(57)【要約】【課題】  高品質の有機ＥＬ素子を効率的に製造する方法および装置を提供する。【解決手段】  上部電極形成工程における基板の被処理面は下向きに保持され、パッシベーション層形成工程における前記基板の被処理面は上向きに保持される。【選択図】  図１
2005332803.tif 000002
【特許請求の範囲】
【請求項１】
基板に配置されている下部電極に有機導電層を形成する有機導電層形成工程と、前記有機導電層形成工程の後に上部電極を形成する上部電極形成工程と、前記上部電極形成工程の後にパッシベーション層を形成するパッシベーション層形成工程とを有する有機電子素子の製造方法において、
前記上部電極形成工程における前記基板の被処理面は下向きに保持され、
前記パッシベーション層形成工程における前記基板の被処理面は上向きに保持されることを特徴とする有機電子素子の製造方法。
【請求項２】
前記パッシベーション層形成工程において処理される前記基板の枚数は、前記上部電極形成工程において処理される前記基板の枚数より多いことを特徴とする請求項１に記載の有機電子素子の製造方法。
【請求項３】
前記上部電極形成工程は透明電極材料をスパッタすることで前記上部電極を形成する工程であることを特徴とする請求項１に記載の有機電子素子の製造方法。
【請求項４】
前記パッシベーション層形成工程はＣＶＤ法により前記パッシベーション層を形成する工程であることを特徴とする請求項１に記載の有機電子素子の製造方法。
【請求項５】
前記パッシベーション層形成工程において前記基板は前記被処理面の裏面が載置台の面に載置されることを特徴とする請求項１に記載の有機電子素子の製造方法。
【請求項６】
前記基板は前記上部電極形成工程から前記パッシベーション層形成工程まで外気に曝されずに処理されることを特徴とする請求項１に記載の有機電子素子の製造方法。
【請求項７】
前記上部電極形成工程と前記パッシベーション層形成工程の間に、前記パッシベーション層形成工程を別の基板と共に待機する待機工程を更に有することを特徴とする請求項１に記載の有機電子素子の製造方法。
【請求項８】
請求項１に記載の前記有機電子素子は有機エレクトロルミネッセンス素子である。
【請求項９】
請求項８に記載の前記有機エレクトロルミネッセンス素子を画像表示部として形成する画像表示部形成工程を有することを特徴とするディスプレイの製造方法。
【請求項１０】
基板に配置されている下部電極に有機導電層を形成する有機導電層形成手段と、上部電極を形成する上部電極形成手段と、パッシベーション層を形成するパッシベーション層形成手段とを有する有機電子素子の製造装置において、
前記上部電極形成手段は前記基板の被処理面を下向きに保持する保持手段を有し、
前記パッシベーション層形成手段は前記基板の被処理面を上向きに保持する保持手段を有することを特徴とする有機電子素子の製造装置。
【請求項１１】
前記パッシベーション層形成手段は前記上部電極形成手段よりも多くの基板枚数を一度に処理する載置手段を有することを特徴とする請求項１０に記載の有機電子素子の製造装置。
【請求項１２】
前記上部電極形成手段は透明電極材料をスパッタすることで前記上部電極を形成するスパッタ手段を有することを特徴とする請求項１０に記載の有機電子素子の製造装置。
【請求項１３】
前記パッシベーション層形成手段はＣＶＤで前記パッシベーション層を形成するＣＶＤ手段を有することを特徴とする請求項１０に記載の有機電子素子の製造装置。
【請求項１４】
前記パッシベーション層形成手段は前記基板の前記被処理面の裏面を面において載置する載置台を有することを特徴とする請求項１０に記載の有機電子素子の製造装置。
【請求項１５】
前記上部電極形成手段と前記パッシベーション層形成手段との間は前記基板を外気に曝さずに搬送される外気遮蔽手段が設けられていることを特徴とする請求項１０に記載の有機電子素子の製造装置。
【請求項１６】
前記基板が前記パッシベーション層形成手段に搬送される前に別の基板と共に待機する待機室を更に有することを特徴とする請求項１０に記載の有機電子素子の製造装置。
【請求項１７】
請求項１０に記載の前記有機電子素子は有機エレクトロルミネッセンス素子である。
【請求項１８】
請求項１７に記載の前記有機エレクトロルミネッセンス素子はディスプレイの画像表示部である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機電子素子の製造方法および製造装置に関わる。より具体的には有機エレクトロルミネッセンス素子（有機ＥＬ素子）の製造方法および製造装置に関わる。
【背景技術】
【０００２】
有機ＥＬ素子のような有機電子素子の開発が盛んである。
【０００３】
特許文献１には大気が介在する事で、大気中の水分や酸素分などのコンタミ成分が形成過程の素子を汚染し、素子の特性を劣化させていた。これらの問題点を解決する方法として、薄膜形成工程を一貫して行うことを目的に１つの真空搬送槽を中心とし、その周りに真空蒸着槽を複数個配置してその間を真空状態を保ったまま基板の受け渡しをして逐次蒸着する方法が試みられている。
【０００４】
特許文献２には、無機保護膜の形成においてスパッタリング法よりもプラズマＣＶＤ法が好ましいことが記載されておりさらにプラズマＣＶＤ処理待ちの基板を一時保管する場所を設け、保管場所に一定数がたまったところで、それらを一括してプラズマＣＶＤ装置内に搬入して各基板に無機保護膜を一度に形成することが記載されている。
【特許文献１】特開平８−１１１２８５号公報
【特許文献２】特開２００２−１１７９７３号公報  第７ページ  段落番号〔００５８〕
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上部電極形成工程とパッシベーション層形成工程は基板の保持の仕方をそれぞれ最適にすることが重要であることに本発明者はきづいた。
【０００６】
というのも上部電極形成にあたっては基板上に不要物が付着することを防ぎまたパッシベーション層形成にあたっては基板面内の膜厚を均一にすることが有機電子素子の性能に重要であると考えるからである。
【０００７】
よって本発明は上部電極形成にあたっては基板上に不要物が付着することを防ぎまたパッシベーション層形成にあたっては基板面内の膜厚を均一にすることができる有機電子素子の製造方法および製造装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
よって本発明は、
基板に配置されている下部電極に有機導電層を形成する有機導電層形成工程と、前記有機導電層形成工程の後に上部電極を形成する上部電極形成工程と、前記上部電極形成工程の後にパッシベーション層を形成するパッシベーション層形成工程とを有する有機電子素子の製造方法において、
前記上部電極形成工程における前記基板の被処理面は下向きに保持され、
前記パッシベーション層形成工程における前記基板の被処理面は上向きに保持されることを特徴とする有機電子素子の製造方法を提供する。
【０００９】
また、前記パッシベーション層形成工程において処理される前記基板の枚数は、前記上部電極形成工程において処理される前記基板の枚数より多いことを特徴とする有機電子素子の製造方法を提供する。
【００１０】
また前記上部電極形成工程は透明電極材料をスパッタすることで前記上部電極を形成する工程である有機電子素子の製造方法を提供する。
【００１１】
また前記パッシベーション層形成工程はＣＶＤ法により前記パッシベーション層を形成する工程であることを特徴とする有機電子素子の製造方法を提供する。
【００１２】
また前記パッシベーション層形成工程において前記基板は前記被処理面の裏面が載置台の面に載置されることを特徴とする有機電子素子の製造方法を提供する。
【００１３】
また前記基板は前記上部電極形成工程から前記パッシベーション層形成工程まで外気に曝されずに処理されることを特徴とする有機電子素子の製造方法を提供する。
【００１４】
また前記上部電極形成工程と前記パッシベーション層形成工程の間に、前記パッシベーション層形成工程を別の基板と共に待機する待機工程を更に有することを特徴とする有機電子素子の製造方法を提供する。
【００１５】
また前記有機電子素子は有機エレクトロルミネッセンス素子である。
【００１６】
また前記有機エレクトロルミネッセンス素子を画像表示部として形成する画像表示部形成工程を有することを特徴とするディスプレイの製造方法を提供する。
【００１７】
また基板に配置されている下部電極に有機導電層を形成する有機導電層形成手段と、上部電極を形成する上部電極形成手段と、パッシベーション層を形成するパッシベーション層形成手段とを有する有機電子素子の製造装置において、
前記上部電極形成手段は前記基板の被処理面を下向きに保持する保持手段を有し、
前記パッシベーション層形成手段は前記基板の被処理面を上向きに保持する保持手段を有することを特徴とする有機電子素子の製造装置を提供する。
【００１８】
また前記パッシベーション層形成手段は前記上部電極形成手段よりも多くの基板枚数を一度に処理する載置手段を有することを特徴とする有機電子素子の製造装置を提供する。
【００１９】
また前記上部電極形成手段は透明電極材料をスパッタすることで前記上部電極を形成するスパッタ手段を有することを特徴とする有機電子素子の製造装置を提供する。
【００２０】
また前記パッシベーション層形成手段はＣＶＤで前記パッシベーション層を形成するＣＶＤ手段を有することを特徴とする有機電子素子の製造装置を提供する。
【００２１】
また前記パッシベーション層形成手段は前記基板の前記被処理面の裏面を面において載置する載置台を有することを特徴とする有機電子素子の製造装置を提供する。
【００２２】
また前記上部電極形成手段と前記パッシベーション層形成手段との間は前記基板を外気に曝さずに搬送される外気遮蔽手段が設けられていることを特徴とする有機電子素子の製造装置を提供する。
【００２３】
また前記基板が前記パッシベーション層形成手段に搬送される前に別の基板と共に待機する待機室を更に有することを特徴とする有機電子素子の製造装置を提供する。
また前記有機電子素子は有機エレクトロルミネッセンス素子である。
また前記有機エレクトロルミネッセンス素子はディスプレイの画像表示部である。
【発明の効果】
【００２４】
本発明により上部電極形成にあたっては基板上に不要物が付着することを防ぎまたパッシベーション層形成にあたっては基板面内の膜厚を均一にすることができる有機電子素子の製造方法および製造装置を提供することができる。
【発明を実施するための最良の形態】
【００２５】
本実施の形態に関わる有機電子素子の製造方法は、上部電極形成工程における基板の被処理面は下向きに保持され、パッシベーション層形成工程における基板の被処理面は上向きに保持される。
【００２６】
その結果得られる有機電子素子は、上部電極形成に不要物が付着せず、パッシベーション層は基板面内において膜厚が均一である。
【００２７】
本実施形態では有機ＥＬ素子を例にあげる。有機ＥＬ素子は基板上に下部電極が設けられ下部電極に対向するように上部電極が配置されそれら電極の間に有機導電層が配置されており、下部電極と有機導電層と上部電極を覆うように上部電極を覆うようにパッシベーション層（保護膜）が配置される。
【００２８】
なお本発明は例えば半導体部が有機導電層である有機ＦＥＴにも適用できる。その場合下部電極とはゲート電極であり上部電極はソースドレイン電極の何れかである。あるいは下部電極がソースドレイン電極の何れかであり上部電極はゲート電極であるとすることが出来る。以降は有機ＥＬ素子を例にあげて説明する。
【００２９】
パッシベーション層形成工程において処理される基板の枚数は、上部電極形成工程において処理される基板の枚数より多いことが好ましい。これはパッシベーション層は上部電極よりも厚く形成すること等が原因でパッシベーション層の形成にかかる時間が上部電極を形成する時間よりも長いからである。
【００３０】
上部電極形成工程はスパッタリング法で行うことが好ましい。より具体的には透明電極材料をスパッタすることで前記上部電極を形成する工程であることが好ましい。
【００３１】
透明電極材料とは例えばＩＴＯやＩＺＯと呼ばれる材料である。
この場合上部電極が有機ＥＬ素子の光取り出し側電極として利用できる。
【００３２】
パッシベーション層形成工程はＣＶＤ法によりパッシベーション層を形成する工程であることが好ましい。ＣＶＤ法の場合一度に多くの基板にパッシベーション層を均一の膜厚で形成できるので好ましい方法である。パッシベーション層とは例えば無機保護膜である。より具体的にはＳｉやＮを主成分とする膜である。無機保護膜を形成する場合ＣＶＤ法を用いることが好ましい。
【００３３】
パッシベーション層形成工程において基板は被処理面の裏面がパッシベーション層形成手段に設けられている載置台の面に載置されることが好ましい。被処理面とは基板の面のうち、有機ＥＬの場合下部電極が配置されその上に有機導電層が配置されそしてその上に上部電極が配置されている面のことであり、その被処理面の裏面が載置台に載置されることが好ましい。そのように基板が載置されれば基板側部のみにおいて保持する場合と異なり裏面全体が支持されるので基板のたわみを防ぐことが出来その結果基板面内のパッシベーション層を均一に形成することができる。
【００３４】
基板は上部電極形成工程を経てパッシベーション層形成工程まで外気に曝されずに処理されることが好ましい。その結果外気中の水分や酸素から有機電子素子（例えば有機ＥＬ素子）を守ることが出来る。その場合上部電極を形成するための手段とパッシベーション層を形成する手段とをシャッター等を介して接続していても良い。また両手段においてそれぞれ独立して減圧ポンプを設けても良い。また両手段はそれぞれスパッタリング手段を有するチャンバーとＣＶＤ法が可能なチャンバーを有していても良い。
【００３５】
上部電極形成工程とパッシベーション層形成工程の間に、パッシベーション層形成工程を別の基板と共に待機する待機工程を更に有することも好ましい。その結果両工程にかかるタクトタイムの差が原因となる処理スピードの律速を防ぐことが出来る。
【００３６】
より具体的な場合とは、パッシベーション層形成工程にかかる時間は上部電極形成工程にかかる時間よりも長い場合であるが、そのような場合例えば上部電極形成手段からパッシベーション層形成手段へ基板を搬送する経路の途中に別室を設けておいてそこに上部電極形成手段において処理を終えた基板を待機させ、後続して同様に処理が終わった基板が所定枚数に達した後に複数の基板をパッシベーション層形成手段に搬送させそこで一度に処理することが出来る。また例えば上部電極形成手段からパッシベーション層形成手段へ基板を搬送する経路の途中に別室を設けておいてそこに上部電極形成手段において処理を終えた基板を待機させ、後続して同様に処理が終わった基板とともに待機させ、パッシベーション層形成手段が利用できるようになったら搬送させパッシベーション層形成手段において複数枚の基板を一度に処理することが出来る。
【００３７】
別室は基板を待機させることが出来ればどのような室でもよい。酸素や水分から基板を守ることができれば尚良い。別室は複数配置されているパッシベーション層形成手段のチャンバーでも良い。
【００３８】
このような方法で有機電子素子を製造できるが、有機電子素子として有機エレクトロルミネッセンス素子にこの製造方法が適用できる。その場合有機ＥＬ素子はディスプレイの画像表示部に利用できる。ディスプレイはそのような有機ＥＬ素子を画像表示部として形成する画像表示部形成工程を有するディスプレイの製造方法により得ることが出来る。
【００３９】
次に図面を挙げて更に詳細に説明する。
図１は、本実施形態にかかる、有機ＥＬ製造装置を示す模式的な構成図である。図１において、１１は投入室、１２は搬送路、１３は蒸着装置、１４は上部電極形成手段である透明導電膜形成手段、１５は基板反転機、１６はパッシベーション層形成手段、１７は取出し室である。
【００４０】
１１の投入室は、露点−８０℃の不活性ガスで大気圧に置換される機能を有し、基板が投入されると真空ポンプによって約０．１Ｐａまで真空排気される。次に基板は搬送路１２を経て蒸着工程１３に搬送される。以後１つの工程を終了すると基板は搬送路を経て次の工程に搬送され基板は最終のパッシベーション層が形成されるまで大気中とは隔離され各工程における高品質が確保される。
【００４１】
蒸着工程は約１ｘ１０−５Ｐａまで排気されており、基板は正孔輸送層、発光層、電子輸送層、電子注入層の有機ＥＬ材料（有機導電層）の蒸着が行われる。通常正孔輸送層の膜厚は、３０〜１００ｎｍ、発光層の膜厚は、３０〜１００ｎｍ、電子輸送層および電子注入層の膜厚は１０〜４０ｎｍである。各有機蒸着速度は０．５〜１．５ｎｍ／ｓで蒸着がなされ、各有機導電層は蒸着工程において並行処理されるので、蒸着工程タクトとしては数分以内に収まる。
【００４２】
さらに基板は搬送路を経て、透明電極形成工程１４に搬入され、約０．１Ｐａにて透明導電膜が形成される。透明導電膜の膜厚は通常１００〜３００ｎｍであり、成膜速度は１〜２ｎｍ／ｓであるので透明導電膜形成工程タクトは数分以内に納まる。ここまでの工程は下から上に堆積膜形成粒子が向かう方式により処理される。つまり基板の被処理面は下側を向いている。
【００４３】
これは有機材料蒸着工程において材料が下から上に拡散することを利用するからであり、材料利用効率が高いためである。
【００４４】
そして透明電極膜形成工程においては、膜形成に於いて異物が落下して被処理面に付着することを防ぐために基板の被処理面は下側を向いている。異物とはチャンバー内等に付着しているスパッタ材料等である。
【００４５】
なお上部電極形成工程である透明電極形成工程において処理される基板枚数は必ずしも１枚である必要はない。
【００４６】
そして基板は搬送路１２を経て約１０Ｐａまで排気されている反転機１５に搬送され上下が反転され複数枚に並べられる。この複数枚の基板を１単位としてパッシベーション層形成手段１６に搬送しパッシベーション層が約１００Ｐａにて形成される（パッシベーション層形成工程）。パッシベーション層は通常１００〜１０００ｎｍであり、成膜速度が０．５〜２ｎｍ／ｓであるので、他の工程よりも約１０倍のタクトを費やすことになる。そこで反転機で反転された基板は、複数枚を剛性のあるベースホルダー（不図示）に乗せ、一括してパッシベーション層形成工程で処理することで、装置全体のタクトを整合していて、生産性を向上している。また複数枚基板をその裏面がパッシベーション層形成手段が有するチャンバー内に設けられている不図示の載置台の面に載置されているため、基板はたわみなく安定的に成膜できる。
【００４７】
つまりパッシベーション層形成手段において処理される基板の枚数は、上部電極形成手段において処理される基板の枚数（一枚とは限らない）より多い。
【００４８】
このことはパッシベーション層形成工程までは、少ない枚数で基板を処理できることを意味する。その結果装置全体の構成が簡便かつ真空排気時間の低減および装置コストの低減にも繋げることができる。
【００４９】
また基板の大きさによって成膜エリアに分布が生じる場合は複数のパッシベーション層形成工程で処理枚数を設定して処理を行うことも可能である。
【００５０】
パッシベーション工程を終えた基板は、搬送路１２を経て取出し室へ送られ有機ＥＬ素子として大気中に取り出される。
【００５１】
（実施例）
以下に本発明の堆積膜形成装置の実施例を示すが、本発明はこれらの実施例によって何ら限定されるものではない。
【００５２】
（実施例１）
図１の有機ＥＬ製造装置を用いて有機ＥＬ素子を作製した実施例を以下に示す。２インチ角基板にはＴＦＴ駆動回路がパターニングされて配置されている。この基板を投入室１１に投入し搬送路１２を経て蒸着装置１３に搬送した。
【００５３】
ここでＴＦＴ基板の上に次の公知の材料を用いて有機ＥＬ素子を作製した。すなわち第一の電極としてＣｒを配設したＴＦＴ基板にＵＶ／オゾン洗浄処理を施した上に、正孔輸送層、発光層、電子輸送層、電子注入層からなる有機発光層をそれぞれ以下の材料によって真空蒸着法で形成した。
正孔輸送層には、下記化学式１
【００５４】
【化１】
2005332803.tif 000003
【００５５】
で表されるαＮＰＤを５０ｎｍの膜厚で成膜した。
【００５６】
発光層には下記化学式２
【００５７】
【化２】
2005332803.tif 000004
【００５８】
で表されるアルミキレート錯体（Ａｌｑ３）と化学式３
【００５９】
【化３】
2005332803.tif 000005
【００６０】
で表されるクマリン６を１００：６の重量比率で共蒸着し５０ｎｍの膜厚で形成した。
【００６１】
電子輸送層には化学式４
【００６２】
【化４】
2005332803.tif 000006
【００６３】
で表されるフェナントロリン化合物を１０ｎｍの膜厚で形成した。
【００６４】
さらに電子注入層として上記のフェナントロリン化合物と炭酸セシウムＣｓ２ＣＯ３を１００：１の重量比で共蒸着し４０ｎｍの膜厚で形成した。
【００６５】
これらの蒸着工程はそれぞれ約１ｎｍ／ｓで処理を行い、８０秒タクトで基板を次工程に送ることができた。
【００６６】
次に上部電極形成手段である透明導電膜形成手段１４に２枚の基板を搬送し、これらの上にスパッター法によるＩＴＯ薄膜である第二の電極を２２０ｎｍの膜厚に同時に成膜した。各ＴＦＴに対応する画素を有する２枚の基板がこうしてタクト８０秒で得られた。その後これら２枚の基板を１組として次工程に送り出した。
【００６７】
次に基板を反転機１５に送り基板を反転して基板ホルダーに配置した。基板ホルダーに配置された状態で後続して基板ホルダーに配置される別の複数組の基板を待ちながらパッシベーション層形成工程まで待機させた。
【００６８】
基板ホルダーに基板が１０枚配置された時点でこれら１０枚を１単位としてパッシベーション層形成工程を行うパッシベーション層形成手段１６に一括して搬送した。そこでＰＥ−ＣＶＤ法によるパッシベーション層を７００ｎｍの膜厚で形成した。パッシベーション層は基板温度を６０℃以下に保ち、ＳｉＨ４ガス４ｓｃｃｍ、Ｎ２ガス２００ｓｃｃｍ、高周波電力４０Ｗ、圧力７０Ｐａの条件の下で成膜し８０秒タクトで製品を取出し室１７に搬送し、これ以後単位基板あたり８０秒タクトで製品を製造装置外へ排出する事ができた。
【００６９】
このようにして作製した製品は、膜厚分布が±３％に収まり、６０℃９０％の恒温高湿耐久試験で一定時間後に発光してダークスポットの数を計測したところ、恒温高湿耐久時間５００時間までダークスポットは検出されなかった。
【００７０】
パッシベーション層の膜厚は一枚の基板面において任意に選んだ１０点における膜厚値を測定し、最大膜厚と最小膜厚の平均値をその基板のパッシベーション層の膜厚とした。そして各基板の平均膜厚をそれぞれ比較することで膜厚分布を求めた。
【００７１】
（実施例２）
パッシベーション層形成工程において一度の処理により処理される基板の枚数を一枚とした。それ以外は実施例１と同じである。１０枚の基板がパッシベーション層形成工程を完了するまで８００秒タクト（８０秒タクトｘ１０＝８００秒タクト）かかった。膜厚分布およびダークスポットの検出結果は実施例１と同じであるものの、タクトタイムは１０倍かかった。
【００７２】
（比較例１）
実施例１と同様の方法で基板に有機導電層および透明電極層を成膜した基板は、反転されることなく１０枚ずつ成膜面を下向きにして実施例１と同様のパッシベーション層が成膜された。基板は単位基板あたり約８０秒タクトで排出されることとなった。しかしこのようにして作製した製品は、基板面が水平に保持されなかったことにより、膜厚分布が±５％の範囲を超えてしまったが、６０℃９０％の恒温高湿耐久試験で一定時間後に発光してダークスポットの数を計測したところ、恒温高湿耐久時間５００時間までダークスポットは検出されなかった。
【００７３】
（比較例２）
実施例１と同様の方法で有機導電層までを成膜した基板は反転して、成膜面を上向きにして実施例１と同様の透明電極膜を２枚１組で、パッシベーション層を１０枚１組で成膜された。基板は単位基板あたり約８００秒タクトで排出されることとなった。しかしこのようにして作製した製品は、膜厚分布が±３％に収まり、６０℃９０％の恒温高湿耐久試験で一定時間後に発光してダークスポットの数を計測したところ、恒温高湿耐久時間１００時間でダークスポットが検出された。透明電極層成膜工程における異物落下の影響だとみられる。
【００７４】
実施例１と比較例１から３までの結果は表１に整理した。
【００７５】
【表１】
2005332803.tif 000007
【００７６】
（実施例３）
図２の有機ＥＬ製造装置を用いて有機ＥＬ素子を作製した実施例を以下に示す。
【００７７】
ＴＦＴ駆動回路のパターニングされた５インチ角の基板を投入室２１に投入し搬送路２２を経て蒸着装置２３に搬送した。ここで実施例１と同様にして有機導電層を蒸着した。
【００７８】
次に、透明導電膜形成工程２４に基板を搬送し、ここで実施例１と同様にして透明導電膜を形成した。次に基板を反転機２５に送り基板を反転して基板ホルダーに配置した。ここまでの工程を繰り返し始めの基板５枚を１単位としてパッシベーション層形成工程２６．１に搬送してパッシベーション層を形成した。続く基板５枚を１単位としてパッシベーション形成工程２６．２に搬送してそれぞれ実施例１と同様にしてパッシベーション層を形成した。パッシベーション層形成後基板は取出し室に送られ、これ以後、単位基板あたり８０秒タクトで製品を排出する事ができた。
【００７９】
このようにして作製した製品は、膜厚分布が±３％に収まり、６０℃９０％の恒温高湿耐久試験で一定時間後に発光してダークスポットの数を計測したところ、恒温高湿耐久時間５００時間までダークスポットは検出されなかった。
【図面の簡単な説明】
【００８０】
【図１】本実施形態に係る有機ＥＬ製造装置の一例を示す模式図である。
【図２】本実施形態に係る別の有機ＥＬ製造装置を示す模式図である。
【符号の説明】
【００８１】
１１，２１  投入室
１２，２２  搬送路
１３，２３  蒸着手段
１４，２４  透明導電膜形成手段
１５，２５  反転機
１６，２６    パッシベーション層形成手段
１７，２７  取出し室
【図１】
2005332803.tif 000008
【図２】
2005332803.tif 000009