(57)【要約】【課題】装置を小型化する。【解決手段】電力を供給する交流電源５と電力変換回路部３との間に接続され、電力変換回路部３のスイッチングによって発生する接地ラインＳ２への漏れ電流をノイズ電流として検出する零相検流器２１と、漏れ電流と同等で逆向きの補償電流を、漏れ電流が流れている接地ラインＳ２に供給するノイズ低減回路部４とを備える。ノイズ低減回路部４は、零相検流器２１で検出された電流を増幅して漏れ電流と同等な逆向きの補償電流を形成する増幅回路２２を有する。増幅回路２２は、トランジスタＱ１１，Ｑ１２とコンデンサＣ８とを備える。ノイズ低減回路部４から供給される補償電流は、零相検流器２１よりも交流電源５側に配置される。零相変流器２１のコアーは、円筒形状を有し、入出力巻線は各々１ターン貫通型とする。【選択図】図１
2005124339.tif 000002
【特許請求の範囲】
【請求項１】
電力供給用の一組の電源線に伝播するノイズを低減するノイズ低減装置であって、
前記電源線と出力巻線とを磁芯にそれぞれ貫通させて電流を検出する変流器を用い、前記電源線から接地線に流れるノイズに起因する漏れ電流を検出する漏れ電流検出手段と、
前記漏れ電流検出手段が検出した漏れ電流を、前記漏れ電流を打ち消すための補償電流として、前記補償電流の注入点を前記変流器による漏れ電流検出点よりも前記電源線の入力に近い前記接地線とし、前記補償電流を前記注入点に供給する電流供給手段と、を備えた、
ことを特徴とするノイズ低減装置。
【請求項２】
前記漏れ電流検出手段は、前記電源線と出力巻線とを磁芯にそれぞれ一回貫通させて電流を検出する変流器を用いる、
ことを特徴とする請求項１に記載のノイズ低減装置。
【請求項３】
前記変流器の磁芯は、前記電源線と前記出力巻線を一回束ねた太さが少なくとも貫通できる穴を設けた形状を有する、
ことを特徴とする請求項１又は２に記載のノイズ低減装置。
【請求項４】
前記変流器の磁芯が前記電源線を通す方向に分離する形状を有し、前記変流器が前記磁芯を前記電源線の前記漏れ電流検出点に装着して電流を検出する、
ことを特徴とする請求項１乃至３のいずれか１項に記載のノイズ低減装置。
【請求項５】
前記変流器は、前記電源線の零相電流を検出比１で検出するものである、
ことを特徴とする請求項１乃至４のいずれか１項に記載のノイズ低減装置。
【請求項６】
前記漏れ電流検出手段が検出した漏れ電流を増幅する増幅回路を備え、前記増幅回路は、増幅度を１として前記接地線に供給する電流を増幅するものである、
ことを特徴とする請求項１乃至５のいずれか１項に記載のノイズ低減装置。
【請求項７】
電力を前記増幅回路に供給する電力供給手段を備え、
前記増幅回路は、
ＮＰＮトランジスタと、ＰＮＰトランジスタと、コンデンサと、
を備え、
前記ＮＰＮトランジスタのコレクタは、前記電力供給手段の正極側に接続され、前記ＰＮＰトランジスタのエミッタは、前記ＮＰＮトランジスタのエミッタに接続され、前記ＰＮＰトランジスタのコレクタは前記電力供給手段の負極側に接続され、前記漏れ電流検出手段の一方の出力端が前記ＮＰＮトランジスタのベース及び前記ＰＮＰトランジスタのベースに接続され、前記漏れ電流検出手段のもう一方の出力端が前記ＮＰＮトランジスタのエミッタ及び前記ＰＮＰトランジスタのエミッタに接続され、
前記コンデンサは、前記接地線と、前記ＮＰＮトランジスタのベース及び前記ＰＮＰトランジスタのベースと、の間に接続されて構成された、
ことを特徴とする請求項６に記載のノイズ低減装置。
【請求項８】
前記増幅回路は、
１次巻線と２次巻線とを有する変流器の２次巻線に接続される増幅回路であって、
前記変流器の２次巻線に流れる電流を、前記２次巻線の誘起電圧に基づいて増幅し、第１のインピーダンス素子を介して出力する電流増幅部と、
前記電流増幅部により前記第１のインピーダンス素子に印加される電圧に対応する電圧を第２のインピーダンス素子に印加して、該第２のインピーダンス素子から電流を出力するバッファ増幅部と、を備え、
前記変流器の１次巻線に流れる電流を増幅し、増幅した電流が、前記第１のインピーダンス素子と第２のインピーダンス素子とのインピーダンスの比に応じた比率で、前記第１のインピーダンス素子と第２のインピーダンス素子とからそれぞれ出力されるように構成された、
ことを特徴とする請求項６に記載のノイズ低減装置。
【請求項９】
前記増幅回路は、
エミッタが、１次巻線と２次巻線とを有する変流器の２次巻線の一端に接続され、コレクタが直流電源の正極に接続され、コレクタとベースとの間に第１の抵抗が接続されたＮＰＮ形バイポーラトランジスタと、
前記ＮＰＮ形バイポーラトランジスタのベースと前記変流器の２次巻線の他端との間に接続されて、前記ＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
エミッタが前記変流器の２次巻線の一端に接続され、コレクタが前記直流電源の負極に接続され、コレクタとベースとの間に第２の抵抗が接続されたＰＮＰ形バイポーラトランジスタと、
前記ＰＮＰ形バイポーラトランジスタのベースと前記変流器の２次巻線の他端との間に接続されて、前記ＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
前記第１の電圧降下素子と前記第２の電圧降下素子との接続点に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成された、
ことを特徴とする請求項６に記載のノイズ低減装置。
【請求項１０】
電源からの供給された電力を、所定の電圧の電力に変換して負荷に供給する電力変換部と、
前記電源から前記電力変換部への電力供給用の電源線に伝播するノイズを低減する請求項１乃至９のいずれか１項に記載のノイズ低減装置と、を備えた、
ことを特徴とする電力変換装置。
【請求項１１】
前記電力変換部がトランスを備え、前記トランスは、前記増幅回路の動作電源用に補助巻線をさらに備えた、
ことを特徴とする請求項１０に記載の電力変換装置。
【請求項１２】
前記電力変換部はインバータ回路と、前記インバータ回路を制御する制御回路と、を備え、前記制御回路用の動作電源が前記増幅回路に接続されて、前記増幅回路に直流電圧を供給する、
ことを特徴とする請求項１０に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ノイズ低減装置及び電力変換装置に関し、特に小型化を可能とする技術に関する。
【背景技術】
【０００２】
モータに電力を供給するインバータ、コンピュータに電源電圧を供給するスイッチングレギュレータ等の電力変換装置は、所定の電源から供給された電力を、所定の電圧の電力に変換して負荷に供給する。
【０００３】
このような従来の電力変換装置は、入力側にラインフィルタを設けてノイズを低減している。負荷がモータであるインバータ、容量の大きなスイッチング電源の場合は対地間の静電容量が大きく、これによる高周波の漏れ電流も大きくなる。この漏れ電流が大きいと、漏電ブレーカを遮断させたり、周辺の電子機器に妨害を与えたりすることになる。
【０００４】
上記電力変換装置に備えられるノイズ低減装置としては、入力側に漏れ電流検出器を設け、電源線に流れる漏れ電流を電流の差として検出し、ノイズ補償電流供給回路を介してノイズ補償電流を生成して負荷からの漏れ電流を相殺する方式（特許文献１参照）が提案されている。
【特許文献１】特開平９−２６６６７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、かかる電力変換装置においては、電源線に流れる漏れ電流を電流の差として検出するために、検出用ＣＴ（カレントトランス）で直接検出してノイズ補償電流供給回路から補償電流を電源線に供給する（例えば、上記した特許文献１図２の符号８、９）。この場合、検出用ＣＴの２次巻線には、増幅回路に備えられたトランジスタのＥＢ間電圧（０．６Ｖ）を発生させる必要があり、２次巻線の増大をまねく。特に、このような方式では、検出用ＣＴの１次側と２次側の巻数比から、線径の太い１次巻線の巻数も増大し、大電流での応用が難しいという問題があった。また、トランジスタの中性点電圧が供給電圧の中点とならず、ノイズの制御範囲が狭くなるという欠点もあった。さらには、これらのノイズ低減装置は、非常に大きなノイズフィルタが必要であったため、装置が大型化し、コスト上昇の原因の一つとなっていた。
本発明は、このような従来の問題点に鑑みてなされたもので、小型化することが可能なノイズ低減装置及び電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この目的を達成するため、本発明の第１の観点に係るノイズ低減装置は、
電力供給用の一組の電源線に伝播するノイズを低減するノイズ低減装置であって、
前記電源線と出力巻線とを磁芯にそれぞれ貫通させて電流を検出する変流器を用い、前記電源線から接地線に流れるノイズに起因する漏れ電流を検出する漏れ電流検出手段と、
前記漏れ電流検出手段が検出した漏れ電流を、前記漏れ電流を打ち消すための補償電流として、前記補償電流の注入点を前記変流器による漏れ電流検出点よりも前記電源線の入力に近い前記接地線とし、前記補償電流を前記注入点に供給する電流供給手段と、を備えたことを特徴とする。
【０００７】
前記漏れ電流検出手段は、前記電源線と出力巻線とを磁芯にそれぞれ一回貫通させて電流を検出する変流器を用いてもよい。
ことを特徴とする請求項１又は２に記載のノイズ低減装置。
【０００８】
前記変流器の磁芯は、前記電源線と前記出力巻線を一回束ねた太さが少なくとも貫通できる穴を設けた形状を有するものであってもよい。
【０００９】
前記変流器の磁芯が前記電源線を通す方向に分離する形状を有し、前記変流器が前記磁芯を前記電源線の前記漏れ電流検出点に装着して電流を検出するものであってもよい。
【００１０】
前記変流器は、前記電源線の零相電流を検出比１で検出するものであってもよい。
【００１１】
前記漏れ電流検出手段が検出した漏れ電流を増幅する増幅回路を備え、前記増幅回路は、増幅度を１として前記接地線に供給する電流を増幅するものであってもよい。
【００１２】
電力を前記増幅回路に供給する電力供給手段を備え、
前記増幅回路は、
ＮＰＮトランジスタと、ＰＮＰトランジスタと、コンデンサと、
を備え、
前記ＮＰＮトランジスタのコレクタは、前記電力供給手段の正極側に接続され、前記ＰＮＰトランジスタのエミッタは、前記ＮＰＮトランジスタのエミッタに接続され、前記ＰＮＰトランジスタのコレクタは前記電力供給手段の負極側に接続され、前記漏れ電流検出手段の一方の出力端が前記ＮＰＮトランジスタのベース及び前記ＰＮＰトランジスタのベースに接続され、前記漏れ電流検出手段のもう一方の出力端が前記ＮＰＮトランジスタのエミッタ及び前記ＰＮＰトランジスタのエミッタに接続され、
前記コンデンサは、前記接地線と、前記ＮＰＮトランジスタのベース及び前記ＰＮＰトランジスタのベースと、の間に接続されて構成されたものであってもよい。
【００１３】
前記増幅回路は、
１次巻線と２次巻線とを有する変流器の２次巻線に接続される増幅回路であって、
前記変流器の２次巻線に流れる電流を、前記２次巻線の誘起電圧に基づいて増幅し、第１のインピーダンス素子を介して出力する電流増幅部と、
前記電流増幅部により前記第１のインピーダンス素子に印加される電圧に対応する電圧を第２のインピーダンス素子に印加して、該第２のインピーダンス素子から電流を出力するバッファ増幅部と、を備え、
前記変流器の１次巻線に流れる電流を増幅し、増幅した電流が、前記第１のインピーダンス素子と第２のインピーダンス素子とのインピーダンスの比に応じた比率で、前記第１のインピーダンス素子と第２のインピーダンス素子とからそれぞれ出力されるように構成されたものであってもよい。
【００１４】
前記増幅回路は、
エミッタが、１次巻線と２次巻線とを有する変流器の２次巻線の一端に接続され、コレクタが直流電源の正極に接続され、コレクタとベースとの間に第１の抵抗が接続されたＮＰＮ形バイポーラトランジスタと、
前記ＮＰＮ形バイポーラトランジスタのベースと前記変流器の２次巻線の他端との間に接続されて、前記ＮＰＮ形バイポーラトランジスタのベース−エミッタ間電圧に相当する電圧降下を発生させる第１の電圧降下素子と、
エミッタが前記変流器の２次巻線の一端に接続され、コレクタが前記直流電源の負極に接続され、コレクタとベースとの間に第２の抵抗が接続されたＰＮＰ形バイポーラトランジスタと、
前記ＰＮＰ形バイポーラトランジスタのベースと前記変流器の２次巻線の他端との間に接続されて、前記ＰＮＰ形バイポーラトランジスタのエミッタ−ベース間電圧に相当する電圧降下を発生させる第２の電圧降下素子と、
前記第１の電圧降下素子と前記第２の電圧降下素子との接続点に一端が接続された電流供給用コンデンサと、
を備え、
前記変流器の１次巻線に流れる電流を増幅して、増幅した電流が、前記電流供給用コンデンサを介して出力されるように構成されたものであってもよい。
【００１５】
本発明の第２の観点に係る電力変換装置は、
電源からの供給された電力を、所定の電圧の電力に変換して負荷に供給する電力変換部と、
前記電源から前記電力変換部への電力供給用の電源線に伝播するノイズを低減する請求項１乃至９のいずれか１項に記載のノイズ低減装置と、を備えたことを特徴とする。
【００１６】
前記電力変換部がトランスを備え、前記トランスは、前記増幅回路の動作電源用に補助巻線をさらに備えたものであってもよい。
【００１７】
前記電力変換部はインバータ回路と、前記インバータ回路を制御する制御回路と、を備え、前記制御回路用の動作電源が前記増幅回路に接続されて、前記増幅回路に直流電圧を供給するものであってもよい。
【発明の効果】
【００１８】
本発明によれば、小型化することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態に係る電力変換装置を、図面を参照して説明する。
【００２０】
（実施形態１）
実施形態１に係る電力変換装置の構成を図１に示す。
本実施形態１に係る電力変換装置は、ノイズフィルタ部１と、整流平滑回路部２と、電力変換回路部３と、ノイズ低減回路部４と、を備える。
【００２１】
ノイズフィルタ部１は、コンデンサＣ１，Ｃ２，Ｃ３，Ｃ４と、チョークコイルＬ１と、を備えている。
コンデンサＣ１，Ｃ２は、ノーマルモードノイズを減衰させるアクロスザラインコンデンサであり、交流電源５の一対の電源線であるラインＥ１とＥ２との間に接続されている。
コンデンサＣ３，Ｃ４は、コモンモードノイズを低減させるためのコンデンサであり、ラインＥ２，Ｅ１と接地ラインとの間にそれぞれ接続されている。
【００２２】
チョークコイルＬ１は、コモンモードノイズを減衰させるコモンモードチョークコイルであり、それぞれ、巻き方向を同じにして交流電源５からの交流入力電源線であるラインＥ１，Ｅ２に直列に接続されている。
【００２３】
整流平滑回路部２は、整流回路１１と、コンデンサＣ５と、からなる。
整流回路１１は、交流電源５から供給された交流電圧を整流するものであり、ラインＥ１とラインＥ２とに接続されている。この整流回路１１は、例えば、４つのダイオードからなるブリッジ整流回路によって構成されている。
【００２４】
コンデンサＣ５は、整流回路１１から出力された整流電圧の脈流を平滑化するためのコンデンサであり、整流回路１１の出力端に接続されている。
【００２５】
電力変換回路部３は、所定の直流電力を所定の電圧の直流電力に変換し、直流電圧を負荷Ｒ０に供給するものであり、トランスＴと、スイッチング素子Ｑ１と、ダイオードＤ１，Ｄ２と、チョークコイルＬ２と、コンデンサＣ６と、を備え、フォワードコンバータを構成している。
【００２６】
トランスＴは、１次側の電力を２次側へ伝達するためのものであり、１次巻線ｎ１と２次巻線ｎ２とを備えている。１次巻線ｎ１は、スイッチング電流によって電圧を発生させ、トランスＴに励磁エネルギを生成するための巻線であり、２次巻線ｎ２は、１次巻線ｎ１で生成された励磁エネルギで電圧を発生させるための巻線である。１次巻線ｎ１の一端Ｐt11は、コンデンサＣ５の正極（＋）側の端子に接続されている。
【００２７】
スイッチング素子Ｑ１は、信号Ｓ１が供給されて、トランスＴの１次巻線ｎ１に流れる電流をスイッチングしてトランスＴの１次巻線ｎ１に電圧を誘起させるための素子であり、トランスＴの１次巻線ｎ１の他端Ｐt12とコンデンサＣ５の負極（−）側の端子との間に接続されている。図示しない制御部は、このスイッチング素子Ｑ１にパルス状の信号Ｓ１を供給し、固定発振に基づいてＰＷＭ制御を行うことにより、出力電圧を安定化させる。
【００２８】
ダイオードＤ１は、スイッチング素子Ｑ１のオン期間で２次巻線ｎ２に発生した電圧から電流を整流するためのダイオードであり、そのアノードは、２次巻線ｎ２の一端Ｐt21に接続されている。
【００２９】
ダイオードＤ２は、スイッチング素子Ｑ１のオン期間にチョークコイルＬ２に蓄積された励磁エネルギに従って流れる電流をオフ期間にコンデンサＣ６の正極（＋）側に環流するためのダイオードであり、そのアノードは２次巻線ｎ２の他端Ｐt22に接続され、そのカソードは、ダイオードＤ１のカソードに接続されている。
【００３０】
チョークコイルＬ２は、コンデンサＣ６へと流れる電流を平滑化するためのものであり、ダイオードＤ１，Ｄ２のカソードとコンデンサＣ６の正極（＋）側の端子との間に接続されている。
【００３１】
コンデンサＣ６は、チョークコイルＬ２を通過した電流を平滑化して直流電圧を生成するためのものであり、チョークコイルＬ２を介してダイオードＤ２と並列に接続されている。このチョークコイルＬ２とコンデンサＣ６とで低周波ＬＣフィルタを構成している。電力変換回路部３は、生成した直流電圧を負荷Ｒ０に供給する。
尚、容量Ｃ１０は、直流電圧の負極（−）ラインと接地ラインとの間に存在する浮遊容量を示す。
【００３２】
ノイズ低減回路部４は、ノイズを低減するための回路部であり、零相変流器２１と、増幅回路２２と、を備える。
【００３３】
零相変流器２１は、ラインＥ１，Ｅ２間の電流の差を検出することにより、漏れ電流を検出するものである。
【００３４】
漏れ電流によってラインＥ１，Ｅ２間で電流差が生ずる理由は、以下の通りである。もし、ノイズの発生がなく、浮遊容量も存在しなければ、ラインＥ１、ラインＥ２には、それぞれ、電流値が等しく向きが逆向きの電流が流れる。ノイズが発生すると、このノイズは、ノイズの発生源に接続されたラインに重畳し、各ラインに伝播する。また、浮遊容量があると、この浮遊容量も、位置によってばらつきがある。このノイズの伝播と浮遊容量のばらつきにより、各ライン間で電流の不平衡が生ずる。また、コンデンサＣ３，Ｃ４があると、コンデンサＣ３，Ｃ４を介して接地ラインに漏れ電流が流れ、各ライン間での電流の不平衡は、ラインＥ１，Ｅ２に流れる電流の差となって現れてくる。
【００３５】
この電流の差を検出する零相変流器２１の等価回路及び１，２次巻線の構成を図２（ａ）、（ｂ）に示す。零相変流器２１は、図２（ｂ）に示すように、円筒形状を有する磁芯１００ａを備える。零相変流器２１は、この磁芯１００ａの孔に、ラインＥ１、Ｅ２を、２次巻線ｎ２１とともに貫通させることによって構成される。従って、ラインＥ１、Ｅ２は、１次巻線ｎ１１に対応し、１次巻線ｎ１１、２次巻線ｎ２１は、ともに巻数１となり、１次巻線ｎ１１と２次巻線ｎ２１との巻数比は１になる。
【００３６】
磁芯１００ａには、１次及び２次巻線ｎ１１、ｎ２１がともに巻数１であっても、ラインＥ１，Ｅ２の電流差によって飽和しない程度の透磁率、断面積のものが用いられる。このように零相変流器２１が構成されることによって、大電力用の電力変換装置にも、この零相変流器２１の使用が可能となる。
【００３７】
零相変流器２１の２次巻線の端子Ｐ３，Ｐ４は、それぞれ、トランジスタＱ１１，Ｑ１２のエミッタおよびベースに接続される。
【００３８】
零相変流器２１の１次巻線ｎ１１には、図２（ａ）に示すように、ラインＥ１とＥ２とに流れる電流の差として１次電流Ｉ1が流れ、２次巻線ｎ２１には、１次電流Ｉ1に基づいて電流Ｉ2が誘起される。図２（ａ）に示すように、２次巻線ｎ２１には、この誘起電流Ｉ2が接地ラインへと流れる。
【００３９】
次に、この漏れ電流を相殺する原理を図３に基づいて説明する。
尚、この図３において、コンデンサＣ５１，Ｃ５２は、それぞれ、負荷Ｒ０の静電容量、コモンモードノイズ用のコンデンサＣ３に相当するものである。また、ダイオードＤ５１、スイッチＳＷは、それぞれ、図１の整流回路１１、スイッチング素子Ｑ１に相当するものである。また、漏れ電流Ｉs1，Ｉs2は、それぞれ、スイッチＳＷのスイッチングにより交流電源５から流入する漏れ電流、電力変換装置内で伝播する漏れ電流を示す。
【００４０】
本実施形態１に係る電力変換装置は、零相変流器２１が検出した漏れ電流に対応する補償電流Ｉrを、零相変流器２１の検出点よりも交流電源５側の接地ラインに供給する。
【００４１】
即ち、本実施形態１に係る電力変換装置は、零相変流器２１の漏れ電流Ｉs2の検出点をｂとすると、その検出電流に基づいて供給する補償電流Ｉrの注入点をａとする。
【００４２】
このように構成された場合、次の関係式が成り立つようにする。
ｉs1−Ａ2×ｉr＝０
但し、Ａ2：増幅回路ＡＭＰの増幅率
従って、
ｉr＝Ａ2×ｉs2
【００４３】
この式が示すように、漏れ電流Ｉs1を補償電流Ｉrで相殺するためには、増幅回路ＡＭＰの増幅率Ａ2を１にすればよく、増幅率Ａ2は低くてもよく、増幅回路の発振といった不都合は生じない。
【００４４】
但し、増幅率が正確に１になるように増幅回路２２を構成する必要がある。
増幅率が正確に１になるように、増幅回路２２をオペアンプ等を用いて構成すると、増幅回路２２の構成が複雑になる。本実施形態１では、図１に示すように、簡易な構成で増幅率が１となるように増幅回路２２が構成されている。
【００４５】
増幅回路２２は、零相変流器２１の２次巻線ｎ２１で発生した誘起電流Ｉ2を増幅するものであり、トランジスタＱ１１，Ｑ１２と、コンデンサＣ８と、からなる。
【００４６】
トランジスタＱ１１は、ＮＰＮ形バイポーラトランジスタであり、そのエミッタは、零相変流器２１の２次巻線ｎ２１の一端に接続され、そのコレクタは、補助電源６の正極に接続されている。
【００４７】
トランジスタＱ１２は、ＰＮＰ形バイポーラトランジスタであり、そのエミッタは、トランジスタＱ１１のエミッタに接続され、コレクタは補助電源６の負極に接続されている。
【００４８】
コンデンサＣ８は、補償電流を接地ラインに供給するためのものであり、トランジスタＱ１１，Ｑ１２のベースと接地ラインとの間に接続されている。
【００４９】
補助電源６は、増幅回路２２に定電圧を供給する直流電源回路であり、３次巻線ｎ３と、ダイオードＤ５，Ｄ６と、インダクタＬ３と、コンデンサＣ１１と、からなる。
【００５０】
３次巻線ｎ３は、トランスＴに巻き回されている。
ダイオードＤ５，Ｄ６は、３次巻線ｎ３に発生した電圧を整流するためのものであり、ダイオードＤ５のアノードは、３次巻線ｎ３の一端に接続され、カソードは、インダクタＬ３の一端に接続されている。ダイオードＤ６のカソードは、ダイオードＤ５のカソードに接続され、アノードは、３次巻線ｎ３の他端に接続されている。
【００５１】
インダクタＬ３、コンデンサＣ１１は、ダイオードＤ５，Ｄ６が整流した電圧を平滑化するものであり、インダクタＬ３の他端は、増幅回路２２のトランジスタＱ１１のコレクタに接続されている。
【００５２】
コンデンサＣ１１の一端は、ダイオードＤ５のカソードに接続され、他端は、３次巻線ｎ３の他端に接続されている。そして、３次巻線ｎ３の他端は、増幅回路２２のトランジスタＱ１２のコレクタに接続される。
【００５３】
このように、補助電源６は、電力変換回路部３への影響を少なくするため、増幅回路２２に供給する電力を、ＤＣリンク電圧部以外の箇所から取り出すように構成されている。
【００５４】
次に実施形態１に係る電力変換装置の動作を説明する。
スイッチング素子Ｑ１には、図４（ａ）に示すような信号Ｓ１が供給される。
信号Ｓ１がハイレベルになると、スイッチング素子Ｑ１はオンし、信号Ｓ１がローレベルになると、スイッチング素子Ｑ１はオフする。時刻ｔ０〜ｔ１がスイッチング素子Ｑ１のオン期間であり、時刻ｔ１〜ｔ２がスイッチング素子Ｑ１のオフ期間である。
【００５５】
スイッチング素子Ｑ１のオン期間では、図４（ｂ）に示すように、スイッチング素子Ｑ１に印加される電圧Ｖq1は、ほぼ零となり、スイッチング素子Ｑ１には、図４（ｃ）に示すような電流Ｉq1が流れる。
【００５６】
また、スイッチング素子Ｑ１のオフ期間では、スイッチング素子Ｑ１に印加される電圧Ｖq1は、図４（ｂ）に示すように、コンデンサＣ３の充電電圧よりも高くなり、スイッチング素子Ｑ１に流れる電流Ｉq1は、図４（ｃ）に示すように、ほぼ零となる。
【００５７】
スイッチング素子Ｑ１がオン、オフすることにより、トランスＴの１次巻線ｎ１に流れる電流がスイッチングされ、トランスＴの１次巻線ｎ１に電圧が発生し、この電圧に従って、２次巻線ｎ２に電圧が発生する。
【００５８】
ダイオードＤ１は、スイッチング素子Ｑ１のオン期間で２次巻線ｎ２に発生した電圧に従って流れる電流を整流し、ダイオードＤ２は、スイッチング素子Ｑ１のオフ期間に、チョークコイルＬ２に流れる電流をコンデンサＣ５の正極（＋）側へ環流する。ダイオードＤ１，Ｄ２を流れる電流は、チョークコイルＬ２とコンデンサＣ５とによって平滑化され、直流電圧が生成され、電力変換回路部３は、生成した直流電圧を負荷Ｒ０に供給する。
【００５９】
スイッチング素子Ｑ１がスイッチングすることにより、電力変換装置の回路内の対地間のコンデンサＣ１０を経由して接地ラインに、図４（ｄ）に示すような漏れ電流Ｉsが流れる。
零相変流器２１は、漏れ電流Ｉsを、ラインＥ１，Ｅ２間に生じる電流の差として検出する。
【００６０】
次に、図５（ａ）に示すように、零相変流器２１の１次巻線ｎ１１に１次電流（ラインＥ１，Ｅ２の電流）Ｉ1が流れると、図５（ｂ）に示すように、２次巻線ｎ２１に誘起電流Ｉ2が流れる。１次巻線ｎ１１と２次巻線ｎ２１との巻数比は１であるので、２次巻線ｎ２１に流れる誘起電流の電流値は、１次電流の電流値と同じ値になる。
【００６１】
正の半サイクルにおいては、この誘起電流Ｉ2が分流してトランジスタＱ１１のベース電流として流れる。誘起電流Ｉ2が流れることによってトランジスタＱ１１のエミッタの電位は上昇する。また、誘起電流Ｉ2がトランジスタＱ１１のベースに流れることによってトランジスタＱ１１のベースの電位も上昇する。トランジスタＱ１１の増幅率が１よりも充分大きく、増幅回路２２の増幅率が１となるので、図５（ｃ）に示すように、漏れ電流Ｉsと同じ電流値の電流Ｉq11が生成される。
【００６２】
負の半サイクルにおいては、トランジスタＱ１２の回路が、トランジスタＱ１１の回路と同様に動作し、図５（ｄ）に示すように、同じく漏れ電流Ｉsと同じ電流値の電流Ｉq12が生成される。このトランジスタＱ１１の回路とトランジスタＱ１２の回路と組み合わせることにより、図５（ｅ）に示すような補償電流Ｉrが生成される。
【００６３】
そして、図４（ｅ）に示すように、この補償電流Ｉrを、漏れ電流Ｉsとは逆向きにしてコンデンサＣ８を介して接地ラインに供給することにより、漏れ電流Ｉsは、図４（ｆ）に示すように小さくなる。これにより、コモンモードノイズを低減できる。
【００６４】
以上説明したように、本実施形態１によれば、零相変流器２１のコアの形状を、円筒形として、１対の１次巻線と２次巻線とをコアの穴に貫通させるようにした。従って、零相変流器２１の構造が簡易となり、零相変流器２１を小型化することができる。
【００６５】
また、零相変流器２１は、巻数１であるため、交流入力電力線をコアに巻き付ける必要もない。このため、大電力用の電力線のように、交流入力電力線の径が大きくなっても、交流入力電力線をコアの穴に通すことができ、大電流の電力変換装置にも、この零相変流器２１を適用することができる。
【００６６】
また、零相変流器２１が電力変換装置内で伝播する漏れ電流を検出し、補償電流Ｉrを、零相変流器２１の検出点よりも交流電源５側の接地ラインに、漏れ電流を相殺する方向に供給するようにした。
【００６７】
従って、増幅回路２２の利得を小さくすることができ、ノイズ低減を安定して行える。また、利得１とすることにより、高周波特性は向上し、高周波領域までノイズを低減することができる。
【００６８】
また、増幅回路２２も簡易な回路で構成することができる。また、効率的に漏れ電流を低減することができるので、大きなノイズフィルタ部１を必要とせず、電力変換装置全体を小型化することができる。
【００６９】
また、補助電源６が、ＤＣリンク電圧部以外の箇所から電力を取り出して増幅回路２２に供給するように構成されているため、電力変換回路部３への影響を低減することができる。
【００７０】
尚、本実施形態１では、交流電源５を単相の電源として説明した。しかし、交流電源５は、単相でなくてもよく、三相の場合、磁芯１００ａの孔に、３本の電力線を１次巻線として貫通させる。
【００７１】
また、磁芯１００ａの形状は、円筒形に限られるものではない。また、図６に示すように、磁芯の形状を半円筒形の割コア１００ｃ、１００ｄを２個用い、割コア１００ｃ、１００ｄの端面を接触させることによって磁芯１００ａを構成することもできる。
【００７２】
次に、増幅回路２２の構成も、上述した構成に限られるものではなく、図７に示すように、増幅回路２２に、ＮＰＮ形のバイポーラトランジスタＱ１３，Ｑ１４を備え、零相変流器２１の２次巻線を２つ設けて、それぞれ、トランジスタＱ１３とＱ１４とに電流を供給するようにしてもよい。
【００７３】
また、図８に示すように、増幅回路２２に、ＰＮＰ形のバイポーラトランジスタＱ１５と、ＮＰＮ形のバイポーラトランジスタＱ１６と、を備え、零相変流器２１の２次巻線を２つ設けて、トランジスタＱ１５とＱ１６とに電流を供給するようにしてもよい。
【００７４】
また、図９に示すように、増幅回路２２に、ＰＮＰ形のバイポーラトランジスタＱ１７，Ｑ１８を備え、零相変流器２１の２次巻線を２つ設けて、トランジスタＱ１７とＱ１８とに電流を供給するようにしてもよい。
【００７５】
また、図１０に示すように、増幅回路２２に、Ｎ形ＦＥＴ１１とＰ形ＦＥＴ１２とを備え、零相変流器２１の２次巻線を２つ設けて、それぞれ、ＦＥＴ１１とＦＥＴ１２とに電流を供給するようにしてもよい。
【００７６】
また、図１１に示すように、増幅回路２２に、２つのＮ形ＦＥＴ１３，１４を備え、零相変流器２１の２次巻線を２つ設けて、ＦＥＴ１３，１４に電流を供給するようにしてもよい。
【００７７】
また、図１２に示すように、増幅回路２２に、Ｐ形ＦＥＴ１５とＮ形ＦＥＴ１６とを備え、零相変流器２１の２次巻線を２つ設けて、ＦＥＴ１５とＦＥＴ１６とに電流を供給するようにしてもよい。
【００７８】
また、図１３に示すように、増幅回路２２に、Ｐ形ＦＥＴ１７，１８を備え、零相変流器２１の２次巻線を２つ設けて、ＦＥＴ１７，１８に電流を供給するようにしてもよい。
【００７９】
また、上記実施形態では、図１４に示すように、交流電源５から交流電流が流れる交流ラインに補償電流を供給するようにしている。しかし、図１５に示すように、整流平滑回路部２から出力された直流電流が流れる直流ラインに補償電流を供給することもできる。さらに、ノイズ低減回路部４を出力側に挿入することもできる。
【００８０】
（実施形態２）
実施形態２に係る電力変換装置は、零相変流器の検出比に誤差が生じた場合でも、利得を調整して、この誤差を低減できるように構成されたものである。
【００８１】
実施形態２に係る電力変換装置の構成を図１６に示す。
実施形態２に係る電力変換装置の増幅回路２２は、トランジスタＱ２１，Ｑ２２，Ｑ２３，Ｑ２４と、コンデンサＣ８，Ｃ９と、からなる。
【００８２】
トランジスタＱ２１、Ｑ２３は、ＮＰＮ形のバイポーラトランジスタである。トランジスタＱ２１、Ｑ２３のコレクタは、ともに補助電源６の正極（＋）に接続されている。
【００８３】
トランジスタＱ２２、Ｑ２４は、ＰＮＰ形のバイポーラトランジスタである。トランジスタＱ２２、Ｑ２４のエミッタは、それぞれトランジスタＱ２１、Ｑ２３のエミッタに接続され、コレクタはともに補助電源６の負極（−）に接続されている。
【００８４】
図１７に示すように、トランジスタＱ２１，２２は、主増幅器２２ａを構成し、トランジスタＱ２３，２４は、補正増幅器２２ｂを構成する。主増幅器２２ａは、電流増幅器として作用し、補正増幅器２２ｂは、電圧増幅器として作用する。
【００８５】
図１６に戻り、コンデンサＣ８は、補償電流を接地ラインに供給するためのものであり、トランジスタＱ２１〜Ｑ２４のベースと接地ラインとの間に接続されている。
【００８６】
コンデンサＣ９は、増幅率を調整するためのものであり、トランジスタＱ２３のエミッタ及びトランジスタＱ２４のエミッタと、接地ラインと、の間に接続されている。
【００８７】
次に実施形態２に係る電力変換装置の動作を説明する。
実施形態１と同様に、スイッチング素子Ｑ１がオン、オフすることにより、トランスＴの２次巻線ｎ２に発生した電圧を、電力変換回路部３が整流、平滑化して、直流電圧を負荷Ｒ０に供給する
【００８８】
零相変流器２１の１次巻線ｎ１１に、１次電流が流れると、２次巻線ｎ１２には、１次電流に基づいて誘起電流が誘起される。
【００８９】
増幅回路２２の動作原理は以下の通りである。
増幅回路２２のコンデンサＣ８，Ｃ９を、それぞれ抵抗Ｒ８，Ｒ９とすると、抵抗Ｒ８には、電流値が電流Ｉ2とほぼ等しい電流Ｉ１１が流れる。また、抵抗Ｒ９には、抵抗Ｒ８に印加される電圧と等しい電圧が印加される。従って、抵抗Ｒ９に流れる電流Ｉ12の電流値は式（１）によって表される。
ｉ12＝ｉ2×ｒ8／ｒ9
・・・（１）
但し、ｉ12：抵抗Ｒ９に流れる電流Ｉ12の電流値
ｉ2：電流Ｉ2の電流値
ｒ11：抵抗Ｒ８の抵抗値
ｒ12：抵抗Ｒ９の抵抗値
また、増幅回路２２の利得は、以下の式（２）によって表される。
Ａ＝（１＋ｒ8／ｒ9）
・・・（２）
但し、Ａ：増幅回路２２の利得
【００９０】
この式（２）が示すように、増幅回路２２の利得は、抵抗Ｒ８とＲ９との抵抗値の比に基づいて設定され、この抵抗値比を替えれば、増幅回路２２の利得が変わる。
【００９１】
例えば、零相変流器２１の検出比に誤差が生じた場合、抵抗Ｒ８，Ｒ９の抵抗値比を替えて、増幅回路２２の利得を調整することにより、零相変流器２１と増幅回路２２との総合利得を１にすることができる。
【００９２】
以上説明したように、本実施形態２によれば、増幅回路２２の主増幅器２２ａと並列に補正増幅器２２ｂを設けるようにしたので、簡単な回路で容易に増幅回路２２の利得を調整することができ、零相変流器２１の検出比に誤差が生じた場合でも、増幅回路２２の利得を調整することにより、零相変流器２１と増幅回路２２との総合利得を１にすることができる。
【００９３】
尚、主増幅器と補正増幅器とを兼用することもできる。
その回路構成を図１８に示す。この増幅回路２２では、トランジスタＱ２１，Ｑ２２が補正増幅器２２ｂを兼用する。
【００９４】
図１８に示す増幅回路２２では、トランジスタＱ２１，Ｑ２２のエミッタ電位は、ベース電圧とほぼ等しくなる。また、トランジスタＱ２１，Ｑ２２のエミッタから電流を流してもベース側負荷には影響しないことになる。この点に着目すると、主増幅器２２ａが補正増幅器２２ｂを兼用することが可能となる。
このように、主増幅器２２ａが補正増幅器２２ｂを兼用することにより、新たな増幅器を備えずに増幅回路２２の利得を調整することができる。
【００９５】
また、図１９，図２０に示すように、バイポーラトランジスタＱ２１，Ｑ２２，Ｑ２３，Ｑ２４の代わりに、それぞれ、電界効果トランジスタＦＥＴ２１，ＦＥＴ２２，ＦＥＴ２３，ＦＥＴ２４を用いることができる。
電界効果トランジスタを用いた場合、ゲート電流がほぼ零となることから、より高性能の増幅回路を構成することができる。
【００９６】
（実施形態３）
実施形態３に係る電力変換装置は、零相変流器の２次巻線に電圧が誘起しなくても、漏れ電流を検出できるように構成されたものである。
実施形態３に係る電力変換装置の構成を図２１に示す。
実施形態３に係る電力変換装置の増幅回路２２は、零相変流器２１の２次巻線ｎ２１で発生した誘起電流を増幅するものであり、トランジスタＱ３１，Ｑ３２と、ダイオードＤ７，Ｄ８と、コンデンサＣ８，Ｃ２１、Ｃ２２と、抵抗Ｒ２，Ｒ３と、からなる。本実施形態では、補償電流の電流値を漏れ電流の電流値と等しくするため、この増幅回路２２は、増幅率が１となるように構成されている。
【００９７】
ＮＰＮ形バイポーラトランジスタであるトランジスタＱ３１のエミッタは、零相変流器２１の２次巻線の一端に接続され、そのコレクタは、補助電源６の正極に接続されている。
【００９８】
ＰＮＰ形バイポーラトランジスタであるトランジスタＱ３２のエミッタは、トランジスタＱ３１のエミッタに接続され、コレクタは補助電源６の負極に接続されている。
【００９９】
ダイオードＤ７、Ｄ８は、それぞれ、トランジスタＱ３１，Ｑ３２のエミッタ−ベース間に、エミッタ−ベース間電圧に相当する電圧を発生させるためのダイオードであり、ダイオードＤ７のアノードは、トランジスタＱ３１のベースに接続され、カソードは、零相変流器２１の２次巻線の他端に接続されている。またダイオードＤ８のカソードは、トランジスタＱ３２のベースに接続され、アノードは零相変流器２１の２次巻線の他端に接続されている。
【０１００】
抵抗Ｒ２，Ｒ３は、電流を制限するための抵抗であり、抵抗Ｒ２は、ダイオードＤ７のアノードと補助電源６の正極との間に接続され、抵抗Ｒ３は、ダイオードＤ８のカソードと補助電源６の負極との間に接続されている。
尚、増幅回路２２の中性点を増幅回路２２に印加される電圧の１／２に設定するため、抵抗Ｒ２，Ｒ３の抵抗値は等しくなるように設定される。
【０１０１】
コンデンサＣ２１，Ｃ２２は、ノイズ成分を平滑化して、ノイズ成分の影響を抑制するためのコンデンサであり、それぞれ、ダイオードＤ７，Ｄ８と並列に接続されている。コンデンサＣ８は、補償電流を接地ラインに供給するためのコンデンサであり、ダイオードＤ７のカソードとダイオードＤ８のアノードとの接続点と、接地ラインと、の間に接続されている。
【０１０２】
次に実施形態３に係る電力変換装置の動作を説明する。
零相変流器２１の１次巻線ｎ１１に、１次電流が流れると、２次巻線ｎ２１には、図２２に示すように、１次電流に基づいて電流ｉが誘起される。２次巻線ｎ２１の巻き方向は、この誘起電流ｉが漏れ電流を相殺する方向に、接地ラインに流れるように設定される。
【０１０３】
補助電源６から供給された電圧により、電流ｉは、補助電源６の正極から、抵抗Ｒ２，ダイオードＤ７、Ｄ８、抵抗Ｒ３を通り、補助電源６の負極へと流れる。
【０１０４】
尚、ダイオードＤ７，Ｄ８に、それぞれ並列に接続されているコンデンサＣ２１，Ｃ２２が、周波数が高いノイズ成分のレベルを下げるため、電流を、損失なくトランジスタＱ３１，Ｑ３２のベースに供給することができる。
【０１０５】
電流が流れることにより、ダイオードＤ７，Ｄ８には、トランジスタＱ３１のベース−エミッタ間電圧に相当する電圧降下が発生する。
この電圧は、トランジスタＱ３１のベース−エミッタ間に正方向に印加される。
また、零相変流器２１の出力電圧Ｖctは、以下の式（３）によって表される。
Ｖct＝Ｖbe−Ｖd
・・・（３）
但し、Ｖbe：トランジスタＱ３１のベース−エミッタ間電圧
Ｖd：ダイオードＤ７の順方向電圧
この式（３）が示すように、電圧Ｖbeと電圧Ｖdは等しくなるため、２次巻線ｎ２１に出力電圧Ｖctを誘起させる必要がなくなり、電流のみが流れるようにすればよい。
【０１０６】
これにより、零相変流器２１の１次巻線ｎ１１、２次巻線ｎ２１の巻数が低減され、また、磁芯１００ａのコア面積も低減される。
また、ダイオードＤ７と並列に接続されたコンデンサＣ２１により、ノイズ成分の周波数が高くても、トランジスタＱ３１のベースに損失なく、ベース電流が供給される。
【０１０７】
また、抵抗Ｒ２，Ｒ３の抵抗値が等しくなるように設定されているため、増幅回路２２の中性点は増幅回路２２に印加される電圧の１／２になり、トランジスタＱ３１、Ｑ３２の中性点電圧も安定する。また、制御範囲も拡大する。
【０１０８】
以上説明したように、本実施形態３によれば、トランジスタＱ３１，Ｑ３２のエミッタ−ベース間電圧に相当する電圧をダイオードＤ７，Ｄ８等で生成し、生成した電圧を、トランジスタＱ３１，Ｑ３２のエミッタ−ベース間電圧を打ち消す方向に加えるようにした。
【０１０９】
従って、零相変流器２１の２次巻線ｎ２１に電圧を誘起させなくても、電流のみを流せばよいことになり、１次巻線ｎ１１、２次巻線ｎ２１の巻数を減らすことができる。また、磁芯１００ａのコア面積を低減することもでき、その結果、零相変流器２１を小型化することができる。
【０１１０】
また、抵抗Ｒ２，Ｒ３により、増幅回路２２の中性点を、増幅回路２２に印加される電圧の１／２に設定することができる。このため、トランジスタＱ３１、Ｑ３２の中性点電圧も安定し、制御も安定し、制御範囲も拡大する。
【０１１１】
尚、増幅回路２２の利得を補正するように、増幅回路が構成されることもできる。その構成を図２３に示す。
図２３に示す増幅回路２２において、トランジスタＱ３１のエミッタとトランジスタＱ３２のエミッタとの接続点にコンデンサＣ２３が接続されている。
このコンデンサＣ２３は、増幅回路２２の利得を補正するためのものである。
【０１１２】
増幅回路２２は、零相変流器２１の１次巻線ｎ１１に流れる電流を増幅する。増幅した電流は、コンデンサＣ８とコンデンサＣ２３とのインピーダンスの比に応じた比率でコンデンサＣ８とコンデンサＣ２３とからそれぞれ出力される。
【０１１３】
コンデンサＣ８，Ｃ２３のインピーダンスを、それぞれ、ｒ1、ｒ2とすると、増幅回路２２の利得は、（１＋ｒ1／ｒ2）となる。従って、このコンデンサＣ８，Ｃ２３のインピーダンスの比を調整することにより、増幅率を容易に調整することができ、零相変流器２１を含めた全増幅率を正確に１にすることが可能となる。
【０１１４】
また、零相変流器２１に２つの２次巻線を設けることもできる。その構成を図２４に示す。
図２４に示すように、零相変流器２１に２次巻線ｎ２２を設け、増幅回路２２に、ＰＮＰ形バイポーラトランジスタＱ３３とＮＰＮ形バイポーラトランジスタＱ３４とを備える。
【０１１５】
零相変流器２１の２次巻線ｎ２１の一端、２次巻線ｎ２２の一端は、補助電源６の正極、負極に、それぞれ接続される。増幅回路２２では、トランジスタＱ３３のエミッタが２次巻線ｎ２１の他端に接続され、トランジスタＱ３４のエミッタが、２次巻線ｎ２２の他端に接続され、トランジスタＱ３３のコレクタとトランジスタＱ３４のコレクタとが接続される。
【０１１６】
ダイオードＤ７のカソードはトランジスタＱ３３のベースに接続され、アノードは補助電源６の正極に接続される。抵抗Ｒ２は、ダイオードＤ７のカソード及びトランジスタＱ３３のベースと、トランジスタＱ３３のコレクタと、の間に接続される。コンデンサＣ２１はダイオードＤ７と並列に接続される。
【０１１７】
また、ダイオードＤ８のアノードは、トランジスタＱ３４のベースに接続され、カソードは、２次巻線ｎ２２の一端と補助電源６の負極に接続される。抵抗Ｒ３は、トランジスタＱ３４のコレクタと、トランジスタＱ３４のベース及びダイオードＤ８のアノードと、の間に接続される。コンデンサＣ２２は、ダイオードＤ８と並列に接続される。コンデンサＣ８は、トランジスタＱ３３のコレクタとトランジスタＱ３４のコレクタとの接続点に接続される。
【０１１８】
増幅回路２２がこのように構成されることにより、零相変流器２１の２次巻線ｎ２１、ｎ２２が固定電位となるため、零相変流器２１とトランジスタＱ３３，Ｑ３４との間の配線が長くなってもストレー容量の影響を軽減することができる。
【０１１９】
また、２つのＮＰＮ形バイポーラトランジスタを組み合わせて増幅回路２２を構成することもできる。
その構成を図２５に示す。
図２５に示す増幅回路２２は、ＮＰＮ形バイポーラトランジスタＱ３５，Ｑ３６を備える。
【０１２０】
補助電源６の正極、負極には、それぞれ、トランジスタＱ３５のコレクタ、２次巻線ｎ２２の一端が接続されている。トランジスタＱ３５のエミッタは零相変流器２１の２次巻線ｎ２１の一端に接続され、トランジスタＱ３６のコレクタは、零相変流器２１の２次巻線ｎ２１の他端に接続され、エミッタは、零相変流器２１の２次巻線ｎ２２の他端に接続される。
【０１２１】
ダイオードＤ７のアノードはトランジスタＱ３５のベースに接続され、カソードは２次巻線ｎ２１の他端に接続されている。抵抗Ｒ２は、補助電源６の正極及びトランジスタＱ３５のコレクタと、ダイオードＤ７のアノード及びトランジスタＱ３５のベースと、の間に接続されている。コンデンサＣ２１は、ダイオードＤ７の両端に並列に接続される。
【０１２２】
ダイオードＤ８のアノードはトランジスタＱ３６のベースに接続され、カソードは、補助電源６の負極と２次巻線ｎ２２の一端とに接続される。抵抗Ｒ３は、２次巻線ｎ２１の他端及びトランジスタＱ３６のコレクタと、ダイオードＤ８のアノード及びトランジスタＱ３６のベースと、の間に接続される。コンデンサＣ２２は、ダイオードＤ８の両端に並列に接続される。コンデンサＣ８はトランジスタＱ３６のコレクタに接続される。
増幅回路２２がこのように構成されることにより、同一のＮＰＮ形バイポーラトランジスタを使用することができる。
【０１２３】
また、図２５に示す構成に、さらにＦＥＴ（電界効果トランジスタ）を備えることにより、耐圧の高い増幅器を構成できる。
その構成を図２６に示す。
図２６に示す増幅回路２２は、電界効果トランジスタとしてのＦＥＴ３１，ＦＥＴ３２を備える。このＦＥＴ３１，ＦＥＴ３２には、高耐圧のものを使用する。ＦＥＴ３１の一端は、補助電源６の正極に接続され、他端は、トランジスタＱ３５のコレクタに接続される。
【０１２４】
補助電源６の正極と、トランジスタＱ３５のベース及びダイオードＤ７のアノードと、の間には、抵抗Ｒ１１とＲ１２とが直列に接続され、ＦＥＴ３１のゲートは、その接続点に接続される。
【０１２５】
ＦＥＴ３２の一端は、２次巻線ｎ２１の他端に接続され、他端は、トランジスタＱ３６のコレクタに接続されている。２次巻線ｎ２１の他端と、トランジスタＱ３６のベース及びダイオードＤ８のアノードと、の間には、抵抗Ｒ２１とＲ２２とが直列に接続され、ＦＥＴ３２のゲートは、その接続点に接続される。
【０１２６】
増幅回路２２がこのように構成されることにより、トランジスタＱ３５，Ｑ３６に印加される電圧を高耐圧のＦＥＴ３１，ＦＥＴ３２でカバーすることができ、トランジスタＱ３５，Ｑ３６が保護される。従って、トランジスタＱ３５，Ｑ３６に、増幅率が高い低耐圧のものを使用することができる。この場合、ＦＥＴ３１，ＦＥＴ３２のゲート電流は非常に少ないため、増幅率をほぼ１にすることができ、高電圧での使用を可能とする。
【０１２７】
また、ＰＮＰ形バイポーラトランジスタを対にして増幅回路２２を構成することもできる。その構成を図２７に示す。
【０１２８】
図２７に示す増幅回路２２は、２つのＰＮＰ形バイポーラトランジスタＱ３７，Ｑ３８を備える。
【０１２９】
補助電源６の正極、負極には、それぞれ、零相変流器２１の２次巻線ｎ２１の一端、トランジスタＱ３８のコレクタが接続される。
トランジスタＱ３７のエミッタは、２次巻線ｎ２１の他端に接続され、コレクタは、２次巻線ｎ２２の一端に接続される。ダイオードＤ９のカソードは、トランジスタＱ３７のベースに接続され、アノードは、補助電源６の正極及び２次巻線ｎ２１の一端に接続される。抵抗Ｒ２は、ダイオードＤ９のカソード及びトランジスタＱ３７のベースと、２次巻線ｎ２２の一端及びトランジスタＱ３７のコレクタと、の間に接続される。コンデンサＣ２１はダイオードＤ９の両端に並列に接続される。
【０１３０】
トランジスタＱ３８のエミッタは、２次巻線ｎ２２の他端に接続される。ダイオードＤ１０のカソードは、トランジスタＱ３８のベースに接続され、アノードは、２次巻線ｎ２２の一端に接続される。抵抗Ｒ３は、ダイオードＤ１０のカソード及びトランジスタＱ３８のベースと、トランジスタＱ３８のコレクタと、の間に接続される。コンデンサＣ２２は、ダイオードＤ１０の両端に並列に接続される。
【０１３１】
尚、コンデンサＣ８の一端は、トランジスタＱ３７のコレクタと零相変流器２１の２次巻線ｎ２２の一端とに接続される。
【０１３２】
また、図２１，２２の回路構成を変形し、トランジスタのばらつきによる中性点変位を少なくすることもできる。
その回路構成を図２８に示す。
図２８に示す増幅回路２２は、トランジスタＱ３１，Ｑ３２と、ダイオードＤ７，Ｄ８と、抵抗Ｒ２，Ｒ３と、コンデンサＣ２１，Ｃ２２，Ｃ８と、を備えている。
【０１３３】
トランジスタＱ３１のコレクタとベースとの間には、抵抗Ｒ２が接続され、トランジスタＱ３２のコレクタとベースとの間には、抵抗Ｒ３が接続される。
トランジスタＱ３１のエミッタとトランジスタＱ３２のエミッタとは接続され、その接続点は零相変流器２１の２次巻線ｎ２１の一端に接続される。
【０１３４】
トランジスタＱ３１のベースと零相変流器２１の他端との間には、コンデンサＣ２１が接続され、トランジスタＱ３２のベースと零相変流器２１の他端との間にコンデンサＣ２２が接続される。
【０１３５】
ダイオードＤ８のカソードはトランジスタＱ３２のベースに接続され、ダイオードＤ７のカソードは、ダイオードＤ８のアノードに接続され、ダイオードＤ７のアノードはトランジスタＱ３１のベースに接続される。
【０１３６】
コンデンサＣ８は零相変流器２１の２次巻線ｎ２１の他端に接続される。増幅回路２２は、零相変流器２１の１次巻線ｎ１１に流れる電流を増幅して、増幅した電流を、零相変流器２１の２次巻線ｎ２１の他端からコンデンサＣ８を介して出力する。
【０１３７】
このようにダイオードＤ７，Ｄ８がトランジスタＱ３１のベースとトランジスタＱ３２のベースとの間に直列接続されることにより、トランジスタＱ３１，Ｑ３２のばらつきによる中性点変位を少なくすることができる。
また、トランジスタＱ３１，Ｑ３２のベース−エミッタ間電圧は、直列に接続されたダイオードＤ７，Ｄ８により補正される。
【０１３８】
即ち、トランジスタＱ３１，Ｑ３２の２つのエミッタ−ベース間電圧は、以下のようになる。
Ｖeb1＋Ｖeb2＝２Ｖd
但し、Ｖeb1：トランジスタＱ３１のエミッタ−ベース間電圧
Ｖeb2：トランジスタＱ３２のエミッタ−ベース間電圧
従って、Ｖeb＝Ｖdとするよりも条件を緩和することができる。通常、ＮＰＮトランジスタとＰＮＰトランジスタとでは、エミッタ−ベース間電圧が僅かに異なるものの、増幅回路２２がこのように構成されることにより、エミッタ−ベース間電圧の相違を無視することができる。
【０１３９】
この増幅回路２２に、利得を補正するためのコンデンサを備えることもできる。
その構成を図２９に示す。
増幅回路２２は、図２９に示す構成に加え、トランジスタＱ３１のエミッタとトランジスタＱ３２のエミッタとの接続点にコンデンサＣ２３が接続される。
図２３に示す増幅回路２２と同様に、このコンデンサＣ８，Ｃ２３のインピーダンスの比を調整することにより、増幅率を容易に調整することができ、零相変流器２１を含めた全増幅率を正確に１にすることが可能となる。
【０１４０】
また、電力変換回路部３が、図３０に示すようなモータ制御用インバータによって構成されている場合にも、上記実施形態１〜３を適用することができる。
ノイズフィルタ部１は、実施形態１と同様に、コンデンサＣ６１〜Ｃ６３と、チョークコイルＬ６１と、を備える。
【０１４１】
整流平滑回路部２は、実施形態１と同様のものであり、ダイオードＤ６１〜Ｄ６４と、コンデンサＣ６４と、を備える。
【０１４２】
電力変換回路部３は、電界効果トランジスタであるＱ６１〜Ｑ６６を備え、三相モータ７に電力を供給する。増幅回路２２は、実施形態１と同様のトランジスタＱ６７，Ｑ６８とを備え、さらに、コンデンサＣ６５を備える。
【０１４３】
また、この電力変換装置は、制御回路８と、制御回路用電源９と、を備える。制御回路８は、電力変換回路部３の各トランジスタＱ６１〜Ｑ６６に制御信号を供給する回路である。
【０１４４】
制御回路用電源９は、制御回路８を動作させるための電源である。このように、この電力変換装置は、ＤＣリンク電圧源（整流平滑回路部２の直流出力電圧）以外から、増幅回路２２に供給する電力を取り出すように制御回路用電源９を備える。この場合、制御回路用電源９への電力供給も、ＤＣリンク電圧源以外から行われるように構成される。
【０１４５】
次に、増幅回路２２のトランジスタとダイオードとの温度が同一になるように、ダイオードとトランジスタとを近傍に配置することもできる。このようにすれば、トランジスタの温度変化により、ベース−エミッタ間電圧が変動しても、ダイオードも同じように変動するため、動作が安定する。
【０１４６】
さらに、トランジスタとダイオードとを同一チップ内に構築することもでき、このようにすることにより、トランジスタの温度とダイオードの温度とを完全に一致させることができる。
【０１４７】
また、上記実施形態では、トランジスタを単体の素子として説明した。しかし、トランジスタの代わりに、例えば、ダーリントン接続されたトランジスタ回路を用いることもできる。この場合、トランジスタ回路を構成するトランジスタの数に応じた数のダイオードを、ベースと２次巻線との間に接続する。
【図面の簡単な説明】
【０１４８】
【図１】本発明の実施形態１に係る電力変換装置の構成を示す回路図である。
【図２】図１の零相変流器の構成を示す図であり、（ａ）は図１の零相変流器を示す回路図であり、（ｂ）は貫通形変流器の斜視図である。
【図３】図１の漏れ電流を相殺する原理を示す説明図である。
【図４】図１の電力変換装置の動作を示すタイミングチャートである。
【図５】ノイズ低減回路部の動作を示すタイミングチャートである。
【図６】零相変流器の別の構成を示す図である。
【図７】零相変流器の２次巻線を２つ設けた増幅回路の応用例（１）を示す回路図である。
【図８】零相変流器の２次巻線を２つ設けた増幅回路の応用例（２）を示す回路図である。
【図９】零相変流器の２次巻線を２つ設けた増幅回路の応用例（３）を示す回路図である。
【図１０】増幅回路のトランジスタの代わりにＦＥＴを用いた場合の応用例（１）を示す回路図である。
【図１１】増幅回路のトランジスタの代わりにＦＥＴを用いた場合の応用例（２）を示す回路図である。
【図１２】増幅回路のトランジスタの代わりにＦＥＴを用いた場合の応用例（３）を示す回路図である。
【図１３】増幅回路のトランジスタの代わりにＦＥＴを用いた場合の応用例（４）を示す回路図である。
【図１４】交流電源からの交流ラインに補償電流を供給するようにした回路構成を示すブロック図である。
【図１５】直流ラインに補償電流を供給するようにした回路構成を示すブロック図である。
【図１６】本発明の実施形態２に係る電力変換装置の増幅回路の構成を示す回路図である。
【図１７】図１６の増幅回路の詳細な構成を示す回路図である。
【図１８】本発明の実施形態２に係る電力変換装置の応用例（１）として、主増幅器が補正増幅器を兼用するように構成された増幅器の構成を示す回路図である。
【図１９】本発明の実施形態２に係る電力変換装置の応用例（２）として、バイポーラトランジスタの代わりに電界効果トランジスタを用いた増幅回路を示す回路図である。
【図２０】本発明の実施形態２に係る電力変換装置の応用例（３）として、バイポーラトランジスタの代わりに電界効果トランジスタを用いた増幅回路を示す回路図である。
【図２１】本発明の実施形態３に係る電力変換装置の増幅回路の構成を示す回路図である。
【図２２】本発明の実施形態３に係る電力変換装置の増幅回路の詳細な構成を示す回路図である。
【図２３】本発明の実施形態３に係る電力変換装置の応用例（１）として、利得を補正するようにした増幅回路の構成を示す回路図である。
【図２４】本発明の実施形態３に係る電力変換装置の応用例（２）として、ＰＮＰ形バイポーラトランジスタとＮＰＮ形バイポーラトランジスタとを備えた増幅回路の構成を示す回路図である。
【図２５】本発明の実施形態３に係る電力変換装置の応用例（３）として、２つのＮＰＮ形バイポーラトランジスタを備えた増幅回路の構成を示す回路図である。
【図２６】本発明の実施形態３に係る電力変換装置の応用例（４）として、図２５に示す構成に、さらに電界効果トランジスタを備えた増幅回路の構成を示す回路図である。
【図２７】本発明の実施形態３に係る電力変換装置の応用例（５）として、ＰＮＰ形バイポーラトランジスタを対にして構成された増幅回路の構成を示す回路図である。
【図２８】本発明の実施形態３に係る電力変換装置の応用例（６）として、図２１，２２の回路構成を変形し、トランジスタのばらつきによる中性点変位を少なくするようにした増幅回路の構成を示す回路図である。
【図２９】本発明の実施形態３に係る電力変換装置の応用例（７）として、利得を補正するようにした増幅回路の構成を示す回路図である。
【図３０】負荷が三相モータである場合の電力変換装置の構成を示す回路図である。
【符号の説明】
【０１４９】
１  ノイズフィルタ部
３  電力変換回路部
４  ノイズ低減回路部
２１  零相変流器
２２  増幅回路
【図１】
2005124339.tif 000003
【図２】
2005124339.tif 000004
【図３】
2005124339.tif 000005
【図４】
2005124339.tif 000006
【図５】
2005124339.tif 000007
【図６】
2005124339.tif 000008
【図７】
2005124339.tif 000009
【図８】
2005124339.tif 000010
【図９】
2005124339.tif 000011
【図１０】
2005124339.tif 000012
【図１１】
2005124339.tif 000013
【図１２】
2005124339.tif 000014
【図１３】
2005124339.tif 000015
【図１４】
2005124339.tif 000016
【図１５】
2005124339.tif 000017
【図１６】
2005124339.tif 000018
【図１７】
2005124339.tif 000019
【図１８】
2005124339.tif 000020
【図１９】
2005124339.tif 000021
【図２０】
2005124339.tif 000022
【図２１】
2005124339.tif 000023
【図２２】
2005124339.tif 000024
【図２３】
2005124339.tif 000025
【図２４】
2005124339.tif 000026
【図２５】
2005124339.tif 000027
【図２６】
2005124339.tif 000028
【図２７】
2005124339.tif 000029
【図２８】
2005124339.tif 000030
【図２９】
2005124339.tif 000031
【図３０】
2005124339.tif 000032