(57)【要約】【課題】トリミング回路を用いたザッピングの検査工程において、ザッピング済みサンプルであっても再検査可能な半導体集積回路の検査方法を提供する。【解決手段】複数のツェナーダイオードの導通状態を調べる第１の検査工程によって、未ザッピングの場合は、第２、第３、第４のザッピング工程に移行し、ザッピング済み（短絡）の場合は、第２、第３、第４のザッピング工程をスキップする。従って、一度、ザッピングしたサンプルを再度ザッピングすることはなくなり、ザッピング後の機能検査において不良判定されたサンプルの再検査が可能となる。【選択図】図２
2005191037.tif 000002
【特許請求の範囲】
【請求項１】
共通接続したベースに所定の電圧が与えられ、各エミッタ回路にそれぞれツェナーダイオードを有し、共通接続したコレクタから出力電流を出力する複数のトランジスタから成るトリミング回路のザッピング状態を検査する方法であって、
前記複数のツェナーダイオード端子間の導通状態を調べ導通であれば、ザッピング工程（第２、３、４工程）をスキップする第１の検査工程と、
前記複数のツェナーダイオードを仮想的にザッピング状態にして所望の出力特性が得られる組合せを調べる第２の検査工程と、
前記、第２の検査工程により調べた、所望のツェナーダイオードに過電流を印加してザッピングする第３の検査工程と、
前記、ザッピング後のツェナーダイオードが正確にザッピングされているか否かを調べる第４の検査工程と、
その後、前記複数のトランジスタに所定のバイアスを与えたときに前記コレクタの出力電流の値が所定規格内に入るものを良品とする第５の検査工程を有することを特徴とする半導体集積回路の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路の検査方法に関するものである。
【背景技術】
【０００２】
高精度な半導体集積回路を実現するために、製造工程で生じたばらつきの補正を行う手段として、「ツェナーザップトリミング」という調整方法が広く行われている現在、その検査方法も高精度のものが要求されている。
【０００３】
ツェナーザップトリミングとはツェナーザップダイオードに対して逆方向にある一定以上の電気エネルギーを印加したときにダイオードが破壊されて（ザッピング）永久的に短絡するという現象を利用した、いわば１回限り書き込み可能なスイッチを用いるようなものである。このようなツェナーダイオードをいくつか回路内に配置して適切な出力特性が得られるように調整することを目的としている。
【０００４】
まず一般的な半導体のザッピング測定手法について説明する。図１は一般的なツェナーザップのトリミング回路の一例であり、１１は入力端子、１２は出力端子、１３、１４、１５は電源印加用の端子、Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４、Ｑ１５は同一特性のＮＰＮ型トランジスタ、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１５は抵抗、ＺＤ１１、ＺＤ１２、ＺＤ１３はツェナーダイオードである。
【０００５】
入力端子１１から入力された電流はＮＰＮ型トランジスタＱ１１、Ｑ１２、抵抗Ｒ１１、Ｒ１２により構成されたカレントミラー回路により決まった電流比となる出力電流を出力端子１２から得ることができる。さらにカレントミラー回路にＮＰＮ型トランジスタＱ１１、Ｑ１２とベースが共通となり、ＮＰＮ型トランジスタＱ１２とコレクタが共通となる構成でＮＰＮ型トランジスタＱ１３、Ｑ１４、Ｑ１５を配置しエミッタには個々に抵抗Ｒ１３、Ｒ１４、Ｒ１５とツェナーダイオードＺＤ１１、ＺＤ１２、ＺＤ１３を直列に配置しツェナーダイオードＺＤ１１、ＺＤ１２、ＺＤ１３のアノードは接地、カソードは電源印加用の端子１３、１４、１５に接続されている。ツェナーダイオードＺＤ１１、ＺＤ１２、ＺＤ１３が短絡（破壊）状態でないとき、出力電流は抵抗Ｒ１３、Ｒ１４、Ｒ１５の影響を受けないためＮＰＮ型トランジスタＱ１１、Ｑ１２、抵抗Ｒ１１、Ｒ１２により構成されたカレントミラー回路により決まる。しかし電源印加用の端子１３、１４、１５に接続した電流源より過電流を印加し、ツェナーダイオードを短絡したとき、出力電流は短絡したツェナーダイオードに直列に接続された抵抗に影響を受け、ツェナーダイオードの短絡状態によって出力電流を可変することができる。この特性を利用して求める出力特性を得る（例えば、特許文献１参照）。
【０００６】
検査工程では図３に示すようなフローチャートで、まず、電源印加用の端子１３、１４、１５によりツェナーダイオードＺＤ１１、ＺＤ１２、ＺＤ１３を選択的に仮想短絡した状態で出力電流を測定し、所望の出力電流になるようなザッピング状態を求め、短絡すべきツェナーダイオードＺＤ１１、ＺＤ１２、ＺＤ１３の組合せを調べる（ＳＴＥＰ１）。
【０００７】
その後、前工程で選択された短絡すべきツェナーダイオードＺＤ１１、ＺＤ１２、ＺＤ１３において電源印加用の端子１３、１４、１５に接続した電流源より過電流を印加しザッピングを行う（ＳＴＥＰ２）。
【０００８】
更にザッピング後に選択され短絡対象となったツェナーダイオードが正確に短絡されていることを確認するため、電源印加用の端子１３、１４、１５に接続した電流源より電流を流し、測定用の端子１６、１７、１８に接続した電圧計よりツェナーダイオードＺＤ１１、ＺＤ１２、ＺＤ１３の短絡（残留抵抗値）を調べ、ザッピングしたツェナーダイオードの残留抵抗値が所定値以下のものを良品とし、中途半端に導通しているもの及び未ザップ不良を排除する（ＳＴＥＰ３）。
【０００９】
更に、ザッピングにより求めた出力特性が得られているかどうかを電源印加用の端子１３、１４、１５、測定用の端子１６、１７、１８を開放し、出力端子１２に接続した電流計より再度調べ、ザッピング後のトリミング回路の出力電流が所定の範囲内となるものを良品としてツェナーザップトリミングを終了する（ＳＴＥＰ４）。
【００１０】
その後、通常の機能検査（以降、ファンクション検査）を実施して最終良否判定を行っている（ＳＴＥＰ５）。
【特許文献１】特開平１０−２０９２８２号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来の検査方法ではツェナーザップトリミングが正常に終了して、ファンクション検査に移行し、特性的には良品であるサンプルがコンタクト、測定精度等、何らかの不具合により不良判定されてしまった場合には、既にザッピングを実施している為、再検査により救済することが不可能である。
【００１２】
つまり、何れかのツェナーダイオードが既に短絡されている状態で再検査した場合、ザッピング後の出力特性は既に調整されているのにも関らず、再度他のツェナーダイオードをザッピングしてしまう可能性があり、ザッピング後の出力特性がずれてしまうという問題があった。
【００１３】
本発明は上記従来の問題点を解決するもので、ザッピング済みであっても再検査が可能な半導体集積回路の検査方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明に係る半導体集積回路の検査方法は、
複数のツェナーダイオード端子間の導通状態を調べ導通であれば、ザッピング工程（第２、３、４工程）をスキップする第１の検査工程と、
前記複数のツェナーダイオードを仮想的にザッピング状態にして所望の出力特性が得られる組合せを調べる第２の検査工程と、
前記、第２の検査工程により調べた、所望のツェナーダイオードに過電流を印加してザッピングする第３の検査工程と、
次に、前記ザッピング後のツェナーダイオードが正確にザッピングされているか否かを調べる第４の検査工程と、
その後、前記複数のトランジスタに所定のバイアスを与えたときに前記コレクタの出力電流の値が所定規格内に入るものを良品とする第５の検査工程を有することを特徴とする検査方法を用いる。
【００１５】
上記のような構成の本発明では、ザッピング前にツェナーダイオードの導通状態を調べ、ツェナーダイオードが導通状態の場合は第２、第３、第４の検査工程をスキップすることで、ザッピング済みであっても再検査が可能な半導体集積回路の検査方法が実現できる。
【発明の効果】
【００１６】
本発明の半導体集積回路の検査方法を用いれば、ザッピング実施前にツェナーダイオードの導通状態を調べることが可能となり、ツェナーダイオードが導通状態の場合はザッピング工程をスキップし、非導通の場合は、通常通りのザッピング実施することが可能となり、ザッピング済みでも再検査が可能な半導体集積回路の検査方法が実現できる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照しながら半導体集積回路の検査方法について説明する。
【００１８】
まず一般的な半導体のザッピング測定手法について説明する。図１は一般的なツェナーザップのトリミング回路の一例であり、１１は入力端子、１２は出力端子、１３、１４、１５は電源印加用の端子、Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４、Ｑ１５は同一特性のＮＰＮ型トランジスタ、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ１５は抵抗、ＺＤ１１、ＺＤ１２、ＺＤ１３はツェナーダイオードである。
【００１９】
入力端子１１から入力された電流はＮＰＮ型トランジスタＱ１１、Ｑ１２、抵抗Ｒ１１、Ｒ１２により構成されたカレントミラー回路により決まった電流比となる出力電流を出力端子１２から得ることができる。さらにカレントミラー回路にＮＰＮ型トランジスタＱ１１、Ｑ１２とベースが共通となり、ＮＰＮ型トランジスタＱ１２とコレクタが共通となる構成でＮＰＮ型トランジスタＱ１３、Ｑ１４、Ｑ１５を配置しエミッタには個々に抵抗Ｒ１３、Ｒ１４、Ｒ１５とツェナーダイオードＺＤ１１、ＺＤ１２、ＺＤ１３を直列に配置しツェナーダイオードＺＤ１１、ＺＤ１２、ＺＤ１３のアノードは接地、カソードは電源印加用の端子１３、１４、１５に接続されている。ツェナーダイオードＺＤ１１、ＺＤ１２、ＺＤ１３が短絡（破壊）状態でないとき、出力電流は抵抗Ｒ１３、Ｒ１４、Ｒ１５の影響を受けないためＮＰＮ型トランジスタＱ１１、Ｑ１２、抵抗Ｒ１１、Ｒ１２により構成されたカレントミラー回路により決まる。しかし電源印加用の端子１３，１４，１５に接続した電流源より過電流を印加し、ツェナーダイオードを短絡したとき、出力電流は短絡したツェナーダイオードに直列に接続された抵抗に影響を受け、ツェナーダイオードの短絡状態によって出力電流を可変することができる。この特性を利用して求める出力特性を得る。
【００２０】
以上のように構成されたツェナーダイオードを用いたトリミング回路を例にして本実施形態の半導体集積回路の検査方法について説明する。
【００２１】
図２は本実施形態の半導体集積回路の検査方法を示すフローチャートである。
【００２２】
まず、検査工程では未ザッピングかザッピング済みかを判断する為に、ザッピング前にツェナーダイオードＺＤ１１、ＺＤ１２、ＺＤ１３の短絡状態を調べる。電源印加用端子１３、１４、１５に電圧源より電圧を印加して流れ込む電流値を測定する。ツェナーダイオードＺＤ１１、ＺＤ１２、ＺＤ１３がザッピング済みの場合は接地状態となり電圧源のクランプ電流になる。また、未ザッピングの場合は、ほとんど電流は流れず０ｕＡになる。このようにしてツェナーダイオードＺＤ１１、ＺＤ１２、ＺＤ１３がリークしていないか、未ザッピングかザッピング済みかを調べ、次工程（ＳＴＥＰ２〜ＳＴＥＰ４）をスキップするか否かを判断する（ＳＴＥＰ１）。
【００２３】
前工程（ＳＴＥＰ１）にて未ザッピングと判断した場合は通常のザッピング工程に移行して、入力端子１１に電圧を印加しトリミング回路を動作させ、電源印加用の端子１３、１４、１５によりツェナーダイオードＺＤ１１、ＺＤ１２、ＺＤ１３を選択的に仮想短絡した状態で出力端子１２に接続した電流計で出力電流を測定し、どのツェナーダイオードを仮想短絡した時に所望の出力電流になるかを調べ、短絡すべきツェナーダイオードＺＤ１１、ＺＤ１２、ＺＤ１３の組合せを決定する（ＳＴＥＰ２）。
【００２４】
そして、ザッピングするツェナーダイオードが決定したら、該当のツェナーダイオードにブレークダウン電圧以上の電圧を電源印加用の端子１３、１４、１５に接続した電流源より過電流を印加しザッピングを行う（ＳＴＥＰ３）。
【００２５】
さらにザッピング後に選択され短絡対象となったツェナーダイオードが正確に短絡していることを確認するため、電源印加用の端子１３、１４、１５に接続した電流源より電流を流し、測定用の端子１６、１７、１８に接続した電圧計よりツェナーダイオードＺＤ１１、ＺＤ１２、ＺＤ１３の短絡（残留抵抗値）を調べ、ザッピングしたツェナーダイオードの残留抵抗値が所定値以下のものを良品とし、中途半端に導通しているもの及び未ザップ不良を排除する（ＳＴＥＰ４）。
【００２６】
更に、ザッピングにより求めた出力特性が得られているかどうかを電源印加用の端子１３、１４、１５、測定用の端子１６、１７、１８を開放し、出力端子１２に接続した電流計より再度調べ、ザッピング後のトリミング回路の出力電流が所定の範囲内となるものを良品としてツェナーザップトリミングを終了する（ＳＴＥＰ５）。
【００２７】
その後、通常のファンクション検査を実施して最終良否判定を行う（ＳＴＥＰ６）。
【００２８】
以上のように本発明の半導体集積回路の検査方法を用いれば、ザッピング実施前にツェナーダイオードの導通状態を調べているので、ザッピング済サンプルを再度ザッピングすることはなくなり、ファンクション検査において、何らかの不具合により本来良品であるべきサンプルが不良判定された場合でも、再検査において救済することが可能となる。
【産業上の利用可能性】
【００２９】
本発明の半導体集積回路の検査方法は、半導体量産工程のトリミング方法として有用である。
【図面の簡単な説明】
【００３０】
【図１】一般的なツェナーザップのトリミング回路図
【図２】本発明の一実施形態における検査工程のザッピングフローチャート
【図３】従来の検査工程のザッピングフローチャート
【符号の説明】
【００３１】
１１  入力端子
１２  出力端子
１３、１４、１５  電源印加用の端子
１６、１７、１８  測定用の端子
Ｑ  ＮＰＮ型トランジスタ
Ｒ  抵抗
ＺＤ  ツェナーダイオード
【図１】
2005191037.tif 000003
【図２】
2005191037.tif 000004
【図３】
2005191037.tif 000005