(57)【要約】      （修正有）【課題】導電パターンの電食を防止でき、かつ、ＩＣなどの実装体を小型化した場合でも検査プローブを当接可能な検査パッドを配置可能な電気光学装置および電子機器を提供すること。【解決手段】第１導電層３２ａ、絶縁層３２ｂおよび第３導電層３４ｂがこの順に積層されて最表層が第３導電層３４ｂからなる実装パッド６５と、実装体４の実装領域外で実装パッド６５の形成領域に隣接する位置で第１導電層３２ａ、絶縁層３２ｂおよび第３導電層４３ｂがこの順に積層されて最表層が第３導電層３４ｂからなる検査パッド８２と、検査パッド８２から延設された部分で第１導電層３２ａおよび絶縁層３２ｂがこの順に積層されて最表層が絶縁層３２ｂの引き回し部分とを備えた複数の導電パターン８が含まれている。【選択図】    図３
2005346040.tif 000002
【特許請求の範囲】
【請求項１】
実装構造体を備えた電気光学装置であって、
前記実装構造体は、交差する２方向をＸ方向およびＹ方向としたとき、多数の導電パターンのＹ方向に延びた部分によってＸ方向に配列する多数の実装パッドが形成された被実装体と、前記実装パッドと電気的に接続するように前記被実装体に実装された実装体とを有し、
前記被実装体には、下層側から上層側に向かって第１導電層、絶縁層、第２導電層および第３導電層がこの順に形成され、
前記多数の導電パターンには、前記第１導電層、前記絶縁層および前記第３導電層がこの順に積層されて最表層が前記第３導電層からなる前記実装パッドと、前記実装体の実装領域外で前記実装パッドの形成領域に隣接する位置で前記第１導電層、前記絶縁層および前記第３導電層がこの順に積層されて最表層が前記第３導電層からなる検査パッドと、該検査パッドから延設された部分で前記第１導電層および前記絶縁層がこの順に積層されて最表層が前記絶縁層の引き回し部分とを備えた複数の導電パターンが含まれていることを特徴とする電気光学装置。
【請求項２】
請求項１において、前記引き回し部分からは、前記第１導電層、前記絶縁層および前記第２導電層がこの順に積層されて最表層が前記第２導電層からなる信号線部分が延設されていることを特徴とする電気光学装置。
【請求項３】
請求項２において、前記信号線部分は、前記被実装体を部分的に覆う被覆部材に覆われており、
前記被実装体の前記被覆部材からの張り出し領域に前記実装パッド、前記検査パッドおよび前記引き回し部分が配置されていることを特徴とする電気光学装置。
【請求項４】
請求項１ないし３のいずれかにおいて、前記絶縁層は、前記第１導電層の表面側のみに選択的に形成されていることを特徴とする電気光学装置。
【請求項５】
請求項４において、前記第１導電層はＴａまたはＴａ合金により形成され、前記絶縁層はＴａＯxにより形成され、前記第２導線層はＣｒまたはＣｒ合金より形成され、前記第３導電層はＩＴＯにより形成されていることを特徴とする電気光学装置。
【請求項６】
請求項１ないし５のいずれかにおいて、前記絶縁層には、前記実装パッドおよび前記検査パッドの前記第３導電層を前記第１導電層と電気的に接続するための除去部分が形成されていることを特徴とする電気光学装置。
【請求項７】
請求項１ないし６のいずれかにおいて、前記実装パッドでは、前記絶縁層と前記第３導電層との層間に前記第２導電層が積層されていることを特徴とする電気光学装置。
【請求項８】
請求項１ないし７のいずれかにおいて、前記検査パッドでは、前記絶縁層と前記第３導電層との層間に前記第２導電層が積層されていることを特徴とする電気光学装置。
【請求項９】
実装構造体を備えた電気光学装置であって、
前記実装構造体は、交差する２方向をＸ方向およびＹ方向としたとき、多数の導電パターンのＹ方向に延びた部分によってＸ方向に配列する多数の実装パッドが形成された被実装体と、前記実装パッドと電気的に接続するように前記被実装体に実装された実装体とを有し、  
前記多数の導電パターンには、第１導電層、絶縁層およびＩＴＯ層がこの順に積層されて最表層が前記ＩＴＯ層からなる前記実装パッドと、前記実装体の実装領域外で前記実装パッドの形成領域に隣接する位置で前記第１導電層、前記絶縁層および前記ＩＴＯ層がこの順に積層されて最表層が前記ＩＴＯ層からなる検査パッドと、該検査パッドから延設された部分で前記第１導電層および前記絶縁層がこの順に積層されて最表層が前記絶縁層の引き回し部分とを備えた複数の導電パターンが含まれていることを特徴とする電気光学装置。
【請求項１０】
請求項９において、前記絶縁層には、前記実装パッドおよび前記検査パッドの前記ＩＴＯ層を前記第１導電層と電気的に接続するための除去部分が形成されていることを特徴とする電気光学装置。
【請求項１１】
請求項１ないし１０のいずれかにおいて、前記実装体はＩＣであることを特徴とする電気光学装置。
【請求項１２】
請求項１１において、前記実装パッドは、前記ＩＣから信号が出力される出力用パッドであることを特徴とする電気光学装置。
【請求項１３】
請求項１乃至１２に規定する電気光学装置であって、
前記被実装体は、多数の画素がマトリクス状に配列された領域に電気光学物質を保持する電気光学装置用基板であり、
前記多数の導電パターンは、前記実装体の実装領域から前記電気光学物質を保持している領域内まで延びた画素駆動用の信号線であることを特徴とする電気光学装置。
【請求項１４】
請求項１または１３に規定する電気光学装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板などの被実装体に対してＩＣなどの実装体を実装した電気光学装置および電気光学装置を備えた電子機器に関するものである。
【背景技術】
【０００２】
アクティブマトリクス型液晶装置や、有機エレクトロルミネッセンス表示装置などの電気光学装置では、多数のデータ線と多数の走査線との各交点に相当する位置に画素が形成されており、データ線および走査線を介して各画素に所定の信号を供給して各画素の駆動を行う。このため、電気光学装置では、電気光学物質を保持する電気光学装置用基板上に多数の導電パターンが信号線として形成され、この信号線の一部からなる実装パッドを利用してＩＣがＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装されている。また、ＩＣがＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）実装された可撓性基板が電気光学装置用基板の実装パッドに実装されることもある。
【０００３】
ここで、電気光学装置では、画素数の増大、あるいは画素ピッチの縮小に伴い、導電パターンが狭いピッチで引き回される傾向にある。このため、導電パターンが露出している領域で導電パターンに外気中の水分等が付着すると、導電パターンに電食が発生し、断線するという問題点がある。そこで、導電パターンの露出している部分を樹脂で被覆するなどの技術が提案されている（例えば、特許文献１参照）。
【０００４】
また、電気光学装置では、ＩＣを実装する前の状態で導電パターンに検査プローブを当てて信号を印加し、各画素の点灯検査が行われる。このため、従来は、実装パッドからＩＣと平面的に重なる領域まで導電パターンを延ばし、この延設部分を検査プローブを当てる検査パッドとして利用されている。
【特許文献１】特開２００３−３６０３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の技術のように、導電パターンを樹脂で被覆する方法では、樹脂を塗布する際の精度が低いため、導電パターンを樹脂層で覆う際、実装パッドも樹脂で被覆されてしまう危険性がある。また、従来のようにＩＣと平面的に重なるように検査パッドを配置する構成では、ＩＣを小型化した場合に検査パッドを配置できなくなるという問題点もある。
【０００６】
以上の問題点に鑑みて、本発明の課題は、導電パターンの電食を防止でき、かつ、ＩＣなどの実装体を小型化した場合でも、検査プローブを当接可能な検査パッドを配置可能な実装構造体、電気光学装置、電気光学装置用基板、および電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明では、実装構造体を備えた電気光学装置であって、前記実装構造体は、交差する２方向をＸ方向およびＹ方向としたとき、多数の導電パターンのＹ方向に延びた部分によってＸ方向に配列する多数の実装パッドが形成された被実装体と、前記実装パッドと電気的に接続するように前記被実装体に実装された実装体とを有し、前記被実装体には、下層側から上層側に向かって第１導電層、絶縁層、第２導電層および第３導電層がこの順に形成され、前記多数の導電パターンには、前記第１導電層、前記絶縁層および前記第３導電層がこの順に積層されて最表層が前記第３導電層からなる前記実装パッドと、前記実装体の実装領域外で前記実装パッドの形成領域に隣接する位置で前記第１導電層、前記絶縁層および前記第３導電層がこの順に積層されて最表層が前記第３導電層からなる検査パッドと、該検査パッドから延設された部分で前記第１導電層および前記絶縁層がこの順に積層されて最表層が前記絶縁層の引き回し部分とを備えた複数の導電パターンが含まれていることを特徴とする。
更に上記課題を解決するために、本発明では、実装構造体を備えた電気光学装置であって、前記実装構造体は、交差する２方向をＸ方向およびＹ方向としたとき、多数の導電パターンのＹ方向に延びた部分によってＸ方向に配列する多数の実装パッドが形成された被実装体と、前記実装パッドと電気的に接続するように前記被実装体に実装された実装体とを有し、前記多数の導電パターンには、第１導電層、絶縁層およびＩＴＯ層がこの順に積層されて最表層が前記ＩＴＯ層からなる前記実装パッドと、前記実装体の実装領域外で前記実装パッドの形成領域に隣接する位置で前記第１導電層、前記絶縁層および前記ＩＴＯ層がこの順に積層されて最表層が前記ＩＴＯ層からなる検査パッドと、該検査パッドから延設された部分で前記第１導電層および前記絶縁層がこの順に積層されて最表層が前記絶縁層の引き回し部分とを備えた複数の導電パターンが含まれていることを特徴とする。
【０００８】
本発明では、実装体と平面的に重なる領域以外の領域に、第１導電層、絶縁層および第３導電層がこの順に積層された検査パッドを形成するため、ＩＣなどの実装体を小型化した場合でも、導電パターンにプローブを当接可能な検査パッドを確保することができる。また、導電パターンのうち、引き回し部分については、第１導電層および絶縁層がこの順に積層されて２層構造とする。このため、引き回し部分では、最表層が絶縁層からなるため、たとえ引き回し部分同士が近接している部分に外気の水分などが付着した場合でも、電食が発生しない。また、２層構造とする領域については、絶縁層の上層に形成される第２導電層および第３導電層に対するパターニングで規定され、このようなパターニングであれば、樹脂を塗布する場合と違って所定の領域に高い精度で形成できる。それ故、実装パッドや検査パッドの付近の引き回し部分の最表層を絶縁層とした場合でも、実装パッドや検査パッドの表面に絶縁層が形成されることがない。
更に本発明では、実装体と平面的に重なる領域以外の領域に、第１導電層、絶縁層およびＩＴＯ層がこの順に積層された検査パッドを形成するため、ＩＣなどの実装体を小型化した場合でも、導電パターンにプローブを当接可能な検査パッドを確保することができる。また、導電パターンのうち、引き回し部分については、第１導電層および絶縁層がこの順に積層されて２層構造とする。このため、引き回し部分では、最表層が絶縁層からなるため、たとえ引き回し部分同士が近接している部分に外気の水分などが付着した場合でも、電食が発生しない。また、２層構造とする領域については、絶縁層の上層に形成される第２導電層およびＩＴＯ層に対するパターニングで規定され、このようなパターニングであれば、樹脂を塗布する場合と違って所定の領域に高い精度で形成できる。それ故、実装パッドや検査パッドの付近の引き回し部分の最表層を絶縁層とした場合でも、実装パッドや検査パッドの表面に絶縁層が形成されることがない。
【０００９】
本発明においては、例えば、前記引き回し部分から、前記第１導電層、前記絶縁層および前記第２導電層がこの順に積層されて最表層が前記第２導電層からなる信号線部分が延設されている。この場合、前記信号線部分は、前記被実装体を部分的に覆う被覆部材に覆われており、前記被実装体の前記被覆部材からの張り出し領域に前記実装パッド、前記検査パッドおよび前記引き回し部分が配置されていることが好ましい。このように構成すると、信号線部分は被覆部材から一切、露出していないので、信号線部分に電食が発生することがない。
【００１０】
本発明において、前記絶縁層は、前記第１導電層の表面側のみに選択的に形成されていることが好ましい。
【００１１】
本発明においては、例えば、前記第１導電層はＴａまたはＴａＷ（タンタル−タングステン）などのＴａ合金により形成され、前記絶縁層はＴａＯxにより形成され、前記第２導線層はＣｒまたはＣｒ合金よより形成され、前記第３導電層はＩＴＯにより形成されている。
【００１２】
本発明において、前記絶縁層には、前記実装パッドおよび前記検査パッドの前記第３導電層を前記第１導電層と電気的に接続するための除去部分が形成されていることが好ましい。このように構成すると、導電パターンの長さ方向で第２導電層や第３導電層が途切れている場合でも、第１導電層を経由して電気的な接続を容易にかつ確実に確保できる。
更に本発明において、前記絶縁層には、前記実装パッドおよび前記検査パッドの前記ＩＴＯ層を前記第１導電層と電気的に接続するための除去部分が形成されていることが好ましい。このように構成すると、導電パターンの長さ方向で第２導電層やＩＴＯ層が途切れている場合でも、第１導電層を経由して電気的な接続を容易にかつ確実に確保できる。
【００１３】
本発明において、前記実装パッドでは、前記絶縁層と前記第３導電層との層間に前記第２導電層が積層されていてもよい。
更に本発明において、前記実装パッドでは、前記絶縁層と前記ＩＴＯ層との層間に前記第２導電層が積層されていてもよい。
【００１４】
本発明において、前記検査パッドでは、前記絶縁層と前記第３導電層との層間に前記第２導電層が積層されていてもよい。
更に本発明において、前記検査パッドでは、前記絶縁層と前記ＩＴＯ層との層間に前記第２導電層が積層されていてもよい。
【００１５】
本発明において、前記実装体は、例えばＩＣである。この場合、前記実装パッドは、前記ＩＣから信号が出力される出力用パッドであることが好ましい。電気光学装置において駆動用ＩＣに用いられるＩＣは、ＩＣへの入力用の実装パッドよりもＩＣからの出力用の実装パッドの方が数が多く、出力側から多数の導電パターンが延びているので、出力側では導電パターン同士が近接している。このため、出力側で電食が起こりやすいので、出力側に本発明を適用した方が効果的である。
【００１６】
本発明に係る電気光学装置は、液晶装置やエレクトロルミネッセンス表示装置などであり、このような電気光学装置は、携帯電話機やモバイルコンピュータなどといった電子機器に用いられる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の実施の形態を説明する。
【００１８】
［実施の形態１］
（電気光学装置の全体構成）
図１は、電気光学装置の電気的構成を示すブロック図である。図２（Ａ）、（Ｂ）は、本発明の実施の形態１に係る電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。図３（Ａ）、（Ｂ）は、図２に示す電気光学装置を画素電極を通る部分でＹ方向に切断したときの断面図、およびこの電気光学装置の素子基板に形成した導電パターンの説明図である。なお、本形態の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、導電パターンやパッドなどは、その一部のみを表してあり、実際にはより多数、形成されている。
【００１９】
図１に示す電気光学装置１ａは、画素スイッチング素子としてＴＦＤ（Ｔｈｉｎ  Ｆｉｌｍ  Ｄｉｏｄｅ／薄膜ダイオード素子）を用いたアクティブマトリクス型液晶装置であり、交差する２方向をＸ方向およびＹ方向としたとき、複数の走査線５１ａがＸ方向（行方向）に延びており、複数のデータ線５２ａがＹ方向（列方向）に延びている。走査線５１ａとデータ線５２ａとの各交差点に対応する各位置には画素５３ａが形成され、多数の画素５３ａがマトリクス状に配列されている。これらの画素５３ａでは、液晶層５４ａと、画素スイッチング用のＴＦＤ素子５６ａとが直列に接続されている。各走査線５１ａは走査線駆動回路５７ａによって駆動され、各データ線５２ａはデータ線駆動回路５８ａによって駆動される。
【００２０】
このような電気光学装置１ａを構成するにあたっては、図２（Ａ）、（Ｂ）および図３（Ａ）、（Ｂ）に示すように、素子基板１０（電気光学装置用基板／被実装体）と対向基板２０（被覆部材）とをシール材３０（樹脂層、被覆部材）によって貼り合わせるとともに、両基板とシール材３０とによって囲まれた領域内に電気光学物質としての液晶１９を封入する。シール材３０は、対向基板２０の縁辺に沿って略長方形の枠状に形成されるが、液晶１９を封入するために一部が開口している。このため、液晶１９の封入後にその開口部分が封止材３１によって封止される。
【００２１】
素子基板１０および対向基板２０は、ガラスや石英、プラスチックなどの光透過性を有する板状部材である。素子基板１０の内側（液晶１９の側）表面には、上述した複数のデータ線５２ａ、画素スイッチング用のＴＦＤ素子（図示せず）、画素電極３４ａ、および配向膜（図示せず）などが形成される。一方、対向基板２０の内側の面上には複数の走査線５１ａが形成され、走査線５１ａの表面側に配向膜（図示せず）が形成されている。
【００２２】
なお、実際には、素子基板１０および対向基板２０の外側の表面に、入射光を偏光させるための偏光板や、干渉色を補償するための位相差板などが適宜、貼着される。また、カラー表示を行う場合には、対向基板２０に対して、画素電極３４ａと対向する領域に、Ｒ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）のカラーフィルタ（図示せず）が所定の配列で形成され、画素電極３４ａに対向しない領域にはブラックマトリクス（図示せず）が形成される。さらに、カラーフィルタおよびブラックマトリクスを形成した表面には、その平坦化および保護のために平坦化層がコーティングされ、この平坦化層の表面に走査線５１ａが形成されるが、本発明とは直接の関係がないため、偏光板、位相差板、カラーフィルタ。ブラックマトリクス、平坦化膜などについては、その図示および説明を省略する。
【００２３】
（ＴＦＤ素子の構成）
図４は、図２に示す電気光学装置において画素スイッチング素子として用いたＴＦＤ素子の説明図である。
【００２４】
図４において、素子基板１０は、表面に下地層１４が形成され、ＴＦＤ素子５６ａは、この下地層１４の上に形成された第１ＴＦＤ素子３３ａおよび第２ＴＦＤ素子３３ｂからなる２つのＴＦＤ素子要素によって、いわゆるＢａｃｋ−ｔｏ−Ｂａｃｋ構造として構成されている。このため、ＴＦＤ素子５６ａは、電流−電圧の非線形特性が正負双方向にわたって対称化されている。下地層１４は、例えば、厚さが５０〜２００ｎｍ程度の酸化タンタル（Ｔａ２Ｏ５）によって構成され、ＴＦＤ素子５６ａの密着性を向上させ、さらに素子基板１０からの不純物の拡散を防止するために設けられている。第１ＴＦＤ素子３３ａおよび第２ＴＦＤ素子３３ｂは、第１金属層３２ａ（第１導電層）と、この第１金属層３２ａの表面に形成された絶縁層３２ｂと、絶縁層３２ｂの表面に互いに離間して形成された第２金属層３２ｃ、３２ｄ(第２導電層)とによって構成されている。
【００２５】
本形態において、第１金属層３２ａは、例えば、厚さが１００〜５００ｎｍ程度タンタル単体膜、ＴａＷ（タンタル−タングステン）などのタンタル合金膜等によって形成され、絶縁層３２ｂは、例えば、陽極酸化法や熱酸化法によって第１金属層３２ａの表面を酸化することによって形成された厚さが１０〜３５ｎｍの酸化タンタル（Ｔａ２Ｏ５／ＴａＯx）である。第２金属層３２ｃ、３２ｄは、例えばクロム（Ｃｒ）等といった金属膜によって５０〜３００ｎｍ程度の厚さに形成されている。第２金属層３２ｃの側は、そのままデータ線５２ａの一部を構成しており、他方の第２金属層３２ｄは、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ／第３導電膜）等といった透明導電材からなる画素電極３４ａに接続されている。データ線５２ａは、第１金属層３２ａ、絶縁層３２ｂ、および第２金属層３２ｃがこの順に積層された３層構造の信号線部分であり、第２金属層３２ｃが実質的なデータ線５２ａとして機能する。
【００２６】
再び図２において、電気光学装置１ａでは、素子基板１０と対向基板２０とをシール材３０によって貼り合わせた状態で、素子基板１０は、シール材３０の外周縁から一方の側に張り出した張り出し領域１０ａを有しており、この張り出し領域１０ａには、データ線５２ａと一体の導電パターン８、および基板間導通を介して走査線５１ａに電気的に接続する導電パターン８が延びている。基板間導通を行うにあたって、シール材３０として、導電性を有する多数の導通粒子が分散された樹脂が用いられている。導通粒子は、例えば金属のメッキが施されたプラスチックの粒子や、導電性を有する樹脂の粒子であり、素子基板１０および対向基板２０の各々に形成された導電パターン同士を導通させる機能を備えている。このため、本形態では、データ線５２ａに対して画像信号を出力する第１のＩＣ４（フェイスダウンボンディングタイプのＩＣチップ／実装体）、および走査線５１ａに走査信号を出力する２つの第２のＩＣ５（フェイスダウンボンディングタイプのＩＣチ
ップ／実装体）が素子基板１０の張り出し領域１０ａに対してＣＯＧ実装され、かつ、張り出し領域１０ａの端縁（基板接続領域７０）に形成された実装パッド７１に対して可撓性基板７が接続されている。
【００２７】
（ＩＣ実装領域の構成）
図５（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形態１に係る電気光学装置に用いた素子基板の第１のＩＣ実装領域の一部を拡大して示す平面図、およびこの実装パッドに接続されるＩＣのバンプの一部を拡大して示す平面図である。
【００２８】
図２に示すように、素子基板１０の張り出し領域１０ａでは、基板縁１１に沿う方向における中央領域に、データ線駆動回路を内蔵の第１のＩＣ４がＣＯＧ実装される第１のＩＣ実装領域６０が形成され、第１のＩＣ実装領域６０からは多数の導電パターン８が延設されている。また、第１のＩＣ実装領域６０の両側には、走査線駆動回路を内蔵の第２のＩＣ５がＣＯＧ実装される第２のＩＣ実装領域５０が形成され、第２のＩＣ実装領域５０からも多数の導電パターン８が延設されている。また、ＩＣ実装領域５０、６０よりもさらに基板縁１１の側には、基板縁１１に沿って、可撓性基板７が接続される基板接続領域７０が形成されている。
【００２９】
ここで、第１のＩＣ実装領域６０と第２のＩＣ実装領域５０は、基本的には同様な構成を採用することができるので、図５（Ａ）、（Ｂ）を参照して、第１のＩＣ実装領域６０の構成を中心に説明し、第２のＩＣ実装領域５０については詳細な説明を省略する。
【００３０】
図３（Ｂ）および図５（Ａ）において、第１のＩＣ実装領域６０には、第１のＩＣ４のバンプが異方性導電材（異方性導電材含有フィルムあるいは異方性導電材含有ペースト）などにより接続される多数の実装パッド６５、６６が基板縁１１と平行にＸ方向に配列されている。すなわち、第１のＩＣ実装領域６０の基板縁１１から遠い位置（導電パターン８が延びている側）には、導電パターン８においてＹ方向に直線的に延びる部分によって出力用の実装パッド６５が形成され、出力用の実装パッド６５より基板縁１１の側には、実装パッド７１に電気的に接続する入力用の実装パッド６６が形成されている。
【００３１】
一方、図５（Ｂ）に示すように、第１のＩＣ４の実装面４０には、第１のＩＣ実装領域６０の構成に対応して、出力用の実装パッド６５と平面的に重なる位置に出力用のバンプ４５が形成され、入力用の実装パッド６６と平面的に重なる位置に入力用のバンプ４６が形成されている。
【００３２】
このように構成した電気光学装置１ａにおいて、素子基板１０にＩＣ４を実装する工程では、図５（Ａ）を参照して説明した第１のＩＣ実装領域６０に対して、異方性導電粒子含有フィルムや異方性導電粒子含有ペーストなどの異方性導電材を配置した後、この異方性導電材上に、図５（Ｂ）を参照して説明した第１のＩＣ４を配置し、圧着装置のヘッド（図示せず）で第１のＩＣ４を加熱しながら加圧すると、図３（Ｂ）に示すように、ＩＣ４は、異方性導電材２００に含まれる樹脂分２０１で固着されるとともに、導電粒子２０２によって、出力用のバンプ４５は出力用の実装パッド６５に電気的に接続し、入力用のバンプ４６は入力用の実装パッド６６に電気的に接続する。このため、図２（Ａ）、（Ｂ）に示すように電気光学装置１ａを製作した状態で、可撓性基板７を介して信号や電源電位などを供給すると、第１のＩＣ４の出力バンプ４５から画像信号が出力され、この画像信号は、実装パッド６５を介して導電パターン８の一部としてのデータ線５２ａに出力さ
れる。また、実装構造についての説明は省略したが、第２のＩＣ５の出力バンプからは走査信号が出力され、この走査信号は、導電パターン８および基板間導通部分を介して走査線５１ａに出力される。
【００３３】
（導電パターン８の詳細構成）
図３および図５（Ａ）に示すように、本形態の電気光学装置１ａにおいて、導電パターン８は、Ｙ方向に直線的に延びた部分によって実装パッド６５を構成した後、実装パッド６５からシール材３０で区画された領域に向けてＹ方向に直線的に延びて検査パッド８２を構成し、次に斜め方向に延びる引き回し部分８３を構成した後、Ｙ方向に直線的に延びるデータ線５２ａ（信号線部分）を構成している。また、本形態の電気光学装置１ａにおいて、素子基板１０上には、図４を参照して説明したように、下層側から上層側に向かって、厚さが１００〜５００ｎｍ程度のタンタル単体膜やＴａＷ等からなる第１金属層３２ａ（第１導電層）、第１金属層３２ａの表面を酸化することによって形成された厚さが１０〜３５ｎｍの酸化タンタルからなる絶縁層３２ｂ、厚さが５０〜３００ｎｍ程度のクロム等からなる第２金属層３２ｃ（第２導電層）、および画素電極３４ａを形成するために形成されたＩＴＯ膜（第３導電層）がこの順に積層されている。そこで、本形態では、以
下に説明するように、導電パターン８については、機能する部分毎に積層構造を最適化してある。
【００３４】
まず、データ線５２ａは、前記したように、タンタル単体膜やＴａＷ等からなる第１金属層３２ａ、酸化タンタルからなる絶縁層３２ｂ、およびクロム等からなる第２金属層３２ｃがこの順に積層された３層構造の信号線部分であり、最表層が第２金属層３２ｃである。
【００３５】
実装パッド６５は、タンタル単体膜やＴａＷ等からなる第１金属層３２ａ、酸化タンタルからなる絶縁層３２ｂ、クロム等からなる第２金属層３２ｃ、および画素電極３４ａと同時形成されたＩＴＯ膜３４ｂがこの順に積層された４層構造を有しており、最表層は、クロムなどより硬いＩＴＯ膜３４ｂである。なお、入力用の実装パッド６６や可撓性基板７に対する実装パッド７１も、実装パッド６５と同様な構成を有している。
【００３６】
これに対して、引き回し部分８３は、タンタル単体膜やＴａＷ等からなる第１金属層３２ａ、および酸化タンタルからなる絶縁層３２ｂからなる２層構造を有しており、最表層が絶縁層３２ｂである。ここで、引き回し部分８３は、シール材３０の一辺部分と平面的に重なる領域から２層構造になっており、露出した状態にある。これに対して、最表層が第２金属層３２ｃであるデータ線５２ａは、シール材３０の形成領域から外側に一切、はみ出していない。
【００３７】
また、本形態では、導電パターン８のうち、出力用の実装パッド６５の形成領域（ＩＣ実装領域６０）に対してＹ方向で隣接する位置でＹ方向に直線的に延びた部分については、後述する検査の際に検査プローブ９を当接させる検査パッド８２として利用され、検査パッド８２は、ＩＣ実装領域６０の外側に形成されている。ここで、検査パッド８２は、タンタル単体膜やＴａＷ等からなる第１金属層３２ａ、酸化タンタルからなる絶縁層３２ｂ、および画素電極３４ａと同時形成されたＩＴＯ膜３４ｂがこの順に積層された３層構造を有しており、最表層がＩＴＯ膜３４ｂである。
【００３８】
最表層のＩＴＯ膜３４ｂは、導電パターン８のうち、実装パッド６５および検査パッド８２のみに形成され、かつ、第２金属層３２ｃは、導電パターン８の長さ方向において引き回し部分８３で途切れている。但し、絶縁層３２ｂには、第１導電層３２ａと第２導電層３２ｃとを直接、接触させる除去部分３２ｅが形成されており、実装パッド６５および検査パッド８２の最表層を構成するＩＴＯ膜３４ｂは、第２金属層３２ｃを介して第１導電層３２ａに電気的に接続している。このため、実装パッド６５および検査パッド８２の最表層を構成するＩＴＯ膜３４ｂは、第１導電層３２ａを経由して第２導電層３２ｃに電気的に接続しているため、導電パターン８全体で電気的な導通が容易にかつ確実に確保されている。
【００３９】
なお、素子基板１０において張り出し領域１０ａには、走査線５１ａに電気的に接続する導電パターン８が第２のＩＣ実装領域５０から延びており、このような導電パターン８では、走査線５１ａとの接続に基板間導通が採用されている。このため、第２のＩＣ実装領域５０から延びた導電パターン８自身には、走査線５１ａが形成されていないが、第１のＩＣ実装領域６０から延びた導電パターン８と同様、４層構造の実装パッド、３層構造の検査パッド、および２層構造の引き回し部分が形成されている。
【００４０】
（本形態の主な効果）
このように、本形態の電気光学装置１ａでは、導電パターン８のうち、最表層が第２金属層３２ｃであるデータ線５２ａは、シール材３０の形成領域から外側にはみ出しておらず、シール材３０や対向基板２０などの被覆部材で覆われているので、露出していない。従って、導電パターン８のうち、シール材３０の形成領域の外側で露出しているのは、引き回し部分８３、検査パッド８２および実装パッド６５のみである。従って、導電パターン８のうち、データ線５２ａは、最表層が第２金属層３２ｃであっても、外気などの水分が付着しないので、電食が発生することはない。また、引き回し部分８３は、最表層が絶縁層３２ｂであるため、電食が発生することはない。また、実装パッド６５は、ＩＣ４が実装された状態で異方性導電膜２００で封止されるので、電食が発生することはない。検査パッド８２は、最表層がＩＴＯ膜３４ｂであるため、電食が発生する可能性はあるが、ＩＣ４を実装するのに用いた異方性導電材２００で完全に覆われていれば電食が発生する
ことはない。また、検査パッド８２は、たとえ異方性導電材２００から露出していて電食が発生したとしても、検査などに使用された後であるため、支障がない。また、データ線５２ａから実装パッド６５は、第１導電層３２ａによって電気的に接続しているので、検査パッド８２で電食が発生しても、導電パターン８が断線することはない。
【００４１】
しかも、絶縁層３２ｂは、後述するように、タンタル単体膜、タンタル合金膜等からなる第１金属層３２ａを陽極酸化あるいは熱酸化することにより形成するので、第１金属層３２ａの表面側に選択的に形成される。また、導電パターン８において、各部分を２層構造、３層部分および４層構造のいずれとするかは、クロム膜やＩＴＯ膜に対するパターニングで規定され、このような構成であれば、樹脂と塗布する方法と比較して精度が極めて高い。それ故、実装パッド６５付近や検査パッド８２付近の導電パターン８の最表層を絶縁層とする場合でも、樹脂を塗布する場合と違って、実装パッド６５や検査パッド８２の表面に絶縁層が形成されることがない。
【００４２】
また、本形態では、出力用の実装パッド６５に対してＹ方向で隣接する位置でＹ方向に直線的に延びた部分を検査パッド８２として利用しているので、ＩＣ４と平面的に重なる領域（ＩＣ実装領域６０）内に検査パッド８２を配置する必要がない。それ故、ＩＣ４を小型化した場合でも、検査パッド８２を確実に配置することができる。
【００４３】
（電気光学装置１ａの製造方法）
図６（Ａ）〜（Ｆ）は、電気光学装置１ａの製造方法のうち、素子基板の製造方法を示す工程断面図である。
【００４４】
本形態の電気光学装置１ａに用いた素子基板１０を製造するには、まず、図３（Ｂ）、図４および図６（Ａ）に示すように、素子基板１０の表面にタンタル酸化物、例えば、Ｔａ2Ｏ5を一様な厚さに成膜して下地層１４を形成する。次に、Ｔａ膜やＴａＷ等をスパッタリング等によって一様な厚さで成膜した後、フォトリソグラフィ技術を用いて導電パターン８（データ線５２ａ）の第１金属層３２ａ、およびＴＦＤ素子５６ａの第１金属層３２ａを同時にパターニング形成する。このとき、導電パターン８側およびＴＦＤ素子５６ａ側の第１金属層３２ａ同士はブリッジ部（図示せず）で繋がっている。また、第１金属層３２ａについては給電パターン(図示せず)によって繋がっている。
【００４５】
次に、複数枚の素子基板１０を電解液に浸漬した状態で陽極酸化を行う。その際、導電パターン８の第１金属層３２ａを介して給電し、それらの表面には、図３（Ｂ）、図４および図６（Ｂ）に示すように、絶縁層３２ｂとして作用する陽極酸化膜が形成される。次に、素子基板１０を加熱し、絶縁層３２ｂ内の転位や空孔などの欠陥密度を低減し、ＴＦＤ素子５６ａのＩ／Ｖ値を高くする。なお、絶縁層３２ｂを形成する際には、第１金属層３２ａを熱酸化してもよい。
【００４６】
次に、図３（Ｂ）および図６（Ｃ）に示すように、絶縁層３２ｂに対してフォトリソグラフィ技術などを用いて除去部分３２ｅを形成する。
【００４７】
次に、Ｃｒをスパッタリング等によって一様な厚さで成膜した後、図３（Ｂ）、図４および図６（Ｄ）に示すように、フォトリソグラフィ技術を利用して、実装パッド６５、データ線５２ａおよび第１ＴＦＤ素子３３ａの第２金属層３２ｃを形成するとともに、第２ＴＦＤ素子３３ｂの第２金属層３２ｄを形成する。
【００４８】
次に、ドライエッチングにより、第１金属層３２ａおよび絶縁層３２ｂをパターニングし、図３（Ｂ）、図４および図６（Ｅ）に示すように、可撓性基板７およびＩＣ４の入力バンプが接続される実装パッド７１を導電パターン８から分離する。その際、ブリッジ部や給電パターンを素子基板１０から除去する。また、画素電極３４ａに相当する領域の下地層１４を除去して素子基板１０を露出させる。
【００４９】
次に、ＩＴＯ膜をスパッタリング等によって一様な厚さで成膜した後、フォトリソグラフィ技術により、ＩＴＯ膜をパターニングし、図３（Ｂ）、図４および図６（Ｆ）に示すように、１画素分の大きさに相当する所定形状の画素電極３４ａをその一部が第２金属層３２ｄに重なるように形成する。また、実装パッド６５、６６、７１や検査パッド８２に相当する部分にＩＴＯ層３４ｂを残す。
【００５０】
しかる後には、図示を省略するが、素子基板１００の表面にポリイミド、ポリビニルアルコール等を一様な厚さに形成することによって配向膜を形成した後、配向膜に対してラビング処理その他の配向処理を行う。
【００５１】
次に、図２および図３（Ｂ）に示すように、ディスペンサーやスクリーン印刷等によってシール材３０を環状に塗布した後、別途製作しておいた対向基板２０をシール材３０を介して素子基板１０に貼り合せる。次に、シール材３０で区画された領域内に対して液晶１９を注入した後、液晶注入口を封止する。
【００５２】
次に、素子基板１０の検査パッド８２に検査プローブ９を当接させて、導電パターン８を介してデータ線５２ａおよび走査線５２ｂに信号を出力して画素を駆動し、点灯検査を行う。
【００５３】
しかる後に、素子基板１０に対して、ＩＣ４、５、および可撓性基板７を異方性導電材２００で実装し、電気光学装置１ａを完成させる。
【００５４】
［実施の形態２］
図７は、本発明の実施の形態２に係る電気光学装置の導電パターンの構成を示す説明図である。なお、本形態の電気光学装置は、基本的な構成が実施の形態１に係る電気光学装置と共通するため、共通する部分には同一の符号を付してそれらの説明を省略する。
【００５５】
実施の形態１に係る電気光学装置の検査パッド８２は、タンタル単体膜やＴａＷ等からなる第１金属層３２ａ、酸化タンタルからなる絶縁層３２ｂ、および画素電極３４ａと同時形成されたＩＴＯ膜３４ｂがこの順に積層された３層構造を有していたが、図７に示すように、実施の形態２に係る検査パッド８２は、タンタル単体膜やＴａＷ等からなる第１金属層３２ａ、酸化タンタルからなる絶縁層３２ｂ、クロム等からなる第２金属層３２ｃ、および画素電極３４ａと同時形成されたＩＴＯ膜３４ｂがこの順に積層された４層構造を有している。その他の構成は、実施の形態１と同様である。すなわち、導電パターン８は、Ｙ方向に直線的に延びた部分によって実装パッド６５を構成した後、実装パッド６５からシール材３０で区画された領域に向けてＹ方向に直線的に延びて検査パッド８２を構成し、次に斜め方向に延びる引き回し部分８３を構成した後、Ｙ方向に直線的に延びるデータ線５２ａ（信号線部分）を構成している。データ線５２ａは、タンタル単体膜やＴａ
Ｗ等からなる第１金属層３２ａ、酸化タンタルからなる絶縁層３２ｂ、およびクロム等からなる第２金属層３２ｃがこの順に積層された３層構造の信号線部分であり、最表層が第２金属層３２ｃである。実装パッド６５は、タンタル単体膜やＴａＷ等からなる第１金属層３２ａ、酸化タンタルからなる絶縁層３２ｂ、クロム等からなる第２金属層３２ｃ、および画素電極３４ａと同時形成されたＩＴＯ膜３４ｂがこの順に積層された４層構造を有しており、最表層は、クロムなどより硬いＩＴＯ膜３４ｂである。引き回し部分８３は、タンタル単体膜やＴａＷ等からなる第１金属層３２ａ、および酸化タンタルからなる絶縁層３２ｂからなる２層構造を有しており、最表層が絶縁層３２ｂである。また、引き回し部分８３は、シール材３０の一辺部分と平面的に重なる領域から２層構造になっており、露出した状態にある。これに対して、最表層が第２金属層３２ｃであるデータ線５２ａは、シール材３０の形成領域から外側に一切、はみ出していない。
【００５６】
［実施の形態３］
図８（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形態３に係る電気光学装置に用いた素子基板の第１のＩＣ実装領域の出力側の実装パッド一部を拡大して示す平面図、およびこの実装パッドに接続されるＩＣの出力側のバンプの一部を拡大して示す平面図である。
【００５７】
実施の形態１に係る電気光学装置では、出力側の実装パッド６５およびＩＣ４の出力側パッド４５が１列でＸ方向に配列されている構成であったが、図８（Ａ）、（Ｂ）に示すように、出力側の実装パッド６５およびＩＣ４の出力側パッド４５が２列でＸ方向に配列されている構成であってもよい。すなわち、図８（Ａ）に示すように、素子基板１０の第１のＩＣ実装領域６０では、出力用の実装パッド６５として、導電パターン８が延びてくる側でＸ方向に配列された第１の実装パッド６５１（第１の実装パッド群）と、Ｙ方向のうち、第１の実装パッド６５１に対して、導電パターン８が延びてくる側と反対側でＸ方向に配列された第２の実装パッド６５２（第２の実装パッド群）が形成されている。また、第１の実装パッド６５１と第２の実装パッド６５２は、Ｙ方向で重なる位置に整列している。このため、複数の導電パターン８のうち、第１の実装パッド６５１に接続する第１の導電パターン８０１は、第１の実装パッド６５１からそのままシール材３０で区画されている領域に向けて延びて、検査パッド８２、引き回し部分８３およびデータ線５２ａを構成している。これに対して、第２の実装パッド６５２に接続する第２の導電パターン８０２は、第２の実装パッド６５２から斜めに延びて第１の実装パッド６５１の間を通った後、シール材３０で区画されている領域に向けて延びて、検査パッド８２、引き回し部分８３およびデータ線５２ａを構成している。ここで、第１の実装パッド６５１の各間には、導電パターン８０２が１本ずつ通っており、第１の実装パッド６５１と第２の実装パッド６５２との間において導電パターン８０２の斜め部分は、いずれも同一方向に傾いている。
【００５８】
一方、図８（Ｂ）に示すように、第１のＩＣ４の実装面４０には、第１のＩＣ実装領域６０の構成に対応して、Ｘ方向に配列する第１のバンプ４５１（第１のバンプ群）と、これらの第１のバンプ４５１に対してＹ方向で隣接する位置でＸ方向に配列する第２のバンプ４５２（第２のバンブ群）とが形成され、第１のバンプ４５１と第２のバンプ４５２は、Ｙ方向で重なる位置に整列している。
【００５９】
このように構成した電気光学装置１ａにおいても、実施の形態１と同様、出力用の実装パッド６５１、６５２の形成領域（第１のＩＣ実装領域６０）に対してＹ方向で隣接する位置でＹ方向に直線的に延びた部分については、検査の際に検査プローブ９を当接させる検査パッド８２として利用されている。この検査パッド８２は、タンタル単体膜やＴａＷ等からなる第１金属層３２ａ、酸化タンタルからなる絶縁層３２ｂ、および画素電極３４ａと同時形成されたＩＴＯ膜３４ｂがこの順に積層された３層構造を有しており、最表層がＩＴＯ膜３４ｂである。また、本形態でも、実施の形態１と同様、データ線５２ａは、タンタル単体膜やＴａＷ等からなる第１金属層３２ａ、酸化タンタルからなる絶縁層３２ｂ、およびクロム等からなる第２金属層３２ｃがこの順に積層された３層構造の信号線部分であり、最表層が第２金属層３２ｃである。実装パッド６５は、タンタル単体膜やＴａＷ等からなる第１金属層３２ａ、酸化タンタルからなる絶縁層３２ｂ、クロム等からなる
第２金属層３２ｃ、および画素電極３４ａと同時形成されたＩＴＯ膜３４ｂがこの順に積層された４層構造を有しており、最表層は、硬いＩＴＯ膜３４ｂである。引き回し部分８３は、タンタル単体膜やＴａＷ等からなる第１金属層３２ａ、および酸化タンタルからなる絶縁層３２ｂからなる２層構造を有しており、最表層が絶縁層３２ｂである。
【００６０】
このように構成した場合も、引き回し部分８３は最表層が絶縁層３２ｂであるなど、実施の形態１と同様な構成を有するため、電食に起因する断線が発生しない。また、本形態では、出力用の実装パッド６５の形成領域（ＩＣ実装領域６０）に対してＹ方向で隣接する位置でＹ方向に直線的に延びた部分を検査パッド８２として利用しているので、ＩＣ４と平面的に重なる領域（ＩＣ実装領域６０）内に検査パッド８２を配置する必要がない。それ故、ＩＣ４を小型化した場合でも、検査パッド８２を確実に配置することができる。
【００６１】
また、第１のＩＣ４の実装面４０では、Ｘ方向に配列された２つのバンプ群がＹ方向で隣接する領域に配置され、かつ、第１のバンプ群に属する実装バンプ４５１と、第２のバンプ群に属する第２の実装バンプ４５２は、Ｙ方向で重なる位置に整列している。また、素子基板１０の第１のＩＣ４に対するＩＣ実装領域６０では、Ｘ方向に配列された２つの実装パッド群がＹ方向で隣接する領域に配置され、かつ、第１の実装パッド群に属する第１の実装パッド６５１と、第２の実装パッド群に属する第２の実装パッド６５２は、Ｙ方向で重なる位置に整列している。このため、本形態では、実装パッド６５（実装パッド６５１、６５２）およびバンプ４５（バンプ４５１、４５２）を２列に配置した分、所定領域内に実装パッド６５、および出力バンプ４５を配置する数を増やすことができる。また、実装バンプ４５１、４５２同士、および実装パッド６５１、６５２同士がＹ方向で重なる位置に整列しているため、異方性導電材を用いて第１のＩＣ４を実装する際、余計な樹
脂分などがＹ方向にスムーズに流出するため、余計な異方性導電粒子が局部的に溜まってしまうことがない。それ故、異方性導電粒子が局部的に溜まることに起因する短絡を防止できるなど、第１のＩＣ４を高い信頼性をもって実装することができる。
【００６２】
［その他の実施の形態］
上記形態では、導電パターン８において、シール材３０から露出して検査パッド６５に到る部分の全体を最表層が絶縁層３２ｂになっている２層構造の引き回し部分８３としたが、電食は隣接する導電パターン８間の電界強度が低い場合には発生しない。それ故、導電パターン８において、シール材３０から露出している部分のうち、隣接する導電パターン８間の間隔が狭い部分のみを、最表層が絶縁層３２ｂになっている２層構造の引き回し部分８３としてもよい。
【００６３】
また、実装パッド６５については、タンタル単体膜やＴａＷ等からなる第１金属層３２ａ、酸化タンタルからなる絶縁層３２ｂ、クロム等からなる第２金属層３２ｃ、および画素電極３４ａと同時形成されたＩＴＯ膜３４ｂがこの順に積層された４層構造としたが、タンタル単体膜やＴａＷ等からなる第１金属層３２ａ、酸化タンタルからなる絶縁層３２ｂ、および画素電極３４ａと同時形成されたＩＴＯ膜３４ｂがこの順に積層された３層構造としてもよい。この場合、ＩＴＯ膜３４ｂについては、絶縁層３２ｂに形成した除去部分３２ｅによって第１導電層３２ａに直接、電気的に接続する構成を採用すればよい。
【００６４】
また、実施の形態３では、第１の実装パッド６５１と第２の実装パッド６５２は、Ｘ方向において１ピッチ分ずれてＹ方向で整列していたが、第１の実装パッド６５１と第２の実装パッド６５２がＸ方向に向けて半ピッチ分ずれて、Ｙ方向で重なっていない場合にも、本発明を適用してもよい。
【００６５】
また、上記形態は、ＩＣ４、５の入力側では、導電パターンのピッチが広いので、電食などが発生しにくいなどの理由からＩＣ４、５の出力側のみに本発明を適用したが、入力側にも本発明を適用してもよい。
【００６６】
また、上記形態では、被実装体としての素子基板１０に対して、実装体としてＩＣ４をＣＯＧ実装した例であったが、電気光学装置１ａとしては、ＩＣをＣＯＦ実装した可撓性基板を素子基板１０に接続する場合がある。このような場合にも、素子基板１０には、素子基板１０には可撓性基板を実装するための実装パッドが形成され、かつ、実装パッドからシール材３０で区画された領域内に向けて導電パターンが形成される。それ故、このような電気光学装置に本発明を適用してもよい。
【００６７】
また、上記形態は、ＴＦＤを非線形素子として用いた透過型のアクティブマトリクス型液晶装置に本発明を適用した例であるが、反射型あるいは半透過反射型のアクティブマトリクス型液晶装置に本発明を適用してもよい。さらに、図９および図１０を参照して以下に示す電気光学装置に本発明を適用してもよい。
【００６８】
図９は、画素スイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。図１０は、電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型電気光学装置のブロック図である。
【００６９】
図９に示すように、画素スイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶装置からなる電気光学装置１００ｂでは、マトリクス状に形成された複数の画素の各々に、画素電極１０９ｂを制御するための画素スイッチング用のＴＦＴ１３０ｂが形成されており、画像信号を供給するデータ線１０６ｂが当該ＴＦＴ１３０ｂのソースに電気的に接続されている。データ線１０６ｂに書き込む画像信号は、データ線駆動回路１０２ｂから供給される。また、ＴＦＴ１３０ｂのゲートには走査線１３１ｂが電気的に接続されており、所定のタイミングで、走査線１３１ｂにパルス的に走査信号が走査線駆動回路１０３ｂから供給される。画素電極１０９ｂは、ＴＦＴ１３０ｂのドレインに電気的に接続されており、スイッチング素子であるＴＦＴ１３０ｂを一定期間だけそのオン状態とすることにより、データ線１０６ｂから供給される画像信号を各画素に所定のタイミングで書き込む。このようにして画素電極１０９ｂを介して液晶に書き込まれた所定レベルのサ
ブ画像信号は、対向基板（図省略）に形成された対向電極との間で一定期間保持される。ここで、保持されたサブ画像信号がリークするのを防ぐことを目的に、画素電極１０９ｂと対向電極との間に形成される液晶容量と並列に蓄積容量１７０ｂ（キャパシタ）を付加することがある。この蓄積容量１７０ｂによって、画素電極１０９ｂの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置が実現できる。なお、蓄積容量１７０ｂを形成する方法としては、容量を形成するための配線である容量線１３２ｂとの間に形成する場合、あるいは前段の走査線１３１ｂとの間に形成する場合もずれであってもよい。
【００７０】
このような構成の液晶装置でも、シール材で区画された領域に液晶が保持され、かつ、シール材で区画された領域外に、実装パッドおよび導電パターンが形成されるので、本発明を適用することができる。
【００７１】
図１０に示すように、電荷注入型有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型電気光学装置１００ｐは、有機半導体膜に駆動電流が流れることによって発光するＥＬ（エレクトロルミネッセンス）素子、またはＬＥＤ（発光ダイオード）素子などの発光素子をＴＦＴで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。
【００７２】
ここに示す電気光学装置１００ｐでは、複数の走査線１０３ｐと、この走査線１０３ｐの延設方向に対して交差する方向に延設された複数のデータ線１０６ｐと、これらのデータ線１０６ｐに並列する複数の共通給電線１２３ｐと、データ線１０６ｐと走査線１０３ｐとの交差点に対応する画素１１５ｐとが構成されている。データ線１０６ｐに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ線駆動回路１０１ｐが構成されている。走査線１０３ｐに対しては、シフトレジスタおよびレベルシフタを備える走査線駆動回路１０４ｐが構成されている。また、画素１１５ｐの各々には、走査線１０３ｐを介して走査信号がゲート電極に供給される第１のＴＦＴ１３１ｐと、この第１のＴＦＴ１３１ｐを介してデータ線１０６ｐから供給される画像信号を保持する保持容量１３３ｐと、この保持容量１３３ｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ１３２ｐと、第２のＴＦＴ１３２ｐを介して共通給電線１
２３ｐに電気的に接続したときに共通給電線１２３ｐから駆動電流が流れ込む発光素子１４０ｐとが構成されている。発光素子１４０ｐは、画素電極の上層側には、正孔注入層、有機エレクトロルミネッセンス材料層としての有機半導体膜、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極が積層された構成になっており、対向電極は、データ線１０６ｐなどを跨いで複数の画素１１５ｐにわたって形成されている。
【００７３】
このような構成のエレクトロルミネッセンス型電気光学装置において、素子基板は、発光素子１４０ｐなどを水分や酸素から保護するための封止樹脂で被覆され、この封止樹脂が形成されている領域外に、実装パッドおよび導電パターンが形成されるので、本発明を適用することができる。
【００７４】
また、上述した実施形態以外にも、電気光学装置として、プラズマディスプレイ装置、ＦＥＤ（フィールドエミッションディスプレイ）装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター等を用いた小型テレビ、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた装置などの各種の電気光学装置に適用できる。
【００７５】
上記の電気光学装置は、携帯電話機やモバイルコンピュータなどといった各種の電子機器において表示部として用いることができる。
【図面の簡単な説明】
【００７６】
【図１】画素スイッチング素子としてＴＦＤ素子を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。
【図２】（Ａ）、（Ｂ）は、本発明の実施の形態１に係る電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。
【図３】（Ａ）、（Ｂ）は、図２に示す電気光学装置を画素電極を通る部分でＹ方向に切断したときの断面図、およびこの電気光学装置の素子基板に形成した導電パターンの説明図である。
【図４】図２に示す電気光学装置において画素スイッチング素子として用いたＴＦＤ素子の説明図である。
【図５】（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形態１に係る電気光学装置に用いた素子基板の第１のＩＣ実装領域の一部を拡大して示す平面図、およびこの実装パッドに接続されるＩＣのバンプの一部を拡大して示す平面図である。
【図６】図２に示す電気光学装置の製造方法を示す工程図である。
【図７】本発明の実施の形態２に係る電気光学装置の導電パターンの構成を示す説明図である。
【図８】（Ａ）、（Ｂ）はそれぞれ、本発明の実施の形態３に係る電気光学装置に用いた素子基板の第１のＩＣ実装領域の出力側の実装パッド一部を拡大して示す平面図、およびこの実装パッドに接続されるＩＣの出力側のバンプの一部を拡大して示す平面図である。
【図９】画素スイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。
【図１０】電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネセンス素子を備えたアクティブマトリクス型表示装置のブロック図である。
【符号の説明】
【００７７】
１ａ  電気光学装置、４  第１のＩＣ（実装体）、７  可撓性基板、８、８０１、８０２  導電パターン、９  検査プローブ、１０  素子基板（電気光学装置用基板／被実装体）、１０ａ  素子基板の張り出し領域、２０  対向基板（被覆部材）、３０  シール材（樹脂層、被覆部材）、５２ａ  データ線（信号線部分）、６５、６５１、６５２  出力用の実装パッド、８２  検査パッド、８３  引き回し部分。
【図１】
2005346040.tif 000003
【図２】
2005346040.tif 000004
【図３】
2005346040.tif 000005
【図４】
2005346040.tif 000006
【図５】
2005346040.tif 000007
【図６】
2005346040.tif 000008
【図７】
2005346040.tif 000009
【図８】
2005346040.tif 000010
【図９】
2005346040.tif 000011
【図１０】
2005346040.tif 000012