(57)【要約】【課題】ＭＯＳトランジスタのチャンネル内のキャリア密度及びキャリアの移動度を精度良く測定する。【解決手段】容量測定装置Ａは測定回路２と電源回路３とを備える。測定回路２は直列回路２１，２２を有する。電源回路３は、セレクタ回路３１、定常電源３２及び直列回路３３を有する。直列回路２１は、オン／オフのタイミングを互いに異ならせることの可能な二つのＭＯＳトランジスタＭＰ１，ＭＮ２を直列に接続して含む。同様にして、直列回路２２及び直列回路３３は、ＭＯＳトランジスタＭＰ２，ＭＮ２及びＭＯＳトランジスタＭＰ３，ＭＮ３をそれぞれ含む。ＭＯＳトランジスタＭＰ１，ＭＰ２，ＭＰ３はオン／オフのタイミングが等しく、ＭＯＳトランジスタＭＮ１，ＭＮ２，ＭＮ３もオン／オフのタイミングが等しく制御される。端子ＴＳＴ，ＲＥＦ，ＣＮＴには、等しい電圧が印加される。セレクタ回路３１は、定常電源３２と直列回路３３とを選択する。【選択図】図１
2005308604.tif 000002
【特許請求の範囲】
【請求項１】
容量測定対象の一端に接続される第１接続点を有する測定回路と、
定常電圧と、交流電圧とを選択して、前記容量測定対象の他端に供給する電源回路と
を備え、
前記測定回路は、
オン／オフのタイミングを互いに異ならせることの可能な二つのトランジスタを、前記第１接続点を介して直列に接続する第１直列回路と、
オン／オフのタイミングを互いに異ならせることの可能な二つのトランジスタを、直列に接続する第２直列回路と
を有し、
前記第１直列回路の一端及び前記第２直列回路の一端は、その電位が等しく、
前記第１直列回路の他端及び前記第２直列回路の他端は、その電位が等しく、
前記第１直列回路の前記一端側のトランジスタと、前記第２直列回路の前記一端側のトランジスタとのオン／オフのタイミングが等しく、前記第１直列回路の前記他端側のトランジスタと、前記第２直列回路の前記他端側のトランジスタとのオン／オフのタイミングが等しく制御される、容量測定装置。
【請求項２】
前記電源回路は、
前記交流電圧を供給する第３直列回路と、
前記定常電圧を供給する定常電源と、
セレクタ回路と
を有し、
前記第３直列回路は、オン／オフのタイミングを互いに異ならせることの可能な二つのトランジスタを、第２接続点を介して直列に接続して含み、
前記第３直列回路の一端は、前記第１直列回路の前記一端と電位が等しく、
前記第３直列回路の前記一端側のトランジスタは、前記第１直列回路の前記一端側のトランジスタとオン／オフのタイミングが等しく、前記第３直列回路の前記他端側のトランジスタは、前記第１直列回路の前記他端側のトランジスタとオン／オフのタイミングが等しく制御され、
前記セレクタ回路は、前記第２接続点及び定常電源の各々と接続され、前記第３直列回路と前記定常電源とを選択して、前記容量測定対象の他端に前記交流電圧または前記定常電圧を供給する、請求項１記載の容量測定装置。
【請求項３】
ＭＩＳ（Metal Insulator Semiconductor）トランジスタの容量測定方法であって、
前記ＭＩＳトランジスタは、
半導体基板と、
前記半導体基板上にゲート絶縁膜とゲート電極とをこの順に積層した構造と、
前記構造の下方に位置する前記半導体基板内の両端に、半導体基板の表面に露出して形成されるソース／ドレインと
を有し、
（ａ）前記半導体基板に定常電圧を印加しつつ、前記ゲート電極に印加される電圧に対して、前記ソース／ドレイン間を流れる電流を測定し、前記ＭＩＳトランジスタに充電される第１電荷量を測定し、前記ゲート電極に印加された前記電圧ごとに、前記電圧と前記第１電荷量とから第１容量を求めるステップと、
（ｂ）前記半導体基板及び前記ゲート電極の各々に同じ交流電圧を印加しつつ、前記交流電圧の振幅を前記ＭＩＳトランジスタのしきい値電圧よりも小さくして、前記ＭＩＳトランジスタに充電される第２電荷量を測定し、前記交流電圧と前記第２電荷量から第２容量を求めるステップと、
（ｃ）前記第１容量と前記第２容量とに基づいて、前記ＭＩＳトランジスタのキャリア密度を導出するステップと、
（ｄ）前記ステップ（ａ）及び前記ステップ（ｃ）の結果に基づいて、前記ＭＩＳトランジスタのキャリアの移動度を導出するステップと
を備える、容量測定方法。
【請求項４】
前記ステップ（ａ）で測定された、前記ゲート電極に印加される電圧に対して前記ソース／ドレイン間を流れる電流に基づいて、前記ＭＩＳトランジスタが弱反転状態と強反転状態との間にあるときの、前記ゲート電極に印加される所定電圧を導出し、
前記ステップ（ｃ）は、前記第１容量から前記第２容量を引いた値を、前記ゲート電極に印加された電圧で積分し、前記積分の範囲の下限値を前記所定電圧とする、請求項３記載の容量測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、容量測定装置及び容量測定方法に関し、例えば半導体デバイス等の特性評価に適用することができ、特にＭＯＳトランジスタについてチャンネル内のキャリア密度及びキャリアの移動度を測定することに適している。
【背景技術】
【０００２】
従来から、半導体デバイス等の部品の検査、若しくはそれらを開発する段階での特性評価に、多くの評価技術が適用されている。特に、ＭＯＳトランジスタにおいては、その性能等を決める因子であるチャンネル内のキャリア密度及びキャリアの移動度などが測定される。
【０００３】
ＭＯＳトランジスタについてチャンネル内のキャリア密度及びキャリアの移動度を測定する技術は、これまでにも多く開発されている。例えば、スプリットＣＶ法を適用することで、ＭＯＳトランジスタのゲート電極とチャンネルとの間の容量を測定し、それに基づいてチャンネル内のキャリアの移動度が導出される。このような技術は、例えば特許文献１に開示されている。また、シミュレーションによりチャンネル内のキャリアの移動度を導出する技術が、特許文献２に開示されている。
【０００４】
なお、この発明に関連するその他の技術、特にＣＢＣＭ（Charge Based Capacitance Measurement）法を用いて容量を測定する技術が、下記特許文献３〜５に示されている。
【０００５】
【特許文献１】特開平８−３６０２０号公報
【特許文献２】特開平９−１３５０２８号公報
【特許文献３】特開２００３−１９７７５１号公報
【特許文献４】特開２００３−３４７４０９号公報
【特許文献５】特開２００４−１２３２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年の微細化技術の進歩に伴い、ＭＯＳトランジスタも微細化されている。このため、ＭＯＳトランジスタのゲート電極とチャンネルとの間の容量は、１ｐＦよりも小さい場合がほとんどである。しかし、上記した特許文献１で示される技術によれば、容量が１ｐＦ以下の場合には測定精度が低下していた。よって、従来の技術を、微細化されたＭＯＳトランジスタに適用することが困難であった。
【０００７】
また、ＭＯＳトランジスタの微細化により、ゲート長も小さくなり、ゲート電極とチャンネルとの間の容量と、ゲート電極とソース／ドレインとの間のオーバーラップ容量とを分離することが困難であった。
【０００８】
よって、微細化されたＭＯＳトランジスタのチャンネル内のキャリア密度及びキャリアの移動度を、精度良く測定することができなかった。
【０００９】
本発明は、上述の事情に鑑みてなされたものであり、ＭＯＳトランジスタのチャンネル内のキャリア密度及びキャリアの移動度を精度良く測定することが目的とされる。
【課題を解決するための手段】
【００１０】
この発明にかかる容量測定装置は、容量測定対象の一端に接続される第１接続点を有する測定回路と、定常電圧と交流電圧とを選択して前記容量測定対象の他端に供給する電源回路とを備える。前記測定回路は、第１直列回路と、第２直列回路とを有する。前記第１直列回路は、オン／オフのタイミングを互いに異ならせることの可能な二つのトランジスタを、前記第１接続点を介して直列に接続する。前記第２直列回路は、オン／オフのタイミングを互いに異ならせることの可能な二つのトランジスタを、直列に接続する。そして、前記第１直列回路の一端及び前記第２直列回路の一端には等しい電圧が印加され、前記第１直列回路の他端及び前記第２直列回路の他端には等しい電圧が印加される。前記第１直列回路の前記一端側のトランジスタと、前記第２直列回路の前記一端側のトランジスタとのオン／オフのタイミングが等しく、前記第１直列回路の前記他端側のトランジスタと、前記第２直列回路の前記他端側のトランジスタとのオン／オフのタイミングが等しく制御される。
【００１１】
この発明にかかる容量測定方法は、ＭＩＳトランジスタの容量測定方法であって、ステップ（ａ）〜（ｄ）を備える。前記ＭＩＳトランジスタは、半導体基板と、前記半導体基板上にゲート絶縁膜とゲート電極とをこの順に積層した構造と、前記構造の下方に位置する前記半導体基板内の両端に、半導体基板の表面に露出して形成されるソース／ドレインとを有する。前記ステップ（ａ）は、前記半導体基板に定常電圧を印加しつつ、前記ゲート電極に印加される電圧に対して、前記ソース／ドレイン間を流れる電流を測定し、前記ＭＩＳトランジスタに充電される第１電荷量を測定し、前記ゲート電極に印加された前記電圧ごとに、前記電圧と前記第１電荷量とから第１容量を求める。前記ステップ（ｂ）は、前記半導体基板及び前記ゲート電極の各々に同じ交流電圧を印加しつつ、前記交流電圧の振幅を前記ＭＩＳトランジスタのしきい値電圧よりも小さくして、前記ＭＩＳトランジスタに充電される第２電荷量を測定し、前記交流電圧と前記第２電荷量から第２容量を求める。前記ステップ（ｃ）は、前記第１容量と前記第２容量とに基づいて、前記ＭＩＳトランジスタのキャリア密度を導出する。前記ステップ（ｄ）は、前記ステップ（ａ）及び前記ステップ（ｃ）の結果に基づいて、前記ＭＩＳトランジスタのキャリアの移動度を導出する。
【発明の効果】
【００１２】
この発明にかかる容量測定装置によれば、容量測定対象の他端に、定常電圧と交流電圧とを選択して供給することができるので、定常電圧を印加した場合に測定される容量と、交流電圧を印加した場合に測定される容量とを異ならせることができる。よって、これらの容量を比較することで、容量測定対象が複数の容量成分を含む場合であっても、それらを分離して測定することができる。
【００１３】
この発明にかかる容量測定方法によれば、ステップ（ａ）で求められる第１容量は、ゲート電極とチャンネルとの間の容量、ゲート電極と半導体基板との間の容量、ゲート電極とドレインとの間のオーバーラップ容量及びゲート電極とソースとの間のオーバーラップ容量を含む。ステップ（ｂ）で求められる第２容量は、ゲート電極とソースとの間のオーバーラップ容量と、ゲート電極と前記ドレインとの間のオーバーラップ容量とを含む。これにより、第１容量から第２容量を差し引くことで、ゲート電極とチャンネルとの間の容量及びゲート電極と半導体基板との間の容量の和が、精度良く、第１容量から分離して導出される。よって、ステップ（ｃ）において、ゲート電極と半導体基板との間の容量が無視できるゲート電圧の範囲では、ＭＩＳトランジスタのキャリア密度を近似によって精度良く求めることができる。しかも、ステップ（ｄ）において、ＭＩＳトランジスタのキャリアの移動度をも精度良く求めることができる。
【発明を実施するための最良の形態】
【００１４】
実施の形態１．
図１は、本実施の形態にかかる容量測定装置Ａを概念的に示す回路図である。容量測定装置Ａは、測定回路２と電源回路３とを備え、容量測定対象１の容量を測定する。図１では、容量測定対象１としてＭＩＳトランジスタであるｎチャンネルＭＯＳトランジスタが採用されている。
【００１５】
図２は、ｎチャンネルＭＯＳトランジスタ１の構造を概念的に示す。ｎチャンネルＭＯＳトランジスタ１は、ゲート電極１１、ゲート絶縁膜１２、サイドウォール１３、ソース領域１４、ドレイン領域１５、分離酸化膜１７，１８、ｐウェル１０１、ｎ型半導体層１０２及び絶縁基板１０３を有する。
【００１６】
ｎ型半導体層１０２及びｐウェル１０１は、絶縁基板１０３上にこの順に形成されている。分離酸化膜１７，１８は、その一部を絶縁基板１０３とは反対側の表面に露出して、ｐウェル１０１の両端に形成されている。ゲート絶縁膜１２及びゲート電極１１は、ｐウェル１０１上にこの順に積層され、それらの側面にはサイドウォール１３が形成されている。
【００１７】
ソース領域１４は、ｐウェル１０１において、分離酸化膜１７とゲート絶縁膜１２との間に、絶縁基板１０３とは反対側の表面に露出して形成されている。ソース領域１４の一端は、ゲート絶縁膜１２の一端と重なり合っている。ドレイン領域１５は、ｐウェル１０１において、分離酸化膜１８とゲート絶縁膜１２との間に、絶縁基板１０３とは反対側の表面に露出して形成されている。ドレイン領域１５の一端は、ゲート絶縁膜１２の他端と重なり合っている。そして、ソース領域１４とドレイン領域１５とは不連続である。よって、ｐウェル１０１のうち、ゲート電極の下方であってソース領域１４とドレイン領域１５との間の部分に、チャンネル１６が形成される。
【００１８】
上述したｎチャンネルＭＯＳトランジスタ１において、ゲート電極１１は容量測定対象の一端と、ｐウェル１０１は容量測定対象の他端とそれぞれ把握する。
【００１９】
測定回路２は直列回路２１，２２を有する。直列回路２１は、接続点Ｎ１並びにこれを介して直列に接続されるｎチャンネルＭＯＳトランジスタＭＮ１及びｐチャンネルＭＯＳトランジスタＭＰ１を含む。具体的には、ｎチャンネルＭＯＳトランジスタＭＮ１のドレイン側は接続点Ｎ１に、ソース側はグランドにそれぞれ接続される。ｐチャンネルＭＯＳトランジスタＭＰ１のドレイン側は接続点Ｎ１に、ソース側は端子ＴＳＴにそれぞれ接続される。
【００２０】
接続点Ｎ１は、容量測定対象の一端、つまりｎチャンネルＭＯＳトランジスタ１のゲート電極１１に接続される。
【００２１】
直列回路２２は、相互に直列に接続されるｎチャンネルＭＯＳトランジスタＭＮ２とｐチャンネルＭＯＳトランジスタＭＰ２とを含む。具体的には、ｎチャンネルＭＯＳトランジスタＭＮ２のソース側はグランドに、ドレイン側はｐチャンネルＭＯＳトランジスタＭＰ２のドレイン側にそれぞれ接続される。ｐチャンネルＭＯＳトランジスタＭＰ２のソース側は端子ＲＥＦに接続される。
【００２２】
端子ＴＳＴ及び端子ＲＥＦには、電圧Ｖtst及び電圧Ｖrefがそれぞれ印加される。電圧Ｖtstと電圧Ｖrefとは等しく設定される。
【００２３】
端子ＴＳＴ，ＲＥＦはそれぞれ直列回路２１，２２の一端と見ることができ、それらの電位は等しい。ｎチャンネルＭＯＳトランジスタＭＮ１，ＭＮ２のソース側はそれぞれ直列回路２１，２２の他端と見ることができ、それらの電位は等しい。本実施の形態では、それぞれの他端をグランドに接続することで、その電位がほぼ０（Ｖ）に設定される。
【００２４】
直列回路２１の一端ＴＳＴ側のトランジスタＭＰ１と、直列回路２２の一端ＲＥＦ側のトランジスタＭＰ２とのオン／オフのタイミングが等しく制御される。具体的には、ｐチャンネルＭＯＳトランジスタＭＰ１，ＭＰ２の各々のゲート電極は、電源Ｇpに接続され、電源ＧpによってｐチャンネルＭＯＳトランジスタＭＰ１，ＭＰ２の各々のオン／オフのタイミングが等しく制御される。
【００２５】
直列回路２１の他端側、つまりグランド側のトランジスタＭＮ１と、直列回路２２の他端側、つまりグランド側のトランジスタＭＮ２とのオン／オフのタイミングが等しく制御される。具体的には、ｎチャンネルＭＯＳトランジスタＭＮ１，ＭＮ２の各々のゲート電極は、電源Ｇnに接続され、電源ＧnによってｎチャンネルＭＯＳトランジスタＭＮ１，ＭＮ２の各々のオン／オフのタイミングが等しく制御される。
【００２６】
ｐチャンネルＭＯＳトランジスタＭＰ１，ＭＰ２と、ｎチャンネルＭＯＳトランジスタＭＮ１，ＭＮ２とのオン／オフのタイミングは、例えば次のように制御することができる。まず、ｐチャンネルＭＯＳトランジスタＭＰ１，ＭＰ２のソース側に、電圧Ｖtst，Ｖrefがそれぞれ印加され、ｎチャンネルＭＯＳトランジスタＭＮ１，ＭＮ２のソース側に、グランドがそれぞれ接続されている場合を考える。このとき、電源Ｇnの電圧をほぼ０にして、かつ電源Ｇpの電圧を電圧Ｖtst，Ｖrefよりも小さく制御することで、ｎチャンネルＭＯＳトランジスタＭＮ１，ＭＮ２をオフに、ｐチャンネルＭＯＳトランジスタＭＰ１，ＭＰ２をオンに制御できる。また、電源Ｇnの電圧を０より大きくして、かつ電源Ｇpの電圧を電圧Ｖtst，Ｖrefよりも大きく制御することで、ｎチャンネルＭＯＳトランジスタＭＮ１，ＭＮ２をオンに、ｐチャンネルＭＯＳトランジスタＭＰ１，ＭＰ２をオフに制御できる。
【００２７】
このようにして、直列回路２１に含まれる二つのトランジスタＭＮ１，ＭＰ１について、そのオン／オフのタイミングを互いに異ならせることが可能である。また、直列回路２２に含まれる二つのトランジスタＭＮ２，ＭＰ２についても、そのオン／オフのタイミングを互いに異ならせることが可能である。
【００２８】
電源回路３は、セレクタ回路３１、定常電源３２及び直列回路３３を有する。定常電源３２は、定常電圧Ｖcを供給する。
【００２９】
直列回路３３は、接続点Ｎ２並びにこれを介して直列に接続されるｎチャンネルＭＯＳトランジスタＭＮ３及びｐチャンネルＭＯＳトランジスタＭＰ３を含む。具体的には、ｎチャンネルＭＯＳトランジスタＭＮ３のドレイン側は接続点Ｎ２に、ソース側はグランドにそれぞれ接続される。ｐチャンネルＭＯＳトランジスタＭＰ３のドレイン側は接続点Ｎ２に、ソース側は端子ＣＮＴにそれぞれ接続される。
【００３０】
端子ＣＮＴには電圧Ｖcntが印加される。このとき、電圧Ｖcntは、直列回路２１，２２の端子ＴＳＴ，ＲＥＦに印加される電圧Ｖtst，Ｖrefと等しく設定される。つまり、端子ＣＮＴは直列回路３３の一端と見ることができ、これは、直列回路２１の一端ＴＳＴと電位が等しい。
【００３１】
ｐチャンネルＭＯＳトランジスタＭＰ３のゲート電極は、ｐチャンネルＭＯＳトランジスタＭＰ１，ＭＰ２のいずれのゲート電極にも接続されている電源Ｇpに接続される。電源Ｇｐは、ｐチャンネルＭＯＳトランジスタＭＰ３のオン／オフのタイミングを、ｐチャンネルＭＯＳトランジスタＭＰ１，ＭＰ２と等しく制御する。換言すれば、直列回路３３の一端ＣＮＴ側のトランジスタＭＰ３は、直列回路２１，２２の一端ＴＳＴ，ＲＥＦ側のトランジスタＭＰ１，ＭＰ２とオン／オフのタイミングが等しく制御される。
【００３２】
ｎチャンネルＭＯＳトランジスタＭＮ３のゲート電極は、ｎチャンネルＭＯＳトランジスタＭＮ１，ＭＮ２のいずれのゲート電極にも接続されている電源Ｇｎに接続される。電源Ｇｎは、ｎチャンネルＭＯＳトランジスタＭＮ３のオン／オフのタイミングを、ｎチャンネルＭＯＳトランジスタＭＮ１，ＭＮ２と等しく制御する。換言すれば、直列回路３３の他端側、つまりグランド側のトランジスタＭＮ３は、直列回路２１，２２の他端側、つまりグランド側のトランジスタＭＮ１，ＭＮ２とオン／オフのタイミングが等しく制御される。
【００３３】
また、上述したように電源Ｇp，Ｇnを制御することで、直列回路３３に含まれる二つのトランジスタＭＮ３，ＭＰ３についても、そのオン／オフのタイミングを互いに異ならせることが可能である。
【００３４】
電源Ｇpと電源Ｇnとを異なるタイミングで周期的に制御することで、ｐチャンネルＭＯＳトランジスタＭＰ３のオン／オフを周期的に行い、かつそのタイミングとは異ならせてｎチャンネルＭＯＳトランジスタＭＮ３のオン／オフを周期的に行うことができる。このとき、直列回路３３の接続点Ｎ２には交流電圧が生じるので、直列回路３３は交流電圧を供給すると言える。
【００３５】
上記した電源Ｇp，Ｇnの制御は、例えば次のようにしてなされる。まず、ｐチャンネルＭＯＳトランジスタＭＰ３のソース側に、電圧Ｖcntが印加され、ｎチャンネルＭＯＳトランジスタＭＮ３のソース側に、グランドがそれぞれ接続されている場合を考える。そして、（１）電源Ｇnの電圧をほぼ０にして、かつ電源Ｇpの電圧を電圧Ｖcntよりも小さく制御することで、ｎチャンネルＭＯＳトランジスタＭＮ３をオフに、ｐチャンネルＭＯＳトランジスタＭＰ３をオンに制御する。このとき、接続点Ｎ２の電位は電圧Ｖcntと等しくなる。その後、（２）電源Ｇnの電圧を０より大きくして、かつ電源Ｇpの電圧を電圧Ｖcntよりも大きく制御することで、ｎチャンネルＭＯＳトランジスタＭＮ３をオンに、ｐチャンネルＭＯＳトランジスタＭＰ３をオフに制御する。このとき、接続点Ｎ２の電位はほぼ０（Ｖ）になる。そして、上記（１），（２）の制御を交互に繰り返す。
【００３６】
セレクタ回路３１は、直列回路３３の接続点Ｎ２及び定常電源３２の各々と接続される。また、容量測定対象の他端、つまり図１に則して言えばｎチャンネルＭＯＳトランジスタ１のｐウェル１０１にも接続される。そして、直列回路３３と定常電源３２とを選択して、容量測定対象の他端に交流電圧または定常電圧Ｖcを供給する。つまり、セレクタ回路３１の機能により、電源回路３は、定常電圧Ｖcと交流電圧とを選択して、いずれか一方を容量測定対象１の他端１０１に供給することができる。
【００３７】
上述した容量測定装置Ａによれば、容量測定対象１の他端１０１に、定常電圧Ｖcと交流電圧とを選択して供給することができるので、定常電圧Ｖcを印加した場合に測定される容量と、交流電圧を印加した場合に測定される容量とを異ならせることができる。よって、これらの容量を比較することで、容量測定対象１が複数の容量成分を含む場合であっても、それらを分離して測定することができる。
【００３８】
また、上述したように電源回路３を構成することは、次の効果を得ることができる点で、特に望ましい。つまり、容量測定対象１の他端１０１に交流電圧を選択して供給した場合、容量測定対象１の一端１１に交流電圧を印加しつつ、容量測定対象１の一端１１と他端１０１との間に印加される電圧を０にすることができる。よって、特に容量測定対象１がＭＯＳトランジスタである場合には、ＭＯＳトランジスタが含む複数の容量のうち、ゲート電極と半導体基板との間の容量を無視できる。よって、複数の容量から一の容量を分離して測定することができる。
【００３９】
容量測定対象１が複数の容量を含む場合に、その容量を分離して測定する方法の詳細については、実施の形態２で説明する。
【００４０】
実施の形態２．
本実施の形態では、実施の形態１で説明した容量測定装置Ａを用いて、ＭＩＳトランジスタであるＭＯＳトランジスタを採用した場合について、その容量を測定する方法を説明する。ＭＯＳトランジスタとしては、例えば図２で示されるｎチャンネルＭＯＳトランジスタ１が採用できる。
【００４１】
図３は、本実施の形態にかかる容量測定方法を示すフローチャートである。容量測定方法は、ステップａ〜ｅを含む。図４〜図６で示される回路図は、ステップａ〜ｃの各過程における接続関係をそれぞれ示す。また、図７及び図８は、ＣＢＣＭ法による容量測定に用いられる容量測定装置の回路図及びその測定結果がそれぞれ例示される。
【００４２】
ステップａはステップ５１，５２を含む。ステップ５１では、セレクタ回路３１によって定常電源３２が選択される。図４では、定常電源３２が選択されたことを実線により、接続点Ｎ２が選択されなかったことが破線によりそれぞれ示される。これにより、定常電圧ＶcがｎチャンネルＭＯＳトランジスタ１のｐウェル１０１側に供給される。
【００４３】
ステップ５２では、ゲート電極１１に印加される電圧（以下、「ゲート電圧」という）Ｖgに対して、ソース１４／ドレイン１５間を流れる電流Ｉdが測定される。電流の測定の際には、例えば図４で示されるように、ドレイン側に電流計５を介して定常電圧Ｖdを印加し、ソース１４側をグランドに接続する。ゲート電圧Ｖgの変化に対して電流計５の値を読み取ることで、ゲート電圧Ｖgに対するソース１４／ドレイン１５間を流れる電流Ｉdを測定する。
【００４４】
ゲート電圧Ｖgには、直列回路２１の端子ＴＳＴに印加される電圧Ｖtstが採用される。すなわち、電源Ｇp，Ｇnにより、ｐチャンネルＭＯＳトランジスタＭＰ１，ＭＰ２はオンに、ｎチャンネルＭＯＳトランジスタＭＮ１，ＭＮ２はオフに制御する。そして、電圧Ｖtstを変化させることでゲート電圧Ｖgを変化させる。
【００４５】
ステップ５２において、電流Ｉdは、ゲート電極１１とｐウェルとの間に印加される電圧Ｖbgに対して変化する量として測定されてもよい。このとき、ｐウェルに印加される電圧は、定常電源３２により供給される定常電圧Ｖcであるので、電圧ＶbgはＶbg＝Ｖg−Ｖcで表される。
【００４６】
ステップｂはステップ５３，５４を含む。ステップ５３では、セレクタ回路３１によって定常電源３２が選択される。図５では、定常電源３２が選択されたことを実線により、接続点Ｎ２が選択されなかったことが破線によりそれぞれ示される。これにより、定常電圧ＶcがｎチャンネルＭＯＳトランジスタ１のｐウェル１０１側に供給される。ステップｂがステップａの直後に実行される場合には、ステップ５３を省略してもよい。
【００４７】
ステップ５４では、ゲート電圧Ｖgに対するゲート容量Ｃgを測定する。ゲート容量Ｃgを測定する際には、後述するＣＢＣＭ法が適用される。ゲート容量Ｃgは、ゲート電極１１とチャンネル１６との間の容量Ｃchと、ゲート電極１１とｐウェル１０１との間の容量Ｃbgと、ゲート電極１１とソース領域１４とのオーバーラップ容量Ｃovsと、ゲート電極１１とドレイン領域１５とのオーバーラップ容量Ｃovdとを含む。図９では、前記した各容量が、コンデンサとして模式的に示されている。図９で示される構成要素のうち図２と同じものについては、同符号が付されている。
【００４８】
ゲート電圧Ｖgには、直列回路２１の端子ＴＳＴに印加される電圧Ｖtstが採用される。すなわち、電源Ｇp，Ｇnにより、ｐチャンネルＭＯＳトランジスタＭＰ１，ＭＰ２はオンに、ｎチャンネルＭＯＳトランジスタＭＮ１，ＭＮ２はオフに制御する。そして、電圧Ｖtstを変化させることでゲート電圧Ｖgを変化させる。
【００４９】
ＣＢＣＭ法による容量の測定方法について説明する。図７は、図１で示される容量測定装置Ａのうち、測定回路２だけが抜き出して示される。接続点Ｎ１とグランドとの間には、ｎチャンネルＭＯＳトランジスタ１に替えて、容量Ｃtstを有するコンデンサ２５が接続される。
【００５０】
図８は、（ａ）電源Ｇp，Ｇnの電圧の時間変化と、（ｂ）電源Ｇp，Ｇnの電圧の時間変化に対応して直列回路２１，２２の端子ＴＳＴ，ＲＥＦに流れる電流Ｉtst，Ｉrefの時間変化とを、それぞれ示す。期間Δｔ１，Δｔ３においては、電源Ｇp，Ｇnの電圧が電圧Ｖ０に制御される。電圧Ｖ０は、端子ＴＳＴ，ＲＥＦに印加される電圧Ｖtst，Ｖrefよりも大きい。すなわち、ｐチャンネルＭＯＳトランジスタＭＰ１，ＭＰ２がオフに制御され、ｎチャンネルＭＯＳトランジスタＭＮ１，ＭＮ２がオンに制御される。よって、期間Δｔ１，Δｔ３では、コンデンサ２５に充電された電荷が放電される。
【００５１】
期間Δｔ２においては、電源Ｇp，Ｇnの電圧がほぼ０（Ｖ）に制御される。すなわち、ｐチャンネルＭＯＳトランジスタＭＰ１，ＭＰ２がオンに制御され、ｎチャンネルＭＯＳトランジスタＭＮ１，ＭＮ２がオフに制御される。よって、期間Δｔ２では、コンデンサに電荷が充電される。
【００５２】
期間Δｔ２では、電流Ｉtst，Ｉrefのピークがそれぞれ測定される。図８（ｂ）では、電流Ｉtst，Ｉrefのピークの大きさが異なっている。電流Ｉtstは、コンデンサ２５及びｎチャンネルＭＯＳトランジスタＭＮ１に電荷量Ｑtstを充電する。電流Ｉrefは、ｎチャンネルＭＯＳトランジスタＭＮ２に電荷量Ｑrefを充電する。電荷量Ｑtst，Ｑrefは、電流Ｉtst，Ｉrefの各々を期間Δｔ２の間で時間積分して求められる。
【００５３】
これにより、コンデンサ２５に充電される電荷量Ｑは、式（１）で求められる。よって、コンデンサ２５の容量Ｃtstは、式（２）で求められる。ｆは、コンデンサ２５に充電と放電とが繰り返される場合の周波数である。
【００５４】
【数１】
2005308604.tif 000003
【００５５】
【数２】
2005308604.tif 000004
【００５６】
ＣＢＣＭ法をステップ５４に適用する場合には、式（２）において、容量Ｃtstに替えてゲート容量Ｃgが、電圧Ｖtstに替えて電圧Ｖbg（＝Ｖg−Ｖc）がそれぞれ採用される。
【００５７】
ステップ５４において、ステップ５２で電流Ｉdについてしたと同様に、ゲート容量Ｃgは、ゲート電極１１とｐウェルとの間に印加される電圧Ｖbgに対して変化する量として測定されてもよい。
【００５８】
ステップｃはステップ５５，５６，５７を含む。ステップ５５では、セレクタ回路３２によって、直列回路３３の接続点Ｎ２が選択される。図６では、接続点Ｎ２が選択されたことが実線により、定常電源３２が選択されなかったことが破線によりそれぞれ示される。
【００５９】
ステップｃにおいても、後述するように容量の測定の際にはＣＢＣＭ法が適用される。よって、電源Ｇp，Ｇnは、例えば図８（ａ）で示されると同様に制御される。すなわち、接続点Ｎ２の電位は０とＶcntとの間を周期的に変化する。つまり、セレクタ回路３２は、接続点Ｎ２を選択することで、交流電圧を選択したことになる。
【００６０】
実施の形態１で説明したように、容量測定装置Ａでは、電圧Ｖcntは、端子ＴＳＴ，ＲＥＦに印加される電圧Ｖtst，Ｖrefと等しい。また、ｐチャンネルＭＯＳトランジスタＭＰ３及びｎチャンネルＭＯＳトランジスタＭＮ３のオン／オフのタイミングは、ｐチャンネルＭＯＳトランジスタＭＰ１，ＭＰ２及びｎチャンネルＭＯＳトランジスタＭＮ１，ＭＮ２と、それぞれ等しく制御される。
【００６１】
これによれば、ゲート電極１１に印加されるゲート電圧Ｖgと、ｐウェル１０１に印加される電圧とが等しくなる。よって、ゲート電極１１とｐウェルとの間に印加される電圧Ｖbgは、ほぼ０となる。すなわち、ゲート電極１１とｐウェル１０１との間の容量Ｃbgに対して、充電電流が流れない。つまり、容量Ｃbgが、見掛け上ほぼ０（Ｆ）であると把握することができる。
【００６２】
ステップ５６では、ゲート電圧Ｖgが、容量測定対象であるｎチャンネルＭＯＳトランジスタ１のしきい値電圧よりも小さくなるように、例えば１０（ｍＶ）以下に、直列回路２１，２２，２３の一端である端子ＴＳＴ，ＲＥＦ，ＣＮＴに印加される電圧Ｖtst，Ｖref，Ｖcntの各々を設定する。例えば、基板バイアス効果に基づいて前記設定を行うことができる。
【００６３】
これによれば、ｎチャンネルＭＯＳトランジスタ１のチャンネル１６において反転状態が生じない。よって、ゲート電極１１とチャンネル１６との間の容量Ｃchに対して、充電電流が流れない。つまり、容量Ｃchが、見掛け上ほぼ０（Ｆ）であると把握することができる。
【００６４】
ステップ５７では、ステップ５５，５６で行った設定の下で、ゲート容量Ｃgを測定する。この測定の際には、上記したＣＢＣＭ法が適用される。ゲート容量Ｃgに含まれる容量Ｃbg，Ｃchは、上記したように見掛け上ほぼ０（Ｆ）と把握できる。よって、このステップ５７で測定されるゲート容量Ｃgは、ゲート電極１１とソース領域１４とのオーバーラップ容量Ｃovsと、ゲート電極１１とドレイン領域１５とのオーバーラップ容量Ｃovdとを含むオーバーラップ容量Ｃextに相当する。
【００６５】
ステップｄでは、ステップｂで測定されたゲート容量Ｃgと、ステップｃで測定されたオーバーラップ容量Ｃextとから、チャンネル１６内のキャリア密度Ｑcを導出する。式（３）は、キャリア密度Ｑcの導出にかかる計算式を示す。式（３）では、ゲート容量Ｃgとオーバーラップ容量Ｃextとの差（Ｃg−Ｃext）が、ゲート電圧Ｖ'gによって電圧ＶＧＢＭから所定のゲート電圧Ｖgまで積分される。
【００６６】
【数３】
2005308604.tif 000005
【００６７】
電圧ＶＧＢＭは、ｎチャンネルＭＯＳトランジスタ１のチャンネル１６が弱反転状態と強反転状態との間にあるときのゲート電圧Ｖgの値である。電圧ＶＧＢＭは、例えば式（４）によって求められる。ｇｍは、ゲート電圧Ｖgに対するｎチャンネルＭＯＳトランジスタ１の相互コンダクタンスを表し、式（５）によって求められる。式（５）を計算する際には、ステップａで測定されたゲート電圧Ｖgに対するソース／ドレイン間の電流Ｉdが用いられる。また、ｇｍ_maxは、相互コンダクタンスｇｍ（Ｖg）がゲート電圧Ｖgに対して最大となる値を表す。
【００６８】
【数４】
2005308604.tif 000006
【００６９】
【数５】
2005308604.tif 000007
【００７０】
一般的に、式（４）を満たす電圧ＶＧＢＭでは、容量Ｃbgと容量Ｃchとがほぼ等しくなる。そしてＶg＞ＶＧＢＭでは容量Ｃbgが０に収束し、Ｖg＜ＶＧＢＭでは容量Ｃchが０に収束する。
【００７１】
この内容は、例えばシミュレーションによって確認することができる。図１０は、ｎチャンネルＭＯＳトランジスタ１をモデリングしたものについて、シミュレーションを行った結果を示す。曲線２０１，２０２は、ゲート電圧Ｖgに対する容量Ｃbg，Ｃchの変化を表す。
【００７２】
よって、Ｖg＞ＶＧＢＭでは、式（３）の被積分関数を（Ｃg−Ｃext）＝Ｃbg＋Ｃch〜Ｃchと近似することができる。容量（Ｃg−Ｃext）は、例えば図１０においては、曲線２０３によって表される。これにより、式（３）の計算を実行することで、ゲート電圧Ｖgに対するチャンネル１６のキャリア密度Ｑcが導出される。
【００７３】
ステップｅでは、チャンネル１６内のキャリアの移動度μを導出する。式（６）は、本ステップにかかる移動度μの導出にかかる計算式を示す。式（６）において、Ｌはゲート長、Ｗはゲート幅、Ｖsdはソース／ドレイン間に印加される電圧、Ｉsdは電圧Ｖsdが印加されたときにソース／ドレイン間を流れる電流をそれぞれ示す。電流Ｉsdは、ゲート電圧Ｖgにも依存する。
【００７４】
【数６】
2005308604.tif 000008
【００７５】
ステップａでは、ソース１４側がグランドに接続され、ドレイン側に電圧Ｖdが印加されるので、ソース／ドレイン間に印加される電圧Ｖsdとして電圧Ｖdが採用できる。よって、電流Ｉsdとして、ステップａで測定される電流Ｉdが採用できる。
【００７６】
よって、ゲート長Ｌ、ゲート幅Ｗ、電圧Ｖd、電流Ｉd及びステップｄで導出したゲート電圧Ｖgに対するキャリアのチャンネル密度Ｑcをそれぞれ代入することで、ゲート電圧Ｖgに対するチャンネル１６内のキャリアの移動度μを求めることができる。
【００７７】
望ましくは、ゲート長Ｌに替えてチャンネル１６の長さを、ゲート幅Ｗに替えてチャンネル１６の幅をそれぞれ採用する。この場合、より正確な移動度μが導出される。
【００７８】
上述した容量測定方法によれば、ゲート電極１１とチャンネル１６との間の容量Ｃchと、ゲート電極１１とｐウェル１０１との間の容量Ｃbgとの和が、精度良く、容量Ｃgから分離して導出される。よって、容量Ｃbgが無視できるゲート電圧Ｖgの範囲では、ｎチャンネルＭＯＳトランジスタ１のチャンネル１６内のキャリア密度を近似によって精度良く求めることができる。しかも、チャンネル１６内のキャリアの移動度をも精度良く求めることができる。
【図面の簡単な説明】
【００７９】
【図１】実施の形態１で説明される、容量測定装置を概念的に示す回路図である。
【図２】ｎチャンネルＭＯＳトランジスタを概念的に示す断面図である。
【図３】実施の形態２で説明される、容量測定方法のフローを示す図である。
【図４】容量測定方法のステップａにおける、接続関係を概念的に示す回路図である。
【図５】容量測定方法のステップｂにおける、接続関係を概念的に示す回路図である。
【図６】容量測定方法のステップｃにおける、接続関係を概念的に示す回路図である。
【図７】ＣＢＣＭ法による容量測定で用いられる、容量測定装置を示す回路図である。
【図８】図７で示される容量測定装置について、（ａ）その動作と、（ｂ）測定結果とを示す図である。
【図９】容量Ｃgが含む複数の容量を模式的に示す図である。
【図１０】容量Ｃbg，Ｃch，（Ｃg−Ｃext）について、シミュレーションの結果を示す図である。
【符号の説明】
【００８０】
１  ｎチャンネルＭＯＳトランジスタ（容量測定対象）、２  測定回路、３  電源回路、１１  ゲート電極、１２  ゲート絶縁膜、１４  ソース、１５  ドレイン、１６  チャンネル、１０１  ｐウェル（半導体基板）、２１，２２，３３  直列回路、３１  セレクタ回路、３２  定常電源、Ａ  容量測定装置、ＭＰ１，ＭＰ２，ＭＰ３  ｐチャンネルＭＯＳトランジスタ、ＭＮ１，ＭＮ２，ＭＮ３  ｎチャンネルＭＯＳトランジスタ、Ｎ１，Ｎ２  接続点、ＴＳＴ，ＲＥＦ，ＣＮＴ  端子（直列回路の一端）、Ｖg  ゲート電圧、Ｖc  定常電圧、Ｖtst，Ｖref，Ｖcnt  電圧、Ｉd  電流、Ｃch，Ｃbg，Ｃovs，Ｃovd，Ｃg，Ｃext  容量、Ｑc  キャリア密度、μ  移動度。
【図１】
2005308604.tif 000009
【図２】
2005308604.tif 000010
【図３】
2005308604.tif 000011
【図４】
2005308604.tif 000012
【図５】
2005308604.tif 000013
【図６】
2005308604.tif 000014
【図７】
2005308604.tif 000015
【図８】
2005308604.tif 000016
【図９】
2005308604.tif 000017
【図１０】
2005308604.tif 000018