(57)【要約】【課題】複数の導電層を同時に形成する際に、一方の導電層に比べて微細な他方の導電層における抵抗値の上昇を抑えつつ、一方の導電層の信頼性を向上させることができる半導体装置装置の製造方法を提供する。【解決手段】基板１０に絶縁膜３０を形成し、絶縁膜３０に導電層の形成領域となる複数の凹部である溝３１，３２を形成し、絶縁膜３０に形成された溝３１，３２を埋め込むように第１の導電層４０および第２の導電層５０を形成する。ここで、第１の導電層４０に比べ、第２の導電層５０がより微細な導電層となるように溝３１，３２を形成し、第１の導電層４０に含有され、マイグレーションの抑制機能を有する添加物の濃度が、第２の導電層５０の添加物の濃度よりも高くなるように形成する。【選択図】図１
2005038999.tif 000002
【特許請求の範囲】
【請求項１】
基板に絶縁膜を形成する工程と、
前記絶縁膜に導電層の形成領域となる複数の凹部を形成する工程と、
前記絶縁膜に形成された前記凹部を埋め込むように第１の導電層および第２の導電層を形成する工程と
を有し、
前記第１の導電層に比べ、前記第２の導電層がより微細になるように前記凹部を形成し、
前記第１の導電層に含有され、マイグレーションの抑制機能を有する添加物の濃度を、前記第２の導電層の前記添加物の濃度よりも高く形成する
半導体装置の製造方法。
【請求項２】
前記第１の導電層および第２の導電層を形成する工程は、
前記凹部を埋め込むように第１の埋め込み膜を形成する工程と、
前記第１の埋め込み膜の上面に前記添加物を含有する第２の埋め込み膜を形成する工程と、
前記第１の埋め込み膜および前記第２の埋め込み膜を上方から前記絶縁膜が露出するまで除去する工程と、
前記第２の埋め込み膜に含有される前記添加物が前記第１の埋め込み膜に拡散するように加熱する工程と
を含み、
前記第１の埋め込み膜を形成する工程において、前記第１の導電層の形成領域の前記凹部に形成された前記第１の埋め込み膜の表面の少なくとも一部を、前記絶縁膜の上面よりも低く形成し、
前記第１および前記第２の埋め込み層を除去する工程において、前記第１の導電層の形成領域には前記第１の埋め込み膜および前記第２の埋め込み膜が残され、前記第２の導電層の形成領域には前記第１の埋め込み膜が残るように除去する
請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１の導電層および第２の導電層を形成する工程は、
前記凹部を埋め込むように第１の埋め込み膜を形成する工程と、
前記第１の埋め込み膜の上面に前記添加物を含む第２の埋め込み膜を形成する工程と、
前記第２の埋め込み膜に含有される前記添加物が前記第１の埋め込み膜に拡散されるように加熱する工程と、
前記第１の埋め込み膜および前記第２の埋め込み膜を上方から前記絶縁膜が露出するまで除去する工程と
を含み、
前記加熱工程において、前記添加物が、前記第１の導電層の形成領域の前記第１の埋め込み膜には拡散し、前記第２の導電層の形成領域には拡散しない条件で加熱する
請求項１記載の半導体装置の製造方法。
【請求項４】
前記凹部は、前記凹部の底部に形成された開口部を含む
請求項１記載の半導体装置の製造方法。
【請求項５】
前記添加物は、前記加熱工程により前記第１の埋め込み膜へ容易に拡散する導電性物質である
請求項２記載の半導体装置の製造方法。
【請求項６】
前記添加物は、前記加熱工程により前記第１の埋め込み膜へ容易に拡散する導電性物質である
請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、埋設（ダマシン）構造を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩの高集積化に伴い、内部配線の微細化が進み、微細配線の低抵抗化、および信頼性の改善に対する要求が高まっている。そのため、従来より配線材料として広く使われてきたアルミニウム、またはアルミニウム合金に変わって、抵抗値の低い銅を用いるようになってきている。
【０００３】
さらに、銅配線の信頼性を向上させるために、銅中に銀やアルミニウムなどを添加し、配線を形成することが検討されている。添加物を含むことにより、原子流を抑えることができ、それによりエレクトロマイグレーション耐性が向上する。また、幅の広い配線において生じるストレスマイグレーションによる不良を抑制することができる。
【０００４】
図７は、従来の技術にかかる半導体装置の一部を模式的に示した概略断面図である。基板１１０上に下層の銅配線用のキャップ層１２０が形成され、キャップ層１２０上に絶縁膜１３０が形成され、絶縁膜１３０の上面には所定の凹部である溝１３１，１３２（以下、溝とする）が形成されている。ここで、所定の溝１３１，１３２は少なくとも２つ有り、一方の溝１３１に比べ、他方の溝１３２はより微細になるように形成されている。溝１３１，１３２が形成された絶縁膜１３０を被覆するようにバリアメタル１３３が形成されている。
また、一方の溝１３１を埋め込むように第１の導電層１４０が形成され、他方の溝１３２を埋め込むように第２の導電層１５０が形成されている。ここで、キャップ層１２０は層構成および下層に用いる導電層の材料に応じて形成しなくてもよい。また、絶縁膜１３０と第１および第２の導電層１４０，１５０との間のバリアメタル１３３は導電層の材料に応じて形成しなくてもよい。
【０００５】
図８は、従来の半導体装置にかかる製造方法の一例を順次模式的に示す概略断面図である。
まず、図８（ａ）に示すように、基板１１０の上面に下層の銅配線用のキャップ層１２０を形成し、キャップ層１２０の上面に絶縁膜１３０を形成する。次に、絶縁膜１３０に、複数の溝１３１，１３２を形成する。このとき、一方の溝１３１に比べ、他方の溝１３２はより微細になるように形成される。
次に、必要に応じて絶縁膜１３０を覆うようにバリアメタル１３３を形成する。その後、バリアメタル１３３の上面にシード層１３５を形成する。シード層１３５は、たとえば、銅−銀合金ターゲットによるイオン化スパッタリング法を用いて、添加物として、たとえば銀を含有する銅の層を形成する。
【０００６】
次に、図８（ｂ）に示すように、バリアメタル１３３およびシード層１３５に覆われた絶縁膜１３０上に、導電層となる銅の埋め込み膜１３６を形成する。埋め込み膜１３６は、たとえば、めっき法などにより形成される。このとき、他方の溝１３２のように微細な溝においては、導電層領域内で空孔ができないようにするため、側壁からの成長よりも、底辺からの成長が速くなるようなめっき液を用いて形成する。また、埋め込み膜１３６は、少なくとも溝１３１，１３２を完全に埋め込み、後の工程で研磨したときに、表面が露出されないような膜厚で形成される。
次に、図８（ｃ）に示すように、埋め込み膜１３６を層間絶縁膜１３０が露出されるまで研磨した後に、加熱処理を行う。このとき、加熱処理によりシード層１３５中に含まれる添加物を拡散させる。その結果、図７に示すように、添加物が含有された第１および第２の導電層１４０，１５０が形成される。
【０００７】
また、図９は、従来の半導体装置にかかる製造方法の他の例を順次模式的に示す概略断面図である。
まず、図９（ａ）に示すように、図８（ａ）と同様にして絶縁膜１３０まで形成し、絶縁膜１３０の上面に、複数の溝１３１，１３２を形成する。このとき、一方の溝１３１は他方の溝１３２よりも広い幅になるように形成される。次に、絶縁膜１３０を覆うようにバリアメタル１３３を形成する。その後、バリアメタル１３３の上面にシード層を形成し、さらに、めっき法などにより銅からなる第１の埋め込み膜１３６を形成する。上記の例と同様に、第１の埋め込み膜１３６は、少なくとも溝１３１，１３２を完全に埋め込み、後の工程で研磨したときに、その表面が露出されないような膜厚で形成される。
【０００８】
次に、図９（ｂ）に示すように、第１の埋め込み膜１３６の上面に添加物として銀を含有する銅からなる第２の埋め込み膜１３７を形成する。
次に、図９（ｃ）に示すように、加熱処理を行い、第２の埋め込み膜１３７に含有された添加物を第１の埋め込み膜１３６に均一に拡散させる。
その後、絶縁膜１３０が露出するまで埋め込み膜１３６，１３７を研磨する。その結果、図７に示すように、添加物を含有する第１および第２の導電層１４０，１５０を形成する。
【０００９】
上記のような、従来の半導体装置の製造方法として、層間絶縁膜に形成された凹部に銅を流動させて埋め込み、その後、銅上に不純物材料を堆積し、加熱処理を行って不純物材料を銅中に拡散させて銅合金配線を形成する方法が知られている（たとえば、特許文献１参照）。
【００１０】
【特許文献１】
特開平１１−１０２９０９号公報  （第２−６頁、第１−４図）
【００１１】
【発明が解決しようとする課題】
しかしながら、上記のような従来の方法においては、添加物を含有することにより、より微細な第２の導電層１５０の抵抗値が上昇しやすくなる。
たとえば、図８に示すような前者の方法においては、より微細な第２の導電層１５０に占めるシード層の割合が高い。そのため、第２の導電層１５０における添加物の濃度が第１の導電層１４０における添加物の濃度よりも高くなり、抵抗値の上昇も大きくなる。また、めっき法などの成膜工程を見直す必要が生じる。一方、図９に示すような後者の方法においては、めっき法などの成膜工程を見直す必要はない。しかし、添加物の拡散により、第１の導電層１４０よりも微細な第２の導電層１５０の抵抗値の上昇は、前者ほどではないが、避けられない。
【００１２】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、複数の導電層を同時に形成する際に、一方の導電層に比べ微細な他方の導電層の抵抗の上昇を抑えつつ、一方の導電層の信頼性を向上させることができる半導体装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、上記の本発明の半導体装置の製造方法は、基板に絶縁膜を形成する工程と、前記絶縁膜に導電層の形成領域となる複数の凹部を形成する工程と、前記絶縁膜に形成された前記凹部を埋め込むように第１の導電層および第２の導電層を形成する工程とを有し、前記第１の導電層に比べ、前記第２の導電層がより微細な導電層となるように前記凹部を形成し、前記第１の導電層に含有され、マイグレーションの抑制機能を有する添加物の濃度を、前記第２の導電層の前記添加物の濃度よりも高く形成する。
【００１４】
上記の本発明の半導体装置の製造方法においては、基板の上面に絶縁膜を形成し、絶縁膜に導電層の形成領域となる複数の凹部を形成し、絶縁膜に形成された凹部を埋め込むように第１の導電層および第２の導電層を形成する。ここで、第１の導電層に比べ、第２の導電層がより微細な導電層となるように凹部を形成し、第１の導電層に含有され、マイグレーションの抑制機能を有する添加物の濃度を、第２の導電層の添加物の濃度よりも高く形成する。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
図１は本実施形態にかかる半導体装置を模式的に示した平面図である。基板１０上に下層の銅配線用のキャップ層２０が形成され、キャップ層２０上に絶縁膜３０が形成されている。絶縁膜３０には所定の凹部である溝３１，３２（以下、溝とする）が形成されている。ここで、所定の溝３１，３２は少なくとも２つ有り、一方の溝３１に比べて、他方の溝３２の方がより微細になるように形成されている。溝３１，３２の側面および底面には、バリアメタル３３が形成されている。また、一方の溝３１を埋め込むように第１の導電層４０が形成され、他方の溝３２を埋め込むように第２の導電層５０が形成されている。ここで、キャップ層２０は層構成および下層に用いる導電層の材料に応じて形成しなくてもよい。第１および第２の導電層４０，５０は、たとえば、銅を含有する導電性材料から構成される。
【００１６】
図２〜４は、本実施形態にかかる半導体装置の製造方法の主要な工程を順次模式的に示した概略断面図である。
本実施形態においては、導電層として銅を含有する導電性材料を用いる。一般に、銅は反応性イオンエッチング（ＲＩＥ；Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）によるエッチングが困難とされている。そのため、絶縁膜３０に形成された溝３１，３２に導電性膜を埋め込んで、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法などにより平坦化するダマシン法により導電層を形成する。
【００１７】
まず、図２（ａ）に示すように、基板１０に、下層の銅配線のキャップ層２０を形成する。銅配線のキャップ層２０としては、シリコン窒化膜（ＳｉＮ）やシリコン炭化膜（ＳｉＣ）などを用いる。次に、キャップ層２０に、層間容量膜および線間容量膜となる絶縁膜３０を形成する。絶縁層３０としては、配線の微細化に伴う配線間容量の増加、つまり、配線遅延を抑制するために、従来使用されてきたシリコン酸化膜（ＳｉＯ２  ）よりも比誘電率の小さいものが望ましい。たとえば、塗布法により形成されるＭＳＱおよびＨＳＱ（ＭＳＱ；ＭｅｔｈｙｌＳｉｌｓｅｑｕｉｏｘａｎｅ，ＨＳＱ；Ｈｙｄｒｏｇｅｎ  Ｓｉｌｓｅｑｕｉｏｘａｎｅ）などのシロキサン系ポリマーや化学的気相成長（ＣＶＤ；Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成されるＳｉＯＣ系材料などが挙げられる。
【００１８】
次に、図２（ｂ）に示すように、絶縁膜３０に既存のリソグラフィー技術、およびＲＩＥ技術などを用いて導電層の形成領域となる複数の溝３１，３２を形成する。このとき、一方の溝３１に比べて、他方の溝３２がより微細になるようにそれぞれ形成する。たとえば、一方の溝３１の幅を３μｍ、他方の溝３２の幅を１００ｎｍ、およびそれぞれの深さを２４０ｎｍ程度に形成する。
【００１９】
次に、図２（ｃ）に示すように、溝３１，３２の側面および底面に、後に形成される導電層の拡散防止、および密着性向上を目的として、バリアメタル３３を形成する。バリアメタルとしては、タンタル、窒化タンタル、炭化タンタル、チタン、窒化チタン、チタンタングステン、タングステン、タングテンシリサイド、窒化タングステン、窒化タングステンシリサイド、モリブデン、ニオブ、およびこれらの積層体などが用いられる。これらの材料は、ＣＶＤ法やイオン化スパッタリング法など用いる材料に応じて適宜好適な方法により形成される。本実施形態においては、たとえば、窒化タンタルおよびタンタルの積層体を１５ｎｍ程度形成する。
【００２０】
次に、図３（ｄ）に示すように、バリアメタル３３の上面にシード膜３５を形成する。シード膜３５としては、後に形成される第１の埋め込み膜と同材料である銅を、たとえば、イオン化スパッタリング法を用いて形成する。膜厚は、たとえば、６０ｎｍ程度とする。
【００２１】
次に、図３（ｅ）に示すように、シード膜３５を電極として硫酸銅液などを用いた電解めっき法などにより第１の埋め込み膜３６として、たとえば銅を埋め込む。このとき、埋め込みの難しい微細な溝３２において、空孔ができないようにするために、底面からの成長速度が壁面からの成長速度よりも速くなるようなボトムアップ性を有する添加剤をめっき液中に加えている。そのため、溝３１，３２の線幅によって埋め込み終了時間に差が生じる。つまり、より微細な溝３２はより幅の広い溝３１に比べて速く埋め込まれる。
第１の埋め込み膜３６は、より幅の広い溝３１における第１の埋め込み膜３６の表面の一部が、絶縁膜３０の上面ａよりも低い位置になるような膜厚に形成される。同時に、より微細な溝３２における第１の埋め込み膜３６の表面が、絶縁膜３０の上面よりも十分高い位置になるように形成する。
【００２２】
このような、溝３１，３２の線幅に応じた埋め込み膜の膜厚の違いは、上記のようなボトムアップ性の高いめっき液を用い、めっき液の組成、濃度、温度、および電界などを調整することによって形成することができる。たとえば、溝３１における第１の埋め込み膜の最小のめっき膜厚ｈ１  を８０ｎｍ（上記のバリアメタル１５ｎｍおよびシード膜６０ｎｍと合わせると１５５ｎｍ）とし、第２の埋め込み膜３７が堆積される最大深さｈ２  を１５ｎｍ程度残す。また、このときの溝３２の上面のメッキ膜ｈ３  は、最大２００ｎｍ程度とする。
【００２３】
次に、図３（ｆ）に示すように、たとえば銀やアルミニウムなどの添加物、あるいはそれらと銅との合金からなる第２の埋め込み膜３７をスパッタリング法により形成する。添加物としては、第１の埋め込み膜３６のマイグレーション抑制機能を有し、後の加熱処理により銅中への拡散が容易である導電性物質が好ましく、銀、アルミニウムのほかに、たとえば錫、インジウム、ジルコニア、およびマグネシウムなどが挙げられる。いいかえれば、銅中に３００〜４００℃程度で銅膜中へ充分に固溶するための拡散速度が得られるような材料が好ましい。
第２の埋め込み膜３７は、溝３１において絶縁膜３０の上面よりも高い位置まで形成する。つまり、後の除去する工程において、平坦化されるのに充分な膜厚が必要である。本実施形態においては、添加物を銀とし、銅−銀合金膜１ｗｔ％とし、堆積膜厚を６２０ｎｍとする。
【００２４】
次に、図４（ｇ）に示すように、第１および第２の埋め込み膜３６，３７を上方から絶縁膜３０が露出するまでＣＭＰ法などにより平坦化しながら除去する。このとき、ＣＭＰ法により研磨される絶縁膜３０は７０ｎｍ程度とする。また、溝３１における第２の埋め込み膜３７の割合は、たとえば０．１％以下とする。この割合は、第２の埋め込み膜３７に含有する添加物濃度などに依存する。
次に、図４（ｈ）に示すように、不活性ガス雰囲気下で添加物が溝３１に形成された埋め込み膜内に充分拡散するような条件で加熱を行うとともに、銅の粒成長を行う。このときの条件として、たとえば、アルゴン雰囲気下、酸素濃度３０ｐｐｍ以下、３５０℃、および１時間とし、ホットプレートおよび縦型炉などを用いて行う。アルゴン以外の不活性ガス雰囲気、真空中、窒素雰囲気、あるいは希釈水素雰囲気などのもとで加熱を行うこともできる。
これにより、第１の導電層４０および第１の導電層４０よりも微細な第２の導電層５０を形成することができる。このとき、第１の導電層４０に含有する添加物の濃度は、第２の導電層５０に含有する添加物の濃度よりも高くなる。
【００２５】
本実施形態においては、第１の埋め込み膜３６を電解めっき法により形成したが、無電解めっき法によっても形成することができる。このとき、めっき液として、銅を化学的に還元析出する溶液を用いる。
【００２６】
本実施形態によれば、複数の導電層を同時に形成する際に、研磨後において、第１の導電層の形成領域のみに第２の埋め込み膜が残るので、後の加熱処理によって第１の導電層にのみ添加物が含有される。そのため、より微細な導電層に含有される添加物濃度よりも、より幅の広い導電層の添加物濃度が高くなるように選択的に形成することができる。
したがって、微細な導電層の抵抗値を損なうことなくより幅の広い導電層のエレクトロマイグレーション耐性やストレスマイグレーション耐性を向上することができる。これにより、微細化が進むごとに制約が厳しくなっている回路設計の自由度を広げることができ、高パフォーマンスな半導体装置を実現することができる。それに伴い、コンピュータ、ゲーム機ならびにモバイル機器の性能を著しく向上することができる。
【００２７】
〔変形例１〕
次に、本実施形態の変形例について、図面を参照して説明する。ここで、上記の実施形態と同様の部分は番号を同じくし、説明を省略し、以下、異なる部分についてのみ説明する。
本変形例は、上記の実施形態にかかる半導体装置の他の製造方法について説明する。
図２、３および５は、本変形例にかかる半導体装置の製造方法の主要な工程を順次模式的に示した概略断面図である。
まず、上記の実施形態と同様に、図２（ａ）〜図３（ｆ）を参照して半導体装置を形成する。
図２（ａ）に示すように、基板１０に、下層の銅配線のキャップ層２０を形成し、キャップ層２０に絶縁膜３０を形成する。
次に、図２（ｂ）に示すように、絶縁膜３０に導電層の形成領域となる複数の溝３１，３２を形成する。このとき、一方の溝３１に比べて、他方の溝３２がより微細になるようにそれぞれ形成する。たとえば、一方の溝３１の幅を３μｍ、他方の溝３２の幅を１００ｎｍ、およびそれぞれの深さを２４０ｎｍ程度に形成する。
次に、図２（ｃ）に示すように、溝３１，３２の側面および底面に、バリアメタル３３を形成する。たとえば、窒化タンタルおよびタンタルの積層体を１５ｎｍ程度形成する。
【００２８】
次に、図３（ｄ）に示すように、バリアメタル３３の上面にシード膜３５を形成する。シード膜３５としては、後に形成される導電層の主材料である銅を、たとえば、６０ｎｍ程度の膜厚で形成する。
次に、図３（ｅ）に示すように、電解めっき法などにより第１の埋め込み膜３６として銅を埋め込む。たとえば、第１の埋め込み膜３６は、より幅の広い溝３１における第１の埋め込み膜３６の表面の一部が、絶縁膜３０の上面ａよりも低い位置になるような膜厚に形成される。同時に、より微細な溝３２における第１の埋め込み膜３６の表面が、絶縁膜３０の上面よりも十分高い位置になるように形成する。たとえば、溝３１における第１の埋め込み膜の最小のめっき膜厚ｈ１を８０ｎｍとし、第２の埋め込み膜３７が堆積される最大深さｈ２  を１５ｎｍ程度残す。また、このときの溝３２の上面のメッキ膜ｈ３  は、最大２００ｎｍ程度とする。
次に、図３（ｆ）に示すように、たとえば銀やアルミニウムなどの添加物、あるいはそれらと銅との合金からなる第２の埋め込み膜３７をスパッタリング法により形成する。第２の埋め込み膜３７は、溝３１において絶縁膜３０よりも高い位置まで形成する。つまり、後の除去する工程において、平坦化されるのに充分な膜厚が必要である。本変形例においては、添加物を銀とし、銅−銀合金膜１ｗｔ％とし、堆積膜厚を６２０ｎｍ程度とする。
【００２９】
次に、図５（ｉ）に示すように、不活性ガス雰囲気下において、添加物が第１の埋め込み膜３６内に拡散するような条件で加熱を行うとともに、銅の粒成長を行う。このとき、溝３１、および溝３１と比較して微細な溝３２において、それぞれの溝の底部から第１の埋め込み膜３６および第２の埋め込み膜３７との境界までの高さは、２００ｎｍ程度の差がある（図３（ｅ）におけるｈ２  ＋ｈ３  ）。そのため、溝３１においては、第２の埋め込み膜３７に含有する添加物が第１の埋め込み膜３６に拡散し、より微細な溝３２においては、添加物が第１の埋め込み膜３６に達しないような条件において加熱を行う。あるいは、溝３１中に形成された埋め込み膜における添加物濃度が、溝３２中に形成された埋め込み膜における添加物濃度よりも高くなるような条件で加熱を行う。
【００３０】
加熱条件として、たとえば、アルゴン雰囲気下、酸素濃度３０ｐｐｍ以下、２００℃、および１５分とし、ホットプレートおよび縦型炉などを用いて行う。アルゴン以外の不活性ガス雰囲気、真空中、窒素雰囲気、あるいは希釈水素雰囲気などのもとで加熱を行うこともできる。その結果、たとえば、図示のように、溝３１においては充分に拡散し、溝３２においては、第１の埋め込み膜３６の膜厚が厚いため、図中の点線で示すところまでしか添加物が拡散されない。
上記のような添加物の第１の埋め込み膜３６における拡散量は、第１の埋め込み膜３６の膜厚、第２の埋め込み膜３７の膜厚、第２の埋め込み膜３７中に含有する添加物の濃度、拡散時間、拡散温度などによって制御することが可能である。一般に、拡散時間を長く、また、拡散温度を高くすると拡散量が増加する。
【００３１】
次に、図５（ｊ）に示すように、第１および第２の埋め込み膜３６，３７を上方から絶縁膜３０が露出するまでＣＭＰ法などにより平坦化しながら除去する。このとき、ＣＭＰ法により研磨される絶縁膜３０は７０ｎｍ程度とする。
これにより、第１の導電層４０および第１の導電層４０よりも微細な第２の導電層５０を形成することができる。このとき、第１の導電層に含有する添加物の濃度は、第２の導電層５０に含有する添加物の濃度よりも高くなる。
【００３２】
本変形例においては、第１の埋め込み膜３６を電解めっき法により形成したが、無電解めっき法によっても形成することができる。このとき、めっき液として、銅を化学的に還元析出する溶液を用いる。また、本変形例においては、第１の埋め込み膜３６の表面の一部が、絶縁膜３０の上面ａよりも低い位置になるような膜厚に形成したが、これに限定されず、添加物が上記のように拡散するような膜厚であればよい。
【００３３】
本変形例によれば、複数の導電層を同時に形成する際に、形成された埋め込み膜の段差を利用し、拡散条件および膜厚などを変えることにより微細な第２の導電層に含有される添加物濃度よりも、より幅の広い第１の導電層の添加物濃度が高くなるように選択的に形成することができる。
したがって、微細配線の抵抗値を損なうことなくより幅の広い導電層のエレクトロマイグレーション耐性やストレスマイグレーション耐性を向上することができる。これにより、微細化が進むごとに制約が厳しくなっている回路設計の自由度を広げることができ、高パフォーマンスな半導体装置を実現することができる。
【００３４】
〔変形例２〕
本実施形態の変形例について、図面を参照して説明する。ここで、上記の実施形態と同様の部分は番号を同じくし、説明を省略し、以下、異なる部分についてのみ説明する。
本変形例は、上記の実施形態および変形例の半導体装置において、溝の底部に開口部が形成された半導体装置の製造方法である。
図６は、本変形例にかかる半導体装置を模式的に示した概略断面図である。基板１０に下層配線１５が形成され、下層配線１５が形成された基板１０の上面にキャップ層２０が形成されている。キャップ層２０の上面に絶縁膜３０が形成され、絶縁膜３０には複数の溝３１，３２が形成されている。溝３１，３２の側面および底面はバリアメタル３３で覆われている。また、溝３１を埋め込むように、第１の導電層４０が形成され、溝３２を埋め込むように第２の導電層５０が形成されている。ここで、溝３１の底部の一部に、下層配線１５が露出するようにキャップ層２０および絶縁膜３０に開口部１６が形成され、第１の導電層４０と下層配線１５とは開口部１６を介して電気的に接続されている。
【００３５】
開口部１６は、既知のリソグラフィー技術やＲＩＥ技術などにより溝３１の底部に形成される。また、開口部１６を有する溝３１および開口部１６の側面および底面には、溝３２と同様にバリアメタル３３およびシード膜３５を形成する。その後、溝３１，３２および開口部１６を埋め込むように第１の埋め込み膜３６を形成し、第１の埋め込み膜３６上に第２の埋め込み膜３７を形成する。続いて、実施形態あるいは変形例のような方法を用いて、溝３１および開口部１６中に添加物が拡散された導電層を形成する。
【００３６】
本変形例においては、溝３１に開口部１６を形成したが、より微細な溝３２に開口部１６が形成されていてもよい。そのとき、開口部１６によって溝３２と電気的に接続する下層配線を有することもある。
【００３７】
本変形例によれば、多層配線構造を有する半導体装置においての上記の実施形態および変形例と同様に、複数の導電層を同時に形成する際に、より微細な導電層に含有される添加物濃度よりも、より幅の広い導電層の添加物濃度が高くなるように形成することができる。
【００３８】
本発明は上記の実施形態に限定されない。
たとえば、本実施形態においては、マイグレーションを抑制する添加物として、銀からアルミニウムに変更できる。
その他、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【００３９】
【発明の効果】
以上説明してきたように、本発明によれば、半導体装置の製造方法において、複数の導電層を同時に形成する際に、一方の導電層に比べ微細な他方の導電層の抵抗の上昇を抑えつつ、一方の導電層の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】図１は本発明の実施形態および変形例１にかかる半導体装置の一部を模式的に示す概略平面図である。
【図２】図２（ａ）は、本発明の実施形態および変形例１にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図であり、図２（ｂ）は、本発明の実施形態および変形例１にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図であり、図２（ｃ）は、本発明の実施形態および変形例１にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図である。
【図３】図３（ｄ）は、本発明の実施形態および変形例１にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図であり、図３（ｅ）は、本発明の実施形態および変形例１にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図であり、図３（ｆ）は、本発明の実施形態および変形例１にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図である。
【図４】図４（ｇ）は、本発明の実施形態にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図であり、図４（ｈ）は、本発明の実施形態にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図である。
【図５】図５（ｉ）は、本発明の変形例１にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図であり、図５（ｊ）は、本発明の変形例１にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図である。
【図６】図６は、変形例２にかかる半導体装置の一部を模式的に示す概略断面図である。
【図７】図７は、従来の技術にかかる半導体装置の一部を模式的に示す概略断面図である。
【図８】図８（ａ）は、従来の技術にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図であり、図８（ｂ）は、従来の技術にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図であり、図８（ｃ）は、従来の技術にかかる半導体装置の製造方法の一例の主要な工程を順次模式的に示す概略断面図である。
【図９】図９（ａ）は、従来の技術にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図であり、図９（ｂ）は、従来の技術にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図であり、図９（ｃ）は、従来の技術にかかる半導体装置の製造方法の主要な工程を順次模式的に示す概略断面図である。
【符号の説明】
１０…基板、１５…下層配線、１６…開口部、２０…キャップ膜、３０…絶縁膜、３１，３２…凹部（溝）、３３…バリアメタル、３５…シード膜、３６…第１の埋め込み膜、３７…第２の埋め込み膜、４０…第１の導電層、５０…第２の導電層、１１０…基板、１２０…キャップ膜、１３０…絶縁膜、１３１，１３２…凹部（溝）、１３３…バリアメタル、１３５…シード膜、１３６…第１の埋め込み膜、１３７…第２の埋め込み膜、１４０…第１の導電層、１５０…第２の導電層
【図１】
2005038999.tif 000003
【図２】
2005038999.tif 000004
【図３】
2005038999.tif 000005
【図４】
2005038999.tif 000006
【図５】
2005038999.tif 000007
【図６】
2005038999.tif 000008
【図７】
2005038999.tif 000009
【図８】
2005038999.tif 000010
【図９】
2005038999.tif 000011