(57)【要約】【課題】  フィルタ特性が劣化することなく、複数の周波数帯域に対して動作可能なフィルタ回路を実現する。【解決手段】  インダクタＬ１の一端とキャパシタＣの一端とを接続してこれを信号入力端とし、インダクタＬ１の他端をスイッチ回路ＳＷ１、キャパシタＣの他端をスイッチ回路ＳＷ２に接続する。スイッチ回路ＳＷ１、ＳＷ２を操作し、２．４ＧＨｚ帯域の低周波側信号を入力する場合には、インダクタＬ１の他端を信号出力端に接続し、キャパシタＣの他端を接地することで、ローパスフィルタ回路を構成する。５ＧＨｚ帯域の高周波側信号を入力する場合には、インダクタＬ１の他端を接地、キャパシタＣの他端を信号出力端に接続することでハイパスフィルタ回路を構成する。【選択図】          図１
2005124126.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一のインダクタを備える第１のインピーダンス素子と、
少なくとも一のキャパシタを備え且つ一端が前記第１のインピーダンス素子の一端と接続される第２のインピーダンス素子と、
前記第１のインピーダンス素子の他端に接続される第１のスイッチ及び前記第２のインピーダンス素子の他端に接続される第２のスイッチと、を備え、
前記第１のインピーダンス素子と前記第２のインピーダンス素子との接続端は外部に接続され、
前記第１のスイッチ及び前記第２のスイッチは、前記第１のインピーダンス素子の他端及び前記第２のインピーダンス素子の他端のいずれか一方を外部に接続し、いずれか他方を接地するように構成されていることを特徴とするインピーダンス回路網。
【請求項２】
前記第１のスイッチ及び前記第２のスイッチは、入力信号の周波数に応じて、前記第１のインピーダンス素子及び第２のインピーダンス素子の接続先を切り替えるように構成されていることを特徴とする請求項１記載のインピーダンス回路網。
【請求項３】
前記第１のインピーダンス素子及び前記第２のインピーダンス素子は、集中定数素子で構成されることを特徴とする請求項１又は請求項２記載のインピーダンス回路網。
【請求項４】
前記インダクタ及びキャパシタのうちの少なくとも何れか一つは分布定数素子で構成されることを特徴とする請求項１から請求項３のいずれか１項に記載のインピーダンス回路網。
【請求項５】
前記第１のスイッチ及び前記第２のスイッチは、半導体能動素子を用いて前記切り替えを行うようになっていることを特徴とする請求項１から請求項４のいずれか１項に記載のインピーダンス回路網。
【請求項６】
前記第１のスイッチ及び前記第２のスイッチは、機械スイッチを用いて前記切り替えを行うようになっていることを特徴とする請求項１から請求項４のいずれか１項に記載のインピーダンス回路網。
【請求項７】
フィルタ回路を構成することを特徴とする請求項１から請求項６のいずれか１項に記載のインピーダンス回路網。
【請求項８】
前記第１のインピーダンス素子と前記第２のインピーダンス素子との接続端側又は前記第１のスイッチ及び前記第２のスイッチ側に縦続接続された、バンドパス特性を有するフィルタを備えることを特徴とする請求項７に記載のインピーダンス回路網。
【請求項９】
前記請求項７又は請求項８記載のインピーダンス回路網を少なくとも２つ以上縦続接続した構成を有することを特徴とするフィルタ回路。
【請求項１０】
整合回路を構成することを特徴とする請求項１から請求項６のいずれか１項に記載のインピーダンス回路網。
【請求項１１】
整合対象となる回路と前記第１のスイッチ及び前記第２のスイッチとを同一基板上に形成したことを特徴とする請求項１０に記載のインピーダンス回路網。
【請求項１２】
前記請求項１０又は請求項１１に記載のインピーダンス回路網を、入力側及び出力側の少なくともいずれか一方に備えていることを特徴とする増幅回路。
【請求項１３】
前記請求項１から請求項８、請求項１０及び請求項１１のいずれか１項に記載のインピーダンス回路網、前記請求項９記載のフィルタ回路、及び前記請求項１２記載の増幅回路の少なくとも何れか１つを含む構成を有することを特徴とする電子機器。
【請求項１４】
前記請求項１から請求項８、請求項１０及び請求項１１のいずれか１項に記載のインピーダンス回路網、前記請求項９記載のフィルタ回路、及び前記請求項１２記載の増幅回路の少なくとも何れか１つを含む構成を有することを特徴とする無線通信装置。
【請求項１５】
増幅回路と、当該増幅回路を整合対象とする整合回路を構成し且つ前記請求項１から請求項４のいずれか１項に記載のインピーダンス回路網に含まれる少なくとも一つ以上のスイッチとを、同一基体上に集積したことを特徴とする半導体集積回路。
【請求項１６】
前記請求項１５記載の半導体集積回路を含む構成を有することを特徴とする電子機器。
【請求項１７】
前記請求項１５記載の半導体集積回路を含む構成を有することを特徴とする無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信装置等に用いられるフィルタ回路や、整合回路等のインピーダンス回路網に関し、特に、複数の周波数帯域に対して動作可能なインピーダンス回路網、これを用いたフィルタ回路、増幅回路、半導体集積回路、電子機器及び無線通信装置に関する。
【背景技術】
【０００２】
近年、通信システムにおいては、複数の周波数帯域を切り替えて使用するシステムが一般的である。例えば、無線ＬＡＮ方式等における２．４ＧＨｚ帯域及び５ＧＨｚ帯域の切り替え使用、或いは、ＧＳＭ方式における、９００ＭＨｚ帯域及び１．８ＧＨｚ／１．９ＧＨｚ帯域の切り替え使用等が行われている。
このように、複数の周波数帯域を切り替えるようにした通信システムにおいては、これを実現するために、ＲＦ部において無線周波数帯域毎に信号経路を個別に構成し、使用する無線周波数帯域に応じて信号経路を切り替えるようにするのが一般的である。
【０００３】
例えば、フィルタ回路の場合には、図２１に示すように、無線周波数帯域毎にそれぞれの無線周波数ｆ１、ｆ２に適したフィルタ５１、５２と、これらフィルタ５１、５２の入力側及び出力側に設けたスイッチ回路ＳＷ５１、ＳＷ５２とからフィルタ回路６００を構成している。そして、スイッチ回路ＳＷ５１、ＳＷ５２によってフィルタ５１及び５２の何れか一方を有効とすることで、信号経路を切り替えるようにしている。
【０００４】
また、例えば、図２２に示すように、ＲＦ部を構成する増幅素子部においては、無線周波数帯域毎にそれぞれの無線周波数に適した、増幅素子を１１０１ａ、１１０１ｂを設けると共に、それぞれの増幅素子１１０１ａ、１１０１ｂの前後に、入力整合回路１１０２ａ、１１０２ｂと出力整合回路１１０３ａ、１１０３ｂとを設けている。そして、入力整合回路１１０２ａ、増幅素子１１０１ａ、出力整合回路１１０３ａからなる第１の周波数の信号ｆ１用の経路と、入力整合回路１１０２ｂ、増幅素子１１０１ｂ、出力整合回路１１０３ｂからなる第２の周波数の信号ｆ２用の経路とを、経路の入力側及び出力側に設けた、入力側切替スイッチ１１０４及び出力側切替スイッチ１１０５によって切り替えることで、信号ｆ１及びｆ２に適した処理経路に切り替えるようになっている。
【０００５】
これは、ＲＦ部を構成する各回路として、使用する全帯域において良好な特性を得ることの可能な回路を実現することが現実的に困難であるためである。仮に、全帯域平均的に特性が得られるように回路を構成したとしても、その性能は、使用周波数帯域毎に個別に構成した場合と比較して大幅に劣化する。このため、個別に回路を構成することが、今日においては、一般的である。
【０００６】
しかしながら、上述のように、ＲＦ部を構成する信号経路を、使用する周波数帯域毎にそれぞれ設けた場合には、部品点数の増加や、占有面積の増大を伴うことになり、この結果、低コスト化及び回路の小型化の妨げとなっている。
これを回避する方法として、前記ＲＦ部を構成する信号経路を各周波数帯域で共通化する方法等が数々提案されている。
【０００７】
例えば、前記ＲＦ部を構成するフィルタ回路を複数の帯域で共通化する方法として、共振回路内部にバラクタダイオードを使用し、外部から供給される制御電圧により容量を可変として、その共振周波数を調整することで通過可能な周波数帯域を変更するようにした方法等が提案されている（例えば、特許文献１参照）。
また、前記ＲＦ部を構成する増幅器用の整合回路を複数の帯域で共通化する方法として、単独の増幅素子を使用し、増幅器の入力側及び出力側の整合回路として、周波数毎に整合回路を設け、使用周波数に対応した整合回路をスイッチによって切り替えることで、複数の周波数帯域に対応するようにしたもの等が提案されている（例えば、特許文献２参照）。
【特許文献１】特開平７−３２１５８６号公報
【特許文献２】特開平５−３７２５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、フィルタ回路の場合、上述のように、共振周波数を調整することで通過可能な周波数帯域を変更するようにした場合には、共振回路内に、バラクタダイオードの様な低Ｑ素子を使用せざるを得ないため、フィルタ特性が劣化してしまうという問題がある。
また、前述のように使用周波数に対応した整合回路を切り替えるようにした場合には、使用する周波数の数が増加するほど、整合回路も増加することになり、特に回路の占有面積で考えると、能動素子部よりも入出力整合回路の占有面積の方が大きくなり、根本的な回路の小型化に対して効果が薄いという問題がある。
【０００９】
また、整合回路を、使用周波数を含む広帯域の整合回路とした場合、整合対象とする回路が増幅器である場合には、所望周波数帯域以外の信号をも増幅することになるため、増幅器の効率面で不利である。
そこで、この発明は、上記従来の未解決の問題に着目してなされたものであり、特性の劣化や回路の増大を伴うことなく、複数の周波数帯域に対して動作可能なインピーダンス回路網、これを用いたフィルタ回路、増幅回路、半導体集積回路、電子機器及び無線通信装置に関する。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、第１の発明に係るインピーダンス回路網は、少なくとも一のインダクタを備える第１のインピーダンス素子と、少なくとも一のキャパシタを備え且つ一端が前記第１のインピーダンス素子の一端と接続される第２のインピーダンス素子と、前記第１のインピーダンス素子の他端に接続される第１のスイッチ及び前記第２のインピーダンス素子の他端に接続される第２のスイッチと、を備え、前記第１のインピーダンス素子と前記第２のインピーダンス素子との接続端は外部に接続され、前記第１のスイッチ及び前記第２のスイッチは、前記第１のインピーダンス素子の他端及び前記第２のインピーダンス素子の他端のいずれか一方を外部に接続し、いずれか他方を接地するように構成されていることを特徴としている。
【００１１】
この第１の発明では、インピーダンス回路網は、少なくとも一のインダクタを備える第１のインピーダンス素子と、少なくとも一のキャパシタを備える第２のインピーダンス素子とを有し、前記第１のインピーダンス素子の一端に前記第２のインピーダンス素子の一端が接続され、前記第１のインピーダンス素子と第２のインピーダンス素子との接続端は外部に接続されるようになっている。また、前記第１のインピーダンス素子の他端は第１のスイッチと接続され、また前記第２のインピーダンス素子の他端は第２のスイッチと接続され、この第１のスイッチ及び第２のスイッチによって、前記第１のインピーダンス素子の他端及び前記第２のインピーダンス素子の他端との何れか一方が外部に接続され、他方は接地される。
【００１２】
ここで、インダクタを備えた第１のインピーダンス素子を外部に接続し、キャパシタを備えた第２のインピーダンス素子を接地するとこれはローパスフィルタ型の回路を構成し、逆にインダクタを備えた第１のインピーダンス素子を接地し、キャパシタを備えた第２のインピーダンス素子を外部に接続するとこれはハイパスフィルタ型の回路を構成する。
したがって、第１のインピーダンス素子及び第２のインピーダンス素子の接続先を第１のスイッチ及び第２のスイッチによって切り替えることで、高周波側信号と低周波側信号との２つの周波数帯域の信号に対して処理可能なインピーダンス回路網を実現することができる。
【００１３】
また、第２の発明は、前記第１のスイッチ及び前記第２のスイッチは、入力信号の周波数に応じて、前記第１のインピーダンス素子及び第２のインピーダンス素子の接続先を切り替えるように構成されていることを特徴としている。
この第２の発明では、入力信号の周波数に応じて、第１のスイッチ及び第２のスイッチにより、前記第１のインピーダンス素子及び第２のインピーダンス素子の接続先を切り替えることで、入力信号に適した特性を有するインピーダンス回路網を実現することができる。
【００１４】
また、第３の発明は、前記第１のインピーダンス素子及び前記第２のインピーダンス素子は、集中定数素子で構成されることを特徴としている。
この第３の発明では、第１のインピーダンス素子及び第２のインピーダンス素子を集中定数素子で構成することにより、集中定数回路からなるインピーダンス回路網を構成することができる。
【００１５】
また、第４の発明は、前記インダクタ及びキャパシタのうちの少なくとも何れか一つは分布定数素子で構成されることを特徴としている。
この第４の発明では、インピーダンス回路網を構成するインダクタ及びキャパシタのうちの少なくとも何れか一つを分布定数素子で構成することで、分布定数回路からなるインピーダンス回路網を構成することができる。
【００１６】
また、第５の発明は、前記第１のスイッチ及び前記第２のスイッチは、半導体能動素子を用いて前記切り替えを行うようになっていることを特徴としている。
この第５の発明では、第１のスイッチ及び第２のスイッチにおいては、半導体能動素子を用いて第１のインピーダンス素子及び第２のインピーダンス素子の接続先の切り替えを行うことで、容易に切り替えを行うことができる。
【００１７】
また、第６の発明は、前記第１のスイッチ及び前記第２のスイッチは、機械スイッチを用いて前記切り替えを行うようになっていることを特徴としている。
この第６の発明では、第１のスイッチ及び第２のスイッチにおいて、機械スイッチを用いて第１のインピーダンス素子及び第２のインピーダンス素子の接続先の切り替えを行うことで、第１のスイッチ及び第２のスイッチを容易に実現することができる。
【００１８】
また、第７の発明は、フィルタ回路を構成することを特徴としている。
この第７の発明では、インピーダンス回路網としてフィルタ回路を構成するようにしているから、前記第１のスイッチ及び第２のスイッチで切り替えを行うことにより、ハイパスフィルタ回路及びローパスフィルタ回路を構成することができる。
したがって、第１のインピーダンス素子及び第２のインピーダンス素子の接続先を第１のスイッチ及び第２のスイッチによって切り替えることで、高周波側信号と低周波側信号との２つの周波数帯域の信号に対して処理可能なフィルタ回路を実現することができる。
【００１９】
また、第８の発明は、前記第１のインピーダンス素子と前記第２のインピーダンス素子との接続端側又は前記第１のスイッチ及び前記第２のスイッチ側に縦続接続された、バンドパス特性を有するフィルタを備えることを特徴としている。
この第８の発明では、例えば、バンドパスフィルタの下限側カットオフ周波数を、請求項７に記載のフィルタ回路としてのインピーダンス回路網でローパスフィルタを構成した場合のカットオフ周波数以下に設定すること、或いは、バンドパスフィルタの上限側カットオフ周波数を、前記フィルタ回路でハイパスフィルタを構成した場合のカットオフ周波数以上に設定することで、前記バンドパスフィルタのカットオフ周波数と前記フィルタ回路のカットオフ周波数間の通過帯域を有するバンドパスフィルタを形成することができる。
【００２０】
また、第９の発明は、前記請求項７又は請求項８記載のフィルタ回路としてのインピーダンス回路網を少なくとも２つ以上縦続接続して、フィルタ回路を形成している。
この第９の発明では、同一かそれに準じた特性を有するフィルタ回路としてのインピーダンス回路網を縦続接続することで、帯域外の減衰量をさらに増加させることが可能となり、良好なフィルタ特性のフィルタ回路を実現することができる。
【００２１】
また、第１０の発明は、整合回路を構成することを特徴としている。
この第１０の発明では、インピーダンス回路網として整合回路を構成するようにしているから、前記第１のスイッチ及び第２のスイッチで切り替えを行うことにより、ハイパスフィルタ型の整合回路及びローパスフィルタ型の整合回路を実現することができる。
したがって、第１のインピーダンス素子及び第２のインピーダンス素子の接続先を第１のスイッチ及び第２のスイッチによって切り替えることで、高周波側信号と低周波側信号との２つの周波数帯域の信号に対して処理可能な整合回路を実現することができる。
【００２２】
また、第１１の発明は、整合回路を構成するインピーダンス回路網において、その整合対象となる回路と前記第１のスイッチ及び前記第２のスイッチとを同一基板上に形成したことを特徴としている。
この第１１の発明では、整合対象となる回路と第１のスイッチ及び第２のスイッチとを同一基板上に形成することで、整合回路を構成するインピーダンス回路網のさらなる小型化を図ることができる。
【００２３】
また、第１２の発明は、前記請求項１０又は請求項１１に記載のインピーダンス回路網を、増幅回路の入力側及び出力側の少なくともいずれか一方に備える構成としたことを特徴としている。
この第１２の発明では、増幅回路の入力側及び出力側の少なくとも何れか一方に整合回路を備えることで、増幅回路の小型化を図ることができる。
【００２４】
また、第１３の発明は、前記請求項１から請求項８、請求項１０及び請求項１１のいずれか１項に記載のインピーダンス回路網、前記請求項９記載のフィルタ回路、及び前記請求項１２記載の増幅回路の少なくとも何れか１つを含んで電子機器を構成している。
この第１３の発明では、複数の周波数帯域に対して処理可能な、フィルタ回路又は整合回路を構成するインピーダンス回路網、或いは、このインピーダンス回路網を含んで構成されるフィルタ回路や増幅回路をより少ない構成品で構成することができるから、これらインピーダンス回路網やフィルタ回路或いは増幅回路を用いた電子機器の小型化を図ることができる。
【００２５】
また、第１４の発明は、前記請求項１から請求項８、請求項１０及び請求項１１のいずれか１項に記載のインピーダンス回路網、前記請求項９記載のフィルタ回路、及び前記請求項１２記載の増幅回路の少なくとも何れか１つを含んで無線通信装置を構成している。
この第１４の発明では、複数の周波数帯域に対して処理可能な、フィルタ回路又は整合回路を構成するインピーダンス回路網、或いは、このインピーダンス回路網を含んで構成されるフィルタ回路や増幅回路をより少ない構成品で構成することができるから、これらインピーダンス回路網やフィルタ回路或いは増幅回路を用いた無線通信装置の小型化を図ることができる。
【００２６】
また、第１５の発明は、増幅回路と、当該増幅回路を整合対象とする整合回路を構成し且つ前記請求項１から請求項４のいずれか１項に記載のインピーダンス回路網に含まれる少なくとも一つ以上のスイッチとを、同一基体上に集積して半導体集積回路を構成している。
この第１５の発明では、増幅回路と、この増幅回路を整合対象とする整合回路を構成するインピーダンス回路網に含まれる少なくも一つ以上のスイッチとを同一基体上に集積して半導体集積回路を構成することで、回路全体の小型化を図ることができる。
【００２７】
また、第１６の発明は、前記請求項１５記載の半導体集積回路を含んで電子機器を構成している。
この第１６の発明では、複数の周波数帯域に対して処理可能な、整合回路を備えた増幅回路をより少ない構成品で実現することができるから、この半導体集積回路を用いることで、増幅回路を用いた電子機器の小型化を図ることができる。
【００２８】
また、第１７の発明は、前記請求項１５記載の半導体集積回路を含んで無線通信装置を構成している。
この第１７の発明では、複数の周波数帯域に対して処理可能な、整合回路を備えた増幅回路をより少ない構成品で実現することができるから、この半導体集積回路を用いることで、増幅回路を用いた無線通信装置の小型化を図ることができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態を説明する。
以下の第１の実施の形態から第４の実施の形態は、本発明におけるインピーダンス回路網をフィルタ回路に適用したものである。
まず、第１の実施の形態を説明する。
図１は、本発明におけるインピーダンス回路網を適用したフィルタ回路１００の一例を示す回路図である。
【００３０】
この第１の実施の形態におけるフィルタ回路１００は、図１（ａ）に示すように、集中定数素子であるインダクタＬ１及びキャパシタＣと、スイッチ回路ＳＷ１及びＳＷ２とから構成されている。なお、前記インダクタＬ１が第１のインピーダンス素子を構成し、前記キャパシタＣが第２のインピーダンス素子を構成し、前記スイッチ回路ＳＷ１及びＳＷ２が第１のスイッチ及び第２のスイッチを構成している。
【００３１】
そして、前記インダクタＬ１の一端と前記キャパシタＣの一端とが接続され、これが信号入力端を構成している。また、前記インダクタＬ１の他端は、スイッチ回路ＳＷ１に接続され、前記キャパシタＣの他端はスイッチ回路ＳＷ２に接続されている。
前記スイッチ回路ＳＷ１は、前記インダクタＬ１の他端を、接地側及び信号出力端側の何れか一方に選択的に接続し、同様に、前記スイッチ回路ＳＷ２は、前記キャパシタＣの他端を接地側及び信号出力端側の何れか一方に選択的に接続する。また、これらスイッチ回路ＳＷ１及びＳＷ２は連動して動作し、前記インダクタＬ１及びキャパシタＣの何れか一方を接地側、他方を信号出力端側に接続するよう動作する。
【００３２】
なお、前記スイッチ回路ＳＷ１、ＳＷ２としては、例えば、半導体による能動素子や機械スイッチ、及びＭＥＭＳスイッチを適用することができる。要は、前記インダクタＬ１及び前記キャパシタＣの接続先の切り替えを行うことができれば、どのようなスイッチであっても適用することができる。
また、前記スイッチ回路ＳＷ１、ＳＷ２は、例えば、使用時に使用周波数帯域に応じてオペレータの操作によって切り替えるようにしてもよく、また、入力信号の周波数帯域を検出するようにし、これに応じて自動的に切り替えるようにしてもよい。
【００３３】
ここで、図１（ａ）に示すように前記スイッチＳＷ１及びＳＷ２により、インダクタＬ１を信号出力端側、キャパシタＣを接地側に接続した場合、これはすなわち、ローパスフィルタ回路となる。そして、そのフィルタ特性は、例えば、図２（ａ）に示すような低周波域のみを通過する特性となる。
逆に、図１（ｂ）に示すように、前記スイッチＳＷ１及びＳＷ２により、キャパシタＣを信号出力端側、インダクタＬ１を接地側に接続した場合、これはすなわち、ハイパスフィルタ回路となる。そして、そのフィルタ特性は、例えば図２（ｂ）に示すような高周波域のみを通過する特性となる。
【００３４】
なお、図２（ａ）及び（ｂ）において、横軸は周波数〔Ｈｚ〕、縦軸はフィルタの挿入損失〔ｄＢ〕を表す。また、ｆｃは、カットオフ周波数である。
次に、上記第1の実施の形態の動作を説明する。
今、無線ＬＡＮシステムにおいて、２．４ＧＨｚ帯域及び５ＧＨｚ帯域の２つの周波数帯域の信号に対して処理を行うものとする。
【００３５】
例えば、２．４ＧＨｚ帯域の低周波側信号ｆ１に対して処理を行う場合には、図１（ａ）に示すように、キャパシタＣ側を接地し、インダクタＬ１側を信号出力端側に接続する。
これによって、ローパスフィルタ回路が構成されることになり、そのフィルタ特性は、図２（ａ）に示すように、カットオフ周波数ｆｃよりも低い周波数域の信号を通過させる特性であるから、低周波側信号ｆ１を通過させることが可能となる。
【００３６】
一方、５ＧＨｚ帯域の高周波側信号ｆ２に対して処理を行う場合には、図１（ｂ）に示すように、インダクタＬ１側を接地し、キャパシタ側Ｃを信号出力端側に接続する。
これによって、ハイパスフィルタ回路が構成されることになり、そのフィルタ特性は、図２（ｂ）に示すように、カットオフ周波数ｆｃよりも高い周波数域の信号を通過させる特性であるから、高周波側信号ｆ２を通過させることが可能となる。
【００３７】
したがって、フィルタ回路１００において、スイッチ回路ＳＷ１及びＳＷ２を操作することで、２．４ＧＨｚ帯域及び５ＧＨｚ帯域の二つの周波数帯域に対して、動作可能なフィルタ回路を構成することができる。
図３は、フィルタ回路１００において、低周波側信号ｆ１として２．４ＧＨｚ帯域の信号、高周波側信号ｆ２として５ＧＨｚ帯域の信号とし、図１（ａ）及び（ｂ）の回路を構成したときの通過特性が、図２（ａ）、（ｂ）に示す特性となるように、フィルタ回路１００を構成する各素子を選定し、信号周波数を変化させた場合のそのフィルタ出力のシミュレーション結果を表したものである。なお、図３において、横軸は周波数、縦軸は通過損失を表す。
【００３８】
図３において、特性線ｍ１は、図１（ａ）に示すローパスフィルタ回路を構成した場合、特性線ｍ２は、図１（ｂ）に示すハイパスフィルタ回路を構成した場合の通過損失を表す。ローパスフィルタ回路を構成した場合には、図３の特性線ｍ１に示すように、２．４ＧＨｚ帯域近傍では損失が微少であるが、周波数が高くなるほど損失が大きくなるローパスフィルタ特性となり、逆にハイパスフィルタ回路を構成した場合には、特性線ｍ２に示すように、５ＧＨｚ帯域近傍では損失が微少であって、周波数が高くなるほど損失が小さくなるハイパスフィルタ特性となっている。
【００３９】
このように、一つのフィルタ回路１００によって、二つの周波数帯域に対してフィルタ処理を行うことができる。したがって、このフィルタ回路を二つの無線周波数帯域に対して処理を行う無線通信装置に適用した場合には、従来のように周波数帯域毎にフィルタ回路を設ける必要がないから、その分装置の小型化を図ることができると共に、フィルタ回路の占有面積の削減を図ることができ、また、コスト削減を図ることができる。
【００４０】
また、このとき、前記フィルタ回路１００を実現するにあたり、可変容量素子等の低Ｑ素子を用いることなく実現することができる。したがって、良好なフィルタ特性を有するフィルタ回路１００を実現することができる。
特に、例えば、無線ＬＡＮ等の無線通信システムの場合には、２．４ＧＨｚ帯域と５ＧＨｚ帯域との比較的離れた複数の周波数帯域に対してフィルタ処理を行うことになる。しかしながら、上記のように、スイッチ回路を操作してローパスフィルタ回路及びハイパスフィルタ回路を構成することで、広帯域の周波数に対してフィルタ処理を行うことができるから、バラクタダイオードのような低Ｑ素子を用いることなく実現することができ、良好なフィルタ特性を得ることができる。
【００４１】
なお、上記第１の実施の形態においては、２．４ＧＨｚ帯域及び５ＧＨｚ帯域の２つの周波数帯域の信号を入力する場合について説明したが、これに限るものではなく、例えばＧＳＭ方式における、９００ＭＨｚ帯域及び１．８ＧＨｚ／１．９ＧＨｚ帯域の切り替え等、任意の周波数帯域の信号に対して適用することができる。
次に、本発明の第２の実施の形態を説明する。
【００４２】
第２の実施の形態におけるフィルタ回路２００は、図４に示すように、図１に示す上記第１の実施の形態において、集中定数素子からなるインダクタＬ１に替えて、分布定数素子からなるインダクタＬ２を用いてフィルタ回路を構成したものである。
この場合も、低周波側信号ｆ１を処理する場合には、図４（ａ）に示すように、スイッチ回路ＳＷ１及びＳＷ２を操作して、インダクタＬ２を信号出力端側に接続し、キャパシタＣを接地側に接続してローパスフィルタ回路を構成する。逆に、高周波側信号ｆ２を処理する場合には、図４（ｂ）に示すように、キャパシタＣを信号出力端側に接続し、インダクタＬ２を接地側に接続してハイパスフィルタ回路を構成する。
【００４３】
図５は、図４に示すフィルタ回路２００において、低周波側信号ｆ１として２．４ＧＨｚ帯域の信号、高周波側信号ｆ２として５ＧＨｚ帯域の信号とし、図４（ａ）及び（ｂ）の回路を構成したときの通過特性が、それぞれ、２．４ＧＨｚ帯域及び５ＧＨｚ帯域を対象とする特性となるように、フィルタ回路２００を構成する各素子を選定し、信号周波数を変化させた場合のそのフィルタ出力のシミュレーション結果を表したものである。なお、図５において、横軸は周波数〔Ｈｚ〕、縦軸は通過損失〔ｄＢ〕を表す。また、特性線ｍ１１は、図４（ａ）に示すローパスフィルタ回路を構成した場合、特性線ｍ１２は、図４（ｂ）に示すハイパスフィルタ回路を構成した場合である。
【００４４】
この場合も、図５に示すように、スイッチ回路ＳＷ１及びＳＷ２を操作することで、２．４ＧＨｚ帯域では低損失となるローパスフィルタ特性、及び５ＧＨｚ帯域では低損失となるハイパスフィルタ特性を得ることができることがわかる。
したがって、集中定数回路だけでなく、分布定数回路においても適用することができる。
【００４５】
なお、上記第２の実施の形態においては、インダクタを分布定数素子で構成した場合について説明したが、キャパシタＣを分布定数素子で構成した場合、或いは、インダクタ及びキャパシタＣを共に分布定数素子で構成した場合であっても適用することができる。
また、上記第１及び第２の実施の形態において、信号入力端と信号出力端とを入れ替えることも可能である。つまり、スイッチ回路ＳＷ１及びＳＷ２を操作することで、インダクタ及びキャパシタの何れか一方と信号入力端とを接続するようにすることも可能であり、この場合も上記各実施の形態と同様に、ハイパスフィルタ回路或いはローパスフィルタ回路を構成することができるから、この場合も上記と同等の作用効果を得ることができる。
【００４６】
次に、本発明の第３の実施の形態を説明する。
図６は、この第３の実施の形態におけるフィルタ回路３００の構成を示したものであって、図６に示すように、第１のフィルタ部１２と、当該第１のフィルタ部１２の出力を入力とする第２のフィルタ部１４とから構成されている。
そして、前記第１のフィルタ部１２及び第２のフィルタ部１４は、それぞれ上記第１の実施の形態におけるフィルタ回路１００で構成され、第１のフィルタ部１２と第２のフィルタ部１４とは、同等のフィルタ特性を有するように構成されている。
【００４７】
このように同等の特性を有する第１のフィルタ部１２と第２のフィルタ部１４とを接続すること、つまりフィルタ回路１００を複数段接続することで、より急峻なフィルタ処理を行うことができる。
なお、ここでは、フィルタ回路を２段に接続した場合について説明したが、さらに急峻なフィルタ特性を確保したい場合には、３段以上に接続すればよい。
【００４８】
また、ここでは、前記第１のフィルタ部１２及び第２のフィルタ部１４を、第１の実施の形態におけるフィルタ回路１００によって構成するようにした場合について説明したが、前記第２の実施の形態におけるフィルタ回路２００を複数段接続して構成することも可能であって、この場合もより急峻なフィルタ特性を得ることができる。
次に、本発明の第４の実施の形態を説明する。
【００４９】
図７は、第４の実施の形態におけるフィルタ回路４００の構成を示したものであって、このフィルタ回路４００は、第１のフィルタ部２２と、当該第１のフィルタ部２２の出力を入力とする第２のフィルタ部２４とから構成されている。
前記第１のフィルタ部２２は、前記第１の実施の形態におけるフィルタ回路１００で構成されている。
【００５０】
また、前記第２のフィルタ部２４は、第１のフィルタ部２２に対してより広帯域な周波数特性を有する帯域通過フィルタ（ＢＰＦ）で構成されている。この第２のフィルタ部２４を構成する広帯域フィルタの通過帯域は、図８に示すように、第１のフィルタ部２２を構成する第１の実施の形態におけるフィルタ回路１００の低周波側信号ｆ１〜高周波側信号ｆ２を含む範囲に設定される。
【００５１】
したがって、このフィルタ回路４００に入力された信号は、第１のフィルタ部２２によってハイパスフィルタ処理或いはローパスフィルタ処理された後、第２のフィルタ部２４によって、さらに帯域フィルタ処理されることになる。つまり、このフィルタ回路４００の周波数特性は、図９に示すように、第１のフィルタ部２２によるハイパスフィルタ特性と第２のフィルタ部２４による帯域フィルタ特性とで特定される帯域（ＨＰＦ＋ＢＰＦ）と、第１のフィルタ部２２によるローパスフィルタ特性と第２のフィルタ部２４による帯域フィルタ特性とで特定される帯域（ＬＰＦ＋ＢＰＦ）とを通過帯域とする、帯域通過フィルタ特性を有することになる。
【００５２】
したがって、このように帯域通過フィルタからなる第２のフィルタ部２４を従属させることによって、第１の実施の形態に示すように、ローパスフィルタ回路或いはハイパスフィルタ回路を実現するだけでなく、さらに、帯域通過フィルタ回路をも実現することができる。なお、図８及び図９において、横軸は周波数〔Ｈｚ〕、縦軸は挿入損失〔ｄＢ〕である。
【００５３】
なお、ここでは、第２のフィルタ部２４を構成する広帯域フィルタの通過特性を、低周波側信号ｆ１〜高周波側信号ｆ２を含む範囲に設定するようにした場合について説明したが、これに限るものではない。要は、図８及び図９に示すように、広帯域フィルタの下限側カットオフ周波数ｆＬと、第１のフィルタ部２２を構成するフィルタ回路１００でローパスフィルタを構成した場合のカットオフ周波数ｆｃとを一致又はｆＬ＜ｆｃを満足するように設定すること、或いは、広帯域フィルタの上限側カットオフ周波数ｆＨとフィルタ回路１００でハイパスフィルタを構成した場合のカットオフ周波数ｆｃとを一致又はｆＨ＞ｆｃを満足するように設定することによって、広帯域フィルタ（第２のフィルタ部２４）のカットオフ周波数と、フィルタ回路（第１のフィルタ部２２）１００のカットオフ周波数間の通過帯域を有するバンドパスフィルタを構成することができる。
【００５４】
なお、上記第４の実施の形態において、前記第１のフィルタ部２２と、第２のフィルタ部２４との順番を入れ替え、第２のフィルタ部２４によって、帯域通過フィルタ処理を行った後、ローパスフィルタ或いはハイパスフィルタ処理を行うようにしてもよく、この場合も上記と同等の作用効果を得ることができる。
また、この場合も前記第１のフィルタ部２２として前記第２の実施の形態におけるフィルタ回路を適用することができ、この場合も上記と同等の作用効果を得ることができる。
【００５５】
また、このとき、第１のフィルタ部２２を構成するスイッチ回路ＳＷ１及びＳＷ２と、第２のフィルタ部２４とを、同一基体上に形成するようにしてもよく、このようにすることによってフィルタ回路４００の小型化を図ることができる。
なお、上記第１から第４の形態においては、一のインダクタと、一のキャパシタとを用いてフィルタ回路を構成するようにした場合について説明したが、これに限るものではない。例えば、図１０（ａ）に示すように、図１のフィルタ回路１００に対し、インダクタＬ１と直列にキャパシタＣｍを追加し、さらに、キャパシタＣと直列にインダクタＬｍを追加した構成のフィルタ回路１００ａ、或いは図１０（ｂ）に示すように、インダクタＬ１に並列にキャパシタＣｍを追加し、また、キャパシタＣに並列にインダクタＬｍを追加した構成のフィルタ回路１００ｂを構成することも可能である。要は、基本となるフィルタ回路を構成する一つのインダクタ及びこのインダクタの一端に接続された一つのキャパシタとを少なくとも備え、インダクタの他端側及びキャパシタの他端側の接続先を切り替えることで、ローパスフィルタ特性を有する回路とハイパスフィルタ特性を有する回路、もしくはそれに準ずるフィルタ特性を有する回路を構成することができればよく、基本のフィルタ回路を構成するインダクタ及びキャパシタに対し、さらに、これらインダクタやキャパシタのばらつきやの電力損失の低減を図る目的等で、これらに対して並列或いは直列にキャパシタやインダクタ等を接続した構成であってもよい。
【００５６】
また、上記第１から第４の実施の形態のいずれかにおけるフィルタ回路を用いて、例えば、インピーダンス整合回路等を併せて構成するようにしてもよい。上述のように、良好なフィルタ特性を有するフィルタ回路を実現することができるから、このフィルタ回路を用いることで、より理想的な回路特性を有するインピーダンス整合回路を実現することができる。
【００５７】
次に、本発明の第５の実施の形態を説明する。
なお、この第５の実施の形態から第８の実施の形態は、本発明におけるインピーダンス回路網を、整合回路に適用したものである。
図１１は、整合回路１１００の一例を示す回路図である。
図１１（ａ）に示すように、整合回路１１００は、上記第１の実施の形態におけるフィルタ回路１００と同様に、集中定数素子であるインダクタＬ１及びキャパシタＣ１と、スイッチ回路ＳＷ１及びＳＷ２とから構成されている。
【００５８】
そして、前記インダクタＬ１の一端と前記キャパシタＣ１の一端とが接続され、これが信号入力端を構成している。また、前記インダクタＬ１の他端はスイッチ回路ＳＷ１に接続され、前記キャパシタＣ１の他端はスイッチ回路ＳＷ２に接続されている。
前記スイッチ回路ＳＷ１は、前記インダクタＬ１の他端を、接地側及び信号出力端側の何れか一方に選択的に接続し、同様に、前記スイッチ回路ＳＷ２は、前記キャパシタＣ１の他端を接地側及び信号出力端側の何れか一方に選択的に接続する。また、これらスイッチ回路ＳＷ１及びＳＷ２は連動して動作し、前記インダクタＬ１及びキャパシタＣ１の何れか一方を接地側、他方を信号出力端側に接続するよう動作する。
【００５９】
なお、前記インダクタＬ１が第１のインピーダンス素子に対応し、前記キャパシタＣ1が第２のインピーダンス素子に対応している。また、前記スイッチ回路ＳＷ１、ＳＷ２が第１のスイッチ及び第２のスイッチに対応し、前記スイッチ回路ＳＷ１、ＳＷ２としては、例えば、半導体による能動素子や機械スイッチ、或いはＭＥＭＳスイッチを適用することができる。要は、前記インダクタＬ１及びキャパシタＣ１の接続先の切り替えを行うことができれば、どのようなスイッチであっても適用することができる。
【００６０】
また、前記スイッチ回路ＳＷ１、ＳＷ２は、例えば、使用時に手動によって切り替えるようにしてもよく、また、入力信号の周波数帯域を検出するようにし、これに応じて、自動的に切り替えるようにしてもよい。
ここで、図１１（ａ）に示すように前記スイッチ回路ＳＷ１及びＳＷ２により、インダクタＬ１を信号出力端側、キャパシタＣ１を接地側に接続した場合、これはすなわち、ローパスフィルタ型の整合回路となる。したがって、適切な素子定数の素子を使用することで、整合対象である能動素子と整合のとれた信号源インピーダンス特性を、整合回路１１００の信号出力端で実現することができる。
【００６１】
図１２（ａ）は、低周波側信号ｆ１として、例えば、無線ＬＡＮシステムにおける２．４ＧＨｚ帯域において、例えば信号入力端側を５０Ω終端した場合の前記整合回路１１００において、適切な定数を使用した場合のインピーダンス特性を表したものである。図１２（ａ）にマーカＭ１で示すように、２．４ＧＨｚ帯域において、誘導性のインピーダンス特性を有している。
【００６２】
逆に、図１１（ｂ）に示すように、前記スイッチ回路ＳＷ１及びＳＷ２により、キャパシタＣ１を信号出力端側、インダクタＬ１を接地側に接続した場合、これはすなわち、ハイパスフィルタ型の整合回路となる。したがって、適切な素子定数を使用することで、整合対象の能動素子と整合のとれた信号源インピーダンス特性を、整合回路１１００の信号出力端で実現することができる。
【００６３】
図１２（ｂ）は、高周波側信号ｆ２として、例えば、無線ＬＡＮシステムにおける５ＧＨｚ帯域において、例えば信号入力端側を５０Ω終端した場合の前記整合回路において、適切な定数を使用した場合のインピーダンス特性を表したものである。図１２（ｂ）にマーカＭ２で示すように、５ＧＨｚ帯域において、容量性のインピーダンス特性を有している。
【００６４】
このように、一つの整合回路において入出力インピーダンスの変更が可能となり、素子定数を適切に設定することで、一つの整合回路によって、二つの周波数帯域に適した整合回路を実現することができる。
したがって、従来のように、周波数帯域毎に適した整合回路を設ける必要はなく、一の整合回路によって実現することができるから、複数の周波数帯域を扱う、無線通信装置等において、装置全体の小型化を図ることができると共に、コスト削減を図ることができる。
【００６５】
特に、２．４ＧＨｚ帯域及び５ＧＨｚ帯域の２つの信号を処理する場合等、高周波域が低周波域の２倍の周波数特性であり、双方の信号帯域の分離をしやすい信号帯域について処理を行う場合には、信号帯域をより高精度に分離することができ、好適である。
次に、本発明の第６の実施の形態を説明する。
図１３は、整合回路を備えた増幅素子の一例を示すブロック図であって、増幅素子１の入力側に入力整合回路２が設けられ、増幅素子１の出力側に出力整合回路３が設けられている。
【００６６】
前記入力整合回路２は、図１４（ａ）に示すように、上記第５の実施の形態に示す整合回路１１００で構成されている。
また、前記出力整合回路３は、前記図１１（ａ）に示す、整合回路１１００において、信号入力端と信号出力端とが逆になるように構成されている。つまり、図１４（ａ）に示すように、スイッチ回路ＳＷ３によって、インダクタＬ２の一端が信号入力端と接地との何れかに接続され、インダクタＬ２の他端が信号出力端を構成している。また、スイッチ回路ＳＷ４によって、キャパシタＣ２の一端が、信号入力端と接地との何れかに接続され、キャパシタＣ２の他端が、前記インダクタＬ２の信号出力端を構成する側の一端と接続されている。そして、スイッチ回路ＳＷ３及びＳＷ４は連動して動作し、前記インダクタＬ２及びキャパシタＣ２の何れか一方を前記信号入力端と接続し、他端を接地するようになっている。
【００６７】
次に、上記第６の実施の形態の動作を説明する。
今、無線ＬＡＮシステムにおいて、２．４ＧＨｚ帯域及び５ＧＨｚ帯域の２つの周波数帯域の信号に対して処理を行うものとする。
例えば、２．４ＧＨｚ帯域の低周波側信号ｆ１を増幅する場合には、図１４（ａ）に示すように、入力整合回路２及び出力整合回路３のキャパシタＣ１、Ｃ２側を接地し、インダクタＬ１を信号出力端側に接続する。つまり、増幅素子１の入力側に接続する。また、インダクタＬ２を信号入力端側、つまり増幅素子１の出力側に接続する。これによって、キャパシタＣ１、Ｃ２が接地された、ローパスフィルタ型の入力整合回路２及び出力整合回路３がそれぞれ構成される。
【００６８】
一方、５ＧＨｚ帯域の高周波側信号ｆ２を増幅する場合には、図１４（ｂ）に示すように、インダクタＬ１、Ｌ２側を接地し、キャパシタＣ１を増幅素子１の入力側に接続し、また、キャパシタＣ２を増幅素子１の出力側に接続する。これによって、インダクタＬ１、Ｌ２側が接地された、ハイパスフィルタ型の入力整合回路２及び出力整合回路３がそれぞれ構成される。
【００６９】
ここで、前記第５の実施の形態と同様に、入力整合回路２及び出力整合回路３において、それぞれの素子定数を、ローパスフィルタ型整合回路を構成したときに、２．４ＧＨｚ帯域で前記図１２（ａ）に示すように、誘導性のインピーダンス特性を持ち、また、ハイパスフィルタ型整合回路を構成したときに、５ＧＨｚ帯域で前記図１２（ｂ）に示すように、容量性のインピーダンス特性を持つように設定しておく。
【００７０】
そして、２．４ＧＨｚ帯域の場合には、スイッチ回路ＳＷ１〜ＳＷ４を操作してローパスフィルタ型整合回路を構成することによって、誘導性のインピーダンス特性を有する整合回路が構成され、また、５ＧＨｚ帯域の場合には、スイッチ回路ＳＷ１〜ＳＷ４を操作してハイパスフィルタ型整合回路を構成することによって、容量性のインピーダンス特性を有する整合回路が構成されることになる。よって、二つの異なる周波数帯域の信号に対し、一対の入力及び出力整合回路を設けることで、各周波数帯域に適した整合回路を実現することができる。
【００７１】
特に、一般に、増幅素子の入力及び出力インピーダンスは、周波数が高くなるに伴って容量性から誘導性に移行する。したがって、これに接続する整合回路のインピーダンスは周波数が高くなるに伴って誘導性から容量性へ移行する必要がある。上述のように、図１１に示すように整合回路を構成することで、一つの整合回路によって周波数が低いときには誘導性、周波数が高いときには容量性のインピーダンス特性を実現することができるから、増幅素子の入力整合回路及び出力整合回路として好適である。
【００７２】
また、特に、増幅素子１の整合回路を構成する場合には、使用する周波数帯域を含む広帯域な整合回路を用いた場合、所望とする周波数帯域以外の信号も増幅することになるため、増幅素子１の効率面で不利である。しかしながら、上述のように、各構成素子を適切に選定することで、所望とする周波数以外の信号が増幅されることを回避することができ、その分、増幅効率を向上させることができる。
【００７３】
また、この第６の実施の形態においては、増幅素子１と各スイッチ回路ＳＷ１〜ＳＷ４とが直接接続されていることから、これらを一つの半導体集積回路として形成するのに好適であり、このようにすることによって、回路のさらなる小型化に非常に有効である。
次に、本発明の第７の実施の形態を説明する。
この第７の実施の形態における、入力及び出力整合回路は、図１５に示すように、上記第６の実施の形態における各整合回路において、スイッチ回路と、インダクタ及びキャパシタで構成される整合回路部との位置が逆になっている。
【００７４】
つまり、この第７の実施の形態における入力整合回路２ａは、図１５（ａ）に示すように、インダクタＬ１の一端とキャパシタＣ１の一端とが接続されこれらの接続点が、増幅素子１の入力側に接続されている。そして、スイッチ回路ＳＷ１及びＳＷ２によって、前記インダクタＬ１の他端及びキャパシタＣ１の他端の何れか一方が信号入力端に接続され、他方が接地されるようになっている。
【００７５】
同様に、出力整合回路３ａは、インダクタＬ２の一端とキャパシタＣ２の一端とが接続されて、これらの接続点が増幅素子１の出力側に接続されている。そして、スイッチ回路ＳＷ３及びＳＷ４によって、前記インダクタＬ２の他端とキャパシタＣ２の他端との何れか一方が信号出力端に接続され、他方が接地されるようになっている。
したがって、この場合も上記第２の実施の形態と同様に、例えば２．４ＧＨｚ帯域の低周波側信号ｆ１を処理する場合には、スイッチ回路ＳＷ１〜ＳＷ４を操作して、図１５（ａ）に示すように、ローパスフィルタ型の入力整合回路２ａ及び出力整合回路３ａを構成し、例えば５ＧＨｚ帯域等の高周波域側信号ｆ２を処理する場合には、図１５（ｂ）に示すように、ハイパスフィルタ型の入力整合回路２ａ及び出力整合回路３ａを構成する。このようにすることによって、この場合も上記第６の実施の形態と同等の作用効果を得ることができる。
【００７６】
次に、本発明の第８の実施の形態を説明する。
この第８の実施の形態は、図１６に示すように、上記第６の実施の形態における整合回路において、インダクタとして、分布定数素子で構成したインダクタＬｄ１、Ｌｄ２を用いて整合回路を構成したものである。つまり、入力整合回路２ｂ及び出力整合回路３ｂをそれぞれ分布定数回路で構成している。
【００７７】
この場合も、スイッチ回路ＳＷ１〜ＳＷ４を操作することで、誘導性及び容量性のインピーダンス特性を得ることができるから、集中定数回路だけでなく、分布定数回路においても適用することができる。
なお、上記第８の実施の形態においては、上記第６の実施の形態において、分布定数素子で構成した場合について説明したが、上記第７の実施の形態においても、分布定数素子で構成することができることはいうまでもない。また、インダクタを分布定数素子で構成した場合について説明したが、各キャパシタを分布定数素子で構成した場合、或いは、インダクタ及びキャパシタを共に分布定数素子で構成した場合であっても適用することができる。
【００７８】
なお、上記第６から第８の実施の形態において、増幅素子１、入力整合回路２のスイッチ回路ＳＷ１及びＳＷ２、出力整合回路３のスイッチ回路ＳＷ３及びＳＷ４を同一の能動素子基板上に形成するようにしてもよい。つまり、例えば、上記第６の実施の形態の場合には、図１４に示すように、一点鎖線で囲んだ、増幅素子１、入力整合回路２のスイッチ回路ＳＷ１及びＳＷ２、出力整合回路３のスイッチ回路ＳＷ３及びＳＷ４の部分を同一基板上に形成するようにしてもよい。このようにすることで、回路全体を、より容易に小型化することができる。
【００７９】
なお、上記第５から第８の実施の形態においては、２．４ＧＨｚ帯域及び５ＧＨｚ帯域の２つの周波数帯域の信号を入力する場合について説明したが、これに限るものではなく、例えばＧＳＭ方式における、９００ＭＨｚ帯域及び１．８ＧＨｚ／１．９ＧＨｚ帯域の切り替え等、任意の周波数帯域の信号を入力することができる。
また、上記第５から第８の実施の形態においては、一のインダクタと、一のキャパシタとを用いて整合回路を構成するようにした場合について説明したが、これに限るものではない。例えば、図１７（ａ）に示すように、図１１の整合回路１１００に対し、インダクタＬ１と直列にキャパシタＣｍを追加し、さらに、キャパシタＣ１と直列にインダクタＬｍを追加した構成のフィルタ回路１１００ａ、或いは図１７（ｂ）に示すように、インダクタＬ１に並列にキャパシタＣｍを追加し、また、キャパシタＣ１に並列にインダクタＬｍを追加した構成のフィルタ回路１１００ｂを構成することも可能である。要は、基本となる整合回路を構成する一つのインダクタ及びこのインダクタの一端に接続された一つのキャパシタを少なくとも備え、これらの定数を最適な値に設定し、インダクタ及びキャパシタの他端側の接続先を切り替えることで、接続される回路の各周波数帯域において要求されるインピーダンス特性を供給することができればよい。
【００８０】
また、上記第５から第８の実施の形態においては、整合対象の回路として増幅素子１を適用した場合について説明したが、これに限るものではなく、トランジスタ等の能動素子、或いはフィルタ特性を有する回路等、整合を行う必要のある回路であれば適用することができる。
また、上記各実施の形態においては、図１８（ｂ）に示すように、例えばインダクタから構成される第１のインピーダンス素子ＩＭ１と、例えばコンデンサから構成される第２のインピーダンス素子ＩＭ２の一端をスイッチ回路ＳＷ１、ＳＷ２により信号の入力又は出力端ｉｏ１に接続するか、又は接地するようにした場合について説明したが、これに限るものではなく、結果的に、第１のインピーダンス素子ＩＭ１と第２のインピーダンス素子ＩＭ２との何れか一方を入力又は出力端ｉｏ１に接続し、他方を接地するような構成となっていれば、２以上のスイッチ回路ＳＷを設けてもよく、また、どの位置にスイッチ回路ＳＷを配置するようにしてもよい。
【００８１】
例えば、図１８（ａ）に示すように、スイッチ回路ＳＷ１及びＳＷ２と信号の入力又は出力端ｉｏ１との間に、さらにスイッチ回路ＳＷ３を設け、スイッチ回路ＳＷ１を、第１のインピーダンス素子ＩＭ１の一端を接地するためのスイッチ回路、第２のスイッチ回路ＳＷ２を、第２のインピーダンス素子ＩＭ２の一端を接地するためのスイッチ回路として動作させる。さらに、前記スイッチ回路ＳＷ３を、第１のインピーダンス素子ＩＭ１の一端及び第２のインピーダンス素子ＩＭ２の一端の何れかを選択的に入力又は出力端ｉｏ１に接続するためのスイッチ回路として動作させるようにしてもよい。この場合、図１８（ａ）に示すように、スイッチ回路ＳＷ１を遮断状態、スイッチ回路ＳＷ３を第１のインピーダンス素子ＩＭ１側に切り替え、スイッチ回路ＳＷ２を導通状態とすることによって、ハイパスフィルタ或いはローパスフィルタの何れか一方の特性を有するフィルタ回路或いは整合回路を形成することができる。逆に、スイッチ回路ＳＷ１を導通状態、スイッチ回路ＳＷ３を第２のインピーダンス素子ＩＭ２側に切り替え、スイッチ回路ＳＷ２を遮断状態とすることによって、ハイパスフィルタ或いはローパスフィルタの何れか他方の特性を有するフィルタ回路或いは整合回路を形成することができる。
【００８２】
ここで、例えば、図１８（ｂ）に示すように、スイッチ回路ＳＷ１及びＳＷ２によって、第１のインピーダンス素子ＩＭ１及び第２のインピーダンス素子ＩＭ２と、入力又は出力端ｉｏ１との接続を切り替えるようにした場合、図１８（ｂ）に示すように、第１のインピーダンス素子ＩＭ１と入力又は出力端ｉｏ１を接続してフィルタ回路或いは整合回路を構成した場合、入力又は出力端ｉｏ１のスイッチＳＷ２と接続される側の信号経路終端が開放状態となり、それにより回路間に不整合が生じ、反射波が生じる場合がある。このため、場合によっては、主信号に悪影響を与える可能性が考えられる。しかしながら、図１８（ａ）に示すように、スイッチ回路ＳＷ１及びＳＷ２と入力又は出力端ｉｏ１との間にスイッチ回路ＳＷ３を介挿することによって、入力又は出力端ｉｏ１は、各信号経路の端部は、スイッチ回路ＳＷ１からＳＷ３の何れかに接続されることになって、信号経路が開放状態となることはないから、信号経路が開放状態であることに起因する反射波によって悪影響を受けることを回避することができる。
【００８３】
なお、上記スイッチの配置において、各スイッチ間の距離が可能な限り近接していることが望ましく、特に、その間隔が１／１０波長以下であることが特性上望ましい。このようにすることによって、上記反射波による特性の影響抑制の点で、より効果的である。
また、上記各実施の形態においては、上記フィルタ回路や整合回路を無線ＬＡＮシステムに適用した場合について説明したが、これに限るものではなく、図１９に示すように、無線通信装置や電子機器等、フィルタ回路や整合回路を用いて処理を行う装置や回路等であれば、高周波回路や無線回路に限らず適用することができ、これら装置や回路の小型化を図ることができ、特に、複数帯域の周波数を切り替えて処理を行うような装置或いは回路に有効である。
【００８４】
なお、図１９は、無線通信装置のフロントエンド部に適用した場合の概略構成を示したものである。周波数の異なる低周波側信号ｆ１と高周波側信号ｆ２とを受信可能に構成する場合、従来の方式では、図２０に示すように、各信号毎に対応したフィルタ回路や整合回路を設ける必要があるため、回路構成が複雑となるが、上記実施の形態のフィルタ回路や整合回路を適用することにより、図１９に示すように、部品点数の削減を図ることができる。
【図面の簡単な説明】
【００８５】
【図１】本発明のインピーダンス回路網を適用した第１の実施の形態におけるフィルタ回路の一例を示す回路図である。
【図２】第１の実施の形態におけるフィルタ回路の通過特性図である。
【図３】第１の実施の形態におけるフィルタ回路のシミュレーション結果である。
【図４】第２の実施の形態におけるフィルタ回路の一例を示す回路図である。
【図５】第２の実施の形態におけるフィルタ回路のシミュレーション結果である。
【図６】第３の実施の形態におけるフィルタ回路のブロック図である。
【図７】第４の実施の形態におけるフィルタ回路のブロック図である。
【図８】図７の第２のフィルタ部の周波数特性である。
【図９】第４の実施の形態におけるフィルタ回路の通過特性図である。
【図１０】フィルタ回路のその他の例である。
【図１１】本発明のインピーダンス回路網を適用した第５の実施の形態における整合回路の一例を示す回路図である。
【図１２】第５の実施の形態における整合回路のインピーダンス特性を表すスミスチャートである。
【図１３】第６の実施の形態における、整合回路を備えた増幅素子の構成図である。
【図１４】図１３の各整合回路の一例を示す回路図である。
【図１５】第７の実施の形態における、整合回路の一例を示す回路図である。
【図１６】第８の実施の形態における、整合回路の一例を示す回路図である。
【図１７】整合回路のその他の例を示す回路図である。
【図１８】インピーダンス回路網のその他の例を示す回路図である。
【図１９】本発明におけるインピーダンス回路網を適用した無線通信装置のフロントエンド部の構成の一例である。
【図２０】従来の無線通信機器における複数周波数を使用する場合のフロントエンド部構成図である。
【図２１】従来のフィルタ回路の一例である。
【図２２】従来の整合回路を備えた増幅素子の構成図である。
【符号の説明】
【００８６】
Ｌ１  インダクタ、Ｃ  キャパシタ、ＳＷ１，ＳＷ２  スイッチ回路
【図１】
2005124126.tif 000003
【図２】
2005124126.tif 000004
【図３】
2005124126.tif 000005
【図４】
2005124126.tif 000006
【図５】
2005124126.tif 000007
【図６】
2005124126.tif 000008
【図７】
2005124126.tif 000009
【図８】
2005124126.tif 000010
【図９】
2005124126.tif 000011
【図１０】
2005124126.tif 000012
【図１１】
2005124126.tif 000013
【図１２】
2005124126.tif 000014
【図１３】
2005124126.tif 000015
【図１４】
2005124126.tif 000016
【図１５】
2005124126.tif 000017
【図１６】
2005124126.tif 000018
【図１７】
2005124126.tif 000019
【図１８】
2005124126.tif 000020
【図１９】
2005124126.tif 000021
【図２０】
2005124126.tif 000022
【図２１】
2005124126.tif 000023
【図２２】
2005124126.tif 000024