(57)【要約】【課題】  ＰＤＰ装置のスキャンドライバを複数の駆動ＩＣを利用して実現する場合の動作条件を改善することを目的とする。【解決手段】  複数の電極Yと、複数の電極を駆動する駆動回路12,12O,12Eとを備えるプラズマディスプレイ装置であって、駆動回路は、複数の駆動信号を独立して出力可能な複数の出力を有する複数の同一の駆動ＩＣ21を備え、複数の駆動ＩＣの複数の出力の一部は使用されず、複数の駆動ＩＣのそれぞれ使用されない出力の数が略等しい。【選択図】      図８
2005215138.tif 000002
【特許請求の範囲】
【請求項１】
複数の電極と、該複数の電極を駆動する駆動回路とを備えるプラズマディスプレイ装置であって、
前記駆動回路は、複数の駆動信号を独立して出力可能な複数の出力を有する複数の同一の駆動ＩＣを備え、前記複数の駆動ＩＣの複数の出力の一部は使用されず、前記複数の駆動ＩＣのそれぞれ使用されない出力の数が略等しいことを特徴とするプラズマディスプレイ装置。
【請求項２】
前記複数個の駆動信号を合わせて駆動される前記電極は、維持放電が行われる維持電極対の一方であって、アドレス動作時に走査パルスが印加される走査電極である請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記駆動ＩＣは、クロックに応じて入力データを順次シフトするシフトレジスタと、ラッチ信号に応じて前記シフトレジスタの出力をラッチして出力するラッチ回路と、前記ラッチ回路の各出力に応じた駆動信号を出力する複数のドライバとを備える請求項２に記載のプラズマディスプレイ装置。
【請求項４】
各駆動ＩＣの前記シフトレジスタにおいて使用する出力数分のシフトを計数するカウンタを備え、該カウンタは、前段の駆動ＩＣによる前記出力数分の出力が終了した後、次段の駆動ＩＣが出力を開始するように制御する請求項３に記載のプラズマディスプレイ装置。
【請求項５】
当該プラズマディスプレイ装置は、複数の共通維持電極と、複数の走査電極が交互に配置され、前記共通維持電極と前記走査電極のすべての間に表示ラインを形成する請求項１から４のいずれか１項に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パーソナルコンピュータやワークステーションなどのディスプレイ装置、平面型テレビジョン、広告や情報などの表示に使用されるプラズマディスプレイ装置（ＰＤＰ装置）に関する。
【背景技術】
【０００２】
ＡＣ型カラーＰＤＰ装置には、２電極型や３電極型、表示するセルを規定する期間（アドレス期間）と表示点灯のための放電を行う表示期間（サステイン期間）とが順次シフトするアドレス・表示非分離方式とそれらを分離したアドレス・表示分離方式など各種の方式がある。ＰＤＰ装置の大部分の方式では、互いに平行に設けられた複数の電極が交差する構成を少なくとも有し、各電極を独立して駆動する必要がある。本発明は、このような複数の電極を独立して駆動する構成を有するＰＤＰ装置であれば、どのような方式のＰＤＰ装置にも適用可能であるが、ここでは現在実用化されてもっとも広く使用されている３電極型のアドレス・表示分離方式のＰＤＰ装置を例として説明を行う。しかし、本発明はこれに限定されるものではない。
【０００３】
図１は、３電極型のアドレス・表示分離方式のＰＤＰ装置の基本構成を示す図である。プラズマディスプレイパネル１０を構成する第１の基板に、維持（Ｘ）電極と走査（Ｙ）電極を交互に平行に設け、誘電体層で覆う。第１の基板に対向する第２の基板にＸ及びＹ電極に垂直な方向に伸びるアドレス電極を設け、電極表面を誘電体層で覆う。第２の基板上には更に、アドレス電極の間にアドレス電極と平行に伸びるストライプ状の隔壁、又はアドレス電極の間及びＸとＹ電極の組の間に配置される２次元格子状の隔壁を設け、隔壁の溝に蛍光体層を形成した後第１と第２基板を所定の間隔で貼り合せる。この第１と第２の基板の間に放電空間が形成され、ネオンやキセノンなどを混合した放電ガスが封入される。隣接するＸ電極とＹ電極の組とアドレス電極の交差部分に表示セルが形成される。後述するＡＬＩＳ方式以外の通常の方式のＰＤＰ装置では、表示セルが形成されるのは同じ組のＸ電極とＹ電極の間であり、隣接する他の組のＸ電極とＹ電極の間には表示セルは形成されない。
【０００４】
図１に示すように、ＰＤＰ装置は、プラズマディスプレイパネル１０の他に、アドレス電極を駆動するアドレスドライバ１１と、Ｙ電極を駆動するＹスキャンドライバ１２と、Ｙスキャンドライバ１２にＹサステイン信号を供給するＹサステイン回路１３と、Ｘ電極にＸサステイン信号を供給するように駆動するＸサステイン回路１４と、各部の制御を行う制御回路１５とを有する。図示のように、Ｘサステイン回路１４は１出力を有するだけで、共通に接続されたＸ電極を駆動する。これに対して、Ｙスキャンドライバ１２はＹ電極をそれぞれ独立して駆動し、アドレスドライバ１１はアドレス電極をそれぞれ独立して駆動する。
【０００５】
図２は、図１のＰＤＰ装置の駆動波形を示す図である。アドレス・表示分離方式のＰＤＰ装置の基本駆動シーケンスは、全表示セルを一様な状態にするリセット期間と、点灯する表示セルを選択するアドレス期間と、選択した表示セルを発光させるサステイン期間とを有する。ＰＤＰ装置では、各表示セルの点灯／非点灯が選択できるだけで、発光の強度を制御することはできない。そこで、１表示フレームを図２のような基本駆動シーケンスを有する複数のサブフレームで構成し、各サブフレームにおいて各表示セルの点灯／非点灯を選択し、各サブフレームの輝度を組み合わせて階調表示を行う。階調表示を効率よく行えるように、各サブフレームの輝度比、すなわち各サブフレームのサステイン期間において印加されるサステインパルス数を、例えば、１：２：４：８という具合に異なるようにしている。
【０００６】
図２に示すように、リセット期間においては、全アドレス電極に電圧Ｖａを印加し、共通のＸ電極にＶｗを印加し、すべてのＹ電極の０Ｖを印加する。これにより全表示セルのＸ電極とアドレス電極及びＹ電極の間で放電が発生し、全表示セルが一様な状態になる。次のアドレス期間には、共通のＸ電極に電圧Ｖｘを印加し、全Ｙ電極に−Ｖｙ１を印加した状態で、Ｙ電極に−Ｖｙのスキャンパルスを順次印加し、スキャンパルスの印加に同期して点灯する表示セルのアドレス電極に電圧Ｖａのアドレスパルスを印加する。スキャンパルスの印加されたＹ電極とアドレスパルスの印加されたアドレス電極の間でアドレス放電が発生し、点灯する表示セルの電極上の誘電体層の表面に壁電荷が蓄積される。スキャンパルスを全Ｙ電極に順次印加しながらアドレスパルスを印加することにより、全面で点灯する表示セルが選択される。サステイン期間においては、アドレス電極に電圧Ｖａを印加した状態で、Ｙ電極とＸ電極に交互に電圧Ｖｓのサステインパルスを印加する。アドレス期間に壁電荷が形成された表示セルでは、壁電荷による電圧がサステインパルスの電圧Ｖｓに重畳されて放電開始電圧を超えるのでサステイン放電が発生するが、アドレス期間に壁電荷が形成されなかった表示セルでは、壁電荷による電圧がないのでサステインパルスの電圧Ｖｓだけでは放電開始電圧を超えずサステイン放電は発生しない。サステイン放電の発生した表示セルでは、サステイン放電により逆極性の壁電荷が形成されるので、次にＸ電極にサステインパルスを印加するとサステイン放電が発生する。以下サステインパルスの印加を繰り返すと選択された表示セルでサステイン放電が繰り返される。
【０００７】
図３は、図１及び図２で説明したＰＤＰ装置の各駆動回路の構成例を示す図である。アドレスドライバ１１は、電圧Ｖａの電源とＧＮＤ電源の間に直列に接続された２個のトランジスタＡＴ１とＡＴ２で構成されるドライバ回路１６を、アドレス電極の本数分有する。トランジスタＡＴ１とＡＴ２の接続ノードが各アドレス電極に接続される。トランジスタＡＴ１をオンするとアドレス電極に電圧Ｖａが印加され、トランジスタＡＴ２をオンするとアドレス電極に０Ｖが印加される。
【０００８】
Ｙスキャンドライバ１２は、電圧−Ｖｙ１の電源と電圧−Ｖｙの電源の間に直列に接続された２個のトランジスタＳＴ１及びＳＴ２と、２個のトランジスタＳＴ１とＳＴ２の接続ノードに接続された２個のダイオードＤ１とＤ２で構成されるドライバ回路１７を、Ｙ電極の本数分有する。ダイオードＤ１はＹサステイン回路１３のトランジスタを介してＧＮＤ電源に接続され、ダイオードＤ２はＹサステイン回路１３のトランジスタを介して電圧Ｖｓの電源に接続される。アドレス期間には、Ｙサステイン回路１３の両方のトランジスタをオフ状態にし、トランジスタＳＴ１をオン状態にして電圧−Ｖｙ１を出力した状態で、スキャンパルスを印加する時には、ＳＴ１をオフ状態にすると同時にＳＴ２をオン状態にする。サステイン期間には、ＳＴ１とＳＴ２をオフ状態にし、Ｙサステイン回路１３の２個のトランジスタを交互にオン状態とオフ状態にする。これにより、ダイオードＤ１とＤ２を介してＹサステイン回路１３からＶｓとＧＮＤが交互に印加される。
【０００９】
Ｘサステイン回路１４は、電圧Ｖｗ、Ｖｘ、Ｖｓ及び０Ｖ（ＧＮＤ）に接続するスイッチとして動作する４個のトランジスタを有し、各トランジスタをオン状態にすることにより、Ｘ電極に対応する電圧を印加できる。
【００１０】
サステイン放電（維持放電）はＸ電極とＹ電極の間で行われるので、Ｘ電極とＹ電極は維持電極と呼ばれる。また、Ｙ電極はスキャンパルス（走査パルス）が印加されるので、走査電極と呼ばれる。ここでは、Ｙ電極を走査電極、Ｘ電極を維持電極と呼ぶ。
【００１１】
上記のように、Ｙスキャンドライバ１２は、２個のトランジスタＳＴ１とＳＴ２、２個のダイオードＤ１とＤ２で構成されるドライバ回路１７を、走査（Ｙ）電極の本数分有し、各ドライバ回路１７から順次スキャンパルスを出力する。そのため、Ｙスキャンドライバ１２はシフトレジスタを更に備え、スキャンパルスの出力位置を示す信号をシフトレジスタにより順次シフトさせ、シフトレジスタの出力を複数のスキャンドライバ回路１７に入力するようにしている。また、アドレスドライバ１１は、トランジスタＡＴ１とＡＴ２で構成されるドライバ回路１６を、アドレス電極の本数分有し、各ドライバ回路１６からアドレスパルスを出力する。そのため、アドレスドライバ１１はシフトレジスタを更に備え、アドレスデータをシフトレジスタにより順次シフトさせ、アドレスデータの長さ分のシフトが終了した時にシフトレジスタの出力を複数のドライバ回路１６に入力するようにしている。
【００１２】
このように、複数の駆動信号を独立に出力するドライバは、出力するデータを設定するためのシフトレジスタを必要とするのが一般的である。そこで、シフトレジスタと、その出力をラッチするラッチ回路と、ラッチ回路の出力に応じた駆動信号を出力する複数個のドライバ回路を集積した駆動ＩＣを使用して、Ｙスキャンドライバ１２やアドレスドライバ１１を実現するのが一般的である。なお、アドレスドライバ１１に使用する駆動ＩＣにはダイオードを設ける必要はないが、Ｙスキャンドライバ１２に使用する駆動ＩＣにはダイオードを設ける。
【００１３】
駆動ＩＣに設けられるドライバ回路の個数は、１６個や６４個などであり、現状では６４個のドライバ回路を有する駆動ＩＣが広く使用されており、これに対応して６４ビットのシフトレジスタやラッチ回路が設けられている。例えば、図１に示したプラズマディスプレイパネルが１０２４×７６８の表示セル構成であれば、スキャンドライバ１２は１２個の６４ビット駆動ＩＣで構成され、それらがカスケード接続される。また、アドレスドライバ１１は１６個の６４ビット駆動ＩＣで構成され、１６ビットの表示データの各ビットが各ＩＣに供給され、１６個の６４ビット駆動ＩＣが並列に動作される。
【００１４】
図４は、駆動ＩＣ２１の構成を示す図である。ここでは６４ビットの駆動ＩＣとする。図示のように、駆動ＩＣ２１は、クロックＣＬＫに応じて入力データＤｉｎを順にシフトする６４ビットシフトレジスタ２２と、ラッチイネーブル信号ＬＥに応じて６４ビットシフトレジスタ２２の出力をラッチする６４ビットラッチ２３と、６４ビットラッチ２３の６４個の各出力に応じて駆動信号を出力する６４個の出力ドライバ２４−１〜２４−６４と、６４個の出力ドライバ２４−１〜２４−６４の各出力と電源端子ＶＨ及びＶＬの間に接続されたダイオードＤ１−１〜Ｄ１−６４及びＤ２−１〜Ｄ２−６４とを備える。６４個の出力ドライバ２４−１〜２４−６４は、出力制御信号ＯＣに応じて、６４ビットラッチ２３の６４個の各出力を選択して出力するか、出力がハイ・インピーダンス（Ｈｉ−Ｚ）状態になる。具体的には、Ｙスキャンドライバとして使用する時には、サステイン期間には出力ドライバ２４−１〜２４−６４の出力がＨｉ−Ｚになり、アドレス期間には出力ドライバ２４−１〜２４−６４から６４ビットラッチ２３の６４個の各出力に対応した出力を行う。また、サステイン期間には、電源端子ＶＨ１〜ＶＨ６４及びＶＬ１〜ＶＬ６４に交互にＧＮＤとサステイン電圧Ｖｓが供給され、ダイオードＤ１−１〜Ｄ１−６４及びＤ２−１〜Ｄ２−６４を通して走査電極にサステインパルスが印加される。
【００１５】
駆動ＩＣは、製品であるＰＤＰ装置の仕様に応じて駆動能力やビット数などの仕様が設定されることが望ましいが、ＰＤＰ装置の製造台数の関係からその仕様の駆動ＩＣの製造個数が十分に大きくならず高コストになるという問題や、新しい駆動ＩＣの製品化には長時間を要するため、ＰＤＰ装置の仕様決定後に専用ＩＣを設計して製品化したのではＰＤＰ装置の出荷が遅延し、販売の機会を逸するという問題がある。そのため、ＰＤＰ装置のドライバ回路は、既に製品化されている既製の駆動ＩＣを使用して実現する場合がある。
【００１６】
図１及び図２で説明したＰＤＰ装置の構成及び駆動波形は一例であり、他にも各種の構成及び駆動方法が提案されている。特開平９−１６０５２５号公報は、従来のＰＤＰ装置に比べて同じ本数のＸ電極及びＹ電極で２倍の表示ライン数が得られるＡＬＩＳ方式のプラズマディスプレイ装置（ＰＤＰ装置）を開示している。ＡＬＩＳ方式のＰＤＰ装置の詳細な構成については後述するが、ＡＬＩＳ方式のＰＤＰ装置におけるＹスキャンドライバを図４の駆動ＩＣを使用して実現したＹ電極と駆動ＩＣ出力の配線を、図５に示す。ここで使用されるプラズマディスプレイパネル（ＰＤＰ）１０は、３８５本の維持電極と３８４本の走査電極を備え、７６８本の表示ラインが形成される。Ｙスキャンドライバは、フィルム上に装着され、ＰＤＰ１０のＹ電極端子と異方性導電膜を用いて熱圧着にて接続するが、熱圧着装置の条件及び接続性能の点から、３８４本のＹ電極を１９２本づつの２ブロックに集約して二束の出力端子群Ｃ１、Ｃ２として接続する。また、詳細な説明は後述するが、ＡＬＩＳ方式のＰＤＰ装置の場合、奇数番目の走査電極と偶数番目の走査電極を独立して駆動する必要があり、奇数番目の走査（Ｙ）電極を駆動する奇数Ｙスキャンドライバと、偶数番目の走査電極を駆動する偶数Ｙスキャンドライバとに分ける。そのため、１ブロックの１９２本の走査電極は、９６本の奇数電極と９６本の偶数電極に分けて駆動する必要がある。
【００１７】
そこで、６４ビットの駆動ＩＣを８個使用することを考えた場合、各ＩＣの出力端子と走査電極Ｙ１−Ｙ３８４は図５に示すように接続される。具体的には、奇数番目の走査電極のうちＹ１からＹ１２７の６４本を第１の奇数ＩＣ２１−Ｏ１の出力に、Ｙ１２９からＹ１９１の３２本を第２の奇数ＩＣ２１−Ｏ２の出力に、Ｙ１９３からＹ３１９の６４本を第３の奇数ＩＣ２１−Ｏ３の出力に、Ｙ３２１からＹ３８３の３２本を第４の奇数ＩＣ２１−Ｏ４の出力に接続し、偶数番目の走査電極のうちＹ２からＹ１２８の６４本を第１の偶数ＩＣ２１−Ｅ１の出力に、Ｙ１３０からＹ１９２の３２本を第２の偶数ＩＣ２１−Ｅ２の出力に、Ｙ１９４からＹ３２０の６４本を第３の偶数ＩＣ２１−Ｅ３の出力に、Ｙ３２２からＹ３８４の３２本を第４の偶数ＩＣ２１−Ｅ４の出力に接続する。信号ＯＳＤ１はアドレス期間の前半の開始を指示する信号であり、信号ＥＳＤ１はアドレス期間の後半の開始を指示する信号であり、それぞれ第１の奇数ＩＣ２１−Ｏ１と第１の偶数ＩＣ２１−Ｅ１にデータ入力信号Ｄｉｎとして入力される。また、信号ＯＳＤ２及び信号ＥＳＤ２が、第３の奇数ＩＣ２１−Ｏ３及び第３の偶数ＩＣ２１−Ｅ３に、データ入力信号Ｄｉｎとして入力される。なお、各ＩＣにはクロック信号ＣＬＫが接続され、クロックサイクルが同期した動作を行なっているが、図５ではクロック信号ＣＬＫの接続を省略した図となっており、これは以降の図でも同じである。
【００１８】
アドレス期間の前半の開始時に信号ＯＳＤ１が入力されると、第１の奇数ＩＣ２１−Ｏ１がクロック信号ＣＬＫのサイクルに従ってシフト動作を開始して、Ｙ１からＹ１２７の６４本の奇数番目の走査電極に順次走査パルスを出力する。第１の奇数ＩＣ２１−Ｏ１は、Ｙ１２７に走査パルスを出力すると同時にキャリィＣを出力する。第２の奇数ＩＣ２１−Ｏ２は、キャリィＣがデータ入力信号Ｄｉｎとして入力されるとシフト動作を開始し、Ｙ１２７に走査パルスが出力された次のクロックサイクルから、Ｙ１２９からＹ１９１の３２本の奇数番目の走査電極に順次走査パルスを出力する。なお、第２の奇数ＩＣ２１−Ｏ２は、３２個の走査パルス後も３２個分の走査パルスを順次出力するが、これらの出力は走査電極に接続されていないのでＰＤＰ装置の動作には影響しない。
【００１９】
Ｙ１からＹ１９１まで走査パルスが出力された後のタイミングで、信号ＯＳＤ２が入力され、第３の奇数ＩＣ２１−Ｏ３はシフト動作を開始し、Ｙ１９３からＹ３１９の６４本の奇数番目の走査電極に順次走査パルスを出力する。そして、第４の奇数ＩＣ２１−Ｏ４も、前段ＩＣのキャリィＣ出力を受けた後、Ｙ３２１からＹ３８３の３２本の奇数番目の走査電極に順次走査パルスを出力する。
【００２０】
アドレス期間の後半の開始時に信号ＥＳＤ１が入力されると、同様の動作が行われ、偶数番目の走査電極に順次走査パルスが出力される。
【００２１】
以上のように、従来は、複数の駆動ＩＣを使用する場合、前段の駆動ＩＣの出力するキャリィ出力を後段の駆動ＩＣのデータ入力Ｄｉｎに入力するようにカスケード接続していた。そのため、図５のように駆動ＩＣの出力の一部が使用されない場合、１番目と３番目の奇数及び偶数駆動ＩＣの出力はすべて使用し、２番目と４番目の奇数及び偶数駆動ＩＣの出力の一部を使用しないような配線を成していた。言い換えれば、駆動ＩＣの使用されない出力が偏在していた。
【００２２】
【特許文献１】特開平９−１６０５２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
近年、プラズマディスプレイパネルは益々大型化され、電極本数が増加しているだけでなく、各電極の駆動容量及び放電電流も増加しており、駆動能力の高い駆動ＩＣが必要とされるようになっている。特に、特開平９−１６０５２５号公報に記載のＡＬＩＳ方式のＰＤＰ装置は、通常型と同じ表示ライン数のパネルを半分の走査電極数及び維持電極数で実現できるため、製造効率が高く、高輝度の表示が行えるという利点があるが、走査電極の駆動容量及び放電電流が通常型の約２倍に増加する場合があるため、駆動能力の大幅に高い駆動ＩＣが必要である。
【００２４】
特に、ＰＤＰ装置に使用する駆動ＩＣの場合、個別のドライバ回路の駆動能力だけでなく、ドライバ回路の動作による発熱が大きな問題である。例えば、Ｙスキャンドライバ１２の場合、各ドライブ回路のトランジスタＳＴ１とＳＴ２で構成される部分は、アドレス期間中に１回だけオンする。そのため、走査電極の駆動容量が増加すればそれに応じてドライブ回路の発熱は増加するが、発熱の影響はそれほど大きくはない。これに対して、ダイオードＤ１とＤ２で構成される部分は、サステイン期間中にすべてのドライブ回路１７においてオン／オフ動作を繰り返すので、たとえトランジスタに比べてオン抵抗が小さくてもＩＣ全体での発熱は非常に大きくなる。発熱を抑えるためには、１フレームにおけるサステインパルス数を制限する必要が生じ、ＰＤＰ装置の表示輝度を高くできないという問題がある。言い換えれば、駆動ＩＣの駆動能力の制限により、それを使用するＰＤＰ装置の性能にも制限が生じてしまうという問題がある。
【００２５】
図５に示した従来例の場合、１番目と３番目の奇数及び偶数駆動ＩＣは出力がすべて使用されるため発熱が大きいが、２番目と４番目の奇数及び偶数駆動ＩＣは出力の一部だけが使用されるため発熱が小さい。そのため、走査電極の駆動条件は、条件の厳しい、１番目と３番目の奇数及び偶数駆動ＩＣにより制限されることになる。
【００２６】
本発明は、プラズマディスプレイパネルを使用するＰＤＰ装置を、複数の駆動ＩＣを利用して実現する場合の動作条件を改善することを目的とする。
【課題を解決するための手段】
【００２７】
上記目的を実現するため、本発明のプラズマディスプレイ装置（ＰＤＰ装置）は、複数の同一駆動ＩＣで複数の電極を駆動する構成において、駆動ＩＣの複数の出力の一部が電極に接続されずに未使用な場合に、未使用な出力数を各駆動ＩＣにできるだけ均等に分散させることを特徴とする。
【００２８】
すなわち、本発明のプラズマディスプレイ装置は、複数の電極と、該複数の電極を駆動する駆動回路とを備えるプラズマディスプレイ装置であって、前記駆動回路は、複数の駆動信号を独立して出力可能な複数の出力を有する複数の同一の駆動ＩＣを備え、前記複数の駆動ＩＣの複数の出力の一部は使用されず、前記複数の駆動ＩＣのそれぞれ使用されない出力の数が略等しいことを特徴とする。
【００２９】
本発明によれば、駆動ＩＣの出力の一部が未使用である場合に、未使用な出力数が各駆動ＩＣに略均等に分散されるため、各駆動ＩＣの発熱も均等になり、発熱が偏在した場合に比べて駆動ＩＣの動作条件を改善できる。
【００３０】
本発明は、走査電極を駆動する駆動回路に適用すると効果的であるが、アドレス電極にも適用可能である。
【００３１】
一般に、駆動ＩＣは、クロックに応じて入力データを順次シフトするシフトレジスタと、ラッチ信号に応じてシフトレジスタの出力をラッチして出力するラッチ回路と、ラッチ回路の各出力に応じた駆動信号を出力する複数のドライバとを備える。
【００３２】
本発明においては、前段駆動ＩＣが出力するキャリィ信号を次段の駆動ＩＣで受ける構成では、前段ＩＣの未使用出力シフト数分の無駄な時間が生じる事となる。時間の節約のためには、前段駆動ＩＣが途中まで走査パルスを出力した段階で次段の駆動ＩＣの動作を開始する必要がある。そこで、各駆動ＩＣ内のシフトレジスタにおける電極接続出力数分のシフト数を外部で計数するカウンタを設ける。カウンタは、前段の駆動ＩＣによる電極接続数分の出力が終了した後、次段の駆動ＩＣが出力を開始するように制御するタイミング信号を発生させる。各駆動ＩＣと各カウンタには同じクロック信号ＣＬＫを接続し、クロックサイクルが同期した動作をさせる。
【００３３】
特許文献１に記載されたＡＬＩＳ方式のＰＤＰ装置は、走査電極の駆動容量が同じサイズの通常型のＰＤＰ装置に比べて大きくなるので、本発明を適用すると効果的である。
【００３４】
駆動ＩＣから電極に接続されない未使用な出力数は、ＰＤＰ装置の電極数、電極とドライバを接続する出力端子群の個数や一束の出力端子群当たりの電極数、駆動ＩＣの出力数、ＡＬＩＳ方式か通常方式であるかなどにより決定されるが、いずれの場合も未使用な出力数を各駆動ＩＣ間でできるだけ均等に分散させることが重要である。
【発明の効果】
【００３５】
本発明によれば、プラズマディスプレイパネルの電極を複数の駆動ＩＣを使用して駆動する場合に、各駆動ＩＣの発熱を平均化して、全体として駆動ＩＣの動作条件を改善できる。
【発明を実施するための最良の形態】
【００３６】
本発明の第１実施例のプラズマディスプレイ装置（ＰＤＰ装置）は、ＡＬＩＳ方式のＰＤＰ装置に本発明を適用した例である。
【００３７】
図６は、第１実施例のプラズマディスプレイ装置（ＰＤＰ装置）の構成を示す図である。ＡＬＩＳ方式のＰＤＰ装置については特許文献１に詳細が記載されているので、ここでは詳しい説明を省略し、本発明に直接関係する点についてのみ簡単に説明する。
【００３８】
ＡＬＩＳ方式のプラズマディスプレイパネル１０は、走査（Ｙ）電極と維持（Ｘ）電極を交互に等間隔で配置し、各走査電極の両側に隣接する維持電極との間で表示ラインを形成する。維持電極の本数は走査電極の本数Ｎより１本多い。第１実施例のＡＬＩＳ方式のプラズマディスプレイパネル１０は、３８４本の走査電極と、３８５本の維持電極とを有し、７６８本の表示ラインが形成される。アドレス電極の本数については特に限定されないが、例えば１０２４本のアドレス電極が設けられ、１０２４×７６８の表示セルが形成される。
【００３９】
図６において、各走査電極の上側に隣接する維持電極との間に奇数番目の表示ラインが形成され、各走査電極の下側に隣接する維持電極との間に偶数番目の表示ラインが形成される。１フレームは奇数フィールドと偶数フィールドで構成され、奇数フィールドでは奇数番目の表示ラインが表示され、偶数フィールドでは偶数番目の表示ラインが表示されるインターレース表示が行われる。そのため、奇数フィールドのアドレス期間とサステイン期間には、奇数番目の表示ラインを形成する各走査電極とその上側の維持電極の間に放電する電圧を印加し、偶数番目の表示ラインを形成する各走査電極とその下側の維持電極の間には放電する電圧を印加しないようにする。同様に、偶数フィールドのアドレス期間とサステイン期間には、偶数番目の表示ラインを形成する各走査電極とその下側の維持電極の間に放電する電圧を印加し、奇数番目の表示ラインを形成する各走査電極とその上側の維持電極の間には放電する電圧を印加しないようにする。
【００４０】
このような電圧の印加を可能にするため、奇数番目の維持（Ｘ）電極は共通に奇数Ｘサステイン回路１４Ｏに接続し、偶数番目の維持（Ｘ）電極は共通に偶数Ｘサステイン回路１４Ｅに接続し、奇数番目と偶数番目の維持電極にそれぞれ独立に電圧が印加できるようにする。更に、奇数番目の走査（Ｙ）電極はそれぞれ奇数Ｙスキャンドライバ１２Ｏに接続し、偶数番目の走査（Ｙ）電極はそれぞれ偶数Ｙスキャンドライバ１２Ｅに接続する。奇数Ｙスキャンドライバ１２Ｏと偶数Ｙスキャンドライバ１２Ｅは、奇数Ｙサステイン回路１３Ｏと偶数Ｙサステイン回路１３Ｅからサステインパルスが供給される。
【００４１】
図７は、第１実施例のＰＤＰ装置における奇数フィールドの１サブフレームの駆動波形を示す図である。
【００４２】
図７に示すように、リセット期間においては、全アドレス電極に電圧Ｖａを印加し、奇数番目と偶数番目の維持（Ｘ）電極にＶｗを印加し、すべての走査（Ｙ）電極に０Ｖを印加する。これにより全表示セルの維持電極とアドレス電極及びすべての走査電極の間で放電が発生し、全表示セルが一様な状態になる。次のアドレス期間は、奇数表示ラインのうちの奇数番目の表示ラインにおける点灯セルを選択する前半部と、奇数表示ラインのうちの偶数番目の表示ラインにおける点灯セルを選択する後半部とで構成される。前半部では、奇数番目の維持電極に電圧Ｖｘを印加し、偶数番目の維持電極と走査電極に０Ｖを印加し、奇数番目の走査電極に−Ｖｙ１を印加した状態で、奇数番目の走査電極に−Ｖｙのスキャンパルスを順次印加し、スキャンパルスの印加に同期して点灯する表示セルのアドレス電極に電圧Ｖａのアドレスパルスを印加する。スキャンパルスの印加された奇数番目の走査電極とアドレスパルスの印加されたアドレス電極の間でアドレス放電が発生し、電圧Ｖｘの印加されている奇数番目の維持電極と奇数番目の走査電極の近傍に壁電荷が形成される。このようにして、奇数表示ラインのうちの奇数番目の表示ラインにおける点灯セルが選択される。
【００４３】
後半部では、偶数番目の維持電極に電圧Ｖｘを印加し、奇数番目の維持電極と走査電極に０Ｖを印加し、偶数番目の走査電極に−Ｖｙ１を印加した状態で、偶数番目の走査電極に−Ｖｙのスキャンパルスを順次印加し、スキャンパルスの印加に同期して点灯する表示セルのアドレス電極に電圧Ｖａのアドレスパルスを印加する。スキャンパルスの印加された偶数番目の走査電極とアドレスパルスの印加されたアドレス電極の間でアドレス放電が発生し、電圧Ｖｘの印加されている偶数番目の維持電極と奇数番目の走査電極の近傍に壁電荷が形成される。このようにして、奇数表示ラインのうちの偶数番目の表示ラインにおける点灯セルが選択される。
【００４４】
サステイン期間には、アドレス電極に電圧Ｖａを印加した状態で、奇数番目の走査電極と偶数番目の維持電極に同相のサステインパルスを印加し、これと逆相のサステインパルスを偶数番目の走査電極と奇数番目の維持電極に印加する。従って、奇数番目の維持電極と走査電極の間及び偶数番目の維持電極と走査電極の間にサステイン電圧Ｖｓが交互に印加されることになり、アドレス期間の前半部と後半部で選択された表示セルでサステイン放電が発生して点灯する。
【００４５】
偶数フィールドでは、奇数番目の維持電極に印加する電圧波形と偶数番目の維持電極に印加する電圧波形とを入れ替えることにより、偶数番目の表示ラインの表示が行われる。
【００４６】
以上の構成は、特許文献１に記載された従来のＡＬＩＳ方式のＰＤＰ装置と同じ構成であり、これ以上の説明は省略する。なお、ＡＬＩＳ方式にも各種の変形例があり、本発明はそれらの変形例にも適用可能である。
【００４７】
第１実施例のＰＤＰ装置は、図５に示した従来例のＡＬＩＳ方式のＰＤＰ装置に本発明を適用した例である。本装置では、奇数Ｙスキャンドライバ１２Ｏ及び偶数Ｙスキャンドライバ１２Ｅとアドレスドライバ１１を図４に示した駆動ＩＣを使用して実現するが、駆動ＩＣの出力と走査（Ｙ）電極の配線が従来例と異なる。他の部分は従来と同じ構成を有する。以下、第１実施例におけるＹスキャンドライバの構成を説明する。
【００４８】
図８は、第１実施例における走査（Ｙ）電極とＩＣ出力の配線を示す図であり、図９はスキャンドライバの駆動波形を示す図である。第１実施例では、図５の従来例と同様に、３８４本の走査電極を２ブロックに集約して二束の出力端子群Ｃ１、Ｃ２に分け、８個の６４ビット駆動ＩＣに接続するが、８個の駆動ＩＣの１番目の出力ＶＯ１から４８番目の出力ＶＯ４８を使用し、４９番目から６４番目の出力を使用しない（どこにも接続しない）点が異なる。言い換えれば、すべての駆動ＩＣは、等しく出力の１／４が使用されない。
【００４９】
具体的には、図８に示すように、奇数番目の走査電極のうちＹ１からＹ９５の４８本を第１の奇数ＩＣ２１−Ｏ１の出力に、Ｙ９７からＹ１９１の４８本を第２の奇数ＩＣ２１−Ｏ２の出力に、Ｙ１９３からＹ２８７の４８本を第３の奇数ＩＣ２１−Ｏ３の出力に、Ｙ２８９からＹ３８３の４８本を第４の奇数ＩＣ２１−Ｏ４の出力に接続し、偶数番目の走査電極のうちＹ２からＹ９６の４８本を第１の偶数ＩＣ２１−Ｅ１の出力に、Ｙ９８からＹ１９２の４８本を第２の偶数ＩＣ２１−Ｅ２の出力に、Ｙ１９４からＹ２８８の４８本を第３の偶数ＩＣ２１−Ｅ３の出力に、Ｙ２９０からＹ３８４の４８本を第４の偶数ＩＣ２１−Ｅ４の出力に接続する。
【００５０】
信号ＳＤはアドレス期間の開始を指示する信号であり、第１の奇数ＩＣ２１−Ｏ１にデータ入力信号Ｄｉｎとして入力されると共にカウンタ６１−１に入力される。各駆動ＩＣと各カウンタには、同じクロック信号ＣＬＫが入力されており、クロックサイクルが同期している。カウンタ６１−１は、信号ＳＤが開始を指示してから４８クロックサイクル後に奇数番目の電極の４９本目からの走査を開始するタイミング信号を発生する。このタイミング信号は、第２の奇数ＩＣ２１−Ｏ２にデータ入力信号Ｄｉｎ２として入力されると共に、カウンタ６１−２に入力される。カウンタ６１−２から６１−７は、前段のカウンタがタイミング信号を出力すると、カウントを開始し、４８クロックサイクルをカウントするとタイミング信号を出力する。
【００５１】
図９に示すように、アドレス期間の開始時に信号ＳＤが入力されると、第１の奇数ＩＣ２１−Ｏ１がシフト動作を開始して、Ｙ１からＹ９５の４８本の奇数番目の走査電極に接続される出力１ＶＯ１から１ＶＯ４８に順次走査パルスを出力する。これと同時進行で、カウンタ６１−１はカウントを継続する。開始信号ＳＤ入力から４８クロックサイクルが経過すると、第１の奇数ＩＣ２１−Ｏ１がＹ９５に走査パルスを出力するが、それと同時にカウンタ６１−１がタイミング信号Ｄｉｎ２を出力する。第２の奇数ＩＣ２１−Ｏ２は、タイミング信号Ｄｉｎ２が入力されるとシフト動作を開始し、Ｙ９７からＹ１９１の４８本の奇数番目の走査電極に接続される出力２ＶＯ１から２ＶＯ４８に順次走査パルスを出力する。
【００５２】
以下同様に、カウンタ６１−２から６１−７が順次タイミング信号Ｄｉｎ３からＤｉｎ８を発生し、それに応じて駆動ＩＣ２１−Ｏ３、２１−Ｏ４、２１−Ｅ１、２１−Ｅ２、２１−Ｅ３、２１−Ｅ４が順次４８個ずつ走査パルスを出力する。なお、この例ではアドレス期間の前半と後半で連続的に走査パルスが出力されるとしたが、図５の従来例のように、アドレス期間の後半の開始を指示する信号を使用することも可能である。
【００５３】
以上説明したように、第１実施例では、複数の駆動ＩＣの出力に電極と接続されない未使用な出力が生じるが、この未使用な出力数は各駆動ＩＣに等しく分散されるので、各駆動ＩＣの発熱が均一化される。従って、駆動ＩＣの使用されない出力が偏在する場合に比べて駆動ＩＣの動作条件を向上させることができる。
【００５４】
図１０は、本発明の第２実施例における走査（Ｙ）電極とＩＣ出力の配線を示す図である。第２実施例のプラズマディスプレイパネルは、図１に示したＡＬＩＳ方式でない従来のプラズマディスプレイパネル（ＰＤＰ）１０を使用する。このＰＤＰ１０は、走査（Ｙ）電極と維持（Ｘ）電極をそれぞれ１０８０本有し、１０８０本の表示ラインが形成される。アドレス電極の本数については特に限定されない。
【００５５】
第２実施例でも、熱圧着装置の条件及び接続性能から１０８０本の走査電極を５４０本ずつ２ブロックに集約して二束の出力端子群Ｃ１、Ｃ２として接続する。従って、スキャンドライバは、図４の６４ビット駆動ＩＣを１８個使用して、一方の出力端子群Ｃ１の５４０本の走査電極を９個の駆動ＩＣ２１−１から２１−９で駆動し、他方の出力端子群Ｃ２の５４０本の走査電極を９個の駆動ＩＣで駆動する。図１０では、一方の出力端子群Ｃ１の５４０本の走査電極と９個の駆動ＩＣ２１−１から２１−９の出力の接続のみを示すが、他方の出力端子群Ｃ２についても同様である。図示のように、各駆動ＩＣの出力のうちＶＯ１からＶＯ６０のみが使用され、ＶＯ６１からＶＯ６４の４出力は使用されない。
【００５６】
１番目の駆動ＩＣ２１−１は、アドレス期間の開始を指示する信号ＳＤに応じて順次走査パルスの出力を開始する。カウンタ６２−１は、信号ＳＤに応じて６０クロックサイクルをカウントしてタイミング信号を出力する。２番目の駆動ＩＣ２１−２は、タイミング信号に応じて順次走査パルスの出力を開始する。以下同様に、カウンタから６２−２から６２−８は、６０クロックサイクルをカウントして順次タイミング信号を出力し、駆動ＩＣ２１−３から２１−９はタイミング信号に応じて順次走査パルスの出力を開始する。出力端子群Ｃ２の走査電極に接続される駆動ＩＣも同様であり、カウンタから６２−８の出力するタイミング信号を受けて同様の動作を順次行うカウンタが設けられている。
【００５７】
第２実施例のスキャンドライバでは、使用しない駆動ＩＣの出力を各駆動ＩＣに均等に分散したが、各駆動ＩＣは６４ビットの出力のうち６０個の出力を使用するのでまだ発熱が大きく、動作条件が制限される場合がある。その場合には、使用する駆動ＩＣの個数を増加させて、各駆動ＩＣで使用する出力の個数を減少させる変形例が考えられる。図１１は、この第２実施例の変形例における走査（Ｙ）電極と駆動ＩＣの出力との配線を示す図である。
【００５８】
図１１に示すように、この変形例では、２０個の６４ビット駆動ＩＣを使用し、各駆動ＩＣの出力のうち５４個を使用し、１０個を使用しない。これにより、各駆動ＩＣの発熱は１０％程度の低減効果が見込まれる。各駆動ＩＣの更なる発熱低減を目指すのであれば、例えば、２４個の駆動ＩＣを使用するなど、使用する駆動ＩＣの個数を増加させてもよい。
【００５９】
また、第２実施例では、１８個の駆動ＩＣを使用し、２番目以降の駆動ＩＣのシフト信号の生成を制御するために１７個のカウンタを使用した。しかし、１７個のカウンタはすべて同じカウント数をカウントするために使用するのでその機能を共通化することが可能である。そこで、図１１の変形例では、１個のカウンタ回路７１を使用する。カウンタ回路７１は、内部に５４クロックサイクルのカウントを繰り返すカウンタと、このカウンタの出力に応じてシフト動作を行うシフトレジスタと、シフトレジスタの出力が変化する時にタイミング信号を発生させるゲート回路とを有する。
【００６０】
以上説明したように、第２実施例でも、複数の駆動ＩＣの出力に電極と接続されない未使用な出力が生じるが、この未使用な出力数は各駆動ＩＣに等しく分散されるので、各駆動ＩＣの発熱が均一化され、未使用な出力が偏在する場合に比べて駆動ＩＣの動作条件を向上させることができる。
【００６１】
図１１に示した第２実施例の変形例では、各駆動ＩＣの発熱量を低下させるため、駆動ＩＣの個数を第２実施例の個数から更に増加させて、駆動ＩＣ一個当たりの負荷を軽減させた。もし、駆動ＩＣの負荷を更に軽減させたい場合には、駆動ＩＣの２出力で１本の走査電極を駆動する構成が考えられる。この場合の実施例を、次の第３実施例で説明する。
【００６２】
図１２は、本発明の第３実施例における走査（Ｙ）電極と駆動ＩＣ出力の配線を示す図である。第３実施例のプラズマディスプレイパネルは、図６に示したＡＬＩＳ方式のプラズマディスプレイパネル（ＰＤＰ）１０を使用する。このＰＤＰ１０は、５４０本の走査（Ｙ）電極と５４１本の維持（Ｘ）電極を有し、１０８０本の表示ラインが形成される。アドレス電極の本数については特に限定されない。
【００６３】
第３実施例でも、５４０本の走査電極を２７０本ずつ２ブロックに集約して二束の出力端子群Ｃ１、Ｃ２として接続する。スキャンドライバは、図４の６４ビット駆動ＩＣを２０個使用して、各駆動ＩＣの隣接する２つの出力が合わされて各走査（Ｙ）電極に接続される。図示のように、各駆動ＩＣの出力のうちＶＯ１からＶＯ５４のみが使用され、ＶＯ５５からＶＯ６４の１０出力は使用されない。各走査電極は駆動ＩＣの２出力で駆動されるので、１出力で駆動する場合より駆動能力が約２倍になる。また、各駆動ＩＣの発熱量は、すべての出力が異なる走査電極を駆動する場合に比べて、約半分になる。また、使用しない出力数が各駆動ＩＣに均等に分散されるので、各駆動ＩＣの発熱量はほぼ同じである。
【００６４】
カウンタ７２は、図１１の変形例と同じように構成されたカウンタ回路である。
【００６５】
図１３は、第３実施例における駆動ＩＣの出力部と走査電極の接続状態の詳細を示す図である。図示のように、駆動ＩＣの出力２４−２ｎ−１と２４−２ｎを接続した上で、ｎ番目の走査（Ｙ）電極Ｙｎに接続し、２ｎ＋１と２ｎ＋２の出力を接続した上で、ｎ＋１番目の走査（Ｙ）電極Ｙｎ＋１に接続する。
【００６６】
図１４は、第３実施例において駆動ＩＣ２１の駆動波形を示す図である。第３実施例においては駆動ＩＣの隣接する出力を合わせて１本の走査（Ｙ）電極を駆動するので、駆動ＩＣの隣接する２出力が同じ動作を行ない、その位置が順に２出力ずつシフトする必要がある。そこで、駆動ＩＣに供給するクロックＣＬＫの周期を、アドレス期間を５４０で除した時間の半分、すなわち従来のＡＬＩＳ方式の場合のクロックの半分の周期に設定する。そして、クリアＣＬＲを入力してシフトレジスタ２２の保持している値をすべて０（「Ｌ］）とした後、入力データＤｉｎを２クロックＣＬＫの間１（「Ｈ］）とする。これによりシフトレジスタ２２は連続した２段の出力が１である状態が順にシフトする。そこで、２クロック毎に、シフトレジスタ２２の１である出力が偶数段目に移った時にラッチ信号ＬＥを発生する。これにより、ラッチ回路２３は、隣接する奇数番目と偶数番目の出力が１であり、他の出力が０である状態を出力し、ラッチ信号ＬＥ毎に出力が１である位置を２出力ずつシフトさせる。このようにして、駆動ＩＣ２１から隣接する奇数番目と偶数番目の出力が１であり、他の出力が０である状態が２出力ずつシフトする駆動信号が得られる。
【００６７】
以上、本発明の実施例を説明したが、使用されない駆動ＩＣの出力数は、電極数、電極とドライバを接続する端子群の個数や一束の端子数、駆動ＩＣの出力数、ＡＬＩＳ方式か通常方式かなどにより変化するので、それに応じて各種の変形例が可能である。また、上記の実施例では本発明をスキャンドライバに適用した例を説明したが、アドレス電極についても、本発明が適用可能である。
【産業上の利用可能性】
【００６８】
以上説明したように、本発明によれば、駆動ＩＣの駆動条件が改善されるので、既製の駆動ＩＣを使用して駆動容量の大きなプラズマディスプレイパネルのドライバを構成でき、ドライバのコストを低減して、製品化までの時間を短縮することが可能になる。これにより、より大型のプラズマディスプレイパネルを有するＰＤＰ装置の製品化が容易になる。
【図面の簡単な説明】
【００６９】
【図１】プラズマディスプレイ（ＰＤＰ）装置の基本構成を示す図である。
【図２】ＰＤＰ装置の駆動波形を示す図である。
【図３】従来の駆動回路の構成例を示す図である。
【図４】駆動ＩＣの構成例を示す図である。
【図５】従来例における走査（Ｙ）電極と駆動ＩＣ出力の配線を示す図である。
【図６】本発明の第１実施例のＡＬＩＳ方式のＰＤＰ装置の概略構成を示す図である。
【図７】第１実施例の駆動波形を示す図である。
【図８】第１実施例における走査（Ｙ）電極と駆動ＩＣ出力の配線を示す図である。
【図９】第１実施例におけるスキャンドライバの駆動波形を示す図である。
【図１０】本発明の第２実施例における走査（Ｙ）電極と駆動ＩＣ出力の配線を示す図である。
【図１１】第２実施例の変形例における走査（Ｙ）電極と駆動ＩＣ出力の配線を示す図である。
【図１２】本発明の第３実施例における走査（Ｙ）電極と駆動ＩＣ出力の配線を示す図である。
【図１３】第３実施例における出力部の接続状態を示す図である。
【図１４】第３実施例におけるスキャンドライバの駆動波形を示す図である。
【符号の説明】
【００７０】
１０…プラズマディスプレイパネル
１１…アドレスドライバ
１２…Ｙスキャンドライバ
１２Ｏ…奇数Ｙスキャンドライバ
１２Ｅ…偶数Ｙスキャンドライバ
１３…Ｙサステイン回路
１３Ｏ…奇数Ｙサステイン回路
１３Ｅ…偶数Ｙサステイン回路
１４…Ｘサステイン回路
１４Ｏ…奇数Ｘサステイン回路
１４Ｅ…偶数Ｘサステイン回路
２１…駆動ＩＣ
【図１】
2005215138.tif 000003
【図２】
2005215138.tif 000004
【図３】
2005215138.tif 000005
【図４】
2005215138.tif 000006
【図５】
2005215138.tif 000007
【図６】
2005215138.tif 000008
【図７】
2005215138.tif 000009
【図８】
2005215138.tif 000010
【図９】
2005215138.tif 000011
【図１０】
2005215138.tif 000012
【図１１】
2005215138.tif 000013
【図１２】
2005215138.tif 000014
【図１３】
2005215138.tif 000015
【図１４】
2005215138.tif 000016