(57)【要約】【課題】電子源となるカーボンナノチューブとゲート電極との間の距離を精度良く制御するようにした電界電子放出素子を提供する。【解決手段】基板１００の平坦面上に形成されたゲート電極１０１と、ゲート電極上に形成された絶縁膜１０２と、ゲート電極及び絶縁膜を貫通する第１の貫通孔２０２内及び絶縁膜上に形成されたカソード電極１０６と、第１の貫通孔内のカソード電極から基板側に向かって突出し、先端が基板の平坦面と平行な面上に位置するカーボンナノチューブ１０５と、を備えた。【選択図】図８
2005332638.tif 000002
【特許請求の範囲】
【請求項１】
基板の平坦面上に形成されたゲート電極と、
前記ゲート電極上に形成された絶縁膜と、
前記ゲート電極及び前記絶縁膜を貫通する第１の貫通孔内及び前記絶縁膜上に形成されたカソード電極と、
前記第１の貫通孔内の前記カソード電極から前記基板側に向かって突出し、先端が前記基板の平坦面と平行な面上に位置するカーボンナノチューブと、
を備えたことを特徴とする電界電子放出素子。
【請求項２】
前記基板が、基板裏面側に電子を放出する開口部を備えることを特徴とする請求項１に記載の電界電子放出素子。
【請求項３】
前記カソード電極上に絶縁支持層が形成されていることを特徴とする請求項１に記載の電界電子放出素子。
【請求項４】
基板上にゲート電極となる第１の導電層を形成する工程と、
前記第１の導電層上に絶縁膜を形成する工程と、
前記第１の導電層及び前記絶縁膜を貫通する第１の貫通孔を形成する工程と、
前記第１の貫通孔内にカーボンナノチューブ成長用の触媒を形成する工程と、
前記第１の貫通孔内の側壁に犠牲層を形成する工程と、
前記第１の貫通孔内の前記触媒が形成された領域にカーボンナノチューブを成長させる工程と、
上記カーボンナノチューブを包含するように、前記第１の貫通孔内及び前記絶縁膜上に、カソード電極となる第２の導電層を形成する工程と、
前記第２の導電層に第２の貫通孔を形成し、前記犠牲層を露出させる工程と、
前記犠牲層、前記基板の表面側、及び、前記第２の導電層の前記第１の貫通孔内の底面側をエッチングすることにより、前記カーボンナノチューブの先端を露出させる工程と、
を備えることを特徴とする電界電子放出素子の製造方法。
【請求項５】
基板上にゲート電極となる第１の導電層を形成する工程と、
前記第１の導電層上に絶縁膜を形成する工程と、
前記第１の導電層及び前記絶縁膜を貫通する第１の貫通孔を形成する工程と、
前記第１の貫通孔内に犠牲層を形成する工程と、
前記第１の貫通孔内の前記犠牲層上にカーボンナノチューブ成長用の触媒を形成する工程と、
前記第１の貫通孔内の前記触媒が形成された領域にカーボンナノチューブを成長させる工程と、
上記カーボンナノチューブを包含するように、前記第１の貫通孔内及び前記絶縁膜上に、カソード電極となる第２の導電層を形成する工程と、
前記第２の導電層に第２の貫通孔を形成し、前記犠牲層を露出させる工程と、
前記犠牲層及び前記第２の導電層の前記第１の貫通孔内の底面側をエッチングすることにより、前記カーボンナノチューブの先端を露出させる工程と、
を備えることを特徴とする電界電子放出素子の製造方法。
【請求項６】
前記第２の導電層を形成する工程の後に、前記カーボンナノチューブに対向する部分の基板を除去する工程をさらに備えることを特徴とする請求項４又は５に記載の電界電子放出素子の製造方法。
【請求項７】
前記基板にシール状のシール基板を用い、前記基板を除去する工程において、前記シール状のシール基板を剥離することを特徴とする請求項６に記載の電界電子放出素子の製造方法。
【請求項８】
前記第２の導電層を形成する工程の後に、前記第２の導電層上に絶縁支持層を形成する工程をさらに備えることを特徴とする請求項４ないし７のいずれか１項に記載の電界電子放出素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界電子放出素子およびその製造方法に関する。
【背景技術】
【０００２】
真空中におかれた金属や半導体などにある閾値以上の強さの電界を与えると、金属や半導体の表面近傍のエネルギー障壁を電子が量子トンネル効果により通過し、常温でも真空中に電子が放出されるようになる。このような原理に基づく電子放出は、冷陰極電界電子放出、あるいは単に電界放出(フィールド・エミッション)と呼ばれる。近年、この電界放出を適用した電界放出素子を画像表示に応用した、平面型の表示装置いわゆるフィールドエミッションディスプレイ(FED)が提案されており、高輝度・低消費電力などの長所を持つことから、従来のCRTにかわる画像表示装置として期待されている。このような電界放出素子においては、電子放出特性の向上が必要であり、カーボンナノチューブ(CNT)の利用が検討されている。CNTは、化学的・物理的・熱的に安定であるため、安定動作が期待される。また、アスペクト比が高いために電界集中させやすく、電子放出効果も高い。
【０００３】
現在、CNTは、化学的気相成長法(CVD法)、アーク放電法、レーザーアブレーション法などにより製造されており、CNTを用いた電子放出素子の製造方法としては、(１)支持体にカソード電極を形成する工程、(２)絶縁膜を形成する工程、(３)絶縁膜上にゲート電極を形成する工程、(４)ゲートおよび絶縁膜に開口部を形成し、開口部底にカソード電極を露出させる工程、(５)露出したカソード上にCNTを形成する工程が必要である。これらの工程の内、(３)のゲート電極は、CNTから電子を放出させるために電界を印加するための電極であり、(２)の絶縁膜は、ゲートとカソード間を電気的に絶縁するためのものである(特許文献１参照)。
【０００４】
【特許文献１】特開２００２−２７００８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
CNTの成長に関しては、それらを一定の長さで成長させることが困難である。特に電子放出素子に活用するために、必要とする領域のみに成長密度を制御しながら成長させる場合においては更に困難となる。また、電子放出素子においては、低電圧のゲート電圧で高電界強度を得るためには、エミッタであるCNTの先端とゲート間の距離が近い方が望ましいが、前述の理由により、長さの異なるCNTの成長により電子源が形成されるため、ゲートとの距離がばらつくため、安定な動作を行うためには、必要以上の高電圧を印加することが必要となる。また、CNTとゲートが接触することにより短絡する可能性もある。そのため、CNTの先端とゲート電極間の距離を精度良く制御することが重要である。ここで、CNT先端とゲート電極間距離は、高さ(垂直)方向の距離と平面方向の距離の2乗平均を言うため、CNTの長さが異なることにより、高さ(垂直)方向の距離がばらつくことが問題となる。
【０００６】
CNTの製造方法において、表示装置に用いられるような大面積領域への製造を行うためには、アーク放電法やレーザーアブレーション法は不適であり、CVD法を採用する必要がある。しかしながら、CVD法でのCNT製造には、形成温度を高くする必要がある。このようなことから、前述の製造工程(５)では高温プロセスが必要であることから、ゲート金属の酸化や、支持体・絶縁膜・ゲート金属などの熱膨張係数の相違から生じる熱応力の影響による、剥離や亀裂が問題となる。
【０００７】
これらを回避する方法として、(５)CNTの形成を、(１)カソード電極の形成直後に行うことが考えられる。その場合、CNT上に絶縁膜が形成されることになり、SiO2などの安定な絶縁膜を形成する場合には、プロセス中に含まれる酸素の影響により、CNTが損傷を受けることになる。
【０００８】
この発明は、電子源となるCNTとゲートとの間の距離を精度良く制御するようにした電界電子放出素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
この発明は、基板の平坦面上に形成されたゲート電極と、前記ゲート電極上に形成された絶縁膜と、前記ゲート電極及び前記絶縁膜を貫通する第１の貫通孔内及び前記絶縁膜上に形成されたカソード電極と、前記第１の貫通孔内の前記カソード電極から前記基板側に向かって突出し、先端が前記基板の平坦面と平行な面上に位置するカーボンナノチューブと、を備えたことを特徴とする電界電子放出素子およびその製造方法にある。
【発明の効果】
【００１０】
この発明では、電子放出源となるCNTの先端が基板平坦面と平行な面上に揃えられており、また、ゲート電極も基板平坦面上に形成されていることから、ゲート電極とCNT先端の高さを揃えることが可能となり、CNT先端とゲート電極間距離に関するばらつきが抑制される。
【発明を実施するための最良の形態】
【００１１】
本発明により得られる電界電子放出素子は、基板上に形成されるゲート電極部と、カソード電極部と、ゲート電極とカソード電極を電気的に分離するための支持絶縁膜を有する。カソード電極中には電子放出源となるCNTが形成されており、先端が露出している。ゲートは基板に形成された平坦面に形成し、CNTをゲートから距離を制御された平坦面より成長させ、CNT成長端をカソード電極にて支持し、成長開始点側にある平坦面側のカソード電極をエッチングしていく。この手段を用いることにより、CNTの成長速度に多少のばらつきがあった場合においても、得られた素子ではCNT先端は平坦面に揃えることが可能となり、CNT先端とゲート間の高さ(垂直)方向の距離を一定に揃えることが可能となる。また、製造方法のうち、CNTを成長させる工程を少なくともカソード電極形成よりも先に行うことにより、カソード電極に対し、CNT成長時に必要な高温工程を与えることを回避することができ、電極材料の亀裂・剥離といった課題の原因を低減させることができるため、材料などの選択幅が広がる。以下この発明を各実施の形態に従って説明する。
【００１２】
実施の形態１．
図１は本発明により得られる電界電子放出素子の構成を概略的示す基板と反対側から見た透視図である。図１において、ゲート分離溝201により分離されて基板100上にストライプ状に形成されたゲート電極(第１の導電層)101上には、カソード電極(第２の導電層)106による配線が形成される。図１では例えばストライプ状の配線により格子状に交わっている。ゲート電極101とカソード電極106の交差する部分には、それぞれに例えばスリット状の第１の貫通孔202、第２の貫通孔203が互いに交差するように形成されている。ゲート電極101の第１の貫通孔202内にはCNT105が形成され、両貫通孔202,203の交差部が電子放出領域(電子放出部)501となっている。
【００１３】
図８の(ａ)、(ｂ)は、それぞれ図１のA-A’方向、B-B’方向における断面図である。但し断面の後方部分について構造が分かり難くならないよう一部省略して示されている(図２〜１３についても同様)。基板100の平坦面上にはゲート電極101及び絶縁膜102が順に積層されている。そしてゲート電極101及び絶縁膜102を貫通するようにしてこれらに沿って第１の貫通孔202が例えば３本ずつ平行に形成される。ゲート電極101及び絶縁膜102と交差するカソード電極106は図示のように第１の貫通孔202内及び絶縁膜102上に形成される。そしてカソード電極106に沿って第２の貫通孔203が３本ずつ平行に形成される。CNT105は第１の貫通孔202内のカソード電極106から基板100側に向かって延び、成長開始側である先端が基板100の平坦面と平行な面上に位置するように揃うようになる。そして第１の貫通孔202と第２の貫通孔203の重なる部分((ａ)では左側の第１の貫通孔202内のカソード電極106からCNT105が下方に延びている部分の間、(ｂ)では左側の第２の貫通孔203内の101と102からなる柱状部分の間)である電子放出領域501(符号省略)は貫通孔となり、CNT105からの電子が戻るようにして図８の上方放出される。なおCNT105の先端付近の基板100もエッチング等により削られる。
【００１４】
図２〜８の(ａ)、(ｂ)はそれぞれ図１内のA-A’方向およびB-B’方向における断面図であり、以下これらの断面図を用いて製造方法の説明を行う。図２に示すように、例えばガラスなど、表面に絶縁膜(特に図示せず)を有している基板100上に、例えばCrなどのゲート電極101(第１の導電層)をスパッタ法などにより堆積し、続いて例えばSiNなどの絶縁膜102をCVD法などにより堆積させる。リソグラフィ技術を用いて、ゲート電極101を分離するためのレジストパターンを形成し、絶縁膜102とゲート電極101をドライエッチング技術などによりエッチングし、レジスト除去を行うことによって、絶縁膜102とゲート電極101の加工を行ってゲート分離溝201を形成する。
【００１５】
次に図３に示すように、図１の電子放出領域501を含む電子放出部が形成される領域において、スリット状などの第１の貫通孔202をリソグラフィ技術によりパターン形成し、絶縁膜102とゲート電極101をドライエッチング技術などによりエッチングした後、例えばFeNiなどのCNT成長のための触媒103をスパッタ法などにより堆積させ、さらにレジスト除去を行うことにより、ゲート電極101内に貫通孔202を形成すると共に貫通孔202底部の基板100上に触媒103を選択的に形成する。
【００１６】
次に例えばTEOSなどの犠牲層104をCVD法などにより全面に堆積させた後、引き続きプラズマエッチングなどにより全面エッチバックを行い、絶縁膜102およびゲート電極101の側壁部に、図４に示すように第１の犠牲層104によりサイドウォール部を形成する。
【００１７】
次に図５に示すように、CVD法などを用いて、CNT105を成長させる。この結果、ゲート電極101内に形成された貫通孔202内部における触媒103の存在する領域のみにCNT105を成長させることができる。
【００１８】
次に図６に示すように、全面に例えばAlなどのカソード電極(第２の導電層)106をスパッタ法により堆積させる。
【００１９】
次に図７に示すように、フォトリソグラフィを用いた後、カソード電極106をウェットエッチングなどにより加工し、レジストを除去することによって、カソード電極106でCNT105を包含するようにしたカソード電極106による配線の形成と同時にカソード電極106中にスリット状の第２の貫通孔203を形成する。
【００２０】
ここで、カソード電極106のエッチング後には、ゲート電極101内に形成されている貫通孔202の内壁部に形成された犠牲層104によるサイドウォール部の少なくとも一部が露出すると共に、貫通孔202内の底部に形成されているCNT105領域の少なくとも一部は含まないようにカソード電極106内の貫通孔203は配置されている((ｂ)は(ａ)の203を通る紙面に垂直な方向の断面で、スリット状の貫通孔203を形成したことにより(ｂ)の左側部分ではカソード電極106が取り除かれている)。
【００２１】
次に図８に示すように、たとえば、ウェットエッチング法により、犠牲層104を等方的にエッチングする。このとき、ウェットエッチング液として、フッ化水素酸(HF)水溶液を用いることにより、犠牲層104(TEOS)と基板100(ガラス)のエッチレートが速く、絶縁膜102(SiN)とゲート電極101(Cr)のエッチレートは遅いため、エッチング時間の調節により、犠牲層104の除去を行った上、基板100の等方的なエッチングも行え、また、カソード電極106(Al)のエッチレートは、犠牲層104や基板100より遅く、絶縁膜102やゲート電極101より速いため、図８に示したように、CNTの先端(下端)が露出する形状が作成できる。
【００２２】
また、この犠牲層104のエッチングに関しては、犠牲層104のみをエッチングした後に、基板100のエッチングを行い、カソード電極106を個別にエッチングすることも可能である。また、CNT105を高密度にて成長させた後、カソード電極106の成膜時において、たとえば、スパッタ法の成膜圧力を高くするなどの方法により、CNT105に対する被覆率の悪い条件(微細領域への堆積が困難な条件)を用いて成膜を行うことにより、CNT105の下部(成長開始部つまり触媒105を堆積させた基板100との接触部分)の被覆を行わずに、CNT105の上部でカソード電極と接続を行うようにすれば、カソード電極106のエッチングを行わずともCNT105の先端を露出させることが可能である。
【００２３】
なお、CNT105が電気的にカソード電極106による配線より絶縁されないことを条件とした上で、例えば図１４に基板100側からの透視図で示すように、貫通孔202内に存在する、犠牲層104にて形成されているサイドウォールの領域をできる限り多く露出させるように貫通孔203を配置させることが望ましい。図１４では図１と異なり、スリット状の貫通孔202と203が同一方向に延びている。図１５は図１４で示した貫通孔202と203の配置について、各工程毎に観察される基板100側からの透視平面像を示したものである。図１５の(ａ)は貫通孔202形成後、(ｂ)は犠牲層サイドウォール形成後、(ｃ)はCNT形成後、(ｄ)はカソード電極エッチング(貫通孔203形成を含む)後、そして(ｅ)は犠牲層エッチング後の状態を示す。(ｅ)の５０２は電子放出孔(領域)を示す。
【００２４】
このような製造方法では、電子放出源となるCNTの先端を同じ長さに揃えることが可能となるため、CNT先端とゲート電極間距離を簡便に制御でき、CNT-ゲート電極間の距離に関するばらつきが抑制されるため、ゲート駆動電圧に関して過剰なマージンを必要としなくなる。また、CNTの成長を高温環境下にて行う場合に課題となる、電極材料の剥離や損傷を抑制することができる。また、CNTの成長開始点側は最後に開放されるため、密着性を考慮する必要が無くなる上に、CNT成長に有利な基板上からの成長が可能となる。また、通常では成長が困難な電極との接続も可能となる。
【００２５】
またこのようにして製造された電界電子放出素子では、電子放出源となるCNTの先端が基板平坦面と平行になるように平坦に揃えられており、また、ゲート電極も基板平坦面上に形成されていることから、ゲート電極とCNT先端の高さを揃えることが可能となり、CNT先端とゲート電極間距離に関するばらつきが抑制される。
【００２６】
実施の形態２．
上記実施の形態１にて示した製造方法において、基板100のエッチングは等方的に行われるため、ゲート電極101中に形成される貫通孔202の間隔(隣接する貫通孔との距離)とカソード電極106中の貫通孔203の間隔(隣接する貫通孔との距離)に制約が生じる。詳細には、図１のB-B’方向における断面図である図９に示すように、ゲート電極101の貫通孔202の間隔202-zがカソード電極106の貫通孔203の間隔より狭い場合には、基板100の等方性エッチング時において、ゲート電極101と基板100が大面積の領域において接触しなくなる現象が生じる。また、ゲート電極101の貫通孔202の間隔202-zの幅によっては、接触部が存在している場合でも、その接触面積が減少することにより、ゲート電極101が基板100より剥離する可能性が生じる。対策として、ゲート電極101の貫通孔202間の間隔202-zを広く形成することが考えられるが、その場合、CNT105の成長領域が減少するため、電子放出部の領域が小さくなり、電子放出特性が低下する恐れがある。
【００２７】
それらを回避するためには、基板100の表面をSiNのように、犠牲層104の除去時にエッチングされない材料を選択した上で、図１内のA-A’方向およびB-B’方向における断面図である図１０の(ａ)、(ｂ)に示したように、ゲート電極101のエッチングにより貫通孔202を形成した後(図２から図３の工程)、触媒103の形成前に、貫通孔202の底部の基板100の表面に、例えばSiO2などの第２の犠牲層301をスパッタ法などにより堆積させておくという方法が有効となる。この方法を用いた場合、第１の犠牲層104のエッチングにおいては、第１の犠牲層104のみをエッチングできる薬液を用い、その後、第２の犠牲層301の除去を経た後、必要量のみCNT105を露出するようにカソード電極106のエッチングを行えばよい。また、第１の犠牲層104と第２の犠牲層301が同一のエッチング液によりエッチングされる場合には、個別にエッチングを行う必要はなく、図１のB-B’方向における断面図である図１１に示したように、基板100の削れが生じない形状が形成可能となる。
【００２８】
また、この方法を用いる場合においては、第２の犠牲層301の膜厚がゲート電極101の膜厚より厚いことを条件とした場合には、第１の犠牲層104は必ずしも必要としない。その場合、カソード電極106中に形成される貫通孔203については、配置に関する制約としては、ゲート電極101に形成され、CNT105が形成されている各貫通孔202に対して、少なくとも１箇所の貫通孔203が形成されることが条件となる。この時、カソード電極106をエッチングした後には、各貫通孔202に対して形成されている第２の犠牲層301が少なくとも１箇所は露出してくるため、第２の犠牲層301の除去が可能となる。
【００２９】
このような製造方法では、実施の形態１と異なり、基板を加工することなく製造できるようになるため、素子が基板から剥離し難くなり、また、貫通孔や後述する開口部の大きさなどを含めたパターンレイアウトの制約が低減する。その結果、ゲートのピッチなどの調節が可能となるため、電子放出の効率が向上する。また、工程の簡略化なども可能である。
【００３０】
実施の形態３．
この実施の形態による製造方法について、図１内のA-A’方向およびB-B’方向における断面図をそれぞれ示す図１２の(ａ)、(ｂ)を用いて説明を行う。上記各実施の形態に示した製造方法において、第１の犠牲層104のエッチング終了後、基板100裏面より、開口部204を形成(基板の少なくとも一部を除去)し、CNT105を露出させることも可能である。この場合、アノードを基板100裏面方向に形成すれば、CNT105先端はアノード側に向くことになり、放出された電子がアノードへ到達するのに対する障害を低減することができる。
【００３１】
なお、開口部204の形成に関しては、カソード電極106の堆積後であれば、順番は問わない。第１の犠牲層104のエッチング前に開口部204を形成する場合には、犠牲層104が絶縁膜であれば、犠牲層104の除去は必ずしも必要ではなく、また、カソード電極106に形成される貫通孔203に関しても、犠牲層104が露出する必要はない。
【００３２】
このような製造方法では、基板に開口部を設けることによって、アノードの位置を基板裏面方向に形成することが可能となるため、放出された電子のロスを低減することができる。
【００３３】
またこのようして製造された電界電子放出素子では、実施の形態１では、CNT先端が基板側を向いているため、放出された電子は、反射などを用いて活用する必要があるが、基板側へ放出する構造(基板裏面より、放出電子を得る構造)にすることにより、放出電子のロスを抑制することが可能となる。
【００３４】
実施の形態４．
この実施の形態による製造方法では、上記実施の形態３で基板100に基板開口部204を形成する代わりに、基板100にシール状のシート基板を用い、シート基板の剥離(剥がす)を行う。これによりCNT105ならびにゲート電極101を露出させる(開口部を設ける)ことも可能である。また、上記シート基板とゲート電極101の間に、TEOSなどの薄膜をスパッタ法などにより形成し、シート剥離後、フッ化水素酸などによる全面除去する方法も可能である。この場合には、シート剥離時にゲート電極101が絶縁膜102から剥離する可能性を低減できる。
【００３５】
このような製造方法でも、基板を剥離することによって、アノードの位置を基板裏面方向に形成することが可能となるため、放出された電子のロスを低減することができる。
【００３６】
実施の形態５．
この実施の形態による製造方法について、図１内のA-A’方向およびB-B’方向における断面図をそれぞれ示す図１３の(ａ)、(ｂ)を用いて説明を行う。上記実施の形態３、４に示した製造方法において、カソード電極106の堆積後、ポリイミドなどの絶縁支持層(膜)302をスパッタ法などにより形成する。これらの支持層を形成することにより、素子全体の機械的強度の向上が見込める。この絶縁支持膜302の形成に関しては、カソード電極106の堆積直後であれば、カソード電極106と同様のエッチング貫通孔203のパターンにエッチングされることになることから、カソード電極106のエッチングを行い、貫通孔203パターンを形成した後に堆積を行う方が望ましい。
【００３７】
このような製造方法では、基板に開口部が形成されることにより低下する、素子の機械的強度を向上することができる。
【００３８】
またこのようして製造された電界電子放出素子では、上記実施の形態３，４では、基板側に開放部が存在するため、基板の強度や、膜の剥離に関して課題が生じるが、カソード側に支持膜を備えることにより、強度を向上させることが可能となる。
【００３９】
なお、上記実施の形態は、全ての点で例示であり、本発明はこれに制限されるものではない。
【図面の簡単な説明】
【００４０】
【図１】本発明により得られる電界電子放出素子の構成を概略的示す基板と反対側から見た透視図である。
【図２】本発明の実施の形態１による電界電子放出素子の製造方法を説明するための図１のA-A’方向およびB-B’方向における断面図である。
【図３】本発明の実施の形態１による電界電子放出素子の製造方法を説明するための図１のA-A’方向およびB-B’方向における断面図である。
【図４】本発明の実施の形態１による電界電子放出素子の製造方法を説明するための図１のA-A’方向およびB-B’方向における断面図である。
【図５】本発明の実施の形態１による電界電子放出素子の製造方法を説明するための図１のA-A’方向およびB-B’方向における断面図である。
【図６】本発明の実施の形態１による電界電子放出素子の製造方法を説明するための図１のA-A’方向およびB-B’方向における断面図である。
【図７】本発明の実施の形態１による電界電子放出素子の製造方法を説明するための図１のA-A’方向およびB-B’方向における断面図である。
【図８】本発明の実施の形態１による電界電子放出素子の製造方法を説明するための図１のA-A’方向およびB-B’方向における断面図である。
【図９】本発明の実施の形態２による電界電子放出素子の製造方法に関する説明をするための図１のB-B’方向における断面図である。
【図１０】本発明の実施の形態２による電界電子放出素子の製造方法を説明するための図１のA-A’方向およびB-B’方向における断面図である。
【図１１】本発明の実施の形態２による電界電子放出素子の製造方法を説明するための図１のB-B’方向における断面図である。
【図１２】本発明の実施の形態３による電界電子放出素子の製造方法を説明するための図１のA-A’方向およびB-B’方向における断面図である。
【図１３】本発明の実施の形態５による電界電子放出素子の製造方法を説明するための図１のA-A’方向およびB-B’方向における断面図である。
【図１４】本発明におけるゲート電極とカソード電極に形成される貫通孔について説明するための透視図である。
【図１５】本発明におけるゲート電極とカソード電極に形成される貫通孔について説明するための透視図である。
【符号の説明】
【００４１】
１００  基板、１０１  ゲート電極(第１の導電層)、１０２  絶縁膜、１０３  触媒、１０４  第１の犠牲層、１０５  ＣＮＴ(カーボンナノチューブ)、１０６  カソード電極(第２の導電層)、２０１  ゲート分離溝、２０２  第１の貫通孔(ゲート電極内)、２０３  第２の貫通孔(カソード電極内)、２０４  開口部、３０１  第２の犠牲層、３０２  絶縁支持層、５０１  電子放出領域、５０２  電子放出孔。
【図１】
2005332638.tif 000003
【図２】
2005332638.tif 000004
【図３】
2005332638.tif 000005
【図４】
2005332638.tif 000006
【図５】
2005332638.tif 000007
【図６】
2005332638.tif 000008
【図７】
2005332638.tif 000009
【図８】
2005332638.tif 000010
【図９】
2005332638.tif 000011
【図１０】
2005332638.tif 000012
【図１１】
2005332638.tif 000013
【図１２】
2005332638.tif 000014
【図１３】
2005332638.tif 000015
【図１４】
2005332638.tif 000016
【図１５】
2005332638.tif 000017