(57)【要約】【課題】 従来の光異常波形観測装置においては、原因を究明するために試行錯誤を繰り返したり、測定系を複雑化させる事態を招いていた。【解決手段】  測定開始通知に伴い、観測データを予め設定したトリガ条件と比較し、等しくなければ現在観測エリアのデータを前回観測エリアに移動させ、新たにＡ／Ｄ５から読込んだ観測データを現在観測エリアに書込む。トリガ条件が等しい場合はＣＰＵ１５に対してトリガ条件成立を通知し、Ａ／Ｄ５から読込んだデータをメモリ６の次回観測結果エリアに書込む。ＣＰＵ１５からの測定終了通知を受けると、操作部及び通信制御部１３に対して送信し、通信制御部１３からメモリ６及び９内部のデータを外部端末１２に対して送信する。トリガ条件成立を通知されたＣＰＵ１５では、平行して現在観測エリアのデータを前回観測エリアに移動させるとともに、Ａ／Ｄ８から新たに読込んだ観測データを次回観測エリアに書込む。【選択図】    図４
2005055402.tif 000002
【特許請求の範囲】
【請求項１】
光信号出力を行う光学素子を内蔵する光モジュールと、
前記光モジュールから出力される光信号を電気信号に変換する光電変換素子と、前記電気信号をディジタル信号に変換する第一のＡ／Ｄ変換手段と、前記変換されたディジタル信号を格納する第一の記憶手段と、トリガ条件を設定する設定手段と、前記記憶手段に格納されたディジタル信号を前記トリガ条件と比較し、判定結果に応じてＣＰＵ間通信を用いて送信する第一のＣＰＵと、前記光モジュール内部の電気信号をアナログ信号として取得する測定端子と、前記測定端子から取り込まれた前記光モジュール内部の電気信号をディジタル信号に変換する第二のＡ／Ｄ変換手段と、前記第二のＡ／Ｄ変換手段によって変換されたディジタル信号を格納する第二の記憶手段と、前記第二の記憶手段に格納されたディジタル信号をアナログ信号に変換するＤ／Ａ変換手段と、前記第一のＣＰＵから受信した前記トリガ条件の判定結果に基づき、前記第二のＡ／Ｄ変換手段から得たディジタル信号を前記第二の記憶手段に格納した後に該第一のＣＰＵに対して測定終了通知を返信する第二のＣＰＵと、観測データの送受信を司る通信制御部を備えてなることを特徴とする光異常波形観測装置。
【請求項２】
複数の光信号入力を個々にアナログ信号に変換する複数の光電変換素子と、前記複数の光電変換素子より出力されたアナログ信号をディジタル信号に変換する複数のＡ／Ｄ変換手段を有してなり、前記設定手段から前記複数の光信号入力に対応した複数のトリガ条件同士の論理条件を設定することを特徴とする、請求項１記載の光異常波形観測装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光波形測定装置に関し、特に光モジュール等からの光信号に異常が発生した原因が、制御回路の電気信号異常に起因する場合に、光信号の異常条件をトリガとして制御回路の電気信号を取り込むことで、迅速な異常原因解析及び正常動作の検証を行う光異常波形観測装置に関する。
【背景技術】
【０００２】
従来の光信号観測装置には、光信号テスト信号発生手段や、テスト信号の光出力波長及び光出力パワーを測定する光信号測定装置や、エラー検出手段を信号バスを用いて制御することにより、測定結果及び観測結果を集計して演算・判定処理を行う装置に関する技術（特許第２８１２１０９号）や、２つの光信号波形をディジタル値に変換して記憶し、このディジタルデータを演算することで、光信号のタイミング差を測定する装置に関する技術（特開平５−２７３２７２号公報）等が存在する。
【０００３】
また、被計測機器から得られる計測要素の電気信号及びモニタ異常信号に対して、この異常信号をトリガとして信号処理し記録部へ記録開始信号を発生させるとともに、記録開始信号発信前後にそれぞれ信号処理された信号を常時監視して指定された時間分だけ記録し、これを命令に応じて再生・表示する信号観測装置に関する技術（特開平７−１５９４６９号公報）も存在している。
【０００４】
従来、制御回路の制御により光信号出力を行う光学素子を内蔵している光モジュールにおいては、出力端子に接続されている第一の測定器（光パワーメータ／光スペクトラムアナライザ等）が出力異常を検出した場合、従来はこの原因を調査するため新たな第二の測定器（制御回路の電気信号をモニタするロジックアナライザ／オシロスコープ等）で、原因と推測される電気信号を測定し、原因究明を行っていた。
【０００５】
【特許文献１】特開平７−１５９４６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、これはあくまで機器の状態や環境から、調査者自身が「原因と目される」電気信号を推測し測定しているに過ぎず、この段階では制御回路の「どの電気信号」が「どのような状態において」出力異常となるのかを明確に特定するだけの根拠を充分に得られないのが実状である。したがって異常原因を推測し、可能性の高い電気信号に第二の測定器を接続した際、この電気信号が「異常状態のとき示す（であろう）信号状態値」で測定された場合のことを想定し、その状態値をトリガとして波形観測を行っていた。しかしこの推測が外れた場合は第二の測定器で異常波形を確認することができなかったり、第二の測定器に推測した「異常状態を示す（であろう）信号値」が現れはしたが、実際にはその電気信号が直接の原因ではなく、第一の測定器にはなんら異常波形が観測されないなど、原因を究明するために試行錯誤を繰り返し、多大な時間を費やすというケースが多かった。
【０００７】
また、そのような課題を避けるために、情報処理端末（ＰＣ）、第一の測定器、第二の測定器をＧＰＩＢ等の通信ケーブルで相互接続し、端末から制御を行う方法も存在するが、この場合通信を制御するためのソフトウェア開発に新たな時間を費やしたり、測定系が非常に複雑になってしまうという新たな課題を抱えることとなる。
【０００８】
本発明の目的は、推測に基づく測定の試行錯誤を排除するとともに、高速かつ簡潔な測定を実現する光異常波形観測装置を提供することにある。
【課題を解決するための手段】
【０００９】
以上の課題を鑑み、本発明の光異常波形観測装置においては、光信号出力を行う光学素子を内蔵する光モジュールと、前記光モジュールから出力される光信号を電気信号に変換する光電変換素子と、前記電気信号をディジタル信号に変換する第一のＡ／Ｄ変換手段と、前記変換されたディジタル信号を格納する第一の記憶手段と、トリガ条件を設定する設定手段と、前記記憶手段に格納されたディジタル信号を前記トリガ条件と比較し、判定結果に応じてＣＰＵ間通信を用いて送信する第一のＣＰＵと、前記光モジュール内部の電気信号をアナログ信号として取得する測定端子と、前記測定端子から取り込まれた前記光モジュール内部の電気信号をディジタル信号に変換する第二のＡ／Ｄ変換手段と、前記第二のＡ／Ｄ変換手段によって変換されたディジタル信号を格納する第二の記憶手段と、前記第二の記憶手段に格納されたディジタル信号をアナログ信号に変換するＤ／Ａ変換手段と、前記第一のＣＰＵから受信した前記トリガ条件の判定結果に基づき、前記第二のＡ／Ｄ変換手段から得たディジタル信号を前記第二の記憶手段に格納した後に該第一のＣＰＵに対して測定終了通知を返信する第二のＣＰＵと、観測データの送受信を司る通信制御部を備えてなることを特徴としている。
【００１０】
また、本発明の光異常波形観測装置の別構成例は、上述の構成において、複数の光信号入力を個々にアナログ信号に変換する複数の光電変換素子と、前記複数の光電変換素子より出力されたアナログ信号をディジタル信号に変換する複数のＡ／Ｄ変換手段を備え、前記設定手段から前記複数の光信号入力に対応した複数のトリガ条件同士の論理条件を設定することを特徴としている。
【発明の効果】
【００１１】
以上説明したように、本発明においては次のような効果を奏する。
【００１２】
第１の効果は、電気信号の異常原因を推測しながら測定の繰り返しを行うことなく、簡単に短時間で光信号出力異常の原因となる電気信号の異常波形を観測可能となる。
【００１３】
第２の効果は、電気信号の観測波形を再度制御回路に与えて検証したり、観測波形の一部を修正した波形を制御回路に与えて検証するなど、観測だけでなく様々な検証も可能となる。
【００１４】
第３の効果は、測定器を数種用意する必要がなくなるため、測定系の簡素化を実現できる。さらに測定器間通信も不要となるため、測定時間の短縮化をはかることが可能となる。
【００１５】
第４の効果は、電気信号を全てディジタルデータとして格納するため、データ編集が容易に可能となる。  
【発明を実施するための最良の形態】
【００１６】
以下、本発明を実施するための最良の形態について、図面を参照して詳細に説明する。
【００１７】
図１に示すように、光学素子２の光信号出力はまずＰＤ（フォトディテクタ）４に入力され、アナログ／ディジタル変換器（以下Ａ／Ｄ）５でディジタル値に変換される。その後ＣＰＵ１４で各種処理が行われ、メモリ６に格納される。制御回路１の電気信号は測定端子７から入力され、Ａ／Ｄ８でディジタルデータに変換された後、ＣＰＵ１５で各種処理が行われ、メモリ９に格納される。
【００１８】
操作部１１により、光信号出力の異常検出条件（トリガ条件）を設定し、その異常検出条件をＣＰＵ１４が検出すると、直ちにＣＰＵ１５に通知し、次のデータ測定後動作を中止することによりメモリ６、９に異常検出条件時のディジタルデータが格納される構成となっている。
【００１９】
さらに、通信制御部１３によりメモリ６、９内部のデータを外部に接続した外部端末１２に送ることが可能であり、外部端末１２では送られたデータの確認／修正が可能となる。外部端末１２で修正されたデータは、ディジタル／アナログ変換器（以下Ｄ／Ａ）１０によってアナログ信号に変換され、制御回路１に出力できる構成を採っている。
【００２０】
続いて本実施形態の動作につき、主に図４を参照して詳細に説明する。
【００２１】
光信号出力の異常検出条件（以下トリガ条件とする）を操作部１１により設定すると、トリガ用データがＣＰＵ１４に送られる（Ｓ１）。ＣＰＵ１４は送られてきたトリガ用データをトリガ条件として、メモリ６内部に格納するよう指示する（Ｓ２）。次に操作部１１より測定開始を設定すると、測定開始通知がＣＰＵ１４に対して通知される（Ｓ３）。ＣＰＵ１４はこの測定開始通知を受け、ただちにＣＰＵ１５に対して測定開始通知が発せられたことを通知し（Ｓ４）、同時に測定動作を開始する。
【００２２】
測定が開始されると、光モジュール３からの光信号出力は、ＰＤ４に入力され、ＰＤ４でアナログ信号に変換される。このアナログ信号はさらにＡ／Ｄ５でディジタル信号に再変換され、これをＣＰＵ１４が読み込んで（Ｓ５）、メモリ６の現在の観測結果を格納する領域に書込む（Ｓ６）。メモリ６内部は前回の観測結果を格納する領域に分かれており、トリガ条件前後の観測波形が確認できる構成となっている。メモリ６に格納した後、ＣＰＵ１４は内部に格納されているトリガ条件と、メモリ６に書込んだデータを比較し（Ｓ７）、トリガ条件と等しくない場合は次の観測を開始する。同時に、現在の観測結果を格納する領域に移動する（Ｓ８）。トリガ条件と等しくなるまでこの動作を繰り返し行う。
【００２３】
ＣＰＵ１５では、ＣＰＵ１４からの測定開始通知を受信すると（Ｓ２３）、測定端子７から入力された制御回路１上の各電気信号Ａ／Ｄ８に入力し、ディジタル信号に変換する。変換された結果をＣＰＵ１５が読み込み（Ｓ２４）、メモリ９の現在の観測結果を格納する領域に書込む（Ｓ２５）。メモリ９内部もメモリ６と同様に前回の観測結果を格納する領域、現在の観測結果を格納する領域、次回の観測結果を格納する領域の３つの領域に分かれており、トリガ条件前後の観測波形が確認できる構成となっている。
【００２４】
ＣＰＵ１５は、現在の観測結果をメモリ９に書込んだ後、ＣＰＵ１４からのトリガ条件成立通知が受信されたかどうかの確認を行い（Ｓ２６）、受信されなければ次の観測を開始する。同時に、現在の観測結果を格納する領域に書込まれているデータを、前回の観測結果を格納する領域へ移動させる（Ｓ２７）。
【００２５】
ＣＰＵ１５では、ＣＰＵ１４からのトリガ条件成立通知を受信するまで上述の動作を繰り返し行う。ＣＰＵ１４がトリガ条件と等しくなったと判断した場合、ＣＰＵ１５に対してトリガ条件成立通知を最優先で通知する（Ｓ９）。その後ＣＰＵ１４は次の観測を開始するが（Ｓ１０）、現在の観測結果を格納する領域に書込まれているデータを、前回の観測結果を格納する領域に移動させずに、次の観測結果は次回の観測結果を格納する領域に書込んで観測を終了する（Ｓ１１）。この結果、トリガ条件発生前後の観測結果が格納される。
【００２６】
ＣＰＵ１４からトリガ条件成立通知を受信したＣＰＵ１５でも、次の観測を開始させるが（Ｓ２８）、現在の観測結果を格納する領域に書込まれているデータを、前回の観測結果を格納する領域に移動させずに、次の観測結果は次回の観測結果を格納する領域に書込んで、観測を終了する（Ｓ２９）。この結果、トリガ条件発生前後の観測結果が格納される。
【００２７】
メモリ９の次回の観測結果を格納する領域に対するデータ書き込みが終了したら、ＣＰＵ１５はＣＰＵ１４に対して測定終了通知を発行する（Ｓ３０）。ＣＰＵ１４では、メモリ６の次回の観測結果を格納する領域に対するデータ書き込み終了と、ＣＰＵ１５からの測定終了通知を受信後に（Ｓ１２）動作終了と判断し、操作部１１に対して測定終了通知を発行すると同時に（Ｓ１３）、通信制御部１３に通知する。操作部１１ではＣＰＵ１４からの測定終了通知を受信後、終了表示を行う。通信制御部１３ではＣＰＵ１４からの測定終了通知を受信後、外部端末１２に対してメモリ６、９上にある観測データを外部端末１２に送信する（Ｓ１４）。
【００２８】
外部端末１２から通信制御部１３に対してデータ送信要求があった場合（Ｓ１５、Ｓ３１）、通信制御部１３はＣＰＵ１４、１５に対して通知する。データ送信要求を受信したＣＰＵ１４では操作部１１に対して、外部端末１２からのデータ受信通知を送信する（Ｓ１６）。これを受信した操作部１１では、データ受信中の表示を行う。通信制御部１３経由で外部端末１２から送信されたデータを受信し、メモリ６に書込む（Ｓ１７）。ＣＰＵ１５でも同様に通信制御部１３経由で外部端末１２から送信されたデータを受信し、メモリ９に書込む（Ｓ３２）。
【００２９】
外部端末１２から送信されたデータは、メモリ６、９それぞれに、割り当てられた外部端末受信エリアに格納する。
【００３０】
ＣＰＵ１５が受信データを全てメモリ９に書込み終えたら、ＣＰＵ１４に対して外部受信データ書き込み終了通知を行う（Ｓ３３）。ＣＰＵ１４では、ＣＰＵ１４では、ＣＰＵ１５からの外部受信データ書き込み終了通知を受信し（Ｓ１８）、さらにメモリ６への書き込みが終了していれば、操作部１１に対して外部データ受信完了通知を送信する（Ｓ１９）。これを受信した操作部１１では受信完了表示を行う。その後操作部１１から外部受信データを用いて制御回路１を動作させる操作を行うと、操作部１１からデータ再設定通知がＣＰＵ１４に対して通知される（Ｓ２０）。データ再設定通知を受信したＣＰＵ１４は、直ちにＣＰＵ１５に通知する（Ｓ２１）。ＣＰＵ１５では、このデータ再設定通知を受信すると（Ｓ３４）、メモリ９の外部端末受信データエリアに書込まれているデータを、それぞれ対応するＤ／Ａ１０に対して送信する（Ｓ３５）。Ｄ／Ａ１０ではディジタルデータをアナログ電気信号に変換し、この変換されたアナログ電気信号は測定端子７を経由して、制御回路１に対して出力される。
【００３１】
この結果、Ｄ／Ａ１０から出力された電気信号で制御回路１を動作することも可能であるため、異常発生状態と同じ状態を何回でも再現可能となり、正常状態の検証等が可能となる。
【００３２】
また、一回測定されたデータはメモリ６、９に蓄積されているため、何度でも読み込むことが可能である。その場合の動作を図４、５を用いて説明する。
【００３３】
Ｓ１でトリガ条件を設定しない状態で、外部端末１２からデータ要求を行うと、通信制御部１３からデータ送信要求が送信される。以降の動作はＣＰＵ１４では、Ｓ１６からの動作を行い、ＣＰＵ１５ではＳ２以降の動作を行う。
【００３４】
Ａ／Ｄ８、Ｄ／Ａ１０、測定端子７と一対一であり、測定端子７の本数分Ａ／Ｄ８とＤ／Ａ１０が存在する。
【００３５】
続いて本発明の第二の実施形態につき、図６を参照して詳細に説明する。動作フローチャート、メモリ内部構成図、メモリ動作例については第一の実施形態と同様であり、またＣＰＵ１５の動作についても第一実施形態と相違ない。
【００３６】
光信号出力のトリガ条件を操作部１１により設定する場合、ＰＤ４−１〜ＰＤ４−ｎに対応するトリガ条件を設定すると、トリガ用データがＣＰＵ１４に送られる（Ｓ１）。ＣＰＵ１４はその送られてきたトリガ用データをトリガ条件としてメモリ６内部に格納する（Ｓ２）。次に操作部１１より測定開始を設定すると、測定開始通知がＣＰＵ１４に対して通知される（Ｓ３）。ＣＰＵ１４はこの通知を受信後、直ちにＣＰＵ１５に対して測定開始通知があったことを通知する（Ｓ４）と同時に、測定動作を開始する。
【００３７】
測定が開始されると、光モジュール３からの光信号出力は、ＰＤ４−１〜ＰＤ４−ｎに入力され、アナログ信号に変換される。この変換されたアナログ信号をＡ／Ｄ５でディジタル信号に再変換する。再変換された結果をＣＰＵ１４が読み込み（Ｓ５）、メモリ６の現在の観測結果を格納する領域に書込む（Ｓ６）。メモリ６に格納後ＣＰＵ１４では、内部に格納されているトリガ条件とメモリ６に書込んだデータとを比較し（Ｓ７）、トリガ条件と等しくない場合には次の観測を開始する。
【００３８】
この場合のトリガ条件は、各入力のＡＮＤ条件をとる、ＯＲ条件をとる、特定チャンネル（ＣＨ）の入力が異常を示すなど状況によって複雑な設定がなされるが、その処理についても全てＣＰＵ１４が執り行う。この結果、トリガ条件と完全に一致した場合のみは、第一の実施形態と同じの動作が行われる。
【図面の簡単な説明】
【００３９】
【図１】本発明の第一の実施形態の構成ブロック図である。
【図２】本発明の実施形態におけるメモリ内部の構成例を示す詳細ブロック図である。
【図３】本発明におけるメモリ６およびメモリ９の使用例を示す説明図である。
【図４】本発明におけるＣＰＵ１４の制御を示す処理フローチャートである。
【図５】本発明におけるＣＰＵ１５の制御を示す処理フローチャートである。
【図６】本発明の第二の実施形態の構成ブロック図である。
【符号の説明】
【００４０】
１    光モジュール内制御回路  
２    光モジュール内光学素子
３    光モジュール
４    ＰＤ
５    Ａ／Ｄ
６    メモリ
７    測定端子
８    Ａ／Ｄ
９    メモリ
１０    Ｄ／Ａ
１１    操作部
１２    外部端末
１３    通信制御部
１４    ＣＰＵ
１５    ＣＰＵ
【図１】
2005055402.tif 000003
【図２】
2005055402.tif 000004
【図３】
2005055402.tif 000005
【図４】
2005055402.tif 000006
【図５】
2005055402.tif 000007
【図６】
2005055402.tif 000008