(57)【要約】【課題】プリント配線基板上に形成した突起電極に、ベアチップ半導体素子をフリップチップボンディング法によって、高い信頼度をもって接続することを可能にする、突起電極構造とその製造方法を提供する。【解決手段】プリント配線基板の電極端子と、該電極端子上に形成された樹脂材料からなる緩衝材層と、該緩衝材層上に形成され、導電性柱状部材にて電極端子と接続された電極部からなる突起電極を有するプリント配線基板であって、ベアチップ半導体素子を介して印加される荷重によって、前記突起電極の導電性柱状部材が変形しかつ電極部が緩衝材層へ沈み込むことにより、突起電極の高さが変化し、ベアチップ半導体素子の各電極パッドと突起電極が良好に接続する。【選択図】  図１
2005005504.tif 000002
【特許請求の範囲】
【請求項１】
ベアチップ半導体素子を接続してなるプリント配線基板の突起電極構造であって、電極部と、該電極部と間隔をおいて配置される電極端子と、
前記電極部と前記電極端子間に介在する樹脂材料からなる緩衝材層と、
該緩衝材層を貫通して前記電極部と前記電極端子を接続する導電性柱状部材とからなることを特徴とする、プリント配線基板の突起電極構造。
【請求項２】
前記導電性柱状部材は、前記電極端子に対して約３０°乃至６０°の傾斜角をもって形成されることを特徴とする請求項１に記載のプリント配線基板の突起電極構造。
【請求項３】
請求項１に記載の突起電極を製造する方法であって、
前記突起電極を構成する導電性柱状部材は、
前記緩衝材層に貫通孔を穿孔する工程と、
該貫通孔に導電性材料を充填する工程とにより形成され、
前記貫通孔の直径は前記電極端子の対角の長さの５分の１乃至３分の１程度であって、
前記貫通孔は前記電極端子に対して約３０°乃至６０°の傾斜角を有することを特徴とする、プリント配線基板の突起電極の製造方法。
【請求項４】
前記突起電極を構成する電極部は、
１層以上の導電性材料を積層する工程により形成され、
最下層の前記導電性材料は、前記導電性柱状部材と同一材料からなることを特徴とする請求項３に記載のプリント配線基板の突起電極の製造方法。
【請求項５】
前記緩衝材層は、
前記突起電極の形成を必要とせず、かつ後工程でのはんだ付け等の接続が必要な部分を選択的に開口して形成されることと、
前記突起電極の形成を必要とせず、かつ後工程でのはんだ付け等の接続も不要な部分を選択的に遮蔽して形成されることで、
前記突起電極形成後に、別途ソルダレジスト層の形成を必要としないことを特徴とする、請求項３又は４に記載のプリント配線基板の突起電極の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フリップチップボンディング法にて、ベアチップ半導体素子を接続してなるプリント配線基板において、ベアチップ半導体素子の電極パッドと、プリント配線基板の回路配線パターンとを接続する為に、プリント配線基板に設けられる突起電極の構造およびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、携帯電話や携帯情報端末の急速な普及の原動力として、ひとつには機器の飛躍的な小型化がある。またその背景には、従来、複数のＬＳＩで構成されていたシステムや機能を１つの半導体素子に集約するＳｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ（以下、ＳＯＣと記す）化の技術の進歩がある。
【０００３】
その一方で、複数の半導体素子を組み合わせ、直接プリント配線基板上に搭載し、１パッケージ化したＳｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ（以下、ＳＩＰと記す）が近年、注目を集めている。
【０００４】
携帯電話に代表される携帯情報機器では、高機能化が進むほど商品サイクルが短くなってきており、開発期間の短縮が大きな問題となってきている。仮にひとつの機能変更が生じた場合、ＳＯＣでは、半導体素子の設計からプロセスまですべてに影響を与える変更が必要であり、開発に膨大な費用と時間を要する。これに対しＳＩＰでは、一部半導体素子の種類変更や追加、および若干のプリント配線基板の変更等により対応が可能である為、ＳＯＣに比べ大幅な開発期間の短縮と開発コストの低減が図れる。
【０００５】
上記のような利点を有するＳＩＰではあるが、その小型化・高密度化には大きな問題がある。
即ち、ＳＩＰは複数の半導体素子を集め一つのシステムを構成する為、中には自社の半導体素子のみならず、他社の半導体素子も搭載しなければならない状況が往々にして出てくる。また、ＳＩＰの小型化・高密度化の為には、バンプ等の突起電極が配置されたベアチップ半導体素子をフェイスダウンでプリント配線基板にフリップチップボンディング法にて接続する手法が有効であるが、前記のように他社のベアチップ半導体素子が必要で、かつ突起電極が配置されていない場合には、フリップチップボンディング法による実装を諦めざるを得ず、ＳＩＰの小型化の支障となっていた。
【０００６】
図４Ａ（ａ）乃至図４Ｂ（ｆ）は、特開２０００−２０８９１０号公報に開示された、めっき法によりプリント配線基板側に突起電極を形成する主要工程を示す断面模式図である。
また、図４Ｂ（ｇ）及び（ｈ）は、前記工程フローに従って作製された突起電極付きプリント配線基板に、ベアチップ半導体素子をフリップチップボンディング法にて搭載する前後の工程を示す断面模式図である。
【０００７】
図４Ａ（ａ）に示すように、予めプリント配線基板４０１の表面には、突起電極が形成される電極端子４０２、および突起電極が形成されない回路配線パターン４０３が、銅箔のエッチング等の手法により形成され、突起電極が形成される電極端子４０２上のみ選択的に開口部４０５を設けるようにして、めっきレジスト層４０４が形成される。
【０００８】
次に、図４Ａ（ｂ）に示すように、銅めっき処理を施すことで、めっきレジスト層４０４の開口部４０５にのみ選択的に銅めっき層４０７が析出する。
【０００９】
その後、図４Ａ（ｃ）に示すように、一旦、めっきレジスト層４０４を剥離し、図４Ａ（ｄ）に示すように、前記のように銅めっき層４０７が形成された突起電極が形成される電極端子４０２上には開口部４０５を、突起電極が形成されない回路配線パターン４０３上には開口部４０６を、それぞれ選択的に設けるようにして、再度めっきレジスト層４０４が形成される。
【００１０】
そして、図４Ａ（ｅ）に示すように、ニッケルめっき処理、金めっき処理を順次施すことで、めっきレジスト層４０４の開口部４０５および４０６にのみ選択的にニッケルめっき層４０８、金めっき層４０９が析出し、積層されることで、突起電極４１０が得られる。
【００１１】
更に、図４Ｂ（ｆ）に示すように、めっきレジスト層４０４を剥離後、選択的にソルダレジスト層４１１が形成されることで、突起電極付きプリント配線基板４００が完成する。
【００１２】
最後に、図４Ｂ（ｇ）及び（ｈ）に示すように、フリップチップボンディング法にて、突起電極４１０を介して、ベアチップ半導体素子４１２の電極パッド４１３は、突起電極４１０と接続される。
【００１３】
【発明が解決しようとする課題】
しかしながら、前記特開２０００−２０８９１０号公報に開示された方法では、突起電極４１０は、めっき法にて形成される為、高さのバラツキが生じ易く、例えば、電解銅めっき法にて高さ２０μｍ、直径５０μｍの円柱状の突起電極を形成した場合、経験的に突起電極の高さバラツキは±１０μｍ程度となることが知られている。
【００１４】
例えば、図５（ａ）に示すように、標準的な突起電極４１０と、標準的な突起電極４１０よりも高さの高い突起電極４１０ａと、標準的な突起電極４１０よりも高さの低い突起電極４１０ｂとが混在して形成されたプリント配線基板４００に、ベアチップ半導体素子４１２をフリップチップボンディング法にて接続する場合、相対的に高さの高い突起電極４１０ａは、フリップチップボンディング時の荷重により潰れすぎ、電極パッド４１３からはみ出す危険性がある。逆に、相対的に高さの低い突起電極４１０ｂは、ベアチップ半導体素子４１２の電極パッド４１３と接触するのに十分な高さがない為、接続不良箇所４１４が生じる。
【００１５】
本発明の目的は、突起電極に高さのバラツキがある場合にも、標準よりも高さの高い突起電極が潰れすぎて電極パッドからはみ出すことが無く、かつ標準よりも高さの低い突起電極が電極パッドと接続不良を生じることもないようにした突起電極構造およびその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
本発明は、上記目的を達成する為に、以下の手段を提供する。
即ち、本発明では、フリップチップボンディング法にて、ベアチップ半導体素子を接続してなるプリント配線基板において、プリント配線基板の回路配線パターン上には、ベアチップ半導体素子との接続に用いられる突起電極を有している。前記突起電極は、直下の回路配線パターンの一部である電極端子と、該電極端子と間隔をおいて略平行に配置される導電性材料からなる電極部と、該電極部と前記電極端子との間に介在する樹脂材料からなる緩衝材層と、該緩衝材層中に貫通して形成され、前記電極部と前記電極端子とを接続する導電性柱状部材とからなる構造を有することを特徴とする。
【００１７】
この構成によれば、フリップチップボンディング法にて、ベアチップ半導体素子をプリント配線基板に接続する際に、ベアチップ半導体素子を介して突起電極に印加される荷重により、前記緩衝材層中の導電性柱状部材が変形することにより、突起電極の高さが容易に変わる為、突起電極に高さのバラツキがある場合にも、高さの高い突起電極が潰れすぎることでベアチップ半導体素子の電極パッドからはみ出すことがなく、かつ高さの低い突起電極がベアチップ半導体素子の電極パッドと接続不良を生じることなく、ベアチップ半導体素子とプリント配線基板との良好な接続を提供できる。
【００１８】
また本発明において、前記導電性柱状部材は、前記電極端子に対して約３０°乃至６０°の傾斜角をもって形成され、特には、複数の導電性柱状部材がある場合、そのうち２本の導電性柱状部材は、前記電極端子に対する垂直断面が「ハ」の字をなすように形成されることを特徴とする。
【００１９】
この構成によれば、フリップチップボンディング法にて、ベアチップ半導体素子をプリント配線基板に接続する際に、ベアチップ半導体素子を介して突起電極に荷重が印加される場合、導電性柱状部材は容易に変形できる為、高さバラツキのある突起電極であっても、ベアチップ半導体素子とプリント配線基板との間で適正な距離を確保でき、その結果、ベアチップ半導体素子と突起電極間で良好な接続を得ることができる。
【００２０】
また本発明において、前記突起電極を構成する導電性柱状部材は、電極端子を覆う緩衝材層に電極端子表面まで達する柱状開孔部である貫通孔を穿孔する工程と、前記貫通孔に導電性材料を充填する工程とにより形成され、前記貫通孔の直径は前記突起電極が形成される電極端子の対角の長さの５分の１乃至３分の１程度であって、前記貫通孔は前記電極端子に対して約３０°乃至６０°の傾斜角をもって穿孔されることを特徴とする。
【００２１】
この構成によれば、緩衝材層に柱状開孔部を穿孔する場合、炭酸ガスレーザを回路配線パターン面に対して約３０°乃至６０°の角度をもって照射することにより、電極端子表面まで達する柱状開孔部が容易に形成される。
また、めっき法等により、前記柱状開孔部に導電性材料を容易に充填することができ、この充填により前記フリップチップボンディング法による荷重印加時に容易に変形できる前記導電性柱状部材が得られる。
【００２２】
また本発明において、前記突起電極を構成する電極部は、めっき法等により、複数層の導電性材料を積層する工程により形成され、最下層の前記導電性材料は、前記導電性柱状部材と同一材料からなることを特徴とする。
【００２３】
この構成によれば、前記電極部の最下層に前記導電性柱状部材と同一の材料を用いることにより、導電性柱状部材形成と連続して電極部の最下層を形成することができ、工程の簡略化が図れると共に、
前記電極部を構成するその他の層の材料構成を適切に選択することで、被着物であるベアチップ半導体素子の電極パッドと良好な接続性が得られる。
【００２４】
また本発明において、前記緩衝材層は、前記突起電極の形成を必要とせず、かつ後工程でのはんだ付け等の接続が必要な部分を選択的に開口して形成されることと、前記突起電極の形成を必要とせず、かつ後工程でのはんだ付け等の接続も不要な部分を選択的に遮蔽して形成されることで、前記突起電極形成後に、別途ソルダレジスト層の形成を必要としないことを特徴とする。
【００２５】
この構成によれば、前記導電性柱状部材を形成する際に、プリント配線基板全域において、選択的に開口する緩衝材層を形成することで、従来のソルダレジスト層の役割を緩衝材層が担うことが可能となり、ソルダレジスト層を別途に設ける必要がなく、製造工程を簡略化できる。
【００２６】
【発明の実施の形態】
図１は、本発明の実施の一形態であるプリント配線基板上に形成された突起電極構造の一部断面斜視図である。
図２Ａ（ａ）乃至図２Ｂ（ｅ）は、突起電極を形成する場合の主要工程を示す断面模式図である。図２Ｂ（ｆ）及び（ｇ）は、突起電極を有するプリント配線基板に、ベアチップ半導体素子をフリップチップボンディング法にて接続する前後の工程を示す断面模式図である。
図３（ａ）乃至（ｂ）は、突起電極を有するプリント配線基板において、突起電極の高さにバラツキがある場合に、ベアチップ半導体素子をフリップチップボンディング法にて接続する前後の工程を示す断面模式図である。
【００２７】
図１乃至図３において、１００は突起電極付きプリント配線基板、１０１は突起電極、１はプリント配線基板、２は突起電極が形成される電極端子、３は突起電極が形成されない回路配線パターン、４は突起電極が形成されない回路配線パターン３上のニッケルめっき層、５は突起電極が形成されない回路配線パターン３上の金めっき層、６は突起電極が形成されない回路配線パターン３の開口部、７は緩衝材層、８は突起電極が形成される電極端子２の開口部、９はめっきレジスト層、１０は緩衝材層７に穿孔された柱状開孔部（貫通孔）、１１は導電性柱状部材、１２は突起電極の電極部を構成する銅めっき層、１３は突起電極の電極部を構成するニッケルめっき層、１４は突起電極の電極部を構成する金めっき層、１５は突起電極の電極部、１６はベアチップ半導体素子、１７はベアチップ半導体素子の電極パッドをそれぞれ示す。
【００２８】
図１乃至図３に示すように、プリント配線基板１上に形成された突起電極１０１は、プリント配線基板１の回路配線パターンの一部である電極端子２と、この電極端子２と間隔をおいて略平行に配置される電極部１５と、この電極部１５と電極端子２との間に介在する樹脂材料からなる緩衝材層７と、この緩衝材層７を貫通して電極部１５と電極端子２とを接続する導電性柱状部材１１とから構成される。前記電極部１５は、最下層の銅めっき層１２、ニッケルめっき層１３および金めっき層１４を順次積層して構成される。また、前記導電性柱状部材１１は、電極端子２に対して約３０°乃至６０°の傾斜角をもって形成されている。
【００２９】
次に、前記突起電極付きプリント配線基板１００の製造方法について説明する。
図２Ａ（ａ）に示すように、予めプリント配線基板１の表面には、突起電極が形成される電極端子２、および突起電極が形成されない回路配線パターン３が、銅箔のエッチング等の手法により形成される。
【００３０】
更に、突起電極が形成されない回路配線パターン３上には、ニッケルめっき処理、金めっき処理を順次施すことで、選択的にニッケルめっき層４と金めっき層５とが析出して積層されている。
【００３１】
上記の状態まで処理加工されたプリント配線基板１の表面に、突起電極が形成されない回路配線パターン３上のみ選択的に開口部６を設けるようにして、緩衝材層７が形成される。緩衝材層７の材質としては、ポリイミド、ポリウレタン等が好ましい。
【００３２】
次に、図２Ａ（ｂ）に示すように、突起電極が形成される電極端子２上のみ選択的に開口部８を設けるようにして、めっきレジスト層９が形成される。
【００３３】
その後、図２Ａ（ｃ）に示すように、突起電極が形成される電極端子２上の開口部８から選択的に炭酸ガスレーザを照射し、柱状開孔部１０が形成される。炭酸ガスレーザは、電極端子２の表面で反射されるまで緩衝材層７に穿孔する為、最終的には、電極端子２の表面に達する柱状開孔部１０が形成される。
【００３４】
柱状開孔部１０は、後述するように、銅めっきを充填することにより、導電性柱状部材１１が形成されるが、フリップチップボンディング時の荷重印加による前記導電性柱状部材１１の変形し易さが、突起電極の高さのバラツキ矯正には重要な要素である為、柱状開孔部１０は、電極端子２に対して約３０°乃至６０°の傾斜角度をもって開孔されることが好ましい。
【００３５】
更に、柱状開孔部１０の直径は、突起電極が形成される電極端子２の対角の長さに対して約５分の１乃至３分の１程度の寸法に加工されることが好ましい。また、複数の導電性柱状部材１１がある場合、そのうち２本の導電性柱状部材１１は、特には図１に示すように、電極端子２に対する垂直断面が「ハ」の字をなすように形成されることが好ましい。
【００３６】
そして、図２Ａ（ｄ）に示すように、銅めっき処理を施すことで、柱状開孔部１０に銅が充填され、これにより導電性柱状部材１１が形成される。前記充填処理後、更に、銅めっき処理を継続することで、めっきレジスト層９の開口部８の底面に、銅めっき層１２が得られる。その後、ニッケルめっき処理、金めっき処理を順次施すことで、銅めっき層１２の上方にニッケルめっき層１３と金めっき層１４が順次に析出して積層され、これにより前記銅めっき層１２、ニッケルめっき層１３及び金めっき層１４からなる電極部１５が形成される。
更に、図２Ｂ（ｅ）に示すように、めっきレジスト層９を剥離することで、突起電極１０１が得られ、突起電極付きプリント配線基板１００が完成する。
【００３７】
尚、前記突起電極付きプリント配線基板１００の緩衝材層７は、突起電極１０１の形成を必要とせず、かつ後工程でのはんだ付け等の接続が必要な部分に選択的に開口部６が形成されることと、突起電極１０１の形成を必要とせず、かつ後工程でのはんだ付け等の接続も不要な部分を選択的に遮蔽して形成されることで、緩衝材層７がソルダレジスト層の役割も果たす為、別途ソルダレジスト層の形成を必要とせず、製造工程を簡略化できる。
【００３８】
最後に、図２Ｂ（ｆ）及び（ｇ）に示すように、フリップチップボンディング法にて、突起電極１０１を介して、ベアチップ半導体素子１６の電極パッド１７が、プリント配線基板１００の電極端子２と接続される。
【００３９】
このとき、図３（ａ）に示すように、突起電極の高さにバラツキがあり、標準的な突起電極１０１と、標準的な突起電極１０１よりも高さの高い突起電極１０１ａと、標準的な突起電極１０１よりも高さの低い突起電極１０１ｂとが混在して形成されたプリント配線基板１００であっても、ベアチップ半導体素子１６をフリップチップボンディング法にて接続する際に、ベアチップ半導体素子１６を介して荷重が突起電極に印加されると、突起電極の電極部１５自身が大きく潰れることなく、電極部１５の下の導電性柱状部材１１が変形するとともに緩衝材層７の中に余剰な高さ分だけ電極部１５が沈み込むことで、前記突起電極の高さの不均一性が吸収されて、最も高さの低い突起電極１０１ｂの高さに倣うようにして、突起電極１０１および１０１ａの高さが圧縮され、その結果、ベアチップ半導体素子１６の電極パッド１７と各突起電極は均一に接続される。
【００４０】
以上、本発明を一実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００４１】
例えば、導電性柱状部材１１の直径は、少なくとも突起電極１０１が形成される電極端子２の面積よりも小さければよい。また、ひとつの突起電極１０１当たり少なくとも１個以上の導電性柱状部材１１があり、フリップチップボンディング時の荷重印加により容易に変形可能な範囲であれば導電性柱状部材１１の数量の制限はない。更に、材質としては、銅めっき法による充填でなくとも、導電性ペーストを充填して導電性柱状部材１１を形成してもよい。
【００４２】
また同様に、突起電極１０１の電極部１５を形成する導電性材料もめっき法により析出された層構造を成すものに限定されるものではなく、例えば、導電性ペーストを選択的に印刷して得られるものでもよい。
【００４３】
【発明の効果】
以上、詳細に説明したように、本発明を用いることにより、フリップチップボンディング法にて、ベアチップ半導体素子を接続してなる突起電極付きプリント配線基板において、突起電極の高さにバラツキがある場合にも、ベアチップ半導体素子を介して荷重を突起電極に印加した際に、突起電極を構成する導電性柱状部材の変形、および、突起電極を構成する電極部の緩衝材層への沈み込みにより、前記突起電極の高さの不均一性が吸収され、最も高さの低い突起電極の高さに倣うようにして、突起電極の高さが圧縮されることで、ベアチップ半導体素子の電極パッドと各突起電極が均一に接続される為に、フリップチップボンディングの歩留まり向上と接続信頼性向上が図れる。
【図面の簡単な説明】
【図１】本発明の実施の一形態であるプリント配線基板上に形成された突起電極構造の一部断面斜視図。
【図２Ａ】（ａ）〜（ｄ）は、本発明の突起電極を形成する場合の主要工程を示す断面模式図。
【図２Ｂ】（ｅ）は本発明の突起電極を形成する場合の主要工程を示す断面模式図、（ｆ）及び（ｇ）は本発明の突起電極を有するプリント配線基板にベアチップ半導体素子をフリップチップボンディング法にて接続する前後の工程を示す断面模式図。
【図３】（ａ）及び（ｂ）は、本発明の突起電極を有するプリント配線基板において、突起電極の高さにバラツキがある場合に、ベアチップ半導体素子をフリップチップボンディング法にて接続する前後の工程を示す断面模式図。
【図４Ａ】（ａ）〜（ｅ）は、従来の突起電極を形成する場合の主要工程を示す断面模式図。
【図４Ｂ】（ｆ）は従来の突起電極を形成する場合の主要工程を示す断面模式図、（ｇ）及び（ｈ）は従来の突起電極を有するプリント配線基板にベアチップ半導体素子をフリップチップボンディング法にて接続する前後の工程を示す断面模式図。
【図５】（ａ）及び（ｂ）は、従来の突起電極を有するプリント配線基板において、突起電極の高さにバラツキがある場合に、ベアチップ半導体素子をフリップチップボンディング法にて接続する前後の工程を示す断面模式図。
【符号の説明】
１００    本発明の突起電極付きプリント配線基板
１０１    標準的な高さの突起電極（本発明）
１０１ａ  標準的な突起電極よりも高さの高い突起電極（本発明）
１０１ｂ  標準的な突起電極よりも高さの低い突起電極（本発明）
１        プリント配線基板
２        突起電極が形成される電極端子
３        突起電極が形成されない回路配線パターン
４        突起電極が形成されない回路配線パターン上のニッケルめっき層
５        突起電極が形成されない回路配線パターン上の金めっき層
６        突起電極が形成されない回路配線パターンの開口部
７        緩衝材層
８        突起電極が形成される電極パターンの開口部
９        めっきレジスト層
１０      緩衝材層に開孔された柱状開孔部
１１      導電性柱状部材
１２      突起電極を構成する銅めっき層
１３      突起電極を構成するニッケルめっき層
１４      突起電極を構成する金めっき層
１５      突起電極の電極部
１６      ベアチップ半導体素子
１７      ベアチップ半導体素子の電極パッド
４００    従来の突起電極付きプリント配線基板
４０１    プリント配線基板
４０２    突起電極が形成される電極端子
４０３    突起電極が形成されない回路配線パターン
４０４    めっきレジスト層
４０５    突起電極が形成される電極端子の開口部
４０６    突起電極が形成されない回路配線パターンの開口部
４０７    銅めっき層
４０８    ニッケルめっき層
４０９    金めっき層
４１０    標準的な高さの突起電極（従来）
４１０ａ  標準的な突起電極よりも高さの高い突起電極（従来）
４１０ｂ  標準的な突起電極よりも高さの低い突起電極（従来）
４１１    ソルダレジスト層
４１２    ベアチップ半導体素子
４１３    ベアチップ半導体素子の電極パッド
４１４    接続不良個所
【図１】
2005005504.tif 000003
【図２Ａ】
2005005504.tif 000004
【図２Ｂ】
2005005504.tif 000005
【図３】
2005005504.tif 000006
【図４Ａ】
2005005504.tif 000007
【図４Ｂ】
2005005504.tif 000008
【図５】
2005005504.tif 000009