(57)【要約】 【課題】  液晶表示装置の各ソース配線またはゲート配線に電気的に接続する複数の駆動回路ユニットにバス配線を通じて供給される供給電圧の差を、液晶表示装置の最小階調電圧以下にして、表示むらのない、高品質の表示を可能にする薄膜トランジスタを用いた駆動用半導体装置を提供する。【解決手段】  少なくとも１本のバス配線８の単位長さ当たりの抵抗値Ｒ（Ω／ｍ）と、駆動回路ユニット７のピッチＬ（ｍ）と、駆動回路ユニット７の数Ｎとを、Ｒ×Ｎ２×Ｌ≦４×１０３なる関係を満たすように定める。【選択図】  図２
2005284210.tif 000002
【特許請求の範囲】
【請求項１】
基板と、該基板上に形成された、薄膜トランジスタを用いた複数の回路ユニットと、前記回路ユニットの出力端子と、前記回路ユニットに電圧を供給するための１本以上のバス配線と、前記バス配線に外部から電圧を供給するための給電点とを具備する半導体装置であって、前記回路ユニットのピッチＬ（ｍ）と、前記回路ユニットの全数Ｎと、前記バス配線の少なくとも１本の単位長さ当たりの抵抗値Ｒ（Ω／ｍ）とが、Ｒ×Ｎ２×Ｌ≦４×１０３なる関係を満たすことを特徴とする半導体装置。
【請求項２】
基板と、該基板上に形成された、薄膜トランジスタを用いた複数の回路ユニットと、前記回路ユニットの出力端子と、前記回路ユニットに電圧を供給するための１本以上のバス配線と、前記バス配線に外部から電圧を供給するための給電点とを具備する半導体装置であって、前記回路ユニットの一部が前記給電点の左側に、残りが前記給電点の右側に配置されており、前記回路ユニットのピッチＬ（ｍ）と、前記回路ユニットの全数Ｎと、前記バス配線の少なくとも１本の単位長さ当たりの抵抗値Ｒ（Ω／ｍ）とが、Ｒ×Ｎ２×Ｌ≦１６×１０３なる関係を満たすことを特徴とする半導体装置。
【請求項３】
前記出力端子の前記基板表面からの高さと、前記バス配線の前記基板表面からの高さとが実質的に等しいことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記バス配線が、前記基板表面からの高さの異なる複数の領域を持ち、前記出力端子の前記基板表面からの高さと、前記バス配線の前記基板表面からの最大の高さとが実質的に等しいことを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記出力端子の少なくとも一部と前記バス配線の少なくとも一部とが、同一材料からなることを特徴とする請求項１から４のいずれかに記載の半導体装置。
【請求項６】
前記出力端子の前記基板表面からの高さに実質的に等しい前記基板表面からの高さを有するダミー端子が、前記基板上に形成されていることを特徴とする請求項１から５のいずれかに記載の半導体装置。
【請求項７】
請求項１から６のいずれかに記載の半導体装置の製造方法であって、バス配線の少なくとも一部と出力端子の少なくとも一部とを同時に製造することを特徴とする半導体装置の製造方法。
【請求項８】
前記バス配線の少なくとも一部および前記出力端子の少なくとも一部を、電解めっき法、無電解めっき法、導電性ペーストのスクリーン印刷法、導電性ペーストの吹き付け印刷法、導電性フィルムの貼り付けおよびエッチング法、または、金属箔の貼り付けおよびエッチング法のいずれかの方法によって形成することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
請求項１から６のいずれかに記載の半導体装置を実装された表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、その製造方法およびそれを用いた表示装置に関し、特に、バス配線を低抵抗配線とする半導体装置、その製造方法およびそれを用いた表示装置に関する。
【背景技術】
【０００２】
液晶表示装置（ＬＣＤ）は、薄型、軽量であることから、携帯電話、ＰＤＡ（Personal Digital Assistants：携帯情報端末）、ノートパソコンなどの携帯機器にすでに広く搭載されている。しかしながら、例えばＴＶなどの中・大型ＬＣＤを広く普及させるには、さらなる低コスト化、なかでも、液晶を駆動する駆動用半導体装置の実装コストの低減が必要である。
【０００３】
従来の中・大型ＬＣＤの駆動用半導体装置は、ＴＡＢ（Tape Automated Bonding：テープ自動ボンディング）法を用いて実装されている。ＴＡＢ法とは、フレキシブル基板上に半導体装置を一つずつ搭載したＴＣＰ（Tape Carrier Package：テープキャリアパッケージ）と呼ばれるパッケージの出力側の一辺を、液晶表示パネル基板の信号入力部に実装する方法である。中・大型ＬＣＤには十数個の駆動用半導体装置を実装する必要がある。さらに、個々の駆動用半導体装置には、液晶を駆動するための信号や電源電圧をＬＣＤの外部から芋づる式に供給されなければならないから、ＴＣＰの入力側の一辺には、複数のバス配線を形成したプリント基板が接続される。これによって、入力信号や電源電圧は、プリント基板のバス配線からＴＣＰのバス配線を経由して個々の駆動用半導体装置に供給されることになる。さらに、このプリント基板には、ＴＣＰとは別種のフレキシブル基板が入力信号や電源電圧を供給するために接続される。
【０００４】
ここで、中・大型ＬＣＤに十数個の駆動用半導体装置が必要な理由は、以下の通りである。ＬＣＤは、互いに直交した行および列に二次元配列した画素から構成されている。現在、中・大型ＬＣＤを構成する画素行列は、ＸＧＡと呼ばれる縦７６８行×横１０２４列の行列が主流である。カラー表示の場合には、 ３原色に対応した３つのドットが横方向に並んで１画素を構成するために、ＸＧＡパネルは、縦７６８×横３０７２のドットにより構成される。アクティブマトリックス型の液晶パネルには、個々のドットに対応して薄膜トランジスタ（ＴＦＴ）が形成されており、行方向に配線されたゲート配線に電圧を供給することによってその行に接続するＴＦＴをＯＮし、列方向に配列したソース配線から、ＯＮしたＴＦＴに信号電圧を印加することによって、対応するドットを表示駆動する仕組みである。したがって、ＸＧＡパネルの表示を行うには、７６８本のゲート配線に対応する出力端子、および、３０７２本のソース配線に対応する出力端子を、それぞれ、１個以上のゲート駆動用半導体装置、および、１個以上のソース駆動用半導体装置で構成する必要がある。もし、７６２個の出力を持つゲート駆動用半導体装置および３０７２個の出力を持つソース駆動用半導体装置を、各１個の半導体チップで実現できれば、ＸＧＡパネルに必要な駆動用半導体装置は１個のソース駆動用半導体装置および１個のゲート駆動用半導体装置の計２個で済むのであるが、このような半導体装置は現存しない。その理由の一つは、その大きなチップ寸法による。
【０００５】
現在、実用に供されている実装技術では、生産現場で実装可能な最小ピッチは、約４０μｍ程度とされている。つまり、アウタリードボンディングにおいてもインナリードボンディングにおいても確実な接続を行うためには、１端子当たり４０μｍ以上の幅を必要とする。そのため、例えば３０７２出力のソース駆動用半導体装置を単一チップで構成しようとした場合には、チップの長辺寸法は４０μｍ×３０７２端子＝１２３ｍｍとなり、単結晶シリコン基板上に形成するには非現実的なチップ寸法となる。したがって、市場に出ている駆動用半導体装置は２００〜４００程度の出力端子で構成されており、ＸＧＡパネルの場合には、ゲート駆動用半導体装置を３個（個々のゲート駆動用半導体装置は２５６出力を有する）、ソース駆動用半導体装置を８個（個々のソース駆動用半導体装置は３８４出力を有する）用いる場合が多い。
【０００６】
このようにＴＡＢ法では十数個のＴＣＰ、１枚ないし２枚のフレキシブル基板、および、１枚ないし２枚のプリント基板を必要とするために、その部材コスト、実装コストがＬＣＤのコストを押し上げていた。
【０００７】
そこで、ＬＣＤ駆動用半導体装置の実装コストを低減する方法の一つとして、ＴＡＢ法に替わりＣＯＧ（Chip On Glass：チップオングラス）法が実用化され始めている（例えば、特許文献１参照）。ＣＯＧ法とは、ＴＣＰを用いることなしに、駆動用半導体装置をベアチップの状態で表示パネル基板に直接実装する方法である。駆動用半導体装置の回路面を液晶パネル基板に対向させて加熱圧着する。加熱圧着の際に、駆動用半導体装置の回路面に形成された高さ十数μｍの突起状出力端子と、表示パネル基板上に形成された入力端子との間に導電粒子を分散させた樹脂接着テープを挟み込むことにより、樹脂接着テープのうちの両端子間に挟み込まれた部分だけが導電性となり、両端子間が電気的に接続される。ＣＯＧ法を用いる場合にも、個々の駆動用半導体装置に芋づる式に接続するバス配線が必要になるために、例えば、上記文献では、表示パネル基板および駆動用半導体装置の双方にバス配線を並列させて形成することで配線抵抗を下げ、フレキシブル基板やプリント基板を極力廃して低コストにＬＣＤを組み立てる方法が開示されている。
【０００８】
しかしながら、単にＴＡＢ法をＣＯＧ法に置き換えるだけでは、フレキシブル基板やプリント基板を削減する効果は期待できるものの、表示パネル基板に実装する駆動用半導体装置の数を削減することはできない。そこで、実装する駆動用半導体装置の数を減らす方法として、液晶パネル基板の直交する２辺のうちの各１辺の長さと同程度の長さの２枚のガラス基板上に薄膜トランジスタを形成して、それぞれ、ゲート駆動用半導体装置とソース駆動用半導体装置とを構成し、これを液晶パネル基板にＣＯＧ法と同様の手法を用いて実装することによって、さらに低コストに液晶表示装置を組み立てる方法が提案されている（例えば、特許文献２参照）。前述したように、ゲートおよびソースの駆動用半導体装置を単結晶シリコン基板で作製する場合には、基板寸法の制約から、数千の出力端子を持つ駆動用半導体装置を単一のチップに作製することは非現実的である。しかしながら、ガラス基板の場合には、シリコン基板よりも十分に大きな寸法の基板を入手可能であり、少なくとも基板寸法の制約は、はるかに緩和される。そこで、ガラス基板上に駆動用半導体装置を形成することで、より多くの出力端子を有する、寸法の大きな駆動用半導体装置の製造が可能になり、それを用いれば、低コストなＬＣＤの組み立てが可能になると期待される。
【特許文献１】特開２００３−１００９８２号公報（第４頁、図１、３）
【特許文献２】特許第３０３３１２３号公報（第３−４頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述の方法においても、寸法が大きく、出力端子数の多い駆動用半導体装置では、バス配線内での電圧降下が顕在化し、表示パネル基板上に形成された各ゲート配線や各ソース配線に個々に電圧を供給するための複数の駆動回路ユニットへの供給電圧値のばらつきが大きくなるという問題がある。例えば、１個だけの大型駆動用半導体装置を用いてＬＣＤの表示を行う場合、その駆動用半導体装置内に形成された電源バス配線内の電圧降下によって、電源の給電点に最も近い駆動回路ユニットと最も遠い駆動回路ユニットとの間に大きな供給電圧差が生じることになる。個々の駆動回路ユニットへの供給電圧差が大きくなると、ＬＣＤの諧調表示にずれを生じるなどして表示品質を維持できなくなるばかりか、場合によっては、その駆動回路に接続する画素の表示が不可能になる。したがって、中・大型ＬＣＤを１個で表示駆動できるような大型の駆動用半導体装置を用いるには、特に抵抗の低いバス配線を駆動用半導体装置の内部および／または表示パネル基板上に形成するか、低抵抗配線を形成した基板を別途外付けするかのいずれかの方法が必要となる。
【００１０】
例えば、３０００個の駆動回路ユニットが２５０ｍｍの幅に渡って形成されている駆動用半導体装置を実現するには、５Ω／ｍ程度の単位長さ当りの抵抗値を持つバス配線が必要である。ここでは、駆動用半導体装置の１端部に給電点があり、その１端部から他端部までバス配線が延びている場合を想定している。単位長さ当りの抵抗値Ｒは、Ｒ＝ρ／Ａと表せるから、バス配線材料にＡｕを用いた場合には、５Ω／ｍのバス配線を形成するには４６００μｍ２のバス配線断面積が必要となる。ここで、ρ（Ω・ｍ）はバス配線の体積抵抗率、Ａ（ｍ２）はバス配線の断面積であり、また、Ａｕの室温における体積抵抗率ρを、２．３×１０−８Ω・ｍとした。したがって、例えば、幅２００μｍのバス配線を形成した場合でも、配線抵抗値を５Ω／ｍ以下にするには、２３μｍのバス配線高さが必要になることがわかる。
【００１１】
ところが、一般に、駆動用半導体装置内部あるいは表示パネル上の配線は、真空蒸着法やスパッタリング法などによって形成されており、低抵抗配線の形成が困難である。これらの成膜方法で堆積可能な膜厚は、高々１μｍ程度に限定されるため、例えば幅５００μｍ、厚さ１μｍのアルミニウム配線を形成した場合でも、その配線抵抗は、アルミニウムの体積抵抗率を２．７８×１０−８Ω・ｍとすると、単位長さ当たりの抵抗値に換算して５６Ω／ｍ程度の高抵抗となる。それ以上の膜厚のアルミニウム膜を堆積した場合には、膜の内部応力に起因する基板のそり、膜の剥離、表面性状の悪化などにより、その後の製造工程を遂行することが困難となる。
【００１２】
また、上記のような嵩高いバス配線は、上述の半導体装置を、ＣＯＧ実装と同様に実装する際の妨げとなる。ＣＯＧ実装と同様に実装するには、半導体装置基板上の構造体の高さがほぼ同一である必要があるためである。
【００１３】
本発明は、上記課題に鑑みてなされたものであって、その１つの目的は、薄膜トランジスタを用いた、多数の出力端子を有する寸法の大きな半導体装置の作製を可能にする、低抵抗なバス配線が形成された半導体装置を提供することである。また、本発明の他の１つの目的は、そのような低抵抗なバス配線構造を有する半導体装置を容易かつ低コストに製造できる製造方法を提供することである。本発明のさらなる他の１つの目的は、そのようなバス配線構造を有する半導体装置を表示パネル上に実装した低コストの液晶表示装置を提供することである。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本発明によれば、基板と、該基板上に形成された、薄膜トランジスタを用いた複数の回路ユニットと、前記回路ユニットの出力端子と、前記回路ユニットに電圧を供給するための１本以上のバス配線と、前記バス配線に外部から電圧を供給するための給電点とを具備する半導体装置であって、前記回路ユニットのピッチＬ（ｍ）と、前記回路ユニットの全数Ｎと、前記バス配線の少なくとも１本の単位長さ当たりの抵抗値Ｒ（Ω／ｍ）とが、Ｒ×Ｎ２×Ｌ≦４×１０３なる関係を満たすことを特徴とする半導体装置、が提供される。
【００１５】
また、上記目的を達成するため、本発明によれば、基板と、該基板上に形成された、薄膜トランジスタを用いた複数の回路ユニットと、前記回路ユニットの出力端子と、前記回路ユニットに電圧を供給するための１本以上のバス配線と、前記バス配線に外部から電圧を供給するための給電点とを具備する半導体装置であって、前記回路ユニットの一部が前記給電点の左側に、残りが前記給電点の右側に配置されており、前記回路ユニットのピッチＬ（ｍ）と、前記回路ユニットの全数Ｎと、前記バス配線の少なくとも１本の単位長さ当たりの抵抗値Ｒ（Ω／ｍ）とが、Ｒ×Ｎ２×Ｌ≦１６×１０３なる関係を満たすことを特徴とする半導体装置、が提供される。
【００１６】
また、上記目的を達成するため、本発明によれば、前記半導体装置の製造方法であって、バス配線の少なくとも一部と出力端子の少なくとも一部とを同時に製造することを特徴とする半導体装置の製造方法、が提供される。
【００１７】
また、上記目的を達成するため、本発明によれば、前記半導体装置を実装された表示装置、が提供される。
【発明の効果】
【００１８】
本発明に係る半導体装置は、給電点に最も近い駆動回路ユニットと、最も遠い駆動回路ユニットとの間の入力抵抗差が、１ｋΩ以下となるものであるから、表示パネルの辺と同程度の幅寸法を有しながら、表示むらのない優れた表示品質を与えることを可能にする。
【００１９】
また、本発明に係る半導体装置の製造方法は、出力端子とバス配線とを、同一の製造工程で、実質的に同一の高さに形成するものであるから、嵩高い低抵抗のバス配線を形成しても、ＣＯＧ実装と同様の実装を可能にし、これによって、低コストな駆動用半導体装置の提供を可能にする。
【００２０】
また、本発明に係る半導体装置の製造方法の一実施例は、バス配線に高さの異なる複数の領域を持たせるものであるから、ＴＦＴ基板への実装時において、接着剤内のボイド発生を抑制することができ、これによって、ＣＯＧ実装と同様の実装を信頼性に優れたものとする。
【００２１】
また、本発明に係る液晶表示装置は、上述の半導体装置をＣＯＧ実装と同様にＴＦＴ基板に実装するものであるから、低コストかつ高表示品質を実現可能である。
【発明を実施するための最良の形態】
【００２２】
次に、本発明の実施の形態について、図面を参照して詳細に説明する。
図１は、本発明の実施の形態に係る液晶表示装置の平面図である。本液晶表示装置は、行および列に形成された複数のゲート配線１と複数のソース配線２との各交差点にＴＦＴ（図示せず）が配置されたＴＦＴ基板３と、ＴＦＴ基板３のＴＦＴが配置された領域に対向する対向基板４との間に、液晶層（図示せず）を挟持している。対向基板４のＴＦＴ基板３に対向する表面上には、対向電極が形成されており、また、カラーフィルタが形成されてもよい。ＴＦＴ基板３の直交する２辺の近傍の２箇所の張り出し部分に、それぞれ、ＴＦＴをＯＮ／ＯＦＦさせるためのゲート駆動用半導体装置５、および、画像信号を入力するためのソース駆動用半導体装置６が、実装されている。ゲート駆動用半導体装置５およびソース駆動用半導体装置６には、それぞれ、ガラス基板上に、半導体層としてポリシリコンを使用したＴＦＴを用いて駆動回路ユニット７が形成されている。さらに、ソース駆動用半導体装置６には、低抵抗のバス配線８が形成されている。必要であれば、ゲート駆動用半導体装置５に、低抵抗のバス配線を形成することも可能である。図１には、ゲート駆動用半導体装置およびソース駆動用半導体装置を、ともに１個づつ実装した形態が図示されているが、必要に応じて、各駆動用半導体装置を、それぞれ、複数個実装するように構成することも可能である。その際には、ＴＦＴ基板３の短辺と長辺とを合わせて最大４辺までの周辺領域に、任意の個数の駆動用半導体装置を実装するように構成することも可能である。ただし、個々のゲート駆動用半導体装置およびソース駆動用半導体装置は、それぞれ、少なくとも５００以上の駆動回路ユニットを有することが望ましい。
【００２３】
ソース駆動用半導体装置６の長手方向の略中央周辺のＴＦＴ基板３上に、信号電圧および電源電圧供給用のフレキシブル基板９が、実装されている。フレキシブル基板９とソース駆動用半導体装置６とは、ＴＦＴ基板３上に形成されたソース駆動用半導体装置用入力配線１０によって電気的に接続されている。また、ゲート駆動用半導体装置５へのクロック信号入力、コントロール信号入力、および、電源電圧供給は、ソース駆動用半導体装置６とゲート駆動用半導体装置５との間のＴＦＴ基板上に形成されたゲート駆動用半導体装置用入力配線１１およびソース駆動用半導体装置６のバス配線８を経由して、フレキシブル基板９から行われる。ソース駆動用半導体装置６への信号供給点および給電点は、任意に設定することができるが、ソース駆動用半導体装置６の長手方向の略中央部にそれらを設定するのが好ましい。この構成において、バス配線８に最も高い抵抗値を使用できるため、バス配線の形成が容易になる。
【００２４】
図２は、図１中のソース駆動用半導体装置６の構成を示す平面図である。ソース駆動用半導体装置６内には、画素ＴＦＴに画像信号電圧を出力する駆動回路ユニット７が、５００から５０００ユニット形成されている。個々の駆動回路ユニット７は、少なくとも１つの出力端子１２を有する。ソース駆動用半導体装置６の長手方向の幅（以下、単に「幅」という）の略全体にわたって、１本以上の低抵抗のバス配線８が形成されている。ソース駆動用半導体装置６の回路構成は、全ての駆動回路ユニット７が、その１つ以上の入力の各々を低抵抗の各バス配線８に電気的に接続してアレイ状に並ぶ構成が望ましい。低抵抗のバス配線８は、ソース駆動用半導体装置６の略全幅にわたって形成されているが、必ずしも連続している必要はなく、例えば、給電点で２分割しているような構成も可能である。低抵抗のバス配線８は、１〜６０本形成されるが、図の簡単のために、図２には、２本のみが図示されている。
【００２５】
ここで、バス配線８の抵抗値について考察する。Ｎ個の駆動回路ユニット７が、ピッチＬ（ｍ）で、その入力を１つのバス配線に電気的に接続してアレイ状に並んでいて、そのＮ個の駆動回路ユニットのうち同時に動作する駆動回路ユニット数が最大でＮ／２個であるとする。このとき、各駆動回路ユニットに、一定電流ｉが流入すると仮定すると、バス配線の給電点に最も近い駆動回路ユニットの入力抵抗値と、給電点からＮ番目の駆動回路ユニットとの入力抵抗値の差Ｚが最大になるのは、駆動回路ユニットが１つおきに動作する場合である。この場合には、給電点からＮ番目の駆動回路ユニットと、給電点から（Ｎ−２）番目の駆動回路ユニットとの入力間の電圧降下は２ＬＲ×ｉ、給電点から（Ｎ−２）番目の駆動回路ユニットと、給電点から（Ｎ−４）番目の駆動回路ユニットとの入力間の電圧降下は２ＬＲ×２ｉ、給電点から（Ｎ−４）番目の駆動回路ユニットと、給電点から（Ｎ−６）番目の駆動回路ユニットとの入力間の電圧降下は２ＬＲ×３ｉ、…、というように、給電点に近づくにつれて、動作中の２つの隣接し合う駆動回路ユニットの入力間の電圧降下が等差級数的に増加するから、バス配線の給電点に最も近い駆動回路ユニットの入力抵抗値と、給電点からＮ番目の駆動回路ユニットの入力抵抗値の差Ｚは、Ｚ＝Ｒ×（Ｎ／２）×［（Ｎ／２）−１］×Ｌと表すことができる。ここでＲ（Ω／ｍ）は、バス配線の単位長さ当りの抵抗値，Ｌ（ｍ）は、駆動回路ユニット７のピッチである。液晶表示装置の駆動用半導体装置を１チップで作製するような場合には、Ｎは少なくとも５００以上としてよいから、（Ｎ／２）−１≒Ｎ／２とすることができる。したがって、駆動用半導体装置の１端部に給電点があり、その１端部から他端部までバス配線が延びている場合には、給電点に最も近い駆動回路ユニットと、最も遠いＮ番目の駆動回路ユニット間の入力抵抗差Ｚは、Ｚ＝Ｒ×（Ｎ２／４）×Ｌとなる。
【００２６】
個々の駆動回路ユニットに流す最大電流値は１０〜１００μＡ、駆動回路ユニット間の最大供給電圧差（給電点に最も近い駆動回路ユニットと、最も遠いＮ番目の駆動回路ユニットとの入力間の電圧降下）の許容値は１０ｍＶ程度であるから、入力抵抗差Ｚの許容値は、１００Ω〜１ｋΩとなる。ここで、駆動回路ユニット間の最大供給電圧差の許容値は、液晶表示装置を８ビット階調表示する際の最小階調電圧と等しい値とした。言い換えれば、８ビット表示において、表示むらを生じさせない駆動用半導体装置を提供するには、駆動回路ユニット間の最大入力抵抗差、即ち、給電点に最も近い駆動回路ユニットと、最も遠いＮ番目の駆動回路ユニットとの間の入力抵抗差Ｚを１ｋΩ以下にする必要がある。したがって、以下の式を満たすようにバス配線の抵抗値Ｒを設定すれば、給電点をバス配線の端部に配置する場合に、個々の駆動回路ユニットへの供給電圧ばらつきを十分に低減することができる。
【００２７】
Ｒ×Ｎ２×Ｌ≦４×１０３                                    （１）
【００２８】
式（１）が満たされれば、どんなに幅広のソース駆動用半導体装置であっても、表示品質の優れた表示が可能になる。
【００２９】
給電点や信号供給点をソース駆動用半導体装置の幅の中央に配置し、その両側に電源電圧や信号を供給する場合には、給電点や信号供給点から最も遠い駆動回路ユニットは、最も近い駆動回路ユニットからＮ／２番目に位置する。そのため、許容されるバス配線の抵抗値は、給電点や信号供給点がバス配線の端部に配置する場合に比して４倍まで大きくすることができる。即ち、バス配線の抵抗値Ｒは、以下の式を満たせばよい。
【００３０】
Ｒ×Ｎ２×Ｌ≦１６×１０３                                  （２）
【００３１】
さらに、低抵抗のバス配線８の高さ、幅、および、出力端子１２の高さは、概略同じ高さになるように調整されることが好ましい。低抵抗のバス配線８の高さは、２〜１００μｍである。ダミー端子１３は、出力端子１２とほぼ同一の高さを有する電気的な接続に関与しない構造体であり、駆動用半導体装置のＴＦＴ基板３への実装時に、駆動用半導体装置とＴＦＴ基板３との平行度を良好に維持する機能を有している。低抵抗のバス配線８にダミー端子１３の機能を兼用させる構成にした場合には、ダミー端子１３を省略することも可能である。ソース駆動用半導体装置６の幅は、２５〜５００ｍｍである。図２は、ソース駆動用半導体装置を示しているが、ゲート駆動用半導体装置にも同様の構成を適用できる。
【００３２】
駆動回路ユニット７の各出力端子１２は，それぞれ、ＴＦＴ基板３上に形成された、対応するソース配線２に、異方性導電フィルム（ＡＣＦ）、異方性導電性ペースト（ＡＣＰ）を用いて電気的に接続される。あるいは、それらの電気的接続は、いわゆる非導電性ペースト（ＮＣＰ）を用いた電気的接続技術を用いてなされてもよい。それらのベース樹脂材料としては、熱硬化性樹脂よりも光硬化性樹脂を用いた方が、より好ましい。熱硬化性樹脂をベースとした接着剤を用いる場合には、エポキシ系樹脂よりも硬化温度の低いアクリル系樹脂をベースとした接着剤を用いる方が、より好ましい。光硬化性樹脂をベースとした接着剤を用いる場合には、１０〜３０００ｍＪ／ｃｍ２の照射量条件で硬化を行うことが望ましい。また、熱硬化性樹脂をベースとした接着剤を用いる場合には、接着温度：１２０〜２２０℃、加熱時間：３〜３０秒間という条件で硬化を行うことが望ましい。ソース駆動用半導体装置用入力配線１０とフレキシブル基板９との電気的接続の形成は、駆動回路ユニット７の出力端子１２とソース配線２との電気的接続の形成と同時に行ってもよい。出力端子１２および低抵抗のバス配線８は、電解めっき法、無電解めっき法、導電性ペーストのスクリーン印刷法、導電性ペーストの吹き付け印刷法、導電性フィルムの貼り付けおよびエッチング法、あるいは、金属箔の貼り付けおよびエッチング法のいずれかによって形成される。
【実施例１】
【００３３】
図３は、本発明の実施例１に係る半導体装置の平面図である。本半導体装置は、図２に示すソース駆動用半導体装置の具体的な１例である。図３において、図２の部分と同等の部分には同一の参照符号を付し重複する説明を適宜省略する。
ソース駆動用半導体装置６に、３０７２ユニットの駆動回路ユニット７が、アレイ状に形成されている（図では、作図の簡単のために、５ユニットの駆動回路ユニット７のみが示されている）。駆動回路ユニット７のピッチは、８０μｍである。ソース駆動用半導体装置６の幅方向の中央に信号供給点および給電点を置き、その両側に信号電圧および電源電圧を供給する場合には、バス配線に許容される単位長さ当りの最大抵抗値は式（２）から２１Ω／ｍとなる。したがって、バス配線がＡｕ（室温における体積抵抗率：２．３×１０−８Ω・ｍ）で形成されていれば、バス配線幅を１００μｍとした場合に必要な配線厚は、１１μｍ以上である。ＣＯＧ実装と同様の実装を行う場合に必要な出力端子の高さが１７μｍであるために、バス配線高さを１７μｍとして、バス配線を出力端子と同時に形成することができる。
【００３４】
本実施例においては、ソース駆動用半導体装置６の低抵抗のバス配線８、出力端子１２、および、ダミー端子１３を、電解Ａｕめっき法を用いて同時に形成した。
【００３５】
図４は、図３のＡ−Ａ線に沿う断面図である。図４において、図３の部分と同等の部分には同一の参照符号を付し重複する説明を適宜省略する。図４を用いて、本実施例に係る半導体装置の製造方法を説明する。まず、ＴＦＴ（図示せず）形成工程を終えたガラス基板１４上に、拡散防止層１５としてＴｉとＷとを１０：９０の比率で１００ｎｍの厚さにスパッタリング成膜した後、その上に、電解めっきのめっき下地層１６としてＡｕを３００ｎｍの厚さにスパッタリング成膜した。次に、全面に、ポジレジストを７００ｒｐｍの回転数でスピン塗布して乾燥した後、露光・現像して、所望の形状にパターニングした。レジストの膜厚は、約２０μｍであった。次いで、噴流式のめっき装置内で、下地層１６の露出した面上に、めっき層１７をほぼ１７μｍの厚さに形成した。めっき液には、ノンシアン系のめっき液を用いた。めっき液温は５０℃、めっき成膜速度は０．２５μｍ／分であった。得られためっき層１７の膜厚のばらつき（σ）は、３００ｍｍ四方の基板内で約±５％であった。めっき終了後、ポジレジストを剥離し、めっき層１７の形成されていない領域の不要なめっき下地層１６をヨウ化カリウム系のエッチング液を用いて、また、拡散防止層１５を過酸化水素水とアンモニアの混合溶液を用いて、いずれもウェットエッチング法で除去することによって、本実施例の製造工程を完了して、図４に示すような出力端子１２、バス配線８、および、ダミー端子１３を有する半導体装置を得る。
【実施例２】
【００３６】
図５（ａ）は、本発明の実施例２に係る半導体装置の平面図であり、図５（ｂ）は、図５（ａ）のＢ−Ｂ線に沿う断面図である。図５において、図３、図４の部分と同等の部分には同一の参照符号を付し重複する説明を適宜省略する。本実施例に係る半導体装置が図３、４に示す実施例１に係る半導体装置と異なる点は、隣接し合う２つの駆動回路ユニット７間のバス配線８の領域の１つ以上に、その近傍のバス配線８の領域におけるよりも、ガラス基板１４の表面からの高さが低くなっている凹み１８が存在するという点と、ダミー端子が存在しないという点と、バス配線８および出力端子１２の表面に表面被膜層１９が形成されているという点と、である。
【００３７】
図３、４に示すソース駆動用半導体装置６では、そのほぼ全幅にわたって表面が平坦なバス配線８が形成されているため、このソース駆動用半導体装置６のＴＦＴ基板３への実装に用いるＡＣＦ、ＡＣＰ、あるいは、ＮＣＰのベース樹脂の種類によっては、それらの樹脂の流動がバス配線８によって妨げられ、樹脂にボイドが発生したり、樹脂の充填率が低下して、実装の信頼性が減少する可能性も考えられる。本実施例のソース駆動用半導体装置６では、上述のように、隣接し合う２つの駆動回路ユニット７間のバス配線８の領域の１つ以上に凹み１８が存在するので、この凹み１８の存在する領域が、実装過程における接着剤の流動路として機能する。このため、接着剤のボイドの発生が抑制され、また、接着剤の充填率が向上して、実装の信頼性がより向上するという効果が得られる。
【００３８】
駆動回路ユニット７の数は、実施例１と同じく３０７２ユニットであるが、そのピッチは６９μｍである。また、低抵抗のバス配線８の材料にはＣｕ（室温における体積抵抗率：１．８×１０−８Ω・ｍ）を採用し、その製造方法としては電解めっき法を用いた。１００μｍのバス配線幅を採用した場合に必要なバス配線厚は約８．６μｍ以上である。
【００３９】
次に、図５（ｂ）を用いて、本実施例に係る半導体装置の製造方法を説明する。まず、実施例１と同様な製造工程を用いて、ガラス基板１４上に拡散防止層１５、めっき下地層１６、めっき層１７よりなる表面が平坦なバス配線８および出力端子１２を形成する。ただし、本実施例においては、拡散防止層１５として２００ｎｍ厚のＣｒ膜、めっき下地層１６として１５０ｎｍ厚のＣｕ膜、めっき層１７としてＣｕ膜を用いた。めっき液には、表面光沢剤を添加した硫酸銅系のめっき液を用いた。めっき液温は２５℃であった。不要なめっき下地層１６の除去は、ヨウ化カリウム系のエッチング液によるウェットエッチングで行い、不要な拡散防止層１５の除去は、イオンミリング装置を用いて行った。得られためっき層１７の膜厚のばらつき（σ）は、３００ｍｍ四方の基板内で約±７％であった。また、ダミー端子は、形成されなかった。
【００４０】
次に、全面に、再度、ポジレジスト層を１０００ｒｐｍの回転速度でスピン塗布した。レジスト層の膜厚は、約１５μｍであった。次いで、プロジェクション露光機を用いて、２７６μｍピッチで、隣接し合う２つの駆動回路ユニット７の間のレジスト層に、５５μｍ幅の開口を形成した。その後、２ｗｔ％の硫酸を添加した過硫酸アンモニウム系のエッチング液を用いて、このレジスト層の開口に露出している低抵抗のバス配線８のウェットエッチングを行い、約８分のウェットエッチング時間で、低抵抗のバス配線８に７μｍの深さの窪み１８を形成した。続いて、レジスト層を剥離した後、全体をＡｕフラッシュ浴に浸漬することによって、出力端子および低抵抗のバス配線８の表層にＡｕの表面皮膜層１９を形成して、本実施例の半導体装置の製造工程を完了して、図５に示す、バス配線８に窪み１８が形成されたソース駆動用半導体装置を得た。本実施例で製造したソース駆動用半導体装置は、窪み１８が形成されていない図４に示す実施例１のソース駆動用半導体装置と比較して、ソース駆動用半導体装置のＴＦＴ基板への装着時において、接着剤内のボイド発生を抑制され、それによって、ソース駆動用半導体装置のＴＦＴ基板への接合強度が、約２０％増加していることが確認された。
【００４１】
以上の説明において、表示装置として液晶表示装置が用いられたが、液晶表示装置に限らず、アクティブマトリクス型の表示装置であればいずれも用いられ得る。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態に係る液晶表示装置の平面図。
【図２】本発明の実施の形態に係る半導体装置の平面図。
【図３】本発明の実施例１に係る半導体装置の平面図。
【図４】図３のＡ−Ａ線に沿う断面図。
【図５】本発明の実施例２に係る半導体装置の平面図〔（ａ）〕と、Ｂ−Ｂ線に沿う断面図〔（ｂ）〕。
【符号の説明】
【００４３】
１  ゲート配線
２  ソース配線
３  ＴＦＴ基板
４  対向基板
５  ゲート駆動用半導体装置
６  ソース駆動用半導体装置
７  駆動回路ユニット
８  バス配線
９  フレキシブル基板
１０  ソース駆動用半導体装置用入力配線
１１  ゲート駆動用半導体装置用入力配線
１２  出力端子
１３  ダミー端子
１４  ガラス基板
１５  拡散防止層
１６  めっき下地層
１７  めっき層
１８  窪み
１９  表面皮膜層
【図１】
2005284210.tif 000003
【図２】
2005284210.tif 000004
【図３】
2005284210.tif 000005
【図４】
2005284210.tif 000006
【図５】
2005284210.tif 000007