(57)【要約】【課題】  段階的な抵抗値を有する多層構造を利用したメモリ素子を提供する。【解決手段】  下部電極１１と、この下部電極１１上に形成され、段階的な抵抗値を有するデータ保存層（１２ａ、１２ｂ、１２ｃ）と、このデータ保存層（１２ａ、１２ｂ、１２ｃ）上に形成された上部電極１３とを含む段階的な抵抗値を有する多層構造を利用したメモリ素子である。【選択図】図１Ａ
2005317976.tif 000002
【特許請求の範囲】
【請求項１】
下部電極と、
前記下部電極上に形成され、段階的な抵抗値を有するデータ保存層と、
前記データ保存層上に形成された上部電極とを含むこと、
を特徴とする段階的な抵抗値を有する多層構造を利用したメモリ素子。
【請求項２】
前記データ保存層は、
遷移金属物質を含有した抵抗層を含んで形成されたこと、
を特徴とする請求項１に記載の段階的な抵抗値を有する多層構造を利用したメモリ素子。
【請求項３】
前記データ保存層は、
前記下部電極上に形成された第１抵抗層と、
前記第１抵抗層上に形成され、前記遷移金属物質を含む第２抵抗層と、
前記第２抵抗層上に形成された第３抵抗層とを含むこと、
を特徴とする請求項２に記載の段階的な抵抗値を有する多層構造を利用したメモリ素子。
【請求項４】
前記第２抵抗層は、
前記第１抵抗層および前記第３抵抗層よりも大きな抵抗値を有すること、
を特徴とする請求項３に記載の段階的な抵抗値を有する多層構造を利用したメモリ素子。
【請求項５】
前記データ保存層は、
前記下部電極上に形成され、前記遷移金属物質を含む第１抵抗層と、
前記第１抵抗層上に形成され、前記第１抵抗層よりも小さな抵抗値を有する第２抵抗層とを含むこと、
を特徴とする請求項２に記載の段階的な抵抗値を有する多層構造を利用したメモリ素子。
【請求項６】
前記データ保存層は、
前記下部電極上に形成された第１抵抗層と、
前記第１抵抗層上に前記遷移金属物質を含んで形成され、前記第１抵抗層よりも大きな抵抗値を有する第２抵抗層とを含むこと、
を特徴とする請求項２に記載の段階的な抵抗値を有する多層構造を利用したメモリ素子。
【請求項７】
前記遷移金属物質は、
Ｎｉ、Ｔｉ、Ｈｆ、Ｎｂ、Ｚｎ、ＷまたはＣｏのいずれかであること、
を特徴とする請求項２に記載の段階的な抵抗値を有する多層構造を利用したメモリ素子。
【請求項８】
半導体基板と、
前記半導体基板に形成された第１不純物領域および第２不純物領域と、
前記第１不純物領域および第２不純物領域と接触し、前記半導体基板上に順次に積層して形成されたゲート絶縁層およびゲート電極層と、
前記第２不純物領域上に電気的に接続されて形成された下部電極と、
前記下部電極上に形成され、段階的な抵抗値を有するデータ保存層と、
前記データ保存層上に形成された上部電極とを含むこと、
を特徴とする段階的な抵抗値を有する多層構造を利用したメモリ素子。
【請求項９】
前記データ保存層は、
遷移金属物質を含有した抵抗層を含んで形成されること、
を特徴とする請求項８に記載の段階的な抵抗値を有する多層構造を利用したメモリ素子。
【請求項１０】
前記遷移金属物質は、
Ｎｉ、Ｔｉ、Ｈｆ、Ｎｂ、Ｚｎ、ＷまたはＣｏのいずれかであること、
を特徴とする請求項９に記載の段階的な抵抗値を有する多層構造を利用したメモリ素子。
【請求項１１】
半導体基板と、
前記半導体基板上に形成され、スイッチング機能を有するダイオードと、
前記ダイオードに接続され、段階的な抵抗値を有するデータ保存層とを含むこと、
を特徴とする段階的な抵抗値を有する多層構造を利用したメモリ素子。
【請求項１２】
前記データ保存層は、
含有量を変化させた遷移金属物質を含有した抵抗層を含んで形成されること、
を特徴とする請求項１１に記載の段階的な抵抗値を有する多層構造を利用したメモリ素子。
【請求項１３】
前記遷移金属物質は、
Ｎｉ、Ｔｉ、Ｈｆ、Ｎｂ、Ｚｎ、ＷまたはＣｏのいずれかであること、
を特徴とする請求項１１に記載の段階的な抵抗値を有する多層構造を利用したメモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、段階的な抵抗値を有する多層構造を利用したメモリ素子に関わり、さらに詳細には、段階的な抵抗値を有する異なる材料からなる多層抵抗または段階的な抵抗値を有する異なる膜からなる多層抵抗を利用した不揮発性メモリ素子に関する。
【背景技術】
【０００２】
半導体メモリ素子は、単位面積当りメモリセルの数、すなわち、集積度が高く、動作速度が速く、かつ低電力で駆動が可能であることが望ましいため、これに関する多くの研究が進められており、多様な種類のメモリ素子が開発されている。
【０００３】
一般的に、半導体メモリ装置は、回路的に接続された多くのメモリセルを含む。ＤＲＡＭ（Dynamic Random Access Memory）の場合、単位メモリセルは、一つのトランジスタと一つのキャパシタとから構成されることが一般的である。また、ＤＲＡＭは、集積度が高く、動作速度が速いという利点があるが、電源がオフになると、記録されたデータがすべて消失される揮発性メモリの特性も有している。
【０００４】
電源がオフになっても、記録されたデータが保持される不揮発性メモリ素子の代表的な例がフラッシュメモリである。フラッシュメモリの場合、ＤＲＡＭとは異なり、不揮発性という特性を有しているが、ＤＲＡＭに比べて集積度が低く、動作速度が遅いという問題点がある。
【０００５】
また、現在、多くの研究が進められている不揮発性メモリ素子として、ＭＲＡＭ（Magnetic Random Access Memory）、ＦＲＡＭ（Ferroelectric Random Access Memory）およびＰＲＡＭ（Phase-change Random Access Memory）がある。ＭＲＡＭは、トンネル接合での磁化方向の変化を利用してデータを記録する方式であり、ＦＲＡＭは、強誘電体の分極特性を利用してデータを記録する方式であり、ＰＲＡＭは、特定物質の相変化を利用してデータを記録する方式である。これらは、いずれもそれぞれの長短所を有しているが、基本的には、集積度が高く、高速の動作特性を有し、かつ低電力で駆動可能であり、データ保持特性が良好となる方向に研究開発されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする技術的課題は、段階的な抵抗値を有する多層構造を使用して、抵抗変化を利用した、低電力で駆動可能であり、高速の動作特性を有する新たな構造の不揮発性半導体メモリ素子を提供することである。
【課題を解決するための手段】
【０００７】
前記課題を達成するために本発明では、下部電極と、前記下部電極上に形成され、段階的な抵抗値を有するデータ保存層と、前記データ保存層上に形成された上部電極とを含む段階的な抵抗値を有する多層構造を利用したメモリ素子を提供する。
【０００８】
また、本発明において、前記データ保存層は、遷移金属物質を含有した抵抗層を含んで形成することができる。
【０００９】
また、本発明において、前記データ保存層は、前記下部電極上に形成された第１抵抗層と、前記第１抵抗層上に形成され、前記遷移金属物質を含む第２抵抗層と、前記第２抵抗層上に形成された第３抵抗層とを含むことができる。
ここで、前記第２抵抗層は、前記第１抵抗層および前記第３抵抗層よりも大きな抵抗値を有することもできる。
【００１０】
また、本発明において、前記データ保存層は、前記下部電極上に形成され、前記遷移金属物質を含む第１抵抗層と、前記第１抵抗層上に形成され、前記第１抵抗層よりも小さな抵抗値を有する第２抵抗層とを含むことができる。
【００１１】
また、本発明において、前記データ保存層は、前記下部電極上に形成された第１抵抗層と、前記第１抵抗層上に前記遷移金属物質を含んで形成され、前記第１抵抗層よりも大きな抵抗値を有する第２抵抗層とを含むことができる。
【００１２】
本発明において、前記遷移金属物質は、Ｎｉ、Ｔｉ、Ｈｆ、Ｎｂ、Ｚｎ、ＷまたはＣｏのいずれかであってもよい。
【００１３】
また、本発明では、半導体基板と、前記半導体基板に形成された第１不純物領域および第２不純物領域と、前記第１不純物領域および第２不純物領域と接触し、前記半導体基板上に順次に形成されたゲート酸化膜とゲート電極層と、前記第２不純物領域上に電気的に接続されて形成された下部電極と、前記下部電極上に形成され、段階的な抵抗値を有するデータ保存層と、前記データ保存層上に形成された上部電極とを含む段階的な抵抗値を有する多層構造を利用したメモリ素子を提供する。
【００１４】
さらに、本発明では、半導体基板と、前記半導体基板上に形成され、スイッチング機能を有するダイオードと、前記ダイオードに接続され、段階的な抵抗値を有するデータ保存層とを含む段階的な抵抗値を有する多層構造を利用したメモリ素子を提供する。
【発明の効果】
【００１５】
本発明によると、１Ｔ−１Ｒ型または１Ｄ−１Ｒ型の新たな構造の不揮発性メモリ素子を提供することができる。また、本発明によると、従来のＤＲＡＭ製造工程など、一般的に多く使われる半導体工程をそのまま利用することができ、製造が容易であり、その生産性を高めることができる。
さらに、本発明によると、段階的な抵抗値を有する多層構造の抵抗特性を利用して、情報を記録／再生でき、高集積度化、動作特性の高速化および低電力での駆動が実現できる。
【発明を実施するための最良の形態】
【００１６】
以下、添付した図面を参照しつつ、本発明の実施形態による段階的な抵抗値を有する多層構造を利用した不揮発性メモリおよびその製造方法について詳細に説明する。例えば、図１Ａないし図１Ｃは、本実施形態による段階的な抵抗値を有する多層構造を説明する図面である。
【００１７】
図１Ａに示すように、本実施形態では、下部電極１１上に、抵抗値Ｒ１を有する第１抵抗層１２ａ、抵抗値Ｒ２を有する第２抵抗層１２ｂおよび抵抗値Ｒ３を有する第３抵抗層１２ｃが順次に積層された多層構造が形成されている。そして、第３抵抗層１２ｃの上部には上部電極１３が形成されている。
【００１８】
ここで、下部電極１１および上部電極１３は、一般的に、半導体素子の電極物質として使われる伝導性物質、例えば、金属物質を使用でき、特に、下部電極１１は、その上部に形成される物質の種類によって選択的に決定される。下部電極１１上には、段階的な抵抗値（変化させた抵抗値）を有する多層構造（抵抗体）が形成されている。第１抵抗層１２ａ、第２抵抗層１２ｂおよび第３抵抗層１２ｃを構成する物質は、基本的に、導電度が低い絶縁物質である。本実施形態では、下部電極１１および上部電極１３の間に段階的な抵抗値を有する多層構造を形成させることを特徴とする。
ここで、第１抵抗層１２ａおよび第２抵抗層１２ｂの抵抗値Ｒ１，Ｒ２は相異なる値を有し、第２抵抗層１２ｂの抵抗値Ｒ１と第３抵抗層１２ｃの抵抗値Ｒ３とも相異なる値を有している。
【００１９】
図１Ａに示した本実施形態において、第２抵抗層１２ｂの抵抗値Ｒ２は、第１抵抗層１２ａおよび第３抵抗層１２ｃの抵抗値Ｒ１，Ｒ３より大きいことが望ましい（Ｒ２＞Ｒ１，Ｒ３）。そして、他の抵抗層に比べて相対的に高い抵抗値Ｒ２を有する第２抵抗層１２ｂは、遷移金属を含む物質、具体的に、遷移金属酸化物から形成されることが望ましい。具体的には、例えば、ニッケル酸化物（ＮｉＯ）、チタン酸化物（ＴｉＯ2）、ハフニウム酸化物（ＨｆＯ）、ニオビウム酸化物（ＮｂＯ2）、亜鉛酸化物（ＺｎＯ）、タングステン酸化物（ＷＯ3）またはコバルト酸化物（ＣｏＯ）から形成されることが望ましい。
【００２０】
第１抵抗層１２ａおよび第３抵抗層１２ｃは、第２抵抗層１２ｂの物質と同様に、遷移金属酸化物を使用できるが、そのほかに絶縁物質から形成することができる。第１抵抗層１２ａおよび第３抵抗層１２ｃに、遷移金属酸化物を使用する場合には、第２抵抗層１２ｂの抵抗値Ｒ２よりも低い抵抗値を有する物質を使用することが望ましい。すなわち、第１抵抗層１２ａ、第２抵抗層１２ｂおよび第３抵抗層１２ｃを形成する物質について整理すれば、次の通りである。
【００２１】
第一に、第２抵抗層１２ｂは、遷移金属物質を含んで形成され、遷移金属酸化物から形成されることが望ましい。
第二に、第１抵抗層１２ａおよび第３抵抗層１２ｃは、第２抵抗層１２ｂの抵抗値Ｒ２より低い抵抗値を有する絶縁物質から形成される。
第三に、第１抵抗層１２ａおよび第３抵抗層１２ｃも、第２抵抗層１２ｂのように遷移金属酸化物から形成されるが、第２抵抗層１２ｂの抵抗値より小さい抵抗値を有するように形成される。
参考までに、第１抵抗層１２ａ、第２抵抗層１２ｂおよび第３抵抗層１２ｃは、いずれも同じ遷移金属酸化物から形成することもできる。しかし、このときも、第２抵抗層１２ｂの抵抗値Ｒ２が、第１抵抗層１２ａおよび第３抵抗層１２ｃの抵抗値Ｒ１，Ｒ３より高くなるように形成される。例えば、遷移金属酸化物の一つであるニッケル酸化物を使用する場合に、酸化工程において、酸素の濃度を調節すれば、酸素の濃度分布によって同一物質でも、抵抗値に変化が生じる。したがって、このような性質を利用して、段階的な抵抗値を有する多層構造を形成できる。
【００２２】
図１Ｂおよび図１Ｃは、２層の段階的な抵抗値を有する抵抗層から形成された多層構造の一例を示す図面である。ここで、遷移金属酸化物から形成された第２抵抗層１２ｂは、他の第１抵抗層１２ａおよび第３抵抗層１２ｃよりも高い抵抗値を有する遷移金属を含む抵抗層である。
前記した本実施形態による段階的な抵抗値を有する多層構造は、一般的な半導体技術で容易に製造できる。もし、同じ遷移金属酸化物、例えば、ニッケル酸化物から第１抵抗層１２ａ、第２抵抗層１２ｂおよび第３抵抗層１２ｃが形成される場合には、各抵抗層に導入される酸素の量を適切に調節して、厚さ方向に抵抗値が異なる多層構造を連続して形成させることができる。
【００２３】
本実施形態による段階的な抵抗値を有する多層構造をメモリ素子として具現するために、スイッチング機能を有するトランジスタ構造と接続した一例を図２に示す。なお、トランジスタ以外に、スイッチング素子のダイオードに接続した素子を形成することもできる。
【００２４】
図２に示すように、半導体基板２４の両側には、所定の不純物でドーピングされた第１不純物領域２５ａおよび第２不純物領域２５ｂが形成されている。第１不純物領域２５ａおよび第２不純物領域２５ｂの間の半導体基板２４の内部に、チャンネル領域（図示せず）が形成され、チャンネル領域の上部にゲート絶縁層２６およびゲート電極層２７が形成されている。段階的な抵抗値を有する多層構造は、第１不純物領域２５ａ（ソース）または第２不純物領域２５ｂ（ドレーン）上に直接形成することができる。図２は、第２不純物領域２５ｂ上に段階的な抵抗値を有する多層構造が接続された一例を示している。
【００２５】
第２不純物領域２５ｂ上には、下部電極２１が形成されており、その上部には、図１Ａに相当する第１抵抗層２２ａ、第２抵抗層２２ｂおよび第３抵抗層２２ｃが順次に形成されて変化した抵抗値を有する抵抗体を形成している。さらに、第３抵抗層２２ｃ上には、上部電極２３が形成されている。
なお、図２に示した一例では、段階的な抵抗値を有する多層構造を、第２不純物領域２５ｂ上に下部電極２１を含んで直接形成した構造を示したが、第２不純物領域２５ｂと導電性プラグ（図示せず）とを通じて接続された構造に変形して形成することも可能である。
【００２６】
図２に示すようなメモリ素子の形態は、一つのトランジスタ構造に一つの抵抗体を含む１Ｔ−１Ｒ構造と称すことができ、段階的な抵抗値を有する多層構造（２２ａ，２２ｂ，２２ｃ）は、データ保存層と称すことができる。このような構造のメモリ素子は、一般的な半導体メモリ素子の製造工程に基づいて容易に製造できる。
【００２７】
次に、図２に示した構造を有するメモリ素子の製造工程を説明する。
まず、半導体基板２４上にゲート絶縁層２６およびゲート電極層２７の物質を順次に塗布し、半導体基板２４の両側上部を露出させるようにゲート絶縁層２６およびゲート電極層２７の物質の両側部を除去する。そして、露出された半導体基板２４の両側部に対して、所定の不純物をイオン注入によってドーピングして、第１不純物領域２５ａおよび第２不純物領域２５ｂを形成し、トランジスタ構造を形成する。
次に、形成したトランジスタ構造上に層間絶縁層（図示せず）を塗布し、第２不純物領域２５ｂを露出させる。そして、露出された第２不純物領域２５ｂ上に下部電極２１、第１抵抗層２２ａ、第２抵抗層２２ｂ、第３抵抗層２２ｃおよび上部電極２３を順次に形成させれば、図２に示した１Ｔ−１Ｒ構造のメモリ素子を製造できる。
【００２８】
以下、本実施形態による段階的な抵抗値を有する多層構造を利用したメモリ素子の動作特性を、添付した図面を参照しつつ詳細に説明する。図３Ａは、第１抵抗層ないし第３抵抗層（２２ａ，２２ｂ，２２ｃ）の物質をニッケル酸化物から形成した場合の段階的な抵抗値を有する多層構造の電気的特性を示すグラフである。図３Ａに示したグラフにおいて、横軸は、第１抵抗層ないし第３抵抗層（２２ａ，２２ｂ，２２ｃ）に印加される電圧を表し、縦軸は、印加電圧に対する抵抗層に流れる電流を表す。
【００２９】
図３Ａに示すように、本実施形態による段階的な抵抗値を有する多層構造を利用したメモリ素子の場合、２種の状態の動作特性を表すことが分かる。まず、第１抵抗層ないし第３抵抗層（２２ａ，２２ｂ，２２ｃ）に印加される電圧を‘０’から上昇させれば、電圧に比例して電流が高まることが分かる。しかし、Ｖ1以上の電圧を加えれば、抵抗が急激に増加して、電流が減少する現象が現れる。そして、Ｖ2（Ｖ2＞Ｖ1）以上の電圧を加えれば、抵抗が急激に減少して、電流が増加し、再び符号Ｇ１で示したグラフによる。
【００３０】
一方、本発明の発明者らは、実験を通じて第１抵抗層ないし第３抵抗層（２２ａ，２２ｂ，２２ｃ）にＶ1より大きい電圧の範囲で印加する電圧の大きさによって、第１抵抗層ないし第３抵抗層（２２ａ，２２ｂ，２２ｃ）の電気的特性が以後のＶ1より小さく電圧を印加するとき、電気的特性に影響を及ぼすことが分かる。これを詳細に説明すれば、次の通りである。
【００３１】
まず、Ｖ1〜Ｖ2範囲の電圧を第１抵抗層ないし第３抵抗層（２２ａ，２２ｂ，２２ｃ）に印加した後、Ｖ1より小さな電圧を再び印加した場合、測定される電流は、図３Ａの符号Ｇ２に示したグラフによる電流値が測定された。そして、Ｖ2より大きい範囲の電圧Ｖ3を第１抵抗層ないし第３抵抗層（２２ａ，２２ｂ，２２ｃ）に印加した後、Ｖ1より小さな電圧を再び印加した場合、測定される電流は、図３Ａの符号Ｇ１で示したグラフによる電流値が測定された。これを通じて、Ｖ1より大きい電圧範囲で印加する電圧の大きさ（Ｖ1〜Ｖ2の範囲またはＶ2より大きい範囲）による第１抵抗層ないし第３抵抗層（２２ａ，２２ｂ，２２ｃ）に及ぼす電気的特性が消えずに残存することが分かる。
【００３２】
したがって、このような実験結果を通じて、遷移金属酸化物を第１抵抗層ないし第３抵抗層（２２ａ，２２ｂ，２２ｃ）内に使用して、段階的な抵抗値を有する多層構造を不揮発性メモリ素子に応用できることが分かる。すなわち、図３ＡのＶ1〜Ｖ2の範囲で電圧を印加した場合の第１抵抗層ないし第３抵抗層（２２ａ，２２ｂ，２２ｃ）の状態を‘０’と指定し、Ｖ2より大きい範囲で電圧を印加した場合の第１抵抗層ないし第３抵抗層（２２ａ，２２ｂ，２２ｃ）の状態を‘１’と指定してデータを記録する。これを再生する場合には、Ｖ1より小さな範囲の電圧を印加してドレーン電流値（Ｉｄ）を測定することによって、第１抵抗層ないし第３抵抗層（２２ａ，２２ｂ，２２ｃ）に記録されたデータが‘０’の状態であるか、‘１’の状態であるかが分かる。もちろん、ここで、状態‘１’および‘０’の指定は選択的である。
【００３３】
図３Ｂは、図２に示した段階的な抵抗値を有する多層構造に使用可能なニッケル酸化物（ＮｉＯ）の酸素（Ｏ2）の含有量（ｗｔ％）によるニッケル酸化物の抵抗値の変化を示すグラフである。前記したように、図２の段階的な抵抗値を有する多層構造を構成する第１抵抗層２２ａ、第２抵抗層２２ｂおよび第３抵抗層２２ｃは、いずれも酸素の含有量を変化させた同一遷移金属酸化物から形成させることができる。遷移金属酸化物の抵抗特性は、酸素の含有量によって変わるので、図３Ａのような電気的特性が現れるように、第１抵抗層ないし第３抵抗層（２２ａ，２２ｂ，２２ｃ）の酸素含有量比を制御しなければならない。
【００３４】
図３Ｂに示すように、酸素の含有量比が約２ないし９.５ｗｔ％の領域で、ニッケル酸化物の抵抗値が他の領域より高く、図３Ａに示したような電気的特性が現れる。したがって、この範囲（スイッチング領域）のニッケル酸化物を第２抵抗層２２ｂとして使用する。そして、その外の酸素含有量（バッファ領域）を有するニッケル酸化物を、第１抵抗層２２ａおよび第３抵抗層２２ｃとして使用することが望ましい。もちろん、第１抵抗層２２ａおよび第３抵抗層２２ｃは、遷移金属酸化物ではない他の絶縁物質を使用することもできる。これは、図１Ｂおよび図１Ｃに示した本実施形態による段階的な抵抗値を有する多層構造にも適用できる。
【００３５】
図４Ａおよび図４Ｂは、単層の抵抗層を利用したメモリ素子および図２に示した本実施形態による段階的な抵抗値を有する多層構造を利用したメモリ素子の電気的な特性を比較したグラフである。図４Ａおよび図４Ｂにおいて、横軸は、抵抗層または多層構造に印加する電圧の大きさ（Ｖ）を表し、縦軸は、抵抗層または多層構造で測定される電流値を表している。
段階的な抵抗値のない単層の遷移金属酸化物から形成したメモリ素子の場合にも、図３Ａのような電気的特性が現れるので、メモリ素子として機能させることができる。しかし、本実施形態のように段階的な抵抗値を有する多層構造を利用した場合、安定したスイッチング特性を得ることができるので、メモリ素子としての特性がさらに優れている。
【００３６】
さらに詳しく説明すると、図４Ａは、単層の抵抗層を利用したメモリ素子の電気的特性を示す図面であり、図３Ｂのスイッチング領域に該当するニッケル酸化物を下部電極および上部電極との間に形成させた場合を示している。図４Ａに示すように、符号Ｇ１で示したグラフおよび符号Ｇ２で示したグラフで、相互変化する電圧（図３ＡのＶ1およびＶ2に相当する電圧）の大きさを特定することが難しいことが分かる。そして、図３ＡのＶ1とＶ2との差（Ｖ2−Ｖ1）に相当する領域（△Ｖ）は設定できるが、あまり大きくないことがわかる。
【００３７】
また、図４Ｂは、本実施形態によるメモリ素子の電気的特性を示す図面である。ここで、実験した試片の第１抵抗層２２ａおよび第３抵抗層２２ｃは、図３Ｂのバッファ領域に該当する酸素含有量を有するニッケル酸化物から形成させたものであり、第２抵抗層２２ｂは、図３Ｂのスイッチング領域に該当する酸素含有量を有するニッケル酸化物から形成させたものである。そして、第１抵抗層２２ａ、第２抵抗層２２ｂおよび第３抵抗層２２ｃの厚さは、同一の約５０ｎｍとなるように形成した。
【００３８】
図４Ｂに示すように、符号Ｇ１で示したグラフおよび符号Ｇ２で示したグラフで、相互変化する電圧（図３ＡのＶ1およびＶ2に相当する電圧）の大きさは、容易に特定することができることが分かる。そして、図３ＡのＶ1とＶ2の差（Ｖ2−Ｖ1）に相当する領域（△Ｖ）の設定が容易にできることが分かる。そして、図４Ａに示したグラフに比べて相対的に低い電圧、電流領域で作動できるので、低電力駆動が可能になることがわかる。
【００３９】
前記の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものではなく、望ましい実施形態の例示として解釈されねばならない。例えば、前記した実施形態では、段階的な抵抗値を有する多層構造が２層または３層から形成されることを示したが、それ以上の数の抵抗層からなる異なる抵抗値を有する多層構造から形成こともできる。
【００４０】
また、本発明の実施形態によるメモリ素子では、段階的な抵抗値を有する多層構造をトランジスタと接続したものを示したが、さらに他のスイッチング素子であるダイオードと接続させて、１Ｄ−１Ｒ型のメモリ素子として使用できることは明らかである。したがって、本発明の範囲は、前記した実施形態に限定されず、特許請求の範囲に記載された技術的思想によって定められる。
【産業上の利用可能性】
【００４１】
本発明は、多層抵抗変換物質または段階的な抵抗値を有する抵抗変換多層構造を利用した不揮発性メモリ素子に関連した技術分野に適用可能である。
【図面の簡単な説明】
【００４２】
【図１Ａ】段階的な抵抗値を有する３層からなる多層構造を示す図面である。
【図１Ｂ】段階的な抵抗値を有する２層からなる多層構造を示す図面である。
【図１Ｃ】段階的な抵抗値を有する２層からなる多層構造を示す図面である。
【図２】段階的な抵抗値を有する多層構造を利用したメモリ素子を、トランジスタ構造に適用した例を示す図面である。
【図３Ａ】段階的な抵抗値を有する多層構造の電圧−電流特性を示すグラフである。
【図３Ｂ】多層構造を構成するニッケル酸化物において、酸素（Ｏ2）の質量比によるニッケル酸化物の抵抗変化を示すグラフである。
【図４Ａ】均一な抵抗値を有する単層の抵抗層を使用したメモリ素子の動作特性を示すグラフである。
【図４Ｂ】段階的な抵抗値を有する多層構造を使用したメモリ素子の動作特性を示すグラフである。
【符号の説明】
【００４３】
１１，２１  下部電極
１２ａ，２２ａ  第１抵抗層
１２ｂ，２２ｂ  第２抵抗層
１２ｃ，２２ｃ  第３抵抗層
１３，２３  上部電極
２４    半導体基板
２５ａ  第１不純物領域
２５ｂ  第２不純物領域
２６    ゲート絶縁層
２７    ゲート電極層
【図１Ａ】
2005317976.tif 000003
【図１Ｂ】
2005317976.tif 000004
【図１Ｃ】
2005317976.tif 000005
【図２】
2005317976.tif 000006
【図３Ａ】
2005317976.tif 000007
【図３Ｂ】
2005317976.tif 000008
【図４Ａ】
2005317976.tif 000009
【図４Ｂ】
2005317976.tif 000010