(57)【要約】【課題】  少ないバイパスコンデンサで良好なＥＭＣ対策効果が得られるプリント基板設計が可能な方法を提供する。【解決手段】  ＩＣの電源端子に対応してそれぞれ設けられるバイパスコンデンサから削除可能なものを抽出することを含むプリント基板設計方法であって、各バイパスコンデンサの最適容量値を算出するステップと、算出された最適容量値により容量範囲ごとに分類するステップと、同一の容量範囲に分類されたバイパスコンデンサの中から隣接するものを抽出するステップと、隣接するバイパスコンデンサの一方に対応する電源端子と他方のバイパスコンデンサの間のインダクタンスを基に、一方に対応する電源端子に対する他方のバイパスコンデンサの最適容量値を算出して、その最適容量値が同一容量範囲にあるときは、一方のバイパスコンデンサを削除候補とするステップとを含む。【選択図】図４
2005332207.tif 000002
【特許請求の範囲】
【請求項１】
同一のＩＣの複数の電源端子に接続される１つの電源ラインと接地導体との間に、上記各電源端子に対応してそれぞれ設けられるバイパスコンデンサの配置位置からバイパスコンデンサの削除可能な配置位置を抽出することを含むプリント基板設計方法であって、
上記各配置位置について、それぞれのバイパスコンデンサに対応する電源端子と上記各配置位置との間のインダクタンスに基づいて配置されるバイパスコンデンサの最適容量値を算出する容量算出ステップと、
上記算出された最適容量値に基づいて、あらかじめ決められた容量範囲ごとにバイパスコンデンサを分類する分類ステップと、
上記分類ステップにおいて同一容量範囲に分類されたバイパスコンデンサが配置されている配置位置の中から隣接する配置位置を抽出してその一方を削除候補とする配置位置抽出ステップと、
上記抽出された隣接する配置位置の一方のバイパスコンデンサに対応する電源端子と他方の配置位置との間のインダクタンスに基づいて、上記一方のバイパスコンデンサに対応する電源端子に対する他方の配置位置におけるコンデンサの最適容量値を算出し、その最適容量値が、他方のバイパスコンデンサに対応する電源端子に対する他方の配置位置におけるコンデンサの最適容量値と上記同一容量範囲にあるときは、上記一方の配置位置のバイパスコンデンサを削除候補として確定する削除候補抽出ステップとを含むプリント基板設計方法。
【請求項２】
上記配置位置抽出ステップで抽出された隣接する配置位置の中央の位置を仮配置位置とし、上記隣接する配置位置の一方のバイパスコンデンサに対応する電源端子と上記仮配置位置との間のインダクタンスに基づいて、上記一方のバイパスコンデンサに対応する電源端子に対する上記仮配置位置におけるコンデンサの最適容量値（第１最適容量値）を算出し、上記隣接する配置位置の他方のバイパスコンデンサに対応する電源端子と上記仮配置位置との間のインダクタンスに基づいて、上記他方のバイパスコンデンサに対応する電源端子に対する上記仮配置位置におけるコンデンサの最適容量値（第２最適容量値）を算出する仮配置最適容量算出ステップと、
上記第１最適容量値と上記第２最適容量値が上記同一容量範囲に属するときには上記隣接する２つの配置位置に替えて、上記仮配置位置を新たな配置位置とする配置位置変更ステップとを含む請求項１記載のプリント基板設計方法。
【請求項３】
同一のＩＣの複数の電源端子に接続される１つの電源ラインと接地導体との間に、上記各電源端子に対応してそれぞれ設けられるバイパスコンデンサの配置位置からバイパスコンデンサの削除可能な配置位置を抽出することを含むプリント基板設計方法であって、
上記各配置位置について、それぞれのバイパスコンデンサに対応する電源端子と上記各配置位置との間のインダクタンスに基づいて配置されるバイパスコンデンサの最適容量値を算出する容量算出ステップと、
上記算出された最適容量値に基づいて、あらかじめ決められた容量範囲ごとにバイパスコンデンサを分類する分類ステップと、
上記分類ステップにおいて同一容量範囲に分類されたバイパスコンデンサが配置されている配置位置の中から隣接する配置位置を抽出してその一方を削除候補とする配置位置抽出ステップと、
上記配置位置抽出ステップで抽出された隣接する配置位置の中央の位置を仮配置位置とし、上記隣接する配置位置の一方のバイパスコンデンサに対応する電源端子と上記仮配置位置との間のインダクタンスに基づいて、上記一方のバイパスコンデンサに対応する電源端子に対する上記仮配置位置におけるコンデンサの最適容量値（第１最適容量値）を算出し、上記隣接する配置位置の他方のバイパスコンデンサに対応する電源端子と上記仮配置位置との間のインダクタンスに基づいて、上記他方のバイパスコンデンサに対応する電源端子に対する上記仮配置位置におけるコンデンサの最適容量値（第２最適容量値）を算出する仮配置最適容量算出ステップと、
上記第１最適容量値と上記第２最適容量値が上記同一容量範囲に属するときには上記隣接する２つの配置位置に替えて、上記仮配置位置を新たな配置位置とする配置位置変更ステップとを含むプリント基板設計方法。
【請求項４】
上記インダクタンスは、上記電源端子と上記配置位置若しくは上記仮配置位置の間の配線長と、その配線の特性インピーダンスに基づいて算出される請求項１〜３のうちのいずれか１つに記載のプリント基板設計方法。
【請求項５】
同一のＩＣの複数の電源端子に接続される１つの電源ラインと接地導体との間に、上記各電源端子に対応してそれぞれ設けられるバイパスコンデンサの配置位置からバイパスコンデンサの削除可能な配置位置を抽出することを含むプリント基板設計装置であって、
上記各配置位置について、それぞれのバイパスコンデンサに対応する電源端子と上記各配置位置の間のインダクタンスに基づいて配置されるバイパスコンデンサの最適容量値を算出する容量算出手段と、
上記算出された最適容量値に基づいて、あらかじめ決められた容量範囲ごとにバイパスコンデンサを分類する分類手段と、
上記分類手段において同一容量範囲に分類されたバイパスコンデンサが配置されている配置位置の中から隣接する配置位置を抽出してその一方を削除候補とする配置位置抽出手段と、
上記抽出された隣接する配置位置の一方のバイパスコンデンサに対応する電源端子と他方の配置位置との間のインダクタンスに基づいて、上記一方のバイパスコンデンサに対応する電源端子に対する他方の配置位置におけるコンデンサの最適容量値を算出し、その最適容量値が、他方のバイパスコンデンサに対応する電源端子に対する他方の配置位置におけるコンデンサの最適容量値と上記同一容量範囲にあるときは、上記一方の配置位置のバイパスコンデンサを削除候補として確定する削除候補抽出手段と、
上記配置位置抽出手段で抽出された隣接する配置位置の中央の位置を仮配置位置とし、上記隣接する配置位置の一方のバイパスコンデンサに対応する電源端子と上記仮配置位置との間のインダクタンスに基づいて、上記一方のバイパスコンデンサに対応する電源端子に対する上記仮配置位置におけるコンデンサの最適容量値（第１最適容量値）を算出し、上記隣接する配置位置の他方のバイパスコンデンサに対応する電源端子と上記仮配置位置との間のインダクタンスに基づいて、上記他方のバイパスコンデンサに対応する電源端子に対する上記仮配置位置におけるコンデンサの最適容量値（第２最適容量値）を算出する仮配置最適容量算出手段と、
上記第１最適容量値と上記第２最適容量値が上記同一容量範囲に属するときには上記隣接する２つの配置位置に替えて、上記仮配置位置を新たな配置位置とする配置位置変更手段とを含むプリント基板設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣとＥＭＣ対策部品を実装するプリント基板を設計するプリント基板設計方法、およびプリント基板設計装置に関する。
【背景技術】
【０００２】
従来、電子機器に使用されているプリント基板において、バイパスコンデンサはＩＣに瞬発的に変動する消費電流を供給する役割と高周波ノイズをＧＮＤに逃がすという役割を持っている。どちらの役割を果たす場合でも、バイパスコンデンサをＩＣの電源端子から離れたところに接続すると、電極配線による寄生インダクタンスのために、その役割を十分果たさなくなってしまう。そのため、プリント基板を設計する場合には、通常、バイパスコンデンサは全てのＩＣの全ての電源端子のすぐ近くに接続するように設計されている。また、バイパスコンデンサの容量を決定する方法に関しては、例えば、特許文献１に開示されたプリント基板の配線構造チェックシステム等があげられる。
【０００３】
また、ＩＣの電源端子とバイパスコンデンサとＧＮＤによって形成される回路において、バイパスコンデンサの自己共振周波数までは周波数の上昇とともに特性インピーダンスが減少し、周波数が自己共振周波数の時に特性インピーダンスが最低つまり抵抗成分のみとなり、周波数が自己共振周波数以上になるとインピーダンスが高くなってバイパスコンデンサとしての役目を果たさなくなる。このように、バイパスコンデンサは、周辺の回路要素とともにその機能を発揮するものであり、その周辺回路も含めて最適容量を設定する必要がある。
【特許文献１】特開２００２‐１６３３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、実際の基板の設計段階では、設計者の経験によりバイパスコンデンサを挿入したり、回路に寄生するインダクタンスを考慮せずにバイパスコンデンサの容量を決定したりするため、バイパスコンデンサがその役割を十分果たさない場合がある等の問題を生じていた。
【０００５】
また、従来のＥＭＣ設計においては、全てのＩＣの電源端子にバイパスコンデンサを接続することを推奨しているが、この中には接続されていなくても問題にならないバイパスコンデンサが接続されているといった問題もあり、これを論理的に削除する方法が確立されていないといった課題があった。
【０００６】
そこで、本発明は、バイパスコンデンサの数を少なくでき、かつその少ないバイパスコンデンサにより良好なＥＭＣ対策効果が得られるプリント基板設計が可能なプリント基板設計方法とプリント基板設計装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
以上の目的を達成するために、本発明に係る第１のプリント基板設計方法は、同一のＩＣの複数の電源端子に接続される１つの電源ラインと接地導体との間に、上記各電源端子に対応してそれぞれ設けられるバイパスコンデンサの配置位置からバイパスコンデンサの削除可能な配置位置を抽出することを含むプリント基板設計方法であって、
上記各配置位置について、それぞれのバイパスコンデンサに対応する電源端子と上記各配置位置との間のインダクタンスに基づいて配置されるバイパスコンデンサの最適容量値を算出する容量算出ステップと、
上記算出された最適容量値に基づいて、あらかじめ決められた容量範囲ごとにバイパスコンデンサを分類する分類ステップと、
上記分類ステップにおいて同一容量範囲に分類されたバイパスコンデンサが配置されている配置位置の中から隣接する配置位置を抽出してその一方を削除候補とする配置位置抽出ステップと、
上記抽出された隣接する配置位置の一方のバイパスコンデンサに対応する電源端子と他方の配置位置との間のインダクタンスに基づいて、上記一方のバイパスコンデンサに対応する電源端子に対する他方の配置位置におけるコンデンサの最適容量値を算出し、その最適容量値が、他方のバイパスコンデンサに対応する電源端子に対する他方の配置位置におけるコンデンサの最適容量値と上記同一容量範囲にあるときは、上記一方の配置位置のバイパスコンデンサを削除候補として確定する削除候補抽出ステップとを含むことを特徴とする。
【０００８】
また、本発明に係る第２のプリント基板設計方法は、同一のＩＣの複数の電源端子に接続される１つの電源ラインと接地導体との間に、上記各電源端子に対応してそれぞれ設けられるバイパスコンデンサの配置位置からバイパスコンデンサの削除可能な配置位置を抽出することを含むプリント基板設計方法であって、
上記各配置位置について、それぞれのバイパスコンデンサに対応する電源端子と上記各配置位置との間のインダクタンスに基づいて配置されるバイパスコンデンサの最適容量値を算出する容量算出ステップと、
上記算出された最適容量値に基づいて、あらかじめ決められた容量範囲ごとにバイパスコンデンサを分類する分類ステップと、
上記分類ステップにおいて同一容量範囲に分類されたバイパスコンデンサが配置されている配置位置の中から隣接する配置位置を抽出してその一方を削除候補とする配置位置抽出ステップと、
上記配置位置抽出ステップで抽出された隣接する配置位置の中央の位置を仮配置位置とし、上記隣接する配置位置の一方のバイパスコンデンサに対応する電源端子と上記仮配置位置との間のインダクタンスに基づいて、上記一方のバイパスコンデンサに対応する電源端子に対する上記仮配置位置におけるコンデンサの最適容量値（第１最適容量値）を算出し、上記隣接する配置位置の他方のバイパスコンデンサに対応する電源端子と上記仮配置位置との間のインダクタンスに基づいて、上記他方のバイパスコンデンサに対応する電源端子に対する上記仮配置位置におけるコンデンサの最適容量値（第２最適容量値）を算出する仮配置最適容量算出ステップと、
上記第１最適容量値と上記第２最適容量値が上記同一容量範囲に属するときには上記隣接する２つの配置位置に替えて、上記仮配置位置を新たな配置位置とする配置位置変更ステップとを含むことを特徴とする。
【０００９】
本発明に係るプリント基板設計装置は、同一のＩＣの複数の電源端子に接続される１つの電源ラインと接地導体との間に、上記各電源端子に対応してそれぞれ設けられるバイパスコンデンサの配置位置からバイパスコンデンサの削除可能な配置位置を抽出することを含むプリント基板設計装置であって、
上記各配置位置について、それぞれのバイパスコンデンサに対応する電源端子と上記各配置位置の間のインダクタンスに基づいて配置されるバイパスコンデンサの最適容量値を算出する容量算出手段と、
上記算出された最適容量値に基づいて、あらかじめ決められた容量範囲ごとにバイパスコンデンサを分類する分類手段と、
上記分類手段において同一容量範囲に分類されたバイパスコンデンサが配置されている配置位置の中から隣接する配置位置を抽出してその一方を削除候補とする配置位置抽出手段と、
上記抽出された隣接する配置位置の一方のバイパスコンデンサに対応する電源端子と他方の配置位置との間のインダクタンスに基づいて、上記一方のバイパスコンデンサに対応する電源端子に対する他方の配置位置におけるコンデンサの最適容量値を算出し、その最適容量値が、他方のバイパスコンデンサに対応する電源端子に対する他方の配置位置におけるコンデンサの最適容量値と上記同一容量範囲にあるときは、上記一方の配置位置のバイパスコンデンサを削除候補として確定する削除候補抽出手段と、
上記配置位置抽出手段で抽出された隣接する配置位置の中央の位置を仮配置位置とし、上記隣接する配置位置の一方のバイパスコンデンサに対応する電源端子と上記仮配置位置との間のインダクタンスに基づいて、上記一方のバイパスコンデンサに対応する電源端子に対する上記仮配置位置におけるコンデンサの最適容量値（第１最適容量値）を算出し、上記隣接する配置位置の他方のバイパスコンデンサに対応する電源端子と上記仮配置位置との間のインダクタンスに基づいて、上記他方のバイパスコンデンサに対応する電源端子に対する上記仮配置位置におけるコンデンサの最適容量値（第２最適容量値）を算出する仮配置最適容量算出手段と、
上記第１最適容量値と上記第２最適容量値が上記同一容量範囲に属するときには上記隣接する２つの配置位置に替えて、上記仮配置位置を新たな配置位置とする配置位置変更手段とを含むことを特徴とする。
【発明の効果】
【００１０】
以上のように構成された本発明に係る第１及び第２のプリント基板設計方法によれば、ＩＣの電源端子にそれぞれ対応して設けられるバイパスコンデンサの中から、同一の容量範囲に分類された隣接するバイパスコンデンサを抽出して、その一方のバイパスコンデンサを削除してもノイズ除去機能等を低下させることがないかどうかを所定の関係に基づいて判定することができるので、少ない数のバイパスコンデンサによりその機能を効果的に発揮できるプリント基板設計が可能となる。
同様に、本発明に係るプリント基板設計装置によれば、少ない数のバイパスコンデンサによりその機能を効果的に発揮できるプリント基板設計が可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態を、図面を参照しながら説明する。
本実施の形態の方法は、ＩＣ周辺に配置するバイパスコンデンサの配置及び配線パターンを設計することを含むプリント基板設計方法において、ＩＣの電源端子に対応してそれぞれ設けられるバイパスコンデンサの配置位置からバイパスコンデンサの削除可能な配置位置を抽出することをさらに含むものであり、削除可能な配置位置を抽出する方法は以下のステップで処理される（図４）。
【００１２】
まず、ステップＳ１では、プリント基板上に配置されたＩＣの中から評価対象とする１つのＩＣを抽出する。例えば、図１に示す例では、部品番号ＩＣ４を抽出している。
尚、この段階では、バイパスコンデンサは図１にその一例を示すように、ＩＣの各電源端子に対してそれぞれ１つづつ適切と思われる位置に配置されている。
次に、ステップＳ２で、ステップＳ１で抽出したＩＣについて、同一電源ラインと同一グランド（ＧＮＤ）パターン間に接続されるバイパスコンデンサの配置位置を抽出する。
例えば、図１に示す例では、同一電源ライン、同一ＧＮＤパターンに接続されている電源端子２−１、電源端子２−２、電源端子２−３、電源端子２−４とそれぞれの電源端子に接続されるバイパスコンデンサ１−１、バイパスコンデンサ１−２、バイパスコンデンサ１−３、バイパスコンデンサ１−４を抽出する。
【００１３】
ステップＳ３では、ステップＳ２で抽出したバイパスコンデンサの配置位置についてそれぞれのバイパスコンデンサに対応する電源端子（通常は直近の電源端子）とそれぞれのバイパスコンデンサとの間の配線長を計測する。
図１の例では、バイパスコンデンサ１−１の配置位置とバイパスコンデンサ１−１に対応する電源端子２−１の間の配線長、バイパスコンデンサ１−２の配置位置とバイパスコンデンサ１−２に対応する電源端子２−２の間の配線長、バイパスコンデンサ１−３の配置位置とバイパスコンデンサ１−３に対応する電源端子２−３の間の配線長、バイパスコンデンサ１−４の配置位置とバイパスコンデンサ１−４に対応する電源端子２−４の間の配線長を計測する。尚、図１に示す例では、配線長はいずれもＸＬ（１）である。
【００１４】
ステップＳ４では、ステップＳ３で計測した配線長や配線の特性インピーダンス等により算出されるインダクタンスに基づいて最適容量値を計算し、その最適容量値によって、予め決められた容量範囲ごとにバイパスコンデンサを分類する。
尚、最適容量値Ｃは、例えば、基板の構造として図５に示す代表的な基板構造であるマイクロストリップラインを用いた場合には、以下に示す式（１）〜式（５）の計算式に従って計算を進めることにより、最終的には式（５）より求めることができる。
【００１５】
【数１】
2005332207.tif 000003
【００１６】
ここで、Ｚ０は電源ラインの特性インピーダンス、Ｅｒはプリント基板の誘電率、Ｄはプリント基板の厚さ、Ｗは配線の幅、Ｔは配線の厚さ、Ｔｄは遅延伝播時間（ｎｓ／ｉｎｃｈ）、Ｌはインダクタンス、Ｌ０は単位パターン長あたりのインダクタンス（ｎＨ／ｉｎｃｈ）である。
また、ＸＬは、ステップＳ３で求めた配線長である。
さらに、式（５）のＦは電源端子から出力される主要なノイズの周波数であって、ＩＣの回路構成や設計内容から自ずと確定できる固定値であり、各電源端子ごとに異なる値になる場合もあり得る。
【００１７】
また、分類する容量の範囲は、例えば、コンデンサの容量規格に基づいて、表１に示すように予め設定する。ここで、複数の配置位置におけるバイパスコンデンサのそれぞれの最適容量値が、例えば、表１のグループ５に分類される容量範囲に入っている場合、これら複数のバイパスコンデンサは同一の容量範囲（グループ５）に属するものとする。
なお、算出される最適容量値が標準的に使用されるコンデンサの容量許容範囲内にない場合（例えば、算出値が１．２５〜１．７５の範囲にある場合）には、表１に示すように、容量が大きい方のグループに属するように容量範囲を定めている。
これは、コンデンサの容量が大きくなるにしたがって自己共振周波数は低くなる傾向があるが、コンデンサの容量が大きい方がノイズを除去することができる帯域が広くできることによるものである。
また、電源端子から出力されるノイズ成分のバイパスコンデンサによる抑圧効果、即ちＥＭＣ対策効果は、ある程度ブロードな周波数特性を持っているので、例えば、表１に分類される容量の範囲において、同一容量範囲に属する容量値を有するバイパスコンデンサは、ほぼ同様のノイズ成分の抑圧効果があると考えることができる。
【００１８】
表１
2005332207.tif 000004
【００１９】
ステップＳ５では、ステップＳ４で分類された結果を基に、同一の容量範囲に分類されたバイパスコンデンサが配置されている配置位置の中から、隣り合わせに配置されている配置位置のものを抽出し、その隣り合う一方の配置位置を削除候補として挙げる。すなわち、このステップＳ５では、同一電源、同一ＧＮＤに接続される全てのバイパスコンデンサの中から、それぞれのバイパスコンデンサの最適容量値の算出結果に基づいて、削除できる可能性のあるバイパスコンデンサを抽出している。
例えば、図１に示す隣接するバイパスコンデンサ１−２とバイパスコンデンサ１−３が最適容量値の算出結果に基づいて同一容量範囲に分類された場合、一方のバイパスコンデンサ１−３の配置位置を削除候補とする。
【００２０】
ステップＳ６では、ステップＳ５で抽出した隣接する配置位置について、削除候補として挙げた一方の配置位置のバイパスコンデンサに対応する電源端子（削除候補のバイパスコンデンサに対応する電源端子）と他方のバイパスコンデンサの配置位置との間の配線長を計測する。
例えば、図１に示す一方のバイパスコンデンサ１−３の配置位置を削除候補とした場合、一方のバイパスコンデンサ１−３の配置位置に対応する電源端子２−３から他方のバイパスコンデンサ１−２の配置位置までの配線長ＸＬ（２）を計測する。
【００２１】
ステップＳ７では、ステップＳ６で計測した配線長や配線の特性インピーダンス等により算出されるインダクタンスを用いて、削除候補のバイパスコンデンサに対応する電源端子から見たときの、他方の配置位置に配置されるバイパスコンデンサの最適容量値Ｃを、式（１）〜式（５）により算出する。
例えば、図１に示す例では、一方のバイパスコンデンサ１−３に対応する電源端子２−３から見たときの、他方のバイパスコンデンサ１−２の最適容量値を配線長ＸＬ（２）等により算出されるインダクタンスを用いて算出する。
【００２２】
ステップＳ８では、（ａ）ステップＳ５において隣り合う一方の配置位置を削除候補として挙げたが、削除候補としなかった他方の配置位置のバイパスコンデンサに対応する電源端子から見たときの他方の配置位置に配置されるバイパスコンデンサの最適容量値（ステップＳ４で算出したもの）と、（ｂ）ステップＳ７で算出した最適容量値、即ち削除候補として挙げた一方の配置位置のバイパスコンデンサに対応する電源端子から見たときの、他方の配置位置に配置されるバイパスコンデンサの最適容量値とが、同一の容量範囲に分類されるか否かを判断し、同一容量範囲に分類される場合にはステップＳ９に進み、同一容量範囲に分類されない場合にはステップＳ１０に移る。
【００２３】
ステップＳ８において、上記（ａ）と上記（ｂ）のそれぞれの最適容量値が予め決められた同一容量範囲に入るということは、削除候補として挙げたバイパスコンデンサ１−３を削除したとしても、隣接して配置されている削除候補としなかったバイパスコンデンサ１−２が、バイパスコンデンサ１−３に対応する電源端子から出力されるノイズ成分をバイパスコンデンサ１−３とほぼ同等に抑圧できることを意味する。即ち、ＥＭＣ対策効果を低下させることなくバイパスコンデンサ１−３を削除できることを意味する。
逆に、上記（ａ）と上記（ｂ）のそれぞれの最適容量値が予め決められた同一容量範囲に入らないということは、ＥＭＣ対策効果という面で、バイパスコンデンサ１−２はバイパスコンデンサ１−３とほぼ同等の役割を果たせず、その結果、バイパスコンデンサ１−３は削除できないことを意味する。
したがって、ステップＳ９においては、ステップＳ５で削除候補として挙げた配置位置におけるバイパスコンデンサを削除候補として確定し、ステップＳ１５に移る。
例えば、図１に示す例では、削除候補としたバイパスコンデンサ１−３を削除候補として確定し、その結果、バイパスコンデンサの配置は図２に示すようになる。
【００２４】
ステップＳ１０では、ステップＳ５で抽出した隣接する配置位置の中央の位置を仮配置位置とし、その隣接する配置位置のバイパスコンデンサにそれぞれ対応する電源端子と仮配置位置との間の配線長をそれぞれ計測する。
例えば、図１に示す隣接するバイパスコンデンサ１−２とバイパスコンデンサ１−３が同一容量範囲に分類されていなかったとすると、一方のバイパスコンデンサ１−３の配置位置と他方のバイパスコンデンサ１−２の配置位置との中央の位置を、図３に示すようにバイパスコンデンサ１−５が配置される仮配置位置とし、仮配置位置の両サイドの配置位置にそれぞれ対応する電源端子２−２、２−３と仮配置位置との間の配線長ＸＬ（３），ＸＬ（４）をそれぞれ計測する。
【００２５】
ステップＳ１１では、ステップＳ１０で計測した配線長や配線の特性インピーダンス等により算出されるインダクタンスを用いて、仮配置位置の両サイドの配置位置にそれぞれ対応する電源端子から見たときの、仮配置位置に配置されるバイパスコンデンサ１−５の最適容量値Ｃを式（１）〜式（５）を用いてそれぞれ算出する。
図３に示す例では、電源端子２−２から見たときの、仮配置位置に配置されるバイパスコンデンサ１−５の最適容量値を式（１）〜式（５）を用いて算出し、電源端子２−３から見たときの、仮配置位置に配置されるバイパスコンデンサ１−５の最適容量値を式（１）〜（５）を用いて算出する。
【００２６】
ステップＳ１２では、ステップＳ１１で算出された２つの最適容量値、すなわち（ｃ）仮配置位置の両サイドの配置位置のうち一方の配置位置に対応する電源端子から見たときの仮配置位置に配置されるバイパスコンデンサ１−５の最適容量値と、（ｄ）他方の配置位置に対応する電源端子から見たときの仮配置位置に配置されるバイパスコンデンサ１−５の最適容量値とが、同一の容量範囲に分類されるか否かを判断し、同一容量範囲に分類される場合にはステップＳ１４に移り、同一容量範囲に分類されない場合にはステップＳ１３に進む。
【００２７】
ステップＳ１２において、上記（ｃ）と上記（ｄ）のそれぞれの最適容量値が予め決められた同一容量範囲に入るということは、仮配置位置の両サイドに配置されているバイパスコンデンサ１−２とバイパスコンデンサ１−３を削除したとしても、仮配置位置に配置されるバイパスコンデンサ１−５が、バイパスコンデンサ１−２に対応する電源端子及びバイパスコンデンサ１−３に対応する電源端子からそれぞれ出力されるノイズ成分を、それぞれバイパスコンデンサ１−２及びバイパスコンデンサ１−３とほぼ同等に抑圧できることを意味する。即ち、ＥＭＣ対策効果を低下させることなくバイパスコンデンサ１−２とバイパスコンデンサ１−３を削除し、この２つのバイパスコンデンサに替えて仮配置位置にバイパスコンデンサ１−５を配置することができることを意味する。
逆に、上記（ｃ）と上記（ｄ）のそれぞれの最適容量値が予め決められた同一容量範囲に入らないということは、ＥＭＣ対策効果という面で、バイパスコンデンサ１−５がバイパスコンデンサ１−２および／あるいはバイパスコンデンサ１−３の役割を担えないということを意味する。即ち、バイパスコンデンサ１−２とバイパスコンデンサ１−３を削除して替わりに仮配置位置にバイパスコンデンサ１−５を配置することができないということを意味する。
したがって、ステップ８およびステップ１２の結果より、ステップＳ１３においては、隣接する配置位置のうち、削除候補に挙げていた一方の配置位置のバイパスコンデンサを削除しないこととし、削除候補はなしとする。
また、ステップＳ１４においては、隣接する２つの配置位置を削除し、この２つの配置位置に替えて仮配置位置を新たな配置位置とし、ステップＳ１５に移る。
このステップＳ１４により、ノイズの除去効果（ＥＭＣ対策効果）を悪化させることなく、隣接する２つの配置位置を１つにまとめることができ、バイパスコンデンサの数を削減できる。
【００２８】
すなわち、ステップＳ８からステップＳ１４に至る処理は、ステップＳ５において削除候補として挙げたバイパスコンデンサの配置位置について、さらに仮計算や配置位置の変更等をすることによって削除候補のバイパスコンデンサを削除した場合に所望のＥＭＣ対策特性が得られるか否かを判断し、所望のＥＭＣ対策特性が得られる場合は削除候補のバイパスコンデンサの削除を確定（削除候補として確定）あるいはバイパスコンデンサの配置位置を変更し、一方、所望のＥＭＣ対策特性が得られない場合は削除候補のバイパスコンデンサを削除しないという処理をしている。以上のような処理をすることにより、ＥＭＣ対策特性を悪化させることなく、不要なバイパスコンデンサの削除を可能としている。
これにより、部品コストを削減することができ、かつバイパスコンデンサの個数を減らした場合においても、従来と同等のＥＭＣ対策特性が得られる。
【００２９】
ステップＳ１５では、全てのＩＣについてチェックしたかどうかを判断し、チェックが終了していない場合にはステップＳ１に移ってステップＳ１４までを繰り返し、全てのＩＣ についてのチェックが終了した場合にはステップＳ１６に移る。
【００３０】
ステップＳ１６では、配置位置の変更箇所（ステップＳ１４における変更箇所）及び削除候補として確定した全てのバイパスコンデンサの配置位置を表示した後、処理を終了する。
【００３１】
以上の実施の形態のプリント基板設計方法によれば、プリント基板設計装置に適用することにより、少ないバイパスコンデンサにより良好なＥＭＣ対策が施されたプリント基板設計が可能となる。
【図面の簡単な説明】
【００３２】
【図１】本発明に係る実施の形態において評価対象としたプリント基板の電極構造の一例を示す平面図である。
【図２】実施の形態において、バイパスコンデンサを削除した一例を示す平面図である。
【図３】実施の形態において、バイパスコンデンサを削除した他の例を示す平面図である。
【図４】実施の形態における処理のフローチャートである。
【図５】実施の形態における代表的な基板構造の一例を示す断面図である。
【符号の説明】
【００３３】
１−１，１−２，１−３，１−４, １−５  バイパスコンデンサ、
２−１，２−２，２−３，２−４  電源端子、
３  ＧＮＤ端子、
４  ＩＣ。
【図１】
2005332207.tif 000005
【図２】
2005332207.tif 000006
【図３】
2005332207.tif 000007
【図４】
2005332207.tif 000008
【図５】
2005332207.tif 000009