(57)【要約】【課題】アクティブマトリクス型液晶表示装置において、各画素容量の充電可能期間が短くなり又はデータ信号の極性切換時の立上り時間等が増大してもデータ信号により各画素容量を十分に充電できるようにする。【解決手段】複数のデータ線と複数のゲート線とが格子状に配置されライン反転駆動を行うアクティブマトリクス型液晶表示装置において、ゲートドライバが、ゲート２パルス駆動を行うためのゲート信号ＯＧ(ｊ)を生成する。このゲート信号ＯＧ(ｊ)は、対応するゲート線の選択のために各フレーム期間において２回アクティブ（Ｈレベル）となる信号であり、このゲート信号ＯＧ(ｊ)において、１回目のアクティブ期間である予備充電の期間Ｔ１を短縮することなく、本充電開始直後の画素容量の放電を回避すべく、２回目のアクティブ期間である本充電の期間Ｔ２の開始時点のみをデータ信号Ｓ(ｋ)に対し所定期間Δｄ２だけ遅延させる。【選択図】図６
2005128153.tif 000002
【特許請求の範囲】
【請求項１】
表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えるアクティブマトリクス型液晶表示装置の駆動回路であって、
各走査信号線につき予め設定された予備充電期間中および当該予備充電期間後の期間として予め設定された本充電期間中は当該走査信号線が選択されるように、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記予備充電期間と前記本充電期間とに各映像信号線に印加される電圧の極性が同一となるように、前記複数の映像信号としての電圧を所定期間毎に極性を反転させつつ前記複数の映像信号線にそれぞれ印加する映像信号線駆動回路とを備え、
前記走査信号線駆動回路は、前記本充電期間の開始に際して前記映像信号の極性が切り換わる時に、前記予備充電期間の減少を抑えつつ、前記本充電期間に選択されるべき走査信号線の選択開始時点を当該極性切換の開始時点よりも所定時間だけ遅延させていることを特徴とする、駆動回路。
【請求項２】
前記走査信号線駆動回路は、前記予備充電期間の開始に際して前記映像信号の極性が切り換わる時に、前記予備充電期間に選択されるべき走査信号線の選択開始時点を当該極性切換の開始時点と略一致させていることを特徴とする、請求項１に記載の駆動回路。
【請求項３】
前記走査信号線駆動回路は、
前記予備充電期間に応じた幅のパルスが所定周期で繰り返し現れる第１のクロック信号に基づき、前記予備充電期間の長さに等しい幅のパルスを入力端から出力端へと順次シフトさせる、前記走査信号線の数に応じた段数の第１のシフトレジスタと、
前記第１のクロック信号の各パルスに対応したパルスであって始期が前記第１のクロック信号における対応パルスの始期よりも所定時間だけ遅延したパルスからなる第２のクロック信号に基づき、前記本充電期間の長さに等しい幅のパルスを入力端から出力端へと順次シフトさせる、前記走査信号線の数に応じた段数の第２のシフトレジスタと、
前記第１のシフトレジスタの各段の出力信号に基づき、各走査信号線を当該走査信号線につき設定された前記予備充電期間だけ選択し、かつ、前記第２のシフトレジスタの各段の出力信号に基づき、各走査信号線を当該走査信号線につき設定された前記本充電期間だけ選択するための信号を出力する出力回路と
を含むことを特徴とする、請求項１に記載の駆動回路。
【請求項４】
請求項１から３のいずれか１項に記載の駆動回路を備えたことを特徴とする、アクティブマトリクス型液晶表示装置。
【請求項５】
表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えるアクティブマトリクス型液晶表示装置の駆動方法であって、
各走査信号線につき予め設定された予備充電期間中および当該予備充電期間後の期間として予め設定された本充電期間中は当該走査信号線が選択されるように、前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップと、
前記予備充電期間と前記本充電期間とに各映像信号線に印加される電圧の極性が同一となるように、前記複数の映像信号としての電圧を所定期間毎に極性を反転させつつ前記複数の映像信号線にそれぞれ印加する映像信号線駆動ステップとを備え、
前記本充電期間の開始に際して前記映像信号の極性が切り換わる時に、前記予備充電期間の減少を抑えつつ、前記本充電期間に選択されるべき走査信号線の選択開始時点が当該極性切換の開始時点よりも所定時間だけ遅延していることを特徴とする、駆動方法。
【請求項６】
前記予備充電期間の開始に際して前記映像信号の極性が切り換わる時に、前記予備充電期間に選択されるべき走査信号線の選択開始時点が当該極性切換の開始時点と略一致していることを特徴とする、請求項５に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の液晶表示装置に関するものであり、更に詳しくは、そのような液晶表示装置においてマトリクス状に配置された複数の画素形成部で画像を表示するために各画素形成部の画素容量を当該画像の画素値に対応する電圧に充電する前に予備的に当該画素容量を充電する駆動回路および駆動方法に関する。
【背景技術】
【０００２】
一般に、アクティブマトリクス型液晶表示装置は、液晶層を挟持する２枚の基板を含む表示部を備えており、当該２枚の基板のうち一方の基板には、映像信号線としての複数のデータ線と走査信号線として複数のゲート線とが格子状に配置され、それら複数のデータ線とゲート線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部が設けられている。また、アクティブマトリクス型液晶表示装置は、その表示部のデータ線を駆動するデータドライバ、その表示部のゲート線を駆動するゲートドライバ、および、それらデータドライバとゲートドライバを制御するための表示制御回路を有している。
【０００３】
図９は、従来のアクティブマトリクス型液晶表示装置における要部の構成を表示部の等価回路と共に示すブロック図である。この液晶表示装置における表示部６０３は、外部の信号源等から表示制御回路（不図示）が受け取る画像データの表す画像における水平走査線にそれぞれが対応する複数本（ｍ本）のゲート線ＧＬ１〜ＧＬｍと、それらのゲート線ＧＬ１〜ＧＬｍのそれぞれと交差する複数本（ｎ本）のデータ線（「ソースバスライン」とも呼ばれる）ＳＬ１〜ＳＬｎと、それらのゲート線ＧＬ１〜ＧＬｍとデータ線ＳＬ１〜ＳＬｎとの交差点にそれぞれ対応して設けられた複数個（ｍ×ｎ個）の画素形成部とを含む。これらの画素形成部はマトリクス状に配置されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するゲート線ＧＬｊにゲート端子が接続される共に当該交差点を通過するデータ線ＳＬｋにソース端子が接続されたスイッチング素子であるＴＦＴ（Thin Film Transistor：薄膜トランジスタ）と、そのＴＦＴのドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとにより形成される容量により画素容量Ｃｐが構成される。
【０００４】
表示制御回路は、外部の信号源等から画像データを示すデジタルビデオ信号を受け取り、そのデジタルビデオ信号の表す画像を表示部６０３に表示させるための信号として、データドライバ用スタートパルス信号ＳＳＰと、データドライバ用クロック信号ＳＣＫと、デジタル画像信号ＤＡと、ゲートドライバ用スタートパルス信号ＧＳＰと、ゲートドライバ用クロック信号ＧＣＫとを生成する。データドライバ６０１は、データドライバ用スタートパルス信号ＳＳＰと、データドライバ用クロック信号ＳＣＫと、デジタル画像信号ＤＡとを表示制御回路から受け取り、これらの信号に基づき、デジタル画像信号ＤＡの表す画像の各水平走査線における画素値に相当するアナログ電圧をデータ信号Ｓ(１)〜Ｓ(ｎ)として順次生成し、これらのデータ信号Ｓ(１)〜Ｓ(ｎ)を表示部６０３におけるデータ線ＳＬ１〜ＳＬｎにそれぞれ印加する。ゲートドライバ６０２は、ゲートドライバ用スタートパルス信号ＧＳＰと、ゲートドライバ用クロック信号ＧＣＫとを表示制御回路から受け取り、これらの信号に基づき、デジタル画像信号ＤＡの表す画像を表示するための各フレーム期間（各垂直走査期間）において、表示部６０３におけるゲート線ＧＬ１〜ＧＬｍを１水平走査期間ずつ順次に選択し、選択したゲート線にアクティブなゲート信号（ＴＦＴ１０をオンさせる電圧）を印加する。
【０００５】
上記のように、データ線ＳＬ〜ＳＬｎにはデータドライバ６０１からデータ信号Ｓ(１)〜Ｓ(ｎ)がそれぞれ印加され、ゲート線ＧＬ１〜ＧＬｍにはゲートドライバ６０２からゲート信号Ｇ(１)〜Ｇ(ｍ)がそれぞれ印加されることにより、表示部６０３における各画素容量Ｃｐには、デジタル画像信号ＤＡの表す画像における対応画素の値に応じた電圧がＴＦＴ１０を介して与えられて保持される。これにより、液晶層には、デジタル画像信号ＤＡに応じて各画素電極と共通電極Ｅｃとの電位差に相当する電圧が印加される。表示部６０３は、この印加電圧によって液晶層の光透過率を制御することにより、デジタル画像信号ＤＡの表す画像すなわち外部の信号源等から受け取ったデジタルビデオ信号の表す画像を表示する。
【０００６】
ところで液晶表示装置では、一般に、液晶層への印加電圧の極性が１フレーム期間毎に反転される。これは液晶の劣化を防ぐために交流駆動を行う必要があるためである。さらに表示品位を向上させるために、現在、１水平期間毎に異なる極性の電圧を印加するライン反転と、１ドット毎（水平走査方向の１画素毎）に異なる極性の電圧を印加するドット反転が採用されている。これらの場合、各画素容量Ｃｐを１水平走査期間の間に逆極性に充電すること（正極性に充電された状態から負極性への充電、または、負極性に充電された状態から正極性への充電）が必要となる。一方、近年の表示部の大型化に伴いデータ信号の遅延が大きくなると共に、表示すべき画像の高精細化に伴い画素容量の充電に使用できる時間が短くなってきている。その結果、データ信号による画素容量の充電を十分に行うことが困難となっている。
【０００７】
これに対し、各フレーム期間において各ゲート線を２回ずつ選択することで、各画素容量を充電すべき本来の期間よりも前の期間において予備的に充電を行い、これにより画素容量の充電を十分に行えるようにした駆動方法（以下「ゲート２パルス駆動方式」という）が従来より提案されている（例えば特許文献１参照）。このようにゲート線の本来の選択期間での画素容量の充電（以下「本充電」という）と、その本来の選択期間よりも前の期間における当該画素容量の予備的な充電（以下「予備充電」という）とを行うゲート２パルス駆動方式を図９の液晶表示装置において採用した場合、データ信号Ｓ(ｋ)とゲート信号Ｇ(ｊ)と画素液晶への印加電圧ＶＬ(ｊ，ｋ)とは、図１０に示すような波形となる（１≦ｊ≦ｍ、１≦ｋ≦ｎ）。これは、画素液晶への本来の印加電圧Ｖαに対し、予備充電によりＶβにまで充電を行い、その後本充電にて当該画素液晶への印加電圧ＶＬ(ｊ，ｋ)が本来の印加電圧であるＶαにまで到達していることを示している（Ｖα＞Ｖβ）。なお「画素液晶」とは、表示部における液晶層６０３のうち１つの画素形成部を構成する部分をいうものとする（以下同様）。
【０００８】
この液晶表示装置では、ライン反転駆動方式が採用されているので、データ信号Ｓ(ｋ)は、図１０（ａ）に示すように、１フレーム期間（垂直走査期間）Ｔｖ毎に極性が反転すると共に、１水平走査期間Ｔｈ毎にも極性が反転する。そして、ゲート信号Ｇ(ｊ)は、各フレーム期間において、データ線ＳＬｋとゲート線ＧＬｊとの交差点（ｊ，ｋ）に対応する画素形成部の画素容量Ｃｐ（以下「画素容量Ｃｐ（ｊ，ｋ）と表記する）に対して予備充電が行われる期間Ｔ１と、その画素容量Ｃｐ（ｊ，ｋ）に対して本充電が行われる期間Ｔ２との２回、アクティブとなる（ここで、ゲート信号Ｇ(ｊ)はアクティブのときにハイレベル（Ｈレベル）になるものとする。以下同様。）。
【０００９】
ゲート２パルス駆動方式の場合、図１０（ｂ）（ｃ）に示すように、データ信号Ｓ(ｋ)の極性が本充電の期間Ｔ２での極性と同一である期間Ｔ１に画素容量Ｃｐ（ｊ，ｋ）が予備的に充電され、その後の期間Ｔ２に当該画素容量Ｃｐ（ｊ，ｋ）に対して本充電が行われる。これにより、表示部６０３における各画素容量Ｃｐに対する充電期間が実質的に延長され、十分な充電が可能となる。
【００１０】
しかし、実際にはデータ線ＳＬｋにおける配線抵抗および配線容量やデータドライバ６０１の出力部におけるトランジスタのオン抵抗等の影響により、データ信号Ｓ(ｋ)の波形は理想的な矩形波ではなく、図１１（ａ）に示すように鈍った波形となる（ここでは、共通電極Ｅｃの電位はＶCMに固定されているものとする）。すなわち、データ信号Ｓ(ｋ)における極性切換時の立上り時間は、ゲート信号Ｇ(ｊ)の立上り時間よりも相当程度大きいものとなっている。その結果、図１１（ｂ）（ｃ）に示すように、期間Ｔ１における予備充電によって画素容量Ｃｐ（ｊ，ｋ）に蓄積された電荷が、その後の期間Ｔ２で本充電が開始されたときに幾らか放電され、その期間Ｔ２では、その放電後に当該画素容量Ｃｐ（ｊ，ｋ）が充電される。このような本充電の開始直後の放電によって、実際には、画素容量Ｃｐ（ｊ，ｋ）が目標とすべき電位Ｖｓ(ｋ)まで充電されず、画素電極と共通電極Ｅｃとの電位差によって決まる画素液晶への印加電圧ＶＬ(ｊ，ｋ)が本来の印加電圧（所望の画素値に対応する電圧値）Ｖα＝Ｖｓ(ｋ)−ＶCMに達しないことがある。一方、表示部６０３としての液晶パネルの大型化や高精細化に伴って配線抵抗等が増大することにより、データ信号Ｓ(ｋ)の極性切換時の上記立上り時間が大きくなる。また、液晶パネルの高精細化に伴って、水平走査期間が短くなることにより、画素容量Ｃｐの１回の充電に使用可能な期間（以下「充電可能期間」という）も短くなる。したがって、液晶パネルの大型化や高精細化が進むにしたがって、画素容量Ｃｐ（ｊ，ｋ）に対する充電の不足が問題となってきている。
【００１１】
これに対し、図１２に示すように、画素容量Ｃｐに対して本充電を開始するタイミングを遅延させることで、本充電の開始直後において画素容量Ｃｐにおける蓄積電荷の放電を回避するようにしたアクティブマトリクス型液晶表示装置の駆動方法が提案されている（例えば特許文献２参照）。これによれば、図１２（ｃ）に示すように、本充電の開始直後における画素容量Ｃｐ（ｊ，ｋ）の放電を回避することで、画素容量Ｃｐ（ｊ，ｋ）を目標とすべき電位Ｖｓ(ｋ)までほぼ完全に充電することが可能となる。なお、ゲート信号Ｇ(ｊ)は、通常、１系統のクロック信号に基づき動作するシフトレジスタによって生成されるので、図１２（ｂ）に示すように、本充電の開始タイミングをΔｄだけ遅延させると、予備充電の開始タイミングも同量Δｄだけ遅延することになる。
【特許文献１】特開昭６０−１３４２９３号公報
【特許文献２】特開平１０−２３２６５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記のようなアクティブマトリクス型液晶表示装置における表示部の大型化および高精細化は現在も進行中であり、そのため、各画素容量Ｃｐの充電可能期間を決定する水平走査期間Ｔｈが短くなると共に、データ線ＳＬｋの配線抵抗等の増大によってデータ信号Ｓ(ｋ)における極性切換時の立上り時間や立下り時間も大きくなる傾向にある。したがって、例えば特許文献２に開示された駆動方法を採用したとしても、図１３（ｃ）に示すように、画素容量Ｃｐが目標とすべき電位Ｖｓ(ｋ)まで充電されない、すなわち画素液晶への印加電圧ＶＬ(ｊ，ｋ)が本来の印加電圧Ｖα＝Ｖｓ(ｋ)−ＶCMに達しないことがある。
【００１３】
本発明は、このような問題を解決すべくなされたものであって、表示部の大型化や高精細化等によって各画素容量の充電可能期間が短くなったりデータ信号の極性切換時の立上り時間や立下り時間が増大したりしても、データ信号により各画素容量を十分に充電することができるアクティブマトリクス型液晶表示装置ならびにその駆動回路および駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
第１の発明は、表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えるアクティブマトリクス型液晶表示装置の駆動回路であって、
各走査信号線につき予め設定された予備充電期間中および当該予備充電期間後の期間として予め設定された本充電期間中は当該走査信号線が選択されるように、前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記予備充電期間と前記本充電期間とに各映像信号線に印加される電圧の極性が同一となるように、前記複数の映像信号としての電圧を所定期間毎に極性を反転させつつ前記複数の映像信号線にそれぞれ印加する映像信号線駆動回路とを備え、
前記走査信号線駆動回路は、前記本充電期間の開始に際して前記映像信号の極性が切り換わる時に、前記予備充電期間の減少を抑えつつ、前記本充電期間に選択されるべき走査信号線の選択開始時点を当該極性切換の開始時点よりも所定時間だけ遅延させていることを特徴とする。
【００１５】
第２の発明は、第１の発明において、
前記走査信号線駆動回路は、前記予備充電期間の開始に際して前記映像信号の極性が切り換わる時に、前記予備充電期間に選択されるべき走査信号線の選択開始時点を当該極性切換の開始時点と略一致させていることを特徴とする。
【００１６】
第３の発明は、第１の発明において、
前記走査信号線駆動回路は、
前記予備充電期間に応じた幅のパルスが所定周期で繰り返し現れる第１のクロック信号に基づき、前記予備充電期間の長さに等しい幅のパルスを入力端から出力端へと順次シフトさせる、前記走査信号線の数に応じた段数の第１のシフトレジスタと、
前記第１のクロック信号の各パルスに対応したパルスであって始期が前記第１のクロック信号における対応パルスの始期よりも所定時間だけ遅延したパルスからなる第２のクロック信号に基づき、前記本充電期間の長さに等しい幅のパルスを入力端から出力端へとシフトさせる、前記走査信号線の数に応じた段数の第２のシフトレジスタと、
前記第１のシフトレジスタの各段の出力信号に基づき、各走査信号線を当該走査信号線につき設定された前記予備充電期間だけ選択し、かつ、前記第２のシフトレジスタの各段の出力信号に基づき、各走査信号線を当該走査信号線につき設定された前記本充電期間だけ選択するための信号を出力する出力回路とを含むことを特徴とする。
【００１７】
第４の発明は、アクティブマトリクス型液晶表示装置であって、
第１から第３の発明のいずれかの発明に係る駆動回路を備えることを特徴とする。
【００１８】
第５の発明は、表示すべき画像を表す複数の映像信号をそれぞれ伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備えるアクティブマトリクス型液晶表示装置の駆動方法であって、
各走査信号線につき予め設定された予備充電期間中および当該予備充電期間後の期間として予め設定された本充電期間中は当該走査信号線が選択されるように、前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップと、
前記予備充電期間と前記本充電期間とに各映像信号線に印加される電圧の極性が同一となるように、前記複数の映像信号としての電圧を所定期間毎に極性を反転させつつ前記複数の映像信号線にそれぞれ印加する映像信号線駆動ステップとを備え、
前記本充電期間の開始に際して前記映像信号の極性が切り換わる時に、前記予備充電期間の減少を抑えつつ、前記本充電期間に選択されるべき走査信号線の選択開始時点が当該極性切換の開始時点よりも所定時間だけ遅延していることを特徴とする。
【００１９】
第６の発明は、第５の発明において、
前記予備充電期間の開始に際して前記映像信号の極性が切り換わる時に、前記予備充電期間に選択されるべき走査信号線の選択開始時点が当該極性切換の開始時点と略一致していることを特徴とする。
【発明の効果】
【００２０】
上記第１の発明によれば、本充電期間の開始に際して映像信号の極性が切り換わる時に、予備充電期間の減少が抑制されつつ、当該本充電期間に選択されるべき走査信号線の選択開始時点が当該極性切換の開始時点よりも所定時間だけ遅延する。このため、予備充電のための期間をできるだけ減少させずに、映像信号線における映像信号の立上り時間や立下り時間の増大に起因して本充電開始直後に画素形成部（画素容量）で生じる放電を回避することができる。これにより、アクティブマトリクス型液晶表示装置の表示部の大型化や高精細化等によって各画素容量の充電可能期間が短くなったり映像信号の極性切換時の立上り時間等が増大したりしても、映像信号により各画素容量を十分に充電することができる。
【００２１】
上記第２の発明によれば、予備充電期間の開始に際して映像信号の極性が切り換わる時に、当該予備充電期間に選択されるべき走査信号線の選択開始時点が当該極性切換の開始時点と略一致しており、本充電期間に選択されるべき走査信号線の選択開始時点の遅延に伴って予備充電期間が狭められることはない。したがって、本充電開始直後に画素形成部で生じる放電を回避しつつ、予備充電期間を長く維持することができる。これにより、アクティブマトリクス型液晶表示装置の表示部の大型化や高精細化等によって各画素容量の充電可能期間が短くなったり映像信号の極性切換時の立上り時間等が増大したりしても、映像信号により各画素容量を十分に充電することができる。
【００２２】
上記第３の発明によれば、第１および第２のクロック信号でそれぞれ動作する第１および第２のシフトレジスタの各段の出力信号に基づき、各走査信号線につき設定された予備充電期間中および本充電期間中は当該走査信号線を選択するための信号を生成することで、本充電開始直後に画素形成部で生じる放電を回避しつつ、予備充電期間を長く維持することができる。
【００２３】
上記第４の発明によれば、上記第１の発明と同様の効果を奏するアクティブマトリクス型液晶表示装置を提供することができる。
【００２４】
上記第５の発明によれば、上記第１の発明と同様の効果を奏するアクティブマトリクス型液晶表示装置の駆動方法を提供することができる。
【００２５】
上記第６の発明によれば、上記第２の発明と同様の効果を奏するアクティブマトリクス型液晶表示装置の駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、添付図面を参照して本発明の実施形態について説明する。
＜１．全体的な構成および動作＞
まず、本発明の一実施形態に係る液晶表示装置の全体的な構成および動作について説明する。図１は、本実施形態に係る液晶表示装置の構成をその表示部の等価回路と共に示すブロック図である。この液晶表示装置は、図９に示した従来のアクティブマトリクス型液晶表示装置と同様、映像信号線駆動回路としてのデータドライバ１０１と、走査信号線駆動回路としてのゲートドライバ１０２と、アクティブマトリクス形の表示部１０３と、データドライバ１０１およびゲートドライバ１０２を制御するための表示制御回路２００とを備えている。
【００２７】
本実施形態における表示部１０３は、図９に示した表示部６０３と同様の構成となっている。すなわち、表示部１０３は、複数本（ｍ本）の走査信号線としてのゲート線ＧＬ１〜ＧＬｍと、それらのゲート線ＧＬ１〜ＧＬｍのそれぞれと交差する複数本（ｎ本）の映像信号線としてのデータ線ＳＬ１〜ＳＬｎと、それらのゲート線ＧＬ１〜ＧＬｍとデータ線ＳＬ１〜ＳＬｎとの交差点にそれぞれ対応して設けられた複数個（ｍ×ｎ個）の画素形成部とを含む。これらの画素形成部はマトリクス状に配置されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するゲート線ＧＬｊにゲート端子が接続される共に当該交差点を通過するデータ線ＳＬｋにソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなり、必要に応じ、画素電極と共通電極Ｅｃとによって形成される容量に並列に補助容量が付加される。そして、画素電極と共通電極Ｅｃとにより形成される容量（補助容量が付加されている場合にはこれに補助容量を加えた容量）により、画素容量Ｃｐが構成される。
【００２８】
本実施形態における上記表示部１０３に対する本発明の駆動方法および駆動回路の一実施例につき以下に説明する。
表示制御回路２００は、外部の信号源等から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作のモード等を制御するための制御信号Ｄｃとを受け取り、それらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部１０３に表示させるための信号として、データドライバ用スタートパルス信号ＳＳＰと、データドライバ用クロック信号ＳＣＫと、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに相当する信号）と、ゲートドライバ用スタートパルス信号ＧＳＰと、２系統のゲートドライバ用クロック信号ＧＣＫ１，ＧＣＫ２と、ゲートドライバ１０２の動作モードを制御するモード制御信号ＧＭＯＤＥとを生成し出力する。より詳しくは、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路２００から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータドライバ用クロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータドライバ用スタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートドライバ用スタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づきゲートドライバ用クロック信号として第１および第２クロック信号ＧＣＫ１，ＧＣＫ２を生成し、制御信号Ｄｃに基づきゲートドライバ１０２の動作モードを制御するためのモード制御信号ＧＭＯＤＥを生成する。なお後述のように、第１および第２クロック信号ＧＣＫ１，ＧＣＫ２は、共に、１水平走査期間を繰り返し周期とするパルス信号であるが、各水平走査期間において第２クロック信号ＧＣＫ１のＨレベルの期間が第１クロック信号ＧＣＫ１のＨレベルの期間よりも短く設定されている（後述の図２（ａ）（ｂ）参照）。
【００２９】
上記のようにして表示制御回路２００において生成された信号のうち、デジタル画像信号ＤＡとデータドライバ用のスタートパルス信号ＳＳＰおよびクロック信号ＳＣＫとは、データドライバ１０１に入力され、ゲートドライバ用のスタートパルス信号ＧＳＰおよびクロック信号ＧＣＫ１，ＧＣＫ２とモード制御信号ＧＭＯＤＥとは、ゲートドライバ１０２に入力される。
【００３０】
データドライバ１０１は、デジタル画像信号ＤＡとデータドライバ用のスタートパルス信号ＳＳＰおよびクロック信号ＳＣＫとに基づき、デジタル画像信号ＤＡの表す画像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号Ｓ(１)〜Ｓ(ｎ)を１水平走査期間毎に順次生成し、これらのデータ信号Ｓ(１)〜Ｓ(ｎ)をデータ線ＳＬ１〜ＳＬｎにそれぞれ印加する。本実施形態におけるデータドライバ１０１は、液晶層への印加電圧の極性が１フレーム期間毎に反転されると共に各フレーム内において１水平走査線毎にも反転されるようにデータ信号Ｓ(１)〜Ｓ(ｎ)が出力される駆動方式すなわちライン反転駆動方式が採用されているが、表示品位向上の観点からは、これに加えて、１データ線毎（縦ライン毎）にも液晶層への印加電圧の極性を反転させる駆動方式すなわちドット反転駆動方式を採用するのが好ましい。すなわち、データドライバ１０１は、データ線ＳＬ１〜ＳＬｎへの印加電圧の極性がデータ線毎に反転するようにデータ信号Ｓ(１)〜Ｓ(ｎ)を出力する構成とするのが好ましい。しかし、これに代えて、データ線ＳＬ１〜ＳＬｎに印加される電圧が同極性となるようにデータ信号Ｓ(１)〜Ｓ(ｎ)を出力する構成としてもよい。
【００３１】
ゲートドライバ１０２は、ゲートドライバ用スタートパルス信号ＧＳＰと、ゲートドライバ用の第１および第２クロック信号ＧＣＫ１，ＧＣＫ２と、モード制御信号ＧＭＯＤＥとを表示制御回路２００から受け取り、これらの信号ＧＳＰ，ＧＣＫ１，ＧＣＫ２，ＧＭＯＤＥに基づき、デジタル画像信号ＤＡの各フレーム期間（各垂直走査期間）において、ゲート線ＧＬ１〜ＧＬｍを順次に選択し、選択したゲート線にアクティブなゲート信号（ＴＦＴ１０をオンさせる電圧）を印加する。本実施形態におけるゲートドライバ１０２は、ゲート線ＧＬ１〜ＧＬｍのそれぞれが各フレーム期間内に１回ずつ選択される動作モードであるゲート１パルス駆動モードと、ゲート線ＧＬ１〜ＧＬｍのそれぞれが各フレーム期間内に２回ずつ選択される動作モードであるゲート２パルス駆動モードとを有しており、モード制御信号ＧＭＯＤＥがローレベル（Ｌレベル）のときにはゲート１パルス駆動モードで動作し、ハイレベル（Ｈレベル）のときにはゲート２パルス駆動モードで動作する。ゲートドライバ１０２がゲート２パルス駆動モードで動作する場合には、表示部１０３において、ゲート線ＧＬ１〜ＧＬｍのそれぞれが各フレーム期間内に２回ずつ選択され、それぞれの選択期間において、選択されたゲート線ＧＬｊにゲート端子が接続された各ＴＦＴ（以下「選択ＴＦＴ」という）１０がオン状態となる。これにより、各選択ＴＦＴ１０のドレイン端子に接続された画素容量Ｃｐに対し、各フレーム期間内の２回の選択期間のうち１回目の選択期間において予備充電が行われ、２回目の選択期間において本充電が行われる。このような本実施形態におけるゲート２パルス駆動の詳細については後述する。
【００３２】
上記のデータドライバ１０１およびゲートドライバ１０２により、表示部１０３において、データ線ＳＬ〜ＳＬｎにはデータ信号Ｓ(１)〜Ｓ(ｎ)がそれぞれ印加され、ゲート線ＧＬ１〜ＧＬｍにはゲート信号Ｇ(１)〜Ｇ(ｍ)がそれぞれ印加される。これにより、表示部１０３における各画素形成部の画素容量Ｃｐには、デジタル画像信号ＤＡの表す画像における対応画素の値に相当する電圧が、データ信号Ｓ(１)〜Ｓ(ｎ)による予備充電および本充電により与えられて保持され、液晶層には、デジタル画像信号ＤＡに応じて画素電極と共通電極Ｅｃとの電位差に相当する電圧が印加される。すなわち、各画素容量Ｃｐに保持された電圧がそれに対応する画素液晶への印加電圧となる。表示部６０３は、この印加電圧によって液晶層の光透過率を制御することにより、デジタル画像信号ＤＡの表す画像すなわち外部の信号源等から受け取ったデジタルビデオ信号の表す画像を表示する。
【００３３】
＜２．ゲートドライバの動作および構成例＞
図２は、本実施形態におけるゲートドライバ１０２のゲート１パルス駆動モードでの動作を説明するための信号波形図である。表示制御回路２００は、既述のように、水平走査期間Ｔｈを繰り返し周期とする２系統のクロック信号である第１および第２クロック信号ＧＣＫ１，ＧＣＫ２を生成し、図２（ａ）（ｂ）に示すように、各水平走査期間Ｔｈにおいて第２クロック信号ＧＣＫ１のＨレベルの期間は、第１クロック信号ＧＣＫ１のＨレベルの期間よりも短く設定されている。このような第１および第２クロック信号ＧＣＫ１，ＧＣＫ２がゲートドライバ１０２に入力されるが、図２（ｅ）に示すようにモード制御信号ＧＭＯＤＥがＬレベルとされてゲート１パルス駆動モードに設定された場合には、第１クロック信号ＧＣＫ１のみが使用される。この場合、ゲートドライバ１０２は、スタートパルス信号ＧＳＰと第１クロック信号ＧＣＫ１とに基づき、ゲート線ＧＬ１〜ＧＬｍのそれぞれが１フレーム期間に１回ずつ選択されるように当該ゲート線ＧＬ１〜ＧＬｍを順次選択するためのゲート信号ＯＧ(１)〜ＯＧ(ｍ)を生成する。すなわち、ゲート線ＧＬ１〜ＧＬｍにそれぞれ印加されるゲート信号ＯＧ(１)〜ＯＧ(ｍ)において、ｊ番目のゲート信号Ｇ(ｊ)は、図２（ｃ）に示すように、各フレーム期間におけるｊ番目の水平走査期間のうち第１クロック信号ＧＣＫ１がＨレベルである期間にアクティブ（Ｈレベル）となる（ｊ＝１，２，…，ｍ）。
【００３４】
図３は、本実施形態におけるゲートドライバ１０２のゲート２パルス駆動モードでの動作を説明するための信号波形図である。図３（ｅ）に示すようにモード制御信号ＧＭＯＤＥがＨレベルとされてゲート２パルス駆動モードが設定された場合には、第１および第２クロック信号ＧＣＫ１，ＧＣＫ２の双方が使用される。この場合、ゲートドライバ１０２は、スタートパルス信号ＧＳＰと第１および第２クロック信号ＧＣＫ１，ＧＣＫ２とに基づき、ゲート線ＧＬ１〜ＧＬｍのそれぞれが１フレーム期間に２回ずつ選択されるように当該ゲート線ＧＬ１〜ＧＬｍを順次選択するためのゲート信号ＯＧ(１)〜ＯＧ(ｍ)を生成する。すなわち、ｊ番目のゲート信号Ｇ(ｊ)は、図３（ｃ）に示すように、各フレーム期間におけるｊ番目の水平走査期間のうち第１クロック信号ＧＣＫ１がＨレベルである期間Ｔ１、および、各フレーム期間におけるｊ＋２番目の水平走査期間のうち第２クロック信号ＧＣＫ２がＨレベルである期間Ｔ２に、アクティブ（Ｈレベル）となる。そして、これらの期間Ｔ１および期間Ｔ２には、データ信号Ｓ(ｋ)の極性が同一となっている。これにより表示部１０３では、期間Ｔ１に予備充電が、期間Ｔ２に本充電がそれぞれ行われる（ｊ＝１，２，…，ｍ）。なお図３（ａ）（ｂ）に示すように、各水平走査期間Ｔｈにおいて第２クロック信号ＧＣＫ２のＨレベルの期間は、第１クロック信号ＧＣＫ１のＨレベルの期間よりも短く設定されており、また、第１クロック信号ＧＣＫ１における波形の立上りは水平走査期間の開始時点と同時点となっているが、第２クロック信号ＧＣＫ２における波形の立上りは水平走査期間の開始時点よりも若干遅れている。このため、予備充電の期間Ｔ１は本充電の期間Ｔ２よりも長く、かつ、本充電の開始時点は、水平走査期間の開始時点よりも若干遅延している。後述のように、これにより、表示部１０３における各画素容量Ｃｐをデータ信号Ｓ(１)〜Ｓ(ｎ)に応じて従来よりも十分に充電することが可能となる。
【００３５】
図４は、上記のようなゲートドライバ１０２を実現するための一構成例を示すブロック図である。この構成例のゲートドライバ１０２は、ｍ段の第１シフトレジスタ１１と、ｍ＋２段の第２シフトレジスタ１２と、ｍ個のＯＲゲート１５と、ｍ個の切換スイッチからなる選択回路１６とを備えている。そして、第１クロック信号ＧＣＫ１は第１シフトレジスタ１１に、第２クロック信号ＧＣＫ２は第２シフトレジスタ１２にそれぞれ入力され、ゲートドライバ用スタートパルス信号ＧＳＰは第１および第２シフトレジスタ１１，１２の双方に入力され、モード制御信号ＧＭＯＤＥは選択回路１６に入力される。ｍ個のＯＲゲート１５と選択回路１６とはゲートドライバ１０２の出力回路を構成し、ゲート線ＧＬ１〜ＧＬｍにそれぞれ印加すべきゲート信号ＯＧ(１)〜ＯＧ(ｍ)が当該出力回路から出力される。
【００３６】
第１シフトレジスタ１１は、第１クロック信号ＧＣＫ１およびスタートパルス信号ＧＳＰに基づき、第１クロック信号ＧＣＫ１におけるパルス幅（１水平走査期間内のＨレベル期間の長さ）に等しい幅のパルスを入力端から出力端まで順にシフトさせ、第２シフトレジスタ１２は、第２クロック信号ＧＣＫ２およびスタートパルス信号ＧＳＰに基づき、第２クロック信号ＧＣＫ２におけるパルス幅（１水平走査期間内のＨレベル期間の長さ）に等しい幅のパルスを入力端から出力端まで順にシフトさせる。そして、第１シフトレジスタ１１におけるｊ段目からは図５（ｃ）に示すような信号Ｇ１(ｊ)、すなわち各水平走査期間Ｔｈ内で第１クロック信号ＧＣＫ１がＨレベルとなる期間をパルス幅とするパルス信号が出力され、このｊ段目の出力信号Ｇ１(ｊ)はｊ番目のＯＲゲート１５に入力される（ｊ＝１，２，…，ｍ）。第２シフトレジスタ１２については、１段目および２段目の出力信号が使用されず、３段目以降の出力信号が使用される。そして、第２シフトレジスタ１２におけるｊ＋２段目からは図５（ｄ）に示すような信号Ｇ２(ｊ)、すなわち各水平走査期間Ｔｈ内で第２クロック信号ＧＣＫ２がＨレベルとなる期間をパルス幅とするパルス信号が出力され、このｊ＋２段目の出力信号Ｇ２(ｊ)はｊ番目のＯＲゲート１５に入力される（ｊ＝１，２，…，ｍ）。したがって、ｊ番目のＯＲゲート１５は、第１シフトレジスタ１１のｊ段目の出力信号Ｇ１(ｊ)と第２シフトレジスタ１２のｊ＋２段目の出力信号Ｇ２(ｊ)との論理和の信号（以下「ｊ番目の論理和信号」という）を出力する。選択回路１６は第１〜第ｍの切換スイッチからなり、第ｊの切換スイッチには、第１シフトレジスタ１１のｊ段目の出力信号Ｇ１(ｊ)とｊ番目の論理和信号とが入力される。そして、この第ｊの切換スイッチにより、モード制御信号ＧＭＯＤＥがＬレベルのときには第１シフトレジスタ１１のｊ段目の出力信号Ｇ１(ｊ)が、モード制御信号ＧＭＯＤＥがＨレベルのときにはｊ番目の論理和信号が、それぞれ選択され、第ｊの切換スイッチにより選択された信号は、ゲート信号ＯＧ(ｊ)としてゲートドライバ１０２から出力される。したがって、モード制御信号ＧＭＯＤＥがＬレベルのときには、図２（ｃ）に示すような波形のゲート信号ＯＧ(ｊ)が出力され、モード制御信号ＧＭＯＤＥがＨレベルのときには、図５（ｃ）に示すような波形のゲート信号ＯＧ(ｊ)が出力される。この図５（ｃ）に示すゲート信号ＯＧ(ｊ)は図３（ｃ）に示すゲート信号ＯＧ(ｊ)と同一である。
【００３７】
＜３．作用および効果＞
以下、図６に示す信号波形図を参照して本実施形態における作用および効果を説明する。なお、本実施形態では説明の便宜上、共通電極Ｅｃの電位はＶCMに固定されているものとしているが、ドット反転駆動方式を採用しない場合、すなわちデータ信号Ｓ(１)〜Ｓ(ｎ)の極性が互いに一致している場合には、データ信号Ｓ(１)〜Ｓ(ｎ)の振幅を抑えるために共通電極Ｅｃを交流駆動する構成としてもよい（後述の変形例においても同様）。
【００３８】
本実施形態では、ライン反転駆動方式が採用されているので、表示部１０３のデータ線ＳＬｋにおけるデータ信号Ｓ(ｋ)の波形は、図６（ａ）に示すようになり、その極性が１水平走査期間毎に反転する（ｋ＝１，２，…，ｎ）。一方、表示部１０３のゲート線ＧＬｊにおけるゲート信号ＯＧ(ｊ)の波形は、図６（ｂ）に示すようになり、ゲート線ＧＬｊのレイアウト上の制約や接続される容量が少ないことから、ゲート信号ＯＧ(ｊ)の立上り時間はデータ信号Ｓ(ｋ)に比べて格段に短い。そして、このゲート信号ＯＧ(ｊ)では、予備充電の期間Ｔ１は本充電の期間Ｔ２よりも長く、かつ、本充電の開始時点（期間Ｔ２の開始時点）は、水平走査期間の開始時点すなわちデータ信号Ｓ(ｋ)の極性切換の開始時点（図６の例ではデータ信号Ｓ(ｋ)の立上り開始時点）よりもΔｄ２だけ遅延している。このように、予備充電の開始時点を遅延させないで本充電の開始時点のみを遅延させることで、予備充電のための期間を短縮することなく、本充電の開始直後における画素容量Ｃｐでの放電（図１１（ｃ））が回避される。したがって、本実施形態によれば、表示部１０３の大型化や高精細化等によって各画素容量の充電可能期間が短くなったりデータ信号の極性切換時の立上り時間や立下り時間が増大したりしても、上記のような予備充電の期間Ｔ１と本充電の期間Ｔ２とによりデータ信号Ｓ(ｋ)に応じて各画素容量Ｃｐを十分に充電し、画素液晶への印加電圧ＶＬ(ｊ，ｋ)を本来の印加電圧Ｖα＝Ｖｓ(ｋ)−ＶCMまで到達させることが可能となる。
【００３９】
＜４．変形例＞
上記実施形態では、表示制御回路２００において２系統のゲートドライバ用クロック信号ＧＣＫ１，ＧＣＫ２が生成されるが、これに代えて、表示制御回路２００においてはゲートドライバ用クロック信号として従来と同様に１系統のクロック信号ＧＣＫのみを生成し、例えば外付けのコンデンサと抵抗を使用して当該クロック信号ＧＣＫの位相を遅らせる等の処理により、１系統のクロック信号ＧＣＫから上記２系統のクロック信号ＧＣＫ１，ＧＣＫ２をゲートドライバ１０２内で生成する構成としてもよい。
【００４０】
また、上記実施形態では、ゲート２パルス駆動モードにおいて、図６に示すように予備充電の開始時点（期間Ｔ１の開始時点）は、対応する水平走査期間Ｔｈの開始時点であるデータ信号Ｓ(ｋ)の立上り開始時点（一般的には極性切換の開始時点）と一致しているが、このように両開始時点が一致する構成に限定されるものではなく、図７に示すように、予備充電の期間Ｔ１を本充電の期間Ｔ２よりも長くなるように設定しつつ、予備充電の開始時点を対応する水平走査期間Ｔｈの開始時点であるデータ信号Ｓ(ｋ)の立上り開始時点よりも所定時間Δｄ１だけ遅延させるようにしてもよい。この場合、図７（ｂ）に示すように、この予備充電の遅延時間Δｄ１は本充電開始の遅延時間Δｄ２よりも小さく、Δｄ１およびΔｄ２の具体的な値は、各画素容量Ｃｐへの充電が十分に行われるように水平走査期間Ｔｈの値やデータ信号Ｓ(ｋ)の立上り時間等を考慮して決定される。
【００４１】
さらに、上記実施形態では、各フレーム内において１水平走査線毎に液晶層への印加電圧の極性を反転する１ライン反転駆動方式が採用されているが（図６（ａ）参照）、本発明は、１ライン反転駆動方式の液晶表示装置に限定されるものではなく、例えば２本の水平走査線毎に液晶層への印加電圧の極性を反転する２ライン反転駆動方式の液晶表示装置にも適用可能である。２ライン反転駆動方式の場合、データ信号Ｓ(ｋ)の波形は図８（ａ）に示すようになるので、例えば図８（ｂ）（ｄ）に示すようなゲート信号ＯＧ（ｊ），ＯＧ(ｊ＋１)を生成すればよい。すなわち、２ライン反転駆動方式の場合には隣接ゲート線ＧＬｊ，ＧＬj+1に対応する画素液晶への印加電圧ＶＬ(ｊ，ｋ)およびＶＬ(ｊ＋１，ｋ)は同極性となるが、当該隣接ゲート線のうち１本目のゲート線（早く選択される方のゲート線）ＧＬｊには、図８（ｂ）に示すように上記実施形態におけるゲート信号ＯＧ(ｊ)と同様のゲート信号ＯＧ(ｊ)を印加する。一方、当該隣接ゲート線のうち２本目のゲート線（遅く選択される方のゲート線）ＧＬj+1に対応する画素容量Ｃｐについては、上記実施形態とは異なり、その本充電の開始直後に放電が生じないことから、本充電の開始時点を遅延させる必要はない。したがって、当該ゲート線ＧＬj+1には、図８（ｄ）に示すようなゲート信号ＯＧ(ｊ＋１)を印加する。しかし、データドライバの構成の複雑化回避のために、当該ゲート線ＧＬj+1にも、図８（ｂ）に示すように本充電の開始時点のみを所定時間Δｄ２だけ遅延させたゲート信号ＯＧ(ｊ＋１)（不図示）を印加するようにしてもよい。
【００４２】
さらにまた、上記実施形態では、ゲート線ＧＬ１〜ＧＬｍのそれぞれを各フレーム期間において２回ずつ選択するゲート２パルス駆動が行われる場合に、予備充電は各フレーム期間において１回行われるだけであるが、予備充電が各フレーム期間において２回以上行われる構成であっても本発明は適用可能である。ただし、各予備充電の期間におけるデータ信号Ｓ(ｋ)の極性は、その予備充電に対応する本充電の期間におけるデータ信号Ｓ(ｋ)と極性と同一であることが前提となる。この場合、例えば、各フレーム期間において、初回の予備充電の開始時点を遅延させずに、２回目以降の予備充電および本充電の開始時点を適宜遅延させることで、それら２回目以降の予備充電または本充電の開始直後における画素容量Ｃｐの放電を回避しつつ、データ信号Ｓ(ｋ)により画素容量Ｃｐの充電を十分に行うことができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施形態に係る液晶表示装置の構成をその表示部の等価回路と共に示すブロック図である。
【図２】上記実施形態におけるゲートドライバのゲート１パルス駆動モードでの動作を説明するための信号波形図である。
【図３】上記実施形態におけるゲートドライバのゲート２パルス駆動モードでの動作を説明するための信号波形図である。
【図４】上記実施形態におけるゲートドライバの一構成例を示すブロック図である。
【図５】上記一構成例のゲートドライバの動作を説明するための信号波形図である。
【図６】上記実施形態における作用および効果を説明するための信号波形図である。
【図７】上記実施形態の一変形例を説明するための信号波形図である。
【図８】上記実施形態の他の変形例を説明するための信号波形図である。
【図９】従来のアクティブマトリクス型液晶表示装置における要部の構成を表示部の等価回路と共に示すブロックである。
【図１０】従来のアクティブマトリクス型液晶表示装置においてゲート２パルス駆動方式が採用された場合の動作を説明するための信号波形図である。
【図１１】従来のアクティブマトリクス型液晶表示装置においてゲート２パルス駆動方式が採用された場合の問題点を説明するための信号波形図である。
【図１２】上記問題を解決すべく改良された従来のアクティブマトリクス型液晶表示装置の動作を説明するための信号波形図である。
【図１３】上記改良された従来のアクティブマトリクス型液晶表示装置における問題点を説明するための信号波形図である。
【符号の説明】
【００４４】
１０      …薄膜トランジスタ（ＴＦＴ）
１１      …第１シフトレジスタ
１２      …第２シフトレジスタ
１５      …ＯＲゲート
１６      …選択回路
１０１    …データドライバ（映像信号線駆動回路）
１０２    …ゲートドライバ（走査信号線駆動回路）
１０３    …表示部
２００    …表示制御回路
Ｃｐ      …画素容量
Ｅｃ      …共通電極
ＧＬ１〜ＧＬｍ    …ゲート線（走査信号線）
ＯＧ(１)〜ＯＧ(ｍ)…ゲート信号（走査信号）
ＳＬ１〜ＳＬｎ    …データ線（映像信号線）
Ｓ(１)〜Ｓ(ｎ)    …データ信号（映像信号）
ＤＡ      …デジタル画像信号
ＧＳＰ    …ゲートドライバ用スタートパルス
ＧＣＫ１  …ゲートドライバ用第１クロック信号
ＧＣＫ２  …ゲートドライバ用第２クロック信号
ＧＭＯＤＥ…モード制御信号
ＳＳＰ    …データドライバ用スタートパルス
ＳＣＫ    …データドライバ用クロック信号
ＳＳＰ    …データドライバ用スタートパルス
【図１】
2005128153.tif 000003
【図２】
2005128153.tif 000004
【図３】
2005128153.tif 000005
【図４】
2005128153.tif 000006
【図５】
2005128153.tif 000007
【図６】
2005128153.tif 000008
【図７】
2005128153.tif 000009
【図８】
2005128153.tif 000010
【図９】
2005128153.tif 000011
【図１０】
2005128153.tif 000012
【図１１】
2005128153.tif 000013
【図１２】
2005128153.tif 000014
【図１３】
2005128153.tif 000015