(57)【要約】【課題】ｎ個の電源回路を同時に起動させたときにも、過大電流が流れないようにすることができる電源回路システムを提供する。【解決手段】電源入力ラインに接続されている第一の電源回路と、前記第一の電源回路の第一出力端子に接続されている第１のコンデンサと、前記電源入力に接続されている第二の電源回路と、前記第二の電源回路の第二の出力端子に接続されている第２のコンデンサと、前記電源入力ラインに接続されている第三の電源回路と、前記第三の電源回路の第三出力端子に接続されている第３のコンデンサと、前記電源入力ラインに接続されている第ｎ番目の電源回路と、前記第ｎ番目の電源回路の第ｎ番目出力端子に接続されている第ｎ番目コンデンサと、前記第１〜ｎ番目の電源回路を制御する電源制御信号と前記電源制御信号を遅延させるための第１〜ｎ−１番目の遅延回路とを具備し、起動開始に伴う合成された過大電流の発生を抑える。【選択図】図１
2005124316.tif 000002
【特許請求の範囲】
【請求項１】
出力端子にコンデンサが接続された電源回路１と、前記電源回路１に接続された電源制御信号と、前記電源制御信号とｎ個の電源回路ｎとの間で接続されたｎ−１個の遅延回路とで構成された電源回路システムにおいて、前記電源制御信号で電源立ち上げ時に過大な出力電流の発生を抑えるように構成したことを特徴とする電源回路システム。
【請求項２】
請求項１に記載の電源回路システムであって、前記電源制御信号に対してｎ種類の遅延を行うｎ個の遅延回路と、前記遅延回路と前記電源回路との間に接続された利得制御回路とを具備し、電源回路の立ち上がり時に利得を制御して過大電流を抑えるよう構成したことを特徴とする電源回路システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷回路に電力を供給する電源回路システムに関するものである。
【背景技術】
【０００２】
近年、携帯機器の普及に伴い、安定した電源回路システムの要求が求められてきている。
以下に従来の電源回路システムについて説明する。
【０００３】
図５は従来の電源回路システムの構成図であり、電源入力ライン１０のＶｃｃに接続されている第一の電源回路２と、第一の出力端子に発振防止用のコンデンサ３が接続されている。また、同様に第二の電源回路４と第二の出力端子に発振防止用のコンデンサ５が接続されている。また、同様に第三の電源回路６と第三の出力端子に発振防止用コンデンサ７が接続されている。同様に、第ｎ番目の電源回路８と第ｎ番目の出力端子に発振防止用コンデンサ９が接続されている。
【０００４】
これらの起動制御を行う電源制御信号ライン１で構成した電源回路システムについて動作を説明する。
まず、ｎ個の電源回路を同時に起動させるため電源制御信号がＬｏからＨｉに切り替わり、ＯＮ信号が電源回路２、電源回路４、電源回路６、ｎ個の電源回路８に入る。それに伴い、それぞれの電源回路がＯＮしてコンデンサ３、５、７、９に急速充電して一定電圧を出力端子に出力する。
【特許文献１】特開平１０−２７１６８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら上記のような従来回路では、電源制御信号がＯＮとなり電源回路を立ち上げると、コンデンサがチャージされるまでの間、過大電流が流れてしまう。このように、電源回路起動時に過大電流が流れると電流の入力系統が不安定な状態となり、同一入力系統のシステムの誤動作を引き起こすことがある。
【０００６】
しかも電源回路がいくつも同時に立ち上がる場合は、図６のＴＯＴＡＬ電流のように各電源回路の立ち上がり過電流が合成されて、より大電流となってしまい、制御が困難となる。
【０００７】
本発明は、上記従来の問題点を解決するもので、ｎ系統の電源回路を同時に起動するときにも、合成した過大電流が流れないようにすることができる電源回路システムを提供する。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明の電源回路システムは、電源入力ラインに接続されている第一の電源回路と、前記第一の電源回路の第一出力端子に接続されている第１のコンデンサと、前記電源入力ラインに接続されている第二の電源回路と、前記第二の電源回路の第二の出力端子に接続されている第２のコンデンサと、前記電源入力ラインに接続されている第三の電源回路と、前記第三の電源回路の第三出力端子に接続されいる第３のコンデンサと、前記電源入力ラインに接続されている第ｎ番目の電源回路と、前記第ｎ番目の電源回路の第ｎ番目出力端子に接続されている第ｎ番目コンデンサと、前記第１〜ｎ番目の電源回路を制御する電源制御信号と、前記電源制御信号を遅延させるための第１〜ｎ−１番目の遅延回路とを具備し、起動開始に伴う過大電流の発生を抑えることができる。
【発明の効果】
【０００９】
以上のように本発明によれば、電源立ち上がり時のラッシュ電流をそれぞれの遅延回路で時間的に分散することにより、ｎ個の電源回路を同時にＯＮさせても、同一の電源入力ラインに接続されている他の回路に悪影響を与えないという効果が得られる。
【００１０】
また、立ち上がり時の一定期間だけ電源回路の利得を制限することにより、ラッシュ電流を、より小さくすることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態を示す電源回路システムについて、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の電源回路システムを説明する。
【００１２】
図１は本実施の形態１の電源回路システムの構成を示すブロック図である。図１において、図５の従来例と同一部分には同一符号としてある。
まず電源制御信号ライン１がＬｏレベルからＨｉレベルになると電源回路２が起動すると、出力端子にコンデンサ３が接続されているため、電源回路出力の立ち上がりは、コンデンサ３にチャージしながら急激に立ち上がり、一定電圧を出力する。このコンデンサへのチャージのためラッシュ電流が流れてしまう。
【００１３】
例えば、電源回路の出力段のＯＮ抵抗を２Ωとし、電源入力ライン１０が４Ｖとすると２Ａのラッシュ電流が流れる。電源回路がｎ個同時に立ち上がる場合、上記電流がｎ倍される。そこでこの電源電源制御信号ライン１にそれぞれの電源回路４、６、８ごとに遅延回路１１、１２、１３を設けることにより、遅延回路１１は、電源回路２のラッシュ電流がなくなったところで電源回路４を起動するようにＯＮ信号を遅延させる。電源回路４は、電源回路２のラッシュ電流の影響がない状態で立ち上がる。
【００１４】
同様に遅延回路１２は電源回路４のラッシュ電流がなくなったところで電源回路６を起動するようにＯＮ信号を遅延させる。電源回路６は、電源回路４のラッシュ電流の影響がない状態で立ち上がる。同様に遅延回路１３は電源回路６のラッシュ電流がなくなったところで電源回路８を起動するようにＯＮ信号を遅延させる。電源回路８は、電源回路６のラッシュ電流の影響がない状態で立ち上がる。
【００１５】
図２に各電源回路の起動タイミングと過電流のタイミングを示す。遅延回路を設けることで電源の起動タイミングがシフトして過電流を分散させることが可能となる。ＴＯＴＡＬ電流は各電源回路に合わせて電流が流れるため分散され、電源回路をｎ個同時に立ち上げてもｎ倍の過電流による不具合を軽減することが可能となる。
（実施の形態２）
本発明の実施の形態２の電源回路システムを説明する。
【００１６】
図３は本実施の形態２の電源回路システムの構成を示すブロック図である。図３に示すように、実施の形態１の電源回路２、４、６、８に、それぞれ利得調整回路１５、１６、１７、１８を設ける。ラッシュ電流が流れるタイミングは、コンデンサへの急激なチャージによる瞬間時のみであるため、その期間をゆっくり立ち上がらせることによりラッシュ電流を軽減させることが可能となる。
【００１７】
そこで遅延回路１４を設けて電源回路の利得を下げる期間を作る。遅延回路１４はｎ個の電源回路８が十分立ち上がるまでの期間を遅延するとする。それぞれの電源回路のＯＮ信号に対して利得調整回路が電源回路の利得を下げるように調整し、遅延回路１４がＯＮとなることで利得調整を終了し電源回路を通常動作へ調整する。そのため、一定期間の電源回路の利得を通常動作時より下げて動作させることを可能にし、コンデンサへの急激なチャージを抑制させることが可能となる。
【００１８】
図４は利得調整回路の具体的な構成例である。出力ＤｇのＨｉ期間のみ各電源回路の利得をさげる調整を行う。このように構成することにより、各電源回路のラッシュ電流を抑えて、より安定した電源の立ち上がりが可能となる。
【産業上の利用可能性】
【００１９】
本発明の電源回路システムは、ｎ系統の電源回路を同時に起動するときにも、合成した過大電流が流れないようにすることができるものであり、ｎ個の電源回路の立ち上がりシステムに有用である。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態１の電源回路システムの構成を示すブロック図
【図２】同実施の形態１の電源回路システムにおけるタイミング図
【図３】本発明の実施の形態２の電源回路システムの構成を示すブロック図
【図４】同実施の形態２の電源回路システムにおける利得調整回路の構成を示すブロック図
【図５】従来の電源回路システムの構成を示すブロック図
【図６】同従来例の電源回路システムにおけるタイミング図
【符号の説明】
【００２１】
１    電源制御信号ライン
２、４、６、８    電源回路
３、５、７、９    コンデンサ
１０    電源入力ライン
１１、１２、１３、１４    遅延回路
１５、１６、１７、１８    利得調整回路
【図１】
2005124316.tif 000003
【図２】
2005124316.tif 000004
【図３】
2005124316.tif 000005
【図４】
2005124316.tif 000006
【図５】
2005124316.tif 000007
【図６】
2005124316.tif 000008