(57)【要約】【課題】  容易かつ簡易に環流電流の電流経路における異常を検出することを課題とする。【解決手段】  ＣＰＵ２から出力される出力制御信号１，２に基づいて、駆動回路３によりソレノイド１を駆動制御しかつソレノイド１で発生した逆起電力による電流（環流電流）をソレノイド１に環流駆動し、出力制御信号２の反転信号とモニタ回路４でモニタされた出力端子７の信号との論理積を論理積回路５でとり、その結果がＨレベルになるとそれを保持回路６で保持し、ソレノイド１から駆動回路３に環流電流が流れていないことを示すモニタ入力信号を保持回路６からＣＰＵ２に出力し、このモニタ入力信号に基づいてＣＰＵ２はソレノイドから駆動回路３に流れる環流電流の環流電流経路の異常を判断して構成される。【選択図】      図１
2005332992.tif 000002
【特許請求の範囲】
【請求項１】
出力制御信号に基づいて、ソレノイドを駆動制御し、かつ前記ソレノイドで発生した逆起電力による電流（環流電流）によって前記ソレノイドを環流駆動する駆動回路と、
前記駆動回路から駆動信号が供給される前記ソレノイドの端子の信号をモニタするモニタ回路と、
前記駆動回路に出力制御信号を供給して前記駆動回路を駆動制御し、モニタ入力信号に基づいて、前記ソレノイドから前記駆動回路に流れる環流電流の環流電流経路の異常を判断する駆動制御手段と
を有するソレノイド異常検出装置において、
出力制御信号に基づいて前記駆動回路により環流電流の環流駆動を開始した際に、前記モニタ回路でモニタした信号が、前記ソレノイドから前記駆動回路に環流電流が流れていないことを示した場合には、環流電流が流れていないことを示すモニタ入力信号を生成し、生成したモニタ入力信号を保持し、保持したモニタ入力信号を前記駆動制御手段に出力するモニタ入力信号出力手段と
を有することを特徴とするソレノイド異常検出装置。
【請求項２】
前記モニタ入力信号出力手段は、
前記出力制御信号と前記モニタ回路がモニタした信号との論理演算を行い、モニタ入力信号を生成する論理回路と、
前記出力制御信号ならびに前記モニタ回路がモニタした信号の変化にかかわらず、前記論理回路で生成されたモニタ入力信号を保持出力する保持回路とを備えて構成される
ことを特徴とする請求項１記載のソレノイド異常検出装置。
【請求項３】
前記駆動回路は、第１の出力制御信号に基づいて前記ソレノイドのオン／オフを駆動制御し、第２の出力制御信号に基づいて前記ソレノイドにおける環流電流の環流駆動を制御し、
前記モニタ入力信号出力手段又は前記論理回路は、前記第２の出力制御信号に基づいてモニタ入力信号を生成する
ことを特徴とする請求項１又は２に記載のソレノイド異常検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソレノイドの駆動時に、ソレノイドとソレノイドの駆動回路間に流れる環流電流の電流経路の異常を検出するソレノイド異常検出装置に関する。
【背景技術】
【０００２】
従来、車両に搭載されている電子制御式自動変速機等の油圧制御システム等で多用されているソレノイドバルブに使用されているソレノイドは、パルス信号により駆動制御され、このパルス信号をデューティ制御（ＰＷＭ制御）することにより、ソレノイドに供給される駆動電流（通電電流）を制御している。このようにしてソレノイドを駆動する場合に、ソレノイドの通電開始時には大きな起動電流を供給して、ソレノイドで作動制御されるバルブ等の部材における立ち上がり動作の応答性を良好にする一方、ソレノイドの作動後は、その状態を保持するのに必要なだけの、起動電流よりも少ない保持電流を供給して省電力化を図っている。このように、ソレノイドを駆動制御する駆動回路の出力をモニタして、ソレノイドの異常を検出する装置としては、例えば以下に示す文献に記載されたものが知られている（特許文献１参照）。
【０００３】
従来、この種の装置において、例えば図４に示すように、ソレノイドの通電（オン）時にデューティ制御されるパルス信号でソレノイド４１を定電流制御する際に、ソレノイド４１に蓄積されたエネルギーを放出するために発生する逆起電力でソレノイド４１に環流電流を流し、ソレノイド４１の非通電（オフ）時にこの環流電流を停止して、ソレノイド４１がオン状態からオフ状態へ移行する際の応答性を良好にしているものがある。
【０００４】
図４において、ソレノイド４１は、ソレノイド４１の駆動を統括制御する制御手段として機能するＣＰＵ４２から出力される出力制御信号１ならびに出力制御信号２に基づいて、駆動回路４３を構成して定電流駆動回路として機能する駆動回路４３ａならびに環流電流駆動回路として機能する駆動回路４３ｂによって駆動制御されている。
【０００５】
ソレノイド４１の正常動作時の信号タイミングを表す図５（ａ）のタイミングチャートに示すように、出力制御信号１ならびに出力制御信号２が出力されると、ソレノイド４１の一端と駆動回路４３とを接続する出力端子４４を介して、図５（ａ）の出力端子４４に示すタイミングの駆動信号が駆動回路４３からソレノイド４１に供給される。
【０００６】
ソレノイド４１に保持電流が供給されている、図５（ａ）の期間ｔにおいては、接地されているソレノイド４１の他端から出力端子４４に接続されたソレノイド４１の一端に、出力端子（ＧＮＤ端子）４５、駆動回路４３ならびに出力端子４４を介して駆動回路４３ｂにより環流電流を流している。
【０００７】
図５（ａ）の期間ｔの後、出力制御信号１をＬ（ロウ）レベル、出力制御信号２をＬレベルからＨ（ハイ）レベルに変化させて、ソレノイド４１への駆動信号の供給を停止し、ソレノイド４１をオン状態からオフ状態に移行した時には、駆動回路４３によるソレノイド４１からの環流電流の流し込みを停止する。この時に、ソレノイド４１で発生した逆起電力により出力端子４４の電位は、図５（ａ）のａに示すように、Ｌレベル以下に低下する。この出力端子４４における電位の低下を、出力端子４４に接続されたモニタ回路４６で検出し、モニタ回路４６からＨレベルのモニタ入力信号がＣＰＵ４２のモニタポートに与えられる。
【０００８】
このような、ソレノイド駆動回路の出力をモニタする装置において、ソレノイド４１が接地されている他端と駆動回路４３とを接続する配線が断線したり、ソレノイド４１と駆動回路４３とを接続する出力端子４５がコネクタで構成されている場合にこのコネクタが外れる等して接続不良が生じ、ソレノイド４１が接地されている他端と駆動回路４３とが電気的に非接続状態になると、ソレノイド４１が接地されている他端と駆動回路４３との間で環流電流が流れなくなる。このように、環流電流の電流経路における異常状態は、図５（ｂ）に示すソレノイド４１の駆動タイミングチャートにおいて、破線で示す特定のモニタタイミングでモニタ入力信号ならびに出力制御信号１を参照することで検出していた。
【０００９】
すなわち、図５（ａ）に示す特定のモニタタイミングにおいて、モニタ入力信号ならびに出力制御信号１が、双方とも図６に示すようにＬレベルである場合には、環流電流の電流経路が正常であると判断していた。これに対して、環流電流の電流経路に異常が発生してソレノイド４１から駆動回路４３に環流電流が流れ込まない場合には、図５の期間ｔにおいてソレノイド４１に駆動電流が供給されていないタイミングに同期して出力端子４４の信号レベルがＬレベル以下に低下する。
【００１０】
このため、モニタ回路４６がこれを検出し、モニタ入力信号は出力端子４４の信号変化に同期して図５（ｂ）に示すように変化する。したがって、上記正常時と同じ特定のモニタタイミングにおいて、モニタ入力信号がＨレベル、出力制御信号１がＬレベルの場合には、上述した理由で環流電流の電流経路が遮断されて環流電流が駆動回路４３に流れ込んでいないと判断し、電流経路の異常状態が検出されていた。
【特許文献１】実開平０６−２６２３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
以上説明したように、ソレノイドを駆動する際に環流電流を流す従来のソレノイド駆動回路の出力をモニタして、環流電流の電流経路の異常を検出する装置において、正常／異常を判断するためには、図５に示す動作タイミングにおいて、ＣＰＵ４２は同図に破線で示す特定のモニタタイミングにおける信号を参照しなければならなかった。このモニタタイミングは、ＣＰＵ４２のタイマ機能を用いて、ソフトウェア制御により特定していた。
【００１２】
このため、タイマ機能を備えた比較的高価なＣＰＵ４２が必要になり、コストが上昇するといった不具合を招いていた。さらに、ソフトウェア処理を行うことで、制御ロジックが複雑となり、ソフトウェアの開発に多くの工数がかかるといった不具合も招いていた。
【００１３】
そこで、本発明は、上記に鑑みてなされたものであり、その目的とするところは、容易かつ簡易に環流電流の電流経路における異常を検出するソレノイド異常検出装置を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、請求項１記載の発明は、出力制御信号に基づいて、ソレノイドを駆動制御し、かつ前記ソレノイドで発生した逆起電力による電流（環流電流）を前記ソレノイドに環流駆動する駆動回路と、前記駆動回路から駆動信号が供給される前記ソレノイドの端子の信号をモニタするモニタ回路と、前記駆動回路に出力制御信号を供給して前記駆動回路を駆動制御し、モニタ入力信号に基づいて、前記ソレノイドから前記駆動回路に流れる環流電流の環流電流経路の異常を判断する駆動制御手段とを有するソレノイド異常検出装置において、出力制御信号に基づいて前記駆動回路により環流電流の環流駆動を開始した際に、前記モニタ回路でモニタした信号が、前記ソレノイドから前記駆動回路に環流電流が流れていないことを示した場合には、環流電流が流れていないことを示すモニタ入力信号を生成し、生成したモニタ入力信号を保持し、保持したモニタ入力信号を前記駆動制御手段に出力するモニタ入力信号出力手段とを有することを特徴とする。
【００１５】
上記特徴の請求項１記載の発明は、環流電流経路の異常を検出するモニタタイミングの自由度が増し、容易に異常を検出することが可能となる。これにより、異常を判断する駆動制御手段の構成ならびに判断処理を容易かつ簡易にすることができる。
【００１６】
請求項２記載の発明は、前記モニタ入力信号出力手段は、前記出力制御信号と前記モニタ回路がモニタした信号との論理演算を行い、モニタ入力信号を生成する論理回路と、前記出力制御信号ならびに前記モニタ回路がモニタした信号の変化にかかわらず、前記論理回路で生成されたモニタ入力信号を保持出力する保持回路とを備えて構成されることを特徴とする。
【００１７】
上記特徴の請求項２記載の発明によれば、モニタ入力信号出力手段を、簡単な構成で実現することが可能となる。
【００１８】
請求項３記載の発明は、前記駆動回路は、第１の出力制御信号に基づいて前記ソレノイドのオン／オフを駆動制御し、第２の出力制御信号に基づいて前記ソレノイドにおける環流電流の環流駆動を制御し、前記モニタ入力信号出力手段又は前記論理回路は、前記第２の出力制御信号に基づいてモニタ入力信号を生成することを特徴とする。
【００１９】
上記特徴の請求項３記載の発明は、容易かつ簡易にソレノイドを駆動制御することが可能になるとともに、モニタ入力信号を生成することができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を用いて本発明を実施するための最良の実施例を説明する。
【実施例１】
【００２１】
図１は本発明の実施例１に係るソレノイド異常検出装置の構成を示す図である。図１に示す実施例１のソレノイド異常検出装置は、ソレノイド１を駆動制御し、ソレノイド１の異常を判断する制御中枢として機能する駆動制御手段をなすＣＰＵ２と、このＣＰＵ２から与えられる信号に基づいてソレノイド１を駆動制御する駆動回路３と、この駆動回路３の出力端子７の信号をモニタするモニタ回路４と、ソレノイド１と駆動回路３との間を流れる環流電流の電流経路の異常を検出するモニタ入力信号を生成出力するモニタ入力信号出力手段として機能する論理積回路５ならびに保持回路６を備えて構成されている。
【００２２】
ソレノイド１は、その一端が駆動回路３からソレノイド１を駆動する駆動信号が出力される出力端子７に接続され、他端が接地されているとともに、出力端子８を介して駆動回路３に接続されている。出力端子８を介したソレノイド１の他端と駆動回路３との接続経路は、ソレノイド１から駆動回路３に流れ込む環流電流の電流経路となる。出力端子７，８は、例えば着脱自在のコネクタにより構成され、ソレノイド１と駆動回路３とが自在に接続／非接続可能に構成される。
【００２３】
ＣＰＵ２は、ソレノイド１を駆動制御する際の駆動制御信号となる出力制御信号１ならびに出力制御信号２を駆動回路３に与える。ＣＰＵ２は、モニタポートに与えられるモニタ入力信号に基づいて、ソレノイド１と駆動回路３との間の環流電流経路の異常を判断する。すなわち、ＣＰＵ２は、後述するモニタタイミングにおいてモニタ入力信号がＬレベルの場合は環流電流経路が正常であると判断する一方、モニタ入力信号がＨレベルの場合には環流電流経路に異常が発生（ＮＧ）したものと判断する。
【００２４】
ＣＰＵ２は、ソレノイド１の異常を検出した場合には、フェールセーフモードに移行すべく出力制御信号１ならびに出力制御信号２を変化させて、駆動回路３によるソレノイド１の駆動を停止させる。ＣＰＵ２は、フェールセーフモードに移行した際に、異常状態の報知や、正常な他のソレノイドを作動させて、ＣＰＵ２が駆動制御するソレノイドで作動している変速機等を安全動作域に固定するよう制御してもよい。
【００２５】
駆動回路３は、ソレノイド１を定電流で駆動制御する定電流駆動回路として機能する駆動回路３ａと、出力端子８を介してソレノイド１から環流電流を流し込んで出力端子７に流す環流電流駆動回路として機能する駆動回路３ｂとを備えて構成され、ＣＰＵ２から出力される出力制御信号１ならびに出力制御信号２に基づいて、ソレノイド１を駆動制御する。
【００２６】
駆動回路３ａは、ソレノイド１の通電（オン）時には、ソレノイド１に比較的大きな起動電流を供給し、ソレノイド１の作動後は、パルス信号の駆動信号をデューティ制御することで起動電流よりも少ない保持電流を供給し、ソレノイド１のオン状態を保持する。
【００２７】
駆動回路３ｂは、駆動回路３ａにより駆動信号がデューティ制御されて保持電流がソレノイド１に供給されている時に、出力端子８を介してソレノイド１から環流電流を流し込んで出力端子７に流す一方、ソレノイド１がオン状態からオフ状態（通電停止）に移行し時には、ソレノイド１から環流電流の流し込みを停止する。
【００２８】
モニタ回路４は、出力端子７の信号をモニタし、出力端子７の電位がＬレベル以下の電位に低下したことを検出する。すなわち、モニタ回路４は、出力端子７のＬレベルとＬレベル以下との間の電位にしきい値を設定し、このしきい値と出力端子７の電位とを比較することで、出力端子７の電位がＬレベル以下の電位に低下したか否かを検出している。モニタ回路４は、出力端子７の電位がＬレベル以下の電位に低下したことを検出すると、Ｈレベルの検出信号を論理積回路５に与える。
【００２９】
論理積回路５は、モニタ回路４から与えられる検出信号と、ＣＰＵ２から駆動回路３に与えられる出力制御信号２を入力し、検出信号と出力制御信号２のレベルを反転した信号との論理積をとり、論理積の結果を保持回路６に与える。
【００３０】
保持回路６は、モニタ入力信号をＣＰＵ２のモニタポートに出力し、論理積回路５から与えられる論理積結果がＬレベルからＨレベルに変わると、そのＨレベルの信号をラッチして保持し、モニタ入力信号をＬレベルからＨレベルに変化させる。保持回路６は、ＣＰＵ２からの指令に基づいてリセットされる。
【００３１】
このような構成において、環流電流の電流経路が正常である場合には、図２（ａ）のタイミングチャートに示すように、出力制御信号１ならびに出力制御信号２がＣＰＵ２から駆動回路３に与えられ、これにより同図（ａ）の出力端子７の信号タイミングに示すように駆動信号がソレノイド１に供給されてソレノイド１が駆動制御される。
【００３２】
このような駆動動作において、出力端子８を含むソレノイド１と駆動回路３との環流電流の電流経路が正常である場合には、ソレノイド１から環流電流が駆動回路３に流れ込んで出力端子７に供給されるため、出力端子７の電位は、図２（ａ）に示す期間ｔでは、Ｌレベル以下には低下しない。このため、モニタ回路４の検出信号はＬレベル状態となる。この後、ソレノイド１がオフされて環流電流が停止されると、図２（ａ）に示すように出力端子７の電位はＬレベル以下に低下してモニタ回路４で検出され、検出信号がＬレベルからＨレベルに変化する。
【００３３】
このような一連の動作において、論理積回路５の出力はＬレベルを保つため、保持回路６からＣＰＵ２に与えられるモニタ入力信号はＬレベルとなる。したがって、ＣＰＵ２はこのＬレベルのモニタ信号に基づいて、環流電流経路は正常であると判断する。
【００３４】
一方、環流電流経路に異常が発生した場合、例えば、出力端子８を構成するコネクタが外れて接続不良が生じたり、あるいはソレノイド１の接地側他端と駆動回路３との接続配線が断線しているような場合には、出力端子８を介してソレノイド１の接地側他端から駆動回路３に環流電流が流れ込まないので、出力端子７の電位は、図２（ｂ）に示すように、期間ｔにおいて出力制御信号１に同期してＬレベル以下に低下する。モニタ回路４はこれを検出して、図２（ｂ）に示すように出力端子７の電位変化に同期した検出信号を論理積回路５に出力する。
【００３５】
図２（ｂ）の期間ｔでは、出力制御信号２がＬレベルとなり、論理積回路５の一方の入力には上述した検出信号が与えられる。したがって、論理積回路５では、出力制御信号２のＬレベルを反転したＨレベルの信号と検出信号との論理積が演算され、検出信号の変化と同様に変化する信号が出力される。これにより、モニタ回路４の出力の検出信号が最初にＬレベルからＨレベルに変化した時、すなわち、出力制御信号２がＨレベルからＬレベルに変化して出力端子７の電位が最初にＬレベル以下に低下した時に、論理積回路５の出力はＬレベルからＨレベルとなる。
【００３６】
論理積回路５の出力が、最初にＬレベルからＨレベルに変化すると、Ｈレベルの出力が保持回路６にラッチされて保持される。これにより、保持回路６の出力のモニタ入力信号は、ＬレベルからＨレベルに変化する。Ｈレベル変化したモニタ信号は、検出信号及び／又は出力制御信号２の信号レベルが変化しても、保持回路６で信号レベルが保持されているので、リセットされるまでＨレベルを保持する。
【００３７】
このようなＨレベルのモニタ入力信号は、保持回路６からＣＰＵ２に与えられ、ＣＰＵ２はこのＨレベルのモニタ入力信号に基づいて、環流電流経路に異常が発生したものと判断する。
【００３８】
したがって、図６に示す従来のように出力制御信号１とモニタ入力信号の２つの信号のレベルを判断することなく、図３に示すように、モニタ入力信号のみの信号レベルを参照するだけで正常／異常を判断することが可能となる。
【００３９】
また、環流電流経路に異常が発生して環流電流が流れない場合には、モニタ入力信号は、出力制御信号２がＨレベルからＬレベルに変化した際に、異常を示すＨレベルとなりそれを保持出力するので、モニタ入力信号がＬレベルからＨレベルに変化した後以降、任意のタイミングで異常を検出することが可能となる。したがって、特定のタイミングでしか異常を検出することができなかった、言い換えれば異常を検出できるタイミングが制約されていた従来に比べて、この実施例では、検出タイミングに自由度が増し、容易に異常を検出することが可能となる。
【００４０】
これにより、異常を判断する信号をモニタするモニタタイミングを設定する際に必要となるタイマを備えていない安価なＣＰＵにおいても、モニタタイミングを容易に設定することが可能となる。また、モニタタイミングを決める処理を行うソフトウェアの負担が軽減され、ソフトウエアを容易に開発することができる。
【００４１】
また、異常を検出した際に、フェールセーフモードに移行して、異常状態の報知や、正常なソレノイドを作動させることで、変速機等を安全動作域に固定し、車両を安全に操作することができる。
【００４２】
さらに、上記実施例から把握し得る請求項以外の技術的思想について、以下に効果と共に記載する。
【００４３】
（イ）前記論理回路は、出力制御信号が環流電流の環流駆動を指令するＬレベル状態において、モニタ回路でモニタされた信号が通常動作時のＬレベルよりも低いレベルになったときに、環流電流経路に環流電流が流れていないことを示すモニタ入力信号を出力する
ことを特徴とする請求項２記載のソレノイド異常検出装置。
【００４４】
上記（イ）項に記載の構成によれば、論理積回路によって容易に環流電流経路の異常を検出することができる。
【００４５】
（ロ）前記駆動制御手段は、環流電流経路の異常を検出した場合には、前記ソレノイドの駆動を停止して、フェールセーフモードに移行する
ことを特徴とする前記請求項１，２，３及び前記（イ）項のいずれか１項に記載のソレノイド異常検出装置。
【００４６】
上記（ロ）項に記載の構成によれば、異常を検出した際にフェールセーフモードに移行することで、ソレノイドで作動制御される部材を安全に停止制御することが可能となる。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施例１に係るソレノイド異常検出装置の構成を示す図である。
【図２】実施例１の動作タイミングを示すタイミングチャートである。
【図３】環流電流経路の正常／異常を判定するモニタ入力信号の判定レベルを示す図である。
【図４】従来のソレノイド出力モニタ装置の構成を示す図である。
【図５】図４に示す装置の動作タイミングを示すタイミングチャートである。
【図６】環流電流経路の正常／異常を判定する信号の判定レベルを示す図である。
【符号の説明】
【００４８】
１，４１…ソレノイド
２，４２…ＣＰＵ
３、３ａ，３ｂ，４３，４３ａ，４３ｂ…駆動回路
４，４６…モニタ回路
５…論理積回路
６…保持回路
７，８，４４、４５…出力端子
【図１】
2005332992.tif 000003
【図２】
2005332992.tif 000004
【図３】
2005332992.tif 000005
【図４】
2005332992.tif 000006
【図５】
2005332992.tif 000007
【図６】
2005332992.tif 000008