(57)【要約】【課題】システム全体の同期化を達成する。【解決手段】オープン構造を使ってリアルタイム信号を並列処理するシステムは、ホストコンピュータ１２０と、オープン構造を使ってリアルタイム信号を並列処理する回路１００と、複数の周辺装置１３０と、アナログ信号処理装置１４０とからなる。ホストコンピュータ１２０は、本発明の回路を介して周辺装置１３０とアナログ信号処理装置１４０を制御する。本発明の回路は、並列信号処理に伴って、アナログ信号処理装置１４０により生成された複数のデジタルエコー未処理データを処理し、ホストコンピュータ１２０に報告する報告情報を生成する。【選択図】      図１Ａ
2005346674.tif 000002
【特許請求の範囲】
【請求項１】
オープン構造を使ってリアルタイム信号を並列処理するシステムであって、
コンピュータネットワークを介してリアルタイム信号処理システムとホストコンピュータとを接続し、前記ホストコンピュータに従って複数の制御コマンドを生成するホストインタフェースユニットと、
汎用ＣＰＵまたはＤＳＰチッププロセッサのタイプのモジュールであって、前記ホストインタフェースユニットにより提供された前記制御コマンドに従って複数の周辺装置を制御するために前記ホストインタフェースユニットに接続されたインタフェース制御プロセッサと、
汎用ＣＰＵまたはＤＳＰチッププロセッサのタイプのモジュールであって、前記インタフェース制御プロセッサにより提供された前記制御コマンドに従ってアナログ信号処理システムを制御するために前記インタフェース制御プロセッサに接続されたアナログ信号制御プロセッサと、
汎用ＣＰＵまたはＤＳＰチッププロセッサのタイプのモジュールであって、前記インタフェース制御プロセッサにより提供された前記制御コマンドに従って複数のスケジューリング制御コマンドを提供するために前記インタフェース制御プロセッサに接続されたデジタル信号スケジューリング制御プロセッサと、
デジタルエコー未処理データを受信し、前記デジタル信号スケジューリング制御プロセッサにより提供された前記スケジューリング制御コマンドに従って前記デジタルエコー未処理データを処理するデジタル信号プロセス機器とを有することを特徴とするオープン構造を使ってリアルタイム信号を並列処理するシステム。
【請求項２】
請求項１記載のオープン構造を使ってリアルタイム信号を並列処理するシステムにおいて、
汎用ＣＰＵまたはＤＳＰチッププロセッサのタイプのモジュールであって、前記ホストインタフェースユニットによって提供されたセルフテスト命令を実行し、セルフテスト結果を生成しそれを前記ホストインタフェースユニットに提供するセルフテスト制御プロセッサをさらに有することを特徴とするオープン構造を使ってリアルタイム信号を並列処理するシステム。
【請求項３】
請求項１記載のオープン構造を使ってリアルタイム信号を並列処理するシステムにおいて、
前記デジタル信号プロセス機器が、前記デジタルエコー未処理データを受信し、異なるタイプからＴＴＬタイプへ前記デジタルエコー未処理データを変換するデータインジェクトモジュールと、
前記デジタルエコー未処理データを格納し前記デジタルエコー未処理データで前工程を実行するために前記データインジェクトモジュールに接続された入力データバッファモジュールと、
多数の汎用ＣＰＵまたはＤＳＰチッププロセッサのタイプのモジュールであって、前記デジタルエコー未処理データを並列処理するために前記入力データバッファモジュールに接続された複数のベクトル信号プロセッサとを有することを特徴とするオープン構造を使ってリアルタイム信号を並列処理するシステム。
【請求項４】
請求項３記載のオープン構造を使ってリアルタイム信号を並列処理するシステムにおいて、
前記デジタルエコー未処理データを並列処理する機能が、ソフトウェアによって前記ベクトル信号プロセッサで実行されることを特徴とするオープン構造を使ってリアルタイム信号を並列処理するシステム。
【請求項５】
請求項１記載のオープン構造を使ってリアルタイム信号を並列処理するシステムにおいて、
前記コンピュータネットワークが、イーサネットとファーストイーサネットとのうち一方であることを特徴とするオープン構造を使ってリアルタイム信号を並列処理するシステム。
【請求項６】
オープン構造を使ってリアルタイム信号を並列処理する回路であって、
ローカルバスと、
複数の制御コマンドを生成しそれらをシステム同期化信号に従って前記ローカルバスに提供するために前記ローカルバスに接続されたホストインタフェースモジュールと、
前記ホストインタフェースモジュールにより提供された前記制御コマンドに従って複数の周辺装置を制御する前記制御コマンドを生成するために前記ローカルバスに接続されたＩ／Ｏバッファ制御モジュールと、
前記Ｉ／Ｏバッファ制御モジュールにより提供された前記制御コマンドに従ってアナログ信号処理システムを制御する前記制御コマンドを生成するためのアナログ信号処理制御モジュールと、
デジタル信号プロセス機器を制御するためのスケジューリング制御コマンドを生成しそれを、前記Ｉ／Ｏバッファ制御コマンドにより生成された前記制御コマンドに従って、前記ローカルバスに提供するために前記ローカルバスに接続されたデジタル信号処理制御モジュールと、
デジタルエコー未処理データを受信し、前記ローカルバスを介して前記デジタル信号処理制御モジュールにより提供された前記制御コマンドを読み込むことによって前記デジタルエコー未処理データを処理するデジタル信号プロセス機器とを有することを特徴とするオープン構造を使ってリアルタイム信号を並列処理する回路。
【請求項７】
請求項６記載のオープン構造を使ってリアルタイム信号を並列処理する回路において、
前記ローカルバスを介して前記ホストインタフェースモジュールにより提供されたセルフテスト命令を実行し、セルフテスト結果を生成しそれを前記ホストインタフェースモジュールに前記ローカルバスを介して提供するセルフテストモジュールをさらに有することを特徴とするオープン構造を使ってリアルタイム信号を並列処理する回路。
【請求項８】
請求項７記載のオープン構造を使ってリアルタイム信号を並列処理する回路において、
前記ホストインタフェースモジュールが、前記ローカルバスから前記セルフテスト結果を読み込むことを特徴とするオープン構造を使ってリアルタイム信号を並列処理する回路。
【請求項９】
請求項６記載のオープン構造を使ってリアルタイム信号を並列処理する回路において、
前記デジタル信号プロセス機器が、前記デジタルエコー未処理データを受信し、異なるタイプからＴＴＬタイプへ前記デジタルエコー未処理データを変換するために前記ローカルバスに接続されたデータインジェクトモジュールと、
前記デジタル信号処理制御モジュールにより提供された前記制御コマンドに従って前記デジタルエコー未処理データで前工程を実行するために前記ローカルバスに接続された入力データバッファモジュールと、
前記入力データバッファモジュールにより提供された前記デジタルエコー未処理データを並列処理するために前記ローカルバスに接続された複数のベクトル信号プロセッサとを有することを特徴とするオープン構造を使ってリアルタイム信号を並列処理する回路。
【請求項１０】
請求項９記載のオープン構造を使ってリアルタイム信号を並列処理する回路において、
前記データインジェクトモジュールが、前記デジタルエコー未処理データを格納するためのフラッシュメモリをさらに備えることを特徴とするオープン構造を使ってリアルタイム信号を並列処理する回路。
【請求項１１】
請求項６記載のオープン構造を使ってリアルタイム信号を並列処理する回路において、
システム全体、前記周辺装置、前記回路、およびアナログ信号処理システムの同期化を制御する複数のタイミング制御信号を提供して前記デジタルエコー未処理データを生成するためのリアルタイムのタイミング制御モジュールをさらに有することを特徴とするオープン構造を使ってリアルタイム信号を並列処理する回路。
【請求項１２】
請求項６記載のオープン構造を使ってリアルタイム信号を並列処理する回路において、
複数のインタフェースモジュールをさらに有し、
前記インタフェースモジュールが、前記モジュールの外部のリアルタイム信号処理回路と、前記モジュールの間のリアルタイム信号処理回路との間でＩ／Ｏインタフェースとして使用する前記ローカルバスに接続されたことを特徴とするオープン構造を使ってリアルタイム信号を並列処理する回路。
【請求項１３】
請求項６記載のオープン構造を使ってリアルタイム信号を並列処理する回路において、
前記ローカルバスが、ＶＭＥバスまたはＣＰＣＩ（Compact Peripheral Component Interconnection）バスの何れかであることを特徴とするオープン構造を使ってリアルタイム信号を並列処理する回路。
【請求項１４】
ホストコンピュータを備えたリアルタイム並列信号処理システムに適切な、オープン構造を使ってリアルタイム信号を並列処理する方法であって、
システム同期化信号を生成し、
前記ホストコンピュータからの前記システム同期化信号および命令に従ってアナログ信号処理の機能とデジタル信号処理の機能とに、前記ホストコンピュータにより生成された複数の制御コマンドを提供するＩ／Ｏバッファメインプログラムを実行し、
前記システム同期化信号と前記Ｉ／Ｏバッファメインプログラムにより提供された前記制御コマンドとに従ってアナログ信号処理メインプログラムとデジタル信号処理メインプログラムとを実行し、
デジタルエコー未処理データで並列信号処理を実行し、報告結果を生成しそれを、前記デジタル信号処理メインプログラムにより生成された前記制御コマンドに従って、前記ホストコンピュータに提供するベクトル信号処理メインプログラムを実行することを特徴とするオープン構造を使ってリアルタイム信号を並列処理する方法。
【請求項１５】
請求項１４記載のオープン構造を使ってリアルタイム信号を並列処理する方法であって、
前記Ｉ／Ｏバッファメインプログラムを起動した瞬間に、前記リアルタイム並列信号処理システムが、セルフテスト動作を実行し、セルフテスト結果を生成しそれを前記リアルタイム並列信号処理システムに提供することを特徴とするオープン構造を使ってリアルタイム信号を並列処理する方法。
【請求項１６】
請求項１４記載のオープン構造を使ってリアルタイム信号を並列処理する方法であって、
前記Ｉ／Ｏバッファメインプログラムを実行する工程が、複数の所定のシステム制御命令に従って、リアルタイムのタイミング制御と、前記リアルタイム並列信号処理システムの周辺装置とを設定し、
Ｉ／Ｏバッファ割込処理ルーチンを起動し、
前記アナログ信号処理メインプログラムの機能と、前記デジタル信号処理メインプログラムの機能とのうち一方によって生成される同期化メッセージが受信されたか否かを決定し、
前記リアルタイムのタイミング制御を起動し、
前記リアルタイムのタイミング制御によって生成される割込信号が受信されたか否かを決定し、
前記リアルタイムのタイミング制御により生成された前記割込信号が受信された時に前記Ｉ／Ｏバッファ割込処理ルーチンを起動することを特徴とするオープン構造を使ってリアルタイム信号を並列処理する方法。
【請求項１７】
請求項１６記載のオープン構造を使ってリアルタイム信号を並列処理する方法において、
前記Ｉ／Ｏバッファ割込処理ルーチンを実行する工程が、前記ホストコンピュータにより生成されたシステム制御コマンドを読み込み、
前記ホストコンピュータにより生成された前記システム制御コマンドに従って前記リアルタイムのタイミング制御と、前記リアルタイム並列信号処理システムの周辺装置とを再設定し、
前記アナログ信号処理の機能と前記デジタル信号処理の機能とに、前記ホストコンピュータにより生成された前記システム制御コマンドを提供することを特徴とするオープン構造を使ってリアルタイム信号を並列処理する方法。
【請求項１８】
請求項１４記載のオープン構造を使ってリアルタイム信号を並列処理する方法において、
前記アナログ信号処理メインプログラムを実行する工程が、所定のシステム制御命令に従って前記アナログ信号処理を制御する複数のパラメータを設定し、
アナログ信号処理の割込処理ルーチンを起動し、
前記Ｉ／Ｏバッファメインプログラムに対して同期化メッセージを生成し、
前記リアルタイムのタイミング制御により生成された割込信号が受信されたか否かを決定し、
前記リアルタイムのタイミング制御により生成された前記割込信号が受信された時に、前記アナログ信号処理の割込処理ルーチンが起動することを特徴とするオープン構造を使ってリアルタイム信号を並列処理する方法。
【請求項１９】
請求項１８記載のオープン構造を使ってリアルタイム信号を並列処理する方法において、
前記アナログ信号処理の割込処理ルーチンを実行する工程が、前記Ｉ／Ｏバッファメインプログラムにより生成された制御コマンドを読み込み、
前記Ｉ／Ｏバッファメインプログラムにより生成された前記制御コマンドに従って前記アナログ信号処理の機能を制御するパラメータを設定することを特徴とするオープン構造を使ってリアルタイム信号を並列処理する方法。
【請求項２０】
請求項１４記載のオープン構造を使ってリアルタイム信号を並列処理する方法において、
前記デジタル信号処理メインプログラムを実行する工程が、所定のシステム制御命令に従って前記デジタルエコー未処理データの前工程を設定し、
デジタル信号処理の割込処理ルーチンと、ベクトル信号処理の割込処理ルーチンとを起動し、
前記Ｉ／Ｏバッファメインプログラムに対して前記同期化メッセージを生成し、
前記リアルタイムのタイミング制御により生成された割込信号、または、前記ベクトル信号処理の機能により生成された割込信号の何れが受信されたかを決定し、
前記リアルタイムのタイミング制御により生成された前記割込信号が受信された時に、前記デジタル信号処理の割込処理ルーチンを起動し、
前記ベクトル信号処理の機能により生成された前記割込信号が受信された時に、前記ベクトル信号処理の割込処理ルーチンを起動することを特徴とするオープン構造を使ってリアルタイム信号を並列処理する方法。
【請求項２１】
請求項２０記載のオープン構造を使ってリアルタイム信号を並列処理する方法において、
前記デジタル信号処理の割込処理ルーチンを実行する工程が、前記Ｉ／Ｏバッファメインプログラムにより生成された前記制御コマンドを読み込み、
前記Ｉ／Ｏバッファメインプログラムにより生成された前記制御コマンドに従って前記ベクトル信号処理の機能を設定および起動し、
前記デジタルエコー未処理データの前工程を再設定することを特徴とするオープン構造を使ってリアルタイム信号を並列処理する方法。
【請求項２２】
請求項２１記載のオープン構造を使ってリアルタイム信号を並列処理する方法において、
前記ベクトル信号処理の割込処理ルーチンを実行する工程が、前記ベクトル信号処理により提供される割込情報を読み込みおよび記録し、
前記ホストコンピュータに前記割込情報を送ることを特徴とするオープン構造を使ってリアルタイム信号を並列処理する方法。
【請求項２３】
請求項１６記載のオープン構造を使ってリアルタイム信号を並列処理する方法において、
前記ベクトル信号処理メインプログラムが、前記デジタル信号処理メインプログラムに従って起動され、
前記ベクトル信号処理メインプログラムが、ｎ個（ｎは正の整数）のベクトル信号処理の多数を起動することからなり、
第１のベクトル信号処理を実行する工程が、前記デジタル信号処理の機能により提供される制御コマンドを読み込み、
初期化を実行し、
前記デジタルエコー未処理データを読み込み、第２のベクトル信号処理に対して許可信号を生成し、
第１の並列信号処理を実行し、
前記第１の並列信号処理により生成された結果をまとめ、
他の並列信号処理により生成された結果をまとめ、
ある結果を生成し、それを前記デジタル信号処理メインプログラムに提供することを特徴とするオープン構造を使ってリアルタイム信号を並列処理する方法。
【請求項２４】
請求項２３記載のオープン構造を使ってリアルタイム信号を並列処理する方法において、
第ｍ（ｍは１より大きくかつｎより小さい正の整数）のベクトル信号処理を実行する工程が、前記デジタル信号処理メインプログラムにより提供される起動制御コマンドを読み込み、
初期化を実行し、
前の前記ベクトル信号処理により提供された前記許可信号を待ち受け、
前の前記ベクトル信号処理が前記許可信号を送信した時に前記デジタルエコー未処理データを読み込み、それから、前記許可信号に次の前記ベクトル信号処理を提供し、
第ｍの並列信号処理を実行し、
前記第ｍの並列信号処理により生成された結果をまとめ、
まとめるために、前記第ｍの並列信号処理により生成された前記結果を第１のベクトル信号処理に提供することを特徴とするオープン構造を使ってリアルタイム信号を並列処理する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リアルタイム信号を処理する回路、システム、および方法に関し、さらに詳細には、オープン構造を使ってリアルタイム信号を並列処理するための回路、システム、および方法に関する。
【背景技術】
【０００２】
最近、半導体技術の大きな進歩と、デジタル信号処理（ＤＳＰ）部品によって提供される機能の改良および普及とのおかげで、並列処理構造がリアルタイムのデジタル信号処理において一般的に使用されている。リアルタイムのデジタル信号処理は軍事利用で避けられないものであり、たとえば、レーダ信号処理装置は、軍事利用の中で最重要な装置の１つである。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来のリアルタイム信号処理の技術は、ハードウェア構造またはソフトウェア構造の何れかで具体化されている。しかしながら、両者の実施には不都合がある。リアルタイム信号がハードウェア構造を使って処理される時に、その処理が加速され動作が同時に操作されるけれども、異なるシステム仕様を扱うために異なるハードウェア回路を設計することが必要とされる。リアルタイム信号がソフトウェア構造を使って処理される場合には、それはハードウェア構造よりも拡張可能性を提供するけれども、リアルタイム処理の要件を達成することは困難である。加えて、ソフトウェア用のプロセッサは、大部分、非同期システムであり、それを全てのリアルタイム信号処理システムと同期させることは困難である。
【０００４】
リアルタイム信号処理の応用では、内蔵されているマルチコンピュータは、リアルタイム要件を実現するために有益であり、プログラム可能な要件を達成できる。内蔵マルチコンピュータ上で実行される並列アルゴリズムは本発明で実施される。信号処理においては、関連付けおよびたたみ込み処理は通常非常に大きなデータサイズで行われる。これら２つの処理の実行時間は本発明のコプロセッサと一緒に多数のＤＳＰプロセッサを使って減少される。
【０００５】
上述を考慮して、本発明の目的は、オープン構造を使ってリアルタイム信号を並列処理するシステムを提供して、システム全体の同期化を達成することである。
【０００６】
本発明の他の目的は、オープン構造を使ってリアルタイム信号を並列処理する回路を提供することであり、本発明により提供される回路は拡張可能である。
【０００７】
本発明のさらなる目的は、オープン構造を使ってリアルタイム信号を並列処理する方法を提供して、リアルタイムの処理要件を達成することである。
【０００８】
本発明の目的は、オープン構造を使ってリアルタイム信号を並列処理するシステムを提供することである。
【課題を解決するための手段】
【０００９】
そのシステムは、幾つかのコンピュータネットワークを介して、本発明のリアルタイム信号処理システムをホストコンピュータに接続するのに使用されるホストインタフェースユニットを備える。ホストインタフェースユニットは、制御コマンドをホストコンピュータからリアルタイム信号処理システムに変え、処理報告をリアルタイム信号処理システムからホストコンピュータに戻す。加えて、本発明のリアルタイム信号処理システムは、さらに、インタフェース制御プロセッサと、アナログ信号制御プロセッサと、デジタル信号スケジューリング制御プロセッサとからなる。汎用ＣＰＵまたはＤＳＰチッププロセッサのタイプのモジュールであるインタフェース制御プロセッサは、ホストインタフェースユニットに接続されており、ホストインタフェースユニットで生成された制御コマンドに従って周辺装置を制御するために使用される。汎用ＣＰＵまたはＤＳＰチッププロセッサのタイプのモジュールであるアナログ信号制御プロセッサは、インタフェース制御プロセッサに接続されており、インタフェース制御プロセッサで提供される制御コマンドに従って外部のアナログ信号処理システムを制御するために使用される。加えて、デジタル信号スケジューリング制御プロセッサは、インタフェース制御プロセッサに接続されており、インタフェース制御プロセッサで提供される制御コマンドに従って複数のスケジューリング制御コマンドを提供するために使用される。その上、本発明は、さらに、デジタルエコー未処理データを受信するために、および、スケジューリング制御コマンドに従ってデジタルエコー未処理データを処理するために使用されるデジタル信号プロセス機器を備える。
【００１０】
好適には、本発明はさらにセルフテスト制御プロセッサを備えており、そのセルフテスト制御プロセッサは、汎用ＣＰＵまたはＤＳＰチッププロセッサのタイプのモジュールであり、ホストインタフェースユニットにより提供されたセルフテスト命令を実行しセルフテスト結果を生成しそれをホストインタフェースユニットに送るために使用される。
【００１１】
本発明の一態様では、デジタル信号プロセス機器はデータインジェクトモジュールと入力データバッファモジュールとを備えている。データインジェクトモジュールは、デジタルエコー未処理データを受信するために、および、異なるタイプからＴＴＬタイプへデジタルエコー未処理データを変換するために使用される。入力データバッファモジュールは、デジタルエコー未処理データを格納するためにデータインジェクトモジュールに接続され、デジタルエコー未処理データの前工程を提供する。加えて、デジタル信号プロセス機器はさらに複数のベクトル信号プロセッサを備えており、そのベクトル信号プロセッサは、汎用ＣＰＵまたはＤＳＰチッププロセッサのタイプのモジュールであり、デジタルエコー未処理データを並列処理する入力データバッファモジュールに接続されている。
【００１２】
本発明の他の態様によれば、本発明は、オープン構造を使ってリアルタイム信号を並列処理する回路を提供する。本発明の回路は、ローカルバスとホストインタフェースモジュールとを備える。ホストインタフェースモジュールは、ローカルバスに接続され、制御コマンドを生成しそれを、ホストコンピュータからのシステム同期化信号および命令に従って、ローカルバスに送る。加えて、本発明はＩ／Ｏバッファ制御モジュール、アナログ信号処理制御モジュール、デジタル信号スケジューリング制御モジュールをさらに備える。Ｉ／Ｏバッファ制御モジュールは、ホストインタフェースモジュールにより生成された制御コマンドに従って周辺装置を制御する制御コマンドを生成する。アナログ信号処理制御モジュールは、Ｉ／Ｏバッファ制御モジュールにより提供される制御コマンドに従ってアナログ信号処理システムを制御する制御コマンドを生成する。加えて、デジタル信号スケジューリング制御モジュールは、スケジューリング制御コマンドを生成しそれを、Ｉ／Ｏバッファ制御モジュールにより提供された制御コマンドに従って、ローカルバスに提供する。その上、本発明は、データイジェクトモジュール、入力データバッファモジュール、および、複数のベクトル信号プロセッサを含むデジタル信号プロセス機器をさらに備え、それもまたローカルバスに接続されている。デジタル信号プロセス機器は、デジタルエコー未処理データを受信し、ローカルバスを介してスケジューリング制御コマンドを読み込み、受信されたデジタルエコー未処理データを処理するようにしている。
【００１３】
本発明の他の態様によれば、本発明は、オープン構造を使ってリアルタイム信号を並列処理する方法を提供しており、その方法は、ホストコンピュータを有するリアルタイム並列信号処理システムで適用するのに適切である。本発明により提供されるリアルタイム信号を並列処理する方法は次の工程を備えている。最初に、システム同期化信号が生成され、Ｉ／Ｏバッファメインプログラムがホストコンピュータからのシステム同期化信号および命令に従って実行される。Ｉ／Ｏバッファメインプログラムは、アナログ信号処理の機能とデジタル信号処理の機能とに、ホストコンピュータにより生成された複数のシステム制御命令を提供する。その次に、アナログ信号処理メインプログラムおよびデジタル信号処理メインプログラムがシステム同期化信号に従って実行される。最後に、ベクトル信号処理メインプログラムがデジタルエコー未処理データを処理するために実行され、報告結果の記録が生成されデジタル信号処理メインプログラムにより提供された制御コマンドに従ってホストコンピュータに提供される。
【００１４】
要約すれば、本発明は、複数のリアルタイム信号記録を並列に処理するために使用される複数のベクトル信号プロセッサを提供し、システム全体の同期化が達成されるようにしている。加えて、デジタル信号スケジューリング制御プロセッサは、戻されたデジタルエコー未処理データに従って処理信号の順番を調節でき、リアルタイムの要件が満たされるようにしている。さらに、本発明が実際の要件に基づいてモジュールの数量を調節できるので、本発明もまた高度に拡張可能である。
【発明を実施するための最良の形態】
【００１５】
添付図面は、本発明のさらなる理解を提供するために伴われ、この明細書に組み込まれその一部を構成している。図面は、本発明の実施の形態を示し、この明細書の記述と共に本発明の原理を説明するのに利用されている。
【００１６】
図１Ａは、本発明の好適な実施の形態によるオープン構造を使ってリアルタイム信号を並列処理するシステムを示す機能ブロック図である。図１Ａを参照すると、オープン構造を備えたリアルタイム並列信号処理回路１００は本発明により提供される。ホストインタフェースユニット１０２は、コンピュータネットワークたとえばイーサネットを介してホストコンピュータ１２０に接続され、その出力は、汎用ＣＰＵまたはＤＳＰチッププロセッサのタイプのモジュールであるインタフェース制御プロセッサ１０４に伝えられる。インタフェース制御プロセッサ１０４は、リアルタイム信号処理回路１００のうちの幾つかの周辺装置１３０を制御し、その出力は、汎用ＣＰＵまたはＤＳＰチッププロセッサのタイプのモジュールであるアナログ信号制御プロセッサ１０６と、デジタル信号スケジューリング制御プロセッサとにそれぞれ接続されている。アナログ信号制御プロセッサ１０６は、アナログ信号処理システム１４０、たとえば、レーダ、ソナー、医療用超音波、または無線通信システムを制御する。本発明は、さらに、アナログ信号処理システム１４０によって戻されるデジタルエコー未処理データを受信するために、および、デジタル信号スケジューリングプロセッサ１０８によって提供される制御コマンドに従ってデジタルエコー未処理データを処理するために使用されるデジタル信号プロセス機器１１０を備えている。
【００１７】
再び図１Ａに戻って、デジタル信号プロセス機器１１０は、アナログ信号処理システム１４０によって戻されたデジタルエコー未処理データを、たとえば、レーダシステムにおいてリアルタイムで戻されたレーダエコー信号を受信するために使用されるデータインジェクトモジュール１１２を備えている。それから、デジタルエコー未処理データがデータインジェクトモジュール１１２を通過した後に、デジタルエコー未処理データが入力データバッファモジュール１１４に格納される。次に、汎用ＣＰＵまたはＤＳＰチッププロセッサのタイプのモジュールであるベクトル信号プロセッサ１１６が、入力データバッファモジュール１１４からデジタルエコー未処理データを読み込み、その上で並列信号処理を行う。ベクトル信号プロセッサ１１６の並列信号処理動作がソフトウェアによって実施される。加えて、本発明では、インタフェース制御プロセッサ１０４およびベクトル信号プロセッサ１１６の数量は調節可能であり、現実の要件に依存して複数の周辺装置１３０を制御可能にするとともに同時に複数のデジタルエコー未処理データ記録を処理可能にするようにしている。
【００１８】
図１Ｂは、本発明の他の実施の形態によるオープン構造を使ってリアルタイム信号を並列処理するシステムを示す機能ブロック図である。図１Ｂを参照すると、本発明の代替の実施の形態では、本発明のリアルタイム信号処理回路１００はセルフテスト制御プロセッサ１１８をさらに備えている。セルフテスト制御プロセッサ１１８は、汎用ＣＰＵまたはＤＳＰチッププロセッサのタイプのモジュールであり、ホストインタフェースユニット１０２で生成されるセルフテスト命令を実行するものであり、セルフテスト結果を生成してそれをホストコンピュータ１２０にホストインタフェースユニット１０２を介して提供する。
【００１９】
図２は、図１Ｂのリアルタイム信号処理回路を示す詳細な内部ハードウェア構造のブロック図である。図２を参照すると、ホストインタフェースユニット１０２を構成するホストインタフェースモジュール２０１およびインタフェースモジュール２０３，２０５はすべて共同でローカルバス２１に接続されている。この実施の形態では、ローカルバスは、たとえば、ＶＭＥバスまたはＣＰＣＩ（Compact Peripheral Component Interconnection）（コンパクトな周辺部品の相互接続）バスである。ホストインタフェースモジュール２０１は、システム動作サイクル毎にホストコンピュータ１２０で生成されるシステム制御命令およびセルフテスト命令を受信する。ホストコンピュータ１２０からシステム同期化信号および命令を受信した後に、ホストインタフェースモジュール２０１は、システム制御命令をインタフェースモジュール２１３にインタフェースモジュール２１５を介して伝え、セルフテスト命令をインタフェースモジュール２５３にインタフェースモジュール２０５を介して伝える。
【００２０】
インタフェース制御プロセッサ１０４を構成するＩ／Ｏバッファ制御モジュール２１１と、インタフェースモジュール２１３と、リアルタイムのタイミング制御モジュール２１５とは、すべて共同でローカルバス２１に接続されている。システム同期化信号を受信した後に、Ｉ／Ｏバッファ制御モジュール２１１は、インタフェースモジュール２１３からシステム制御命令を受信し、周辺装置１３０、アナログ信号処理システム１４０、およびデジタル信号プロセス機器１１０を制御する制御コマンドを生成する。それから、その制御コマンドは、インタフェースモジュール２２３，２４３に提供される。加えて、セルフテスト制御プロセッサ１１８を構成するセルフテストモジュール２５１およびインタフェースモジュール２５３は両方とも共同してローカルバス２１に接続されている。システム同期化信号を受信した後に、セルフテストモジュール２５１は、インタフェースモジュール２５３から受信されたセルフテスト命令を受信し実行する。セルフテスト命令の実行がセルフテストモジュール２５１によって終了させられた後に、セルフテスト結果が生成され、インタフェースモジュール２５３を介してホストインタフェースモジュール２０１に戻される。
【００２１】
アナログ信号制御プロセッサ１０６を構成するアナログ信号処理制御モジュール２２１およびインタフェースモジュール２２３は両方とも共同してローカルバスに接続されている。システム同期化信号を受信した後に、アナログ信号処理制御モジュール２２１はインタフェースモジュール２２３から制御コマンドを受信し、その制御コマンドに従ってアナログ信号処理システム１４０を設定する。加えて、デジタル信号スケジューリング制御プロセッサ１０８を構成するデジタル信号処理制御モジュール２４１およびインタフェースモジュール２４３は、両方とも共同してローカルバス２１に接続されている。インタフェースモジュール２４３からＩ／Ｏバッファ制御モジュール２１１によって提供される制御コマンドを受信した後に、デジタル信号処理制御モジュール２４１は、複数のスケジューリング制御コマンドを生成し、データ入力バッファモジュール２３３および複数のベクトル信号プロセッサ２３５を設定する。
【００２２】
デジタル信号プロセス機器１１０を構成するデータインジェクトモジュール２３１、データ入力バッファモジュール２３３、複数のベクトル信号プロセッサ２３５は、すべて共同してローカルバス２１に接続されている。データ入力バッファモジュール２３３が起動信号を受信した後に、データインジェクトモジュール２３１は、アナログ信号処理システム１４０からデジタルエコー未処理データを受信する。それから、データ入力バッファモジュール２３３がデジタルエコー未処理データ上で前工程を実行し、その前工程には様々な周波数サンプリング工程、デジタルフィルタによる係数処理、および、他のノイズ除去工程などが含まれる。その後に、デジタルエコー未処理データがベクトル信号プロセッサ２３５に提供され、そのベクトル信号プロセッサ２３５には複数の並列信号処理動作が複数のデジタルエコー未処理データ記録の上でそれぞれ実行される。デジタルエコー未処理データがそれぞれ処理された後に、報告情報が生成されローカルバス２１に提供される。一方、ベクトル信号処理モジュール２３５はデジタル信号処理制御モジュール２４１に知らせ、それから、デジタル信号処理制御モジュール２４１が報告情報をホストインタフェースモジュール２０１にインタフェースモジュール２４３を介して提供し、最後に、ホストインタフェースモジュール２０１がその報告情報をホストコンピュータ１２０に提供する。
【００２３】
図３は、本発明の好適な実施の形態によるオープン構造を使ってリアルタイム信号を並列処理する方法を示すフローチャートである。図３を参照すると、本発明で開示されるリアルタイム信号処理方法は、ホストコンピュータを有するリアルタイム並列信号処理システムの上で、たとえば上述のハードウェア構造の上で適用されても良い。最初に、システム同期化命令が、ステップＳ３１０でシステムのパワーアップの後に生成される。それから、Ｉ／ＯバッファメインプログラムがステップＳ３２０で起動され、デジタル信号処理メインプログラムとアナログ信号処理メインプログラムとの両方がステップＳ３３０で起動される。最後に、ベクトル信号処理メインプログラムがステップＳ３４０で起動される。
【００２４】
代替の実施の形態では、Ｉ／Ｏバッファメインプログラムが起動されている瞬間に、本発明のリアルタイム並列信号処理システムもまたセルフテスト動作を実行し、その後にホストコンピュータに提供されるセルフテスト結果を生成する。
【００２５】
図４Ａおよび図４Ｂは、本発明の好適な実施の形態によるＩ／Ｏバッファメインプログラムを示すフローチャートである。図４Ａおよび図４Ｂを参照すると、最初に、リアルタイムのタイミング制御と周辺装置とは、ステップＳ４０１で所定のシステム制御命令に従って設定される。それから、Ｉ／Ｏバッファ割込処理ルーチンがステップＳ４０３で起動され、アナログ信号処理の同期化メッセージとデジタル信号処理の同期化メッセージとがステップＳ４０５で受信されたか否かが決定される。Ｉ／Ｏバッファメインプログラムがアナログ信号処理の同期化メッセージとデジタル信号処理の同期化メッセージとを受信する場合（すなわち、ステップＳ４０５の「Yes」の場合）には、リアルタイムのタイミング制御を起動するステップＳ４０７が実行される。その後に、リアルタイムのタイミング制御によって生成された割込信号がステップＳ４０９で受信されたか否かが決定される。Ｉ／Ｏバッファメインプログラムが、リアルタイムのタイミング制御によって生成された割込信号を受信する場合（すなわち、ステップＳ４０９の「Yes」の場合）には、Ｉ／Ｏバッファ割込処理ルーチンを起動するステップＳ４１１が実行され、それから、ステップＳ４０７およびステップＳ４０９が無限に繰り返される。
【００２６】
この実施の形態では、ステップＳ４１１におけるＩ／Ｏバッファ割込処理ルーチンのフローは次の通りである。最初に、ステップＳ４１２でホストコンピュータにより生成されたシステム制御命令を読み込む。それから、ステップＳ４１３でホストコンピュータにより生成されたシステム制御命令に従ってリアルタイムのタイミング制御と周辺装置とを再設定する。ステップＳ４１４において、ホストコンピュータにより生成されたシステム制御命令を、アナログ信号処理メインプログラムおよびデジタル信号処理メインプログラムに提供する。最後に、ステップＳ４１５で割込処理ルーチンを終了し、Ｉ／Ｏバッファメインプログラムに戻る。
【００２７】
図５Ａおよび図５Ｂは、本発明の好適な実施の形態によるアナログ信号処理メインプログラムを示すフローチャートである。図５Ａおよび図５Ｂを参照すると、アナログ信号処理メインプログラムは、アナログシステム制御信号を処理するための複数のパラメータ値を設定するのに主に使用される。最初に、アナログ信号処理を制御するパラメータは、ステップＳ５０１において所定のシステム制御命令に従って設定される。それから、アナログ信号処理の割込処理ルーチンがステップＳ５０３で起動され、同期化メッセージが生成され、ステップＳ５０５においてＩ／Ｏバッファメインプログラムに送られる。その後に、リアルタイムのタイミング制御により生成された割込信号がステップＳ５０７で受信されたか否かが決定される。アナログ信号処理メインプログラムが、リアルタイムのタイミング制御によって生成された割込信号を受信する場合（すなわち、ステップＳ５０７の「Yes」の場合）には、アナログ信号処理の割込処理ルーチンを起動するステップＳ５０９が実行され、その次に、ステップＳ５０７が無限に繰り返される。
【００２８】
上述のアナログ信号処理の割込処理ルーチンは、アナログ信号を処理するハードウェアにより必要とされる全ての信号を設定するために、および、アナログ信号処理をそのシステムに同期させるのに必要とされるタイミングを設定するために主に使用される。この実施の形態では、ステップＳ５０９においてアナログ信号処理の割込処理ルーチンのフローは次の通りである。最初に、ステップＳ５１０でＩ／Ｏバッファメインプログラムにより生成されたシステム制御コマンドを読み込む。それから、ステップＳ５１１でＩ／Ｏバッファメインプログラムにより生成されたシステム制御コマンドに従ってアナログ信号処理を制御するパラメータを設定する。最後に、ステップＳ５１２で割込処理ルーチンを終了し、アナログ信号処理メインプログラムに戻る。
【００２９】
図６Ａおよび図６Ｂは、本発明の好適な実施の形態によるデジタル信号処理メインプログラムを示すフローチャートである。図６Ａおよび図６Ｂを参照すると、デジタル信号処理メインプログラムは、デジタル信号を処理するハードウェアによって必要とされる初期値を設定するのに主に使用され、そのフローは後述される。最初に、デジタルエコー未処理データの前工程は、ステップＳ６０１で所定のシステム制御命令に従って設定される。それから、ステップＳ６０３で、デジタル信号処理の割込処理ルーチンとベクトル信号処理の割込処理ルーチンとが共に起動され、デジタル信号処理の同期化メッセージが生成され、ステップＳ６０５でＩ／Ｏバッファメインプログラムに送られる。一方、リアルタイムのタイミング制御により生成された割込信号、または、ベクトル信号処理により生成された割込信号がステップＳ６０７で受信されたか否かが決定される。リアルタイムのタイミング制御により生成された割込信号が受信される場合には、デジタル信号処理の割込処理ルーチンを起動するステップＳ６０９が実行され、その後に、ステップＳ６０７が無限に繰り返される。ベクトル信号処理により生成された割込信号が受信される場合には、ベクトル信号処理の割込処理ルーチンを起動するステップＳ６１１が実行され、次に、ステップＳ６０７が無限に繰り返される。
【００３０】
この実施の形態では、ステップＳ６０９においてデジタル信号処理の割込処理ルーチンのフローは次の通りである。最初に、ステップＳ６１１でＩ／Ｏバッファメインプログラムにより生成された制御コマンドを読み込む。それから、適切なベクトル信号プロセッサをスケジューリングし選択し、ステップＳ６１２でＩ／Ｏバッファメインプログラムにより生成された制御コマンドに従ってベクトル信号処理を起動し、ステップＳ６１３でデジタルエコー未処理データの前工程を再設定する。最後に、ステップＳ６１４で割込処理ルーチンを終了し、デジタル信号処理メインプログラムに戻る。ベクトル信号処理の割込処理ルーチンのフローは、ベクトル信号処理により生成される割込情報を読み込んで記録することからなる。
【００３１】
図７は、本発明の好適な実施の形態によるベクトル信号処理メインプログラムを示すフローチャートである。図７を参照すると、ベクトル信号処理メインプログラムは、多数のｎ個のベクトル信号処理（ｎは正の整数）を備え、それらのベクトル信号処理はデジタル信号処理メインプログラムに従ってそれぞれ起動される。この実施の形態では、ベクトル信号処理メインプログラムは２つの大きな部分を有し、第１の部分は第１のベクトル信号処理を実行し、第２の部分は第２〜第ｎのベクトル信号処理を実行する。
【００３２】
ベクトル信号処理メインプログラムが第１のベクトル信号処理を実行している時に、デジタル信号処理メインプログラムからの命令はステップＳ７０１で読み込まれ、次に、初期化がステップＳ７０３で実行される。デジタルエコー未処理データが提供されると、デジタルエコー未処理データがステップＳ７０５で読み込まれ、許可信号が生成され、デジタルエコー未処理データの読み込み終了後に第２のベクトル信号処理に提供される。それから、並列信号処理がステップＳ７０７においてデジタルエコー未処理データの上で実行される。デジタルエコー未処理報告データが処理された後に、並列信号処理によって生成される結果がステップＳ７０９でまとめられ、他の並列信号処理により生成された結果がステップＳ７１１でまとめられる。最後に、報告結果が生成され、ステップＳ７１３でデジタル信号処理メインプログラムに戻る。
【００３３】
ベクトル信号処理メインプログラムが第ｍのベクトル信号処理（ｍは１より大きくかつｎより小さい正の整数）を実行している時に、同様に、デジタル信号処理メインプログラムにより生成された命令がステップＳ７２１で読み込まれ、その次に、初期化動作がステップＳ７２３で行われる。それから、それが、ステップＳ７２５で前のベクトル信号処理により生成された許可信号を待ち受ける。前のベクトル信号処理により生成される許可信号を受信した後に、デジタルエコー未処理データがステップＳ７２７で読み込まれ、その後に、許可信号が生成され、次のベクトル信号処理に提供される。デジタルエコー未処理データの読み込み終了の後に、並列信号処理がステップＳ７２９で実行され、第ｍの並列信号処理により生成された結果がステップＳ７３１でまとめられる。最後に、ステップＳ７３３において、まとめられた結果が、ステップＳ７１１を実行するための第１のベクトル信号処理に提供される。
【００３４】
本発明がその特定な実施の形態に関して記述されたが、本発明の趣旨から逸脱せずに上述の実施の形態に対しての変更がなされても良いことは当業者にとって明白である。従って、本発明の特許請求の範囲は、上述された記載ではなく添付される請求項により規定される。
【図面の簡単な説明】
【００３５】
【図１Ａ】本発明の好適な実施の形態によるオープン構造を使ってリアルタイム信号を並列処理するシステムを示す機能ブロック図である。
【図１Ｂ】本発明の他の実施の形態によるオープン構造を使ってリアルタイム信号を並列処理するシステムを示す機能ブロック図である。
【図２】図１Ｂのリアルタイム信号処理回路を示す詳細な内部ハードウェア構造のブロック図である。
【図３】本発明の好適な実施の形態によるオープン構造を使ってリアルタイム信号を並列処理する方法を示すフローチャートである。
【図４Ａ】本発明の好適な実施の形態によるＩ／Ｏバッファメインプログラムを示すフローチャートである。
【図４Ｂ】本発明の好適な実施の形態によるＩ／Ｏバッファメインプログラムを示すフローチャートである。
【図５Ａ】本発明の好適な実施の形態によるアナログ信号処理メインプログラムを示すフローチャートである。
【図５Ｂ】本発明の好適な実施の形態によるアナログ信号処理メインプログラムを示すフローチャートである。
【図６Ａ】本発明の好適な実施の形態によるデジタル信号処理メインプログラムを示すフローチャートである。
【図６Ｂ】本発明の好適な実施の形態によるデジタル信号処理メインプログラムを示すフローチャートである。
【図７】本発明の好適な実施の形態によるベクトル信号処理メインプログラムを示すフローチャートである。
【符号の説明】
【００３６】
１００      リアルタイム並列信号処理回路
１０２      ホストインタフェースユニット
１０４      インタフェース制御プロセッサ
１０６      アナログ信号制御プロセッサ
１０８      デジタル信号スケジューリング制御プロセッサ
１１０      デジタル信号プロセス機器
１１２      データインジェクトモジュール
１１４      入力データバッファモジュール
１１６      ベクトル信号プロセッサ
１２０      ホストコンピュータ
１３０      周辺装置
１４０      アナログ信号処理システム
【図１Ａ】
2005346674.tif 000003
【図１Ｂ】
2005346674.tif 000004
【図２】
2005346674.tif 000005
【図３】
2005346674.tif 000006
【図４Ａ】
2005346674.tif 000007
【図４Ｂ】
2005346674.tif 000008
【図５Ａ】
2005346674.tif 000009
【図５Ｂ】
2005346674.tif 000010
【図６Ａ】
2005346674.tif 000011
【図６Ｂ】
2005346674.tif 000012
【図７】
2005346674.tif 000013
【外国語明細書】
2005346674.tif 000014
2005346674.tif 000015
2005346674.tif 000016
2005346674.tif 000017
2005346674.tif 000018
2005346674.tif 000019
2005346674.tif 000020
2005346674.tif 000021
2005346674.tif 000022
2005346674.tif 000023
2005346674.tif 000024
2005346674.tif 000025
2005346674.tif 000026
2005346674.tif 000027
2005346674.tif 000028
2005346674.tif 000029
2005346674.tif 000030
2005346674.tif 000031
2005346674.tif 000032
2005346674.tif 000033
2005346674.tif 000034
2005346674.tif 000035
2005346674.tif 000036
2005346674.tif 000037
2005346674.tif 000038
2005346674.tif 000039
【図１Ａ】
2005346674.tif 000040
【図１Ｂ】
2005346674.tif 000041
【図２】
2005346674.tif 000042
【図３】
2005346674.tif 000043
【図４Ａ】
2005346674.tif 000044
【図４Ｂ】
2005346674.tif 000045
【図５Ａ】
2005346674.tif 000046
【図５Ｂ】
2005346674.tif 000047
【図６Ａ】
2005346674.tif 000048
【図６Ｂ】
2005346674.tif 000049
【図７】
2005346674.tif 000050