(57)【要約】【課題】電源装置の異常時における検知と正常時に安定したストリーマ放電を実現する。【解決手段】直流電源１と第１の抵抗２と昇圧トランス３の１次巻線３ａとスイッチング素子４を環状に直列に接続し、ダイオード５のカソードを１次巻線３ａの第１の抵抗２側に接続し、ダイオード５のアノードを第２の抵抗６の一方の端子に接続し、第２の抵抗６の他方の端子を１次巻線３ａのスイッチング素子４側に接続し、２次巻線３ｂと負荷７を接続するラインに第３の抵抗８を接続した構成により、負荷７の出力電圧を検出する電圧検出手段９の出力とマイクロコンピュータ１１の出力デューティーとの関係に応じて出力デューティーを制御することで、電源装置の異常を検知することと正常時に安定したストリーマ放電を確実に実現する。【選択図】図１ 
2005124327.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と第１の抵抗と昇圧トランスとスイッチング素子とダイオードと第２の抵抗と前記スイッチング素子を駆動する駆動手段と前記駆動手段に駆動信号を出力するマイクロコンピュータを備え、前記直流電源と前記第１の抵抗と前記昇圧トランスの１次巻線と前記スイッチング素子を環状に直列に接続し、前記ダイオードのカソードを前記昇圧トランスの１次巻線の前記第１の抵抗が接続された側に接続し、前記ダイオードのアノードを前記第２の抵抗の一方の端子に接続し、前記第２の抵抗の他方の端子を前記昇圧トランスの１次巻線の前記スイッチング素子に接続された側に接続し、前記昇圧トランスの２次巻線の一方の端子と前記負荷の一方の端子とを接続するラインに第３の抵抗を接続し、前記スイッチング素子のオン、オフにより、前記昇圧トランスの２次巻線に接続された負荷に高電圧パルスを印加し、前記負荷と並列に接続し前記負荷の出力電圧を検出する電圧検出手段と前記電圧検出手段の出力を判定する電圧判定手段と前記電圧判定手段の出力を前記マイクロコンピュータに入力するための絶縁手段とを備え、前記マイクロコンピュータの出力デューティーを前記電圧判定手段の出力と前記出力デューティーとの所定の関係に応じて制御することを特徴とした電源装置。
【請求項２】
電圧判定手段の判定電圧値Ｖｒｅｆの最大値Ｖｒｅｆmaxを放電開始電圧Ｖｄの最小値Ｖｄmin以下と設定することを特徴とした請求項1記載の電源装置。
【請求項３】
所定の関係はマイクロコンピュータの出力デューティーを所定の初期デューティーＤｉから階段状に所定量Ｄ＋ずつ増加し、前記出力デューティーＤが負荷の開放時にＶｒｅｆmaxに達するデューティーＤｏの最大値Ｄｏmax以内に電圧判定手段の出力が前記マイクロコンピュータに入力された場合に異常と検知することを特徴とした請求項1記載の電源装置。
【請求項４】
所定の初期デューティーＤｉをＤｏmax以内と設定することを特徴とした請求項３記載の電源装置。
【請求項５】
所定量Ｄ＋を負荷の正常時に判定電圧値Ｖｒｅｆの最小値Ｖｒｅｆminに達するデューティーＤｎの最小値ＤｎminとＤｉとで、Ｄ＋＜（Ｄｎmin−Ｄｉ）と設定することを特徴とした請求項３記載の電源装置。
【請求項６】
所定の関係は、出力デューティーＤがＤｎminと負荷の正常時にＶｒｅｆmaxに達するデューティーＤｎの最大値Ｄｎmaxとで表せる範囲、Ｄｎmin≦Ｄ≦Ｄｎmaxにマイクロコンピュータに電圧判定手段の出力が入力したときに正常検知し、前記出力デューティーを所定の範囲で保持することを特徴とした請求項１記載の電源装置。
【請求項７】
所定の範囲は、出力デューティーＤを負荷の放電開始電圧Ｖｄの最小値Ｖｄminに達するデューティーＤｄmaxと前記負荷でストリーマ放電を実現するための最大デューティーＤmaxとで、Ｄｄmax≦Ｄ≦Ｄmaxと設定することを特徴とした請求項６記載の電源装置。
【請求項８】
所定の関係は、マイクロコンピュータの出力デューティーがＤｎmaxを超えても電圧判定手段の出力が前記マイクロコンピュータに入力されないときに異常と検知することを特徴とした請求項1記載の電源装置。
【請求項９】
直流電源と第１の抵抗と昇圧トランスの１次巻線とスイッチング素子とで環状に直列に接続された１次側回路に電流遮断手段を挿入した構成とすることを特徴とした請求項１記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電圧パルスの印加によりパルスストリーマ放電を発生させて殺菌等を行なう装置に使用可能な高電圧パルス発生用の電源装置に関するものである。
【背景技術】
【０００２】
従来、この種の高電圧パルス発生用の電源装置として昇圧トランスの１次巻線に電流を流して電磁エネルギーを蓄積し、その電流を遮断することによる巻線の反発電圧を２次巻線に伝えて高電圧パルスを得る方法が種々考案されている。以下にこれら従来例の構成と動作を図面を用いて説明する。
【０００３】
図１５は従来の電源装置の構成を示すブロック図で、直流電源１、１次巻線３ａ、２次巻線３ｂを有する昇圧トランス３、スイッチング素子４、ダイオード５、電源装置の負荷７、インダクタ１４、コンデンサ１５が図の通り接続されている。前記負荷７はパルスストリーマ放電をさせる電極構造を有し、電気的には主として静電容量の特性を示す。また駆動手段４１は前記スイッチング素子４を駆動する信号を生成する。
【０００４】
以上の構成において、その動作を説明する。スイッチング素子４が駆動手段４１からの信号によりオンさせられると、直流電源１から昇圧トランス３の１次巻線３ａに図１６に示すような概略直線状に増加する電流が流れ、前記１次巻線３ａに電磁エネルギーが蓄積される。次に駆動手段４１からの信号によりスイッチング素子４がオフさせられると、前記１次巻線３ａに反発電圧が発生する。それが昇圧トランス３の巻線比に応じて２次巻線３ｂに伝達され、２次巻線３ｂに大きな電圧が発生する。これを励振源としてインダクタ１４、コンデンサ１５で共振が起こり、図１６に示すようなピークが高く、幅の狭いパルス電圧が発生し、これが負荷７に印加されることとなる。２次側の共振により、再度昇圧トランス巻線３ａ、３ｂの電圧極性が反転して１次巻線３ａの電圧が直流電源１の電圧を超えるとダイオード５が導通し、直流電源１にエネルギーが回生される。２次側の共振により以上のような動作が繰返される結果、ダイオード５には図１６に示すような回生電流が流れる。これらの基本動作をもとに、さらに出力電圧パルスの立ち上がり速度を上げるために、図１７のように２次側に高圧スイッチ１６を設け、コンデンサ１５の電圧がピークに達した瞬間に高耐圧スイッチ１６を導通させて負荷７に電圧パルスを印加する方法が考案されている（例えば特許文献１参照）。
【特許文献１】特開平１０−２２４１８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら前記従来の構成では、出力電圧のピークはスイッチング素子４をオフした直後に発生するが、その波高値はスイッチング素子４のオフ時の速度に大きく依存するため、スイッチング素子４の部品ばらつきの影響を受けやすいという課題を有していた。また、出力電圧のパルス幅は２次側の共振時定数に依存するためパルス幅の制御ができないため負荷７の電極において安定したストリーマ放電を実現できないという課題を有していた。また、スイッチング素子４のオフ時に昇圧トランス３の漏れインダクタンスにより大きなサージ電圧が発生し、それがスイッチング素子４に印加されるためスイッチング素子４に高耐圧が必要になるとともに、スイッチングノイズが大きくなるという課題も有していた。さらに、特許文献1の例では２次側回路に高耐圧のスイッチング素子が必要となり、装置の大型化、コストアップにつながるという課題も有していた。
【０００６】
本発明は、上記従来の課題を解決するもので、電源装置の異常時における検知と正常時
に安定したストリーマ放電を実現することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために本発明の電源装置は、直流電源と第１の抵抗と昇圧トランスとスイッチング素子とダイオードと第２の抵抗と前記スイッチング素子を駆動する駆動手段と前記駆動手段に駆動信号を出力するマイクロコンピュータを備え、前記直流電源と前記第１の抵抗と前記昇圧トランスの１次巻線と前記スイッチング素子を環状に直列に接続し、前記ダイオードのカソードを前記昇圧トランスの１次巻線の前記第１の抵抗が接続された側に接続し、前記ダイオードのアノードを前記第２の抵抗の一方の端子に接続し、前記第２の抵抗の他方の端子を前記昇圧トランスの１次巻線の前記スイッチング素子に接続された側に接続し、前記昇圧トランスの２次巻線の一方の端子と前記負荷の一方の端子とを接続するラインに第３の抵抗を接続し、前記スイッチング素子のオン、オフにより、前記昇圧トランスの２次巻線に接続された負荷に高電圧パルスを印加し、前記負荷と並列に接続し前記負荷の出力電圧を検出する電圧検出手段と前記電圧検出手段の出力を判定する電圧判定手段と前記電圧判定手段の出力を前記マイクロコンピュータに入力するための絶縁手段とを備え、前記マイクロコンピュータの出力デューティーを前記電圧判定手段の出力と前記出力デューティーとの所定の関係に応じて制御することにより、前記負荷の異常と検出することと正常時に安定したストリーマ放電を実現することができる。
【０００８】
さらに、前記直流電源と前記第１の抵抗と前記昇圧トランスの１次巻線と前記スイッチング素子とで環状に直列に接続された１次側回路に電流遮断手段を挿入した構成とすることで、１次側回路が短絡した場合に１次側回路が開放するので異常検知することができる。
【発明の効果】
【０００９】
本発明の電源装置によれば、スイッチング素子のスイッチング速度に依存しない出力電圧パルスを得ることができる。また、電流容量、耐圧の比較的小さなスイッチング素子が使用可能となり、装置の小型化、低コスト化が実現できる。さらに、スイッチング素子のスイッチング時の不要輻射を低く抑えることができる。さらに、負荷の出力ピーク電圧と電圧検出手段と判定電圧Ｖｒｅｆのばらついた場合にもマイクロコンピュータの出力デューティーと電圧検出手段により電源装置の異常検知と、正常時には安定したストリーマ放電を確実に実現することができる。また、１つの検出手段で負荷の開放、短絡と１次側回路の開放の異常を検知し、出力デューティーを０にすることで回路素子への過大な電圧、電流ストレスを未然に防止できるとともに、１次側回路の短絡による異常も電流遮断手段を１次側回路に挿入することで同一の検出手段で実現できる。これにより装置の小型、低コスト化できるとともに、異常検知により、回路部品の電圧電流容量を低くすることができるためさらに小型化、低コスト化が可能となる。
【発明を実施するための最良の形態】
【００１０】
第１の発明は、直流電源と第１の抵抗と昇圧トランスとスイッチング素子とダイオードと第２の抵抗と前記スイッチング素子を駆動する駆動手段と前記駆動手段に駆動信号を出力するマイクロコンピュータを備え、前記直流電源と前記第１の抵抗と前記昇圧トランスの１次巻線と前記スイッチング素子を環状に直列に接続し、前記ダイオードのカソードを前記昇圧トランスの１次巻線の前記第１の抵抗が接続された側に接続し、前記ダイオードのアノードを前記第２の抵抗の一方の端子に接続し、前記第２の抵抗の他方の端子を前記昇圧トランスの１次巻線の前記スイッチング素子に接続された側に接続し、前記昇圧トランスの２次巻線の一方の端子と前記負荷の一方の端子とを接続するラインに第３の抵抗を接続し、前記スイッチング素子のオン、オフにより、前記昇圧トランスの２次巻線に接続された負荷に高電圧パルスを印加することで、前記スイッチング素子のオン幅により出力電圧パルスの波高値およびパルス幅を制御できるため、スイッチング素子のスイッチング
速度に依存しない出力電圧パルスを得ることができる。また、前記第２の抵抗と前記ダイオードによる循環経路があることにより、電流容量、耐圧の比較的小さなスイッチング素子が使用可能となり、装置の小型化、低コスト化が実現でき、さらにスイッチング時の不要輻射を低く抑えることができる。また、前記負荷と並列に接続し前記負荷の出力電圧を検出する電圧検出手段と前記電圧検出手段の出力を判定する電圧判定手段と前記電圧判定手段の出力を前記マイクロコンピュータに入力するための絶縁手段とを備え、前記マイクロコンピュータの出力デューティーを前記電圧判定手段の出力と前記出力デューティーとの所定の関係に応じて制御することにより、電源装置の異常を検知することと正常時には安定したストリーマ放電を実現できる。
【００１１】
第２の発明は、特に、第１の発明の電圧判定手段の判定電圧値Ｖｒｅｆの最大値Ｖｒｅｆmaxを放電開始電圧Ｖｄの最小値Ｖｄmin以下と設定することにより、負荷の出力ピーク電圧と電圧検出手段と判定電圧Ｖｒｅｆのばらつきを考慮した場合にも電源装置の異常検知と正常時には確実にストリーマ放電を実現できる。
【００１２】
第３の発明は、特に、第１の発明の所定の関係をマイクロコンピュータの出力デューティーを所定の初期デューティーＤｉから階段状に所定量Ｄ＋ずつ増加し、前記出力デューティーＤが負荷の開放時にＶｒｅｆmaxに達するデューティーＤｏの最大値Ｄｏmax以内に電圧判定手段の出力が前記マイクロコンピュータに入力するとき異常検知することで、前記負荷の開放が検出可能となり、前記出力デューティーを０とすることで安全性を確保と回路素子への過大な電圧ストレスを未然に防止することができる。これにより、昇圧トランスの電圧耐量を比較的低くできるため、昇圧トランスの小型、低コスト化を実現できる。
【００１３】
第４の発明は、特に、第３の発明の所定の初期デューティーＤｉをＤｏmax以内と設定することにより、負荷の出力ピーク電圧と電圧検出手段と判定電圧Ｖｒｅｆのばらつきを考慮した場合にも負荷の開放状態を確実に検出することができる。
【００１４】
第５の発明は、特に、第３の発明の前記所定量Ｄ＋を負荷の正常時に判定電圧値Ｖｒｅｆの最小値Ｖｒｅｆminに達するデューティーＤｎの最小値ＤｎminとＤｉとで、Ｄ＋＜（Ｄｎmin−Ｄｉ）と設定することにより、負荷の出力ピーク電圧と電圧検出手段と判定電圧Ｖｒｅｆのばらつきを考慮した場合にも負荷の開放状態を確実に検出することができる。
【００１５】
第６の発明は、特に、第１の発明の所定の関係を、出力デューティーＤがＤｎminと負荷の正常時にＶｒｅｆmaxに達するデューティーＤｎの最大値Ｄｎmaxとで表せる範囲、Ｄｎmin≦Ｄ≦Ｄｎmaxにマイクロコンピュータに電圧判定手段の出力が入力したときに正常検知し、前記出力デューティーを所定の範囲で保持することにより、電源装置の正常状態を検知することができる。
【００１６】
第７の発明は、特に、第６の発明の所定の範囲を、出力デューティーＤを負荷の放電開始電圧Ｖｄの最小値Ｖｄminに達するデューティーＤｄmaxと負荷でストリーマ放電を実現するための最大デューティーＤmaxとで、Ｄｄmax≦Ｄ≦Ｄmaxと設定することにより、確実にストリーマ放電条件を満足することとなり、負荷の電極はストリーマ放電を確実に実現することができる。
【００１７】
第８の発明は、特に、第１の発明の所定の関係をマイクロコンピュータの出力デューティーがＤｎmaxを超えても電圧判定手段の出力が前記マイクロコンピュータに入力されないとき異常検知することで、電源装置の異常を確実に検出可能となり、スイッチング素子をオフすることで安全性を確保できるとともに昇圧トランスの２次巻線への電流ストレス
を未然に防止できるので、昇圧トランスの電流容量を比較的低くできるため、昇圧トランスの小型化、低コスト化を実現できる。
【００１８】
第９の発明は、特に、第１の発明の電源装置に直流電源と第１の抵抗と昇圧トランスの１次巻線とスイッチング素子とで環状に直列に接続された１次側回路に電流遮断手段を挿入した構成とすることで、１次側回路が短絡した場合に前記電流遮断手段が開放し前記負荷に出力が印加されないことにより、異常を検出することが可能となり、マイクロコンピュータから外部に異常信号を出力すること等が容易となる。
【００１９】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、この実施の形態によって本発明が限定されるものではない。
【００２０】
（実施の形態１）
図1は本発明の実施の形態1における電源装置の構成を示すブロック図である。図1において、直流電源１と第１の抵抗２と昇圧トランス３の１次巻線３ａとスイッチング素子４は環状に直列に接続されている。前記スイッチング素子４はマイクロコンピュータ１１で生成された駆動信号に応じて駆動手段４１によりオン、オフされる。また、ダイオード５のカソードは前記昇圧トランス３の１次巻線３ａの前記第１の抵抗２が接続された側に接続され、前記ダイオード５のアノードは第２の抵抗６の一方の端子に接続され、前記第２の抵抗６の他方の端子は前記昇圧トランス３の１次巻線３ａの前記スイッチング素子４に接続された側に接続されている。さらに昇圧トランス３の２次巻線３ｂの一方の端子と電源装置の負荷７に相当するパルスストリーマ放電電極の一方の端子とを接続するラインに第３の抵抗８を挿入し、負荷７と並列に接続し負荷７の出力電圧を検出する電圧検出手段９と電圧検出手段９の出力を判定する電圧判定手段１０と電圧判定手段１０の出力をマイクロコンピュータ１１に入力するための絶縁手段１２とを備えた構成となっている。
【００２１】
以上の構成において、その回路動作を図２を用いて説明する。まずマイクロコンピュータ１１から駆動信号が出力され駆動手段４１によりスイッチング素子４がオンすると、直流電源１から負荷７の容量を充電する電流と、昇圧トランス３の励磁インダクタンスに流れる電流が第１の抵抗２を介して供給される。前記負荷７の容量成分を充電する電流は、概略第１の抵抗２と第３の抵抗８の１次換算値の和と負荷容量の１次換算値との積で表される時定数に基づいて増加する。また、昇圧トランス３の励磁インダクタンスに流れる電流はスイッチング素子４のオンと同時に０から概略直線的に増加する。ここで、前記負荷容量成分を充電する電流が、前記励磁インダクタンスに流れる電流よりも速く立ち上がるように第１の抵抗２の抵抗値を選定することにより、負荷７に印加される出力電圧の立ち上がりを速くすることができる。前記励磁インダクタンスに流れる電流が増加すると、第１の抵抗２による電圧降下が増加し、昇圧トランス３の１次巻線３ａの電圧が負荷容量に充電された電圧の１次換算値より小さくなり、負荷容量の電圧、すなわち出力電圧の低下が始まる。この直後にスイッチング素子４をオフすると、前記励磁インダクタンスに流れていた電流は第２の抵抗６、ダイオード５を環流し、やがて０となる。その後、昇圧トランス３の２次巻線３ｂと負荷７の容量の共振により、図２に示すような共振が発生し、そのエネルギーは主として第２の抵抗６で消費されながら減衰することとなる。以上の一連の動作によりパルス幅が２μｓ程度の高電圧パルス出力を得ることができる。なお、図２に示した波形は、直流電源１の電圧が２８０Ｖ、第１の抵抗２の抵抗値が１５Ω、昇圧トランス３の巻線比が１／３１、同励磁インダクタンスが３７μＨ、負荷７の容量が３７ｐＦ、第２の抵抗６の抵抗値が４．７Ω、第３の抵抗８の抵抗値が１０ｋΩの場合の例である。
【００２２】
ここで、スイッチング素子４のオン幅を図２よりも小さくした場合の波形を図３に、大きくした場合の波形を図４に示す。基本動作は同様であるが、図３の場合にはスイッチン
グ素子４のオフと同時に直流電源１からのエネルギー注入が停止するため、出力電圧パルスの波高値およびパルス幅がともに図２の場合より小さくなる。逆に、図４の場合にはパルスの波高値およびパルス幅がともに図２の場合より大きくなる。
【００２３】
またパルスストリーマ放電電極に相当する負荷７が開放した場合の波形を図５に、短絡した場合の波形を図６に示す。基本動作は同様であるが、図５の場合には昇圧トランス３の２次巻線に印加される電圧は、概略昇圧トランス３の２次巻線３ｂの分布容量の１次換算値と第１の抵抗２との積で表される時定数に基づいて増加し、昇圧トランス３の２次巻線３ｂと電圧検出手段９には大きな電圧が印加される。一方、図６の場合には昇圧トランス３の２次側が概ね短絡状態となるので、昇圧トランス３の２次巻線３ｂには大きな電流が流れる。
【００２４】
図７にスイッチング素子４のオン幅に相当するマイクロコンピュータ１１の出力デューティーと電圧検出手段９の出力ピーク電圧の関係を示す。ここで電圧検出手段９は入力の高電圧に比例した低電圧化して出力する手段であり、例えば抵抗を分圧回路構成としたものであるので、負荷７の電圧は電圧検出手段９の出力に比例する。負荷７の出力ピーク電圧は概ね直流電源１の電圧と昇圧トランス３の巻数比と負荷７の容量により決まり、マイクロコンピュータ１１の出力デューティーに対して飽和特性を有する。また、負荷７の開放時には電圧検出手段９の入力電圧はマイクロコンピュータ１１の出力デューティーが同一の場合に正常時よりも大きな電圧が印加され、負荷７の短絡時には出力デューティーを増加しても電圧検出手段９に電圧は印加されない。
【００２５】
一方、負荷７に相当するパルスストリーマ放電電極がストリーマ放電を実現する条件を図８の出力電圧パルス波形を例に説明する。図８において、Ｖｄは負荷７のパルスストリーマ放電電極の放電開始電圧を、Ｔｗは負荷７の出力電圧パルスがＶｄに達している時間を示す。実験によりストリーマ放電を実現するためには負荷７の出力電圧ピークＶｏｐがＶｏｐ≧Ｖｄであり、Ｔｗ≦Ｔｗmaxであることが必要とわかっている。本実施の形態での負荷７の電極はＶｄ＝３.７ｋＶ、Ｔｗmax＝１．２μｓの特性を有するが、電極構造や環境によりＶｄ、Ｔｗmax値が変動しても、以下の制御動作とすることにより、負荷７の開放または短絡による異常時と正常時の判定、さらに正常時におけるパルスストリーマ放電を確実に実現することができる。
【００２６】
図９にばらつきを考慮した場合のマイクロコンピュータ１１の出力デューティーに対する電圧検出手段１０の出力ピーク電圧特性を示す。図９に示すとおり、負荷７の開放時と正常時にはそれぞれ最大出力、最小出力が存在する。このばらつきは主に直流電源の電源電圧１、パルスストリーマ放電を行う負荷７の経年変化や電極公差そして電圧検出手段９の部品公差や温度特性等によるものである。また、電圧判定手段１０の判定電圧値Ｖｒｅｆのばらつきを最大Ｖｒｅｆmax、最小Ｖｒｅｆminとし、このばらつきには電圧判定手段１０にコンパレータを用いる場合にはコンパレータのオフセット電圧も含まれる。したがって、電圧判定手段１０の判定電圧値Ｖｒｅｆの最大値Ｖｒｅｆmaxを放電開始電圧Ｖｄの最小値Ｖｄmin以下と設定することで、正常時には電圧判定手段１０で確実に電圧を検出することができる。そこで図９を用い、Ｖｒｅｆmax≦Ｖｄminと設定した場合の制御定数について説明する。Ｄｏmaxは開放時最小出力時に電圧検出手段９の出力ピーク電圧がＶｒｅｆmaxに達する出力デューティーを、Ｄｎminは正常時最大出力時に電圧検出手段９の出力ピーク電圧がVｒｅｆminに達する出力デューティーを、Ｄｎmaxは正常時最小出力時に電圧検出手段９の出力ピーク電圧がＶｒｅｆmaxに達する出力デューティーを、Ｄｄmaxは最小放電開始電圧Ｖｄminに達する出力デューティーを表している。
【００２７】
ここで、マイクロコンピュータ１１の出力デューティーを図１０に示すように初期デューティーＤｉから階段状にＤ＋ずつ増加し、出力デューティーＤがＤｏmax以内に電圧判
定手段１０の出力が絶縁手段１２を介してマイクロコンピュータ１１に入力するときにマイクロコンピュータ１１は負荷７が開放状態にあると判断し、出力デューティーを０にする。これによりスイッチング素子４のオン幅は０となり出力を停止することができる。このとき出力デューティーの初期デューティーＤｉをＤｉ＜Ｄｏmaxと設定し、さらにＤ＋をＤ＋＜（Ｄｎmin−Ｄｉ）とすることで負荷７の出力ピーク電圧と電圧検出手段９と判定電圧Ｖｒｅｆのばらつきを考慮した場合にも負荷７の開放状態を確実に検出することができる。この制御動作により、昇圧トランス３の２次巻線３ｂへの過大な電圧印加を未然に防止できるので、昇圧トランス３の電圧耐量を比較的低くできるため、昇圧トランス３の小型化、低コスト化を実現できる。
【００２８】
一方、図１１を用いて負荷７の正常時の判定条件と制御動作について説明する。図１１に示すようにマイクロコンピュータ１１の出力デューティーを初期デューティーＤｉから階段状にＤ＋ずつ増加し、マイクロコンピュータ１１の出力デューティーＤがＤｎmin≦Ｄ≦Ｄｎmaxの期間にマイクロコンピュータ１１に絶縁手段１２を介して電圧判定手段１０の出力が入力されたときにマイクロコンピュータ１１は電源装置が正常であると判定し、出力デューティーＤを所定の範囲内となるよう増加し保持する。次に正常時においてストリーマ放電を実現するための出力デューティーの範囲を図９、図１２を用いて説明する。図１２の横軸はマイクロコンピュータ１１の出力デューティー、縦軸は負荷７の出力パルス電圧が放電開始電圧Ｖｄに達している時間Ｔｗを示し、正常時最大出力のときの特性である。一方、図９中のＤｄmaxは出力デューティーがＤｄmaxのとき出力パルス電圧が放電開始電圧のＶｄminに到達することを意味し、図１２中のＤmaxはマイクロコンピュータ１１の出力デューティーがＤmaxのとき放電開始電圧Ｖｄmaxに達している時間がＴｗmaxであることを意味する。従って、マイクロコンピュータ１１の出力デューティーＤをＤｄmax≦Ｄ≦Ｄmaxと設定することで、負荷７の電極は負荷７の出力ピーク電圧と電圧検出手段９と判定電圧Ｖｒｅｆのばらつきを考慮した場合にもストリーマ放電を確実に実現することができる。
【００２９】
また、図１３に示すようにマイクロコンピュータ１１の出力デューティーＤがＤｎmaxを超えても電圧判定手段１０の出力がマイクロコンピュータ１１に入力されないとき、マイクロコンピュータ１１は負荷７が短絡状態または１次側回路が開放状態にあると判断でき、出力デューティーを０にする。これによりスイッチング素子４のオン幅は０となり出力を停止することができる。この制御動作により負荷７の出力ピーク電圧と電圧検出手段９と判定電圧Ｖｒｅｆのばらつきを考慮した場合にも負荷７の短絡または１次側回路の開放による異常を確実に検出でき、負荷７の短絡時に昇圧トランス３の２次巻線３ｂに流れる過大な電流を未然に防止できるので、電源装置の安全性の確保と昇圧トランス３の電流容量を比較的低くできるため、昇圧トランス３の小型化、低コスト化が実現できる。
【００３０】
以上の構成および動作により、スイッチング素子４のスイッチング速度に依存しない出力電圧パルスが得られ、出力電圧パルスの波高値およびパルス幅を制御することができる。また、第１の抵抗２によって直流電源１から供給される電流を抑制できるため、スイッチング素子４の電流容量低減ができる。さらに、第２の抵抗６とダイオード５による電流環流経路があるため、スイッチング素子４のオフ時のサージ電圧を抑制でき、スイッチング素子４に特別な高耐圧を必要とせず、不要輻射も低減できる。さらにマイクロコンピュータ１１と電圧検出手段１０により電源装置の正常検知ができ、出力デューティーＤをＤｄmax≦Ｄ≦Ｄmaxと設定することで負荷７の電極はストリーマ放電を確実に実現することができる。さらに、負荷７の開放、短絡を検知しスイッチング素子４をオフすることにより、回路素子への過大な電圧、電流ストレスを未然に防止できるとともに１次側回路の開放による異常も同一の検出手段で実現できるので小型、低コスト化が可能となる。
【００３１】
なお、本実施の形態では昇圧トランス３の１次巻線３ａと２次巻線３ｂを同極性とした
が、極性を逆としてもよい。また、スイッチング素子４は双方向スイッチとしたが、昇圧トランス３から直流電源１へ導通する片方向スイッチでもよい。また、直流電源１のプラス側ラインに第１の抵抗２を、マイナス側ラインにスイッチング素子４を挿入したが、プラス側ラインにスイッチング素子４を、マイナス側ラインに第２の抵抗６を挿入してもよく、また、いずれか一方のラインにスイッチング素子４および第１の抵抗２を直列にして挿入してもよい。更に、ダイオード５および第２の抵抗６による直列回路は、図中、上側にダイオード５が、下側に第２の抵抗６が位置するが、上下の位置が反転しても差し支えない。
【００３２】
（実施の形態２）
図１４は本発明の実施の形態２における電源装置の構成を示すブロック図である。図１４において図１と同じ構成要素については同じ符号を用い、説明を省略する。図１４において、電流遮断手段１３を直流電源１と第１の抵抗２と昇圧トランス３の１次巻線３ａとスイッチング素子４とで環状に直列に接続された１次側回路に挿入した構成とすることにより１次側回路の短絡時（例えば昇圧トランスの絶縁破壊による短絡等による）には電流遮断手段１３が例えばヒューズの場合には溶断し、１時側回路が開放状態となることで、実施の形態１に示すようにマイクロコンピュータ１１は異常を検知することができ、マイクロコンピュータ１１から外部に異常信号を出力すること等が容易となる。
【産業上の利用可能性】
【００３３】
以上のように、本発明にかかる電源装置は、電源装置の異常と正常を１つの検出手段で確実に判定することが可能であり、異常時には出力の停止、正常時には確実かつ低ノイズにストリーマ放電を実現することができるので、高い安全性、コストパフォーマンスを実現し、高電圧パルスの印加によりパルスストリーマ放電を発生させて殺菌等を行う装置を空気調和機や空気清浄機等の家電製品に適用できる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態１における電源装置の構成を示すブロック図
【図２】本発明の実施の形態１における電源装置の各部動作波形図
【図３】本発明の実施の形態１における電源装置の異なる条件下の各部動作波形図
【図４】本発明の実施の形態１における電源装置の異なる条件下の各部動作波形図
【図５】本発明の実施の形態１における電源装置の負荷が開放した場合の各部動作波形図
【図６】本発明の実施の形態１における電源装置の負荷が短絡した場合の各部動作波形図
【図７】本発明の実施の形態１における電源装置の出力デューティーと電圧判定手段の出力ピーク電圧の関係を表すグラフ
【図８】本発明の実施の形態１における電源装置のストリーマ放電を実現する条件を説明する出力パルス電圧の波形図
【図９】本発明の実施の形態１における電源装置の出力デューティーと電圧判定手段の出力ピーク電圧の関係についてばらつきを含め表すグラフ
【図１０】本発明の実施の形態１における電源装置の負荷開放時の制御動作図
【図１１】本発明の実施の形態１における電源装置の正常時の制御動作図
【図１２】本発明の実施の形態１における電源装置の出力デューティーとＴｗの関係を表すグラフ
【図１３】本発明の実施の形態１における電源装置の短絡時の制御動作図
【図１４】本発明の実施の形態２における電源装置の構成を示すブロック図
【図１５】従来の電源装置の構成を示すブロック図
【図１６】従来の電源装置の各部動作波形図
【図１７】従来の電源装置の異なる構成を示すブロック図
【符号の説明】
【００３５】
１  直流電源
２  第１の抵抗
３  昇圧トランス
３ａ  １次巻線
３ｂ  ２次巻線
４  スイッチング素子
５  ダイオード
６  第２の抵抗
７  負荷
８  第３の抵抗
９  電圧検出手段
１０  電圧判定手段
１１  マイクロコンピュータ
１２  絶縁手段
１３  電流遮断手段
４１  駆動手段
【図１】
2005124327.tif 000003
【図２】
2005124327.tif 000004
【図３】
2005124327.tif 000005
【図４】
2005124327.tif 000006
【図５】
2005124327.tif 000007
【図６】
2005124327.tif 000008
【図７】
2005124327.tif 000009
【図８】
2005124327.tif 000010
【図９】
2005124327.tif 000011
【図１０】
2005124327.tif 000012
【図１１】
2005124327.tif 000013
【図１２】
2005124327.tif 000014
【図１３】
2005124327.tif 000015
【図１４】
2005124327.tif 000016
【図１５】
2005124327.tif 000017
【図１６】
2005124327.tif 000018
【図１７】
2005124327.tif 000019