(57)【要約】  【課題】  ソース抵抗を用いず、温度センサを用いることにより、ＦＥＴが過熱して熱破壊することのない電源供給制御回路を提供する。  【解決手段】  本発明の電源供給制御回路100において、ゲートバイアス供給回路40は、ＦＥＴ11,12,〜,1nから出力され、合流した電源電流が所望の値になるように各ＦＥＴにバイアス電圧を供給する。ゲート選択制御回路60は、サーミスタ31,32,〜,3nから受け取った温度データに基づき、温度の低いＦＥＴを検出し、ゲート選択回路50を介してそのＦＥＴにより多くの電源電流が流れるように、そのＦＥＴのゲートバイアス電圧を調節させる。ゲートバイアス電圧が調節されたＦＥＴは、より多くの電源電流を流すので、前記電源電流の所望値に関し、他のＦＥＴが負担する電源電流の値は低くなり、用いられている全てのＦＥＴの温度は平均化され、ＦＥＴの熱破壊は発生しなくなる。  【選択図】  図１
2005124273.tif 000002
【特許請求の範囲】
【請求項１】
電力供給源と後続回路との間に配置され、ゲートバイアス電圧に応じた電源電流をそれぞれ出力し、出力した電源電流を合流させて後続回路に供給する複数のＦＥＴと、
合流した電源電流が所望の値になるように、複数のＦＥＴのゲートに与えるゲートバイアス電圧を設定するゲートバイアス供給回路と、
複数のＦＥＴのそれぞれに対応して配置され、複数のＦＥＴの温度を検出して温度データをそれぞれ出力する複数の温度検出素子と、
選択信号で示される選択されたＦＥＴのゲートに与えられているゲートバイアス電圧を調節し、選択されたＦＥＴに流れる電源電流を増加させるゲート選択回路回路と、
複数の温度検出素子が出力する温度データを受け取り、受け取った温度データに基づき、低い温度を示しているＦＥＴを選択し、選択したＦＥＴを示すゲート選択信号をゲート選択回路に与えるゲート選択制御回路とを有する電源供給制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源供給制御回路に関し、特に、電力供給源と後続回路との間に配置され、ゲートバイアス電圧に応じた電源電流をそれぞれ出力し、出力した電源電流を合流させて後続回路に供給する複数のＦＥＴを有する電源供給制御回路に関する。
【背景技術】
【０００２】
従来、この種の電源供給制御回路においては、大きな電力を供給するために複数のＦＥＴ（例えば、ＭＯＳＦＥＴ）を並列に接続し、各々が通過させる電流を合流させて電源電流として後続回路に供給している。この場合、同じ仕様のＦＥＴを並列に接続して使用しているが、各ＦＥＴの特性パラメータにはばらつきがあり、必ずしも同一ではない。もちろん数多くのものの中から同一の特性パラメータを有するＦＥＴを選別することも考えられるが、コストアップに繋がり好ましくない。そこで、通常の仕様の範囲のＦＥＴを使用して上述の電源供給制御回路を構成すると、一部のＦＥＴが他のＦＥＴよりも多量の電源電流を供給し、過熱し、ついには熱破壊してしまうことがある。そこで、この熱破壊を防止するために考えられたのが図３に示されるような電源供給制御回路である。この電源供給制御回路において、ＦＥＴ１１，１２，〜，１ｎは、ソース側がソース抵抗７１，７２，〜，７ｎを介して電力供給源に、ドレイン側が後続回路にそれぞれ接続されている。
【０００３】
トランジスタ４１が“オン”の状態になると、ソース抵抗７１，７２，〜，７ｎと、ゲートバイアス抵抗２１，２２，〜，２ｎと、トランジスタ４１を経由する電流が流れ、ＦＥＴ１１，１２，〜，１ｎにバイアス電圧Ｖｇｓ１，Ｖｇｓ２，〜，Ｖｇｓｎが与えられる。ＦＥＴ１１，１２，〜，１ｎにバイアス電圧Ｖｇｓ１，Ｖｇｓ２，〜，Ｖｇｓｎが与えられると、ＦＥＴ１１，１２，〜，１ｎは、電源電流を出力し、合流させて後続回路に供給する。この場合、パラメータのばらつきが原因となって、例えば、ＦＥＴ１ｎに他のものより大きな電流が流れたとすると、ソース抵抗７ｎがこれを抑圧するように働き、ＦＥＴ１ｎが熱破壊を起こすのを防止する。その他の従来例としては、送信装置の電源電池や増幅器などの制御対象に温度センサを配置して、それらの検出温度に基づいて送信装置の送信電力などを制御する技術が提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００１−２０３５９１号公報  （図４）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図３で示されるように、電源供給制御回路においてソース抵抗を用いる場合には、挿入したソース抵抗７１，７２，〜，７ｎの電流帰還によってＦＥＴの熱破壊を防止することはできるが、ソース抵抗７１，７２，〜，７ｎによるパワーロスが発生するという問題が発生する。また、特開平２００１−２０３５９１号公報に開示された技術を図３で示される電源供給制御回路に直接適用することはできない。
【０００５】
本発明は上述した問題点を解決するためになされたものであり、パワーロスを発生させるソース抵抗は用いること無く、特開平２００１−２０３５９１号公報に示されるような温度センサを用いて、電源供給制御回路の複数のＦＥＴの温度をそれぞれ検出し、各ＦＥＴの温度が平均化するように制御し、一部のＦＥＴが過熱して熱破壊を発生させることを防止できる電源供給制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決するため、本発明に係る電源供給制御回路は、電力供給源と後続回路との間に配置され、ゲートバイアス電圧に応じた電源電流をそれぞれ出力し、出力した電源電流を合流させて後続回路に供給する複数のＦＥＴと、合流した電源電流が所望の値になるように、複数のＦＥＴのゲートに与えるゲートバイアス電圧を設定するゲートバイアス供給回路と、複数のＦＥＴのそれぞれに対応して配置され、複数のＦＥＴの温度を検出して温度データをそれぞれ出力する複数の温度検出素子と、選択信号で示される選択されたＦＥＴのゲートに与えられているゲートバイアス電圧を調節し、選択されたＦＥＴに流れる電源電流を増加させるゲート選択回路回路と、複数の温度検出素子が出力する温度データを受け取り、受け取った温度データに基づき、低い温度を示しているＦＥＴを選択し、選択したＦＥＴを示すゲート選択信号をゲート選択回路に与えるゲート選択制御回路とを有する。
【０００７】
本発明は上述したように構成されているので、ゲートバイアス供給回路が合流した電源電流が所望の値になるように各ＦＥＴにバイアス電圧を供給するが、ゲート選択制御回路は、各温度検出素子から受け取った温度データから温度の低いＦＥＴを検出し、ゲート選択回路を介してそのＦＥＴにより多くの電源電流が流れるように、そのＦＥＴのゲートバイアス電圧を調節させる。ゲートバイアス電圧が調節されたＦＥＴは、より多くの電源電流を流すので、前記電源電流の所望値に関し、他のＦＥＴが負担する電源電流の値は低くなり、用いられている全てのＦＥＴの温度は平均化される。
【発明の効果】
【０００８】
以上に詳述したように本発明によれば、ゲートバイアス供給回路が合流した電源電流が所望の値になるように各ＦＥＴにバイアス電圧を供給するが、ゲート選択制御回路は、各温度検出素子から受け取った温度データから温度の低いＦＥＴを検出し、そのＦＥＴにより多くの電源電流が流れるように制御することにより、温度が高かった他のＦＥＴに流れていた電源電流が低減させられるので、用いられている全てのＦＥＴの温度は平均化され、一部のＦＥＴのみが高温度になり熱破壊を発生させるということが無くなるという効果がある。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態について図面を参照しつつ説明する。図１は、本発明の電源供給制御回路の実施の形態を示す回路図、図２は、図１の電源供給制御回路の動作例を説明するためのフローチャートである。図１で示される電源供給制御回路１００は、ＦＥＴ１１，１２，〜，１ｎと、ゲートバイアス抵抗２１，２２，〜，２ｎと、温度検出素子であるサーミスタ（あるいは、ポリシリコン抵抗など）３１，３２，〜，３ｎと、トランジスタ４１，４２と、抵抗５１，５２，５３と、ゲート選択制御回路６０とから構成されている。この場合、ＦＥＴ１１，１２，〜，１ｎは、同じ仕様で形成され、ほぼ同じ特性を有しているが若干のパラメータの相違を有し、従来方法で使用すると、一部のＦＥＴはより多くの電流が流れ、一部のＦＥＴにはより少ない電流しか流れないという現象が生じ、電流が多く流れるもののなかには、熱破壊を起すものが発生する恐れがあるものとする。
【００１０】
図１で示される電源供給制御回路１００において、上述のような仕様で形成されたＦＥＴ１１，１２，〜，１ｎは、それぞれのソースが電力供給源に接続されるとともに、それぞれのドレインが後続回路に接続されている。ＦＥＴ１１，１２，〜，１ｎは、ゲートバイアス抵抗２１，２２，〜，２ｎを介してゲートに与えられるゲートバイアス電圧に応じた電源電流（ドレイン電流）を出力し、出力した電源電流を合流させて後続回路に供給している。サーミスタ３１，３２，〜，３ｎは、それぞれＦＥＴ１１，１２，〜，１ｎに対応して装着されており、ＦＥＴ１１，１２，〜，１ｎの温度を検出して温度データを出力する。
【００１１】
ゲートバイアス供給回路４０は、トランジスタ４１と、抵抗２１，２２，〜，２ｎ，４２，４３とから構成されている。トランジスタ４１は、コレクタがＦＥＴ１１，１２，〜，１ｎのゲートに接続され、ベースが抵抗４３を介して電力供給源に接続され、エミッタが抵抗４２を介してグランドに接続されている。トランジスタ４１は、ＦＥＴ作動信号ＳＴがハイレベル（“Ｈ”）になると、“オン”状態になる。トランジスタ４１が“オン”状態になると、電力供給源からゲートバイアス抵抗２１，２２，〜，２ｎ、トランジスタ４１、および、抵抗４２を介して電流が流れ、所定のバイアス電圧がＦＥＴ１１，１２，〜，１ｎに与えられる。バイアス電圧が与えられたＦＥＴ１１，１２，〜，１ｎは、それぞれ電力供給源を用いて電源電流を出力するとともに、それぞれが出力する電源電流を合流させて後続の回路に供給する。
【００１２】
ゲート選択回路５０は、ゲート切替回路５１と、トランジスタ５２と、抵抗５３とから構成されている。ゲート切替回路５１は、共通接点Ａと、ＦＥＴ１１，１２，〜，１ｎのゲートにそれぞれ接続されたゲート接続用接点Ｂ１，Ｂ２，〜，Ｂｎとを有し、ゲート選択信号ＳＬが指示するゲート接続用接点Ｂ１，Ｂ２，〜，Ｂｎのいずれかと共通接点Ａとを接続する。トランジスタ５２は、コレクタがゲート切替回路５１の共通接点Ａに接続され、ベースが抵抗５３を介して電力供給源に接続され、エミッタがトランジスタ４１のエミッタに接続されている。ベースに印加されるゲート選択開始信号ＧＳがロウレベル（“Ｌ”）から“Ｈ”に切り替わると、トランジスタ５２は“オン”状態になる。
【００１３】
ゲート選択制御回路６０は、作動するＦＥＴ１１，１２，〜，１ｎの温度データをサーミスタ３１，３２，〜，３ｎから受け取り、受け取った温度データを比較して最も低い温度を示しているＦＥＴを検出する。この場合、サーミスタは、温度が高くなるに従って低くい抵抗値を示すので、そのサーミスタの特性を利用する。すなわち、サーミスタが示す抵抗値を測定し、抵抗値が大きいほどそのサーミスタに対応しているＦＥＴの温度レベルは低いと判定している。ゲート選択制御回路６０は、最も低い温度を示しているＦＥＴを検出すると、それまで“Ｌ”であったゲート選択開始信号ＧＳを“Ｈ”に切り替えるとともに、ゲート接続用接点Ｂ１，Ｂ２，〜，Ｂｎのうち、最も低い温度を示しているＦＥＴのゲートに接続されているゲート接続用接点と共通接点Ａとを接続するためのゲート選択信号ＳＬをゲート切替回路５１に与える。このように、ゲート切替回路５１と、トランジスタ５２と、抵抗５３とはゲート選択回路５０を構成している。
【００１４】
最も低い温度を示しているＦＥＴの電源電流を増加させる具体例として、例えば、最も低い温度を示しているのがＦＥＴ１１であるとサーミスタ３１によって検出した場合、ゲート選択制御回路６０は、ゲート選択信号ＳＬによってゲート接続用接点Ｂ１と共通接点Ａとを接続させる。この場合、ＦＥＴ１１にゲートバイアス電圧を与えるゲートバイアス抵抗２１には、２つのトランジスタ４１，５２を通る電流が流れ、他のＦＥＴよりも大きなゲートバイアス電圧が与えられる。また、トランジスタ５２から抵抗４２に流れる電流は、トランジスタ４１のエミッタ電位を若干引き上げるのでＦＥＴ１１以外のＦＥＴを流れる電源電流を若干抑圧する効果もある。すなわち、より多くの電源電流がＦＥＴ１１に流れ、他のＦＥＴに流れる電源電流が若干少なくなるように動作する。
【００１５】
上述の具体例において、ゲート選択制御回路６０がゲート選択信号ＳＬによってゲート接続用接点Ｂ１と共通接点Ａとを接続させた後に、時間が経過してＦＥＴ１１よりも所定温度以上に低いＦＥＴが検出された場合には、そのＦＥＴのゲートに接続されたゲート接続用接点を共通接点Ａに切替接続し、同様な動作を繰り返すことが好ましい。また、トランジスタ４１の働きに対するトランジスタ４２の働きを調節（補助的な役目のみをさせるためにその働きを弱める）するために、トランジスタ５２のエミッタと、トランジスタ４１のエミッタとの間に適切な値の抵抗を挿入するのも好ましい。また、この例においては、最も温度の低いＦＥＴにのみより多くの電源電流を流させるようにバイアス電圧を調整するようにしたが、最も温度の低いＦＥＴおよび次に温度の低いＦＥＴにバイアス電圧の調整を加えるようにしてもよい。この場合、ゲート選択回路５０をもう一組だけ追加する必要がある。同様にして、更にその数を増加させることも可能であることはいうまでもない。
【００１６】
次に、図１の電源供給制御回路１００の動作例について図２のフローチャートを参照して説明する。作動信号ＳＴが“Ｌ”から“Ｈ”に変化したか否かを判断する（Ｓ１１）。変化していなければ同じ動作を繰り返すが、“Ｈ”に変化した場合には、ゲートバイアス回路４０のトランジスタ４１は“オフ”から“オン”に切り替わる（Ｓ１２）。トランジスタ４１が“オン”に切り替わると、ゲートバイアス抵抗２１，２２，〜，２ｎ、トランジスタ４１、抵抗４２を通って電流が流れ、ＦＥＴ１１，１２，〜，１ｎにバイアスが与えられる。そこで、ＦＥＴ１１，１２，〜，１ｎに電源電流が流れ、合流して後続回路に供給される。
【００１７】
電源電流が後続回路に供給され始めると、ゲート選択制御回路６０は、サーミスタ３１，３２，〜，３ｎの抵抗値を取り入れ（Ｓ１３）、どのサーミスタの抵抗値が最大であるか判断する（Ｓ１４）。判断の結果、サーミスタ３１の抵抗値が最大であると判断した場合には、ゲート選択制御回路６０は、共通接点Ａと、ＦＥＴ１１のゲートに接続されたゲート接続用接点Ｂ１とを接続させるためのゲート選択信号ＳＬをゲート切替回路５１に与えるとともに、ゲート選択開始信号ＧＳを“Ｌ”から“Ｈ”に切り替える（Ｓ１５１）。また、ステップＳ１４の判断の結果、サーミスタ３２やサーミスタ３ｎの抵抗値が最大であると判断した場合、ゲート選択制御回路６０は、共通接点Ａと、ＦＥＴ１２やＦＥＴ１ｎのゲートに接続されたゲート接続用接点Ｂ２やＢｎとを接続させるためのゲート選択信号ＳＬをゲート切替回路５１に与えるとともに、ゲート選択開始信号ＧＳを“Ｌ”から“Ｈ”に切り替える（Ｓ１５２，・・・，Ｓ１５ｎ）。
【００１８】
上述のように、ゲート切替回路５１の切り替えが行われると、ゲートが共通端子Ａに接続されたＦＥＴのバイアス電流は、トランジスタ４１に流れる電流に、トランジスタ５２を流れる電流が加わり、温度が最も低かったＦＥＴがより多くの電源電流を流すように付勢される。したがって、ＦＥＴ１１，１２，〜，１ｎ間の温度差は少なくなり、温度の平均化が行われ（Ｓ１６）、過熱によるＦＥＴの破壊が防止される。その後、上述の制御は終了であるのか否かの判断を行い（Ｓ１７）、終了であれば終了するが、終了でなければ、ステップＳ１１に戻り、同様な動作を繰り返す。
【図面の簡単な説明】
【００１９】
【図１】本発明の電源供給制御回路の実施の形態を示す回路図である。
【図２】図１の電源供給制御回路の動作例を説明するためのフローチャートである。
【図３】電源供給制御回路の従来例を示す回路図である。
【符号の説明】
【００２０】
１１，１２，〜，１ｎ  ＦＥＴ、２１，２２，〜，２ｎ  ゲートバイアス抵抗、３１，３２，〜，３ｎ  サーミスタ、４０  ゲートバイアス供給回路、４１，５２  トランジスタ、４２，４３，５３  抵抗、５０  ゲート選択回路、５１  ゲート切替回路、６０  ゲート選択制御回路、１００  電源供給制御回路、ＳＴ  ＦＥＴ作動信号、ＳＬ  ゲート選択信号、ＧＳ  ゲート選択開始信号。
【図１】
2005124273.tif 000003
【図２】
2005124273.tif 000004
【図３】
2005124273.tif 000005