(57)【要約】【課題】  基板一表面の全体に高品質なＳＯＩ層およびＢＯＸ層を有し、かつ、ＳＯＩ層およびＢＯＸ層の膜厚選択範囲が広いＳＯＩ基板の製造方法を提供する。特に多孔質層を酸化する工程において多孔質の表面が閉塞しないＳＯＩ基板の製造方法を提供する。【解決手段】  半導体基板１の表面近傍に、第１の微細孔２’を有する第１の微細孔構造層２とその下に配置されていて第１の微細孔２’から分岐した複数の第２の微細孔３’を有する第２の微細孔構造層３とを形成する微細孔構造層形成工程と、第２の微細孔構造層３を酸化して酸化物層４を形成する酸化工程と、第１の微細孔構造層２の第１の微細孔２’を封止する封止工程と、を含むＳＯＩ基板の製造方法。【選択図】  図１
2005191456.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面近傍に、第１の微細孔を有する第１の微細孔構造層と該第１の微細孔構造層の下に配置されていて前記第１の微細孔から分岐した複数の第２の微細孔を有する第２の微細孔構造層とを形成する微細孔構造層形成工程と、前記第２の微細孔構造層を酸化して酸化物層を形成する酸化工程と、前記第１の微細孔構造層の前記第１の微細孔を封止する封止工程と、を含むことを特徴とするＳＯＩ基板の製造方法。
【請求項２】
前記微細孔構造層形成工程が陽極化成工程であり、該陽極化成工程が前記第１の微細孔構造層を形成する第１の陽極化成工程と、前記第２の微細孔構造層を形成する第２の陽極化成工程とを含み、前記第１の陽極化成工程の電流密度よりも前記第２の陽極化成工程の電流密度が大きいことを特徴とする、請求項１記載のＳＯＩ基板の製造方法。
【請求項３】
前記微細孔構造層形成工程が陽極化成工程であり、前記半導体基板として前記表面の近傍に前記半導体基板の内部と比抵抗が異なる表面近傍層を有するものを使用し、前記陽極化成工程により前記表面近傍層より厚い多孔質層を形成することで該多孔質層を構成する前記第１の微細孔構造層及び第２の微細孔構造層を形成することを特徴とする、請求項１記載のＳＯＩ基板の製造方法。
【請求項４】
前記多孔質層を形成する際の電流密度を一定に維持することを特徴とする、請求項３記載のＳＯＩ基板の製造方法。
【請求項５】
前記表面近傍層が半導体基板上でのエピタキシャル成長によって形成されたものであることを特徴とする、請求項４記載のＳＯＩ基板の製造方法。
【請求項６】
前記表面近傍層が半導体基板へのイオン注入を含む工程によって形成されたものであることを特徴とする、請求項４記載のＳＯＩ基板の製造方法。
【請求項７】
前記表面近傍層が半導体基板のドーパントの熱拡散を含む工程によって形成されたものであることを特徴とする、請求項４記載のＳＯＩ基板の製造方法。
【請求項８】
前記第１の微細孔構造層の孔壁厚さＤ１が前記第２の微細孔構造層の孔壁厚さＤ２に対して
Ｄ１＞Ｄ２
の条件を満たすことと、
前記第１の微細孔構造層の厚さｔ１が前記第２の微細孔構造層の孔壁厚さＤ２に対して
ｔ１＞Ｄ２
の条件を満たすことと、
前記第１の微細孔構造層の孔径φ１が前記第２の微細孔構造層の孔壁厚さＤ２に対して
φ１＜（Ｘ−１）×Ｄ２
（Ｘは、前記半導体基板を構成する半導体の酸化に伴う膜厚増加係数）
の条件を満たすことと、
を特徴とする、請求項１〜７のいずれか記載のＳＯＩ基板の製造方法。
【請求項９】
前記酸化工程が酸化種を含むガス雰囲気中での熱酸化工程であることを特徴とする、請求項１〜８のいずれか記載のＳＯＩ基板の製造方法。
【請求項１０】
前記酸化工程が前記第１の微細孔構造層の第１の微細孔を介して導入された酸化種によって前記第２の微細孔構造層の略全体を酸化する酸化工程であることを特徴とする、請求項１〜９のいずれか記載のＳＯＩ基板の製造方法。
【請求項１１】
前記酸化工程の後、前記封止工程の前に、前記第１の微細孔構造層の少なくとも上表面の酸化膜を除去する酸化膜除去工程を実施することを特徴とする、請求項１〜１０のいずれか記載のＳＯＩ基板の製造方法。
【請求項１２】
前記酸化膜除去工程が前記第１の微細孔構造層の上表面に加えて前記第１の微細孔構造層の第１の微細孔の内壁の少なくとも一部の酸化膜を除去する酸化膜除去工程であることを特徴とする、請求項１１記載のＳＯＩ基板の製造方法。
【請求項１３】
前記封止工程が非酸化性雰囲気中での熱処理工程であることを特徴とする、請求項１〜１２のいずれか記載のＳＯＩ基板の製造方法。
【請求項１４】
前記熱処理工程における前記雰囲気中に半導体化合物ガスを添加することを特徴とする、請求項１３記載のＳＯＩ基板の製造方法。
【請求項１５】
前記封止工程が半導体エピタキシャル成長工程であることを特徴とする、請求項１〜１２のいずれか記載のＳＯＩ基板の製造方法。
【請求項１６】
前記封止工程の後に半導体エピタキシャル成長工程を実施することを特徴とする、請求項１〜１４のいずれか記載のＳＯＩ基板の製造方法。
【請求項１７】
請求項１から１６のいずれかの製造方法で製造されたことを特徴とするＳＯＩ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板およびＳＯＩ基板の製造方法に関するものであり、特にＢＯＸ（Ｂｕｒｉｅｄ  ＯＸｉｄｅ）層として多孔質半導体酸化膜を有するＳＯＩ基板およびその製造方法に関するものである。通常、ＳＯＩはＳｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒを指すが、本願ではＳＯＩはＳｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｎ  Ｉｎｓｕｌａｔｏｒを意味するものである。
【背景技術】
【０００２】
従来のＳＯＩ基板の作製技術としては、酸素イオンをシリコン基板中にイオン注入するＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）法や、２枚のシリコン基板を絶縁膜を介して貼り合わせた後に一方の基板を薄膜化する貼り合わせ法が知られている。貼り合わせ法の例としては、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ  Ｌａｙｅｒ  ＴＲＡＮｓｆｅｒ）法や、Ｓｍａｒｔ−Ｃｕｔ法等がある。
【０００３】
しかしながら、ＳＩＭＯＸ法は基板表面からのイオン注入によってＢＯＸ層を形成するために、次のような問題を有している。すなわち、ＢＯＸ層を厚くしようとするとドーズ量が増大して生産性が低下する問題や、ＢＯＸ層を薄くしようとするとドーズ量の不足によりＢＯＸ層に不完全な部分が生じて絶縁性が低下する問題が生じる。
【０００４】
一方、貼り合わせ法では、埋め込み酸化膜はシリコンの熱酸化によって形成されるために、ＳＩＭＯＸ法が有する問題は生じないが、次のような別の問題が生じる。すなわち、原料基板が２枚必要であるためにコストが増大する。また、貼り合わせ時に貼り合わせが不完全な領域が生じると、完成したＳＯＩ基板にボイドと呼ばれる欠陥部分が生じる。さらには、一方の基板を薄膜化した後に表面を平坦化するために、タッチポリッシュと呼ばれる研磨工程や水素アニール工程のような表面平坦化工程が必要になるといった問題である。
【０００５】
これらの技術とは異なる発案による技術として、シリコン基板の表面近傍に陽極化成その他の手段により微細な構造を作成し、これを利用してシリコン基板内部を酸化して絶縁層を形成し、シリコン基板から電気的に分離されたシリコン単結晶層またはシリコン単結晶島を表面に形成することによりＳＯＩ構造を形成する技術が提案されている。それらの技術を分類して以下に挙げる。
【０００６】
（１）微細構造として多孔質シリコンを用いるもの：例えばＫ．Ｉｍａｉ，Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ２４（１９８１）ｐ．１５９や、秋野による特開平７−１８３３７２号公報等、
（２）微細構造として下部の幅が広いトレンチ構造を用いるもの：例えば高須による特開平５−２４３５３６号公報等、
（３）微細構造として柱状構造を用いるもの：例えば鈴木による特許３３０２２２８等。
【０００７】
上記（１）の例としては、例えば今井により報告されたＦＩＰＯＳ（Ｆｕｌｌｙ  Ｉｓｏｌａｔｉｏｎ  ｂｙ  Ｐｏｒｏｕｓ  Ｓｉｌｉｃｏｎ）法がある（Ｋ．Ｉｍａｉ，Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ２４（１９８１）ｐ．１５９）。これは、シリコン基板をフッ化水素酸溶液中で陽極化成反応を行うことでシリコン基板を局所的に多孔質化した後、その多孔質シリコンを酸化して島状のシリコン部からなるＳＯＩ構造を形成する方法である。
【０００８】
また、上記（１）の別の例として、秋野による特開平７−１８３３７２号公報に記載の技術が考案されている。図６（ａ）〜（ｅ）の工程図を用いて、特開平７−１８３３７２号公報の技術を同公報の記載に基づき説明する。特開平７−１８３３７２号公報の技術においては、シリコンウェハ５０１を洗浄した後、陽極化成を行い多孔質シリコン５０２を形成した。この時の多孔質シリコン５０２の厚さは３０００Åであった。次に多孔質シリコン５０２上にシリコンのエピタキシャル成長を行い０．５μｍのエピタキシャル層５０３を形成する。次にエピ表面に３５０Åの熱酸化膜５０４を成長させ、その上に減圧ＣＶＤ法によりＳｉＮ膜５０５を１５００Å堆積させた。ホトリソグラフィの技術を用いてレジストパターンを形成し、素子の分離領域のＳｉＮ膜５０５をプラズマエッチングにより除去した。その後、表面に表われた熱酸化膜５０４を除去し、分離領域のエピタキシャル層５０３の表面を露出させた。次にエピタキシャル層５０３の表面を２０００Åエッチングして溝を形成した。その後、このウェハを酸素雰囲気中で熱酸化を行い分離領域に熱酸化膜を形成した。この際、多孔質シリコン５０２は単結晶シリコン５０３と比べ約１００倍以上の酸化速度があることを利用し、多孔質シリコン層を全て熱酸化することにより、多孔質シリコン酸化膜５０６とした。熱酸化を行うことで多孔質シリコンの体積は約２倍となったため、エピタキシャル層下の多孔質シリコン酸化膜５０６は６０００Åの厚さとなった。そしてＳｉＮ膜５０５とその下にある３５０Åの熱酸化膜５０４の除去を行った。以上の方法により６０００Åの絶縁膜となる多孔質シリコン熱酸化膜５０６上に５０００Åのエピタキシャル層５０３の島を残すことが可能となりＳＯＩ基板を作ることができた。なお、ここで得られた絶縁膜として用いられている多孔質シリコンを熱酸化した膜５０６も、フッ化水素酸でのエッチングレートは通常のバルクシリコンを熱酸化して形成した酸化膜と同程度の値を示し、インシュレータとして十分な品質を示した旨が特開平７−１８３３７２号公報に記載されている。
【０００９】
ＦＩＰＯＳ法においては、シリコン層の底部に突起が発生すること、下地酸化膜の厚さが５μｍ以上になるため基板に大きな反りが発生することなどの問題点が有本により指摘されている（「シリコンの科学」、１９９６、株式会社リアライズ社、４４６頁）。これは、島状のシリコン部の周囲表面から陽極化成による多孔質化を開始し、多孔質化が深く進行するのに伴って島状シリコン部の下部に多孔質層が形成されることによって島状のシリコン部が分離される製造方法であるため、実用的な範囲を持った島状部を分離するためには、厚さの厚い（例えば５μｍ以上の）多孔質層を形成する必要があるためである。
【００１０】
特開平７−１８３３７２号公報は、前述のＦＩＰＯＳ法の問題点（シリコン層の底部の突起および酸化膜が厚いことに起因する反りの問題）は解決しているものの、多孔質層を酸化するためにエピタキシャル層をパターニングして部分的に除去する必要があるため、得られるＳＯＩ構造は部分的な構造であって、基板全面にＳＯＩ構造を形成することができないという点で従来のＦＩＰＯＳ法と同様の問題点を有する。また、部分的構造を形成するためにパターニングを含むマスク形成工程が必要となり、製造コストの上昇を招くという問題がある。
【００１１】
上記（２）の例として、高須による特開平５−２４３５３６号公報の技術がある。同技術においては、レジストのパターンに従ってトレンチを形成し、さらに結晶依存度の大きいエッチング液を用いてトレンチを深くした部分を横方向にエッチング除去し、シリコン単結晶島を形成する。次いで熱酸化によりトレンチ内部にシリコン酸化膜を成長させ、このシリコン酸化膜によってトレンチにより囲まれたシリコン単結晶島をシリコン基板から完全に絶縁分離する方法である。特開平５−２４３５３６号公報の技術の場合も前述の特開平７−１８３３７２号公報の場合と同様に、得られるＳＯＩ構造は部分的な構造であって、基板全面にＳＯＩ構造を形成することができないという問題点を有する。また、パターニングを含むマスク形成工程が必要となり、製造コストの上昇を招くという問題がある。
【００１２】
上記（３）の例として特許第３３０２２２８号公報に記載の技術がある。この技術は半導体基板の表面に柱状構造を作成し、これを加工することによってＳＯＩ基板を作成する技術である。特許第３３０２２２８号公報の記載を以下に引用する。また、特許第３３０２２２８号公報の図１を本願の図７として引用する。
【００１３】
「［００１４］以下、本発明の実施形態を図面を参照して具体的に説明する。
（第１の実施形態）図１は本発明にかかるＳＯＩ基板の作製方法の一例を示す図である。
［００１５］図１（Ａ）において、１０は不純物濃度が１０１９ｃｍ−３、面方位（１００）、厚さ５００μｍの５インチｐ型シリコン基板を示す。このシリコン基板１０に陽極化成処理を施すことにより多孔質化して、膜厚約１０ｎｍ、微細孔径（間隙）約０．３μｍであるポーラスシリコンの頭部１１ａを形成し、続けて電流密度を変えて再び陽極化成処理を施して、膜厚約１μｍ、微細孔径（間隙）約２μｍであるポーラスシリコンの柱状部１１ｂを形成した。このようにして、図１（Ｂ）に示すように、シリコン基板１０に頭部１１ａおよび柱状部１１ｂを有する複数の柱からなるポーラスシリコン層を形成した。
［００１６］このとき、ポーラスシリコン層の形成は、シリコン基板１０を陽極にし、白金対向電極を陰極にして、電解液としてフッ酸溶液（４９％ＨＦ：９９％Ｃ２Ｈ５ＯＨ＝２：３）を１／１０に希釈したものを用いた陽極化成処理により行った。陽極化成処理は、定電流電圧源を使用し、電流はマルチメータでモニタしながら実施し、頭部１１ａ形成は電流密度１ｍＡ／ｃｍ２  で６秒間暗中において行い、柱状部１１ｂ形成は電流密度５０〜１００ｍＡ／ｃｍ２で１２分間暗中において行った。なお、本実施形態では、ポーラスシリコン層の頭部１１ａおよび柱状部１１ｂの膜厚と孔径を化成時間およびフッ酸濃度により制御した例について説明しているが、シリコン基板の不純物濃度を変化させることによりポーラスシリコン層の頭部１１ａおよび柱状部１１ｂの膜厚と孔径を制御してもよい。
［００１７］次いで、このシリコン基板に熱酸化処理を施してポーラスシリコン層の柱状部１１ｂを酸化膜に変換した。このときの熱酸化処理条件は、ウェットなＯ２：Ｎ２＝５０ｍｌ／ｍｉｎ：１０００ｍｌ／ｍｉｎ雰囲気において、９００℃、４０分間とした。熱酸化処理においては、酸素がポーラスシリコン層の頭部１１ａの孔を通過して柱状部１１ｂに供給され、図１（Ｃ）に示すように、柱状部１１ｂを熱酸化膜にして柱状部１１ｂの間隙を塞いだ。また、熱酸化処理によりポーラスシリコン層の頭部１１ａは熱酸化膜１２上に浮遊した状態となるが、このとき頭部１１ａのシリコン結晶は依然として結晶性が保たれており、また結晶方位も（１００）方向と変化はなかった。なお、この熱酸化処理の際に、ポーラスシリコン層の頭部１１ａの表面でも同時に熱酸化が進行し、シリコンからＳｉＯ２に変化し、このときの体積膨張により頭部の微細孔が塞がってしまい、ポーラスシリコン層の柱状部１１ｂへの酸素の供給が途絶えることがある。しかしながら、上述した熱酸化条件においては、このような現象は生じなかった。
［００１８］次いで、図１（Ｄ）に示すように、シリコン基板表面の酸化膜を希フッ酸中で除去し、これをガス圧７００Ｔｏｒｒの水素ガス中で、温度１１５０℃で１時間アニールした。このとき、ポーラスシリコン層の頭部１１ａのシリコン結晶の自然酸化膜が除去されて、シリコン結晶中にドープされていたボロンが表面から解離した。このときのシリコン結晶中のボロン濃度は、１０１９／ｃｍ３から約１０１５／ｃｍ３までに減少した。さらに、上記水素ガス中の高温アニールにより、シリコン結晶が熱酸化膜１２の表面に流動して表面が平坦化された。
［００１９］最後に、図１（Ｅ）に示すように、ＳｉＨ２Ｃｌ２ガスとＨ２ガスの混合ガスを用いて９００℃でＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、平坦化されたシリコン結晶上にエピタキシャル成長させ、厚さ１００ｎｍのシリコン単結晶薄膜１３を形成してＳＯＩ基板を作製した。
［００２０］このＳＯＩ基板は、全体で厚さが約５００μｍであり、さらに従来の方法で作製されたＳＯＩ膜の厚さよりも薄い、厚さ５０ｎｍ以下の膜を作製することができた。また、シリコン単結晶薄膜１３の厚さのバラツキを半導体基板にできる干渉縞により調べたところ、±１０％に入る膜厚はウエハ面内１００箇所の測定点に対して、９０％程度であり非常に厚さのバラツキが小さかった。また、シリコン単結晶薄膜１３には、欠陥は多くは確認されなかった。」
この特許第３３０２２２８号公報に記載の技術は、図８を用いて説明する次のような問題点を有している。即ち、特許第３３０２２２８号公報の技術における柱の頭部１１ａの幅をＷ１とし、頭部の間隔をＬ１とする。同様にして柱の柱状部１１ｂの幅をＷ２とし、柱状部の間隔をＬ２とする。同技術の内容からして、
Ｌ１＜Ｌ２                      （式１）
Ｗ１＞Ｗ２                            （式２）
Ｌ１＋Ｗ１＝Ｌ２＋Ｗ２＝Ａ（一定）           （式３）
となるのは明らかである。
【００１４】
ここで、柱状部１１ｂをすべて酸化すると、シリコンの体積膨張により酸化後の柱状部１１ｂの幅Ｗ２ｏｘは、２．２２×Ｗ２となる。特許第３３０２２２８号公報によれば、このとき柱状部１１ｂの間隙が塞がれているので、
Ｗ２ｏｘ＝２．２２×Ｗ２＝Ａ               （式４）
の関係が成り立つ。
【００１５】
一方、柱状部１１ｂをすべて酸化する酸化工程は、柱状部１１ｂの両側からそれぞれＷ２／２の厚さのシリコンを酸化するのと等価であり、そのとき同時に頭部１１ａも両側からそれぞれＷ２／２の厚さのシリコンが酸化される。よって、酸化後の頭部１１ａの幅Ｗ１ｏｘは、
Ｗ１ｏｘ＝Ｗ１−Ｗ２＋２．２２×Ｗ２＝Ｗ１−Ｗ２＋Ａ        （式５）
となる。
【００１６】
ここで式２からＷ１＞Ｗ２すなわちＷ１−Ｗ２＞０なので、
Ｗ１ｏｘ＝Ｗ１−Ｗ２＋Ａ＞Ａ                          （式６）
となる。図８から明らかなように、酸化工程後の頭部１１ａの幅Ｗ１ｏｘがＡよりも大なることは現実には不可能であり、実際には酸化工程が完了する前に隣り合った頭部１１ａ同士が体積膨張により接触してしまうことを意味している。
【００１７】
すなわち、頭部１１ａと柱状部１１ｂの幅および間隔をどのように設定したとしても、また、どのような酸化条件を用いたとしてもＷ１＞Ｗ２である限り柱状部１１ｂの酸化が完了する前に頭部１１ａの酸化による体積膨張で柱状部１１ｂ間の間隙が閉塞されることを意味する。特許第３３０２２２８号公報に記載されているように、頭部の微細孔が塞がってしまうと柱状部１１ｂへの酸素の供給がなされないので、柱状部１１ｂを十分に酸化することができない。
【００１８】
特許第３３０２２２８号公報の第１の実施形態においてはこのような柱状部１１ｂ間の間隙の閉塞現象が生じなかったと記載されているが、以上検討したように、特許第３３０２２２８号公報の技術を実施する平均的な形態においては、柱状部１１ｂ間の間隙閉塞の問題が生じるおそれは非常に高いと考えられる。
【００１９】
ここで、特許第３３０２２２８号公報の第１の実施形態についてさらに検討を進める。特許第３３０２２２８号公報によれば、柱状部１１ｂをすべて酸化したとき柱状部１１ｂの間隙が塞がれるとされているが、頭部１１ａを基板部分から絶縁分離するという目的から考えると、必ずしも柱状部１１ｂの間隙が塞がれている必要はないと考えることもできる。なぜならば、間隙部が真空あるいは何らかの気体で充填されていたとしても電気的な絶縁性は確保されるからである。この場合、先の検討における式４の制約がなくなる。体積膨張係数２．２２を文字Ｘで表すと、柱状部１１ｂをすべて酸化したあとの頭部１１ａの幅Ｗ１ｏｘは、
Ｗ１ｏｘ＝Ｗ１−Ｗ２＋２．２２×Ｗ２＝Ｗ１+（Ｘ−１）×Ｗ２    （式７）
となる。
【００２０】
このとき、頭部１１ａの間隙部が閉塞しないための条件はＷ１ｏｘ＜Ａなので、
Ｗ１ｏｘ＝Ｗ１+（Ｘ−１）×Ｗ２＜Ａ                            （式８）
さらに、図６からＡ−Ｗ１＝Ｌ１なので、
Ａ−Ｗ１＝Ｌ１＞（Ｘ−１）×Ｗ２                        （式９）
を得る。
【００２１】
すなわち、特許第３３０２２２８号公報の第１の実施形態においては、酸化後に柱状部１１ｂの間隙が塞がれない場合を考慮したとしても、頭部１１ａ部分の酸化工程中の閉塞を回避するためには、酸化前の頭部１１ａの間隙が式９に示す条件を満たしていなければならないことを意味する。
【００２２】
式９は、柱状部１１ｂの幅に応じて頭部１１ａの間隙がある値よりも広くなければならないことを意味する。しかしながら、頭部１１ａの間隙を広くすることは、図７（Ｄ）において表面に露出した熱酸化膜１２部分が大きくなり、シリコン結晶部分が小さくなることとなり、水素ガス中の高温アニールによる表面平坦化が困難になる恐れがある。すなわち、小面積のシリコン結晶部（頭部１１ａ）が大面積の熱酸化膜１２の露出部に流動する必要があるので、熱酸化膜１２の露出部すべてをシリコン結晶でおおって平坦化することができなかったり、平坦化が達成された場合であってもシリコン結晶中に結晶欠陥が生じる恐れがあり、高品質で均一なシリコン単結晶薄膜を形成するための阻害要因となりうるという問題が生じる。
【００２３】
特許第３３０２２２８号公報においては、この問題を回避しうると考えられる第２の実施形態としてＳＯＧ（スピン・オン・グラス）等の酸化剤を柱の間に充填する手段を用いる形態が開示されているものの、この場合はＳＯＧの塗布工程が必要となりコストの増大を招く等の問題が生じる。特許第３３０２２２８号公報においては、上記式６に至る考察で明らかな問題点を解決する方法として例えば柱状構造以外の微細構造を用いる等の技術的思想については、示唆されていない。
【特許文献１】特開平７−１８３３７２号公報
【特許文献２】特開平５−２４３５３６号公報
【特許文献３】特許第３３０２２２８号公報
【非特許文献１】Ｋ．Ｉｍａｉ，Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ２４（１９８１）ｐ．１５９
【非特許文献２】「シリコンの科学」、１９９６、株式会社リアライズ社、４４６頁
【発明の開示】
【発明が解決しようとする課題】
【００２４】
本発明は上記背景技術で述べた各種ＳＯＩ製造方法の問題点を解決し、基板一表面の全体に高品質なＳＯＩ層およびＢＯＸ層を有し、かつ、ＳＯＩ層およびＢＯＸ層の膜厚選択範囲が広いＳＯＩ基板の製造方法を提供することを課題とする。特に頭部を有する柱状構造を用いた特許第３３０２２２８号公報の技術における酸化工程中の閉塞現象を解決するために、頭部を有する柱状構造を用いた方法とは異なる技術を提供することを課題とする。
【課題を解決するための手段】
【００２５】
本発明は、上記課題を解決するための手段として、
半導体基板の表面近傍に、第１の微細孔を有する第１の微細孔構造層と該第１の微細孔構造層の下に配置されていて前記第１の微細孔から分岐した複数の第２の微細孔を有する第２の微細孔構造層とを形成する微細孔構造層形成工程と、前記第２の微細孔構造層を酸化して酸化物層を形成する酸化工程と、前記第１の微細孔構造層の前記第１の微細孔を封止する封止工程と、を含むことを特徴とするＳＯＩ基板の製造方法、
を提供する。
【発明の効果】
【００２６】
本発明によれば、酸素イオン注入工程や貼り合わせ工程を実施せずにＳＯＩ基板を得ることができるため、前述のＳＩＭＯＸ法や貼り合わせ法の課題を解決することができるという効果が得られる。すなわち、ＢＯＸ層形成にイオン注入工程を用いないので、ＳＩＭＯＸ法が抱えるＢＯＸ層厚さの制御性の問題点を解決する効果が得られる。また、貼り合わせ工程を用いないため、貼り合わせ法が抱えるボイド欠陥の問題点を解決する効果が得られる。
【００２７】
また、本発明によれば、基板全面に第２の多孔質シリコン層を形成し、基板全面の前記第２の多孔質シリコン層を酸化して基板全面にＢＯＸ層を得ることができるため、特開平７−１８３３７２号公報他や従来のＦＩＰＯＳ法が有するような部分的なＳＯＩ構造しか得られないという問題点を解決する効果が得られる。
【００２８】
さらに、本発明によれば、頭部を有する柱状構造を用いずに「半導体基板の表面近傍に、第１の微細孔を有する第１の微細孔構造層と該第１の微細孔構造層の下に配置されていて前記第１の微細孔から分岐した複数の第２の微細孔を有する第２の微細孔構造層とを形成する微細孔構造層形成工程」を用いることにより、特許第３３０２２２８号公報において生じる酸化工程中の表層による閉塞の問題を解決するという効果を奏する。
【発明を実施するための最良の形態】
【００２９】
以下に、半導体としてシリコンを用いた本発明の実施の形態を、図１および図２を用いて説明する。図２は本発明のＳＯＩ基板の製造方法の一実施形態の工程の概略を示す工程フロー図であり、図１はその詳細を説明するための工程断面図である。
【００３０】
図２に示されているように、本実施形態では、先ず微細孔構造層形成工程としての陽極化成工程を行い、その後に酸化工程を行い、その後に酸化物除去工程を行い、その後に封止工程を行い、その後にエピタキシャル成長工程を行う。
【００３１】
先ず、図１（ａ）に示されているように、半導体基板１を用意する。半導体基板１としては、ドーバントとしてボロンが添加されたシリコン単結晶基板を用いるのが好適である。
【００３２】
次に、図１（ｂ）に示されているように、陽極化成工程を行って、シリコン基板１の表面近傍に第１の多孔質シリコン層２と該第１の多孔質シリコン層２の下の第２の多孔質シリコン層３とを形成する。陽極化成工程は、フッ酸とエタノールの混合液中でシリコン基板１を陽極として電圧を印加し電流を流すことで行われ、シリコン基板１の表面近傍に例えば１０１１個／ｃｍ２程度の密度で数ｎｍの径の微細孔を形成することができる。反応は微細孔の先端（奥底）で起こるために、微細孔はシリコン基板１の内部に進行し、結果として多孔質シリコン層２，３が形成される。
【００３３】
本発明の陽極化成工程においては、シリコン基板１の表面に近い方に第１の多孔質シリコン層２を形成し、また、第１の多孔質シリコン層２の下（即ちシリコン基板１の表面から遠い方）に第２の多孔質シリコン層３を形成する。即ち、第１の多孔質シリコン層２はシリコン基板１の表面からシリコン基板中に侵入した第１の微細孔２’を有する微細孔構造層である。また、第２の多孔質シリコン層３は第１の多孔質シリコン層２の第１の微細孔２’に連通し該第１の微細孔の底部から分岐した複数の第２の微細孔３’を有する微細孔構造層（多孔質層）である。これらの微細孔構造を実現する複数の方法については後述する。
【００３４】
引き続きおこなわれる酸化工程において第２の多孔質シリコン層３は全体が酸化されてシリコン酸化物層４を形成する（図１（ｃ）参照）ので、その際に容易に全体の酸化が行われるようにするために、第２の多孔質シリコン層３は多孔度を高くする事が望ましい。多孔度は、例えば、従来のＦＩＰＯＳプロセスで好適とされている５６％前後またはそれよりも高くするのが望ましい。また、第２の多孔質シリコン層３は最終的にシリコン酸化物層４としてＳＯＩ構造のＢＯＸ層を形成するため、酸化工程による体積膨張を勘案した上で、所望の厚さのＢＯＸ層が得られる厚さとするのが望ましい。
【００３５】
多孔質シリコン層の構造は、孔径等については陽極化成工程の溶液の濃度、電流密度およびシリコン基板１の比抵抗等により制御することができ、また、厚さについては陽極化成工程の処理時間等により制御することができる。尚、本発明を実施する上で最良と考えられる第１の多孔質シリコン層２および第２の多孔質シリコン層３の構造に関する好適な条件については後述する。
【００３６】
本発明の第１及び第２の微細孔構造層を形成する陽極化成工程においては、電流の制御特に電流密度の制御により多孔質構造を制御するのが好適である。すなわち、まず初めに低い電流密度値で陽極化成処理して所望の厚さの第１の多孔質シリコン層２を形成した後、高い電流密度値に変更して所望の厚さの第２の多孔質シリコン層３を形成することができる。ここで用いる具体的な電流値は、後述の第１の多孔質シリコン層２および第２の多孔質シリコン層３の構造（孔径、孔壁厚さ等の関係）に関する好適な条件を満足するように設定されるのが望ましい。
【００３７】
本発明の第１及び第２の微細孔構造層を形成する陽極化成工程においては、シリコン基板１の表面近傍の第１の多孔質シリコン層２を形成すべき厚さ部分に、それより内側の内部とは比抵抗が異なる表面近傍層を予め作り込んでおき、一定の電流密度を印加して前記表面近傍層の厚さよりも厚い多孔質層を形成することによっても、第１の多孔質シリコン層２および第２の多孔質シリコン層３を形成することが可能である。表面近傍層は、シリコン基板でのエピタキシャル成長により、或いは半導体基板へのイオン注入を含む工程により、或いは半導体基板へのドーパントの熱拡散を含む工程により、形成することができる。
【００３８】
本発明においては、陽極化成工程を用いて第１の多孔質シリコン層２および第２の多孔質シリコン層３を形成するにあたっての各種手段は何ら限定されるものではなく、例えばＶ．Ｃｈａｍａｒｄ等の報告によるＰａｒａｓｉｔｉｃ  Ｓｕｒｆａｃｅ  Ｆｉｌｍと称される構造（Ｖ．Ｃｈａｍａｒｄ，Ｇ．Ｄｏｌｉｎｏ，Ｆ．Ｍｕｌｌｅｒ；Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｉｓｉｃｓ；１９９８）や類似の低多孔度構造を第１の多孔質シリコン層２として用いても良い。
【００３９】
次に、図１（ｃ）に示されているように、酸化工程により第２の多孔質シリコン層３を酸化して、シリコン酸化物層４を形成する。本発明の酸化工程としては、第１の多孔質シリコン層２の第１の微細孔２’を介して第２の多孔質シリコン層３に酸化種を導入して第２の多孔質シリコン層３の酸化を進行する過程が容易に実現することが望ましい。そのため、第１の多孔質シリコン層２の孔を容易に通過することができる酸素ガスまたは水蒸気等を含む酸化雰囲気ガス中で加熱する熱酸化工程を用いるのが好適である。本発明の酸化工程においては、第２の多孔質シリコン層３の全体を酸化する事が望ましいが、ＳＯＩ基板のＢＯＸ層として必要な機能すなわち電気的絶縁特性を低下させるものでなければ、局所的な非酸化シリコンが残ってもかまわない。
【００４０】
次に、図１（ｄ）に示されているように、第１の多孔質シリコン層２の孔を封止する封止工程に先立って、第１の多孔質シリコン層２の少なくとも上表面のシリコン酸化膜５を除去する酸化膜除去工程、または第１の多孔質シリコン層２の上表面上および孔内壁上の少なくとも一部のシリコン酸化膜５を除去する酸化膜除去工程を実施するのが望ましい。これは、前述の酸化工程において、第２の多孔質シリコン層３の酸化と同時に第１の多孔質シリコン層２の上表面および第１の微細孔の内壁においても酸化が進行しシリコン酸化膜５が形成されるが、これらのシリコン酸化膜５は次におこなわれる第１の多孔質シリコン層２の孔を封止する封止工程やその後に実施しうるシリコンエピタキシャル成長工程において円滑な封止工程及び成長工程の進行を妨げる要因となりうるためである。酸化膜除去工程としては、例えば希フッ酸溶液のようなエッチング能力のある流体（液体または気体）を第１の多孔質シリコン層２の上表面に作用する方法が望ましい。この際、液体の場合は毛細管現象により、気体の場合は拡散によりエッチング成分が第１の多孔質シリコン層２の第１の微細孔中に進入し、さらにシリコン酸化物層４に到達してこれをエッチングする恐れがあるので、エッチング成分の進入をなるべく抑制することのできる手段をとることが望ましい。しかしながら、たとえシリコン酸化物層４が部分的に失われたとしてもＳＯＩ基板のＢＯＸ層として必要な機能すなわち電気的絶縁特性を低下させるものではないので、必ずしもその限りではない。また、酸化膜除去工程としては、必ずしも希フッ酸溶液等の流体を用いた化学的方法に限定されるものではなく、研磨、スパッタ等の物理的手段を採用しても良い。
【００４１】
次に、図１（ｅ）に示されているように、第１の多孔質シリコン層２の微細孔を封止する封止工程を実施する。ここでは、佐藤等による特許２９０１０３１に記載の方法を用いるのが好適である。
【００４２】
すなわち、特許２９０１０３１に記載されているように、多孔質層の熱処理による構造の変化を、雰囲気等をかえて詳細に高分解能走査型電子顕微鏡等を用いて観察すると、非酸化性雰囲気、ないしは、真空中での熱処理により多孔質の表面の孔の数が、条件によりその進行に差異はあるが、例えば、図３に示すように、時間とともに減少し、ついには消失していまい、その結果、平滑な表面を有する単結晶薄層が形成される。これは、陽極化成処理より形成された多孔質化したＳｉ基板の表面、及び、その近傍部分が、熱処理される結果、その表面エネルギーを下げるべく、孔を消失し、表面を平滑化するために非多孔質単結晶薄層が形成されるからであると考えられる。
【００４３】
この表面の平滑な非多孔質単結晶層は、基板の方位を継承した単結晶層であることが、ＲＨＥＥＤや電子線チャネリングパターンにより確認された。本現象は、温度が上昇、圧力の低下に伴い、促進される。ここでいう非酸化性の雰囲気とは、熱処理中に多孔質層表面に酸化層が形成されない雰囲気をいい、より好ましくは、還元性の雰囲気がよく、例えば水素を含む雰囲気、ないしは、水素雰囲気が挙げられる。熱処理の温度は、雰囲気の組成、圧力により異なるが、概ね、３００℃以上、より好ましくは５００℃以上、融点以下である。また、圧力は、還元性が強いほど高い圧力でも平滑化が促進されるが、概ね大気圧以下、より好ましくは、２００Ｔｏｒｒ以下で、下限は特にない。又超高真空は特に必要としない。また、本発明でいう、真空中とは、反応槽に漏れがない状態で雰囲気ガスを導入せず、１×１０−３Ｔｏｒｒ以下、より好ましくは、１×１０−５Ｔｏｒｒ以下の圧力に保ったものをいう。
【００４４】
また、本現象は多孔質表面が清浄な状態で熱処理することでその進行が開始するのであって、多孔質化したＳｉ基板表面に自然酸化膜が形成されている場合には、熱処理に先立って、これを弗酸によるエッチング等で除去しておくことにより、表面の平滑化がより促進される。
【００４５】
本発明の封止工程としては以上のような条件を適用するのが好適である。これらの工程は、通常のシリコンエピタキシャル成長工程に用いられるＣＶＤ装置等を用いて実現することができる。封止工程により、基板表面に非多孔質シリコン単結晶層６を得る。
【００４６】
本発明においては、上記の封止工程により非多孔質単結晶シリコン層６を形成することで、該非多孔質単結晶シリコン層６からなるＳＯＩ層８を有するＳＯＩ基板を得ることができるが、所望のＳＯＩ層厚さを有するＳＯＩ基板を製造するために、図１（ｆ）に示されているように、引き続いて通常のシリコンエピタキシャル成長工程を実施して、非多孔質単結晶シリコン層６の表面にシリコン単結晶層７を成長することで、非多孔質単結晶シリコン層６とシリコン単結晶層７とからなる所望の厚さのＳＯＩ層８を有するＳＯＩ基板を製造することもできる。
【００４７】
本発明の好適な実施形態としては、封止工程とシリコンエピタキシャル成長工程を同時に実施する形態即ち封止工程がシリコンエピタキシャル成長工程である形態をあげることができる。この場合には、佐藤および米原による特許３２１６０７８に記載の技術を適用することができる。
【００４８】
すなわち、特許３２１６０７８の記載によれば、多孔質シリコンが形成された基体をエピタキシャル成長装置に設置し、例えば以下の工程により、単結晶シリコン層をエピタキシャル成長させることができる。図４（ａ）に初期状態の断面模式図を示す。
【００４９】
１）自然酸化膜の除去
水素中（非酸化性雰囲気中）の熱処理、あるいは、超高真空中での８００度付近での熱処理により、自然酸化膜を除去する。処理温度は６００度以上、より好ましくは１０００度以上である。また、圧力は特に限定されるものではないが、好ましくは大気圧以下である。図４（ｂ）にこの断面模式図を示す。
【００５０】
自然酸化膜は、
ＳｉＯ２＋Ｓｉ  →  ２ＳｉＯ↑
という反応により気相中に脱離する。自然酸化膜の除去にはＨＦガスを用いてもよい。あるいは、ＨＦディップ後、窒素雰囲気のロードロックチャンバーにいれ、そこから酸素を含む雰囲気に曝すことなく、成長炉に基板を設置するならば、熱処理による自然酸化膜の除去工程は省略しても構わない。
【００５１】
２）孔の閉塞
上記１）の自然酸化膜除去ののち、水素中での熱処理を継続すると、多孔質シリコンの表面では微小な荒れを平滑化し表面エネルギーを下げるべく表面原子のｍｉｇｒａｔｉｏｎが生じ、孔の大半が消失するが、そもそも多孔質シリコンはそのＰｏｒｏｓｉｔｙに応じて単位面積当たりのＳｉ原子が欠乏しているため、孔を全て閉塞することは困難である。図４（ｃ）にこの断面模式図を示す。また、一般に水素中での１０００度を越えるような高温熱処理の場合には、水素によるシリコンのエッチングが生じるので、Ｓｉ原子の欠乏はさらに増速される。したがって、孔の閉塞は必ずしも充分に行わずに次の工程に進行しても構わないが、十分な時間をかけることで、多孔質シリコン表面の孔密度を減少させると同時に表面にステップ構造を表出させ、吸着サイトの密度を低減しておくとなおよい。（１００）Ｓｉにおいては、（２×１）構造のステップとテラスである。
【００５２】
この工程は、残留水分、酸素等の酸化性雰囲気が十分に除去されていれば、必ずしも水素、窒素等の還元性雰囲気でなくともアルゴン、ヘリウム等の不活性ガス中で実施しても構わない。
【００５３】
自然酸化膜の除去と、孔の閉塞は必ずしも順番には進行せず、同時進行、ないし、基板表面で面内分布をもちながら進行するので工程上は明確に区別することができない場合がある。
【００５４】
３）微量の原料供給
多孔質シリコン表面に核形成が生じない程度に微量の原子、ないし、原料ガスをＨ２で希釈しながら供給する。供給された原子、ないし、原料ガスは多孔質シリコンの表面を拡散し、残留孔部のステップ等の吸着サイトに取り込まれ、残留孔が欠陥を導入することなく閉塞される。図４（ｄ）にこの断面模式図を示す。
【００５５】
具体的にはあらかじめ同条件で形成した多孔質シリコンの孔径分布を測定し、この孔径分布から得られる最大孔径の膜厚を形成した際の残留孔密度が１０００／ｃｍ２未満となるように原子、ないし、原料ガスの供給量を減らし、成長速度を下げる。最大孔径はガス吸着法等に得られる孔径分布より直接求めてもよいし、平均孔径に標準偏差の３倍を加えた値であってもよい。
【００５６】
ＳｉＨ２Ｃｌ２（ジクロルシラン）、ＳｉＨ４（シラン）、ＳｉＨＣｌ３（トリクロルシラン）、ＳｉＣｌ４（テトラクロルシラン）、Ｓｉ２Ｈ６（ジシラン）等のシリコンソースガスを用いたＣＶＤ成長においては、２０ｎｍ／ｍｉｎ以下、より好ましくは１０ｎｍ／ｍｉｎ以下、さらに好ましくは、２ｎｍ／ｍｉｎ以下の成長速度になるようソースガスの流量を設定する。
【００５７】
また、基板温度は表面に入射した原子の表面易動度を高めるため、高温であることが望ましい。具体的には８００度以上、より望ましくは９００度以上、さらに望ましくは、１０００度以上であるが、必ずしもこれに制限されるものではない。供給原子量にたいして、表面易動度が十分であればよい。基板温度の上限は、多孔質シリコンの構造粗大化の程度により規定される。
【００５８】
成長表面の原子の表面拡散が促進される結果、表面ラフネスも改善される。
【００５９】
また、供給する原料は、シリコン、シリコン系ガスに限られるものではなく、ＳｉＧｅ，ＳｉＣ等のＩＶ族系のヘテロエピタキシー材料、あるいは、ＧａＡｓに代表される化合物半導体であっても構わない。
【００６０】
４）成長
微量の原料供給工程により、孔の閉塞が完了した後は、成長速度は特に制約されない。通常のバルクシリコン上の成長と同条件であっても構わない。あるいは、上記した微量の原料供給工程と同じ成長速度で引き続き成長をつづけてもよいし、ガス種等を変更しても何等本発明の要件を阻害するものではない。また、微量の原料供給工程とは連続した工程であっても、一旦、原料の供給を中断したのち、改めて所望の原料を供給して成長させても構わない。いずれにしても、所望の膜厚まで単結晶層を形成する。図４（ｅ）にこの断面模式図を示す。
【００６１】
本発明の封止工程およびエピタキシャル成長工程では、以上のような条件を適用するのが好適である。これらの工程は、通常のシリコンエピタキシャル成長工程に用いられるＣＶＤ装置等を用いて実現することができる。
【００６２】
ここで、本発明を実施する上で最良と考えられる第１の微細孔構造層２および第２の微細孔構造層３の構造に関する好適な条件について、図５を用いて説明する。
【００６３】
第１の微細孔構造層２の膜厚ｔ１、孔壁厚さＤ１，孔径φ１、第２の微細孔構造層３の孔壁厚さＤ２，孔径φ２を図のごとく定義する。
【００６４】
尚、孔壁厚さＤ１，孔径φ１、孔壁厚さＤ２，孔径φ２については、いずれも代表値を用いることとする。孔径φ１の代表値として、多数の微細孔２’のそれぞれについての孔径の平均値を使用する。各微細孔２’の孔径としては、その断面形状の長径と短径との平均値を使用する。孔径φ２の代表値として、多数の微細孔３’のそれぞれについての孔径の平均値を使用する。各微細孔３’の孔径としては、その断面形状の長径と短径との平均値を使用する。また、孔壁厚さＤ１の代表値として、多数の微細孔２’のそれぞれついての孔壁厚さの平均値を使用する。各微細孔２’の孔壁厚さとしては、当該微細孔についての最も近い隣接微細孔との間の距離を使用する。孔壁厚さＤ２の代表値として、多数の微細孔３’のそれぞれついての孔壁厚さの平均値を使用する。各微細孔３’の孔壁厚さとしては、当該微細孔についての最も近い隣接微細孔との間の距離を使用する。
【００６５】
また、半導体の酸化に伴う膜厚増加係数Ｘを次のとおり定義する。すなわち、半導体がシリコンの場合、厚さ１（無単位）のシリコン層が酸化されると厚さが略２．２２（無単位）のシリコン酸化膜層が得られるのでＸ＝２．２２である。
【００６６】
第１の微細孔構造層２の孔が酸化工程中に体積増加により途中で閉塞すると酸化種の供給が滞り、微細孔３’の先の部分の酸化が十分に進行しないので、酸化工程中に第１の微細孔構造層２の微細孔２’が閉塞しないことが必要となる。先に特許第３３０２２２８号公報の第１の実施形態において検討した場合は、この条件を満足するための柱状構造は、図８において
Ｌ１＞（Ｘ−１）×Ｗ２                           （式９：再掲）
となった。
【００６７】
図５に示す本発明の実施形態に式９を単純に適用すると、
φ１＞（Ｘ−１）×Ｄ２                           （式１０）
となるが、本発明においては第１の微細孔構造層２の孔径φ１が式１０による制約を受けないことが微細孔構造を用いる利点として挙げられる。この点を以下で説明する。
【００６８】
特許第３３０２２２８号公報において図８の１１ａは柱状部の頭部である。従って、１１ａが酸化されることは柱状部頭部の外周表面から熱酸化すなわち体積膨張が進行するので、進行に伴い柱状部が膨張する、すなわちＬ１が減少する方向に形状変化は進行するので式９を満たさない場合には原理的に頭部１１ａの閉塞が発生する。
【００６９】
一方、図５に示す本発明の実施形態においては、２’は微細孔構造層２に形成された孔である。従って微細孔２’部分が酸化されることは微細孔の内表面から熱酸化すなわち体積膨張が進行する。孔の内表面で体積膨張が生じると孔を押し広げる方向に応力が生じるので、酸化の進行に伴いφ１が増加する方向に形状変化は進行する。すなわち、原理的に酸化による微細孔２’の閉塞は生じない。従って式１０を満足しない微小な孔径であったとしても酸化中の微細孔構造層２の閉塞は生じない。すなわち、微細孔２’の内径φ１は何らの制約を受けずに適宜選択できる。
【００７０】
引き続き実施される封止工程において微細孔２’を封止する際には微細孔２’の径が小さいほど容易に封止をおこなうことができるのは自明であり、微細孔２’の径が小さいほど高品質で均一な非多孔質シリコン単結晶層を得られると考えられる。従って、本発明においては微細孔２’の内径φ１は何ら原理的な制約を受けないものの、好適な実施形態の一例として、従来の技術では実施困難であった、φ１＜（Ｘ−１）×Ｄ２の範囲においてφ１を選択することが可能である。
【００７１】
また、第１の微細孔構造層２がすべて酸化されてしまうとＳＯＩ構造が形成できないため、第１の微細孔構造層２がすべて酸化されてはならない。第１の微細孔構造層２がすべて酸化されないための条件はＤ１＞Ｄ２かつｔ１＞Ｄ２であるため、第１の微細孔構造層２は予めこの条件を満たす構造とするのが望ましい。
【００７２】
本発明は、以上説明した実施形態をとることにより、ＢＯＸ層であるところのシリコン酸化物層４上に、非多孔質単結晶シリコン層６からなるＳＯＩ層８、または非多孔質単結晶シリコン層６およびシリコン単結晶層７からなるＳＯＩ層８を有するＳＯＩ基板を製造することができる。
【００７３】
本発明においては、ＢＯＸ層であるところのシリコン酸化物層４の膜厚が厚い場合（例えば５μｍ以上）には、従来のＦＩＰＯＳ技術と同様にウエハの反りの問題等が発生しうる。しかしながら、本発明においては、ＦＩＰＯＳ技術とは異なり、そのような厚いＢＯＸ層を形成する必要性はなく、２μｍ以下、好ましくは１μｍ以下、更に好ましくは５００ｎｍ以下、例えば広く用いられているＢＯＸ層膜厚である１４５ｎｍといった薄膜ＢＯＸを形成することが十分に可能であり、そのようにすることで反りの問題は生じない。
【００７４】
一例として、ＳＯＩ膜厚５５ｎｍ、ＢＯＸ層膜厚１４５ｎｍのＳＯＩ基板を作製する場合には、例えば第１の多孔質シリコン層２の厚さを３０ｎｍ、第２の多孔質シリコン層３の厚さを６５ｎｍとすれば良く、これらは陽極化成工程の条件を制御することにより容易に制御可能である。酸化工程により第２の多孔質シリコン層３を酸化することで、体積膨張により厚さ１４５ｎｍのＢＯＸ層を得ることができる。また、封止工程により第１の多孔質シリコン層２の孔を封止した後に必要な厚さのエピタキシャル成長を実施することで厚さ５５ｎｍのＳＯＩ層を得ることができる。その他の膜厚の組み合わせについても、同様にして第１の多孔質シリコン層２の厚さ、第２の多孔質シリコン層３の厚さおよびエピタキシャル成長の厚さを制御することで実現可能となり、広い膜厚選択範囲を有している。
【００７５】
以上の説明においては、半導体としてシリコンを用いる形態を例にとったが、例えばＳｉＧｅ、ＳｉＣおよびＧａＡｓに代表される化合物半導体等のシリコン以外の材料で一部または全部を置き換えてもかまわないし、それらの組み合わせであっても良い。
【図面の簡単な説明】
【００７６】
【図１】本発明のＳＯＩ基板の製造方法の一実施形態の工程の詳細を説明するための工程断面図である。
【図２】本発明のＳＯＩ基板の製造方法の一実施形態の工程の概略を示す工程フロー図である。
【図３】本発明に好適な封止工程の特性を示すグラフである。
【図４】本発明に好適な封止工程およびエピタキシャル成長工程を示す断面模式図である。
【図５】本発明に好適な多孔質構造を説明するための断面模式図である。
【図６】特開平７−１８３３７２号公報の図１に記載の従来技術を示す断面模式図である。
【図７】特許第３３０２２２８号公報の図１に記載の従来技術を示す断面模式図である。
【図８】従来技術の問題点を説明するための断面模式図である。
【符号の説明】
【００７７】
１    シリコン基板
２    第１の多孔質シリコン層
３    第２の多孔質シリコン層
４    シリコン酸化物層
５    シリコン酸化膜
６    非多孔質単結晶シリコン層
７    シリコン単結晶層
８    ＳＯＩ層
５０１    Ｐ型半導体基板
５０２    多孔質シリコン
５０３    エピタキシャル層
５０４    酸化膜
５０５    ＳｉＮ膜
５０６    多孔質シリコン酸化膜
【図１】
2005191456.tif 000003
【図２】
2005191456.tif 000004
【図３】
2005191456.tif 000005
【図４】
2005191456.tif 000006
【図５】
2005191456.tif 000007
【図６】
2005191456.tif 000008
【図７】
2005191456.tif 000009
【図８】
2005191456.tif 000010