(57)【要約】【課題】フリップチップ型電子部品の小型化を実現する。【解決手段】素子が形成されたチップ１２の一主面１２ａ上に、同一材料により構成されるチップ側接続端子２０及びチップ側封止枠２２を同時に形成する。また、基板１０の一主面１０ａ上に、同一材料により構成される基板側接続端子３０及び基板側封止枠３２を同時に形成する。そして、チップ１２の一主面１２ａを基板１０の一主面１０ａと対向させ、チップ側接続端子２０と基板側接続端子３０とを接合すると同時に、チップ側封止枠２２と基板側封止枠３２とを接合することで、チップ１２の基板１０へのフリップチップ実装を行う。【選択図】図４
2005317568.tif 000002
【特許請求の範囲】
【請求項１】
一主面上に素子が形成されたチップが基板の一主面上にフリップチップ実装されており、チップと基板との間の電気的接続が接続端子を介して行われているフリップチップ型電子部品であって、
チップと基板との間には、前記素子及び前記接続端子を取り囲む封止枠が設けられており、
前記封止枠を構成する材料は、前記接続端子を構成する材料と同一であることを特徴とするフリップチップ型電子部品。
【請求項２】
請求項１に記載のフリップチップ型電子部品を製造する方法であって、
前記チップの一主面上に、チップ側接続端子を形成するとともに、該素子及び該チップ側接続端子を取り囲むチップ側封止枠を形成するチップ側接続端子形成工程と、
前記基板の一主面上に、基板側接続端子を形成するとともに、該基板側接続端子を取り囲む基板側封止枠を形成する基板側接続端子形成工程と、
前記基板側接続端子と前記チップ側接続端子とを接合するとともに、前記基板側封止枠と前記チップ側封止枠とを接合することで、前記チップの前記基板へのフリップチップ実装を行うチップ実装工程と、
を含むことを特徴とするフリップチップ型電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップが基板の一主面上にフリップチップ実装されたフリップチップ型電子部品及びその製造方法に関する。
【背景技術】
【０００２】
従来のフリップチップ型電子部品の一例が特開２００３−２８３２９５号公報（特許文献１）に開示されている。特許文献１のフリップチップ型電子部品においては、チップが基板の一主面上にバンプを介してフリップチップ実装されている。そして、基板の一主面上に実装されたチップは、樹脂によって覆われていることで、チップに形成された素子の封止が行われている。
【０００３】
特許文献１において、このフリップチップ型電子部品を製造する際には、以下の工程により製造している。まず複数のチップを基板の一主面上にバンプを介してフリップチップ実装する。次に、金型を用いて複数のチップに樹脂を押し当てることで、複数のチップを樹脂によって封止する。その後は、金型を樹脂から取り外し、樹脂及び基板をチップごとに個片化している。
【０００４】
その他にも、特許文献２のフリップチップ型電子部品の製造方法が開示されている。
【０００５】
【特許文献１】特開２００３−２８３２９５号公報
【特許文献２】特開２００３−２６４４４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１においては、チップを樹脂によって覆うことでチップに形成された素子の封止を行っているため、チップを樹脂によって覆う分だけ部品のサイズが大きくなり、部品の小型化を図ることが困難であるという問題点がある。また、特許文献１においては、素子が形成されたチップを基板の一主面上にフリップチップ実装した後に、樹脂によって素子を封止する工程を行う必要があるため、部品の生産効率が悪く、部品の製造コストが増大してしまうという問題点がある。
【０００７】
本発明は、部品の小型化を実現することができるフリップチップ型電子部品及びその製造方法を提供することを目的とする。また、本発明は、部品の製造コストを低減することができるフリップチップ型電子部品及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るフリップチップ型電子部品及びその製造方法は、上述の目的の少なくとも一部を達成するために以下の手段を採った。
【０００９】
本発明に係るフリップチップ型電子部品は、一主面上に素子が形成されたチップが基板の一主面上にフリップチップ実装されており、チップと基板との間の電気的接続が接続端子を介して行われているフリップチップ型電子部品であって、チップと基板との間には、前記素子及び前記接続端子を取り囲む封止枠が設けられており、前記封止枠を構成する材料は、前記接続端子を構成する材料と同一であることを要旨とする。
【００１０】
本発明においては、チップと基板との間に素子及び接続端子を取り囲む封止枠が設けられており、この封止枠を構成する材料が接続端子を構成する材料と同一である。このように、本発明においては、接続端子の材料と同一でチップと基板との間に形成された封止枠によって素子の封止を行うことができるので、チップを樹脂で覆うことなく素子の封止を行うことができる。したがって、部品の小型化を実現することができる。そして、チップと基板との間の電気的接続を行うための接続端子と、素子の封止を行うための封止枠とで材料を共通化することができるので、部品の製造コストを低減することができる。
【００１１】
本発明に係るフリップチップ型電子部品の製造方法において、前記チップの一主面上に、チップ側接続端子を形成するとともに、該素子及び該チップ側接続端子を取り囲むチップ側封止枠を形成するチップ側接続端子形成工程と、前記基板の一主面上に、基板側接続端子を形成するとともに、該基板側接続端子を取り囲む基板側封止枠を形成する基板側接続端子形成工程と、前記基板側接続端子と前記チップ側接続端子とを接合するとともに、前記基板側封止枠と前記チップ側封止枠とを接合することで、前記チップの前記基板へのフリップチップ実装を行うチップ実装工程と、を含むものとすることもできる。こうすれば、チップと基板との間の電気的接続と、素子の封止とを同一の工程にて行うことができるので、部品の製造コストを低減することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を実施するための形態（以下実施形態という）を図面に従って説明する。
【００１３】
図１は、本発明の実施形態に係るフリップチップ型電子部品の構成の概略を示す断面図である。本実施形態に係るフリップチップ型電子部品は、基板１０、チップ１２、及び封止枠１４を備えている。
【００１４】
チップ１２の一主面１２ａには、図示しない素子が形成されている。そして、チップ１２は、その一主面１２ａが基板１０の一主面１０ａと対向した状態で、フェイスダウンで実装されることで、基板１０の一主面１０ａ上にフリップチップ実装されている。チップ１２と基板１０との間の電気的接続は、チップ１２の一主面１２ａと基板１０の一主面１０ａとの間に設けられた接続端子１８を介して行われている。
【００１５】
ここでのチップ１２の具体例としては、弾性表面波を励振させるための櫛形電極が圧電性基板上に形成されることで弾性表面波素子がその一主面１２ａに形成されたチップが挙げられる。その場合、接続端子１８はこの櫛形電極と接続される。なお、接続端子１８の数については、チップ１２に形成される素子の種類に応じて設定される。
【００１６】
チップ１２の一主面１２ａと基板１０の一主面１０ａとの間には、封止枠１４が設けられている。この封止枠１４は、チップ１２の一主面１２ａに形成された素子（図示せず）及び接続端子１８を取り囲むことで、素子の封止を行う。そして、本実施形態においては、封止枠１４を構成する材料は、金属材料であり、接続端子１８を構成する材料と同一である。
【００１７】
次に、本実施形態に係るフリップチップ型電子部品の製造方法について図２〜５を用いて説明する。本実施形態に係るフリップチップ型電子部品は、以下に説明するチップ側接続端子形成工程、基板側接続端子形成工程、及びチップ実装工程に基づいて製造することができる。なお、図２〜５では説明の便宜上、基板１０上に１つのチップ１２のみをフリップチップ実装する場合を示しているが、実際は基板１０上に多数のチップ１２がフリップチップ実装される。そして、チップ１２が実装された後の基板１０は、ダイシングによってチップ１２単位に個片化される。
【００１８】
「チップ側接続端子形成工程」
チップ側接続端子形成工程においては、図２（Ａ）の斜視図に示すように、素子（図示せず）が形成されたチップ１２の一主面１２ａ上にチップ側接続端子２０及びチップ側封止枠２２を同時に形成する。チップ側接続端子２０は、素子と接続されるように形成される。そして、チップ側封止枠２２は、チップ１２の一主面１２ａの外周部に形成されることで、この一主面１２ａに形成された素子及びチップ側接続端子２０を取り囲む。
【００１９】
ここで、チップ側接続端子２０を構成する材料及びチップ側封止枠２２を構成する材料は同一である。例えば、図２（Ｂ）の断面図に示すように、チップ側接続端子２０及びチップ側封止枠２２を構成する金属材料膜として、まずＴｉ膜２４を形成し、その上にＡｕ膜２６を形成する実施例が挙げられる。なお、Ｔｉ膜２４及びＡｕ膜２６の形成については、例えば無電解めっきにより行うことができる。
【００２０】
「基板側接続端子形成工程」
基板側接続端子形成工程においては、図３（Ａ）の斜視図に示すように、基板１０の一主面１０ａ上に基板側接続端子３０及び基板側封止枠３２を同時に形成する。基板側接続端子３０は、チップ１２が基板１０の一主面１０ａ上にフリップチップ実装されるときにチップ側接続端子２０と接合されるように、その形成位置が設定される。そして、基板側封止枠３２は、基板側接続端子３０を取り囲み、チップ１２が基板１０の一主面１０ａ上にフリップチップ実装されるときにチップ側封止枠２２と接合されるように、その形成位置が設定される。
【００２１】
ここで、基板側接続端子３０を構成する材料及び基板側封止枠３２を構成する材料は同一である。例えば、図３（Ｂ）の断面図に示すように、基板側接続端子３０及び基板側封止枠３２を構成する金属材料膜として、まずＷ膜３４を形成し、その上にＮｉ膜３６を形成し、その上に多層金属膜３８を形成する実施例が挙げられる。ここでの多層金属膜３８については、Ａｕ膜４０とＳｎ膜４２とを交互に（図３（Ｂ）に示す場合はＡｕ膜４０を３層、Ｓｎ膜４２を２層）積層することで構成され、Ａｕ膜４０とＳｎ膜４２との重量組成比がほぼ８：２となるように形成される。なお、Ｗ膜３４及びＮｉ膜３６の形成については、例えば無電解めっきにより行うことができ、多層金属膜３８（Ａｕ膜４０とＳｎ膜４２）の形成については、例えば電解めっきにより行うことができる。また、電解めっき等に用いられる基板１０の配線については、例えば基板１０として多層基板を用いてその内層から引き出すことができる。
【００２２】
「チップ実装工程」
チップ実装工程においては、図４（Ａ）、（Ｂ）の斜視図に示すように、チップ１２の一主面１２ａを基板１０の一主面１０ａと対向させ、チップ側接続端子２０と基板側接続端子３０とを接合すると同時に、チップ側封止枠２２と基板側封止枠３２とを接合することで、チップ１２の基板１０へのフリップチップ実装を行う。チップ側接続端子２０と基板側接続端子３０とを接合することで、チップ１２と基板１０との間の電気的接合が接続端子１８を介して行われる。そして、チップ側封止枠２２と基板側封止枠３２とを接合することで、チップ１２に形成された素子の封止枠１４による封止が行われる。
【００２３】
前述の実施例の場合は、まずチップ側接続端子２０及びチップ側封止枠２２の最上層のＡｕ膜２６と、基板側接続端子３０及び基板側封止枠３２の最上層の多層金属膜３８（Ａｕ膜４０）とを例えば超音波により仮接合する。そして、仮接合後の基板１０を２８０℃〜３５０℃程度まで加熱することで、Ａｕ膜２６と多層金属膜３８との本接合を行う。その際に、図４（Ｃ）の断面図に示すように、多層金属膜３８を構成するＡｕ膜４０及びＳｎ膜４２が溶融してＡｕＳｎの状態でＡｕ膜２６と接合される。
【００２４】
ここで、図５（Ａ）、（Ｂ）に示すように、チップ側接続端子２０の外径を基板側接続端子３０の外径より大きくし、チップ側接続端子２０におけるＡｕ膜２６が基板側接続端子３０における多層金属膜３８の表面を覆うように接合を行うことで、溶融したＡｕＳｎが広がりながらＡｕ膜２６と接合して基板側接続端子３０の高さが減少する。これによって、基板側接続端子３０の高さを自己調整しながらチップ側接続端子２０との接合を行うことができる。同様に、チップ側封止枠２２の幅を基板側封止枠３２の幅より大きくし、チップ側封止枠２２におけるＡｕ膜２６が基板側封止枠３２における多層金属膜３８の表面を覆うように接合することで、基板側封止枠３２の高さを自己調整しながらチップ側封止枠２２との接合を行うことができる。このように、接合の際に基板側接続端子３０及び基板側封止枠３２の高さが自己調整可能であるため、基板側接続端子３０及び基板側封止枠３２の高さのばらつきや基板１０の反り等による接合への影響を低減することができ、接合を確実に行うことができる。
【００２５】
Ａｕ膜２６と多層金属膜３８との本接合の後は、基板１０を冷却してＡｕＳｎを固化させる。以上の工程により、チップ１２と基板１０との間の電気的接合と、チップ１２に形成された素子の封止とが同時に行われる。
【００２６】
チップ１２がフリップチップ実装された後の基板１０は、ダイシングによってチップ１２単位に個片化される。以上の工程に基づいて、図１に示す本実施形態に係るフリップチップ型電子部品を得ることができる。なお、前述の実施例の場合は、封止枠１４を構成する金属材料及び接続端子１８を構成する金属材料は、ともに基板１０側からチップ１２側へ順にＷ、Ｎｉ、ＡｕＳｎ、Ａｕ、Ｔｉとなる。
【００２７】
以上説明したように、本実施形態においては、接続端子１８の金属材料と同一でチップ１２と基板１０との間に形成された封止枠１４によってチップ１２の一主面１２ａに形成された素子の封止を行うことができるので、チップ１２を樹脂で覆うことなく素子の封止を行うことができる。したがって、電子部品の小型化を実現することができる。そして、チップ１２と基板１０との間の電気的接続を行うための接続端子１８と、素子の封止を行うための封止枠１４とで材料を共通化することができるので、チップ１２と基板１０との間の電気的接続と、素子の封止とを同一の工程にて行うことができる。したがって、電子部品の製造コストを低減することができる。
【００２８】
なお、チップ１２に形成された素子を樹脂によって封止する場合は、１）樹脂に気泡が発生する、２）樹脂に水分が入る、３）樹脂の硬化時にガスが発生して封止内部に入り込む等によって、素子の封止性能が低下してしまう。これに対して、本実施形態においては、金属材料により素子の封止を行うことで、樹脂封止の場合に発生する前述の問題点を解決することができる。そして、樹脂封止の場合と比較して、金属材料により構成される封止枠１４の接合強度を向上させることができる。したがって、本実施形態によれば、素子の封止性能を向上させることができる。さらに、チップ側封止枠２２と基板側封止枠３２との接合の際に、多層金属膜３８（ＡｕＳｎ）を溶融させてＡｕ膜２６との接合を行うことにより、封止枠１４の接合強度をより向上させることができる。
【００２９】
また、本実施形態においては、チップ１２の外周部に設けた封止枠１４によってチップ１２を押さえているため、衝撃及び熱膨張による影響が接続端子１８へ及ぶのを抑止することができる。
【００３０】
また、本実施形態においては、チップ１２と基板１０との間の電気的接続と、素子の封止とを同一の工程にて行うことができるので、基板１０への熱履歴を減らして電子部品の製造を行うことができる。
【００３１】
以上の本実施形態の説明においては、Ａｕと溶融したＡｕＳｎとの接合によりチップ側接続端子２０と基板側接続端子３０との接合、及びチップ側封止枠２２と基板側封止枠３２との接合を行う場合について説明した。ただし、本実施形態においては、ＡｕとＡｕＳｎとの接合以外に、例えばＣｕとＡｕＳｎとの接合であってもよく、さらに多層金属膜３８を用いないＡｕとＡｕとの接合であってもよい。すなわち、封止枠１４及び接続端子１８を構成する金属材料については、上記に説明した材料以外に様々な金属材料を用いることができる。また、封止枠１４は接地（ＧＮＤ）と共用することもできる。
【００３２】
また、以上の本実施形態の説明においては、弾性表面波素子が形成されたチップ１２が基板１０の一主面１０ａ上にフリップチップ実装されている電子部品の場合について説明した。ただし、本発明は、他の種類のチップがフリップチップ実装されている電子部品についても適用可能である。
【００３３】
以上、本発明を実施するための形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態に係るフリップチップ型電子部品の構成の概略を示す断面図である。
【図２】本発明の実施形態に係るフリップチップ型電子部品の製造方法を説明する図である。
【図３】本発明の実施形態に係るフリップチップ型電子部品の製造方法を説明する図である。
【図４】本発明の実施形態に係るフリップチップ型電子部品の製造方法を説明する図である。
【図５】本発明の実施形態に係るフリップチップ型電子部品の製造方法を説明する図である。
【符号の説明】
【００３５】
１０  基板、１２  チップ、１４  封止枠、１８  接続端子、２０  チップ側接続端子、２２  チップ側封止枠、３０  基板側接続端子、３２  基板側封止枠。
【図１】
2005317568.tif 000003
【図２】
2005317568.tif 000004
【図３】
2005317568.tif 000005
【図４】
2005317568.tif 000006
【図５】
2005317568.tif 000007