(57)【要約】【課題】  本発明は、充電電流の変化による配線インダクタンスの電位差が素子入力の正バイアスとなり誤動作することを防ぐ駆動回路を提供する。【解決手段】  本発明によれば、充電コンデンサＣ１と充電抵抗Ｒ４で充電電流を流し、充電して使用するブートストラップ方式であって、上アームスイッチング素子Ｑ５を駆動する駆動回路４０で、Ｑ２のＭＯＳＦＥＴのゲートに入る、配線インダクタンスと充電電流の変化による電位差の正バイアスによるＱ２の誤動作を防止するため、Ｑ２のゲートからプルダウン抵抗Ｒ５を充電抵抗Ｒ４の出力側にプルダウンした。これにより、Ｑ２の誤動作を防ぎ、Ｑ２からＱ５に誤動作が至りアーム短絡を起こすことを防ぐことができる。【選択図】  図１
2005191835.tif 000002
【特許請求の範囲】
【請求項１】
上アームスイッチ及び下アームスイッチから構成されるブリッジ回路を駆動するブートストラップ方式の駆動回路において、
前記ブリッジ回路の状態に応じて充放電されるコンデンサと、
前記コンデンサと前記ブリッジ回路とを接続する経路上に設けられる第１の抵抗と、
前記上アームスイッチを駆動するための信号を生成する信号源と、
制御端子に前記信号源の出力が与えられるとともに主電流端子が前記コンデンサと前記ブリッジ回路とを接続する経路上の前記第１の抵抗の入力側に接続される第１のトランジスタを含み、前記信号源により生成される信号に基づいて前記上アームスイッチを駆動する回路と、
前記第１のトランジスタの制御端子を前記コンデンサと前記ブリッジ回路とを接続する経路上の前記第１の抵抗の入力側に接続する第２の抵抗と、
前記第１のトランジスタの制御端子を前記コンデンサと前記ブリッジ回路とを接続する経路上の前記第１の抵抗の出力側に接続する第３の抵抗と
を備える駆動回路。
【請求項２】
前記上アームスイッチを駆動する回路に含まれ、制御端子に前記第１のトランジスタの出力が与えられるとともに主電流端子が前記コンデンサと前記ブリッジ回路とを接続する経路上の前記第１の抵抗の出力側に接続される第２のトランジスタを備えた請求項１の駆動回路。
【請求項３】
前記上アームスイッチを駆動する回路に含まれ、制御端子に前記第１のトランジスタの出力が与えられるとともに主電流端子が前記コンデンサと前記ブリッジ回路とを接続する経路上の前記第１の抵抗の入力側に接続される第２のトランジスタを備えた請求項１の駆動回路。
【請求項４】
前記第３の抵抗の抵抗値と前記信号源の出力抵抗である第４の抵抗の抵抗値は、前記コンデンサを充電する充電電流の変化及び前記充電電流が流れる前記第１のトランジスタの主電流端子より入力側の配線インダクタンスによる正バイアスによって起こる前記第１のトランジスタの制御端子の電圧を、第１のトランジスタのＯＮの閾値より下げるものである請求項１から３のいずれかに記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブリッジ回路又はアーム構成のスイッチング素子の駆動をするブートストラップ方式の駆動回路に関するものである。
【背景技術】
【０００２】
ブリッジ回路のスイッチング素子を駆動する駆動回路をブートストラップ方式で行う技術がある。ブリッジ回路では、スイッチング素子はアーム構成を採り、上アームスイッチング素子と下アームスイッチング素子がある。上アームスイッチング素子と下アームスイッチング素子をそれぞれの駆動回路でチョッパ制御で交互に作動させ、パルス信号を出力する。
【０００３】
従来は、アーム構成の上アームスイッチング素子、下アームスイッチング素子を駆動する回路はそれぞれフローティング電源により動作していた。近年はフローティング電源を使わなくて済み、電源数が少なくて済むブートストラップ方式が普及してきている。ブートストラップ方式では、下アームスイッチング素子がＯＮのときに充電コンデンサに充電し、下アームスイッチング素子がＯＦＦのときその電力を上アームスイッチング素子を駆動する回路の電源に使う。
【０００４】
図６に従来技術の回路図を示す。図６の従来技術は、ブートストラップ方式を使用している。回路は上側と下側に分かれる構成を取り、上下それぞれの回路で上アームスイッチング素子Ｑ５、下アームスイッチング素子Ｑ６を駆動する。
下アームスイッチング素子ドライブ回路２０は、方形波の信号を出力し、Ｑ６をスイッチング駆動する。上アームスイッチング素子ドライブＩＣ１０は、Ｑ５をスイッチング駆動するものである。上アームスイッチング素子ドライブＩＣ１０は、下アームスイッチング素子ドライブ回路２０と逆位相の方形波の信号を出力する。この信号は、Ｑ１、Ｑ２及びＱ３、Ｑ４のＣＭＯＳインバータを経て上アームスイッチング素子Ｑ５を駆動する。Ｑ１、Ｑ２、Ｑ３、Ｑ４は上アームスイッチング素子Ｑ５を駆動する回路の一部を構成する。
【０００５】
充電コンデンサＣ１は、ブートストラップ方式の充電コンデンサである。
本願では、一点鎖線で囲まれたダイオードＤ１、充電コンデンサＣ１、上アームスイッチング素子ドライブＩＣ１０、Ｑ１、Ｑ２及びＱ３、Ｑ４の２つのインバータ、出力抵抗Ｒ１、抵抗Ｒ２、充電抵抗Ｒ４等を従来の駆動回路３０と呼ぶ。
【０００６】
充電抵抗Ｒ４は、充電コンデンサＣ１の充電電流の突入電流を防止のためである。Ｒ４がないと充電コンデンサＣ１の突入電流が非常に大きく、電流の変化と配線インダクタンスによって発生する電位差のため、回路の誤動作、破損につながることもあるので抵抗Ｒ４を入れる。また、Ｑ５、Ｑ６のスイッチングによるＱ５とＱ６の間の中点電位の変動による上アームスイッチング素子ドライブＩＣ１０の破損も防ぐ。従来技術の中点電位は、上アームスイッチング素子の基準電位で、充電抵抗４の出力側とＱ５のソースとＱ６のドレインの接続の配線の電位である。充電抵抗Ｒ４は、上アームスイッチング素子ドライブＩＣ１０の端子１とＲ２の間に置くことはできない。置くと充電時にＲ４を流れる充電電流によりＲ４の両端の電位差がＱ２のゲートに入ってしまいＱ２を誤動作させてしまうからである。
【０００７】
図７のタイミングチャートの一部を使い、この回路の動作を以下に示す。
逆位相の方形波でそれぞれ上アームスイッチング素子Ｑ５、下アームスイッチング素子Ｑ６を駆動する。上アームスイッチング素子ドライブＩＣ１０とＱ１、Ｑ２のＣＭＯＳインバータ、Ｑ３、Ｑ４のＣＭＯＳインバータにより、上アームスイッチング素子Ｑ５を駆動する。下アームスイッチング素子ドライブ回路２０が下アームスイッチング素子Ｑ６を駆動する。方形波の出力は、上アームスイッチング素子ドライブＩＣ１０、下アームスイッチング素子ドライブ回路２０が不図示のＣＰＵの制御により、それぞれタイミングを作り出力する。この結果、Ｑ５とＱ６が交互にＯＮになる。
【０００８】
図７のＱ２のゲート−ソース電圧：Ｖｇｓは、上アームスイッチング素子ドライブＩＣ１０から出力抵抗Ｒ１を通した方形波によるものである。この方形波により、Ｑ２はＯＮ／ＯＦＦする。Ｑ２のＶｇｓがＨｉｇｈのときは、Ｑ２がＯＮで、Ｑ１はＯＦＦ、Ｑ３はＯＮ、Ｑ４はＯＦＦになることによりＱ５のゲートは図７に示すＱ５のＶｇｓのようにＨｉｇｈとなり、Ｑ５もＯＮとなる。
【０００９】
Ｑ２のＶｇｓがＬｏｗのときは、Ｑ２がＯＦＦで、Ｑ１はＯＮ、Ｑ３はＯＦＦ、Ｑ４はＯＮになることによりＱ５のゲートはＬｏｗとなり、Ｑ５もＯＦＦとなる。これが正常動作である。つまり、Ｑ２のＶｇｓとＱ５のＶｇｓ、Ｑ２及びＱ５のＯＮ／ＯＦＦは結果的に同期している。
【００１０】
ところが、異常動作により、図７の三角の波形が出る。この図７のＱ２のＶｇｓの三角の山の形の波形と、Ｑ５のＶｇｓの波形については、「発明が解決しようとする課題」で言及する。
なお、Ｑ２のＶｇｓとＱ５のＶｇｓがＨｉｇｈであるときＱ５がＯＮで、Ｑ６は逆位相の方形波の駆動によりＯＦＦである。Ｑ２のＶｇｓとＱ５のＶｇｓがＬｏｗであるとき、Ｑ６は逆位相の方形波の駆動によりＯＮである。
【００１１】
次に、Ｑ５がＯＦＦでＱ６がＯＮのときにＶｃｃから充電コンデンサＣ１、充電抵抗Ｒ４、Ｑ６を通してグラウンドへ電流が流れ、充電コンデンサＣ１が充電される。このとき、充電電流が流れる配線には、配線インダクタンスＬに流れる充電電流の変化により電位差が発生する。よって、充電コンデンサＣ１、充電抵抗Ｒ４、それに配線インダクタンスＬにＶｃｃの直流電圧が加えられることになる。コンデンサ、抵抗、インダクタンスを直列に接続したものに直流電源を加えた回路は、過渡現象として、電流が山の形になりピークを取る。充電抵抗Ｒ４の両端の電圧は、流れる電流に抵抗値をかけたものであるから同様の山の形でピークを取る。これが図７のＲ４のＶR4である。Ｑ６がＯＮになり充電を開始するたびにこの過度現象は起こる。図７でも繰り返されている。
【００１２】
なお、インバータを駆動するためのドライブ回路については例えば特許文献１に記載されており、また、ブートストラップ方式を採用したドライブ回路については例えば特許文献２に記載されている。
【特許文献１】特開平１０−７５５７８「インバータ制御装置」
【特許文献２】特開２００２−３３００６４「ブートストラップ回路」
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、従来技術の回路では、ＭＯＳＦＥＴのＱ２が充電時に誤ＯＮする可能性がある。基板パターンなどの配線インダクタンスＬにより、充電電流の変化ｄｉ／ｄｔで電位差が生じる。充電電流が流れている場合は、Ｑ２のゲート電圧はＬｏｗでＱ２はＯＦＦである。上アームスイッチング素子ドライブＩＣ１０の端子１からＱ２のソースまでの配線での配線インダクタンスをＬとすると充電電流の変化による電位差はΔV＝Ｌ（ｄｉ／ｄｔ）となる。この電位差がＭＯＳＦＥＴのＱ２のゲート−ソース間にＲ２を通して加わり、Ｑ２のＯＮの閾値Ｖｔｈを上回っているとＱ２が誤ＯＮする。Ｑ２が誤ＯＮするとＱ３、Ｑ４のゲートがＬｏｗになりＱ３誤ＯＮ、Ｑ４誤ＯＦＦになり、その結果Ｑ５のゲートがＨｉｇｈになり、Ｑ５が誤ＯＮする。これにより、上アームスイッチング素子Ｑ５と下アームスイッチング素子Ｑ６が同時にＯＮとなるので直流電源ＶBとアースでアーム短絡し、過電流などの理由により上アームスイッチング素子及び下アームスイッチング素子が破損するなどの危険がある。
【００１４】
なお、充電コンデンサＣ１の充電電流が流れるときに、充電抵抗Ｒ４の両端に電位差が発生する。充電電流ｉとするとＲ４の両端での電位差は、ＶR4＝Ｒ4・ｉとなる。
図７に従来技術で、異常動作時のタイムチャートを示す。Ｑ２のゲート−ソース間電圧ＶｇｓがＬｏｗのときにＱ６がＯＮになり、充電コンデンサＣ１が充電がされるが、配線インダクタンスと充電電流の変化により発生する電位差ΔV＝Ｌ（ｄｉ／ｄｔ）でＱ２のＶｇｓに正バイアスが発生する。この正バイアスは、上述のＲ４の電圧ＶR４と同じで、充電コンデンサＣ１、充電抵抗Ｒ４、それに配線インダクタンスＬにＶｃｃの直流電圧が加えられることによる過度現象の結果である。コンデンサ、抵抗、インダクタンスを直列に接続したものに直流電源を加えた回路は、過渡現象として、電流つまり充電電流が山の形になりピークを取る。
この電流の変化等から、電位差が正バイアスとなって発生し、山の形でピークを取る。これが、Ｑ２のＶｇｓの三角の山の形の波形である。
【００１５】
この正バイアスの電圧は、Ｑ２のＯＮの閾値Ｖｔｈを超えるとＱ２を誤ＯＮさせ、Ｑ２のＶｇｓが三角の山の下りでＱ２のＯＮの閾値を下回るとＱ２はＯＦＦする。この結果、Ｑ２の出力は、Ｑ２のＶｇｓがＱ２のＯＮの閾値より大きい間つまりＱ２の誤ＯＮの間だけ、Ｌｏｗとなるパルス信号を出力することになる。これは、誤パルス信号となりＱ２から出力される。Ｑ３及びＱ４の入力は、Ｑ１、Ｑ２の出力であり、Ｌｏｗパルスの期間だけ、Ｑ３誤ＯＮ、Ｑ４誤ＯＦＦと誤動作する。Ｑ３、Ｑ４のＣＭＯＳインバータは、誤動作期間がＨｉｇｈのパルスを上アームスイッチング素子Ｑ５のゲートに入力する。
【００１６】
これが、図７のＱ５のＶｇｓつまりＱ５のゲート−ソース電圧のＬｏｗの中の正パルスである。この正パルス入力により、上アームスイッチング素子Ｑ５も誤ＯＮする。これにより、上アームスイッチング素子Ｑ５と下アームスイッチング素子Ｑ６が両者ＯＮしてのアーム短絡などが起こる。
【００１７】
よって、本発明の課題は、この配線インダクタンスと充電電流の変化による電位差が駆動回路を構成するスイッチング素子の正バイアスとなることを防ぐ駆動回路を提供することである。
【課題を解決するための手段】
【００１８】
上記課題は本発明によれば、上アームスイッチ及び下アームスイッチから構成されるブリッジ回路を駆動するブートストラップ方式の駆動回路において、前記ブリッジ回路の状態に応じて充放電されるコンデンサと、前記コンデンサと前記ブリッジ回路とを接続する経路上に設けられる第１の抵抗と、前記上アームスイッチを駆動するための信号を生成する信号源と、制御端子に前記信号源の出力が与えられるとともに主電流端子が前記コンデンサと前記ブリッジ回路とを接続する経路上の前記第１の抵抗の入力側に接続される第１のトランジスタを含み、前記信号源により生成される信号に基づいて前記上アームスイッチを駆動する回路と、前記第１のトランジスタの制御端子を前記コンデンサと前記ブリッジ回路とを接続する経路上の前記第１の抵抗の入力側に接続する第２の抵抗と、前記第１のトランジスタの制御端子を前記コンデンサと前記ブリッジ回路とを接続する経路上の前記第１の抵抗の出力側に接続する第３の抵抗とを備える駆動回路により解決される。
【００１９】
さらに、上アームスイッチを駆動する回路に含まれ、制御端子に第１のトランジスタの出力が与えられるとともに主電流端子がコンデンサとブリッジ回路とを接続する経路上の第１の抵抗の出力側に接続される第２のトランジスタを上記の駆動回路に備えている。
また、第２のトランジスタは、上アームスイッチを駆動する回路に含まれ、制御端子に前記第１のトランジスタの出力が与えられるとともに主電流端子が前記コンデンサとブリッジ回路とを接続する経路上の第１の抵抗の入力側に接続されるものであってもよい。
【００２０】
また、上記課題は、第３の抵抗の抵抗値と信号源の出力抵抗である第４の抵抗の抵抗値は、コンデンサを充電する充電電流の変化及び充電電流が流れる第１のトランジスタの主電流端子より入力側の配線インダクタンスによる正バイアスによって起こる第１のトランジスタの制御端子の電圧を、第１のトランジスタのＯＮの閾値より下げるものである駆動回路によって解決される。
【発明の効果】
【００２１】
本発明によれば、駆動回路で充電電流と制御端子が接続するトランジスタがあってもその素子の制御端子に第３の抵抗をプルダウン抵抗として設け、第１の抵抗である充電抵抗の出力側であり低電位側の中点電位の位置にプルダウンして配線することで素子の誤動作を防ぐことができる。第１の抵抗の出力側つまり、より低電位にプルダウンすることで配線インダクタンスと充電電流変化による正バイアスが起こすトランジスタの誤動作を防ぐことができる。
【００２２】
また、ブートストラップ方式の充電コンデンサの充電電流が大きくなったり、電流変化ｄｉ／ｄｔが大きくなった場合でも第３の抵抗であるプルダウン抵抗等の定数の調整をすることで素子の誤動作を防止できる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を図面を参照しながら説明する。
（実施形態１）
図１に全体の回路図を示す。一点鎖線で囲んだ駆動回路４０が、本発明のブートストラップ方式の駆動回路４０である。駆動回路４０は、上アームスイッチング素子ドライブＩＣ１０、Ｑ１、Ｑ２のスイッチング素子で構成されるインバータ、Ｑ３、Ｑ４のスイッチング素子で構成されるインバータ、出力抵抗Ｒ１、充電抵抗Ｒ４、ダイオードＤ１等で構成される。
【００２４】
ＭＯＳＦＥＴの上アームスイッチング素子Ｑ５、下アームスイッチング素子Ｑ６がある。Ｑ５、Ｑ６はアーム構成を取る。上アームスイッチング素子Ｑ５と下アームスイッチング素子Ｑ６でブリッジ回路を構成する。
上アームスイッチング素子Ｑ５が上アームスイッチであり、下アームスイッチング素子Ｑ６が下アームスイッチである。
【００２５】
下アームスイッチング素子ドライブ回路２０は、下アームスイッチング素子Ｑ６を駆動する。上アームスイッチング素子ドライブＩＣ１０、Ｑ１、Ｑ２及びＱ３、Ｑ４のＣＭＯＳインバータで上アームスイッチング素子Ｑ５を駆動する。上アームスイッチング素子ドライブＩＣ１０は、上アームスイッチを駆動するための信号を生成する信号源である。
【００２６】
下アームスイッチング素子ドライブ回路２０は、方形波の信号を出力し、Ｑ６をスイッチング駆動する。ただし、下アームスイッチング素子ドライブ回路２０の中身は上記の機能を達成すればよい。下アームスイッチング素子ドライブ回路２０の端子１がグラウンド、端子２が信号出力、端子３が電源端子である。
【００２７】
上アームスイッチング素子ドライブＩＣ１０は、Ｑ６をスイッチング駆動する下アームスイッチング素子ドライブ回路２０と逆位相の方形波の信号を出力抵抗Ｒ１を通して、次のＭＯＳＦＥＴのＱ１、Ｑ２の２段構成の内の前段のＣＭＯＳインバータに出力する。この信号は、ＭＯＳＦＥＴのＱ３、Ｑ４の後段のＣＭＯＳインバータを経てＭＯＳＦＥＴの上アームスイッチング素子Ｑ５を駆動する。２つのＣＭＯＳインバータは、信号を堅実にするために設けられている。上アームスイッチング素子ドライブＩＣ１０の端子１はグラウンド、端子２は信号出力、端子３は電源端子である。
【００２８】
Ｑ２が第１のトランジスタであり、Ｑ４が第２のトランジスタである。Ｑ２、Ｑ４とも主電流端子であるソースが前記コンデンサと前記ブリッジ回路とを接続する経路上に接続する。
本実施形態では、Ｑ１、Ｑ２、Ｑ３、Ｑ４等で上アームスイッチを駆動する回路を構成する。ＭＯＳＦＥＴでは、ゲートが制御端子であり、ソースが主電流端子である。Ｑ１、Ｑ３はＰチャネルのＭＯＳＦＥＴであり、Ｑ２、Ｑ４、Ｑ５、Ｑ６はＮチャネルのＭＯＳＦＥＴである。
【００２９】
充電コンデンサＣ１は、ブートストラップ方式の充電コンデンサである。充電コンデンサＣ１を流れる電流が主に充電抵抗Ｒ４で決まり、Ｒ４を通ってＱ５のソースとＱ６のドレインの接続線に接続する。この充電コンデンサＣ１は、ブリッジ回路の状態に応じて充放電される。
【００３０】
ダイオードＤ１は、充電コンデンサＣ１に充電された電力が、電源Ｖｃｃや下アームスイッチング素子ドライブ回路２０に電流で逆流しないようにするものである。
充電抵抗Ｒ４は、下アームスイッチング素子Ｑ６がＯＮのときに電源Ｖｃｃが充電コンデンサＣ１を充電する充電電流が流れる。充電コンデンサとブリッジ回路とを接続する経路上のＱ２とＱ４のソースの間に設けられている。
【００３１】
充電抵抗Ｒ４は、第１の抵抗である。Ｑ２のゲートとソースを接続する抵抗Ｒ２は、第２の抵抗である。プルダウン抵抗Ｒ５は、第３の抵抗である。出力抵抗Ｒ１は、第４の抵抗である。
本発明の特徴であるプルダウン抵抗Ｒ５は、Ｑ２のゲートを充電電流が流れているときに充電抵抗Ｒ４の電位の低い方つまり出力側にプルダウンしている。出力側とは、本回路図１に示すの出力の側である。これは、中点電位にプルダウンしていることにもなる。中点電位は、上アームスイッチング素子Ｑ５のソースと下アームスイッチング素子Ｑ６のドレインの間の配線とＱ４のソースから配線が接続する点の電位である。
【００３２】
これにより、配線インダクタンスと充電電流の変化で発生してＱ２の信号入力部であるゲートに現れるゲート−ソース電圧Ｖｇｓの正バイアスを打ち消すことができる。
以下にブートストラップ方式の回路を説明する。
下アームスイッチング素子Ｑ６がＯＮのときに電源Ｖｃｃ→ダイオードＤ１→充電コンデンサＣ１→充電抵抗Ｒ４→下アームスイッチング素子Ｑ６のドレインからソース→アースの順に電流が流れる。この充電電流により、充電コンデンサＣ１を充電する。この充電コンデンサＣ１の電力は、下アームスイッチング素子Ｑ６がＯＦＦになり、上アームスイッチング素子Ｑ５がＯＮになる状態では、上アームスイッチング素子ドライブＩＣ１０の端子３、Ｑ１、Ｑ２のＣＭＯＳインバータ、Ｑ３、Ｑ４のＣＭＯＳインバータに電力を供給する。これにより、上アームスイッチング素子Ｑ５を駆動する上アームスイッチング素子ドライブＩＣ１０、Ｑ１、Ｑ２のＣＭＯＳインバータ、Ｑ３、Ｑ４のＣＭＯＳインバータにフローティング電源で電源を供給しなくて済む。上アームスイッチング素子Ｑ５、下アームスイッチング素子Ｑ６の交互のスイッチング動作から、図１の回路図の“出力”にパルス信号が出力される。このパルスは、上方の電位が直流電源ＶＢで下方の電位が接地電位つまりアース電位である。
【００３３】
次に、充電抵抗Ｒ４は、充電コンデンサＣ１の充電電流の突入電流を防止している。Ｒ４がないと充電コンデンサＣ１の突入電流が非常に大きく、よってｄｉ／ｄｔも大きくなり、配線インダクタンスによって発生する電位差も大きくなる。この電位差のため、回路の誤動作、破損につながることもあるので充電抵抗Ｒ４を入れている。充電時にＱ６がＯＮであり、Ｑ５はＯＦＦで、このときＱ４もＯＮである。よって、充電抵抗Ｒ４をＱ２のソースとＱ４のソースの間において充電抵抗Ｒ４の電位差が出ても誤動作はない。
【００３４】
また、Ｑ５、Ｑ６のスイッチングによる中点電位の変動による上アームスイッチング素子ドライブＩＣ１０の破損も防ぐ。
また、ダイオードＤ３を加えている。Ｄ３はＱ２のゲートへ負バイアスが印加されることを防ぐ。ダイオードＤ２は、発生した電位差がＭＯＳ寄生容量などを充電する誤ＯＮ防止のはたらきをしている。
【００３５】
具体的な配線を以下に説明する。
下アームスイッチング素子ドライブ回路２０は、端子１で下アームスイッチング素子Ｑ６のソースとともに接地され、端子２はＱ６のゲートと接続している。下アームスイッチング素子ドライブ回路２０の端子３は、電源ＶｃｃとダイオードＤ１のアノードと接続している。ダイオードＤ１のカソードは、充電コンデンサＣ１、上アームスイッチング素子ドライブＩＣ１０の端子３、ＭＯＳＦＥＴのＱ１のソース、抵抗Ｒ３と接続している。充電コンデンサＣ１のダイオードＤ１と接続されている方の反対側は、上アームスイッチング素子ドライブＩＣ１０の端子１、ダイオードＤ３のアノード、抵抗Ｒ２、ＭＯＳＦＥＴのＱ２のソース、充電抵抗Ｒ４に接続している。上アームスイッチング素子ドライブＩＣ１０の端子２は、出力抵抗Ｒ１と接続している。出力抵抗Ｒ１の他端は、Ｑ１のゲート、Ｑ２のゲート、Ｄ３のカソード、抵抗Ｒ２、プルダウン抵抗Ｒ５と接続している。Ｑ１のドレインはダイオードＤ２のアノードとＱ３のゲートとＱ４のゲートと接続している。Ｄ２のカソードは、Ｑ２のドレインと接続している。抵抗Ｒ３の他端は、Ｑ３のソースと接続している。Ｑ３のドレインは、Ｄ４のアノードとＱ５のゲートに接続されている。Ｑ５のソースは、Ｑ４のソース、Ｑ６のドレイン、充電抵抗Ｒ４の他端、プルダウン抵抗Ｒ５の他端、回路の出力と接続される。Ｑ５のドレインは、直流電源ＶＢの＋端子と接続される。直流電源ＶBのマイナス側は、接地されている。
【００３６】
本発明の駆動回路の動作をタイムチャート図２とともに次に示す。
上アームスイッチング素子ドライブＩＣ１０は、ＭＯＳＦＥＴの上アームスイッチング素子Ｑ５を駆動する方形波を出力する。この方形波は、出力抵抗Ｒ１を通り、Ｑ１、Ｑ２のＣＭＯＳインバータに入力される。よって、Ｑ２のゲート−ソース間電圧は、図２の方形波となる。ここでは、Ｑ２のゲートをプルダウン抵抗Ｒ５により充電抵抗Ｒ４の出力側及び中点電位までプルダウンしているため、従来技術に見られた配線インダクタンスと充電電流の変化による電位差の正バイアスは見られない。
【００３７】
この方形波は、Ｑ１、Ｑ２の前段のＣＭＯＳインバータによってインバータされ、逆位相で出力され、次のＱ３、Ｑ４の後段のＣＭＯＳインバータに入力される。よって、Ｑ３、Ｑ４のＣＭＯＳインバータでもインバータされ、逆位相になるので元の位相の方形波に戻ってＱ５に入力される。そのため、Ｑ５のゲート−ソース電圧Ｖｇｓには、図２のようにＱ２のゲート−ソース電圧と結果的に同期するものが入力され、上アームスイッチング素子Ｑ５を駆動する。
【００３８】
下アームスイッチング素子ドライブ回路２０では、Ｑ５の入力と逆位相の方形波を下アームスイッチング素子Ｑ６に入力して駆動する。よって、Ｑ５とＱ６は交互に駆動される。
Ｑ５がＯＦＦのときに、Ｑ６がＯＮとなったときに充電コンデンサＣ１に電流が流れて充電がなされる。
【００３９】
よって、Ｑ２のＶｇｓとＱ５のＶｇｓがＨｉｇｈであるときＱ５がＯＮで、Ｑ６は逆位相の方形波の駆動によりＯＦＦである。Ｑ２のＶｇｓとＱ５のＶｇｓがＬｏｗであるとき、Ｑ６は逆位相の方形波の駆動によりＯＮである。
Ｑ５がＯＦＦでＱ６がＯＮのときにＶｃｃから充電コンデンサＣ１、充電抵抗Ｒ４、Ｑ６を通してグランドと電流が流れ、充電コンデンサＣ１が充電される。このとき、充電電流が流れる配線には、配線インダクタンスＬと充電電流の変化により電位差が発生する。よって、充電コンデンサＣ１、充電抵抗Ｒ４、それに配線インダクタンスＬにＶｃｃの直流電圧が加えられることになる。コンデンサ、抵抗、インダクタンスを直列に接続したものに直流電源を加えた回路は、過渡現象として、電流が山の形になりピークを取る。充電抵抗Ｒ４の両端の電圧は、流れる電流に抵抗値をかけたものであるから同様の山の形でピークを取る。これが図２のＲ４のＶR4である。Ｑ６がＯＮになり充電を開始するたびにこの過度現象は起こる。
【００４０】
図３にプルダウン抵抗Ｒ５を使ったときのＱ２のゲート−ソース間電圧Ｖｇｓの計算を示す。図３の回路は、図１と同じである。本発明のプルダウン抵抗Ｒ５とその配線は、配線インダクタンスと充電電流の変化による電位差の正バイアスを低く抑え、ＭＯＳＦＥＴのＱ２のゲートに高い電圧が回らないようにプルダウンする。これにより、Ｑ２が誤ＯＮしなくなる。
【００４１】
プルダウン抵抗Ｒ５は、Ｑ１、Ｑ２のゲートをＱ４のソースと接続している。これは、充電電流の流れているルートだがＱ２のソースとは、充電抵抗Ｒ４で隔てられている。
このプルダウン抵抗Ｒ５により、Ｑ２のゲート−ソース間電圧は以下のように導かれる。図３に示すように各電圧を定義する。配線インダクタンスに発生する電圧：ＶL（上アームスイッチング素子ドライブＩＣ１０の端子１とＲ２間）、上アームスイッチング素子ドライブＩＣ１０の出力抵抗Ｒ１に発生する電圧：Ｖ1、充電抵抗Ｒ４に発生する電圧：Ｖ4、プルダウンＲ５に発生する電圧：Ｖ5とする。なお、ここでは計算式簡素化のためにＲ２は無視して記す。また、上アームスイッチング素子ドライブＩＣ１０の端子１と端子２は、端子２の出力がＬであるとき、同電位である。
【００４２】
ＶL＋Ｖ4＝Ｖ1＋Ｖ5  ・・・（１）、    Ｖｇｓ＝Ｖ5−Ｖ4  ・・・（２）
Ｖ5＝（Ｒ5／（Ｒ１＋Ｒ５））＊（Ｖ1＋Ｖ5）  ・・・（３）
以上から（１）を使って（３）の（Ｖ1＋Ｖ5）を置き換えて、その（３）を（２）に代入すると
∴  Ｖｇｓ＝（Ｒ5ＶL−Ｒ1Ｖ4）／（Ｒ1＋Ｒ5）
が得られる。よって、配線インダクタンスに発生する電圧：ＶLと、充電抵抗Ｒ4に流れる充電電流がわかればＲ４の両端電圧：Ｖ４がわかるのでＲ４に流れる充電電流と、Ｒ１、Ｒ５の抵抗値によってＶｇｓが決まることがわかる。Ｖ４のあるＲ１Ｖ４はマイナスの項である。よって、出力抵抗Ｒ１、プルダウン抵抗Ｒ５つまり、第４の抵抗、第３の抵抗の抵抗値を調整することにより、Ｑ2のゲートＯＮ電圧よりＶｇｓを低くする。これにより、Ｑ2の誤ＯＮを防ぐ。
【００４３】
また、図４に示すようにＱ２のＶｇｓを電流と抵抗値で表すこともできる。図４のドライブ回路は、図１と図３と同じである。
Ｒ１を流れる電流：Ｉ１、Ｒ２を流れる電流：Ｉ２、Ｒ４を流れる電流：Ｉ４、Ｒ５を流れる電流：Ｉ５とする。Ｑ２のＶｇｓは以下の式で示せる。
【００４４】
∴  Ｖｇｓ＝Ｉ5Ｒ5−Ｉ4Ｒ4
（実施形態１の変形例）
本発明は、ＤＣチョッパ回路やＨブリッジ、フルブリッジ回路などの駆動回路に流用できる。また、上アームスイッチング素子、下アームスイッチング素子はＩＧＢＴを使用してもよい。
【００４５】
（実施形態２）
図５に実施形態２の回路図を示す。実施形態２は充電抵抗Ｒ４の位置とプルダウン抵抗Ｒ５のプルダウン先を変え、ダイオードＤ４を加えたものである。
実施形態１と同じ部分は説明を省略する。図７に示すように、充電抵抗Ｒ４を充電電流が流れる配線で、Ｑ４のソースと接続する点と、Ｑ５のソースとＱ６のドレインの接続の配線と接続する点の間に置く。つまり、Ｑ４のソースの出力側に置く。そして、プルダウン抵抗Ｒ５をＱ２のゲートと、Ｑ５のソースとＱ６のドレインの接続線と充電電流が流れる配線が接続する点の間に置く。つまり、充電抵抗Ｒ４の出力側にプルダウンする。ただし、この場合には、Ｑ４のドレインとＱ５のゲートの間にダイオードＤ２と同様にダイオードＤ４を置くことが必要である。ダイオードＤ４は、発生した電位差がＭＯＳ寄生容量などを充電する誤ＯＮ防止のはたらきをしている。
【００４６】
他の構成と動作は、第１実施形態と同じである。この形態によってもＱ２のゲートがより低電位の充電抵抗Ｒ４の出力側にプルダウンされるので、Ｑ２の誤ＯＮを防ぐ。なお、実施形態１のＱ２のゲート−ソース間電圧Ｖｇｓの解析は、実施形態２にも適用される。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施形態の回路図を示す。
【図２】本発明のタイミングチャートである。
【図３】本発明の回路を電圧で説明する図である。
【図４】本発明の回路を電流で説明する図である。
【図５】本発明の第２の実施形態の回路図である。
【図６】従来技術の回路である。
【図７】従来技術及び異常動作のタイミングチャートである。
【符号の説明】
【００４８】
１０・・・上アームスイッチング素子ドライブＩＣ
２０・・・下アームスイッチング素子ドライブ回路
３０・・・従来の駆動回路
４０・・・駆動回路
Ｃ１・・・充電コンデンサ
Ｄ１、Ｄ２、Ｄ３、Ｄ４・・・ダイオード
Ｑ１、Ｑ２、Ｑ３、Ｑ４・・・ＭＯＳＦＥＴ
Ｑ５・・・上アームスイッチング素子
Ｑ６・・・下アームスイッチング素子
Ｒ１・・・出力抵抗
Ｒ２、Ｒ３・・・抵抗
Ｒ４・・・充電抵抗
Ｒ５・・・プルダウン抵抗
ＶＢ・・・直流電源
Ｖｃｃ・・・電源
【図１】
2005191835.tif 000003
【図２】
2005191835.tif 000004
【図３】
2005191835.tif 000005
【図４】
2005191835.tif 000006
【図５】
2005191835.tif 000007
【図６】
2005191835.tif 000008
【図７】
2005191835.tif 000009