(57)【要約】      （修正有）【課題】本発明は、工程の単純化、且つ、透過領域の開口率の増大を可能とする半透過型の薄膜トランジスタ基板及びその製造方法を提供する。【解決手段】基板上に、透明な第１導電層と不透明な第２導電層との二重構造を持つゲートライン及びゲート電極、画素電極を形成する段階と、第１絶縁膜と、半導体パターンと、データラインとソース電極及びドレーン電極とストレージ上部電極を含むソース/ドレーンパターンとを形成する段階と、前記ソース/ドレーンパターンを覆う第２絶縁膜を形成し、前記ゲートライン及びデータラインにより定義される画素領域のうちの透過領域において、前記有機膜から前記画素電極の第２導電層まで貫通する透過孔を形成する段階と、前記透過孔を介して露出された前記ドレーン電極及びストレージ電極と前記画素電極とを接続させる反射電極を、前記画素領域のうちの反射領域に形成する段階とを含む。【選択図】図４
2005346088.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２基板と、
前記第１基板上に、透明な第１導電層と不透明な第２導電層とを積層した二重構造のゲートラインと、
前記ゲートライン上に形成された第１絶縁膜と、
前記ゲートラインと交差して、透過領域と反射領域を持つ画素領域を定義するデータラインと、
前記ゲートライン及びデータラインと接続された薄膜トランジスタと、
前記画素領域に形成された前記第１導電層と、前記第１導電層の枠部に沿って積層された第２導電層とを持つ画素電極と、
前記ゲートラインと前記第１絶縁膜を挟んで重畳されてストレージキャパシタを形成するストレージ上部電極と、
前記薄膜トランジスタを覆う第２絶縁膜から前記画素電極の第２導電層まで貫通して、前記第１導電層を露出させる透過孔と、
前記反射領域に形成され、前記透過孔のエッジ部を介して露出された前記ドレーン電極及び前記ストレージ上部電極を前記画素電極と接続させる反射電極と、
前記ゲートラインから延長され、前記第２絶縁膜から前記第２導電層まで貫通する第１コンタクトホールを介して、前記第１導電層が露出されたゲートパッドと、
前記二重構造で形成され、データリンクを介して前記データラインと接続され、前記第２絶縁膜から前記第２導電層まで貫通する第２コンタクトホールを介して前記第１導電層が露出されるデータパッドと、
前記第１及び第２基板間の液晶層と、を備えることを特徴とする液晶表示装置。
【請求項２】
前記第２絶縁膜は有機物質で形成されたことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記薄膜トランジスタ及び第２絶縁膜間に第３絶縁膜をさらに備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記透過孔は前記第３絶縁膜を貫通することを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記データリンクは、
前記二重構造で形成されて前記データラインの端部と重畳され、前記第２絶縁膜から前記データライン及び前記第１絶縁膜と前記データリンクの第２導電層を貫通して、前記データリンクの第１導電層を露出させる第１コンタクトホールと、
前記第１コンタクトホールを介して、前記データライン及び第２導電層とは側面接続され、前記データリンクの第１導電層とは面接続される第１コンタクト電極と、をさらに備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記第１コンタクト電極は、前記反射電極と同一の金属層で形成されたことを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記データライン及びゲートラインの何れか一つと接続された静電気防止素子をさらに備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項８】
前記静電気防止素子は、
前記データライン及びゲートラインの何れか一つと接続された第２薄膜トランジスタと、
前記第２薄膜トランジスタのゲート電極及びソース電極間にダイオード型で接続された第３薄膜トランジスタと、
前記第２薄膜トランジスタのゲート電極及びドレーン電極間にダイオード型で接続された第４薄膜トランジスタと、
前記第３薄膜トランジスタのソース電極及びゲート電極を第２コンタクトホールを介して接続させる第２コンタクト電極と、
前記第３または第４薄膜トランジスタのドレーン電極及び前記第２薄膜トランジスタのゲート電極を第３コンタクトホールを介して接続させる第３コンタクト電極と、
前記第４薄膜トランジスタのソース電極及びゲート電極を第４コンタクトホールを介して接続させる第４コンタクト電極と、を備えることを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
前記第２乃至第４薄膜トランジスタのゲート電極は、前記二重構造で形成されたことを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記第２乃至第４コンタクト電極は、前記反射電極と同一の金属層で形成されたことを特徴とする請求項８に記載の液晶表示装置。
【請求項１１】
前記第２乃至第４コンタクトホールは、前記第２絶縁膜から前記ソースまたはドレーン電極、前記半導体パターン、前記第１絶縁膜、前記ゲート電極の第２導電層まで貫通して、前記ゲート電極の第１導電層を露出させることを特徴とする請求項８に記載の液晶表示装置。
【請求項１２】
前記第１乃至第４コンタクト電極は、シール材により封止される領域に形成されたことを特徴とする請求項８に記載の液晶表示装置。
【請求項１３】
前記第２絶縁膜はエンボス表面を持つことを特徴とする請求項１に記載の液晶表示装置。
【請求項１４】
前記反射電極はエンボス表面を持つことを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
第１マスクを用いて、基板上に、透明な第１導電層と不透明な第２導電層との二重構造を持つゲートライン及びゲート電極、画素電極を形成する段階と、
第２マスクを用いて、第１絶縁膜と、半導体パターンと、データラインとソース電極及びドレーン電極とストレージ上部電極を含むソース/ドレーンパターンとを形成する段階と、
第３マスクを用いて、前記ソース/ドレーンパターンを覆う第２絶縁膜を形成し、前記ゲートライン及びデータラインにより定義される画素領域のうちの透過領域において、前記有機膜から前記画素電極の第２導電層まで貫通する透過孔を形成する段階と、
第４マスクを用いて、前記透過孔を介して露出された前記ドレーン電極及びストレージ電極と前記画素電極とを接続させる反射電極を、前記画素領域のうちの反射領域に形成する段階と、を含むことを特徴とする液晶表示装置の製造方法。
【請求項１６】
前記データラインは前記半導体パターンと重畳されたことを特徴とする請求項１５に記載の液晶表示装置の製造方法。
【請求項１７】
前記第２絶縁膜は有機物質で形成されたことを特徴とする請求項１５に記載の液晶表示装置の製造方法。
【請求項１８】
前記透過孔を形成する段階は、前記ソース/ドレーンパターンを覆う第３絶縁膜を形成する段階をさらに含むことを特徴とする請求項１５に記載の液晶表示装置の製造方法。
【請求項１９】
前記透過孔は、前記第３絶縁膜を貫通するように形成されたことを特徴とする請求項１８に記載の液晶表示装置の製造方法。
【請求項２０】
前記第１マスクを用いて、前記ゲートラインから延長されたゲートパッドと、前記データラインと接続されるデータパッドとを形成する段階と、
前記第３マスクを用いて、前記ゲートパッド及びデータパッドが形成されるパッド領域の前記第２絶縁膜から前記ゲートパッド及びデータパッドのそれぞれの第２導電層まで貫通する第１及び第２コンタクトホールを形成する段階と、をさらに含むことを特徴とする請求項１５に記載の液晶表示装置の製造方法。
【請求項２１】
前記ゲート及びデータパッドは、前記二重構造で形成されたことを特徴とする請求項２０に記載の液晶表示装置の製造方法。
【請求項２２】
前記透過孔と第１及び第２コンタクトホールを形成する段階は、
前記第２絶縁膜を形成して前記第３マスクを用いてパターニングし、前記第２絶縁膜に前記透過孔と第１及び第２コンタクトホールを形成し、パターニングされた前記第２絶縁膜を焼成して前記反射領域で前記第２絶縁膜がエンボスの表面を持つようにする段階と、
前記焼成した有機膜をマスクとして用いて、前記透過孔と第１及び第２コンタクトホールのそれぞれが前記画素電極とゲートパッド及びデータパッドのそれぞれの第２導電層まで貫通するようにする段階と、を含むことを特徴とする請求項２０に記載の液晶表示装置の製造方法。
【請求項２３】
前記第３マスクは、ハーフトーンマスク及び回折露光マスクの何れか一つを含むことを特徴とする請求項２２に記載の液晶表示装置の製造方法。
【請求項２４】
前記第１マスクを用いて、前記データパッドから延長され、前記データラインの端部と重畳されるデータリンクを形成する段階と、
前記第３マスクを用いて、前記第２絶縁膜から前記データラインを経由して前記データリンクの第２導電層まで貫通して、前記データリンクの第１導電層を露出させる第１コンタクトホールを形成する段階と、
前記第４マスクを用いて、前記第１コンタクトホールを介して露出された前記データライン及びデータリンクを接続させる第１コンタクト電極を形成する段階と、を含むことを特徴とする請求項１５に記載の液晶表示装置の製造方法。
【請求項２５】
前記第１コンタクト電極は、シール材により封止される領域に形成されたことを特徴とする請求項２４に記載の液晶表示装置の製造方法。
【請求項２６】
前記データライン及びゲートラインの何れか一つと接続された第２薄膜トランジスタと、前記第２薄膜トランジスタのゲート電極及びソース電極間にダイオード型で接続された第３薄膜トランジスタと、前記第２薄膜トランジスタのゲート電極及びドレーン電極間にダイオード型で接続された第４薄膜トランジスタとを備える静電気防止素子を形成する段階をさらに含むことを特徴とする請求項１５に記載の液晶表示装置の製造方法。
【請求項２７】
前記静電気防止素子を形成する段階は、
前記第１マスクを用いて、前記二重構造を持つ前記第２乃至第４薄膜トランジスタのそれぞれのゲート電極を形成する段階と、
前記第２マスクを用いて、前記第１絶縁膜上に前記第２乃至第４薄膜トランジスタのそれぞれの半導体パターン、ソース電極、ドレーン電極を形成する段階と、
前記第３マスクを用いて、第２乃至第４コンタクトホールを形成する段階と、
前記第４マスクを用いて、第２乃至第４コンタクト電極を形成する段階と、を含むことを特徴とする請求項２６に記載の液晶表示装置の製造方法。
【請求項２８】
前記第２コンタクトホールは前記第３薄膜トランジスタのソース電極及びゲート電極の重畳部に、前記第３コンタクトホールは前記第３または第４薄膜トランジスタのドレーン電極及び前記第２薄膜トランジスタのゲート電極の重畳部に、前記第４コンタクトホールは前記第４薄膜トランジスタのソース電極及びゲート電極の重畳部に形成されたことを特徴をする請求項２７に記載の液晶表示装置の製造方法。
【請求項２９】
前記第２コンタクト電極は、前記第２コンタクトホールを介して露出された前記第３薄膜トランジスタのソース電極及びゲート電極を接続させ、前記第３コンタクト電極は、前記第３コンタクトホールを介して露出された前記第３または第４薄膜トランジスタのドレーン電極及び前記第２薄膜トランジスタのゲート電極を接続させ、前記第４コンタクト電極は、前記第４コンタクトホールを介して露出された前記第４薄膜トランジスタのソース電極及びゲート電極を接続させることを特徴とする請求項２７に記載の液晶表示装置の製造方法。
【請求項３０】
前記第２乃至第４コンタクト電極は、シール材により封止される領域に形成されたことを特徴とする請求項２７に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、特に、工程の単純化を可能とする半透過型の液晶表示装置の薄膜トランジスタ基板及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置は、大別すれば、バックライトユニットから入射される光を用いて画像を表示する透過型と、自然光のような外光を反射させて画像を表示する反射型とに分けられる。透過型はバックライトユニットの電力消費が大きく、反射型は外光に依存するため、暗い環境では画像を表示できないという問題点がある。
【０００３】
前記問題点を解決するために、バックライトユニットを用いる透過モードと、外光を用いる反射モードとの両方の選択が可能な半透過型の液晶表示装置が台頭している。半透過型の液晶表示装置は、外光が、充分であれば反射モードに、充分でなければバックライトユニットを用いる透過モードに動作することで、透過型より消費電力の低減を図りながら、反射型と異なり外光の制約を受けない。
【０００４】
一般に、半透過型の液晶パネルは、図１に示すように、液晶層(図示せず)を挟んで接合されたカラーフィルター基板と薄膜トランジスタ基板、及び薄膜トランジスタ基板の背後に設けられたバックライトユニット６０を備える。このような半透過型の液晶パネルの各画素は、反射電極２８が形成された反射領域と、反射電極２８が形成されていない透過領域とに区分される。
【０００５】
カラーフィルター基板は、上部基板５２上に形成されたブラックマトリクス(図示せず)及びカラーフィルター５４、これらの上に積層された共通電極５６及び配向膜(図示せず)からなる。
【０００６】
薄膜トランジスタ基板は、下部基板２上に形成されて各画素領域を定義するゲートライン４とデータライン(図示せず)、ゲートライン４とデータラインに接続された薄膜トランジスタ、画素領域に形成されて薄膜トランジスタと接続された画素電極３２、及び各画素の反射領域に形成されて画素電極と重畳された反射電極２８を備える。
【０００７】
薄膜トランジスタは、ゲートライン４と接続されたゲート電極６、データラインと接続されたソース電極１６、ソース電極１６と向き合うドレーン電極１８、ゲート電極６とゲート絶縁膜８を挟んで重畳されてソース及びドレーン電極１６、１８間のチャンネルを形成する活性層１０、活性層１０とソース及びドレーン電極１６、１８とのオーミック接触のためのオーミック接触層１２を備える。このような薄膜トランジスタは、ゲートライン４のスキャン信号に応答して、データライン上のビデオ信号が画素電極３２に充電されて保持される。
【０００８】
反射電極２８は、カラーフィルター基板を通して入射された外光をカラーフィルター基板の方に反射させる。このとき、反射電極２８の下部に形成された有機膜２４の表面がエンボス状を持つようになり、その上の反射電極２８もエンボス状を持つようになることで、散乱効果による反射効率が増大する。
【０００９】
画素電極３２は、薄膜トランジスタを介して供給される画素信号によって共通電極５６と電位差を発生させる。この電位差により誘電異方性を持つ液晶が回転して、反射領域と透過領域の各々の液晶層を経由する光の透過率を調節することで、前記ビデオ信号によって輝度が変化する。
【００１０】
この場合、反射領域と透過領域における液晶層を経由する光経路の長さが同一になるように、透過領域で相対的に厚膜の有機膜２４に透過孔３６を形成する。結果として、反射領域に入射された周辺光即ち反射光(ＲＬ)が、液晶層内で液晶層→反射電極２８→液晶層を経由する経路と、透過領域に入射されたバックライトユニット６０の透過光(ＴＬ)が、液晶層を経由する経路との長さが同一になることで、反射モードと透過モードの透過効率が同一になる。
【００１１】
そして、薄膜トランジスタ基板は、画素電極３２に供給されたビデオ信号を安定的に保持させるために、画素電極３２と接続されたストレージキャパシタをさらに備える。ストレージキャパシタは、画素電極３２と接続されたストレージ上部電極２０がゲートライン４とゲート絶縁膜８を挟んで重畳されることにより形成される。ストレージ上部電極２０の下には、工程上、オーミック接触層１２及び活性層１０がさらに重畳される。
【００１２】
また、薄膜トランジスタ基板は、薄膜トランジスタと有機膜２４との間の第１保護膜２２、有機膜２４と反射電極２８との間の第２保護膜２６、及び反射電極２８と画素電極３２との間の第３保護膜３０をさらに備える。これにより、画素電極３２は、第１乃至第３保護膜２２、２６、３０と、有機膜２４及び反射電極２８とを貫通する第１及び第２コンタクトホール３４、３８の各々を介して、ドレーン電極１８及びストレージ上部電極２０と接続される。
【００１３】
このような半透過型の液晶パネルにおける薄膜トランジスタ基板は、半導体工程と共に多数のマスク工程を必要とするため、製造工程が複雑になって液晶パネル製造のコスト上昇の重要原因となっている。
【００１４】
以下、半透過型の薄膜トランジスタ基板の製造方法を、図2A乃至図2Fを参照して説明する。
【００１５】
図2Aを参照すれば、第１マスク工程を用いて、下部基板２上にゲートライン４及びゲート電極６を含むゲートパターンが形成される。
【００１６】
下部基板２上にスパッタ法などの蒸着方法によってゲート金属層を形成する。続いて、第１マスクを用いたフォトリソグラフィ工程とエッチング工程により、ゲート金属層がパターニングされ、ゲートライン４及びゲート電極６を含むゲートパターンが形成される。ゲート金属層としてはＡｌ、Ｍｏ、Ｃｒ等の金属の単一層または二重層の構造が用いられる。
【００１７】
図2Bを参照すれば、ゲートパターンの形成された下部基板２上にゲート絶縁膜８が形成され、その上に、第２マスク工程により活性層１０及びオーミック接触層１２を含む半導体パターンと、データライン、ソース電極１６、ドレーン電極１８及びストレージ上部電極２０を含むソース/ドレーンパターンとが積層される。
【００１８】
ゲートパターンの形成された下部基板２上に、ＰＥＣＶＤやスパッタ法などの蒸着方法により、ゲート絶縁膜８、非晶質シリコン層、不純物がドープされた非晶質シリコン層、及びソース/ドレーン金属層が順次形成される。ゲート絶縁膜８としては、酸化シリコン(ＳｉＯｘ)や窒化シリコン(ＳｉＮｘ)などのような無機絶縁物質が用いられ、ソース/ドレーン金属層としては、Ａｌ、Ｍｏ、Ｃｒ等の金属の単一層または二重層の構造が用いられる。
【００１９】
そして、ソース/ドレーン金属層上に、第２マスクを用いたフォトリソグラフィ工程によりフォトレジストパターンを形成する。このとき、第２マスクとしては薄膜トランジスタのチャンネル部に回折露光部を持つ回折露光マスクを用いることにより、チャンネル部のフォトレジストパターンが他のソース/ドレーンパターン部より低い高さを持つようにする。
【００２０】
続いて、フォトレジストパターンを用いたウエットエッチング工程により、ソース/ドレーン金属層がパターニングされることで、データライン、ソース電極１６、ソース電極１６と一体化したドレーン電極１８、及びストレージ電極２０を含むソース/ドレーンパターンが形成される。
【００２１】
次に、同様のフォトレジストパターンを用いたドライエッチング工程により、不純物がドープされた非晶質シリコン層と非晶質シリコン層とが同時にパターニングされることで、オーミック接触層１２と活性層１０が形成される。
【００２２】
そして、アッシング工程により、チャンネル部で相対的に高さの低いフォトレジストパターンが除去された後、ドライエッチング工程により、チャンネル部のソース/ドレーンパターン及びオーミック接触層１２がエッチングされる。これにより、チャンネル部の活性層１０が露出されて、ソース電極１６とドレーン電極１８が分離される。
【００２３】
続いて、ストリップ工程により、ソース/ドレーンパターン上に残存するフォトレジストパターンが除去される。
【００２４】
図2Cを参照すれば、ソース/ドレーンパターンの形成されたゲート絶縁膜８上に第１保護膜２２が形成され、その上に、第３マスク工程により、第１及び第２開口部３５、３７と透過孔３６を有し、エンボス表面を持つ有機膜２４が形成される。
【００２５】
ソース/ドレーンパターンの形成されたゲート絶縁膜８上に第１保護膜２２及び有機膜２４が順次形成される。第１保護膜２２としてはゲート絶縁膜８のような無機絶縁物質が用いられ、有機膜２４としてはアクリルなどのような感光性有機物質が用いられる。
【００２６】
次に、第３マスクを用いたフォトリソグラフィ工程により、有機膜２４をパターニングすることで、第３マスクの透過部に対応して有機膜２４を貫通する第１及び第２開口部３５、３７と透過孔３６が形成される。このとき、第３マスクは、透過部を除いた残り部分は遮断部と回折露光部が繰返される構造を有し、これに対応して残存する有機膜２４は段差を持つ遮断領域(突出部)と回折露光領域(溝部)が繰返される構造でパターニングされる。続いて、突出部と溝部が繰返される有機膜２４を焼成することにより、有機膜２４の表面はエンボス状を持つ。
【００２７】
図2Dを参照すれば、エンボス状を持つ有機膜２４上に第２保護膜２６が形成され、その上に第４マスク工程により反射電極２８が形成される。
【００２８】
エンボス表面を持つ有機膜２４上に、第２保護膜２６及び反射金属層がエンボス状を保持して積層される。第２保護膜２６としては第１保護膜２２のような無機絶縁物質が用いられ、反射金属層としてはＡｌＮｄなどのように高反射率の金属が用いられる。
【００２９】
続いて、第４マスクを用いたフォトリソグラフィ工程及びエッチング工程により、反射金属層がパターニングされることで、各画素毎に独立して、有機膜２４の第１及び第２開口部３５、３７と透過孔３６からオープンされた反射電極２８が形成される。
【００３０】
図2Eを参照すれば、第５マスク工程により反射電極２８を覆う第３保護膜３０が形成され、第１乃至第３保護膜２２、２６、３０を貫通する第１及び第２コンタクトホール３４、３８が形成される。
【００３１】
反射電極２８を覆う第３保護膜３０が形成され、第５マスクを用いたフォトリソグラフィ工程及びエッチング工程により、有機膜２４の第１及び第２開口部３５、３７内で第１乃至第３保護膜２２、２６、３０を貫通する第１及び第２コンタクトホール３４、３８が形成される。第１及び第２コンタクトホール３４、３８は、各々ドレーン電極１８とストレージ上部電極２０を露出させる。第３保護膜３０としては第２保護膜２６のように無機絶縁物質が用いられる。
【００３２】
図2Fを参照すれば、第５マスク工程を用いて、第３保護膜３０上に画素電極３２が形成される。
【００３３】
第３保護膜３０上にスパッタ法などの蒸着方法により透明導電層が形成され、第６マスクを用いたフォトリソグラフィ工程とエッチング工程により、透明導電層がパターニングされることで、各画素領域に画素電極３２が形成される。画素電極３２は、第１及び第２コンタクトホール３４、３８を介してドレーン電極１８及びストレージ上部電極２０と接続される。透明導電層としてはＩＴＯ(Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ)などが用いられる。
【００３４】
このように、関連の半透過型の薄膜トランジスタ基板は、６マスク工程により形成されるので、製造工程が複雑であるという問題点がある。また、関連の半透過型の薄膜トランジスタ基板では、画素電極３２と、ドレーン電極１８及びストレージ上部電極２０の各々との接続のために、第１及び第２コンタクトホール３４、３８のマージンを十分確保しなければならないので、透過領域の開口率が減少するという問題点もある。
【発明の開示】
【発明が解決しようとする課題】
【００３５】
従って、本発明の目的は、工程の単純化、且つ、透過領域の開口率の増大を可能とする半透過型の液晶表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００３６】
前記目的を達成するために、本発明に係る液晶表示装置は、基板上に、透明な第１導電層と不透明な第２導電層とを積層した二重構造のゲートラインと、ゲート絶縁膜を挟んで前記ゲートラインと交差構造で形成されて、透過領域と反射領域を持つ画素領域を定義するデータラインと、前記ゲートライン及びデータラインと接続された薄膜トランジスタと、前記画素領域に形成された前記第１導電層と、前記第１導電層の枠部に沿って積層された第２導電層とを持つ画素電極と、前記ゲートラインと前記第１絶縁膜を挟んで重畳されてストレージキャパシタを形成するストレージ上部電極と、前記薄膜トランジスタを覆う第２絶縁膜から前記画素電極の第２導電層まで貫通して、前記第１導電層を露出させる透過孔と、前記反射領域に形成され、前記透過孔のエッジ部を介して露出された前記ドレーン電極及び前記ストレージ上部電極を前記画素電極と接続させる反射電極と、前記ゲートラインから延長され、前記第２絶縁膜から前記第２導電層まで貫通する第１コンタクトホールを介して、前記第１導電層が露出されたゲートパッドと、前記二重構造で形成され、データリンクを介して前記データラインと接続され、前記第２絶縁膜から前記第２導電層まで貫通する第２コンタクトホールを介して前記第１導電層が露出されたデータパッドとを備える。
【００３７】
また、本発明に係る液晶表示装置の製造方法は、第１マスクを用いて、透明な第１導電層と不透明な第２導電層との二重構造を持つゲートライン及びゲート電極、画素電極を基板上に形成する段階と、第２マスクを用いて、前記第１絶縁膜と、半導体パターンと、データラインとソース電極及びドレーン電極とストレージ上部電極を含むソース/ドレーンパターンとを形成する段階と、第３マスクを用いて、前記ソース/ドレーンパターンを覆う第２絶縁膜を形成し、前記ゲートライン及びデータラインにより定義される画素領域のうちの透過領域において、前記有機膜から前記画素電極の第２導電層まで貫通する透過孔を形成する段階と、第４マスクを用いて、前記透過孔を介して露出された前記ドレーン電極及びストレージ電極と前記画素電極とを接続させる反射電極を、前記画素領域のうちの反射領域に形成する段階と含む。
【発明の効果】
【００３８】
本発明に係る半透過型の液晶表示装置の薄膜トランジスタ基板及びその製造方法は、 画素電極及びパッドをゲートパターンのように透明導電層を含む二重構造で形成し、有機膜のパターニングの際に、ハーフトーンマスクを用いてその透明導電層を露出させる。そして、反射電極によりドレーン電極及びストレージ上部電極を画素電極と接続させる。これにより、工程を４マスク工程に単純化することができ、且つ、ドレーン電極及びストレージ上部電極を画素電極と接続させるための別途のコンタクトホールが不要になるので、透過領域の開口率も増大する。
【００３９】
また、本発明に係る半透過型の液晶表示装置の薄膜トランジスタ基板及びその製造方法は、反射電極と同一の金属のコンタクト電極により互いに異なる層に形成されたデータリンク及びデータラインを接続させ、静電気防止素子の薄膜トランジスタを相互接続させる。これにより、４マスク工程に工程の単純化が可能である。
【００４０】
合わせて、本発明に係る半透過型の液晶表示装置の薄膜トランジスタ基板及びその製造方法は、反射電極(ＡｌＮｄ)が画素電極の第２導電層(Ｍｏ)を経由して第１導電層(ＩＴＯ)と接続されるので、反射電極と画素電極とのコンタクト抵抗を低減することができる。
【発明を実施するための最良の形態】
【００４１】
以下、添付図面に基づき、本発明の望ましい実施例を詳細に説明する。
【実施例】
【００４２】
図３は本発明の実施例に係る半透過型の薄膜トランジスタ基板を示す平面図、図４は図３に示す半透過型の薄膜トランジスタ基板のII-II'、III-III'、IV-IV'線に沿う断面図である。
【００４３】
図３及び図４に示すように、半透過型の薄膜トランジスタ基板は、下部基板１４２上に、ゲート絶縁膜１４４を挟んで交差して画素領域を定義するゲートライン１０２とデータライン１０４、ゲートライン１０２とデータライン１０４に接続された薄膜トランジスタ１０６、各画素の反射領域に形成された反射電極１５２、及び各画素領域に形成され、反射電極１５２により薄膜トランジスタ１０６と接続された画素電極１１８を備える。そして、半透過型の薄膜トランジスタ基板は、反射電極１５２により画素電極１１８に接続されたストレージ上部電極１２２と前段ゲートライン１０２との重畳により形成されたストレージキャパシタ１２０、ゲートライン１０２と接続されたゲートパッド１２８、データライン１０４と接続されたデータパッド１３８を備える。このような半透過型の薄膜トランジスタ基板において、各画素領域は、反射電極１５２が形成された反射領域と、反射電極１５２が形成されていない透過領域とに区分される。
【００４４】
薄膜トランジスタ１０６は、ゲートライン１０２と接続されたゲート電極１０８、データライン１０４と接続されたソース電極１１０、ソース電極１１０と向き合って画素電極１１８と接続されたドレーン電極１１２、ゲート絶縁膜１４４を挟んでゲート電極１０８と重畳されて、ソース電極１１０とドレーン電極１１２との間にチャンネルを形成する活性層１１４、ソース電極１１０及びドレーン電極１１２とのオーミック接触のために、チャンネル部を除いた活性層１１４上に形成されたオーミック接触層１１６を備える。このような薄膜トランジスタ１０６は、ゲートライン１０２のスキャン信号に応答して、データライン１０４上のビデオ信号が画素電極１１８に充電されて保持される。
【００４５】
ここで、ゲートライン１０２及びゲート電極１０８は、透明導電層からなる第１導電層１０１と、その上に金属層からなる第２導電層１０３とが積層された二重構造を持つ。
【００４６】
そして、活性層１１４及びオーミック接触層１１６を含む半導体パターン１１５は、データライン１０４とも重畳されるように形成される。
【００４７】
反射電極１５２は各画素の反射領域に形成されて外光を反射させる。このような反射電極１５２は、その下の有機膜１４８の形状によってエンボス状を持つため、散乱効果による反射効率を増大させる。
【００４８】
画素電極１１８は、各画素領域に形成され、透過孔１５４のエッジ部を経由する反射電極１５２によりドレーン電極１１２と接続される。画素電極１１８は、ゲートライン１０２のように第１及び第２導電層１０１、１０３が積層された二重構造を有し、第２導電層１０３は透過孔１５４を介してオープンされて、透明導電層である第１導電層１０１が透過領域に露出される。画素電極１１８は、薄膜トランジスタを介して供給された画素信号によりカラーフィルター基板(図示せず)の共通電極と電位差を発生させる。この電位差により、誘電異方性を持つ液晶が回転して、反射領域と透過領域の各々の液晶層を経由する光の透過率を調節するので、前記ビデオ信号によって輝度が変化する。
【００４９】
透過孔１５４は、透過領域において、画素電極１１８上のゲート絶縁膜１４４、薄膜トランジスタ１０６上の保護膜１４６、及び有機膜１４８を貫通して形成される。これにより、反射領域と透過領域で液晶層を経由する光経路の長さが同一になるので、反射モードと透過モードの透過効率が同一になる。
【００５０】
ストレージキャパシタ１２０は、画素電極１１８と接続されたストレージ上部電極１２２が、ゲート絶縁膜１４４を挟んで前段ゲートライン１０２と重畳されることにより形成される。ストレージ上部電極１２２は、透過孔１５４のエッジ部を経由する反射電極１５２を介して画素電極１１８と接続され、ストレージ上部電極１２２の下には半導体パターン１１５がさらに重畳される。
【００５１】
ゲートライン１０２は、ゲートパッド１２８を介してゲートドライバ(図示せず)と接続される。ゲートパッド１２８は、ゲートライン１０２の第１及び第２導電層１０１、１０３が延長されて形成され、第１導電層１０１は、有機膜１４８から第２導電層１０３まで貫通する第１コンタクトホール１３０を介して露出される。
【００５２】
データライン１０４は、データパッド１３８を介してデータドライバ(図示せず)と接続される。データパッド１３８は、ゲートパッド１２８のように第１及び第２導電層１０１、１０３が積層された二重構造を有し、第１導電層１０１は、有機膜１４８から第２導電層１０３まで貫通する第２コンタクトホール１４０を介して露出される。このようなデータパッド１３８は、別途のコンタクト電極(図示せず)を介してデータライン１０４と接続される。
【００５３】
このように、本発明の実施例に係る半透過型の薄膜トランジスタ基板では、透過孔１５４のエッジ部を経由する反射電極１５２を介して、画素電極１１８がドレーン電極１１２及びストレージ上部電極１２２と接続される。これにより、画素電極１１８とドレーン電極１１２及びストレージ上部電極１２２との接続のための別途のコンタクトホールが不要になるので、透過領域の開口率を増大させることができる。
【００５４】
そして、反射電極１５２は、画素電極１１８の第１導電層１０１と第２導電層１０３ともに接続される。これにより、反射電極１５２としてＡｌＮｄ、画素電極１１８の第１導電層１０１としてＩＴＯ、第２導電層１０３としてＭｏを用いる場合、ＡｌＮｄとＩＴＯはＭｏを介して接続されるので、Ａｌ２Ｏ３生成によるＡｌＮｄとＩＴＯとのコンタクト抵抗を減少させることができる。
【００５５】
こうした構成を持つ本発明の実施例に係る薄膜トランジスタ基板は、次のような４マスク工程により形成される。
【００５６】
図5A及び図5Bは、本発明の実施例に係る半透過型の薄膜トランジスタ基板の製造方法のうち、第１マスク工程を説明するための平面図及び断面図である。
【００５７】
第１マスク工程により、下部基板１４２上に、ゲートライン１０２、ゲートライン１０２と接続されたゲート電極１０８及びゲートパッド１２８、データパッド１３８、画素電極１１８を含むゲートパターンが形成される。このようなゲートパターンは、第１及び第２導電層１０１、１０３が積層された二重構造で形成される。
【００５８】
具体的に、下部基板１４２上にスパッタ法などの蒸着方法により第１及び第２導電層１０１、１０３が積層される。積層された第１及び第２導電層１０１、１０３は、第１マスクを用いたフォトリソグラフィ工程及びエッチング工程によりパターニングされることで、ゲートライン１０２、ゲート電極１０８とゲートパッド１２８、データパッド１３８、及び画素電極１１８を含むゲートパターンが形成される。第１導電層１０１としてはＩＴＯ、ＴＯ、ＩＺＯ等のような透明導電物質が用いられ、第２導電層１０３としてはＭｏ、Ｃｕ、Ａｌ(Ｎｄ)、Ｃｒ、Ｔｉ等のような金属物質が用いられる。
【００５９】
図6A及び図6Bは、本発明の実施例に係る薄膜トランジスタ基板の製造方法のうち、第２マスク工程を説明するための平面図及び断面図、図7A乃至図7Eは、第２マスク工程を具体的に説明するための断面図である。
【００６０】
ゲートパターンの形成された下部基板１４２上にゲート絶縁膜１４４が形成され、その上に、第２マスク工程により、データライン１０４、ソース電極１１０、ドレーン電極１１２及びストレージ上部電極１２２を含むソース/ドレーンパターンと、ソース/ドレーンパターンの背面に沿って重畳された活性層１１４及びオーミック接触層１１６を含む半導体パターン１１５とが形成される。このような半導体パターン１１５とソース/ドレーンパターンは、回折露光マスクを用いた１マスク工程により形成される。
【００６１】
具体的に、図7Aのように、ゲートパターンが形成された下部基板１４２上に、ゲート絶縁膜１４４、非晶質シリコン層１０５、不純物(ｎ+またはｐ+)がドープされた非晶質シリコン層１０７及びソース/ドレーン金属層１０９が順次形成される。例えば、ゲート絶縁膜１４４、非晶質シリコン層１０５及び不純物がドープされた非晶質シリコン層１０７はＰＥＣＶＤ法により形成され、ソース/ドレーン金属層１０９はスパッタ法により形成される。ゲート絶縁膜１４４としては酸化シリコン(ＳｉＯｘ)や窒化シリコン(ＳｉＮｘ)などのような無機絶縁物質が用いられ、ソース/ドレーン金属層１０９としてはＣｒ、Ｍｏ、ＭｏＷ、Ａｌ/Ｃｒ、Ｃｕ、Ａｌ(Ｎｄ)、Ａｌ/Ｍｏ、Ａｌ(Ｎｄ)/Ａｌ、Ａｌ(Ｎｄ)/Ｃｒ、Ｍｏ/Ａｌ(Ｎｄ)/Ｍｏ、Ｃｕ/Ｍｏ、Ｔｉ/Ａｌ(Ｎｄ)/Ｔｉなどが用いられ、二重層例えばＡｌ/Ｃｒの場合、まずＣｒを形成後にＡｌを形成するものを言う。
【００６２】
そして、ソース/ドレーン金属層１０９上にフォトレジスト２１９を塗布した後、回折露光マスク２１０を用いたフォトリソグラフィ工程により、フォトレジスト２１９を露光及び現像することで、図7Bに示すように、段差を持つフォトレジストパターン２２０が形成される。
【００６３】
回折露光マスク２１０は、透明な石英基板２１２、その上にＣｒ、ＣｒＯｘ等のような金属層で形成された遮断層２１４及び回折露光用スリット２１６を備える。遮断層２１４は、半導体パターン及びソース/ドレーンパターンが形成される領域に位置して紫外線を遮断させることで、現像後に第１フォトレジストパターン２２０Ａを残す。回折露光用スリット２１６は、薄膜トランジスタのチャンネルが形成される領域に位置して紫外線を回折させることで、現像後に第１フォトレジストパターン２２０Ａより薄膜の第２フォトレジストパターン２２０Ｂを残す。
【００６４】
続いて、段差を持つフォトレジストパターン２２０を用いたエッチング工程により、ソース/ドレーン金属層１０９がパターニングされることで、図7Cに示すように、ソース/ドレーンパターンと、その下の半導体パターン１１５とが形成される。この場合、ソース/ドレーンパターンのうちのソース電極１１０とドレーン電極１１２は一体化した構造を持つ。
【００６５】
次に、酸素(Ｏ２)プラズマを用いたアッシング工程により、フォトレジストパターン２２０をアッシングすることで、図7Dに示すように、第１フォトレジストパターン２２０Ａは薄くなり、第２フォトレジストパターン２２０Ｂは除去される。そして、アッシングされた第１フォトレジストパターン２２０Ａを用いたエッチング工程により、第２フォトレジストパターン２２０Ｂの除去により露出されたソース/ドレーンパターンと、その下のオーミック接触層１１６とが除去されることで、ソース電極１１０とドレーン電極１１２は分離されて活性層１１４が露出される。これにより、ソース電極１１０とドレーン電極１１２との間には活性層１１４からなるチャンネルが形成される。このとき、アッシングされた第１フォトレジストパターン２２０Ａに沿ってソース/ドレーンパターンの両側部が再度エッチングされることで、ソース/ドレーンパターンと半導体パターン１１５は階段形で一定の段差を持つ。
【００６６】
そして、ストリップ工程により、ソース/ドレーンパターン上に残存した第１フォトレジストパターン２２０Ａが、図7Eのように除去される。
【００６７】
図8A及び図8Bは、本発明の実施例に係る薄膜トランジスタ基板の製造方法のうち、第３マスク工程を説明するための平面図及び断面図、図9A乃至図9Dは、第３マスク工程を段階的に説明するための断面図である。
【００６８】
第３マスク工程により、ソース/ドレーンパターンが形成されたゲート絶縁膜１４４上に、透過領域で透過孔１５４を有し、パッド領域で第１及び第２コンタクトホール１３０、１４０を有する保護膜１４６及び有機膜１４８が形成される。ここで、保護膜１４６は薄膜トランジスタ１０６を保護するためのものであるが、省略することもできる。
【００６９】
図9Aを参照すれば、ソース/ドレーンパターンが形成されたゲート絶縁膜１４４上に、ＰＥＣＶＤなどの蒸着方法により保護膜１４６が形成され、スピンコート法などにより有機膜１４８が形成される。保護膜１４６としてはゲート絶縁膜１４４のような無機絶縁物質が用いられ、有機膜１４８としてはアクリルなどのような感光性有機物質が用いられる。次に、第３マスクであるハーフトーンマスク２６０または回折露光マスクを用いて、有機膜１４８を露光及び現像する。
【００７０】
例えば、ハーフトーンマスク２６０は、透明な石英(ＳｉＯ２；Ｑｕａｒｔｚ)基板２６６と、その上にＭｏＳｉｘなどで形成された部分透過層２６４と、部分透過層２６４上にＣｒ、ＣｒＯｘなどのような金属で形成された遮断層２６２とを備える。このようなハーフトーンマスク２６０において、部分透過層２６４及び遮断層２６２が重畳された遮断部は、紫外線の遮断により、図9Bに示す第１領域(Ａ)のように有機膜１４８が相対的に厚く維持される。遮断層２６２なしに部分透過層２６４が存在するハーフトーンマスク２６０の部分透過部は、紫外線の部分透過により、図9Bに示す第２領域(Ｂ)のように有機膜１４８が相対的に薄く維持される。そして、遮断層２６２及び部分透過層２６４が存在していないハーフトーンマスク２６０の透過部は、紫外線を全面透過させて図9Bのように有機膜１４８を貫通する透過孔１５４と第１及び第２コンタクトホール１３０、１４０が形成される。ここで、有機膜１４８の透過孔１５４は画素電極１１８と重畳された透過領域に、第１及び第２コンタクトホール１３０、１４０はパッド領域でゲートパッド１２８及びデータパッド１３８の各々と重畳されて形成される。有機膜１４８の第１及び第２領域(１４８Ａ、１４８Ｂ)は反射領域で繰返され、第１及び第２コンタクトホール１３０、１４０が形成されたパッド領域には第２領域(１４８Ｂ)が存在する。
【００７１】
このような構造を持つ有機膜１４８を焼成することで、図9Cのように反射領域で有機膜１４８の表面はエンボス状を有し、パッド領域で有機膜１４８は残留する。
【００７２】
続いて、有機膜１４８をマスクとして用いたドライエッチングにより、透過孔１５４と第１及び第２コンタクトホール１３０、１４０が、保護膜１４６及びゲート絶縁膜１４４を経由して、画素電極１１８とゲートパッド及びデータパッド１２８、１３８の第２導電層１０３まで貫通する。このとき、透過孔１５４を介して露出されたドレーン電極１１２及びストレージ上部電極１２２とその下の半導体パターン１１５もエッチングされ、エッチング速度の差により、ドレーン電極１１２及びストレージ上部電極１２２とその下の半導体パターン１１５よりもゲート絶縁膜１４４のエッジ部がほぼ突出された構造を持つ。このような透過孔１５４を介して、画素電極１１８の第１導電層１０１が露出され、第２導電層１０３の側面が露出される。また、第１及び第２コンタクトホール１３０、１４０を介して、ゲートパッド１２８及びデータパッド１３８の第１導電層１０１が露出され、第２導電層１０３の側面が露出される。
【００７３】
図10A及び図10Bは、本発明の実施例に係る薄膜トランジスタ基板の製造方法のうち、第４マスク工程を説明するための平面図及び断面図である。
【００７４】
第４マスク工程により、各画素の反射領域に反射電極１５２が形成される。
【００７５】
具体的に、反射領域でエンボス表面を持つ有機膜１４８上に反射金属層がエンボス状を保持して形成される。反射金属層としてはＡｌＮｄなどのように高反射率の金属が用いられる。次に、第５マスクを用いたフォトリソグラフィ工程及びエッチング工程により、反射金属層がパターニングされることで、各画素の反射領域毎に反射電極１５２が形成される。このような反射電極１５２は、透過孔１５４のエッジ部を経由してドレーン電極１１２と画素電極１１８を接続させ、ストレージ上部電極１２２と画素電極１１８を接続させる。これにより、画素電極１１８とドレーン電極１１２及びストレージ上部電極１２２との接続のための別途のコンタクトホールが不要になるので、透過領域の開口率が増大する。また、反射電極１５２は、画素電極１１８の第１導電層１０１と接続されながら、透過孔１５４のエッジ部を介して露出された第２導電層１０３(Ｍｏ)のエッジ部とも接続されるので、反射電極１５２(ＡｌＮｄ)と第１導電層１０１(ＩＴＯ)とのコンタクト抵抗を減少させることができる。
【００７６】
図１１は、本発明の実施例に係る半透過型の薄膜トランジスタ基板の周辺部を概略的に示す図である。
【００７７】
図１１に示す半透過型の薄膜トランジスタ基板１００は、ゲートパッド1２８と同層に形成されたデータパッド１３８を、データライン１０４と接続させるためのコンタクト電極１６０を備える。換言すれば、コンタクト電極１６０は、データパッド１３８から延長されたデータリンク１３６とデータライン１０４を接続させる。ここで、コンタクト電極１６０は、アクティブ領域１８２に形成される反射電極１５２と同一の金属層(ＡｌＮｄ、ＡｌＮｄ/Ｍｏ)で形成する。このようなコンタクト電極１６０は、外部に露出される場合、酸化作用による腐食の問題点があるため、シール材１８０により封止される領域、即ち、シール材１８０とアクティブ領域１８２との間に位置して腐食を防止できる。
【００７８】
また、薄膜トランジスタ基板１００は、アクティブ領域１８２に流入する静電気の遮断のための静電気防止素子１９０を備える。静電気防止素子１９０は、データライン１０４またはゲートライン１０２と接続され、相互接続関係を持つ多数個の薄膜トランジスタ３００、３１０、３２０からなる。静電気防止素子１９０は、静電気などによる高電圧領域では、低いインピーダンスを持って過電流が放電されることで、静電気の流入を遮断し、正常な駆動環境では、高いインピーダンスを持ってデータライン１０４またはゲートライン１０２を介して供給される駆動信号には影響を与えない。このような静電気防止素子１９０は、薄膜トランジスタ３００、３１０、３２０を相互接続させるために多数のコンタクト電極を必要とする。このような多数のコンタクト電極も、反射電極１５２と同一の金属層(ＡｌＮｄ、ＡｌＮｄ/Ｍｏ)で形成する。これにより、静電気防止素子１９０も、シール材１８０により封止される領域、即ちシール材１８０とアクティブ領域１８２との間に形成される。
【００７９】
図１２は、図１１に示すデータライン１０４と接続されたコンタクト電極１６０及び静電気防止素子１９０を具体的に示す平面図、図１３は、図１２に示す薄膜トランジスタ基板のＶ-Ｖ'、VI-VI'線に沿う断面図である。
【００８０】
図１２及び図１３に示すデータリンク１３６は、データパッド１３８から延長されてシール材１８０で封止される領域に位置するデータライン１０４の端部と重畳される。データリンク１３６は、データパッド１３８のように第１及び第２導電層１０１、１０３が積層された二重構造を持つ。
【００８１】
第１コンタクト電極１６０は、データリンク１３６とデータライン１０４との重畳部に形成された第１コンタクトホール１６２に渡って形成され、データライン１０４及びデータリンク１３６を接続させる。第１コンタクトホール１６２は、有機膜１４８から保護膜１４６、データライン１０４、半導体パターン１１５、ゲート絶縁膜１４４、第２導電層１０３まで貫通して、データリンク１３６の第１導電層１０１を露出させる。これにより、第１コンタクト電極１６０は、第１コンタクトホール１６２を介して露出されたデータライン１０４及び第２導電層１０３とは側面接続され、データリンク１３６の第１導電層１０１とは面接続される。
【００８２】
データライン１０４と接続された静電気防止素子は、第２乃至第４薄膜トランジスタ３００、３１０、３２０を備える。
【００８３】
第２薄膜トランジスタ３００は、データライン１０４と接続された第２ソース電極３０４、第２ソース電極３０４と対向する第２ドレーン電極３０６、第２ソース及びドレーン電極３０４、３０６と半導体パターン１１５及びゲート絶縁膜１４４を挟んで重畳された第２ゲート電極３０２を備える。ここで、第２ゲート電極３０２は、第１及び第２導電層１０１、１０３の二重構造を持つ。
【００８４】
第３薄膜トランジスタ３１０は、第２薄膜トランジスタの第２ソース電極３０４と第２ゲート電極３０２との間にダイオード型で接続される。このために、第３薄膜トランジスタ３１０は、第２ソース電極３０４と接続された第３ソース電極３１４、第３ソース電極３１４と対向する第３ドレーン電極３１６、第３ソース及びドレーン電極３１４、３１６と半導体パターン１１５及びゲート絶縁膜１４４を挟んで重畳された第３ゲート電極３１２を備える。ここで、第３ゲート電極３１２は、第１及び第２導電層１０１、１０３の二重構造を持つ。そして、第３ゲート電極３１２は、第２コンタクトホール３４０に渡って形成された第２コンタクト電極３３２を介して、第３ソース電極３１４と接続される。第２コンタクトホール３４０は、有機膜１４８、保護膜１４６、第３ソース電極３１４、半導体パターン１１５、ゲート絶縁膜１４４及び第３ゲート電極３１２の第２導電層１０３を貫通して、第３ゲート電極３１２の第１導電層１０１を露出させる。
【００８５】
第４薄膜トランジスタ３２０は、第２薄膜トランジスタの第２ドレーン電極３０６と第２ゲート電極３０２との間にダイオード型で接続される。このために、第４薄膜トランジスタ３２０は、第２ドレーン電極３０６と接続された第４ソース電極３２４、第４ソース電極３２４と対向する第４ドレーン電極３２６、第４ソース及びドレーン電極３２４、３２６と半導体パターン１１５及びゲート絶縁膜１４４を挟んで重畳された第４ゲート電極３２２を備える。ここで、第４ゲート電極３２２は第１及び第２導電層１０１、１０３の二重構造を持つ。第４ドレーン電極３２６は、第３ドレーン電極３１６と接続され、第３コンタクトホール３４４に渡って形成された第３コンタクト電極３３４を介して、第２ゲート電極３０２と接続される。また、第４ゲート電極３２２は、第４コンタクトホール３４８に渡って形成された第４コンタクト電極３３６を介して、第４ソース電極３２４と接続される。第３コンタクトホール３４４は、有機膜１４８、保護膜１４６、第４ドレーン電極３２６、半導体パターン１１５、ゲート絶縁膜１４４及び第２ゲート電極３０２の第１導電層１０１を貫通して形成され、第４コンタクトホール３４８は、有機膜１４８、保護膜１４６、第４ソース電極３２４、半導体パターン１１５、ゲート絶縁膜１４４及び第４ゲート電極３２２の第１導電層１０１を貫通して形成される。
【００８６】
ここで、第１乃至第４コンタクト電極１６０、３３２、３３４、３３６は、上述したように、反射電極１５２と同様に、第１及び第２反射金属層１５１、１５３が積層された二重構造を持つ。これにより、第１乃至第４コンタクト電極１６０、３３２、３３４、３３６の第１反射金属層１５１が透明導電層である第１導電層１０１と接続するので、コンタクト抵抗を減少させることができる。
【００８７】
このような構造を持つ半透過型の薄膜トランジスタ基板は、上述したように、５マスク工程により形成する。これを図14A乃至図１7Bを参照して説明する。
【００８８】
図14A及び図14Bを参照すれば、第１マスク工程により、下部基板１４２上にデータパッド１３８と共にデータリンク１３６及び第２乃至第４ゲート電極３０２、３１２、３２２を含むゲートパターンが形成される。ゲートパターンは、第１及び第２導電層１０１、１０３が積層された二重構造を持つ。このような第１マスク工程は、図5A及び図5Bでの説明と同様である。
【００８９】
図１5A及び図１5Bを参照すれば、第２マスク工程により、ゲート絶縁膜１４４、活性層１１４及びオーミック接触層１１６を含む半導体パターン１１５と、データライン１０４、第２乃至第４ソース電極３０４、３１４、３２４、第２乃至第４ドレーン電極３０６、３１６、３２６を含むソース/ドレーンパターンとが形成される。このような第２マスク工程は、図6A乃至図7Eでの説明と同様である。
【００９０】
図１6A及び図１6Bを参照すれば、第３マスク工程により、保護膜１４６及び有機膜１４８が形成され、有機膜１４８からデータリンク１３６と第２乃至第３ゲート電極のそれぞれの第２導電層１０３まで貫通する第１乃至第４コンタクトホール１６２、３４０、３４４、３４８が形成される。このような第３マスク工程は、図8A乃至図9Dでの説明と同様である。
【００９１】
図１7A及び図１7Bを参照すれば、第４マスク工程により、反射電極１５２と同一の金属で第１乃至第４コンタクト電極１６０、３３２、３３４、３３６が形成される。このような第４マスク工程は、図10A及び図10Bでの説明と同様である。
【００９２】
以上で説明した内容により、当業者であれば、本発明の技術思想から逸脱しない範囲内で多様に変更・修正が可能であることが分かる。従って、本発明の技術範囲は、明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲により定められなければならない。
【図面の簡単な説明】
【００９３】
【図１】関連の半透過型の液晶パネルの一部分を示す断面図である。
【図２Ａ】図１に示す半透過型の薄膜トランジスタ基板の製造方法を具体的に説明するための断面図である。
【図２Ｂ】図１に示す半透過型の薄膜トランジスタ基板の製造方法を具体的に説明するための断面図である。
【図２Ｃ】図１に示す半透過型の薄膜トランジスタ基板の製造方法を具体的に説明するための断面図である。
【図２Ｄ】図１に示す半透過型の薄膜トランジスタ基板の製造方法を具体的に説明するための断面図である。
【図２Ｅ】図１に示す半透過型の薄膜トランジスタ基板の製造方法を具体的に説明するための断面図である。
【図２Ｆ】図１に示す半透過型の薄膜トランジスタ基板の製造方法を具体的に説明するための断面図である。
【図３】本発明の実施例に係る半透過型の薄膜トランジスタ基板を部分的に示す平面図である。
【図４】図３に示す半透過型の薄膜トランジスタ基板のII-II’、III-III’、IV-IV’線に沿う断面図である。
【図５Ａ】本発明の実施例に係る半透過型の薄膜トランジスタ基板の第１マスク工程を説明するための平面図である。
【図５Ｂ】本発明の実施例に係る半透過型の薄膜トランジスタ基板の第１マスク工程を説明するための断面図である。
【図６Ａ】本発明の実施例に係る半透過型の薄膜トランジスタ基板の第２マスク工程を説明するための平面図である。
【図６Ｂ】本発明の実施例に係る半透過型の薄膜トランジスタ基板の第２マスク工程を説明するための断面図である。
【図７Ａ】本発明の第２マスク工程を具体的に説明するための断面図である。
【図７Ｂ】本発明の第２マスク工程を具体的に説明するための断面図である。
【図７Ｃ】本発明の第２マスク工程を具体的に説明するための断面図である。
【図７Ｄ】本発明の第２マスク工程を具体的に説明するための断面図である。
【図７Ｅ】本発明の第２マスク工程を具体的に説明するための断面図である。
【図８Ａ】本発明の実施例に係る半透過型の薄膜トランジスタ基板の第３マスク工程を説明するための平面図及び断面図である。
【図８Ｂ】本発明の実施例に係る半透過型の薄膜トランジスタ基板の第３マスク工程を説明するための平面図及び断面図である。
【図９Ａ】本発明の第３マスク工程を具体的に説明するための断面図である。
【図９Ｂ】本発明の第３マスク工程を具体的に説明するための断面図である。
【図９Ｃ】本発明の第３マスク工程を具体的に説明するための断面図である。
【図９Ｄ】本発明の第３マスク工程を具体的に説明するための断面図である。
【図１０Ａ】本発明の実施例に係る半透過型の薄膜トランジスタ基板の第４マスク工程を説明するための平面図である。
【図１０Ｂ】本発明の実施例に係る半透過型の薄膜トランジスタ基板の第４マスク工程を説明するための断面図である。
【図１１】本発明の実施例に係る半透過型の薄膜トランジスタ基板を周辺部中心として概略的に示す平面図である。
【図１２】図１１に示すデータライン及びデータリンクのコンタクト領域と静電気防止素子領域を具体的に示す平面図である。
【図１３】図１２に示す半透過型の薄膜トランジスタ基板のＶ−Ｖ’、VI−VI’線に沿う断面図である。
【図１４Ａ】図１３に示す半透過型の薄膜トランジスタ基板の第１マスク工程を説明するための平面図である。
【図１４Ｂ】図１３に示す半透過型の薄膜トランジスタ基板の第１マスク工程を説明するための断面図である。
【図１５Ａ】図１３に示す半透過型の薄膜トランジスタ基板の第２マスク工程を説明するための平面図である。
【図１５Ｂ】図１３に示す半透過型の薄膜トランジスタ基板の第２マスク工程を説明するための断面図である。
【図１６Ａ】図１３に示す半透過型の薄膜トランジスタ基板の第３マスク工程を説明するための平面図である。
【図１６Ｂ】図１３に示す半透過型の薄膜トランジスタ基板の第３マスク工程を説明するための断面図である。
【図１７Ａ】図１３に示す半透過型の薄膜トランジスタ基板の第４マスク工程を説明するための平面図である。
【図１７Ｂ】図１３に示す半透過型の薄膜トランジスタ基板の第４マスク工程を説明するための断面図である。
【符号の説明】
【００９４】
２、１４２  下部基板
４、１０２  ゲートライン
６、１０８、３０２、３１２、３２２  ゲート電極
８、１４４  ゲート絶縁膜
１０、１１４  活性層
１２、１１６  オーミック接触層
１６、１１０、３０４、３１４、３２４  ソース電極
１８、１１２、３０６、３１６、３２６  ドレーン電極
２０、１２２  ストレージ上部電極
２２、２６、３０、１４６  保護膜
２４、１４８  有機膜
２８、１５２  反射電極
３２、１１８  画素電極
３４、３８、１６２、３４０、３４４、３４８  コンタクトホール
３５、３７  開口部
３６、１５４  透過孔
５２  上部基板
５４  カラーフィルター
５６  共通電極
１００  薄膜トランジスタ基板
１０１  第１導電層
１０３  第２導電層
１０５  非晶質シリコン層
１０６、３００、３１０、３２０  薄膜トランジスタ
１０７  不純物がドープされた非晶質シリコン層
１０９  ソース/ドレーン金属層
１１５  半導体パターン
１２８  ゲートパッド
１３６  データリンク
１３８  データパッド
１６０、３３２、３３４、３３６  コンタクト電極
１８０  シール材
１８２  アクティブ領域
１９０  静電気防止素子
２１０  回折露光マスク
２１２、２６６  石英基板
２１４、２６２  遮断層
２１６  スリット
２１９  フォトレジスト
２２０  フォトレジストパターン
２２０Ａ  第１フォトレジストパターン
２２０Ｂ  第２フォトレジストパターン
２６０  ハーフトーンマスク
２６４  部分透過層
【図１】
2005346088.tif 000003
【図２Ａ】
2005346088.tif 000004
【図２Ｂ】
2005346088.tif 000005
【図２Ｃ】
2005346088.tif 000006
【図２Ｄ】
2005346088.tif 000007
【図２Ｅ】
2005346088.tif 000008
【図２Ｆ】
2005346088.tif 000009
【図３】
2005346088.tif 000010
【図４】
2005346088.tif 000011
【図５Ａ】
2005346088.tif 000012
【図５Ｂ】
2005346088.tif 000013
【図６Ａ】
2005346088.tif 000014
【図６Ｂ】
2005346088.tif 000015
【図７Ａ】
2005346088.tif 000016
【図７Ｂ】
2005346088.tif 000017
【図７Ｃ】
2005346088.tif 000018
【図７Ｄ】
2005346088.tif 000019
【図７Ｅ】
2005346088.tif 000020
【図８Ａ】
2005346088.tif 000021
【図８Ｂ】
2005346088.tif 000022
【図９Ａ】
2005346088.tif 000023
【図９Ｂ】
2005346088.tif 000024
【図９Ｃ】
2005346088.tif 000025
【図９Ｄ】
2005346088.tif 000026
【図１０Ａ】
2005346088.tif 000027
【図１０Ｂ】
2005346088.tif 000028
【図１１】
2005346088.tif 000029
【図１２】
2005346088.tif 000030
【図１３】
2005346088.tif 000031
【図１４Ａ】
2005346088.tif 000032
【図１４Ｂ】
2005346088.tif 000033
【図１５Ａ】
2005346088.tif 000034
【図１５Ｂ】
2005346088.tif 000035
【図１６Ａ】
2005346088.tif 000036
【図１６Ｂ】
2005346088.tif 000037
【図１７Ａ】
2005346088.tif 000038
【図１７Ｂ】
2005346088.tif 000039