(57)【要約】【課題】制御プログラムの高速書き換え処理や高速通信処理を可能とすることができるエレベータの制御装置を提供する。【解決手段】エレベータ制御基板１に、制御プログラムの書き換え機能と外部との高速通信処理機能とを有する起動プログラムを記憶する起動プログラム記憶部１３と、エレベータ運転用の制御プログラムを記憶する制御プログラム記憶部１４と、これら記憶部に記憶されたプログラムに基づく処理を実行する制御手段（ＣＰＵ２）とを備え、制御手段は、制御プログラムの処理実行時に外部から制御プログラムの書き換え要求または高速通信処理要求があった場合に、エレベータのサービス中止の可否判定に基づいて起動プログラムの処理実行に切り換えて制御プログラムの書き換え処理または高速通信処理を実行する。【選択図】図１
2005082291.tif 000002
【特許請求の範囲】
【請求項１】
エレベータ制御基板に、制御プログラムの書き換え機能と外部との高速通信処理機能とを有する起動プログラムを記憶する起動プログラム記憶部と、エレベータ運転用の制御プログラムを記憶する制御プログラム記憶部と、これら記憶部に記憶されたプログラムに基づく処理を実行する制御手段とを備え、
前記制御手段は、前記制御プログラムの処理実行時に外部から制御プログラムの書き換え要求または高速通信処理要求があった場合に、エレベータのサービス中止の可否判定に基づいて前記起動プログラムの処理実行に切り換えて制御プログラムの書き換え処理または高速通信処理を実行する
ことを特徴とするエレベータの制御装置。
【請求項２】
請求項１に記載のエレベータの制御装置において、
初期設定時に前記起動プログラムの処理を実行させるための第１のリセット信号と、前記起動プログラムの処理を前記制御プログラムの処理に切り換えるための第２のリセット信号とを発生する切換手段を備え、
前記制御手段は、前記リセット信号の種類に応じて処理プログラムを切り換える
ことを特徴とするエレベータの制御装置。
【請求項３】
請求項２に記載のエレベータの制御装置において、
前記制御手段は、処理アドレス空間に、前記起動プログラムで動作している場合は起動アドレスに前記起動プログラムを配置すると共に他のアドレス空間に前記制御プログラムを配置し、前記制御プログラムで動作している場合は当該制御プログラムのみ配置してなり、前記リセット信号に基づいて処理アドレス空間の配置構成を切り換える
ことを特徴とするエレベータの制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、エレベータ運転用の制御プログラムの高速書き換え処理を行うためのエレベータの制御装置に関するものである。
【背景技術】
【０００２】
従来、エレベータ用制御プログラムの書き換えを行う制御装置として、エレベータ制御基板に、エレベータ運転用の基本プログラムとして第１の制御プログラムを記憶するフラッシュＲＯＭでなる第１の制御プログラム記憶部と、新基本プログラムとして第２の制御プログラムを記憶するフラッシュＲＯＭでなる第２の制御プログラム記憶部と、これら制御プログラムを実行する制御手段としてのＣＰＵと、ＣＰＵが読み出すデータを切り換える切換手段としてのアドレス変換回路と、外部装置と接続され、切換手段の制御や第２の制御プログラム記憶部に新たな制御プログラムの書き込みを行うインターフェースとを搭載したものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２０００−１２８４４７号公報（図４）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来装置では、アドレスに基づいてＣＰＵが読み出すデータを切り換えているため、新たな制御プログラムの書き換えの際に、ＣＰＵと外部装置用にアドレスを別々に準備する必要があるため、回路規模が大きくなると同時に外部装置が複雑になり、高速書き換え処理や外部との高速通信処理が困難であるという問題点があった。
【０００５】
この発明は上述した点に鑑みてなされたもので、制御プログラムの高速書き換え処理や高速通信処理を可能とすることができるエレベータの制御装置を提供するものである。
【課題を解決するための手段】
【０００６】
この発明に係るエレベータの制御装置は、エレベータ制御基板に、制御プログラムの書き換え機能と外部との高速通信処理機能とを有する起動プログラムを記憶する起動プログラム記憶部と、エレベータ運転用の制御プログラムを記憶する制御プログラム記憶部と、これら記憶部に記憶されたプログラムに基づく処理を実行する制御手段とを備え、前記制御手段は、前記制御プログラムの処理実行時に外部から制御プログラムの書き換え要求または高速通信処理要求があった場合に、エレベータのサービス中止の可否判定に基づいて前記起動プログラムの処理実行に切り換えて制御プログラムの書き換え処理または高速通信処理を実行することを特徴とする。
【発明の効果】
【０００７】
この発明によれば、制御プログラムの処理実行時に外部から制御プログラムの書き換え要求または高速通信処理要求があった場合に、エレベータのサービス中止の可否判定に基づいて起動プログラムの処理実行に切り換えて制御プログラムの書き換え処理または高速通信処理を実行することができる。
【発明を実施するための最良の形態】
【０００８】
図１は、本発明の実施の形態に係るエレベータの制御装置の概略構成を示すブロック図である。図１に示すエレベータの制御装置は、エレベータ制御基板１に、制御プログラムを実行する制御手段としてのＣＰＵ２と、制御プログラムの書き換え機能と外部との高速通信処理機能とを有し、通常は、電源投入またはリセットスイッチ操作による初期設定時に動作する起動プログラムを記憶するフラッシュＲＯＭでなる起動プログラム記憶部１３と、エレベータ運転用の制御プログラムを記億するフラッシュＲＯＭでなる制御プログラム記憶部１４と、実行するプログラムを切り換えるための切換手段１５と、外部通信インターフェース１７とを搭載しており、ＣＰＵ２と各機能ブロックはバス７を介して接続されている。
【０００９】
ここで、前記切換手段１５は、電源投入またはリセットスイッチ操作時である初期設定時に動作して起動プログラムを実行させるための第１のリセット信号を発生する第１のリセット発生部２４と、起動プログラムの処理を制御プログラムの処理に切り換えるためのＳ／Ｗによる第２のリセット信号とを発生する第２のリセット発生部２５と、処理プログラムとして起動プログラムまたは制御プログラムの選択制御を行う電気的スイッチでなるプログラム選択設定部１６とを有し、ＣＰＵ２は、リセット信号の種類に応じて処理プログラムを切り換える。
【００１０】
図２と図３は、ＣＰＵ２の処理アドレス空間の配置構成（メモリ配置構成）を示す図である。図２は、起動プログラムで動作している場合のメモリ配置構成を示し、起動プログラムから動作した場合は、ＣＰＵ２の起動アドレス２０から起動プログラム２１が配置され、他のアドレス空間に制御プログラム２２が配置される。
【００１１】
また、図３は、制御プログラムで動作している場合のメモリ配置構成を示す。制御プログラムから動作した場合は、ＣＰＵ２の起動アドレス２０から制御プログラム２２が記置される。この時、起動プログラムは、ＣＰＵ２の処理アドレス空間には配置されていなく、制御プログラム処理中は起動プログラムを処理できない構成にしている。ＣＰＵ２の処理アドレス空間の配置構成は、切換手段１５のリセット信号に基づいて切り換えられる。
【００１２】
次に、上記構成を備えるエレベータの制御装置における動作を、ＣＰＵ２による制御内容である図４及び図５に示すフローチャートを参照して説明する。図４は、電源投入またはリセットスイッチ操作による初期設定時から制御プログラムが動作を開始するまでの起動プログラムの動作シーケンスを示している。電源投入またはリセットスイッチ操作による初期設定後、ＣＰＵ２は、起動プログラム記憶部１３から起動プログラムを読み出して起動プログラムの動作を開始する（ステップＳ３０，Ｓ３１）。
【００１３】
その後、ＣＰＵ２は、外部通信インターフェース１７を介して外部からの制御プログラムの書き換え要求があるのか否かを判断する（ステップＳ３２）。書き換え要求がある場合は、制御プログラム記憶部１４に対する制御プログラムの書き換え処理を実施する（ステップＳ３３）。他方、書き換え要求がない場合は、外部通信インターフェース１７を介して外部からの高速通信処理の要求があるのか否かを判断する（ステップＳ３４）。高速通信処理の要求がある場合は、高速通信処理を実施する（ステップＳ３５）。
【００１４】
他方、高速通信処理の要求がない場合は、プログラム選択設定部１６を切換制御して制御プログラム記憶部１４に記憶された制御プログラムを起動するためのプログラム選択設定を実施する（ステップＳ３６）。そして、第２のリセット信号であるＳ／Ｗリセット信号を発生し（ステップＳ３７）、Ｓ／Ｗリセット処理後、ＣＰＵ２は、制御プログラム記憶部１４から制御プログラムを読み出して制御プログラムに基づく動作を開始する（ステップＳ３８）。
【００１５】
次に、図５は、エレベータの通常サービス中の処理手順である制御プログラムの動作シーケンスを示している。ＣＰＵ２のＳ／Ｗリセット処理後、ＣＰＵ２は、制御プログラムが動作を開始する（ステップＳ５１）。制御プログラムの動作時に、外部通信インターフェース１７を介して外部から高速通信処理要求があると（ステップＳ５２）。ＣＰＵ２は、エレベータのサービスを中止しても良いか否かを判定し、利用客がいなくエレベータサービスを一時的に中止してもよい状態になるまで待つ（ステップＳ５３）。
【００１６】
エレベータサービスを中止しても良い状態になると、エレベータを一時的にサービス中止してから、プログラム選択設定部１６により起動プログラム記憶部１３側への切り換えを設定する（ステップＳ５４）。そして、第２のリセット信号であるＳ／Ｗリセット信号を発生する（ステップＳ５５）。Ｓ／Ｗリセット処理後、ＣＰＵ２は、起動プログラム記憶部１３から起動プログラムを読み出して起動プログラムが動作を開始する（ステップＳ５６）。そして、高速通信処理を実施する（ステップＳ５７）。
【００１７】
尚、図５では、高速通信処理の場合について述べたが、ステップＳ５２及びＳ５７の高速通信処理要求及び高速通信処理実施を、プログラム書き換え要求及びプログラム書き換え要求実施に換えることで、プログラム書き換えも同様に実施できる。
【００１８】
また、上述した実施の形態では、プログラムの書き換え処理と高速通信処理について説明したが、画像処理や音声処理など従来のエレベータ制御基板で制御プログラム動作中に処理不可能だった処理でも同様な構成で実現できる。
【００１９】
従って、上記実施の形態によれば、図５に示すように、制御プログラム動作中に処理不可能だった外部との高速通信処理や制御プログラムの高速書き換え処理が可能となる。また、図４に示すように、エレベータ電源投入中でも動作するプログラムを瞬時に切り換えることが可能である。
【産業上の利用可能性】
【００２０】
この発明によれば、エレベータの制御装置おける制御プログラムの高速書き換え処理や高速通信処理を可能とする。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態に係るエレベータの制御装置の概略構成を示すブロック図である。
【図２】図１に示すＣＰＵ２の処理アドレス空間の配置構成を示すもので、起動プログラムで動作している場合のメモリ配置構成図である。
【図３】図１に示すＣＰＵ２の処理アドレス空間の配置構成を示すもので、制御プログラムで動作している場合のメモリ配置構成図である。
【図４】図１に示すＣＰＵ２の制御内容を示すフローチャートであり、電源投入またはリセットスイッチ操作による初期設定時から制御プログラムが動作を開始するまでの起動プログラムの動作シーケンスを示す図である。
【図５】図１に示すＣＰＵ２の制御内容を示すフローチャートであり、エレベータの通常サービス中の処理手順である制御プログラムの動作シーケンスを示す図である。
【符号の説明】
【００２２】
１  エレベータ制御基板、２  ＣＰＵ、１３  起動プログラム記憶部、１４  制御プログラム記憶部、１５  切換手段、１６  プログラム選択設定部、１７  外部通信インターフェース、２４  第１のリセット発生部、２５  第２のリセット発生部。
【図１】
2005082291.tif 000003
【図２】
2005082291.tif 000004
【図３】
2005082291.tif 000005
【図４】
2005082291.tif 000006
【図５】
2005082291.tif 000007