(57)【要約】【課題】駆動電源の供給がオフされた場合においても機密情報を記憶し続けられるか否かを検査することができる情報記憶集積回路およびその検査方法を提供すること。【解決手段】不揮発性のメモリを有するデータ記憶手段１１０と、データ記憶手段１１０を検査する旨を表す検査信号を入力させる検査入力端子１７５より検査信号が入力された場合にデータ記憶手段１１０に記憶された試験用のデータが正しいか否かを判断するデータ判断手段１４０と、データ判断手段１４０によって試験用のデータが正しくないと判断された場合にデータ記憶手段１１０に記憶されたデータを消去するデータ消去手段１５０とを備える。【選択図】  図１
2005004235.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性のメモリを有するデータ記憶手段と、
前記データ記憶手段を検査する旨を表す検査信号を入力させる検査入力端子より前記検査信号が入力された場合に前記データ記憶手段に記憶された試験用のデータが正しいか否かを判断するデータ判断手段と、
前記データ判断手段によって前記試験用のデータが正しくないと判断された場合に前記データ記憶手段に記憶されたデータを消去するデータ消去手段とを備えたことを特徴とする情報記憶集積回路。
【請求項２】
前記データ判断手段は、前記検査入力端子に前記検査信号が入力された場合には、前記データ記憶手段に対するデータの書き込みを許容し、前記検査入力端子に前記検査信号が入力されなかった場合には、前記データ記憶手段に対するデータの書き込みを禁止するようにしたことを特徴とする請求項１に記載の情報記憶集積回路。
【請求項３】
前記データ記憶手段に記憶されたデータを出力するデータ出力端子と、
前記データ判断手段によって前記試験用のデータが正しいと判断された場合には、前記データ出力端子からの出力を許容し、前記データ判断手段によって前記試験用のデータが正しいと判断されなかった場合には、前記データ出力端子からの出力を禁止するデータ出力切替手段とを備えたことを特徴とする請求項１または請求項２に記載の情報記憶集積回路。
【請求項４】
正当な前記試験用のデータを表す比較データを予め記憶する比較データ記憶手段を備え、
前記データ判断手段による前記試験用のデータが正しいか否かの判断が、前記試験用のデータと前記比較データとが一致するか否かに基づいて行われるようにしたことを特徴とする請求項１乃至請求項３の何れかに記載の情報記憶集積回路。
【請求項５】
前記データ出力切替手段は、前記データ判断手段によって前記試験用のデータが正しくないと判断された場合に前記比較データと一致しなかった前記試験用のデータに関する情報を前記データ出力端子から出力させるようにしたことを特徴とする請求項４に記載の情報記憶集積回路。
【請求項６】
前記データ判断手段によって前記試験用のデータが正しくないと判断された場合に前記データ出力端子から出力される情報は、前記比較データと一致しないと最初に検出された１バイトのデータおよび前記データ記憶手段における格納アドレス値であることを特徴とする請求項５に記載の情報記憶集積回路。
【請求項７】
前記データ判断手段による前記試験用のデータが正しいか否かの判断が、前記試験用のデータと前記比較データの各ビットを反転した反転データとが一致する場合には、前記試験用のデータが正しいとするようにしたことを特徴とする請求項４乃至請求項６の何れかに記載の情報記憶集積回路。
【請求項８】
請求項７に記載の情報記憶集積回路の検査方法において、
前記検査入力端子に検査信号を入力するステップと、
前記データ記憶手段に記憶されている試験用のデータを前記データ出力端子から取得するステップと、
前記データ出力端子から前記試験用のデータが取得できなかった場合には、前記データ記憶手段に異常がある旨を出力するステップと、
前記データ出力端子から前記試験用のデータが取得できた場合には、前記データ記憶手段に前記反転データを書き込むステップと、
前記情報記憶集積回路の駆動電源の供給をオフした後にオンするステップと、前記情報記憶集積回路の駆動電源の供給をオンした後に前記検査入力端子に検査信号を入力するステップと、
前記データ記憶手段に記憶されている反転データを前記データ出力端子から取得するステップと、
前記データ出力端子から前記反転データが取得できなかった場合には、前記データ記憶手段に異常がある旨を出力するステップと、
前記データ出力端子から前記反転データが取得できた場合には、前記データ記憶手段が正常である旨を出力するステップとを備えたことを特徴とする情報記憶集積回路の検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報記憶集積回路およびその検査方法に関し、特に、機密情報を秘匿した状態で記憶する情報記憶集積回路およびその検査方法に関するものである。
【０００２】
【従来の技術】
従来、暗号処理における秘密鍵情報等の機密情報を外部から秘匿した状態で記憶する情報記憶集積回路が知られている（例えば、特許文献１参照。）。
【０００３】
図６に示す特許文献１に開示された暗号処理ＬＳＩＣ９０は、秘密鍵情報を記憶するメモリ部９１と、メモリ部９１に記憶されたデータの外部出力可否を制御する制御部９２と、メモリ部９１にデータを書き込んだアドレス情報を記憶する記憶部９３と、記憶部９３の記憶情報とメモリ部９１のデータ読出を行うアドレス情報とを比較する比較部９４と、ゲート部９５とを備えている。
【０００４】
前述のように構成された、暗号処理ＬＳＩＣ９０において、メモリ部９１に記憶された秘密鍵情報は秘匿された状態で記憶され、暗号処理ＬＳＩＣ９０を検査するテストモードにおいては、メモリ部９１に対するデータの読み書きが許可される。
【０００５】
【特許文献１】
特開平５−７５５９７号公報（第５頁、第１図）
【０００６】
【発明が解決しようとする課題】
しかしながら、このような従来の暗号処理ＬＳＩＣ９０は、駆動電源の供給がオフされた後に駆動電源の供給がオンされた際に、テストモードに設定された場合には、記憶部９３に記憶された情報が消去されてしまうため、駆動電源の供給がオフされた場合においても機密情報を記憶し続けられるか否かが検査できないといった問題があった。
【０００７】
本発明は、このような問題を解決するためになされたもので、駆動電源の供給がオフされた場合においても機密情報を記憶し続けられるか否かを検査することができる情報記憶集積回路およびその検査方法を提供するものである。
【０００８】
【課題を解決するための手段】
本発明の情報記憶集積回路は、不揮発性のメモリを有するデータ記憶手段と、前記データ記憶手段を検査する旨を表す検査信号を入力させる検査入力端子より前記検査信号が入力された場合に前記データ記憶手段に記憶された試験用のデータが正しいか否かを判断するデータ判断手段と、前記データ判断手段によって前記試験用のデータが正しくないと判断された場合に前記データ記憶手段に記憶されたデータを消去するデータ消去手段とを備えた構成を有している。
【０００９】
この構成により、データ記憶手段の検査が完了した後に消去される試験用のデータが正しくないと検査時に判断された場合にはデータ記憶手段に記憶された情報が消去されるため、検査後にデータ記憶手段に記憶された機密情報の漏洩を防止することができ、検査時には、駆動電源の供給がオフされた場合においても機密情報を記憶し続けられるか否かを検査することができる。
【００１０】
また、本発明の情報記憶集積回路は、前記データ判断手段は、前記検査入力端子に前記検査信号が入力された場合には、前記データ記憶手段に対するデータの書き込みを許容し、前記検査入力端子に前記検査信号が入力されなかった場合には、前記データ記憶手段に対するデータの書き込みを禁止する構成を有している。
【００１１】
この構成により、検査入力端子に検査信号が入力された検査状態にあっては、データ記憶手段に機密情報を書き込むことができるため、検査後に漏洩することのない機密情報を記憶させることができる。
【００１２】
また、本発明の情報記憶集積回路は、前記データ記憶手段に記憶されたデータを出力するデータ出力端子と、前記データ判断手段によって前記試験用のデータが正しいと判断された場合には、前記データ出力端子からの出力を許容し、前記データ判断手段によって前記試験用のデータが正しいと判断されなかった場合には、前記データ出力端子からの出力を禁止するデータ出力切替手段とを備えた構成を有している。
【００１３】
この構成により、データ記憶手段の検査が完了した後に消去される試験用のデータが正しいと判断された場合にデータ記憶手段に記憶されたデータを出力することができるので、検査時には、データ記憶手段を検査することができ、検査後には、機密情報の漏洩を防止することができる。
【００１４】
また、本発明の情報記憶集積回路は、正当な前記試験用のデータを表す比較データを予め記憶する比較データ記憶手段を備え、前記データ判断手段による前記試験用のデータが正しいか否かの判断が、前記試験用のデータと前記比較データとが一致するか否かに基づいて行われる構成を有している。
【００１５】
この構成により、比較データ記憶手段に記憶された比較データを以って、データ記憶手段に記憶された試験用のデータが正しいか否かが判断できる。
【００１６】
また、本発明の情報記憶集積回路は、前記データ出力切替手段は、前記データ判断手段によって前記試験用のデータが正しくないと判断された場合に前記比較データと一致しなかった前記試験用のデータに関する情報を前記データ出力端子から出力させる構成を有している。
【００１７】
この構成により、データ記憶手段に記憶された試験用のデータが正しくないと判断された場合には、一致しなかった試験用のデータに関する情報を出力するため、検査時に不具合があったデータ記憶手段の記憶領域を特定することができる。
【００１８】
また、本発明の情報記憶集積回路は、前記データ判断手段によって前記試験用のデータが正しくないと判断された場合に前記データ出力端子から出力される情報は、前記比較データと一致しないと最初に検出された１バイトのデータおよび前記データ記憶手段における格納アドレス値である構成を有している。
【００１９】
この構成により、データ記憶手段に記憶された試験用のデータが正しくないと判断された場合に出力させる情報を１バイトのデータとデータ記憶手段における格納アドレスとに制限したため、試験用のデータが正しくないと判断された場合に出力させる情報に基づいて機密情報を導き出されることを防止できる。
【００２０】
また、本発明の情報記憶集積回路は、前記データ判断手段による前記試験用のデータが正しいか否かの判断が、前記試験用のデータと前記比較データの各ビットを反転した反転データとが一致する場合には、前記試験用のデータが正しいとする構成を有している。
【００２１】
この構成により、試験用のデータが反転している場合でも試験用のデータが正しいと判断するため、検査時にデータ記憶手段より読み出されたデータの各ビットを反転させた反転データを書き込んで情報記憶集積回路の駆動電力を一時的に遮断した後に再度データ記憶手段を検査することによって、データ記憶手段の読み書きを検査すると共に、駆動電源の供給がオフされた場合においても機密情報を記憶し続けられるか否かを検査することができる。
【００２２】
また、本発明の情報記憶集積回路の検査方法は、前記検査入力端子に検査信号を入力するステップと、前記データ記憶手段に記憶されている試験用のデータを前記データ出力端子から取得するステップと、前記データ出力端子から前記試験用のデータが取得できなかった場合には、前記データ記憶手段に異常がある旨を出力するステップと、前記データ出力端子から前記試験用のデータが取得できた場合には、前記データ記憶手段に前記反転データを書き込むステップと、前記情報記憶集積回路の駆動電源の供給をオフした後にオンするステップと、前記情報記憶集積回路の駆動電源の供給をオンした後に前記検査入力端子に検査信号を入力するステップと、前記データ記憶手段に記憶されている反転データを前記データ出力端子から取得するステップと、前記データ出力端子から前記反転データが取得できなかった場合には、前記データ記憶手段に異常がある旨を出力するステップと、前記データ出力端子から前記反転データが取得できた場合には、前記データ記憶手段が正常である旨を出力するステップと有している。
【００２３】
この方法により、試験用のデータが反転している場合でも試験用のデータが正しいと判断されるため、検査時にデータ記憶手段より読み出されたデータの各ビットを反転させた反転データを書き込んで情報記憶集積回路の駆動電力を一時的に遮断した後に再度検査することによって、データ記憶手段の読み書きを検査すると共に、駆動電源の供給がオフされた場合においても情報記憶集積回路が機密情報を記憶し続けられるか否かを検査することができる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態の情報記憶集積回路１００の構成を示すブロック図である。
【００２５】
情報記憶集積回路１００は、集積回路（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ、以下単に「ＬＳＩ」という。）によって構成されており、暗号化のための秘密鍵情報を記憶させるデータ記憶手段１１０と、データ入力端子１１５より入力されたデータをデータ記憶手段１１０に記憶された秘密鍵情報を以って暗号化する暗号化手段１２０とを備えている。
【００２６】
データ記憶手段１１０は、不揮発性のメモリを有し、このメモリはデータの消去および再書き込みが可能になっている。データ記憶手段１１０には、検査時には、データ記憶手段１１０を検査するための試験用のデータ（以下、単に「試験データ」という。）が記憶されており、検査後には、試験データは消去され、機密情報として暗号化のための秘密鍵情報が記憶される。
【００２７】
また、データ記憶手段１１０は、記憶させる入力データＤＩと、データを読み書きするアドレス値ＡＤＤと、データの書き込みを許可するか否かの書込制御信号ＷＥと、データの読み込みを許可するか否かの読込制御信号ＲＥとが入力されるようになっており、アドレス値ＡＤＤおよび読込制御信号ＲＥの入力に応じて記憶している秘密鍵情報、すなわち出力データＤＯを出力するようになっている。
【００２８】
データ記憶手段１１０に格納された秘密鍵情報は、暗号化手段１２０に入力されるようになっている。暗号化手段１２０は、入力された秘密鍵情報を以ってデータ入力端子１１５から入力されたデータを暗号化し、暗号化したデータを暗号データ出力端子１２５に出力するようになっている。
【００２９】
また、情報記憶集積回路１００は、データ記憶手段１１０に記憶された試験データが正しいか否かを判断するデータ判断手段１４０と、データ判断手段１４０によって試験データが正しくないと判断された場合にデータ記憶手段１１０に記憶されたデータを消去するデータ消去手段１５０と、データ出力端子１５５とデータ記憶手段１１０との接続を切り替えるデータ出力切替手段１６０と、正当な試験データ、すなわち比較データを予め記憶する比較データ記憶手段１７０とを備えている。
【００３０】
データ判断手段１４０には、検査入力端子１７５を介してデータ記憶手段１１０を検査する旨を表す検査信号ＴＳＴが入力されるようになっている。また、データ判断手段１４０には、それぞれ２系統の入力データＤＩ、アドレス値ＡＤＤ、書込制御信号ＷＥ、および読込制御信号ＲＥが入力されるようになっている。
【００３１】
入力データＤＩは、一方が入力端子１８０より入力され、他方がハイレベル（以下、「Ｈレベル」という。）等の固定値になっており、データ判断手段１４０は、検査信号ＴＳＴが入力された検査状態にあっては一方を選択し、検査信号ＴＳＴが入力されていない非検査状態にあっては他方を選択するようになっている。
【００３２】
アドレス値ＡＤＤは、一方がアドレス端子１８２より入力され、他方が暗号化手段１２０より入力されるようになっており、書込制御信号ＷＥは、一方が書込制御信号端子１８４より入力され、他方がＨレベル等の固定値になっており、読込制御信号ＲＥは、一方が読込制御信号端子１８６より入力され、他方が暗号化手段１２０より入力されるようになっており、データ判断手段１４０は、入力データＤＩと同様に、検査状態にあっては一方をそれぞれ選択し、非検査状態にあっては他方をそれぞれ選択するようになっている。
【００３３】
データ判断手段１４０は、選択した入力データＤＩ、アドレス値ＡＤＤ、書込制御信号ＷＥ、および読込制御信号ＲＥをデータ記憶手段１１０にそれぞれ出力するようになっている。
【００３４】
また、データ判断手段１４０には、データ記憶手段１１０に記憶された試験データおよび比較データ記憶手段１７０に記憶された比較データが入力されるようになっている。ここで、比較データ記憶手段１７０は、不揮発性のメモリによって構成され、比較データ記憶手段１７０に記憶されている比較データは、情報記憶集積回路１００の外部からは読み取ることができないようになっている。
【００３５】
データ判断手段１４０は、検査状態にあっては、データ記憶手段１１０に記憶された試験データが正しいか否かを判断するようになっている。なお、データ判断手段１４０による試験データが正しいか否かの判断は、試験データと比較データとが一致しているか否か、または、試験データと比較データの各ビットを反転させた反転データとが一致しているか否かに基づいて行われ、いずれかが一致している場合には、試験データが正しいとする。
【００３６】
データ判断手段１４０は、検査状態にあるか非検査状態にあるか、および試験データが正しいか否かを表す試験情報を生成し、生成した試験情報をデータ消去手段１５０およびデータ出力切替手段１６０に出力するようになっている。
【００３７】
データ判断手段１４０によって出力された試験情報は、データ消去手段１５０に入力されるようになっており、データ消去手段１５０は、入力された試験情報に検査状態である旨が示され、かつ試験データが正しくないと判断された旨が示されている場合には、データ記憶手段１１０に記憶されたデータを消去するようになっている。
【００３８】
データ出力切替手段１６０には、データ判断手段１４０によって出力された試験情報が入力されるようになっており、データ出力切替手段１６０は、データ記憶手段１１０より入力された出力データＤＯと、Ｈレベル等の固定値とから１つの入力信号を試験情報に基づいて選択し、選択した入力信号をデータ出力端子１５５に出力するようになっている。
【００３９】
具体的には、データ出力切替手段１６０は、入力された試験情報に試験データが正しいと判断された旨が示されている場合には、出力データＤＯをデータ出力端子１５５に出力し、入力された試験情報に非検査状態にある旨、または、試験データが正しくないと判断された旨が示されている場合には、固定値をデータ出力端子１５５に出力するようになっている。
【００４０】
以下、図面を参照して情報記憶集積回路１００の動作を説明する。
図２は、本発明の第１の実施の形態の情報記憶集積回路１００の動作を示すフローチャートである。
【００４１】
まず、検査入力端子１７５を介して入力された検査信号に基づいてデータ判断手段１４０によって検査状態にあるか、非検査状態にあるかが判断される（Ｓ１１０）。データ判断手段１４０によって検査状態にあると判断された場合には、比較データ記憶手段１７０に記憶された比較データに基づいてデータ記憶手段１１０に記憶された試験データが正しいか否かがデータ判断手段１４０によって判断される（Ｓ１２０）。
【００４２】
データ判断手段１４０によって試験データが正しいと判断された場合には、データ出力切替手段１６０によってデータ記憶手段１１０に記憶された試験データがデータ出力端子１５５から出力される（Ｓ１３０）。
【００４３】
一方、データ判断手段１４０によって試験データが正しくないと判断された場合には、データ出力切替手段１６０によってデータ記憶手段１１０に記憶された試験データの出力が禁止され（Ｓ１４０）、データ消去手段１５０によってデータ記憶手段１１０に記憶されたデータが消去される（Ｓ１５０）。
【００４４】
データ判断手段１４０によって非検査状態にあると判断された場合（Ｓ１１０）には、データ出力切替手段１６０によってデータ記憶手段１１０に記憶された試験データの出力が禁止され（Ｓ１６０）、データ記憶手段１１０に記憶された秘密鍵情報を以ってデータ入力端子１１５から入力されたデータが暗号化手段１２０によって暗号化され（Ｓ１７０）、暗号化されたデータが暗号データ出力端子１２５より出力される（Ｓ１８０）。
【００４５】
図３は、本発明の第１の実施の形態の情報記憶集積回路１００の検査方法を示すフローチャートである。
なお、以下に説明する情報記憶集積回路１００の検査方法は、情報記憶集積回路１００を検査するための冶具を以って検査するものである。
【００４６】
まず、検査入力端子１７５に検査信号を入力し（Ｓ２１０）、データ出力端子１５５から試験データを取得できるか否かを判断する（Ｓ２２０）。データ出力端子１５５から試験データを取得できなかった場合には、データ記憶手段１１０に異常がある旨を出力する（Ｓ２３０）。
【００４７】
一方、データ出力端子１５５から試験データを取得できた場合には、取得した試験データの各ビットを反転させた反転データをデータ記憶手段１１０に書き込み（Ｓ２４０）、情報記憶集積回路１００の駆動電源の供給をオフした後にオンする（Ｓ２５０）。
【００４８】
情報記憶集積回路１００の駆動電源の供給をオンした後に、検査入力端子１７５に検査信号を入力し（Ｓ２６０）、データ出力端子１５５から反転データを取得できるか否かを判断する（Ｓ２７０）。データ出力端子１５５から反転データを取得できなかった場合には、データ記憶手段１１０に異常がある旨を出力する（Ｓ２３０）。一方、データ出力端子１５５から反転データを取得できた場合には、データ記憶手段１１０が正常である旨を出力する（Ｓ２８０）。
【００４９】
以上説明したように、本発明の第１の実施の形態の情報記憶集積回路１００は、データ記憶手段１１０の検査が完了した後に消去される試験データが正しくないと検査状態において判断された場合にはデータ記憶手段１１０に記憶された情報が消去されるため、検査後に機密情報である秘密鍵情報の漏洩を防止することができ、検査時には、駆動電源の供給がオフされた場合においても機密情報を記憶し続けられるか否かを検査することができる。
【００５０】
また、情報記憶集積回路１００は、試験データが反転している場合でも正しいと判断されるため、検査時にデータ記憶手段１１０より読み出されたデータの各ビットを反転させた反転データを書き込んで情報記憶集積回路１００の駆動電力を一時的に遮断した後に再度データ記憶手段１１０を検査することによって、データ記憶手段１１０の読み書きを検査すると共に、駆動電源の供給がオフされた場合においてもデータ記憶手段１１０に秘密鍵情報を記憶し続けられるか否かを検査することができ、情報記憶集積回路１００の検査の効率化が図れる。
【００５１】
（第２の実施の形態）
図４は、本発明の第２の実施の形態の情報記憶集積回路２００の構成を示すブロック図である。
【００５２】
情報記憶集積回路２００は、ＬＳＩによって構成されており、暗号化のための秘密鍵情報を記憶させるデータ記憶手段１１０と、データ入力端子１１５より入力されたデータをデータ記憶手段１１０に記憶された秘密鍵情報を以って暗号化する暗号化手段１２０と、データ記憶手段１１０に記憶された試験データが正しいか否かを判断するデータ判断手段２４０と、データ判断手段２４０によって試験データが正しくないと判断された場合にデータ記憶手段１１０に記憶されたデータを消去するデータ消去手段１５０と、データ出力端子１５５とデータ記憶手段１１０との接続を切り替えるデータ出力切替手段２６０と、比較データを予め記憶する比較データ記憶手段１７０とを備えている。
【００５３】
なお、本発明の第２の実施の形態に係る情報記憶集積回路２００においては、本発明の第１の実施の形態に係る情報記憶集積回路１００の構成要素と同一の構成要素に本発明の第１の実施の形態に係る情報記憶集積回路１００の構成要素と同一の符号を付して、その説明を省略する。
【００５４】
情報記憶集積回路２００は、データ判断手段２４０によって試験データが正しくないと判断された場合に、試験用のデータに関する情報をデータ出力端子１５５に出力するように構成されている。
【００５５】
データ判断手段２４０は、本発明の第１の実施の形態で説明したデータ判断手段１４０の構成に加えて、試験データが正しくないと判断された場合に比較データと一致しなかった試験データに関するエラー情報を生成し、生成したエラー情報をレジスタ２９０に格納するようになっている。
【００５６】
なお、本実施の形態においては、エラー情報は、比較データと一致しないと最初に検出された１バイトのデータおよびデータ記憶手段１１０における格納アドレス値を含んでいる。
【００５７】
データ出力切替手段２６０には、データ判断手段２４０によって出力された試験情報が入力されるようになっており、データ出力切替手段２６０は、データ記憶手段１１０より入力された出力データＤＯと、Ｈレベル等の固定値と、レジスタ２９０に格納されたエラー情報とから１つの入力信号を試験情報に基づいて選択し、選択した入力信号をデータ出力端子１５５に出力するようになっている。
【００５８】
具体的には、データ出力切替手段２６０は、入力された試験情報に試験データが正しいと判断された旨が示されている場合には、出力データＤＯをデータ出力端子１５５に出力し、入力された試験情報に非検査状態にある旨が示されている場合には、固定値をデータ出力端子１５５に出力し、入力された試験情報に試験データが正しくないと判断された旨が示されている場合には、エラー情報をデータ出力端子１５５に出力するようになっている。
【００５９】
以下、図面を参照して情報記憶集積回路２００の動作を説明する。
図５は、本発明の第２の実施の形態の情報記憶集積回路２００の動作を示すフローチャートである。なお、本発明の第２の実施の形態に係る情報記憶集積回路２００の動作の各ステップにおいては、本発明の第１の実施の形態に係る情報記憶集積回路１００の動作の各ステップと同一のステップに本発明の第１の実施の形態に係る情報記憶集積回路１００の動作の各ステップと同一の符号を付して、その説明を省略する。
【００６０】
データ判断手段２４０によって試験データが正しくないと判断された場合（Ｓ１２０）には、比較データと一致しなかった試験データに関するエラー情報がデータ出力切替手段２６０によってデータ出力端子１５５から出力され（Ｓ３４０）、データ消去手段１５０によってデータ記憶手段１１０に記憶されたデータが消去される（Ｓ１５０）。
【００６１】
なお、本発明の第２の実施の形態の情報記憶集積回路２００の検査方法については、前述した本発明の第１の実施の形態の情報記憶集積回路１００の検査方法の説明に基づいて容易に実施できるため、説明を省略する。
【００６２】
以上説明したように、本発明の第２の実施の形態の情報記憶集積回路２００は、試験データが正しくないと判断された場合には、比較データと一致しなかった試験データに関するエラー情報を出力するため、検査時に不具合があったデータ記憶手段１１０の記憶領域を特定することができる。
【００６３】
また、情報記憶集積回路２００は、試験データが正しくないと判断された場合に出力させるエラー情報を１バイトのデータとデータ記憶手段１１０における格納アドレスとに制限することによって、試験データが正しくないと判断された場合に出力させる情報に基づいて秘密鍵情報等の機密情報を導き出されることを防止できる。
【００６４】
【発明の効果】
以上説明したように、本発明は、駆動電源の供給がオフされた場合においても機密情報を記憶し続けられるか否かを検査することができるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の情報記憶集積回路の構成を示すブロック図
【図２】本発明の第１の実施の形態の情報記憶集積回路の動作を示すフローチャート
【図３】本発明の第１の実施の形態の情報記憶集積回路の検査方法を示すフローチャート
【図４】本発明の第２の実施の形態の情報記憶集積回路の構成を示すブロック図
【図５】本発明の第２の実施の形態の情報記憶集積回路の動作を示すフローチャート
【図６】従来の暗号処理ＬＳＩＣの構成を示すブロック図
【符号の説明】
９０  暗号処理ＬＳＩＣ
９１  メモリ部
９２  制御部
９３  記憶部
９４  比較部
９５  ゲート部
１００、２００  情報記憶集積回路
１１０  データ記憶手段
１１５  データ入力端子
１２０  暗号化手段
１２５  暗号データ出力端子
１４０、２４０  データ判断手段
１５０  データ消去手段
１５５  データ出力端子
１６０、２６０  データ出力切替手段
１７０  比較データ記憶手段
１７５  検査入力端子
１８０  入力端子
１８２  アドレス端子
１８４  書込制御信号端子
１８６  読込制御信号端子
２９０  レジスタ
【図１】
2005004235.tif 000003
【図２】
2005004235.tif 000004
【図３】
2005004235.tif 000005
【図４】
2005004235.tif 000006
【図５】
2005004235.tif 000007
【図６】
2005004235.tif 000008