(57)【要約】【課題】  高インピーダンス発生部位での電位変化のレベルを所定電位に抑制して出力電位を定格内に規制し、信頼性のある回路動作を達成させる撮像素子などの回路を得る。【解決手段】  入力端子φｉｎに供給された入力信号Ｖｉｎを電流増幅する初段のソースフォロア回路１と、該回路１から出力される信号Ｖａからその最小のピークレベルＶｍを検出して保持するピークホールド回路２と、該ピークホールド回路２にて保持されたピークレベルＶｍを電流増幅するソースフォロア回路３とを接続し、更に、上記ピークホールド回路２とソースフォロア回路３との間に、ピークホールド回路２の出力電位Ｖｍを所定の電位Ｖｄｄ１に制限するリミッタ回路４を接続して構成する。ピークホールド回路２は、Ｐ−ＭＯＳトランジスタによるダイオードＤ１と、該ダイオードＤ１のアノードと接地間に接続されたコンデンサＣａにて構成される。【選択図】      図１
2005304077.tif 000002
【特許請求の範囲】
【請求項１】
被写体からの入射光をその光量に応じた量の信号電荷に変換する光電変換部が多数配列された撮像部と、上記撮像部に蓄積された上記信号電荷を出力側に転送する転送レジスタと、上記転送レジスタを通じて転送された上記信号電荷をその電荷量に応じたレベルの電気信号に変換して撮像信号として出力する出力回路とが同一基板上に形成された固体撮像素子において、上記出力回路の高インピーダンス発生部分に、該部分での電位を所定電位に制限する電位制限回路が接続されていることを特徴とする固体撮像素子。
【請求項２】
上記出力回路は、上記撮像信号の出力ラインである本線のほかに、上記撮像信号のピークレベルを検出するためのピーク検出回路が接続された支線を有し、上記支線の高インピーダンス発生部分に、上記電位制限回路が接続されていることを特徴とする請求項１記載の固体撮像素子。
【請求項３】
上記出力回路は、上記撮像信号の出力ラインである本線の高インピーダンス発生部分に、上記電位制限回路が接続されていることを特徴とする請求項１又は２記載の固体撮像素子。
【請求項４】
上記電位制限回路は、所定電位発生源と上記高インピーダンス発生部分間に逆方向接続されたダイオードにて構成され、
上記高インピーダンス発生部分での上記電位制限回路を構成するダイオードのしきい値分の電位上昇を抑制する補正回路が接続されていることを特徴とする請求項１、２又は３記載の固体撮像素子。
【請求項５】
上記支線の高インピーダンス発生部分は、高入力インピーダンス部の前段に接続されたピークホールド回路における容量接続点であることを特徴とする請求項１〜４いずれか１記載の固体撮像素子。
【請求項６】
上記容量接続点の後段に、上記高インピーダンス発生部分での上記電位制限回路を構成するダイオードのしきい値分の電位上昇を抑制する補正回路が接続されていることを特徴とする請求項５記載の固体撮像素子。
【請求項７】
上記本線の高インピーダンス発生部分は、高入力インピーダンス部の前段に接続されたクランプ回路におけるクランプ電圧の選択的供給点であることを特徴とする請求項３又は４記載の固体撮像素子。
【請求項８】
上記クランプ電圧の選択的供給点と上記電位制限回路を構成するダイオード間に、上記高インピーダンス発生部分での上記電位制限回路を構成するダイオードのしきい値分の電位上昇を抑制する補正回路が接続されていることを特徴とする請求項７記載の固体撮像素子。
【請求項９】
被写体からの入射光をその光量に応じた量の信号電荷に変換する光電変換部が多数配列された撮像部と、上記撮像部に蓄積された上記信号電荷を出力側に転送する転送レジスタとを有する固体撮像素子と共に同一基板上に形成されるもので、上記転送レジスタを通じて転送された上記信号電荷をその電荷量に応じたレベルの電気信号に変換して撮像信号として出力する固体撮像素子の出力回路において、上記撮像信号の出力ラインである本線のほかに、撮像信号のピークレベルを検出する支線を有し、上記支線の高インピーダンス発生部分に、該部分での電位を所定電位に制限する電位制限回路が接続されていることを特徴とする固体撮像素子の出力回路。
【請求項１０】
上記撮像信号の出力ラインである本線の高インピーダンス発生部分に、上記電位制限回路が接続されていることを特徴とする請求項９記載の固体撮像素子の出力回路。
【請求項１１】
上記電位制限回路は、所定電位発生源と上記高インピーダンス発生部分間に逆方向接続されたダイオードにて構成され、
上記高インピーダンス発生部分での上記電位制限回路を構成するダイオードのしきい値分の電位上昇を抑制する補正回路が接続されていることを特徴とする請求項９又は１０記載の固体撮像素子の出力回路。
【請求項１２】
上記支線の高インピーダンス発生部分は、高入力インピーダンス部の前段に接続されたピークホールド回路における容量接続点であることを特徴とする請求項９〜１１いずれか１記載の固体撮像素子の出力回路。
【請求項１３】
上記容量接続点の後段に、上記高インピーダンス発生部分での上記電位制限回路を構成するダイオードのしきい値分の電位上昇を抑制する補正回路が接続されていることを特徴とする請求項１２記載の固体撮像素子の出力回路。
【請求項１４】
上記本線の高インピーダンス発生部分は、高入力インピーダンス部の前段に接続されたクランプ回路におけるクランプ電圧の選択的供給点であることを特徴とする請求項９又は１０記載の固体撮像素子の出力回路。
【請求項１５】
上記クランプ電圧の選択的供給点と上記電位制限回路を構成するダイオード間に、上記高インピーダンス発生部分での上記電位制限回路を構成するダイオードのしきい値分の電位上昇を抑制する補正回路が接続されていることを特徴とする請求項１４記載の固体撮像素子の出力回路。
【請求項１６】
フォーカス制御用の固体撮像素子と、該固体撮像素子からの出力に基づいて適正な信号出力レベルを得るための制御を行なうゲイン制御手段とを有する撮像装置において、上記フォーカス制御用の固体撮像素子の出力回路は、蓄積された信号電荷の電荷量に応じた信号成分を含む信号を出力する本線と、上記信号成分のピークレベルを検出する支線を有し、少なくとも上記支線の高インピーダンス発生部分に、該部分での電位を所定電位に制限する電位制限回路が接続されていることを特徴とする撮像装置。
【請求項１７】
上記ゲイン制御手段は、少なくとも上記出力回路における本線からの信号成分に基づいてフォーカス調整を行なうフォーカス制御手段と、上記出力回路における支線からのピークレベルに基づいて上記撮像用の固体撮像素子での露光時間を調整する露光調整手段を有することを特徴とする請求項１６記載の撮像装置。
【請求項１８】
上記撮像信号の出力ラインである本線の高インピーダンス発生部分に、上記電位制限回路が接続されていることを特徴とする請求項１６又は１７記載の撮像装置。
【請求項１９】
上記電位制限回路は、所定電位発生源と上記高インピーダンス発生部分間に逆方向接続されたダイオードにて構成され、
上記高インピーダンス発生部分での上記電位制限回路を構成するダイオードのしきい値分の電位上昇を抑制する補正回路が接続されていることを特徴とする請求項１６、１７又は１８記載の撮像装置。
【請求項２０】
上記支線の高インピーダンス発生部分は、高入力インピーダンス部の前段に接続されたピークホールド回路における容量接続点であることを特徴とする請求項１６〜１９いずれか１記載の撮像装置。
【請求項２１】
上記容量接続点の後段に、上記高インピーダンス発生部分での上記電位制限回路を構成するダイオードのしきい値分の電位上昇を抑制する補正回路が接続されていることを特徴とする請求項２０記載の撮像装置。
【請求項２２】
上記本線の高インピーダンス発生部分は、高入力インピーダンス部の前段に接続されたクランプ回路におけるクランプ電圧の選択的供給点であることを特徴とする請求項１８又は１９記載の撮像装置。
【請求項２３】
上記クランプ電圧の選択的供給点と上記電位制限回路を構成するダイオード間に、上記高インピーダンス発生部分での上記電位制限回路を構成するダイオードのしきい値分の電位上昇を抑制する補正回路が接続されていることを特徴とする請求項２２記載の撮像装置。
【請求項２４】
被写体からの入射光をその光量に応じた量の信号電荷に変換する光電変換部と、上記信号電荷をその電荷量に応じたレベルの電気信号に変換して受光信号として出力する出力回路とが同一基板上に形成された受光装置において、上記出力回路の高インピーダンス発生部分に、該部分での電位を所定電位に制限する電位制限回路が接続されていることを特徴とする受光装置。
【請求項２５】
上記電位制限回路は、所定電位発生源と上記高インピーダンス発生部分間に逆方向接続されたダイオードにて構成され、
上記高インピーダンス発生部分での上記電位制限回路を構成するダイオードのしきい値分の電位上昇を抑制する補正回路が接続されていることを特徴とする請求項２４記載の受光装置。
【請求項２６】
上記高インピーダンス発生部分は、高入力インピーダンス部の前段に接続されたクランプ回路におけるクランプ電圧の選択的供給点であることを特徴とする請求項２４又は２５記載の受光装置。
【請求項２７】
上記クランプ回路は、入力信号ラインに接続された結合容量と該結合容量の出力側電極とクランプ電圧発生源間に接続されたスイッチング回路にて構成されていることを特徴とする請求項２６記載の受光装置。
【請求項２８】
上記クランプ電圧の選択的供給点と上記電位制限回路を構成するダイオード間に、上記高インピーダンス発生部分での上記電位制限回路を構成するダイオードのしきい値分の電位上昇を抑制する補正回路が接続されていることを特徴とする請求項２６又は２７記載の受光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子の撮像部と共に同一基板上に形成された固体撮像素子と、固体撮像素子の出力回路と、固体撮像素子が搭載された撮像装置並びに出力回路が組み込まれた受光装置に関する。
【背景技術】
【０００２】
一般に、プレーナ技術によって例えばシリコン基板上に形成されたトランジスタ回路を有する電子回路においては、その電気的動作の過程において、一時的あるいは定期的に高インピーダンス状態となる部位が存在する場合がある。
【０００３】
その例としては、例えば入力信号からそのピークのみを検出して保持する回路等において、ピーク以外のレベルが入力されている期間に、高インピーダンスとなる部位が発生することとなる。
【０００４】
具体的に、図１７で示す出力回路を参照しながら上記高インピーダンス発生についてのメカニズムを説明する。まず、この出力回路は、例えばビデオカメラ等の撮像デバイスにおいて、該撮像デバイスのリニアセンサに蓄積された信号電荷を例えばフローティングディフュージョンにて電荷−電気信号変換して得られた電圧信号Ｖｉｎを増幅して第１の出力端子φ１より撮像信号Ｖｓとして出力する本線Ｌ１と、該本線Ｌ１から分岐され、かつ上記撮像信号Ｖｓとして適正な信号出力レベルを得る、いわゆるオートゲインコントロールのような制御を可能にするためのピークホールド回路１０１が接続された支線Ｌ２とを有する。
【０００５】
ピークホールド回路１０１は、ある時点あるいは所定期間において読み出された撮像信号Ｖｓのピーク値をホールドして出力するという信号処理動作を行ない、この回路でホールドされたピーク値は、外部に接続された電子アイリス制御回路に供給され、該電子アイリス制御回路よって、上記ピーク値に基づいて次の撮像時における電荷蓄積期間（露光期間）が制御されることで、適正な信号出力レベルを得ることができるものである。
【０００６】
そして、上記出力回路は、リニアセンサからの電圧信号Ｖｉｎを所定のゲイン（≒１）で増幅する初段のソースフォロア回路１０２と、該第１のソースフォロア１０２から出力される信号Ｖａからその最小のピークレベルＶｍを検出して保持する上記ピークホールド回路１０１と、該ピークホールド回路１０１にて保持された最小のピークレベル信号Ｖｍを所定のゲイン（≒１）で増幅するソースフォロア回路１０３とが接続されて構成されている。
【０００７】
上記初段のソースフォロア回路１０２は、電源ラインＬｐ（電源電圧Ｖｄｄ）と接地間に、Ｎ−ＭＯＳトランジスタによる駆動トランジスタＴｒ１と負荷トランジスタＴｒ２とが直列に接続されて構成され、駆動トランジスタＴｒ１のゲート電極にリニアセンサからの電圧信号Ｖｉｎが供給されるように配線接続されている。このソースフォロア回路１０２の出力Ｖａは両トランジスタＴｒ１及びＴｒ２の共通接点ａから取り出されるようになっている。
【０００８】
ピークホールド回路１０１は、初段のソースフォロア回路１０２における出力ラインに、信号の出力方向に対して逆方向接続されたＰ−ＭＯＳトランジスタによるダイオードＤと、該ダイオードＤのアノードと接地間に接続されたコンデンサＣとで構成されている。
【０００９】
後段のソースフォロア回路１０３は、電源ラインＬｐ（電源電圧Ｖｄｄ）と接地間に、Ｎ−ＭＯＳトランジスタによる駆動トランジスタＴｒ３と負荷トランジスタＴｒ４とが直列に接続されて構成され、駆動トランジスタＴｒ３のゲート電極に上記ダイオードＤのアノード電位が供給されるように配線接続されている。このソースフォロア回路１０３の出力Ｖｏｕｔは両トランジスタＴｒ３及びＴｒ４の共通接点ｂから取り出されるようになっている。
【００１０】
上記初段のソースフォロア回路１０２及び後段のソースフォロア回路１０３における各負荷トランジスタＴｒ２及びＴｒ４のゲート電極には、それぞれゲート電位Ｖｇｇが供給されるように配線接続されている。
【００１１】
ここで、上記ピークホールド回路１０１の信号処理動作を簡単に説明すると、初段のソースフォロア回路１０２の出力電位Ｖａ、即ちダイオードＤのカソード電位Ｖａが該ダイオードＤのアノード電位Ｖｍよりも低い場合は、ダイオードＤがオン動作し、その結果、コンデンサＣには上記カソード電位Ｖａに応じた電荷が蓄積されることになる。
【００１２】
一方、ダイオードＤのカソード電位Ｖａが該ダイオードＤのアノード電位Ｖｍよりも高い場合は、ダイオードＤがオフ状態となるため、コンデンサＣには依然アノード電位Ｖｍに応じた電荷が蓄積されたままである。即ち、以前蓄積された低レベルのカソード電位による電荷が蓄積されたままとなり、現段階まで入力された電圧信号の最小レベルが保持されるかたちとなる。
【００１３】
上記一連の動作が一時的あるいは定期的に繰り返されることによって、コンデンサＣの両端電圧の変化（コンデンサＣにて保持されるピークレベルＶｍの変化）が後段のソースフォロア回路１０３にて増幅されて出力端子φｏｕｔより出力されることとなる。
【００１４】
そして、ダイオードＤのカソード電位Ｖａがアノード電位Ｖｍよりも高い期間においては、上記ダイオードＤのアノードの後段に高入力インピーダンス部であるＭＯＳトランジスタのゲート電極が接続されていることもあって、コンデンサＣに蓄積された電荷の流出（輸送）経路が実質的になくなり、出力ラインのコンデンサ接続点ｃが高インピーダンス部位として存在することとなる。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ところで、撮像デバイスにおいては、電荷蓄積期間や黒レベル検出期間などのように、撮像信号として長期間高レベルの信号が出力される期間が存在する。
【００１６】
このように高レベルの信号が長期間出力される場合、上記出力回路における高インピーダンス発生部位（出力ラインのコンデンサ接続点ｃ）での電位Ｖｍが、リニアセンサの使用条件等によって高くなるという現象が生じる。
【００１７】
即ち、高インピーダンス部分ｃにおけるトランジスタの拡散層での暗電流やリニアセンサの使用条件等によって上記高インピーダンス部分ｃに光が漏れ込むなどの影響により、図１８に示すように、時間の経過と共に上記高インピーダンス部分ｃの電位が上昇することとなる。
【００１８】
この高インピーダンス部分での電位上昇を長時間放置すると、上記出力回路の出力端子φｏｕｔに現れる電位Ｖｏｕｔが、定格として設計した電位Ｖｄｄ１以上又は、以下となって、回路動作上不都合が生じることとなり、信頼性確保の上で好ましくないというおそれがある。
【００１９】
また、この高インピーダンス部分ｃでの電位上昇を長時間放置した場合、該電位上昇はある電位で飽和することとなるが、この出力回路の出力端子φｏｕｔに現れる電位Ｖｏｕｔを定格として設計した基準電位Ｖｄｄ１以上に上げたくない場合は、不良品として処理されることとなり、撮像デバイスの歩留まり向上の点で不利になるおそれもある。
【００２０】
上記例は、高インピーダンス部分ｃでの電位上昇を例にしたが、回路構成によっては、上記暗電流や光電変換等の影響によって高インピーダンス部分の電位が反対に降下し、低レベルに関する基準電位以下となって所望の回路動作が行なわれなくなる可能性が生じる。
【００２１】
上記例は、撮像デバイスの出力回路に組み込まれるピークホールド回路での例を示したが、その他、携帯電話や種々の電子機器に組み込まれる電子回路においても、その高インピーダンス発生部分の電位が、例えば温度変化等によって変化し、結果的に、出力端子より取り出される電位が定格外の電位となるおそれがある。
【００２２】
本発明の目的は、同一基板上に形成された撮像信号の出力回路における高インピーダンス発生部位での電位変化のレベルを所定電位に抑制することができ、出力回路の出力レベルを定格内に規制することができる固体撮像素子を提供することにある。
【００２３】
また、本発明の他の目的は、撮像部及び転送レジスタと共に同一基板上に形成された出力回路における高インピーダンス発生部位での電位変化のレベルを所定電位に抑制することができ、出力回路からの出力レベルを定格内に規制することができる固体撮像素子の出力回路を提供することにある。
【００２４】
また、本発明の他の目的は、固体撮像素子を搭載した撮像装置において、固体撮像素子における撮像部及び転送レジスタと共に同一基板上に形成された出力回路の高インピーダンス発生部位での電位変化のレベルを所定電位に抑制することができ、これによって固体撮像素子の出力回路からの出力レベルを定格内に規制することができ、撮像特性の向上を図ることができる撮像装置を提供することにある。
【００２５】
また、本発明の他の目的は、光電変換部と共に同一基板上に形成された出力回路の高インピーダンス発生部位での電位変化のレベルを所定電位に抑制することができ、これによって上記出力回路からの出力レベルを定格内に規制することができ、受光特性の向上を図ることができる受光装置を提供することにある。
【課題を解決するための手段】
【００２６】
本発明に係る固体撮像素子は、被写体からの入射光をその光量に応じた量の信号電荷に変換する光電変換部が多数配列された撮像部と、上記撮像部に蓄積された上記信号電荷を出力側に転送する転送レジスタと、上記転送レジスタを通じて転送された上記信号電荷をその電荷量に応じたレベルの電気信号に変換して撮像信号として出力する出力回路とが同一基板上に形成された固体撮像素子において、上記出力回路の高インピーダンス発生部分に、該部分での電位を所定電位に制限する電位制限回路を接続して構成する。
【００２７】
これにより、まず、被写体からの光が撮像部に入射されることにより、該撮像部に配列された各光電変換部にてその入射光量に応じた量の信号電荷に変換される。撮像部に蓄積された信号電荷は、転送レジスタによる転送動作によって出力回路側に順次転送される。出力回路は、転送レジスタを通じて転送された信号電荷をその電荷量に応じたレベルの電気信号に変換して出力する。
【００２８】
通常、固体撮像素子においては、垂直帰線期間や水平帰線期間、並びに黒レベル検出期間などのように、撮像信号として長期間高レベルの信号が出力される期間が存在する。
【００２９】
出力回路の回路構成として例えば高レベルの信号が長期間出力される場合に、該出力回路に高インピーダンスが発生する場合、該高インピーダンス発生部分での電位が、固体撮像素子の使用条件等によって高くなるという現象が生じる。即ち、固体撮像素子の使用条件等によって上記高インピーダンス部分に光が漏れ込み、その結果、該高インピーダンス部分におけるトランジスタの拡散層での光電変換によって該高インピーダンス部分の電位が上昇あるいは下降することとなる。
【００３０】
この高インピーダンス部分での電位上昇あるいは電位下降を長時間放置すると、出力回路の出力レベルが、定格として設計した電位以上又は、以下となって、回路動作上不都合が生じることとなり、信頼性確保の上で好ましくないというおそれがある。
【００３１】
しかし、本発明に係る固体撮像素子においては、その出力回路における高インピーダンス発生部分での電位を所定電位に制限する電位制限回路を設けるようにしているため、上記高インピーダンス発生部分において、光の漏れ込み等によって電位が上昇あるいは下降したとしても、そのレベル変化は電位制限回路によって所定電位に抑え込まれることとなり、上記出力回路の出力レベルを定格内に規制することが可能となる。
【００３２】
次に、本発明に係る固体撮像素子の出力回路は、被写体からの入射光をその光量に応じた量の信号電荷に変換する光電変換部が多数配列された撮像部と、上記撮像部に蓄積された上記信号電荷を出力側に転送する転送レジスタとを有する固体撮像素子と共に同一基板上に形成されるもので、上記転送レジスタを通じて転送された上記信号電荷をその電荷量に応じたレベルの電気信号に変換して撮像信号として出力する固体撮像素子の出力回路において、上記撮像信号の出力ラインである本線のほかに、撮像信号のピークレベルを検出する支線を有し、上記支線の高インピーダンス発生部分に、該部分での電位を所定電位に制限する電位制限回路を接続して構成する。
【００３３】
この出力回路においては、上述したように、高インピーダンス発生部分での電位を所定電位に制限する電位制限回路を設けるようにしているため、上記高インピーダンス発生部分において、光の漏れ込み等によって電位が上昇あるいは下降したとしても、そのレベル変化は電位制限回路によって所定電位に抑え込まれることとなり、上記出力回路の出力レベルを定格内に規制することが可能となる。
【００３４】
次に、本発明に係る撮像装置においては、フォーカス制御用の固体撮像素子と該固体撮像素子からの出力に基づいて適正な信号出力レベルを得るための制御を行なうゲイン制御手段とを有する撮像装置において、上記フォーカス制御用の固体撮像素子の出力回路として、蓄積された信号電荷の電荷量に応じた信号成分を含む信号を出力する本線と、上記信号成分のピークレベルを検出する支線を設け、少なくとも上記支線の高インピーダンス発生部分に、該部分での電位を所定電位に制限する電位制限回路を接続して構成する。
【００３５】
これにより、上記フォーカス制御用の固体撮像素子において、被写体からの入射光の光量に応じた電荷量の信号電荷に変換され、その電荷量に応じたレベルの信号成分を有する出力信号が出力回路の本線を通じて出力され、また、支線を通じて上記信号成分のピークレベルが検出されて出力されることとなる。
【００３６】
これら信号成分とピークレベルはゲイン制御手段に供給され、適正な信号出力レベルを得るための制御が行なわれる。例えば、上記ピークレベルに応じて上記フォーカス制御用固体撮像素子での電荷蓄積期間（露光期間）の長さが調整され、上記信号成分のレベルに応じてフォーカス調整が行なわれる。
【００３７】
この場合において、上記出力回路は、高インピーダンス発生部分での電位を所定電位に制限する電位制限回路を設けるようにしているため、上記高インピーダンス発生部分において、光の漏れ込み等によって電位が上昇あるいは下降したとしても、そのレベル変化は電位制限回路によって所定電位に抑え込まれることとなる。
【００３８】
即ち、上記フォーカス制御用固体撮像素子における出力回路の高インピーダンス発生部位での電位変化のレベルを所定電位に抑制することができ、これによってフォーカス制御用固体撮像素子の出力回路からの出力レベルを定格内に規制することができ、ゲイン制御手段での適正な信号出力レベルを得るための制御を良好に行なわせることができる。これは、撮像装置の撮像特性の向上につながる。
【００３９】
次に、本発明に係る受光装置は、被写体からの入射光をその光量に応じた量の信号電荷に変換する光電変換部と、上記信号電荷をその電荷量に応じたレベルの電気信号に変換して受光信号として出力する出力回路とが同一基板上に形成された受光装置において、上記出力回路の高インピーダンス発生部分に、該部分での電位を所定電位に制限する電位制限回路を接続して構成する。
【００４０】
これにより、まず、被写体からの光が光電変換部に入射されることにより、該光電変換部にてその入射光量に応じた量の信号電荷に変換される。光電変換部にて得られた信号電荷は、出力回路にてその電荷量に応じたレベルの電気信号に変換されて出力されることとなる。
【００４１】
この場合、出力回路の高インピーダンス発生部分での電位上昇あるいは電位下降を長時間放置すると、出力回路の出力レベルが、定格として設計した電位以上又は、以下となって、回路動作上不都合が生じることとなり、信頼性確保の上で好ましくないというおそれがある。
【００４２】
しかし、本発明に係る受光装置においては、その出力回路における高インピーダンス発生部分での電位を所定電位に制限する電位制限回路を設けるようにしているため、上記高インピーダンス発生部分において、光の漏れ込み等によって電位が上昇あるいは下降したとしても、そのレベル変化は電位制限回路によって所定電位に抑え込まれることとなり、上記出力回路の出力レベルを定格内に規制することが可能となる。
【発明の効果】
【００４３】
本発明に係る固体撮像素子の出力回路によれば、転送レジスタを通じて転送された撮像部の信号電荷をその電荷量に応じたレベルの電気信号に変換して撮像信号として出力する固体撮像素子の出力回路において、上記撮像信号の出力ラインである本線のほかに、撮像信号のピークレベルを検出する支線を有し、上記支線の高インピーダンス発生部分に、該部分での電位を所定電位に制限する電位制限回路を接続するようにしたので、撮像部及び転送レジスタと共に同一基板上に形成された出力回路における高インピーダンス発生部位での電位変化のレベルを所定電位に抑制することができ、出力回路からの出力レベルを定格内に規制することができる。
【００４４】
また、本発明に係る撮像装置によれば、フォーカス制御用の固体撮像素子と該固体撮像素子からの出力に基づいて適正な信号出力レベルを得るための制御を行なうゲイン制御手段とを有する撮像装置において、上記フォーカス制御用の固体撮像素子の出力回路として、蓄積された信号電荷の電荷量に応じた信号成分を含む信号を出力する本線と、上記信号成分のピークレベルを検出する支線を設け、少なくとも上記支線の高インピーダンス発生部分に、該部分での電位を所定電位に制限する電位制限回路を接続するようにしたので、フォーカス制御用の固体撮像素子を搭載した撮像装置において、固体撮像素子における撮像部及び転送レジスタと共に同一基板上に形成された出力回路の高インピーダンス発生部位での電位変化のレベルを所定電位に抑制することができ、これによって上記フォーカス制御用の固体撮像素子の出力回路からの出力レベルを定格内に規制することができ、撮像特性の向上を図ることができる。
【００４５】
また、本発明に係る受光装置によれば、被写体からの入射光をその光量に応じた量の信号電荷に変換する光電変換部と、上記信号電荷をその電荷量に応じたレベルの電気信号に変換して受光信号として出力する出力回路とが同一基板上に形成された受光装置において、上記出力回路の高インピーダンス発生部分に、該部分での電位を所定電位に制限する電位制限回路を接続するようにしたので、光電変換部と共に同一基板上に形成された出力回路の高インピーダンス発生部位での電位変化のレベルを所定電位に抑制することができ、これによって上記出力回路からの出力レベルを定格内に規制することができ、受光特性の向上を図ることができる。
【発明を実施するための最良の形態】
【００４６】
以下、本発明に係る電子回路、本発明に係る固体撮像素子（その出力回路）及び本発明に撮像装置並びに本発明に係る受光装置についての実施の形態例を図１〜図１６を参照しながら順次説明する。
【００４７】
［電子回路］
まず、本発明に係る電子回路を増幅段を有する信号出力回路に適用したいくつかの実施の形態例を図１〜図７を参照しながら説明する。
【００４８】
第１の実施の形態に係る信号出力回路の基本構成は、図１に示すように、入力端子φｉｎに供給された入力信号Ｖｉｎを所定のゲイン（≒１）で増幅する初段のソースフォロア回路１と、該初段のソースフォロア回路１から出力される信号Ｖａからその最小のピークレベルＶｍを検出して保持するピークホールド回路２と、該ピークホールド回路２にて保持された最小のピークレベル信号Ｖｍを所定のゲイン（≒１）で増幅するソースフォロア回路３とが接続されて構成されている。
【００４９】
上記初段のソースフォロア回路１は、電源ラインＬｐ（電源電圧Ｖｄｄ）と接地間に、Ｎ−ＭＯＳトランジスタによる駆動トランジスタＴｒ１と負荷トランジスタＴｒ２とが直列に接続されて構成され、駆動トランジスタＴｒ１のゲート電極に入力信号Ｖｉｎが供給されるように配線接続されている。このソースフォロア回路１の出力Ｖａは両トランジスタＴｒ１及びＴｒ２の共通接点ａから取り出されるようになっている。
【００５０】
ピークホールド回路２は、初段のソースフォロア回路１における出力ラインに逆方向接続されたエンハンスメント型のＰチャネルＭＯＳトランジスタ（以下、単にＰ−ＭＯＳトランジスタと記す）によるダイオードＤ１と、該ダイオードＤ１のアノードと接地間に接続されたコンデンサＣａとで構成されている。
【００５１】
ソースフォロア回路３は、電源ラインＬｐ（電源電圧Ｖｄｄ）と接地間に、エンハンスメント型のＮチャネルＭＯＳトランジスタ（以下、単にＮ−ＭＯＳトランジスタと記す）による駆動トランジスタＴｒ３と負荷トランジスタＴｒ４とが直列に接続されて構成され、駆動トランジスタＴｒ３のゲート電極に上記ダイオードＤ１のアノード電位が供給されるように配線接続されている。このソースフォロア回路３の出力Ｖｏｕｔは両トランジスタＴｒ３及びＴｒ４の共通接点ｂを通じて出力端子φｏｕｔより取り出されるようになっている。
【００５２】
上記初段のソースフォロア回路１及び後段のソースフォロア回路３における各負荷トランジスタＴｒ２及びＴｒ４のゲート電極には、それぞれゲート電位Ｖｇｇが供給されるように配線接続されている。
【００５３】
そして、本実施の形態に係る信号出力回路は、上記ピークホールド回路２と後段のソースフォロア回路３との間に、ピークホールド回路２の出力電位Ｖｍを所定の電位Ｖｄｄ１に制限する電位制限回路（リミッタ回路）４が接続されて構成されている。
【００５４】
このリミッタ回路４は、上記所定の電位Ｖｄｄ１の供給ラインとピークホールド回路４の出力ライン間に、上記所定の電位Ｖｄｄ１の供給ラインに対して順方向接続されたＰ−ＭＯＳトランジスタによるダイオードＤ２が接続されて構成されている。上記所定の電位Ｖｄｄ１は、設計時に定められるもので、高インピーダンス部分の電位をそれ以上に上げたくない電位を指す。従って、以後の説明では上記所定の電位Ｖｄｄ１を基準電位Ｖｄｄ１として記載する。
【００５５】
ここで、上記実施の形態に係る信号出力回路の信号処理動作を図２の信号波形図も参照しながら説明する。
【００５６】
まず、入力端子φｉｎに入力される信号Ｖｉｎの電圧レベルが低くなって、初段のソースフォロア回路１の出力電位Ｖａ、即ちダイオードＤ１のカソード電位Ｖａが、ダイオードＤ１のアノード電位Ｖｍより低くなった場合、より正確にはアノード電位Ｖｍ−ｐチャネル形ＭＯＳトランジスタのしきい値（Ｖｍ−Ｖｔｈ）よりも低くなった場合は、ダイオードＤ１がオン動作し、その結果、コンデンサＣａには上記カソード電位Ｖａに応じた電荷が蓄積されることになる。この場合、ダイオードＤ１のアノード電位Ｖｍは、ダイオードＤ１のカソード電位Ｖａよりも上記しきい値Ｖｔｈ分高い電位となる。
【００５７】
一方、入力端子φｉｎに入力される信号Ｖｉｎのレベルが高くなって、ダイオードＤ１のカソード電位Ｖａが該ダイオードＤ１のアノード電位Ｖｍよりも高くなった場合は、ダイオードＤ１がオフ状態となるため、コンデンサＣａには依然アノード電位Ｖｍに応じた電荷が蓄積されたままである。即ち、以前蓄積された低レベルのカソード電位Ｖｍによる電荷が蓄積されたままとなり、現段階まで入力された電圧信号の最小レベルが保持されるかたちとなる。
【００５８】
上記一連の動作が一時的あるいは定期的に繰り返されることによって、コンデンサＣａの両端電圧の変化（コンデンサＣａにて保持されるピークレベルＶｍの変化）が後段のソースフォロア回路３にて電流増幅されて出力端子φｏｕｔより出力されることとなる。
【００５９】
そして、ダイオードＤ１のカソード電位Ｖａがアノード電位よりも高い期間においては、上記ダイオードＤ１のアノードの後段に高入力インピーダンス部であるＭＯＳトランジスタのゲート電極が接続されていることもあって、コンデンサＣａに蓄積された電荷の流出（輸送）経路が実質的になくなり、出力ラインのコンデンサ接続点ｃが高インピーダンス部位として存在することとなる。
【００６０】
上記コンデンサ接続点ｃでの高インピーダンス状態が長期間放置されると、通常は、温度変化や高インピーダンス発生部分におけるトランジスタの拡散層での暗電流等によって、図２に示すように、時間の経過と共に上記高インピーダンス発生部分ｃの電位が上昇し、最終的にはある電位で飽和することとなる（図２の破線参照）。
【００６１】
しかし、本実施の形態においては、ピークホールド回路２と後段のソースフォロア回路３の間に上記構成のリミッタ回路４を接続するようにしているため、上記高インピーダンス部分ｃの電位が、基準電位Ｖｄｄ１より少し高い電位（Ｖｄｄ１＋Ｖｔｈ）となったとき、リミッタ回路４を構成するＰ−ＭＯＳトランジスタによるダイオードＤ２がオン動作し、これによって、上記高インピーダンス部分ｃの電位上昇は、上記基準電位Ｖｄｄ１よりも少し高い電位にて制限されることとなる。上記電位ＶｔｈはＰ−ＭＯＳトランジスタのしきい値を示す。
【００６２】
ピークホールド回路４の出力ラインはその後段にＮ−ＭＯＳトランジスタによるソースフォロア回路３が接続されているため、上記高インピーダンス部分ｃの電位が基準電位Ｖｄｄ１＋しきい値Ｖｔｈとなったとしても、該ソースフォロア回路３の出力端子φｏｕｔからは、高インピーダンス部分ｃの電位よりもＮ−ＭＯＳトランジスタのしきい値分低下した電位が現れることとなる。つまり、後段のソースフォロア回路３は、リミッタ回路４を構成するダイオードＤ２のしきい値Ｖｔｈ分の電位上昇を抑制する補正回路として機能することとなる。
【００６３】
従って、リミッタ回路４を構成するＰ−ＭＯＳトランジスタとソースフォロア回路３を構成するＮ−ＭＯＳトランジスタの各拡散濃度やそれぞれのチャネル幅／チャネル長等のパラメータを調整して両トランジスタのしきい値をほぼ同じにすることにより、上記リミッタ回路４によって高インピーダンス部分ｃの電位を基準電位Ｖｄｄ１＋しきい値Ｖｔｈにしか制限できなかったとしても、後段のソースフォロア回路３の出力端子φｏｕｔから現れる電位は定格で設計した基準電位Ｖｄｄ１以下となるため、回路動作上不都合が生じることもなく、信頼性の向上を図ることができる。
【００６４】
次に、第２の実施の形態に係る信号出力回路について図３〜図５を参照しながら説明する。なお、図１と対応するものについては同符号を記し、その重複説明を省略する。
【００６５】
この第２の実施の形態に係る信号出力回路は、図３に示すように、ピークホールド回路３の出力ラインの後段にボルテージフォロア回路１１を接続した例を示すものである。通常、ボルテージフォロア回路は、図５Ａのブロック図に示すように、例えばカレントミラー回路を用いた差動増幅回路１２と、該差動増幅回路１２の出力Ｖｃを所定のゲインで増幅して出力端子φｏｕｔより出力するバッファ回路１３により構成され、フィードバック系１４を有し、入力と出力のＤＣレベルがほぼ同じで利得もほぼ１の回路である。図５Ｂに上記ボルテージフォロア回路をＭＯＳトランジスタにて構成した一般的な回路例を示す。
【００６６】
そして、この第２の実施の形態に係る信号出力回路においては、ボルテージフォロア回路１１のフィードバック系にＰ−ＭＯＳトランジスタによるソースフォロア回路１４を挿入接続することにより、フィードバックの電位をリミッタ回路４を構成するダイオードＤ２のしきい値Ｖｔｈ分上げるようにする。
【００６７】
具体的に説明すると、この第２の実施の形態に係る信号出力回路のボルテージフォロア回路１１は、カレントミラー回路１５を用いた差動増幅回路１２と、該差動増幅回路１２の出力Ｖｃを所定のゲイン（≒１）で増幅して出力端子φｏｕｔより出力する第１のソースフォロア回路１３と、該第１のソースフォロア回路１３の出力Ｖｏｕｔを所定のゲイン（≒１）で増幅して電圧信号Ｖｄとして上記差動増幅回路１２に帰還させる第２のソースフォロア回路１４とが接続されて構成されている。
【００６８】
上記ボルテージフォロア回路１１における差動増幅回路１２は、電源ラインＬｐに２つのＰ−ＭＯＳトランジスタＴｒ11及びＴｒ12の各ドレインが共通に接続されて構成されたカレントミラー回路１５と、該カレントミラー回路１５の一方のＰ−ＭＯＳトランジスタＴｒ11のソースに直列に接続され、かつゲート電極に上記ピークホールド回路２の出力Ｖｍが供給される入力側のＮ−ＭＯＳトランジスタＴｒ13と、カレントミラー回路１５の他方のＰ−ＭＯＳトランジスタＴｒ12のソースに直列に接続され、かつゲート電極に第２のソースフォロア回路１４の出力Ｖｄが供給される出力側のＮＭＯＳトランジスタＴｒ14と、これらＮＭＯＳトランジスタＴｒ13及びＴｒ14における各エミッタの共通接点ｄと接地間にＮ−ＭＯＳトランジスタＴｒ15による定電流源１６とを有して構成されている。この差動増幅回路１２の出力Ｖｃは、カレントミラー回路１５の他方のＰ−ＭＯＳトランジスタＴｒ12と出力側のＮ−ＭＯＳトランジスタＴｒ14との接続点ｅより取り出されるようになっている。
【００６９】
第１のソースフォロア回路１３は、電源ラインＬｐと接地間にＮ−ＭＯＳトランジスタによる駆動トランジスタＴｒ21と負荷トランジスタＴｒ22とが直列に接続されて構成され、駆動トランジスタＴｒ21のゲート電極に上記差動増幅回路１２の出力Ｖｃが供給されるように配線接続されている。この第１のソースフォロア回路１３の出力は両トランジスタＴｒ21及びＴｒ22の共通接点ｆから出力端子φｏｕｔを通じて取り出されるようになっている。
【００７０】
第２のソースフォロア回路１４は、接地と電源ラインＬｐ間にＰ−ＭＯＳトランジスタによる駆動トランジスタＴｒ31と負荷トランジスタＴｒ32とが直列に接続されて構成され、駆動トランジスタＴｒ31のゲート電極に上記第１のソースフォロア回路１３の出力Ｖｏｕｔが供給されるように配線接続されている。この第２のソースフォロア回路１４の出力Ｖｄは両トランジスタＴｒ31及びＴｒ32の共通接点ｇから取り出されて上記差動増幅回路１２における出力側のＮ−ＭＯＳトランジスタＴｒ14のゲート電極に供給されるように配線接続されている。
【００７１】
なお、差動増幅回路１２の定電流源１６を構成するＮ−ＭＯＳトランジスタＴｒ15及び第１のソースフォロア回路１３における負荷トランジスタＴｒ22の各ゲート電極には、初段のソースフォロア回路１における負荷トランジスタＴｒ２に印加されるゲート電位と同じゲート電位（第１のゲート電位）Ｖｇｇ１が供給され、第２のソースフォロア回路１４における負荷トランジスタＴｒ32のゲート電極には、第２のゲート電位Ｖｇｇ２が供給されるように配線接続されている。
【００７２】
ここで、上記第２の実施の形態に係る信号出力回路、特にボルテージフォロア回路１１の信号処理動作を説明すると、コンデンサ接続点ｃでの高インピーダンス状態が長時間放置されて、該高インピーダンス部分ｃの電位Ｖｍがランプ信号状に上昇した場合、まず、リミッタ回路４によって上記高インピーダンス部分ｃの電位上昇が基準電位Ｖｄｄ１＋しきい値Ｖｔｈに制限される。このとき、第２のソースフォロア回路１４がＰ−ＭＯＳトランジスタにて構成されていることから、第１のソースフォロア１３から出力されるフィードバック電位Ｖｏｕｔは、上記第２のソースフォロア回路１４によって、Ｐ−ＭＯＳトランジスタのしきい値分高くなる。
【００７３】
この場合、リミッタ回路４を構成するＰ−ＭＯＳトランジスタと第２のソースフォロア回路１４を構成するＰ−ＭＯＳトランジスタの各拡散濃度やそれぞれのチャネル幅／チャネル長等のパラメータを調整して両トランジスタのしきい値をほぼ同じにすれば、差動増幅回路１２の両入力側に供給される信号Ｖｍ及びＶｄの各しきい値分の電位が打ち消されることとなり、出力端子φｏｕｔに現れる電位を基準電位Ｖｄｄ１まで下げることができる。
【００７４】
つまり、この実施の形態に係るボルテージフォロア回路１１を接続することにより、図４に示すように、出力端子φｏｕｔに現れる電位Ｖｏｕｔを定格で設計した基準電位Ｖｄｄ１以下に制限することができ、回路動作上不都合が生じることもなく、信頼性の向上を図ることができる。
【００７５】
次に、第３の実施の形態に係る信号出力回路について図６を参照しながら説明する。なお、図１と対応するものについては同符号を記し、その重複説明を省略する。
【００７６】
この第３の実施の形態に係る信号出力回路は、図６に示すように、上記第１の実施の形態に係る信号出力回路において、ピークホールド回路２の代わりにクランプ回路５を接続した構成を有する。
【００７７】
具体的には、上記クランプ回路５は、初段のソースフォロア回路１の出力ラインに接続された結合コンデンサＣｂと、該結合コンデンサＣｂから導出される出力ラインと基準電位Ｖｄｄ１の供給ライン間に接続されたスイッチング回路ＳＷとから構成されている。スイッチング回路ＳＷは、例えばＮ−ＭＯＳトランジスタにて構成することができ、この場合、ドレインに基準電位Ｖｄｄ１の供給ラインが接続され、ソースに結合コンデンサＣｂから導出される出力ラインが接続され、ゲート電極にスイッチング制御信号Ｓｃが供給されるように配線接続される。
【００７８】
この信号出力回路の信号処理動作を説明すると、初段のソースフォロア回路１から出力される信号ＶａのＤＣ成分がクランプ回路５の結合コンデンサＣｂによって除去され、０レベルを中心として正・負に振れる信号Ｖｂとして取り出されることとなる。そして、この信号Ｖｂのある基準となる期間において、スイッチング制御信号Ｓｃが例えば高レベルとなってスイッチング回路ＳＷがオン動作することにより、その基準となる期間の出力レベルが基準電位Ｖｄｄ１となる。従って、このクランプ回路５からは、基準電位Ｖｄｄ１を中心として正側・負側に振れる信号Ｖｃが取り出されることとなる。
【００７９】
そして、スイッチング回路ＳＷがオフ状態のとき、スイッチング回路ＳＷの出力ラインとの接続点ｈが高インピーダンス状態となり、この状態を長期間放置すると、第１の実施の形態の場合と同様に、上記高インピーダンス部分ｈの電位Ｖｃが上昇することとなる。
【００８０】
しかし、この第３の実施の形態においては、クランプ回路５の後段にリミッタ回路４が接続されているため、上記高インピーダンス部分ｈでの電位上昇は基準電位Ｖｄｄ１＋しきい値Ｖｔｈに制限され、後段のソースフォロア回路３の出力端子φｏｕｔから現れる電位Ｖｏｕｔは定格で設計した基準電位Ｖｄｄ１以下となる。
【００８１】
上記第３の実施の形態に係る信号出力回路においては、リミッタ回路４の後段にＮ−ＭＯＳトランジスタによるソースフォロア回路３を接続した例を示したが、該ソースフォロア回路３の代わりに図３で示す第２の実施の形態に係るボルテージフォロア回路１１を接続するようにしてもよい。この場合も、第１のソースフォロア回路１３の出力端子φｏｕｔから現れる電位Ｖｏｕｔは定格で設計した基準電位Ｖｄｄ１以下となる。
【００８２】
次に、第４の実施の形態に係る信号出力回路について図７を参照しながら説明する。なお、図６と対応するものについては同符号を記し、その重複説明を省略する。
【００８３】
この第４の実施の形態に係る信号出力回路は、図７に示すように、上記図６で示す第３の実施の形態に係る信号出力回路とほぼ同じ構成を有するが、クランプ回路５とリミッタ回路４の間に高インピーダンス部分ｈの電位Ｖｃを基準電位Ｖｄｄ１以下に抑える補正回路６を挿入接続した点で異なる。
【００８４】
この補正回路６は、接地と電源ライン（電源電圧Ｖｄｄ）間に、Ｐ−ＭＯＳトランジスタによる駆動トランジスタＴｒ５と負荷トランジスタＴｒ６とが直列に接続されて構成され、駆動トランジスタＴｒ５のゲート電極に結合コンデンサＣｂから導出された出力ラインが接続されている。この補正回路６の出力Ｖｄは両トランジスタＴｒ５及びＴｒ６の共通接点ｉから取り出されるようになっている。この場合、上記補正回路６を構成するＰ−ＭＯＳトランジスタは、そのしきい値がリミッタ回路４を構成するＰ−ＭＯＳトランジスタのしきい値Ｖｔｈとほぼ同じになるように調整される。なお、上記補正回路６における負荷トランジスタＴｒ６のゲート電極には、第２のゲート電位Ｖｇｇ２が供給されるように配線接続されている。
【００８５】
上記補正回路６の信号処理動作を説明すると、補正回路６がＰ−ＭＯＳトランジスタによるソースフォロア回路にて構成されていることから、その出力電位Ｖｄは入力電位Ｖｂよりもそのしきい値Ｖｔｈ分高くなる。従って、高インピーダンス部分ｈの電位が上昇して基準電位Ｖｄｄ１となったとき、補正回路６の出力電位Ｖｄは基準電位Ｖｄｄ１＋しきい値Ｖｔｈとなるため、これにより、後段のリミッタ回路４がオン動作し、補正回路６の出力電位Ｖｄの上昇はそれ以上行なわれないこととなる。つまり、高インピーダンス部分ｈの電位上昇は基準電位Ｖｄｄ１にて制限されることとなる。
【００８６】
このように、上記第４の実施の形態に係る信号出力回路においては、高インピーダンス部分ｈの電位上昇及び出力端子φｏｕｔに現れる電位の上昇を共に基準電位Ｖｄｄ１に制限することができる。
【００８７】
図７の例では、リミッタ回路４の後段にＮ−ＭＯＳトランジスタによるソースフォロア回路３を接続した例を示したが、該ソースフォロア回路３の代わりに図３で示す第２の実施の形態に係るボルテージフォロア回路１１を接続するようにしてもよい。
【００８８】
［固体撮像素子］
次に、本発明に係る固体撮像素子をＣＣＤ構造の転送段を有するリニアセンサに適用した実施の形態例（以下、単に実施の形態に係るリニアセンサと記す）を図８〜図１３を参照しながら説明する。
【００８９】
この実施の形態に係るリニアセンサは、図８R>８に示すように、被写体からの入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する受光部２１が一列に多数（例えば２０００画素分）配列されてなるセンサ列２２と、このセンサ列２２の各受光部２１から読出しゲート２３を介して読み出された信号電荷を一方向に転送するＣＣＤ構造の転送レジスタ２４とを有して構成されている。
【００９０】
読出しゲート２３による信号電荷の読み出しは、ゲートパルスφＲＯＧが印加されることによって行なわれる。また、転送レジスタ２４上に形成された例えば２層の多結晶シリコン層による転送電極への互いに位相の異なる２相の転送パルスφＨ１及びφＨ２の印加によって、転送レジスタ２４上の信号電荷が一方向に転送されることとなる。
【００９１】
転送レジスタ２４の最終段には出力部２５が接続されている。この出力部１５は、転送レジスタ２４の最終段から転送されてきた信号電荷を電気信号（例えば電圧信号Ｖｉ）に変換する例えばフローティング・ディフュージョンあるいはフローティング・ゲート等で構成される電荷−電気信号変換部２６と、この電荷−電気信号変換部２６にて電圧信号Ｖｉへの変換が行われた後の信号電荷を、リセットパルスφＲＧの入力に従ってドレイン領域Ｄに掃き捨てるリセットゲートＲＧとを有して構成されている。上記ドレイン領域Ｄには電源ラインＬｐを通じて電源電圧Ｖｄｄが印加されている。
【００９２】
また、上記電荷−電気信号変換部２６の後段には、該電荷−電気信号変換部２６からの電圧信号Ｖｉを電流増幅する例えばソースフォロア回路からなるバッファ回路２７が形成されている。
【００９３】
そして、本実施の形態に係るリニアセンサは、上記バッファ回路２７の後段に信号出力回路２８が接続されて構成される。この信号出力回路２８は、センサ列２２、読出しゲート２３、転送レジスタ２４及び出力部２５と共に同一基板上に形成（オンチップ形成）されるものである。
【００９４】
ここで、上記リニアセンサの処理動作を簡単に説明すると、まず、電荷蓄積期間において、被写体からの入射光に応じた信号電荷がセンサ列２２の各受光部２１に蓄積される。その後の電荷読出し時において、読出しゲート２３にゲートパルスφＲＯＧが印加されることにより、上記センサ列２２に蓄積されていた信号電荷が転送レジスタ２４に読み出される。そして、次の走査期間において、転送レジスタ２４への２相の転送パルスφＨ１及びφＨ２の供給によって、転送レジスタ２４における各転送電極下のポテンシャル分布が順次変化し、これによって、信号電荷が転送レジスタ２４に沿って順次出力部２５の電荷−電気信号変換部２６に転送され、この電荷−電気信号変換部２６において電圧信号Ｖｉに変換されて、後段のバッファ回路２７を介して信号出力回路２８に供給されることになる。
【００９５】
ここで、信号出力回路２８についてのいくつかの構成例を説明すると、まず、第１の構成例に係る信号出力回路は、図９に示すように、上記図１に示す第１の実施の形態に係る信号出力回路とほぼ同じ構成を有するが、初段のソースフォロア回路１の出力ラインが２本に分岐されている点で異なる。従って、図１と対応するものについては同符号を記してその重複説明を省略する。
【００９６】
上記初段のソースフォロア回路１から導出される２本の出力ラインＬ１及びＬ２のうち、一方の出力ライン（本線）Ｌ１には外部に導出された第１の出力端子φ１が接続されて、入力端子φｉｎに入力される電圧信号Ｖｉが第１の出力端子φ１を通じて撮像信号Ｖｓとして取り出されるようになっており、他方の出力ライン（支線）Ｌ２には、第１の実施の形態と同様に、上記電圧信号Ｖｉの最小ピークレベルＶｍを検出して保持するピークホールド回路２が接続され、その後段にＮ−ＭＯＳトランジスタによるソースフォロア回路３が接続されている。このソースフォロア回路３の出力ラインは、外部に導出された第２の出力端子φ２が接続されている。
【００９７】
従って、第１の出力端子φ１からは、リニアセンサからの電圧信号Ｖｉを所定のゲインにて増幅してなる撮像信号Ｖｓが出力され、第２の出力端子φ２からは、リニアセンサからの電圧信号Ｖｉの最小ピークレベルを示す信号（以下、ピーク検出信号Ｖｐと記す）が出力されることとなる。
【００９８】
通常、リニアセンサにおいては、動作待機中や電荷蓄積期間並びに黒レベル検出期間などのように、電圧信号Ｖｉとして長期間高レベルの信号が出力される期間が存在する。この場合、支線Ｌ２に接続されたピークホールド回路２のコンデンサ接続点ｃが高インピーダンス状態となり、該高インピーダンス部分ｃの電位Ｖｍが、リニアセンサの使用条件等によって高くなるという現象が生じる。即ち、リニアセンサの使用条件等によって上記高インピーダンス部分ｃに光が漏れ込み、その結果、該高インピーダンス部分ｃにおけるトランジスタの拡散層での光電変換によって該高インピーダンス部分ｃの電位が上昇することとなる。
【００９９】
この高インピーダンス部分ｃでの電位上昇を長時間放置すると、第２の出力端子φ２から出力されるピーク検出信号Ｖｐの出力レベルが、定格として設計した基準電位Ｖｄｄ１以上となって、回路動作上不都合が生じることとなり、信頼性確保の上で好ましくないというおそれがある。
【０１００】
しかし、本実施の形態に係るリニアセンサにおける信号出力回路２８の第１の構成例においては、上記ピークホールド回路２の後段に高インピーダンス部分ｃでの電位Ｖｍをほぼ基準電位Ｖｄｄ１に制限するリミッタ回路４を接続するようにしているため、上記高インピーダンス部分ｃにおいて、光の漏れ込み等によって電位が上昇したとしても、その電位上昇は上記リミッタ回路４によって基準電位Ｖｄｄ１＋しきい値Ｖｔｈに制限されることとなり、しかも、リミッタ回路４の後段にＮ−ＭＯＳトランジスタによるソースフォロア回路３を接続するようにしているため、第２の出力端子φ２に現れる電位Ｖｐを基準電位Ｖｄｄ１以下に抑制することができ、リニアセンサの回路動作の信頼性及びリニアセンサの歩留まり向上を有効に図ることができる。
【０１０１】
次に、上記信号出力回路２８の第２の構成例について図１０を参照しながら説明すると、この第２の構成例に係る信号出力回路２８は、上記図３に示す第２の実施の形態に係る信号出力回路とほぼ同じ構成を有するが、上記第１の構成例と同様に、初段のソースフォロア回路１の出力ラインが２本（本線Ｌ１と支線Ｌ２）に分岐されている点で異なる。
【０１０２】
具体的には、上記初段のソースフォロア回路１から導出される２本の出力ラインＬ１及びＬ２のうち、一方の出力ライン（本線）Ｌ１に外部に導出された第１の出力端子φ１が接続されて、入力端子φｉｎに入力される電圧信号Ｖｉが第１の出力端子φ１を通じて撮像信号Ｖｓとして取り出されるようになっており、他方の出力ライン（支線）Ｌ２に、第１の実施の形態と同様に、上記電圧信号Ｖｉの最小ピークレベルを検出して保持するピークホールド回路２が接続され、その後段に上記第２の実施の形態に係るボルテージフォロア回路１１が接続されている。このボルテージフォロア回路１１における第１のソースフォロア回路１３の出力ラインは、外部に導出された第２の出力端子φ２が接続されている。
【０１０３】
この第２の構成例においても、上記第１の構成例と同様に、上記ピークホールド回路２の後段に高インピーダンス部分ｃでの電位Ｖｍをほぼ基準電位Ｖｄｄ１に制限するリミッタ回路４を接続するようにしているため、上記高インピーダンス部分ｃにおいて、光の漏れ込み等によって電位が上昇したとしても、その電位上昇は上記リミッタ回路４によって基準電位Ｖｄｄ１＋しきい値Ｖｔｈに制限されることとなり、しかも、リミッタ回路４の後段にボルテージフォロア回路１１を接続するようにしているため、第２の出力端子φ２に現れる電位Ｖｐを基準電位Ｖｄｄ１以下に抑制することができ、リニアセンサの回路動作の信頼性及びリニアセンサの歩留まり向上を有効に図ることができる。
【０１０４】
次に、上記信号出力回路２８の第３の構成例について図１１を参照しながら説明すると、この第３の構成例に係る信号出力回路は、上記図１に示す第１の実施の形態に係る信号出力回路とほぼ同じ構成を有するが、上記第１の構成例と同様に、初段のソースフォロア回路１の出力ラインが２本（本線Ｌ１と支線Ｌ２）に分岐されている点で異なる。
【０１０５】
そして、上記第１の構成例と異なる点は、本線Ｌ１に上記図６に示す第３の実施の形態に係るクランプ回路５、リミッタ回路４及びソースフォロア回路３が接続されている点である。
【０１０６】
入力端子φｉｎに入力される電圧信号Ｖｉの波形は、図１２に示すように、出力部２５における電荷−電気信号変換部２６からの信号成分Ｖsig にリセットゲートＲＧに印加されるリセットパルスφＲＧ（電位Ｖｒｇ）がカップリングによって付加された波形を有する。信号成分Ｖsig の出力期間Ｔｓとカップリング成分Ｖｒｇの出力期間Ｔｃとの間にある期間はフィードスルー期間Ｔｆである。
【０１０７】
従って、この第３の構成例における本線Ｌ１においては、初段のソースフォロア回路１から出力される信号のＤＣ成分（この場合、フィードスルー成分Ｖｆ）がクランプ回路５の結合コンデンサＣｂによって除去されて、上記フィードスルー成分が０レベルされた信号出力Ｖｂとされる。そして、結合コンデンサＣｂから出力される信号Ｖｂのうち、フィードスルー期間Ｔｆに同期して、スイッチング制御信号Ｓｃが例えば高レベルとなってスイッチング回路ＳＷがオン動作することにより、フィードスルー期間Ｔｆの出力レベルが基準電位Ｖｄｄ１となる。従って、このクランプ回路５からは、初段のソースフォロア回路１から出力される信号Ｖａ（≒Ｖｉ）がレベルシフトされて、フィードスルー成分Ｖｆが基準電位Ｖｄｄ１とされた信号Ｖｃが取り出されることとなる。
【０１０８】
この場合、カップリング期間Ｔｃの出力レベルが非常に高くなるが、リミッタ回路４によってそのレベルが基準電位Ｖｄｄ１＋しきい値Ｖｔｈに制限され、更に、後段のソースフォロア回路３からは、上記カップリング期間Ｔｃの出力レベルがフィードスルー成分と同じ基準電位Ｖｄｄ１とされた信号Ｖｐが取り出されることになる。即ち、第１の出力端子φ１からは、不要なカップリング成分Ｖｒｇが除去されて必要な信号成分Ｖsig のみが含まれた信号が撮像信号Ｖｓとして取り出されるため、該撮像信号Ｖｓのダイナミックレンジを大きくとることができ、感度の向上を有効に図ることが可能となる。
【０１０９】
そして、この第３の構成例においては、上記第６の実施の形態に係る信号出力回路にて説明したように、スイッチング回路ＳＷがオフ状態のとき、スイッチング回路ＳＷの出力ラインとの接続点ｈが高インピーダンス状態となり、この状態を長期間放置すると、上記高インピーダンス部分ｈの電位Ｖｃが上昇することとなる。
【０１１０】
しかし、この第３の構成例においては、クランプ回路５の後段にリミッタ回路４が接続されているため、上記高インピーダンス部分ｈでの電位上昇は基準電位Ｖｄｄ１＋しきい値Ｖｔｈに制限され、後段のソースフォロア回路３の出力端子（第１の出力端子φ１）から現れる電位Ｖｓは定格で設計した基準電位Ｖｄｄ１以下となる。
【０１１１】
次に、上記信号出力回路の第４の構成例について図１３を参照しながら説明すると、この第４の構成例に係る信号出力回路は、上記図１２に示す第３の構成例に係る出力回路とほぼ同じ構成を有するが、上記図７R>７で示す第４の実施の形態に係る信号出力回路と同様に、クランプ回路５とリミッタ回路４との間に補正回路６が挿入接続されている点で異なる。
【０１１２】
この場合、高インピーダンス部分ｈの電位が上昇して基準電位Ｖｄｄ１となったとき、補正回路６の出力電位は基準電位Ｖｄｄ１＋しきい値Ｖｔｈとなるため、これにより、後段のリミッタ回路４がオン動作し、補正回路６の出力電位Ｖｄの上昇はそれ以上行なわれないこととなる。つまり、高インピーダンス部分ｈの電位上昇は基準電位Ｖｄｄ１にて制限されることとなる。
【０１１３】
従って、この第４の構成例に係る出力回路においては、高インピーダンス部分ｈの電位上昇及び出力端子φ１に現れる電位Ｖｓの上昇を共に基準電位Ｖｄｄ１に制限することができる。
【０１１４】
なお、図１２で示す第３の構成例及び図１３R>３で示す第４の構成例においては、リミッタ回路４の後段にＮ−ＭＯＳトランジスタによるソースフォロア回路３を接続するようにしたが、該ソースフォロア回路３の代わりに第２の実施の形態に係るボルテージフォロア回路１１を接続するようにしてもよい。この場合も、第１のソースフォロア回路１３の出力端子φ１及びφ２から現れる電位Ｖｐ及びＶｓは定格で設計した基準電位Ｖｄｄ１以下となる。
【０１１５】
［撮像装置］
次に、本発明に係る撮像装置をＣＣＤ構造の転送段を有するリニアセンサをフォーカス制御用として用いたカメラ装置に適用した実施の形態例（以下、単に実施の形態に係るカメラ装置と記す）を図１４を参照しながら説明する。
【０１１６】
この実施の形態に係るカメラ装置は、図示するように、被写体を撮像するカメラ本体３１に、フォーカス制御用のリニアセンサ３２が組み込まれ、更に、該リニアセンサ３２の信号出力レベルを適正なレベルに制御するゲイン制御手段３３を有して構成されている。
【０１１７】
カメラ本体３１は、フォーカスレンズ，バリエータ，コンペンセータ，エレクタ及びリレーレンズ等が組み込まれて構成されたズームレンズ部４１と、電子シャッタ機能を有し、かつズームレンズ部４１を通じて入射された被写体からの光をその光量に応じた量の信号電荷に変換して電気信号として出力する上記リニアセンサ３２と、該リニアセンサ３２を駆動するための読出しゲートパルスや転送クロック等の各種タイミング信号を発生するタイミング発生回路４２と、上記リニアセンサ３２からの出力に基づいて適正な信号出力レベルを得るための制御を行なう上記ゲイン制御手段３３とを有して構成されている。
【０１１８】
上記リニアセンサ３２は、上記図８で示す本実施の形態に係るリニアセンサと同じ構成を有し、その出力回路も図９〜図１３に示すものと同じ構成のものを使用している。従って、これらリニアセンサ３２及びその出力回路の詳細説明は省略する。
【０１１９】
ゲイン制御手段３３は、リニアセンサ３２における出力回路の第２の出力端子φ２から出力されるピーク検出信号Ｖｐのレベル（最小ピークレベル）に基づいてタイミング発生回路４２のタイミングを制御することによって、リニアセンサ３２の露光時間を調整する露光調整回路４３と、上記出力回路の第１の出力端子φ１から出力される撮像信号Ｖｓのレベルに基づいてフォーカスずれを算出してフォーカスエラー信号Ｓｆとして出力する演算回路４４と、該演算回路４４からのフォーカスエラー信号Ｓｆに基づいて今回のフォーカスずれに応じてフォーカスレンズ４５をその光軸方向に移動させることによってフォーカス調整を行なうオートフォーカス制御回路４６とを有して構成されている。
【０１２０】
ここで、リニアセンサ３２の出力回路として上記図９で示す第１の構成例を用いた場合の本実施の形態に係るカメラ装置の動作を説明すると、まず、リニアセンサ３２において、被写体からの入射光の光量に応じた電荷量の信号電荷に変換され、その電荷量に応じたレベルの信号成分を有する撮像信号Ｖｓが出力回路の本線Ｌ１を通じて出力され、また、支線Ｌ２を通じて上記撮像信号Ｖｓのピークレベルが検出されてピーク検出信号Ｖｐとして出力されることとなる。
【０１２１】
これら撮像信号Ｖｓとピーク検出信号Ｖｐは後段のゲイン制御手段３３に供給され、適正な信号出力レベルを得るための制御が行なわれる。即ち、上記ピーク検出信号Ｖｐのレベルに応じてリニアセンサ３２での露光時間の長さが調整され、上記撮像信号Ｖｓのレベルに応じてフォーカス調整が行なわれる。
【０１２２】
なお、上記露光調整回路４３での露光時間の制御では、出力回路から出力されるピーク検出信号Ｖｐのレベルが基準レベルよりも大きければ、リニアセンサ３２での露光時間が短くなるようにタイミング発生回路４２のタイミングを制御し、上記ピーク検出信号Ｖｐのレベルが基準レベルよりも小さければ、リニアセンサ３２での露光時間が長くなるようにタイミング発生回路４２のタイミングを制御する。
【０１２３】
この場合において、上記第１の構成例に係る出力回路は、図９に示すように、ピークホールド回路２の後段に高インピーダンス部分（コンデンサ接続点ｃ）での電位Ｖｍをほぼ基準電位Ｖｄｄ１に制限するリミッタ回路４を接続するようにしているため、上記高インピーダンス部分ｃにおいて、光の漏れ込み等によって電位Ｖｍが上昇したとしても、その電位上昇は上記リミッタ回路４によって基準電位Ｖｄｄ１＋しきい値Ｖｔｈに制限されることとなり、しかも、リミッタ回路４の後段にＮ−ＭＯＳトランジスタによるソースフォロア回路３を接続するようにしているため、第２の出力端子φ２に現れる電位Ｖｐを基準電位Ｖｄｄ１以下に抑制することができる。
【０１２４】
即ち、上記リニアセンサ３２における出力回路の上記高インピーダンス部位ｃでの電位変化のレベルをほぼ基準電位Ｖｄｄ１に抑制することができ、これによって、リニアセンサ３２の出力回路から出力されるピーク検出信号Ｖｐの出力レベルを定格内に規制することができ、ゲイン制御手段３３での適正な信号出力レベルを得るための制御を良好に行なわせることができる。これは、カメラ装置の撮像特性の向上につながる。
【０１２５】
次に、リニアセンサ３２の出力回路として上記図１０で示す第２の構成例を用いた場合は、上記第１の構成例に係る出力回路を用いた場合と同様に、上記ピークホールド回路２の後段に高インピーダンス部分ｃでの電位Ｖｍをほぼ基準電位に制限するリミッタ回路４を接続するようにしているため、上記高インピーダンス部分ｃにおいて、光の漏れ込み等によって電位Ｖｍが上昇したとしても、その電位上昇は上記リミッタ回路４によって基準電位Ｖｄｄ１＋しきい値Ｖｔｈに制限されることとなり、しかも、リミッタ回路４の後段にボルテージフォロア回路１１を接続するようにしているため、第２の出力端子φ２に現れる電位Ｖｐを基準電位Ｖｄｄ１以下に抑制することができ、これによって、リニアセンサ３２の出力回路からの出力レベルを定格内に規制することができ、ゲイン制御手段３３での適正な信号出力レベルを得るための制御を良好に行なわせることができる。
【０１２６】
次に、リニアセンサ３２の出力回路として上記図１１で示す第３の構成例及び図１３で示す第４の構成例を用いた場合は、第２の出力端子φ２から不要なカップリング成分Ｖｒｇが除去されて必要な信号成分Ｖsig のみが含まれた信号が撮像信号Ｖｓとして取り出されるため、該撮像信号Ｖｓのダイナミックレンジを大きくとることができ、感度の向上を有効に図ることが可能となる。
【０１２７】
また、クランプ回路５の後段にリミッタ回路４が接続されているため、高インピーダンス部分（スイッチング回路の出力ラインとの接続点ｈ）での電位上昇は、第３の構成例の場合は基準電位Ｖｄｄ１＋しきい値Ｖｔｈに制限、第４の構成例の場合は基準電位Ｖｄｄ１に制限され、後段のソースフォロア回路３の出力端子φ１及びφ２から現れる電位Ｖｓ及びＶｐは定格で設計した基準電位Ｖｄｄ１以下となる。特に、第４の構成例においては、高インピーダンス部分ｃ及びｈの電位上昇及び出力端子φ１及びφ２に現れる電位Ｖｓ及びＶｐの上昇を共に基準電位Ｖｄｄ１に制限することができる。
【０１２８】
これによって、リニアセンサ３２の出力回路からの出力レベルを定格内に規制することができ、ゲイン制御手段３３での適正な信号出力レベルを得るための制御を良好に行なわせることができる。なお、上記第３の構成例及び第４の構成例に係る出力回路では、リミッタ回路４の後段にＮ−ＭＯＳトランジスタによるソースフォロア回路３を接続するようにしたが、該ソースフォロア回路３の代わりに図３で示す第２の実施の形態に係るボルテージフォロア回路１１を接続するようにしてもよい。この場合も、第１のソースフォロア回路１３の出力端子φ１及びφ２から現れる電位Ｖｓ及びＶｐは定格で設計した基準電位Ｖｄｄ１以下となる。
【０１２９】
なお、上記実施の形態においては、リニアセンサ３２の出力回路に適用した例を示したが、その他、多数の受光部がマトリクス状に配されたイメージセンサの水平転送レジスタの最終段に接続される出力回路にも適用させることもできる。
【０１３０】
［受光装置］
次に、本発明に係る受光装置を例えば光通信に用いられる受信側のリモートセンサに適用した実施の形態例（以下、実施の形態に係るリモートセンサと記す）を図１５及び図１６を参照しながら説明する。
【０１３１】
この実施の形態に係るリモートセンサは、図１５に示すように、例えばフォトダイオードＦＤを有するセンサ部５１と、該センサ部５１からの出力信号Ｖｉｎを増幅して後段のデコーダ５２に供給する出力回路５３を有して構成されている。
【０１３２】
上記センサ部５１は、＋極が接地とされたバイアス電源５４（電源電圧−Ｖ）と、電流ｉの流れに対して逆方向接続された上記フォトダイオードＦＤと、該フォトダイオードＦＤのカソードと接地間に接続された負荷抵抗Ｒとを有して構成されている。このセンサ部５１においては、外部から光が入射することによって、その入射光量に応じた負の電圧レベルを有する光検出信号Ｖｉｎが出力される。
【０１３３】
なお、本実施の形態に係るリモートセンサに対して光信号を出力する送信系は、送るべきコードデータを光変調して赤外線の光信号として出力するようになされている。コードデータに対する光信号の例を図１６R>６Ａに示す。この光信号は、論理値「０」及び「１」に応じて赤外線の出力レベルを可変にした信号形態となっている。
【０１３４】
そして、上記送信系からの光信号がリモートセンサに入射されることによって、例えば図１６Ｂに示すように、光信号の光出力レベルに応じた光検出信号Ｖｉｎが取り出されることとなる。例えば図１６Ａの光信号が入射された場合、光出力レベルの高い論理値「１」に対しては、電圧レベルの降下が急峻とされた光検出信号が出力され、光出力レベルの低い論理値「０」に対しては、電圧レベルの降下が緩やかとされた光検出信号が出力される。
【０１３５】
出力回路５３は、上記図６に示す第３の実施の形態に係る信号出力回路と同様の構成を有するため、その詳細説明は省略するが、スイッチング回路ＳＷに供給されるスイッチング制御信号Ｓｃは、入力信号（光検出信号）Ｖｉｎにおいてその論理値が決定される期間のうち、各先頭の例えば１／４期間において高レベルとなる信号形態となっている。この１／４期間は、光出力が必ず０となっている期間であり、そのため、初段のソースフォロア回路１から出力される信号Ｖａも上記１／４期間においては必ず高レベルとされる。このことから、上記１／４期間においてスイッチング回路ＳＷがオン動作することにより、上記１／４期間における高レベルが基準電位Ｖｄｄ１にクランプされることとなる。
【０１３６】
従って、上記出力回路５３の出力端子φｏｕｔから出力される信号Ｖｏｕｔは、光信号が論理値「１」を示す場合、上記１／４期間が基準電位Ｖｄｄ１とされ、その１／４期間を過ぎた時点から急峻に低レベルに落ち込む信号波形となり、光信号が論理値「０」を示す場合、上記１／４期間が基準電位Ｖｄｄ１とされ、その１／４期間を過ぎた時点から緩やかに低レベルに落ち込む信号波形となる。
【０１３７】
デコーダ５２は、上記出力回路５３から出力される信号Ｖｏｕｔの上記１／４期間から所定期間τにおける電位を検出し、該検出電位と基準電位Ｖｄｄ１との電位差（検出電圧）が参照電圧Ｖｒよりも高ければ、即ち上記検出電圧がＶH のとき、論理値「１」として認識し、参照電圧Ｖｒよりも低ければ、即ち上記検出電圧がＶL のとき、論理「０」として認識して、デジタルのコード情報Ｄｃとして出力する回路構成を有する。このデコーダ５２からのコード情報Ｄｃは、例えば図示しないシステムコントローラに供給されてそのコード情報Ｄｃに応じた制御が行なわれることになる。
【０１３８】
この場合において、上記出力回路５３は、図６に示すように、クランプ回路５の後段にリミッタ回路４を接続するようにしているため、高インピーダンス部分（スイッチング回路ＳＷの出力ラインとの接続点ｈ）において、光の漏れ込み等によって電位Ｖｃが上昇したとしても、その電位上昇は上記リミッタ回路４によって基準電位Ｖｄｄ１＋しきい値Ｖｔｈに制限されることとなり、しかも、リミッタ回路４の後段にＮ−ＭＯＳトランジスタによるソースフォロア回路３を接続するようにしているため、出力端子φｏｕｔに現れる電位Ｖｏｕｔを基準電位Ｖｄｄ１以下に抑制することができる。
【０１３９】
これによって、出力回路５３からの出力レベルを定格内に規制することができ、後段のデコーダ５２でのコード情報Ｄｃへの変換を良好に行なわせることができる。
【０１４０】
上記出力回路５３は、リミッタ回路４の後段にＮ−ＭＯＳトランジスタによるソースフォロア回路３を接続するようにしたが、該ソースフォロア回路３の代わりに図３で示す第２の実施の形態に係るボルテージフォロア回路１１を接続するようにしてもよい。この場合も、第１のソースフォロア回路１３の出力端子φｏｕｔから現れる電位Ｖｏｕｔは定格で設計した基準電位Ｖｄｄ１以下となる。
【０１４１】
他の構成としては、上記出力回路５３として上記図６に示す回路構成を採用したが、上記図７で示す第４の実施の形態に係る回路構成を用いるようにしてもよい。この場合、高インピーダンス部分ｈの電位上昇及び出力端子φｏｕｔに現れる電位Ｖｏｕｔの上昇を共に基準電位Ｖｄｄ１に制限することができる。
【図面の簡単な説明】
【０１４２】
【図１】本発明に係る電子回路を増幅段を有する信号出力回路に適用した第１の実施の形態例を示す回路図である。
【図２】第１の実施の形態に係る信号出力回路における高インピーダンス部分及び出力端子での電位変化を示す波形図である。
【図３】本発明に係る電子回路を増幅段を有する信号出力回路に適用した第２の実施の形態例を示す回路図である。
【図４】第２の実施の形態に係る信号出力回路における高インピーダンス部分及び出力端子での電位変化を示す波形図である。
【図５】ボルテージフォロア回路の一般的構成を示す図であり、同図Ａはブロック図、同図Ｂは回路図である。
【図６】本発明に係る電子回路を増幅段を有する信号出力回路に適用した第３の実施の形態例を示す回路図である。
【図７】本発明に係る電子回路を増幅段を有する信号出力回路に適用した第４の実施の形態例を示す回路図である。
【図８】本発明に係る固体撮像素子をＣＣＤ構造の転送段を有するリニアセンサに適用した実施の形態例（以下、単に実施の形態に係るリニアセンサと記す）を示す構成図である。
【図９】本実施の形態に係るリニアセンサの信号出力回路における第１の構成例を示す回路図である。
【図１０】本実施の形態に係るリニアセンサの信号出力回路における第２の構成例を示す回路図である。
【図１１】本実施の形態に係るリニアセンサの信号出力回路における第３の構成例を示す回路図である。
【図１２】本実施の形態に係るリニアセンサの信号出力回路における第３の構成例の本線での信号処理を示すタイミングチャートである。
【図１３】本実施の形態に係るリニアセンサの信号出力回路における第４の構成例を示す回路図である。
【図１４】本発明に係る撮像装置をＣＣＤ構造の転送段を有するリニアセンサをフォーカス制御用として用いたカメラ装置に適用した実施の形態例を示す構成図である。
【図１５】本発明に係る受光装置を例えば光通信に用いられる受信側のリモートセンサに適用した実施の形態例（以下、実施の形態に係るリモートセンサと記す）を示す構成図である。
【図１６】本実施の形態に係るリモートセンサの出力回路での信号処理を示すタイミングチャートである。
【図１７】リニアセンサにおける従来の信号出力回路の構成を示す回路図である。
【図１８】従来例に係る信号出力回路の高インピーダンス部分及び出力端子での電位変化を示す波形図である。
【符号の説明】
【０１４３】
１  初段のソースフォロア回路、２  ピークホールド回路、３  後段のソースフォロア回路、４  リミット回路、５  クランプ回路、Ｄ１，Ｄ２，Ｄ  ダイオード、１１  ボルテージフォロア回路、２２  センサ列、２４  転送レジスタ、２６  電荷−電気信号変換部、２８  信号出力回路、Ｌ１  本線、Ｌ２  支線、Ｌｐ  電源ライン、３１  カメラ本体、３２  リニアセンサ、３３  ゲイン制御手段、４２  タイミング発生回路、４３  露光調整回路、４４  演算回路、４５  フォーカスレンズ、４６  オートフォーカス制御回路、５１  センサ部、５２  デコーダ、５３  出力回路
【図１】
2005304077.tif 000003
【図２】
2005304077.tif 000004
【図３】
2005304077.tif 000005
【図４】
2005304077.tif 000006
【図５】
2005304077.tif 000007
【図６】
2005304077.tif 000008
【図７】
2005304077.tif 000009
【図８】
2005304077.tif 000010
【図９】
2005304077.tif 000011
【図１０】
2005304077.tif 000012
【図１１】
2005304077.tif 000013
【図１２】
2005304077.tif 000014
【図１３】
2005304077.tif 000015
【図１４】
2005304077.tif 000016
【図１５】
2005304077.tif 000017
【図１６】
2005304077.tif 000018
【図１７】
2005304077.tif 000019
【図１８】
2005304077.tif 000020