(57)【要約】  【課題】  サイズの大きい高耐圧トランジスタを使用しなくても大きな昇圧比が得られる昇圧回路を提供する。  【解決手段】  この昇圧回路は、クロック信号のハイレベルをシフトさせるレベルシフタ３、４と、ハイレベルがシフトされたクロック信号に従ってスイッチングを行うトランジスタＱＰ３、ＱＰ４及びコンデンサＣ１、Ｃ２を含みチャージポンプ動作を行うことにより電源電位ＶＤＣ２を生成する第１の昇圧手段と、クロック信号のハイレベルをシフトさせるレベルシフタ１、２と、ハイレベルがシフトされたクロック信号のローレベルをシフトさせるインバータＩＶ４１〜ＩＶ５２と、ハイレベル及びローレベルがシフトされたクロック信号に従ってスイッチングを行うトランジスタＱＰ１、ＱＰ２及びコンデンサＣ３、Ｃ４を含みチャージポンプ動作により電源電位ＶＤＣ３を生成する第２の昇圧手段とを具備する。【選択図】  図１
2005304126.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源電位と基準電位との間で変移するクロック信号を用いて第１の電源電位を昇圧する昇圧回路であって、
クロック信号のハイレベル及びローレベルの内の一方を第１の電源電位から第２の電源電位にシフトさせる第１のレベルシフト手段と、
前記第１のレベルシフト手段によって一方のレベルがシフトされたクロック信号に従ってスイッチングを行う複数のトランジスタ及び前記複数のトランジスタにそれぞれ接続された複数のコンデンサを含み、チャージポンプ動作を行うことにより第１の電源電位よりも絶対値が大きい第２の電源電位を生成し、前記第１のレベルシフト手段に第２の電源電位を供給する第１の昇圧手段と、
クロック信号のハイレベル及びローレベルの内の一方を第１の電源電位から第３の電源電位にシフトさせる第２のレベルシフト手段と、
前記第２のレベルシフト手段によって一方のレベルがシフトされたクロック信号の他方のレベルを基準電位から第２の電源電位にシフトさせる第３のレベルシフト手段と、
前記第２及び第３のレベルシフト手段によってハイレベル及びローレベルがシフトされたクロック信号に従ってスイッチングを行う複数のトランジスタ及び前記複数のトランジスタにそれぞれ接続された複数のコンデンサを含み、チャージポンプ動作により第２の電源電位よりも絶対値が大きい第３の電源電位を生成し、前記第２及び第３のレベルシフト手段に第３の電源電位を供給する第２の昇圧手段と、
を具備する昇圧回路。
【請求項２】
前記第１の昇圧手段が、
第１の電源電位に接続されたソース又はドレインを有する第１のＰチャネルＭＯＳトランジスタと、
第１のＰチャネルＭＯＳトランジスタのドレイン又はソースに接続されたソース又はドレインを有する第２のＰチャネルＭＯＳトランジスタと、
第１のクロック信号を反転する第１のインバータと、
前記第１及び第２のＰチャネルＭＯＳトランジスタの接続ノードと前記第１のインバータの出力ノードとの間に接続された第１のコンデンサと、
前記第２のＰチャネルＭＯＳトランジスタのドレイン又はソースに接続されて第２の電源電位を保持する第２のコンデンサと、
を含む、請求項１記載の昇圧回路。
【請求項３】
前記第１のレベルシフト手段が、
第１のクロック信号と逆相の第２のクロック信号のハイレベルをシフトさせて前記第１のＰチャネルＭＯＳトランジスタのゲート電圧を生成する第１のレベルシフタと、
第１のクロック信号のハイレベルをシフトさせて前記第２のＰチャネルＭＯＳトランジスタのゲート電圧を生成する第２のレベルシフタと、
を含む、請求項２記載の昇圧回路。
【請求項４】
前記第２の昇圧手段が、
第２の電源電位に接続されたソース又はドレインを有する第３のＰチャネルＭＯＳトランジスタと、
第３のＰチャネルＭＯＳトランジスタのドレイン又はソースに接続されたソース又はドレインを有する第４のＰチャネルＭＯＳトランジスタと、
第１のクロック信号を反転する第２のインバータと、
前記第３及び第４のＰチャネルＭＯＳトランジスタの接続ノードと前記第２のインバータの出力ノードとの間に接続された第３のコンデンサと、
前記第４のＰチャネルＭＯＳトランジスタのドレイン又はソースに接続されて第３の電源電位を保持する第４のコンデンサと、
を含む、請求項２又は３記載の昇圧回路。
【請求項５】
前記第２のレベルシフト手段が、
第２のクロック信号のハイレベルをシフトさせる第３のレベルシフタと、
第１のクロック信号のハイレベルをシフトさせる第４のレベルシフタと、
を含み、前記第３のレベルシフト手段が、
前記第３のレベルシフタによってハイレベルがシフトされた第２のクロック信号のローレベルをシフトさせて第３のＰチャネルＭＯＳトランジスタのゲート電圧を生成する第１のスライス回路と、
前記第４のレベルシフタによってハイレベルがシフトされた第１のクロック信号のローレベルをシフトさせて第４のＰチャネルＭＯＳトランジスタのゲート電圧を生成する第２のスライス回路と、
を含む、請求項４記載の昇圧回路。
【請求項６】
第１の電源電位と基準電位との間で変移するクロック信号を用いて第１の電源電位を昇圧する昇圧回路を実現するための半導体集積回路であって、
クロック信号のハイレベル及びローレベルの内の一方を第１の電源電位から第２の電源電位にシフトさせる第１のレベルシフト手段と、
前記第１のレベルシフト手段によって一方のレベルがシフトされたクロック信号に従ってスイッチングを行う複数のトランジスタを含み、前記複数のトランジスタに複数のコンデンサが接続されてチャージポンプ動作を行うことにより第１の電源電位よりも絶対値が大きい第２の電源電位を生成し、前記第１のレベルシフト手段に第２の電源電位を供給する第１の昇圧手段と、
クロック信号のハイレベル及びローレベルの内の一方を第１の電源電位から第３の電源電位にシフトさせる第２のレベルシフト手段と、
前記第２のレベルシフト手段によって一方のレベルがシフトされたクロック信号の他方のレベルを基準電位から第２の電源電位にシフトさせる第３のレベルシフト手段と、
前記第２及び第３のレベルシフト手段によってハイレベル及びローレベルがシフトされたクロック信号に従ってスイッチングを行う複数のトランジスタを含み、前記複数のトランジスタに複数のコンデンサが接続されてチャージポンプ動作により第２の電源電位よりも絶対値が大きい第３の電源電位を生成し、前記第２及び第３のレベルシフト手段に第３の電源電位を供給する第２の昇圧手段と、
を具備する半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳ−ＦＥＴを使用した昇圧回路に関する。さらに、本発明は、そのような昇圧回路を実現するための半導体集積回路に関する。
【背景技術】
【０００２】
例えば、液晶ディスプレイを駆動するＴＦＴ（薄膜トランジスタ）ドライバＩＣの電源回路においては、ＭＯＳ−ＦＥＴを使用したチャージポンプ方式の昇圧回路が用いられている。図６に、そのような従来の昇圧回路の構成を示す。この昇圧回路は、チャージポンプ動作を行うＰチャネルＭＯＳトランジスタＱＰ１〜ＱＰ３と、これらのトランジスタに接続されたコンデンサＣ１〜Ｃ３と、第１のインバータＩＶ１を構成するＰチャネルＭＯＳトランジスタＱＰ１１及びＮチャネルＭＯＳトランジスタＱＮ１１と、第２のインバータＩＶ２を構成するＰチャネルＭＯＳトランジスタＱＰ１２及びＮチャネルＭＯＳトランジスタＱＮ１２と、トランジスタＱＰ１〜ＱＰ３にゲート電圧ＶＧ１〜ＶＧ３をそれぞれ供給するためのレベルシフタ１〜３及びインバータＩＶ１１〜ＩＶ７３とを含んでいる。
【０００３】
この昇圧回路は、昇圧クロック信号ＶＩＮ１及びＶＩＮ２が供給されてチャージポンプ動作を行うことにより、電源電位ＶＤＣ１を昇圧して電源電位ＶＤＣ３を生成する。ここでは、説明を簡単にするために、基準電位となる電源電位ＶＳＳが０ボルト（接地電位）であり、電源電位ＶＤＣ１がＶボルト（例えば、２．８ボルト）であり、電源電位ＶＤＣ３が３×Ｖボルト（例えば、８．４ボルト）になるものとする。
【０００４】
トランジスタＱＰ１〜ＱＰ３のスイッチング動作と、第１及び第２のインバータＩＶ１及びＩＶ２の反転動作とによって、コンデンサＣ１及びＣ２の充放電が繰り返され、それに伴って電荷が移動してチャージポンプ動作が行われる。その結果、トランジスタＱＰ１のドレイン又はソースからコンデンサＣ３に電荷が充電されて、コンデンサＣ３の一端における電源電位ＶＤＣ３が次第に立ち上がり、定常状態において電源電位ＶＤＣ１（Ｖボルト）の約３倍（３×Ｖボルト）に達する。
【０００５】
図７に、図６に示す従来の昇圧回路における各部の電圧波形を示す。図７においては、定常状態に達した後の電圧波形を示している。昇圧クロック信号ＶＩＮ１及びＶＩＮ２は、互いに逆相の信号であり、Ｖボルトと０ボルトとの間で変移する。レベルシフタ１〜３によって、昇圧クロック信号ＶＩＮ１及びＶＩＮ２のハイレベルをシフトすることにより、３×Ｖボルトと０ボルトとの間で偏移するゲート電圧ＶＧ１〜ＶＧ３が得られる。これらのゲート電圧ＶＧ１〜ＶＧ３が、インバータＩＶ６１〜ＩＶ７３を介してトランジスタＱＰ１〜ＱＰ３のゲートに印加されて、トランジスタＱＰ１〜ＱＰ３がスイッチング動作を行う。これにより、コンデンサＣ１の両端電位ＶＰ１及びＶＭ１と、コンデンサＣ２の両端電位ＶＰ２及びＶＭ２とが、図７に示すように変化する。
【０００６】
ここで、トランジスタＱＰ１〜ＱＰ３のゲートには、最大で３×Ｖボルト（例えば、８．４ボルト）の電圧が印加されるが、中耐圧トランジスタのゲート・ソース間耐圧が２×Ｖボルト程度（例えば、６ボルト）であるとすると、ゲート電圧がその値を超えてしまうので、高耐圧トランジスタを使用しなければならなくなる。また、トランジスタＱＰ１〜ＱＰ３を駆動するインバータＩＶ６１〜ＩＶ７３の駆動能力も大きくしなければならなくなる。しかしながら、高耐圧トランジスタは中耐圧トランジスタよりもサイズが大きく、高耐圧トランジスタを使用すると基板面積が増加し、チップサイズが大きくなって、コストの上昇を招く。さらに、トランジスタサイズが大きくなると、ゲート容量も大きくなり、充放電電流が増加して自己消費電流が大きくなると共に、昇圧クロック信号の周波数特性も劣化してしまう。
【０００７】
関連する技術として、下記の特許文献１には、変換効率が良好でかつ高出力電圧が得られるチャージポンプ型昇圧回路が開示されている。この昇圧回路は、第１の電源電位と第２の電源電位との間に第１のスイッチングトランジスタと第２のスイッチングトランジスタとが直列接続され、この直列接続点にコンデンサが接続されて、第１及び第２のスイッチングトランジスタが交互に導通・非導通を繰り返すことによりコンデンサを充放電させて昇圧電圧を得ている。また、第１のスイッチングトランジスタのベースに昇圧された出力電圧を供給する手段が設けられている。しかしながら、この昇圧回路においては、２個のダイオードを用いてコンデンサの充放電が行われており、電源電圧の約２倍の昇圧電圧が得られるに過ぎない。
【特許文献１】特開昭６０−２４５４６４号公報（第１〜２頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、上記の点に鑑み、本発明は、サイズの大きい高耐圧トランジスタを使用しなくても大きな昇圧比が得られる昇圧回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明に係る昇圧回路は、第１の電源電位と基準電位との間で変移するクロック信号を用いて第１の電源電位を昇圧する昇圧回路であって、クロック信号のハイレベル及びローレベルの内の一方を第１の電源電位から第２の電源電位にシフトさせる第１のレベルシフト手段と、第１のレベルシフト手段によって一方のレベルがシフトされたクロック信号に従ってスイッチングを行う複数のトランジスタ及び複数のトランジスタにそれぞれ接続された複数のコンデンサを含み、チャージポンプ動作を行うことにより第１の電源電位よりも絶対値が大きい第２の電源電位を生成し、第１のレベルシフト手段に第２の電源電位を供給する第１の昇圧手段と、クロック信号のハイレベル及びローレベルの内の一方を第１の電源電位から第３の電源電位にシフトさせる第２のレベルシフト手段と、第２のレベルシフト手段によって一方のレベルがシフトされたクロック信号の他方のレベルを基準電位から第２の電源電位にシフトさせる第３のレベルシフト手段と、第２及び第３のレベルシフト手段によってハイレベル及びローレベルがシフトされたクロック信号に従ってスイッチングを行う複数のトランジスタ及び複数のトランジスタにそれぞれ接続された複数のコンデンサを含み、チャージポンプ動作により第２の電源電位よりも絶対値が大きい第３の電源電位を生成し、第２及び第３のレベルシフト手段に第３の電源電位を供給する第２の昇圧手段とを具備する。
【００１０】
ここで、第１の昇圧手段が、第１の電源電位に接続されたソース又はドレインを有する第１のＰチャネルＭＯＳトランジスタと、第１のＰチャネルＭＯＳトランジスタのドレイン又はソースに接続されたソース又はドレインを有する第２のＰチャネルＭＯＳトランジスタと、第１のクロック信号を反転する第１のインバータと、第１及び第２のＰチャネルＭＯＳトランジスタの接続ノードと第１のインバータの出力ノードとの間に接続された第１のコンデンサと、第２のＰチャネルＭＯＳトランジスタのドレイン又はソースに接続されて第２の電源電位を保持する第２のコンデンサとを含むようにしても良い。
【００１１】
さらに、第１のレベルシフト手段が、第１のクロック信号と逆相の第２のクロック信号のハイレベルをシフトさせて第１のＰチャネルＭＯＳトランジスタのゲート電圧を生成する第１のレベルシフタと、第１のクロック信号のハイレベルをシフトさせて第２のＰチャネルＭＯＳトランジスタのゲート電圧を生成する第２のレベルシフタとを含むようにしても良い。
【００１２】
また、第２の昇圧手段が、第２の電源電位に接続されたソース又はドレインを有する第３のＰチャネルＭＯＳトランジスタと、第３のＰチャネルＭＯＳトランジスタのドレイン又はソースに接続されたソース又はドレインを有する第４のＰチャネルＭＯＳトランジスタと、第１のクロック信号を反転する第２のインバータと、第３及び第４のＰチャネルＭＯＳトランジスタの接続ノードと第２のインバータの出力ノードとの間に接続された第３のコンデンサと、第４のＰチャネルＭＯＳトランジスタのドレイン又はソースに接続されて第３の電源電位を保持する第４のコンデンサとを含むようにしても良い。
【００１３】
さらに、第２のレベルシフト手段が、第２のクロック信号のハイレベルをシフトさせる第３のレベルシフタと、第１のクロック信号のハイレベルをシフトさせる第４のレベルシフタとを含み、第３のレベルシフト手段が、第３のレベルシフタによってハイレベルがシフトされた第２のクロック信号のローレベルをシフトさせて第３のＰチャネルＭＯＳトランジスタのゲート電圧を生成する第１のスライス回路と、第４のレベルシフタによってハイレベルがシフトされた第１のクロック信号のローレベルをシフトさせて第４のＰチャネルＭＯＳトランジスタのゲート電圧を生成する第２のスライス回路とを含むようにしても良い。
【００１４】
また、本発明に係る半導体集積回路は、第１の電源電位と基準電位との間で変移するクロック信号を用いて第１の電源電位を昇圧する昇圧回路を実現するための半導体集積回路であって、クロック信号のハイレベル及びローレベルの内の一方を第１の電源電位から第２の電源電位にシフトさせる第１のレベルシフト手段と、第１のレベルシフト手段によって一方のレベルがシフトされたクロック信号に従ってスイッチングを行う複数のトランジスタを含み、複数のトランジスタに複数のコンデンサが接続されてチャージポンプ動作を行うことにより第１の電源電位よりも絶対値が大きい第２の電源電位を生成し、第１のレベルシフト手段に第２の電源電位を供給する第１の昇圧手段と、クロック信号のハイレベル及びローレベルの内の一方を第１の電源電位から第３の電源電位にシフトさせる第２のレベルシフト手段と、第２のレベルシフト手段によって一方のレベルがシフトされたクロック信号の他方のレベルを基準電位から第２の電源電位にシフトさせる第３のレベルシフト手段と、第２及び第３のレベルシフト手段によってハイレベル及びローレベルがシフトされたクロック信号に従ってスイッチングを行う複数のトランジスタを含み、複数のトランジスタに複数のコンデンサが接続されてチャージポンプ動作により第２の電源電位よりも絶対値が大きい第３の電源電位を生成し、第２及び第３のレベルシフト手段に第３の電源電位を供給する第２の昇圧手段とを具備する。
【発明の効果】
【００１５】
本発明によれば、ハイレベル及びローレベルの内の一方がシフトされたクロック信号を用いてチャージポンプ動作を行うことにより第１の電源電位よりも絶対値が大きい第２の電源電位を生成する第１の昇圧手段と、ハイレベル及びローレベルがシフトされたクロック信号を用いてチャージポンプ動作を行うことにより第２の電源電位よりも絶対値が大きい第３の電源電位を生成する第２の昇圧手段とを設けたことにより、サイズの大きい高耐圧トランジスタを使用しなくても大きな昇圧比が得られる昇圧回路を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の一実施形態に係る昇圧回路の構成を示す回路図である。この昇圧回路は、チャージポンプ動作を行うＰチャネルＭＯＳトランジスタＱＰ１〜ＱＰ４と、これらのトランジスタに接続されたコンデンサＣ１〜Ｃ４と、第１のインバータＩＶ１を構成するＰチャネルＭＯＳトランジスタＱＰ１１及びＮチャネルＭＯＳトランジスタＱＮ１１と、第２のインバータＩＶ２を構成するＰチャネルＭＯＳトランジスタＱＰ１２及びＮチャネルＭＯＳトランジスタＱＮ１２と、トランジスタＱＰ１〜ＱＰ４にゲート電圧ＶＧ１〜ＶＧ４をそれぞれ供給するためのレベルシフタ１〜４及びインバータＩＶ１１〜ＩＶ５２とを含んでいる。
【００１７】
ここで、電源電位ＶＤＣ１に接続されたソース又はドレインを有するトランジスタＱＰ４と、トランジスタＱＰ４のドレイン又はソースに接続されたソース又はドレインを有するトランジスタＱＰ３と、第１のインバータＩＶ１と、トランジスタＱＰ３及びＱＰ４の接続ノードと第１のインバータＩＶ１の出力ノードとの間に接続されたコンデンサＣ１と、トランジスタＱＰ３のドレイン又はソースに接続されて電源電位ＶＤＣ２を保持するコンデンサＣ２とが、第１の昇圧手段を構成している。
【００１８】
また、電源電位ＶＤＣ２に接続されたソース又はドレインを有するトランジスタＱＰ２と、トランジスタＱＰ２のドレイン又はソースに接続されたソース又はドレインを有するトランジスタＱＰ１と、第２のインバータＩＶ２と、トランジスタＱＰ１及びＱＰ２の接続ノードと第２のインバータＩＶ２の出力ノードとの間に接続されたコンデンサＣ３と、トランジスタＱＰ１のドレイン又はソースに接続されて電源電位ＶＤＣ３を保持するコンデンサＣ１とが、第２の昇圧手段を構成している。
【００１９】
この昇圧回路は、昇圧クロック信号ＶＩＮ１及びＶＩＮ２が供給されてチャージポンプ動作を行うことにより、第１の昇圧手段が電源電位ＶＤＣ１を昇圧して電源電位ＶＤＣ２を生成し、さらに、第２の昇圧手段が電源電位ＶＤＣ２を昇圧して電源電位ＶＤＣ３を生成する。ここでは、説明を簡単にするために、基準電位となる電源電位ＶＳＳが０ボルト（接地電位）であり、電源電位ＶＤＣ１がＶボルト（例えば、２．８ボルト）であり、電源電位ＶＤＣ２が２×Ｖボルト（例えば、５．６ボルト）になり、電源電位ＶＤＣ３が３×Ｖボルト（例えば、８．４ボルト）になるものとする。
【００２０】
レベルシフタ３及び４は、電源電位ＶＤＣ１と電源電位ＶＳＳとの間で変移する昇圧クロック信号ＶＩＮ１及びＶＩＮ２のハイレベルを、電源電位ＶＤＣ１から電源電位ＶＤＣ２にシフトさせる。また、レベルシフタ１及び２は、電源電位ＶＤＣ１と電源電位ＶＳＳとの間で変移する昇圧クロック信号ＶＩＮ１及びＶＩＮ２のハイレベルを、電源電位ＶＤＣ１から電源電位ＶＤＣ３にシフトさせる。
【００２１】
図２に、本実施形態におけるレベルシフタの構成を示す。ここでは、レベルシフタ１を例にとって説明するが、他のレベルシフタの構成もこれと同様である。ただし、レベルシフタ１及び２には電源電位ＶＤＣ３が供給され、レベルシフタ３及び４には電源電位ＶＤＣ２が供給される。
【００２２】
図２に示すように、レベルシフタ１は、ＰチャネルトランジスタＱＰ２１及びＱＰ２２と、ＮチャネルトランジスタＱＮ２１及びＱＮ２２とによって構成される。レベルシフタ１は、入力される昇圧クロック信号ＶＩＮ１及びそれを反転した信号ＶＩＮ１バーに基づいて、電源電位ＶＤＣ３と電源電位ＶＳＳとの間で変移する出力信号を生成する。レベルシフタ１においては、トランジスタのゲート・ソース間、又は、ゲート・ドレイン間に、３×Ｖボルト（例えば、８．４ボルト）の電圧が印加されるので、中耐圧トランジスタのゲート・ソース間耐圧が２×Ｖボルト程度（例えば、６ボルト）であるとすると、高耐圧トランジスタを使用する必要がある。
【００２３】
再び図１を参照すると、インバータＩＶ１１〜ＩＶ１４は、電源電位ＶＤＣ１と電源電位ＶＳＳとが供給されて、通常の反転動作を行う。インバータＩＶ１１〜ＩＶ１４においては、低耐圧トランジスタを使用することができる。また、インバータＩＶ２１及びＩＶ２２と、インバータＩＶ３１及びＩＶ３２は、電源電位ＶＤＣ２と電源電位ＶＳＳとが供給されて、通常の反転動作を行う。インバータＩＶ２１〜ＩＶ３２においては、中耐圧トランジスタを使用することができる。
【００２４】
一方、インバータＩＶ４１及びＩＶ４２は、電源電位ＶＤＣ３と電源電位ＶＤＣ１とが供給されて、電源電位ＶＤＣ３と電源電位ＶＳＳとの間で変移する入力信号のローレベルをスライスして、ローレベルを電源電位ＶＳＳから電源電位ＶＤＣ１にシフトさせるレベルシフト手段として機能する。インバータＩＶ４１及びＩＶ４２においては、トランジスタのゲート・ソース間、又は、ゲート・ドレイン間に、３×Ｖ（例えば、８．４ボルト）の電位差が印加されるので、中耐圧トランジスタのゲート・ソース間耐圧が２×Ｖボルト程度（例えば、６ボルト）であるとすると、高耐圧トランジスタを使用する必要がある。また、インバータＩＶ５１及びＩＶ５２は、インバータＩＶ４１及びＩＶ４２の出力信号をそれぞれ反転する。
【００２５】
図３に、本実施形態におけるインバータの構成を示す。
図３の（ａ）は、インバータＩＶ２１の構成を示している。インバータＩＶ２１は、電源電位ＶＤＣ２と電源電位ＶＳＳとの間に直列に接続されたＰチャネルＭＯＳトランジスタＱＰ３１及びＮチャネルＭＯＳトランジスタＱＮ３１によって構成される。インバータＩＶ２２、ＩＶ３１、ＩＶ３２も、これと同様の構成である。
【００２６】
図３の（ｂ）は、インバータＩＶ４１の構成を示している。インバータＩＶ４１は、電源電位ＶＤＣ３と電源電位ＶＤＣ１との間に直列に接続されたＰチャネルＭＯＳトランジスタＱＰ４１及びＮチャネルＭＯＳトランジスタＱＮ４１によって構成される。インバータＩＶ４２、Ｖ５１、Ｖ５２も、これと同様の構成である。
【００２７】
ところで、図１に示す昇圧回路のコンデンサＣ１〜Ｃ４を除く各部分は、半導体集積回路に集積化することができる。図４は、本発明の一実施形態に係る半導体集積回路の一部の構造を示す断面図である。
図４の（ａ）は、チャージポンプ動作を行うＰチャネルＭＯＳトランジスタＱＰ１〜ＱＰ４が形成された部分の断面を示している。Ｐ型の半導体基板１０内にＮウエル１１が形成されており、Ｎウエル１１内に、トランジスタのソース又はドレインとなるＰ型不純物拡散領域１２が形成されている。さらに、半導体基板１０上には、ゲート絶縁膜１３を介してゲート電極１４が形成されている。トランジスタＱＰ１〜ＱＰ４については、ゲート・ソース間電圧、又は、ゲート・ドレイン間電圧の最大値が２×Ｖボルトであるので、中耐圧トランジスタを使用することができる。
【００２８】
図４の（ｂ）は、インバータＩＶ２１を構成するＮチャネルＭＯＳトランジスタＱＮ３１と、インバータＩＶ４１を構成するＮチャネルＭＯＳトランジスタＱＮ４１が形成された部分の断面を示している。中耐圧のトランジスタＱＮ３１については、Ｐ型半導体基板１０内に、トランジスタのソース又はドレインとなるＮ型不純物拡散領域１５を直接形成することが可能である。なお、Ｐ型半導体基板１０には、電源電位ＶＳＳ（本実施形態においては、接地電位）が印加される。一方、トランジスタＱＮ４１については、高耐圧を実現するために、Ｐ型半導体基板１０内にＮウエル１６が形成され、Ｎウエル１６内にＰウエル１７が形成され、Ｐウエル１７内に、トランジスタのソース又はドレインとなるＮ型不純物拡散領域１５が形成されている。なお、Ｐウエル１７には、電源電位ＶＤＣ１が印加される。
【００２９】
トランジスタＱＰ１〜ＱＰ４のスイッチング動作と、第１及び第２のインバータＩＶ１及びＩＶ２の反転動作とによって、コンデンサＣ１及びＣ３の充放電が繰り返され、それに伴って電荷が移動してチャージポンプ動作が行われる。その結果、トランジスタＱＰ３のドレイン又はソースからコンデンサＣ２に電荷が充電されて、コンデンサＣ２の一端における電源電位ＶＤＣ２が次第に立ち上がり、定常状態において電源電位ＶＤＣ１の約２倍（２×Ｖボルト）に達する。また、トランジスタＱＰ１のドレイン又はソースからコンデンサＣ４に電荷が充電されて、コンデンサＣ４の一端における電源電位ＶＤＣ３が次第に立ち上がり、定常状態において電源電位ＶＤＣ１の約３倍（３×Ｖボルト）に達する。
【００３０】
図５に、従来の昇圧回路における各部の波形を示す。図５においては、定常状態に達した後の電圧を示している。昇圧クロック信号ＶＩＮ１及びＶＩＮ２は、互いに逆相の信号であり、Ｖボルトと０ボルトとの間で変移する。レベルシフタ３及び４によって、昇圧クロック信号ＶＩＮ１及びＶＩＮ２のハイレベルをシフトすることにより、２×Ｖボルトと０ボルトとの間で偏移するゲート電圧ＶＧ３及びＶＧ４とが得られる。また、レベルシフタ１及び２によって、昇圧クロック信号ＶＩＮ１及びＶＩＮ２のハイレベルをシフトした後、インバータＩＶ４１及びＩＶ４２によって、昇圧クロック信号ＶＩＮ１及びＶＩＮ２のローレベルをシフトすることにより、３×ＶボルトとＶボルトとの間で偏移するゲート電圧ＶＧ１及びＶＧ２が得られる。これにより、コンデンサＣ１の両端電位ＶＰ１及びＶＭ１と、コンデンサＣ３の両端電位ＶＰ３及びＶＭ３とが、図５に示すように変化する。
【００３１】
ここで、トランジスタＱＰ１及びＱＰ２のゲートには、最大で３×Ｖボルトのゲート電圧が印加されるが、最小のゲート電圧は０ボルトではなくＶボルトであり、ソース又はドレイン電圧は２×Ｖボルト〜３×Ｖボルトであるので、ゲート・ソース間電圧、又は、ゲート・ドレイン間電圧の最大値は、３×Ｖボルトではなく２×Ｖボルト（例えば、５．６ボルト）である。また、トランジスタＱＰ３及びＱＰ４のゲート・ソース間電圧、又は、ゲート・ドレイン間電圧の最大値も、２×Ｖボルトである。従って、チャージポンプ動作を行うトランジスタＱＰ１〜ＱＰ４として、ゲート・ソース間耐圧が２×Ｖボルト程度（例えば、６ボルト）の中耐圧トランジスタを使用することが可能であり、サイズが大きい高耐圧トランジスタを使用しなくて済む。
【００３２】
本実施形態に係る昇圧回路によれば、図６に示す従来の昇圧回路と比較して、基板面積を約１／８とすることができる。ＴＦＴドライバＩＣにおいては、昇圧回路の面積が電源回路全体の基板面積の約１／３を占めるので、本発明によりチップサイズを縮小することが可能となる。また、トランジスタサイズが小さくなれば、ゲート容量も小さくなるので、充放電電流も少なくなり、自己消費電流が減ると共に、昇圧クロック信号の周波数特性が改善されて、昇圧効率が高くなる。さらに、チャージポンプ動作を行うトランジスタＱＰ１〜ＱＰ４を駆動するインバータＩＶ２１〜ＩＶ５２の駆動能力を小さくできるので、これによっても基板面積を小さくすることができる。なお、本実施形態において、ＰチャネルＭＯＳトランジスタをＮチャネルＭＯＳトランジスタに置き換え、ＮチャネルＭＯＳトランジスタをＰチャネルＭＯＳトランジスタに置き換えれば、マイナス電源を昇圧する昇圧回路を実現することもできる。
【産業上の利用可能性】
【００３３】
本発明は、液晶ディスプレイを駆動するＴＦＴドライバＩＣの電源回路等に用いられているチャージポンプ方式の昇圧回路において利用することが可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態に係る昇圧回路の構成を示す回路図。
【図２】本発明の一実施形態におけるレベルシフタの構成を示す回路図。
【図３】本発明の一実施形態におけるインバータの構成を示す回路図。
【図４】本発明の一実施形態に係る半導体集積回路の一部の構造を示す断面図。
【図５】本発明の一実施形態に係る昇圧回路における各部の波形を示す図。
【図６】従来の昇圧回路の構成を示す回路図。
【図７】従来の昇圧回路における各部の波形を示す図。
【符号の説明】
【００３５】
１〜４  レベルシフタ、  ＩＶ１〜ＩＶ５２  インバータ、  ＱＰ１〜ＱＰ４１  ＰチャネルＭＯＳトランジスタ、  ＱＮ１１〜ＱＮ４１  ＮチャネルＭＯＳトランジスタ、  Ｃ１〜Ｃ４  コンデンサ、  １０  半導体基板、  １１、１５  Ｎウエル、  １２  Ｐ型不純物拡散領域、  １３  ゲート絶縁膜、  １４  ゲート電極、  １５  Ｎ型不純物拡散領域、  １７  Ｐウエル
【図１】
2005304126.tif 000003
【図２】
2005304126.tif 000004
【図３】
2005304126.tif 000005
【図４】
2005304126.tif 000006
【図５】
2005304126.tif 000007
【図６】
2005304126.tif 000008
【図７】
2005304126.tif 000009