(57)【要約】【課題】  本発明は、個々の半導体装置を分断させるのに要するメサエッチングの幅を従来よりも狭くさせることで、製造コストを低減させ、得られる半導体装置の品質を向上（均一化）させる製造方法およびそれによって得られる半導体装置を提供することを目的とする。【解決手段】  半導体装置を有する半導体ウェーハ上の半導体装置を分離する領域に、レーザ照射にてケガキ処理を施して第１の溝を形成し、少なくとも第１の溝をエッチングしてさらに深い第２の溝を形成した後に、半導体ウェーハから半導体装置を切り出すことを特徴とする半導体装置の製造方法を提供することで上記課題を解決した。【選択図】  図３
2005191252.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置を有する半導体ウェーハ上の半導体装置を分離する領域に、レーザ照射にてケガキ処理を施して第１の溝を形成し、少なくとも第１の溝をエッチングしてさらに深い第２の溝を形成した後に、半導体ウェーハから半導体装置を切り出すことを特徴とする半導体装置の製造方法。
【請求項２】
第１の溝が、1より大きな深さ／幅の比を有する請求項１に記載の半導体装置の製造方法。
【請求項３】
第２の溝の深さ／幅の比が、第１の溝の深さ／幅の比よりも小さい請求項１または２のいずれか１つに記載の半導体装置の製造方法。
【請求項４】
半導体ウェーハの半導体装置を分離する領域の最上面が、（１００）の面方位を有する請求項１に記載の半導体装置の製造方法。
【請求項５】
レーザ照射が、面方位（１００）の面の面方向＜１１０＞に対し、４５°の面角度で交わるようにレーザ光を照射することで行う請求項４に記載の半導体装置の製造方法。
【請求項６】
少なくとも第１の溝をエッチングする前に、半導体ウェーハの半導体装置を分離する領域に開口部を有するレジストマスクをフォトリソグラフィ法により形成する請求項１〜５のいずれか１つに記載の半導体装置の製造方法。
【請求項７】
エッチングが、H2SO4：H2O2：H2O＝3：1：1の組成のエッチャントを用いて行う請求項１〜６いずれか１つに記載の半導体装置の製造方法。
【請求項８】
半導体装置が、発光ダイオードである請求項１〜７のいずれか１つに記載の半導体装置の製造方法。
【請求項９】
半導体装置がｐｎ接合を有し、第２の溝の最深部がｐｎ接合面よりも深い請求項８に記載の半導体装置の製造方法。
【請求項１０】
請求項１〜９のいずれか１つに記載の半導体装置の製造方法で得られる半導体装置。
【請求項１１】
半導体装置の天面の一辺の長さ／底面の対応辺の長さの比が、３／４以上である請求項１０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものであり、詳しくは化合物半導体ウェーハのメサ加工技術に関するものであり、さらには該製造方法で得られる半導体装置に関するものでもある。
【背景技術】
【０００２】
図１および図２は、従来の製造方法で得られる発光ダイオードを示したものであり、図１はその断面図、図２はその斜視図を示したものである。その中で、１はｐ型AlGaAsクラッド層を示したものであり、２はｐ型AlGaAs活性層を示したものであり、３はｎ型AlGaAsクラッド層を示したものであり、４はｎ側電極を示したものであり、５はｐ側電極を示したものである。
【０００３】
従来、半導体ウェーハからこのような半導体装置、発光ダイオードなどを製造する技術としては、例えばｐ型GaAs基板上に液相エピタキシャル成長法を用いて１３５μｍ程度のｐ型AlGaAsクラッド層６と、１．４μｍ程度のｐ型AlGaAs活性層７と、３１μｍ程度のｎ型AlGaAsクラッド層８を順次成長させ、ウェーハ表面に、蒸着またはスパッタリング法、およびフォトリソグラフィ処理を施してｎ側電極９を形成させ、そしてGaAs基板を除去加工した後、ｐ側電極１０を蒸着またはスパッタリング法により形成させて行っている。
【０００４】
その後、オーミックを得るためにアロイ処理を行い、接合を分断させるために、フォトリソグラフィ処理により、ウェーハ表面に幅４０μｍ程度のメサエッチング用のレジストパターンを形成し、メサエッチングにて接合を分断させる。さらに、プローバを用いてその電気的特性を検査した後、ダイシングにて、個々の半導体装置に分断させることで、図１および２に示すような発光ダイオードを製造している。
また、この場合のチップサイズ（ｎ側電極パターンピッチ）は通常３５０μｍ×３５０μｍ程度となる。
【０００５】
しかし、この方法は、接合の分断をメサエッチングのみで行っているため、メサエッチングにかかる時間を長く設定する必要がある。
その上、チップ天面の大きさが小さくなれば、発光ダイオードチップをＬＥＤランプ等へアッセンブリする際に、ダイボンド装置でのチップ形状認識が難しくなってしまうという問題も考えられる。
【０００６】
それゆえ、従来の製造方法では、エッチングにはおよそ３０分必要であるとされている。そのため、現在のメサエッチング用フォトレジストのエッチャントに対する耐性では十分とは言えない。
さらには、メサエッチングで形成される溝の形状が不均一になってしまうことがあり、その結果、最終的なチップの形状が不均一にしてしまうという問題をはらんでいた。
つまり、この製造方法で得られた発光ダイオードは、天面から底面にかけて端部から幅で最大約５５μｍ、深さで最大約６５μｍ削られることとなる。
つまり、チップ天面の一辺の長さは、２２０μｍ程度となってしまう。
そして、ダイジングした後のチップの天面の一辺の長さは、チップの底面の一辺の長さよりも約３３％も小さくなる。
【０００７】
さらに、メサエッチング用のレジストパターンを、２０μｍの幅で形成し、同様にしてメサエッチングを施した場合、得られるチップは、天面から底面にかけて端部から幅で最大約４５μｍ、深さで最大約５５μｍ削られることとなり、その結果チップ天面の一辺の長さは２１０μｍ程度になってしまう。
【０００８】
その結果、ダイジングした後のチップの天面の一辺の長さは、チップの底面の一辺の長さよりも約２７％も小さくなる。
さらには、メサエッチングのみで接合の分断を行うと、チップ天面の大きさが小さくなってしまい、チップ上に形成される電極が、チップ天面からはみ出してしまうことも懸念される。
そして、このような製造方法で得られる発光ダイオードは、特許文献１（特開平5-41540）でも記載されている。
また、特許文献２（特開平10-321944）の中でも、半導体ウェーハのメサエッチ形状部の高さ及び幅が不均一になる要因の1つとして、メサエッチングがあると記載している。
【０００９】
さらに、メサエッチのみで接合を分断させる従来の方法では、所望のエッチング深さを例えば５０μｍ以上とした場合、理論上、個々のチップを分断させるには、幅で約１００μｍ（片側＝４０μｍ×２＋ダイシング２０μｍ）必要であると推定される。
このことは、発光ダイオードチップの製造における、コスト面で大きな問題となる。
【００１０】
また、メサエッチング法以外で接合を分断させる方法として、ハーフダイシング法やフルダイシング法なども広く用いられている。
しかし、フルダイシング法では、ウェーハ状態でのプロービング検査が容易ではないという問題がある。
さらに、ハーフダイシング法では、接合を高速回転するダイシングブレードにて切削加工させるため、半導体結晶層へ機械的なダメージを与えてしまうことがある。そのため、ダイシング後にエッチング処理してダメージを除去しなければならず、工程が長くなり、かつ処理工数も増えてしまうという問題をはらんでいる。
【特許文献１】特開平5-41540号公報
【特許文献２】特開平10-321944号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
そこで本発明は、半導体ウェーハから、効率よく、かつ低コストで得ることができる半導体装置の製造方法、および該製造方法で得られる高品質で均一な半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１２】
かくして、本発明によれば、半導体装置を有する半導体ウェーハ上の半導体装置を分離する領域に、レーザ照射にてケガキ処理を施して第１の溝を形成し、少なくとも第１の溝をエッチングしてさらに深い第２の溝を形成した後に、半導体ウェーハから半導体装置を切り出すことを特徴とする半導体装置の製造方法が提供される。
また、本発明によれば、上記の製造方法で得られる半導体装置が提供される。
【発明の効果】
【００１３】
本発明の半導体装置の製造方法は、半導体ウェーハの半導体装置を分離させる領域にあらかじめレーザ照射にてケガキ処理を施して第１の溝を形成することで、第１の溝がその後のエッチングでの引き金となり、深さ方向へのエッチングの進度が高まり、その結果、深い第２の溝を、従来よりも短時間で、細く深く均一に形成することができるという効果を奏する。
さらに、上記製造方法で得られる半導体装置は、従来よりも天面と底面との大きさの違いが少なく、かつ均一であるという効果を奏する。
【発明を実施するための最良の形態】
【００１４】
本発明の半導体装置には、赤色発光ダイオードなどの発光ダイオード、半導体レーザチップまたは化合物半導体太陽電池などが含まれる。
本発明の半導体ウェーハは、所望する半導体装置の種類に従って、公知の方法で製造することができる。
【００１５】
一例として、発光ダイオードの製造に用いる半導体ウェーハを用いて説明すると、まず、GaAsなどの半導体基板上に、液相エピタキシャル成長法を用いてｐ型のAlGaAsクラッド層と、ｐ型AlGaAs活性層と、ｎ型AlGaAsクラッド層とを順次形成する。
そして、フォトリソグラフィ処理にてｎ型AlGaAsクラッド層上に電極を形成するためのレジストマスクを形成する。そして、蒸着法またはスパッタリング法を用いてｎ型AlGaAsクラッド層上にｎ側電極を形成する。
次に、GaAs基板を除去加工し、ｐ型のAlGaAsクラッド層上に上記と同様にしてｐ側電極を形成する。
その後、オーミックを得るためにアロイ処理を行うことで半導体ウェーハを製造することができる。
【００１６】
その際、電極は公知の方法を用いて形成することができるが、中でも好ましくは電極パターンを形成する層の上に、フォトリソグラフィ処理を用いてレジストマスクを形成した後、ケミカルエッチング法などを用いて電極を形成することが好ましい。
その場合、電極パターンを形成する層の最上面は、（１００）の面方位を有することが好ましい。
そのため、例えば上記のような構成の半導体ウェーハを用いた場合、GaAs半導体基板に面方位（１００）を有するものを用い、上記のようにエピタキシャル法にて各層を順次積層させることで、電極パターンを形成する層の最上面、つまりｎ型AlGaAsグラッド層またはｐ型のAlGaAsクラッド層の電極を形成する面の面方位を（１００）にすることができる。
さらには、それらの上に形成する電極パターンは、蒸着法やスパッタリング法を用いて、面方位（１００）を有する最上面の面方位＜１１０＞に対し、４５°の面角度で交わるように形成することが好ましく、換言すれば、面方位（１００）を有する最上面に対して垂直になるように電極を形成することが好ましい。
【００１７】
そして、本発明の半導体装置の製造方法では、まず、半導体ウェーハ上の半導体装置を分離する領域に開口部を有するマスクを形成する。
マスクは、公知の方法を用いて形成することができるが、中でもフォトレジストを用いて形成することが好ましい。
また、マスク間の幅は、通常、約２０μｍ〜４０μｍであることが好ましく、さらには２０μm〜３０μｍであることが好ましい。
【００１８】
そして、上記の半導体ウェーハ上のマスクが形成されていない部分、つまり開口部にケガキ処理を施す。
ケガキ処理は、レーザ照射を用いて行うことが好ましく、具体的にはレーザダイシング法やレーザスクライブ法などを用いて行うことができる。
このように、レーザ照射にてケガキ処理を行うことで、より正確に、より深く細い溝を形成することができる。
さらにレーザ照射に用いるレーザの種類としては、遠赤外のCO2レーザやＹＡＧレーザ・エキシマレーザなど公知のものが含まれるものである。
【００１９】
さらに、半導体装置を分離する領域の最上面は、（１００）の面方位を有することが好ましい。
具体的には、例えばGaAs半導体基板に面方位（１００）を有するものを用い、上記のようにエピタキシャル法にて各層を順次積層させることで、半導体装置を分離する領域の最上面を、面方位（１００）とすることができる。
さらには、レーザ照射を、面方位（１００）を有する面の面方位＜１１０＞に対し、４５°の面角度で交わるように、換言すれば面方位（１００）の面に対して垂直に交わるようにレーザ光を照射することが好ましい。
そうすることで、第１の溝をより深く、細く形成することができる。
また、ケガキ処理で形成される第１の溝の深さ／幅の比は、１よりも大きいことが好ましく、さらには２以上であることが好ましい。
また、第１の溝の深さは、用いる半導体ウェーハの厚みや材質などに従って適宜選択すればよく、通常１μｍ〜１０μｍ、好ましくは５μｍ〜１０μｍである。
【００２０】
そして、少なくとも第１の溝をエッチングしてさらに深い第２の溝を形成する。
エッチングの方法としては、ドライエッチング法やウエットエッチング法などが含まれるが、好ましくはウエットエッチング法である。
また、エッチングのエッチャントは、半導体ウェーハの材質や厚みなどに従って、適宜選択すればよく、中でも特に上記のような半導体ウェーハを用いた場合、H2SO4：H2O2：H2O＝３：１：１（モル比）の組成のエッチャントを用いることが好ましい。
【００２１】
さらにエッチング後の第２の溝の深さ／幅の比は、１よりも大きいことが好ましく、さらには２以上であることが好ましく、その比は前記の第１の溝の深さ／幅の比よりも小さいことが好ましい。
また、第２の溝の深さは、第１の溝の深さや半導体ウェーハの厚みなどに従って適宜選択すればよく、さらには、第２の溝の最深部は半導体ウェーハ内のｐｎ接合の位置よりも深いことが好ましい。
【００２２】
また、半導体装置として発光ダイオードなどのｐｎ接合を有するものを用いた場合、第２の溝の最深部をｐｎ接合の位置よりも深くなるように形成することで、半導体装置内のｐｎ接合を分断させ、そして半導体ウェーハ内の個々の半導体装置の電気特性を測定することもできる。
【００２３】
そして、ダイシングにより、半導体ウェーハから個々の半導体装置を切り出す。
ダイシングには、ダイサーやスクライバーなどを用いることができる。
【実施例１】
【００２４】
図３は、本発明の半導体装置の製造方法のフロー図を示したものであり、詳しくは、Ｉ
は基板上にクラッド層、活性層、クラッド層を順次エピタキシャル成長させる工程を示し、IIは電極を形成する工程を示し、IIIはレジストマスクを形成する工程を示し、IVはケガキ処理する工程を示し、Ｖはメサエッチング処理する工程を示したものである。その中で、１はｐ型AlGaAsクラッド層を示したものであり、２はｐ型AlGaAs活性層を示したものであり、３はｎ型AlGaAsクラッド層を示したものであり、４はｎ側電極を示したものであり、５はｐ側電極を示したものであり、１７はGaAs半導体基板を示したものである。
【００２５】
（半導体ウェーハの製造）
図３に示すように、ｐ型（１００）GaAs基板１７上に液相エピタキシャル成長法により、１３５μｍのｐ型AlGaAsクラッド層１と、１．４μｍのｐ型AlGaAs活性層２と、３１μｍのｎ型AlGaAsクラッド層３を順次成長させる（Ｉ）。
そして、フォトリソグラフィ法によりｎ型AlGaAsクラッド層上に電極を形成するためのレジストマスクを形成する。
そして、蒸着法又はスパッタリング法を用いて、ｐ型（１００）GaAs基板の面方位＜１１０＞に対し４５°の面角度で交わるようｎ型AlGaAsクラッド層上にｎ側電極を形成する。
次に、GaAs基板を除去加工し、その上に、上記と同様にしてｐ側電極を形成する（II）
。
【００２６】
（半導体ウェーハからの半導体装置の切り出し）
接合分断のために、半導体装置を分離する領域に開口部を有するメサエッチング用のレジストマスクをフォトリソグラフィによりウェーハ表面に形成する（III）。
その際、メサエッチング用レジストマスクの溝の幅が２０μｍとなるように形成し、この溝に沿ってアライメント処理を行う。
そして、レーザダイシング装置にて、遠赤外のCO2レーザを用いてレジストマスクの開口部にケガキ処理を施して第１の溝を形成する（IV）。
その際の第１の溝の幅は５μｍであり、深さは１０μｍである。
そして、H2SO4：H2O2：H2O＝３：１：１の組成のエッチャントを用い、エッチャントの液温を５０℃として、１０分間ケミカルエッチング処理を施して第1の溝より深い第２の溝を形成し、半導体ウェーハ内のｐｎ接合を分断させる（Ｖ）。
その際の第２の溝の幅は８０μｍであり、深さは５５μｍである。
その後、プローバを用いて電気的特性を検査した後、ダイシングにより、半導体ウェーハから個々の半導体装置を切り出す。
【００２７】
図４および５は本発明の製造方法によって製造された半導体装置を示したものであり、図４はその断面図を示したものであり、図５はその斜視図を示したものである。その中の符号は上記で示したのと同じものを意味する。
その結果、形成された半導体装置の大きさ（ｎ側電極パターンピッチ）は、３２０μｍ×３２０μｍであり、天面から底面にかけて端部から幅で最大約３０μｍ、深さで最大約５５μｍ削られている。
つまり、チップ天面の一辺の長さはおよそ２４０μｍとなっており、そのため個々の半導体装置を切り出すのに要する幅は８０μｍと算出できる。
また、切り出された半導体装置の天面の一辺の長さ（２４０μｍ）／底面の一辺の長さ（３００μｍ）は、約８０％と算出できる。
そして、得られた半導体装置の電気的特性について調べた結果を表１に示す。
【実施例２】
【００２８】
次に、同様にして半導体装置のｎ側電極パターンピッチの大きさを３００μｍ×３００μｍとなるようにした以外は、実施例１と同様にして半導体装置を製造する。
その際、天面のサイズは２２０μｍ×２２０μｍである。
つまり、切り出した半導体装置のチップ天面の一辺の長さ（２２０μｍ）／底辺の一辺の長さ（２８０μｍ）は、約７９％と算出できる。
そして、得られた半導体装置の電気的特性について調べた結果を表１に示す。
【００２９】
その結果、本発明で製造された発光ダイオードのメサ形状異常が原因で起こる外観不良の発生は、実施例１および２ともほぼ皆無となった。また、電気的特性の不良も従来の製造方法で得たものと比べて大幅に減少し、光度のバラツキも小さくなる。
このことは、本発明の製造方法が、エッチング時間を短縮でき、かつウェーハ面内でのエッチングのバラツキを減少させることができたことを示している。
【００３０】
【表１】
2005191252.tif 000003
【産業上の利用可能性】
【００３１】
本発明の製造方法を、０．３０ｍｍ×０．３０ｍｍの大きさの半導体装置を用いて比較すると、従来技術のφ“２ウェーハ当たりのチップ数は、０．３２ｍｍ×０．３２ｍｍにしたものと比べて、１．０６倍も多く得ることができ、かつ、電気的特性不良も減少し、かつ、チップ形状（メサ形状）不良も大幅に減少させることができる。
このことは、チップ単価としておよそ２０％コストダウンできることを示している。
【図面の簡単な説明】
【００３２】
【図１】従来技術で製造した発光ダイオードの構造の一例を示す断面図である。
【図２】従来技術で製造した発光ダイオードの一例を示す斜視図である。
【図３】本発明の工程フロー図である。
【図４】本発明の実施例による発光ダイオードの構造の一例を示す断面図である。
【図５】本発明の実施例による発光ダイオードの一例を示す斜視図である。
【符号の説明】
【００３３】
Ｉ:基板上にクラッド層、活性層、クラッド層を順次エピタキシャル成長させ
る工程
II:電極を形成する工程
III:レジストマスクを形成する工程
IV:ケガキ処理する工程
Ｖ:メサエッチング処理する工程
１、６：ｐ型AlGaAsクラッド層
２、７：ｐ型AlGaAs活性層
３、８：ｎ型AlGaAsクラッド層
４、９：ｎ側電極
５、１０：ｐ側電極
１１、１４：半導体装置天面
１２，１５：半導体装置底面
１３，１６：メサエッチング部
１７：ｐ型GaAs基板
１８：マスク
１９：レーザ照射によるケガキ処理で形成される第１の溝
２０：エッチング後に形成される第２の溝
【図１】
2005191252.tif 000004
【図２】
2005191252.tif 000005
【図３】
2005191252.tif 000006
【図４】
2005191252.tif 000007
【図５】
2005191252.tif 000008