(57)【要約】【課題】本発明は、少ない工程数で、且つ歩留まり高く表示装置を作製する方法を提供する。【解決手段】本発明は、導電層上に塗れ性の低い第１のマスクパターンを形成し、該第１のマスクパターンをマスクとして導電層上に塗れ性の高い第２のマスクパターンを形成した後、第１のマスクパターンを除去して、導電層をエッチングするためのマスクパターンを形成することを特徴とする。また、導電層をエッチングして画素電極を形成することを特徴とする。【選択図】図１
2005346043.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面上に導電膜を成膜し、前記導電膜上に第１の膜パターンを形成し、前記導電膜表面上であって、且つ前記第１の膜パターンの外縁に第２の膜パターンを形成し、前記第１の膜パターンを除去して前記導電膜の一部を露出した後、前記露出部を除去して、画素電極を形成することを特徴とする表示装置の作製方法。
【請求項２】
絶縁表面上に導電膜を成膜し、前記導電膜上に第１の膜パターンを形成し、前記導電膜表面上であって、且つ前記第１の膜パターンが形成された領域を除く領域に第２の膜パターンを形成し、前記第１の膜パターンを除去して前記導電膜の一部を露出した後、前記露出部を除去して、画素電極を形成することを特徴とする表示装置の作製方法。
【請求項３】
絶縁表面上に導電膜を成膜し、前記導電膜上に第１の膜パターンを形成し、前記導電膜表面上であって、且つ前記第１の膜パターンが形成されない領域に第２の膜パターンを形成し、前記第１の膜パターンを除去して前記導電膜の一部を露出した後、前記露出部を除去して、画素電極を形成することを特徴とする表示装置の作製方法。
【請求項４】
絶縁表面上に導電膜を成膜し、前記導電膜上に第１の膜パターンを形成し、前記導電膜表面上であって、且つ前記第１の膜パターンの外縁に第２の膜パターンを形成し、前記第１の膜パターンを除去した後、前記第二の膜パターンをマスクとして前記導電膜の一部を除去して、画素電極を形成することを特徴とする表示装置の作製方法。
【請求項５】
絶縁表面上に導電膜を成膜し、前記導電膜上に第１の膜パターンを形成し、前記導電膜表面上であって、且つ前記第１の膜パターンが形成された領域を除く領域に第２の膜パターンを形成し、前記第１の膜パターンを除去した後、前記第二の膜パターンをマスクとして前記導電膜の一部を除去して、画素電極を形成することを特徴とする表示装置の作製方法。
【請求項６】
絶縁表面上に導電膜を成膜し、前記導電膜上に第１の膜パターンを形成し、前記導電膜表面上であって、且つ前記第１の膜パターンが形成されない領域に第２の膜パターンを形成し、前記第１の膜パターンを除去した後、前記第二の膜パターンをマスクとして前記導電膜の一部を除去して、画素電極を形成することを特徴とする表示装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一項において、前記第１の膜パターンを、液滴吐出法、インクジェット法、又は印刷法で形成することを特徴とする表示装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一項において、前記第１の膜パターンは、前記第２の膜パターンより塗れ性が低いことを特徴とする表示装置の作製方法。
【請求項９】
請求項１乃至請求項８のいずれか一項において、前記第１の膜パターンは、絶縁層を形成した後、フッ素プラズマを前記絶縁層の表面に曝して形成することを特徴とする表示装置の作製方法。
【請求項１０】
請求項１乃至請求項８のいずれか一項において、前記第１の膜パターンは、アルキル基又はフッ化炭素鎖を有する化合物で形成されていることを特徴とする表示装置の作製方法。
【請求項１１】
請求項１乃至請求項１１のいずれか一項において、前記第２の膜パターンの塗れ性は、前記第１の膜パターンの塗れ性よりも高いことを特徴とする表示装置の作製方法。
【請求項１２】
請求項１乃至請求項１１のいずれか一項において、前記画素電極を形成した後、ゲート電極、ゲート絶縁膜、半導体領域、及び前記画素電極に接続するソース電極又はドレイン電極で構成される薄膜トランジスタを形成することを特徴とする表示装置の作製方法。
【請求項１３】
請求項１２において、前記薄膜トランジスタは、トップゲート構造の薄膜トランジスタであることを特徴とする表示装置の作製方法。
【請求項１４】
請求項１２において、前記薄膜トランジスタは、ボトムゲート構造の薄膜トランジスタであることを特徴とする表示装置の作製方法。
【請求項１５】
請求項１２乃至請求項１４のいずれか一項において、前記薄膜トランジスタは、コプレナー型の薄膜トランジスタであることを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１２乃至請求項１４のいずれか一項において、前記薄膜トランジスタは、スタガ型の薄膜トランジスタであることを特徴とする表示装置の作製方法。
【請求項１７】
請求項１乃至請求項１６のいずれか一項により作製された表示装置を有する液晶テレビジョン。
【請求項１８】
請求項１乃至請求項１６のいずれか一項により作製された表示装置を有するＥＬテレビジョン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インクジェット法に代表される液滴吐出法を用いて形成した画素電極を有する表示装置その作製方法に関する。
【背景技術】
【０００２】
従来、ガラス基板上の薄膜トランジスタ（以下「ＴＦＴ」ともいう。）に代表される半導体素子によって構成される所謂アクティブマトリクス駆動方式の表示パネルは、フォトマスクを使った露光工程（以下、フォトリソグラフィー工程と示す。）によりパターニングした後、各種薄膜をエッチングすることにより製造されている。
【０００３】
フォトリソグラフィー工程は、レジストを基板全面に塗布しプリベークを行った後、フォトマスクを介して紫外線等を照射し、現像によってレジストパターンを形成する。この後、該レジストパターンをマスクパターンとして膜パターンとなるべき部分に存在する薄膜（半導体材料、絶縁体材料、又は導電体材料で形成される膜）をエッチング除去して、半導体領域、電極、配線等の膜パターンを形成し、半導体素子を形成している。
【０００４】
また、成膜に要する原料のロスを低減するため、レジストをノズルから細径の線状に連続吐出できる装置を用いて、半導体ウェハ上に成膜を行う技術が特許文献１に記載されている。
【特許文献１】特開２０００−１８８２５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のフォトリソグラフィー工程を用いた膜パターンの形成工程において、スピンコート法を用いてマスクパターンの原料であるレジストを基板上に塗布するため、レジストの材料の大部分が無駄になると共に、マスクパターン形成するための工程数が多く、スループットが低下するという問題がある。
【０００６】
また、フォトリソグラフィー工程に用いられる露光装置は、大面積基板を一度に露光処理することが困難である。このため、大面積基板を用いた表示装置のアクティブマトリクス基板の作製方法においては、複数の露光回数を必要であり、隣り合うパターンとの不整合が生じることにより、歩留まりが低下するという問題がある。
【０００７】
本発明は、このような状況に鑑みなされたものであり、少ない工程数で、且つ歩留まり高く表示装置を作製する方法を提供する。
【課題を解決するための手段】
【０００８】
本発明は、導電層上に塗れ性の低い第１のマスクパターンを形成し、該第１のマスクパターンをマスクとして導電層上に塗れ性の高い第２のマスクパターンを形成した後、第１のマスクパターンを除去して、導電層をエッチングするためのマスクパターンを形成することを要旨とする。
【０００９】
第１のマスクパターンは塗れ性が低く組成物を弾きやすい。一方、第２のマスクパターンは塗れ性が高く第２のマスクパターンの材料となる組成物は塗れ広がる。第１のマスクパターンの表面では第２のマスクパターンの材料となる組成物が半球状にはじかれるため、自己整合的に第２のマスクパターンを形成することができる。
【００１０】
塗れ性の低い第１のマスクパターンの形成方法としては、フッ素プラズマを絶縁層に曝す方法が挙げられる。フッ素プラズマの発生方法としては、フッ素又はフッ化物の雰囲気内でプラズマを発生させる方法、又はフッ素樹脂を有する誘電体を有する電極を用いてプラズマを発生させる方法等がある。
【００１１】
また、塗れ性の低い第１のマスクパターンを形成する方法としては、塗れ性の低い材料を所定の場所に塗布して形成することができる。塗れ性の低い材料としては、フッ化炭素鎖を有する化合物が挙げられる。
【００１２】
第１のマスクパターンと第２のマスクパターンの接触角の差は、３０度、望ましくは４０度以上であることが好ましい。この結果、第１のマスクパターンの表面で第２のマスクパターンの材料が半球状にはじかれ、自己整合的に各マスクパターンを形成することが可能である。
【００１３】
第２のマスクパターンは、画素電極を形成するマスクとして用いることが好ましい。
【００１４】
また、本発明の一は、第１の導電層上に塗れ性の低い第１のマスクパターンを形成し、該第１のマスクパターンをマスクとして第１の導電層上に塗れ性の高い第２のマスクパターンを形成した後、第１のマスクパターンを除去し、第２のマスクパターンをマスクとして第１の導電層をエッチングして画素電極を形成することを特徴とする表示装置の作製方法である。
【００１５】
また本発明の一は、絶縁表面上に導電膜を成膜し、導電膜上に第１のマスクパターンを形成し、導電膜上であって、且つ第１のマスクパターンの外縁に第２のマスクパターンを形成し、第１のマスクパターンを除去して導電膜の一部を露出した後、露出部を除去して、画素電極を形成することを特徴とする表示装置の作製方法である。
【００１６】
また本発明の一は、絶縁表面上に導電膜を成膜し、導電膜上に第１のマスクパターンを形成し、導電膜表面上であって、且つ第１のマスクパターンが形成された領域を除く領域に第２のマスクパターンを形成し、第１のマスクパターンを除去して導電膜の一部を露出した後、露出部を除去して、画素電極を形成することを特徴とする表示装置の作製方法である。
【００１７】
また本発明の一は、絶縁表面上に導電膜を成膜し、導電膜上に第１のマスクパターンを形成し、導電膜表面上であって、且つ第１のマスクパターンが形成されない領域に第２のマスクパターンを形成し、第１のマスクパターンを除去して導電膜の一部を露出した後、露出部を除去して、画素電極を形成することを特徴とする表示装置の作製方法である。
【００１８】
また本発明の一は、絶縁表面上に導電膜を成膜し、導電膜上に第１のマスクパターンを形成し、導電膜表面上であって、且つ第１のマスクパターンの外縁に第２のマスクパターンを形成し、第１のマスクパターンを除去した後、第２のマスクパターンをマスクとして導電膜の一部を除去して、画素電極を形成することを特徴とする表示装置の作製方法である。
【００１９】
また本発明の一は、絶縁表面上に導電膜を成膜し、導電膜上に第１の膜パターンを形成し、導電膜表面上であって、且つ第１の膜パターンが形成された領域を除く領域に第２の膜パターンを形成し、第１の膜パターンを除去した後、第二の膜パターンをマスクとして導電膜の一部を除去して、画素電極を形成することを特徴とする表示装置の作製方法である。
【００２０】
また本発明の一は、絶縁表面上に導電膜を成膜し、導電膜上に第１の膜パターンを形成し、導電膜表面上であって、且つ第１の膜パターンが形成されない領域に第２の膜パターンを形成し、第１の膜パターンを除去した後、第二の膜パターンをマスクとして導電膜の一部を除去して、画素電極を形成することを特徴とする表示装置の作製方法である。
【００２１】
第１の膜パターンの形成方法として、代表的には、液滴吐出法、インクジェット法、印刷法等を用いることで、少ない工程数で、第１の膜パターンを形成することができる。
【００２２】
第２の膜パターンの形成方法としては、塗布法を用いて形成する。代表的には、液滴吐出法、インクジェット法、印刷法、スピンコート法、ロールコート法、スロットコート法、又はディップ法等を用いるができる。
【００２３】
なお、液滴吐出法とは、調製された組成物を、電気信号に応じてノズルから吐出して微少な液滴を作り、所定の位置に付着させる方法である。
【００２４】
本発明の表示装置の画素駆動素子は、トップゲート構造のＴＦＴ又はボトムゲート構造のＴＦＴを有する。また、各ＴＦＴは、スタガ型ＴＦＴ又はコプレナー型ＴＦＴである。
【００２５】
本発明において、表示装置の代表例としては、液晶表示装置、発光表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の表示装置があげられる。
【００２６】
なお、本発明において、表示装置とは、表示素子を用いたデバイス、即ち画像表示デバイスをも指す。また、表示パネルにコネクター、例えばフレキシブルプリント配線板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式によりＩＣ（集積回路）やＣＰＵが直接実装されたモジュールも全て表示装置に含むものとする。
【００２７】
さらに、本発明は、上記表示装置により構成される液晶テレビジョン又はＥＬテレビジョンである。
【発明の効果】
【００２８】
本発明のように、液滴吐出法、インクジェット法、印刷法等により塗れ性の低い材料を用いて形成した第１のマスクパターンをマスクとして、塗れ性の高い材料を用いて第２のマスクパターンを形成することで、フォトマスクを用いずとも自己整合的に第２のマスクパターンを形成することができる。このため、大面積基板において、塗れ性の異なる材料を用いてマスクパターンを形成することにより、複数の露光回数を必要とせずマスクパターンが形成できる。また、大面積基板を用いた場合、隣り合うパターンとの不整合が生じないため、歩留まりを向上させることができる。
【００２９】
また、上記の第２のマスクパターンを導電層上に形成し、該導電層をエッチングすることで、画素電極、また画素電極を有する表示装置を歩留まり高く形成することができる。
【００３０】
さらに第１のマスクパターンの材料を含む液滴の吐出口であるノズルと、基板との相対的な位置を変化させて所定の場所に液滴を吐出することで、第１のマスクパターンを、液滴吐出法を用いて形成することができる。また、ノズル径、液滴の吐出量、及びノズルと吐出物が形成される基板との移動速度の相対的な関係によって、形成するパターンの厚さや太さを調整できる。このため、一辺が１〜２ｍを越えるような大面積の基板上においても、所望の箇所にマスクパターンを精度良く吐出形成することができるため、少ない工程数で、歩留まり高く表示装置を作製することが可能である。また、コスト削減も可能である。
【００３１】
さらには、上記の作製工程により形成された表示装置を有する液晶テレビジョン及びにＥＬテレビジョンを、低コストで、かつスループットや歩留まりを高く作製することができる。
【発明を実施するための最良の形態】
【００３２】
以下、発明を実施するための最良の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。また、各図面において共通の部分は同じ符号を付して詳しい説明を省略する。
【００３３】
（実施の形態１）
本実施の形態においては、導電膜上に塗れ性の低い材料で形成される第１のマスクパターンを形成した後、塗れ性の高い材料で形成される第２のマスクパターンを形成して、第１のマスクパターンを除去して画素電極を形成するためのマスクパターンを形成する工程、及び画素電極を形成する工程を、図１を用いて説明する。
【００３４】
図１（Ａ）に示すように、基板１００１上に第１の導電層１００２を成膜する。第１の導電層としては、画素電極として機能することが可能な導電性材料を用いて形成する。
【００３５】
基板１００１の代表例としては、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板、シリコンウェハ、金属板等を用いることができる。この場合、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）など、基板側から不純物などの拡散を防止するための絶縁膜を形成しておくことが望ましい。また、ステンレスなどの金属または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁膜を形成した基板なども用いることができる。また、基板１００１としてガラス基板を用いる場合、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍのような大面積基板を用いることができる。ここでは、基板１００１としてガラス基板を用いる。
【００３６】
なお、基板１００１にプラスチック基板を用いる場合、ＰＣ（ポリカーボネート）、ＰＥＳ（ポリエチレンスルホン）、ＰＥＴ（ポリエチレンテレフタレート）もしくはＰＥＮ（ポリエチレンナフタレート）等のガラス転移点が比較的高いものを用いることが好ましい。
【００３７】
第１の導電層１００２の代表的な材料としては、透光性を有する導電膜、又は反射性を有する導電膜がある。透光性を有する導電膜の材料としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化珪素を含む酸化インジウムスズ等が挙げられる。また、反射性を有する導電膜の材料としては、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、タンタル（Ｔａ）などの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料、若しくは該金属の窒化物である窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、若しくは１〜２０％のニッケルを含むアルミニウムなどが挙げられる。
【００３８】
導電膜１００２の形成方法としては、スパッタリング法、蒸着法、ＣＶＤ法、塗布法等を適宜用いる。
【００３９】
次に、図１（Ｂ）に示すように、第１の導電層１００２上に第１のマスクパターン１００３を形成する。第１のマスクパターンは、後に形成する第２のマスクパターン（導電層をエッチングするためマスクとして機能する膜）を形成するためのマスクとして機能する。このため、塗れ性が低いことが好ましい。即ち、第１のマスクパターンの表面において、後に形成する第２のマスクパターンを弾きやすいことが好ましい。
【００４０】
本実施の形態では、第１のマスクパターン１００３の形成方法としては、所定の場所に塗れ性の高い絶縁層を形成し、フッ素プラズマを該表面に曝して形成する。また、誘電体が設けられた電極を用意し、誘電体が空気、酸素又は窒素を用いたプラズマに曝されるようにプラズマを発生させてプラズマ処理を行うことができる。この場合、誘電体は電極表面全体を覆う必要はない。誘電体としては、フッ素樹脂を用いることができる。フッ素樹脂を用いる場合、絶縁層表面にＣＦ2結合が形成されることにより表面改質が行われ、塗れ性が低下する。
【００４１】
絶縁層の材料として、ポリビニルアルコール（ＰＶＡ）のような水溶性樹脂を、Ｈ2Ｏ等の溶媒に混合した材料を用いることができる。また、ＰＶＡと他の水溶性樹脂を組み合わせて使用してもよい。また、アクリル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエステル樹脂、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ポリアセタール、ポリエーテル、ポリウレタン、ポリアミド（ナイロン）、フラン樹脂、ジアリルフタレート樹脂等の有機樹脂などを用いることができる。
【００４２】
絶縁層の作製方法としては、スクリーン（孔版）印刷、オフセット（平版）印刷、凸版印刷、及びグラビア（凹版）印刷等に代表される印刷法、並びに液滴吐出法が挙げられ、これらにより所定の領域に形成することができる。
【００４３】
なお、液滴吐出法により絶縁層を形成する場合、液滴吐出手段に用いるノズルの径は、０．１〜５０μｍ（好適には０．６〜２６μｍ）に設定し、ノズルから吐出される組成物の吐出量は０．００００１ｐｌ〜５０ｐｌ（好適には０．０００１〜１０ｐｌ）に設定する。この吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズル吐出口との距離は、所望の箇所に滴下するために、できる限り近づけておくことが好ましく、好適には０．１〜２ｃｍ程度に設定する。
【００４４】
次に、図１（Ｃ）に示すように、第１の導電層１００２上であって、且つ第１のマスクパターン１００３が形成されていない領域に第２のマスクパターン１００４を形成する。第２のマスクパターンとしては、第１のマスクパターンと比較して塗れ性の高い材料を用いて形成する。
【００４５】
ここで、図２７を用いて塗れ性の低い領域と塗れ性の高い領域の関係について示す。塗れ性の低い領域（ここでは、第１のマスクパターン１００３）とは、図２７に示すように、表面において液体の接触角θ１が大きい領域である。この表面上では液体は、半球状にはじかれる。一方、塗れ性の高い領域（ここでは、第２のマスクパターン１００４）は、表面において液体の接触角θ２が小さい領域である。この表面上では、液体は塗れ広がる。
【００４６】
このため、接触角の異なる二つの領域が接している場合、相対的に接触角の小さい領域は塗れ性の高い領域となり、接触角の大きい方の領域は塗れ性が低い領域となる。この二つの領域上に組成物を塗布した場合、組成物は、塗れ性が高い領域表面に塗れ広がり、塗れ性が低い領域との界面で半球状にはじかれる。
【００４７】
塗れ性の低い領域の接触角θ１と塗れ性の高い領域の接触角θ２の差は、３０度、望ましくは４０度以上であることが好ましい。この結果、塗れ性の低い領域の表面で塗れ性の高い領域の材料が半球状にはじかれ、自己整合的に各マスクパターンを形成することが可能である。このため、第１のマスクパターン１００３の形成方法及び材料で列挙されたものの中で、互いの接触角の差が３０度、望ましくは４０度以上の場合、接触角の小さい材料で形成された領域は塗れ性の高い領域となり、接触角の大きい材料で形成された領域は塗れ性の低い領域となる。同様に、これから第２のマスクパターン１００４の材料として列挙されるものの中で、互いの接触角の差が３０度、望ましくは４０度以上の場合、接触角の小さい材料で形成された領域は塗れ性の高い領域となり、接触角の大きい材料で形成された領域は塗れ性の低い領域となる。
【００４８】
なお、表面が凹凸を有する場合、塗れ性が低い領域ではさらに接触角が増加する。即ち、塗れ性がより低下する。一方、塗れ性が高い領域では、さらに接触角が低下する。即ち、塗れ性がより向上する。このため、凹凸を有する各表面上に塗れ性の低い材料と塗れ性の高い材料を塗布し、焼成することにより、端部が均一な層を形成することができる。
【００４９】
第２のマスクパターン１００４としては、アクリル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエステル樹脂、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ポリアセタール、ポリエーテル、ポリウレタン、ポリアミド（ナイロン）、フラン樹脂、ジアリルフタレート樹脂、ノボラック樹脂、珪素樹脂、レジスト等の有機樹脂、シロキサンポリマー、ポリシラザンを用いることができる。また、水、アルコール、エーテル、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、Ｎ−メチルピロリドン、ヘキサメチルホスファミド、クロロホルム、塩化メチレン等の極性溶媒を用いた組成物等の塗れ性の高い材料を用いて形成することができる。また、形成方法としては、塗布法を用いることができる。代表的には、液滴吐出法、インクジェット法、スピンコート法、ロールコート法、スロットコート法、印刷法等を適宜用いる。なお、液滴吐出法を用いることで、選択的に材料を吐出することができるため、所定の領域に第２のマスクパターンを形成することができる。
【００５０】
次に、図１（Ｄ）に示すように、第１のマスクパターン１００３を除去して、第１の導電層１００２の一部１００５を露出する。第１のマスクパターン１００３の除去方法としては、酸素アッシング、ウェットエッチング法等を適宜用いることができる。
【００５１】
次に、図１（Ｅ）に示すように、第２のマスクパターン１００４をマスクとして第１の導電層１００２をエッチングして、所望の形状を有する第２の導電層１００６を形成する。
【００５２】
次に、図１（Ｆ）に示すように、第２のマスクパターン１００４をドライエッチング、ウェットエッチング等の公知の方法により除去することで、第２の導電層１００６を露出する。第２の導電層１００６は画素電極として用いることができる。
【００５３】
以上の工程により、フォトリソグラフィー工程を用いずとも所望の形状を有する導電層、画素電極を形成することができる。また、パッシブマトリクス型表示装置のマトリクス基板を形成することができる。
【００５４】
（実施の形態２）
本実施の形態では、フッ素炭素鎖を有する化合物を用いて塗れ性の低い材料を用いて第１のマスクパターンを形成した後、塗れ性の高い材料を用いて第２のマスクパターンを形成して、画素電極を形成するマスクパターンを形成する工程と、画素電極を形成する工程を図２を用いて説明する。
【００５５】
図２（Ａ）に示すように、実施の形態１と同様に、基板１００１上に第１の導電層１００２を形成する。
【００５６】
次に、図２（Ｂ）に示すように、第１の導電層１００２上に第１のマスクパターン１０
１１を形成する。本実施の形態では、第１のマスクパターンとしては、塗れ性の低いマスクパターンを形成する。第１のマスクパターン１０１１の材料としては、スクリーン（孔版）印刷、オフセット（平版）印刷、凸版印刷、及びグラビア（凹版）印刷等に代表される印刷法、並びに液滴吐出法等により塗れ性の低い材料を塗布して形成する。塗れ性の低い材料の組成物の一例としては、Ｒｎ−Ｓｉ−Ｘ(4-n)（ｎ＝１、２、３）の化学式で表されるシランカップリング剤を用いる。ここで、Ｒは、アルキル基などの比較的不活性な基である。また、Ｘは、下地表面の水酸基あるいは吸着水と結合可能な加水分解基からなる。Ｘの代表例としては、ハロゲン、メトキシ基、エトキシ基又はアセトキシ基などが挙げられる。
【００５７】
また、シランカップリング剤の代表例として、Ｒにフッ素炭素鎖（フルオロアルキル基）を有するフッ素シランカップリング剤（フルオロアルキルシラン（ＦＡＳ））を用いることにより、より塗れ性を低下させることができる。ＦＡＳのＲは、（ＣＦ3）（ＣＦ2）x（ＣＨ2）y（ｘ：０以上１０以下の整数、ｙ：０以上４以下の整数）で表される構造を持ち、複数個のＲ又はＸがＳｉに結合している場合には、Ｒ又はＸはそれぞれすべて同じでも良いし、異なっていてもよい。代表的なＦＡＳとしては、ヘプタデカフルオロテトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフルオロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシランが挙げられる。
【００５８】
塗れ性の低い組成物の溶媒としては、ｎーペンタン、ｎ−ヘキサン、ｎ−ヘプタン、ｎ−オクタン、ｎ−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素溶媒又はテトラヒドロフランなどを用いる。
【００５９】
また、塗れ性の低い組成物の一例として、フッ素炭素鎖を有する材料（フッ素樹脂）を用いることができる。フッ素樹脂として、ポリテトラフルオロエチレン（ＰＴＦＥ；四フッ化エチレン樹脂）、パーフルオロアルコキシアルカン（ＰＦＡ；四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂）、パーフルオロエチレンプロピレンコーポリマー（ＰＦＥＰ；四フッ化エチレン−六フッ化プロピレン共重合樹脂）、エチレン−テトラフルオロエチレンコポリマー（ＥＴＦＥ；四フッ化エチレン−エチレン共重合樹脂）、ポリビニリデンフルオライド（ＰＶＤＦ；フッ化ビニリデン樹脂）、ポリクロロトリフルオロエチレン（ＰＣＴＦＥ；三フッ化塩化エチレン樹脂）、エチレン−クロロトリフルオロエチレンコポリマー（ＥＣＴＦＥ；三フッ化塩化エチレン−エチレン共重合樹脂）、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー（ＴＦＥ／ＰＤＤ）、ポリビニルフルオライド（ＰＶＦ；フッ化ビニル樹脂）等を用いることができる。
【００６０】
続いて、塗れ性の低い組成物が付着した表面をエタノール洗浄すると、極めて膜厚が薄く塗れ性の低い第１のマスクパターンを形成することができる。
【００６１】
次に図２（Ｃ）に示すように、第１の導電層１００２上であって、且つ第１のマスクパターン１０１１が形成されていない領域に第２のマスクパターン１０１２を形成する。第２のマスクパターンの材料及び作製方法は、実施の形態１の第２のマスクパターン１００４と同様の物を適宜用いることができる。
【００６２】
次に、図２（Ｄ）に示すように、実施の形態１と同様に第１のマスクパターン１０１１を除去して、第１の導電層１００２の一部１０１３を露出する。
【００６３】
次に、図２（Ｅ）に示すように、第１の実施の形態と同様に第２のマスクパターン１０１２をマスクとして第１の導電層１００２をエッチングして、所望の形状を有する第２の導電層１０１４を形成する。
【００６４】
次に、図２（Ｆ）に示すように、第２のマスクパターン１０１２を除去することで、第２の導電層１０１４を露出する。第２の導電層１０１４は画素電極として用いることができる。
【００６５】
以上の工程により、フォトリソグラフィー工程を用いずとも所望の形状を有する導電層、画素電極を形成することができる。また、パッシブマトリクス型表示装置のマトリクス基板を形成することができる。
【００６６】
（実施の形態３）
本実施の形態では、表示装置のアクティブマトリクス基板の作製方法について図３を用いて説明する。本実施の形態では、画素駆動素子として、ボトムゲートのチャネルエッチ型ＴＦＴを用いて説明する。なお、実施の形態１を用いて第２の導電層３０１を形成するがこれに限定されず、実施の形態２を用いることができる。
【００６７】
図３（Ａ）に示すように、基板１００１上に第１の導電層１００２を成膜する。次に、実施の形態１と同様の工程により、第１のマスクパターン１００３を形成した後、第２のマスクパターン１００４を形成する。
【００６８】
次に、図３（Ｂ）に示すように、第１のマスクパターン１００３を除去して、第１の導電層の一部を露出した後、第１の導電層をエッチングして、画素電極として機能する第２の導電層３０１を形成する。この後、第２のマスクパターン１００４を除去する。
【００６９】
次に、図３（Ｃ）に示すように、ゲート電極として機能する第３の導電層３０２を基板１００１上に形成する。第３の導電層３０２の材料としては導電性を有する材料を用い、液滴吐出法、印刷法、電界メッキ法、ＰＶＤ法（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、ＣＶＤ法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、蒸着法等の作製方法により形成する。なお、ＰＶＤ法（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、ＣＶＤ法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、蒸着法等を用いる場合は、上記成膜方法により導電層を成膜した後、所望の形状にエッチングして第３の導電層３０２を形成する。
【００７０】
第３の導電層３０２の材料としては、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属、または、透明導電膜として用いられる酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化珪素を含む酸化インジウムスズ、有機インジウム、有機スズ、窒化チタン等適宜用いる。また、これらの材料からなる導電層を積層してもよい。
【００７１】
また、液滴吐出法で第２の導電層を形成する場合、吐出口から吐出する組成物は、導電体を溶媒に溶解又は分散させたものを用いる。導電体としては、上記導電性を有する材料の金属、ハロゲン化銀の微粒子等、又は分散性ナノ粒子を用いることができる。
【００７２】
なお、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好ましい。より好ましくは、低抵抗且つ安価な銀又は銅を用いるとよい。但し、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いればよい。
【００７３】
ここで、銅を配線として用いる場合のバリア膜としては、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化チタン、窒化タンタルなど窒素を含む絶縁性又は導電性の物質を用いると良く、これらを液滴吐出法で形成しても良い。
【００７４】
なお、液滴吐出法に用いる組成物の粘度は５〜２０ｍＰａ・ｓが好適であり、これは、乾燥が起こることを防止し、吐出口から組成物を円滑に吐出できるようにするためである。また、表面張力は４０ｍＮ／ｍ以下が好ましい。なお、用いる溶媒や用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ＩＴＯ、ＺｎＯ、ＩＺＯ、ＧＺＯ、酸化珪素を含む酸化インジウムスズ、有機インジウム、有機スズ等を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・ｓ、銀を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・ｓ、金を溶媒に溶解又は分散させた組成物の粘度は１０〜２０ｍＰａ・ｓである。
【００７５】
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径０．１μｍ以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約０．５〜１０μｍである。ただし、ガス中蒸発法で形成すると、分散剤で保護されたナノ粒子は約７ｎｍと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。したがって、被覆剤を用いることが好ましい。
【００７６】
組成物を吐出する工程は、減圧下で行っても良い。これは、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くすることができるためである。組成物の吐出後は、組成物の材料により、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で１５分間〜１２０分間で行うもので、その目的、温度と時間が異なるものである。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、１００〜８００度（好ましくは２００〜３５０度）とする。本工程により、組成物中の溶媒を揮発させ、又は化学的に分散剤を除去し、組成物の樹脂が硬化収縮することで、導電体の融合と融着を加速する。本工程は、酸素雰囲気、窒素雰囲気又は空気雰囲気で行う。特に、組成物の溶媒が除去されやすい酸素雰囲気下で行うことが好適であるが、加熱温度、雰囲気、時間により該導電層には、有機物で形成されるバインダーが残存する。
【００７７】
本実施の形態では、第３の導電層３０２は、数ｎｍの銀粒子が分散された組成物（以下「Ａｇペースト」という。）を選択的に吐出し、乾燥焼成して、銀を主成分とする導電層を形成する。なお、第３の導電層は、導電体である微粒子が３次元に不規則に重なり合って形成されている。このため、表面は微細な凹凸を有する。また、第３の導電層３０２の加熱温度及びその加熱時間により、複数の微粒子が焼成され粒子の粒径が増大するため、第３の導電層３０２の表面の高低差が大きい層となる。
【００７８】
次に、第２の導電層３０１及び第３の導電層３０２上にゲート絶縁膜として機能する第１の絶縁層３０３、第１の半導体膜３０４、導電性を有する第２の半導体膜３０５を形成する。第１の絶縁層３０３はプラズマＣＶＤ法またはスパッタリング法などの薄膜形成法を用い、窒化シリコン、酸化シリコン、その他の珪素を含む絶縁膜の単層又は積層構造で形成する。また、第１の絶縁層をゲート電極に接する側から、窒化珪素膜（窒化酸化珪素膜）、酸化珪素膜、及び窒化珪素膜（窒化酸化珪素膜）の積層構造とすることが好ましい。この構造では、ゲート電極が、窒化珪素膜と接しているため、酸化による劣化を防止することができる。
【００７９】
また、第１の絶縁層３０３を、液滴吐出法、インクジェット法、スピンコート法、ロールコート法、スロットコート法、ゾルゲル法、又はディップ法に代表される塗布法を用いて絶縁性を有する組成物を用いて形成することができる。絶縁性を有する組成物の代表例としては、無機酸化物の微粒子が分散された組成物、ポリイミド、ポリアミド、ポリエステル、アクリル、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、シリケートＳＯＧ（Ｓｐｉｎ  ｏｎ  Ｇｌａｓｓ）、アルコキシシリケートＳＯＧ、ポリシラザンＳＯＧ、シロキサンポリマー等を適宜用いることができる。
【００８０】
第１の半導体膜３０４としては、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体（ＳＡＳとも表記する）、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有する膜で形成する。特に、０．５ｎｍ〜２０ｎｍの結晶を粒観察することができる微結晶状態はいわゆるマイクロクリスタル（μｃ）と呼ばれている。いずれも、シリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分とし、膜厚が１０〜６０ｎｍの半導体膜を用いることができる。
【００８１】
ＳＡＳは、非晶質構造と結晶構造（単結晶、多結晶を含む）との中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体である。また短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。そして少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領域を観測することができ、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ-1よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また未結合手（ダングリングボンド）の終端化として、ＳＡＳは水素或いはハロゲンを１原子％、又はそれ以上含んでいる。
【００８２】
ＳＡＳは、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。珪化物気体を水素又はフッ素、若しくは水素又はフッ素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種又は複数種の希ガス元素とで希釈して用いることにより、ＳＡＳの形成を容易なものとすることができる。このとき希釈率が１０倍〜１０００倍の範囲となるように、珪化物気体を希釈すると好ましい。またＳｉ2Ｈ6及びＧｅＦ4を用い、ヘリウムガスで希釈する方法を用いてＳＡＳを形成することができる。グロー放電分解による被膜の反応生成は減圧下で行うと好ましく、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行えばよい。グロー放電を形成するための電力は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚの高周波電力を供給すればよい。基板加熱温度は３００度以下が好ましく、１００〜２５０度の基板加熱温度が推奨される。
【００８３】
また、結晶性半導体膜は、非晶質半導体膜又はＳＡＳを、加熱又はレーザ照射により結晶化して形成することができる。また、直接、結晶性半導体膜を形成してもよい。この場合、ＧｅＦ4、又はＦ2等のフッ素ガスと、ＳｉＨ4、又はＳｉ2Ｈ6等のシランガスとを用い、熱又はプラズマを利用して直接結晶性半導体膜を形成することができる。
【００８４】
第２の半導体膜３０５は導電性を有する。ｎチャネル型のＴＦＴを形成する場合には、１５属の元素、代表的にはリンまたはヒ素を添加する。また、ｐチャネルＴＦＴを形成する場合には、１３属の元素、代表的にはボロンを添加する。第２の半導体膜は、珪化物気体にボロン、リン、ヒ素のような１３属又は１５属の元素を有する気体を加えたプラズマＣＶＤ法で成膜する。また、半導体膜を成膜したのち、１３属または１５属の元素を有する組成物を半導体膜上に塗布しレーザビームを照射して導電性を有する第２の半導体膜を形成することができる。レーザビームとしては、公知のパルス発振のレーザ又は連続発振のレーザから射出されるレーザビームを適宜用いる。
【００８５】
次に、第２の半導体膜３０５上に第３のマスクパターン３０６を形成する。第３のマスクパターンは、耐熱性高分子材料を用いて形成することが好ましく、芳香環又は複素環を主鎖にもち、脂肪族部分に少なくとも高極性のヘテロ原子基を含む高分子を液滴吐出により吐出して形成することが好ましい。そのような高分子物質の代表例としてはポリイミド又はポリベンゾイミダゾールなどが挙げられる。ポリイミドを用いる場合には、ポリイミドを含む組成物を、吐出口から第２の半導体膜３０５上に吐出し、２００℃で３０分焼成して形成することができる。
【００８６】
次に、第３のマスクパターン３０６を用いて第２の半導体膜３０５をエッチングし、図３（Ｄ）に示す第１の半導体領域（ソース領域及びドレイン領域、コンタクト層ともいう。）３１１を形成する。この後、第３のマスクパターンを除去する。
【００８７】
第１の半導体膜は、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素ガス、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3などを代表とするフッ素ガス、あるいはＯ2を用いてエッチングすることができる。
【００８８】
次に第１の半導体領域３１１及びその間の第１の半導体膜３０４上に、第４のマスクパターン３１２を形成する。第４のマスクパターンは、第３のマスクパターンと同様の材料を用いて形成することができる。
【００８９】
次に、第４のマスクパターン３１２をマスクとして、第１の半導体膜３０４をエッチングして、図３（Ｅ）に示す第２の半導体領域（チャネル形成領域）３１３を形成する。第２の半導体膜のエッチング条件は、第１の半導体膜のエッチング条件を適用することができる。この後、第４のマスクパターンを、剥離液を用いた処理又は酸素を用いたアッシング処理等により除去する。
【００９０】
なお、第２の半導体領域３１３を、有機半導体材料を用い、印刷法、液滴吐出法などで形成することができる。この場合、上記エッチング工程が必要ないため、工程数を削減することが可能である。本発明に用いる有機半導体材料としては、その骨格が共役二重結合から構成されるπ電子共役の高分子材料が望ましい。代表的には、ポリチオフェン、ポリ（３−アルキルチオフェン）、ポリチオフェン誘導体、ペンタセン等の可溶性の高分子材料を用いることができる。
【００９１】
その他にも本発明に用いることができる有機半導体材料としては、可溶性の前駆体を成膜した後で処理することにより第２の半導体領域を形成することができる材料がある。なお、このような前駆体を用いて形成する有機半導体材料としては、ポリチエニレンビニレン、ポリ（２，５−チエニレンビニレン）、ポリアセチレン、ポリアセチレン誘導体、ポリアリレンビニレンなどがある。
【００９２】
前駆体を有機半導体に変換する際には、加熱処理だけではなく塩化水素ガスなどの反応触媒を添加してもよい。これらの可溶性有機半導体材料を溶解させる代表的な溶媒としては、トルエン、キシレン、クロロベンゼン、ジクロロベンゼン、アニソール、クロロホルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ、シクロヘキサン、ＮＭＰ（Ｎ−メチル−２−ピロリドン）、シクロヘキサノン、２−ブタノン、ジオキサン、ジメチルホルムアミド（ＤＭＦ）または、ＴＨＦ（テトラヒドロフラン）などを適用することができる。
【００９３】
なお、第２の半導体領域３１３に有機半導体を用いた場合、第１の半導体領域３１１の代わりに、ポリアセチレン、ポリアニリン、ＰＥＤＯＴ（ｐｏｌｙ−ｅｔｈｌｙｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎ）、ＰＳＳ（ｐｏｌｙ−ｓｔｙｒｅｎｅｓｕｌｐｈｏｎａｔｅ）のような有機導電性材料で形成される導電層を形成することができる。
【００９４】
また、第１の半導体領域３１１の代わりに、金属元素で形成される導電層を用いることができる。この場合、多くの有機半導体材料がキャリアとして正孔を輸送するｐ型半導体であることからその半導体層とオーミック接触を取るために仕事関数の大きい金属を用いることが望ましい。
【００９５】
具体的には、金や白金、クロム、パラジウム、アルミニウム、インジウム、モリブデン、ニッケル等の金属又は合金等が望ましい。これらの金属又は合金を用いた導電性ペーストを用いて印刷法や液滴吐出法で形成することができる。
【００９６】
さらには、有機半導体材料で形成される第２の半導体領域、有機導電性材料で形成される導電層、及び金属元素で形成される導電層を積層してもよい。
【００９７】
なお、第２の半導体領域がＳＡＳで形成されている場合、本実施の形態のように、ソース領域及びドレイン領域がゲート電極を覆っている構造のほかに、ソース領域及びドレイン領域の端部とゲート電極の端部が一致しているいわゆるセルフアライン構造とすることができる。さらには、ソース領域及びドレイン領域がゲート電極を覆わず、一定の距離を隔てて形成されている構造とすることができる。この構造の場合、オフ電流を低減することができるため、該ＴＦＴを表示装置のスイッチング素子として用いた場合、コントラストを向上させることができる。さらに、第２の半導体領が域複数のゲート電極を覆ういわゆるマルチゲート構造のＴＦＴとしても良い。この場合も、オフ電流を低減することができる。
【００９８】
次に、図３（Ｆ）に示すような開口部３２１を形成する。開口部の形成方法としては、公知のフォトリソグラフィー工程、液滴吐出法を用いて形成したマスクパターンを用いるエッチング法等を適宜用いる。ここでは、図３（Ｅ）に示すように、第２の導電層３０１及び第１の絶縁層３０３が重畳する領域の一部において、第５のマスクパターン３１４を形成し、第５のマスクパターンの外縁に第６のマスクパターン３１５を形成する。第５のマスクパターンは、後に開口部を形成する領域に形成する。第５のマスクパターンとしては、第１のマスクパターンと同様の方法を適宜用いて、塗れ性の低い材料を所定の領域に形成する。また、第６のマスクパターンは第２のマスクパターンと同様の方法を用いて、塗れ性の高い材料を吐出して形成する。次に、第５のマスクパターンを除去して第１の絶縁層３０３の一部を露出する。次に、第６のマスクパターンを用いて、第１の絶縁層３０３の露出した領域を除去して、第２の導電層３０１の一部を露出すると共に、図３（Ｆ）に示すような開口部３２１を形成する。
【００９９】
次に、第１の半導体領域３１１上にソース電極及びドレイン電極として機能する第４の導電層３２２、３２３を、導電性材料を用いて形成する。このとき、第４の導電層の一方（図３（Ｅ）においては、第４の導電層３２３）と第１の導電層とが、開口部３２１において接続する。第４の導電層は、第３の導電層と同様の材料及び形成方法を用いて形成することができる。ここでは、液滴吐出法により数ｎｍの銀粒子が分散された組成物Ａｇペーストを選択的に吐出し、乾燥させて、第４の導電層３２２、３２３を形成する。
【０１００】
次に、第４の導電層３２２、３２３上に、パッシベーション膜を成膜することが好ましい。パッシベーション膜は、プラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、その他の絶縁性材料を用いて形成することができる。
【０１０１】
以上の工程により、表示装置のアクティブマトリクス基板を歩留まり高く作製することができる。
【０１０２】
（実施の形態４）
本実施の形態では、表示装置のアクティブマトリクス基板の作製方法について図４を用いて説明する。本実施の形態では、画素駆動素子としてボトムゲートのチャネル保護型ＴＦＴを用いて説明する。なお、実施の形態１を用いて第２の導電層３０１を形成するがこれに限定されず、実施の形態２を用いることができる。
【０１０３】
図４（Ａ）及び図４（Ｂ）に示すように、実施の形態３と同様の工程により基板１００１上に画素電極として機能する第２の導電層３０１を形成する。この後、第２のマスクパターン１００４を除去する。
【０１０４】
次に、図４（Ｃ）に示すように、実施の形態３と同様に、基板１００１上にゲート電極として機能する第３の導電層３０２を形成した後、第２の導電層３０１及び第３の導電層３０２上にゲート絶縁膜として機能する第１の絶縁層３０３、第１の半導体膜３０４を形成する。次に、第１の半導体膜３０４上であって、且つ第３の導電層３０２に重畳する領域に保護膜４０１を形成する。保護膜４０１の形成方法及び材料は、実施の形態３に示す第３のマスクパターン３０６と同様のものを用いることができる。
【０１０５】
次に、第２の半導体膜（導電性を有する半導体膜）４０５を成膜する。なお、第２の半導体膜４０５は、実施の形態３の第２の半導体膜３０５と同様の材料及び作製方法により形成することができる。次に、第３のマスクパターン４０６を形成する。第３のマスクパターン４０６は、実施の形態３の第３のマスクパターン３０６と同様の材料及び形成方法に形成する。
【０１０６】
次に、第３のマスクパターンを用いて、図４（Ｄ）に示すように、第１の半導体膜および第２の半導体膜をエッチングし、第１の半導体領域４１１及び第２の半導体領域４１３を形成する。この後、第３のマスクパターンを除去する。次に、実施の形態３と同様に開口部３２１を形成する。
【０１０７】
次に、図４（Ｅ）に示すように、第１の半導体領域４１１及び開口部３２１上にソース電極及びドレイン電極として機能する第４の導電層４２２を、導電性材料を用いて形成する。次に、第４の導電層４２２をマスクとして、第１の半導体領域４１１の露出部をエッチングして分断してソース領域及びドレイン領域４１２を形成する。この工程により、保護膜４０１が露出される。
【０１０８】
なお、ソース領域及びドレイン領域の形成方法は、本実施の形態に限られず実施の形態３に示される第１の半導体領域の作製工程を用いても良い。また、本実施の形態のソース領域及びドレイン領域の形成工程を実施の形態３に適用しても良い。
【０１０９】
以上の工程により、表示装置のアクティブマトリクス基板を歩留まり高く作製することができる。
【０１１０】
（実施の形態５）
本実施の形態においては、トップゲートの順スタガ型ＴＦＴを用いた表示装置のアクティブマトリクス基板の作製方法について、図５を用いて説明する。なお、実施の形態１を用いて第２の導電層３０１を形成するがこれに限定されず、実施の形態２を用いることができる。
【０１１１】
図５（Ａ）及び図５（Ｂ）に示すように、実施の形態３と同様の工程により基板１００１上に画素電極として機能する第２の導電層３０１を形成する。この後、第２のマスクパターン１００４を除去する。
【０１１２】
次に、図５（Ｃ）に示すように、基板１００１上にソース電極及びドレイン電極として機能する第３の導電層５０１、５０２を形成する。この材料及び作製方法は、実施の形態３の第３の導電層３０２と同様のものを適宜用いることができる。なお、第３の導電層の一方は、第２の導電層３０１と接続するように形成する。ここでは、第３の導電層５０２と第２の導電層３０１が接続している。
【０１１３】
次に、第３の導電層上に導電性を有する第１の半導体領域５０３、５０４を成膜する。第１の半導体領域５０３、５０４は、実施の形態３の第１の半導体領域３１１と同様の材料及び作製方法を適宜用いる。ここでは、液滴吐出法により、有機導電性材料を所定の場所に吐出して第１の半導体領域を形成する。なお、第１の半導体領域は、ソース領域及びドレイン領域として機能する。
【０１１４】
次に、第２の半導体領域５０５を形成する。
【０１１５】
次に、図５（Ｄ）に示すように、第１の絶縁層５０６、第４の導電層５０７を形成する。第１の絶縁層５０６はゲート絶縁膜として機能するため、実施の形態３の第１の絶縁層３０３と同様の材料及び形成工程により形成する。また、第４の導電層５０７はゲート電極として機能するため、実施の形態３の第３の導電層３０２と同様の材料及び方法で形成する。
【０１１６】
以上の工程により、表示装置のアクティブマトリクス基板を歩留まり高く作製することができる。
【０１１７】
（実施の形態６）
本発明のトップゲートのコプレナー型ＴＦＴを用いた表示装置のアクティブマトリクス基板の作製方法について、図６を用いて説明する。なお、実施の形態１を用いて第３の導電層６１５を形成するがこれに限定されず、実施の形態２を用いることができる。
【０１１８】
図６（Ａ）に示すように、基板１００１上に第１の絶縁層６０１を成膜する。第１の絶縁層６０１は、基板からの不純物が後に形成される半導体領域に拡散するのを防止するためのブロッキング膜として機能する。このため、第１の絶縁層６０１としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜を形成する。下地膜は単層膜または２層以上積層させた構造で形成する。
【０１１９】
次に、第１の絶縁層６０１上に半導体領域６０２を形成する。半導体領域は、非晶質構造を有する半導体膜を公知の手段（スパッタリング法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（パルス発振のレーザから射出されるレーザ光を用いたレーザ結晶化法、熱結晶化法、またはニッケルなどの金属触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜、又は実施の形態３で示したＳＡＳ、ＡＳ等をフォトリソグラフィー工程によりパターニングし、エッチングして形成する。
【０１２０】
また、レーザ結晶化法として、連続発振のレーザを用いてもよい。この場合、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ4レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザを用いる場合には、出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、１０〜２００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。この半導体領域の厚さは２５〜１５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、シリコン、ゲルマニウム、またはシリコン・ゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【０１２１】
また、実施の形態３の第２の半導体領域３１３の材料で列挙した有機半導体材料を用いても良い。
【０１２２】
次に、半導体領域６０２及び第１の絶縁層６０１上にゲート絶縁膜として機能する第２の絶縁層６０３を成膜する。第２の絶縁層６０３としては、実施の形態３に示した第１の絶縁層３０３と同様の材料及び作製方法を用いて形成することができる。
【０１２３】
次に、ゲート電極として機能する第１の導電層６０４を形成する。第１の導電層としては、実施の形態３に示す第３の導電層３０２と同様の材料を用いて形成する。作製方法としては、実施の形態３に示す工程のほかに、ＩＣＰエッチング装置を用い、テーパ状の端部（テーパー部）を有する導電層としてもよい。テーパー部の角度（テーパー角）は基板表面（水平面）とテーパー部の傾斜部とのなす角度として定義する。導電層のテーパー角は、エッチング条件を適宜、選択することによって、５〜４５度の範囲とすることができる。
【０１２４】
次に、図６（Ｂ）に示すように、第１の導電層６０４をマスクとして半導体領域６０２に不純物を添加する。次に、水素を含む絶縁膜を成膜した後、４００〜５５０度に加熱して半導体領域に添加された不純物元素の活性化し、また半導体領域の水素化を行って、不純物領域（ソース領域及びドレイン領域）６１１、６１２を形成する。なお、活性化又は水素化の工程として、加熱処理の代わりに、ＧＲＴＡ法、ＬＲＴＡ法、レーザー・アニール法を用いることもできる。加えて、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結晶化させている場合、活性化と同時にゲッタリングを行うことができる。
【０１２５】
なお、本実施の形態では、シングルゲート構造のＴＦＴを示したが、これに限らずマルチゲート構造のものでもよい。また、セルフアライン構造のＴＦＴを示したが、これに限らず低濃度ドレイン（ＬＤＤ：Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造若しくはＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ）構造のＴＦＴを用いることができる。ＬＤＤ構造は、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。この構造のＴＦＴは、オフ電流値を低減することができる。ＧＯＬＤ構造は、ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた構造であり、ドレイン近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果がある。
【０１２６】
次に、基板上に第２の絶縁層６１３を形成する。第２の絶縁層の材料としては、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシリカガラスに代表されるシロキサンポリマー材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサンポリマー、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーに代表される珪素に結合する水素がメチルやフェニルのような有機基によって置換された有機シロキサンポリマーの絶縁材料を用いることができる。形成方法としては、ＣＶＤ法、塗布法、印刷法等公知の手法を用いて形成する。なお、スピンコート法、ロールコート法、スロットコート法に代表される塗布法で形成することにより、第２の絶縁層の表面を平坦化することが可能であり、後の画素電極を形成するためのマスクを形成する工程に適している。ここでは、塗布法により第２の絶縁層６１３を形成する。
【０１２７】
次に、図６（Ｃ）に示すように、第２の絶縁層６１３上に第２の導電層６１４を形成する。第２の導電層６１４は実施の形態１に示す第１の導電層１００２と同様の材料及び方法により形成する。次に、第２の導電層６１４上に塗れ性の低い材料を用いて第１のマスクパターン１００３を形成した後、第２のマスクパターン１００４を形成する。次に、第１のマスクパターンを除去して第２の導電層６１４の一部を露出した後、第２のマスクパターンを用いて第２の導電層６１４をエッチングして、図６（Ｄ）に示すような第３の導電層６１５を形成する。次に、フォトリソグラフィー工程及びエッチング工程により、第２の絶縁層６１３及び第１の絶縁層６０３の一部を除去して、半導体領域の不純物領域６１１、６１２の一部を露出して、開口部６２１、６２２を形成する。
【０１２８】
次に、図６（Ｅ）に示すように、開口部に第４の導電層６２３、６２４を形成する。第４の導電層６２３、６２４はソース電極及びドレイン電極として機能する。また、第４の導電層の一方は、画素電極として機能する第３の導電層６１５と接続する。
【０１２９】
以上の工程により、表示装置のアクティブマトリクス基板を歩留まり高く作製することができる。
【０１３０】
（実施の形態７）
本実施の形態では、上記実施の形態におけるマスクパターン形成に用いることができる液滴吐出装置について説明する。図９において、基板１９００上において、１つのパネル１９３０が形成される領域を点線で示す。
【０１３１】
図９には、配線等のパターンの形成に用いる液滴吐出装置の一態様を示す。液滴吐出手段１９０５は、ヘッドを有し、ヘッドは複数のノズルを有する。本実施の形態では、十個のノズルが設けられたヘッドを三つ（１９０３ａ、１９０３ｂ、１９０３ｃ）有する場合で説明するが、ノズルの数や、ヘッドの数は処理面積や工程等により設定することができる。
【０１３２】
ヘッドは、制御手段１９０７に接続され、制御手段がコンピュータ１９１０により制御することにより、予め設定されたパターンを描画することができる。描画するタイミングは、例えば、ステージ１９３１上に固定された基板１９００等に形成されたマーカー１９１１を基準点として行えばよい。また、基板１９００の縁を基準点として行ってもよい。これら基準点をＣＣＤなどの撮像手段１９０４で検出し、画像処理手段１９０９にてデジタル信号に変換させる。デジタル変化された信号をコンピュータ１９１０で認識して、制御信号を発生させて制御手段１９０７に送る。このようにパターンを描画するとき、パターン形成面と、ノズルの先端との間隔は、０．１〜５ｃｍ、好ましくは０．１〜２ｃｍ、さらに好ましくは０．１ｃｍ前後とするとよい。このように間隔を短くすることにより、液滴の着弾精度が向上する。
【０１３３】
このとき、基板１９００上に形成されるパターンの情報は記憶媒体１９０８に格納されており、この情報を基にして制御手段１９０７に制御信号を送り、各ヘッド１９０３ａ、１９０３ｂ、１９０３ｃを個別に制御することができる。すなわち、ヘッド１９０３ａ、１９０３ｂ、１９０３ｃが有する各ノズルから異なる材料を有する液滴を吐出することができる。例えばヘッド１９０３ａ、１９０３ｂが有するノズルは絶縁膜材料を有する液滴を吐出し、ヘッド１９０３ｃが有するノズルは導電膜材料を有する液滴を吐出することができる。
【０１３４】
さらに、ヘッドが有する各ノズルを個別に制御することもできる。ノズルを個別に制御することができるため、特定のノズルから異なる組成物を吐出することができる。例えば同一ヘッド１９０３ａに、導電膜材料を有する組成物を吐出するノズルと、絶縁膜材料を有する組成物を吐出するノズルとを設けることができる。
【０１３５】
なお、ノズルは組成物が充填されたタンクと接続されている。
【０１３６】
また、層間絶縁膜の形成工程のように大面積に対して液滴吐出処理を行う場合、層間絶縁膜材料を有する組成物を全ノズルから吐出させるとよい。さらに、複数のヘッドが有する全ノズルから、層間絶縁膜材料を有する組成物を吐出するとよい。その結果、スループットを向上させることができる。もちろん、層間絶縁膜形成工程において、一つのノズルから層間絶縁膜材料を有する組成物を吐出し、複数走査することにより大面積に対して液滴吐出処理を行ってもよい。
【０１３７】
そしてヘッドをジグザグ又は往復させ、大型マザーガラスに対するパターン形成を行うことができる。このとき、ヘッドと基板を相対的に複数回走査させればよい。ヘッドを基板に対して走査するとき、進行方向に対してヘッドを斜めに傾けるとよい。
【０１３８】
ヘッドの幅は、大型マザーガラスから複数のパネルを形成する場合、ヘッドの幅は１つのパネルの幅と同程度とすると好ましい。１つのパネル１９３０が形成される領域に対して一回の走査でパターン形成することができ、高いスループットが期待できるからである。
【０１３９】
また、ヘッドの幅は、パネルの幅より小さくしてもよい。このとき、複数の幅の小さなヘッドを直列に配置し、１つのパネルの幅と同程度としてもよい。複数の幅の小さなヘッドを直列に配置することにより、ヘッドの幅が大きくなるにつれて懸念されるヘッドのたわみの発生を防止することができる。もちろん、幅の小さなヘッドを複数回走査することにより、パターン形成を行ってもよい。
【０１４０】
このような液滴吐出法により組成物を吐出する工程は、減圧下で行うと好ましい。組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が蒸発し、組成物の乾燥と焼成の工程を省略することができるからである。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。また組成物を滴下する工程は、窒素雰囲気中や有機ガス雰囲気中で行ってもよい。
【０１４１】
また、液滴吐出法として、ピエゾ方式を用いることができる。ピエゾ方式は、液滴の制御性に優れインク選択の自由度の高いことからインクジェットプリンターでも利用されている。なお、ピエゾ方式には、ベンダー型、（代表的にはＭＬＰ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｐｉｅｚｏ）タイプ）と、ピストン型（代表的にはＭＬＣｈｉｐ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｈｙｐｅｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｐｉｅｚｏ  Ｓｅｇｍｅｎｔｓ）タイプ）、サイドウォール型、ルーフウォール型がある。また溶液の溶媒によっては、発熱体を発熱させ気泡を生じさせ溶液を押し出すサーマル方式を用いた液滴吐出法でもよい。
【実施例１】
【０１４２】
ここでは、実施の形態１を用いて画素電極として機能する導電層を形成する工程について、図１及び図７を用いて説明する。
【０１４３】
図１（Ａ）に示すように、ガラス基板１００１上にスパッタリング法により第１の導電層１００２を成膜した。ここでは、第１の導電層として酸化珪素を含むＩＴＯを成膜した。
【０１４４】
次に、図１（Ｂ）に示すように、各画素電極の間となる領域に水溶性であるポリビニルアルコール（ＰＶＡ）を液滴吐出法で吐出した。この後、ＣＦ4プラズマをＰＶＡに曝して、塗れ性の低い第１のマスクパターン１００３を形成した。
【０１４５】
次に、図１（Ｃ）に示すように、液滴吐出法によりポリイミドを主成分とするレジストを塗布し、５０〜１５０度で仮焼きして塗れ性の高い第２のマスクパターン１００４を形成した。
【０１４６】
次に、図１（Ｄ）に示すように、純水によって基板表面を洗浄して、第１のマスクパターン１００３を除去した。このときの上面図を図７に示す。図７（Ａ）は、基板の上面を光学顕微鏡を用いて撮影した図であり、図７（Ｂ）は、図７（Ａ）の模式図である。第１のマスクパターンであるＰＶＡが除去され、第１の導電層７０２上に第２のマスクパターン７０１が設けられていることが分かる。
【０１４７】
次に、１６０〜２５０度で第２のマスクパターンを本焼成した後、該第２のマスクパターンを用いて第１の導電層の一部をエッチングして、画素電極として機能する第２の導電層１００６を形成した。
【実施例２】
【０１４８】
ここでは、実施の形態２を用いて画素電極として機能する導電層を形成する工程について、図２及び図８を用いて説明する。
【０１４９】
図２（Ａ）に示すように、ガラス基板１００１上にスパッタリング法により第１の導電層１００２を成膜した。ここでは、第１の導電層として酸化珪素を含むＩＴＯを用いて成膜した。
【０１５０】
次に、図２（Ｂ）に示すように、各画素電極の間となる領域に液滴吐出法でフッ素シランカップリング剤を吐出した。この後、５０〜１５０度で焼成して、フッ素シランカップリング剤を定着させて、塗れ性の低い第１のマスクパターン１０１１を形成した。
【０１５１】
次に、図２（Ｃ）に示すように、液滴吐出法によりポリイミドを主成分とするレジストを塗布し、１６０〜２５０度で焼成して塗れ性の高い第２のマスクパターン１０１２を形成した。
【０１５２】
次に、図２（Ｄ）に示すように、酸素を用いたアッシングにより第１のマスクパターンを除去した。このときの上面図を図８に示す。図８（Ａ）は、基板の上面を光学顕微鏡を用いて撮影した図であり、図８（Ｂ）は、図８（Ａ）の模式図である。第１のマスクパターンであるフッ素シランカップリング剤が除去され、第１の導電層７１２上に第２のマスクパターン７１１が設けられていることが分かる。
【０１５３】
次に、該第２のマスクパターンを用いて第１の導電層の一部をエッチングして、画素電極として機能する第２の導電層１０１４を形成した。
【実施例３】
【０１５４】
次に、アクティブマトリクス基板及びそれを有する表示パネルの作製方法について図１０〜図１４を用いて説明する。本実施例では、表示パネルとして液晶表示パネルを用いて説明する。図１４は、アクティブマトリクス基板の平面図であり、接続端子部のＡ−Ｂ及び画素部のＣ−Ｄに対応する縦断面構造を図１０〜１３に模式的に示す。また、本実施例においては、実施の形態２を用いて第２の導電層を形成するがこれに限定されず、実施の形態１を用いることができる。
【０１５５】
図１０（Ａ）に示すように、基板８００表面を４００度で酸化して膜厚１００ｎｍの絶縁膜８０１を形成する。この絶縁膜は、後に形成する導電膜のエッチングストッパー膜の機能を果たす。次に、絶縁膜８０１上に第１の導電膜を形成する。ここでは、基板８００として、旭硝子社製ＡＮ１００ガラス基板を用い、第１の導電層８０２として、スパッタリング法により膜厚１１０ｎｍの酸化珪素を含むインジウム錫酸化物（ＩＴＯ）を成膜する。
【０１５６】
次に、液滴吐出法により第１のマスクパターン８０３を形成する。次に、液滴吐出法により第２のマスクパターン８０４を形成する。第１のマスクパターン８０３は、塗れ性の低い材料、ここではフッ素シランカップリング剤をアルコール溶媒に溶解した組成物を液滴吐出法によって吐出する。第２のマスクパターン８０４は、ポリイミドを液滴吐出法により吐出し、２００度３０分加熱して焼成して形成する。
【０１５７】
次に、図１０（Ｂ）に示すように、第１のマスクパターン８０３を酸素を用いたアッシングにより除去した後、第２のマスクパターン８０４で覆われていない第１の導電層８０２をエッチングして除去する。次に、第２のマスクパターン８０４を除去して、第２の導電層８０５を形成する。
【０１５８】
次に、図１０（Ｃ）に示すように、第３の導電層８０６を成膜する。第３の導電層の材料としては、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ等の金属、又は該金属窒化物を用いて形成する。第３の導電層８０６は、第２の導電層と接して酸化物を形成しにくい導電性材料を用いることが好ましい。第３の導電層の形成方法としては、ＣＶＤ法、スパッタリング法、蒸着法等を適宜用いる。ここでは、第３の導電層８０６としてスパッタリング法によりタングステン膜を形成する。
【０１５９】
次に、図１０（Ｄ）に示すように、第３のマスクパターン８０７〜８０９を形成する。第３のマスクパターン８０７〜８０９は、後に形成されるゲート配線層、ゲート電極層及び接続導電層上に吐出する。
【０１６０】
次に、第３のマスクパターンを用いて第３の導電層８０６の一部をエッチングして、ゲート配線層８１１、ゲート電極層８１２、及び接続導電層８１３を形成する。この後、第３のマスクパターンを、剥離液を用いて剥離する。ここでは、第３のマスクパターンとして液滴吐出法によりポリイミドを用いて第３のマスクパターンを形成する。
【０１６１】
次に、図１１（Ａ）に示すように、プラズマＣＶＤ法によりゲート絶縁膜８１４を成膜する。ゲート絶縁膜８１４としては、４００度で加熱したチャンバーでＳｉＨ4とＮ2Ｏ（流量比ＳｉＨ4：Ｎ2Ｏ＝１：２００）を用いたプラズマＣＶＤ法により、膜厚１１０ｎｍの酸化窒化珪素膜（Ｈ：１．８％，  Ｎ：２．６％，  Ｏ：６３．９％，  Ｓｉ：３１．７％）を成膜する。
【０１６２】
次に、第１の半導体膜８１５及びｎ型を呈する第２の半導体膜８１６を成膜する。第１の半導体膜８１５としては、プラズマＣＶＤ法により膜厚１５０ｎｍのアモルファスシリコン膜を成膜する。次に、アモルファスシリコン膜の表面の酸化膜を除去した後、第２の半導体膜８１６として、シランガスとフォスフィンガスを用いて膜厚５０ｎｍのセミアモルファスシリコン膜を成膜する。
【０１６３】
次に、第２の半導体膜上に第４のマスクパターン８１７、８１８を形成する。ここでは、ポリイミドを液滴吐出法により第２の半導体膜上に吐出し、２００度３０分加熱して第４のマスクパターンを形成する。第４のマスクパターン８１７、８１８は、後の第１の半導体領域が形成される領域上に吐出する。
【０１６４】
次に、図１１（Ｂ）に示すように、第４のマスクパターンを用いて第２の半導体膜８１６をエッチングして第１の半導体領域（ソース領域及びドレイン領域、コンタクト層）８２１、８２２を形成する。第２の半導体膜を、流量比がＣＦ4：Ｏ2＝１０：９の混合ガスを用いてエッチングする。この後、第４のマスクパターン８１７、８１８を剥離液を用いて剥離する。
【０１６５】
次に、第１の半導体領域８２１、８２２及びその間に形成されている第１の半導体膜８１５を覆う第５のマスクパターン８２３を形成する。第５のマスクパターンは、第４のマスクパターンと同様の材料及び手法により形成する。第５のマスクパターンを用いて、第１の半導体膜８１５をエッチングして、図１１（Ｃ）に示すような第２の半導体領域８３１を形成すると共にゲート絶縁膜８１４の一部を露出する。第１の半導体膜を、流量比がＣＦ4：Ｏ2＝１０：９の混合ガスを用いてエッチングした後、酸素を用いたアッシングを行う。この後、第５のマスクパターン８２３を剥離液を用いて剥離する。
【０１６６】
次に、図１２（Ａ）に示すように、第６のマスクパターン８３２を形成する。第６のマスクパターンは、液滴吐出法によりゲート絶縁膜８１４と接続導電層８１３とが重畳する領域及び接続端子部に、塗れ性の低い組成物を吐出する。ここでは、塗れ性の低い組成物として、フッ素シランカップリング剤をアルコール溶媒に溶解した組成物を用いる。第６のマスクパターン８３２は、後のドレイン電極と接続導電層８１３とが接続する領域にコンタクトホールを形成するために用いる第７のマスクパターンを形成するための保護膜である。また、第７のマスクパターンは接続端子部の導電層を露出するための保護膜でもある。
【０１６７】
次に、第７のマスクパターン８３３を形成する。第７のマスクパターンは、第１のコンタクトホールを形成するためのマスクであり、ポリイミドを液滴吐出法により吐出し、２００度で３０分加熱して形成する。このとき、第６のマスクパターン８３２は塗れ性が低い材料で形成されており、第７のマスクパターン８３３は塗れ性の高い材料で形成されているため、第６のマスクパターンが形成される領域には、第７のマスクパターン８３３は形成されない。
【０１６８】
次に、酸素アッシングにより第６のマスクパターン８３２を除去してゲート絶縁膜８１４の一部を露出する。次に、第７のマスクパターン８３３を用いて、露出されたゲート絶縁膜の一部をエッチングする。ここでは、ゲート絶縁膜は、ＣＨＦ3を用いてエッチングする。この後、酸素アッシング及び剥離液を用いたエッチングにより第７のマスクパターンを剥離する。
【０１６９】
次に、図１２（Ｂ）に示すように、第４の導電層８４１、８４２を液滴吐出法で形成する。第４の導電層８４１、８４２は、後のソース配線層及びドレイン配線層となる。ここでは、第４の導電層８４１は第１の半導体領域８２１と接続するように形成し、第４の導電層８４２は、第１の半導体領域８２２及び接続導電層８１３に接続するように形成する。ここでは、第４の導電層８４１、８４２は、Ａｇ（銀）粒子が分散された組成物を吐出し、１００度３０分加熱して乾燥した後、酸素濃度１０％の雰囲気中で２３０度１時間加熱して焼成する。
【０１７０】
第２の導電層８０５は、接続導電層８１３と接続している。接続導電層８１３は、第４の導電層８４２と接続しているため、第２の導電層８０５と第４の導電層８４２とは、電気的に接続している。本実施例においては、第４の導電層８４２は銀（Ａｇ）で形成されており、第２の導電層８０５は酸化珪素を含むＩＴＯで形成されているが、これらが直接接続していないため銀が酸化されず、コンタクト抵抗を高めずとも、第２の導電層８０５と第４の導電層８４２とを電気的に接続することができる。
【０１７１】
以上の工程により、アクティブマトリクス基板を形成することができる。なお、図１２（Ｂ）の縦断面構造Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図１４に示すので同時に参照する。
【０１７２】
次に、図１２（Ｃ）に示すように、保護膜８４３を成膜する。保護膜は、シリコンターゲット、及びスパッタリングガスとしてアルゴン並びに窒素（流量比Ａｒ：Ｎ2＝１：１）を用いたスパッタリング法により、膜厚１００ｎｍの窒化珪素膜を成膜する。
【０１７３】
次に、保護膜８４３を覆うように印刷法やスピンコート法により、絶縁膜を成膜し、ラビングを行って配向膜８７２を形成する。なお、配向膜８７２は、斜方蒸着法により形成することもできる。
【０１７４】
次に、図１３（Ａ）に示すように、画素部の周辺の領域に液滴吐出法により閉ループ状のシール材８７３を形成する。ディスペンサ式（滴下式）により、シール材８７３で形成された閉ループ内側に、液晶材料を滴下する。
【０１７５】
ここで、図１５を用いて、液晶材料を滴下する工程を示す。図１５（Ａ）は、ディスペンサ２７０１によって液晶材料を滴下する工程の斜視図であり、図１５（Ｂ）は、図１５（Ａ）のＡ―Ｂにおける断面図である。
【０１７６】
シール材２７０２で囲まれた画素部２７０３を覆うように液晶材料２７０４をディスペンサ２７０１から滴下、または、吐出させている。ディスペンサ２７０１を移動させてもよいし、ディスペンサ２７０１を固定し、基板２７００を移動させることによって液晶層を形成することができる。また、複数のディスペンサ２７０１を設置して、同時に複数の画素部に液晶材料を滴下してもよい。
【０１７７】
図１５（Ｂ）に示すように、シール材２７０２で囲まれた領域のみに選択的に液晶材料２７０４を吐出させることができる。
【０１７８】
次に、図１３（Ａ）に示すように、真空中で、配向膜８８３及び第２の画素電極（対向電極）８８２が設けられた対向基板８８１とアクティブマトリクス基板とを貼り合わせ、紫外線硬化を行って、液晶材料が充填された液晶層８８４を形成する。
【０１７９】
シール材８７３には、フィラーが混入されていてもよく、さらに、対向基板８８１にはカラーフィルタや遮蔽膜（ブラックマトリクス）などが形成されていても良い。また、液晶層８８４を形成する方法として、ディスペンサ式（滴下式）の代わりに、対向基板を貼り合わせてから毛細管現象を用いて液晶材料を注入するディップ式（汲み上げ式）を用いることができる。
【０１８０】
また、ここでは画素部に液晶材料を滴下したが、対向基板側に液晶材料を滴下した後、画素部を有する基板を貼り合わせても良い。
【０１８１】
次に、図１３（Ｂ）に示すように、ゲート配線層８１１、ソース配線層（図示しない）それぞれの端部上に絶縁膜が形成されている場合、該絶縁膜を除去した後、導電層８８５を介してＦＰＣ（ゲート配線層に接続されるＦＰＣ８８６、ソース配線層に接続される接続端子は図示せず。）を貼り付ける。さらに、各配線層と接続端子との接続部を封止樹脂で封止することが好ましい。この構造により、断面部からの水分が画素部に侵入し、劣化することを防ぐことができる。以上の工程により、液晶表示パネルを形成することができる。
【０１８２】
以上の工程により液晶表示パネルを作製することができる。なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、ＦＰＣとソース配線（ゲート配線）の間または画素部に設けてもよい。この場合、上記したＴＦＴと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン又はソース配線層とを接続することにより、静電破壊を防止することができる。
【０１８３】
なお、実施の形態１乃至実施の形態７のいずれをも本実施例に適用することができる。
【実施例４】
【０１８４】
本実施例では、表示パネルとして発光表示パネルの作製方法について図１７〜図１９を用いて説明する。画素部の平面構造を図１９に示し、図１７、図１８は、図１９の画素部のＡ−Ｂ、及びＣ−Ｄに対応する縦断面構造を模式的に示したものである。また、本実施例においては、実施の形態２を用いて第１の導電層を形成するがこれに限定されず、実施の形態１を用いることができる。
【０１８５】
図１７（Ａ）に示すように、基板２００１上に第１の絶縁層２００２を膜厚１００〜１０００ｎｍで形成する。ここでは、第１の絶縁層として、プラズマＣＶＤ法を用いた膜厚１００ｎｍの酸化シリコン膜と減圧熱ＣＶＤ法を用いた膜厚４８０ｎｍの酸化シリコン膜を積層させて形成する。
【０１８６】
次に、非晶質半導体膜を膜厚１０〜１００ｎｍで形成する。ここでは減圧熱ＣＶＤ法を用いて膜厚５０ｎｍの非晶質シリコン膜を形成する。次に、この非晶質半導体膜を結晶化させる。本実施例では、非晶質シリコン膜にレーザ光を照射して結晶性シリコン膜を形成する。次に、結晶性シリコン膜の不要な部分を除去して半導体領域２００３、２００４を形成する。次に、ゲート絶縁膜として機能する第２の絶縁層２００５を形成する。ここでは、第２の絶縁層２００５として、ＣＶＤ法により酸化珪素膜を成膜する。
【０１８７】
次いで、ＴＦＴのチャネル領域となる領域にｐ型またはｎ型の不純物元素を低濃度に添加するチャネルドープ工程を全面または選択的に行う。このチャネルドープ工程は、ＴＦＴしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。もちろん、質量分離を行うイオンインプランテーション法を用いてもよい。
【０１８８】
次に、第１の導電層を形成し、パターニング及びエッチングを行ってゲート電極として機能する第２の導電層２００６〜２００８、および容量配線として機能する第２の導電層２００９を形成する。ここでは、ここでは、第２の導電層２００６〜２００９としてスパッタリング法を用い、ＴａＮ膜とＷ膜との積層からなる導電膜を形成する。
【０１８９】
次いで、第２の導電層２００６〜２００９をマスクとして自己整合的にリンを半導体領域に添加して、低濃度不純物領域２０１０ａ、２０１１ａ、２０１１ｂ、２０１２ａ、２０１３ａ、２０１３ｂ、２０１４ａと高濃度不純物領域２０１０〜２０１４を形成する。低濃度不純物領域のリンの濃度が、１×１０16〜５×１０18ａｔｏｍｓ／ｃｍ3（代表的には３×１０17〜３×１０18ａｔｏｍｓ／ｃｍ3）、高濃度不純物領域のリンの濃度が１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3（代表的には２×１０20〜５×１０20ａｔｏｍｓ／ｃｍ3）となるように調整する。なお、半導体領域２００３、２００４のうち、第２の導電層２００６〜２００８と重なる領域はチャネル形成領域となる。
【０１９０】
次いで、第２の導電層２００６〜２００９を覆う第３の絶縁層２０１５を形成する。ここでは、水素を含む絶縁膜を成膜する。この後、半導体領域に添加された不純物元素の活性化および半導体領域の水素化を行う。ここでは、水素を含む絶縁膜としては、ＰＣＶＤ法により得られる窒化酸化珪素膜（ＳｉＮＯ膜）を用いる。
【０１９１】
次いで、半導体領域に達する開口部を形成した後、第３の導電層を形成する。第３の導電層としては、ソース配線２０２１、第１の接続配線２０２２、電源線２０２３、第２の接続配線２０２４を形成する。本実施例ではＴｉ膜と、１〜２０％のニッケルを含むアルミニウム膜と、Ｔｉ膜をスパッタ法で連続して形成した３層構造の積層膜を成膜した後、所望の形状にエッチングして第３の導電層を形成する。
【０１９２】
次に、図１７（Ｂ）に示すように、第４の絶縁層２０３１を形成する。第４の絶縁層としては、平坦化が可能な絶縁層が好ましい。平坦化が可能な絶縁層としては、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）を塗布して形成する。また、これらの積層構造とすることもできる。また、平坦化膜に用いる他の膜としては、塗布法によって得られるアルキル基を含むＳｉＯｘ膜からなる絶縁膜、例えばシリカガラスに代表される無機シロキサンポリマー、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどに代表される有機シロキサンポリマーを用いて形成された絶縁膜を用いることができる。シロキサンポリマーの一例としては、東レ製塗布絶縁膜材料であるＰＳＢ−Ｋ１、ＰＳＢ−Ｋ３１や触媒化成製塗布絶縁膜材料であるＺＲＳ−５ＰＨが挙げられる。ここではアクリル樹脂を成膜する。なお、第４の絶縁層として、黒色顔料、色素などの可視光を吸収する材料を溶解又は分散させてなる有機材料を用いることで、後に形成される発光素子の迷光の吸収が第４の絶縁層に吸収され、各画素のコントラスト向上が可能である。
【０１９３】
次に、第４の絶縁層に公知のフォトリソグラフィー及びエッチングにより第４の絶縁層に開口部を設けると共に、半導体領域２００４の一部（高濃度不純物領域）を露出する。次に、第４の導電層２０３２を形成する。第４の導電層２０３２としては、反射導電膜と透明導電膜を積層して成膜する。ここでは、１〜２０％のニッケルを含むアルミニウム膜と酸化珪素を有するＩＴＯをスパッタリング法で積層する。なお、１〜２０％のニッケルを含むアルミニウムは、酸化物であるＩＴＯと接しても電蝕しないため好ましい。
【０１９４】
次に、液滴吐出法により第１のマスクパターン２０３３を形成する。次に、液滴吐出法により第２のマスクパターン２０３４を形成する。第１のマスクパターン２０３３は、塗れ性の低い材料、ここではフッ素シランカップリング剤をアルコール溶媒に溶解した組成物を液滴吐出法によって吐出し形成する。第２のマスクパターン２０３４は、ポリイミドを液滴吐出法により吐出し、２００度３０分加熱して焼成して形成する。
【０１９５】
次に、図１８（Ａ）に示すように、第１のマスクパターン２０３３を酸素を用いたアッシングにより除去した後、第２のマスクパターン２０３４で覆われていない第４の導電層２０３２をエッチングして除去する。次に、第２のマスクパターン２０３４を除去して、第５の導電層２０３５を形成する。第５の導電層２０３５は、第１の画素電極として機能する。
【０１９６】
次に、第５の導電層２０３５の端部を覆って、隔壁（バンク、障壁、土手などとも呼ばれる）となる第５の絶縁層２０４１を形成する。第５の絶縁層は、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）を膜厚０．８μｍ〜１μｍの範囲で用いる。第５の絶縁層２０４１として、感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。
【０１９７】
また、第５の絶縁層２０４１として、上記有機材料に、色素、黒色顔料等の可視光を吸収する材料を溶解又は分散、遮光性を有する絶縁物としてもよい。例えば、富士フィルムオーリン社製ＣＯＬＯＲ  ＭＯＳＡＩＣ  ＣＫ（商品名）のような材料を用いる。この場合、第５の絶縁層は、ブラックマトリックスとして機能するため、後に形成される発光素子からの迷光を吸収することができる。この結果、各素のコントラストが向上する。さらには、第４の絶縁層２０３１も遮光性を有する絶縁物で設けることによって、第５の絶縁層２０４１とのトータルで遮光の効果を得ることができる。
【０１９８】
次に、蒸着法、塗布法、液滴吐出法などにより、第５の導電層２０３５表面及び第５の絶縁層２０４１の端部上に発光物質を含む層２０４２を形成する。この後、発光物質を含む層２０４２上に、第２の画素電極として機能する第６の導電層２０４３を形成する。ここでは、酸化珪素を含むＩＴＯをスパッタリング法により成膜する。この結果、第５の導電層２０３５、発光物質を含む層２０４２、及び第６の導電層２０４３により発光素子を形成することができる。発光素子を構成する導電層及び、発光物質を含む層の各材料は適宜選択し、各膜厚も調整する。
【０１９９】
なお、発光物質を含む層２０４２を形成する前に、大気圧中で２００℃の熱処理を行い第５の絶縁層２０４１中若しくはその表面に吸着している水分を除去する。また、減圧下で２００〜４００℃、好ましくは２５０〜３５０℃に熱処理を行い、そのまま大気に晒さずに発光物質を含む層２０４２を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。
【０２００】
発光物質を含む層２０４２は、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、その分子数から低分子有機化合物、デンドリマー、オリゴマー等に代表される中分子有機化合物、高分子有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせても良い。
【０２０１】
電荷注入輸送物質のうち、特に電子輸送性の高い物質としては、例えばトリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ3）、トリス（５−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ3）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ2）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等が挙げられる。
【０２０２】
また、正孔輸送性の高い物質としては、例えば４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）などの芳香族アミン（即ち、ベンゼン環−窒素の結合を有する）の化合物が挙げられる。
【０２０３】
また、電荷注入輸送物質のうち、特に電子注入性の高い物質としては、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ2）等のようなアル
カリ金属又はアルカリ土類金属の化合物が挙げられる。また、この他、Ａｌｑ3のような電子輸送性の高い物質とマグネシウム（Ｍｇ）のようなアルカリ土類金属との混合物であってもよい。
【０２０４】
電荷注入輸送物質のうち、正孔注入性の高い物質としては、例えば、モリブデン酸化物（ＭｏＯx）やバナジウム酸化物（ＶＯx）、ルテニウム酸化物（ＲｕＯx）、タングステン酸化物（ＷＯx）、マンガン酸化物（ＭｎＯx）等の金属酸化物が挙げられる。また、この他、フタロシアニン（略称：Ｈ2Ｐｃ）や銅フタロシアニン（ＣｕＰｃ）等のフタロシアニンの化合物が挙げられる。
【０２０５】
発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルター（着色層）を設けた構成とすることで、色純度の向上や、画素部の鏡面化（映り込み）の防止を図ることができる。画素の光放射側にフィルター（着色層）を設けることで、従来必要であるとされていた円偏光版などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部（表示画面）を見た場合に起こる色調の変化を低減することができる。
【０２０６】
発光層を形成する発光材料には様々な材料がある。低分子有機発光材料では、４−（ジシアノメチレン）２−メチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔ−ブチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル）］−４Ｈ−ピラン（略称：ＤＣＪＴＢ）、ペリフランテン、２，５−ジシアノ−１，４−ビス［２−（１０−メトキシ−１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ3）、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）や９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）等を用いることができる。また、この他の物質でもよい。
【０２０７】
一方、高分子有機発光材料は低分子に比べて物理的強度が高く、素子の耐久性が高い。また塗布法により成膜することが可能であるので、素子の作製が比較的容易である。高分子有機発光材料を用いた発光素子の構造は、低分子有機発光材料を用いたときと基本的には同じであり、陰極、発光物質を含む層、陽極となる。しかし、高分子有機発光材料を用いた発光物質を含む層を形成する際には、低分子有機発光材料を用いたときのような積層構造を形成させることは難しく、多くの場合２層構造となる。具体的には、陰極、発光層、正孔輸送層、陽極という構造である。
【０２０８】
発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子の発光材料は、ポリパラフェニレンビニレン、ポリパラフェニレン、ポリチオフェン、ポリフルオレンが挙げられる。
【０２０９】
ポリパラフェニレンビニレン発光材料には、ポリ（パラフェニレンビニレン）  ［ＰＰＶ］  の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン）  ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン発光材料には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン発光材料には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン発光材料には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。
【０２１０】
なお、正孔輸送性の高分子有機発光材料を、陽極と発光性の高分子有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の発光材料との積層が可能である。正孔輸送性の高分子有機発光材料としては、ＰＥＤＯＴとアクセプター材料としてのショウノウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡＮＩ］とアクセプター材料としてのポリスチレンスルホン酸［ＰＳＳ］の混合物等が挙げられる。
【０２１１】
また、発光層は単色又は白色の発光を呈する構成とすることができる。白色発光材料を用いる場合には、画素の光放射側に特定の波長の光を透過するフィルター（着色層）を設けた構成としてカラー表示を可能にすることができる。
【０２１２】
白色に発光する発光層を形成するには、例えば、Ａｌｑ3、部分的に赤色発光色素であるナイルレッドをドープしたＡｌｑ3、ｐ−ＥｔＴＡＺ、ＴＰＤ（芳香族ジアミン）を蒸着法により順次積層することで白色を得ることができる。また、スピンコートを用いた塗布法により発光層を形成する場合には、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層として作用するポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）を全面に塗布、焼成し、その後、発光層として作用する発光中心色素（１，１，４，４−テトラフェニル−１，３−ブタジエン（ＴＰＢ）、４−ジシアノメチレン−２−メチル−６−（ｐ−ジメチルアミノ−スチリル）−４Ｈ−ピラン（ＤＣＭ１）、ナイルレッド、クマリン６など）をドープしたポリビニルカルバゾール（ＰＶＫ）溶液を全面に塗布、焼成すればよい。
【０２１３】
発光層は単層で形成することもでき、ホール輸送性のポリビニルカルバゾール（ＰＶＫ）に電子輸送性の１，３，４−オキサジアゾール誘導体（ＰＢＤ）を分散させてもよい。また、３０ｗｔ％のＰＢＤを電子輸送剤として分散し、４種類の色素（ＴＰＢ、クマリン６、ＤＣＭ１、ナイルレッド）を適当量分散することで白色発光が得られる。ここで示した白色発光が得られる発光素子の他にも、発光層の材料を適宜選択することによって、赤色発光、緑色発光、または青色発光が得られる発光素子を作製することができる。
【０２１４】
さらに、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他の発光性の画素を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に三重項励起材料を適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
【０２１５】
三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第三遷移列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の８〜１０属に属する元素を有する化合物を用いることも可能である。
【０２１６】
以上に掲げる発光物質を含む層を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
【０２１７】
上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光装置の信頼性を向上させることができる。
【０２１８】
次に、発光素子を覆って、水分の侵入を防ぐ透明保護層２０４４を形成する。透明保護層２０４４としては、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸化窒化珪素膜（ＳｉＮＯ膜（組成比Ｎ＞Ｏ）またはＳｉＯＮ膜（組成比Ｎ＜Ｏ））、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）などを用いることができる。
【０２１９】
以上の工程により、発光表示パネルを作製することができる。なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線層（ゲート配線層）の間または画素部に設けてもよい。この場合、上記したＴＦＴと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン配線層又はソース配線層とを接続することにより、静電破壊を防止することができる。
【０２２０】
なお、実施の形態１乃至実施の形態７のいずれをも本実施例に適用することができる。また、表示パネルとして実施例３及び実施例４において、液晶表示パネル及び発光表示パネルを例に挙げて説明したが、これに限られるものではなく、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等のアクティブ型表示パネルに、本発明を適宜適用することができる。
【実施例５】
【０２２１】
上記実施例において適用可能な発光素子の形態を、図２０を用いて説明する。
【０２２２】
図２０（Ａ）は第１の画素電極１１を透光性の酸化物導電性材料で形成した例であり、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成している。その上に正孔注入層若しくは正孔輸送層４１、発光層４２、電子輸送層若しくは電子注入層４３を積層した発光物質を含む層１６を設けている。第２の画素電極１７は、ＬｉＦやＭｇＡｇなどアルカリ金属又はアルカリ土類金属を含む第１の電極層３３とアルミニウムなどの金属材料で形成する第２の電極層３４で形成している。この構造の画素は、図中に矢印で示したように第１の画素電極１１側から光を放射することが可能となる。
【０２２３】
図２０（Ｂ）は第２の画素電極１７から光を放射する例を示し、第１の画素電極１１はアルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第１の電極層３５と、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する第２の電極層３２で形成している。その上に正孔注入層若しくは正孔輸送層４１、発光層４２、電子輸送層若しくは電子注入層４３を積層した発光物質を含む層１６を設けている。第２の画素電極１７は、ＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成するが、いずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、第２の画素電極１７から光を放射することが可能となる。
【０２２４】
図２０（Ｅ）は、両方向、即ち第１の画素電極及び第２の画素電極から光を放射する例を示し、第１の画素電極１１に、透光性を有し且つ仕事関数の大きい導電膜を用い、第２の画素電極１７に、透光性を有し且つ仕事関数の小さい導電膜を用いる。代表的には、第１の画素電極１１を、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成し、第２の画素電極１７を、それぞれ１００ｎｍ以下の厚さのＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成すればよい。
【０２２５】
図２０（Ｃ）は第１の画素電極１１から光を放射する例を示し、かつ、発光物質を含む層を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４１の順に積層した構成を示している。第２の画素電極１７は、発光物質を含む層１６側から酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する第２の電極層３２、アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第１の電極層３５で形成している。第１の画素電極１１は、ＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成するが、いずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、第１の画素電極１１から光を放射することが可能となる。
【０２２６】
図２０（Ｄ）は第２の画素電極１７から光を放射する例を示し、かつ、発光物質を含む層１６を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４１の順に積層した構成を示している。第１の画素電極１１は図２０（Ａ）と同様な構成とし、膜厚は発光物質を含む層１６で発光した光を反射可能な程度に厚く形成している。第２の画素電極１７は、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で構成している。この構造において、正孔注入層４１を無機物である金属酸化物（代表的には酸化モリブデン若しくは酸化バナジウム）で形成することにより、第２の画素電極層１７を形成する際に導入される酸素が供給されて正孔注入性が向上し、駆動電圧を低下させることができる。
【０２２７】
図２０（Ｆ）は、両方向、即ち第１の画素電極及び第２の画素電極から光を放射する例を示し、第１の画素電極１１に、透光性を有し且つ仕事関数の小さい導電膜を用い、第２の画素電極１７に、透光性を有し且つ仕事関数の大きい導電膜を用いる。代表的には、第１の画素電極１１を、それぞれ１００ｎｍ以下の厚さのＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成し、第２の画素電極１７を、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成すればよい。
【実施例６】
【０２２８】
上記実施例で示す発光表示パネルの画素の等価回路図、及びその動作構成について、図２１を用いて説明する。発光表示パネルの動作構成は、ビデオ信号がデジタルの表示装置において、画素に入力されるビデオ信号が電圧で規定されるのものと、電流で規定されるものとがある。ビデオ信号が電圧によって規定されるものには、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が電流によって規定されるものには、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流が一定のもの（ＣＣＣＣ）とがある。本実施例では、ＣＶＣＶ動作をする画素を図２１（Ａ）及び（Ｂ）用いて説明する。また、ＣＶＣＣ動作をする画素を図２１（Ｃ）〜（Ｆ）を用いて説明する。
【０２２９】
図２１（Ａ）及び（Ｂ）に示す画素は、列方向に信号線３７１０及び電源線３７１１、行方向に走査線３７１４が配置される。また、スイッチング用ＴＦＴ３７０１、駆動用ＴＦＴ３７０３、容量素子３７０２及び発光素子３７０５を有する。
【０２３０】
なお、スイッチング用ＴＦＴ３７０１及び駆動用ＴＦＴ３７０３は、オンしているときは線形領域で動作する。また駆動用ＴＦＴ３７０３は発光素子３７０５に電圧を印加するか否かを制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましく、本実施例ではｐチャネル型ＴＦＴとして形成する。また駆動用ＴＦＴ３７０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。また、駆動用ＴＦＴ３７０３のチャネル幅Ｗとチャネルと長Ｌの比（Ｗ／Ｌ）は、ＴＦＴの移動度にもよるが１〜１０００であることが好ましい。Ｗ／Ｌが大きいほど、ＴＦＴの電気特性が向上する。
【０２３１】
図２１（Ａ）、（Ｂ）に示す画素において、スイッチング用ＴＦＴ３７０１は、画素に対するビデオ信号の入力を制御するものであり、スイッチング用ＴＦＴ３７０１がオンとなると、画素内にビデオ信号が入力される。すると、容量素子３７０２にそのビデオ信号の電圧が保持される。
【０２３２】
図２１（Ａ）において、電源線３７１１がＶｓｓで発光素子３７０５の対向電極がＶｄｄの場合、即ち図２０（Ｃ）及び（Ｄ）の場合、発光素子の対向電極は陽極であり、駆動用ＴＦＴ３７０３に接続される電極は陰極である。この場合、駆動用ＴＦＴ３７０３の特性バラツキによる輝度ムラを抑制することが可能である。
【０２３３】
図２１（Ａ）において、電源線３７１１がＶｄｄで発光素子３７０５の対向電極がＶｓｓの場合、即ち図２０（Ａ）及び（Ｂ）の場合、発光素子の対向電極は陰極であり、駆動用ＴＦＴ３７０３に接続される電極は陽極である。この場合、Ｖｄｄより電圧の高いビデオ信号を信号線３７１０に入力することにより、容量素子３７０２にそのビデオ信号の電圧が保持され、駆動用ＴＦＴ３７０３が線形領域で動作するので、ＴＦＴのバラツキによる輝度ムラを改善することが可能である。
【０２３４】
図２１（Ｂ）に示す画素は、ＴＦＴ３７０６と走査線３７１５を追加している以外は、図２１（Ａ）に示す画素構成と同じである。
【０２３５】
ＴＦＴ３７０６は、新たに配置された走査線３７１５によりオン又はオフが制御される。ＴＦＴ３７０６がオンとなると、容量素子３７０２に保持された電荷は放電し、ＴＦＴ３７０３がオフとなる。つまり、ＴＦＴ３７０６の配置により、強制的に発光素子３７０５に電流が流れない状態を作ることができる。そのためＴＦＴ３７０６を消去用ＴＦＴと呼ぶことができる。従って、図２１（Ｂ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、発光のデューティ比を向上することが可能となる。
【０２３６】
上記動作構成を有する画素において、発光素子３７０５の電流値は、線形領域で動作する駆動用ＴＦＴ３７０３により決定することができる。上記構成により、ＴＦＴの特性のバラツキを抑制することが可能であり、ＴＦＴ特性のバラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
【０２３７】
次に、ＣＶＣＣ動作をする画素を図２１（Ｃ）〜（Ｆ）を用いて説明する。図２１（Ｃ）に示す画素は、図２１（Ａ）に示す画素構成に、電源線３７１２、電流制御用ＴＦＴ３７０４が設けられている。
【０２３８】
図２１（Ｅ）に示す画素は、駆動用ＴＦＴ３７０３のゲート電極が、行方向に配置された電源線３７１２に接続される点が異なっており、それ以外は図２１（Ｃ）に示す画素と同じ構成である。つまり、図２１（Ｃ）、（Ｅ）に示す両画素は、同じ等価回路図を示す。しかしながら、列方向に電源線３７１２が配置される場合（図２１（Ｃ））と、行方向に電源線３７１２が配置される場合（図２１（Ｅ））とでは、各電源線は異なるレイヤーの導電膜で形成される。ここでは、駆動用ＴＦＴ３７０３のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図２１（Ｃ）、（Ｅ）として分けて記載する。
【０２３９】
なお、スイッチング用ＴＦＴ３７０１は線形領域で動作し、駆動用ＴＦＴ３７０３は飽和領域で動作する。また駆動用ＴＦＴ３７０３は発光素子３７０５に流れる電流値を制御する役目を有し、電流制御用ＴＦＴ３７０４は飽和領域で動作し発光素子３７０５に対する電流の供給を制御する役目を有する。
【０２４０】
図２１（Ｄ）及び（Ｆ）示す画素はそれぞれ、図２１（Ｃ）及び（Ｅ）に示す画素に、消去用ＴＦＴ３７０６と走査線３７１５を追加している以外は、図２１（Ｃ）及び（Ｅ）に示す画素構成と同じである。
【０２４１】
なお、図２１（Ａ）及び（Ｂ）に示される画素でも、ＣＶＣＣ動作をすることは可能である。また、図２１（Ｃ）〜（Ｆ）に示される動作構成を有する画素は、図２１（Ａ）及び（Ｂ）と同様に、発光素子の電流の流れる方向によって、Ｖｄｄ及びＶｓｓを適宜変えることが可能である。
【０２４２】
上記構成を有する画素は、電流制御用ＴＦＴ３７０４が線形領域で動作するために、電流制御用ＴＦＴ３７０４のＶｇｓの僅かな変動は、発光素子３７０５の電流値に影響を及ぼさない。つまり、発光素子３７０５の電流値は、飽和領域で動作する駆動用ＴＦＴ３７０３により決定することができる。上記構成により、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
【０２４３】
特に、非晶質半導体等を有する薄膜トランジスタを形成する場合、駆動用ＴＦＴの半導体膜の面積を大きくすると、ＴＦＴのバラツキの低減が可能であるため好ましい。このため、図２１（Ａ）及び図２１（Ｂ）に示す画素は、ＴＦＴの数が少ないため開口率を増加させることが可能である。
【０２４４】
なお、容量素子３７０２を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などで、まかなうことが可能な場合には、容量素子３７０２を設けなくてもよい。
【０２４５】
また、薄膜トランジスタの半導体領域が非晶質半導体膜で形成される場合は、しきい値がシフトしやすいため、しきい値を補正する回路を画素内又は画素周辺に設けることが好ましい。
【０２４６】
このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にＴＦＴが設けられているため低電圧駆動でき、有利であると考えられている。一方、一列毎にＴＦＴが設けられるパッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にＴＦＴが設けられていないため、高開口率となる。
【０２４７】
また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
【０２４８】
以上のように、多様な画素回路を採用することができる。
【実施例７】
【０２４９】
本実施例では、上記実施例に示した表示パネルへの駆動回路の実装について、図２３を用いて説明する。
【０２５０】
図２３（Ａ）に示すように、画素部１４０１の周辺に信号線駆動回路１４０２、及び走査線駆動回路１４０３ａ、１４０３ｂを実装する。図２３（Ａ）では、信号線駆動回路１４０２、及び走査線駆動回路１４０３ａ、１４０３ｂ等として、公知の異方性導電接着剤、及び異方性導電フィルムを用いた実装方法、ＣＯＧ方式、ワイヤボンディング方法、半田バンプを用いたリフロー処理等により、基板１４００上にＩＣチップ１４０５を実装する。ここでは、ＣＯＧ方式を用いる。そして、ＦＰＣ（フレキシブルプリントサーキット）１４０６を介して、ＩＣチップと外部回路とを接続する。
【０２５１】
また、図２３（Ｂ）に示すように、ＳＡＳや結晶性半導体でＴＦＴを形成する場合、画素部１４０１と走査線駆動回路１４０３ａ、１４０３ｂ等を基板上に一体形成し、信号線駆動回路１４０２等を別途ＩＣチップとして実装する場合がある。図２３（Ｂ）において、信号線駆動回路１４０２として、ＣＯＧ方式により、基板１４００上にＩＣチップ１４０５を実装する。そして、ＦＰＣ１４０６を介して、ＩＣチップと外部回路とを接続する。
【０２５２】
さらに、図２３（Ｃ）に示すように、ＣＯＧ方式に代えて、ＴＡＢ方式により信号線駆動回路１４０２等を実装する場合がある。そして、ＦＰＣ１４０６を介して、ＩＣチップと外部回路とを接続する。図２３（Ｃ）において、信号線駆動回路をＴＡＢ方式により実装しているが、走査線駆動回路をＴＡＢ方式により実装してもよい。
【０２５３】
ＩＣチップをＴＡＢ方式により実装すると、基板に対して画素部を大きく設けることができ、狭額縁化を達成することができる。
【０２５４】
ＩＣチップは、シリコンウェハを用いて形成するが、ＩＣチップの代わりにガラス基板上に回路を形成したＩＣ（以下、ドライバＩＣと表記する）を設けてもよい。ＩＣチップは、円形のシリコンウェハからＩＣチップを取り出すため、母体基板形状に制約がある。一方ドライバＩＣは、母体基板がガラスであり、形状に制約がないため、生産性を高めることができる。そのため、ドライバＩＣの形状寸法は自由に設定することができる。例えば、ドライバＩＣの長辺の長さを１５〜８０ｍｍとして形成すると、ＩＣチップを実装する場合と比較し、必要な数を減らすことができる。その結果、接続端子数を低減することができ、製造上の歩留まりを向上させることができる。
【０２５５】
ドライバＩＣは、基板上に形成された結晶質半導体を用いて形成することができ、結晶質半導体は連続発振型のレーザ光を照射することで形成するとよい。連続発振型のレーザ光を照射して得られる半導体膜は、結晶欠陥が少なく、大粒径の結晶粒を有する。その結果、このような半導体膜を有するトランジスタは、移動度や応答速度が良好となり、高速駆動が可能となり、ドライバＩＣに好適である。
【実施例８】
【０２５６】
本実施例では、表示モジュールについて説明する。ここでは、表示モジュールの一例として、液晶モジュールを、図１６を用いて示す。
【０２５７】
アクティブマトリクス基板１６０１と対向基板１６０２とが、シール材１６００により固着され、それらの間には画素部１６０３と液晶層１６０４とが設けられ表示領域を形成している。
【０２５８】
着色層１６０５は、カラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。アクティブマトリクス基板１６０１と対向基板１６０２との外側には、偏光板１６０６、１６０７が配設されている。また、偏光板１６０６の表面には、保護膜１６１６が形成されており、外部からの衝撃を緩和している。
【０２５９】
アクティブマトリクス基板１６０１に設けられた接続端子１６０８には、ＦＰＣ１６０９を介して配線基板１６１０が接続されている。ＦＰＣ又は接続配線には画素駆動回路（ＩＣチップ、ドライバＩＣ等）１６１１が設けられ、配線基板１６１０には、コントロール回路や電源回路などの外部回路１６１２が組み込まれている。
【０２６０】
冷陰極管１６１３、反射板１６１４、及び光学フィルム１６１５はバックライトユニットであり、これらが光源となって液晶表示パネルへ光を投射する。液晶パネル、光源、配線基板、ＦＰＣ等は、ベゼル１６１７で保持及び保護されている。
【０２６１】
なお、実施の形態１乃至実施の形態７のいずれをも本実施例に適用することができる。
【実施例９】
【０２６２】
本実施例では、表示モジュールの一例として、発光表示モジュールの外観について、図２２を用いて説明する。図２２（Ａ）は、第１の基板と、第２の基板との間を第１のシール材１２０５及び第２のシール材によって封止されたパネルの上面図であり、図２２（Ｂ）は、図２２（Ａ）のＡ−Ａ’における断面図に相当する。
【０２６３】
図２２（Ａ）において、点線で示された１２０１は信号線（ソース線）駆動回路、１２０２は画素部、１２０３は走査線（ゲート線）駆動回路である。本実施例において、信号線駆動回路１２０１、画素部１２０２、及び走査線駆動回路１２０３は第１のシール材及び第２のシール材で封止されている領域内にある。第１のシール材としては、フィラーを含む粘性の高いエポキシ樹脂を用いるのが好ましい。また、第２のシール材としては、粘性の低いエポキシ樹脂を用いるのが好ましい。また、第１のシール材１２０５及び第２のシール材はできるだけ水分や酸素を透過しない材料であることが望ましい。
【０２６４】
また、画素部１２０２と第１のシール材１２０５との間に、乾燥剤を設けてもよい。さらには、画素部において、走査線又は信号線上に乾燥剤を設けてもよい。乾燥剤としては、酸化カルシウム（ＣａＯ）や酸化バリウム（ＢａＯ）等のようなアルカリ土類金属の酸化物のような化学吸着によって水（Ｈ2Ｏ）を吸着する物質を用いるのが好ましい。但し、これに限らずゼオライトやシリカゲル等の物理吸着によって水を吸着する物質を用いても構わない。
【０２６５】
また、透湿性の高い樹脂に乾燥剤の粒状の物質を含ませた状態で第２の基板１２０４に固定することができる。ここで、透湿性の高い樹脂としては、例えば、エステルアクリレート、エーテルアクリレート、エステルウレタンアクリレート、エーテルウレタンアクリレート、ブタジエンウレタンアクリレート、特殊ウレタンアクリレート、エポキシアクリレート、アミノ樹脂アクリレート、アクリル樹脂アクリレート等のアクリル樹脂を用いることができる。この他、ビスフェノールＡ型液状樹脂、ビスフェノールＡ型固形樹脂、含ブロムエポキシ樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡＤ型樹脂、フェノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリジシルアミン樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。また、この他の物質を用いても構わない。また、例えばシロキサンポリマー、ポリイミド、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、等の無機物等を用いてもよい。
【０２６６】
乾燥剤を走査線と重畳する領域に設けることで、また、透湿性の高い樹脂に乾燥剤の粒状の物質を含ませた状態で第２の基板に固定することで、開口率を低下せずに表示素子への水分の侵入及びそれに起因する劣化を抑制することができる。
【０２６７】
なお、１２１０は、信号線駆動回路１２０１及び走査線駆動回路１２０３に入力される信号を伝送するための接続配線であり、外部入力端子となるＦＰＣ（フレキシブルプリント配線）１２０９から、接続配線を介してビデオ信号やクロック信号を受け取る。
【０２６８】
次に、断面構造について図２２（Ｂ）を用いて説明する。第１の基板１２００上には駆動回路及び画素部１２０２が形成されており、ＴＦＴを代表とする半導体素子を複数有している。駆動回路として信号線駆動回路１２０１を示す。なお、信号線駆動回路１２０１はｎチャネル型ＴＦＴ１２２１とｐチャネル型ＴＦＴ１２２２とを組み合わせたＣＭＯＳ回路で形成される。
【０２６９】
本実施例においては、同一基板上に信号線駆動回路、走査線駆動回路、及び画素部のＴＦＴが形成されている。このため、発光表示装置の容積を縮小することができる。
【０２７０】
また、画素部１２０２はスイッチング用ＴＦＴ１２１１と、駆動用ＴＦＴ１２１２とそのドレインに電気的に接続された反射性を有する導電膜からなる第１の画素電極（陽極）１２１３を含む複数の画素により形成される。
【０２７１】
また、これらのＴＦＴ１２１１、１２１２、１２２１、１２２２の層間絶縁膜１２２０としては、実施の形態６の第２の絶縁層６１３と同様の材料を用いて形成することができる。
【０２７２】
また、第１の画素電極（陽極）１２１３の両端には絶縁物（バンク、隔壁、障壁、土手などと呼ばれる）１２１４が形成される。絶縁物１２１４上に形成する膜の被覆率（カバレッジ）を良好なものとするため、絶縁物１２１４の上端部または下端部に曲率を有する曲面が形成されるようにする。また、絶縁物１２１４を窒化アルミニウム膜、窒化酸化アルミニウム膜、炭素を主成分とする薄膜、または窒化珪素膜からなる保護膜（平坦化層）で覆ってもよい。また、絶縁物１２１４として、黒色顔料、色素などの可視光を吸収する材料を溶解又は分散させてなる有機材料を用いることで、後に形成される発光素子からの迷光を吸収することができる。この結果、各素のコントラストが向上する。また、層間絶縁膜１２２０も遮光性を有する絶縁物で設けることによって、絶縁物１２１４とのトータルで遮光の効果を得ることができる。
【０２７３】
また、第１の画素電極（陽極）１２１３上には、有機化合物材料の蒸着を行い、発光物質を含む層１２１５を選択的に形成する。
【０２７４】
発光物質を含む層１２１５は実施例５に示される構造を適宜用いることができる。
【０２７５】
こうして、第１の画素電極（陽極）１２１３、発光物質を含む層１２１５、及び第２の画素電極（陰極）１２１６からなる発光素子１２１７が形成される。発光素子１２１７は、第２の基板１２０４側に発光する。
【０２７６】
また、発光素子１２１７を封止するために保護積層１２１８を形成する。保護積層は、第１の無機絶縁膜と、応力緩和膜と、第２の無機絶縁膜との積層からなっている。次に、保護積層１２１８と第２の基板１２０４とを、第１のシール材１２０５及び第２のシール材１２０６で接着する。なお、第２のシール剤を実施例３の図１５に示す液晶を滴下する装置のように、シール剤を滴下する装置を用いて滴下することが好ましい。シール剤をディスペンサから滴下、又は吐出させてシール剤をアクティブマトリクス基板上に塗布した後、真空中で、第２の基板とアクティブマトリクス基板とを貼り合わせ、紫外線硬化を行って封止することができる。
【０２７７】
なお、第２の基板１２０４表面には、偏光板１２２５が固定され、偏光板１２２５表面には、１／２λ又は１／４λ若しくはその両方の位相差板１２２９及び反射防止膜１２２６が設けられている。また、第２の基板１２０４から順に、１／２λ又は１／４λ若しくはその両方の位相差板１２２９、偏光板１２２５を順次設けてもよい。位相差板及び偏光板を設けることにより、外光が画素電極で反射することを防止することが可能である。なお、第１の画素電極１２１３及び第２の画素電極１２１６を透光性又は半透光性を有する導電膜で形成し、層間絶縁膜１２２０を可視光を吸収する材料、又は可視光を吸収する材料を溶解又は分散させてなる有機材料を用いて形成すると、各画素電極で外光が反射しないため、位相差板及び偏光板を用いなくとも良い。
【０２７８】
接続配線１２０８とＦＰＣ１２０９とは、異方性導電膜又は異方性導電樹脂１２２７で電気的に接続されている。さらに、各配線層と接続端子との接続部を封止樹脂で封止することが好ましい。この構造により、断面部からの水分が発光素子に侵入し、劣化することを防ぐことができる。
【０２７９】
なお、第２の基板１２０４と、保護積層１２１８との間には、不活性ガス、例えば窒素ガスを充填した空間を有してもよい。水分や酸素の侵入の防止を高めることができる。
【０２８０】
画素部１２０２と偏光板１２２５の間に着色層を設けることができる。この場合、画素部に白色発光が可能な発光素子を設け、ＲＧＢを示す着色層を別途第２の基板１２０４を設けることでフルカラー表示することができる。また、画素部に青色発光が可能な発光素子を設け、色変換層などを別途設けることによってフルカラー表示することができる。さらには、各画素部、赤色、緑色、青色の発光を示す発光素子を形成し、且つ第２の基板１２０４に着色層を用いることもできる。このような表示モジュールは、各ＲＢＧの色純度が高く、高精細な表示が可能となる。
【０２８１】
また、第１の基板１２００又は第２の基板１２０４の一方、若しくは両方にフィルム又は樹脂等の基板を用いて発光表示モジュールを形成してもよい。このように対向基板を用いず封止すると、表示装置の軽量化、小型化、薄膜化を向上させることができる。
【０２８２】
なお、実施の形態１乃至実施の形態７のいずれをも本実施例に適用することができる。また、表示モジュールとして液晶表示モジュール及び発光表示モジュールの例を示したが、これに限られるものではなく、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の表示モジュールに適宜適用することができる。
【実施例１０】
【０２８３】
上記実施例に示される表示装置を筺体に組み込むことによって様々な電子機器を作製することができる。電子機器としては、テレビジョン装置、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。ここでは、これらの電子機器の代表例としてテレビジョン装置を及びそのブロック図をそれぞれ図２４及び図２５に、デジタルカメラを図２６に示す。
【０２８４】
図２４は、アナログのテレビジョン放送を受信するテレビジョン装置の一般的な構成を示す図である。図２４において、アンテナ１１０１で受信されたテレビ放送用の電波は、チューナ１１０２に入力される。チューナ１１０２は、アンテナ１１０１より入力された高周波テレビ信号を希望受信周波数に応じて制御された局部発振周波数の信号と混合することにより、中間周波数（ＩＦ）信号を生成して出力する。
【０２８５】
チューナ１１０２により取り出されたＩＦ信号は、中間周波数増幅器（ＩＦアンプ）１１０３により必要な電圧まで増幅された後、映像検波回路１１０４によって映像検波されると共に、音声検波回路１１０５によって音声検波される。映像検波回路１１０４により出力された映像信号は、映像処理回路１１０６により、輝度信号と色信号とに分離され、さらに所定の映像信号処理が施されて映像信号となり、本発明の表示装置、代表的には液晶表示装置、発光表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の映像出力部１１０８に出力される。なお、表示装置に液晶表示装置を用いたものは、液晶テレビジョンとなり、発光表示装置を用いたものはＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）テレビジョンとなる。また、他の表示装置を用いた場合も同様である。
【０２８６】
また、音声検波回路１１０５により出力された信号は、音声処理回路１１０７により、ＦＭ復調などの処理が施されて音声信号となり、適宜増幅されてスピーカ等の音声出力部１１０９に出力される。
【０２８７】
なお、本発明を用いたテレビジョン装置は、ＶＨＦ帯やＵＨＦ帯などの地上波放送、ケーブル放送、又はＢＳ放送などのアナログ放送に対応するものに限らず、地上波デジタル放送、ケーブルデジタル放送、又はＢＳデジタル放送に対応するものであっても良い。
【０２８８】
図２５はテレビジョン装置を前面方向から見た斜視図であり、筐体１１５１、表示部１１５２、スピーカ部１１５３、操作部１１５４、ビデオ入力端子１１５５等を含む。また、図２４に示すような構成となっている。
【０２８９】
表示部１１５２は、図２４の映像出力部１１０８の一例であり、ここで映像を表示する。
【０２９０】
スピーカ部１１５３は、図２４の音声出力部の一例であり、ここで音声を出力する。
【０２９１】
操作部１１５４は、電源スイッチ、ボリュームスイッチ、選局スイッチ、チューナースイッチ、選択スイッチ等が設けられており、該ボタンの押下によりテレビジョン装置の電源のＯＮ／ＯＦＦ、映像の選択、音声の調整、及びチューナの選択等を行う。なお、図示していないが、リモートコントローラ型操作部によって、上記の選択を行うことも可能である。
【０２９２】
ビデオ入力端子１１５５は、ＶＴＲ、ＤＶＤ、ゲーム機等の外部からの映像信号をテレビジョン装置に入力する端子である。
【０２９３】
本実施例で示されるテレビジョン装置を壁掛け用テレビジョン装置の場合、本体背面に壁掛け用の部位が設けられている。
【０２９４】
テレビジョン装置の表示部に本発明の表示装置を用いることにより、低コストで、スループットや歩留まり高く作製することができる。このため、壁掛けテレビジョン装置、鉄道の駅や空港などにおける情報表示板や、街頭における広告表示板など特に大面積の表示媒体を安価に製造することが可能である。
【０２９５】
図２６（Ａ）及び図２６（Ｂ）は、デジタルカメラの一例を示す図である。図２６（Ａ）は、デジタルカメラの前面方向から見た斜視図、図２６（Ｂ）は、後面方向から見た斜視図である。図２６（Ａ）において、デジタルカメラには、リリースボタン１３０１、メインスイッチ１３０２、ファインダー窓１３０３、フラッシュ１３０４、レンズ１３０５、鏡胴１３０６、筺体１３０７が備えられている。
【０２９６】
また、図２６（Ｂ）において、ファインダー接眼窓１３１１、モニター１３１２、操作ボタン１３１３が備えられている。
【０２９７】
リリースボタン１３０１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
【０２９８】
メインスイッチ１３０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。
【０２９９】
ファインダー窓１３０３は、デジタルカメラの前面のレンズ１３０５の上部に配置されており、図２６（Ｂ）に示すファインダー接眼窓１３１１から撮影する範囲やピントの位置を確認するための装置である。
【０３００】
フラッシュ１３０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。
【０３０１】
レンズ１３０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）等の撮像
素子が設けられている。
【０３０２】
鏡胴１３０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ１３０５を手前に移動させる。また、携帯時は、レンズ１３０５を沈胴させてコンパクトにする。なお、本実施例においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体１３０７内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
【０３０３】
ファインダー接眼窓１３１１は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
【０３０４】
操作ボタン１３１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
【０３０５】
本発明の表示装置をモニターに用いることにより、デジタルカメラを低コストで、スループットや歩留まり高く作製することが可能である。
【図面の簡単な説明】
【０３０６】
【図１】本発明に係る画素電極の作製工程を説明する断面図。
【図２】本発明に係る画素電極の作製工程を説明する断面図。
【図３】本発明に係る表示装置のアクティブマトリクス基板の作製工程を説明する断面図。
【図４】本発明に係る表示装置のアクティブマトリクス基板の作製工程を説明する断面図。
【図５】本発明に係る表示装置のアクティブマトリクス基板の作製工程を説明する断面図。
【図６】本発明に係る表示装置のアクティブマトリクス基板の作製工程を説明する断面図。
【図７】本発明に係る画素電極を形成するためのマスクパターンを説明する上面図。
【図８】本発明に係る画素電極を形成するためのマスクパターンを説明する上面図。
【図９】本発明適用可能な液滴吐出装置を説明する図。
【図１０】本発明に係る表示装置のアクティブマトリクス基板の作製工程を説明する断面図。
【図１１】本発明に係る表示装置のアクティブマトリクス基板の作製工程を説明する断面図。
【図１２】本発明に係る表示装置のアクティブマトリクス基板の作製工程を説明する断面図。
【図１３】本発明に係る表示装置のアクティブマトリクス基板置の作製工程を説明する断面図。
【図１４】本発明に係る表示装置のアクティブマトリクス基板の作製工程を説明する上面図。
【図１５】本発明に適用することのできる液晶滴下方法を説明する図。
【図１６】本発明に係る液晶表示モジュールの構成を説明する図。
【図１７】本発明に係る表示装置のアクティブマトリクス基板の作製工程を説明する断面図。
【図１８】本発明に係る表示装置のアクティブマトリクス基板の作製工程を説明する断面図。
【図１９】本発明に係る表示装置のアクティブマトリクス基板の作製工程を説明する上面図。
【図２０】本発明の発光表示パネルに適用できる発光素子の構成を説明する断面図。
【図２１】本発明に適用可能な画素の等価回路を説明する図。
【図２２】本発明に係る発光表示モジュールの構成を説明する図。
【図２３】本発明に係る表示装置の駆動回路の実装方法を説明する上面図。
【図２４】電子機器の構成を説明するブロック図。
【図２５】電子機器の一例を説明する図。
【図２６】電子機器の一例を説明する図。
【図２７】塗れ性の低い領域及び塗れ性の高い領域の接触角を説明する図。
【図１】
2005346043.tif 000003
【図２】
2005346043.tif 000004
【図３】
2005346043.tif 000005
【図４】
2005346043.tif 000006
【図５】
2005346043.tif 000007
【図６】
2005346043.tif 000008
【図７】
2005346043.tif 000009
【図８】
2005346043.tif 000010
【図９】
2005346043.tif 000011
【図１０】
2005346043.tif 000012
【図１１】
2005346043.tif 000013
【図１２】
2005346043.tif 000014
【図１３】
2005346043.tif 000015
【図１４】
2005346043.tif 000016
【図１５】
2005346043.tif 000017
【図１６】
2005346043.tif 000018
【図１７】
2005346043.tif 000019
【図１８】
2005346043.tif 000020
【図１９】
2005346043.tif 000021
【図２０】
2005346043.tif 000022
【図２１】
2005346043.tif 000023
【図２２】
2005346043.tif 000024
【図２３】
2005346043.tif 000025
【図２４】
2005346043.tif 000026
【図２５】
2005346043.tif 000027
【図２６】
2005346043.tif 000028
【図２７】
2005346043.tif 000029