(57)【要約】【課題】簡易な方法で、溝部の内側面をテーパー形状にすることができる半導体装置の製造方法を提供すること。【解決手段】本発明の半導体装置の製造方法は、（１）半導体基板１上に、溝部７を有する第１の酸化膜３を形成し、（２）得られた基板上に、ＨＤＰ−ＣＶＤ法によって第２の酸化膜９を堆積して、前記溝部７をその内側面が底方向に狭くなるテーパー形状にし、（３）第２の酸化膜９をエッチバックすることからなる。【選択図】図１
2005317755.tif 000002
【特許請求の範囲】
【請求項１】
（１）半導体基板上に、溝部を有する第１の酸化膜を形成し、
（２）得られた基板上に、ＨＤＰ−ＣＶＤ法によって第２の酸化膜を堆積して、前記溝部をその内側面が底方向に狭くなるテーパー形状にし、
（３）第２の酸化膜をエッチバックすることからなる、テーパー形状の溝部を有する半導体装置の製造方法。
【請求項２】
工程（１）は、半導体基板上に第１の酸化膜を形成し、その上にレジストパターンを形成し、そのパターンをマスクとして第１の酸化膜をエッチングすることにより、溝部を有する第１の酸化膜を形成する工程である請求項１に記載の製造方法。
【請求項３】
工程（１）で形成される第１の酸化膜の溝部は、その内側面が基板表面に対して実質的に垂直である請求項１に記載の製造方法。
【請求項４】
工程（３）で、第２の酸化膜は、所望の膜厚まで、エッチバックされる請求項１に記載の製造方法。
【請求項５】
第１及び第２の酸化膜は、シリコン酸化膜、シリコンオキシナイトライド膜又はシリコンナイトライド膜である請求項１に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。特に、本発明は、半導体装置において配線その他の目的で設けられる溝部を特定形態に形成する方法に関する。
【背景技術】
【０００２】
酸化膜のテーパー形状を実現するためには、酸化膜上にマスクフォトレジストパターンを形成後、ウエットエッチの等方性を利用したテーパー形状の実現（従来技術１）、ドライエッチでのレジストと酸化膜のエッチング比がほぼ同じ条件を使ってレジストを後退させることによるテーパー形状の実現（従来技術２）、およびドライエッチでの側壁デポ性の高い条件を使ったテーパー形状の実現（従来技術３）方法が用いられる。
【０００３】
以下、図２〜５を用いて、上記３つの従来技術について説明する。
【０００４】
１）従来技術１
図２（ａ）に示すように、シリコン基板２１上に酸化膜２３を形成後、フォトリソグラフィー技術により酸化膜２３上にレジストマスクパターン２５を形成する。次に、図２（ｂ）に示すように、ウェットエッチングにて酸化膜２３をエッチングする。ウエットエッチは等方性エッチのためレジストマスクの下の酸化膜も横方向にエッチングされ、テーパー形状を実現する。
【０００５】
しかしながらウエットエッチでは酸化膜２３の膜種によりテーパー角度が決まってしまい、テーパー角度の制御が行なえず、またテーパー角度が小さくなりやすい欠点がある。  この問題を解決するために、特許文献１に記載されるように、図３（ａ）で示すように酸化膜２３表面をエッチングしないガスのプラズマによって、酸化膜２３を表面処理し、図３（ｂ）で示すように、酸化膜２３上にレジストマスクパターン２５を形成、その後、図３（ｃ）で示すように、弗酸系のエッチング液によるウェットエッチングすることにより、テ−パ−を精度良くつけることができるようにする方法も提案されている。しかし、ウエット量が多くなると、レジストと酸化膜２３界面の密着性低下の為、マスクフォトレジスト２５の倒れ、飛びが発生して、微細な幅のパターン形成には不向きであり、ウエットエッチを用いない技術が必要である。
【０００６】
２）従来技術２
図４（ａ）に示すように、シリコン基板２１上に酸化膜２３の形成後、フォトリソグラフィー技術により酸化膜２３上にレジストマスクパターン２５を形成する。次に、図４（ｂ）に示すように、ドライエッチングにて酸化膜２３をエッチングする。ただしエッチング条件としてレジスト２５と酸化膜２３のエッチング比がほぼ同じになる条件を用いる。これにより酸化膜２３のエッチング時、マスクレジスト２５側壁が後退していくため、酸化膜２３側壁がテーパー形状となる。
【０００７】
ドライエッチを用いた方法では、レジスト２５と酸化膜２３のエッチング比がほぼ同じ条件を使ったときは、レジスト２５と酸化膜２３のエッチング比を変化させることによりテーパー角度の可変が可能である。ただしエッチ量が多くなれば、レジスト２５の後退量も多くなり、高アスペクト比で微細なパターン形成には不向きである。マスクに対して、仕上がりが、大きくなるような技術が必要である。
【０００８】
３）従来技術３
図５（ａ）に示すように、シリコン基板２１上に酸化膜２３を形成後、フォトリソグラフィー技術により酸化膜２３上にレジストマスクパターン２５を形成する。次に、図５（ｂ）に示すように、ドライエッチングにて酸化膜２３をエッチングする。ただしエッチング条件として側壁デポ性の高い条件を用いる。これにより酸化膜２３のエッチング時、酸化膜２３の側壁にポリマー付着しながらエッチングが進むため、酸化膜２３の側壁がテーパー形状となる。
【０００９】
ドライエッチでの側壁デポ性の高い条件を使ったときは、フォトパターン幅に対して加工対象の酸化膜が広がるため、マスクフォトパターンの倒れ、マスクフォトパターン後退によるマスクの消失は起こらない。さらに、エッチング条件により多少のテーパー角度の可変は可能であるという利点がある。しかし、溝部の幅によって、側壁のポリマーのつき方が変わるため、テーパー角度が安定しない。さらに、ドライエッチ条件のデポ性が高いため、エッチチャンバー内壁にポリマーの付着が多く、そこから発生するガスの影響を受けやすく、条件の再現性が問題になる。テーパー角度が安定し、かつ、エッチ条件の再現性のよい技術が必要である。
【特許文献１】特開昭５８−３１５３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、係る事情に鑑みてなされたものであり、簡易な方法で、溝部の内側面をテーパー形状にすることができる半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【００１１】
本発明の半導体装置の製造方法は、（１）半導体基板上に、溝部を有する第１の酸化膜を形成し、（２）得られた基板上に、ＨＤＰ−ＣＶＤ法によって第２の酸化膜を堆積して、前記溝部をその内側面が底方向に狭くなるテーパー形状にし、（３）第２の酸化膜をエッチバックすることからなる。
【発明の効果】
【００１２】
ＨＤＰ−ＣＶＤ法とは、ＣＶＤ法による成膜と、スパッタ法によるエッチングを同時に行う技術である。この際、スパッタ法によるエッチングは、膜表面へのスパッタイオンの入射角度が、例えば５０度になるときに最も速く進む。本発明は、このＨＤＰ−ＣＶＤ法の性質を利用するものである。
【００１３】
ＨＤＰ−ＣＶＤ法によると、溝部の縁周辺がエッチングされながら、第２の酸化膜が形成される。第２の酸化膜を形成する際に、溝部の内側面は、テーパー形状になる。この状態で、第２の酸化膜をエッチバックすると、溝部の形状がほぼ維持されたまま、酸化膜の膜厚が減少する。従って、本発明によれば、テーパー形状の溝部を有する酸化膜を所望の厚さで形成することができる。
【００１４】
本発明によれば、ＨＤＰ−ＣＶＤ法を行う条件を適宜調節することにより、テーパー角度を調節することができる。また、ＨＤＰ−ＣＶＤ法を用いるので、テーパー角度は、溝部の幅に実質的に依存しない。
【発明を実施するための最良の形態】
【００１５】
本発明の半導体装置の製造方法は、（１）半導体基板上に、溝部を有する第１の酸化膜を形成し、（２）得られた基板上に、ＨＤＰ−ＣＶＤ法によって第２の酸化膜を堆積して、前記溝部をその内側面が底方向に狭くなるテーパー形状にし、（３）第２の酸化膜をエッチバックすることからなる。
【００１６】
１．半導体基板上に、溝部を有する第１の酸化膜を形成する工程
半導体基板は、シリコン基板などからなる。第１の酸化膜は、シリコン酸化膜、シリコンオキシナイトライド膜又はシリコンナイトライド膜などからなる。第１の酸化膜は、ＣＶＤ法などで形成することができる。
【００１７】
溝部は、例えば、第１の酸化膜上にレジストパターンを形成し、そのパターンをマスクとして第１の酸化膜をエッチングすることにより形成することができる。溝部は、例えば、その内側面が基板表面に対して実質的に垂直である。また、溝部の内側面は、テーパー形状であってもよい。例えば、溝部をドライエッチングにより形成すると、溝部の内側面は、基板表面に対して実質的に垂直になり、溝部をウェットエッチングにより形成すると、溝部の内側面は、テーパー形状になる。どちらの場合であっても、本発明によれば、所望の角度のテーパー形状を有する溝部を形成することができる。
また、例えば、複数の溝部を実質的に平行に形成してもよい。このとき、隣接する溝部の間に、断面が矩形状のパターンができる。この状態で残りの工程を行うと、断面が矩形状のパターンが、台形状に加工される。
【００１８】
２．得られた基板上に、ＨＤＰ−ＣＶＤ法によって第２の酸化膜を堆積して、前記溝部をその内側面が底方向に狭くなるテーパー形状にする工程
第２の酸化膜は、シリコン酸化膜、シリコンオキシナイトライド膜又はシリコンナイトライド膜などからなる。第２の酸化膜は、ＨＤＰ−ＣＶＤ法によって形成する。ＨＤＰ−ＣＶＤ法とは、ＣＶＤ法による成膜と、スパッタによるエッチングを同時に行う技術である。この際、スパッタによるエッチングは、膜表面へのスパッタイオンの入射角度が、例えば５０度になるときに最も速く進む。本発明は、このＨＤＰ−ＣＶＤ法の性質を利用するものである。ＨＤＰ−ＣＶＤ法によると、溝部の縁周辺がエッチングされながら、第２の酸化膜が形成される。第２の酸化膜を形成する際に、溝部の内側面は、テーパー形状になる。ＨＤＰ−ＣＶＤ法において、バイアス電力を小さくすると、テーパー角度が基板表面に対して垂直に近づく。一方、バイアス電力を大きくするとテーパー角度が基板表面に対して水平に近づく。この性質を利用することにより、テーパー角度を適宜調節することができる。
【００１９】
３．第２の酸化膜をエッチバックする工程
第２の酸化膜を所望の膜厚までエッチバックすると、溝部の形状がほぼ維持されたまま、酸化膜の膜厚が減少する。従って、本発明によれば、テーパー形状の溝部を有する酸化膜を所望の厚さで形成することができる。また、第２の酸化膜は、半導体基板が露出するまで、エッチバックしてもよい。このようにして得られたテーパー形状の溝部を有する酸化膜は、例えば、溝部に導電体を埋め込んで配線を形成するのに用いることができる。  また、例えば、実質的に平行に複数の溝部を形成し、かつ、酸化膜の厚さと溝部の深さを適宜調節することにより、酸化膜の厚い部分と薄い部分が交互に繰り返されるパターンを形成することができる。このパターンは、例えば、高耐圧のＭＯＳ型ＦＥＴの製造などに利用することができる。
【実施例１】
【００２０】
図１は、実施例１に係る半導体装置の製造工程を示す断面図である。以下、図１を用いて、本実施例の半導体装置の製造工程について説明する。
【００２１】
本発明の半導体装置の製造方法は、簡潔に説明すると、（１）半導体基板１上に、溝部７を有する第１の酸化膜３を形成し、（２）得られた基板上に、ＨＤＰ−ＣＶＤ法によって第２の酸化膜９を堆積して、前記溝部７をその内側面が底方向に狭くなるテーパー形状にし、（３）第２の酸化膜９をエッチバックすることからなる。
【００２２】
以下、さらに具体的に説明する。
まず、半導体基板１上に、シリコン酸化膜３を全面に形成し、そのシリコン酸化膜３の上にレジストパターン５をフォトリソグラフィー技術にて形成し、図１（ａ）に示す構造を得る。
【００２３】
次に、レジストパターン５をマスクとして、シリコン酸化膜３をエッチングして、溝部７を形成し、図１（ｂ）に示す構造を得る。このとき、溝部７の内側面は、基板１表面に対して実質的に垂直である。また、図１（ｂ）では、エッチングは、シリコン酸化膜３の膜厚を薄くするように行っているが、エッチングは、基板１を露出させるように行ってもよい。エッチングは、通常ドライエッチングが採用される。ドライエッチングの条件としては、たとえばＲＩＥ装置にて、圧力１００〜３００ｍＴｏｒｒ、ＲＦパワー４００〜８００Ｗ、Ｃ4Ｆ8：ＣＦ4：Ａｒ＝５〜５０：５〜５０：５０〜２００ｓｃｃｍの混合ガスプラズマ条件があげられる。
【００２４】
次に、Ｏ2プラズマアッシング等によりレジストパターン５を除去し、図１（ｃ）に示す構造を得る。
【００２５】
次に、得られた基板上に、ＨＤＰ−ＣＶＤ法によりシリコン酸化膜９を形成し、図１（ｄ）に示す構造を得る。ＨＤＰ−ＣＶＤ法によると、溝部７の縁周辺がエッチングされながら、シリコン酸化膜９が形成される。従って、シリコン酸化膜９を形成する際に、溝部７の内側面は、テーパー形状になる。ＨＤＰ−ＣＶＤ法の条件としては、たとえば、低周波電力：３０００〜５０００Ｗ、バイアス電力：０〜５０００Ｗ、ＳｉＨ4：Ｏ2：Ｈｅ＝５０〜３００：５０〜４００：５０〜４００ｓｃｃｍの混合ガス成膜条件があげられる。
【００２６】
次に、シリコン酸化膜９をエッチバックし、図１（ｅ）に示す構造を得る。図１（ｅ）では、シリコン酸化膜１１（シリコン酸化膜３とシリコン酸化膜９とからなる）の一部が残るようにエッチバックしているが、基板１が露出するように、エッチバックをしてもよい。エッチバックを行うと、溝部７の形状がほぼ維持されたまま、シリコン酸化膜１１の膜厚が減少する。これにより、テーパー形状の溝部７を有するシリコン酸化膜１１を所望の厚さで形成することができる。エッチングは、ドライエッチ又はウエットエッチが採用される。ドライエッチ条件としては、たとえばＲＩＥ装置にて、圧力１００〜３００ｍＴｏｒｒ、ＲＦパワー４００〜８００Ｗ、ＣＨＦ3：ＣＦ4：Ａｒ＝５〜５０：５〜５０：５０〜２００ｓｃｃｍの混合ガスプラズマ条件があげられる。ウエットエッチには、たとえばフッ酸、バッファードフッ酸が用いられる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施例１に係る半導体装置の製造工程を示す断面図である。
【図２】従来例１に係る半導体装置の製造工程を示す断面図である。
【図３】従来例１に係る半導体装置の製造工程を示す断面図である。
【図４】従来例２に係る半導体装置の製造工程を示す断面図である。
【図５】従来例３に係る半導体装置の製造工程を示す断面図である。
【符号の説明】
【００２８】
１、２１  半導体基板
３、９、１１、２３  シリコン酸化膜
５、２５  レジストパターン
７  溝部
【図１】
2005317755.tif 000003
【図２】
2005317755.tif 000004
【図３】
2005317755.tif 000005
【図４】
2005317755.tif 000006
【図５】
2005317755.tif 000007