(57)【要約】【課題】ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートする。【解決手段】シミュレータ１２のトランジスタモデル３１は、上記トランジスタの特性をシミュレートする際、ゲート部の下に配された、不純物濃度の互いに異なる領域それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも２つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置がオン状態からオフ状態へと変化する電圧を示す、しきい値パラメータを含み、さらに、各項のしきい値パラメータが互いに独立して設定されているモデル式によって、ソース領域とドレイン領域との間の抵抗をシミュレートする。【選択図】  図１
2005038930.tif 000002
【特許請求の範囲】
【請求項１】
少なくともゲート部、ソース部およびドレイン部の３つの領域から構成されたトランジスタであって、上記ゲート部に印加したゲート電圧によって、ソース部およびドレイン部の間に流れるドレイン電流を制御可能で、しかも、上記ドレイン電流の電流経路となる上記ゲート部下に、不純物濃度の互いに異なる複数の領域が設けられたトランジスタの特性を、予め定められたモデル式から算出するトランジスタ特性算出手段を有するシミュレータにおいて、
上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも２つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されていることを特徴とするシミュレータ。
【請求項２】
上記モデル式は、ソース部電極−ドレイン部電極間電圧をＶｄ、ソース部電極−ドレイン部電極間電流をＩｄ、ゲート部電極−ソース部電極間電圧をＶｇ、ゲート部下にないソース部およびドレイン部の抵抗をＲ、上記各領域の数をｎ、上記各領域をＡ１  〜Ａｎ  、これらの領域のうちのある領域Ａｉ  のソース−ドレイン方向の長さをＬｉ  、幅をＷｉ  、可動キャリア移動度をμｉ  、酸化膜容量密度をＣｏｘｉ  、γｉ  ＝Ｌｉ  ／（Ｗｉ  ・μｉ  ・Ｃｏｘｉ  ）、しきい値パラメータをＶｔｉ  、上記各領域のうち、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域Ａｊ  の抵抗特性を示す関数をｆｊ、〔〕内のｉ  をｊを除いて１〜ｎまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、
Ｖｄ／Ｉｄ＝ｆｊ＋Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕＋Ｒ
であることを特徴とする請求項１記載のシミュレータ。
【請求項３】
上記モデル式は、ソース部電極−ドレイン部電極間電圧をＶｄ、ソース部電極−ドレイン部電極間電流をＩｄ、ゲート部電極−ソース部電極間電圧をＶｇ、ゲート部下にないソース部およびドレイン部の抵抗をＲ、上記各領域の数をｎ、上記各領域をＡ１  〜Ａｎ  、これらの領域のうちのある領域Ａｉ  のソース−ドレイン方向の長さをＬｉ  、幅をＷｉ  、可動キャリア移動度をμｉ  、酸化膜容量密度をＣｏｘｉ  、γｉ  ＝Ｌｉ  ／（Ｗｉ  ・μｉ  ・Ｃｏｘｉ  ）、しきい値パラメータをＶｔｉ  、〔〕内のｉ  を１〜ｎまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、
Ｖｄ／Ｉｄ＝Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕＋Ｒ
であることを特徴とする請求項１記載のシミュレータ。
【請求項４】
上記トランジスタのうち、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの場合、上記モデル式は、ソース部電極−ドレイン部電極間電圧をＶｄ、ソース部電極−ドレイン部電極間電流をＩｄ、ゲート部電極−ソース部電極間電圧をＶｇ、ゲート部下にないソース部およびドレイン部の抵抗をＲ、上記各領域の数を２ｎ−１、上記各領域をＡ１  〜Ａ２ｎ−１、これらの領域のうちのある領域Ａｉ  のソース−ドレイン方向の長さをＬｉ  、幅をＷｉ  、可動キャリア移動度をμｉ  、酸化膜容量密度をＣｏｘｉ  、γｉ  ＝Ｌｉ  ／（Ｗｉ  ・μｉ  ・Ｃｏｘｉ  ）、しきい値パラメータをＶｔｉ  、〔〕内のｉ  を１〜２ｎ−１までｎを除いて変化させたときの〔〕内の値の合計をΣ〔〕とするとき、
Ｖｄ／Ｉｄ  ＝  Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕＋γｎ  ／（Ｖｇ−Ｖｔｎ  −Ｖｄ／２）＋Ｒ
であることを特徴とする請求項１記載のシミュレータ。
【請求項５】
上記トランジスタ特性算出手段が算出したトランジスタの特性に基づいて、上記トランジスタを含む回路の電気的特性を計算する電気的特性算出手段を備えている請求項１記載のシミュレータ。
【請求項６】
上記トランジスタのゲート部電極に接続された第１端子と、ソース部電極およびドレイン部電極に共通に接続された第２端子との間の容量のゲート電圧に対する特性を測定し、測定結果に基づいて、上記各しきい値パラメータを設定するしきい値パラメータ設定手段を備えていることを特徴とする請求項１記載のシミュレータ。
【請求項７】
上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残し、それ以外の領域がなくなるまで、１つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極間電流の特性の測定結果と、上記しきい値パラメータとから、上記各領域のγｉ  を算出するγ算出手段を備えていることを特徴とする請求項２、３または４記載のシミュレータ。
【請求項８】
少なくともゲート部、ソース部およびドレイン部の３つの領域から構成されたトランジスタであって、上記ゲート部に印加したゲート電圧によって、ソース部およびドレイン部の間に流れるドレイン電流を制御可能で、しかも、上記ドレイン電流の電流経路となる上記ゲート部下に、不純物濃度の互いに異なる複数の領域が設けられたトランジスタの特性を、予め定められたモデル式から算出するためのパラメータを抽出するパラメータ抽出手段を有するパラメータ抽出装置であって、
上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも２つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されており、
上記パラメータ抽出手段は、上記トランジスタのゲート部電極に接続された第１端子と、ソース部電極およびドレイン部電極に共通に接続された第２端子との間の容量のゲート電圧に対する特性を測定し、測定結果に基づいて、上記各しきい値パラメータを算出することを特徴とするパラメータ抽出装置。
【請求項９】
上記モデル式は、ソース部電極−ドレイン部電極間電圧をＶｄ、ソース部電極−ドレイン部電極間電流をＩｄ、ゲート部電極−ソース部電極間電圧をＶｇ、ゲート部下にないソース部およびドレイン部の抵抗をＲ、上記各領域の数をｎ、上記各領域をＡ１  〜Ａｎ  、これらの領域のうちのある領域Ａｉ  のソース−ドレイン方向の長さをＬｉ  、幅をＷｉ  、可動キャリア移動度をμｉ  、酸化膜容量密度をＣｏｘｉ  、γｉ  ＝Ｌｉ  ／（Ｗｉ  ・μｉ  ・Ｃｏｘｉ  ）、しきい値パラメータをＶｔｉ  、上記各領域のうち、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域Ａｊ  の抵抗特性を示す関数をｆｊ、〔〕内のｉ  をｊを除いて１〜ｎまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、
Ｖｄ／Ｉｄ＝ｆｊ＋Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕＋Ｒ
であり、
上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残しそれ以外の領域がなくなるまで、１つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極間電流の特性の測定結果と、上記しきい値パラメータとから、上記領域Ａｊ  を除く各領域のγｉ  を算出するγ算出手段と、
上記領域Ａｊ  を除く各領域のしきい値パラメータおよびγｉ  を参照して、上記関数ｆｊのパラメータを抽出する関数パラメータ抽出手段とを備えていることを特徴とする請求項８記載のパラメータ抽出装置。
【請求項１０】
上記モデル式は、ソース部電極−ドレイン部電極間電圧をＶｄ、ソース部電極−ドレイン部電極間電流をＩｄ、ゲート部電極−ソース部電極間電圧をＶｇ、ゲート部下にないソース部およびドレイン部の抵抗をＲ、上記各領域の数をｎ、上記各領域をＡ１  〜Ａｎ  、これらの領域のうちのある領域Ａｉ  のソース−ドレイン方向の長さをＬｉ  、幅をＷｉ  、可動キャリア移動度をμｉ  、酸化膜容量密度をＣｏｘｉ  、γｉ  ＝Ｌｉ  ／（Ｗｉ  ・μｉ  ・Ｃｏｘｉ  ）、しきい値パラメータをＶｔｉ  、〔〕内のｉ  を１〜ｎまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、
Ｖｄ／Ｉｄ＝Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕＋Ｒ
であり、
上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残しそれ以外の領域がなくなるまで、１つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極間電流の特性の測定結果と、上記しきい値パラメータとから、上記各領域のγｉ  を算出するγ算出手段を備えていることを特徴とする請求項８記載のパラメータ抽出装置。
【請求項１１】
上記トランジスタのうち、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの場合、上記モデル式は、ソース部電極−ドレイン部電極間電圧をＶｄ、ソース部電極−ドレイン部電極間電流をＩｄ、ゲート部電極−ソース部電極間電圧をＶｇ、ゲート部下にないソース部およびドレイン部の抵抗をＲ、上記各領域の数を２ｎ−１、上記各領域をＡ１  〜Ａ２ｎ−１、これらの領域のうちのある領域Ａｉ  のソース−ドレイン方向の長さをＬｉ  、幅をＷｉ  、可動キャリア移動度をμｉ  、酸化膜容量密度をＣｏｘｉ  、γｉ  ＝Ｌｉ  ／（Ｗｉ  ・μｉ  ・Ｃｏｘｉ  ）、しきい値パラメータをＶｔｉ  、〔〕内のｉ  を１〜２ｎ−１までｎを除いて変化させたときの〔〕内の値の合計をΣ〔〕とするとき、
Ｖｄ／Ｉｄ  ＝  Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕＋γｎ  ／（Ｖｇ−Ｖｔｎ  −Ｖｄ／２）＋Ｒ
であり、
上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残しそれ以外の領域がなくなるまで、１つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極電流の特性の測定結果と、上記しきい値パラメータとから、上記各領域のγｉ  を算出するγ算出手段を備えていることを特徴とする請求項８記載のパラメータ抽出装置。
【請求項１２】
少なくともゲート部、ソース部およびドレイン部の３つの領域から構成されたトランジスタであって、上記ゲート部に印加したゲート電圧によって、ソース部およびドレイン部の間に流れるドレイン電流を制御可能で、しかも、上記ドレイン電流の電流経路となる上記ゲート部下に、不純物濃度の互いに異なる複数の領域が設けられたトランジスタの特性を、予め定められたモデル式から算出するトランジスタ特性算出工程を含むトランジスタのシミュレート方法において、
上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも２つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されていることを特徴とするシミュレート方法。
【請求項１３】
少なくともゲート部、ソース部およびドレイン部の３つの領域から構成されたトランジスタであって、上記ゲート部に印加したゲート電圧によって、ソース部およびドレイン部の間に流れるドレイン電流を制御可能で、しかも、上記ドレイン電流の電流経路となる上記ゲート部下に、不純物濃度の互いに異なる複数の領域が設けられたトランジスタの特性を、予め定められたモデル式から算出するためのパラメータを抽出するパラメータ抽出工程を含む、トランジスタのパラメータ抽出方法であって、
上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも２つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されており、
上記パラメータ抽出工程は、上記トランジスタのゲート部電極に接続された第１端子と、ソース部電極およびドレイン部電極に共通に接続された第２端子との間の容量のゲート電圧に対する特性を測定し、測定結果に基づいて、上記各しきい値パラメータを算出する工程を含んでいることを特徴とするパラメータ抽出方法。
【請求項１４】
請求項１記載の各手段としてコンピュータを動作させるためのプログラム。
【請求項１５】
請求項１４記載のプログラムが記録された記録媒体。
【請求項１６】
請求項８記載の各手段としてコンピュータを動作させるためのプログラム。
【請求項１７】
請求項１６記載のプログラムが記録された記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トランジスタのシミュレータ、そのパラメータ抽出装置、シミュレート方法、パラメータ抽出方法、並びに、そのプログラムおよび記録媒体に関するものである。
【０００２】
【従来の技術】
従来から、トランジスタの特性をモデル式から算出することによって、トランジスタの特性をシミュレートするシミュレータが広く使用されている。当該シミュレータは、多くの場合、トランジスタのゲート部の下が単一の抵抗領域であることを想定したモデル式によって、トランジスタの特性をシミュレートする。
【０００３】
例えば、ソース−ドレイン間電圧をＶｄ、ソース−ドレイン間電流をＩｄ、ゲート−ソース間電圧をＶｇ、ゲート電極の下にないソースおよびドレイン領域の抵抗値をＲ、トランジスタの実効ゲート幅をＷｅｆｆ、トランジスタのゲート酸化膜の酸化膜容量密度をＣｏｘ、可動キャリア移動度をμ、実効チャネル長をＬｅｆｆとするとき、例えば、以下の式（１）に示すように、
Ｖｄ／Ｉｄ＝Ｌｅｆｆ／〔Ｗｅｆｆ・μ・Ｃｏｘ・（Ｖｇ−Ｖｔ−Ｖｄ／２）〕  ＋  Ｒ  …（１）
によって、トランジスタの特性をシミュレートする。
【０００４】
ところが、上記モデル式は、例えば、図６に示すトランジスタ１２１のように、トランジスタのゲート部の下が単一の抵抗領域であることを想定したモデル式なので、当該トランジスタ（第１のトランジスタ）の特性を高精度にシミュレートできる一方で、例えば、図２に示すトランジスタ１０１のように、ゲート部の下に、ソース部およびドレイン部よりも低濃度の不純物領域が、上記第１のトランジスタと比較して余分に形成されているトランジスタなど、ゲート部の下に複数の不純物濃度領域を持ったトランジスタ（第２のトランジスタ）の特性を高精度にシミュレートすることが難しい。
【０００５】
なお、図２４および図２５は、第１のトランジスタおよび第２のトランジスタのそれぞれについて、ゲート長がＬ１〜Ｌ５と互いに異なる各トランジスタの特性から、上記モデル式（１）を用いて、当該式（１）のＲの値を抽出した後、上記式（１）によって、上記Ｒの影響がない理想的なトランジスタの特性を計算し、各ゲート電圧Ｖｇにおけるトランスコンダクタンスｇｍを抽出した結果を示している。また、両図では、各ｇｍを、ｇｍの最大値ｇｍａｘで正規化して表示している。両者を比較すると明らかなように、第１のトランジスタの抽出結果（図２４参照）では、実際の特性と同様、正規化後のｇｍ特性が、ゲート長に拘わらず、略同一の特性を示しているのに対して、第２のトランジスタの抽出結果（図２５参照）では、実際の特性とは異なって、正規化後のｇｍ特性が、ゲート長によって大きく変化している。
【０００６】
ここで、上記モデル式（１）によって上記第２のトランジスタの特性を高精度にシミュレートするために、例えば、可動キャリア移動度μのモデル式に構造依存性を示す解析式を便宜的に加え、上記第１のトランジスタをシミュレートする場合とは異なる可動キャリア移動度μのモデル式を用意すると、全体のモデル式が複雑化してしまう。
【０００７】
また、第１のトランジスタの場合とは異なる可動キャリア移動度μのモデル式を使用すると、当該モデル式は、以下の物理的事実、すなわち、上記余分に形成された不純物濃度領域を除けば、上記第１および第２トランジスタは、互いに同じ可動キャリア移動度を示すという事実と反しているため、パラメータ抽出が難しく、シミュレート可能なゲート長の範囲が狭くなってしまう。
【０００８】
一方、後述の特許文献１では、ゲート部の下に、ソース部およびドレイン部よりも低濃度の不純物領域が形成されているトランジスタの特性を高精度にシミュレートするために、以下の式（２）に示すように、
Ｖｄ／Ｉｄ＝  Ｌ／〔Ｗｅｆｆ・μ・Ｃｏｘ・（Ｖｇ−Ｖｔ）〕−ｌ０  ／〔Ｗｅｆｆ・μ・Ｃｏｘ・（Ｖｇ−Ｖｔ）〕＋Ｒ                                            …（２）
によって、トランジスタの特性をシミュレートするシミュレータが開示されている。なお、上記式（２）において、Ｌは、ゲート長である。また、ｌ０  は、ゲート拡散層のオーバーラップ長であって、モデルパラメータをＬＯ、ＬＡおよびＬＢ、実効ゲート電圧をＶｇｅとするとき、以下の式（３）および（４）に示すように、
ｌ０  ＝ＬＯ＋ＬＡ・（１−Ｖｇｅ／ＬＢ）２  ；Ｖｇｅ＜ＬＢのとき  …（３）
ｌ０  ＝ＬＯ                              ；Ｖｇｅ≧ＬＢのとき  …（４）
である。
【０００９】
【特許文献１】
特許第２６９９８４４号公報（式（８）、（１９）および（２０）参照）
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、実際の抵抗値がゲート電圧によって変化している領域の抵抗値を、当該領域の長さによって調整しており、経験的なパラメータが多くなると共に、物理モデルから離れてしまう。この結果、チャネル部の表面電荷の挙動に基づく容量モデルとの整合性が低下すると共に、サブスレッショルド領域のように、実測評価が難しい部分におけるシミュレーションのフィッティング精度向上が難しいという問題を生じる。
【００１１】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレート可能なシミュレータ、そのパラメータ抽出装置、シミュレート方法、パラメータ抽出方法、並びに、そのプログラムおよび記録媒体を提供することにある。
【００１２】
【課題を解決するための手段】
本発明に係るシミュレータは、上記課題を解決するために、少なくともゲート部、ソース部およびドレイン部の３つの領域から構成されたトランジスタであって、上記ゲート部に印加したゲート電圧によって、ソース部およびドレイン部の間に流れるドレイン電流を制御可能で、しかも、上記ドレイン電流の電流経路となる上記ゲート部下に、不純物濃度の互いに異なる複数の領域が設けられたトランジスタの特性を、予め定められたモデル式から算出するトランジスタ特性算出手段を有するシミュレータにおいて、上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも２つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されていることを特徴としている。なお、上記あるいは後述のしきい値パラメータは、上記遷移する電圧を示すパラメータであれば、当該電圧を直接示す１つのパラメータであってもよいし、当該電圧を決定する複数のパラメータであってもよい。
【００１３】
上記構成では、トランジスタのソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域（チャネル領域）に対して、それ以外の領域の抵抗成分を寄生抵抗とみなす場合、上記主たる要因となる領域と、寄生抵抗として動作する各領域とのそれぞれに対応する項が、互いに独立して設定されるしきい値パラメータを含んでいる。したがって、これらの独立した項によって、上記主たる要因となる領域の抵抗値と、寄生抵抗となる各領域の抵抗値とを独立して評価できる。
【００１４】
また、上記各しきい値パラメータは、シミュレート対象とするトランジスタの物理量に対応するパラメータであって、上記半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示している。
【００１５】
これらの結果、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。また、しきい値パラメータを含み、物理的に意味を持つパラメータによるモデル式によって、トランジスタの特性をシミュレートしているので、シミュレート対象トランジスタの特性の測定結果から高精度にパラメータ抽出できる。
【００１６】
また、上記構成に加えて、上記モデル式は、ソース部電極−ドレイン部電極間電圧をＶｄ、ソース部電極−ドレイン部電極間電流をＩｄ、ゲート部電極−ソース部電極間電圧をＶｇ、ゲート部下にないソース部およびドレイン部の抵抗をＲ、上記各領域の数をｎ、上記各領域をＡ１  〜Ａｎ  、これらの領域のうちのある領域Ａｉ  のソース−ドレイン方向の長さをＬｉ  、幅をＷｉ  、可動キャリア移動度をμｉ  、酸化膜容量密度をＣｏｘｉ  、γｉ  ＝Ｌｉ  ／（Ｗｉ  ・μｉ  ・Ｃｏｘｉ  ）、しきい値パラメータをＶｔｉ  、上記各領域のうち、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域Ａｊ  の抵抗特性を示す関数をｆｊ、〔〕内のｉ  をｊを除いて１〜ｎまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、Ｖｄ／Ｉｄ＝ｆｊ＋Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕＋Ｒであってもよい。
【００１７】
当該構成では、トランジスタの特性が上記モデル式によって算出されるので、上記抵抗変化の主たる要因となる領域Ａｊ  以外の各領域について、それぞれの領域と、それに隣接する領域とからなる半導体装置の特性を、容量モデルとの整合性を保ったまま、高精度にシミュレートできる。一方、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域Ａｊ  の抵抗特性を示す関数は、ゲート部の下の領域の不純物濃度が一定であるトランジスタの特性を示す関数を転用できる。したがって、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。
【００１８】
また、しきい値パラメータを含み、物理的に意味を持つパラメータによるモデル式によって、トランジスタの特性をシミュレートしているので、シミュレート対象トランジスタの特性の測定結果から、上記領域Ａｊ  以外の領域のしきい値パラメータを高精度に抽出できる。一方、これらのしきい値パラメータを参照して、上記関数ｆｊのパラメータを抽出することによって、当該関数ｆｊのパラメータも高精度に抽出できる。
【００１９】
また、上記構成に加えて、上記モデル式は、ソース部電極−ドレイン部電極間電圧をＶｄ、ソース部電極−ドレイン部電極間電流をＩｄ、ゲート部電極−ソース部電極間電圧をＶｇ、ゲート部下にないソース部およびドレイン部の抵抗をＲ、上記各領域の数をｎ、上記各領域をＡ１  〜Ａｎ  、これらの領域のうちのある領域Ａｉ  のソース−ドレイン方向の長さをＬｉ  、幅をＷｉ  、可動キャリア移動度をμｉ  、酸化膜容量密度をＣｏｘｉ  、γｉ  ＝Ｌｉ  ／（Ｗｉ  ・μｉ  ・Ｃｏｘｉ  ）、しきい値パラメータをＶｔｉ  、〔〕内のｉ  を１〜ｎまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、Ｖｄ／Ｉｄ＝Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕  ＋Ｒであってもよい。
【００２０】
当該構成では、トランジスタの特性が上記モデル式によって算出されるので、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。また、しきい値パラメータを含み、物理的な意味を持つパラメータによるモデル式によって、トランジスタの特性をシミュレートしているので、シミュレート対象トランジスタの特性の測定結果から高精度にパラメータ抽出できる。
【００２１】
さらに、上記構成に加えて、上記トランジスタのうち、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの場合、上記モデル式は、ソース部電極−ドレイン部電極間電圧をＶｄ、ソース部電極−ドレイン部電極間電流をＩｄ、ゲート部電極−ソース部電極間電圧をＶｇ、ゲート部下にないソース部およびドレイン部の抵抗をＲ、上記各領域の数を２ｎ−１、上記各領域をＡ１  〜Ａ２ｎ−１、これらの領域のうちのある領域Ａｉ  のソース−ドレイン方向の長さをＬｉ  、幅をＷｉ  、可動キャリア移動度をμｉ  、酸化膜容量密度をＣｏｘｉ  、γｉ  ＝Ｌｉ  ／（Ｗｉ  ・μｉ  ・Ｃｏｘｉ  ）、しきい値パラメータをＶｔｉ  、〔〕内のｉ  を１〜２ｎ−１までｎを除いて変化させたときの〔〕内の値の合計をΣ〔〕とするとき、Ｖｄ／Ｉｄ  ＝  Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕  ＋  γｎ  ／（Ｖｇ−Ｖｔｎ  −Ｖｄ／２）  ＋  Ｒであってもよい。
【００２２】
当該構成のモデル式では、上記ソース部とドレイン部との中央に配され、抵抗変化の主たる要因となる領域の項が、γｎ  ／（Ｖｇ−Ｖｔｎ  ）ではなく、γｎ  ／（Ｖｇ−Ｖｔｎ  −Ｖｄ／２）なので、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの特性を、より高精度にシミュレートできる。
【００２３】
また、上記構成に加えて、上記トランジスタ特性算出手段が算出したトランジスタの特性に基づいて、上記トランジスタを含む回路の電気的特性を計算する電気的特性算出手段を備えていてもよい。
【００２４】
当該構成では、トランジスタのシミュレートだけではなく、上記電気的特性算出手段によって、当該トランジスタを含む回路の特性もシミュレートできるので、より一般的な回路のシミュレートを実施可能なシミュレータを実現できる。
【００２５】
さらに、上記構成に加えて、上記トランジスタのゲート部電極に接続された第１端子と、ソース部電極およびドレイン部電極に共通に接続された第２端子との間の容量のゲート電圧に対する特性を測定し、測定結果に基づいて、上記各しきい値パラメータを設定するしきい値パラメータ設定手段を備えていてもよい。
【００２６】
当該構成では、しきい値パラメータ設定手段は、トランジスタの容量のゲート電圧に対する特性に基づいて、しきい値パラメータを設定するので、しきい値パラメータの数に拘わらず、容量のゲート電圧に対する特性を１回測定するだけで、測定結果から、全しきい値パラメータを抽出できる。
【００２７】
また、上記構成に加えて、上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残し、それ以外の領域がなくなるまで、１つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極間電流の特性の測定結果と、上記しきい値パラメータとから、上記各領域のγｉ  を算出するγ算出手段を備えていてもよい。
【００２８】
当該構成において、γ算出手段は、上記しきい値パラメータおよびトランジスタの電流−電圧特性の測定結果だけではなく、測定用トランジスタの電流−電圧特性の測定結果も参照して、上記各領域のγｉ  を算出している。したがって、各領域のγｉ  それぞれを高精度に抽出できる。
【００２９】
一方、本発明に係るパラメータ抽出装置は、少なくともゲート部、ソース部およびドレイン部の３つの領域から構成されたトランジスタであって、上記ゲート部に印加したゲート電圧によって、ソース部およびドレイン部の間に流れるドレイン電流を制御可能で、しかも、上記ドレイン電流の電流経路となる上記ゲート部下に、不純物濃度の互いに異なる複数の領域が設けられたトランジスタの特性を、予め定められたモデル式から算出するためのパラメータを抽出するパラメータ抽出手段を有するパラメータ抽出装置であって、上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも２つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されており、上記パラメータ抽出手段は、上記トランジスタのゲート部電極に接続された第１端子と、ソース部電極およびドレイン部電極に共通に接続された第２端子との間の容量のゲート電圧に対する特性を測定し、測定結果に基づいて、上記各しきい値パラメータを算出することを特徴としている。
【００３０】
当該構成では、トランジスタのソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域（チャネル領域）に対して、それ以外の領域の抵抗成分を寄生抵抗とみなす場合、上記主たる要因となる領域と、寄生抵抗として動作する各領域とのそれぞれに対応する項が、互いに独立して設定されるしきい値パラメータを含んでいる。したがって、当該モデル式によって、トランジスタをシミュレートすることによって、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。
【００３１】
また、パラメータ抽出装置は、トランジスタの容量のゲート電圧に対する特性に基づいて、しきい値パラメータを抽出するので、しきい値パラメータの数に拘わらず、容量のゲート電圧に対する特性を１回測定するだけで、測定結果から、全しきい値パラメータを抽出できる。したがって、上記トランジスタの特性を高精度にシミュレート可能なモデル式に含まれるしきい値パラメータを、少ない手間で抽出できる。
【００３２】
また、上記構成に加えて、上記モデル式は、ソース部電極−ドレイン部電極間電圧をＶｄ、ソース部電極−ドレイン部電極間電流をＩｄ、ゲート部電極−ソース部電極間電圧をＶｇ、ゲート部下にないソース部およびドレイン部の抵抗をＲ、上記各領域の数をｎ、上記各領域をＡ１  〜Ａｎ  、これらの領域のうちのある領域Ａｉ  のソース−ドレイン方向の長さをＬｉ  、幅をＷｉ  、可動キャリア移動度をμｉ  、酸化膜容量密度をＣｏｘｉ  、γｉ  ＝Ｌｉ  ／（Ｗｉ  ・μｉ  ・Ｃｏｘｉ  ）、しきい値パラメータをＶｔｉ  、上記各領域のうち、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域Ａｊ  の抵抗特性を示す関数をｆｊ、〔〕内のｉ  をｊを除いて１〜ｎまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、Ｖｄ／Ｉｄ＝ｆｊ＋Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕＋Ｒであり、上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残しそれ以外の領域がなくなるまで、１つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極間電流の特性の測定結果と、上記しきい値パラメータとから、上記領域Ａｊ  を除く各領域のγｉ  を算出するγ算出手段と、上記領域Ａｊ  を除く各領域のしきい値パラメータおよびγｉ  を参照して、上記関数ｆｊのパラメータを抽出する関数パラメータ抽出手段とを備えていてもよい。
【００３３】
当該構成では、γ算出手段は、上記しきい値パラメータおよびトランジスタの電流−電圧特性の測定結果だけではなく、測定用トランジスタの電流−電圧特性の測定結果も参照して、上記領域Ａｊ  以外の各領域のγｉ  を算出している。したがって、各領域のγｉ  それぞれを高精度に抽出できる。また、上記関数パラメータ抽出手段は、これらのしきい値パラメータおよびγｉ  を参照して、上記関数ｆｊのパラメータを抽出しているので、当該関数ｆｊのパラメータも高精度に抽出できる。
【００３４】
さらに、上記構成に加えて、上記モデル式は、ソース部電極−ドレイン部電極間電圧をＶｄ、ソース部電極−ドレイン部電極間電流をＩｄ、ゲート部電極−ソース部電極間電圧をＶｇ、ゲート部下にないソース部およびドレイン部の抵抗をＲ、上記各領域の数をｎ、上記各領域をＡ１  〜Ａｎ  、これらの領域のうちのある領域Ａｉ  のソース−ドレイン方向の長さをＬｉ  、幅をＷｉ  、可動キャリア移動度をμｉ  、酸化膜容量密度をＣｏｘｉ  、γｉ  ＝Ｌｉ  ／（Ｗｉ  ・μｉ  ・Ｃｏｘｉ  ）、しきい値パラメータをＶｔｉ  、〔〕内のｉ  を１〜ｎまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、Ｖｄ／Ｉｄ＝Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕＋Ｒであり、上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残しそれ以外の領域がなくなるまで、１つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極間電流の特性の測定結果と、上記しきい値パラメータとから、上記各領域のγｉ  を算出するγ算出手段を備えていてもよい。
【００３５】
当該構成では、γ算出手段は、上記しきい値パラメータおよびトランジスタの電流−電圧特性の測定結果だけではなく、測定用トランジスタの電流−電圧特性の測定結果も参照して、上記各領域のγｉ  を算出している。したがって、各領域のγｉ  それぞれを高精度に抽出できる。
【００３６】
また、上記構成に加えて、上記トランジスタのうち、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの場合、上記モデル式は、ソース部電極−ドレイン部電極間電圧をＶｄ、ソース部電極−ドレイン部電極間電流をＩｄ、ゲート部電極−ソース部電極間電圧をＶｇ、ゲート部下にないソース部およびドレイン部の抵抗をＲ、上記各領域の数を２ｎ−１、上記各領域をＡ１  〜Ａ２ｎ−１、これらの領域のうちのある領域Ａｉ  のソース−ドレイン方向の長さをＬｉ  、幅をＷｉ  、可動キャリア移動度をμｉ  、酸化膜容量密度をＣｏｘｉ  、γｉ  ＝Ｌｉ  ／（Ｗｉ  ・μｉ  ・Ｃｏｘｉ  ）、しきい値パラメータをＶｔｉ  、〔〕内のｉ  を１〜２ｎ−１までｎを除いて変化させたときの〔〕内の値の合計をΣ〔〕とするとき、Ｖｄ／Ｉｄ  ＝  Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕  ＋  γｎ  ／（Ｖｇ−Ｖｔｎ  −Ｖｄ／２）＋Ｒであり、上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残しそれ以外の領域がなくなるまで、１つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極電流の特性の測定結果と、上記しきい値パラメータとから、上記各領域のγｉ  を算出するγ算出手段を備えていてもよい。
【００３７】
当該構成では、上記ソース部とドレイン部との中央に配され、抵抗変化の主たる要因となる領域の項が、γｎ  ／（Ｖｇ−Ｖｔｎ  ）ではなく、γｎ  ／（Ｖｇ−Ｖｔｎ  −Ｖｄ／２）なので、当該モデル式によって、上記トランジスタをシミュレートすることによって、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの特性を、より高精度にシミュレートできる。
【００３８】
さらに、γ算出手段は、上記しきい値パラメータおよびトランジスタの電流−電圧特性の測定結果だけではなく、測定用トランジスタの電流−電圧特性の測定結果も参照して、上記各領域のγｉ  を算出している。したがって、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの特性を、より高精度にシミュレート可能なモデル式に含まれる、上記各領域のγｉ  それぞれを高精度に抽出できる。
【００３９】
また、本発明に係るトランジスタのシミュレート方法は、上記課題を解決するために、少なくともゲート部、ソース部およびドレイン部の３つの領域から構成されたトランジスタであって、上記ゲート部に印加したゲート電圧によって、ソース部およびドレイン部の間に流れるドレイン電流を制御可能で、しかも、上記ドレイン電流の電流経路となる上記ゲート部下に、不純物濃度の互いに異なる複数の領域が設けられたトランジスタの特性を、予め定められたモデル式から算出するトランジスタ特性算出工程を含むトランジスタのシミュレート方法において、上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも２つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されていることを特徴としている。
【００４０】
上記構成では、トランジスタのソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域（チャネル領域）に対して、それ以外の領域の抵抗成分を寄生抵抗とみなす場合、上記主たる要因となる領域と、寄生抵抗として動作する各領域とのそれぞれに対応する項が、互いに独立して設定されるしきい値パラメータを含んでいるので、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。
【００４１】
さらに、本発明に係るパラメータ抽出方法は、上記課題を解決するために、少なくともゲート部、ソース部およびドレイン部の３つの領域から構成されたトランジスタであって、上記ゲート部に印加したゲート電圧によって、ソース部およびドレイン部の間に流れるドレイン電流を制御可能で、しかも、上記ドレイン電流の電流経路となる上記ゲート部下に、不純物濃度の互いに異なる複数の領域が設けられたトランジスタの特性を、予め定められたモデル式から算出するためのパラメータを抽出するパラメータ抽出工程を含む、トランジスタのパラメータ抽出方法であって、上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも２つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されており、上記パラメータ抽出工程は、上記トランジスタのゲート部電極に接続された第１端子と、ソース部電極およびドレイン部電極に共通に接続された第２端子との間の容量のゲート電圧に対する特性を測定し、測定結果に基づいて、上記各しきい値パラメータを算出する工程を含んでいることを特徴としている。
【００４２】
当該構成では、トランジスタの容量のゲート電圧に対する特性に基づいて、しきい値パラメータを抽出するので、しきい値パラメータの数に拘わらず、容量のゲート電圧に対する特性を１回測定するだけで、測定結果から全しきい値パラメータを抽出できる。したがって、上記トランジスタの特性を高精度にシミュレート可能なモデル式に含まれるしきい値パラメータを、少ない手間で抽出できる。
【００４３】
ところで、上記シミュレータおよびパラメータ抽出装置は、ハードウェアで実現してもよいし、プログラムをコンピュータに実行させることによって実現してもよい。
【００４４】
具体的には、本発明に係るプログラムは、上記シミュレータを構成する各手段として、コンピュータを動作させるプログラムである。また、本発明に係る記録媒体には、当該プログラムが記録されている。
【００４５】
これらのプログラムがコンピュータによって実行されると、当該コンピュータは、上記シミュレータとして動作する。したがって、上記シミュレータと同様に、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。
【００４６】
また、本発明に係るプログラムは、上記パラメータ抽出装置を構成する各手段として、コンピュータを動作させるプログラムである。また、本発明に係る記録媒体には、当該プログラムが記録されている。
【００４７】
これらのプログラムがコンピュータによって実行されると、当該コンピュータは、上記パラメータ抽出装置として動作する。したがって、上記パラメータ抽出装置と同様、上記トランジスタの特性を高精度にシミュレート可能なモデル式に含まれるしきい値パラメータを、少ない手間で抽出できる。
【００４８】
【発明の実施の形態】
〔第１の実施形態〕
本発明の一実施形態について図１ないし図２０に基づいて説明すると以下の通りである。すなわち、本実施形態に係るシミュレートシステム（シミュレータ）１は、ゲート部の下に複数の抵抗領域を持つ電界効果トランジスタ２の特性を高精度にシミュレート可能なシステムである。
【００４９】
上記シミュレートシステム１がシミュレート対象とする電界効果トランジスタ２（以下では、トランジスタ２と略称する）は、ゲート部の下に複数の抵抗領域を持っていれば、どのような構造のトランジスタであってもよいが、以下では、ガラスなどの絶縁性基板上に形成された薄膜トランジスタの場合を例にして説明する。
【００５０】
すなわち、上記薄膜トランジスタ１０１は、絶縁性基板上に形成された薄膜（例えば、多結晶シリコンの薄膜）を活性層とするトランジスタであって、例えば、図２に示すように、絶縁性の基板１０２の上に図示しないシリコン酸化膜を介して成膜された半導体薄膜１０３を備えている。例えば、基板１０２が透明であることを要求される用途（例えば、画像表示装置のアクティブマトリクス基板など）の場合、上記基板１０２として、例えば、ガラス基板などが好適に用いられる。また、上記半導体薄膜１０３は、例えば、多結晶シリコンによって形成される。
【００５１】
上記半導体薄膜１０３には、第１導電型（例えば、Ｎ型）のＮ＋  領域１１１と、当該Ｎ＋  領域１１１よりも第１導電型の不純物濃度が低いＮ−  領域１１２と、真性半導体領域であるｉ領域１１３と、Ｎ−  領域１１４と、Ｎ＋  領域１１５とが、横方向（表面に沿う方向）の順番が、この順番になるように形成されている。
【００５２】
また、上記ｉ領域１１３の上方（基板１０２の表面から離れる方向）には、ゲート酸化膜となるシリコン酸化膜１０４を介してゲート電極１０５が形成されると共に、これらの表面全体が保護膜となるシリコン酸化膜（図示せず）で覆われている。なお、上記構成の場合、ゲート部全体が金属で形成されてゲート電極１０５になっている。
【００５３】
さらに、上記両Ｎ＋  領域１１１および１１５には、それぞれ、図示しないソース部電極またはドレイン部電極が接続されており、それぞれがソース領域およびドレイン領域として機能する。一方、上記ｉ領域１１３、Ｎ−  領域１１２・１１４、および両Ｎ＋  領域１１１・１１５の一部によって、ソース領域とドレイン領域との間にドレイン電流の電流経路が形成されている。
【００５４】
上記構成の薄膜トランジスタ１０１では、ゲート電極１０５の下（基板１０２の表面に近づく方向）に配される、上記ｉ領域１１３と、Ｎ−  領域１１２・１１４と両Ｎ＋  領域１１１・１１５の一部とは、互いに不純物濃度が異なっており、それぞれの抵抗特性は、互いに異なっている。
【００５５】
一方、本実施形態に係るシミュレートシステム１は、ソース領域とドレイン領域との間の抵抗、より詳細には、ソース部電極とドレイン部電極との間の抵抗Ｒｄｓを示すモデル式として、ゲート電極１０５の下に配された、不純物濃度の互いに異なる領域それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも２つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置がオン状態からオフ状態へと変化する電圧、より詳細には、半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されている。
【００５６】
具体的には、図２に示す薄膜トランジスタ１０１がシミュレート対象トランジスタ２である場合、ゲート電極１０５の下に形成される、不純物濃度の互いに異なる複数の領域が、Ｎ−  領域１１２（Ａ１  ）、ｉ領域１１３（Ａ２  ）およびＮ−  領域１１４（Ａ３  ）の３個である。
【００５７】
したがって、上記シミュレートシステム１は、各領域Ａ１  〜Ａ３  に対応するパラメータに、それぞれに対応する添え字を付したとき、ソース部電極とドレイン部電極との間の抵抗Ｒｄｓを、以下の式（５）に示すように、
2005038930.tif 000003
とモデル化している。
【００５８】
なお、上記式（５）において、Ｖｄは、ソース−ドレイン間電圧であり、Ｉｄは、ソース−ドレイン間電流、Ｖｇは、ゲート−ソース間電圧であり、Ｒは、ゲート電極１０５の下にないソースおよびドレイン領域の抵抗値である。また、上記各領域のいずれかを示す添え字をｉとするとき、Ｌｉ  は、領域Ａｉ  のソース−ドレイン方向の長さ、μｉ  は、領域Ａｉ  の可動キャリア移動度である。さらに、Ｗｉ  は、領域Ａｉ  の幅であって、多くの場合、トランジスタ２の実効ゲート幅Ｗｅｆｆと等しい。また、Ｃｏｘｉ  は、領域Ａｉ  の酸化膜容量密度であって、酸化膜誘電率を酸化膜厚で割った値である。ここで、Ｃｏｘｉ  は、多くの場合、トランジスタ２の上記ゲート酸化膜１０４の酸化膜容量密度Ｃｏｘと等しい。
【００５９】
また、上記式（５）において、Ｖｔｉ  は、上記領域Ａｉ  のしきい値パラメータであって、当該領域Ａｉ  と、それに隣接する領域Ａ（ｉ−１）  およびＡ（ｉ＋１）  とから構成される半導体装置がオン状態からオフ状態へと変化する電圧を示している。なお、上記領域Ａｉ  がソース領域を形成するＮ＋  領域１１１またはドレイン領域を形成するＮ＋  領域１１５に隣接している場合は、Ａ（ｉ−１）  あるいはＡ（ｉ＋１）  の代わりに、ソース領域を形成するＮ＋  領域１１１またはドレイン領域を形成するＮ＋  領域１１５を隣接する領域として、上記半導体装置が形成される。
【００６０】
さらに、γｉ  ＝Ｌｉ  ／（Ｗｉ  ・μｉ  ・Ｃｏｘｉ  ）を用いて、上記式（５）を書き換えると、以下の式（６）に示すように、
2005038930.tif 000004
となる。
【００６１】
ここで、図２に示すトランジスタ２の場合は、ゲート電極１０５の下にある領域が、Ｎ−  領域１１２（Ａ１  ）、ｉ領域１１３（Ａ２  ）およびＮ−  領域１１４（Ａ３  ）の３個であるが、両Ｎ−  領域１１２・１１４の不純物濃度が互いに同じなので、両Ｎ−  領域１１２・１１４のしきい値パラメータＶｔ１  およびＶｔ３  が互いに同じであり、それぞれの可動キャリア移動度μ１  およびμ３  が互いに同じである。したがって、両Ｎ−  領域１１２・１１４のソース−ドレイン方向の長さの合計をＬｉ  とすると、同じ項にまとめることができる。
【００６２】
この結果、ｉ領域１１３のソース−ドレイン方向の実効長をＬｃｈ、両Ｎ−  領域１１２・１１４のソース−ドレイン方向の実効長の合計をＬＬＤＤ  、ｉ領域１１３と両Ｎ−  領域１１２・１１４との可動キャリア移動度を、それぞれ、μおよびμＬＤＤ  、ｉ領域１１３と両Ｎ−  領域１１２・１１４とのしきい値パラメータを、それぞれＶｔおよびＶｔＬＤＤ  とすると、上述の式（５）は、以下の式（７）に示すように、
2005038930.tif 000005
となる。なお、上記実効長Ｌｃｈは、ｉ領域１１３のソース−ドレイン方向の理想長をＬ、理想長Ｌからのオフセット長をＬｏｆｆとするとき、Ｌｃｈ＝Ｌ−Ｌｏｆｆである。
【００６３】
また、γ＝Ｌｃｈ／（Ｗｅｆｆ・μ・Ｃｏｘ）、γＬＤＤ  ＝ＬＬＤＤ  ／（Ｗｅｆｆ・μＬＤＤ  ・Ｃｏｘ）とすると、上述の式（６）は、以下の式（８）に示すように、
Ｖｄ／Ｉｄ＝γ／（Ｖｇ−Ｖｔ）＋γＬＤＤ  ／（Ｖｇ−ＶｔＬＤＤ  ）＋Ｒ…（８）
となる。
【００６４】
このように、本実施形態に係るシミュレートシステム１は、ゲート電極１０５の下に不純物濃度の互いに異なる領域Ａｉ  …が複数設けられたトランジスタ２をシミュレート対象とするシステムであって、以下のモデル式、すなわち、上記各領域それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも２つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータが互いに独立して設定されるモデル式によって、シミュレート対象トランジスタ２の特性をシミュレートしている。
【００６５】
当該構成では、トランジスタ２のソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域（チャネル領域）に対して、それ以外の領域の抵抗成分を寄生抵抗とみなす場合、上記主たる要因となる領域と、寄生抵抗として動作する各領域とのそれぞれに対応する項が、互いに独立して設定されるしきい値パラメータを含んでいる。したがって、これらの独立した項によって、上記主たる要因となる領域の抵抗値と、寄生抵抗となる各領域の抵抗値とを独立して評価できる。
【００６６】
また、上記各しきい値パラメータは、シミュレート対象トランジスタ２に対して物理的な意味を持つパラメータであって、上記半導体装置の導電性が十分低く、その変化がゲート電圧に対して指数関数的である状態から、上記半導体装置の導電性が十分高く、当該導電性がゲート電圧に対して指数関数的よりも緩やかに変化する状態へと遷移する電圧を示している。
【００６７】
これらの結果、ゲート電極１０５の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタ２をシミュレート対象としているにも拘わらず、当該トランジスタ２の特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。また、しきい値パラメータを含み、物理的に意味を持つパラメータによるモデル式によって、トランジスタ２の特性をシミュレートしているので、シミュレート対象トランジスタ２の特性の測定結果から高精度にパラメータ抽出できる。
【００６８】
ここで、図３は、シミュレートシステム１が、上記式（７）をモデル式として、ゲート長がＬ１〜Ｌ５と互いに異なる各トランジスタ１０１について、各ゲート電圧Ｖｇにおける真性半導体領域（ｉ領域１１３）のトランスコンダクタンスｇｍを抽出した結果を示している。より詳細には、シミュレートシステム１は、ゲート長がＬ１〜Ｌ５と互いに異なる各トランジスタ１０１の特性の測定結果から、上記式（７）のパラメータを抽出し、当該式（７）によって、上記ｉ領域１１３部分のｇｍ特性を抽出した。また、図３では、各ｇｍをｇｍの最大値ｇｍａｘで正規化して表示している。
【００６９】
図３に示すように、本実施形態に係るシミュレートシステム１が抽出したｇｍ特性では、実際の特性と同様、正規化後のｇｍ特性が、ゲート長に拘わらず、略同一の特性を示している。したがって、上述の式（１）をモデル式とした場合、すなわち、図２５に示すように、実際の特性とは異なって、正規化後のｇｍ特性が、ゲート長によって大きく変化してしまう場合と比較して、高精度にｉ領域１１３のｇｍ特性が抽出されている。
【００７０】
また、上述したように、式（１）をモデル式とする場合は、可動キャリア移動度μのモデル式に加える、構造依存性を示す解析式を、構造毎に、すなわち、ゲート長毎に、複数セット用意する必要があるのに対して、本実施形態に係るシミュレートシステム１では、式（７）のうち、構造を示すパラメータのみを変更すればよく、ゲート長が異なる場合であっても、上記式（７）を共用できる。したがって、高精度でありながら、利便性の高いシミュレートシステム１を実現できる。
【００７１】
さらに、本実施形態に係るシミュレートシステム１は、上記式（５）〜（８）によって、トランジスタ２の特性をシミュレートできるだけではなく、トランジスタ２の特性を実測し、トランジスタ２の特性に基づいて、上記各式におけるパラメータを抽出することができる。
【００７２】
具体的には、本実施形態に係るシミュレートシステム１は、図１に示すように、トランジスタ２の特性を測定する測定装置１１と、測定装置１１による測定結果に基づいて、トランジスタ２をモデル化するためのパラメータを抽出すると共に、抽出されたパラメータによってトランジスタ２の特性をシミュレートするシミュレータ１２とを備えている。なお、上記測定装置１１およびシミュレータ１２の後述する各部材２１〜４３は、ＣＰＵが記憶装置に格納されたプログラムコードを実行し、入出力回路などの周辺回路（いずれも図示せず）を制御することによって実現される機能ブロックである。
【００７３】
上記測定装置１１には、トランジスタ２のゲート電圧−トランジスタ容量特性（Ｃ−Ｖ特性）を測定するＣＶ測定部２１と、トランジスタ２のゲート電圧Ｖｇを変更しながら、各ゲート電圧Ｖｇにおけるトランジスタ２のドレイン電流（Ｉｄ）−ドレイン電圧（Ｖｄ）特性（Ｖ−Ｉ特性）を測定するＶＩ測定部２２とが設けられている。
【００７４】
上記ＣＶ測定部２１は、例えば、図４に示すように、トランジスタ２のソースおよびドレインの双方が共通に接続される端子Ｔ１と、ゲートが接続される端子Ｔ２とを備えており、両端子Ｔ１・Ｔ２に印加する電圧（ゲート電圧）を変更しながら、各電圧印加時における両端子Ｔ１・Ｔ２間の容量を測定できる。
【００７５】
一方、ＶＩ測定部２２は、例えば、図５に示すように、トランジスタ２のソース、ドレインおよびゲートに、それぞれ接続される端子Ｔ１１〜Ｔ１３と、端子Ｔ１１およびＴ１３間に印加する電圧（ゲート電圧Ｖｇ）を変更可能な可変電圧源Ｅ１１と、端子Ｔ１１およびＴ１２間に印加する電圧（ドレイン電圧Ｖｄ）を変更可能な可変電圧源Ｅ１２と、端子Ｔ１２に流れる電流（ドレイン電流Ｉｄ）を測定する電流計Ａ１１とを備えており、トランジスタ２のゲート電圧Ｖｇを変更しながら、各ゲート電圧Ｖｇにおけるトランジスタ２のドレイン電流−ドレイン電圧特性を測定できる。
【００７６】
一方、シミュレータ１２には、上述の式（５）、（６）または（７）をモデル式として、トランジスタ２の特性をシミュレートするトランジスタモデル（トランジスタ特性算出手段）３１に加えて、上記測定装置１１によるトランジスタ２の測定結果に基づいて、当該モデル式中のパラメータを抽出し、トランジスタモデル３１へ与えるパラメータ抽出部（パラメータ抽出手段）３２が設けられている。
【００７７】
上記パラメータ抽出部３２は、上記ＣＶ測定部２１が測定したＣ−Ｖ特性から、上記各領域Ａｉ  のしきい値パラメータＶｔｉ  を抽出するＶｔ抽出部（しきい値パラメータ設定手段）４１と、ゲート電極１０５の下にないソースおよびドレイン領域の抵抗値Ｒ、Ｖｔ抽出部４１が抽出したしきい値パラメータＶｔｉ  、および、チャネル領域として動作する領域（この場合は、ｉ領域１１３）の理想長Ｌが互いに異なる複数のトランジスタ２について上記ＶＩ測定部２２が測定したＶ−Ｉ特性から、上記各領域Ａｉ  のγｉ  を抽出するγ抽出部（γ算出手段・関数パラメータ抽出手段）４２とを備えている。なお、上記チャネル領域として動作する領域は、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる不純物領域、すなわち、上記各領域Ａｉ  のうち、しきい値パラメータＶｔｉ  を超えたときのトランジスタ容量の変動量が最も大きい領域であって、図２の場合は、ｉ領域１１３である。
【００７８】
さらに、本実施形態に係るシミュレートシステム１は、ゲート電極１０５の下にないソースおよびドレイン領域の抵抗値Ｒも、トランジスタ２に類似した構造のソース・ドレイン領域抵抗値測定用トランジスタ３の特性の測定結果から算出している。
【００７９】
具体的には、図６に示すように、上記ソース・ドレイン領域抵抗値測定用トランジスタ（抵抗値測定用トランジスタ）３としてのトランジスタ１２１は、ゲート電極１０５の下の領域の不純物濃度が一定、より詳細には、上記チャネル領域として動作する領域と同じ濃度である点を除いて、上記シミュレート対象トランジスタ２と同じ構造である。言い換えると、上記抵抗値測定用トランジスタ３では、図２に示す各領域１１２〜１１４に代えて、真性半導体領域であるｉ領域１２３が設けられている。
【００８０】
また、上記パラメータ抽出部３２には、測定装置１１のＶＩ測定部２２によって測定された上記抵抗値測定用トランジスタ３のＶ−Ｉ特性に基づいて、上記シミュレート対象トランジスタ２のソースおよびドレイン領域のうち、ゲート電極１０５の下にない領域の抵抗値Ｒを抽出するＲ抽出部４３が設けられている。
【００８１】
以下では、図７に示すフローチャートを参照しながら、上述の式（８）のうち、トランジスタ２の構造によって決まるパラメータＲ、γ、γＬＤＤ  、Ｖｔ、ＶｔＬＤＤ  を抽出するときの動作について説明する。
【００８２】
すなわち、ステップ１（以下では、Ｓ１のように略称する）において、シミュレータ１２のパラメータ抽出部３２に設けられたＶｔ抽出部４１は、測定装置１１のＣＶ測定部２１へ指示して、ＣＶ測定部２１に接続されたトランジスタ２のＣ−Ｖ特性を測定させる。さらに、Ｓ２において、Ｖｔ抽出部４１は、当該Ｃ−Ｖ特性から、しきい値パラメータＶｔおよびＶｔＬＤＤ  を抽出する。
【００８３】
具体的には、ゲート電極１０５の下に不純物濃度の異なる領域が複数存在する場合、各領域と、それに隣接する領域とから構成される半導体装置がオン状態からオフ状態へと変化する際、すなわち、それぞれのしきい値となる電圧を超える際にトランジスタ容量が変化する。
【００８４】
例えば、図２の構成の薄膜トランジスタ１０１の場合、不純物領域の異なる領域として、ｉ領域１１３およびＮ−  領域１１２・１１４の３つの領域が存在するが、上述したように、両Ｎ−  領域１１２・１１４のしきい値パラメータＶｔｉ  が互いに等しい。したがって、図８に示すように、トランジスタ２のトランジスタ容量は、ゲート電圧Ｖｇが、ｉ領域１１３のしきい値パラメータＶｔを超えるときと、両Ｎ−  領域１１２・１１４に共通のしきい値パラメータＶｔＬＤＤ  を超えるときとの２箇所で、段階的に増加する。
【００８５】
上記Ｖｔ抽出部４１は、上記測定装置１１のＣＶ測定部２１によって測定されたＣ−Ｖ特性から、例えば、トランジスタ容量の変化率が、予め定められた値を超えている区間を検索するなどして、トランジスタ容量が急峻に変化している箇所（この場合は、２箇所）を特定する。さらに、Ｖｔ抽出部４１は、図９に示すように、各箇所の前方（ゲート電圧が低い方）におけるトランジスタ容量Ａ（この場合は、Ｃｍｉｎ１またはＣｍｉｎ２）から、当該箇所の後方（ゲート電圧が高い方）におけるトランジスタ容量Ｂ（この場合は、Ｃｉｍｎ１またはＣｍａｘ）へと変化する際に、変化量（Ｂ−Ａ）の１／３だけ変化したときのゲート電圧を、当該箇所のしきい値パラメータＶｔｉ  として決定する。
【００８６】
これにより、図８に示すＣ−Ｖ特性から、ｉ領域１１３のしきい値パラメータＶｔと、両Ｎ−  領域１１２・１１４に共通のしきい値パラメータＶｔＬＤＤ  とが求められる。
【００８７】
一方、シミュレータ１２のパラメータ抽出部３２に設けられたＲ抽出部４３は、Ｓ３において、測定装置１１のＶＩ測定部２２へ指示して、ＶＩ測定部２２に接続された抵抗値測定用トランジスタ３のＶ−Ｉ特性を測定させる。ここで、ＶＩ測定部２２は、ｉ領域１２３のソース−ドレイン方向の理想長Ｌが互いに異なる抵抗値測定用トランジスタ３を、それぞれ順に端子Ｔ１１、Ｔ１２およびＴ１３へ接続して、各抵抗値測定用トランジスタ３のＶ−Ｉ特性を測定する。さらに、Ｓ４において、Ｒ抽出部４３は、当該Ｖ−Ｉ特性から、ソースおよびドレイン領域のうち、ゲート電極１０５の下にない領域の抵抗値Ｒを抽出する。
【００８８】
具体的には、上記ＶＩ測定部２２は、上記各抵抗値測定用トランジスタ３について、ゲート電圧Ｖｇを変更しながら、ドレイン電流−ドレイン電圧特性を測定する。
【００８９】
ここで、ソース部電極とドレイン部電極との間の抵抗Ｒｄｓ（＝Ｖｄ／Ｉｄ）のうち、上記領域の抵抗値Ｒは、上記ソース−ドレイン方向の理想長Ｌが変化しても変化しない。この結果、上記Ｖｄ／ＩｄのＬに対する依存性を、各ゲート電圧Ｖｇについてプロットし、この依存性を最も再現する関数で近似すると、それらは、例えば、図１０に示すように、当該関数の誤差、測定誤差あるいは各抵抗値測定用トランジスタ３の製造バラツキなどに起因する誤差が存在しない場合、１点に収束する。
【００９０】
したがって、上記Ｒ抽出部４３は、上記ＶＩ測定部２２による各抵抗値測定用トランジスタ３のＶ−Ｉ特性から、ソース部電極とドレイン部電極との間の抵抗Ｒｄｓを算出すると共に、各ゲート電圧Ｖｇに対するＲｄｓのＬ依存性を上記関数で近似したときの各曲線が１点で交わるように、当該Ｌ依存性を上記関数で近似し、それらの各曲線が交わるＶｄ／Ｉｄの値からソースおよびドレイン領域のうち、ゲート電極１０５の下にない領域の抵抗値Ｒを抽出できる。
【００９１】
一例として、上記Ｒ抽出部４３はＶＩ測定部２２から得られるＩＶ特性から算出したソース部電極とドレイン部電極間抵抗Ｖｄ／ＩｄのＬに対する依存性を、各ゲート電圧Ｖｇについてプロットし、この依存性を式（１）に基づき一次関数で測定誤差が最小になるよう近似する。これにより、Ｖｄ／Ｉｄは、Ｌに対して直線的に変化し、全ゲート電圧Ｖｇに対応する各直線同士の交点は、ほぼ共通の一点に集中する。さらに、上記Ｒ抽出部４３は、ゲート電圧Ｖｇのそれぞれに対応する直線同士の交点全て（各直線の全ての組み合わせの交点）のＹ座標（抵抗値）の平均値を上記抵抗値Ｒとして記憶する。
【００９２】
また、他の例として、上記Ｒ抽出部４３は、上記各ドレイン電流−ドレイン電圧特性の測定結果から算出した上記抵抗Ｒｄｓのうち、ゲート電圧Ｖｇが同じものを、全ゲート電圧Ｖｇに共通の１点を通過する、上記理想長Ｌの一次関数になるように近似したときに、測定誤差が最小になるように、上記共通の１点、および、各一次関数の傾きを調整する。測定誤差が最小になる上記共通の１点が算出されると、上記Ｒ抽出部４３は、当該共通の１点のＹ座標（抵抗値）を、上記抵抗値Ｒとして記憶してもよい。
【００９３】
一方、上記Ｓ１ないしＳ４によって、しきい値パラメータＶｔおよびＶｔＬＤＤ  並びに抵抗値Ｒが測定されると、Ｓ５における、ＶＩ測定部２２による各シミュレート対象トランジスタ２のＶ−Ｉ特性と、上記各しきい値パラメータＶｔＬＤＤ  および抵抗値Ｒとに基づいて、図１に示すγ抽出部４２は、各トランジスタ２に共通の各γＬＤＤ  を抽出する（Ｓ６）。
【００９４】
具体的には、上記Ｓ５において、シミュレータ１２のパラメータ抽出部３２に設けられたγ抽出部４２は、測定装置１１のＶＩ測定部２２へ指示して、ＶＩ測定部２２に接続されたトランジスタ２のＶ−Ｉ特性を測定させる。ここで、ＶＩ測定部２２は、ｉ領域１１３のソース−ドレイン方向の理想長Ｌが互いに異なり、他の領域の構造が互いに同じトランジスタ２を、それぞれ順に、端子Ｔ１１、Ｔ１２およびＴ１３へ接続して、各トランジスタ２のＶ−Ｉ特性の測定する。
【００９５】
ここで、上記式（８）は、以下の式（９）に示すように、
（Ｖｄ／Ｉｄ−Ｒ）・（Ｖｇ−ＶｔＬＤＤ  ）  ＝〔（Ｖｇ−ＶｔＬＤＤ  ）／（Ｖｇ−Ｖｔ）〕・γ＋γＬＤＤ        …（９）
と変形できる。
【００９６】
また、上記γＬＤＤ  は、上記トランジスタ２の全ては、互いに、Ｎ−  領域１１２・１１４が同じ構造であるので、上記ｉ領域１１３のソース−ドレイン方向の理想長Ｌが変化しても変化せず、γのみ、すなわち、ｉ領域（Ａ２  領域）１１３のＬｉ  ／（Ｗｅｆｆ・μｉ  ・Ｃｏｘ）のみが変化する。この結果、上記式（９）の左辺が有している、ソース−ドレイン方向の理想長Ｌに対する依存性を、各ゲート電圧Ｖｇについてプロットし、この依存性を最も再現する関数で近似すると、それらは、例えば、図１１に示すように、当該関数の誤差、測定誤差あるいは各トランジスタ２の製造バラツキなどに起因する誤差が存在しない場合、１点に収束する。
【００９７】
したがって、上記γ抽出部４２は、上記Ｓ６において、ＶＩ測定部２２による各シミュレート対象トランジスタ２のＶ−Ｉ特性から、上記式（９）の左辺を算出し、当該左辺値の上記理想長Ｌに対する依存性を上記関数で近似したときの各曲線が１点で交わるように、当該Ｌ依存性を上記関数で近似し、それらの各曲線が交わる左辺値の値から、パラメータγＬＤＤ  を抽出できる。
【００９８】
一例として、上記γ抽出部４２は、ＶＩ測定部２２から得られるＩＶ特性から算出した上記（９）式の左辺値のＬに対する依存性を、各ゲート電圧Ｖｇについてプロットし、この依存性を、式（９）に基づき一次関数で測定誤差が最小になるよう近似する。これにより、当該左辺値は、Ｌに対して直線的に変化し、全ゲート電圧Ｖｇに対する各直線同士の交点は、ほぼ共通の一点に集中する。さらに、上記γ抽出部４２は、ゲート電圧Ｖｇのそれぞれに対応する直線同士の交点全て（各直線の全ての組み合わせの交点）のＹ座標（Ω・Ｖ）の平均値を上記パラメータγｊ−１として記憶する。
【００９９】
また、他の例として、上記γ抽出部４２は、上記Ｖ−Ｉ特性の測定結果から算出した上記式（９）の左辺値のうち、ゲート電圧Ｖｇが同じものを、全ゲート電圧Ｖｇに共通の１点を通過する、上記理想長Ｌの一次関数になるように近似したときに、測定誤差が最小になるように、上記共通の１点、および、各一次関数の傾きを調整する。測定誤差が最小になる上記共通の１点が算出されると、上記γ抽出部４２は、当該共通の１点のＹ座標（Ω・Ｖ）を、上記パラメータγＬＤＤ  として記憶してもよい。
【０１００】
また、γ抽出部４２は、上記Ｓ１からＳ６において、パラメータＶｔｉ  、ＲおよびγＬＤＤ  が決定されると、Ｓ７において、これらのパラメータと、上記Ｓ５におけるＶ−Ｉ特性の測定結果とに基づき、例えば、上記式（８）が各Ｌのトランジスタ２のＶ−Ｉ特性を最も再現するようなγ＝（Ｌ−Ｌｏｆｆ）／（Ｗｅｆｆ・μ・Ｃｏｘ）のパラメータＬｏｆｆおよびμを算出する。
【０１０１】
このように、本実施形態に係るシミュレートシステム１は、シミュレート対象トランジスタ２のＣ−Ｖ特性などから、上記各領域Ａｉ  のしきい値パラメータＶｔｉ  を抽出すると共に、ゲート電極１０５の下にないソースおよびドレイン領域の抵抗値Ｒ、Ｖｔ抽出部４１が抽出したしきい値パラメータＶｔｉ  、および、上記チャネル領域として動作する領域（この場合は、ｉ領域１１３）の理想長Ｌが互いに異なる複数のトランジスタ２のＶ−Ｉ特性から、上記各領域Ａｉ  のγｉ  を抽出している。したがって、現実のシミュレート対象トランジスタ２に合ったパラメータを高精度に抽出できる。
【０１０２】
特に、本実施形態では、シミュレート対象トランジスタ２のＣ−Ｖ特性から、各領域のしきい値パラメータを抽出している。したがって、しきい値パラメータの数に拘わらず、１度のＣ−Ｖ特性測定によって、全てのしきい値パラメータを抽出できる。
【０１０３】
さらに、本実施形態に係るシミュレートシステム１は、Ｓ３およびＳ４に示すように、ソースおよびドレイン領域のうち、ゲート電極１０５の下にない領域の抵抗値Ｒを、抵抗値測定用トランジスタ３の特性の測定結果から算出している。したがって、例えば、上記抵抗値Ｒをシミュレート対象トランジスタ２と同一基板上に形成され、同じ不純物濃度を持った領域の抵抗値を測定し、その測定結果を上記抵抗値Ｒとして使用する場合など、他の方法で上記抵抗値を測定または算出する場合と比較して、上記抵抗値Ｒを、より高精度に算出できる。この結果、上記式（６）のパラメータγｉ  、あるいは、式（８）のパラメータγおよびγＬＤＤ  を、より正確に抽出でき、トランジスタ２の特性をより高精度にシミュレートできる。
【０１０４】
さらに、本実施形態に係るシミュレートシステム１は、シミュレート対象トランジスタ２のシミュレートだけではなく、トランジスタ２を含む回路の特性もシミュレートできるように構成されている。
【０１０５】
具体的には、図１に示すように、本実施形態に係るシミュレータ１２には、当該回路の回路図情報を設定する回路図情報設定部３３と、当該回路を解析する際の解析条件を設定する解析条件設定部３４と、両設定部３３・３４によって設定された回路図情報および解析条件に従い、上記トランジスタモデル３１を参照しながら、回路を解析する回路解析部（電気的特性算出手段）３５と、解析結果を出力する出力部３６とを備えている。
【０１０６】
上記回路図情報は、シミュレート対象回路を構成する各回路要素と、各回路要素間の接続とを示すものであって、例えば、ネットリストと呼ばれる形式などで与えられる。
【０１０７】
また、解析条件は、上記各回路要素のパラメータと、シミュレート期間と、シミュレート時のタイムステップとを含んでいる。また、シミュレート対象回路が信号や電圧の入力端子を含んでいる場合、それらの端子に入力される信号波形や電圧を示す情報を含んでいる。
【０１０８】
上記構成では、図１２に示すＳ１１において、回路図情報設定部３３および解析条件設定部３４は、例えば、ユーザの指示などに従って、上記回路図情報および解析条件を自らに設定する。
【０１０９】
例えば、図１３に示す回路をシミュレートする場合、回路図情報設定部３３は、回路図情報として、当該回路を構成する回路要素、すなわち、トランジスタＰ１・Ｎ１、コンデンサＣ１および電源Ｖｄｄと、それらの接続関係とを含む情報を設定する。また、この場合、解析条件設定部３４は、図１４に示すように、上記各回路要素のパラメータとシミュレート期間とを設定し、図１５に示す入力信号波形を設定する。なお、本実施形態では、解析条件のうち、シミュレート時のタイムステップは、後述のＳ１３にて設定されるため、Ｓ１１では、設定されていない。
【０１１０】
上記Ｓ１１において、回路図情報および解析条件が設定されると、回路解析部３５は、回路図情報および解析条件に基づいて、ＤＣ動作点を解析する。さらに、Ｓ１３において、解析条件設定部３４がシミュレート時のタイムステップの入力を受け付けると、回路解析部３５は、Ｓ１４〜Ｓ１６において、当該タイムステップで回路をシミュレートする。
【０１１１】
具体的には、回路解析部３５は、Ｓ１４において、シミュレート開始時点から、上記タイムステップ毎に、回路図情報の示す回路の各ノード要素を計算する。ここで、例えば、図１３に示すＮ１およびＰ１のように、上記回路要素にシミュレート対象トランジスタ２が含まれている場合、回路解析部３５は、トランジスタモデル３１へ問い合わせて、当該トランジスタ２の特性を取得する。なお、取得時には、例えば、Ｌｐ／ＷｐおよびＬｎ／Ｗｎなど、トランジスタモデル３１が特性を応えるために必要なパラメータが、トランジスタモデル３１に与えられる。
【０１１２】
上記Ｓ１４での計算によって収束解が得られた場合（Ｓ１５にて、ＹＥＳ  の場合）、回路解析部３５は、現在のシミュレート時点がシミュレートの終了時点か否かを判定し、終了していない場合（Ｓ１６にて、ＮＯの場合）、Ｓ１７において、現在のシミュレート時点を上記タイムステップ分だけ進めた後、上記Ｓ１４以降の処理へ戻って、当該時点における各ノード要素を計算する。
【０１１３】
さらに、上記Ｓ１４〜Ｓ１７の処理が繰り返されて、現在のシミュレート時点がシミュレートの終了時点を越えると（Ｓ１６にて、ＹＥＳ  の場合）、出力部３６は、Ｓ１８において、回路解析部３５による解析結果を出力する。
【０１１４】
例えば、出力部３６が出力端子Ｔｏｕｔの信号波形の出力指示を受け付けた場合、出力部３６は、回路解析部３５の解析結果、より詳細には、上記Ｓ１４にて、各シミュレート時点における出力端子Ｔｏｕｔに対応するノード要素の電圧を、回路解析部３５から取得し、当該電圧を時系列に沿ってプロットする。これにより、出力部３６は、図１６に示すように、図１２に示す回路の出力波形を表示できる。
【０１１５】
なお、上記Ｓ１４における計算において、収束解が得られなかった場合、回路解析部３５は、シミュレート時のタイムステップを再度入力するように、解析条件設定部３４へ指示する。
【０１１６】
ところで、上記では、ゲート電極１０５の下に、不純物濃度の互いに異なる領域を複数有するシミュレート対象トランジスタ２が、図２に示す薄膜トランジスタ１０１の場合を例にして説明したが、これに限るものではなく、図１７に示すように、ＳＯＩ（  Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ  ）構造の半導体薄膜（１０３）内に製造されたＦＥＴ１０１ａであってもよいし、図１９に示すように、半導体基板上に形成されるＦＥＴ１０１ｂであってもよい。
【０１１７】
より詳細には、図１７に示すように、上記ＦＥＴ１０１ａは、図２に示す薄膜トランジスタ１０１と略同様の構造であるが、活性層となる半導体薄膜１０３は、ガラス基板１０２上ではなく、半導体基板１０６ａ上に絶縁膜１０７ａを介して形成されている。当該ＳＯＩ構造は、例えば、ＳＯＳ（  Ｓｉｌｉｃｏｎ  Ｏｎ  Ｓａｐｉｒｅ）や、ＳＩＭＯＸ（  Ｓｉｌｉｃｏｎ  Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ｉｏｎ  ＩＭｐｌａｎｔｉｏｎ  ｏｆ  ＯＸｉｇｅｎ  ）、および、ＢＳＯＩ（  Ｂｏｎｄｅｄ  ＳＯＩ  ）などであって、上記半導体薄膜１０３は、例えば、シリコン、サファイア、水晶、あるいは、ガラスのような電気絶縁体によって形成された基板１０６ａの上に、ＳｉＯ２  などの電気絶縁体で形成された絶縁膜１０７ａを介して積層される。なお、図１７では、基板１０６ａがシリコンの場合を例示している。
【０１１８】
この場合、抵抗値測定用トランジスタ３として、図１８に示すように、上記ＦＥＴ１０１ａの各領域１１２、１１３および１１４を、ｉ領域１２３で置き換えたＦＥＴ１２１ａが使用される。
【０１１９】
一方、図１９に示すＦＥＴ１０１ｂは、図２に示す薄膜トランジスタ１０１と略同様の構造であるが、各領域１１１〜１１５は、半導体薄膜１０３ではなく、半導体基板１０８ｂに形成された第２導電型のウエル領域１０９ｂに形成されている。なお、上述したように、第１導電型がｎ型の場合を例示しているので、第２導電型は、それとは逆のｐ型である。
【０１２０】
また、上記ＦＥＴ１０１ｂでは、ウエル領域１０９ｂに上記各領域１１１〜１１５が形成されているので、ｉ領域１１３は、ｐウエル領域１０９ｂの一部としてのｐ領域１１３ｂに置き換えられており、当該ｐ領域１１３ｂが、チャネル領域として動作する。
【０１２１】
この場合、抵抗値測定用トランジスタ３として、図２０に示すように、上記ＦＥＴ１０１ｂの各領域１１２、１１３ｂおよび１１４を、ｐ領域１２３ｂで置き換えたＦＥＴ１２１ｂが使用される。
【０１２２】
シミュレート対象トランジスタ２の構造に拘わらず、本実施形態に係るシミュレートシステム１は、ゲート部の下に、不純物濃度の互いに異なる領域が複数形成されているトランジスタであれば、任意の構造のトランジスタを高精度にシミュレートできる。
【０１２３】
〔第２の実施形態〕
ところで、上記では、例えば、図２に示すように、ゲート部の下に配された、不純物濃度の互いに異なる領域が３つの場合を例にして説明したが、上記領域の数は、これに限るものではなく、例えば、図２１および図２３に示すように、３より多くてもよい。
【０１２４】
本実施形態では、より一般的な場合として、ゲート部の下に、不純物濃度の互いに異なる領域がｎ個（ｎは、２以上の整数）設けられている場合、すなわち、ゲート部の下に、隣接する領域と不純物濃度が異なる領域Ａ１  〜Ａｎ  が設けられている場合について説明する。
【０１２５】
この場合、本実施形態に係るシミュレートシステム１は、上述の式（５）および（６）に代えて、以下の式（１０）または（１１）に示すように、
2005038930.tif 000006
とモデル化する。なお、上記式（１０）および（１１）において、Σ〔〕は、〔〕中のｉを、１からｎまで変化させたときの〔〕内の合計値を示している。
【０１２６】
例えば、図２１に示すＦＥＴ１０１ｃは、図１９に示すＦＥＴ１０１ｂと略同様の構造であるが、Ｎ−  領域１１２とｐ領域１１３ｂとの間、および、ｐ領域１１３ｂとＮ−  領域１１４との間に、それぞれ、Ｎ−  領域１１２・１１４よりもさらに第１導電型の不純物濃度が低いＮ−−領域１１６および１１７が設けられている。
【０１２７】
当該ＦＥＴ１０１ｃをシミュレート対象トランジスタ２として採用する場合、ゲート電極１０５の下に配されている領域は、Ｎ−  領域１１２（Ａ１  ）、Ｎ−−領域１１６（Ａ２  ）、ｐ領域１１３ｂ（Ａ３  ）、Ｎ−−領域１１７（Ａ４  ）、Ｎ−  領域１１４（Ａ５  ）の５つなので、上記式（１０）および（１１）において、ｎは５になる。
【０１２８】
また、上記式（１０）および（１１）においても、トランジスタ２が、上記チャネル領域として動作する領域（この場合は、ｉ領域１１３）、すなわち、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる不純物濃度領域でチャネル領域と定義される領域の中心線を軸に対称な構造の場合は、上記軸の一方に配された領域に対応するしきい値パラメータＶｔｉ  と、当該領域に対称な領域に対応するしきい値パラメータＶｔｉ  とが等しくなるので、上述の式（７）および（８）と同様に、これらの両領域に対応する項をまとめることができる。
【０１２９】
例えば、図２１に示すＦＥＴ１０１ｃの場合、しきい値パラメータＶｔ１  およびＶｔ５  が等しくなり、しきい値パラメータＶｔ２  およびＶｔ４  が等しくなる。したがって、領域Ａ１  およびＡ５  をまとめた項のパラメータにＮ−を付し、領域Ａ２  およびＡ４  をまとめた項のパラメータにＮ−−  を付すと共に、領域Ａ３  のパラメータにｐ  を付すと、上述の式（１０）および（１１）は、以下の式（１２）および（１３）に示すように、
2005038930.tif 000007
となる。
【０１３０】
このように、本実施形態に係るシミュレートシステム１は、ｎが３よりも大きい場合であっても、シミュレートシステム１のトランジスタモデル３１が上述の式（１０）ないし（１３）に示す式をモデル式として、シミュレート対象トランジスタ２の特性をシミュレートする。したがって、上記第１の実施形態と同様、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタ２をシミュレート対象としているにも拘わらず、当該トランジスタ２の特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。また、しきい値パラメータを含み、物理的に意味を持つパラメータによるモデル式によって、トランジスタ２の特性をシミュレートしているので、シミュレート対象トランジスタ２の特性の測定結果から高精度にパラメータ抽出できる。
【０１３１】
ところで、本実施形態のように、互いに異なる値を持ったしきい値パラメータＶｔｉ  の数が３個以上持つトランジスタを、シミュレート対象トランジスタ２とする場合、抽出の対象とするγの数も２個より大きくなる。したがって、第１の実施形態と同様の方法、具体的には、ゲート部の下にないソースおよびドレイン領域の抵抗値Ｒと、Ｖｔ抽出部４１が抽出したしきい値パラメータＶｔｉ  と、上記チャネル領域として動作する領域の理想長Ｌが互いに異なる複数のトランジスタ２について上記ＶＩ測定部２２が測定したＶ−Ｉ特性とから求める方法では、各領域のγを抽出することができない。
【０１３２】
したがって、本実施形態に係るシミュレートシステム１では、以下に示すように、上記各値Ｒ、Ｖｔｉ  およびトランジスタ２のＶ−Ｉ特性に加えて、シミュレート対象トランジスタ２と抵抗値測定用トランジスタ３との中間の構造を持った比較用トランジスタ（測定用トランジスタ）４のＶ−Ｉ特性も参照して、各領域のγを抽出している。
【０１３３】
より詳細には、上記比較用トランジスタ４は、互いに異なる値を持ったしきい値パラメータＶｔｉ  の数が１つずつ減少するように、シミュレート対象トランジスタ２の、上記チャネル領域として動作する領域を広げた構造を有しており、シミュレート対象トランジスタ２と、構造の互いに異なる１または複数の比較用トランジスタ４と、抵抗値測定用トランジスタ３とを並べた場合、隣接するトランジスタ間では、互いに異なる値を持ったしきい値パラメータＶｔｉ  の数が１つずつ減少するように設定されている。
【０１３４】
例えば、図２１に示すように、互いに異なる値を持ったしきい値パラメータＶｔｉ  の数が３つのＦＥＴ１０１ｃをシミュレート対象トランジスタ２とする場合、比較用トランジスタ４の構造は、互いに異なる値を持ったしきい値パラメータＶｔｉ  の数が２つとなるように、ｐ領域１１３ｂの幅を広げた構造、すなわち、図１９に示すように、Ｎ−−領域１１６・１１７を削除した構造になる。なお、この場合は、シミュレート対象トランジスタ２において、互いに異なる値を持ったしきい値パラメータＶｔｉ  の数が３つなので、比較用トランジスタ４の構造の数は、１つ（図１９に示す構造）である。
【０１３５】
また、当該比較用トランジスタ４も、シミュレート対象トランジスタ２および抵抗値測定用トランジスタ３と同様に、上記チャネル領域として動作する領域のソース−ドレイン方向の理想長Ｌが互いに異なるものが、比較用トランジスタ４の構造毎に用意される。
【０１３６】
本実施形態に係るシミュレートシステム１は、図７に示すＳ１〜Ｓ７と略同様の各ステップを実行して、シミュレート対象トランジスタ２を上述の式（１０）ないし（１３）によってモデル化するためのパラメータを抽出する。
【０１３７】
本実施形態では、図７と同様のＳ１およびＳ２によって、それぞれのしきい値パラメータＶｔｉ  が抽出される。ここで、本実施形態でも、ＣＶ測定部２１によるトランジスタ容量の測定結果から、各しきい値パラメータＶｔｉ  を求めているので、しきい値パラメータＶｔｉ  の数に拘わらず、トランジスタ２のゲート電圧−トランジスタ容量特性を１度測定するだけで、全てのしきい値パラメータＶｔｉ  を抽出できる。
【０１３８】
さらに、本実施形態に係るシミュレートシステム１は、図２２に示すように、ゲート部の下にないソース部およびドレイン部の抵抗値Ｒを抽出するステップ（Ｓ４）と、上記チャネル領域として動作する領域に隣接する領域のγ（図７の場合は、γＬＤＤ  ）を抽出するステップ（Ｓ６）との間に、比較用トランジスタ４のＶ−Ｉ特性を測定し、測定結果を参照して、上記チャネル領域として動作する領域と、それに隣接する領域とを除く領域のパラメータγを抽出するＳ２１ないしＳ２３を実行している。
【０１３９】
具体的には、シミュレータ１２のパラメータ抽出部３２に設けられたγ抽出部４２は、互いに値の異なるしきい値パラメータＶｔｉ  の数が増加する順番に比較用トランジスタ４のＶ−Ｉ特性を測定している。
【０１４０】
未だＶ−Ｉ特性を測定していない比較用トランジスタ４が存在する場合（Ｓ２１において、ＹＥＳ  の場合）、上記γ抽出部４２は、Ｓ２２において、測定装置１１のＶＩ測定部２２へ指示して、当該比較用トランジスタ４のＶ−Ｉ特性を測定させる。
【０１４１】
当該Ｖ−Ｉ特性は、上記チャネル領域として動作する領域（図１９の場合は、ｐ領域１１３ｂ）のソース−ドレイン方向の理想長Ｌが互いに異なる比較用トランジスタ４のそれぞれについて測定され、ＶＩ測定部２２は、端子Ｔ１１、Ｔ１２およびＴ１３へ接続する比較用トランジスタ４を変更しながら、Ｖ−Ｉ特性の測定を繰り返す。
【０１４２】
ここで、抵抗値測定用トランジスタ３をトランジスタＦＥＴ１、比較用トランジスタ４をトランジスタＦＥＴ２…、シミュレート対象トランジスタ２をトランジスタＦＥＴｍのように、互いに異なる値を持ったしきい値パラメータの数を付して、各トランジスタを区別し、トランジスタＦＥＴ２〜ＦＥＴｍのうちの任意のトランジスタＦＥＴｊを、式（１１）と同様、以下の式（１４）に示すように、
Ｖｄ／Ｉｄ＝  Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕＋Ｒ              …（１４）
とモデル化する。なお、式（１４）では、Σ〔〕は、〔〕内のｉを、１からｊまで変化させたときの〔〕内の合計値を示している。また、上記式（１４）において、各しきい値パラメータＶｔｉ  は、トランジスタＦＥＴ（ｉ＋１）が、トランジスタＦＥＴｉよりも余分に持つ不純物濃度領域によるしきい値パラメータを示しており、例えば、トランジスタＦＥＴ２がトランジスタＦＥＴ１より余分に持つ不純物濃度領域によるしきい値パラメータは、Ｖｔ１  、トランジスタＦＥＴ３がトランジスタＦＥＴ２より余分に持つ不純物濃度領域によるしきい値パラメータはＶｔ２  である。また、ｉ＝ｊのときは、しきい値パラメータＶｔｉは、トランジスタＦＥＴ１のしきい値パラメータを示している。さらに、γｉ  は、式（１１）のパラメータγのうち、しきい値パラメータが互いに同じ値の領域のパラメータγの総和である。
【０１４３】
さらに、上記式（１４）は、以下の式（１５）に示すように、
（Ｖｄ／Ｉｄ−Ｒ−Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕）・（Ｖｇ−Ｖｔｊ  ）＝〔（Ｖｇ−Ｖｔｊ−１  ）／（Ｖｇ−Ｖｔｊ  ）〕・γｊ  ＋γｊ−１      …（１５）
と変形できる。なお、上記式（１５）において、左辺のΣ〔〕は、ｊが３以上の場合、〔〕内のｉを、１からｊ−２まで変化させたときの〔〕内の合計値であり、ｊが２の場合は０である。また、Ｖｔｊ  およびγｊ  は、上記チャネル領域として動作する領域のしきい値パラメータおよびγである。
【０１４４】
ここで、上記各トランジスタＦＥＴｍ−１〜ＦＥＴ１は、互いに異なる値を持ったしきい値パラメータＶｔｉ  の数が１つずつ減少するように、シミュレート対象トランジスタ２の領域のうち、上記チャネル領域として動作する領域を広げた構造である。したがって、トランジスタＦＥＴｊとＦＥＴｊ−１とを比較すると、広げられた領域よりも外側の領域に対応するパラメータは、それぞれ等しくなる。具体的には、トランジスタＦＥＴｊのパラメータγ１  〜γｊ−２  は、トランジスタＦＥＴｊ−１のパラメータγ１  〜γｊ−２  とそれぞれ等しく、トランジスタＦＥＴｊのしきい値パラメータＶｔ１  〜Ｖｔｊ−２  は、トランジスタＦＥＴｊ−１のしきい値パラメータＶｔ１  〜Ｖｔｊ−２  とそれぞれ等しい。
【０１４５】
したがって、上記Ｓ２３において、γ抽出部４２が、あるトランジスタＦＥＴｊのＶ−Ｉ特性から、パラメータγｊ−１  を抽出する際、これまでに抽出したパラメータγ１  〜γｊ−２  から、上記式（１５）の左辺のΣ〔〕を算出できる。
【０１４６】
また、上記γｊ−１  は、上記チャネル領域として動作する領域のソース−ドレイン方向の理想長Ｌｊ  が変化しても変化せず、γｊ  のみ、すなわち、当該領域の（Ｌｊ  −Ｌｏｆｆ）／（Ｗｅｆｆ・μｊ  ・Ｃｏｘ）のみが変化する。この結果、上記式（１５）の左辺が有している、ソース−ドレイン方向の理想長Ｌに対する依存性を、各ゲート電圧Ｖｇについてプロットし、この依存性を最も再現する関数で近似すると、それらは、図１１と同様に、当該関数の誤差、測定誤差あるいは各トランジスタＦＥＴ１〜ＦＥＴｍの製造バラツキなどに起因する誤差が存在しない場合、１点に収束する。
【０１４７】
したがって、上記γ抽出部４２は、Ｓ２３において、ＶＩ測定部２２による各トランジスタＦＥＴｊのＶ−Ｉ特性から、上記式（１５）の左辺値を算出し、当該左辺値の上記理想長Ｌに対する依存性を上記関数で近似したときの各曲線が１点で交わるように、当該Ｌ依存性を上記関数で近似し、それらの各曲線が交わる左辺値の値から、パラメータγｊ−１  を抽出できる。
【０１４８】
一例として、上記γ抽出部４２は、上記Ｖ−Ｉ特性の測定結果から算出した上記式（１５）の左辺値のＬｊ  に対する依存性を、各ゲート電圧Ｖｇについてプロットし、この依存性を式（１５）に基づき一次関数で測定誤差が最小になるよう近似する。これにより、上記左辺値はＬｊ  に対して直線的に変化し、全ゲート電圧Ｖｇに対する各直線同士の交点は、ほぼ共通の一点に集中する。さらに、上記γ抽出部４２は、上記γ抽出部４２は、ゲート電圧Ｖｇのそれぞれに対応する直線同士の交点全て（各直線の全ての組み合わせの交点）のＹ座標（Ω・Ｖ）を上記パラメータγｊ−１  として記憶する。
【０１４９】
また、他の例として、上記γ抽出部４２は、上記Ｖ−Ｉ特性の測定結果から算出した上記式（１５）の左辺値のうち、ゲート電圧Ｖｇが同じものを、全ゲート電圧Ｖｇに共通の１点を通過する、上記理想長Ｌの一次関数になるように近似したときに、測定誤差が最小になるように、上記共通の１点、および、各一次関数の傾きを調整する。測定誤差が最小になる上記共通の１点が算出されると、上記γ抽出部４２は、当該共通の１点のＹ座標（Ω・Ｖ）を、上記パラメータγｊ−１  として記憶してもよい。
【０１５０】
上記Ｓ２１〜Ｓ２３は、未だＶ−Ｉ特性を測定していない比較用トランジスタ４がなくなるまで繰り返され、全ての比較用トランジスタ４のＶ−Ｉ特性が測定され、パラメータγ１  〜γｍ−２  が抽出されると（上記Ｓ２１にて、ＮＯの場合）、γ抽出部４２は、Ｓ５において、シミュレート対象トランジスタ２のＶ−Ｉ特性を測定させると共に、Ｓ６において、Ｓ２３と同様に、式（１５）に基づいて、ＶＩ測定部２２によるトランジスタ２（ＦＥＴｍ）のＶ−Ｉ特性から、パラメータγｍ−１  を抽出する。
【０１５１】
また、γ抽出部４２は、パラメータＶｔ１  〜Ｖｔｍ  、γ１  〜γｍ−１  が決定されると、Ｓ７において、これらの値と、上記Ｓ５におけるＶ−Ｉ特性の測定結果とに基づき、式（１１）が各Ｌｊ  のトランジスタのＶ−Ｉ特性を最も再現するようにγｍ  ＝（Ｌｊ  −Ｌｏｆｆ）／Ｗｅｆｆ・μ・Ｃｏｘのパラメータ、Ｌｏｆｆ、μを算出する。
【０１５２】
このように、本実施形態に係るシミュレートシステム１は、シミュレート対象トランジスタ２だけではなく、比較用トランジスタ４のＶ−Ｉ特性の測定結果をも参照して、式（１４）の各パラメータγｉ  を抽出している。したがって、互いに値の異なるしきい値パラメータの数が３以上であるにも拘わらず、よりシミュレート対象トランジスタ２に合致したパラメータγｉ  を抽出でき、より高精度にシミュレート対象トランジスタ２の特性をシミュレートできる。
【０１５３】
なお、上記では、互いに値の異なるしきい値パラメータの数が３以上となるシミュレート対象トランジスタ２として、図２１に示すＦＥＴ１０１ｃを例にして説明したが、これに限るものではない。
【０１５４】
例えば、図２３に示すＦＥＴ１０１ｄであってもよい。当該ＦＥＴ１０１ｄは、図２１のＦＥＴ１０１ｃと略同様の構造であるが、図２１に示す領域１１１および１１２は、第２導電型の不純物濃度が上記ウエル領域１０９ｂよりも高いＰ＋  領域１３１内に形成されている。同様に、領域１１４および１１５は、Ｐ＋  領域１３２内に形成されている。さらに、当該ＦＥＴ１０１ｄには、図２１に示すＮ−−領域１１６および１１７に代えて、第２導電型の不純物濃度が上記Ｐ＋  領域１３１・１３２よりも低いＰ−  領域１３３および１３４が設けられている。なお、ウエル領域１０９ｂ、Ｐ−  領域１３３・１３４、Ｎ−  領域１１２・１１４およびＮ＋  領域１１１・１１５は、それぞれ異なる不純物濃度を持ち、それぞれの抵抗特性は、互いに異なっている。当該構成のＦＥＴ１０１ｄでは、Ｐ−  領域１３３・１３４によって、上記Ｎ＋  およびＮ−  領域（１１１・１１２／１１４・１１５）における横方向の空乏層の延びが抑制され、バルクのパンチスルーが抑制される。これにより、短チャネル効果に強いトランジスタ構造を提供することが可能となる。
【０１５５】
シミュレート対象トランジスタ２の構造に拘わらず、本実施形態に係るシミュレートシステム１は、上述の式（１０）ないし（１３）に基づいて、トランジスタ２の特性をシミュレートすることによって、ゲート部の下に、不純物濃度の互いに異なる領域が複数形成されているトランジスタであれば、任意の構造のトランジスタを高精度にシミュレートできる。
【０１５６】
〔第３の実施形態〕
本実施形態では、上記チャネル領域として動作する領域の中心線を軸にして対称なトランジスタをシミュレート対象トランジスタ２とする場合には、第１および第２の実施形態よりも高精度にトランジスタ２の特性をシミュレート可能なシミュレートシステム１ｂについて説明する。
【０１５７】
本実施形態に係るシミュレートシステム１ｂは、図１に示すシミュレートシステム１と略同様の構成であるが、トランジスタモデル３１は、上述の式（５）ないし（８）または式（１０）ないし（１３）に代えて、以下の式（１６）に示すように、上記各領域の数を２ｎ−１、〔〕内のｉ  を１〜２ｎ−１までｎを除いて変化させたときの〔〕内の値の合計をΣ〔〕とするとき、
2005038930.tif 000008
によって、トランジスタ２をモデル化している。
【０１５８】
当該式（１６）では、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる不純物濃度領域であって、上記チャネル領域として動作する領域、すなわち、ソース部とドレイン部との間の領域の中央に位置する領域Ａｎ  に対応する項のみ、分母が、（Ｖｇ−Ｖｔｉ  ）ではなく、（Ｖｇ−Ｖｔｎ  −Ｖｄ／２）になっている。これにより、シミュレートシステム１ｂは、シミュレート対象トランジスタ２の特性を、より高精度にシミュレートできる。
【０１５９】
ところで、上記第１ないし第３の実施形態では、本実施形態では、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる不純物濃度領域であって、チャネル領域として動作する領域の抵抗値を、Ｌｃｈ／〔（Ｗｅｆｆ・μ・Ｃｏｘ）・（Ｖｇ−Ｖｔ）〕あるいはＬｃｈ／〔（Ｗｅｆｆ・μ・Ｃｏｘ）・（Ｖｇ−Ｖｔ−Ｖｄ／２）〕によってモデル化する場合を例にして説明したが、これに限るものではなく、任意のモデル式ｆｊによってモデル化してもよい。
【０１６０】
具体的には、トランジスタモデル３１は、上述の式（５）ないし（８）または式（１０）ないし（１３）に変えて、以下の式（１７）に示すように、上記各領域の数をｎ、上記各領域をＡ１  〜Ａｎ  、上記チャネル領域Ａｊ  の領域の抵抗特性を示す任意のモデル式をｆｊ、〔〕内のｉを１〜ｎまでｊを除いて変化させたときの〔〕内の合計をΣ〔〕とするとき、
Ｒｄｓ＝Ｖｄ／Ｉｄ＝ｆｊ＋Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕＋Ｒ  …（１７）
によってモデル化してもよい。
【０１６１】
当該構成であっても、トランジスタのソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域（チャネル領域）に対して、それ以外の領域の抵抗成分を寄生抵抗とみなす場合、上記主たる要因となる領域と、寄生抵抗として動作する各領域とのそれぞれに対応する項が、互いに独立して設定されるしきい値パラメータを含んでいる。したがって、これらの独立した項によって、上記主たる要因となる領域の抵抗値と、寄生抵抗となる各領域の抵抗値とを独立して評価できる。この結果、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタ２をシミュレート対象としているにも拘わらず、当該トランジスタ２の特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。
【０１６２】
また、しきい値パラメータを含み、物理的に意味を持つパラメータによるモデル式によって、トランジスタ２の特性をシミュレートしているので、シミュレート対象トランジスタ２の特性の測定結果から高精度にパラメータ抽出できる。
【０１６３】
さらに、上記チャネル領域を除く領域に対応するパラメータＶｔｉ  およびγｉ  を上述の各実施形態と同様に、高精度に抽出できるので、これらの値を用いることによって、チャネル領域を関数ｆｊでモデル化するときのパラメータも高精度に抽出できる。
【０１６４】
また、上記では、ある領域のしきい値電圧、すなわち、当該領域と、それに隣接する領域とから構成される半導体装置の導電性が十分低くその変化がゲート電圧に対し指数関数的な領域から、上記半導体装置の導電性が十分高くその変化がゲート電圧に対し上記の指数関数的な変化よりも緩やかになる領域へと遷移する電圧を、１つのしきい値パラメータで直接表現したモデル式によってモデル化する場合を例にして説明したが、これに限るものではない。複数のしきい値パラメータによって、当該しきい値電圧を間接的に表現したモデル式を採用しても略同様の効果が得られる。
【０１６５】
ただし、上記各実施形態のように、１つのしきい値パラメータによって、しきい値電圧を表現する方が、パラメータを抽出する際およびモデル式に基づいてトランジスタの特性を算出する際の演算量を削減できる。したがって、十分な精度を持ち、しかも、高速に、パラメータ抽出およびトランジスタの特性を算出可能なシミュレートシステム１〜１ｂを構築できる。
【０１６６】
さらに、関数ｆｊでモデル化するか否かに拘わらず、上記各実施形態では、測定装置１１を備え、シミュレート対象トランジスタ２のＣ−Ｖ特性、および、シミュレート対象トランジスタ２、抵抗値測定用トランジスタ３および比較用トランジスタ４のＶ−Ｉ特性を測定できるシミュレートシステムについて説明したが、これに限るものではない。例えば、シミュレータ１２のパラメータ抽出部３２が、例えば、他の測定装置によって測定された測定結果の入力を受け付け、当該測定結果に基づいて、トランジスタモデル３１がシミュレート対象トランジスタ２の特性をシミュレートするためのパラメータ（γやＶｔなど）を抽出してもよい。
【０１６７】
また、上記各実施形態では、シミュレートシステム１〜１ｂにパラメータ抽出部３２が設けられている場合を例にして説明したが、これに限るものではなく、トランジスタモデル３１は、予め設定されたパラメータを用いて、シミュレート対象トランジスタ２の特性をシミュレートしてもよい。
【０１６８】
ただし、上記各実施形態のように、測定装置１１とパラメータ抽出部３２とを備えている場合は、シミュレート対象トランジスタ２が変更されても、上記トランジスタ２〜４の測定結果から、シミュレート対象トランジスタ２のパラメータを抽出できる。
【０１６９】
また、上記各実施形態では、測定装置１１およびシミュレータ１２を構成する各部材が、「ＣＰＵなどの演算手段がＲＯＭやＲＡＭなどの記録媒体に格納されたプログラムコードを実行することで実現される機能ブロックである」場合を例にして説明したが、同様の処理を行うハードウェアで実現してもよい。また、処理の一部を行うハードウェアと、当該ハードウェアの制御や残余の処理を行うプログラムコードを実行する上記演算手段とを組み合わせても実現することもできる。さらに、上記各部材のうち、ハードウェアとして説明した部材であっても、処理の一部を行うハードウェアと、当該ハードウェアの制御や残余の処理を行うプログラムコードを実行する上記演算手段とを組み合わせても実現することもできる。なお、上記演算手段は、単体であってもよいし、装置内部のバスや種々の通信路を介して接続された複数の演算手段が共同してプログラムコードを実行してもよい。
【０１７０】
上記演算手段によって直接実行可能なプログラムコード自体、または、後述する解凍などの処理によってプログラムコードを生成可能なデータとしてのプログラムは、当該プログラム（プログラムコードまたは上記データ）を記録媒体に格納し、当該記録媒体を配付したり、あるいは、上記プログラムを、有線または無線の通信路を介して伝送するための通信手段で送信したりして配付され、上記演算手段で実行される。
【０１７１】
なお、通信路を介して伝送する場合、通信路を構成する各伝送媒体が、プログラムを示す信号列を伝搬し合うことによって、当該通信路を介して、上記プログラムが伝送される。また、信号列を伝送する際、送信装置が、プログラムを示す信号列により搬送波を変調することによって、上記信号列を搬送波に重畳してもよい。この場合、受信装置が搬送波を復調することによって信号列が復元される。一方、上記信号列を伝送する際、送信装置が、デジタルデータ列としての信号列をパケット分割して伝送してもよい。この場合、受信装置は、受信したパケット群を連結して、上記信号列を復元する。また、送信装置が、信号列を送信する際、時分割／周波数分割／符号分割などの方法で、信号列を他の信号列と多重化して伝送してもよい。この場合、受信装置は、多重化された信号列から、個々の信号列を抽出して復元する。いずれの場合であっても、通信路を介してプログラムを伝送できれば、同様の効果が得られる。
【０１７２】
ここで、プログラムを配付する際の記録媒体は、取外し可能である方が好ましいが、プログラムを配付した後の記録媒体は、取外し可能か否かを問わない。また、上記記録媒体は、プログラムが記憶されていれば、書換え（書き込み）可能か否か、揮発性か否か、記録方法および形状を問わない。記録媒体の一例として、磁気テープやカセットテープなどのテープ、あるいは、フロッピー（登録商標）ディスクやハードディスクなどの磁気ディスク、または、ＣＤ−ＲＯＭや光磁気ディスク（ＭＯ）、ミニディスク（ＭＤ）やデジタルビデオディスク（ＤＶＤ）などのディスクが挙げられる。また、記録媒体は、ＩＣカードや光カードのようなカード、あるいは、マスクＲＯＭやＥＰＲＯＭ、ＥＥＰＲＯＭまたはフラッシュＲＯＭなどのような半導体メモリであってもよい。あるいは、ＣＰＵなどの演算手段内に形成されたメモリであってもよい。
【０１７３】
なお、上記プログラムコードは、上記各処理の全手順を上記演算手段へ指示するコードであってもよいし、所定の手順で呼び出すことで、上記各処理の一部または全部を実行可能な基本プログラム（例えば、オペレーティングシステムやライブラリなど）が既に存在していれば、当該基本プログラムの呼び出しを上記演算手段へ指示するコードやポインタなどで、上記全手順の一部または全部を置き換えてもよい。
【０１７４】
また、上記記録媒体にプログラムを格納する際の形式は、例えば、実メモリに配置した状態のように、演算手段がアクセスして実行可能な格納形式であってもよいし、実メモリに配置する前で、演算手段が常時アクセス可能なローカルな記録媒体（例えば、実メモリやハードディスクなど）にインストールした後の格納形式、あるいは、ネットワークや搬送可能な記録媒体などから上記ローカルな記録媒体にインストールする前の格納形式などであってもよい。また、プログラムは、コンパイル後のオブジェクトコードに限るものではなく、ソースコードや、インタプリトまたはコンパイルの途中で生成される中間コードとして格納されていてもよい。いずれの場合であっても、圧縮された情報の解凍、符号化された情報の復号、インタプリト、コンパイル、リンク、または、実メモリへの配置などの処理、あるいは、各処理の組み合わせによって、上記演算手段が実行可能な形式に変換可能であれば、プログラムを記録媒体に格納する際の形式に拘わらず、同様の効果を得ることができる。
【０１７５】
一例として、上記トランジスタモデル３１が、予め記憶装置に格納されたモデル式やテーブルに従って、トランジスタ２をシミュレートする演算エンジンを備えている場合、モデル式やテーブルを上記プログラムとして当該汎用の演算エンジンへ与えることによって、当該演算エンジンを実現しているコンピュータを、本実施形態に係るトランジスタモデル３１として動作させることができる。
【０１７６】
【発明の効果】
本発明に係るシミュレータは、以上のように、少なくともゲート部、ソース部およびドレイン部の３つの領域から構成されたトランジスタであって、上記ゲート部に印加したゲート電圧によって、ソース部およびドレイン部の間に流れるドレイン電流を制御可能で、しかも、上記ドレイン電流の電流経路となる上記ゲート部下に、不純物濃度の互いに異なる複数の領域が設けられたトランジスタの特性を、予め定められたモデル式から算出するトランジスタ特性算出手段を有するシミュレータにおいて、上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも２つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されている構成である。また、本発明に係るプログラムは、上記手段として、コンピュータを動作させるプログラムであって、本発明に係る記録媒体には、当該プログラムが記録されている。さらに、これらのプログラムがコンピュータによって実行されると、当該コンピュータは、上記シミュレータとして動作する。
【０１７７】
これらの構成では、トランジスタのソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域（チャネル領域）に対して、それ以外の領域の抵抗成分を寄生抵抗とみなす場合、上記主たる要因となる領域と、寄生抵抗として動作する各領域とのそれぞれに対応する項が、互いに独立して設定されるしきい値パラメータを含んでいる。したがって、これらの独立した項によって、上記主たる要因となる領域の抵抗値と、寄生抵抗となる各領域の抵抗値とを独立して評価できる。また、上記各しきい値パラメータは、シミュレート対象とするトランジスタの物理量に対応するパラメータであって、上記半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示している。これらの結果、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできるという効果を奏する。
【０１７８】
さらに、しきい値パラメータを含み、物理的な意味を持つパラメータによるモデル式によって、トランジスタの特性をシミュレートしているので、シミュレート対象トランジスタの特性の測定結果から高精度にパラメータ抽出できるという効果を併せて奏する。
【０１７９】
本発明に係るシミュレータは、上記構成に加えて、上記モデル式は、ソース部電極−ドレイン部電極間電圧をＶｄ、ソース部電極−ドレイン部電極間電流をＩｄ、ゲート部電極−ソース部電極間電圧をＶｇ、ゲート部下にないソース部およびドレイン部の抵抗をＲ、上記各領域の数をｎ、上記各領域をＡ１  〜Ａｎ  、これらの領域のうちのある領域Ａｉ  のソース−ドレイン方向の長さをＬｉ  、幅をＷｉ  、可動キャリア移動度をμｉ  、酸化膜容量密度をＣｏｘｉ  、γｉ  ＝Ｌｉ  ／（Ｗｉ  ・μｉ  ・Ｃｏｘｉ  ）、しきい値パラメータをＶｔｉ  、上記各領域のうち、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域Ａｊ  の抵抗特性を示す関数をｆｊ、〔〕内のｉ  をｊを除いて１〜ｎまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、Ｖｄ／Ｉｄ＝ｆｊ＋Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕＋Ｒである構成である。
【０１８０】
当該構成では、トランジスタの特性が上記モデル式によって算出されるので、上記抵抗変化の主たる要因となる領域Ａｊ  以外の各領域について、それぞれの領域と、それに隣接する領域とからなる半導体装置の特性を、容量モデルとの整合性を保ったまま、高精度にシミュレートできる。一方、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域Ａｊ  の抵抗特性を示す関数は、ゲート部の下の領域の不純物濃度が一定であるトランジスタの特性を示す関数を転用できる。したがって、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。
【０１８１】
また、しきい値パラメータを含み、物理的な意味を持つパラメータによるモデル式によって、トランジスタの特性をシミュレートしているので、シミュレート対象トランジスタの特性の測定結果から、上記領域Ａｊ  以外の領域のしきい値パラメータを高精度に抽出できる。一方、これらのしきい値パラメータを参照して、上記関数ｆｊのパラメータを抽出することによって、当該関数ｆｊのパラメータも高精度に抽出できる。
【０１８２】
本発明に係るシミュレータは、以上のように、上記構成に加えて、上記モデル式を、Ｖｄ／Ｉｄ＝Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕  ＋  Ｒとする構成である。当該構成では、トランジスタの特性が上記モデル式によって算出されるので、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできる。また、しきい値パラメータを含み、物理的な意味を持つパラメータによるモデル式によって、トランジスタの特性をシミュレートしているので、シミュレート対象トランジスタの特性の測定結果から高精度にパラメータ抽出できるという効果を奏する。
【０１８３】
本発明に係るシミュレータは、以上のように、上記構成に加えて、上記トランジスタのうち、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの場合、〔〕内のｉ  を１〜２ｎ−１までｎを除いて変化させたときの〔〕内の値の合計をΣ〔〕とするとき、上記モデル式を、Ｖｄ／Ｉｄ  ＝  Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕  ＋  γｎ  ／（Ｖｇ−Ｖｔｎ  −Ｖｄ／２）  ＋  Ｒとする構成である。
【０１８４】
当該構成のモデル式では、上記ソース部とドレイン部との中央に配され、抵抗変化の主たる要因となる領域の項が、γｎ  ／（Ｖｇ−Ｖｔｎ  ）ではなく、γｎ  ／（Ｖｇ−Ｖｔｎ  −Ｖｄ／２）なので、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの特性を、より高精度にシミュレートできるという効果を奏する。
【０１８５】
本発明に係るシミュレータは、以上のように、上記構成に加えて、上記トランジスタ特性算出手段が算出したトランジスタの特性に基づいて、上記トランジスタを含む回路の電気的特性を計算する電気的特性算出手段を備えている構成である。
【０１８６】
当該構成では、トランジスタのシミュレートだけではなく、上記電気的特性算出手段によって、当該トランジスタを含む回路の特性もシミュレートできるので、より一般的な回路のシミュレートを実施可能なシミュレータを実現できるという効果を奏する。
【０１８７】
本発明に係るシミュレータは、以上のように、上記構成に加えて、上記トランジスタのゲート部電極に接続された第１端子と、ソース部電極およびドレイン部電極に共通に接続された第２端子との間の容量のゲート電圧に対する特性を測定し、測定結果に基づいて、上記各しきい値パラメータを設定するしきい値パラメータ設定手段を備えている構成である。
【０１８８】
当該構成では、しきい値パラメータ設定手段は、トランジスタの容量のゲート電圧に対する特性に基づいて、しきい値パラメータを設定するので、しきい値パラメータの数に拘わらず、容量のゲート電圧に対する特性を１回測定するだけで、測定結果から、全しきい値パラメータを抽出できるという効果を奏する。
【０１８９】
本発明に係るシミュレータは、以上のように、上記構成に加えて、上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残し、それ以外の領域がなくなるまで、１つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極間電流の特性の測定結果と、上記しきい値パラメータとから、上記各領域のγｉ  を算出するγ算出手段を備えている構成である。
【０１９０】
当該構成において、γ算出手段は、上記しきい値パラメータおよびトランジスタの電流−電圧特性の測定結果だけではなく、測定用トランジスタの電流−電圧特性の測定結果も参照して、上記各領域のγｉ  を算出している。したがって、各領域のγｉ  それぞれを高精度に抽出できるという効果を奏する。
【０１９１】
本発明に係るパラメータ抽出装置は、以上のように、上記トランジスタの特性を、予め定められたモデル式から算出するためのパラメータを抽出するパラメータ抽出手段を有するパラメータ抽出装置であって、上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも２つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されており、上記パラメータ抽出手段は、上記トランジスタのゲート部電極に接続された第１端子と、ソース部電極およびドレイン部電極に共通に接続された第２端子との間の容量のゲート電圧に対する特性を測定し、測定結果に基づいて、上記各しきい値パラメータを算出する構成である。
【０１９２】
当該構成では、パラメータ抽出手段は、トランジスタの容量のゲート電圧に対する特性に基づいて、しきい値パラメータを抽出するので、しきい値パラメータの数に拘わらず、容量のゲート電圧に対する特性を１回測定するだけで、測定結果から、全しきい値パラメータを抽出できる。したがって、上記トランジスタの特性を高精度にシミュレート可能なモデル式に含まれるしきい値パラメータを、少ない手間で抽出できるという効果を奏する。
【０１９３】
本発明に係るパラメータ抽出装置は、以上のように、上記構成に加えて、上記モデル式は、ソース部電極−ドレイン部電極間電圧をＶｄ、ソース部電極−ドレイン部電極間電流をＩｄ、ゲート部電極−ソース部電極間電圧をＶｇ、ゲート部下にないソース部およびドレイン部の抵抗をＲ、上記各領域の数をｎ、上記各領域をＡ１  〜Ａｎ  、これらの領域のうちのある領域Ａｉ  のソース−ドレイン方向の長さをＬｉ  、幅をＷｉ  、可動キャリア移動度をμｉ  、酸化膜容量密度をＣｏｘｉ  、γｉ  ＝Ｌｉ  ／（Ｗｉ  ・μｉ  ・Ｃｏｘｉ  ）、しきい値パラメータをＶｔｉ  、上記各領域のうち、ソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域Ａｊ  の抵抗特性を示す関数をｆｊ、〔〕内のｉ  をｊを除いて１〜ｎまで変化させたときの〔〕内の値の合計をΣ〔〕とするとき、Ｖｄ／Ｉｄ＝ｆｊ＋Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕＋Ｒであり、上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残しそれ以外の領域がなくなるまで、１つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極間電流の特性の測定結果と、上記しきい値パラメータとから、上記領域Ａｊ  を除く各領域のγｉ  を算出するγ算出手段と、上記領域Ａｊ  を除く各領域のしきい値パラメータおよびγｉ  を参照して、上記関数ｆｊのパラメータを抽出する関数パラメータ抽出手段とを備えていてもよい。
【０１９４】
当該構成では、γ算出手段は、上記しきい値パラメータおよびトランジスタの電流−電圧特性の測定結果だけではなく、測定用トランジスタの電流−電圧特性の測定結果も参照して、上記領域Ａｊ  以外の各領域のγｉ  を算出している。したがって、各領域のγｉ  それぞれを高精度に抽出できる。また、上記関数パラメータ抽出手段は、これらのしきい値パラメータおよびγｉ  を参照して、上記関数ｆｊのパラメータを抽出しているので、当該関数ｆｊのパラメータも高精度に抽出できる。
【０１９５】
本発明に係るパラメータ抽出装置は、以上のように、上記構成に加えて、上記モデル式が、Ｖｄ／Ｉｄ＝Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕＋Ｒであり、上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残しそれ以外の領域がなくなるまで、１つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極間電流の特性の測定結果と、上記しきい値パラメータとから、上記各領域のγｉ  を算出するγ算出手段を備えている構成である。
【０１９６】
当該構成では、γ算出手段は、上記しきい値パラメータおよびトランジスタの電流−電圧特性の測定結果だけではなく、測定用トランジスタの電流−電圧特性の測定結果も参照して、上記各領域のγｉ  を算出している。したがって、各領域のγｉ  それぞれを高精度に抽出できるという効果を奏する。
【０１９７】
本発明に係るパラメータ抽出装置は、以上のように、上記構成に加えて、上記トランジスタのうち、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの場合、上記モデル式は、〔〕内のｉ  を１〜２ｎ−１までｎを除いて変化させたときの〔〕内の値の合計をΣ〔〕とするとき、Ｖｄ／Ｉｄ  ＝  Σ〔γｉ  ／（Ｖｇ−Ｖｔｉ  ）〕  ＋  γｎ  ／（Ｖｇ−Ｖｔｎ  −Ｖｄ／２）＋Ｒであり、上記トランジスタの各領域のうち、ソース部電極とドレイン部電極の間の抵抗変化の主たる要因となる領域に置き換える領域の数を、ゲート部下にないソース部とドレイン部を残しそれ以外の領域がなくなるまで、１つずつ増加させて製造した各測定用トランジスタと、上記トランジスタとのそれぞれについて、互いに異なるゲート電圧を上記各測定用トランジスタまたはトランジスタに印加した場合のそれぞれにおける、ソース部電極−ドレイン部電極間電圧に対するソース部電極−ドレイン部電極電流の特性の測定結果と、上記しきい値パラメータとから、上記各領域のγｉ  を算出するγ算出手段を備えている構成である。
【０１９８】
当該構成では、γ算出手段は、上記しきい値パラメータおよびトランジスタの電流−電圧特性の測定結果だけではなく、測定用トランジスタの電流−電圧特性の測定結果も参照して、上記各領域のγｉ  を算出している。したがって、上記ソース部とドレイン部との中央線を軸に対称なトランジスタの特性を、より高精度にシミュレート可能なモデル式に含まれる、上記各領域のγｉ  それぞれを高精度に抽出できるという効果を奏する。
【０１９９】
本発明に係るトランジスタのシミュレート方法は、以上のように、上記トランジスタの特性を、予め定められたモデル式から算出するトランジスタ特性算出工程を含むトランジスタのシミュレート方法において、上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも２つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されている構成である。
【０２００】
上記構成では、トランジスタのソース部電極とドレイン部電極との間の抵抗変化の主たる要因となる領域（チャネル領域）に対して、それ以外の領域の抵抗成分を寄生抵抗とみなす場合、上記主たる要因となる領域と、寄生抵抗として動作する各領域とのそれぞれに対応する項が、互いに独立して設定されるしきい値パラメータを含んでいるので、ゲート部の下に不純物濃度の互いに異なる領域が複数設けられたトランジスタをシミュレート対象としているにも拘わらず、当該トランジスタの特性を、容量モデルとの整合性を保ったまま、しかも、実測評価が難しいサブスレッショルド領域を含めて、高精度にシミュレートできるという効果を奏する。
【０２０１】
本発明に係るパラメータ抽出方法は、以上のように、上記トランジスタの特性を、予め定められたモデル式から算出するためのパラメータを抽出するパラメータ抽出工程を含む、トランジスタのパラメータ抽出方法であって、上記モデル式のうち、ソース部電極とドレイン部電極との間の抵抗を示すモデル式は、上記複数の領域、それぞれに対応する抵抗値を示す項を含み、かつ、それら複数の項のうち、少なくとも２つは、それぞれに対応する領域と、それに隣接する領域とから構成される半導体装置の状態が、当該半導体装置の導電性が低く、当該領域の抵抗値がゲート電圧に対して指数関数的に変化する状態から、当該半導体装置の導電性が高く、当該領域の抵抗値がゲート電圧に対して指数関数的な変化よりも緩やかに変化する状態へと遷移する電圧を示す、しきい値パラメータを含み、各項のしきい値パラメータは、互いに独立して設定されており、上記パラメータ抽出工程は、上記トランジスタのゲート部電極に接続された第１端子と、ソース部電極およびドレイン部電極に共通に接続された第２端子との間の容量のゲート電圧に対する特性を測定し、測定結果に基づいて、上記各しきい値パラメータを算出する工程を含んでいる構成である。
【０２０２】
当該構成では、トランジスタの容量のゲート電圧に対する特性に基づいて、しきい値パラメータを抽出するので、しきい値パラメータの数に拘わらず、容量のゲート電圧に対する特性を１回測定するだけで、測定結果から全しきい値パラメータを抽出できる。したがって、上記トランジスタの特性を高精度にシミュレート可能なモデル式に含まれるしきい値パラメータを、少ない手間で抽出できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施形態を示すものであり、シミュレートシステムの要部構成を示すブロック図である。
【図２】上記シミュレートシステムがシミュレートの対象とするトランジスタの構造を示す断面図である。
【図３】上記シミュレートシステムによる真性ｇｍ抽出結果を示すグラフである。
【図４】上記シミュレートシステムの測定装置に設けられたＣＶ測定部を示す回路図である。
【図５】上記シミュレートシステムの測定装置に設けられたＶＩ測定部を示す回路図である。
【図６】上記ＶＩ測定部によって特性が測定されるソース・ドレイン領域抵抗値測定用トランジスタの構造を示す断面図である。
【図７】上記シミュレートシステムの動作を示すフローチャートである。
【図８】上記ＣＶ測定部によって測定されたトランジスタ容量−電圧特性を示すグラフである。
【図９】上記トランジスタ容量−電圧特性からしきい値パラメータを抽出する方法を示す図面である。
【図１０】ゲート電極の下にないソースおよびドレイン領域の抵抗値を抽出する方法を示す図面である。
【図１１】上記シミュレートシステムがシミュレートする際に示すモデル式のパラメータγを抽出する方法を示す図面である。
【図１２】上記シミュレートシステムが回路の電気的特性をシミュレートするときの動作を示すフローチャートである。
【図１３】シミュレート対象となる回路を示す図面である。
【図１４】上記回路をシミュレートする際の解析条件を示す図面である。
【図１５】上記回路をシミュレートする際の入力信号を示す波形図である。
【図１６】上記シミュレートシステムによってシミュレートされた出力信号を示す波形図である。
【図１７】他のシミュレート対象トランジスタの構造を示す断面図である。
【図１８】他のソース・ドレイン領域抵抗値測定用トランジスタの構造を示す断面図である。
【図１９】さらに他のシミュレート対象トランジスタの構造を示す断面図である。
【図２０】さらに他のソース・ドレイン領域抵抗値測定用トランジスタの構造を示す断面図である。
【図２１】本発明の他の実施形態を示すものであり、他のシミュレート対象トランジスタの構造を示す断面図である。
【図２２】上記実施形態に係るシミュレートシステムの動作を示すフローチャートである。
【図２３】さらに他のシミュレート対象トランジスタの構造を示す断面図である。
【図２４】従来技術を示すものであり、従来のモデル式によって、ゲート部下の不純物濃度が一定であるトランジスタの真性ｇｍを抽出した結果を示すグラフである。
【図２５】従来技術を示すものであり、従来のモデル式によって、ゲート部下に不純物濃度の異なる領域が複数存在するトランジスタの真性ｇｍ抽出した結果を示すグラフである。
【符号の説明】
１・１ｂ  シミュレートシステム（シミュレータ）
２        シミュレート対象トランジスタ（トランジスタ）
４        比較用トランジスタ（測定用トランジスタ）
３１        トランジスタモデル（トランジスタ特性算出手段）
３２        パラメータ抽出部（パラメータ抽出手段）
３５        回路解析部（電気的特性算出手段）
４１        Ｖｔ抽出部（しきい値パラメータ設定手段）
４２        γ抽出部（γ算出手段・関数パラメータ抽出手段）
【図１】
2005038930.tif 000009
【図２】
2005038930.tif 000010
【図３】
2005038930.tif 000011
【図４】
2005038930.tif 000012
【図５】
2005038930.tif 000013
【図６】
2005038930.tif 000014
【図７】
2005038930.tif 000015
【図８】
2005038930.tif 000016
【図９】
2005038930.tif 000017
【図１０】
2005038930.tif 000018
【図１１】
2005038930.tif 000019
【図１２】
2005038930.tif 000020
【図１３】
2005038930.tif 000021
【図１４】
2005038930.tif 000022
【図１５】
2005038930.tif 000023
【図１６】
2005038930.tif 000024
【図１７】
2005038930.tif 000025
【図１８】
2005038930.tif 000026
【図１９】
2005038930.tif 000027
【図２０】
2005038930.tif 000028
【図２１】
2005038930.tif 000029
【図２２】
2005038930.tif 000030
【図２３】
2005038930.tif 000031
【図２４】
2005038930.tif 000032
【図２５】
2005038930.tif 000033