(57)【要約】【課題】送信された信号を精度よく受信させる伝送システムを提供する。【解決手段】予め定められた周期の周期クロックを出力する周期クロック出力部と、伝送信号を周期クロックに同期して送信する送信部と、伝送信号を受信する受信部とを備え、受信部は、伝送信号からの抽出データに基づき、抽出データの値の変化と同期したデータ同期クロックを生成するデータ同期クロック生成部と、周期クロックと、データ同期クロックとの位相差である周期位相差を検出する周期位相差検出部と、周期クロックの位相を変化させた位相変化クロックを、当該位相変化クロックとデータ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、周期位相差に基づいて生成する位相変化クロック生成部と、位相変化クロックに同期して伝送信号を受け取ることにより、伝送信号から抽出データを抽出して、データ同期クロック生成部に供給するデータ抽出部とを有する。【選択図】  図２
2005005769.tif 000002
【特許請求の範囲】
【請求項１】
伝送信号を伝送する伝送システムであって、
予め定められた周期の周期クロックを出力する周期クロック出力部と、
前記伝送信号を、前記周期クロックに同期して送信する送信部と、
前記送信部が送信する前記伝送信号を受信する受信部と
を備え、
前記受信部は、
前記送信部から受け取る前記伝送信号から抽出された抽出データに基づき、前記抽出データの値の変化と同期したデータ同期クロックを生成するデータ同期クロック生成部と、
前記周期クロック出力部から受け取る前記周期クロックと、前記データ同期クロックとの位相差である周期位相差を検出する周期位相差検出部と、
前記周期クロック出力部から受け取る前記周期クロックの位相を変化させた位相変化クロックを、当該位相変化クロックと前記データ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、前記周期位相差に基づいて生成する位相変化クロック生成部と、
前記位相変化クロックに同期して前記伝送信号を受け取ることにより、前記送信部から受け取る前記伝送信号から前記抽出データを抽出して、前記データ同期クロック生成部に供給するデータ抽出部と
を有する伝送システム。
【請求項２】
前記送信部は、シリアルデータとして前記伝送信号を送信し、
前記抽出データは、予め定められたビット数を有するパラレルデータであり、
前記データ抽出部は、前記パラレルデータのそれぞれのビットに対応してそれぞれ設けられ、前記シリアルデータの値をそれぞれ異なるタイミングで取り込み、取り込んだ前記値を、前記パラレルデータにおける対応する前記ビットの値として、それぞれ出力する複数のビット出力部を有し、
前記データ同期クロック生成部は、それぞれの前記ビットに対応してそれぞれ設けられ、対応する前記ビット出力部から受け取る前記ビットの値に基づき、当該値の変化と同期した前記データ同期クロックをそれぞれ生成する複数のビットクロック生成部を有し、
前記周期位相差検出部は、それぞれの前記ビットに対応してそれぞれ設けられ、対応する前記ビットクロック生成部が生成した前記データ同期クロックと、前記周期クロックとの前記周期位相差をそれぞれ検出する複数のビット位相差検出部を有し、
前記位相変化クロック生成部は、
位相がそれぞれ異なり、それぞれの前記ビットにそれぞれ対応する複数の遅延クロックを、前記周期クロックをそれぞれ異なる時間遅延させることにより生成する遅延クロック生成部と、
それぞれの前記ビットに対応してそれぞれ設けられ、対応する前記データ同期クロックとの前記変化位相差が前記予め定められた大きさとなるように、対応する前記遅延クロックの位相を、対応する前記ビット位相差検出部が検出した前記周期位相差に基づいて遅延させた信号を、前記位相変化クロックとしてそれぞれ生成する複数の遅延部と
を有し、
それぞれの前記ビット出力部は、対応する前記遅延部が生成する前記位相変化クロックに同期して、前記シリアルデータの値を取り込むことにより、前記抽出データにおける対応する前記ビットの値を抽出する請求項１に記載の伝送システム。
【請求項３】
前記送信部は、シリアルデータとして前記伝送信号を送信し、
前記位相変化クロック生成部は、
前記周期クロックをそれぞれ異なる時間遅延させることにより、位相がそれぞれ異なる複数の遅延クロックを生成する遅延クロック生成部と、
前記遅延クロック生成部から前記複数の遅延クロックを受け取り、当該複数の遅延クロックの少なくとも一部を、外部からの指示に応じて選択する選択部と、
前記選択部が選択した前記遅延クロックの位相を、前記変化位相差が前記予め定められた大きさとなるように遅延させることにより、前記選択部が選択した前記遅延クロックに対応する前記位相変化クロックを生成する遅延部と
を有し、
前記遅延部が生成した前記遅延クロックに対応する前記位相変化クロックのそれぞれに同期して前記伝送信号を受け取ることにより、前記データ抽出部は、前記選択部が選択した前記遅延クロックの数に応じたビット数を有するパラレルデータを生成し、当該パラレルデータを、前記抽出データとして出力する請求項１に記載の伝送システム。
【請求項４】
伝送信号を受信する受信装置であって、
予め定められた周期の周期クロックに同期して送信された前記伝送信号から抽出された抽出データに基づき、前記抽出データの値の変化と同期したデータ同期クロックを生成するデータ同期クロック生成部と、
前記周期クロックと前記データ同期クロックとの位相差である周期位相差を検出する周期位相差検出部と、
前記周期クロックの位相を変化させた位相変化クロックを、当該位相変化クロックと前記データ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、前記周期位相差に基づいて生成する位相変化クロック生成部と、
前記位相変化クロックに同期して前記伝送信号を受け取ることにより、前記伝送信号から前記抽出データを抽出して、前記データ同期クロック生成部に供給するデータ抽出部と
を備える受信装置。
【請求項５】
電子デバイスを試験する試験装置であって、
前記電子デバイスを試験するための試験パターンを生成する試験パターン生成部と、
予め定められた周期の周期クロックを出力する周期クロック出力部と、
前記試験パターン生成部から受け取る前記試験パターンに基づく伝送信号を、前記周期クロックに同期して送信する送信部と、
前記送信部が送信する前記伝送信号を受信し、前記伝送信号から抽出データを抽出する受信部と、
前記受信部が抽出した前記抽出データから前記試験パターンを抽出し、抽出した前記試験パターンを前記電子デバイスへ供給する試験パターン供給部と、
前記試験パターンに応じて前記電子デバイスが出力する出力信号に基づいて、前記電子デバイスの良否を判定する判定部と
を備え、
前記受信部は、
前記送信部から受け取る前記伝送信号から抽出された抽出データに基づき、前記抽出データの値の変化と同期したデータ同期クロックを生成するデータ同期クロック生成部と、
前記周期クロック出力部から受け取る前記周期クロックと、前記データ同期クロックとの位相差である周期位相差を検出する周期位相差検出部と、
前記周期クロック出力部から受け取る前記周期クロックの位相を変化させた位相変化クロックを、当該位相変化クロックと前記データ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、前記周期位相差に基づいて生成する位相変化クロック生成部と、
前記位相変化クロックに同期して前記伝送信号を受け取ることにより、前記送信部から受け取る前記伝送信号から前記抽出データを抽出して、前記データ同期クロック生成部に供給するデータ抽出部と
を有する試験装置。
【請求項６】
前記試験装置は、
前記伝送信号を伝送する伝送線と、
前記伝送信号を生成して、前記伝送線に出力するメインフレームと、
前記電子デバイスを載置し、前記伝送線を介して前記メインフレームから受け取る前記伝送信号に基づき、前記試験パターンを前記電子デバイスに供給するテストヘッドと
を備え、
前記メインフレームは、前記試験パターン生成部と、前記周期クロック生成部と、前記送信部とを有し、
前記テストヘッドは、前記受信部と、前記試験パターン供給部とを有し、
前記受信部は、前記伝送線を介して、前記送信部から前記伝送信号を受け取る請求項５に記載の試験装置。
【請求項７】
前記試験装置は、
取り外し可能にそれぞれ固定された第一及び第二のテストモジュールを有するテストヘッドを備え、
前記第一のテストモジュールは、前記試験パターン生成部と、前記周期クロック生成部と、前記送信部とを含み、
前記第二のテストモジュールは、前記受信部と、前記試験パターン供給部とを含む請求項５に記載の試験装置。
【請求項８】
試験される電子デバイスを載置するテストヘッドであって、
前記テストヘッド内に取り外し可能にそれぞれ固定された第一及び第二のテストモジュールを備え、
前記第一のテストモジュールは、
前記電子デバイスを試験するための試験パターンを生成する試験パターン生成部と、
予め定められた周期の周期クロックを出力する周期クロック出力部と、
前記試験パターン生成部から受け取る前記試験パターンに基づく伝送信号を、前記周期クロックに同期して送信する送信部と
を有し、
前記第二のテストモジュールは、
前記送信部が送信する前記伝送信号を受信し、前記伝送信号から抽出データを抽出する受信部と、
前記受信部が抽出した前記抽出データから前記試験パターンを抽出し、抽出した前記試験パターンを前記電子デバイスへ供給する試験パターン供給部と
を有し、
前記受信部は、
前記送信部から受け取る前記伝送信号から抽出された抽出データに基づき、前記抽出データの値の変化と同期したデータ同期クロックを生成するデータ同期クロック生成部と、
前記周期クロック出力部から受け取る前記周期クロックと、前記データ同期クロックとの位相差である周期位相差を検出する周期位相差検出部と、
前記周期クロック出力部から受け取る前記周期クロックの位相を変化させた位相変化クロックを、当該位相変化クロックと前記データ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、前記周期位相差に基づいて生成する位相変化クロック生成部と、
前記位相変化クロックに同期して前記伝送信号を受け取ることにより、前記送信部から受け取る前記伝送信号から前記抽出データを抽出して、前記データ同期クロック生成部に供給するデータ抽出部と
を有するテストヘッド。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、伝送システム、受信装置、試験装置、及びテストヘッドに関する。特に本発明は、伝送信号を伝送する伝送システム、受信装置、試験装置、及びテストヘッドに関する。
【０００２】
【従来の技術】
従来、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）が出力するクロックに同期して信号を伝送する信号伝送方式が知られている（例えば、特許文献１及び２参照。）。ＰＬＬは、基準発振器及びＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）を有し、基準発振器の出力とＶＣＯの出力との位相差に基づく電圧を、再びＶＣＯに印可することより、ＶＣＯを所定の周波数で発振させ、ＶＣＯの出力を出力クロックとして外部に出力する。
【０００３】
【特許文献１】
特開２０００−１３２１８号公報（第１図）
【特許文献２】
特開２００２−１９８９４０号公報（第１図）
【０００４】
【発明が解決しようとする課題】
しかし、ＰＬＬの出力クロックには、ＶＣＯの位相雑音に起因するランダムジッタが含まれる。そのため、ＰＬＬが出力するクロックを用いて信号を伝送する場合、例えば、ランダムジッタに起因して、信号の伝送にエラーが生じる場合があった。
【０００５】
そこで本発明は、上記の課題を解決することのできる伝送システム、受信装置、試験装置、及びテストヘッドを提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００６】
【課題を解決するための手段】
即ち、本発明の第１の形態は、伝送信号を伝送する伝送システムであって、予め定められた周期の周期クロックを出力する周期クロック出力部と、伝送信号を、周期クロックに同期して送信する送信部と、送信部が送信する伝送信号を受信する受信部とを備え、受信部は、送信部から受け取る伝送信号から抽出された抽出データに基づき、抽出データの値の変化と同期したデータ同期クロックを生成するデータ同期クロック生成部と、周期クロック出力部から受け取る周期クロックと、データ同期クロックとの位相差である周期位相差を検出する周期位相差検出部と、周期クロック出力部から受け取る周期クロックの位相を変化させた位相変化クロックを、当該位相変化クロックとデータ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、周期位相差に基づいて生成する位相変化クロック生成部と、位相変化クロックに同期して伝送信号を受け取ることにより、送信部から受け取る伝送信号から抽出データを抽出して、データ同期クロック生成部に供給するデータ抽出部とを有する。
【０００７】
上記した伝送システムにおいて、送信部は、シリアルデータとして伝送信号を送信し、抽出データは、予め定められたビット数を有するパラレルデータであり、データ抽出部は、パラレルデータのそれぞれのビットに対応してそれぞれ設けられ、シリアルデータの値をそれぞれ異なるタイミングで取り込み、取り込んだ値を、パラレルデータにおける対応するビットの値として、それぞれ出力する複数のビット出力部を有し、データ同期クロック生成部は、それぞれのビットに対応してそれぞれ設けられ、対応するビット出力部から受け取るビットの値に基づき、当該値の変化と同期したデータ同期クロックをそれぞれ生成する複数のビットクロック生成部を有し、周期位相差検出部は、それぞれのビットに対応してそれぞれ設けられ、対応するビットクロック生成部が生成したデータ同期クロックと、周期クロックとの周期位相差をそれぞれ検出する複数のビット位相差検出部を有し、位相変化クロック生成部は、位相がそれぞれ異なり、それぞれのビットにそれぞれ対応する複数の遅延クロックを、周期クロックをそれぞれ異なる時間遅延させることにより生成する遅延クロック生成部と、それぞれのビットに対応してそれぞれ設けられ、対応するデータ同期クロックとの変化位相差が予め定められた大きさとなるように、対応する遅延クロックの位相を、対応するビット位相差検出部が検出した周期位相差に基づいて遅延させた信号を、位相変化クロックとしてそれぞれ生成する複数の遅延部とを有し、それぞれのビット出力部は、対応する遅延部が生成する位相変化クロックに同期して、シリアルデータの値を取り込むことにより、抽出データにおける対応するビットの値を抽出する。
【０００８】
上記した伝送システムにおいて、送信部は、シリアルデータとして伝送信号を送信し、位相変化クロック生成部は、周期クロックをそれぞれ異なる時間遅延させることにより、位相がそれぞれ異なる複数の遅延クロックを生成する遅延クロック生成部と、遅延クロック生成部から複数の遅延クロックを受け取り、当該複数の遅延クロックの少なくとも一部を、外部からの指示に応じて選択する選択部と、選択部が選択した遅延クロックの位相を、変化位相差が予め定められた大きさとなるように遅延させることにより、選択部が選択した遅延クロックに対応する位相変化クロックを生成する遅延部とを有し、遅延部が生成した遅延クロックに対応する位相変化クロックのそれぞれに同期して伝送信号を受け取ることにより、データ抽出部は、選択部が選択した遅延クロックの数に応じたビット数を有するパラレルデータを生成し、当該パラレルデータを、抽出データとして出力する。
【０００９】
本発明の第２の形態は、伝送信号を受信する受信装置であって、予め定められた周期の周期クロックに同期して送信された伝送信号から抽出された抽出データに基づき、抽出データの値の変化と同期したデータ同期クロックを生成するデータ同期クロック生成部と、周期クロックとデータ同期クロックとの位相差である周期位相差を検出する周期位相差検出部と、周期クロックの位相を変化させた位相変化クロックを、当該位相変化クロックとデータ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、周期位相差に基づいて生成する位相変化クロック生成部と、位相変化クロックに同期して伝送信号を受け取ることにより、伝送信号から抽出データを抽出して、データ同期クロック生成部に供給するデータ抽出部とを備える。
【００１０】
本発明の第３の形態は、電子デバイスを試験する試験装置であって、電子デバイスを試験するための試験パターンを生成する試験パターン生成部と、予め定められた周期の周期クロックを出力する周期クロック出力部と、試験パターン生成部から受け取る試験パターンに基づく伝送信号を、周期クロックに同期して送信する送信部と、送信部が送信する伝送信号を受信し、伝送信号から抽出データを抽出する受信部と、受信部が抽出した抽出データから試験パターンを抽出し、抽出した試験パターンを電子デバイスへ供給する試験パターン供給部と、試験パターンに応じて電子デバイスが出力する出力信号に基づいて、電子デバイスの良否を判定する判定部とを備え、受信部は、送信部から受け取る伝送信号から抽出された抽出データに基づき、抽出データの値の変化と同期したデータ同期クロックを生成するデータ同期クロック生成部と、周期クロック出力部から受け取る周期クロックと、データ同期クロックとの位相差である周期位相差を検出する周期位相差検出部と、周期クロック出力部から受け取る周期クロックの位相を変化させた位相変化クロックを、当該位相変化クロックとデータ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、周期位相差に基づいて生成する位相変化クロック生成部と、位相変化クロックに同期して伝送信号を受け取ることにより、送信部から受け取る伝送信号から抽出データを抽出して、データ同期クロック生成部に供給するデータ抽出部とを有する。
【００１１】
上記した試験装置は、伝送信号を伝送する伝送線と、伝送信号を生成して、伝送線に出力するメインフレームと、電子デバイスを載置し、伝送線を介してメインフレームから受け取る伝送信号に基づき、試験パターンを電子デバイスに供給するテストヘッドとを備え、メインフレームは、試験パターン生成部と、周期クロック生成部と、送信部とを有し、テストヘッドは、受信部と、試験パターン供給部とを有し、受信部は、伝送線を介して、送信部から伝送信号を受け取る。
【００１２】
上記した試験装置は、取り外し可能にそれぞれ固定された第一及び第二のテストモジュールを有するテストヘッドを備え、第一のテストモジュールは、試験パターン生成部と、周期クロック生成部と、送信部とを含み、第二のテストモジュールは、受信部と、試験パターン供給部とを含む。
【００１３】
本発明の第４の形態は、試験される電子デバイスを載置するテストヘッドであって、テストヘッド内に取り外し可能にそれぞれ固定された第一及び第二のテストモジュールを備え、第一のテストモジュールは、電子デバイスを試験するための試験パターンを生成する試験パターン生成部と、予め定められた周期の周期クロックを出力する周期クロック出力部と、試験パターン生成部から受け取る試験パターンに基づく伝送信号を、周期クロックに同期して送信する送信部とを有し、第二のテストモジュールは、送信部が送信する伝送信号を受信し、伝送信号から抽出データを抽出する受信部と、受信部が抽出した抽出データから試験パターンを抽出し、抽出した試験パターンを電子デバイスへ供給する試験パターン供給部とを有し、受信部は、送信部から受け取る伝送信号から抽出された抽出データに基づき、抽出データの値の変化と同期したデータ同期クロックを生成するデータ同期クロック生成部と、周期クロック出力部から受け取る周期クロックと、データ同期クロックとの位相差である周期位相差を検出する周期位相差検出部と、周期クロック出力部から受け取る周期クロックの位相を変化させた位相変化クロックを、当該位相変化クロックとデータ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、周期位相差に基づいて生成する位相変化クロック生成部と、位相変化クロックに同期して伝送信号を受け取ることにより、送信部から受け取る伝送信号から抽出データを抽出して、データ同期クロック生成部に供給するデータ抽出部とを有する。
【００１４】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【００１５】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１６】
図１は、本発明の実施形態の一例に係る試験装置１０の構成の一例を示す。試験装置１０は、電子デバイス（ＤＵＴ）５０を試験する装置であって、メインフレーム２０、伝送線３２、インターフェイス４８、及びテストヘッド４０を備える。メインフレーム２０は、電子デバイス５０を試験するための試験パターンを生成し、例えばケーブル等の伝送線３２を介して、試験パターンをテストヘッド４０へ送信する。インターフェイス４８は、例えばパフォーマンスボード等であり、電子デバイス５０を載置し、テストヘッド４０と接続される。テストヘッド４０は、例えばインターフェイス４８を載置することにより、電子デバイス５０を載置する。
【００１７】
テストヘッド４０は、メインフレーム２０から伝送線３２を介して受け取る試験パターンを、インターフェイス４８を介して電子デバイス５０に与え、当該試験パターンに応じて電子デバイス５０が出力した出力信号に基づいて、電子デバイス５０の良否を判定する。そして、テストヘッド４０は、電子デバイス５０の判定結果をメインフレーム２０へ出力する。
【００１８】
メインフレーム２０は、制御部２６、試験パターン生成部２２、及び送信ブロック２４を有する。制御部２６は、試験を制御するための制御信号を試験パターン生成部２２に与える。また、制御部２６は、テストヘッド４０から電子デバイス５０の判定結果を受け取る。制御部２６は、受け取った判定結果を、例えばメインフレーム２０に設けられた表示装置に表示してよい。
【００１９】
試験パターン生成部２２は、制御部２６からの制御信号に基づいて、電子デバイス５０を試験するための試験パターンを生成する。送信ブロック２４は、試験パターン生成部２２が生成した試験パターンを受け取り、試験パターンを伝送するための伝送信号へ変換して、当該伝送信号をテストヘッド４０へ送信する。
【００２０】
テストヘッド４０は、受信ブロック４２、試験パターン供給部４４、及び判定部４６を有する。受信ブロック４２は、送信ブロック２４から伝送信号を受け取り、受け取った伝送信号から抽出データを抽出する。そして、受信ブロック４２は、抽出した抽出データを試験パターン供給部４４に供給する。尚、本実施例において、テストヘッド４０は、受信装置の一例である。また、本実施例において、送信ブロック２４及び受信ブロック４２は、伝送信号を伝送する伝送システム３０を構成する。
【００２１】
試験パターン供給部４４は、インターフェイス４８を介して、電子デバイス５０と電気的に接続されており、受け取った抽出データから試験パターンを抽出し、電子デバイス５０に供給する。判定部４６は、試験パターンに応じて、電子デバイス５０が出力した出力信号を受け取り、例えば、受け取った出力信号と、期待値とを比較することにより、電子デバイス５０の良否を判定する。そして、判定部４６は、判定結果を制御部２６へ出力する。尚、判定部４６は、メインフレーム２０内にあってもよい。本実施例によれば、電子デバイス５０を適切に試験することができる。
【００２２】
図２は、伝送システム３０の詳細な構成の一例を示す。送信ブロック２４は、周期クロック出力部２４０、複数の送信部２５０ａ〜ｎ、及び複数のバッファ２４２ａ〜ｎ、２４４ａ〜ｎを備える。周期クロック出力部２４０は、予め定められた周期の周期クロックを生成し、それぞれの送信部２５０及びそれぞれのバッファ２４４へ出力する。周期クロック出力部２４０は、例えば水晶発振器等の低雑音信号源である。
【００２３】
それぞれの送信部２５０は、試験パターン生成部２２から試験パターンの一部をそれぞれ受け取り、受け取った試験パターンに基づく伝送信号をそれぞれ生成し、周期クロックに同期してそれぞれ送信する。本実施例において、それぞれの伝送信号はシリアルデータである。それぞれのバッファ２４２は、それぞれの送信部２５０に対応して設けられ、対応する送信部２５０から受け取る伝送信号を、受信ブロック４２へそれぞれ出力する。それぞれのバッファ２４４は、それぞれの送信部２５０に対応して設けられ、周期クロック出力部２４０から受け取る周期クロックを、受信ブロック４２へそれぞれ出力する。
【００２４】
受信ブロック４２は、それぞれの送信部２５０に対応してそれぞれ設けられる複数の受信部４３ａ〜ｎを備える。それぞれの受信部４３は、複数のバッファ４２０、４２２、データ抽出部４２４、データ同期クロック生成部４２８、周期位相差検出部４３２、及び位相変化クロック生成部４３６をそれぞれ備える。バッファ４２０は、対応するバッファ２４２から伝送信号を受け取り、データ抽出部４２４へ出力する。バッファ４２２は、対応するバッファ２４４から周期クロックを受け取り、周期位相差検出部４３２及び位相変化クロック生成部４３６へ出力する。
【００２５】
データ抽出部４２４は、位相変化クロック生成部４３６が出力する位相変化クロックに同期して伝送信号を受け取ることにより、伝送信号から抽出データを抽出し、試験パターン供給部４４及びデータ同期クロック生成部４２８へ供給する。データ同期クロック生成部４２８は、データ抽出部４２４から受け取った抽出データに基づき、抽出データの値の変化と同期するデータ同期クロックを生成し、周期位相差検出部４３２に供給する。
【００２６】
周期位相差検出部４３２は、バッファ２４４及び４２２を介して周期クロック出力部２４０から受け取る周期クロックと、データ同期クロック生成部４２８から受け取るデータ同期クロックとの位相差である周期位相差を検出し、当該周期位相差を位相変化クロック生成部４３６に供給する。
【００２７】
位相変化クロック生成部４３６は、周期位相差検出部４３２が検出した周期位相差に基づき、周期クロック出力部２４０から受け取る周期クロックの位相を変化させたクロックを位相変化クロックとして出力する。本例において、位相変化クロック生成部４３６は、位相変化クロックとデータ同期クロックとの位相差である変化位相差が予め定められた大きさになるように、周期位相差に基づいて、位相変化クロックを生成する。位相変化クロック生成部４３６は、例えば、立ち上がりエッジが伝送信号の値の変化点のインターバルの略中央と一致するような位相変化クロックを生成する。位相変化クロック生成部４３６は、生成した位相変化クロックをデータ抽出部４２４に与える。
【００２８】
尚、試験パターン供給部４４は、それぞれの受信部４３が出力するそれぞれの抽出データを受け取り、当該抽出データからもとの試験パターンを抽出する。また、本実施例において、周期クロック出力部２４０は、メインフレーム２０の内部に設けられるが、他の例として、テストヘッド４０の内部、又はメインフレーム２０及びテストヘッド４０の外部に設けられてもよい。
【００２９】
以上のように、本実施例の伝送システム３０は、伝送信号と周期クロックとを別々の経路で伝送する。そして、受信部４３は、データ同期クロック生成部４２８及び周期位相差検出部４３２によって、伝送信号と周期クロックとの独立したドリフトによる位相関係の変動を監視する。これにより、受信部４３は、当該位相関係の変動に基づいて、受け取った伝送信号の値を検出するタイミングを制御する。そのため、本実施例によれば、伝送システム３０は、送信部２５０が送る伝送信号を、対応する受信部４３に確実に受け取らせることができる。
【００３０】
図３は、伝送システム３０の更に詳細な構成の一例を示す。尚、以下に説明する点を除き、図３において、図２と同じ符号を付した構成は、図２における構成と同一又は同様の機能及び構成を有するので説明を省略する。
【００３１】
それぞれの送信部２５０は、論理処理回路２５２、多相クロック生成部２５６、及びシリアル変換回路２５４をそれぞれ備える。論理処理回路２５２は、試験パターン生成部２２から試験パターンの一部をパラレルデータとして受け取り、周期クロック出力部２４０から受け取る周期クロックに基づいて、例えば、符号化、誤り訂正ビット付加、フレーム化等の処理を行い、処理後のパラレルデータをシリアル変換回路２５４に供給する。
【００３２】
多相クロック生成部２５６は、周期クロック出力部２４０から周期クロックを受け取る。そして、多相クロック生成部２５６は、受け取った周期クロックを、例えば複数の遅延素子を通過させることで、それぞれ異なる時間遅延させることにより、位相がそれぞれ異なる複数の遅延クロックを生成し、シリアル変換回路２５４に供給する。この場合、それぞれの遅延クロックは、論理処理回路２５２が出力するパラレルデータのそれぞれのビットにそれぞれ対応している。本実施例において、多相クロック生成部２５６は、遅延クロック生成部の一例である。多相クロック生成部２５６は、遅延ロックループ（ＤＬＬ）であってよい。
【００３３】
シリアル変換回路２５４は、論理処理回路２５２からパラレルデータを受け取り、多相クロック生成部２５６から複数の遅延クロックを受け取る。そして、シリアル変換回路２５４は、受け取ったパラレルデータを、パラレルデータのそれぞれのビットに対応する遅延クロックに基づいてシリアル変換し、伝送信号として、バッファ２４２、４２０を介してデータ抽出部４２４へ出力する。
【００３４】
本実施例において、多相クロック生成部２５６が生成するそれぞれの遅延クロックは、例えば、周期クロックと同一周期で位相のみが異なる。そのため、それぞれの遅延クロックは、周期クロックの１周期毎に、立ち上がりエッジをそれぞれ１回づつ発生させる。シリアル変換回路２５４は、受け取ったパラレルデータのそれぞれのビットを、対応する遅延クロックの、例えば立ち上がりエッジでシリアル変換する。これにより、本実施例において、シリアル変換回路２５４は、パラレルデータを、例えば、周期クロックの１周期毎にパラレルデータのそれぞれのビットを１つづつ含むシリアルデータに変換する。
【００３５】
データ抽出部４２４は、論理処理回路２５２が出力するパラレルデータのそれぞれのビットに対応した複数のビット出力部４２６ａ〜ｃを有する。データ抽出部４２４は、パラレルデータのビット数と等しい数のビット出力部４２６を有してよい。また、本実施例において、データ抽出部４２４は、位相変化クロック生成部４３６から複数の位相変化クロックを受け取る。
【００３６】
それぞれのビット出力部４２６は、複数の位相変化クロックのそれぞれを、それぞれ受け取る。そして、それぞれのビット出力部４２６は、シリアルデータの値を、対応する位相変化クロックに応じて、それぞれ異なるタイミングで取り込む。これにより、それぞれのビット出力部４２６は、取り込んだ値を、パラレルデータにおける対応するビットの値として、試験パターン供給部４４及びデータ同期クロック生成部４２８にそれぞれ出力する。本実施例において、それぞれのビット出力部４２６は、例えばフリップフロップ等で構成され、対応する位相変化クロックのエッジでシリアルデータの値をそれぞれ取り込む。
【００３７】
尚、試験パターン供給部４４は、それぞれの受信部４３のそれぞれのビット出力部４２６が出力するそれぞれのビットの値をそれぞれ受け取る。そして、試験パターン供給部４４は、例えば、複号化、誤り訂正ビットの分離、フレーム化の解除等の処理を行い、それぞれのビットの値から試験パターンを抽出し、電子デバイス５０に供給する。
【００３８】
データ同期クロック生成部４２８は、複数のビットクロック生成部４３０ａ〜ｃを有する。それぞれのビットクロック生成部４３０は、それぞれのビット出力部４２６が出力するそれぞれのビットに対応してそれぞれ設けられる。複数のビットクロック生成部４３０は、対応するビット出力部４２６から受け取るビットの値に基づき、当該値の変化と同期したデータ同期クロックをそれぞれ生成する。このように、ビットクロック生成部４３０は、対応するビットの値の変化点から伝送信号の位相情報を抽出する。
【００３９】
周期位相差検出部４３２は、複数のビット位相差検出部４３４ａ〜ｃを有する。それぞれのビット位相差検出部４３４は、それぞれのビット出力部４２６に対応してそれぞれ設けられる。それぞれのビット位相差検出部４３４は、対応するビットクロック生成部４３０が生成したデータ同期クロックと、バッファ２４４及びバッファ４２２を介して周期クロック出力部２４０から受け取る周期クロックとの位相差である周期位相差をそれぞれ検出する。
【００４０】
位相変化クロック生成部４３６は、多相クロック生成部４４０及び複数の遅延部４３８ａ〜ｃを有する。多相クロック生成部４４０は、対応するバッファ２４４及び４２２を介して周期クロックを受け取る。そして、多相クロック生成部４４０は、受け取った周期クロックを、例えば複数の遅延素子を通過させることで、それぞれ異なる時間遅延させることにより、位相がそれぞれ異なる複数の遅延クロックを生成する。この場合、それぞれの遅延クロックは、それぞれのビット出力部４２６が出力するそれぞれのビットにそれぞれ対応している。
【００４１】
複数の遅延部４３８ａ〜ｃは、それぞれのビット出力部４２６が出力するそれぞれのビットに対応してそれぞれ設けられる。それぞれの遅延部４３８は、対応するデータ同期クロックとの変化位相差が予め定められた大きさとなるように、対応するビット位相差検出部４３４が検出した周期位相差に基づいて、対応する遅延クロックの位相を遅延させることにより、位相変化クロックをそれぞれ生成し、対応するビット出力部４２６に与える。
【００４２】
ここで、それぞれのビット出力部４２６は、対応する位相変化クロックを受け取ることにより、周期クロックの１周期に対応する期間毎に、シリアルデータの中から対応するビットを取り込む。この場合、それぞれの遅延部４３８は、対応する位相変化クロックの立ち上がりエッジを、例えばシリアルデータの中の対応するビット区間の略中央と一致するように、対応する遅延クロックの遅延量を変化させることにより、位相変化クロックを生成する。
【００４３】
このように、それぞれの受信部４３は、受信したパラレルデータのそれぞれのビットの位相と、受け取った周期クロックの位相とをそれぞれ比較して、ぞれぞれのビット出力部４２６が所定のタイミングでビットを取り込むように、対応する位相変化クロックを常に帰還制御する。
【００４４】
ここで、例えば、ＰＬＬが出力するクロックに同期して、信号を伝送するとすれば、ＰＬＬが有するＶＣＯは位相雑音を有するので、ＰＬＬの出力クロックには、位相雑音に起因するランダムジッタが含まれる。そのため、送信される伝送信号中にランダムジッタが含まれ、伝送信号を受信する場合のＢＥＲ（Ｂｉｔ  Ｅｒｒｏｒ  Ｒａｔｅ）が大きくなる場合があった。また、発振回路のＱ値を高く設計することによって、ＶＣＯの位相雑音を減少させることができるが、この場合、ＰＬＬのロックレンジが狭くなる。さらに、Ｑ値を高くすることにより、ＶＣＯを構成する部品定数、配線抵抗、基板間デカップリング容量等のばらつきの影響が大きくなる。そのため、ＰＬＬを所望の周波数で発振させるには、当該ばらつきの中心を選別する必要があり、コストが高くなる場合があった。
【００４５】
本実施例の伝送システム３０は、送信及び受信の参照クロックに多相クロック生成部２５６が生成した複数の遅延クロックを用いて、信号を伝送する。多相クロック生成部２５６は、周期クロック出力部２４０が出力する周期クロックを多相クロック生成部２５６内の例えば複数の遅延素子を通過させることで、複数の遅延クロックを生成する。送信ブロック２４が、ＰＬＬ等の発振回路を必要としないので、伝送システム３０が伝送する伝送信号には、ＶＣＯの位相雑音に起因するランダムジッタは含まれない。また、受信部４３が、ＰＬＬ等の発振回路を必要としないので、それぞれのビット出力部４２６が受け取る位相変化クロックには、ＶＣＯの位相雑音に起因するランダムジッタは含まれない。従って、本実施例によれば、小さいＢＥＲで信号を伝送することができる。
【００４６】
また、ＶＣＯを用いて伝送を行う場合、例えば、伝送速度を変更しようとすると、ＶＣＯの発振周波数を変化させる必要が生じ、ＶＣＯの回路構成を変更する必要がある。しかし、本実施例の伝送システム３０は、例えば、多相クロック生成部２５６及び多相クロック生成部４４０の遅延量を調整することにより、回路構成を変更することなく、伝送速度を変化させることができる。
【００４７】
図４は、多相クロック生成部４４０の詳細な構成の一例を示す。多相クロック生成部４４０は、位相比較部５００、チャージポンプ５０２、ローパスフィルタ（ＬＰＦ）５０４、遅延回路部５０６、及び選択回路５１０を備える。遅延回路部５０６は、ローパスフィルタ５０４から受け取る電圧に基づいて、バッファ４２２及び２４４を介して、周期クロック出力部２４０（図３参照）から受け取った周期クロックを、それぞれ異なる時間遅延させることにより、位相がそれぞれ異なる複数の遅延クロックを生成し、選択回路５１０へ出力する。また、遅延回路部５０６は、周期クロックに基づいた出力クロックを生成し、位相比較部５００へ出力する。
【００４８】
位相比較部５００は、遅延回路部５０６から受け取る出力クロックと周期クロックとの位相を比較し、比較結果をチャージポンプ５０２に供給する。チャージポンプ５０２は、受け取った比較結果に基づく電圧を生成し、ローパスフィルタ５０４に供給する。ローパスフィルタ５０４は、受け取った電圧の高周波を除去し、遅延回路部５０６に供給する。
【００４９】
遅延回路部５０６は、直列に接続された複数の遅延部５０８ａ〜ｄを備える。初段の遅延部５０８ａは、周期クロックを受け取り、ローパスフィルタ５０４の出力電圧に基づいて、受け取った周期クロックを遅延させる。これにより、遅延部５０８ａは、一の遅延クロックを生成し、選択回路５１０及び後段の遅延部５０８ｂへ出力する。遅延部５０８ｂ〜ｃのそれぞれは、前段の遅延部５０８から受け取った遅延クロックを、ローパスフィルタ５０４の出力電圧に基づいてさらに遅延させることにより、一の遅延クロックをそれぞれ生成し、選択回路５１０及び後段の遅延部５０８へそれぞれ出力する。最後段の遅延部５０８ｄは、前段の遅延部５０８ｃから受け取った遅延クロックを、ローパスフィルタ５０４の出力電圧に基づいて更に遅延させることにより、出力クロックを生成し、位相比較部５００へ出力する。
【００５０】
位相比較部５００は、遅延部５０８ｄから受け取る出力クロックと周期クロックとの位相差が所定の値となるようにチャージポンプ５０２を制御することにより、遅延回路部５０６に複数の遅延クロックを生成させ、選択回路５１０へ出力させる。位相比較部５００は、例えば、遅延回路部５０６の出力クロックの位相と周期クロックの位相とが等しくなるように、チャージポンプ５０２を制御する。
【００５１】
選択回路５１０は、遅延回路部５０６から複数の遅延クロックを受け取り、外部からの指示である選択信号に応じて、当該複数の遅延クロックの少なくとも一部を選択し、外部へ出力する。これにより、選択信号に応じて、選択回路５１０から出力される遅延クロックの数を変化させることができる。尚、選択回路５１０は、選択信号を、例えば制御部２６から受け取る。また、本実施例において、多相クロック生成部２５６（図３参照）は、多相クロック生成部４４０と同一又は同様の機能及び構成を有する。
【００５２】
本実施例において、遅延回路部５０６が有する複数の遅延部５０８ａ〜ｃは、データ抽出部４２４（図３参照）が出力可能なパラレルデータの最大ビット数と同数設けられる。それぞれのビット出力部４２６（図３参照）は、選択回路５１０が出力した遅延クロックを受け取った場合に、対応するビットを出力する。また、選択回路５１０がそれぞれの遅延クロックを出力する場合、対応する位相変化クロック生成部４３６（図３参照）は、位相変化クロックを対応するビット出力部４２６に与える。
【００５３】
また、それぞれのビット出力部４２６は、それぞれの遅延部４３８が生成した遅延クロックに対応する位相変化クロックのそれぞれに同期して伝送信号を受け取る。これにより、それぞれのビット出力部４２６は、選択回路５１０が選択した遅延クロックの数に応じたビット数を有するパラレルデータを生成し、当該パラレルデータを、抽出データとして出力する。従って、選択回路５１０に入力される選択信号に応じて、選択回路５１０は、一度にパラレルデータに変換されるビット数を変化させることができる。本実施例によれば、単位時間あたりに受信される伝送信号のビット数を変化させることができる
【００５４】
このように、伝送信号の伝送速度に対応して、選択回路５１０に入力される選択信号を制御することにより、回路構成を変更することなく、伝送速度を変更することができる。尚、多相クロック生成部２５６及び多相クロック生成部４４０は、選択回路５１０を用いず、複数の遅延部５０８ａ〜ｃと等しい数の遅延クロックを出力してもよい。
【００５５】
図５は、試験装置１０の他の構成の一例を示す。尚、以下に説明する点を除き、図５において、図１と同じ符号を付した構成は、図１における構成と同一又は同様の機能及び構成を有するので説明を省略する。試験装置１０は、メインフレーム２０、伝送線３２、及びテストヘッド４０を備える。メインフレーム２０は、制御部２６を有し、試験を制御するための制御信号を、伝送線３２を介してテストヘッド４０に供給する。
【００５６】
テストヘッド４０は、インターフェイス４８、第一のテストモジュール６０、伝送線３４、及び第二のテストモジュール６２を備える。第一のテストモジュール６０及び第二のテストモジュール６２は、テストヘッド４０内に取り外し可能にそれぞれ固定される。第一のテストモジュール６０は、試験パターン生成部２２及び送信ブロック２４を有する。試験パターン生成部２２は、メインフレーム２０から供給された制御信号に基づいて試験パターンを生成し、送信ブロック２４に供給する。送信ブロック２４は、供給された試験パターンを伝送信号へ変換し、伝送線３４を介して第二のテストモジュール６２へ送信する。尚、本例において、伝送線３４は、第一のテストモジュール６０及び第二のテストモジュール６２を接続するケーブル、コネクタ等を含んでよい。
【００５７】
第二のテストモジュール６２は、受信ブロック４２、試験パターン供給部４４、及び判定部４６を有する。受信ブロック４２は、第一のテストモジュール６０から受信した伝送信号から抽出データを抽出し、試験パターン供給部４４に供給する。試験パターン供給部４４は、供給された抽出データから試験パターンを抽出し、インターフェイス４８を介して電子デバイス５０に供給する。判定部４６は、試験パターンに応じて電子デバイス５０が出力した信号を受け取り、期待値と比較する。そして、判定部４６は、電子デバイス５０の良否を判定し、判定結果を伝送線３２を介してメインフレーム２０へ出力する。尚、判定部４６は、メインフレーム２０内にあってもよい。
【００５８】
本実施例において、送信ブロック２４及び受信ブロック４２は、伝送信号を伝送する伝送システム３０を構成する。本実施例によれば、第一のテストモジュール６０が出力した伝送信号を、伝送線３４を介して第二のテストモジュール６２へ、小さいＢＥＲで伝送することができる。
【００５９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００６０】
【発明の効果】
上記説明から明らかなように、伝送すべき信号を、高い精度で伝送することができる。
【図面の簡単な説明】
【図１】本発明の実施形態の一例に係る試験装置１０の構成の一例を示す図である。
【図２】伝送システム３０の詳細な構成の一例を示す図である。
【図３】伝送システム３０の更に詳細な構成の一例を示す図である。
【図４】多相クロック生成部４４０の詳細な構成の一例を示す図である。
【図５】試験装置１０の他の構成の一例を示す図である。
【符号の説明】
１０・・・試験装置、２０・・・メインフレーム、２２・・・試験パターン生成部、２４・・・送信ブロック、２６・・・制御部、３０・・・伝送システム、３２、３４・・・伝送線、４０・・・テストヘッド、４２・・・受信ブロック、４３・・・受信部、４４・・・試験パターン供給部、４６・・・判定部、４８・・・インターフェイス、５０・・・電子デバイス、６０・・・第一のテストモジュール、６２・・・第二のテストモジュール、２４０・・・周期クロック出力部、２４２、２４４、４２０、４２２・・・バッファ、２５０・・・送信部、２５２・・・論理処理回路、２５４・・・シリアル変換回路、２５６・・・多相クロック生成部、４２４・・・データ抽出部、４２６・・・ビット出力部、４２８・・・データ同期クロック生成部、４３０・・・ビットクロック生成部、４３２・・・周期位相差検出部、４３４・・・ビット位相差検出部、４３６・・・位相変化クロック生成部、４３８、５０８・・・遅延部、４４０・・・多相クロック生成部、５００・・・位相比較部、５０２・・・チャージポンプ、５０４・・・ローパスフィルタ、５０６・・・遅延回路部、５１０・・・選択回路
【図１】
2005005769.tif 000003
【図２】
2005005769.tif 000004
【図３】
2005005769.tif 000005
【図４】
2005005769.tif 000006
【図５】
2005005769.tif 000007