(57)【要約】【課題】この発明は、入力映像信号を倍速変換して画面フリッカを低減させる倍速変換システムにおいて、簡易な構成で、しかも実用的なレベルでの高画質を得ることを可能とした映像信号処理装置及び映像信号処理方法を提供することを目的としている。【解決手段】インターレース方式の映像信号をプログレッシブ方式に変換し、そのプログレッシブ方式の映像信号を偶数ラインでなるフィールドと奇数ラインでなるフィールドとに分けて交互に倍速出力する第１の倍速変換手段１８の出力と、プログレッシブ方式の映像信号と該映像信号から動き補償を行なって生成した動きベクトル補間信号とをインターレース方式で倍速出力する第２の倍速変換手段２３の出力とを、入力映像信号の動き判定結果に基づいて選択する。【選択図】    図７
2005191857.tif 000002
【特許請求の範囲】
【請求項１】
インターレース方式の入力映像信号をプログレッシブ方式の映像信号に変換する変換手段と、
前記変換手段から出力されるプログレッシブ方式の映像信号を、偶数ラインでなるフィールドと奇数ラインでなるフィールドとに分けて交互に倍速出力する第１の倍速変換手段と、
前記変換手段から出力されるプログレッシブ方式の映像信号と、該映像信号から動き補償を行なって生成した動きベクトル補間信号とを、インターレース方式で倍速出力する第２の倍速変換手段と、
前記入力映像信号の動きを判定する動作判定手段と、
前記動作判定手段の判定結果に基づいて、前記第１の倍速変換手段の出力と前記第２の倍速変換手段の出力とを選択的に出力する選択手段と、
前記入力映像信号に対応する同期信号に倍速処理を施して出力する同期処理手段とを具備したことを特徴とする映像信号処理装置。
【請求項２】
インターレース方式の入力映像信号から動きベクトルを検出する第１の検出手段と、
前記第１の検出手段で検出された動きベクトル検出結果に基づいて、前記インターレース方式の入力映像信号をプログレッシブ方式の映像信号に変換する変換手段と、
前記変換手段から出力されるプログレッシブ方式の映像信号を、偶数ラインでなるフィールドと奇数ラインでなるフィールドとに分けて交互に倍速出力する第１の倍速変換手段と、
前記変換手段から出力されるプログレッシブ方式の映像信号から動きベクトルを検出する第２の検出手段と、
前記変換手段から出力されるプログレッシブ方式の映像信号と、該映像信号から前記第２の検出手段で検出された動きベクトル検出結果に基づいて動き補償を行なって生成した動きベクトル補間信号とを、インターレース方式で倍速出力する第２の倍速変換手段と、
前記第２の検出手段で検出された動きベクトル検出結果に基づいて、前記変換手段から出力されるプログレッシブ方式の映像信号の動きを判定する動作判定手段と、
前記動作判定手段の判定結果に基づいて、前記第１の倍速変換手段の出力と前記第２の倍速変換手段の出力とを選択的に出力する選択手段と、
前記入力映像信号に対応する同期信号に倍速処理を施して出力する同期処理手段とを具備したことを特徴とする映像信号処理装置。
【請求項３】
インターレース方式の入力映像信号から動きベクトルを検出する検出手段と、
前記検出手段で検出された動きベクトル検出結果に基づいて、前記インターレース方式の入力映像信号をプログレッシブ方式の映像信号に変換する変換手段と、
前記変換手段から出力されるプログレッシブ方式の映像信号を、偶数ラインでなるフィールドと奇数ラインでなるフィールドとに分けて交互に倍速出力する第１の倍速変換手段と、
前記変換手段から出力されるプログレッシブ方式の映像信号と、該映像信号から前記検出手段で検出された動きベクトル検出結果に基づいて動き補償を行なって生成した動きベクトル補間信号とを、インターレース方式で倍速出力する第２の倍速変換手段と、
前記検出手段で検出された動きベクトル検出結果に基づいて、前記変換手段から出力されるプログレッシブ方式の映像信号の動きを判定する動作判定手段と、
前記動作判定手段の判定結果に基づいて、前記第１の倍速変換手段の出力と前記第２の倍速変換手段の出力とを選択的に出力する選択手段と、
前記入力映像信号に対応する同期信号に倍速処理を施して出力する同期処理手段とを具備したことを特徴とする映像信号処理装置。
【請求項４】
インターレース方式の入力映像信号をプログレッシブ方式の映像信号に変換する変換手段と、
前記変換手段から出力されるプログレッシブ方式の映像信号を、偶数ラインでなるフィールドと奇数ラインでなるフィールドとに分けて交互に倍速出力する第１の倍速変換手段と、
前記変換手段から出力されるプログレッシブ方式の映像信号から動きベクトルを検出する検出手段と、
前記変換手段から出力されるプログレッシブ方式の映像信号と、該映像信号から前記検出手段で検出された動きベクトル検出結果に基づいて動き補償を行なって生成した動きベクトル補間信号とを、インターレース方式で倍速出力する第２の倍速変換手段と、
前記検出手段で検出された動きベクトル検出結果に基づいて、前記変換手段から出力されるプログレッシブ方式の映像信号の動きを判定する動作判定手段と、
前記動作判定手段の判定結果に基づいて、前記第１の倍速変換手段の出力と前記第２の倍速変換手段の出力とを選択的に出力する選択手段と、
前記入力映像信号に対応する同期信号に倍速処理を施して出力する同期処理手段とを具備したことを特徴とする映像信号処理装置。
【請求項５】
前記選択手段は、通常、前記第２の倍速変換手段の出力を選択し、前記動作判定手段によって動きベクトル検出範囲を超える映像信号であることが判定された状態で、前記第１の倍速変換手段の出力を選択するように切り替えられることを特徴とする請求項１乃至４いずれかに記載の映像信号処理装置。
【請求項６】
インターレース方式の入力映像信号をプログレッシブ方式の映像信号に変換する変換工程と、
前記変換工程で出力されたプログレッシブ方式の映像信号を、偶数ラインでなるフィールドと奇数ラインでなるフィールドとに分けて交互に倍速出力する第１の出力工程と、
前記変換工程で出力されたプログレッシブ方式の映像信号と、該映像信号から動き補償を行なって生成した動きベクトル補間信号とを、インターレース方式で倍速出力する第２の出力工程と、
前記入力映像信号の動きを判定する判定工程と、
前記判定工程での判定結果に基づいて、前記第１の出力工程の出力と前記第２の出力工程の出力とを選択的に出力する選択工程と、
前記入力映像信号に対応する同期信号に倍速処理を施して出力する同期処理工程とを具備したことを特徴とする映像信号処理方法。
【請求項７】
インターレース方式の入力映像信号から動きベクトルを検出する第１の検出工程と、
前記第１の検出工程で検出された動きベクトル検出結果に基づいて、前記インターレース方式の入力映像信号をプログレッシブ方式の映像信号に変換する変換工程と、
前記変換工程で出力されたプログレッシブ方式の映像信号を、偶数ラインでなるフィールドと奇数ラインでなるフィールドとに分けて交互に倍速出力する第１の出力工程と、
前記変換工程で出力されたプログレッシブ方式の映像信号から動きベクトルを検出する第２の検出工程と、
前記変換工程で出力されたプログレッシブ方式の映像信号と、該映像信号から前記第２の検出工程で検出された動きベクトル検出結果に基づいて動き補償を行なって生成した動きベクトル補間信号とを、インターレース方式で倍速出力する第２の出力工程と、
前記第２の検出工程で検出された動きベクトル検出結果に基づいて、前記変換工程で出力されたプログレッシブ方式の映像信号の動きを判定する判定工程と、
前記判定工程での判定結果に基づいて、前記第１の出力工程の出力と前記第２の出力工程の出力とを選択的に出力する選択工程と、
前記入力映像信号に対応する同期信号に倍速処理を施して出力する同期処理工程とを具備したことを特徴とする映像信号処理方法。
【請求項８】
インターレース方式の入力映像信号から動きベクトルを検出する検出工程と、
前記検出工程で検出された動きベクトル検出結果に基づいて、前記インターレース方式の入力映像信号をプログレッシブ方式の映像信号に変換する変換工程と、
前記変換工程で出力されたプログレッシブ方式の映像信号を、偶数ラインでなるフィールドと奇数ラインでなるフィールドとに分けて交互に倍速出力する第１の出力工程と、
前記変換工程で出力されたプログレッシブ方式の映像信号と、該映像信号から前記検出工程で検出された動きベクトル検出結果に基づいて動き補償を行なって生成した動きベクトル補間信号とを、インターレース方式で倍速出力する第２の出力工程と、
前記検出工程で検出された動きベクトル検出結果に基づいて、前記変換工程で出力されたプログレッシブ方式の映像信号の動きを判定する判定工程と、
前記判定工程での判定結果に基づいて、前記第１の出力工程の出力と前記第２の出力工程の出力とを選択的に出力する選択工程と、
前記入力映像信号に対応する同期信号に倍速処理を施して出力する同期処理工程とを具備したことを特徴とする映像信号処理方法。
【請求項９】
インターレース方式の入力映像信号をプログレッシブ方式の映像信号に変換する変換工程と、
前記変換工程で出力されたプログレッシブ方式の映像信号を、偶数ラインでなるフィールドと奇数ラインでなるフィールドとに分けて交互に倍速出力する第１の出力工程と、
前記変換工程で出力されたプログレッシブ方式の映像信号から動きベクトルを検出する検出工程と、
前記変換工程で出力されたプログレッシブ方式の映像信号と、該映像信号から前記検出工程で検出された動きベクトル検出結果に基づいて動き補償を行なって生成した動きベクトル補間信号とを、インターレース方式で倍速出力する第２の出力工程と、
前記検出工程で検出された動きベクトル検出結果に基づいて、前記変換工程で出力されたプログレッシブ方式の映像信号の動きを判定する判定工程と、
前記判定工程での判定結果に基づいて、前記第１の出力工程の出力と前記第２の出力工程の出力とを選択的に出力する選択工程と、
前記入力映像信号に対応する同期信号に倍速処理を施して出力する同期処理工程とを具備したことを特徴とする映像信号処理方法。
【請求項１０】
前記選択工程は、通常、前記第２の出力工程の出力を選択し、前記判定工程によって動きベクトル検出範囲を超える映像信号であることが判定された状態で、前記第１の出力工程の出力を選択するように切り替えられることを特徴とする請求項６乃至９いずれかに記載の映像信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インターレース方式の入力映像信号に対して、そのフィールド周波数を２倍に変換する、いわゆる倍速変換処理を施して出力する映像信号処理装置及び映像信号処理方法に関する。
【背景技術】
【０００２】
周知のように、ＰＡＬ（Phase Alternation by Line color television）方式やＳＥＣＡＭ（Sequential Couleur a Memoire）方式等、フィールド周波数が５０Ｈｚの映像信号フォーマットでは、大画面フリッカが発生する。
【０００３】
このため、近年のテレビジョン受信機においては、受信した映像信号のフィールド周波数を２倍の１００Ｈｚに変換することによって、大画面フリッカ妨害を低減するようにした倍速変換システムが備えられている。
【０００４】
このような倍速変換システムとしては、フィールド反復方式とフィールド倍速方式とがある。このうち、フィールド反復方式は、映像信号の奇数フィールドと偶数フィールドとをそれぞれ２回ずつ倍速出力するものである。
【０００５】
また、フィールド倍速方式は、奇数フィールドの映像信号と偶数フィールドの映像信号とから動きベクトル検出を行ない、その検出結果に基づいてフィールド補間信号を生成することにより、滑らかな動きを得ることができる。
【０００６】
そして、近年では、フィールド反復方式とフィールド倍速方式とを共に備えた倍速変換システムが開発されている。この種の倍速変換システムは、通常フィールド倍速方式を選択し、動きの誤検出や動きベクトル検出範囲を超える映像信号が入力された場合に、フィールド反復方式を選択するものである。
【０００７】
ここで、上記フィールド倍速方式において、映像信号から動きベクトルを検出する手法としては、ブロックマッチング法や勾配法等が一般的に用いられている。特に、ブロックマッチング法は、ＬＳＩ（Large Scale Integrated circuit）化のし易さから広く普及している。
【０００８】
このブロックマッチング法を用いた動きベクトル検出は、特許文献１に記載のフィールド間動き補償によるライン補間で用いられている。この特許文献１では、フレーム間差分及びフィールド間差分の両者に基づいてマッチング誤差の評価関数を合成し、最小の評価関数を与える動きをブロックの動きベクトルとして採用している。
【０００９】
ところで、フィールド反復方式で処理された映像信号は、フィールド倍速方式で処理された映像信号に比べて、フィールドのライン数が交互に異なっている。このため、インターレース構造を維持するためにラインにオフセットが付加されることになる。
【００１０】
これにより、入力映像信号にフィールド反復方式の処理を施した映像信号を出力する場合には、その入力映像信号から得られる同期信号もフィールド反復方式に対応した処理を施して出力しなければ、インターレース表示することができないことになる。
【００１１】
これに対し、入力映像信号にフィールド倍速方式の処理を施した映像信号は、そのままでインターレース構造が維持されているため、その入力映像信号から得られる同期信号をそのまま出力してインターレース表示に供させることができる。
【００１２】
このため、フィールド反復方式とフィールド倍速方式とを共に備えた倍速変換システムでは、入力映像信号にフィールド反復方式の処理を施す回路と、入力映像信号にフィールド倍速方式の処理を施す回路とが必要になるだけでなく、入力映像信号から得られる同期信号にフィールド反復方式に対応した処理を施す回路も必要になり、回路構成が複雑化するという問題が生じている。
【００１３】
また、フィールド反復方式は、簡便に大画面フリッカを除去することができる手法であるが、映画フィルムからテレシネで映像に変換した信号の場合、いわゆるモーション・ジャダー妨害が発生するという不都合も生じる。
【特許文献１】特開平８−２５１５４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
そこで、この発明は上記事情を考慮してなされたもので、入力映像信号を倍速変換して画面フリッカを低減させる倍速変換システムにおいて、簡易な構成で、しかも実用的なレベルでの高画質を得ることを可能とした映像信号処理装置及び映像信号処理方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
この発明に係る映像信号処理装置は、インターレース方式の入力映像信号をプログレッシブ方式の映像信号に変換する変換手段と；変換手段から出力されるプログレッシブ方式の映像信号を、偶数ラインでなるフィールドと奇数ラインでなるフィールドとに分けて交互に倍速出力する第１の倍速変換手段と；変換手段から出力されるプログレッシブ方式の映像信号と、該映像信号から動き補償を行なって生成した動きベクトル補間信号とを、インターレース方式で倍速出力する第２の倍速変換手段と；入力映像信号の動きを判定する動作判定手段と；動作判定手段の判定結果に基づいて、第１の倍速変換手段の出力と第２の倍速変換手段の出力とを選択的に出力する選択手段と；入力映像信号に対応する同期信号に倍速処理を施して出力する同期処理手段とを備えるようにしたものである。
【００１６】
また、この発明に係る映像信号処理方法は、インターレース方式の入力映像信号をプログレッシブ方式の映像信号に変換する変換工程と；変換工程で出力されたプログレッシブ方式の映像信号を、偶数ラインでなるフィールドと奇数ラインでなるフィールドとに分けて交互に倍速出力する第１の出力工程と；変換工程で出力されたプログレッシブ方式の映像信号と、該映像信号から動き補償を行なって生成した動きベクトル補間信号とを、インターレース方式で倍速出力する第２の出力工程と；入力映像信号の動きを判定する判定工程と；判定工程での判定結果に基づいて、第１の出力工程の出力と第２の出力工程の出力とを選択的に出力する選択工程と；入力映像信号に対応する同期信号に倍速処理を施して出力する同期処理工程とを備えるようにしたものである。
【発明の効果】
【００１７】
上記した発明によれば、インターレース方式の入力映像信号をプログレッシブ方式の映像信号に変換し、そのプログレッシブ方式の映像信号を偶数ラインでなるフィールドと奇数ラインでなるフィールドとに分けて交互に倍速出力することと、プログレッシブ方式の映像信号と該映像信号から動き補償を行なって生成した動きベクトル補間信号とをインターレース方式で倍速出力することとを、入力映像信号の動き判定結果に基づいて選択的に行なわせるようにしたので、入力映像信号を倍速変換して画面フリッカを低減させる倍速変換システムにおいて、簡易な構成で、しかも実用的なレベルでの高画質を得ることを可能とすることができる。
【発明を実施するための最良の形態】
【００１８】
以下、この発明の実施の形態について図面を参照して詳細に説明する。図１（ａ）は、この実施の形態で説明する映像信号処理が施される映像信号の方式を示している。すなわち、この映像信号は、１フレーム６２５ラインでフィールド周波数５０Ｈｚのインターレース方式である。
【００１９】
そして、このインターレース方式の映像信号を、図１（ｂ）に示すように、プログレッシブ方式の映像信号に変換する。この変換処理には、一般的にＩＰ変換と称されている、種々の技術が適用可能である。
【００２０】
そして、この実施の形態では、上記したプログレッシブ方式の映像信号を、以下に述べる第１のフレーム倍速変換方式と第２のフレーム倍速変換方式とを用いてそれぞれ倍速変換し、各方式の出力を選択的に取り出すようにしている。
【００２１】
まず、第１のフレーム倍速変換方式では、図１（ｂ）に示したプログレッシブ方式の映像信号を、偶数ライン及び奇数ラインに分けて、それぞれのフィールドを交互に倍速（フィールド周波数１００Ｈｚ）で出力させている。
【００２２】
すなわち、図１（ｂ）に示したプログレッシブ方式映像信号のフレームＡの偶数ラインを、図２（ａ）に実線で示すフィールド１（３１２．５ライン）として倍速で出力し、その後、図１（ｂ）に示したプログレッシブ方式映像信号のフレームＡの奇数ラインを、図２（ａ）に点線で示すフィールド２（３１２．５ライン）として倍速で出力する。
【００２３】
そして、次のプログレッシブ方式映像信号のフレームＢの偶数ラインを、図２（ｂ）に実線で示すフィールド３（３１２．５ライン）として倍速で出力し、その後、同じプログレッシブ方式映像信号のフレームＢの奇数ラインを、図２（ｂ）に点線で示すフィールド４（３１２．５ライン）として倍速で出力する。
【００２４】
図３（ａ）〜（ｃ）は、上記した第１のフレーム倍速変換方式の処理動作をまとめて示している。すなわち、図３（ａ）に示すように、フィールドＡ，Ｂがフィールド周波数５０Ｈｚで交互に得られるインターレース方式の映像信号を、ＩＰ変換処理によって、同図（ｂ）に示すプログレッシブ方式の映像信号に変換する。
【００２５】
そして、このプログレッシブ方式の映像信号を、図３（ｃ）に示すように、偶数ライン及び奇数ライン毎にそれぞれ交互に倍速で出力させている。この第１のフレーム倍速変換方式は、現状におけるフィールド反復方式の代わりに用いられる。
【００２６】
現状のフィールド反復方式では、図４（ａ）に示すように、インターレース方式のフィールドＡの映像信号から、フィールド１及び２として同じラインを２度倍速で出力させることになるが、フィールド１と２とでライン数が異なっている。
【００２７】
また、図４（ｂ）に示すように、フィールドＢの映像信号に対しても、フィールド３及び４として同じラインを２度倍速で出力させることになるが、フィールド３と４とでライン数が異なっている。
【００２８】
このため、現状のフィールド反復方式では、インターレース構造を維持するためにラインにオフセットを付加する必要があり、入力映像信号にフィールド反復方式の処理を施した映像信号を出力する場合には、その入力映像信号から得られる同期信号もフィールド反復方式に対応した処理を施して出力する必要が生じている。
【００２９】
ところが、上記した第１のフレーム倍速変換方式では、図２（ａ）に示したように、プログレッシブ方式映像信号（フレームＡ）の偶数ラインでなるフィールド１のライン数３１２．５と、同じフレームＡの奇数ラインでなるフィールド２のライン数３１２．５とは等しくなる。
【００３０】
また、図２（ｂ）に示したように、プログレッシブ方式映像信号（フレームＢ）の偶数ラインでなるフィールド３のライン数３１２．５と、同じフレームＢの奇数ラインでなるフィールド４のライン数３１２．５とも等しくなっている。このため、入力映像信号から得られる同期信号は、そのまま出力してインターレース表示に供させることができる。
【００３１】
次に、上記第２のフレーム倍速変換方式では、図１（ｂ）に示したプログレッシブ方式の映像信号から動き補償を行なって動きベクトル補間を実施するものである。まず、図１（ｂ）に示したプログレッシブ方式映像信号のフレームＡの偶数ラインを、図５（ａ）に実線で示すフィールド１（３１２．５ライン）として倍速で出力する。
【００３２】
その後、図１（ｂ）に示したプログレッシブ方式映像信号のフレームＡとその次のフレームＢとから、動きベクトル補間された奇数ラインに対応するフィールド映像信号を、図５（ａ）に点線で示すフィールド２（３１２．５ライン）として倍速で出力する。
【００３３】
そして、図１（ｂ）に示したプログレッシブ方式映像信号のフレームＡとその次のフレームＢとから、動きベクトル補間された偶数ラインに対応するフィールド映像信号を、図５（ｂ）に実線で示すフィールド３（３１２．５ライン）として倍速で出力する。
【００３４】
その後、図１（ｂ）に示したプログレッシブ方式映像信号のフレームＢとその次のフレームＡとから、動きベクトル補間された奇数ラインに対応するフィールド映像信号を、図５（ｂ）に点線で示すフィールド４（３１２．５ライン）として倍速で出力する。
【００３５】
図６（ａ）〜（ｃ）は、上記した第２のフレーム倍速変換方式の処理動作をまとめて示している。すなわち、図６（ａ）に示すように、フィールドＡ，Ｂがフィールド周波数５０Ｈｚで交互に得られるインターレース方式の映像信号を、ＩＰ変換処理によって、同図（ｂ）に示すプログレッシブ方式の映像信号に変換する。
【００３６】
そして、このプログレッシブ方式の映像信号から、図６（ｃ）に示すように、動きベクトル補間を用いたインターレース方式のフィールド映像信号を倍速で生成している。この第２のフレーム倍速変換方式では、動きベクトル補間処理を行なう映像信号がプログレッシブ方式であるため、動きベクトル検出の精度が向上し高画質な映像を得ることが可能となる。
【００３７】
上記した第１及び第２のフレーム倍速変換方式の出力を、動作判定結果に基づいて切り替えて使用する。すなわち、通常、第２のフレーム倍速変換方式を選択し、動きの誤検出や動きベクトル検出範囲を超える映像信号が入力された場合に、第１のフレーム倍速変換方式を選択するものである。
【００３８】
この第１及び第２のフレーム倍速変換方式では、図２及び図５に示すように、いずれの方式が選択されても、倍速変換された各フィールドのライン数が同じであるため、同期シーケンスも同じで済み、同期システムが両方式で一本化される。
【００３９】
また、インターレース方式の映像信号を、一旦ＩＰ変換してフレーム倍速とすることにより、フィールド反復方式よりも画質を向上させることができる。さらに、インターレース方式の映像信号から動きベクトル補間を行なうよりも、プログレッシブ方式の映像信号から動きベクトル補間を行なう方が画質が良くなるという効果もある。
【００４０】
図７は、上記した第１及び第２のフレーム倍速変換方式を用いた倍速変換回路の一例を示している。すなわち、インターレース方式の入力映像信号は、入力信号処理部１１を介した後、ＩＰ変換部１２と動きベクトル検出部１３とメモリ１４とでなるＩＰ変換回路１５に供給されて、プログレッシブ方式に変換される。
【００４１】
そして、プログレッシブ方式に変換された映像信号は、上記第１のフレーム倍速変換方式を実現するための、１００Ｈｚ変換部１６とメモリ１７とでなる第１のフレーム倍速変換回路１８に供給されて、図２（ａ），（ｂ）で示したように倍速変換された後、選択部１９に出力される。
【００４２】
また、上記ＩＰ変換回路１５でプログレッシブ方式に変換された映像信号は、上記第２のフレーム倍速変換方式を実現するための、動きベクトル補間部２０と動きベクトル検出部２１とメモリ２２とでなる第２のフレーム倍速変換回路２３に供給されて、図５（ａ），（ｂ）で示したように倍速変換された後、選択部１９に出力される。
【００４３】
さらに、上記動きベクトル検出部２１の検出結果は、動作判定部２４に供給されて、動きの誤検出や動きベクトル検出範囲を超える映像信号が入力されたことが検出される。そして、この動作判定部２４は、選択部１９に対して、通常、動きベクトル補間部２０から出力される映像信号を出力させるように制御し、例えば動きの誤検出や動きベクトル検出範囲を超える映像信号が入力された場合に、１００Ｈｚ変換部１６から出力される映像信号を出力させるように制御するものである。
【００４４】
なお、上記入力映像信号の同期信号は、同期入力処理部２５を介して同期生成部２６に供給される。この同期生成部２６は、入力された同期信号に基づいて、フレーム倍速変換に対応した同期信号を生成している。この同期生成部２６で生成された同期信号は、上記動きベクトル補間部２０及び１００Ｈｚ変換部１６のいずれから出力される映像信号の表示にも使用可能である。
【００４５】
図８は、図７に示した倍速変換回路の他の例を示している。すなわち、図８において、図７と同一部分に同一符号を付して説明すると、第２のフレーム倍速変換回路２３から動きベクトル検出部２１を削除し、ＩＰ変換回路１５を構成する動きベクトル検出部１３から出力される検出信号を、動きベクトル補間部２０及び動作判定部２４に供給するようにしたものである。
【００４６】
また、図９は、図７に示した倍速変換回路のさらに他の例を示している。すなわち、図９において、図７と同一部分に同一符号を付して説明すると、ＩＰ変換回路１５から動きベクトル検出部１３を削除したものである。必要に応じて、図８及び図９に示したような構成とすることにより、回路規模を低減することが可能となる。
【００４７】
なお、この発明は上記した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を種々変形して具体化することができる。また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。
【図面の簡単な説明】
【００４８】
【図１】この発明の実施の形態を示すもので、インターレース方式の映像信号をプログレッシブ方式に変換した状態を説明するために示す図。
【図２】同実施の形態における第１のフレーム倍速変換方式をラインで説明するために示す図。
【図３】同実施の形態における第１のフレーム倍速変換方式をフィールド及びフレームで説明するために示す図。
【図４】同実施の形態における第１のフレーム倍速変換方式と比較した、現状におけるフィールド反復方式の問題点を説明するために示す図。
【図５】同実施の形態における第２のフレーム倍速変換方式をラインで説明するために示す図。
【図６】同実施の形態における第２のフレーム倍速変換方式をフィールド及びフレームで説明するために示す図。
【図７】同実施の形態における第１及び第２のフレーム倍速変換方式を用いた倍速変換回路の一例を説明するために示すブロック構成図。
【図８】同実施の形態における第１及び第２のフレーム倍速変換方式を用いた倍速変換回路の他の例を説明するために示すブロック構成図。
【図９】同実施の形態における第１及び第２のフレーム倍速変換方式を用いた倍速変換回路のさらに他の例を説明するために示すブロック構成図。
【符号の説明】
【００４９】
１１…入力信号処理部、１２…ＩＰ変換部、１３…動きベクトル検出部、１４…メモリ、１５…ＩＰ変換回路、１６…１００Ｈｚ変換部、１７…メモリ、１８…第１のフレーム倍速変換回路、１９…選択部、２０…動きベクトル補間部、２１…動きベクトル検出部、２２…メモリ、２３…第２のフレーム倍速変換回路、２４…動作判定部、２５…同期入力処理部、２６…同期生成部。
【図１】
2005191857.tif 000003
【図２】
2005191857.tif 000004
【図３】
2005191857.tif 000005
【図４】
2005191857.tif 000006
【図５】
2005191857.tif 000007
【図６】
2005191857.tif 000008
【図７】
2005191857.tif 000009
【図８】
2005191857.tif 000010
【図９】
2005191857.tif 000011