(57)【要約】【課題】複数の画像処理機能を備えた画像処理システムにおいて、それらの画像処理機能ブロックを同時動作させて、画像データ処理を効率的に行うことができる画像処理システムを提供する。【解決手段】画像データを複数の小さな画像データブロックに分割する手段、複数の画像処理機能ブロック、分割された画像データブロックを各画像処理機能ブロックに分配する手段、各画像処理機能ブロックから出力された画像データブロックを受け取って格納する手段から構成される。【選択図】        なし【特許請求の範囲】
【請求項１】
画像データを複数のブロックに分割する手段と、前記分割された画像データを複数記憶する記憶手段と、前記分割されたブロック単位で時分割に画像入出力するバスと、複数の画像処理機能ブロックと、前記バスからの画像データブロックを指定された画像処理経路に分配する手段と、画像処理の施された画像データを受け取り、同一バスに時分割で出力する手段とによって構成され、複数の画像データに対して、同時に異なる画像処理を施し、前記記憶部に再格納することを可能とする画像処理システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データを処理するデータ処理装置、及び画像データを処理する画像処理装置に関するものである。
【０００２】
【従来の技術】
従来画像データに対する画像処理は画像データに対して、ページ単位でパイプライン的に行うものであった（例えば特許文献１）。
【０００３】
【特許文献１】
特開２０００−２５５１１７号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来例では、次のような問題があった。
【０００５】
画像データをページ単位で、パイプライン的に画像処理を行うことにより、画像処理を行っているページに必要のない画像処理機能ブロックは、そのページの処理期間中は、動作しなくなる。複数画像データを高速に処理する必要のある画像処理システムでは、このような画像処理機能ブロックが効率的に使用されなくなり、システム全体の効率を低下させることとなる。
【０００６】
本発明は上記従来の問題点に鑑み、複数の画像処理機能ブロックを同時動作させて、異なるページに対して同時に画像処理を施すことが可能とすることを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、１ページの画像データを複数のブロックに分割する手段と、分割されたブロック毎に画像データを転送する手段と、指定された画像処理機能ブロックに分配する手段と、それぞれの画像処理機能ブロックから出力される画像データを集めて、同一バスに転送する手段を備え、異なる画像処理機能部に画像データブロックごとに画像処理動作を行わせて、異なるページの画像処理動作を同時に動作させることを可能としたことを特徴とする。
【０００８】
【発明の実施の形態】
（実施例）
以下で本発明の装置及びその動作について詳細に説明する。
【０００９】
［システム全体］
本発明のネットワークシステム全体の構成図を図７に示す。
【００１０】
１００１は本発明の装置で、スキャナとプリンタから構成され、スキャナから読み込んだ画像をローカルエリアネットワーク（１０１０）（以下ＬＡＮ）に流したり、ＬＡＮから受信した画像をプリンタによりプリントアウトできる。また、スキャナから読んだ画像を図示しないＦＡＸ送信手段により、ＰＳＴＮまたはＩＳＤＮ（１０３０）に送信したり、ＰＳＴＮまたはＩＳＤＮから受信した画像をプリンタによりプリントアウトできる。１００２は、データベースサーバで、本発明の装置（１００１）により読み込んだ２値画像及び多値画像をデータベースとして管理する。
【００１１】
１００３は、データベースサーバ（１００２）のデータベースクライアントで、データベース（１００２）に保存されている画像データを閲覧／検索等できる。
【００１２】
１００４は、電子メールサーバで、本発明の装置（１００１）により読み取った画像を電子メールの添付として受け取ることができる。１００５は、電子メールのクライアントで、電子メールサーバ（１００４）の受け取ったメールを受信し閲覧したり、電子メールを送信したり、可能である。
【００１３】
１００６がＨＴＭＬ文書をＬＡＮに提供するＷＷＷサーバで、本発明の装置（１００１）によりＷＷＷサーバで提供されるＨＴＭＬ文書をプリントアウトできる。
【００１４】
１００７は、ルータでＬＡＮ（１０１０）をインターネット／イントラネット（１０１２）と連結する。インターネット／イントラネットに、前述したデータベースサーバ（１００２）、ＷＷＷサーバ（１００６）、電子メールサーバ（１００４）、本発明の装置（１００１）と同様の装置が、それぞれ１０２０、１０２１、１０２２、１０２３として連結している。一方、本発明の装置（１００１）は、ＰＳＴＮまたはＩＳＤＮ（１０３０）を介して、ＦＡＸ装置（１０３１）と送受信可能になっている。
【００１５】
また、ＬＡＮ上にプリンタ（１０４０）も連結されており、本発明の装置（１００１）により読み取った画像をプリントアウト可能なように構成されている。
【００１６】
［ハードウェア］
全体構成
全体構成図を図８に示す。
【００１７】
Ｃｏｎｔｒｏｌｌｅｒ  Ｕｎｉｔ  （２０００）は画像入力デバイスであるＳｃａｎｎｅｒ（２０７０）や画像出力デバイスであるＰｒｉｎｔｅｒ（２０９５）と接続し、一方ではＬＡＮ（２０１１）や公衆回線（ＷＡＮ）（２０５１）接続することで、画像情報やデバイス情報の入出力、ＰＤＬデータのイメージ展開を行う為のコントローラである。
【００１８】
ＣＰＵ（２００１）はシステム全体を制御するプロセッサである。本実施例では２つのＣＰＵを用いた例を示す。これら二つのＣＰＵは、共通のＣＰＵバス（２１２６）に接続され、さらに、システムバスブリッジ（２００７）に接続される。
【００１９】
システムバスブリッジ（２００７）は、バススイッチであり、ＣＰＵバス（２１２６）、ＲＡＭコントローラ（２１２４）、ＲＯＭコントローラ（２１２５）、ＩＯバス１（２１２７）、サブバススイッチ（２１２８）、ＩＯバス２（２１２９）、画像リングインターフェース１（２１４７）、画像リングインターフェース２（２１４８）が接続される。
【００２０】
サブバススイッチ（２１２８）は、第二のバススイッチであり、画像ＤＭＡ１（２１３０）、画像ＤＭＡ２（２１３２）、フォント伸張部（３１３４）、ソート回路（２１３５）、ビットマップトレース部（２１３６）が接続され、これらのＤＭＡから出力されるメモリアクセス要求を調停し、システムバスブリッジへの接続を行う。
【００２１】
ＲＡＭ（２００２）はＣＰＵ（２００１）が動作するためのシステムワークメモリであり、画像データを一時記憶するための画像メモリでもある。ＲＡＭコントローラ（２１２４）により制御される、本実施例では、ダイレクトＲＤＲＡＭを採用する例を示す。
【００２２】
ＲＯＭ（２００３）はブートＲＯＭであり、システムのブートプログラムが格納されている。ＲＯＭコントローラ（２１２５）により制御される。
【００２３】
画像ＤＭＡ１（２１３０）は、画像圧縮部（３１３１）に接続し、レジスタアクセスリング（２１３７）を介して設定された情報に基づき、画像圧縮部（２１３１）を制御し、ＲＡＭ（２００２）上にある非圧縮データの読み出し、圧縮、圧縮後データの書き戻しを行う、本実施例では、ＪＰＥＧを圧縮アルゴリズムに採用した例を示す。
【００２４】
画像ＤＭＡ２（２１３２）は、画像伸張部（２１３３）に接続し、レジスタアクセスリング（２１３７）を介して設定された情報に基づき、画像伸張部（２１３３）を制御し、ＲＡＭ（２００２）上にある圧縮データの読み出し、伸張、伸張後データの書き戻しを行う、本実施例では、ＪＰＥＧを伸張アルゴリズムに採用した例を示す。
【００２５】
フォント伸張部（２１３４）は、ＬＡＮインターフェース（２０１０）等を介し外部より転送されるＰＤＬデータに含まれるフォントコードに基づき、ＲＯＭ（２００３）もしくは、ＲＡＭ（２００２）内に格納された、圧縮フォントデータの伸張を行う。本実施例では、ＦＢＥアルゴリズムを採用した例を示した。
【００２６】
ソート回路（２１３５）は、ＰＤＬデータを展開する段階で生成されるディスプレイリストのオブジェクトの順番を並び替える回路である。
【００２７】
ビットマップトレース回路（２１３６）は、ビットマップデータより、エッジ情報を抽出する回路である。
【００２８】
ＩＯバス１（２１２７）は、内部ＩＯバスの一種であり、標準バスであるＵＳＢバスのコントローラ、ＵＳＢインターフェース（２１３８）、汎用シリアルポート（２１３９）、インタラプトコントローラ（２１４０）、ＧＰＩＯインターフェース（２１４１）が接続される。ＩＯバス１には、バスアービタ（図示せず）が含まれる。
【００２９】
操作部Ｉ／Ｆ（２００６）は操作部（ＵＩ）（２０１２）とインターフェース部で、操作部（２０１２）に表示する画像データを操作部（２０１２）に対して出力する。また、操作部（２０１２）から本システム使用者が入力した情報を、ＣＰＵ（２００１）に伝える役割をする。
【００３０】
ＩＯバス２（２１２９）は内部ＩＯバスの一種であり、汎用バスインターフェース１及び２（２１４２）と、ＬＡＮコントローラ（２０１０）が接続される。ＩＯバス２にはバスアービタ（図示せず）が含まれる。
【００３１】
汎用バスインターフェース（２１４２）は、２つの同一のバスインターフェースから成り、標準ＩＯバスをサポートするバスブリッジである。本実施例では、ＰＣＩバス（２１４３）を採用した例を示した。
【００３２】
ＨＤＤ（２００４）はハードディスクドライブで、システムソフトウェア、画像データを格納する。ディスクコントローラ（２１４４）を介して一方のＰＣＩバス（２１４３）に接続される。
【００３３】
ＬＡＮコントローラ（２０１０）は、ＭＡＣ回路（２１４５）、ＰＨＹ／ＰＭＤ回路（２１４６）を介しＬＡＮ（２０１１）に接続し、情報の入出力を行う。
【００３４】
Ｍｏｄｅｍ（２０５０）は公衆回線（２０５１）に接続し、情報の入出力を行う。
【００３５】
画像リングインターフェース１（２１４７）及び画像リングインターフェース２（２１４８）は、システムバスブリッジ（２００７）と画像データを高速で転送する画像リング（２００８）を接続し、タイル化後に圧縮されたデータをＲＡＭ（２００２）とタイル画像処理部（２１４９）間で転送するＤＭＡコントローラである。
【００３６】
画像リング（２００８）は、一対の単方向接続経路の組み合わせにより構成される（画像リング１及び画像リング２）。画像リング（２００８）は、タイル画像処理部（２１４９）内で、画像リングインターフェース３（２１０１）及びタイル画像インターフェース４（２１０２）を介し、タイル伸張部（２１０３）、コマンド処理部（２１０４）、ステータス処理部（２１０５）、タイル圧縮部（２１０６）に接続される。本実施例では、タイル伸張部（２１０３）を２組、タイル圧縮部を３組実装する例を示した。
【００３７】
タイル伸張部（２１０３）は、画像リングインターフェースへの接続に加え、タイルバス（２１０７）に接続され、画像リングより入力された圧縮後の画像データを伸張し、タイルバス（２１０７）へ転送するバスブリッジである。本実施例では、多値データにはＪＰＥＧ、２値データにはパックビッツを伸張アルゴリズムとして採用した例を示す。
【００３８】
タイル圧縮部（２１０６）は、画像リングインターフェースへの接続に加え、タイルバス（２１０７）に接続され、タイルバスより入力された圧縮前の画像データを圧縮し、画像リング（２００８）へ転送するバスブリッジである。本実施例では、多値データにはＪＰＥＧ、２値データにはパックビッツを圧縮アルゴリズムとして採用した例を示す。
【００３９】
コマンド処理部（２１０４）は、画像リングインターフェースへの接続に加え、レジスタ設定バス（２１０９）に接続され、画像リングを介して入力したＣＰＵ（２００１）より発行されたレジスタ設定要求を、レジスタ設定バス（２１０９）に接続される該当ブロックへ書き込む。また、ＣＰＵ（２００１）より発行されたレジスタ読み出し要求に基づき、レジスタ設定バスを介して該当レジスタより情報を読み出し。画像リングインターフェース４（２１０２）に転送する。
【００４０】
ステータス処理部（２１０５）は各画像処理部の情報を監視し、ＣＰＵ（２００１）に対してインタラプトを発行するためのインタラプトバケットを生成し、画像リングインターフェース４に出力する。
【００４１】
タイルバス（２１０７）には上記ブロックに加え、以下の機能ブロックが接続される。
【００４２】
レンダリング部インターフェース（２１１０）、画像入力インターフェース（２１１２）、画像出力インターフェース（２１１３）、多値化部（２１１９）、２値化部（２１１８）、色空間変換部（２１１７）、画像回転部（２０３０）、解像度変換部（２１１６）。
【００４３】
レンダリング部インターフェース（２１１０）は、後述するレンダリング部により生成されたビットマップイメージを入力するインターフェースである。レンダリング部とレンダリング部インターフェースは、一般的なビデオ信号（２１１１）にて接続される。レンダリング部インターフェースは、タイルバス（２１０７）に加え、メモリバス（２１０８）、レジスタ設定バス（２１０９）への接続を有し、入力された、ラスタ画像をレジスタ設定バスを介して設定された、所定の方法によりタイル画像への構造変換をすると同時にクロックの同期化を行い、タイルバス（２１０７）に対し出力を行う。
【００４４】
画像入力インターフェースは（２１１２）は、後述するスキャナー用画像処理部（２１１４）により補正画像処理されたラスタイメージデータを入力とし、レジスタ設定バスを介して設定された、所定の方法によりタイル画像への構造変換とクロックの同期化を行い、タイルバス（２１０７）に対し出力を行う。
【００４５】
画像出力インターフェースは、タイルバスからのタイル画像データを入力とし、ラスター画像への構造変換及び、クロックレートの変更を行い、ラスター画像をプリンタ用画像処理部（２１１５）へ出力する。
【００４６】
画像回転部（２０３０）は画像データの回転を行う。
【００４７】
解像度変換部（２１１６）は画像の解像度の変更を行う。
【００４８】
色空間変換部（２１１７）はカラー及びグレースケール画像の色空間の変換を行う。
【００４９】
２値化部（２１１８）は、多値（カラー、グレースケール）画像を２値化する。
【００５０】
多値化部（２１１９）は２値画像を多値データへ変換する。
【００５１】
外部バスインターフェース部（２１２０）は、画像リングインターフェース１、２，３，４、コマンド処理部、レジスタ設定バスを介し、ＣＰＵ（２００１）により発行された、書き込み、読み出し要求を外部バス３（２１２１）に変換出力するバスブリッジである。外部バス３（２１２１）は本実施例では、プリンター用画像処理部（２１１５）、スキャナー用画像処理部（２１１４）に接続されている。
【００５２】
メモリ制御部（２１２２）は、メモリバス（２１０８）に接続され、各画像処理部の要求に従い、あらかじめ設定されたアドレス分割により、画像メモリ１及び画像メモリ２（２１２３）に対して、画像データの書き込み、読み出し、必要に応じてリフレッシュ等の動作を行う。本実施例では、画像メモリにＳＤＲＡＭを用いた例を示した。
【００５３】
スキャナー用画像処理部（２１１４）では、画像入力デバイスであるスキャナ（２０７０）によりスキャンされた画像データを補正画像処理する。
【００５４】
プリンタ用画像処理部では、プリンタ出力のための補正画像処理を行い、結果をＰｒｉｎｔｅｒ（２０９５）へ出力する。
【００５５】
レンダリング部（２０６０）はＰＤＬコードもしくは、中間ディスプレイリストをビットマップイメージに展開する。
【００５６】
［タイル画像（パケット）フォーマット］
本発明によるＳｙｓｔｅｍＣｏｎｔｒｏｌｌｅｒＵｎｉｔ（２０００）内では、画像データ、ＣＰＵ（２００１）によるコマンド、各ブロックより発行される割り込み情報を、パケット化された形式で転送する。
【００５７】
本実施例では、図９に示すデータパケット、図４に示すコマンドパケット、図５に示すインタラプトパケットの３種の異なる種類のパケットが使用される。
【００５８】
データパケット（図９）
本実施例では画像  Ｄａｔａを３２ｐｉｘｅｌ  ｘ  ３２ｐｉｘｅｌのＴｉｌｅ単位の画像データ（３００２）に分割して取り扱う例を示した。
【００５９】
このＴｉｌｅ単位の画像に、必要なヘッダ情報（３００１）及び画像付加情報等（３００３）を付加してデータＰａｃｋｅｔとする。
【００６０】
以下にヘッダ情報（３００１）に含まれる情報について説明を行なう。
【００６１】
ＰａｃｋｅｔのＴｙｐｅはヘッダ情報（３００１）内のＰｃｋｔＴｙｐｅ（３００４）で区別される。ＰｃｋｔＴｙｐｅ（３００４）にはリピートフラグが含まれており、Ｄａｔａ  Ｐａｃｋｅｔの画像Ｄａｔａが１つ前に送信したＤａｔａ  Ｐａｃｋｅｔの画像Ｄａｔａと同一の場合、リピートフラグをセットする。
【００６２】
ＣｈｉｐＩＤ（３００５）はパケットを送信するターゲットとなるチップのＩＤを示す。
ＤａｔａＴｙｐｅ（３００６）ではデータのタイプを示す。
【００６３】
ＰａｇｅＩＤ（３００７）はページを示しており、ＪｏｂＩＤはソフトウェアで管理するためのＪｏｂ  ＩＤ（３００８）を格納する。
【００６４】
Ｔｉｌｅの番号はＹ方向のＴｉｌｅ座標（３００９）とＸ方向のＴｉｌｅ座標（３０１０）の組み合わせで、ＹｎＸｎで表される。
【００６５】
データパケットは画像データが圧縮されている場合と非圧縮の場合がある。本実施例では、圧縮アルゴリズムとして、多値カラー（多値グレースケールを含む）の場合はＪＰＥＧを２値の場合はパックビッツを採用した例を示した。
【００６６】
圧縮されている場合と非圧縮の場合との区別はＣｏｍｐｒｅｓｓＦｌａｇ（３０１７）で示される。
【００６７】
Ｐｒｏｃｅｓｓ  Ｉｎｓｔｒｕｃｔｉｏｎ（３０１１）は左詰で処理順に設定し、各処理Ｕｎｉｔは、処理後Ｐｒｏｃｅｓｓ  Ｉｎｓｔｒｕｃｔｉｏｎを左に８ＢｉｔＳｈｉｆｔする。Ｐｒｏｃｅｓｓ  Ｉｎｓｔｒｕｃｔｉｏｎ（３０１１）はＵｎｉｔＩＤ（３０１９）とＭｏｄｅ（３０２０）の組が８組格納されている。ＵｎｉｔＩＤ（３０１９）は各処理Ｕｎｉｔを指定し、Ｍｏｄｅ（３０２０）は各処理Ｕｎｉｔでの動作Ｍｏｄｅを指定する。これにより、１つのパケットは８つのＵｎｉｔで連続して処理することができる。
【００６８】
ＰａｃｋｅｔＢｙｔｅＬｅｎｇｔｈ（３０１２）はパケットのトータルバイト数を示す。
【００６９】
ＩｍａｇｅＤａｔａＢｙｔｅＬｅｎｇｈ（３０１５）は画像データのバイト数、ＺＤａｔａＢｙｔｅＬｅｎｇｔｈ（３０１６）は画像付加情報のバイト数を表し、ＩｍａｇｅＤａｔａＯｆｆｓｅｔ（３０１３）、ＺＤａｔａＯｆｆｓｅｔ（３０１４）はそれぞれのデータのパケットの先頭からのＯｆｆｓｅｔを表している。
【００７０】
Ｐａｃｋｅｔ  Ｔａｂｌｅ（図６）
各ＰａｃｋｅｔはＰａｃｋｅｔ  Ｔａｂｌｅ（６００１）によって管理する。
【００７１】
Ｐａｃｋｅｔ  Ｔａｂｌｅ（６００１）の構成要素は次の通りで、それぞれＴａｂｌｅの値に０を５ｂｉｔ付加すると、Ｐａｃｋｅｔの先頭Ａｄｄｒｅｓｓ（６００２）、ＰａｃｋｅｔのＢｙｔｅ  Ｌｅｎｇｔｈ（６００５）となる。
【００７２】
Ｐａｃｋｅｔ  Ａｄｄｒｅｓｓ  Ｐｏｉｎｔｅｒ  （２７ｂｉｔ）  ＋  ５ｂ０００００  ＝  Ｐａｃｋｅｔ先頭Ａｄｄｒｅｓｓ
Ｐａｃｋｅｔ    Ｌｅｎｇｔｈ  （１１ｂｉｔ）  ＋  ５ｂ０００００  ＝  ＰａｃｋｅｔのＢｙｔｅ  Ｌｅｎｇｔｈ
Ｐａｃｋｅｔ  Ｔａｂｌｅ（６００１）とＣｈａｉｎ  Ｔａｂｌｅ（６０１０）は分割されないものとする。
【００７３】
Ｐａｃｋｅｔ  Ｔａｂｌｅ（６００１）は常に走査方向に並んでおり、Ｙｎ／Ｘｎ＝０００／０００，  ０００／００１，０００／００２，．．．．という順で並んでいる。このＰａｃｋｅｔ  Ｔａｂｌｅ（６００１）のＥｎｔｒｙは一意にひとつのＴｉｌｅを示す。また、Ｙｎ／Ｘｍａｘの次のＥｎｔｒｙはＹｎ＋１／Ｘ０となる。
Ｐａｃｋｅｔがひとつ前のＰａｃｋｅｔとまったく同じ  Ｄａｔａである場合は、そのＰａｃｋｅｔはＭｅｍｏｒｙ上には書かず、Ｐａｃｋｅｔ  ＴａｂｌｅのＥｎｔｒｙに１つめのＥｎｔｒｙと同じＰａｃｋｅｔ  Ａｄｄｒｅｓｓ  Ｐｏｉｎｔｅｒ、Ｐａｃｋｅｔ  Ｌｅｎｇｔｈを格納する。１つのＰａｃｋｅｔ    Ｄａｔａを２つのＴａｂｌｅ  Ｅｎｔｒｙが指すようなかたちになる。この場合、２つめのＴａｂｌｅ  ＥｎｔｒｙのＲｅｐｅａｔ  Ｆｌａｇ（６００３）がＳｅｔされる。
【００７４】
ＰａｃｋｅｔがＣｈａｉｎ  ＤＭＡにより複数に分断された場合は、Ｄｉｖｉｄｅ  Ｆｌａｇ（６００４）をＳｅｔし、そのＰａｃｋｅｔの先頭部分が入っているＣｈａｉｎ  ＢｌｏｃｋのＣｈａｉｎ  Ｔａｂｌｅ番号（６００６）をＳｅｔする。
【００７５】
Ｃｈａｉｎ  Ｔａｂｌｅ（６０１０）のＥｎｔｒｙはＣｈａｉｎ  Ｂｌｏｃｋ  Ａｄｄｒｅｓｓ（６０１１）とＣｈａｉｎ  Ｂｌｏｃｋ  Ｌｅｎｇｔｈ（６０１２）からなっており、Ｔａｂｌｅの最後のＥｎｔｒｙにはＡｄｄｒｅｓｓ、Ｌｅｎｇｔｈ共に０を格納しておく。
【００７６】
Ｃｏｍｍａｎｄ  Ｐａｃｋｅｔ  Ｆｏｒｍａｔ（図４）
本Ｐａｃｋｅｔ  Ｆｏｒｍａｔはレジスタ設定バス（２１０９）へのアクセスを行うためのものである。本パケットを用いることにより、ＣＯＵ（２００１）より画像メモリ（２１２３）へのアクセスも可能である。
【００７７】
ＣｈｉｐＩＤ（４００４）にはコマンドパケットの送信先となる画像処理部（２１４９）を表すＩＤが格納される。
【００７８】
ＰａｇｅＩＤ（４００７）、ＪｏｂＩＤ（４００８）はソフトウェアで管理するためのＰａｇｅ  ＩＤとＪｏｂ  ＩＤを格納する。
【００７９】
Ｐａｃｋｅｔ  ＩＤ（４００９）は１次元で表される。Ｄａｔａ  ＰａｃｋｅｔのＸ−ｃｏｏｒｄｉｎａｔｅのみを使用する。
【００８０】
パケットバイトレングス（４０１０）は１２８Ｂｙｔｅ固定である。
【００８１】
パケットデータ部（４００２）には、アドレス（４０１１）とデータ（４０１２）の組を１つのコマンドとして、最大１２個のコマンドを格納することが可能である。ライトかリードかのコマンドのタイプはＣｍｄＴｙｐｅ（４００５）で示され、コマンドの数はＣｍｄｎｕｍ（４００６）で示される。
【００８２】
Ｉｎｔｅｒｒｕｐｔ  Ｐａｃｋｅｔ  Ｆｏｒｍａｔ（図５）
本ＰａｃｋｅｔＦｏｒｍａｔは画像処理部（２１４９）からＣＰＵ（２００１）への割り込みを通知するためのものである。ステータス処理部（２１０５）はＩｎｔｅｒｒｕｐｔ  Ｐａｃｋｅｔを送信すると、次に送信の許可がされるまではＩｎｔｅｒｒｕｐｔ  Ｐａｃｋｅｔを送信してはならない。
【００８３】
パケットバイトレングス（５００６）は１２８Ｂｙｔｅ固定である。
【００８４】
パケットデータ部（５００２）には、画像処理部（２１４９）の各内部モジュールのステータス情報（５００７）が格納されている。ステータス処理部（２１０５）は画像処理部（２１４９）内の各モジュールのステータス情報を集め、一括してシステム制御部（２１５０）に送ることができる。
【００８５】
ＣｈｉｐＩＤ（５００４）にはＩｎｔｅｒｒｕｐｔ  Ｐａｃｋｅｔの送信先となるシステム制御部（２１５０）を表すＩＤが、また、ＩｎｔＣｈｉｐＩＤ（５００５）にはＩｎｔｅｒｒｕｐｔ  Ｐａｃｋｅｔの送信元となる画像処理部（２１４９）を表すＩＤが格納される。
【００８６】
［画像処理動作］
次に本発明による画像処理動作について説明する。
【００８７】
図７は３２ｐｉｘｅｌ×３２ｐｉｘｅｌの画像データブロックを画像回転するときに、画像処理部２１４９の中のデータが流れる経路を説明したものである。システム制御部２１５０から出力された画像データブロックは画像リンク２００８を介して、画像リングインターフェース３に入力する。画像リングインターフェース３（２１０１）はタイル伸長部１（２１０３）を選択して、画像データブロックを転送する。このタイル伸長部１（２１０３）の選択は前記したパケットフォーマットのＰｒｏｃｅｓｓ  Ｉｎｓｔｒｕｃｔｉｏｎ（３０１１）に従って行われる。タイル伸長部１（２１０３）は画像データブロックをＪＰＥＧ伸長して、非圧縮の画像データに変換する。次にタイル伸長部１（２１０３）はタイルバス（２１０７）に対して、画像回転部２０３０への接続要求を行う。タイルバス（２１０７）で、画像回転部２０３０と接続されると、タイル伸長部１（２１０３）は画像データブロックを画像回転部２０３０に転送する。画像データブロックを受けとった画像回転部２０３０は画像データに対して回転処理を行う。次に画像回転部２０３０はタイルバス２１０７に対してタイル圧縮部１（２１０６）への接続を要求する。タイルバス２１０７によってタイル圧縮部１（２１０６）に接続されると、画像回転部２０３０は画像データブロックをタイル圧縮部１に転送する。タイル圧縮部１（２１０６）は画像データブロックをＪＰＥＧ圧縮する。ＪＰＥＧ圧縮された画像データブロックは画像リングインターフェース４（２１０２）に転送される。画像リングインターフェース４（２１０２）は画像リング２００８を介して、システム制御部２１５０に転送する。このようにして、システム制御部２１５０から出力された画像データブロックに回転処理を施し、システム制御部に戻す動作が行われる。
【００８８】
図８は３２ｐｉｘｅｌ×３２ｐｉｘｅｌの画像データブロックを色空間変換するときに、画像処理部２１４９の中のデータが流れる経路を説明したものである。システム制御部２１５０から出力された画像データブロックは画像リンク２００８を介して、画像リングインターフェース３に入力する。画像リングインターフェース３（２１０１）はタイル伸長部２（２１０３）を選択して、画像データブロックを転送する。このタイル伸長部２（２１０３）の選択は前記したパケットフォーマットのＰｒｏｃｅｓｓ  Ｉｎｓｔｒｕｃｔｉｏｎ（３０１１）に従って行われる。タイル伸長部２（２１０３）は画像データブロックをＪＰＥＧ伸長して、非圧縮の画像データに変換する。次にタイル伸長部２（２１０３）はタイルバス（２１０７）に対して、色空間変換部２１１７への接続要求を行う。タイルバス（２１０７）で、色空間変換部２１１７と接続されると、タイル伸長部２（２１０３）は画像データブロックを色空間変換部２１１７に転送する。画像データブロックを受けとった色空間変換部２１１７は画像データに対して所望の色空間変換を行う。次に色空間変換部２１１７はタイルバス２１０７に対してタイル圧縮部２（２１０６）への接続を要求する。タイルバス２１０７によってタイル圧縮部２（２１０６）に接続されると、色空間変換部２１１７は画像データブロックをタイル圧縮部２に転送する。タイル圧縮部２（２１０６）は画像データブロックをＪＰＥＧ圧縮する。ＪＰＥＧ圧縮された画像データブロックは画像リングインターフェース４（２１０２）に転送される。画像リングインターフェース４（２１０２）は画像リング２００８を介して、システム制御部２１５０に転送する。このようにして、システム制御部２１５０から出力された画像データブロックに色空間変換処理を施し、システム制御部に戻す動作が行われる。
【００８９】
次に上記、画像回転処理と色空間変換処理が同時動作する場合の説明を行う。図９は画像データ１に対して画像回転処理を施し、画像データ２には色空間変換処理を施す動作を同時動作させるときの、システム制御部２１５０の動作を示すフローチャートである。以下、図９によって動作の説明を行う。ステップＳ１０１では、画像データ１に対するＤＭＡに起動をかける。このＤＭＡはＲＡＭ２００２に格納されている画像データ１を画像データブロック（３２ｐｉｘｅｌ×３２ｐｉｘｅｌ）単位で画像リング２００８介して、画像処理部２１４９へ転送される。Ｓ１０２では画像データ２に対するＤＭＡに起動をかける。このＤＭＡはＲＡＭ２００２に格納されている画像データ２を画像データブロック（３２ｐｉｘｅｌ×３２ｐｉｘｅｌ）単位で画像リング２００８介して、画像処理部２１４９へ転送される。画像データ１と画像データ２を転送するＤＭＡはアービトレーションがなされ、時系列的に画像リング２００８を介して転送される。画像リングインタフェース３（２１０１）は、画像データ１の画像データブロックはタイル伸長部１へ、画像データ２の画像データブロックはタイル伸長部２へ選択的に振り分ける。画像リングインターフェース３（２１０１）は転送されてくる画像データブロックを順次、タイル伸長部１とタイル伸長部２へ振り分けていく。画像伸長部１へ転送された画像データブロックは図７のタイル伸長部１（２１０３）からタイル圧縮部１（２１０６）の経路で転送されていく。また、画像伸長部２へ転送された画像データブロックは図８のタイル伸長部２からタイル圧縮部２の経路で転送されていく。上記２つの経路は同時に動作が可能となる。タイル圧縮部１の出力と、タイル圧縮部２の出力要求はアービトレーションされて、画像リングインターフェース４に順次、転送される。画像リングインターフェース４は転送されてきたデータを順次、画像リングバス２００８を介して、システム制御部２１５０へ転送する。図９のステップＳ１０３では画像データ１のＤＭＡが終了したかどうかの判断を行う。終了していければＤＭＡの終了を待つ。ＤＭＡが終了したならば、ステップＳ１０４に進む。ステップＳ１０４では画像データ２のＤＭＡが終了したかどうかの判断を行う。終了していなければ、終了を待つ。画像データ２のＤＭＡが終了したならば、動作全体の終了となる。このようにして、画像データ１と画像データ２に対してそれぞれ異なる画像処理を同時に施す動作が可能となる。
【００９０】
【発明の効果】
以上説明したように、本発明は複数の画像処理手段を備え、それらの画像処理手段を同時動作させることにより、画像データの処理及び制御を効率的に行うことを可能とした画像処理システムを提供するものである。
【図面の簡単な説明】
【図１】本システムの実使用環境を表す図。
【図２】本システムコントローラの全体ブロック図。
【図３】イメージパケットを表す図。
【図４】コマンドパケットを表す図。
【図５】インタラプトパケットを表す図。
【図６】パケットテーブルを表す図。
【図７】画像データブロックを回転処理するときの経路を示す図。
【図８】画像データブロックを色空間処理するときの経路を示す図。
【図９】２つ画像処理動作を同時動作させる動作のフローチャート。
【符号の説明】
２１５０  システム制御部
２１４９  画像処理部
【図１】
2005006000.tif 000002
【図２】
2005006000.tif 000003
【図３】
2005006000.tif 000004
【図４】
2005006000.tif 000005
【図５】
2005006000.tif 000006
【図６】
2005006000.tif 000007
【図７】
2005006000.tif 000008
【図８】
2005006000.tif 000009
【図９】
2005006000.tif 000010