(57)【要約】【課題】アライメントマークの配置位置に制約されることなく、放射状に延伸されたリード電極に突出電極を接合する。【解決手段】半導体チップ５上に設けられたアライメントマーク１２ａ、１２ｂの配置位置と異なるように、フィルム基板１上にアライメントマーク１１ａ、１１ｂを設け、アライメントマーク１１ａ、１１ｂ間の距離を実測することによりフィルム基板１の伸縮量を求め、フィルム基板１の伸縮量に基づいて、半導体チップ５をフィルム基板１上にずらして配置する。【選択図】      図１
2005005305.tif 000002
【特許請求の範囲】
【請求項１】
放射状に延伸されたリード電極が形成された回路基板と、
前記リード電極に接合された突出電極が設けられた半導体チップと、
前記半導体チップに形成された第１アライメントマークと、
前記第１アライメントマークと配置位置が異なるように前記回路基板に形成された第２アライメントマークとを備えることを特徴とする半導体モジュール。
【請求項２】
放射状に延伸されたリード電極が形成された回路基板と、
前記リード電極に接合された突出電極が設けられた電子部品と、
前記電子部品に形成された第１アライメントマークと、
前記第１アライメントマークと配置位置が異なるように前記回路基板に形成された第２アライメントマークとを備えることを特徴とする電子デバイス。
【請求項３】
放射状に延伸されたリード電極が形成された回路基板と、
前記リード電極に接合された突出電極が設けられた半導体チップと、
前記半導体チップに形成された第１アライメントマークと、
前記第１アライメントマークと配置位置が異なるように前記回路基板に形成された第２アライメントマークと、
前記リード電極を介して前記半導体チップに接続された電子部品とを備えることを特徴とする電子機器。
【請求項４】
半導体チップに設けられた第１アライメントマーク間の伸縮量を測定するステップと、
回路基板に設けられた第２アライメントマーク間の伸縮量を測定するステップと、
前記第１アライメントマーク間の伸縮量および前記第２アライメントマーク間の伸縮量に基づいて、前記回路基板への前記半導体チップの配置位置を算出するステップと、
前記算出結果に基づいて前記半導体チップを前記回路基板上に実装する工程とを備えることを特徴とする半導体モジュールの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法に関し、特に、放射状に延伸されたリード電極が用いられる場合に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体モジュールでは、例えば、特許文献１に開示されているように、フィルム基板上に形成されたリード電極上に突出電極を接合することにより、半導体チップをフィルム基板上に実装する方法がある。
【０００３】
【特許文献１】
特開平７−３３５６９２号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の半導体モジュールでは、放射状に延伸されたリード電極に突出電極を接合する場合、半導体チップとフィルム基板とで同一の位置に設けられたアライメントマークを参照することにより、フィルム基板上への半導体チップの位置合わせが行われる。このため、従来の半導体装置では、アライメントマークの配置位置が制約され、フィルム基板上への半導体チップの実装時にアライメントマークが隠れて見えなくなるという問題があった。
【０００５】
そこで、本発明の目的は、アライメントマークの配置位置に制約されることなく、放射状に延伸されたリード電極に突出電極を接合することが可能な半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体モジュールによれば、放射状に延伸されたリード電極が形成された回路基板と、前記リード電極に接合された突出電極が設けられた半導体チップと、前記半導体チップに形成された第１アライメントマークと、前記第１アライメントマークと配置位置が異なるように前記回路基板に形成された第２アライメントマークとを備えることを特徴とする。
【０００７】
これにより、半導体チップが搭載される領域を避けるようにして、アライメントマークを回路基板に形成することが可能となる。このため、回路基板上へ半導体チップを実装する際に、回路基板に形成されたアライメントマークが隠れて見えなくなることを防止することが可能となり、アライメントマークの配置位置に制約されることなく、放射状に延伸されたリード電極に突出電極を接合することが可能となる。
【０００８】
また、本発明の一態様に係る電子デバイスによれば、放射状に延伸されたリード電極が形成された回路基板と、前記リード電極に接合された突出電極が設けられた電子部品と、前記電子部品に形成された第１アライメントマークと、前記第１アライメントマークと配置位置が異なるように前記回路基板に形成された第２アライメントマークとを備えることを特徴とする。
【０００９】
これにより、電子部品が搭載される領域を避けるようにして、アライメントマークを回路基板に形成することが可能となる。このため、回路基板上へ電子部品を実装する際に、回路基板に形成されたアライメントマークが隠れて見えなくなることを防止することが可能となり、アライメントマークの配置位置に制約されることなく、放射状に延伸されたリード電極に突出電極を接合することが可能となる。
【００１０】
また、本発明の一態様に係る電子機器によれば、放射状に延伸されたリード電極が形成された回路基板と、前記リード電極に接合された突出電極が設けられた半導体チップと、前記半導体チップに形成された第１アライメントマークと、前記第１アライメントマークと配置位置が異なるように前記回路基板に形成された第２アライメントマークと、前記リード電極を介して前記半導体チップに接続された電子部品とを備えることを特徴とする。
【００１１】
これにより、アライメントマークの配置位置に制約されることなく、放射状に延伸されたリード電極に突出電極を精度良く接合することが可能となり、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、本発明の一態様に係る半導体モジュールの製造方法によれば、半導体チップに設けられた第１アライメントマーク間の伸縮量を測定するステップと、回路基板に設けられた第２アライメントマーク間の伸縮量を測定するステップと、前記第１アライメントマーク間の伸縮量および前記第２アライメントマーク間の伸縮量に基づいて、前記回路基板への前記半導体チップの配置位置を算出するステップと、前記算出結果に基づいて前記半導体チップを前記回路基板上に実装する工程とを備えることを特徴とする。
【００１２】
これにより、半導体チップおよび回路基板が伸縮した場合においても、アライメントマーク間の距離を実測することで、回路基板上への半導体チップの配置位置を割り出すことが可能となる。このため、半導体チップに形成された第１アライメントマークと、回路基板に形成された第２アライメントマークとの配置位置が互いに異なる場合においても、半導体チップを回路基板上に精度よく実装することが可能となり、アライメントマークの配置位置に制約されることなく、放射状に延伸されたリード電極に突出電極を接合することが可能として、レイアウト設計の自由度を向上させることが可能となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体モジュールおよびその製造方法について図面を参照しながら説明する。
図１は、本発明の一実施形態に係る半導体モジュールの概略構成を分解して示す平面図である。
【００１４】
図１において、フィルム基板１上には、半導体チップ搭載領域４が設けられるととともに、半導体チップ搭載領域４にかかるようにリード電極２、３が形成されている。ここで、半導体チップ搭載領域４の一端にかかるリード電極２は、仮想中心点Ｐ１を中心としてフィルム基板１上で放射状に延伸され、半導体チップ搭載領域４の他端にかかるリード電極３は、仮想中心点Ｐ２を中心としてフィルム基板１上で放射状に延伸されている。
【００１５】
また、半導体チップ５には突出電極６が形成され、半導体チップ５に形成された突出電極６をリード電極２、３上に接合させることにより、半導体チップ５をフィルム基板１上に実装することができる。
ここで、放射状に延伸されるようにリード電極２、３をフィルム基板１上に形成することにより、フィルム基板１が熱や吸湿などに起因して膨張・収縮し、リード電極２、３の配列ピッチが変化した場合においても、リード電極２、３と突出電極６との位置合わせ精度を向上させることが可能となる。
【００１６】
また、フィルム基板１上には、アライメントマーク１１ａ、１１ｂが設けられるとともに、半導体チップ５上には、アライメントマーク１２ａ、１２ｂが設けられている。ここで、フィルム基板１上に設けられたアライメントマーク１１ａ、１１ｂの配置位置は、半導体チップ５上に設けられたアライメントマーク１２ａ、１２ｂの配置位置と異なるようにすることができる。
【００１７】
これにより、半導体チップ搭載領域４を避けるようにして、アライメントマーク１１ａ、１１ｂをフィルム基板１に形成することが可能となる。このため、フィルム基板１上へ半導体チップ５を実装する際に、半導体チップ搭載領域４上にアンダーフィル用の樹脂が塗布された場合においても、フィルム基板１に形成されたアライメントマーク１１ａ、１１ｂが隠れて見えなくなることを防止することが可能となり、アライメントマーク１１ａ、１１ｂの配置位置に制約されることなく、放射状に延伸されたリード電極２、３に突出電極６を接合することが可能となる。
【００１８】
図２は、図１のリード電極２、３が形成されたフィルム基板１上への半導体チップ５の配置方法を示す平面図である。
図２において、図１のフィルム基板１にはリード電極３ａ〜３ｅが形成され、リード電極３ａ〜３ｅは、図１の仮想中心点Ｐ２を中心としてフィルム基板１上で放射状に延伸されているものとする。また、半導体チップ５には、突出電極６ａ〜６ｅが、フィルム基板１のリード電極３ａ〜３ｅの配列ピッチに対応して設けられているものとする。そして、フィルム基板１に膨張・収縮が発生しない場合は、リード電極３ａ〜３ｅの配列ピッチにも変化がない。このため、突出電極６ａ〜６ｅがリード電極３ａ〜３ｅ上にそれぞれ配置されるように半導体チップ５を位置合わせすることで、半導体チップ５をフィルム基板１上に実装することができる。
【００１９】
一方、熱や吸湿などに起因してフィルム基板１が膨張したものとすると、リード電極３ａ〜３ｅの配列ピッチが変化し、リード電極３ａ〜３ｅの位置がリード電極３ａ´〜３ｅ´の位置にずれる。ここで、リード電極３ａ〜３ｅは放射状に延伸されているので、フィルム基板１が膨張した場合においても、リード電極３ａ´〜３ｅ´は、図１の点Ｐ２を中心としてフィルム基板１上で放射状に延伸された状態が維持される。
【００２０】
そして、リード電極３ａ〜３ｅの位置がリード電極３ａ´〜３ｅ´の位置にずれた場合、リード電極３ａ´〜３ｅ´の延伸方向に沿って半導体チップ５の位置をずらす。そして、リード電極３ａ´〜３ｅ´は放射状に延伸されているので、リード電極３ａ´〜３ｅ´の延伸方向に沿って半導体チップ５の位置をずらすことにより、突出電極６ａ〜６ｅがリード電極３ａ´〜３ｅ´上にそれぞれ配置されるように半導体チップ５を位置合わせすることができ、半導体チップ５をフィルム基板１上に実装することができる。
【００２１】
ここで、半導体チップ５をフィルム基板１上に配置する場合、アライメントマーク１１ａ、１１ｂ間の距離を実測することによりフィルム基板１の伸縮量を求める。そして、アライメントマーク１１ａ、１１ｂ間の伸縮をリード電極３ａ〜３ｅの配列方向のみの伸縮と仮定し、フィルム基板１の伸縮量に基づいて比例換算で半導体チップ５の移動量を算出し、設計時の配置位置からずらしてフィルム基板１上に半導体チップ５を配置する。
【００２２】
すなわち、フィルム基板１が伸縮することにより、設計時におけるアライメントマーク１１ａ、１１ｂの位置がアライメントマーク１１ａ´、１１ｂ´の位置にずれる。このため、設計時におけるアライメントマーク１１ａ、１１ｂ間の距離がＭ１であるとすると、フィルム基板１が伸縮することにより、アライメントマーク１１ａ´、１１ｂ´間の距離がＭ２となる。
【００２３】
そして、仮想中心点Ｐ２からのフィルム基板１の伸縮は、仮想中心点Ｐ２からの距離に比例する。このため、アライメントマーク１１ａ、１１ｂ間のフィルム基板１の伸縮量に基づいて、リード電極３ａ´〜３ｅ´の配置位置におけるフィルム基板１の伸縮を、仮想中心点Ｐ２とリード電極３ａ´〜３ｅ´の最外端を結ぶ方向にて求め、この値をリード電極３ａ´〜３ｅ´が並ぶ累積方向に分割する。そして、リード電極３ａ´〜３ｅ´の配置位置におけるフィルム基板１の伸縮が求まると、フィルム基板１の伸縮方向と反対方向にリード電極３ａ´〜３ｅ´が寄った位置に半導体チップ５をずらし、突出電極６ａ〜６ｅをリード電極３ａ´〜３ｅ´上にそれぞれ接合する。
【００２４】
これにより、半導体チップ５およびフィルム基板１が伸縮した場合においても、アライメントマーク１１ａ、１１ｂ間およびアライメントマーク１２ａ、１２ｂの距離を実測することで、フィルム基板１上への半導体チップ５の配置位置を割り出すことが可能となる。このため、半導体チップ５に形成されたアライメントマーク１２ａ、１２ｂと、フィルム基板１に形成されたアライメントマーク１１ａ、１１ｂとの配置位置が互いに異なる場合においても、半導体チップ５をフィルム基板１上に精度よく実装することが可能となり、アライメントマーク１１ａ、１１ｂの配置位置に制約されることなく、放射状に延伸されたリード電極３ａ´〜３ｅ´に突出電極６ａ〜６ｅを接合することが可能として、フィルム基板１または半導体チップ５のレイアウト設計の自由度を向上させることが可能となる。
【００２５】
なお、図１の実施形態では、リード電極２、３をフィルム基板１に形成する方法について説明したが、フィルム基板１の他、例えば、プリント基板、多層配線基板、ビルドアップ基板、テープ基板、ガラス基板などを用いるようにしてもよい。また、リード電極２、３が形成される基板の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極６ａ〜６ｅとしては、例えば、Ａｕバンプ、Ａｕ／Ｎｉバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。また、リード電極２、３としては、例えば、銅Ｃｕ、鉄Ｆｅ、金Ａｕ、銀Ａｇ、半田材で被覆された銅Ｃｕ、金Ａｕで被覆された銅Ｃｕなどを用いることができる。
【００２６】
また、突出電極６ａ〜６ｅをリード電極３ａ〜３ｅに接合する場合、例えば、半田接合や合金接合などの金属接合を用いるようにしてもよく、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）接合、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）接合などの圧接接合を用いるようにしてもよい。また、上述した実施形態では、突出電極６ａ〜６ｅをストレート配列する方法について説明したが、例えば、突出電極６ａ〜６ｅを千鳥状配列するようにしてもよい。
【００２７】
また、上述した実施形態では、ＣＯＦ（チップ・オン・フィルム）を例にとって説明したが、ＴＣＰ（テープ・キャリア・パッケージ）、ＣＯＧ（チップ・オン・グラス）、ＴＣＭ（テープ・キャリア・モジュール）などに適用するようにしてもよい。
また、上述した半導体装置は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ  Ｄｉｓｃ）プレーヤなどの電子機器に適用することができ、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
【００２８】
また、上述した実施形態では、半導体チップを回路基板上に実装する方法を例にとって説明したが、本発明は、必ずしも半導体チップを実装する方法に限定されることなく、例えば、弾性表面波（ＳＡＷ）素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などを実装するようにしてもよい。
【図面の簡単な説明】
【図１】一実施形態に係る半導体モジュールの構成を分解して示す図。
【図２】半導体チップの配置方法を示す平面図。
【符号の説明】
１  フィルム基板、２、３、３ａ〜３ｅ、３ａ´〜３ｅ´  リード電極、４  半導体チップ搭載領域、５  半導体チップ、６ａ〜６ｅ  突出電極、１１ａ、１１ｂ、１２ａ、１２ｂ  アライメントマーク
【図１】
2005005305.tif 000003
【図２】
2005005305.tif 000004