(57)【要約】【課題】  矩形同軸配線構造をもった半導体用の配線基板を製造する場合において、金型を使用してプレス加工を行うことにより、クロストークを防止した高密度の配線基板の製造可能とする。【解決手段】  絶縁性のベース基板（２）と、ベース基板上に形成された第１の金属層（３）と、第１の金属層上に誘電体層（５）を介して形成された複数の信号パターン（３０）と、信号パターン上に誘電体層（３１）を介して形成された第２の金属層（３６）と、隣接する前記信号パターン（３０）相互間を誘電体層を介して区画する金属ヴィア（２９、３７）と、を具備することを特徴とし、信号パターンやヴィアの加工に金型を用いる。【選択図】      図４
2005191100.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性のベース基板と、該ベース基板上に形成された第１の金属層と、該第１の金属層上に誘電体層を介して形成された複数の信号パターンと、該信号パターン上に誘電体層を介して形成された第２の金属層と、隣接する前記信号パターン相互間を誘電体層を介して区画する金属ヴィアと、を具備することを特徴とする半導体用配線基板。
【請求項２】
前記各信号パターンは、その上下両面が誘電体層を介して相互に略平行に配置された前記第１及び第２の金属層により囲まれ、その左右両側が誘電体層を介して配置された前記金属ヴィアにより囲まれ、もって前記各信号パターンはその断面の全周が誘電体層を介して金属導体により矩形に囲まれていて、矩形同軸配線構造が規定されることを特徴とする請求項１に記載の半導体用配線基板。
【請求項３】
前記第２の金属層上に誘電体層を介して更に第２の複数の信号パターンが形成され、該第２の複数の信号パターン上に誘電体層を介して第３の金属層が形成され、隣接する前記第２の信号パターン相互間を誘電体層を介して金属ヴィアにより区画することにより多層の配線基板としたことを特徴とする請求項１又は２に記載の半導体用配線基板。
【請求項４】
前記複数の第１の信号パターンと前記第２の複数の信号パターンとは、配線の位相が相互にずれていることを特徴とする請求項３に記載の半導体用配線基板。
【請求項５】
少なくとも一方の面に第１金属層を有する絶縁性ベース基板の前記第１金属層上に第１誘電体層を形成する工程と、
少なくとも配線パターン及びヴィアを形成するための突条を有する第１金型で前記第１誘電体層をプレス加工し、該第１誘電体層に配線パターン及びヴィアを規定する第１溝を形成する工程と、
前記第１溝内に金属を充填する工程と、
該充填した金属上に第２誘電体層を形成する工程と、
前記ヴィアに対応する突条を有する第２金型で該第２誘電体層をプレス加工し、該第２誘電体層にヴィアを規定する第２溝を形成する工程と、
該第２溝内及び前記第２誘電体層上に金属を充填する工程と、
を含むことを特徴とする半導体用配線基板の製造方法。
【請求項６】
前記第１金型は隣接する配線パターンを形成するための突条の間に前記ヴィアを形成するための突条が、配置されていることを特徴とする請求項５に記載の半導体用配線基板の製造方法。
【請求項７】
ベース基板として、両面に銅箔が貼り付けられた両面銅張積層板を用いることを特徴とする請求項５又は６に記載の半導体用配線基板の製造方法。
【請求項８】
前記第１溝内に金属を充填する工程は、無電解めっきによりシード層となる薄い銅層を形成し、次いで、該シード層を給電層として電解めっきを施すことにより比較的厚い電解銅めっき層を形成し、前記第１誘電体層が露出するまで該電解銅めっき層を研磨することを特徴とする請求項５〜７のいずれか１項に記載の半導体用配線基板の製造方法。
【請求項９】
前記第２溝内及び前記第２誘電体層上に金属を充填する工程は、無電解めっきによりシード層となる薄い銅層を形成し、次いで、該シード層を給電層として電解めっきを施すことにより比較的厚い電解銅めっき層を形成することを特徴とする請求項５〜８のいずれか１項に記載の半導体用配線基板の製造方法。
【請求項１０】
ａ）少なくとも一方の面に第１金属層を有する絶縁性ベース基板の前記第１金属層上に第１誘電体層を形成する工程と、
ｂ）少なくとも配線パターン及びヴィアを形成するための突条を有する第１金型で前記第１誘電体層をプレス加工し、該第１誘電体層に配線パターン及びヴィアを規定する第１溝を形成する工程と、
ｃ）前記第１溝内に金属を充填する工程と、
ｄ）該充填した金属上に第２誘電体層を形成する工程と、
ｅ）前記ヴィアに対応する突条を有する第２金型で該第２誘電体層をプレス加工し、該第２誘電体層にヴィアを規定する第２溝を形成する工程と、
ｆ）該第２溝内及び前記第２誘電体層上に金属を充填する工程と、
ｇ）該金属の上に更に誘電体層を形成し、以下上記ｂ）〜ｆ）の工程を繰り返すことを特徴とする多層の半導体用配線基板の製造方法。
【請求項１１】
前記プレス加工の際に使用する金型は、第１層目の配線パターンを形成する溝と第２層目の配線パターンを形成する溝とが互いに位相をずらした配線パターンとなるように、これらの溝形成用の突条の位相が互いにずれた金型とすることを特徴とする請求項１０に記載の半導体用配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はビルドアップ方式により製造する半導体基板及びその製造方法、特に配線形成用の金型を使用しかつクロストークの防止を目的とした同軸配線構造を具備する半導体用の多層配線基板及びその製造方法に関する。
【背景技術】
【０００２】
従来、ビルドアップ方式によって多層配線基板を製造する場合は、ベース基板上にグランド層、信号層等を段階状に積層していく方法が一般であった。図１は、このような従来のビルドアップ方式による多層配線基板の製造工程の一例を示す。
【０００３】
まず、第１工程で、両面銅張積層板１を準備する。この両面銅張積層板１は、樹脂層２の両面にグランド層となる銅箔３、４が貼り付けられたものである。第２工程では、一方の銅箔の表面に誘電体層５を形成する。第３工程では、レーザによりヴィア孔（図示せず）の加工を行うと共に、誘電体層５上に化学めっきにより銅層６を形成する。なお、ヴィア孔（図示せず）はその中に導電体（図示せず）を充填し、樹脂層２の両面のグランド層３、４間を接続するためのものである。
【０００４】
第４工程では、誘電体層５上にレジストを塗布し、露光・現像によりレジストパターン７を形成する。更に、銅層６を給電層として電解めっきを施すことにより、レジストパターン７から露出した銅層６上に電解銅めっき層８を形成する。第５工程では、レジストパターン７を剥離すると共に、電解銅めっき層８から露出している銅層６の部分をエッチングにより除去し、電解銅めっき層８の残された部分により配線パターン９を形成する。
【０００５】
次に、第６工程では、エッチングにより剥離された誘電体層６及び配線パターン９の上面に誘電体層１０を形成し、下層の誘電体層６と一体化する。第７工程では、誘電体層１０上にグランド層となる銅層１０を形成する。更に、レーザによりヴィア孔又は溝（図示せず）の加工を行う。このヴィア孔はその中に導電体（図示せず）を充填し、グランド層１１、３間を接続するためのものである。
【０００６】
このような第１工程〜第７工程を繰り返すことにより、断面が矩形の信号線が絶縁層で囲まれた矩形同軸構造の多層配線基板がビルドアップ方式により形成することができる。
【０００７】
上記のように階段状に多層化してゆく従来の多層配線基板の製造方法によると、ヴィアによって矩形同軸配線構造を作製することは容易であるものの、配線の長さ方向においてはヴィア孔やヴィア溝に充填された金属壁が不連続となるため、隣接する信号線間でのクロストークが問題となる。特に、信号線の先端部において信号線同士が密集する部分では、ヴィアによって層間を電気的に接続する従来のビルドアップ方式による多層配線基板の製造方法においては、クロストークへの対応が困難であった。
【０００８】
例えば、図１に示す矩形同軸配線構造において、配線基板の高密度化を達成するには、隣接する信号線９同士の間隔ｔを極力小さくすることが望ましいが、クロストークを防止するためには、デバイス側の周波数やその他の種々の仕様や条件にもよるが、信号線９同士の間隔ｔをある程度確保しなければならず、集約化や高密度化には限界があった。
【０００９】
関連する先行技術として、特許文献１では、セラミック部材に周囲を膜状、格子状または網状などのグランド壁で囲んだ同軸構造の信号線路を備えた、高速電子部品用セラミック基板において、グランド壁外側の外部セラミック部材に機械的強度の高いセラミックを用いると共に、グランド壁内側の信号線路周囲の内部セラミック部材に低誘電率のセラミックを用いている。
【００１０】
また、特許文献２では、射出成型やトランスファ成型を用いることなく、基板の絶縁層に鮮明な配線転写を行い、更に転写された配線を示す凹型回路型に配線用導電性ペーストを充填することによって、印刷配線板を製造している。即ち、印刷配線に対応する凸型板を基板の絶縁層に押しつけることにより、絶縁層の上に配線のための凹型の回路型を形成し、凹型回路型に導電ペーストを充填し、導電ペーストの硬化後に表面を研磨して絶縁層を表面に露出させることで基板面に配線パターンを形成している。
【００１１】
【特許文献１】特開平３−２４８５９５号公報
【特許文献２】特開２００３−８１７８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述のように、段階状に多層化してゆく従来のビルドアップ方式による多層配線基板の製造方法においては、ヴィアによって矩形同軸配線構造を作製しているため、隣接する信号線間でのクロストークが問題となり、特に、信号線同士が密集する部分でのクロストークへの対応が困難であるという問題があった。
【００１３】
そこで、本発明では、矩形同軸配線構造をもった多層配線基板を製造する場合において、導体層上のレジストをパターニングしてめっき或いはエッチングにより配線を形成する方法から、転写金型を使用してプレス加工を行う方法に変更し、これにより比較的容易に矩形同軸配線構造を作製可能とし、特に高密度化した多層配線基板において、信号線同士が密集する部分においても、クロストークを十分防止することのできる半導体用配線基板及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１４】
上記の課題を達成するために、本発明によれば、絶縁性のベース基板と、該ベース基板上に形成された第１の金属層と、該第１の金属層上に誘電体層を介して形成された複数の信号パターンと、該信号パターン上に誘電体層を介して形成された第２の金属層と、隣接する前記信号パターン相互間を誘電体層を介して区画する金属ヴィアと、を具備することを特徴とする半導体用配線基板が提供される。
【００１５】
前記各信号パターンは、その上下両面が誘電体層を介して相互に略平行に配置された前記第１及び第２の金属層により囲まれ、その左右両側が誘電体層を介して配置された前記金属ヴィアにより囲まれ、もって前記各信号パターンはその断面の全周が誘電体層を介して金属導体により矩形に囲まれていて、矩形同軸配線構造が規定されることを特徴とする。
【００１６】
更にまた、前記第２の金属層上に誘電体層を介して更に第２の複数の信号パターンが形成され、該第２の複数の信号パターン上に誘電体層を介して第３の金属層が形成され、隣接する前記第２の信号パターン相互間を誘電体層を介して金属ヴィアにより区画することにより多層の配線基板としたことを特徴とする。この場合において、前記複数の第１の信号パターンと前記第２の複数の信号パターンとは、配線の位相が相互にずれていることを特徴とする。
【００１７】
また、本発明によれば、少なくとも一方の面に第１金属層を有する絶縁性ベース基板の前記第１金属層上に第１誘電体層を形成する工程と、
少なくとも配線パターン及びヴィアを形成するための突条を有する第１金型で前記第１誘電体層をプレス加工し、該第１誘電体層に配線パターン及びヴィアを規定する第１溝を形成する工程と、
前記第１溝内に金属を充填する工程と、
該充填した金属上に第２誘電体層を形成する工程と、
前記ヴィアに対応する突条を有する第２金型で該第２誘電体層をプレス加工し、該第２誘電体層にヴィアを規定する第２溝を形成する工程と、
該第２溝内及び前記第２誘電体層上に金属を充填する工程と、
を含むことを特徴とする半導体用配線基板の製造方法が提供される。
【００１８】
この場合において、ベース基板として、両面に銅箔が貼り付けられた両面銅張積層板を用いることを特徴とする。前記第１金型は隣接する配線パターンを形成するための突条の間にヴィアを形成するための突条が配置されていることを特徴とする。また、前記第１溝内に金属を充填する工程は、無電解めっきによりシード層となる薄い銅層を形成し、次いで、該シード層を給電層として電解めっきを施すことにより比較的厚い電解銅めっき層を形成し、前記第１誘電体層が露出するまで該電解銅めっき層を研磨することを特徴とする。
【００１９】
また、前記第２溝内及び前記第２誘電体層上に金属を充填する工程は、無電解めっきによりシード層となる薄い銅層を形成し、次いで、該シード層を給電層として電解めっきを施すことにより比較的厚い電解銅めっき層を形成することを特徴とする。
【００２０】
更にまた、本発明によると、
ａ）少なくとも一方の面に第１金属層を有する絶縁性ベース基板の前記第１金属層上に第１誘電体層を形成する工程と、
ｂ）少なくとも配線パターン及びヴィアを形成するための突条を有する第１金型で前記第１誘電体層をプレス加工し、該第１誘電体層に配線パターン及びヴィアを規定する第１溝を形成する工程と、
ｃ）前記第１溝内に金属を充填する工程と、
ｄ）該充填した金属上に第２誘電体層を形成する工程と、
ｅ）前記ヴィアに対応する突条を有する第２金型で該第２誘電体層をプレス加工し、該第２誘電体層にヴィアを規定する第２溝を形成する工程と、
ｆ）該第２溝内及び前記第２誘電体層上に金属を充填する工程と、
ｇ）該金属の上に更に誘電体層を形成し、以下上記ｂ）〜ｆ）の工程を繰り返すことを特徴とする多層の半導体用配線基板の製造方法が提供される。
【００２１】
この場合において、前記プレス加工の際に使用する金型は、第１層目の配線パターンを形成する溝と第２層目の配線パターンを形成する溝とが互いに位相をずらした配線パターンとなるように、これらの溝形成用の突条の位相が互いにずれた金型とすることを特徴とする。
【発明を実施するための最良の形態】
【００２２】
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
【００２３】
図２及び図３は本発明の実施形態に係る半導体基板の製造方法を工程順に示すもので、図２に前半の工程を、図３に後半の工程を示す。
【００２４】
まず、第１工程で、両面銅張積層板１を準備する。この両面銅張積層板１は、樹脂層２の両面にグランド層となる銅箔３、４が貼り付けられたものである。なお、銅箔は樹脂層２の片面のみに貼り付けられたものであってもよい。第２工程では、一方の銅箔の表面に誘電体層５を形成する。これらの第１工程及び第２工程は図１に示した従来技術と同様である。ただし、誘電体層５として後の工程で加圧加熱することで変形するような素材、例えば熱硬化性樹脂を使用する。
【００２５】
第３工程において、本発明では、ヴィア又は信号線のパターンを成型するための金型２１を用いる。なお、本明細書において、「ヴィア」とは層間接続を行うための配線である。この金型２１は、層間接続用のヴィア又は信号線パターンに対応した突条２２及び突条２３を有する。この金型２１の突条２２及び突条２３を有する面側を、プレス加工により基板の誘電体層５側に加熱しながら押圧する。なお、このような突条２２、２３を有する金型２１はニッケル・銅合金、又はＳＵＳ等により好適に作製することができる。
【００２６】
これにより、第４工程において、熱硬化性樹脂等からなる誘電体層５に金型２１の突条２２及び突条２３に対応するヴィア用溝２４及び信号線パターン用溝２５が形成された段差形状の基板を得られる。これらのヴィア用溝２４及び信号線パターン用溝２５は、めっき前処理工程としてのウエット処理又はプラズマ処理等により樹脂の破片等が除去され、ヴィア用溝２４の底面においてグランド層としての銅層３が露出される。
【００２７】
次に、第５工程では、ヴィア用溝２４及び信号線パターン用溝２５を有する誘電体層５上に、次の工程で電解めっきを施す際のシード層を形成するために、無電解めっき等により薄く銅層２６を形成する。
【００２８】
ついで、第６工程では、前工程で形成した銅層２６をシード層として、電解めっきを施し、電解銅めっき層２７を比較的厚く形成する。この電解銅めっき層２７は、ヴィア用孔２４及び信号線パターン用溝２５が完全に埋めつくされるまで、銅の析出が行なわれる。これにより、誘電体層５は部分的にも露出されることなく、全面が完全に電解銅めっき層２７により覆われる。
【００２９】
次に、第７工程では、電解銅めっき層２７の表面を研磨し、ヴィア用溝２４及び信号線パターン用溝２５の部分を除いて誘電体層５の一部２８を露出させる程度に、電解銅めっき層２７を除去する。ヴィア用溝２４及び信号線パターン用溝２５の部分には、電解銅めっき層２７がヴィア２８及び信号線パターン２９として残ることとなる。
【００３０】
次に、第８工程では、研磨した誘電体層５の表面２８、ヴィア２９及び信号線パターン３０上に更に誘電体層３１を形成し、下地の誘電体層５と一体化する。この誘電体層３１としては、前述の場合と同様、後の工程で加圧加熱することで変形するような素材、例えば熱硬化性樹脂を使用する。
【００３１】
次に、第９工程において、ヴィアの一部を成型するための金型３２を用いる。この金型３２は、ヴィア２９に対応した位置に突条３３を有する。この金型３２の突条３３を有する面側を、プレス加工により誘電体層３１側に加熱しながら押圧する。なお、この場合における突条３３を有する金型３２も、前述の金型２１と同様、ニッケル・銅合金又はＳＵＳ等により好適に作製することができる。
【００３２】
これにより、第１０工程において、熱硬化性樹脂等からなる誘電体層３１に金型３２の突条３３に対応するヴィア用溝３４が段差形状に形成される。このヴィア用溝３４は前述と同様にめっき前処理工程としてのウエット処理又はプラズマ処理等により樹脂の破片等が除去され、ヴィア用溝２４の底面に既に形成しているヴィア２８の上面が露出する。
【００３３】
次に、第１１工程では、ヴィア用溝３４を有する誘電体層３１上に、次の工程で電解めっきを施す際のシード層を形成するために、無電解めっき等により薄く銅層３５を形成する。これにより、ヴィア用溝３４から露出しているヴィア２８の上面、ヴィア用溝３４の内壁面を含む誘電体層３１の全面に、次の工程で電解めっきを施す際のシード層を形成するための、薄い銅層３５を無電解めっき等により形成する。
【００３４】
ついで、第１２工程では、前工程で形成した銅層３５をシード層として、電解めっきを施し、電解銅めっき層３６を形成する。この電解銅めっき層３６は、ヴィア用孔３４が完全に埋めつくされるまで、銅の析出が行なわれる。これにより、誘電体層５は部分的にも露出されることなく、全面が完全に電解銅めっき層３５により覆われる。
【００３５】
以下同様に、上記第２工程〜第１２工程を繰り返し行うことにより、同軸配線構造を有する半導体用の多層配線基板が製造される。
【００３６】
これにより、断面が矩形の個々の信号線パターン３０は、その下部において銅箔３により、その両側部においてヴィア２９、３７により、その上部において電解銅めっき層３６によりそれぞれ絶縁体である誘電体層を挟んで囲まれた、矩形同軸構造が得られる。特に、信号線パターン３０はその断面の全周において矩形に完全に囲まれており、したがって、隣接する信号パターン３０同士の干渉によるクロストークを十分に防止することができる。また、これにより、隣接する信号パターン３０同士の間隔をより狭く設定することができ、半導体装置の高密度・集約化に寄与することができる。
【００３７】
図４は、上記のようにして第１層目の同軸配線構造を形成した上側に、更に第２層目の同軸配線構造を形成した実施形態を示す。このように、第１層目の複数の信号パターン３０と第２層目の複数の信号パターン４０とは、配線の位相が相互にずれているのが望ましい。これに隣接する配線間のクロストークを防止して、配線の高密度化を達成することができる。
【００３８】
以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。
【産業上の利用可能性】
【００３９】
以上説明したように、本発明によれば、矩形同軸配線構造をもった多層配線基板を製造する場合において、導体層上のレジストをパターニングしてめっき或いはエッチングにより配線を形成する方法から、金型を使用してプレス加工を行う方法に変更したことにより、比較的容易に矩形同軸配線構造の多層配線基板が作製できるようになり、また、クロストークを十分防止することのでき、高密度化・集約化に適合して半導体用の多層配線基板が得られる。また、これにより、配線の引き回しが自由となり、配線設計における自由度を大きくすることができ、同軸系として理想的な配線設計がすることができる。
【図面の簡単な説明】
【００４０】
【図１】従来の半導体用配線基板の製造方法を示す図である。
【図２】金型を用いた本発明の半導体用配線基板の製造工程（前半部）の一実施形態示す図である。
【図３】金型を用いた本発明の半導体用配線基板の製造工程（後半部）の一実施形態示す図である。
【図４】上下２つの層にて同軸配線構造とした本発明の実施形態を示す。
【符号の説明】
【００４１】
１…両面銅張積層板
２…樹脂基板
３、４…銅箔
５、３１…誘電体層
２１、３２…金型
２２、２３…突条
２４、２５…溝
２６、３５…シード層
２７、３６…電解銅めっき層
２９、３７…ヴィア
３０、４０…信号線パターン
【図１】
2005191100.tif 000003
【図２】
2005191100.tif 000004
【図３】
2005191100.tif 000005
【図４】
2005191100.tif 000006