(57)【要約】【課題】回路規模を抑えることができ且つ所望値のデータ出力までの所要時間を短縮することもできるフィルタ回路を提供する。【解決手段】ｎ個のデジタルデータｄ０〜ｄ４を総当たりで２個ずつ同時に大小比較する｛ｎ×（ｎ−１）÷２｝個のコンパレータ３１〜３３と、ｎ個のデジタルデータを入力し、コンパレータ３１〜３３の各々における大小比較の結果に基づいて、ｎ個のデジタルデータの中から所望値を選択し、該所望値のデジタルデータを出力する１個のセレクタ３４とを備える。【選択図】      図１
2005004700.tif 000002
【特許請求の範囲】
【請求項１】
ｎ個のデジタルデータ（ｎは３以上の整数）を総当たりで２個ずつ同時に大小比較する｛ｎ×（ｎ−１）÷２｝個のコンパレータと、
前記ｎ個のデジタルデータを入力し、前記｛ｎ×（ｎ−１）÷２｝個のコンパレータの各々における大小比較の結果に基づいて、前記ｎ個のデジタルデータの中から所望値を選択し、該所望値のデジタルデータを出力する１個のセレクタとを備えた
ことを特徴とするフィルタ回路。
【請求項２】
請求項１に記載のフィルタ回路において、
前記コンパレータと前記セレクタとの前段に配置され、前記ｎ個より多いｍ個のデジタルデータを入力して、前記所望値のデジタルデータを含む前記ｎ個のデジタルデータを出力する前段部をさらに備えた
ことを特徴とするフィルタ回路。
【請求項３】
請求項２に記載のフィルタ回路において、
前記前段部は、前記ｍ個のデジタルデータの並び順を各デジタルデータの大きさに応じて変更する変更部と、該変更部により前記並び順が変更されたデジタルデータを一時的に保持する保持部とを有し、該保持部から前記コンパレータと前記セレクタに前記ｎ個のデジタルデータを出力する
ことを特徴とするフィルタ回路。
【請求項４】
請求項２または請求項３に記載のフィルタ回路において、
前記前段部に入力されるデジタルデータの個数ｍは５個である
ことを特徴とするフィルタ回路。
【請求項５】
請求項１から請求項４の何れか１項に記載のフィルタ回路において、
前記セレクタは、前記所望値として中央値を選択し、該中央値のデジタルデータを出力する
ことを特徴とするフィルタ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、専用のハードウェア（ＬＳＩ）により構成され、３個以上のデジタルデータの中から所望値のデジタルデータを選択的に出力するフィルタ回路に関する。
【０００２】
【従来の技術】
従来より、中央値などの所望値のデジタルデータを選択的に出力するフィルタ回路が知られている（例えば特許文献１を参照）。このようなフィルタ回路では、入力した３個以上のデジタルデータの大小比較を行い、その結果に応じて各デジタルデータの並び順を変更した後、各デジタルデータを一時的に保持する、という動作が繰り返し行われる。このため、フィルタ回路は、複数段の構成となっている。
【０００３】
例えば、５個のデジタルデータｄ０〜ｄ４のうち中央値のデジタルデータを選択的に出力するフィルタ回路は、図５のような５段構成であり、２個のデジタルデータ（例えばｄ０とｄ１）を大小比較して並び替える比較ブロック５１〜５９と、各々の比較ブロック５１〜５９の後段に配置されたラッチ６０〜７６とで構成されている。
【０００４】
図５のフィルタ回路では、５個のデジタルデータｄ０〜ｄ４が「ｄ０・ｄ１・ｄ２・ｄ３・ｄ４」という並び順で入力され、大小関係が「ｄ０＜ｄ３＜ｄ１＜ｄ４≪ｄ２」である場合、第１段の比較ブロック５１，５２により並び順が「ｄ１・ｄ０・ｄ２・ｄ３・ｄ４」に変更されてラッチ６０〜６４に保持される。また、第２段の比較ブロック５３，５４により並び順が「ｄ１・ｄ２・ｄ０・ｄ４・ｄ３」に変更されてラッチ６５〜６９に保持される。
【０００５】
また、第３段の比較ブロック５５，５６により並び順が「ｄ２・ｄ１・ｄ４・ｄ０・ｄ３」に変更され、中央値には成り得ないデジタルデータｄ２を除く４個のデジタルデータがラッチ７０〜７３に保持される。また、第４段の比較ブロック５７，５８により並び順が「ｄ４・ｄ１・ｄ３・ｄ０」に変更され、中央値には成り得ないデジタルデータｄ４，ｄ０を除く２個のデジタルデータがラッチ７４，７５に保持される。
【０００６】
さらに、最後の第５段の比較ブロック５９により並び順が「ｄ１・ｄ３」に設定され、中央値には成り得ないデジタルデータｄ３を除く１個のデジタルデータがラッチ７６に保持される。つまり、中央値のデジタルデータｄ１がラッチ７６に保持される。このようにして、大きさによる各デジタルデータの順位付けがなされた後、中央値のデジタルデータｄ１が選択的に出力される。
【０００７】
【特許文献１】
特開平５−２３３８０４号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、従来のフィルタ回路では、デジタルデータの入力数が５個であっても９個の比較ブロック（５１〜５９）と１７個のラッチ（６０〜７６）が必要であり、回路規模が大きいという問題があった。さらに、デジタルデータの大小比較・並び替え・保持を行う段（例えば図５の第１段〜第５段）の数が多く、所望値（例えば中央値）のデジタルデータを出力するまでに時間がかかるという問題もあった。
【０００９】
本発明の目的は、回路規模を抑えることができ且つ所望値のデータ出力までの所要時間を短縮することもできるフィルタ回路を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載のフィルタ回路は、ｎ個のデジタルデータ（ｎは３以上の整数）を総当たりで２個ずつ同時に大小比較する｛ｎ×（ｎ−１）÷２｝個のコンパレータと、前記ｎ個のデジタルデータを入力し、前記｛ｎ×（ｎ−１）÷２｝個のコンパレータの各々における大小比較の結果に基づいて、前記ｎ個のデジタルデータの中から所望値を選択し、該所望値のデジタルデータを出力する１個のセレクタとを備えたものである。
【００１１】
請求項２に記載の発明は、請求項１に記載のフィルタ回路において、前記コンパレータと前記セレクタとの前段に配置され、前記ｎ個より多いｍ個のデジタルデータを入力して、前記所望値のデジタルデータを含む前記ｎ個のデジタルデータを出力する前段部をさらに備えたものである。
請求項３に記載の発明は、請求項２に記載のフィルタ回路において、前記前段部は、前記ｍ個のデジタルデータの並び順を各デジタルデータの大きさに応じて変更する変更部と、該変更部により前記並び順が変更されたデジタルデータを一時的に保持する保持部とを有し、該保持部から前記コンパレータと前記セレクタに前記ｎ個のデジタルデータを出力するものである。
【００１２】
請求項４に記載の発明は、請求項２または請求項３に記載のフィルタ回路において、前記前段部に入力されるデジタルデータの個数ｍは５個である。
請求項５に記載の発明は、請求項１から請求項４の何れか１項に記載のフィルタ回路において、前記セレクタは、前記所望値として中央値を選択し、該中央値のデジタルデータを出力するものである。
【００１３】
【発明の実施の形態】
以下、図面を用いて本発明の実施形態を詳細に説明する。
本発明の実施形態は、請求項１〜請求項５に対応する。ここでは、デジタルカメラの内部に組み込まれたフィルタ回路１０（図１）の例で説明を行う。
本実施形態のフィルタ回路１０には、デジタルカメラ内のイメージセンサからＡ／Ｄ変換器を介して画像データが順に入力される。画像データの値は、イメージセンサ固有の雑音やＡ／Ｄ変換時の雑音などに起因して異常値を示すことがある。画像データは、請求項の「デジタルデータ」に対応する。
【００１４】
フィルタ回路１０は、概略、５個の画像データｄ０〜ｄ４の中から中央値の画像データを選択的に出力するメディアンフィルタ回路である。５個の画像データｄ０〜ｄ４の大小関係を例えば「ｄ０＜ｄ３＜ｄ１＜ｄ４≪ｄ２」とすると、中央値（第３位）の画像データは“ｄ１”である。
また、上記の大小関係の場合には、画像データｄ２の値が異常値を示している。このため、フィルタ回路１０の後段において、画像データｄ２の値が、フィルタ回路１０から出力される中央値の画像データｄ１に置き換えられる。つまり、異常値が除去される。中央値は、請求項の「所望値」に対応する。
【００１５】
さて、フィルタ回路１０の構成を説明する。フィルタ回路１０の各部は、上記のイメージセンサに供給されるクロック信号と同じ周波数のサンプルクロック信号に同期して動作可能である。
フィルタ回路１０は、３段構成であり、比較ブロック１１〜１４と、ラッチ２１〜２９と、コンパレータ３１〜３３と、３入力のセレクタ３４とで構成されている。また、比較ブロック１１は、図２に示すように、コンパレータ４１と、２入力のセレクタ４２，４３と、インバータ４４とで構成されている。比較ブロック１２〜１４の構成は、比較ブロック１１と同じである。
【００１６】
ここで、比較ブロック１１の動作を説明する。比較ブロック１１に入力される２個の画像データは“ｄ０”および“ｄ１”である。これらの大小関係は上記の通り「ｄ０＜ｄ１」とする。
比較ブロック１１では、入力Ａの画像データｄ０と入力Ｂの画像データｄ１との大小比較がコンパレータ４１により行われる。そして、コンパレータ４１の出力Ｃは、条件「Ａ≧Ｂ」を満足するときに“１”、満足しないときに“０”となる。上記例のように「ｄ０＜ｄ１」の場合、条件「Ａ≧Ｂ」を満足しないため、出力Ｃは“０”となる。
【００１７】
コンパレータ４１の出力Ｃは、一方のセレクタ４２の選択条件Ｊにそのまま接続され、他方のセレクタ４３の選択条件Ｊにインバータ４４を介して接続されている。このため、出力Ｃが“０”の場合は、一方のセレクタ４２の選択条件Ｊが“０”、他方のセレクタ４３の選択条件Ｊが“１”となる。また、出力Ｃが“１”の場合は、一方のセレクタ４２の選択条件Ｊが“１”、他方のセレクタ４３の選択条件Ｊが“０”となる。つまり、セレクタ４２，４３の選択条件Ｊには、常に逆の真理値の信号が入力される。
【００１８】
セレクタ４２，４３の出力Ｄ，Ｅは、図３の真理値表に示す通り、選択条件Ｊが“１”か“０”かにより変化する。選択条件Ｊが“１”のとき、セレクタ４２，４３は“入力１”の画像データを出力する。逆に、選択条件Ｊが“０”のとき、セレクタ４２，４３は“入力２”の画像データを出力する。
上記例のように、出力Ｃが“０”の場合、一方のセレクタ４２の選択条件Ｊは“０”のため、セレクタ４２の出力Ｄには“入力２”の画像データｄ１が出力される。他方のセレクタ４３の選択条件Ｊは“１”のため、セレクタ４３の出力Ｅには“入力１”の画像データｄ０が出力される。
【００１９】
また、出力Ｃが“１”の場合、一方のセレクタ４２の選択条件Ｊは“１”のため、セレクタ４２の出力Ｄには“入力１”の画像データｄ０が出力される。他方のセレクタ４３の選択条件Ｊは“０”のため、セレクタ４３の出力Ｅには“入力２”の画像データｄ１が出力される。
つまり、比較ブロック１１では、コンパレータ４１の条件「Ａ≧Ｂ」を満足しない場合に、入力Ａの画像データｄ０（小さい方）を出力Ｅへ導き、入力Ｂの画像データｄ１（大きい方）を出力Ｄへ導く。また逆に、条件「Ａ≧Ｂ」を満足する場合には、入力Ａの画像データｄ０（大きい方）を出力Ｄへ導き、入力Ｂの画像データｄ１（小さい方）を出力Ｅへ導く。
【００２０】
このように、比較ブロック１１は、入力Ａ，Ｂの画像データｄ０，ｄ１を大小比較して、大きい方の画像データ（上記例ではｄ１）を出力Ｄへ導き、小さい方の画像データ（上記例ではｄ０）を出力Ｅへ導くものである。換言すると、比較ブロック１１は、２個の画像データｄ０，ｄ１の並び順を大きさに応じて変更するものである。
【００２１】
図１には、比較ブロック１１の出力Ｄ，Ｅ（図２）のうち、大きい方の画像データ（ｄ１）の出力Ｄを図中上側に示し、小さい方の画像データ（ｄ０）の出力Ｅを図中下側に示している。その他の比較ブロック１２〜１４も比較ブロック１１と同様であり、比較ブロック１２〜１４の２出力のうち、大きい方の画像データの出力を図中上側に示し、小さい方の画像データの出力を下側に示している。
【００２２】
本実施形態のフィルタ回路１０では、第１段の比較ブロック１１によって上記した大小比較が行われ、比較ブロック１１から出力される大きい方の画像データ（出力Ｄ）（ｄ１）がラッチ２１にて一時的に保持され、小さい方の画像データ（出力Ｅ）（ｄ０）がラッチ２３にて一時的に保持される。
同様に、第１段の比較ブロック１２では、２個の画像データｄ２，ｄ３の大小比較が行われる。上記例では「ｄ３＜ｄ２」のため、大きい方の画像データｄ２が、図中上側の出力を介してラッチ２２に保持される。また、小さい方の画像データｄ３が、図中下側の出力を介してラッチ２４に保持される。
【００２３】
このように、フィルタ回路１０の第１段では、５個の画像データｄ０〜ｄ４のうち、２個の画像データｄ０，ｄ１が比較ブロック１１を介してラッチ２１，２３に保持され、２個の画像データｄ２，ｄ３が比較ブロック１２を介してラッチ２２，２４に保持される。また、残りの画像データｄ４は、比較ブロックを通過することなく、ラッチ２５に保持される。
【００２４】
５個の画像データｄ０〜ｄ４の並び順は、フィルタ回路１０に入力されたとき、図中上側から「ｄ０・ｄ１・ｄ２・ｄ３・ｄ４」であったが、第１段の比較ブロック１１，１２を通過することにより大きさに応じて変更され、「ｄ１・ｄ２・ｄ０・ｄ３・ｄ４」となる。そして、並び順が変更された後の画像データｄ０〜ｄ４がラッチ２１〜２５に保持される。
【００２５】
その後、次のシステムクロック信号に同期して、ラッチ２１〜２５に保持された画像データｄ０〜ｄ４が第２段へ出力される。具体的には、ラッチ２１，２２に保持された画像データｄ１，ｄ２が比較ブロック１３へ出力され、ラッチ２３，２４に保持された画像データｄ０，ｄ３が比較ブロック１４へ出力される。また、ラッチ２５に保持された画像データｄ４は、比較ブロックを通過することなくラッチ２８へ出力される。
【００２６】
ちなみに、ラッチ２１から比較ブロック１３に画像データｄ１が出力されると、ラッチ２１には次の画像データが入力し始める。ただし、ラッチ２１における画像データの入出力はシステムクロック信号に同期して行われるため、時系列的に２個の画像データが混在することはない。
第２段の比較ブロック１３は、ラッチ２１，２２からの画像データｄ１，ｄ２の大小比較を行う。比較の結果、大きい方の画像データは、５個の画像データｄ０〜ｄ４の大小順位のうち第１位か第２位である。つまり中央値（第３位）には成り得ない。したがって、フィルタ回路１０では、比較ブロック１３による比較の結果、大きい方の画像データを除外する。上記例では「ｄ１＜ｄ２」のため、大きい方の画像データｄ２が、図中上側の出力を介して除外される。また、小さい方の画像データｄ１が、図中下側の出力を介してラッチ２６に保持される。
【００２７】
第２段の比較ブロック１４は、ラッチ２３，２４からの画像データｄ０，ｄ３の大小比較を行う。比較の結果、小さい方の画像データは、５個の画像データｄ０〜ｄ４の大小順位のうち第４位か第５位である。つまり中央値（第３位）には成り得ない。したがって、フィルタ回路１０では、比較ブロック１４による比較の結果、小さい方の画像データを除外する。上記例では「ｄ０＜ｄ３」のため、小さい方の画像データｄ０が、図中下側の出力を介して除外される。また、大きい方の画像データｄ３が、図中上側の出力を介してラッチ２７に保持される。
【００２８】
５個の画像データｄ０〜ｄ４の並び順は、第１段のラッチ２１〜２５に保持されたとき、図中上側から「ｄ１・ｄ２・ｄ０・ｄ３・ｄ４」であったが、第２段の比較ブロック１３，１４を通過することにより大きさに応じて変更され、「ｄ２・ｄ１・ｄ３・ｄ０・ｄ４」となる。そして、並び順が変更された後の画像データｄ０〜ｄ４のうち、中央値の画像データ（ｄ１）を含む３個の画像データｄ１，ｄ３，ｄ４がラッチ２６〜２８に保持される。
【００２９】
その後、次のシステムクロック信号に同期して、ラッチ２６〜２８に保持された画像データｄ１，ｄ３，ｄ４が、第３段のコンパレータ３１〜３３とセレクタ３４へ出力される。
なお、上記した第１段と第２段の比較ブロック１１〜１４は、請求項の「変更部」に対応する。また、第１段と第２段のラッチ２１〜２９は「保持部」に対応する。第１段と第２段は総じて「前段部」に対応する。第１段と第２段（比較ブロック１１〜１４とラッチ２１〜２９）は、上記の通り、５個の画像データｄ０〜ｄ４を入力して、中央値（第３位）の画像データを含む３個の画像データｄ１，ｄ３，ｄ４を第３段へ出力するものである。
【００３０】
第３段のコンパレータ３１〜３３は、３個の画像データｄ１，ｄ３，ｄ４を総当たりで２個ずつ同時に大小比較する。つまり、コンパレータ３１では、入力ａの画像データｄ１と入力ｂの画像データｄ３との大小比較を行い、コンパレータ３２では、入力ｂの画像データｄ３と入力ｃの画像データｄ４との大小比較を行い、コンパレータ３３では、入力ａの画像データｄ１と入力ｃの画像データｄ４との大小比較を行う。
【００３１】
そして、コンパレータ３１の出力Ｓ１は、条件「ａ≧ｂ」を満足するときに“１”、満足しないときに“０”となる。コンパレータ３２の出力Ｓ２は、条件「ｂ≧ｃ」を満足するときに“１”、満足しないときに“０”となる。コンパレータ３３の出力Ｓ３は、条件「ａ≧ｃ」を満足するときに“１”、満足しないときに“０”となる。これらのコンパレータ３１〜３３の各々における大小比較の結果（出力Ｓ１〜Ｓ３）は、セレクタ３４の選択条件として入力される。
【００３２】
上記例のように画像データｄ１，ｄ３，ｄ４の大小関係が「ｄ３＜ｄ１＜ｄ４」の場合、コンパレータ３１では条件「ａ≧ｂ」を満足し、出力Ｓ１が“１”となる。これに対し、残りのコンパレータ３２，３３では条件「ｂ≧ｃ」「ａ≧ｃ」を満足せず、出力Ｓ２，Ｓ３が共に“０”となる。したがって、第３段のセレクタ３４には、“１００”という真理値の組み合わせが選択条件（出力Ｓ１〜Ｓ３）として入力される。
【００３３】
セレクタ３４には、既に説明したように、３個の画像データｄ１，ｄ３，ｄ４が入力されている。そしてセレクタ３４は、コンパレータ３１〜３３からの選択条件（出力Ｓ１〜Ｓ３）に基づいて、３個の画像データｄ１，ｄ３，ｄ４の中から中央値を選択し、この中央値の画像データを出力する。
セレクタ３４の出力は、図４の真理値表に示す通り、選択条件（出力Ｓ１〜Ｓ３）の真理値の組み合わせに応じて変化する。その組み合わせが“１００”または“０１１”のとき、セレクタ３４は“入力ａ”の画像データ（ｄ１）を出力する。“１１１”または“０００”のとき、“入力ｂ”の画像データ（ｄ３）を出力する。“１０１”または“０１０”のとき、“入力ｃ”の画像データ（ｄ４）を出力する。なお、図４の出力の斜線部は、３個の画像データｄ１，ｄ３，ｄ４の大小比較上あり得ない状態である。
【００３４】
上記例のように、選択条件（出力Ｓ１〜Ｓ３）が“１００”の場合、セレクタ３４は、図４の真理値表にしたがって“入力ａ”の画像データｄ１を中央値として選択的に出力する。この画像データｄ１は、ラッチ２９にて一時的に保持される。そして、次のシステムクロック信号に同期して外部へ出力される。
本実施形態によれば、画像データの入力数が５個の場合に、４個の比較ブロック（１１〜１４）および９個のラッチ（２１〜２９）と、比較ブロックよりも回路規模の小さい３個のコンパレータ（３１〜３３）および１個のセレクタ（３４）とを組み合わせるだけで済む。このため、フィルタ回路１０の回路規模を確実に抑えることができる。
【００３５】
ちなみに、コンパレータ（３１〜３３）の回路規模は、比較ブロック内のコンパレータ４１（図２）と同じである。また、セレクタ（３４）の回路規模は、比較ブロック内のセレクタ４２（またはセレクタ４３）と同程度である。このため、フィルタ回路１０の回路規模は、従来（図５）のように９個の比較ブロックと１７個のラッチを備えたフィルタ回路と比べて確実に小さいと言える。
【００３６】
さらに、本実施形態によれば、画像データの大小比較・並び替え・保持を行う段（第１段〜第３段）の数を減らすことができ、中央値の画像データ（ｄ１）を出力するまでの所要時間を確実に短縮することもできる。
具体的に説明すると、画像データの入力数が５個の場合に、従来のフィルタ回路（図５）では５回のクロック周期に相当する時間を必要としていたのに対して、本実施形態のフィルタ回路１０では３回のクロック周期に相当する時間で済むことになる。
【００３７】
このように、本実施形態のフィルタ回路１０によれば、回路規模を抑えることができ且つ中央値のデータ出力までの所要時間を短縮することもできる。すなわち、小型化と高速化とが実現する。さらに、回路規模の縮小により、低コスト化が図られ、実装の自由度が向上する利点もある。また、回路規模の縮小により配線が短くなるため、システムクロック信号の周期設定を早めることができ、さらなる高速化にも貢献する。
【００３８】
また、本実施形態のフィルタ回路１０では、第１段と第２段（比較ブロック１１〜１４とラッチ２１〜２９）によって５個の画像データｄ０〜ｄ４から中央値（第３位）には成り得ない画像データｄ０，ｄ２を除外し、残りの３個の画像データｄ１，ｄ３，ｄ４（中央値の画像データを含む）を第３段に出力するため、第３段のセレクタ３４の構成を３入力の簡素なものとすることができる。
【００３９】
さらに、本実施形態のフィルタ回路１０では、第３段（コンパレータ３１〜３３とセレクタ３４）の前段部（第１段と第２段）に比較ブロック１１〜１４とラッチ２１〜２９を用いるため、簡単に構成することができる。
【００４０】
（変形例）
なお、上記した実施形態では、前段部（第１段と第２段）が５入力の構成例を説明したが、本発明はこれに限定されない。前段部は４入力でも６以上の入力数でも構わない（奇数でも偶数でもよい）。つまり、前段部の入力数がｍ個（ｍは４以上の整数）であれば本発明を適用できる。
【００４１】
また、上記した実施形態では、第３段（コンパレータ３１〜３３とセレクタ３４）が３入力の構成例を説明したが、本発明はこれに限定されない。第３段は４以上の入力数でも構わない（奇数でも偶数でもよい）。つまり、第３段の入力数がｎ個（ｎは３以上の整数）であれば本発明を適用できる。
ｎ個の画像データを第３段に入力させる場合、ｎ個の画像データを総当たりで２個ずつ同時に大小比較するために必要なコンパレータの数は、｛ｎ×（ｎ−１）÷２｝個となる。このため、第３段は、｛ｎ×（ｎ−１）÷２｝個のコンパレータと、ｎ入力の１個のセレクタとで構成される。
【００４２】
また、ｎ個の画像データを第３段に入力させる場合、その前段部（第１段と第２段）に入力させる画像データの個数ｍは、“ｎ”より多くする必要がある（ｎ＞ｍ）。
さらに、上記した実施形態では、第３段（例えばコンパレータ３１〜３３とセレクタ３４）の前段に、第１段と第２段（例えば比較ブロック１１〜１４とラッチ２１〜２９）を設けたが、本発明はこれに限定されない。前段部（第１段と第２段）を省略して、第３段（例えばコンパレータ３１〜３３とセレクタ３４）のみでフィルタ回路を構成してもよい。
【００４３】
また、上記した実施形態では、中央値の画像データを選択的に出力するフィルタ回路１０の説明を行ったが、本発明はこれに限定されない。中央値の他、最大値や最小値などの所望値を選択的に出力する場合にも、本発明を適用できる。最大値や最小値の出力は、第３段に設けた１個のセレクタ（３４）の真理値表をパターン変更することにより実現可能である。最大値や最小値を出力させる構成は、例えばデジタルカメラ内のイメージセンサの画素欠陥を検査する場合に好適である。
【００４４】
さらに、上記した実施形態では、画像データを処理対象としたが、本発明はこれに限定されない。画像データに限らず、音声データやプログラムデータなどの様々なデジタルデータを処理対象とする場合にも、本発明を適用できる。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、回路規模を抑えることができ且つ所望値のデータ出力までの所要時間を短縮することもできる。
【図面の簡単な説明】
【図１】本実施形態のフィルタ回路１０の構成を示す図である。
【図２】比較ブロック１１の構成を示す図である。
【図３】比較ブロック１１内の２入力のセレクタ４２，４３における真理値表である。
【図４】第３段の３入力のセレクタ３４における真理値表である。
【図５】従来のフィルタ回路の構成例を示す図である。
【符号の説明】
１０  フィルタ回路
１１〜１４  比較ブロック
２１〜２９  ラッチ
３１〜３３，４１  コンパレータ
３４  ３入力のセレクタ
４２，４３  ２入力のセレクタ
４４  インバータ
【図１】
2005004700.tif 000003
【図２】
2005004700.tif 000004
【図３】
2005004700.tif 000005
【図４】
2005004700.tif 000006
【図５】
2005004700.tif 000007