(57)【要約】      【課題】  電子部品における共振器の不良に起因する歩留まりの低下を防止する。      【解決手段】  単一の素子基板１１上に形成されて相互に電気的に分離された半導体デバイス１２および複数の共振器１３ａ，１３ｂを備えた複合モジュールと、複合モジュールが実装されるとともに、良品と判断された共振器１３ａに設けられたバンプ２２を介してこの共振器１３ａと半導体デバイス１２とを電気的に接続する実装基板１４とを有する構成とする。      【選択図】        図１
2005124018.tif 000002
【特許請求の範囲】
【請求項１】
単一の素子基板上に形成されて相互に電気的に分離された複数の共振器を備えたモジュールと、
前記モジュールが実装されるとともに、一部の前記共振器に設けられた導通手段を介して当該共振器が電気的に接続された実装基板と、
を有することを特徴とする電子部品。
【請求項２】
単一の素子基板上に形成されて相互に電気的に分離された半導体デバイスおよび複数の共振器を備えた複合モジュールと、
前記複合モジュールが実装されるとともに、一部の前記共振器に設けられた導通手段を介して当該共振器と前記半導体デバイスとを電気的に接続する実装基板と、
を有することを特徴とする電子部品。
【請求項３】
第１の素子基板上に形成された半導体デバイスを備えた半導体モジュールと、
第２の素子基板上に形成されて相互に電気的に分離された複数の共振器を備えた共振器モジュールと、
前記半導体モジュールおよび前記共振器モジュールが実装されるとともに、一部の前記共振器に設けられた導通手段を介して当該共振器と前記半導体デバイスとを電気的に接続する実装基板と、
を有することを特徴とする電子部品。
【請求項４】
複数の前記共振器の一部と前記半導体デバイスとは、
前記半導体デバイスにおける共振器接続用の電極パッドに形成されたデバイス側バンプと、
前記半導体デバイスと接続される前記共振器における半導体デバイス接続用の電極パッドに形成された前記導通手段としての共振器側バンプと、
前記実装基板に形成され、前記デバイス側バンプおよび全ての前記共振器における半導体デバイス接続用の電極パッドに形成された共振器側バンプと接続可能な導体のランドと、
で電気的に接続されていることを特徴とする請求項２または３記載の電子部品。
【請求項５】
単一の素子基板上に形成された半導体デバイス、相互に電気的に分離された複数の共振器、および前記半導体デバイスとそれぞれの前記共振器との間に配置されるとともに一部がオンになって前記半導体デバイスと前記共振器とを電気的に接続する複数のスイッチング手段を備えた複合モジュールと、
前記複合モジュールが実装された実装基板と、
を有することを特徴とする電子部品。
【請求項６】
前記スイッチング手段は、ダイオードもしくはＭＯＳＦＥＴが用いられた電子スイッチであることを特徴とする請求項５記載の電子部品。
【請求項７】
複数の前記共振器は相互に同一の周波数特性を有し、前記半導体デバイスと接続された前記共振器は良品と判定された共振器であることを特徴とする請求項２〜６の何れか一項に記載の電子部品。
【請求項８】
複数の前記共振器は相互に異なる周波数特性を有し、前記半導体デバイスと接続された前記共振器は当該半導体デバイスの特性により適合した周波数特性を有する共振器であることを特徴とする請求項２〜６の何れか一項に記載の電子部品。
【請求項９】
前記共振器は、圧電膜の内部を伝搬するバルク波により所定の共振周波数の信号を得る圧電共振器であることを特徴とする請求項１〜８の何れか一項に記載の電子部品。
【請求項１０】
前記圧電共振器は、ＳＭＲ型の圧電共振器であることを特徴とする請求項９記載の電子部品。
【請求項１１】
単一の素子基板上に形成されて相互に電気的に分離された複数の共振器を備えたモジュールを用意し、
一部の前記共振器の電極パッドにバンプを形成し、
全ての前記共振器の電極パッドに形成されたバンプと接続可能な導体のランドが形成された実装基板を用意し、
一部の前記共振器に形成された前記バンプが前記ランドと接続するようにして前記モジュールを前記実装基板に実装する、
ことを特徴とする電子部品の製造方法。
【請求項１２】
単一の素子基板上に形成されて相互に電気的に分離された半導体デバイスおよび複数の共振器を備えた複合モジュールを用意し、
前記半導体デバイスにおける共振器接続用の電極パッドにデバイス側バンプを形成するとともに、一部の前記共振器における半導体デバイス接続用の電極パッドに共振器側バンプを形成し、
前記デバイス側バンプおよび全ての前記共振器における半導体デバイス接続用の電極パッドに形成された共振器側バンプと接続可能な導体のランドが形成された実装基板を用意し、
前記デバイス側バンプおよび一部の前記共振器に形成された前記共振器側バンプが前記ランドと接続するようにして前記複合モジュールを前記実装基板に実装する、
ことを特徴とする電子部品の製造方法。
【請求項１３】
第１の素子基板上に形成された半導体デバイスを備えた半導体モジュールを用意し、
前記半導体デバイスにおける共振器接続用の電極パッドにデバイス側バンプを形成し、
第２の素子基板上に形成されて相互に電気的に分離された複数の共振器を備えた共振器モジュールを用意し、
一部の前記共振器における半導体デバイス接続用の電極パッドに共振器側バンプを形成し、
前記デバイス側バンプおよび全ての前記共振器に形成された共振器側バンプと接続可能な導体のランドが形成された実装基板を用意し、
前記デバイス側バンプが前記ランドと接続するようにして前記半導体モジュールを前記実装基板に実装するとともに、一部の前記共振器に形成された前記共振器側バンプが前記ランドと接続するようにして前記共振器モジュールを前記実装基板に実装する、
ことを特徴とする電子部品の製造方法。
【請求項１４】
単一の素子基板上に形成された半導体デバイス、相互に電気的に分離された複数の共振器、および前記半導体デバイスとそれぞれの前記共振器との間に配置されたスイッチング手段を備えた複合モジュールを用意し、
一部の前記スイッチング手段をオンにして当該スイッチング手段を介して前記半導体デバイスと前記共振器とを電気的に接続し、
前記複合モジュールを実装基板に実装する、
ことを特徴とする電子部品の製造方法。
【請求項１５】
複数の前記共振器は相互に同一の周波数特性を有し、良品と判定された前記共振器が前記半導体デバイスと接続されることを特徴とする請求項１２〜１４の何れか一項に記載の電子部品の製造方法。
【請求項１６】
複数の前記共振器は相互に異なる周波数特性を有し、前記半導体デバイスの特性により適合した周波数特性を有する前記共振器が前記半導体デバイスと接続されることを特徴とする請求項１２〜１４の何れか一項に記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子部品およびその製造方法に関し、特に、モノリシックＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）など、半導体デバイスに共振器を集積したＲＦモジュールにおける共振器の欠陥による歩留まり低下の防止に適用して有効な技術に関するものである。
【背景技術】
【０００２】
共振器、特に圧電膜中を伝搬するバルク波を利用した圧電共振器の中のＳＭＲ（Ｓｏｌｉｄｌｙ  Ｍｏｕｎｔｅｄ  Ｒｅｓｏｎａｔｏｒ）型共振器は、ダイアフラム型圧電薄膜共振器と異なって共振器を中空に保持する必要がないため、半導体デバイスと一体化したＲＦモジュール（電子部品）への適用性が高く、注目が集まっている。
【０００３】
半導体デバイスとＳＭＲ型共振器とを一体化したモジュールは、たとえば米国特許第３，４１４，８３２号公報に開示されている。
【特許文献１】米国特許第３，４１４，８３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＳＭＲ型共振器などの圧電共振器は、半導体デバイスとは異なり、不純物による圧電膜の局所的欠陥や膜はがれ等の影響を受けやすく、機械的な構造が特性に与える影響が大きい。
【０００５】
すなわち、比較的高価で作製工程が複雑な半導体デバイスの歩留まりを向上させても、比較的安価な圧電共振器の局所的欠陥による不良によりモジュール全体として不良となるケースが多発すれば、コスト増を免れ得ない。
【０００６】
そして、このような問題は、圧電共振器のみならず、弾性表面波を利用したＳＡＷ（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）共振器などにも共通する問題でもある。
【０００７】
そこで、本発明は、共振器の不良に起因する歩留まりの低下を防止することのできる電子部品およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明に係る電子部品は、単一の素子基板上に形成されて相互に電気的に分離された複数の共振器を備えたモジュールと、前記モジュールが実装されるとともに、一部の前記共振器に設けられた導通手段を介して当該共振器が電気的に接続された実装基板と、を有することを特徴とする。
【０００９】
また、上記課題を解決するため、本発明に係る電子部品は、単一の素子基板上に形成されて相互に電気的に分離された半導体デバイスおよび複数の共振器を備えた複合モジュールと、前記複合モジュールが実装されるとともに、一部の前記共振器に設けられた導通手段を介して当該共振器と前記半導体デバイスとを電気的に接続する実装基板と、を有することを特徴とする。
【００１０】
さらに、上記課題を解決するため、本発明に係る電子部品は、第１の素子基板上に形成された半導体デバイスを備えた半導体モジュールと、第２の素子基板上に形成されて相互に電気的に分離された複数の共振器を備えた共振器モジュールと、前記半導体モジュールおよび前記共振器モジュールが実装されるとともに、一部の前記共振器に設けられた導通手段を介して当該共振器と前記半導体デバイスとを電気的に接続する実装基板と、を有することを特徴とする。
【００１１】
本発明の好ましい形態において、複数の前記共振器の一部と前記半導体デバイスとは、前記半導体デバイスにおける共振器接続用の電極パッドに形成されたデバイス側バンプと、前記半導体デバイスと接続される前記共振器における半導体デバイス接続用の電極パッドに形成された前記導通手段としての共振器側バンプと、前記実装基板に形成され、前記デバイス側バンプおよび全ての前記共振器における半導体デバイス接続用の電極パッドに形成された共振器側バンプと接続可能な導体のランドと、で電気的に接続されていることを特徴とする。
【００１２】
そして、上記課題を解決するため、本発明に係る電子部品は、単一の素子基板上に形成された半導体デバイス、相互に電気的に分離された複数の共振器、および前記半導体デバイスとそれぞれの前記共振器との間に配置されるとともに一部がオンになって前記半導体デバイスと前記共振器とを電気的に接続する複数のスイッチング手段を備えた複合モジュールと、前記複合モジュールが実装された実装基板と、を有することを特徴とする。この場合において、前記スイッチング手段には、ダイオードもしくはＭＯＳＦＥＴが用いられた電子スイッチを用いることができる。
【００１３】
本発明のさらに好ましい形態において、複数の前記共振器は相互に同一の周波数特性を有し、前記半導体デバイスと接続された前記共振器は良品と判定された共振器であることを特徴とする。
【００１４】
また、本発明のさらに好ましい形態において、複数の前記共振器は相互に異なる周波数特性を有し、前記半導体デバイスと接続された前記共振器は当該半導体デバイスの特性により適合した周波数特性を有する共振器であることを特徴とする。
【００１５】
本発明のさらに好ましい形態において、前記共振器は、圧電膜の内部を伝搬するバルク波により所定の共振周波数の信号を得る圧電共振器であることを特徴とする。この場合において、前記圧電共振器にはＳＭＲ型の圧電共振器を用いることができる。
【００１６】
上記課題を解決するため、本発明に係る電子部品の製造方法は、単一の素子基板上に形成されて相互に電気的に分離された複数の共振器を備えたモジュールを用意し、一部の前記共振器の電極パッドにバンプを形成し、全ての前記共振器の電極パッドに形成されたバンプと接続可能な導体のランドが形成された実装基板を用意し、一部の前記共振器に形成された前記バンプが前記ランドと接続するようにして前記モジュールを前記実装基板に実装する、ことを特徴とする。
【００１７】
また、上記課題を解決するため、本発明に係る電子部品の製造方法は、単一の素子基板上に形成されて相互に電気的に分離された半導体デバイスおよび複数の共振器を備えた複合モジュールを用意し、前記半導体デバイスにおける共振器接続用の電極パッドにデバイス側バンプを形成するとともに、一部の前記共振器における半導体デバイス接続用の電極パッドに共振器側バンプを形成し、前記デバイス側バンプおよび全ての前記共振器における半導体デバイス接続用の電極パッドに形成された共振器側バンプと接続可能な導体のランドが形成された実装基板を用意し、前記デバイス側バンプおよび一部の前記共振器に形成された前記共振器側バンプが前記ランドと接続するようにして前記複合モジュールを前記実装基板に実装する、ことを特徴とする。
【００１８】
さらに、上記課題を解決するため、本発明に係る電子部品の製造方法は、第１の素子基板上に形成された半導体デバイスを備えた半導体モジュールを用意し、前記半導体デバイスにおける共振器接続用の電極パッドにデバイス側バンプを形成し、第２の素子基板上に形成されて相互に電気的に分離された複数の共振器を備えた共振器モジュールを用意し、一部の前記共振器における半導体デバイス接続用の電極パッドに共振器側バンプを形成し、前記デバイス側バンプおよび全ての前記共振器に形成された共振器側バンプと接続可能な導体のランドが形成された実装基板を用意し、前記デバイス側バンプが前記ランドと接続するようにして前記半導体モジュールを前記実装基板に実装するとともに、一部の前記共振器に形成された前記共振器側バンプが前記ランドと接続するようにして前記共振器モジュールを前記実装基板に実装する、ことを特徴とする。
【００１９】
上記課題を解決するため、本発明に係る電子部品の製造方法は、単一の素子基板上に形成された半導体デバイス、相互に電気的に分離された複数の共振器、および前記半導体デバイスとそれぞれの前記共振器との間に配置されたスイッチング手段を備えた複合モジュールを用意し、一部の前記スイッチング手段をオンにして当該スイッチング手段を介して前記半導体デバイスと前記共振器とを電気的に接続し、前記複合モジュールを実装基板に実装する、ことを特徴とする。
【００２０】
本発明の好ましい形態において、複数の前記共振器は相互に同一の周波数特性を有し、良品と判定された前記共振器が前記半導体デバイスと接続されることを特徴とする。
【００２１】
また、本発明の好ましい形態において、複数の前記共振器は相互に異なる周波数特性を有し、前記半導体デバイスの特性により適合した周波数特性を有する前記共振器が前記半導体デバイスと接続されることを特徴とする。
【発明の効果】
【００２２】
本発明によれば以下の効果を奏することができる。
【００２３】
すなわち、本発明によれば、素子基板上に複数形成された共振器の一部が電気的に接続されるので、所望の共振器を選択的に使用することが可能になる。
【００２４】
特に、素子基板上に同じ特性を有する圧電共振器を複数形成しておき、良品と判定された圧電共振器に導通手段を設けて実装基板に実装することにより、その良品の圧電共振器と半導体デバイスとが実装基板を介して接続されるようになるので、良品の圧電共振器を選択的に半導体デバイスと接続でき、圧電共振器の不良に起因する歩留まりの低下を防止することが可能になる。
【００２５】
また、共振器としてＳＭＲ型圧電共振器を適用し、且つ共振器と半導体デバイスとを同一の素子基板に形成した場合、導通手段により実装基板を介して両者の電気的接続が行われることから、半導体デバイスの電極と立体的に形成されたＳＭＲ型圧電共振器の電極とを同じ層に配線して半導体デバイスとＳＭＲ型圧電共振器とを接続する必要がなくなり、コストダウンを図ることができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明を実施するための最良の形態を、図面を参照しつつさらに具体的に説明する。ここで、添付図面において同一の部材には同一の符号を付しており、また、重複した説明は省略されている。なお、ここでの説明は本発明が実施される最良の形態であることから、本発明は当該形態に限定されるものではない。
（実施の形態１）
【００２７】
図１は本発明の実施の形態１である電子部品を構成する複合モジュールを示す平面図、図２は図１の複合モジュールが実装される実装基板を示す平面図、図３は図２の実装基板に図１の複合モジュールが実装された本発明の実施の形態１である電子部品を示す断面図である。
【００２８】
図１において、たとえばＳｉ単結晶など単一の素子基板１１上に、トランジスタなどで構成された半導体素子からなる集積回路である半導体デバイス１２と、相互に同一の特性を有する２つのたとえばＳＭＲ型の圧電共振器（共振器）１３ａ，１３ｂとが配置されて複合モジュールを形成している。そして、素子基板１１上においては、これら半導体デバイス１２および２つの圧電共振器１３ａ，１３ｂは相互に電気的に分離されている。なお、ＳＭＲ型の圧電共振器とは、圧電膜を挟んで形成された下部電極と上部電極とに交流電圧を印加することで圧電膜の内部を伝搬するバルク波により所定の共振周波数の信号を得る共振器である。
【００２９】
素子基板１１の周囲には、複合モジュールを後述する実装基板１４と電気的および機械的に接続するための電極パッド１５が多数形成されている。また、半導体デバイス１２の近傍には、半導体デバイス１２を圧電共振器１３と電気的に接続するための電極パッド１６が形成されている。さらに、圧電共振器１３の近傍には、圧電共振器１３を半導体デバイス１２と接続するための電極パッド１７、および圧電共振器１３を外部部品と接続するための電極パッド１８が形成されている。なお、電極パッド１６と電極パッド１７とは相互に近接配置されている。
【００３０】
一方、複合モジュールが実装される実装基板１４には、素子基板１１の周囲に形成された電極パッド１５とそれぞれ重なり合うようにレイアウトされた多数の電極１９が形成されている。また、これらの電極１９に囲まれるようにして、電極パッド１６および全ての電極パッド１７と重なり合うようにレイアウトされた導体のランド２０、および全ての電極パッド１８と重なり合うとともに電極１９の１つとつながった配線電極２１が形成されている。なお、「重なり合う」とは、一方の全部が他方と重なり合うことのみならず、一方の一部が部分的に他方と重なり合うことも含まれる。
【００３１】
電極パッド１５，１６，１７，１８はフリップチップ実装に対応可能な面積を有してスタッドバンプやメッキバンプなどのバンプ２２が形成され、バンプ２２を介して電極パッド１５と実装基板の電極１９、ランド２０および配線電極２１とが接続される。したがって、半導体デバイス１２と圧電共振器１３とは、半導体デバイス１２の電極パッド１６に形成されたデバイス側バンプ２２と、圧電共振器１３の電極パッド１６に形成された共振器側バンプ（導通手段）２２と、複合モジュールが実装基板１４に実装されることによりデバイス側バンプ２２および共振器側バンプ２２が接続されるランド２０とにより電気的に接続される。
【００３２】
なお、図１において、電極パッド１５のバンプ２２は１カ所しか示されていないが、実際には全ての電極パッド１５にバンプ２２が形成される。また、前述のように、ランド２０は電極パッド１６および全ての電極パッド１７と重なり合うようにレイアウトされていることから、電極バッド１６に形成されたバンプおよび全ての電極パッド１７に形成されたバンプと接続が可能である。
【００３３】
バンプ２２には、はんだ、金、アルミニウムなどが適用される。また、実装基板１４に配置された電極１９、ランド２０、配線電極２１には何らかの素子が接続されていてもよい。
【００３４】
次に、このような構成を有する電子部品の製造方法について説明する。
【００３５】
先ず、前述した複合モジュールについて、オンウェハプロービングにより各圧電共振器１３ａ，１３ｂの良否判定を行い、結果をデータとして保持する。ここでは、圧電共振器１３ａが良品と判定され、圧電共振器１３ｂが不良品と判定されたものとする。なお、前述のように各圧電共振器１３ａ，１３ｂは電気的に独立しているので、良否判定は容易に行える。
【００３６】
次に、この良否判定結果に基づいて、複合モジュールにおいて良品として判定された側の圧電共振器１３ａの電極パッド１７ａ，１８ａのみにバンプ２２を形成する。したがって、図示するように、不良品と判定された側の圧電共振器１３ｂの電極パッド１７ｂ，１８ｂにはバンプ２２は形成されない。また、電極パッド１５，１６にもバンプ２２を形成する。
【００３７】
その後、複合モジュールは、ダイシングにより個片に分離される。そして、用意されていた実装基板１４に対して、デバイス側のバンプ２２および圧電共振器１３ａに形成された共振器側のバンプ２２がランド２０と接続するようにしてフリップ実装される（図３参照）。これにより、導通手段であるバンプ２２が形成されている圧電共振器１３ａは実装基板１４を介して半導体デバイス１２と電気的に接続されるが、バンプ２２が形成されていない圧電共振器１３ｂは半導体デバイス１２とは電気的に分離される。
【００３８】
なお、使用していない圧電共振器１３ｂの電極パッド１７ｂ，１８ｂとこれに対応する実装基板１４のランド２０や配線電極２１との間の容量結合が問題となる場合には、レーザトリミング等により不要な電極パッド１７ｂ，１８ｂを除去してもよい。
【００３９】
このように、本実施の形態によれば、素子基板１１上に同じ特性を有する圧電共振器１３ａ，１３ｂを複数形成しておき、良品と判定された圧電共振器１３ａに導通手段であるバンプ２２を形成して実装基板１４に実装することにより、圧電共振器１３ａと半導体デバイス１２とが実装基板１４を介して接続される。そして、一方の圧電共振器に局所的な欠陥などによる不良が生じても、他方の圧電共振器は良品である可能性が高いので、このように良品の圧電共振器（ここでは、圧電共振器１３ａ）を選択的に半導体デバイス１２と接続することにより、圧電共振器１３の不良に起因する歩留まりの低下を防止することが可能になる。
【００４０】
また、特に圧電共振器１３としてＳＭＲ型圧電共振器を適用した場合、ＳＭＲ型圧電共振器には音響多層膜、下部電極、圧電膜および上部電極が積層されて立体的に構成されているので、素子基板１１上で半導体デバイス１２とＳＭＲ型圧電共振器を接続するには、半導体デバイスの電極とＳＭＲ型圧電共振器の電極とをビア等を用いて同じ層に配線する工程が必要となる。これに対して、本発明では、フリップチップ用のバンプ２２と実装基板１４のランド２０とを介して両者の電気的接続が行われることから、そのような工程が不要になるので、コストダウンを図ることができる。
【００４１】
また、以上の説明では、実装法により良品の圧電共振器を選択したが、良品側の圧電共振器を選択するようデータをＲＯＭ等に保持しておき、このデータを基にして、電子スイッチ（ダイオードやＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等で構成された高周波用スイッチ）などのスイッチング手段を用いて良品側の圧電共振器を接続するようにしてもよい。
【００４２】
すなわち、半導体デバイスとそれぞれの圧電共振器との間に両者を電気的に接続するスイッチング手段を配置しておき、良品と判断された圧電共振器に対応したスイッチング手段をオンにしてこのスイッチング手段を介して半導体デバイスと圧電共振器とを電気的に接続する。その後、複合モジュールをダイシングにより個片に分離し、実装基板１４にフリップ実装するようにしてもよい。
【００４３】
さらに、以上の説明では、２つの圧電共振器１３ａ，１３ｂが相互に同一の周波数特性を有しており、良品と判定された圧電共振器１３ａが半導体デバイス１２と接続されるようになっているが、圧電共振器の数は複数であればよく、２つに限定されるものではない。また、全ての圧電共振器が良品と判定された場合には、何れの圧電共振器と接続してもよい。
【００４４】
また、複数の圧電共振器を相互に異なる周波数特性を有するものとし、半導体デバイスの特性により適合した周波数特性を有する圧電共振器を半導体デバイスと接続するようにしてもよい。
【００４５】
そして、圧電共振器を３つ以上形成して２つ以上の圧電共振器を半導体デバイスと接続するようにし、フィルタやデュプレクサを形成してもよい。
【００４６】
なお、図面に示した半導体デバイス１２、圧電共振器１３、電極１９、ランド２０、配線電極２１の配置や形状は一例に過ぎないことはもちろんであり、目的に応じて適宜変更することができる。
（実施の形態２）
【００４７】
図４は本発明の実施の形態２である電子部品を構成する複合モジュールを示す平面図、図５は図４の複合モジュールが実装される実装基板を示す平面図、図６は図５の実装基板に図４の複合モジュールが実装された本発明の実施の形態２である電子部品を示す断面図である。
【００４８】
前述した実施の形態１では、半導体デバイス１２と圧電共振器１３とが同一の素子基板１１上に形成されていたが（図１参照）、これらは別々の素子基板上に形成することができる。
【００４９】
つまり、図４に示すように、第１の素子基板１１ａ上に半導体デバイス１２を形成して半導体モジュールとする。また、第２の素子基板１１ｂ上に、相互に電気的に分離された複数の圧電共振器１３ａ，１３ｂを形成して共振器モジュールとする。
【００５０】
そして、これらに対して前述したようにバンプ２２を形成して半導体モジュールおよび共振器モジュールを実装基板１４（図５）に実装すると（図６）、圧電共振器１３ａと半導体デバイス１２とを実装基板１４を介して電気的に接続することができる。
【００５１】
このように、本発明は、単一の素子基板上に形成されて相互に電気的に分離された複数の圧電共振器を備えたモジュールにおける一部の圧電共振器に導通手段であるバンプを形成し、このようなモジュールを実装基板１４に実装することにより、素子基板上に形成された一部の圧電共振器（ここでは、圧電共振器１３ａ）が実装基板１４と電気的に接続され、他の圧電共振器（ここでは、圧電共振器１３ｂ）が電気的に分離されればよい。
【産業上の利用可能性】
【００５２】
以上の説明においては、本発明をＳＭＲ型の圧電共振器に適用した場合について説明したが、基板の一部を切り欠いてバルク波を伝搬しやすくしたダイヤフラム型の圧電共振器など、圧電膜を用いた積層型の圧電共振器に適用することができる。さらに、圧電共振器にとどまらず、弾性表面波を利用したＳＡＷ共振器など、基板上に形成された薄膜で構成される共振器に広く適用することが可能である。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施の形態１である電子部品を構成する複合モジュールを示す平面図である。
【図２】図１の複合モジュールが実装される実装基板を示す平面図である。
【図３】図２の実装基板に図１の複合モジュールが実装された本発明の実施の形態１である電子部品を示す断面図である。
【図４】本発明の実施の形態２である電子部品を構成する複合モジュールを示す平面図である。
【図５】図４の複合モジュールが実装される実装基板を示す平面図である。
【図６】図５の実装基板に図４の複合モジュールが実装された本発明の実施の形態２である電子部品を示す断面図である。
【符号の説明】
【００５４】
１１，１１ａ，１１ｂ  素子基板
１２  半導体デバイス
１３，１３ａ，１３ｂ  圧電共振器
１４  実装基板
１５，１６，１７，１７ａ，１７ｂ，１８，１８ａ，１８ｂ  電極パッド
１９  電極
２０  ランド
２１  配線電極
２２  バンプ（導通手段）
【図１】
2005124018.tif 000003
【図２】
2005124018.tif 000004
【図３】
2005124018.tif 000005
【図４】
2005124018.tif 000006
【図５】
2005124018.tif 000007
【図６】
2005124018.tif 000008