(57)【要約】【課題】６インチシリコンウェハであって、５０〜１５０μｍの厚さのウェハを処理する場合にもウェハの欠け割れを少なくできるウェハ処理方法の提供。【解決手段】６インチ以下のシリコンウェハで厚さ１５０μｍ以下の複数枚を並べて入れるウェハ収納部を備え、ウェハを保持、保管、運搬する際に、前記ウェハ収納部内の保持間隔が、８ｍｍ以上であって前記ウェハ厚との間に所定の関係を有するウェハキャリアを用いるウェハの処理方法とする。【選択図】          図１
2005005428.tif 000002
【特許請求の範囲】
【請求項１】
直径６インチ以下のシリコンウェハで厚さ１５０μｍ以下のウェハの複数枚を並べて入れるウェハ収納部を備え、ウェハを保持、保管、運搬する際に、前記収納部内の保持間隔が、８ｍｍ以上であって前記ウェハ厚との間に所定の関係を有するウェハキャリアを用いることを特徴とするウェハの処理方法。
【請求項２】
ウェハ厚とウェハ保持間隔との所定の関係を、それぞれ、ウェハ厚１４０μｍ以上でウェハ保持間隔を８ｍｍ以上、ウェハ厚１２０μｍ以上１４０μｍ未満でウェハ保持間隔を９．５ｍｍ以上、ウェハ厚８０μｍ以上１２０μｍ未満でウェハ保持間隔を１４ｍｍ以上、ウェハ厚６０μｍ以上８０μｍ未満でウェハ保持間隔を２５ｍｍ以上としたウェハキャリアを用いることを特徴とする請求項１記載のウェハの処理方法。
【請求項３】
ウェハ収納部内を所定のウェハ保持間隔で区切るためのフィンの張り出し長さが１０ｍｍを超え、３０ｍｍ以下の範囲であるウェハキャリアを用いることを特徴とする請求項１または２記載のウェハ処理方法。
【請求項４】
ウェハ円周部と、該円周部に接触するウェハ収納部内面とが線接触となるように、前記円周部に接触するウェハ収納部内面形状がウェハ円周形状の半径と略同一の曲率半径を有することを特徴とする請求項１乃至３のいずれか一項に記載のウェハ処理方法。
【請求項５】
請求項１乃至４のいずれか一項に記載のウェハ処理方法を用いることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は通称６インチウェハと言われる直径約６インチ以下であって、厚さ１５０μｍ以下のウェハまたは製造プロセスの過程においてウェハの厚さが１５０μｍ以下に減厚されるプロセスを有する場合のウェハプロセスで有効に機能するウェハキャリアを用いたウェハの処理方法およびこのウェハの処理方法を用いる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
前述のような、厚さ１５０μｍ以下のウェハを用いてウェハプロセスの処理を行なう場合に有効に機能するウェハキャリアに関する公知技術は見当たらないが、ウェハを収納するピッチを可変にしたウェハキャリアについては、知られている（特許文献１）。しかし、このようなウェハキャリアは簡単な構成といっても、ピッチ可変機構のない装置に比べると複雑な構成となって、しかも高価な装置になってしまう。
近年、携帯情報機器時代を迎え、薄く、軽く、持ち運びの便利なスマートカードやＩＣカードの需要が高まっている。それに伴い、パッケージ内に組み込まれるＩＣチップも薄膜化が要望されている。また、電力変換用パワー半導体においても、装置の小型軽量化や特性向上のために、シリコンチップの薄膜化が欠かせない。
【０００３】
ＭＯＳＦＥＴやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などのＭＯＳゲート構造を有するパワー半導体を用いた最近のパワーエレクトロニクスの発展は著しい。それに伴い、ＩＧＢＴの高性能化、価格ダウンに対する市場からの要求も極めて強い。
エピタキシャルウェハを用い、高注入、低輸送効率を基本設計思想として高不純物濃度のコレクタ層側に高不純物濃度のバッファ層とパンチスルー（ＰＴ）型の薄いベース層を備えるＩＧＢＴとすることによりオン電圧を低下させ、さらにターンオフ時の過剰少数キャリアを短時間に消滅させるためにライフタイムコントロール処理を行うことにより、ターンオフ損失を低減して高性能なエピタキシャル−ＰＴ型ＩＧＢＴとする発明は既に出願されている（特願２００１−２６０９７６号）。しかし、低オン電圧化とターンオフ損失の低減は、互いにトレードオフ関係にあるので、両特性を前述のように共に改良する場合にも一定の限界があり、この限界を超える改良を計ることは難しい。また、前記ＩＧＢＴではエピタキシャルウェハを用いるために材料のコスト高に基づく高価格にも問題がある。
【０００４】
前述したようにトレードオフ関係にあるオン電圧とターンオフ損失を共に改良し、高価なエピタキシャルウェハではなく、安価なＦＺ（フローティングゾーン）ウェハを用いることにより、材料コストの低減も得ることができるＩＧＢＴも既に開発され、出願されている（特願２００２−３０２８２号、特願２００２−３０２１３７号）。しかも、このＩＧＢＴは前述のＩＧＢＴと異なり、低注入、高輸送効率を基本設計思想とするものである。このＩＧＢＴはＦＳ型ＩＧＢＴ、あるいはトレンチ−ＦＳ型ＩＧＢＴとも称され、ノンパンチスルー（ＮＰＴ）型ＩＧＢＴを発展させ、不純物濃度を制御されたフィールドストップ（ＦＳ）層とコレクタ層とを、ＭＯＳゲート構造が形成された面と反対側の面であって、ベース層を設計耐圧の観点から極限まで薄くするためにウェハ厚を５０〜１５０μｍに減厚した側の面に形成し、さらにＭＯＳゲート構造にトレンチ（溝）を設けて表面のセルの高密度化を計ることにより、オン電圧とターンオフ損失特性を共に前述のエピタキシャル−ＰＴ型ＩＧＢＴに比べて飛躍的な改良が可能になるというものである。
【０００５】
【特許文献１】
特開平７−１８３３５６号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、前述したようにＦＺウェハを用いて製造されるトレンチ−ＦＳ型ＩＧＢＴでは最終的なウェハ厚が５０〜１５０μｍと薄く減厚されるので、この薄いウェハに起因する問題が製造工程中に生じる。
すなわち、通称６インチウェハと呼ばれるシリコンウェハを用いて製造される前記トレンチ−ＦＳ型ＩＧＢＴは、シリコンウェハの一方の面にトレンチ型ＭＯＳ構造を形成した後、もしくは前記一方の主面にさらにＡｌ電極を形成した後、他方の主面をバックグラインダーやＳｉエッチャーなどのシリコンウェハの減厚加工装置を使用して５０〜１５０μｍ程度の厚さに薄ウェハ化される。特に電力変換用半導体素子では、薄ウェハ化された後、減厚した前記他方の主面側に、バッファ層、コレクタ層の形成や複層からなる金属電極の形成を行わなければならない。このように薄ウェハ化後に行なわれるウェハプロセスの処理に伴うウェハの移動、運搬を行うための治具としてはウェハキャリアが通常必ず用いられる。このウェハキャリアには６インチウェハ用キャリア、８インチウェハ用キャリア等ウェハの直径毎に決まったウェハ保持間隔形状のものがある。６インチウェハ用キャリアのウェハ収納部内のウェハ毎の間隔は、通常４．７６ｍｍ、同じく８インチ用キャリアでは６．３５ｍｍというように、その他の外形状、寸法については異なることがあっても、各収納部内間隔については共通寸法にされることが一般的であった。
【０００７】
ところが、減厚処理された薄ウェハは前記一方の主面に形成されたＭＯＳ構造およびその表面に形成されたＡｌ電極などとシリコン基板との熱膨張係数の差に起因してウェハにＭＯＳ構造のある前記一方の主面側が凹部となるような反りが生じている。さらにこのウェハに前述のように他方の主面にコレクタ層の形成やコレクタ金属電極の形成を施すと、今度は他方の主面側が凹部となるような反りが発生する。特に、この他方の主面側が凹部となる反りは薄ウェハ化が進むほど、反りの程度は大きくなる。例えば、ウェハ厚１５０μｍで２．５ｍｍであるそりの大きさは、ウェハ厚１００μｍでは約７ｍｍ、ウェハ厚５０μｍでは３２ｍｍにもなる。このような大きな反りが発生しても、シリコン基板の厚さが薄いために基板がその反り形状を維持しようとする剛性力も小さく、従来の収納間隔のままのウェハキャリアでも収納できてしまっていた。しかし、薄ウェハ化後のウェハ処理工程で、何度も出し入れを繰り返すうちに、前記反りによりウェハの出し入れがスムーズとは言えないことに起因して、ウェハ欠け、割れなどの問題が薄ウェハ化の進展と共に大きくなってきた。
【０００８】
本発明は、以上説明した問題点に鑑みてなされたものであり、６インチシリコンウェハであって、５０〜１５０μｍの厚さのウェハを処理する場合にも、ウェハの欠け、割れを少なくできるウェハ処理方法およびこのウェハ処理方法を用いた半導体装置の製造方法の提供を目的とする。
【０００９】
【課題を解決するための手段】
請求項１記載の発明によれば、本発明の目的は、６インチ以下のシリコンウェハで厚さ１５０μｍ以下の複数枚を並べて入れるウェハ収納部を備え、ウェハを保持、保管、運搬する際に、前記ウェハ収納部内の保持間隔が、８ｍｍ以上であって前記ウェハ厚との間に所定の関係を有するウェハキャリアを用いるウェハの処理方法とすることにより、達成される。
請求項２記載の発明によれば、ウェハ厚とウェハ保持間隔との所定の関係を、それぞれ、ウェハ厚１４０μｍ以上でウェハ保持間隔を８ｍｍ以上、ウェハ厚１２０μｍ以上１４０μｍ未満でウェハ保持間隔を９．５ｍｍ以上、ウェハ厚８０μｍ以上１２０μｍ未満でウェハ保持間隔を１４ｍｍ以上、ウェハ厚６０μｍ以上８０μｍ未満でウェハ保持間隔を２５ｍｍ以上としたウェハキャリアを用いる請求項１記載のウェハの処理方法とすることが好ましい。
【００１０】
請求項３記載の発明によれば、ウェハ収納部内を所定のウェハ保持間隔で区切るためのフィンの張り出し長さが１０ｍｍを超え、３０ｍｍ以下の範囲であるウェハキャリアを用いる請求項１または２記載のウェハ処理方法とすることが望ましい。
請求項４記載の発明によれば、ウェハ円周部と、該円周部に接触するウェハ収納部内面とが線接触となるように、前記円周部に接触するウェハ収納部内面形状がウェハ円周形状の曲率半径と略同一である請求項１乃至３のいずれか一項に記載のウェハ処理方法とすることが好適である。
【００１１】
請求項５記載の発明によれば、本発明の目的は、請求項１乃至４のいずれか一項に記載のウェハ処理方法を用いる半導体装置の製造方法とすることにより、達成される。
【００１２】
【発明の実施の形態】
以下、本発明にかかるウェハの処理方法およびこの処理方法を用いた半導体装置の製造方法に関し、図表を用いて詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例に限定されるものではない。
図３は、ＦＺ型シリコンウェハを用い、トレンチゲート構造を有するＦＳ型ＩＧＢＴの模式的断面図である。６インチｎ導電型−ＦＺウェハの一方の主面側に、ｐベース領域１３、トレンチ溝１１、ｎエミッタ領域１４、ゲート酸化膜１６、ポリシリコンのゲート電極１７、層間絶縁膜１８、エミッタ電極１５よりなるＭＯＳ構造部を備える。他方の主面（裏面）側に、半導体基板層であるｎベース層１２を介してフィールドストップ（ＦＳ）層１９が浅く形成され、このＦＳ層上にはこのＦＳ層よりさらに浅いコレクタ層２０が形成され、その表面にはコレクタ電極２１を備える。
【００１３】
前記ウェハの裏面側にＦＳ層１９を形成する前に、ウェハ裏面をバックグラインド、ポリッシュあるいはエッチング等の減厚加工方法を単独または組合せて減厚処理し、ウェハを所望の厚さ、たとえば７０μｍの厚さとする。
前記バックグラインド工程では、ＭＯＳゲート構造が形成された面に、保護テープを貼り付ける。保護テープを貼付した面を下側になるように裏返して、バックグラインド装置のウェハ吸着台に真空吸着させ、所定の厚さに減厚する。
ついで、ウェハの裏面から、ＦＳ層形成のために、たとえばｎ型不純物であるリン（Ｐ）を１×１０１１〜１×１０１３／ｃｍ２のドーズ量、加速電圧２００ＫｅＶ〜６ＭｅＶでイオン注入する。さらに同面から、コレクタ層形成のために、ｐ型不純物であるボロン（Ｂ）を１×１０１３〜１×１０１５／ｃｍ２のドーズ量、加速電圧２０ＫｅＶ〜１００ＫｅＶでイオン注入する。その後、加熱炉で３５０〜５００℃のアニール処理をおこない、ｎ＋ＦＳ層１９およびｐ＋コレクタ層２０を形成する。加熱炉によるアニールに換えて、レーザーアニールを行なってもよい。ついで、前記コレクタ層２０の表面に、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）および金（Ａｕ）など、必要に応じて複層にした金属層を併せて約２μｍ厚に蒸着し、コレクタ電極２１を形成する。
【００１４】
図１に本発明にかかるウェハキャリアの斜視図、図２にウェハの挿入方向から見た前記ウェハキャリアの正面図を示し、下記表１にウェハ厚と反り量の関係を示す。本発明では、以下ウェハの反り量とは、反りウェハの凹部側を上面にして平面台に乗せ、この台面と、前記ウェハ上部に接する、前記台面に平行な面との間の距離とする。この表１では、縦軸に反り量（ｍｍ）、横軸に６インチシリコンウェハの厚さ（μｍ）をとり、前述したように、一方の主面側にトレンチ型ＭＯＳ構造を形成した後に、ウェハをバックグラインドにより減厚した後のウェハ厚と反り量との関係を◇印でプロットして示し、さらにコレクタ電極を形成した後のウェハ厚と反り量との関係を▽印でプロットして示す。この表１によれば、バックグラインド装置により、６インチウェハを８０μｍに減厚加工した時、ウェハの反り量は約４ｍｍ発生することが分かる。さらに、グラインド面側のコレクタ層面に前述のような複層金属からなる電極を形成すると、金属膜による応力により反り量は約１０ｍｍ程度発生することが分かる。
【００１５】
従来の６インチウェハキャリアに前述のような反りウェハを収納しようとすると、ウェハ収納部を区切るフィンのピッチは前述のように４．７６ｍｍであるので、フィンの厚さ約２ｍｍを引いた寸法約２．５ｍｍがウェハ収納可能空間となり、前記反りウェハの反りの程度の方が大きいので、そのままでは、収納および取り出し作業を繰り返すと、反りウェハは前記キャリアのフィンに衝突もしくは接触し破損する確率が大きくなる。このような反りが非常に大きいウェハにおいて、本発明にかかるウェハキャリアの収納部内を複数枚のウェハを収納するように区切るフィンのピッチは前記標準ピッチ（４．７６ｍｍ）に対してトリプルピッチの１４ｍｍ程度（ウェハ収納可能空間は約１２ｍｍ）にするのが望ましく、確実に薄ウェハの破損が防止できる。また、６インチ１２０μｍの場合では、裏面電極を形成してもウェハ反り量は約５ｍｍ程度であり、この場合に適用するウェハキャリアは２倍ピッチの約９．５ｍｍ程度（ウェハ収納空間は約７．５ｍｍ程度）が生産性などから望ましい。
【００１６】
【表１】
2005005428.tif 000003
また、上記のような反り量が非常に大きいウェハを図２、図３に示す本発明にかかるウェハキャリアに出し入れする場合、前述のようなウェハ収納部内のフィンの間隔だけでなく、図２の正面図に示すように最上のウェハ収納部のから上部補強板３もしくは上部シャフト３までの距離Ｂと、最下のウェハ収納部から下部補強版５もしくは下部シャフト５までの距離Ａについても考慮する必要がある。従来のウェハキャリアでは前記距離Ａ、Ｂに相当する間隔はそれぞれ３ｍｍ程度からしかなく、特に反りウェハをロボットハンドを使って出し入れする際に、補強版５もしくはシャフト５に反りウェハもしくはロボットハンドが衝突・接触し破損する確率が高いということが問題であった。そこで、ウェハ収納部内のフィン間隔と同じように、前記距離Ａ、Ｂを、例えば１５ｍｍ以上というように広くすることが望ましい。この距離は上下一ヶ所づつしかないため、ウェハキャリア全長は、フィンの全間隔をすべて大きく広げるより長くなる影響が少ないため、広めにとって固定することを推奨する。
【００１７】
また、前記距離Ａ、Ｂをそれぞれ同距離にすることで、ウェハ表面側の処理後に裏面側の処理を行なう場合などにウェハを移載することなく、ウェハキャリアを反転させるだけで処理が可能となるので好ましい。
また、ウェハキャリアのフィンの張り出し長さＣ（図２）を従来より長くすることで、薄ウェハ自身の自重によるたわみを緩和させることが可能になる。前記たわみはウェハをウェハ円周辺のみで支持したときの自重により増加した反り量とする。従来ウェハキャリアのフィン長さは１０ｍｍであるため、本発明におけるウェハのように薄ウェハでは、それを超える寸法が好ましく、かつ３０ｍｍ以下としたのは、半導体製造装置のロボットハンドやベルト搬送機構から制限されるものである。
【００１８】
また、ウェハ収納部にウェハを収納、保持するための構造で、特に、ウェハ円周部と接触する部分の内面形状を、ウェハ円周の半径と略同一となるように湾曲させた形状にすることで、局部的なウェハエッジでウェハを支持すること（点接触）を避け、また、ウェハキャリアへのウェハ刺さりを防止した。この湾曲した形状の曲率半径はウェハ径の二分の一がよいが、ウェハ直径のバラツキを考慮すると、（ウェハ径＋５ｍｍ）乃至ウェハ径の二分の一とすることが望ましい。
【００１９】
【発明の効果】
本発明によれば、６インチ以下のシリコンウェハで厚さ１５０μｍ以下の複数枚を並べて入れるウェハ収納部を備え、ウェハを保持、保管、運搬する際に、前記ウェハ収納部内の保持間隔が、８ｍｍ以上であって前記ウェハ厚との間に所定の関係を有するウェハキャリアを用いるウェハの処理方法としたので、６インチシリコンウェハであって、５０〜１５０μｍの厚さのウェハを処理する場合にも、ウェハの欠け、割れを少なくできるウェハ処理方法を提供できる。
【図面の簡単な説明】
【図１】本発明にかかるウェハキャリアの斜視図
【図２】ウェハ挿入方向から見た本発明にかかるウェハキャリアの正面図
【図３】本発明にかかる半導体装置の一実施例を示す断面図
【符号の説明】
１    ウェハキャリア
２    最上段ウェハ収納部
３    上部補強版（上部シャフト）
４    最下段ウェハ収納部
５    下部補強版（下部シャフト）
６    ウェハ収納部内湾曲部
７    フィン
８    ６インチウェハ
Ａ    最下のウェハ収納部から下部シャフト５までの距離
Ｂ    最上のウェハ収納部から上部シャフト３までの距離。
【図１】
2005005428.tif 000004
【図２】
2005005428.tif 000005
【図３】
2005005428.tif 000006