(57)【要約】【課題】  キャパシタへの水素の拡散防止機能を有する効果的な構造を実現することが可能な半導体装置を提供する。【解決手段】  半導体基板１００と、半導体基板上に設けられた絶縁領域２０と、絶縁領域の上方に設けられた第１のキャパシタ３１と、絶縁領域の上方に設けられ、第１のキャパシタに隣接する第２のキャパシタ３２と、第１及び第２のキャパシタへの水素の拡散を防止するものであって、絶縁領域と第１のキャパシタとの間及び絶縁領域と第２のキャパシタとの間に介在した第１の部分を有し、第１のキャパシタの下部電極と第２のキャパシタの下部電極とを接続する導電性水素バリア膜１１４と、を備える。【選択図】      図４
2005332865.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられた絶縁領域と、
前記絶縁領域の上方に設けられた第１のキャパシタと、
前記絶縁領域の上方に設けられ、前記第１のキャパシタに隣接する第２のキャパシタと、
前記第１及び第２のキャパシタへの水素の拡散を防止するものであって、前記絶縁領域と前記第１のキャパシタとの間及び前記絶縁領域と前記第２のキャパシタとの間に介在した第１の部分を有し、前記第１のキャパシタの下部電極と前記第２のキャパシタの下部電極とを接続する導電性水素バリア膜と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記導電性水素バリア膜は、前記絶縁領域と前記第１のキャパシタとの間及び前記絶縁領域と前記第２のキャパシタとの間に介在しない第２の部分を有し、前記第２の部分は前記第１の部分よりも薄い
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１及び第２のキャパシタへの水素の拡散を防止するものであって、前記第１のキャパシタ、前記第２のキャパシタ及び前記導電性水素バリア膜の第２の部分を覆う絶縁性水素バリア膜をさらに備えた
ことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記絶縁領域には、前記導電性水素バリア膜に接続されたプラグが含まれる
ことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記導電性水素バリア膜は、酸素の拡散を防止する酸素バリア性を有する
ことを特徴とする請求項１又は４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタを有する半導体装置に関する。
【背景技術】
【０００２】
近年、キャパシタの誘電体膜に強誘電体膜を用いた強誘電体メモリ、すなわち（ＦｅＲＡＭ：Ferroelectric Random Access Memory）の開発が進められている。
【０００３】
強誘電体キャパシタの作製に際しては、ＲＩＥ（reactive ion etching）によるキャパシタの加工工程、ＣＶＤ（chemical vapor deposition）による層間絶縁膜の堆積工程、ＲＩＥによるコンタクトホールの形成工程等、還元性雰囲気での各種の処理が行われる。したがって、キャパシタ絶縁膜（誘電体膜）の還元を防止するため、還元性雰囲気に含まれる水素のキャパシタへの拡散を防止することが重要である。
【０００４】
そこで、キャパシタを水素バリア膜で覆うことで、キャパシタへの水素の拡散を防止するようにしている。例えば、特許文献１では、キャパシタの下部電極の直下にＴｉＡｌＮ等の水素バリア膜を設けるとともに、キャパシタの上面及び側面をアルミニウム酸化物等の水素バリア膜で覆っている。これにより、各キャパシタは個別に水素バリア膜で覆われることになる。
【０００５】
しかしながら、特許文献１では、個々のキャパシタに対する拡散防止対策が提案されているだけである。強誘電体メモリでは、回路的に関連した二つのキャパシタが隣接して配置されている場合があり、このような場合には、上述した従来技術を用いても最適化された構造を得ることは困難である。したがって、隣接した二つのキャパシタに対して、水素の拡散防止機能を有する最適化された構造をどのようにして実現するかは、重要な課題である。
【特許文献１】特開平１１−５４７１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、キャパシタへの水素の拡散防止機能を有する効果的な構造を実現することが可能な半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明の一視点に係る半導体装置は、半導体基板と、前記半導体基板上に設けられた絶縁領域と、前記絶縁領域の上方に設けられた第１のキャパシタと、前記絶縁領域の上方に設けられ、前記第１のキャパシタに隣接する第２のキャパシタと、前記第１及び第２のキャパシタへの水素の拡散を防止するものであって、前記絶縁領域と前記第１のキャパシタとの間及び前記絶縁領域と前記第２のキャパシタとの間に介在した第１の部分を有し、前記第１のキャパシタの下部電極と前記第２のキャパシタの下部電極とを接続する導電性水素バリア膜と、を備える。
【発明の効果】
【０００８】
本発明によれば、導電性水素バリア膜によって、水素の拡散を防止できるとともに、隣接するキャパシタを接続することができるため、構造の簡単化及び製造工程の簡単化をはかることができ、キャパシタへの水素の拡散防止機能を有する効果的な構造を実現することが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を図面を参照して説明する。図１〜図４は、本発明の実施形態に係る半導体装置の製造工程例を模式的に示した断面図である。
【００１０】
まず、図４を参照して、本発明の実施形態に係る半導体装置（強誘電体メモリ）の構成を説明する。
【００１１】
ｐ型シリコン基板（半導体基板）１００の表面領域には、素子分離領域（図示せず）及びＭＩＳトランジスタ１０が形成されている。このＭＩＳトランジスタ１０は、ゲート絶縁膜１０２と、ポリシリコン膜１０４及びタングステンシリサイド膜１０５で形成されたゲート電極（ワード線）と、ゲートキャップ膜１０６と、ゲート側壁膜１０３と、ソース／ドレイン拡散層１０１とによって形成されている。
【００１２】
シリコン基板１００上には、層間絶縁膜１０７、ポリシリコンプラグ１０８、層間絶縁膜１０９、層間絶縁膜１１０、バリアメタル膜１１１及びタングステン（Ｗ）プラグ１１２を含む絶縁領域２０が形成されている。すなわち、ＭＩＳトランジスタ１０は、層間絶縁膜１０７によって覆われており、層間絶縁膜１０７を貫通するコンタクトホール内には、ソース／ドレイン拡散層１０１の一方に接続されたポリシリコンプラグ１０８が形成されている。層間絶縁膜１０７上には層間絶縁膜１０９及び１１０が形成されており、層間絶縁膜１０９及び１１０を貫通するコンタクトホール内には、バリアメタル膜１１１及びタングステンプラグ１１２が形成されている。
【００１３】
層間絶縁膜１１０上には層間絶縁膜１１３が形成されている。層間絶縁膜１１３には溝が形成されており、この溝は導電性水素バリア膜１１４で埋められている。導電性水素バリア膜１１４は、キャパシタ３１及び３２への水素の拡散を防止するものであり、例えば層間絶縁膜に用いられるシリコン酸化膜よりも水素に対するバリア性が高い。この導電性水素バリア膜１１４には、チタン、アルミニウム及び窒素を含有する膜（ＴｉＡｌＮ膜）が用いられる。導電性水素バリア膜１１４は配線としての機能も有しており、導電性水素バリア膜１１４によってキャパシタ３１の下部電極１１５とキャパシタ３２の下部電極１１５とが接続されている。また、導電性水素バリア膜１１４は、タングステンプラグ１１２及びポリシリコンプラグ１０８を介してソース／ドレイン拡散層１０１に電気的に接続されている。導電性水素バリア膜１１４は、酸素の拡散を防止する酸素バリア性も有しており、タングステンプラグ１１２の酸化を防止することができる。
【００１４】
導電性水素バリア膜１１４上には、キャパシタの下部電極１１５、キャパシタの誘電体膜１１６及びキャパシタの上部電極１１７が順次形成されており、これらの下部電極１１５、誘電体膜１１６及び上部電極１１７によって強誘電体キャパシタ（キャパシタ３１及び３２）が形成されている。下部電極１１５には、Ｉｒ膜、ＩｒＯ2 膜、Ｐｔ膜、Ｔｉ膜及びＳｒＲｕＯ3 膜（ＳＲＯ膜）が順次積層された積層膜が用いられる。誘電体膜１１６には、Ｐｂ(ＺｒxＴｉ1-x )Ｏ3 膜（ＰＺＴ膜）が用いられる。上部電極１１７には、ＳＲＯ膜及びＰｔ膜が順次積層された積層膜が用いられる。
【００１５】
キャパシタ３１及び３２の上部電極１１７上には、アルミニウム酸化物（Ａｌ2Ｏ3：アルミナ）膜１１８及びシリコン酸化膜（ＴＥＯＳ膜）１１９が形成されている。これらのアルミニウム酸化物膜１１８及びシリコン酸化膜１１９は、上部電極１１７、誘電体膜１１６及び下部電極１１５をＲＩＥによって加工する際のマスクとして用いられる。
【００１６】
上部電極１１７及び誘電体膜１１６及び下部電極１１５をＲＩＥによってエッチングする際に、導電性水素バリア膜１１４の露出した部分もある程度エッチングする。その結果、導電性水素バリア膜１１４では、絶縁領域２０とキャパシタ３１との間及び絶縁領域２０とキャパシタ３２との間に介在しない部分（第２の部分）の厚さは、絶縁領域２０とキャパシタ３１との間及び絶縁領域２０とキャパシタ３２との間に介在した部分（第１の部分）の厚さよりも薄くなる。例えば、第２の部分の厚さは、第１の部分の厚さの１／３から１／２程度とすることが望ましい。
【００１７】
上述した構造は、絶縁性水素バリア膜１２０によって覆われている。絶縁性水素バリア膜１２０は、キャパシタ３１及び３２への水素の拡散を防止するものであり、例えば層間絶縁膜に用いられるシリコン酸化膜よりも水素に対するバリア性が高い。この絶縁性水素バリア膜１２０には、アルミニウム酸化物（Ａｌ2Ｏ3：アルミナ）膜が用いられる。絶縁性水素バリア膜１２０及び上述した導電性水素バリア膜１１４により、キャパシタ３１及びキャパシタ３２の周囲が覆われており、キャパシタ３１及びキャパシタ３２への水素の拡散が防止される。
【００１８】
絶縁性水素バリア膜１２０の周囲には、層間絶縁膜１２１が形成されている。また、アルミニウム酸化物膜１１８、シリコン酸化膜１１９、絶縁性水素バリア膜１２０及び層間絶縁膜１２１を貫通するヴィアホール内には、上部電極１１７に接続されたヴィアプラグ１２２が形成されている。さらに、ヴィアプラグ１２２には配線１２３が接続されている。これらのヴィアプラグ１２２及び配線１２３には、アルミニウム或いはタングステンが用いられる。
【００１９】
以上述べたように、本実施形態によれば、導電性水素バリア膜１１４が、キャパシタ３１及びキャパシタ３２への水素の拡散を防止する拡散防止機能及び、キャパシタ３１及びキャパシタ３２の下部電極１１５どうしを接続する配線機能を有している。このように、導電性水素バリア膜１１４が、水素拡散防止機能及び配線機能の両者を有しているため、水素バリア膜と配線を別々に設ける必要がない。したがって、構造の簡単化及び製造工程の簡単化をはかることができ、隣接するキャパシタ３１及び３２への水素の拡散防止機能を有する効果的な構造を実現することが可能となる。
【００２０】
また、本実施形態の導電性水素バリア膜１１４は、絶縁領域２０とキャパシタ３１及び３２との間に介在しない部分（第２の部分）の厚さが、絶縁領域２０とキャパシタ３１及び３２との間に介在した部分（第１の部分）の厚さよりも薄くなっている。仮に、第１の部分と第２の部分との厚さが等しいとすると、導電性水素バリア膜１１４と下部電極１１５との境界が、導電性水素バリア膜１１４と絶縁性水素バリア膜１２０との境界に一致することになる。一般に境界では拡散が大きく進行するため、境界に沿って水素が容易に拡散し、拡散した水素が下部電極１１５を通して誘電体膜１１６に容易に侵入する。その結果、キャパシタの特性を劣化させることになる。本実施形態では、第２の部分の厚さが第１の部分の厚さよりも薄くなっているため、導電性水素バリア膜１１４とキャパシタの下部電極１１５との境界は、絶縁性水素バリア膜１２０によって確実に覆われており、キャパシタへの水素の拡散を効果的に防止することができる。
【００２１】
また、本実施形態では、導電性水素バリア膜１１４が酸素の拡散を防止する酸素バリア性も有しているため、タングステンプラグ１１２の酸化を防止することができる。タングステンプラグ１１２が酸化されると、トランジスタ１０とキャパシタ３１及び３２との電気的的な接続が悪化し、正常な動作が妨げられるおそれがある。本実施形態によれば、導電性水素バリア膜１１４によってタングステンプラグ１１２の酸化を効果的に防止することが可能である。
【００２２】
次に、図１〜図４を参照して、本実施形態に係る半導体装置（強誘電体メモリ）の製造方法を説明する。
【００２３】
まず、図１に示すように、シリコン基板１００の表面に溝を形成し、この溝をシリコン酸化膜で埋めてＳＴＩ型の素子分離領域（図示せず）を形成する。続いて、スイッチ動作を行うためのＭＩＳトランジスタを以下のようにして形成する。まず、熱酸化により全面に厚さ６ｎｍ程度のシリコン酸化膜（ゲート絶縁膜１０２）を形成する。続いて、砒素をドープしたポリシリコン膜１０４、タングステンシリサイド（ＷＳｉx ）膜１０５及びシリコン窒化膜（ゲートキャップ膜）１０６を、順次形成する。その後、ポリシリコン膜１０４、タングステンシリサイド膜１０５及びシリコン窒化膜１０６を、通常の光リソグラフィ法及びＲＩＥ法によって加工し、ゲート電極を形成する。さらに、シリコン窒化膜を堆積し、このシリコン窒化膜をＲＩＥによって加工し、ゲート電極の側壁にゲート側壁膜１０３を形成する。なお、詳細な説明は省略するが、本工程において、イオン注入法等によってソース／ドレイン拡散層１０１も形成される。
【００２４】
次に、全面に層間絶縁膜１０７としてＣＶＤ酸化膜を堆積し、さらにＣＭＰ（chemical mechanical polishing）法によってＣＶＤ酸化膜を平坦化する。続いて、ソース／ドレイン拡散層１０１に達するコンタクトホールを層間絶縁膜１０７に形成する。続いて、ＣＶＤ法によりｎ+ ポリシリコン膜を全面に堆積し、さらにＣＭＰ法によってコンタクトホール外のｎ+ ポリシリコン膜を除去する。これにより、コンタクトホール内にｎ+ ポリシリコン膜で形成されたポリシリコンプラグ１０８が形成される。その後、全面に層間絶縁膜１０９としてＣＶＤ酸化膜を堆積し、さらに層間絶縁膜１１０としてＣＶＤ窒化膜を堆積する。続いて、コンタクトホールを層間絶縁膜１０９及び１１０に形成する。さらに、このコンタクトホール内に、バリアメタル膜１１１及びタングステンプラグ１１２を形成する。
【００２５】
次に、全面に層間絶縁膜１１３としてＣＶＤ酸化膜を堆積し、光リソグラフィ及びＲＩＥによって層間絶縁膜１１３に溝を形成する。このとき、シリコン窒化膜で形成された層間絶縁膜１１０がエッチングストッパとして機能する。続いて、全面にスパッタリング法によって、ＴｉＡｌＮ膜（導電性水素バリア膜１１４）を堆積する。
【００２６】
次に、図２に示すように、ＣＭＰによって溝外のＴｉＡｌＮ膜１１４を除去し、溝内にＴｉＡｌＮ膜１１４を残す。これにより、ＴｉＡｌＮ膜１１４（導電性水素バリア膜）で形成された配線が溝内に形成される。
【００２７】
次に、キャパシタの下部電極膜１１５として、Ｉｒ膜、ＩｒＯ2 膜、Ｐｔ膜、Ｔｉ膜及びＳｒＲｕＯ3 膜（ＳＲＯ膜）を順次形成する。続いて、キャパシタの誘電体膜（強誘電体膜）１１６として、Ｐｂ(ＺｒxＴｉ1-x )Ｏ3 膜（ＰＺＴ膜）を形成する。さらに、キャパシタの上部電極膜１１７として、ＳＲＯ膜及びＰｔ膜を順次形成する。これらの下部電極膜１１５、誘電体膜１１６及び上部電極膜１１７の形成には、スパッタリング法、ＣＶＤ法或いはゾル・ゲル法が用いられる。なお、ＰＺＴ膜に対しては、酸素雰囲気中でのＲＴＡ（rapid thermal annealing）によって結晶化を行うことが好ましい。その後、アルミニウム酸化物膜１１８及びシリコン酸化膜１１９を順次形成する。これらのアルミニウム酸化物膜１１８及びシリコン酸化膜１１９は、上部電極膜１１７、誘電体膜１１６及び下部電極膜１１５をＲＩＥによって加工する際のハードマスクとして用いられる。
【００２８】
次に、図３に示すように、光リソグラフィ及びＲＩＥによってアルミニウム酸化物膜１１８及びシリコン酸化膜１１９をパターンニングする。続いて、パターニングされたアルミニウム酸化物膜１１８及びシリコン酸化膜１１９をハードマスクとして用い、上部電極膜２１７、誘電体膜２１６及び下部電極膜２１５をＲＩＥによってパターニングする。このパターニング工程において、導電性水素バリア膜１１４の露出した部分もある程度エッチングして薄くする。
【００２９】
その後、絶縁性水素バリア膜１２０としてアルミニウム酸化物（Ａｌ2Ｏ3：アルミナ）膜を形成し、絶縁性水素バリア膜１２０によってキャパシタ構造を覆う。このアルミニウム酸化物膜１２０の形成には、ＡＬＤ（atomic layer deposition）法が用いられる。ＡＬＤ法によってアルミニウム酸化物膜を堆積することにより、水素バリア性に優れた絶縁性水素バリア膜１２０を形成することが可能である。
【００３０】
次に、図４に示すように、層間絶縁膜１２１としてＣＶＤ酸化膜を全面に堆積する。続いて、キャパシタ加工時にＰＺＴ膜１１４に生じたダメージを除去するために、酸素雰囲気下で熱処理を行う。さらに、ＣＭＰによって層間絶縁膜１２１の平坦化を行う。その後、光リソグラフィとＲＩＥによってヴィアホール及び配線溝を形成する。続いて、バリメタル膜（例えばＴｉＮとＴｉの積層構造）及びアルミニウム（又はタングステン膜）を堆積し、さらにＣＭＰによって平坦化処理を行うことで、ヴィアホール及び配線溝内にヴィアプラグ１２２及び配線１２３を形成する。
【００３１】
その後の工程は図示しないが、ドライブ線及びビット線の形成工程、さらに上層メタル配線の形成工程等を行う。
【００３２】
以上のようにして、図４に示すように、導電性水素バリア膜１１４及び絶縁性水素バリア膜１２０によってキャパシタ３１及び３２が囲まれた構造を有する強誘電体メモリが得られる。
【００３３】
なお、上述した実施形態では、導電性水素バリア膜１１４としてチタン、アルミニウム及び窒素を含有する膜（ＴｉＡｌＮ膜）を用いたが、チタン、シリコン及び窒素を含有する膜（ＴｉＳｉＮ膜）、タンタル、アルミニウム及び窒素を含有する膜（ＴａＡｌＮ膜）、或いはタンタル、シリコン及び窒素を含有する膜（ＴａＳｉＮ膜）を用いてもよい。一般的には、導電性水素バリア膜１１４は、所定の金属元素（特にＴｉ或いはＴａ）及び窒素を含有することが好ましい。
【００３４】
また、上述した実施形態では、キャパシタ３１及び３２の誘電体膜１１６としてＰｂ(ＺｒxＴｉ1-x )Ｏ3 膜（ＰＺＴ膜）を用いたが、ＳＢＴ膜（ＳｒＢｉ2Ｔａ2Ｏ9 膜）等を用いてもよい。一般的には、誘電体膜１１６は、金属酸化物で形成された強誘電体膜を含むことが好ましい。
【００３５】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態に係る半導体装置の製造工程例を模式的に示した断面図である。
【図２】本発明の実施形態に係る半導体装置の製造工程例を模式的に示した断面図である。
【図３】本発明の実施形態に係る半導体装置の製造工程例を模式的に示した断面図である。
【図４】本発明の実施形態に係る半導体装置の製造工程例を模式的に示した断面図である。
【符号の説明】
【００３７】
１０…ＭＩＳトランジスタ      ２０…絶縁領域
３１、３２…キャパシタ
１００…シリコン基板      １０１…ソース／ドレイン拡散層
１０２…ゲート絶縁膜      １０３…ゲート側壁膜
１０４…ポリシリコン膜      １０５…タングステンシリサイド膜
１０６…ゲートキャップ膜
１０７、１０９、１１０、１１３、１２１…層間絶縁膜
１０８…ポリシリコンプラグ      １１１…バリアメタル膜
１１２…タングステンプラグ      １１４…導電性水素バリア膜
１１５…下部電極      １１６…誘電体膜
１１７…上部電極      １１８…アルミニウム酸化物膜
１１９…シリコン酸化膜      １２０…絶縁性水素バリア膜
１２２…ヴィアプラグ      １２３…配線
【図１】
2005332865.tif 000003
【図２】
2005332865.tif 000004
【図３】
2005332865.tif 000005
【図４】
2005332865.tif 000006