(57)【要約】      （修正有）【課題】歩留まりと再現性を向上した半導体受光素子を容易に作製する。【解決手段】本半導体受光素子１によれば、半絶縁性ＧａＡｓ基板２の上面部に、高さの異なる三段階の平坦面が形成されている。また、半絶縁性ＧａＡｓ基板２の中央部に形成された下段面上（凹部）には、ｐ型ＧａＡｓ層３とｉ型ＧａＡｓ層４とｎ型ＧａＡｓ層５が順次積層されている。更に、ｎ型ＧａＡｓ層５と半絶縁性ＧａＡｓ基板２の上段面が為す平坦面上にｎ側オーミック電極６が跨設され、ｐ型ＧａＡｓ層３と半絶縁性ＧａＡｓ基板２の中段面が為す平坦面上にｐ側オーミック電極７が跨設されている。【選択図】  図１
2005005600.tif 000002
【特許請求の範囲】
【請求項１】
夫々高さの異なる上段面、中段面、下段面を上面部に有し、前記下段面が前記上段面と前記中段面との間に形成された半絶縁性基板と、
前記中段面と同等の高さを有する平坦面状に形成された第１上面部と、該第１上面部と同等或いは高位の高さを有する第２上面部とを有し、前記下段面の直上に形成されたｐ型の第１半導体層と、
上面部が前記上段面と同等の高さを有する平坦面状に形成されたｎ型の第２半導体層と、
前記第１半導体層の第２上面部と前記第２半導体層の下面部との間に形成され、前記第１半導体層及び前記第２半導体層よりもキャリア濃度の低い第３半導体層と、
前記第１半導体層の第１上面部と前記半絶縁性基板の中段面上に跨設された第１電極と、
前記第２半導体層の上面部と前記半絶縁性基板の上段面上に跨設された第２電極と
を備えたことを特徴とする半導体受光素子。
【請求項２】
前記第２半導体層と前記第３半導体層との間に形成され、前記第３半導体層よりもエネルギーバンドギャップの大きい第４半導体層
を更に備えたことを特徴とする請求項１に記載の半導体受光素子。
【請求項３】
前記半絶縁性基板は半絶縁性ＧａＡｓにより形成され、
前記第１半導体層はｐ型ＧａＡｓにより形成され、
前記第２半導体層はｎ型ＧａＡｓにより形成され、
前記第３半導体層はｉ型ＧａＡｓにより形成され、
前記第４半導体層はｉ型若しくはｎ型のＡｌＧａＡｓにより形成されることを特徴とする請求項１又は２に記載の半導体受光素子。
【請求項４】
前記半絶縁性基板は半絶縁性ＩｎＰにより形成され、
前記第１半導体層はｐ型ＩｎｘＧａ１−ｘＡｓｙＰｙ−１（０≦ｘ≦１，０≦ｙ≦１）により形成され、
前記第２半導体層はｎ型ＩｎｘＧａ１−ｘＡｓｙＰｙ−１（０≦ｘ≦１，０≦ｙ≦１）により形成され、
前記第３半導体層はｉ型ＩｎＧａＡｓにより形成されることを特徴とする請求項１に記載の半導体受光素子。
【請求項５】
前記半絶縁性基板は半絶縁性ＩｎＰにより形成され、
前記第１半導体層はｐ型ＩｎＡｌＡｓにより形成され、
前記第２半導体層はｎ型ＩｎＡｌＡｓにより形成され、
前記第３半導体層はｉ型ＩｎＧａＡｓにより形成されることを特徴とする請求項１に記載の半導体受光素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体受光素子に関する。
【０００２】
【従来の技術】
従来、フォトダイオード（ＰＤ）やアバランシェ・フォトダイオード（ＡＰＤ）等の光電変換素子は、高濃度のｐ型又はｎ型半導体基板上に、結晶成長法や不純物拡散法等によりｐｎ接合された半導体層を形成して作製されている。また、近年では、高受光感度及び高速応答性の観点から、電極と電気的接続する為のボンディングパッドを含む電極を半絶縁性基板上に配設した半導体受光素子が開発、実用化されている。
【０００３】
例えば、特開昭６３−２８５９７１号公報（文献１）においては、特性の異なる２種類の半導体層を半絶縁性基板の同一平面上に露出させて、平坦面上への電極配置を可能とした半導体受光装置が開示されている。この様な半導体受光装置は、低容量化の観点から有用であったが、製造過程において半絶縁性基板平面部に深度差の僅少な２段階の窪み部分を形成する上に、当該窪み部分に積層された半導体層と、フォトレジストなどの特性の異なる物質とを、ほぼ等速度でエッチバックするという特殊な技術が必要であった。
【０００４】
上術の様な問題点を改善する為の技術として、半絶縁性基板の平面上にメサ状に結晶成長された２種類の半導体層を有し、該半導体層の露出部分に電極を配設した半導体受光素子が開示されている。この様な半導体受光素子は、例えば特開平２−１０５５８４号公報（文献２）に従来例として開示されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、文献２に記載された技術においては、半導体受光素子の半絶縁性基板の形状加工及び特殊なエッチング技術を必要としない反面、半絶縁性基板平面部と半導体層との間に層厚分の急峻な段差が生じる。この様な段差部分に電極配線を施すのは、被覆性の劣化に伴う断線や絶縁不良の原因となるのみならず、煩雑かつ困難なプロセスを要する。その結果、作製された半導体受光素子の歩留まりや再現性が低下し、製品としての信頼性が低下する等の問題があった。
【０００６】
そこで、本発明は、上述の事情に鑑みてなされたものであり、歩留まりと再現性を向上した半導体受光素子を容易に作製することを目的とする。
【０００７】
【課題を解決するための手段】
上記課題を達成するために、夫々高さの異なる上段面、中段面、下段面を上面部に有し、前記下段面が前記上段面と前記中段面との間に形成された半絶縁性基板と、前記中段面と同等の高さを有する平坦面状に形成された第１上面部と、該第１上面部と同等或いは高位の高さを有する第２上面部とを有し、前記下段面の直上に形成されたｐ型の第１半導体層と、上面部が前記上段面と同等の高さを有する平坦面状に形成されたｎ型の第２半導体層と、前記第１半導体層の第２上面部と前記第２半導体層の下面部との間に形成され、前記第１半導体層及び前記第２半導体層よりもキャリア濃度の低い第３半導体層と、前記第１半導体層の第１上面部と前記半絶縁性基板の中段面上に跨設された第１電極と、前記第２半導体層の上面部と前記半絶縁性基板の上段面上に跨設された第２電極とを備える。
【０００８】
上記構成を有する半導体受光素子によれば、ｐ型の第１半導体層の一部分が半絶縁性基板の中段面と平坦な面を為し、ｎ型の第２半導体層が半絶縁性基板の上段面と平坦な面を為す構造となる。したがって、各半導体層に接触する電極を共に平坦面上に配設することができる。その結果、段差部分を跨いで電極を設置する場合と比較して、断線及び絶縁不良の恐れの少ない半導体受光素子の提供が可能となる。
【０００９】
また、本発明に係る半導体受光素子とは半導体層の積層順序を逆にした場合、すなわち、ｐ型の半導体層を上層として、ｎ型の半導体層を下層として構成した場合には、半導体受光素子が正常に動作しないことが懸念される。これは、ｎ型の半導体層がｐ型の半導体層よりも高抵抗になることが原因であると推測される。この点、本発明に係る半導体受光素子では、ｐ型の半導体層を下層に、ｎ型の半導体層を上層に用いることで、動作領域であるメサ部分に外部電圧源から十分なバイアス電界を供給することが可能となり、かかる懸念は解消される。
【００１０】
更に、ｐ型の第１半導体層とｎ型の第２半導体層との間に、第１半導体層及び第２半導体層のキャリア濃度と比較して低いキャリア濃度の第３半導体層を形成することで、第３半導体層を光吸収層とする半導体受光素子を構成できる。この場合に、第３半導体層を入射光の波長で決まる光吸収長に対して最適な厚さに設定すれば、光吸収効率の高い半導体受光素子を構成できる。
【００１１】
本発明に係る半導体受光素子において好ましくは、前記第２半導体層と前記第３半導体層との間に形成され、前記第３半導体層よりもエネルギーバンドギャップの大きい第４半導体層を更に備える。
【００１２】
この様な構造によれば、ｎ型の第２半導体層の開口部に入射する光は、その一部がｎ型の第２半導体層に吸収されることなく、第４半導体層を透過して、第３半導体層に到達する。第４半導体層は、第３半導体層よりもエネルギーバンドギャップが大きいため、窓層として機能する。したがって、半導体受光素子の受光感度が向上する。また、ｎ型の第２半導体層を厚く形成した場合における受光感度の低下を抑制することができる。
【００１３】
本発明に係る半導体受光素子においては、例えば、前記半絶縁性基板は半絶縁性ＧａＡｓにより形成され、前記第１半導体層はｐ型ＧａＡｓにより形成され、前記第２半導体層はｎ型ＧａＡｓにより形成され、前記第３半導体層はｉ型（アンドープ）ＧａＡｓにより形成され、前記第４半導体層はｉ型（アンドープ）若しくはｎ型のＡｌＧａＡｓにより形成される。
【００１４】
本発明に係る半導体受光素子においては、例えば、前記半絶縁性基板は半絶縁性ＩｎＰにより形成され、前記第１半導体層はｐ型ＩｎｘＧａ１−ｘＡｓｙＰｙ−１（０≦ｘ≦１，０≦ｙ≦１）により形成され、前記第２半導体層はｎ型ＩｎｘＧａ１−ｘＡｓｙＰｙ−１（０≦ｘ≦１，０≦ｙ≦１）により形成され、前記第３半導体層はｉ型（アンドープ）ＩｎＧａＡｓにより形成される。ＩｎｘＧａ１−ｘＡｓｙＰｙ−１は、混晶比ｘ及びｙを選ぶことにより、ＩｎＧａＡｓよりもエネルギーバンドギャップを大きくできることから、本発明によれば、第２半導体層は窓層として機能させることができる。また、光が下側から入射される場合には、半絶縁性ＩｎＰと共に、第１半導体層が窓層として機能する。これにより、半導体受光素子の受光感度が向上する。
【００１５】
本発明に係る半導体受光素子においては、例えば、前記半絶縁性基板は半絶縁性ＩｎＰにより形成され、前記第１半導体層はｐ型ＩｎＡｌＡｓにより形成され、前記第２半導体層はｎ型ＩｎＡｌＡｓにより形成され、前記第３半導体層はｉ型（アンドープ）ＩｎＧａＡｓにより形成される。ＩｎＡｌＡｓは、ＩｎＧａＡｓよりもエネルギーバンドギャップが大きいことから、本発明によれば、第２半導体層は窓層として機能する。また、光が下側から入射される場合には、半絶縁性ＩｎＰと共に、第１半導体層が窓層として機能する。これにより、半導体受光素子の受光感度が向上する。
【００１６】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る半導体受光素子の好適な実施形態について詳細に説明する。なお、以下の説明において、同一又は相当する要素には、同一の符号を付し、重複する説明は省略する。また、図面の形状比率は、説明のものと必ずしも一致するものではない。
【００１７】
（第１の実施形態）
図１（ａ）及び図１（ｂ）は、本発明の第１実施形態に係る半導体受光素子１を説明するための図であり、図１（ａ）は概略上面図であり、図１（ｂ）は図１（ａ）中の一点鎖線ＡＡ’における概略断面図である。
【００１８】
まず、構成を説明する。図１（ｂ）に示す様に、半絶縁性ＧａＡｓ基板２は、高さの異なる３つの上面部（以下、「上段面」、「中段面」、「下段面」と記す。）を有する。各段面の高さは、上段面、中段面、下段面の順に高く、上段面と中段面との高低差は、１〜５μｍ（好ましくは２．５μｍ）程度である。中段面と下段面との高低差は、０．１〜２μｍ（好ましくは０．５μｍ）程度である。また、各段面は、上段面と中段面が下段面を水平方向に挟む（すなわち、下段面が上段面と中段面の間に存する）様に形成されている。これにより、下段面を底面とし、下段面と上段面との為す段差の一部分及び下段面と中段面との為す段差部分を側壁とする窪み部分が基板中央部に形成されている。この窪み部分における、上段面から下段面までの深さは、１〜７μｍ（好ましくは３μｍ）程度である。
【００１９】
この窪み部分には、０．５〜２μｍ（好ましくは１μｍ）程度の層厚を有し、第１不純物を含むｐ型ＧａＡｓ層３が堆積により満たされている。ｐ型ＧａＡｓ層３のキャリア濃度は、好ましくは、１×１０２０ｃｍ−３以上である。ｐ型ＧａＡｓ層３の上面には、高低差の異なる２つの上面部が存在する。すなわち、基板中段面側に形成されている低い方の上面部（以下、「第１上面部」と記す。）は、中段面と同等の高さである。これにより、後述のｐ側オーミック電極７を平坦面上に設置することができ、段差部分を跨いで設置する場合と比較して被覆性劣化に伴う断線及び絶縁不良が抑止される。
【００２０】
また、基板上段面側に形成されている高い方の上面部（以下、「第２上面部」と記す。）は、中段面より、０．２〜１μｍ（好ましくは０．５μｍ）程度高い。ｐ型ＧａＡｓ層３の第２上面部の直上には、光吸収層としてのｉ型ＧａＡｓ層４が第２上面部を完全に被覆する様に積層されている。ｉ型ＧａＡｓ層４は、０．５〜５μｍ（好ましくは２μｍ）程度の層厚を有する。
【００２１】
更に、ｉ型ＧａＡｓ層４の直上には、０．００５〜０．０５μｍ（好ましくは０．０２μｍ）程度の層厚を有し、第２不純物を含むｎ型ＧａＡｓ層５がｉ型ＧａＡｓ層４の上面を完全に被覆する様に積層されている。ｎ型ＧａＡｓ層５のキャリア濃度は、好ましくは、１×１０１８ｃｍ−３以上である。
【００２２】
各ＧａＡｓ層は、ｐ型ＧａＡｓ層３、ｉ型ＧａＡｓ層４、ｎ型ＧａＡｓ層５の順に堆積され、厚さの合計は、上段面と下段面との高低差である３μｍ程度である。すなわち、ｎ型ＧａＡｓ層５は、半絶縁性ＧａＡｓ基板２の上段面と同等の高さを有する平坦面状に形成されている。この平坦面上に、後述のｎ側オーミック電極６を設置すれば、被覆性を向上することができ、断線や絶縁不良の恐れが少なくなる。
【００２３】
ｉ型ＧａＡｓ層４は、ｐ型ＧａＡｓ層３と比較してキャリア濃度が低く、層厚は、０．５〜５μｍ、好ましくは２μｍ程度であり、光吸収に寄与する空乏領域の厚さを規定している。この層厚を入射光の波長で決まる光吸収長に対して最適な値に設定することにより、受光感度の高い半導体受光素子を実現できる。
【００２４】
一方、各ＧａＡｓ層は、上段面と中段面の高低差により成る段差部分（すなわち、図中崖状の側壁部分）を形成する。該段差部分には、素子の耐圧性を維持すると共にショートを防止する為の絶縁膜９が被覆されている。絶縁膜９は、半絶縁性ＧａＡｓ基板２の上段面と中段面、及びｐ型ＧａＡｓ層３の第１上面部も被覆している。更に、反射防止膜８は、ｎ型ＧａＡｓ層５の上面中央部を被覆する様に形成されている。
【００２５】
ｎ型ＧａＡｓ層５上に反射防止膜８の一部を除去して形成されるｎ側オーミック電極６は、半絶縁性ＧａＡｓ基板２の上段面上に、絶縁膜９を介在して跨設されている。また、ｎ側オーミック電極６は、図１（ａ）に示す様に、半絶縁性ＧａＡｓ基板２の上段面において円形状に形成され、ｎ型ＧａＡｓ層５の上面においては、反射防止膜８の周囲に円環状に形成されている。そして、ｎ型ＧａＡｓ層５上面に形成された反射防止膜８の隙間部分を埋め込む様に、ｎ側オーミック電極６がｎ型ＧａＡｓ層５に電気的に接触している。
【００２６】
ｐ型ＧａＡｓ層３上に絶縁膜９の一部を除去して形成されるｐ側オーミック電極７は、半絶縁性ＧａＡｓ基板２の中段面上に、絶縁膜９を介在して跨設されている。また、ｐ側オーミック電極７は、図１（ａ）に示す様に、各半導体層が積層された領域を挟んでｎ側オーミック電極６と対向する位置（すなわち、半絶縁性ＧａＡｓ基板２の中段面上）に、ｎ側オーミック電極６と略同一半径の円形状に形成されている。一方、ｐ型ＧａＡｓ層３の上面においては、ｐ側オーミック電極７は、ｎ側オーミック電極６と一定の間隙を隔てて環囲する様に形成されている。そして、ｐ型ＧａＡｓ層３上面に形成された絶縁膜９の隙間部分を埋め込む様に、ｐ側オーミック電極７がｐ型ＧａＡｓ層３に電気的に接触している。該接触部分を除き、ｐ側オーミック電極７は、ｐ型ＧａＡｓ層３と電気的に非接触である。
【００２７】
また、ｐ側とｎ側の各オーミック電極は、導電線（図示せず）を介して駆動電源（図示せず）と接続されている。なお、各ＧａＡｓ層により形成された図中崖状の側壁部分には絶縁膜９のみ被覆されており、何れのオーミック電極も当該側壁部分に掛かることなく配設されている。
【００２８】
次に、半導体受光素子１の製造方法について説明する。図２（ａ）及び図２（ｂ）は、本発明の第１実施形態に係る半導体受光素子１の製造工程を示す概略断面図である。先ず、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）等の薄膜成長法によって、半絶縁性ＧａＡｓ基板２上に選択成長用保護膜１０としてシリコン酸化膜を堆積する。次いで、フォトリソグラフィ技術を用いて、選択成長用保護膜１０を選択的にエッチングすることにより半絶縁性ＧａＡｓ基板２の上面一部分を露出させる。続いて、所定の組成比で生成された混合液に浸すことにより、露出された半絶縁性ＧａＡｓ基板２の上面一部分のみを化学エッチングする。その結果、半絶縁性ＧａＡｓ基板２は、図２（ａ）の上面図及び断面図に示す様な形状になる。
【００２９】
次に、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）等の結晶成長法によって、半絶縁性ＧａＡｓ基板２上に、ｐ型ＧａＡｓ層３、ｉ型ＧａＡｓ層４、及びｎ型ＧａＡｓ層５を順次堆積成長させる。この工程において、選択成長用保護膜１０は、基板表面上への結晶成長を防ぎ、各ＧａＡｓ層は半絶縁性ＧａＡｓ基板２の凹部にのみ連続的に成長する。その結果、図２（ｂ）の概略断面図に示す様に、ｐ型、ｉ型、ｎ型の各ＧａＡｓ層が半絶縁性ＧａＡｓ基板２の凹部内に層を為して装填された状態となる。この際、半絶縁性ＧａＡｓ基板２をエッチングする深さと、結晶成長する各ＧａＡｓ層の厚さの合計を等しくすることによって、上面において平坦な形状が得られる。
【００３０】
続いて、選択成長用保護膜１０を除去した後に、フォトリソグラフィ技術を用いて、ｐ型ＧａＡｓ層３の上面一部が露出するまで結晶成長層３、４、５の一部分及び半絶縁性ＧａＡｓ基板２の一部分を選択的にエッチングする。これにより、半絶縁性ＧａＡｓ基板２の凹部を含む領域にクリフ（崖）状の半導体層が形成される。半導体層形成後、プラズマＣＶＤ等の結晶成長法によって、ｎ型ＧａＡｓ層５上にシリコン窒化膜（Ｓｉ３Ｎ４）を堆積して反射防止膜８を生成する。
【００３１】
同様に、半絶縁性ＧａＡｓ基板２にシリコン窒化膜を被着することにより絶縁膜９を表面保護膜として形成すると共に、半導体層の段差部分にシリコン窒化膜を被着することにより絶縁膜９を側壁保護膜として形成する。なお反射防止膜８と絶縁膜９とは各々別々に形成する必要は無く、一回のプラズマＣＶＤ工程で堆積したシリコン窒化膜が、それぞれの形成部位によって反射防止膜若しくは絶縁膜として機能し得るものである。そして、ｐ型ＧａＡｓ層３の露出部分に接触する様にｐ側オーミック電極７を、ｎ型ＧａＡｓ層５の露出部分に接触する様にｎ側オーミック電極６をそれぞれ真空蒸着によって薄膜堆積しパターニングする。その結果、図１（ｂ）に示した断面形状の半導体受光素子１が得られる。
【００３２】
ここで、ＧａＡｓを用いて実際に作製された、半導体受光素子１としてのｐｉｎ型ＰＤ（受光部の直径：４０μｍ、光吸収層の厚さ：２．４μｍ）の特性を示す。図３は、容量−逆電圧特性を示す図である。図３に示す様に、半導体受光素子１においては、逆方向電圧２Ｖにて０．１６ｐＦの低容量な特性が得られている。図４は、光パルスを入力して得られた応答電気出力波形である。図４に示す様に、バイアス電圧２Ｖにおいて、約５０〜６０ｐｓの応答時間が得られている。図５は、同じくバイアス電圧２Ｖにおける周波数特性を示す図である。図５に示す様に、−３ｄＢのカットオフ周波数として約６ＧＨｚが得られている。なお、図５に示されるデータは、測定系によって制限されたものであり、試料本来のカットオフ周波数は、もっと高いものと推測される。
【００３３】
以上説明した様に、第１の実施形態における半導体受光素子１は、エッチングにより形成された半絶縁性ＧａＡｓ基板２の凹部にのみ、三種の半導体層のエピタキシャル成長が施された選択埋め込み型構造のｐｉｎ型ＰＤとして構成される。したがって、ｐ型ＧａＡｓ層３を露出させる工程において、半導体と全く特性の異なるフォトレジストなどの物質を同時に等速度でエッチバックするという特殊な技術を用いることなく、ｐ側、ｎ側双方の配線電極が半絶縁性ＧａＡｓ基板２上に段差無く配設された低容量の半導体受光素子を作製できる。また、配線電極が半絶縁性基板に対して段差の無い平坦面上に配設されるので、被覆性劣化に伴う断線や絶縁不良の恐れの少ない半導体受光素子を製造できる。その結果、歩留まりや再現性を向上した半導体受光素子を簡易且つ低コストに実現可能となる。
【００３４】
通常、ｐｉｎ型ＰＤでは受光部径をいくら小さくしても、ボンディングパッドや配線の容量を小さくできないため、低容量化には限界がある。この点、本実施形態における半導体受光素子１は、受光部以外の構成部分（ボンディングパッドや配線）に起因する容量の増大をほぼ０に抑止することができる。これにより、ＣＲ時定数が小さくなり、高速な応答性が実現される。特に、インピーダンス変換回路などの様な後段の電気信号処理回路に、半導体受光素子１を接続する場合に、当該回路からの入力容量を最小限に抑えることができ、効果的である。
【００３５】
また、本実施形態における半導体受光素子１は、構造がシンプルであり、製造も比較的容易なことから、大量生産にも適している。
更に、本実施形態における半導体受光素子１では、下層の半導体層に接触するオーミック電極は、メサの外周部分に形成されているため、動作領域であるメサの中心部からの距離が長くなり、これに伴う直列抵抗の増加が懸念される。そこで、下層の半導体層（第１半導体層に対応）に、キャリヤ濃度の高いｐ型半導体層（ＧａＡｓ層３）を用いた。これにより、外部電圧源からメサ部分に十分なバイアス電界を供給可能とし、動作の安定化を図る。また、電気信号の外部出力に関する直列抵抗を減少することも可能になる。
上述した様な効果を有する半導体受光素子１の構成は、低容量性が特に要求される高速光通信用の受光素子への適用が有効である。
【００３６】
本実施の形態では、半絶縁性基板、及び各半導体層の組成に使用する半導体としてＧａＡｓを例示したが、これに限らず、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＡｓ等のＩＩＩ−Ｖ族半導体の他に、ＺｎＳ、ＳｉＣ等の化合物半導体など、任意である。更には、Ｓｉ、Ｇｅ等の単元素半導体であってもよい。また、半絶縁性基板及び各半導体層は、異種の半導体がヘテロ接合したものであってもよい。ｎ型半導体に添加する不純物（ドナー）としては、Ｓｅ、Ｓｉ、Ｐ等があり、ｐ型半導体に添加する不純物（アクセプタ）としては、Ｚｎ、Ｍｇ、Ｂ等がある。
【００３７】
以下、図６〜図９を参照して、本発明の変形態様である他の実施形態について説明する。他の実施形態における半導体受光素子に関しても、基本的な構成は第１の実施形態で詳述した半導体受光素子と同様であるので、各構成要素には同一の符合を付しその説明は省略すると共に、第１実施形態との差異について説明する。
【００３８】
（第２の実施形態）
次いで、図６（ａ）及び図６（ｂ）を参照して、本発明の第２実施形態について説明する。図６（ｂ）は、本発明の第２実施形態における半導体受光素子１の概略断面図である。本実施形態は、ｉ型ＧａＡｓ層４とｎ型ＧａＡｓ層５との間に、窓層４０を堆積する点において第１実施形態と相違する。すなわち、半絶縁性ＧａＡｓ基板２の凹部に、ｐ型ＧａＡｓ層３とｉ型ＧａＡｓ層４（光吸収層）を成長させた後にＡｌＧａＡｓ層４０（窓層）を成長させる。その後、ＡｌＧａＡｓ層４０の上層にｎ型ＧａＡｓ層５を成長させる。
【００３９】
各ＧａＡｓ層厚は、例えば凹部の深さが３．５μｍ程度の場合には、ｐ型ＧａＡｓ層３が１μｍ、ｉ型ＧａＡｓ層４が２μｍ、ＡｌＧａＡｓ層４０が０．５μｍ、ｎ型ＧａＡｓ層５が０．０５μｍ程度、が好適である。例えば、ＡｌＧａＡｓ層４０は、ｎ型で、そのキャリア濃度は１×１０１７ｃｍ−３以上であり、また、Ａｌ混晶比は３０％である。
【００４０】
次に、光が入射する部分に当たるｎ型ＧａＡｓ層５をエッチングにより選択的に除去してＡｌＧａＡｓ層４０を露出させる。その後は、第１の実施形態と同様に、ｐ型ＧａＡｓ層３の一部が露出する様に、結晶成長層３，４，５の一部分、及び半絶縁性ＧａＡｓ基板２の一部分をエッチングし、反射防止膜８と絶縁膜９を被着後、ｎ側オーミック電極６とｐ側オーミック電極７を配設する。その結果、半導体受光素子１は、図６（ｂ）の断面図に示す構造になる。この様な構造によれば、入射光はｎ型ＧａＡｓ層５を通らず、近赤外光に対して透明なＡｌＧａＡｓ層４０を通過してｉ型ＧａＡｓ層４に到達する。したがって、ｎ型ＧａＡｓ層５を厚く形成できると共に受光感度を向上できる。
【００４１】
なお、第２の実施形態における半導体受光素子１においては、オーミック電極との接触部分を残してｎ型ＧａＡｓ層５をエッチング除去することにより開口部を形成し、ＡｌＧａＡｓ層４０の表面一部を露出させるものとした。しかしながら、ｎ型ＧａＡｓ層５は、所要の受光感度を維持できる程度に薄く形成されていれば、残してもよい。このように、ｎ型ＧａＡｓ層５に対してエッチングを施さなかった場合における半導体受光素子１の構造を図７（ｂ）に示す。
【００４２】
（第３の実施形態）
図８（ｂ）は、本発明の第３実施形態における半導体受光素子１の概略断面図である。かかる半導体受光素子１は、その組成において、第１の実施形態にて詳述した半導体受光素子と相違する。すなわち、本実施の形態では、半絶縁性基板として特に半絶縁性ＩｎＰ２１を用いる。また、半導体層として下層から順に、１μｍ厚のｐ型ＩｎｘＧａ１−ｘＡｓｙＰｙ−１層３１、２μｍ厚のｉ型ＩｎＧａＡｓ層４１、及び０．０５μｍ厚のｎ型ＩｎｘＧａ１−ｘＡｓｙＰｙ−１層５１を成長させる。ここで、０≦ｘ≦１、０≦ｙ≦１である。この様な組成とすれば、ＩｎｘＧａ１−ｘＡｓｙＰｙ−１は、混晶比ｘ及びｙを選ぶことにより、ＩｎＧａＡｓよりもエネルギーバンドギャップを大きくできることから、窓層として機能させることができる。これにより、半導体受光素子１の受光感度が向上する。
【００４３】
（第４の実施形態）
図９（ｂ）は、本発明の第４実施形態における半導体受光素子１の概略断面図である。かかる半導体受光素子１は、その組成において、第１及び第３の実施形態にて詳述した半導体受光素子と相違する。すなわち、本実施の形態では、半絶縁性基板として半絶縁性ＩｎＰ２１を、ｉ型半導体層としてＩｎＧａＡｓ層４１を用いる点においては、第３の実施形態と同様である。しかしながら、ｐ型半導体層としてＩｎＡｌＡｓ層３２、ｎ型半導体層としてｎ型ＩｎＡｌＡｓ層５２を用いる。この様な組成とすれば、ＩｎＡｌＡｓは、ＩｎＧａＡｓよりもエネルギーバンドギャップが大きいことから、窓層として機能する。これにより、半導体受光素子１の受光感度が向上する。
【００４４】
なお、本発明に係る半導体受光素子は、上記各実施形態に記載の態様に限定されるものではなく、本発明の趣旨を逸脱することのない範囲で適宜変更可能である。例えば、上記各実施形態では、ｎ側オーミック電極６とｐ側オーミック電極７を、凹部を挟んで対向する位置に配設する例について説明したが、上面において各電極と凹部底面中心の成す鋭角が所定の角度（例えば９０°）となる様に配設する構成としてもよい。また、凹部及び各電極の上面形状についても円形に限らず方形等任意である。
【００４５】
【発明の効果】
本発明によれば、ｐ側、ｎ側の各電極を半絶縁性基板上に配置する場合において、双方の電極とも平坦面上に配置できるので断線や絶縁不良を抑止できる。その結果、歩留まりと再現性の高い半導体受光素子を提供可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における半導体受光素子の構造を示す図であり、図１（ａ）は上面図、図１（ｂ）はＡＡ’における断面図である。
【図２】第１の実施形態における半導体受光素子の製造工程を示す概略図であり、図２（ａ）は凹部形成工程を示す図、図２（ｂ）は積層工程を示す図である。
【図３】第１の実施形態における半導体受光素子の容量−逆電圧特性の一例を示す図である。
【図４】第１の実施形態における半導体受光素子の、光パルス入力に対する応答電気出力波形の一例を示す図である。
【図５】第１の実施形態における半導体受光素子の周波数応答特性の一例を示す図である。
【図６】本発明の第２の実施形態における半導体受光素子の構造を示す図であり、図６（ａ）は上面図、図６（ｂ）はＡＡ’における断面図である。
【図７】本発明の第２の実施形態の変形態様における半導体受光素子の構造を示す図であり、図７（ａ）は上面図、図７（ｂ）はＡＡ’における断面図である。
【図８】本発明の第３の実施形態における半導体受光素子の構造を示す図であり、図８（ａ）は上面図、図８（ｂ）はＡＡ’における断面図である。
【図９】本発明の第４の実施形態における半導体受光素子の構造を示す図であり、図９（ａ）は上面図、図９（ｂ）はＡＡ’における断面図である。
【符号の説明】
１…半導体受光素子、２…半絶縁性ＧａＡｓ基板、３…ｐ型ＧａＡｓ層、４…ｉ型ＧａＡｓ層、５…ｎ型ＧａＡｓ層、６…ｎ側オーミック電極、７…ｐ側オーミック電極、８…反射防止膜、９…絶縁膜、２１…半絶縁性ＩｎＰ基板、３１…ｐ型ＩｎｘＧａ１−ｘＡｓｙＰｙ−１（０≦ｘ≦１，０≦ｙ≦１）層、３２…ｐ型ＩｎＡｌＡｓ層、４０…ｉ型若しくはｎ型ＡｌＧａＡｓ層、４１…ｉ型ＩｎＧａＡｓ層、５１…ｎ型ＩｎｘＧａ１−ｘＡｓｙＰｙ−１（０≦ｘ≦１，０≦ｙ≦１）層、５２…ｎ型ＩｎＡｌＡｓ層
【図１】
2005005600.tif 000003
【図２】
2005005600.tif 000004
【図３】
2005005600.tif 000005
【図４】
2005005600.tif 000006
【図５】
2005005600.tif 000007
【図６】
2005005600.tif 000008
【図７】
2005005600.tif 000009
【図８】
2005005600.tif 000010
【図９】
2005005600.tif 000011