(57)【要約】【課題】  セルのアドレスが容易に判断でき、短時間に容易に不良セルに到達・特定することができる。【解決手段】  半導体基板上に特性評価用回路を搭載した複数のセルがｘおよびｙ方向に行列状に配列されたセルアレイを備えた半導体装置であって、各セル１０にそれぞれのアドレスを表す記号１１〜１６が設けられている。ここで、記号は点記号または棒状記号が好ましい。これにより、セルのアドレスが容易に判断でき、不良セルに到達するまでユニットに数え間違いを起こすことがなくなり、短時間で容易に不良セルに到達、特定することができる。【選択図】  図２
2005191376.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に特性評価用回路を搭載した複数のセルがｘおよびｙ方向に行列状に配列されたセルアレイを備えた半導体装置であって、
前記各セルにそれぞれのアドレスを表す記号が設けられていることを特徴とする半導体装置。
【請求項２】
前記アドレスを表す記号は点記号である請求項１記載の半導体装置。
【請求項３】
前記アドレスを表す記号は棒状記号である請求項１記載の半導体装置。
【請求項４】
前記アドレスを表す記号を、前記特性評価用回路を構成する全マスク層に搭載する請求項１記載の半導体装置。
【請求項５】
前記アドレスを表す記号が半導体基板に形成されている請求項１記載の半導体装置。
【請求項６】
前記半導体装置の最上層配線において、前記アドレスを表す記号が数値で示されている請求項１記載の半導体装置。
【請求項７】
半導体基板上に特性評価用回路を搭載した複数のセルがｘおよびｙ方向に行列状に配列されたセルアレイを備えた半導体装置であって、
前記セルアレイ外部に前記各セルのアドレスに対応した目盛りが設けられていることを特徴とする半導体装置。
【請求項８】
前記目盛りが前記セルアレイ内部の行方向または列方向に連続して配置された所定数のセル毎にも設けられている請求項７記載の半導体装置。
【請求項９】
前記セルアレイを構成する各セルには起点を示す起点記号が設けられている請求項１または７記載の半導体装置。
【請求項１０】
前記起点記号は前記各セルの所定箇所に設けられている請求項９記載の半導体装置。
【請求項１１】
請求項９記載の半導体装置を用いて電気的測定を行い、不良セルのアドレスをあらかじめ特定するステップと、
画像入力手段とパターン認識手段と移動可能な半導体基板載置台とを備えた制御装置に前記半導体装置を設置するステップと、
前記半導体装置上の特定のセルの起点記号およびアドレス記号を前記画像入力手段と前記パターン認識手段でパターン認識させ、前記特定のセルのアドレスを前記制御装置に認識させるステップと、
前記特定のセルのアドレスをもとに、前記不良セルのアドレスを前記制御装置内で計算するステップと、
前記特定のセルのアドレスを始点とし、前記計算結果に基づいて、前記不良セルが前記画像入力手段の画面内に入るように前記制御装置を駆動して前記不良セルの位置を検出するステップとを含む半導体装置の評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体プロセスなどを評価するための半導体装置およびその評価方法に関するものである。
【背景技術】
【０００２】
半導体集積回路装置の製造プロセスなどをあらかじめ評価する、あるいはプロセス上の不良を検出するために、例えば数万個のコンタクトチェインを半導体基板上に配列したアレイＴＥＧやＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）が一般的に用いられており、これらを用いて電気特性不良箇所あるいはメモリーセルを特定した後、その箇所の物理的解析を行い、プロセス上の不良原因を明らかにしている。
【０００３】
半導体基板上に形成されたアレイＴＥＧやＳＲＡＭは、テスト用パターンセル、メモリーセルが縦横に規則正しく配列されたものであり、従来、このようなテストデバイス上の不良個所は、具体的にはテスターなどによる電気特性上の不良箇所に対応する横方向（ｘ座標）、縦方向（ｙ座標）のアドレス情報を取得し、このアドレス情報に対応するアレイＴＥＧやＳＲＡＭを構成するセルの位置をアレイの端より順番に数えて特定した後、ＳＥＭ断面観察や上層からの薄膜除去などを行って不良個所の構造を明らかにしていた（例えば、特許文献１）。
【０００４】
従来の不良解析用の半導体装置を、図を参照しながら説明する。図８は半導体基板上に多数形成された半導体装置のうち、１個のダイ（チップ）７０内の主要レイアウトを示す図である。この装置ではｘ方向、ｙ方向共に２５６個のセルを並列し、合計約６４ｋ個のテストセルを含むものである。セル内のテスト用回路は具体的には例えば十個から数十個程度のコンタクトを直列に接続したコンタクトチェインからなるものであり、このアレイ周辺には特定のセルに電気的にアクセスするためのアドレス選択回路が設けられている。
【０００５】
テスターなどで電気特性を測定し、不良セル７２のｘアドレス、ｙアドレス情報を得る。例えばその不良アドレスが（ｘ，ｙ）＝（１２６，１３０）であった場合、従来は目標とするセル７２を端のセル７１から順番に数えることによりこの不良セル７２に到達し、不良解析していた。
【特許文献１】特開平０３−１６３８４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、半導体集積回路中の素子数は増加するとともに素子寸法が微細化するので、そのような高密度集積回路の製造プロセスなどの製造能力、レベルを正確に評価するためには一層多数のテスト用セルを評価する必要があり、必然的に１個のダイに形成するテストセル数も増大する。この場合、従来のように不良セルをアレイの端から順番に数えることにより特定する方法では、数える数が増え、数え間違えが起こりやすく、また不良セルを特定するのに長時間を要し、効率的な解析が困難になるという課題があった。
【０００７】
したがって、この発明の目的は、このような課題を解決することであり、セルのアドレスが容易に判断でき、不良セルに到達するまでにユニットに数え間違いを起こすことがなくなり、短時間に容易に不良セルに到達・特定することができる不良評価のための半導体装置およびその評価方法を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するためにこの発明の請求項１記載の半導体装置は、半導体基板上に特性評価用回路を搭載した複数のセルがｘおよびｙ方向に行列状に配列されたセルアレイを備えた半導体装置であって、前記各セルにそれぞれのアドレスを表す記号が設けられている。
【０００９】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、前記アドレスを表す記号は点記号である。
【００１０】
請求項３記載の半導体装置は、請求項１記載の半導体装置において、前記アドレスを表す記号は棒状記号である。
【００１１】
請求項４記載の半導体装置は、請求項１記載の半導体装置において、前記アドレスを表す記号を、前記特性評価用回路を構成する全マスク層に搭載する。
【００１２】
請求項５記載の半導体装置は、請求項１記載の半導体装置において、前記アドレスを表す記号が半導体基板に形成されている。
【００１３】
請求項６記載の半導体装置は、請求項１記載の半導体装置において、前記半導体装置の最上層配線において、前記アドレスを表す記号が数値で示されている。
【００１４】
請求項７記載の半導体装置は、半導体基板上に特性評価用回路を搭載した複数のセルがｘおよびｙ方向に行列状に配列されたセルアレイを備えた半導体装置であって、前記セルアレイ外部に前記各セルのアドレスに対応した目盛りが設けられている。
【００１５】
請求項８記載の半導体装置は、請求項７記載の半導体装置において、前記目盛りが前記セルアレイ内部の行方向または列方向に連続して配置された所定数のセル毎にも設けられている。
【００１６】
請求項９記載の半導体装置は、請求項１または７記載の半導体装置において、前記セルアレイを構成する各セルには起点を示す起点記号が設けられている。
【００１７】
請求項１０記載の半導体装置は、請求項９記載の半導体装置において、前記起点記号は前記各セルの所定箇所に設けられている。
【００１８】
請求項１１記載の半導体装置の評価方法は、請求項９記載の半導体装置を用いて電気的測定を行い、不良セルのアドレスをあらかじめ特定するステップと、画像入力手段とパターン認識手段と移動可能な半導体基板載置台とを備えた制御装置に前記半導体装置を設置するステップと、前記半導体装置上の特定のセルの起点記号およびアドレス記号を前記画像入力手段と前記パターン認識手段でパターン認識させ、前記特定のセルのアドレスを前記制御装置に認識させるステップと、前記特定のセルのアドレスをもとに、前記不良セルのアドレスを前記制御装置内で計算するステップと、前記特定のセルのアドレスを始点とし、前記計算結果に基づいて、前記不良セルが前記画像入力手段の画面内に入るように前記制御装置を駆動して前記不良セルの位置を検出するステップとを含む。
【発明の効果】
【００１９】
この発明の請求項１記載の半導体装置の製造方法によれば、各セルにそれぞれのアドレスを表す記号が設けられているので、セルのアドレスが容易に判断でき、不良セルに到達するまでユニットに数え間違いを起こすことがなくなり、短時間で容易に不良セルに到達、特定することができる。
【００２０】
請求項２では、アドレスを表す記号は点記号であるので、ｘ方向、ｙ方向の位置を点記号の数により示すことでこのセルのアドレスが分かる。
【００２１】
請求項３では、アドレスを表す記号は棒状記号であるので、ｘ方向、ｙ方向の位置を棒状記号の数により示すことでこのセルのアドレスが分かる。
【００２２】
請求項４では、アドレスを表す記号を、特性評価用回路を構成する全マスク層に搭載するので、不良セルの物理解析に際してセル中の回路を構成する薄膜を上層からはがしていっても、各マスク層に記号が形成されており、記号が消えることはない。そのため、常にセルのアドレスを確認することができる。
【００２３】
請求項５では、アドレスを表す記号が半導体基板に形成されているので、マーキング工程において電子ビームなどにより半導体基板を削ることでアドレス記号を表示すると不良箇所を特定するＯＢＩＲＣＨ解析段階で裏面からアドレスが判明できる。
【００２４】
請求項６では、半導体装置の最上層配線において、アドレスを表す記号が数値で示されているので、不良セルの物理解析に際して各マスクの最小ルール程度でレイアウトする必要がなく最上層配線を見ることにより容易にアドレスを確認することができる。
【００２５】
この発明の請求項７記載の半導体装置によれば、セルアレイ外部に各セルのアドレスに対応した目盛りが設けられているので、セルのアドレスは目盛りを読み取ることにより容易に判断でき、不良セルに到達するまでユニットに数え間違いを起こすことがなくなり、短時間で容易に不良セルに到達、特定することができる。
【００２６】
請求項８では、目盛りがセルアレイ内部の行方向または列方向に連続して配置された所定数のセル毎にも設けられているので、よりセルのアドレスが分かりやすくなる。
【００２７】
請求項９では、セルアレイを構成する各セルには起点を示す起点記号が設けられているので、自動で解析目標とする不良セルに容易に到達することができる。
【００２８】
請求項１０では、起点記号は各セルの所定箇所に設けられているので、セルの位置を特定することが容易になる。
【００２９】
この発明の請求項１１記載の半導体装置の評価方法によれば、請求項９記載の半導体装置を用いて電気的測定を行い、不良セルのアドレスをあらかじめ特定するステップと、画像入力手段とパターン認識手段と移動可能な半導体基板載置台とを備えた制御装置に半導体装置を設置するステップと、半導体装置上の特定のセルの起点記号およびアドレス記号を画像入力手段とパターン認識手段でパターン認識させ、特定のセルのアドレスを制御装置に認識させるステップと、特定のセルのアドレスをもとに、不良セルのアドレスを制御装置内で計算するステップと、特定のセルのアドレスを始点とし、計算結果に基づいて、不良セルが画像入力手段の画面内に入るように制御装置を駆動して不良セルの位置を検出するステップとを含むので、セルのアドレスが容易に判断でき、不良セルに到達するまでにユニットに数え間違いを起こすことがなくなり、短時間で容易に不良セルに到達、特定することができる。そして、画像入力手段に不良セルを表示させることで物理解析することができる。
【発明を実施するための最良の形態】
【００３０】
この発明の第１の実施形態を図１〜図３に基づいて説明する。図１は本発明の第１の実施形態の半導体装置の平面レイアウトを示す説明図である。
【００３１】
図１に示すように、半導体基板上に特性評価用回路を搭載した複数のセルがｘおよびｙ方向に行列状に配列されたセルアレイ１を備え、各セルにそれぞれのアドレスを表す記号が設けられている。
【００３２】
この場合、半導体基板上に約１００個程度形成された半導体装置のうち、１個のダイ（セルアレイ）１を示している。テストセルはｘ方向およびｙ方向に２５６個配列される。セル２は不良アドレスを代表し（ｘ，ｙ）＝（１２３，１４５）とする。
【００３３】
図２にセル２の一例としてセル１０のアドレス表示例を示す。このセル１０のアドレスを表す記号は点記号である。すなわち、ドット１１〜１６のうち、ドット１１〜１３でｘアドレスの３桁を示し、ドット１４〜１６でｙ方向の３桁を示しており、ドットの数よりこのセル１０のアドレスが（ｘ，ｙ）＝（１２３，１４５）であることが分かる。
【００３４】
図３にセル２の他の例としてのセル２０のアドレス表示例を示す。このセル２０のアドレスを表す記号は棒状記号である。このようにドットを棒状に形を変え同様にアドレスを示すことも可能である。
【００３５】
これら記号は評価パターンの領域を阻害することなくセルの空き領域にレイアウトする。これらの記号は半導体集積回路の素子を構成するためのシリコン酸化膜、シリコン窒化膜、ポリシリコン、シリサイド、アルミニウム合金膜などの膜を加工して形成され、また回路を構成する各マスクレイヤ毎に同じ記号パターンを重ねて形成してもよい。
【００３６】
こうした構成にすれば、不良セルの物理解析に際してセル中の回路パターンを構成する薄膜を上層からはがしていっても、各マスクレイヤに記号パターンが形成されているので記号が消えることがなく、常にユニットのアドレスを確認することができる。
【００３７】
また、このアドレス記号をレイアウトする層をマスクレイヤ以前のマーキング工程にすることで電子ビームなどにより基板を削ることで表示すると不良箇所を特定するＯＢＩＲＣＨ（Optical Beam Induced Resistance Change）解析段階で裏面からアドレスが判明できる。本発明の実施形態のテストセルのアレイは以上のように構成されている。
【００３８】
次に電気特性上の不良セルのアドレス（Ｘ，Ｙ）が判明した場合に、図１に示す実際のセルアレイ上においてその不良セルを特定する方法、すなわちセルアレイ上をたどって目標とする不良セルへの到達方法について説明する。
【００３９】
目標とする不良セルへは必ずしもセルアレイの端のユニットからたどっていく必要はない。あるセルに着目しそのアドレスを読み取るとそれらを用いてどのセルからでもＸ方向、Ｙ方向に移動することにより容易に目標とするセルに到達でき、不良セルの物理解析を行うことができる。しかも不良セルに到達するのにたどる数は、セルをたどるよりもはるかに少ない数をたどるだけで到達できるという利点がある。
【００４０】
以上の実施の形態では、アドレスをドットや棒状バーコードで代表させたが直接数字で表してもよい。しかしプロセス技術や製造歩留の精度を向上させるために半導体基板上に形成できるセル数を増加させ、テスト回路を含むセルの面積を縮小した場合には、数字は記号よりも複雑な形状なので、セル内部に入れられないという問題がある。その点ではアドレスを占有面積が小さいドットや棒状バーコードで入れるほうが有利である。
【００４１】
また、アドレス記号を各セルのｘ方向に２列に配列したが、セルアドレスがわかればよくｘ方向アドレスをｘ方向に、ｙ方向アドレスをｙ方向に入れてもよい。
【００４２】
この発明の第２の実施形態を図４に基づいて説明する。図４は本発明の第２の実施形態の半導体装置の１セルを示す概念図である。
【００４３】
第１の実施形態と同様に半導体基板上に特性評価用回路を搭載した複数のセルがｘおよびｙ方向に行列状に配列されたセルアレイを備え、各セルにそれぞれのアドレスを表す記号が設けられている。本実施形態では、図４に示すように、半導体装置のセル３０の最上層配線レイアウトにおいて、アドレスを表す記号が数値で示されている。数値３１はｘアドレスを示し数値３２はｙアドレスを示しており、このセルのアドレスが（ｘ，ｙ）＝（１２３，１４５）であることが分かる。最上層は評価パターンをレイアウトしないため空き領域の面積が大きく数値でアドレスを表示することが可能である。これらの数値は最上層配線の膜を加工して形成され、最上層の１層のみに形成するものである。
【００４４】
こうした構成にすれば、不良セルの物理解析に際して実施形態１のように各マスクの最小ルール程度でレイアウトする必要がなく最上層配線を見ることにより容易にアドレスを確認することができる。本発明の実施形態のテストセルのアレイは以上のように構成されている。
【００４５】
次に電気特性上の不良セルのアドレス（Ｘ，Ｙ）が判明した場合に、図１に示す実際のセルアレイ上においてその不良セルを特定する方法、すなわちセルアレイ上をたどって目標とする不良セルへの到達方法については実施形態１と同様である。
【００４６】
実施形態１および２では６４ｋ個のセルをｘ方向２５６個、ｙ方向２５６個配列し、ｘおよびｙ方向とも３桁の数値でアドレスを表示するようにした半導体装置を例に説明したが、セル数の規模によりアレイを構成するセル数については１桁〜６桁程度まで配列する構成は可能である。
【００４７】
この発明の第３の実施形態を図５および図６に基づいて説明する。図５は本発明の第３の実施形態の半導体装置の平面レイアウトを示す説明図、図６は本発明の第３の実施形態の半導体装置の平面レイアウトの別の例を示す説明図である。
【００４８】
図５に示すように、半導体基板上に特性評価用回路を搭載した複数のセルがｘおよびｙ方向に行列状に配列されたセルアレイ４０を備え、ダイ（セルアレイ）４０の外部に各セルのアドレスに対応した目盛り４１，４２を表示する。目盛り４１はｘ方向目盛り、目盛り４２はｙ方向に対応している。セルのアドレスは目盛りを読み取ることにより判明する。これらの目盛りはセルアレイ内部の行方向または列方向に連続して配置された所定数のセル毎にも設けられていてもよい。すなわち、図６のダイ（セルアレイ）５０に示すようにセルアレイ外部にｘ方向目盛り５１、ｙ方向目盛り５４に追加して１０目盛りごとにｘ方向目盛り５２，５３やｙ方向目盛り５５，５６をレイアウトするとよりセルのアドレスを分かりやすくできる。また、これら目盛りはセルの周辺回路に沿って周辺回路を阻害しないようにレイアウトする。これらの目盛りは半導体集積回路の素子を構成するためのシリコン酸化膜、シリコン窒化膜、ポリシリコン、シリサイド、アルミニウム合金膜などの膜を加工して形成され、また回路を構成する各マスクレイヤ毎に同じ記号パターンを重ねて形成してもよい。
【００４９】
こうした構成にすれば、不良セルの物理解析に際してセル中の回路パターンを構成する薄膜を上層からはがしていっても、各マスクレイヤに目盛りが形成されているので目盛りが消えることがなく、常にセルのアドレスを確認することができる。本発明の実施形態のテストセルのアレイは以上のように構成されている。
【００５０】
次に電気特性上の不良セルのアドレス（Ｘ，Ｙ）が判明した場合に、図１に示す実際のセルアレイ上においてその不良セルを特定する方法、すなわちセルアレイ上をたどって目標とする不良セルへの到達方法について説明する。
【００５１】
目標とする不良セルへは必ずしもセルアレイの端のユニットからたどっていく必要はない。あるセルに着目しその周辺の目盛りを読み取るとそれらを用いてどのセルからでもＸ方向、Ｙ方向に移動することにより容易に目標とするセルに到達でき、不良セルの物理解析を行うことができる。しかも不良セルに到達するのにたどる数は、セルをたどるよりもはるかに少ない数をたどるだけで到達できるという利点がある。
【００５２】
実施形態１〜３に共通して図７のように各テストセル６０上にセル認識用起点記号例６１を設けておくと、自動で解析目標とする不良セルに容易に到達することができる。すなわち、本発明の実施形態の半導体装置の評価方法において、従来から使用されている例えば光学顕微鏡、ＣＣＤカメラ、ＳＥＭなど画像入力手段とパターン認識手段と移動可能な半導体基板載置台（ステージ）およびＣＰＵを内蔵した制御装置を具備する装置を用い、まず半導体基板載置台に半導体装置が形成された基板を設置する。次に半導体装置のセルアレイにおけるある特定のユニットの起点記号を画像入力手段とパターン認識手段でパターン認識させ、次にアドレス記号を前記手段で認識させるとユニットアドレスが認識される。
【００５３】
次に特定のセルのアドレスを始点とし、予め特定した不良セルアドレスに基づいて、制御装置を駆動して不良セルの位置を検出する。すなわち、特定のユニットを基準とし、予めテスターで半導体装置の電気的測定を行い特定した不良セルのアドレス（ｘ，ｙ）を制御装置内で計算させ、その計算結果に基づいて自動的にステージを制御装置に制御させて移動させ、画像入力手段の画面内に入るようにもってくることによって直ちに解析すべき不良セルに到達、その位置を特定することができる。そして画像入力手段に不良セルを表示させた後、物理解析することができる。
【産業上の利用可能性】
【００５４】
本発明に係る半導体装置およびその評価方法は、セルのアドレスが容易に判断でき、不良セルに到達するまでにユニットに数え間違いを起こすことがなくなり、短時間で容易に不良セルに到達・特定することができるものであり、半導体装置の不良解析を容易かつ迅速にする方法等に有用である。
【図面の簡単な説明】
【００５５】
【図１】本発明の第１の実施形態による半導体装置の平面レイアウトを示す説明図である。
【図２】本発明の第１の実施形態による半導体装置の１セルを示す概念図である。
【図３】本発明の第１の実施形態による半導体装置の１セルを示す概念図である。
【図４】本発明の第２の実施形態による半導体装置の１セルを示す概念図である。
【図５】本発明の第３の実施形態による半導体装置の平面レイアウトを示す説明図である。
【図６】本発明の第３の実施形態による半導体装置の平面レイアウトの別の例を示す説明図である。
【図７】本発明の第１〜３の実施形態に適用できる半導体装置の１セルを示す概念図である。
【図８】従来の半導体装置の平面レイアウトを示す説明図である。
【符号の説明】
【００５６】
１  セルアレイ
２  代表不良セル
１０  セル
１１〜１６  セルアドレスを示すドット
２０  セル
２１〜２６  セルアドレスを示す棒状バーコード
３０  セル
３１，３２  セルアドレスを示す数値
４０  セルアレイ
４１，４２  セルアドレスを示す目盛り
５０  セルアレイ
５１〜５６  セルアドレスを示す目盛り
６０  セル
６１  セル内の起点記号
７０  セルアレイ
７１  端部セル
７２  代表不良セル
【図１】
2005191376.tif 000003
【図２】
2005191376.tif 000004
【図３】
2005191376.tif 000005
【図４】
2005191376.tif 000006
【図５】
2005191376.tif 000007
【図６】
2005191376.tif 000008
【図７】
2005191376.tif 000009
【図８】
2005191376.tif 000010