(57)【要約】【課題】マイクロコンピュータをマスク化した後に、外部メモリの内容を変更したい場合においても、マイクロコンピュータを再マスク化することなく対応することを可能とし、再マスク化費用などのコスト削減を図る。【解決手段】任意データ５０４が収められた外部メモリ５０７内の予め定めたアドレスにその任意データに対応した期待値（検証用データ）５０３を配置し、マイクロコンピュータ５０６に内蔵されたＲＯＭ５０９内には比較検証用プログラム５０２のみを配置する構成にして、マイクロコンピュータが外部メモリ内のデータに依存しないようにした。これにより、マイクロコンピュータのマスク化後に、外部メモリデータを変更しても、マイクロコンピュ−タの修正は不要となる。【選択図】        図５
2005004345.tif 000002
【特許請求の範囲】
【請求項１】
マイクロコンピュータと外部メモリとがアドレスバスとデータバスとで接続されたマイクロコンピュータシステムであって、
任意データと前記任意データの検証用データとをともに前記外部メモリ内に具備し、
前記外部メモリから前記任意データと前記検証用データとを読み出し、前記任意データと前記検証用データとを比較検証することによって前記マイクロコンピュータと前記外部メモリ間の接続可否を検証する検証アルゴリズムを前記マイクロコンピュータの内蔵メモリ内に具備したことを特徴とするマイクロコンピュータシステム。
【請求項２】
検証アルゴリズムでは、データバスに対するデータバス短絡確認処理およびアドレスバスに対するアドレスバス短絡確認処理の後、外部メモリ内の任意データと検証用データとをマイクロコンピュータが読み出して比較検証することを特徴とする請求項１記載のマイクロコンピュータシステム。
【請求項３】
データバス短絡確認処理では、マイクロコンピュータがデータバスに接続される各端子への出力処理を行った直後に、前記マイクロコンピュータが前記データバスに接続される各端子の信号を入力することにより前記データバスに接続される各端子の信号レベルを確認することを特徴とする請求項２記載のマイクロコンピュータシステム。
【請求項４】
アドレスバス短絡確認処理では、マイクロコンピュータがアドレスバスに接続される各端子への出力処理を行った直後に、前記マイクロコンピュータが前記アドレスバスに接続される各端子の信号を入力することにより前記アドレスバスに接続される各端子の信号レベルを確認することを特徴とする請求項２記載のマイクロコンピュータシステム。
【請求項５】
外部メモリにおける予め規定されたアドレスにデータバス検査用データが記憶されており、データバス短絡確認処理では、マイクロコンピュータが前記外部メモリにおける予め規定されたアドレスにアクセスし、前記マイクロコンピュータが前記外部メモリの出力値をデータバスに接続される各端子から入力することにより前記データバスに接続される各端子の信号レベルを確認することを特徴とする請求項２または４記載のマイクロコンピュータシステム。
【請求項６】
外部メモリにおける予め規定されたアドレスにアドレスバス検査用データが記憶されており、アドレスバス短絡確認処理では、前記アドレスバス検査用データに対応したアドレスにアクセスし、前記アドレスバス検査用データに基づいた前記マイクロコンピュータにおけるアドレスバスの各端子からの出力値のレベルを、前記マイクロコンピュータが前記マイクロコンピュータにおけるアドレスバスの各端子から入力して確認することを特徴とする請求項２または３記載のマイクロコンピュータシステム。
【請求項７】
複数の入力端子がマイクロコンピュータにおけるアドレスバスに接続される複数の端子に接続され、出力端子が前記マイクロコンピュータにおけるデータバスおよびアドレスバスに接続される各端子とは異なる入力可能な他の端子に接続され、かつ前記マイクロコンピュータから選択指示信号が供給されるセレクタを有し、
前記アドレスバス短絡確認処理では、前記マイクロコンピュータからの選択指示信号により、前記マイクロコンピュータのアドレスバスに接続される複数の端子より任意端子を選択し、前記任意端子の信号を前記マイクロコンピュータにおける入力可能な他の端子に入力することにより、前記任意端子からの信号入力のレベルを判断することを特徴とする請求項２、３もしくは５記載のマイクロコンピュータシステム。
【請求項８】
複数の入力端子がマイクロコンピュータにおけるデータバスに接続される複数の端子に接続され、出力端子が前記マイクロコンピュータにおけるデータバスおよびアドレスバスに接続される各端子とは異なる入力可能な他の端子に接続され、かつ前記マイクロコンピュータから選択指示信号が供給されるセレクタを有し、
前記データバス短絡確認処理では、前記マイクロコンピュータからの選択指示信号により、前記マイクロコンピュータのデータバスに接続される複数の端子より任意端子を選択し、前記任意端子の信号を前記マイクロコンピュータにおける入力可能な他の端子に入力することにより、前記任意端子からの信号入力のレベルを判断することを特徴とする請求項２、４、６または７記載のマイクロコンピュータシステム。
【請求項９】
複数の入力端子がマイクロコンピュータにおけるアドレスバスに接続される複数の端子に接続され、出力端子が前記マイクロコンピュータにおけるアナログ／デジタル変換入力端子に接続され、かつ前記マイクロコンピュータから選択指示信号が供給されるセレクタを有し、
前記アドレスバス短絡確認処理では、前記マイクロコンピュータからの選択指示信号により、前記マイクロコンピュータのアドレスバスに接続される複数の端子より任意端子を選択し、前記任意端子の信号を前記マイクロコンピュータにおけるアナログ／デジタル変換入力端子に入力することにより、前記任意端子からの信号入力のレベルを判断することを特徴とする請求項２、３もしくは５記載のマイクロコンピュータシステム。
【請求項１０】
複数の入力端子がマイクロコンピュータにおけるデータバスに接続される複数の端子に接続され、出力端子が前記マイクロコンピュータにおけるアナログ／デジタル変換入力端子に接続され、かつ前記マイクロコンピュータから選択指示信号が供給されるセレクタを有し、
前記データバス短絡確認処理では、前記マイクロコンピュータからの選択指示信号により、前記マイクロコンピュータのデータバスに接続される複数の端子より任意端子を選択し、前記任意端子の信号を前記マイクロコンピュータにおけるアナログ／デジタル変換入力端子に入力することにより、前記任意端子からの信号入力のレベルを判断することを特徴とする請求項２、４、６または７記載のマイクロコンピュータシステム。
【請求項１１】
アドレスバスとデータバスとで接続されたマイクロコンピュータと外部メモリとの間の接続可否を検証する外部メモリ接続検証方法であって、
予め任意データと前記任意データの検証用データとをともに前記外部メモリ内に設けておき、かつ前記マイクロコンピュータと前記外部メモリ間の接続可否を検証する検証アルゴリズムを前記マイクロコンピュータの内蔵メモリ内に設けておき、前記マイクロコンピュータで前記アルゴリズムを実行することによって、前記外部メモリから前記任意データと前記検証用データとを読み出し、前記任意データと前記検証用データとを比較検証することを特徴とする外部メモリ接続検証方法。
【請求項１２】
検証アルゴリズムは、データバスに対するデータバス短絡確認処理およびアドレスバスに対するアドレスバス短絡確認処理の後、外部メモリ内の任意データと検証用データとをマイクロコンピュータが読み出して比較検証することを特徴とする請求項１１記載の外部メモリ接続検証方法。
【請求項１３】
データバス短絡確認処理では、マイクロコンピュータがデータバスに接続される各端子への出力処理を行った直後に、前記マイクロコンピュータが前記データバスに接続される各端子の信号を入力することにより前記データバスに接続される各端子の信号レベルを確認することを特徴とする請求項１２記載の外部メモリ接続検証方法。
【請求項１４】
アドレスバス短絡確認処理では、マイクロコンピュータがアドレスバスに接続される各端子への出力処理を行った直後に、前記マイクロコンピュータが前記アドレスバスに接続される各端子の信号を入力することにより前記アドレスバスに接続される各端子の信号レベルを確認することを特徴とする請求項１２記載の外部メモリ接続検証方法。
【請求項１５】
外部メモリにおける予め規定されたアドレスにデータバス検査用データが記憶されており、データバス短絡確認処理では、マイクロコンピュータが前記外部メモリにおける予め規定されたアドレスにアクセスし、前記マイクロコンピュータが前記外部メモリの出力値をデータバスに接続される各端子から入力することにより前記データバスに接続される各端子の信号レベルを確認することを特徴とする請求項１２または１４記載の外部メモリ接続検証方法。
【請求項１６】
外部メモリにおける予め規定されたアドレスにアドレスバス検査用データが記憶されており、アドレスバス短絡確認処理では、前記アドレスバス検査用データに対応したアドレスにアクセスし、前記アドレスバス検査用データに基づいた前記マイクロコンピュータにおけるアドレスバスの各端子からの出力値のレベルを、前記マイクロコンピュータが前記マイクロコンピュータにおけるアドレスバスの各端子から入力して確認することを特徴とする請求項１２または１３記載の外部メモリ接続検証方法。
【請求項１７】
前記アドレスバス短絡確認処理では、前記マイクロコンピュータからの選択指示信号により、前記マイクロコンピュータのアドレスバスに接続される複数の端子より任意端子を選択し、前記任意端子の信号を前記マイクロコンピュータにおける入力可能な他の端子に入力することにより、前記任意端子からの信号入力のレベルを判断することを特徴とする請求項１２、１３もしくは１５記載の外部メモリ接続検証方法。
【請求項１８】
前記データバス短絡確認処理では、前記マイクロコンピュータからの選択指示信号により、前記マイクロコンピュータのデータバスに接続される複数の端子より任意端子を選択し、前記任意端子の信号を前記マイクロコンピュータにおける入力可能な他の端子に入力することにより、前記任意端子からの信号入力のレベルを判断することを特徴とする請求項１２、１４、１６または１７記載の外部メモリ接続検証方法。
【請求項１９】
前記アドレスバス短絡確認処理では、前記マイクロコンピュータからの選択指示信号により、前記マイクロコンピュータのアドレスバスに接続される複数の端子より任意端子を選択し、前記任意端子の信号を前記マイクロコンピュータにおけるアナログ／デジタル変換入力端子に入力することにより、前記任意端子からの信号入力のレベルを判断することを特徴とする請求項１２、１３もしくは１５記載の外部メモリ接続検証方法。
【請求項２０】
前記データバス短絡確認処理では、前記マイクロコンピュータからの選択指示信号により、前記マイクロコンピュータのデータバスに接続される複数の端子より任意端子を選択し、前記任意端子の信号を前記マイクロコンピュータにおけるアナログ／デジタル変換入力端子に入力することにより、前記任意端子からの信号入力のレベルを判断することを特徴とする請求項１２、１４、１６または１７記載の外部メモリ接続検証方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロコンピュータと外部メモリとからなるマイクロコンピュータシステム、およびマイクロコンピュータと外部メモリ間の接続を検証するための外部メモリ接続検証方法に関するものである。
【０００２】
【従来の技術】
機器組込用途においては、マイクロコンピュータに内蔵されたＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）／ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）では容量が不足する場合、マイクロコンピュータに外部メモリを接続して使用する方法がある。
【０００３】
例えば、音声データを考えてみる。従来、機器組込用途において音声データを再生する方法としては、音声再生専用ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）を用いて行う方法が一般的であるが、ＤＳＰ用のコントローラが必要であるなど、コスト高である。
【０００４】
一方、近年のマイクロコンピュータおよびソフトウェアの高機能化により、汎用マイクロコンピュータにより音声再生が可能となってきた。しかし、音声データは多くのメモリ容量を必要（例えば、モノラル／８ｂｉｔ／８ｋＨｚサンプリング、１０秒間の音声データであれば、１０ｋＢｙｔｅが必要）とするため、容量制限が厳しいマイクロコンピュータ内蔵のメモリでは不足することが多く、外部メモリに音声データを記憶しておき、マイクロコンピュータにより音声データを外部メモリから取得し、再生するといった手法が用いられている。
【０００５】
一般的に、マイクロコンピュータシステムは、図１に示すように、マイクロコンピュータ１０１と外部メモリ１０２とがアドレスバス１０３とデータバス１０４により接続されている。
【０００６】
一方、図６には、従来構成のマイクロコンピュータシステムにおける、マイクロコンピュータと外部メモリのデータ配置概略図を示す。図６において、マイクロコンピュータ６０６には、内部メモリとしてＲＡＭ６０８とＲＯＭ６０９とが内蔵されている。マイクロコンピュータ６０６は外部メモリ６０７に対して、アドレスバス６１０およびデータバス６１１で接続されている。
【０００７】
マイクロコンピュータ６０６内のＲＯＭ６０９には、通常データ／プログラム６０１の他、外部メモリ６０７との接続検証を行うための接続検証用プログラム６０２、および外部メモリ６０７内の任意データ６０４に依存した（あるいは同一値の）検証用データ６０３が格納されている。
【０００８】
図６のマイクロコンピュータシステムにおいて、マイクロコンピュータ６０６と外部メモリ６０７との間の接続可否の検証を行う従来手法として、外部メモリ６０７に記憶されているデータ６０５の一部である任意データ６０４に依存した（あるいは同一値の）検証用データ（期待値）６０３を予めマイクロコンピュータ６０６に内蔵されたＲＯＭ６０９に登録しておき、この登録しておいた検証用データ６０３と、マイクロコンピュータ６０６が外部メモリ６０７から読み出した任意データ６０４とをマイクロコンピュータ６０６内の接続検証用プログラム６０２を用いて比較することにより、マイクロコンピュータ６０６と外部メモリ６０７が正しく接続できているかについての検証が行われている。
【０００９】
このような接続検証技術の先行例としては、例えば、特許文献１に記載されたものがある。これは、検証用の値を保持する部品とその期待値を登録しておく部品とが、分離された構成になっているという点において、前述のマイクロコンピュ−タと外部メモリの接続検証の従来手法と同様であり、つぎに述べている課題を有している。
【００１０】
【特許文献１】
特開平８−３２０８０６号公報
【００１１】
【発明が解決しようとする課題】
従来手法においては、外部メモリ６０７内に記憶されているデータ６０５の一部を、マイクロコンピュータ６０６に内蔵されたＲＯＭ６０９に登録するため、マイクロコンピュータ６０６をマスク化した後に、外部メモリ６０７に記憶しているデータを変更したい場合、その変更したいデータに合わせるように、マイクロコンピュータ６０６内のＲＯＭ６０９のデータも変更しなければならない。
【００１２】
これは、その他のデータ／プログラムに変更はなくても、マイクロコンピュータ６０６に内蔵されたＲＯＭ６０９内の検証用データを変更するためだけに、再マスク処理が必要となり、再マスク処理費用などのコスト面において課題があった。
【００１３】
また、外部メモリ６０７の品揃えが多岐にわたる場合（例えば、音声データにおける日本語バージョン、英語バージョン、ドイツ語バージョンなど）には、それら各々の外部メモリ６０７内の一部データをマイクロコンピュータ６０６に内蔵されたＲＯＭ６０９に登録する必要がある。ところが、マイクロコンピュータ６０６に内蔵されたＲＯＭ６０９の容量制限が厳しいため、対応が困難であるという課題もあった。
【００１４】
さらに、マイクロコンピュータ６０６と外部メモリ６０７とはアドレスバス６１０およびデータバス６１１により接続されているが、そのバスの一部がはんだドロップなどにより短絡していた場合に読み出したデータが、短絡してない時の正常なデータと偶然一致し、一見正常なデータであった場合に、回路の正しさが検証できないといった課題も挙げられる。
【００１５】
回路の接続を確かめる方法として、音声データの場合、マイクロコンピュータにより音声データを再生して、人間の聴覚や、波形データ測定により確認することもできる。ところが、前者では耳に頼る不確かさがあり、後者では、この構成を搭載した製品の出荷検査においては、音声データ再生分の時間（１０秒の音声データであれば、１０秒／台）の時間を要し、生産効率の悪化につながる。
【００１６】
したがって、本発明の目的は、マイクロコンピュータをマスク化した後に、外部メモリの内容を変更したい場合においても、マイクロコンピュータを再マスク化することなく対応することが可能となり、再マスク化費用などのコスト削減が可能となるマイクロコンピュータシステムおよび外部メモリ接続検証方法を提供することである。
【００１７】
【課題を解決するための手段】
本発明の請求項１記載のマイクロコンピュータシステムは、マイクロコンピュータと外部メモリとがアドレスバスとデータバスとで接続されたマイクロコンピュータシステムであって、任意データと任意データの検証用データとをともに外部メモリ内に具備し、外部メモリから任意データと検証用データとを読み出し、任意データと検証用データとを比較検証することによってマイクロコンピュータと外部メモリ間の接続可否を検証する検証アルゴリズムをマイクロコンピュータの内蔵メモリ内に具備している。
【００１８】
この構成によれば、任意データと任意データの検証用データとをともに外部メモリ内に具備し、外部メモリから任意データと検証用データとを読み出し、任意データと検証用データとを比較検証するようにしているので、マイクロコンピュータが外部メモリ内のデータに依存しないようになり、マイクロコンピュータのマスク化後に、外部メモリデータを変更しても、マイクロコンピュータの修正は不要となる。したがって、マイクロコンピュータをマスク化した後に、外部メモリの内容を変更したい場合においても、マイクロコンピュータを再マスク化することなく対応することが可能となり、再マスク化費用などのコスト削減が可能となる。
【００１９】
本発明の請求項２記載のマイクロコンピュータシステムは、請求項１記載のマイクロコンピュータシステムにおいて、検証アルゴリズムでは、データバスに対するデータバス短絡確認処理およびアドレスバスに対するアドレスバス短絡確認処理の後、外部メモリ内の任意データと検証用データとをマイクロコンピュータが読み出して比較検証する。
【００２０】
この構成によれば、外部メモリ内の任意データと検証用データの比較検証に先立って、データバスに対するデータバス短絡確認処理およびアドレスバスに対するアドレスバス短絡確認処理を行うので、マイクロコンピュータおよび外部メモリにおけるデータバスおよびアドレスバスに接続された端子同士の短絡が生じていないこと、つまり回路の正しさを確認することができる。
【００２１】
本発明の請求項３記載のマイクロコンピュータシステムは、請求項２記載のマイクロコンピュータシステムにおいて、データバス短絡確認処理では、マイクロコンピュータがデータバスに接続される各端子への出力処理を行った直後に、マイクロコンピュータがデータバスに接続される各端子の信号を入力することによりデータバスに接続される各端子の信号レベルを確認する。
【００２２】
この構成によれば、請求項２と同様の作用効果を奏する。
【００２３】
本発明の請求項４記載のマイクロコンピュータシステムは、請求項２記載のマイクロコンピュータシステムにおいて、アドレスバス短絡確認処理では、マイクロコンピュータがアドレスバスに接続される各端子への出力処理を行った直後に、マイクロコンピュータがアドレスバスに接続される各端子の信号を入力することによりアドレスバスに接続される各端子の信号レベルを確認する。
【００２４】
この構成によれば、請求項２と同様の作用効果を奏する。
【００２５】
本発明の請求項５記載のマイクロコンピュータシステムは、請求項２または４記載のマイクロコンピュータシステムにおいて、外部メモリにおける予め規定されたアドレスにデータバス検査用データが記憶されており、データバス短絡確認処理では、マイクロコンピュータが外部メモリにおける予め規定されたアドレスにアクセスし、マイクロコンピュータが外部メモリの出力値をデータバスに接続される各端子から入力することによりデータバスに接続される各端子の信号レベルを確認する。
【００２６】
この構成によれば、請求項２と同様の作用効果を奏する。
【００２７】
本発明の請求項６記載のマイクロコンピュータシステムは、請求項２または３記載のマイクロコンピュータシステムにおいて、外部メモリにおける予め規定されたアドレスにアドレスバス検査用データが記憶されており、アドレスバス短絡確認処理では、アドレスバス検査用データに対応したアドレスにアクセスし、アドレスバス検査用データに基づいたマイクロコンピュータにおけるアドレスバスの各端子からの出力値のレベルを、マイクロコンピュータがマイクロコンピュータにおけるアドレスバスの各端子から入力して確認する。
【００２８】
この構成によれば、請求項２と同様の作用効果を奏する。
【００２９】
本発明の請求項７記載のマイクロコンピュータシステムは、請求項２、３または５記載のマイクロコンピュータシステムにおいて、複数の入力端子がマイクロコンピュータにおけるアドレスバスに接続される複数の端子に接続され、出力端子がマイクロコンピュータにおけるデータバスおよびアドレスバスに接続される各端子とは異なる入力可能な他の端子に接続され、かつマイクロコンピュータから選択指示信号が供給されるセレクタを有する。そして、アドレスバス短絡確認処理では、マイクロコンピュータからの選択指示信号により、マイクロコンピュータのアドレスバスに接続される複数の端子より任意端子を選択し、任意端子の信号をマイクロコンピュータにおける入力可能な他の端子に入力することにより、任意端子からの信号入力のレベルを判断する。
【００３０】
この構成によれば、請求項２と同様の作用効果を奏する。
【００３１】
本発明の請求項８記載のマイクロコンピュータシステムは、請求項２、４、６または７記載のマイクロコンピュータシステムにおいて、複数の入力端子がマイクロコンピュータにおけるデータバスに接続される複数の端子に接続され、出力端子がマイクロコンピュータにおけるデータバスおよびアドレスバスに接続される各端子とは異なる入力可能な他の端子に接続され、かつマイクロコンピュータから選択指示信号が供給されるセレクタを有する。そして、データバス短絡確認処理では、マイクロコンピュータからの選択指示信号により、マイクロコンピュータのデータバスに接続される複数の端子より任意端子を選択し、任意端子の信号をマイクロコンピュータにおける入力可能な他の端子に入力することにより、任意端子からの信号入力のレベルを判断する。
【００３２】
この構成によれば、請求項２と同様の作用効果を奏する。
【００３３】
本発明の請求項９記載のマイクロコンピュータシステムは、請求項２、３または５記載のマイクロコンピュータシステムにおいて、複数の入力端子がマイクロコンピュータにおけるアドレスバスに接続される複数の端子に接続され、出力端子がマイクロコンピュータにおけるアナログ／デジタル変換入力端子に接続され、かつマイクロコンピュータから選択指示信号が供給されるセレクタを有する。そして、アドレスバス短絡確認処理では、マイクロコンピュータからの選択指示信号により、マイクロコンピュータのアドレスバスに接続される複数の端子より任意端子を選択し、任意端子の信号をマイクロコンピュータにおけるアナログ／デジタル変換入力端子に入力することにより、任意端子からの信号入力のレベルを判断する。
【００３４】
この構成によれば、請求項２と同様の作用効果を奏する他、アナログ／デジタル変換入力端子を用いたことにより、以下のような作用効果を有する。すなわち、通常の端子は、Ｈ／Ｌレベルを認識できる電圧値が、マイクロコンピュータ規格値として規定されている。そのため、仮に短絡により端子にかかる電圧が、中間電位となった場合は、Ｈ／Ｌレベルを認識することができない。ここで、通常端子ではなく、Ａ／Ｄ変換入力端子を使用し、入力値をあらかじめ定められたＨ／Ｌレベル判断基準値（Ａ／Ｄ変換値）と比較することにより、中間電位が入力された場合においても、Ｈ／Ｌレベルを区別することが可能になる。また、通常端子のＨ／Ｌ認識電圧値外をＡ／Ｄ変換値から認識することができ、通常端子では認識できないＨ／Ｌレベルが入力されたため、異常であると判断することも可能となる。
【００３５】
本発明の請求項１０記載のマイクロコンピュータシステムは、請求項２、４、６または７記載のマイクロコンピュータシステムにおいて、複数の入力端子がマイクロコンピュータにおけるデータバスに接続される複数の端子に接続され、出力端子がマイクロコンピュータにおけるアナログ／デジタル変換入力端子に接続され、かつマイクロコンピュータから選択指示信号が供給されるセレクタを有する。そして、データバス短絡確認処理では、マイクロコンピュータからの選択指示信号により、マイクロコンピュータのデータバスに接続される複数の端子より任意端子を選択し、任意端子の信号をマイクロコンピュータにおけるアナログ／デジタル変換入力端子に入力することにより、任意端子からの信号入力のレベルを判断する。
【００３６】
この構成によれば、請求項２と同様の作用効果を奏する他、アナログ／デジタル変換入力端子を用いたことにより、請求項９と同様の作用効果をさらに有する。
【００３７】
本発明の請求項１１記載の外部メモリ接続検証方法は、アドレスバスとデータバスとで接続されたマイクロコンピュータと外部メモリとの間の接続可否を検証する外部メモリ接続検証方法であって、予め任意データと任意データの検証用データとをともに外部メモリ内に設けておき、かつマイクロコンピュータと外部メモリ間の接続可否を検証する検証アルゴリズムをマイクロコンピュータの内蔵メモリ内に設けておき、マイクロコンピュータでアルゴリズムを実行することによって、外部メモリから任意データと検証用データとを読み出し、任意データと検証用データとを比較検証する。
【００３８】
この方法によれば、任意データと任意データの検証用データとをともに外部メモリ内に具備し、外部メモリから任意データと検証用データとを読み出し、任意データと検証用データとを比較検証するので、マイクロコンピュータが外部メモリ内のデータに依存しないようになり、マイクロコンピュータのマスク化後に、外部メモリデータを変更しても、マイクロコンピュータの修正は不要となる。したがって、マイクロコンピュータをマスク化した後に、外部メモリの内容を変更したい場合においても、マイクロコンピュータを再マスク化することなく対応することが可能となり、再マスク化費用などのコスト削減が可能となる。
【００３９】
本発明の請求項１２記載の外部メモリ接続検証方法は、請求項１１記載の外部メモリ接続検証方法において、検証アルゴリズムは、データバスに対するデータバス短絡確認処理およびアドレスバスに対するアドレスバス短絡確認処理の後、外部メモリ内の任意データと検証用データとをマイクロコンピュータが読み出して比較検証する。
【００４０】
この方法によれば、外部メモリ内の任意データと検証用データの比較検証に先立って、データバスに対するデータバス短絡確認処理およびアドレスバスに対するアドレスバス短絡確認処理を行うので、マイクロコンピュータおよび外部メモリにおけるデータバスおよびアドレスバスに接続された端子同士の短絡が生じていないこと、つまり回路の正しさを確認することができる。
【００４１】
本発明の請求項１３記載の外部メモリ接続検証方法は、請求項１２記載の外部メモリ接続検証方法において、データバス短絡確認処理では、マイクロコンピュータがデータバスに接続される各端子への出力処理を行った直後に、マイクロコンピュータがデータバスに接続される各端子の信号を入力することによりデータバスに接続される各端子の信号レベルを確認する。
【００４２】
この方法によれば、請求項１２と同様の作用効果を奏する。
【００４３】
本発明の請求項１４記載の外部メモリ接続検証方法は、請求項１２記載の外部メモリ接続検証方法において、アドレスバス短絡確認処理では、マイクロコンピュータがアドレスバスに接続される各端子への出力処理を行った直後に、マイクロコンピュータがアドレスバスに接続される各端子の信号を入力することによりアドレスバスに接続される各端子の信号レベルを確認する。
【００４４】
この方法によれば、請求項１２と同様の作用効果を奏する。
【００４５】
本発明の請求項１５記載の外部メモリ接続検証方法は、請求項１２または１４記載の外部メモリ接続検証方法において、外部メモリにおける予め規定されたアドレスにデータバス検査用データが記憶されており、データバス短絡確認処理では、マイクロコンピュータが外部メモリにおける予め規定されたアドレスにアクセスし、マイクロコンピュータが外部メモリの出力値をデータバスに接続される各端子から入力することによりデータバスに接続される各端子の信号レベルを確認する。
【００４６】
この方法によれば、請求項１２と同様の作用効果を奏する。
【００４７】
本発明の請求項１６記載の外部メモリ接続検証方法は、請求項１２または１３記載の外部メモリ接続検証方法において、外部メモリにおける予め規定されたアドレスにアドレスバス検査用データが記憶されており、アドレスバス短絡確認処理では、アドレスバス検査用データに対応したアドレスにアクセスし、アドレスバス検査用データに基づいたマイクロコンピュータにおけるアドレスバスの各端子からの出力値のレベルを、マイクロコンピュータがマイクロコンピュータにおけるアドレスバスの各端子から入力して確認する。
【００４８】
この方法によれば、請求項１２と同様の作用効果を奏する。
【００４９】
本発明の請求項１７記載の外部メモリ接続検証方法は、請求項１２、１３もしくは１５記載の外部メモリ接続検証方法において、アドレスバス短絡確認処理では、マイクロコンピュータからの選択指示信号により、マイクロコンピュータのアドレスバスに接続される複数の端子より任意端子を選択し、任意端子の信号をマイクロコンピュータにおける入力可能な他の端子に入力することにより、任意端子からの信号入力のレベルを判断する。
【００５０】
この方法によれば、請求項１２と同様の作用効果を奏する。
【００５１】
本発明の請求項１８記載の外部メモリ接続検証方法は、請求項１２、１４、１６または１７記載の外部メモリ接続検証方法において、データバス短絡確認処理では、マイクロコンピュータからの選択指示信号により、マイクロコンピュータのデータバスに接続される複数の端子より任意端子を選択し、任意端子の信号をマイクロコンピュータにおける入力可能な他の端子に入力することにより、任意端子からの信号入力のレベルを判断する。
【００５２】
この方法によれば、請求項１２と同様の作用効果を奏する。
【００５３】
本発明の請求項１９記載の外部メモリ接続検証方法は、請求項１２、１３もしくは１５記載の外部メモリ接続検証方法において、アドレスバス短絡確認処理では、マイクロコンピュータからの選択指示信号により、マイクロコンピュータのアドレスバスに接続される複数の端子より任意端子を選択し、任意端子の信号をマイクロコンピュータにおけるアナログ／デジタル変換入力端子に入力することにより、任意端子からの信号入力のレベルを判断する。
【００５４】
この方法によれば、請求項１２と同様の作用効果を奏する他、以下のような作用効果を有する。すなわち、通常の端子は、Ｈ／Ｌレベルを認識できる電圧値が、マイクロコンピュータ規格値として規定されている。そのため、仮に短絡により端子にかかる電圧が、中間電位となった場合は、Ｈ／Ｌレベルを認識することができない。ここで、通常端子ではなく、Ａ／Ｄ変換入力端子を使用し、入力値をあらかじめ定められたＨ／Ｌレベル判断基準値（Ａ／Ｄ変換値）と比較することにより、中間電位が入力された場合においても、Ｈ／Ｌレベルを区別することが可能になる。また、通常端子のＨ／Ｌ認識電圧値外をＡ／Ｄ変換値から認識することができ、通常端子では認識できないＨ／Ｌレベルが入力されたため、異常であると判断することも可能となる。
【００５５】
本発明の請求項２０記載の外部メモリ接続検証方法は、請求項１２、１４、１６または１７記載の外部メモリ接続検証方法において、データバス短絡確認処理では、マイクロコンピュータからの選択指示信号により、マイクロコンピュータのデータバスに接続される複数の端子より任意端子を選択し、任意端子の信号をマイクロコンピュータにおけるアナログ／デジタル変換入力端子に入力することにより、任意端子からの信号入力のレベルを判断する。
【００５６】
この方法によれば、請求項１２と同様の作用効果を奏する他、アナログ／デジタル変換入力端子を用いたことにより、請求項１９と同様の作用効果をさらに有する。
【００５７】
【発明の実施の形態】
以下、本発明の実施の形態のマイクロコンピュータシステムおよび外部メモリ接続検証方法について、図１、図２、図３、図４および図５を用いて説明する。
【００５８】
図５は本発明のマイクロコンピュータシステムの実施の形態における、マイクロコンピュータと外部メモリのデータ配置概略図を示す。図５において、マイクロコンピュータ５０６には、内部メモリとしてＲＡＭ５０８とＲＯＭ５０９とが内蔵されている。マイクロコンピュータ５０６は外部メモリ５０７に対して、アドレスバス５１０およびデータバス５１１で接続されている。
【００５９】
そして、このマイクロコンピュータシステム、すなわち、外部メモリ５０７に記憶されたデータを、マイクロコンピュータ５０６により読み出すシステムにおいては、図５に示すように、データ５０５が収められた外部メモリ５０７内の予め定めたアドレスに、任意データ５０４に依存した（あるいは同一値の）検証用データ５０３を配置し、マイクロコンピュータ５０６に内蔵されたＲＯＭ５０９内には、通常データ／プログラム５０１と比較検証用プログラム５０２のみを配置している。
【００６０】
そして、マイクロコンピュータ５０６によって、外部メモリ５０７から任意データ５０４と検証用データ５０３とを取得して、両者を比較することによりマイクロコンピュータ５０６と外部メモリ５０７との接続の正しさが検証される。
【００６１】
また、外部メモリ接続検証方法では、アドレスバス５１０とデータバス５１１とで接続されたマイクロコンピュータ５０６と外部メモリ５０７との間の接続を検証するために、予め任意データ５０４と任意データ５０４の検証用データ５０３とを、ともに外部メモリ５０７内に設けておき、かつマイクロコンピュータ５０６と外部メモリ５０７間の接続可否を検証する検証アルゴリズムである接続検証用プログラム５０２をマイクロコンピュータ５０６の内蔵のＲＯＭ５０９内に設けておく。そして、マイクロコンピュータ５０６で接続検証用プログラム５０２を実行することによって、外部メモリ５０７から任意データ５０４と検証用データ５０３とを読み出し、任意データ５０４と検証用データ５０３とを比較検証する。
【００６２】
また、マイクロコンピュータ５０６および外部メモリ５０７におけるアドレスバス５１０およびデータバス５１１に接続された各端子の信号レベルの確認は、上記各端子へのテスト出力直後に同じ端子にてポートレベルを直接読み込んで各端子がＨレベルかもしくはＬレベルかの判断を行うことにより実施するのが好ましい。
【００６３】
また、他の例としては、マイクロコンピュータ５０６におけるアドレスバス５１０もしくはデータバス５１１に接続された各端子をセレクタ（図４参照）により選択して、その端子の信号レベルをマイクロコンピュータ５０６の別端子にて確認することも可能である。
【００６４】
さらに、セレクタで選択された上記各端子の信号レベルをＡ／Ｄ変換し、任意の基準値によって端子がＨレベルかもしくはＬレベルかの判断を行うことによって確認することも可能である。
【００６５】
以下、本発明の実施の形態のマイクロコンピュータシステムおよび外部メモリ接続検証方法について詳細に説明する。
【００６６】
なお以下の実施の形態の説明においては、図１に示すように、マイクロコンピュータ１０１と外部メモリ１０２とは、アドレスバス１０３およびデータバス１０４により接続されている。データバス１０４は８本の信号線で構成され、各々の信号線の端子割付は隣り合っているものとする。また、アドレスバス１０３の構成についてもデータバス１０４の構成と同様とする。また、アドレスバス１０３およびデータバス１０４においては、通信時には各々の信号線間において干渉が発生しない程度の線間距離および通信速度が確保されているものとする。さらに、外部メモリ１０２はＲＯＭとし、格納されているデータについては、説明の表記を容易にするために音声データを取り扱うものとして説明を行う。
【００６７】
図２は本発明の実施の形態における外部メモリ（ＲＯＭ）１０２  内のデータ配置例を示す模式図である。図２に示すように、外部メモリ（ＲＯＭ）１０２は、０番地２０１から順に構成されており、０番地２０１から３番地２０４までには検証用データ２１０を格納し、４番地２０５から最終番地２０９の一つ前の番地２０８までには音声データ（２１１）を格納し、最終番地２０９には０番地２０１から最終番地２０９の一つ前の番地２０８までの全データを加算した値（チェックサム値）を格納する。
【００６８】
データ配置について、具体的な数値例により以下に説明する。０番地２０１にはＨ／Ｌ交互となるデータが、１番地２０２にはＬ／Ｈ交互となるデータが格納される。データバスは、８本の信号線構成のため８ｂｉｔデータである。それぞれ具体的には、０番地２０１には「１０１０１０１０」（２進数表記）＝「１７０」（１０進数表記）が格納され、１番地２０２には「０１０１０１０１」（２進数表記）＝「８５」（１０進数表記）が格納される。
【００６９】
つぎに、２番地２０３には、Ｈ／Ｌ交互で表される数値によるアドレスに格納されている音声データと同一データが格納される。すなわち、１７０番地２０７に「０ｘ０８」（１６進表記）といった音声データが格納されているとすると、２番地（２０３）にも「０ｘ０８」（１６進表記）が格納される。
【００７０】
同様に、３番地２０４には、Ｌ／Ｈ交互で表される数値によるアドレスに格納されている音声データ２１１と同一データが格納される。すなわち、８５番地２０６に「０ｘ１Ａ」（１６進表記）といった音声データ２１１が格納されているとすると、３番地２０４にも「０ｘ１Ａ」（１６進表記）が格納される。
【００７１】
上記説明においては、検証用データ２１０を先頭番地に配置した例を示しているが、特に先頭番地に限るものではない。マイクロコンピュータ１０１と外部メモリ１０２とから構成されるマイクロコンピュータシステムにおいて、一貫して同一アドレス構成であれば、任意のアドレスへの配置構成が可能である。しかし、音声データのように、連続したデータを取り扱うには、通常のデータ領域は連続した領域をとることが望ましく、検証用データ２１０は例に示すように先頭や最後尾への配置が適切である。また、検証用データ２１０については、０番地から３番地までの４つのデータを取り上げているが、任意の個数を設定することも可能である。
【００７２】
つぎに、上記のデータ配置が行われた外部メモリ（ＲＯＭ）１０２と、マイクロコンピュータ１０１とをアドレスバス１０３およびデータバス１０４で接続した構成における接続検証手順の一例を、図３のフローチャートを用いて説明する。ここで、アドレスバス１０３の各信号線はマイクロコンピュータ１０１の入出力兼用端子に割り当て、データバス１０４の各信号線は、マイクロコンピュータ１０１の入力専用端子もしくは入出力兼用端子に割り当てる。
【００７３】
まず第１手順として、データバス短絡チェック３０１を行う。マイクロコンピュータ１０１より、外部メモリ（ＲＯＭ）１０２の０番地２０１へアクセスすると、０番地２０１に格納されているデータが外部メモリ（ＲＯＭ）１０２から出力される。そのため、マイクロコンピュータ１０１におけるデータバス１０４に接続された各端子のレベルを読み込み、判断を行う（ステップ３０５）。ここで、前述したように０番地２０１には、Ｈ／Ｌ交互データが格納されているため、隣接する端子同士が短絡していた場合は、Ｈ／Ｌ交互のデータを読み出すことができなくなり、Ｎ．Ｇ．（Ｎｏ  Ｇｏｏｄ）と判断することができ、接続ＮＧ処理（ステップ３０４）を行う。
【００７４】
つぎに、外部メモリ（ＲＯＭ）１０２の１番地２０２にアクセスする。今度はＬ／Ｈ交互データによる同様の検証を行う（ステップ３０６）。
【００７５】
これら２つのデータバス短絡チェックを行うことで、データバス１０４の各信号線間の短絡チェックを行うことができる。
【００７６】
つぎに第２手順として、アドレスバス短絡チェック３０２を行う。マイクロコンピュータ１０１におけるアドレスバス１０３に接続された各端子に対して、Ｈ／Ｌ交互となるように出力（ステップ３０７）を行った直後、マイクロコンピュータ１０１におけるアドレスバス１０３に接続された端子のレベルを入力し、各端子のレベルがＨ／Ｌ交互となっているか確認を行う（ステップ３０８）。
【００７７】
ここで、隣接する端子同士が短絡していた場合は、Ｈ／Ｌ交互のデータを読み出すことができないので、Ｎ．Ｇ．と判断することができ、接続ＮＧ処理（ステップ３０４）を行う。
【００７８】
ここで、アドレスバス１０３に接続された各端子に対して、Ｈ／Ｌ交互となるように出力（ステップ３０７）を行う手順について説明する。アドレスバスは、外部メモリに対してアドレス指定を行う必要があるため、出力が可能な端子（入出力兼用端子または出力専用端子）に割り当てる必要がある。このことからマイクロコンピュータに格納されたプログラムにより、アドレスバスに割り当てた各端子にＨ／Ｌ交互となるように、データを出力する。例えば、０番端子はＨレベル、１番端子はＬレベル、２番端子はＨレベル、・・・いう具合に出力する。入出力兼用端子であれば、出力設定にしてＨまたはＬレベル出力後、入力設定に切り替えて、読み込みを行う。例えば、０番端子にＨレベルを出力した後、入力に切り替えて読み込んだ結果がＨレベルなら良しと判断し、もし、読み込んだ結果がＬレベルなら短絡などにより不良と判断する。
【００７９】
端子へのＨまたはＬレベル出力後の読み返しの方法について、以下にまとめて記載する（請求項５、７、９）。
【００８０】
データバス：外部メモリの指定番地にアクセスすることにより、外部メモリからデータバスにＨ／Ｌ交互データが出力されるため、この値により確認を行う。
【００８１】
アドレスバス：マイクロコンピュータの内蔵メモリなどに格納されたプログラムが、アドレスバスに割り当てられた各端子に対してＨ／Ｌ交互データを出力し、端子レベルを読み返すことにより、確認を行う。
【００８２】
例では、データバス短絡確認の次に、アドレスバス短絡確認を記載しているが、データバス短絡確認とアドレスバス短絡確認の処理の順番は問わない。
【００８３】
つぎに、Ｌ／Ｈ交互データ出力により、同様のチェックを行う（ステップ３０９、ステップ３１０）。
【００８４】
これら２つのアドレスバス短絡チェックを行うことで、アドレスバス１０３の各信号線間の短絡チェックを行うことができる。
【００８５】
上記の短絡チェックを全てパスすることで、データバス１０４およびアドレスバス１０３ともに、隣接する端子同士の短絡がないことが確認できる。
【００８６】
その上で第３手順として、バス接続チェック３０３を行う。外部メモリ（ＲＯＭ）１０２内において、Ｈ／Ｌ交互データが指し示すアドレスに格納されているデータと同一データが格納されているアドレス、すなわち外部メモリ（ＲＯＭ）１０２の２番地２０３に対してマイクロコンピュータ１０１よりアクセスし、データを取得し（ステップ３１１）、マイクロコンピュータ１０１の記憶領域（例えばＲＡＭ）に一時保存する（ステップ３１２）。
【００８７】
つぎに、Ｈ／Ｌ交互で示される外部メモリ（ＲＯＭ）１０２のアドレス、すなわち外部メモリ（ＲＯＭ）１０２の１７０番地２０７に対してマイクロコンピュータ１０１よりアクセスし、データを取得し、ステップ３１２にて一時保存しておいたデータと一致するかどうか比較検証を行う（ステップ３１３）。
【００８８】
ここで一致が得られない場合は、データ取得時に端子短絡以外の何らかの原因（ノイズなど）により正常に動作していないと判断し、接続ＮＧ処理（ステップ３０４）を行う。
【００８９】
つぎに、Ｌ／Ｈ交互データ構成により、上記ステップ３１１〜３１３と同様のチェックを行う（ステップ３１４、ステップ３１５、ステップ３１６）。具体的には、外部メモリ（ＲＯＭ）１０２の３番地２０４に格納されているデータと、８５番地２０６に格納されているデータとを取得して、両データが一致するかどうか比較検証を行う。ここでも同様に一致が得られない場合は、接続ＮＧ処理（ステップ３０４）へと移行する。
【００９０】
つぎにチェックサム確認を行う。すなわち、外部メモリ（ＲＯＭ）１０２の最終番地２０９に対してマイクロコンピュータ１０１よりアクセスし、格納されているチェックサムデータを取得し（ステップ３１７）、マイクロコンピュータ１０１の記憶領域（例えばＲＡＭ）に一時保存する（ステップ３１８）。そして、外部メモリ（ＲＯＭ）１０１の先頭番地（０番地２０１）から順にデータを読み出してデータを加算し、チェックサム値の算出を行う（ステップ３１９）。ここで、チェックサム値算出の際には、外部メモリ（ＲＯＭ）１０２の最終番地２０９に格納されているチェックサムデータは除く。
【００９１】
この算出したチェックサム値と、ステップ３１８にて一時保存しておいたチェックサムデータとが一致するかどうか、比較検証を行う（ステップ３２０）。ここでも同様に一致が得られない場合は、接続ＮＧ処理（ステップ３０４）へと移行する。
【００９２】
以上のように、本発明の実施の形態による、マイクロコンピュータ１０１と外部メモリ（ＲＯＭ）１０２のデータ配置構成においては、データバス短絡チェック３０１、アドレスバス短絡チェック３０２、およびバス接続チェック３０３を順に行うことにより、相互の接続検証を行う。
【００９３】
ここで、上記実施の形態において、データバス短絡チェック３０１およびアドレスバス短絡チェック３０２のチェックデータとして、Ｈ／Ｌ交互のデータ構成およびＬ／Ｈ交互のデータ構成を使用したが、別の実施の形態も挙げることができる。例えば、全端子を一度、Ｈレベル出力しておき、端に位置する端子から順に１本ずつＬレベル出力を行い、Ｌレベル出力を行った端子に隣接する端子レベルの入力を行い、Ｌレベルでないことを確認することにより、隣接する端子との短絡チェックを行うことができる。
【００９４】
つぎの端子をチェックする場合は、いったん全端子をＨレベル出力したあとに行うことが好ましい。これは前述の交互データによるチェックにおいて、端子をまたいで短絡していた場合の検出精度が向上する。また、マイクロコンピュータにおけるデータバスおよびアドレスバスに接続された各端子にプルアップ抵抗を付与し、マイクロコンピュータからはＨ出力ではなく、Ｈｉ−Ｚ（ハイインピーダンス）出力を行い（端子外部レベルではＨレベルとなる）、前述の交互データによるチェックを行ったり、端に位置する端子から順に１本ずつＬ出力を行ったりする方法もある。
【００９５】
これはプルアップ抵抗が必要な分、コストアップとなるが、短絡時の電気的な危険を避けることが可能である。ここで、Ｈレベル基準で記載しているが、Ｌレベル基準でも同様の手法が可能である。
【００９６】
上記の実施の形態においては、前述したように、マイクロコンピュータの入出力端子にアドレスバスおよびデータバスの各信号線を割り付けている。なお、データバスは入力専用端子でも可能である。
【００９７】
しかし、マイクロコンピュータの構成によっては、入出力端子の端子数に余裕がない場合など、アドレスバスを出力専用端子に割り当てなければならない場合がある。この場合、前述したアドレスバス短絡チェック３０２を行うことはできない。
【００９８】
そこで、このような状況のもとでも、アドレスバス短絡チェックを行うための構成を以下で説明する。ここでは、セレクタを追加した構成例について、図４を用いて説明を行う。図４において、４０６はマイクロコンピュータ、４０７は外部メモリ（ＲＯＭ）、４０８はアドレスバス、４０９はデータバスである。４０１は選択指示信号、４０２はセレクタ、４０３は端子レベル入力、４０４ａはＡ／Ｄ変換器、４０４ｂはＡ／Ｄ変換値、４０５はマイクロコンピュータ４０６に内蔵されたＲＯＭ、４０５ａはＲＯＭ４０５に格納されているＡ／Ｄ用基準値である。
【００９９】
アドレスバス４０８の各信号線は、マイクロコンピュータ４０６の出力専用端子に割り当てられ、アドレスバス４０８は別途セレクタ４０２にも接続されている。前述した接続確認方法とは、アドレスバス４０８の各信号線に接続された端子のＨ／Ｌレベル確認方法のみが異なるため、重複する部分については説明を省略する。
【０１００】
アドレスバス４０８の短絡チェックを行うにあたり、アドレスバス４０８の各端子に対してマイクロコンピュータ４０６よりＨ／Ｌ交互データ出力もしくはＬ／Ｈ交互データ出力をした後、マイクロコンピュータ４０６よりセレクタ４０２へ選択指示信号４０１を出力することにより、アドレスバス４０８のいずれの端子を選択するかを決定する。
【０１０１】
そして、選択された端子の端子レベル入力４０３を、マイクロコンピュータ４０６のＡ／Ｄ変換器４０４ａに入力することにより得られるＡ／Ｄ値４０４ｂと、予めマイクロコンピュータ４０６の内蔵ＲＯＭ４０５に記憶してあるＨ／Ｌレベルを判断する基準値４０５ａとを比較検証することにより、アドレスバス４０８の各端子のＨ／Ｌレベルの確認を行う。
【０１０２】
このような端子のＨ／Ｌレベルの確認処理は、アドレスバス４０８だけでなく、データバス４０９への適用も可能である。ここで、セレクタ４０２により選択された信号をＡ／Ｄ変換器４０４ａに入力しているが、汎用端子を使用することも可能である。端子が短絡したときに端子レベルが中間電位となってしまう場合には、Ａ／Ｄ変換器を使用することが有効である。
【０１０３】
以下、この点について、詳しく説明する。通常の端子は、Ｈ／Ｌレベルを認識できる電圧値が、マイクロコンピュータ規格値として規定されている。そのため、仮に短絡により端子にかかる電圧が、中間電位となった場合は、Ｈ／Ｌレベルを認識することができない。ここで、通常端子ではなく、Ａ／Ｄ変換入力端子を使用し、入力値をあらかじめ定められたＨ／Ｌレベル判断基準値（Ａ／Ｄ変換値）と比較することにより、中間電位が入力された場合においても、Ｈ／Ｌレベルを区別することが可能になる。また、通常端子のＨ／Ｌ認識電圧値外をＡ／Ｄ変換値から認識することができ、通常端子では認識できないＨ／Ｌレベルが入力されたため、異常であると判断することも可能となる。
【０１０４】
上記実施の形態におけるデータバス短絡チェックの方法やアドレスバス短絡チェックの方法については、従来例に対しても応用可能である。
【０１０５】
以上説明したように、本発明の実施の形態によれば、マイクロコンピュータ１０１が外部メモリ１０２内のデータに依存しないようになり、マイクロコンピュータ１０１のマスク化後に、外部メモリ１０２内のデータを変更しても、マイクロコンピュータ１０１の修正は不要となる。したがって、マイクロコンピュータ１０１をマスク化した後に、外部メモリ１０２の内容を変更したい場合においても、マイクロコンピュータ１０１を再マスク化することなく対応することが可能となり、再マスク化費用などのコスト削減が可能となる。さらに、製品の出荷検査において、回路上、正しく接続できているかの自動検証の精度向上に寄与し、例えば、音声データを対象とした場合、音声データ再生による確認時間（１０秒の音声であれば、１０秒／台）を省くことができるため、接続検査時間を短縮（数秒以下／台）することができ、生産効率向上が可能となる。
【０１０６】
なお、本発明は上記実施の形態に限られない。発明の主旨を逸脱しない範囲で変更可能である。
【０１０７】
また上記では、外部メモリをＲＯＭとして取り扱ったが、本発明が対象とする外部メモリはＲＯＭに限定されるものではない。例えば、ＲＡＭ／ＤＲＡＭやＦＬＡＳＨメモリなどへの適用も可能である。すなわち、マイクロコンピュータにデータバスおよびアドレスバスを介して接続され、マイクロコンピュータにより内容を読み出すことができ、任意のアドレスへ任意のデータを配置することが可能な記憶媒体であれば適用が可能である。
【０１０８】
【発明の効果】
請求項１記載のマイクロコンピュータシステムによれば、任意データと任意データの検証用データとをともに外部メモリ内に具備し、外部メモリから任意データと検証用データとを読み出し、任意データと検証用データとを比較検証するようにしているので、マイクロコンピュータが外部メモリ内のデータに依存しないようになり、マイクロコンピュータのマスク化後に、外部メモリデータを変更しても、マイクロコンピュータの修正は不要となる。したがって、マイクロコンピュータをマスク化した後に、外部メモリの内容を変更したい場合においても、マイクロコンピュータを再マスク化することなく対応することが可能となり、再マスク化費用などのコスト削減が可能となる。
【０１０９】
請求項２記載のマイクロコンピュータシステムによれば、外部メモリ内の任意データと検証用データの比較検証に先立って、データバスに対するデータバス短絡確認処理およびアドレスバスに対するアドレスバス短絡確認処理を行うので、マイクロコンピュータおよび外部メモリにおけるデータバスおよびアドレスバスに接続された端子同士の短絡が生じていないこと、つまり回路の正しさを確認することができる。
【０１１０】
請求項３記載のマイクロコンピュータシステムによれば、請求項２と同様の効果を奏する。
【０１１１】
請求項４記載のマイクロコンピュータシステムによれば、請求項２と同様の効果を奏する。
【０１１２】
請求項５記載のマイクロコンピュータシステムによれば、請求項２と同様の効果を奏する。
【０１１３】
請求項６記載のマイクロコンピュータシステムによれば、請求項２と同様の効果を奏する。
【０１１４】
請求項７記載のマイクロコンピュータシステムによれば、請求項２と同様の効果を奏する。
【０１１５】
請求項８記載のマイクロコンピュータシステムによれば、請求項２と同様の効果を奏する。
【０１１６】
請求項９記載のマイクロコンピュータシステムによれば、請求項２と同様の効果を奏する他、アナログ／デジタル変換入力端子を用いたことにより、以下のような作用効果を有する。すなわち、通常の端子は、Ｈ／Ｌレベルを認識できる電圧値が、マイクロコンピュータ規格値として規定されている。そのため、仮に短絡により端子にかかる電圧が、中間電位となった場合は、Ｈ／Ｌレベルを認識することができない。ここで、通常端子ではなく、Ａ／Ｄ変換入力端子を使用し、入力値をあらかじめ定められたＨ／Ｌレベル判断基準値（Ａ／Ｄ変換値）と比較することにより、中間電位が入力された場合においても、Ｈ／Ｌレベルを区別することが可能になる。また、通常端子のＨ／Ｌ認識電圧値外をＡ／Ｄ変換値から認識することができ、通常端子では認識できないＨ／Ｌレベルが入力されたため、異常であると判断することも可能となる。
【０１１７】
請求項１０記載のマイクロコンピュータシステムによれば、請求項２と同様の効果を奏する他、アナログ／デジタル変換入力端子を用いたことにより、請求項９と同様の作用効果をさらに有する。
【０１１８】
請求項１１記載の外部メモリ接続検証方法によれば、任意データと任意データの検証用データとをともに外部メモリ内に具備し、外部メモリから任意データと検証用データとを読み出し、任意データと検証用データとを比較検証するので、マイクロコンピュータが外部メモリ内のデータに依存しないようになり、マイクロコンピュータのマスク化後に、外部メモリデータを変更しても、マイクロコンピュータの修正は不要となる。したがって、マイクロコンピュータをマスク化した後に、外部メモリの内容を変更したい場合においても、マイクロコンピュータを再マスク化することなく対応することが可能となり、再マスク化費用などのコスト削減が可能となる。
【０１１９】
請求項１２記載の外部メモリ接続検証方法によれば、外部メモリ内の任意データと検証用データの比較検証に先立って、データバスに対するデータバス短絡確認処理およびアドレスバスに対するアドレスバス短絡確認処理を行うので、マイクロコンピュータおよび外部メモリにおけるデータバスおよびアドレスバスに接続された端子同士の短絡が生じていないこと、つまり回路の正しさを確認することができる。
【０１２０】
請求項１３記載の外部メモリ接続検証方法によれば、請求項１２と同様の効果を奏する。
【０１２１】
請求項１４記載の外部メモリ接続検証方法によれば、請求項１２と同様の効果を奏する。
【０１２２】
請求項１５記載の外部メモリ接続検証方法によれば、請求項１２と同様の効果を奏する。
【０１２３】
請求項１６記載の外部メモリ接続検証方法によれば、請求項１２と同様の効果を奏する。
【０１２４】
請求項１７記載の外部メモリ接続検証方法によれば、請求項１２と同様の効果を奏する。
【０１２５】
請求項１８記載の外部メモリ接続検証方法によれば、請求項１２と同様の効果を奏する。
【０１２６】
請求項１９記載の外部メモリ接続検証方法によれば、請求項１２と同様の効果を奏する他、アナログ／デジタル変換入力端子を用いたことにより、以下のような作用効果を有する。すなわち、通常の端子は、Ｈ／Ｌレベルを認識できる電圧値が、マイクロコンピュータ規格値として規定されている。そのため、仮に短絡により端子にかかる電圧が、中間電位となった場合は、Ｈ／Ｌレベルを認識することができない。ここで、通常端子ではなく、Ａ／Ｄ変換入力端子を使用し、入力値をあらかじめ定められたＨ／Ｌレベル判断基準値（Ａ／Ｄ変換値）と比較することにより、中間電位が入力された場合においても、Ｈ／Ｌレベルを区別することが可能になる。また、通常端子のＨ／Ｌ認識電圧値外をＡ／Ｄ変換値から認識することができ、通常端子では認識できないＨ／Ｌレベルが入力されたため、異常であると判断することも可能となる。
【０１２７】
請求項２０記載の外部メモリ接続検証方法によれば、請求項１２と同様の効果を奏する他、アナログ／デジタル変換入力端子を用いたことにより、請求項１９と同様の作用効果をさらに有する。
【図面の簡単な説明】
【図１】一般的なマイクロコンピュータシステムにおけるマイクロコンピュータと外部メモリとの接続例を示す回路図である。
【図２】本発明の実施の形態のマイクロコンピュータシステムにおける、外部メモリ内のデータ配置例を示す模式図である。
【図３】本発明の実施の形態のマイクロコンピュータシステムにおいて、マイクロコンピュータと外部メモリの間の接続検証を行う外部メモリ接続検証方法を説明するためのフローチャートである。
【図４】Ａ／Ｄ変換によりポートレベルを判断するための、マイクロコンピュータと外部メモリの接続例を示す回路図である。
【図５】本発明の実施の形態のマイクロコンピュータシステムにおける、マイクロコンピュータと外部メモリのデータ配置を示す概略図である。
【図６】従来構成のマイクロコンピュータシステムにおける、マイクロコンピュータと外部メモリのデータ配置を示す概略図である。
【符号の説明】
１０１    マイクロコンピュータ
１０２    外部メモリ
１０３    アドレスバス
１０４    データバス
２１０    検証用データ
２１１    音声データ
４０１    選択指示信号
４０２    セレクタ
４０３    端子レベル入力
４０４ａ    Ａ／Ｄ変換器
４０４ｂ    Ａ／Ｄ変換値
４０５    ＲＯＭ
４０５ａ    Ａ／Ｄ用基準値
４０６    マイクロコンピュータ
４０７    外部メモリ
４０８    アドレスバス
４０９    データバス
５０１    通常データ／プログラム
５０２    検証用プログラム
５０３    検証用データ
５０４    任意データ
５０５    データ
５０６    マイクロコンピュータ
５０７    外部メモリ
５０８    ＲＡＭ
５０９    ＲＯＭ
５１０    アドレスバス
５１１    データバス
【図１】
2005004345.tif 000003
【図２】
2005004345.tif 000004
【図３】
2005004345.tif 000005
【図４】
2005004345.tif 000006
【図５】
2005004345.tif 000007
【図６】
2005004345.tif 000008