(57)【要約】      （修正有）【課題】  安価な導電性ケースを用い、信頼性が確立された実用的な信号ピンの直径と貫通穴の直径の範囲内の構成を有し、外部基板との接続が容易で且つ高周波伝送特性が良好で１０Ｇビット／秒以上の高速動作を可能とする半導体用パッケージを提供する。【解決手段】  整合すべき特性インピーダンスより低い特性インピーダンスを有するフィードスルー部と、このフィードスルー部にパッケージ内外からそれぞれ電気的に接続し、上記フィードスルー部より高い特性インピーダンスを有する、空走部Ａ及び高インピーダンス部分５２ｄからなる信号線を備える。【選択図】        図６
2005191088.tif 000002
【特許請求の範囲】
【請求項１】
パッケージ筐体を貫通して外部からの高周波信号を内部に伝送する高周波伝送線路を有する半導体用パッケージにおいて、
上記高周波伝送路は、
パッケージ外部との隔壁部に設けられ、外部からの上記高周波信号を内部に伝する際に整合させるべき特性インピーダンスより低い特性インピーダンスを有する第１伝送線路部と、
パッケージ外部に設けられ、上記第１伝送線路部と電気的に接続して、当該第１伝送線路部より高い特性インピーダンスを有する第２伝送線路部と、
パッケージ内部に設けられ、上記第１伝送線路部と電気的に接続して当該第１伝送線路部より高い特性インピーダンスを有する第３伝送線路部とからなることを特徴とする半導体用パッケージ。
【請求項２】
第２伝送線路部及び第３伝送線路部は、高周波信号を伝送する際の位相定数とその伝送路長との積がほぼ等しいことを特徴とする請求項１記載の半導体用パッケージ。
【請求項３】
第２伝送線路部及び第３伝送線路部は、高周波信号を伝送する際の特性インピーダンスがほぼ等しいことを特徴とする請求項１記載の半導体用パッケージ。
【請求項４】
第２伝送線路部及び第３伝送線路部が差動伝送路であり、第１伝送線路部が結合差動伝送路であることを特徴とする請求項１から請求項３のうちのいずれか１項記載の半導体用パッケージ。
【請求項５】
第３伝送線路部は、比誘電率が１より大きい誘電体材料からなることを特徴とする請求項１から請求項４のうちのいずれか１項記載の半導体用パッケージ。
【請求項６】
第１伝送線路部は、パッケージの隔壁部に設けた孔に信号リードを挿入し、上記孔を硼珪酸ガラス又はソーダバリウムガラスで気密封止してなることを特徴とする請求項１から請求項５のうちのいずれか１項記載の半導体用パッケージ。
【請求項７】
パッケージの隔壁部は、軟鉄材、鉄ニッケル合金材及び銅タングステン合金材のうちの少なくとも１つからなることを特徴とする請求項１から請求項６のうちのいずれか１項記載の半導体用パッケージ。
【請求項８】
パッケージ外部との隔壁部に設けられ、外部からの高周波信号を伝送する際に整合させるべき特性インピーダンスより低い特性インピーダンスを有する第１伝送線路部と、パッケージ外部に設けられ、上記第１伝送線路部と電気的に接続して、当該第１伝送線路部より高い特性インピーダンスを有する第２伝送線路部と、パッケージ内部に設けられ、上記第１伝送線路部と電気的に接続して、当該第１伝送線路部より高い特性インピーダンスを有する第３伝送線路部とからなる高周波伝送路を有した半導体用パッケージと、パッケージ内部に収納され、上記高周波伝送路を介して外部から上記高周波信号を入力して動作する半導体素子とを備えた半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光通信、マイクロ波、ミリ波等の高周波帯で使用される半導体デバイスに係り、特に外部基板との接続の容易で且つ高周波伝送特性が良好な構成を有する半導体用パッケージ及びこれを用いた半導体デバイスに関するものである。
【背景技術】
【０００２】
インターネットなどの普及により情報通信網における通信トラフィックが急激に増大している。このような現状に対応するため、光ファイバを介して光信号を伝送する光通信システムにおいても光信号の伝送速度の高速化が目覚しい。例えば、光通信システムに使用される光送受信器として、その伝送速度が２．５Ｇビット／秒のものから１０Ｇビット／秒のものが主流になりつつある。さらに、現在では４０Ｇビット／秒の伝送速度を有する光送受信器についてもその実現に向けて研究開発が進められている。このような高速の伝送速度を実現するためには、ミリ波やマイクロ波帯の高周波帯域が必要である。
【０００３】
上述したような光通信、ミリ波やマイクロ波帯の高周波帯域で使用される半導体チップを収納するパッケージには、例えばセラミックパッケージが使用されてきた。しかしながら、セラミックパッケージは高価であり、低コスト化の要求に応えることができない。このため、安価な金属などの導電性のケースに半導体デバイスを収納するパッケージが一般的に使用されてきている。
【０００４】
従来の上記導電性ケースを使用するパッケージでは、信号伝送路の特性から適用範囲が２．５Ｇビット／秒程度までのものが主流であった。このため、ミリ波やマイクロ波帯の高周波帯域で使用する半導体デバイスに対応して、１０Ｇビット／秒での使用でも信号伝送路の特性が劣化しないパッケージの開発が進められている。
【０００５】
従来の上記導電性ケースを使用する半導体用パッケージについて簡単に説明する。
信号伝送路周辺の構成としては、差動線路とする場合、差動出力部の一方の差動出力端子に接続した出力回路の負荷インピーダンスと、他方の差動出力端子に接続した出力回路の負荷インピーダンスとがダミー用抵抗などを用いて等価で且つ互いに平衡となるように接続される。これにより、差動出力回路にとっての差動負荷のバランスがとられる。
【０００６】
また、パッケージケースを構成する金属製ステムに突起部を形成し、その上に絶縁体の表面をメタライズし、熱伝導性の良いサブマウントを介してレーザダイオードを実装するパッケージが提案されている（例えば、特許文献１参照）。
【０００７】
上述したような半導体用パッケージは、パッケージの気密を保ちながらパッケージ内外部で電気信号をやり取りするフィードスルー部を有している。このフィードスルー部では、パッケージに設けた貫通穴を介して内部の半導体チップに接続する信号端子を外部に導き、当該貫通穴に誘電体を埋め込んで信号端子の固定やこれらの絶縁を保持している。
【０００８】
このようなフィードスルー部周りの構成について、従来のパッケージでは、内部に収納したホトダイオード（光半導体）とプリアンプＩＣとをインピーダンス整合するため、フィードスルー部の特性インピーダンスが５０Ωとなるように誘電体を埋め込む貫通穴の直径と信号端子との直径との比を６：１程度とするものが開示されている（例えば、特許文献２参照）。
【０００９】
これにより、２０ＧＨｚまでの反射特性が少ない半導体デバイスが得られる。また、ホトダイオードチップと信号端子とを長さ０．５ｍｍのワイヤボンドで接続することで、通過帯域が１７ＧＨｚ程度になる。
【００１０】
この他、従来のミリ波やマイクロ波用途の半導体用パッケージでは、フッ素系樹脂と報珪酸ガラスを適宜に組み合わせた誘電体を使用して、フィードスルー部において貫通穴の直径と信号端子の直径とを夫々の誘電率に従って適宜に変化させることで特性インピーダンスを一定に保つものが提案されている（例えば、特許文献３参照）。
【００１１】
このパッケージでは、ガラスを誘電体とした同軸構造と、ガラスよりも低い誘電損をもつ誘電体の同軸構造を重ねて配設している。これにより、特性インピーダンスを一定に保ったままで、誘電体損の小さなフィードスルー部を構成している。
【００１２】
さらに、従来の光通信用の半導体パッケージとして、内部に実装した電子冷却素子の静電容量による電気的共振の影響を軽減するため、誘電体にガラスを使用したフィードスルー部の直後にマイクロストリップ線路を配置するものが提案されている（例えば、特許文献４参照）。
【００１３】
このような導電性ケースによる半導体用パッケージは、光通信用のみならず、局発発振器、ＶＣＯ（Voltage Control Oscilator)、水晶発振器、表面弾性波デバイスなどのミリ波、マイクロ波デバイスなどにおいても広く利用されている。これらの用途において共通して、低コスト、小型、且つ５ＧＨｚ以上か１０Ｇビット／秒以上の高周波帯で使用可能なパッケージが要求されている。このため、インピーダンス整合した信号端子を備えた半導体用パッケージが強く要望されている。
【００１４】
【特許文献１】特開平１１−２３３８７６号公報（第２−６頁、図１）
【特許文献２】特開平１１−２３１１７３号公報（第２−６頁、図３、図４、図５）
【特許文献３】特開平１１−１８６４２５号公報（第２−４頁、図１）
【特許文献４】特公平７−１４１０２号公報（第２−３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
特許文献１に記載される従来の光半導体素子モジュールに用いられるキャン型のパッケージでは、数百ＭＨｚ〜ＧＨｚ帯での使用を前提にしている。このため、信号端子のパッケージ貫通部を介した内外部での特性インピーダンスが一定に保たれておらず、高い周波数帯で使用すると反射波が発生し易いという課題があった。
【００１６】
また、従来のフィードスルー部では、一般的にガラスを融解して信号端子を固定するため、固定の際に信号端子間の位置がばらつくと特性インピーダンスもばらついてしまうという不具合があった。さらに、この構成では、信号端子及びこれを取り囲む誘電体がそれぞれ通常の半導体用パッケージより小さい所定の半径寸法を有していないと、特性インピーダンスが非常に低くなってしまう。これにより、インピーダンス不整合が発生し易い。
【００１７】
一方、特許文献２に記載される従来のキャン型のパッケージでは、１０Ｇビット／秒代での使用を考慮している。このため、フィードスルー部の特性インピーダンスが５０Ωになるように信号端子の直径を０．１ｍｍ程度にしている。しかしながら、このような寸法では、信号端子が屈曲し易くなるため配線作業などに不具合を生じる。
【００１８】
特許文献２に開示される半導体用パッケージにおいて、配線作業が容易な例えば０．３ｍｍの直径で信号端子を構成すると、フィードスルー部の特性インピーダンスを５０Ωとするためには、信号端子の貫通穴の直径が１．８ｍｍ程度必要となる。
【００１９】
一般的なキャン型パッケージは、５．６ｍｍや３．８ｍｍ程度の直径のものが多く使用されている。しかしながら、特許文献２に開示されるキャン型のパッケージを高周波帯で使用しようとすると、当該貫通穴の大きさに起因して上記一般的なパッケージ寸法より小型化することができない。
【００２０】
また、特許文献２には、外部に突出した信号端子に対して一対のグランド端子を配設する旨が記載されているが、グランドを強化する目的であることのみが記載されている。このような信号端子に対してグランド端子対を配置する構成は、特性インピーダンスを設計する上で非常に重要である。
【００２１】
つまり、パッケージ外部に突出した信号端子の部分は、パッケージ内部へ貫通したフィードスルー部とほぼ等しい特性インピーダンスにしないとインピーダンス不整合が生じる。このため、信号端子とグランド端子の間隔を調整して特性インピーダンスを整合させる必要がある。従って、その配置間隔によっては、グランド端子を溶接やロウ付けでステム部に取り付ける操作が非常に困難になってしまう。
【００２２】
このように、半導体用パッケージにおいて、フィードスルー部と外部の信号線路との特性インピーダンスを一定にするのは、非常に困難であった。
【００２３】
また、特許文献２では、パッケージを接続する外部基板と当該パッケージのフィードスルー部との間における信号伝送線路がインダクタンス性を発生したり、特性インピーダンスが高くなってインピーダンス不整合を発生することを防止するため、パッケージと外部基板とを最短距離で接続する旨の開示がある。
【００２４】
しかしながら、このような取付方法では、フィードスルー部と外部基板との間で接続時に加えられる熱を逃がす構成を作ることができない。さらに、フィードスルー部と外部基板との間に露出した信号端子部分を設けることができないことから、外部基板と信号端子との接着部分やフィードスルー部に機械的な応力が直接かかってしまう。
【００２５】
このため、フィードスルー部の誘電体部分の遅れ破壊や、外部基板と信号端子との半田付け部に対する熱的、機械的応力によるクリープ減少やせん断破壊などが発生する危険性がある。また、外部基板と信号端子との半田付けの際にブリッジ半田が生じ易い。
【００２６】
特許文献３に記載されるパッケージにおいても、ガラスを融解して信号端子を固定しており、当該部分についての不具合は上述したとおりである。なお、特許文献３においても、フィードスルー部を介したパッケージ内外部の信号伝送路の特性インピーダンスを適切に整合させるための技術は一切開示されていない。このため、特許文献３に記載されるパッケージを高周波帯で使用すると、反射波が発生し易くなる。
【００２７】
また、特許文献４に記載されるパッケージにおいても、ガラスを誘電体とした同軸構造と、パッケージ内部に配設されたマイクロストリップ線路とを接続する構成が示されている。しかしながら、フィードスルー部を介したパッケージ内外部の信号伝送路の特性インピーダンスを適切に整合させるための技術は一切開示されていない。このため、特許文献４に記載されるパッケージも、高周波帯での使用では反射波が発生し易くなる。
【００２８】
この発明は上記課題を解決するためになされたもので、安価な導電性ケースを用い、信頼性が確立された実用的な信号ピンの直径と貫通穴の直径の範囲内の構成を有し、外部基板との接続が容易で且つ高周波伝送特性が良好で１０Ｇビット／秒以上の高速動作を可能とする半導体用パッケージ及びこれを用いた半導体デバイスを得ることを目的とする。
【課題を解決するための手段】
【００２９】
この発明に係る半導体用パッケージは、パッケージ筐体を貫通して外部からの高周波信号を内部に伝送する高周波伝送線路が、パッケージ外部との隔壁部に設けられ、外部からの上記高周波信号を内部に伝する際に整合させるべき特性インピーダンスより低い特性インピーダンスを有する第１伝送線路部と、パッケージ外部に設けられ、第１伝送線路部と電気的に接続して、当該第１伝送線路部より高い特性インピーダンスを有する第２伝送線路部と、パッケージ内部に設けられ、第１伝送線路部と電気的に接続して、当該第１伝送線路部より高い特性インピーダンスを有する第３伝送線路部とからなるものである。
【発明の効果】
【００３０】
この発明によれば、パッケージ筐体を貫通して外部からの高周波信号を内部に伝送する高周波伝送線路が、パッケージ外部との隔壁部に設けられ、外部からの上記高周波信号を内部に伝する際に整合させるべき特性インピーダンスより低い特性インピーダンスを有する第１伝送線路部と、パッケージ外部に設けられ、第１伝送線路部と電気的に接続して、当該第１伝送線路部より高い特性インピーダンスを有する第２伝送線路部と、パッケージ内部に設けられ、第１伝送線路部と電気的に接続して、当該第１伝送線路部より高い特性インピーダンスを有する第３伝送線路部とからなるので、コストを安く維持できるとともに、高周波伝送特性が良好で１０Ｇｂｐｓ以上の高速動作が可能な半導体用パッケージを提供することが可能となる。
【発明を実施するための最良の形態】
【００３１】
実施の形態１．
この発明の好適な実施の形態を詳細に説明する。本実施の形態１による半導体用パッケージは、例えば光半導体素子モジュールに使用される。光半導体素子モジュールは、光通信によってビル内や異なるビルに設置されたサーバ間を接続するローカルエリアネットワークなどに適用されている。
【００３２】
そこで、以降においても、本実施の形態１による半導体用パッケージで光半導体素子を収納した光半導体素子モジュールとし、モジュール形態をキャンパッケージ型とした場合を例に挙げて説明する。また、光半導体素子としてレーザダイオード（以下、ＬＤと称する）を内蔵する。なお、本発明における半導体用パッケージは、密閉用のキャップ（蓋）がないものも含めた概念で定義する。
【００３３】
図１は、この発明の実施の形態１による半導体用パッケージの外観構成を示す斜視図であり、大まかな内部構造を破線で記載している。図２は、図１中の半導体用パッケージを使用した光半導体素子モジュールの外観構成を示す斜視図である。また、図３は、図２中の光半導体素子モジュールの内部構造を示す断面図であり、（ａ）は内部の台座ブロックの基板配置面に対して水平な面での断面を示し、（ｂ）は（ａ）の断面に対して垂直な方向で且つ長手方向への断面を示している。
【００３４】
なお、以降の説明では、図１に示した半導体用パッケージをキャンパッケージと称する。また、図２に示した光半導体素子モジュールは、上述したようにＬＤを搭載するものを例に挙げるので、表記の簡単のためＬＤモジュールと称することとする。
【００３５】
図１から図３までに示すように、ＬＤモジュール３は、高周波信号ピン４１ａ，４１ｂ、グランドピン４２ａ，４２ｂ、モニタ信号ピン４３及びバイアス給電ピン４４ａ，４４ｂがマウントされる円板状のステム１０、複数のセラミック基板が搭載される台形柱状の台座ブロック１１、ＬＤ４０、このＬＤ４０が発生したレーザ光を集光する集光レンズ１２、台座ブロック１１などの内部構成を外部から密閉するための円筒形のキャップ１３を備えている。
【００３６】
キャップ１３は、図３に示すように、第１キャップ部材１３ａ及び第２キャップ部材１３ｂから構成される２段円筒形状を有している。第１キャップ部材１３ａは、プロジェクション溶接などによってステム１０に固定される。また、第２キャップ部材１３ｂは、第１キャップ部材１３ａの先端側に外嵌されてＹＡＧ溶接などによって第１キャップ部材１３ａに固定される。
【００３７】
もう少し具体的に説明すると、第１キャップ部材１３ａは、外径が異なる段付きの筒形状を有しており、外径の大きい筒部分から延びるように外径の小さい筒部分が設けられている。この外径の小さい筒部分を第２キャップ部材１３ｂの一端側の内筒に嵌合し、貫通ＹＡＧ溶接によって第１キャップ部材１３ａと第２キャップ部材１３ｂが固定される。
【００３８】
また、第１キャップ部材１３ａの上記外径の小さい先端部分には、集光用レンズ１２を挿入するためのレンズ挿入用の孔１４が形成されている。この集光レンズ１２は、ネジや接着材などによって第１キャップ部材１３ａに固定される。
【００３９】
第１キャップ部材１３ａの内部空間１５は、ガラス製のウィンドウ１６によって外部から隔離されている。これにより、台座ブロック１１が収納される内部空間１５は、気密状態が保たれている。なお、集光レンズ１２をキャップ１３の孔１４に接着固定するによって内部空間１５を気密状態に保つことが可能であればウィンドウ１６を省略してもよい。
【００４０】
第２キャップ部材１３ｂの集光レンズ１２に対向する端部には、レーザ光を通過させるための孔１７が形成されている。この第２キャップ部材１３ｂを第１キャップ部材１３ａにＹＡＧ溶接固定するにあたり、第１キャップ部材１３ａに対して摺動させてレーザ光軸方向に位置決め調整し、集光レンズ１２とレセプタクル２内のダミーフェルール１８とのレーザ光軸方向の位置合わせが行われる。
【００４１】
レセプタクル２は、図２に示すように光ファイバ２０が接続されたフェルール２１が挿入されるフェルール挿入孔１９を有している。フェルール挿入孔１９内のキャンパッケージ１側には、内部に光ファイバ１８ａが配設されるダミーフェルール１８が圧入固定されている。
【００４２】
また、レセプタクル２は、例えばＹＡＧ溶接による突き合わせ溶接でキャンパッケージ１の第２キャップ部材１３ｂの端面に固定される。なお、レセプタクル２を第２キャップ部材１３ｂに固定する際、互いの接合面を当接させた状態でレーザ光軸方向に垂直な２つの方向に対する位置決め調整を行う。このようにして、集光レンズ１２とレセプタクル２内のダミーフェルール１８とのレーザ光軸に直角な２つの方向に関する位置合わせを実行する。
【００４３】
光ファイバ２０が接続されるフェルール２１は、レセプタクル２のフェルール挿入孔１９に押圧しながら挿入する。このあと、不図示のロック機構によってフェルール２１はレセプタクル２に固定される。これにより、ダミーフェルール１８の光ファイバ１８ａとフェルール２１内の光ファイバ２０の端面同士が当接して、ファイバ間が接続（光結合）される。
【００４４】
次にキャンパッケージ１の内部回路について説明する。
図４は、図１中のキャンパッケージの内部回路及びＬＤを駆動するためのＬＤ駆動回路の等価回路を示す図である。ＬＤ駆動回路１００は、キャンパッケージ１と電気的に接続される外部基板に搭載されている。この外部基板には、後述するマイクロストリップ差動線路７０（図５、図６参照）が設けられている。
【００４５】
ＬＤ駆動回路１００は、差動型の入力構成を有する入力バッファ１０２、正相信号及び逆相信号を出力する差動構成をなす一対のトランジスタ１０３，１０４、バイアス定電流源としてのトランジスタ１０５及びインピーダンス整合をとるための抵抗１０６，１０７を備えている。
【００４６】
入力バッファ１０２は、入力される正相信号と逆相信号の波形を整形し、整形した正相信号と逆相信号をトランジスタ１０３，１０４のベース側に出力する。差動構成をなす一対のトランジスタ１０３，１０４は、差動増幅器を構成する。トランジスタ１０３，１０４の各々のコレクタ側には、抵抗１０６，１０７の一端が接続している。抵抗１０６，１０７の他端には接地端子が接続されている。
【００４７】
また、トランジスタ１０３，１０４の各々のエミッタ側には、トランジスタ１０５のコレクタ電極が接続している。このトランジスタ１０５のベース側には、バイアス電源ＶＤが接続しており、エミッタ側には負電源Ｖｅｅ１が接続しており、定電流動作をする。トランジスタ１０３のベース側は、入力バッファ１０２の逆相信号出力端子に接続される。一方、トランジスタ１０４のベース側には、入力バッファ１０２の正相信号出力端子が接続されている。
【００４８】
これにより、入力バッファ１０２から正相信号が入力されたトランジスタ１０４は、正相信号Ｉ２をトランジスタ１０５にて決定される電流値に変換して出力する。一方、入力バッファ１０２から逆相信号が入力されたトランジスタ１０３は、逆相信号Ｉ１をトランジスタ１０５にて決定される電流値に変換して出力する。
【００４９】
トランジスタ１０３，１０４の各々のエミッタ側の出力端子は、分布定数回路３０及び整合抵抗３１ａ，３１ｂを介してＬＤ４０の一対の電極（カソード、アノード）に接続している。分布定数回路３０及び整合抵抗３１ａ，３１ｂは、後述する高周波信号ピン４１ａ，４１ｂ、マイクロストリップ差動線路基板４６，４７（又はグランデッドコプレナ差動線路）などから構成される。
【００５０】
キャンパッケージ１の内部回路は、分布定数回路３０、抵抗３１ａ，３１ｂ、集光レンズ１２、ＬＤ４０、空芯ソレノイド３３ａ，３３ｂ、共振防止抵抗３４ａ，３４ｂ、ＬＤ４０と空芯ソレノイド３３ａ，３３ｂとを接続するためのワイヤボンド３５ａ，３５ｂを備えている。
【００５１】
抵抗３１ａ，３１ｂは、２０Ω程度のインピーダンス整合用の抵抗である。ＬＤ４０としては、高周波インピーダンスが５Ω程度のものを使用している。ソレノイド３３ａ，３３ｂは、高周波インピーダンスが大きいインダクタンス素子として機能する。共振防止抵抗３４ａ，３４ｂは、空芯ソレノイド３３ａ，３３ｂに並列接続されてその共振を防止する。
【００５２】
ＬＤ４０のカソード側は、ワイヤボンド３５ａ及びこのワイヤボンド３５ａに直列に接続する空芯ソレノイド３３ａと共振防止抵抗３４ａとの並列回路を介してバイアス定電流源３６の一端に接続している。バイアス定電流源３６の他端は、負電源Ｖｅｅ２に接続している。ＬＤ４０のアノード側は、ワイヤボンド３５ｂ及びこのワイヤボンド３５ｂに直列に接続す空芯ソレノイド３３ｂと共振防止抵抗３４ｂとの並列回路を介して接地されている。
【００５３】
なお、空芯ソレノイド３３ａ，３３ｂは、いずれも整合抵抗３１ａ，３１ｂよりもＬＤ４０に近い側でＬＤ４０の一対の電極（カソード、アノード）に電気的に接続している。負電源Ｖｅｅ１と負電源Ｖｅｅ２は同じ電源であることが好ましいが、それぞれ別電源としてもよい。
【００５４】
このように、キャンパッケージ１内のＬＤ４０の駆動構成では、空芯ソレノイド３３ａ，３３ｂを介してＬＤ４０のカソード及びアノードにバイアス電源（バイアス定電流源３６及び接地端子）が接続される。さらに、差動型の一対のトランジスタ１０３，１０４によってＬＤ４０のカソード及びアノードに高周波の変調信号が差動で入力される。
【００５５】
つまり、ＬＤ駆動回路１００におけるトランジスタ１０４がＯＦＦからＯＮ（トランジスタ１０３がＯＮからＯＦＦ）になると、ＬＤ４０に電流が流れる。これにより、ＬＤ４０からレーザ光が出力される。
【００５６】
また、トランジスタ１０４がＯＮからＯＦＦ（トランジスタ１０３がＯＦＦからＯＮ）になると、ＬＤ４０に流れる電流が減少する。これにより、ＬＤ４０からのレーザ光出力が停止される。
【００５７】
このように、ＬＤ駆動回路１００の差動トランジスタ１０３，１０４より出力された変調電気信号は、分布定数回路３０などを通じてＬＤ４０に伝送される。ＬＤ４０では、当該変調電気信号を光変調信号に変換する。ＬＤ４０から発生された光変調信号は、集光レンズ１２によって光ファイバ１８ａに集光され、光ファイバ１８ａを通じて出力される。
【００５８】
次にキャンパッケージ１内部の各構成要素について説明する。
図５は、図１中のキャンパッケージのキャップを外した状態を示す斜視図である。図中の円錐形状の記載はＬＤ４０が生成したレーザ光を示しており、矢印は光ファイバ１８ａ，２０を介したレーザ光の出射方向を示している。
【００５９】
図６は、図１中のキャンパッケージの内部構造を示す断面図であり、台座ブロックの基板配置面に対して水平な面での断面を示している。また、図７は、図１中のキャンパッケージのステム周辺部の構成を示す図である。なお、図６は、説明の都合上、バイアス給電ピン４４ａ，４４ｂ、モニタ信号ピン４３などの配置位置が、図３、図５及び図７とは若干異なっている。
【００６０】
図５から図７までに示すように、キャンパッケージ１内部の主要構成部としては、複数のピンがマウントされた円板状のステム１０や、ロウ付けなどによってステム１０の内壁面に垂直に固定される台形柱状の台座ブロック１１が挙げられる。
【００６１】
グランドを構成するステム１０には、高周波信号ピン４１ａ，４１ｂ、グランドピン４２ａ，４２ｂ、モニタ信号ピン４３、バイアス給電ピン４４ａ，４４ｂ及びチップキャリア４５がマウントされている。
【００６２】
高周波信号ピン４１ａ，４１ｂは、対をなして図４で示したＬＤ駆動回路１００からの差動の変調電気信号（以下、差動高周波信号とも称する）を伝送する。グランドピン４２ａ，４２ｂは、高周波信号ピン４１ａ，４１ｂの両側に配される。モニタ信号ピン４３では、モニタ用の受光素子５０との間での信号伝送がなされる。ここで、受光素子５０として、例えばフォトダイオードが考えられる（以下、ＰＤと称する）。
【００６３】
バイアス給電ピン４４ａ，４４ｂは、対をなしてＬＤ４０に対して外部の直流バイアス電流源からバイアス電流をパッケージ１の内部構成に供給する。チップキャリア４５は、モニタ用のＰＤ５０を搭載するためのＰＤ用のチップキャリアである。図５に示すように、例えば高周波信号ピン４１ａを介して図４で示した正相の電流信号Ｉ２が引き抜かれるとともに、高周波信号ピン４１ｂを介して図４で示した電流信号Ｉ２と逆相の電流信号Ｉ１が与えられる。
【００６４】
上述した信号ピンのうち高周波信号ピン４１ａ，４１ｂは、パッケージ１内の気密を保ったままステム１０を介して電気信号を通過させるフィードスルー部を構成している。後述するが、これら各ピンは、硼珪酸ガラスやソーダバリウムガラスなどの誘電率材料を介してステム１０に対し気密封止状態で固定されている。
【００６５】
また、グランドピン４２ａ，４２ｂは、グランドを構成するステム１０の外壁面に圧着及び溶接によって固着されている。ＰＤ用のチップキャリア４５上にマウントされたＰＤ５０は、ＬＤ４０から後方に出射されるモニタ光をモニタする。
【００６６】
台座ブロック１１は、ステム１０に対してほぼ垂直に配設される。台座ブロック１１の基板配置面には、マイクロストリップ差動線路基板４６，４７、ＬＤ用チップキャリア４８及びバイアス回路用基板４９が搭載される。台座ブロック１１及びステム１０の各表面全体には、導電性のメッキが施されている。
【００６７】
マイクロストリップ差動線路基板４６，４７及びＬＤ用のチップキャリア４８の各裏面には、接地導体層となる平面導体板（以下、ベタグランドと称する）が形成されている。このベタグランドを介してマイクロストリップ差動線路基板４６，４７及びＬＤ用のチップキャリア４８は、台座ブロック１１の基板配置面に半田接合される。これにより、ベタグランドと台座ブロック１１表面の導電性メッキとが電気的に接続される。また、台座ブロック１１は、ＬＤ４０等から発生する熱の放熱経路にもなっている。
【００６８】
マイクロストリップ差動線路基板４６は、セラミック基板５１、セラミック基板５１の上面に形成した一対のストリップ差動信号線５２ａ，５２ｂ及びセラミック基板５１の裏面に形成した不図示のベタグランドから構成される。
【００６９】
ストリップ差動信号線５２ａ，５２ｂの一端側には、ステム１０から突出した高周波信号ピン４１ａ，４１ｂと接触させるためのパッド５３ａ，５３ｂが形成されている。ストリップ差動信号線５２ａ，５２ｂは、高周波信号ピン４１ａ，４１ｂ側での信号線間隔が大きくなるように形成される。
【００７０】
より詳細に説明すると、図６に示すように、ストリップ差動信号線５２ａ，５２ｂのステム１０に近い入力側の部分５２ｄでは、特性インピーダンスが高くなるよう信号線間隔が大きく設定されている。また、部分５２ｄより出力側において、信号線間隔が徐々に接近する部分があり、これより出力側になると信号線間隔が接近した状態で平行に配置される。
【００７１】
この構成を有することにより、ストリップ差動信号線５２ａ，５２ｂと高周波信号ピン４１ａ，４１ｂとの間でインピーダンス整合させることができる。この構成は、本発明の重要な特徴の１つであるので詳細については後述する。
【００７２】
また、ステム１０にマウントされる高周波信号ピン４１ａ，４１ｂの端部は、マイクロストリップ差動線路基板４６のパッド５３ａ，５３ｂにロウ付け又は半田付けによって接続固定される。
【００７３】
マイクロストリップ差動線路基板４７は、セラミック基板５５、セラミック基板５５の上面に形成した一対のストリップ差動信号線５６ａ，５６ｂ及びセラミック基板５５の裏面に形成した不図示のベタグランドから構成される。
【００７４】
ストリップ差動信号線５６ａ，５６ｂは、信号線方向を略９０度折り曲げるためのコーナーカーブ部を有している。ストリップ差動信号線５６ａ，５６ｂの途中には、インピーダンス整合用の抵抗３１ａ，３１ｂ（図４に示す等価回路参照）がそれぞれ形成される。ストリップ差動信号線５２ａ，５２ｂとストリップ差動信号線５６ａ，５６ｂとは、ワイヤボンド５７ａ，５７ｂによってそれぞれ接続されている。
【００７５】
ＬＤ用のチップキャリア４８は、セラミック基板５８、セラミック基板５８の上面に形成した一対のストリップ差動信号線５９ａ，５９ｂ及びセラミック基板５８の裏面に形成した不図示のベタグランドから構成されるマイクロストリップ差動線路を有している。このマイクロストリップ差動線路を構成するストリップ差動信号線５９ｂ上にＬＤ４０のアノードが当接するように搭載される。
【００７６】
また、ＬＤ４０のカソードは、図５に示すように、ワイヤボンド６０によって他方のストリップ差動信号線５９ａに接続される。ストリップ差動信号線５６ａ，５６ｂとストリップ差動信号線５９ａ，５９ｂとは、ワイヤボンド６１ａ，６１ｂによってそれぞれ接続されている。
【００７７】
セラミック基板５８は、例えば熱伝導性の良い窒化アルミニウム（ＡｌＮ）や炭化シリコン（ＳｉＣ）などの材料から構成する。ＬＤ４０としては、１０Ｇビット／秒の変調が可能な、例えば分布帰還型のレーザダイオード素子が用いられる。
【００７８】
セラミック材からなるバイアス回路用基板４９には、２本の配線パターン６２ａ，６２ｂと一対のインダクタンス回路が形成される。これら配線パターン６２ａ，６２ｂと一対のインダクタンス回路とが、図４で示したソレノイド及び共振防止抵抗の並列回路に相当する。
【００７９】
つまり、配線パターン６２ａには、空芯ソレノイド３３ａと、空芯ソレノイド３３ｂの線間容量とインダクタンスとの共振を防止する共振防止抵抗３４ａとを電気的に並列接続した並列回路が配置される。また、配線パターン６２ｂには、空芯ソレノイド３３ｂと共振防止抵抗３４ｂとを電気的に並列接続してなる並列回路が配置される。
【００８０】
ここで、空芯ソレノイド３３ａ，３３ｂは、互いの磁界が干渉しないように、各ソレノイド３３ａ，３３ｂの中心軸（の延長線）が交差するように、好ましくは直交するように離間配置される。また、２本の配線パターン６２ａ，６２ｂの各端部は、ＬＤ用のチップキャリア４８のストリップ差動信号線５６ａ，５６ｂとワイヤボンド３５ａ，３５ｂを介して接続される。さらに、配線パターン６２ａ，６２ｂの他方の各端部には、ワイヤボンド６３ａ，６３ｂを介してステム１０に設けられるバイアス給電ピン４４ａ，４４ｂが接続される。
【００８１】
次に、キャンパッケージ１の特徴的な構成部をより詳細に説明する。
先ず、ステム１０の構成について詳述する。図４に示したＬＤ駆動回路１００の差動トランジスタ１０３，１０４から出力される差動高周波信号は、図５及び図６に示すように、マイクロストリップ差動線路７０を介してキャンパッケージ１内部に入力される。
【００８２】
ここで、マイクロストリップ差動線路７０は、基板７３上に形成した一対の差動信号線７１ａ，７１ｂと、この一対の差動信号線７１ａ，７１ｂを挟むようにこれらの外側に配置したグランド線７２ａ，７２ｂと、基板７３の裏面に形成されてグランド線７２ａ，７２ｂと電気的に接続した不図示のベタグランドとから構成される。なお、差動信号線７１ａ，７１ｂとグランド線７２ａ，７２ｂとの電界結合を強くしてグランデッドコプレナ差動線路としても良い。
【００８３】
ステム１０に設けた高周波信号ピン４１ａ，４１ｂは、マイクロストリップ差動線路７０の差動信号線７１ａ，７１ｂに接続固定される。また、ステム１０に設けたグランドピン４２ａ，４２ｂは、マイクロストリップ差動線路７０のグランド線７２ａ，７２ｂに接続固定される。
【００８４】
ステム１０は、コバール（Ｆｅ−Ｎｉ合金）、軟鉄、あるいはＣｕＷ（銅タングステン）などの金属で構成され、その表面部にＮｉや金などの半田付けのためのメッキが施される。例えば、コバールや軟鉄からなるステムでは、金属板を金型で鍛造して製造することができる。また、ＣｕＷからなるステムは、メタルインジェクションモールドで作ることができる。これらのステムは、製造が簡単なことから安価である。
【００８５】
ステム１０には、複数の孔７４，７５，７６ａ，７６ｂが分散して形成されている。これらの孔７４，７５，７６ａ，７６ｂには、誘電体７７，７８，７９ａ，７９ｂが埋め込まれる。
【００８６】
誘電体７７には、ピン挿入孔８０ａ，８０ｂを形成する。これらのピン挿入孔８０ａ，８０ｂには、高周波信号ピン４１ａ，４１ｂがそれぞれ挿入されて固定される。同様に、誘電体７８，７９ａ，７９ｂにおいても、孔（符号は省略）をそれぞれ形成しておき、各孔にモニタ信号ピン４３及びバイアス給電ピン４４ａ，４４ｂが挿入固定される。
【００８７】
図示の例では、一対の高周波信号ピン４１ａ，４１ｂを挿入する誘電体７７の断面形状が長円形状となるように構成している。また、この他の誘電体７８，７９ａ，７９ｂの断面形状は、円形形状としている。なお、グランドピン４２ａ，４２ｂは、ステム１０を貫通しておらず、図６及び図７に示すようにステム１０の外壁面１０Ｚに圧着及び溶接によって固着される。
【００８８】
ここで、高周波信号ピン４１ａ，４１ｂは、高周波特性を考慮して誘電体７７の少なくとも一方の外側に突出される部分の長さ（例えば、ＬＤ４０側への突出長）が、モニタ信号ピン４３及びバイアス給電ピン４４ａ，４４ｂの同部分の長さよりも短くなるように構成する。
【００８９】
これは、高周波信号ピン４１ａ，４１ｂを伝送される信号が、誘電体７７の外側にでると、即座にマイクロストリップ差動線路基板４６の差動信号線５２ａ，５２ｂに乗り移れるようにするためである。また、モニタ信号ピン４３及びバイアス給電ピン４４ａ，４４ｂについては、高周波特性の厳しい制約がないので、ある程度の突出長を確保してワイヤボンドの接続作業などが容易になるように構成してもよい。
【００９０】
誘電体７７は、例えば硼珪酸ガラスやソーダバリウムガラス等の材料で構成する。ちなみに、硼珪酸ガラスは誘電率εｒ＝４．１である。一方、誘電体７８，７９ａ，７９ｂとしては、例えばソーダバリウムガラスを使用するのが好ましく、硼珪酸ガラスを使用しても良い。
【００９１】
また、高周波信号ピン４１ａ，４１ｂ、モニタ信号ピン４３、バイアス給電ピン４４ａ，４４ｂ及びグランドピン４２ａ，４２ｂには、例えばコバール、５０％Ｎｉ−Ｆｅ合金などの金属を使用する。
【００９２】
モニタ信号ピン４３及びバイアス給電ピン４４ａ，４４ｂと、誘電体７８，７９ａ，７９ｂとをステム１０に挿入固定する工程を説明する。先ず、誘電体挿入用の孔７５，７６ａ，７６ｂが形成されたステム１０上に誘電体７８，７９ａ，７９ｂを載置した状態で振動を加える。これにより、誘電体７８，７９ａ，７９ｂを孔７５，７６ａ，７６ｂに落とし込む。
【００９３】
さらに、同様にしてピン４３，４４ａ，４４ｂを誘電体７８，７９ａ，７９ｂに形成した孔に落とし込む。そして、この状態でステム１０を図示しないカーボン治具に挿入し、これに電気炉の中で一気に熱をかける。これにより、誘電体を一時的に溶融させて、誘電体及びピンをステム１０に固定する。
【００９４】
ここで、ステム１０、信号ピン４１ａ，４１ｂ，・・・、誘電体７７ａ，７７ｂ、７８，・・・、及び台座ブロック１１の好適な材料について説明する。これらの構成では、どのような特性を最適にするかによってその材料が変わってくる。
【００９５】
先ず、誘電体にクラックが発生するのを防止するための構成を説明する。
パッケージ１における気密構造の信頼性を確保するため、ピン４３，４４ａ，４４ｂを取り囲む誘電体７８，７９ａ，７９ｂには厚みが必要である。また、これら誘電体の材料としては、コバールガラス、硼珪酸ガラスなどのガラスを使用する。この場合、例えば通信機器の環境温度として求められる−４０℃から８５℃の温度変動によって、誘電体としてのガラスに割れ（クラック）が入らないようにしなければならない。
【００９６】
そこで、ピン及びステム１０の熱膨張係数が、誘電体としてのガラスと同程度か、誘電体を若干締め付けるような熱膨張係数の関係に設定する。例えば、ステム１０材料がコバールかＣｕＷの場合では、ピン材料をコバールとして硼珪酸ガラスを使用する。また、ステム１０材料が軟鉄の場合は、ピン材料を５０％Ｎｉ−Ｆｅとしてソーダバリウムガラスを使用する。
【００９７】
次に、誘電体の放熱性を最適にするための構成を説明する。
ＬＤ４０等から発生する熱の放熱性を最適にするためには、ステム１０及び台座ブロック１１をＣｕＷで一体化させて構成する。これにより、ステム１０及び台座ブロック１１の一体構造が１つのヒートシンクとして機能し、良好な放熱特性を得ることができる。また、メタルインジェクションモールド技術を使うことにより、ステム１０及び台座ブロック１１の一体構造は比較的安価に作ることができる。
【００９８】
続いて、全体的なコストを考慮した構成を説明する。
安価なコバールを使用してステム１０及び台座ブロック１１を一体化させて作成するか、ステム１０及び台座ブロック１１を軟鉄で鍛造したものがコスト的には最適である。しかしながら、コバールは放熱性が悪いので、発熱の小さな光半導体素子用のパッケージにしか使用できない。本実施の形態のように、ＬＤモジュールの場合は、ＬＤの発熱は０．２Ｗ程度であるのでコバールを使用できる。
【００９９】
一方、トランスインピーダンスアンプ付きのＰＤモジュールの場合は、砒化ガリウム製のアンプの発熱が０．５Ｗ程度あるので、温度上昇が大きく、コバールを使用するのは放熱特性から不具合を生じる可能性が高い。しかしながら、最近では、シリコンゲルマニウム半導体やＣＭＯＳ技術を使用した低消費電力のトランスインピーダンスアンプが開発されている。このアンプでは発熱が０．２Ｗ程度であり、コバール材も使用することができる。
【０１００】
最後に、上記特性を得るための構成の折衷案を説明する。
発熱源を支持している台座ブロック１１は放熱性のよいＣｕＷを使って、ステム１０に安価なコバールを使うようにしてもよい。これらの接合はロウ付けとなる。また、台座ブロック１１を安価な鉄で作成して、これにロウ付けによりコバールから成るステム１０を接合するようにしてもよい。
【０１０１】
次に、本発明の最も重要な特徴である、小型のフィードスルー部を介してパッケージ内外部で高い特性インピーダンスでインピーダンス整合させる構成について説明する。
【０１０２】
先ず、フィードスルー部の構成と特性インピーダンスとの関係について述べる。
図８は、フィードスルー部の構成を模式的に示す断面図であり、（ａ）は２つの孔に充填した誘電体に一対の信号ピンのそれぞれを挿入してなる構成を示し、（ｂ）は１つの孔に充填した誘電体に一対の信号ピンを挿入してなる構成を示している。
【０１０３】
また、図９は、図８中の各フィードスルー部の構成についての誘電体半径と特性インピーダンスとの関係を示すグラフであり、（ａ）は図８（ａ）の構成について、（ｂ）及び（ｃ）は図８（ｂ）の構成について示している。
【０１０４】
図８（ａ）において、信号ピン６０１は、半径ｒａの金属からなる信号ピンである。信号ピン６０１の外周には、例えば硼珪酸ガラス又はソーダバリウムガラスからなる誘電体６０２が充填されている。ここで、一対の信号ピン６０１は、ステム６０３に形成した２つの半径ｒｂの孔にそれぞれ挿入される。なお、信号ピン６０１の断面円の中心とステム６０３の上記孔の中心が一致するものとする。また、信号ピン６０１の挿入孔を形成する前は誘電体６０２が半径ｒｂを有しているので、以降の説明においてもｒｂを誘電体６０２の半径と称することにする。
【０１０５】
フィードスルー部は、信号ピン６０１、信号ピン６０１の外周に充填された誘電体６０２及び誘電体６０２の外周を囲む金属製のステム６０３から構成される。また、ステム６０３は高周波的に接地状態にしている。図８（ａ）では、フィードスルー部を構成する２つの孔がステム６０３上で距離Ｓ１だけ離れて形成されている。
【０１０６】
図８（ｂ）では、ステム１０に設けた孔の形状は異なるが、上述した本実施の形態によるフィードスルー部の構成を模式的に示している。図８（ｂ）では、上述した高周波信号ピン４１ａ，４１ｂがそれぞれ半径Ｒａであり、ステム１０に設けた１つの孔が半径Ｒｂである。さらに、信号ピン４１ａ，４１ｂは、距離Ｓ２だけ離れて誘電体６１０に挿入されているものとする。また、ステム１０に設けた孔と誘電体６１０の半径は一致するので、以降の説明においてＲｂを誘電体６１０の半径と称することにする。
【０１０７】
図８（ａ）に示す信号ピン６０１の特性インピーダンスは、下記式（１）で表すことができる。図９（ａ）では、図８（ａ）に示すステム６０３を接地電位とし、誘電体６０２について比誘電率εｓ＝４．１、比透磁率μｓ＝１として、信号ピン６０１の半径ｒａをそれぞれ０．１ｍｍ、０．１２５ｍｍ、０．１５ｍｍ、０．１７５ｍｍとした場合の単相フィードスルーの特性インピーダンスを示している。
【数１】
2005191088.tif 000003
【０１０８】
例えば、ＬＤ駆動回路１００を単相で使用する場合、図８（ａ）に示すステム６０３を接地電位とし、信号ピン６０１の特性インピーダンスをＬＤ駆動回路１００の一方の出力端子の出力インピーダンスである５０オーム（Ω）にインピーダンス整合させれば良い。
【０１０９】
図９（ａ）に示すように、信号ピン６０１の半径ｒａを光半導体モジュールのパッケージとして一般的な値である０．１５ｍｍとした場合、特性インピーダンスを５０オームとするには誘電体６０２の半径ｒｂが０．８ｍｍ程度必要となる。これでは、一般的なキャン型パッケージが５．６ｍｍや３．８ｍｍ程度の直径であることを考慮すると、パッケージが大型してしまうことは否めない。
【０１１０】
また、信号ピン６０１の半径を小さくし、誘電体６０２の半径を小さくすると以下のような不具合が生じる。フィードスルー部と回路基板７０との間での空走部（図５及び図６中に記号Ａで示したパッケージ１外部のピン部分、以降、空走部Ａと称する）は、インダクタンス性のインピーダンスになりやすい。この空走部Ａを接地電位とした金属で取り巻く同軸構造をフィードスルー部に採用したと仮定しても、上記（１）式から特性インピーダンスは比誘電率の平方根分の１で変化し、インピーダンス不整合による反射波が発生する。
【０１１１】
さらに、フィードスルー部を特許文献２に開示されるような構造にしたとしても、特性インピーダンスの変化が大きかったり、インダクタンス性を少なくするために最短距離で回路基板７０に接続するなどの工夫が必要である。しかしながら、これらの方法では、本発明が解決すべき課題にも挙げたように、回路基板との隙間管理を高精度に実施しなければならなかったり、半田付け箇所やガラスの信頼性などに問題がある。
【０１１２】
そこで、図９（ａ）に示すように、信号ピン６０１の半径ｒａを０．１５ｍｍ、誘電体６０１の半径ｒｂを０．４ｍｍとして、単相のフィードスルーとしての特性インピーダンスが３０オームとなる寸法を選択し、隙間Ｓ１を仮に０として２つの信号ピン６０１を並べる。
【０１１３】
このようにフィードスルー部を構成すると、空走部Ａにおいて本実施の形態と同様に信号ピンの両脇に一対のグランドピン（例えば、図５中のグランドピン４２ａ，４２ｂ）を配置すれば、フィードスルー部の差動としての特性インピーダンスが６０オーム、空走部Ａの差動インピーダンスが１４０オーム程度になる。
【０１１４】
また、図８（ｂ）に示すように、ステム１０を貫通する高周波信号ピン４１ａと高周波信号ピン４１ｂとの電磁界が結合した結合差動線路としてフィードスルー部を構成しても良い。このような差動線路としての特性インピーダンスは、下記式（２）で求めることができる。なお、下記式（２）は、単位がオーム（Ω）であり、Ｒｂ＞Ｒａ、Ｓ＞２Ｒａの条件で式構成を簡略化している。
【数２】
2005191088.tif 000004
【０１１５】
図９（ｂ），（ｃ）は、図８（ｂ）の構成について上記式（２）で特性インピーダンスを算出した結果を示すグラフである。図において、信号ピン４１ａ，４１ｂの半径Ｒａがそれぞれ０．１５ｍｍ、間隔Ｓ２が０．８ｍｍ、誘電体半径１．３ｍｍ程度で差動の特性インピーダンスが６０オーム程度になる。これにより、当該構成では、図８（ａ）で示すフィードスルー部よりも小型のフィードスルー部が実現可能である。
【０１１６】
また、図９に示した各グラフを参照すると、信号ピンの位置や誘電体の半径のばらつきに対しては特性インピーダンスの変化が小さい。ここで、図８（ｂ）に示すフィードスルー部の構成で特性インピーダンスを１００オームにしようとする場合、誘電体６１０の半径Ｒｂを大きくしても効果が少なく、信号ピン４１ａ，４１ｂの半径Ｒａを約０．１ｍｍにする必要がある。
【０１１７】
これでは、信号ピンが細くなり過ぎるために取扱いが困難になる点は図８（ａ）の構成と同様である。なお、上記式（１）及び上記式（２）は、下記文献に記載されている。
小西義弘著、「マイクロ波回路の基礎とその応用（第１版）」、総合電子出版社、１９９０年８月２０日、第１６頁。
【０１１８】
このように、光通信用として一般的に利用されているキャンパッケージの直径５．６ｍｍというサイズを維持あるいはこれより小型化を図ろうとすると、フィードスルー部の特性インピーダンスとして１００オーム程度の比較的に高い特性インピーダンスを設定しようとすると、上述したような不具合が発生して実効性のあるキャンパッケージを得ることができない。
【０１１９】
例えば、誘電体として硼珪酸ガラスやソーダバリウムガラスを使用し、取付時における誘電体への熱負荷や作業性を考慮して最も扱いやすい信号ピンの半径である０．１５ｍｍ程度とすると、図９に示すように、フィードスルー部の特性インピーダンスが３０オーム程度になってしまう。
【０１２０】
そこで、本発明の発明者が研究解析を繰り返し試行錯誤した結果、上記不具合を解消することができる特有のパッケージ構造を見出すに至った。具体的には、フィードスルー部（第１伝送線路部）については整合すべき特性インピーダンスより低い特性インピーダンスとし、このフィードスルー部に電気的に接続するパッケージ内外部の信号線（第２伝送線路部、第３伝送線路部）としてフィードスルー部より高い特性インピーダンスを有するものを配設する。これにより、負荷に整合抵抗を付けたときの入力インピーダンスが整合し、且つ位相の変化が少ないパッケージを得ることができる。
【０１２１】
次に、本発明に特有な上記パッケージ構造について詳細に説明する。なお、この説明では、フィードスルー部及びその周辺部をカスケード接続された高周波伝送線路として扱い、高周波伝送線路の計算方法として利用価値が高いＡＢＣＤ行列法を用いる。また、上記計算にスミスチャートや散乱行列を利用しても良い。
【０１２２】
図１０は、実施の形態１によるパッケージにおけるフィードスルー部及びその周辺部を３段階に接続されたカスケード線路として模式的に表した図である。図において、特性インピーダンスは、整合すべきインピーダンスで規格化した値を用いている。
【０１２３】
規格化特性インピーダンスη１で、位相定数と線路長との積がδ１である第１の高周波伝送線路（第１伝送線路部）は、本実施の形態によるパッケージ１のフィードスルー部に相当するものである。当該フィードスルー部は、図６を用いて説明したように信号ピン４１ａ，４１ｂの誘電体７７に取り囲まれた部分、誘電体７７及びステム１０から構成される。
【０１２４】
また、規格化特性インピーダンスη２で、位相定数と線路長との積がδ２である第２の高周波伝送線路（第２伝送線路部）は、本実施の形態によるパッケージ１の空走部Ａに相当するものである。空走部Ａは、図６を用いて説明したように、ステム１０からパッケージ１外部に位置する信号ピン４１ａ，４１ｂの部分及びこれの両脇に配置されたグランドピン４２ａ，４２ｂから構成される。
【０１２５】
さらに、規格化特性インピーダンスη３で、位相定数と線路長との積がδ３である第３の高周波伝送線路（第３伝送線路部）は、本実施の形態によるパッケージ１内部のマイクロストリップ差動線路５２ａ，５２ｂの高インピーダンス部分に相当するものである。当該線路の高インピーダンス部分は、図６を用いて説明したように、マイクロストリップ差動線路５２ａ，５２ｂの符号５２ｄが付された信号線間距離の大きい高インピーダンス部分である。
【０１２６】
ここで、各段階の線路を全て無損失と仮定すると、図中の電圧Ｖｉ，Ｖｏと電流Ｉｉ，Ｉｏは、下記式（３）で表すことができる。
【数３】
2005191088.tif 000005
【０１２７】
なお、上記式（３）において各特性インピーダンスを整合すべきインピーダンスで規格化しているので、電圧と電流の関係についても規格化されたものとなる。また、通常は単相駆動の場合は５０オーム、差動の場合は１００オームに整合させることが多い。
【０１２８】
例えば、フィードスルー部においてパッケージ１の気密封止する、ガラスなどの誘電体の厚さは１ｍｍ程度必要である。また、フィードスルー部と回路基板７０との間に介在する第２の高周波伝送線路である空走部Ａの長さは、通常２ｍｍ程度である。
【０１２９】
ここで、真空中での１０ＧＨｚの１波長が約３０ｍｍ、５ＧＨｚの１波長が約６０ｍｍであることを考慮し、各伝送線路の電気長がｃｏｓ（δｉ）＝１、ｓｉｎ（δｉ）＝δｉの関係が成り立つと仮定する。これにより、低い周波数において、上記（３）式は、下記（４）式のように近似して簡略化することができる。
【数４】
2005191088.tif 000006
【０１３０】
特性のよい半導体パッケージの信号貫通部（フィードスルー部及びその周辺構成部）を構成するためには、図１０に示すように、並行に配置された高周波伝送線路間に負荷として整合すべき抵抗を付けた場合、入力側から見て電圧波と電流波の位相がずれないようにする必要がある。
【０１３１】
そこで、上記式（４）において位相定数と線路長との積δが小さいことからδの２乗項以上は無視できると仮定して、下記式（５）で与えられる近似解を得ることができる。
【数５】
2005191088.tif 000007
【０１３２】
ここで、３つの高周波伝送線路のうち、いずれか２つの高周波伝送線路の規格化インピーダンスとその位相定数と長さの積とが既知であり、これらのパラメータが未知の高周波伝送線路における位相定数と長さの積が決まれば、上記式（５）の２次方程式を解くことで、未知の高周波伝送線路の規格化インピーダンスを得ることができる。
【０１３３】
例えば、第１及び第２の高周波伝送線路の規格化インピーダンスη１，η２と、その位相定数と長さの積δ１，δ２とが既知であり、第３の高周波伝送線路における位相定数と長さの積δ３が決定された場合、第３の高周波伝送線路の規格化インピーダンスη３は、下記式（６）で与えられる。
【数６】
2005191088.tif 000008
【０１３４】
３つの高周波伝送線路の位相定数と長さの積がそれぞれ等しくδ１＝δ２＝δ３であるものとし、第１の高周波伝送線路（フィードスルー部）と第２の高周波伝送線路（空走部Ａ）の規格化特性インピーダンスη１，η２をそれぞれ０．６，１．４とする。この場合、上記式（６）より第３の高周波伝送線路の規格化特性インピーダンスη３は約１．２となる。
【０１３５】
図１１は、図１０で模式化して示した本実施の形態１によるフィードスルー部の特性を説明するためのグラフであり、（ａ）は図１０中の負荷に整合抵抗を接続した場合におけるフィードスルー部の規格化特性インピーダンスの実数部についてのδ依存性を示すグラフ（上記式（３）から算出した値）、（ｂ）は（ａ）の関係を有するフィードスルー部の位相特性についてのδ依存性を示すグラフである。
【０１３６】
図において、実線は、第３の高周波伝送線路（高インピーダンス部分５２ｄ）の規格化インピーダンスを上記式（６）から求めた値に設定した場合の特性を示している。また、鎖線は、第３の高周波伝送線路の規格化インピーダンスを上記式（６）から求めた値の１．２倍とした場合の特性を示している。さらに、一点鎖線は、第３の高周波伝送線路の規格化インピーダンスを上記式（６）から求めた値の１．４倍とした場合の特性を示している。
【０１３７】
また、各グラフにおいて、下記式（７）の関係からδを２πで割った値を横軸に記載している。下記式（７）では、線路長ｌと比誘電率εｓが決まれば、δを２πで割った値は周波数ｆに比例する。なお、下記式（７）において、βｉは各線路における位相定数、ｌｉは各線路の線路長、εｓｉは各線路の比誘電率、ｃは光速、λｏは各線路に伝送される高周波信号の真空中での波長、ｆはその周波数である。
【数７】
2005191088.tif 000009
【０１３８】
図１１（ｂ）より明らかなように、第３の高周波伝送線路のインピーダンスを上記式（６）より約１．２倍大きい鎖線の状態としたとき、δ／２πが０．１近くに至るまで位相の周波数依存性が少なくなっていることがわかる。
【０１３９】
上記式（７）から、各線路ついての比誘電率εｓｉを１、その長さｌｉを２ｍｍとすれば、δ／２π＝０．００６６がｆ＝１０ＧＨｚに対応する。従って、図１１（ｂ）に示すように、δ／２π＝０．００６６では、かなり広帯域に位相変化が押えられる。
【０１４０】
また、図１１（ａ）より明らかに、第３の高周波伝送線路のインピーダンスを上記式（６）から求めた値より大きくすることで、より広い周波数帯域で一定の入力インピーダンスが得られる。
【０１４１】
なお、第１の高周波伝送線路の上記所定の特性インピーダンスより第２，第３の高周波伝送線路の特性インピーダンスが高いという本発明の趣旨を逸脱しない範囲内であれば、第２，第３の高周波伝送線路の位相定数と長さの積がそれぞれ等しくδ２＝δ３であってもよい。これら位相定数と長さの積の同一性は、完全に一致させた場合の他、上記本発明の趣旨を逸脱しない範囲内で差異があってもよい。つまり、上記本発明の趣旨を逸脱しない範囲内で第２，第３の高周波伝送線路の位相定数と長さの積がほぼ等しい場合も本発明に含まれるものとする。
【０１４２】
さらに、第１の高周波伝送線路の上記所定の特性インピーダンスより第２，第３の高周波伝送線路の特性インピーダンスが高いという本発明の趣旨を逸脱しない範囲内であれば、第２，第３の高周波伝送線路の特性インピーダンスがそれぞれ等しくてもよい。これら特性インピーダンスの同一性は、完全に一致させた場合の他、上記本発明の趣旨を逸脱しない範囲内で差異があってもよい。つまり、上記本発明の趣旨を逸脱しない範囲内で第２，第３の高周波伝送線路の特性インピーダンスがほぼ等しい場合も本発明に含まれるものとする。
【０１４３】
上記各線路のパラメータに対して実際のパッケージにおいて設定される値を代入しても、上記構成によれば熱的又は機械的な応力緩和構造を設ける長さとして実用的な範囲のものが得られ、とても使い易い。
【０１４４】
実際のパッケージにおける各パラメータ値として、例えば第１の高周波伝送線路であるフィードスルー部の比誘電率εｓ１を４．１、その長さｌ１を１ｍｍ、第２の高周波伝送線路である空走部Ａの比誘電率εｓ２を１、その長さｌ２を２ｍｍとしても実用的な範囲の線路長や径を有するパッケージが得られる。
【０１４５】
また、上記構成によって、差動として比較的に高い特性インピーダンスである１００オームに整合させると、フィードスルー部の特性インピーダンスは６０オームとなる。これは、信号ピン４１ａ，４１ｂとして半径０．１５ｍｍのリードを使用することができ、取扱いも容易である。
【０１４６】
さらに、上記構成にすることによって、第３の高周波伝送線路（高インピーダンス部分５２ｄ）を小型化するには、比誘電率εｓ３が１０程度のアルミナセラミック材を使用すると、その長さを０．８ｍｍ程度に短くすることができ、小型化に有効である。
【０１４７】
以上のように、この実施の形態１によれば、整合すべき特性インピーダンスより低い特性インピーダンスを有するフィードスルー部と、このフィードスルー部にパッケージ１内外からそれぞれ電気的に接続し、上記フィードスルー部より高い特性インピーダンスを有する、空走部Ａ及び高インピーダンス部分５２ｄからなる信号線を備えるので、比較的に高い特性インピーダンスでインピーダンス整合することができることから、高周波伝送特性が良好で１０Ｇビット／秒以上の高速動作が可能なＬＤモジュールを提供することができる。また、安価な導電性ケースを用いることができる上、信頼性が確立された実用的な信号ピンの直径と貫通穴の直径の範囲内で構成することができる。さらに、当該パッケージは外部基板との接続が容易である。
【０１４８】
なお、上記実施の形態１では、マイクロストリップ差動線路基板４６，４７を用いる例を示したが、図１２に示すようなグランデッドコプレナ差動線路基板４６ｂ，４７ｂで構成してもよい。グランデッドコプレナ差動線路基板４６ｂ，４７ｂは、セラミック基板上に一対の差動信号線５２ａ，５２ｂ，５６ａ，５６ｂを形成し、これら一対の差動信号線を挟むように外側にグランド線１２０ａ，１２０ｂ，１２１ａ，１２１ｂを配置し、セラミック基板の裏面にベタグランドを配置して構成される。
【０１４９】
これらグランデッドコプレナ差動線路基板４６ｂ，４７ｂでは、差動信号線とグランド線とが近接して配置されてその電磁界結合が強く、基板裏面にもベタグランドを設けるので、良好な接地安定性を得ることができる。
【０１５０】
また、上記実施の形態１では、空走部Ａとして高周波信号ピン４１ａ，４１ｂの外側にグランドピン４２ａ，４２ｂを配設する例を示したが、グランドピン４２ａ，４２ｂを省略した実施形態も可能であり、小型化には有効である。
【０１５１】
なお、この際、第２の高周波伝送線路である空走部Ａをグランド−信号−信号−グランドと並ぶピン配列で構成する例を示したが、フィードスルー部として図８（ａ）の構成を採用し、信号ピンの間にグランドピンを配設してグランド−信号−グランド−信号−グランドと並ぶピン配列で構成しても良い。
【０１５２】
また、上記実施の形態では、第３の高周波伝送線路がマイクロストリップ差動線路基板４６上に形成した高インピーダンス部分５２ｄである場合を例に説明したが、台座ブロック１１を接地電位として信号ピン４１ａ，４１ｂをパッケージ１内部にさらに突き出して当該突出部を第３の高周波伝送線路としても良い。
【０１５３】
台座ブロック１１を接地電位として信号ピン４１ａ，４１ｂをパッケージ１内部にさらに突き出す場合、マイクロストリップ差動線路基板４６，４７の代わりに、突き出した信号ピン４１ａ，４１ｂの間隔を狭くして特性インピーダンスを下げるように構成してもよい。
【０１５４】
また、上記実施の形態１では、高周波信号ピン４１ａ，４１ｂは一定の太さのものを用いたが、一部分を太くして特性インピーダンスを下げるようにしてもよい。
【０１５５】
なお、上記実施の形態１では、差動信号を入力する構成をＬＤモジュール３に適用したが、当該構成を電界吸収型光変調器（ＥＡ変調器、Electro-absorption Modulator）が搭載されたＥＡモジュールや受光素子が搭載されて光信号を受信するＰＤモジュール又はトランスインピーダンスアンプ付きのＰＤモジュールに適用してもよい。勿論、ＬＤの温度調整用のペルチェ素子を用いたものであってもよいことは言うまでもない。
【０１５６】
また、上記実施の形態では、差動信号を使用する例を示したが、単相信号を使用する場合に本発明を適用しても同様の効果が得られる。
【図面の簡単な説明】
【０１５７】
【図１】この発明の実施の形態１による半導体用パッケージの外観構成を示す斜視図である。
【図２】図１中の半導体用パッケージを使用した光半導体素子モジュールの外観構成を示す斜視図である。
【図３】図２中の光半導体素子モジュールの内部構造を示す断面図である。
【図４】図１中のキャンパッケージの内部回路及びＬＤを駆動するためのＬＤ駆動回路の等価回路を示す図である。
【図５】図１中のキャンパッケージのキャップを外した状態を示す斜視図である。
【図６】図１中のキャンパッケージの内部構造を示す断面図である。
【図７】図１中のキャンパッケージのステム周辺部の構成を示す図である。
【図８】フィードスルー部の構成を模式的に示す断面図である。
【図９】図８中の各フィードスルー部の構成についての誘電体半径と特性インピーダンスとの関係を示すグラフである。
【図１０】実施の形態１によるパッケージにおけるフィードスルー部及びその周辺部を３段階に接続されたカスケード線路として模式的に表した図である。
【図１１】図１０で模式化して示した本実施の形態１によるフィードスルー部の特性を説明するためのグラフである。
【図１２】グランデッドコプレナ差動線路を示す斜視図である。
【符号の説明】
【０１５８】
１  キャンパッケージ（半導体用パッケージ）、２  レセプタクル、３  ＬＤモジュール（半導体デバイス）、１０  ステム、１０Ｚ  ステム外壁面、１１  台座ブロック、１２  集光レンズ、１３  キャップ、１３ａ  第１キャップ部材、１３ｂ  第２キャップ部材、１４  レンズ挿入用孔、１５  内部空間、１６  ウィンドウ、１７  孔、１８  ダミーフェルール、１８ａ，２０  光ファイバ、１９  フェルール挿入孔、２１  フェルール、３０  分布定数回路、３１ａ，３１ｂ  整合抵抗、３３ａ，３３ｂ  空芯ソレノイド、３４ａ，３４ｂ  共振防止抵抗、３５ａ，３５ｂ  ワイヤボンド、３６  バイアス定電流源、４０  半導体レーザダイオード（半導体素子）、４１ａ，４１ｂ  高周波信号ピン、４２ａ，４２ｂ  グランドピン、４３  モニタ信号ピン、４４ａ，４４ｂ  バイアス給電ピン、４５，４８  チップキャリア、４６，４７  マイクロストリップ差動線路基板、４６ｂ  グランデッドコプレナ差動線路基板、４９  バイアス回路用基板、５０  フォトダイオード（半導体素子）、５２ａ，５２ｂ，５６ａ，５６ｂ，５９ａ，５９ｂ  ストリップ差動信号線、５２ｄ  高インピーダンス部分（第３伝送線路部）、５３ａ，５３ｂ  パッド、５７ａ，５７ｂ，６０，６１ａ，６１ｂ，６３ａ，６３ｂ  ワイヤボンド、６２ａ，６２ｂ  配線パターン、７０  マイクロストリップ差動線路、７１ａ，７１ｂ  差動信号線、７２ａ，７２ｂ  グランド線、７７ａ，７７ｂ，７８，７９ａ，７９ｂ  誘電体、８０ａ，８０ｂ  ピン挿入孔、１００  ＬＤ駆動回路、１０１  外部基板、１０２  入力バッファ、１０３，１０４，１０５  トランジスタ、１２０ａ，１２０ｂ，１２１ａ，１２１ｂ  グランド線、６０１  信号ピン、６０２，６１０  誘電体、６０３  ステム。
【図１】
2005191088.tif 000010
【図２】
2005191088.tif 000011
【図３】
2005191088.tif 000012
【図４】
2005191088.tif 000013
【図５】
2005191088.tif 000014
【図６】
2005191088.tif 000015
【図７】
2005191088.tif 000016
【図８】
2005191088.tif 000017
【図９】
2005191088.tif 000018
【図１０】
2005191088.tif 000019
【図１１】
2005191088.tif 000020
【図１２】
2005191088.tif 000021