(57)【要約】【課題】  ソルダバンプとゴールドバンプとの接合を持つシステムインパッケージ及びその製造方法を提供する。【解決手段】  上下半導体チップをフリップチップ方式で接合させる時に、ソルダバンプとゴールドバンプとを接合させるシステムインパッケージ及びその製造方法。これにより、ゴールドバンプを形成する半導体チップにＵＢＭ処理を施さないため、工程を単純化させ、かつ製造コストを低める。【選択図】  図６
2005317975.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップが搭載される基本フレームと、
前記基本フレームのチップパッド上に接着手段を通じて物理的に付着され、中央部にフリップチップ連結のための第１ボンドパッドが形成され、端部に第２ボンドパッドが形成された下部半導体チップと、
前記下部半導体チップの第２ボンドパッドと前記基本フレームとを電気的に連結するワイヤーと、
前記下部半導体チップの第１ボンドパッド上に、ソルダバンプとゴールドバンプとの接合により連結される第３ボンドパッドが中央部に形成され、前記下部半導体チップ上に搭載された上部半導体チップと、
前記基本フレームの一部、ワイヤー、下部半導体チップ及び上部半導体チップを密封する封止樹脂と、
を具備するシステムインパッケージ。
【請求項２】
前記基本フレームは、フレキシブル印刷回路基板、固形印刷回路基板及びリードフレームのうち選択されたいずれか一つであることを特徴とする請求項１に記載のシステムインパッケージ。
【請求項３】
前記下部半導体チップの第１ボンドパッドにゴールドバンプが形成され、前記上部半導体チップの第３ボンドパッドにはソルダバンプが形成されたことを特徴とする請求項１に記載のシステムインパッケージ。
【請求項４】
前記下部半導体チップの第１及び第２ボンドパッドには、ＵＢＭ処理が施されていないことを特徴とする請求項３に記載のシステムインパッケージ。
【請求項５】
前記下部半導体チップの第１ボンドパッドにソルダバンプが形成され、前記上部半導体チップの第３ボンドパッドにはゴールドバンプが形成されたことを特徴とする請求項１に記載のシステムインパッケージ。
【請求項６】
前記上部半導体チップの第３ボンドパッドには、ＵＢＭ処理が施されていないことを特徴とする請求項５に記載のシステムインパッケージ。
【請求項７】
前記下部半導体チップの第２ボンドパッドは、ワイヤーボンディングを円滑に行うための金属層が表面にさらに形成されたことを特徴とする請求項５に記載のシステムインパッケージ。
【請求項８】
前記金属層は、Ｎｉ／Ａｕ複合膜、Ｎｉ／Ａｇの複合膜及びＮｉ／Ｐｄの複合膜のうち選択されたいずれか一つであることを特徴とする請求項７に記載のシステムインパッケージ。
【請求項９】
前記下部半導体チップ及び上部半導体チップのうちいずれか一つは、キャパシタ機能を行う半導体チップであることを特徴とする請求項１に記載のシステムインパッケージ。
【請求項１０】
前記ゴールドバンプは、エレクトロプレーティング方式及びスタッド方式のうち選択されたいずれか一つの方式で作られたことを特徴とする請求項１に記載のシステムインパッケージ。
【請求項１１】
前記システムインパッケージは、前記下部半導体チップと前記上部半導体チップとの間の空間を満たすアンダーフィルをさらに具備することを特徴とする請求項１に記載のシステムインパッケージ。
【請求項１２】
前記システムインパッケージは、前記基本フレームが印刷回路基板の形態である場合、前記基本フレームの下端に付着されて、前記半導体チップの機能を外部に拡張するソルダボールをさらに具備することを特徴とする請求項２に記載のシステムインパッケージ。
【請求項１３】
前記下部半導体チップの第１及び第２ボンドパッドは、前記下部半導体チップ上で電気的に互いに連結されたことを特徴とする請求項１に記載のシステムインパッケージ。
【請求項１４】
半導体チップを搭載できる基本フレームを準備するステップと、
前記基本フレーム上に接着手段を利用して下部半導体チップを搭載するが、前記下部半導体チップの中央部には第１ボンドパッドが形成され、端部には第２ボンドパッドが形成された下部半導体チップを搭載するステップと、
前記下部半導体チップの第２ボンドパッドと、前記基本フレームとを、ワイヤーボンディングを通じて電気的に互いに連結するステップと、
前記下部半導体チップの第１ボンドパッドに対応する第３ボンドパッドが中央部に形成された上部半導体チップを準備するステップと、
前記下部半導体チップ上に、第３ボンドパッドを利用して前記上部半導体チップを搭載するが、ソルダバンプとゴールドバンプとの接合を利用して連結するステップと、
前記基本フレームの一部、ワイヤー、下部及び上部半導体チップを封止樹脂で密封するモールディングを行うステップと、
を含むことを特徴とするシステムインパッケージの製造方法。
【請求項１５】
前記基本フレームは、フレキシブル印刷回路基板及び固形印刷回路基板のうち選択されたいずれか一つであることを特徴とする請求項１４に記載のシステムインパッケージの製造方法。
【請求項１６】
前記基本フレームは、リードフレームであることを特徴とする請求項１４に記載のシステムインパッケージの製造方法。
【請求項１７】
前記接着手段は、接着テープ及びエポキシのうち選択されたいずれか一つであることを特徴とする請求項１４に記載のシステムインパッケージの製造方法。
【請求項１８】
前記ソルダバンプは、上部半導体チップに形成され、ゴールドバンプは、下部半導体チップに形成されたことを特徴とする請求項１４に記載のシステムインパッケージの製造方法。
【請求項１９】
前記下部半導体チップは、第１及び第２ボンドパッドにＵＢＭ処理が施されていないことを特徴とする請求項１８に記載のシステムインパッケージの製造方法。
【請求項２０】
前記ソルダバンプは、下部半導体チップに形成され、ゴールドバンプは、前記上部半導体チップに形成されたことを特徴とする請求項１４に記載のシステムインパッケージの製造方法。
【請求項２１】
前記上部半導体チップは、第３ボンドパッドにＵＢＭ処理が施されていないことを特徴とする請求項２０に記載のシステムインパッケージの製造方法。
【請求項２２】
前記下部半導体チップの第２ボンドパッドは、ワイヤーボンディングを円滑に行うための金属層が表面にさらに形成されたことを特徴とする請求項２０に記載のシステムインパッケージの製造方法。
【請求項２３】
前記金属層はＮｉ／Ａｕ複合膜、Ｎｉ／Ａｇ複合膜及びＮｉ／Ｐｄ複合膜のうち選択されたいずれか一つであることを特徴とする請求項２２に記載のシステムインパッケージの製造方法。
【請求項２４】
前記下部半導体チップと上部半導体チップとを、ソルダバンプとゴールドバンプとの接合を利用して連結するステップ後に、
前記下部半導体チップと上部半導体チップとの間に、接合信頼性を高めるために液状の物質を満たすステップと、
前記液状の物質を硬化させるステップと、をさらに進めることを特徴とする請求項１４に記載のシステムインパッケージの製造方法。
【請求項２５】
前記下部半導体チップ及び上部半導体チップのうちいずれか一つは、キャパシタ機能を行う半導体チップであることを特徴とする請求項１４に記載のシステムインパッケージの製造方法。
【請求項２６】
前記ゴールドバンプは、スタッド方式で作られたことを特徴とする請求項１４に記載のシステムインパッケージの製造方法。
【請求項２７】
前記スタッド方式で作られたゴールドバンプは、前記下部半導体チップを基本フレームに搭載する前に、ウェーハ状態で作られたことを特徴とする請求項２６に記載のシステムインパッケージの製造方法。
【請求項２８】
前記スタッド方式で作られたゴールドバンプは、前記下部半導体チップを基本フレームに搭載するステップ後に、チップ状態で作られたことを特徴とする請求項２６に記載のシステムインパッケージの製造方法。
【請求項２９】
前記ゴールドバンプは、エレクトロプレーティング方式で作られたことを特徴とする請求項１４に記載のシステムインパッケージの製造方法。
【請求項３０】
前記エレクトロプレーティング方式のゴールドバンプが前記下部半導体チップに形成された場合、第１及び第２ボンドパッドにいずれも形成されることを特徴とする請求項２９に記載のシステムインパッケージの製造方法。
【請求項３１】
前記モールディングを行うステップ後に、前記基本フレームの下部にあるソルダボールパッドにソルダボールを付着するステップをさらに進めることを特徴とする請求項１５に記載のシステムインパッケージの製造方法。
【請求項３２】
前記モールディングを行うステップ後に、封止樹脂の外郭に露出されたリードを加工するステップをさらに進めることを特徴とする請求項１６に記載のシステムインパッケージの製造方法。
【請求項３３】
中央部には第１ボンドパッドが形成され、端部には第２ボンドパッドが形成された下部半導体チップと、表面に前記第１ボンドパッドと対応する第３ボンドパッドが形成された上部半導体チップと、を準備するステップと、
前記下部半導体チップの第１ボンドパッドと、上部半導体チップの第３ボンドパッドとを互いに連結するが、ソルダバンプとゴールドバンプとの接合を利用して連結するステップと、
前記互いに連結された下部半導体チップ及び上部半導体チップを、基本フレーム上に接着手段を利用して搭載するステップと、
前記下部半導体チップの第２ボンドパッドと前記基本フレームとを、ワイヤーボンディングを通じて電気的に連結するステップと、
前記基本フレームの一部、ワイヤー、下部及び上部半導体チップを封止樹脂で密封するモールディングを行うステップと、
を含むことを特徴とするシステムインパッケージの製造方法。
【請求項３４】
前記下部半導体チップと前記上部半導体チップとを連結した後、
フラックス洗浄ステップをさらに進めることを特徴とする請求項３３に記載のシステムインパッケージの製造方法。
【請求項３５】
前記フラックス洗浄ステップが進んだ後、前記下部半導体チップと上部半導体チップとの接合信頼性を高めるための液状の物質を満たすステップと、
前記液状の物質を硬化させるステップと、をさらに進めることを特徴とする請求項３４に記載のシステムインパッケージの製造方法。
【請求項３６】
前記基本フレームは、フレキシブル印刷回路基板及び固形の印刷回路基板のうち選択されたいずれか一つであることを特徴とする請求項３３に記載のシステムインパッケージの製造方法。
【請求項３７】
前記基本フレームは、リードフレームであることを特徴とする請求項３３に記載のシステムインパッケージの製造方法。
【請求項３８】
前記ソルダバンプは、上部半導体チップに形成され、ゴールドバンプは、前記下部半導体チップに形成されたことを特徴とする請求項３３に記載のシステムインパッケージの製造方法。
【請求項３９】
前記下部半導体チップは、第１及び第２ボンドパッドにＵＢＭ処理が施されていないことを特徴とする請求項３８に記載のシステムインパッケージの製造方法。
【請求項４０】
前記ソルダバンプは、下部半導体チップに形成され、ゴールドバンプは、前記上部半導体チップに形成されたことを特徴とする請求項３３に記載のシステムインパッケージの製造方法。
【請求項４１】
前記上部半導体チップは、第３ボンドパッドにＵＢＭ処理が施されていないことを特徴とする請求項４０に記載のシステムインパッケージの製造方法。
【請求項４２】
前記下部半導体チップの第２ボンドパッドは、ワイヤーボンディングを円滑に行うための金属層が表面にさらに形成されたことを特徴とする請求項４０に記載のシステムインパッケージの製造方法。
【請求項４３】
前記金属層は、Ｎｉ／Ａｕ複合膜、Ｎｉ／Ａｇ複合膜及びＮｉ／Ｐｄ複合膜のうち選択されたいずれか一つであることを特徴とする請求項４２に記載のシステムインパッケージの製造方法。
【請求項４４】
前記下部半導体チップ及び上部半導体チップのうちいずれか一つは、キャパシタ機能を行う半導体チップであることを特徴とする請求項３３に記載のシステムインパッケージの製造方法。
【請求項４５】
前記ゴールドバンプは、エレクトロプレーティング方式及びスタッド方式のうち選択されたいずれか一つの方式で作られたことを特徴とする請求項３３に記載のシステムインパッケージの製造方法。
【請求項４６】
前記エレクトロプレーティング方式のゴールドバンプが前記下部半導体チップに形成された場合、第１及び第２ボンドパッドにいずれも形成されることを特徴とする請求項４５に記載のシステムインパッケージの製造方法。
【請求項４７】
前記モールディングを行うステップ後に、前記基本フレームの下部にあるソルダボールパッドにソルダボールを付着するステップをさらに進めることを特徴とする請求項３６に記載のシステムインパッケージの製造方法。
【請求項４８】
前記モールディングを行うステップ後に、前記封止樹脂の外郭に露出されたリードを加工するステップをさらに進めることを特徴とする請求項３７に記載のシステムインパッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ及びその製造方法に係り、さらに詳細には、フリップチップ方式で上部及び下部半導体チップが接合され、少なくとも一つの半導体チップがキャパシタ機能を行う半導体チップであるシステムインパッケージ及びその製造方法に関する。
【背景技術】
【０００２】
現在電子製品市場は、半導体素子の大きさを縮小する方向に発展しつつあり、このために、電子製品に使われる半導体パッケージはさらに薄く、さらに小さく変化しつつある。このような市場の欲求を満たすために、ＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ Ｃｈｉｐ）あるいはＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）が、半導体素子の製造分野に登場している。
【０００３】
ＳＯＣとは、一つの半導体チップ内部に複数個の半導体チップを統合して作る技術が使われた半導体素子のことをいい、ＳＩＰとは、複数個の個別半導体チップを一つの半導体パッケージに取り入れて組立てる技術が使われた半導体素子のことをいう。
【０００４】
ＳＩＰ技術は、複数個の半導体チップを、一つの半導体パッケージ内部に水平または垂直方向に搭載する技術であり、既存のＭＣＰ（Ｍｕｌｔｉ−Ｃｈｉｐ Ｐａｃｋａｇｅ）概念の延長線上にある。既存のＭＣＰの場合、複数個の半導体チップが水平的に搭載される技術が主になっていたが、ＳＩＰの場合には、複数個の半導体チップが垂直的に積層される技術が主に適用される。
【０００５】
一般的な電子製品の印刷回路基板には、半導体素子のノイズ特性を改善するために、半導体素子と受動素子とが共に実装される。前記受動素子には、キャパシタ、抵抗、インダクターなどがある。このような受動素子は、半導体素子の特性を改善するためにできるだけ半導体素子の近くに実装されることが、特性改善側面で有利である。これにより、キャパシタのような受動素子と、マイクロプロセッサーのような半導体チップとを、一つの半導体パッケージ内部で組立てるＳＩＰが紹介されている。
【０００６】
この時、キャパシタ用途の受動素子は、一般的な半導体チップと同じ方式のシリコンウェーハを利用して製造される。このように、シリコンウェーハを使用してキャパシタを作る技術は公知の技術である。その例として、このような技術が、ルーセントテクノロジー社により特許文献１として特許出願されたことがある。
【０００７】
また、本発明のように、上部及び下部半導体チップがフリップチップ方式で接合され、ワイヤーボンディング技術を使用して、下部半導体チップと基本フレームとを連結する半導体パッケージ及びその製造方法に関する技術が、ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ，Ｉｎｃ．，により特許文献２として登録されたことがある。
【０００８】
図１は、従来技術による半導体パッケージを説明するために図示した断面図である。
【０００９】
図１を参照すれば、リードフレームを素材とする基本フレーム２６２の上に、下部半導体チップ２１２と上部半導体チップ２００とが、その間に介在されているソルダバンプ２１０を通じて、フリップチップ方式で接合されている。この時、下部半導体チップの端部に形成されたボンドパッド２２６は、ワイヤー２６４を通じて基本フレーム２６２のリードと互いに電気的に連結される。また、前記上部及び下部半導体チップ２００、２１２、ワイヤー２６４及び基本フレーム２６２の一部は、封止樹脂２６６によりモールディングされる。
【００１０】
図２ないし図４は、従来技術による半導体パッケージで、下部半導体チップと上部半導体チップとが、フリップチップ方式で連結されることを説明するための断面図である。
【００１１】
図２を参照すれば、ソルダバンプ２１０は、上部半導体チップ２００に形成されて、上部及び下部半導体チップ２００、２１２が矢印方向（図面のＡ）に接合される。前記上部半導体チップ２００には、回路領域２０２及びボンドパッド２０８が形成されており、下部半導体チップ２１２にも、これと対応する他の回路領域２１４と他のボンドパッド２２４とがそれぞれ形成されている。また、下部半導体チップ２１２には、前記フリップチップ方式で接合される他のボンドパッド２２４以外に、ワイヤーボンディングのためのさらに他のボンドパッド２２６が、下部半導体チップ２１２の端部に沿って別途に形成されている。
【００１２】
図３は、一般的な半導体パッケージで、ソルダバンプ２１０をボンドパッド１２の上に形成する場合、ボンドパッド１２の上部構造を示した断面図である。ソルダバンプ２１０を形成するためには、ボンドパッド１２があるパッシベーション層１４上にポリイミド膜のような絶縁膜１６が追加で形成され、前記ボンドパッド１２と連結されたＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌｌｕｒｇｙ）層１８が別途に形成されねばならない。図面において、参照符号１０は、半導体チップを示す。
【００１３】
一般的に、ボンドパッド１２の材質であるアルミニウム層や銅層は、その上にソルダバンプ２１０を直接形成し難い。このような問題を解決するために、ボンドパッド１２上へのソルダバンプ２１０の接着を容易にし、ソルダバンプ２１０成分のボンドパッド１２への拡散を防止するために、ＵＢＭ層１８を形成する。このようなＵＢＭ層１８の構造は、多層金属層であり、接合層、拡散防止層及び水和層（ｗｅｔｔａｂｌｅ ｌａｙｅｒ）から形成される。
【００１４】
図４は、前記図１のＢ部分の拡大断面図である。
【００１５】
図４を参照すれば、一般的に、ソルダバンプを通じたフリップチップ接合を達成するためには、上部半導体チップ２００及び下部半導体チップ２１２のボンドパッド１２、１２′に、ＵＢＭ層１８、１８′を形成する処理をする必要がある。この時、ソルダバンプ２１０が直接形成されない下部半導体チップ２１２にも、同じＵＢＭ処理を行わねばならない理由は、上部半導体チップ２００に形成されたソルダバンプ２１０の接着を容易にし、ソルダバンプ２１０の成分が下部半導体チップ２１２のボンドパッド１２′に広がることを防止するためである。
【００１６】
ここで、ソルダバンプ２１０を接合時に使用する理由は、半導体チップの中央部にボンドパッドが位置する場合、ワイヤーボンディングが進めば、一定レベル以上の圧力が半導体チップに加えられ、このような圧力は、ボンドパッドの下部に存在する下部半導体チップ２１２の回路領域を損傷させるためである。
【００１７】
図５は、図１の半導体パッケージで、下部半導体チップにワイヤーボンディングされた形態（図面のＣ部分）を説明するための断面図である。下部半導体チップ２１２にあるさらに他のボンドパッド（図１の２２６）には、ワイヤーボンディングを円滑に行わせる金属層を形成する工程が進められねばならない。このような金属層は、Ｎｉ／／Ａｕ複合膜、Ｎｉ／Ａｇ複合膜及びＴｉ／Ｃｕ／Ｎｉ／Ａｕ複合膜のうち選択された一つで形成できる。
【００１８】
しかし、従来技術は、下部半導体チップにも別途のＵＢＭ処理を施さねばならず、それにより、システムインパッケージの全体的な製造工程が長くなり、製造コストが上昇するという問題点がある。
【特許文献１】米国特許出願番号９／３８６，６６０号明細書（出願日：１９９９年８月３１日）
【特許文献２】米国特許登録番号ＵＳ６，０５７，５９８号明細書（登録日：２０００年５月２日、題目：Ｆａｃｅ ｏｎ ｆａｃｅ ｆｌｉｐ ｃｈｉｐ ｉｎｔｅｇｒａｔｉｏｎ）
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明が解決しようとする技術的課題は、前述した問題点を解決できるように、システムインパッケージのフリップチップ接合において接合材質及び構造を変更して、ソルダバンプが形成されていない半導体チップに追加的なＵＢＭ処理を施さなくてもよいシステムインパッケージを提供するところにある。
【００２０】
本発明が解決しようとする他の技術的課題は、前述した問題点を解決できるように、システムインパッケージのフリップチップ接合において接合材質及び構造を変更して、ソルダバンプが形成されていない半導体チップに追加的なＵＢＭ処理を施さなくてもよいシステムインパッケージの製造方法を提供するところにある。
【課題を解決するための手段】
【００２１】
前記技術的課題を解決するために、本発明によるシステムインパッケージは、半導体チップが搭載される基本フレームと、前記基本フレームのチップパッド上に接着手段を通じて物理的に付着され、中央部にフリップチップ連結のための第１ボンドパッドが形成され、端部に第２ボンドパッドが形成された下部半導体チップと、前記下部半導体チップの第２ボンドパッドと前記基本フレームとを電気的に連結するワイヤーと、前記下部半導体チップ第１ボンドパッド上に、ソルダバンプとゴールドバンプとの接合により連結される第３ボンドパッドが中央部に形成され、前記下部半導体チップ上に搭載された上部半導体チップと、前記基本フレームの一部、ワイヤー、下部半導体チップ及び上部半導体チップを密封する封止樹脂と、を具備することを特徴とする。
【００２２】
本発明の望ましい実施形態によれば、前記基本フレームは、フレキシブル印刷回路基板、固形印刷回路基板及びリードフレームのうち選択されたいずれか一つである。
【００２３】
また、本発明の望ましい実施形態によれば、前記下部半導体チップの第１ボンドパッドにゴールドバンプが形成され、前記上部半導体チップの第３ボンドパッドにはソルダバンプが形成された場合、前記下部半導体チップの第１及び第２ボンドパッドには、ＵＢＭ処理が施されていないことが望ましい。
【００２４】
逆に、前記下部半導体チップの第１ボンドパッドにソルダバンプが形成され、前記上部半導体チップの第３ボンドパッドにはゴールドバンプが形成された場合、前記上部半導体チップの第３ボンドパッドには、ＵＢＭ処理が施されていないことが望ましい。
【００２５】
望ましくは、前記下部半導体チップ及び上部半導体チップのうちいずれか一つは、キャパシタ機能を行う半導体チップであることが望ましく、前記ゴールドバンプは、エレクトロプレーティング方式及びスタッド方式のうち選択されたいずれか一つの方式で作られたことが望ましい。
【００２６】
前記他の技術的課題を解決するために、本発明の一側面によるシステムインパッケージの製造方法は、半導体チップを搭載できる基本フレームを準備するステップと、前記基本フレーム上に接着手段を利用して下部半導体チップを搭載するが、前記下部半導体チップの中央部には第１ボンドパッドが形成され、端部には第２ボンドパッドが形成された下部半導体チップを搭載するステップと、前記下部半導体チップの第２ボンドパッドと、前記基本フレームとを、ワイヤーボンディングを通じて電気的に互いに連結するステップと、前記下部半導体チップの第１ボンドパッドに対応する第３ボンドパッドが中央部に形成された上部半導体チップを準備するステップと、前記下部半導体チップ上に、第３ボンドパッドを利用して前記上部半導体チップを搭載するが、ソルダバンプとゴールドバンプとの接合を利用して連結するステップと、前記基本フレームの一部、ワイヤー、下部及び上部半導体チップを封止樹脂で密封するモールディングを行うステップと、を含むことを特徴とする。
【００２７】
本発明の望ましい実施形態によれば、前記下部半導体チップと上部半導体チップとを、ソルダバンプとゴールドバンプとの接合を利用して連結するステップ後に、前記下部半導体チップと上部半導体チップとの間に、接合信頼性を高めるために液状の物質を満たすステップと、前記液状の物質を硬化させるステップと、をさらに含むことができる。
【００２８】
前記他の技術的課題を解決するために、本発明の他の側面によるシステムインパッケージの製造方法は、中央部には第１ボンドパッドが形成され、端部には第２ボンドパッドが形成された下部半導体チップと、表面に前記第１ボンドパッドと対応する第３ボンドパッドが形成された上部半導体チップとを準備するステップと、前記下部半導体チップの第１ボンドパッドと、上部半導体チップの第３ボンドパッドとを互いに連結するが、ソルダバンプとゴールドバンプとの接合を利用して連結するステップと、前記互いに連結された下部半導体チップ及び上部半導体チップを、基本フレーム上に接着手段を利用して搭載するステップと、前記下部半導体チップの第２ボンドパッドと前記基本フレームとを、ワイヤーボンディングを通じて電気的に連結するステップと、前記基本フレームの一部、ワイヤー、下部及び上部半導体チップを封止樹脂で密封するモールディングを行うステップと、を含むことを特徴とする。
【００２９】
本発明の望ましい実施形態によれば、前記下部半導体チップと前記上部半導体チップとを連結した後、フラックス洗浄ステップをさらに進めることができる。
【発明の効果】
【００３０】
本発明によれば、ゴールドバンプが形成された半導体チップについては、追加でＵＢＭ処理を施さなくてもよいので、第１に、システムインパッケージ製造工程で製造コストを低めることができ、第２に、製造工程を減らして工程を単純化できる。
【発明を実施するための最良の形態】
【００３１】
以下、添付された図面を参照して本発明の望ましい実施形態を詳細に説明する。しかし、下記の詳細な説明で開示される実施形態は、本発明を限定しようとする意味ではなく、当業者に、本発明の開示が実施可能な形態に完全になるように、発明の範ちゅうを知らせるために提供されるものである。
【００３２】
［第１実施形態］
＜スタッド方式のゴールドバンプを下部半導体チップに適用した場合＞
図６は、本発明の第１実施形態によるシステムインパッケージを説明するために図示した断面図である。
【００３３】
図６を参照すれば、本発明の第１実施形態によるシステムインパッケージ１００Ａは、半導体チップが搭載される基本フレーム１１０と、前記基本フレーム１１０のチップパッド上に接着手段１６０を通じて物理的に付着され、その中央部にフリップチップ連結のための第１ボンドパッド１２２が形成され、その端部に第２ボンドパッド１３２が形成された下部半導体チップ１２０と、を含む。また、前記下部半導体チップ１２０は、前記第１ボンドパッド１２２上にスタッド方式により形成されたゴールドバンプ１２４を含む。
【００３４】
また、本発明の第１実施形態によるシステムインパッケージ１００Ａは、前記下部半導体チップ１２０の第２ボンドパッド１３２と前記基本フレーム１１０とを電気的に連結するワイヤー１３０と、前記下部半導体チップ１２０の第１ボンドパッド上にゴールドバンプ１２４と接合により連結されるソルダバンプ１４４が、第３ボンドパッド１４２に形成され、前記下部半導体チップ１２０上に搭載された上部半導体チップ１４０と、前記基本フレーム１１０の一部、ワイヤー１３０、下部半導体チップ１２０及び上部半導体チップ１４０を密封する封止樹脂１５０と、を含む。
【００３５】
前記接合が完了した下部半導体チップ１２０と上部半導体チップ１４０との間は封止樹脂１５０で充填されることもあるが、接合の信頼性を高めるために、エポキシのようなアンダーフィル１７０素材で満たされることもある。
【００３６】
前記スタッド方式のゴールドバンプ１２４は、半導体組立て工程で、ワイヤーボンディング設備を利用して第１ボンドパッド１２２上に容易に形成することができる。これは、第２ボンドパッド１３２上にＵＢＭ処理する必要なく、ゴールドバンプ１２４を形成する方式である。したがって、下部半導体チップ１２０にさらにＵＢＭ処理を施さず、既存に通常的に使われる第１及び第２ボンドパッド１２２、１３２をそのまま使用できるという長所がある。
【００３７】
図７は、本発明の第１実施形態によるシステムインパッケージで、下部半導体チップと上部半導体チップとがフリップチップ方式で連結されることを説明するための断面図であり、図８は、下部半導体チップにワイヤーボンディングされた形態を説明するための断面図である。
【００３８】
図７及び図８を参照すれば、本発明の第１実施形態によるシステムインパッケージ１００Ａにおいて、フリップチップ方式の接合は、スタッド方式で形成されたゴールドバンプ１２４と、ソルダバンプ１４４との連結によりなされる。この時、ソルダバンプ１４４が形成された上部半導体チップ１４０には、絶縁膜１４６とＵＢＭ層１４８とを作るＵＢＭ処理が施されるが、前記ゴールドバンプ１２４が形成された下部半導体チップ１２０には、追加でＵＢＭ処理を施さなくてもよい。また、下部半導体チップ１２０と基本フレーム（図６の１１０）とを連結するワイヤー１３０も、第２ボンドパッド１３２の一般的な材質であるアルミニウム上で直ちに連結される。前記ワイヤー１３０は、Ａｕ、Ａｇ及びＣｕワイヤーのうち選択された一つを使用できる。
【００３９】
以下、図６を参照して、本発明の第１実施形態によるシステムインパッケージ１００Ａの製造方法を説明する。
【００４０】
まず、フレキシブル印刷回路基板や、固形の印刷回路基板を基本フレーム１１０として準備する。前記基本フレーム１１０は、一般的にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）に使われる基本フレームと同じものを使用できる。次いで、前記基本フレーム１１０上に、接着テープあるいはエポキシのような接着手段１６０を利用して下部半導体チップ１２０を搭載する。前記下部半導体チップ１２０は、その中央部には、フリップチップ方式の接合に適した第１ボンドパッド１２２が形成されており、その端部には、ワイヤーボンディング可能な第２ボンドパッド１３２が形成されている。そして、前記第１ボンドパッド１２２上には、スタッド方式で作られたゴールドバンプ１２４が形成されている。前記下部半導体チップ１２０は、マイクロプロセッサー、ＬＳＩ及びロジック（ＬＯＧＩＣ）機能を行う半導体チップでありうる。
【００４１】
ここで、前記ゴールドバンプ１２４は、ウェーハ状態で形成することもあり、下部半導体チップ１２０を基本フレーム１１０上に搭載した状態、すなわち、半導体チップ状態で形成することもある。
【００４２】
次いで、前記下部半導体チップ１２０の第２ボンドパッド１３２と前記基本フレームのボンドフィンガー（図１８の１１３）とを、ワイヤーボンディングを通じて電気的に互いに連結する。このようなワイヤーボンディングも、後続工程である上部半導体チップ１４０を搭載した後に進める方式に変形できる。
【００４３】
そして、前記下部半導体チップ１２０の第１ボンドパッド１２２に対応する第３ボンドパッド１４２が形成され、前記第３ボンドパッド１４２にソルダバンプ１４４が形成された上部半導体チップ１４０を準備する。この時、前記上部半導体チップ１４０の第３ボンドパッド１４２には、ソルダバンプ１４４の接合を容易にし、かつ拡散を防止するＵＢＭ層（図７の１４８）及び絶縁膜１４６が形成されていることが適している。
【００４４】
次いで、前記下部半導体チップ１２０のゴールドバンプ１２４と、上部半導体チップ１４０のソルダバンプ１４４とをフリップチップ方式で接合させて、下部半導体チップ１２０上に上部半導体チップ１４０を搭載する。前記上部半導体チップ１４０の搭載が完了した後、前記下部半導体チップ１２０と上部半導体チップ１４０との接合信頼性を高めるために液状のエポキシを満たし、これを硬化させてアンダーフィル１７０を形成する工程が選択的に進められる。
【００４５】
次いで、前記基本フレーム１１０の一部、ワイヤー１３０、下部及び上部半導体チップ１２０、１４０を封止樹脂１５０で密封するモールディングを行う。最後に、前記基本フレーム１１０の下部にあるソルダボールパッド（図示せず）にソルダボール１５２を付着する工程と、複数個のシステムインパッケージ１００Ａがマトリックス状に作られたものを一つずつ分離する工程とが進められる。
【００４６】
次いで、図６を参照して、本発明の第１実施形態によるシステムインパッケージ１００Ａの他の製造方法を説明する。参考のため本方法は、下部半導体チップ１２０と上部半導体チップ１４０とを先ず接合した状態で、前記接合された結果物を基本フレーム１１０上に搭載する方法である。
【００４７】
さらに詳細に説明すれば、まず中央部には第１ボンドパッド１２２が形成され、端部には第２ボンドパッド１３２が形成された下部半導体チップ１２０と、表面に前記第１ボンドパッドと対応する第３ボンドパッド１４２が形成された上部半導体チップ１４０と、を準備する。この時、前記第１ボンドパッド１２２上には、スタッド方式で作られたゴールドバンプ１２４が形成されており、第３ボンドパッド１４２上にはソルダバンプ１４４が形成されている。
【００４８】
次いで、前記下部半導体チップ１２０のゴールドバンプ１２４と、上部半導体チップ１４０のソルダバンプ１４４とが互いに接合される。前記互いに接合された下部半導体チップ１２０及び上部半導体チップ１４０を、基本フレーム１１０上に接着手段１６０を利用して搭載する。前記下部半導体チップ１２０と上部半導体チップ１４０との接合が終わった後、あるいは接合が完了した下部半導体チップ１２０及び上部半導体チップ１４０を基本フレーム１１０上に搭載した後、フラックス洗浄を進める工程が選択的に進められる。
【００４９】
また、フラックス洗浄工程後、前記下部半導体チップ１２０と上部半導体チップ１４０との接合信頼性を高めるために、液状のエポキシを満たし、これを硬化させてアンダーフィル１７０を形成する工程が選択的に進められる。
【００５０】
次いで、前記下部半導体チップ１２０の第２ボンドパッド１３２と前記基本フレームとが、ワイヤーボンディングを通じて電気的に連結される。そして、前記基本フレーム１１０の一部、ワイヤー１３０、下部及び上部半導体チップ１２０、１４０を封止樹脂１５０に密封するモールディングが行われる。最後に、基本フレーム１１０の下部にソルダボール１５２を付着する工程と、マトリックス状態に製造されたシステムインパッケージ１００Ａを一つずつ分離する工程と、が進められる。
【００５１】
［第２実施形態］
＜スタッド方式のゴールドバンプを上部半導体チップに適用した場合＞
図９は、本発明の第２実施形態によるシステムインパッケージを説明するために図示した断面図である。
【００５２】
図９を参照すれば、本発明の第２実施形態によるシステムインパッケージ１００Ｂは、半導体チップが搭載される基本フレーム１１０と、前記基本フレーム１１０のチップパッド上に接着手段１６０を通じて物理的に付着され、中央部にフリップチップ連結のための第１ボンドパッド１２２が形成され、端部に第２ボンドパッド１３２が形成された下部半導体チップ１２０と、を含む。この時、下部半導体チップ１２０の第１ボンドパッド１２２上には、ソルダバンプ１２４が形成されている。
【００５３】
また、本発明の第２実施形態によるシステムインパッケージ１００Ｂは、前記下部半導体チップ１２０の第２ボンドパッド１３２と前記基本フレーム１１０とを電気的に連結するワイヤー１３０と、前記下部半導体チップ１２０上に搭載される上部半導体チップ１４０とを含む。前記上部半導体チップ１４０の第３ボンドパッド１４２には、前記下部半導体チップ１２０のソルダバンプ１２４と接合されるゴールドバンプ１４４が形成されている。
【００５４】
また、本発明の第２実施形態によるシステムインパッケージ１００Ｂは、前記基本フレーム１１０の一部、ワイヤー１３０、下部半導体チップ１２０及び上部半導体チップ１４０を密封する封止樹脂１５０、及び下部半導体チップ１２０と上部半導体チップ１４０との間に形成されたアンダーフィル１７０を含む。前記スタッド方式のゴールドバンプ１２４が形成された上部半導体チップ１４０の第３ボンドパッド１４２は、ＵＢＭ処理を施す必要がない。
【００５５】
図１０は、本発明の第２実施形態によるシステムインパッケージで、下部半導体チップと上部半導体チップとがフリップチップ方式で連結されることを説明するための断面図であり、図１１は下部半導体チップにワイヤーボンディングされた形態を説明するための断面図である。
【００５６】
図１０及び図１１を参照すれば、本実施形態によるシステムインパッケージ１００Ｂで、フリップチップ方式の接合は、上部半導体チップ１４０でスタッド方式で形成されたゴールドバンプ１４４と、下部半導体チップ１２０に形成されたソルダバンプ１２４との接合によりなされる。この時、ソルダバンプ１２４が形成された下部半導体チップ１２０には、絶縁膜１２６とＵＢＭ層１２８とを作るＵＢＭ処理が施されねばならない。
【００５７】
一方、前記下部半導体チップ１２０で、ワイヤー１３０が連結される第２ボンドパッド１３２には、ワイヤーボンディングを円滑に進める金属層１２９がＵＢＭ層上に形成される。前記金属層１２９は、Ｎｉ／Ａｕ複合膜、Ｎｉ／Ａｇの複合膜及びＮｉ／Ｐｄの複合膜のうち選択されたいずれか一つを使用して形成することが望ましい。また、前記ワイヤー１３０は、Ａｕ、Ａｇ及びＣｕワイヤーのうち選択された一つを使用できる。
【００５８】
以下、図９を参照して、本発明の第２実施形態によるシステムインパッケージ１００Ｂの製造方法を説明する。
【００５９】
まず、フレキシブル印刷回路基板、又は固形の印刷回路基板を基本フレーム１１０として準備する。次いで、前記基本フレーム１１０上に、接着テープ又はエポキシのような接着手段１６０を利用して、下部半導体チップ１２０を搭載する。前記下部半導体チップ１２０は、中央部にはフリップチップ方式の接合に適した第１ボンドパッド１２２が形成されており、端部にはワイヤーボンディング可能な第２ボンドパッド１３２が形成されている。そして、前記第１ボンドパッド１２２上にはソルダバンプ１２４が形成されている。前記下部半導体チップ１２０は、マイクロプロセッサー、ＬＳＩ及びロジック（ＬＯＧＩＣ）機能を行う半導体チップでありうる。
【００６０】
次いで、前記下部半導体チップ１２０の第２ボンドパッド１３２と前記基本フレームのボンドフィンガー（図１８の１１３）とを、ワイヤーボンディングを通じて電気的に互いに連結する。このようなワイヤーボンディングも、上部半導体チップ１４０を搭載した後に進めることもある。
【００６１】
前記下部半導体チップ１２０の第１ボンドパッド１２２に対応する第３ボンドパッド１４２が形成され、前記第３ボンドパッド１４２にゴールドバンプ１４４が形成された上部半導体チップ１４０を準備する。ここで、前記ゴールドバンプ１４４は、ウェーハ状態で形成することが望ましい。この時、前記上部半導体チップ１４０の第３ボンドパッド１４２には、ＵＢＭ層が形成されていないことが望ましい。
【００６２】
次いで、前記下部半導体チップ１２０のソルダバンプ１２４と上部半導体チップ１４０のゴールドバンプ１４４とが、フリップチップ方式で接合されて、下部半導体チップ１２０上に上部半導体チップ１４０が搭載される。前記上部半導体チップ１４０の搭載が完了した後、前記下部半導体チップ１２０と上部半導体チップ１４０との接合信頼性を高めるために液状のエポキシを満たし、これを硬化させてアンダーフィル１７０を形成する工程が選択的に進められる。
【００６３】
次いで、前記基本フレーム１１０の一部、ワイヤー１３０、下部及び上部半導体チップ１２０、１４０を封止樹脂１５０で密封するモールディングが行われる。最後に、前記基本フレーム１１０の下部にあるソルダボールパッド（図示せず）にソルダボール１５０を付着する工程と、マトリックス形態に作られたシステムインパッケージ１００Ｂを一つずつ分離する工程とが進められる。
【００６４】
次いで、図９を参照して、本発明の第２実施形態によるシステムインパッケージ１００Ｂの他の製造方法を説明する。参考のため本方法は、下部半導体チップ１２０と上部半導体チップ１４０とを先ず接合した状態で、その結果物を基本フレーム１１０上に搭載する方法である。
【００６５】
詳細に説明すれば、先ず、中央部には第１ボンドパッド１２２が形成され、端部には第２ボンドパッド１３２が形成された下部半導体チップ１２０と、表面に前記第１ボンドパッドと対応する第３ボンドパッド１４２が形成された上部半導体チップ１４０と、を準備する。この時、前記第１ボンドパッド１２２上には、ソルダバンプ１２４が形成されており、第３ボンドパッド１４２上には、スタッド方式により設けられたゴールドバンプ１４４が形成されている。
【００６６】
次いで、前記下部半導体チップ１２０のソルダバンプ１２４と上部半導体チップ１４０のゴールドバンプ１４４とが互いに接合される。前記互いに接合された下部半導体チップ１２０及び上部半導体チップ１４０を、基本フレーム１１０上に接着手段１６０を利用して搭載する。前記下部半導体チップ１２０と上部半導体チップ１４０との接合が終わった後、あるいは接合が完了した下部半導体チップ１２０及び上部半導体チップ１４０を基本フレーム１１０上に搭載した後、フラックス洗浄を進める工程が選択的に進められる。
【００６７】
また、フラックス洗浄工程後、前記下部半導体チップ１２０と上部半導体チップ１４０との接合信頼性を高めるために液状のエポキシを満たし、これを硬化させてアンダーフィル１７０を形成する工程が選択的に進められる。
【００６８】
次いで、ワイヤーボンディングを円滑に行うための金属層１２９がＵＢＭ層１２８上に形成された下部半導体チップ１２０の第２ボンドパッド１３２と、前記基本フレーム１１０とを、ワイヤー１３０で電気的に連結する。そして、前記基本フレーム１１０の一部、ワイヤー１３０、下部及び上部半導体チップ１２０、１４０を封止樹脂１５０で密封するモールディングが行われる。最後に、基本フレーム１１０の下部にソルダボール１５２を付着する工程と、マトリックス状態に製造されたシステムインパッケージ１００Ｂを一つずつ分離する切断工程が進められる。
【００６９】
［第３実施形態］
＜エレクトロプレーティング方式のゴールドバンプを下部半導体チップに適用した場合＞
図１２は、本発明の第３実施形態によるシステムインパッケージを説明するために図示した断面図であり、図１３は、下部半導体チップと上部半導体チップとがフリップチップ方式で連結されることを説明するための断面図であり、図１４は、下部半導体チップにワイヤーボンディングされた形態を説明するための断面図である。
【００７０】
図１２ないし図１４を参照すれば、本発明の第３実施形態によるシステムインパッケージ１００Ｃの構造及び製造方法は、前述した第１実施形態とほぼ同じである。同じ部分については、重複を避けて説明を省略する。
【００７１】
前述した第１実施形態と比較した差異点は、下部半導体チップ１２０の第１ボンドパッド１２２上に形成されたゴールドバンプ１２５が、エレクトロプレーティング方式で作られたゴールドバンプであるということである。この時、前記ゴールドバンプ１２５は、下部半導体チップ１２０の第１ボンドパッド１２２上だけでなく、下部半導体チップ１２０の端部にある第２ボンドパッド１３２上にも形成される。したがって、下部半導体チップ１２０と基本フレーム１１０とを連結するワイヤーボンディングは、前記第２ボンドパッド１３２上に形成されたゴールドバンプ１２５上でなされる。これにより、ワイヤーボンディングが完了したゴールドバンプ１３４は、ボールボンドが２つ積層された形となる。
【００７２】
本実施形態でも、第１実施形態と同じく、上部半導体チップ１４０にはＵＢＭ処理が施されるが、下部半導体チップ１２０に追加的なＵＢＭ処理を施さなくてもよいために、工程を単純化させ、かつ製造コストを低める効果を達成できる。
【００７３】
［第４実施形態］
＜エレクトロプレーティング方式のゴールドバンプを上部半導体チップに適用した場合＞
図１５は、本発明の第４実施形態によるシステムインパッケージを説明するために図示した断面図であり、図１６は、下部半導体チップと上部半導体チップとがフリップチップ方式で連結されることを説明するための断面図であり、図１７は、下部半導体チップにワイヤーボンディングされた形態を説明するための断面図である。
【００７４】
図１５ないし図１７を参照すれば、本発明の第４実施形態によるシステムインパッケージ１００Ｄの構造及び製造方法は、前述した第２実施形態とほぼ同じである。同じ部分については、重複を避けて説明を省略する。
【００７５】
前述した第２実施形態と比較した差異点は、上部半導体チップ１４０の第３ボンドパッド１４２上に形成されたゴールドバンプ１４５が、エレクトロプレーティング方式で作られたゴールドバンプであるということである。本実施形態では、前述した第２実施形態と同一に、下部半導体チップ１２０にはＵＢＭ処理が施されないが、上部半導体チップ１４０に追加的なＵＢＭ処理をしなくてもよいので、工程を単純化させ、かつ製造コストを低める効果を達成できる。
【００７６】
図１８は、本発明によるシステムインパッケージで、基本フレーム、下部半導体チップ及び上部半導体チップの構造を説明するために図示した平面図である。
【００７７】
図１８を参照すれば、基本フレーム１１０上に下部半導体チップ１２０が搭載されており、前記下部半導体チップ１２０上には上部半導体チップ１４０が搭載されている形態を示す。また、下部半導体チップ１２０上にある第２ボンドパッド１３２は、基本フレーム１１０にあるボンドフィンガー１１２と、ワイヤー１３０を通じて電気的に連結されたことを確認できる。本発明では、前記下部及び上部半導体チップ１２０、１４０のフリップチップ接合１８０の材質及び構造が、ソルダバンプとゴールドバンプとの連結であるという特徴を持つ。
【００７８】
この時、前記上部半導体チップ１４０は、半導体素子のノイズ特性を改善するために使われる受動素子である、キャパシタ機能を持つ半導体チップでありうる。前記受動素子機能を行う半導体チップの製造方法は、ルーセントテクノロジー社により特許文献１として特許出願された文献に公示されているために、詳細な説明を省略する。
【００７９】
また、下部半導体チップ１２０の中央部にある第１ボンドパッドは、第２ボンドパッド１３２と、配線１２１により互いに連結される。このような第１及び第２ボンドパッド１３２の連結配線１２１は、ウェーハ製造工程あるいはウェーハ製造工程後のＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）製造工程を通じて形成できる。
【００８０】
したがって、キャパシタ機能を行う上部半導体チップ１４０の電源端子及び接地端子は、第１ボンドパッド１２２を通じて第２ボンドパッド１３２に連結され、第２ボンドパッド１３２はまた、ワイヤー１３０を通じて基本フレーム１１０のボンドフィンガー１１２に連結され、ボンドフィンガー１１２は、基本フレーム１１０の下部に付着されるソルダボール（図示せず）を通じて外部に連結される。
【００８１】
したがって、マイクロプロセッサー、ＬＳＩ素子及びロジック機能を行う下部半導体チップ１２０と隣接してキャパシタ機能を行う上部半導体チップ１４０を搭載することによって、下部半導体チップ１２０のノイズ特性を改善するシステムインパッケージを具現できる。
【００８２】
［変形例］
＜基本フレームとして、リードフレームを使用する場合＞
図１９は、本発明の変形例によるシステムインパッケージを説明するために図示した断面図である。前述した第１及び第４実施形態では、基本フレーム１１０として、いずれもフレキシブル印刷回路基板あるいは固形の印刷回路基板のみを使用した。しかし、本発明によるシステムインパッケージ１００Ｅは、印刷回路基板の代りにリードフレーム１１０′を使用して、前述した第１ないし第４実施形態を具現できる。このようなリードフレーム１１０′は、チップパッド１１４及びリード１１２から形成される。前記リードフレーム１１０′の形態によって、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔ−Ｌｉｎｅ Ｐａｃｋａｇｅ）、ＴＱＦＰ（Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）及びＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏ−ｌｅａｄ）パッケージなど、色々な形態に製造できる。この場合、モールディング工程を完了した後、リードバートリミング、リードプレーティング及びリードフォーミング工程のような封止樹脂１５０の外郭に露出されたリードを加工する工程がさらに進められねばならない。また本発明は、ソルダボールの代りに、ピンを基本フレーム１１０の下部に連結するＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）パッケージにも適用できる。
【００８３】
本発明は、前記実施形態に限定されず、本発明が属する技術的思想内で当業者により多くの変形が可能である。
【産業上の利用可能性】
【００８４】
本発明によるＳＩＰは、複数個の半導体チップが備えられ、かつフリップチップ方式の連結構造を持つ半導体パッケージの構造及び製造工程に適用できる。
【図面の簡単な説明】
【００８５】
【図１】従来技術による半導体パッケージを説明するために図示した断面図である。
【図２】従来技術による半導体パッケージで、下部半導体チップと上部半導体チップとがフリップチップ方式で連結されることを説明するための断面図である。
【図３】従来技術による半導体パッケージで、下部半導体チップと上部半導体チップとがフリップチップ方式で連結されることを説明するための断面図である。
【図４】従来技術による半導体パッケージで、下部半導体チップと上部半導体チップとがフリップチップ方式で連結されることを説明するための断面図である。
【図５】従来技術による半導体パッケージで、下部半導体チップにワイヤーボンディングされた形態を説明するための断面図である。
【図６】本発明の第１実施形態によるシステムインパッケージを説明するために図示した断面図である。
【図７】本発明の第１実施形態によるシステムインパッケージで、下部半導体チップと上部半導体チップとがフリップチップ方式で連結されることを説明するための断面図である。
【図８】本発明の第１実施形態によるシステムインパッケージで、下部半導体チップにワイヤーボンディングされた形態を説明するための断面図である。
【図９】本発明の第２実施形態によるシステムインパッケージを説明するために図示した断面図である。
【図１０】本発明の第２実施形態によるシステムインパッケージで、下部半導体チップと上部半導体チップとがフリップチップ方式で連結されることを説明するための断面図である。
【図１１】本発明の第２実施形態によるシステムインパッケージで、下部半導体チップにワイヤーボンディングされた形態を説明するための断面図である。
【図１２】本発明の第３実施形態によるシステムインパッケージを説明するために図示した断面図である。
【図１３】本発明の第３実施形態によるシステムインパッケージで、下部半導体チップと上部半導体チップとがフリップチップ方式で連結されることを説明するための断面図である。
【図１４】本発明の第３実施形態によるシステムインパッケージで、下部半導体チップにワイヤーボンディングされた形態を説明するための断面図である。
【図１５】本発明の第４実施形態によるシステムインパッケージを説明するために図示した断面図である。
【図１６】本発明の第４実施形態によるシステムインパッケージで、下部半導体チップと上部半導体チップとがフリップチップ方式で連結されることを説明するための断面図である。
【図１７】本発明の第４実施形態によるシステムインパッケージで、下部半導体チップにワイヤーボンディングされた形態を説明するための断面図である。
【図１８】本発明によるシステムインパッケージで、基本フレーム、下部半導体チップ及び上部半導体チップの構造を説明するために図示した平面図である。
【図１９】本発明の変形例によるシステムインパッケージを説明するために図示した断面図である。
【符号の説明】
【００８６】
１００Ａ  システムインパッケージ
１１０  基本フレーム
１２０  下部半導体チップ
１２２  第１ボンドパッド
１２４  ゴールドバンプ
１３０  ワイヤー
１３２  第２ボンドパッド
１４０  上部半導体チップ
１４２  第３ボンドパッド
１４４  ソルダバンプ
１５０  封止樹脂
１５２  ソルダボール
１６０  接着手段
１７０  アンダーフィル
【図１】
2005317975.tif 000003
【図２】
2005317975.tif 000004
【図３】
2005317975.tif 000005
【図４】
2005317975.tif 000006
【図５】
2005317975.tif 000007
【図６】
2005317975.tif 000008
【図７】
2005317975.tif 000009
【図８】
2005317975.tif 000010
【図９】
2005317975.tif 000011
【図１０】
2005317975.tif 000012
【図１１】
2005317975.tif 000013
【図１２】
2005317975.tif 000014
【図１３】
2005317975.tif 000015
【図１４】
2005317975.tif 000016
【図１５】
2005317975.tif 000017
【図１６】
2005317975.tif 000018
【図１７】
2005317975.tif 000019
【図１８】
2005317975.tif 000020
【図１９】
2005317975.tif 000021