(57)【要約】  【課題】  スタンバイ入力端子とパルス入力端子との共通化を図ることにより端子数を削減して小型化することができるとともに、外部同期のためのパルス信号が入力されなくなった場合には動作を停止することにより他の装置等の異常動作の発生を防止することができる半導体集積回路装置を提供する。  【解決手段】  外部信号に応じてオン状態／オフ状態が切り換わる回路４と外部同期する発振回路５を備えるＩＣ１において、スタンバイ・パルス入力端子２に発振回路５の同期用のパルスが入力されたときに、比較回路３から出力されるパルスを直流化した電圧を回路４と発振回路５に動作用信号として与え、スタンバイ・パルス入力端子２に不作動用の一定電圧が所定時間与えられたときに、比較回路３から出力される一定電圧を回路４と発振回路５に不作動用信号として与える状態保持回路６を設ける。【選択図】      図１
2005332209.tif 000002
【特許請求の範囲】
【請求項１】
外部から信号入力端子に与えられる信号に基づいて動作停止が可能な半導体集積回路装置であって、
前記信号入力端子に入力される信号が、第１所定レベルに固定されているときは動作停止状態になり、第２所定レベルに固定されているとき、または、所定周期のパルス信号であるときは動作状態になることを特徴とする半導体集積回路装置。
【請求項２】
外部から与えられる信号に基づいて動作を行うオン状態と動作を停止するオフ状態とに切り換わる回路と発振回路とを備え、前記発振回路は外部から与えられるパルス信号に応じて動作する半導体集積回路装置において、
信号入力端子と、
該信号入力端子の電圧と基準電圧とを比較して第１、第２レベルの電圧を出力する比較回路と、
該比較回路の出力を保持して前記回路と発振回路に与える状態保持回路を設けて成り、
前記状態保持回路は、前記信号入力端子に前記発振回路の同期用のパルスが入力されたときに、前記比較回路から出力されるパルスを直流化した電圧を前記回路と発振回路に動作用信号として与え、前記信号入力端子に不作動用の一定電圧が所定時間与えられたときに、前記比較回路から出力される一定電圧を前記回路と発振回路に不作動用信号として与えることを特徴とする半導体集積回路装置。
【請求項３】
前記状態保持回路は、前記信号入力端子に外部から信号が入力されないときは前記比較回路から出力される一定電圧を前記回路と発振回路に不作動用信号として与えることを特徴とする請求項２に記載の半導体集積回路装置。
【請求項４】
前記状態保持回路は、前記信号入力端子に前記発振回路の同期用のパルスが入力されなくなったときからある一定の時間は前記回路と発振回路に前記動作用信号としての直流化した電圧を与えることを特徴とする請求項２または請求項３に記載の半導体集積回路装置。
【請求項５】
前記状態保持回路は、前記比較回路の出力が第１レベルの電圧になったときに充電または放電され、第２レベルの電圧になったときに放電または充電されるコンデンサを備え、該コンデンサの電圧を前記動作用信号としての直流化された電圧、または、前記不作動用の一定電圧とすることを特徴とする請求項２〜請求項４のいずれかに記載の半導体集積回路装置。
【請求項６】
前記状態保持回路は、
前記比較回路の出力が第１レベルの電圧になったときに導通状態及び遮断状態のいずれか一方の状態にしてコンデンサを放電または充電し、第２レベルの電圧になったときに前記一方の状態の他方の状態にして前記コンデンサを充電または放電する第１のトランジスタと、
内部電源に接続され前記コンデンサの電圧により導通または遮断する第２のトランジスタと、
を備え、第２トランジスタからの電圧を前記動作用信号としての直流化された電圧、または、前記不作動用の一定電圧とすることを特徴とする請求項２〜請求項４のいずれかに記載の半導体集積回路装置。
【請求項７】
前記トランジスタがＭＯＳトランジスタであることを特徴とする請求項６に記載の半導体集積回路装置。
【請求項８】
前記コンデンサへの充放電電流の値を決める定電流源または抵抗を備えることを特徴とする請求項５〜請求項７のいずれかに記載の半導体集積回路装置。
【請求項９】
前記信号入力端子と装置内部の電源またはグランドとの間に接続された抵抗を備えることを特徴とする請求項２〜請求項８のいずれかに記載の半導体集積回路装置。
【請求項１０】
請求項１〜請求項９のいずれかに記載の半導体集積回路装置を用いたことを特徴とする携帯機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置及びこれを用いた携帯機器に関するものであり、特に、待機時の電力を低減するために、外部から与えられるスタンバイ信号によって、動作を行うオン状態と動作を停止するオフ状態に切り換わるスタンバイ機能を備えるとともに、外部から与えられるパルス信号に応じて動作する半導体集積回路装置及びこれを用いた携帯機器に関するものである。
【背景技術】
【０００２】
図１１は、従来の半導体集積回路装置の構成を概略的に示すブロック図である。図１１において、５０は所定の機能を有する半導体集積回路装置（以後、ＩＣ(Integrated Circuit)という）であり、ＩＣ５０は外部からのスタンバイ信号Ｓ５０が入力されるスタンバイ入力端子５１、外部からのパルス信号Ｐ５０が入力されるパルス入力端子５２、スタンバイ入力端子５１の電圧と基準電圧Ｖｒｅｆとを比較する比較回路５３、比較回路５３の比較結果出力であるスタンバイスイッチ信号Ｓ５１に基づいて、所定の動作を行うオン状態と動作を停止するオフ状態とに切り換わる回路５４、同じく、スタンバイスイッチ信号Ｓ５１に基づいてオン状態／オフ状態に切り換わるとともに、自励発振または外部同期して発振動作する発振回路５５とを備えている。
【０００３】
発振回路５５を外部同期させずに自励発振させて使用するのであれば、パルス信号Ｐ５０を入力するためのパルス入力端子５２を設ける必要はないが、発振回路５５を外部同期させる場合は、パルス入力端子５２を設け、上述のように、パルス信号Ｐ５０を別途、入力しなければならなかった。
【０００４】
比較回路５３は、コンパレータ５３ａと基準電圧Ｖｒｅｆを発生する基準電圧源５３ｂとから成り、コンパレータ５３ａの非反転入力端子（＋）はスタンバイ入力端子５１に接続され、反転入力端子（−）は基準電圧源５３ｂに接続され、その出力はスタンバイスイッチ信号Ｓ５１として回路５４及び発振回路５５に与えられている。このコンパレータ５３ａは、スタンバイ入力端子５１の電圧が基準電圧Ｖｒｅｆよりも大きいとき（Ｈ（Ｈｉｇｈ）レベルのとき）は出力をＨレベルにし、基準電圧Ｖｒｅｆよりも小さいとき（Ｌ（Ｌｏｗ）レベルのとき）は出力をＬレベルにする。
【０００５】
図１２は、上述の各信号とＩＣ５０の各回路の動作状態を説明するための図であり、（ａ）はパルス信号Ｐ５０の波形、（ｂ）はスタンバイ信号Ｓ５０の波形、（ｃ）はスタンバイスイッチ信号Ｓ５１の波形、（ｄ）は回路５４の動作状態、（ｅ）は発振回路５５の動作状態を示している。
【０００６】
スタンバイ信号Ｓ５０がＬレベルであり、従って、スタンバイスイッチ信号Ｓ５１もＬレベルのとき、回路５４及び発振回路５５はオフ状態（白抜き部）である。そして、スタンバイ信号Ｓ５０がＨレベルに変化してスタンバイスイッチ信号Ｓ５１がＨレベルになると、回路５４及び発振回路５５はオン状態（斜線部）になる。尚、回路５４及び発振回路５５がオフ状態であるときのＩＣ５０の消費電力は、回路５４及び発振回路５５がオン状態であるときの消費電力に比して小さい。
【０００７】
このとき、発振回路５５は、スタンバイスイッチ信号Ｓ５１がＨレベルであり、パルス信号Ｐ５０がパルスである時刻ｔ５０から時刻ｔ５１までの間（図１２（ｅ）の右上がり斜線部）は、パルス信号Ｐ５０のパルス周期に同期して、即ち、外部同期して発振動作を行っている。また、スタンバイスイッチ信号Ｓ５１がＨレベルであり、パルス信号Ｐ５０が一定電圧である時刻ｔ５１以降（図１２（ｅ）の右下がり斜線部）は、自励発振（非同期）で発振動作を行っている。
【０００８】
このように、ＩＣ５０は、スタンバイ信号Ｓ５０がＬレベルである待機時にはオフ状態となって消費電力を低減するスタンバイ機能と、外部からのパルス信号Ｐ５０に同期して発振動作を行う外部同期機能とを備えている。
【０００９】
このようなＩＣ５０において、スタンバイ入力端子５１にパルス信号を入力すると、図１３に示すように正常な動作を行わなくなるので、スタンバイ入力端子５１にはパルス信号を入力することができず、従って、スタンバイ信号Ｓ５０とパルス信号Ｐ５０を共用し、スタンバイ入力端子５１とパルス入力端子５０を共用して１つの端子にすることはできなかった。
【００１０】
図１３は、図１１に示すＩＣ５０において、スタンバイ・パルス信号ＳＰ５０をスタンバイ入力端子５１及びパルス入力端子５２に入力したときのＩＣ５０の各回路の動作状態を説明するための図であり、（ａ）はスタンバイ・パルス信号ＳＰ５０の波形、（ｂ）はスタンバイスイッチ信号Ｓ５１の波形、（ｃ）は回路５４及び発振回路５５の動作状態を示している。ここで、スタンバイ・パルス信号ＳＰ５０とは、前述のスタンバイ信号Ｓ５０とパルス信号Ｐ５０とを共通化して１つにした信号であり、例えば、スタンバイ信号Ｓ５０がＬレベルのときはＬレベルのままとし、動作状態とする時には、スタンバイ信号Ｓ５０にパルス信号Ｐ５０と同じパルス信号を入力する。このようにすると、２つの信号を１つの信号で表現することができる。この共通化した信号であるスタンバイ・パルス信号ＳＰ５０を、図１１の点線で示すように、ＩＣ５０のスタンバイ入力端子５１とパルス入力端子５２とに入力している。
【００１１】
ＩＣ５０をスタンバイ状態にするときには、スタンバイ・パルス信号ＳＰ５０はＬレベルのままであり、従って、スタンバイスイッチ信号Ｓ５１もＬレベルのままなので、回路５４及び発振回路５５はいずれもオフ状態（白抜き部）である。しかしながら、ＩＣ５０を動作させるときには、スタンバイ・パルス信号ＳＰ５０は所定周期のパルス信号なので、スタンバイスイッチ信号Ｓ５１も同じ周期のパルス信号となる。言い換えれば、回路５４及び発振回路５５はいずれもオン状態（斜線部）とオフ状態を前記所定周期で繰り返すことになる。このような状態はＩＣ５０が正常に動作しているとはいえない状態である。
【００１２】
従って、ＩＣ５０を外部同期させ正常に動作させるためには、上述したように、独立して設けられたスタンバイ入力端子５１とパルス入力端子５２とに、それぞれスタンバイ信号Ｓ５０とパルス信号Ｐ５０とを入力しなければならなかった。
【００１３】
尚、端子を共通化して端子数を削減する方法の１つとして、テストモード端子とリセット端子との共通化を図った集積回路チップがある（例えば、特許文献１参照）。
【特許文献１】特開平７−２４４１２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
同様に考えれば、スタンバイ入力端子５１とパルス入力端子５２とを共通化して１つの端子にすることができれば、ＩＣ５０の端子数は少なくなり、ＩＣ５０を小型化できるようになる。
【００１５】
しかしながら、特許文献１に記載の従来技術は、論理回路の機能テストを行うためのテストモード端子と前記論理回路のリセットを行うためのリセット端子とを共通化する技術であり、この従来技術をスタンバイ入力端子とパルス入力端子とを共通化して１つの端子にすることには適用できない。
【００１６】
ところで、ＩＣ５０からの出力を受けて動作する装置等の中には、ＩＣ５０の発振回路５５が外部同期して発振動作を行っているときの出力を受けて正常な動作を行うようになっているものがある。例えば、ＩＣ５０がスイッチングレギュレータ用ＩＣであり、このＩＣ５０を用いたスイッチング電源装置は、ＩＣ５０からの出力パルス信号でスイッチング素子を駆動し、それで得たパルス電圧を平滑して安定化された出力直流電圧を生成しているとする。
【００１７】
このようなスイッチング電源装置を２台並列運転する場合、スイッチングノイズのノイズレベル低減のためには２台のスイッチング電源装置をそれぞれ非同期で動作させる方が良いが、そのようにすると、スイッチングノイズの周波数帯域は、スイッチング電源装置を単独で動作させたときの周波数帯域よりも拡大することになり、他の装置にこのスイッチングノイズの影響を及ぼす虞がある。従って、スイッチングノイズの周波数帯域縮小の観点から、両方のスイッチング電源装置のＩＣ５０に同じパルス信号を与えて両方のＩＣ５０を外部同期させて動作させることにより、両方のスイッチング電源装置のスイッチングのタイミングを合わせることがあるが、一方のＩＣ５０に与えられているパルス信号が何らかの原因で途絶えてしまった場合、２台のスイッチング電源装置のスイッチング周期がずれることになり、上述したようにスイッチングノイズの周波数帯域が拡大することになる。
【００１８】
このように、パルス信号が異常等の予期せぬ原因で入力されなくなった場合、気付かないうちにＩＣ５０が外部同期していない状態になり、ノイズによっては他の装置等の異常動作を引き起こしてしまう可能性がある。
【００１９】
本発明は、上記の点に鑑み、スタンバイ入力端子とパルス入力端子との共通化を図ることにより端子数を削減して小型化することができ、また、外部同期のためのパルス信号が入力されなくなった場合には動作を停止することにより他の装置等の異常動作の発生を防止することができる半導体集積回路装置及びこれを用いた携帯機器を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記目的を達成するために本発明は、外部から信号入力端子に与えられる信号に基づいて動作停止が可能な半導体集積回路装置であって、前記信号入力端子に入力される信号が、第１所定レベルに固定されているときは動作停止状態になり、第２所定レベルに固定されているとき、または、所定周期のパルス信号であるときは動作状態になるようにした半導体集積回路装置を提供する。
【００２１】
この構成によると、この半導体集積回路装置は、１つの信号入力端子に入力される信号に基づいて、動作停止状態と動作状態とが切り換わるとともに、その入力される信号がパルス信号である場合でも動作状態を維持することができる。
【００２２】
また、本発明は、外部から与えられる信号に基づいて動作を行うオン状態と動作を停止するオフ状態とに切り換わる回路と発振回路とを備え、前記発振回路は外部から与えられるパルス信号に応じて動作する半導体集積回路装置において、信号入力端子と、該信号入力端子の電圧と基準電圧とを比較して第１、第２レベルの電圧を出力する比較回路と、該比較回路の出力を保持して前記回路と発振回路に与える状態保持回路を設けて成り、前記状態保持回路は、前記信号入力端子に前記発振回路の同期用のパルスが入力されたときに、前記比較回路から出力されるパルスを直流化した電圧を前記回路と発振回路に動作用信号として与え、前記信号入力端子に不作動用の一定電圧が所定時間与えられたときに、前記比較回路から出力される一定電圧を前記回路と発振回路に不作動用信号として与えるようにしたものである。
【００２３】
この構成によると、前記信号入力端子に不作動用の一定電圧が所定時間与えられたときは、前記回路と発振回路とをオフ状態にし、前記信号入力端子に前記発振回路の同期用のパルスが入力されたときは、前記回路と発振回路とをオン状態にするとともに、前記発振回路をこのパルスに同期させて発振させることができる。
【００２４】
また、例えば、前記状態保持回路は、前記信号入力端子に外部から信号が入力されないときは前記比較回路から出力される一定電圧を前記回路と発振回路に不作動用信号として与えるようにすると、前記信号入力端子に外部から信号が入力されないときには前記回路と発振回路をオフ状態にすることができる。
【００２５】
また、例えば、前記状態保持回路は、前記信号入力端子に前記発振回路の同期用のパルスが入力されなくなったときからある一定の時間は前記回路と発振回路に動作用信号としての直流化した電圧を与えるようにすると、前記パルスが短い時間だけ途切れた場合には前記回路と発振回路とをオン状態に保持でき、前記パルスが長い時間途切れた場合には前記回路と発振回路とをオフ状態にすることができる。
【００２６】
また、例えば、前記状態保持回路は、前記比較回路の出力が第１レベルの電圧になったときに充電または放電され、第２レベルの電圧になったときに放電または充電されるコンデンサを備え、該コンデンサの電圧を前記動作用信号としての直流化された電圧、または、前記不作動用の一定電圧とすると、前記比較回路から出力されるパルスを直流化することができるとともに、前記コンデンサに電荷が蓄積されている間、または、蓄積されるまでの間は、前記回路と発振回路をオン状態に保持することができる。
【００２７】
また、例えば、前記状態保持回路は、前記比較回路の出力が第１レベルの電圧になったときに導通状態及び遮断状態のいずれか一方の状態にしてコンデンサを放電または充電し、第２レベルの電圧になったときに前記一方の状態の他方の状態にして前記コンデンサを充電または放電する第１のトランジスタと、内部電源に接続され前記コンデンサの電圧により導通または遮断する第２のトランジスタとを備え、第２トランジスタからの電圧を前記動作用信号としての直流化された電圧、または、前記不作動用の一定電圧とすると、前記比較回路から出力されるパルスを直流化することができるとともに、前記コンデンサの電圧が第２のトランジスタを導通または遮断させる所定の電圧に上昇または下降するまでの間は、前記回路と発振回路とをオン状態に保持することができる。
【００２８】
また、例えば、前記トランジスタがＭＯＳトランジスタであると、前記状態保持回路の消費電力を低減することができる。
【００２９】
また、例えば、前記コンデンサへの充放電電流の値を決める定電流源または抵抗を備えると、前記回路と発振回路とをオン状態に保持する保持時間を調整することが可能となる。
【００３０】
また、例えば、前記信号入力端子と装置内部の電源またはグランドとの間に接続された抵抗を備えると、前記信号入力端子に外部から信号が入力されないときに前記信号入力端子の電位が不安定になることを防止することができる。
【００３１】
また、本発明は、前記半導体集積回路装置を携帯機器に用いたことを特徴とするものである。これにより、携帯機器の小型化、軽量化を図ることができ、携帯機器の携帯性をよりいっそう高めることができる。
【発明の効果】
【００３２】
本発明によると、１つの信号入力端子に入力される信号に基づいて、動作停止状態と動作状態とが切り換わるとともに、その入力される信号がパルス信号である場合でも動作状態を維持することができるので、スタンバイ信号と外部同期用のパルス信号とをそれぞれ２つの端子に入力するのではなく、スタンバイ信号とパルス信号とを共用化して１つの端子に入力することにより、端子数を削減して小型化、低コスト化を図った半導体集積回路装置が実現できる。
【００３３】
また、本発明によると、前記信号入力端子に不作動用の一定電圧が与えられたときは、前記回路と発振回路とをオフ状態にし、前記信号入力端子に前記発振回路の同期用のパルスが入力されたときは、前記回路と発振回路とをオン状態にするとともに、前記発振回路をこのパルスに同期させて発振させることができるので、１つの信号入力端子を設けるだけでオン状態／オフ状態を切り換えるスタンバイ機能と外部同期機能とを両立することができる。これにより、スタンバイ信号と外部同期用のパルス信号とをそれぞれ入力するための２つの端子を１つの端子にすることができるので半導体集積回路装置を小型化、低コスト化することができる。
【００３４】
また、前記信号入力端子に外部から信号が入力されないときには前記回路と発振回路をオフ状態にすることができるので、前記信号入力端子に異常等により信号が入力されなくなった場合には前記回路と発振回路とをオフ状態にして動作を停止することにより他の装置等の異常動作の発生を防止することができる。
【００３５】
また、前記状態保持回路は、前記信号入力端子に入力されている前記発振回路の同期用のパルスが短い時間だけ途切れた場合には前記回路と発振回路とをオン状態に保持でき、前記パルスが長い時間途切れた場合には前記回路と発振回路とをオフ状態にすることができるので、前記信号入力端子に印加されるノイズ等により動作が停止してしまうことを防止するとともに、前記信号入力端子に異常等により信号が入力されなくなった場合には動作を停止することにより他の装置等の異常動作の発生を防止することができる。
【００３６】
また、本発明によると、小型化することのできる前記半導体集積回路装置を携帯機器に用いたので、小型化、軽量化して携帯性をよりいっそう高めた携帯機器が実現できる。
【発明を実施するための最良の形態】
【００３７】
以下に、本発明の実施形態を図面を参照して説明する。図１は、本発明の第１実施形態のＩＣの構成を概略的に示すブロック図である。図１において、１は所定の機能を有するＩＣ（半導体集積回路装置）であり、ＩＣ１は、外部からのスタンバイ・パルス信号ＳＰ１が入力されるスタンバイ・パルス入力端子（信号入力端子）２、スタンバイ・パルス入力端子２の電圧と基準電圧Ｖｒｅｆとを比較する比較回路３、比較回路３の出力である比較結果信号ＳＰ２に基づいてスタンバイスイッチ信号Ｓ１を生成する状態保持回路６、スタンバイスイッチ信号Ｓ１に基づいて、所定の動作を行うオン状態と動作を停止するオフ状態とに切り換わる回路４、同じく、スタンバイスイッチ信号Ｓ１に基づいてオン状態／オフ状態に切り換わるとともにスタンバイ・パルス信号ＳＰ１に同期して発振可能な発振回路５とを備えている。
【００３８】
ここで、スタンバイ・パルス信号ＳＰ１とは、ＩＣ１のオン状態／オフ状態を切り換えるとともに、ＩＣ１を所定周期で同期動作させるための信号であり、従来例で説明したスタンバイ・パルス信号ＳＰ５０と同様に、例えば、ＩＣ１をオフ状態にするときにはＬレベルのままとし、ＩＣ１を同期動作させるときには所定周期のパルス信号とした信号である。
【００３９】
また、比較回路３は、コンパレータ３ａと基準電圧Ｖｒｅｆを発生する基準電圧源３ｂとから成り、コンパレータ３ａの非反転入力端子（＋）はスタンバイ・パルス入力端子２に接続され、反転入力端子（−）は基準電圧源３ｂに接続され、その出力は比較結果信号ＳＰ２として状態保持回路６に与えられている。このコンパレータ３ａは、スタンバイ・パルス入力端子２の電圧が基準電圧Ｖｒｅｆよりも大きいとき（Ｈレベル（第２所定レベル）のとき）は出力をＨレベル（第１レベルの電圧）にし、基準電圧Ｖｒｅｆよりも小さいとき（Ｌレベル（第１所定レベル）のとき）は出力をＬレベル（第２レベルの電圧）にする。
【００４０】
また、状態保持回路６は、比較結果信号ＳＰ２がＨレベルになったとき、または、所定時間Ｈレベルのとき、スタンバイスイッチ信号Ｓ１をＨレベルに保持し、比較結果信号ＳＰ２がＬレベルになった状態が所定の保持時間を超えて継続すると、前記保持を解除してスタンバイスイッチ信号Ｓ１をＬレベルにする。尚、状態保持回路６は、本実施形態のように、スタンバイ・パルス入力端子２にスタンバイ・パルス信号ＳＰ１が入力されないとき（例えば、外部配線の断線等が発生したとき）にはスタンバイスイッチ信号Ｓ１をＬレベルにするように構成されている。このような動作を行う状態保持回路６は、図２に示すようなコンデンサＣ０を用いた回路で実現できる。
【００４１】
コンデンサＣ０は、比較結果信号ＳＰ２がＨレベルになると充電され、Ｌレベルになると放電する。そして、コンデンサＣ０の電圧はシュミットトリガゲートＧ１に入力され、シュミットトリガゲートＧ１の出力をスタンバイスイッチ信号Ｓ１としている。このシュミットトリガゲートＧ１はスタンバイスイッチ信号Ｓ１をきれいな方形波にするためのものである。このような回路により、コンデンサＣ０に蓄積された電荷でコンデンサＣ０の電圧がシュミットトリガゲートＧ１のスレッショルドレベルを超えている間、スタンバイスイッチ信号Ｓ１をＨレベルに保持できる。
【００４２】
また、図３に示すように、更に抵抗Ｒ０を接続すると、前記コンデンサへの充放電電流値を決めることができる。即ち、抵抗Ｒ０とコンデンサＣ０との時定数で充放電が行われることになり、スタンバイスイッチ信号Ｓ１をＨレベルに保持する保持時間を調整することが可能となる。
【００４３】
また、状態保持回路６は、図４に示すような回路でも実現することが可能である。図４に示す状態保持回路６は、コンデンサＣ１、ＮＰＮトランジスタＴｒ１、Ｔｒ２、定電流源Ｉ１、Ｉ２、内部電源Ｖｃｃから構成されている。ＮＰＮトランジスタＴｒ１のベースには比較結果信号ＳＰ２が与えられるようになっており、ＮＰＮトランジスタＴｒ１のエミッタはグランドに接続され、コレクタは定電流源Ｉ１を介して内部電源Ｖｃｃに接続されるとともにコンデンサＣ１を介してグランドに接続され、更に、ＮＰＮトランジスタＴｒ２のベースに接続されている。また、ＮＰＮトランジスタＴｒ２のエミッタはグランドに接続され、コレクタは定電流源Ｉ２を介して内部電源Ｖｃｃに接続されている。そして、ＮＰＮトランジスタＴｒ２のコレクタ電圧がスタンバイスイッチ信号Ｓ１として出力される。
【００４４】
このような構成の図４に示す状態保持回路６は、比較結果信号ＳＰ２がＨレベルであると、ＮＰＮトランジスタＴｒ１がオンし、コンデンサＣ１はＮＰＮトランジスタＴｒ１を介して放電され、ＮＰＮトランジスタＴｒ２がオフするので、スタンバイスイッチ信号Ｓ１はＨレベルとなる。尚、コンデンサＣ１からの放電電流を制限する抵抗をその放電経路に挿入し、スタンバイスイッチ信号Ｓ１がＨレベルになるまでに時間がかかるようにしても良い。
【００４５】
一方、比較結果信号ＳＰ２がＬレベルであると、ＮＰＮトランジスタＴｒ１がオフし、コンデンサＣ１は定電流源Ｉ１からの定電流で充電され、コンデンサＣ１の電圧は徐々に上昇する。そして、コンデンサＣ１の電圧が所定の電圧よりも高くなると、ＮＰＮトランジスタＴｒ２がオンし、スタンバイスイッチ信号Ｓ１はＬレベルとなる。このとき、コンデンサＣ１の電圧が前記所定の電圧を超えるまでの間、スタンバイスイッチ信号Ｓ１はＨレベルであり、その間に比較結果信号ＳＰ２がＨレベルになると、スタンバイスイッチ信号はＨレベルのまま維持されることになる。
【００４６】
このようにして、比較結果信号ＳＰ２が所定時間以上Ｈレベル、または、所定周期のパルス信号である場合はスタンバイスイッチ信号Ｓ１をＨレベルに保持し、比較結果信号ＳＰ２が所定の保持時間以上、Ｌレベルのままであれば、保持を解除してスタンバイスイッチ信号Ｓ１をＬレベルにする。
【００４７】
また、図５に示すように、図４に示すＮＰＮトランジスタＴｒ１、Ｔｒ２の代わりにＮチャンネル型のＭＯＳトランジスタＴｒ３、Ｔｒ４を用いた状態保持回路６にすることが可能である。ＭＯＳトランジスタを使用することにより低消費電力となる。尚、この場合も、コンデンサＣ１からの放電電流を制限する抵抗をその放電経路に挿入し、スタンバイスイッチ信号Ｓ１がＨレベルになるまでに時間がかかるようにしても良い。
【００４８】
また、図６に示すように、図４に示す定電流源Ｉ１、Ｉ２をそれぞれ抵抗Ｒ１、Ｒ２で置き換えた状態保持回路６にすることが可能である。このようにすると、回路構成を簡素化できる。
【００４９】
また、図７に示すように、図６に示すＮＰＮトランジスタＴｒ１、Ｔｒ２の代わりにＮチャンネル型のＭＯＳトランジスタＴｒ３、Ｔｒ４を用いた状態保持回路６にすることが可能である。回路構成を簡素化できるとともに、ＭＯＳトランジスタを使用することにより低消費電力となる。
【００５０】
尚、状態保持回路６の具体的回路として示した図４〜図７に示す回路は、ＮＰＮトランジスタをＰＮＰトランジスタに、Ｎチャンネル型のＭＯＳトランジスタをＰチャンネル型のＭＯＳトランジスタに変更し、電源の極性を逆にした回路構成にすることも可能である。
【００５１】
図８は、図１に示すＩＣ１の各信号と各回路の動作状態を説明するための図であり、（ａ）はスタンバイ・パルス信号ＳＰ１の波形、（ｂ）は比較結果信号ＳＰ２の波形、（ｃ）はスタンバイスイッチ信号Ｓ１の波形、（ｄ）は回路４及び発振回路５の動作状態を示している。尚、図中に示す各信号のパルス周期、パルス幅等は見やすいように大きく描いているため、実際のパルス周期、パルス幅等とは異なっている。
【００５２】
図８において、時刻ｔ１までは、スタンバイ・パルス信号ＳＰ１がＬレベルのままでＩＣ１はオフ状態となっている。このとき、比較結果信号ＳＰ２もＬレベルのままであるので、状態保持回路６の出力であるスタンバイスイッチ信号Ｓ１はＬレベルであり、回路４及び発振回路５はいずれもオフ状態（白抜き部）である。
【００５３】
そして、時刻ｔ１の時点から、ＩＣ１をオン状態にするために、スタンバイ・パルス信号ＳＰ１は所定周期のパルス信号に変化する。このとき、比較結果信号ＳＰ２も前記所定周期のパルス信号となり、時刻ｔ１で比較結果信号ＳＰ２がＬレベルからＨレベルに変化したときに状態保持回路６の出力であるスタンバイスイッチ信号Ｓ１はＨレベルになり、その後、所定周期でパルスが入力されている間はＨレベルに保持される。従って、回路４、発振回路５はいずれもオン状態（斜線部）になる。このとき、発振回路５はスタンバイ・パルス信号ＳＰ１のパルス周期に同期して発振動作を行っている。
【００５４】
そして、時刻ｔ２の時点から、ＩＣ１を再びオフ状態にするためにスタンバイ・パルス信号ＳＰ１がＬレベルのままになり、比較結果信号ＳＰ２がＬレベルのままになると、状態保持回路６は、所定の保持時間Ｔｈ経過後の時刻ｔ３の時に保持を解除してスタンバイスイッチ信号Ｓ１をＬレベルにする。従って、時刻ｔ３以降、回路４及び発振回路５はいずれもオフ状態（白抜き部）になる。
【００５５】
このように、時刻ｔ１〜時刻ｔ３の間、状態保持回路６を設けてスタンバイスイッチ信号Ｓ１をＨレベルに保持することにより、スタンバイ・パルス信号ＳＰ１がパルス波形であっても回路４及び発振回路５はオン状態／オフ状態を繰り返すこと無く、回路４及び発振回路５を正常に動作させることができる。
【００５６】
このように、１つのスタンバイ・パルス入力端子２だけであっても、ＩＣ１の動作状態をオン状態／オフ状態に正常に切り換えることができるとともに、ＩＣ１を外部同期させて動作させることができる。従って、スタンバイ入力端子とパルス入力端子とを共通化した１つの端子にして端子数を削減できることから、ＩＣ１のパッケージとして小型のパッケージを採用することができ、ＩＣ１の小型化、低コスト化が図れる。
【００５７】
また、スタンバイ・パルス信号ＳＰ１が発信側の異常や配線経路の断線等のために入力されない状態になった場合であっても、ＩＣ１の動作を停止させる場合と同様に、保持時間Ｔｈ後にスタンバイスイッチ信号Ｓ１がＬレベルになり回路４及び発振回路５がいずれもオフ状態になる。従って、外部同期させて動作させているはずのＩＣ１が気付かないうちに外部同期せずに動作して他の装置等の異常動作を引き起こしてしまうということが防止できる。
【００５８】
また、保持時間Ｔｈは、状態保持回路６で設定できるようにすることが可能であり、その時間はスタンバイ・パルス信号ＳＰ１の数パルス分に相当する時間程度に設定すると良い。これは、保持時間Ｔｈが短い時間であると、ノイズ等によりスタンバイ・パルス信号ＳＰ１の波形が短い時間だけ異常になった場合であっても、スタンバイスイッチ信号Ｓ１がその間にＬレベルに変化しＩＣ１の動作が停止してしまうことがあり、保持時間Ｔｈが長い時間であると、回路４は動作し発振回路５はパルスが無いので実際には動作しないという状態または外部同期していない状態が長い時間続くことになり、ＩＣ１の出力を用いる他の装置等の異常動作を引き起こす虞があるからである。
【００５９】
また、図９は本発明の第２実施形態のＩＣの構成を概略的に示すブロック図である。図９において、図１と同一の部分には同一の符号を付し、その説明を省略する。図９に示すＩＣ１が図１に示すＩＣ１と異なる点は、スタンバイ・パルス入力端子２とグランド間に抵抗Ｒ３が設けられている点である。尚、抵抗Ｒ３をグランドの代わりに内部の電源に接続し論理を逆にした構成にしても構わない。また、スタンバイ・パルス入力端子２には外部からパルス信号Ｐ１がスイッチＳＷ１を介して入力されるようになっている。パルス信号Ｐ１はＩＣ１の発振回路５を外部同期させるための所定周期のパルス信号であり、スイッチＳＷ１はＩＣ１の動作状態をオン状態とオフ状態とに切り換えるためのスイッチである。
【００６０】
このような構成の図９に示すＩＣ１の動作を図１０を参照して説明する。図１０は、このような場合の上述の各信号とＩＣ１の各回路の動作状態を説明するための図であり、（ａ）はパルス信号Ｐ１の波形、（ｂ）はスイッチＳＷ１のオン／オフ状態、（ｃ）はスタンバイ・パルス入力端子２の電圧波形、（ｄ）はスタンバイスイッチ信号Ｓ１の波形、（ｅ）は回路４及び発振回路５の動作状態を示している。尚、図中に示す各信号のパルス周期、パルス幅等は見やすいように大きく描いているため、実際のパルス周期、パルス幅等とは異なっている。
【００６１】
図１０において、時刻ｔ１１までは、スイッチＳＷ１はオフ（開放）であり、ＩＣ１はオフ状態である。このとき、スタンバイ・パルス入力端子２の電位は抵抗Ｒ３によりグランド電位になっている。抵抗Ｒ３は、このようにスイッチＳＷ１がオフしているときにスタンバイ・パルス入力端子２がオープンになって電位が不安定になることを防止するためのものである。また、スタンバイ・パルス入力端子２の電圧はＬレベルになり、比較結果信号ＳＰ２もＬレベルになるので、状態保持回路６の出力であるスタンバイスイッチ信号Ｓ１はＬレベルになり、回路４及び発振回路５はいずれもオフ状態（白抜き部）である。
【００６２】
そして、時刻ｔ１１の時点から、ＩＣ１をオン状態にするために、スイッチＳＷ１がオン（閉成）になり、パルス信号Ｐ１がスタンバイ・パルス入力端子２に入力されるようになると、比較結果信号ＳＰ２はパルス信号Ｐ１と同じ周期のパルス信号となるので、状態保持回路６の出力であるスタンバイスイッチ信号Ｓ１はＨレベルになり、その後、所定周期でパルスが入力されている間はＨレベルに保持される。従って、回路４、発振回路５はいずれもオン状態（斜線部）になる。このとき、発振回路５はパルス信号Ｐ１のパルス周期に同期して発振動作を行っている。
【００６３】
そして、時刻ｔ１２の時点から、ＩＣ１を再びオフ状態にするためにスイッチＳＷ１がオフになり、パルス信号Ｐ１がスタンバイ・パルス入力端子２に入力されなくなると、比較結果信号ＳＰ２がＬレベルのままになるので、状態保持回路６は所定の保持時間Ｔｈ経過後の時刻ｔ１３の時に保持を解除してスタンバイスイッチ信号Ｓ１をＬレベルにする。従って、時刻ｔ１３以降、回路４及び発振回路５はいずれもオフ状態（白抜き部）になる。
【００６４】
このように、パルス信号Ｐ１をスタンバイ・パルス入力端子２に入力するか入力しないかを外部のスイッチＳＷ１で切り換えることによっても、回路４及び発振回路５のオン状態／オフ状態を正常に切り換えることができ、また、発振回路５を外部同期させて動作させることができる。
【００６５】
また、以上説明した実施形態における各信号の論理を全て逆の論理にした実施形態にすることも可能である。また、スタンバイ・パルス信号ＳＰ１、パルス信号Ｐ１としてのパルス信号は交流信号であっても構わない。
【００６６】
また、以上説明したＩＣ１を携帯機器に用いると、携帯機器の小型化、軽量化を図ることができ、携帯性をよりいっそう高めた携帯機器が実現できる。
【００６７】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において各部の構成等を適宜に変更して実施することも可能である。
【図面の簡単な説明】
【００６８】
【図１】は、本発明の第１実施形態のＩＣ（半導体集積回路装置）の構成を示すブロック図である。
【図２】は、図１に示す状態保持回路の回路例を示す回路図である。
【図３】は、図１に示す状態保持回路の他の回路例を示す回路図である。
【図４】は、図１に示す状態保持回路の他の回路例を示す回路図である。
【図５】は、図１に示す状態保持回路の他の回路例を示す回路図である。
【図６】は、図１に示す状態保持回路の他の回路例を示す回路図である。
【図７】は、図１に示す状態保持回路の他の回路例を示す回路図である。
【図８】は、図１に示すＩＣの各信号と各回路の動作状態を説明するための図である。
【図９】は、本発明の第２実施形態のＩＣ（半導体集積回路装置）の構成を示すブロック図である。
【図１０】は、図９に示すＩＣの各信号と各回路の動作状態を説明するための図である。
【図１１】は、従来のＩＣの構成を示すブロック図である。
【図１２】は、図１１に示すＩＣの各信号と各回路の動作状態を説明するための図である。
【図１３】は、図１１に示すＩＣの他の状態における各信号と各回路の動作状態を説明するための図である。
【符号の説明】
【００６９】
１    ＩＣ（半導体集積回路装置）
２    スタンバイ・パルス入力端子（信号入力端子）
３    比較回路
３ａ    コンパレータ
３ｂ    基準電圧源
４    回路
５    発振回路
６    状態保持回路
Ｃ０、Ｃ１    コンデンサ
Ｉ１、Ｉ２    定電流源
Ｒ０、Ｒ１、Ｒ２、Ｒ３    抵抗
Ｐ１    パルス信号
Ｓ１    スタンバイスイッチ信号
ＳＰ１    スタンバイ・パルス信号
ＳＰ２    比較結果信号
Ｔｒ１、Ｔｒ２    ＮＰＮトランジスタ
Ｔｒ３、Ｔｒ４    ＭＯＳトランジスタ
Ｖｃｃ    内部電源
【図１】
2005332209.tif 000003
【図２】
2005332209.tif 000004
【図３】
2005332209.tif 000005
【図４】
2005332209.tif 000006
【図５】
2005332209.tif 000007
【図６】
2005332209.tif 000008
【図７】
2005332209.tif 000009
【図８】
2005332209.tif 000010
【図９】
2005332209.tif 000011
【図１０】
2005332209.tif 000012
【図１１】
2005332209.tif 000013
【図１２】
2005332209.tif 000014
【図１３】
2005332209.tif 000015