(57)【要約】    【課題】  電子シャッタゲートに製造上のばらつきが生じても各センサでの飽和蓄積電荷量を一定にすることができ、出力ムラの発生を防止することができるＣＣＤリニアセンサを提供すること。    【解決手段】  本発明では、基板上に複数のセンサを列状に形成したＣＣＤリニアセンサにおいて、各センサの側方に電子シャッタゲートを形成するとともに、前記センサの下方に前記電子シャッタゲートよりも深いポテンシャルを有するオーバーフローバリアを形成した。また、前記オーバーフローバリアは、前記基板に印加する電圧を変更することによってポテンシャルを変更できるようにした。【選択図】      図１
2005277398.tif 000002
【特許請求の範囲】
【請求項１】
基板上に複数のセンサを列状に形成したＣＣＤリニアセンサにおいて、
各センサの側方に電子シャッタゲートを形成するとともに、前記センサの下方に前記電子シャッタゲートよりも深いポテンシャルを有するオーバーフローバリアを形成したことを特徴とするＣＣＤリニアセンサ。
【請求項２】
前記オーバーフローバリアは、前記基板に印加する電圧を変更することによってポテンシャルを変更できるようにしたことを特徴とする請求項１に記載のＣＣＤリニアセンサ。
【請求項３】
前記オーバーフローバリアは、前記基板上に設けた電圧調整回路により前記基板に印加する電圧を変更することによりポテンシャルを変更できることを特徴とする請求項１に記載のＣＣＤリニアセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＣＤリニアセンサに関するものである。
【背景技術】
【０００２】
従来よりイメージスキャナーや複写機やファクシミリなどの各種電子機器には、ＣＣＤリニアセンサを用いた画像読取装置が内蔵されている。
【０００３】
このＣＣＤリニアセンサは、横型電子シャッタ構造を有しており、具体的には、基板上に複数のセンサを一列に配置したセンサ列を形成し、このセンサ列の一側方に水平転送レジスタをセンサ列に沿って平行に形成し、この水平転送レジスタと各センサとの間に読出しゲートを形成し、一方、センサ列の他側方に電子シャッタドレインをセンサ列に沿って平行に形成し、この電子シャッタドレインとセンサ列との間に一本の電子シャッタゲートをセンサ列に沿って平行に形成していた（たとえば、特許文献１参照。）。
【０００４】
そして、通常動作時においては、各センサに蓄積された電荷を読出しゲートを介して水平転送レジスタへと転送し、水平転送レジスタから画像処理回路へ転送するようにし、電子シャッタ動作時においては、各センサに蓄積されている電荷を電子シャッタゲートを介して電子シャッタドレインへと掃き出すようにしていた。
【０００５】
また、上記構成のＣＣＤリニアセンサでは、読出しゲートのポテンシャルよりも電子シャッタゲートのポテンシャルが深くなるようにして、各センサでの飽和蓄積電荷量が電子シャッタゲートのポテンシャルで決定されるようにしており、これにより、各センサで蓄積された電荷が飽和蓄積電荷量を超えた場合には、過剰な電荷を電子シャッタゲートから電子シャッタドレインへと溢れ出させる（オーバーフローさせる）ように構成していた。
【０００６】
すなわち、従来の横型電子シャッタ構造を有するＣＣＤリニアセンサでは、各センサでの飽和蓄積電荷量を決めるオーバーフローバリアを電子シャッタゲートで兼用した構造となっていた。
【特許文献１】特開平１１−１３５７６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、上記従来のＣＣＤリニアセンサにあっては、電子シャッタゲートでオーバーフローバリアを兼用していたために、センサ列の出力信号にムラが生じてしまうおそれがあった。
【０００８】
すなわち、上記従来のＣＣＤリニアセンサでは、センサ列に沿って形成した電子シャッタゲートが一方向に長く延びた形状となっているため、半導体製造時のリソグラフィ工程やエッチング工程でウェハ内での配置によっては出来上がりの製造誤差が大きくなりやすく、電子シャッタゲートのゲート長やゲート下の不純物プロファイルなどにばらつきが生じ、これによって、各センサ側部での電子シャッタゲートのポテンシャルにばらつきが生じ、図７に模式的に示すように、各センサ毎の飽和蓄積電荷量が異なってしまい、その結果、センサ列の出力信号にムラが生じていた。
【課題を解決するための手段】
【０００９】
そこで、請求項１に係る本発明では、基板上に複数のセンサを列状に形成したＣＣＤリニアセンサにおいて、各センサの側方に電子シャッタゲートを形成するとともに、前記センサの下方に前記電子シャッタゲートよりも深いポテンシャルを有するオーバーフローバリアを形成することにした。
【００１０】
また、請求項２に係る本発明では、請求項１に係る本発明において、前記オーバーフローバリアは、前記基板に印加する電圧を変更することによってポテンシャルを変更できるようにした。
【００１１】
また、請求項３に係る本発明では、請求項１に係る本発明において、前記オーバーフローバリアは、前記基板上に設けた電圧調整回路により前記基板に印加する電圧を変更することによりポテンシャルを変更できるようにした。
【発明の効果】
【００１２】
そして、本発明では、以下に記載する効果を奏する。
【００１３】
すなわち、請求項１に係る本発明では、基板上に複数のセンサを列状に形成したＣＣＤリニアセンサにおいて、各センサの側方に電子シャッタゲートを形成するとともに、前記センサの下方に前記電子シャッタゲートよりも深いポテンシャルを有するオーバーフローバリアを形成しているために、各センサでの飽和蓄積電荷量をオーバーフローバリアのポテンシャルで決定することができるので、電子シャッタゲートに製造上のばらつきが生じても各センサでの飽和蓄積電荷量を一定にすることができ、ＣＣＤリニアセンサの出力ムラの発生を防止することができる。
【００１４】
また、請求項２に係る本発明では、基板に印加する電圧を変更することによってオーバーフローバリアのポテンシャルを変更できるようにしているため、基板に印加する電圧を変更するだけで各センサでの飽和蓄積電荷量を容易に変更することができ、ＣＣＤリニアセンサの使い勝手を向上させることができる。
【００１５】
また、請求項３に係る本発明では、基板上に設けた電圧調整回路により基板に印加する電圧を変更することによってオーバーフローバリアのポテンシャルを変更できるようにしているため、電圧調整回路によって基板に印加する電圧を変更するだけで各センサでの飽和蓄積電荷量を容易に変更することができ、ＣＣＤリニアセンサの使い勝手を向上させることができる。
【発明を実施するための最良の形態】
【００１６】
本発明に係るＣＣＤリニアセンサは、各種電子機器の画像読取装置に内蔵されており、読み取った画像を電気信号に変換するセンサである。
【００１７】
かかるＣＣＤリニアセンサは、基板上に複数のセンサを列状に形成するとともに、各センサの側方に電子シャッタゲートを形成することによって、横型電子シャッタ構造としている。
【００１８】
しかも、センサの下方、すなわち、基板の深さ方向には、電子シャッタゲートよりも深いポテンシャルを有するオーバーフローバリアを少なくともセンサ領域に形成している。
【００１９】
このように、本発明に係るＣＣＤリニアセンサでは、センサの下方に電子シャッタゲートよりも深いポテンシャルを有するオーバーフローバリアを形成しているために、各センサでの飽和蓄積電荷量をオーバーフローバリアのポテンシャルで決定することができる。
【００２０】
そのため、電子シャッタゲートに製造上のばらつきが生じても各センサでの飽和蓄積電荷量を一定にすることができ、ＣＣＤリニアセンサの出力ムラの発生を防止することができる。
【００２１】
特に、基板に印加する電圧を変更することによってオーバーフローバリアのポテンシャルを変更できるようにした場合には、基板に印加する電圧を変更するだけで各センサでの飽和蓄積電荷量を容易に変更することができ、ＣＣＤリニアセンサの使い勝手を向上させることができる。
【００２２】
また、飽和蓄積電荷量をオーバーフローバリアのポテンシャルで決定するようにしているために、電子シャッタゲートのポテンシャルを浅くすることによってセンサから水平転送レジスタへの電位のポテンシャル勾配をきつくすることができ、これにより、各センサから水平転送レジスタへの電荷の移動を円滑に行わせることができるとともに、電子シャッタゲートのポテンシャルをさらに浅くしてピンニングさせることで各センサでの暗電流を抑制することができる（特開平５−２７５６７３号公報参照）。
【００２３】
以下に、本発明に係るＣＣＤリニアセンサの具体的な構造について図面を参照しながら説明する。
【００２４】
本発明に係るＣＣＤリニアセンサ１は、図１に示すように、半導体基板２の表面に複数個のセンサ３を一列に配置することによってセンサ列４を形成し、このセンサ列４の一側方（図１では下方）に水平転送レジスタ５をセンサ列４に沿って平行に形成し、この水平転送レジスタ５と各センサ３との間に読出しゲート６をそれぞれ形成している。
【００２５】
また、ＣＣＤリニアセンサ１は、センサ列４の他側方（図１では上方）に電子シャッタドレイン７をセンサ列４に沿って平行に形成し、この電子シャッタドレイン７と各センサ３との間に電子シャッタゲート８をそれぞれ形成している。
【００２６】
各センサ３の近傍断面の構造について具体的に説明すると、図２に示すように、ＣＣＤリニアセンサ１は、ｎ型の半導体基板２の表面にｐ型の半導体ウエル９を形成し、このｐ型の半導体ウエル９の所定領域にｎ型の半導体層10を形成するとともに、このｎ型の半導体層10の表面にｐ型の半導体層11を形成して、これらのｎ型の半導体層10とｐ型の半導体層11とによってフォトダイオード構造のセンサ３を構成している。
【００２７】
また、ＣＣＤリニアセンサ１は、センサ３の一側方（図２では左側方）にポリシリコンからなる読出しゲート６をゲート絶縁膜12を介して形成し、この読出しゲート６にアルミニウムからなる読出し信号線13を接続し、一方、センサ３の他側方（図２では右側方）に読出しゲート６と同一構造のポリシリコンからなる電子シャッタゲート８をゲート絶縁膜12を介して形成し、この電子シャッタゲート８にアルミニウムからなる電子シャッタ信号線14を接続している。なお、本実施形態では、形成が容易でシリコンへの金属汚染の心配のないポリシリコンと、電気抵抗が低いアルミニウム（金属）とを用いているが、いずれか一方のみを用いてもよい。図中、15は絶縁膜である。
【００２８】
次に、ＣＣＤリニアセンサ１のセンサ３の近傍のポテンシャルについて説明すると、図３に示すように、ＣＣＤリニアセンサ１は、水平方向で見ると読出しゲート６でのポテンシャルと電子シャッタゲート８でのポテンシャルを、ゲート電圧を下げてもそれ以上にポテンシャルが浅くならずに同じポテンシャルの領域が広がっていく所謂ピンニング状態としており、これらの間に電荷を蓄積するようにしている。
【００２９】
また、図４に示すように、ＣＣＤリニアセンサ１は、半導体基板２の内部への注入イオン濃度を調整することによって、半導体基板２の深さ方向で見ると半導体基板２の表面のポテンシャルを最も浅くし、その下側にポテンシャルが部分的に深くなる電荷蓄積領域16を形成し、その下側にポテンシャルが局部的に浅くなるオーバーフローバリア17を形成し、さらに、その下側にポテンシャルが深くなるオーバーフロードレイン18を形成して、所謂縦型オーバーフロードレイン構造としている。
【００３０】
また、ＣＣＤリニアセンサ１は、オーバーフローバリア17のポテンシャルを電子シャッタゲート８でのポテンシャルよりも深くなるようにしている。
【００３１】
そのため、電荷蓄積領域16に蓄積された電荷は、ポテンシャルの浅い電子シャッタゲート８から電子シャッタドレイン７に排出されることがなく、ポテンシャルの深いオーバーフローバリア17からオーバーフロードレイン18に排出される。すなわち、各センサ３での飽和蓄積電荷量は、オーバーフローバリア17のポテンシャルによって決定されることになる。このオーバーフローバリア17はイオン注入によって形成されるために、製造時のばらつきが少なく、その結果、飽和蓄積電荷量のばらつきも少なくなる。
【００３２】
これにより、図５に模式的に示すように、電子シャッタゲート８に製造上のばらつきが生じても各センサ３での飽和蓄積電荷量を一定にすることができ、ＣＣＤリニアセンサ１の出力ムラの発生を防止することができる。
【００３３】
そして、このオーバーフローバリア17のポテンシャルは、半導体基板２に印加する電圧によって変更することができる。
【００３４】
この半導体基板２への電圧印加に用いる回路は、縦型オーバーフロードレイン構造の固体撮像素子の構成でよく用いられるものであって、一例として上記した特許文献１でも示されているように、ＣＣＤリニアセンサ１と同じシリコン基板上に設けて基板電圧を調整する基板電圧調整回路である。
【００３５】
図６に示すように、この基板電圧調整回路Ｅは、半導体基板２上にポリシリコン等で形成した複数の抵抗体rを用いて電源電圧入力端子Ｓから入力された電源電圧を所望の基板電圧まで電圧降下させて基板電圧出力部Ｔから出力するように構成している。図６中の抵抗体rはそれぞれ略同一の抵抗値となる抵抗体rとしてもよいし、互いに異ならせてもよい。
【００３６】
本実施形態では、抵抗体rとヒューズｈとでそれぞれ構成した複数の並列回路を直列接続しており、各ヒューズｈにはそれぞれ第１電圧印加端子t1と第２電圧印加端子t2とを接続して、この第１電圧印加端子t1と第２電圧印加端子t2とに所要の電圧を印加してヒューズｈを切断することにより、電源電圧入力端子Ｓから入力される電源電圧を調整している。
【００３７】
すなわち、ヒューズｈを切断していない状態では、抵抗体rとヒューズｈとからなる並列回路では、その抵抗値が抵抗体rと抵抗体rより抵抗値の低いヒューズｈとの合成抵抗となるので、電源電圧との差の小さい基板電圧を出力することができる。
【００３８】
そして、所定の電圧値とした基板電圧を出力する場合には、設定したい基板電圧を出力するのに必要な抵抗値を見積もり、所定の部分のヒューズｈを切断する。これにより必要な抵抗値とした基板電圧調整回路Ｅを設定することができ、電源電圧から任意の基板電圧を発生させることができる。なお、上記した基板電圧調整回路Ｅによる電圧調整が利便性の高い方法であるが、上記の回路を設けない場合には、当初から外部より所望の電圧を半導体基板２に印加しても同様の効果が得られる。
【００３９】
半導体基板２に印加する電圧を増大させると、オーバーフローバリア17のポテンシャルは深い方に変位し（図４中、符号Ｂから符号Ａに変位し）、電荷蓄積領域16での飽和蓄積電荷量が減少する。一方、半導体基板２に印加する電圧を低減させると、オーバーフローバリア17のポテンシャルは浅い方に変位し（図４中、符号Ｂから符号Ｃに変位し）、電荷蓄積領域16での飽和蓄積電荷量が増大する。
【００４０】
したがって、ＣＣＤリニアセンサ１は、半導体基板２に印加する電圧を変更するだけで、オーバーフローバリア17のポテンシャルを変更することができ、これによって、飽和蓄積電荷量を容易に変更することができる。
【００４１】
次に、上記構成のＣＣＤリニアセンサ１の動作について説明する。
【００４２】
ＣＣＤリニアセンサ１は、通常動作時においては、読出しゲート６に読出し信号線13を介して読出しパルス信号S1を印加することによって各センサ３に蓄積された電荷を読出しゲート６を介して水平転送レジスタ５へと転送し、その後、水平転送レジスタ５に水平転送パルス信号S2,S3を印加することによって水平転送レジスタ５から画像信号処理回路へ電荷を転送する。
【００４３】
また、ＣＣＤリニアセンサ１は、電子シャッタ動作時においては、電子シャッタゲート８に電子シャッタ信号線14を介して電子シャッタパルス信号S4を印加することによって電子シャッタゲート８でのポテンシャルを一時的に深くし（図３中、点線で示す状態）、各センサ３に蓄積されている電荷を電子シャッタゲート８を介して電子シャッタドレイン７へと吐き出す。
【００４４】
さらに、ＣＣＤリニアセンサ１は、各センサ３での電荷の蓄積量が飽和蓄積電荷量を超えたオーバーフロー時においては、オーバーフローバリア17からオーバーフロードレイン18に排出する。
【００４５】
このように、上記ＣＣＤリニアセンサ１では、半導体基板２に複数のセンサ３を列状に形成するとともに、各センサ３の側方に電子シャッタゲート８を形成する一方、半導体基板２の深さ方向に電子シャッタゲート８でのポテンシャルよりも深いポテンシャルを有するオーバーフローバリア17を半導体基板２のセンサ領域に形成しているため、センサ３の飽和蓄積電荷量が電子シャッタゲート８でのポテンシャルではなくオーバーフローバリア17のポテンシャルで決定されることになり、その結果、電子シャッタゲート８に製造上のばらつきが生じても飽和蓄積電荷量を一定にすることができ、ＣＣＤリニアセンサ１の出力ムラの発生を防止することができる。
【００４６】
しかも、飽和蓄積電荷量がオーバーフローバリア17のポテンシャルで決定されることによって、電子シャッタゲート８のポテンシャルをピンニングさせることができ、これにより、各センサ３から水平転送レジスタ５へ向けてのポテンシャルの勾配を急峻なものとすることができ、各センサ３から水平転送レジスタ５への電荷の移動を円滑に行わせることができ、また、電子シャッタゲート８でのポテンシャルがピンニング状態となっているために各センサ３への暗電流の流れ込みを防止することができる。
【図面の簡単な説明】
【００４７】
【図１】本発明に係るＣＣＤリニアセンサを示す平面図。
【図２】同断面図。
【図３】ＣＣＤリニアセンサの水平方向のポテンシャル状態を示す説明図。
【図４】ＣＣＤリニアセンサの深さ方向のポテンシャル状態を示す説明図。
【図５】ＣＣＤリニアセンサの水平方向の飽和蓄積容量の分布を示す説明図。
【図６】基板電圧調整回路の分布を示す説明図。
【図７】従来のＣＣＤリニアセンサの水平方向の飽和蓄積容量の分布を示す説明図。
【符号の説明】
【００４８】
１    ＣＣＤリニアセンサ
２    半導体基板
３    センサ
４    センサ列
５    水平転送レジスタ
６    読出しゲート
７    電子シャッタドレイン
８    電子シャッタゲート
９    半導体ウエル
10,11 半導体層
12    ゲート絶縁膜
13    読出し信号線
14    電子シャッタ信号線
15    絶縁膜
16    電荷蓄積領域
17    オーバーフローバリア
18    オーバーフロードレイン
Ｅ    基板電圧調整回路
【図１】
2005277398.tif 000003
【図２】
2005277398.tif 000004
【図３】
2005277398.tif 000005
【図４】
2005277398.tif 000006
【図５】
2005277398.tif 000007
【図６】
2005277398.tif 000008
【図７】
2005277398.tif 000009