(57)【要約】【課題】金属薄膜抵抗体へのレーザ光照射に起因する発熱により金属薄膜抵抗体と金属薄膜抵抗体の電気的接続をとるための金属材料との接触抵抗が変化するのを低減する。【解決手段】半導体基板１上に形成された下層側絶縁膜５と、下層側絶縁膜５上に形成された配線用金属パターン１１及び放熱用金属パターン１３と、下層側絶縁膜５上、配線用金属パターン１１上及び放熱用金属パターン１３に形成された下地絶縁膜１５と、配線用金属パターン１１上の下地絶縁膜５に形成された接続孔１７と、下地絶縁膜１５上から接続孔１７内にわたって形成されて接続孔１７内で配線用金属パターン１１と電気的に接続されている金属薄膜抵抗体２１を備え、放熱用金属パターン１３の一部分は金属薄膜抵抗体２１下の領域に配置されている。金属薄膜抵抗体２１の形成領域とは異なる領域で放熱用金属パターン１３上の絶縁膜１５，２３に開口部２５が形成されている。【選択図】図１
2005277251.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された下層側絶縁膜と、
前記下層側絶縁膜上に形成された配線用金属パターン及び放熱用金属パターンと、
前記下層側絶縁膜上、前記配線用金属パターン上及び前記放熱用金属パターンに形成された下地絶縁膜と、
前記配線用金属パターン上の前記下地絶縁膜に形成された接続孔と、
前記下地絶縁膜上から前記接続孔内にわたって形成されて前記接続孔内で前記配線用金属パターンと電気的に接続されている金属薄膜抵抗体を備え、
前記放熱用金属パターンの一部分は前記金属薄膜抵抗体下の領域に配置されている半導体装置。
【請求項２】
前記金属薄膜抵抗体の形成領域とは異なる領域で、前記下地絶縁膜を含む前記放熱用金属パターン上の絶縁膜に開口部が形成されている請求項１に記載の半導体装置。
【請求項３】
前記金属薄膜抵抗体上及び前記下地絶縁膜上に形成された上層側絶縁膜と、
少なくとも前記金属薄膜抵抗体にレーザ光が照射される領域を除いて前記金属薄膜抵抗体上の領域の前記上層側絶縁膜上に配置された金属材料からなる第２放熱用金属パターンをさらに備えている請求項１又は２に記載の半導体装置。
【請求項４】
前記第２放熱用金属パターン上に形成された絶縁膜に第２開口部が形成されている請求項３に記載の半導体装置。
【請求項５】
前記放熱用金属パターンと前記第２放熱用金属パターンは前記下地絶縁膜及び前記上層側絶縁膜に形成された第２接続孔を介して接続されている請求項３又は４に記載の半導体装置。
【請求項６】
前記接続孔の少なくとも上端部がテーパー状に形成されており、かつ、成分に少なくとも前記配線用金属パターン及び前記下地絶縁膜の材料ならびにＡｒを含んでいる逆スパッタリング残渣が前記接続孔の内壁に形成されている請求項１から５のいずれかに記載の半導体装置。
【請求項７】
２個以上の抵抗素子による分割によって電圧出力を得、抵抗素子へのレーザ照射によって電圧出力を調整できる分割抵抗回路を備えた半導体装置において、
前記抵抗素子は、請求項１から６のいずれかに記載の金属薄膜抵抗体及び放熱用金属パターンを備えていることを特徴とする半導体装置。
【請求項８】
入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、前記分割抵抗回路からの分割電圧と前記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置において、
前記分割抵抗回路として請求項７に記載の分割抵抗回路を備えていることを特徴とする半導体装置。
【請求項９】
入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、前記分割抵抗回路からの分割電圧と前記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて前記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置において、
前記分割抵抗回路として請求項７に記載の分割抵抗回路を備えていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、半導体基板上に形成された下地絶縁膜上に金属薄膜抵抗体を備えた半導体装置に関するものである。
【背景技術】
【０００２】
アナログ集積回路において、抵抗素子は重要な素子として多用されている。近年、抵抗素子の中でも金属薄膜からなる抵抗体（金属薄膜抵抗体と称す）がその抵抗値の温度依存性（以下ＴＣＲという）の低さから注目を集めている。金属薄膜抵抗体の材料としては、例えばクロムシリコン（ＣｒＳｉ）やニッケルクロム（ＮｉＣｒ）、窒化タンタル（ＴａＮ）、クロムシリサイド（ＣｒＳｉ2）、窒化クロムシリサイド（ＣｒＳｉＮ）、クロムシリコンオキシ（ＣｒＳｉ０）などが用いられる。
金属薄膜抵抗体を備えた半導体装置において、高集積化の要求を満たすために、より高いシート抵抗を目指し、１０００Å（オングストローム）以下という薄い膜厚で金属薄膜抵抗体を形成することが多い。
【０００３】
また、半導体装置にあっては、物理的な装置完成後に性能の調整等のために、ヒューズ素子や抵抗素子にレーザ光を照射して切断又は変質させるレーザトリミング処理が行なわれる（例えば特許文献１参照。）。
【０００４】
また、従来、金属薄膜抵抗体の電気的接続をとる方法として、以下のような方法がある。
１）金属薄膜抵抗体に直接金属配線を接続する方法（例えば特許文献２参照。）。
２）金属薄膜抵抗体を形成した後、層間絶縁膜を形成し、その層間絶縁膜に接続孔を形成し、接続孔を介して金属配線を接続する方法（例えば特許文献３及び特許文献４参照。）。
３）金属薄膜抵抗体層上にバリヤ膜を形成し、そのバリヤ膜に金属配線を接続する方法（例えば特許文献５及び特許文献６参照。）。
４）絶縁膜に形成された接続孔内に電極を形成し、上記絶縁膜上に抵抗体膜を形成した後、上記抵抗体膜を上記電極に接続するようにドライエッチングして抵抗体のパターンを形成する方法（例えば特許文献２参照。）。
以下、金属配線を配線用金属パターンとも称す。
【０００５】
上記１）〜４）の金属薄膜抵抗体の電気的接続をとる方法を以下に示す。
図２４を参照して、１）金属薄膜抵抗体上に直接金属配線を形成する方法を説明する。
素子分離酸化膜３及びトランジスタ素子等（図示は省略）の形成が完了したウェハ状のシリコン基板１上に第１層目層間絶縁膜５を形成し、第１層目層間絶縁膜５上に金属薄膜抵抗体１０１を形成する。金属薄膜抵抗体１０１上を含む第１層目層間絶縁膜５上全面に配線用金属膜を形成し、その配線用金属膜をウェットエッチング技術によりパターニングして第１層目配線用金属パターン１０３を形成する。
一般的な半導体装置の製造工程では、配線用金属膜のエッチング処理にはドライエッチング技術が用いられるが、配線用金属膜の直下に膜厚が薄い金属薄膜抵抗体１０１が存在する状況下では、オーバーエッチングにより金属薄膜抵抗体１０１をエッチングしてしまうため、ドライエッチング技術を使用することができない。したがって、配線用金属膜をウェットエッチング技術によってパターニングして第１層目配線用金属パターン１０３を形成する必要がある。
【０００６】
図２５を参照して、２）金属薄膜抵抗体を形成した後、層間絶縁膜を形成し、その層間絶縁膜に接続孔を形成し、接続孔を介して金属配線を接続する方法について説明する。
シリコン基板１上に素子分離酸化膜３、第１層目層間絶縁膜５及び金属薄膜抵抗体１０１を形成した後、金属薄膜抵抗体１０１上を含む第１層目層間絶縁膜５上に、金属配線との層間絶縁膜となるＣＶＤ（chemical vapor deposition）酸化膜１０５を形成する。ＣＶＤ酸化膜１０５上に、金属薄膜抵抗体１０１の両端部に対応して開口部をもつ、金属配線接続用の接続孔を形成するためのレジストパターンを形成し、ウェットエッチング技術により、そのレジストパターンをマスクにしてＣＶＤ酸化膜１０５を選択的に除去して接続孔１０７を形成する。レジストパターン除去後、接続孔１０７内を含むＣＶＤ酸化膜１０５上に、ＡｌＳｉＣｕ膜からなる配線用金属膜を形成し、その配線用金属膜をパターニングして第１層目配線用金属パターン１０９を形成する。
一般的な半導体装置の製造工程では、接続孔１０７の形成にはドライエッチング技術が用いられるが、金属薄膜抵抗体１０１が１０００Åより薄い場合には、接続孔１０７が金属薄膜抵抗体１０１を突き抜けるのを防止するのは困難であり、ウェットエッチング技術により接続孔１０７を形成する必要がある。
【０００７】
図２６を参照して、３）金属薄膜抵抗体層上にバリヤ膜を形成し、そのバリヤ膜に金属配線を接続する方法を説明する。
シリコン基板１上に素子分離酸化膜３、第１層目層間絶縁膜５及び金属薄膜抵抗体１０１を形成した後、金属薄膜抵抗体１０１上を含む第１層目層間絶縁膜５上に、金属配線とのバリヤ膜となるＴｉＷ等の高融点金属膜を形成し、さらにその上に配線用金属膜を形成し、その配線用金属膜をドライエッチング技術によりパターニングして第１層目配線用金属パターン１１１を形成する。このとき、配線用金属膜下には上記高融点金属膜が形成されているので、ドライエッチング技術を用いても金属薄膜抵抗体１０１がエッチングされることはない。その後、ウェットエッチング技術により第１層目配線用金属パターン１１１をマスクにして上記高融点金属膜を選択的に除去して高融点金属膜パターン１１３を形成する。ここで、金属薄膜抵抗体１０１の直上に上記高融点金属膜があるので、ドライエッチング技術による上記高融点金属膜のパターニングは困難である。
【０００８】
図２７を参照して、４）絶縁膜に形成された接続孔内に電極を形成し、上記絶縁膜上に抵抗体膜を形成した後、これを上記電極に接続するようにドライエッチングして抵抗体のパターンを形成する方法を説明する。ここでは接続孔下に設けられた配線用金属パターンの上層に配線用金属パターンをさらに形成する場合について説明する。
シリコン基板１上に第１層目層間絶縁膜５を形成し後、第１層目層間絶縁膜５上に第１層目配線用金属パターン１１５を形成する。第１層目層間絶縁膜５上に絶縁膜１１７を形成した後、金属薄膜抵抗体の両端部に対応して配置された第１層目配線用金属パターン１１５上の絶縁膜１１７に第１接続孔１１９を形成し、第１接続孔１１９に導電性材料を埋め込んで導電性プラグ（電極）１２１を形成する。このとき、第１層目配線用金属パターン１１５と、後工程で形成される第２層目配線用金属パターンを電気的に接続するための接続孔は形成されていない。次に、絶縁膜１１７上全面に金属薄膜抵抗体用の金属薄膜を形成し、その金属薄膜をパターニングして導電性プラグ１２１上及び絶縁膜１１７上に金属薄膜抵抗体１０１を形成する。
【０００９】
絶縁膜１１７上全面に、後工程で形成される第２層目配線用金属パターンをドライエッチング技術によりパターニングする際に金属薄膜抵抗体１０１がエッチングされるのを防止するための絶縁膜１２３を形成する。金属薄膜抵抗体１０１の形成領域とは異なる領域で第２層目配線用金属パターンと電気的接続を取るために配置された第１層目配線用金属パターン１１５上の絶縁膜１１７及び１２３に第２接続孔１２５を形成し、第２接続孔１２５に導電性材料を埋め込んで第２導電性プラグ１２７を形成する。第２導電性プラグ１２７の形成領域を含んで絶縁膜１２３上に第２層目配線用金属パターン用の金属膜を形成し、その金属膜を写真製版技術及びドライエッチング技術にてパターニングして、第２導電性プラグ１２７上及び絶縁膜１２３上に第２層目配線用金属パターン１２９を形成する。
【００１０】
また、金属薄膜抵抗体ではないが、最上層配線電極上に絶縁膜を介して形成され、かつその最上層配線電極と結線されている抵抗体を備えた半導体集積回路装置が開示されている（例えば特許文献７参照。）。
図２８を参照して、このような構造を金属薄膜抵抗体に適用した場合について説明する。
【００１１】
素子分離酸化膜３が形成されたシリコン基板１上に第１層目層間絶縁膜５を形成し、第１層目層間絶縁膜５上に第１層目配線用金属パターン１１５を形成した後、第１層目配線用金属パターン１１５上を含む第１層目層間絶縁膜５上全面に下地絶縁膜１３１を形成する。写真製版技術及びドライエッチング技術により、第１層目配線用金属パターン１１５上の下地絶縁膜１３１に接続孔１３３を形成する。接続孔１３３の形成領域を含んで下地絶縁膜１３１上全面に金属薄膜抵抗体を形成するための金属薄膜を形成し、その金属薄膜を所定の形状にパターニングして金属薄膜抵抗体１０１を形成する。
【００１２】
また、金属薄膜抵抗体を備えた半導体装置として、半導体集積回路の絶縁膜上に金属薄膜抵抗を搭載する集積回路であって、金属薄膜抵抗の電極部分における金属薄膜抵抗と金属配線との接触が、金属配線の端部の端面及び上面の少なくとも一部分においてなされるよう構成されたものが開示されている（例えば特許文献８参照。）。
【００１３】
図２９を参照して、金属配線の端部の端面及び上面の少なくとも一部分において金属薄膜抵抗と金属配線との接触をとる方法について説明する。
素子分離酸化膜３が形成されたシリコン基板１上に第１層目層間絶縁膜５を形成し、第１層目層間絶縁膜５上に第１層目配線用金属パターン１１５を形成し、第１層目配線用金属パターン１１５上を含む第１層目層間絶縁膜５上全面にプラズマ窒化膜１３５を形成した後、プラズマ窒化膜１３５の一部分を取り除いて第１層目配線用金属パターン１１５の端面及び上面の一部分を露出させる。その後、金属薄膜抵抗体用の金属薄膜を蒸着し、その金属薄膜をパターニングして金属薄膜抵抗体１０１を形成する。
【００１４】
【特許文献１】特開平８−１２４７２９号公報
【特許文献２】特開２００２−１２４６３９号公報
【特許文献３】特開２００２−２６１２３７号公報
【特許文献４】特許第２６９９５５９号公報
【特許文献５】特許第２９３２９４０号公報
【特許文献６】特許第３１８５６７７号公報
【特許文献７】特開昭５８−１４８４４３号公報
【特許文献８】特開昭６１−１００９５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
レーザトリミング処理においてヒューズ素子や抵抗体などの被レーザ光照射体にレーザ光が照射されるとレーザ光が照射されている位置の周辺領域が発熱する。この熱により金属薄膜抵抗体と金属薄膜抵抗体の電気的接続をとるための金属材料との接触抵抗が変化する。このような接触抵抗の変化は、被レーザ光照射体を電気的に絶縁させて装置の性能の調整などを行なうレーザトリミング処理においては、被レーザ光照射体は一度絶縁された後に導通されることはないので問題にならなかった。
他方、例えば上記特許文献１に記載されているように、レーザ光を金属薄膜抵抗体上で走査しながら照射して金属薄膜抵抗体の一部分を絶縁し、半導体装置の性能を測定しながらトリミングを行なうレーザトリミング処理（オンライントリミング処理と称す）においては、金属薄膜抵抗体は完全には絶縁されるのではなく、トリミング処理後でも導通状態にある。このようなことから、オンライントリミング処理において、上記接触抵抗が測定時と測定後とで異なるために性能測定が正しくできず、高精度なトリミング処理ができないという問題があった。
【００１６】
そこで本発明は、レーザトリミング処理時において金属薄膜抵抗体へのレーザ光照射に起因する発熱により金属薄膜抵抗体と金属薄膜抵抗体の電気的接続をとるための金属材料との接触抵抗が変化するのを低減することができる半導体装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１７】
本発明の半導体装置は、半導体基板上に形成された下層側絶縁膜と、上記下層側絶縁膜上に形成された配線用金属パターン及び放熱用金属パターンと、上記下層側絶縁膜上、上記配線用金属パターン上及び上記放熱用金属パターンに形成された下地絶縁膜（単に下地膜とも称する）と、上記配線用金属パターン上の上記下地絶縁膜に形成された接続孔と、上記下地絶縁膜上から上記接続孔内にわたって形成されて上記接続孔内で上記配線用金属パターンと電気的に接続されている金属薄膜抵抗体を備え、上記放熱用金属パターンの一部分は上記金属薄膜抵抗体下の領域に配置されているものである。
本願特許請求の範囲及び本明細書において、金属薄膜抵抗体の下地膜である下地絶縁膜は単層の絶縁膜であってもよいし、複数層の絶縁膜からなる積層膜であってもよい。
【００１８】
本発明の半導体装置において、上記金属薄膜抵抗体の形成領域とは異なる領域で、上記下地絶縁膜を含む上記放熱用金属パターン上の絶縁膜に開口部が形成されているようにしてもよい。
【００１９】
さらに、上記配線用金属パターンは最上層の配線用金属パターンであるようにしてもよい。
【００２０】
さらに、上記金属薄膜抵抗体上及び上記下地絶縁膜上に形成された上層側絶縁膜と、少なくとも上記金属薄膜抵抗体にレーザ光が照射される領域を除いて上記金属薄膜抵抗体上の領域の上記上層側絶縁膜上に配置された金属材料からなる第２放熱用金属パターンをさらに備えているようにしてもよい。
【００２１】
さらに、上記第２放熱用金属パターン上に形成された絶縁膜に第２開口部が形成されているようにしてもよい。
【００２２】
さらに、上記放熱用金属パターンと上記第２放熱用金属パターンは上記下地絶縁膜及び上記上層側絶縁膜に形成された第２接続孔を介して接続されているようにしてもよい。
【００２３】
さらに、上記配線用金属パターンは、金属材料パターンと、上記金属材料パターンの少なくとも上面に形成された高融点金属膜により構成されているようにしてもよい。
【００２４】
さらに、上記第２配線用金属パターンは最上層の配線用金属パターンであるようにしてもよい。
【００２５】
さらに、上記接続孔の少なくとも上端部がテーパー状に形成されており、かつ、成分に少なくとも上記配線用金属パターン及び上記絶縁膜の材料ならびにＡｒ（アルゴン）を含んでいる逆スパッタリング残渣が上記接続孔の内壁に形成されているようにしてもよい。
このような逆スパッタリング残渣及び接続孔上端部のテーパー形状は、配線用金属パターン上の上記絶縁膜に接続孔を形成した後、Ａｒガスを用いた逆スパッタリング処理（以下Ａｒ逆スパッタリング処理と称す）を施すことにより形成することができる。
【００２６】
本発明の半導体装置において、上記金属薄膜抵抗体の膜厚は５〜１０００Å、好ましくは２０〜５００Åである例を挙げることができる。
【００２７】
さらに、上記下地絶縁膜は平坦化処理が施されているようにしてもよい。
【００２８】
さらに、上記金属薄膜抵抗体の上面を覆う金属窒化膜を備え、上記金属薄膜抵抗体の上面と上記金属窒化膜の間には金属酸化膜は形成されていないようにしてもよい。
【００２９】
本発明の半導体装置が適用される半導体装置の一例として、２個以上の抵抗素子による分割によって電圧出力を得、抵抗素子へのレーザ照射によって電圧出力を調整できる分割抵抗回路を備えた半導体装置を挙げることができる。
【００３０】
本発明の半導体装置が適用される半導体装置の他の例として、入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置を挙げることができる。その電圧検出回路を構成する分割抵抗回路は、本発明の半導体装置を構成する金属薄膜抵抗体及び放熱用金属パターンが適用された抵抗素子を備えている。
【００３１】
本発明の半導体装置が適用される半導体装置のさらに他の例として、入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて上記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置を挙げることができる。その定電圧発生回路を構成する分割抵抗回路は、本発明の半導体装置を構成する金属薄膜抵抗体及び放熱用金属パターンが適用された抵抗素子を備えている。
【発明の効果】
【００３２】
本発明の半導体装置では、半導体基板上に形成された下層側絶縁膜と、下層側絶縁膜上に形成された配線用金属パターン及び放熱用金属パターンと、下層側絶縁膜上、配線用金属パターン上及び放熱用金属パターンに形成された下地絶縁膜と、配線用金属パターン上の下地絶縁膜に形成された接続孔と、下地絶縁膜上から接続孔内にわたって形成されて接続孔内で配線用金属パターンと電気的に接続されている金属薄膜抵抗体を備え、放熱用金属パターンの一部分は金属薄膜抵抗体下の領域に配置されているようにしたので、金属薄膜抵抗体の近傍に、熱伝導率が絶縁膜に比べて高い金属パターンが配置されている領域を大きくすることができ、放熱性を向上させることができる。これにより、レーザトリミング処理時においてレーザ光照射に起因する発熱により金属薄膜抵抗体と金属薄膜抵抗体の電気的接続をとるための金属材料（配線用金属パターン）との接触抵抗が変化するのを低減することができる。
【００３３】
本発明の半導体装置において、金属薄膜抵抗体の形成領域とは異なる領域で、下地絶縁膜を含む放熱用金属パターン上の絶縁膜に開口部が形成されているようにすれば、その開口部を介して放熱用金属パターンの熱を放熱することができ、放熱性をさらに向上させることができる。
【００３４】
さらに、上記金属薄膜抵抗体上及び上記下地絶縁膜上に形成された上層側絶縁膜と、少なくとも上記金属薄膜抵抗体にレーザ光が照射される領域を除いて上記金属薄膜抵抗体上の領域の上記上層側絶縁膜上に配置された金属材料からなる第２放熱用金属パターンをさらに備えているようにすれば、金属薄膜抵抗体の近傍で金属パターンが配置されている領域をさらに大きくすることができ、放熱性をさらに向上させることができる。
【００３５】
さらに、上記第２放熱用金属パターン上に形成された絶縁膜に第２開口部が形成されているようにすれば、第２開口部を第２放熱用金属パターンの熱を放熱することができ、放熱性をさらに向上させることができる。
【００３６】
さらに、上記放熱用金属パターンと上記第２放熱用金属パターンは下地絶縁膜及び上層側絶縁膜に形成された第２接続孔を介して接続されているようにすれば、放熱用金属パターンの熱を第２接続孔及び第２放熱用金属パターンを介して放熱することができ、放熱性をさらに向上させることができる。
【００３７】
また、配線用金属パターン上の絶縁膜に形成された接続孔内に金属薄膜抵抗体の一部分を形成する場合、図２８に示したように、接続孔１３３の内壁側面、特に接続孔１３３の底部側において金属薄膜抵抗体１０１のステップカバレージ（段差被覆性）が悪くなり、金属薄膜抵抗体１０１と第１層目配線用金属パターン１１５との接触抵抗が大きくなるとともにばらつくという問題があった。
【００３８】
そこで、上記接続孔の少なくとも上端部がテーパー状に形成されており、かつ、成分に少なくとも上記配線用金属パターン及び上記絶縁膜の材料ならびにＡｒを含んでいる逆スパッタリング残渣が上記接続孔の内壁に形成されているようにすれば、逆スパッタリング残渣の存在によって接続孔内での金属薄膜抵抗体のステップカバレージを向上させることができ、金属薄膜抵抗体の配線パターンとの接触抵抗の安定化を実現することができる。さらに、接続孔の少なくとも上端部に形成されたテーパー状により、金属薄膜抵抗体用の金属薄膜形成時において接続孔の上端部近傍に堆積された金属薄膜のオーバーハングを防止して接続孔内への金属薄膜の堆積に及ぼす影響を低減することができ、金属薄膜のステップカバレージ、ひいては金属薄膜抵抗体のステップカバレージを向上させることができる。
また、従来、金属薄膜抵抗体は下地膜の組成や下地膜形成からの経過時間等に起因して抵抗値が変動するなど、下地膜の影響を受けてしまうという問題があった。上述のように、この態様における上記逆スパッタリング残渣及接続孔上端部のテーパー形状は、配線用金属パターン上の絶縁膜に接続孔を形成した後にＡｒ逆スパッタリング処理を行なうことにより形成することができるが、金属薄膜抵抗体用の金属薄膜を形成する前に金属薄膜抵抗体の下地膜に対してＡｒ逆スパッタリング処理を施すことにより、金属薄膜抵抗体のシート抵抗の下地膜依存性の軽減及び経時変化の低減を図ることができるという効果もある。
金属薄膜抵抗体の下地膜にＡｒ逆スパッタリング処理を施すことにより得られる効果については後述にて詳細に説明する。
【００３９】
さらに、上記配線用金属パターンは、金属材料パターンと、上記金属材料パターンの少なくとも上面に形成された高融点金属膜により構成されているようにすれば、金属薄膜抵抗体と金属材料パターンの間に高融点金属膜を介在させることができるので、金属薄膜抵抗体と配線用金属パターンの接触抵抗のバラツキを低減することができ、抵抗値の精度及び歩留りの向上を図ることができる。さらに、一般に金属薄膜抵抗体と金属材料が直接接触している構造では３００〜４００℃程度の比較的低温の熱処理により接触抵抗が大きく変動してしまうが、このような不具合をなくすことができる。
【００４０】
さらに、上記第２放熱用金属パターンを備えていない態様では上記配線用金属パターンが最上層の配線用金属パターンであり、又は上記第２放熱用金属パターンを備えている態様では上記第２放熱用金属パターンと同じ層の配線用金属パターンが最上層の配線用金属パターンであるようにすれば、例えば金属薄膜抵抗体のレイアウト変更を金属薄膜抵抗体及び最上層の配線パターンのレイアウト変更により実現できるなど、設計の自由度を向上させることができる。
さらに、金属薄膜抵抗体の上層には絶縁性材料からなる最終保護膜が形成され、金属薄膜抵抗体の上層に最終保護膜以外の絶縁膜も形成されている場合に比べて金属薄膜抵抗体上の絶縁性材料の膜厚を薄くして膜厚ばらつきを小さくすることができる。これにより、金属薄膜抵抗体にレーザ光を照射してトリミング処理を施す際に、金属薄膜抵抗体上の絶縁性材料でのレーザ光の干渉のばらつきを小さくして金属薄膜抵抗体に与えられるレーザエネルギーのばらつきを小さくすることができ、トリミングの正確性を向上させることができる。さらに、金属薄膜抵抗体上の絶縁性材料の膜厚を薄くできることにより、トリミング処理時のレーザ照射に起因する金属薄膜抵抗体の温度上昇などに対して放熱能力を向上させることができる。
【００４１】
さらに、下地絶縁膜は平坦化処理が施されているようにすれば、上記絶縁膜の段差に起因して金属薄膜抵抗体の抵抗値がばらつくのを防止することができる。
【００４２】
さらに、金属薄膜抵抗体の上面を覆う金属窒化膜を備え、金属薄膜抵抗体の上面と金属窒化膜の間には金属酸化膜は形成されていないようにすれば、金属薄膜抵抗体の上面の酸化をなくすことができ、金属薄膜抵抗体の抵抗値の安定化及び精度の向上を図ることができる。
【００４３】
また、２個以上の抵抗による分割によって電圧出力を得、抵抗素子へのレーザ照射によって電圧出力を調整できる分割抵抗回路を備えた半導体装置において、分割抵抗回路を構成する抵抗素子は、本発明の半導体装置を構成する金属薄膜抵抗体及び放熱用金属パターンを備えるようにしたので、レーザトリミング処理時においてレーザ光照射に起因する発熱により金属薄膜抵抗体と金属薄膜抵抗体の電気的接続をとるための金属材料との接触抵抗が変化するのを低減することができ、オンライントリミング処理時における測定精度を向上させて分割抵抗回路の出力電圧の精度の向上を図ることができる。
【００４４】
また、入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置において、分割抵抗回路として本発明の半導体装置を構成する金属薄膜抵抗体及び放熱用金属パターンが適用された分割抵抗回路を備えているようにすれば、本発明が適用された分割抵抗回路では出力電圧の精度の向上を図ることができるので、電圧検出回路の電圧検出能力の精度の向上を図ることができる。
【００４５】
また、入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、上記分割抵抗回路からの分割電圧と上記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて上記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置において、分割抵抗回路として本発明の半導体装置を構成する金属薄膜抵抗体及び放熱用金属パターンが適用された分割抵抗回路を備えているようにすれば、本発明が適用された分割抵抗回路では出力電圧の精度の向上を図ることができるので、定電圧発生回路の出力電圧の安定化を図ることができる。
【発明を実施するための最良の形態】
【００４６】
図１は一実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は（Ａ）のＢ−Ｂ位置での断面図である。図２は図１（Ｂ）の破線で囲まれた部分を拡大して示す拡大断面図である。図１（Ａ）での下地絶縁膜及びパッシベーション膜の図示は省略している。以下に説明する実施例では同一基板上にトランジスタ素子や容量素子などが形成されているが、図ではそれらの素子の図示は省略する。
【００４７】
シリコン基板１上に素子分離酸化膜３が形成されている。素子分離酸化膜３の形成領域を含んでシリコン基板１上にＢＰＳＧ（Borophospho silicate glass）膜又はＰＳＧ（phospho silicate glass）膜からなる第１層目層間絶縁膜（下層側絶縁膜）５が形成されている。第１層目層間絶縁膜５上に、金属材料パターン７と金属材料パターン７表面に形成された高融点金属膜９からなる第１層目配線用金属パターン１１及び放熱用金属パターン１３が形成されている。金属材料パターン７は例えばＡｌＳｉＣｕ膜により形成されている。高融点金属膜９は例えばＴｉＮ膜により形成されており、反射防止膜兼バリヤ膜として機能するものである。放熱用金属パターン１３は金属薄膜抵抗体と電気的に接続される一対の第１層目配線用金属パターン１１，１１のうち一方の第１層目配線用金属パターン１１に連続して形成されている。また、放熱用金属パターン１３の一部分は金属薄膜抵抗体の形成領域に形成されている。
【００４８】
第１層目配線用金属パターン１１及び放熱用金属パターン１３の形成領域を含んで第１層目層間絶縁膜５上に、例えば、下層側から順にプラズマＣＶＤ酸化膜、ＳＯＧ膜、プラズマＣＶＤ酸化膜からなる下地絶縁膜１５（図１では一体的に図示している。）が形成されている。下地絶縁膜１５に、金属薄膜抵抗体の両端部及び第１層目配線用金属パターン１１に対応して接続孔１７が形成されている。
【００４９】
図２に示すように、接続孔１７の底面は高融点金属膜９の表面側の一部が除去されて形成されており、接続孔１７の上端部はテーパー形状に形成されている。また、接続孔１７の内壁には逆スパッタリング残渣１９が形成されている。接続孔１７の上端部のテーパー形状及び逆スパッタリング残渣１９について図１（Ａ）及び（Ｂ）での図示は省略している。接続孔１７の上端部のテーパー形状及び逆スパッタリング残渣１９は、接続孔１７が形成された下地絶縁膜１５に対してＡｒ逆スパッタリング処理が施されて形成されたものである。したがって、逆スパッタリング残渣１９は成分に高融点金属膜９及び下地絶縁膜１５の材料ならびにＡｒを含んでおり、ここではＴｉ、Ｎ、Ｓｉ、Ｏ、Ａｒを含んでいる。
【００５０】
下地絶縁膜１５上に、接続孔１７，１７間の領域から接続孔１７内及び第１層目配線用金属パターン１１上にわたってＣｒＳｉ薄膜抵抗体（金属薄膜抵抗体）２１が形成されている。ＣｒＳｉ薄膜抵抗体２１の両端部は接続孔１７内で第１層目配線用金属パターン１１と電気的に接続されている。ＣｒＳｉ薄膜抵抗体２１下には下地絶縁膜１５を介して放熱用金属パターン１３が配置されている。
【００５１】
ＣｒＳｉ薄膜抵抗体２１の形成領域を含んで下地絶縁膜１５上に、下層側が酸化シリコン膜、上層側が窒化シリコン膜からなる、最終保護膜としてのパッシベーション膜２３（図１では一体的に図示している。）が形成されている。
パッシベーション膜２３には、ＣｒＳｉ薄膜抵抗体２１の形成領域とは異なる領域で、放熱用金属パターン１３上の下地絶縁膜１５及びパッシベーション膜２３に開口部２５が形成されている。
【００５２】
この実施例では、ＣｒＳｉ薄膜抵抗体２１下に放熱用金属パターン１３を備えているので、ＣｒＳｉ薄膜抵抗体２１の近傍に、下地絶縁膜１５やパッシベーション膜２３に比べて熱伝導率が高い金属パターン１１，１３が配置されている領域を大きくすることができ、放熱性を向上させることができる。これにより、レーザトリミング処理時においてレーザ光照射に起因する発熱により金属薄膜抵抗体と第１層目配線用金属パターン１１の接触抵抗が変化するのを低減することができる。
【００５３】
さらに、ＣｒＳｉ薄膜抵抗体２１の形成領域とは異なる領域で、放熱用金属パターン１３上の下地絶縁膜１５及びパッシベーション膜２３に開口部２５が形成されているので、開口部２５を介して放熱用金属パターン１３の熱を放熱することができ、放熱性をさらに向上させることができる。
【００５４】
さらに、（Ｂ）に示すように、接続孔１７の内壁に逆スパッタリング残渣１９が形成されているので、接続孔１７内でのＣｒＳｉ薄膜抵抗体２１のステップカバレージが向上されている。これにより、ＣｒＳｉ薄膜抵抗体２１の第１層目配線用金属パターン１１との接触抵抗の安定化を実現することができる。
さらに、接続孔１７の上端部がテーパー状に形成されているので、ＣｒＳｉ薄膜抵抗体２１を形成するためのＣｒＳｉ薄膜形成時において接続孔１７の上端部近傍に堆積されたＣｒＳｉ薄膜のオーバーハングを防止して接続孔１７内へのＣｒＳｉ薄膜の堆積に及ぼす影響を低減することができ、ＣｒＳｉ薄膜のステップカバレージ、ひいてはＣｒＳｉ薄膜抵抗体２１のステップカバレージを向上させることができる。
【００５５】
ところで、半導体基板上に形成された下地絶縁膜上に金属薄膜抵抗体を備えた半導体装置において、金属薄膜抵抗体へのレーザトリミング処理の実施時に、レーザ光が酸化シリコン膜などの絶縁膜を透過して半導体基板、例えばシリコン基板に照射されると、レーザ光が照射された絶縁膜やシリコン基板が損傷し、半導体装置の信頼性が低下するという問題があった。また、オンライントリミングの実施時において、レーザ光がシリコン基板に照射されることにより、シリコン基板に電子正孔対が発生する。このような電子正孔対は性能測定時のノイズとなり、正しく測定できず、高精度なトリミング処理ができないという問題もあった。
このような不具合を発生させないようにするには、金属薄膜抵抗体を切断又は変質させる最小レーザパワーと半導体基板への影響がない最大のレーザパワーの間の強度にレーザパワー設定しなければならないので、レーザパワーに関してマージンが少なく、安定したトリミング処理を行なうことができないという問題があった。
【００５６】
この実施例では、ＣｒＳｉ薄膜抵抗体２１下の領域で下地絶縁膜１５とシリコン基板１の間に金属材料からなる放熱用金属パターン１３を備えているので、レーザトリミング処理時においてＣｒＳｉ薄膜抵抗体２１が切断又は変質されるのに十分な強度のレーザ光をＣｒＳｉ薄膜抵抗体２１に照射しても、下地絶縁膜１５を透過したレーザ光は放熱用金属パターン１３によりシリコン基板１とは反対側に反射されるので、レーザ光がシリコン基板１に照射されるのを防止することができる。これにより、トリミング処理時のシリコン基板１へのレーザ光の照射に起因する半導体装置の信頼性の低下を防止することができる。さらに、オンライントリミング処理時において、シリコン基板１へのレーザ光の照射に起因する電子正孔対の発生を防止して、高精度なトリミング処理を行なうことができる。
【００５７】
ただし、本発明の半導体装置は、放熱用金属パターンの一部分がトリミング処理時にレーザ光が照射される領域に配置されているものに限定されるものではなく、トリミング処理時にレーザ光が照射される領域の一部又は全部の領域において放熱用金属パターンが配置されていないようにしてもよい。この場合でも、放熱性向上の効果は得られる。
【００５８】
また、金属薄膜抵抗体の電気的接続をとる方法に関して、図２４を参照して説明した上記１）の方法では、上述のように、金属薄膜抵抗体１０１上に直接第１層目配線用金属パターン１０３を形成しているが、第１層目配線用金属パターン１０３用の金属膜のパターニングをドライエッチング技術によっては行なうことができず、微細パターンの形成が困難であり、回路の高集積化の妨げになるという問題があった。
また、金属薄膜抵抗体１０１は一般的に酸化されやすく、金属薄膜抵抗体１０１の表面が酸化された状態で第１層目配線用金属パターン１０３用の金属膜を形成しても、金属薄膜抵抗体１０１と第１層目配線用金属パターン１０３の良好な電気的接続を得ることができないという問題があった。一般的な半導体装置の製造工程では、シリコン基板表面等の自然酸化膜をフッ酸水溶液で除去することにより金属配線との良好な電気的接続を得ることができるが、金属薄膜抵抗体１０１はフッ酸に少なからずエッチングされてしまうため、第１層目配線用金属パターン１０３用の金属膜を形成する前にフッ酸による酸化膜除去処理を行なうと金属薄膜抵抗体１０１の抵抗値のバラツキを招く虞があった。
【００５９】
また、図２５を参照して説明した上記２）の方法では、金属薄膜抵抗体１０１の上に層間絶縁膜８５を形成することにより、第１層目配線用金属パターン１０９用の金属膜のパターニングをドライエッチング技術により行なうことができる。
しかし、金属薄膜抵抗体１０１と第１層目配線用金属パターン１０９を電気的に接続するための接続孔１０７の形成については、上述のように、ウェットエッチング技術により開口する必要があり、微細化による高集積化の妨げとなる。さらに、接続孔１０７を形成するためのウェットエッチング処理においてフッ酸水溶液を使用するが、フッ酸により金属薄膜抵抗体１０１がエッチングされてしまうのを防止するには、金属薄膜抵抗体１０１上にバリヤ膜を形成及びパターニングする工程を新規に追加する等の対策が必要であり、工程数が増加するという問題があった。
【００６０】
また、図２６を参照して説明した上記３）の方法では、第１層目配線用金属パターン１１１用金属膜のエッチング処理をドライエッチング技術によって行なうことができ、さらに接続孔の形成も不要である。しかし、上述のように、金属薄膜抵抗体１０１の長さを実質的に決定する高融点金属膜パターン１１３を形成するための高融点金属膜のパターニングをウェットエッチング技術により行なう必要があるので、高融点金属膜パターン１１３は希望するエッチング領域よりも広くエッチングされてしまい、金属薄膜抵抗体１０１の実質的な長さがばらつき、結果的に抵抗値のバラツキを大きくしてしまうとともに、微細化が困難になるという問題があった。
さらに、高融点金属膜パターン１１３用の高融点金属膜の形成時には金属薄膜抵抗体１０１の表面は酸化されており、高融点金属膜パターン１１３との電気的接続を良好なものとするためには、フッ酸水溶液による金属薄膜抵抗体１０１表面の酸化膜除去が必要となるが、高融点金属膜パターン１１３を形成する前にフッ酸による酸化膜除去処理を行なうと金属薄膜抵抗体１０１の抵抗値がばらつく原因となる虞があった。
【００６１】
このように、図２４から図２６を参照して説明した上記方法１）から３）では、金属薄膜抵抗体の膜厚が薄いことに起因して、いずれかの工程でウェットエッチング処理が必要であり、微細化の妨げとなったり、抵抗値のバラツキを発生させる原因となったりしていた。
さらに、金属薄膜抵抗体が酸化されやすく、金属配線との良好な電気的接続を形成することが困難なので、金属薄膜抵抗体専用のバリヤ膜形成工程の追加や、フッ酸水溶液による表面酸化膜除去処理が必要であり、工程数が増加したり、抵抗値のバラツキを生む原因となったりしていた。
【００６２】
本発明の半導体装置はこのような不具合を解消することもできる。以下に、上記実施例の製造方法の例を説明しながらこの効果について説明する。
【００６３】
図３は、図１及び図２を参照して説明した実施例を製造するための製造方法の一例を説明するための、金属薄膜抵抗体の形成領域を示す工程断面図である。図４はその製造方法においてＡｒ逆スパッタリング処理を施した後の接続孔近傍の状態を拡大して示す断面図である。図３では接続孔の内壁に形成されるサイドウォール及び接続孔の上端部のテーパー形状の図示を省略している。図１から図４を参照して、この製造方法の例を説明する。
【００６４】
（１）例えば常圧ＣＶＤ装置を用いて、素子分離酸化膜３及びトランジスタ素子等（図示は省略）の形成が完了したウェハ状のシリコン基板１上に、ＢＰＳＧ膜又はＰＳＧ膜からなる第１層目層間絶縁膜５を約８０００Åの膜厚に形成する。その後、リフロー等の熱処理を行なって第１層目層間絶縁膜５の表面を平坦化する。
【００６５】
例えばＤＣマグネトロンスパッタリング装置を用いて、第１層目層間絶縁膜５上に、ＡｌＳｉＣｕ膜からなる配線用金属膜を約５０００Åの膜厚に形成し、さらにその上に、公知の技術である反射防止膜としての高融点金属膜、ここではＴｉＮ膜を約８００Åの膜厚に、真空中で連続的に形成する。ここで、高融点金属膜は、最終的には後工程で配線用金属膜から形成される金属材料パターンと、金属薄膜抵抗体との接触抵抗を安定させるためのバリヤ膜としても機能するため、配線用金属膜と高融点金属膜を真空中で連続して形成することが好ましい。
【００６６】
公知の写真製版技術及びエッチング技術により、高融点金属膜及び配線用金属膜をパターニングして、配線用金属パターン７及び高融点金属膜９からなる第１層目配線用金属パターン１１を形成する（図３（ａ）参照）。この時、配線用金属膜上に、反射防止膜として機能する高融点金属膜が形成されているので、第１層目配線用金属パターン１１の形成領域を画定するためのレジストパターンの太りや細りなどを最小限に抑えることができる。第１層目配線用金属パターン１１の一部は金属薄膜抵抗体の形成領域に延伸して形成されて放熱用金属パターン１３を構成している。
【００６７】
また、この段階では金属薄膜抵抗体は形成されておらず、第１層目配線用金属パターン１１の下地膜は第１層目層間絶縁膜５により形成されているので、第１層目配線用金属パターン１１のパターニングをドライエッチング技術により十分なオーバーエッチングをもって行なうことが可能であり、従来技術の問題点となっていたウェットエッチング技術によるパターニングを適用する必要性は全く無く、回路の微細化に影響を与えることはない。
【００６８】
（２）例えばプラズマＣＶＤ法により、第１層目配線用金属パターン１１の形成領域を含んで第１層目層間絶縁膜５上にプラズマＣＶＤ酸化膜を６０００Å程度の膜厚に形成する。公知の技術であるＳＯＧのコーティング処理及びエッチバック処理を行なうことにより、プラズマＣＶＤ酸化膜上にＳＯＧ膜を形成して平坦化を行なう。さらに、ＳＯＧ膜からの成分の拡散を防止するためのプラズマＣＶＤ酸化膜を２０００Å程度の膜厚に形成する。これにより、下層側から順にプラズマＣＶＤ酸化膜、ＳＯＧ膜、プラズマＣＶＤ酸化膜からなる下地絶縁膜１５を形成する（図３（ｂ）参照）。
【００６９】
（３）公知の写真製版技術により、金属薄膜抵抗体の両端部の形成予定領域及び第１層目配線用金属パターン１１に対応して下地絶縁膜１５に接続孔を形成するためのレジストパターンを形成する。
例えば並行平板型プラズマエッチング装置により、ＲＦパワー：７００Ｗ（ワット）、Ａｒ：５００ｓｃｃｍ（standard cc／分）、ＣＨＦ3：５００ｓｃｃｍ、ＣＦ4：５００ｓｃｃｍ、圧力：３.５Ｔｏｒｒ（トル）の条件で、レジストパターンをマスクにして下地絶縁膜１５を選択的に除去して、下地絶縁膜１５に接続孔１７を形成する。接続孔１７の底部には、反射防止膜兼バリヤ膜としての高融点金属膜９が約６００Åの膜厚で残存している。
その後、レジストパターンを除去する（図３（ｃ）参照）。
【００７０】
ここで、接続孔１７の形成後に、接続孔１７の側壁等に付着しているエッチング時の副生成物除去工程を行なってもよい。また、接続孔１７内部での金属薄膜抵抗体のステップカバレージを改善する目的で、エッチング条件の変更によるテーパーエッチングや、ウェットエッチング技術とドライエッチング技術を組み合わせたエッチング処理等により、接続孔１７の形状の改善を行なってもよい。
【００７１】
また、上記工程（３）において、プラズマエッチング条件を最適化することにより、下地絶縁膜１５のエッチングレートに対する高融点金属膜９のエッチングレートをさらに低く抑えることは十分可能であり、接続孔１７の底部に残る高融点金属膜９の膜厚をこの製造方法例よりも大きくすることもできる。さらに、高融点金属膜９の形成時点での膜厚を低く抑えつつ、接続孔１７形成後の高融点金属膜９の残存膜厚を確保するもできる。このように、接続孔１７を形成する上記工程（３）を金属薄膜抵抗体が形成されていない段階で行なうので、金属薄膜抵抗体の薄さに起因した制約を一切受けること無く接続孔１７の加工が可能であり、ドライエッチング技術の適用による微細化の追求が十分に可能である。
【００７２】
（４）例えばマルチチャンバースパッタリング装置のＡｒスパッタエッチングチャンバーにて、真空中で、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ（ミリトル）、処理時間：２０秒の条件で、接続孔１７内を含む下地絶縁膜１５の表面に対してＡｒ逆スパッタリング処理を行なう。このエッチング条件は、１０００℃、ウェット雰囲気で形成した熱酸化膜を約５０Åだけエッチングする条件と同等である。この処理を行なった後の接続孔１７底部に残存する高融点金属膜９の膜厚は５００Å程度であった。
【００７３】
続けて、Ａｒ逆スパッタリング処理完了後に真空状態を破らずに連続して金属薄膜抵抗体用のＣｒＳｉ薄膜（金属薄膜）２７を形成する。ここでは、半導体ウェハをＡｒスパッタエッチングチャンバーからＣｒＳｉターゲットが装着されたスパッタチャンバーに移送した後、Ｓｉ／Ｃｒ＝８０／２０ｗｔ％（重量パーセント）のＣｒＳｉターゲットを使用し、ＤＣパワー：０.７ＫＷ（キロワット）、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：９秒の条件で処理を行ない、接続孔１７内を含む下地絶縁膜１５上全面にＣｒＳｉ薄膜２７を約５０Åの膜厚に形成した（図３（ｄ）参照）。
【００７４】
このように、金属薄膜抵抗体用のＣｒＳｉ薄膜２７を形成する前に、接続孔１７内を含む下地絶縁膜１５に対してＡｒ逆スパッタリング処理を行なうことにより、図４に示すように、接続孔１７の内壁に、高融点金属膜９及び下地絶縁膜１５の材料ならびにＡｒを含む材料からなる逆スパッタリング残渣１９を形成することができるとともに、接続孔１７の上端部をテーパー形状に形成することができる。そして、逆スパッタリング残渣１９の存在によって接続孔１７内でのＣｒＳｉ薄膜２７のステップカバレージを向上させることができ、さらに、接続孔１７の上端部に形成されたテーパー状により、ＣｒＳｉ薄膜２７の形成時において接続孔１７の上端部近傍に堆積されたＣｒＳｉ薄膜２７のオーバーハングを防止して接続孔１７内へのＣｒＳｉ薄膜２７の堆積に及ぼす影響を低減することができ、ＣｒＳｉ薄膜２７のステップカバレージを向上させることができる。
【００７５】
さらに、上記Ａｒ逆スパッタリング処理を行なうことにより、接続孔１７底部の高融点金属膜９表面に形成されている極少量の自然酸化膜を除去することができ、第１層目配線用金属パターン１１とＣｒＳｉ薄膜２７との良好な電気的接続を形成することができる。
さらに、上記Ａｒ逆スパッタリング処理を行なうことにより、後工程でＣｒＳｉ薄膜２７から形成されるＣｒＳｉ薄膜抵抗体の下地膜依存性を改善できる。この効果については後述する。
【００７６】
（５）写真製版技術により、ＣｒＳｉ薄膜２７上に金属薄膜抵抗体の形成領域を画定するためのレジストパターンを形成し、例えばＲＩＥ（反応性イオンエッチング）装置を用い、そのレジストパターンをマスクにしてＣｒＳｉ薄膜２７をパターニングし、ＣｒＳｉ薄膜抵抗体２１を形成し、その後、レジストパターンを除去する。ここで、ＣｒＳｉ薄膜抵抗体２１は接続孔１７内で第１層目配線用金属パターン１１と電気的に接続されているので、従来技術のようには金属薄膜抵抗体上面で電気的接続をとるためにフッ酸水溶液によるＣｒＳｉ薄膜抵抗体２１の表面の金属酸化膜除去処理を行なう必要はない。
例えばプラズマＣＶＤ法により、ＣｒＳｉ薄膜抵抗体２１の形成領域を含んで下地絶縁膜１５上に、パッシベーション膜２３としての酸化シリコン膜及び窒化シリコン膜を順次形成する。その後、写真製版技術及びドライエッチング技術によりＣｒＳｉ薄膜抵抗体２１の形成領域とは異なる領域で、放熱用金属パターン１３上の下地絶縁膜１５及びパッシベーション膜２３に開口部２５を形成する（図１参照）。以上により、半導体装置の製造工程が完了する。
【００７７】
このように、図１及び図２を参照して説明した実施例によれば、第１層目配線用金属パターン１１及び接続孔１７を形成した後、ＣｒＳｉ薄膜抵抗体２１を形成して接続孔１７内でＣｒＳｉ薄膜抵抗体２１と第１層目配線用金属パターン１１の電気的接続を形成することができるので、ＣｒＳｉ薄膜抵抗体２１をパターニングした後にウェットエッチング技術によるパターニングを行なう必要はない。
【００７８】
さらに、ＣｒＳｉ薄膜抵抗体２１の第１層目配線用金属パターン１１との接触面が大気に暴露されることはないので、ＣｒＳｉ薄膜抵抗体２１に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、ＣｒＳｉ薄膜抵抗体２１と第１層目配線用金属パターン１１の良好な電気的接続を安定して得ることができる。
これにより、ＣｒＳｉ薄膜抵抗体２１の膜厚に関わらず、工程数を増加させることなく、ＣｒＳｉ薄膜抵抗体２１の微細化及び抵抗値の安定化を実現することができる。
【００７９】
このように、金属薄膜抵抗体を形成した後にウェットエッチング技術によるパターニングを行なう必要はなく、さらに、金属薄膜抵抗体の配線パターンとの接触面が大気に暴露されることはなく、金属薄膜抵抗体に対する表面酸化膜除去処理及びエッチング防止用バリヤ膜形成を行なわなくても、金属薄膜抵抗体と配線パターンの良好な電気的接続を安定して得ることができるので、金属薄膜抵抗体の膜厚が５〜１０００Å、好ましくは２０〜５００Åである金属薄膜抵抗体をもつ半導体装置に本発明を適用しても、工程数を増加させることなく、金属薄膜抵抗体の微細化及び抵抗値の安定化を実現することができる。
特に、上記逆スパッタリング残渣を備えている態様によれば、後述するように金属薄膜抵抗体のシート抵抗の下地膜依存性の軽減を図ることができるので、上記のような膜厚の金属薄膜抵抗体をもつ半導体装置に適用しても、金属薄膜抵抗体の抵抗値の安定化を実現することができる。
【００８０】
さらに、ＣｒＳｉ薄膜抵抗体２１と金属材料パターン７の間にバリヤ膜として機能する高融点金属膜９を介在させているので、ＣｒＳｉ薄膜抵抗体２１と第１層目配線用金属パターン１１の接触抵抗のバラツキを低減することができ、抵抗値の精度及び歩留りの向上を図ることができる。
【００８１】
さらに、高融点金属膜９はバリヤ膜兼反射防止膜としても機能しており、従来技術に比べて製造工程を増加させることなく高融点金属膜９を形成することができるので、製造コストの増大を防止しつつ、金属薄膜抵抗体と配線用金属パターンの接触抵抗を安定させることができる。
【００８２】
図５及び図６を参照して、上記実施例と同様の構成で形成した金属薄膜抵抗体の特性について調べた結果を示す。
図５は、金属薄膜抵抗体のシート抵抗と膜厚との関係を示し、縦軸はシート抵抗（Ω／□）、横軸はＣｒＳｉ膜厚（Å）を示す。
図６は、金属薄膜抵抗体のシート抵抗のウェハ面内の６３箇所での測定結果の標準偏差（σ）を平均値（ＡＶＥ）で割った値（σ／ＡＶＥ）とＣｒＳｉ膜厚との関係を示し、縦軸はσ／ＡＶＥ（％）、横軸はＣｒＳｉ膜厚（Å）を示す。
【００８３】
金属薄膜抵抗体の形成条件は次の通りである。
マルチチャンバースパッタリング装置を用いて、ＤＣパワー：０.７ＫＷ、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、ターゲット：Ｓｉ／Ｃｒ＝５０／５０ｗｔ％及び８０／２０ｗｔ％の２種について、体積時間を調整することにより、ＣｒＳｉ薄膜を２５〜５００Åの膜厚にサンプルを作成した。なお、Ｓｉ／Ｃｒ＝５０／５０ｗｔ％のサンプルについては膜厚が５００Åのものは作成していない。
【００８４】
また、ＣｒＳｉ薄膜形成前のＡｒ逆スパッタリング処理は、上記マルチチャンバースパッタリング装置を用いて、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：１６０秒の条件で行なった。これは、１０００℃、ウェット雰囲気で形成した熱酸化膜を４００Åだけエッチング除去するのに相当する処理である。
また、本サンプルでは、金属薄膜抵抗体に接続する下層の金属配線として、膜厚が５０００ÅのＡｌＳｉＣｕ膜を用い、ＡｌＳｉＣｕ膜とＣｒＳｉ薄膜間の接続孔底部にはＡｌＳｉＣｕ膜上のＴｉＮ膜が形成されていない構造を採用した。
【００８５】
シート抵抗の測定は、幅が０.５μｍ（マイクロメートル）、長さが５０μｍの帯状パターンを０.５μｍ間隔で２０本配置したうちの１本の金属薄膜抵抗体の両端に１Ｖの電圧を印加して電流値を測定する２端子法にて行なった。
また、金属配線とＣｒＳｉ薄膜抵抗体とをつなぐ接続孔の平面寸法は０.６μｍ×０.６μｍであった。
【００８６】
図５に示すように、ターゲット（Ｓｉ／Ｃｒ＝５０／５０ｗｔ％とＳｉ／Ｃｒ＝８０／２０ｗｔ％）の組成に関わらず、２００Å以上の膜厚から２５Åという極めて薄い膜厚まで、膜厚とシート抵抗の線形性が維持されており、従来技術では形成できないような微細な寸法の金属薄膜抵抗体を薄い膜厚に形成できることが分かる。
【００８７】
また、ウェハ面内６３箇所におけるシート抵抗のバラツキを示す図６を見ても、ターゲット（Ｓｉ／Ｃｒ＝５０／５０ｗｔ％とＳｉ／Ｃｒ＝８０／２０ｗｔ％）の両方とも、抵抗値のバラツキは膜厚の影響をほとんど受けておらず、抵抗値のバラツキも非常に小さく安定していることが分かる。このことから、接続孔内へのサイドウォールの形成方法としてＡｒ逆スパッタリング処理を採用すれば、極めて微細な金属薄膜抵抗体パターンを金属薄膜抵抗体の膜厚に関係なく安定して形成できる。
【００８８】
図７は、金属薄膜抵抗体用の金属薄膜を形成する前にＡｒ逆スパッタリング処理を行なった場合及び行なわなかった場合のＣｒＳｉ薄膜抵抗体のシート抵抗と金属薄膜抵抗体の下地膜を形成してから経過した時間との関係を示す図であり、（Ａ）は行なった場合、（Ｂ）は行なわなかった場合を示す。図７において、縦軸はシート抵抗（Ω／□）、横軸は下地膜形成後経過時間（時間）を示す。
【００８９】
図７のサンプルとして、下地膜としてプラズマＣＶＤ法によって２０００Åの膜厚に形成したプラズマＳｉＮ膜とプラズマＮＳＧ（non-doped silicate glass）膜の２つのシリコンウェハを準備し、これらのシリコンウェハに形成したＣｒＳｉ薄膜抵抗体を用い、ＣｒＳｉ薄膜抵抗体のシート抵抗を４端子法によって測定した。
【００９０】
下地膜のプラズマＳｉＮ膜は、並行平板型プラズマＣＶＤ装置を用いて、温度：３６０℃、圧力：５.５Ｔｏｒｒ、ＲＦパワー：２００Ｗ、ＳｉＨ4：７０ｓｃｃｍ、Ｎ2：３５００ｓｃｃｍ、ＮＨ3：４０ｓｃｃｍの条件で形成した。
プラズマＮＳＧ膜は、並行平板型プラズマＣＶＤ装置を用いて、温度：４００℃、圧力：３.０Ｔｏｒｒ、ＲＦパワー：２５０Ｗ、ＳｉＨ4：１６ｓｃｃｍ、Ｎ2Ｏ：１０００ｓｃｃｍの条件で形成した。
【００９１】
ＣｒＳｉ薄膜抵抗体は、マルチチャンバースパッタリング装置を用いて、Ｓｉ／Ｃｒ＝８０／２０ｗｔ％のターゲット、ＤＣパワー：０.７ＫＷ、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、体積時間：１３秒の条件で処理を行なうことで、１００Åの膜厚に形成した。
【００９２】
Ａｒ逆スパッタリング処理を行なったサンプルには、上記マルチチャンバースパッタリング装置を用いて、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：８０秒の条件で行なった。これは、１０００℃、ウェット雰囲気で形成した熱酸化膜を２００Åだけエッチング除去するのに相当する処理である。
【００９３】
（Ｂ）に示すように、ＣｒＳｉ薄膜の形成前にＡｒ逆スパッタリング処理を行なっていない場合、下地膜の違い（ＳｉＮ膜上とＮＳＧ膜上）によりシート抵抗が大きく異なっているのが分かる。さらに、下地膜を形成してからＣｒＳｉ薄膜抵抗体を形成するまでに経過した時間の影響を大きく受けているのが分かる。
これに対し、（Ａ）に示すように、Ａｒ逆スパッタリング処理を行なった場合、下地膜の種類及び経過時間ともに、ＣｒＳｉ薄膜抵抗体のシート抵抗にほとんど影響を与えていないのが分かる。
【００９４】
このことから、Ａｒ逆スパッタリング処理を行なった後、真空中で連続して金属薄膜抵抗体用の金属薄膜を形成することにより、前工程からの経過時間や製品毎に異なる下地膜の違い等によって発生する抵抗値のバラツキを大幅に改善できることが分かる。
【００９５】
図８は、Ａｒ逆スパッタリング処理の量とシート抵抗の関係を示す図である。縦軸はシート抵抗（Ω／□）、横軸はエッチング量（熱酸化膜エッチング量換算）（Å）を示す。図８のサンプルについて、下地膜及びＣｒＳｉ薄膜抵抗体は図７のサンプル形成と同じ条件で形成したプラズマＮＳＧ膜及びＣｒＳｉ薄膜抵抗体を用いた。なお、成膜から１週間経過したプラズマＮＳＧ膜に対してＡｒ逆スパッタリング処理を行なった後、そのプラズマＮＳＧ膜上にＣｒＳｉ薄膜抵抗体を形成した。Ａｒ逆スパッタリング処理の条件は、エッチング量以外は図７のサンプルと同じ条件で行なった。そして、ウェット雰囲気で形成した熱酸化膜エッチング量換算で０Å（Ａｒ逆スパッタリング処理無し）、２５Å、５０Å、１００Å、２００Å、４００Å、１０００Åとなるように調整した。ＣｒＳｉ薄膜抵抗体のシート抵抗を４端子法によって測定した。
【００９６】
図８の結果から、Ａｒ逆スパッタリング処理は、ウェット雰囲気で形成した熱酸化膜エッチング量換算で２５Å以上の膜厚分だけ行なえば、ＣｒＳｉ薄膜抵抗体の抵抗値安定化の効果が得られることが分かった。なお、図８ではＡｒ逆スパッタリング処理条件について熱酸化膜エッチング量換算で１０００Åの膜厚分だけエッチングしたものまでしかサンプルを製作していないが、熱酸化膜エッチング量換算で１０００Åよりも大きい膜厚分だけエッチングした場合であっても、金属薄膜抵抗体の形成領域に下地膜が残存しているのであれば、上記Ａｒ逆スパッタリング処理の効果が得られるものと予想できる。
【００９７】
さらに、Ａｒ逆スパッタリング処理の効果は下地の影響のみならず、ＣｒＳｉ薄膜の抵抗値そのものの安定性にも影響を与えることが分かった。
図９は、ＣｒＳｉ薄膜を形成した後に、温度２５℃、湿度４５％の大気中に放置した時間と、形成直後のシート抵抗（Ｒ０）からのシート抵抗の変化率（ΔＲ／Ｒ０）の関係を示す図であり、縦軸はΔＲ／Ｒ０（％）、横軸は放置時間（時間）を示す。
【００９８】
図９のサンプルについて、下地膜及びＣｒＳｉ薄膜抵抗体は図７のサンプル形成と同じ条件で形成したプラズマＮＳＧ膜及びＣｒＳｉ薄膜抵抗体を用いた。
Ａｒ逆スパッタリング処理については、処理を行なわないもの（Ａｒエッチ無）、処理時間４０秒で熱酸化膜換算：１００Åのもの（Ａｒエッチ：１００Å）、処理時間８０秒で熱酸化膜換算：２００Åのもの（Ａｒエッチ：２００Å）の３種を準備した。
【００９９】
Ａｒ逆スパッタリング処理を行なっていないサンプル（Ａｒエッチ無）では、形成後から時間が経過するとともに抵抗値が上昇し、３００時間以上放置した場合、３％以上も抵抗値が変動しているのが分かる。
これに対し、Ａｒ逆スパッタリング処理を行なったサンプル（Ａｒエッチ：１００Å、及びＡｒエッチ：２００Å）では、抵抗値の変化率は大幅に減少し、３００時間以上放置しても、形成直後のシート抵抗±１％から外れることはなかった。
さらに、Ａｒエッチ：１００ÅとＡｒエッチ：２００Åを比較すると、Ａｒ逆スパッタリング処理量の大小の影響は小さく、わずかなエッチング量で効果があることが判明した。
【０１００】
以上、図５から図９を参照して、下地膜のシート抵抗への影響や大気放置時間の影響に対するＡｒ逆スパッタリング処理の効果を説明したが、これらの効果は、サンプルとして使用した、ターゲットがＳｉ／Ｃｒ＝５０／５０ｗｔ％又は８０／２０ｗｔ％のＣｒＳｉ薄膜抵抗に限定されるものではない。なお、Ｓｉ／Ｃｒ＝５０／５０〜９０／１０ｗｔ％のターゲットで形成したＣｒＳｉ薄膜及びＣｒＳｉＮ膜の全てで上記と同様の効果が観察されている。
また、Ａｒ逆スパッタリング処理方法も今回使用したＤＣバイアススパッタエッチング法に限定されるものではない。
【０１０１】
図１０は、接続孔形成時に接続孔底部に高融点金属膜を残存させたサンプルと完全に除去したサンプルについて熱処理に起因する金属薄膜抵抗と金属配線の接触抵抗の変動を調べた結果を示す図である。縦軸は熱処理前の接触抵抗値で規格化した値を示し、横軸は熱処理回数を示す。
【０１０２】
図１０のサンプルとして、接続孔形成時のドライエッチング時間を調整することで、接続孔底部の高融点金属膜を５００Å程度残存させたサンプルと、完全に除去したサンプルを作成した。
高融点金属膜にはＴｉＮ膜を用いた。
ＣｒＳｉ薄膜抵抗体は、Ｓｉ／Ｃｒ＝８０／２０ｗｔ％、ＤＣパワー：０.７ＫＷ、Ａｒ：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、体積時間：６秒の条件で５０Åの膜厚に形成した。
ＣｒＳｉ薄膜形成前のＡｒ逆スパッタリング処理は、ＤＣバイアス：１２５０Ｖ、Ａｒ：２０ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：１６０秒の条件で行なった。これは、１０００℃、ウェット雰囲気で形成した熱酸化膜を４００Åだけエッチング除去するのに相当する処理である。
接続孔の平面寸法は０.６μｍ×０.６μｍであった。接触抵抗測定方法は４端子法を用いた。
【０１０３】
上記のサンプルについて、３５０℃、窒素雰囲気中で３０分の熱処理を追加することで、接触抵抗がどのように変化するかを調べた。
ＴｉＮ膜を接続孔底部に有するサンプル（ＴｉＮ有）は、熱処理を２回追加してもほとんど熱処理前の接触抵抗から変化していない。これに対し、ＴｉＮ膜を完全に除去したサンプル（ＴｉＮ無）は、２回の熱処理追加によって接触抵抗が熱処理前に比べて２０％以上変動している。このことは、ＴｉＮ膜がＣｒＳｉ薄膜と金属配線の相互作用による抵抗変動を防止するバリヤ膜としての機能を有することを意味している。
【０１０４】
ＣｒＳｉ薄膜抵抗体と金属配線の間にＴｉＮ膜を存在させることにより、例えばシンタリングやＣＶＤなど、製造工程で行なわれる熱処理による接触抵抗の変動を極めて小さくできるとともに、後工程である組立て作業で行なわれる半田処理などの熱処理での接触抵抗の変動を防止できる。これにより、設定通りの接触抵抗を安定して得ることができるとともに、組立て前後の接触抵抗の変動を防止することができ、製品の高精度化や歩留の向上が可能となる。
【０１０５】
図１から図４を参照して説明した製造方法では、上記工程（１）において、第１層目配線用金属パターン１１用の金属膜と高融点金属膜を真空中で連続して形成しているが、製造方法はこれに限定されるものではない。
例えば、第１層目配線用金属パターン１１用の金属膜を形成し、一旦大気に暴露した後、高融点金属膜を形成した場合には、配線用金属膜表面に形成される自然酸化膜の影響で、上記金属膜と高融点金属膜との間で電気的導通を確保することが困難になる。このようなときには、上記金属膜及び高融点金属膜をパターニングして形成した金属材料パターン７及び高融点金属膜９からなる第１層目配線用金属パターン１１上の下地絶縁膜１５に接続孔１７を形成する段階で、接続孔１７底部の高融点金属膜９を全部除去することによって、第１層目配線用金属パターン１１とＣｒＳｉ薄膜抵抗体２１間の電気的接続を得ることができる。
【０１０６】
また、上記工程（１）において、反射防止膜兼バリヤ膜として機能する高融点金属膜を８００Åの膜厚に形成しているが、製造方法はこれに限定されるものではない。
一般に、反射防止膜としての高融点金属膜は５００Å以下の膜厚に形成されるが、接続孔１７の底部にバリヤ膜としての高融点金属膜９を残存させたい場合には、接続孔１７形成時のオーバーエッチング（上記工程（３）参照）や、金属薄膜形成時のＡｒ逆スパッタリング処理（上記工程（４）参照）において、高融点金属膜９の膜ベリが若干生じてしまうため、バリヤ膜としての機能を安定的に得るために、５００Å以上の膜厚に形成することが好ましい。
【０１０７】
ただし、上述したように、接続孔１７形成用のエッチング条件やＡｒ逆スパッタリング処理条件を最適化することにより、高融点金属膜９の膜厚が５００Å以下でも高融点金属膜９の膜ベリを最小限に抑えてバリヤ膜としての機能を発揮させることは可能である。
【０１０８】
また、上記工程（４）において、ＣｒＳｉ薄膜２７の形成直前にＡｒ逆スパッタリング処理を行なっているが、バリヤ膜としての高融点金属膜９が接続孔１７底部に残存している場合には、ＴｉＮ膜からなる高融点金属膜９は大気に晒されてもＡｌＳｉＣｕ膜ほど強固な自然酸化膜を形成しないため、上記Ａｒ逆スパッタリング処理を行なわなくてもＣｒＳｉ薄膜２７と第１層目配線用金属パターン１１の電気的接続を得ることができる。この場合には、接続孔１７の上端部のテーパー形状及び逆スパッタリング残渣１９は形成されない。ただし、上述したように、ＣｒＳｉ薄膜２７の形成直前にＡｒ逆スパッタリング処理を行なうことによりＣｒＳｉ薄膜抵抗体２１の抵抗値の安定性を改善することができるので、上記Ａｒ逆スパッタリング処理を行なうことが好ましい。
【０１０９】
また、上記の実施例では、下地絶縁膜１５として、ＳＯＧ膜の形成及びエッチバック技術を用いて平坦化したものを用いているが、金属薄膜抵抗体の下地となる絶縁膜はこれに限定されるものではない。金属薄膜抵抗体の下地となる絶縁膜としては、例えば公知の技術であるＣＭＰ（chemical mechanical polish）技術を用いて平坦化を行なった絶縁膜や、平坦化を行なっていないプラズマＣＶＤ酸化膜、ＳＯＧを塗布した後に熱処理を施して平坦化したＳＯＧ膜、ＨＤＰ（high-density-plasma）−ＣＶＤ法により形成したＣＶＤ絶縁膜をエッチバックして平坦化したものなど、他の絶縁膜であってもよい。ただし、アナログ抵抗素子の中には、ＴＣＲのみならず、ペア性や比精度も重要となるような構成で使用されている場合も多いので、特に、本発明の半導体装置を構成する金属薄膜抵抗体をアナログ抵抗素子に適用する場合には、金属薄膜抵抗体の下地となる絶縁膜は平坦化処理が施されていることが好ましい。
【０１１０】
また、上記の実施例では、ＣｒＳｉ薄膜抵抗体２１の上にパッシベーション膜２３を形成しているが、本発明はこれに限定されるものではなく、ＣｒＳｉ薄膜抵抗体２１の上に形成される絶縁膜は、例えば第２層目の配線用金属パターンを形成するための層間絶縁膜など、いかなる絶縁膜であってもよい。
【０１１１】
図１１は他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は（Ａ）のＢ−Ｂ位置での断面図である。図１２は図１１（Ｂ）の破線で囲まれた部分を拡大して示す拡大断面図である。図１１（Ａ）での下地絶縁膜及びパッシベーション膜の図示は省略している。図１１及び図１２において図１及び図２と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１１２】
シリコン基板１上に素子分離酸化膜３、第１層目層間絶縁膜５、金属材料パターン７及び高融点金属膜９からなる第１層目配線用金属パターン１１及び放熱用金属パターン１３、ならびに下地絶縁膜１５が形成されている。下地絶縁膜１５に、金属薄膜抵抗体の両端部及び第１層目配線用金属パターン１１に対応して接続孔１７が形成されている。接続孔１７の内壁には逆スパッタリング残渣１９が形成されている。接続孔１７の上端部はテーパー形状に形成されている（図１２参照）。
【０１１３】
下地絶縁膜１５上に、接続孔１７，１７間の領域から接続孔１７内及び第１層目配線用金属パターン１１上にわたってＣｒＳｉ薄膜抵抗体２１が形成されている。ＣｒＳｉ薄膜抵抗体２１下には下地絶縁膜１５を介して放熱用金属パターン１３が配置されている。ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜（金属窒化膜）２９が形成されている。ＣｒＳｉ薄膜抵抗体２１とＣｒＳｉＮ膜２９の間にはＣｒＳｉＯは形成されていない。
ＣｒＳｉ薄膜抵抗体２１及びＣｒＳｉＮ膜２９の形成領域を含んで下地絶縁膜１５上にパッシベーション膜２３が形成されている。パッシベーション膜２３に開口部２５が形成されている。
【０１１４】
この実施例においても、図１及び図２を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１下に放熱用金属パターン１３及び開口部２５を備えていることによる放熱性向上の効果、ならびに放熱用金属パターン１３を備えていることによるシリコン基板１へのレーザ光の照射防止の効果を得ることができる。
【０１１５】
この実施例を製作するための製造方法を説明する。
図３（ａ）から（ｃ）を参照して説明した上記工程（１）から（３）と同じ工程により、素子分離酸化膜３の形成が完了したウェハ状のシリコン基板１上に、第１層目層間絶縁膜５、配線用金属パターン７及び高融点金属膜９からなる第１層目配線用金属パターン１１及び放熱用金属パターン１３、下地絶縁膜１５、ならびに接続孔１７を形成する。
【０１１６】
図３（ｄ）を参照して説明した上記工程（４）でのＡｒ逆スパッタリング処理及びＣｒＳｉ薄膜成膜処理と同じ条件で、例えばマルチチャンバースパッタリング装置のＡｒスパッタエッチングチャンバーにて、真空中で、層間絶縁膜５の表面に対してＡｒ逆スパッタリング処理を行なって逆スパッタリング残渣１９及び接続孔１７上端部のテーパー形状を形成し、続けて、Ａｒ逆スパッタリング処理の完了後に真空を破らずに連続して金属薄膜抵抗体用のＣｒＳｉ薄膜を形成する。
【０１１７】
さらに、ＣｒＳｉ薄膜の形成後、真空を破らずに連続して、ＣｒＳｉ薄膜上にＣｒＳｉＮ膜を形成する。例えば、ＣｒＳｉ薄膜の形成で用いたＳｉ／Ｃｒ＝８０／２０ｗｔ％のＣｒＳｉターゲットを使用し、ＤＣパワー：０.７ＫＷ（キロワット）、Ａｒ＋Ｎ2（アルゴンと窒素の混合ガス）：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：６秒の条件で処理を行ない、ＣｒＳｉ薄膜上にＣｒＳｉＮ膜を約５０Åの膜厚に形成する。次に、ＣｒＳｉＮ膜及びＣｒＳｉ薄膜をパターニングして、ＣｒＳｉＮ膜２９及びＣｒＳｉ薄膜抵抗体２１からなる積層パターンを形成する。
その後、下地絶縁膜１５上にパッシベーション膜２３を形成し、パッシベーション膜２３に開口部２５を形成する。
【０１１８】
このように、図１１及び図１２を参照して説明した実施例でも、図１及び図２を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１はその下面で第１層目配線用金属パターン１１と電気的に接続されているので、従来技術のようにはフッ酸水溶液によるＣｒＳｉ薄膜抵抗体２１の表面の金属酸化膜除去処理を行なことなく形成することができる。
さらに、ＣｒＳｉ薄膜抵抗体２１の上面はＣｒＳｉＮ膜２９により覆われているので、大気など、酸素を含む雰囲気中に暴露されてもＣｒＳｉ薄膜抵抗体２１の上面が酸化されることはない。
【０１１９】
一般に、金属薄膜は酸素との反応性が高く、金属薄膜を大気に晒した状態で長時間放置すると抵抗値が変動してしまうことが知られている。
図１１及び図１２を参照して説明した実施例では、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜２９を形成することにより、ＣｒＳｉ薄膜抵抗体２１の上面が大気に晒されてＣｒＳｉ薄膜抵抗体２１の抵抗値が変動するのを防止している。ここで、ＣｒＳｉ薄膜抵抗体２１を形成するためのＣｒＳｉ薄膜が成膜された段階で、ＣｒＳｉ薄膜と配線パターン１１との電気的接続は完了しているため、ＣｒＳｉ薄膜２１上に新たな薄膜が成膜されても、特性上何ら影響を与えるものではない。
【０１２０】
図１３に、ＣｒＳｉＮ膜形成用のガスのＮ2分圧とＣｒＳｉＮ膜の抵抗率の関係を示す図であり、縦軸は抵抗率ρ（mohm・cm（ミリオーム・センチメートル））、横軸はＮ2分圧（％）を示す。ここでは、ターゲット：Ｓｉ／Ｃｒ＝５０／５０ｗｔ％、ＤＣパワー：０.７ＫＷ、Ａｒ＋Ｎ2：８５ｓｃｃｍ、圧力：８.５ｍＴｏｒｒ、処理時間：６秒の条件でＡｒ＋Ｎ2ガスのＮ2分圧を調整してＣｒＳｉＮ膜を形成した。
【０１２１】
Ｎ2分圧を１８％以上添加してリアクティブスパッタにより形成されたＣｒＳｉＮ膜は、Ｎ2を全く添加しないガスを用いた場合（Ｎ2分圧が０％）に比べて１０倍以上の高い抵抗率を示す。したがって、Ｎ2分圧を１８％以上に設定してＣｒＳｉＮ膜を成膜するようにすれば、ＣｒＳｉ薄膜抵抗体上に直接ＣｒＳｉＮ膜を形成しても、ＣｒＳｉ薄膜抵抗体全体の抵抗値はＣｒＳｉ薄膜が決定することとなり、ＣｒＳｉＮ膜は抵抗値にほとんど影響を与えない。ここで、Ｎ2分圧の上限は９０％程度である。Ｎ2分圧を９０％よりも大きく設定した場合、スパッタリング速度の大幅な低下を招き、生産効率が低下するので好ましくない。
なお、ＣｒＳｉＮ膜は、Ｎ2分圧を例えば６〜１１％程度添加してリアクティブスパッタにより形成するようにすれば、ＣｒＳｉＮ膜自体を金属薄膜抵抗体として使用することも可能である。
【０１２２】
また、上記の実施例では、ＣｒＳｉ薄膜抵抗体２１上にＣｒＳｉＮ膜２９を備えているが、ＣｒＳｉ薄膜抵抗体２１上にＣＶＤ系の絶縁膜、例えば窒化シリコン膜等を備えているようにしてもよい。しかし、一般的なマルチチャンバースパッタ装置にはＣＶＤチャンバーは接続されておらず、ＣＶＤ系の絶縁膜を真空中で連続してＣｒＳｉ薄膜抵抗体２１上に形成するためには、対応する新しい設備を購入する必要があり、製造コストに多大な影響を与えてしまう。
上記製造方法例のように、ＣｒＳｉ薄膜抵抗体２１用のＣｒＳｉ薄膜２７上にＣｒＳｉＮ膜２９を形成する構成であれば、新しい装置を購入すること無く、既存のマルチチャンバースパッタ装置を用いてＣｒＳｉ薄膜抵抗体２１の耐酸化カバー膜となるＣｒＳｉＮ膜２９を、真空状態を破ること無く形成することができる。
【０１２３】
図１４はさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は（Ａ）のＢ−Ｂ位置での断面図である。図１４（Ａ）での下地絶縁膜及びパッシベーション膜の図示は省略している。（Ｂ）の破線円で囲まれた接続孔近傍の部分の構造は図２と同じである。図１４において図１と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１２４】
この実施例が図１及び図２を参照して説明した実施例と異なる点は、金属材料パターン７及び高融点金属膜９からなる放熱用金属パターン１３が第１層目配線用金属パターン１１とは分離して設けられていることである。その他の構造は図１及び図２を参照して説明した実施例と同じである。このような構造は、図１から図４を参照して説明した製造方法において第１層目配線用金属パターン１１及び放熱用金属パターン１３をパターニングするためのマスクを変更することにより、同様にして形成することができる。
【０１２５】
図１４に示した実施例においても、ＣｒＳｉ薄膜抵抗体２１下の領域で下地絶縁膜１５とシリコン基板１の間に金属材料からなる放熱用金属パターン１３を備えているので、図１及び図２を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１下に放熱用金属パターン１３及び開口部２５を備えていることによる放熱性向上の効果、及び放熱用金属パターン１３を備えていることによるシリコン基板１へのレーザ光の照射防止の効果を得ることができる。さらに、ＣｒＳｉ薄膜抵抗体２１の下面で配線用金属パターン１１との電気的接続が形成されていることによる効果、及びＣｒＳｉ薄膜の形成前にＡｒ逆スパッタリング処理が施されていることによる効果も得ることができる。
【０１２６】
また、図１５に示すように、図１４に示した実施例の構成に加えて、図１１及び図１２を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜２９を備えているようにしてもよい。図１５（Ｂ）の破線円で囲まれた接続孔近傍の部分の構造は図１２と同じである。これにより、図１１及び図１２を参照して説明した実施例と同じ作用効果を得ることができる。
【０１２７】
図１、図１１、図１４及び図１５に示した実施例では、放熱用金属パターン１３上に開口部２５を備えているが、本発明はこれに限定されるものではなく、例えば図１６に示すように、放熱用金属パターン１３上の下地絶縁膜１５及びパッシベーション膜２３に開口部が形成されていないようにしてもよい。この構造でも、ＣｒＳｉ薄膜抵抗体２１の近傍に放熱用金属パターン１３を配置することによる放熱性向上の効果を得ることができる。
【０１２８】
図１７はさらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は（Ａ）のＢ−Ｂ位置での断面図である。図１７（Ａ）での下地絶縁膜、上層側絶縁膜及びパッシベーション膜の図示は省略している。（Ｂ）の破線円で囲まれた接続孔近傍の部分の構造は図２と同じである。図１７において図１と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【０１２９】
シリコン基板１上に素子分離酸化膜３、第１層目層間絶縁膜５、金属材料パターン７及び高融点金属膜９からなる第１層目配線用金属パターン１１及び放熱用金属パターン１３、ならびに下地絶縁膜１５が形成されている。下地絶縁膜１５に、金属薄膜抵抗体の両端部及び第１層目配線用金属パターン１１に対応して接続孔１７が形成されている。接続孔１７の内壁には逆スパッタリング残渣１９が形成されている。接続孔１７の上端部はテーパー形状に形成されている（図２参照）。
【０１３０】
下地絶縁膜１５上に、接続孔１７，１７間の領域から接続孔１７内及び第１層目配線用金属パターン１１上にわたってＣｒＳｉ薄膜抵抗体２１が形成されている。ＣｒＳｉ薄膜抵抗体２１下には下地絶縁膜１５を介して放熱用金属パターン１３が配置されている。
【０１３１】
ＣｒＳｉ薄膜抵抗体２１の形成領域を含んで下地絶縁膜１５上に、例えば膜厚が４０００Å程度のプラズマＣＶＤ酸化膜からなる上層側絶縁膜３１が形成されている。
ＣｒＳｉ薄膜抵抗体２１の形成領域とは異なる領域で、放熱用金属パターン１３上の下地絶縁膜１５及び上層側絶縁膜３１に第２接続孔３３が形成されている。
【０１３２】
第２接続孔３３の形成領域を含んで上層側絶縁膜３１上に、金属材料パターン３５と金属材料パターン３５表面に形成された高融点金属膜３７からなる第２放熱用金属パターン３９が形成されている。金属材料パターン３５は例えばＡｌＳｉＣｕ膜により形成されている。高融点金属膜３７は例えばＴｉＮ膜により形成されている。第２放熱用金属パターン３９は、少なくともＣｒＳｉ薄膜抵抗体２１にレーザ光が照射される領域を除いて、ここでは接続孔１７，１７の近傍の領域でＣｒＳｉ薄膜抵抗体２１上の領域から第２接続孔３３の形成領域にわたって形成されている。さらに、第２放熱用金属パターン３９は第２接続孔３３を介して放熱用金属パターン１３と接続されている。また、図示しない上層側絶縁膜３１上の領域では、金属材料パターン３５及び高融点金属膜３７からなる第２層目配線用金属パターンが形成されている。
【０１３３】
第２放熱用金属パターン３９の形成領域を含んで上層側絶縁膜３１上にパッシベーション膜２３が形成されている。第２放熱用金属パターン３９上のパッシベーション膜２３に第２開口部４１が形成されている。
【０１３４】
この実施例では、ＣｒＳｉ薄膜抵抗体２１下に放熱用金属パターン１３を備え、ＣｒＳｉ薄膜抵抗体２１上の一部の領域に第２放熱用金属パターン３９を備えているので、ＣｒＳｉ薄膜抵抗体２１の近傍に、下地絶縁膜１５やパッシベーション膜２３に比べて熱伝導率が高い金属パターン１１，１３，３９が配置されている領域を大きくすることができ、放熱性を向上させることができる。これにより、レーザトリミング処理時においてレーザ光照射に起因する発熱により金属薄膜抵抗体と第１層目配線用金属パターン１１の接触抵抗が変化するのを低減することができる。特に、接続孔１７の上に第２放熱用金属パターン３９の一部分を配置しているので、接続孔１７近傍の放熱性を向上させることができる。
【０１３５】
さらに、第２放熱用金属パターン３９上のパッシベーション膜２３に開口部４１が形成されているので、開口部４１を介して第２放熱用金属パターン３９の熱を放熱することができ、放熱性をさらに向上させることができる。
【０１３６】
さらに、放熱用金属パターン１３と第２放熱用金属パターン３９は第２接続孔３３を介して接続されているので、放熱用金属パターン１３の熱を第２接続孔３３及び第２放熱用金属パターン３９を介して開口部４１から放熱することができ、放熱性をさらに向上させることができる。
【０１３７】
さらに、ＣｒＳｉ薄膜抵抗体２１下の領域で下地絶縁膜１５とシリコン基板１の間に金属材料からなる放熱用金属パターン１３を備えているので、放熱用金属パターン１３を備えていることによるシリコン基板１へのレーザ光の照射防止の効果も得ることができる。
【０１３８】
この実施例を製作するための製造方法を説明する。
図３（ａ）から（ｄ）を参照して説明した上記工程（１）から（４）と同じ工程により、素子分離酸化膜３の形成が完了したウェハ状のシリコン基板１上に、第１層目層間絶縁膜５、配線用金属パターン７及び高融点金属膜９からなる第１層目配線用金属パターン１１及び放熱用金属パターン１３、下地絶縁膜１５、接続孔１７ならびにＣｒＳｉ薄膜抵抗体２１用のＣｒＳｉ薄膜を形成する。
【０１３９】
ＣｒＳｉ薄膜をパターニングしてＣｒＳｉ薄膜抵抗体２１を形成した後、例えばプラズマＣＶＤ法により、ＣｒＳｉ薄膜抵抗体２１の形成領域を含んで下地絶縁膜１５上にプラズマＣＶＤ酸化膜を４０００Å程度の膜厚に形成して上層側絶縁膜３１を形成する。
写真製版技術及びドライエッチング技術により、ＣｒＳｉ薄膜抵抗体２１の形成領域とは異なる領域で放熱用金属パターン１３上の下地絶縁膜１５及び上層側絶縁膜３１に第２接続孔３３を形成する。
【０１４０】
図３（ａ）を参照して説明した上記工程（１）で第１層目配線用金属パターン１１及び放熱用金属パターン１３を形成したのと同様の工程により、第２接続孔３３の形成領域を含んで上層側絶縁膜３１上に第２放熱用金属パターン３９を形成する。
その後、第２放熱用金属パターン３９の形成領域を含んで上層側絶縁膜３１上にパッシベーション膜２３を形成し、第２放熱用金属パターン３９上のパッシベーション膜２３に第２開口部４１を形成する。
【０１４１】
このように、図１７及び図２を参照して説明した実施例でも、図１及び図２を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の下面で配線用金属パターン１１との電気的接続が形成されていることによる効果、及びＣｒＳｉ薄膜の形成前にＡｒ逆スパッタリング処理が施されていることによる効果を得ることができる。
【０１４２】
図１７及び図２を参照して説明した実施例では、放熱用金属パターン１３と第２放熱用金属パターン３９は第２接続孔３３内に充填された金属材料パターン３５を介して接続されているが、本発明はこれに限定されるものではなく、第２接続孔３３内に導電材料が充填されて形成された導電性プラグを介して放熱用金属パターン１３と第２放熱用金属パターン３９が接続されているようにしてもよい。また、放熱用金属パターン１３と第２放熱用金属パターン３９は必ずしも接続されている必要はなく、放熱用金属パターン１３と第２放熱用金属パターン３９の間に第２接続孔３３が形成されていないようにしてもよい。
【０１４３】
また、第２放熱用金属パターン３９のＣｒＳｉ薄膜抵抗体２１上での配置は図１７（Ａ）に示したものに限定されるものではなく、少なくともＣｒＳｉ薄膜抵抗体２１にレーザ光が照射される領域を除いてＣｒＳｉ薄膜抵抗体２１上に配置されていればよい。
【０１４４】
また、図１８に示すように、第２放熱用金属パターン３９はＣｒＳｉ薄膜抵抗体２１及び開口部２５の形成領域とは異なる領域で放熱用金属パターン１３に重畳して配置され、放熱用金属パターン１３と第２放熱用金属パターン３９は第２接続孔３３を介して接続されており、放熱用金属パターン１３上の下地絶縁膜１５、上層側絶縁膜３１及びパッシベーション膜２３に開口部２５が形成され、第２放熱用金属パターン３９上のパッシベーション膜２３に第２開口部４１が形成されているようにしてもよい。図１８において、（Ｂ）の破線円で囲まれた接続孔近傍の部分の構造は図２と同じである。
【０１４５】
また、図１９に示すように、図１７に示した実施例の構成に加えて、図１１及び図１２を参照して説明した実施例と同様に、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜２９を備えているようにしてもよい。図１９（Ｂ）の破線円で囲まれた接続孔近傍の部分の構造は図１２と同じである。
また、ＣｒＳｉ薄膜抵抗体２１の上面にＣｒＳｉＮ膜２９を備えている構成は図１８に示した実施例にも適用することができる。
【０１４６】
また、図１７、図１８及び図１９に示した各実施例において、第２開口部４１が形成されていないようにしてもよいし、第２接続孔３３が形成されていないようにしてもよいし、その両方が形成されていないようにしてもよい。
【０１４７】
また、上記の実施例では、配線用金属パターンの上面に形成された高融点金属膜９，３５としてＴｉＮ膜を用いた例を挙げているが、配線用金属パターンを構成する高融点金属膜はこれに限定されるものではなく、例えばＴｉＷやＷＳｉなど、他の高融点金属膜を用いてもよい。
【０１４８】
また、図１から図１９に示した上記の実施例及びサンプルでは、金属薄膜抵抗体の材料としてＣｒＳｉを用いた例を示しているが、本発明はこれに限定されるものではなく、金属薄膜抵抗体の材料としては、例えばＮｉＣｒ、ＴａＮ、ＣｒＳｉ2、ＣｒＳｉＮ、ＣｒＳｉ、ＣｒＳｉ０など、他の材料を用いてもよい。
【０１４９】
また、上記の実施例では、１層又は２層の配線用金属パターンを備えた半導体装置に本発明を適用しているが、本発明はこれに限定されるものではなく、３層以上の配線用金属パターンを備えた多層金属配線構造の半導体装置に本発明を適用することもできる。その場合、金属薄膜抵抗体の電気的接続を得るための、金属薄膜抵抗体の下層の金属配線は何層目の配線用金属パターンであってもよい。
【０１５０】
また、上記の実施例では、第２放熱用金属パターン３９を備えていない態様では配線用金属パターン１１が最上層の配線用金属パターンであり、又は第２放熱用金属パターン３９を備えている態様では第２放熱用金属パターン３９と同じ層の配線用金属パターンが最上層の配線用金属パターンとしている。
これにより、例えばＣｒＳｉ薄膜抵抗体２１のレイアウト変更をＣｒＳｉ薄膜抵抗体２１及び最上層の配線用金属パターンのレイアウト変更により実現できるなど、設計の自由度を向上させることができる。
【０１５１】
また、ＣｒＳｉ薄膜抵抗体２１の上層には、膜厚が薄いＣｒＳｉＮ膜２９を除いて、絶縁性材料からなるパッシベーション膜２３が形成されているので、金属薄膜抵抗体の上層に最終保護膜以外の絶縁膜も形成されている場合に比べて、ＣｒＳｉ薄膜抵抗体２１上の絶縁性材料の膜厚を薄くして膜厚ばらつきを小さくすることができる。これにより、ＣｒＳｉ薄膜抵抗体２１にレーザ光を照射してトリミング処理を施す際に、ＣｒＳｉ薄膜抵抗体２１上の絶縁性材料でのレーザの干渉のばらつきを小さくしてＣｒＳｉ薄膜抵抗体２１に与えられるレーザエネルギーのばらつきを小さくすることができ、トリミングの正確性を向上させることができる。さらに、トリミング処理時のレーザ照射に起因するＣｒＳｉ薄膜抵抗体２１の温度上昇などに対して放熱能力を向上させることができる。
【０１５２】
また、上記の実施例では、配線用金属パターン１１，３７として、金属材料パターンの上面に高融点金属膜が形成されたものを用いているが、本発明はこれに限定されるものではなく、配線用金属パターンとして上面に高融点金属膜が形成されていない金属材料パターンからなるものを用いてもよい。この場合、金属材料パターンとして例えばＡｌ系合金を用いた場合には、金属材料パターン表面に強固な自然酸化膜が形成されるので、接続孔形成後で金属薄膜抵抗体用の金属薄膜を形成する前に、接続孔底部の金属材料パターン表面の自然酸化膜を除去する工程を行なうことが好ましい。その自然酸化膜除去工程は、金属薄膜抵抗体の抵抗値の経時的変化抑制を目的とした上記Ａｒ逆スパッタリング処理を兼ねて行なってもよい。また、配線用金属パターンはＡｌ系合金を含むものに限定されるものではなく、いわゆるダマシン法により形成されたＣｕ配線など、他の金属材料からなる配線用金属パターンであってもよい。
【０１５３】
本発明の半導体装置を構成する金属薄膜抵抗体は、例えばアナログ回路を備えた半導体装置に適用することができる。以下に、本発明にかかる金属薄膜抵抗体を備えたアナログ回路を備えた半導体装置の実施例について説明する。
【０１５４】
図２０はアナログ回路である定電圧発生回路を備えた半導体装置の一実施例を示す回路図である。
直流電源４３からの電源を負荷４５に安定して供給すべく、定電圧発生回路４７が設けられている。定電圧発生回路４７は、直流電源４３が接続される入力端子（Ｖbat）４９、基準電圧発生回路（Ｖref）５１、演算増幅器（比較回路）５３、出力ドライバを構成するＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳと略記する）５５、分割抵抗素子Ｒ１，Ｒ２及び出力端子（Ｖout）５７を備えている。
【０１５５】
定電圧発生回路４７の演算増幅器５３では、出力端子がＰＭＯＳ５５のゲート電極に接続され、反転入力端子（−）に基準電圧発生回路５１から基準電圧Ｖrefが印加され、非反転入力端子（＋）に出力電圧Ｖoutを抵抗素子Ｒ１とＲ２で分割した電圧が印加され、抵抗素子Ｒ１，Ｒ２の分割電圧が基準電圧Ｖrefに等しくなるように制御される。
【０１５６】
図２１は、アナログ回路である電圧検出回路を備えた半導体装置の一実施例を示す回路図である。
電圧検出回路５９において、符号５３は演算増幅器で、その反転入力端子（−）に基準電圧発生回路５１が接続され、基準電圧Ｖrefが印加される。入力端子（Ｖsens）６１から入力される測定すべき端子の電圧が分割抵抗素子Ｒ１とＲ２によって分割されて演算増幅器５３の非反転入力端子（＋）に入力される。演算増幅器５３の出力は出力端子（Ｖout）６３を介して外部に出力される。
【０１５７】
電圧検出回路５９では、測定すべき端子の電圧が高く、分割抵抗素子Ｒ１とＲ２により分割された電圧が基準電圧Ｖrefよりも高いときは演算増幅器５３の出力がＨレベルを維持し、測定すべき端子の電圧が降下してきて分割抵抗素子Ｒ１とＲ２により分割された電圧が基準電圧Ｖref以下になってくると演算増幅器５３の出力がＬレベルになる。
【０１５８】
一般に、図２０に示した定電圧発生回路や図２１に示した電圧検出回路では、製造プロセスのバラツキに起因して基準電圧発生回路からの基準電圧Ｖrefが変動するので、その変動に対応すべく、例えば分割抵抗素子として抵抗素子へのレーザ照射により抵抗値を調整可能な抵抗素子回路（分割抵抗回路と称す）を用いて、分割抵抗素子の抵抗値を調整している。
【０１５９】
図２２は、本発明の金属薄膜抵抗体が適用される分割抵抗回路の一例を示す回路図である。図２３は、その分割抵抗回路における粗調整用抵抗素子及び微調整用抵抗素子のレイアウト例を示すレイアウト図である。
【０１６０】
図２２に示すように、抵抗素子Ｒbottom、粗調整用抵抗素子６５、微調整用抵抗素子６７、抵抗素子Ｒtopが直列に接続されている。
図２３に示すように、粗調整用抵抗素子６５は複数の帯状の金属薄膜抵抗体２１ａが並列に接続されたものである。微調整用抵抗素子６７は板状の金属薄膜抵抗体２１ａにより構成されている。金属薄膜抵抗体２１ａ，２１ｂ下に絶縁膜（図示は省略）を介して放熱用金属パターン１３が配置されている。金属薄膜抵抗体２１ａ，２１ｂとしては、本発明を構成する金属薄膜抵抗体が用いられる。図２３では金属薄膜抵抗体２１ａ，２１ｂと放熱用金属パターン１３のみを図示しており、接続孔、第２放熱用金属パターン、開口部などの図示は省略している。また、図２３では配線用金属パターンと放熱用金属パターン１３は互いに分離して配置されているが、これに限定されるものではない。
【０１６１】
このような分割抵抗回路では、図２３に示すように、例えばレーザ光軌跡２５ａで示すように任意の本数の金属薄膜抵抗体２１ａを切断又は変質させて絶縁させ、レーザ光軌跡２５ｂで示すように金属薄膜抵抗体２１ｂの任意の領域を切断又は変質させることにより、所望の直列抵抗値を得ることができる。
【０１６２】
本発明の半導体装置を構成する金属薄膜抵抗体及び放熱用金属パターンによれば、レーザトリミング処理時において金属薄膜抵抗体を切断又は変質させるのに十分な強度のレーザ光が照射されてもレーザ光が半導体基板に照射されるのを防止することができ、図２２に示した分割抵抗回路の出力電圧の精度の向上を図ることができる。
【０１６３】
図２２に示した分割抵抗回路を図２０に示した定電圧発生回路の分割抵抗素子Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端をＰＭＯＳ５５のドレインに接続する。さらに、抵抗素子Ｒbottom、微調整用抵抗素子６７間の端子ＮｏｄｅＬ、又は抵抗素子Ｒtop、粗調整用抵抗素子６５間の端子ＮｏｄｅＭを演算増幅器５３の非反転入力端子に接続する。
本発明を構成する金属薄膜抵抗体及び放熱用金属パターンを適用した分割抵抗回路によって分割抵抗素子Ｒ１，Ｒ２の出力電圧の精度を向上させることができるので、定電圧発生回路４７の出力電圧の安定性を向上させることができる。
【０１６４】
また、図２２に示した分割抵抗回路を図２１に示した電圧検出回路の分割抵抗素子Ｒ１，Ｒ２に適用する場合、例えば抵抗素子Ｒbottom端を接地し、抵抗素子Ｒtop端を入力端子９３に接続する。さらに、抵抗素子Ｒbottom、微調整用抵抗素子６７間の端子ＮｏｄｅＬ、又は抵抗素子Ｒtop、粗調整用抵抗素子６５間の端子ＮｏｄｅＭを演算増幅器５３の非反転入力端子に接続する。
本発明を構成する金属薄膜抵抗体及び放熱用金属パターンを適用した分割抵抗回路によって分割抵抗素子Ｒ１，Ｒ２の出力電圧の精度を向上させることができるので、電圧検出回路５９の電圧検出能力の精度を向上させることができる。
【０１６５】
図２０から図２３を参照して、本発明を構成する金属薄膜抵抗体及び放熱用金属パターンを適用した分割抵抗回路が適用される半導体装置の例を説明したが、このような分割抵抗回路が適用される半導体装置は定電圧発生回路を備えた半導体装置及び電圧検出回路を備えた半導体装置に限定されるものではなく、分割抵抗回路を備えた半導体装置であれば適用することができる。
また、本発明を構成する金属薄膜抵抗体及び放熱用金属パターンが適用される半導体装置は分割抵抗回路を備えた半導体装置に限定されるものではなく、金属薄膜抵抗体を備えた半導体装置であれば、本発明を適用することができる。
【０１６６】
以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、寸法、形状、材料、配置などは一例であり、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【図面の簡単な説明】
【０１６７】
【図１】一実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は（Ａ）のＢ−Ｂ位置での断面図である。
【図２】図１（Ｂ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図３】同実施例を製造するための製造方法の一例を説明するための工程断面図である。
【図４】図３の製造方法においてＡｒ逆スパッタリング処理を施した後の接続孔近傍の状態を拡大して示す断面図である。
【図５】本発明により形成した金属薄膜抵抗体のシート抵抗と膜厚との関係を示す図であり、縦軸はシート抵抗（Ω／□）、横軸はＣｒＳｉ膜厚（Å）を示す。
【図６】本発明により形成した金属薄膜抵抗体のシート抵抗のウェハ面内の６３箇所での測定結果の標準偏差（σ）を平均値（ＡＶＥ）で割った値（σ／ＡＶＥ）と膜厚との関係を示す図であり、縦軸はσ／ＡＶＥ（％）、横軸はＣｒＳｉ膜厚（Å）を示す。
【図７】金属薄膜抵抗体用の金属薄膜を形成する前にＡｒ逆スパッタリング処理を行なった場合及び行なわなかった場合のＣｒＳｉ薄膜抵抗体のシート抵抗と金属薄膜抵抗体の下地膜を形成してから経過した時間との関係を示す図であり、（Ａ）は行なった場合、（Ｂ）は行なわなかった場合を示し、縦軸はシート抵抗（Ω／□）、横軸は下地膜形成後経過時間（時間）を示す。
【図８】Ａｒ逆スパッタリング処理の量とシート抵抗の関係を示す図であり、縦軸はシート抵抗（Ω／□）、横軸はエッチング量（熱酸化膜エッチング量換算）（Å）を示す。
【図９】金属薄膜抵抗体用のＣｒＳｉ薄膜を形成した後に、温度２５℃、湿度４５％の大気中に放置した時間と、形成直後のシート抵抗からのシート抵抗の変化率（ΔＲ／Ｒ０）の関係を示す図であり、縦軸はΔＲ／Ｒ０（％）、横軸は放置時間（時間）を示す。
【図１０】接続孔形成時に接続孔底部に高融点金属膜を残存させたサンプルと完全に除去したサンプルについて熱処理に起因する金属薄膜抵抗と金属配線の接触抵抗の変動を調べた結果を示す図であり、縦軸は熱処理前の接触抵抗値で規格化した値、横軸は熱処理回数を示す。
【図１１】他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は（Ａ）のＢ−Ｂ位置での断面図である。
【図１２】図１１（Ｂ）の破線で囲まれた部分を拡大して示す拡大断面図である。
【図１３】ＣｒＳｉＮ膜形成用のガスのＮ2分圧とＣｒＳｉＮ膜の抵抗率の関係を示す図であり、縦軸は抵抗率ρ（mohm・cm）、横軸はＮ2分圧（％）を示す。
【図１４】さらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は（Ａ）のＢ−Ｂ位置での断面図である。
【図１５】さらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は（Ａ）のＢ−Ｂ位置での断面図である。
【図１６】さらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は（Ａ）のＢ−Ｂ位置での断面図である。
【図１７】さらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は（Ａ）のＢ−Ｂ位置での断面図である。
【図１８】さらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は（Ａ）のＢ−Ｂ位置での断面図である。
【図１９】さらに他の実施例を示す断面図であり、（Ａ）は金属薄膜抵抗体の形成領域近傍を示す平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は（Ａ）のＢ−Ｂ位置での断面図である。
【図２０】アナログ回路である定電圧発生回路を備えた半導体装置の一実施例を示す回路図である。
【図２１】アナログ回路である電圧検出回路を備えた半導体装置の一実施例を示す回路図である。
【図２２】分割抵抗回路の一例を示す回路図である。
【図２３】同分割抵抗回路における粗調整用抵抗素子及び微調整用抵抗素子のレイアウト例を示すレイアウト図である。
【図２４】従来の半導体装置を示す断面図である。
【図２５】他の従来の半導体装置を示す断面図である。
【図２６】さらに他の従来の半導体装置を示す断面図である。
【図２７】さらに他の従来の半導体装置を適用した場合の不具合を説明するための断面図である。
【図２８】さらに他の従来の半導体装置を適用した場合の不具合を説明するための断面図である。
【図２９】さらに他の従来の半導体装置を示す断面図である。
【符号の説明】
【０１６８】
１  シリコン基板
３  素子分離酸化膜
５  第１層目層間絶縁膜
７  金属材料パターン
９  高融点金属膜
１１  第１層目配線用金属パターン
１３  放熱用金属パターン
１５  下地絶縁膜
１７  接続孔
１９  逆スパッタリング残渣
２１  ＣｒＳｉ薄膜抵抗体
２１ａ，２１ｂ  金属薄膜抵抗体
２３  パッシベーション膜
２５  開口部
２５ａ，２５ｂ  レーザ光軌跡
２７  ＣｒＳｉ薄膜
２９  ＣｒＳｉＮ膜
３１  上層側絶縁膜
３３  第２接続孔
３５  金属材料パターン
３７  高融点金属膜
３９  第２放熱用金属パターン
４１  第２開口部
４３  直流電源
４５  負荷
４７  定電圧発生回路
４９  入力端子
５１  基準電圧発生回路
５３  演算増幅器
５５  ＰチャネルＭＯＳトランジスタ
５７  出力端子
５９  電圧検出回路
６１  入力端子
６３  出力端子
６５  粗調整用抵抗素子
６７  微調整用抵抗素子
Ｒ１，Ｒ２  分割抵抗素子
Ｒbottom，Ｒtop    抵抗素子
ＮｏｄｅＬ，ＮｏｄｅＭ    端子
【図１】
2005277251.tif 000003
【図２】
2005277251.tif 000004
【図３】
2005277251.tif 000005
【図４】
2005277251.tif 000006
【図５】
2005277251.tif 000007
【図６】
2005277251.tif 000008
【図７】
2005277251.tif 000009
【図８】
2005277251.tif 000010
【図９】
2005277251.tif 000011
【図１０】
2005277251.tif 000012
【図１１】
2005277251.tif 000013
【図１２】
2005277251.tif 000014
【図１３】
2005277251.tif 000015
【図１４】
2005277251.tif 000016
【図１５】
2005277251.tif 000017
【図１６】
2005277251.tif 000018
【図１７】
2005277251.tif 000019
【図１８】
2005277251.tif 000020
【図１９】
2005277251.tif 000021
【図２０】
2005277251.tif 000022
【図２１】
2005277251.tif 000023
【図２２】
2005277251.tif 000024
【図２３】
2005277251.tif 000025
【図２４】
2005277251.tif 000026
【図２５】
2005277251.tif 000027
【図２６】
2005277251.tif 000028
【図２７】
2005277251.tif 000029
【図２８】
2005277251.tif 000030
【図２９】
2005277251.tif 000031