(57)【要約】【課題】製造工程数を削減した深溝素子分離構造を採用し、ＰＮ接合型素子分離方法に比べコレクタと基板との接合容量を削減するとともに、素子動作の高速化を図った、相補型バイポーラ半導体装置を提供する。【課題の解決手段】単結晶シリコンＰ型基板１上に、深いＮ型埋め込み領域２、浅いＮ型埋め込み領域３、浅いＰ型埋め込み領域４、Ｎ型のエピタキシャル層５をそれぞれ設け、浅いＮ型埋め込み領域３上に設けたＮＰＮ型バイポーラ素子を他の領域から分離する深溝素子分離構造体と、浅いＰ型埋め込み領域４上に設けたＰＮＰ型バイポーラ素子を他の領域から分離する深溝素子分離構造体とが、同じ溝掘り加工により形成され、その底部の深さは、ＮＰＮ型バイポーラ素子に関しては単結晶シリコンＰ型基板１に達し、ＰＮＰ型バイポーラ素子に関しては深いＮ型埋め込み領域２に達している。【選択図】  図７
2005332959.tif 000002
【特許請求の範囲】
【請求項１】
単結晶シリコンＰ型基板上に、深いＮ型埋め込み領域と、浅いＮ型埋め込み領域とを設け、前記深いＮ型埋め込み領域上には浅いＰ型埋め込み領域を設け、前記単結晶シリコンＰ型基板及び前記浅いＮ型とＰ型の各埋め込み領域を含む面に対してＮ型のエピタキシャル層を設け、前記浅いＮ型埋め込み領域上には縦型構造のＮＰＮ型バイポーラ素子を設け、前記浅いＰ型領域上には縦型構造のＰＮＰ型バイポーラ素子を設けてなる相補型バイポーラ半導体装置であって、
前記ＮＰＮ型バイポーラ素子を他の領域から分離する深溝素子分離構造体と、前記ＰＮＰ型バイポーラ素子を他の領域から分離する深溝素子分離構造体とが、同じ溝掘り加工により形成され、これら各深溝素子分離構造体の底部の深さは、前記ＮＰＮ型バイポーラ素子に関しては前記浅いＮ型埋め込み領域を貫通して前記単結晶シリコンＰ型基板に達する一方、前記ＰＮＰ型バイポーラ素子に関しては前記浅いＰ型埋め込み領域を貫通して前記深いＮ型埋め込み領域に達している
ことを特徴とする相補型バイポーラ半導体装置。
【請求項２】
単結晶シリコンＰ型基板上に、深いＮ型埋め込み領域と、浅いＮ型埋め込み領域とを設け、前記深いＮ型埋め込み領域上には浅いＰ型埋め込み領域を設け、前記単結晶シリコンＰ型基板及び前記浅いＮ型とＰ型の各埋め込み領域を含む面に対してＮ型のエピタキシャル層を設け、前記浅いＮ型埋め込み領域上には縦型構造のＮＰＮ型バイポーラ素子を設け、前記浅いＰ型領域上には縦型構造のＰＮＰ型バイポーラ素子を設けてなる相補型バイポーラ半導体装置の製造方法であって、
前記ＮＰＮ型バイポーラ素子を他の領域から分離する深溝素子分離構造体と、前記ＰＮＰ型バイポーラ素子を他の領域から分離する深溝素子分離構造体とを、同じ溝掘り加工により形成し、これら各深溝素子分離構造体の底部の深さは、前記ＮＰＮ型バイポーラ素子に関しては前記浅いＮ型埋め込み領域を貫通して前記単結晶シリコンＰ型基板に達する一方、前記ＰＮＰ型バイポーラ素子に関しては前記浅いＰ型埋め込み領域を貫通して前記深いＮ型埋め込み領域に達するように形成する
ことを特徴とする相補型バイポーラ半導体装置の製造方法。
【請求項３】
ＮＰＮ型バイポーラ素子を他の領域から分離する深溝素子分離構造体と、ＰＮＰ型バイポーラ素子を他の領域から分離する深溝素子分離構造体とのチャネルストッパとして、両方の深溝素子分離構造体底部に、ボロンを３０ＫｅＶの加速エネルギーにより２×１０１２(atoms/cm２)のドーズ量で導入することを特徴とする請求項２記載の相補型バイポーラ半導体装置の製造方法。
【請求項４】
ＮＰＮ型バイポーラ素子を他の領域から分離する深溝素子分離構造体と、ＰＮＰ型バイポーラ素子を他の領域から分離する深溝素子分離構造体との内壁絶縁膜を、膜厚が８０ｎｍ〜２５０ｎｍとなるよう湿式熱酸化法で形成することを特徴とする請求項２又は請求項３記載の相補型バイポーラ半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相補型バイポーラ素子を含む半導体装置に関し、深溝素子分離構造体によって、ＮＰＮ型バイポーラ素子とＰＮＰ型バイポーラ素子を他の領域から分離してなる相補型バイポーラ半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来の技術では、相補型バイポーラ素子における深溝素子分離構造は、ＳＯＩ基板を用いた誘電体分離構造上に深溝素子分離構造を形成するのが一般的である。また、ＳＯＩ基板を用いた誘電体分離構造を用いない場合には、深溝素子分離構造ではなく、ＰＮ接合を用いた素子分離構造を用いるのが一般的である。
【特許文献１】特開平０２−２５２２６２号公報
【特許文献２】特開昭６１−２４２０６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、従来のＳＯＩ基板を用いた誘電体分離構造を用いるものでは、ＳＯＩ基板の加工費用のために経済性に劣るという問題があった。また、ＳＯＩ基板を用いないで深溝素子分離構造による素子分離構造を採用する場合には、素子分離構造体下部に導入するチャネルストッパ導電型の違いにより、ＮＰＮ型バイポーラ素子向けの深溝素子分離構造と、ＰＮＰ型バイポーラ素子向けの深溝素子分離構造をそれぞれ別の工程で作り込む必要があるため、工程数と熱負荷が多くなり、経済性に劣りかつ望まない埋め込み層の拡散量が大きくなるという問題があった。一方、ＰＮ接合を用いた素子分離方法には、コレクタと基板間における接合容量が大きくなって、素子の動作を遅くするという問題があった。
【課題を解決するための手段】
【０００４】
本発明は、上述の各問題を解決するために、ＳＯＩ基板を用いずにＮＰＮバイポーラ素子向けの深溝素子分離構造と、ＰＮＰバイポーラ素子向けの深溝素子分離構造を同時に形成するという構成を採用したものである。すなわち、本発明の請求項１に係る相補型バイポーラ半導体装置は、単結晶シリコンＰ型基板１上に、深いＮ型埋め込み領域２と、浅いＮ型埋め込み領域３とを設け、前記深いＮ型埋め込み領域２上には浅いＰ型埋め込み領域４を設け、前記単結晶シリコンＰ型基板１及び前記各浅い埋め込み領域３，４を含む面に対してＮ型のエピタキシャル層５を設け、前記浅いＮ型埋め込み領域３上には縦型構造のＮＰＮ型バイポーラ素子を設け、前記浅いＰ型埋め込み領域４上には縦型構造のＰＮＰ型バイポーラ素子を設けてなり、前記ＮＰＮ型バイポーラ素子を他の領域から分離する深溝素子分離構造体と、前記ＰＮＰ型バイポーラ素子を他の領域から分離する深溝素子分離構造体とが、同じ溝掘り加工により形成され、その底部の深さは、前記ＮＰＮ型バイポーラ素子に関しては浅いＮ型埋め込み領域３を貫通して前記単結晶シリコンＰ型基板１に達し、またＰＮＰ型バイポーラ素子に関しては浅いＰ型埋め込み領域４を貫通して深いＮ型埋め込み領域２に達するとともに、この深いＮ型埋め込み領域２を貫通しないよう設定されている。そして、単結晶シリコンＰ型基板１の導電型を与える不純物がボロンであり、深いＮ型埋め込み領域２の導電型を与える不純物がリンである。
【０００５】
また、本発明の請求項２に係る相補型バイポーラ半導体装置の製造方法は、単結晶シリコンＰ型基板１上に、深いＮ型埋め込み領域２と、浅いＮ型埋め込み領域３とを設け、前記深いＮ型埋め込み領域２上には浅いＰ型埋め込み領域４を設け、前記単結晶シリコンＰ型基板１及び前記各浅い埋め込み領域３，４を含む面に対してＮ型のエピタキシャル層５を設け、前記浅いＮ型埋め込み領域３上には縦型構造のＮＰＮ型バイポーラ素子を設け、前記浅いＰ型領域４上には縦型構造のＰＮＰ型バイポーラ素子を設け、前記ＮＰＮ型バイポーラ素子を他の領域から分離する深溝素子分離構造体と、前記ＰＮＰ型バイポーラ素子を他の領域から分離する深溝素子分離構造体とを、同じ溝掘り加工により形成し、これら各深溝素子分離構造体の底部の深さは、前記ＮＰＮ型バイポーラ素子に関しては前記浅いＮ型埋め込み領域３を貫通して前記単結晶シリコンＰ型基板１に達する一方、前記ＰＮＰ型バイポーラ素子に関しては前記浅いＰ型埋め込み領域４を貫通して前記深いＮ型埋め込み領域２に達するように形成するものである。
【０００６】
また、本発明の請求項３に係る相補型バイポーラ半導体装置の製造方法は、上述の請求項２に係る製造方法において、ＮＰＮ型バイポーラ素子を他の領域から分離する深溝素子分離構造体と、ＰＮＰ型バイポーラ素子を他の領域から分離する深溝素子分離構造体とのチャネルストッパとして、両方の深溝素子分離構造体底部に、ボロンを３０ＫｅＶの加速エネルギーにより２×１０１２(atoms/cm２)のドーズ量で導入することを特徴とする。
【０００７】
さらに、本発明の請求項４に係る相補型バイポーラ半導体装置の製造方法は、上述の請求項２又は請求項３に係る製造方法において、ＮＰＮ型バイポーラ素子を他の領域から分離する深溝素子分離構造体と、ＰＮＰ型バイポーラ素子を他の領域から分離する深溝素子分離構造体との内壁絶縁膜を、膜厚が８０ｎｍ〜２５０ｎｍとなるよう湿式熱酸化法で形成することを特徴とするものである。
【発明の効果】
【０００８】
本発明によれば、ＳＯＩ基板を用いることなく、ＮＰＮ型バイポーラ素子向けの深溝素子分離構造と、ＰＮＰ型バイポーラ素子向けの深溝素子分離構造を同一の工程で作り込むことことにより、工程数の削減による経済的効果と、深溝素子分離構造を採用することでＰＮ接合型素子分離方法に比べコレクタと基板との接合容量を１／３程度にまで削減し、素子の高速化が図れるという性能面での効果を合わせて有する。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の好適な実施の形態を添付図面を参照して説明する。はじめに、本実施形態における相補型バイポーラ半導体装置の構成を図７に基づいて説明する。相補型バイポーラ半導体装置は、単結晶シリコンＰ型基板１上に、深いＮ型埋め込み領域２と、浅いＮ型埋め込み領域３とを設け、前記深いＮ型埋め込み領域２上には浅いＰ型埋め込み領域４を設け、前記単結晶シリコンＰ型基板１及び前記各浅い埋め込み領域３，４を含む面に対してＮ型のエピタキシャル層５を設けている。
【００１０】
そして、浅いＮ埋め込み領域３上には縦型構造のＮＰＮ型バイポーラ素子を設け、浅いＰ型埋め込み領域４上には縦型構造のＰＮＰ型バイポーラ素子を設けている。すなわち、図７中において、１４はＰ型真性コレクタ層、１５はＮ型コレクタ引き出し層、１６はＰ型コレクタ引き出し層、１７はＮ型ベース層、１８はＰ型ベース層、１９はＮ型コレクタ電位取り出し層、２０はＮ型ベース電位取り出し層、２１はＰ型ベース電位取り出し層、２２はＰ型コレクタ電位取り出し層、２３はＮ型エミッタ層、２４はＰ型エミッタ層である。
【００１１】
また、ＮＰＮ型バイポーラ素子を他の領域から分離する深溝素子分離構造体は、底部が単結晶シリコンＰ型基板１内に位置する深溝８と、この深溝８の底部に形成したＰ型チャネルストッパ１０と、前記深溝８の内壁に設けた内壁酸化膜１１と、前記深溝８の空間部分をポリシリコンで充てんした充てん層１２と、ＣＡＰ酸化層１３とからなる。一方、ＰＮＰ型バイポーラ素子を他の領域から分離する深溝素子分離構造体は、前記深溝８と同じ溝掘り加工により形成され、底部が深いＮ型埋め込み領域２内に位置する深溝９と、この深溝９の底部に形成したＮ型埋め込み領域２を高濃度化してなるＮ型チャネルストッパと、前記深溝９の内壁に設けた内壁酸化膜１１と、前記深溝９の空間部分をポリシリコンで充てんした充てん層１２と、ＣＡＰ酸化層１３とからなる。
【００１２】
続いて、上述の半導体装置の製造方法を説明する。まず、図１に示すように、単結晶シリコンにボロンを、例えば１×１０１５〜１×１０１６（atoms/cm３)の濃度で導入したＰ型基板１上に、公知の選択マスク技術を用いて深いＮ型埋め込み領域２を形成する領域に、リンを、例えば２０〜７０ＫｅＶの加速エネルギーにより１×１０１３〜５×１０１３(atoms/cm２)のドーズ量で導入した後に、窒素雰囲気中で１１５０℃で１０〜１６時間の熱拡散を行う。次いで、同じく公知の選択マスク技術を用いて、浅いＮ型埋め込み領域３を形成する領域に砒素を、例えば５０〜１００ＫｅＶの加速エネルギーにより １×１０１３〜５×１０１３(atoms/cm２)のドーズ量で導入した後に、窒素雰囲気中で１１５０℃で５〜７時間の熱拡散を行う。次いで同じく公知の選択マスク技術を用いて、浅いＰ型埋め込み領域４を形成する領域にボロンを、例えば２０〜７０ＫｅＶの加速エネルギーにより１×１０１３〜５×１０１３(atoms/cm２)のドーズ量で導入した後に、窒素雰囲気中で１１５０℃で２〜４時間の熱拡散を行う。このようにして、深いＮ型埋め込み領域２、浅いＮ型埋め込み領域３、浅いＰ型埋め込み領域４を形成する。
【００１３】
次いで、図２に示すように、リンを例えば５×１０１５〜１×１０１６（atoms/cm３)混入させることでＮ型の導電型を与える条件でエピタキシャル成長を行い、Ｎ型エピタキシャル層５を形成する。このときに与える熱負荷により、深いＮ型埋め込み領域２、浅いＮ型埋め込み領域３、浅いＰ型埋め込み領域４はＮ型エピタキシャル層５中にも拡散される（オートドープ効果）。さらに、前記Ｎ型エピタキシャル層５上面に、例えば厚さ２００ｎｍの窒化シリコン層７を用いた公知の選択酸化技術（ＬＯＣＯＳ法）で、例えば厚さ５００ｎｍをもつ島状の酸化膜素子分離領域６を形成する。
【００１４】
次いで、図３に示すように、公知の選択マスク技術とドライエッチング技術を用いて、ＮＰＮ型バイポーラ素子の設置領域と、ＰＮＰ型バイポーラ素子の設置領域をそれぞれ囲む形で深溝掘り加工を行い、ＮＰＮ型バイポーラ素子分離領域の深溝８とＰＮＰバイポーラ素子分離領域の深溝９を形成する。このとき、深溝８は酸化膜素子分離領域６を貫通してかつ底部の深さが浅いＮ型埋め込み領域３を貫通して単結晶シリコンＰ型基板１に達し、深溝９は酸化膜素子分離領域６を貫通してかつ底部の深さが浅いＰ型領域４を貫通して深いＮ型埋め込み領域２に達し、かつ前記深いＮ型埋め込み領域２を貫通しない深さとする。
【００１５】
次いで、図４に示すように、深溝８，９掘り加工後、チャネルストッパとしてボロンを表面全面に対して垂直方向（TILT=0°）にて３０ＫｅＶの加速エネルギーにより２×１０１２(atoms/cm２)のドーズ量で導入する。前記加速エネルギー条件の設定により、ボロンは窒化シリコン層７をもつ領域、及び酸化膜素子分離領域６ではＮ型エピタキシャル層５に達することができないため深溝８及び深溝９の底部にのみ選択的に導入され、深溝８の底部にＰ型チャネルストップ層１０を形成する。このとき、深溝９の底部では、深いＮ型埋め込み領域２のリン濃度が導入されるボロンの不純物量に比べて十分高濃度であるため、導電型の反転は起こらずＮ型の導電型が維持される。
【００１６】
次いで、図５に示すように、湿式熱酸化法により、深溝８及び深溝９の内壁に内壁酸化膜１１を、例えば２００ｎｍの厚さで形成する。この内壁酸化膜１１の膜厚は、素子分離耐圧（ＢＶＣＣＯ）と加工経済性とを考慮すると、８０ｎｍ〜２５０ｎｍが好ましく、特に１００ｎｍ〜２００ｎｍが好ましい。ボロン及びリンの酸化膜に対する偏析係数差により、深溝８の底部ではＰ型チャネルストップ層１０のボロンが内壁酸化膜１１に取り込まれながら拡散し、深溝９の底部では導入されたボロンが内壁酸化膜１１に取り込まれながら拡散し、深いＮ型埋め込み領域２のリンは酸化膜には取り込まれず、内壁酸化膜１１と深いＮ型埋め込み領域２で偏析することで高濃度化し、素子分離耐圧を向上させる。窒化シリコン層７をもつ領域ではこの窒化シリコン層７が酸化剤のストッパーとなり、Ｎ型エピタキシャル層５表面の酸化を抑制する。なお、内壁酸化膜１１の膜厚増大によりＮＰＮ型バイポーラ素子の素子分離耐圧に比べＰＮＰ型バイポーラ素子分離耐圧が大きく向上することが実験的に確認された。
【００１７】
次いで、図６に示すように、例えばポリシリコンを気層成長させ、深溝８及び深溝９の内部を充填する充てん層１２を形成する。充てん層１２の材料は、ポリシリコンに限らず、他の半導体又は誘電体を使用することもできる。窒化シリコン層７及び酸化膜素子分離領域６をストッパ膜としてドライエッチ法でエッチバックすることで、深溝８及び深溝９の内部以外に堆積したポリシリコン層を除去した後、熱酸化法によりＣＡＰ酸化層１３を形成する。ＣＡＰ酸化層１３の形成後、窒化シリコン層７をたとえば熱燐酸液を用いて除去する。
【００１８】
次いで、図７に示すように、公知の選択マスク技術とイオンインプランテーション技術を用いて、Ｐ型真性コレクター層１４、Ｎ型コレクタ引き出し層１５、Ｐ型コレクタ引き出し層１６、Ｎ型ベース層１７、Ｐ型ベース層１８、Ｎ型コレクタ電位取り出し層１９、Ｎ型ベース電位取り出し層２０、Ｐ型ベース電位取り出し層２１、Ｐ型コレクタ電位取り出し層２２、Ｎ型エミッタ層２３、Ｐ型エミッタ層２４を形成し、縦型構造ＮＰＮ型バイポーラ素子と縦型構造ＰＮＰ型バイポーラ素子を作成する。
【００１９】
ここで、Ｎ型コレクタ電位取り出し層１９とＮ型ベース電位取り出し層２０の形成は、同じイオンインプランテーションで同時に形成することもできる。また、Ｐ型ベース電位取り出し層２１とＰ型コレクタ電位取り出し層２２の形成は、同じイオンインプランテーションで同時に形成することもできる。さらに、Ｎ型エミッタ層２３とＰ型エミッタ層２４の形成は、イオンインプランテーション技術のほか、ポリシリコンからの固相拡散技術を用いて形成することもできる。
【００２０】
図８は、チャネルストップ不純物であるボロンのドーズ量と、ＮＰＮ型バイポーラ素子及びＰＮＰ型バイポーラ素子の素子分離耐圧の関係を示したもので、縦軸に素子分離耐圧（Ｖ）、横軸にボロンのドーズ量(atoms/cm２) を示している。２×１０１２程度のドーズ量により、ＳＯＩ基板を用いなくともＮＰＮ型バイポーラ素子向けの深溝素子分離構造と、ＰＮＰ型バイポーラ素子向けの深溝素子分離構造を同一の工程で作り込み、かつＮＰＮ型バイポーラ素子とＰＮＰ型バイポーラ素子の両方で１０Ｖ以上の素子分離耐圧を得られることが理解できる。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る半導体装置製造方法の第１工程を示す断面図。
【図２】同じく第２工程を示す断面図。
【図３】同じく第３工程を示す断面図。
【図４】同じく第４工程を示す断面図。
【図５】同じく第５工程を示す断面図。
【図６】同じく第６工程を示す断面図。
【図７】製造した半導体装置を示す断面図。
【図８】本発明によるチャネルストップ不純物であるボロンのドーズ量と、ＮＰＮ型バイポーラ素子及びＰＮＰ型バイポーラ素子の素子分離耐圧の関係を示すグラフ。
【符号の説明】
【００２２】
１    単結晶シリコンＰ型基板
２    深いＮ型埋め込み領域
３    浅いＮ型埋め込み領域
４    浅いＰ型埋め込み領域
５    Ｎ型エピタキシャル層
６    選択酸化技術（ＬＯＣＯＳ法）による島状の酸化膜素子分離領域
７    窒化シリコン層
８    ＮＰＮ型バイポーラ素子分離領域の深溝
９    ＰＮＰ型バイポーラ素子分離領域の深溝
１０  Ｐ型チャネルストップ層
１１  内壁酸化膜
１２  充てん層
１３  ＣＡＰ酸化層
１４  Ｐ型真性コレクタ層
１５  Ｎ型コレクタ引き出し層
１６  Ｐ型コレクタ引き出し層
１７  Ｎ型ベース層
１８  Ｐ型ベース層
１９  Ｎ型コレクタ電位取り出し層
２０  Ｎ型ベース電位取り出し層
２１  Ｐ型ベース電位取り出し層
２２  Ｐ型コレクタ電位取り出し層
２３  Ｎ型エミッタ層
２４  Ｐ型エミッタ層
【図１】
2005332959.tif 000003
【図２】
2005332959.tif 000004
【図３】
2005332959.tif 000005
【図４】
2005332959.tif 000006
【図５】
2005332959.tif 000007
【図６】
2005332959.tif 000008
【図７】
2005332959.tif 000009
【図８】
2005332959.tif 000010