(57)【要約】      （修正有）【課題】通常の電圧ビデオ信号が入力され、電流駆動で画素を駆動する。【解決手段】ビデオデータ処理回路４６Ａ，４６Ｂが各列に対応して設けられ、入力されてくる画素の電圧ビデオ信号を取り入れて記憶し、電圧ビデオ信号を電流信号に変換して１水平ラインの期間データラインに出力する。従って、電圧ビデオ信号によって、電流駆動型画素回路５０を駆動することができる。【選択図】図１
2005128476.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素毎に発光素子を有し、表示を行う表示装置であって、
外部から供給される各画素の表示輝度を電圧で表す電圧ビデオ信号を、電流ビデオ信号に変換する電圧電流変換回路と、
この電圧電流変換回路に接続され、ここから出力される垂直方向の画素に対する電流ビデオ信号を順次受け入れるデータラインと、
このデータラインに接続され、データラインに流れる電流ビデオ信号に応じた電圧を、補助容量に保持し、この補助容量に保持した電圧に応じて駆動素子に電流を流して、発光素子を発光させる画素回路と、
を有することを特徴とする表示装置。
【請求項２】
請求項１に記載の装置において、
前記電圧電流変換回路は、
１水平ライン分の電圧ビデオ信号に応じた電圧をそれぞれ保持する保持回路と、
この保持回路によって、保持されている１水平ライン分の電圧に応じた電流を対応するデータラインにそれぞれ供給する出力回路と、
を少なくとも２組有し、
一方の組の保持回路にビデオ信号を書き込んでいる間に、他方の組の出力回路から電流を出力し、これを順次切り換え、線順次の表示を行うことを特徴とする表示装置。
【請求項３】
請求項１に記載の装置において、
前記電圧電流変換回路は、制御端に電圧ビデオ信号を受け入れ、データラインに電圧ビデオ信号に応じた電流を出力する出力トランジスタを有することを特徴とする表示装置。
【請求項４】
請求項３に記載の装置において、
前記電圧電流変換回路は、前記出力トランジスタの制御端に供給される電圧ビデオ信号を保持するコンデンサを有することを特徴とする表示装置。
【請求項５】
請求項３または４に記載の装置において、
前記画素回路の駆動素子は、トランジスタであり、
かつこの駆動素子と、前記電圧電流変換回路の出力トランジスタとは、その伝導型が反対であることを特徴とする表示装置。
【請求項６】
請求項１〜５のいずれか１つに記載の表示装置において、
前記電圧電流変換回路は、
電圧ビデオ信号に応じた電圧を保持するコンデンサと、
このコンデンサに保持された電圧に応じた電流を流す出力トランジスタと、
を有することを特徴とする表示装置。
【請求項７】
請求項６に記載の表示装置において、
前記電圧電流変換回路は、
電圧ビデオ信号に応じた電圧を保持する第１および第２のコンデンサと、
この第１および第２のコンデンサに保持されたそれぞれの電圧に応じた電流を流す第１および第２の出力トランジスタと、
前記電圧ビデオ信号を前記第１および第２のコンデンサへの入力を、切り換え制御する入力スイッチ回路と、
前記第１および第２の出力トランジスタが流す電流の前記データラインへの供給を、切り換え制御する出力スイッチ回路と、
を有することを特徴とする表示装置。
【請求項８】
請求項７に記載の表示装置において、
前記第１および第２の出力トランジスタは、それぞれが、制御端に第１または第２のコンデンサの充電電圧が入力され、被制御端の一方が電源に接続され、他方が前記データラインに接続されていることを特徴とする表示装置。
【請求項９】
請求項８に記載の表示装置において、
前記入力スイッチ回路により第１のコンデンサへ電圧ビデオ信号を供給しているときには、出力スイッチ回路は、第２の出力トランジスタの電流を前記データラインに供給し、
前記入力スイッチ回路により第２のコンデンサへ電圧ビデオ信号を供給しているときには、出力スイッチ回路は、第１出力トランジスタの電流を前記データラインに供給することを特徴とする表示装置。
【請求項１０】
請求項９に記載の表示装置において、
前記第１および第２の出力トランジスタは、別々のラインによって前記電源に接続されていることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に配置された画素に電流ビデオ信号を供給して、この電流ビデオ信号に対応する電流を発光素子に流し表示を行う表示装置に関する。
【背景技術】
【０００２】
自発光素子であるエレクトロルミネッセンス（Electroluminescence：以下ＥＬ）素子を各画素に発光素子として用いたＥＬ表示装置は、自発光型であると共に、薄く消費電力が小さい等の有利な点があり、液晶表示回路（ＬＣＤ）やＣＲＴなどの表示回路に代わる表示回路として注目されている。
【０００３】
特に、ＥＬ素子を個別に制御する薄膜トランジスタ（ＴＦＴ）などのスイッチ素子を各画素に設け、画素毎にＥＬ素子を制御するアクティブマトリクス型ＥＬ表示回路では、高精細な表示が可能である。
【０００４】
このアクティブマトリクス型ＥＬ表示回路では、基板上に複数本のゲートラインが行方向に延び、複数本のデータライン及び電源ラインが列方向に延びており、各画素は有機ＥＬ素子と、選択ＴＦＴ、駆動用ＴＦＴ及び保持容量を備えている。ゲートラインを選択することで選択ＴＦＴをオンし、データライン上のデータ電圧（電圧ビデオ信号）を保持容量に充電し、この電圧で駆動ＴＦＴをオンして電源ラインからの電力を有機ＥＬ素子に流している。
【０００５】
また、特許文献１には、各画素において、制御用のトランジスタとしてｐチャンネルのＴＦＴの２つを追加し、データラインに表示データに応じたデータ電流（電流ビデオ信号）を流す回路が示されている。
【０００６】
すなわち、この特許文献１の回路では、電流ビデオ信号をデータラインに流し、この電流ビデオ信号を電流電圧変換用ＴＦＴに流して駆動ＴＦＴのゲート電圧を設定する。
【０００７】
【特許文献１】特開２００１−１４７６５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述のように、特許文献１に記載の回路によれば、データラインに流れる電流に応じて、駆動ＴＦＴのゲート電圧を設定することができる。このため、データラインに電圧信号を供給するものと比較して、正確なＥＬ素子の駆動電流制御が行える。また、電流電圧変換用のＴＦＴを共用することで、素子数を比較的少なくすることができる。
【０００９】
しかし、この特許文献１の回路では、各画素に電流ビデオ信号を外部から受け入れる必要があり、このために高精度の電流発生ＩＣが別途必要である。従って、この電流発生ＩＣを別途開発しなければならないという問題がある。また、従来の電圧駆動型のＥＬ表示回路では、駆動回路など基本的な構成にＬＣＤ（液晶ディスプレイ）に利用するものをそのまま用いられるというメリットがあるが、電流駆動型の表示装置では、これら駆動回路なども別途設計しなければならいない等の問題がある。
【００１０】
本発明は、外部から電圧ビデオ信号を受け入れ動作が可能な表示装置に関する。
【課題を解決するための手段】
【００１１】
本発明は、マトリクス状に配置された画素毎に発光素子を有し、表示を行う表示装置であって、外部から供給される各画素の表示輝度を電圧で表す電圧ビデオ信号を、電流ビデオ信号に変換する電圧電流変換回路と、この電圧電流変換回路に接続され、ここから出力される垂直方向の画素に対する電流ビデオ信号を順次受け入れるデータラインと、このデータラインに接続され、データラインに流れる電流ビデオ信号に応じた電圧を、補助容量に保持し、この補助容量に保持した電圧に応じて駆動素子に電流を流して、発光素子を発光させる画素回路と、を有することを特徴とする。
【００１２】
また、前記電圧電流変換回路は、１水平ライン分の電圧ビデオ信号に応じた電圧をそれぞれ保持する保持回路と、この保持回路によって、保持されている１水平ライン分の電圧に応じた電流を対応するデータラインにそれぞれ供給する出力回路と、を少なくとも２組有し、一方の組の保持回路にビデオ信号を書き込んでいる間に、他方の組の出力回路から電流を出力し、これを順次切り換え、線順次の表示を行うことが好適である。
【００１３】
また、前記電圧電流変換回路は、制御端に電圧ビデオ信号を受け入れ、データラインに電圧ビデオ信号に応じた電流を出力する出力トランジスタを有することが好適である。
【００１４】
また、前記電圧電流変換回路は、前記出力トランジスタの制御端に供給される電圧ビデオ信号を保持するコンデンサを有することが好適である。
【００１５】
また、前記画素回路の駆動素子は、トランジスタであり、かつこの駆動素子と、前記電圧電流変換回路の出力トランジスタとは、その伝導型が反対であることが好適である。
【００１６】
また、前記電圧電流変換回路は、電圧ビデオ信号に応じた電圧を保持するコンデンサと、このコンデンサに保持された電圧に応じた電流を流す出力トランジスタと、を有することが好適である。
【００１７】
また、前記電圧電流変換回路は、電圧ビデオ信号に応じた電圧を保持する第１および第２のコンデンサと、この第１および第２のコンデンサに保持されたそれぞれの電圧に応じた電流を流す第１および第２の出力トランジスタと、前記電圧ビデオ信号を前記第１および第２のコンデンサへの入力を、切り換え制御する入力スイッチ回路と、前記第１および第２の出力トランジスタが流す電流の前記データラインへの供給を、切り換え制御する出力スイッチ回路と、を有することが好適である。
【００１８】
また、前記第１および第２の出力トランジスタは、それぞれが、制御端に第１または第２のコンデンサの充電電圧が入力され、被制御端の一方が電源に接続され、他方が前記データラインに接続されていることが好適である。
【００１９】
また、前記入力スイッチ回路により第１のコンデンサへ電圧ビデオ信号を供給しているときには、出力スイッチ回路は、第２の出力トランジスタの電流を前記データラインに供給し、前記入力スイッチ回路により第２のコンデンサへ電圧ビデオ信号を供給しているときには、出力スイッチ回路は、第１出力トランジスタの電流を前記データラインに供給することが好適である。
【００２０】
また、前記第１および第２の出力トランジスタは、別々のラインによって前記電源に接続されていることが好適である。
【発明の効果】
【００２１】
以上説明したように、本発明によれば、電圧／電流変換部によって、電圧信号を電流信号に変換して電流信号をデータラインに供給する。従って、外部から入力されるビデオ信号は、通常の信号でよく、外部に特別な電流発生ＩＣなどを必要とせず、電流駆動型の画素回路を利用することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２３】
図１は、実施形態の構成を示す図であり、水平シフトレジスタ４０の出力には、一対のｎチャンネルＴＦＴ４２Ａ、４２Ｂのゲートが接続されている。このＴＦＴ４２Ａ、４２Ｂは、そのドレインがビデオ信号ラインに接続されている（この例ではＲ信号ライン）。また、ＴＦＴ４２Ａ、４２ＢのソースはｎチャンネルＴＦＴ４４Ａ、４４Ｂのドレインに接続され、このＴＦＴ４４Ａ、４４Ｂのソースは、ビデオデータ処理回路４６Ａ、４６Ｂに接続されている。さらに、ＴＦＴ４４Ａ、４４Ｂのゲートには、それぞれデータ選択信号ＤＳＡ、ＤＳＢが入力されている。
【００２４】
ビデオデータ処理回路４６Ａ、４６Ｂは、各列に対応して設けられ、それぞれ入力されてくる対応する画素の電圧ビデオ信号（画素の発光輝度を示す信号）を記憶し、この記憶したビデオ信号を電流信号に変換して出力する。ここでは、１列に対応する１つのビデオデータ処理回路４６Ａ、４６Ｂのみを示しているため、このビデオデータ処理回路４６Ａ、４６Ｂは、１画素分のデータを記憶しこれを１水平ラインの期間にわたって、電流に変換して出力する。なお、ここでビデオデータ処理回路４６Ａ、４６Ｂの２つが設けられているのは、ビデオデータ処理回路４６Ａ、４６Ｂの一方に１ライン分のビデオデータが入力されて記憶された場合に、そのビデオデータ処理回路４６Ａ、４６Ｂがその後の１ラインの期間記憶したデータに対応する電流を出力し、その出力している期間に他方のビデオデータ処理回路４６Ｂ、４６Ａが次のラインのデータを記憶しておくためである。
【００２５】
ビデオデータ処理回路４６Ａ、４６Ｂの出力は、ｎチャンネルＴＦＴ４８Ａ、４８Ｂのドレインに接続されており、このＴＦＴ４８Ｂ、４８Ａのゲートには、選択信号ＤＳＡ、ＤＳＢが供給されている。そして、これらＴＦＴ４８Ｂ、４８Ａのソースは対応する列のデータライン１４に接続されている。従って、ＴＦＴ４４Ａがオンになっているときには、ＴＦＴ４８Ｂがオンとなり、ビデオデータ処理回路４６Ｂの出力がデータライン１４に供給され、ＴＦＴ４４Ｂがオンになっているときには、ＴＦＴ４８Ａがオンとなり、ビデオデータ処理回路４６Ａの出力がデータライン１４に供給される。
【００２６】
これによって、前のラインのビデオ信号によって１ライン分のデータが書き込まれた後その１ライン分のデータが１ラインの期間それぞれ出力される動作が順次繰り返されることになる。
【００２７】
そして、データライン１４には、電流駆動型画素回路５０が接続されており、これら画素回路５０がゲートラインＷｒｉｔｅ、Ｅｒａｓｅによって順次選択駆動される。なお、本実施形態では、電流駆動型画素回路５０を利用しているため、各ゲートラインはＷｒｉｔｅおよびＥｒａｓｅの２つのラインからなっている。
【００２８】
ここで、各画素回路５０の構成例について、図２に基づいて説明する。このように、ゲートラインＷｒｉｔｅにゲートが接続されたｐチャンネルＴＦＴ（選択ＴＦＴ）３の一端が電流源ＣＳ（ビデオデータ処理回路４６に対応する）からのデータ電流Ｉｗを流すデータラインｄａｔａに接続され、他端はｐチャンネルＴＦＴ１およびｐチャンネルＴＦＴ４の一端に接続されている。ＴＦＴ１は、他端が電源ラインＰＶＤＤに接続され、ゲートが有機ＥＬ素子ＯＬＥＤ駆動用のｐチャンネルＴＦＴ２のゲートに接続されている。また、ＴＦＴ４は、他端がＴＦＴ１およびＴＦＴ２のゲートに接続されており、このＴＦＴ１およびＴＦＴ２のゲートは、補助容量Ｃを介し、電源ラインＰＶＤＤに接続されている。そして、ＴＦＴ４のゲートは、ゲートラインＥｒａｓｅに接続されている。
【００２９】
この構成では、ＷｒｉｔｅをＬとしてＴＦＴ３をオンするとともに、ＥｒａｓｅをＬとしてＴＦＴ４をオンする。そして、ｄａｔａにデータに応じた電流Ｉｗを流す。これによって、ＴＦＴ１はそのゲートソース間が短絡され、電流ＩｗがＴＦＴ１、ＴＦＴ３に流れる。そこで、この電流Ｉｗが電圧に変換され、その電圧がＴＦＴ１、２のゲートに設定される。そして、ＴＦＴ３、４がオフされた後は、ＴＦＴ２のゲート電圧は補助容量Ｃによって保持されるため、その後も電流Ｉｗに対応した電流がＴＦＴ２に流れ、この電流により有機ＥＬ（ＯＬＥＤ）が発光する。そして、ＥｒａｓｅをＬとすることで、ＴＦＴ４がオンして、ＴＦＴ１のゲート電圧が上昇し、補助容量Ｃが放電されてデータがイレーズされ、ＴＦＴ１、ＴＦＴ２がオフする。
【００３０】
この回路によれば、ＴＦＴ１に電流が流れることで、このＴＦＴ１とカレントミラーを構成するＴＦＴ２にも対応する電流が流れる。そして、この状態でＴＦＴ１、２のゲート電圧が決定され、その電圧が補助容量Ｃに保持され、その電圧に応じてＴＦＴ２の電流量が決定される。
【００３１】
次に、図３には、ビデオデータ処理回路４６Ａ、４６Ｂの内部構成を示してある。ここで、ビデオデータ処理回路４６Ａと４６Ｂは、基本的の同一の回路であり、Ａ，Ｂの添え字を省略して、説明する。
【００３２】
ビデオデータ処理回路４６は、それぞれ１つのｎチャンネルＴＦＴ６２と、保持用コンデンサ６４とから構成されている。すなわち、ＴＦＴ６２のゲートには、ＴＦＴ４４のソースが接続され、ＴＦＴ６２のドレインはデータラインに接続され、ソースはグランドに接続されている。さらに、ＴＦＴ６２のゲートには他端がグランドに接続されたコンデンサ６４の一端が接続されている。
【００３３】
従って、トランジスタ４４からの電圧ビデオ信号は、コンデンサ６４に保持され、ＴＦＴ６２がコンデンサ６４に保持された電流に応じて電流をデータラインからグランドに流す。
【００３４】
さらに、この例では、ゲートに信号ＤＳＡが供給されるｎチャンネルＴＦＴ４４Ａには、ｐチャンネルＴＦＴ４４Ａ’が並列接続されており、このＴＦＴ４４Ａ’のゲートには、信号ＤＳＢが供給される。従って、ＴＦＴ４４ＡとＴＦＴ４４Ａ’は同一のタイミングでオンオフする。また、ゲートに信号ＤＳＢが供給されるｎチャンネルＴＦＴ４４Ｂには、ｐチャンネルＴＦＴ４４Ｂ’が並列接続されており、このＴＦＴ４４Ｂ’のゲートには、信号ＤＳＡが供給される。従って、ＴＦＴ４４ＢとＴＦＴ４４Ｂ’は同一のタイミングでオンオフする。このように、トランジスタを並列接続することで、書き込みデータへのノイズを除去することができ、またスイッチとしての能力を高めることができ、ビデオデータ電圧の選択範囲を大きくすることができる。
【００３５】
また、この例では、ＴＦＴ６２は、ＴＦＴ６２、６２’（６２Ａ，６２Ａ’，６２Ｂ，６２Ｂ’）の２つを並列に接続して構成し回路に冗長性を持たせている。さらに、並列したＴＦＴ６２のソース電極は、グランドＧＮＤに別々の配線で接続されている。このように配線をレイアウト的に異なる配線にすることによって、グランドの変動を抑制することができる。なお、ＴＦＴ６２は、３以上並列にしてもよく、またグランドＧＮＤに代え、負電位など任意の電源に接続することもできる。さらに、ＴＦＴ６２として、ｐチャネルＴＦＴが利用される場合には、ＴＦＴ６２はＰＶＤＤに接続され、この場合にも同様の構成をとることが好適である。
【００３６】
また、ＤＳＡ、ＤＳＢは、複数別途発生しておき、ＴＦＴ４４と、ＴＦＴ４８を別々に駆動することが好ましい。このように分離することで、各動作が確実に行える。
【００３７】
図４には、図１、３の回路における動作のタイミングチャートが示してある。ＤＳＡ、ＤＳＢは、１水平期間（１Ｈ）毎にＨ、Ｌを繰り返す相補的な信号であり、極性が反対になっている。水平シフトレジスタ４０から出力されるＨＳＷ１、ＨＳＷ２、・・・は、各列のビデオデータ処理回路４６がビデオ信号データを取り込むタイミングを制御するものであり、ビデオ信号の各列の画素の信号が供給される段階で、各列に対応したＨＳＷ１、２、・・・が順次Ｈになり、ビデオ信号が対応する各列のビデオデータ処理回路４６Ａ、４６Ｂに順次取り込まれる。
【００３８】
ビデオデータ処理回路４６Ａにビデオ信号が取り込まれた次の水平ラインのビデオ信号が供給される時には、Ｗｒｉｔｅ１およびＥｒａｓｅ１がＬとなっており、かつすべてのビデオデータ処理回路４６Ａからの出力が１Ｈ期間各データラインＤＬに供給される。そこで、このＤａｔａ１（列）−１（行）、１−２、・・・に基づき、各画素回路が発光する。このとき、１ライン分のビデオデータはビデオデータ処理回路４６Ｂに順次記憶される。なお、ＥｒａｓｅのみがＬとなり、補助容量Ｃの放電を行う期間については示してない。データの書き込みタイミング以前のタイミングでＥｒａｓｅのみをＬにしている。
【００３９】
次の水平期間では、Ｗｒｉｔｅ２およびＥｒａｓｅ２がＬとなっており、かつすべてのビデオデータ処理回路４６Ａからの出力が１Ｈ期間各データラインＤＬに供給される。そこで、このＤａｔａ１−２、２−２、・・・に基づき、各画素回路５０の有機ＥＬ素子ＯＬＥＤが発光する。
【００４０】
このように、この図１、３の回路によれば、入力されてくるビデオ信号は、一般的なビデオ信号でよく、これを電流信号に変換することよって、各電流駆動型画素回路５０における電流量制御を正確なものにできる。
【００４１】
また、本実施形態では、電流駆動型画素回路５０におけるＴＦＴの伝導型は、駆動ＴＦＴ２を含めすべてｐチャンネルである。ＴＦＴ２がｐチャンネルの場合、ビデオデータを書き込むときには、設定電流Ｉｗが画素内の高電圧であるＰＶＤＤからデータラインを経てビデオデータ処理回路４６に引き込まれる。本実施形態では、ビデオデータ処理回路４６におけるＴＦＴ６２をｎチャンネルとして、そのソースをグランドに接続している。これによって、ソースを低電位として設定電流Ｉｗを正確に制御することができる。
【００４２】
このように、電流駆動型画素回路５０における駆動素子である駆動ＴＦＴ２と、ビデオデータ処理回路における出力トランジスタであるＴＦＴ６２の伝導型を反対にすることによって、設定電流Ｉｗを正確に制御することができる。
【００４３】
図５には、信号ＤＳＡ、ＤＳＢを生成するための回路の構成を示してある。また、この回路における各種信号の波形を図６に示す。
【００４４】
１水平期間毎にＨ，Ｌを繰り返す相補的な信号である、ＣＫＶ１、ＣＫＶ２は、それぞれアンドゲート７０、７２に入力され、ここからＤＳＡ、ＤＳＢがそれぞれ出力される。垂直期間の表示の開始を示すストローブ信号ＳＴＶの反転信号であるＸＳＴＶは、ナンドゲート７４に入力され、垂直期間における表示の終了を示すＶＯＵＴの反転信号であるＸＶＯＵＴは、ナンドゲート７６に入力される。ナンドゲート７４の出力は、ナンドゲート７６に入力され、ナンドゲート７６の出力は、ナンドゲート７４に入力されており、両ナンドゲート７４、７６の出力は信号ＤＳＥとして、アンドゲート７０、７２に入力されている。ナンドゲート７４、７６は、ＸＳＴＶのＬでＨにセットされ、ＸＶＯＵＴのＬでＬにリセットされるフリップフロップを構成しており、信号ＤＳＥは、ＶＯＵＴのＨからＳＴＶのＨまでの垂直ブランキング期間にＬとなる。そして、このＤＳＥがアンドゲート７０、７２に入力されているため、ＤＳＡ、ＤＳＢは、垂直ブランキング期間にＬを保持し、表示期間にのみ信号ＣＫＶ１、ＣＫＶ２と同様にＨ，Ｌを繰り返す信号となる。
【００４５】
このように、垂直ブランキング期間において、信号ＤＳＡ、ＤＳＢをＬに固定することで、対応する素子の動作を禁止して、省電力化を図ることができる。
【００４６】
図７には、図３、５の構成を示すと共に、３列分の回路構成を示してある。この例では、３列をＲＧＢのそれぞれのビデオ信号に対応して配置してある。このような回路を所定列設けることで、フルカラー表示を行うことができる。
【００４７】
すなわち、ＲＧＢ、３本のビデオ信号ラインからは、並列して信号が来るため、ＲＧＢの３列の６個のＴＦＴ４２については、同一の信号ＨＳＷによってオンオフが制御される。また、ＴＦＴ６２、コンデンサ６４をグランドに接続するラインを２本並列に設けておき１列に２つあるＴＦＴ６２、コンデンサ６４を別々にグランドに接続している。さらに、信号ＤＳＡ、ＤＳＢについても、ナンドゲートおよびインバータの直列接続で形成されるアンドゲート７０、７２におけるインバータを１つのナンドゲートに対し２つ設けることによって、２系列発生し、ＴＦＴ４８に供給するものと、ＴＦＴ４４に供給するものとを別系統としている。
【００４８】
さらに、電流駆動型画素回路としては、図８に示すような直接指定型のものも好適である。
【００４９】
電源ＰＶＤＤには、ｐチェンネルのＴＦＴ１０のソースが接続され、そのドレインには、ｎチャンネルＴＦＴ１２を介し有機ＥＬ素子１４のアノードが接続され、有機ＥＬ素子１４のカソードがグランドに接続されている。
【００５０】
また、ＴＦＴ１０のゲートは、ｐチャンネルＴＦＴ１６によりデータラインｄａｔａに（ｄａｔａ１、ｄａｔａ２）接続されると共に、補助容量Ｃを介し、電源ラインＰＶＤＤに接続されている。さらに、ＴＦＴ１０とＴＦＴ１２との接続点は、ｐチャンネルのＴＦＴ１８を介し、データラインＤａｔａに接続されている。
【００５１】
そして、ＴＦＴ１２、１６のゲートには、行方向に伸びるライトラインＷｒｉｔｅＶが接続され、ＴＦＴ１８のゲートには、同じく行方向に伸びるライトラインＷｒｉｔｅＩが接続されている。
【００５２】
また、本実施形態においては、データラインｄａｔａとして、第１データラインｄａｔａ１と、第２データラインｄａｔａ２の２本を各列（カラム）に対応して設けてある。そして、ＴＦＴ１６、ＴＦＴ１８が、１行おきに第１データラインｄａｔａ１と、第２データラインｄａｔａ２に交互に接続されている。
【００５３】
また、第１および第２データラインｄａｔａ１、ｄａｔａ２は、それぞれスイッチＳＷ１、ＳＷ２を介し、電流ビデオ信号Ｉｖｉｄｅｏおよび電圧動作信号Ｖｏｐｅのいずれかが切り換え供給されるようになっており、この電流ビデオ信号Ｉｖｉｄｅｏが上述の実施形態におけるデータラインに供給される信号である。なお、スイッチＳＷ１は、信号ＳＷ１−ＩがＨの時にＩｖｉｄｅｏを選択し、ＳＷ１−ＶがＨの時にＶｏｐｅを選択する。また、スイッチＳＷ２は、信号ＳＷ２−ＩがＨの時にＩｖｉｄｅｏを選択し、ＳＷ２−ＶがＨの時にＶｏｐｅを選択する。
【００５４】
このような回路における各種制御クロックについて、図９に基づいて説明する。まず、２つのクロックＣＫＶ１、ＣＫＶ２は、１つおきの行（水平ライン）の画素回路への信号の制御のために、１Ｈ（１水平期間）毎に相補的にＨ，Ｌを繰り返す。すなわち、クロックＣＫＶ１がＨの期間はクロックＣＫＶ２がＬとなり、これを繰り返す。
【００５５】
各行毎のライト信号ＷｒｉｔｅＶ−１，Ｖ−２，Ｖ−３，・・・は、２Ｈ期間毎にＬになるが、このＬとなるタイミングが各行において１Ｈ期間ずつ順次ずれている。ＣＫＶ１がＨとなるタイミングから２クロック期間ＷｒｉｔｅＶ−１がＬとなり、これに対し１Ｈ期間ずれて、ＷｒｉｔｅＶ−２、ＷｒｉｔｅＶ−３が順次Ｌとなる。
【００５６】
また、ライト信号ＷｒｉｔｅＩ−１，Ｉ−２，Ｉ−３，・・・は、それぞれライト信号ＷｒｉｔｅＶ−１，Ｖ−２，Ｖ−３のＬの後半の１Ｈ期間にＬそれぞれとなる。
【００５７】
そして、スイッチＳＷ１の制御信号ＳＷ１−Ｖは、ライト信号ＷｒｉｔｅＶ−１，Ｖ−３，Ｖ−５，・・・がＬの期間の前半にＨとなり、データラインｄａｔａ１をＶｏｐｅに接続し、スイッチＳＷ２の制御信号ＳＷ２−Ｖは、ライト信号ＷｒｉｔｅＶ−２，Ｖ−４，Ｖ−６，・・・がＬの期間の前半にＨとなり、データラインｄａｔａ２をＶｏｐｅに接続する。
【００５８】
また、スイッチＳＷ１の制御信号ＳＷ１−Ｉは、ライト信号ＷｒｉｔｅＩ−１，Ｉ−３，Ｉ−５，・・・がＬの期間にＨとなり、データラインｄａｔａ２をＩｖｉｄｅｏに接続し、スイッチＳＷ２−Ｉは、ライト信号ＷｒｉｔｅＩ−２，Ｉ−４，Ｉ−６，・・・がＬの期間にＨとなり、データラインｄａｔａ２をＩｖｉｄｅｏに接続する。
【００５９】
ここで、このようなクロックによる１つの画素（図における上の画素）における動作を説明する。
【００６０】
ＳＷ１−ＶがＨとなることによって、スイッチＳＷ１がＶｏｐｅを選択する。また、ＷｒｉｔｅＶ−１がＬであり、ＷｒｉｔｅＩ−１がＨであることによって、ＴＦＴ１２，ＴＦＴ１８がオフ、ＴＦＴ１６がオンとなり、Ｖｏｐｅが補助容量Ｃに充電され、ＴＦＴ１０のゲート電位にセットされる。
【００６１】
ここで、このＶｏｐｅは、その画素についての輝度データ（ＲＧＢ別のデータであれば、ＲＧＢ別の輝度データ）に基づいた電圧値であり、この電圧の供給によって、補助容量Ｃの充電は早期に完了する。
【００６２】
次に、ＳＷ１−ＶがＬとなりＳＷ１−ＩがＨとなる。これによってスイッチＳＷ１がＩｖｉｄｅｏを選択する。また、ＷｒｉｔｅＶ−１がＬを維持するが、ＷｒｉｔｅＩ−１がＬとなることによって、ＴＦＴ１８がオンし、電源ＰＶＤＤからのＴＦＴ１０、ＴＦＴ１８を介し、電流Ｉｖｉｄｅｏが流れる。そして、この電流ＩｖｉｄｅｏがＴＦＴ１０を流れている状態におけるＴＦＴ１０のゲート電圧が補助容量Ｃに書き込まれる。ここで、上述のようにＴＦＴ１０のゲート電圧はＶｏｐｅにより、予備的にセットされており、Ｉｖｉｄｅｏによる充放電量はわずかであり、多階調時の小さな最小輝度電流によっても、早期に充放電を完了することができる。
【００６３】
このようにして、輝度データの書き込みが終了するため、ＷｒｉｔｅＶ−１、ＷｒｉｔｅＩ−１がＨとなる。これによって、ＴＦＴ１６、１８がオフし、ＴＦＴ１２がオンになり、電源ＰＶＤＤからの電流が有機ＥＬ素子１４に流れる。ここで、ＴＦＴ１０のゲート電圧は、Ｉｖｉｄｅｏが流れているときの電圧にセットされ、この電圧が補助容量Ｃにより保持されている。そこで、有機ＥＬ素子１４に流れる電流がＩｖｉｄｅｏと同一になる。
【００６４】
このように、本実施形態は、ＴＦＴ１０にＩｖｉｄｅｏを流してそのゲート電位をセットする直接指定方式であり、正確な電流制御を行うことができる。そして、ゲート電圧を予めＶｏｐｅによってセットすることができるため、輝度データの書き込みに要する時間を大幅に短縮して、多階調の表示にも容易に対応することができる。
【００６５】
ここで、入力する電圧Ｖｏｐｅについて、図１０に基づいて説明する。この電圧Ｖｏｐｅは、ビデオ情報を直接意味する電圧ではなく、有機ＥＬ素子１４に流す輝度情報である電流信号Ｉｏｌｅｄを流すＴＦＴ１０の動作点を与える電圧情報である。すなわち、輝度情報に対応してデータラインｄａｔａに流す電流Ｉｖｉｄｅｏは、有機ＥＬ素子１４に流れる電流Ｉｏｌｅｄとほぼ等しいはずである（Ｉｖｉｄｅｏ≒Ｉｏｌｅｄ）。そして、ＴＦＴ１０、１８をＯＮして、Ｉｖｉｄｅｏを流している時であれば、これらのオン抵抗をＰＶＤＤから減算した値であり、Ｖｏｐｅ＝ＰＶＤＤ−（ＶＤＳ＋ＶＴＦＴ１８）となる。また、有機ＥＬ素子１４に電流Ｉｏｌｅｄを流しているときであれば、ＴＦＴ１２のオン抵抗ＶＴＦＴ１２と、有機発光素子のオン抵抗Ｖｏｌｅｄと、ＴＦＴ１０のゲートソース間電位Ｖｇｄの和、すなわちＶｏｐｅ＝Ｖｏｌｅｄ＋ＶＴＦＴ１２＋Ｖｇｄとなる。
【００６６】
このようにして、Ｖｏｐｅは決定できる。そして、素子の特性は予め分かっているため、輝度信号に応じてたＶｏｐｅを求めることができる。そこで、画素設計を行う際に、予めシミュレーションにより、入力輝度信号とＶｏｐｅの変換についての曲線を求めておき、この曲線に基づき変換を行う回路を設け、この出力をＶｏｐｅとして供給すればよい。
【００６７】
また、本実施形態では、データラインｄａｔａ１に並列して、データラインｄａｔａ２を有している。そして、垂直方向の各画素は、交互にデータラインｄａｔａ１、ｄａｔａ２に接続され、各画素に、クロックＣＫＶ１の１Ｈ分ずれたタイミングで、Ｖｏｐｅの書き込み、Ｉｖｉｄｅｏの書き込みが行われる。従って、垂直方向の各画素の有機ＥＬ素子１４の発光開始タイミングは、それぞれ１Ｈ分ずれる。そして、ｄａｔａ１は、２Ｈで１ライン目の画素へのデータを書き込んだ後、次の２Ｈで３ライン目の画素へのデータの書き込みを行い、これを奇数行の画素に順次行う。また、ｄａｔａ２は、２ライン目の画素へのデータを書き込んだ後、４ライン目の画素へのデータの書き込みを行い、これを偶数の画素に順次行う。そして、１ライン目の画素へのデータ書き込みに対し、２ライン目の画素へのデータ書き込みは、１Ｈだけ後になっている。そこで、１ライン目の画素から、下方に向けて１Ｈ毎に順次書き込みが行われることになる。そこで、Ｖｏｐｅの書き込みに１Ｈ、Ｉｖｉｄｅｏの書き込みに１Ｈの合計２クロックを１画素のデータ書き込みに要するが、１列のデータ書き込みに要する時間は、１ラインに１Ｈでデータ書き込みを行った場合と同様となる。
【００６８】
なお、上述の説明では、１列の画素についてのみ説明したが、実際には、１Ｈ期間に、１行分の全画素についての電圧（Ｖｏｐｅ）書き込みを順次行い、次の１Ｈ期間に１行分の全画素についての電流（Ｉｖｉｄｅｏ）書き込みを行う。そして、１つのラインにおいて、電流書き込みを行っている場合には、次の行において、電圧書き込みを並列して行う。
【００６９】
特に、電圧書き込みは、１Ｈの期間で１ラインの全画素分のＶｏｐｅをｄａｔａ１またはｄａｔａ２にデータを順次設定して行う点順次方式とする。一方、電流書き込みは、１Ｈの期間に１ラインの全画素分のＩｖｉｄｅｏをｄａｔａ１またはｄａｔａ２の一度に載せて行う線順次方式としている。
【００７０】
なお、電流書き込みについては、１ラインの画素を複数のブロックに分割し、このブロックごとにそのブロック内のｄａｔａ１またはｄａｔａ２にＩｖｉｄｅｏを並行してデータをのせるブロック順次方式で行ってもよい。この場合、ブロックの数Ｎは、１Ｈ期間を電流書き込み時間で割った数で決定する。例えば、電流書き込み時間をｔｗとすると、Ｎ＝１Ｈ÷ｔｗとなる。これによって、確実に電流書き込みを終了することができる。
【００７１】
図１１および図１２には、他の実施形態の構成を示してある。なお、図１１および図１２は、図２および図３に対応している。
【００７２】
図１１には、本実施形態での、電流駆動型画素回路５０の構成が示されており、このようにＴＦＴ１、２、３、４にｎチャンネルＴＦＴを利用している。
【００７３】
ＴＦＴ３の一端が電流源ＣＳからのデータ電流Ｉｗを流すデータラインｄａｔａに接続され、他端はＴＦＴ１およびＴＦＴ４の一端に接続されている。ＴＦＴ１は、他端がグランドに接続され、ゲートが有機ＥＬ素子ＯＬＥＤ駆動用のＴＦＴ２のゲートに接続されている。また、ＴＦＴ４は、他端がＴＦＴ１およびＴＦＴ２のゲートに接続されており、このＴＦＴ１およびＴＦＴ２のゲートは補助容量Ｃを介しグランドに接続されている。そして、ＴＦＴ４のゲートは、ゲートラインＥｒａｓｅに接続されている。
【００７４】
データ書き込みのときには、ゲートラインＷｒｉｔｅ、ＥｒａｓｅにＨレベルの信号を供給する。これによって、ＴＦＴ３、４がオンされ電流源ＣＳからの電流Ｉｗが、ＴＦＴ３、ＴＦＴ１を介し、グランドに流れる。このとき、ＴＦＴ４がオンになっており、ＴＦＴ１と、ＴＦＴ２はカレントミラーを構成しており、ＴＦＴ２にも電流Ｉｗに対応した電流が流れる。そして、この状態におけるＴＦＴ１のゲート電圧が補助容量Ｃに保持される。そして、Ｅｒａｓｅを再度Ｈにするまで、ＴＦＴ２を介し駆動電流がＯＬＥＤに流れる。
【００７５】
また、このようなｎチャンネルＴＦＴを用いた場合、電流源ＣＳに対応するビデオデータ処理回路４６についても電流の方向を反対にする必要がある。そこで、図１２に示すように、ＴＦＴ６２Ａ、６２Ｂとして、ｐチャンネルＴＦＴを用い、ソースを電源ＰＶＤＤに接続する。これによって、ビデオ信号がコンデンサ６４Ａ、６４Ｂに保持され、その電圧に応じて、ＴＦＴ６２Ａ、６２に電流が流れ、これがデータラインに供給される。
【００７６】
ここで、本実施形態では、電流駆動型画素回路５０におけるＴＦＴの伝導型は、駆動ＴＦＴ２を含めすべてｎチャンネルである。ＴＦＴ２がｎチャンネルの場合、ビデオデータを書き込むときには、設定電流Ｉｗがビデオデータ処理回路４６からデータラインを経て電流駆動型画素回路５０に供給される。そこで、ビデオデータ処理回路４６におけるＴＦＴ６２をｐチャンネルとして、そのソースを電源ＰＶＤＤに接続している。これによって、ソースを高電位として設定電流Ｉｗを正確に制御することができる。
【００７７】
このように、電流駆動型画素回路５０における駆動素子である駆動ＴＦＴ２と、ビデオデータ処理回路における出力トランジスタであるＴＦＴ６２の伝導型を反対にすることによって、設定電流Ｉｗを正確に制御することができる。
【図面の簡単な説明】
【００７８】
【図１】実施形態の構成を示す図である。
【図２】画素回路の構成例を示す図である。
【図３】図１の回路をより詳細に示した図である。
【図４】図３の回路の各種信号波形を示す図である。
【図５】ＤＳＡ、ＤＳＢの発生のための回路構成を示す図である。
【図６】図５の回路の信号波形を示す図である。
【図７】実施形態のさらに詳細な構成を示した図である。
【図８】画素回路の構成例を示す図である。
【図９】図８の回路の各種信号波形を示す図である。
【図１０】Ｖｏｐｅの電圧設定を説明する図である。
【図１１】画素回路の他の構成例を示す図である。
【図１２】図１１の画素回路を利用した場合の構成を示す図である。
【符号の説明】
【００７９】
４０  水平シフトレジスタ、４４  トランジスタ、４６  ビデオデータ処理回路、５０  電流駆動型画素回路、７０  オアゲート、７４，７６  ナンドゲート。
【図１】
2005128476.tif 000003
【図２】
2005128476.tif 000004
【図３】
2005128476.tif 000005
【図４】
2005128476.tif 000006
【図５】
2005128476.tif 000007
【図６】
2005128476.tif 000008
【図７】
2005128476.tif 000009
【図８】
2005128476.tif 000010
【図９】
2005128476.tif 000011
【図１０】
2005128476.tif 000012
【図１１】
2005128476.tif 000013
【図１２】
2005128476.tif 000014