(57)【要約】【課題】成膜温度を増加させることなく、窒化膜中の塩素含有量を低減する。【解決手段】シリコン基板１０上に、４５０℃の成膜温度でＳｉ２Ｃｌ６のような塩素含有ガスとＮＨ３とを用いてＬＰＣＶＤ法により１層目窒化膜２１を成膜する。その後、アニールガス３２としてＮＨ３を用いてアニール処理を行う。１層目窒化膜２１の表面に残存する塩素３１とアニールガス３２とが反応し、反応生成物３３となり１層目窒化膜２１から離脱する。成膜とアニールとを交互に繰り返し行うことにより、多層の窒化膜２１，２２，…，２ｎからなる窒化膜が形成される。【選択図】        図１
2005005589.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、６００℃以下の温度で塩素含有ガスを用いてＬＰＣＶＤ法により窒化膜層を成膜する成膜工程と、
前記窒化膜層が成膜された前記基板をアニールするアニール工程と、
を含み、
前記成膜工程と前記アニール工程とを繰り返し行うことによって、複数の前記窒化膜層からなる窒化膜を形成することを特徴とする窒化膜の膜質改善方法。
【請求項２】
請求項１に記載の膜質改善方法において、
前記成膜工程で、前記窒化膜層を１ｎｍ〜２０ｎｍの膜厚で成膜することを特徴とする窒化膜の膜質改善方法。
【請求項３】
請求項１又は２に記載の膜質改善方法において、
前記アニール工程で用いられるアニールガスは、ＮＨ３、Ｎ２、Ｈ２、Ｏ２、ＮＯ２の何れかを含むことを特徴とする窒化膜の膜質改善方法。
【請求項４】
請求項１から３の何れかに記載の膜質改善方法において、
前記成膜工程と前記アニール工程とを同一の製造装置内で連続して行うことを特徴とする窒化膜の膜質改善方法。
【請求項５】
基板上に、半導体要素を形成する工程と、
前記半導体要素上に、６００℃以下の温度で塩素含有ガスを用いてＬＰＣＶＤ法により窒化膜層を成膜する成膜工程と、
前記窒化膜層が成膜された前記基板をアニール処理するアニール工程と、
を含み、
前記成膜工程と前記アニール工程とを繰り返し行うことによって、複数の前記窒化膜層からなる窒化膜を形成することを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載の製造方法において、
前記半導体要素はゲート電極であり、
前記窒化膜を形成した後、前記窒化膜をエッチングすることにより前記ゲート電極の側壁にサイドウォールを形成する工程を更に含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、半導体装置等に用いられる窒化膜の膜質改善方法及びその窒化膜を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、ＳｉＨ２Ｃｌ２、ＳｉＣｌ４、Ｓｉ２Ｃｌ６のような塩素含有Ｓｉ原料ガスとＮＨ３ガスとを用いたＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により窒化膜を成膜していた。このＬＰＣＶＤ法では、６５０℃〜８００℃の成膜温度が一般的に用いられていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、熱履歴（Ｔｈｅｒｍａｌ  Ｂｕｄｇｅｔ）を低減するために、上記成膜温度を６００℃以下に低温化した場合、窒化膜中に不純物として塩素や水素が多く残存してしまい、窒化膜の膜質が劣化してしまうという問題があった。
さらに、かかる窒化膜を半導体装置に適用した場合、窒化膜中に残存する塩素が他の素子に拡散してしまい、半導体装置の信頼性が低下する可能性があった。例えば、ゲート電極側壁のサイドウォールを窒化膜により形成する場合には、窒化膜の不純物がゲート電極に拡散してしまい、ゲート電極中の不純物濃度が変化してしまうという問題があった。
【０００４】
本発明は、上記従来の課題を解決するためになされたもので、成膜温度を増加させることなく、窒化膜中の塩素含有量を低減することを目的とする。
【０００５】
【課題を解決する為の手段】
本発明に係る窒化膜の膜質改善方法は、基板上に、６００℃以下の温度で塩素含有ガスを用いてＬＰＣＶＤ法により窒化膜層を成膜する成膜工程と、
前記窒化膜層が成膜された前記基板をアニールするアニール工程と、
を含み、
前記成膜工程と前記アニール工程とを繰り返し行うことによって、複数の前記窒化膜層からなる窒化膜を形成することを特徴とするものである。
【０００６】
本発明に係る膜質改善方法において、前記成膜工程で、前記窒化膜層を１ｎｍ〜２０ｎｍの膜厚で成膜することが好適である。
【０００７】
本発明に係る膜質改善方法において、前記アニール工程で用いられるアニールガスは、ＮＨ３、Ｎ２、Ｈ２、Ｏ２、ＮＯ２の何れかを含むことが好適である。
【０００８】
本発明に係る膜質改善方法において、前記成膜工程と前記アニール工程とを同一の製造装置内で連続して行うことが好適である。
【０００９】
本発明に係る半導体装置の製造方法は、基板上に、半導体要素を形成する工程と、
前記半導体要素上に、６００℃以下の温度で塩素含有ガスを用いてＬＰＣＶＤ法により窒化膜層を成膜する成膜工程と、
前記窒化膜層が成膜された前記基板をアニール処理するアニール工程と、
を含み、
前記成膜工程と前記アニール工程とを繰り返し行うことによって、複数の前記窒化膜層からなる窒化膜を形成することを特徴とするものである。
【００１０】
本発明に係る半導体装置の製造方法においても、前記成膜工程で、前記窒化膜層を１ｎｍ〜２０ｎｍの膜厚で成膜することが好適である。
【００１１】
本発明に係る半導体装置の製造方法においても、前記アニール工程で用いられるアニールガスは、ＮＨ３、Ｎ２、Ｈ２、Ｏ２、ＮＯ２の何れかを含むことが好適である。
【００１２】
本発明に係る半導体装置の製造方法においても、前記成膜工程と前記アニール工程とを同一の製造装置内で連続して行うことが好適である。
【００１３】
本発明に係る半導体装置の製造方法において、前記半導体要素はゲート電極であり、
前記窒化膜を形成した後、前記窒化膜をエッチングすることにより前記ゲート電極の側壁にサイドウォールを形成する工程を更に含むことが好適である。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一または相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【００１５】
実施の形態１．
図１は、本発明の実施の形態１による窒化膜の膜質改善方法を説明するための工程断面図である。
先ず、図１（ａ）に示すように、基板１０としてのシリコン基板上に、Ｓｉ２Ｃｌ６（ＨＣＤ：Ｈｅｘａ−Ｃｈｌｏｒｏ−Ｄｉｓｉｌａｎｅ）のような塩素含有ガスを用いて６００℃以下の成膜温度でＬＰＣＶＤ法により第１層目の窒化膜（以下「１層目窒化膜」という。）２１を形成する。
ここで、１層目窒化膜２１の成膜条件は、例えば、Ｓｉ２Ｃｌ６流量：１０〜５０ｓｃｃｍ；ＮＨ３流量：３００〜１０００ｓｃｃｍ；圧力：１Ｔｏｒｒ；温度：４５０℃である。また、１層目窒化膜２１の形成膜厚は、以下に述べるアニール処理を考慮すると、例えば、１ｎｍ〜２０ｎｍが好適であり、１ｎｍ〜１０ｎｍがより好適である。このように、Ｓｉ原料として塩素含有ガスを用い、６００℃以下の低温で成膜された１層目窒化膜２１の表面には、不純物としての塩素３１や水素が多く存在する。なお、上述したように、１層目窒化膜２１の形成膜厚を１ｎｍ〜２０ｎｍ程度に薄くすることにより、１層目窒化膜２１中に残存する塩素３１は少なく、ほとんどの塩素３１は１層目窒化膜２１の表面に存在する。
【００１６】
次に、図１（ｂ）に示すように、アニールガス３２としてＮＨ３を用いて、アニール処理を行う。このアニール処理により、１層目窒化膜２１表面に存在する塩素３１とＮＨ３３２とが反応して、例えば、ＨＣｌ等の反応生成物３３が生成する。この反応生成物３３は１層目窒化膜２１表面から脱離する。
ここで、アニールガス３２としては、上記ＮＨ３以外に、Ｎ２，Ｈ２を用いることができ、さらに１層目窒化膜２１の膜質に影響しない限度においてＯ２，Ｎ２Ｏを用いることができる。ＮＨ３の代わりにＮ２をアニールガス３２として用いた場合、１層目窒化膜２１の表面に残存し、成膜工程で未反応であった塩素含有ガスやＮＨ３がそのまま除去されると考えられる。また、Ｏ２またはＮＯ２をアニールガス３２として用いた場合、１層目窒化膜２１の表面に残存する水素と反応してＨ２Ｏを生成し、その中に塩素が含まれた状態で除去されると考えられる。
また、アニール処理は、ＬＰＣＶＤ装置を用いて行うことができる。すなわち、成膜処理とアニール処理を同一の製造装置を用いて連続して行うことができる。アニール処理条件は、例えば、ＮＨ３流量；３００〜１０００ｓｃｃｍ；圧力：１Ｔｏｒｒ；温度：４００℃である。
また、アニール処理時間は、１層目窒化膜２１の膜厚や、該窒化膜２１における塩素３１の減少量に応じて適宜決定すればよく、例えば、３０ｓｅｃである。
また、アニール処理の温度は、上記４００℃に限らず、窒化膜２１の成膜温度以下で且つ３００℃以上であればよい。
【００１７】
その後、図１（ａ）に示す成膜工程と、図１（ｂ）に示すアニール工程とを、所望の膜厚の窒化膜が得られるまで交互に繰り返し実行する。これにより、図１（ｃ）に示すように、多層の窒化膜２１，２２，…，２ｎからなる窒化膜が形成される。すなわち、図２に示すように、成膜工程（処理時間：１５ｓｅｃ）とアニール工程（３０ｓｅｃ）とを１周期とし、これを複数回繰り返すことにより、所望の膜厚を有する窒化膜が得られる。２５０周期行ってトータル膜厚が約７０ｎｍの窒化膜を形成した際、その窒化膜中の塩素含有量が、１回の成膜工程で形成した窒化膜中の塩素含有量と比べて約３０％減少したことを本発明者は確認した。
【００１８】
以上説明したように、本実施の形態１では、塩素含有ガスを用いて６００℃以下の温度でＬＰＣＶＤ法により１層目窒化膜２１を成膜した後、アニール処理を行って該１層目窒化膜２１表面に残存する塩素３１を除去した。そして、成膜工程とアニール工程を繰り返すことにより、多層の窒化膜２１，２２，…，２ｎからなる窒化膜を形成した。これにより、最終的な窒化膜中の塩素３１を減少させることができ、窒化膜の膜質を改善することができる。
また、窒化膜２１，２２，…，２ｎの成膜工程とアニール工程とを、同一の製造装置（ＬＰＣＶＤ装置）で行うことにより、スループットを向上させることができる。さらに、成膜温度とアニール温度とを同一温度にすることにより、スループットを更に向上させることができる。
【００１９】
なお、本実施の形態１では、塩素含有のＳｉ原料ガスとしてＳｉ２Ｃｌ６を用いたが、これに限らず、ＳｉＨ２Ｃｌ２、ＳｉＣｌ４を用いることができる。
【００２０】
実施の形態２．
図３は、本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である。
本実施の形態２は、前述した実施の形態１の膜質改善方法を、半導体装置の製造方法に適用した一例である。
【００２１】
先ず、図３（ａ）に示すように、基板１０としてのシリコン基板上に、熱酸化法を用いてゲート絶縁膜４１としてのゲート酸化膜を形成する。次に、ゲート絶縁膜４１上にポリシリコン膜を形成し、該ポリシリコン膜をパターニングすることにより、ポリシリコン膜からなるゲート電極（半導体要素）４２を形成する。なお、ゲート電極４２は、ポリシリコン膜とシリサイド膜との積層構造のように、その構造は任意であってもよい。
【００２２】
次に、図３（ｂ）に示すように、ゲート電極４２上に、Ｓｉ２Ｃｌ６およびＮＨ３を用いて成膜温度４５０℃でＬＰＣＶＤ法により１層目窒化膜４３を形成する。１層目窒化膜４３の成膜条件及び膜厚は、前述した実施の形態１と同様であるので、説明を省略する。このように、Ｓｉ原料として塩素含有ガスを用い、６００℃以下の低温で成膜された１層目窒化膜４３の表面には、不純物としての塩素４４や水素が多く残存する。
【００２３】
次に、図３（ｃ）に示すように、アニールガス４５としてＮＨ３を用いてアニール処理を行う。これにより、１層目窒化膜４３表面に残存する塩素４４とアニールガス４５とが反応して、反応生成物４６を生成する。この反応生成物４６は１層目窒化膜４３から離脱する。
本アニール処理の処理条件は、前述した実施の形態１と同様であるので、説明を省略する。
【００２４】
さらに、図３（ｂ）に示した成膜工程と、図３（ｃ）に示したアニール工程とを交互に繰り返し行う。これにより、図３（ｄ）に示すように、所望の膜厚の窒化膜４７が得られる。すなわち、図２に示すようなシーケンスを行うことにより、多層膜からなる窒化膜４７が得られる。各アニール工程で、膜表面に残存する塩素４４が除去されるため、窒化膜４７中に含まれる塩素４４の量は低減する。
【００２５】
次に、図３（ｅ）に示すように、ドライエッチング等の異方性エッチングすることにより、ゲート電極４２の側壁に窒化膜からなるサイドウォール４８を形成する。
【００２６】
以上説明したように、本実施の形態２では、ゲート電極４２を覆うように、塩素含有ガスを用いて６００℃以下の温度でＬＰＣＶＤ法により１層目窒化膜４３を成膜した後、アニール処理を行って該窒化膜４３表面に残存する塩素４４を除去した。さらに、成膜工程とアニール工程を繰り返し行うことにより、多層の窒化膜からなり所望の膜厚を有する窒化膜４７を形成した。これにより、窒化膜４７中の塩素４４を減少させることができ、窒化膜４７の膜質を改善することができる。
さらに、窒化膜４７をエッチングすることにより、ゲート電極４２の側壁を覆うサイドウォール４８を形成した。膜質が改善された窒化膜からなるサイドウォール４８は塩素濃度が低いため、後工程で熱が加わった場合でも、サイドウォール４８からゲート電極４２等に不純物が拡散しない。従って、膜質が改善された窒化膜を半導体装置に適用することにより、半導体装置の信頼性を向上させることができる。
【００２７】
なお、本実施の形態２では、半導体要素としてのゲート電極４２上に窒化膜４７を形成する場合について説明したが、これに限らず、例えば、窒化膜をライナーとして形成する場合についても適用できる。
【００２８】
【発明の効果】
本発明によれば、成膜温度を増加させることなく、窒化膜中の塩素含有量を低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による窒化膜の膜質改善方法を説明するための工程断面図である。
【図２】本発明の実施の形態１において、窒化膜の形成シーケンスを示す図である。
【図３】本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である。
【符号の説明】
１０  基板（シリコン基板）
２１，４３  １層目窒化膜
２２  ２層目窒化膜
２ｎ  ｎ層目窒化膜
３１，４４  塩素
４１  ゲート絶縁膜（ゲート酸化膜）
４２  ゲート電極
４７  窒化膜
４８  サイドウォール
【図１】
2005005589.tif 000003
【図２】
2005005589.tif 000004
【図３】
2005005589.tif 000005