(57)【要約】【課題】  タイムベースコレクタなどを必要としない小規模な回路構成でスキューが目立たない映像を表示できるようにする。【解決手段】  映像信号から分離された水平同期信号のカウント値に対応してパルス発生タイミングを生成し、その生成されたタイミングでマスキングパルスを出力するマスキングパルス発生部と、水平同期信号に同期した映像信号処理用のクロックを発生しマスキングパルスが供給される間は電圧制御発振器の制御電圧を保持するＰＬＬ部とを備える。例えばマスキングパルスの発生タイミングを、入力した映像信号の垂直ブランキング期間の近傍に設定して、入力映像信号の垂直ブランキング期間の近傍で、水平周期の急激な変動があった場合でも、その変動の発生する期間の近傍でのＰＬＬ部の発振周波数が一定に保持されているので、ＰＬＬ部が出力するクロック周波数の変動が阻止される。【選択図】      図４
2005124089.tif 000002
【特許請求の範囲】
【請求項１】
映像信号から水平同期信号を分離する同期信号分離部と、
前記同期信号分離部で分離された水平同期信号をフィールド周期でカウントする水平同期カウント部と、
前記水平同期カウント部でのカウント値に対応してパルス発生タイミングを生成し、その生成されたタイミングでマスキングパルスを出力するマスキングパルス発生部と、
前記水平同期信号に同期した映像信号処理用のクロックを発生し、前記マスキングパルスが供給される間は電圧制御発振器の制御電圧を保持するフェーズ・ロックド・ループ部とを備えた
映像信号処理装置。
【請求項２】
請求項１記載の映像信号処理装置において、
前記マスキングパルス発生部でパルス発生タイミングを生成するカウント値を、外部から設定調整可能とした
映像信号処理装置。
【請求項３】
請求項１記載の映像信号処理装置において、
前記フェーズ・ロックド・ループ部で発生されたクロックで、映像信号の表示処理を行う
映像信号処理装置。
【請求項４】
請求項３記載の映像信号処理装置において、
前記表示処理として、前記同期信号分離部で同期信号を分離するタイミングから所定水平周期遅延させたタイミングで表示させる処理を行う
映像信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばテレビジョン受像機に適用して好適な映像信号処理装置に関し、特に水平同期信号に同期させたクロックを生成させる処理に関する。
【背景技術】
【０００２】
従来、ビデオテープレコーダ（ＶＴＲ）から再生した映像信号をテレビジョン受像機で表示させる際に、特殊再生時に映像が歪む領域であるスキューの発生箇所を表示領域に入れないようにする処理が行われている。ＶＴＲでの特殊再生時にスキューの発生箇所が表示領域に入るのは、テレビジョン受像機内で数Ｈ（数水平周期）の遅延を持つ信号処理を行う時である。テレビジョン受像機で数Ｈの遅延を持つのは一般的である。
【０００３】
この数Ｈの遅延と、スキューの発生箇所が表示領域に入ることとの関係について以下説明する。テレビジョン受像機では、入力された映像信号から分離された水平同期信号をＰＬＬ部（フェーズ・ロックド・ループ部）に入力させて、そのＰＬＬ部で映像信号の水平周期に同期したシステムクロックを発生し、そのシステムクロックでテレビジョン受像機内での映像処理を行うようにしてある。ＰＬＬ部に入力された水平同期信号は、ＰＬＬ部の内部の位相比較器に入力される。位相比較器では入力した水平同期信号と、電圧制御発振器（ＶＣＯ）から出力されるシステムクロックを分周したパルスとの位相比較を行い、その位相のずれている分を電圧として出力する。この電圧をローパスフィルタ（ＬＰＦ）を通してＶＣＯに制御電圧として入力し、位相のずれが無くなるようにシステムクロックの周波数を調整する。
【０００４】
ここで、ＰＬＬ部は応答が速いため、通常の放送では水平同期信号の変動に追随し、安定したクロックを供給し、良好な映像の表示が行える。しかし、ＶＴＲから再生した映像信号の場合には、ヘッド切り替えでは急激な水平同期信号の変動があるため、クロックも急激に変動し、スキューと称する画乱れが生じる。そして、テレビジョン受像機内での信号処理に、数Ｈ程度の遅延、例えば８Ｈ程度の遅延が発生する場合、通常再生ではこの画乱れはオーバースキャン領域に入り目立たないが、テレビジョン受像機の電源電圧の変動や偏向系の回路部品の経年劣化によるばらつきで、オーバースキャン領域が狭くなり、表示される可能性がある。さらにＶＴＲでの特殊再生時には水平ライン数が増減し、水平ラインが減少した時にはスキューが表示されてしまう。
【０００５】
図５は、このスキューの発生と、受像機での数Ｈ程度の遅延との関係を示した図である。入力した映像信号を、そのままのタイミングで遅延なく表示させた場合の表示映像ａでは、縦線ａ１が表示されているとする。このとき、信号処理により映像信号の入力から８Ｈ期間の遅延ＤＬがあるとすると、この受像機では表示される映像は、図５の右側に示すように表示映像ｂとなる。
【０００６】
ここで、このときの入力映像信号が、ＶＴＲで再生した映像信号であり、入力映像信号の垂直ブランキング期間Ｖｓｙｎｃの近傍のタイミングｔ１に、再生ヘッドの切換えによる急激な水平同期タイミングの変動があるとする。このとき、図５に示した垂直ブランキング期間Ｖｓｙｎｃは、実際に表示される映像ｂの垂直ブランキング期間であるが、ＰＬＬ部では、同期タイミングの変動時点ｔ１で、クロック周期が変化してしまい、表示映像ｂの垂直ブランキング期間Ｖｓｙｎｃとは異なる期間に、水平同期タイミングの変動が発生してしまう。従って、そのクロック変動が発生するタイミングが、映像ｂが表示されるタイミング中に発生して、表示映像ｂの中の縦線ｂ１に画乱れｂ２が発生してしまう。
【０００７】
従来、このような問題を解決するためには、タイムベースコレクタ（ＴＢＣ）を使用して、映像信号の同期タイミングが一定になるように構成していた。特許文献１には、このような場合に使用されるタイムベースコレクタの構成についての開示がある。
【特許文献１】特開平６−８６２２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、従来のこの種のタイムベースコレクタは、構成が複雑であり高価である問題があった。即ち、タイムベースコレクタは、メモリを使用して映像信号の出力タイミングを安定化する回路であり、これは応答速度の速い入力用のＰＬＬ部と、応答速度の遅い（安定している）出力のＰＬＬ部を用いて、メモリへの書込みと読出しを行う構成としている。このようなタイムベースコレクタを備えることで、ＶＴＲのヘッド切り替えによる急激な水平同期信号の変動があっても、メモリへの入力用と出力用に別々のクロックを使用するので画乱れが生じない。
【０００９】
しかしながら、このような構成のタイムベースコレクタでは、メモリと、書き込み／読み出しクロック用にＰＬＬ部が２つ必要となり回路規模が大きく、部品点数が多くなるという問題がある。
【００１０】
本発明の目的は、小規模な回路構成でスキューが目立たない映像を表示できるようにすることにある。
【課題を解決するための手段】
【００１１】
本発明は、映像信号から分離された水平同期信号をカウントする水平同期カウント部と、その水平同期カウント部でのカウント値に対応してパルス発生タイミングを生成し、その生成されたタイミングでマスキングパルスを出力するマスキングパルス発生部と、水平同期信号に同期した映像信号処理用のクロックを発生しマスキングパルスが供給される間は電圧制御発振器の制御電圧を保持するＰＬＬ部とを備えた映像信号処理装置としたものである。
【００１２】
このようにしたことで、例えばマスキングパルスの発生タイミングを、入力した映像信号の垂直ブランキング期間の近傍に設定することで、その入力映像信号の垂直ブランキング期間の近傍で、水平周期の急激な変動があった場合でも、その変動の発生する期間が、マスキングパルスでＰＬＬ部の発振周波数が一定に保持されているので、ＰＬＬ部が出力するクロック周波数の変動が阻止される。
【発明の効果】
【００１３】
本発明によると、１フィールド期間中の予め決められた所定期間内では、マスキングパルスで水平同期信号に同期したクロックの変動が阻止され、スキューの発生期間をマスキングすることになり、例えばＶＴＲの再生映像信号を本発明の装置で処理して、その処理された映像信号を表示させた場合に、ＶＴＲの再生ヘッダの切換えによる画像乱れが、表示映像に発生しないようになる。この場合、タイムベースコレクタの如き複雑な構成の手段を必要としないので、それだけ簡単な構成で表示映像の安定化が行える。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の一実施の形態を、図１〜図４を参照して説明する。
本例においては、テレビジョン受像機内のシステムクロックを生成させる回路に適用したものであり、図１は、そのシステムクロックを生成させる回路構成を示したブロック図である。図１に示した構成について説明すると、映像信号入力端子１には、外部から入力した映像信号又は内蔵されたチューナで受信して得た映像信号が供給される。この入力端子１に得られる映像信号を、同期分離回路２に供給し、映像信号に含まれる垂直同期信号、水平同期信号、等価パルスなどの複合同期信号を分離して、水平同期信号と垂直同期信号とを個別に出力する。
【００１５】
同期分離回路２で分離された水平同期信号は、フェーズ・ロックド・ループ部（以下ＰＬＬ部と称する）３に供給すると共に、水平同期カウンタ４に供給する。水平同期カウンタ４には、同期分離回路２で分離された垂直同期信号についても供給され、垂直同期信号が供給される毎にリセットされながら（即ち１フィールド周期でリセットされながら）、供給される水平同期信号としてのパルスを１周期ずつカウントする。このカウンタ４でのカウント値Ｌは、タイミングパルス発生回路５に供給する。タイミング発生回路５ではカウント値がＬ−ａになった時にスタートパルスを出力する。ａはスタート位置を決める値であり、入力端子５ａに得られるスタート位置設定信号により、調整できる構成としてある。この入力端子５ａに得られる信号で調整できる範囲については、ある程度の範囲内に制限させるようにしても良い。
【００１６】
タイミングパルス発生回路５で発生されたスタートパルスは、マスキングパルス発生回路６に供給する。マスキングパルス発生回路６には、同期分離回路２で分離された垂直同期信号についても供給され、タイミングパルス発生回路５から供給されるスタートパルスの立ち上がりからハイレベルとなり、垂直同期信号の立ち上がりでローレベルになるマスキングパルスを発生して、ＰＬＬ部３内の電圧制御発振器３３に供給する。マスキングパルスがハイレベルになっている期間は、例えば本例の場合には数Ｈから十数Ｈ程度の比較的短い期間である。
【００１７】
ＰＬＬ部３は、同期分離回路２で分離された水平同期信号が、位相比較器３１の一方の入力端子に供給され、ＰＬＬ部３内の分周器３４の出力と比較され、比較の結果出力される誤差信号がローパスフィルタ（ＬＰＦ）３２で平均化（直流化）されて、電圧制御発振器（ＶＣＯ）３３に制御電圧として供給される。電圧制御発振器３３は、供給される制御電圧に対応した周波数を発振する可変周波数発振器であり、その発振出力が、システムクロックとして、テレビジョン受像機内の映像信号を処理する各回路（図示せず）に供給されると共に、分周器３４に供給され、分周器３４で分周された信号を、位相比較器３１に戻す構成としてある。なお、本例のＰＬＬ部３が備える電圧制御発振器３３は、入力電圧の変動に追随して発振周波数が高速で変化する、比較的応答速度の速いタイプのものとしてある。
【００１８】
ここで、本例においては、ＰＬＬ部３内の電圧制御発振器３３にハイレベルのマスキングパルスが供給される間は、電圧制御発振器３３の発振周波数を、マスキングパルスが供給される直前の周波数に固定させて発振周波数を安定させる構成としてある。
【００１９】
次に、図２のタイミング図を参照して、図１に示した構成でマスキングパルスを生成させる処理について説明する。図２Ａは垂直同期パルスを示し、図２Ｂは水平同期パルスを示す。図２Ｃに示すカウンタ４でのカウント値は、垂直同期パルスでフィールド周期にリセットされながら、値Ｌまでカウントを行う。ここで、カウント値がＬ−ａになると、図２Ｄに示すタイミングパルスがタイミングパルス発生回路５で発生し、そのタイミングパルスの発生位置から垂直同期パルスの発生位置まで、図２Ｅに示すマスキングパルスが、マスキングパルス発生回路６で発生する。
【００２０】
図３は、このようにして生成されたマスキングパルスによりクロックの制御状態を示した図である。図３Ａは、入力した映像信号から分離した同期信号を示したもので、この同期パルスの先頭部分には、ＶＴＲでの再生時のヘッド切換えにより急激な水平周期の変動があるとする。ここで、本例のマスキングパルスによる処理をしない場合の同期信号の出力については、図３Ｂに示すように、そのまま水平周期の変動が発生してしまう。これに対して、図１に示した構成で図３Ｃに示すマスキングパルスを生成させて、そのマスキングパルスによりＰＬＬ部３でのクロック周期変動を規制することで、図３Ｄに示したように、マスキングパルスがハイレベルである間は、同期パルスの周期変動が規制され、マスキングパルスがローレベルに戻ってからクロック周期の変動が発生するようになる。
【００２１】
図４は、本例のマスキングパルスを使用した処理例を示した図である。この図４は、従来例として示した図５と同様の表示形態の図であり、入力した映像信号を、そのままのタイミングで遅延なく表示させた場合の表示映像ａでは、縦線ａ１が表示されているとする。このとき、この受像機では表示される映像が、映像信号の入力から８Ｈ期間の遅延ＤＬがあるとすると、実際の表示映像ｂが図４の右側に示すようになる。
【００２２】
そして、このときの入力映像信号が、ＶＴＲで再生した映像信号であり、入力映像信号の垂直ブランキング期間Ｖｓｙｎｃの近傍のタイミングｔ１に、再生ヘッドの切換えによる急激な水平同期タイミングの変動があるとする。図４に示した垂直ブランキング期間Ｖｓｙｎｃは、実際に表示される映像ｂの垂直ブランキング期間であるが、ＰＬＬ部では、マスキングパルスにより垂直ブランキング期間になるまでの間、クロック周期の変動が抑えられて、同期タイミングの変動時点ｔ１でのクロック周期の変化がない。従って、表示映像ｂの垂直ブランキング期間Ｖｓｙｎｃに、水平同期タイミングの変動が発生するようになり、表示映像ｂの中には縦線ｂ１の画乱れが発生せず、画乱れｂ２′が表示範囲外になる。
【００２３】
このように本例の構成の受像機によると、入力映像信号を表示させる場合に、数Ｈ程度の期間の遅延があって表示される構成である場合に、ＶＴＲで再生した映像信号が入力して、その映像信号に、再生ヘッドの切換え時に同期タイミングの乱れがある場合であっても、その同期タイミングの乱れで表示映像に乱れが発生することがなくなる。従って、従来の受像機のようにタイムベースコレクタの如き複雑で高価な回路部品を設けなくても、歪みのない常時良好な表示が可能になる。
【００２４】
また本例においては、タイミングパルス発生回路５でタイミングパルスを発生させる位置を、外部からの信号で調整できるようにしたので、例えば、垂直同期信号を分離する回路で１〜２Ｈ程度の遅延が生じる場合であっても、その変動を吸収するための調整が可能になる。
【００２５】
なお、ここまで説明した実施の形態では、テレビジョン受像機内でシステムクロックを生成させる場合について説明したが、映像信号を処理する各種映像信号処理装置内で、同様の処理でシステムクロックを生成させる場合にも適用可能である。このようにして生成されたシステムクロックに基づいて映像信号を処理すれば、その処理装置で処理された映像信号を、別の受像機に供給して表示させた場合にも、同様に表示映像中にスキューが発生しない良好な表示となる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施の形態による構成例を示す構成図である。
【図２】本発明の一実施の形態によるマスキングパルスの生成タイミングを示したタイミング図である。
【図３】本発明の一実施の形態によるマスキングパルスによるパルス出力状態を示すタイミング図である。
【図４】本発明の一実施の形態による表示例を示す説明図である。
【図５】従来の表示例を示す説明図である。
【符号の説明】
【００２７】
１…映像信号入力端子、２…同期分離回路、３…フェーズ・ロックド・ループ部（ＰＬＬ部）、４…水平周期カウンタ、５…タイミングパルス発生回路、６…マスキングパルス発生回路、３１…位相比較器、３２…ローパスフィルタ、３３…電圧制御発振器、３４…分周器
【図１】
2005124089.tif 000003
【図２】
2005124089.tif 000004
【図３】
2005124089.tif 000005
【図４】
2005124089.tif 000006
【図５】
2005124089.tif 000007