(57)【要約】【課題】本発明は、工程の単純化、且つ、透過領域の開口率の増大を可能とする半透過型の液晶表示装置及びその製造方法を提供する。【解決手段】本発明の液晶表示装置は、透明な第１導電層と不透明な第２導電層とが積層された二重構造のゲートラインと、ゲート絶縁膜を挟んでゲートラインと交差構造で形成され、透過領域と反射領域を持つ画素領域を定義するデータラインと、ゲートライン及びデータラインと接続された薄膜トランジスタと、画素領域に形成された第１導電層、及び第１導電層の端部に沿って積層された第２導電層を持つ画素電極と、ゲートラインとゲート絶縁膜を挟んで重畳されて、ストレージキャパシタを形成するストレージ上部電極と、薄膜トランジスタを覆う有機膜からゲート絶縁膜まで貫通して、薄膜トランジスタのドレーン電極及びストレージ電極の側面を露出させる透過孔と、反射領域に形成され、透過孔のエッジ部を経由して、ドレーン電極及びストレージ上部電極を画素電極の第２導電層と接続させる反射電極とを備える。【選択図】図４
2005346087.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２基板と、
前記第１基板上に、透明な第１導電層と不透明な第２導電層とを積層した二重構造のゲートラインと、
前記ゲートライン上の第１絶縁膜と、
前記ゲートラインと交差して、透過領域と反射領域を持つ画素領域を画定するデータラインと、
前記ゲートライン及びデータラインと接続された薄膜トランジスタと、
前記画素領域に形成された前記第１導電層と、前記第１導電層の枠部に沿って積層された第２導電層とを持つ画素電極と、
前記ゲートラインと前記第１絶縁膜を挟んで重畳されてストレージキャパシタを形成するストレージ上部電極と、
前記薄膜トランジスタを覆う第２絶縁膜から前記第１絶縁膜まで貫通して、前記薄膜トランジスタのドレーン電極及び前記ストレージ上部電極の側面を露出させる透過孔と、
前記反射領域に形成され、前記透過孔のエッジ部を経由して、前記ドレーン電極及び前記ストレージ上部電極を前記画素電極の第２導電層と接続させる反射電極と、
前記第１及び第２基板間の液晶層と、を備えることを特徴とする液晶表示装置。
【請求項２】
前記ゲートラインの第１導電層から延長されるゲートパッドと、
前記ゲートパッドと同様の第１導電層で形成されるデータパッドと、をさらに備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記パッドの位置するパッド領域において、前記第１及び第２絶縁膜は除去されることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記データパッドから前記データラインの端部と重畳するように延長されたデータリンクと、
前記第２絶縁膜から前記データラインを経由して前記第１絶縁膜まで貫通して、前記データリンクを露出させる第１コンタクトホールと、
前記第１コンタクトホールを介して、前記データラインとは側面接続され、前記データリンクとは面接続されるコンタクト電極と、をさらに備えることを特徴とする請求項２に記載の液晶表示装置。
【請求項５】
前記データリンクの第１部分は、前記第１及び第２導電層が積層された二重構造で形成され、前記データリンクの第２部分は、前記データパッドのように第１導電層のみで形成されることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記データリンクの第１部分は、前記第２絶縁膜と重畳されたことを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記データリンクの第２部分は、前記第２絶縁膜と重畳されていないことを特徴とする請求項５に記載の液晶表示装置。
【請求項８】
前記コンタクト電極は、前記反射電極と同一の金属で形成されたことを特徴とする請求項４に記載の液晶表示装置。
【請求項９】
前記第２絶縁膜は有機物質で形成されたことを特徴とする請求項１に記載の液晶表示装置。
【請求項１０】
前記薄膜トランジスタ及び第２絶縁膜間に第３絶縁膜をさらに備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項１１】
前記第３絶縁膜は無機物質で形成されたことを特徴とする請求項１０に記載の液晶表示装置。
【請求項１２】
前記透過孔は前記第３絶縁膜を貫通することを特徴とする請求項１０に記載の液晶表示装置。
【請求項１３】
前記データライン及びゲートラインの何れか一つと接続された静電気防止素子をさらに備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項１４】
前記静電気防止素子は、
前記データライン及びゲートラインの何れか一つと接続された第２薄膜トランジスタと、
前記第２薄膜トランジスタのゲート電極及びソース電極間にダイオード型で接続された第３薄膜トランジスタと、
前記第２薄膜トランジスタのゲート電極及びドレーン電極間にダイオード型で接続された第４薄膜トランジスタと、
前記第３薄膜トランジスタのソース電極及びゲート電極を第２コンタクトホールを介して接続させる第２コンタクト電極と、
前記第３または第４薄膜トランジスタのドレーン電極及び前記第２薄膜トランジスタのゲート電極を第３コンタクトホールを介して接続させる第３コンタクト電極と、
前記第４薄膜トランジスタのソース電極及びゲート電極を第４コンタクトホールを介して接続させる第４コンタクト電極と、を備えることを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
前記第２乃至第４コンタクト電極は、前記反射電極と同一の金属層で形成されたことを特徴とする請求項１４に記載の液晶表示装置。
【請求項１６】
前記第２乃至第３コンタクトホールは、前記第２絶縁膜から前記ソース又はドレーン電極を経由して前記第１絶縁膜まで貫通して、前記ゲート電極を露出させることを特徴とする請求項１４に記載の液晶表示装置。
【請求項１７】
前記第１乃至第４コンタクト電極は、シール材により封止される領域に形成されたことを特徴とする請求項１４に記載の液晶表示装置。
【請求項１８】
前記反射電極はエンボス表面を持つことを特徴とする請求項１に記載の液晶表示装置。
【請求項１９】
前記第２絶縁膜はエンボス表面を持つことを特徴とする請求項１８に記載の液晶表示装置。
【請求項２０】
前記ゲートラインと前記薄膜トランジスタのゲート電極、前記画素電極の第２導電層上に積層された第３導電層をさらに備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項２１】
第１及び第２基板と、
透明な第１導電層と不透明な第２導電層とを積層した二重構造のゲートラインと、
前記ゲートライン上の第１絶縁膜と、
前記ゲートラインと交差して、透過領域と反射領域を持つ画素領域を定義するデータラインと、
前記ゲートライン及びデータラインと接続された薄膜トランジスタと、
前記画素領域に形成された前記第１導電層と、前記第１導電層の枠部に沿って積層された第２導電層とを持つ画素電極と、
前記二重構造のストレージライン及び前記ストレージラインと一体化したストレージ下部電極と、
前記薄膜トランジスタのドレーン電極と一体化し、前記ストレージ下部電極と前記第１絶縁膜を挟んで重畳されてストレージキャパシタを形成するストレージ上部電極と、
前記薄膜トランジスタを覆う第２絶縁膜から前記ゲート絶縁膜まで貫通して、前記ストレージ上部電極の側面を露出させる透過孔と、
前記反射領域に形成され、前記透過孔のエッジ部を経由して前記ストレージ上部電極を前記画素電極の第２導電層と接続させる反射電極と、
前記第１及び第２基板間の液晶層と、を備えることを特徴とする液晶表示装置。
【請求項２２】
前記ストレージラインは前記データラインと交差することを特徴とする請求項２１に記載の液晶表示装置。
【請求項２３】
前記ゲートラインの第１導電層から延長されたゲートパッドと、
前記ゲートパッドと同様の第１導電層で形成されたデータパッドと、をさらに備えることを特徴とする請求項２１に記載の液晶表示装置。
【請求項２４】
前記パッドの位置するパッド領域において、前記第１及び第２絶縁膜は除去されることを特徴とする請求項２３に記載の液晶表示装置。
【請求項２５】
前記データパッドから前記データラインの端部と重畳するように延長されたデータリンクと、
前記第２絶縁膜から前記データラインを経由して前記第１絶縁膜まで貫通して、前記データリンクを露出させる第１コンタクトホールと、
前記第１コンタクトホールを介して、前記データラインとは側面接続され、前記データリンクとは面接続されるコンタクト電極と、をさらに備えることを特徴とする請求項２３に記載の液晶表示装置。
【請求項２６】
前記データリンクの第１部分は、前記第１及び第２導電層が積層された二重構造で形成され、前記データリンクの第２部分は、前記データパッドのように第１導電層のみで形成されることを特徴とする請求項２５に記載の液晶表示装置。
【請求項２７】
前記データリンクの第１部分は、前記第２絶縁膜と重畳されたことを特徴とする請求項２６に記載の液晶表示装置。
【請求項２８】
前記データリンクの第２部分は、前記第２絶縁膜と重畳されていないことを特徴とする請求項２６に記載の液晶表示装置。
【請求項２９】
前記コンタクト電極は前記反射電極と同一の金属で形成された特徴とする請求項２３に記載の液晶表示装置。
【請求項３０】
前記薄膜トランジスタ及び第２絶縁膜間に第３絶縁膜をさらに備えることを特徴とする請求項２１に記載の液晶表示装置。
【請求項３１】
前記第２絶縁膜は有機物質で形成され、前記第３絶縁膜は無機物質で形成されることを特徴とする請求項３０に記載の液晶表示装置。
【請求項３２】
前記透過孔は前記第３絶縁膜を貫通することを特徴とする請求項３１に記載の液晶表示装置。
【請求項３３】
前記反射電極はエンボス表面を持つことを特徴とする請求項２１に記載の液晶表示装置。
【請求項３４】
前記第２絶縁膜はエンボス表面を持つことを特徴とする請求項３３に記載の液晶表示装置。
【請求項３５】
前記ゲートラインと前記薄膜トランジスタのゲート電極、前記画素電極の第２導電層上に積層された第３導電層をさらに備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項３６】
第１及び第２基板を用意する段階と、
第１マスクを用いて、前記第１基板上に、透明な第１導電層と不透明な第２導電層との二重構造を持つゲートライン及びゲート電極、画素電極を含むゲートパターンを形成する段階と、
前記ゲートパターンを覆う第１絶縁膜を形成する段階と、
第２マスクを用いて、前記第１絶縁膜上に半導体パターンと、前記半導体パターン上にデータライン、ソース電極、ドレーン電極、ストレージ上部電極を含むソース/ドレーンパターンとを形成する段階と、
前記ソース/ドレーンパターンを覆う第２絶縁膜を形成する段階と、
第３マスクを用いて、前記画素電極と重畳された透過領域において、前記第２絶縁膜から前記第１絶縁膜まで貫通する透過孔を形成する段階と、
第４マスクを用いて、前記透過孔を介して露出された前記ドレーン電極及びストレージ電極を前記画素電極の第２導電層と接続させる反射電極を形成し、前記反射電極を介して露出された前記画素電極の第２導電層を除去する段階と、
前記第１及び第２基板間に液晶層を形成する段階と、を含むことを特徴とする液晶表示装置の製造方法。
【請求項３７】
前記第２絶縁膜を形成する段階は、前記ソース/ドレーンパターン上に第３絶縁膜を形成する段階をさらに含むことを特徴とする請求項３６に記載の液晶表示装置の製造方法。
【請求項３８】
前記ゲートパターンの第２導電層上に第３導電層を形成する段階と、
前記画素電極の第３導電層を、前記反射電極の形成際に、前記第２導電層と共に除去する段階と、をさらに含むことを特徴とする請求項３６に記載の液晶表示装置の製造方法。
【請求項３９】
前記画素電極の第３導電層は、エッチストッパの役割を遂行することを特徴とする請求項３８に記載の液晶表示装置の製造方法。
【請求項４０】
前記画素電極の第３導電層は、前記透過孔の形成際に、前記第２導電層がエッチングされるのを防止することを特徴とする請求項３８に記載の液晶表示装置の製造方法。
【請求項４１】
前記透過孔を形成する段階は、
前記第３マスクを用いて、前記第２絶縁膜を貫通する前記透過孔を形成する段階と、前記第２絶縁膜をマスクとして用いて、前記第１絶縁膜をエッチングする段階と、を含むことを特徴とする請求項３６に記載の液晶表示装置の製造方法。
【請求項４２】
前記第１マスクを用いて、前記ゲートラインと接続された前記二重構造のゲートパッドと、前記データラインと接続されるデータパッドとを形成する段階と、
前記第３マスクを用いて、前記ゲートパッド及びデータパッドが形成されたパッド領域の第１及び第２絶縁膜を除去する段階と、
前記第４マスクを用いて、前記パッドの第１部分で第２導電層を除去する段階と、をさらに含むことを特徴とする請求項３６に記載の液晶表示装置の製造方法。
【請求項４３】
前記パッドの第１部分は、前記第１及び第２絶縁膜と重畳されていないことを特徴とする請求項４２に記載の液晶表示装置の製造方法。
【請求項４４】
前記第１マスクを用いて、前記データパッドから延長され、前記データラインの端部と重畳されるデータリンクを形成する段階と、
前記第３マスクを用いて、前記第２絶縁膜から前記データラインを経由して前記第１絶縁膜まで貫通して、前記データリンクを露出させる第１コンタクトホールを形成する段階と、
前記第４マスクを用いて、第１コンタクトホールを介して、前記データライン及びデータリンクを接続させる第１コンタクト電極を形成する段階と、をさらに含むことを特徴とする請求項４２に記載の液晶表示装置の製造方法。
【請求項４５】
前記データライン及びゲートラインの何れか一つと接続された第２薄膜トランジスタと、前記第２薄膜トランジスタのゲート電極及びソース電極間にダイオード型で接続された第３薄膜トランジスタと、前記第２薄膜トランジスタのゲート電極及びドレーン電極間にダイオード型で接続された第４薄膜トランジスタとを備える静電気防止素子を形成する段階をさらに含むことを特徴とする請求項３６に記載の液晶表示装置の製造方法。
【請求項４６】
前記静電気防止素子を形成する段階は、
前記第１マスクを用いて、前記第２乃至第４薄膜トランジスタのそれぞれのゲート電極を形成する段階と、
前記第２マスクを用いて、前記第１絶縁膜上に前記第２乃至第４薄膜トランジスタのそれぞれの半導体パターン、ソース電極、ドレーン電極を形成する段階と、
前記第３マスクを用いて、第２乃至第４コンタクトホールを形成する段階と、
前記第４マスクを用いて、第２乃至第４コンタクト電極を形成する段階と、を含むことを特徴とする請求項４５に記載の液晶表示装置の製造方法。
【請求項４７】
前記第２コンタクトホールは、前記第３薄膜トランジスタのソース電極とゲート電極との重畳部に形成されたことを特徴とする請求項４６に記載の液晶表示装置の製造方法。
【請求項４８】
前記第３コンタクトホールは、前記第３または第４薄膜トランジスタのドレーン電極と前記第２薄膜トランジスタのゲート電極との重畳部に形成されたことを特徴とする請求項４６に記載の液晶表示装置の製造方法。
【請求項４９】
前記第４コンタクトホールは、前記第４薄膜トランジスタのソース電極とゲート電極との重畳部に形成されたことを特徴とする請求項４６に記載の液晶表示装置の製造方法。
【請求項５０】
前記第２コンタクト電極は、前記第２コンタクトホールを介して露出された前記第３薄膜トランジスタのソース電極及びゲート電極を接続させることを特徴とする請求項４６に記載の液晶表示装置の製造方法。
【請求項５１】
前記第３コンタクト電極は、前記第３コンタクトホールを介して露出された前記第３及び第４薄膜トランジスタのドレーン電極と前記第２薄膜トランジスタのゲート電極とを接続させることを特徴とする請求項４６に記載の液晶表示装置の製造方法。
【請求項５２】
前記第４コンタクト電極は、前記第４コンタクトホールを介して露出された前記第４薄膜トランジスタのソース電極及びゲート電極を接続させることを特徴とする請求項４６に記載の液晶表示装置の製造方法。
【請求項５３】
前記第１乃至第４コンタクト電極は、シール材により封止される領域に形成されることを特徴とする請求項４６に記載の液晶表示装置の製造方法。
【請求項５４】
前記反射電極はエンボス表面を持つことを特徴とする請求項３６に記載の液晶表示装置の製造方法。
【請求項５５】
前記第２絶縁膜はエンボス表面を持つことを特徴とする請求項５４に記載の液晶表示装置の製造方法。
【請求項５６】
前記第２絶縁膜は有機物質で形成されたことを特徴とする請求項３６に記載の液晶表示装置の製造方法。
【請求項５７】
前記データラインは前記半導体パターンと重畳されたことを特徴とする請求項３６に記載の液晶表示装置の製造方法。
【請求項５８】
前記第１乃至第４コンタクト電極は、前記反射電極と同一の金属層で形成されたことを特徴とする請求項４６に記載の液晶表示装置。
【請求項５９】
第１及び第２基板を用意する段階と、
第１マスクを用いて、前記第１基板上に、透明な第１導電層と不透明な第２導電層との二重構造を持つゲートライン及びゲート電極、画素電極、ストレージラインと一体化したストレージ電極を含むゲートパターンを形成する段階と、
ゲートパターンを覆う第１絶縁膜を形成する段階と、
第２マスクを用いて、前記第１絶縁膜上に半導体パターンと、前記半導体パターン上にデータライン、ソース電極、ドレーン電極と一体化したストレージ上部電極を含むソース/ドレーンパターンとを形成する段階と、
前記ソース/ドレーンパターンを覆う第２絶縁膜を形成する段階と、
第３マスクを用いて、前記第２絶縁膜から前記第１絶縁膜まで貫通する透過孔を形成する段階と、
第４マスクを用いて、前記透過孔を介して露出された前記ストレージ電極を前記画素電極の第２導電層と接続させる反射電極を形成し、前記反射電極を介して露出された前記画素電極の第２導電層を除去する段階と、
前記第１及び第２基板間に液晶層を形成する段階と、を含むことを特徴とする液晶表示装置の製造方法。
【請求項６０】
前記第２絶縁膜を形成する段階は、前記ソース/ドレーンパターン上に第３絶縁膜を形成する段階をさらに含むことを特徴とする請求項５９に記載の液晶表示装置の製造方法。
【請求項６１】
前記ゲートパターンの第２導電層上に第３導電層を形成する段階と、
前記画素電極の第３導電層を、前記反射電極の形成際に、前記第２導電層と共に除去する段階と、をさらに含むことを特徴とする請求項５９に記載の液晶表示装置の製造方法。
【請求項６２】
前記画素電極の第３導電層はエッチストッパの役割を遂行することを特徴とする請求項６１に記載の液晶表示装置の製造方法。
【請求項６３】
前記画素電極の第３導電層は、前記透過孔の形成際に、前記第２導電層がエッチングされるのを防止することを特徴とする請求項６１に記載の液晶表示装置の製造方法。
【請求項６４】
前記透過孔を形成する段階は、
前記第３マスクを用いて、前記第２絶縁膜を貫通する前記透過孔を形成する段階と、
前記第２絶縁膜をマスクとして用いて、前記第１絶縁膜の一部をエッチングする段階と、を含むことを特徴とする請求項５９に記載の液晶表示装置の製造方法。
【請求項６５】
前記第１マスクを用いて、前記ゲートラインと接続された前記二重構造のゲートパッドと、前記データラインと接続されるデータパッドとを形成する段階と、
前記第３マスクを用いて、前記ゲートパッド及びデータパッドが形成されたパッド領域の第１及び第２絶縁膜を除去する段階と、
前記第４マスクを用いて、前記パッドの第１部分で第２導電層を除去する段階と、をさらに含むことを特徴とする請求項５９に記載の液晶表示装置の製造方法。
【請求項６６】
前記パッドの第１部分は、前記第１及び第２絶縁膜と重畳されていないことを特徴とする請求項６５に記載の液晶表示装置の製造方法。
【請求項６７】
前記第１マスクを用いて、前記データパッドから延長され、前記データラインの端部と重畳されるデータリンクを形成する段階と、
前記第３マスクを用いて、前記第２絶縁膜から前記データラインを経由して前記第１絶縁膜まで貫通して、前記データリンクを露出させる第１コンタクトホールを形成する段階と、
前記第４マスクを用いて、第１コンタクトホールを介して、前記データライン及びデータリンクを接続させる第１コンタクト電極を形成する段階と、をさらに含むことを特徴とする請求項６５に記載の液晶表示装置の製造方法。
【請求項６８】
前記データライン及びゲートラインの何れか一つと接続された第２薄膜トランジスタと、前記第２薄膜トランジスタのゲート電極及びソース電極間にダイオード型で接続された第３薄膜トランジスタと、前記第２薄膜トランジスタのゲート電極及びドレーン電極間にダイオード型で接続された第４薄膜トランジスタとを備える静電気防止素子を形成する段階をさらに含むことを特徴とする請求項５９に記載の液晶表示装置の製造方法。
【請求項６９】
前記静電気防止素子を形成する段階は、
前記第１マスクを用いて、前記第２乃至第４薄膜トランジスタのそれぞれのゲート電極を形成する段階と、
前記第２マスクを用いて、前記第１絶縁膜上に前記第２乃至第４薄膜トランジスタのそれぞれの半導体パターン、ソース電極、ドレーン電極を形成する段階と、
前記第３マスクを用いて、第２乃至第４コンタクトホールを形成する段階と、
前記第４マスクを用いて、第２乃至第４コンタクト電極を形成する段階と、を含むことを特徴とする請求項６８に記載の液晶表示装置の製造方法。
【請求項７０】
前記第２コンタクトホールは、前記第３薄膜トランジスタのソース電極及びゲート電極の重畳部に形成されることを特徴とする請求項６９に記載の液晶表示装置の製造方法。
【請求項７１】
前記第３コンタクトホールは、前記第３または第４薄膜トランジスタのドレーン電極と前記第２薄膜トランジスタのゲート電極との重畳部に形成されることを特徴とする請求項６９に記載の液晶表示装置の製造方法。
【請求項７２】
前記第４コンタクトホールは、前記第４薄膜トランジスタのソース電極及びゲート電極の重畳部に形成されることを特徴とする請求項６９に記載の液晶表示装置の製造方法。
【請求項７３】
前記第２コンタクト電極は、前記第２コンタクトホールを介して露出された前記第３薄膜トランジスタのソース電極及びゲート電極を接続させることを特徴とする請求項６９に記載の液晶表示装置の製造方法。
【請求項７４】
前記第３コンタクト電極は、前記第３コンタクトホールを介して露出された前記第３及び第４薄膜トランジスタのドレーン電極と前記第２薄膜トランジスタのゲート電極とを接続させることを特徴とする請求項６９に記載の液晶表示装置の製造方法。
【請求項７５】
前記第４コンタクト電極は、前記第４コンタクトホールを介して露出された前記第４薄膜トランジスタのソース電極及びゲート電極を接続させることを特徴とする請求項６９に記載の液晶表示装置の製造方法。
【請求項７６】
前記第１乃至第４コンタクト電極は、シール材により封止される領域に形成されることを特徴とする請求項６９に記載の液晶表示装置の製造方法。
【請求項７７】
前記反射電極はエンボス表面を持つことを特徴とする請求項５９に記載の液晶表示装置の製造方法。
【請求項７８】
前記第２絶縁膜はエンボス表面を持つことを特徴とする請求項７７に記載の液晶表示装置の製造方法。
【請求項７９】
前記第２絶縁膜は有機物質で形成されたことを特徴とする請求項５９に記載の液晶表示装置の製造方法。
【請求項８０】
前記データラインは前記半導体パターンと重畳されたことを特徴とする請求項５９に記載の液晶表示装置の製造方法。
【請求項８１】
前記第１乃至第４コンタクト電極は、前記反射電極と同一の金属層で形成されたことを特徴とする請求項６９に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、特に、工程の単純化を可能とする半透過型の液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置は、大別すれば、バックライトユニット(Ｂａｃｋ  ｌｉｇｈｔ  ｕｎｉｔ)から入射される光を用いて画像を表示する透過型と、自然光のような外光を反射させて画像を表示する反射型とに分けられる。透過型はバックライトユニットの電力消費が大きく、反射型は外光に依存するため、暗い環境では画像を表示できないという問題点がある。
【０００３】
前記問題点を解決するために、バックライトユニットを用いる透過モードと、外光を用いる反射モードとの両方の選択が可能な半透過型の液晶表示装置が台頭している。半透過型の液晶表示装置は、外光が、充分であれば反射モードに、充分でなければバックライトユニットを用いる透過モードに動作することで、透過型より消費電力の低減を図りながら、反射型と異なり外光の制約を受けない。
【０００４】
一般に、半透過型の液晶パネルは、図１に示すように、液晶層(図示せず)を挟んで接合されるカラーフィルター基板と薄膜トランジスタ基板、及び薄膜トランジスタ基板の背後に設けられたバックライトユニット６０を備える。このような半透過型の液晶パネルの各画素は、反射電極２８が形成される反射領域と、反射電極２８が形成されていない透過領域とに区分される。
【０００５】
カラーフィルター基板は、上部基板５２上に形成されるブラックマトリクス(図示せず)及びカラーフィルター５４、これらの上に積層される共通電極５６及び配向膜(図示せず)からなる。
【０００６】
薄膜トランジスタ基板は、下部基板２上に形成されて各画素領域を定義するゲートライン４とデータライン(図示せず)、ゲートライン４とデータラインに接続された薄膜トランジスタ、画素領域に形成されて薄膜トランジスタと接続された画素電極３２、及び各画素の反射領域に形成されて画素電極と重畳された反射電極２８を備える。
【０００７】
薄膜トランジスタは、ゲートライン４と接続されたゲート電極６、データラインと接続されたソース電極１６、ソース電極１６と向き合うドレーン電極１８、ゲート電極６とゲート絶縁膜８を挟んで重畳されてソース及びドレーン電極１６、１８間のチャンネルを形成する活性層１０、活性層１０とソース及びドレーン電極１６、１８とのオーミック接触のためのオーミック接触層１２を備える。このような薄膜トランジスタは、ゲートライン４のスキャン信号に応答して、データライン上のビデオ信号が画素電極３２に充電されて保持される。
【０００８】
反射電極２８は、カラーフィルター基板を通して入射された外光をカラーフィルター基板の方に反射させる。このとき、反射電極２８の下部に形成された有機膜２４の表面がエンボス(Ｅｍｂｏｓｓｉｎｇ)状を持つようになり、その上の反射電極２８もエンボス状を持つようになることで、散乱効果による反射効率が増大する。
【０００９】
画素電極３２は、薄膜トランジスタを介して供給される画素信号によって共通電極５６と電位差を発生させる。この電位差により誘電異方性を持つ液晶が回転して、反射領域と透過領域の各々の液晶層を経由する光の透過率を調節することで、前記ビデオ信号によって輝度が変化する。
【００１０】
この場合、反射領域と透過領域における液晶層を経由する光経路の長さが同一になるように、透過領域で相対的に厚膜の有機膜２４に透過孔３６を形成する。結果として、反射領域に入射された周辺光即ち反射光(ＲＬ)が、液晶層内で液晶層→反射電極２８→液晶層を経由する経路と、透過領域に入射されたバックライトユニット６０の透過光(ＴＬ)が、液晶層を経由する経路との長さが同一になることで、反射モードと透過モードの透過効率が同一になる。
【００１１】
そして、薄膜トランジスタ基板は、画素電極３２に供給されるビデオ信号を安定的に保持させるために、画素電極３２と接続されたストレージキャパシタをさらに備える。ストレージキャパシタは、画素電極３２と接続されたストレージ上部電極２０がゲートライン４とゲート絶縁膜８を挟んで重畳されることにより形成される。ストレージ上部電極２０の下には、工程上、オーミック接触層１２及び活性層１０がさらに重畳される。
【００１２】
また、薄膜トランジスタ基板は、薄膜トランジスタと有機膜２４との間の第１保護膜２２、有機膜２４と反射電極２８との間の第２保護膜２６、及び反射電極２８と画素電極３２との間の第３保護膜３０をさらに備える。これにより、画素電極３２は、第１乃至第３保護膜２２、２６、３０と、有機膜２４及び反射電極２８とを貫通する第１及び第２コンタクトホール３４、３８の各々を介して、ドレーン電極１８及びストレージ上部電極２０と接続される。
【００１３】
このような半透過型の液晶パネルにおける薄膜トランジスタ基板は、半導体工程と共に多数のマスク工程を必要とするため、製造工程が複雑になって液晶パネル製造のコスト上昇の主要原因となっている。
【００１４】
以下、半透過型の薄膜トランジスタ基板の製造方法を、図２A乃至図２Fを参照して説明する。
【００１５】
図２Aを参照すれば、第１マスク工程を用いて、下部基板２上にゲートライン４及びゲート電極６を含むゲートパターンが形成される。
【００１６】
下部基板２上にスパッタ法などの蒸着方法によってゲート金属層を形成する。続いて、第１マスクを用いたフォトリソグラフィ工程とエッチング工程により、ゲート金属層がパターニングされ、ゲートライン４及びゲート電極６を含むゲートパターンが形成される。ゲート金属層としてはＡｌ、Ｍｏ、Ｃｒ等の金属の単一層または二重層の構造が用いられる。
【００１７】
図２Bを参照すれば、ゲートパターンの形成された下部基板２上にゲート絶縁膜８が形成され、その上に、第２マスク工程により、活性層１０及びオーミック接触層１２を含む半導体パターンと、データライン、ソース電極１６、ドレーン電極１８及びストレージ上部電極２０を含むソース/ドレーンパターンとが積層される。
【００１８】
ゲートパターンの形成された下部基板２上に、ＰＥＣＶＤやスパッタ法などの蒸着方法により、ゲート絶縁膜８、非晶質シリコン層、不純物がドープされた非晶質シリコン層、及びソース/ドレーン金属層が順次形成される。ゲート絶縁膜８としては、酸化シリコン(ＳｉＯｘ)や窒化シリコン(ＳｉＮｘ)などのような無機絶縁物質が用いられ、ソース/ドレーン金属層としては、Ａｌ、Ｍｏ、Ｃｒ等の金属の単一層または二重層の構造が用いられる。
【００１９】
そして、ソース/ドレーン金属層上に、第２マスクを用いたフォトリソグラフィ工程によりフォトレジストパターンを形成する。このとき、第２マスクとしては薄膜トランジスタのチャンネル部に回折露光部を持つ回折露光マスクを用いることにより、チャンネル部のフォトレジストパターンが他のソース/ドレーンパターン部より低い高さを持つことにする。
【００２０】
続いて、フォトレジストパターンを用いたウエットエッチング工程により、ソース/ドレーン金属層がパターニングされることで、データライン、ソース電極１６、ソース電極１６と一体化したドレーン電極１８、及びストレージ電極２０を含むソース/ドレーンパターンが形成される。
【００２１】
次に、同様のフォトレジストパターンを用いたドライエッチング工程により、不純物がドープされた非晶質シリコン層と非晶質シリコン層とが同時にパターニングされることで、オーミック接触層１２と活性層１０が形成される。
【００２２】
そして、アッシング(Ａｓｈｉｎｇ)工程により、チャンネル部で相対的に高さの低いフォトレジストパターンが除去された後、ドライエッチング工程により、チャンネル部のソース/ドレーンパターン及びオーミック接触層１２がエッチングされる。これにより、チャンネル部の活性層１０が露出されて、ソース電極１６とドレーン電極１８が分離される。
【００２３】
続いて、ストリップ工程により、ソース/ドレーンパターン上に残存するフォトレジストパターンが除去される。
【００２４】
図２Cを参照すれば、ソース/ドレーンパターンの形成されたゲート絶縁膜８上に第１保護膜２２が形成され、その上に、第３マスク工程により、初期の第１及び第２開口部３５、３７と透過孔３６を有し、エンボス状の表面を持つ有機膜２４が形成される。
【００２５】
ソース/ドレーンパターンの形成されたゲート絶縁膜８上に第１保護膜２２及び有機膜２４が順次形成される。第１保護膜２２としてはゲート絶縁膜８のような無機絶縁物質が用いられ、有機膜２４としてはアクリルなどのような感光性有機物質が用いられる。
【００２６】
次に、第３マスクを用いたフォトリソグラフィ工程により、有機膜２４をパターニングすることで、第３マスクの透過部に対応して有機膜２４を貫通する第１及び第２開口部３５、３７と透過孔３６が形成される。このとき、第３マスクは、透過部を除いた残り部分は遮断部と回折露光部が繰返される構造を有し、これに対応して残存する有機膜２４は段差を持つ遮断領域(突出部)と回折露光領域(溝部)が繰返される構造でパターニングされる。続いて、突出部と溝部が繰返される有機膜２４を焼成することにより、有機膜２４の表面はエンボス状を持つ。
【００２７】
図２Dを参照すれば、エンボス状を持つ有機膜２４上に第２保護膜２６が形成され、その上に第４マスク工程により反射電極２８が形成される。
【００２８】
エンボス表面を持つ有機膜２４上に、第２保護膜２６及び反射金属層がエンボス状を保持して積層される。第２保護膜２６としては第１保護膜２２のような無機絶縁物質が用いられ、反射金属層としてはＡｌＮｄなどのように高反射率の金属が用いられる。
【００２９】
続いて、第４マスクを用いたフォトリソグラフィ工程及びエッチング工程により、反射金属層がパターニングされることで、各画素毎に独立して、有機膜２４の第１及び第２開口部３５、３７と透過孔３６からオープンされた反射電極２８が形成される。
【００３０】
図２Eを参照すれば、第５マスク工程により反射電極２８を覆う第３保護膜３０が形成され、第１乃至第３保護膜２２、２６、３０を貫通する第１及び第２コンタクトホール３４、３８が形成される。
【００３１】
反射電極２８を覆う第３保護膜３０が形成され、第５マスクを用いたフォトリソグラフィ工程及びエッチング工程により、有機膜２４の第１及び第２開口部３５、３７で第１乃至第３保護膜２２、２６、３０を貫通する第１及び第２コンタクトホール３４、３８が形成される。第１及び第２コンタクトホール３４、３８は、各々ドレーン電極１８とストレージ上部電極２０を露出させる。第３保護膜３０としては第２保護膜２６のように無機絶縁物質が用いられる。
【００３２】
図２Fを参照すれば、第５マスク工程を用いて、第３保護膜３０上に画素電極３２が形成される。
【００３３】
第３保護膜３０上にスパッタ法などの蒸着方法により透明導電層が形成され、第６マスクを用いたフォトリソグラフィ工程とエッチング工程により、透明導電層がパターニングされることで、各画素領域に画素電極３２が形成される。画素電極３２は、第１及び第２コンタクトホール３４、３８を介してドレーン電極１８及びストレージ上部電極２０と接続される。透明導電層としてはＩＴＯ(Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ)などが用いられる。
【００３４】
このように、関連の半透過型の薄膜トランジスタ基板は、６マスク工程により形成されるので、製造工程が複雑であるという問題点がある。また、関連の半透過型の薄膜トランジスタ基板では、画素電極３２と、ドレーン電極１８及びストレージ上部電極２０の各々との接続のために、第１及び第２コンタクトホール３４、３８のマージンを十分確保しなければならないので、透過領域の開口率が減少するという問題点もある。
【発明の開示】
【発明が解決しようとする課題】
【００３５】
従って、本発明の目的は、工程の単純化、且つ、透過領域の開口率の増大を可能とする半透過型の液晶表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００３６】
上記目的を達成するために、本発明に係る液晶表示装置は、第１及び第２基板と、第１基板上に、透明な第１導電層と不透明な第２導電層とを積層した二重構造のゲートラインと、ゲートライン上の第１絶縁膜と、ゲートラインと交差して、透過領域と反射領域を持つ画素領域を定義するデータラインと、ゲートライン及びデータラインに接続された薄膜トランジスタと、画素領域に形成された第１導電層と、第１導電層の枠部に沿って積層された第２導電層とを持つ画素電極と、ゲートラインと第１絶縁膜を挟んで重畳されてストレージキャパシタを形成するストレージ上部電極と、薄膜トランジスタを覆う第２絶縁膜から第１絶縁膜まで貫通して、薄膜トランジスタのドレーン電極及びストレージ上部電極の側面を露出させる透過孔と、反射領域に形成され、透過孔のエッジ部を経由して、ドレーン電極及びストレージ上部電極を画素電極の第２導電層と接続させる反射電極と、第１及び第２基板間の液晶層とを備える。
【００３７】
また、本発明に係る液晶表示装置は、第１及び第２基板と、透明な第１導電層と不透明な第２導電層とを積層した二重構造のゲートラインと、ゲートライン上の第１絶縁膜と、ゲートラインと交差して、透過領域と反射領域を持つ画素領域を定義するデータラインと、ゲートライン及びデータラインに接続された薄膜トランジスタと、画素領域に形成された第１導電層と、第１導電層の枠部に沿って積層された第２導電層とを持つ画素電極と、二重構造のストレージライン及びストレージラインと一体化したストレージ下部電極と、薄膜トランジスタのドレーン電極と一体化し、ストレージ下部電極と第１絶縁膜を挟んで重畳されてストレージキャパシタを形成するストレージ上部電極と、薄膜トランジスタを覆う第２絶縁膜からゲート絶縁膜まで貫通して、ストレージ上部電極の側面を露出させる透過孔と、反射領域に形成され、透過孔のエッジ部を経由して、ストレージ上部電極を画素電極の第２導電層と接続させる反射電極と、第１及び第２基板間の液晶層とを備える。
【００３８】
また、本発明に係る液晶表示装置の製造方法は、第１及び第２基板を用意する段階と、第１マスクを用いて、第１基板上に、透明な第１導電層と不透明な第２導電層との二重構造を持つゲートライン及びゲート電極、画素電極を含むゲートパターンを形成する段階と、ゲートパターンを覆う第１絶縁膜を形成する段階と、第２マスクを用いて、第１絶縁膜上に半導体パターンと、半導体パターン上にデータライン、ソース電極、ドレーン電極、ストレージ上部電極を含むソース/ドレーンパターンとを形成する段階と、ソース/ドレーンパターンを覆う第２絶縁膜を形成する段階と、第３マスクを用いて、画素電極と重畳された透過領域において、第２絶縁膜から第１絶縁膜まで貫通する透過孔を形成する段階と、第４マスクを用いて、透過孔を介して露出されたドレーン電極及びストレージ電極を画素電極の第２導電層と接続させる反射電極を形成し、反射電極を介して露出された画素電極の第２導電層を除去する段階と、第１及び第２基板間に液晶層を形成する段階とを含む。
【００３９】
また、本発明に係る液晶表示装置の製造方法は、第１及び第２基板を用意する段階と、第１マスクを用いて、第１基板上に、透明な第１導電層と不透明な第２導電層との二重構造を持つゲートライン及びゲート電極、画素電極、ストレージラインと一体化したストレージ電極を含むゲートパターンを形成する段階と、ゲートパターンを覆う第１絶縁膜を形成する段階と、第２マスクを用いて、第１絶縁膜上に半導体パターンと、その半導体パターン上にデータライン、ソース電極、ドレーン電極と一体化したストレージ上部電極を含むソース/ドレーンパターンとを形成する段階と、ソース/ドレーンパターンを覆う第２絶縁膜を形成する段階と、第３マスクを用いて、第２絶縁膜から第１絶縁膜まで貫通する透過孔を形成する段階と、第４マスクを用いて、透過孔を介して露出されたストレージ電極を画素電極の第２導電層と接続させる反射電極を形成し、反射電極を介して露出された画素電極の第２導電層を除去する段階と、第１及び第２基板間に液晶層を形成する段階とを含む。
【発明の効果】
【００４０】
本発明に係る半透過型の液晶表示装置の薄膜トランジスタ基板及びその製造方法は、画素電極をゲートラインのような二重構造で形成し、有機膜のパターニング際に、画素電極を露出させる透過孔を形成する。そして、透過孔のエッジ部を経由する反射電極を介して、ドレーン電極及びストレージ上部電極、またはドレーン電極と一体化したストレージ上部電極を画素電極と接続させ、その反射電極の形成際に、画素電極の不透明な第２導電層を除去する。これにより、２マスク工程を減らして４マスク工程に工程の単純化が可能であり、且つ、ドレーン電極及びストレージ上部電極を画素電極と接続させるための別途のコンタクトホールが不要になるので、透過領域の開口率も増大する。
【００４１】
また、本発明に係る半透過型の液晶表示装置の薄膜トランジスタ基板及びその製造方法は、反射電極と同一の金属のコンタクト電極により互いに異なる層に形成されたデータリンク及びデータラインを接続させ、静電気防止素子の薄膜トランジスタを相互接続させる。これにより、４マスク工程に工程の単純化が可能である。
【００４２】
合わせて、本発明に係る半透過型の液晶表示装置の薄膜トランジスタ基板及びその製造方法は、反射電極(ＡｌＮｄ)が画素電極の第２導電層(Ｍｏ)を経由して第１導電層(ＩＴＯ)と接続されるので、反射電極と画素電極とのコンタクト抵抗を低減することができる。
【００４３】
また、本発明に係る半透過型の液晶表示装置の薄膜トランジスタ基板及びその製造方法は、ゲートパターンが第３導電層をさらに備え、透過孔の形成際にエッチストッパの役割を遂行することにより、第２導電層のドライエッチングによる第１導電層の黒化を防止できる。
【００４４】
前記目的の以外の本発明の他の目的及び利点は、後述する本発明の望ましい実施例により明らかになる。
【発明を実施するための最良の形態】
【００４５】
以下、添付図面に基づき、本発明の望ましい実施例を詳細に説明する。
【実施例】
【００４６】
図３は本発明の実施例に係る半透過型の薄膜トランジスタ基板を示す平面図、図４は図３に示す半透過型の薄膜トランジスタ基板のII-II'、III-III'、IV-IV'線に沿う断面図である。
【００４７】
図３及び図４に示すように、半透過型の薄膜トランジスタ基板は、下部基板１４２上に、ゲート絶縁膜１４４を挟んで交差して画素領域を定義するゲートライン１０２とデータライン１０４、ゲートライン１０２とデータライン１０４に接続される薄膜トランジスタ１０６、各画素の反射領域に形成された反射電極１５２、及び各画素領域に形成され、反射電極１５２により薄膜トランジスタ１０６と接続される画素電極１１８を備える。そして、半透過型の薄膜トランジスタ基板は、反射電極１５２により画素電極１１８に接続されたストレージ上部電極１２２と前段ゲートライン１０２との重畳により形成されたストレージキャパシタ１２０、ゲートライン１０２と接続されたゲートパッド１２８、及びデータライン１０４と接続されたデータパッド１３８を備える。このような半透過型の薄膜トランジスタ基板において、各画素領域は、反射電極１５２が形成された反射領域と、反射電極１５２が形成されていない透過領域とに区分される。
【００４８】
薄膜トランジスタ１０６は、ゲートライン１０２と接続されたゲート電極１０８、データライン１０４と接続されたソース電極１１０、ソース電極１１０と向き合って画素電極１１８と接続されたドレーン電極１１２、ゲート絶縁膜１４４を挟んでゲート電極１０８と重畳されて、ソース電極１１０とドレーン電極１１２との間にチャンネルを形成する活性層１１４、ソース電極１１０及びドレーン電極１１２とのオーミック接触のために、チャンネル部を除いた活性層１１４上に形成されたオーミック接触層１１６を備える。このような薄膜トランジスタ１０６は、ゲートライン１０２のスキャン信号に応答して、データライン１０４上のビデオ信号が画素電極１１８に充電されて維持される。
【００４９】
ここで、ゲートライン１０２及びゲート電極１０８は、透明導電層からなる第１導電層１０１と、その上に金属層からなる第２導電層１０３とが積層された二重構造を持つ。
【００５０】
そして、活性層１１４及びオーミック接触層１１６を含む半導体パターン１１５は、データライン１０４とも重畳されるように形成される。
【００５１】
反射電極１５２は各画素の反射領域に形成されて外光を反射させる。このような反射電極１５２は、その下の有機膜１４８の形状によってエンボス状を持つため、散乱効果による反射効率が増大される。
【００５２】
画素電極１１８は、各画素領域に形成され、透過孔１５４のエッジ部を経由する反射電極１５２によりドレーン電極１１２と接続される。画素電極１１８は、ゲートライン１０２のように第１及び第２導電層１０１、１０３が積層された二重構造を有し、第２導電層１０３は透過領域でオープンされて、透明導電層である第１導電層１０１が透過領域に露出される。このとき、画素電極１１８の第２導電層１０３は、反射電極１５２のパターニング際にオープンされる。これにより、画素電極１１８の第１導電層１０１は、第２導電層１０３を介して反射電極１５２と接続される。このような画素電極１１８は、薄膜トランジスタを介して供給された画素信号によりカラーフィルター基板(図示せず)の共通電極と電位差を発生させる。この電位差により、誘電異方性を持つ液晶が回転して、反射領域と透過領域の各々の液晶層を経由する光の透過率を調節するので、前記ビデオ信号によって輝度が変化する。
【００５３】
透過孔１５４は、透過領域において、画素電極１１８上のゲート絶縁膜１４４、薄膜トランジスタ１０６上の保護膜１４６、及び有機膜１４８を貫通して形成される。これにより、反射領域と透過領域で液晶層を経由する光経路の長さが同一になるので、反射モードと透過モードの透過効率が同一になる。
【００５４】
ストレージキャパシタ１２０は、画素電極１１８と接続されたストレージ上部電極１２２が、ゲート絶縁膜１４４を挟んで前段ゲートライン１０２と重畳されることにより形成される。ストレージ上部電極１２２は、透過孔１５４のエッジ部を経由する反射電極１５２を介して画素電極１１８と接続され、ストレージ上部電極１２２の下には半導体パターン１１５がさらに重畳される。
【００５５】
ゲートライン１０２は、ゲートパッド１２８を介してゲートドライバ(図示せず)と接続される。ゲートパッド１２８は、ゲートライン１０２の第１導電層１０１が延長されて形成される。
【００５６】
データライン１０４は、データパッド１３８を介してデータドライバ(図示せず)と接続される。データパッド１３８は、ゲートパッド１２８のように第１導電層１０１で形成される。このようなデータパッド１３８は、別途のコンタクト電極(図示せず)を介してデータライン１０４と接続される。
【００５７】
ゲートパッド１２８及びデータパッド１３８が形成されたパッド領域では、ゲート絶縁膜１４４、保護膜１４６及び有機膜１４８が除去される。
【００５８】
このように、本発明の実施例に係る半透過型の薄膜トランジスタ基板では、透過孔１５４のエッジ部を経由する反射電極１５２を介して、画素電極１１８がドレーン電極１１２及びストレージ上部電極１２２と接続される。これにより、画素電極１１８とドレーン電極１１２及びストレージ上部電極１２２との接続のための別途のコンタクトホールが不要になるので、透過領域の開口率が増大される。
【００５９】
そして、反射電極１５２は、第２導電層１０３を介して画素電極１１８の第１導電層１０１と接続される。これにより、反射電極１５２としてＡｌＮｄ、画素電極１１８の第１導電層１０１としてＩＴＯ、第２導電層１０３としてＭｏを用いる場合、ＡｌＮｄとＩＴＯはＭｏのみを介して接続されるので、Ａｌ２Ｏ３生成によるＡｌＮｄとＩＴＯとのコンタクト抵抗の増加を防止できる。
【００６０】
こうした構成を持つ本発明の実施例に係る薄膜トランジスタ基板は、次のような５マスク工程により形成される。
【００６１】
図５A及び図５Bは、本発明の実施例に係る半透過型の薄膜トランジスタ基板の製造方法のうち、第１マスク工程を説明するための平面図及び断面図である。
【００６２】
第１マスク工程により、下部基板１４２上に、ゲートライン１０２、ゲートライン１０２と接続されたゲート電極１０８及びゲートパッド１２８、データパッド１３８、画素電極１１８を含むゲートパターンが形成される。このようなゲートパターンは、第１及び第２導電層１０１、１０３が積層された二重構造で形成される。
【００６３】
具体的に、下部基板１４２上に、スパッタ法などの蒸着方法により第１及び第２導電層１０１、１０３が積層される。積層された第１及び第２導電層１０１、１０３は、第１マスクを用いたフォトリソグラフィ工程及びエッチング工程によりパターニングされることで、ゲートライン１０２、ゲート電極１０８とゲートパッド１２８、データパッド１３８、及び画素電極１１８を含むゲートパターンが形成される。この場合、ゲートパッド１２８及びデータパッド１３８上には第２導電層１０３が残存する。第１導電層１０１としてはＩＴＯ、ＴＯ、ＩＺＯ等のような透明導電物質が用いられ、第２導電層１０３としてはＭｏ、Ｃｕ、Ａｌ(Ｎｄ)、Ｃｒ、Ｔｉ等のような金属物質が用いられる。
【００６４】
図６A及び図６Bは、本発明の実施例に係る薄膜トランジスタ基板の製造方法のうち、第２マスク工程を説明するための平面図及び断面図、図７A乃至図７Eは、第２マスク工程を具体的に説明するための断面図である。
【００６５】
ゲートパターンの形成された下部基板１４２上にゲート絶縁膜１４４が形成され、その上に、第２マスク工程により、データライン１０４、ソース電極１１０、ドレーン電極１１２及びストレージ上部電極１２２を含むソース/ドレーンパターンと、ソース/ドレーンパターンの背面に沿って重畳される活性層１１４とオーミック接触層１１６を含む半導体パターン１１５とが形成される。このような半導体パターン１１５とソース/ドレーンパターンは、回折露光マスクを用いた１マスク工程により形成される。
【００６６】
具体的に、図７Aのように、ゲートパターンが形成された下部基板１４２上に、ゲート絶縁膜１４４、非晶質シリコン層１０５、不純物(ｎ+またはｐ+)がドープされた非晶質シリコン層１０７及びソース/ドレーン金属層１０９が順次形成される。例えば、ゲート絶縁膜１４４、非晶質シリコン層１０５及び不純物がドープした非晶質シリコン層１０７はＰＥＣＶＤ法により形成され、ソース/ドレーン金属層１０９はスパッタ法により形成される。ゲート絶縁膜１４４としては酸化シリコン(ＳｉＯｘ)や窒化シリコン(ＳｉＮｘ)などのような無機絶縁物質が用いられ、ソース/ドレーン金属層１０９としてはＣｒ、Ｍｏ、ＭｏＷ、Ａｌ/Ｃｒ、Ｃｕ、Ａｌ(Ｎｄ)、Ａｌ/Ｍｏ、Ａｌ(Ｎｄ)/Ａｌ、Ａｌ(Ｎｄ)/Ｃｒ、Ｍｏ/Ａｌ(Ｎｄ)/Ｍｏ、Ｃｕ/Ｍｏ、Ｔｉ/Ａｌ(Ｎｄ)/Ｔｉなどが用いられ、二重層例えばＡｌ/Ｃｒの場合、まずＣｒを形成後にＡｌを形成するものを言う。
【００６７】
そして、ソース/ドレーン金属層１０９上にフォトレジスト２１９を塗布した後、回折露光マスク２１０を用いたフォトリソグラフィ工程により、フォトレジスト２１９を露光及び現像することで、図７Bに示すように、段差を持つフォトレジストパターン２２０が形成される。
【００６８】
回折露光マスク２１０は、透明な石英基板２１２、その上にＣｒ等のような金属層で形成された遮断層２１４及び回折露光用スリット２１６を備える。遮断層２１４は、半導体パターン及びソース/ドレーンパターンが形成される領域に位置して紫外線を遮断させることで、現像後に第１フォトレジストパターン２２０Ａを残す。回折露光用スリット２１６は、薄膜トランジスタのチャンネルが形成される領域に位置して紫外線を回折させることで、現像後に第１フォトレジストパターン２２０Ａより薄膜の第２フォトレジストパターン２２０Ｂを残す。
【００６９】
続いて、段差を持つフォトレジストパターン２２０を用いたエッチング工程により、ソース/ドレーン金属層１０９がパターニングされることで、図７Cに示すように、ソース/ドレーンパターンと、その下の半導体パターン１１５とが形成される。この場合、ソース/ドレーンパターンのうちのソース電極１１０とドレーン電極１１２は一体化した構造を持つ。
【００７０】
次に、酸素(Ｏ２)プラズマを用いたアッシング工程により、フォトレジストパターン２２０をアッシングすることで、図７Dに示すように、第１フォトレジストパターン２２０Ａは薄くなり、第２フォトレジストパターン２２０Ｂは除去される。そして、アッシングされた第１フォトレジストパターン２２０Ａを用いたエッチング工程により、第２フォトレジストパターン２２０Ｂの除去により露出されたソース/ドレーンパターンと、その下のオーミック接触層１１６とが除去されることで、ソース電極１１０とドレーン電極１１２は分離されて活性層１１４が露出される。これにより、ソース電極１１０とドレーン電極１１２との間には活性層１１４からなるチャンネルが形成される。このとき、アッシングされた第１フォトレジストパターン２２０Ａに沿ってソース/ドレーンパターンの両側部が再度エッチングされることで、ソース/ドレーンパターンと半導体パターン１１５は階段形で一定の段差を持つ。
【００７１】
そして、ストリップ工程により、ソース/ドレーンパターン上に残存した第１フォトレジストパターン２２０Ａが、図７Eのように除去される。
【００７２】
図８A及び図８Bは、本発明の実施例に係る薄膜トランジスタ基板の製造方法のうち、第３マスク工程を説明するための平面図及び断面図、図９A乃至図９Cは、第３マスク工程を段階的に説明するための断面図である。
【００７３】
第３マスク工程により、ソース/ドレーンパターンが形成されたゲート絶縁膜１４４上に、透過領域で透過孔１５４を持つ保護膜１４６及び有機膜１４８が形成される。
【００７４】
図９Aを参照すれば、ソース/ドレーンパターンが形成されたゲート絶縁膜１４４上に、ＰＥＣＶＤなどの蒸着方法により保護膜１４６が形成される。保護膜１４６としてはゲート絶縁膜１４４のような無機絶縁物質が用いられる。
【００７５】
図９Bを参照すれば、反射領域ではエンボス表面を持ち、透過領域では透過孔１５４を持つ有機膜１４８が、保護膜１４６上に形成される。
【００７６】
具体的に、有機膜１４８は、アクリルなどのような感光性有機物質をスピンコート法などにより保護膜１４６上に形成される。次に、第３マスクを用いたフォトリソグラフィ工程により、有機膜１４８をパターニングすることで、第３マスクの透過部に対応して、透過領域で有機膜１４８を貫通する透過孔１５４が形成され、ゲートパッド１２８及びデータパッド１３８が形成されたパッド領域の有機膜１４８が除去される。
【００７７】
また、第３マスクにおいて、透過部を除いた残り部分が遮断部と回折露光部(又は反透過部)が繰返される構造を持ち、これに応じて、有機膜１４８は、反射領域において、段差を持つ遮断領域(突出部)及び回折露光領域(溝部)が繰返される構造でパターニングされる。続いて、突出部及び溝部が繰返される有機膜１４８を焼成することで、反射領域において有機膜１４８の表面はエンボス状を持つ。
【００７８】
図９Cを参照すれば、有機膜１４８をマスクとして用いて、その下の保護膜１４６及びゲート絶縁膜１４４をパターニングすることで、透過孔１５４がゲート絶縁膜１４４まで貫通して、パッド領域の保護膜１４６及びゲート絶縁膜１４４が除去される。このとき、透過孔１５４を介して露出されたドレーン電極１１２及びストレージ上部電極１２２とその下の半導体パターン１１５ともエッチングされる。ここで、エッチング速度の差により、ドレーン電極１１２及びストレージ上部電極１２２とその下の半導体パターン１１５よりもゲート絶縁膜１４４のエッジ部がほぼ突出された構造を持つ。このような透過孔１５４は、画素電極１１８の第２導電層１０３を露出させ、そのエッジ部はドレーン電極１１２及びストレージ上部電極１２２の側面を露出させる。パッド領域では、保護膜１４６及びゲート絶縁膜１４４が除去されるので、ゲートパッド１２８及びデータパッド１３８上の第２導電層１０３が露出された構造を持つ。
【００７９】
図１０A及び図１０Bは、本発明の実施例に係る薄膜トランジスタ基板の製造方法のうち、第４マスク工程を説明するための平面図及び断面図である。
【００８０】
第４マスク工程により、各画素の反射領域の有機膜１４８上に反射電極１５２が形成され、透過孔１５４を介して画素電極１１８の第１導電層１０１が露出され、パッド領域ではゲートパッド１２８及びデータパッド１３８が露出される。
【００８１】
具体的に、エンボス表面を持つ有機膜１４８上に反射金属層がエンボス状を保持して形成される。反射金属層としてはＡｌＮｄなどのように高反射率の金属が用いられる。次に、第５マスクを用いたフォトリソグラフィ工程及びエッチング工程により、反射金属層がパターニングされることで、各画素の反射領域毎に反射電極１５２が形成される。このとき、透過孔１５４を介して露出された画素電極１１８の第２導電層１０３がその上に積層された反射金属層と共にエッチングされることで、透過領域では画素電極１１８の第１導電層１０１が露出された構造を持つ。これにより、反射電極１５２は、透過孔１５４のエッジ部を介して露出されたドレーン電極１１２及びストレージ上部電極１２２と側面接続される。そして、反射電極１５２は、画素電極１１８の第１導電層１０１の端部に沿って残存する第２導電層１０３と面接続される。これにより、画素電極１１８とドレーン電極１１２及びストレージ上部電極１２２との接続のための別途のコンタクトホールが不要になるので、透過領域の開口率が増大される。また、反射電極１５２は、画素電極１１８の第２導電層１０３(Ｍｏ)を介して第１導電層１０１(ＩＴＯ)と接続されるので、反射電極１５２(ＡｌＮｄ)と第１導電層１０１(ＩＴＯ)とのコンタクト抵抗の増加を防止できる。
【００８２】
このように、本発明の実施例に係る半透過型の薄膜トランジスタ基板の製造方法は、４マスク工程により形成されるので、工程の単純化が可能である。
【００８３】
図１１は、本発明の実施例に係る半透過型の薄膜トランジスタ基板を示す断面図である。
【００８４】
図１１に示す半透過型の薄膜トランジスタ基板は、ゲートライン１０２、ゲート電極１０８及び画素電極１１８に第３導電層１１３がさらに積層される以外は、図４に示す半透過型の薄膜トランジスタ基板の構成と同様である。よって、重複する構成要素についてはその説明を省略する。
【００８５】
図１１において、ゲートライン１０２、ゲート電極１０８、画素電極１１８を含むゲートパターンには、第３マスク工程による透過孔１５４の形成際に、エッチストッパの役割を遂行するＡｌなどのような金属からなる第３導電層１１３がさらに形成される。
【００８６】
具体的に、図１２Aのように、ゲートパターンが、第１及び第２導電層１０１、１０３が積層された二重構造を持つ場合、ドライエッチングにより保護膜１４６及びゲート絶縁膜１４４を貫通する透過孔１５４の形成際に、ドライエッチングが容易な画素電極１１８の第２導電層１０３までエッチングされる。これにより、第２導電層１０３のドライエッチングにより発生するパーティクルなどのため、透明な第１導電層１０１が黒化するという問題点が発生し得る。
【００８７】
これを防止するために、図１２Bのように、ドライエッチングが容易でない第３導電層１１３を追加して、保護膜１４６及びゲート絶縁膜１４４を貫通する透過孔１５４の形成際にエッチストッパの役割を遂行することで、画素電極１１８の第２導電層１０３がエッチングされるのを防止する。これにより、画素電極１１８の第２導電層１０３のドライエッチングによる第１導電層１０１の黒化を防止できる。そして、透過孔１５４を介して露出された画素電極１１８の第３導電層１１３とその下の第２導電層１０３は、上述したように、第４マスク工程により、反射電極１５２を形成するためのウエットエッチングにより除去される。
【００８８】
図１３は、本発明の実施例に係る半透過型の薄膜トランジスタ基板の周辺部を概略的に示す図である。
【００８９】
図１３に示す半透過型の薄膜トランジスタ基板１００は、ゲートパッド1２８と同層に形成されたデータパッド１３８を、データライン１０４と接続させるためのコンタクト電極１６０を備える。換言すれば、コンタクト電極１６０は、データパッド１３８から延長されたデータリンク１３６とデータライン１０４を接続させる。ここで、コンタクト電極１６０は、アクティブ領域１８２に形成される反射電極１５２と同一の金属層(ＡｌＮｄ、ＡｌＮｄ/Ｍｏ)で形成する。このようなコンタクト電極１６０は、外部に露出される場合、酸化作用による腐食の問題点があるため、シール材１８０により封止される領域、即ち、シール材１８０とアクティブ領域１８２との間に位置して腐食を防止できる。
【００９０】
また、薄膜トランジスタ基板１００は、アクティブ領域１８２に流入する静電気の遮断のための静電気防止素子１９０を備える。静電気防止素子１９０は、データライン１０４またはゲートライン１０２と接続され、相互接続関係を持つ多数個の薄膜トランジスタ３００、３１０、３２０からなる。静電気防止素子１９０は、静電気などによる高電圧領域では、低いインピーダンスを持って過電流が放電されることで、静電気の流入を遮断し、正常な駆動環境では、高いインピーダンスを持ってデータライン１０４またはゲートライン１０２を介して供給される駆動信号には影響を与えない。このような静電気防止素子１９０は、薄膜トランジスタ３００、３１０、３２０を相互接続させるために多数のコンタクト電極を必要とする。このような多数のコンタクト電極も、反射電極１５２と同一の金属層(ＡｌＮｄ、ＡｌＮｄ/Ｍｏ)で形成する。これにより、静電気防止素子１９０も、シール材１８０により封止される領域、即ちシール材１８０とアクティブ領域１８２との間に形成される。
【００９１】
図１４は、図１３に示すデータライン１０４と接続されたコンタクト電極１６０及び静電気防止素子１９０を具体的に示す平面図、図１５は、図１４に示す薄膜トランジスタ基板のＶ-Ｖ'、VI-VI'線に沿う断面図である。
【００９２】
図１４及び図１５に示すデータリンク１３６は、データパッド１３８から延長されてシール材１８０で封止される領域に位置するデータライン１０４の端部と重畳される。データリンク１３６のうち、有機膜１４８との非重畳部分はデータパッド１３８のように第１導電層１０１のみからなり、有機膜１４８との重畳部分は第１及び第２導電層１０１、１０３が積層された二重構造を持つ。
【００９３】
第１コンタクト電極１６０は、データリンク１３６とデータライン１０４との重畳部に形成された第１コンタクトホール１６２に渡って形成され、データライン１０４とデータリンク１３６を接続させる。第１コンタクトホール１６２は、有機膜１４８、保護膜１４６、データライン１０４、半導体パターン１１５及びゲート絶縁膜１４４を貫通して、データリンク１３６を露出させる。これにより、第１コンタクト電極１６０は、第１コンタクトホール１６２を介して露出されたデータライン１０４とは側面接続され、データリンク１３６の第２導電層１０３とは面接続される。
【００９４】
データライン１０４と接続された静電気防止素子は、第２乃至第４薄膜トランジスタ３００、３１０、３２０を備える。
【００９５】
第２薄膜トランジスタ３００は、データライン１０４と接続された第２ソース電極３０４、第２ソース電極３０４と対向する第２ドレーン電極３０６、第２ソース及びドレーン電極３０４、３０６と半導体パターン１１５及びゲート絶縁膜１４４とを挟んで重畳された第２ゲート電極３０２を備える。ここで、第２ゲート電極３０２は、第１及び第２導電層１０１、１０３の二重構造を持つ。
【００９６】
第３薄膜トランジスタ３１０は、第２薄膜トランジスタの第２ソース電極３０４と第２ゲート電極３０２との間にダイオード型で接続される。このために、第３薄膜トランジスタ３１０は、第２ソース電極３０４と接続された第３ソース電極３１４、第３ソース電極３１４と対向する第３ドレーン電極３１６、第３ソース及びドレーン電極３１４、３１６と半導体パターン１１５及びゲート絶縁膜１４４とを挟んで重畳された第３ゲート電極３１２を備える。ここで、第３ゲート電極３１２は、第１及び第２導電層１０１、１０３の二重構造を持つ。そして、第３ゲート電極３１２は、第２コンタクトホール３４０に渡って形成された第２コンタクト電極３３２を介して、第３ソース電極３１４と接続される。第２コンタクトホール３４０は、有機膜１４８、保護膜１４６、第３ソース電極３１４、半導体パターン１１５及びゲート絶縁膜１４４を貫通して、第３ゲート電極３１２の第２導電層１０３を露出させる。
【００９７】
第４薄膜トランジスタ３２０は、第２薄膜トランジスタの第２ドレーン電極３０６と第２ゲート電極３０２との間にダイオード型で接続される。このために、第４薄膜トランジスタ３２０は、第２ドレーン電極３０６と接続される第４ソース電極３２４、第４ソース電極３２４と対向する第４ドレーン電極３２６、第４ソース及びドレーン電極３２４、３２６と半導体パターン１１５及びゲート絶縁膜１４４とを挟んで重畳された第４ゲート電極３２２を備える。ここで、第４ゲート電極３２２は第１及び第２導電層１０１、１０３の二重構造を持つ。第４ドレーン電極３２６は、第３ドレーン電極３１６と接続され、第３コンタクトホール３４４に渡って形成された第３コンタクト電極３３４を介して、第２ゲート電極３０２と接続される。また、第４ゲート電極３２２は、第４コンタクトホール３４８に渡って形成された第４コンタクト電極３３６を介して、第４ソース電極３２４と接続される。第３コンタクトホール３４４は、有機膜１４８、保護膜１４６、第４ドレーン電極３２６、半導体パターン１１５及びゲート絶縁膜１４４を貫通して形成され、第４コンタクトホール３４８は、有機膜１４８、保護膜１４６、第４ソース電極３２４、半導体パターン１１５及びゲート絶縁膜１４４を貫通して形成される。
【００９８】
ここで、第１乃至第４コンタクト電極１６０、３３２、３３４、３３６は、上述したように、反射電極１５２と同一の金属層で形成される。
【００９９】
このような構造を持つ半透過型の薄膜トランジスタ基板は、上述したように、５マスク工程により形成する。これを図１６A乃至図１９Bを参照して説明する。
【０１００】
図１６A及び図１６Bを参照すれば、第１マスク工程により、下部基板１４２上にデータパッド１３８と共にデータリンク１３６及び第２乃至第４ゲート電極３０２、３１２、３２２を含むゲートパターンが形成される。このようなゲートパターンは、第１及び第２導電層１０１、１０３が積層された二重構造を持つ。このような第１マスク工程は、図５A及び図５Bでの説明と同様である。
【０１０１】
図１７A及び図１７Bを参照すれば、第２マスク工程により、ゲート絶縁膜１４４、活性層１１４及びオーミック接触層１１６を含む半導体パターン１１５と、データライン１０４、第２乃至第４ソース電極３０４、３１４、３２４、第２乃至第４ドレーン電極３０６、３１６、３２６を含むソース/ドレーンパターンとが形成される。このような第２マスク工程は、図６A乃至図７Eでの説明と同様である。
【０１０２】
図１８A及び図１８Bを参照すれば、第３マスク工程により、保護膜１４６及び有機膜１４８が形成され、有機膜１４８からゲート絶縁膜１４４まで貫通する第１乃至第４コンタクトホール１６２、３４０、３４４、３４８が形成される。このような第３マスク工程は、図８A乃至図９Cでの説明と同様である。このとき、有機膜１４８は、パッド領域では除去され、画素領域のように反射電極１５２が形成されていない部分ではエンボス表面を持っていない。
【０１０３】
図１９A及び図１９Bを参照すれば、第４マスク工程により、反射電極層の形成後にパターニングすることで、反射電極１５２と同一の金属の第１乃至第４コンタクト電極１６０、３３２、３３４、３３６が形成される。このような第４マスク工程は、図１０A及び図１０Bでの説明と同様である。このとき、有機膜１４８が除去されたパッド領域において、データパッド１３８及びデータリンク１３６の一部分の第２導電層１０３は、その上に塗布された反射電極層と共にエッチングされる。これにより、パッド領域で露出されたデータパッド１３８及びデータリンク１３６の一部分は第１導電層１０１のみからなる。
【０１０４】
図２０は、本発明の他の実施例に係る半透過型の薄膜トランジスタ基板を示す平面図、図２１は、図３に示す半透過型の薄膜トランジスタ基板のVII-VII'、VIII-VIII'、II-II'、III-III'、IV-IV'線に沿う断面図である。
【０１０５】
図２０及び図２１に示す半透過型の薄膜トランジスタ基板は、ゲートライン１０２と並んでストレージライン４２５が追加され、ストレージキャパシタ４２０が、ストレージライン４２５と一体化したストレージ下部電極４２３と、ドレーン電極１１２と一体化したストレージ上部電極４２２との重畳により形成された以外は、図３及び図４に示す半透過型の薄膜トランジスタ基板とその構成が同様である。よって、重複する構成要素についてはその説明を省略する。このような半透過型の薄膜トランジスタ基板の周辺部及びその製造方法は、図１２乃至図１９Bでの説明と同様である。
【０１０６】
図２０及び図２１に示す薄膜トランジスタ１０６は、ゲートライン１０２と重畳されるように形成され、ストレージキャパシタ４２０は、ゲートライン１０２と透過孔１５４との間に形成され、画素電極１１８は、ストレージキャパシタ４２０と前段ゲートライン１０２との間に形成される。
【０１０７】
ストレージキャパシタ４２０は、ストレージ下部電極４２３とストレージ上部電極４２２とが、ゲート絶縁膜１４４及び半導体パターン１１５を挟んで重畳されて形成される。
【０１０８】
ストレージ下部電極４２３は、データライン１０４と交差するストレージライン４２５を介して共通連結する。このとき、ストレージライン４２５は、データライン１０４との寄生キャパシタを低減するために相対的に小さい線幅を持ち、ストレージ下部電極４２３は、ストレージ上部電極４２２と重畳面積を増加させるために、即ち、ストレージキャパシタ４２０を増加させるために相対的に広い線幅を持つ。このようなストレージ下部電極４２３及びストレージライン４２５は、上述したゲートライン１０２のように、透明導電層からなる第１導電層１０１と、その上に金属層からなる第２導電層１０３とが積層された二重構造を持つ。
【０１０９】
ストレージ上部電極４２２は、ドレーン電極１１２と一体化してストレージ下部電極４２３と重畳されるように形成される。そして、ストレージ上部電極４２２は、その側面が透過孔１５４を介して露出されて反射電極１５２と接続され、反射電極１５２を介して画素電極１１８の第２導電層１０３と接続される。よって、ドレーン電極１１２は、ストレージ上部電極４２２及び反射電極１５２を経由して画素電極１１８と接続される。ここで、反射電極１５２の形成された反射領域はストレージキャパシタ４２０を含む。
【０１１０】
このような構造を持つ半透過型の薄膜トランジスタ基板は、図２２A乃至図２５Bに示すように、４マスク工程により形成される。以下、上述した図５A乃至図１０Bの４マスク工程と重複する部分についてはその説明を省略し、本発明の他の実施例に係る半透過型の薄膜トランジスタ基板の製造方法を簡略に説明する。
【０１１１】
図２２A及び図２２Bは、本発明の他の実施例に係る半透過型の薄膜トランジスタ基板の製造方法のうち、第１マスク工程を説明するための平面図及び断面図である。
【０１１２】
第１マスク工程により、下部基板１４２上にゲートライン１０２、ゲートライン１０２と接続されたゲートパッド１２８、データパッド１３８及び画素電極１１８と共にストレージライン４２５と一体化したストレージ下部電極４２３を含むゲートパターンが形成される。このようなゲートパターンは、第１及び第２導電層１０１、１０３が積層された二重構造で形成される。このような第１マスク工程は、図５A及び図５Bでの説明と同様である。
【０１１３】
図２３A及び図２３Bは、本発明の他の実施例に係る半透過型の薄膜トランジスタ基板の製造方法のうち、第２マスク工程を説明するための平面図及び断面図である。
【０１１４】
ゲートパターンの形成された下部基板１４２上にゲート絶縁膜１４４が形成され、その上に、第２マスク工程により、データライン１０４、ソース電極１１０及びドレーン電極１１２と一体化したストレージ上部電極４２２を含むソース/ドレーンパターンと、ソース/ドレーンパターンの背面に沿って重畳された活性層１１４及びオーミック接触層１１６を含む半導体パターン１１５とが形成される。このような半導体パターン１１５とソース/ドレーンパターンは、回折露光マスクを用いた１マスク工程により形成される。
【０１１５】
図２４A及び図２４Bは、本発明の他の実施例に係る薄膜トランジスタ基板の製造方法のうち、第３マスク工程を説明するための平面図及び断面図である。
【０１１６】
第３マスク工程により、透過領域において、ゲート絶縁膜１４４まで延長されて、画素電極１１８の第２導電層１０３の表面及びストレージ上部電極４２２の側面を露出させる透過孔１５４を持つ保護膜１４６及び有機膜１４８が形成され、パッド領域では、ゲート絶縁膜１４４まで除去されて、ゲートパッド１２８及びデータパッド１３８上の第２導電層１０３が露出される構造を持つ。
【０１１７】
図２５A及び図２５Bは、本発明の他の実施例に係る薄膜トランジスタ基板の製造方法のうち、第４マスク工程を説明するための平面図及び断面図である。
【０１１８】
第４マスク工程により、各画素の反射領域の有機膜１４８上に反射電極１５２が形成され、反射電極１５２を介して露出されたゲートパターンの第２導電層１０３がエッチングされることで、透過孔１５４を介して画素電極１１８の第１導電層１０１が露出され、パッド領域ではゲートパッド１２８及びデータパッド１３８が露出される。
【０１１９】
以上で説明した内容により、当業者であれば、本発明の技術思想から逸脱しない範囲内で多様に変更・修正が可能であることが分かる。従って、本発明の技術範囲は、明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲により定められなければならない。
【図面の簡単な説明】
【０１２０】
【図１】関連の半透過型の液晶パネルの一部分を示す断面図である。
【図２Ａ】図１に示す半透過型の薄膜トランジスタ基板の製造方法を具体的に説明するための断面図である。
【図２Ｂ】図１に示す半透過型の薄膜トランジスタ基板の製造方法を具体的に説明するための断面図である。
【図２Ｃ】図１に示す半透過型の薄膜トランジスタ基板の製造方法を具体的に説明するための断面図である。
【図２Ｄ】図１に示す半透過型の薄膜トランジスタ基板の製造方法を具体的に説明するための断面図である。
【図２Ｅ】図１に示す半透過型の薄膜トランジスタ基板の製造方法を具体的に説明するための断面図である。
【図２Ｆ】図１に示す半透過型の薄膜トランジスタ基板の製造方法を具体的に説明するための断面図である。
【図３】本発明の実施例に係る半透過型の薄膜トランジスタ基板を部分的に示す平面図である。
【図４】図３に示す半透過型の薄膜トランジスタ基板のII-II'、III-III'、IV-IV'線に沿う断面図である。
【図５Ａ】本発明の実施例に係る半透過型の薄膜トランジスタ基板の第１マスク工程を説明するための平面図である。
【図５Ｂ】本発明の実施例に係る半透過型の薄膜トランジスタ基板の第１マスク工程を説明するための断面図である。
【図６Ａ】本発明の実施例に係る半透過型の薄膜トランジスタ基板の第２マスク工程を説明するための平面図である。
【図６Ｂ】本発明の実施例に係る半透過型の薄膜トランジスタ基板の第２マスク工程を説明するための断面図である。
【図７Ａ】本発明の第２マスク工程を具体的に説明するための断面図である。
【図７Ｂ】本発明の第２マスク工程を具体的に説明するための断面図である。
【図７Ｃ】本発明の第２マスク工程を具体的に説明するための断面図である。
【図７Ｄ】本発明の第２マスク工程を具体的に説明するための断面図である。
【図７Ｅ】本発明の第２マスク工程を具体的に説明するための断面図である。
【図８Ａ】本発明の実施例に係る半透過型の薄膜トランジスタ基板の第３マスク工程を説明するための平面図である。
【図８Ｂ】本発明の実施例に係る半透過型の薄膜トランジスタ基板の第３マスク工程を説明するための断面図である。
【図９Ａ】本発明の第３マスク工程を具体的に説明するための断面図である。
【図９Ｂ】本発明の第３マスク工程を具体的に説明するための断面図である。
【図９Ｃ】本発明の第３マスク工程を具体的に説明するための断面図である。
【図１０Ａ】本発明の実施例に係る半透過型の薄膜トランジスタ基板の第４マスク工程を説明するための平面図である。
【図１０Ｂ】本発明の実施例に係る半透過型の薄膜トランジスタ基板の第４マスク工程を説明するための断面図である。
【図１１】本発明の他の実施例に係る半透過型の薄膜トランジスタ基板を示す断面図である。
【図１２Ａ】図４に示す薄膜トランジスタ基板と、図１１に示す薄膜トランジスタ基板との第３マスク工程を比較して説明するための断面図である。
【図１２Ｂ】図４に示す薄膜トランジスタ基板と、図１１に示す薄膜トランジスタ基板との第３マスク工程を比較して説明するための断面図である。
【図１３】本発明の実施例に係る半透過型の薄膜トランジスタ基板を周辺部中心として概略的に示す平面図である。
【図１４】図１３に示すデータライン及びデータリンクのコンタクト領域と静電気防止素子領域を具体的に示す平面図である。
【図１５】図１４に示す半透過型の薄膜トランジスタ基板のＶ-Ｖ'、VI-VI'線に沿う断面図である。
【図１６Ａ】図１５に示す半透過型の薄膜トランジスタ基板の第１マスク工程を説明するための平面図である。
【図１６Ｂ】図１５に示す半透過型の薄膜トランジスタ基板の第１マスク工程を説明するための断面図である。
【図１７Ａ】図１５に示す半透過型の薄膜トランジスタ基板の第２マスク工程を説明するための平面図である。
【図１７Ｂ】図１５に示す半透過型の薄膜トランジスタ基板の第２マスク工程を説明するための断面図である。
【図１８Ａ】図１５に示す半透過型の薄膜トランジスタ基板の第３マスク工程を説明するための平面図である。
【図１８Ｂ】図１５に示す半透過型の薄膜トランジスタ基板の第３マスク工程を説明するための断面図である。
【図１９Ａ】図１５に示す半透過型の薄膜トランジスタ基板の第４マスク工程を説明するための平面図である。
【図１９Ｂ】図１５に示す半透過型の薄膜トランジスタ基板の第４マスク工程を説明するための断面図である。
【図２０】本発明の他の実施例に係る半透過型の薄膜トランジスタ基板を示す平面図である。
【図２１】図２０に示す半透過型の薄膜トランジスタ基板のVII-VII'、VIII-VIII'、III-III'、IV-IV'線に沿う断面図である。
【図２２Ａ】本発明の他の実施例に係る半透過型の薄膜トランジスタ基板の第１マスク工程を説明するための平面図である。
【図２２Ｂ】本発明の他の実施例に係る半透過型の薄膜トランジスタ基板の第１マスク工程を説明するための断面図である。
【図２３Ａ】本発明の他の実施例に係る半透過型の薄膜トランジスタ基板の第２マスク工程を説明するための平面図である。
【図２３Ｂ】本発明の他の実施例に係る半透過型の薄膜トランジスタ基板の第２マスク工程を説明するための断面図である。
【図２４Ａ】本発明の他の実施例に係る半透過型の薄膜トランジスタ基板の第３マスク工程を説明するための平面図である。
【図２４Ｂ】本発明の他の実施例に係る半透過型の薄膜トランジスタ基板の第３マスク工程を説明するための断面図である。
【図２５Ａ】本発明の他の実施例に係る半透過型の薄膜トランジスタ基板の第４マスク工程を説明するための平面図である。
【図２５Ｂ】本発明の他の実施例に係る半透過型の薄膜トランジスタ基板の第４マスク工程を説明するための断面図である。
【符号の説明】
【０１２１】
２、１４２  下部基板
４、１０２  ゲートライン
６、１０８、３０２、３１２、３２２  ゲート電極
８、１４４  ゲート絶縁膜
１０、１１４  活性層
1２、１１６  オーミック接触層
１６、１１０、３０４、３１４、３２４  ソース電極
１８、１１２、３０６、３１６、３２６  ドレーン電極
２０、１２２、４２２  ストレージ上部電極
２２、２６、３０、１４６  保護膜
２４、１４８  有機膜
２８、１５２  反射電極
３２、１１８  画素電極
３４、３８、１６２、３４０、３４４、３４８  コンタクトホール
３５、３７  開口部
３６、１５４  透過孔
５２  上部基板
５４  カラーフィルター
５６  共通電極
１００  薄膜トランジスタ基板
１０１  第１導電層
１０３  第２導電層
１０５  非晶質シリコン層
１０６、３００、３１０、３２０  薄膜トランジスタ
１０７  不純物がドープされた非晶質シリコン層
１０９  ソース/ドレーン金属層
１１３  第３導電層
１１５  半導体パターン
１２０、４２０  ストレージキャパシタ
１２８  ゲートパッド
１３６  データリンク
１３８  データパッド
１６０、３３２、３３４、３３６  コンタクト電極
１８０  シール材
１８２  アクティブ領域
１９０  静電気防止素子
２１０  回折露光マスク
２１２  石英基板
２１４  遮断層
２１６  スリット
２１９  フォトレジスト
２２０  フォトレジストパターン
２２０Ａ  第１フォトレジストパターン
２２０Ｂ  第２フォトレジストパターン
４２３  ストレージ下部電極
４２５  ストレージライン
【図１】
2005346087.tif 000003
【図２Ａ】
2005346087.tif 000004
【図２Ｂ】
2005346087.tif 000005
【図２Ｃ】
2005346087.tif 000006
【図２Ｄ】
2005346087.tif 000007
【図２Ｅ】
2005346087.tif 000008
【図２Ｆ】
2005346087.tif 000009
【図３】
2005346087.tif 000010
【図４】
2005346087.tif 000011
【図５Ａ】
2005346087.tif 000012
【図５Ｂ】
2005346087.tif 000013
【図６Ａ】
2005346087.tif 000014
【図６Ｂ】
2005346087.tif 000015
【図７Ａ】
2005346087.tif 000016
【図７Ｂ】
2005346087.tif 000017
【図７Ｃ】
2005346087.tif 000018
【図７Ｄ】
2005346087.tif 000019
【図７Ｅ】
2005346087.tif 000020
【図８Ａ】
2005346087.tif 000021
【図８Ｂ】
2005346087.tif 000022
【図９Ａ】
2005346087.tif 000023
【図９Ｂ】
2005346087.tif 000024
【図９Ｃ】
2005346087.tif 000025
【図１０Ａ】
2005346087.tif 000026
【図１０Ｂ】
2005346087.tif 000027
【図１１】
2005346087.tif 000028
【図１２Ａ】
2005346087.tif 000029
【図１２Ｂ】
2005346087.tif 000030
【図１３】
2005346087.tif 000031
【図１４】
2005346087.tif 000032
【図１５】
2005346087.tif 000033
【図１６Ａ】
2005346087.tif 000034
【図１６Ｂ】
2005346087.tif 000035
【図１７Ａ】
2005346087.tif 000036
【図１７Ｂ】
2005346087.tif 000037
【図１８Ａ】
2005346087.tif 000038
【図１８Ｂ】
2005346087.tif 000039
【図１９Ａ】
2005346087.tif 000040
【図１９Ｂ】
2005346087.tif 000041
【図２０】
2005346087.tif 000042
【図２１】
2005346087.tif 000043
【図２２Ａ】
2005346087.tif 000044
【図２２Ｂ】
2005346087.tif 000045
【図２３Ａ】
2005346087.tif 000046
【図２３Ｂ】
2005346087.tif 000047
【図２４Ａ】
2005346087.tif 000048
【図２４Ｂ】
2005346087.tif 000049
【図２５Ａ】
2005346087.tif 000050
【図２５Ｂ】
2005346087.tif 000051