(57)【要約】【課題】ＡＰＬに対するサステインパルス数の曲線(curb)において、所定の関数区間を用いて画面の残像を減少させることのできる、ＡＰＬを用いたプラズマディスプレイパネルの残像減少方法および装置を提供する。【解決手段】 本発明に係るＡＰＬを用いたプラズマディスプレイパネルの残像減少方法は、三角関数区間や線形関数区間が存在するＡＰＬに対するサステインパルス数の曲線を用意する段階と、入力映像のＡＰＬを計算し、前記計算されたＡＰＬに対応するサステインパルス数を前記ＡＰＬに対するサステインパルス数の曲線から導出してＰＤＰを駆動する段階と、を含み、本発明に係るＡＰＬを用いたプラズマディスプレイパネルの残像減少装置は、入力映像のＡＰＬを計算し、前記計算されたＡＰＬに対応するサステインパルス数を三角関数区間や線形関数区間が存在するＡＰＬに対するサステインパルス数の曲線から導出するＡＰＬ計算部と、前記ＡＰＬ計算部によって導出されたサステインパルス数を用いてＰＤＰを駆動する駆動部と、を備える。【選択図】図５
2005128544.tif 000002
【特許請求の範囲】
【請求項１】
三角関数区間又は線形関数区間が存在する平均画像レベルに対するサステインパルス数の曲線(curve)を用意する段階と、
入力映像の平均画像レベルを計算し、前記計算された平均画像レベルに対応するサステインパルス数を前記平均画像レベルに対するサステインパルス数の曲線から導出し、プラズマディスプレイパネルを駆動する段階と、を含むことを特徴とする平均画像レベルを用いた残像減少方法。
【請求項２】
前記三角関数区間及び前記線形関数区間は、前記平均画像レベルに対するサステインパルス数の曲線において、ピーク平均画像レベルの５％以上９５％以下に存在することを特徴とする、請求項１記載の平均画像レベルを用いた残像減少方法。
【請求項３】
前記曲線は三角関数区間を含むことを特徴とする、請求項１又は２に記載の平均画像レベルを用いた残像減少方法。
【請求項４】
前記曲線は２つ以上の三角関数区間を含むことを特徴とする、請求項３に記載の平均画像レベルを用いた残像減少方法。
【請求項５】
前記曲線は線形関数区間を含むことを特徴とする、請求項１又は２に記載の平均画像レベルを用いた残像減少方法。
【請求項６】
入力映像の平均画像レベルを計算し、前記計算された平均画像レベルに対応するサステインパルス数を三角関数区間又は線形関数区間が存在する平均画像レベルに対するサステインパルス数の曲線から導出する平均画像レベル計算部と、
前記平均画像レベル計算部によって導出されたサステインパルス数を用いてプラズマディスプレイパネルを駆動する駆動部と、を備えることを特徴とする平均画像レベルを用いた残像減少装置。
【請求項７】
前記三角関数区間及び前記線形関数区間は、前記平均画像レベルに対するサステインパルス数の曲線において、ピーク平均画像レベルの５以上９５％以下に存在することを特徴とする請求項６記載の平均画像レベルを用いた残像減少装置。
【請求項８】
前記曲線は三角関数区間を含むことを特徴とする、請求項６又は７に記載の平均画像レベルを用いた残像減少装置。
【請求項９】
前記曲線は２つ以上の三角関数区間を含むことを特徴とする、請求項８に記載の平均画像レベルを用いた残像減少装置。
【請求項１０】
前記曲線は線形関数区間を含むことを特徴とする、請求項６又は７に記載の平均画像レベルを用いた残像減少装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルに係り、より詳しくは、プラズマディスプレイパネルの残像減少方法および装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（Plasma  Display  Panel：以下、「ＰＤＰ」という）は、ガス放電によって発生する紫外線が蛍光体を励起させるときに蛍光体から発生する可視光線を用いて画像を表示する。かかるＰＤＰは、今まで表示手段の主軸を成してきた陰極線管（Cathode  Ray  Tube：ＣＲＴ）に比べて厚さが薄くて軽く、かつ高鮮明／大画面の具現が可能であるという長所がある。
【０００３】
図１を参照すれば、３電極面放電型ＡＣ−ＰＤＰは、上部基板１０上に形成されたスキャン電極Ｙ１〜Ｙｎおよびサステイン電極Ｚと、下部基板１８上に形成されたアドレス電極Ｘ１〜Ｘｍとを備える。また、ＰＤＰの各放電セル１は、各スキャン電極Ｙ１〜Ｙｎ、サステイン電極Ｚおよびアドレス電極Ｘ１〜Ｘｍの交差部に形成される。
【０００４】
かかるＰＤＰは、画像の階調（Gray  Level）を具現するために、一つのフレームを発光回数の異なる複数のサブフィールドに分けて時分割駆動している。各サブフィールドは、均一な放電を起こすためのリセット期間と、放電セルを選択するためのアドレス期間と、放電回数に応じて階調を具現するサステイン期間とに分けられる。例えば、画像を２５６階調に表示しようとする場合は、１／６０秒にあたるフレーム期間（３６.６７ｍｓ）は８個のサブフィールドに分けられる。同時に、８個のサブフィールドのそれぞれはアドレス期間とサステイン期間とに更に分けられる。ここで、各サブフィールドのリセット期間およびアドレス期間は、各サブフィールド毎に同一である反面、サステイン期間およびその放電回数は、サステインパルスの数に比例して各サブフィールドにおいて２ｎ（ｎ＝０、１、２、３、４、５、６、７）の割合で増加する。このように、各サブフィールドにおいてサステイン期間が変わるので、画像の階調を具現できるようになる。
【０００５】
図２はＰＤＰの駆動回路を概略的に示したものである。
【０００６】
図２を参照すると、ＰＤＰの駆動回路は、第１逆ガンマ補正部２１Ａとデータ整列部２５との間に接続されたゲイン調整部２２、誤差拡散部２３およびサブフィールドマッピング部２４と、第２逆ガンマ補正部２１Ｂと波形発生部２７との間に接続されたＡＰＬ計算部２６とを備える。
【０００７】
第１および第２逆ガンマ補正部２１Ａ、２１Ｂのそれぞれは、入力ライン２０からのデジタルビデオデータ（ＲＧＢ）を逆ガンマ補正し、映像信号の階調値に対する輝度を線形的に変換させる。
【０００８】
ゲイン調整部２２は、赤、緑、青色の各データ別に有效利得を調整して色温度を補償する。
【０００９】
誤差拡散部２３は、ゲイン調整部２２から入力されるデジタルビデオデータ（ＲＧＢ）の量子化誤差を隣接した各セルに拡散させることで、輝度値を微細に調整する。
【００１０】
サブフィールドマッピング部２４は、誤差拡散部２３から入力されたデータを各ビット別に予め保存されたサブフィールドパターンにマッピングし、そのマッピングデータをデータ整列部２５に供給する。
【００１１】
データ整列部２５は、サブフィールドマッピング部２４から入力されるデジタルビデオデータをＰＤＰ２８のデータ駆動回路に供給する。データ駆動回路はＰＤＰ２８の各データ電極に接続され、データ整列部２５から入力されるデータを１水平ライン分ずつラッチした後、このラッチされたデータを１水平期間の単位でＰＤＰ２８の各データ電極に供給する。
【００１２】
ＡＰＬ計算部２６は、第２逆ガンマ補正部２１Ｂから入力されるデジタルビデオデータＲ、Ｇ、Ｂに対し、一画面単位で平均画像レベル、すなわちＡＰＬ（Avarage  Picture  Level：以下、「ＡＰＬ」という）を計算し、計算されたＡＰＬに対応するサステインパルス数の情報を出力する。該ＡＰＬ計算部２６から参照されるＡＰＬに対するサステインパルス数の曲線(curb) に対するデータは、ＡＰＬ計算部２６に含まれたＲＯＭのルックアップテーブルに保存される。ＡＰＬに対するサステインパルス数の曲線は、図３に示すように、ＡＰＬが増加するほどサステインパルス数が非線形的に減少する指数関数（Exponential  function）の形態である。
【００１３】
波形発生部２７は、ＡＰＬ計算部２６からのサステインパルス数の情報に応答してタイミング制御信号を生成し、そのタイミング制御信号を図示しないスキャン駆動回路とサステイン駆動回路とに供給する。スキャン駆動回路とサステイン駆動回路とは、波形発生部２７から入力されるタイミング制御信号に応答してサステイン期間の間に、ＰＤＰ２８の各スキャン電極と各サステイン電極とにサステインパルスを供給する。
【００１４】
一方、このようなＰＤＰはＡＰＬ制御を通じて消費電力を減らすことができるが、ＡＰＬに対するサステインパルス数の曲線が非線形的であるので、残像が激しくなるという問題点がある。例えば、ＰＤＰ駆動回路はＡＰＬ制御によって、図４に示すように、ＰＤＰ上に局所的に明るい部分を表示した後、同一の明るさで全体画面に明るい映像を表示する場合に生じる。このような場合、同一の明るさで全体画面に明るい映像を表示させるとしても、放電していた部分（明るい部分）の映像がより明るく見えながら残像が見えるようになる。これは、部分的な明るい画像（ＡＰＬの低い画像）から全体としての明るい画像（ＡＰＬの高い画像）に変わるときに、サステインパルス数が急激に減少するためである。このため、以前放電していた部分においてプライミング荷電粒子がセル内に存在していて、そのプライミング荷電粒子によって放電していた部分においては放電していなかった部分のセルに比べて、より明るく見える。言い換えれば、前述した例のような残像現象は、指数関数形態のＡＰＬに対するサステインパルス数の曲線によって、ＡＰＬに従ってサステインパルス数が急激に増減（ΔNsus）することに起因する。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、かかる従来の問題点を解決するためのものｄ、その目的は、ＡＰＬに対するサステインパルス数の曲線(curb)において、所定の関数区間を用いて画面の残像を減少させることのできる、ＡＰＬを用いたプラズマディスプレイパネルの残像減少方法および装置を提供することにある。
【課題を解決するための手段】
【００１６】
本発明に係るＡＰＬを用いたプラズマディスプレイパネルの残像減少方法は、三角関数区間又は線形関数区間が存在するＡＰＬに対するサステインパルス数の曲線を用意する段階と、入力映像のＡＰＬを計算し、前記計算されたＡＰＬに対応するサステインパルス数を前記ＡＰＬに対するサステインパルス数の曲線から導出してＰＤＰを駆動する段階と、を含む。
【００１７】
前記三角関数区間及び前記線形関数区間は、前記平均画像レベルに対するサステインパルス数の曲線において、ピーク平均画像レベルの５％以上９５％以下に存在する。
【００１８】
本発明に係るＡＰＬを用いたプラズマディスプレイパネルの残像減少装置は、入力映像のＡＰＬを計算し、前記計算されたＡＰＬに対応するサステインパルス数を三角関数区間や線形関数区間が存在するＡＰＬに対するサステインパルス数の曲線から導出するＡＰＬ計算部と、前記ＡＰＬ計算部によって導出されたサステインパルス数を用いてＰＤＰを駆動する駆動部と、を備える。
【００１９】
前記三角関数区間や前記線形関数区間は、前記平均画像レベルに対するサステインパルス数の曲線において、ピーク平均画像レベルの５％以上９５％以下に存在する。
【発明の効果】
【００２０】
本発明に係るＡＰＬを用いたプラズマディスプレイパネルの残像減少方法および装置は、三角関数区間や線形関数区間が存在するＡＰＬに対するサステインパルス数の曲線を用いて、ＡＰＬが変わるときに伴われるサステインパルス数の急激な変化を予防し、残像を最小化することができる。
【発明を実施するための最良の形態】
【００２１】
以下、添付図を参照して本発明の好適な実施形態を更に詳しく説明する。
【００２２】
本発明に係るＡＰＬを用いたプラズマディスプレイパネルの残像減少方法は、指数関数よりも変化が緩やかな関数の区間、例えば三角関数区間や線形関数区間が存在するＡＰＬに対するサステインパルス数の曲線を用意する段階と、入力映像のＡＰＬを計算し、前記計算されたＡＰＬに対するサステインパルス数を前記ＡＰＬに対するサステインパルス数の曲線から導出してＰＤＰを駆動する段階と、を含む。
【００２３】
本発明に係るＡＰＬを用いたプラズマディスプレイパネルの残像減少装置は、入力映像のＡＰＬを計算し、前記計算されたＡＰＬに対するサステインパルス数を三角関数区間や線形関数区間が存在するＡＰＬに対するサステインパルス数の曲線から導出するＡＰＬ計算部と、前記ＡＰＬ計算部によって導出されたサステインパルス数を用いてＰＤＰを駆動する駆動部と、を備える。
【００２４】
前記三角関数区間や前記線形関数区間は、前記平均画像レベルに対するサステインパルス数の曲線において、ピーク平均画像レベルの５以上９５％以下に存在する。
【００２５】
以下では、添付された図５〜図８を参照して本発明の実施形態を具体的に説明する。
【００２６】
図５は、本発明に係るプラズマディスプレイパネルの残像減少方法および装置を説明するために示したブロック図である。図５を参照すると、まず本発明のＰＤＰ駆動装置は、第１逆ガンマ補正部３１ＡとＰＤＰ３７との間に接続されたゲイン調整部３２、誤差拡散部３３およびサブフィールドマッピング部３４と、第２逆ガンマ補正部３１Ｂと波形発生部３７との間に接続された三角関数／線形関数ＡＰＬ計算部３６と、を備える。
【００２７】
第１および第２逆ガンマ補正部３１Ａ、３１Ｂは、入力ライン３０からのデジタルビデオデータ（ＲＧＢ）を逆ガンマ補正し、映像信号の階調値に対する輝度を線形的に変換させる。
【００２８】
ゲイン調整部３２は、赤、緑、青色の各データ別に有效利得を調整し、色温度を補償する。
【００２９】
誤差拡散部３３は、ゲイン調整部３２から入力されるデジタルビデオデータ（ＲＧＢ）の量子化誤差を隣接した各セルに拡散させることにより、輝度値を微細に調整する。
【００３０】
サブフィールドマッピング部３４は、誤差拡散部３３から入力されたデータを各ビット別に予め保存されたサブフィールドパターンにマッピングし、そのマッピングデータをデータ整列部３５に供給する。
【００３１】
データ整列部３５は、サブフィールドマッピング部３４から入力されるデジタルビデオデータをＰＤＰ３８のデータ駆動回路に供給する。データ駆動回路は、ＰＤＰ３８の各データ電極に接続されてデータ整列部３５から入力されるデータを１水平ライン分ずつラッチした後、ラッチされたデータを１水平期間の単位でＰＤＰ３８の各データ電極に供給する。
【００３２】
三角関数／線形関数ＡＰＬ計算部３７は、逆ガンマ補正部３から入力されるデータに対して毎フレーム単位でＡＰＬを計算し、そのＡＰＬに対応するサステインパルス数を三角関数区間が存在するＡＰＬに対するサステインパルス数（Nsus）の曲線から導出する。三角関数区間が存在するＡＰＬに対するサステインパルス数（Nsus）の曲線は、例えば、図６、図７に示すように、サイン関数（Sin()）やコサイン関数（Cos()）の区間を含む。ＡＰＬに対するサステインパルス数（Nsus）の曲線は、図６では１つの三角関数区間を含み、図７では２つの三角関数区間を含む。
【００３３】
また、三角関数／線形関数ＡＰＬ計算部３７は、逆ガンマ補正部３から入力されるデータに対して毎フレーム単位でＡＰＬを計算し、そのＡＰＬに対応するサステインパルス数を線形関数区間が存在するＡＰＬに対するサステインパルス数（Nsus）の曲線から導出するように構成しても良い。線形関数区間が存在するＡＰＬに対するサステインパルス数（Nsus）の曲線の一例を図８に示してある。
【００３４】
三角関数区間や線形関数区間は、ＡＰＬに対するサステインパルス数の曲線において、ピークのＡＰＬ、すなわち最大平均明るさの５以上９５％以下に存在する。かかるＡＰＬに対するサステインパルス数（Nsus）の曲線は、図示しないＲＯＭにルックアップテーブルデータとして保存される。
【００３５】
波形発生部３７は、三角関数／線形関数ＡＰＬ計算部３６からのサステインパルス数情報（Nsus）に応答してタイミング制御信号を生成し、そのタイミング制御信号を図示しないスキャン駆動回路とサステイン駆動回路とに供給する。スキャン駆動回路とサステイン駆動回路とは、波形発生部３７から入力されるタイミング制御信号に応答してサステイン期間の間にＰＤＰ３８の各スキャン電極と各サステイン電極とにサステインパルスを供給する。
【００３６】
また、本発明に係るプラズマディスプレイパネルの残像減少方法および装置は、三角関数区間や線形関数区間が存在するＡＰＬ対サステインパルス数の曲線を用いてＰＤＰを駆動するので、ＡＰＬが変わるときにサステインパルス数が急激に変化することを予防することができる。したがって、図４に示すように、ＰＤＰ上に局所的に明るい部分を表示した後に、同一の明るさで全体画面に明るい映像を表示してもサステインパルス数が急激に変わらないので、残像がほとんど残らない。
【図面の簡単な説明】
【００３７】
【図１】従来のプラズマディスプレイパネルを概略的に示す平面図である。
【図２】従来のプラズマディスプレイパネルの駆動回路を示すブロック図である。
【図３】従来の平均画像レベルに対するサステインパルス数の曲線を示すグラフである。
【図４】図３に示された平均画像レベルに対するサステインパルス数の曲線を用いて、プラズマディスプレイパネルを駆動するときに生じる残像の一例を示す図である。
【図５】本発明に係るプラズマディスプレイパネルの残像減少方法および装置を説明するために示すブロック図である。
【図６】本発明の第１実施形態に係る平均画像レベルに対するサステインパルス数の曲線を示すグラフである。
【図７】本発明の第２実施形態に係る平均画像レベルに対するサステインパルス数の曲線を示すグラフである。
【図８】本発明の第３実施形態に係る平均画像レベルに対するサステインパルス数の曲線を示すグラフである。
【図１】
2005128544.tif 000003
【図２】
2005128544.tif 000004
【図３】
2005128544.tif 000005
【図４】
2005128544.tif 000006
【図５】
2005128544.tif 000007
【図６】
2005128544.tif 000008
【図７】
2005128544.tif 000009
【図８】
2005128544.tif 000010