(57)【要約】【課題】コレクタ電極を表面に設けるバイポーラトランジスタでは、電極の取り出しとなる拡散領域をコレクタ領域下方に設けた第１のコレクタ埋め込み層まで到達させなければならない。第１のコレクタ埋め込み層の不純物濃度を向上させるとコレクタ抵抗は低減できるが、コレクタ領域の幅が狭まり耐圧が劣化する問題があった。【解決手段】第１のコレクタ埋め込み層と拡散領域のコンタクト部分に第２のコレクタ埋め込み層を設ける。また、第２のコレクタ埋め込み層は、第１のコレクタ埋め込み層より拡散係数が大きい不純物で、その濃度も高くする。第１のコレクタ埋め込み層は拡散係数が小さい不純物を採用する。これにより、第１のコレクタ埋め込み層の上方拡散を抑制し、第２のコレクタ埋め込み層を上方まで拡散させる。拡散領域とのコンタクト抵抗が低減できるので、所定の耐圧を確保しつつ、コンタクト抵抗の低減によるコレクタ抵抗の低減が実現できる。【選択図】    図１
2005191226.tif 000002
【特許請求の範囲】
【請求項１】
一導電型の半導体基板と、
前記半導体基板上に設けられた逆導電型のコレクタ領域と、
前記コレクタ領域表面に設けられた一導電型のベース領域と、
前記ベース領域表面に設けられた逆導電型のエミッタ領域と、
前記半導体基板と前記コレクタ領域との界面に設けられた逆導電型の第１の埋め込み層と、
前記基板表面から前記第１の埋め込み層付近に達して設けられた逆導電型の拡散領域と、
前記拡散領域下部に設けられ、該拡散領域および前記第１の埋め込み層に接する逆導電型の第２の埋め込み層とを具備することを特徴とする半導体装置。
【請求項２】
前記第２の埋め込み層は、前記第１の埋め込み層より高い不純物濃度を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の埋め込み層は、前記拡散領域と同程度以上の幅に設けられることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第２の埋め込み層は、前記第１の埋め込み層より拡散係数の大きい不純物により設けることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記拡散領域は前記基板表面に設けたコレクタ電極に接続することを特徴とする請求項１に記載の半導体装置。
【請求項６】
一導電型の半導体基板上に、逆導電型の第１の埋め込み層と該第１の埋め込み層の一部と接する逆導電型の第２の埋め込み層を設けた逆導電型のコレクタ領域を形成する工程と、
前記コレクタ領域表面から前記第２の埋め込み層に達する逆導電型の拡散領域を形成する工程と、
前記コレクタ領域表面に、一導電型のベース領域を形成し、該ベース領域表面に逆導電型のエミッタ領域を形成する工程とを具備することを特徴とする半導体装置の製造方法。
【請求項７】
前記第２の埋め込み層は、前記第１の埋め込み層より上方まで拡散して形成されることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記基板表面に、前記エミッタ領域およびベース領域にそれぞれコンタクトするエミッタ電極およびベース電極を形成し、前記拡散領域にコンタクトするコレクタ電極を形成する工程とを具備することを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に係り、コレクタ抵抗を低減させる半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
図７は、バイポーラトランジスタの一例を示す断面図である。図はｎｐｎ型バイポーラトランジスタであり、基板表面からコレクタ電極を取り出す構造である。
【０００３】
基板は、ｐ型半導体基板３１であり、その上にｎ−型エピタキシャル層を積層する等してコレクタ領域３２を設ける。
【０００４】
ｐ型基板３１とｎ−型エピタキシャル層３２の界面には、ｎ＋型のコレクタ埋め込み層３３が設けられる。また基板表面から不純物を拡散してｎ＋型拡散領域３８を設ける。ｎ＋型拡散領域３８は、コレクタ埋め込み層３３の深さまで拡散されコレクタ埋め込み層３３とコンタクトする。ｎ＋型拡散領域３８は、基板表面に設けられたコレクタ電極５１とコンタクトし、基板表面からコレクタの取り出しを行う。
【０００５】
コレクタ埋め込み層３３上のコレクタ領域３２には、ＬＯＣＯＳ酸化膜３４を設け、ＬＯＣＯＳ酸化膜３４間の基板表面にベース領域５０と、エミッタ領域４６が設けられる。
【０００６】
ベース領域５０は、外部ベース領域３９および真性ベース領域４１からなり、例えばＬＯＣＯＳ酸化膜３４間に櫛歯状に複数配置される。それぞれの真性ベース領域４１表面には、エミッタ領域４６を設ける。外部ベース領域３９およびエミッタ領域４６にはそれぞれの領域を形成するための不純物拡散源を兼ねた導電材料からなるベース引き出し電極３７およびエミッタ引き出し電極４５をコンタクトさせる。絶縁膜４７およびＴＥＯＳ膜３６に設けたスルーホールＴＨを介してそれぞれの引き出し電極に接続するベース電極４８およびエミッタ電極４９を設ける。また、コレクタ領域３２と接続するコレクタ電極５１を設ける。（例えば特許文献１参照。）。
【０００７】
次に、図８から図１０を参照して従来のバイポーラトランジスタの製造方法を説明する。
【０００８】
まず、ｐ型シリコン基板３１上にコレクタ埋め込み層の形成予定領域を開口したマスク１００を設け、ｎ型不純物をイオン注入する。尚、この際開口部には表面保護のため薄い酸化膜(不図示)が形成されている（図８（Ａ））。その後、酸化膜を除去し、ｎ−型エピタキシャル層を積層してコレクタ領域３２を形成する。エピタキシャル成長と共にｎ型不純物は上下に拡散し、ｎ−型エピタキシャル層３２とｐ型基板３１の界面にｎ＋型のコレクタ埋め込み層３３が形成される（図８（Ｂ））。
【０００９】
さらに、コレクタ電極を形成する予定の領域にｎ型不純物をイオン注入し、拡散する。これにより、コレクタ埋め込み層３３に達するｎ＋型拡散領域３８が形成される（図９）。
【００１０】
その後、素子領域を形成する。まず、所定の位置にＬＯＣＯＳ酸化膜３４を形成する。ＬＯＣＯＳ酸化膜３４間に露出した基板表面とコンタクトするポリシリコン層とＴＥＯＳ膜３６を堆積し、エミッタ領域が形成される予定の領域に開口部ＯＰを形成し、ベース拡散源を兼ねたベース取り出し電極３７を形成する。開口部ＯＰに表面保護のための絶縁膜４０を形成し、ｐ型不純物をイオン注入する。
【００１１】
次に、短時間の熱処理を施し、不純物を拡散して、真性ベース領域４１を形成する。また、同一の熱処理工程によりベース拡散源３７中のｐ型不純物をコレクタ領域３２表面に拡散する。ベース拡散源３７にはｐ型不純物がドープされており、拡散により外部ベース領域３９が形成される。真性ベース領域４１は、外部ベース領域３９の表面付近でコンタクトする（図１０（Ａ））。
【００１２】
その後、外部ベース領域３９と後の工程で形成されるエミッタ領域との距離をセルフアラインで確保するため、開口部ＯＰにサイドウォール４３を形成する。開口部ＯＰ底部の絶縁膜４０を除去してエミッタコンタクト部を形成する。再びポリシリコンを堆積し、開口部ＯＰにエミッタ拡散源となるエミッタ引き出し電極４５を形成する。その後エミッタ拡散源からｎ型不純物を真性ベース領域４１表面に拡散し、エミッタ領域４６を形成する（図１０（Ｂ））。
【００１３】
さらに、平坦化のため絶縁膜４７を形成し、絶縁膜４７およびＴＥＯＳ膜３６にスルーホールＴＨを形成する。スルーホールＴＨを介してベース引き出し電極３７にコンタクトするベース電極４８を形成し、エミッタ引き出し電極４５にコンタクトするエミッタ電極４９を形成する。更にｎ＋型拡散領域３８にコンタクトするコレクタ電極５１を形成し、図７に示す最終構造を得る。
【特許文献１】特開２００１−３５８１５２号（第３頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
素子裏面にコレクタ電極を設けてリードフレームに接続する構造ではベース電極に接続するベースパッド電極とフレーム(コレクタ電極)間でベース−コレクタ間容量が発生する。一方、図７のごとく基板表面からコレクタ電極を取り出す構造の素子は、リードフレームをエミッタ電極と接続する。この場合ベースパッド電極とリードフレーム(エミッタ電極)間でベース−エミッタ容量は発生するが、ベース−コレクタ間容量に比べて高周波特性に及ぼす影響が少なく、好適である。このような素子では、ｐ型基板３１が設けられ、コレクタ埋め込み層３３とｎ＋型拡散領域３８により、コレクタを基板表面から取り出している。
【００１５】
バイポーラトランジスタでは、コレクタ抵抗の低減が高周波特性向上の大きな要因となる。また、コレクタ抵抗の低減はコレクタ−エミッタ間飽和電圧（以下、ＶＣＥ（ｓａｔ）と称する）の低減にも効果的であり、ＶＣＥ（ｓａｔ）が低い方が消費電力が小さくできるので望ましい。
【００１６】
従来の構造においては、低濃度のコレクタ領域３２と、電流経路となるコレクタ埋め込み層３３およびｎ＋型拡散領域３８のトータルの抵抗がコレクタ抵抗となる。そこで、コレクタ抵抗を低減する場合、コレクタ埋め込み層３３を形成する際の注入ドーズ量を高め、基板表面から形成するｎ＋型拡散領域３８とのコンタクト抵抗を低減させる。コレクタ埋め込み層３３の全領域の不純物濃度が高まるとコレクタ埋め込み層３３の上下拡散がより進み、低濃度のコレクタ領域３２幅が狭まることになる。
【００１７】
つまり、コレクタ埋め込み層３３とｎ＋型拡散領域３８のコンタクト部分の抵抗が低減し、さらにエミッタ領域４６直下の低濃度のコレクタ領域３２幅が狭まり、コレクタ領域内に不純物濃度の高い領域が多くなる。これによりコレクタ抵抗は低減し、ＶＣＥ（ｓａｔ）の低減に寄与できる。このため、例えば発振器用途などとしては出力波形が歪まず、好適である。
【００１８】
しかし、コレクタ領域３２の低濃度領域が狭くなると、コレクタ−エミッタ間の降伏電圧（ＶＣＥＯ）が低下してしまう。これは、バイアス印加によって低濃度領域を広がった空乏層が、急激に濃度の高くなるコレクタ埋め込み層３３まで到達すると、これ以上空乏層が広がることができず降伏に至るためである。つまり、コレクタ領域３２とコレクタ埋め込み層３３との界面がベース領域５０に近づくために、降伏電圧が下がり耐圧が劣化してしまう。
【００１９】
すなわち、コレクタ埋め込み層と基板表面からの接触部分のコンタクト抵抗の低減と、ＶＣＥＯ特性はトレードオフとなり、これらの両立は困難であった。
【課題を解決するための手段】
【００２０】
本発明はかかる課題に鑑みてなされ、第１に、一導電型の半導体基板と、前記半導体基板上に設けられた逆導電型のコレクタ領域と、前記コレクタ領域表面に設けられた一導電型のベース領域と、前記ベース領域表面に設けられた逆導電型のエミッタ領域と、前記半導体基板と前記コレクタ領域との界面に設けられた逆導電型の第１の埋め込み層と、前記基板表面から前記第１の埋め込み層付近に達して設けられた逆導電型の拡散領域と、前記拡散領域下部に設けられ、該拡散領域および前記第１の埋め込み層に接する逆導電型の第２の埋め込み層とを具備することにより解決するものである。
【００２１】
また、前記第２の埋め込み層は、前記第１の埋め込み層より高い不純物濃度を有することを特徴とするものである。
【００２２】
また、前記第２の埋め込み層は、前記拡散領域と同程度以上の幅に設けられることを特徴とするものである。
【００２３】
また、前記第２の埋め込み層は、前記第１の埋め込み層より拡散係数の大きい不純物により設けることを特徴とするものである。
【００２４】
また、前記拡散領域は前記基板表面に設けたコレクタ電極に接続することを特徴とするものである。
【００２５】
第２に、一導電型の半導体基板上に、逆導電型の第１の埋め込み層と該第１の埋め込み層の一部と接する逆導電型の第２の埋め込み層を設けた逆導電型のコレクタ領域を形成する工程と、前記コレクタ領域表面から前記第２の埋め込み層に達する逆導電型の拡散領域を形成する工程と、前記コレクタ領域表面に、一導電型のベース領域を形成し、該ベース領域表面に逆導電型のエミッタ領域を形成する工程とを具備することにより解決するものである。
【００２６】
また、前記第２の埋め込み層は、前記第１の埋め込み層より上方まで拡散して形成されることを特徴とするものである。
【００２７】
また、前記基板表面に、前記エミッタ領域およびベース領域にそれぞれコンタクトするエミッタ電極およびベース電極を形成し、前記拡散領域にコンタクトするコレクタ電極を形成する工程とを具備することを特徴とするものである。
【発明の効果】
【００２８】
本発明に依れば、第１に、第２コレクタ埋め込み層により、第１コレクタ埋め込み層とｎ＋型拡散領域とのコンタクト抵抗を低減できるので、コレクタ抵抗を低減でき、ＶＣＥ（ｓａｔ）を低減できる。
【００２９】
第２には、第１のコレクタ埋め込み層に拡散係数の小さい不純物を用いることで、コレクタ埋め込み層の不純物の這い上がりを抑制でき、コレクタ領域の低濃度の領域を所定の幅確保できるので、耐圧の劣化を抑制してコレクタ抵抗が低減できる。
【００３０】
第３には、第２のコレクタ埋め込み層は、第１のコレクタ埋め込み層と比較して拡散係数が大きいので、上方まで這い上がり、ｎ＋型拡散領域との接触が良好となり、コレクタの取り出しとなる経路において不純物濃度の高い領域を広げることができる。
【００３１】
従ってＶＣＥＯ特性を劣化させずに、第１のコレクタ埋め込み層とｎ＋型拡散領域とのコンタクト抵抗を低減でき、トータルのコレクタ抵抗を低減できる。
【発明を実施するための最良の形態】
【００３２】
図１から図６を参照して、本発明の半導体装置についてｎｐｎ型バイポーラトランジスタを例に説明する。
【００３３】
バイポーラトランジスタは、半導体基板１と、コレクタ領域２と、ベース領域２０と、エミッタ領域１６と、第１埋め込み層３と、拡散領域８と、第２埋め込み層５とから構成される。
【００３４】
基板はｐ型シリコン半導体基板１であり、その上にｎ−型エピタキシャル層を積層するなどしてコレクタ領域２を設ける。
【００３５】
ｐ型半導体基板１とｎ−型エピタキシャル層２の界面には、例えばヒ素（Ａｓ）、アンチモン（Ｓｂ）等を拡散したｎ＋型の第１のコレクタ埋め込み層３が設けられる。また基板表面から例えばヒ素、リン（Ｐ）等の不純物を拡散してｎ＋型拡散領域８を設ける。ｎ＋型拡散領域８は、第１コレクタ埋め込み層３の付近の深さまで拡散される。
【００３６】
第２コレクタ埋め込み層５は、例えばリン等のｎ＋型不純物の拡散層であり、ｎ＋型拡散領域８の下部で、ｎ＋型拡散領域８と同程度あるいはそれ以上の幅に設けられ、ｎ＋型拡散領域８および第１コレクタ埋め込み層３とコンタクトする。
【００３７】
第１コレクタ埋め込み層３の注入ドーズ量は２Ｅ１５ｃｍ−２程度であり、第２コレクタ埋め込み層５の注入ドーズ量は１Ｅ１６ｃｍ−２程度である。熱処理により活性化した後の不純物濃度は第１コレクタ埋め込み層３が１Ｅ１９ｃｍ−３程度であり、第２コレクタ埋め込み層５が２Ｅ２１ｃｍ−３程度となる。
【００３８】
第２コレクタ埋め込み層５は、ｎ＋型拡散領域８および第１コレクタ埋め込み層３とのコンタクト部分に重畳して設けられる。また、少なくとも、第２コレクタ埋め込み層５を介してｎ＋型拡散領域および第１コレクタ埋め込み層３とがコンタクトしている構造でもよいが、コレクタ抵抗を低減するためにはｎ＋型拡散領域８と第1コレクタ埋め込み層３とのコンタクト部に重畳して設けるのが好適である。
【００３９】
エピタキシャル層が厚い場合でも、第２コレクタ埋め込み層５によりコンタクトさせることができる。
【００４０】
第１コレクタ埋め込み層３上のコレクタ領域２にはＬＯＣＯＳ酸化膜４を設け、ＬＯＣＯＳ酸化膜４間の基板表面にベース領域２０およびエミッタ領域１６が設けられる。ベース領域２０は、外部ベース領域９および真性ベース領域１１からなり、例えばＬＯＣＯＳ酸化膜４間に櫛歯状に複数配置される。それぞれの真性ベース領域１１表面には、エミッタ領域１６を設ける。外部ベース領域９およびエミッタ領域１６にはそれぞれの領域を形成するための不純物拡散源を兼ねた導電材料からなるベース引き出し電極７およびエミッタ引き出し電極１５をコンタクトさせ、それぞれに接続するベース電極１８およびエミッタ電極１９を設ける。また、コレクタ電極２１は、ｎ＋型拡散領域８とコンタクトし、基板表面に設けられる。
【００４１】
第１コレクタ埋め込み層３は、拡散係数の小さい不純物の拡散層であるので、エピタキシャル成長とともに上方および下方へあまり拡散しない。一方、第２コレクタ埋め込み層５の不純物は、第１コレクタ埋め込み層３の不純物より拡散係数が大きく、さらに濃度も高い。すなわち、第２コレクタ埋め込み層５は、エピタキシャル成長と共に第１コレクタ埋め込み層３より上方（および下方）まで拡散される。
【００４２】
一方、ｎ＋型拡散領域８は、第１コレクタ埋め込み層３に達する条件で拡散形成される領域である。すなわち、コレクタ領域２の厚み分の深さを拡散させなければならないが、ｎ＋型拡散領域８の先端は不純物濃度も少なくなり、ここでのコンタクト抵抗が増大してしまう問題があった。
【００４３】
しかし、本実施形態によれば、第２コレクタ埋め込み層５の這い上がりを利用することによりｎ＋型拡散領域８と、第１コレクタ埋め込み層３の接合部分の不純物濃度を高めることができ、コンタクト抵抗を低減できる。また、万一、ｎ＋型拡散領域８および第１コレクタ埋め込み層３の接触が不十分な場合でも、第２コレクタ埋め込み層５により、両者を確実に接続することができる。
【００４４】
バイポーラトランジスタではコレクタ抵抗の低減が望まれ、第１コレクタ埋め込み層３の不純物濃度を向上によりコレクタ抵抗の低減は可能である。しかし、第１コレクタ埋め込み層３の不純物濃度を向上すると、上方拡散も進む。これにより、コレクタ抵抗の低減にはなるが、コレクタ領域２の厚みが薄くなり耐圧が劣化する問題がある。
【００４５】
しかし、本実施形態では第１コレクタ埋め込み層３はヒ素、又はアンチモンである。従って、上方（下方）拡散がそれほど進まないので、所定のコレクタ領域２の厚みを確保でき、耐圧を確保できる。
【００４６】
また、第２コレクタ埋め込み層５は拡散係数が大きいリンであり、不純物濃度も高い。これにより、第１コレクタ埋め込み層３より上方まで高濃度の領域が広がり、コンタクト抵抗を低減できるので、コレクタ抵抗の低減に寄与できる。
【００４７】
すなわち、所定の耐圧と、コンタクト抵抗の低減によるコレクタ抵抗の低減とを兼ね備えた半導体装置を提供できる。
【００４８】
次に、図２から図６および図１を参照して、本実施形態のバイポーラトランジスタの製造方法の一例を説明する。
【００４９】
バイポーラトランジスタの製造方法は、一導電型の半導体基板上に、逆導電型の第１の埋め込み層と第１の埋め込み層の一部と接する逆導電型の第２の埋め込み層を設けた逆導電型のコレクタ領域を形成する工程と、コレクタ領域表面から第２の埋め込み層に達する逆導電型の拡散領域を形成する工程と、コレクタ領域表面に、一導電型のベース領域を形成する工程と、ベース領域表面に逆導電型のエミッタ領域を形成する工程とから構成される。
【００５０】
第１工程（図２および図３参照）：一導電型の半導体基板上に、逆導電型の第１の埋め込み層と第１の埋め込み層の一部と接する逆導電型の第２の埋め込み層を設けた逆導電型のコレクタ領域を形成する工程。
【００５１】
まず、図２では、ｐ型シリコン基板１上に第１コレクタ埋め込み層の形成予定領域を開口したマスク１００を設け、例えばヒ素等のｎ型不純物を、ドーズ量２Ｅ１５ｃｍ−２、加速エネルギー１００ＫｅＶ程度の条件でイオン注入する。尚、この際開口部には表面保護のため薄い酸化膜(不図示)が形成されている（図２（Ａ））。さらに、第２コレクタ埋め込み層形成予定領域が開口したマスク１００を形成し、第１コレクタ埋め込み層の不純物より拡散係数の大きいｎ型不純物（例えばリン）をドーズ量１Ｅ１６ｃｍ−２、加速エネルギー２０ＫｅＶ程度でイオン注入する。
【００５２】
尚、第２コレクタ埋め込み層の形成予定領域は、第１コレクタ埋め込み層形成予定領域と一部重畳し、かつコレクタ電極形成予定領域の下方に位置する領域である（図２（Ｂ））。
【００５３】
その後、図３の如く、酸化膜を除去し、例えば比抵抗０．６Ωｃｍ、厚み１．５μｍ程度のｎ−型エピタキシャル層を積層してコレクタ領域２を形成する。エピタキシャル成長と共に第１コレクタ埋め込み層３と第２コレクタ埋め込み層５は上下に拡散し、ｎ−型エピタキシャル層２とｐ型基板１の界面にｎ＋型の第１コレクタ埋め込み層３が形成され、同時に第２コレクタ埋め込み層５が形成される。
【００５４】
このとき、第２コレクタ埋め込み層５のリンは、第１コレクタ埋め込み層３のヒ素より拡散係数が大きく、濃度も高いため、第１コレクタ埋め込み層３より上方（及び下方）まで拡散が進む。
【００５５】
第２工程（図４参照）：コレクタ領域表面から第２の埋め込み層に達する逆導電型の拡散領域を形成する工程。
【００５６】
その後、コレクタ電極を形成する予定の領域の絶縁膜を開口して、例えばリン等のｎ型不純物をイオン注入する。イオン注入条件は、ドーズ量５Ｅ１５ｃｍ−２、加速エネルギー１００ＫｅＶ程度である（図４（Ａ））。
【００５７】
その後熱処理により拡散し、少なくとも第２コレクタ埋め込み層５に達するｎ＋型拡散領域８を形成する。ｎ＋型拡散領域８は第１コレクタ埋め込み層３に達する条件で拡散され、第２コレクタ埋め込み層５は両者のコンタクト部分に重畳して形成される。これにより、コンタクト部分の抵抗が低減できる（図４（Ｂ））。
【００５８】
尚、第２コレクタ埋め込み層５は、第１コレクタ埋め込み層３より不純物濃度が高く、上方まで拡散される。したがって、万一ｎ＋型拡散領域８の先端と第１コレクタ埋め込み層３とのコンタクトが不十分であっても、第２コレクタ埋め込み層５により、両者を確実に接続させることができる。
【００５９】
第３工程（図５および図６参照）：コレクタ領域表面に、一導電型のベース領域を形成するし、ベース領域表面に逆導電型のエミッタ領域を形成する工程。
【００６０】
その後、素子領域を形成する。まず、図５では、所定の位置にＬＯＣＯＳ酸化膜４を形成する。ＬＯＣＯＳ酸化膜４間に露出した基板表面とコンタクトするポリシリコン層を堆積し、その上にＴＥＯＳ膜６を形成する。ポリシリコン層およびＴＥＯＳ膜６のエミッタ領域形成予定の領域を開口して開口部ＯＰを形成する。これによりベース拡散源を兼ねたベース取り出し電極７が形成される。開口部ＯＰに基板表面の保護のため絶縁膜１０を形成後、ｐ型不純物をイオン注入する（図５（Ａ））。
【００６１】
その後、短時間の熱処理を施して真性ベース領域１１を形成する。また、同一の熱処理工程によりベース拡散源７中のｐ型不純物をコレクタ領域２表面に拡散する。ベース拡散源７にはｐ型不純物がドープされており、拡散により外部ベース領域９が形成される。真性ベース領域１１は、外部ベース領域９の表面付近でコンタクトする（図５（Ｂ））。
【００６２】
次に、図６では、外部ベース領域９と後の工程で形成されるエミッタ領域との距離をセルフアラインで確保するため、開口部ＯＰにサイドウォール１３を形成する。また、エミッタ領域を形成するため、開口部ＯＰ底部の絶縁膜１０を除去してエミッタコンタクト部ＥＣを形成する（図６（Ａ））。
【００６３】
再びポリシリコンを堆積し、開口部ＯＰにエミッタ拡散源となるエミッタ引き出し電極１５を形成する。その後エミッタ拡散源１５からｎ型不純物を真性ベース領域１１表面に拡散し、エミッタ領域１６を形成する（図６（Ｂ））。
【００６４】
さらに、平坦化のため絶縁膜１７を形成し、絶縁膜１７およびＴＥＯＳ膜６にスルーホールＴＨを形成する。スルーホールＴＨを介してベース引き出し電極７にコンタクトするベース電極１８を形成し、エミッタ引き出し電極１５にコンタクトするエミッタ電極１９を形成する。
【００６５】
更にｎ＋型拡散領域８にコンタクトするコレクタ電極２１を形成し、図１に示す最終構造を得る。コレクタ電極２１は、ベース電極１８およびエミッタ電極１９と同様に基板表面に形成される。
【図面の簡単な説明】
【００６６】
【図１】本発明の半導体装置を説明する断面図である。
【図２】本発明の半導体装置の製造方法を説明する断面図である。
【図３】本発明の半導体装置の製造方法を説明する断面図である。
【図４】本発明の半導体装置の製造方法を説明する断面図である。
【図５】本発明の半導体装置の製造方法を説明する断面図である。
【図６】本発明の半導体装置の製造方法を説明する断面図である。
【図７】従来の半導体装置を説明する断面図である。
【図８】従来の半導体装置の製造方法を説明する断面図である。
【図９】従来の半導体装置の製造方法を説明する断面図である。
【図１０】従来の半導体装置の製造方法を説明する断面図である。
【符号の説明】
【００６７】
１      ｐ型シリコン基板
２      コレクタ領域
３      第１コレクタ埋め込み層
４      ＬＯＣＯＳ酸化膜
５      第２コレクタ埋め込み層
６      ＴＥＯＳ膜
７      ベース引き出し電極
８      ｎ＋型拡散領域
９      外部ベース領域
１０    絶縁膜
１１    真性ベース領域
１３    サイドウォール
１５    エミッタ引き出し電極  
１６    エミッタ領域
１７    絶縁膜
１８    ベース電極
１９    エミッタ電極
２０    ベース領域
２１    コレクタ電極
３１    ｐ型シリコン基板
３２    コレクタ領域
３３    コレクタ埋め込み層
３４    ＬＯＣＯＳ酸化膜
３６    ＴＥＯＳ膜
３７    ベース引き出し電極
３８    ｎ＋型拡散領域
３９    外部ベース領域
４０    絶縁膜
４１    真性ベース領域
４３    サイドウォール  
４５    エミッタ引き出し電極  
４６    エミッタ領域
４７    絶縁膜
４８    ベース電極
４９    エミッタ電極
５０    ベース領域
５１    コレクタ電極
１００  絶縁膜
ＴＨ    スルーホール
ＥＣ    エミッタコンタクト部
ＯＰ    開口部
【図１】
2005191226.tif 000003
【図２】
2005191226.tif 000004
【図３】
2005191226.tif 000005
【図４】
2005191226.tif 000006
【図５】
2005191226.tif 000007
【図６】
2005191226.tif 000008
【図７】
2005191226.tif 000009
【図８】
2005191226.tif 000010
【図９】
2005191226.tif 000011
【図１０】
2005191226.tif 000012