(57)【要約】【課題】  シリコン酸化膜上にＴｉＷ膜が形成されている構造を有する半導体装置において、シリコン酸化膜とＴｉＷ膜との接着性を従来よりも高める。【解決手段】  半導体基板１上に形成された第１ＴＥＯＳ膜２と、この第１ＴＥＯＳ２の表面上であって、異なる領域に形成された薄膜抵抗およびメタルキャパシタとを有しており、薄膜抵抗が、ＣｒＳｉ膜３と、ＴｉＷ膜４ａ、Ａｌ金属膜５ａから構成された薄膜抵抗体用電極とを有する構成であり、メタルキャパシタが、ＴｉＷ膜４ｂおよびＡｌ金属膜５ｂにより構成された下部電極と、誘電体膜６ｂと、Ａｌ金属膜により構成された上部電極とを有する構成となっている半導体装置において、メタルキャパシタのＴｉＷ膜４ｂと第１ＴＥＯＳ膜２との間に、接着層１１を配置し、接着層１１により、ＴｉＷ膜４ｂと第１ＴＥＯＳ膜２とを接着させる。【選択図】        図１
2005317632.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（１）上に形成されたシリコン酸化膜（２、６）と、シリコン酸化膜（２、６）の表面上に形成されたＴｉＷ膜（４ａ、４ｂ）とを有する半導体装置において、
シリコン酸化膜（２、６）とＴｉＷ膜（４ａ、４ｂ）との間に配置され、シリコン酸化膜（２、６）とＴｉＷ膜（４ａ、４ｂ）とを接着させる接着層を有することを特徴とする半導体装置。
【請求項２】
半導体基板（１）上に形成されたシリコン酸化膜（２）と、前記シリコン酸化膜（２）上に形成された薄膜抵抗体（３）と、前記薄膜抵抗体（３）の表面上に形成されたＴｉＷ膜（４ａ）および前記ＴｉＷ膜（４ａ）上に形成されたＡｌを含有する金属膜（５ａ）からなる薄膜抵抗体用電極（４ａ、５ａ）と、前記シリコン酸化膜（２）上のうち、前記薄膜抵抗体（３）と異なる位置に形成されたＴｉＷ膜（４ｂ）および前記ＴｉＷ（４ｂ）上に形成されたＡｌを含有する金属膜（５ｂ）からなる下部電極（４ｂ、５ｂ）と、前記下部電極（４ｂ、５ｂ）上に形成された誘電体膜（６ｂ）と、前記誘電体膜（６ｂ）上に形成された金属膜からなる上部電極（７）とを備えてなる半導体装置であって、
前記下部電極（４ｂ、５ｂ）の前記ＴｉＷ膜（４ｂ）と前記シリコン酸化膜（２）との間に配置され、シリコン酸化膜（２）とＴｉＷ膜（４ｂ）とを接着させる接着層（１１）を有することを特徴とする半導体装置。
【請求項３】
半導体基板（１）上に形成されたシリコン酸化膜（２）と、前記シリコン酸化膜（２）上に形成された薄膜抵抗体（３）と、前記薄膜抵抗体（３）の表面上に形成されたＴｉＷ膜（４ａ）および前記ＴｉＷ膜（４ａ）上に形成されたＡｌを含有する金属膜（５ａ）からなる薄膜抵抗体用電極（４ａ、５ａ）と、前記シリコン酸化膜（２）上のうち、前記薄膜抵抗体（３）と異なる位置に形成された金属膜からなる下部電極（１２）と、前記下部電極（１２）上に形成されたシリコン酸化物からなる誘電体膜（６ｂ）と、前記誘電体膜（６ｂ）上に形成されたＴｉＷ膜（４ｂ）および前記ＴｉＷ膜（４ｂ）上に形成されたＡｌを含有する金属膜（５ｂ）からなる上部電極（４ｂ、５ｂ）とを備えてなる半導体装置であって、
前記誘電体膜（６ｂ）と前記上部電極（４ｂ、５ｂ）の前記ＴｉＷ膜（４ｂ）との間に配置され、前記誘電体膜（６ｂ）と前記ＴｉＷ膜（４ｂ）とを接着させる接着層（１１）を有することを特徴とする半導体装置。
【請求項４】
前記接着層（１１）は、前記薄膜抵抗体（３）と同じ材料により構成されていることを特徴とする請求項２または３に記載の半導体装置。
【請求項５】
半導体基板（１）上に形成されたシリコン酸化膜（２）と、前記シリコン酸化膜（２）上に形成された薄膜抵抗体（３）と、前記薄膜抵抗体（３）の表面上に形成されたＴｉＷ膜（４ａ）および前記ＴｉＷ膜（４ａ）上に形成されたＡｌを含有する金属膜（５ａ）からなる薄膜抵抗体用電極（４ａ、５ａ）と、前記シリコン酸化膜（２）上のうち、前記薄膜抵抗体（３）と異なる領域に形成された金属膜（１２）からなる下部電極（１２）と、前記下部電極（１２）上に形成された誘電体膜（１３）と、前記誘電体膜（１３）上に形成されたＴｉＷ膜（４ｂ）および前記ＴｉＷ膜（４ｂ）上に形成されたＡｌを含有する金属膜（５ｂ）からなる上部電極（４ｂ、５ｂ）とを備えてなる半導体装置であって、
前記誘電体膜（１３）は、シリコン酸化物よりも前記ＴｉＷ膜との接着性が高い非シリコン酸化物系の絶縁膜により構成されており、前記誘電体膜（１３）を介して、前記下部電極（１２）と前記上部電極（４ｂ、５ｂ）の前記ＴｉＷ膜（４ｂ）とが接着されていることを特徴とする半導体装置。
【請求項６】
半導体基板（１）上に形成されたシリコン酸化膜（２）と、前記シリコン酸化膜（２）上に形成された薄膜抵抗体（３）と、前記薄膜抵抗体（３）の表面上に形成されたＴｉＷ膜（４）および前記ＴｉＷ膜（４ａ）上に形成されたＡｌを含有する金属膜（５ａ）からなる薄膜抵抗体用電極（４ａ、５ａ）と、前記シリコン酸化膜（２）上のうち、前記薄膜抵抗体（３）と異なる位置に形成されたＴｉＷ膜（４ｂ）および前記ＴｉＷ膜（４ｂ）上に形成されたＡｌを含有する金属膜（５ｂ）からなる下部電極（４ｂ、５ｂ）と、前記下部電極（４ｂ、５ｂ）と前記シリコン酸化膜（２）との間に配置され、前記下部電極（４ｂ、５ｂ）と前記シリコン酸化膜（２）とを接着する接着層（１１）と、前記下部電極（４ｂ、５ｂ）上に形成された誘電体膜（６ｂ）と、前記誘電体膜（６ｂ）上に形成された金属膜（７）からなる上部電極（７）とを備えてなる半導体装置の製造方法であって、
前記半導体基板（１）上に前記シリコン酸化膜（２）を形成する工程と、
前記シリコン酸化膜（２）上のうち、前記薄膜抵抗体（３）および前記下部電極（４ｂ、５ｂ）の形成予定領域に、前記薄膜抵抗体（３）を構成する材料からなる膜を成膜およびパターニングすることで、前記薄膜抵抗体（３）と前記接着層（１１）とを同時に形成する工程と、
前記薄膜抵抗体（３）の表面上と、前記接着層（１１）の表面上とに、ＴｉＷ膜（４）および前記Ａｌを含有する金属膜（５）を成膜およびパターニングすることで、前記薄膜抵抗体用電極（４ａ、５ａ）と前記下部電極（４ｂ、５ｂ）とを同時に形成する工程と、
前記下部電極（４ｂ、５ｂ）上に前記誘電体膜（６ｂ）を形成する工程と、
前記誘電体膜（６ｂ）上に前記上部電極（７）を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項７】
半導体基板（１）上に形成されたシリコン酸化膜（２）と、前記シリコン酸化膜（２）上に形成された薄膜抵抗体（３）と、前記薄膜抵抗体（３）の表面上に形成されたＴｉＷ膜（４ａ）および前記ＴｉＷ膜（４ａ）上に形成されたＡｌを含有する金属膜（５ａ）からなる薄膜抵抗体用電極（４ａ、５ａ）と、前記シリコン酸化膜（２）上のうち、前記薄膜抵抗体（３）と異なる位置に形成された金属膜（１２）からなる下部電極（１２）と、前記下部電極（１２）上に形成されたシリコン酸化物からなる誘電体膜（６ｂ）と、前記誘電体膜（６ｂ）上に形成されたＴｉＷ膜（４ｂ）および前記ＴｉＷ膜（４ｂ）上に形成されたＡｌを含有する金属膜（５ｂ）からなる上部電極（４ｂ、５ｂ）と、前記誘電体膜（６ｂ）と前記上部電極（４ｂ、５ｂ）の前記ＴｉＷ膜（４ｂ）との間に配置され、前記誘電体膜（６ｂ）とＴｉＷ膜（４ｂ）とを接着させる接着層（１１）とを備えてなる半導体装置の製造方法であって、
前記半導体基板（１）上に前記シリコン酸化膜（２）を形成する工程と、
前記シリコン酸化膜（２）上のうち、前記下部電極（１２）の形成予定領域に前記金属膜（１２）からなる前記下部電極（１２）を形成する工程と、
前記下部電極（１２）上にシリコン酸化物により構成された前記誘電体膜（６ｂ）を形成する工程と、
前記シリコン酸化膜（２）上の前記薄膜抵抗体（３）の形成領域および前記誘電体膜（６）上に、前記薄膜抵抗体（３）を構成する材料からなる膜を成膜およびパターニングすることで、前記薄膜抵抗体（３）と前記接着層（１１）とを同時に形成する工程と、
前記薄膜抵抗体（３）の表面上と、前記接着層（１１）の表面上に、ＴｉＷ膜（４）およびＡｌを含有する金属膜（５）を成膜およびパターニングすることで、前記薄膜抵抗体用電極（４ａ、５ａ）と前記上部電極（４ｂ、５ｂ）とを同時に形成する工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関するものであり、特に、誘電体が金属膜で構成された上部電極および下部電極により挟まれた構造のキャパシタであって、上部電極もしくは下部電極がＴｉＷ膜を含んで構成されているキャパシタを備える半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来より、誘電体が、金属膜で構成された上部電極および下部電極により挟まれた構造のメタルキャパシタを備える半導体装置がある（例えば、特許文献１参照）。
【０００３】
一方、多層配線構造の半導体装置であって、層間絶縁膜と層間絶縁膜との間に形成された薄膜抵抗体を備える半導体装置がある。このような半導体装置では、薄膜抵抗体は、例えば、ＣｒＳｉ系の材料（例えば、ＣｒＳｉ膜）により構成され、層間絶縁膜の上に形成されている。そして、ＣｒＳｉ膜の両端部上に、Ａｌ等の金属膜からなる薄膜抵抗体用電極が形成されている。また、ＣｒＳｉ膜とＡｌ等の金属膜との間には、バリアメタルとしてのＴｉＷ膜が配置されている。このＴｉＷ膜は、ＣｒＳｉ膜とＡｌ等の金属膜との相互拡散により、ＣｒＳｉ膜がＡｌにより浸食されるのを防止するために用いられている（例えば、特許文献２参照）。
【特許文献１】特開２０００−３５７７８２号公報
【特許文献２】特開平１０−１４４８６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記した薄膜抵抗体を有する半導体装置において、薄膜抵抗体とともにメタルキャパシタを配線構造部に形成する場合では、以下に説明する方法により、半導体装置を製造することが考えられる。図１２に、本発明者らが検討した半導体装置の断面図を示す。
【０００５】
図１２に示すように、半導体基板１上の層間絶縁膜としての第１ＴＥＯＳ（Tetra Ethyl OrthoSilicate）膜２の表面上に、薄膜抵抗体としてのＣｒＳｉ膜３を形成する。そして、ＣｒＳｉ膜３の両端部の表面上から第１ＴＥＯＳ膜２の表面上に至って、薄膜抵抗体用電極としてのＴｉＷ膜４ａとＡｌ金属膜５ａとを形成する。このとき、薄膜抵抗体用電極の形成と同時に、第１ＴＥＯＳ膜２の表面上であって、薄膜抵抗体が形成されている領域と異なる領域に、下部電極としてＴｉＷ膜４ｂとＡｌ金属膜５ｂとを形成する。薄膜抵抗用電極および下部電極は、ＴｉＷ膜４ａ、４ｂが下側、Ａｌ金属膜５ａ、５ｂが上側の積層構造である。
【０００６】
その後、ＣｒＳｉ膜３、薄膜抵抗体用電極４ａ、５ａ、下部電極４ｂ、５ｂの上に、層間絶縁膜（メタルキャパシタでは誘電体膜６ｂ）としての第２ＴＥＯＳ膜６を形成する。続いて、誘電体膜６ｂの上にＡｌ金属膜により上部電極７を形成し、上部電極７および第２ＴＥＯＳ膜６の表面上に、ＳｉＮ膜により保護膜８を形成する。
【０００７】
このようにして、配線構造部に、薄膜抵抗体３と、下部電極４ｂ、５ｂが薄膜抵抗体用電極４ａ、５ａと同じ材料により構成されたメタルキャパシタとを有する半導体装置を製造することが考えられる。
【０００８】
しかし、上記したように下部電極をＴｉＷ膜４ｂ、Ａｌ金属膜５ｂの積層構造とした場合、ＴｉＷ膜４とＴＥＯＳ膜等のシリコン酸化膜との接着性（密着性）が悪いため、メタルキャパシタの面積を大きくしたとき、メタルキャパシタの下部電極４ｂ、５ｂが第１ＴＥＯＳ膜２から剥がれてしまうという問題が生じることがわかった。
【０００９】
なお、薄膜抵抗体用電極においても、ＴｉＷ膜４ａが第１ＴＥＯＳ膜２の表面上に直接形成されている部位では、同様の理由により、ＴｉＷ膜４ａと第１ＴＥＯＳ膜２との剥がれが生じてしまう。ただし、薄膜抵抗体用電極では、ＴｉＷ膜４がＣｒＳｉ膜３の表面上にも形成されており、このような部位での接着性は高いため、メタルキャパシタほど問題にはならなかった。これに対して、メタルキャパシタでは、下部電極４ｂ、５ｂの全面が第１ＴＥＯＳ膜２の表面上に形成されていたため、このような問題が顕著となった。
【００１０】
また、このような問題は、メタルキャパシタの下部電極をＴｉＷ膜４ｂ、Ａｌ金属膜５ｂの積層構造とした場合だけでなく、上部電極をＴｉＷ膜、Ａｌ金属膜の積層構造とした場合においても、同様に、発生する。
【００１１】
本発明は、上記点に鑑み、シリコン酸化膜上にＴｉＷ膜が形成されている構造を有する半導体装置において、シリコン酸化膜とＴｉＷ膜との接着性を従来よりも高めることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、請求項１に記載の発明では、半導体基板（１）上に形成されたシリコン酸化膜（２、６）と、シリコン酸化膜（２、６）の表面上に形成されたＴｉＷ膜（４ａ、４ｂ）とを有する半導体装置において、シリコン酸化膜（２、６）とＴｉＷ膜（４ａ、４ｂ）との間に配置され、シリコン酸化膜（２、６）とＴｉＷ膜（４ａ、４ｂ）とを接着させる接着層を有することを特徴としている。
【００１３】
このようにシリコン酸化膜とＴｉＷ膜との間に接着層を入れることで、シリコン酸化膜とＴｉＷ膜との接着性を高くすることができる。これにより、ＴｉＷ膜がシリコン酸化膜から剥がれるのを抑制することができる。
【００１４】
シリコン酸化膜とＴｉＷとが接着される構造部としては、例えば、層間絶縁膜上に形成される薄膜抵抗体の薄膜抵抗体用電極がある。
【００１５】
薄膜抵抗体用電極では、シリコン酸化膜上に形成された薄膜抵抗体の両端部上からシリコン酸化物に至って、ＴｉＷ膜とＡｌ膜とが積層して形成されることで、薄膜抵抗体用
電極が構成される。したがって、このＴｉＷ膜とシリコン酸化膜との間に、接着層を入れることで、薄膜抵抗体用電極とシリコン酸化膜との接着性を高くし、剥がれが生じるのを抑制することができる。
【００１６】
また、シリコン酸化膜とＴｉＷ膜とが接着される他の構造部としては、単にシリコン酸化膜上に形成されたメタルキャパシタや、請求項２、３に示すように、薄膜抵抗体とともにシリコン酸化膜上に形成されたメタルキャパシタがある。
【００１７】
例えば、請求項２に示すように、メタルキャパシタが、シリコン酸化膜（２）上のうち、薄膜抵抗体（３）と異なる位置に形成されたＴｉＷ膜（４ｂ）およびＴｉＷ膜（４ｂ）上に形成されたＡｌを含有する金属膜（５ｂ）からなる下部電極（４ｂ、５ｂ）と、下部電極（４ｂ、５ｂ）上に形成された誘電体膜（６ｂ）と、誘電体膜（６ｂ）上に形成された金属膜からなる上部電極（７）とを有する構成となっている場合では、この下層電極（４ｂ、５ｂ）のＴｉＷ膜（４ｂ）とシリコン酸化膜（２）との間に、接着層（１１）を入れることで、下部電極（４ｂ、５ｂ）とシリコン酸化膜との接着性を高くし、剥がれが生じるのを抑制することができる。
【００１８】
また、請求項３に示すように、メタルキャパシタが、シリコン酸化膜（２）上のうち、薄膜抵抗体（３）と異なる位置に形成された金属膜（１２）からなる下部電極（１２）と、下部電極（１２）上に形成されたシリコン酸化物からなる誘電体膜（６ｂ）と、誘電体膜（６ｂ）上に形成されたＴｉＷ膜（４ｂ）およびＴｉＷ膜（４ｂ）上に形成されたＡｌを含有する金属膜（５ｂ）からなる上部電極（４ｂ、５ｂ）とを有する構成となっている場合では、誘電体膜（６ｂ）と上部電極（４ｂ、５ｂ）のＴｉＷ膜（４ｂ）との間に、誘電体膜（６ｂ）とＴｉＷ膜（４ｂ）とを接着させる接着層（１１）を入れることで、上部電極と誘電体膜との接着性を高くし、剥がれが生じるのを抑制することができる。
【００１９】
また、接着層としては、請求項４に示すように、例えば、ＣｒＳｉ膜等の薄膜抵抗体（３）と同じ材料により構成されたものを用いることができる。
【００２０】
また、接着層を用いる場合のほか、請求項５に記載の発明によっても、上部電極と誘電体膜との接着性を高くすることができる。
【００２１】
すなわち、請求項５に示すように、メタルキャパシタが、シリコン酸化膜（２）上のうち、薄膜抵抗体（３）と異なる領域に形成された金属膜（１２）からなる下部電極と、下部電極上に形成された誘電体膜（１３）と、誘電体膜（１３）上に形成されたＴｉＷ膜（４ｂ）およびＴｉＷ膜（４ｂ）上に形成されたＡｌを含有する金属膜（５ｂ）からなる上部電極とを有する構成となっている場合では、誘電体膜（１３）として、シリコン酸化物よりもＴｉＷ膜との接着性が高い非シリコン酸化物系の絶縁膜により構成されたものを用い、誘電体膜（１３）を介して、下部電極と上部電極のＴｉＷ膜（４ｂ）とを接着させることもできる。
【００２２】
このようにしても、ＴｉＷ膜と誘電体膜との接着性を、誘電体膜としてシリコン酸化物を用いた場合と比較して、高くすることができる。非シリコン酸化物系の絶縁膜としては、例えば、シリコン窒化膜（ＳｉＮ膜）を用いることができる。
【００２３】
請求項６に記載の発明では、主に、シリコン酸化膜（２）上のうち、薄膜抵抗体（３）および下部電極の形成予定領域に、薄膜抵抗体（３）を構成する材料からなる膜を成膜およびパターニングすることで、薄膜抵抗体（３）と接着層（１１）とを同時に形成する工程と、薄膜抵抗体（３）の表面上と、接着層（１１）の表面上とに、ＴｉＷ膜（４）およびＡｌを含有する金属膜（５）を成膜およびパターニングすることで、薄膜抵抗体用電極（４ａ、５ａ）と下部電極（４ｂ、５ｂ）とを同時に形成する工程とを有することを特徴としている。
【００２４】
本発明により、請求項２に記載の半導体装置を製造することができる。また、本発明のように、下部電極とシリコン酸化膜（２）との間に配置される接着層を、薄膜抵抗体（３）と同じ材料で、薄膜抵抗体（３）の形成と同時に、形成することで、接着層と薄膜抵抗体（３）とを別々に形成する場合と比較して、製造工程を簡略化することができる。
【００２５】
また、請求項７に記載の発明では、主に、下部電極を形成する工程と、誘電体膜（６ｂ）を形成する工程と、シリコン酸化膜（２）上の薄膜抵抗体（３）の形成領域および誘電体膜（６）上に、薄膜抵抗体（３）を構成する材料からなる膜を成膜およびパターニングすることで、薄膜抵抗体（３）と接着層（１１）とを同時に形成する工程と、薄膜抵抗体（３）の表面上と、接着層（１１）の表面上に、ＴｉＷ膜（４）およびＡｌを含有する金属膜（５）を成膜およびパターニングすることで、薄膜抵抗体用電極（４ａ、５ａ）と上部電極（４ｂ、５ｂ）とを同時に形成する工程とを有することを特徴としている。
【００２６】
本発明により、請求項３に記載の半導体装置を製造することができる。また、本発明のように、上部電極とシリコン酸化膜との間に配置される接着層を、薄膜抵抗体と同じ材料で、薄膜抵抗体の形成と同時に、形成することで、接着層と薄膜抵抗体とを別々に形成する場合と比較して、製造工程を簡略化することができる。
【００２７】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【発明を実施するための最良の形態】
【００２８】
（第１実施形態）
図１に、本発明の第１実施形態におけるメタルキャパシタを有する半導体装置の断面構造を示す。図１では、図１１中の構成部と同様の構成部には、同一の符号を付している。
【００２９】
本実施形態の半導体装置は、図１１に示す半導体装置に対して、接着層１１を追加したものである。
【００３０】
具体的には、本実施形態の半導体装置は、図１に示すように、半導体基板１上に形成された第１ＴＥＯＳ膜２と、この第１ＴＥＯＳ２の表面上であって、異なる領域に形成された薄膜抵抗およびメタルキャパシタとを有している。第１ＴＥＯＳ膜２が本発明のシリコン酸化膜に相当する。
【００３１】
薄膜抵抗は、図中左側に示すように、第１ＴＥＯＳ膜２の表面上に形成されたＣｒＳｉ膜３と、ＣｒＳｉ膜３の表面上であって、その両端部に形成されたＴｉＷ膜４ａおよびＴｉＷ膜４ａ上に形成されたＡｌ金属膜５ａから構成された薄膜抵抗用電極部４ａ、５ａとを有している。
【００３２】
一方、メタルキャパシタは、図中右側に示すように、第１ＴＥＯＳ膜２の表面上に形成された接着層１１と、接着層１１の上に形成された下部電極４ｂ、５ｂと、下部電極４ｂ、５ｂ上に形成された誘電体膜６ｂと、誘電体膜６ｂ上に形成された上部電極７とを有している。
【００３３】
下部電極４ｂ、５ｂは、ＴｉＷ膜４ｂおよびＴｉＷ膜４ｂ上に形成されたＡｌ金属膜５ｂから構成されている。なお、Ａｌ金属膜５ａ、５ｂが本発明のＡｌを含有する金属膜に相当する。
【００３４】
また、下部電極４ｂ、５ｂでは、図示しないが、ＴｉＷ膜４ｂおよびＡｌ金属膜５ｂと接するコンタクトが形成されており、このコンタクトを介して、図示しない金属配線と電気的に接続されている。
【００３５】
接着層１１は、第１ＴＥＯＳ膜２と下部電極のＴｉＷ膜４ｂとの間に配置されている。      
【００３６】
接着層１１は、シリコン酸化膜に対する密着性（接着性）およびＴｉＷ膜に対する密着性の両方が、シリコン酸化膜とＴｉＷ膜との間における密着性よりも高いものである。本実施形態では、接着層１１として、例えば、ＣｒＳｉ膜を用いている。
【００３７】
図２に、下部電極４ｂ、５ｂのＴｉＷ膜４ｂおよび接着層１１の平面パターンを示す。図２に示すように、接着層１１とＴｉＷ膜４ｂとの平面形状および大きさは同じであり、
接着層１１がＴｉＷ膜４ｂからはみ出ることなく、接着層１１とＴｉＷ膜４ｂの端がそろった状態で、接着層１１とＴｉＷ膜４ｂが接着されている。なお、図２では、便宜上、接着層１１をＴｉＷ膜４ｂよりも若干小さく記載している。
【００３８】
誘電体膜６ｂは、第２ＴＥＯＳ膜６により構成されており、下部電極４ｂ、５ｂ上からＣｒＳｉ膜３上にいたって、形成されている。上部電極７は、Ａｌ金属、ＡｌＳｉ系合金等により構成されている。このＡｌ金属、ＡｌＳｉ系合金が本発明のＡｌを含有する金属膜に相当する。
【００３９】
そして、上部電極７および第２ＴＥＯＳ膜６の表面上に、保護膜８としてのＳｉＮ膜が形成されている。上部電極７においても、下部電極と同様に、図示しない配線とコンタクトを介して電気的に接続されている。
【００４０】
本実施形態では、上記したように、下部電極４ｂ、５ｂがＴｉＷ膜４ｂおよびＡｌ金属膜５ｂにより構成されているメタルキャパシタにおいて、ＴｉＷ膜４ｂと第１ＴＥＯＳ膜２との間に、接着層１１を配置し、接着層１１により、ＴｉＷ膜４ｂと第１ＴＥＯＳ膜２とを接着させている。
【００４１】
これにより、ＴｉＷ膜４ｂと第１ＴＥＯＳ膜２と接着性を、接着層１１を用いていない半導体装置と比較して、高くすることができる。この結果、メタルキャパシタの面積を大きくしたときであっても、メタルキャパシタの下部電極４ｂ、５ｂが第１ＴＥＯＳ膜２から剥がれてしまうのを抑制することができる。
【００４２】
次に、本実施形態の半導体装置の製造方法について説明する。
【００４３】
まず、所望の不純物領域が形成された半導体基板上に、層間絶縁膜としての第１ＴＥＯＳ膜２をＣＶＤ法により形成する（図１参照）。
【００４４】
続いて、第１ＴＥＯＳ膜２の表面上にＣｒＳｉ膜を、スパッタリング法（以下では、単にスパッタと呼ぶ）により、成膜する。そして、フォトリソグラフィおよびエッチングにより、第１ＴＥＯＳ膜２の表面上の薄膜抵抗およびメタルキャパシタの形成予定領域に、ＣｒＳｉ膜を残すようにして、ＣｒＳｉ膜をパターニングする。
【００４５】
これにより、薄膜抵抗の形成予定領域に薄膜抵抗としてのＣｒＳｉ膜３が形成されると同時に、メタルキャパシタ（下部電極）の形成予定領域に、接着層１１が形成される。
【００４６】
続いて、ＣｒＳｉ膜３および接着層１１の表面上を含む第１ＴＥＯＳ膜２の表面全体に、スパッタにより、ＴｉＷ膜４、Ａｌ金属膜５を順に成膜する。そして、フォトリソグラフィおよびエッチングにより、ＴｉＷ膜４、Ａｌ金属膜５をパターニングする。
【００４７】
これにより、ＣｒＳｉ膜３の両端部上のＴｉＷ膜４ａおよびＡｌ金属膜５ａからなる薄膜抵抗体用電極４ａ、５ａと、接着層１１上のＴｉＷ膜４ｂおよびＡｌ金属膜５ｂからなる下部電極４ｂ、５ｂとが同時に形成される。
【００４８】
続いて、ＣｒＳｉ膜３および薄膜抵抗体用電極４ａ、５ａの表面上から、メタルキャパシタの下部電極４ｂ、５ｂの表面上に至って、ＣＶＤ法により、第２ＴＥＯＳ膜６を形成する。この第２ＴＥＯＳ膜６が、メタルキャパシタにおける誘電体膜６ｂとなる。
【００４９】
続いて、第２ＴＥＯＳ膜６の表面上に、Ａｌ金属膜を成膜し、パターニングする。これにより、メタルキャパシタの形成予定領域であって、誘電体膜６ｂの上に上部電極７が形成される。
【００５０】
その後、第２ＴＥＯＳ膜６および上部電極７の表面上にＳｉＮ膜からなる保護膜８を形成する。このようにして、図１に示す半導体装置を製造することができる。
【００５１】
本実施形態では、上記したように、メタルキャパシタにおいて、第１ＴＥＯＳ膜２とＴｉＷ膜４ｂとの間に配置される接着層１１を薄膜抵抗体と同時に形成し、接着層１１を薄膜抵抗体３と同じ材料（ＣｒＳｉ）で構成するようにしている。
【００５２】
これにより、接着層１１を薄膜抵抗体３と異なる材料で構成したり、薄膜抵抗体３と別の工程で接着層１１を形成したりする場合と比較して、製造工程を簡略化することができる。
【００５３】
（第２実施形態）
第１実施形態では、メタルキャパシタの下部電極がＴｉＷ膜４ｂおよびＡｌ金属膜５ｂにより構成されている場合を例として説明したが、本実施形態では、メタルキャパシタの上部電極がＴｉＷ膜４ｂおよびＡｌ金属膜５ｂにより構成されている場合を説明する。
【００５４】
図３に、本発明の第２実施形態におけるメタルキャパシタを有する半導体装置の断面構造を示す。図３では、図１中の構成部と同様の構成部には、同一の符号を付している。
【００５５】
本実施形態の半導体装置では、メタルキャパシタの下部電極がＡｌ金属膜１２により構成されており、上部電極がＴｉＷ膜４ｂおよびＡｌ金属膜５ｂにより構成されている点が第１実施形態で説明した図１の半導体装置と異なる。誘電体膜６ｂおよび保護膜８は、図１に示す半導体装置と同様である。
【００５６】
なお、Ａｌ金属膜１２は、Ａｌ金属、ＡｌＳｉ系合金等により構成されており、このＡｌ金属、ＡｌＳｉ系合金が本発明のＡｌを含有する金属膜に相当する。
【００５７】
そして、本実施形態では、上部電極４ｂ、５ｂのＴｉＷ膜４ｂと誘電体膜６ｂとの間に、接着層１１が配置されている。
【００５８】
一方、薄膜抵抗体３は、メタルキャパシタの誘電体膜６ｂと共用されている第２ＴＥＯＳ膜６の表面上に形成されている点が、図１の半導体装置と異なる。なお、その他の構成部については、第２ＴＥＯＳ膜６ではなく、保護膜８に直接覆われている点が、図１の半導体装置と異なるが、他の構成部については図１の半導体装置と同様である。
【００５９】
本実施形態のように、上部電極がＴｉＷ膜４ｂおよびＡｌ金属膜５ｂにより構成され、誘電体膜６ｂがＴＥＯＳ膜等のシリコン酸化物により構成されている場合では、上部電極と誘電体膜６ｂとの間で剥がれが生じやすい。
【００６０】
そこで、本実施形態のように、上部電極４ｂ、５ｂのＴｉＷ膜４ｂと誘電体膜６ｂとの間に、接着層１１を配置することで、上部電極４ｂ、５ｂと誘電体膜６ｂとの間で生じる剥がれを抑制することができる。
【００６１】
また、本実施形態の半導体装置は、以下の方法により、製造される。
【００６２】
まず、所望の不純物領域が形成された半導体基板上に、層間絶縁膜としての第１ＴＥＯＳ膜２をＣＶＤ法により形成する（図３参照）。
【００６３】
続いて、第１ＴＥＯＳ膜２の表面上に、Ａｌ金属膜を成膜し、メタルキャパシタの形成予定領域に、Ａｌ金属膜１２を残すように、パターニングする。これにより、図示しない電極配線とともに、下部電極１２が形成される。
【００６４】
続いて、メタルキャパシタの下部電極の表面上および第１ＴＥＯＳ膜２の表面上に、ＣＶＤ法により、第２ＴＥＯＳ膜６を形成する。この第２ＴＥＯＳ膜６が、メタルキャパシタにおける誘電体膜６ｂとなる。
【００６５】
続いて、第２ＴＥＯＳ膜６の表面上に、ＣｒＳｉ膜を、スパッタにより、成膜する。そして、フォトリソグラフィおよびエッチングにより、薄膜抵抗およびメタルキャパシタの形成予定領域にＣｒＳｉ膜を残すように、ＣｒＳｉ膜をパターニングする。
【００６６】
これにより、薄膜抵抗の形成予定領域にＣｒＳｉ膜３が形成されると同時に、メタルキャパシタ（上部電極）の形成予定領域に、接着層１１が形成される。
【００６７】
続いて、ＣｒＳｉ膜３および接着層１１の表面上を含む第２ＴＥＯＳ膜６の表面全体に、スパッタにより、ＴｉＷ膜４、Ａｌ金属膜５を順に成膜する。そして、フォトリソグラフィおよびエッチングにより、ＴｉＷ膜４、Ａｌ金属膜５をパターニングする。
【００６８】
これにより、ＣｒＳｉ膜３の両端部上のＴｉＷ膜４ａおよびＡｌ金属膜５ａからなる薄膜抵抗体用電極と、接着層１１上のＴｉＷ膜４ｂおよびＡｌ金属膜５ｂからなる上部電極とが同時に形成される。
【００６９】
その後、ＣｒＳｉ膜３、薄膜抵抗体用電極４ａ、５ａ、上部電極７の表面上にＳｉＮ膜からなる保護膜８を形成する。このようにして、図３に示す半導体装置を製造することができる。
【００７０】
本実施形態では、上記したように、メタルキャパシタの上部電極と誘電体膜６ｂとの間に配置される接着層１１を薄膜抵抗体３と同時に形成し、接着層１１を薄膜抵抗体３と同じ材料（ＣｒＳｉ）で構成するようにしている。
【００７１】
したがって、本実施形態においても、接着層１１を薄膜抵抗体３と異なる材料で構成したり、薄膜抵抗体３と別の工程で接着層１１を形成したりする場合と比較して、製造工程を簡略化することができる。
【００７２】
（第３実施形態）
第２実施形態では、メタルキャパシタの上部電極をＴｉＷ膜４ｂおよびＡｌ金属膜５ｂにより構成し、上部電極４ｂ、５ｂのＴｉＷ膜４ｂと誘電体膜６ｂとの間に、接着層１１を配置した場合を例として説明したが、本実施形態のように、図３中の接着層１１を、そのまま誘電体膜として用いることもできる。
【００７３】
図４に、本発明の第３実施形態におけるメタルキャパシタの断面構造を示す。なお、図４では、図３と同様の構成部には、同一の符号を付している。
【００７４】
本実施形態のキャパシタは、図４に示すように、図３中のキャパシタに対して、図３中の誘電体膜６ｂに相当する膜が省略され、ＴｉＷ膜４ｂと下部電極との間に、非シリコン酸化物系の絶縁膜１３が配置された構造となっている。
【００７５】
すなわち、本実施形態のキャパシタでは、誘電体膜が、シリコン酸化物ではない非シリコン酸化物系の絶縁膜１３により構成されている。なお、その他の構造は、第２実施形態と同様である。
【００７６】
この非シリコン酸化物系の絶縁膜１３は、シリコン酸化物よりもＴｉＷ膜との接着性が高いものである。この絶縁膜１３としては、例えば、ＳｉＮ膜、ＣｒＳｉ膜を用いることができる。
【００７７】
このように、本実施形態では、メタルキャパシタの上部電極をＴｉＷ膜４ｂおよびＡｌ金属膜５ｂにより構成し、誘電体膜を非シリコン酸化物系の絶縁膜１３により構成し、ＴｉＷ膜４ｂとこの絶縁膜１３とを接着させている。
【００７８】
これにより、誘電体膜６ｂがシリコン酸化物で構成されている場合と比較して、上部電極のＴｉＷ膜４ｂと誘電体膜との接着性を高くすることができる。
【００７９】
なお、本実施形態の半導体装置は以下のようにして製造される。例えば、第２実施形態の製造工程において、第２ＴＥＯＳ膜６を成膜した後、下部電極１２の表面上の第２ＴＥＯＳ膜６を除去する工程を追加する。そして、薄膜抵抗の形成予定領域にＣｒＳｉ膜３を形成し、上部電極の形成予定領域にＳｉＮ膜から構成される誘電体膜１３を形成する。もしくは、第２実施形態と同様に、薄膜抵抗の形成予定領域にＣｒＳｉ膜３を形成すると同時に、上部電極の形成予定領域にＣｒＳｉ膜から構成される誘電体膜１３を形成する。その後は、第２実施形態と同様である。
【００８０】
（他の実施形態）
（１）第１、第２実施形態では、図２に示すように、ＴｉＷ膜４ｂと接着層１１とが同じ形状であり、ＴｉＷ膜４ｂと接着層１１とがぴったり重なり合うように、接着層１１が配置されている場合を例として説明したが、ＴｉＷ膜４ｂを接着できれば、接着層１１の形状や、配置場所を変更することもできる。
【００８１】
図５、６、７に、他の実施形態におけるＴｉＷ膜４ｂと接着層１１の平面パターンを示す。例えば、図５に示すように、接着層１１の形状をＴｉＷ膜４ｂよりも広い形状として、半導体基板の表面に対して垂直な方向で上から見たときに、接着層１１がＴｉＷ膜４ｂからはみ出るように配置することもできる。
【００８２】
また、図６に示すように、接着層１１の形状をＴｉＷ膜４ｂよりも狭い形状とすることもできる。また、図７に示すように、ＴｉＷ膜４ｂの平面形状よりも小さな接着層１１を複数形成し、これらの接着層１１により、ＴｉＷ膜４ｂを接着させるようにすることもできる。なお、図６、７では、接着層１１は、ＴｉＷ膜４ｂの一部と接着された状態となっている。
【００８３】
（２）また、第１実施形態では、下部電極４ｂ、５ｂは層間絶縁膜に形成されたコンタクトを介して、他の金属配線と電気的に接続されている場合を例として説明したが、他の方法により、下部電極４ｂ、５ｂと他の金属配線とを電気的に接続することもできる。
【００８４】
図８〜１１に、他の実施形態における下部電極４ｂ、５ｂと他の金属配線との接続の仕方を示す。図８〜１１に示すように、下部電極４ｂ、５ｂのＴｉＷ膜４ｂと接着層１１とをずらした状態、すなわち、ＴｉＷ膜４ｂから接着層１１の一部１１ａがはみ出るように、接着層１１を配置する。そして、この接着層１１をＣｒＳｉ膜等の抵抗体により構成し、この接着層１１がＴｉＷ膜４ｂからはみ出した領域１１ａにコンタクト１４を設けることもできる。このコンタクトを介して、下部電極４ｂ、５ｂと他の金属配線とを電気的に接続することもできる。
【００８５】
このとき、図８に示すように、接着層１１のＴｉＷ膜４ｂからはみ出した領域１１ａのコーナ部にコンタクト１４ａを設けたり、図９に示すように、その領域１１ａのエッジ部に、図８と同じ大きさのコンタクト１４ｂを設けたりすることもできる。
【００８６】
また、図１０に示すように、接着層１１のＴｉＷ膜４ｂからはみ出した領域１１ａにおいて、広範囲にわたってコンタクト１４ｃを設けることもできる。また、図１１に示すように、接着層１１を複数に分割したような形状として、この複数の接着層１１のそれぞれにおけるＴｉＷ膜４ｂからはみ出した領域１１ａに、コンタクト１４ｄを設けることもできる。
【００８７】
コンタクト１４の大きさ、配置や、接着層１１の形状（分割した形状等）を図８〜１１に示すように、変更することで、抵抗（接着層１１）の抵抗値を変更することで、抵抗と容量に分布をもたせ、Ｃ−Ｒの時定数を制御することもできる。
【００８８】
（３）上記した各実施形態では、接着層１１として、ＣｒＳｉ膜を用いる場合を例として説明したが、ＣｒＳｉだけでなく、薄膜抵抗がＮｉＣｒ、Ｔａのそれぞれや、ＣｒＳｉ、ＮｉＣｒ、Ｔａの酸窒化物等により構成されている場合では、ＮｉＣｒ、Ｔａのそれぞれや、ＣｒＳｉ、ＮｉＣｒ、Ｔａの酸窒化物等を接着層１１として用いることもできる。
【００８９】
（４）また、上記した各実施形態では、薄膜抵抗体３と接着層１１とを同時に形成する場合を例として説明したが、これらを別々に形成することもできる。
【００９０】
（５）また、上記した各実施形態では、メタルキャパシタにおいて、ＴｉＷ膜４ｂ、Ａｌ金属膜５ｂにより構成された上部電極もしくは下部電極の下に、接着層１１を配置する場合を例として説明したが、薄膜抵抗においても、本発明を適用することができる。
【００９１】
例えば、図１に示される薄膜抵抗では、薄膜抵抗用電極４ａ、５ａはＣｒＳｉ膜３よりはみ出しており、薄膜抵抗用電極は第１ＴＥＯＳ膜２にも接着している。そこで、薄膜抵抗用電極のＴｉＷ膜４ａと第１ＴＥＯＳ膜２との間にも、図示しないが、ＣｒＳｉ膜３と異なる材料により構成された接着層１１を入れることで、ＴｉＷ膜４ａと第１ＴＥＯＳ膜２との接着性を向上させることもできる。
【００９２】
また、薄膜抵抗体のＴｉＷ膜４ａと第１ＴＥＯＳ膜２との間に、図示しないが、ＣｒＳｉ膜３を延長させることで、ＴｉＷ膜４ａと第１ＴＥＯＳ膜２との接着性を向上させることもできる。
【００９３】
なお、この場合、薄膜抵抗用電極のＴｉＷ膜４ａが本発明のＴｉＷ膜に相当し、第１ＴＥＯＳ膜２が本発明のシリコン酸化膜に相当する。また、ＣｒＳｉ膜３がＴｉＷ膜４ａと第１ＴＥＯＳ膜２との間に位置するように、ＣｒＳｉ膜３を延長させた場合では、この延長されたＣｒＳｉ膜３が本発明の接着層に相当する。
【００９４】
（６）また、上記した各実施形態では、メタルキャパシタを配線構造部に、薄膜抵抗とともに形成された半導体装置を例として説明したが、半導体装置の構造を、各実施形態で説明したメタルキャパシタと薄膜抵抗のうち、メタルキャパシタのみを有する構造とすることもできる。
【図面の簡単な説明】
【００９５】
【図１】本発明の第１実施形態におけるメタルキャパシタを有する半導体装置の断面構造を示す図である。
【図２】図１中の下部電極のＴｉＷ膜４ｂおよび接着層１１の平面パターンを示す図である。
【図３】本発明の第２実施形態におけるメタルキャパシタを有する半導体装置の断面構造を示す図である。
【図４】本発明の第３実施形態におけるメタルキャパシタの断面構造を示す図である。
【図５】他の実施形態におけるＴｉＷ膜４ｂと接着層１１の平面パターンを示す図である。
【図６】他の実施形態におけるＴｉＷ膜４ｂと接着層１１の平面パターンを示す図である。
【図７】他の実施形態におけるＴｉＷ膜４ｂと接着層１１の平面パターンを示す図である。
【図８】他の実施形態におけるＴｉＷ膜４ｂと接着層１１の平面パターンを示す図である。
【図９】他の実施形態におけるＴｉＷ膜４ｂと接着層１１の平面パターンを示す図である。
【図１０】他の実施形態におけるＴｉＷ膜４ｂと接着層１１の平面パターンを示す図である。
【図１１】他の実施形態におけるＴｉＷ膜４ｂと接着層１１の平面パターンを示す図である。
【図１２】本発明者らが検討したメタルキャパシタを有する半導体装置の断面構造を示す図である。
【符号の説明】
【００９６】
１…半導体基板、２…第１ＴＥＯＳ膜、３…ＣｒＳｉ膜、
４、４ａ、４ｂ…ＴｉＷ膜、５、５ａ、５ｂ…Ａｌ金属膜、
６…第２ＴＥＯＳ膜、７…上部電極、８…保護膜、１１…接着層、
１２…Ａｌ金属膜（下部電極）、６ｂ、１３…誘電体膜、１４…コンタクト。
【図１】
2005317632.tif 000003
【図２】
2005317632.tif 000004
【図３】
2005317632.tif 000005
【図４】
2005317632.tif 000006
【図５】
2005317632.tif 000007
【図６】
2005317632.tif 000008
【図７】
2005317632.tif 000009
【図８】
2005317632.tif 000010
【図９】
2005317632.tif 000011
【図１０】
2005317632.tif 000012
【図１１】
2005317632.tif 000013
【図１２】
2005317632.tif 000014