(57)【要約】【課題】  ｐ型不純物がゲート絶縁膜に進入することを防止する。【解決手段】  半導体装置の製造方法は、基板１０１上に、下から順に形成されたゲート絶縁膜１０３ｂとゲート電極１０４とを形成する工程と、ゲート絶縁膜１０３ｂの周縁部に窒素を導入する工程と、基板１０１における少なくとも積層構造の下側に位置する領域にｐ型不純物拡散層１０５を形成する工程と、ｐ型不純物拡散層１０５を形成した後に、熱処理を行なう工程とを備える。また、ゲート絶縁膜１０３ａの膜厚は、２．４ｎｍ以下である。【選択図】  図２
2005191145.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、下から順に形成されたゲート絶縁膜とゲート電極とからなる積層構造を形成する工程と、
前記積層構造における前記ゲート絶縁膜の周縁部に窒素を導入する工程と、
前記基板における少なくとも前記積層構造の下側に位置する領域にｐ型不純物拡散層を形成する工程と、
前記ｐ型不純物拡散層を形成した後に、熱処理を行なう工程とを備え、
前記ゲート絶縁膜の膜厚は、２．４ｎｍ以下であることを特徴とする半導体装置の製造方法。
【請求項２】
基板上に、下から順に形成されたゲート絶縁膜とゲート電極とからなる積層構造を形成する工程と、
前記積層構造の周縁部と上部に前記積層構造が形成されていない前記基板表面とに窒素を導入することにより、前記積層構造の周縁部と前記基板表面との各々に窒素含有領域を形成する工程と、
前記基板における少なくとも前記積層構造の下側に位置する領域にｐ型不純物拡散層を形成する工程と、
前記積層構造の周縁部に形成された前記窒素含有領域の側面に、酸化膜よりなるＬ形状を有する第１のサイドウォールを形成する工程と、
前記第１のサイドウォールの表面を覆うように、絶縁膜よりなる第２のサイドウォールを形成する工程と、
前記第２のサイドウォールを形成した後に、熱処理を行なう工程とを備え、
前記ゲート絶縁膜の膜厚は、２．４ｎｍ以下であることを特徴とする半導体装置の製造方法。
【請求項３】
基板上に、下から順に形成されたゲート絶縁膜とゲート電極とからなる積層構造を形成する工程と、
前記積層構造の周縁部と上部に前記積層構造が形成されていない前記基板表面とに窒素を導入することにより、前記積層構造の周縁部と前記基板表面との各々に窒素含有領域を形成する工程と、
前記積層構造の周縁部に形成された前記窒素含有領域の側面に、酸化膜よりなるスペーサ層を形成する工程と、
前記基板における少なくとも前記積層構造の下側に位置する領域にｐ型不純物拡散層を形成する工程と、
前記ｐ型不純物拡散層を形成した後に、熱処理を行なう工程とを備え、
前記ゲート絶縁膜の膜厚は、２．４ｎｍ以下であることを特徴とする半導体装置の製造方法。
【請求項４】
前記ゲート電極にはｐ型の不純物が含まれており、
前記ゲート絶縁膜を形成した後に、前記ゲート絶縁膜に対して窒化処理を行なうことを特徴とする請求項１、２又は３に記載の半導体装置の製造方法。
【請求項５】
前記ゲート電極の側面を覆うように、窒化物を含有するサイドウォールが形成されていることを特徴とする請求項１又は３に記載の半導体装置の製造方法。
【請求項６】
前記ゲート絶縁膜には、前記ゲート絶縁膜における前記積層構造を構成する端部から前記積層構造の中心の下部へ向かうに連れて濃度が小さくなるような窒素の濃度勾配が存在していることを特徴とする請求項１、２又は３に記載の半導体装置の製造方法。
【請求項７】
前記基板にソース領域及びドレイン領域を形成した後に、前記ソース領域及び前記ドレイン領域を絶縁膜によって被覆してから活性化のためのアニール処理を行なうことを特徴とする請求項１、２又は３に記載の半導体装置の製造方法。
【請求項８】
基板上に、下から順に形成されたゲート絶縁膜とｐ型不純物を含有するゲート電極とからなる積層構造と、
前記ゲート絶縁膜における該ゲート絶縁膜と前記ゲート電極との界面側の領域に形成された第１の窒素含有領域と、
前記積層構造における前記ゲート絶縁膜の周縁部に形成されており、前記周縁部の周端部付近において窒素濃度がピークとなる第２の窒素含有領域と、
前記基板における少なくとも前記積層構造の下側に位置する領域に形成されたｐ型不純物拡散層とを備え、
前記ゲート絶縁膜の膜厚は、２．４ｎｍ以下であることを特徴とする半導体装置。
【請求項９】
前記積層構造における前記ゲート電極の周縁部に形成された第３の窒素含有領域と、
前記基板上に、前記第３の窒素含有領域と接するように形成された、酸化物よりなるＬ形状を有する第１のサイドウォールと、
前記第１のサイドウォールの表面を覆うように形成された第２のサイドウォールとをさらに備え、
前記第１のサイドウォールの下部には、前記ｐ型不純物拡散層が形成されていることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記積層構造における前記ゲート電極の周縁部に形成された第３の窒素含有領域と、
前記第３の窒素含有領域と接するように形成された、酸化膜よりなるスペーサ層と、
前記スペーサ層の下部には、前記ｐ型不純物拡散層が形成されていることを特徴とする請求項８に記載の半導体装置。
【請求項１１】
前記ゲート絶縁膜には、前記ゲート絶縁膜における前記積層構造を構成する端部から前記積層構造の中心の下部に向かうに連れて濃度が小さくなるような窒素の濃度勾配が存在していることを特徴とする請求項８、９又は１０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、ゲート絶縁膜が薄膜化されたｐ型トランジスタに関するものである。
【背景技術】
【０００２】
MOS（Metal Oxide Semiconductor；金属-酸化物-半導体）トランジスタ構造を有する半導体装置は、基板となるシリコン（＝半導体）の酸化物であるシリコン酸化膜がゲート酸化膜として良好な絶縁特性を有することから、広く電子デバイスに用いられている。このMOSトランジスタの高性能化には、トランジスタのゲート長縮小とゲート酸化膜の薄膜化（スケーリング）が効果的であり、近年、このスケーリングが加速化している。
【０００３】
ゲート酸化膜の薄膜化に伴って、PMOSトランジスタにおいては、半導体プロセス中の熱処理により、ゲート電極中のボロン（ｐ型不純物）がゲート酸化膜又はシリコン基板へ拡散する（ボロンの突き抜け）現象が生じ、その結果、トランジスタ特性が変動してしまう。このボロンの突き抜け現象への対策としては、ゲート酸化膜中に窒素を導入する酸窒化プロセスによって形成されたゲート酸窒化膜が広く用いられている。
【０００４】
また近年、PMOSトランジスタの特性変動をもたらす現象として、NBTI（Negative Bias Temperature Instability）が指摘されている。NBTIは、高温下におけるPMOSトランジスタのゲート電極に負電圧を印加すると、ゲート絶縁膜と基板との界面近傍に存在する窒素に起因する正の固定電荷の影響により、トランジスタ特性が変動する現象である。このNBTI対策として、ゲート絶縁膜における基板側ではなくゲート電極側の領域に窒素濃度をピークにするプラズマ窒化プロセスが広く利用されている。
【０００５】
以下に、プラズマ窒化プロセスを用いた従来のｐ型トランジスタの作製プロセスについて、図１５(a) 〜(d) を参照しながら説明する。
【０００６】
まず、図１５(a) に示すように、半導体基板１０１上にゲート酸化膜１０３を形成する。
【０００７】
次に、図１５(b) に示すように、ゲート酸化膜１０３にプラズマ２０１による窒化処理を施すことにより、ゲート酸化膜１０３中に窒素２０２を導入してゲート絶縁膜１０３ａを形成する。
【０００８】
次に、図１５(c) に示すように、ゲート絶縁膜１０３ａの上にポリシリコン膜を堆積した後、リソグラフィ技術及びドライエッチング技術を用いて、該ポリシリコン膜をパターニングしてゲート電極１０４を形成する。
【０００９】
次に、図１５(d) に示すように、Ｂ（ボロン）イオン２０３を注入することにより、ソース領域又はドレイン領域となるエクステンション領域（以下、Ｓ／Ｄエクステンション領域という）１０５を形成する。
【００１０】
次に、図１６(a) に示すようにサイドウォール１１０を形成した後に、Ｂイオン２０４をイオン注入することにより、ソース・ドレイン拡散層１０６を形成する。このようにして、ｐ型トランジスタを作製することができる。
【００１１】
上記従来のｐ型トランジスタの作製プロセスにおいては、ゲート絶縁膜１０３ａにおけるゲート電極１０４側の領域にＮ（窒素）原子濃度がピークとなるゲート絶縁膜１０３ａが形成されている。ここで、一般に、ゲート電極に導入されているＢ（ボロン）原子は、ソース領域又はドレイン領域を形成するための活性化アニ−ルの際にゲート絶縁膜を突き抜け、デバイス特性の変動をもたらすことが知られているが、前記従来例においては、ゲート絶縁膜１０３ａにおけるＮ原子がＢ原子の突き抜けを防止している。このように、窒素濃度ピークがゲート絶縁膜における該ゲート絶縁膜と基板との界面に存在するこれまでの酸窒化膜と比べると、前記従来例において窒素プラズマ処理で形成された酸窒化膜はNBTI特性に優れている。
【００１２】
このように、プラズマ窒化プロセスを用いたゲート絶縁膜の形成は、ゲート電極に導入されているＢ（ボロン）の突き抜け現象を抑制すると共に、NBTI特性に対する信頼性を確保することができる。このため、プラズマ窒化プロセスを用いたゲート絶縁膜の形成は、今後広く一般的に用いられるようになると思われる。
【００１３】
また、スケーリングルールにしたがって、近年ではゲート長は６５ｎｍまで縮小されると共に、ゲート絶縁膜の膜厚についても２ｎｍ以下にまで薄膜化してきている。したがって、近年においては、ゲート絶縁膜の電気特性、すなわちゲートリーク電流値又は長期信頼性に対して注目が集まっている。
【特許文献１】特開平１０−２０９４４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、ゲート絶縁膜の薄膜化が進行すると、図１６(b) に示すように、Ｓ／Ｄエクステンション領域１０５に存在するＢ（ボロン）原子がゲート絶縁膜１０３ａに進入することにより、ゲート絶縁膜に対する信頼性を劣化させる。Ｓ／Ｄエクステンション領域１０５に存在しているＢ原子がゲート絶縁膜１０３ａに進入するメカニズムは完全には解明されていないが、ゲート絶縁膜１０３ａがラジカル窒化膜よりなる場合、ゲート絶縁膜１０３ａとシリコン基板１０１との界面においてはＮ（窒素）濃度が低いことと、さらに、図１６(c) に示すように、後工程でシリサイド形成領域を定義するために用いる絶縁膜１０７によって、大きな力学的なストレスがゲート絶縁膜１０３ａに印加されることとによって、Ｓ／Ｄエクステンション領域１０５に存在しているＢ原子がゲート絶縁膜１０３ａへ侵入することを促進させていると考えられている。
【００１５】
図１７は、ｐ型不純物拡散層における不純物としてＢ（ボロン）を用いたｐ型トランジスタのゲート電極のエッジ近傍についての拡大断面図を示している。図１７に示すように、ゲート電極からのＢ原子の進入は、ゲート絶縁膜におけるゲート電極側の窒素密度が高い領域によって阻止することができるが、シリコン基板に形成されているＳ／Ｄエクステンション領域のうちゲート絶縁膜の直下に位置する領域からのＢ原子はゲート絶縁膜に拡散する。これにより、ゲート絶縁膜におけるシリコンと酸素とのネットワークに欠陥が発生して絶縁特性が劣化する。その結果、ゲート絶縁膜におけるゲートリーク電流値が増大すると共に、ゲート絶縁膜の長期信頼性の指標の１つであるTDDB寿命(Time Dependent Dielectric Breakdown)が短くなる。
【００１６】
図１８は、ゲート絶縁膜のゲートリーク電流値の増大を示すグラフであり、縦軸に単位ゲート幅当たりのゲートリーク電流値を示すと共に、横軸にゲート寸法を示している。
【００１７】
図１８から明らかなように、ｎ型ＭＯＳトランジスタの場合、ゲート寸法が短くなるに連れて、ゲートリーク電流値は線形的に減少している。これに対して、ｐ型ＭＯＳトランジスタの場合、ゲート寸法が０．１μｍを切ったあたりから、ゲートリーク電流値は増加に転じている。このことは全体のリーク電流値に占めるゲート電極のエッジ付近のゲート絶縁膜におけるゲートリーク電流値の増加を示唆しており、前述したメカニズムの正当性をサポートするものと考えられる。
【００１８】
このように、従来例に示したｐ型の半導体装置においては、ゲート電極におけるエッジ付近においてＢ（ボロン）原子がゲート絶縁膜中へ侵入することにより、ゲートリーク電流値が増大し、その結果、ＬＳＩの消費電力が増大するという問題が発生し、さらには、TDDB寿命についても劣化が生じる。
【００１９】
前記に鑑み、本発明の目的は、ｐ型不純物がゲート絶縁膜に進入することを防止して、ゲート電極のエッジ付近に位置するゲート絶縁膜のリーク電流の増大を防止すると共にゲート絶縁膜の寿命を改善するｐ型の半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００２０】
前記の目的を達成するため、本発明に係る第１の半導体装置の製造方法は、基板上に、下から順に形成されたゲート絶縁膜とゲート電極とからなる積層構造を形成する工程と、積層構造におけるゲート絶縁膜の周縁部に窒素を導入する工程と、基板における少なくとも積層構造の下側に位置する領域にｐ型不純物拡散層を形成する工程と、ｐ型不純物拡散層を形成した後に、熱処理を行なう工程とを備え、ゲート絶縁膜の膜厚は、２．４ｎｍ以下であることを特徴とする半導体装置の製造方法。
【００２１】
第１の半導体装置の製造方法によると、積層構造におけるゲート絶縁膜の周縁部に窒素を導入しておくことによって、積層構造におけるゲート絶縁膜の下側に位置する領域に形成されているｐ型不純物拡散層からのｐ型不純物が、熱処理工程においてゲート絶縁膜に侵入することを防止できる。これにより、ゲートリーク電流を抑制できると共にゲート絶縁膜の寿命劣化等の信頼性を確保することができる。
【００２２】
本発明の第２の半導体装置の製造方法は、基板上に、下から順に形成されたゲート絶縁膜とゲート電極とからなる積層構造を形成する工程と、積層構造の周縁部と上部に積層構造が形成されていない基板表面とに窒素を導入することにより、積層構造の周縁部と基板表面との各々に窒素含有領域を形成する工程と、基板における少なくとも積層構造の下側に位置する領域にｐ型不純物拡散層を形成する工程と、積層構造の周縁部に形成された窒素含有領域の側面に、酸化膜よりなるＬ形状を有する第１のサイドウォールを形成する工程と、第１のサイドウォールの表面を覆うように、絶縁膜よりなる第２のサイドウォールを形成する工程と、第２のサイドウォールを形成した後に、熱処理を行なう工程とを備え、ゲート絶縁膜の膜厚は、２．４ｎｍ以下であることを特徴とする。
【００２３】
第２の半導体装置の製造方法によると、積層構造におけるゲート絶縁膜の周縁部に窒素含有領域を形成しているので、積層構造におけるゲート絶縁膜の下側に位置する領域に形成されているｐ型不純物拡散層からのｐ型不純物が、熱処理工程においてゲート絶縁膜に侵入することを防止できる。さらに、積層構造におけるゲート電極及び基板表面にも窒素含有領域を形成しているので、ゲート電極内のｐ型不純物拡散層からのｐ型不純物及び第１のサイドウォールの下部に形成されているｐ型不純物拡散層からのｐ型不純物が、第１のサイドウォールを介して、熱処理工程においてゲート絶縁膜に侵入することを防止できる。これにより、ゲートリーク電流を抑制できると共にゲート絶縁膜の寿命劣化等の信頼性を確保することができる。
【００２４】
第３の半導体装置の製造方法は、基板上に、下から順に形成されたゲート絶縁膜とゲート電極とからなる積層構造を形成する工程と、積層構造の周縁部と上部に積層構造が形成されていない基板表面とに窒素を導入することにより、積層構造の周縁部と基板表面との各々に窒素含有領域を形成する工程と、積層構造の周縁部に形成された窒素含有領域の側面に、酸化膜よりなるスペーサ層を形成する工程と、基板における少なくとも積層構造の下側に位置する領域にｐ型不純物拡散層を形成する工程と、ｐ型不純物拡散層を形成した後に、熱処理を行なう工程とを備え、ゲート絶縁膜の膜厚は、２．４ｎｍ以下であることを特徴とする。
【００２５】
第３の半導体装置の製造方法によると、積層構造におけるゲート絶縁膜の周縁部に窒素含有領域を形成しているので、積層構造におけるゲート絶縁膜の下側に位置する領域に形成されているｐ型不純物拡散層からのｐ型不純物が、熱処理工程においてゲート絶縁膜に侵入することを防止できる。さらに、積層構造におけるゲート電極及び基板表面にも窒素含有領域を形成しているので、ゲート電極内のｐ型不純物拡散層からのｐ型不純物及びスペーサ層の下部に形成されているｐ型不純物拡散層からのｐ型不純物が、スペーサ層を介して、熱処理工程においてゲート絶縁膜に侵入することを防止できる。これにより、ゲートリーク電流を抑制できると共にゲート絶縁膜の寿命劣化等の信頼性を確保することができる。
【００２６】
第１〜第３の半導体装置の製造方法において、ゲート電極にはｐ型の不純物が含まれており、ゲート絶縁膜を形成した後に、ゲート絶縁膜に対して窒化処理を行なうことが好ましい。
【００２７】
このようにすると、ゲート絶縁膜における該ゲート電極とゲート絶縁膜との界面に窒素濃度が高い領域が形成されているので、ゲート電極からゲート絶縁膜へｐ型の不純物が進入することをさらに防止できる。
【００２８】
第１又は第２の半導体装置の製造方法において、ゲート電極の側面を覆うように、窒化物を含有するサイドウォールが形成されていることが好ましい。
【００２９】
第１〜第３の半導体装置の製造方法において、ゲート絶縁膜には、ゲート絶縁膜における積層構造を構成する端部から積層構造の中心の下部へ向かうに連れて濃度が小さくなるような窒素の濃度勾配が存在している。
【００３０】
第１〜第３の半導体装置の製造方法において、基板にソース領域及びドレイン領域を形成した後に、ソース領域及びドレイン領域を絶縁膜によって被覆してから活性化のためのアニール処理を行なうことが好ましい。
【００３１】
本発明に係る半導体装置は、基板上に、下から順に形成されたゲート絶縁膜とｐ型不純物を含有するゲート電極とからなる積層構造と、ゲート絶縁膜における該ゲート絶縁膜とゲート電極との界面側の領域に形成された第１の窒素含有領域と、積層構造におけるゲート絶縁膜の周縁部に形成されており、周縁部の周端部付近において窒素濃度がピークとなる第２の窒素含有領域と、基板における少なくとも積層構造の下側に位置する領域に形成されたｐ型不純物拡散層とを備え、ゲート絶縁膜の膜厚は、２．４ｎｍ以下であることを特徴とする。
【００３２】
本発明に係る半導体装置によると、積層構造におけるゲート絶縁膜の周縁部に第２の窒素含有領域が形成されているので、積層構造におけるゲート絶縁膜の下側に位置する領域に形成されているｐ型不純物拡散層からのｐ型不純物が、ゲート絶縁膜に侵入することを防止できる。さらに、ゲート絶縁膜における該ゲート電極とゲート絶縁膜との界面に第１の窒素含有領域が形成されているので、ゲート電極からゲート絶縁膜へｐ型の不純物が進入することを防止できる。これにより、ゲートリーク電流を抑制できると共にゲート絶縁膜の寿命劣化等の信頼性を確保することができる。
【００３３】
本発明に係る半導体装置において、積層構造におけるゲート電極の周縁部に形成された第３の窒素含有領域と、基板上に、第３の窒素含有領域と接するように形成された、酸化物よりなるＬ形状を有する第１のサイドウォールと、第１のサイドウォールの表面を覆うように形成された第２のサイドウォールとをさらに備え、第１のサイドウォールの下部には、ｐ型不純物拡散層が形成されていることが好ましい。
【００３４】
このようにすると、積層構造におけるゲート電極の周縁部に第３の窒素含有領域が形成されているので、ゲート電極内のｐ型不純物拡散層からのｐ型不純物及び第１のサイドウォールの下部に形成されているｐ型不純物拡散層からのｐ型不純物が、第１のサイドウォールを介して、ゲート絶縁膜に侵入することをさらに防止できる。
【００３５】
本発明に係る半導体装置において、積層構造におけるゲート電極の周縁部に形成された第３の窒素含有領域と、第３の窒素含有領域と接するように形成された、酸化膜よりなるスペーサ層と、スペーサ層の下部には、ｐ型不純物拡散層が形成されていることが好ましい。
【００３６】
このようにすると、積層構造におけるゲート電極の周縁部に第３の窒素含有領域が形成されているので、ゲート電極内のｐ型不純物拡散層からのｐ型不純物及びスペーサ層の下部に形成されているｐ型不純物拡散層からのｐ型不純物が、スペーサ層を介して、ゲート絶縁膜に侵入することをさらに防止できる。
【００３７】
本発明に係る半導体装置において、ゲート絶縁膜には、ゲート絶縁膜における積層構造を構成する端部から前記積層構造の中心の下部に向かうに連れて濃度が小さくなるような窒素の濃度勾配が存在している。
【発明の効果】
【００３８】
本発明に係る第１の半導体装置の製造方法によると、積層構造におけるゲート絶縁膜の周縁部に窒素を導入しておくことによって、積層構造におけるゲート絶縁膜の下側に位置する領域に形成されているｐ型不純物拡散領層からのｐ型不純物が、熱処理工程においてゲート絶縁膜に侵入することを防止できる。これにより、ゲートリーク電流を抑制できると共にゲート絶縁膜の寿命劣化等の信頼性を確保することができる。
【００３９】
本発明に係る第２の半導体装置の製造方法によると、積層構造におけるゲート絶縁膜の周縁部に窒素含有領域を形成しているので、積層構造におけるゲート絶縁膜の下側に位置する領域に形成されているｐ型不純物拡散層からのｐ型不純物が、熱処理工程においてゲート絶縁膜に侵入することを防止できる。さらに、積層構造におけるゲート電極及び基板表面にも窒素含有領域を形成しているので、ゲート電極からのｐ型不純物及び第１のサイドウォールの下部に形成されているｐ型不純物拡散層からのｐ型不純物が、第１のサイドウォールを介して、熱処理工程においてゲート絶縁膜に侵入することを防止できる。これにより、ゲートリーク電流を抑制できると共にゲート絶縁膜の寿命劣化等の信頼性を確保することができる。
【００４０】
本発明に係る第３の半導体装置の製造方法によると、積層構造におけるゲート絶縁膜の周縁部に窒素含有領域を形成しているので、積層構造におけるゲート絶縁膜の下側に位置する領域に形成されているｐ型不純物拡散層からのｐ型不純物が、熱処理工程においてゲート絶縁膜に侵入することを防止できる。さらに、積層構造におけるゲート電極及び基板表面にも窒素含有領域を形成しているので、ゲート電極からのｐ型不純物及びスペーサ層の下部に形成されているｐ型不純物拡散層からのｐ型不純物が、スペーサ層を介して、熱処理工程においてゲート絶縁膜に侵入することを防止できる。これにより、ゲートリーク電流を抑制できると共にゲート絶縁膜の寿命劣化等の信頼性を確保することができる。
【００４１】
本発明に係る半導体装置によると、積層構造におけるゲート絶縁膜の周縁部に第２の窒素含有領域が形成されているので、積層構造におけるゲート絶縁膜の下側に位置する領域に形成されているｐ型不純物拡散層からのｐ型不純物が、ゲート絶縁膜に侵入することを防止できる。さらに、ゲート絶縁膜における該ゲート電極とゲート絶縁膜との界面に第１の窒素含有領域が形成されているので、ゲート電極からゲート絶縁膜へｐ型の不純物が進入することを防止できる。これにより、ゲートリーク電流を抑制できると共にゲート絶縁膜の寿命劣化等の信頼性を確保することができる。
【発明を実施するための最良の形態】
【００４２】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法の例として、ｐ型ＭＩＳトランジスタの製造方法について図面を参照しながら説明する。
【００４３】
まず、図１(a) に示すように、シリコンよりなる半導体基板１０１の上に、１．８ｎｍの膜厚を有するＳｉＯ2 よりなるゲート酸化膜１０３を形成する。
【００４４】
次に、図１(b) に示すように、ゲート酸化膜１０３に対して、プラズマ２０１による窒化処理（ピーク窒素濃度：５〜１０％）を行なうことにより、ゲート酸化膜１０３中に窒素２０２を導入して、ゲート絶縁膜１０３ａを形成する。このとき、プラズマ２０１によってゲート酸化膜１０３中に導入された窒素は、ゲート絶縁膜１０３ａの上面付近、つまり、ゲート絶縁膜１０３ａにおける該ゲート絶縁膜と後述するゲート電極との界面側の領域に存在するので、ゲート電極からゲート絶縁膜１０３ａ中への不純物の拡散を防止することができる。
【００４５】
次に、図１(c) に示すように、ＣＶＤ法により、ゲート絶縁膜１０３ａの上に、１６０ｎｍの膜厚を有するボロンが添加されたポリシリコン膜を堆積した後、リソグラフィ技術及びドライエッチング技術を用いて、堆積されたポリシリコン膜をパターニングすることにより、ボロンが添加されたｐ型のポリシリコン膜よりなるゲート長が７０ｎｍのゲート電極１０４を形成する。
【００４６】
次に、図１(d) に示すように、ゲート電極１０４及びゲート絶縁膜１０３ａに対して、プラズマ窒化処理（ピーク窒素濃度：７〜１５％）を行なうことにより、ゲート電極１０４の端部における局所的な領域３０１ａに、高濃度窒素含有領域を形成する。
【００４７】
ここで、高濃度窒素含有領域について、図２(a) を参照しながら説明する。
【００４８】
図２(a) は、ゲート電極１０４の端部における局所的な領域３０１ａ付近の拡大断面図である。
【００４９】
図２(a) に示すように、窒素は、前記プラズマ窒化処理により、ゲート電極１０４の直下に形成されているゲート絶縁膜１０３ａとゲート電極１０４の周縁部とに導入される。これにより、膜中においてチャネル方向、すなわち水平方向に窒素濃度勾配を有するゲート絶縁膜１０３ｂとなる。窒素濃度は、ゲート絶縁膜１０３ｂにおけるゲート電極１０４の端部の下に位置する領域からゲート電極１０４の中心の下部に位置する領域へ向かって１ｎｍ程度入った領域においてピークを有しており、このように、ゲート絶縁膜１０３ｂの水平方向に窒素濃度勾配が形成されている。なお、ゲート絶縁膜１０３ｂの形成と共に、図２(a) に示すように、上部にゲート電極１０４が形成されていない領域であるゲート電極１０４の外側の領域にゲート絶縁膜１０３ｃが形成されている。このゲート絶縁膜１０３ｃに関して言えば、ゲート電極１０４の外側の領域にはゲート絶縁膜１０３ｂが形成されないようにしてもかまわない。すなわち、ゲート電極１０４を形成するエッチング時に、ゲート電極１０４の外側の領域に形成されているゲート絶縁膜１０３ｃをエッチングして、ゲート電極１０４の外側の領域では、半導体基板１０１が露出された状態であってもかまわない。この場合は、プラズマ窒化処理によって、ゲート電極１０４の外側の領域に露出している半導体基板１０１中に窒素が導入される。いずれの場合であっても、ゲート絶縁膜１０３ｂにおけるゲート電極１０４の端部の下に存在している領域には窒素が導入され、ゲート電極１０４の端部の下に位置する領域からゲート電極１０４の中心の下部に位置する領域に向かって窒素濃度が低下するような窒素濃度勾配が形成される。
【００５０】
また、図２(a) には詳細に図示していないが、プラズマ窒化処理によりゲート電極１０４の周縁部にも窒素が導入され、高濃度窒素含有領域が形成される（後述する図８(a) 及び図１２(a) 参照）。
【００５１】
次に、図２(b) に示すように、ゲート電極１０４をマスクとして、Ｂ（ボロン）イオン２０３のイオン注入（エネルギー：１keV 以下、ドーズ量：４〜７×１０14 ｃｍ-2 ）を行なうことにより、Ｓ／Ｄ（ソース／ドレイン）エクステンション領域１０５を形成する。
【００５２】
次に、図２(c) に示すように、ゲート電極１０４の側壁に窒化シリコン（ＳｉＮ）よりなる絶縁膜から構成されるサイドウォール１１０を形成した後、Ｂ（ボロン）イオン２０４のイオン注入（エネルギー：２〜４keV 、ドーズ量：３〜６×１０15 ｃｍ-2 ）を行なって、ソース・ドレイン拡散層１０６を形成する。
【００５３】
次に、図３(a) に示すように、ソース・ドレイン拡散層１０６に対して活性化アニ−ル（温度：１０５０℃）を施して、ソース及びドレイン構造を形成する。
【００５４】
または、図３(b) に示すように、シリサイド領域を定義するための二酸化シリコンよりなる絶縁膜１０７を形成した後、ソース・ドレイン拡散層１０６に対する活性化アニ−ル（温度：１０５０℃）を施してもよい。この場合は、その後、シリサイドを形成する。
【００５５】
図３(a) 及び図３(b) に示したいずれの工程を行なう場合であっても、１０００℃を越える高温下での活性化アニ−ル時の熱によって、Ｓ／Ｄエクステンション領域１０５からＢ（ボロン）原子がゲート絶縁膜１０３ｂへ拡散しようとする。しかしながら、ゲート絶縁膜１０３ａ中に予め導入しておいたＮ（窒素）原子によって、Ｓ／Ｄエクステンション領域１０５からゲート絶縁膜１０３ｂへのＢ原子の拡散を抑制することができる。その結果、電気特性の劣化を防止することができる。
【００５６】
図４は、本実施形態に係るｐ型ＭＩＳトランジスタを構成するゲート絶縁膜の信頼性指標であるTDDB寿命の評価結果を示している。
【００５７】
なお、評価対象としたｐ型ＭＩＳトランジスタのゲート絶縁膜の膜厚は１．８ｎｍ、ゲート長は６５ｎｍ、ゲート幅は１μｍとしている。また、ｐ型ＭＩＳトランジスタを１００００個アレーに配置したものに対する評価結果を示している。さらに、印加するゲート電圧はー３．０Ｖ、基板温度は１２５℃としている。図４はこれらの場合におけるワイブルプロットである。
【００５８】
また、縦軸はワイブル累積不良を示していると共に、横軸はゲート絶縁膜破壊までの時間を示している。なお、図４においては、従来例（●）、本実施例（▲）、及び比較例（◆）が示されている。
【００５９】
図４から明らかなように、本実施例(▲)によると、従来例(●)に比べて、TDDB寿命が一桁以上改善していることが分かる。
【００６０】
一方、サイドウォール１１０として、成膜温度が従来の低温条件（580 〜620 ℃）から高温条件（680 〜730 ℃）に上げて形成されたＳｉＮ膜を用いる場合、又は、コンタクト形成時にエッチングストッパー膜１０８として高温条件下で形成されたＳｉＮ膜を用いる場合においても、TDDB寿命が改善する効果が得られることは確認している。
【００６１】
図３(c) に示すように、図３(b) の工程の後に、シリサイド領域を定義するためのＳｉＯ2 よりなる絶縁膜１０７を除去した後、シリサイド１１１を形成し、高温条件下で形成されたＳｉＮ膜よりなるエッチングストッパー膜１０８を形成する。
【００６２】
前記図４から明らかなように、比較例（HT Nitride（◆））は、前述の通り高温条件下で形成したＳｉＮ膜よりなるサイドウォール１１０を形成した場合を示している。この比較例の場合についても、TDDB寿命が一桁改善している。しかしながら、図５において示すように、高温条件下で形成されたＳｉＮ膜を用いる場合には、デバイス特性が劣化することが分かっている。
【００６３】
すなわち、図５は、横軸にデバイスの駆動力（Ｉｄｓ）を示すと共に、縦軸にTDDB寿命を示している。また、図５においては、図４と同様に、従来例（●）、本実施例（▲）、及び比較例（◆）が示されている。
【００６４】
図５から明らかなように、比較例（HT Nitride（◆））に示される高温条件下で形成されたＳｉＮ膜のよりなるサイドウォール１１０を用いた場合、その駆動力は、本実施例（▲）に示されるゲート電極１０４の形成後にプラズマ窒化処理を施した場合よりも低下していることが分かる。また、本図から明らかなように、本実施例（●）に係るｐ型ＭＩＳトランジスタは、特性劣化することなく良好な信頼性が得られ、ｐ型ＭＩＳトランジスタの代わりにｎ型ＭＩＳトランジスタに本実施形態に係る製造方法を適用した場合であっても、ｐ型ＭＩＳトランジスタの場合と同様の特性を得ることができる。
【００６５】
以上のように、第１の実施形態によると、以下の構成を有するトランジスタを実現することができる。すなわち、ゲート絶縁膜中の窒素濃度がチャネル方向に勾配を有し、特に、ゲート絶縁膜は、ゲート絶縁膜におけるゲート電極の端部の下に位置する領域（ゲートエッジ）で窒素濃度が高くなる勾配を有している。
【００６６】
図６は、第１の実施形態における窒化膜系単層サイドウォール構造において、Ｓ／Ｄエクステンション領域からのＢ（ボロン）原子の拡散阻止について説明する概念図であって、具体的には、ゲート絶縁膜におけるゲート電極の端部の下に位置する領域（ゲートエッジ）で、Ｓ／Ｄエクステンション領域からのＢ原子の拡散阻止を説明する図を示している。
【００６７】
図６から明らかなように、前記図１７で説明したのと同様に、ゲート電極からゲート絶縁膜へのＢ（ボロン）原子の進入は、ゲート絶縁膜におけるゲート電極側の窒素密度が高い領域によって阻止することができる。
【００６８】
さらに、本実施形態では、図６に示すように、ゲート絶縁膜は、ゲート絶縁膜の周縁部のゲートエッジ付近において窒素濃度のピークを有し、ゲート絶縁膜におけるゲート電極の中心の下部に位置する領域に向かって窒素濃度が低くなるような窒素濃度の勾配を有している。このため、ゲート絶縁膜が２．４ｎｍ以下の薄膜化したトランジスタにおいて、ゲート絶縁膜中の窒素によりＳ／Ｄエクステンション領域からゲート絶縁膜中へのＢ（ボロン）の拡散を抑制することができる。したがって、例えば、シリサイド保護用の酸化膜を堆積した状態、又は通常の状態において、１０００℃を越える高温下での活性化ＲＴＡ処理を行なった場合であっても、ゲート絶縁膜中へのボロンの拡散を抑制することができるので、ゲートリークの抑制及びゲート絶縁膜のTDDB寿命の劣化抑制に対して効果的である。
【００６９】
このように、例えば、シリサイド保護用の酸化膜を堆積した状態、又は通常の状態において、１０００℃を越える高温下での活性化ＲＴＡ処理を行なった場合であっても、ゲート絶縁膜中へのＢ（ボロン）の拡散を抑制することができるので、ゲートリークを抑制できると共に及びゲート絶縁膜のTDDB寿命の劣化を抑制することができる。
【００７０】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法の例として、ｐ型ＭＩＳトランジスタの製造方法について図面を参照しながら説明する。
【００７１】
まず、図７(a) に示すように、シリコンよりなる半導体基板１０１の上に、１．８ｎｍの膜厚を有するＳｉＯ2 よりなるゲート酸化膜１０３を形成する。
【００７２】
次に、図７(b) に示すように、ゲート酸化膜１０３に対して、プラズマ２０１による窒化処理（ピーク窒素濃度：５〜１０％）を行なうことにより、ゲート酸化膜１０３中に窒素２０２を導入して、ゲート絶縁膜１０３ａを形成する。このとき、プラズマ２０１によってゲート酸化膜１０３中に導入された窒素は、ゲート絶縁膜１０３ａの上面、つまり、ゲート絶縁膜１０３ａにおける該ゲート絶縁膜と後述するゲート電極との界面側の領域に存在するので、ゲート電極からゲート絶縁膜１０３ａ中への不純物の拡散を防止することができる。
【００７３】
次に、図７(c) に示すように、ＣＶＤ法により、ゲート絶縁膜１０３ａの上に、１６０ｎｍの膜厚を有するボロンが添加されたポリシリコン膜を堆積した後、リソグラフィ技術及びドライエッチング技術を用いて、堆積されたポリシリコン膜をパターニングすることにより、ボロンが添加されたｐ型のポリシリコン膜よりなるゲート長が７０ｎｍのゲート電極１０４を形成する。なお、図７(c) においては、ゲート絶縁膜１０３ａは、ゲート電極１０４と同じ形にパターニングされている。
【００７４】
次に、図７(d) に示すように、ゲート電極１０４、ゲート絶縁膜１０３ａ及び半導体基板１０１に対して、プラズマ窒化処理（ピーク窒素濃度：７〜１５％）を行なうことにより、ゲート電極１０４の端部における局所的な領域３０１ａに、高濃度窒素含有領域を形成する。
【００７５】
ここで、高濃度窒素含有領域について、図８(a) を参照しながら説明する。
【００７６】
図８(a) は、ゲート電極１０４の端部における局所的な領域３０１ａ付近の拡大断面図である。
【００７７】
図８(a) に示すように、窒素は、前記プラズマ窒化処理により、ゲート電極１０４の直下に形成されているゲート絶縁膜１０３ａの周縁部とゲート電極１０４の周縁部とに導入されると共に、半導体基板１０１における露出した表面部分に導入される。これにより、膜中においてチャネル方向、すなわち水平方向に窒素濃度勾配を有するゲート絶縁膜１０３ｂとなり、該ゲート絶縁膜１０３ｂの端部付近において、高濃度不純物含有領域１２２が形成される。具体的には、窒素濃度は、ゲート絶縁膜１０３ｂにおけるゲート電極１０４の端部の下に位置する領域からゲート電極１０４の中心の下部に位置する領域へ向かって１ｎｍ程度入った領域にピークを有しており、このように、ゲート絶縁膜１０３ａの水平方向に窒素濃度勾配が形成されている。
【００７８】
また、ゲート電極１０４の周縁部にも高濃度窒素含有領域１２１が形成されると共に、半導体基板１０１における露出した表面にも高濃度窒素含有領域１２０が形成される。
【００７９】
次に、図８(b) に示すように、ゲート電極１０４ａをマスクとして、Ｂ（ボロン）イオン２０３のイオン注入（エネルギー：１keV 以下、ドーズ量：４〜７×１０14 ｃｍ-2 ）を行なうことにより、Ｓ／Ｄ（ソース／ドレイン）エクステンション領域１０５を形成する。
【００８０】
次に、図８(c) に示すように、ゲート電極１０４ａの側壁に、ＳｉＯ2 よりなる酸化膜１１０ａとＳｉＮよりなる絶縁膜１１０とから構成される積層サイドウォールを形成する。酸化膜１１０ａはゲート電極１０４ａの側面に形成されたＬ型の形状を有するサイドウォールであり、絶縁膜１１０は該Ｌ型のサイドウォール１１０ａ上に形成され、Ｌ型のサイドウォール１１０ａをカバーするように設けられている。このとき、半導体基板１０１の表面における積層サイドウォールの直下の領域には、高濃度窒素含有領域１２０ａが残存している。
【００８１】
次に、Ｂ（ボロン）イオン２０４のイオン注入（エネルギー：２〜４keV 、ドーズ量：３〜６×１０15 ｃｍ-2 ）を行なって、ソース・ドレイン拡散層１０６を形成する。
【００８２】
次に、図９(a) に示すように、ソース・ドレイン拡散層１０６に対して活性化アニ−ル(温度；１０５０℃)を施して、ソース及びドレイン構造を形成する。
【００８３】
または、図９(b) に示すように、シリサイド領域を定義するためのＳｉＯ2 よりなる絶縁膜１０７を形成した後、ソース・ドレイン拡散層に対する活性化アニ−ル（温度：１０５０℃）を施してもよい。この場合は、その後、シリサイドを形成する。
【００８４】
図９(a) 及び図９(b) に示したいずれの工程を行なう場合であっても、１０００℃を越える高温下での活性化アニ−ル時の熱によって、Ｓ／Ｄエクステンション領域１０５からＢ（ボロン）原子がゲート絶縁膜１０３ｂへ拡散しようとする。しかしながら、ゲート絶縁膜１０３ａの中に予め導入しておいたＮ（窒素）原子によって、Ｓ／Ｄエクステンション領域１０５からゲート絶縁膜１０３ｂへのＢ（ボロン）原子の拡散を抑制できる。さらに、ゲート絶縁膜１０３ａの周縁部における高濃度窒素含有領域１２２、ゲート電極１０４ａの側面にに形成された高濃度窒素含有領域１２１、及び半導体基板１０１の表面におけるサイドウォール１１０ａの直下に存在する高濃度窒素含有領域１２０ａによって、ゲート電極１０４ａ及びＳ／Ｄエクステンション領域１０５からＬ型のサイドウォール１１０ａを介してのゲート絶縁膜１０３ｂへのＢ原子の拡散を抑制することができる。その結果、第１の実施形態と同様に、電気特性の劣化を防止することができる。
【００８５】
図９(c) に示すように、図９(b) の工程の後に、シリサイド領域を定義するためのＳｉＯ2 よりなる絶縁膜１０７を除去した後、シリサイド１１１を形成し、ＳｉＮ膜よりなるエッチングストッパー膜１０８を形成することもできる。
【００８６】
以上のように、第２の実施形態によると、以下の構成を有する半導体装置を実現することができる。すなわち、ゲート絶縁膜中の窒素濃度がチャネル方向に勾配を有し、特に、ゲート絶縁膜は、ゲート絶縁膜におけるゲート電極の端部の下に位置する領域（ゲートエッジ）で窒素濃度が高くなる勾配を有している。さらに、ゲート電極の側面及び半導体基板におけるサイドウォールの直下に存在している領域で窒素濃度が高くなっている。
【００８７】
図１０(a) 及び(b) は、第２の実施形態における積層サイドウォール構造において、Ｓ／Ｄエクステンション領域からのＢ原子の拡散阻止について説明する概念図であって、具体的には、ゲート絶縁膜におけるゲート電極の端部の下に位置する領域（ゲートエッジ）で、Ｓ／Ｄエクステンション領域からのＢ原子の拡散阻止を説明する図を示している。
【００８８】
まず、図１０(a) に示すように、ゲート絶縁膜におけるゲート電極側の領域においてのみ高い窒素濃度領域が形成されている場合には、ゲート電極からゲート絶縁膜へのＢ原子の進入を阻止することはできるが、Ｓ／Ｄエクステンション領域からゲート絶縁膜中へのボロンの拡散を抑制することはできない。
【００８９】
しかしながら、本実施形態によると、図１０(b) に示すように、ゲート絶縁膜はゲートエッジ付近で窒素濃度のピークを有し、ゲート絶縁膜におけるゲート電極の中心の下部に位置する領域に向かって窒素濃度が低くなるような窒素濃度の勾配を有している。このため、ゲート絶縁膜が２．４ｎｍ以下の薄膜化したトランジスタにおいて、ゲート絶縁膜中の窒素によりＳ／Ｄエクステンション領域からゲート絶縁膜中へのＢ（ボロン）の拡散を抑制することができる。また、Ｂ（ボロン）が添加されたゲート電極についても、該ゲート電極の側面において高濃度窒素含有領域１２１が形成されているため、ゲート電極中のボロンが酸化膜よりなるＬ型のサイドウォールを介してゲート絶縁膜に拡散することを防止することができる。さらに、半導体基板にも高濃度不純物領域１２０ａが形成されているので、Ｓ／Ｄエクステンション領域のボロンが酸化膜よりなるＬ型のサイドウォールを介してゲート絶縁膜に拡散することを防止することができる。
【００９０】
このように、例えば、シリサイド保護用の酸化膜を堆積した状態、又は通常の状態において、１０００℃を越える高温下での活性化ＲＴＡ処理を行なった場合であっても、ゲート絶縁膜中へのボロンの拡散を抑制することができるので、ゲートリークを抑制できると共に及びゲート絶縁膜のTDDB寿命の劣化を抑制することができる。
【００９１】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置の製造方法の例として、ｐ型ＭＩＳトランジスタの製造方法について図面を参照しながら説明する。
【００９２】
まず、図１１(a) に示すように、シリコンよりなる半導体基板１０１の上に、１．８ｎｍの膜厚を有するＳｉＯ2 よりなるゲート酸化膜１０３を形成する。
【００９３】
次に、図１１(b) に示すように、ゲート酸化膜１０３に対して、プラズマ２０１による窒化処理（ピーク窒素濃度：５〜１０％）を行なうことにより、ゲート酸化膜１０３中に窒素２０２を導入して、ゲート絶縁膜１０３ａを形成する。このとき、プラズマ２０１によりゲート酸化膜１０３中に導入された窒素は、ゲート絶縁膜１０３ａの上面、つまり、ゲート絶縁膜１０３ａにおける該ゲート絶縁膜１０３ａと後述するゲート電極との界面側の領域に存在するので、ゲート電極からゲート絶縁膜１０３ａ中への不純物の拡散を防止することができる。
【００９４】
次に、図１１(c) に示すように、ＣＶＤ法により、ゲート絶縁膜１０３ａの上に、１６０ｎｍの膜厚を有するボロンが添加されたポリシリコン膜を堆積した後、リソグラフィ技術及びドライエッチング技術を用いて、堆積されたポリシリコン膜をパターニングすることにより、ボロンが添加されたｐ型のポリシリコン膜よりなるゲート長が７０ｎｍのゲート電極１０４を形成する。なお、図１１(c) においては、ゲート絶縁膜１０ａは、ゲート電極１０４と同じ形にパターニングされている。
【００９５】
次に、図１１(d) に示すように、ゲート電極１０４、ゲート絶縁膜１０３ａ及び半導体基板１０１に対して、プラズマ窒化処理（ピーク窒素濃度：７〜１５％）を行なうことにより、ゲート電極１０４の端部における局所的な領域３０１ａに、高濃度窒素含有領域を形成する。
【００９６】
ここで、高濃度窒素含有領域について、図１２(a) を参照しながら説明する。
【００９７】
図１２(a) は、ゲート電極１０４の端部における局所的な領域３０１ａ付近の拡大断面図である。
【００９８】
図１２(a) に示すように、窒素は、前記プラズマ窒化処理により、ゲート電極１０４の直下に形成されているゲート絶縁膜１０３ａの周縁部とゲート電極１０４の周縁部とに導入されると共に、半導体基板１０１における露出した表面部分に導入される。これにより、膜中においてチャネル方向、すなわち水平方向に窒素濃度勾配を有するゲート絶縁膜１０３ｂとなり、該ゲート絶縁膜１０３ｂの端部において、高濃度不純物含有領域１２２が形成される。具体的には、窒素濃度は、ゲート絶縁膜１０３ｂにおけるゲート電極１０４の端部の下に位置する領域からゲート電極１０４の中心の下部に位置する領域へ向かって１ｎｍ程度入った領域にピークを有しており、このように、ゲート絶縁膜１０３ａの水平方向に窒素濃度勾配が形成される。また、ゲート電極１０４の周縁部にも高濃度窒素含有領域１２１が形成されると共に、半導体基板１０１における露出した表面にも高濃度窒素含有領域１２０ａが形成される。
【００９９】
次に、図１２(b) に示すように、ｐ型不純物が導入されたｐ型ポリシリコンよりなるゲート電極１０４ａの側壁に、ＳｉＯ2 よりなるオフセット・スペーサ用の酸化膜１０９を形成する。このとき、半導体基板１０１におけるオフセット・スペーサ用の酸化膜１０９の直下に存在する領域には、窒化プラズマ処理によって形成された高濃度窒素含有領域１２０ａが残存している。
【０１００】
次に、ゲート電極１０４ａ及びオフセット・スペーサ用の酸化膜１０９をマスクとしてＢ（ボロン）イオン２０３のイオン注入（エネルギー：１keV以下、ドーズ量：４〜７×１０14 ｃｍ-2 ）を行なって、Ｓ／Ｄエクステンション領域１０５を形成する。
【０１０１】
次に、図１２(c) に示すように、絶縁膜１１０よりなるサイドウォールを形成した後、Ｂ（ボロン）イオン２０４のイオン注入（エネルギー：２〜４keV 、ドーズ量：３〜６×１０15 ｃｍ-2 ）を行なって、ソース・ドレイン拡散層１０６を形成する。
【０１０２】
次に、図１３(a) に示すように、ソース・ドレイン拡散層１０６に対して活性化アニ−ル(温度：１０５０℃)を施して、ソース及びドレイン構造を形成する。
【０１０３】
または、図１３(b) に示すように、シリサイド領域を定義するためのＳｉＯ2 よりなる絶縁膜１０７を形成した後、ソース・ドレイン拡散層に対する活性化アニ−ル（温度：１０５０℃）を施してもよい。この場合は、その後、シリサイドを形成する。
【０１０４】
図１３(a) 及び図１３(b) に示したいずれの工程を行なう場合であっても、１０００℃を越える高温下での活性化アニ−ル時の熱によって、Ｓ／Ｄエクステンション領域１０５からＢ（ボロン）原子がゲート絶縁膜１０３ｂへ拡散しようとする。しかしながら、ゲート絶縁膜１０３ａの中に予め導入しておいたＮ（窒素）原子によって、Ｓ／Ｄエクステンション領域１０５からゲート絶縁膜１０３ｂへのＢ（ボロン）原子の拡散を抑制できる。さらに、ゲート絶縁膜１０３ａの端部における高濃度窒素含有領域１２２、ゲート電極１０４ａの側面に形成された高濃度窒素含有領域１２１、及び半導体基板１０１の表面におけるサイドウォールの直下に存在する高濃度窒素含有領域１２０ａによって、ゲート電極１０４ａ及びＳ／Ｄエクステンション領域１０５からゲート絶縁膜１０３ｂへのＢ原子の拡散を抑制することができる。その結果、第１の実施形態と同様に、電気特性の劣化を防止することができる。
【０１０５】
図１３(c) に示すように、図１３(b) の工程の後に、シリサイド領域を定義するためのＳｉＯ2 よりなる絶縁膜１０７を除去した後、シリサイド１１１を形成し、ＳｉＮ膜よりなるエッチングストッパー膜１０８を形成することもできる。
【０１０６】
以上のように、第３実施形態によると、以下の構成を有する半導体装置を実現することができる。すなわち、ゲート絶縁膜中の窒素濃度がチャネル方向に勾配を有し、特に、ゲート絶縁膜は、ゲート絶縁膜におけるゲート電極の端部の下に位置する領域（ゲートエッジ）で窒素濃度が高くなる勾配を有している。さらに、ゲート電極の周縁部及び半導体基板におけるオフセット・スペーサの直下に存在している領域で窒素濃度が高くなっている。
【０１０７】
図１４(a) 及び(b) は、第３の実施形態における酸化膜よりなるオフセット・スペーサ付きサイドウォール構造において、Ｓ／Ｄエクステンション領域からのＢ原子の拡散阻止について説明する概念図であって、具体的には、ゲート絶縁膜におけるゲート電極の端部の下に位置する領域（ゲートエッジ）で、Ｓ／Ｄエクステンション領域からのＢ原子の拡散阻止を説明する図を示している。
【０１０８】
まず、図１４(a) に示すように、ゲート絶縁膜におけるゲート電極側の領域においてのみ高い窒素濃度領域が形成されている場合には、ゲート電極からゲート絶縁膜へのＢ原子の進入を阻止することはできるが、Ｓ／Ｄエクステンション領域からゲート絶縁膜中へのＢ（ボロン）の拡散を抑制することはできない。
【０１０９】
しかしながら、本実施形態によると、図１４(b) に示すように、ゲート絶縁膜はゲートエッジ付近で窒素濃度のピークを有し、ゲート絶縁膜におけるゲート電極の中心の下部に位置する領域に向かって窒素濃度が低くなるような窒素濃度の勾配を有している。このため、ゲート絶縁膜が２．４ｎｍ以下の薄膜化したトランジスタにおいて、ゲート絶縁膜中の窒素によりＳ／Ｄエクステンション領域からゲート絶縁膜中へのボロンの拡散を抑制することができる。また、Ｂ（ボロン）が添加されたゲート電極についても、該ゲート電極の周縁部に高濃度窒素含有領域１２１が形成されているため、ゲート電極中のボロンが酸化膜よりなるオフセット・スペーサを介してゲート絶縁膜に拡散することを防止することができる。さらに、半導体基板にも高濃度不純物領域１２０ａが形成されているため、Ｓ／Ｄエクステンション領域のボロンが酸化膜よりなるオフセット・スペーサを介してゲート絶縁膜に拡散することを防止することができる。
【０１１０】
このように、例えば、シリサイド保護用の酸化膜を堆積した状態、又は通常の状態において、１０００℃を越える高温下での活性化ＲＴＡ処理を行なった場合であっても、ゲート絶縁膜中へのボロンの拡散を抑制することができるので、ゲートリークを抑制できると共に及びゲート絶縁膜のTDDB寿命の劣化を抑制することができる。
【０１１１】
以上のように、第１〜第３の実施形態によると、Ｓ／Ｄエクステンション領域の形成前に導入された窒素により、ゲート絶縁膜内に濃度勾配をもつ窒素のプロファイルが形成されるので、Ｓ／Ｄエクステンション領域からゲート絶縁膜中へのボロンの拡散を抑制することができる。
【０１１２】
また、Ｓ／Ｄエクステンション領域の形成前に導入された窒素により、Ｓ／Ｄエクステンション領域からのボロンの拡散のみならず、ゲート電極の周縁部に導入された窒素により、ゲート電極の周縁部に形成された酸化膜を介してゲート電極からゲート絶縁膜へのボロンの拡散を抑制することができる。これによち、ゲートリークの増大を抑制できると共にTDDB寿命等に対する信頼性低下を抑制することができる。
【０１１３】
また、後工程で形成されるシリサイド領域を定義するための絶縁膜形成に伴う力学的ストレス増大に対しても、ゲートリークの増大を抑制できると共にTDDB寿命の低下を抑制することができる。
【産業上の利用可能性】
【０１１４】
以上のように、本発明は半導体装置及びその製造方法に有用であり、特に、ｐ型の半導体装置及びその製造方法に好適である。
【図面の簡単な説明】
【０１１５】
【図１】(a)〜(d)は、本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図２】(a)〜(c)は、本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図３】(a)〜(c)は、本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図４】第１の実施形態におけるゲート絶縁膜寿命のプロセス依存性を示すグラフである。
【図５】第１の実施形態におけるゲート絶縁膜寿命とデバイスの駆動力との関係を示すグラフである。
【図６】第１の実施形態における窒化膜系単層サイドウォール構造において、Ｓ／Ｄエクステンション領域からのＢ原子の拡散阻止について説明する概念図である。
【図７】(a)〜(d)は、本発明の第２の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図８】(a)〜(c)は、本発明の第２の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図９】(a)〜(c)は、本発明の第２の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図１０】(a)及び(b)は、第２の実施形態における積層サイドウォール構造において、Ｓ／Ｄエクステンション領域及びゲート電極からのＢ原子の拡散について説明するための概念図である。
【図１１】(a)〜(d)は、本発明の第３の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図１２】(a)〜(c)は、本発明の第３の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図１３】(a)〜(c)は、本発明の第３の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図１４】(a)及び(b)は、第３の実施形態に係る酸化膜オフセット・スペーサ付きサイドウォール構造において、Ｓ／Ｄエクステンション領域及びゲート電極からのＢ原子の拡散について説明するための概念図である。
【図１５】(a)〜(d)は、従来の半導体装置の工程断面図である。
【図１６】(a)〜(c)は、従来の半導体装置の工程断面図である。
【図１７】窒化膜系単層サイドウォール構造において、Ｓ／Ｄエクステンション領域からのＢ原子が拡散する様子を説明する概念図である。
【図１８】ｎ型ＭＯＳトランジスタ及びｐ型ＭＯＳトランジスタについてのゲートリーク電流値とゲート長との関係を示すグラフである。
【符号の説明】
【０１１６】
１０１  半導体基板
１０３  ゲート酸化膜
１０３ａ、１０３ｂ、１０３ｃ  窒素を含有するゲート絶縁膜
１０４、１０４ａ  ゲートポリシリコン膜
１０５  Ｓ／Ｄエクステンション
１０６  ソース・ドレイン拡散層
１０７  シリサイド領域を定義するための絶縁膜
１０８  エッチングストッパー膜としての絶縁膜
１０９  オフセット・スペーサ用の酸化膜
１１０  サイドウォール
１１０ａ  積層サイドウォールの下層酸化膜
１１１  ＣｏＳｉ２
１２０、１２０ａ  窒素を含有するシリコン領域
１２１  窒素を含有するポリシリコン領域
１２２  窒素を含有するゲート絶縁膜
２０１  窒素プラズマ
２０２  Ｎイオン、Ｎラジカル
２０３、２０４  Ｂイオン
３０１  ゲート電極の端部における領域
【図１】
2005191145.tif 000003
【図２】
2005191145.tif 000004
【図３】
2005191145.tif 000005
【図４】
2005191145.tif 000006
【図５】
2005191145.tif 000007
【図６】
2005191145.tif 000008
【図７】
2005191145.tif 000009
【図８】
2005191145.tif 000010
【図９】
2005191145.tif 000011
【図１０】
2005191145.tif 000012
【図１１】
2005191145.tif 000013
【図１２】
2005191145.tif 000014
【図１３】
2005191145.tif 000015
【図１４】
2005191145.tif 000016
【図１５】
2005191145.tif 000017
【図１６】
2005191145.tif 000018
【図１７】
2005191145.tif 000019
【図１８】
2005191145.tif 000020