(57)【要約】【課題】本発明はアナログ信号に重畳するノイズを除去するための信号処理装置に関し、信号処理の内容に対して過剰な分解能を有するＡ／Ｄコンバータを用いることなくノイズ成分を除去することを目的とする。【解決手段】アナログ信号をｎビットのディジタル信号Ｓａｎに変換するＡ／Ｄコンバータ１０を設ける。下位データ付与回路１４は、ディジタル信号Ｓａｎに所定数α（２つ）の下位ビットを加えてｎ＋２ビットの下位データ付与信号Ｓａｎ＋２を生成する。なまし処理回路１６は、下位データ付与信号Ｓａｎ＋２になまし処理を施してｎ＋２ビットのなまし信号Ｓｃｎ＋２を生成する。下位データ切り捨て回路２４は、なまし信号Ｓｃｎ＋２の下位αビット（２ビット）を切り捨ててｎビットの下位データ切り捨て信号Ｓｃｎを生成する。下位データ切り捨て信号Ｓｃｎをノイズの除去された信号として出力する。【選択図】        図１
2005005907.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号をｎビットのディジタル信号に変換するＡ／Ｄコンバータと、
前記ｎビットのディジタル信号に所定数αの下位ビットを加えてｎ＋αビットの下位データ付与信号を生成する下位データ付与手段と、
前記下位データ付与信号になまし処理を施して、ｎ＋αビットのなまし信号を生成するなまし処理手段と、
前記なまし信号の下位αビットを切り捨ててｎビットの下位データ切り捨て信号を生成する下位データ切り捨て手段と、
を備えることを特徴とする信号処理装置。
【請求項２】
前記なまし処理手段は、最新の下位データ付与信号と前回のなまし信号との差の所定比率分を前回のなまし信号に加えることにより最新のなまし信号を生成することを特徴とする請求項１記載の信号処理装置。
【請求項３】
前記アナログ信号は、センサ素子の出力電圧であり、
前記Ａ／Ｄコンバータは、所定のサンプリングタイミング毎に前記アナログ信号をサンプリングし、
前記サンプリングタイミングと干渉しないように前記センサ素子に対してインピーダンス計測用電圧を印加する電圧印加手段と、
前記インピーダンス計測用電圧の印加時に前記センサ素子のインピーダンス測定を行うインピーダンス測定手段と、
を備えることを特徴とする請求項１または２記載の信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号処理装置に係り、特に、アナログ信号に重畳するノイズを除去する装置として好適な信号処理装置に関する。
【０００２】
【従来の技術】
従来、例えば特開２０００−９１９２３号公報に開示されるように、アナログ信号に重畳したノイズを除去するための装置が知られている。この装置は、アナログ信号をディジタル信号に変換するＡ／Ｄコンバータを備えている。また、この装置は、上記の如く生成されたディジタル信号に重畳しているノイズのレベルを検出する回路と、そのレベルに応じて上記のディジタル信号の下位数ビットを切り捨てる回路とを備えている。
【０００３】
上記従来の装置は、下位ビットの切り捨て後に残存している上位ビットの信号を切り捨て以前のビット数の信号に再生し、その再生後の信号をアナログ化して出力する。このような処理によれば、入力信号（アナログ信号）に重畳していたノイズ成分を、Ａ／Ｄ変換後にディジタル信号の下位数ビットを切り捨てるという手法で除去することができる。このため、上記従来の装置によれば、ノイズの重畳したアナログ信号から、ノイズ成分を含まない信号成分のみを有効に抽出することができる。
【０００４】
【特許文献１】
特開２０００−９１９２３号公報
【０００５】
【発明が解決しようとする課題】
しなしながら、Ａ／Ｄコンバータにより生成されるディジタル信号の下位ビットが切り捨てられるとすれば、Ａ／Ｄコンバータの有する分解能を、信号処理の段階で有効に利用することができない。換言すると、そのような手法を用いる場合には、信号処理の段階で要求される分解能を超える分解能を予めＡ／Ｄコンバータに与えておくことが必須となる。このため、上記従来の装置は、アナログ信号からノイズを除去するうえでは有用であるものの、所望の信号処理を実現するうえでは不必要なレベルの仕様（分解能）をＡ／Ｄコンバータに要求するものであった。
【０００６】
本発明は、上記の点に鑑みてなされたものであり、実行すべき信号処理の内容に対して過剰な分解能を有するＡ／Ｄコンバータを用いることなく、入力信号からノイズ成分を有効に除去することのできる信号処理装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
第１の発明は、上記の目的を達成するため、信号処理装置であって、
アナログ信号をｎビットのディジタル信号に変換するＡ／Ｄコンバータと、
前記ｎビットのディジタル信号に所定数αの下位ビットを加えてｎ＋αビットの下位データ付与信号を生成する下位データ付与手段と、
前記下位データ付与信号になまし処理を施して、ｎ＋αビットのなまし信号を生成するなまし処理手段と、
前記なまし信号の下位αビットを切り捨ててｎビットの下位データ切り捨て信号を生成する下位データ切り捨て手段と、
を備えることを特徴とする。
【０００８】
また、第２の発明は、第１の発明において、前記なまし処理手段は、最新の下位データ付与信号と前回のなまし信号との差の所定比率分を前回のなまし信号に加えることにより最新のなまし信号を生成することを特徴とする。
【０００９】
また、第３の発明は、第１または第２の発明において、
前記アナログ信号は、センサ素子の出力電圧であり、
前記Ａ／Ｄコンバータは、所定のサンプリングタイミング毎に前記アナログ信号をサンプリングし、
前記サンプリングタイミングと干渉しないように前記センサ素子に対してインピーダンス計測用電圧を印加する電圧印加手段と、
前記インピーダンス計測用電圧の印加時に前記センサ素子のインピーダンス測定を行うインピーダンス測定手段と、
を備えることを特徴とする。
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。尚、各図において共通する要素には、同一の符号を付して重複する説明を省略する。
【００１０】
実施の形態１．
図１は、本発明の実施の形態１の信号処理装置の制御ロジックを説明するためのブロック図である。図１に示すように、本実施形態の信号処理装置は、Ａ／Ｄコンバータ１０を備えている。Ａ／Ｄコンバータ１０は、入力端子１２に供給されるアナログ信号を所定のサンプリング周期でサンプリングし、その信号をｎビットのディジタル信号Ｓａｎに変換して出力する機能を有している。
【００１１】
Ａ／Ｄコンバータ１０により生成されたｎビットのディジタル信号は、下位データ付与回路１４に供給される。下位データ付与回路１４は、上記のディジタル信号Ｓａｎに、所定数αの下位ビットを加えることにより、ｎ＋αビットの下位データ付与信号Ｓａｎ＋αを生成する。以下、説明の便宜上、下位データ付与回路１４によって付与されるビット数αは「２」であるものとし、下位データ付与信号は、Ｓａｎ＋２と表すものとする。下位データ付与信号Ｓａｎ＋２は、具体的には、ディジタルデータＳａｎが「＊＊＊＊＊」（＊はビット）である場合に、その下位に２つのビット（０）を加えた値「＊＊＊＊＊００」である。
【００１２】
下位データ付与回路１４により生成された下位データ付与信号Ｓａｎ＋２は、なまし回路１６に供給される。なまし回路１６は、上記のサンプリング周期と同期して下位データ付与信号Ｓａｎ＋２の供給を受ける毎に、ｎ＋２ビットのなまし信号Ｓｃｎ＋２を生成する回路である。なまし回路１６は、除算回路１８、ディレイ回路２０、および帰還回路２２を備えている。除算回路１８は、下位データ付与信号Ｓａｎ＋２を、なまし定数Ａで除するための回路である。ディレイ回路２０は、前回のサンプリングタイミングにおいて算出されたなまし信号Ｓｂｎ＋２を記憶しておくための回路である。また、帰還回路２２は、サンプリング周期と同期して新たな下位データ付与信号Ｓａｎ＋２が供給される毎に、新たななまし信号Ｓｃｎ＋２に反映させるべく、前回のなまし信号Ｓｂｎ＋２の値を所定の比率（１−１／Ａ）で帰還させるための回路である。なまし回路１６によれば、下位データ付与信号Ｓａｎ＋２が新たに供給された場合に、前回のなまし信号Ｓｂｎ＋２、およびなまし定数Ａを用いて、次式で示されるなまし信号Ｓｃｎ＋２を新たに生成することができる。
Ｓｃｎ＋２＝Ｓｂｎ＋２＋（Ｓａｎ＋２−Ｓｂｎ＋２）／Ａ      ・・・（１）
【００１３】
なまし回路１６で生成されたｎ＋２ビットのなまし信号Ｓｃｎ＋２は、下位データ切り捨て回路２４に供給される。下位データ切り捨て回路２４は、なまし信号Ｓｃｎ＋２の下位２ビットを切り捨てることにより、下位データ切り捨て信号Ｓｃｎを生成するための回路である。ここで、下位データ切り捨て信号Ｓｃｎは、Ａ／Ｄコンバータ１０により生成されるディジタル信号Ｓａｎと同様にｎビットの信号である。
【００１４】
図２は、図１に示す信号処理装置において、信号の処理が進められる過程で生ずるビット数の変化を説明するための図である。図１に示す信号処理装置において、個々の回路が上記の手法で信号処理を行う場合、そこで処理される信号の形は、図２に示すように変化する。すなわち、図２（Ａ）に示すようにＡ／Ｄコンバータ１０により生成されるディジタル信号Ｓａｎが１０ビットのデータＳａ１０で有る場合、下位データ付与回路１４では、図２（Ｂ）に示す通り、Ｓａ１０の下位に２つの００を備える１２ビットの下位データ付与信号Ｓａ１２が生成される。
【００１５】
なまし回路１６では、前回得られた１２ビットのなまし信号Ｓｂ１２と、今回得られた下位データ付与信号Ｓａ１２とを用いて上記（１）式に沿った演算が行われ、その結果、図２（Ｃ）に示すような１２ビットのなまし信号Ｓｃ１２が生成される。ここで、図２（Ｃ）は、上記（１）式に従ったなまし処理が実行された結果、下位２ビットに「１」「０」を有するなまし信号Ｓｃ１２が生成された例を示している。なまし信号Ｓｃ１２の下位２ビットは、図２（Ｃ）に示す状態を含めて４つの状態を採ることができる。つまり、なまし信号Ｓｃ１２は、１０ビットのディジタル信号Ｓａ１０に追従しつつ、その信号Ｓａ１０に比して緩やかに変化する信号であり、かつ、その変化をＳａ１０の４倍の分解能で表すことのできる信号である。
【００１６】
図２（Ｄ）に示すように、下位データ切り捨て回路２４では、なまし信号Ｓｃ１２の下位２ビットが切り捨てられることにより、なましＳｃ１２の上位１０ビットと等しい下位データ切り捨て信号Ｓｃ１０が生成される。下位データ切り捨て信号Ｓｃ１０によれば、なまし信号Ｓｃ１２に表れる傾向のうち、大きな傾向のみを抜き出して表すことができる。
【００１７】
Ａ／Ｄコンバータ１０に入力されるアナログ信号には、その信号が搬送すべき情報に応じた比較的緩やかな変化と、ノイズに起因する急峻な変化とが含まれている。このため、そこで生成されるディジタル信号Ｓａ１０も、伝達すべき緩やかな変化と、伝達する必要のない急峻な変化とが重畳したものとなる。ディジタル信号Ｓａ１０に表れる緩やかな変化は、ある程度のディレイを伴ってなまし信号Ｓｃ１２に大きな変化を生じさせる。このため、その変化は、なまし信号Ｓｃ１２の上位ビットの値にも反映されることとなり、下位データ切り捨て信号Ｓｃ１０によって取り出すことができる。一方、ディジタル信号Ｓａ１０に重畳する急峻な変化は、なまし処理の結果として小さな割合でなまし信号Ｓｃ１２に反映されることとなり、その下位ビットの値のみに反映され難い。このため、なまし信号Ｓｃ１２の下位ビットを切り捨てると、その急峻な変化の影響を多分に除去することができる。従って、上記の手順で生成される下位データ切り捨て信号Ｓｃ１０によれば、アナログ信号に重畳していたノイズ成分を除去して、その信号に含まれていた情報に対応する成分のみを抽出することが可能である。
【００１８】
以下、図３および図４を参照して、本実施形態の信号処理装置の動作、および効果をより具体的に説明する。
図３（Ａ）は、本実施形態の信号処理装置において処理、或いは生成される信号の変化を例示したものである。具体的には、図中に実線で示す曲線はＡ／Ｄコンバータ１０に入力されるアナログ信号の波形である。ここでは、ノイズに起因する急峻な変化が２回表れた場合を例示している。「・」および一点鎖線の折れ線は１０ビットのディジタル信号Ｓａ１０或いは１２ビットの下位データ付与信号Ｓａ１２を示す。また、「△」はサンプリングタイミング毎に算出されるなまし信号Ｓｃ１２を示し、「○」および実線の折れ線は下位データ切り捨て信号Ｓｃ１０を示している。ここで、図３（Ａ）の縦軸に記された３桁の数字は、ディジタル信号Ｓａ１０の下位３ビットの値である。
【００１９】
図３（Ａ）に示すディジタル信号Ｓａ１０（・参照）、それらに対応する下位データ付与信号Ｓａ１２、並びに図３（Ａ）に示すなまし信号Ｓｃ１２（△参照）および下位データ切り捨て信号Ｓｃ１０（○参照）の値は、それぞれ図３（Ｂ）に示すように表すことができる。但し、図３（Ｂ）に記された数字は、ディジタル信号Ｓａ１０および下位データ切り捨て信号Ｓｃ１０については下位３ビットの値であり、下位データ付与信号Ｓａ１２およびなまし信号Ｓｃ１２については下位５ビットの数値である。また、これらの数値は、なまし処理に用いられるなまし定数Ａを「２」として算出したものである。
【００２０】
図３（Ａ）に示すように、アナログ信号をＡ／Ｄ変換しただけのディジタル信号Ｓａ１０（一点鎖線の折れ線）には、ノイズの影響が大きく及んでいる。これに対して、下位データ切り捨て信号Ｓｃ１０（実線の折れ線）は、ノイズに影響されることなく、精度良くアナログ信号の緩やかな変化に追従した変化を示している。
【００２１】
図３（Ａ）に示す傾向は、より大きな時間との関係では図４（Ａ）および図４（Ｂ）に示すように表すことができる。つまり、本実施形態の信号処理装置によれば、図４（Ａ）に示すようなアナログ信号、つまり、ノイズを含むアナログ信号を処理することにより、図４（Ｂ）に示すように、そのアナログ信号の緩やかな変化のみに精度良く追従する下位データ切り捨て信号Ｓｃｎを生成することができる。そして、本実施形態の装置によれば、Ａ／Ｄコンバータ１０が有する分解能を十分に利用して、つまり、Ａ／Ｄコンバータ１０により生成されるディジタル信号Ｓａｎの情報の全てを利用して、その下位データ切り捨て信号Ｓｃｎを生成することができる。このため、本実施形態の信号処理装置によれば、実行すべき信号処理の内容に対して過剰な分解能を有するＡ／Ｄコンバータを用いることなく、入力信号からノイズ成分を有効に除去することができる。
【００２２】
次に、本実施形態の信号処理装置を、車載用の酸素センサの制御装置に適用した場合について説明する。
図５は、本実施形態の信号処理装置を内蔵する制御装置が、酸素センサ３０を駆動するために備えている回路の概要を説明するための回路図である。酸素センサ３０は、内燃機関の排気通路中、例えば触媒の上流に配置される。この場合、酸素センサ３０は、触媒に流れ込む排気ガス中の酸素濃度に応じた出力を発生する。酸素センサ３０は、被検出ガス中の酸素濃度（酸素の有無）に応じた電圧を発生する起電力式のセンサであり、等価的には、図５に示すように、起電力成分と抵抗成分とで表すことができる。
【００２３】
図５に示すように、図５に示す回路は、酸素センサ３０と並列に配置された抵抗３２を有している。酸素センサ３０および抵抗３２は、何れもその一端が接地されていると共に、その他端がＡ／Ｄポート３４に接続されている。また、酸素センサ３０には、更に、抵抗３６を介してスイッチング素子３８が接続されている。スイッチング素子３８は、制御ポート４０の電位に応じてオン・オフする素子であり、そこには電源電圧が供給されている。
【００２４】
酸素センサ３０は、素子温度が活性温度に達することにより被検出ガス中の酸素濃度に応じた出力を発生する。また、酸素センサ３０の出力特性は、温度に対して依存性を有している。このため、酸素センサ３０に被検出ガス中の酸素濃度に応じた出力を安定に発生させるためには、センサ素子温を一定の活性温度に維持することが必要である。
【００２５】
ここで、酸素センサ３０のセンサ素子温は、センサ素子のインピーダンスと相関を有している。従って、センサ素子のインピーダンスが検知できれば、センサ素子温を検知することができ、その結果、センサ素子温を目標の活性温度に制御することが可能となる（例えばヒータ制御による）。このような理由により、酸素センサ３０の制御装置に対しては、酸素センサ３０の発する電圧を検出する機能と、酸素センサ３０のインピーダンスを検出する機能とが要求される。
【００２６】
図５に示す回路は、所定の測定周期で酸素センサ３０のインピーダンスを測定する。そして、その測定が要求されない期間中は、スイッチング素子３８をオフ状態とする。図５に示す回路において、酸素センサ３０と並列に配置された抵抗３２は、酸素センサ３０のインピーダンスに比して十分に大きな値を有している。このため、スイッチング素子３８がオフである間は、Ａ／Ｄポート３４に酸素センサ３０の出力電圧が表れる。従って、この期間中は、Ａ／Ｄポート３４の電位を見ることで、酸素センサ３０の出力を検知する機能を実現することができる。
【００２７】
図５に示す回路は、酸素センサ３０のインピーダンスを測定する際には、スイッチング素子３８を一時的にオンとする。スイッチング素子３８がオンとされると、酸素センサ３０には、抵抗３６を介して電源電圧が印加される。この際、酸素センサ３０には、抵抗３６を流れるのと同じ電流Ｉが流通する。この電流Ｉは、例えば、抵抗３６の前後で生ずる電圧降下値ΔＶを検知し、その値ΔＶを抵抗３６のインピーダンスＲ（既知）で除することによりＩ＝ΔＶ／Ｒとして求めることができる。そして、この場合、酸素センサ３０のインピーダンスＲｓは、例えば、Ａ／Ｄポート３４の電位Ｖを上記の電流Ｉで除することによりＲｓ＝Ｖ／Ｉとして求めることができる。このように、図５に示す回路によれば、スイッチング素子３８をオンとすることにより、酸素センサ３０のインピーダンスを検知する機能を実現することができる。
【００２８】
図６（Ａ）は、図５に示すＡ／Ｄポート３４に表れる電位の変化を模式的に表した図である。本実施形態の信号処理回路は、図１に示すＡ／Ｄコンバータ１０が、上記のＡ／Ｄポート３４に表れる電位を取り込むように、図５に示す回路と組み合わされるものとする。図６（Ｂ）は、本実施形態の信号処理装置がそのような組み合わせにおいて生成する一連の下位データ切り捨て信号Ｓｃｎを示す。
【００２９】
図６（Ａ）に示すように、Ａ／Ｄポート３４の電位は、インピーダンスの測定のためにスイッチング素子３８がオンされる度に大きく変動する。Ａ／Ｄコンバータ１０によるアナログ信号（Ａ／Ｄポート３４の電圧）のサンプリングタイミングは、そのような大きな変動が表れる時期と重ならないように設定されている。しかしながら、特にインピーダンス測定の直後などは、電圧印加の影響がＡ／Ｄポート３４の電位に残存し易く、Ａ／Ｄコンバータ１０によりノイズの重畳したアナログ信号が取り込まれ易い。
【００３０】
これに対して、本実施形態の信号処理装置は、既述した通りノイズの重畳したアナログ信号がＡ／Ｄコンバータ１０に入力された場合に、そのノイズの影響を除去し、アナログ信号の情報成分のみを精度良く抽出したディジタル信号を、下位データ切り捨て信号Ｓｃｎとして生成することができる。このため、本実施形態の信号処理回路を酸素センサ３０の制御回路に組み込むことによれば、図６（Ｂ）に示すように、インピーダンス測定に伴う電圧印加に影響されることなく、常に精度良く酸素センサ３０の出力電圧に対応する信号（下位データ切り捨て信号Ｓｃｎを得ることができる。
【００３１】
ところで、上述した実施の形態１においては、信号処理装置の構成要素が、例えば「下位データ付与回路１４」と説明されているが、それらの実現手段はハードウェアに限るものではない。すなわち、信号処理装置の個々の構成要素は、ソフトウェアを利用して実現することとしてもよい。また、上述した実施の形態１では、図５に示す制御回路により駆動されるセンサが酸素センサに限定されているが、本発明はこれに限定されるものではない。すなわち、図５に示す制御回路により駆動されるセンサは、酸素センサ３０と同様の条件で用いられる空燃比センサや、その他、入力信号にノイズが重畳する如何なるセンサであってもよい。
【００３２】
尚、上述した実施の形態１においては、下位データ付与回路１４が前記第１の発明における「下位データ付与手段」に、なまし回路１６が前記第１の発明における「なまし処理手段」に、下位データ切り捨て回路２４が前記第１の発明における「下位データ切り捨て手段」に、それぞれ相当している。また、実施の形態１においては、図５に示す回路が適宜スイッチング素子３８をオンとすることにより前記第３の発明における「電圧印加手段」が、また、その際に酸素センサ３０のインピーダンスを測定することにより前記第３の発明における「インピーダンス測定手段」が、それぞれ実現されている。
【００３３】
【発明の効果】
この発明は以上説明したように構成されているので、以下に示すような効果を奏する。
第１の発明によれば、Ａ／Ｄコンバータにより生成されるｎビットのディジタル信号を基礎として、ｎ＋αビットの下位データ付与信号を生成することができる。そして、その下位データ付与信号になまし処理を施すことで、ｎ＋αビットの仮想信号、つまり、なまし信号を生成することができる。なまし信号は、Ａ／Ｄコンバータにより生成されるディジタル信号より小さな変化幅（高い分解能）で、そのディジタル信号に追従した変化を示す。ディジタル信号の正常な変化はノイズに比して緩やかである。このため、その正常な変化はなまし信号の上位ｎビットにも反映される。一方、ノイズの影響はなまし信号の上位ｎビットには表れにくく、その下位αビットにおいて吸収されやすい。本発明において、下位データ切り捨て信号は、なまし信号の下位αビットを切り捨てることにより生成される。このため、下位データ切り捨て信号は、ディジタル信号の正常な変化のみが反映された信号、つまり、ノイズの除去された信号となりやすい。このように、本発明によれば、ｎビットの分解能を有するＡ／Ｄコンバータを用いて、ノイズの除去されたｎビットの信号（下位データ切り捨て信号）を生成することができる。
【００３４】
第２の発明によれば、Ａ／Ｄコンバータにより新たなディジタル信号が生成され、そのディジタル信号に対応する最新の下位データ付与信号が生成される毎に、その最新の信号に近づくように最新のなまし信号を生成することができる。
【００３５】
第３の発明によれば、センサ素子の出力電圧をサンプリングタイミング毎にアナログ信号として取り込みつつ、適当なタイミングでセンサ素子のインピーダンスを測定することができる。インピーダンス測定の際にはセンサ素子に電圧が印加されるため、その出力電圧にノイズが重畳し易い。本発明においては、センサ素子の出力信号に重畳するノイズが信号処理の過程で有効に除去される。このため、本発明によれば、センサの検出精度を悪化させることなく、センサ素子のインピーダンスを測定する機能を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の信号処理装置の制御ロジックを説明するためのブロック図である。
【図２】本発明の実施の形態１の信号処理装置において、信号の処理が進められる過程で生ずるビット数の変化を説明するための図である。
【図３】図３（Ａ）は本発明の実施の形態１の信号処理装置において処理、或いは生成される信号の変化を例示した図である。また、図３（Ｂ）は図３（Ａ）に示す信号の下位ビットを数値で表した図である。
【図４】本発明の実施の形態１の信号処理装置による信号処理の効果を説明するための図である。
【図５】本発明の実施の形態１の信号処理装置を内蔵する制御装置が、酸素センサを駆動するために備えている回路の概要を説明するための回路図である。
【図６】図６（Ａ）は図５に示すＡ／Ｄポートに表れる電位の変化を模式的に表した図である。また、図６（Ｂ）は、本発明の実施の形態１の信号処理装置が図６（Ａ）に示す信号を入力として生成する下位データ切り捨て信号Ｓｃｎの様子を示す図である。
【符号の説明】
１０  Ａ／Ｄコンバータ
１４  下位データ付与回路
１６  なまし回路
２４  下位データ切り捨て回路
３０  酸素センサ
Ｓａｎ，Ｓａ１０  ディジタル信号
Ｓａｎ＋α，Ｓａ１２  下位データ付与信号
Ｓｂｎ＋α，Ｓｂ１２  前回のサンプリング値に対するなまし信号
Ｓｃｎ＋α，Ｓｃ１２  最新のなまし信号
Ｓｃｎ，Ｓｃ１０  下位データ切り捨て信号
【図１】
2005005907.tif 000003
【図２】
2005005907.tif 000004
【図３】
2005005907.tif 000005
【図４】
2005005907.tif 000006
【図５】
2005005907.tif 000007
【図６】
2005005907.tif 000008