(57)【要約】【課題】出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成することができる発光素子駆動回路、デジタルアナログ変換器及び電流駆動回路を提供する。【解決手段】基準電流を生成する第一のＮＭＯＳカレントミラー回路と、電流を出力する第二のＰＭＯＳカレントミラー回路と、電流をオフするときに使用するスイッチ用の第三のＮＭＯＳトランジスタとスイッチ用の第六のＰＭＯＳトランジスタと、ブースト電流量をコントロールする第七のＮＭＯＳトランジスタとスイッチ用の第八のＮＭＯＳトランジスタと、ブースト時に第二のカレントミラー回路を高速にオフ状態からオン状態にする第九のＮＭＯＳトランジスタとスイッチ用の第十のＮＭＯＳトランジスタを備え、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。【選択図】図５
2005191036.tif 000002
【特許請求の範囲】
【請求項１】
発光素子駆動回路を構成する場合に、基準電流を生成する電流源と、ブースト電流量をコントロールするブースト電流コントロール回路と、電流を出力する電流出力回路を備え、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【請求項２】
発光素子駆動回路を構成する場合に、基準電流を生成する第一のカレントミラー回路と、電流源の出力をモニターしブースト電流量をコントロールするブースト電流コントロール回路と、電流を出力する第二のカレントミラー回路と、電流をオフするときに使用するスイッチ用の第三のＭＯＳトランジスタと第六のＭＯＳトランジスタを備え、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【請求項３】
発光素子駆動回路を構成する場合に、基準電流を生成する第一のカレントミラー回路と、電流を出力する第二のカレントミラー回路と、電流をオフするときに使用するスイッチ用の第三のＭＯＳトランジスタとスイッチ用の第六のＭＯＳトランジスタと、ブースト電流量をコントロールする第三のカレントミラー回路構成をとった第七のＭＯＳトランジスタとスイッチ用の第八のＭＯＳトランジスタと、ブースト時に第二のカレントミラー回路を高速にオフ状態からオン状態にする第九のＭＯＳトランジスタとスイッチ用の第十のトランジスタを備え、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【請求項４】
請求項１に記載の発明を備え、デジタルアナログ変換器を構成する場合に、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【請求項５】
請求項２に記載の発明を備え、デジタルアナログ変換器を構成する場合に、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【請求項６】
請求項３に記載の発明を備え、デジタルアナログ変換器を構成する場合に、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【請求項７】
請求項１に記載の発明を備え、高速な電流駆動を必要とする機器に電流駆動回路を提供する場合に、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【請求項８】
請求項２に記載の発明を備え、高速な電流駆動を必要とする機器に電流駆動回路を提供する場合に、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【請求項９】
請求項３に記載の発明を備え、高速な電流駆動を必要とする機器に電流駆動回路を提供する場合に、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザーダイオード等の発光素子の電流駆動を必要とする機器に使用する発光素子駆動回路に関するものである。
【０００２】
本発明は、デジタルアナログ変換器に関するものである。
【０００３】
本発明は、電流駆動を必要とする機器に使用する電流駆動回路に関するものである。
【背景技術】
【０００４】
近年、レーザーダイオード等の発光素子を駆動して光ディスク等の記憶媒体に情報を書き込むことが行われている。この情報の書き込みを高速に行うためには、発光素子の駆動パルスを高速にする必要がある。
【０００５】
従来、レーザーダイオード等の発光素子の電流駆動を必要とする機器に使用する発光素子駆動回路については特許文献１に開示されている。図８は従来の発光素子駆動回路の回路図である。図８において、ＶＲＥＦは基準電圧源、Ｍ４、Ｍ５はカレントミラー型の電流出力回路、Ｍ１はＶＲＥＦに応じて基準電流を生成する回路、Ｍ２、Ｍ３はワンショット回路の出力を受けて出力電流の立ち上がりを改善する回路、ＳＷ１はスイッチである。電流を出力するときには、ＳＷ１をオンにして、Ｍ１、ＶＲＥＦによって生成された基準電流をＭ４、Ｍ５で構成されるカレントミラー型の出力回路に接続する。さらにＭ２、Ｍ３、ワンショット回路により、出力電流の立ち上がりを改善する。電流をオフするときには、ＳＷ１をオフにしてＭ５のゲート電位を、Ｍ４を用いて電源よりＭ４の閾値電圧分低い電圧にする。
【０００６】
また、デジタルアナログ変換器については特許文献２に開示されている。図９は従来のデジタルアナログ変換器の回路図である。図９において、ＩＲＥＦは基準電流源、Ｍ１、Ｍ２はＩＲＥＦの電流をミラーするカレントミラー回路、Ｍ４、Ｍ５はカレントミラー型の電流出力回路である。ＳＷ１はＭ５をオフするためのスイッチである。電流を出力する際にはＳＷ１をオフにし、電流を切断するときにはＳＷ１をオンにしてＭ５をオフにする。
【特許文献１】特開２００３−１８８４６５号公報（第１１頁、図６）
【特許文献２】特開平１１−２５１９１２号公報（第１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来、光ディスク等の記録媒体にレーザーダイオード等の発光素子を用いて記録することが行われている。近年、この光ディスク等の記録媒体に市場の要求から高速に記録することが求められ、レーザーダイオード等の発光素子を高速に電流駆動する必要が出て来た。しかしながらこれまで、レーザーダイオード等の発光素子を電流駆動する場合に、高速な立ち上がり時間、立下り時間で動作させることが課題であった。
【０００８】
また従来、光ディスク等の記録媒体に最適に記録するためにレーザーダイオードの発光量を発光素子への駆動電流量によって最適にする必要があった。すなわちレーザーダイオード等の発光素子への駆動電流は一定ではなく、記録媒体の種類、記録手法、また発行素子の特性などによって、それぞれの要因に応じた最適な電流量で駆動する必要があった。そして、これまで出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成することも課題であった。
【０００９】
例えば、特開２００３−１８８４６５号公報に開示されている回路の場合、電流を出力するときには、ＳＷ１をオンにして、Ｍ１、ＶＲＥＦによって生成された基準電流をＭ４、Ｍ５で構成されるカレントミラー型の出力回路に接続する。さらにＭ２、Ｍ３、ワンショット回路により、出力電流の立ち上がりを改善する。しかし、出力電流をオフするときには、ＳＷ１をオフにして、ダイオード接続されたＭ４のみを用いてＭ５のゲート電位を上げてオフにしているので高速な立下りは期待できない。さらに、Ｍ５のゲート電位はダイオード接続されたＭ４を用いているために電源よりＭ４の閾値電圧分低い電圧になるので、Ｍ５は完全にオフにならずにリーク電流が流れる。
【００１０】
例えば、特開平１１−２５１９１２号公報に開示されている回路の場合、電流を遮断するときにはＳＷ１をオンにしてＭ５をオフにするために高速な立下りを得ることができるが、Ｍ２が動作状態にあるために、Ｍ５のゲート電位が完全に電源電圧にならないためにＭ５を完全にオフできずにリーク電流が流れる。また、電流を出力するときには、Ｍ１、Ｍ２のカレントミラー回路だけで、電流出力回路であるＭ４、Ｍ５のカレントミラー回路を駆動する。ここで、基準電流源ＩＲＥＦで電流駆動回路を駆動することになるので、電流駆動回路の入力付加容量に対してＩＲＥＦの値が小さいときには出力電流の高速な立ち上がりを期待することはできない。
【００１１】
本発明は上記従来の課題を解決するものであり、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成することのできる発光素子駆動回路を提供することを目的とする。
【００１２】
また本発明によって高速なデジタルアナログ変換器を提供することもできる。
【００１３】
さらに本発明によって高速な電流駆動を必要とする機器に電流駆動回路を提供することもできる。
【課題を解決するための手段】
【００１４】
この目的を達成するために本発明の発光素子駆動回路、デジタルアナログ変換器及び電流駆動回路においては、出力電流の基準電流を生成する電流源と、出力電流に見合った量のブースト電流量を制御するブースト電流コントロール回路と、電流を出力する電流出力回路とを備えたものである。
【００１５】
電流源によって基準電流を生成し、基準電流に一致もしくは比例した電流を電流出力回路で出力する。そのとき基準電流をブースト電流コントロール回路でモニターし、電流出力回路を制御することによって出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成することができる。
【００１６】
以下に本発明の具体的な解決手段を示す。
【００１７】
電流源は２つの並列ラインを有する第一のカレントミラー回路の一方に基準電流を決める基準電流源を接続し、他方を電流出力回路に接続する。この第一のカレントミラー回路を構成する第一のＭＯＳトランジスタのドレインとゲートには前記の基準電流源を接続し、第二のＭＯＳトランジスタのソースには出力電流をオフするときに使用するスイッチ用の第三のＭＯＳトランジスタを有する。電流出力回路は２つの並列ラインを有する第二のカレントミラー回路であり、一方を発光素子に接続し、他方を前記の電流源の第一のカレントミラー回路に接続する。この第二のカレントミラー回路を構成する第四のＭＯＳトランジスタのドレインとゲートには前記第一のカレントミラー回路を接続し、また発光素子に接続する第五のＭＯＳトランジスタのゲートと電源間に出力電流をオフするときに使用するスイッチ用の第六のＭＯＳトランジスタを有する。すなわち、電流源によって基準電流を生成し、基準電流に一致もしくは比例した電流を電流出力回路で出力する。そのとき基準電流をブースト電流コントロール回路でモニターし、電流出力回路を制御することによって出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成することができる。
【００１８】
ブースト電流コントロール回路の実現方法のひとつとしては、先の２つの並列ラインを有する第一のカレントミラー回路の基準電流源が接続されたラインを第七のＭＯＳトランジスタのゲートに接続し、基準電流に一致もしくは比例したブースト電流が流れるようにした第三のカレントミラー回路構成をとり、スイッチ用の第八のＭＯＳトランジスタを用いて電流出力時の立ち上がり、立下り時のみに作用するようにする。
【００１９】
また、高速な立ち上がり時間、立下り時間を達成するために前記第二のカレントミラー回路を高速にオフ状態からオン状態にする必要がある。そのときに出力電流のオーバーシュート、アンダーシュートを抑えて、出力電流の線形性を保つ必要がある。そのために前記第二のカレントミラー回路の第四のＭＯＳトランジスタと第五のＭＯＳトランジスタがオン状態になる閾値電圧に高速になるように電流を注入する第九のＭＯＳトランジスタ、第十のＭＯＳトランジスタを使用する。第九のＭＯＳトランジスタのゲートは前記第二のカレントミラー回路の入力付加容量に応じてバイアス電圧を与える。第十のＭＯＳトランジスタはスイッチとして使用し出力電流の立ち上がり、立下り時のみにオンさせることによって、第二のカレントミラー回路を高速にオフ状態からオン状態にし、出力電流の高速な立ち上がり時間、立下がり時間を達成する。
【発明の効果】
【００２０】
以上のように本発明は、基準電流を生成する電流源と、ブースト電流量をコントロールするブースト電流コントロール回路と、電流を出力する電流出力回路を備え、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【００２１】
以上のように本発明は、基準電流を生成する第一のカレントミラー回路と、電流源の出力をモニターしブースト電流量をコントロールするブースト電流コントロール回路と、電流を出力する第二のカレントミラー回路と、電流をオフするときに使用するスイッチ用の第三のＭＯＳトランジスタとスイッチ用の第六のＭＯＳトランジスタを備え、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【００２２】
以上のように本発明は、基準電流を生成する第一のカレントミラー回路と、電流を出力する第二のカレントミラー回路と、電流をオフするときに使用するスイッチ用の第三のＭＯＳトランジスタとスイッチ用の第六のＭＯＳトランジスタと、ブースト電流量をコントロールする第七のＭＯＳトランジスタとスイッチ用の第八のＭＯＳトランジスタと、ブースト時に第二のカレントミラー回路を高速にオフ状態からオン状態にする第九のＭＯＳトランジスタとスイッチ用の第十のトランジスタを備え、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【００２３】
以上のように本発明は、発行素子を電流駆動する場合に、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【００２４】
以上のように本発明は、デジタルアナログ変換器を構成する場合に、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【００２５】
以上のように本発明は、高速な電流駆動を必要とする機器に電流駆動回路を提供する場合に、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【発明を実施するための最良の形態】
【００２６】
本発明の請求項１に記載の発明は、発光素子駆動回路を構成する場合に、基準電流を生成する電流源と、ブースト電流量をコントロールするブースト電流コントロール回路と、電流を出力する電流出力回路を備え、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【００２７】
本発明の請求項２に記載の発明は、発光素子駆動回路を構成する場合に、基準電流を生成する第一のカレントミラー回路と、電流源の出力をモニターしブースト電流量をコントロールするブースト電流コントロール回路と、電流を出力する第二のカレントミラー回路と、電流をオフするときに使用するスイッチ用の第三のＭＯＳトランジスタと第六のＭＯＳトランジスタを備え、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【００２８】
本発明の請求項３に記載の発明は、発光素子駆動回路を構成する場合に、基準電流を生成する第一のカレントミラー回路と、電流を出力する第二のカレントミラー回路と、電流をオフするときに使用するスイッチ用の第三のＭＯＳトランジスタとスイッチ用の第六のＭＯＳトランジスタと、ブースト電流量をコントロールする第三のカレントミラー回路構成をとった第七のＭＯＳトランジスタとスイッチ用の第八のＭＯＳトランジスタと、ブースト時に第二のカレントミラー回路を高速にオフ状態からオン状態にする第九のＭＯＳトランジスタとスイッチ用の第十のトランジスタを備え、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【００２９】
本発明の請求項４に記載の発明は、請求項１に記載の発明を備え、デジタルアナログ変換器を構成する場合に、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【００３０】
本発明の請求項５に記載の発明は、請求項２に記載の発明を備え、デジタルアナログ変換器を構成する場合に、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【００３１】
本発明の請求項６に記載の発明は、請求項３に記載の発明を備え、デジタルアナログ変換器を構成する場合に、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【００３２】
本発明の請求項７に記載の発明は、請求項１に記載の発明を備え、高速な電流駆動を必要とする機器に電流駆動回路を提供する場合に、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【００３３】
本発明の請求項８に記載の発明は、請求項２に記載の発明を備え、高速な電流駆動を必要とする機器に電流駆動回路を提供する場合に、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【００３４】
本発明の請求項９に記載の発明は、請求項３に記載の発明を備え、高速な電流駆動を必要とする機器に電流駆動回路を提供する場合に、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【００３５】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００３６】
図１は第１の実施の形態における発光素子駆動回路、デジタルアナログ変換器及び電流駆動回路の基本構成を示すものである。図１において、１は出力電流の基準電流を生成する電流源、２は出力電流に見合った量のブースト電流量を制御するブースト電流コントロール回路、３は電流を出力する電流出力回路である。電流源で基準電流を生成し、基準電流に一致もしくは比例した電流を電流出力回路で出力する。そのとき、ブースト電流コントロール回路で電流源をモニターして電流出力回路をコントロールし、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成することができる優れた発光素子駆動回路、デジタルアナログ変換器及び電流駆動回路を実現できるものである。
【００３７】
図２は、第２の実施の形態における発光素子駆動回路、デジタルアナログ変換器及び電流駆動回路の基本構成を示すものである。図２において、基準電流を生成する第一のＮＭＯＳカレントミラー回路６と、電流源の出力をモニターしブースト電流量をコントロールするブースト電流コントロール回路２と、電流を出力する第二のＰＭＯＳカレントミラー回路７と、電流をオフするときに使用するスイッチ用の第三のＮＭＯＳトランジスタとスイッチ用の第六のＰＭＯＳトランジスタを備え、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【００３８】
図３は、前記図２の第一のカレントミラー回路６をＮＭＯＳで、第二のカレントミラー回路７をＰＭＯＳで、第三のＭＯＳトランジスタをＰＭＯＳで、第六のＭＯＳトランジスタをＮＭＯＳで構成したものである。
【００３９】
図４は、図２の回路の動作を示したものである。Φ１はＧＮＤ、ＶＤＤの電圧レベルで高速にスイッチする入力信号である。Φ１がＶＤＤからＧＮＤに遷移するとき、Ｍ３はオフ、Ｍ６はオンとなり、Ｍ５のゲートはＭ６より高速に充電されＶＤＤ電位レベルになり、Ｍ５は高速にオフになる。Φ１がＧＮＤからＶＤＤに遷移するとき、Ｍ６はオフにＭ３はオンになる。そのとき、第一のカレントミラー回路によって第二のカレントミラー回路が駆動されるが、基準電流が第二のカレントミラー回路の入力付加容量に比べて小さいときは高速な立ち上がりを得ることができない。そこで、ブースト電流コントロール回路によって基準電流をモニターして、Ｍ５のゲートにブースト電流を注入することによって、出力電流の立ち上がりを高速にする。実際には、出力電流の波形は、図４中のＩＯＵＴ１からＩＯＵＴ２になる。
【００４０】
図５は、第３の実施の形態における発光素子駆動回路、デジタルアナログ変換器及び電流駆動回路の基本構成を示すものである。図５において、基準電流を生成する第一のＮＭＯＳカレントミラー回路６と、電流を出力する第二のＰＭＯＳカレントミラー回路７と、電流をオフするときに使用するスイッチ用の第三のＮＭＯＳトランジスタとスイッチ用の第六のＰＭＯＳトランジスタと、ブースト電流量をコントロールする第七のＮＭＯＳトランジスタとスイッチ用の第八のＮＭＯＳトランジスタと、ブースト時に第二のカレントミラー回路を高速にオフ状態からオン状態にする第九のＮＭＯＳトランジスタとスイッチ用の第十のＮＭＯＳトランジスタを備え、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【００４１】
図６は、前記図５の第一のカレントミラー回路６をＰＭＯＳで、第二のカレントミラー回路７をＮＭＯＳで、スイッチ用の第三のＭＯＳトランジスタをＰＭＯＳで、スイッチ用の第六のＭＯＳトランジスタをＮＭＯＳで、ブースト電流量をコントロールする第七及び第八のトランジスタをＰＭＯＳで、ブースト時に第二のカレントミラー回路７を高速にオフ状態からオン状態にする第九、第十のＭＯＳトランジスタをＰＭＯＳで構成したものである。
【００４２】
図７は、図５の回路の動作を示したものである。Φ１、Φ２、Φ３はＧＮＤ、ＶＤＤの電圧レベルで高速にスイッチする入力信号である。また、Φ１、Φ２、Φ３の立ち上がりは同期している。Φ１がＶＤＤからＧＮＤに遷移するとき、Ｍ３はオフ、Ｍ６はオンとなり、Ｍ５のゲートはＭ６より高速に充電されＶＤＤとなり、Ｍ５は高速にオフになる。Φ１がＧＮＤからＶＤＤに遷移するとき、Ｍ６はオフにＭ３はオンになる。そのとき、第一のカレントミラー回路６によって第二のカレントミラー回路７が駆動されるが、基準電流が第二のカレントミラー回路７の入力付加容量に比べて小さいときはＭ５のゲート電位はＶ１のようになり高速な立ち上がりを得ることができず、出力電流波形はＩＯＵＴ１のようになる。そこで、基準電流源が接続されたラインをＭ７のＮＭＯＳトランジスタのゲートに接続し、基準電流に一致もしくは比例したブースト電流が流れるようにした第三のカレントミラー回路８構成をとり、Ｍ８のＮＭＯＳトランジスタを用いてΦ２によって電流出力時の立ち上がり時にブースト電流を第二のカレントミラー回路７に注入する。さらにそのときに出力電流のオーバーシュート、アンダーシュートを抑えて出力電流の線形性を保つ必要がある。そのために前記第二のカレントミラー回路７のＭ４のＰＭＯＳトランジスタとＭ５のＰＭＯＳトランジスタがオン状態になる閾値電圧に高速になるように電流を注入するＭ９のＮＭＯＳトランジスタ、Ｍ１０のＮＭＯＳトランジスタを使用する。Ｍ９のＮＭＯＳトランジスタのゲートは前記第二のカレントミラー回路７の入力付加容量に応じてバイアスする。Ｍ１０のＮＭＯＳトランジスタはスイッチとして使用し、Φ３のパルス幅によって所望の電流量を第二のカレントミラー回路７に注入することによってＭ５のゲート電位はＶ２のようになり、出力電流波形はＩＯＵＴ２のようになる。
【産業上の利用可能性】
【００４３】
本発明は、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有し、電流駆動回路等として極めて有用である。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施形態における電流駆動の回路図
【図２】本発明の第２の実施形態における電流駆動の回路図
【図３】本発明の第２の実施形態における電流駆動の回路図
【図４】本発明の第２の実施形態における電流駆動の回路の動作説明を示す図
【図５】本発明の第３の実施形態における電流駆動の回路図
【図６】本発明の第３の実施形態における電流駆動の回路図
【図７】本発明の第３の実施形態における電流駆動の回路の動作説明を示す図
【図８】従来の発光素子駆動回路の回路図
【図９】従来のデジタルアナログ変換器の回路図
【符号の説明】
【００４５】
１  電流源
２  ブースト電流コントロール回路
３  電流出力回路
４  発光素子
６  第一のカレントミラー回路
７  第二のカレントミラー回路
８  第三のカレントミラー回路
ＩＯＵＴ  出力電流
ＩＲＥＦ  基準電流源
Ｍ１〜Ｍ１０  ＭＯＳトランジスタ
ＳＷ１  スイッチ
ＶＢＩＡＳ  バイアス電圧
ＶＤＤ，ＧＮＤ  電源電位
ＶＲＥＦ  基準電圧源
Φ１，Φ２，Φ３  入力信号
【図１】
2005191036.tif 000003
【図２】
2005191036.tif 000004
【図３】
2005191036.tif 000005
【図４】
2005191036.tif 000006
【図５】
2005191036.tif 000007
【図６】
2005191036.tif 000008
【図７】
2005191036.tif 000009
【図８】
2005191036.tif 000010
【図９】
2005191036.tif 000011