(57)【要約】【課題】  ＣＭＰ工程に起因する表面の荒れを改善し、電極あるいは配線のパターの局所的細りあるいは断線を防止し、電荷転送効率の高い固体撮像素子を提供する。【解決手段】  半導体基板表面を構成する第１の導電型の半導体層の表面に、ゲート酸化膜および、第１層導電性膜のパターンを順次形成する工程と、前記第１層導電性膜のパターンの側壁を覆うように側壁絶縁膜を形成する工程と、この上層にアモルファスシリコン層を含む第２層導電性膜を形成する工程と、前記第１層導電性膜のパターンが露呈するまで、前記第２層導電性膜を化学的機械研磨法（ＣＭＰ）法によりエッチングし、側壁絶縁膜で覆われた第１層導電性膜のパターン間に第２層導電性膜が配置された、単層構造の電荷転送電極を形成する工程と、を含む固体撮像素子の製造方法において、前記エッチングに先立ち、前記アモルファスシリコン層をアニ−ルし多結晶シリコン層を形成する工程を含む。【選択図】  図３
2005191480.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板表面を構成する第１の導電型の半導体層の表面に、ゲート酸化膜および、第１層導電性膜のパターンを順次形成する工程と、
前記第１層導電性膜のパターンの側壁を覆うように側壁絶縁膜を形成する工程と、
この上層にアモルファスシリコン層を含む第２層導電性膜を形成する工程と、
前記第１層導電性膜のパターンが露呈するまで、前記第２層導電性膜を化学的機械研磨法（ＣＭＰ）によりエッチングし、側壁絶縁膜で覆われた第１層導電性膜のパターン間に第２層導電性膜が配置された、単層構造の電荷転送電極を形成する工程と、
を含む固体撮像素子の製造方法において、
前記エッチングに先立ち、前記アモルファスシリコン層をアニ−ルし多結晶シリコン層を形成する工程を含む固体撮像素子の製造方法。
【請求項２】
前記アモルファスシリコン層を形成する工程は、ドーパントを供給しつつ成膜する工程を含む請求項１に記載の固体撮像素子の製造方法。
【請求項３】
前記アニ−ルする工程は、６００℃以上に加熱する工程を含む請求項１または２に記載の固体撮像素子の製造方法。
【請求項４】
前記第１層導電性膜のパターンを形成する工程は、
前記ゲート酸化膜上に、第１層導電性膜を形成する工程と、
この上層に前記第２層導電性膜に対してエッチング選択性を有する材料からなるエッチングストッパ層を形成する工程と、
フォトリソグラフィにより前記第１層導電性膜および前記エッチングストッパ層とをパターニングし、ゲート酸化膜上に前記第１層導電性膜と前記エッチングストッパ層との２層構造パターンを形成する工程を含む請求項１乃至３のいずれかに記載の固体撮像素子の製造方法。
【請求項５】
前記側壁絶縁膜を形成する工程は、前記２層構造パターンを覆うように、基板表面全体に絶縁膜を形成する工程と、
前記２層構造パターンの側壁にのみ前記絶縁膜を残すように前記絶縁膜を垂直方向に、異方性エッチングする側壁絶縁膜形成工程とを含む請求項１乃至４のいずれかに記載の固体撮像素子の製造方法。
【請求項６】
前記側壁絶縁膜を形成する工程は、前記第１層導電性膜上面を酸化防止膜で被覆し、表面酸化を行なう工程を含む請求項１乃至４のいずれかに記載の固体撮像素子の製造方法。
【請求項７】
前記第２層導電性膜を形成する工程は、前記側壁絶縁膜の形成された第１層導電性膜の厚さを越えるまで、前記１層導電性膜全体を覆う第２層導電性膜を形成する工程と、
前記エッチングストッパが露呈するまで、前記第２層導電性膜をエッチングする工程と、
前記エッチングストッパを除去し、前記側壁絶縁膜を電極間絶縁膜として複数の領域に分離された導電性膜からなる電荷転送電極を形成する工程とを含む請求項６に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子の製造方法に係り、特に微細な単層電極ＣＣＤ（電荷結合素子）構造をもつ固体撮像素子の信頼性の向上に関する。
【背景技術】
【０００２】
エリアセンサ等の撮像デバイスであるＣＣＤを用いた固体撮像素子は、基本構造として、フォトダイオードなどの光電変換部と、この光電変換部からの電荷読み出し部と、読み出し電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。この電荷転送電極は、半導体基板表面に形成された電荷転送チャネル上に複数個隣接して配置され、クロック信号で順次に駆動される。
【０００３】
従来、電荷転送電極は、２層電極構造をとるものが主流であり、第１の電極（下層電極）形成後、第1の電極表面に形成した酸化シリコン膜などの絶縁膜を挟んで第２の電極（上層電極）を形成するという方法がとられている(特許文献１)。
この方法では、電荷転送部表面に凹凸が形成されるため、電荷転送電極のパターニング後に、新たに上記電荷転送電極のパターンに位置合わせして形成した、開口をもつレジストパターンを形成し、光電変換部の電極材料をエッチング除去し、光電変換部を構成するフォトダイオード形成のためのイオン注入を行なおうとする場合、あるいは電荷転送部の上層に多層配線部を形成する場合においては、十分なパターン精度を得ることができないという問題がある。
【０００４】
そこで、近年単層電極構造を実現する方法が提案されており、特にドープトアモルファスシリコン層を用いることにより、ドーパントが均一に拡散され、転送効率の向上をはかることができることから、ドープトアモルファスシリコン層を用いた単層電極が注目されている。
【０００５】
この方法では図５（ａ）乃至（ｃ）および図６（ａ）乃至（ｃ）に示すように、第１層導電性膜４ａを形成しパターニングした後、パターニングされた第１層導電性膜４ａの表面を酸化シリコン膜などの電極間絶縁膜３で被覆し、この上層に第２層導電性膜４ｂを成膜し、化学的機械研磨（ＣＭＰ）法により平坦化し、電極間絶縁膜３で絶縁分離された単層構造電極が形成される。
【０００６】
すなわち、図５（ａ）に示すように、シリコン基板１表面に、ドープトアモルファスシリコン層からなる第１層導電性膜４ａのパターンを形成し、表面を酸化シリコン膜からなる電極間絶縁膜３で被覆する。なおこの工程までは図２（ａ）乃至（ｅ）に示す後述する工程と同様である。ここではシリコン基板表面に酸化シリコン膜２ａ、窒化シリコン膜２ｂ、酸化シリコン膜２ｃからなる３層構造のゲート酸化膜２が形成されており、ドープトアモルファスシリコン層からなる第１層導電性膜４ａの表面にはエッチングストッパとなる酸化シリコン膜５ａと窒化シリコン５ｂとが形成されている。
【０００７】
そして図５（ｂ）に示すように、この上層を完全に被覆するように、ＣＶＤ法により第２層導電性膜４ｂとしてドープトアモルファスシリコン層を形成する。
そして図５（ｃ）に示すように、ＣＭＰ法により表面の平坦化を行い、第１層導電性膜または電極間絶縁膜が露呈するまでエッチングし、電極間絶縁膜間に第２層導電性膜を残留させる。
【０００８】
この後、図６（ａ）に示すように、フォトリソグラフィにより第３のレジストパターンＲ３を形成する。
そして、図６（ｂ）に示すように、この第３のレジストパターンＲ３をマスクとして第２層アモルファスシリコン層をエッチングし、周辺回路領域の配線層をパターニングする。
このようにして、図６（ｃ）に示すように、固体撮像素子が形成される。
【０００９】
このとき、ＣＭＰ法による平坦化のなされた第２層導電性膜表面にマイクロピットと呼ばれる微小窪みが発生し、その後の配線形成工程においてパターニングされる第２層導電性膜に局所的な細りが生じ、断線の原因となることがあった。またマイクロピット表面には変質層が形成されており、エッチングされずに残渣として残ることがあり、これが短絡の原因となることもあった。
【００１０】
【特許文献１】特開平６−１２０４７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
このように、ＣＭＰ法による平坦化のなされた第２層導電性膜表面にマイクロピットと呼ばれる微小窪みが発生することがあり、このマイクロピットに起因して、第２層導電性膜の電極あるいは配線パターンに局所的な細りによる断線を生じたり、エッチング残渣が残ったりすることがあった。
【００１２】
本発明は、前記実情に鑑みてなされたもので、ＣＭＰ工程に起因する表面の荒れを改善し、電極あるいは配線のパターンの局所的細りあるいは断線を防止し、電荷転送効率の高い固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１３】
そこで本発明では、半導体基板表面を構成する第１の導電型の半導体層の表面に、ゲート酸化膜および、第１層導電性膜のパターンを順次形成する工程と、前記第１層導電性膜のパターンの側壁を覆うように側壁絶縁膜を形成する工程と、この上層にアモルファスシリコン層を含む第２層導電性膜を形成する工程と、前記第１層導電性膜のパターンが露呈するまで、前記第２層導電性膜を化学的機械研磨法（ＣＭＰ）法によりエッチングし、側壁絶縁膜で覆われた第１層導電性膜のパターン間に第２層導電性膜が配置された単層構造の電荷転送電極を形成する工程と、を含む固体撮像素子の製造方法において、前記エッチングに先立ち、前記アモルファスシリコン層をアニ−ルし多結晶シリコン層を形成する工程を含む。
この構成により、アニール工程を付加するのみで、断線や短絡のおそれがなく、信頼性の高い単層電極構造を得ることができる。また第２層導電性膜としてアモルファスシリコン層を用いているため、導電性も高く、高速で電界を印加することができ、電荷転送効率を向上することができる。
【００１４】
また本発明の固体撮像素子の製造方法は、前記アモルファスシリコン層を形成する工程が、ドーパントを供給しつつ成膜する工程を含む。
この構成により、粒界に沿ってしっかりとドーパントが入り込んでいくため、均一な導電性膜を形成することができる。
【００１５】
また本発明の方法は、前記アニ−ルする工程が、６００℃以上に加熱する工程を含む。
【００１６】
また本発明の固体撮像素子の製造方法は、前記第１層導電性膜のパターンを形成する工程が、前記ゲート酸化膜上に、第１層導電性膜を形成する工程と、この上層に前記第２層導電性膜に対してエッチング選択性を有する材料からなるエッチングストッパ層を形成する工程と、フォトリソグラフィにより前記第１層導電性膜および前記エッチングストッパ層とをパターニングし、ゲート酸化膜上に前記第１層導電性膜と前記エッチングストッパ層との２層構造パターンを形成する工程を含む。
この方法により、エッチング工程において第１層導電性膜がエッチングされるのを防ぐことができる。
【００１７】
また、本発明では、前記側壁絶縁膜を形成する工程が、前記２層構造パターンを覆うように、基板表面全体に絶縁膜を形成する工程と、前記２層構造パターンの側壁にのみ前記絶縁膜を残すように前記絶縁膜を垂直方向に、異方性エッチングする側壁絶縁膜形成工程とを含む。
この方法によれば、自己整合的に微細幅の電極間絶縁膜を形成することができ、高精度で信頼性の高い電荷転送電極を形成することが可能となる。またフォトリソグラフィプロセスを不要とするため、解像限界を超えて信頼性の高いパターン形成が可能となる。
【００１８】
また、本発明では、前記側壁絶縁膜を形成する工程は、前記第１層導電性膜上面を酸化防止膜で被覆し、表面酸化を行なう工程を含む。
この方法によれば、酸化シリコン膜の成膜速度を制御することができれば、極めて容易に微細幅（膜厚）の酸化シリコン膜からなる側壁絶縁膜を形成することが可能となる。
【００１９】
また、本発明では、前記第２層導電性膜を形成する工程は、前記側壁絶縁膜の形成された第１層導電性膜の厚さを越えるまで、前記１層導電性膜全体を覆う第２層導電性膜を形成する工程と、前記エッチングストッパが露呈するまで、前記第２層導電性膜をエッチングする工程と、前記エッチングストッパを除去し、前記側壁絶縁膜を電極間絶縁膜として複数の領域に分離された導電性膜からなる電荷転送電極を形成する工程とを含む。
この方法によれば、エッチングストッパの存在により、より高精度の導電性膜を形成することが可能となる。なお第2層導電性膜は第1層導電性膜上部のエッチングストッパより高い位置まで形成するのが望ましい。
【００２０】
また、本発明では、前記側壁絶縁膜形成工程は、ゲート酸化膜をエッチングストッパとして異方性エッチングを行なう工程を含む。
この方法によれば、ゲート酸化膜の膜減りを防止し、高精度に幅の規定された側壁絶縁膜からなる電極間絶縁膜を形成することが可能となる。
【００２１】
また、側壁絶縁膜は酸化シリコン膜で構成してもよい。
酸化シリコン膜の形成に際しては、窒化シリコンなどの酸化防止膜を第１の導電性膜の上面に形成し酸化を行なうことにより、第１の導電性膜の側壁にのみ選択的に酸化シリコン膜を形成することができる。またＣＶＤ法により全面に形成した後、異方性エッチングによって側壁残しを行ってもよい。
【発明の効果】
【００２２】
以上説明したように本発明では、ＣＭＰ工程におけるダメージを受けることなく、不純物プロファイルが均一で高品質の多結晶シリコン膜を形成することができるため、転送効率の低下もなく、断線や短絡を抑制し信頼性の高い固体撮像素子の形成が可能となる。
また電極間絶縁膜をＣＶＤ法あるいは熱酸化で自己整合的に形成することができるため、微細かつ高精度のパターン形成が可能となる。
【発明を実施するための最良の形態】
【００２３】
次に本発明の実施の形態を図１乃至４に基づいて説明する。以下の実施の形態では、本発明の特徴となる、光電変換部のフォトダイオードと電荷転送部の形成方法を工程順に説明する。
【００２４】
以下本発明の実施の形態について図面を参照しつ説明する。
（第1の実施の形態）
この固体撮像素子は、図１（ａ）および（ｂ）に、平面図およびそのＡ−Ａ断面図を示すように、表面にｐウェル、およびｎ型半導体層が形成されたシリコン基板１表面に、ゲート酸化膜２を介して配列形成される複数の電荷転送電極４０（４Ｓ）が、ゲート酸化膜２上に所定の間隔で形成された電極間絶縁膜３によって複数の電荷転送電極に分離形成されるようにしたことを特徴とする。他の領域については、通例の固体撮像素子と同様である。
【００２５】
この電極間絶縁膜３は、第１層導電性膜４ａのパターンの表面にＣＶＤ法により形成された酸化シリコン膜（ＨＴＯ膜）を異方性エッチングすることにより構成されており、リソグラフィ工程を経ることなく自己整合的に高精度の微細パターンとして形成される。
【００２６】
なお図１（ａ）に示すように、シリコン基板１には、複数のフォトダイオード３０が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送電極４０が、フォトダイオード３０の間に蛇行形状を呈するように形成される。電荷転送電極４０によって転送される信号電荷が移動する電荷転送チャネル３１は、図１（ａ）では図示していないが、電荷転送電極４０が延在する方向と交差する方向に、やはり蛇行形状を呈するように形成される。なお、図１（ａ）においては、電極間絶縁膜３の内、フォトダイオード領域と電荷転送電極４０との境界近傍に形成されるものの記載を省略してある。
【００２７】
図１（ｂ）に示すように、ｐウェルの形成されたシリコン基板１内には、フォトダイオード３０、電荷転送チャネル３１、チャネルストップ領域３２、電荷読み出し領域３３が形成され、シリコン基板１表面には、ゲート酸化膜２が形成される。ゲート酸化膜２表面には、酸化シリコン膜からなる電極間絶縁膜３と電荷転送電極４０が形成される。
なお、図示しないがフォトダイオード部３０の表面には薄いｐ型領域が形成されている。
【００２８】
電荷転送電極４０は、上述したとおりであるが、電荷転送電極４０の上面には層間絶縁膜としての、酸化シリコン膜５が形成される。
【００２９】
固体撮像素子の上方には、フォトダイオード３０部分を除いて遮光膜５０が設けられ、さらにカラーフィルタ６０、マイクロレンズ７０が設けられる。また、電荷転送電極４０と遮光膜５０との間、および遮光膜５０とカラーフィルタ６０との間は、絶縁性の透明樹脂等が充填される。電荷転送電極４０および電極間絶縁膜３を除いて通例のものと同様であるので説明を省略する。また、図１では、いわゆるハニカム構造の固体撮像素子を示しているが、インターライン型の固体撮像素子にも適用可能であることはいうまでもない。
そしてこの電荷転送電極は、高濃度ドープされたアモルファスシリコンからなる第１層導電性膜のパターン４ａと、電極間絶縁膜３を介してこの間に充填された高濃度ドープされたアモルファスシリコンからなる第２層導電性膜のパターン４ｂとを、アニールにより多結晶シリコン膜とされたパターン４Ｓとで構成されている。
【００３０】
次にこの固体撮像素子の製造工程について説明する。
まず、図２（ａ）に示すように、例えば不純物濃度１０１６原子／ｃｍ３程度のｐ型のウエルを形成したシリコン基板１表面に、電荷転送チャネルとなるｎ−型のＣＣＤ埋め込みチャネルが形成されるとともに素子分離部となるｐ＋型のチャネルストッパを基板表面の所定の領域に形成されたシリコン基板を用意する。そしてこのｐウェルの形成されたｎ型のシリコン基板１表面に、膜厚１５ｎｍの酸化シリコン膜２ａと、膜厚５０ｎｍの窒化シリコン膜２ｂと、膜厚１０ｎｍの酸化シリコン膜２ｃを形成し、３層構造のゲート酸化膜２を形成する。続いてこのゲート酸化膜２上に、ＳｉＨ４（１００％）１０００ＳＣＣＭとＰＨ３（１％：Ｎ２希釈）９０ＳＣＣＭとの混合ガスを反応性ガスとして用いた減圧ＣＶＤ法により、膜厚０．３〜０．４μｍの高濃度ドープのアモルファスシリコン膜を形成する。このときの基板温度は５３０℃、成膜圧力は０．６０Ｔｏｒｒとする。続いて、減圧ＣＶＤ法により例えば膜厚１０ｎｍの酸化シリコン膜５ａと膜厚１５０ｎｍの窒化シリコン膜５ｂとからなる上部絶縁膜５を形成する。
【００３１】
そして、図２（ｂ）に示すように、この上層にレジストパターンＲ１を厚さ０．８〜１．４μｍとなるように塗布し、フォトリソグラフィにより、所望のマスクを用いて露光し、現像、水洗を行い、図２（ｂ）に示すように、パターン幅０．３５μｍのレジストパターンＲ１を形成する。
【００３２】
この後、図２（ｃ）に示すように、ＣＨＦ３、Ｃ２Ｆ６、Ｏ２とＨｅの混合ガスを用いた反応性イオンエッチングによりレジストパターンＲ１をマスクとし、上部絶縁膜５をパターニングする。
さらに、図２（ｄ）に示すように、レジストパターンＲ１を除去する。この後、図２（ｅ）に示すように、この上部絶縁膜５をマスクとして、ゲート酸化膜２の窒化シリコン膜２ｂをエッチングストッパとして第1層導電性膜４ａ（アモルファスシリコン膜）をパターニングする。ここではＥＣＲあるいはＩＣＰなどのエッチング装置を用いるのが望ましい。
【００３３】
この後、熱酸化法により膜厚１０ｎｍの酸化シリコン膜からなる電極間絶縁膜３を形成する。このとき上部絶縁膜として形成した窒化シリコン５ｂが酸化防止膜として作用し、第1層導電性膜４ａの側壁にのみ酸化シリコン膜が形成され側壁絶縁膜からなる電極間絶縁膜３を形成することができる。
【００３４】
この方法によれば、電極間絶縁膜としての絶縁膜のパターンを形成する際に熱酸化により、微細でかつ緻密で高品質の電極間絶縁膜が容易に形成される。従って、解像限界よりも小さな、微細な電極間絶縁膜を有する固体撮像素子を形成することが可能となる。
【００３５】
そして、図３（ｂ）に示すように、再度、ＳｉＨ４（１００％）１０００ＳＣＣＭとＰＨ３（１％：Ｎ２希釈）９０ＳＣＣＭとの混合ガスを反応性ガスとして用いた減圧ＣＶＤ法により、膜厚０．８０μｍの高濃度ドープのアモルファスシリコン膜からなる第２層導電性膜４ｂを形成する。このときも基板温度は５３０℃、成膜圧力は０．６０Ｔｏｒｒとする。
【００３６】
この後、７００℃３０秒の熱処理（ＲＴＡ処理）を行い、図３（ｃ）に示すように、アモルファスシリコン層をアニールしてドープト多結晶シリコン層４Ｓを形成する。ここでは第１層の膜厚４００ｎｍ以上（第１層導電性膜（多結晶シリコン膜）＋上部絶縁膜（窒化シリコン膜）＝４００ｎｍ＋１０ｎｍ＋１５０ｎｍ＋ＣＭＰ研磨マージン＝８００ｎｍ）であった。
【００３７】
さらに図３（ｄ）に示すように、ＣＭＰにより、表面の平坦化を行なう。エッチング液としては有機アミンを分散材としたコロイダルシリカ粒、シリカ粒径３０〜１００ｎｍ、ｐＨ：１１．０〜１２．０を用いた。このとき基板温度は２０から２５℃であった。
【００３８】
この後図４（ａ）に示すように、周知のフォトリソグラフィ技術を用いて、ＰＤ開口のパターンをもつ第２のレジストマスクＲ２を形成する。この、第２のレジストマスクＲ２には、光電変換部のフォトダイオード領域になる多数のフォトダイオード部形成用開口（ＰＤ開口）が一定間隔で２次元的に配列される。
【００３９】
続いて、図４（ｂ）に示すように、第２のレジストマスクＲ２をエッチングマスクにして、ＰＤ形成領域を覆う第２層導電性膜４Ｓ、酸化シリコン膜２ｃを反応性イオンエッチング（ＲＩＥ）で順次にドライエッチングする。ここで、酸化シリコン膜２ｃのエッチングガスとしては、例えばＣ４Ｆ８を用い、第２層導電性膜を構成するポリシリコンのエッチングガスとしては上述したＣＨＦ３、Ｃ２Ｆ６、Ｏ２、Ｈｅの混合ガスを用いる。この第２のレジストマスクＲ２をエッチングマスクにしたＰＤ開口下の第２層導電性膜４Ｓのエッチング除去で初めて、単層構造の電荷転送電極となる第１層導電性膜４Ｓ、第２層導電性膜４Ｓが所定のピッチで形成されることになる。望ましくは、第１の導電性層４ａ上の酸化シリコン膜５ａおよび窒化シリコン膜５ｂも、電荷転送電極の低抵抗化および規制容量の低減のため、除去する。このとき窒化シリコン膜は例えばＣＤＥ装置を用いてＣＦ４、Ｎ２，Ｏ２、Ｃｌ２ガスによりドライエッチングで除去することができる。
【００４０】
続いて、周知のアッシング法で第２のレジストマスクＲ２を除去し、窒素ガス雰囲気で９００℃のアニール処理を施す。このアニール処理で、シリコン基板１中のリン不純物の活性化と注入損傷の回復を行なう。
この後フォトダイオード形成領域の開口を行い、フォトダイオード形成のためのイオン注入を行なう。
【００４１】
このようにして、図４（ｃ）に示すように、シリコン基板１のｐウェルとｎ型拡散層とでフォトダイオード３０が形成される。
【００４２】
このようにして、電荷転送電極をもつ固体撮像素子が形成される。
【００４３】
また、以後の工程において、更に上部に層間絶縁膜を挟んで、遮光膜、カラーフィルタ、集光用のマイクロレンズ等が周知の技術を用いて形成されるが、これらの説明は省略する。
【００４４】
このように本発明では、第２層導電性膜をドープトアモルファスシリコンで形成し、成膜後、ＣＭＰ工程に先立ちアニールによりドープト多結晶シリコン層としているため、ＣＭＰ工程において微小窪みが生じたり、膜の変質が生じたりすることなく、形成される。
このようにして解像限界を超えて単層電極構造の電荷転送電極を形成することが、固体撮像素子の微細化あるいは画素数の増加が更に容易になる。また、一連の製造工程が効率化され製造コストの低減が容易になる。
【００４５】
(第２の実施の形態)
次に本発明の第２の実施の形態について説明する。
前記第１の実施の形態では、電極間絶縁膜３となる側壁絶縁膜の形成を、第１の導電性膜のパターンの上面を窒化シリコン膜などの酸化防止膜で被覆しておき、熱酸化法により形成したが、ＣＶＤ法で形成した酸化シリコン膜を異方性エッチングすることにより側壁残しを行なうことによって形成してもよい。
すなわちこの方法では、酸化シリコン膜の形成に、Ｏ３とＴＥＯＳ（テトラエトキシシラン）を反応ガスとしたＡＰＣＶＤ（常圧ＣＶＤ）法、減圧ＣＶＤ法などを用いてもよい。そして、異方性エッチングにより、垂直方向にのみエッチングを進行させ、電極となる領域の側壁にのみ酸化シリコン膜を残すように、残膜の膜厚が２５から５０ｎｍ程度となるまでエッチングを行なう。ウェットエッチングにより表面に残留している酸化シリコン膜をエッチング除去し、側壁絶縁膜となる酸化シリコン膜を形成する。
この方法によれば、電極間絶縁膜としての絶縁膜のパターンを形成する際に異方性エッチングを用いた側壁残しにより、微細でかつ緻密で高品質の電極間絶縁膜が容易に形成される。
なお、前記実施の形態では、第１層導電性膜の側壁酸化によって電極間絶縁膜を形成するため、タングステンシリサイドやアルミニウムではなく、多結晶シリコンなどの酸化により絶縁膜となる導電性材料を第１層導電性膜として使用する必要があったが、本実施の形態では、ＣＶＤ法で酸化シリコン膜を形成するため、第１層導電性膜の材料として前述のような制約はない。
【００４６】
以上の実施の形態では、光電変換で発生する電荷が電子の場合について説明しているが、電荷が正孔の場合でも本発明は同様に適用できる。但し、この場合には、上述した不純物の導電型を全て逆にすればよい。また、上記の実施の形態ではゲート酸化膜はＯＮＯ構造の場合について説明しているが、酸化シリコン膜のみで構成してもよい。
また前記実施の形態では、電極を形成する導電性膜としてドープトアモルファスシリコン層をアニールすることによって形成したドープトポリシリコン膜を用いたが、ノンドープのアモルファスシリコン層を成膜し、成膜後ドーピングを行なうようにしてもよい。
【００４７】
なお、本発明は、前記実施の形態に限定されることなく、本発明の技術思想の範囲内において、適宜可能である。
【００４８】
また、アモルファスシリコンを多結晶シリコンとするための熱処理については、６００℃から７００℃程度であればよい。熱処理温度を変化させて屈折率と減衰定数とを測定した結果を図７乃至１０に示す。
図７は波長と屈折率との関係を示す曲線であり、横軸を波長、縦軸を屈折率としたものである。図中ａはドープトアモルファスシリコン、ｂはこのドープトアモルファスシリコンを６４０℃の窒素雰囲気中で９０秒熱処理したもの、ｃはこのドープトアモルファスシリコンを６６０℃の窒素雰囲気中で９０秒熱処理したもの、ｄはこのドープトアモルファスシリコンを６８０℃の窒素雰囲気中で９０秒熱処理したものを示す。
図８は波長と減衰定数との関係を示す曲線であり、横軸を波長、縦軸を減衰定数としたものである。図中ａはドープトアモルファスシリコン、ｂはこのドープトアモルファスシリコンを６４０℃の窒素雰囲気中で９０秒熱処理したもの、ｃはこのドープトアモルファスシリコンを６６０℃の窒素雰囲気中で９０秒熱処理したもの、ｄはこのドープトアモルファスシリコンを６８０℃の窒素雰囲気中で９０秒熱処理したものを示す。
図９は横軸を熱処理温度、縦軸を屈折率としたもの、図１０は横軸を熱処理温度、縦軸を減衰定数としたものである。図７乃至図１０から熱処理温度は６００℃以上とするのが望ましいことがわかる。
【産業上の利用可能性】
【００４９】
以上説明したように、本発明の固体撮像素子は、製造が容易でかつ小型で転送効率が高いことから、デジタルカメラ、携帯電話などに用いられる小型の撮像素子として極めて有効である。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施の形態を説明する固体撮像素子の平面図及び断面図である。
【図２】本発明の第１の実施の形態を説明する固体撮像素子の製造工程の断面図である。
【図３】本発明の第１の実施の形態を説明する固体撮像素子の製造工程の断面図である。
【図４】本発明の第１の実施の形態を説明する固体撮像素子の製造工程の断面図である。
【図５】従来例の固体撮像素子の製造工程の断面図である。
【図６】従来例の固体撮像素子の製造工程の断面図である。
【図７】波長と屈折率との関係を示す曲線である。
【図８】波長と減衰定数との関係を示す曲線である。
【図９】熱処理温度と屈折率との関係を示す図である。
【図１０】熱処理温度と減衰定数との関係を示す図である。
【符号の説明】
【００５１】
１    シリコン基板
２    ゲート酸化膜
３    電極間絶縁膜
４ａ  第１層導電性膜
４ｂ  第２層導電性膜
５    絶縁膜
Ｒ１  第１のレジストマスク
Ｒ２  第２のレジストマスク
【図１】
2005191480.tif 000003
【図２】
2005191480.tif 000004
【図３】
2005191480.tif 000005
【図４】
2005191480.tif 000006
【図５】
2005191480.tif 000007
【図６】
2005191480.tif 000008
【図７】
2005191480.tif 000009
【図８】
2005191480.tif 000010
【図９】
2005191480.tif 000011
【図１０】
2005191480.tif 000012