(57)【要約】【課題】  パネルキャパシターの充電時間を低減するとともにセル内でのプラズマ放電遅延を最小化するようにしたプラズマディスプレイパネルのエネルギー回収装置を提供する【解決手段】本発明は、プラズマディスプレイパネルのエネルギー回収装置において、パネルキャパシターと、インダクターに充電されるエネルギーを利用して前記パネルキャパシターを充電させて前記パネルキャパシターから前記エネルギーを回収するとともに前記パネルキャパシターの電位が一定に維持されるようにするクランピング電圧を前記パネルキャパシターに供給するエネルギー回収回路と、前記インダクターの電流が最大からゼロより高い電流レベルまで放電される期間以内に前記クランピング電圧が前記パネルキャパシターに供給されるように前記エネルギー回収回路を制御する制御機とを備える。【選択図】  図３
2005128530.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルのエネルギー回収装置において、
パネルキャパシターと、
インダクターに充電されるエネルギーを利用して前記パネルキャパシターを充電させて前記パネルキャパシターから前記エネルギーを回収するとともに前記パネルキャパシターの電位が一定に維持されるようにするクランピング電圧を前記パネルキャパシターに供給するエネルギー回収回路と、
前記インダクターの電流が最大からゼロより高い電流レベルまで放電される期間以内に前記クランピング電圧が前記パネルキャパシターに供給されるように前記エネルギー回収回路を制御する制御機と
を備えることを特徴とするプラズマディスプレイパネルのエネルギー回収装置。
【請求項２】
前記エネルギー回収回路は、前記インダクターの最大電流対比で100%以下20%以上に設定された電流レベルまで前記インダクターが放電される時、前記クランピング電圧を供給することを特徴とする請求項1に記載のプラズマディスプレイパネルのエネルギー回収装置。
【請求項３】
前記エネルギー回収回路は、前記パネルキャパシターの最大電圧対比で20%以上100%未満に設定された電圧まで前記パネルキャパシターが充電される時、前記クランピング電圧を供給することを特徴とする請求項1に記載のプラズマディスプレイパネルのエネルギー回収装置。
【請求項４】
前記エネルギー回収回路は、前記インダクターに電荷を供給して前記インダクターを経由して供給される電圧を充電するキャパシターと、
前記キャパシターとインダクターとの間の電流パスを切り換えるための第1スイッチ回路と、
前記クランピング電圧を発生するためのクランピング電圧源と前記パネルキャパシターとの間の電流パスを切り換えるための第2スイッチ回路と
を具備することを特徴とする請求項1に記載のプラズマディスプレイパネルのエネルギー回収装置。
【請求項５】
プラズマディスプレイパネルのエネルギー回収装置において、
パネルキャパシターの最大電圧対比20%以上100%未満に設定された中間電圧まで前記パネルキャパシターを充電させるための充電回路と、
前記パネルキャパシターの電圧が前記中間電圧まで充電された時点に前記最大電圧を前記パネルキャパシターに供給するためのクランピング回路と
を備えることを特徴とするプラズマディスプレイパネルのエネルギー回収装置。
【請求項６】
前記充電回路は、前記パネルキャパシターに接続されたインダクターを備えることを特徴とする請求項5に記載のプラズマディスプレイパネルのエネルギー回収装置。
【請求項７】
前記クランピング回路は、前記インダクターの電流が最大電流対比100%以下20%以上に設定された電流レベルまで放電される時前記クランピング電圧を供給することを特徴とする、請求項5又は6に記載のプラズマディスプレイパネルのエネルギー回収装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルに関し、より詳細には、プラズマディスプレイパネルのエネルギー回収装置に関する。
【背景技術】
【０００２】
PDPは、複数のセルがマトリックスで形成され、そのセルの各々において高圧で放電を起こして放電セルをオン/オフすることによって画像を表示することになる。このような放電特性によりPDPは、他の表示素子に比べて消費電力が比較的大きいことが短所として指摘されている。このような消費電力を低減するためには発光効率を高めるとともに放電に直接関連無しに駆動過程で発生する不要なエネルギー消耗を最小化するべきである。
【０００３】
交流型PDPは、電極上に誘電体が塗布されて誘電体表面で起きる表面放電を利用している。交流型PDPにおいて、数万から数百万個のセルを維持放電させるための駆動パルスは、数十から数百 [V]程度の高圧であり、その周波数は、数百 [KHz]以上である。このような高圧の駆動パルスがセル内に印加されると高い静電容量の充/放電がおきる。
【０００４】
このようにPDPにおいて充/放電がおきる場合、パネルの容量性負荷のみではエネルギー消耗がないが、駆動パルスが直流電源の切り換えにより発生するため、PDPにおいて多くのエネルギー損失が発生する。特に、放電時セル内で過度な電流が流れると、エネルギー損失がより大きくなることになる。このエネルギー損失は、スイッチング素子の温度上昇を招くことになり、この温度上昇により最悪の場合には駆動回路のスイッチング素子が破壊されることもあり得る。このようにパネル内で不要に発生するエネルギーを回収するために、PDPの駆動回路にはエネルギー回収回路が含まれている。
【０００５】
図1は、従来のエネルギー回収回路を示す回路図である。
【０００６】
図1を参照すると、エネルギー回収回路は、インダクターLと外部キャパシターCssとの間に並列接続された第1及び第2スイッチS1、S2と、パネルキャパシターCpにサステイン電圧(Vs）を供給するための第３スイッチS3と、パネルキャパシターCpに基底電圧(GND）を供給するための第4スイッチS4とを備える。第1及び第2スイッチS1、S2間には逆電流を制限するための第1及び第2ダイオードD1、D2が接続される。
【０００７】
パネルキャパシターCpは、パネルの静電容量値を等価的に示し、図面符号Re及びR_Cpは、パネルに形成された電極とセルの寄生抵抗を等価的に示したものである。スイッチS1、S2、S3、S4は、半導体スイッチ素子、例えば、MOS FET素子で具現される。
【０００８】
以下に外部キャパシターCssにVs/2ほどの電圧が充電されたことと仮定して図1に示されているエネルギー回収回路の動作を図2と結び付けて説明する。図2で'Vp’は、パネルキャパシターCpの電圧であり、'IL’はインダクターLの電流である。
【０００９】
まず、第1スイッチS1は、ターン-オン(Turn-on)されてイアルアップ期間(以下では「ER-UP期間」という)の間オン状態を維持する。ER-UP期間の間第2ないし第4スイッチS2、S3、S4は、オフ状態を維持する。そうすると、外部キャパシターCssに貯蔵された電圧は、第1スイッチS1と第1ダイオードD1を経由してインダクターLに供給される。インダクターLは、パネルキャパシターCpとともに直列LC共振回路を構成することになるので、パネルキャパシターCpは、共振波形で充電し始める。このER-UP期間の間インダクターLの電流(IL）は、外部キャパシターCssからの電荷により正極点最大点まで充電された後にゼロ'0'まで放電され、パネルキャパシターCpの電圧(Vp）は、最大電位であるサステイン電位(Vs)まで充電される。
【００１０】
インダクターLの電流（IL）がゼロとなる時第３スイッチS3は、ターン-オンされて第1クランピング期間の間オン状態を維持する。第1クランピング期間の間第1スイッチS1は、オン状態を維持し、第2及び第4スイッチS2、S4は、オフ状態を維持する。第1クランピング期間の間サステイン電圧(Vs）が第３スイッチS3を経由してパネルキャパシターCpに供給される。したがって、パネルキャパシターCpの電圧(Vp）は、サステイン電位(Vs）で一定に維持される。第1クランピング期間の間インダクターLの電流(IL）は、ゼロを維持する。このようにパネルキャパシターCpの電圧(Vp）が一定に維持される間セル内ではパネルキャパシターCpの両端間にプラズマ放電が発生する。
【００１１】
第1 クランピング期間が終了した後に第2スイッチS2は、ターン-オンされてイアルダウン期間(以下では「ER-DN期間」という)の間オン状態を維持する。ER-DN期間の間第３スイッチS3は、 ターン-オフされ第1及び第4スイッチS1、S4は、オフ状態を維持する。そうすると、パネルキャパシターCpでプラズマ放電に寄与しない無効電力がインダクターL、第2ダイオードD2及び第2スイッチS2を経由して外部キャパシターCssに回収される。このER-DN期間の間インダクターLの電流(IL）は、パネルキャパシターCpからの電荷により負極性頂点まで充電された後にゼロまで放電され、パネルキャパシターCpの電圧(Vp）はサステイン電位(Vs)から基底電位(GND)まで放電される。
【００１２】
ER-DN期間の終了時点でインダクターL（IL）の電流がゼロになると、第4スイッチS4は、ターン-オンされて第2クランピング期間の間オン状態を維持する。第2クランピング期間の間第2スイッチS2は、ターン-オフされ第1及び第３スイッチS1、S3はオフ状態を維持する。第2クランピング期間の間基底電圧(GND）が第4スイッチS4を経由してパネルキャパシターCpに供給される。したがって、パネルキャパシターCpの電圧(Vp）は基底電位(GND）で一定に維持される。
【００１３】
ところがこのようなエネルギー回収回路は、パネルキャパシターCpをサステイン電位(Vs)まで充電されることに多くの必要時間、すなわち、ER-UP期間が過度に長くなるため、高解像度のPDPに適用されることが困難であるという短所がある。また、パネルキャパシターCpの電圧(Vp）が緩やかに上昇すると、セル内でプラズマ放電が起きる時点が遅くなり、そのプラズマ放電が不安定となって、プラズマ放電の安定化のために駆動パルスのパルス幅が長くなるという問題点もある。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
したがって、本発明は、前記のような従来技術の問題点に鑑みてなされたものであって、目的とするところは、パネルキャパシターの充電時間を低減するとともにセル内でのプラズマ放電遅延を最小化するようにしたプラズマディスプレイパネルのエネルギー回収装置を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の実施の形態に係るプラズマディスプレイパネルのエネルギー回収装置は、互いに対向する前面基板と背面基板とを備え、前記前面基板の対向面上に形成された一対の透明電極、前記透明電極各々に形成された金属電極、前記透明電極及び金属電極を覆う誘電層、前記誘電層上に塗布された保護膜、前記背面基板の対向面上に形成されたアドレス電極、前記アドレス電極を覆う誘電層、前記誘電層上に形成された隔壁、前記隔壁で区画された放電セル、前記放電セル内に塗布された蛍光体層とを含むプラズマディスプレイパネルのエネルギー回収装置において、パネルキャパシターと、インダクターに充電されるエネルギーを利用して前記パネルキャパシターを充電させて前記パネルキャパシターから前記エネルギーを回収するとともに前記パネルキャパシターの電位が一定に維持されるようにするクランピング電圧を前記パネルキャパシターに供給するエネルギー回収回路と、前記インダクターの電流が最大からゼロより高い電流レベルまで放電される期間以内に前記クランピング電圧が前記パネルキャパシターに供給されるように前記エネルギー回収回路を制御する制御機とを備える。
【００１６】
前記エネルギー回収回路は、前記インダクターの最大電流対比で100%以下20%以上に設定された電流レベルまで前記インダクターが放電される時、前記クランピング電圧を供給することを特徴とする。
【００１７】
前記エネルギー回収回路は、前記パネルキャパシターの最大電圧対比で20%以下100%未満に設定された電圧まで前記パネルキャパシターが充電される時、前記クランピング電圧を供給することを特徴とする。
【００１８】
前記エネルギー回収回路は、前記インダクターに電荷を供給して前記インダクターを経由して供給される電圧を充電するキャパシターと、前記キャパシターとインダクター間の電流パスを切り換えるための第1スイッチ回路と、前記クランピング電圧を発生するためのクランピング電圧源と前記パネルキャパシター間の電流パスを切り換えるための第2スイッチ回路とを備える。
【００１９】
本発明の実施の形態に係るプラズマディスプレイパネルのエネルギー回収装置は、互いに対向する前面基板と背面基板とを備え、前記前面基板の対向面上に形成された一対の透明電極、前記透明電極各々に形成された金属電極、前記透明電極及び金属電極を覆う誘電層、前記誘電層上に塗布された保護膜、前記背面基板の対向面上に形成されたアドレス電極、前記アドレス電極を覆う誘電層、前記誘電層上に形成された隔壁、前記隔壁で区画された放電セル、前記放電セル内に塗布された蛍光体層とを含むプラズマディスプレイパネルのエネルギー回収装置において、パネルキャパシターの最大電圧対比20%以上100%未満に設定された中間電圧まで前記パネルキャパシターを充電させるための充電回路と、前記パネルキャパシターの電圧が前記中間電圧まで充電された時点に前記最大電圧を前記パネル キャパシターに供給するためのクランピング回路とを備える。
【００２０】
前記充電回路は、前記パネルキャパシターに接続されたインダクターを備えることを特徴とする。
【００２１】
前記クランピング回路は、前記インダクターの電流が最大電流対比で100%以下20%以上に設定された電流レベルまで放電される時前記クランピング電圧を供給する。
【発明の効果】
【００２２】
また、本発明の実施の形態に係るプラズマディスプレイパネルのエネルギー回収装置によると、パネルキャパシターの充電時点をインダクターLの電流(IL)がゼロに放電される前であるか、パネルキャパシターCpがサステイン電位(Vs）に充電される前に操り上げてパネルキャパシターの充電時間を低減するとともにPDPのセル内でのプラズマ放電遅延を最小化できる。
【発明を実施するための最良の形態】
【００２３】
以下添付図を参照して本発明の実施形態を詳細に説明する。
【００２４】
図3は、本発明の実施の形態に係るプラズマディスプレイパネルのエネルギー回収装置を示すブロック図である。
【００２５】
図3を参照すると、本発明の実施の形態に係るプラズマディスプレイパネルのエネルギー回収装置は、PDP33から回収された無効電力を利用してPDP33を充電するためのエネルギー回収回路31と、エネルギー回収回路31とPDP33との間に接続された駆動回路32と、エネルギー回収回路31とPDP33の駆動回路32を制御するための制御機34とを備える。
【００２６】
図4は、図3に示されているプラズマディスプレイパネルの一例を示す図面である。
【００２７】
PDP33は、公知のいかなるセル構造と電極構造を有するPDPで具現可能である。 例えば、PDP33は、図4のような3電極 PDPで具現できる。3電極 PDPには図4のように上板上にスキャン電極Y1ないしYnとサステイン電極Zが形成され、下板上にスキャン電極Y1ないしYn及びサステイン電極Zと交差するアドレス電極X1ないしXmが形成される。スキャン電極Y1ないしYn、サステイン電極Z及びアドレス電極X1ないしXmの交差部には、赤色、緑色及び青色のうちいずれか一つを表示するためのセル1が形成される。上板上には、図示しない誘電体層とMgO保護層が積層される。下板上にはセル1を区画するための隔壁が形成される。 セル1内には、He+Xe、Ne+Xe、He+Xe+Neどの不活性混合ガスが注入される。 PDP33のセル1各々は図1に示されているパネルキャパシターCpで等価的に表現されることができる。
【００２８】
エネルギー回収回路31は、図1のような回路で具現されるか、または公知のいかなるエネルギー回収回路でも具現可能である。このエネルギー回収回路31は、PDP33のパネルキャパシターCpを充電するための充電回路と、パネルキャパシターCpの最大電圧をクランピングするためのクランピング回路とを備える。エネルギー回収回路31が図1の回路で具現される場合に、充電回路は、外部キャパシターCss、インダクターL、第1及び第2スイッチS1、S2を含み、クランピング回路は、第３スイッチS3を含む。このようなエネルギー回収回路31は、制御機34の制御下にPDP33のパネルキャパシターCpから回収される無効電力、すなわち、エネルギーを回収し、回収されたエネルギーでインダクターLに電流を充・放電させてパネルキャパシターCpを充電させる。そしてエネルギー回収回路31は、制御機34の制御下にサステイン電圧(Vs）をPDP33に供給してPDP33のパネルキャパシターCpをサステイン電位(Vs）にクランピングさせ基底電圧(GND）をPDP33に供給してPDP33のパネルキャパシターCpを基底電位(GND）にクランピングさせる。 
【００２９】
PDP33を一定電圧まで充電させてPDP33から無効電力を回収した後に、回収された無効電力を利用してまたPDP33を充電する。
【００３０】
図5は、図3に示されているプラズマディスプレイパネルの駆動回路を詳細に示すブロック図である。
【００３１】
駆動回路32は、図5に示されているデータ駆動部51、スキャン駆動部52及びサステイン駆動部53を含む。データ駆動部51は、デジタルビデオデータを供給されてそのデータをラッチした後、エネルギー回収回路31から供給される電圧を利用して1水平期間毎にアドレス電極X1ないしXmにデータ電圧を供給する。 スキャン駆動部52は、エネルギー回収回路31から供給される電圧を利用してリセット期間に初期化波形をスキャン電極Y1ないしYnに同時に供給した後、アドレス期間の間データに同期されるスキャンパルスをスキャン電極Y1ないしYnに順次的に供給した後、サステイン期間の間サステインパルスをスキャン電極Y1ないしYnに同時に供給する。サステイン駆動部52は、エネルギー回収回路31から供給される電圧を利用してアドレス期間の間所定の直流バイアス電圧をサステイン電極Zに供給した後、サステイン期間の間スキャン駆動部52と交互に動作してサステインパルスをサステイン電極Zに供給する。
【００３２】
制御機34は、垂直同期信号(Vsync)、水平同期信号(Hsync)及びクロック信号(CLK)を利用してエネルギー回収回路31と駆動回路32内のスイッチ素子を制御するための制御信号を発生する。特に、制御機34は、エネルギー回収回路31に含まれたインダクターLの電流(IL)がゼロに放電される前に、またはPDP33のパネルキャパシターCpが最大電位、すなわち、サステイン電位(Vs）に充電される前にパネルキャパシターCpの電圧(Vp）がサステイン電位(Vs）でクランピングできるようにエネルギー回収回路31内のスイッチ素子を制御する。
【００３３】
図6は、本発明の実施の形態に係るプラズマディスプレイパネルのエネルギー回収装置の動作を示す波形図である。
【００３４】
以下にはエネルギー回収回路31が図1に示されているエネルギー回収回路31で具現されて外部キャパシターCssにVs/2ほどの電圧が充電されたことと仮定してエネルギー回収回路31の動作を図 6と結び付けて説明する。
【００３５】
図6を参照すると、制御機34は、第1スイッチS1をターン-オンさせてER-UP期間の間オン状態を維持させる。ER-UP期間の間第2ないし第4スイッチS2、S3、S4は、オフ状態を維持する。そうすると、外部キャパシターCssに貯蔵された電圧は、第1スイッチS1と第1ダイオードD1を経由してインダクターLに供給される。この期間の間インダクターLとパネルキャパシターCpとの組み合わせによるLC共振によりインダクターLの電流(IL）は正極性最大点まで充電された後に放電されて、パネルキャパシターCpの電圧(Vp）は充電される。
【００３６】
第1クランピング期間の開始時点(以下では、「クランピング時点」という)に制御機34は、第３スイッチS3をターン-オンさせサステイン電圧(Vs）をパネル キャパシターCpに供給し始める。第1クランピング期間の間第1スイッチS1は、オン状態を維持して第2及び第4スイッチS2、S4はオフ状態を維持する。クランピング時点は、インダクターLの電流(IL)がゼロに放電される前であり、パネルキャパシターCpがサステイン電位(Vs）に充電される前の時点である。このクランピング時点は、インダクターLの電流(IL)が最大電流(IMAX)対比で100%以下20%以上に設定された放電時点、またはパネルキャパシターCpの電圧(Vp）がサステイン電位(Vs)または最大電圧対比で20%以上100 %未満に設定された充電時点である。このクランピング時点でパネルキャパシターCpの電圧(Vp）は、サステイン電位(Vs)または最大電位まで急激に上昇する。第1クランピング期間の初期までインダクターLの電流(IL）はゼロまで放電された後、第1クランピング期間の終了時点までゼロを維持する。このようにパネルキャパシターCpの電圧(Vp）が最大電位に一定に維持される間セル内ではパネルキャパシターCpの両端間にプラズマ放電が発生する。  
【００３７】
このように本発明に係るプラズマディスプレイパネルのエネルギー回収装置とそのクランピング方法は、前記クランピング時点でパネルキャパシターCpの電圧を最大電位にクランピングさせることによって、ER-UP期間を減らしてセル内でプラズマ放電を起こすことができる最大電位にパネルキャパシターCpを早期に安定化させることによってプラズマ放電の遅延を低減する。
【００３８】
第1 クランピング期間が終了した後、制御機34は、第1及び第３スイッチS1、S3をターン-オフさせるのに対し、第2スイッチS2をターン-オンさせてER-DN期間の間オン状態を維持させる。ER-DN期間の間第4スイッチS4は、オフ状態を維持する。そうすると、パネルキャパシターCpでプラズマ放電に寄与しない無効電力がインダクターL、第2ダイオードD2及び第2スイッチS2を経由して外部キャパシターCssに回収される。このER-DN期間の間インダクターLの電流(IL）は、パネルキャパシターCpからの電荷により負極性頂点まで充電された後、ゼロまで放電され、パネルキャパシターCpの電圧(Vp）は、サステイン電位(Vs)から基底電位(GND)まで放電される。
【００３９】
ER-DN期間の終了時点でインダクターLの電流がゼロになると、制御機34は、第2スイッチS2をターン-オフさせるのに対し、第4スイッチS4をターン-オンさせて第2クランピング期間の間オン状態を維持させる。第2クランピング期間の間第1及び第３スイッチS1、S3は、オフ状態を維持する。第2クランピング期間の間基底電圧(GND）が第4スイッチS4を経由してパネルキャパシターCpに供給される。したがって、パネルキャパシターCpの電圧(Vp）は基底電位(GND）に一定に維持される。
【００４０】
上述したように、本発明に係るプラズマディスプレイパネルのエネルギー回収装置は、パネルキャパシターの充電時点をインダクターLの電流(IL)がゼロに放電される前であるか、パネルキャパシターCpがサステイン電位(Vs）に充電される前に操り上げてパネルキャパシターの充電時間を低減するとともにPDPのセル内でのプラズマ放電遅延を最小化できる。
【００４１】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これらの実施例にのみ制限されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【００４２】
【図１】従来のエネルギー回収回路を示す回路図である。
【図２】図1に示されているエネルギー回収回路におけるインダクター電流とパネルキャパシター電圧を示す波形図である。
【図３】本発明の実施の形態に係るプラズマディスプレイパネルのエネルギー回収装置を示すブロック図である。
【図４】図3に示されているプラズマディスプレイパネルの一例を示す図面である。
【図５】図3に示されているプラズマディスプレイパネルの駆動回路を詳細に示すブロック図である。
【図６】本発明の実施の形態係るプラズマディスプレイパネルのエネルギー回収装置の動作を示す波形図である。
【図１】
2005128530.tif 000003
【図２】
2005128530.tif 000004
【図３】
2005128530.tif 000005
【図４】
2005128530.tif 000006
【図５】
2005128530.tif 000007
【図６】
2005128530.tif 000008