(57)【要約】【課題】  半導体素子の重金属汚染を防止しつつ半導体装置を薄型化させる。【解決手段】  第１ゲッタリング層が基板内部に設けられた厚型基板の基板表面に、半導体素子を形成する半導体素子形成工程と、前記半導体素子の上から厚型基板表面を絶縁膜で覆う絶縁膜形成工程と、前記絶縁膜形成工程後に、前記半導体素子が設けられた基板表面と反対側の基板裏面を前記１ゲッタリング層よりも表面側にまで研削して前記厚型基板を薄くする薄型化工程と、前記薄型化工程後の基板内部に、基板の裏面から第２ゲッタリング層を形成する第２ゲッタリング層形成工程と、前記第２ゲッタリング層形成工程後に、基板裏面を研磨し、鏡面加工する裏面研磨工程とを備えた薄型半導体装置の製造方法とする。【選択図】  図５
2005317805.tif 000002
【特許請求の範囲】
【請求項１】
第１ゲッタリング層が基板内部に設けられた厚型基板の基板表面に、半導体素子を形成する半導体素子形成工程と、
前記半導体素子の上から厚型基板表面を絶縁膜で覆う絶縁膜形成工程と、
前記絶縁膜形成工程後に、前記半導体素子が設けられた基板表面と反対側の基板裏面を前記１ゲッタリング層よりも表面側にまで研削して前記厚型基板を薄くする薄型化工程と、
前記薄型化工程後の基板内部に、基板の裏面から第２ゲッタリング層を形成する第２ゲッタリング層形成工程と、
前記第２ゲッタリング層形成工程後に、基板裏面を研磨し、鏡面加工する裏面研磨工程と
を備えることを特徴とする薄型半導体装置の製造方法。
【請求項２】
前記薄型化工程が、基板厚を３０μｍ以上３５０μｍ以下とする工程であり、
前記第２ゲッタリング層形成工程が、前記薄型化工程後の基板の裏面近傍に第２ゲッタリング層を形成する工程である
ことを特徴とする請求項１記載の薄型半導体装置の製造方法。
【請求項３】
前記第２ゲッタリング層形成工程が、前記薄型化工程後の基板の裏面に物理的な損傷を与えることにより、基板の内部に結晶欠陥層を発生させる工程である
ことを特徴とする請求項１記載の薄型半導体装置の製造方法。
【請求項４】
前記第１ゲッタリング層が、イントリシンジック・ゲッタリングまたはエクストリンジック・ゲッタリングによって重金属原子を捕獲する
ことを特徴とする請求項１記載の薄型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法において、重金属等による半導体素子の汚染を防止しつつ、半導体装置における基板を薄型化する技術に関する。
【背景技術】
【０００２】
半導体装置の製造工程には数多くのプロセスが存在しているが、常に全プロセスを正常な状態に保ちつづけることは難しく、製造過程でシリコン基板中に重金属等の汚染物質が侵入することにより、シリコン結晶に欠陥が引き起こされたり、シリコンのバンドギャップ内に深いエネルギー準位領域が特異的に形成されたりする。これにより、半導体装置の半導体素子の機能が低下することがある。
【０００３】
このような半導体素子の重金属汚染を防止するため、エクストリンジック・ゲッタリング（ＥＧ：ｅｘｔｒｉｎｓｉｃ  ｇｅｔｔｅｒｉｎｇ）によって重金属元素を捕獲するゲッタリング層を基板の裏面近傍に有するシリコン基板を用いて、半導体装置を作製する技術がある（例えば、特許文献１または２参照。）。
【０００４】
なお、上記ＥＧとは、例えばアルミナ、シリカ等の細粒を基板裏面に打ち付けて機械的に傷つけたり、基板裏面へのリン拡散またはイオン注入等によってストレスによる転位を与えたりする等して基板裏面に物理的な損傷を与えることで、シリコン基板内に歪層（結晶欠陥層）を設け、コットレル効果によって重金属を歪層中に固定化（捕獲）する技術である。
【０００５】
【特許文献１】特開平０４−１０１４２８（第２頁）
【特許文献２】特開平０５−１２１４１４（第２頁）
【０００６】
ところで、電子機器の小型化に伴って半導体装置の薄型化も要求されているが、シリコン基板厚が薄くなるとその基板強度が大幅に低下するので、半導体装置作製時の基板の取り扱い性が悪くなる。このため、一定厚以上の厚型基板を用いる必要があるが、上記特許文献１または２に記載の技術にかかるシリコン基板を用いて半導体素子の重金属汚染の防止を図ろうとすると、半導体装置の薄型化要求に十分に対応することができない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記課題を解決するものであり、半導体素子の重金属汚染を防止しつつ半導体装置を薄型化させる、薄型半導体装置の製造方法の提供を目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明にかかる薄型半導体装置の製造方法は、第１ゲッタリング層が基板内部に設けられた厚型基板の基板表面に、半導体素子を形成する半導体素子形成工程と、前記半導体素子の上から厚型基板表面を絶縁膜で覆う絶縁膜形成工程と、前記絶縁膜形成工程後に、前記半導体素子が設けられた基板表面と反対側の基板裏面を前記１ゲッタリング層よりも表面側にまで研削して前記厚型基板を薄くする薄型化工程と、前記薄型化工程後の基板内部に、基板の裏面から第２ゲッタリング層を形成する第２ゲッタリング層形成工程と、前記第２ゲッタリング層形成工程後に、基板裏面を研磨し、鏡面加工する裏面研磨工程とを備えることを特徴とする。
【０００９】
シリコン基板の薄型化は半導体装置の薄型化要求に対処しうる技術の一つであるが、基板厚が薄くなるほど基板強度が加速度的に低下してしまうことから、装置作製時の取り扱い性をよくするため、作製当初から薄い基板を用いるのではなく、少なくとも基板表面に半導体素子領域とそれを覆う絶縁膜とを形成し終えるまでは一定厚以上の厚型基板を用いる必要がある。
【００１０】
上記構成の薄型半導体装置の製造方法であると、基板表面に半導体素子とそれを覆う絶縁膜とを形成し終えるまでは一定厚以上の厚型基板を用いるため、最も慎重な取り扱いを要する工程である半導体素子の形成工程と当該半導体素子を絶縁膜で保護する工程とにおける基板の取り扱い性がよい。また、当該厚型基板の内部に第１ゲッタリング層が設けられているため、半導体素子を絶縁膜で保護するまでの過程における当該領域に対する重金属汚染を防止することができる。
【００１１】
さらに、上記構成の製造方法であると、絶縁膜形成工程の後に薄型化工程が設けられているため、半導体素子を絶縁膜で保護しつつ、基板裏面を研削して所望の薄さとなるまで基板を薄型化することができる。
【００１２】
また、研削後の基板裏面には不規則な凹凸構造が生じ、これを放置すると凸部が発塵して基板を劣化させる虞があるが、上記構成の製造方法であると、薄型化工程の後工程に裏面研削工程が設けられているため、研削後の基板裏面を研磨して鏡面加工を施すことで基板強度を向上させることができる。
【００１３】
また、この鏡面加工時には基板研削面からシリコン基板内へと重金属が侵入しやすいが、上記構成の製造方法であると、裏面研削工程と薄型化工程との間に第２ゲッタリング層形成工程が設けられているため、後工程である鏡面加工時等において基板内に侵入する重金属を当該第２ゲッタリング層で捕獲させることができる。これにより、薄型化工程で研削除去されてしまう第１ゲッタリング層による重金属捕獲機能が第２ゲッタリング層で補完されるため、基板を薄型化しつつ、半導体素子に対する重金属汚染を防止することができる。
【００１４】
上記本発明にかかる薄型半導体装置の製造方法は、さらに、前記薄型化工程が、厚型基板を研削して基板厚を３０μｍ以上３５０μｍ以下とする工程であり、前記第２ゲッタリング層形成工程が、前記薄型基板の基板裏面近傍に第２ゲッタリング層を形成する工程である構成とすることができる。
【００１５】
なお、シリコン基板内で重金属をゲッタリングさせる技術としては、チョクラルスキー（ＣＺ：Ｃｚｏｃｈｒａｌｓｋｉ）法で製造した単結晶シリコン基板における酸素析出現象を利用したイントリンジック・ゲッタリング（ＩＧ：ｉｎｔｒｉｎｓｉｃ  ｇｅｔｔｅｒｉｎｇ）と、上述したエクストリンジック・ゲッタリング（ＥＧ）との２つに大別することができるが、本発明の薄型半導体装置の製造方法では、上記厚型基板に設けられた第１ゲッタリング層における重金属原子の捕獲方法は、イントリシンシック・ゲッタリングまたはエクストリンシック・ゲッタリングのいずれであってもよい。
【００１６】
上記本発明にかかる薄型半導体装置の製造方法は、さらに、前記第２ゲッタリング層形成工程が、前記薄型化工程後の基板の裏面に物理的な損傷を与えることにより、基板の内部に結晶欠陥層を発生させる工程である構成とすることができる。この構成であると、エクストリンジック・ゲッタリング（ＥＧ）によって重金属元素を捕獲する第２ゲッタリング層を、シリコン基板内に設けることができる。
【００１７】
また、ＥＧによる捕獲を行うゲッタリング層は、層形成部位の制御方法や層形成方法がＩＧの場合に比して容易であるため、第２ゲッタリング層と半導体素子との間隔を制御することや、半導体装置の生産効率を向上させることができる。
【発明の効果】
【００１８】
本発明によると、薄型化工程後であって裏面研磨工程の前に第２ゲッタリング層を形成することにより、厚型基板の研削に伴って研削除去される第１ゲッタリング層の機能を第２ゲッタリング層によって補完することができ、基板を薄型化しつつ、半導体素子に対する重金属汚染を防止することができる。
【発明を実施するための最良の形態】
【００１９】
本発明の薄型半導体装置の製造方法にかかる最良の形態について以下に説明するが、本発明の要旨を変更しない限りにおいて、以下で具体的に示す形態に限定されるものではない。
【００２０】
〔実施の形態〕
本実施の形態について図面を参照しながら説明する。図１〜図６は本実施の形態にかかる半導体装置の製造工程を模式的に示す工程断面図である。
【００２１】
まず、図１に示すような、第１ゲッタリング層２をその内部に有する厚さ約６００〜７５０μｍのシリコンからなる厚型基板１を準備した。ここで、この厚型基板１が有する第１ゲッタリング層２は、エクストリンジック・ゲッタリング（ＥＧ）、または、イントリンジック・ゲッタリング（ＩＧ：ｉｎｔｒｉｎｓｉｃ  ｇｅｔｔｅｒｉｎｇ）によって重金属原子を捕獲する歪層であり、基板裏面に物理的な損傷を与えること、または、チョクラルスキー（ＣＺ：Ｃｚｏｃｈｒａｌｓｋｉ）法で製造した単結晶シリコン基板における酸素析出現象を利用することにより形成することができる。
【００２２】
なお、第１ゲッタリング層２の形成位置としては、後述する半導体素子に対する重金属汚染の防止作用を十分に発揮させるため、当該半導体素子の形成部位である基板表面から一定以上離れた位置に設けることが重要である。また、この厚型基板１の厚みは約６００〜７５０μｍとしたが、半導体装置の設計に応じてさらに厚くしてもよいのは勿論である。
【００２３】
次に、図２で示すように、この厚型基板１の表面にトランジスタ素子や容量素子等の半導体素子３を形成した。その後、スパッタ法やＣＶＤ法等の公知の結晶成長方法により、図３で示すように、半導体素子３および厚型基板１の表面を覆う、厚さ数μｍのシリコン窒化膜等からなる絶縁膜４を形成した（絶縁膜形成工程）。この絶縁膜形成工程は、後述する薄型化工程に先んじて設けられているため、基板裏面の研削時に半導体素子が粉砕基板片で傷つけられることを防止することができる。
【００２４】
さらに、基板表面に半導体素子３（半導体素子）を形成する際や、この活性領域を絶縁膜４で保護する際には、基板の取り扱いに特に慎重さが要求されるが、本実施の形態では、半導体素子形成工程および絶縁膜形成工程において厚い基板を用いることにより、割れが発生しやすい薄い基板を取り扱うことに比べて、これらの工程における基板の取り扱い性がよい。
【００２５】
また、上記厚型基板１の内部には第１ゲッタリング層２が設けられているため、半導体素子を絶縁膜で保護するまでの過程で、この活性領域が重金属汚染されてしまうことが防止される。なお、第１ゲッタリング層２が半導体素子３から離れて設けられていると、重金属の拡散度が高い場合に十分な捕獲ができず半導体素子が汚染されてしまう虞があるため、重金属汚染の防止作用を十分に発揮させるには、第１ゲッタリング層２が、基板表面からできるだけ近い位置に設けられている必要があるが、その形成方法や形成部位の制御の簡便さから、ＥＧによる捕獲を行うゲッタリング層を厚型基板の裏面近傍に設けた。
【００２６】
続いて、ダイヤモンド砥石のグラインディングホイールによる研削加工等公知の基板研削装置を用いて厚型基板１の基板裏面を研削することにより、第１ゲッタリング層２よりも上部の基板部分を研削除去し、厚型基板１を厚さ３０μｍ以上３５０μｍ以下の基板５に薄化加工した（薄型化工程）。ところで、基板裏面を研削する際には、絶縁膜の表面に支持体を配して基板裏面を研削してもよく、この場合には研削時に基板を固定保持しやすくなるため基板の薄化加工が容易となる。また、第１ゲッタリング層２よりも上部の基板部分まで研削除去することで、重金属による基板劣化が発生している可能性が高い部分が取り除かれるため、半導体装置完成後の基板寿命が長くなる。
【００２７】
なお、薄型基板５の薄さは、半導体装置の設計に応じて適宜選択することができるが、後述する第２ゲッタリング層の薄型基板内での形成部位が半導体素子に悪作用を与えるほどに基板表面側に近接することは好ましくないため、薄層化時には一定以上の厚みを基板に残しておく必要がある。
【００２８】
次に、薄型化工程後の基板５の基板裏面に物理的な損傷を与えることにより、基板５の内部に第２ゲッタリング層６としての結晶欠陥層を発生させた（第２ゲッタリング層形成工程）。ここで、第２ゲッタリング層は、例えば基板裏面から高濃度（約１Ｅ１４ａｔｍｓ／ｃｍ2）のアルゴン（Ａｒ）イオン等の不純物を打ち込むことにより形成することができる。
【００２９】
なお、打ち込む不純物としては、アルゴンに限定されるものではなく、アルゴン（Ａｒ）と同じｐ型不純物であるホウ素（Ｂ）や、ｎ型不純物であるリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）等を用いてもよく、さらに炭素（Ｃ）、ケイ素（Ｓｉ）、フッ素（Ｆ）、酸素（Ｏ）、窒素（Ｎ）等を加えることもできる。また、このようなイオン注入やリン拡散等によってストレスによる転位を発生させる方法以外にも、例えばアルミナ、シリカ等の細粒を基板裏面に打ち付けることで基板内に歪層を発生させる方法等の、エクストリンジック・ゲッタリング（ＥＧ）にかかる公知の結晶欠陥層の形成方法を用いることができる。
【００３０】
ところで、この第２ゲッタリング層６により、後述する鏡面加工中にシリコン基板内に侵入した重金属元素を捕獲することができるが、第２ゲッタリング層６が半導体素子３から離れて設けられていると、重金属の拡散度が高い場合に十分な捕獲ができず半導体素子が汚染されてしまう虞がある。よって、第２ゲッタリング層６は薄型基板５の半導体素子近傍に形成することが好ましい。本発明によると基板を薄型した後に第２ゲッタリング層６を形成するため、半導体素子に対する重金属汚染を確実に防止することができる。
【００３１】
さらに、ＥＧによる捕獲を行うゲッタリング層は、その形成方法や、その形成部位を制御することがイントリンジック・ゲッタリング（ＩＧ）の場合に比して容易であり、第２ゲッタリング層と半導体素子との間隔の制御性がよいため、半導体デバイスの生産効率を向上させることができる。
【００３２】
最後に、基板を基板研磨装置内に移動し、薄型化工程後の基板５の基板裏面を研磨し、基板裏面を鏡面加工した（裏面研磨工程）。そして、絶縁膜４に金属配線等（図示せず）を設ける等して薄型半導体装置７を完成させた。なお、研削後の基板裏面には不規則な凹凸構造が生じ、これを放置すると凸部が発塵して基板を劣化させる虞があるが、このようにして研削後の基板裏面を鏡面加工することで、基板強度を向上させることができる。
【００３３】
また、この鏡面加工時には、基板研削面からシリコン基板内へと重金属が侵入しやすいが、本実施の形態では、この裏面研削工程の前工程に第２ゲッタリング層形成工程が設けられているため、侵入する重金属を当該第２ゲッタリング層に捕獲させることができる。
【産業上の利用可能性】
【００３４】
以上説明したように、本発明によると、薄型化工程後であって裏面研磨工程の前に第２ゲッタリング層を形成することにより、厚型基板の研削に伴って研削除去される第１ゲッタリング層の機能を第２ゲッタリング層によって補完することができ、基板を薄型化しつつ、半導体素子に対する重金属汚染を防止することにも利用できるので、その産業上の利用可能性は大きい。
【図面の簡単な説明】
【００３５】
【図１】図１は、本発明の薄型半導体装置の製造方法にかかる製造工程を説明するための図であって、第１ゲッタリング層が設けられた厚型基板を示す矢状断面図である。
【図２】図２は、本発明の薄型半導体装置の製造方法にかかる製造工程を説明するための図であって、基板表面に半導体素子が設けられた厚型基板を示す矢状断面図である。
【図３】図３は、本発明の薄型半導体装置の製造方法にかかる製造工程を説明するための図であって、基板表面および半導体素子が絶縁膜で覆われた厚型基板を示す矢状断面図である。
【図４】図４は、本発明の薄型半導体装置の製造方法にかかる製造工程を説明するための図であって、厚型基板の裏面が研削された基板を示す矢状断面図である。
【図５】図５は、本発明の薄型半導体装置の製造方法にかかる製造工程を説明するための図であって、薄型化工程後に第２ゲッタリング層が設けられた基板を示す矢状断面図である。
【図６】図６は、本発明の薄型半導体装置の製造方法にかかる製造工程を説明するための図であって、第２ゲッタリング層形成工程後に基板裏面が鏡面加工された基板を示す矢状断面図である。
【符号の説明】
【００３６】
１    厚型基板
２    第１ゲッタリング層
３    半導体素子
４    絶縁膜
５    基板
６    第２ゲッタリング層
７    薄型半導体装置
【図１】
2005317805.tif 000003
【図２】
2005317805.tif 000004
【図３】
2005317805.tif 000005
【図４】
2005317805.tif 000006
【図５】
2005317805.tif 000007
【図６】
2005317805.tif 000008