(57)【要約】【課題】  レベルの制御範囲が広い可変利得回路を提供する。【解決手段】  入力信号に対して縦続接続されたアッテネータ回路４２〜４４と、入力信号およびアッテネータ回路４２〜４４の各出力信号がそれぞれ供給される差動アンプ５１〜５４とを設ける。差動アンプ５１〜５４の出力端に共通に接続されてレベルの制御された出力信号を取り出す抵抗器Ｒ55、Ｒ56と、ＡＧＣ電圧ＶCTLを所定の特性の制御電流に変換する対数圧縮回路６０とを設ける。対数圧縮回路６０から出力される制御電流Ｉ71〜Ｉ74を、差動アンプ５１〜５４にその動作の切り換えおよび利得の制御信号として供給するとともに、制御電流Ｉ71〜Ｉ74と同等の制御電流を対数圧縮回路６０で負帰還する。【選択図】  図１
2005277985.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に対して縦続接続された複数のアッテネータ回路と、
上記入力信号および上記複数のアッテネータ回路の各出力信号がそれぞれ供給される複数の可変利得アンプと、
この複数の可変利得アンプの出力端に共通に接続されてレベルの制御された出力信号を出力する取り出し回路と、
制御電圧を所定の特性の制御電流に変換する変換回路と
を有し、
この変換回路から出力される上記制御電流を、上記可変利得アンプにその動作の切り換えおよび利得の制御信号として供給するとともに、
上記制御電流と同等の制御電流を上記変換回路で負帰還する
ようにした可変利得回路。
【請求項２】
請求項１に記載の可変利得回路において、
上記変換回路が、上記制御電圧を上記制御電流に対数圧縮する対数圧縮回路である
ようにした可変利得回路。
【請求項３】
請求項１あるいは請求項２に記載の可変利得回路において、
上記可変利得アンプは差動アンプにより構成され、
この差動アンプを構成する定電流源の定電流を上記変換回路から出力される上記制御電流とする
ようにした可変利得回路。
【請求項４】
請求項３に記載の可変利得回路において、
上記複数のアッテネータ回路のそれぞれの減衰量を１／ｎ〔倍〕（ｎは２以上の整数）とし、
上記差動アンプのそれぞれに供給される制御電流の大きさを、後段の差動アンプに供給される電流ほど１／ｎずつ小さくする
ようにした可変利得回路。
【請求項５】
請求項２、請求項３あるいは請求項４に記載の可変利得回路において、
上記制御電圧がＡＧＣ電圧とされ、
上記取り出し回路から取り出される出力信号がＡＧＣの行われた信号となる
ようにした可変利得回路。
【請求項６】
請求項１、請求項２あるいは請求項５に記載の可変利得回路において、
全体が１チップＩＣにＩＣ化されている
ようにした可変利得回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は可変利得回路に関する。
【背景技術】
【０００２】
一般に、受信機にはＡＧＣ回路が設けられているが、図８は受信機およびＡＧＣ回路の一例を示す。この受信機は、局部発振周波数を受信周波数に近づけることにより、中間周波数を受信周波数に比べてかなり低くした、いわゆるローＩＦ方式のものであり、このとき、受信信号を互いに直交する１対の中間周波信号に周波数変換するとともに、位相処理によりイメージ特性を改善している。
【０００３】
すなわち、電子同調方式のアンテナ同調回路１１から目的とする受信周波数の受信信号ＳRXが取り出され、この受信信号ＳRXが高周波アンプ１２を通じて１対のミキサ回路１３Ａ、１３Ｂに供給される。
【０００４】
また、局部発振回路３１がＰＬＬにより構成され、受信信号ＳRXの周波数に近い周波数（例えば、デジタル音声放送の受信機の場合には、受信周波数よりも500ｋHzだけ高い周波数）で、位相が互いに90°異なる２つの信号ＳLOA、ＳLOBが形成され、この信号ＳLOA、ＳLOBがミキサ回路１３Ａ、１３Ｂに局部発振信号として供給される。
【０００５】
こうして、ミキサ回路１３Ａ、１３Ｂにおいて、受信信号ＳRXは、局部発振信号ＳLOA、ＳLOBにより１対の中間周波信号ＳIFA、ＳIFBに周波数変換される。この場合、中間周波信号ＳIFA、ＳIFBには、目的とする受信周波数の信号成分（本来の信号成分）と、イメージ周波数の信号成分とが含まれるが、以後の説明においては、簡単のため、目的とする受信周波数の信号成分を中間周波信号ＳIFA、ＳIFBと呼び、イメージ周波数の信号成分をイメージ成分と呼ぶことにする。
【０００６】
そして、局部発振信号ＳLOA、ＳLOBは互いに90°の位相差を有しているので、中間周波信号ＳIFA、ＳIFBは90°の位相差となって直交し、イメージ成分は、中間周波信号ＳIFA、ＳIFBとは逆の関係で90°の位相差となって直交する。
【０００７】
また、局部発振回路３１を構成するＰＬＬから、そのＰＬＬのＶＣＯ（図示せず）の可変容量ダイオードに供給される制御電圧の一部が取り出され、この制御電圧が同調回路１１に同調電圧として供給され、受信信号ＳRXに対する同調が実現される。
【０００８】
そして、ミキサ回路１３Ａ、１３Ｂからの中間周波信号ＳIFA、ＳIFB（およびイメージ成分）が、振幅位相補正回路１４に供給されて中間周波信号ＳIFA、ＳIFBの相対的な振幅誤差および位相誤差が補正され、この誤差の補正された中間周波信号ＳIFA、ＳIFBがバンドパスフィルタ１５Ａ、１５Ｂを通じて移相回路１６Ａ、１６Ｂに供給され、例えば、中間周波信号ＳIFA、ＳIFBが同相となり、かつ、イメージ成分が逆相となるように移相される。そして、この移相後の中間周波信号ＳIFA、ＳIFBが演算回路１７に供給されて加算され、演算回路１７からは、イメージ成分が相殺された中間周波信号ＳIFが取り出される。
【０００９】
続いて、この中間周波信号ＳIFが、中間周波用のアンプ１８およびバンドパスフィルタ１９を通じてデジタル処理回路２０に供給され、Ａ／Ｄ変換されるとともに、受信信号ＳRXのフォーマットに対応した所定のデジタル処理が実行され、オーディオ信号Ｌ、Ｒが取り出される。
【００１０】
また、アンプ１２、１８が可変利得アンプとされるとともに、バンドパスフィルタ１９から中間周波信号ＳIFの一部がＡＧＣ電圧形成回路３２に供給されてＡＧＣ電圧ＶAGCが形成され、このＡＧＣ電圧ＶAGCがアンプ１８に利得の制御信号として供給され、中間周波段についてＡＧＣが行われる。さらに、ＡＧＣ電圧ＶAGCが加算回路３４を通じて高周波アンプ１２にその利得の制御信号として供給され、高周波段についてＡＧＣが行われる。
【００１１】
また、ミキサ回路１３Ａ、１３Ｂから出力される中間周波信号ＳIFA、ＳIFBが過大入力用のＡＧＣ電圧形成回路３３に供給され、妨害波などにより受信レベルが規定値以上になったときにＡＧＣ電圧ＶOLが形成され、このＡＧＣ電圧ＶOLが加算回路３４を通じて高周波アンプ１２に利得の制御信号として供給され、高周波段に対して遅延ＡＧＣが行われる。
【００１２】
なお、以上の受信回路は、同調回路１１、ＰＬＬ３１の共振回路およびデジタル処理回路２０を除いて１チップＩＣ（集積回路）にＩＣ化される。また、デジタル処理回路２０も１チップＩＣされる。
【００１３】
さらに、システム制御回路としてマイクロコンピュータ３５が設けられ、このマイクロコンピュータ３５には、選局スイッチなどの操作スイッチ３６が接続される。そして、スイッチ３６を操作すると、マイクロコンピュータ３５から局部発振回路３１に所定の制御信号が供給されて局部発振信号ＳLOA、ＳLOBの発振周波数が変更され、受信周波数が変更される。
【００１４】
また、例えば電源の投入時、マイクロコンピュータ３５から補正回路１４に補正制御信号が供給され、上述のように演算回路１７において中間周波信号ＳIFA、ＳIFBに含まれるイメージ成分が逆相同振幅となって相殺されるように、振幅位相補正回路１４が制御される。  
以上の受信機においては、アンプ１２、１８によりＡＧＣが行われているが、高周波アンプ１２は、微小な受信レベルから過大な受信レベルまで広範囲にわたって受信信号ＳRXのＡＧＣ処理を行う必要がある。
【００１５】
このため、高周波アンプ１２として、例えば例えば図９に示すようなものが考えられている。すなわち、同調回路１１からの受信信号ＳRXがアッテネータ回路１２Ａ〜１２Ｃに順に供給されるとともに、同調回路１１およびアッテネータ回路１２Ａ〜１２Ｃから出力される受信信号ＳRXが可変利得アンプ１２Ｄ〜１２Ｇにそれぞれ供給される。そして、アンプ１２Ｄ〜１２Ｇに加算回路１２Ｈが接続され、その出力が高周波アンプ１２の出力としてミキサ回路１３Ａ、１３Ｂに供給される。なお、一例として、アッテネータ１２Ａ〜１２Ｃの減衰量およびアンプ１２Ｄ〜１２Ｇの利得の制御範囲は、12dBとされる。
【００１６】
そして、加算回路３４から出力されるＡＧＣ電圧に基づいてアンプ１２Ｄ〜１２Ｆの動作・不動作を制御するとともに、動作時の利得を例えば図１０に実線で示すように制御する。つまり、受信信号ＳRXのレベルが図１０の範囲(1)のときには（受信レベルが小さいときには）、アンプ１２Ｄから受信信号ＳRXを取り出して加算回路１２Ｈに供給するとともに、アンプ１２Ｄの利得を制御してＡＧＣを行う。また、受信信号ＳRXのレベルが範囲(2)のときには、アンプ１２Ｅから受信信号ＳRXを取り出して加算回路１２Ｈに供給するとともに、アンプ１２Ｅの利得を制御してＡＧＣを行う。
【００１７】
また、受信信号ＳRXのレベルが範囲(3)のときには、アンプ１２Ｆから受信信号ＳRXを取り出して加算回路１２Ｈに供給するとともに、アンプ１２Ｆの利得を制御してＡＧＣを行う。そして、受信信号ＳRXのレベルが範囲(4)のときには、アンプ１２Ｇから受信信号ＳRXを取り出して加算回路１２Ｈに供給するとともに、アンプ１２Ｇの利得を制御してＡＧＣを行う。
【００１８】
したがって、このＡＧＣによれば、微小なレベルから大きなレベルまで広範囲にわたって受信信号ＳRXのＡＧＣを行うことができる。特に、アッテネータ回路１２Ａ〜１２Ｃの減衰量に対応する大きさの受信信号ＳRXまで扱うことができ、低歪みを維持したまま大きなレベルの受信信号ＳRXを処理できる。高周波段における利得の制御方法としては優れた方法である。
【００１９】
なお、先行技術文献として例えば以下のものがある。
【特許文献１】特開２００１−５３５６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
ところが、上述のようにアンプ１２Ｄ〜１２Ｇの動作を切り換える場合、実際には、この切り換えを円滑に行うことが困難であり、その結果、受信レベルあるいはＡＧＣ電圧に対する利得は、図１０に破線で示すような特性になってしまう。
【００２１】
そこで、アンプ１２Ｄ〜１２Ｇがオーバーラップして動作するように切り換えてＡＧＣ特性を図１０の破線から実線の特性に近づけるようにしているが、それでもＡＧＣ特性の傾きが２倍程度違うことがある。これは、ＡＧＣのループゲインに６dBの違いがあることを意味し、ＡＧＣの応答時間が２倍違うことを示す。
【００２２】
この発明は、以上のような問題点を解決しようとするものである。
【課題を解決するための手段】
【００２３】
この発明においては、
入力信号に対して縦続接続された複数のアッテネータ回路と、
上記入力信号および上記複数のアッテネータ回路の各出力信号がそれぞれ供給される複数の可変利得アンプと、
この複数の可変利得アンプの出力端に共通に接続されてレベルの制御された出力信号を出力する取り出し回路と、
制御電圧を所定の特性の制御電流に変換する変換回路と
を有し、
この変換回路から出力される上記制御電流を、上記可変利得アンプにその動作の切り換えおよび利得の制御信号として供給するとともに、
上記制御電流と同等の制御電流を上記変換回路で負帰還する
ようにした可変利得回路
とするものである。
【発明の効果】
【００２４】
この発明によれば、微小なレベルから大きなレベルまで広範囲にわたって入力信号のレベル制御を行うことができる。しかも、低歪み、かつ、低雑音を維持しつつ小さなレベルから大きなレベルまでレベル制御ができる。
【００２５】
また、可変利得アンプおよびアッテネータ回路の切り換えが負帰還によりスムースになり、利得の変化特性を一定にできる。また、このことにより、ＡＧＣ動作の場合、受信信号の大きさに関係なく一定の応答特性にすることができる。
【発明を実施するための最良の形態】
【００２６】
〔１〕  可変利得アンプ
図１は、高周波アンプ１２を可変利得アンプに構成する場合の一例を示し、この例においては、高周波アンプ１２は、縦続接続された３段のアッテネータ回路４２〜４４と、同調回路１１およびアッテネータ回路４２〜４４の各出力信号を取り出す差動アンプ５１〜５４とを有する。
【００２７】
すなわち、同調回路１１の同調コイル（図示せず）の２次コイルＬ11は、等価的に、抵抗Ｒ11と、インダクタンスＬ12および容量Ｃ12の並列回路と、抵抗Ｒ12との直列回路により表され、その抵抗Ｒ11、Ｒ12から受信信号ＳRXがバランス型に取り出される。
【００２８】
そして、アッテネータ回路４２〜４４は、例えば図２に示すように構成される。すなわち、一方の入力端子Ｔ41と出力端子Ｔ43との間に、コンデンサＣ41および抵抗器Ｒ41の並列回路が接続されるとともに、出力端子Ｔ43と中点端子Ｔ45との間に、抵抗器Ｒ43およびコンデンサＣ43の並列回路が接続される。また、他方の入力端子Ｔ42と出力端子Ｔ44との間に、コンデンサＣ42および抵抗器Ｒ42の並列回路が接続されるとともに、出力端子Ｔ44と中点端子Ｔ45との間に、抵抗器Ｒ44およびコンデンサＣ44の並列回路が接続される。
【００２９】
こうして、素子Ｒ41〜Ｒ44、Ｃ41〜Ｃ44によりバランス型アッテネータ回路４２〜４４がそれぞれ構成される。
【００３０】
そして、これらアッテネータ回路４２〜４４は、バランス型のラダーアッテネータ回路を構成しているものでもあり、アッテネータ回路４２〜４４のうち、前段のアッテネータ回路の出力端子Ｔ43、Ｔ44が次段のアッテネータ回路の入力端子Ｔ41、Ｔ42に接続される。また、アッテネータ回路４２の入力端子Ｔ41、Ｔ42が抵抗Ｒ11、Ｒ12の出力側に接続され、端子Ｔ45が互いに接続される。
【００３１】
そして、この場合、アッテネータ回路４２〜４４のそれぞれにおいて、
Ｃ41・Ｒ41＝Ｃ43・Ｒ43
Ｃ42・Ｒ42＝Ｃ44・Ｒ44
とされる。
【００３２】
また、各アッテネータ回路４２〜４４の減衰量を等しくする場合には、アッテネータ回路４２〜４４の素子Ｒ41〜Ｒ44、Ｃ41〜Ｃ44の値が互いに等しくされるとともに、アッテネータ回路４４の抵抗器Ｒ43、Ｒ44の値が、アッテネータ回路４２の抵抗器Ｒ43、Ｒ44の値の１／２倍とされ、アッテネータ回路４４のコンデンサＣ43、Ｃ44の値が、アッテネータ回路４２のコンデンサＣ43、Ｃ44の値の２倍とされる。
【００３３】
さらに、各アッテネータ回路４２〜４４の１段あたりの減衰量を１／ｎ〔倍〕（ただし、ｎは２以上の整数）とすれば、
Ｒ43／Ｒ41＝２／（ｎ−１）
Ｃ41／Ｃ43＝２／（ｎ−１）
とされる。例えば、１段あたりの減衰量は12dB（＝１／４倍）とされる。
【００３４】
そして、トランジスタＱ51、Ｑ52のエミッタが定電流源用のトランジスタＱ53のコレクタに接続されて差動アンプ５１が構成されるとともに、トランジスタＱ53とトランジスタＱ54とにより、接地端子Ｔ52を基準電位点としてカレントミラー回路５１Ａが構成される。また、差動アンプ５２〜５４がトランジスタ（Ｑ51、Ｑ53）〜（Ｑ51、Ｑ53）により差動アンプ５１と同様に構成され、カレントミラー回路５２Ａ〜５４Ａがトランジスタ（Ｑ53、Ｑ54）〜（Ｑ53、Ｑ54）によりカレントミラー回路５１Ａと同様に構成される。
【００３５】
そして、差動アンプ５１のトランジスタＱ51、Ｑ52のベースが抵抗Ｒ11、Ｒ12の出力側に接続され、差動アンプ５２〜５４のトランジスタ（Ｑ51、Ｑ52）〜（Ｑ51、Ｑ52）のベースがアッテネータ回路４２〜４４の出力端子（Ｔ43、Ｔ44）〜（Ｔ43、Ｔ44）にそれぞれ接続される。さらに、アッテネータ回路４２〜４４の中点端子Ｔ45〜Ｔ45にバイアス電圧Ｖ45が供給される。
【００３６】
また、差動アンプ５１、５２のトランジスタＱ51、Ｑ51のコレクタが、ベース接地のトランジスタＱ55のエミッタに接続されてカスコードアンプ５１Ｂが構成され、差動アンプ５１、５２のトランジスタＱ52、Ｑ52のコレクタが、ベース接地のトランジスタＱ56のエミッタに接続されてカスコードアンプ５２Ｂが構成される。同様に、差動アンプ５３、５４に対してカスコードアンプ５３Ｂ、５４Ｂが構成される。
【００３７】
さらに、この場合、カスコードアンプ５１Ｂ、５３ＢのトランジスタＱ55、Ｑ55のコレクタは共通の負荷抵抗器Ｒ55に接続され、カスコードアンプ５２Ｂ、５４ＢのトランジスタＱ56、Ｑ56のコレクタは共通の負荷抵抗器Ｒ56に接続され、これら負荷抵抗器Ｒ55、Ｒ56に得られる受信信号ＳRXが次段のミキサ回路１３Ａ、１３Ｂに供給される。なお、このとき、受信信号ＳRXはバランス型に得られるので、ミキサ回路１３Ａ、１３Ｂはバランス型に構成される。
【００３８】
また、詳細は後述するが、加算回路３４から得られるＡＧＣ電圧を電圧ＶCTLとすれば、このＡＧＣ電圧ＶCTLが対数圧縮回路６０に供給されて電圧電流変換されるとともに、制御電流Ｉ71〜Ｉ74に対数圧縮され、これら制御電流Ｉ71〜Ｉ74がカレントミラー回路５１Ａ〜５４Ａの入力側のトランジスタＱ54〜Ｑ54に供給される。なお、符号Ｔ51は電源端子を示す。また、この回路全体が、図８の受信回路とともに１チップＩＣにＩＣ化される。
【００３９】
このような構成によれば、同調回路１１から受信信号ＳRXが出力されると、アッテネータ回路４２〜４４からはレベルが12dBずつ順に小さくされた受信信号ＳRXが出力される。
【００４０】
そして、このとき、対数圧縮回路６０から出力される制御電流Ｉ71〜Ｉ74のうち、例えば制御電流Ｉ71が所定の大きさであり、他の制御電流Ｉ72〜Ｉ74が０であるとする。すると、カレントミラー回路５１Ａを通じて差動アンプ５１に電流Ｉ71が流れるので、差動アンプ５１は有効に動作するが、他の差動アンプ５２〜５４には電流Ｉ72〜Ｉ74が流れないので、不動作となる。
【００４１】
したがって、同調回路１１から出力される受信信号ＳRXが、差動アンプ５１およびカスコードアンプ５１Ｂ、５２Ｂを通じて取り出され、ミキサ回路１３Ａ、１３Ｂに供給される。このとき、差動アンプ５２〜５４は不動作となっているので、アッテネータ回路４２〜４４から出力される受信信号ＳRXはミキサ回路４２〜４４に供給されることはない。
【００４２】
そして、差動アンプ５１の利得Ａ51は、
Ａ51＝ａ・Ｉ71〔倍〕
ａ：定数
で示される。したがって、制御電流Ｉ71の大きさがＡＧＣ電圧ＶCTLに対応して変化すれば、差動アンプ５１の利得Ａ51がＡＧＣ電圧ＶCTLに対応して変化し、この結果、同調回路１１から差動アンプ５１を通じてミキサ回路１３Ａ、１３Ｂに供給される受信信号ＳRXのレベルが制御される。
【００４３】
また、他の差動アンプ５２〜５４の利得Ａ52〜Ａ54も制御電流Ｉ72〜Ｉ74により利得Ａ51と同様に制御されるとともに、アッテネータ回路４２〜４４から出力される受信信号ＳRXは差動アンプ５２〜５４を通じてミキサ回路１３Ａ、１３Ｂに供給されるので、ＡＧＣ電圧ＶCTLが変化すると、アッテネータ回路４２〜４４から差動アンプ５２〜５４を通じてミキサ回路１３Ａ、１３Ｂに供給される受信信号ＳRX〜ＳRXのレベルが制御される。
【００４４】
したがって、制御電流Ｉ71〜Ｉ74をＡＧＣ電圧ＶCTLに対して対数関数的に変化する特性にしておき、例えば図３Ａに示すように（図３Ａは図１０と同じ）、ＡＧＣ電圧ＶCTLが範囲(1)のときには、差動アンプ５１を通じて受信信号ＳRXを取り出すとともに、制御電流Ｉ71により利得Ａ51の制御を行い、ＡＧＣ電圧ＶCTLが範囲(2)のときには、差動アンプ５２を通じて受信信号ＳRXを取り出すとともに、制御電流Ｉ72により利得Ａ52の制御を行い、・・・・とすれば、図３Ａに示すように、アンプ１２の利得ＡVを広い範囲にわたってリニアに変化させることができる。
【００４５】
〔２〕  対数圧縮回路
図４は、対数圧縮回路６０の一例を示す。この圧縮回路６０は、ＡＧＣ電圧ＶCTLを、電圧電流変換するとともに、制御電流Ｉ71〜Ｉ74およびＩmに対数圧縮するものである。なお、後述から明らかとなるが、図３Ａにおける範囲(1)においては、Ｉm＝Ｉ71であり、範囲(2)においては、Ｉm＝Ｉ72であり、範囲(3)においては、Ｉm＝Ｉ73であり、範囲(4)においては、Ｉm＝Ｉ74である。つまり、範囲(1)〜(4)において、制御電流Ｉmは制御電流Ｉ71〜Ｉ74と同等である。
【００４６】
図４において、ＡＧＣ電圧ＶCTLがオペアンプ６１の非反転入力端に供給されるとともに、その出力端がトランジスタＱ61のベースに接続され、そのエミッタと接地端子Ｔ52との間に抵抗器Ｒ61が接続される。そして、抵抗器Ｒ61に得られる信号電圧がオペアンプ６１の反転入力端に供給される。
【００４７】
また、トランジスタＱ61のコレクタがトランジスタＱ62のコレクタに接続される。このトランジスタＱ62は、トランジスタＱ63とともに、電源端子Ｔ51を基準電位点としてカレントミラー回路６２を構成しているものである。そして、トランジスタＱ63のコレクタが、電圧比較用のオペアンプ６３の反転入力端に接続されるとともに、抵抗器Ｒ62を通じてバイアス電圧Ｖ61の電圧源に接続される。
【００４８】
さらに、トランジスタＱ64、Ｑ65のベースが互いに接続されるとともに、トランジスタＱ64のコレクタに接続され、このコレクタと電源端子Ｔ51との間に定電流源６４が接続される。また、トランジスタＱ64のエミッタがバイアス電圧Ｖ61の電圧源に接続され、トランジスタＱ65のエミッタがオペアンプ６３の反転入力端に接続されるとともに、トランジスタＱ65のコレクタが電源端子Ｔ51に接続される。
【００４９】
また、オペアンプ６３の出力端がエミッタ接地のトランジスタＱ66のベースに接続され、そのコレクタが抵抗器Ｒ63を通じて電源端子Ｔ51に接続される。さらに、トランジスタＱ66のコレクタがオペアンプ６５の非反転入力端に供給され、その出力端がトランジスタＱ67のベースに接続され、そのエミッタと接地端子Ｔ52との間に抵抗器Ｒ64が接続されるとともに、トランジスタＱ67のエミッタがオペアンプ６５の反転入力端に接続される。
【００５０】
そして、抵抗器Ｒ64に得られる電圧Ｖ60が、電流生成回路６７に制御電圧として供給されるとともに、この電流生成回路６７のトランジスタＱmのコレクタがトランジスタＱ65のエミッタに接続される。この電流生成回路６７の詳細については後述するが、これに供給された制御電圧Ｖ60が制御電流に変換され、この制御電流がトランジスタＱmを通じてオペアンプ６３に負帰還される。なお、トランジスタＱmは、電流生成回路６７における出力用のトランジスタを代表して等価的に示すものであり、そのコレクタ電流が制御電流Ｉmとなる。また、この電流生成回路６７から制御電流Ｉ71〜Ｉ74が出力される。
【００５１】
このような構成によれば、オペアンプ６５にはトランジスタＱ67を通じて100％の負帰還がかかり、オペアンプ６５およびトランジスタＱ67はボルテージフォロワとして動作する。この結果、オペアンプ６３の出力が、トランジスタＱ66を通じ、さらに、オペアンプ６５およびトランジスタＱ67通じてトランジスタＱmに負帰還される。
【００５２】
したがって、
ＶA：オペアンプ６３の反転入力端の電位
ＶB：オペアンプ６３の非反転入力端の電位
とすれば、オペアンプ６３には負帰還がかかっているので、
ＶB＝ＶA                                        ・・・ (11)
となる。
【００５３】
また、
ＶR62 ：抵抗器Ｒ62の端子電圧
ＶBE64：トランジスタＱ64のベース・エミッタ間電圧
ＶBE65：トランジスタＱ65のベース・エミッタ間電圧
とすれば、
ＶA＝Ｖ61＋ＶR62                                ・・・ (12)
Ｖ61＋ＶBE64＝ＶB＋ＶBE65                       ・・・ (13)
である。
【００５４】
したがって、(11)〜(13)式から
ＶBE64−ＶBE65＝ＶR62                           ・・・ (14)
となる。
【００５５】
また、
ＩC64：トランジスタＱ64のコレクタ電流（エミッタ電流）
ＩC65：トランジスタＱ65のコレクタ電流（エミッタ電流）
とすれば、
ＩC64＝α・exp（β・ＶBE64）                    ・・・ (15)
ＩC65＝α・exp（β・ＶBE65）                    ・・・ (16)
α：定数
β＝ｑ／（Ｋ・Ｔ）
ｑ：電子の電荷
Ｋ：ボルツマン定数
Ｔ：絶対温度
であるから、(15)、(16)式から
ＩC64／ＩC65＝exp（β（ＶBE64−ＶBE65））
となり、これに(14)式を代入して
ＩC64／ＩC65＝exp（β・ＶR62）                  ・・・ (17)
が得られる。
【００５６】
そして、この(17)式の対数を取ると、
log（ＩC64）−log（ＩC65）＝β・ＶR62
となり、これを変形して
log（ＩC65）＝−β・ＶR62＋log（ＩC64）         ・・・ (18)
となる。
【００５７】
一方、オペアンプ６１には、トランジスタＱ61を通じて100％の負帰還がかかっているので、抵抗器Ｒ61の端子電圧は電圧ＶCTLとなり、したがって、
ＩR61：抵抗器Ｒ61の電流
とすれば、
ＩR61＝ＶCTL／Ｒ61
となる。
【００５８】
そして、この電流ＩR61は、トランジスタＱ61のコレクタ電流でもあり、さらに、カレントミラー回路６２を通じて抵抗器Ｒ62に流れるので、
ＶR62＝ＩR61・Ｒ62
＝Ｒ62／Ｒ61・ＶCTL                        ・・・ (19)
となる。
【００５９】
したがって、(18)式に(19)式を代入して
log（ＩC65）＝−γ・ＶCTL＋log（ＩC64）         ・・・ (20)
γ＝β・Ｒ62／Ｒ61
となる。
【００６０】
そして、
Ｉm＝ＩC65
であるから、(20)式から
log（Ｉm）＝−γ・ＶCTL＋log（ＩC64）           ・・・ (21)
となる。
【００６１】
また、ＶCTL＝０のとき、(21)式から
log（Ｉm）＝log（ＩC64）                        ・・・ (22)
となり、電流Ｉmは、トランジスタＱ64のコレクタ電流ＩC64、すなわち、定電流源６４の出力電流に等しくなる。
【００６２】
したがって、図３Ｂに示すように、コレクタ電流Ｉmの対数値log（Ｉm）は、ＡＧＣ電圧ＶCTLに負の係数−γをもってリニアに比例することになる。つまり、ＡＧＣ電圧ＶCTLが制御電流Ｉmに変換されるとともに、その制御電流Ｉmは対数圧縮されていることになる。
【００６３】
〔２−１〕  電流生成回路６７
図５は、電流生成回路６７の一例を示す。この電流生成回路６７は、制御電圧Ｖ60から制御電流Ｉm、Ｉ71〜Ｉ74を生成するものである。
【００６４】
図５に示す例においては、電流生成回路６７は、電圧比較回路７１と、カレントミラー回路７２１〜７２４、７３１〜７３４とから構成される。この場合、電圧比較回路７１は、制御電圧Ｖ60を基準電圧と比較することにより、図１０における範囲(1)〜(4)の境界に対応する電圧で差動アンプ５１〜５４を流れる電流Ｉ71〜Ｉ74を切り換えるものである。
【００６５】
すなわち、電源端子Ｔ51と、接地端子Ｔ52との間に、定電流源用のトランジスタＱ84のエミッタ・コレクタ間と、抵抗器Ｒ73〜Ｒ71と、トランジスタＱ83のエミッタ・コレクタ間とが直列接続され、トランジスタＱ84のベースに所定のバイアス電圧が供給されるとともに、トランジスタＱ83のベースが接地端子Ｔ52に接続される。こうして、抵抗器Ｒ71〜Ｒ73の接続点に、図１０における範囲(1)〜(4)の境界に対応する基準電圧が取り出される。
【００６６】
さらに、電源端子Ｔ51と、接地端子Ｔ52との間に、定電流源用のトランジスタＱ86のエミッタ・コレクタ間と、抵抗器Ｒ83〜Ｒ81と、トランジスタＱ85のエミッタ・コレクタ間とが直列接続され、トランジスタＱ86のベースに所定のバイアス電圧が供給されるとともに、トランジスタＱ85のベースに図４に示すトランジスタＱ67から制御電圧Ｖ60が供給される。
【００６７】
そして、トランジスタＱ70を定電流源としてトランジスタＱ81、Ｑ71が差動接続されて電圧比較回路７１１が構成され、トランジスタＱ81のベースが抵抗器Ｒ82、Ｒ81の接続点に接続され、トランジスタＱ71のベースが抵抗器Ｒ72、Ｒ71の接続点に接続される。なお、この場合、トランジスタＱ70にはエミッタ抵抗器Ｒ70が接続されるとともに、ベースバイアス電圧Ｖ71が供給される。また、このバイアス電圧Ｖ71は、所定の数のダイオード接続されたトランジスタのベース・エミッタ間が直列接続されるとともに、その直列回路に抵抗器を通じて直流電流が供給されることにより、その直列回路の両端に得られるバンドギャップ電圧とされる。
【００６８】
さらに、トランジスタＱ81を定電流源としてトランジスタＱ82、Ｑ72が差動接続されて電圧比較回路７１２が構成され、トランジスタＱ82のベースが抵抗器Ｒ83、Ｒ82の接続点に接続され、トランジスタＱ72のベースが抵抗器Ｒ73、Ｒ72の接続点に接続される。また、トランジスタＱ82を定電流源としてトランジスタＱ74、Ｑ73が差動されて電圧比較回路７１３が構成され、トランジスタＱ74のベースがトランジスタＱ86のコレクタに接続され、トランジスタＱ73のベースがトランジスタＱ84のコレクタに接続される。
【００６９】
そして、カレントミラー回路７２１が、電源端子Ｔ51を基準電位点としてトランジスタＱ75〜Ｑ77により構成され、その入力側のトランジスタＱ75のコレクタがトランジスタＱ71のコレクタに接続される。同様にカレントミラー回路７２２〜７２４がトランジスタ（Ｑ75〜Ｑ77）〜（Ｑ75〜Ｑ77）により構成され、その入力側のトランジスタＱ75〜Ｑ75のコレクタがトランジスタＱ72、Ｑ73、Ｑ74のコレクタに接続される。
【００７０】
さらに、カレントミラー回路７３１が、接地端子Ｔ52を基準電位点としてトランジスタＱ78、Ｑ79により構成され、その入力側のトランジスタＱ78のコレクタがカレントミラー回路７２１の第１の出力側のトランジスタＱ76のコレクタに接続される。同様にカレントミラー回路７３２〜７３４がトランジスタ（Ｑ78、Ｑ79）〜（Ｑ78、Ｑ79）により構成され、その入力側のトランジスタＱ78〜Ｑ78のコレクタがカレントミラー回路７２２〜７２４の第１の出力側のトランジスタＱ76〜Ｑ76のコレクタに接続される。
【００７１】
また、カレントミラー回路７２１〜７２４の第２の出力側のトランジスタＱ77〜Ｑ77のコレクタが図１に示すカレントミラー回路５１Ａ〜５４Ａの入力側のトランジスタＱ54〜Ｑ54のコレクタに接続される。したがって、カレントミラー回路７２１〜７２４の出力側のトランジスタＱ77〜Ｑ77のコレクタ電流が、アンプ１２におけるカレントミラー回路５１Ａ〜５４Ａの入力側のトランジスタＱ54〜Ｑ54のコレクタ電流Ｉ71〜Ｉ74となる。
【００７２】
さらに、カレントミラー回路７３１〜７３４の出力側のトランジスタＱ79〜Ｑ79のコレクタが互いに接続されるとともに、図４に示す圧縮回路６０のトランジスタＱ65のエミッタに接続される。このカレントミラー回路７３１〜７３４のトランジスタＱ79〜Ｑ79は、図４に示す電流生成回路６７におけるトランジスタＱmに対応するものである。
【００７３】
また、この場合、カレントミラー回路７２１〜７２４の入力側のトランジスタＱ75〜Ｑ75のコレクタ電流と、出力側のトランジスタ（Ｑ76、Ｑ77）〜（Ｑ76、Ｑ77）のコレクタ電流とを所定の比率としておくことにより、カレントミラー回路７２１〜７２４のトランジスタ（Ｑ76、Ｑ77）〜（Ｑ76、Ｑ77）のコレクタ電流は、１／１：１／４：１／16：１／64の比率とされる。この比率は、アッテネータ回路４２〜４４の減衰量12dB（＝１／４）に対応して決定された大きさである。
【００７４】
このような構成によれば、ＡＧＣ電圧ＶCTLが大きくなるにつれて制御電圧Ｖ60も大きくなり、トランジスタＱ85のコレクタ電流は小さくなっていく。したがって、ＡＧＣ電圧ＶCTLが大きくなるにつれて、トランジスタＱ81、Ｑ82、Ｑ74のベース電圧が高くなっていくので、抵抗器Ｒ71〜Ｒ73、Ｒ81〜Ｒ83の値を設定しておくことにより、以下のようにトランジスタＱ71〜Ｑ74、Ｑ81、Ｑ82をオンオフさせることができる。
【００７５】
すなわち、
(A) ＡＧＣ電圧ＶCTLが図３Ａにおける範囲(1)に含まれる大きさのとき
トランジスタＱ81がオフで、トランジスタＱ71がオン
（トランジスタＱ81がオフなので、トランジスタＱ82、Ｑ72〜Ｑ74もオフ）
(B) ＡＧＣ電圧ＶCTLが図３Ａにおける範囲(2)に含まれる大きさのとき
トランジスタＱ81がオンで、トランジスタＱ71がオフ
トランジスタＱ82がオフで、トランジスタＱ72がオン
（トランジスタＱ82がオフなので、トランジスタＱ73、Ｑ74もオフ）
(C) ＡＧＣ電圧ＶCTLが図３Ａにおける範囲(3)に含まれる大きさのとき
トランジスタＱ81がオンで、トランジスタＱ71がオフ
トランジスタＱ82がオンで、トランジスタＱ72がオフ
トランジスタＱ74がオフで、トランジスタＱ73がオン
(D) ＡＧＣ電圧ＶCTLが図３Ａにおける範囲(4)に含まれる大きさのとき
トランジスタＱ81がオンで、トランジスタＱ71がオフ
トランジスタＱ82がオンで、トランジスタＱ72がオフ
トランジスタＱ74がオンで、トランジスタＱ73がオフ
とすることができる。
【００７６】
すると、(A)の場合には、トランジスタＱ71には制御電圧Ｖ60に対応した大きさのコレクタ電流ＩC71が流れる。そして、このコレクタ電流ＩC71は、カレントミラー回路７２１を通じてアンプ１２に制御電流Ｉ71として流れるとともに、カレントミラー回路７３１を通じて圧縮回路６０に制御電流Ｉm（＝Ｉ71）として流れる。
【００７７】
このとき、トランジスタＱ81がオフなので、トランジスタＱ81、Ｑ72〜Ｑ74はオフであり、それらのコレクタ電流ＩC72〜ＩC74＝０となるので、アンプ１２において、Ｉ72〜Ｉ74＝０となる。
【００７８】
したがって、図１において、同調回路１１から出力された受信信号ＳRXが、差動アンプ５１を通じてミキサ回路１３Ａ、１３Ｂに供給される。そして、このとき、図３Ｂに示すように、ＡＧＣ電圧ＶCTLに対応して制御電流Ｉ71（＝Ｉm）が対数関数的に変化するので、差動アンプ５１の利得ＡはＡＧＣ電圧ＶCTLに対して対数関数的に変化することになり、図３Ａにおける範囲(1)の特性が得られる。
【００７９】
また、(B)の場合には、トランジスタＱ72に制御電圧Ｖ60に対応した大きさのコレクタ電流ＩC72が流れ、このコレクタ電流ＩC72は、カレントミラー回路７２２を通じてアンプ１２に制御電流Ｉ72として流れるとともに、カレントミラー回路７３２を通じて圧縮回路６０に制御電流Ｉm（＝Ｉ72）として流れる。
【００８０】
このとき、トランジスタＱ71、Ｑ82はオフなので、トランジスタＱ71、Ｑ73、Ｑ74はオフであり、それらのコレクタ電流ＩC71、ＩC73、ＩC74＝０となるので、アンプ１２において、Ｉ71、Ｉ73、Ｉ74＝０となる。
【００８１】
したがって、図１において、アッテネータ回路４２から出力された受信信号ＳRXが、差動アンプ５２を通じてミキサ回路１３Ａ、１３Ｂに供給される。そして、このとき、図３Ｂに示すように、ＡＧＣ電圧ＶCTLに対応して制御電流Ｉ72（＝Ｉm）が対数関数的に変化するので、差動アンプ５２の利得ＡはＡＧＣ電圧ＶCTLに対して対数関数的に変化することになり、図３Ａにおける範囲(2)の特性が得られる。
【００８２】
さらに、(C)および(D)の場合も同様の動作が行われ、アンプ１２にはコレクタ電流ＩC73あるいはＩC74が制御電流Ｉ73あるいはＩ74として流れるので、図３Ａにおける範囲(3)あるいは(4)の特性が得られる。
【００８３】
したがって、図３Ａに示すＡＧＣ電圧ＶCTLと利得（デシベル値）との特性を得ることができる。
【００８４】
そして、このとき、制御電圧Ｖ60から変換されたコレクタ電流ＩC71〜ＩC74は、カレントミラー回路７２１〜７２４およびカレントミラー回路７３１〜７３４を通じて制御電流Ｉmとなり、図４にも示すように、オペアンプ６３に負帰還されるので、図３Ａにおける範囲(1)〜(4)の境界における特性のつなぎ目もリニアに変化させることができ、全体として広い範囲にわたって利得（デシベル値）の変化をリニアにすることができる。
【００８５】
また、このように広い範囲にわたってリニアな特性を得ることができるので、微弱な受信信号から大きな受信信号まで、広い入力範囲にわたって応答特性が一定なＡＧＣ動作を得ることができる。
【００８６】
〔３〕  対数圧縮回路（他の例）
図４に示す対数圧縮回路６０においては、オペアンプ６３の反転入力端および非反転入力端に、オペアンプ６３を構成しているトランジスタのバイアス電流Ｉb、Ｉbが流れる。そして、ＡＧＣ電圧ＶCTL（制御電圧Ｖ60）が大きくなると、トランジスタＱ65のコレクタ電流ＩC65が小さくなって電流ＩR61も小さくなるが、このとき、オペアンプ６３の非反転入力端に流れる電流Ｉbを無視できなくなり、対数圧縮特性が図６に破線で示すようにリニアな特性から外れてしまう。したがって、利得制御を行う場合であれば、その利得のデシベル値をリニアに制御できる範囲が狭くなってしまう。
【００８７】
このような問題を解決するには、コレクタ電流ＩC65が小さくなったときでも、ベース電流Ｉbよりも十分に大きいままとなるように、コレクタ電流ＩC65の大きさを設定すればよいが、そのようにした場合には、対数圧縮回路としての消費電流が増加してしまう。
【００８８】
さらに、図４に示す対数圧縮回路においては、(20)式からも明かなように、圧縮特性の傾き−γを示す式に絶対温度Ｔが含まれるので、図６にも示すように、圧縮特性は温度Ｔにより変化してしまう。
【００８９】
そこで、図７に示す対数圧縮回路６０においては、オペアンプ６３に流れるバイアス電流Ｉb、Ｉbを無視できるようにするとともに、温度補償を行うようにした場合である。
【００９０】
そして、まず、バイアス電流Ｉb、Ｉbの補償回路が以下のように構成される。すなわち、オペアンプ６３においては、差動接続されたトランジスタＰ61、Ｐ62および定電流源用のトランジスタＰ63により差動アンプ６３１が構成され、トランジスタＰ65、Ｐ66によりカレントミラー回路６３２が構成されるとともに、このカレントミラー回路６３２が差動アンプ６３１にその負荷として接続される。したがって、トランジスタＰ61のベースを非反転入力端とし、トランジスタＰ62のベースを反転入力端とするとともに、トランジスタＰ62、Ｐ66のコレクタを出力端としたオペアンプ６３が構成されていることになる。
【００９１】
また、トランジスタＰ81が設けられ、そのベースにバイアス電圧Ｖ81が供給されるとともに、そのエミッタと接地端子Ｔ52との間に抵抗器Ｒ84が接続されて定電流源８１が構成され、トランジスタＰ81のコレクタから定電流Ｉsが取り出される。この場合、バイアス電圧Ｖ81は、バイアス電圧Ｖ71と同様のバンドギャップ電圧とされる。
【００９２】
そして、その電流ＩsがトランジスタＰ82に供給される。このトランジスタＰ82は、トランジスタＰ64、Ｐ63とともにカレントミラー回路８２を構成しているものであり、トランジスタＰ83によりバイアスされている。また、トランジスタＰ64は、図４における定電流源６４を構成しているものであり、したがって、トランジスタＰ64のコレクタ電流が、図４における定電流ＩC64になるとともに、ＩC64＝Ｉsとなる。また、トランジスタＰ63のコレクタ電流も値Ｉsとなる。
【００９３】
さらに、トランジスタＰ83のコレクタ電流がトランジスタＰ84に供給される。このトランジスタＰ84は、トランジスタＰ85、Ｐ86とともに、カレントミラー回路８３を構成しているものであり、これらトランジスタＰ85、Ｐ86のコレクタがトランジスタＰ61、Ｐ62のベースに接続される。したがって、トランジスタＰ85、Ｐ86のコレクタ電流が、トランジスタＰ61、Ｐ62のベースにそれらのバイアス電流Ｉb、Ｉbとして供給されることになる。
【００９４】
そして、このとき、
ｈFE：トランジスタＰ82、Ｐ83、Ｐ61〜Ｐ63の電流増幅率
とすれば、
トランジスタＰ83のコレクタ電流＝３・Ｉs／ｈFE
となる。また、トランジスタＰ61、Ｐ62において、
Ｉb＝Ｉs／（２・ｈFE）
である。
【００９５】
したがって、例えばトランジスタＰ85、Ｐ86のベース・エミッタ間の接合面積をトランジスタＰ84のそれの１／６としておけば、
トランジスタＰ85、Ｐ86のコレクタ電流＝Ｉs／（２・ｈFE）
となるので、オペアンプ６３（トランジスタＰ61、Ｐ62のベース）に流れるバイアス電流Ｉb、Ｉbは、トランジスタＰ85、Ｐ86のコレクタ電流により相殺されることになり、図６に実線で示すようにリニアな圧縮特性を得ることができる。
【００９６】
さらに、圧縮特性の温度補償回路が以下のように構成される。すなわち、カレントミラー回路６２を構成する出力側のトランジスタＱ63のコレクタが、カレントミラー回路９１の入力側のトランジスタＰ91のコレクタに接続され、その出力側のトランジスタＰ92を定電流源として、トランジスタＰ93、Ｐ94により差動アンプ９２が構成される。
【００９７】
この差動アンプ９２においては、トランジスタＰ93のベースに所定のベースバイアス電圧Ｖ92が供給されるとともに、このバイアス電圧Ｖ92が抵抗器Ｒ91、Ｒ92により分圧され、その分圧電圧がトランジスタＰ94のベースに供給される。なお、バイアス電圧Ｖ92も、バイアス電圧Ｖ71と同様のバンドギャップ電圧とされる。
【００９８】
したがって、トランジスタＱ63のコレクタから電流ＩR61（＝ＶCTL／Ｒ61）が取り出されると、この電流ＩR61は、カレントミラー回路９１を通じて差動アンプ９２を流れることになり、このとき、電流ＩR61は、抵抗器Ｒ91、Ｒ92の分圧比に対応した割り合いで、トランジスタＰ93、Ｐ94に分流することになる。
【００９９】
そして、トランジスタＰ94に分流した電流ＩR61が、トランジスタＰ95、Ｐ96により構成されたカレントミラー回路９３を通じ、さらに、ダイオード接続されたトランジスタＰ97を通じて抵抗器Ｒ62に供給される。
【０１００】
したがって、ＡＧＣ電圧ＶCTLに比例した電流ＩR61が抵抗器Ｒ62を流れることになるが、抵抗器Ｒ62を流れる電流ＩR61は差動アンプ９２において分流された電流であり、その大きさは抵抗器Ｒ91、Ｒ92およびバンドギャップ電圧Ｖ92により決まるので、抵抗器Ｒ62を流れる電流ＩR61は正の温度係数を持つ電流となる。
【０１０１】
したがって、抵抗器Ｒ62に生じる電圧ＶR62も正の温度係数を持つことになるので、抵抗器Ｒ91、Ｒ92およびバンドギャップ電圧Ｖ92をあらかじめ設定しておくことにより、図６に示す圧縮特性の温度変化を電流ＩR61の温度特性によって相殺することができ、その圧縮特性の温度変化を抑えるこができる。
【０１０２】
さらに、高周波アンプ１２の利得ＡVを制御する場合、その利得ＡVの温度変化をも抑えることができる。すなわち、図１に示す差動アンプ５１の利得Ａ51は、上記のように、
Ａ51＝ａ・Ｉ71〔倍〕
ａ：定数
で示されるが、このとき、
ａ＝（１／２）β・ＲL
ＲL：負荷抵抗
であり、したがって、
Ａ51＝β・ＲL・Ｉ71／２                         ・・・ (31)
である。
【０１０３】
そして、図３Ａの範囲(1)においては、カレントミラー回路７２１により、
Ｉ71＝Ｉm
であるから、(31)式は、
Ａ51＝β・ＲL・Ｉm／２                          ・・・ (32)
となる。したがって、負荷抵抗ＲLをＩＣ内に形成すると、負荷抵抗ＲLが温度により変化するとともに、トランジスタは温度特性を持つので、利得Ａ51は温度の影響を受けることになる。
【０１０４】
しかし、図７において、電圧Ｖ81はバンドギャップ電圧であって
Ｖ81＝ＶBE81＋Ｎ／β
ＶBE81：トランジスタＰ81のベース・エミッタ間電圧
Ｎ  ：定数
で表され、このとき、定数Ｎは電圧Ｖ81の温度特性が無視できるように設定される。
【０１０５】
したがって、トランジスタＰ81から取り出される定電流Ｉsは、
Ｉs＝（Ｖ81−ＶBE81）／Ｒ81
＝（Ｎ／β）／Ｒ81                           ・・・ (33)
となる。
【０１０６】
また、図３Ｂおよび(22)式にも示すように、図１の差動アンプ５１の利得Ａ51は、ＶCTL＝０のとき最大値となるので、簡単のため、ＶCTL＝０の場合で考えると、(22)式は、
Ｉm＝ＩC64                                      ・・・ (34)
となる。そして、図７において、トランジスタＱ64のコレクタ電流ＩC64は電流Ｉsに等しい。したがって、(34)式は(33)式から
Ｉm＝Ｉs
＝（Ｎ／β）／Ｒ81                           ・・・ (35)
となる。
【０１０７】
そこで、この(35)式を(32)式に代入すると、
Ａ51＝β・ＲL・Ｉm／２                         ・・・ (32)
＝β・ＲL・（（Ｎ／β）／Ｒ81）／２
＝（Ｎ／２）・ＲL／Ｒ81
となる。
【０１０８】
つまり、差動アンプ５１の利得Ａ51は、温度に左右されない定数と、抵抗比ＲL／Ｒ81とにより決定されるとともに、その抵抗比ＲL／Ｒ81は温度の影響を受けることがない。そして、上記のように、制御電圧ＶCTLと制御電流ＩCTLとの変換特性も、温度の影響を受けることがない。さらに、差動アンプ５２〜５４についても同様である。
【０１０９】
したがって、この対数圧縮回路６０によれば、高周波アンプ１２の利得ＡVをそのデシベル値がリニアとなるように制御することができるとともに、その利得ＡVが温度の影響を受けることがない。また、ＩＣの製造時、抵抗比ＲL／Ｒ84のばらつきは小さいので、ＩＣ化にともなうばらつきを抑えることもできる。
【０１１０】
〔４〕  まとめ
上述のＡＧＣ回路によれば、微小なレベルから大きなレベルまで広範囲にわたって受信信号ＳRXのＡＧＣを行うことができるが、アッテネータ回路４２〜４４の減衰量に対応する大きさの受信信号ＳRXまで扱うことができるので、低歪み、かつ、低雑音を維持しつつ小さなレベルから大きなレベルまで受信信号ＳRXを処理できる。
【０１１１】
さらに、負帰還により差動アンプ５１〜５４およびアッテネータ回路４２〜４４の切り換えがスムースになり、利得の変化特性を一定にできる。また、このことにより、ＡＧＣ動作を受信信号ＳRXの大きさに関係なく一定の応答特性にすることができる。
【０１１２】
また、高周波アンプ１２の利得ＡVを制御するとき、その利得ＡVと強い相関を持つ制御電流Ｉmを取り出し、この電流Ｉmを制御するようにしているので、極めて安定した制御が可能となる。さらに、中間周波増幅段のＡＧＣのみならず、高周波ＡＧＣもループ利得が安定しているので、極めて正確にＡＧＣの応答特性を設定することができ、ＡＧＣの応答特性にシビアなデジタル放送の受信機でも優れた受信性能を得ることができる。
【０１１３】
さらに、対数圧縮回路６０の特性を変更すれば、その特性に対応して任意の利得の変化特性を得ることができ、応用範囲が広い。また、負帰還により利得の変化特性の違いが補正されるので、アッテネータ回路４２〜４４と差動アンプ５１〜５４の動作電流Ｉ71〜Ｉ74の制御のように、まったく特性の違う回路により利得可変回路を構成しても、所定の利得の変化特性を得ることができる。
【０１１４】
〔略語の一覧〕
Ａ／Ｄ    ：Analog to Digital
ＡＧＣ    ：Automatic Gain Control
ＩＣ      ：Integrated Circuit
ＩＦ      ：Intermediate Frequency
ＰＬＬ    ：Phase Locked Loop
ＶＣＯ    ：Voltage Controlled Oscillator
オペアンプ：Operational Amplifier
カスコード：Cascade Connected Triode
【図面の簡単な説明】
【０１１５】
【図１】この発明の一形態を示す接続図である。
【図２】図１の回路の一部の一形態を示す接続図である。
【図３】図１の回路の特性を示す特性図である。
【図４】図１の回路の一部の一形態を示す接続図である。
【図５】図１の回路の一部の一形態を示す接続図である。
【図６】図４の回路の特性を示す特性図である。
【図７】図１の回路の一部の他の形態を示す接続図である。
【図８】受信機の一例を示す系統図である。
【図９】図８の回路の一部を示す系統図である。
【図１０】図９の回路の特性を示す特性図である。
【符号の説明】
【０１１６】
１１…アンテナ同調回路、１２…高周波アンプ、１３Ａおよび１３Ｂ…ミキサ回路、１４…振幅位相補正回路、１６Ａおよび１６Ｂ…移相回路、３１…局部発振回路、３２および３３…ＡＧＣ電圧形成回路、３３Ａおよび３３Ｂ…ピーク値検出回路、３５…マイクロコンピュータ、３６…操作スイッチ、４２〜４４…アッテネータ回路、５１〜５４…差動アンプ、６０…対数圧縮回路、６７…電流変換回路
【図１】
2005277985.tif 000003
【図２】
2005277985.tif 000004
【図３】
2005277985.tif 000005
【図４】
2005277985.tif 000006
【図５】
2005277985.tif 000007
【図６】
2005277985.tif 000008
【図７】
2005277985.tif 000009
【図８】
2005277985.tif 000010
【図９】
2005277985.tif 000011
【図１０】
2005277985.tif 000012