(57)【要約】【課題】回路規模を大きくすることなく、複数のタイマのタイムアウト管理を行うことができるタイマ装置を提供する。【解決手段】ＲＡＭ１にはタイマ毎の残り時間を示すタイマ値が格納され、カウント処理部５によってタイマ値の更新及びタイムアウトの検出が行われる。タイムアウトしたタイマのタイマ番号は、タイムアウト番号バッファ６に順次記憶され、外部インタフェース９を介して外部装置２００に出力される。タイムアウト時に、タイムアウト番号バッファ６がフルに記憶されているときは、ＲＡＭ１にタイムアウト状態を保持する。【選択図】図１
2005030957.tif 000002
【特許請求の範囲】
【請求項１】
タイマ毎の残り時間を示すタイマ値を格納する複数のタイマレジスタと、
タイムアウトした前記タイマのタイマ番号を記憶するタイムアウト番号バッファと、
前記タイマの更新周期毎に前記タイマレジスタにアクセスして前記タイマ値の更新を行うとともに、前記タイマレジスタのタイマ値に基づきそのタイマのタイムアウトを検出するカウント手段と、
前記タイムアウト検出時に、そのタイマのタイマ番号を前記タイムアウト番号バッファに順次記憶する手段とを備え、
前記タイマレジスタは、前記タイムアウト番号バッファがフルに記憶されている時に新たなタイマのタイムアウトが検出された場合、前記タイマレジスタのタイマ値をタイムアウト状態に保持するものであるタイマ装置。
【請求項２】
請求項１記載のタイマ装置であって、
前記タイムアウト番号バッファに記憶されるタイマ番号を前記タイムアウト番号バッファから読出して外部に送出する手段を備えるタイマ装置。
【請求項３】
請求項１又は２記載のタイマ装置であって、
前記タイマの状態を示すタイマステータスレジスタを備え、
前記タイマステータスレジスタは、前記タイムアウト番号バッファにそのタイマ番号が記憶されているタイマの数、及び前記タイマレジスタがタイムアウト状態を保持しているタイマの数を記憶する領域を有するタイマ装置。
【請求項４】
請求項３記載のタイマ装置であって、
前記タイマステータスレジスタは、前記タイムアウト番号バッファがフルであることを示す情報を記憶する領域を有するタイマ装置。
【請求項５】
請求項３又は４記載のタイマ装置であって、
前記タイムステータスレジスタの内容を外部に送出する手段を備えるタイマ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、独立に管理可能な複数のタイマを有するタイマ装置に関する。
【背景技術】
【０００２】
移動無線の基地局等では、多くの移動局で独立に発生するイベント毎に時間管理をする必要があり、そのため、複数のタイマ値を独立に管理できるタイマ装置が設けられる。
【０００３】
特許文献１には、そのようなタイマ装置の一例が記載されている。特許文献１のタイマ装置は、タイムアウトしたタイマのタイマ番号を、タイムアウト順に記憶するタイムアウト番号バッファを有する。タイムアウト番号バッファは、ＦＩＦＯ（ファーストインファーストアウト）メモリで構成され、タイムアウトしたタイマのタイマ番号は、タイムアウト順に読み出されて外部に通知される。このため、タイマの１カウント周期中に複数のタイマがタイムアウトしても、それぞれのタイマのタイムアウト処理を確実に行うことができる。また、タイムアウトしたタイマの処理の終了前に、他のタイマがタイムアウトしても、タイムアウトした順に外部に通知されるので、タイムアウトした順序で各種処理を行うことができる。
【０００４】
【特許文献１】特開２０００−２１４２７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、１つのタイマ装置で管理するタイマの数が多くなると、タイムアウト番号バッファの数も多くする必要があり、装置全体の規模が大きくなる。また、必要とするタイムアウト番号バッファの数は、タイマ装置の適用対象によって大きく変動するが、設計上は安全側に多くする必要があり、無駄な要素の追加となる場合も多い。
【０００６】
本発明は、回路規模を大きくすることなく、複数のタイマのタイムアウト管理を行うことができるタイマ装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のタイマ装置は、タイマ毎の残り時間を示すタイマ値を格納する複数のタイマレジスタと、タイムアウトした前記タイマのタイマ番号を記憶するタイムアウト番号バッファと、前記タイマの更新周期毎に前記タイマレジスタにアクセスして前記タイマ値の更新を行うとともに、前記タイマレジスタのタイマ値に基づきそのタイマのタイムアウトを検出するカウント手段と、前記タイムアウト検出時に、そのタイマのタイマ番号を前記タイムアウト番号バッファに順次記憶する手段とを備え、前記タイマレジスタは、前記タイムアウト番号バッファがフルに記憶されている時に新たなタイマのタイムアウトが検出された場合、前記タイマレジスタのタイマ値をタイムアウト状態に保持するものである。この発明によれば、タイムアウト番号バッファの容量を越えた数のタイマが同時にタイムアウトしても、確実にタイムアウトを出力することができる。
【０００８】
本発明のタイマ装置は、さらに前記タイムアウト番号バッファに記憶されるタイマ番号を記憶した順に前記タイムアウト番号バッファから読出して外部に送出する手段を備えるものを含む。この発明によれば、タイムアウト順にタイマ番号を出力することができる。
【０００９】
本発明のタイマ装置は、さらに前記タイマの状態を示すタイマステータスレジスタを備え、前記タイマステータスレジスタは、前記タイムアウト番号バッファにそのタイマ番号が記憶されているタイマの数、及び前記タイマレジスタがタイムアウト状態を保持しているタイマの数を記憶する領域を有するものを含む。この発明によれば、タイムアウト時の処理を効率よく行うことができる。
【００１０】
本発明のタイマ装置は、前記タイマステータスレジスタが、前記タイムアウト番号バッファがフルであることを示す情報を記憶する領域を有するものを含む。この発明によれば、タイムアウト時の処理をさらに効率よく行うことができる。
【００１１】
本発明のタイマ装置は、さらに前記タイムステータスレジスタの内容を外部に送出する手段を備えるものを含む。この発明によれば、タイマ装置の状態を簡単に認識することができる。
【発明の効果】
【００１２】
本発明によれば、回路規模を大きくすることなく、複数のタイマのタイムアウト管理を行うことができるタイマ装置を提供できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。
【００１４】
図１は、本発明の実施形態のタイマ装置の概略構成を示す図である。図１のタイマ装置１００は、ＲＡＭ１、アドレスセレクタ２、アクセス調停部３、タイマアドレスカウンタ４、カウント処理部５、タイムアウト番号バッファ６、ＲＡＭ初期化部７、タイマステータスレジスタ８、外部インタフェース９を備え、外部バス２０１を介して外部装置２００と接続される。また、ＲＡＭ１のデータ入出力端子Ｄ、アドレスセレクタ２、カウント処理部５、外部インタフェース９は、内部バス１０によって接続される。
【００１５】
ＲＡＭ１は、タイマ毎の残り時間を示すタイマ値を格納する複数のタイマレジスタを構成するメモリであり、アドレスセレクタ２からのＲＡＭアドレス信号２１及びアクセス調停部３からの制御信号３１、３２にしたがってアクセスされる。すなわち、アクセス調停部３からの読み出し制御信号３２がオンの時は、ＲＡＭアドレス信号２１に対応するタイマレジスタのタイマ値が内部バス１０に出力され、アクセス調停部３からの書き込み制御信号３１がオンの時は、ＲＡＭアドレス信号２１に対応するタイマレジスタに内部バス１０のデータが書き込まれる。
【００１６】
ＲＡＭ１に１６ビットのタイマレジスタが２０４８個実装されるものとすると、ＲＡＭアドレス信号２１は１１ビットであり、ＲＡＭ１の入力データは１６ビットである。タイマ番号毎のタイマ値の設定は、ＲＡＭ１の対応するアドレスにタイマ値を書き込むことにより行う。簡単のためにタイマ番号をＲＡＭのアドレスとして用いる。タイマ値は、タイマ装置１００の初期化後は、その状態にかかわらず常時設定可能であり、タイマ動作中に上書きした場合は、上書きした値が有効となる。
【００１７】
ＲＡＭ１で構成されるタイマレジスタが記憶するタイマ値は、（０００１）ｈ〜（ＦＦＦＦ）ｈであり、（００００）ｈは、そのタイマが未使用状態であることを表すために使用される。また、（０００１）ｈは、そのタイマがタイムアウト状態であることを表す。今、タイマの更新周期と１０ｍｓとすると、１０ｍｓ〜６５５．３５ｓの設定が
可能なタイマを実現することができる。なお、（０００１）ｈ等は、１６ビットのレジスタに記憶される値を1６進表記したものである。
【００１８】
アドレスセレクタ２は、タイマアドレスカウンタ４からのアドレス信号４１、ＲＡＭ初期化部７からのアドレス信号７１、及び内部バス１０からのアドレス信号２２を切換え、ＲＡＭアドレス信号２１として出力するものである。アドレスの切換えは、アクセス調停部３からのアドレス選択信号３３に基づいて行う。
【００１９】
アクセス調停部３は、ＲＡＭ１へのアクセスを調停するものであり、外部インタフェース９からのアクセス要求信号９１、及びタイマ装置１００を構成する他の要素（タイマステータスレジスタ８、カウント処理部５等）の状態に基づいて、アドレスセレクタ２に対してアドレス選択信号３３を出力するとともに、ＲＡＭ１に対して書き込み制御信号３１及び読み出し制御信号３２を出力する。
【００２０】
タイマアドレスカウンタ４は、タイマ装置１００の初期化完了後から動作し、すべてのタイマレジスタのアドレス信号（ＲＡＭアドレス）４１を作成し出力する。タイマレジスタが２０４８個実装され、各タイマの更新周期を１０ｍｓとした場合、アドレス信号４１の更新周期を、４．８μｓとすると、９．８３ｍｓで、すべてのタイマのアドレスを作成することができ、タイマ値を更新周期１０ｍｓで更新することができる。タイマアドレスカウンタ４の出力は、タイマ番号を兼ねており、タイムアウト番号バッファ６にも出力可能である。
【００２１】
カウント処理部５は、タイマの更新周期（例えば、１０ｍｓ）毎にタイマレジスタ（ＲＡＭ１）にアクセスしてタイマ値の更新を行うとともに、タイマレジスタのタイマ値に基づきそのタイマのタイムアウトを検出する。また、タイムアウト検出時には、そのタイマのタイマ番号（タイマアドレスカウンタ４のアドレス信号４２を利用する。）をタイムアウト番号バッファ６に順次記憶する。その際、タイムアウト番号バッファ６に、タイムアウトしたタイマのタイマ番号がフルに記憶されている時には、タイムアウト番号バッファ６への記憶は行わず、新たにタイムアウトしたタイマのタイマ値をタイムアウト状態に保持する。
【００２２】
タイマ値の更新は、タイマアドレスカウンタ４のアドレス信号４１をアドレスセレクタ２を介してＲＡＭ１に供給し、アドレス信号４１が示すタイマレジスタ（ＲＡＭ１）の値（タイマ値）を読み出すことによって、すべてのタイマについて行う。このとき、アクセス調停部３は、読み出し制御信号３２をオンにする。読み出したタイマ値は内部バス１０を介してカウント処理部５に供給される。
【００２３】
読み出した値が、（０００）ｈでも（００１）ｈでもない場合は、読み出されたタイマ値を１だけカウントダウンし、同一のアドレスに再度書き込む。読み出したタイマ値が（０００）ｈの場合はそのタイマが未使用であるので、カウントダウンを停止し、タイマ値が（０００）ｈのままとする。タイマ値が（００１）ｈの場合は、そのタイマがタイムアウト状態であるので、タイムアウト番号バッファ６がフルであるかどうかを調べる。タイムアウト番号バッファ６がフルでない場合は、タイマ値を（０００）ｈにし、同一のアドレスに書き込む。タイムアウト番号バッファがフルの場合は、タイマ値を（００１ｈ）に保持する。
【００２４】
更新後のタイマ値は、内部バス１０を介してＲＡＭ１に書き込まれる。このとき、アクセス調停部３は、読み出し制御信号３２をオンにする。更新後のタイマ値が読み出したタイマ値と一致する場合、すなわち、読み出したタイマ値が（０００）ｈの場合、及び読み出したタイマ値が（００１）ｈであって、タイムアウト番号バッファがフルであるため（００１ｈ）に保持する場合は、書き込みを省略してもよい。
【００２５】
タイムアウトしたタイマのタイマ番号を記憶する場合は、記憶制御信号５２をタイムアウト番号バッファ６に出力し、タイマアドレスカウンタ４のアドレス信号４２をタイマ番号として記憶させる。
【００２６】
なお、タイムアウト番号バッファ６がフルかどうかは、タイムアウト番号バッファ６の記憶状態を調べることによって行うことができる。後述するように、タイマステータスレジスタ８が、タイムアウト番号バッファ６の状態を示す領域を有する場合は、タイマステータスレジスタ８を参照することによって行うこともできる。すなわち、タイマステータスレジスタ８にタイムアウト番号バッファ６に格納されているタイマの数が記憶されている場合は、その数が上限値であるかどうかを調べることによってフルかどうかを認識可能である。また、タイマステータスレジスタ８がタイムアウト番号バッファフルを示すフラグを有する場合は、そのフラグによってタイムアウト番号バッファ６がフルであるかどうかを認識することができる。
【００２７】
タイムアウト番号バッファ６は、タイムアウトしたタイマのタイマ番号、すなわち対応するＲＡＭ１のアドレスを順次格納するものであり、具体的には、ＦＩＦＯ（ファーストインファーストアウト）メモリとＦＩＦＯメモリ制御部（いずれも図示せず）を含んで構成される。タイムアウト番号バッファ６は、カウント処理部５からの記憶制御信号５２に基づき、タイマアドレスカウンタ４からのタイマアドレス４２を記憶する。また、タイムアウト番号バッファ６は、複数のタイムアウトしたタイマのタイマ番号を保持するものであるが、１個以上のタイマ番号が保持されている場合は、外部装置２００に対する割り込み信号（図示せず）を有効にする。
【００２８】
外部装置からタイマ番号の読み出し要求があると、タイムアウト番号バッファ６は、最先に記憶されたタイマ番号を信号線６１を介して出力し、そのバッファをクリアする。
【００２９】
ＲＡＭ初期化部７は、タイマ装置１００のリセット解除後にタイマレジスタを構成するＲＡＭ１の０クリアを行う。具体的には、ＲＡＭ１の全領域のアドレスを順次作成してアドレス信号７１として出力し、順次（０００）ｈを書き込む。書き込み終了後、同様にアドレス信号７１を出力して全領域の読み出しを行い、書き込みデータとの比較を行って初期化を確認する。初期化が終了すると、初期化終了信号７２を出力してステータスレジスタの初期化フラグをセットする。なお、初期化処理時のＲＡＭ１の書き込み及び読み出しは、アクセス調停部３によって制御される。
【００３０】
タイマステータスレジスタ８は、タイマ装置１００の状態を示すレジスタであり、タイマ装置１００が初期化済かどうかを示す初期化フラグ、ＲＡＭ１で構成されるタイマレジスタの状態を示す情報を含む。タイマステータスレジスタ８の状態を示す情報は、例えば、タイムアウトしたタイマのうち、タイムアウト番号バッファ６に格納されているタイマの数、タイマレジスタ上にタイムアウト状態を保持しているタイマの数、動作中のタイマの数を示す情報である。タイマステータスレジスタ８の内容は、タイマ装置１００の内部で参照されるだけでなく、外部装置２００からの要求にしたがい、線８１及び外部インタフェース９を介して出力される。
【００３１】
外部インタフェース９は、外部装置２００との間で各種信号の入出力を行うとともに、タイマ装置１００内のメモリ、レジスタ等のアクセス制御を行う。アクセス制御は、メモリ、レジスタ等を構成するＩＣのチップセレクト信号及びライトイネーブル信号を、タイマ装置１００の各要素の状態に応じて制御することによって行う。すなわち、外部インタフェース９は、タイマ装置１００を動作させるためのステートコントローラの機能も有する。
【００３２】
また、外部インタフェース９は、特定のタイマのタイマ値、タイマステータスレジスタ８、タイムアウト番号バッファ６の読み出し要求を外部装置２００から受けると、要求に応じたデータを選択し、出力する。また、外部装置２００の要求に基づいて特定のタイマを起動する場合は、対応するタイマレジスタ（ＲＡＭ１）にタイマ値を書き込む。タイマ値の書き込みは、タイマ動作中でも可能としてもよいし、タイムアウト後にのみ書き込み可能としてもよい。
【００３３】
外部装置２００の要求に基づいて、ＲＡＭ１にアクセスする場合は、内部バス１０にそのタイマに対応するＲＡＭ１のアドレス信号と、タイマ値データ（書き込みの場合のみ）を出力し、ＲＡＭアクセス信号９１をアクセス調停部３に出力する。また、タイマステータスレジスタ８の内容を外部装置２００に出力する場合は、線８１を介して読み出し要求及びタイマステータスレジスタ８のデータを送受信する。同様に、タイムアウト番号バッファ６のタイマ番号を外部装置２００に出力する場合は、線６１を介して読み出し要求及びタイマ番号を送受信する。
【００３４】
次に図１のタイマ装置１００の概略動作を説明する。
【００３５】
タイマ装置１００に電源を投入またはリセット解除をすると、ＲＡＭ初期化部７が動作してタイマレジスタを構成するＲＡＭ１の０クリアを行う。そして、初期化が終了すると、初期化終了信号７２を出力してステータスレジスタの初期化フラグをセットする。初期化フラグがセットされると、タイマアドレスカウンタ４がカウント動作を開始し、カウント処理部５によってタイマ値の更新処理及びタイムアウト検出処理が行われる。この時点では、すべてのタイマレジスタのタイマ値が（０００）ｈであるので、タイムアウトは検出されない。
【００３６】
外部装置２００から特定のタイマ番号のタイマに特定のタイマ値を設定する要求があると、ＲＡＭアクセス信号９１がアクセス調停部３にり、そのタイマ番号のタイマのタイマ値を読み出し、その値が（０００）ｈである場合に、要求されたタイマ値の書き込みを行う。タイマ値の上書きを行う場合は、タイマ値を読み出すことなく、タイマ値の書き込みを行う。
【００３７】
外部装置２００から特定のタイマ番号のタイマ値を読み出す場合、同様にアクセス調停部３にＲＡＭアクセス信号９１を送り、内部バス１０を介してタイマ値を読み出す。
【００３８】
タイマ値の書き込み及び読み出しは、タイマ値の更新処理及びタイムアウト検出処理と並行して行われ、ＲＡＭ１へのアクセスが競合する場合は、アクセス調停部３がいずれか一方のアクセスを待たせる。
【００３９】
タイムアウト番号バッファ６に、タイムアウトしたタイマのタイマ番号が書き込まれると、外部装置２００に対する割り込み信号（図示せず）を有効になる。この割り込み信号を検出した外部装置２００からタイムアウトしたタイマのタイマ番号の読み出し要求があると、外部インタフェース９を介してタイムアウト番号バッファ６タイマ番号が出力される。
【産業上の利用可能性】
【００４０】
本発明のタイマ装置は、複数のタイマのタイムアウト管理を行うタイマ装置等として有用である。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施形態のタイマ装置の概略構成を示す図
【符号の説明】
【００４２】
１・・・ＲＡＭ
２・・・アドレスセレクタ
３・・・アクセス調停部
４・・・タイマアドレスカウンタ
５・・・カウント処理部
６・・・タイムアウト番号バッファ
７・・・ＲＡＭ初期化部
８・・・タイマステータスレジスタ
９・・・外部インタフェース
１０・・・内部バス
１００・・・タイマ装置
２００・・・外部装置
２０１・・・外部バス
【図１】
2005030957.tif 000003