(57)【要約】【課題】輝度向上あるいは寿命改善が図れる発光型表示装置を提供する。【解決手段】  隣接する２本の走査信号配線Ｇｍと隣接する映像信号配線Ｄｎ並びに電流供給配線Ａｎとで規定され複数の画素領域の各々内に配置された、有機発光ダイオード素子ＯＬＥＤと、ＥＬ駆動用トランジスタＱｄとを有する。前記ＥＬ駆動用トランジスタのゲートーソース間電圧により、前記駆動用トランジスタのドレイン電極に接続された有機発光ダイオード素子に供給する電流は、制御され、前記ＥＬ駆動用トランジスタに第４の電極として設けられたボディ電極ＢＤは、チャンネル領域に発生する余剰キャリアがボディ電極を介して駆動用トランジスタから逃げるように接地されている。【選択図】    図１
2005004183.tif 000002
【特許請求の範囲】
【請求項１】
電気絶縁性の一面を有する基板と、
この基板の前記一面に設けられた複数の走査信号配線と、
これら走査信号配線に交差するように基板の前記一面設けられた複数の映像信号配線と、
前記走査信号配線に交差するように基板の前記一面設けられた複数の電流供給配線と、
隣接する２本の前記走査信号配線と隣接する映像信号配線並びに電流供給配線とで規定され複数の画素領域の各々内に配置された、発光素子と、
この発光素子を駆動する駆動用トランジスタとを具備し、
前記駆動用トランジスタは、チャンネル領域と、ゲート電極と、ドレイン領域に設けられたドレイン電極と、ソース領域に設けられたソース電極と、ボディ電極とを有し、
前記駆動用トランジスタのゲート電極およびソース電極間の電圧により、前記駆動用トランジスタのドレイン領域に接続された発光素子に供給する電流は、制御され、
前記駆動用トランジスタのボディ電極は、チャンネル領域に発生する余剰キャリアがボディ電極を介して前記駆動用トランジスタから逃げるように接地されていることを特徴とする発光型表示装置。
【請求項２】
前記発光素子は、ＥＬ発光ダイオードを有することを特徴とする請求項１の発光型表示装置。
【請求項３】
前記ボディ電極は、前記電流供給配線に接続されることにより接地されていることを特徴とする請求項１もしくは２の発光型表示装置。
【請求項４】
前記基板の前記一面に設けられたアース線を有し、前記ボディ電極は、前記アース線に接続されることにより接地されていることを特徴とする請求項１ないし３のいずれか１の発光型表示装置。
【請求項５】
前記駆動用トランジスタは、ＰチャンネルＭＯＳＴＦＴであり、これのドレイン電極を介して前記ドレイン領域が、前記ＥＬ発光ダイオードのアノード電極に接続されていることを特徴とする請求項２の発光表示装置。
【請求項６】
前記駆動用トランジスタは、ＮチャンネルＭＯＳＴＦＴであり、これのドレイン電極を介して前記ドレイン領域が、前記ＥＬ発光ダイオードのカソード電極に接続されていることを特徴とする請求項２の発光表示装置。
【請求項７】
前記チャンネル領域と、ドレイン領域と、ソース領域と、ボデイ電極とは、同じ半導体で形成されており、前記チャンネル領域と、ボデイ電極とは、前記ドレイン領域とソース領域とは異なる導電型を有する請求項１ないし６のいずれか１の発光表示装置。
【請求項８】
電気絶縁性の一面を有する基板と、
この基板の前記一面に設けられた複数の走査信号配線と、
これら走査信号配線に交差するように基板の前記一面設けられた複数の映像信号配線と、
前記走査信号配線に交差するように基板の前記一面設けられた複数の電流供給配線と、
隣接する２本の前記走査信号配線と隣接する映像信号配線並びに電流供給配線とで規定され複数の画素領域の各々内に配置された、画像信号をサンプリングするサンプリングトランジスタと、画像信号を保持する容量素子と、発光ダイオード素子と、この発光素子を駆動する駆動用トランジスタとを具備し、
前記駆動用トランジスタは、チャンネル領域と、ゲート電極と、ドレイン電極と、ソース電極と、ボディ電極とを有し、
前記駆動用トランジスタのゲート電極およびソース電極間の電圧により、前記駆動用トランジスタのドレイン領域に接続された発光素子に供給する電流は、制御され、
前記駆動用トランジスタのボディ電極は、チャンネル領域に発生する余剰キャリアがボディ電極を介して前記駆動用トランジスタから逃げるように接地されている発光型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯型端末、パーソナルコンピュータ、ＴＶ等の画像、文字情報等の表示装置として持いられる発光型表示装置に関する。
【背景技術】
【０００２】
有機発光ダイオード（以下ＯＬＥＤと称する）を用いたカラー画像表示装置が、最近注目を集めている。中でも、マトリックス状に配置された多数のＯＬＥＤ素子を夫々の薄膜トランジスタにより駆動させるアクティブマトリクス方式のＯＬＥＤディスプレイが、高精細化、大型化に適した方式として有望と考えられている。
【０００３】
従来、アクティブマトリクス方式のＯＬＥＤディスプレイの画素回路は、アナログ画像信号をサンプリングするサンプリングトランジスタと、画像信号を保持するメモリ容量と、メモリ容量に蓄えた画像信号電圧に応じてＯＬＥＤに供給する電流を制御するドライブトランジスタとを構成する２個のトランジスタと１個の容量素子とからなる回路が最も一般的に用いられている。そのような回路構成の例が、特許文献１に開示されている。
【０００４】
上記の従来技術において、ＯＬＥＤに供給される電流の大きさは、メモリ容量に保持されたアナログ電圧をドライブトランジスタのゲートーソース間に印加し、ドライブトランジスタを飽和領域、すなわちドレインーソース間電圧がゲートーソース間電圧より大きくなる領域で駆動させることにより制御される。このように、ドライブトランジスタを飽和領域で動作させることにより、電流値の変化によりＯＬＥＤ素子の端子間電圧降下が変化し、ドライブトランジスタのソース−ドレイン間電圧が変化しても駆動電流値を一定に保つことができる。したがって、ドライブトランジスタは、良好な飽和特性を持つことが必要である。ここで、良好な飽和特性とは、ドレイン電流がソースードレイン間電圧に依存せず一定となる電圧範囲が広いことを意味する。
【０００５】
このようなドライブトランジスタの性能に対する要請から、通常ドライブトランジスタにはチャネル長が、例えば、１０μｍないし２０μｍとかなり長い、長チャネルトランジスタが用いられている。これは、通常のＭＯＳ型トランジスタにおいては、チャネル長が短くなると、チャネル長変調効果や寄生バイポーラ効果により、ドレイン電流がソースードレイン間電圧に対して一定値を持つような飽和特性が得られなくなるためである。更に、短チャネル化によりドレイン接合付近の電界が大きくなる結果、ソースードレイン間の耐圧が低下することも理由の一つである。
【特許文献１】特開２００２−１５６９２３号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、チャネル長が１０μｍないし２０μｍといった長チャネルトランジスタを画素内に形成すると、トランジスタが占有する面積が増大するため、ＯＬＥＤ素子を形成できる面積が減少して、開口率が低下する。このため、一定の輝度を確保するためにはＯＬＥＤ素子に供給する電流密度を大きくしなければならず、ＯＬＥＤ素子の劣化を加速し、製品寿命を短くしてしまう問題がある。
【０００７】
本発明は、このような問題を解決し、チャネル長を１０μｍないし２０μｍと長くすることなしに、良好な飽和特性と高いソースードレイン耐圧とを有するトランジスタを備えた、この結果、輝度向上あるいは寿命改善が図れる発光型表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記問題を解決するために、本発明の一態様に係わる発光型表示装置は、電気絶縁性の一面を有する基板と、この基板の前記一面に設けられた複数の走査信号配線と、これら走査信号配線に交差するように基板の前記一面設けられた複数の映像信号配線と、前記走査信号配線に交差するように基板の前記一面設けられた複数の電流供給配線と、隣接する２本の前記走査信号配線と隣接する映像信号配線並びに電流供給配線とで規定され複数の画素領域の各々内に配置された、発光素子と、この発光素子を駆動する駆動用トランジスタとを具備し、前記駆動用トランジスタは、チャンネル領域と、ゲート電極と、ドレイン領域に設けられたドレイン電極と、ソース領域に設けられたソース電極と、ボディ電極とを有し、前記駆動用トランジスタのゲート電極およびソース電極間の電圧により、前記駆動用トランジスタのドレイン領域に接続された発光素子に供給する電流は、制御され、前記駆動用トランジスタのボディ電極は、チャンネル領域に発生する余剰キャリアがボディ電極を介して前記駆動用トランジスタから逃げるように接地されていることを特徴とする。
【０００９】
前記駆動用トランジスタのボディ電極は、好ましくは、前記電流供給配線に接続されることにより接地されるか、前記基板の前記一面（絶縁物表面）にアース線を設け、これらアース線に接続されることにより接地される。
【００１０】
絶縁物表面に設けられたいわゆるＳＯＩ―ＭＯＳトランジスタが良好な飽和特性を示さなくなる最大の原因は、ドレイン接合付近の強電界で生成される余剰キャリアにより、チャネルの電位が以下に説明するように変動することにある。例えば、Ｎチャネルトランジスタを例に取ると、ドレイン接合付近の強電界部でのインパクトイオン化により生成された正孔がソース電極に向かってバックチャネルをドリフトするが、ソース接合に存在するポテンシャルバリアによって堰きとめられてバックチャネル付近に停留して、チャネルの電位が正の方向にシフトする。これを中和するようにソースから電子流入が起こり、そのままドレインに流れ込むためドレイン電流が増大する。ドレイン電圧が増大すると、ドレイン接合電界が大きくなるため、上記の一連のプロセスが益々顕著になり、ドレイン電流は急激に増大する。
【発明の効果】
【００１１】
上記一態様の本発明のように、ドライブトランジスタにボディ電極を設けて、これを、例えば、電流供給端子に接続することで、トランジスタ内で生成された余剰キャリアは外に吸い出されチャネル内に停留することがなくなるため、ソースからの電子流入も起こらず、良好な電流飽和特性が達成される。
【発明を実施するための最良の形態】
【００１２】
本発明の実施の形態を以下に添付図面に従って説明する。
【００１３】
（第１の実施の形態）
図１は本発明の第１の実施の形態の発光型表示装置の画素の等価回路を示す。図２は上記第１の実施の形態の発光型表示装置の画素の平面図である。
【００１４】
電気絶縁基体（絶縁物表面）１０上には、列方向に互いに平行に延びた多数の走査信号配線Ｇｍと、行方向に互いに平行に延びた多数の映像信号配線Ｄｎ並びにアノード電流供給配線Ａｎが配設されている。マトリックス状に位置された多数の画素の各々は、隣り合う２本の走査信号配線Ｇｍと、１本の映像信号配線Ｄｎと１本のアノード電流供給配線Ａｎとで囲まれた領域で定義される。各画素の内部には、サンプリングトランジスタＱｓとＥＬ駆動用トランジスタＱｄと、電荷蓄積容量Ｃｓと、有機発光ダイオードＯＬＥＤとが形成されている。ＥＬ駆動用トランジスタＱｄのドレイン領域には、好ましくは、これのドレイン電極を介して、有機発光ダイオードＯＬＥＤの一方の電極（アノード電極）の端子が接続されている。また、上記ＥＬ駆動用トランジスタＱｄのゲート端子ノードＮ１とアノード電流供給配線Ａｎとの間には、電荷蓄積容量Ｃｓが接続されており、上記ゲート端子ノードＮ１の電圧を一定期間保持できるようになっている。全ての画素の有機発光ダイオードＯＬＥＤの他方の端子は、ほぼ表示領域全面を被覆する共通のカソード電極ＣＡに接続されている。
【００１５】
前記サンプリングトランジスタＱｓは、ゲート長が１μｍ＋１μｍのダブルゲートＮＭＯＳ（Ｎ型ＴＦＴ）で構成されている。また、ＥＬ駆動用トランジスタＱｄは、ゲート長が２μｍのＰＭＯＳ（Ｐ型ＴＦＴ）で構成されている。このＥＬ駆動用トランジスタＱｄには、ｎ型半導体膜で構成されたボディ電極ＢＤが設けられ、ボディ電極ＢＤは、アノード電流供給配線Ａｎに接続されている。
【００１６】
前記電気絶縁基体１０上には、さらに、垂直走査回路ＶＤＲＶと、水平駆動回路ＨＤＲＶと、アノード電源回路ＰＡＮとが、配設されている。これら垂直走査回路ＶＤＲＶ、水平駆動回路ＨＤＲＶ並びにアノード電源回路ＰＡＮには、前記走査信号配線Ｇｍ、映像信号配線Ｄｎ並びにアノード電流供給配線Ａｎが、夫々接続されている。また、全てのアノード電流供給配線Ａｎは、アノード電源回路ＰＡＮに接続されることにより、既知のように接地されている。
【００１７】
上記のような構成の表示装置においては、垂直走査回路ＶＤＲＶからのパルス電圧により選択された１行分の画素に対し、水平駆動回路ＨＤＲＶからそれぞれ映像アナログ信号が供給される。この信号は、各画素のサンプリングトランジスタＱｓを介して、電荷蓄積容量Ｃｓに保持される。このときには、電荷蓄積容量Ｃｓの端子間電圧は、ＥＬ駆動用トランジスタＱｄのゲートーソース間電圧となり、この電圧に応じた一定電流が、アノード電源回路ＰＡＮからアノード電流供給配線ＡｎとＥＬ駆動用トランジスタＱｄとを介して有機発光ダイオードＯＬＥＤに供給される。この結果、有機発光ダイオードＯＬＥＤが発光して、多階調画像を表示することができる。
【００１８】
以下に、図３ないし図５を参照してアクテブマトリックスＡＭＸ（図６）の各画素の素子の構成を詳細に説明する。
【００１９】
図３は、図２の３−３線に沿って切断した断面図、図４は、図２の４−４線に沿った断面図、並びに図５は、図２の５−５線に沿った断面図である。
【００２０】
前記電気絶縁基体１０は、歪点約６７０℃の無アルカリガラス基板１１上に膜厚２００ｎｍのＳｉＯＮ膜１２からなるバッファ絶縁膜を形成して構成されている。このバッファ絶縁膜はガラス基板１１から素子へのＮａ等の不純物の拡散を防止する役割を持つ。前記ＳｉＯＮ膜１２上には、サンプリングトランジスタＱｓを構成する膜厚２００ｎｍの単結晶Ｓｉ膜１３が形成されている。各々の単結晶Ｓｉ膜１３上には、膜厚３０ｎｍのＳｉＯ２からなるゲート絶縁膜１４を介してタングステン（Ｗ）よりなる走査配線電極（走査信号配線Ｇｍと一体的に形成されているので、同じ符号Ｇｍが付されている）が形成されている。
【００２１】
このサンプリングトランジスタＱｓは、ダブルゲート構造のＮＭＯＳであり、１つの単結晶Ｓｉ膜１３中に２つのチャネル領域１３ａが直列に接続された構成となっている。各々のチャネル領域１３ａの両側にはソース、ドレイン領域を構成するｎ＋型の領域１３ｂが形成されている。
【００２２】
また、前記走査配線電極Ｇｍと同じＷを用いて第１の接続電極１５が、前記ゲート絶縁膜１４の、電荷蓄積容量Ｃｓを構成する部分の上に形成されている。
【００２３】
上記部材全部を覆うように、これらの上にＳｉＯ２からなる層間絶縁膜１６が形成されている。この層間絶縁膜１６上には、Ｍｏ／Ａｌ／ＭｏもしくはＴｉ／Ａｌ−Ｃｕ合金／Ｔｉの３層金属膜より夫々がなる信号配線電極（映像信号配線Ｄｎと一体的に形成されているので、同じ符号Ｄｎが付されている）と、第２の接続電極１７と、アノード電極（前記アノード電流供給電極Ａｎと一体的に形成されているので、同じ符号Ａｎが付されている）とが設けられている。この信号配線電極Ｄｎは、層間絶縁膜１６並びにゲート絶縁膜１４に形成されたコンタクトスルーホールを介して、一方のｎ＋型の領域１３ｂに電気的に接続されている。また、前記第２の接続電極１７は、層間絶縁膜１６並びにゲート絶縁膜１４されたコンタクトスルーホールを介して、他方のｎ＋型の領域１３ｂに電気的に接続されている。この第２の接続電極１７の一端は、層間絶縁膜１６並びにゲート絶縁膜１４されたコンタクトスルーホールを介して前記第１の接続電極１５に電気的に接続されている。この第１の接続電極１５と、アノード電流供給電極Ａｎと、これらに挟持された層間絶縁膜１６の部分とにより電荷蓄積容量Ｃｓが構成されている（図３）。
【００２４】
一方、ＥＬ駆動用トランジスタＱｄは、ＰＭＯＳであり、図４に示すように、単結晶Ｓｉ膜１３（前記サンプリングトランジスタＱｓを構成する単結晶Ｓｉ膜１３とは分離されている）中に形成された１個のチャネル領域１３ｃの両側にソース、ドレイン領域を構成するｐ＋型の第１領域１３ｄが形成された構成を持つている。ＥＬ駆動用トランジスタＱｄのゲート電極１５ａは、前記第１の接続電極１５と一体的に形成されている。ＥＬ駆動用トランジスタＱｄのドレイン側のｐ＋型の第ｌ領域１３ｄには、層間絶縁膜１６並びにゲート絶縁膜１４されたコンタクトスルーホールを介して前記アノード電流供給電極Ａｎが接続されている。このＥＬ駆動用トランジスタＱｄのソース側のｐ＋型の第ｌ領域１３ｄには、層間絶縁膜１６上にさらに設けられ、Ｍｏ／Ａｌ／ＭｏもしくはＴｉ／Ａｌ−Ｃｕ合金／Ｔｉの３層金属膜よりなる第３の接続電極２０が、これの一端側で、層間絶縁膜１６並びにゲート絶縁膜１４されたコンタクトスルーホールを介して電気的に接続されている。
【００２５】
前記各種電極Ｄｎ，Ａｎ，１７，２０上を含む層間絶縁膜１６上には、保護絶縁膜１８が設けられている。この保護絶縁膜１８の上には、有機発光ダイオードＯＬＥＤのアノード電極を兼ねるＩＴＯ電極１９が設けられ
ている。このＩＴＯ電極１９は、前記第３の接続電極２０の他端側に、保護絶縁膜１８に形成されたコンタクトする−ホールを介して電気的に接続されている。ＩＴＯ電極１９上にはバンク絶縁膜２１が設けられている。このバンク絶縁膜２１には、ＩＴＯ電極１９の一部を露出するようにが開口２１ａが形成され、この開口２１ａが形成された領域に有機膜が積層されて発光ダイオード素子ＯＬＥＤが形成されている。
【００２６】
前記有機膜は、低分子有機物質により形成されている。具体的には、これら有機膜は、前記バンク絶縁膜２１並びにこのバンク絶縁膜２１の開口２１ａから露出したアノード電極（ＩＴＯ電極）１９上に、順次積層された、正孔輸送層ＨＴＬ、ＥＬ発光層ＥＭ、電子輸送層ＥＴＬとである。前記有機発光ダイオードＯＬＥＤは、前記有機膜を含む、表示部全体を被覆し、アルミニウム（Ａｌ）からなるカソード電極ＣＡを有する。前記正孔輸送層ＨＴＬは、例えば、トリフェニルジアミン（ＴＰＤ）で形成されている。前記ＥＬ発光層ＥＭは、好ましくは、赤色発光層と、青色発光層と、緑色発光層とにより、カラー表示を行うように構成されている。前記赤色発光層は、例えば、ＤＣＪＴＢとルブレンをドープしたトリス（８−ハイドロオキシキノリン）アルミニウム（Ａｌｑ３）により形成されている。前記青色発光層は、例えば、ＢＣＺＶＢｉをドープしたＤＰＶＢｉにより形成されている。また、前記緑色発光層は、例えば、クマリン５４０をドープしたＡｌｑ３から形成されている。前記電子輸送層ＥＴＬは、例えば、Ａｌｑ３により形成されている。これら発光層並びに輸送層を形成する材料は、一例であり、用途により種々選定され得る。この有機発光ダイオードの露出面は、膜厚２００ｎｍのＳｉＯＮ膜で構成された最終保護膜ＰＶにより覆われている。
【００２７】
前記ＥＬ駆動用トランジスタＱｄを構成している単結晶Ｓｉ膜１３の部分には、ｎ＋型の領域２２が形成されている（図５）。このｎ＋型の領域２２は、チャネル領域１３ｃに接続されていると共に、ソース、ドレイン領域を構成するｐ＋型の第１領域１３ｄからは分離されている。このｎ＋型の領域２２は、第４の端子であるボディ電極ＢＤとして機能する。このボディ電極ＢＤを構成するｎ＋型の領域２２は、層間絶縁膜１６並びにゲート絶縁膜１４されたコンタクトスルーホールを介してアノード電流供給電極Ａｎに接続されている。
【００２８】
上記のような構成のＥＬ駆動用トランジスタＱｄを有する発光型表示装置においては、ＥＬ駆動用トランジスタＱｄにボディ電極ＢＤが設けられ、これがアノード電流供給電極に接続されている。この結果、ＥＬ駆動用トランジスタＱｄで生成された余剰キャリアはアノード電流供給電極に吸い出されチャネル領域１３ｃ内に停留することがなくなる。このため、寄生バイポーラ効果によるソース領域からの電子流入も起こらず、ゲート長が２μｍ程度のショートチャネルトランジスタにおいても良好な電流飽和特性が達成される。各画素のＥＬ駆動用トランジスタＱｄのボディ電極ＢＤは、過剰キャリアを吸い出すためだけに設けられているため、全てのボディ電極ＢＤは共通化しても良い。特に、ボディ電極ＢＤをアノード電流供給端子に接続することで、ボディ電極用の配線を別個に設けることが必要なくなるため、画素の開口率改善に寄与する。また、ゲート長が２μｍ程度のショートチャネルトランジスタをＥＬ駆動用トランジスタに用いることも画素の開口率改善に寄与する。
【００２９】
次に上記構成のアクティブマトリックスの製造方法の一例を説明する。
【００３０】
厚さ５００μｍ、横幅７５０ｍｍ、縦幅９５０ｍｍの歪点約６７０℃の無アルカリガラス基板１１上を準備する。このガラス基板１１を洗浄した後、この上面に、ＳｉＨ４とＮＨ３とＯ２との混合ガスを用いたプラズマＣＶＤ法により、膜厚２００ｎｍのＳｉＯＮ膜１２を形成する。このＳｉＯＮ膜１２上に、ＳｉＨ４とＡｒガスとのの混合ガスを用いたプラズマＣＶＤ法により、ほぼ真性の水素化非晶質シリコン膜１３を２００ｎｍの厚さで形成する。例えば、このときの成膜温度を４００℃とすることで、成膜直後の水素含有量を約５ａｔ％にすることができる。次に、基板を４５０℃で約３０分アニールすることにより、水素化非晶質シリコン膜１３中の水素を放出させる。そして、ＳｉＨ４とＮＨ３とＯ２との混合ガスを用いたプラズマＣＶＤ法により、膜厚２００ｎｍのＳｉＯＮ膜を、非晶質シリコン膜１３上に次のレーザ光を使用したアニール工程のときのアブレーションを防止するためのキャップ層として形成する。尚、これらプラズマＣＶＤおよびアニールの工程はガラス基板１１を大気に晒すことなく真空中で一貫処理される。
【００３１】
次に、波長３０８ｎｍのパルス状のエキシマレーザ光を前記非晶質シリコン膜１３に照射することにより、これのシリコンを溶融再結晶化させて部分的に単結晶化された単結晶Ｓｉ膜１３とする。この時には、できるだけ大きな面積を持つ単結晶化領域を得るために、前記エキシマレーザ光は、適当なパターンを持つ位相シフトマスクを用いて基板表面でのレーザビーム強度に空間分布を持たせて、横方向の温度勾配を与える手法を採用することが好ましい。これにより、横方向の結晶成長が喚起され、１辺約４μｍの大きさのほぼ矩形の単結晶領域のアレイを得ることができた。このような位相シフトマスクを使用したアニール方法の具体例は、後で詳細に説明する。
【００３２】
次に、緩衝フッ酸により前記キャップ層としてのＳｉＯＮ膜を除去し、通常のホトリソグラフィ法により単結晶Ｓｉ膜１３を所定のパターンに加工する。
【００３３】
次に、ＫｒガスとＯ２との混合ガス中でのプラズマ酸化により膜厚４ｎｍの酸化膜を単結晶Ｓｉ膜１３の表面に形成し、続いて、この酸化膜の上に、テトラエトキシシランとＯ２との混合ガスを用いたプラズマＣＶＤ法により、膜厚２４ｎｍのＳｉＯ２膜を形成して２層積層型のゲート絶縁膜１４を形成する。
【００３４】
次に、イオン注入法によりボロン（Ｂ＋）を加速電圧２０ＫｅＶ，ドーズ量２Ｅ１１（ｃｍ−２）で単結晶Ｓｉ膜１３中に注入する。尚、このボロンは、ＴＦＴのしきい値電圧を調整するためのものである。
【００３５】
次に、スパッタリング法により、２５０ｎｍの厚さのＭｏ膜をゲート絶縁膜１４の上に形成後、通常のホトリソグラフィ法により所定のレジストパターンをＭｏ膜上に形成し、ＣＦ４を用いたリアクティブイオンエッチング法によりＭｏ膜を所定の形状に加工し、走査配線電極（走査信号配線）Ｇｍ、第１の接続電極１５並びにゲート電極１５ａを得る。
【００３６】
次に、エッチングに用いたレジストパターンを残したまま、イオン注入法によりリン（Ｐ）イオンを加速電圧４０ＫＶ、ドーズ量１Ｅ１５（ｃｍ−２）で単結晶Ｓｉ膜１３中に打ちこみ、Ｎ型のサンプリングトランジスタＱｓのソース、ドレイン領域１３ｂおよびＰ型のＥＬ駆動用トランジスタ（Ｐ型ＴＦＴ）Ｑｄのボディ領域を形成する。
【００３７】
次に、レジストパターンを残したまま、基板を混酸で処理し、加工されたＭｏ電極をサイドエッチングしてパターンをスリミングし、レジストを除去する。この後、イオン注入法により、リン（Ｐ）イオンを加速電圧４０ＫＶ、ドーズ量１Ｅ１３（ｃｍ−２）で、単結晶Ｓｉ膜１３の露出部分に打ち込んで、サンプリングトランジスタ（Ｎ型ＴＦＴ）ＱｓのＬＤＤ領域を形成する。尚、先の例と同様に、このＬＤＤ領域の長さは混酸によるサイドエッチング時間によって制御される。
【００３８】
次に、所定のレジストパターンを形成してサンプリングトランジスタＱｓを保護し、ＥＬ駆動用トランジスタＱｄのゲート電極１５ａをマスクとして、ボロンイオンを、加速電圧が２０ｋＶ、ドーズ量が２Ｅ１５（ｃｍ−２）で注入し、ｐ型のソース、ドレイン領域１３ｄを形成する。このときに、ボロンイオンの打ち込み量を前記リンイオンの打ち込み量より大きくすることにより、Ｐ型ＴＦＴのソース、ドレイン領域１３ｄはｎ型からｐ型に反転し、Ｐ型ＭＯＳが得られる。
【００３９】
次に、ホトレジストを除去した後、エキシマランプまたはメタルハライドランプの光ＵＶ照射によるラピッドサーマルアニール（ＲＡＴ）法により、単結晶Ｓｉ膜１３中に打ち込んだ不純物を活性化させる。
【００４０】
次に、テトラエトキシシランと酸素の混合ガスを用いたプラズマＣＶＤ法により、全体の上面に、膜厚５００ｎｍのＳＩＯ２膜を層間絶縁膜１６として形成する。この層間絶縁膜１６上に所定のレジストパターンを形成した後に、ＣＨＦ３を用いたドライエッチング法により、前記層間絶縁膜１６にコンタクトスル−ホールを開孔する。そして、この層間絶縁膜１６上に、スパッタリング法により、厚さが５０ｎｍのＴｉ膜と、厚さが５００ｎｍのＡｌ−Ｃｕ合金膜と、厚さが５０ｎｍのＴｉ膜とを、順次積層形成する。この後に、所定のレジストパターンをＴｉ膜上に形成した後に、ＢＣｌ３とＣｌ２との混合ガスを用いたリアクティブイオンエッチング法により一括エッチングして、信号配線電極（映像信号配線）Ｄｎと、第２並びに第３の接続電極１７，２０と、アノード電極Ａｎとを形成する。
【００４１】
上記夫々の電極Ｄｎ，１７，２０，Ａｎ上を含む層間絶縁膜１６上に、ＳｉＨ４とＮＨ３とＮ２との混合ガスを用いたプラズマＣＶＤ法により、膜厚が４００ｎｍのＳｉＮ４膜を保護絶縁膜１８として形成する。この保護絶縁膜１８上に、所定のホトレジストレジストパターンを形成後、ＳＦ６を用いたドライエッチング法により、前記保護絶縁膜１８にコンタクトスル−ホールを開孔する。
【００４２】
続いて，この保護絶縁膜１８上に、スパッタリング法により、７０ｎｍの厚さのＩＴＯ膜を形成し、これを、混酸を用いたウエットエッチングにより所定の形状に加工して、有機発光ダイオード（ＬＥＤ）ＯＬＥＤのアノード電極１９を得る。
【００４３】
最後に、アノード電極１９上を含む保護絶縁膜１８上に、ＳｉＨ４とＮＨ３とＮ２との混合ガスを用いたプラズマＣＶＤ法により、膜厚が１００ｎｍのＳｉ３Ｎ４膜を形成する。そして、このＳｉ３Ｎ４膜上に所定のホトレジストレジストパターンを形成した後に、ＳＦ６を用いたドライエッチング法により、アノード電極１９上のＬＥＤ形成部のＳｉ３Ｎ４膜をエッチングで除去して（開口２１ａを形成して）バンク絶縁膜２１を得る。尚、このバンク絶縁膜２１は、アノード電極１９の端部を被覆することで、アノード電極１９上にＬＥＤを構成する超薄膜の有機膜が形成された際に、ＩＴＯ電極端部での電界集中による素子の破壊を防止するために形成している。
【００４４】
次に、上記工程により作製されたＴＦＴアクティブマトリクス基板上に有機ＬＥＤ素子を形成する工程を以下説明する。
【００４５】
基板を真空蒸着装置にセットし、まず、予備加熱室に導入し、真空中２００℃で１時間ベーキングし、基板表面に吸着した水分を除去する。そして、酸素を含む雰囲気で紫外光を照射して、アノード電極表面の有機物を除去する。次に、基板を前処理室に移動させて、Ｏ２プラズマ処理することにより、アノード電極表面の仕事関数を整える。この処理によりアノード電極を形成しているＩＴＯの仕事関数を調整し、正孔輸送材料へ正孔が注入される際のバリアの高さを低下させ、注入効率を向上させることができる。
【００４６】
次に、基板を第１の蒸着室に移動し，正孔輸送層を表示部の全面に形成されるようなマスクを用いてマスク蒸着する。正孔輸送層の材料としては、トリフェニルジアミン（ＴＰＤ）を用いる、このほかに例えばα‐ＮＰＤなどを用いる事もできる。  次に、基板を第２の蒸着室に移動し、ＲＧＢ各々の発光材料をマスク蒸着する。各発光材料の成膜は、まず、青色を表示すべきドットと蒸着マスクの開口部との位置合わせをしたあとに、青色材料を蒸着し、次に蒸着室内で蒸着マスクを１ドットのピッチ分だけシフトさせ、緑色材料を蒸着し、更に同様に蒸着マスクを移動して赤色材料を蒸着する。この結果、ＲＧＢの各々のドット位置に所定の材料が形成される。
【００４７】
次に基板を第３の蒸着室に移動し、カソード電極を形成する。カソード電極は有機層に対して電子の注入効率を向上させるために、０．８ｎｍ程度の膜厚でＬｉＦを形成後、Ａｌ膜を１５０ｎｍの厚さに形成する。最後に基板をＣＶＤ室に移動させて、ＳｉＨ４とＮＨ３とＯ２との混合ガスを用いたプラズマＣＶＤ法により膜厚３００ｎｍのＳｉＯＮ膜１２を形成する。このときには、有機ＬＥＤ素子にダメージを与えないために形成温度は１００℃以下で、出来る限り小さな放電電力で形成することが望ましい。
【００４８】
最後に、基板を所定の大きさに切り出し、ドライバＬＳＩを実装して、パネルを完成させる。
【００４９】
次に、前記位相シフトマクを使用したアニール工程の具体的な例を図６（Ａ）ないし図６（Ｄ）を参照して説明する。
【００５０】
図６（Ａ）に示す位相シフトマスク１００は、透明媒質、例えば、石英基材に厚さの異なる互いに隣合う領域を設け、これら領域間の段差（位相シフト部）の境界で、入射するレーザ光線を回折並びに干渉させて、入射したレーザ光線の強度に周期的な空間分布を付与するものである。この位相シフトマスク１００は、隣接するパターンが逆位相（１８０°のずれ）となるように、交互に並べられた位相がπの第１のストリップ領域（位相領域）１００ｂと、位相が０の第２のストリップ領域（位相領域）１００ｃとを有する。これらストリップ領域（位相シフト線領域）は１０μｍの幅を有する。具体的には、位相シフトマスク１００は、屈折率が１．５の矩形の石英基板を２４８ｎｍの光に対して位相がπに相当する深さ、即ち２４８ｎｍの深さにパターンエッチングして作製した。このエッチングにより薄く形成された領域が第１のストリップ領域１００ｂとなり、エッチングされない領域が第２のストリップ領域１００ｃとなっている。
【００５１】
このような構成の位相シフトマスク１００においては、厚い第２の位相領域１００ｃを通過したレーザ光は、薄い第１の位相領域１００ｂを通過したレーザ光に比較して１８０°遅れる。この結果、レーザ光間で、干渉と回折とが生じ、図６（Ｄ）に示すようなレーザ光の強度分布が得られる。即ち、位相シフト部を通過した光は隣接する透過光相互が逆位相であるため、これら領域間に対応する位置で光強度が最小、例えば０となる。この最小となった領域もしくはこれの近傍の領域が半導体を結晶化する際の核になる。前記具体例では、位相シフトマスク１００は、図６（Ａ）に示されたように位相シフト部が互いに平行な複数の直線状になっているものを使用したが、これに限定されることはない。
【００５２】
例えば、位相シフト線を直交し、位相０とπを市松格子状に配列させることも可能である。この場合は、位相シフト線に沿って格子状の光強度０の領域ができる。このために、結晶の核はこの線上の任意の位置で発生するので、結晶粒の位置・形の制御が難しくなる問題を有する。このため結晶核の発生を制御するためには強度０領域は点状であることが望ましい。このため、直交する位相シフト線の位相シフト量を１８０°未満にし、これにより、位相シフト線の対応する位置では強度は（減少するものの）完全には０にはならないと同時に、交点の周囲の複素透過率の和を０にすることにより、交点に対応する位置の強度は０にできる。
【００５３】
この一例を図６（Ｂ）並びに図６（Ｃ）を参照して説明する。このマスク１００は、図６（Ｂ）に示されるように、各組が厚さの異なる４つの正方形の領域１００ｅ，１００ｆ，１００ｇ，１００ｈにより構成されている正方形のパターンからなる複数の組を有する。各組において、図６（Ｃ）に示されるように、第１の領域１００ｅが一番薄く、位相が０となっている。第４の領域１００ｈは一番厚く、位相が第１の領域１００ｅとは３π／２ずれている。これら領域１００ｅ，１００ｈの厚さとの間の厚さを有する第２、第３の領域１００ｆ，１００ｇは、第１の領域に対して位相がπ／２、πと夫々ずれている。
【００５４】
このようなマスクにおいては、第１ないし第４の領域が隣り合う部分、例えば、正方形のパターンの中心点が、強度０の領域となる。従って、この点が結晶の核となるので、結晶粒の位置、形を容易に制御できる。このような位相シフトマスクを使用した技術は、日本出願（特願２００２−１２０３１２）を基礎出願とし、本願人と同じ出願人による２００３年，３月１９日出願の国際出願の明細書に記載されている。
【００５５】
次に上記構成のアクテイブマトリックスＡＭＸを備えた発光型表示装置の全体を図７を参照して説明する。
【００５６】
矩形のガラス基板１１上には、上記構成のアクティブマトリクスＡＭＸと、垂直走査回路ＶＤＲＶと、水平駆動回路ＨＤＲＶとが形成されている。アクティブマトリクスＡＭＸの各画素の有機発光ダイオードＯＬＥＤのカソード電極ＣＡは、コンタクトエリアＣＡＣＯＮＴを介して、基板１１上に形成された引き出し配線ＷＬによって外部接続端子ＰＡＤに接続されている。また、画素内で各列に設けられたアノード電流供給電極Ａｎは、画素領域の外で接続され、引き出し電極により外部接続端子ＰＡＤに接続されている。画素領域のほぼ全面に渡って設けられたカソード電極ＣＡ上には、外部接続端子ＰＡＤを除いたほぼ全面に最終保護膜ＰＶが形成され、有機発光ダイオード素子が外気に曝されないようになっている。
【００５７】
（第２の実施の形態）
図８は、本発明の第２の実施の形態の発光型表示装置の画素の等価回路を示す。本第２の実施の形態の構成は、前記第１の実施の形態とほぼ同様であるが、ＥＬ駆動用トランジスタＱｄにＮＭＯＳを用いた点が異なる。また、このＥＬ駆動用トランジスタＱｄのドレイン端子には、有機発光ダイオードＯＬＥＤのカソード電極が接続され、有機発光ダイオードＯＬＥＤのアノード電極は、共通電極となるように構成されている。このような構成においても、ＥＬ駆動用トランジスタＱｄにボディ電極ＢＤを設けて、これをアノード電流供給電極Ａｎに接続することで、ＥＬ駆動用トランジスタＱｄ内で生成された余剰キャリアは、アノード電流供給電極Ａｎに吸い出されチャネル領域内に停留することがなくなる。このため、寄生バイポーラ効果によるソースからの電子流入も起こらず、ゲート長２μｍ程度のショートチャネルトランジスタにおいても良好な電流飽和特性が達成される。特にＮＮＯＳでは寄生バイポーラ効果による非飽和特性が発生しやすいために、有効である。
【００５８】
このようにして構成されたアクテイブマトリックスＡＭＸを備えた発光型表示装置は、図７において、カソード電極ＰＶに代わってアノード電極が、コンタクトエリアＣＡＣＯＮＴを介して、基板１１上に形成された引き出し配線ＷＬによって外部接続端子ＰＡＤに接続される。
【００５９】
図９および図１０はそれぞれ、ＥＬ駆動用トランジスタとして、従来の３端子構成のＮＭＯＳトランジスタを使用した場合と、上記第２の実施の形態の４端子構成のＮＭＯＳトランジスタを使用した場合との出力特性を示す。
【００６０】
図９に示す従来の３端子構成のＮＭＯＳトランジスタの場合では、寄生バイポーラ効果の発現によりドレイン電圧に対し、ドレイン電流が一定となる飽和領域がほとんどみられず、高ドレイン電圧領域でのブレークダウンも見られる。一方、図１０に示す本実施の形態の４端子トランジスタの場合では、良好な飽和特性が広いドレイン電圧にわたって見られており、ブレークダウンも起こっていない。このような特性は、定電流駆動型の発光型表示装置に用いるトランジスタとしては特に望ましいものである。
【００６１】
前記第１並びに第２の実施の形態では、ＥＬ駆動用トランジスタの４番目の端子、即ち、ボディ電極ＢＤをアノード電流供給配線Ａｎに接続することにより、チャンネル領域の余剰キャリアは、このトランジスタから排出するようにしているが、例えば、以下に説明する第３の実施の形態のように、上記配線との接続に本発明は限定されることはない。
【００６２】
（第３の実施の形態）
図１１に示すアクテイブマトリックスにおいて、図１に示すものと同じ部材には同じ参照符号を付して説明を省略する。
【００６３】
ＥＬ駆動用トランジスタＱｄは、ＰＭＯＳであり、これのボディ電極ＢＤは、アノード電流供給配線Ａｎには接続されていない。代わってアース線ＡＬが、  走査信号配線Ｇｍと平行に、絶縁基体１０に設けられており、これらアース線ＡＬにボデイ電極ＢＤが接続されている。これらアース線ＡＬは、画素領域の外へと延びて、電源電位に保持されている。尚、これらアース線ＡＬは、例えば、走査信号配線Ｇｍを形成するときに、これらと一緒に同材料で形成され得る。
【００６４】
前記アース線ＡＬは、映像信号配線Ｄｎと平行に形成されていても良いし、また、必ずしも配線に対して平行に形成されていなくても良い。
【００６５】
このような構成のＥＬ駆動用トランジスタのチャンネル領域に発生する余剰キャリアは、ボディ電極ＢＤ並びにアース線ＡＬを介してトランジスタから排出、即ち、逃げる。この結果、図１０に示すような効果が得られる。
【００６６】
この実施の形態の技術思想は、勿論、第２の実施の形態のように、ＥＬ駆動用トランジスタＱｄとしてＮＭＯＳを用いた場合にも適用可能である。
【産業上の利用可能性】
【００６７】
以上のように、本発明によれば、均一で高画質を有しかつ長寿命の発光型表示装置を実現できる。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１の実施の形態に係わる発光型表示装置の画素回路図である。
【図２】本発明の第１の実施の形態にかかる発光型表示装置の画素部分を拡大して示す平面図である。
【図３】図２の３−３線に沿った断面図である。
【図４】図２の４−４線に沿った断面図である。
【図５】図２の５−５線に沿った断面図である。
【図６】（Ａ）ないし（Ｄ）は、第１の実施の形態のトランジスタを形成する方法で使用される位相シフトマクを使用したアニール工程を説明するための図である。
【図７】第１の実施の形態に係わるアクテイブマトリックスを備えた発光型表示装置の全体を示す分解斜視図である。
【図８】本発明の第２の実施の形態にかかる発光型表示装置の画素回路図である。
【図９】従来のＥＬ駆動用トランジスタの出力特性を示す図である。
【図１０】本発明の第２の実施の形態にかかる発光型表示装置に用いたＥＬ駆動用トランジスタの出力特性を示す図である。
【図１１】本発明の第３の実施の形態に係わる発光型表示装置の画素回路図である。
【符号の説明】
【００６９】
１０…電気絶縁基板、Ｇｍ…走査信号配線（走査配線電極）、Ｄｎ…映像信号配線（信号配線電極）、１５…第１の接続電極、１９…ＩＴＯ電極（アノード電極）、１７…第２の接続電極、２０…第３の接続電極、Ａｎ…アノード電流供給電極、ＯＬＥＤ…有機発光ダイオード素子、ＢＤ…ボディ電極、Ｑｓ…サンプリングトランジスタＱｄ…ＥＬ駆動用トランジスタ、Ｃｓ…電荷蓄積容量、１２…ＳｉＮＯ膜（バッファ膜）、１４…ゲート絶縁膜、１６…層間絶縁膜、１８…保護絶縁膜、２１…バンク絶縁膜、ＰＶ…最終保護膜、１３ａ…チャネル領域、１３ｂ…ｎ＋型の領域、１３ｄ…ｐ＋型の第１領域、ＨＴＬ…正孔輸送層、ＥＭ…ＥＬ発光層、ＥＴＬ…電子輸送層、ＣＡ…カソード電極。
【図１】
2005004183.tif 000003
【図２】
2005004183.tif 000004
【図３】
2005004183.tif 000005
【図４】
2005004183.tif 000006
【図５】
2005004183.tif 000007
【図６】
2005004183.tif 000008
【図７】
2005004183.tif 000009
【図８】
2005004183.tif 000010
【図９】
2005004183.tif 000011
【図１０】
2005004183.tif 000012
【図１１】
2005004183.tif 000013