(57)【要約】【課題】高集積・高速の光入力メモリおよび高感度光センサを実現する電界効果トランジスタを得る。【解決手段】Si層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドットとSiO2膜を交互に少なくとも２層以上重ねた多段量子ドット層、該多段量子ドット層上に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた不純物半導体または半透明金属からなるゲート電極層、を少なくとも具える。【選択図】図２
2005277263.tif 000002
【特許請求の範囲】
【請求項１】
半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた不純物半導体からなるゲート電極層、を少なくとも具えたことを特徴とする量子ドット電界効果トランジスタ。
【請求項２】
前記高誘電率絶縁層は、タンタル酸化膜であることを特徴とする請求項１記載の量子ドット電界効果トランジスタ
【請求項３】
前記高誘電率絶縁層は、Si伝導帯との接合バリア高さが１eV以下であることを特徴とする請求項１記載の量子ドット電界効果トランジスタ。
【請求項４】
前記半導体層を化合物半導体基板で構成したことを特徴とする請求項１記載の量子ドット電界効果トランジスタ。
【請求項５】
前記半導体層を絶縁体上に形成された単結晶半導体薄膜で構成したことを特徴とする請求項１記載の量子ドット電界効果トランジスタ。
【請求項６】
前記半導体層を絶縁体上に形成された化合物半導体薄膜で構成したことを特徴とする請求項１記載の量子ドット電界効果トランジスタ。
【請求項７】
前記半導体層を絶縁体上に形成された多結晶半導体で構成したことを特徴とする請求項１記載の量子ドット電界効果トランジスタ。
【請求項８】
前記半導体層を多結晶化合物半導体薄膜で構成したことを特徴とする請求項１記載の量子ドット電界効果トランジスタ。
【請求項９】
半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた不純物半導体からなるゲート電極層、を少なくとも具えた量子ドット電界効果トランジスタであって、
該量子ドット電界効果トランジスタへの段階的光照射により、前記ゲート電極層から前記高誘電率絶縁層を介した前記多段量子ドット層への段階的電荷注入によるデータ書込み、および前記多段量子ドット層から前記トンネルSiO2膜を介したSi層への電荷の放出によるデータ消去をおこなうことを特徴とするメモリ素子。
【請求項１０】
半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた不純物半導体からなるゲート電極層、を少なくとも具えた量子ドット電界効果トランジスタであって、該量子ドット電界効果トランジスタの多段量子ドット層に於ける電子なだれ増幅により光検知を行うことを特徴とする光センサ。
【請求項１１】
半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた不純物半導体からなるゲート電極層、を少なくとも具えた量子ドット電界効果トランジスタと、少なくとも該量子ドット電界効果トランジスタへの段階的光照射により、前記ゲート電極層から前記高誘電率絶縁層を介した前記多段量子ドット層への段階的電荷注入によるデータ書込み、および前記多段量子ドット層から前記トンネルSiO2膜を介したSi層への電荷の放出によるデータ消去をおこなうメモリ素子と、該量子ドット電界効果トランジスタの多段量子ドット層に於ける電子なだれ増幅により光検知をおこなう光センサとを単一基板上に設けたことを特徴とする集積回路。
【請求項１２】
半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた不純物半導体からなるゲート電極層、を少なくとも具えた量子ドット電界効果トランジスタを複数個具え、光入力により該複数のトランジスタを動作させることを特徴とする集積回路。
【請求項１３】
半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた半透明導体からなるゲート電極層、を少なくとも具えた量子ドット電界効果トランジスタ。
【請求項１４】
前記高誘電率絶縁層はタンタル酸化膜であることを特徴とする請求項１３記載の量子ドット電界効果トランジスタ。
【請求項１５】
前記高誘電率絶縁層はSi伝導帯との接合バリア高さが１eV以下であることを特徴とする、請求項１３記載の量子ドット電界効果トランジスタ。
【請求項１６】
前記半導体層を化合物半導体基板で構成したことを特徴とする請求項１３記載の量子ドット電界効果トランジスタ。
【請求項１７】
前記半導体層を絶縁体上に形成された単結晶半導体薄膜で構成したことを特徴とする請求項１３記載の量子ドット電界効果トランジスタ。
【請求項１８】
前記半導体層を絶縁体上に形成された化合物半導体薄膜で構成したことを特徴とする請求項１３記載の量子ドット電界効果トランジスタ。
【請求項１９】
前記半導体層を絶縁体上に形成された多結晶半導体で構成したことを特徴とする請求項１３記載の量子ドット電界効果トランジスタ。
【請求項２０】
前記半導体層を多結晶化合物半導体薄膜で構成したことを特徴とする請求項１３記載の量子ドット電界効果トランジスタ。
【請求項２１】
半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた半透明導体からなるゲート電極層、を少なくとも具えた量子ドット電界効果トランジスタであって、該量子ドット電界効果トランジスタへの段階的光照射により前記ゲート電極層から前記高誘電率絶縁層を介した前記多段量子ドット層への段階的電荷注入によるデータ書込み、および前記多段量子ドット層から前記トンネルSiO2膜を介したSi層への電荷の放出によるデータ消去をおこなうことを特徴とするメモリ素子。
【請求項２２】
半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた半透明導体からなるゲート電極層、を少なくとも具えた量子ドット電界効果トランジスタであって、該量子ドット電界効果トランジスタの多段量子ドット層に於ける電子なだれ増幅により光検知をおこなうことを特徴とする光センサ。
【請求項２３】
半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた半透明導体からなるゲート電極層、を少なくとも具えた量子ドット電界効果トランジスタと、少なくとも該量子ドット電界効果トランジスタへの段階的光照射により、前記ゲート電極層から前記高誘電率絶縁層を介した前記多段量子ドット層への段階的電荷注入によるデータ書込み、および前記多段量子ドット層から前記トンネルSiO2膜を介したSi層への電荷の放出によるデータ消去をおこなうメモリ素子と、該量子ドット電界効果トランジスタの多段量子ドット層に於ける電子なだれ増幅により光検知をおこなう光センサとを単一基板上に設けたことを特徴とする集積回路。
【請求項２４】
半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた半透明導体からなるゲート電極層、を少なくとも具えた量子ドット電界効果トランジスタを複数個具え、光入力により該複数のトランジスタを動作させることを特徴とする集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単結晶半導体基板上あるいは絶縁体上等に形成される電界効果トランジスタ、それを用いたメモリ素子、光センサ、及びこれらトランジスタ、メモリ素子、光センサを用いて構成した集積回路に関する。
【背景技術】
【０００２】
半導体集積回路は、単結晶半導体基板あるいは絶縁体上の単結晶半導体薄膜上に作製された多数の相補型電界効果トランジスタやメモリセルにより構成されている。従来、集積回路は、トランジスタやメモリセルのサイズを小さくしていくことにより高速化・高集積化を実現し、より高度の情報処理を可能とする高性能化を図ってきた。しかし微細化は物理的な限界に近づいており、今後は単純にトランジスタを小さくしただけでは実質的性能向上が困難となりつつある。またトランジスタの微細化に伴って、配線による信号遅延が集積回路の動作速度を決定付ける要因として顕著になりつつある。配線の微細化による配線抵抗および配線間容量の増加の相乗効果により、トランジスタの性能を上げても配線信号遅延が集積回路の動作速度を制限してしまうという問題を有する。また従来のフラッシュメモリ等では、一般的に電荷注入時間の短時間化と電荷保持時間の長時間化の間にはトレードオフの関係があり、高性能のメモリ素子を実現するのが難しいという問題があった。
これらの問題を解決するために従来の手段としては、図１に示すように、電界効果トランジスタのゲート絶縁膜（１０３、１０５）中に量子ドット（１０４）を形成し、量子ドットへの電荷の注入によりトランジスタの閾値電圧を制御し、多値メモリ動作させている。これをメモリとして用いれば、従来の０または１の２値によるメモリ動作と異なり、０、１、２、３といった多値を使うことができるので、素子の占有面積が同じでも記憶容量を劇的に増やすことが可能となる。
また電気信号ではなく、光によって電界効果トランジスタを動作させる技術が提案されている（例えば、特許文献３参照。）。これはゲート電極（１０６）に光パルス（１１０）を照射することによってゲート絶縁膜中に形成した多段量子ドットに電荷を注入するものである。この技術によれば、電気配線によるゲート電圧印加がなくとも電界効果トランジスタの閾値電圧制御が可能となるので、信号遅延のない光入力によってデータ書き込みが可能となる（例えば、特許文献１及び特許文献２参照。）。
また、量子ドットをゲート絶縁膜中に導入し、これをメモリノードとして用いることによって多値メモリ動作させる電界効果トランジスタ技術に加えて、量子ドット電界効果トランジスタの書き込み時間と電荷保持特性を向上させるため、ゲート絶縁膜（１０３、１０５）に高誘電率絶縁膜であるＨｆＯ２膜を用いる技術が提案されている（例えば、非特許文献１参照。）。ＨｆＯ２膜は、半導体層であるSiとの接合に於いて、伝導帯に対するバリアが低いため、ＨｆＯ２膜中の量子ドットへの電子注入が容易であるという利点と、量子ドットに注入された電荷を長時間安定してドット内に保持できるという利点を兼ね備える。
【０００３】
【特許文献１】特開平９−２６０６１１
【特許文献２】特開２０００−４０７５３
【特許文献３】特開２００１−１５６２９８
【非特許文献１】J. J. Lee、他５名、2003 Symposium on VLSI Technology Digest of Technical Papers、２００３年６月、ページ３３
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前記したように、光入力可能な量子ドット電界効果トランジスタを実現できれば、高集積・高速書き込み且つ長時間電荷保持が可能な光入力メモリ素子を実現することが可能となる。提案されている電界効果トランジスタでは、コントロール酸化膜のみでなくトンネル酸化膜にもＨｆＯ２膜を用いているため、トンネル酸化膜と半導体層界面に高密度の界面準位が発生し、電界効果トランジスタの電界効果移動度が低下してしまうという問題を有する。またトンネル酸化膜（ＨｆＯ２膜）を介して量子ドットの電荷を半導体層側に放出する、いわゆる消去動作に時間がかかるという難点がある。
【０００５】
そこで本発明は、上述の諸課題を鑑み、光入力可能、高集積・高速書込み・高速消去且つ長時間電荷保持が可能な多値メモリ動作可能な量子ドット電界効果トランジスタを提供しようとするものである。更には本発明の量子ドット電界効果トランジスタを用いたメモリ素子、光センサや集積回路を提供しようとするものである。
【課題を解決するための手段】
【０００６】
前記課題を解決するために本発明の量子ドット電界効果トランジスタは、Si層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドットとSiO2膜を交互に少なくとも２層以上重ねた多段量子ドット層、該多段量子ドット層上に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた不純物半導体または半透明導電体からなるゲート電極層、を少なくとも有する。ここで半導体量子ドットとは、ドットへの１電子注入による静電エネルギーの増加が室温のエネルギーである２６ｍｅＶよりも大きくなる程度に小さなサイズを有する半導体単結晶から構成された球状あるいは半球状の微細結晶である。Siを用いた場合、典型的には１０ｎｍ程度の大きさである。ここで高誘電率絶縁層とは、SiO2の比誘電率３．９に比して高い誘電率を有する絶縁体をいう。典型的には比誘電率の値が５以上のものを指す。
更に前期課題を解決するために本発明の電界効果トランジスタは、前記高誘電率絶縁層は、Si伝導帯との接合バリア高さが１eV以下であることを特徴とする。ここで言う接合バリア高さとは、例えば、図４の（４２３）に示すようなエネルギー差を指す。
【０００７】
本発明は、量子ドット電界効果トランジスタにおいて、半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた不純物半導体からなるゲート電極層、を少なくとも具えたことを特徴とする。
本発明は、量子ドット電界効果トランジスタにおいて、前記高誘電率絶縁層は、タンタル酸化膜であることを特徴とする。
本発明は、量子ドット電界効果トランジスタにおいて、前記高誘電率絶縁層は、Si伝導帯との接合バリア高さが１eV以下であることを特徴とする。
本発明は、量子ドット電界効果トランジスタにおいて、前記半導体層を化合物半導体基板で構成したことを特徴とする。
本発明は、量子ドット電界効果トランジスタにおいて、前記半導体層を絶縁体上に形成された単結晶半導体薄膜で構成したことを特徴とする。
本発明は、量子ドット電界効果トランジスタにおいて、前記半導体層を絶縁体上に形成された化合物半導体薄膜で構成したことを特徴とする。
本発明は、量子ドット電界効果トランジスタにおいて、前記半導体層を絶縁体上に形成された多結晶半導体で構成したことを特徴とする。
本発明は、量子ドット電界効果トランジスタにおいて、前記半導体層を多結晶化合物半導体薄膜で構成したことを特徴とする。
本発明は、量子ドット電界効果トランジスタにおいて、半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた不純物半導体からなるゲート電極層、を少なくとも具えた量子ドット電界効果トランジスタであって、該量子ドット電界効果トランジスタへの段階的光照射により、前記ゲート電極層から前記高誘電率絶縁層を介した前記多段量子ドット層への段階的電荷注入によるデータ書込み、および前記多段量子ドット層から前記トンネルSiO2膜を介したSi層への電荷の放出によるデータ消去をおこなうことを特徴とする。
本発明は、量子ドット電界効果トランジスタにおいて、半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた不純物半導体からなるゲート電極層、を少なくとも具えた量子ドット電界効果トランジスタであって、該量子ドット電界効果トランジスタの多段量子ドット層に於ける電子なだれ増幅により光検知を行うことを特徴とする。
本発明は、量子ドット電界効果トランジスタにおいて、半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた不純物半導体からなるゲート電極層、を少なくとも具えた量子ドット電界効果トランジスタと、少なくとも該量子ドット電界効果トランジスタへの段階的光照射により、前記ゲート電極層から前記高誘電率絶縁層を介した前記多段量子ドット層への段階的電荷注入によるデータ書込み、および前記多段量子ドット層から前記トンネルSiO2膜を介したSi層への電荷の放出によるデータ消去をおこなうメモリ素子と、該量子ドット電界効果トランジスタの多段量子ドット層に於ける電子なだれ増幅により光検知をおこなう光センサとを単一基板上に設けたことを特徴とする。
本発明は、量子ドット電界効果トランジスタにおいて、半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた不純物半導体からなるゲート電極層、を少なくとも具えた量子ドット電界効果トランジスタを複数個具え、光入力により該複数のトランジスタを動作させることを特徴とする。
【０００８】
本発明は、量子ドット電界効果トランジスタにおいて、半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた半透明導体からなるゲート電極層、を少なくとも具えたことを特徴とする。
本発明は、上記量子ドット電界効果トランジスタにおいて、前記高誘電率絶縁層はタンタル酸化膜であることを特徴とする。
本発明は、上記量子ドット電界効果トランジスタにおいて、前記高誘電率絶縁層はSi伝導帯との接合バリア高さが１eV以下であることを特徴とする。
本発明は、上記量子ドット電界効果トランジスタにおいて、前記半導体層を化合物半導体基板で構成したことを特徴とする。
本発明は、上記量子ドット電界効果トランジスタにおいて、前記半導体層を絶縁体上に形成された単結晶半導体薄膜で構成したことを特徴とする。
本発明は、上記量子ドット電界効果トランジスタにおいて、前記半導体層を絶縁体上に形成された化合物半導体薄膜で構成したことを特徴とする。
本発明は、上記量子ドット電界効果トランジスタにおいて、前記半導体層を絶縁体上に形成された多結晶半導体で構成したことを特徴とする。
本発明は、上記量子ドット電界効果トランジスタにおいて、前記半導体層を多結晶化合物半導体薄膜で構成したことを特徴とする。
本発明は、上記量子ドット電界効果トランジスタにおいて、半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた半透明導体からなるゲート電極層、を少なくとも具えた量子ドット電界効果トランジスタであって、該量子ドット電界効果トランジスタへの段階的光照射により前記ゲート電極層から前記高誘電率絶縁層を介した前記多段量子ドット層への段階的電荷注入によるデータ書込み、および前記多段量子ドット層から前記トンネルSiO2膜を介したSi層への電荷の放出によるデータ消去をおこなうことを特徴とする。
本発明は、上記量子ドット電界効果トランジスタにおいて、半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた半透明導体からなるゲート電極層、を少なくとも具えた量子ドット電界効果トランジスタであって、該量子ドット電界効果トランジスタの多段量子ドット層に於ける電子なだれ増幅により光検知をおこなうことを特徴とする。
本発明は、上記量子ドット電界効果トランジスタにおいて、半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた半透明導体からなるゲート電極層、を少なくとも具えた量子ドット電界効果トランジスタと、少なくとも該量子ドット電界効果トランジスタへの段階的光照射により、前記ゲート電極層から前記高誘電率絶縁層を介した前記多段量子ドット層への段階的電荷注入によるデータ書込み、および前記多段量子ドット層から前記トンネルSiO2膜を介したSi層への電荷の放出によるデータ消去をおこなうメモリ素子と、該量子ドット電界効果トランジスタの多段量子ドット層に於ける電子なだれ増幅により光検知をおこなう光センサとを単一基板上に設けたことを特徴とする。
本発明は、上記量子ドット電界効果トランジスタにおいて、半導体層上に設けられたトンネルSiO2膜、該トンネルSiO2膜上に設けられたSi量子ドット層とSiO2膜を交互に少なくとも２層以上重ねて形成された多段量子ドット層、多段量子ドット層の上部に設けられた高誘電率絶縁層、該高誘電率絶縁層上に設けられた半透明導体からなるゲート電極層、を少なくとも具えた量子ドット電界効果トランジスタを複数個具え、光入力により該複数のトランジスタを動作させることを特徴とする。
【発明の効果】
【０００９】
従来技術のものでは、トンネル酸化膜にＨｆＯ２膜を用いており、絶縁膜と半導体層界面（２１６）に存在する欠陥のため高密度の界面準位が発生し、電界効果トランジスタをオン動作させるときのキャリア（２１５）を捕獲するので、閾値電圧の上昇および電界効果移動度の低下を招く。本発明においては、界面（２１６）は、ＳｉＯ２膜とSiにより形成されているので極めて清浄で且つ界面準位密度が低い。そのため本発明の電界効果トランジスタでは閾値電圧の増加や電界効果移動度の低下という問題は発生しない。
【実施例１】
【００１０】
図２を用いて、本発明の量子ドット電界効果トランジスタの実施例を説明する。
図２において、本発明の半導体層（２００）としては、（１００）の面方位を有する単結晶Si基板を用いた。基板は、ｐ型で、素子分離のためのフィールド酸化後、閾値電圧制御のためＢを１．５×１０１７  ｃｍ−３イオン注入により導入した。
半導体層の上には、厚さ３．５ｎｍのトンネル酸化膜（２０３）を設ける。トンネル酸化膜としてＳｉＯ２膜を用いる。このＳｉＯ２膜は、２％酸素雰囲気中にて１０００℃でSi基板を酸化することにより形成した。
【００１１】
このトンネル酸化膜（２０３）の上には、多段量子ドット層（２０４）を設ける。多段量子ドット層は、量子ドットと酸化膜の積層構造からなる。本実施例では、Si結晶からなる量子ドットを用いた。Si量子ドットの作製は、まずトンネル酸化膜表面をＯＨ終端するために０．１％のフッ酸で洗浄し、その後ＳｉＨ４ガスを用いて減圧化学気相堆積法（ＬＰＣＶＤ）により５７５℃、０．２  Ｔｏｒｒで量子ドットを自己組織的に作製した。量子ドットのサイズは、平均的な高さが７ｎｍの半球状である。次にこの量子ドットを２％酸素雰囲気中８５０℃で酸化し厚さ１ｎｍの極薄酸化膜を形成した。以上の量子ドットおよび酸化膜形成を繰り返して、量子ドット層３層、酸化膜層３層の３段量子ドット層を形成した。勿論、多段量子ドット層の段数はこれ以上増やしてもよい。
【００１２】
多段量子ドット層の上部には高誘電率絶縁層（２０６）を設ける。そこで、この絶縁層（２０６）としては、Ａｌ酸化膜、Ｚｒ酸化膜、Ｙ酸化膜、Ｈｆ酸化膜、Ｌａ酸化膜、Ｔａ酸化膜等が適用可能であるが、ここで重要なことは該高誘電率絶縁層とＳｉ層の接合に於いて、電子に対するバリア高さが１ｅＶ以下となることである。これは例えば図４（ｃ）に示すように、ゲート電極からＳｉ層へ高誘電率絶縁層を越えて電子を注入する際の効率にこのバリア高さが大きく影響するためである。またこのバリア高さが１ｅＶ以下であると、データ通信に広く使われている赤外域の光で電荷を励起し量子ドットへ注入することが可能となるので、高速通信ネットワークから本発明の量子ドット電界効果トランジスタを用いて作成した集積回路へのデータ入力が実現できる。このように高誘電率絶縁層とシリコンのバンドアライメントの関係は、光をデータ入力に用いる素子では極めて重要な要素となる。特にＳｉとの接合に於けるバリア高さが低くなる材料として本実施例では、高誘電率絶縁層としては、Ｔａ酸化膜を用いた。Siの伝導帯から見た場合の電子に対するバリア（図４、（４２３））が他のどの材料よりも低いこと、および比誘電率が２５程度と高いことがＴａ酸化膜の特徴である。このためゲート電極材料からの電子の量子ドットへの注入を極めて容易におこなうことができ、メモリノードである量子ドットへの短時間での電荷注入が可能となる。すなわち、メモリ動作に於ける高速の書き込みが可能となるのである。またこの低いバリアのために赤外域の光でも容易に電荷を注入できるので、現在光データ通信に広く使われている赤外域の光で本発明の量子ドット電界効果トランジスタへのデータ入力が可能であるという利点を有する。本発明の電界効果トランジスタでは量子ドットに注入した電荷の長時間保持を確保するために、高誘電率絶縁層の膜厚は１０ｎｍ以上とした。本発明の電界効果トランジスタは、ゲート電極側から電荷を量子ドットに注入することにより書き込み動作をおこない、トンネル酸化膜から半導体層側へ電荷を吐き出すことによって消去をおこなう。このため高誘電率絶縁層の膜厚が厚くても電荷放出に影響がなく、従来のもの（例えば、非特許文献１参照。）で発生した消去速度が遅いという問題は発生しない。更に本発明の量子ドット電界効果トランジスタでは電荷放出（データ消去）のバイアス条件下では図４（ｅ）に示すように高誘電率絶縁層にかかる電界は小さく、誘電率の低いトンネル酸化膜側にかかる電界が大きいので、従来のもの（例えば、非特許文献１参照。）のような高誘電率絶縁層で挟まれた構造に比べて低いゲート電圧で電荷の効率的放出が可能となるのである。Ｔａ酸化膜層は、SiO2膜で覆われた量子ドット上にＴａまたはＴａ２Ｏ５を酸素雰囲気中にて蒸着することにより作製した。
高誘電率絶縁層の上に、不純物半導体ゲート電極（２０７）を設ける。このゲート電極（２０７）は、量子ドットへ注入する電荷の供給源となる。ゲート電極材料としては、本実施例の電界効果トランジスタでは光照射により発生する電荷を量子ドットに注入するために、不純物半導体層を用いた。
本実施例の電界効果トランジスタの他の構成部（浅接合を含むソース・ドレイン領域、その他の電極等）は従来のトランジスタと同様の一般的構成を具えている。
【００１３】
上記半導体層としては、Ｓｉに代えて、単結晶半導体基板、化合物半導体基板、絶縁体上に形成された単結晶半導体薄膜（ＳＯＩ）、化合物半導体薄膜、絶縁体上に形成された多結晶半導体、多結晶化合物半導体薄膜等が適用可能である。
【００１４】
上記量子ドットは、Siに代えて、Ｇｅ結晶、あるいはＧｅをコアとし、Siで覆った二重構造の結晶が適用可能である。
【００１５】
上記絶縁層（２０６）としては、Ｔａ酸化膜に代えて、Ａｌ酸化膜、Ｚｒ酸化膜、Ｙ酸化膜、Ｈｆ酸化膜、Ｌａ酸化膜等を用いることができる。
【００１６】
上記ゲート電極材料としては、他に、Ｔａ、Aｌ、Ｗ、Ｍｏ等の純金属あるいはそれらの合金、ＩＴＯ、ＩＺＯ等の透明導電体等が適用できる。
【００１７】
以上のように、本発明の量子ドット電界効果トランジスタが構成される。本発明の量子ドット電界効果トランジスタにより、ゲート電極である不純物半導体または半透明金属からの電気的パルスまたは光パルスにより量子ドットへ電荷注入を高速で効率的に行うことが可能となる。また高誘電率絶縁層の膜厚が１０ｎｍ以上と厚いので、量子ドットへ注入された電荷は長時間保持することができる。本発明の電界効果トランジスタは、絶縁膜と半導体層界面がＳｉＯ２とＳｉ界面なので、閾値電圧の増加や電界効果移動度の低下を招くことなく、良好なトランジスタ特性が実現できる。また量子ドットから半導体層への電荷放出はトンネル酸化膜を介しておこなわれるので、比較的低い電圧でも高速のデータ消去が可能である。
【実施例２】
【００１８】
本発明の電界効果トランジスタは光入力多値メモリ素子として動作する。以下、図２、図３、図４に沿って，別の実施例について説明する。
図３（ａ）は、量子ドットに電荷を注入する前の電界効果トランジスタのオン状態を示す。量子ドットに電荷がなく、フラットバンド条件下ではトランジスタの断面方向バンド図は図４（ａ）に示すようになる。この状態での電界効果トランジスタのゲート電圧−ドレイン電流特性は図２（ｂ）の（２１１）に示すようなものとなる。フラットバンド電圧に対して正のゲート電圧ＶＳ２を印加したとき流れる電流ＩＬ１は基準値（２１４）より大きいので、この状態は論理上の“０”と判定される。この状態に対応するバンド図は図４（ｂ）で示される。
【００１９】
次に本発明の電界効果トランジスタに負の電圧を印加した状態でパルス光（３０６、４１０）を照射すると、ゲート電極で発生した電子（３０５、４１１）がＴａ２Ｏ５絶縁膜の低いバリアを超えて更に極薄酸化膜をトンネルして量子ドットへと注入される。このときのバンド図は図４ｃ）に示すようになる。量子ドットへ電子が注入されると量子ドットの静電エネルギーが上昇するため、次の電子は他のドットへと注入される。このようにして第１層量子ドットに電子注入される。バンド図からわかるように、量子ドット中の電子によって半導体層のバンドは上側に曲げられており、ゲート電圧に正の電圧を印加しても半導体層には反転層が形成されず電流が流れない。すなわち、見かけ上トランジスタの閾値電圧が＋側にシフトした形となる。よって、この状態でのトランジスタのゲート電圧−ドレイン電流特性は図２（ｂ）（２１２）に示すようなものとなる。この場合、トランジスタにフラットバンド電圧に対して正のゲート電圧ＶＳ２を印加しても流れる電流ＩＬ２は基準電流２１４より小さいため、この状態は論理上の“１”と判定される。
さらに本発明の電界効果トランジスタに２回目のパルス光（３１０）を照射すると、ゲート電極で発生した電子がＴａ２Ｏ５絶縁膜の低いバリアを超えて量子ドットへと再度注入される。これによって、量子ドットの第２層まで電子注入が起こる。このようにしてトランジスタの閾値電圧は更に＋側へとシフトするので、この状態でのトランジスタのゲート電圧−ドレイン電流特性は図２（ｂ）（２１３）に示すようなものとなる。この場合、図３−２（ｄ）に示されるようにトランジスタにゲート電圧ＶＳ３を印加しても流れる電流ＩＬ３は基準電流（２１４）より小さいため、この状態は論理上の“２”と判定される。このように、光入力によってトランジスタの閾値をシフトさせることによって多値情報の入力が可能となる。
量子ドットに注入された電荷は、光入力または電荷放出操作のない間は量子ドットに保持される。よって、光入力された情報はトランジスタへの電力供給を遮断しても不揮発的に保持される（図４（ｄ））。
【００２０】
次に一旦書き込んだ情報を消去する場合だが、この際にはゲート電極に高い負の電圧を印加する（図３（ｅ）、図４（ｅ））。これによって量子ドット中の電子は半導体層中に放出され、ドレイン電極から接地電位へと流れる。こうして量子ドットに保持されていた電子はなくなるので、トランジスタのゲート電圧−ドレイン電流特性は図２（ｂ）の（２１１）の元の状態に戻り、データは消去されたことになる。本発明の量子ドット電界効果トランジスタでは、電荷放出の負電圧印加時に高誘電率絶縁層にかかる電界は小さく、トンネル酸化膜であるSiO2膜に強い電界がかかるので、量子ドットに注入された電荷を短時間で半導体層へ放出することが可能であり、非特許文献１でＨｆＯ２膜を用いた場合に発生する消去速度低下の問題が発生しない。
【００２１】
以上述べたように、本発明の電界効果トランジスタは光入力メモリ動作を実現することができるので、高集積・高速のメモリ素子として用いることができる。
【実施例３】
【００２２】
本発明の電界効果トランジスタの高感度光センサとしての作用を図５に沿って説明する。微弱な光（５０２、５０６）がゲート電極（５０１）に入力されると、実施例２における場合と同様にして、量子ドット（５００）へ電子が注入される。光センサとして用いる場合にはゲート電極に大きな負電圧（５０５）が印加されているが、本発明の量子ドット電界効果トランジスタはゲート電圧は高誘電率絶縁層よりドット間およびトンネル酸化膜に強くかかるので量子ドットへ注入された電子は強加速を受け、下の段の量子ドットへトンネルした際に、高いエネルギー（５０８）により衝突電離（５１０）を起し、複数の電子を発生する。これを量子ドット層を下りながら繰り返すことによって、半導体層に向かってなだれ状に電子の数が増える（５０４）ことになる。このようにして例え入射した光が極微弱なものであっても大きなドレイン電流を取出すことができるので、本発明の電界効果トランジスタは高感度光センサとして用いることができる。
【００２３】
従来のものでは、量子ドットの上下を高誘電率絶縁層ではさむような構造の場合、ゲート電圧は両方の高誘電率絶縁層に同様にかかり、ゲート絶縁層側高誘電率絶縁層での電圧降下が無視できない。このため電荷放出に重要なトンネル酸化膜に十分な電界を発生させるためには高いゲート電圧を印加せざるを得なくなる（例えば、非特許文献１参照。）。これに対して本発明の量子ドット電界効果トランジスタはゲート絶縁層に高誘電率材料を、量子ドットの酸化膜およびトンネル酸化膜はSiO2をそれぞれ用いているので、誘電率の低いSiO2膜に効率的に電界がかかり、結果として比較的低いゲート電圧でも高効率な電荷のなだれ増幅が可能となるのである。本実施例では量子ドット３段の場合について，説明をしたが、多段量子ドット層の段数を増やすことによって光に対する感度を高めることができるのは言うまでもない。要求に応じて、量子ドット層の段数を増加することになる。
【００２４】
また本発明の電界効果トランジスタを２次元マトリクス状に配置することによって、高感度カメラとして機能させることができる。特に高誘電率絶縁層にＴａ酸化膜を用いれば、赤外域から感度を有する超高感度赤外線カメラとして用いることできる。
【図面の簡単な説明】
【００２５】
【図１】従来の量子ドット電界効果トランジスタを示す断面図
【図２】本発明の量子ドット電界効果トランジスタ断面図とそのゲート電圧−ドレイン電流特性を示す図
【図３】本発明の電界効果トランジスタを光入力多値メモリとして動作させる方法を示した断面図
【図４】本発明の電界効果トランジスタを光入力多値メモリとして動作させる方法を示したバンド図
【図５】本発明の電界効果トランジスタを高感度光センサとして動作させる方法を示した断面図およびバンド図
【符号の説明】
【００２６】
１００  半導体層
１０１  ソース領域
１０２  ドレイン領域
１０３  トンネル酸化膜
１０４  量子ドット
１０５  コントロール酸化膜
１０６  ゲート電極
２０３  トンネル酸化膜
２０４  多段量子ドット層
２０５  量子ドット
２０６  高誘電率絶縁層
２０７  不純物半導体ゲート電極
３０５  光励起電子
４００  ゲート電極
４０１  高誘電率絶縁層
４０２  酸化膜
４０３  トンネル酸化膜
４０４  半導体層
４０５  量子ドット
４０７  フェルミエネルギー
【図１】
2005277263.tif 000003
【図２】
2005277263.tif 000004
【図３】
2005277263.tif 000005
【図４】
2005277263.tif 000006
【図５】
2005277263.tif 000007