(57)【要約】【課題】簡易に、かつ、安定して、誘電体膜などの材料膜に開口部を形成することができる半導体素子の製造方法を提供すること。【解決手段】本発明の半導体素子の製造方法は、（１）実質的に平行に延びる一対の溝部７とその一対の溝部７によって区画される凸部９とを有する基板３を材料膜１３で覆い、（３）得られた基板上に、溝部７を充填するように第１フォトレジストからなる第１フォトレジスト層１７を形成し、（４）得られた基板を、第２フォトレジストからなる第２フォトレジスト層１９で覆い、（５）前記材料膜１３のうち凸部９の上面上にある部分が露出するように第１及び第２フォトレジスト層１９の一部を除去することによりマスク層を形成し、（６）マスク層を用いて、材料膜１３のうち前記露出部分を除去する工程を備える。【選択図】図２
2005317914.tif 000002
【特許請求の範囲】
【請求項１】
（１）実質的に平行に延びる一対の溝部とその一対の溝部の間に区画される凸部とを有する基板を材料膜で覆い、（２）得られた基板上に、溝部を充填するように第１フォトレジストからなる第１フォトレジスト層を形成し、（３）得られた基板を、第２フォトレジストからなる第２フォトレジスト層で覆い、（４）第１及び第２フォトレジスト層の一部を除去することにより、前記材料膜のうち凸部の上面上にある部分を露出させてマスク層を形成し、（５）そのマスク層を用いて、材料膜のうち前記露出部分を除去する工程を備える半導体素子の製造方法。
【請求項２】
工程（２）の後であって、工程（３）の前に、第１フォトレジスト層をプリベイクする工程をさらに備える請求項１に記載の製造方法。
【請求項３】
第２フォトレジストは、その粘度が第１フォトレジストよりも高い請求項１に記載の製造方法。
【請求項４】
第１フォトレジストは、その粘度が４〜７ｍｍ2／ｓであり、第２フォトレジストは、その粘度が７０〜１００ｍｍ2／ｓである請求項１に記載の製造方法。
【請求項５】
第２フォトレジスト層は、その厚さが２〜４μｍとなるように形成される請求項１に記載の製造方法。
【請求項６】
マスク層は、第１及び第２フォトレジスト層のうち凸部の上方部分を露光し、第１及び第２フォトレジスト層を現像することにより形成される請求項１に記載の製造方法。
【請求項７】
（１）実質的に平行に延びる一対の溝部とその一対の溝部の間に区画される凸部とを有する基板を材料膜で覆い、（２）得られた基板を、第３フォトレジストからなる第３フォトレジスト層で覆い、（３）前記材料膜のうち凸部の上面上にある部分及び凸部の側面上にある部分が露出し、かつ、前記材料膜のうち溝部の縁部上にあって凸部に対向する部分を覆うように第３フォトレジスト層の一部を除去し、（４）得られた基板を、第４フォトレジストからなる第４フォトレジスト層で覆い、（５）第４フォトレジスト層の一部を除去することにより、前記材料膜のうち凸部の上面上にある部分を露出させてマスク層を形成し、（６）そのマスク層を用いて、材料膜のうち前記露出部分を除去する工程を備える半導体素子の製造方法。
【請求項８】
第４フォトレジストは、その粘度が第３フォトレジストよりも低い請求項７に記載の製造方法。
【請求項９】
第４フォトレジストに含まれる溶剤は、第３フォトレジストに含まれる溶剤よりも第３フォトレジストを溶解させにくい請求項７に記載の製造方法。
【請求項１０】
第４フォトレジストは、第３フォトレジストと異なる感光型である請求項７に記載の製造方法。
【請求項１１】
第３フォトレジストは、その粘度が７０〜１００mm2/sであり、第４フォトレジストは、その粘度が４〜７mm2/sである請求項７に記載の製造方法。
【請求項１２】
第３フォトレジスト層は、その厚さが２〜４μｍとなるように形成される請求項７に記載の製造方法。
【請求項１３】
第４フォトレジスト層は、その厚さが０.２〜０.５μｍとなるように形成される請求項７に記載の製造方法。
【請求項１４】
工程（３）は、第３フォトレジスト層のうち凸部の上方及びその近傍部分を露光し、第３フォトレジスト層を現像することにより、前記材料膜のうち凸部の上面上にある部分及び凸部の側面上にある部分が露出し、かつ、前記材料膜のうち溝部の縁部上にあって凸部に対向する部分を覆うように第３フォトレジスト層の一部を除去する工程である請求項７に記載の製造方法。
【請求項１５】
工程（５）において、第４フォトレジスト層の一部は、第４フォトレジスト層の現像によって除去される請求項７に記載の製造方法。
【請求項１６】
請求項１〜１５の何れか１つの製造方法を備える半導体レーザチップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及び半導体レーザチップの製造方法に関する。
【背景技術】
【０００２】
図５は、従来の半導体レーザチップ５１の構造を示す断面図である。半導体レーザチップ５１は、活性層を含む積層膜を有する基板５３を備える。また、基板５３には、実質的に平行に延びる一対の溝部（紙面垂直方向に延びている。）５７が形成されている。また、基板５３上には、これらの溝部５７によって区画された凸部５９の上方に開口部６１を有する誘電体膜６３が形成されている。さらに、得られた基板全面に電極６５が形成されている。電極６５からの電流は、前記開口部６１及び凸部５９を通って活性層に流れ込む。また、溝部及び凸部以外の部分６６は、凸部５９を機械的ダメージなどから保護している。
【０００３】
このような半導体レーザチップの製造工程において、誘電体膜６３の開口部６１は、以下のように形成されている（例えば、特許文献１を参照。）。
【０００４】
まず、実質的に平行に延びる一対の溝部５７を有する基板５３上の全面に誘電体膜６３を形成する。
【０００５】
次に、得られた基板全面に、スピンコート法によりフォトレジストからなるフォトレジスト層６７を形成し、得られた基板をプリベイクすることにより、図６（ａ）に示す構造を得る。ここで、フォトレジストには、溝部５７を完全に充填するために、通常、粘度の低いものが用いられる。粘度の低いフォトレジストを用いると、溝部５７以外の基板５３表面上には、フォトレジスト層６７が薄く形成される。
【０００６】
次に、フォトレジスト層６７のうち凸部５９の上方部分を露光し、フォトレジスト層６７を現像することにより、図６（ｂ）に示す構造を得る。ここで、フォトレジスト層６７の露光は、通常は、凸部５９よりも若干広い範囲（図６（ａ）及び（ｂ）中、矢印で示す。）に対して行われる。これは、フォトマスクのアライメントずれ又はウェハー面内での凸部５９の位置のばらつきなどを考慮する必要があるからである。
【０００７】
次に、フォトレジスト層６７をマスクとして用いて、誘電体膜６３のエッチングを行い、フォトレジスト６７を除去し、得られた基板全面に電極６５を形成し、図５に示す構造を得る。
【特許文献１】特開２００２−２１７４９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、フォトレジスト層６７の現像工程において、フォトレジスト層６７が除去される範囲は、露光の強度若しくは時間、又は現像の時間などに強く依存する。また、露光の強度若しくは時間、又は現像の時間などには、通常、ばらつきが生じ、このばらつきを無くすことは困難である。
【０００９】
例えば、ばらつきにより、現像時間が規定値よりも長くなると、通常よりも広い範囲で、また、深くまで、フォトレジスト層が除去される。そのため、誘電体膜６３のうち溝部５７の縁部上にあって凸部５９に対向する部分（以下、「誘電体膜のコーナー部分」と呼ぶ。）６３ａが露出する場合がある。この状態を図７に示す。図７は、図６（ｂ）に対応する。
【００１０】
この状態で、フォトレジスト層６７をマスクとして用いて、誘電体膜６３のエッチングを行うと、誘電体膜６３のコーナー部分６３ａからも誘電体膜６３のエッチングが進み、その部分の誘電体膜６３が除去される。この後、さらに、フォトレジスト層６７を除去した後の状態を図８に示す。
【００１１】
この状態で、電極６５を形成し、電流を流すと、電流は凸部５９のみならず、溝部５７の縁部であって凸部５９に対向するもの５７ａからも流れ（図８中の点線矢印の方向に流れる。）、半導体レーザチップの特性のばらつきにつながる。
【００１２】
本発明は、係る事情に鑑みてなされたものであり、簡易に、かつ、安定して、誘電体膜などの材料膜に開口部を形成することができる半導体素子の製造方法を提供するものである。
【課題を解決するための手段】
【００１３】
第１の発明に係る半導体素子の製造方法は、（１）実質的に平行に延びる一対の溝部とその一対の溝部の間に区画される凸部とを有する基板を材料膜で覆い、（２）得られた基板上に、溝部を充填するように第１フォトレジストからなる第１フォトレジスト層を形成し、（３）得られた基板を、第２フォトレジストからなる第２フォトレジスト層で覆い、（４）第１及び第２フォトレジスト層の一部を除去することにより、前記材料膜のうち凸部の上面上にある部分を露出させてマスク層を形成し、（５）そのマスク層を用いて、材料膜のうち前記露出部分を除去する工程を備える。
【００１４】
また、第２の発明に係る半導体素子の製造方法は、（１）実質的に平行に延びる一対の溝部とその一対の溝部の間に区画される凸部とを有する基板を材料膜で覆い、（２）得られた基板を、第３フォトレジストからなる第３フォトレジスト層で覆い、（３）前記材料膜のうち凸部の上面上にある部分及び凸部の側面上にある部分が露出し、かつ、前記材料膜のうち溝部の縁部上にあって凸部に対向する部分を覆うように第３フォトレジスト層の一部を除去し、（４）得られた基板を、第４フォトレジストからなる第４フォトレジスト層で覆い、（５）第４フォトレジスト層の一部を除去することにより、前記材料膜のうち凸部の上面上にある部分を露出させてマスク層を形成し、（６）そのマスク層を用いて、材料膜のうち前記露出部分を除去する工程を備える。
【発明の効果】
【００１５】
第１の発明によれば、第１フォトレジストにより溝部を充填して、さらに得られた基板を、第２フォトレジストからなる第２フォトレジスト層で覆う。フォトレジスト層を２層構造としているため、第１フォトレジスト層は厚く形成する必要がない。そのため、第１フォトレジストには、比較的粘度の低いものを用いることができ、溝部を確実に埋めることができる。また、第１フォトレジスト層によって、溝部が埋められているので、第２フォトレジスト層は、比較的粘度が高いフォトレジストを用いて形成することができ、その結果、第２フォトレジスト層は、厚く形成することができる。第１の発明によると、溝部を確実に埋めつつ、厚いフォトレジスト層を形成することができるため、露光の強度若しくは時間、又は現像の時間などがばらつく場合であっても、前記材料膜のうち溝部の縁部上にあって凸部に対向する部分（材料膜のコーナー部分）が露出することがない（又は、従来よりも露出しにくい。）。従って、第１の発明によると、簡易に、かつ、安定して、誘電体膜などの材料膜に開口部を形成することができる。
【００１６】
また、第２の発明によれば、まず第３フォトレジストで第３フォトレジスト層を形成する。第３フォトレジストには、粘度の高いものを用いることができる。粘度の高いレジストを用いると、溝部の影響により、第３フォトレジスト層の表面に凹凸が生じる場合がある。従来の方法では、凹凸があるとフォトレジストの現像工程でのばらつきが大きくなるという問題があったが、本発明の方法では、凹凸があっても問題とならない。次に、例えば、凸部の上方部分を強く又長く露光する。このように露光すると、第３フォトレジスト層の現像が基板垂直方向に選択的に進行するようになり、材料膜のうち凸部の上面上にある部分及び凸部の側面上にある部分が露出し、かつ、材料膜のコーナー部分を覆うように第３フォトレジスト層の一部を除去することができるようになる。次に、露出した凸部を覆うように第４フォトレジストからなる第４フォトレジスト層を形成する。第３フォトレジスト層によって、材料膜のコーナー部分が保護されているので、第４フォトレジスト層は、厚く形成する必要がなく、第４フォトレジストには比較的粘度の低いものを用いることができる。この場合、第４フォトレジスト層を薄く形成でき、かつ、凸部と第３フォトレジスト層との間の空間を確実に充填することができる。この状態で、例えば、第４フォトレジスト層の現像を行うことにより、前記材料膜のうち凸部の上面上にある部分が露出するように、第４フォトレジスト層を除去することができる。第２の発明によれば、第３フォトレジスト層によって、材料膜のコーナー部分が保護されるので、材料膜のコーナー部分が露出することがない（又は、従来よりも露出しにくい。）。従って、第２の発明によると、簡易に、かつ、安定して、誘電体膜などの材料膜に開口部を形成することができる。
【発明を実施するための最良の形態】
【００１７】
１．第１の実施形態
第１の実施形態に係る半導体素子の製造方法は、（１）実質的に平行に延びる一対の溝部とその一対の溝部の間に区画される凸部とを有する基板を材料膜で覆い、（２）得られた基板上に、溝部を充填するように第１フォトレジストからなる第１フォトレジスト層を形成し、（３）得られた基板を、第２フォトレジストからなる第２フォトレジスト層で覆い、（４）前記材料膜のうち凸部の上面上にある部分が露出するように第１及び第２フォトレジスト層の一部を除去することによりマスク層を形成し、（５）マスク層を用いて、材料膜のうち前記露出部分を除去する工程を備える。
【００１８】
１−１．実質的に平行に延びる一対の溝部とその一対の溝部の間に区画される凸部とを有する基板を材料膜で覆う（すなわち、この基板を覆う材料膜を形成する）工程
基板は、ＧａＡｓなどの化合物半導体基板若しくはＳｉなどの元素半導体基板などの単層半導体基板、又はこれらが積層された積層半導体基板などからなる。積層半導体基板には、例えば、化合物半導体基板上に下部クラッド層、活性層及び上部クラッド層を積層したものが含まれる。このような基板は、例えば、半導体レーザチップを製造するために用いられる（以下、「半導体レーザチップ用基板」と呼ぶ。）。
【００１９】
実質的に平行に延びる一対の溝部が、基板に形成される。半導体レーザチップ用基板においては、例えば、上部クラッド層に形成される。溝部の形状は、その横断面が長方形型であってもよく、Ｖ型などであってもよい。溝部の縁部において、溝部の幅は、好ましくは、５〜３０μｍ程度である。この範囲であれば、基板分割時に一対の溝部の間に区画された凸部への機械的ダメージを低減できるからである。また、溝部の深さは、好ましくは、２〜４μｍ程度である。この範囲であれば、良好なレーザ特性が得られる。また、基板は、一対の溝部の間に区画される凸部を有する。この凸部の幅は、好ましくは、２〜３μｍμｍ程度である。この範囲であれば、良好なレーザ特性が得られる。溝部は、例えば、フォトリソグラフィ及びエッチング技術を用いて、基板をパターニングして形成することができる。
【００２０】
材料膜は、好ましくは、得られた基板上の全面に形成される。また、材料膜は、凸部並びに各溝部の内部及び縁部を少なくとも覆う。材料膜は、誘電体などからなる。誘電体は、酸化シリコン又は窒化シリコンなどからなる。材料膜は、電流を阻止する半導体膜であってもよい。例えば、基板がｐ型でリッジ部がn型半導体の場合，材料膜は、p型半導体膜にすることができ、この逆であってもよい。このような場合も、材料膜は、一対の溝部に挟まれた凸部にのみ電流を流すように機能するからである。材料膜は、ＣＶＤ法などにより形成することができる。材料膜は、好ましくは、その厚さが２００〜４００ｎｍ程度である。この範囲であれば、凸部を充分カバーでき、光閉じ込め層としての役割がはたせるからである。
【００２１】
１−２．得られた基板上に、溝部を充填するように第１フォトレジストからなる第１フォトレジスト層を形成する工程
第１フォトレジストは、好ましくは、その粘度が４〜７mm2/sである。この範囲であれば、溝部を確実に充填することができるからである。ここで「粘度」は、キャノンフエンスケ粘度計法で測定したものである。第１フォトレジストは、ポジ型であることが好ましい。第１フォトレジストを、例えば、スピンコートし、第１フォトレジスト層を形成する。スピンコートにおける回転速度は、好ましくは、２５００〜３５００ｒｐｍである。この範囲であれば、溝部を確実に充填し、かつ、第１フォトレジスト層を平坦に形成することができるからである。第１フォトレジストには、具体的には、例えば、ローム・アンドハ-ス電子材料（株）  ＭＩＣＲＯＰＯＳＩＴ  Ｓ１８０５を用いることができる。第１フォトレジスト層を形成後、第１フォトレジスト層のプリベイクを行うことが好ましい。この場合、第１フォトレジスト層の形状が安定するからである。
【００２２】
１−３．得られた基板を、第２フォトレジストからなる第２フォトレジスト層で覆う工程
第２フォトレジストは、好ましくは、得られた基板の全面を覆う。また、第２フォトレジストは、好ましくは、その粘度が第１フォトレジストよりも高い。この場合は、第２フォトレジスト層を厚く形成しやすいからである。但し、第２フォトレジストは、その粘度が第１フォトレジストと同等又はそれより低くてもよく、また、第２フォトレジストには、第１フォトレジストと同一のものを用いてもよい。この場合であっても、例えば、第１フォトレジストにより溝部を充填した後、第１フォトレジスト層をプリペイクし、その上に第２フォトレジスト層を形成することにより、本発明の効果が得られるからである。また、第２フォトレジスト層の上に単数又は複数の層からなるフォトレジスト層を形成してもよい。各フォトレジスト層を形成するごとにプリベイクを行ってもよい。この場合、フォトレジスト層をさらに厚く形成することができるからである。第２フォトレジストは、好ましくは、その粘度が７０〜１００mm2/sである。この範囲であれば、第２フォトレジスト層を十分な厚さで、かつ、平坦に形成することができるからである。また、第２フォトレジスト層は、好ましくは、その厚さが２〜４μｍである。この範囲であれば、溝部の外部縁部を確実に覆うことが可能だからである。第２フォトレジストは、ポジ型であることが好ましい。第２フォトレジストを、例えば、スピンコートし、第２フォトレジスト層を形成する。スピンコートにおける回転速度は、好ましくは、２５００〜３５００ｒｐｍである。この範囲であれば、第２フォトレジスト層を十分な厚さで、かつ、平坦に形成することができるからである。第２フォトレジストには、具体的には、例えば、ローム・アンドハ-ス電子材料（株）  ＭＩＣＲＯＰＯＳＩＴ  Ｓ１８３０を用いることができる。第２フォトレジスト層を形成後、第２フォトレジスト層のプリベイクを行うことが好ましい。この場合、第２フォトレジスト層の形状が安定するからである。
【００２３】
従来、溝部を有する基板上にフォトレジスト層を形成する場合に、粘度の高いフォトレジストを用いると、フォトレジスト層が平坦に形成されないという問題があった。本発明によれば、最初に第１フォトレジストで溝部を埋め、その後、第２フォトレジストからなる第２フォトレジスト層を形成するため、第２フォトレジストには、粘度の高いものを用いることができ、その結果、第２フォトレジスト層を厚く形成することができる。
【００２４】
１−４．第１及び第２フォトレジスト層の一部を除去することにより、前記材料膜のうち凸部の上面上にある部分を露出させてマスク層を形成する工程
マスク層は、例えば、第１及び第２フォトレジスト層のうち凸部の上方部分を露光し、第１及び第２フォトレジスト層を現像することにより形成することができる（フォトレジストがポジ型の場合）。露光は、好ましくは、２５〜５０ｍＪ/ｃｍ2の強さ、２〜４ｓｅｃの時間で行われる。この範囲であれば、第１及び第２フォトレジスト層の上部のみ露光され、下層までは露光されないからである。また、露光は、好ましくは、第１及び第２フォトレジスト層のうち凸部の上方及びその近傍部分に対して行われる。この場合、凸部近傍のみ現像され、溝部の外部縁部は現像されない。このような露光を行った後で現像すると、第１及び第２フォトレジスト層のうち露光された部分が溶解し、材料膜のうち凸部の上面上にある部分が露出する。本発明によれば、第２フォトレジスト層を厚く、かつ、平坦に形成することができるので、露光の強度若しくは時間、又は現像の時間などがばらつく場合であっても、材料膜のコーナー部分が露出することがない（又は、従来よりも露出しにくい。）。第１及び第２フォトレジスト層の露光後、第１及び第２フォトレジスト層のポストベイクを行うことが好ましい。この場合、第１及び第２フォトレジスト層の形状が安定するからである。
【００２５】
なお、マスク層は、第１及び第２フォトレジスト層のうち凸部の上方以外の部分を露光し、第１及び第２フォトレジスト層を現像することにより形成してもよい（フォトレジストがネガ型の場合）。
【００２６】
１−５．そのマスク層を用いて、材料膜のうち前記露出部分を除去する工程
材料膜のうち前記露出部分を除去する工程は、例えば、ドライエッチング又はウェットエッチングにより行うことができる。ドライエッチングは、ＲＩＥ（リアクティブイオンエッチング）装置で行うことができ、ウェットエッチングは、フッ酸系の溶液で行うことができる。上述の通り、露光の強度若しくは時間、又は現像の時間などがばらつく場合であっても、材料膜のコーナー部分が露出することがない（又は、従来よりも露出しにくい）ので、その部分の材料膜が除去されることもない。従って、本発明によれば、材料膜のうち凸部の上面上にある部分を簡易かつ容易に除去することができる。
【００２７】
また、本発明の方法を用いると、半導体レーザチップのリッジ部の開口を簡易かつ容易に形成することができるため、半導体レーザチップ製造の歩留まりを向上させ、その信頼性を向上させることができる。
【００２８】
２．第２の実施形態
第２の実施形態に係る半導体素子の製造方法は、（１）実質的に平行に延びる一対の溝部とその一対の溝部の間に区画される凸部とを有する基板を材料膜で覆い、（２）得られた基板を、第３フォトレジストからなる第３フォトレジスト層で覆い、（３）前記材料膜のうち凸部の上面上にある部分及び凸部の側面上にある部分が露出し、かつ、溝部の縁部上にあって凸部に対向する部分を覆うように第３フォトレジスト層の一部を除去し、（４）得られた基板を、第４フォトレジストからなる第４フォトレジスト層で覆い、（５）第４フォトレジスト層の一部を除去することにより、前記材料膜のうち凸部の上面上にある部分を露出させてマスク層を形成し、（６）そのマスク層を用いて、材料膜のうち前記露出部分を除去する工程を備える。
【００２９】
第１の実施形態についての説明は、基本的に、第２の実施形態についても当てはまる。また、上記工程（１）及び（６）は、第１の実施形態と同様である。
【００３０】
２−１．工程（２）得られた基板を、第３フォトレジストからなる第３フォトレジスト層で覆う工程
第３フォトレジストは、好ましくは、得られた基板の全面を覆う。また、第３フォトレジストは、凸部並びに各溝部の内部及び縁部を少なくとも覆う。第３フォトレジストには、好ましくは、粘度の高いものを用いる。粘度の高いレジストを用いると、溝部の影響により、第３フォトレジスト層の表面に凹凸が生じる場合がある。従来の方法では、凹凸があるとフォトレジストの現像工程でのばらつきが大きくなるという問題があったが、本発明の方法では、凹凸があっても問題とならない。なぜなら、本発明の方法では、まず、材料膜のうち凸部の上面上にある部分及び凸部の側面上にある部分が露出するように第３フォトレジスト層の一部を除去し、その後、凸部を覆う第４フォトレジスト層を形成するという工程を備えるため、第３フォトレジスト層の現像工程でのばらつきが大きくなっても問題とならないからである。
【００３１】
第３フォトレジストは、好ましくは、その粘度が７０〜１００mm2/sである。この範囲であれば、第３フォトレジスト層を十分な厚さで形成することができるからである。また、第３フォトレジスト層は、好ましくは、その厚さ（凸部の上面から第３フォトレジスト層の上面までの距離）が２〜４μｍである。この範囲であれば、凸部を充分覆えるからである。第３フォトレジストは、ポジ型であることが好ましい。第３フォトレジストを、例えば、スピンコートし、第３フォトレジスト層を形成する。スピンコートにおける回転速度は、好ましくは、２５００〜３５００ｒｐｍである。この範囲であれば、第３フォトレジスト層を十分な厚さで形成することができるからである。第３フォトレジストには、具体的には、例えば、ローム・アンドハ-ス電子材料（株）  ＭＩＣＲＯＰＯＳＩＴ  Ｓ１８３０を用いることができる。第３フォトレジスト層を形成後、第３フォトレジスト層のプリベイクを行うことが好ましい。この場合、第３フォトレジスト層の形状が安定するからである。
【００３２】
２−２．工程（３）前記材料膜のうち凸部の上面上にある部分及び凸部の側面上にある部分が露出し、かつ、前記材料膜のうち溝部の縁部上にあって凸部に対向する部分（材料膜のコーナー部分）を覆うように第３フォトレジスト層の一部を除去する工程
この工程は、例えば、第３フォトレジスト層のうち凸部の上方及びその近傍部分を露光し、第３フォトレジスト層を現像することにより、行うことができる（フォトレジストがポジ型の場合）。露光は、好ましくは、１８０〜４００ｍＪ/ｃｍ2の強さ、1５〜３０ｓｅｃの時間で行われる。この範囲であれば、凸部の上方及びその近傍部分の第３フォトレジスト層の下部まで確実に露光できるからである。ここでの露光は、通常よりも、強く又長く行われる。このように露光すると、第３フォトレジスト層の現像が基板垂直方向に選択的に進行するようになり、材料膜のうち凸部の上面上にある部分及び凸部の側面上にある部分が露出し、かつ、材料膜のコーナー部分を覆うように第３フォトレジスト層の一部を除去することができるようになる。
【００３３】
なお、マスク層は、第３フォトレジスト層のうち凸部の上方及びその近傍以外の部分を露光し、第３フォトレジスト層を現像することにより形成してもよい（フォトレジストがネガ型の場合）。
【００３４】
２−３．工程（４）得られた基板を、第４フォトレジストからなる第４フォトレジスト層で覆う工程
第４フォトレジスト層は、好ましくは、得られた基板の全面を覆う。また、第４フォトレジスト層は、凸部と第４フォトレジスト層との間の空間を埋め、かつ、凸部を少なくとも覆う。第４フォトレジスト層は、薄く形成されることが好ましい。第４フォトレジスト層は、具体的には、その厚さ（凸部の上面から第４フォトレジスト層の上面までの距離）が０.２〜０.５μｍで形成されることが好ましい。なぜなら、この場合、後工程で現像のみで（露光なしで）除去することが容易だからである。
また、第４フォトレジストは、好ましくは、その粘度が第３フォトレジストよりも低い。この場合は、第４フォトレジスト層を薄く形成しやすいからである。但し、第４フォトレジストは、その粘度が第３フォトレジストと同等又はそれより高くてもよく、また、第４フォトレジストには、第３フォトレジストと同一のものを用いてもよい。この場合であっても、第３フォトレジスト層で材料膜のコーナー部分を確実に保護することにより、本発明の効果が得られるからである。第４フォトレジストは、好ましくは、その粘度が４〜７mm2/sである。この範囲であれば、凸部と第３フォトレジスト層との間の空間を確実に充填することができるからである。第４フォトレジストを、例えば、スピンコートし、第４フォトレジスト層を形成する。スピンコートにおける回転速度は、好ましくは、２５００〜３５００ｒｐｍである。この範囲であれば、第４フォトレジスト層を薄く形成することができ、かつ、凸部と第３フォトレジスト層との間の空間を確実に充填することができるからである。第４フォトレジストには、具体的には、例えば、ローム・アンドハ-ス電子材料（株）  ＭＩＣＲＯＰＯＳＩＴ  Ｓ１８０５を用いることができる。
また、第４フォトレジストに含まれる溶剤は、好ましくは、第３フォトレジストに含まれる溶剤よりも第３フォトレジストを溶解させにくく、さらに好ましくは、第３フォトレジストを実質的に溶解させない。第４フォトレジストに含まれる溶剤が第３フォトレジストを溶解させやすい場合、第４フォトレジストを塗布した際に第３フォトレジストが溶け出すという問題が生じることがあるが、上記溶剤を含む第４フォトレジストを用いると、上記問題を回避することができる。従って、この場合、さらに確実に材料膜のコーナー部分を保護することができ、例えば、図９に示すモノリシック２波長レーザのような、隣接する発光部７１ａ、７１ｂ間に素子分離用の深い凹部７３を有するレーザを製造する場合にも、材料膜のコーナー部分（特に深い凹部の入口部分７３ａ）を確実に保護することができる。
第４フォトレジストは、第３フォトレジストと同じ感光型（例えば、何れもポジ型又は何れもネガ型）であってもよいが、異なる感光型（例えば、第３フォトレジストがポジ型で第４フォトレジストがネガ型、又はその逆）であることが好ましい。ポジ型フォトレジストとネガ型フォトレジストとでは、通常、使用される溶剤が異なり、一方のフォトレジストに含まれる溶剤が、他方のフォトレジストを溶解しないように構成することが容易だからである。
第４フォトレジスト層を形成後、第４フォトレジスト層のプリベイクを行うことが好ましい。この場合、第４フォトレジスト層の形状が安定するからである。
【００３５】
２−４．工程（５）第４フォトレジスト層の一部を除去することにより、前記材料膜のうち凸部の上面上にある部分を露出させてマスク層を形成する工程
第４フォトレジスト層は、前記材料膜のうち凸部の上面上にある部分が露出するように除去される。このようにして形成されたマスク層は、後工程で材料膜のうち凸部の上面上にある部分を除去するために用いることができる。本発明によると、第３フォトレジスト層によって、材料膜のコーナー部分が確実に保護されるので、材料膜のコーナー部分が露出することがない（又は、従来よりも露出しにくい。）。従って、本発明によると、簡易に、かつ、安定して、誘電体膜などの材料膜に開口部を形成することができる。
【００３６】
第４フォトレジスト層の一部は、好ましくは、第４フォトレジスト層の現像によって除去される。この場合、フォトマスクが不要となるため、アライメントずれが原因で起こる問題を防止することができる。また、第４フォトレジスト層全面を予め露光してもよい。この場合も、フォトマスクは不要である。第４フォトレジストがポジ型の場合、この方法により、第４フォトレジストの除去が容易になる。
【実施例１】
【００３７】
図１は、実施例１に係る半導体レーザチップ１の構造を示す断面図である。半導体レーザチップ１は、活性層を含む積層膜を有する基板３を備える。また、基板３には、実質的に平行に延びる一対の溝部（紙面垂直方向に延びている。）７が形成されている。また、基板３上には、これらの溝部７によって区画された凸部９の上方に開口部１１を有する誘電体膜１３が形成されている。さらに、得られた基板全面に電極１５が形成されている。電極１５からの電流は、前記開口部１１及び凸部９を通って活性層に流れ込む。また、溝部及び凸部以外の部分１６は、凸部９を機械的ダメージなどから保護している。
【００３８】
以下、実施例１に係る半導体レーザチップ１の製造工程について、図１〜図３を用いて説明する。なお、図２及び図３は、実施例１に係る半導体レーザチップ１の製造工程を示す断面図である。
【００３９】
まず、実質的に平行に延びる一対の溝部７と、一対の溝部７によって区画される凸部９とを備える基板３を準備する。基板３は、活性層を含む積層膜を有する。溝部の形状は、その横断面が長方形型である。溝部の幅は、２０μｍである。溝部の深さは、２μｍである。凸部の幅は、３μｍである。溝部は、フォトリソグラフィ及びエッチング技術を用いて、基板をパターニングして形成する。
【００４０】
次に、得られた基板を覆う誘電体膜１３を形成する。誘電体膜１３は、酸化シリコンからなり、その厚さが３００ｎｍである。また、誘電体膜１３は、ＣＶＤ法で形成される。
【００４１】
次に、得られた基板上に、溝部７を充填するように第１フォトレジストからなる第１フォトレジスト層１７を形成し、第１フォトレジスト層１７をプリベイクして、図２（ａ）に示す構造を得る。第１フォトレジストには、ローム・アンドハ-ス電子材料（株）  ＭＩＣＲＯＰＯＳＩＴ  Ｓ１８０５を用いる。第１フォトレジストは、ポジ型であり、その粘度が４.８〜５.８mm2/sである。第１フォトレジスト層１７は、第１フォトレジストをスピンコートして、形成する。スピンコートにおける回転速度は、３０００ｒｐｍである。第１フォトレジスト層１７は、溝部を埋めるために形成されるので、溝部７以外の基板３表面１６上では、厚く形成する必要がない。そのため、第１フォトレジスト層１７には、粘度の低いものを用いることができる。第１フォトレジスト層１７は、確実に溝部を埋め、第１フォトレジスト層１７の表面が平坦になる。
【００４２】
次に、得られた基板を、第１フォトレジストよりも粘度の高い第２フォトレジストからなる第２フォトレジスト層１９で覆い、第２フォトレジスト層１９をプリベイクし、図２（ｂ）に示す構造を得る。第２フォトレジストには、ローム・アンドハ-ス電子材料（株）  ＭＩＣＲＯＰＯＳＩＴ  Ｓ１８３０を用いる。第２フォトレジストは、ポジ型であり、その粘度が７９〜８９mm2/sである。第２フォトレジスト層１９は、第２フォトレジストをスピンコートして、形成する。スピンコートにおける回転速度は、３０００ｒｐｍである。このとき、第２フォトレジスト層１９は、その厚さが３.５μｍ程度となる。基板３の溝部７は、すでに第１フォトレジスト層１７で埋められて平坦化されているので、第２フォトレジストに粘度の高いものを用いても、基板３の溝部７の影響により第２フォトレジスト層１９の表面に凹凸が形成されることはない（又は凹凸が従来のものよりも小さくなる。）。
【００４３】
次に、図２（ｂ）の矢印で示すように、第１及び第２フォトレジスト層１７、１９のうち凸部９の上方及びその近傍部分を露光し、第１及び第２フォトレジスト層１７、１９を現像し、第１及び第２フォトレジスト層１７、１９のポストベイクを行い、図２（ｃ）に示す構造を得る。露光は、３７ｍＪ/ｃｍ2の強さ、３ｓｅｃの時間で行われる。このような露光を行った後で現像すると、第１及び第２フォトレジスト層１７、１９のうち露光された部分が溶解し、誘電体膜１３のうち凸部９の上面上にある部分が露出する。本実施例では、第２フォトレジスト層１９を厚く、かつ、平坦に形成するので、露光の強度若しくは時間、又は現像の時間などがばらつく場合であっても、誘電体膜１３のうち溝部７の縁部上にあって凸部９に対向する部分１３ａ（誘電体膜１３のコーナー部分１３ａ）が露出することがない（又は、従来よりも露出しにくい。）（図３を参照）。
【００４４】
次に、上記現像工程により得られるマスク層を用いて、誘電体膜１３のうち上記露出部分を除去し、第１及び第２フォトレジスト層１７、１９を完全に除去し、得られた基板全面に電極１５を形成し、図１に示す構造を得て、本実施例の半導体レーザチップの製造を完了する。誘電体膜１３は、ＲＩＥ（リアクティブイオンエッチング）装置を用いてドライエッチングにより除去する。上述の通り、露光の強度若しくは時間、又は現像の時間などがばらつく場合であっても、誘電体膜１３のコーナー部分１３ａが露出することがない（又は、従来よりも露出しにくい）ので、その部分の誘電体膜１３が除去されることもない（又は、従来よりも除去されにくい）。従って、本実施例によれば、誘電体膜１３のうち凸部９の上面上にある部分を簡易かつ容易に除去することができる。
【００４５】
また、本実施例の方法を用いると、半導体レーザチップ１の凸部９の開口１１を簡易かつ容易に形成することができるため、半導体レーザチップ製造の歩留まりを向上させ、その信頼性を向上させることができる。
【実施例２】
【００４６】
図４を用いて、実施例２に係る半導体レーザチップの製造方法について説明する。なお、図４は、本実施例の半導体レーザチップの製造工程を示す断面図である。また、本実施例によると、実施例１と同様の構造の半導体レーザチップ（図１を参照）を製造することができる。
【００４７】
まず、実質的に平行に延びる一対の溝部７と、一対の溝部７によって区画される凸部９とを備える基板３を準備する。基板３は、活性層を含む積層膜を有する。溝部の形状は、その横断面が長方形型である。溝部の幅は、２０μｍである。溝部の深さは、２μｍである。凸部の幅は、３μｍである。溝部は、フォトリソグラフィ及びエッチング技術を用いて、基板をパターニングして形成する。
【００４８】
次に、得られた基板を覆う誘電体膜１３を形成する。誘電体膜１３は、酸化シリコンからなる。誘電体膜１３は、その厚さが３００ｎｍである。また、誘電体膜１３は、ＣＶＤ法で形成される。
【００４９】
次に、得られた基板を、第３フォトレジストからなる第３フォトレジスト層２７で覆い、第３フォトレジスト層２７のプリベイクを行い、図４（ａ）に示す構造を得る。第３フォトレジストには、ローム・アンドハ-ス電子材料（株）  ＭＩＣＲＯＰＯＳＩＴ  Ｓ１８３０を用いる。第３フォトレジストは、ポジ型であり、その粘度が７９〜８９mm2/sである。このように、粘度の高い第３フォトレジストを用いて第３フォトレジスト層２７を形成すると、第３フォトレジスト層２７の表面に凹凸２７ａが生じる場合がある。従来の方法では、凹凸があるとフォトレジストの現像工程でのばらつきが大きくなるという問題があったが、本実施例の方法では、凹凸２７ａがあっても問題とならない。なぜなら、本実施例の方法では、まず、誘電体膜１３のうち凸部９の上面上にある部分１３ｂ及び凸部９の側面上にある部分１３ｃが露出するように第３フォトレジスト層２７の一部を除去し、その後、凸部９を覆う第４フォトレジスト層２９を形成するという工程を備えるため、第３フォトレジスト層２７の現像工程でのばらつきが大きくなっても問題とならないからである。
【００５０】
第３フォトレジスト層２７は、第３フォトレジストをスピンコートして、形成する。スピンコートにおける回転速度は、３０００ｒｐｍである。このとき、第３フォトレジスト層２７は、その厚さが３.５μｍ程度となる。
【００５１】
次に、第３フォトレジスト層２７のうち凸部９の上方及びその近傍部分を露光し、第３フォトレジスト層２７を現像することにより、前記誘電体膜１３のうち凸部９の上面上にある部分１３ｂ及び凸部９の側面上にある部分１３ｃが露出し、かつ、誘電体膜１３のコーナー部分１３ａを覆うように第３フォトレジスト層２７の一部を除去し、ポストベイクを行い、図４（ｂ）に示す構造を得る。露光は２５０ｍＪ/ｃｍ2の強さ、２０ｓｅｃの時間で行われる。ここでの露光は、通常よりも、強く又長く、行われる。このように露光すると、第３フォトレジスト層２７の現像が基板３垂直方向に選択的に進行するようになる。
【００５２】
次に、得られた基板を、第３フォトレジストよりも粘度の低い第４フォトレジストからなる第４フォトレジスト層２９で覆い、第４フォトレジスト層２９のプリベイクを行い、図４（ｃ）に示す構造を得る。第４フォトレジストには、ローム・アンドハ-ス電子材料（株）  ＭＩＣＲＯＰＯＳＩＴ  Ｓ１８０５を用いる。その粘度が４.８〜５.８mm2/sである。第４フォトレジスト層２９は、第４フォトレジストをスピンコートして、形成する。スピンコートにおける回転速度は、３０００ｒｐｍである。このように、粘度の低い第４フォトレジストを用いて第４フォトレジスト層２９を形成すると、第４フォトレジスト層２９を薄く形成でき、かつ、凸部９と第３フォトレジスト層２７との間の空間を確実に充填することができる。
【００５３】
次に、第４フォトレジスト層２９を現像することにより、第４フォトレジスト層２９の一部を除去し、誘電体膜１３のうち凸部９の上面上にある部分１３ｂを露出させて、図４（ｄ）に示す構造を得る。第４フォトレジスト層２９は、ネガ型フォトレジストからなり、現像前に露光を行わないので、第４フォトレジスト層２９は、その全面の層厚が減少する。現像時間を調節して、誘電体膜１３のうち凸部９の上面上にある部分１３ｂが露出する程度の時間で現像を終了する。本実施例によると、第３フォトレジスト層２７によって、誘電体膜１３のコーナー部分１３ａが確実に保護されるので、誘電体膜１３のコーナー部分１３ａが露出することがない（又は、従来よりも露出しにくい。）。従って、本実施例によると、簡易に、かつ、安定して、誘電体膜１３に開口部１１を形成することができる。
【００５４】
また、本実施例の方法を用いると、半導体レーザチップ１の凸部９の開口１１を簡易かつ容易に形成することができるため、半導体レーザチップ製造の歩留まりを向上させ、その信頼性を向上させることができる。
【実施例３】
【００５５】
図４Ａを用いて、実施例３に係る半導体レーザチップの製造方法について説明する。なお、図４Ａは、本実施例の半導体レーザチップの製造工程を示す断面図である。また、本実施例は、実施例２と類似しており、主に、使用するフォトレジストの種類が異なっている。
【００５６】
まず、実施例２と同様の方法により、一対の溝部７及び誘電体膜１３を形成する。
次に、得られた基板を、スピンコート法により、第３フォトレジストからなる第３フォトレジスト層２７で覆い、図４Ａ（ａ）に示す構造を得る。第３フォトレジストには、ネガ型で、溶剤としてキシレンを含み、高い粘度（例えば、７９〜８９mm2/s）を有するものを用いる。第３フォトレジスト層２７は、高い粘度のフォトレジストを用いて形成するので十分に厚く形成することができる。第３フォトレジスト層２７を形成後、第３フォトレジスト層２７の形状を安定させるために第３フォトレジスト層２７のプリベイクを約１２０℃で実施する。
【００５７】
次に、第３フォトレジスト層２７のうち凸部９の上方及びその近傍部分以外を露光し、第３フォトレジスト層２７を現像し、図４Ａ（ｂ）に示す構造を得る。このように露光すると、第１フォトレジスト層の現像が基板垂直方向に選択的に進行するようになり、前記誘電体膜１３のうち凸部９の上面上にある部分１３ｂ及び凸部９の側面上にある部分１３ｃが露出し、かつ、誘電体膜１３のコーナー部分１３ａを覆うように第３フォトレジスト層２７の一部を除去することができるようになる。
【００５８】
次に、得られた基板を、スピンコート法により、第４フォトレジストからなる第４フォトレジスト層２９で覆い、図４Ａ（ｃ）に示す構造を得る。第４フォトレジストには、ポジ型で、溶剤として１−メトキシ−２−プロピルアセテートを含み、低い粘度（例えば、４.８〜５.８mm2/s）を有するものを用いる。粘度の低い第４フォトレジストを用いて第４フォトレジスト層２９を形成すると、第４フォトレジスト層２９を薄く形成でき、かつ、凸部９と第３フォトレジスト層２７との間の空間を確実に充填することができる。
第４フォトレジストに含まれる溶剤（１−メトキシ−２−プロピルアセテート）は、第３フォトレジストに含まれる溶剤（キシレン）と異なっている。また、第３フォトレジストには、第４フォトレジストに含まれる溶剤に溶解しにくいものを用いる。このような構成にすると、第４フォトレジストを塗布した際に第３フォトレジストが溶け出すのを防ぐことができる。
第４フォトレジスト層２９を形成後、第４フォトレジスト層２９の形状を安定させるために第４フォトレジスト層２９のプリベイクを約９０℃で実施する。
【００５９】
次に、第４フォトレジスト層２９を現像することにより、第４フォトレジスト層２９の一部を除去し、誘電体膜１３のうち凸部９の上面上にある部分１３ｂを露出させて、図４（ｄ）に示す構造を得る。露光は行わず、現像時間を調節して、誘電体膜１３のうち凸部９の上面上にある部分１３ｂが露出する程度の時間で現像を終了する。
本実施例によると、第３フォトレジスト層２７によって、誘電体膜１３のコーナー部分１３ａが確実に保護されるので、この部分１３ａが露出することがない（又は、従来よりも露出しにくい。）。従って、本実施例によると、簡易に、かつ、安定して、誘電体膜１３に開口部１１を形成することができる。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施例１及び２に係る半導体レーザチップの構造を示す断面図である。
【図２】本発明の実施例１に係る半導体レーザチップの製造工程を示す断面図である。
【図３】本発明の実施例１に係る半導体レーザチップの製造工程を示す断面図である。
【図４】本発明の実施例２に係る半導体レーザチップの製造工程を示す断面図である。
【図４Ａ】本発明の実施例３に係る半導体レーザチップの製造工程を示す断面図である。
【図５】従来の半導体レーザチップの構造を示す断面図である。
【図６】従来の半導体レーザチップの製造工程を示す断面図である。
【図７】従来の半導体レーザチップの製造工程を示す断面図である。
【図８】従来の半導体レーザチップの製造工程を示す断面図である。
【図９】一般的なモノリシック２波長レーザの構造を示す断面図である。
【符号の説明】
【００６１】
１、５１  半導体レーザチップ
３、５３  基板
７、５７  溝部
９、５９  凸部
１１、６１  開口部
１３、６３  誘電体膜
１５、６５  電極
１６、６６  溝部及び凸部以外の部分
１７  第１フォトレジスト層
１９  第２フォトレジスト層
２７  第３フォトレジスト層
２９  第４フォトレジスト層
６７  フォトレジスト層
【図１】
2005317914.tif 000003
【図２】
2005317914.tif 000004
【図３】
2005317914.tif 000005
【図４】
2005317914.tif 000006
【図４Ａ】
2005317914.tif 000007
【図５】
2005317914.tif 000008
【図６】
2005317914.tif 000009
【図７】
2005317914.tif 000010
【図８】
2005317914.tif 000011
【図９】
2005317914.tif 000012