(57)【要約】【課題】  異物の早期検出を可能にする半導体装置およびそれを用いた製造工程管理方法を提供する。【解決手段】  ダミーウェハ１上に、微小な異物の発生が懸念される第１の膜２と、前記微小な異物を高いステップカバレージで被い、表面上に前記微小な異物を拡大投影した像を表す第１の絶縁膜３と、前記拡大投影した像が光を反射し易いようにする第１の金属膜４とを形成し、インライン検査において前記第１の金属膜４上に異物検査装置５０によってレーザ光などを照射することで、前記微小な異物を検出し、この結果によって製造工程を管理する。【選択図】  図５
2005191067.tif 000002
【特許請求の範囲】
【請求項１】
検査用の半導体基板上に、第１の膜と、前記第１の膜上に形成する第１の絶縁膜と、前記第１の絶縁膜上に形成する第１の金属膜とを有する半導体装置であって、
前記第１の膜は、その成膜工程に関連して発生する異物を検出したい膜であり、
前記第１の絶縁膜は、前記第１の膜で前記異物が発生した場合に、前記異物を高いステップカバレージで被い、前記第１の絶縁膜上に、前記異物を拡大投影した像を表す膜であり、
前記第１の金属膜は、光を反射することで、前記拡大投影した像を、異物検査装置によって検出し易くする膜であることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１の絶縁膜は、プラズマＣＶＤ法を用いたＴＥＯＳ酸化膜であることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記第１の絶縁膜の膜厚は、３００ｎｍ〜８００ｎｍであることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１項記載の半導体装置において、
前記異物の大きさは、０．１μｍ以下であることを特徴とする半導体装置。
【請求項５】
請求項１〜４のいずれか１項記載の半導体装置を用いた製造工程管理方法であって、
前記半導体装置を製造する工程と、
前記製造された半導体装置に対して異物検査装置を用いて検査し、異物の発生数を取得する工程と、
前記異物の発生数と予め定めた管理値とを比較することで、製品となる半導体基板の着工可否を判断する工程とを有することを特徴とする製造工程管理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびそれを用いた製造工程管理方法に関し、特に、検査用の半導体基板上にパターンを形成した半導体装置およびそれを用いてインライン検査を行い、異物の発生数によって工程を管理する製造工程管理方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えば、半導体装置の製造工程において、各種成膜工程後などに異物検査装置を用いたインライン検査が行われる。この異物検査装置は、例えば、パターン付きまたはパターン無しの検査用の半導体基板や、パターン付きまたはパターン無しの製品となる半導体基板の表面に対してレーザ光等を照射し、その散乱光を検出することで半導体基板表面の異物を検出する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、前記のような半導体装置の製造工程の技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
【０００４】
例えば、前記背景技術で述べたような異物検査装置では、絶縁膜形成後の検査を例とした場合、実用上、０．２５μｍ以上の大きさを備えたものが異物として検出される。この検出する異物の大きさは、異物検査装置の検出感度やスループット、ならびに製品に対して致命的となり得る異物の大きさなどを総合的に判断して決められる。
【０００５】
しかしながら、本発明者の検討により、単体の膜では特に問題とならない０．１μｍなどの異物であっても、膜を積み重ねる間に致命的な大きさの異物になってしまうことが有り得るということが判明した。この場合、その積み重ねた膜の工程が無駄となり、製造コストに多大な損失が生じてしまう。この対策として、異物検査装置の検出感度を高めることなども考えられる。ただし、そうすると、前述したようにスループットが低下したり、場合によっては必要以上に異物を検出したり、また、装置の検出感度が能力的に足りなければ投資コストが必要になったり等様々な問題が生じてくる。このようなことから、異物検査装置の検出感度を変えずに、前述したような異物を早期に検出する方法が望まれる。
【０００６】
そこで、本発明の目的は、異物の早期検出を可能にする半導体装置およびそれを用いた製造工程管理方法を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
本発明による半導体装置は、検査用の半導体基板上に、第１の膜と、前記第１の膜上に形成する第１の絶縁膜と、前記第１の絶縁膜上に形成する第１の金属膜とを有するものである。そして、前記第１の膜は、その成膜工程に関連して発生する異物を検出したい膜であり、前記第１の絶縁膜は、前記第１の膜で前記異物が発生した場合に、前記異物を高いステップカバレージで被い、前記第１の絶縁膜上に、前記異物を拡大投影した像を表す膜であり、前記第１の金属膜は、光を反射することで、前記拡大投影した像を、異物検査装置によって検出し易くする膜である。
【００１０】
これによって、例えば、前記第１の膜の成膜工程において微小な異物が発生した場合、前記第１の絶縁膜と前記第１の金属膜によって、この微小な異物を異物検査装置で確実に検出できるようになる。
【００１１】
ここで、前記第１の絶縁膜は、例えば、プラズマＣＶＤ法を用いたＴＥＯＳ酸化膜とすることができる。これによって、高いステップカバレージが得られる。また、この場合、前記ＴＥＯＳ酸化膜の膜厚は、３００ｎｍ〜８００ｎｍにするとよい。これによって、前記ＴＥＯＳ酸化膜上に表れた微小な異物の像を、異物検査装置で十分検出可能な大きさにすることができ、また、この像が平坦化されることを防止することができる。
【００１２】
そして、このような半導体装置を製造し、それを異物検査装置によって検査し、その異物の発生数を見ることで製品となる半導体基板の着工可否を判断するような製造工程管理方法を構築すれば、製品における微小な異物の作り込みやそれに起因した不良の発生などを未然に防止することが可能になる。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１４】
（１）検査用の半導体基板上に、発生した異物を高いステップカバレージで被う絶縁膜と、その絶縁膜上に光を反射する金属膜とを設け、製品となる半導体基板の着工前にこの検査用の半導体基板に対して異物検査装置による試験を実施することで、異物の早期検出が可能になる。
【００１５】
（２）前記（１）によって、製品における微小な異物の作り込みやそれに起因した不良の発生などを未然に防止することが可能になる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
図１は、本発明の一実施の形態の半導体装置において、その構成の一例を示す断面図である。図１に示す半導体装置は、例えば、検査用の半導体基板（以下、ダミーウェハと称す）１上に、第１の膜２と、第１の絶縁膜３と、第１の金属膜４とを有している。第１の膜２は、異物発生の検査対象となる膜であり、その成膜工程に関連して微小な異物が懸念され、それを検出したい膜である。その一例としては、例えば、塗布工程による微小な異物が懸念されるＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）膜や、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）工程による微小な異物が懸念されるＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）酸化膜、ならびに減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）装置を用いた成膜工程で微小な異物が懸念される酸化膜やポリシリコン膜などが挙げられる。
【００１８】
第１の絶縁膜３は、前記第１の膜２上に微小な異物が存在した場合、この微小な異物を高いステップカバレージで被うことによって、第１の絶縁膜３上に、この微小な異物を拡大投影する膜である。このような膜としては、例えば、ＣＶＤ法を用いたＴＥＯＳ酸化膜などが挙げられ、その中でも、プラズマＣＶＤ法を用いたＴＥＯＳ酸化膜を用いるとよい。また、ＴＥＯＳ酸化膜を用いた場合、第１の絶縁膜３の膜厚ｈ１は、後述するように３００ｎｍ〜８００ｎｍにするとよい。
【００１９】
第１の金属膜４は、前記第１の絶縁膜３上に拡大投影された像を際立たせ、異物検査装置による入射光を十分反射することで、微小な異物（拡大投影された像）を容易に検出できるようにする膜である。このような膜としては、例えば、ＴｉＮ（窒化チタン）膜や、Ｔｉ（チタン）−ＴｉＮ（窒化チタン）の積層膜や、その他各種の金属材質の膜が挙げられる。
【００２０】
このような構成を有する半導体装置を用いることで、製品となる半導体基板（以下、製品ウェハと称す）上で発生し得る、例えば、図２に示すような異物を検出することが可能になる。図２は、本発明の一実施の形態の半導体装置において、図１の構成で検出する異物について説明するためのデバイス断面図の一例である。
【００２１】
図２に示すデバイスは、図示しない製品ウェハ上に形成された多層配線構造の一部の例を示すものであり、例えば、絶縁膜２１上に、導電性バリア膜２２ａ，２２ｂとそれに挟まれた配線層２３とからなる第１層目の金属膜と、その第１層目の金属膜を第２層目の金属膜に接続するための金属膜（コンタクトプラグ）２４と、前記コンタクトプラグ２４に接続され前記第２層目の金属膜の一部となる導電性バリア膜２２ｃとが設けられている。そして、これらの金属膜は、前記絶縁膜２１上に、例えば、ＴＥＯＳ酸化膜２５ａ、ＳＯＧ膜２６、ＴＥＯＳ酸化膜２５ｂの順で成膜された複数の絶縁膜によって被われている。
【００２２】
なお、前記配線層２３の素材は、例えばＡｌ（アルミニウム）、Ｃｕ（銅）などであり、導電性バリア膜２２ａ，２２ｂ，２２ｃの素材は、例えば、ＴｉＮ（窒化チタン）やＴｉ（チタン）−ＴｉＮ（窒化チタン）の積層膜などである。また、前記ＴＥＯＳ酸化膜２５ａ，２５ｂは、例えば、プラズマＣＶＤ法によって形成される。
【００２３】
ここで、前記ＳＯＧ膜２６を成膜する塗布工程に着目すると、例えば、塗布後のアニール時などにおいて微小な異物２７が付着する可能性が考えられる。この異物２７の大きさが例えば０．２〜０．３μｍとすると、このＳＯＧ膜２６の塗布工程後の異物検査試験によって検出できる見込みはある。しかしながら、この異物２７の大きさが微小で、例えば０．１μｍとすると、この塗布工程後の異物検査試験による検出は困難と考えられる。
【００２４】
この場合、ＳＯＧ膜２６の塗布工程後に、この微小な異物２７を作り込んだままプラズマＣＶＤ法などを用いたＴＥＯＳ酸化膜２５ｂの成膜が行われる。このＴＥＯＳ酸化膜２５ｂの膜厚ｈ２を仮に３００ｎｍとすると、ＴＥＯＳ酸化膜２５ｂのステップカバレージによって、ＴＥＯＳ酸化膜２５ｂ上に、前記０．１μｍの異物２７を拡大投影した像が表れる。そして、この像は、膜厚３００ｎｍ（０．３μｍ）を半径ｒ１とする円の形状となるため、この像の大きさは、円の直径ｗ１である０．６μｍ程度となる。
【００２５】
したがって、このＴＥＯＳ酸化膜２５ｂの成膜工程後に異物検査試験を行えば、前記０．１μｍの異物を検出できる可能性は高い。しかしながら、ＴＥＯＳ酸化膜２５ｂは、その材質上、異物検査装置からのレーザ光を十分に反射しないため、検出できない可能性も十分考えられる。そうすると、前記０．１μｍの異物２７を確実に検出できる段階は、前記ＴＥＯＳ酸化膜２５ｂの成膜工程後に、コンタクトプラグ２４のリソグラフィ工程と、コンタクトプラグ２４の成膜工程と、導電性バリア膜２２ｃの成膜工程が行われた後ということになる。したがって、微小な異物２７が発生した後の工程が無駄になってしまうことになり、製造コストに多大な損失が生じることになる。
【００２６】
なお、この異物を検出しなかった場合は、例えば図３に示すような不良が発生することが考えられる。図３は、本発明の一実施の形態の半導体装置において、微小な異物に起因した不良の一例を説明するための図であり、（ａ）は、デバイス上面図を示すものであり、（ｂ）は、（ａ）のＡ−Ａ’間におけるデバイス断面図を示すものである。
【００２７】
図３（ｂ）は、第２層目の金属膜まで形成した後の断面図であり、前記図２における導電性バリア膜２２ｃの形成後、第２層目の配線層２８とその上部に導電性バリア膜２２ｄが形成されている。そして、図３（ｂ）においては、微小な異物２７に起因して、導電性バリア膜２２ｃや第２層目の配線層２８にエッチング残りが発生している。そして、これによって、第２層目の金属膜がお互いにショートしている。これを上面から見ると図３（ａ）のようになり、第２層目の金属膜が、お互いにエッチング残りの金属膜によって接続されている。
【００２８】
このような不良を未然に防止し、なおかつ前記図２で説明したように不良を作り込むことによる製造コストの損失を防止するため、前記微小な異物２７を早期に検出する必要がある。そこで、前記図２および図３で説明したＳＯＧ膜２６での異物２７を検出する場合には、前述した図１の半導体装置を用い、図１における前記第１の膜２をＳＯＧ膜、前記第１の絶縁膜３をＴＥＯＳ酸化膜とし、前記第１の金属膜４を前記図２等のデバイス構造と同様にＴｉ−ＴｉＮの積層膜として、例えば図４に示すようなフローを実施すればよい。
【００２９】
図４は、本発明の一実施の形態の半導体装置の製造工程管理方法において、図１の半導体装置を用いた製造工程管理方法の一例を示すフロー図である。図４に示すフローは、例えば次のように行われる。
【００３０】
Ｓ４０１において、ダミーウェハ上にパターンを形成する。すなわち、図１の半導体装置を製造する。ここでは、前述したようにＳＯＧ膜での異物を検出する場合を想定し、ダミーウェハ１上に、前記第１の膜２としてＳＯＧ膜を塗布し、次いで前記第１の絶縁膜３としてプラズマＣＶＤ法などによってＴＥＯＳ酸化膜を成膜し、次いで前記第１の金属膜４としてＣＶＤ法などによってＴｉ−ＴｉＮの積層膜を成膜する。そして、このＳＯＧ膜の塗布工程において、微小な異物が発生したと仮定する。そして、Ｓ４０２へ移行する。
【００３１】
Ｓ４０２において、Ｓ４０１で製造した半導体装置（パターン付きダミーウェハ）に対して異物検査装置を用いた試験を実施する。この異物検査試験は、例えば、図５のように行われる。図５は、本発明の一実施の形態の半導体装置の製造工程管理方法において、図１の半導体装置を用いた異物検査試験の一例を示す説明図である。
【００３２】
図５においては、前記Ｓ４０１で発生した微小な異物を含み、第１の膜（ＳＯＧ膜）２、第１の絶縁膜（ＴＥＯＳ酸化膜）３および第１の金属膜（Ｔｉ−ＴｉＮの積層膜）４を備えた半導体装置に対し、異物検査装置５０より例えばレーザ光等の光を照射している。異物検査装置５０は、前記レーザ光等に対する散乱光などをセンサによって検出することで異物の有無を判断し、前記半導体装置上に存在する異物の数を集計する。
【００３３】
ところで、図５において、前記ＴＥＯＳ酸化膜３の膜厚が３００ｎｍ程度であると、図２で説明したように、０．１μｍの異物がＴｉ−ＴｉＮの積層膜上で０．６μｍ程度に拡大投影されるため、異物検査装置５０によって確実に検出することができる。但し、前記ＴＥＯＳ酸化膜３の膜厚が８００ｎｍを超える辺りになると、このＴｉ−ＴｉＮの積層膜上に拡大投影された像が、逆に平坦化され、検出が困難となってしまう可能性がある。したがって、ＴＥＯＳ酸化膜の膜厚は３００ｎｍ〜８００ｎｍが望ましい。そして、Ｓ４０３へ移行する。
【００３４】
Ｓ４０３において、前記Ｓ４０２で検出した半導体装置上の異物の数を判定する。この異物の数が、管理値以下であればＳ４０４へ移行し、管理値を超えた場合はＳ４０５へ移行する。
【００３５】
Ｓ４０４において、ＳＯＧ膜の塗布工程は問題無しとして、製品ウェハに対しＳＯＧ膜の塗布工程の着工を行う。
【００３６】
Ｓ４０５において、ＳＯＧ膜の塗布工程は問題有りとして、製品ウェハに対するＳＯＧ膜の塗布工程の着工を保留し、塗布工程の詳細調査などを行う。
【００３７】
なお、これまでの説明では、ＳＯＧ膜の塗布工程による異物を例に説明したが、勿論これに限定されるものではなく、例えば、ＣＭＰ工程や、減圧ＣＶＤ装置を用いた酸化膜やポリシリコン膜などの成膜工程などにおける微小な異物も同様に検出することができる。
【００３８】
すなわち、例えば、ＴＥＯＳ酸化膜に対するＣＭＰ工程においては、洗浄不足などによるスラリー残りなどが懸念される。したがって、図４のフローにより、まず図１の半導体装置の製造を行う。つまり、ダミーウェハ１上に、プラズマＣＶＤ法などでＴＥＯＳ酸化膜を成膜し、このＴＥＯＳ酸化膜をＣＭＰ工程により研磨および洗浄し、この上にＴＥＯＳ酸化膜を３００ｎｍ〜８００ｎｍの膜厚で成膜し、次いで、ＴｉＮ膜などといった金属膜を成膜する。そして、この半導体装置に対して異物検査試験を実施し、製品ウェハの着工を行うか否かを判断すればよい。
【００３９】
また、例えば、減圧ＣＶＤ装置を用いた酸化膜の成膜工程においては、その工程における微小な異物の発生や、その後のエッチング工程でのエッチング残りの発生などが問題となり得る。したがって、図４のフローにより、まず図１の半導体装置の製造を行う。つまり、ダミーウェハ１上に、減圧ＣＶＤ装置を用いて酸化膜を成膜し、この酸化膜をエッチング後、ＴＥＯＳ酸化膜を３００ｎｍ〜８００ｎｍの膜厚で成膜し、次いで、ＴｉＮ膜などといった金属膜を成膜する。そして、この半導体装置に対して異物検査試験を実施し、製品ウェハの着工を行うか否かを判断すればよい。
【００４０】
以上のように、図１に示したような半導体装置を用い、図４に示したような製造工程の管理を行うことで、製品ウェハを着工する前の早期の段階で、微小な異物を検出することが可能になる。これによって、前記図３で説明したような不良を未然に防止することができ、前記図２で説明したような無駄な工程の着工を阻止することができる。
【００４１】
また、このような技術は、製品の微細化が進むにつれて益々重要になると考えられる。すなわち、製品の微細化が進む程、より微小な異物に起因した不良の発生が問題となってくるが、この微小な異物を異物検査装置により直接的に検出しようとすると、課題において前述したようにスループットの低下や検査装置のコストなどが問題となってくる。また、微小な異物が膜の堆積によってどの程度の影響をもたらすかは、その堆積する膜の構造および製造条件に依存する部分が多い。このため、異物検査装置により直接的に検出する場合、どの程度の大きさを異物とみなすかを決定することは容易とは言えない。
【００４２】
一方、本発明のように図１に示したような半導体装置を用い、図４に示したような製造工程管理を行う場合、高性能な異物検査装置は不要なため低コストで実現できる。また、製品と同様に実際に膜を堆積した上で影響を判断することができるため、より確実な異物を検出することができる。
【００４３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４４】
例えば、エッチング工程や、リソグラフィ工程などによる異物の発生を見たい場合にも、それを図１の半導体装置の第１の膜２に反映させることで同様に評価することができる。
【産業上の利用可能性】
【００４５】
本発明の半導体装置およびそれを用いた製造工程管理方法は、特に微小な異物が問題となるメモリ製品やシステムＬＳＩなどを代表とする半導体製品全般に対し、その製造工程管理方法として適用可能であり、さらに半導体製品に限らず、磁性膜製品やハードディスクやコンパクトディスクといった膜を積層して作られる製品に対しても、その製造工程管理方法として適用可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明の一実施の形態の半導体装置において、その構成の一例を示す断面図である。
【図２】本発明の一実施の形態の半導体装置において、図１の構成で検出する異物について説明するためのデバイス断面図の一例である。
【図３】本発明の一実施の形態の半導体装置において、微小な異物に起因した不良の一例を説明するための図であり、（ａ）は、デバイス上面図を示すものであり、（ｂ）は、（ａ）のＡ−Ａ’間におけるデバイス断面図を示すものである。
【図４】本発明の一実施の形態の半導体装置の製造工程管理方法において、図１の半導体装置を用いた製造工程管理方法の一例を示すフロー図である。
【図５】本発明の一実施の形態の半導体装置の製造工程管理方法において、図１の半導体装置を用いた異物検査試験の一例を示す説明図である。
【符号の説明】
【００４７】
１  ダミーウェハ
２  第１の膜
３  第１の絶縁膜
４  第１の金属膜
２１  絶縁膜
２２ａ，２２ｂ，２２ｃ，２２ｄ  導電性バリア膜
２３，２８  配線層
２４  コンタクトプラグ
２５ａ，２５ｂ  ＴＥＯＳ酸化膜
２６  ＳＯＧ膜
２７  異物
５０  異物検査装置
【図１】
2005191067.tif 000003
【図２】
2005191067.tif 000004
【図３】
2005191067.tif 000005
【図４】
2005191067.tif 000006
【図５】
2005191067.tif 000007