(57)【要約】  【課題】  欠落したパケットを補充可能な半導体集積回路を提供する。  【解決手段】  書き込みアドレスを出力する書き込みアドレスカウンタ３と、制御信号が活性化されていない場合にカウントアップを行い、活性化されている場合にカウントダウンを行うことにより、読み出しアドレスを出力する読み出しアドレスカウンタ４と、書き込みアドレスで表される領域に音声データを格納し、読み出しアドレスで表される領域に格納されている音声データを出力するバッファメモリ２と、パケットエラーを検出するパケットエラー検出回路５と、パケットエラーが発生している間、制御信号を活性化するエラーパケットカウンタ６と、音量調整データを作成して出力する音量調整データ作成回路８と、制御信号が活性化されている場合に、音声データの所定の部分を音量調整データで上書きして外部に出力する音量調整回路７とを具備する。【選択図】  図１
2005315973.tif 000002
【特許請求の範囲】
【請求項１】
外部から受信した複数のパケットに信号処理を施して出力する半導体集積回路であって、
前記複数のパケットに含まれる複数のデータを格納するための第１群のアドレスを生成して出力するための第１の回路と、
制御信号が活性化されていない場合にカウントアップ又はカウントダウンを行い、前記制御信号が活性化されている場合にカウントダウン又はカウントアップを行うことにより、前記複数のパケットに含まれる前記複数のデータを読み出すための第２群のアドレスを生成して出力するための第２の回路と、
前記複数のパケットに含まれる前記複数のデータを前記第１群のアドレスで表される複数の領域に順次格納し、前記第２群のアドレスで表される複数の領域に格納されている前記複数のデータを順次出力するためのバッファメモリと、
前記書き込みアドレスカウンタが出力しているアドレスと前記読み出しアドレスカウンタが出力しているアドレスが一致している場合にパケットエラー信号を活性化するための第３の回路と、
前記パケットエラー信号を受け取ったときから外部から新たなパケットを受信するまでの間、前記制御信号を活性化するための第４の回路と、
前記制御信号が活性化されている間、所定のデータを作成して出力するための第５の回路と、
前記制御信号が活性化されていない場合に、前記バッファメモリが出力する前記複数のデータを外部に出力し、前記制御信号が活性化されている場合に、前記バッファメモリが出力する前記複数のデータの中の所定の部分を前記第５の回路が出力する前記所定のデータで上書きして外部に出力するための第６の回路と、
を具備する半導体集積回路。
【請求項２】
前記複数のパケットが、ＣＶＳＤ（Continuous Variable Slope Delta Modulation）によって符号化された音声データを含むパケットである、請求項１記載の半導体集積回路。
【請求項３】
前記第５の回路が作成して出力する前記所定のデータが、「０ｂ０１」である、請求項２記載の半導体集積回路。
【請求項４】
前記第６の回路が、前記制御信号が活性化されている時間に応じて、前記複数のデータの中の前記所定のデータで上書きする箇所を多くする、請求項１〜３のいずれか１項に記載の半導体集積回路。
【請求項５】
前記第６の回路が、前記制御信号が活性化されその後非活性化された後の所定の時間に、前記バッファメモリが出力する前記複数のデータの中の所定の部分を前記第５の回路が出力する前記所定のデータで上書きして外部に出力する、請求項１〜４のいずれか１項に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部から受信した複数のパケットに信号処理を施して出力する半導体集積回路に関する。
【背景技術】
【０００２】
従来より、外部から受信したディジタル信号のノイズを消すことができる技術が知られている（例えば、特許文献１参照）。
【０００３】
特許文献１には、入力ディジタル信号が書き込みアドレスに応じて書き込まれ、読み出しアドレスに応じてディジタル信号が読み出されるバッファメモリと、書き込みクロックに同期して書き込みアドレスを発生する書き込みアドレスカウンタと、読み出しクロックに同期して読み出しアドレスを発生する読み出しアドレスカウンタと、書き込みアドレスと読み出しアドレスとが予め設定した関係になったときに読み出しアドレスを切り替えるアドレス監視手段と、読み出しアドレスを切り替えるまでに、バッファメモリから読み出されたディジタル信号の振幅を徐々に下げ、読み出しアドレスを切り替えた後に徐々に元に戻す振幅調整手段とを有するディジタル信号の同期乗せ換え回路が掲載されている。
【０００４】
特許文献１に掲載されているディジタル信号の同期乗せ換え回路は、書き込みアドレスと読み出しアドレスとが予め設定した関係になったときに読み出しアドレスを切り替えるとともに、読み出しアドレスを切り替えるまでにディジタル信号の振幅を徐々に下げ、読み出しアドレスを切り替えた後に徐々に元に戻すことにより、ノイズを消すことができる。しかしながら、この同期乗せ換え回路は、パケットが欠落した場合に、欠落したパケットの代替となるデータを出力するものではない。
【０００５】
【特許文献１】特開平８−３２５６２号公報（第２−３頁）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、上記の点に鑑み、本発明は、パケットが欠落した場合に、欠落したパケットの代替となるデータを出力することができる半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
以上の課題を解決するため、本発明に係る半導体集積回路は、外部から受信した複数のパケットに信号処理を施して出力する半導体集積回路であって、複数のパケットに含まれる複数のデータを格納するための第１群のアドレスを生成して出力するための第１の回路と、制御信号が活性化されていない場合にカウントアップ又はカウントダウンを行い、制御信号が活性化されている場合にカウントダウン又はカウントアップを行うことにより、複数のパケットに含まれる複数のデータを読み出すための第２群のアドレスを生成して出力するための第２の回路と、複数のパケットに含まれる複数のデータを第１群のアドレスで表される複数の領域に順次格納し、第２群のアドレスで表される複数の領域に格納されている複数のデータを順次出力するためのバッファメモリと、書き込みアドレスカウンタが出力しているアドレスと読み出しアドレスカウンタが出力しているアドレスが一致している場合にパケットエラー信号を活性化するための第３の回路と、パケットエラー信号を受け取ったときから外部から新たなパケットを受信するまでの間、制御信号を活性化するための第４の回路と、制御信号が活性化されている間、所定のデータを作成して出力するための第５の回路と、制御信号が活性化されていない場合に、バッファメモリが出力する複数のデータを外部に出力し、制御信号が活性化されている場合に、バッファメモリが出力する複数のデータの中の所定の部分を第５の回路が出力する所定のデータで上書きして外部に出力するための第６の回路とを具備する。
【０００８】
ここで、複数のパケットが、ＣＶＳＤ（Continuous Variable Slope Delta Modulation）によって符号化された音声データを含むパケットであることとしても良い。さらに、第５の回路が作成して出力する所定のデータが、「０ｂ０１」であることとしても良い。
【０００９】
さらに、第６の回路が、制御信号が活性化されている時間に応じて、複数のデータの中の所定のデータで上書きする箇所を多くすることとしても良い。また、第６の回路が、制御信号が活性化されその後非活性化された後の所定の時間に、バッファメモリが出力する複数のデータの中の所定の部分を第５の回路が出力する所定のデータで上書きして外部に出力することとしても良い。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら、本発明を実施するための最良の形態について説明する。なお、同一の構成要素には同一の参照符号を付して、説明を省略する。
図１は、本発明の一実施形態に係る半導体集積回路の概要を示す図である。図１に示すように、半導体集積回路１は、バッファメモリ２と、書き込みアドレスカウンタ３と、読み出しアドレスカウンタ４と、パケットエラー検出回路５と、エラーパケットカウンタ６と、音量調整回路７と、音量調整データ生成回路８とを具備する。この半導体集積回路１は、外部から受け取ったＣＶＳＤ（Continuous Variable Slope Delta Modulation）によって符号化された音声パケットにディジタル信号処理を施して得られたビットストリームを出力するための回路である。
【００１１】
書き込みアドレスカウンタ３は、カウントアップを行うことにより、外部から受信したパケットに含まれる複数のデータを格納するための第１群のアドレスとしての書き込みアドレスを所定のタイミングで順次生成して出力する。なお、書き込みアドレスカウンタ３が、カウントダウンを行うことにより、書き込みアドレスを生成することとしても良い。
バッファメモリ２は、外部から受信したパケットに含まれる複数のデータを、第１群のアドレスとしての書き込みアドレスで表される複数の領域にそれぞれ格納する。
【００１２】
読み出しアドレスカウンタ４は、バッファメモリ２に格納されているパケットに含まれる複数のデータを読み出すための第２群のアドレスとしての読み出しアドレスを所定のタイミングで生成して出力する。なお、読み出しアドレスカウンタ４は、後に説明するようにパケットエラー検出回路５がパケットの欠落（パケットエラー）を検出していない場合には、カウントアップを行うことにより、読み出しアドレスを順次生成して出力する。一方、パケットエラー検出回路５がパケットエラーを検出している場合、読み出しアドレスカウンタ４は、パケットエラー発生前の正常なパケット内のデータを逆順に出力するため、カウントダウンを行うことにより、パケットエラー発生時の読み出しアドレスから遡るアドレスを順次生成して出力する。なお、読み出しアドレスカウンタ４が、パケットエラー検出回路５がパケットエラーを検出していない場合に、カウントダウンを行うことにより読み出しアドレスを生成し、パケットエラー検出回路５がパケットエラーを検出している場合に、カウントアップを行うことにより読み出しアドレスを生成することとしても良い。
バッファメモリ２は、第２群のアドレスとしての読み出しアドレスで表される複数の領域にそれぞれ格納されているデータをビットストリームとして音量調整回路７に順次出力する。
【００１３】
パケットエラー検出回路５は、書き込みアドレスカウンタ３が出力しているアドレスと読み出しアドレスカウンタ４が出力しているアドレスが一致する場合に、パケットの欠落、すなわちパケットエラーが発生したと判断し、パケットエラー検出信号をエラーパケットカウンタ６に出力する。
エラーパケットカウンタ６は、パケットエラー検出信号を受け取ったときから、外部から新たなパケットを受信するまで、すなわちパケットエラーが解消されるまでの間、制御信号を活性化して読み出しアドレスカウンタ４、音量調整回路７、及び、音量調整データ作成回路８に出力する。
【００１４】
音量調整データ作成回路８は、制御信号が活性化されている間、音量を低下（音声信号の振幅を減衰）させるためのデータを作成して出力する。本実施形態においては、ＣＶＳＤによって符号化された音声パケットが入力されるため、音量調整データ作成回路８は、「０ｂ０１」という２ビットのデータを作成する。
音量調整回路７は、制御信号が活性化されていない場合には、バッファメモリ２が順次出力する複数のデータをそのまま出力し、制御信号が活性化されている場合には、バッファメモリ２が順次出力する複数のデータ内の所定の部分を音量調整データ作成回路８が出力するデータ（ここでは、「０ｂ０１」）で上書きして出力する。ＣＶＳＤにおいて、ビットストリーム内に「０ｂ０１」というデータが存在する場合、音量が低下することとなる。従って、制御信号が活性化されている場合、音量調整回路７から出力されるビットストリームの音量は低下することとなる。
【００１５】
図２は、外部から半導体集積回路１に供給された音声パケット１〜３の内のパケット２がパケットエラーにより欠落となった場合における、バッファメモリ２へのパケットの書き込み及びバッファメモリ２からのパケットの読み出しの概要を示す図である。ここでは、パケット１は、データ１−１〜１−５を、パケット２は、データ２−１〜２−５を、パケット３は、データ３−１〜３−５を、それぞれ含んでいるものとする。図３は、パケット１〜３を復号化して得られる音声信号を示す図である。
図２に示すように、パケット１〜３の内のパケット２がパケットエラーにより欠落となった場合、パケット１に含まれるデータ１−１〜１−５及びパケット３に含まれるデータ３−１〜３−５は、バッファメモリ２のアドレス１〜Ａに順次格納される。
【００１６】
一方、読み出しアドレスカウンタ４は、パケット１に含まれるデータ１−１〜１−５を読み出すためのアドレス１〜５をバッファメモリ２に順次出力し、データ１−１〜１−５が音量調整回路７に供給される。このとき、パケットエラー検出回路５はパケットエラーを検出しないため、音量調整回路７は、データ１−１〜１−５をそのまま外部に出力する。
その後、パケットエラー検出回路５は、パケットエラーを検出し、エラーパケットカウンタ６は、パケットエラー検出信号を受け取ったときから、外部から新たなパケットを受信するまで、すなわちパケットエラーが解消されるまでの間、制御信号を活性化する。
【００１７】
制御信号が活性化されると、読み出しアドレスカウンタ４は、パケットエラー発生前の正常なパケット（ここでは、パケット１）内のデータ（ここでは、データ１−１〜１−５）を逆順に出力するため、パケットエラー発生時の読み出しアドレスから遡るアドレス（ここでは、アドレス５〜１）を順次生成して出力する。また、音量調整データ作成回路８は、データ「０ｂ０１」を作成して音量調整回路７に出力する。音量調整回路７は、データ１−５〜１−１の各々の先頭の２ビットを「０ｂ０１」で上書きしたデータを順次出力する。その後、制御信号が非活性化され、読み出しアドレスカウンタ４は、パケット３に含まれるデータ３−１〜３−５を順に読み出すためのアドレス６〜Ａをバッファメモリ２に順次出力し、データ３−１〜３−５が外部に順次出力される。図４は、このときの出力ビットストリームを示す図であり、図５は、図４に示すビットストリームを復号化して得られる音声信号を示す図である。
【００１８】
なお、本実施形態においては、音量調整回路７が、データ１−５〜１−１の各々の先頭の２ビットの計５箇所を「０ｂ０１」で上書きすることとしているが（図４参照）、より少ない箇所を上書きすることとしても良いし、より多い箇所を上書きすることとしても良い。
また、本実施形態においては、１個のパケット（パケット２）が欠落した場合について説明したが、複数の連続するパケットが欠落することとしても良い。この場合、音量調整回路７が、制御信号が活性化されている時間（パケットエラーが継続している時間）に応じて、「０ｂ０１」で上書きする箇所を増やすこととしても良い。これにより、パケットエラーが継続し続けるに従って、音量を漸次低下させることができる。
また、音量調整回路７が、制御信号が活性化されその後非活性化された後（パケットエラーが発生しその後パケットエラーが解消した後）に、パケットエラー解消後の正常なパケット内の所定の箇所を「０ｂ０１」で上書きすることとしても良い。これにより、パケットエラー解消後に音量が急に大きくなることを防止することができる。
【００１９】
このように、本実施形態によれば、パケットエラーによりパケットが欠落した場合であっても、欠落したパケットの代替として、欠落したパケットの直前のパケットに含まれるデータをそれぞれ減衰させたデータが逆順に出力されるので、データ波形の連続性を保つことができ、ノイズを低減することができる。
なお、パケットエラー発生前のパケットに含まれるデータを減衰させずに逆順に出力することも考えられる。しかし、この場合には、複数の連続するパケットが欠落したときに音が変化し、例えば、「ピー」という音が出力されてしまう。一方、本実施形態のように、パケットエラー発生前のパケットに含まれるデータを減衰させたデータを逆順に出力することとすれば、複数の連続するパケットが欠落したときに、上記のような音が出力されてしまうことを防止することができる。
【００２０】
また、本実施形態においては、パケットエラーによりパケットが欠落したときに、パケットエラー発生前のパケットに含まれるデータを逆順に出力する場合について説明したが、音声データがＣＶＳＤによって符号化されている場合は、パケットエラー発生前のパケットに含まれるデータを逆順にしなくてもデータの連続性が確保されるため、パケットエラー発生前のパケットに含まれるデータを正順に出力することとしても良い。
【産業上の利用可能性】
【００２１】
本発明は、外部から受信した複数のパケットに信号処理を施して出力する半導体集積回路において利用可能である。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係る半導体集積回路の構成を示すブロック図。
【図２】図１のバッファメモリ２へのデータの書き込み／読み出しの例を示す図。
【図３】入力パケットを復号化して得られる音声信号の例を示す図。
【図４】図１の音量調整回路７が出力するデータの例を示す図。
【図５】図４のデータを復号化して得られる音声信号の例を示す図。
【符号の説明】
【００２３】
１  半導体集積回路、２  バッファメモリ、３  書き込みアドレスカウンタ、４  読み出しアドレスカウンタ、５  パケットエラー検出回路、６  エラーパケットカウンタ、７  音量調整回路、８  音量調整データ作成回路
【図１】
2005315973.tif 000003
【図２】
2005315973.tif 000004
【図３】
2005315973.tif 000005
【図４】
2005315973.tif 000006
【図５】
2005315973.tif 000007