(57)【要約】【課題】固体撮像素子などの光電変換装置における光電変換領域の広い面積の確保を図る。【解決手段】光電変換領域３と、光電変換領域３上に形成された光学的に透明な透明半導体領域２４と、透明半導体領域２４に形成され光電変換領域３に蓄積された電荷を処理する光学的に透明な処理部Ｔｒ１  〜Ｔｒ４  とを有して成る．【選択図】      図３
2005038908.tif 000002
【特許請求の範囲】
【請求項１】
光電変換領域と、
前記光電変換領域上に形成された光学的に透明な透明半導体領域と、
前記透明半導体領域に形成され、前記光電変換領域に蓄積された電荷を処理する光学的に透明な処理部とを有して成る
ことを特徴とする光電変換装置。
【請求項２】
前記処理部が前記電荷を電流または電圧に変換する処理部として形成されて成る
ことを特徴とする請求項１記載の光電変換装置。
【請求項３】
前記処理部が前記電荷を転送する処理部として形成されて成る
ことを特徴とする請求項１記載の光電変換装置。
【請求項４】
前記処理部が、前記電荷を電流または電圧に変換する処理部と、前記電荷を転送する処理部とを有する
ことを特徴とする請求項１記載の光電変換装置。
【請求項５】
光電変換領域を形成した基板上に光学的に透明な透明半導体領域を形成する工程と、
前記透明半導体領域に、光学的に透明な半導体素子構造からなり、前記光電変換領域に蓄積された電荷を処理する処理部を形成する工程を有する
ことを特徴とする光電変換装置の製造方法。
【請求項６】
複数の画素を有し、
前記各画素が、光電変換領域と、該光電変換領域上に形成された光学的に透明な透明半導体領域と、該透明半導体領域に形成され前記光電変換領域に蓄積された電荷を処理する光学的に透明な処理部とを有して成る
ことを特徴とする固体撮像素子。
【請求項７】
前記各画素に対応する光電変換領域の全周に画素間素子分離領域が形成されて成る
ことを特徴とする請求項６記載の固体撮像素子。
【請求項８】
前記画素間素子分離領域と前記光電変換領域の界面で、入射光が全反射されて成る
ことを特徴とする請求項７記載の固体撮像素子。
【請求項９】
前記処理部が、電荷−信号変換するためのＭＯＳトランジスタで形成されて成る
ことを特徴とする請求項６記載の固体撮像素子。
【請求項１０】
前記処理部が、前記光電変換領域の電荷を転送する電荷転送部として形成されて成る
ことを特徴とする請求項６記載の固体撮像素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光を電荷に変換し、変換された電荷を信号として処理する光電変換装置及びその製造方法に関する。
本発明は、画素毎に光電変換部を有する固体撮像素子に関する。
【０００２】
【従来の技術】
従来、固体撮像素子としては、例えばＣＣＤ固体撮像素子やＣＭＯＳ型固体撮像素子などが知られている。画素毎に電荷−信号変換部を有するＣＭＯＳ型固体撮像素子では、ＸＹアドレス読出しが容易であるなど数々の優位性を有している。通常、ＣＭＯＳ型固体撮像素子における単位画素は、半導体基板上に光電変換して信号電荷を蓄積するフォトダイオードからなる受光センサ部と、受光センサ部からの電荷を読出し、信号に変換する複数の駆動用のＭＯＳトランジスタとから成る。画素を形成する半導体基板上には、受光センサ部に対応する部分に開口が形成されるように、層間絶縁膜を介して複数層の例えばＡｌ膜等の不透明な金属配線層が形成される。さらに、フォトダイオードとしては、半導体領域表面と絶縁膜との界面で発生するノイズ（暗電流）を低減するために、フォトダイオードを構成するｎ型領域と表面絶縁膜との界面にホール蓄積領域となるｐ＋  半導体層を形成した構造に形成される。このフォトダイオードセンサは、ＨＡＤ（Ｈｏｌｅ  Ａｃｃｕｍｕｌａｔｉｏｎ  Ｄｉｏｄｅ）センサと呼ばれている。
【０００３】
特許文献１は、ＣＭＯＳ型固体撮像素子を例示している。
【０００４】
【特許文献１】
特開平１１ー１２２５３２号公報
【０００５】
【発明が解決しようとする課題】
ところで、ＣＭＯＳ型固体撮像素子においては、次のような問題を有していた。（１）画素毎に電荷−信号変換用ＭＯＳトランジスタ等を含む駆動用のＭＯＳトランジスタを複数設ける必要があるために、受光センサ部いわゆる光電変換領域の面積が狭められてしまう。（２）この光電変換領域の拡大を図るために、駆動用のＭＯＳトランジスタの数を減少させようとすると、受光センサ部の電荷をフローティング・ディフージョンに一旦読み出さずに、直接アンプに接続する構成が考えられる。しかし、この場合には、受光センサ部を構成するフォトダイオードのＨＡＤ化が難しくなるなど、ノイズ（暗電流）が発生し易い固体撮像素子となる。（３）受光センサ部の上部に不透明な金属配線層が複数層を張り巡らせてあるために、開口率が低くなる。
【０００６】
画素における受光センサ部（光電変換領域）の面積の問題は、ＣＣＤ固体撮像素子においても存在する。さらに、ＣＣＤ固体撮像素子ではスミア成分の低減が望まれている。
【０００７】
上述した光電変換領域の開口面積等の改善は、光を電荷に変換し、変換された電荷を信号として処理する固体撮像素子などの光電変換装置において望まれている。
【０００８】
本発明は、上述に点に鑑み、光電変換領域の広い面積の確保を可能した光電変換装置及びその製造方法、並びに固体撮像素子を提供するものである。
【０００９】
【課題を解決するための手段】
本発明に係る光電変換装置は、光電変換領域と、この光電変換領域上に形成された光学的に透明な透明半導体領域と、この透明半導体領域に形成され光電変換領域に蓄積された電荷を処理する光学的に透明な処理部とを有して成る。
【００１０】
処理部としては、電荷を電流または電圧に変換する処理部として形成することができる。また、処理部としては、電荷を転送する処理部として形成することができる。さらに処理部としては、電荷を電流または電圧に変換する処理部と、電荷を転送する処理部とを有して形成することができる。
【００１１】
本発明の光電変換装置では、光電変換領域上に透明半導体領域を有し、この透明半導体領域に光学的に透明な電荷の処理部を有するので、入射光が透明半導体領域を透過した光電変換領域に到達する。このため、電荷の処理部に制約されずに光電変換領域の拡大が図られる。
【００１２】
本発明に係る光電変換装置の製造方法は、光電変換領域を形成した基板上に光学的に透明な透明半導体領域を形成する工程と、透明半導体領域に、光学的に透明な半導体素子構造からなり光電変換領域に蓄積された電荷を処理する処理部を形成する工程を有する。
【００１３】
本発明の光電変換装置の製造方法では、光電変換領域上に形成した透明半導体領域に、光学的に透明な半導体素子構造からなり電変換領域に蓄積された電荷を処理する処理部を形成する工程を有するので、光電変換領域が処理部の制約を受けずに拡大して作製される。
【００１４】
本発明に係る固体撮像素子は、複数の画素を有し、各画素が、光電変換領域と、光電変換領域上に形成された光学的に透明な透明半導体領域と、透明半導体領域に形成され光電変換領域に蓄積された電荷を処理する光学的に透明な処理部とを有して成る。
【００１５】
この固体撮像素子においては、各画素に対応する光電変換領域の全周に画素間素子分離領域を形成した構成とすることができる。また、画素間素子分離領域と光電変換領域の界面で入射光が全反射するように構成することができる。
【００１６】
処理部は、電荷−信号変換するためのＭＯＳトランジスタで形成することができる。処理部は、光電変換領域の電荷を転送する電荷転送部として形成することができる。
【００１７】
本発明の固体撮像素子では、光電変換領域上の透明半導体領域を設け、この透明半導体領域に電荷を処理する処理部を形成した構成であるので、入射光は透明半導体領域を通過して光電変換領域に到達する。このため、光電変換領域は電荷の処理部に制約されずに広く形成することができる。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【００１９】
図１〜図３は、本発明に係る光電変換装置を固体撮像素子に適用した一実施の形態を示す。本例はＣＭＯＳ型固体撮像素子と同様の動作を行うＸＹアドレス読出し方式の固体撮像素子に適用した場合である。図４は１画素の等価回路を示す。
本発明実施の形態に係る固体撮像素子１は、図４の等価回路に示すように、１つの画素２がフォトダイオードからなる受光センサ部３と、電荷−信号変換を担う複数のＭＯＳトランジスタＴｒ１  、Ｔｒ２  、Ｔｒ３  、Ｔｒ４とで構成される。ＭＯＳトランジスタＴｒ１  〜Ｔｒ４  は、例えばｎチャネルＭＯＳトランジスタで構成される。即ち、電荷ー信号変換用のトランジスタとしては、ＸＹアドレス信号により選択された受光センサ部３の信号電荷を読み出すための読出し用ＭＯＳトランジスタＴｒ１  と、ＦＤ（フローティング・ディフュージョン）アンプＭＯＳトランジスタＴｒ２  と、ＦＤゲートに読み出され電荷をリセットするリセット用ＭＯＳトランジスタＴｒ３  と、信号読出し用のＭＯＳトランジスタＴｒ４  とから構成される。
【００２０】
読出し用ＭＯＳトランジスタＴｒ１  は、Ｘアドレス線４に接続された第１ゲート電極とＹアドレス線５に接続された第２ゲート電極を有する。読出し用ＭＯＳトランジスタＴｒ１  は、その一方の主電極が受光センサ部３に接続され、その他方の主電極がＦＤアンプＭＯＳトランジスタＴｒ２  のゲート電極に接続されると共に、リセット用ＭＯＳトランジスタＴｒ３  の一方の主電極に接続される。リセット用ＭＯＳトランジスタＴｒ３  の他方の主電極は電源ＶＤＤに接続される。ＦＤアンプＭＯＳトランジスタＴｒ２  は、その一方の主電極が電源ＶＤＤに接続され、その他方の主電極が信号読出し用のＭＯＳトランジスタＴｒ４  の一方の主電極に接続される。信号読出し用ＭＯＳトランジスタの他方の主電極は信号出力線６に接続される。
【００２１】
この固体撮像素子１では、受光量に応じた電荷が受光センサ部３に蓄積される。Ｘアドレス線４及びＹアドレス線５に夫々Ｘアドレス信号及びＹアドレス信号が供給されると、このアドレス信号によって選択された画素２の読出し用ＭＯＳトランジスタＴｒ１  がオンし、受光センサ部３の信号電荷がＦＤに読み出される。ＦＤに読み出された信号電荷によりＦＤアンプＭＯＳトランジスタＴｒ２  がオンし、信号電荷に応じた信号電流が流れる。同時に信号読出し用のＭＯＳトランジスタＴｒ４  のゲート電極に信号読出しパルスが供給され、ＭＯＳトランジスタＴｒ４  がオンして信号電流が信号出力線６に読み出される。選択された画素２の信号が読み出された後、リセット用ＭＯＳトランジスタＴｒ３  のゲート電極にリセットパルスが供給され、ＦＤの電位が電源ＶＤＤの電位にリセットされる。
【００２２】
次に、本実施の形態の固体撮像素子１の構成を説明する。図１は、全体の構成を概略的に示す。本実施の形態の固体撮像素子１は、中央に多数の画素２がＸＹマトリックス状に配列された撮像領域１２が配置され、この撮像領域１２に隣接して撮像領域１１を走査する垂直スキャナ部１３及び水平スキャナ部１４が配置される。さらに撮像領域１２の周辺部にＣＤＳ回路、ＩーＶ変換系といった出力信号を処理する処理回路１５が配置される。
【００２３】
図２は撮像領域１２の１画素の拡大平面図、図３は画素構造を詳細に説明するための図２のＡーＡ′線上の断面図を示す。本実施の形態の固体撮像素子１は、第１導電型、例えばｎ型のシリコン半導体基板２１に、オーバーフローバリアとなる第２導電型、例えばｐ型の半導体ウェル領域２２と電荷蓄積領域となる第１導電型（例えばｎ型）の半導体領域２３が形成され、ｐ型半導体ウェル領域２２とｎ型半導体領域２３によって受光センサ部、即ち光電変換領域を構成するフォトダイオード２が構成される。なお、本例ではｎ型半導体基板２２の中間領域に例えばイオン注入により不純物を導入してｐ型ウェル領域２２を形成し、イオン注入されない基板２１の表面側の領域を電荷蓄積領域となるｎ型半導体領域２３として形成される。
【００２４】
この光電変換領域となるフォトダイオード２が形成されたシリコン半導体基板上に、光学的に透明な第２導電型であるｐ型の透明半導体層（以下、透明半導体領域という）２４が積層して形成される。さらに、このｐ型透明半導体領域の上面側に、例えばイオン注入により図４に示したＭＯＳトランジスタＴｒ１  ，Ｔｒ２  ，Ｔｒ３  ，Ｔｒ４  のソース／ドレインとなる、同様に光学的に透明な第１導電型であるｎ型の透明半導体領域２６、２７、２８及び２９が形成される。透明半導体領域２６はＭＯＳトランジスタＴｒ１  とＭＯＳトランジスタＴｒ３  とに共通のソース／ドレイン領域、即ちＦＤ（フローティング・ディフュージョン）領域であり、透明半導体領域２７はＴｒ３  とＴｒ２  の共通の領域、即ち電源ＶＤＤに接続される領域である。また、透明半導体領域２８はＭＯＳトランジスタＴｒ２  とＭＯＳトランジスタＴｒ４  との共通のソース／ドレイン領域であり、透明半導体領域２９はＭＯＳトランジスタＴｒ４  の一方のソース／ドレイン領域、即ち信号線に接続される領域である。
【００２５】
ｎ型の透明半導体領域２６〜２９が形成されたｐ型透明半導体領域２４上には、ゲート絶縁膜３１を介してゲート電極群３２、３３、３４が形成される。即ち、ｎ型の透明半導体領域２６及び２７間のｐ型透明半導体領域２４上にゲート絶縁膜３１を介してゲート電極３２が形成され、ここに両ｎ型透明半導体領域２６及び２７とゲート電極３２により、リセット用のＭＯＳトランジスタＴｒ３  が形成される。ｎ型の透明半導体領域２７及び２８間のｐ型透明半導体領域２４上にゲート絶縁膜３１を介して光学的に透明な透明ゲート電極３３が形成され、ここに両ｎ型透明半導体領域２７及び２８とゲート電極３３により、ＭＯＳトランジスタＴｒ２  が形成される。ｎ型の透明半導体領域２８及び２９間のｐ型透明半導体領域２４上にゲート絶縁膜３１を介して透明ゲート電極３４が形成され、ここに両ｎ型透明半導体領域２８及び２９とゲート電極３４により、信号読出し用のＭＯＳトランジスタＴｒ４  が形成される。さらに、絶縁膜３６を介してｎ型の透明半導体領域であるＦＤ領域２６とＭＯＳトランジスタＴｒ２  の透明ゲート電極３３が配線３７により接続され、フローティングゲートが形成される。また、信号読出し用のＭＯＳトランジスタＴｒ４  の一方のソース／ドレイン領域２９には、電気信号を出力信号処理回路１５に取出すための透明配線６が接続される。この配線６は信号出力線となる。配線３７、６は、光学的に透明な透明導電膜で形成される。
【００２６】
ｐ型の透明半導体領域２４は、例えばｐ型不純物を導入した透明酸化物半導体で形成することができる。透明酸化物半導体としては、例えばＣｕＩｎＯ２  で形成することができる。ｎ型の透明半導体領域２６〜２９は、例えばｎ型不純物を導入した透明酸化物半導体で形成することができる。この場合も上記と同様に例えばＣｕＩｎＯ２  で形成することができる。ゲート絶縁膜３１、絶縁膜３６は、例えばシリコン酸化膜（ＳｉＯ２  膜）で形成することができる。透明ゲート電極３２、３３、３４、は、例えば多結晶シリコン膜、透明電極の例えばＩＴＯ（酸化インジウム錫）膜等で形成することができる。透明配線３６、６は、例えば透明な酸化物導電体である１２Ｃａー７Ａｌ２  Ｏ３  による透明導電体膜で形成することができる。
【００２７】
一方、画素２を囲う全周には、絶縁膜、例えばシリコン酸化膜（ＳｉＯ２  膜）で満たされたトレンチ（溝）による画素間素子分離層３８が形成され、この画素間素子分離層３８により隣合う画素２と完全に分離される。さらに、ｐ型の透明半導体領域２４の側面、即ち受光センサ部３を構成するｎ型半導体領域２３とｎ型透明半導体領域のＦＤ領域２６間の側面にゲート絶縁膜（例えばＳｉＯ２  膜）４１を介してＸアドレス線４に接続される第１のゲート電極４３及びＹアドレス線５に接続される第２のゲート電極４４が形成される。このｎ型半導体領域２３、ｎ型のＦＤ領域２６及び第１、第２のゲート電極４３、４４により読出し用のＭＯＳトランジスタＴｒ１  が形成される。第１のゲート電極４３はＸアドレス線４と共通に形成され、第２のゲート電極４はＹアドレス線５と共通に形成される。第１、第２のゲート電極４３、４４は、画素間素子分離層３８内に埋め込まれるように形成される。ここで、第１、第２のゲート電極４３、４４によりｎ型半導体領域２３とＦＤ領域２６間に連続してチャネル領域を形成するために、第１及び第２のゲート電極４３及び４４は互いに限りなく近接して形成される。
撮像領域１２の表面には、光学的に透明な絶縁保護膜４２が形成される。
【００２８】
本実施の形態に係る固体撮像素子１の動作は次の通りである。図３の素子表面の絶縁保護膜表面４２Ａの上部から入射する光は、例えばＣｕＩｎＯ２  からなる透明半導体領域２４、２６〜２９に達する。ＣｕＩｎＯ２  層は、可視光（４００ｎｍ〜７５０ｎｍ程度）に対し、６０〜８０％程度の光透過率を有する。そのため、可視光の入射光は、ＣｕＩｎＯ２  層を、十分な強度を保ちながら透過する。途中、配線３６、６に当たる光も存在するが、配線３６、６として利用している１２ＣａＯー７Ａｌ２  Ｏ３  膜の光透過率が９９％程度であるため、入射光は配線３６、６を透過することとなる。従って、可視光の大部分は光電変換領域、即ち受光センサ部３を有するシリコン基板に到達する。
【００２９】
ここで、図５は、光電変換された電荷、即ち電子の振る舞いを考えるため、図３のＢ′−Ｂ線上におけるポテンシャル概要図を示す。図５から分かるように、ｐ型透明半導体領域２４直下のｎ型シリコン表面からｐ型の半導体ウェル領域２２の深さの区間にて光電変換された電子（電荷）６０は、ｐ型半導体ウェル領域２２とｐ型透明半導体領域２４間のｎ型半導体領域２３中に蓄積される。
ここで、図６は、図１に示す水平スキャナ部１４、垂直スキャナ部１３により、ＭＯＳトランジスタＴｒ１  の第１のゲート電極４３及び第２のゲート電極４４に、Ｘアドレス線４及びＹアドレス線５を通じて夫々Ｘアドレス信号、Ｙアドレス信号、即ち電圧を印加した際の、同Ａ′−Ａ線上のポテンシャル図を示す。図６から分かるように、上記蓄積電荷（電子）６０は電圧印加により生じたポテンシャル変化により、即ちチャネル領域が形成され、ＦＤ領域２６へ転送される。
【００３０】
第１及び第２のゲート電極４３及び４４への電圧印加を解除することで、ポテンシャル形状は図５の状態に戻り、チャネル領域が消滅し、ＦＤ領域２６への電荷転送が完了する。ＦＤ領域２６に転送された電荷は、ＦＤ領域２６と配線３６で接続されたＭＯＳトランジスタＴｒ２  のゲート電極３３に、その電荷量に比例する強度の電圧を生じさせる。この電圧により、ＭＯＳトランジスタＴｒ２  がオンし、蓄積電荷量を増幅した電流がソース／ドレイン領域２８へと流れる。一方、信号読出し用のＭＯＳトランジスタＴｒ４  のゲート電極３４に読出しパルス電圧φｄが印加されて、このＭＯＳトランジスタＴｒ４  がオンすることで、上記ソース／ドレイン領域２８へ流れた電流は、ソース／ドレイン領域２９に取り出され、信号出力線６を通じて出力される。ＦＤ領域２６の蓄積電荷のリセットは、リセット用ＭＯＳトランジスタＴｒ３  のゲート電極３２にリセットパルス電圧φｒを印加し、ＦＤ領域２６中の電荷量を電源電圧ＶＤＤにすることで行われる。
【００３１】
次に、図７〜図９を用いて上述の本実施の形態の固体撮像素子１の製造方法の一例を説明する。
先ず、図７Ａに示すように、ｎ型のシリコン半導体基板２１を用意する。次いで図７Ｂに示すように、各画素２を分離するためのトレンチ（溝）５１を例えばＲＩＥ（反応性イオンエッチング）法等により形成する。このトレンチ５１は、各画素２を取り囲むように格子状に形成される。各格子の目に対応する領域が画素２の形成領域５０となる。
【００３２】
次に、図７Ｃに示すように、トレンチ５１内を絶縁膜５３により隙間なく埋め込む。本例ではＣＶＤ（化学気相成長）法等によりシリコン酸化膜（ＳｉＯ２  膜）等をトレンチ５１内に埋め込む。また、必要に応じてトレンチ５１の内壁に素子分離に供されるｐ型半導体層５３を形成する。これによって、画素間素子分離層３８が形成される。
【００３３】
次に、図７Ｄに示すように、ｎ型シリコン基板２１中に例えばイオン注入法を用いてｐ型不純物を導入してｐ型の半導体ウェル領域２２を形成する。この半導体ウェル領域２２より上のｎ型基板部分が、電荷蓄積領域となるｎ型の半導体領域２３となる。そして、ｐ型半導体ウェル領域２２とｎ型半導体領域２３とによって接合Ｊを有するフォトダイオード、即ち受光センサ部３が形成される。
【００３４】
次に、図８Ｅに示すように、シリコン基板上にｐ型の透明半導体領域２４を堆積する。本例では透明半導体領域２４としてｐ型のＣｕＩｎＯ２  層を堆積する。次いで、図８Ｆに示すように、このｐ型の透明半導体領域２４に対して、下地に形成したトレンチ５１上の、少なくとも第１、第２のゲート電極４３、４４を形成する位置において、トレンチ５４を形成する。このトレンチ５４は、好ましくは画素形成領域の全周に下地のトレンチ５１に対応する位置で格子状に形成する。
【００３５】
次に、図８Ｇに示すように、ｐ型の透明半導体領域２４のトレンチ５４の内側壁に絶縁膜５５を形成する。この絶縁膜５５は、少なくともＭＯＳトランジスタＴｒ１  を形成する内側壁ではゲート絶縁膜４１に設定される。絶縁膜５５は本例ではシリコン酸化膜（ＳｉＯ２  膜）が用いられ、トレンチ内側壁を含んで透明半導体領域２４の表面にも形成される。
【００３６】
次に、図９Ｇに示すように、トレンチ５４内に例えばＣＶＤ法等による多結晶シリコン等の導電材料を堆積し、必要な加工を行って第１のゲート電極４３を形成する。
次に、図９Ｉに示すように、トレンチ５４内の第１のゲート電極４３上にできるだけ薄い（但し絶縁分離できる膜厚）絶縁膜、例えばシリコン酸化膜（ＳｉＯ２  膜）を形成する。次いで、トレンチ５４内に上記と同様に、例えばＣＶＤ法等による多結晶シリコン等の導電材料を堆積し、必要な加工を行って第１のゲート電極４４を形成する。さらに、第２のゲート電極４４上のトレンチ５４部分内を絶縁膜、例えばシリコン酸化膜で埋める。絶縁膜を埋め込んだトレンチ５１及び５４により画素間素子分離領域３８が形成される。
【００３７】
次に、図９Ｊに示すように、ｐ型の透明半導体領域２４の表面側にｎ型不純物を導入して、ｎ型の透明半導体領域２６、２７、２８及び２９を形成する。第１、第２のゲート電極４３、４４は、ｐ型の透明半導体領域２４の側面に対応して、シリコンのｎ型半導体領域２３の表面とｎ型透明半導体領域２６の底部との間に位置することになる。
次いで、ｐ型の透明半導体領域２４の表面にゲート絶縁膜３１を形成し、透明ゲート電極３２、３３、３４を形成する。ゲート電極３２〜３４は例えば多結晶シリコン膜あるいは透明導電膜のＩＴＯ膜等で形成する。次いで、絶縁膜３６を形成した後、ｎ型透明半導体領域２６と透明ゲート電極３３を接続する透明配線３７とｎ型透明半導体領域２９に接続する透明配線、いわゆる信号出力線６を形成する。透明配線３７、６は例えば１２ＣａＯー７Ａｌ２  Ｏ３  膜で形成する。
【００３８】
次に、図示せざるも、平坦化した絶縁保護膜４２、その上のカラーフィルタ、さらにその上の各画素に対応したオンチップレンズを形成して目的の固体撮像素子１を得る。なお、上記製造過程において、撮像領域１２以外の水平スキャナ部１４、垂直スキャナ部１３、出力処理回路１５の形成に必要な、イオン注入や電極形成といった各種工程が入ることになる。
【００３９】
上述した本実施の形態の固体撮像素子１によれば、各画素を構成する受光センサ部となるフォトダイオード３、即ち光電変換を行う領域をシリコン基板２１に形成し、この上に透明半導体領域２４を積層して、各画素のユニットセル内において透明半導体領域２４に光学的に透明な構成となる電荷ー信号変換用の各ＭＯＳトランジスタＴｒ１  〜Ｔｒ４  を形成することにより、電荷ー信号変換用の各ＭＯＳトランジスタの数を減少させることなく、広い面積の光電変換領域を確保することができる。これによって、高感度化が図れる。
また、配線３７、６としては、透明配線材料を利用するので、配線の制約を受けず、受光センサ部３における開口率の低下を回避することができる。すなわち、透明配線の使用により、配線の存在またはレイアウトに影響されずに受光センサ部３の開口率を確保することができる。透明配線であるので、配線により入射光が遮られることがなく、光の利用効率が向上する。
電荷転送部が光学的に透明であるため、電荷転送中の転送部での光電変換量が少なく、スミア特性の良好な高開口率固体撮像素子が得られる。
フォトダイオードを構成するｎ型半導体領域２１３の表面は、透明半導体領域２４が接触しているので、従来の半導体と絶縁膜との界面で発生する暗電流（ノイズ）を抑制することができる。
さらに、各画素２が全周を画素間素子分離層３８で囲われているので、隣接する画素へ電荷は漏れることがない。また、光電変換領域がシリコン基板で形成され、画素間素子分離層３８がシリコンより屈折率の十分小さい例えばシリコン酸化膜で形成されるので、シリコン基板２１とシリコン酸化膜３８との界面で入射光を全反射させることができる。これにより、入射光が隣接する画素へ漏れることが少なくなる。
【００４０】
上述の実施の形態では、ＣＭＯＳ型固体撮像素子と同様の動作を行う固体撮像素子に適用したが、その他、例えばＣＣＤ固体撮像素子と同様の固体撮像素子にも適用できる。この場合には、各画素の対応する受光センサ部をシリコン基板に形成し、このシリコン基板上に透明半導体領域を積層して、この透明半導体領域にＣＣＤ構造の電荷転送部を形成するように成す。これにより、各画素の受光センサ部が広くなり、撮像素子の高感度化が図れる。
【００４１】
さらに本発明は、固体撮像素子に限らず、光を電荷に変換し、変換された電荷を信号として処理する光電変換装置に適用することができる。この場合、シリコン等の半導体基板に光電変換領域を形成し、この上に透明半導体領域を形成し、透明半導体領域に蓄積された電荷を処理する光学的に透明な処理部を形成するように成す。これによって、光電変換領域を広くことが可能になる。
この光電変換装置の製造方法は、少なくとも光電変換領域を形成した基板上に光学的に透明な透明半導体領域を形成する工程と、透明半導体領域に、光学的に透明な半導体素子構造からなり光電変換領域に蓄積された電荷を処理する処理部を形成する工程を有する。
【００４２】
【発明の効果】
本発明に係る光電変換装置によれば、光電変換領域上に形成した光学的に透明な透明半導体領域に、光電変換領域に蓄積された電荷を処理する処理部を設けるように構成するので、電荷の処理部に制約されずに光電変換領域の面積を実質的に拡大することができる。これによって、単位面積当たりの光電変換される電荷量を増加することができる。
【００４３】
処理部が電荷を電流または電圧に変換する処理部として形成されるときは、撮像素子に適用することができ、その高感度化を図ることができる。
処理部が電荷を転送する処理部として形成されるときは、撮像素子に適用することができ、その高感度化を図ることができる。
【００４４】
本発明に係る光電変換装置の製造方法によれば、電荷の処理部に制約されずに広い電変換領域を有した光電変換装置を製造することができる。
【００４５】
本発明に係る固体撮像素子によれば、各画素が光電変換領域上に光学的に透明な透明半導体領域を有し、この透明半導体領域に電荷を処理する光学的に透明な処理部を有して構成するので、電荷の処理部に制約されずに光電変換領域の面積を実質的に拡大することができる。これによって、単位画素当たりの光電変換される電荷量を増加させることができ、より高感度化することができる。
【００４６】
各画素に対応する光電変換領域の全周に画素間素子分離領域が形成されるときは、画素分離が確実に行え、電荷が隣接画素へ漏れることがなく、固体撮像素子の撮像特性（画質）の向上を図ることができる。
画素間素子分離領域と光電変換領域の界面で入射光が全反射される構成のときには、さらに入射光が隣接画素へ漏れることが少なくなり、固体撮像素子の撮像特性（画質）の向上を図ることができる。
【００４７】
処理部が、電荷−信号変換するためのＭＯＳトランジスタで構成されるときは、ＭＯＳトランジスタの数を減少させることなく光電変換領域の拡大を図ることができ、高感度化を図ることができる。透明配線の使用により、配線の存在またはレイアウトに影響されずに光電変換領域の開口率を確保することができる。
【００４８】
処理部が、光電変換領域の電荷を転送する電荷転送部で構成するときは、単位画素の光電変換領域の拡大を図ることができ、高感度化を図ることができる。電荷転送部が光学的に透明であるため、電荷転送中の転送部での光電変換量が少なく、スミア特性の良好な高開口率固体撮像素子が得られる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像素子の一実施の形態を示す平面図である。
【図２】本発明に係る固体撮像素子の一画素の拡大図である。
【図３】図２のＡ−Ａ線上の断面図である。
【図４】本実施の形態に係る固体撮像素子の一画素の等価回路図である。
【図５】図３のＢ′−Ｓ線上におけるポテンシャル概要図である。
【図６】読出し用のＭＯＳトランジスタのゲート電極に電圧を印加した際の図３のＢ′−Ｓ線上におけるポテンシャル概要図である。
【図７】Ａ〜Ｄ  本発明に係る固体撮像素子の製造方法の一実施の形態を示す製造工程図（その１）である。
【図８】Ｅ〜Ｇ  本発明に係る固体撮像素子の製造方法の一実施の形態を示す製造工程図（その２）である。
【図９】Ｈ〜Ｊ  本発明に係る固体撮像素子の製造方法の一実施の形態を示す製造工程図（その３）である。
【符号の説明】
１・・固体撮像素子、２・・画素、３・・受光センサ部（フォトダイオード）、４・・Ｘアドレス線、５・・Ｙアドレス線、６・・信号出力線、Ｔｒ１  〜Ｔｒ４  ・・ＭＯＳトランジスタ、２１・・シリコン基板、２２・・ｐ型半導体ウェル領域、２３・・ｎ型半導体領域（電荷蓄積領域）、２４・・ｐ型透明半導体領域、２６〜２９・・透明半導体領域（ソース／ドレイン領域）、３２〜３４・・透明ゲート電極、３７・・配線、３８・・画素間素子分離領域、４２・・絶縁保護膜、３１、４１・・ゲート絶縁膜、４３、４４・・ゲート電極、５１、５４・・トレンチ、５２・・絶縁膜
【図１】
2005038908.tif 000003
【図２】
2005038908.tif 000004
【図３】
2005038908.tif 000005
【図４】
2005038908.tif 000006
【図５】
2005038908.tif 000007
【図６】
2005038908.tif 000008
【図７】
2005038908.tif 000009
【図８】
2005038908.tif 000010
【図９】
2005038908.tif 000011