(57)【要約】【課題】  エクスクルーシブＯＲ回路などを用いて位相反転を行うと、反転、非反転動作において伝播遅延時間が厳密に同じでないため、測定対象の入力信号の周波数が変わった場合に、位相測定レンジ間で位相シフト量が微妙に変わり、測定精度がとれない。【解決手段】  ２つの入力信号１，２の何れか一方、例えば入力信号１の位相をシフトする位相シフト回路１４を有し、当該位相シフト回路１４での位相シフトに当たり、その位相シフト量を位相差検出回路１３の検出結果に応じて制御し、また位相シフト回路１４での入力信号１の位相シフト量を位相差検出回路１５で検出することで、入力信号１の信号経路中に位相シフト回路１４を挿入したことに伴う位相ずれを検出し、この検出した位相ずれを位相差検出回路１６の検出結果に加算回路１７で加算して補正し、２つの入力信号１，２間の位相差情報とする。【選択図】  図１
2005030978.tif 000002
【特許請求の範囲】
【請求項１】
２つの入力信号相互間の位相差を検出する第１の検出手段と、
前記第１の検出手段によって検出された位相差に応じた位相角だけ前記２つの入力信号の何れか一方の位相をシフトする位相シフト手段と、
前記位相シフト手段によって位相シフトされた一方の信号の位相シフト量を検出する第２の検出手段と、
前記位相シフト手段によって位相シフトされた一方の信号と前記位相シフト手段によって位相シフトされない他方の信号との位相差を検出する第３の検出手段と、
前記第２の検出手段によって検出された位相シフト量と前記第３の検出手段によって検出された位相差とを加算する加算手段と
を備えたことを特徴とする位相差測定装置。
【請求項２】
２つの入力信号相互間の位相差を検出する第１のステップと、
前記第１のステップで検出した位相差に応じた位相角だけ前記２つの入力信号の何れか一方の位相をシフトする第２のステップと、
前記第２のステップで位相シフトした一方の信号の位相シフト量を検出する第３のステップと、
前記第２のステップで位相シフトした一方の信号と前記第２のステップで位相シフトしない他方の信号との位相差を検出する第４のステップと、
前記第３のステップで検出した位相シフト量と前記第４のステップで検出した位相差とを加算する第５のステップと
を含むことを特徴とする位相差測定方法。
【請求項３】
２つの入力信号相互間の位相差を測定する位相差測定装置と、
前記位相差測定装置の測定結果に基づいて前記位相差が所定の範囲内の値であるか否かを判定する判定回路とを具備した試験装置であって、
前記位相差測定装置は、
２つの入力信号相互間の位相差を検出する第１の検出手段と、
前記第１の検出手段によって検出された位相差に応じた位相角だけ前記２つの入力信号の何れか一方の位相をシフトする位相シフト手段と、
前記位相シフト手段によって位相シフトされた一方の信号の位相シフト量を検出する第２の検出手段と、
前記位相シフト手段によって位相シフトされた一方の信号と前記位相シフト手段によって位相シフトされない他方の信号との位相差を検出する第３の検出手段と、
前記第２の検出手段によって検出された位相シフト量と前記第３の検出手段によって検出された位相差とを加算する加算手段とを有する
ことを特徴とする試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相差測定装置、位相差測定方法および試験装置に関し、特に２つの入力信号相互間（以下、単に「２つの入力信号間」と記す）の位相差を測定する位相差測定装置および位相差測定方法、ならびに当該位相差測定装置を用いた試験装置に関する。
【背景技術】
【０００２】
通信用ＬＳＩなどの品質検査においては、２つの入力信号間、特に高速な２つの信号間の位相差を安定かつ正確に測定し得ることが望まれている。ＩＣテスタなどを用いた周知の検査装置では、内部基準クロックによるカウント方式が採用されているため、内部基準クロックの周波数に限界がある。したがって、２つの信号間の位相差に相当する時間差を測定する場合、２０〜３０ｎｓ程度が限界で、上記のような２つの高速信号間の位相差を精度良く測定することができなかった。
【０００３】
そこで、測定時間の分解能を上げるため、時間差電圧変換方式が一般的に採用されている。以下に、この時間差電圧変換方式の位相差測定装置の従来例について、図１４を用いて説明する。
【０００４】
この従来例に係る位相差測定装置は、一定周波数の２つの入力信号１，２をそれぞれ波形整形する電圧比較回路１０１，１０２と、これら電圧比較回路１０１，１０２で波形整形された２つの信号の位相差を検出して電圧変換する位相差検出回路１０３とを有する構成となっている。位相差検出回路１０３は、位相比較回路１０４および積分回路１０５によって構成されている。位相比較回路１０４としては、図１５に示すように、波形整形回路１１１およびＲＳフリップフロップ回路１１２からなる構成のものが用いられる。
【０００５】
上記構成の位相差測定装置の回路動作について、図１６のタイミングチャートを用いて説明する。
【０００６】
図１６に示すように、位相比較回路１０４は、その出力（ＲＳフリップフロップ回路１１２の出力；ＱＹ）電圧比較回路１０１の出力（波形整形回路１１１の入力；Ｚ１）の立ち上がりエッジから、電圧比較回路１０２の出力（波形整形回路の入力；Ｚ２）の立ち上がりエッジまでの期間、高レベル(以下、「“Ｈ”レベル」と記す)の状態となるように構成されている。ここで、位相比較回路１０４の出力ＱＹが“Ｈ”レベルとなる期間をＷと表わす。
【０００７】
本位相差測定装置の全体の動作としては、位相比較回路１０４の出力ＱＹを積分回路１０５で積分して電圧を測定し、その測定結果から換算することにより求める位相差が得られる。例えば、位相差検出回路１０３の出力電圧値を低レベル（以下、「“Ｌ”レベル」と記す）の状態で０ボルト、“Ｈ”レベルの状態で５ボルトと仮定する。結果として得られる位相差θは、測定値をＶｍとすると、
θ＝｛Ｖｍ／（５−０）｝＊３６０°
で表される。
【０００８】
ところが、２つの信号間の位相差が、０°または３６０°に近づくと測定系の雑音やジッタなどにより、また位相比較回路１０４として図１５の回路を用いた場合には、図１６に示すセットパルスＳ、リセットパルスＲのパルス幅も含め、出力状態が不安定となって安定な出力電圧を得ることができない。すなわち、上記構成の位相差測定装置では、図１７に示すように、０°または３６０°近辺で不確定領域が発生し、測定不能に陥るという欠点があった。
【０００９】
その改善策として、従来、インバータ動作またはバッファ動作をするエクスクルーシブＯＲ回路を用いることにより、０°〜３６０°、−１８０°〜１８０°という具合に、互いに測定レンジの重なった２つの位相測定レンジを実現した位相測定装置が提案されている（例えば、特許文献１参照）。
【００１０】
この位相測定装置について簡単に説明すると、エクスクルーシブＯＲ回路により入力信号をそのまま、または反転することにより（位相シフトの有無）、測定レンジが０°〜３６０°、−１８０°〜１８０°と重なる２つの位相測定レンジを切り換えるとともに、各位相測定レンジに不確定領域をもつ第１の位相測定系と、位相差−出力電圧特性に不連続点をもたないＡＮＤ回路を含む第２の位相測定系とを備え、この第２の位相測定系の出力をエクスクルーシブＯＲ回路に帰還して第１の位相測定系の位相測定レンジのうち、安定に動作する位相測定レンジを自動選択して、不連続点に起因する測定誤差や不安定な動作を回避するというものである。
【００１１】
【特許文献１】特開平５−３４６４４６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１に記載された従来の位相測定装置では、エクスクルーシブＯＲ回路など位相反転に使用している回路は、反転、非反転動作（位相シフトの有無）において伝播遅延時間が厳密に同じでないため、測定対象の入力信号の周波数が変わった場合に、位相測定レンジ間で位相シフト量が微妙に変わるため測定精度がとれず、特に入力信号の周波数（以下、「入力周波数」と記す場合もある）が高くなるほど顕著となる。したがって、厳密には、入力周波数ごとに校正する必要が生じる。
【００１３】
例えば、反転、非反転動作にてΔ１ｎｓ（Δは変化量を示す）の伝播遅延時間のずれがあったと仮定する。入力周波数が１００ＫＨｚ（周期；１０μｓ）のとき、Δ１ｎｓに相当する位相量１は、
位相量１＝（Δ１ｎｓ／１０ｎｓ）×３６０°
＝Δ０．０３６°
となる。また、入力周波数が１０ＭＨｚ（周期；１００ｎｓ）のとき、Δ１ｎｓに相当する位相量２は、
位相量２＝（Δ１ｎｓ／１００ｎｓ）×３６０°
＝Δ３．６°
となる。
【００１４】
すなわち、２つの入力信号の周波数が１００ＫＨｚのとき、位相シフトの有無によっての位相差量のずれは、０．０３６°と十分小さく問題ないと判断される。これに対して、２つの入力信号の周波数が１０ＭＨｚのとき、位相シフトの有無によって位相差量が３．６°もずれるため測定精度がとれない。このように、入力周波数が特に高い方に変わった場合に、位相測定レンジ間で位相シフト量が微妙にかわるため、測定精度がとれないという問題がある。
【００１５】
また、入力信号のデューティ比の乱れによって同じく位相測定レンジ間で位相シフト量が微妙に変わり、測定精度がとれないという問題もある。いずれの場合も、位相シフト量が自動選択によって正確に０°あるいは１８０°シフトしている理想的な状態で動作していることを仮定して算出しているから生ずる問題である。
【００１６】
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、測定不能な不確定領域を無くし、３６０°以上の位相差を安定にかつ正確に測定可能な位相差測定装置および位相差測定方法、ならびに当該位相差測定装置を用いた試験装置を提供することにある。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、本発明では、２つの入力信号間の位相差を検出するとともに、この検出した位相差に応じた位相角だけ２つの入力信号の何れか一方の位相をシフトする。そして、位相シフトした一方の信号の位相シフト量を検出するとともに、位相シフトした一方の信号と位相シフトしない他方の信号との位相差を検出し、この検出した位相シフト量と位相差とを加算処理して、２つの入力信号間の位相差として出力する。
【００１８】
２つの入力信号の何れか一方の位相をシフトするに当たり、その位相シフト量を２つの入力信号間の位相差に応じて制御することで、当該２つの入力信号間の位相差が０°または３６０°に近づく際に、０°または３６０°近辺での不確定領域の発生を回避できる。ここに言う不確定領域とは、２つの入力信号間の位相差を安定にかつ正確に測定不可能な領域である。また、一方の信号を位相シフトした際の位相シフト量を検出することで、位相シフトに伴う位相ずれを検出できる。そして、この検出した位相ずれを、上記位相差に上記位相シフト量を加算することで補正する。
【発明の効果】
【００１９】
本発明によれば、０°または３６０°近辺での不確定領域の発生を回避できることにより、３６０°以上の位相差の測定が可能になるとともに、２つの入力信号間の位相差を安定にかつ正確に測定できる
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２１】
図１は、本発明の一実施形態に係る位相差測定装置の構成例を示すブロック図である。図１において、本実施形態に係る位相差測定装置は、入力端子ＩＮ１，ＩＮ２からそれぞれ入力される例えば高速な２つの入力信号１，２にそれぞれ対応して設けられた電圧比較回路１１，１２を入力段に有するとともに、位相差検出回路１３と、位相シフト回路１４と、位相差検出回路１５，１６と、加算回路１７とを有する構成となっている。
【００２２】
この位相差測定装置において、電圧比較回路１１，１２は、例えば、ゼロ・クロッシング検知器として動作するコンパレータ等によって構成され、測定対象の入力信号（ａ），（ｂ）を方形波に波形整形する波形整形回路である。位相差検出回路１３は、電圧比較回路１１，１２で波形整形後の信号（ｃ），（ｄ）間の位相差の絶対値を検出し、位相差量の絶対値に比例した直流電圧ｓ１を出力する。
【００２３】
具体的には、位相差検出回路１３は、例えば、電圧比較回路１１，１２で波形整形後の信号（ｃ），（ｄ）を２入力とし、これら２入力の排他的論理和をとるエクスクルーシブＯＲ回路１３１と、当該回路１３１の出力を積分する積分回路１３２とから構成されている。この位相差検出回路１３において、エクスクルーシブＯＲ回路１３１として一般的なＣＭＯＳゲートを使用し、その電源電圧Ｖｄｄを５ボルトとした場合、位相差検出回路１３の出力電圧ｓ１は、入力信号（ａ），（ｂ）間の位相差量が、０°および３６０°で０ボルト、１８０°で５ボルト、９０°，２７０°で２．５ボルトとなる。
【００２４】
位相シフト回路１４は、電圧比較回路１１，１２の出力信号（ｃ），（ｄ）の何れか一方、例えば電圧比較回路１１の出力信号（ｃ）の位相を、位相差検出回路１３の出力電圧ｓ１に応じた位相角だけシフトすることにより、少なくとも２つの位相シフトの状態に設定する回路であり、例えばエクスクルーシブＮＯＲ回路１４１などによって構成される。もちろんその他の回路構成、例えばディレー回路とスイッチ回路の組み合わせでも実現可能である。ただし、位相シフト量については、位相差検出回路１６がもつ不確定領域量よりも十分大きく設定しなければならない。
【００２５】
ここで、位相シフト回路１４のエクスクルーシブＮＯＲ回路１４として、例えば一般的なＣＭＯＳゲートを使用し、その電源電圧Ｖｄｄを５ボルトとした場合の動作例について述べる。ここでは、便宜上、図２に示すように、位相シフト回路１４において、一方の入力となる電圧比較回路１１の出力信号（ｃ）を入力信号（ｃ）、他方の入力となる位相差検出回路１３の出力電圧ｓ１を制御信号ｓ１とする。
【００２６】
図３に、エクスクルーシブＮＯＲ回路１４の真理値表を示す。図３の真理値表から明らかなように、エクスクルーシブＮＯＲ回路１４は、制御信号ｓ１が“Ｌ”レベルのときインバータ回路として動作し、制御信号ｓ１が“Ｈ”レベルのときノン・インバータ回路として動作する。ここで、“Ｌ”レベルとは、エクスクルーシブＮＯＲ回路１４１の入力閾値レベル（約２．５Ｖ）よりも低い電圧とする。同様に、“Ｈ”レベルとは、エクスクルーシブＮＯＲ回路１４１の入力閾値レベルよりも高い電圧とする。
【００２７】
エクスクルーシブＮＯＲ回路１４１の動作において、別の見方をすれば、回路が理想的とした場合、制御信号ｓ１が“Ｌ”レベルのとき位相シフト量が１８０°、制御信号ｓ１が“Ｈ”レベルのとき位相シフト量が０°として動作する位相シフト回路と見なせる。ただし、実際には、ノン・インバータ回路には伝播遅延時間があり、また入力のデューティも５０％でないので、実際の位相シフト量θ１，θ２はそれぞれ、
θ１＝０°＋θtpd 
θ２＝１８０°±θs 
となる。ここで、θtpd は、伝播遅延時間（入力立ち上がりエッジから出力立ち上がりエッジ）から算出した位相量、θs は入力のデューティの乱れと伝播遅延時間（入力立ち下がりエッジから出力立ち上がりエッジ）から算出した位相量である。
【００２８】
位相差検出回路１３と位相シフト回路１４を使用したときの動作については、これらの回路１３，１４を構成するエクスクルーシブＯＲ回路１３１およびエクスクルーシブＮＯＲ回路１４１として一般的なＣＭＯＳゲートを用いるものとすると、測定対象の入力信号１，２間の位相差がおおよそ９０°〜２７０°の場合、制御信号ｓ１が“Ｈ”レベルで位相シフトなしとなる。ただし、位相シフト量はθ１となる。また、入力信号１，２間の位相差がおおよそ０°〜９０°，２７０°〜３６０°の場合、制御信号ｓ１が“Ｌ”レベルで位相シフトありとなる。ただし、位相シフト量はθ２となる。
【００２９】
位相差検出回路１５は、位相シフト回路１４の入出力信号間の位相差量、即位相シフト回路１４で位相シフトされた信号（ｅ）の位相シフト量を検出する。具体的には、位相差検出回路１５は、例えば、２つの入力信号Ｚ１，Ｚ２の位相を比較する位相比較回路１５１と、この位相比較回路１５１の比較出力を積分する積分回路１５２とから構成され、一方の入力信号Ｚ１の立ち上がりエッジから、他方の入力信号Ｚ２の立ち上がりエッジまでの期間動作状態となり、２つの入力信号Ｚ１，Ｚ２間の位相差量に比例した直流電圧ｓ２を出力する。この直流電圧ｓ２には、入力信号１の信号経路中に位相シフト回路１４を挿入したことに伴う位相ずれ分も含まれることになる。
【００３０】
位相差検出回路１６は、位相シフト回路１４で位相シフトされた信号（ｅ）と位相シフト回路１４で位相シフトされない信号（ｄ）との間の位相差量を検出する。具体的には、位相差検出回路１６も位相差検出回路１５と同様に、例えば、２つの入力信号Ｚ１，Ｚ２の位相を比較する位相比較回路１６１と、この位相比較回路１６１の比較出力を積分する積分回路１６２とから構成され、一方の入力信号Ｚ１の立ち上がりエッジから、他方の入力信号Ｚ２の立ち上がりエッジまでの期間動作状態となり、２つの入力信号Ｚ１，Ｚ２間の位相差量に比例した直流電圧ｓ３を出力する。
【００３１】
これら位相差検出回路１５，１６は、入力信号Ｚ１，Ｚ２間の位相差が０°または３６０°近辺に特定な不確定（測定不能）領域を持つ。この不確定領域の入力位相差範囲は、入力信号Ｚ１，Ｚ２の周波数や回路形式によって変わる。加算回路１７は、位相差検出回路１６の出力電圧ｓ３、即ち位相シフト回路１４で位相シフトされた信号（ｅ）と位相シフト回路１４で位相シフトされない信号（ｄ）との間の位相差量情報に対して、位相差検出回路１５の出力電圧ｓ２、即ち即位相シフト回路１４で位相シフトされた信号（ｅ）の位相シフト量を加算処理する。加算回路１７の加算出力（ｈ）は、２つの入力信号１，２間の位相差情報として出力端子ＯＵＴを通して出力される。
【００３２】
次に、上記構成の本実施形態に係る位相差測定装置の回路動作例（動作例１〜３）について、図を基に説明する。
【００３３】
（動作例１）２つの入力信号１，２間の位相差（時間換算でＷsec）が、一例として、おおよそ０°〜９０°の場合
図４は、位相差がおおよそ０°〜９０°の場合の図１における各部の信号（ａ）〜（ｈ）の一例を示すタイミング波形図である。なお、位相シフト回路１４以外の回路は、実際には伝播遅延時間が存在するが、２つの信号経路共通で位相ずれ量は同様で測定精度を落とすことがないので、便宜上、図４のタイミング波形図の説明では、動作は理想的で伝播遅延時間はないとしている。また、波形（ｈ）は、実際は積分されるため直流電圧であるが、便宜上、積分されない波形として示している。
【００３４】
位相差Ｗがおおよそ０°〜９０°の場合、不確定領域が含まれるので、入力信号１に基づく信号（ｃ）を位相シフト回路１４によって位相シフトする。このときの位相シフト量θ２は、
θ２＝１８０°±θs となる。
この位相シフト量θ２が、もう一方の入力信号２の位相よりも大きいため、測定結果は次の周期にまたがり１周期分加算されるので、必要に応じて計算結果を処理する。
【００３５】
例えば、位相差検出回路１３の出力電圧値は、“Ｌ”レベル状態で０ボルト、“Ｈ”レベル状態で５ボルトとする。このとき得られる位相差θは、測定値をＶｍとして
θ＝｛Ｖｍ／（５−０）｝×３６０°
であるが、位相差θは１周期分加算されているので、０°〜３６０°で表したい場合は
θ＝θ−３６０°
とする。図５に、その概念を示す。
【００３６】
（動作例２）２つの入力信号１，２間の位相差（時間換算でＷsec）が、一例として、おおよそ９０°〜２７０°の場合
図６は、位相差がおおよそ９０°〜２７０°の場合の図１における各部の信号（ａ）〜（ｈ）の一例を示すタイミング波形図である。
【００３７】
位相差Ｗがおおよそ９０°〜２７０°の場合、不確定領域ではないので、位相シフト回路１４において位相シフトはしない。位相シフト回路１４を通過した波形は、当該位相シフト回路１４の伝播遅延時間θ１によって波形（ｅ）となる。なお、位相シフト回路１４の入力立ち上がりエッジから出力立ち上がりエッジまでの伝播遅延時間が、位相差検出回路１５の不確定領域の時間幅に対して短い場合、位相シフト回路１４の出力と位相差検出回路１５の入力との間に適当な遅延回路を入れる。もちろん、その遅延回路による遅延量は、位相シフト量に含まれるため何ら問題は発生しない。
【００３８】
位相シフト回路１４の伝播遅延時間による元の信号（ｃ）の位相に対する位相シフト量は波形（ｆ）となる。位相シフト回路１４で位相シフトされた信号（ｅ）の位相と、もう一方の信号（ｄ）の位相との差は波形（ｇ）となる。そして、これら波形（ｆ），（ｇ）を加算回路１７で加算することにより、２つの入力信号１，２間の位相差分に相当した波形（ｈ）が得られる。実際は、波形（ｆ），（ｇ）を積分した後加算し、加算回路１７の出力電圧を測定し、その測定値をＶｍとして、位相比較回路１５１，１６１の出力振幅電圧から求める位相差が得られる。
【００３９】
例えば、位相差検出回路１３の出力電圧値は、“Ｌ”レベル状態で０ボルト、“Ｈ”レベル状態で５ボルトとする。得られる位相差θは、測定値をＶｍとして
θ＝｛Ｖｍ／（５−０）｝×３６０°
で表される。図７に、その概念を示す。
【００４０】
（動作例３）２つの入力信号１，２間の位相差（時間換算でＷsec）が、一例として、おおよそ２７０°〜３６０°の場合
図８は、位相差がおおよそ２７０°〜３６０°の場合の図１における各部の信号（ａ）〜（ｈ）の一例を示すタイミング波形図である。
【００４１】
位相差Ｗがおおよそ２７０°〜３６０°の場合、不確定領域が含まれるので、入力信号１に基づく信号（ｃ）を位相シフト回路１４によって位相シフトする。このときの位相シフト量θ２は、
θ２＝１８０°±θs となる。
この位相シフト量θ２が、もう一方の入力信号２の位相よりも小さいため、測定結果は動作例２の場合と同様である。
【００４２】
例えば、位相差検出回路１３の出力電圧値は、“Ｌ”レベル状態で０ボルト、“Ｈ”レベル状態で５ボルトとする。得られる位相差θは、測定値をＶｍとして
θ＝｛Ｖｍ／（５−０）｝×３６０°
で表される。図９に、その概念を示す。
【００４３】
上述した動作例１〜３のいずれの場合でも、位相シフト回路１４は信号の立ち上がりエッジにのみ関与するが、測定値には関与しない。したがって、結果として得られる測定値は、入力信号１，２のデューティ比の乱れに拘わらず、また位相シフト量に拘わらない値として得られる。
【００４４】
図１０は、図１における入力信号１，２間の位相差に対する各部の出力電圧の関係を示す特性図である。図１０において、（Ａ）は位相差検出回路１５，１６単体の特性を、（Ｂ）は位相差検出回路１３の特性を、（Ｃ）は位相差検出回路１５の特性を、（Ｄ）は位相差検出回路１６の特性を、（Ｅ）は加算回路１７の特性をそれぞれ示している。
【００４５】
なお、図１０において、各部の出力電圧値は、例えば、“Ｌ”レベル状態で０ボルト、“Ｈ”レベル状態で５ボルトとする。この場合、出力端子ＯＵＴの出力電圧が５ボルトのときに位相差換算で３６０°となり、おおよそ０°〜９０°の場合1周期分加算されるため、測定結果は３６０°に相当する５ボルトが加算された結果となる。
【００４６】
上述したように、本実施形態に係る位相差測定装置では、２つの入力信号１，２の何れか一方、本例では入力信号１の位相をシフトする位相シフト回路１４を有し、当該位相シフト回路１４での位相シフトに当たり、その位相シフト量を位相差検出回路１３の検出結果、即ち２つの入力信号間１，２の位相差に応じて制御することにより、当該２つの入力信号１，２間の位相差が０°または３６０°に近づく際に、０°または３６０°近辺での不確定領域の発生を回避できるため、２つの入力信号間１，２の位相差について３６０°以上の位相差を測定可能となるとともに、当該位相差を安定かつ確実に測定できる。
【００４７】
また、位相シフト回路１４での入力信号１の位相シフト量を位相差検出回路１５で検出することで、入力信号１の信号経路中に位相シフト回路１４を挿入したことに伴う位相ずれを検出し、この検出した位相ずれを位相差検出回路１６の検出結果、即ち入力信号１を位相シフトして得られる信号（ｅ）と入力信号２に基づく信号（ｄ）との間の位相差情報に加算回路１７で加算して補正することにより、２つの入力信号１，２間の位相差を安定にかつ正確に測定できる。しかも、位相シフト回路１４が立ち上がりエッジにのみ関与するが、測定値には関与しないため、入力信号１，２のデューティ比の乱れに拘わらず、これら信号１，２間の位相差を安定にかつ正確に測定できる。
【００４８】
［適用例］
図１１は、上記実施形態に係る位相差側測定装置が適用される本発明による試験装置の構成例を示すブロック図である。
【００４９】
図１１において、本構成例に係る試験装置２０は、信号発生装置３０で発生される信号を入力とし、当該信号に同期した２つの信号１，２を出力する被試験体（例えば、ＩＣ）４０について、信号１，２間の位相差や当該信号１，２の各振幅を測定することによって被試験体４０の品質検査を行うためのものである。この試験装置２０は、信号１，２間の位相差を測定する位相測定部２０Ａと、信号１，２の各々の振幅を測定する振幅測定部２０Ｂとから構成されている。
【００５０】
位相測定部２０Ａは、信号１，２間の位相差を測定する位相差測定装置２１と、当該位相差測定装置２１の測定結果を判定する判定回路２２とから構成されており、位相差測定装置２１として先述した実施形態に係る位相差測定装置を用いる。判定回路２２は、２つの電圧比較回路（コンパレータ）２２１，２２２およびＡＮＤ（論理積）回路２２３によって構成されている。
【００５１】
電圧比較回路２２１は、位相差測定装置２１の出力電圧（図１の加算回路１７の出力電圧）が、規格の上限値に対応した上限電圧ＶＯＨ以下のときに“Ｈ”レベルの出力電圧を発生する。電圧比較回路２２２は、位相差測定装置２１の出力電圧が、規格の下限値に対応した下限電圧ＶＯＬ以上のときに“Ｈ”レベルの出力電圧を発生する。ＡＮＤ回路２２３は、電圧比較回路２２１，２２２の各出力電圧の論理積をとり、位相差測定装置２１の出力電圧が上限電圧ＶＯＨ〜下限電圧ＶＯＬの規格内のときにテストに合格であることを示す“Ｈ”レベルの判定結果ＰＡＳＳを出力し、当該規格外のときにテストに不合格であることを示す“Ｌ”レベルの判定結果ＦＡＩＬを出力する。
【００５２】
振幅測定部２０Ｂは、信号１，２にそれぞれ対応した２つの実効値検波回路２３，２４および判定回路２５，２６によって構成されている。実効値検波回路２３，２４は、信号１，２のそれぞれの実効値を検波することによって当該信号１，２の各振幅を検出する。判定回路２５，２６は、判定回路２２と同じ構成、即ち２つの電圧比較回路およびＡＮＤ回路からなる構成となっており、信号１，２の各振幅が規格内のときにテストに合格であることを示す“Ｈ”レベルの判定結果ＰＡＳＳを出力し、当該規格外のときにテストに不合格であることを示す“Ｌ”レベルの判定結果ＦＡＩＬを出力する。
【００５３】
上述したように、通信用ＬＳＩなどの被試験体４０の品質検査を行う試験装置２０において、２つの信号１，２間の位相差を測定する位相差測定装置２１として先述した実施形態に係る位相差測定装置を用いることにより、当該位相差測定装置では３６０°以上の位相差を安定かつ確実に測定できるため、被試験体４０の品質検査を精度良く行うことができる。
【００５４】
ところで、ＩＣの高精度化や多機能化が進むと、それに伴ってテスト時間の大幅な上昇を招き、これによるテスト・コストの増大が問題となってきている。アナログ・テスタでは、一般的に、時間がかかるとされており、このアナログ・テスタにおいて、さらなるテスト時間の増大は、生産性の著しい低下につながる。したがって、安く、早く、正確にテストする新しい技術の開発が望まれている。そこで、自己判定（Se1f-Test機能）回路がＤＵＴ(Device Under Test)の外部、即ちＩＣテスタのデバイス・インターフェース・ボード（ロードボード）上にあるＢＯＳＴ(Built Out Self Test)というテスト手法が着目されている。
【００５５】
このＢＯＳＴのメリットとして大きいのは第一に投資削減効果である。1台1億円近いアナログ・テスタや1基数千万円もするロジック・テスタのアナログ・オプションと比較すると、ＢＯＳＴはその１／２０〜１／１００の費用で実現できる。第二に、テスト時間の短縮効果である。これは、アナログ・テスタやアナログ・オプションが通常テスト項目をシリーズに測定処理するのに対して、ＢＯＳＴでは、パラレル処理（多チャンネル同時テスト）が可能である等からである。したがって、ＢＯＳＴ手法を使用すれば、高価なICテスタを必要とせず、従来のローコストＩＣテスタやロジックＩＣテスタを使って高精度のアナログ・テストを実現できる。
【００５６】
図１２は、ＢＯＳＴ手法を使ったテストシステムの全体構成を示す概要図である。図１２において、本テストシステムは、ローコストＩＣテスタまたはロジックＩＣテスタ（以下、単に「ＩＣテスタ」と記す）５１と、テストヘッド５２と、当該テストヘッド５２に組み込まれるロードボード５３とによって構成されている。ただし、ハンドラーまたはプローバについては図示していない。ＩＣテスタ５１は、テスタ本体５１１と端末およびキーボード５１２とから構成されている。
【００５７】
このテストシステムにおいて、図１１の試験装置２０は、ロードボード５３に内蔵されて用いられることになる。そして、当該試験装置２０における判定回路２２，２５，２６の各判定結果は、データ線（図示せず）を介してＩＣテスタ５１に送られる。これら判定回路２２，２５，２６の各判定結果はＰＡＳＳ／ＦＡＩＬの情報であるため、ＩＣテスタ５１ではＰＡＳＳ／ＦＡＩＬの情報を判定だけの処理で済む。なお、ＩＣテスタ５１からは試験装置２０に対して、コントロールデータ線（図示せず）を介して判定回路２２，２５，２６の上限電圧ＶＯＨおよび下限電圧ＶＯＬの各電圧値の設定が行われる。
【００５８】
従来の測定手法（アナログ・テスタまたは、アナログ・オプション）による測定の場合（Ａ）およびＢＯＳＴ手法による測定の場合（Ｂ）のデータ処理の流れの概要を図１３に示す。信号１，２の各振幅の測定および判定と、信号１，２間の位相差の測定および判定の各処理を行う場合、図１３から明らかなように、従来の測定手法（Ａ）では、各処理をシリアル処理で行うためにテストに時間がかかるのに対して、ＢＯＳＴ手法（Ｂ）では、各処理をパラレル処理（多チャンネル同時テスト）が可能であり、しかもＩＣテスタ５１はＰＡＳＳ／ＦＡＩＬの情報の判定だけの処理で良いため、テスト時間の大幅な短縮が可能となる。
【００５９】
このように、ＢＯＳＴ手法を適用することにより、投資抑制やテスト時間短縮による製造スループット向上の効果が見込める。また、試験の対象としては、ＩＣに限らず、モジュール等でも可能である。さらに、ＢＯＳＴ搭載のロードボード５３は、ＩＣテスタ５１の測定性能の向上やその機能の拡張性を図る上で好適であり、外部試験補助装置として単独での外部への出荷販売もできる。
【図面の簡単な説明】
【００６０】
【図１】本発明の一実施形態に係る位相差測定装置の構成例を示すブロック図である。
【図２】位相シフトレジスタ回路の構成の一例を示すブロック図である。
【図３】エクスクルーシブＮＯＲ回路の真理値表を示す図である。
【図４】動作例１での各部の信号波形を示すタイミング波形図である。
【図５】動作例１の概念を示す図である。
【図６】動作例２での各部の信号波形を示すタイミング波形図である。
【図７】動作例２の概念を示す図である。
【図８】動作例３での各部の信号波形を示すタイミング波形図である。
【図９】動作例３の概念を示す図である。
【図１０】入力信号１，２間の位相差に対する各部の出力電圧の関係を示す特性図である。
【図１１】本発明による試験装置の構成例を示すブロック図である。
【図１２】ＢＯＳＴ手法を使ったテストシステムの全体構成を示す概要図である。
【図１３】従来の測定手法による測定の場合（Ａ）およびＢＯＳＴ手法による測定の場合（Ｂ）のデータ処理の流れの概要を示す図である。
【図１４】従来例に係る時間差電圧変換方式の位相差測定装置を示すブロック図である。
【図１５】位相比較回路の構成の一例を示すブロック図である。
【図１６】従来例に係る位相差測定装置の動作説明に供するタイミングチャートである。
【図１７】従来例に係る位相差測定装置において不確定領域が発生する様子を示す図である。
【符号の説明】
【００６１】
１１，１２…電圧比較回路、１３，１５，１６…位相差検出回路、１４…位相シフト回路、１７…加算回路、２０…試験装置、２０Ａ…位相測定部、２０Ｂ…振幅測定部、２１…位相測定装置、２２，２５，２６…判定回路、２３，２４…実効値検波回路、３０…信号発生装置、４０…被試験体、５１…ローコストＩＣテスタまたはロジックＩＣテスタ、５２…テストヘッド、５３…ロードボード
【図１】
2005030978.tif 000003
【図２】
2005030978.tif 000004
【図３】
2005030978.tif 000005
【図４】
2005030978.tif 000006
【図５】
2005030978.tif 000007
【図６】
2005030978.tif 000008
【図７】
2005030978.tif 000009
【図８】
2005030978.tif 000010
【図９】
2005030978.tif 000011
【図１０】
2005030978.tif 000012
【図１１】
2005030978.tif 000013
【図１２】
2005030978.tif 000014
【図１３】
2005030978.tif 000015
【図１４】
2005030978.tif 000016
【図１５】
2005030978.tif 000017
【図１６】
2005030978.tif 000018
【図１７】
2005030978.tif 000019