(57)【要約】【課題】本発明は、電源電圧が動作下限電圧に到達していない場合に、ホストからのリクエスト信号に応じて適切な内部状態を表すステータス信号を返却できるデバイスを提供することを目的とする。【解決手段】デバイス１の電源５の電源電圧ＶＤＤが動作下限電圧に到達していないときにホスト２からリクエスト信号が発行された場合でも、ホスト２のリクエスト信号３に含まれるＨｉｇｈレベル状態の信号を使用して、準備状態のステータス信号４を生成しホスト２へ返却する初期ステータス信号生成回路９をデバイス１に設ける。この構成によれば、常にデバイス１はホスト２からのリクエスト信号３に応じて適切なステータス信号４を返却することができ、よってホスト２がデバイス１が準備が整っていると誤認識してデバイス１へコマンドを発行してしまい、システムとしてハング状態となってしまうことを回避することができる。【選択図】      図１
2005004286.tif 000002
【特許請求の範囲】
【請求項１】
ホストに接続され、このホストとの間でデータの送受信を行うデバイスであって、
前記ホストの電源とは独立した電源と、
前記電源の供給電圧が動作下限電圧に到達している状態のとき、前記ホストから少なくとも１本以上の高レベル状態の信号が含まれる信号群で構成されたリクエスト信号に応じて、少なくとも１本以上の信号群で構成されたデバイス内部状態を表すステータス信号を生成し、前記ホストに対して返却するステータス信号生成回路と、
前記電源の供給電圧が前記ステータス信号生成回路の動作下限電圧に到達していない状態のとき、前記ステータス信号生成回路に代わって、前記リクエスト信号に応じてデバイスが準備状態であることを表す初期のステータス信号を生成し、前記ホストに対して返却する初期ステータス信号生成回路
を備えること
を特徴とするホストに接続されるデバイス。
【請求項２】
前記初期ステータス信号生成回路は、前記リクエスト信号に含まれる高レベル状態の信号を使用して、前記初期のステータス信号を生成すること
を特徴とする請求項１記載のホストに接続されるデバイス。
【請求項３】
前記初期ステータス信号生成回路の出力インピーダンスは、前記電源の供給電圧が前記ステータス信号生成回路の動作下限電圧に到達すると高レベル状態となり、前記リクエスト信号とは切り離された状態となること
を特徴とする請求項２記載のホストに接続されるデバイス。
【請求項４】
前記初期ステータス信号生成回路は、トライステート回路あるいはスイッチ回路で構成されること
を特徴とする請求項３記載のホストに接続されるデバイス。
【請求項５】
ホストと、
前記ホストに接続され、ホストの電源とは独立した電源、および前記電源の供給電圧が動作下限電圧に到達している状態のとき、前記ホストから少なくとも１本以上の高レベル状態の信号が含まれる信号群で構成されたリクエスト信号に応じて、少なくとも１本以上の信号群で構成されたデバイス内部状態を表すステータス信号を生成し、前記ホストに対して返却するステータス信号生成回路を備えたデバイスと
の間におけるデータの送受信方法であって、
前記ホストより前記リクエスト信号が前記デバイスに対して発行されると、前記デバイスは、前記電源の供給電圧が前記ステータス信号生成回路の動作下限電圧に到達していない状態のとき、前記リクエスト信号に含まれる高レベル状態の信号を使用して、デバイスが準備状態であることを表す初期のステータス信号を生成し、前記ホストに対して返却すること
を特徴とするホストとデバイス間の送受信方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ホストに接続され、このホストとの間でデータの送受信を行うデバイス、およびこれらホストとデバイス間の送受信方法に関する。
【０００２】
【従来の技術】
図５は従来のホストと、このホストに接続されホストとの間でデータの送受信を行うデバイスの要部構成および接続図である。
【０００３】
図５において、１は第一電源電圧で駆動される第一電源系回路を備えた第一電源システムを構成するデバイス、２は第一電源電圧に対して独立な第二電源電圧で駆動される第二電源システムを構成するホストであり、ホスト２はデバイス１に対して、少なくとも１本以上のＨｉｇｈレベル（高レベル）状態の信号が含まれる信号群で構成されたリクエスト信号３を発行し、デバイス１はこのリクエスト信号３に応じて、ホスト２に対して少なくとも一本以上の信号群で構成されたデバイス１の内部状態を表すステータス信号４を返却するように構成されている。
【０００４】
また図５において、５はデバイス１の電源（ホスト２の電源とは独立した電源）、６は電源５で駆動される第一電源系回路、７はホスト２において電源５の（第一）電源電圧ＶＤＤに対して独立な第二電源電圧を有す電源（図示せず）で駆動される第二電源系回路、８は第一電源系回路６の内部回路として構成され、ホスト２からのリクエスト信号３に応じて前記ステータス信号４を生成し、返却するステータス信号生成回路である。
【０００５】
このようなデバイス１とホスト２を、ＩＤＥ（ＡＴＡＰＩ）をインターフェース規格として接続するとき、前記リクエスト信号３は信号ＤＩＯＲ，ＣＳ１，ＣＳ０，ＤＡ２，ＤＡ１，ＤＡ０の６つの信号で構成され、前記ステータス信号４は信号ＤＤ８，ＤＤ７，ＤＤ６，ＤＤ５，ＤＤ４，ＤＤ３，ＤＤ２，ＤＤ１，ＤＤ０の８つの信号で構成される。
【０００６】
以上のような構成におけたデバイス１とホスト２間のデータの送受信方法（入出力制御方法）ついて説明する。
まず、ホスト２はデバイス１に対し、必要に応じてリクエスト信号３を発行する。デバイス１は、リクエスト信号３がホスト２から発行されると、デバイス１のステータス信号生成回路８において、ホスト２からのリクエスト信号３に応じてステータス信号４を生成し、ホスト２に対してこのステータス信号４を返却する（例えば、非特許文献１）。
【０００７】
ここで図６に、デバイス１において第一電源系回路６に供給される電源５の電源電圧ＶＤＤ波形を示す。従来、第一電源系回路６に供給される電源電圧ＶＤＤが第一電源系回路６の動作下限電圧ＶＬに到達しているときのみ、第一電源系回路６のステータス信号生成回路８は機能することができ、ホスト２によって発行されたリクエスト信号３に応じてステータス信号４を返却することができる。
【０００８】
【非特許文献１】
熊谷あき著、「ＡＴＡ（ＩＤＥ）／ＡＴＡＰＩの徹底研究」、第２版、ＣＱ出版株式会社、２００２年８月１日、ｐ．１９〜２２，３２〜３４，５８
【０００９】
【発明が解決しようとする課題】
上述のように、ステータス信号４の返却には、第一電源系回路６に供給される電源５の電源電圧ＶＤＤが第一電源系回路６の動作下限電圧ＶＬに到達していることが必要であり、通常デバイス１は、デバイス１の電源が起動してからデバイス１の準備が整うまで、すなわち図６に示すように、電源電圧ＶＤＤが第一電源系回路６の動作下限電圧ＶＬに達するまでの時間ｔの間、ホスト２からのリクエスト信号３に応じて、デバイス１が準備状態（ビジー状態）であることを示すステータス信号４、上記ＡＴＡＰＩインターフェースでは信号ＤＤ８がＨｉｇｈレベルであるステータス信号４をホスト２に対して返却する必要がある。
【００１０】
しかし、デバイス１の電源電圧ＶＤＤが動作下限電圧ＶＬに到達していないときにホスト２からリクエスト信号３が発行されたとき、デバイス１は、デバイス１の準備が整っていない状態にも関わらず、信号ＤＤ８をＨｉｇｈレベルとしてビジー状態を示すステータス信号４を返却することができない。通常、信号ＤＤ８はホスト２側でプルダウンされているため、ホスト２は信号ＤＤ８がＬｏｗレベル（低レベル）状態、つまりデバイス１が準備が整っていると誤認識してしまう。そこでホスト２はデバイス１に対してコマンドを発行するが、デバイス２は受け取ることができず、システムはハング状態となってしまう。
【００１１】
このように、第一電源系回路６に供給される電源電圧ＶＤＤが第一電源系回路６の動作下限電圧ＶＬに到達していないときに、ホスト２からリクエスト信号３が発行された場合、デバイス１は適切なステータス信号４をホスト２に対して返却することができず、誤動作を引き起こすという課題を有していた。
【００１２】
本発明は、前記従来の課題を解決するものであり、デバイスの電源電圧が動作下限電圧に到達していないときでも、ホストからのリクエスト信号に応じて、適切な初期のデバイス内部状態を表すステータス信号を返却することができるデバイスを提供することを目的とする。
【００１３】
【課題を解決するための手段】
前記従来の課題を解決するために、請求項１に記載の発明は、ホストに接続され、このホストとの間でデータの送受信を行うデバイスであって、
前記ホストの電源とは独立した電源と、前記電源の供給電圧が動作下限電圧に到達している状態のとき、前記ホストから少なくとも１本以上の高レベル状態の信号が含まれる信号群で構成されたリクエスト信号に応じて、少なくとも１本以上の信号群で構成されたデバイス内部状態を表すステータス信号を生成し、前記ホストに対して返却するステータス信号生成回路と、前記電源の供給電圧が前記ステータス信号生成回路の動作下限電圧に到達していない状態のとき、前記ステータス信号生成回路に代わって、前記リクエスト信号に応じてデバイスが準備状態であることを表す初期のステータス信号を生成し、前記ホストに対して返却する初期ステータス信号生成回路を備えることを特徴とするものである。
【００１４】
本構成によれば、電源の供給電圧がステータス信号生成回路の動作下限電圧に到達していない状態のとき、初期ステータス信号生成回路において、デバイスが準備状態であることを表す初期のステータス信号が生成され、ホストに対して返却される。これにより、デバイスから、電源の供給電圧がデバイスの動作下限電圧に到達していない状態のとき、すなわちデバイスの準備が整っていない状態のとき、このデバイス内部状態を表す適切な初期のステータス信号として、準備状態を示す初期のステータス信号がホストへ返却される。
【００１５】
また請求項２記載の発明は、上記請求項１に記載の発明であって、前記初期ステータス信号生成回路は、前記リクエスト信号に含まれる高レベル状態の信号を使用して、前記初期のステータス信号を生成することを特徴とするものである。
【００１６】
本構成によれば、ホストより発行されたリクエスト信号に含まれる高レベル状態の信号を使用して、初期のステータス信号が生成される。よって、電源の供給電圧がステータス信号生成回路の動作下限電圧に到達していない状態のときでも、初期のステータス信号を生成できる。
【００１７】
また請求項３に記載の発明は、上記請求項２に記載の発明であって、前記初期ステータス信号生成回路の出力インピーダンスは、前記電源の供給電圧が前記ステータス信号生成回路の動作下限電圧に到達すると高レベル状態となり、前記リクエスト信号とは切り離された状態となることを特徴とするものである。
【００１８】
本構成によれば、初期ステータス信号生成回路の出力インピーダンスは、電源の供給電圧がステータス信号生成回路の動作下限電圧に到達すると高レベル状態となり、リクエスト信号とは切り離された状態となる。しかし、本来のステータス信号生成回路において、ホストのリクエスト信号に応じてデバイス内部状態を表すステータス信号が生成され、ホストに対して返却される。
【００１９】
また請求項４に記載の発明は、上記請求項３に記載の発明であって、前記初期ステータス信号生成回路は、トライステート回路あるいはスイッチ回路で構成されることを特徴とするものである。
【００２０】
本構成によれば、トライステート回路あるいはスイッチ回路の出力インピーダンスは、電源の供給電圧が動作下限電圧に達すると、高レベル状態となり、リクエスト信号とは切り離された状態となる。
【００２１】
また請求項５に記載の発明は、ホストと、前記ホストに接続され、ホストの電源とは独立した電源、および前記電源の供給電圧が動作下限電圧に到達している状態のとき、前記ホストから少なくとも１本以上の高レベル状態の信号が含まれる信号群で構成されたリクエスト信号に応じて、少なくとも１本以上の信号群で構成されたデバイス内部状態を表すステータス信号を生成し、前記ホストに対して返却するステータス信号生成回路を備えたデバイスとの間におけるデータの送受信方法であって、
前記ホストより前記リクエスト信号が前記デバイスに対して発行されると、前記デバイスは、前記電源の供給電圧が前記ステータス信号生成回路の動作下限電圧に到達していない状態のとき、前記リクエスト信号に含まれる高レベル状態の信号を使用して、デバイスが準備状態であることを表す初期のステータス信号を生成し、前記ホストに対して返却することを特徴とするものである。
【００２２】
本方法によれば、ホストより発行されたリクエスト信号に含まれる高レベル状態の信号を使用して、初期のステータス信号が生成される。よって、電源の供給電圧がステータス信号生成回路の動作下限電圧に到達していない状態のときでも、初期のステータス信号を生成できる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。なお、従来の図５の構成要素と同一の構成要素には、同一の符号を付して説明を省略する。
【００２４】
図１は本発明の実施の形態におけるデバイスおよびホストの要部構成および接続図、図２は図１に示すデバイスの初期ステータス信号生成回路の回路構成図である。上述したようにデバイス１とホスト２を、ＡＴＡＰＩをインターフェースとして接続する場合を考える。そのとき、リクエスト信号３はＤＩＯＲ，ＣＳ１，ＣＳ０，ＤＡ２，ＤＡ１，ＤＡ０の６つの信号で構成され、ステータス信号４はＤＤ８，ＤＤ７，ＤＤ６，ＤＤ５，ＤＤ４，ＤＤ３，ＤＤ２，ＤＤ１，ＤＤ０の８つの信号で構成される。
【００２５】
図１において、１’は第一電源電圧で駆動される第一電源系回路を備えた第一電源システムを構成する本発明のデバイスであり、デバイス１’に、新たに、第一電源系回路６に供給される電源５の電源電圧ＶＤＤが、第一電源系回路６、すなわちステータス信号生成回路８の動作下限電圧ＶＬに到達していないときに（動作下限電圧ＶＬ未満のときに）、ステータス信号生成回路８に代わって、ホスト２より発行されたリクエスト信号３に応じて、デバイス１’が準備が整っていないビジー状態（準備状態；デバイスの適切な初期の内部状態の一例）を表すステータス信号４を生成し、ホスト２へ返却する初期ステータス信号生成回路９を備えている。
【００２６】
前記ビジー状態をステータス信号４のＨｉｇｈレベル状態の信号で表すとき、図２（ａ）に示すように、初期ステータス信号生成回路９を、前記リクエスト信号３の中に含まれるＨｉｇｈレベル状態の信号を使用して、デバイス１’がビジー状態を表すステータス信号４を生成するスイッチ回路１０から構成する。このスイッチ回路１０の入力ポートＩにはホスト２からのリクエスト信号３の中に含まれるＨｉｇｈレベル状態の信号が入力され、制御ポートＣには電源５の電源電圧ＶＤＤが入力され、またスイッチ回路１０の電源としてホスト２からのリクエスト信号３の中に含まれるＨｉｇｈレベル状態の信号が使用されており、リクエスト信号３の中のＨｉｇｈレベル状態の信号により駆動され、制御ポートＣに入力される電源５の電源電圧ＶＤＤが動作下限電圧ＶＬ未満のとき、つまり電源５の電源電圧ＶＤＤがＬｏｗレベルのとき、入力ポートＩに入力するＨｉｇｈレベル状態の信号がそのまま出力ポートＯに出力される回路構成とされている。また電源５の電源電圧ＶＤＤが第一電源系回路６の動作下限電圧ＶＬに到達した状態となると（動作下限電圧ＶＬ以上となると）、つまり電源電圧ＶＤＤがＨｉｇｈレベルのときは入力ポートＩに入力する信号レベルに関係なく出力ポートＯを高インピーダンス（Ｈｉ−ｚ）として、ホスト２からのリクエスト信号３とは切り離された状態にするように回路が構成されている。
【００２７】
ＡＴＡＰＩインターフェースでは、このようにビジー状態をＨｉｇｈレベル状態の信号で表すとき、デバイス１’は、デバイス１’の電源が起動してからデバイス１’の準備が整うまで、ホスト２からのリクエスト信号３に応じてビジー状態を示すためのステータス信号４、つまり信号ＤＤ８がＨｉｇｈレベルであるステータス信号４をホスト２に対して返却する必要がある。ここで、リクエスト信号３の信号ＤＡ２がＨｉｇｈレベル状態の信号であることを利用する。信号ＤＡ２を初期ステータス信号生成回路９のスイッチ回路１０を駆動するための電源に用い、また初期ステータス信号生成回路９のスイッチ回路１０の入力ポートＩに信号ＤＡ２の信号線、出力ポートＯに信号ＤＤ８の信号線を接続する。
【００２８】
このように、デバイス１’の初期の内部状態であるビジー状態を表すステータス信号４がＨｉｇｈレベルであるべき信号に関しては、リクエスト信号３に含まれるＨｉｇｈレベル状態の信号を初期ステータス信号生成回路９の入力ポートＩに入力し、また電源とすることにより、電源５の電源電圧ＶＤＤがＬｏｗレベルのときにおける、すなわちデバイス１’がビジー状態におけるステータス信号４のＨｉｇｈレベル信号出力を実現している。
【００２９】
また前記ビジー状態をステータス信号４のＬｏｗレベル状態の信号で表すとき、図２（ｂ）に示すように、初期ステータス信号生成回路９のスイッチ回路１０に対して、電源と入力ポートＩに異なるレベル信号を入力している。すなわち、このスイッチ回路１０では、電源としてリクエスト信号３の中に含まれるＨｉｇｈレベル状態の信号を使用し、このリクエスト信号３の中のＨｉｇｈレベル状態の信号によりスイッチ回路１０を駆動し、また入力ポートＩに電源５の接地電圧ＶＳＳを入力し、制御ポートＣに電源５の電源電圧ＶＤＤを入力している。そして、この制御ポートＣの電源電圧ＶＤＤが第一電源系回路６の動作下限電圧ＶＬ未満のとき、つまり電源電圧ＶＤＤがＬｏｗレベルのときは初期ステータス信号生成回路９のスイッチ回路１０の入力ポートＩに入力する接地電圧ＶＳＳ、つまりＬｏｗレベル状態の信号がそのまま初期ステータス信号生成回路９の出力ポートＯに出力される回路構成とされている。また電源電圧ＶＤＤが第一電源系回路６の動作下限電圧ＶＬ以上のとき、つまり電源電圧ＶＤＤがＨｉｇｈレベルのときは初期ステータス信号生成回路９のスイッチ回路１０の入力ポートＩに入力する信号レベルに関係なく出力ポート０を高インピーダンス（Ｈｉ−ｚ）とし、ホスト２からのリクエスト信号３とは切り離された状態としている。
【００３０】
このように、デバイス１’の初期の内部状態を表すステータス信号４がＬｏｗレベルであるべき信号に関しては、電源５の接地電圧ＶＳＳを初期ステータス信号生成回路９のスイッチ回路１０の入力ポートＩに入力し、リクエスト信号３の中のＨｉｇｈレベル状態の信号を電源とすることで、電源電圧ＶＤＤがＬｏｗレベルのときにおける、すなわちデバイス１’がビジー状態におけるステータス信号４のＬｏｗレベル信号出力を実現している。
【００３１】
図３に前記初期ステータス信号生成回路９のスイッチ回路１０をＣＭＯＳで構成した回路図を示す。
図３において、１１，１２，１３，１４はＰｃｈトランジスタ（ＦＥＴ）、１６，１７，１８，１９はＮｃｈトランジスタ（ＦＥＴ）、２１，２２，２３は電源、２６，２７，２８は接地（ＧＮＤ）であり、入力ポートＩと出力ポートＯとの間に直列に、Ｐｃｈトランジスタ１１とＮｃｈトランジスタ１６から形成され、電源２１とＧＮＤ２６間に接続された第１インバータ３１と、Ｐｃｈトランジスタ１４とＮｃｈトランジスタ１９から形成される第２インバータ３２が接続され、また第２インバータの電源ラインに、ソースに電源２３が接続され、かつゲートに制御ポートＣが接続されたＰｃｈトランジスタ１３が直列に接続され、またＰｃｈトランジスタ１２とＮｃｈトランジスタ１７から形成され、電源２２とＧＮＤ２７間に接続された第３インバータ３３が設けられ、第２インバータの接地ラインに、この第３インバータを介して、ソースにＧＮＤ２８が接続され、かつ制御ポートＣにゲートが接続されたＮｃｈトランジスタ１８が直列に接続されている。
【００３２】
このスイッチ回路１０の構成により、制御ポートＣに入力される電源５の電源電圧ＶＤＤがＬｏｗレベルのとき、Ｐｃｈトランジスタ１３とＮｃｈトランジスタ１８が共にＯＮ（オン）状態となって、入力ポートＩに入力された信号はそのまま出力ポートＯへ出力され、また制御ポートＣに入力される電源５の電源電圧ＶＤＤがＨｉｇｈレベルのとき、Ｐｃｈトランジスタ１３とＮｃｈトランジスタ１８が共にＯＦＦ（オフ）状態となって、入力ポートＩに入力された信号は出力ポートＯとは切り離され、出力インピーダンスは、Ｈｉｇｈレベルとなる。このようにスイッチ回路１０は、トライステート回路を構成している。
【００３３】
以上のように構成された本実施の形態のデバイス１’とホストとの間のデータ送受信方法（入出力制御方法）について、図４を用いて説明する。
図４において、４１，４３，４４はホスト２からのリクエスト信号３の中でＨｉｇｈレベル状態の信号が入力する入力信号線、４２，４５はホスト２からのリクエスト信号３の中でＬｏｗレベル状態の信号が入力する入力信号線である。また、４６，４７，４８はホスト２に対する初期の内部状態（ビジー状態）を表すステータス信号４の中でＨｉｇｈレベル状態の信号を出力する出力信号線、４９，５０はホスト２に対する初期の内部状態（ビジー状態）を表すステータス信号４の中のＬｏｗレベル状態の信号を出力する出力信号線である。
【００３４】
また図４に示す初期ステータス信号生成回路９は、複数のスイッチ回路１０−１，１０−２，１０−３から構成され、図２（ａ）の回路構成のようにビジー状態をＨｉｇｈレベル状態で表すスイッチ回路１０−１，１０−２には、その電源と入力ポートＩに、Ｈｉｇｈレベル状態の入力信号線４１がそれぞれ接続され、スイッチ回路１０−１の出力ポートＯが出力信号線４６に接続され，スイッチ回路１０−２の出力ポートＯが出力信号線４７，４８にそれぞれ接続されている。また図２（ｂ）の回路構成のようにビジー状態をＬｏｗレベル状態で表すスイッチ回路１０−３には、その電源に、Ｈｉｇｈレベル状態の入力信号線４３が接続され、入力ポートＩに、電源５の接地電圧ＶＳＳが接続され、出力ポートＯが出力信号線４９，５０にそれぞれ接続されている。
【００３５】
また図４に示すステータス信号生成回路８に、入力信号線４１，４２，４３，４４，４５と出力信号線４６，４７，４８，４９，５０が接続されている。
ステップ−１
まず、ホスト２はデバイス１’に対し、必要に応じてリクエスト信号３を発行する。
ステップ−２
デバイス１’はリクエスト信号３がホスト２から発行されると、第一電源系回路６に供給される電源電圧ＶＤＤが第一電源系回路６の動作下限電圧ＶＬ以下のとき、電源電圧ＶＤＤはＬｏｗレベルになっており、初期ステータス信号生成回路９を構成する各スイッチ回路１０−１，１０−２，１０−３の制御ポートＣにはＬｏｗレベル状態の信号が入力されていることから、出力ポートＯへは入力ポートＩに入力している信号をその信号レベルのまま出力する。すなわち、各スイッチ回路１０−１，１０−２から出力信号線４６，４７，４８へそれぞれＨｉｇｈレベル状態の信号を出力し、スイッチ回路１０−３から出力信号線４９，５０へそれぞれＬｏｗレベル状態の信号を出力する。
【００３６】
このように、第一電源系回路６に供給される電源５の電源電圧ＶＤＤが第一電源系回路６の動作下限電圧ＶＬ未満のとき、つまり電源電圧ＶＤＤがＬｏｗレベルのときでも、ホスト２からのリクエスト信号３に応じて、出力信号線４６，４７，４８からＨｉｇｈレベル状態の信号を、また出力信号線４９，５０からＬｏｗレベル状態の信号を出力させることで、デバイス１’はホスト２に対して、デバイス１’の適切な初期の内部状態を表すビジー状態のステータス信号４を返却することができる。そのとき、第一電源系回路６に供給される電源電圧ＶＤＤが第一電源系回路６の動作下限電圧ＶＬ未満のため、ステータス信号生成回路８はホスト２からのリクエスト信号３に応じることができないので、初期ステータス信号生成回路９のスイッチ回路１０−１，１０−２，１０−３の出力信号と衝突することはない。
ステップ−３
上記デバイス１’はリクエスト信号３がホスト２から発行されると、第一電源系回路６に供給される電源電圧ＶＤＤが第一電源系回路６の動作下限電圧以上のとき、電源電圧ＶＤＤはＨｉｇｈレベルになっているため、初期ステータス信号生成回路の各スイッチ回路１０−１，１０−２，１０−３の制御ポートＣにはＨｉｇｈレベル状態の信号が入力し、出力ポートＯは入力ポートＩに入る信号レベルに関係なく高インピーダンス（Ｈｉ−ｚ）状態となり、初期ステータス信号生成回路９のスイッチ回路１０−１，１０−２，１０−３とホスト２からのリクエスト信号３とは切り離された状態になる。そのとき、第一電源系回路５に供給される電源電圧ＶＤＤが第一電源系回路６の動作下限電圧ＶＬ以上のため、ステータス信号生成回路８はホスト２からのリクエスト信号３に応じて、ステータス信号４を返却する。
ステップ−４
ホスト２は、上記ビジー状態のステータス信号４を受け取ると、ＡＴＡＰＩインターフェースでは信号ＤＤ８がＨｉｇｈレベルの状態のステータス信号４を受け取ると、デバイス１’へのコマンドの発行を中止し、あるいはビジー状態ではないステータス信号４を受け取ると、ＡＴＡＰＩインターフェースでは信号ＤＤ８がＬｏｗレベルの状態のステータス信号４を受け取ると、デバイス１’に対してコマンドを発行する。
【００３７】
以上により本実施の形態によれば、デバイス１’の電源５の電源電圧ＶＤＤが、第一電源系回路６、すなわちステータス信号生成回路８の動作下限電圧ＶＬに到達していない状態のとき、初期ステータス信号生成回路９において、電源５の電源電圧ＶＤＤがデバイス１’の動作下限電圧ＶＬに到達していない状態を表す初期のステータス信号４、すなわちホスト２からのリクエスト信号３に応じてデバイス１’がビジー状態であることを表す初期のステータス信号４が生成され、ホスト２に対して返却される。このようなリクエスト信号３に応じた適切なステータス信号４の返却により、デバイス１’の準備が整っていない状態にも関わらず、ホスト２がデバイス１’が準備が整っていると誤認識してしまい、ホスト２はデバイス１’に対してコマンドを発行し、デバイス２は受け取ることができず、システムがハング状態となってしまうという事態を回避することができる。なお、電源電圧ＶＤＤが第一電源系回路６の動作下限電圧ＶＬ未満のため、ステータス信号生成回路８はホスト２からのリクエスト信号３に応じることができないので、初期ステータス信号生成回路９のスイッチ回路１０の出力信号と衝突することはない。
【００３８】
また本実施の形態によれば、ホスト２より発行されたリクエスト信号３に含まれる高レベル状態の信号を電源として使用して、ビジー状態を表す初期のステータス信号４が生成される。よって、電源５の電源電圧ＶＤＤがデバイスの動作下限電圧に到達していない状態のときでも、初期のステータス信号４を生成することができる。
【００３９】
また本実施の形態によれば、初期ステータス信号生成回路９を構成するスイッチ回路１０（トライステート回路でもある）の出力インピーダンスは、電源５の電源電圧ＶＤＤが動作下限電圧ＶＬに到達すると高レベル状態となり、リクエスト信号３とは切り離された状態となるが、本来のステータス信号生成回路８において、ホスト２のリクエスト信号３に応じてデバイス内部状態を表すステータス信号４が生成されることにより、ステータス信号４をホスト２に対して返却することができる。
【００４０】
【発明の効果】
以上のように本発明によれば、電源の供給電圧がステータス信号生成回路の動作下限電圧に到達していない状態のとき、初期ステータス信号生成回路において、デバイスが準備状態にあることを表す適切な初期のステータス信号が生成され、ホストに対して返却されることにより、デバイスの準備が整っていない状態にも関わらず、ホストがデバイスが準備が整っていると誤認識してデバイスに対してコマンドを発行してしまい、システムとしてハング状態となってしまうという事態を回避することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるデバイスおよびホストの要部構成および接続図である。
【図２】同デバイスにおける初期ステータス信号生成回路の回路構成図である。
【図３】同デバイスにおける初期ステータス信号生成回路のＣＭＯＳ構成によるスイッチ回路の回路構成図である。
【図４】同デバイスの回路の要部構成図である。
【図５】従来のデバイスおよびホストの要部構成および接続図である。
【図６】デバイスの第一電源系回路に供給される電源電圧ＶＤＤ波形図である。
【符号の説明】
１    デバイス（第一電源システム）
２    ホスト（第二電源システム）
３    リクエスト信号
４    ステータス信号
６    第一電源系回路
７    第二電源系回路
８    ステータス信号生成回路
９    初期ステータス信号生成回路
１０  スイッチ回路
１１，１２，１３，１４  Ｐｃｈトランジスタ（ＦＥＴ）
１６，１７，１８，１９  Ｎｃｈトランジスタ（ＦＥＴ）
２１，２２，２３  電源
２６，２７，２８  接地
３１，３２，３３  インバータ
４１，４３，４４  リクエスト信号の中でＨｉｇｈレベル状態の信号が入力する入力信号線
４２，４５  リクエスト信号の中でＬｏｗレベル状態の信号が入力する入力信号線
４６，４７，４８  ステータス信号の中でＨｉｇｈレベル状態の信号を出力する出力信号線
４９，５０  ステータス信号の中のＬｏｗレベル状態の信号を出力する出力信号線
【図１】
2005004286.tif 000003
【図２】
2005004286.tif 000004
【図３】
2005004286.tif 000005
【図４】
2005004286.tif 000006
【図５】
2005004286.tif 000007
【図６】
2005004286.tif 000008