(57)【要約】【課題】  液晶表示装置を大画面化した場合の蓄積容量線の負荷容量増大や、液晶表示装置の表示容量増加に伴い走査時間が短くなる場合にも、蓄積容量線駆動回路の動作応答を改善でき、低消費電力、高速応答、かつ狭額縁で安価な液晶表示装置を提供する。【解決手段】  蓄積容量線駆動回路１は、補償電圧Velがそのドレイン電極に印加され、補償電圧が反転されてそのゲート電極に印加されるトランジスタ２ａと、補償電圧Velがそのドレイン電極に印加され、トランジスタ２ａのソース電極の出力電圧が反転されそのゲート電極に印加されるトランジスタ２ｂと、トランジスタ２ｂのゲート電極とソース電極との間に設けられる容量３と、補償電圧Vehが印加され、入力される制御信号に従って蓄積容量線に印加する補償電圧の出力を制御するトランジスタ２ｃとを備える。【選択図】  図１
2005128101.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号線と複数の走査線の各交差部における画素毎に設けられた画素駆動用のスイッチング素子と、前記スイッチング素子に接続された画素電極および蓄積容量と、各走査線に対応して設けられ、前記画素電極に前記蓄積容量を介して接続される蓄積容量線と、前記蓄積容量線に補償電圧を印加する蓄積容量線駆動回路とを備えた液晶表示装置であって、
前記蓄積容量線駆動回路は、
ドレイン電極およびゲート電極が補償電圧源に接続される第１のトランジスタと、
前記第１のトランジスタのソース電極がゲート電極に接続され、ドレイン電極が前記補償電圧源に接続され、ソース電極が前記蓄積容量線に接続される第２のトランジスタと、
を有し、
前記蓄積容量線が前記第２のトランジスタのゲート電極と容量を介して接続されることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタを用いた液晶表示装置に関するものである。
【背景技術】
【０００２】
従来のアクティブマトリクス型の液晶表示装置の構成を図５に示す。
【０００３】
液晶表示装置の画素を駆動するスイッチング素子５１（ｎチャネルのＭＯＳトランジスタ）のドレイン端子には、蓄積容量５２と液晶層５３が接続され、蓄積容量５２と液晶層５３の他方の端子は、液晶層５３の画素電極に対向して配置された対向電極（図示せず）につながる共通電極線５６に接続される。
【０００４】
走査線駆動回路５７は、走査線５５にスイッチング素子５１をＯＮさせる駆動電圧を出力し、信号線駆動回路５８は信号線５４に画像信号に応じた電圧を出力する。なお、ここでいう画素とは、液晶表示装置に表示される画像の最小構成単位のことをいう。
【０００５】
走査線駆動回路５７が走査線５５を図５の上段から順に走査して、同一の走査線につながる複数のスイッチング素子５１をＯＮさせる駆動電圧を走査線５５に印加し、信号線駆動回路５８が画像信号に応じた電圧を信号線５４に印加することによって、スイッチング素子５１を介して蓄積容量５２と液晶層５３を所望の電圧に充電する。
【０００６】
次に、走査線駆動回路５７が走査線５５に同一の走査線上の各スイッチング素子５１をＯＦＦさせる駆動電圧を印加すると、蓄積容量５２、液晶層５３に印加された電圧は次の走査が行われるまで保持される。このように走査線５５を順次駆動することによって画面全体の表示を行う。
【０００７】
図６は、１つの表示素子の電気的な等価回路を示す図である。表示素子は、走査線５５、信号線５４の交差部にスイッチング素子５１が設けられ、スイッチング素子５１のドレイン端子には画素電極５９、容量値がCstの蓄積容量５２、容量値がClcの液晶層５３が接続され、それぞれ共通電極線５６を介して対向電極に接続される。また、スイッチング素子５１のゲート−ドレイン間には容量値がCgdの寄生容量６０が存在する。
【０００８】
図７は、図６に示す表示素子によって構成される液晶表示装置を１フレーム反転駆動方式で駆動した場合の駆動波形を示す図である。図７において、Ａは走査線駆動回路５７から走査線に伝達される走査信号Vg、Ｂは信号線駆動回路５８から信号線に伝達される画像信号Vs、Ｃは画素電極５９の電位、Ｅは画像信号の中心値Vsigcをそれぞれ示す。図７において、Vghは走査信号VgのHigh電位、Vglは走査信号VgのLow電位である。また、Vshは画像信号VsのHigh電位、Vslは画像信号VsのLow電位である。
【０００９】
この画素電極５９には、スイッチング素子５１がＯＮの時に、画像信号Vsが書き込まれる。ところが、スイッチング素子５１がＯＦＦになると、スイッチング素子５１のゲート−ドレイン間に存在する寄生容量６０により、Ｄに示すように画素電極電位Ｃに突き抜け電圧ΔＶが生じ、画素電極５９とその対向する電極との間に直流電圧成分が印加されてしまう。突き抜け電圧ΔＶは、次式で与えられる。
【００１０】
ΔＶ= (Vgh - Vgl) × Cgd / Ctot
ここで、Ctot = Cgd + Cst + Clcである。
【００１１】
この突き抜け電圧ΔＶを無視して、対向電極電位Vcomを画像信号の中心値Vsigcに設定してしまうと、交流駆動している液晶に印加される電圧について高電位側と低電位側で電位差が生じ、ちらつき（フリッカー）や焼付けが生じることとなる。
【００１２】
一般的には、突き抜け電圧ΔＶを補償するため、対向電極電位Vcomを、画像信号の中心値−突き抜け電圧（＝Vsigc−ΔＶ）に設定することによって、液晶層に直流電圧成分が印加されることを防ぐ。しかしながら、この突き抜け電圧ΔＶは、液晶材料に誘電率異方性があるため白から黒までの全範囲で均一に補償することができない。
【００１３】
このようなスイッチング素子５１のゲート−ドレイン間に存在する寄生容量６０による突き抜け電圧を効果的に補償する駆動方法として、容量結合駆動方法が知られている。
【００１４】
また、近年、開発と商品化が活発に行われている液晶テレビ用あるいは動画データを取り扱うマルチメディア機能を有するコンピュータ用の液晶表示装置においては、動画表示に対応するための高速応答性が強く求められている。液晶を高速応答させる方法としては、画像信号にオーバードライブ電圧を重畳させる方法が知られているが、表示する動画データにリアルタイムに対応するためのラインメモリや複雑な演算処理などを必要とするため、高コスト化を招く原因となる。そのため、高速応答が必要とされる液晶表示装置には、安価な構成で高速応答が得られるという点からも、容量結合駆動方法が広く用いられている。
【００１５】
容量結合駆動方式による液晶表示装置の構成を図８に示す。図８に示すように、容量結合駆動方式では、蓄積容量５２を共通電極線に接続せず、蓄積容量線６２に接続した構成となっており、蓄積容量線駆動回路６１によって、突き抜け電圧を補償するための電圧パルス（補償電圧）が蓄積容量線６２に与えられる。
【００１６】
以下、図９、図１０のタイミングチャートを用いて、容量結合駆動方式について説明する。
【００１７】
図９の電圧波形を示すタイミングチャートでは、各走査線５５について図８の最上段から数えてｎ段目（ｎは正の整数）の走査線５５における走査信号電圧をVg(n)、ｎ段目の蓄積容量線６２における補償電圧をVcs(n)で示している。図９は、一例としてｎ−１段目からｎ＋１段目までの走査線５５について示している。
【００１８】
各走査信号電圧Vg(n-1)〜Vg(n+1)において、Vgh、Vglは、それぞれスイッチング素子５１をＯＮ、ＯＦＦさせる電圧である。ある走査線５５にスイッチング素子５１をＯＮさせる駆動電圧が印加され、画像信号がスイッチング素子５１を介して画素電極５９に書き込まれ、一定期間が経過して画素電極５９の充電が完了し、走査線５５にＯＦＦさせる駆動電圧が印加されたところで、同様にして次段の走査線５５に走査信号電圧が印加される。また、各走査線５５では１フレーム毎に１回だけ各スイッチング素子５１をＯＮさせる駆動電圧が印加される。このように、各走査線５５には上段から順次走査信号電圧が印加されていく。
【００１９】
補償電圧Vcs(n-1)〜Vcs(n+2)において、Veh、Vel、Vecは、それぞれ蓄積容量線６２に印加する正極性の第１補償電圧、負極性の第２補償電圧、第１補償電圧と第２補償電圧の中間電位の第３補償電圧である。
【００２０】
各段において、第１補償電圧Veh、第２補償電圧Velは、走査線５５にスイッチング素子５１をＯＮさせる駆動電圧が印加される前に、走査線５５に対応する蓄積容量線６２とこの走査線５５に隣接する別の蓄積容量線６２に互い違いに印加される。ただし、この段階では、スイッチング素子５１は導通していないので補償電圧は画素電極５９に重畳されない。
【００２１】
そして、スイッチング素子５１が導通して画素電極５９へ所望の電位の充電が完了する期間が経過した後は、その画素電極５９に蓄積容量５２を介して接続された蓄積容量線６２に第３補償電圧Vecが印加される。このようにして、第１補償電圧Vehから第３補償電圧Vecへ変化するときの電位差、あるいは第２補償電圧Velから第３補償電圧Vecへ変化するときの電位差が画素電極５９の電位に重畳される。また、同一の走査線５５には、液晶の交流駆動のために１フレーム毎に反転する画像信号電圧Vsの極性に同期させて、第１補償電圧Vehと第２補償電圧Velが入れ替えて印加される。
【００２２】
このように補償電圧を画素電極５９に印加することによって、スイッチング素子５１のゲート・ドレイン間の寄生容量６０に起因する電圧降下を解消し、画素電極電位の突き抜け電圧の発生を防止する。これによって、画像信号電圧Vsの電位中心と対向電極の電位Vcomを同電位に設定しても、フリッカーは生じなくなる。
【００２３】
各画素を駆動することにより、スイッチング素子５１がオフ状態となった時の各画素の液晶に印加される液晶印加電圧Vlcは、
Vlc (+) = Vs - Vcom + [Cst × (Vec - Vel) - Cgd × (Vgh - Vgl)] / (Cst + Clc + Cgd)
または、
Vlc (-) = Vs - Vcom - [Cst × (Veh - Vec) + Cgd × (Vgh - Vgl)] / (Cst + Clc + Cgd)
で算出される。
【００２４】
ここで、Cstは蓄積容量５２の容量値、Cgdはスイッチング素子５１のゲート−ドレイン間に存在する寄生容量６０の容量値、Clcは液晶層５３の容量値である。液晶印加電圧Vlcは、画像信号電圧Vsの１フレーム毎の極性反転に対して正又は負の２種類の電圧となる。そのため、対向電極の電圧Vcomに対して正側をVlc(+)、負側をVlc(-)と定義する。
【００２５】
ここで、Vlc(+)とVlc(-)の実効値が等しくなるように、第１補償電圧Vehと第２補償電圧Velを設定することで、液晶を交流駆動することが可能となる。また、第３補償電圧Vecを大きくすると、第３補償電圧Vecと第１補償電圧Vehの電位差が小さくなり、第３補償電圧Vecと第２補償電圧Velの電位差が大きくなるというように調節が可能であるので、スイッチング素子１のゲート・ドレイン間の寄生容量６０に起因して生じる直流成分を除去できる適切な値となるように、第３補償電圧Vecの値を調節し効果的にフリッカーを除去することができる。
【００２６】
次に、蓄積容量線６２に印加する補償電圧の別の形態について図１０のタイミングチャートを用いて説明する。
【００２７】
図１０の電圧波形を示すタイミングチャートでは、補償電圧Vcs(n-1)〜Vcs(n+2)について、Veh、Velは、それぞれ蓄積容量線６２に印加される正極性の第４補償電圧、負極性の第５補償電圧である。走査信号電圧Vg(n-1)〜Vg(n+2)については、図９を用いて説明したものと同様である。
【００２８】
各段において、第４補償電圧Veh、第５補償電圧Velは、走査線５５にＯＮさせる駆動電圧が印加される前に、その走査線５５に対応する蓄積容量線６２とこの走査線５５に隣接する別の蓄積容量線６２に、第４補償電圧Vehと第５補償電圧Velが互い違いとなるように印加される。ただし、この段階では、スイッチング素子５１は導通していないので各補償電圧が画素電極５９に重畳されることはない。
【００２９】
そして、走査線５５にＯＮさせる駆動電圧が印加され、スイッチング素子５１が導通し、画素電極５９に画像信号の電圧が書き込まれて所望の電位の充電が完了する期間が経過した後は、その画素電極５９に蓄積容量５２を介して接続された蓄積容量線６２に第４補償電圧Vehと第５補償電圧Velが切り替わって印加される。このようにして、第４補償電圧Vehから第５補償電圧Velへ変化するときの電位差、あるいは第５補償電圧Velから第４補償電圧Vehへ変化するときの電位差が画素電極５９の電位に重畳される。また、同一の走査線５５には、液晶の交流駆動のために１フレーム毎に反転する画像信号電圧Vsの極性に同期させて、第４補償電圧Vehと第５補償電圧Velが１フレーム毎に入れ替えて印加される。
【００３０】
このように補償電圧を画素電極５９に印加することによって、スイッチング素子５１のゲート・ドレイン間の寄生容量６０に起因する電圧降下を解消し、画素電極電位の突き抜け電圧の発生を防止する。これによって、画像信号電圧Vsの電位中心と対向電極の電位Vcomを同電位に設定しても、フリッカーは生じなくなる。
【００３１】
上述したように各画素を駆動することにより、スイッチング素子５１がＯＦＦ状態となった時の各画素の液晶に印加される液晶印加電圧Vlcは、
Vlc (+) = Vs - Vcom + [Cst × (Veh - Vel) - Cgd × (Vgh - Vgl)] / (Cst + Clc + Cgd)
または、
Vlc (-) = Vs - Vcom - [Cst × (Veh - Vel) + Cgd × (Vgh - Vgl)] / (Cst + Clc + Cgd)
で算出される。ここで、Vlc(+)とVlc(-)の実効値が等しくなるように、第４補償電圧Vehと第５補償電圧Velを設定することで、液晶を交流駆動することが可能となる。
【００３２】
図１１は、容量結合駆動方式での補償電圧による画素電極電位のシフトの様子を示す図である。図１１の右側に示すように、正極性の画素電極５９に対しては正の補償電圧を印加し、負極性の画素電極５９に対しては負の補償電圧を印加する。このように画素電極５９の電位に補償電圧を重畳することで、図１１の左側に示すように、正の画素電極電位については正側で、負の画素電極電位については負側でそれぞれ電位が増大するようにシフトさせる。これにより、対向電極の電位が一定でも、低振幅の画像信号で液晶を交流駆動できるといった利点がある。
【００３３】
また、容量結合駆動方式では、表示画像が変化した場合、液晶材料の誘電率異方性に起因する容量結合電圧の動的挙動によって、その変化を増幅する方向へ自動的にオーバードライブ電圧が画素電極５９に印加され、液晶の高速応答駆動を実現でき、液晶表示装置の動画視認性を向上できるといった利点がある。
【００３４】
ところで、近年では半導体プロセス技術の進展に伴い、画素を駆動するスイッチング素子を形成する同一のプロセスを用いて、液晶表示装置の駆動回路を同一ガラス基板上に形成することが可能になっている。
【００３５】
液晶表示装置の駆動回路を同一ガラス基板上に形成する場合、例えばｐチャネルトランジスタのみで回路を構成する場合において、図１０で説明した容量結合駆動を実現するための蓄積容量線駆動回路６１については、図１２に示されるような構成をとっていた。
【００３６】
トランジスタ７１ａは、蓄積容量線６２に補償電圧Vehを供給し、トランジスタ７１ｂは、蓄積容量線６２に補償電圧Velを供給する。また、トランジスタ７１ａとトランジスタ７１ｂのドレイン電極とは、蓄積容量線駆動回路６１の出力端子７３に接続され、出力端子７３から各蓄積容量線６２にそれぞれ接続されている。
【００３７】
各蓄積容量線６２は、補償電圧Vehと補償電圧Velのどちらか一方が選択的に与えられるため、トランジスタ７１ａのゲート電極とトランジスタ７１ｂのゲート電極には、それぞれ極性が反転した同位相の信号が入力される必要がある。
【００３８】
図１２の例では、トランジスタ７１ｃとトランジスタ７１ｄにより負荷ＭＯＳインバータを構成しており、そのインバータ出力をトランジスタ７１ａのゲート電極に接続している。蓄積容量線駆動回路６１の入力端子７２から入力される制御信号が、High電位の時には蓄積容量線６２に補償電圧Vehが与えられ、Low電位の時には補償電圧Velが与えられる。
【００３９】
しかしながら、液晶表示装置を大画面化すると蓄積容量線の負荷容量が大きくなり、従来の駆動回路そのままでは出力波形の鈍りが大きくなり、回路の応答が遅くなる。また、液晶表示装置の表示容量が増えると走査線の本数が多くなると同時に蓄積容量線６２の本数も多くなり、走査線および蓄積容量線をＯＮさせる走査時間が短くなり、従来の駆動回路そのままでは出力波形の鈍りに対して、走査期間が短く、十分な駆動が行えないという課題があった。
【００４０】
特に、前記課題は図９、図１０に示す補償電圧Vcsの波形の立ち下がり時間において顕著である。容量結合駆動において、画素電極５９に対し十分な補償電圧を重畳するためには、補償電圧Velを十分に低い電圧に設定する必要がある。
【００４１】
しかしながら、補償電圧Velが回路の論理動作のLowレベルに近いような低い電位である場合には、ｐチャネルトランジスタである出力トランジスタ７１ｂのオン抵抗が十分な低抵抗にならないために、出力である補償電圧波形に図１３に示されるような時定数的な波形なまりを引き起こしてしまう。この波形なまりが大きい場合には、走査期間内に蓄積容量線６２の電圧を補償電圧Velまで下げることができず、十分な補償電圧が画素電極５９に対し重畳されないために、階調ずれやフリッカーなどの表示異常を引き起こしてしまう恐れがあった。
【００４２】
また、出力波形の立ち下がり応答を改善するために、出力トランジスタ７１ｂのＷサイズを大きく設計し、ＯＮ時の抵抗値を低くするなどの対応が行われているが、蓄積容量線６２の各段ごとに大きなサイズのトランジスタを配置しなければならず、アレイ基板上のレイアウト密度を高めてしまい、液晶表示装置の額縁を大きくしなければならないという問題があった。
【００４３】
また、図１２のような従来の回路構成では、補償電圧Vehが出力されたときに負荷ＭＯＳインバータに電流が流れるため、消費電力を増大させるという問題があった。また、インバータを用いない構成で低消費電力を実現する場合には、トランジスタ７１ａとトランジスタ７１ｂのゲート電極に反転と非反転の二つの同位相の信号を入力する必要があり、信号本数が増加するという問題があった。
【００４４】
また、ガラス基板上に形成するトランジスタの能力が不足し、駆動すべき蓄積容量線６２の負荷容量の充放電に対応できない場合には、より駆動能力の高い単結晶シリコン上に形成されたＩＣをガラス基板の外側に実装しなければならず、部材費用や実装に関わるコストの増大を招くこととなっていた。
【特許文献１】特開昭６４−８８４９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００４５】
本発明は、上記事情に鑑みてなされたものであり、蓄積容量線に対し所望の補償電圧を高速に印加することが可能な液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００４６】
上記の目的を達成するために、請求項１に記載の発明である液晶表示装置は、複数の信号線と複数の走査線の各交差部における画素毎に設けられた画素駆動用のスイッチング素子と、前記スイッチング素子に接続された画素電極および蓄積容量と、各走査線に対応して設けられ、前記画素電極に前記蓄積容量を介して接続される蓄積容量線と、前記蓄積容量線に補償電圧を印加する蓄積容量線駆動回路とを備えた液晶表示装置であって、前記蓄積容量線駆動回路は、ドレイン電極およびゲート電極が補償電圧源に接続される第１のトランジスタと、前記第１のトランジスタのソース電極がゲート電極に接続され、ドレイン電極が前記補償電圧源に接続され、ソース電極が前記蓄積容量線に接続される第２のトランジスタとを有し、前記蓄積容量線が前記第２のトランジスタのゲート電極と容量を介して接続されることを特徴とする。
【発明の効果】
【００４７】
液晶表示装置の大画面化や表示容量が増加した場合においても、蓄積容量線に対し所望の補償電圧を高速に印加することを可能にすることによって蓄積容量線駆動回路の駆動能力を改善することができ、また、低消費電力、狭額縁、かつ安価で高品位の液晶表示装置を実現することができるという有効な効果を奏するものである。
【発明を実施するための最良の形態】
【００４８】
以下、本発明の実施形態について、図１〜図４を用いて説明する。
【００４９】
≪第１の実施形態≫
まず、第１の実施形態について、図１〜図３を用いて説明する。第１の実施形態は、図１０で示されている正極性の第４補償電圧Vehと負極性の第５補償電圧Velを蓄積容量線に印加する形態の容量結合駆動方式の液晶表示装置に係るものである。
【００５０】
第１の実施形態における液晶表示装置が備える蓄積容量線駆動回路１ａの構成を図１に示す。蓄積容量線駆動回路１ａは、トランジスタ２ａ、２ｂ、２ｃ、容量３とを有し、後述する蓄積容量線１４に対して正極性の第４補償電圧Vehと負極性の第５補償電圧Velとを切り替えて印加する回路である。
【００５１】
トランジスタ２ａのドレイン電極とゲート電極、およびトランジスタ２ｂのドレイン電極には第５補償電圧Velが印加される。また、トランジスタ２ａのソース電極は、トランジスタ２ｂのゲート電極と容量３の一方の電極とに接続され、トランジスタ２ａがＯＮされた場合は、第５補償電圧Velがトランジスタ２ｂのゲート電極と容量３に印加される。また、トランジスタ２ｂのソース電極は出力端子６に接続され、トランジスタ２ｂがＯＮされた場合は、第５補償電圧Velが出力端子６に印加される。
【００５２】
また、トランジスタ２ｃのドレイン電極には第４補償電圧Vehが印加される。また、トランジスタ２ｃのゲート電極は入力端子５に、ソース電極は出力端子６にそれぞれ接続され、トランジスタ２ｃがＯＮされた場合は、第４補償電圧Vehが出力端子６に印加される。
【００５３】
また、容量３は、出力端子６とトランジスタ２ｂのゲート電極との間に形成された容量であり、トランジスタ２ｂのソース電極とゲート電極を、層間絶縁膜を挟んで交差させたクロス容量などで容易にガラス基板上に形成することが可能である。
【００５４】
なお、トランジスタ２ａ、２ｂ、２ｃのゲート電極には、それぞれ否定回路にて反転された信号（電圧）が印加される。
【００５５】
次に、蓄積容量線駆動回路１ａを備えた容量結合駆動方式の液晶表示装置の構成を図２に示す。液晶表示装置の画素を駆動するスイッチング素子１０（ｎチャネルのＭＯＳトランジスタ）のドレイン端子には、蓄積容量１１と液晶層１２の一方の画素電極が接続され、液晶層１２の他方の画素電極は共通電極線１３に接続される。
【００５６】
また、蓄積容量１１の他方の端子は、蓄積容量線１４に接続されており、蓄積容量線駆動回路１ａによって、突き抜け電圧を補償するための電圧パルス（補償電圧）が印加される。
【００５７】
また、走査線駆動回路１５は、走査線１６にスイッチング素子１０をＯＮさせる駆動電圧を出力し、信号線駆動回路１７は、信号線１８に画像信号に応じた電圧を出力する。
【００５８】
次に、図１に示す蓄積容量線駆動回路１ａの動作について、図３のタイミングチャートを参照して説明する。
【００５９】
まず、入力端子５の電位がLowレベル電位からHighレベル電位に変化する場合を考える。入力端子５の電位がLowレベル電位の時、トランジスタ２ｃはＯＮし、蓄積容量線駆動回路１の出力端子６には第４補償電圧Vehが出力される。トランジスタ２ｃは、ｐチャネルパストランジスタであり、ほとんど損失なく十分な応答速度で蓄積容量線１４を電位Vehに充電することができる。
【００６０】
また、トランジスタ２ａは、トランジスタ２ｂのゲート電極の電位をVel＋Vthに充電し、トランジスタ２ｂはＯＦＦ状態になる。ここでVthはトランジスタのしきい値電圧である。
【００６１】
次に、入力端子５の電位がLowレベル電位からHighレベル電位に変化すると、トランジスタ２ｃはＯＦＦ状態になり、蓄積容量線１４の電位は徐々に第５補償電圧Velに向かって放電される。容量３がトランジスタ２ｂのゲート電極に接続されているため、トランジスタ２ａはカットオフし、トランジスタ２ａのゲート電極の電位はVel＋Vthから（Vel＋Vth）−（Veh−Vel）に向かって下がり、トランジスタ２ｂは十分な負のバイアス電圧でＯＮ状態となる。最終的に出力端子６の電圧レベルはVelになる。このようにして、蓄積容量線駆動回路１のVel出力特性が改善され、さらに立ち下がり時間特性が改善される。
【００６２】
このように、第１の実施形態によれば、蓄積容量線１４に対し所望の補償電圧を高速に印加することができ、液晶表示装置の大画面化や表示容量の増加にも対応できる高品位の液晶表示装置を実現することができる。
【００６３】
また、蓄積容量線駆動回路１ａに構成上インバータ回路を用いておらず動作時に貫通電流経路が発生しないため、信号線本数を増やすことなく低消費電力の液晶表示装置を実現できる。
【００６４】
また、蓄積容量線駆動回路１ａの駆動能力を改善できることから、出力トランジスタサイズを従来のものより小さくしても、蓄積容量線１４の駆動に必要な能力を得ることができるため、狭額縁の液晶表示装置を実現することができる。
【００６５】
また、従来は駆動のために単結晶シリコンで形成された外付けの駆動ドライバＩＣを用いる必要があったような負荷が大きい大画面の液晶表示パネルについても、駆動回路を内蔵することができ、低コストかつ高性能な液晶表示装置を実現することができる。
【００６６】
≪第２の実施形態≫
次に、第２の実施形態について、図４を用いて説明する。なお、第１の実施形態と同一部分は同一の符号を付し、その詳細な説明を省略する。
【００６７】
第２の実施形態は、図９で示される正極性の第１補償電圧Vehと負極性の第２補償電圧Velと中間電位の第３補償電圧Vecを蓄積容量線に印加する形態の容量結合駆動方式の液晶表示装置に係るものである。
【００６８】
第２の実施形態における液晶表示装置の蓄積容量線駆動回路１ｂの構成を図４に示す。蓄積容量線駆動回路１ｂは、トランジスタ２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ、容量３とを有し、蓄積容量線に印加する第１補償電圧Veh、第２補償電圧Vel、および第３補償電圧Vecの選択切り替えを行う回路であり、図２に示す液晶表示装置に適用される。
【００６９】
トランジスタ２ａのドレイン電極とゲート電極、およびトランジスタ２ｂのドレイン電極にはトランジスタ２ｄを介して第２補償電圧Velが印加され、トランジスタ２ａのソース電極は、トランジスタ２ｂのゲート電極と容量３の一方の電極とに接続される。また、トランジスタ２ｂのソース電極、およびトランジスタ２ｃのソース電極は、出力端子６に接続される。
【００７０】
また、トランジスタ２ｃのドレイン電極には第３補償電圧Vecが印加され、ゲート電極は入力端子５に接続される。
【００７１】
トランジスタ２ｄは、そのドレイン電極に第２補償電圧Velが印加され、ゲート電極に信号FRが印加されるパストランジスタであり、トランジスタ２ｄがＯＮされた場合には、第２補償電圧Velがトランジスタ２ａのゲート電極とドレイン電極、およびトランジスタ２ｂのドレイン電極に印加される。また、トランジスタ２ｅは、そのドレイン電極に第１補償電圧Vehが印加され、ゲート電極に信号FRBが印加されるパストランジスタであり、トランジスタ２ｄがＯＮされた場合には、第１補償電圧Vehがトランジスタ２ｆのドレイン電極に印加される。
【００７２】
信号FRと信号FRBは、１フレーム毎にHighレベルとLowレベルが切り替わる信号であり、従って、トランジスタ２ｄおよびトランジスタ２ｅは、１フレーム毎にＯＮとＯＦＦが交互に切り替わる。
【００７３】
また、トランジスタ２ｆは、そのドレイン電極がトランジスタ２ｅのソース電極に接続され、ゲート電極は入力端子５に接続され、ソース電極は出力端子６に接続される。
【００７４】
また、容量３は、出力端子６とトランジスタ２ｂのゲート電極との間に形成された容量である。
【００７５】
なお、トランジスタ２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆのゲート電極には、それぞれ否定回路にて反転された信号（電圧）が印加される。
【００７６】
次に、蓄積容量線駆動回路１ｂの動作について説明する。
【００７７】
あるフレームで、信号FRがLowレベルであり、かつ信号FRBがHighレベルである時、図４の回路構成は図１の回路構成と等価であり、第１の実施形態で説明したのと同様に蓄積容量線駆動回路のVel出力特性が改善される。
【００７８】
また、次のフレームで、信号FRがHighレベルに変化し、かつ信号FRBがLowレベルに変化した時、入力端子５がHighレベルの時は第１補償電圧Vehが選択される。
【００７９】
このように、第２の実施形態によれば、１フレーム毎に補償電圧VehとVelを交互に蓄積容量線に印加することのできる蓄積容量線駆動回路１ｂを実現することができる。従って、第１の実施形態で説明した第４補償電圧と第５補償電圧のみを蓄積容量線に印加する形態の容量結合駆動方式を用いた場合と同等の効果を得ることができる。
【００８０】
また、第１補償電圧および第２補償電圧を蓄積容量線に印加するのは走査中の走査線に対応する蓄積容量線のみでよく、補償電圧用のシフトレジスタの消費電力を低減できる。
【００８１】
なお、本発明では蓄積容量線駆動回路１にｐチャネルトランジスタを用いた実施形態を説明したが、ｎチャネルトランジスタであっても、本発明の実施の効果は同じである。
【図面の簡単な説明】
【００８２】
【図１】第１の実施形態における蓄積容量線駆動回路の構成を示す回路図である。
【図２】容量結合駆動方式による液晶表示装置の構成を示す回路図である。
【図３】第１の実施形態における蓄積容量線駆動回路の駆動電圧波形図である。
【図４】第２の実施の形態における蓄積容量線駆動回路の構成を示す回路図である。
【図５】従来の液晶表示装置の構成を示す回路図である。
【図６】従来の表示素子の電気的等価回路図である。
【図７】従来の液晶表示装置における駆動波形を示す図である。
【図８】従来の容量結合駆動方式による液晶表示装置の構成を示す回路図である。
【図９】第１補償電圧、第２補償電圧、第３補償電圧を蓄積容量線に印加する形態の容量結合駆動における、走査線及び蓄積容量線における電圧波形を示すタイミングチャートである。
【図１０】第４補償電圧、第５補償電圧を蓄積容量線に印加する形態の容量結合駆動における、走査線及び蓄積容量線における電圧波形を示すタイミングチャートである。
【図１１】容量結合駆動方式による画素電極の電位シフトを説明するための図である。
【図１２】従来の蓄積容量線駆動回路の構成を示す回路図である。
【図１３】従来の蓄積容量線駆動回路の出力電圧波形なまりを示す図である。
【符号の説明】
【００８３】
１ａ、ｂ  蓄積容量線駆動回路
２ａ、ｂ、ｃ、ｄ、ｅ、ｆ  トランジスタ
３  蓄積容量
５  蓄積容量線駆動回路の入力端子
６  蓄積容量線駆動回路の出力端子
１１  蓄積容量
１２  液晶層
１３  共通電極線
１４  蓄積容量線
１５  走査線駆動回路
１６  走査線
１７  信号線駆動回路
１８  信号線
５１  スイッチング素子
５２  蓄積容量
５３  液晶層
５４  信号線
５５  走査線
５６  共通電極線
５７  走査線駆動回路
５８  信号線駆動回路
５９  画素電極
６０  ゲート−ドレイン間寄生容量Cgd
６１  蓄積容量線駆動回路
７１ａ、ｂ、ｃ、ｄ  トランジスタ
７２  蓄積容量線駆動回路の入力端子
７３  蓄積容量線駆動回路の出力端子
Ａ  走査信号Vg
Ｂ  画像信号Vs
Ｃ  画素電極電位
Ｄ  突き抜け電圧ΔＶ
Ｅ  画素信号の中心値Vsigc
【図１】
2005128101.tif 000003
【図２】
2005128101.tif 000004
【図３】
2005128101.tif 000005
【図４】
2005128101.tif 000006
【図５】
2005128101.tif 000007
【図６】
2005128101.tif 000008
【図７】
2005128101.tif 000009
【図８】
2005128101.tif 000010
【図９】
2005128101.tif 000011
【図１０】
2005128101.tif 000012
【図１１】
2005128101.tif 000013
【図１２】
2005128101.tif 000014
【図１３】
2005128101.tif 000015