(57)【要約】【課題】  フッ素含有ガスを用いてドライエッチングを行うとともに、配線溝側壁部でのダメージ層の形成およびＬｏｗ−ｋ膜中でのボイドの形成を抑制することのできる半導体装置の製造方法を提供する。【解決手段】  下層配線１の上に第１の絶縁膜２、第２の絶縁膜３、第３の絶縁膜４、反射防止膜５およびレジスト膜６を順に形成する。レジスト膜６をマスクとして、第３の絶縁膜４および第２の絶縁膜３に第１のドライエッチングを行った後、レジスト膜６および反射防止膜５をアッシングにより除去する。その後、第３の絶縁膜４をマスクとして第１の絶縁膜２に第２のドライエッチングを行い、下層配線１に至る配線溝を形成する。第１のドライエッチングは、０．１Ｐａ〜４Ｐａの圧力でフッ素を含むガスを用いて行う。また、アッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行うことが好ましい。【選択図】      図１
2005277375.tif 000002
【特許請求の範囲】
【請求項１】
多層配線構造を有する半導体装置の製造方法において、
半導体基板上に形成された下層配線の上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、前記第１の絶縁膜とのエッチング選択比が大きく且つ比誘電率が３．０以下である第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上にキャップ膜としての第３の絶縁膜を形成する工程と、
前記第３の絶縁膜の上に、所定のパターンを有する第１のレジスト膜を形成する工程と、
前記第１のレジスト膜をマスクとして、前記第３の絶縁膜および前記第２の絶縁膜に第１のドライエッチングを行い、前記第１の絶縁膜に至る開口部を形成する工程と、
前記第１のレジスト膜を第１のアッシングにより除去する工程と、
前記第３の絶縁膜をマスクとして前記第１の絶縁膜に第２のドライエッチングを行い、前記下層配線に至る配線溝を形成する工程と、
前記配線溝を埋設するように銅層を形成する工程と、
前記配線溝内にのみ前記銅層を残すようにＣＭＰ法を用いて表面を平坦化し、前記下層配線に電気的に接続する溝配線を形成する工程とを有し、
前記第１のドライエッチングは、０．１Ｐａ〜４Ｐａの圧力でフッ素を含むガスを用いて行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行う請求項１に記載の半導体装置の製造方法。
【請求項３】
前記溝配線の上に第４の絶縁膜を形成する工程と、
前記第４の絶縁膜の上に、前記第４の絶縁膜とのエッチング選択比が大きく且つ比誘電率が３．０以下である第５の絶縁膜を形成する工程と、
前記第５の絶縁膜の上にキャップ膜としての第６の絶縁膜を形成する工程と、
前記第６の絶縁膜の上に、所定のパターンを有する第２のレジスト膜を形成する工程と、
前記第２のレジスト膜をマスクとして、前記第６の絶縁膜および前記第５の絶縁膜に第３のドライエッチングを行い、前記第４の絶縁膜に至る開口部を形成する工程と、
前記第２のレジスト膜を第２のアッシングにより除去する工程と、
前記第６の絶縁膜をマスクとして前記第４の絶縁膜に第４のドライエッチングを行い、前記溝配線に至るビアホールを形成する工程と、
前記ビアホールを埋設するように銅層を形成する工程と、
前記ビアホール内にのみ前記銅層を残すようにＣＭＰ法を用いて表面を平坦化し、前記溝配線に電気的に接続するビアプラグを形成する工程とをさらに有し、
前記第３のドライエッチングは、０．１Ｐａ〜４Ｐａの圧力でフッ素を含むガスを用いて行う請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第２のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行う請求項３に記載の半導体装置の製造方法。
【請求項５】
多層配線構造を有する半導体装置の製造方法において、
半導体基板上に形成された下層配線の上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、前記第１の絶縁膜とのエッチング選択比が大きく且つ比誘電率が３．０以下である第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上にキャップ膜としての第３の絶縁膜を形成する工程と、
前記第３の絶縁膜の上に第１の反射防止膜を形成する工程と、
前記第１の反射防止膜の上に、所定のパターンを有する第１のレジスト膜を形成する工程と、
前記第１のレジスト膜をマスクとして、前記反射防止膜、前記第３の絶縁膜および前記第２の絶縁膜に第１のドライエッチングを行い、前記第１の絶縁膜に至る開口部を形成する工程と、
前記第１のレジスト膜および前記第１の反射防止膜を第１のアッシングにより除去する工程と、
前記第３の絶縁膜をマスクとして前記第１の絶縁膜に第２のドライエッチングを行い、前記下層配線に至る配線溝を形成する工程と、
前記配線溝を埋設するように銅層を形成する工程と、
前記配線溝内にのみ前記銅層を残すようにＣＭＰ法を用いて表面を平坦化し、前記下層配線に電気的に接続する溝配線を形成する工程とを有し、
前記第１のドライエッチングは、０．１Ｐａ〜４Ｐａの圧力でフッ素を含むガスを用いて行うことを特徴とする半導体装置の製造方法。
【請求項６】
前記第１のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行う請求項５に記載の半導体装置の製造方法。
【請求項７】
前記溝配線の上に第４の絶縁膜を形成する工程と、
前記第４の絶縁膜の上に、前記第４の絶縁膜とのエッチング選択比が大きく且つ比誘電率が３．０以下である第５の絶縁膜を形成する工程と、
前記第５の絶縁膜の上にキャップ膜としての第６の絶縁膜を形成する工程と、
前記第６の絶縁膜の上に第２の反射防止膜を形成する工程と、
前記第２の反射防止膜の上に、所定のパターンを有する第２のレジスト膜を形成する工程と、
前記第２のレジスト膜をマスクとして、前記第６の絶縁膜および前記第５の絶縁膜に第３のドライエッチングを行い、前記第４の絶縁膜に至る開口部を形成する工程と、
前記第２のレジスト膜および前記第２の反射防止膜を第２のアッシングにより除去する工程と、
前記第６の絶縁膜をマスクとして前記第４の絶縁膜に第４のドライエッチングを行い、前記溝配線に至るビアホールを形成する工程と、
前記ビアホールを埋設するように銅層を形成する工程と、
前記ビアホール内にのみ前記銅層を残すようにＣＭＰ法を用いて表面を平坦化し、前記溝配線に電気的に接続するビアプラグを形成する工程とをさらに有し、
前記第３のドライエッチングは、０．１Ｐａ〜４Ｐａの圧力でフッ素を含むガスを用いて行う請求項５または６に記載の半導体装置の製造方法。
【請求項８】
前記第３のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行う請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第２の絶縁膜は、メチル基を有するシロキサン結合を主骨格とする材料から構成されている請求項１〜８のいずれか１に記載の半導体装置の製造方法。
【請求項１０】
前記第２の絶縁膜は、ＭＳＱ膜およびポーラスＭＳＱ膜のいずれか一方である請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記第５の絶縁膜は、メチル基を有するシロキサン結合を主骨格とする材料から構成されている請求項１〜１０のいずれか１に記載の半導体装置の製造方法。
【請求項１２】
前記第５の絶縁膜は、ＭＳＱ膜およびポーラスＭＳＱ膜のいずれか一方である請求項１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、より詳しくは、層間絶縁膜として低誘電率の絶縁膜を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体デバイスの高速化は著しく、多層配線部における配線抵抗と配線間の寄生容量に起因する信号伝搬速度の低下による伝送遅延が問題となってきている。こうした問題は、半導体デバイスの高集積化に伴う配線幅および配線間隔の微細化につれて配線抵抗が上昇し且つ寄生容量が増大するので、益々顕著となる傾向にある。
【０００３】
配線抵抗および寄生容量の増大に基づく信号遅延を防止するために、従来より、アルミニウム配線に代わる銅配線の導入が行われるとともに、層間絶縁膜として低誘電率の絶縁膜（以下、Ｌｏｗ−ｋ膜という。）を用いることが試みられてきた。
【０００４】
Ｌｏｗ−ｋ膜を用いた銅配線の形成方法としては、ダマシン法によるものがある（例えば、特許文献１参照。）。これは、銅がアルミニウムに比較してエッチングレートの制御が困難であることに鑑み、銅をエッチングせずに配線を形成する技術として知られている。
【０００５】
ダマシン法は、具体的には、下層配線の上にエッチングストッパー膜、Ｌｏｗ−ｋ膜およびキャップ膜を順に形成した後、レジスト膜をマスクとしたドライエッチングによって配線溝を形成し、アッシングによりレジスト膜を除去してから配線溝内に銅層を埋込むことによって銅配線層を形成する方法である。銅層の埋込みは、メッキ法により配線溝を埋設するようにして銅層を形成した後、配線溝の内部にのみ銅層を残すようにＣＭＰ（Ｃｈｅｍｉｃｈａｌ  Ｍｅｃｈａｎｉｃａｉ  Ｐｏｌｉｓｈｉｎｇ，化学的機械研磨）法を用いて表面を平坦化することによって実現することができる。
【０００６】
上記の配線溝形成工程では、エッチングガスとしてフッ素を含むガスが用いられる。ここで、配線溝の断面形状を理想的な矩形状とするためには、エッチングの際の圧力を３０ｍＴｏｒｒ〜３００ｍＴｏｒｒ（約４Ｐａ〜約４０Ｐａ）程度の高圧にして等方性を高めることが好ましい。しかしながら、等方性のエッチングでは、プラズマにより発生した活性種の衝突によってＬｏｗ−ｋ膜に与えられる衝撃は大きなものとなる。このため、例えば、Ｌｏｗ−ｋ膜としてポーラスＭＳＱ（メチルシルセスキオキサン）膜を用いた場合には、衝突により側壁部近傍のメチル基（−ＣＨ３）が脱落してダメージ層が形成され、膜の比誘電率が上昇するという問題があった。
【０００７】
また、高圧領域でのエッチングの場合、エッチングガス由来のフッ素がＬｏｗ−ｋ膜中に取り込まれ易い。そして、メッキ工程でＬｏｗ−ｋ膜中に取り込まれた水分が、加熱処理によってフッ素と反応すると、Ｌｏｗ−ｋ膜中にフッ化水素酸（ＨＦ）が生成する。このフッ化水素酸はＬｏｗ−ｋ膜を侵すので、Ｌｏｗ−ｋ膜中にボイド（空洞）が形成されて、半導体装置の電気的特性および信頼性の低下を招くという問題があった。具体的には、ボイドの発生によってＬｏｗ−ｋ膜の機械的強度の低下や、上層および下層の膜との間の接着面積の低下が起こるために、ＣＭＰ法による研磨の際に膜剥がれが発生し易くなる。
【０００８】
図１６は、従来法により形成された半導体装置の断面図である。図において、下層配線２５上のエッチングストッパー膜２６、Ｌｏｗ−ｋ膜２７およびキャップ膜２８には銅配線層２９が設けられている。尚、３０はバリアメタル膜、３１はシード銅膜、３２は銅層である。Ｌｏｗ−ｋ膜２７の側壁部には、ドライエッチング工程によってダメージ層３３が形成されている。また、Ｌｏｗ−ｋ膜２７中に取り込まれたフッ素に起因してＬｏｗ−ｋ膜２７が腐食し、多数のボイド３４が形成されている。
【０００９】
一方、フルオロカーボン系のガスを用いてＬｏｗ−ｋ膜をエッチングする際に、開口部の断面がボーイング形状となる問題に対しては、従来より、低圧下でＮ２（窒素）およびＨ２（水素）を含有する混合ガスを用いてエッチングを行う方法が提案されている（例えば、特許文献１参照。）。
【００１０】
【特許文献１】特開２０００−３６４８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記従来法では、エッチングガスとしてフッ素を含むガスを用いていない。また、ドライエッチングによってＬｏｗ−ｋ膜に加わるダメージや、Ｌｏｗ−ｋ膜中に形成されるボイドの問題についても触れられていない。
【００１２】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、フッ素含有ガスを用いてドライエッチングを行うとともに、配線溝側壁部でのダメージ層の形成およびＬｏｗ−ｋ膜中でのボイドの形成を抑制することのできる半導体装置の製造方法を提供することにある。
【００１３】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【課題を解決するための手段】
【００１４】
本発明は、多層配線構造を有する半導体装置の製造方法において、半導体基板上に形成された下層配線の上に第１の絶縁膜を形成する工程と、この第１の絶縁膜の上に、第１の絶縁膜とのエッチング選択比が大きく且つ比誘電率が３．０以下である第２の絶縁膜を形成する工程と、この第２の絶縁膜の上にキャップ膜としての第３の絶縁膜を形成する工程と、この第３の絶縁膜の上に、所定のパターンを有する第１のレジスト膜を形成する工程と、この第１のレジスト膜をマスクとして、第３の絶縁膜および第２の絶縁膜に第１のドライエッチングを行い、第１の絶縁膜に至る開口部を形成する工程と、第１のレジスト膜を第１のアッシングにより除去する工程と、第３の絶縁膜をマスクとして第１の絶縁膜に第２のドライエッチングを行い、下層配線に至る配線溝を形成する工程と、この配線溝を埋設するように銅層を形成する工程と、配線溝内にのみ銅層を残すようにＣＭＰ法を用いて表面を平坦化し、下層配線に電気的に接続する溝配線を形成する工程とを有し、第１のドライエッチングを０．１Ｐａ〜４Ｐａの圧力でフッ素を含むガスを用いて行うことを特徴とするものである。第１のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行うことが好ましい。
【００１５】
また、本発明は、溝配線の上に第４の絶縁膜を形成する工程と、この第４の絶縁膜の上に、第４の絶縁膜とのエッチング選択比が大きく且つ比誘電率が３．０以下である第５の絶縁膜を形成する工程と、この第５の絶縁膜の上にキャップ膜としての第６の絶縁膜を形成する工程と、この第６の絶縁膜の上に、所定のパターンを有する第２のレジスト膜を形成する工程と、この第２のレジスト膜をマスクとして、第６の絶縁膜および第５の絶縁膜に第３のドライエッチングを行い、第４の絶縁膜に至る開口部を形成する工程と、第２のレジスト膜を第２のアッシングにより除去する工程と、第６の絶縁膜をマスクとして第４の絶縁膜に第４のドライエッチングを行い、溝配線に至るビアホールを形成する工程と、このビアホールを埋設するように銅層を形成する工程と、ビアホール内にのみ銅層を残すようにＣＭＰ法を用いて表面を平坦化し、溝配線に電気的に接続するビアプラグを形成する工程とをさらに有することができる。ここで、第３のドライエッチングは、０．１Ｐａ〜４Ｐａの圧力でフッ素を含むガスを用いて行う。また、第２のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行うことが好ましい。
【００１６】
また、本発明は、多層配線構造を有する半導体装置の製造方法において、半導体基板上に形成された下層配線の上に第１の絶縁膜を形成する工程と、この第１の絶縁膜の上に、第１の絶縁膜とのエッチング選択比が大きく且つ比誘電率が３．０以下である第２の絶縁膜を形成する工程と、この第２の絶縁膜の上にキャップ膜としての第３の絶縁膜を形成する工程と、この第３の絶縁膜の上に第１の反射防止膜を形成する工程と、この第１の反射防止膜の上に、所定のパターンを有する第１のレジスト膜を形成する工程と、この第１のレジスト膜をマスクとして、反射防止膜、第３の絶縁膜および第２の絶縁膜に第１のドライエッチングを行い、第１の絶縁膜に至る開口部を形成する工程と、第１のレジスト膜および第１の反射防止膜を第１のアッシングにより除去する工程と、第３の絶縁膜をマスクとして第１の絶縁膜に第２のドライエッチングを行い、下層配線に至る配線溝を形成する工程と、この配線溝を埋設するように銅層を形成する工程と、配線溝内にのみ銅層を残すようにＣＭＰ法を用いて表面を平坦化し、下層配線に電気的に接続する溝配線を形成する工程とを有し、第１のドライエッチングを０．１Ｐａ〜４Ｐａの圧力でフッ素を含むガスを用いて行うことを特徴とするものである。第１のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行うことが好ましい。
【００１７】
また、本発明は、溝配線の上に第４の絶縁膜を形成する工程と、この第４の絶縁膜の上に、第４の絶縁膜とのエッチング選択比が大きく且つ比誘電率が３．０以下である第５の絶縁膜を形成する工程と、この第５の絶縁膜の上にキャップ膜としての第６の絶縁膜を形成する工程と、この第６の絶縁膜の上に第２の反射防止膜を形成する工程と、この第２の反射防止膜の上に、所定のパターンを有する第２のレジスト膜を形成する工程と、この第２のレジスト膜をマスクとして、第６の絶縁膜および第５の絶縁膜に第３のドライエッチングを行い、第４の絶縁膜に至る開口部を形成する工程と、第２のレジスト膜および第２の反射防止膜を第２のアッシングにより除去する工程と、第６の絶縁膜をマスクとして第４の絶縁膜に第４のドライエッチングを行い、溝配線に至るビアホールを形成する工程と、このビアホールを埋設するように銅層を形成する工程と、ビアホール内にのみ銅層を残すようにＣＭＰ法を用いて表面を平坦化し、溝配線に電気的に接続するビアプラグを形成する工程とをさらに有することができる。ここで、第３のドライエッチングは、０．１Ｐａ〜４Ｐａの圧力でフッ素を含むガスを用いて行う。また、第３のアッシングは、水素ガスおよび不活性ガスの少なくとも一方を用いて行うことが好ましい。
【００１８】
上記のいずれの発明においても第２の絶縁膜は、メチル基を有するシロキサン結合を主骨格とする材料から構成されているものとすることができる。この場合、第２の絶縁膜は、ＭＳＱ膜およびポーラスＭＳＱ膜のいずれか一方とすることができる。また、第５の絶縁膜は、メチル基を有するシロキサン結合を主骨格とする材料から構成されているものとすることができる。この場合、第５の絶縁膜は、ＭＳＱ膜およびポーラスＭＳＱ膜のいずれか一方とすることができる。
【発明の効果】
【００１９】
本発明によれば、Ｌｏｗ−ｋ膜である第２の絶縁膜のドライエッチングを０．１Ｐａ〜４Ｐａの圧力下で行うので、第２の絶縁膜へのダメージを低減して、配線溝側壁部でのダメージ層の形成を抑制することができる。また、第２の絶縁膜中にフッ素が取り込まれるのを抑制することもできるので、第２の絶縁膜中にボイドが形成されるのを防ぐことが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【００２１】
図１〜図１２は、本実施の形態における半導体装置の製造方法を示す断面図である。尚、これらの図において、同じ符号を付した部分は同じものであることを示している。
【００２２】
まず、下層配線１が形成された半導体基板を準備する（図１）。半導体基板としては、例えばシリコン基板を用いることができる。尚、簡便のために、図では下層配線１の構造を省略している。
【００２３】
次に、下層配線１の上に、第１の絶縁膜２および第２の絶縁膜３をこの順に形成する（図１）。ここで、第１の絶縁膜２および第２の絶縁膜３は、プラズマＣＶＤ法またはスピンコート法などによって形成することができる。
【００２４】
第１の絶縁膜２はエッチングストッパー膜であり、第２の絶縁膜３とのエッチング選択比の大きい材料を用いる。例えば、窒化シリコン（ＳｉＮ）膜、炭化シリコン（ＳｉＣ）膜または炭窒化シリコン（ＳｉＣＮ）膜などを用いることができる。尚、これらの材料は銅拡散性が低いので、これらを第１の絶縁膜２として用いることにより、第１の絶縁膜２を拡散防止膜としても作用させることができる。
【００２５】
第２の絶縁膜３は層間絶縁膜であり、二酸化シリコン（ＳｉＯ２）膜よりも低い比誘電率の膜を用いる。具体的には、比誘電率が３．０以下、好ましくは比誘電率が２．５以下の低誘電率絶縁膜（Ｌｏｗ−ｋ膜）を用いる。例えば、有機官能基を有するポリシロキサンであるオルガノポリシロキサンまたは芳香族含有有機樹脂をポーラス化した材料などを用いることができる。特に、誘電特性および加工性に優れることから、アルキルシルセスキオキサンおよびヒドリドアルキルシロキサンなどのオルガノポリシロキサンを用いることが好ましい。例えば、メチルシルセスキオキサン（ＭＳＱ）およびメチル化ハイドロジェンシルセスキオキサン（ＭＨＳＱ）などのメチル基を有するシロキサン結合を主骨格とする材料を挙げることができる。このうち、誘電特性および加工性に優れた、式（１）のＭＳＱを用いることが好ましく、より低誘電率であるポーラスＭＳＱを用いることが特に好ましい。
【００２６】
【化１】
2005277375.tif 000003
【００２７】
例えば、アルキルシランガスおよび酸化性ガスを混合したガスを原料ガスとして用い、プラズマＣＶＤ法によって第２の絶縁膜３を形成することができる。ここで、アルキルシランガスとしては、例えば、モノメチルシラン、ジメチルシラン、トリメチルシランまたはテトラメチルシランなどを挙げることができ、このうち、特にトリメチルシランを用いることが好ましい。尚、１種類のアルキルシランを用いてもよいし、２種類以上のアルキルシランを混合して用いてもよい。一方、酸化性ガスとしては、アルキルシランに対して酸化作用を持つガスであって、分子中に酸素原子を含むものが用いられる。例えば、一酸化窒素（ＮＯ）ガス、二酸化窒素（ＮＯ２）ガス、一酸化炭素（ＣＯ）ガス、二酸化炭素（ＣＯ２）ガスおよび酸素（Ｏ２）ガスよりなる群から選ばれる１または２以上のガスを用いることができる。このうち、適度な酸化力を有することから、ＮＯガスまたはＮＯ２ガスが好ましく用いられる。
【００２８】
また、第２の絶縁膜３は、スピンコート法によって形成することもできる。例えば、所定の回転数で回転するウェハ上に第２の絶縁膜の組成物を滴下塗布した後、多段階の加熱処理を行うことによって乾燥・固化させて形成することができる。この場合、加熱処理の条件を変え、形成される膜のポーラス度を大きくすることによって、比誘電率の低い絶縁膜を得ることが可能である。
【００２９】
第２の絶縁膜３を形成した後は、この上にさらに第３の絶縁膜４を形成する（図１）。第３の絶縁膜４はキャップ膜であり、フォトリソグラフィ法によるレジスト膜のパターニング工程をリワークする際に、レジスト膜のアッシングで第２の絶縁膜３がプラズマダメージを受けるのを防ぐ他、吸湿により第２の絶縁膜３の比誘電率が上昇するのも防ぐ役割を有している。さらに、第３の絶縁膜４として第２の絶縁膜３との研磨選択比が大きいものを用いた場合には、第３の絶縁膜４は、銅配線層成形成工程でのＣＭＰストッパーとして働く。
【００３０】
第３の絶縁膜４としては、二酸化シリコン（ＳｉＯ２）膜、炭化シリコン（ＳｉＣ）膜、炭窒化シリコン（ＳｉＣＮ）膜または窒化シリコン（ＳｉＮ）膜などを用いることができる。また、これらのうち、２以上の膜を積層させた積層膜を第３の絶縁膜４として用いてもよい。
【００３１】
次に、第３の絶縁膜４の上に、第１の反射防止膜としての反射防止膜５を形成する。その後、反射防止膜５の上に、所定のパターンを有する第１のレジスト膜としてのレジスト膜６を形成する（図１）。具体的には、反射防止膜５の全面にフォトレジスト（図示せず）を塗布し、所定のパターンを有するマスクを介して露光した後に現像する。これにより、フォトレジストをパターニングしてレジスト膜６を形成することができる。
【００３２】
反射防止膜５は、フォトレジストをパターニングする際に、フォトレジストを透過した露光光を吸収することによって、フォトレジストと反射防止膜５との界面における露光光の反射をなくす役割を果たす。反射防止膜５としては有機物を主成分とする膜を用いることができ、例えば、スピンコート法などによって形成することができる。尚、本発明においては、反射防止膜５はなくてもよい。
【００３３】
レジスト膜６の種類は、形成するパターン寸法に応じて適宜選択される。例えば、パターン寸法が２５０ｎｍ〜１８０ｎｍでは、フッ化クリプトン（ＫｒＦ）エキシマレーザ（波長：２４８ｎｍ）を光源とする露光機に対応するレジスト（ＫｒＦレジスト）を用いることができる。また、パターン寸法が１３０ｎｍ〜１００ｎｍでは、フッ化アルゴン（ＡｒＦ）エキシマレーザ（波長：１９３ｎｍ）を光源とする露光機に対応するレジスト（ＡｒＦレジスト）を用いることができる。さらに、パターン寸法が７０ｎｍ〜５０ｎｍでは、フッ素（Ｆ２）レーザ（波長：１５７ｎｍ）を光源とする露光機に対応するレジスト（Ｆ２レジスト）を用いることができる。
【００３４】
次に、レジスト膜６をマスクとし、フッ素を含むガスを用いて、反射防止膜５、第３の絶縁膜４および第２の絶縁膜３をドライエッチングする（第１のドライエッチング）。このエッチングは、第１の絶縁膜２に達した時点で自動的に終了し、第１の絶縁膜２に至る開口部２２が形成される（図２）。
【００３５】
第１のドライエッチングは、フルオロカーボン系のガスに水素（Ｈ２）ガスを添加して行うことができる。また、フルオロカーボン系のガスに、窒素（Ｎ２）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）およびアルゴン（Ａｒ）などの不活性ガスを１種または２種以上添加して第１のドライエッチングを行ってもよい。さらに、フルオロカーボン系のガスに、Ｈ２ガスおよび１種または２種以上の不活性ガスを添加して第１のドライエッチングを行ってもよい。フルオロカーボン系のガスとしては、例えば、テトラフルオロメタン（ＣＦ４）、オクタフルオロシクロブタン（Ｃ４Ｆ８）、オクタフルオロシクロペンテン（Ｃ５Ｆ８）、ヘキサフルオロエタン（Ｃ２Ｆ６）、ヘキサフルオロブタジエン（Ｃ４Ｆ６）またはヘキサフルオロベンゼン（Ｃ６Ｆ６）などを用いることができる。
【００３６】
本発明においては、第１のドライエッチングにおける圧力を従来より低圧とすることを特徴としている。ここで、圧力は低い方が好ましいが、あまり低すぎるとプラズマを安定して発生させることが困難となる。そこで、本発明においては、エッチングガスの圧力を０．１Ｐａ〜４Ｐａとすることが好ましく、０．８Ｐａ〜３．３Ｐａとすることがより好ましい。このように圧力を低くすることによって、第２の絶縁膜３中にフッ素が取り込まれるのを抑制することができる。また、第２の絶縁膜３の側壁部へのダメージを低減して、第２の絶縁膜３の比誘電率が上昇するのを抑制することもできる。さらに、開口部２２の断面形状がボーイング状になるのを抑えて良好な矩形状にすることが可能となる。
【００３７】
図１３は、第１のドライエッチングを行った後にフッ酸（ＨＦ）溶液で処理した半導体装置のＳＥＭ（走査型電子顕微鏡）写真である。この例では、シリコン基板４１の上に、第１の絶縁膜としてのＳｉＣ膜４２、第２の絶縁膜としてのポーラスＭＳＱ膜（比誘電率２．３）４３および第３の絶縁膜としてのＳｉＯ２膜４４がこの順に積層されている。また、第１のドライエッチングは、ＣＦ４ガスの流量を１４０ｓｃｃｍ、Ａｒガスの流量を１，０００ｓｃｃｍ、Ｎ２ガスの流量を５０ｓｃｃｍとし、圧力を３．３Ｐａ（２５ｍＴ）、ソース・パワー（ｓｏｕｒｃｅ  ｐｏｗｅｒ）を１，２００Ｗ、バイアス・パワー（ｂｉａｓ  ｐｏｗｅｒ）を７００Ｗとして行っている。
【００３８】
尚、図１３では、パターンの線幅およびパターン間の距離が異なる３つの例（（ａ）〜（ｃ））を示している。図１３（ａ）と図１３（ｂ）は、パターン間の距離は略同じであるが、パターンの線幅が（ｂ）＞（ａ）である。また、図１３（ａ）と図１３（ｃ）は、パターン間の距離およびパターンの線幅がともに（ｃ）＞（ａ）である。
【００３９】
また、図１４は図１３の比較例であり、図１３の例より高圧で第１のドライエッチングを行った後にＨＦ溶液で処理した半導体装置のＳＥＭ写真である。図１３と同様に、シリコン基板５１の上に、第１の絶縁膜としてのＳｉＣ膜５２、第２の絶縁膜としてのポーラスＭＳＱ膜（比誘電率２．３）５３および第３の絶縁膜としてのＳｉＯ２膜５４がこの順に積層されている。また、第１のドライエッチングは、Ｃ４Ｆ８ガスの流量を１０ｓｃｃｍ、Ａｒガスの流量を１，０００ｓｃｃｍ、Ｎ２ガスの流量を１４０ｓｃｃｍとし、圧力を１０Ｐａ（７５ｍＴ）、ソース・パワーを２，４００Ｗ、バイアス・パワーを３，３００Ｗとして行っている。
【００４０】
尚、図１３と同様に、図１４でも、パターンの線幅およびパターン間の距離が異なる３つの例（（ａ）〜（ｃ））を示している。図１４（ａ）と図１４（ｂ）は、パターン間の距離は略同じであるが、パターンの線幅が（ｂ）＞（ａ）である。また、図１４（ａ）と図１４（ｃ）は、パターン間の距離およびパターンの線幅がともに（ｃ）＞（ａ）である。
【００４１】
図１４（ａ）〜（ｃ）から分かるように、第１のドライエッチングを高圧下で行った場合には、ポーラスＭＳＱ膜５３およびＳｉＯ２膜５４の側壁部に形成されたダメージ層がＨＦ溶液によって溶解した結果、空洞部５５が形成されている。一方、図１３（ａ）〜（ｃ）の例では、空洞部４５が形成される領域は、図１４（ａ）〜（ｃ）に比較して大幅に小さくなっている。すなわち、第１のドライエッチングを低圧下で行うことによって、ポーラスＭＳＱ膜へのダメージを低減して、側壁部でのダメージ層の形成を抑制することが可能となる。
【００４２】
次に、不要となったレジスト膜６および反射防止膜５をアッシング（第１のアッシング）により除去する（図３）。アッシングは、第２の絶縁膜３へのダメージを低減するために、Ｏ２（酸素）を含まないガスを用いて行うことが好ましい。具体的には、Ｈ２ガスを用いたアッシングや、Ｎ２、Ｈｅ、ＮｅおよびＡｒなどの不活性ガスを１種または２種以上用いたアッシング、さらには、Ｈ２ガスと、１種または２種以上の不活性ガスとを混合したガスを用いたアッシングなどが挙げられる。
【００４３】
次に、第３の絶縁膜４をマスクとして第１の絶縁膜２をドライエッチングする（第２のドライエッチング）（図４）。この際、第１の絶縁膜２が残存することのないようにオーバーエッチングを行い、下層配線１が完全に表面に露出するようにする。
【００４４】
第２のドライエッチングも第１のドライエッチングと同様のガスを用いて行うことができる。また、第１のドライエッチング工程と同様に、第２の絶縁膜３へのダメージを低減するとともに、第２の絶縁膜３へフッ素が取り込まれるのを抑制する条件で行うことが好ましい。具体的には、第２のドライエッチング工程も、圧力を従来より低圧とすることが好ましい。
【００４５】
尚、第２のドライエッチングに使用するガス（第２のエッチングガス）は、第１のドライエッチングに使用するガス（第１のエッチングガス）と同じ組成であってもよいし、異なる組成であってもよい。但し、同じ組成のガスとした場合には、第２の絶縁膜３へのダメージおよびフッ素の拡散を小さくできる範囲内で、温度、圧力およびガス流量などのエッチング条件を第１のドライエッチング工程とは変えることが必要となる。
【００４６】
例えば、第１の絶縁膜２としてＳｉＣ膜を用い、第２の絶縁膜３としてポーラスＭＳＱ膜を用い、第３の絶縁膜４としてＳｉＯ２膜を用いた場合には、Ｃ４Ｆ８（オクタフルオロシクロブタン）、Ｎ２（窒素）およびＡｒ（アルゴン）からなる混合ガスや、ＣＦ４（テトラフルオロメタン）、Ｎ２およびＡｒからなる混合ガスなどを用いて第１のドライエッチングを行うことができる。また、ＣＨＦ３（トリフルオロメタン）、Ｎ２（窒素）およびＡｒ（アルゴン）からなる混合ガスや、ＣＦ４（テトラフルオロメタン）、Ｎ２およびＡｒからなる混合ガスなどを用いて、ＳｉＣ膜に対して第２のドライエッチングを行うことができる。一方、このとき、レジスト膜６としてＡｒＦレジストを用いた場合には、Ｈ２（水素）およびＨｅ（ヘリウム）の混合ガスを用いた高温プラズマによるアッシングや、Ｈ２およびＮ２（窒素）を用いた低温プラズマによるアッシングなどを行うことができる。
【００４７】
第２のドライエッチングを終えた後は、半導体基板の表面に洗浄処理を施してレジスト残渣などを除去する。以上の工程によって、図４に示すように、下層配線１に至る配線溝７が形成される。
【００４８】
次に、配線溝７を含む全面にバリアメタル膜８を形成した後、シード銅（Ｃｕ）膜９を形成する（図５）。これらの膜は、スパッタリング法によって形成することができる。
【００４９】
バリアメタル膜８としては、例えば、タンタル（Ｔａ）膜、窒化タンタル（ＴａＮ）膜、タングステン（Ｗ）膜、窒化タングステン（ＷＮ）膜、チタン（Ｔｉ）膜または窒化チタン（ＴｉＮ）膜などを用いることができる。
【００５０】
シード銅膜９を形成した後は、メッキ法によって銅層１０を形成する（図６）。ここで、銅層１０は銅のみからなる層であってもよいが、銅と他の金属との合金からなる層であってもよい。具体的には、銅を８０重量％以上、好ましくは９０重量％以上含み、他の金属としてマグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、スカンジウム（Ｓｃ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）またはモリブデン（Ｍｏ）などを含むものを用いることができる。このように銅の合金を配線層に用いることによって、半導体装置の電気的な信頼性を向上させることが可能になる。
【００５１】
銅層１０を形成した後は、３５０℃程度の温度で加熱処理を行うことによって、銅を粒成長させるとともに配線溝７の内部に銅を均一に充填させる。ここで、上記の洗浄工程やメッキ工程を経ることによって、第２の絶縁膜３中には水分が侵入している。しかしながら、本発明によれば、ドライエッチング工程で第２の絶縁膜３中に取り込まれるフッ素の量を低減することができるので、加熱処理を行っても第２の絶縁膜３中にフッ化水素酸（ＨＦ）が生成することは殆どない。
【００５２】
加熱処理を終えた後は、ＣＭＰ法によって表面を平坦化し、配線溝７の内部を除いて銅層１０、シード銅膜９およびバリアメタル膜８を除去する。この際、第３の絶縁膜４がＣＭＰストッパーとして働く場合には、第３の絶縁膜４が露出した時点で研磨が自動的に停止する。本発明によれば、第２の絶縁膜３中でのボイドの形成を抑制することができるので、ＣＭＰ法による研磨工程で、第２の絶縁膜３と第１の絶縁膜２との界面および／または第２の絶縁膜３と第３の絶縁膜４との界面に剥離などが発生することはない。
【００５３】
以上の工程によって、下層配線１に電気的に接続する溝配線１１を形成することができる（図７）。
【００５４】
図１５は、銅層を形成してから３５０℃で熱処理を行った後の半導体装置のＳＥＭ（走査型電子顕微鏡）写真である。この例では、ＣＦ４ガスの流量を１４０ｓｃｃｍ、Ａｒガスの流量を１，０００ｓｃｃｍ、Ｎ２ガスの流量を５０ｓｃｃｍとし、圧力を３．３Ｐａ（２５ｍＴ）、ソース・パワーを１，２００Ｗ、バイアス・パワーを７００Ｗとして第１のドライエッチングを行った後に、Ｈ２ガスとＨｅガスとの混合ガスを用いてアッシングを行っている。尚、第１の絶縁膜、第２の絶縁膜および第３の絶縁膜は図１３と同様である。また、図１５において、符号４６は銅層である。
【００５５】
図１５から分かるように、本実施の形態によれば、ポーラスＭＳＱ膜４３にボイドは形成されていない。これは、ドライエッチング工程でポーラスＭＳＱ膜４３中に取り込まれるフッ素の量が低減されているので、加熱処理を行ってもポーラスＭＳＱ膜４３中でフッ化水素酸（ＨＦ）が生成することが殆どないためである。すなわち、フッ化水素酸によってポーラスＭＳＱ膜４３が侵されることがないので、ポーラスＭＳＱ膜４３中にボイドが形成されるのを防ぐことができる。
【００５６】
続いて、本発明により、溝配線１１に電気的に接続するビアプラグを形成する工程について説明する。
【００５７】
まず、溝配線１１の上に第４の絶縁膜１２を形成する（図８）。第４の絶縁膜１２は、第１の絶縁膜２と同様にエッチングストッパー膜であるとともに拡散防止膜でもあり、銅が次工程で形成する第５の絶縁膜１３中に拡散して行くのを防ぐ役割を有している。第４の絶縁膜１２としては、例えば、炭化シリコン（ＳｉＣ）膜、炭窒化シリコン（ＳｉＣＮ）膜または窒化シリコン（ＳｉＮ）膜などを用いることができ、これらはプラズマＣＶＤ法などによって形成することができる。
【００５８】
次に、第４の絶縁膜１２の上に、第５の絶縁膜１３および第６の絶縁膜１４を形成する。そして、第６の絶縁膜１４の上に、第２の反射防止膜としての反射防止膜１５を形成した後、反射防止膜１５の上に、第２のレジスト膜としてのレジスト膜１６を形成する（図８）。ここで、反射防止膜１５およびレジスト膜１６は、配線溝１１を形成する際に使用した反射防止膜５およびレジスト膜６と同様のものを用いることができる。
【００５９】
第５の絶縁膜１３は層間絶縁膜であり、第２の絶縁膜３と同様のものを用いることができる。すなわち、第５の絶縁膜１３として、第４の絶縁膜１２とのエッチング選択比が大きくて、比誘電率が３．０以下、好ましくは比誘電率が２．５以下である低誘電率絶縁膜（Ｌｏｗ−ｋ膜）を用いる。具体的には、有機官能基を有するポリシロキサンであるオルガノポリシロキサンまたは芳香族含有有機樹脂をポーラス化した材料などを用いることができる。特に、誘電特性および加工性に優れることから、アルキルシルセスキオキサンおよびヒドリドアルキルシロキサンなどのオルガノポリシロキサンを用いることが好ましい。例えば、メチルシルセスキオキサン（ＭＳＱ）およびメチル化ハイドロジェンシルセスキオキサン（ＭＨＳＱ）などのメチル基を有するシロキサン結合を主骨格とする材料を挙げることができる。このうち、誘電特性および加工性に優れた、式（１）のＭＳＱを用いることが好ましく、より低誘電率であるポーラスＭＳＱを用いることが特に好ましい。
【００６０】
第６の絶縁膜１４はキャップ膜であり、第３の絶縁膜４と同様のものを用いることができる。
【００６１】
次に、レジスト膜１６をマスクとして、反射防止膜１５、第６の絶縁膜１４および第５の絶縁膜１３をドライエッチングする（第３のドライエッチング）。これにより、第４の絶縁膜１２に至る開口部２３が形成される（図９）。その後、不要となったレジスト膜１６および反射防止膜１５をアッシングにより除去してから（第２のアッシング）、第６の絶縁膜１４をマスクとして第４の絶縁膜１２をドライエッチングする（第４のドライエッチング）。これにより、溝配線１１に至るビアホール１７を形成することができる（図１０）。
【００６２】
本発明においては、配線溝１１の形成時と同様に、第３のドライエッチングにおける圧力を従来より低圧とすることを特徴としている。ここで、圧力は低い方が好ましいが、あまり低すぎるとプラズマを安定して発生させることが困難となる。そこで、本発明においては、エッチングガスの圧力を０．１Ｐａ〜４Ｐａとすることが好ましく、０．８Ｐａ〜３．３Ｐａとすることがより好ましい。このように圧力を低くすることによって、第５の絶縁膜１３中にフッ素が取り込まれるのを抑制することができる。また、第５の絶縁膜１３の側壁部へのダメージを低減して、第５の絶縁膜１３の比誘電率が上昇するのを抑制することもできる。さらに、開口部１７の断面形状がボーイング状になるのを抑えて良好な矩形状にすることが可能となる。
【００６３】
また、第４のドライエッチング工程も第３のドライエッチング工程と同様に、第５の絶縁膜１３へのダメージを低減するとともに、第５の絶縁膜１３へフッ素が取り込まれるのを抑制する条件で行うことが好ましい。
【００６４】
第３のドライエッチングは、フルオロカーボン系のガスに水素（Ｈ２）ガス、または、窒素（Ｎ２）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）およびアルゴン（Ａｒ）などの不活性ガスを１種若しくは２種以上添加して行う。また、第３のドライエッチングは、フルオロカーボン系のガスに、Ｈ２ガスおよび１種または２種以上の不活性ガスを添加して行ってもよい。尚、フルオロカーボン系のガスとしては、例えば、テトラフルオロメタン（ＣＦ４）、オクタフルオロシクロブタン（Ｃ４Ｆ８）、オクタフルオロシクロペンテン（Ｃ５Ｆ８）、ヘキサフルオロエタン（Ｃ２Ｆ６）、ヘキサフルオロブタジエン（Ｃ４Ｆ６）またはヘキサフルオロベンゼン（Ｃ６Ｆ６）などを用いることができる。
【００６５】
また、第４のドライエッチングに使用するガス（第４のエッチングガス）は、第３のドライエッチングに使用するガス（第３のエッチングガス）と同じ組成であってもよいし、異なる組成であってもよい。但し、同じ組成のガスとした場合には、第５の絶縁膜１３へのダメージおよびフッ素の拡散を小さくできる範囲内で、温度、圧力およびガス流量などのエッチング条件を第３のドライエッチング工程とは変えることが必要となる。
【００６６】
第２のアッシングは、第５の絶縁膜１３へのダメージを低減するために、Ｏ２（酸素）を含まないガスを用いて行うことが好ましい。例えば、Ｈ２（水素）ガスを用いて行ってもよいし、Ｎ２（窒素）、Ｈｅ（ヘリウム）、Ｎｅ（ネオン）およびＡｒ（アルゴン）などの不活性ガスを１種または２種以上用いて行ってもよい。さらに、第２のアッシングは、Ｈ２ガスと、１種または２種以上の不活性ガスとを混合したガスを用いて行ってもよい。
【００６７】
例えば、第４の絶縁膜１２としてＳｉＣ膜を用い、第５の絶縁膜１３としてポーラスＭＳＱ膜を用い、第６の絶縁膜１４としてＳｉＯ２膜を用いた場合には、Ｃ４Ｆ８（オクタフルオロシクロブタン）、Ｎ２（窒素）およびＡｒ（アルゴン）からなる混合ガスや、ＣＦ４（テトラフルオロメタン）、Ｎ２およびＡｒからなる混合ガスなどを用いて第３のドライエッチングを行うことができる。また、ＣＨＦ３（トリフルオロメタン）、Ｎ２（窒素）およびＡｒ（アルゴン）からなる混合ガスや、ＣＦ４（テトラフルオロメタン）、Ｎ２およびＡｒからなる混合ガスなどを用いて、ＳｉＣ膜に対して第４のドライエッチングを行うことができる。一方、このとき、レジスト膜１６としてＡｒＦレジストを用いた場合には、Ｈ２（水素）およびＨｅ（ヘリウム）の混合ガスを用いた高温プラズマによるアッシングや、Ｈ２およびＮ２（窒素）を用いた低温プラズマによるアッシングなどを行うことができる。
【００６８】
ビアホール１７の形成を終えた後は、半導体基板の表面に洗浄処理を施してレジスト残渣などを除去する。
【００６９】
次に、溝配線１１形成の場合と同様にして、ビアホール１７を含む全面にバリアメタル膜１８およびシード銅（Ｃｕ）膜１９を形成した後、メッキ法によって銅層２０を形成する（図１１）。その後、加熱処理を行うことによって、銅を粒成長させるとともにビアホール１７の内部に銅を均一に充填させる。ここで、上記の洗浄工程やメッキ工程を経ることによって、第５の絶縁膜１３中には水分が侵入している。しかしながら、本発明によれば、ドライエッチング工程で第５の絶縁膜１３中に取り込まれるフッ素の量を低減することができるので、加熱処理を行っても第５の絶縁膜１３中にフッ化水素酸（ＨＦ）が生成することは殆どない。
【００７０】
加熱処理を終えた後は、ＣＭＰ法によって表面を平坦化し、ビアホール１７の内部を除いて銅層２０、シード銅膜１９およびバリアメタル膜１８を除去する。この際、第６の絶縁膜１４がＣＭＰストッパーとして働く場合には、第６の絶縁膜１４が露出した時点で研磨が自動的に停止する。本発明によれば、第５の絶縁膜１３中でのボイドの形成を抑制することができるので、ＣＭＰ法による研磨工程で、第５の絶縁膜１３と第４の絶縁膜１２との界面および／または第５の絶縁膜１３と第６の絶縁膜１４との界面に剥離などが発生することはない。
【００７１】
以上の工程によって、溝配線１１と電気的に接続するビアプラグ２１を形成することができる（図１２）。
【００７２】
上記の溝配線およびビアプラグの形成工程を繰り返して行うことによって、銅層の剥離のない多層の銅配線構造を得ることができる。したがって、本発明によれば、信頼性の高い半導体装置を製造することができる。
【００７３】
本実施の形態において使用されるエッチング装置は、２周波ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）型およびＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）型のいずれの装置であってもよい。また、アッシング装置は、ダウンフロー型表面波プラズマアッシャーおよびＩＣＰ型プラズマアッシャーのいずれの装置であってもよい。さらに、上記のエッチング装置をアッシング装置として用いてもよい。
【００７４】
尚、本実施の形態においては、シングルダマシンプロセスの例について説明したが、本発明はこれに限られるものではない。本発明は、デュアルダマシンプロセスにおけるドライエッチング工程およびアッシング工程においても同様に適用することが可能である。
【図面の簡単な説明】
【００７５】
【図１】本実施の形態における半導体装置の製造工程を示す断面図である。
【図２】本実施の形態における半導体装置の製造工程を示す断面図である。
【図３】本実施の形態における半導体装置の製造工程を示す断面図である。
【図４】本実施の形態における半導体装置の製造工程を示す断面図である。
【図５】本実施の形態における半導体装置の製造工程を示す断面図である。
【図６】本実施の形態における半導体装置の製造工程を示す断面図である。
【図７】本実施の形態における半導体装置の製造工程を示す断面図である。
【図８】本実施の形態における半導体装置の製造工程を示す断面図である。
【図９】本実施の形態における半導体装置の製造工程を示す断面図である。
【図１０】本実施の形態における半導体装置の製造工程を示す断面図である。
【図１１】本実施の形態における半導体装置の製造工程を示す断面図である。
【図１２】本実施の形態における半導体装置の製造工程を示す断面図である。
【図１３】本実施の形態において、第１のドライエッチング後の半導体装置のＳＥＭ写真である。
【図１４】比較例による半導体装置のＳＥＭ写真である。
【図１５】本実施の形態において、銅熱処理後の半導体装置のＳＥＭ写真である。
【図１６】従来の半導体装置の断面図である。
【符号の説明】
【００７６】
１  下層配線
２  第１の絶縁膜
３  第２の絶縁膜
４  第３の絶縁膜
５，１５  反射防止膜
６，１６  レジスト膜
７  配線溝
８，１８  バリアメタル膜
９，１９  シード銅膜
１０，２０，４６  銅層
１１  溝配線
１２  第４の絶縁膜
１３  第５の絶縁膜
１４  第６の絶縁膜
１７  ビアホール
２１  ビアプラグ
２２，２３  開口部
４１，５１  シリコン基板
４２，５２  ＳｉＣ膜
４３，５３  ポーラスＭＳＱ膜
４４，５４  ＳｉＯ２膜
４５，５５  空洞部
【図１】
2005277375.tif 000004
【図２】
2005277375.tif 000005
【図３】
2005277375.tif 000006
【図４】
2005277375.tif 000007
【図５】
2005277375.tif 000008
【図６】
2005277375.tif 000009
【図７】
2005277375.tif 000010
【図８】
2005277375.tif 000011
【図９】
2005277375.tif 000012
【図１０】
2005277375.tif 000013
【図１１】
2005277375.tif 000014
【図１２】
2005277375.tif 000015
【図１３】
2005277375.tif 000016
【図１４】
2005277375.tif 000017
【図１５】
2005277375.tif 000018
【図１６】
2005277375.tif 000019