(57)【要約】【課題】  簡略化された作業により、モジュールの検査の高速化を図る。【解決手段】  第１の基板１０には、第２の基板２０及びメモリカード３０が接続され、メモリカード３０にキーデータが記憶されている場合は、送信済データ記憶部から送信済データを読み出して第２の基板２０の検査を実行する。キーデータが記憶されておらず、かつ、関連データが記憶されている場合は、関連データを基に、第２の基板２０の検査を実行する。キーデータ及び関連データが記憶されていない場合は、送信済データ及び送信対象データの整合性の有無を判定し、整合性がある場合、送信済データを基に、第２の基板２０の検査を実行し、整合性がない場合、送信対象データを基に、第２の基板２０の検査を実行する。【選択図】      図１
2005215384.tif 000002
【特許請求の範囲】
【請求項１】
第１のモジュールと、前記第１のモジュールに対して通信可能に接続される第２のモジュールと、前記第１のモジュールに接続される外部接続メモリとを備え、前記第２のモジュールに記憶された送信対象データを基に、前記第２のモジュールの検査を実行するモジュール検査システムであって、
前記外部接続メモリは、前記送信対象データの送信を阻止させるキーデータが記憶可能なキーデータ記憶手段を備え、
前記第２のモジュールは、
前記送信対象データを記憶する送信対象データ記憶手段を備え、
前記第１のモジュールは、
前記第２のモジュールから送信された送信対象データを送信済データとして記憶する送信済データ記憶手段と、
前記送信対象データ記憶手段から送信対象データを読み出し、得られたデータを基に、前記第２のモジュールの検査を実行する検査実行手段と、
前記キーデータ記憶手段にキーデータが記憶されているか否かを判定するキーデータ判定手段とを備え、
前記検査実行手段は、前記キーデータ判定手段により、キーデータが記憶されていると判定された場合、前記送信対象データ記憶手段から送信対象データを読み出すことなく、前記送信済データ記憶手段から送信済データを読み出し、得られたデータを基に、前記第２のモジュールの検査を実行することを特徴とするモジュール検査システム。
【請求項２】
前記外部接続メモリは、前記送信対象データと関連性を有する関連データを記憶する関連データ記憶手段をさらに備え、
前記検査実行手段は、前記キーデータ判定手段により、キーデータが記憶されていないと判定された場合、前記関連データ記憶手段に関連データが記憶されているか否かを判定し、前記関連データが記憶されている場合、前記関連データ記憶手段から関連データを読み出し、読み出した関連データを基に、前記第２のモジュールに対する検査を行なうことを特徴とする請求項１記載のモジュール検査システム。
【請求項３】
前記検査実行手段は、前記関連データ記憶手段に関連データが記憶されていない場合、前記送信済データ及び前記送信対象データの整合性の有無の判定を行い、両データが整合性を有する場合、前記送信対象データを読み出すことなく、前記送信済データ記憶手段から送信済データを読み出し、得られたデータを基に、前記第２のモジュールの検査を実行することを特徴とする請求項２記載のモジュール検査システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モジュールを検査する技術に関するものである。
【背景技術】
【０００２】
複写機等の画像形成装置は、装置全体の制御を司るコントローラとしての機能を有する基板（メイン基板）、露光エンジンとしての機能を有する基板等、種々の基板（モジュール）から構成されている。以下、画像形成装置に実装される基板のうち、メイン基板以外の基板を補助基板と呼ぶ。補助基板は、同種の基板であっても、基板を構成する種々の部品の特性等にばらつきがあるため、メイン基板により、画一的に制御されると、適正に動作することができなくなるケースが生じる。したがって、メイン基板は、かかるばらつきを把握し、補助基板からの信号等を各基板固有の補正データを用いて補正するなどして、各基板に適した制御を行なう必要がある。
【０００３】
画像形成装置の製造現場においては、当該基板固有の補正データが不揮発性メモリ等に予め書き込まれた状態で補助基板が提供される。そして、メイン基板が実装された画像形成装置に、補助基板が実装されると、メイン基板は、補助基板の不揮発性メモリから補正データを読み出し、メイン基板が備える不揮発性メモリに書き込む。これにより、メイン基板は、補助基板固有の補正データを取得する。
【０００４】
また、画像形成装置の製造現場においては、メイン基板が実装された１台の画像形成装置に対して、同種の補助基板を次々に取り替えていき、各補助基板に対する検査が行われることもある。この場合、メイン基板は、補助基板が接続されると、補助基板に格納された補正データを読み込み、読み込んだ補正データを基に、当該補助基板の検査を実行していく。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、補正データは、補助基板の種類にもよるが、大半の補助基板において同一で、一部の基板のみ相違する場合もあり、この場合、補助基板を取り替える毎に、補助基板から補助基板固有の補正データを読み込んで検査を実行すると、検査に多大な時間がかかってしまうという問題が発生する。また、各補助基板に対して一種類の補正データを用いて、各補助基板の検査を実行し、各補助基板の特性のばらつきを調べるというような検査態様もあり、この場合、補助基板を取り替える毎に、補助基板から補助基板固有の補正データを読み込む必要はなく、検査の高速化を図るためには、補正データの転送を阻止することが好ましい。しかしながら、かかる補正データの転送を阻止するために、作業員に過度の負担を課してしまうと、却って検査に時間がかかってしまう。
【０００６】
本発明は上記課題を解決するためになされたものであり、簡略化された作業により、モジュールの検査の高速化を図ることができるモジュール検査システムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明にかかるデータ格納システムは、第１のモジュールと、前記第１のモジュールに対して通信可能に接続される第２のモジュールと、前記第１のモジュールに接続される外部接続メモリとを備え、前記第２のモジュールに記憶された送信対象データを基に、前記第２のモジュールの検査を実行するモジュール検査システムであって、前記外部接続メモリは、前記送信対象データの送信を阻止させるキーデータが記憶可能なキーデータ記憶手段を備え、前記第２のモジュールは、前記送信対象データを記憶する送信対象データ記憶手段を備え、前記第１のモジュールは、前記第２のモジュールから送信された送信対象データを送信済データとして記憶する送信済データ記憶手段と、前記送信対象データ記憶手段から送信対象データを読み出し、得られたデータを基に、第２のモジュールの検査を実行する検査実行手段と、前記キーデータ記憶手段にキーデータが記憶されているか否かを判定するキーデータ判定手段とを備え、前記検査実行手段は、前記キーデータ判定手段により、キーデータが記憶されていると判定された場合、前記送信対象データ記憶手段から送信対象データを読み出すことなく、前記送信済データ記憶手段から送信済データを読み出し、得られたデータを基に、前記第２のモジュールの検査を実行することを特徴とする。
【０００８】
また、前記外部接続メモリは、前記送信対象データと関連性を有する関連データを記憶する関連データ記憶手段をさらに備え、前記検査実行手段は、前記キーデータ判定手段により、キーデータが記憶されていないと判定された場合、前記関連データ記憶手段に関連データが記憶されているか否かを判定し、前記関連データが記憶されている場合、前記関連データ記憶手段から関連データを読み出し、読み出した関連データを基に、前記第２のモジュールに対する検査を行なうことが好ましい。
【０００９】
また、前記検査実行手段は、前記関連データ記憶手段に関連データが記憶されていない場合、前記送信済データ及び前記送信対象データの整合性の有無の判定を行い、両データが整合性を有する場合、前記送信対象データを読み出すことなく、前記送信済データ記憶手段から送信済データを読み出し、得られたデータを基に、前記第２のモジュールの検査を実行することが好ましい。
【発明の効果】
【００１０】
請求項１記載の発明によれば、第１のモジュールに対し、キーデータが記憶された外部接続メモリが物理的に接続されている場合、第２のモジュールから送信対象データが読み込まれることなく、第１のモジュールに記憶された送信済データが読み出され、得られたデータを基に、第２のモジュールの検査が実行される。そのため、第２のモジュールを順次取り替えて第２のモジュールに対する検査を実行する場合、１枚目の第２のモジュールの検査時には、外部接続メモリを物理的に切り離しておき、２枚目以降の第２のモジュールの検査時には、キーデータが記憶された外部接続メモリを物理的に接続するという簡略化された作業を行うだけで、第２のモジュールから第１のモジュールへの送信対象データの送信を阻止することができ、第２のモジュールの検査の高速化を図ることができる。
【００１１】
請求項２記載の発明によれば、外部接続メモリにキーデータが記憶されておらず、かつ、送信対象データに関連する関連データが記憶されている場合、当該関連データが読み出され、第２のモジュールの検査が実行される。したがって、関連データのみが記憶された外部接続メモリを第１のモジュールに接続するというような、簡略化された作業を行うだけで、外部接続メモリから関連データを読み出させ、第２のモジュールの検査を実行することができる。第２のモジュールを順次取り替えて当該モジュールの検査を実行する場合、１種類のデータを用いて、各第２のモジュールに対する検査を実行し、検査結果から各第２のモジュールの特性のばらつき等を調べるというような検査が行なわれることもある。そこで、関連データとして、例えば第２のモジュールの補正データとして標準的なデータを記憶させておけば、外部接続メモリを第１のモジュールに物理的に接続するという簡略化された作業を行うだけで、かかる検査を高速に行なうことが可能となる。
【００１２】
請求項３記載の発明によれば、外部接続メモリにキーデータ及び関連データが記憶されていない場合であっても、送信済データ及び送信対象データ間に整合性がある場合は、前記送信済データを基に、第２のモジュールの検査が実行されるため、当該検査を高速に実行することができる。
【発明を実施するための最良の形態】
【００１３】
図１は、本発明にかかるモジュール検査システムを画像形成装置に適用したときのブロック構成図を示している。モジュール検査システムは、第１の基板（第１のモジュール）１０と第２の基板（第２のモジュール）２０と、メモリカード（外部接続メモリ）３０とから構成されている。第１の基板１０は、画像形成装置全体を制御する制御基板である。第２の基板２０は、感光体ドラムを露光するためのＬＥＤ等の発光素子を備える露光基板である。第１，第２の基板１０，２０は、ＲＳ２３２Ｃ等のシリアルケーブル４０により通信可能に接続されている。
【００１４】
第１の基板１０は、ＣＰＵ（中央処理装置）１１、ＲＯＭ（リードオンリーメモリ）１２、ＲＡＭ（ランダムアクセスメモリー）１３、外部メモリインターフェイス（外部メモリＩ／Ｆ）１４及び通信部１５を備えている。第１の基板１０〜通信部１５は、バスラインにより相互に接続されている。
【００１５】
ＲＯＭ１２は、書き換え可能な不揮発性メモリから構成され、送信済データ記憶部１２１を備えている。送信済データ記憶部１２１は、第２の基板２０から送信された送信対象データを送信済データとして、先頭アドレスから順番に記憶する。
【００１６】
図２は、第１及び第２の基板１０，２０間で送受信されるデータ（送信対象データ及び送信済データ）のデータ構造を示した図である。送受信されるデータは、第１の基板１０が第２の基板２０を制御する際に用いる補正データである。図２の例では、補正データは、ヘッダのフィールドＨ１と実データを記憶するフィールドＨ２とから構成される。ヘッダのフィールドＨ１は、先頭の２バイトのフィールドにチェックサムが設定され、次の２バイトのフィールドに補正データのサイズを示すバイト数が設定され、次の８バイトのフィールドに補正データのシリアル番号が設定され、次の１バイトのフィールドに補正データの形式コードが設定され、次の１９バイトのフィールドが予備エリアとして設定されている。実データのフィールドＨ２のサイズは２０４８バイトである。
【００１７】
ＣＰＵ１１は、ＲＯＭ１２に記憶されたプログラムを実行することにより、キーデータ判定部１１１、関連データ判定部１１２、整合性判定部１１３及び検査実行部１１４の機能を備えている。
【００１８】
キーデータ判定部１１１は、メモリカード３０が接続されているか否かの判定を実行し、メモリカード３０が接続されている場合、さらに、キーデータ記憶部３１にキーデータが記憶されているか否かを判定し、キーデータが記憶されている場合、当該判定結果を検査実行部１１４に通知する。一方、キーデータが記憶されていない場合、当該判定結果を関連データ判定部１１２に通知する。
【００１９】
関連データ判定部１１２は、キーデータ判定部１１１により、キーデータが記憶されていないと判定された場合、関連データ記憶部３２に、関連データが記憶されているか否かの判定を行い、関連データが記憶されている場合、当該判定結果を検査実行部１１４に通知する。一方、関連データが記憶されていない場合、当該判定結果を整合性判定部１１３に通知する。
【００２０】
整合性判定部１１３は、第２の基板２０が備える送信対象データ記憶部２２に記憶されている送信対象データと、送信済データ記憶部１２１に記憶されている送信済データの整合性（一致）の有無を判定し、得られた判定結果を検査実行部１１４に通知する。
【００２１】
検査実行部１１４は、キーデータ判定部１１１、関連データ判定部１１２及び整合性判定部１１３から通知された判定結果を基に、関連データ、送信済データ及び送信対象データのいずれか一つのデータを読み出し、読み出したデータ（補正データ）及び検査プログラムを基に、第２の基板２０の検査を実行する。
【００２２】
通信部１５は、ＲＳ−２３２Ｃインターフェイスを備え、第１及び第２の基板１０，２０間で送受信される種々のデータの通信制御を行なう。
【００２３】
第２の基板２０は、第１の基板１０を通信可能に接続するための通信部２１及び送信対象となるデータを記憶する送信対象データ記憶部２２を備えている。通信部２１は、ＲＳ２３２Ｃインターフェイスを備え、第１及び第２の基板１０，２０間で送受信される種々のデータの通信制御を行なう。なお、第２の基板２０は、ＬＥＤの点灯制御を実行するための種々の機能を備えているが、図１では省略している。
【００２４】
送信対象データ記憶部２２は、例えば、書き換え可能な不揮発性メモリから構成され、第１の基板１０へ送信するための送信対象データ（補正データ）を先頭アドレスから順番に記憶している。
【００２５】
メモリカード３０は、例えば、コンパクトフラッシュ（登録商標）等の取り外し可能な記録媒体であり、第２の基板２０から第１の基板１０へのデータの転送を阻止するためのデータであるキーデータを記憶するキーデータ記憶部３１と、送信対象データに関連するデータである関連データを記憶する関連データ記憶部３２とを備えている。
【００２６】
メモリカード３０は、第１の基板１０が備える外部メモリＩ／Ｆ１４を介して第１の基板１０に接続されるため、シリアルケーブルを介して接続される第１及び第２の基板１０，２０間のデータ転送速度よりも、メモリカード３０及び第１の基板１０間のデータ転送速度の方が速い。
【００２７】
本実施形態では、関連データとしては、第２の基板２０の標準的な補正データを想定している。標準的な補正データとは、同種の第２の基板２０それぞれに固有の補正データの例えば平均的な補正データが該当する。
【００２８】
次に、図３に示すフローチャートを用いてモジュール検査システムの動作を説明する。まず、ステップＳ１において、キーデータ判定部１１１は、メモリカードが接続されているか否かを判定し、メモリカードが装着されている場合（ステップＳ１でＹＥＳ）、メモリカード３０にキーデータが記憶されているか否かを判定し（ステップＳ２）、キーデータが記憶されている場合（ステップＳ２でＹＥＳ）、検査実行部１１４に対し、キーデータが記憶されていることを通知する。一方、キーデータが記憶されていない場合（ステップＳ２でＮＯ）、関連データ判定部１１２に対しキーデータが記憶されていないことを通知する。なお、ステップＳ１において、メモリカードが装着されていない場合（ステップＳ１でＮＯ）、ステップＳ６に進む。
【００２９】
ステップＳ３において、キーデータが記憶されていることが通知された検査実行部１１４は、送信済データ記憶部１２１から送信済データを読み出し、得られた送信済データを基に第２の基板２０の検査を実行する。
【００３０】
ステップＳ４において、関連データ判定部１１２は、関連データ記憶部３２に関連データが記憶されているか否かの判定を行い、関連データが記憶されている場合（ステップＳ４でＹＥＳ）、検査実行部１１４に関連データが記憶されていることを通知し、検査実行部１１４は、関連データを基に第２の基板２０の検査を実行する（ステップＳ５）。一方、関連データが記憶されていない場合（ステップＳ４でＮＯ）、関連データ判定部１１２は、関連データが記憶されていないことを整合性判定部１１３に通知し、ステップＳ６に進む。
【００３１】
ステップＳ６において、整合性判定部１１３は、送信済データ記憶部１２１に送信済データが記憶されているか否かの判定を行い、送信済データが記憶されている場合（ステップＳ６でＹＥＳ）、送信済データ及び送信対象データの整合性の有無を判定する処理を実行する（ステップＳ７）。この処理についは後述する。
【００３２】
一方、ステップＳ６において、送信済データが記憶されていないと判定された場合（ステップＳ６でＮＯ）、検査実行部１１４は、送信対象データ記憶部２２から送信対象データを読み出し（ステップＳ１０）、読み出した送信対象データを送信済データとして送信済データ記憶部１２１に書き込むとともに（ステップＳ１１）、読み出した送信対象データを基に、第２の基板２０の検査を実行する（ステップＳ１２）。
【００３３】
ステップＳ８において、整合性判定部１１３により、送信済データ及び送信対象データに整合性ありと判定された場合（ステップＳ８でＹＥＳ）、検査実行部１１４は、送信済データ記憶部１２１から送信済データを読み出し、当該データを基に第２の基板２０の検査を実行する（ステップＳ９）。
【００３４】
一方、整合性判定部１１３により、送信済データ及び送信対象データに整合性はないと判定された場合（ステップＳ８でＮＯ）、ステップＳ１０に進む。
【００３５】
次に、図３に示すフローチャートのステップＳ７のサブルーチンを図４に示すフローチャートを用いて説明する。
【００３６】
まず、ステップＳ２０において、整合性判定部１１３は、送信済データ記憶部１２１に記憶された送信済データのチェックサムを読み出す。ステップＳ５において、整合性判定部１１３は、送信済データのチェックサムを算出し、得られたチェックサムと、送信済データ記憶部１２１に記憶されているチェックサムとを比較し、両チェックサムが一致する場合、送信済データ記憶部１２１に記憶された送信済データは正当なデータであるとして判定する（ステップＳ２１でＹＥＳ）。
【００３７】
一方、整合性判定部１１３は、両チェックサムが一致しないと判定した場合（ステップＳ２１でＮＯ）、ステップＳ２７に進む。
【００３８】
ステップＳ２２において、整合性判定部１１３は、送信対象データ記憶部２２から送信対象データのチェックサムを読み出し、読み出したチェックサムを送信済データのチェックサムと比較し、両チェックサムが一致する場合（ステップＳ２２でＹＥＳ）、ステップＳ２３に進む。一方、整合性判定部１１３が、両チェックサムは一致しないと判定した場合（ステップＳ２２でＮＯ）、ステップＳ２７に進む。
【００３９】
ステップＳ２３において、整合性判定部１１３は、送信対象データ記憶部２２から送信対象データのシリアル番号を読み出し、読み出したシリアル番号と送信済データのシリアル番号とを比較し、両シリアル番号が一致する場合（ステップＳ２３でＹＥＳ）、ステップＳ２４に進む。一方、両シリアル番号が一致しない場合（ステップＳ２３でＮＯ）、ステップＳ２７に進む。
【００４０】
ステップＳ２４において、整合性判定部１１３は、送信対象データ記憶部２２の先頭アドレスに格納されたデータを読み出し、当該データと送信済データ記憶部１２１の先頭アドレスに格納されたデータとを比較し、両データが一致する場合（ステップＳ２４でＹＥＳ）、ステップＳ２５に進む。一方、両データが一致しない場合（ステップＳ２４でＮＯ）、ステップＳ２７に進む。
【００４１】
ステップＳ２５において、整合性判定部１１３は、送信対象データ記憶部２２の最終アドレスに格納されたデータを読み出し、当該データと送信済データ記憶部１２１の最終アドレスに格納されたデータとを比較し、両データが一致する場合（ステップＳ２５でＹＥＳ）、ステップＳ２６に進む。一方、両データが一致しない場合（ステップＳ２５でＮＯ）、ステップＳ２７に進む。
【００４２】
ステップＳ２６において、整合性判定部１１３は、送信対象データ及び送信済データは整合性を有すると判定し、当該判定結果を検査実行部１１４に通知する。一方、ステップＳ２７において、整合性判定部１１３は、送信対象データ及び送信済データは整合性を有しないと判定し、当該判定結果を検査実行部１１４に通知する。
【００４３】
画像形成装置のような複数の基板（又は本体装置と１若しくは複数のオプション装置）からなる装置においては、製造工程において、１台の装置に対し、補助基板（第２の基板２０に相当）を次々と取り替えていき、各補助基板の検査が行なわれることがある。補助基板は、基板固有の補正データを記憶しており、メイン基板は、かかる補正データを補助基板から読み出し、不揮発性メモリに書き込んだ後、補助基板の検査を実行する。
【００４４】
本データ格納システムは、上述したように、第２の基板２０の検査を行なう際、キーデータが格納されたメモリカード３０が接続されているか否かを確認し、キーデータが記憶されたメモリカード３０が接続されているときは、送信対象データ及び送信済データの整合性のチェックを行なうことなく、送信済データを読み出して第２の基板２０の検査を実行するため、整合性のチェックを行なった後、第２の基板２０の検査を実行する態様に比べて、第２の基板２０の検査を高速に実行することができる。
【００４５】
すなわち、第２の基板２０を順次取り替えて当該モジュールの検査を実行する場合、１枚目の第２の基板２０の検査時には、キーデータが格納されたメモリカードを接続することなく、かかる基板の検査を実行し、送信済データを取得する。そして、２枚目以降の第２の基板２０の検査時には、キーデータが記憶されたメモリカード３０を接続して検査を実行する。すると、２枚目以降の第２の基板２０に対しては、１枚目の第２の基板２０の検査時に送信済データ記憶部１２１にロードされた送信済データが、無条件に読み出されて検査が実行される。そのため、キーデータが記憶されたメモリカード３０を接続するという簡略化された作業を行なうだけで、第２の基板２０からの送信対象データの送信を阻止し、送信済データを基に、第２の基板２０の検査を実行することができ、第２の基板２０に対する検査の高速化を図ることができる。
【００４６】
一方、キーデータが格納されていない場合は、メモリカード３０に記憶された関連データを基に、第２の基板２０に対する検査が実行される。この場合、第２の基板２０固有の補正データ（送信対象データ）と関連データとが一致しないケースも生じうる。しかし、関連データ記憶部３２に、例えば平均的な補正データを記憶させておき、かかる補正データを基に、第２の基板２０の検査を実行すれば、各第２の基板２０に対する、標準的な特性を有する第２の基板２０からの特性の隔たりを検査することができる。しかも、メモリカード３０は、外部メモリＩ／Ｆ１４を介して第１の基板のバスラインと接続されているため、関連データの読み込みを高速に行なうことができる。
【００４７】
なお、本発明は、以下の態様を採用してもよい。
【００４８】
（１）上記実施形態では、外部接続メモリとして、コンパクトフラッシュ（登録商標）等のメモリカードを示したがこれに限定されず、キーデータ及び関連データが記憶可能なメモリを備える装置であれば、どのようなものであってもよい。
【００４９】
（２）上記実施形態では、第１及び第２のモジュールとして基板を示したが、これに限定されず、例えば、画像形成装置の本体装置と、本体装置に対し通信可能に接続されたオプション装置とをモジュールとしてもよい。
【００５０】
（３）上記実施形態では、第１及び第２の基板１０，２０をシリアルケーブル４０で接続したがこれに限定されず、パラレルケーブルで接続してもよい。ただし、パラレルケーブルに対して転送速度が遅いシリアルケーブルの方が、本発明は有用となる。
【００５１】
（４）上記実施形態では、送信対象データ及び送信済データのチェックサム、シリアル番号、先頭アドレスに格納されたデータ及び最終アドレスに格納されたデータの一致の有無を判定したが、これに限定されず、これらのうち、いずれか一つのチェック項目を省略してもよい。ただし、チェックサムによるチェックは、高速、かつ、短時間で一致の有無を判定することが可能であるため、省略することは好ましくない。また、チェックの順番も、図３のフローチャートのステップＳ７〜Ｓ１０に示すように、チェックサム、シリアル番号、先頭アドレスに格納されたデータ及び最終アドレスに格納されたデータの順番に限定されず、これらの項目の順列組み合わせから得られる他の順番でチェックを行っても良い。
【００５２】
（５）上記実施形態では、メモリカードは、キーデータ記憶部３１及び関連データ記憶部３２を備えるものであったが、関連データ記憶部３２は無くても良い。この場合、キーデータ記憶部３１にキーデータが記憶されている場合は、送信済データが読み出されることとなる（送信済データが存在しない場合は、送信対象データが読み出される）。この態様では、関連データの有無のチェックが行なわれないため、その分処理が高速化される。
【図面の簡単な説明】
【００５３】
【図１】本発明にかかるモジュール検査システムを画像形成装置に適用したときのブロック構成図を示している。
【図２】第１及び第２の基板間で送受信されるデータ構造を概念的に示した図である。
【図３】モジュール検査システムの動作を示すフローチャートである。
【図４】モジュール検査システムの動作を示すフローチャートである。
【符号の説明】
【００５４】
１０  第１の基板
１１  ＣＰＵ
１１１  キーデータ判定部
１１２  関連データ判定部
１１３  整合性判定部
１１４  検査実行部
１５  通信部
１２  ＲＯＭ
１２１  送信済データ記憶部
２０  第２の基板
２１  通信部
２２  送信対象データ記憶部
３０  メモリカード
３１  キーデータ記憶部
３２  関連データ記憶部
４０  シリアルケーブル
【図１】
2005215384.tif 000003
【図２】
2005215384.tif 000004
【図３】
2005215384.tif 000005
【図４】
2005215384.tif 000006