(57)【要約】【課題】  配線混雑を起こした際に、フロアプランを修正することでチップ面積を増大させること無く、後戻り工数に伴う開発費やチップ単価の増加を抑える。【解決手段】  スタンダードセルの高さが違う２種類のライブラリ群と回路の接続情報とを入力する第１のステップＳ１と、スタンダードセルの高さが高いライブラリ群を用いて、スタンダードセルの高さと同じ高さのセル行を互いに並列に形成したスタンダードセル配置領域に配置する第２のステップＳ２と、回路の接続情報を元に概略配線を実行する第３のステップＳ３と、概略配線後の結果を元に配線混雑範囲を検出する第４のステップＳ４と、配線混雑範囲にあるスタンダードセルを、他のライブラリ群を用いて高さが低いスタンダードセルに置き換える第５のステップＳ５と、回路の接続情報を元に詳細配線を実行する第６のステップＳ６とを含む。【選択図】  図１
2005191375.tif 000002
【特許請求の範囲】
【請求項１】
スタンダードセルの高さが違う２種類のライブラリ群と回路の接続情報とを入力する第１のステップと、スタンダードセルの高さが高いライブラリ群を用いて、前記スタンダードセルの高さと同じ高さのセル行を互いに並列に形成したスタンダードセル配置領域に配置する第２のステップと、前記回路の接続情報を元に概略配線を実行する第３のステップと、前記概略配線後の結果を元に配線混雑範囲を検出する第４のステップと、前記配線混雑範囲にあるスタンダードセルを、他のライブラリ群を用いて高さが低いスタンダードセルに置き換える第５のステップと、前記回路の接続情報を元に詳細配線を実行する第６のステップとを含む半導体集積回路の設計方法。
【請求項２】
スタンダードセルの高さが違う複数種類のライブラリ群と回路の接続情報とを入力する第１のステップと、スタンダードセルの高さが最も高いライブラリ群を用いて、前記スタンダードセルの高さと同じ高さのセル行を互いに並列に形成したスタンダードセル配置領域に配置する第２のステップと、前記回路の接続情報を元に概略配線を実行する第３のステップと、前記概略配線後の結果を元に配線混雑範囲を検出する第４のステップと、前記配線混雑範囲で不足している水平成分の配線領域を計算し、前記配線領域を確保できる高さのスタンダードセルのうち最も高いスタンダードセルを他のライブラリ群の中から選択し、前記配線混雑範囲にあるスタンダードセルと置き換える第５のステップと、前記回路の接続情報に元に詳細配線を実行する第６のステップとを含む半導体集積回路の設計方法。
【請求項３】
第５のステップで高さの低いスタンダードセルに置き換えられないセル行が存在するとき、前記セル行の上下に存在するセル行に配置されているスタンダードセルを低い高さのスタンダードセルに置き換えられるか調査し、置き換え可能なときは低い高さのスタンダードセルに置き換え、前記置き換えにより確保された水平方向成分の配線領域を通過するように第３のステップの概略配線経路を変更する請求項１または２記載の半導体集積回路の設計方法。
【請求項４】
第５のステップで高さの低いスタンダードセルに置き換える際に、高さ変更による面積増加率が大きいスタンダードセルが存在するかを検索し、存在するときは前記スタンダードセルを第４のステップで検出した配線混雑範囲より外側へ移動する請求項１，２または３記載の半導体集積回路の設計方法。
【請求項５】
隣接するスタンダードセルの高さが異なる個所にスタンダードセルの電源接続を目的としたスペーサーセルを挿入する請求項１，２，３または４記載の半導体集積回路の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体集積回路及びその設計方法に関し、特にフロアプランを変更することなく配線領域を確保する為の配線混雑回避方法についての半導体集積回路の設計方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路が様々な分野において利用されるようになり、ＬＳＩの製造コストを下げる為にもＬＳＩの高集積化・小面積化が非常に重要視されている。そういった中でＬＳＩのチップ面積を決定しているレイアウト設計では、高集積化・小面積化を実現する為にスタンダードセルの敷き詰め率を上げて配置を実施するのが普通であるが、極端に敷き詰め率が高いと配線混雑を起こしてしまうという問題があった。その為ある程度敷き詰め率が高くなったところでチップ面積の最小化に限界がでてくる。
【０００３】
これまでこの高集積化・小面積化を実現する方法として以下のようなレイアウト設計手法が提案されている。図１２に前記レイアウト設計手法を示す。この手法では、まずステップＳ１１でネットリストとセルライブラリデータを入力し、ステップＳ１２でセル行に各セルを配置し、ステップＳ１３で各セル間の水平方向の配線を予測してその配線のために必要な領域である必要配線領域の高さを見積もり、ステップＳ１４で必要配線領域の高さを確保するのに必要な純粋配線領域の面積を低減するためのセルの高さの上限値を求め、ステップＳ１５で配置されているセルをセルの高さが上限値以下という制約に適合するセルに変更し、ステップＳ１６で接続情報に従って各セル間の配線を行うというレイアウト設計手法で、セルの高さを高くすることによりチップ内の純粋配線領域を削減してチップ面積を縮小する手法である。しかしながら、この設計手法では、チップ内のスタンダードセル領域全体に対して配置修正されることになる為、周辺フロアプランの修正工数が発生し、またレイアウトツールが計算した最適な配置位置を崩してしまうことになり、更に処理速度も遅くなってしまう。
【特許文献１】特開平９−１９９５９９号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図１３に従来のスタンダードセル配置状態を示す。
【０００５】
チップ面積を縮小化するにあたって、図１３の１０３の領域に配線混雑が起きた場合、従来の解決手法としては１０３の領域を部分的にスタンダードセルの敷き詰め率を低くするように再度配置処理を行っていた。その為、大きな後戻り工数が発生するという問題があった。また、前記部分的な配置改善方法でも解決しない場合は、全体的に配線領域を増やす為にチップ面積の縮小化を諦めて逆に大きくしなければならなかった。つまり、いくら部分的にスタンダードセルの敷き詰め率を下げても、純粋配線領域を有効に活用することができなければチップ面積は縮小化することはできない。
【０００６】
以上の様に、従来の配線混雑回避方法では、後戻り工数による開発期間と開発費の増大やチップ面積が大きくなることによるＬＳＩの単価の増加という問題があった。
【０００７】
したがって、この発明の目的は、配線混雑を起こした際に配線領域を確保するため、フロアプランを修正することでチップ面積を増大させること無く、且つレイアウトツールで計算された初期配置位置を極力移動させること無く、純粋配線領域を有効に活用することで部分的に配線混雑を緩和し、後戻り工数に伴う開発費やチップ単価の増加を抑える半導体集積回路の設計方法を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、この発明の請求項１記載の半導体集積回路の設計方法は、スタンダードセルの高さが違う２種類のライブラリ群と回路の接続情報とを入力する第１のステップと、スタンダードセルの高さが高いライブラリ群を用いて、前記スタンダードセルの高さと同じ高さのセル行を互いに並列に形成したスタンダードセル配置領域に配置する第２のステップと、前記回路の接続情報を元に概略配線を実行する第３のステップと、前記概略配線後の結果を元に配線混雑範囲を検出する第４のステップと、前記配線混雑範囲にあるスタンダードセルを、他のライブラリ群を用いて高さが低いスタンダードセルに置き換える第５のステップと、前記回路の接続情報を元に詳細配線を実行する第６のステップとを含む。
【０００９】
請求項２記載の半導体集積回路の設計方法は、スタンダードセルの高さが違う複数種類のライブラリ群と回路の接続情報とを入力する第１のステップと、スタンダードセルの高さが最も高いライブラリ群を用いて、前記スタンダードセルの高さと同じ高さのセル行を互いに並列に形成したスタンダードセル配置領域に配置する第２のステップと、前記回路の接続情報を元に概略配線を実行する第３のステップと、前記概略配線後の結果を元に配線混雑範囲を検出する第４のステップと、前記配線混雑範囲で不足している水平成分の配線領域を計算し、前記配線領域を確保できる高さのスタンダードセルのうち最も高いスタンダードセルを他のライブラリ群の中から選択し、前記配線混雑範囲にあるスタンダードセルと置き換える第５のステップと、前記回路の接続情報に元に詳細配線を実行する第６のステップとを含む。
【００１０】
請求項３記載の半導体集積回路の設計方法は、請求項１または２記載の半導体集積回路の設計方法において、第５のステップで高さの低いスタンダードセルに置き換えられないセル行が存在するとき、前記セル行の上下に存在するセル行に配置されているスタンダードセルを低い高さのスタンダードセルに置き換えられるか調査し、置き換え可能なときは低い高さのスタンダードセルに置き換え、前記置き換えにより確保された水平方向成分の配線領域を通過するように第３のステップの概略配線経路を変更する。
【００１１】
請求項４記載の半導体集積回路の設計方法は、請求項１，２または３記載の半導体集積回路の設計方法において、第５のステップで高さの低いスタンダードセルに置き換える際に、高さ変更による面積増加率が大きいスタンダードセルが存在するかを検索し、存在するときは前記スタンダードセルを第４のステップで検出した配線混雑範囲より外側へ移動する。
【００１２】
請求項５記載の半導体集積回路の設計方法は、請求項１，２，３または４記載の半導体集積回路の設計方法において、隣接するスタンダードセルの高さが異なる個所にスタンダードセルの電源接続を目的としたスペーサーセルを挿入する。
【発明の効果】
【００１３】
この発明の請求項１記載の半導体集積回路の設計方法によれば、スタンダードセルの高さが高いライブラリ群を用いて、スタンダードセルの高さと同じ高さのセル行を互いに並列に形成したスタンダードセル配置領域に配置するステップと、回路の接続情報を元に概略配線を実行するステップと、概略配線後の結果を元に配線混雑範囲を検出するステップと、配線混雑範囲にあるスタンダードセルを、他のライブラリ群を用いて高さが低いスタンダードセルに置き換えるステップとを含むので、純粋配線領域を水平成分配線領域として有効に活用することができ、チップ面積を増大させること無く、且つレイアウトツールで計算された初期配置位置の移動を極力抑え、部分的に配線混雑を緩和することができる。その結果、チップ面積を縮小化する際の配線混雑問題を容易に解決することができる。
【００１４】
この発明の請求項２記載の半導体集積回路の設計方法によれば、スタンダードセルの高さが最も高いライブラリ群を用いて、スタンダードセルの高さと同じ高さのセル行を互いに並列に形成したスタンダードセル配置領域に配置するステップと、回路の接続情報を元に概略配線を実行するステップと、概略配線後の結果を元に配線混雑範囲を検出するステップと、配線混雑範囲で不足している水平成分の配線領域を計算し、配線領域を確保できる高さのスタンダードセルのうち最も高いスタンダードセルを他のライブラリ群の中から選択し、配線混雑範囲にあるスタンダードセルと置き換えるステップとを含むので、純粋配線領域を必要な分だけ水平成分配線領域として有効に活用することができ、チップ面積を増大させること無く、且つレイアウトツールで計算された初期配置位置の移動を最小限に抑え、部分的に配線混雑を緩和することができる。
【００１５】
請求項３では、高さの低いスタンダードセルに置き換えられないセル行が存在するとき、セル行の上下に存在するセル行に配置されているスタンダードセルを低い高さのスタンダードセルに置き換えられるか調査し、置き換え可能なときは低い高さのスタンダードセルに置き換え、置き換えにより確保された水平方向成分の配線領域を通過するように概略配線経路を変更するので、水平成分の配線領域が存在するスペースに配線経路を柔軟に変更することができ、配線混雑緩和の効果が向上できる。
【００１６】
請求項４では、高さの低いスタンダードセルに置き換える際に、高さ変更による面積増加率が大きいスタンダードセルが存在するかを検索し、存在するときはスタンダードセルを検出した配線混雑範囲より外側へ移動するので、スタンダードセルの高さ変更による面積増加を抑制することができ、純粋配線領域を更に有効に活用することができる。
【００１７】
請求項５では、隣接するスタンダードセルの高さが異なる個所にスタンダードセルの電源接続を目的としたスペーサーセルを挿入するので、隣接した高さの異なるスタンダードセル同士を容易に電源接続できる。
【発明を実施するための最良の形態】
【００１８】
この発明の第１の実施の形態を図１および図２に基づいて説明する。図１は本発明の第１の実施形態における半導体集積回路の設計方法のフロー図、図２は本発明の第１の実施形態における半導体集積回路の設計方法を適用後のレイアウト配置構成図である。
【００１９】
図１のステップＳ１で回路の接続情報とスタンダードセルの論理セル種類及び駆動能力タイプの種類は同じで高さのみが違う２種類のライブラリ群を入力する。ここでスタンダードセルの高さが高い方の高さをＡとし、スタンダードセルの高さが低い方の高さをＢとする。また、スタンダードセルの内容は同じなので高さがＢの様に低くなればＡのスタンダードセルに比べて横方向に幅が大きくなる可能性がある。
【００２０】
次にステップＳ２で前記２種類の高さの内、スタンダードセルの高さがＡのライブラリ群を用いて、Ａと同じ高さのセル行を互いに並列に形成したスタンダードセル配置領域に配置する。この状態を従来例の図１３に示す。この例では３層配線設計をモデルとし、水平成分配線を第１層及び第３層とし、垂直成分配線を第２層とする。また、スタンダードセル内部は第１層及び第２層で構成されているとする。
【００２１】
次にステップＳ３で回路の接続情報を元に各スタンダードセル間を概略配線する。
【００２２】
次にステップＳ４で前記概略配線の結果を元に配線混雑範囲を検出する。まず、図１３において水平成分の配線ピッチをＨｐとすると、各セル行(i)毎に水平成分配線が
配線可能な本数Ｈ(i)は以下になる。
【００２３】
Ｈ(i)＝Ａ／Ｈｐ  …（式１）
前記概略配線の結果において各セル行の水平成分配線本数Ｎ(i)が上記Ｈ(i)を
越える個所が配線混雑個所になる。前記配線混雑個所を図１３の１０３とする。
【００２４】
次にステップＳ５で配線混雑個所にあるスタンダードセルを高さがＢのスタンダードセルに置き換える。まず、前記配線混雑個所１０３の範囲内にあるスタンダードセルを全てＢの高さのスタンダードセルに置き換える。この置き換え後の構成を図２に示す。ここで以下の式が成り立つならば水平成分配線の配線混雑は無くなる。
【００２５】
[(Ａ−Ｂ)＋Ａ]／Ｈｐ≧Ｎ(i)  …（式２）
この(Ａ−Ｂ)が追加になった水平成分配線領域（図２の２０４）である。
【００２６】
次にステップＳ６で回路の接続情報を元に前記配線経路を詳細配線する。この構成によって水平成分の配線領域が確保でき、チップ面積を増大せずに配線混雑を回避できる。
【００２７】
この発明の第２の実施の形態を図３および図４に基づいて説明する。図３は本発明の第２の実施形態における半導体集積回路の設計方法のフロー図、図４は本発明の第２の実施形態における半導体集積回路の設計方法を適用後のレイアウト配置構成図である。
【００２８】
図３のステップＳ２１で回路の接続情報とスタンダードセルの論理セル種類及び駆動能力タイプの種類は同じで高さのみが違う複数種類のライブラリ群を入力する。ここでスタンダードセルの高さが高い順番に、Ａ,Ｂ,Ｃ,…とする。また、スタンダードセルの内容は同じなので高さがＢの様に低くなればＡのスタンダードセルに比べて横方向に幅が大きくなる可能性がある。
【００２９】
次にステップＳ２２で前記複数種類の高さの内、スタンダードセルの高さが最も高いＡのライブラリ群を用いて、Ａと同じ高さのセル行を互いに並列に形成したスタンダードセル配置領域に配置する。この状態を従来例の図１３に示す。この例の設計モデルは実施形態１と同じである。また、スタンダードセル内部は第１層及び第２層で構成されているとする。
【００３０】
次にステップＳ２３で回路の接続情報を元に各スタンダードセル間を概略配線する。
【００３１】
次にステップＳ２４で前記概略配線の結果を元に配線混雑範囲を検出する。検出方法は、実施形態１の（式１）と同じである。
【００３２】
前記概略配線の結果から各セル行の水平成分配線本数Ｎ(i)が（式１）のＨ(i)
を越える個所が配線混雑個所になる。前記配線混雑個所を図１３の１０３とする。
【００３３】
次にステップＳ２５で配線混雑個所にあるスタンダードセルを不足分の配線領域だけ確保できる高さのスタンダードセルに置き換える。まず、各セル行で不足している配線領域分を確保できるスタンダードセルの高さをライブラリから選択する。
【００３４】
Ｈｐ＊(Ｎ(i)−Ｈ(i))≦Ａ−Ｘ  …（式３）
つまり、上記関係式が成り立つＸの高さの中で最も高いスタンダードセルを選択する。図１３の例で、
Ｈｐ＊(Ｎ(１)−Ｈ(１))≦Ａ−Ｃ
Ｈｐ＊(Ｎ(２)−Ｈ(２))≦Ａ−Ｂ
Ｈｐ＊(Ｎ(３)−Ｈ(３))≦Ａ−Ｂ
とすると図４の様なスタンダードセルの置き換えになる。
【００３５】
この(Ａ−Ｘ)が追加になった水平成分配線領域（図４の３０４）である。
【００３６】
次にステップＳ２６で回路の接続情報を元に前記配線経路を詳細配線する。この構成によって水平成分の配線領域が適切に無駄なく確保でき、チップ面積を増大せずに配線混雑を回避できる。
【００３７】
この発明の第３の実施の形態を図５〜図７に基づいて説明する。図５は本発明の第３の実施形態における半導体集積回路の設計方法のフロー図である。
【００３８】
本実施形態では、図６，７の様に高さの低いスタンダードセルに置き換えられないセル行４０４（４１０）が存在するとき、セル行の上下に存在するセル行に配置されているスタンダードセルを低い高さのスタンダードセルに置き換えられるか調査し、置き換え可能なときは低い高さのスタンダードセル４０８に置き換え、置き換えにより確保された水平方向成分の配線領域４０９を通過するように概略配線経路４１１を変更する。
【００３９】
すなわち、図５のステップＳ３４までは、実施形態２と同様である。また、図６はスタンダードセル置き換え前の配置状況を示している。図６の４０３が配線混雑範囲とする。ステップＳ３５でスタンダードセルの置き換えが可能かどうかを判断する。まず、各セル行における配線混雑個所のスタンダードセルに対し実施形態２の（式３）から必要な高さのスタンダードセルを選択し、仮置き換えを実行する。スタンダードセル配置領域の横方向の長さをＸｍａｘとすると、セル行に存在するスタンダードセルのＴＯＴＡＬセル幅を足し合わせた値Ｃｅｌｌｍａｘが以下の式に当てはまるかどうかを判断する。
【００４０】
Ｘｍａｘ＜Ｃｅｌｌｍａｘ(i)  …（式４）
Ｘｍａｘ≧Ｃｅｌｌｍａｘ(i)  …（式５）
各セル行全てに対して上記（式５）が成り立った場合は、スタンダードセルの置き換えが可能なのでステップＳ３６へ進み、前記配線経路を詳細配線する。
【００４１】
あるセル行において（式４）が成り立った場合、スタンダードセルを強引に置き換えすればチップサイズを横方向に大きくしなければならなくなるのでこのセル行ではスタンダードセルの置き換えは不可能である。図６の４０４が置き換え不可能なセル行である。
そこでスタンダードセルを置き換えできないセル行があった場合は、前記セル行の上下のセル行で配線領域確保が可能かどうか調査する。
【００４２】
Ｎ(i)−Ｈ(i)＋Ｎ(i±１)−Ｈ(i±１)≦０  …（式６）
Ｈｐ＊(Ｎ(i±１)−Ｈ(i±１)＋Ｎ(i)−Ｈ(i))＝Ａ−Ｘ  …（式７）
Ｘｍａｘ＞＝Ｃｅｌｌｍａｘ(i±１)  …（式８）
上記（式６）のみ、もしくは上記（式７）が成り立つＸが存在し且つ（式８）のどちらかが成り立てば上下のセル行の配線領域を活用して配線できることになるので、概略配線経路変更後ステップＳ３６へ進み、前記配線経路を詳細配線する。図９はステップＳ３６後の配置状況を示す。ここでは、置き換え不可能なセル行４１０の下行の配線領域４０９に配線経路４１１を通過させた例である。この構成によって、水平成分の配線領域４０９が存在するスペースに配線経路４１１を柔軟に変更することができ、配線混雑緩和の効果が向上できる。
【００４３】
この発明の第４の実施の形態を図８〜図１０に基づいて説明する。図８は本発明の第４の実施形態における半導体集積回路の設計方法のフロー図である。
【００４４】
本実施形態では、図９，１０の様に高さの低いスタンダードセルに置き換える際に、高さ変更による面積増加率が大きいスタンダードセルが存在するかを検索し、存在するときはスタンダードセル５０１（５０５）を配線混雑範囲５０３（５０７）より外側へ移動する。
【００４５】
すなわち、図８のステップＳ４３までは、実施形態３と同様である。また、図９はスタンダードセル置き換え前の配置状況を示している。図９の５０３が配線混雑範囲とする。ステップＳ４４で概略配線の結果を元に配線混雑範囲を検出する。検出方法は、実施形態１の式１と同じである。次に、高さ変更による面積増加率が大きいスタンダードセルが配線混雑範囲内に存在するかを調査する。まず、事前に設計者が任意の面積増加上限値Ｓｍａｘを入力し、各論理セルの種類毎に面積増加率が前記面積増加上限値を超えないかどうか調査する。ここで、ある論理セルの変更前のセル高さをＡhight、セル幅をＡwidthとし、変更後のセルの高さをＸhight、セル幅をＸwidthとすると、
Ｓｍａｘ≦(Ｘhight×Ｘwidth)／(Ａhight×Ａwidth)  …（式９）
各論理セル毎にセル高さを変えていき順番に調査し、上記（式９）が成り立つ場合、そのスタンダードセルを高さ変更による面積増加率の高いスタンダードセルとする。図９の５０１が該当スタンダードセルとする。上記（式９）が成り立つスタンダードセルが配線混雑範囲内に存在しなければ、Ｓ４５以降のステップを踏む。上記（式９）が成立するスタンダードセルが配線混雑範囲内に存在すれば、前記スタンダードセルは、配線混雑範囲外に配置移動する。図１０の５０５が配置移動後の前記スタンダードセル５０１に該当する。これ以降は実施形態３と同様である。この構成によって、スタンダードセルの高さ変更による面積増加を抑制することができ、純粋配線領域５０４を更に有効に活用することができる。
【００４６】
この発明の第５の実施の形態を図１１に基づいて説明する。図１１は本発明の第５の実施形態の半導体集積回路の設計方法におけるスペーサーセルの構成図である。
【００４７】
本実施形態では、実施形態１及び実施形態２及び実施形態３及び実施形態４において、スタンダードセルの置き換え後に図１１の様に隣接するスタンダードセル６０２の高さが異なる個所にスタンダードセル６０２の電源接続を目的としたスペーサーセル６０３を挿入する。
【００４８】
構成例としては、下辺にＧＮＤ配線６０１（または電源配線）、上辺に電源配線６００（またはＧＮＤ配線）をそれぞれスタンダードセル６０２と同じ様に第１配線層で構成する。またこの上辺を低い高さのセル６０３に接続させる為、セル枠沿いに第１配線層で折れ曲がった構成とする。更にＷｅｌｌ６０４，６０５の構成もスペーサーセル内部でそれぞれの高さに合うように折れ曲がった分け方をしている。このスペーサーセルは、ライブラリに登録しているスタンダードセルの高さが全て組み合わせられるように多数のパターンが用意されていなければならない。この構成により、隣接した高さの異なるスタンダードセル６０２同士を容易に電源接続することができる。
【産業上の利用可能性】
【００４９】
本発明に係る半導体集積回路の設計方法は、純粋配線領域を水平成分配線領域として有効に活用することができ、チップ面積を増大させること無く、且つレイアウトツールで計算された初期配置位置の移動を極力抑え、部分的に配線混雑を緩和することができる等の効果を有し、セルの高さが異なるライブラリ群を有することによってチップ面積を縮小化しようとする全てのＬＳＩにおいて有用である。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施形態における半導体集積回路の配線混雑回避方法を示す工程図である。
【図２】本発明の第１の実施形態における半導体集積回路の配線混雑回避方法を適用後のレイアウト配置構成図である。
【図３】本発明の第２の実施形態における半導体集積回路の配線混雑回避方法を示す工程図である。
【図４】本発明の第２の実施形態における半導体集積回路の配線混雑回避方法を適用後のレイアウト配置構成図である。
【図５】本発明の第３の実施形態における半導体集積回路の配線混雑回避方法を示す工程図である。
【図６】本発明の第３の実施形態における半導体集積回路の配線混雑回避方法を適用する前のレイアウト配置構成図である。
【図７】本発明の第３の実施形態における半導体集積回路の配線混雑回避方法を適用後のレイアウト配置構成図である。
【図８】本発明の第４の実施形態における半導体集積回路の配線混雑回避方法を示す工程図である。
【図９】本発明の第４の実施形態における半導体集積回路の配線混雑回避方法を適用する前のレイアウト配置構成図である。
【図１０】本発明の第４の実施形態における半導体集積回路の配線混雑回避方法を適用後のレイアウト配置構成図である。
【図１１】本発明の第５の実施形態における半導体集積回路の配線混雑回避方法の中で電源接続を容易にする為のスペーサーセルの構成図である。
【図１２】従来例における代表的な設計手法を示す工程図である。
【図１３】従来のスタンダードセル方式のレイアウト配置を示す構成図である。
【符号の説明】
【００５１】
１００  純粋配線領域
１０１  スタンダードセル
１０２  セル行（高さ：Ａ）
１０３  配線混雑領域
２００  純粋配線領域
２０１  スタンダードセル
２０２  セル行
２０３  高さ変更後のスタンダードセル
２０４  高さの変更で追加になった配線領域
３００  純粋配線領域
３０１  スタンダードセル
３０２  セル行
３０３  高さCのスタンダードセル
３０４  高さの変更で追加になった配線領域
３０５  高さＢのスタンダードセル
４００  純粋配線領域
４０１  スタンダードセル
４０２  セル行
４０３  配線混雑範囲
４０４  セルの置き換えが不可能なセル列
４０５  純粋配線領域
４０６  スタンダードセル
４０７  セル行
４０８  高さ変更後のスタンダードセル
４０９  高さの変更で追加になった配線領域
４１０  セルの置き換えが不可能なセル列
４１１  修正された配線経路
５００  純粋配線領域
５０１  面積増加率の大きいスタンダードセル
５０２  セル行
５０３  配線混雑範囲
５０４  純粋配線領域
５０５  面積増加率の大きいスタンダードセル
５０６  セル行
５０７  配線混雑範囲
６００  電源配線
６０１  ＧＮＤ配線
６０２  スタンダードセル
６０３  スペーサーセル
６０４  Ｎｗｅｌｌ
６０５  Ｐｗｅｌｌ
【図１】
2005191375.tif 000003
【図２】
2005191375.tif 000004
【図３】
2005191375.tif 000005
【図４】
2005191375.tif 000006
【図５】
2005191375.tif 000007
【図６】
2005191375.tif 000008
【図７】
2005191375.tif 000009
【図８】
2005191375.tif 000010
【図９】
2005191375.tif 000011
【図１０】
2005191375.tif 000012
【図１１】
2005191375.tif 000013
【図１２】
2005191375.tif 000014
【図１３】
2005191375.tif 000015