(57)【要約】      （修正有）【課題】消費電力を低減できる表示パネルの駆動方法を提供する。【解決手段】放電セルを１表示ラインずつ走査する際の順序をサブフィールド群で異ならせる。例えば、サブフィールドＳＦ１とＳＦ２のアドレス工程では１表示ラインずつ線順次に走査し、サブフィールドＳＦ３〜ＳＦ１０では１表示ラインおきに走査し、サブフィールドＳＦ１１とＳＦ１２では３表示ラインおきに走査する。これにより、列電極上において放電セルが点灯モードから消灯モードに切り替わる回数が減り消費電力を低減できる。【選択図】  図７
2005004148.tif 000002
【特許請求の範囲】
【請求項１】
画素を担う複数の画素セルがｎ個の表示ライン各々上に形成されている表示パネルを入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動して階調表示を行う表示パネルの駆動方法であって、
前記サブフィールドの各々は、
前記ｎ個の表示ライン各々に形成されている画素セルの各々を１表示ライン分ずつ走査して前記入力映像信号に基づき点灯モード又は消灯モードのいずれか一方に設定して行くアドレス行程と、前記点灯モードに設定されている前記画素セルのみを前記サブフィールドに対応した期間に亘り発光させるサスティン行程と、を含み、
前記サブフィールド各々の内の少なくとも２つのサブフィールド各々の前記アドレス行程は前記ｎ個の表示ライン各々を走査する走査順序が他のサブフィールド各々の前記アドレス行程での走査順序とは異なることを特徴とする表示パネルの駆動方法。
【請求項２】
前記サブフィールド各々の内の少なくとも２つの前記サブフィールド各々の前記アドレス行程では前記ｎ個の表示ライン各々を線順次にて走査する一方、その他のサブフィールド各々の前記アドレス行程では前記ｎ個の表示ライン各々をｋ個（ｋは自然数）おきに走査することを特徴とする請求項１記載の表示パネルの駆動方法。
【請求項３】
画素を担う複数の画素セルがｎ個の表示ライン各々上に形成されている表示パネルを入力映像信号に応じて駆動して階調表示を行う表示パネルの駆動方法であって、
前記入力映像信号における各フィールドにおいて、前記ｎ個の表示ライン各々に形成されている画素セルの各々を１表示ライン分ずつ走査して前記入力映像信号に基づき点灯モード又は消灯モードのいずれか一方に設定して行くアドレス行程と、前記点灯モードに設定されている前記画素セルのみを前記サブフィールドに対応した期間に亘り発光させるサスティン行程と、を実行し、
前記フィールド内又は前記フィールドの複数からなるフィールド群内における前記アドレス行程での前記ｎ個の表示ライン各々を走査する走査順序が他のフィールド内又はフィールド群内における前記アドレス行程での走査順序とは異なることを特徴とする表示パネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流駆動型プラズマディスプレイパネル、又はエレクトロルミネセンスディスプレイパネルの如き表示パネルを駆動する駆動方法に関する。
【０００２】
【背景技術】
現在、壁掛ＴＶとして、プラズマディスプレイパネル（以下、ＰＤＰと称する）、又はエレクトロルミネセンスディスプレイパネル（以下、ＥＬＰと称する）等の如き容量性発光素子からなる表示パネルが製品化されている。
図１は、かかる表示パネルとしてＰＤＰを搭載したプラズマディスプレイ装置の概略構成を示す図である（例えば、特許文献１の図１参照）。
【０００３】
図１において、プラズマディスプレイパネルとしてのＰＤＰ１０は、Ｘ及びＹの１対にて１画面の各行（第１行〜第ｎ行）に対応した行電極対を為す行電極Ｙ１〜Ｙｎ及びＸ１〜Ｘｎを備えている。更に、ＰＤＰ１０には、上記行電極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟んで１画面の各列（第１列〜第ｍ列）に対応した列電極Ｚ１〜Ｚｍが形成されている。尚、１対の行電極対（Ｘ、Ｙ）と１つの列電極Ｚとの交差部に画素を担う放電セルが形成される。
【０００４】
ここで、各放電セルは、放電によって発光するものであるため、最高輝度での発光状態と、消灯状態の２つの状態しかもたない。すなわち、そのままでは、最低輝度と最高輝度の２階調分の輝度しか表現出来ないのである。
そこで、このような発光素子を各画素セルとして備えたＰＤＰ１０に対して、入力された映像信号に対応した中間調の輝度を得るべく、駆動装置１００は、サブフィールド法を用いた階調駆動を実施する。
【０００５】
サブフィールド法では、入力された映像信号を各画素毎に対応したＮビットの画素データに変換し、このＮビットのビット桁各々に対応させて、１フィールドの表示期間をＮ個のサブフィールドに分割する。各サブフィールドには、そのサブフィールドの重み付けに対応した放電実行回数が夫々割り当ててあり、映像信号に応じたサブフィールドにおいてのみでこの放電を選択的に生起させる。この際、各サブフィールドで生起された放電回数の合計（１フィールド表示期間内での）により、映像信号に対応した中間調の輝度が得られるのである。
【０００６】
かかるサブフィールド法を利用してＰＤＰを階調駆動する方法として、選択消去アドレス法が知られている。
図２は、選択消去アドレス法に基づき、駆動装置１００が１サブフィールド内においてＰＤＰ１０の列電極及び行電極に印加する各種駆動パルスの印加タイミングを示す図である（例えば、特許文献１の図２参照）。
【０００７】
先ず、駆動装置１００は、負極性のリセットパルスＲＰｘを行電極Ｘ１〜Ｘｎに印加すると同時に、正極性のリセットパルスＲＰＹを行電極Ｙ１〜Ｙｎ各々に印加する（一斉リセット行程Ｒｃ）。これらリセットパルスＲＰｘ及びＲＰＹの印加に応じて、ＰＤＰ１０中の全ての放電セルがリセット放電され、各放電セル内には一様に所定量の壁電荷が形成される。これにより、全ての放電セルは一旦、点灯モードに初期設定される。
【０００８】
次に、駆動装置１００は、入力された映像信号を各画素毎の例えば８ビットの画素データに変換する。駆動装置１００は、かかる画素データを各ビット桁毎に分割して画素データビットを求め、この画素データビットの論理レベルに応じたパルス電圧を有する画素データパルスを発生する。例えば、駆動装置１００は、上記画素データビットが論理レベル「１」である場合には高電圧、論理レベル「０」である場合には低電圧（０ボルト）の画素データパルスＤＰを発生する。そして、駆動装置１００は、かかる画素データパルスＤＰを１行分毎（ｍ個）に順次、列電極Ｚ１〜Ｚｍに印加して行く。更に、駆動装置１００は、上記画素データパルスＤＰの印加タイミングに同期して、図２に示されるが如き走査パルスＳＰを行電極Ｙ１〜Ｙｎへと順次印加して行く（画素データ書込行程Ｗｃ）。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスＤＰが印加された列電極との交差部の放電セルにのみ放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が消去される。これにより、上記一斉リセット行程Ｒｃにおいて点灯モードに初期化された放電セルは、消灯モードに推移する。一方、走査パルスＳＰが印加されたものの、低電圧の画素データパルスＤＰが印加された放電セルには前述した如き選択消去放電は生起されず、上記一斉リセット行程Ｒｃにて初期化された状態、つまり点灯モードの状態が保持される。
【０００９】
次に、駆動装置１００は、図２に示されるが如く、正極性の維持パルスＩＰＸを繰り返し行電極Ｘ１〜Ｘｎに印加すると共に、正極性の維持パルスＩＰＹを繰り返し行電極Ｙ１〜Ｙｎに印加する（発光維持行程Ｉｃ）。この際、壁電荷が残留したままとなっている放電セル、すなわち点灯モードの状態にある放電セルのみが、維持パルスＩＰＸ及びＩＰＹが交互に印加される度に放電（維持放電）する。つまり、上記画素データ書込行程Ｗｃにおいて点灯モードに設定された放電セルのみが、このサブフィールドの重み付けに対応した回数分だけ維持放電に伴う発光を繰り返し、その発光状態を維持するのである。尚、これら維持パルスＩＰＸ及びＩＰＹが印加される回数は、各サブフィールド毎の重み付けに応じて予め設定されている回数である。
【００１０】
次に、駆動装置１００は、図２に示されるが如き消去パルスＥＰを行電極Ｘ１〜Ｘｎに印加する（消去行程Ｅ）。これにより、全放電セルを一斉に消去放電せしめて各放電セル内に残留している壁電荷を消滅させる。
ところが、ＰＤＰ又はＥＬＰの如き容量性の表示パネルに対して上述した如き駆動を行うと、例えば上記画素データパルスＤＰの印加により、データ書込対象となる表示ラインのみならず、対象外の表示ラインに対しても充放電が為され、更に隣接する列電極間の容量充放電をも行わなければならない。このため、画素データ書き込み時の電力消費が大きいという問題があった。
【００１１】
【発明が解決しようとする課題】
本発明は、消費電力を低減できる表示パネルの駆動方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
請求項１記載による表示パネルの駆動方法は、画素を担う複数の画素セルがｎ個の表示ライン各々上に形成されている表示パネルを入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動して階調表示を行う表示パネルの駆動方法であって、前記サブフィールドの各々は、前記ｎ個の表示ライン各々に形成されている画素セルの各々を１表示ライン分ずつ走査して前記入力映像信号に基づき点灯モード又は消灯モードのいずれか一方に設定して行くアドレス行程と、前記点灯モードに設定されている前記画素セルのみを前記サブフィールドに対応した期間に亘り発光させるサスティン行程と、を含み、前記サブフィールド各々の内の少なくとも２つのサブフィールド各々の前記アドレス行程は前記ｎ個の表示ラインの各々を走査する走査順序が他のサブフィールド各々の前記アドレス行程での走査順序とは異なる。
【００１３】
請求項３記載による表示パネルの駆動方法は、画素を担う複数の画素セルがｎ個の表示ライン各々上に形成されている表示パネルを入力映像信号に応じて駆動して階調表示を行う表示パネルの駆動方法であって、前記入力映像信号における各フィールドにおいて、前記ｎ個の表示ライン各々に形成されている画素セルの各々を１表示ライン分ずつ走査して前記入力映像信号に基づき点灯モード又は消灯モードのいずれか一方に設定して行くアドレス行程と、前記点灯モードに設定されている前記画素セルのみを前記サブフィールドに対応した期間に亘り発光させるサスティン行程と、を実行し、前記フィールド内又は前記フィールドの複数からなるフィールド群内における前記アドレス行程での前記ｎ個の表示ライン各々を走査する走査順序が他のフィールド内又はフィールド群内における前記アドレス行程での走査順序とは異なる。
【００１４】
【発明の実施の形態】
図３は、本発明による駆動方法に従って表示パネルを駆動するディスプレイ装置の構成を示す図である。
図３に示すディスプレイ装置は、表示パネルとしてのプラズマディスプレイパネル１００（以下、ＰＤＰ１００と称する）と、これを駆動する駆動部とから構成される。駆動部は、同期検出回路１、駆動制御回路２、Ａ／Ｄ変換器４、データ変換回路３０、メモリ５、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８から構成される。
【００１５】
ＰＤＰ１００は、アドレス電極としてのｍ個の列電極Ｄ１〜Ｄｍと、これら列電極と直交して配列された、夫々ｎ個の行電極Ｘ１〜Ｘｎ及び行電極Ｙ１〜Ｙｎを備えている。各列電極Ｄと、互いに隣接する一対の行電極Ｘ及びＹとの交差部に画素を担う放電セルが形成されている。すなわち、ＰＤＰ１００には、夫々にｍ個の放電セルが配置されている第１〜第ｎ表示ラインが設けられているのである。
【００１６】
同期検出回路１は、アナログの入力映像信号中から垂直同期信号を検出したときに垂直同期信号Ｖを発生すると共に、この入力映像信号中から水平同期信号を検出した場合には水平同期信号Ｈを発生して、これらを駆動制御回路２に供給する。Ａ／Ｄ変換器４は、駆動制御回路２から供給されたクロック信号に応じて上記入力映像信号をサンプリングして、これを各画素毎の例えば８ビットの画素データＰＤに変換してデータ変換回路３０に供給する。すなわち、画素データＰＤは、入力映像信号によって示される各画素毎の輝度レベルを「０」〜「２５５」なる値で表現するものである。
【００１７】
図４は、かかるデータ変換回路３０の内部構成を示す図である。
図４に示されるように、データ変換回路３０は、第１データ変換回路３２、多階調化処理回路３３及び第２データ変換回路３４で構成される。
図４において、第１データ変換回路３２は、８ビットの画素データＰＤによって示される各画素毎の輝度レベルを、図５に示されるが如き変換特性に従って「０」〜「１９２」までの輝度レベルを８ビットにて表す輝度変換画素データＰＤＬに変換し、これを多階調化処理回路３３に供給する。尚、上記第１データ変換回路３２のデータ変換により、多階調化処理回路３３での多階調化処理による輝度飽和、並びに表示階調がビット境界にない場合に生じる表示特性の平坦部の発生（すなわち、階調歪みの発生）が抑制される。
【００１８】
多階調化処理回路３３は、８ビットの輝度変換画素データＰＤＬに対して誤差拡散処理及びディザ処理を施すことにより、現階調数を維持しつつもそのビット数を４ビットに削減した多階調化画素データＰＤＳを生成し、これを第２データ変換回路３４に供給する。例えば、上記誤差拡散処理では、先ず、画素データＰＤの上位６ビット分を表示データ、残りの下位２ビット分を誤差データと捉える。そして、周辺画素各々に対応した上記画素データＰＤの各誤差データを重み付け加算したものを、上記表示データに反映させる。かかる動作により、原画素における下位２ビット分の輝度が上記周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。そして、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算してディザ加算画素データを得る。かかるディザ係数の加算によれば、上記１画素単位で眺めた場合には、上記ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。多階調化処理回路３３は、上記ディザ加算画素データの上位４ビット分を多階調化画素データＰＤＳとして第２データ変換回路３４に供給する。
【００１９】
第２データ変換回路３４は、上記４ビットの多階調化画素データＰＤＳを図６に示されるが如き変換テーブルに従って第１〜第１２ビットからなる画素駆動データＧＤに変換してメモリ５に供給する。
メモリ５は、駆動制御回路２から供給されてくる書込信号に従って上記画素駆動データＧＤを順次書き込んで記憶する。かかる書込動作により、１画面（ｎ行、ｍ列）分の画素駆動データＧＤ（１，１）〜ＧＤ（ｎ，ｍ）の書き込みが終了すると、メモリ５は、駆動制御回路２から供給されてくる読出信号に応じて、下記の如き読出を行う。すなわち、メモリ５は、先ず、画素駆動データＧＤ（１，１）〜ＧＤ（ｎ，ｍ）各々の第１ビットのみを画素駆動データビットＤＢ１として読み出し、１表示ライン分ずつアドレスドライバ６に供給する。次に、メモリ５は、画素駆動データＧＤ（１，１）〜ＧＤ（ｎ，ｍ）各々の第２ビットのみを画素駆動データビットＤＢ２として読み出し、１表示ライン分ずつアドレスドライバ６に供給する。次に、メモリ５は、画素駆動データＧＤ（１，１）〜ＧＤ（ｎ，ｍ）各々の第３ビットのみを画素駆動データビットＤＢ３として読み出し、１表示ライン分ずつアドレスドライバ６に供給する。以下、同様にしてメモリ５は、画素駆動データＧＤ（１，１）〜ＧＤ（ｎ，ｍ）各々の第４ビット〜第１２ビットを夫々画素駆動データビットＤＢ４〜ＤＢ１２として分割して読み出し、これらを１表示ライン分ずつアドレスドライバ６に供給するのである。
【００２０】
尚、メモリ５は、これら画素駆動データビットＤＢ１〜ＤＢ１２各々に対する読み出し動作を、後述するサブフィールドＳＦ１〜ＳＦ１２各々のタイミングで行う。つまり、メモリ５は、サブフィールドＳＦ１では上記画素駆動データビットＤＢ１に対する読み出しを実行し、サブフィールドＳＦ２では上記画素駆動データビットＤＢ２に対する読み出しを実行する。
【００２１】
駆動制御回路２は、図７に示す如きサブフィールド法に基づく発光駆動シーケンスに従って、ＰＤＰ１００を駆動すべき各種タイミング信号をアドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。
図７に示す発光駆動シーケンスでは、１２個のサブフィールドＳＦ１〜ＳＦ１２各々において、上記画素駆動データビットＤＢに応じて各放電セルを点灯モード又は消灯モードのいずれか一方に設定するアドレス行程Ｗ（Ｗ１、Ｗ２１〜Ｗ２２、Ｗ３１〜Ｗ３４）を実行する。更に、サブフィールドＳＦ１〜ＳＦ１２各々では、点灯モードに設定されている放電セルのみをサブフィールドの重み付けに対応した期間に亘り継続して発光させるサスティン行程Ｉを実行する。例えば、サブフィールドＳＦ１のサスティン行程Ｉにおいて実行する発光期間を「１」とした場合、サブフィールドＳＦ１〜ＳＦ１２各々のサスティン行程Ｉでは、
ＳＦ１：１
ＳＦ２：２
ＳＦ３：４
ＳＦ４：６
ＳＦ５：１０
ＳＦ６：１４
ＳＦ７：１９
ＳＦ８：２５
ＳＦ９：３１
ＳＦ１０：３９
ＳＦ１１：４７
ＳＦ１２：５７
なる期間だけ継続して点灯モードに設定されている放電セルを発光させる。
【００２２】
又、先頭のサブフィールドＳＦ１では、上記アドレス行程に先立ち、全放電セルを点灯モードに初期化するリセット行程Ｒを実行し、最後尾のサブフィールドＳＦ１２ではサスティン行程Ｉの後に全放電セルを消灯モードに推移させる消去行程Ｅを実行する。
ここで、サブフィールドＳＦ１及びＳＦ２各々のアドレス行程Ｗ１では、ＰＤＰ１００における第１〜第ｎ表示ライン各々に属する放電セルの各々を１表示ライン分ずつ順次、点灯モード又は消灯モードに設定して行く。
【００２３】
又、サブフィールドＳＦ３〜ＳＦ１０各々のアドレス行程Ｗ２１では、ＰＤＰ１００における第１〜第ｎ表示ライン各々の内の奇数番目の表示ライン、つまり、第１、第３、第５、・・・、第（ｎ−１）表示ライン各々に属する放電セルのみを１表示ライン分ずつ順次、点灯モード又は消灯モードに設定して行く。又、サブフィールドＳＦ３〜ＳＦ１０各々のアドレス行程Ｗ２２では、偶数番目の表示ライン、つまり第２、第４、第６、・・・、第ｎ表示ライン各々に属する放電セルのみを１表示ライン分ずつ順次、点灯モード又は消灯モードに設定して行く。
【００２４】
又、サブフィールドＳＦ１１及びＳＦ１２各々のアドレス行程Ｗ３１では、第（４Ｎ−３）番目の表示ライン（Ｎは自然数）、つまり第１、第５、第９、・・・、第（ｎ−３）表示ライン各々に属する放電セルのみを１表示ライン分ずつ順次、点灯モード又は消灯モードに設定して行く。又、サブフィールドＳＦ１１及びＳＦ１２各々のアドレス行程Ｗ３２では、第（４Ｎ−２）番目の表示ライン（Ｎは自然数）、つまり第２、第６、第１０、・・・、第（ｎ−２）表示ライン各々に属する放電セルのみを１表示ライン分ずつ順次、点灯モード又は消灯モードに設定して行く。又、サブフィールドＳＦ１１及びＳＦ１２各々のアドレス行程Ｗ３３では、第（４Ｎ−１）番目の表示ライン（Ｎは自然数）、つまり第３、第７、第１１、・・・、第（ｎ−１）表示ライン各々に属する放電セルのみを１表示ライン分ずつ順次、点灯モード又は消灯モードに設定して行く。又、サブフィールドＳＦ１１及びＳＦ１２各々のアドレス行程Ｗ３４では、第（４Ｎ）番目の表示ライン（Ｎは自然数）、つまり第４、第８、第１２、・・・、第ｎ表示ライン各々に属する放電セルのみを１表示ライン分ずつ順次、点灯モード又は消灯モードに設定して行く。
【００２５】
図８及び図９は、図７に示される発光駆動シーケンスに従ってアドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々が、ＰＤＰ１００の行電極及び列電極に印加する各種駆動パルスと、その印加タイミングを示す図である。尚、図８は図７に示すサブフィールドＳＦ１〜ＳＦ１２各々の内のＳＦ１〜ＳＦ３、図９はサブフィールドＳＦ１２のみを夫々抜粋して示している。
【００２６】
先ず、図８に示す如きサブフィールドＳＦ１のリセット行程Ｒでは、第１サスティンドライバ７が負極性のリセットパルスＲＰｘを行電極Ｘ１〜Ｘｎに印加する。かかるリセットパルスＲＰｘの印加と同時に、第２サスティンドライバ８が、正極性のリセットパルスＲＰＹを行電極Ｙ１〜Ｙ２に印加する。これらリセットパルスＲＰｘ及びＲＰＹの印加に応じて、ＰＤＰ１００の全放電セルがリセット放電し、各放電セル内には一様に所定量の壁電荷が形成される。これにより、全ての放電セルは、後述するサスティン行程Ｉにてサスティン放電が生起される状態（以降、点灯モードと称する）に初期化される。
【００２７】
サブフィールドＳＦ１及びＳＦ２各々のアドレス行程Ｗ１では、アドレスドライバ６が、上記メモリ５から供給された画素駆動データビットＤＢの論理レベルに対応した電圧を有する画素データパルスを発生する。例えば、アドレスドライバ６は、画素駆動データビットＤＢの論理レベルが「１」である場合には高電圧、一方、論理レベル「０」である場合には低電圧（０ボルト）の画素データパルスを生成する。そして、アドレスドライバ６は、上記画素データパルスを１表示ライン分（ｍ個）ずつ順次、列電極Ｄ１〜Ｄｍに印加して行く。例えば、サブフィールドＳＦ１のアドレス行程Ｗ１では、アドレスドライバ６は、先ず、ＰＤＰ１００の第１表示ラインに対応したｍ個の画素データパルスからなる画素データパルス群ＤＰ１を列電極Ｄ１〜Ｄｍに印加する。それ以降、アドレスドライバ６は、第２表示ラインに対応した画素データパルス群ＤＰ２、第３表示ラインに対応した画素データパルス群ＤＰ３、・・・・、第ｎ表示ラインに対応した画素データパルス群ＤＰｎなる順に、１表示ライン分ずつ画素データパルスを列電極Ｄ１〜Ｄｍに印加して行く。更に、アドレス行程Ｗ１では、第２サスティンドライバ８が、上述した如き画素データパルス群ＤＰ各々の印加タイミングと同一タイミングにて、図８に示す如き負極性の走査パルスＳＰを発生し、これを行電極Ｙ１〜Ｙｎへと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。この選択消去放電の生起された放電セルは、後述するサスティン行程Ｉにてサスティン放電が生起されない状態（以降、消灯モードと称する）に推移する。一方、上記選択消去放電の生起されなかった放電セルは、その直前までの状態を維持する。すなわち、点灯モードであった放電セルはそのまま点灯モード、消灯モードであった放電セルはそのまま消灯モードを維持するのである。
【００２８】
このように、アドレス行程Ｗ１では、ＰＤＰ１００の第１表示ラインから第ｎ表示ラインに向けて１表示ライン分ずつ順次、各放電セルが入力映像信号に基づき点灯モード又は消灯モードの内のいずれか一方に設定される。つまり、アドレス行程Ｗ１では、ＰＤＰ１００の第１表示ラインから第ｎ表示ラインに向けて１表示ライン分ずつ順次画素データの書き込みが為されるのである。
【００２９】
サブフィールドＳＦ３〜ＳＦ１０各々のアドレス行程Ｗ２１では、アドレスドライバ６は、奇数番目の表示ライン各々に対応した画素データパルス群を１表示ライン分（ｍ個）ずつ順次、列電極Ｄ１〜Ｄｍに印加して行く。例えば、サブフィールドＳＦ３のアドレス行程Ｗ２１では、アドレスドライバ６は、先ず、ＰＤＰ１００の第１番目の表示ラインに対応したｍ個の画素データパルスからなる画素データパルス群ＤＰ１を列電極Ｄ１〜Ｄｍに印加する。それ以降、アドレスドライバ６は、第３番目、第５番目、第７番目、・・・・、第（ｎ−１）番目の表示ラインに対応した画素データパルス群ＤＰ３、ＤＰ５、ＤＰ７、・・・・、ＤＰ（ｎ−１）各々を順次、列電極Ｄ１〜Ｄｍに印加して行く。更に、アドレス行程Ｗ２１では、第２サスティンドライバ８が、上述した如き画素データパルス群ＤＰ各々の印加タイミングと同一タイミングにて図８に示す如き負極性の走査パルスＳＰを奇数番目の行電極Ｙ１、Ｙ３、Ｙ５、・・・・、Ｙ（ｎ−１）へと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ選択消去放電が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。この選択消去放電の生起された放電セルは消灯モードに推移する。一方、上記選択消去放電の生起されなかった放電セルは、その直前までの状態を維持する。すなわち、点灯モードであった放電セルはそのまま点灯モード、消灯モードであった放電セルはそのまま消灯モードを維持するのである。
【００３０】
一方、サブフィールドＳＦ３〜ＳＦ１０各々のアドレス行程Ｗ２２では、アドレスドライバ６は、偶数番目の表示ライン各々に対応した画素データパルス群を１表示ライン分（ｍ個）ずつ順次、列電極Ｄ１〜Ｄｍに印加して行く。例えば、サブフィールドＳＦ３のアドレス行程Ｗ２２では、アドレスドライバ６は、先ず、ＰＤＰ１００の第２番目の表示ラインに対応したｍ個の画素データパルスからなる画素データパルス群ＤＰ２を列電極Ｄ１〜Ｄｍに印加する。それ以降、アドレスドライバ６は、第４番目、第６番目、第８番目、・・・・、第ｎ番目の表示ラインに対応した画素データパルス群ＤＰ４、ＤＰ６、ＤＰ８、・・・・、ＤＰｎ各々を順次、列電極Ｄ１〜Ｄｍに印加して行く。更に、アドレス行程Ｗ２２では、第２サスティンドライバ８が、上述した如き画素データパルス群ＤＰ各々の印加タイミングと同一タイミングにて図８に示す如き負極性の走査パルスＳＰを偶数番目の行電極Ｙ２、Ｙ４、Ｙ６、・・・・、Ｙｎへと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ選択消去放電が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。この選択消去放電の生起された放電セルは消灯モードに推移する。一方、上記選択消去放電の生起されなかった放電セルは、その直前までの状態を維持する。すなわち、点灯モードであった放電セルはそのまま点灯モード、消灯モードであった放電セルはそのまま消灯モードを維持するのである。
【００３１】
このように、サブフィールドＳＦ３〜ＳＦ１０各々のアドレス行程Ｗ２１ではＰＤＰ１００の奇数番目の表示ラインに属する放電セルのみが、入力映像信号に基づき点灯モード又は消灯モードの内のいずれか一方に設定される。一方、アドレス行程Ｗ２２では偶数番目の表示ラインに属する放電セルのみが、入力映像信号に基づき点灯モード又は消灯モードの内のいずれか一方に設定される。すなわち、サブフィールドＳＦ３〜ＳＦ１０各々では、アドレス行程Ｗ２１及びＷ２２により、第１表示ラインから第ｎ表示ラインに向けて１表示ラインおきに順次、画素データの書き込みが為されるのである。
【００３２】
又、サブフィールドＳＦ１１及びＳＦ１２各々のアドレス行程Ｗ３１では、アドレスドライバ６は、ＰＤＰ１００の第（４Ｎ−３）番目の表示ライン各々に対応した画素データパルス群を１表示ライン分（ｍ個）ずつ順次、列電極Ｄ１〜Ｄｍに印加して行く。例えば、図９に示す如きサブフィールドＳＦ１２のアドレス行程Ｗ３１では、アドレスドライバ６は、先ず、ＰＤＰ１００の第１番目の表示ラインに対応したｍ個の画素データパルスからなる画素データパルス群ＤＰ１を列電極Ｄ１〜Ｄｍに印加する。それ以降、アドレスドライバ６は、第５番目、第９番目、・・・・、第（ｎ−３）番目の表示ラインに対応した画素データパルス群ＤＰ５、ＤＰ９、・・・・、ＤＰ（ｎ−３）各々を順次、列電極Ｄ１〜Ｄｍに印加して行く。更に、上記アドレス行程Ｗ３１では、第２サスティンドライバ８が、上述した如き画素データパルス群ＤＰ各々の印加タイミングと同一タイミングにて図９に示す如き負極性の走査パルスＳＰを第（４Ｎ−３）番目の行電極Ｙ１、Ｙ５、Ｙ９、・・・・、Ｙ（ｎ−３）へと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ選択消去放電が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。この選択消去放電の生起された放電セルは消灯モードに推移する。一方、上記選択消去放電の生起されなかった放電セルは、その直前までの状態を維持する。すなわち、点灯モードであった放電セルはそのまま点灯モード、消灯モードであった放電セルはそのまま消灯モードを維持するのである。
【００３３】
又、サブフィールドＳＦ１１及びＳＦ１２各々のアドレス行程Ｗ３２では、アドレスドライバ６は、ＰＤＰ１００の第（４Ｎ−２）番目の表示ライン各々に対応した画素データパルス群を１表示ライン分（ｍ個）ずつ順次、列電極Ｄ１〜Ｄｍに印加して行く。例えば、図９に示す如きサブフィールドＳＦ１２のアドレス行程Ｗ３２では、アドレスドライバ６は、先ず、ＰＤＰ１００の第２番目の表示ラインに対応したｍ個の画素データパルスからなる画素データパルス群ＤＰ２を列電極Ｄ１〜Ｄｍに印加する。それ以降、アドレスドライバ６は、第６番目、第１０番目、・・・・、第（ｎ−２）番目の表示ラインに対応した画素データパルス群ＤＰ６、ＤＰ１０、・・・・、ＤＰ（ｎ−２）各々を順次、列電極Ｄ１〜Ｄｍに印加して行く。更に、上記アドレス行程Ｗ３２では、第２サスティンドライバ８が、上述した如き画素データパルス群ＤＰ各々の印加タイミングと同一タイミングにて図９に示す如き負極性の走査パルスＳＰを第（４Ｎ−２）番目の行電極Ｙ２、Ｙ６、Ｙ１０、・・・・、Ｙ（ｎ−２）へと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ選択消去放電が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。この選択消去放電の生起された放電セルは消灯モードに推移する。一方、上記選択消去放電の生起されなかった放電セルは、その直前までの状態を維持する。すなわち、点灯モードであった放電セルはそのまま点灯モード、消灯モードであった放電セルはそのまま消灯モードを維持するのである。
【００３４】
又、サブフィールドＳＦ１１及びＳＦ１２各々のアドレス行程Ｗ３３では、アドレスドライバ６は、ＰＤＰ１００の第（４Ｎ−１）番目の表示ライン各々に対応した画素データパルス群を１表示ライン分（ｍ個）ずつ順次、列電極Ｄ１〜Ｄｍに印加して行く。例えば、図９に示す如きサブフィールドＳＦ１２のアドレス行程Ｗ３３では、アドレスドライバ６は、先ず、ＰＤＰ１００の第３番目の表示ラインに対応したｍ個の画素データパルスからなる画素データパルス群ＤＰ３を列電極Ｄ１〜Ｄｍに印加する。それ以降、アドレスドライバ６は、第７番目、第１１番目、・・・・、第（ｎ−１）番目の表示ラインに対応した画素データパルス群ＤＰ７、ＤＰ１１、・・・・、ＤＰ（ｎ−１）各々を順次、列電極Ｄ１〜Ｄｍに印加して行く。更に、上記アドレス行程Ｗ３３では、第２サスティンドライバ８が、上述した如き画素データパルス群ＤＰ各々の印加タイミングと同一タイミングにて図９に示す如き負極性の走査パルスＳＰを第（４Ｎ−１）番目の行電極Ｙ３、Ｙ７、Ｙ１１、・・・・、Ｙ（ｎ−１）へと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ選択消去放電が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。この選択消去放電の生起された放電セルは消灯モードに推移する。一方、上記選択消去放電の生起されなかった放電セルは、その直前までの状態を維持する。すなわち、点灯モードであった放電セルはそのまま点灯モード、消灯モードであった放電セルはそのまま消灯モードを維持するのである。
【００３５】
又、サブフィールドＳＦ１１及びＳＦ１２各々のアドレス行程Ｗ３４では、アドレスドライバ６は、ＰＤＰ１００の第（４Ｎ）番目の表示ライン各々に対応した画素データパルス群を１表示ライン分（ｍ個）ずつ順次、列電極Ｄ１〜Ｄｍに印加して行く。例えば、図９に示す如きサブフィールドＳＦ１２のアドレス行程Ｗ３４では、アドレスドライバ６は、先ず、ＰＤＰ１００の第４番目の表示ラインに対応したｍ個の画素データパルスからなる画素データパルス群ＤＰ４を列電極Ｄ１〜Ｄｍに印加する。それ以降、アドレスドライバ６は、第８番目、第１２番目、・・・・、第（ｎ）番目の表示ラインに対応した画素データパルス群ＤＰ８、ＤＰ１２、・・・・、ＤＰ（ｎ）各々を順次、列電極Ｄ１〜Ｄｍに印加して行く。更に、上記アドレス行程Ｗ３４では、第２サスティンドライバ８が、上述した如き画素データパルス群ＤＰ各々の印加タイミングと同一タイミングにて図９に示す如き負極性の走査パルスＳＰを第（４Ｎ）番目の行電極Ｙ４、Ｙ８、Ｙ１２、・・・・、Ｙ（ｎ）へと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ選択消去放電が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。この選択消去放電の生起された放電セルは消灯モードに推移する。一方、上記選択消去放電の生起されなかった放電セルは、その直前までの状態を維持する。すなわち、点灯モードであった放電セルはそのまま点灯モード、消灯モードであった放電セルはそのまま消灯モードを維持するのである。
【００３６】
このように、サブフィールドＳＦ１１及びＳＦ１２各々のアドレス行程Ｗ３１ではＰＤＰ１００の第（４Ｎ−３）番目の表示ラインに属する放電セルのみが、入力映像信号に基づき点灯モード又は消灯モードの内のいずれか一方に設定される。又、アドレス行程Ｗ３２では第（４Ｎ−２）番目の表示ラインに属する放電セルのみが、入力映像信号に基づき点灯モード又は消灯モードの内のいずれか一方に設定される。又、アドレス行程Ｗ３３では第（４Ｎ−１）番目の表示ラインに属する放電セルのみが、入力映像信号に基づき点灯モード又は消灯モードの内のいずれか一方に設定される。又、アドレス行程Ｗ３４では第（４Ｎ）番目の表示ラインに属する放電セルのみが、入力映像信号に基づき点灯モード又は消灯モードの内のいずれか一方に設定される。すなわち、サブフィールドＳＦ１１及びＳＦ１２では、アドレス行程Ｗ３１〜Ｗ３４により、第１表示ラインから第ｎ表示ラインに向けて３表示ラインおきに画素データの書き込みが為されるのである。
【００３７】
次に、各サブフィールドのサスティン行程Ｉでは、第１サスティンドライバ７及び第２サスティンドライバ８各々が、行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎに対して図８又は図９に示されるように交互に、且つ繰り返し正極性のサスティンパルスＩＰＸ及びＩＰＹを印加する。この際、サブフィールドＳＦ１〜ＳＦ１２各々のサスティン行程Ｉにおいて印加すべきサスティンパルスＩＰＸ及びＩＰＹ各々の回数は、前述した如く各サブフィールドに割り当てられている発光期間に対応している。
【００３８】
この際、壁電荷が残留したままとなっている放電セル、すなわち点灯モードの状態にある放電セルのみが、上記サスティンパルスＩＰＸ及びＩＰＹが印加される度にサスティン放電する。よって、点灯モードにある放電セルは、各サブフィールドに割り当てられている発光期間に亘り、その維持放電に伴う発光状態を維持する。
【００３９】
最後尾のサブフィールドＳＦ１２のみで実施される消去行程Ｅでは、アドレスドライバ６が、図９に示されるが如き正極性の消去パルスＡＰを発生してこれを列電極Ｄ１〜Ｄｍに印加する。更に、第２サスティンドライバ８は、かかる消去パルスＡＰの印加タイミングと同時に図９に示されるが如き負極性の消去パルスＥＰを発生してこれを行電極Ｙ１〜Ｙｎ各々に印加する。これら消去パルスＡＰ及びＥＰの同時印加により、ＰＤＰ１００における全放電セル内において消去放電が生起され、全ての放電セル内に残存している壁電荷が消滅する。
【００４０】
図７〜図９に示す如き駆動によれば、各サブフィールド内のアドレス行程Ｗにおいて点灯モードに設定された放電セルのみが、その直後のサスティン行程Ｉにおいてサスティン放電に伴う発光を繰り返す。
ここで、各放電セルが点灯モード、又は消灯モードのいずれに設定されるのかは、図６に示されるが如き画素駆動データＧＤによって決まる。すなわち、画素駆動データＧＤの各ビットが論理レベル「１」である場合には、そのビット桁に対応したサブフィールドのアドレス行程Ｗにおいて選択消去放電（黒丸にて示す）が生起され、放電セルは消灯モードに設定される。一方、そのビットの論理レベルが「０」である場合には上記選択消去放電は生起されないので、現状を維持する。つまり、このアドレス行程Ｗの直前まで点灯モードであった放電セルは点灯モード、消灯モードであった放電セルは消灯モードの状態を維持する。この際、図６に示す如き１３通りの画素駆動データＧＤによると、第１〜第１２ビットの内で論理レベル「１」となるビットは最大でも１つである。すなわち、図６に示す画素駆動データＧＤによれば、１フィールド期間内において生起される選択消去放電は必ず１回以下となる。更に、図７に示す発光駆動シーケンスによれば、放電セルを点灯モードに設定することが可能な機会は、先頭のサブフィールドＳＦ１の一斉リセット行程Ｒのみである。従って、図６に示される画素駆動データＧＤを用いて図７に示す発光駆動シーケンスに従った駆動を行うと、各放電セルは、各フィールドの先頭から図６中の黒丸が付されているサブフィールドにて選択消去放電が生起されるまでの間、連続して点灯モードになる。そして、その間に存在する白丸にて示されるサブフィールド各々のサスティン行程Ｉにおいて各サブフィールドに対応した期間だけサスティン放電に伴う発光を繰り返すのである。この際、１フィールド期間内の各サブフィールドＳＦ１〜ＳＦ１２において実施されたサスティン放電発光の総数に応じた中間調の輝度が視覚される。
【００４１】
つまり、図６に示す如き１３通りの画素駆動データＧＤにより、夫々、
［０：２：５：８：１８：２９：４６：６８：９６：１３１：１７４：２２５：２５５］
なる発光輝度を有する１３階調分の中間輝度が表現される。
ここで、上記アドレス行程（Ｗ１、Ｗ２１、Ｗ２２、Ｗ３１〜Ｗ３４）にて消費される電力（以下、アドレス電力と称する）は、各列電極Ｄ上において点灯モード設定から消灯モード設定又は消灯モード設定から点灯モード設定への切り替え回数（単位時間あたりの）が多くなるほど、大となる。例えば、第１〜第ｎ表示ラインに向けて１表示ライン分ずつ順次、各放電セルを図１０に示す形態にて点灯モード（白丸にて示す）又は消灯モード（黒丸にて示す）に設定するには、各列電極Ｄ上において点灯モード設定から消灯モード設定（又はその逆）への切り替えが１表示ライン分の処理毎に実施されることになる。つまり、先ず第１表示ライン上の放電セルが消灯モード、次に第２表示ライン上の放電セルが点灯モード、次に第３表示ライン上の放電セルが消灯モード、次に第４表示ライン上の放電セルが点灯モードに設定されるのである。ここで、列電極Ｄ１のみに着目すると、第１及び第３表示ライン上の放電セルを消灯モードに設定する際には列電極Ｄ１には高電圧の画素データパルスが印加される一方、第２及び第４表示ライン上の放電セルを点灯モードに設定する際には低電圧の画素データパルスが印加される。この際、ＰＤＰ１００は容量性の発光素子であるため、第１表示ライン上の放電セルを消灯モードに設定すべく列電極Ｄ１に高電圧の画素データパルスを印加すると、これに応じてＰＤＰ１００の負荷容量が充電される。次に、第２表示ライン上の放電セルを点灯モードに設定すべく列電極Ｄ１に低電圧の画素データパルスが印加されると上記充電によって蓄えられていた電荷が放電する。よって、次に、第３表示ライン上の放電セルを消灯モードに設定すべく列電極Ｄ１に低電圧の画素データパルスが印加されると、再びＰＤＰ１００の負荷容量に対して充電が為される。つまり、１つの列電極Ｄ上において、各放電セルを点灯モードに設定する点灯モード設定から、消灯モードに設定する消灯モード設定へと切り替わる度に、ＰＤＰ１００の負荷容量に対して充電が為されてしまい、この充電によって無効な電力が消費されるのである。
【００４２】
そこで、本願発明においては、サブフィールドＳＦ３〜ＳＦ１０各々のアドレス行程Ｗ２１及びＷ２２では、ＰＤＰ１００の第１表示ラインから第ｎ表示ラインに向けて１表示ラインおきに画素データの書き込みを実施するようにしている。例えば図１０に示す如き形態にて各放電セルに対する画素データ書き込み行う場合には、先ず、アドレス行程Ｗ２１において第１、第３、第５、・・・・、第（ｎ−１）表示ライン各々に属する放電セルを、１表示ライン分ずつ消灯モードに設定して行く。この際、放電セルを消灯モードに設定すべく、列電極Ｄ１には高電圧の画素データパルスが印加される。かかる高電圧の画素データパルスの印加に応じて、最初の第１表示ラインに対する書き込み時にはＰＤＰ１００の負荷容量への充電がなされる。ところが、次の第３表示ラインに対する書き込み時には、既に、ＰＤＰ１００の負荷容量は充電済みなので充電は為されない。同様に、第５表示ライン以降の動作においても、このような充電が生じない。又、アドレス行程Ｗ２２では第２、第４、第６、・・・・、第ｎ表示ライン各々に属する放電セルを、１表示ライン分ずつ点灯モードに設定して行く。この際、放電セルを点灯モードに設定すべく列電極Ｄ１には低電圧の画素データパルスが印加されるが、低電圧の画素データパルスが列電極Ｄ１に印加されても、ＰＤＰ１００の負荷容量に対する充電は実施されない。
【００４３】
このように、サブフィールドＳＦ３〜ＳＦ１０各々のアドレス行程Ｗ２１及びＷ２２では、１表示ラインおきに各放電セルに対する画素データ書き込みを実施するようにしている。よって、各放電セルを図１０に示す如き形態となるように設定する際には、各列電極上において点灯モード設定（又は消灯モード設定）が連続して為されるようになる。従って、点灯モード設定から消灯モード設定への切り替え回数（単位時間あたりの）が小となるので、ＰＤＰ１００の負荷容量に対する充電動作の回数も低減し、充電に費やされる無駄な電力消費が抑制されるのである。
【００４４】
ところが、各放電セルを図１１に示す如き形態となるように設定する際には、サブフィールドＳＦ３〜ＳＦ１０各々のアドレス行程（Ｗ２１、Ｗ２２）では、各列電極Ｄ上において、点灯モード設定から消灯モード設定への切り替えが頻繁に生じる。しかしながら、この際、サブフィールドＳＦ１及びＳＦ２各々のアドレス行程Ｗ１では、点灯モード設定から消灯モード設定への切り替え回数（単位時間あたりの）がアドレス行程Ｗ２１及びＷ２２に比して半減する。よって、負荷容量に対する充電動作の回数も低減し、充電に費やされる無駄な電力消費が抑制される。更に、サブフィールドＳＦ１１及びＳＦ１２各々のアドレス行程Ｗ３１〜Ｗ３４では、各放電セルに対して３表示ラインおきに画素データの書き込みが為される。従って、各列電極Ｄ上での放電セルの点灯モード設定から消灯モード設定への切り替え回数（単位時間あたりの）は、上記アドレス行程Ｗ２１及びＷ２２に比して大幅に削減される。よって、負荷容量に対する充電動作の回数も低減し、充電に費やされる無駄な電力消費が抑制される。
【００４５】
以上の如く、図３に示すディスプレイ装置においては、サブフィールドＳＦ１及びＳＦ２各々のアドレス行程Ｗ１では、ＰＤＰ１００の第１〜第ｎ表示ライン各々に属する放電セルを１表示ライン分ずつ線順次にて走査して点灯モード及び消灯モードのいずれか一方に設定して行く。又、サブフィールドＳＦ３〜ＳＦ１０各々のアドレス行程Ｗ２１及びＷ２２では、ＰＤＰ１００の第１〜第ｎ表示ライン各々に属する放電セルを１表示ラインおきに走査して点灯モード及び消灯モードのいずれか一方に設定して行く。そして、サブフィールドＳＦ１１及びＳＦ１２各々のアドレス行程（Ｗ３１、Ｗ３２、Ｗ３３、Ｗ３４）では、ＰＤＰ１００の第１〜第ｎ表示ライン各々に属する放電セルを３表示ラインおきに走査して点灯モード及び消灯モードのいずれか一方に設定するようにしている。すなわち、ＳＦ１及びＳＦ２なるサブフィールド群と、ＳＦ３〜ＳＦ１０なるサブフィールド群と、ＳＦ１１及びＳＦ１２なるサブフィールド群とで、放電セルを１表示ライン分ずつ走査する際の走査順序を異ならせているのである。これにより、各列電極上において放電セルが点灯モードから消灯モードへと切り替わる回数が減り、それに伴い表示パネルの負荷容量に対する充電動作の回数も減少するので、充電に費やされる無駄な電力消費が抑制される。
【００４６】
尚、上記実施例では、表示パネルとしてプラズマディスプレイパネルを搭載したディスプレイ装置を例にとって本発明の駆動方法を説明したが、容量性の表示パネルであればエレクトロルミネッセンスパネルを搭載したディスプレイ装置に対しても同様に適用可能である。
要するに、１フィールド内の各サブフィールドのアドレス行程にて容量性表示パネルの画素セルを１表示ライン分ずつ走査して点灯又は消灯モードに設定するにあたり、サブフィールド毎又はサブフィールド群毎にアドレス行程における表示ラインの走査順序を異ならせれば良いのである。
【００４７】
又、図７において、発光回数が大なるサブフィールド内におけるサスティン行程を複数の分割サスティン行程に分割し、これら分割サスティン行程の各々を、そのサブフィールド内の各アドレス行程の直後にて実施させるようにしても良い。例えば、図７に示す如く発光期間「４７」が割り当てられているサブフィールドＳＦ１１のサスティン行程Ｉを、夫々発光期間「１２」が割り当てられているサスティン行程Ｉ１〜Ｉ３と、発光期間「１１」が割り当てられているサスティン行程Ｉ４とに分割する。そして、サブフィールドＳＦ１１内では、アドレス行程Ｗ３１、サスティン行程Ｉ１、アドレス行程Ｗ３２、サスティン行程Ｉ２、アドレス行程Ｗ３３、サスティン行程Ｉ３、アドレス行程Ｗ３４、サスティン行程Ｉ４なる順にＰＤＰ１００に対する駆動を実行するのである。
【００４８】
尚、上記実施例においては、図７に示す如く、各フィールドをサブフィールドＳＦ１〜ＳＦ１２なる１２個のサブフィールドに分割して駆動を実施しているが分割するサブフィールドの数は１２個に限定されるものではない。又、図７に示す実施例においては、アドレス行程Ｗ１をＳＦ１及びＳＦ２、アドレス行程Ｗ２１及びＷ２２をＳＦ３〜ＳＦ１０、アドレス行程Ｗ３１、Ｗ３２、Ｗ３３、及びＷ３４をＳＦ１１及びＳＦ１２において実施しているが、これに限定されるものではない。
【００４９】
例えば、図１２に示されるように、各フィールドをサブフィールドＳＦ１〜ＳＦ１０なる１０個のサブフィールドにて構成する。サブフィールドＳＦ１、ＳＦ４、ＳＦ７及びＳＦ１０において、第１〜第ｎ表示ライン各々に属する放電セルを１表示ライン分ずつ線順次にて走査して点灯モード及び消灯モードのいずれか一方に設定するアドレス行程Ｗ１を実行する。又、サブフィールドＳＦ２、ＳＦ５、及びＳＦ８において、第１〜第ｎ表示ライン各々に属する放電セルを１表示ラインおきに走査して点灯モード及び消灯モードのいずれか一方に設定するアドレス行程Ｗ２１及びＷ２２を実行する。そして、ＳＦ３、ＳＦ６及びＳＦ９において、第１〜第ｎ表示ライン各々に属する放電セルを３表示ラインおきに走査して点灯モード及び消灯モードのいずれか一方に設定するアドレス行程Ｗ３１、Ｗ３２、Ｗ３３、及びＷ３４を実行する。
【００５０】
又、上記実施例では、各フィールド内において上記アドレス行程Ｗ１、Ｗ２１、Ｗ２２、Ｗ３１、Ｗ３２、Ｗ３３、及びＷ３４を混在させて実行しているが、各フィールド単位で実行するようにしても良い。
例えば、図１３に示すように、入力映像信号における第１フィールド、第４フィールド、第７フィールドの如き第（３Ｍ−２）番目のフィールド（Ｍは自然数）では、このフィールド内の各サブフィールドにおいて上記アドレス行程Ｗ１を実行する。又、第２フィールド、第５フィールド、第８フィールドの如き第（３Ｍ−１）番目のフィールドでは、このフィールド内の各サブフィールドにおいて上記アドレス行程Ｗ２１及びＷ２２を実行する。そして、第３フィールド、第６フィールド、第９フィールドの如き第（３Ｍ）番目のフィールドでは、このフィールド内の各サブフィールドにおいて上記アドレス行程Ｗ３１、Ｗ３２、Ｗ３３、及びＷ３４を実行する。
【００５１】
要するに、フィールド内、又は複数のフィールドからなるフィールド群内におけるアドレス行程での第１〜第ｎ表示ラインに対する走査順序が、他のフィールド内又はフィールド群内におけるアドレス行程での走査順序と異なるのである。
【００５２】
【図面の簡単な説明】
【００５３】
【図１】プラズマディスプレイ装置の概略構成を示す図である。
【００５４】
【図２】サブフィールド法に基づき図１に示すＰＤＰ１０に印加される各種駆動パルスと、その印加タイミングを示す図である。
【００５５】
【図３】本発明による駆動装置を搭載したディスプレイ装置の構成を示す図である。
【００５６】
【図４】図３に示されるデータ変換回路３０の内部構成を示す図である。
【００５７】
【図５】図４に示される第１データ変換回路３２による変換特性の一例を示す図である。
【００５８】
【図６】図４に示される第２データ変換回路３４のデータ変換テーブルと、発光駆動パターンとを対応づけて示す図である。
【００５９】
【図７】図３に示すディスプレイ装置における発光駆動シーケンスの一例を示す図である。
【００６０】
【図８】図７に示す発光駆動シーケンスに従って、ＰＤＰ１００に印加される各種駆動パルスとその印加タイミングを示す図である。
【００６１】
【図９】図７に示す発光駆動シーケンスに従って、ＰＤＰ１００に印加される各種駆動パルスとその印加タイミングを示す図である。
【００６２】
【図１０】各サブフィールドのアドレス行程において、入力映像信号に基づいて設定される各放電セルの状態（点灯モード又は消灯モード）の一例を示す図である。
【００６３】
【図１１】各サブフィールドのアドレス行程において、入力映像信号に基づいて設定される各放電セルの状態（点灯モード又は消灯モード）の他の一例を示す図である。
【００６４】
【図１２】図３に示すディスプレイ装置における発光駆動シーケンスの他の一例を示す図である。
【００６５】
【図１３】図３に示すディスプレイ装置における発光駆動シーケンスの他の一例を示す図である。
【００６６】
【主要部分の符号の説明】
２  駆動制御回路
６  アドレスドライバ
７  第１サスティンドライバ
８  第２サスティンドライバ
１００    ＰＤＰ
【図１】
2005004148.tif 000003
【図２】
2005004148.tif 000004
【図３】
2005004148.tif 000005
【図４】
2005004148.tif 000006
【図５】
2005004148.tif 000007
【図６】
2005004148.tif 000008
【図７】
2005004148.tif 000009
【図８】
2005004148.tif 000010
【図９】
2005004148.tif 000011
【図１０】
2005004148.tif 000012
【図１１】
2005004148.tif 000013
【図１２】
2005004148.tif 000014
【図１３】
2005004148.tif 000015