(57)【要約】【課題】光モジュール内部にゲート素子（インバータ）及び抵抗からなる回路を追加することにより、当該光モジュールに内蔵するＲＯＭへのデータの書込み可／不可を外部のシステム機器側から容易に切り替え可能とする。【解決手段】光モジュール１０は、システム機器２０と接続可能とし、データを記憶するＥＥＰＲＯＭ３ｂ，ＥＥＰＲＯＭ３ｂに対してデータの書込み可／不可を設定するための書込み保護端子ＷＰ，ゲート素子４ｂ及び抵抗４ａからなるゲート回路４とを有する。ゲート回路４は、システム機器２０からの入力レベルが‘Ｌｏｗ’の場合にはＷＰに‘Ｈｉｇｈ’を出力し、システム機器２０からの入力レベルが‘Ｈｉｇｈ’の場合にはＷＰに‘Ｌｏｗ’を出力する。ＥＥＰＲＯＭ３ｂは、ＷＰに‘Ｈｉｇｈ’が出力されると書込み不可となり、ＷＰに‘Ｌｏｗ’が出力されると書込み可能となる。【選択図】        図５
2005004698.tif 000002
【特許請求の範囲】
【請求項１】
光ファイバとの間で光信号を送受信するための光モジュールであって、ホストシステム機器と接続可能とし、データを記憶するメモリと、該メモリに対してデータの書込み可／不可を設定するための書込み保護端子と、ゲート素子及び抵抗からなる回路とを有し、該回路は、前記ホストシステム機器からの入力レベルに応じて前記書込み保護端子に‘Ｈｉｇｈ’又は‘Ｌｏｗ’を出力することを特徴とする光モジュール。
【請求項２】
前記回路は、前記ホストシステム機器からの入力レベルが‘Ｌｏｗ’の場合には前記書込み保護端子に‘Ｈｉｇｈ’を出力し、前記ホストシステム機器からの入力レベルが‘Ｈｉｇｈ’の場合には前記書込み保護端子に‘Ｌｏｗ’を出力することを特徴とする請求項１に記載の光モジュール。
【請求項３】
前記ホストシステム機器と着脱自在に接続するための信号線を有し、該信号線は、前記ゲート素子を介して前記書込み保護端子に接続されると共に、前記抵抗を介して接地されていることを特徴とする請求項１又は２に記載の光モジュール。
【請求項４】
前記信号線の信号に基づいて前記メモリに対するデータの書込み可／不可を設定することを特徴とする請求項１〜３のいずれか１項に記載の光モジュール。
【請求項５】
前記メモリは、前記書込み保護端子に‘Ｈｉｇｈ’又は‘Ｌｏｗ’が出力されると、データの書込み可又は不可のいずれかに設定されることを特徴とする請求項１〜４のいずれか１項に記載の光モジュール。
【請求項６】
光ファイバとの間で光信号を送受信するための光モジュールを内蔵したホストシステム機器であって、前記光モジュールは、データを記憶するメモリと、該メモリに対してデータの書込み可／不可を設定するための書込み保護端子と、ゲート素子及び抵抗からなる回路とを有し、該回路は、前記ホストシステム機器からの入力レベルに応じて前記書込み保護端子に‘Ｈｉｇｈ’又は‘Ｌｏｗ’を出力することを特徴とするホストシステム機器。
【請求項７】
前記回路は、前記ホストシステム機器からの入力レベルが‘Ｌｏｗ’の場合には前記書込み保護端子に‘Ｈｉｇｈ’を出力し、前記ホストシステム機器からの入力レベルが‘Ｈｉｇｈ’の場合には前記書込み保護端子に‘Ｌｏｗ’を出力することを特徴とする請求項６に記載のホストシステム機器。
【請求項８】
前記光モジュールに設けられた信号線に接続するためのシステム側信号線と、該システム側信号線の信号レベルをプルアップさせるためのプルアップ抵抗とを有し、該プルアップ抵抗の抵抗値を変化させることにより、前記回路への入力レベルを‘Ｈｉｇｈ’又は‘Ｌｏｗ’となるようにしたことを特徴とする請求項６又は７に記載のホストシステム機器。
【請求項９】
前記光モジュールは、ＳＦＰ（Ｓｍａｌｌ  Ｆｏｒｍｆａｃｔｏｒ  Ｐｌｕｇｇａｂｌｅ）型光トランシーバであることを特徴とする請求項６〜８のいずれか１項に記載のホストシステム機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光モジュール及びホストシステム機器、より詳細には、ＳＦＰ（Ｓｍａｌｌ  Ｆｏｒｍｆａｃｔｏｒ  Ｐｌｕｇｇａｂｌｅ）型の光トランシーバ等に適用可能な光モジュール及び該光モジュールを内蔵したホストシステム機器に関する。
【０００２】
【従来の技術】
光ファイバとの間で光信号を送受する光トランシーバの需要が高まっている。２芯の光ファイバ（送信／受信）に対して同時に光信号のやりとりが行なえる全２重の光トランシーバについて、その電気的仕様、外観仕様等を決めたＭＳＡ（Ｍｕｌｔｉ  Ｓｏｕｒｃｅ  Ａｇｒｅｅｍｅｎｔ）が締結され、このＭＳＡ規格に基づいた光トランシーバが作製されている（例えば、特許文献１，特許文献２参照）。
【０００３】
図６は、ＭＳＡ規格に基づいた光トランシーバの外観の一例を示す斜視図で、図中、３０は光トランシーバで、該光トランシーバ３０は、光コネクタを挿入するための光レセプタクル３１を有する。
上記ＭＳＡ規格以前の光トランシーバは、その幅が数ｃｍとなることから、トランシーバ単品で用いられることを前提としていたが、昨今、光通信の需要の拡大に伴い、光トランシーバの実装についても高密度化が要求され、図６に示すように、例えば幅約１ｃｍ程度で細長形状のものをシステム機器に実装する際に横方向（すなわち、システム機器の幅方向）に並べて用いるようになった。尚、光コネクタとしてはＬＣ型のコネクタを用いている。また、上記幅は銅のイーサネット（Ｒ）ケーブルについての仕様である１０−ＢＡＳＥ−Ｔ、１００−ＢＡＳＥ−Ｔ等の仕様に基づくコネクタと同一寸法である。すなわち、従来の銅ケーブルで行なっていたＬＡＮ回りの通信を、光ケーブルで行なおうと意図するものである。
【０００４】
上記した細長の光トランシーバについては、２種類の規格がＭＳＡで定められている。それぞれＳＦＦ（Ｓｍａｌｌ  Ｆｏｒｍ  Ｆａｃｔｏｒ）型、ＳＦＰ（Ｓｍａｌｌ  Ｆｏｒｍｆａｃｔｏｒ  Ｐｌｕｇｇａｂｌｅ）型と呼ばれている。前者（ＳＦＦ型）は、図６に示す構造のもので、マザーボードに直接半田付けなどの方法で固定し、システム機器のフェースパネルから光コネクタ部のみを露出させて、光コネクタを外部から挿抜する形式のものである。
【０００５】
図７は、ＳＦＰ型光トランシーバを評価治具の基板に取り付けた状態の一例を示す図である。図７（Ａ）はＳＦＰ型光トランシーバを評価治具の基板に取り付けた状態を示す斜視図で、図７（Ｂ）はＳＦＰ型光トランシーバを評価治具の基板に取り付けた状態を示す正面図で、図中、４０はＳＦＰ型光トランシーバで、該ＳＦＰ型光トランシーバ４０は、光コネクタを挿入するための光レセプタクル４１を有する。
図７（Ａ）及び（Ｂ）に示すように、後者（ＳＦＰ型）は、本体を取り囲むケージ４２（本例では金属製）を評価治具の基板（マザーボード）４３に半田付け等で固定し、ＳＦＰ型光トランシーバ４０（本例では樹脂製）をケージ４２に差し込んで用いるというものである。
【０００６】
図８は、システム機器にＳＦＦ型光トランシーバ３０又はＳＦＰ型光トランシーバ４０を実装した状態を示す斜視図で、図中、５０はシステム機器で、該システム機器５０は、ＳＦＦ型光トランシーバ３０又はＳＦＰ型光トランシーバ４０を複数実装している。図８に示すように、両者（ＳＦＦ型及びＳＦＰ型）の光トランシーバをシステム機器５０に取り付けた場合、両者の取り付け状態は略同様となるが、ＳＦＰ型光トランシーバ４０の場合、電気信号が本体後部、すなわち光コネクタが挿入される光レセプタクル４１の反対側（俗に本体の後部／お尻側と呼んでいる）から入出力されている状態、すなわち電気が「ｏｎ」になっている状態でも、システム機器５０からＳＦＰ型光トランシーバ４０本体を抜き差しできるようになっているものをいう。このように電気が「ｏｎ」の状態でも抜き差しできる、ということでＰｌｕｇｇａｂｌｅ（Ｐｌｕｇ＋ａｂｌｅ）と呼ばれている。
【０００７】
ここで、上記ＭＳＡ規格において、ＳＦＰ型光トランシーバ４０に搭載するＲＯＭ（本例ではＥＥＰＲＯＭのことをいう）には製造情報を書き込むことが義務化されている。この際、第３者によるデータの書き換えもしくは消去を防止するために、ＥＥＰＲＯＭに書き込んだ製造情報は保護されることが望ましい。そのため、大部分のＥＥＰＲＯＭにはライトプロテクト（ＷＰ）機能が設けられている。通常、ＷＰ入力端子の電圧が‘Ｌｏｗ’の場合にＲＯＭへの書込みが許可され、‘Ｈｉｇｈ’の場合にはＥＥＰＲＯＭへの書込みが禁止される。
【０００８】
従って、上記ＥＥＰＲＯＭへの製造情報書込み工程においてはＷＰを解除し、一方、出荷段階では書き込んだ製造情報の改変を防止するためにＷＰをかける必要がある。すなわち、ＥＥＰＲＯＭへの書込み可／不可を切り替えるためにＷＰ端子への入力電圧（Ｈｉｇｈ／Ｌｏｗ）を切り替える。このためにＳＦＰ型光トランシーバ外部からＷＰ端子に電圧を供給する必要がある。しかし、ＳＦＰ型光トランシーバでは外部に出ているエッジコネクタ端子の役割は予め決まっており、外部端子から信号を入力することはできない。また、上記ＳＦＰ型光トランシーバは金属カバー等で覆われるため、内部に直接電圧を加えることはできない。
【０００９】
図９は、従来のＳＦＰ型トランシーバ４０におけるデータ書込み可／不可の設定方法を説明するためのブロック図である。図９（Ａ）において、システム機器５０は、ＰＬＤ／ＰＡＬ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ／Ｐｒｏｇｒａｍｍａｂｌｅ  Ａｒｒａｙ  Ｌｏｇｉｃ）部５１，電源線５２，抵抗５３を有し、図９（Ｂ）において、ＳＦＰ型光トランシーバ４０は、ライトプロテクト（ＷＰ）端子を備えたＥＥＰＲＯＭ４０ａを有している。また、図９（Ｃ）は、ＳＦＰ型光トランシーバ４０をシステム機器５０に接続した状態を示すブロック図である。ＰＬＤ／ＰＡＬ部５１は、システム機器５０が有するＨｏｓｔＣＰＵ（図示せず）からの制御信号をＳＦＰ型光トランシーバ４０と交信させるためにＩ２Ｃプロトコルに変換するためのゲートアレイの一種でサブＣＰＵ的な役割を果たすものである（このＩ２Ｃについての詳細は、例えば、特許文献３を参照のこと）。
【００１０】
ここで、ＳＦＰ型光トランシーバ４０のピン（端子）のうち制御用に用いるＭＯＤ＿ＤＥＦ（０）〜（２）のなかで、ＭＯＤ＿ＤＥＦ（１），ＭＯＤ＿ＤＥＦ（２）についてはそれぞれ１ビットのデータ及びクロック用に確保されているが、図９（Ｂ）に示すように、ＳＦＰ型光トランシーバ４０内のＭＯＤ＿ＤＥＦ（０）は、例えば１００Ω程度の抵抗を介して接地されている。
【００１１】
ＳＦＰ型光トランシーバ４０を駆動させるシステム機器５０側において、ＭＯＤ＿ＤＥＦ（０）に対応する信号線は、例えば３．３ｋΩ〜４．７ｋΩの抵抗５３で電源線５２に接続されており（プルアップされている）、システム機器５０側のＰＬＤ／ＰＡＬ部５１内の回路でこのＭＯＤ＿ＤＥＦ（０）信号を受けるゲート入力が‘Ｈｉｇｈ’に保持されている状態である。次に、ＳＦＰ型光トランシーバ４０をシステム機器５０のケージ内に正常に挿入すると、図９（Ｃ）に示すように、システム機器５０側のＭＯＤ＿ＤＥＦ（０）信号線と、ＳＦＰ型光トランシーバ４０内のＭＯＤ＿ＤＥＦ（０）信号線が接続されるため、このＭＯＤ＿ＤＥＦ（０）信号のレベルが電源電圧をプルアップ抵抗５３（本例では３．３ｋΩ〜４．７ｋΩ）と、ＳＦＰ型光トランシーバ４０側の１００Ωとで分圧するレベル、すなわち‘Ｌｏｗ’レベルに設定されることとなる。
【００１２】
上記の結果、ＰＬＤ／ＰＡＬ部５１内のゲートに入力するＭＯＤ＿ＤＥＦ（０）信号が‘Ｈｉｇｈ’→‘Ｌｏｗ’、本例では＋３．３Ｖ→０Ｖに変化する。この変化を受けてシステム機器５０側は、該当するＳＦＰケージにＳＦＰ型光トランシーバ４０本体が挿入されたことを認識し、その信号が‘Ｌｏｗ’状態を継続する限り、ケージ内にＳＦＰ型光トランシーバ４０が存在していることを確認できることとなる。
【００１３】
上記のようなＳＦＰ型光トランシーバ４０において、その工場出荷時に内蔵するＥＥＰＲＯＭ４０ａへのデータ書込みが行なわれる。この際、ＥＥＰＲＯＭ４０ａのＷＰ（ライトプロテクト）を外しておく（すなわち、ＷＰ端子を‘Ｌｏｗ’にセットする）。
【００１４】
従来、上記ＷＰ端子は常に‘Ｌｏｗ’（イネーブル）にセットしていた。すなわち、ＧＮＤパターンに落としていた。ＥＥＰＲＯＭ４０ａの読み出しについては、ＷＰ端子機能は関与していないために、ＷＰ端子をＧＮＤに落としてもＲｅａｄ／Ｗｒｉｔｅの機能面では問題とはならない。しかしながら、実際に利用する際に、イネーブル、すなわち書込み可の状態となっているために、ユーザの誤使用によりＥＥＰＲＯＭ４０ａのデータを書き換える可能性も残されており適当ではない。
【００１５】
そこで、ＥＥＰＲＯＭ４０ａにライトプロテクトをかけるために、ＥＥＰＲＯＭ４０ａにライトプロテクトＯＦＦ状態でデータを書き込んだ後に、基板上にチップ部品（ジャンパ）を付加することによりライトプロテクトをＯＮとするようにしたデータ書込み可／不可の設定方法がある。小型のＳＦＰ型光トランシーバ４０の場合、ライトプロテクトのＯＮ／ＯＦＦを切り替えるスイッチを搭載するスペースがないため、ジャンパを付加することにより対応しているのが実情である。しかしながら、上記データ書込み可／不可設定方法によると、チップ部品の実装工程が１つ増加すると共に、製品の最終工程で部品実装することになるため、パッケージの機構設計にも制約を受けることになる。
【００１６】
【特許文献１】
米国特許第６，１４９，４６５号公報
【特許文献２】
特開２００１−２９８２１７号公報
【特許文献３】
米国特許第４，６８９，７４０号公報
【００１７】
【発明が解決しようとする課題】
本発明は、上述のごとき実情に鑑みてなされたものであり、光モジュール内部にゲート素子（インバータ）及び抵抗からなる回路を追加することにより、当該光モジュールに内蔵するＲＯＭへのデータの書込み可／不可を外部のシステム機器側から容易に切り替え可能とすること、を目的としてなされたものである。
【００１８】
【課題を解決するための手段】
本発明は、光ファイバとの間で光信号を送受信するための光モジュールであって、ホストシステム機器と接続可能とし、データを記憶するメモリと、そのメモリに対してデータの書込み可／不可を設定するための書込み保護端子と、ゲート素子及び抵抗からなる回路とを有しており、その回路は、ホストシステム機器からの入力レベルに応じて書込み保護端子に‘Ｈｉｇｈ’又は‘Ｌｏｗ’を出力することを特徴としたものである。
【００１９】
また、本発明は、光ファイバとの間で光信号を送受信するための光モジュールを内蔵したホストシステム機器であって、光モジュールは、データを記憶するメモリと、そのメモリに対してデータの書込み可／不可を設定するための書込み保護端子と、ゲート素子及び抵抗からなる回路とを有しており、その回路は、ホストシステム機器からの入力レベルに応じて書込み保護端子に‘Ｈｉｇｈ’又は‘Ｌｏｗ’を出力することを特徴としたものである。
【００２０】
【発明の実施の形態】
図１は、本発明の一実施形態に係わるＳＦＰ型光トランシーバの内部回路の一例を示すブロック図で、図中、１０はＳＦＰ型光トランシーバ（以下、しばしばＳＦＰ型光モジュールという）で、該ＳＦＰ型光トランシーバ１０は、発光素子部１（以下、Ｔｘ部１という），受光素子部２（以下、Ｒｘ部２という），制御部３を有している。このように、本実施形態のＳＦＰ型光トランシーバ１０の内部はＴｘ部１，Ｒｘ部２，制御部３に大きく分けて構成される。Ｔｘ部１は、図示しないシステム機器から、ＴＤ＋、ＴＤ−の相補的（位相が１８０°異なる）信号を受け、これに対応して半導体レーザ１ａ（以下、ＬＤ１ａという）を駆動して光ファイバに対して信号光を発生する。
【００２１】
Ｔｘ部１において外部からの情報信号又は外部への情報信号としては、ＴｘＤｉｓａｂｌｅとＴｘＦａｕｌｔとの２つの信号が設定されている。上記ＴｘＤｉｓａｂｌｅは、ＬＤ１ａの発光を強制的に断とする信号であり、ＴｘＦａｕｌｔは、ＬＤ１ａの発光強度の積分値を一定にするようにＬＤ１ａには帰還制御（ＡＰＣ：Ａｕｔｏ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）がなされているが、ＬＤ１ａ自体、あるいはＬＤ１ａからの発光をモニタする回路等にエラーが発生し、このＡＰＣ制御ループが正常に機能していないことを外部に知らせるための信号である。
【００２２】
Ｒｘ部２は、光ファイバからの信号をフォトダイオード２ａ（Ｐｈｏｔｏ  Ｄｉｏｄｅ、以下、ＰＤ２ａという）で受信し、この受信信号から正規のデータ信号を再生して出力するＲＤ＋，ＲＤ−、更に、Ｒｘ部２において外部からの情報信号又は外部への情報信号としては、現在受信しているデータの信号速度がどれくらいかを示すＲｘＲａｔｅ信号と、受信信号が微弱過ぎて正常にデータ信号を再生できないことを示すＲｘＬＯＳ（Ｌｏｓｓ  Ｏｆ  Ｓｉｇｎａｌ）信号との２つがある。
【００２３】
また、制御部３は、ＣＰＵ３ａ及びＲＯＭ３ｂ１，ＲＯＭ３ｂ２，・・・（以下、ＲＯＭ３ｂで代表する）から構成される。ＣＰＵ３ａは制御用ＣＰＵであり、１ビット型を用いるのが一般的である。これは、ＳＦＦ型及びＳＦＰ型の光トランシーバでは、その筐体体積、あるいは内部回路基板の面積が狭いために高性能なＣＰＵを搭載することができないため、搭載面積を第１に考慮すると、必然的に１ビット型ＣＰＵに帰結することになる。また、これに合わせてＲＯＭ３ｂも、１ビット型のＲＯＭを用いるのが一般的である。
【００２４】
また、図示しないＲＡＭについては、ＣＰＵ３ａの内部レジスタをＲＡＭとして用いる。ＣＰＵ３ａと外部（システム機器）との通信はＩ２Ｃバス（詳細は、例えば、特許文献３を参照のこと）を介して行う。このＩ２Ｃバスは、２線バス方式と呼ばれ、一方はデータラインに、他方はクロックラインとして用い、このバスに接続される機器は全てＷ−ＯＲされる方式である。
【００２５】
ＲＯＭ３ｂには、Ｔｘ部１、Ｒｘ部２の制御情報が書き込まれている。Ｔｘ部１側でみるならば、例えば、ＬＤ１ａの所定光出力を得るためのバイアス電流の値について、その温度に対する変化の様子や、変調電流の温度変化の様子が含まれ、Ｒｘ部２側でみるならば、例えば、データ閾値の温度変化の様子等が含まれる。
【００２６】
図２は、実際のＳＦＰ型光モジュール１０における端子の配置状態の一例を示す図である。本実施形態に示すＳＦＰ型光モジュール１０において、前述した各信号は、２０ピンの端子に割り振られている。すなわち、Ｔｘ部１，Ｒｘ部２，制御部３からなる３つの部分に対し、Ｔｘ部１が８ピン，Ｒｘ部２が９ピン，制御部３が３ピンとそれぞれ振り分けられて外部（システム機器）と交信する。
ここで、図中、電源ＶｅｅＴ及びＶｅｅＲはＧＮＤ（０Ｖ）され、また、ＶｃｃＴ及びＶｃｃＲには、例えば３．３Ｖの電源電圧が供給される。電源ＶｅｅＴ，ＶｅｅＲ，ＶｃｃＴ，ＶｃｃＲを分離しているのは、Ｔｘ部１、Ｒｘ部２相互の干渉を防ぐためである。
【００２７】
図３は、ＳＦＰ型光モジュール１０とシステム機器との交信状態を説明するための内部回路の一例を示すブロック図で、図中、１１はＳｅｒ／Ｄｅｓ−ＩＣ部，１２はＰＬＤ／ＰＡＬ部で、ＳＦＰ型光モジュール１０は、システム機器側のＨｏｓｔＣＰＵ１３と交信可能に接続されている。また、本実施形態に示すシステム機器は、ＨｏｓｔＣＰＵ１３，ＲＡＭ１４，ＲＯＭ１５，データバス１６を有している。
【００２８】
上記システム機器内のデータから光ファイバ１７への信号又は光ファイバ１８からの信号はＳｅｒ／Ｄｅｓ−ＩＣ部１１に入力される。Ｓｅｒ／Ｄｅｓ−ＩＣ部１１は、例えば８ビット並列信号を１ビット直列に変換する、あるいは逆に１ビット直列の信号を８ビット並列信号に変換するためのＩＣである。当然に、１ビット直列信号は８ビット並列信号より少なくとも８倍の速度を有する信号となる。このＳｅｒ／Ｄｅｓ−ＩＣ部１１は、ＳＦＰ型光トランシーバ１０と１対１に対応している。すなわち、８ビット並列信号（例えば、伝送速度１４０Ｍｂｐｓ）はＳｅｒ／Ｄｅｓ−ＩＣ部１１に入力され、１ビット直列（例えば、伝送速度１１２０Ｍｂｐｓ）の相補的な信号に変換され、その変換された信号がＳＦＰ型光トランシーバ１０のＴｘ部１に入力され、Ｔｘ部１のＬＤ１ａを駆動して対応する光信号に変換され、その光信号が光ファイバ１７を伝播する。
【００２９】
一方、光ファイバ１８内を伝播してきた、例えば、伝送速度１１２０Ｍｂｐｓの光信号は、Ｒｘ部２で受光され、電気信号に変換及び増幅されて相補的な信号となった後、Ｓｅｒ／Ｄｅｓ−ＩＣ部１１に入力され、例えば、伝送速度１４０Ｍｂｐｓの８ビット並列信号となってデータバス１６上に出力される。
【００３０】
ＨｏｓｔＣＰＵ１３は、システム機器に少なくとも１個搭載され、このＨｏｓｔＣＰＵ１３は、ＳＦＰ型光モジュール１０の内部に搭載されるＣＰＵ（すなわち、前述したＣＰＵ３ａ）とは異なり、例えば１６〜３２ビットの並列処理が可能な高性能なものをいう。多ビット並列処理であるので、システム機器に少なくとも１個あれば十分である。但し、信号速度が速くなった場合、あるいは、搭載されるＳＦＰモジュール１０の個数が増加してＣＰＵ性能が不足してきた場合には、複数個のＣＰＵを並列動作させることも可能である。
【００３１】
ＨｏｓｔＣＰＵ１３によるＳＦＰ型光トランシーバ１０の制御は次のように行なわれる。
ＨｏｓｔＣＰＵ１３にはＲＡＭ１４，ＲＯＭ１５が付随する。ＲＯＭ１５にはＨｏｓｔＣＰＵ１３を動作させるためのプログラム、及び各種定数が書き込まれており、ＲＡＭ１４にはテンポラリなデータが書き込まれる。ＳＦＰ型光トランシーバ１０のＴｘ側ＴｘＤｉｓａｂｌｅ，ＴｘＦａｕｌｔ信号、及びＲｘ側のＲｘＲａｔｅ，ＲｘＬＯＳ信号は直接ＨｏｓｔＣＰＵ１３と交信される。
【００３２】
一方、ＭＯＤ＿ＤＥＦ（０）〜（２）の制御信号は、一端であるＰＬＤ／ＰＡＬ部１２で仲介した後、ＳＦＰ型光トランシーバ１０と交信される。図３において点線で囲んだ部分は、１つのＳＦＰ型光トランシーバ１０に対してシステム機器側で対応する回路である。尚、ＰＬＤ／ＰＡＬ部１２は、ＨｏｓｔＣＰＵ１３からの制御信号をＳＦＰ型光トランシーバ１０と交信させるためにＩ２Ｃプロトコルに変換するためのゲートアレイの一種でサブＣＰＵ的な役割を果たすものである。
【００３３】
上記説明したＳＦＰ型光トランシーバ１０では、その工場出荷時に内蔵するＲＯＭ（本例では図１に示したＲＯＭ３ｂ）へのデータ書込みが行なわれる。使用しているＲＯＭ３ｂは、アドレス（ここで規定するアドレスは、ＲＯＭ３ｂ内の該当ビットに対するアドレスではなく、ＲＯＭ３ｂ自体のアドレスを指し、一般にはチップセレクト信号に該当するものである）により選択された１つのＲＯＭに対し，まず、７〜８ビットのアドレス信号（ＲＯＭ３ｂ内の該当ビットに対するアドレス信号）を１ビットの直列信号として送信し、次いで、ここで選択されたアドレスに書き込む８ビット並列データを１ビットの直列信号として送信して書き込む。この際にＲＯＭ３ｂのＷＰ（ライトプロテクト）を外しておく（すなわち、ＷＰ端子を‘Ｌｏｗ’にセットする）。
【００３４】
前述したように、従来、上記ＷＰ端子は常に‘Ｌｏｗ’（イネーブル）にセットしていた。すなわち、ＧＮＤパターンに落としていた。ＲＯＭ３ｂの読み出しについては、ＷＰ端子機能は関与していないために、ＷＰ端子をＧＮＤに落としてもＲｅａｄ／Ｗｒｉｔｅの機能面では問題とはならない。しかしながら、実際に利用する際に、イネーブル、すなわち書込み可の状態となっているために、ユーザの誤使用によりＲＯＭデータを書き換える可能性も残されており適当ではない。
【００３５】
本発明は、上記課題を解決するために、下記の図４及び図５に示すようなゲート回路をＳＦＰ型トランシーバ１０の内部に追加する。尚、以下の説明においてＳＦＰ型トランシーバを代表例として説明するものとするが、本発明は、ＳＦＦ型トランシーバにも同様に適用することができる。
【００３６】
図４は、本発明に係わるＳＦＰ型光トランシーバ１０に追加したゲート回路の一例を示す図で、図中、４はゲート回路で、該ゲート回路４は、抵抗４ａ，ゲート素子（インバータ）４ｂを有する。図１に示したＲＯＭ３ｂのＷＰ端子は、ゲート回路４を介してＭＯＤ＿ＤＥＦ（０）に接続されると共に、抵抗４ａを介して接地される。尚、本実施形態において、抵抗４ａの抵抗値を、例えば１００Ωとして説明するものとする。
図５は、本発明に係わるＳＦＰ型光トランシーバ１０におけるデータ書込み可／不可の設定方法を説明するためのブロック図である。図５（Ａ）において、システム機器２０は、ＰＬＤ／ＰＡＬ部１２，電源線１２ａ，抵抗１２ｂを有し、図５（Ｂ）において、ＳＦＰ型光トランシーバ１０は、ライトプロテクト（ＷＰ）端子を備えたＲＯＭ３ｂ（本例ではＥＥＰＲＯＭ３ｂ），ゲート回路４を有している。また、図５（Ｃ）は、ＳＦＰ型光トランシーバ１０をシステム機器２０に接続した状態を示すブロック図である。
【００３７】
ここで、前述の図９において説明したように、ＭＯＤ＿ＤＥＦ（０）信号は、ＳＦＰ型光トランシーバ１０がケージ内にあるか否かを確認するためのＤＣレベルを表すための信号である。本発明は、ＳＦＰ型光トランシーバ１０に内蔵したゲート回路４を接続したＭＯＤ＿ＤＥＦ（０）信号を用いることにより、ＳＦＰ型光トランシーバ１０内のＥＥＰＲＯＭ３ｂの書込み保護を行うようにしたものである。上記ＭＯＤ＿ＤＥＦ（０）信号に対応した信号線は、システム機器２０側の電源を入れたままの状態で、ＳＦＰ型光トランシーバ１０を着脱自在に抜き差しできるようにするためのもので、ホットプラグ信号線という。
【００３８】
すなわち、ＳＦＰ型光トランシーバ１０内でＥＥＰＲＯＭ３ｂのＷＰ端子を、ゲート回路４（抵抗４ａ及びゲート素子４ｂ）を介してＭＯＤ＿ＤＥＦ（０）に接続すると共に、抵抗４ａを介して接地する。ＳＦＰ型光トランシーバ１０がケージとは独立に電源が入力された状態では、新たに挿入したゲート素子４ｂの入力が、例えば１００Ω（抵抗４ａ）を介して接地されている状態であるので、このゲート素子４ｂの入力が‘Ｌｏｗ’となり、その結果、ゲート素子４ｂの出力は‘Ｈｉｇｈ’となり、ＷＰ端子の入力も‘Ｈｉｇｈ’となって書込み保護がなされる。
【００３９】
上記の状態は、ＳＦＰ型光トランシーバ１０が適正なケージに挿入されシステム機器２０と接続されている状態においても同様である。従って、図５（Ｃ）に示すように、システム機器２０のＭＯＤ＿ＤＥＦ（０）ラインは、例えば３．３ｋΩ〜４．７ｋΩの抵抗１２ｂでプルアップされているために、新たに設置されたゲート素子４ｂの入力は‘Ｌｏｗ’レベル（本例の場合０Ｖ）が維持されることに変わりがない（すなわち、数ｋΩと１００Ωとで分圧されたレベルが入力となるため）。従って、ＳＦＰ型光トランシーバ１０の通常動作には何等の影響も与えない。
【００４０】
また、ＥＥＰＲＯＭ３ｂに対してデータの書込みを行う場合、図５（Ｂ）に示すように、プルアップする抵抗１２ｂを、例えば０Ωに変更することで、ゲート素子４ｂの入力が‘Ｈｉｇｈ’（本例では＋３．３Ｖ）となり、その結果、ゲート素子４ｂの出力は‘Ｌｏｗ’（本例では０Ｖ）、すなわち、ＳＦＰ型光トランシーバ１０のＷＰ端子への入力電圧が‘Ｌｏｗ’となる。これにより、ＥＥＰＲＯＭ３ｂに対してデータの書込みを行うことができる。
【００４１】
一方、図５（Ｂ）において、前述の図７に示したような評価治具を用いた場合、システム機器２０に相当する評価治具の回路基板上にＭＯＤ＿ＤＥＦ（０）信号はプルアップされていないため、オープンな状態となっている。従って、このＭＯＤ＿ＤＥＦ（０）信号を直接評価治具の電源に接続することで、新たに設置したゲート素子４ｂの入力レベルを‘Ｈｉｇｈ’（本例では＋３．３Ｖ）に設定することができる。その結果、ゲート素子４ｂの出力は‘Ｌｏｗ’（本例では０Ｖ）となるため、ＳＦＰ型光トランシーバ１０のＷＰ端子への入力電圧が‘Ｌｏｗ’となり、ＥＥＰＲＯＭ３ｂに対するデータの書込みを行うことができる。このように、ＳＦＰ型光トランシーバ１０を実装するシステム機器に限らず、システム機器に相当する評価治具を用いてＲＯＭに対するデータの書込み可／不可を設定するようにしてもよい。
【００４２】
上記したように、ゲート素子４ｂへの入力レベルを‘Ｈｉｇｈ’とすることで、ゲート素子４ｂの出力を‘Ｌｏｗ’、すなわちＷＰ端子への入力を‘Ｌｏｗ’（イネーブル）に設定できるため、ＥＥＰＲＯＭ３ｂに対するデータの書換えを容易に行なえることとなる。尚、ＳＦＰ型光トランシーバ１０に新たに設けるゲート素子４ｂは、例えば、一般のＭＯＳゲート等を好適に用いることができる。
【００４３】
本発明によると、ＳＦＰ型光トランシーバをシステム機器あるいは評価治具のいずれかに搭載した場合において、これら外部機器側のプルアップ抵抗等の抵抗値を変更することにより、光トランシーバ内のＲＯＭに対してデータの書込み可／不可を容易に設定することができる。
【００４４】
上記説明では、ＲＯＭへの書込み保護（ＷＰ）端子が‘Ｌｏｗ  Ｅｎａｂｌｅ’のものについて説明したが、同様なことは‘Ｈｉｇｈ  Ｅｎａｂｌｅ’についても行なうことが可能である。この場合、単にゲート素子４ｂを二段直列にするのみで、ＭＯＤ＿ＤＥＦ（０）信号から‘Ｈｉｇｈ  Ｅｎａｂｌｅ’のＷＰ信号を生成することができる。この場合、ＷＰ端子への出力信号が‘Ｈｉｇｈ’となった場合に、ＲＯＭへの書込みが可能となる（すなわち、ＷＰ端子への出力信号が‘Ｌｏｗ’となった場合に、ＲＯＭへの書込みが不可となる）。
【００４５】
また、ＳＦＰ型光トランシーバによっては、ＭＯＤ＿ＤＥＦ（０）信号が当該光トランシーバ内で‘Ｈｉｇｈ’に設定されていて、ホストシステム（システム機器側）の同ラインが‘Ｌｏｗ’で、光トランシーバがホストシステム側にプラグされることにより、ＭＯＤ＿ＤＥＦ（０）ラインが‘Ｌｏｗ’→‘Ｈｉｇｈ’に変化するものも想定され得るが、その場合には、光トランシーバ内のゲート素子の個数を奇数にするか、偶数にするかを適宜選択することにより、同様の機能を実現することができる。
【００４６】
すなわち、本発明のＳＦＰ型光トランシーバは、システム機器側から入力される入力レベル（‘Ｈｉｇｈ’又は‘Ｌｏｗ’）に応じて、ＷＰ端子に‘Ｈｉｇｈ’又は‘Ｌｏｗ’を出力するものであり、その入力と出力の対応関係はゲート素子の個数に応じて任意に設定することができる。
【００４７】
【発明の効果】
本発明によると、光モジュール内部にゲート素子（インバータ）及び抵抗からなる回路を追加することにより、当該光モジュールに内蔵するＲＯＭへのデータの書込み可／不可を外部のシステム機器側から容易に切り替えることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わるＳＦＰ型光トランシーバの内部回路の一例を示すブロック図である。
【図２】実際のＳＦＰ型光モジュールにおける端子の配置状態の一例を示す図である。
【図３】ＳＦＰ型光モジュールとシステム機器との交信状態を説明するための内部回路の一例を示すブロック図である。
【図４】本発明に係わるＳＦＰ型光トランシーバに追加したゲート回路の一例を示す図である。
【図５】本発明に係わるＳＦＰ型光トランシーバにおけるデータ書込み可／不可の設定方法を説明するためのブロック図である。
【図６】ＭＳＡ規格に基づいた光トランシーバの外観の一例を示す斜視図である。
【図７】ＳＦＰ型光トランシーバを評価治具の基板に取り付けた状態の一例を示す図である。
【図８】システム機器にＳＦＦ型光トランシーバ又はＳＦＰ型光トランシーバを実装した状態を示す斜視図である。
【図９】従来のＳＦＰ型トランシーバにおけるデータ書込み可／不可の設定方法を説明するためのブロック図である。
【符号の説明】
１…発光素子（Ｔｘ）部、１ａ…半導体レーザ（ＬＤ）、２…受光素子（Ｒｘ）部、２ａ…フォトダイオード（ＰＤ）、３…制御部、３ａ…ＣＰＵ、３ｂ，４０ａ…ＲＯＭ（ＥＥＰＲＯＭ）、４…ゲート回路、４ａ，１２ｂ，５３…抵抗、４ｂ…ゲート素子（インバータ）、１０，４０…ＳＦＰ型光トランシーバ、１１…Ｓｅｒ／Ｄｅｓ−ＩＣ部、１２，５１…ＰＬＤ／ＰＡＬ部、１２ａ，５２…電源線、１３…ＨｏｓｔＣＰＵ、１４…ＲＡＭ、１５…ＲＯＭ、１６…データバス、１７，１８…光ファイバ、２０，５０…システム機器、３０…ＳＦＦ型光トランシーバ、３１，４１…光レセプタクル、４２…ケージ、４３…基板。
【図１】
2005004698.tif 000003
【図２】
2005004698.tif 000004
【図３】
2005004698.tif 000005
【図４】
2005004698.tif 000006
【図５】
2005004698.tif 000007
【図６】
2005004698.tif 000008
【図７】
2005004698.tif 000009
【図８】
2005004698.tif 000010
【図９】
2005004698.tif 000011