(57)【要約】  【課題】  セラミック基体の上面導体層と側面導体層との電気的導通が十分に得られるサブマウントおよびその製造方法を提供する。  【解決手段】  サブマウントは、内部に第１および第２の上面導体層２，３にそれぞれ貫通導体８を介して電気的に接続された第１および第２の内層導体層６，７が形成されるとともに、第１および第２の内層導体層６，７が第１および第２の側面導体層４，５にそれぞれ電気的に接続されており、第１および第２の側面導体層４，５は、第１および第２の内層導体層６，７よりも細い幅で上下方向に帯状に形成されている。【選択図】  図１
2005191193.tif 000002
【特許請求の範囲】
【請求項１】
直方体状のセラミック基体の上面に、受光素子を搭載するための第１の上面導体層およびそれに隣接する第２の上面導体層が形成されるとともに、前記セラミック基体の側面に、前記第１の上面導体層に電気的に接続された第１の側面導体層および前記第２の上面導体層に電気的に接続された第２の側面導体層が形成された受光素子用のサブマウントであって、前記セラミック基体は、内部に前記第１および第２の上面導体層にそれぞれ貫通導体を介して電気的に接続された第１および第２の内層導体層が形成されるとともに、該第１および第２の内層導体層が前記第１および第２の側面導体層にそれぞれ電気的に接続されており、前記第１および第２の側面導体層は、前記第１および第２の内層導体層よりも細い幅で上下方向に帯状に形成されていることを特徴とする受光素子用のサブマウント。
【請求項２】
前記第１および第２の側面導体層は、それらの上端が前記セラミック基体の側面の上端に達していないことを特徴とする請求項１記載の受光素子用のサブマウント。
【請求項３】
セラミック母基板の上面に受光素子を搭載するためのサブマウント領域を縦横に複数配列形成するとともに、前記各サブマウント領域に第１の上面導体層およびそれに隣接する第２の上面導体層を、前記各サブマウント領域の内部に前記第１および第２の上面導体層にそれぞれ電気的に接続された第１および第２の内層導体層を形成し、次に前記セラミック母基板を縦方向または横方向に分割して複数の前記サブマウント領域が１列状に並んだ分割基板を作製し、該分割基板の側面に前記第１および第２の内層導体層にそれぞれ電気的に接続された第１および第２の側面導体層を形成し、次に該第１および第２の側面導体層の不要部を研削除去することにより前記第１および第２の側面導体層を前記第１および第２の内層導体層よりも細い幅で上下方向に帯状に形成し、しかる後、前記分割基板を個々のサブマウントに分割することを特徴とする受光素子や発光素子用のサブマウントの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信分野等で用いられる半導体レーザ（ＬＤ）やフォトダイオード（ＰＤ）等の光半導体素子をマウントするセラミック基体であるサブマウントおよびサブマウントの製造方法に関する。
【背景技術】
【０００２】
従来、光通信分野では、伝送される電気信号または光信号を信号変換するために半導体レーザ（ＬＤ）やフォトダイオード（ＰＤ）等の光半導体素子が用いられている。このような半導体レーザ（ＬＤ）やフォトダイオード（ＰＤ）等をマウントする従来のサブマウントを図４に示す。図４において（ａ）はサブマウントの平面図、（ｂ）は正面図を示し、21はセラミック基体、22および23は第１および第２の上面導体層、24および25は第１および第２の側面導体層、29は稜線部に設けられた上面導体層および側面導体層の接続部を示す。
【０００３】
そして、セラミック基体21の上面には受光素子（図示せず）が装着され、第１および第２の上面導体層22，23に受光素子のそれぞれの電極が接続され、さらに、サブマウントを実装する実装基板（図示せず）上の配線導体パタ−ン（図示せず）にセラミック基体21の第１および第２の側面導体層24，25がそれぞれ金（Ａｕ）線（図示せず）によりワイヤーボンディングされてサブマウント上の受光素子と実装基板とが電気的に接続される。
【０００４】
このようなサブマウントは、受光素子に対向するように敷設された光ファイバの端面から出射される光信号を受光素子が受けて電気信号に変換し、この電気信号を上面導体層22，23から側面導体層24，25や側面導体層24，25にワイヤーボンディングされたＡｕ線を介して実装基板上の配線導体パタ−ンに伝達する。
【０００５】
セラミック基体21の第１および第２の上面導体層22，23と第１および第２の側面導体層24，25とは、セラミック基体21の一辺の稜線部に設けられた接続部29にて電気的に接続されている。このように上面に受光素子を実装する上面導体層22，23と側面にワイヤーボンディング用の側面導体層24，25とが形成され、セラミック基体の一辺の稜線にて上面導体層22，23と側面導体層24，25とが電気的に導通されたサブマウントは、例えば特許文献１に提案されている。
【０００６】
次に、従来のＰＤ，ＬＤ等の光半導体素子を搭載するためのサブマウントの製造方法を図５に基づき説明する。  
先ず、図５（ａ）に示すように、アルミナ（Ａｌ2Ｏ3）セラミックス等から成るセラミック母基板（シート基板）30の上面に多数組のサブマウント用の上面導体層22，23が複数配列形成される。上面導体層22，23の形成方法としては、セラミック母基板30の上面の全面に上面導体層22，23となる金属薄膜層を蒸着法，スパッタリング法およびＣＶＤ法等により成膜した後に、レジストを塗布，露光，現像し、最後に金属層をエッチングするフォトリソグラフィ法により上面導体層22，23と成る金属薄膜を形成する方法が採用される。
【０００７】
次に、図５（ｂ）に示すように、分割基板31ａ〜31ｄが縦方向の分割線32ａに沿ってダイシング法等により短冊状に分割される。図５（ｃ１）は分割された一つの分割基板31ａの斜視図を示し、33ａは分割基板31ａの上面に隣接している側面を示す。
【０００８】
その後、側面33ａに、マスクを用いた薄膜形成法（マスク成膜法）により、上面導体層22，23にそれぞれ電気的に接続された側面導体層24，25を形成する方法、または図５（ｃ２）の斜視図に示すように上面に隣接する側面33ａ全面に導体層34を成膜し、導体層34の側面導体層24，25となる領域以外を精密研削によって除去する方法により、図５（ｄ）の斜視図に示すように、上面導体層22，23に電気的に接続された側面導体層24，25を形成する。
【０００９】
なお、マスク成膜法とは薄膜を成膜する際に、あらかじめパターンと同形状の開口部を具備したマスクをセラミック母基板の表面にあてがい成膜し、パターンを形成する方法である。
【００１０】
最後に、ダイシング法等により分割基板31ａを分割線32ｂに沿って切断し、図５（ｅ）のサブマウントの斜視図に示されるような個々のサブマウントを得る。
【００１１】
側面導体層24，25をフォトリソグラフィ法で形成すると、側面導体層24，25が形成される側面33ａの面積が小さいため、フォトリソグラフィ法におけるレジストの表面張力が影響して側面導体層24，25の形状が細くなったり、または太くなったり、異形状になったりすることがあり、精密なパターン加工が困難になる場合がある。
【００１２】
これに対してマスク成膜法は、マスクにあらかじめ側面導体層24，25となるパターン形状の開口をあけておき、このマスクを成膜する側面33ａにあてがい、側面導体層24，25となる金属薄膜層を成膜する方法により、レジストを使わないことから、精密なパターン加工が可能である。
【００１３】
また、側面33ａ全面に導体層34を成膜し、この導体層34を精密研削によって除去する方法もレジストを使わず、成膜した導体層34を精密に研削することができることから、精密なパターン加工が可能である。
【特許文献１】特開平10−41529号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記従来のサブマウントにおいては、セラミック基体21の稜線部に設けられた接続部29において上面導体層22，23と側面導体層24，25とを電気的に接続する方法であるため、セラミック基体の直角の稜線部において導体層が薄くなり、上面導体層22，23と側面導体層24，25との電気的な接続が不十分になり、電気抵抗が大きくなったり接続が切れたりして電気信号が十分に伝達されない場合があるという問題点があった。
【００１５】
また、従来のサブマウントの製造方法によると、側面導体層24，25が上面導体層22，23に電気的に接続されるように側面導体層24，25を上面導体層22，23に重ねて成膜する必要があるが、この重なりが不十分であると、電気抵抗が大きくなったり接続が切れたりして電気信号が十分に伝達されない場合があるという問題点があった。
【００１６】
従って、本発明は上記従来の問題点に鑑みて完成されたものであり、その目的は、上面導体層と側面導体層との電気的導通が十分に得られるサブマウントおよびサブマウントの製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
本発明のサブマウントは、直方体状のセラミック基体の上面に、受光素子を搭載するための第１の上面導体層およびそれに隣接する第２の上面導体層が形成されるとともに、前記セラミック基体の側面に、前記第１の上面導体層に電気的に接続された第１の側面導体層および前記第２の上面導体層に電気的に接続された第２の側面導体層が形成された、受光素子用のサブマウントであって、前記セラミック基体は、内部に前記第１および第２の上面導体層にそれぞれ貫通導体を介して電気的に接続された第１および第２の内層導体層が形成されるとともに、この第１および第２の内層導体層が前記第１および第２の側面導体層にそれぞれ電気的に接続されており、前記第１および第２の側面導体層は、前記第１および第２の内層導体層よりも細い幅で上下方向に帯状に形成されていることを特徴とするものである。
【００１８】
また、本発明のサブマウントは、上記構成において好ましくは、前記第１および第２の側面導体層は、それらの上端が前記セラミック基体の側面の上端に達していないことを特徴とするものである。
【００１９】
本発明のサブマウントの製造方法は、セラミック母基板の上面に受光素子を搭載するためのサブマウント領域を縦横に複数配列形成するとともに、前記各サブマウント領域に第１の上面導体層およびそれに隣接する第２の上面導体層を、前記各サブマウント領域の内部に前記第１および第２の上面導体層にそれぞれ電気的に接続された第１および第２の内層導体層を形成し、次に前記セラミック母基板を縦方向または横方向に分割して複数の前記サブマウント領域が１列状に並んだ分割基板を作製し、この分割基板の側面に前記第１および第２の内層導体層にそれぞれ電気的に接続された第１および第２の側面導体層を形成し、次にこの第１および第２の側面導体層の不要部を研削除去することにより前記第１および第２の側面導体層を前記第１および第２の内層導体層よりも細い幅で上下方向に帯状に形成し、しかる後、前記分割基板を個々のサブマウントに分割することを特徴とするものである。
【発明の効果】
【００２０】
本発明のサブマウントによれば、直方体状のセラミック基体の上面に、受光素子を搭載するための第１の上面導体層およびそれに隣接する第２の上面導体層が形成されるとともに、セラミック基体の側面に、第１の上面導体層に電気的に接続された第１の側面導体層および第２の上面導体層に電気的に接続された第２の側面導体層が形成された、受光素子用のサブマウントであって、セラミック基体は、内部に第１および第２の上面導体層にそれぞれ貫通導体を介して電気的に接続された第１および第２の内層導体層が形成されるとともに、この第１および第２の内層導体層が第１および第２の側面導体層にそれぞれ電気的に接続されていることから、第１および第２の上面導体層と第１および第２の側面導体層の電気的導通が十分に得られるサブマウントとすることができる。また、第１および第２の内層導体層が複数設けられることにより、第１および第２の側面導体層との接続箇所を増やすことができ、さらに確実な第１および第２の上面導体層と第１および第２の側面導体層との電気的導通を得ることが可能である。
【００２１】
また、第１および第２の側面導体層は、第１および第２の内層導体層よりも細い幅で上下方向に帯状に形成されていることから、第１および第２の側面導体層の面積が小さくなり第１および第２の側面導体層と第１および第２の内層導体層との間に生じる浮遊容量を小さくすることが可能である。
【００２２】
また、第１および第２の側面導体層は、それらの上端がセラミック基体の側面の上端に達していないことから、第１および第２の側面導体の面積を、さらに小さくすることができ、第１および第２の側面導体層と第１および第２の上面導体層との間に生じる浮遊容量をさらに小さくすることが可能である。
【００２３】
本発明のサブマウントの製造方法によれば、セラミック母基板の上面に受光素子を搭載するためのサブマウント領域を縦横に複数配列形成するとともに、セラミック母基板を縦方向または横方向に分割して複数のサブマウント領域が１列状に並んだ分割基板を作製し、分割基板の側面に第１および第２の内層導体層にそれぞれ電気的に接続された第１および第２の側面導体層を形成し、次に第１および第２の側面導体層の不要部を研削除去することにより第１および第２の側面導体層を第１および第２の内層導体層よりも細い幅で上下方向に帯状に形成し、しかる後、分割基板を個々のサブマウントに分割することから、きわめて高精度の第１および第２の側面導体層が形成された本発明のサブマウントを効率良く製造できる。
【発明を実施するための最良の形態】
【００２４】
本発明のサブマウントについて、以下図を用いながら説明する。  
図１は本発明のサブマウントの実施の形態の一例を示し、（ａ）はサブマウントの平面図、（ｂ）はサブマウントの正面図を示す。また、図２は本発明のサブマウントの斜視図を示し、図３は本発明のサブマウントの製造方法を説明する図である。
【００２５】
これらの図において、１は直方体状のセラミック基体、２は受光素子を搭載するための第１の上面導体層、３は第１の上面導体層２に隣接する第２の上面導体層、４は第１の上面導体層２に電気的に接続された第１の側面導体層、５は第２の上面導体層に電気的に接続された第２の側面導体層、６は第１の上面導体層２に貫通導体８を介して電気的に接続された第１の内層導体層、７は第２の上面導体層３に貫通導体８を介して電気的に接続された第２の内層導体層、８は第１の上面導体層２と第１の内層導体層６とを、または、第２の上面導体層３と第２の内層導体層７とを接続する貫通導体、９は第１および第２の側面導体層４，５と第１および第２の内層導体層６，７とをそれぞれ接続する接続部、10はセラミック母基板、11ａ〜11ｄはセラミック母基板10を縦方向または横方向に分割した分割基板、12ａおよび12ｂはセラミック母基板10に形成された縦方向および横方向の分割線、13ａは分割基板11ａ〜11ｄの第１および第２の側面導体が形成される側面、14は側面13ａに形成された側面導体層を示す。
【００２６】
セラミック基体１は、放熱性に優れる絶縁材料である酸化アルミニウム（Ａｌ2 Ｏ3 ）質焼結体、窒化アルミニウム（ＡｌＮ）質焼結体等のセラミック焼結体から成る。特に、窒化アルミニウム（ＡｌＮ）質焼結体は熱伝導率が40Ｗ／ｍ・Ｋ以上と高いため、放熱性が特に良好であり、セラミック基体１に搭載されるＰＤやＬＤ等の光半導体素子の動作時の発熱を本発明のサブマウントが取り付けられる実装基板（図示せず）に伝熱して放熱し、光半導体素子を冷却する効果が大きい。
【００２７】
このようなセラミック基体１は、以下の方法により製作される。  
すなわち、例えば酸化アルミニウム質焼結体で形成される場合には、酸化アルミニウム，酸化珪素，酸化マグネシウム，酸化カルシウムの原材料粉末に適当な有機溶剤，溶媒を添加混合して泥漿状となすとともにこれをドクターブレード法等によってセラミックグリーンシートに成形し、セラミック母基板10となる複数のセラミックグリーンシートに裁断する。しかる後、セラミックグリーンシートの貫通導体８が形成される所定位置に適当な打ち抜き加工により孔を形成する。
【００２８】
次に、タングステン（Ｗ），モリブデン（Ｍｏ）、モリブデン−マンガン（Ｍｏ−Ｍｎ）合金等の融点の高い金属粉末や適当な樹脂バインダー等から成る金属ペーストを準備し、スクリーン印刷法等によって所定のセラミックグリーンシートの所定位置に第１および第２の内層導体層６，７となる金属ペースト層を10〜15μｍの厚みに形成するとともに貫通導体８が形成される孔に金属ペーストを充填する。最後に、これらセラミックグリーンシートを重ね合わせ、高温で焼成し、所定の形状に分割することによって製作される。
【００２９】
第１および第２の内層導体層６，７となる金属ペースト層は、10〜15μｍの厚みに形成するのが好ましい10μｍ未満の場合は、内層導体層厚みが薄くなり導通抵抗が大きくなる傾向があり、15μｍを超える場合は、内層導体層が厚くなるために重ね合わせたセラミックグリーンシートの層間の密着が悪くなる傾向がある。特に、分割線12ａまたは分割線12ｂに接する端部における厚みをこの範囲とすることが、第１および第２の側面導体４，５との電気的に良好な接続を得るうえで好ましい。
【００３０】
かくして、第１および第２の上面導体層２，３にそれぞれ貫通導体８を介して電気的に接続された第１および第２の内層導体層６，７が形成される。また、第１および第２の内層導体層はセラミック基体１の側面に達するように形成されているので、セラミック基体１の側面に第１および第２の側面導体層４，５を形成することにより、第１および第２の内層導体層６，７と第１および第２の側面導体層４，５とが電気的に接続され、第１および第２の上面導体層２，３が貫通導体８と第１および第２の内層導体層６，７とを介して第１および第２の側面導体層６，７に電気的に接続されることとなる。
【００３１】
第１および第２の内層導体層６，７は、セラミック基体１の内部にそれぞれ１層ずつ形成し、セラミック基体１の側面においてそれぞれ一箇所ずつの接続部９によって第１および第２の側面導体４，５と電気的に接続しても十分機能を果たすことができるが、それぞれ３〜５層の第１および第２の内層導体層６，７を形成し、複数の接続部９によって第１および第２の側面導体４，５と電気的に接続する方が、接続部９を多く得ることができるとともにこれら複数の接続部９における電気抵抗を低くすることとなり、第１および第２の内層導体層６，７と第１および第２の側面導体層４，５とを確実に電気的に接続できることとなるので好ましい。なお、５層を超えるとセラミックグリーンシートの積層数が多くなり、製造工程が増えるとともに費用もかかる傾向があり、一方、５層形成すれば接続部９における導通の確実性を十分得ることができる。
【００３２】
第１の上面導体層２および第２の上面導体層３は、例えば酸化アルミニウム質焼結体の表面に、Ｃｒ-Ｃｕ合金層、Ｃｒ-Ｃｕ合金層上にＮｉめっき層およびＡｕめっき層を被着させたもの、Ｔａ２Ｎ層上にＮｉ-Ｃｒ合金層およびＡｕめっき層を被着させたもの、Ｔｉ層上にＰｔ層およびＡｕ層を被着させたもの、またはＴｉ層上にＰｄ層およびＡｕめっき層を被着させたものから成り、蒸着法やスパッタリング法，イオンプレーティング法，ＣＶＤ法，めっき法等の薄膜形成法によって成膜され、またフォトリソグラフィ法，エッチング法，リフトオフ法により、所定の形状および幅をもつ配線導体に加工される。そして、この第１の上面導体層２および第２の上面導体層３には、その表面に低融点合金材であるＡｕ−Ｓｎ合金を介して受光素子（図示せず）が装着される。
【００３３】
第１および第２の側面導体層４，５は、例えば、チタン層と白金層と金層とが順次積層された３層構造の金属薄膜層から形成されるのが好ましい。チタンは絶縁基板であるセラミック基体１に対して密着性が高く、白金はバリア性が高く４００度の高温にさらしても下地のチタンが上面の金層に拡散することを防ぐ点で有利であり、金はその表面にＬＤ等の受光素子を接合する際のロウ材との濡れ性がよく、ロウ材による接合を強固にできる機能を有している。
【００３４】
チタン層の厚さは１００〜２０００Å程度が良い。１００Å未満では、強固に密着することが困難となる傾向にあり、２０００Åを超えると、成膜時の内部応力によって剥離が生じ易くなる。また、白金層の厚さは５００〜１００００Å程度が良く、５００Å未満ではピンホール等の欠陥のためにバリア層としての機能を果たさなくなり、１００００Åを超えると成膜時の内部応力により剥離が生じ易くなる。さらに、金層の厚さは１０００〜５００００Å程度が良い。１０００Å未満では、半田の濡れ性が十分に得られなくなり、５００００Åを超えると成膜時の内部応力により剥離を生じ易くなる。
【００３５】
セラミック基体１との密着性のよい金属としては、チタンの他にもＣｒ，Ｔａ，Ｎｂ，Ｎｉ−Ｃｒ合金，Ｔａ2 Ｎ等が挙げられ、バリア層を形成する金属としては、白金の他にＰｄ，Ｒｈ，Ｒｕ，Ｎｉ，Ｔｉ−Ｗ合金等が挙げられ、これら金属をそれぞれの層に用いても良い。
【００３６】
第１および第２の側面導体層４，５用の導体層は、上記金属層を順次蒸着法やスパッタリング法、イオンプレーティング法、ＣＶＤ法等の薄膜形成法によって、側面全面に成膜され、その後、不要部を研削除去することにより形成される。
【００３７】
第１および第２の側面導体層４，５が形成される側面において、研削加工時の基板表面から深さ方向での研削代（研削深さ）は0.01〜0.1ｍｍが良く、0.01ｍｍ未満では第１および第２の側面導体層４，５が完全に研削できない部分が生じ易く、その結果第１および第２の側面導体層４，５間で短絡を発生し易くなる。また、0.1ｍｍを超えると加工時間が増大し生産性が低下する。
【００３８】
本発明に用いる研削加工装置は、一般にスライサーと呼ばれるものであり、金属製の円盤状の刃部にダイヤモンド，セラミックス等の高硬度の粒を埋め込んだダイシングソー、または金属製の円盤状の刃部にダイヤモンド，セラミックス等の高硬度の微粒子を接着させたダイシングソー等を用い、そのダイシングソーを回転させて研削する装置である。そして、このような研削加工装置は、配線パターンのライン間隔を0.05ｍｍ程度の精度で形成可能である。
【００３９】
かくして、サブマウントの側面においてきわめて高精度の側面導体層が形成可能となり、また側面導体層間の短絡等の問題も解消される。また、側面上の薄膜導体層の不要部を削り取れば十分であることから、側面導体層用の導体層を深く長時間にわたって切削する必要がないので、深く長時間切削することによる、熱や振動等での第１および第２の側面導体層４，５の劣化が小さく、その密着性および電気抵抗の増大等の電気的特性の低下が抑制されるという作用効果を有する。
【００４０】
さらに、第１および第２の側面導体層４，５は、第１および第２の内層導体層６，７に電気的に接続され、ワイヤーボンディングされるＡｕ線やＡｌ線を取り付ける幅があれば十分であるので、第１および第２の内層導体層６，７よりも十分細い幅で上下方向に帯状に形成されておればよい。従って、第１および第２の側面導体層４，５の面積が小さくなり第１および第２の側面導体層４，５と第１および第２の内層導体層６，７との間に生じる浮遊容量を少なくすることが可能である。
【００４１】
また、第１および第２の側面導体層４，５は、それらの上端がセラミック基体１の側面の上端に達していてもよいが、第１および第２の内層導体層６，７と電気的に接続される構造であることから、セラミック基体１の側面の上端に達するように形成する必要はなく、達していないのが好ましい。これにより、第１および第２の側面導体４，５の面積を、小さくすることができ、第１および第２の側面導体層４，５と第１および第２の上面導体層２，３との間に生じる浮遊容量を少なくすることが可能である。
【００４２】
次に、本発明のサブマウントの製造方法を以下に説明する。図３は本発明のサブマウントの製造方法を示す工程図であり、同図（ａ）は各サブマウント領域の内部に第１および第２の上面導体層にそれぞれ電気的に接続される第１および第２の内層導体層６，７が形成されたセラミック母基板10の平面図、（ｂ）は上面に受光素子を搭載するためのサブマウント領域を複数配列形成するとともに、各サブマウント領域に第１の上面導体層２およびそれに隣接する第２の上面導体層３が形成されたセラミック母基板10の平面図、（ｃ）はセラミック母基板10を縦方向または横方向に分割して複数のサブマウント領域が１列状に並んだ分割基板11ａ〜11ｄを示す平面図、（ｄ１）は（ｃ）の分割基板11ａの斜視図であり、13ａは分割基板の側面を示し、（ｄ２）は（ｄ１）の分割基板11ａの側面13ａに第１および第２の内層導体層６，７にそれぞれ電気的に接続された側面導体層14を形成した斜視図、（e）は第１および第２の側面導体層４，５が形成された分割基板11ａの斜視図であり、（ｆ）は分割基板11ａから個々に分割されたサブマウントを示す斜視図である。
【００４３】
このようなサブマウントは以下の工程〔１〕〜〔５〕により作製される。
【００４４】
〔１〕上記セラミックグリーンシートの上面に、複数のサブマウント領域を縦横に配列するように、端部が分割線12ａに接する第１および第２の内層導体層６，７となる金属ペースト層を形成するとともに貫通導体８となる孔に金属ペーストを充填し、これらを所定の順番に重ね合わせて焼成する。その後、焼成されたセラミック母基板10の上面に、光半導体素子の入出力電極となる第１および第２の上面導体層２，３をフォトリソグラフィ法および薄膜形成法により多数組（図10（ｂ）では12組）行列状に形成する。
【００４５】
〔２〕セラミック母基板10を第１および第２の内層導体層６，７の端部が接する分割線12ａに沿って縦方向または横方向に分割して、複数のサブマウント領域が１列状に並んだ分割基板11ａ〜11ｄを作製する。
【００４６】
〔３〕分割基板11ａ〜11ｄの側面13ａのほぼ全面に、第１および第２の内層導体層６，７の端部に電気的に接続する側面導体層14を蒸着法やスパッタリング法，イオンプレーティング法，ＣＶＤ法等の薄膜形成法により形成する。
【００４７】
〔４〕側面導体層14の不要部を上記研削加工装置によって研削除去することにより、第１および第２の上面導体層２，３に電気的に接続している第１および第２の内層導体層６，７よりも細い幅に上下方向に帯状に、かつ上端がセラミック基体１の側面の上端に達しないように第１および第２の側面導体層４，５を側面13ａに形成する。
【００４８】
〔５〕分割基板11ａ〜11ｄを分割線12ｂに沿って個々のサブマウントに分割する。
【００４９】
なお、セラミック基体１の第１および第２の内層導体層６，７を３〜５層設け、側面導体層４，５との接続部９を多く得ることが、上面導体層２，３と側面導体層４，５の電気的導通を確実にするという点で有利である。この場合は、〔１〕のセラミックグリーンシートを４〜６枚重ね合わせて形成すればよい。
【００５０】
また、第１および第２の側面導体層は、第１および第２の内層導体層よりも細い幅で上下方向に帯状に形成し、パターン面積を小さくすることで、第１および第２の側面導体層と第１および第２の内層導体層との間に生じる不要な浮遊容量を削減することが可能である。
【００５１】
また、第１および第２の側面導体層は、それらの上端がセラミック基体の側面の上端に達していないことからも同様にパターン面積を小さくし、さらに余計な浮遊容量を削減することが可能である。
【００５２】
なお、本発明は、上記実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を行なうことは何等差し支えない。例えば、上面導体層２，３と内層導体層６，７とを電気的に接続する貫通導体８の数を増やし、電気的導通を更に確実にする等の工夫が可能である。
【図面の簡単な説明】
【００５３】
【図１】本発明のサブマウントの実施の形態の一例を示し、（ａ）は平面図、（ｂ）は正面図である。
【図２】本発明のサブマウントの実施の形態の一例を示す斜視図である。
【図３】本発明のサブマウントの製造方法を説明する図である。
【図４】従来のサブマウントの例を示し、（ａ）は平面図、（ｂ）は正面図である。
【図５】従来のサブマウントの製造方法の例を示した図である。
【符号の説明】
【００５４】
１：セラミック基体
２：第１の上面導体層
３：第２の上面導体層
４：第１の側面導体層
５：第２の側面導体層
６：第１の内層導体層
７：第２の内層導体層
８：貫通導体
９：接続部
10：セラミック母基板
11ａ〜11ｄ：分割基板
12ａ、12ｂ：分割線
13ａ：側面
14：側面導体層
【図１】
2005191193.tif 000003
【図２】
2005191193.tif 000004
【図３】
2005191193.tif 000005
【図４】
2005191193.tif 000006
【図５】
2005191193.tif 000007