(57)【要約】【課題】高速で動作する回路をより安定させた混成集積回路装置を提供する。【解決手段】本発明の混成集積回路装置１０は、表面に絶縁層１７が設けられた金属基板１１と、絶縁層１７の表面に形成された導電パターン１２と、導電パターン１２上に固着された半導体素子１５Ａと、金属基板１１の周辺部で導電パターン１２に固着された外部接続手段としてのリード１４と、半導体素子１５Ａの近傍で、半導体素子１５Ａと電気的に接続された導電パターン１２と金属基板とを電気的に接続する接続部２０とを具備する構成と成っている。【選択図】  図１
2005005445.tif 000002
【特許請求の範囲】
【請求項１】
表面に絶縁層が設けられた金属基板と、
前記絶縁層の表面に形成された導電パターンと、
前記導電パターン上に固着された半導体素子と、
前記金属基板の周辺部で前記導電パターンに固着された外部接続手段と、
前記半導体素子の近傍で、前記導電パターンと前記金属基板とを電気的に接続する接続部とを具備することを特徴とする混成集積回路装置。
【請求項２】
前記金属基板と電気的に接続する前記導電パターンは、接地電位と接続されることを特徴とする請求項１記載の混成集積回路装置。
【請求項３】
前記接続部では、前記絶縁層を部分的に除去して露出した前記金属基板の表面と前記導電パターンとを、金属細線を介して電気的に接続することを特徴とする請求項１記載の混成集積回路装置。
【請求項４】
前記導電パターンおよび前記半導体素子により、Ｄ級増幅回路が構成されることを特徴とする請求項１記載の混成集積回路装置。
【請求項５】
前記接続部の近傍で、接地電位と接続された前記導電パターンと電源と接続された導電パターンとを短絡させるコンデンサを有することを特徴とする請求項１記載の混成集積回路装置。
【請求項６】
表面に絶縁層が設けられた金属基板と、
前記絶縁層の表面に形成された導電パターンと、
前記導電パターン上に固着されブリッジ回路を構成する半導体素子と、
前記金属基板の周辺部で前記導電パターンに固着された外部接続手段と、
前記半導体素子の近傍の前記金属基板と、接地電位と接続された導電パターンとを電気的に接続する接続部を具備することを特徴とする混成集積回路装置。
【請求項７】
前記接続部では、前記絶縁層を部分的に除去して露出した前記金属基板の表面と前記導電パターンとを、金属細線を介して電気的に接続することを特徴とする請求項６記載の混成集積回路装置。
【請求項８】
前記接続部の近傍で、接地電位と接続された導電パターンと電源と接続された導電パターンとを短絡させるコンデンサを有することを特徴とする請求項６記載の混成集積回路装置。
【請求項９】
複数個の前記ブリッジ回路が構成され、各々の前記ブリッジ回路に前記接続部が設けられることを特徴とする請求項６記載の混成集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は混成集積回路装置に関し、特に、高い周波数で動作する半導体素子を有する混成集積回路装置に関するものである。
【０００２】
【従来の技術】
図６を参照して、従来の混成集積回路装置１００の構成を説明する。図６（Ａ）は従来の混成集積回路装置１００の平面図であり、図６（Ｂ）はその断面図である。
【０００３】
図６（Ａ）を参照して、アルミニウム等の金属から成る金属基板１０１の表面には、絶縁層１０７を介して導電パターン１０２が形成されており、導電パターン１０２の所定の箇所に回路素子１０５が実装されることにより所望の混成集積回路が実現されている。ここで、回路素子１０５としては、ＩＣ、チップ抵抗、チップコンデンサ、パワートランジスタ等が採用され、フェイスアップで実装されるトランジスタは金属細線１０３を介して導電パターン１０２と電気的に接続されている。導電パターン１０２から成るパッド１０２Ａは、金属基板１０１の１側辺に複数個が形成され、この箇所には、半田等のロウ材を介してリード１０４が固着される（例えば、特許文献１を参照）。この様な構成を有する混成集積回路装置１００の応用分野の１つとして、例えば、オーディオ用のアンプモジュールがある。
【０００４】
更に、金属基板１０１と導電パターン１０２との間に寄生容量が発生するのを防止するために、接地電位と接続されたリード１０４Ａは、導電パターン１０２及び接続部１０８を介して金属基板１０１と電気的に接続されていた。また、上記のような構成を有する混成集積回路１００は、ケース材や封止樹脂により封止されていた。
【０００５】
【特許文献１】
特開２０００−１２９８７号公報（第４頁、第１図）
【０００６】
【発明が解決しようとする課題】
しかしながら、上述したような混成集積回路装置は以下に示すような問題を有していた。
【０００７】
即ち、高速に動作するＤ級増幅回路を金属基板１０１の表面に形成した場合、導電パターン１０２と金属基板１０１との間に発生する容量により、金属基板１０１の電位が変化してしまう。この電位の変化が、他の導電パターン１０２を通過する電気信号に悪影響を与えて、結果的に、オーディオの出力にノイズが発生してしまう問題があった。
【０００８】
更に、金属基板１０１と接続されたリード１０４Ａには、インダクタンス成分が発生してしまい、このことが、装置全体の動作を不安定にしていた。また、この問題を回避するために、金属基板１０１を電気的に独立させると、不要副射を抑えることができない問題が発生する。
【０００９】
本発明は、上記した問題を鑑みて成されたものである。従って、本発明の主な目的は、高速で動作する回路をより安定させた混成集積回路装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の混成集積回路装置は、表面に絶縁層が設けられた金属基板と、前記絶縁層の表面に形成された導電パターンと、前記導電パターン上に固着された半導体素子と、前記金属基板の周辺部で前記導電パターンに固着された外部接続手段と、前記半導体素子の近傍で、前記導電パターンと前記金属基板とを電気的に接続する接続部とを具備することを特徴とする。
【００１１】
更に、本発明の混成集積回路装置は、表面に絶縁層が設けられた金属基板と、前記絶縁層の表面に形成された導電パターンと、前記導電パターン上に固着されブリッジ回路を構成する半導体素子と、前記金属基板の周辺部で前記導電パターンに固着された外部接続手段と、前記半導体素子の近傍の前記金属基板と、接地電位と接続された導電パターンとを電気的に接続する接続部を具備することを特徴とする。
【００１２】
【発明の実施の形態】
図１を参照して、混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０の平面図であり、図１（Ｂ）は図１（Ａ）の断面図である。
【００１３】
本発明の混成集積回路装置１０は、表面に絶縁層１７が設けられた金属基板１１と、絶縁層１７の表面に形成された導電パターン１２と、導電パターン１２上に固着された半導体素子１５Ａと、金属基板１１の周辺部で導電パターン１２に固着された外部接続手段としてのリード１４と、半導体素子１５Ａの近傍で、導電パターン１２と金属基板１１とを電気的に接続する接続部２０とを具備する構成と成っている。このような構成要素を以下にて説明する。
【００１４】
回路基板１１の材料としては、アルミや銅等の金属が採用される。また、回路基板１１の材料として合金を採用しても良い。ここでは、アルミからなる回路基板１１を採用し、例えばその両面はアルマイト処理されている。絶縁層１７は、回路基板１１の表面に形成されており、導電パターン１２と回路基板１１とを絶縁させる働きを有する。また、回路素子１５から発せられる熱を積極的に回路基板１１に伝達させるために、絶縁層１７にはアルミナが高充填されている場合もある。ここで、絶縁等を目的としてアルミ基板の表面に形成されるＡＬ２Ｏ３等の酸化物は必ずしも必要では無い。従って、回路基板の表面は他の絶縁処理が施されても良い。
【００１５】
導電パターン１２は、絶縁層１７の表面に設けられており、銅等の金属から形成されている。導電パターン１２の所定の箇所には回路素子１５が固着され、回路基板１１の１側辺には、導電パターン１２から成るパッド１２Ａが複数個配置されている。導電パターン１２の所定の箇所に回路素子１５が固着されることで所定の電気回路が、回路基板１１上に形成されている。例えば、複数個のブリッジ回路が、金属基板１１の表面に形成されても良い。また、導電パターン１２は、電気的接続箇所を除いて、樹脂被膜で覆われても良い。
【００１６】
回路素子１５は、導電パターン１２の所定の箇所に、半田等のロウ材を介して実装される。回路素子１５としては、受動素子、能動素子または回路装置等を全般的に採用することができる。また、パワー系の素子を実装する場合は、導電パターン上に固着されたヒートシンク上にその素子が実装されても良い。フェイスアップで実装されるトランジスタおよびＩＣは、金属細線１３を介して導電パターン１２と電気的に接続されている。また、樹脂パッケージされたＩＣが回路素子１５として導電パターン１２に固着されても良い。
【００１７】
リード１４は、半田等のロウ材を介して導電パターン１２より成るパッド１２Ａに固着されており、外部との電気的入力・出力を行う働きを有する。ここでは、金属基板１１の一側辺にリード１４が固着されているが、金属基板１１の対向する２辺にリード１４を設けても良い。
【００１８】
半導体素子１５Ａは、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であり、更に好適には、５０Ｖ以上の振幅でスイッチングするパワーＭＯＳＦＥＴ、あるいは、低振幅で高速に動作する半導体素子を採用することができる。ここで、半導体素子１５Ａとしては、ブリッジ回路を構成するものを採用することができる。
【００１９】
封止樹脂１６は金属基板１１の表面に形成された導電パターン１２及び回路素子１５を被覆している。更にここでは、封止樹脂１６は、金属基板１１の裏面を露出させて、金属基板１１全体を被覆している。このように、金属基板１１の裏面を露出させることで、回路素子１５が動作することにより発生する熱を、積極的に放出させることができる。また、金属基板１１の裏面も被覆して封止樹脂１６を形成することも可能であり、この場合は、装置全体の耐湿性を向上させることができる。
【００２０】
図１（Ｂ）を参照して、導電パターン１２と金属基板１１とを接続する接続部２０の詳細を説明する。同図に示す導電パターン１２は、一方が半導体素子１５Ａのソース電極に金属細線１３を介して接続されており、他方がリード１４を介して接地電位と接続されている。そして、絶縁層１７を部分的に除去することにより、金属基板１１の表面は露出して、露出部１１Ａを構成している。露出部１１Ａと導電パターン１２とは、金属細線１３により接続されている。従って、半導体素子１５Ａ近傍の金属基板１１は、金属細線１３、導電パターン１２、リード１４を介して接地電位に接続している。
【００２１】
図１（Ｃ）を参照して、金属基板１１と電気的に接続された導電パターン１２Ａは、半導体素子１５Ａの近傍でコンデンサ１５Ｂに電気的に接続している。ここで、導電パターン１２Ａは接地電位と接続され、導電パターン１２Ｂは出力信号が通過し、導電パターン１２Ｃは電源と接続されている。コンデンサ１５Ｂは、比較的大型の容量を有するものであり、導電パターン１２Ａおよび導電パターン１２Ｃを短絡させるようにロウ材１９を介して固着されている。そして、導電パターン１２Ｂは、コンデンサ１５Ｂの下方を引き回されるように形成されている。また、導電パターン１２Ｂは、その表面が被覆樹脂１８により覆われている。従って、コンデンサ１５Ｂやロウ材１９との短絡を防止することができる。このように、比較的大型の素子であるコンデンサ１５Ｂの下方に、導電パターン１２Ｂが形成されることにより、金属基板１１の配線密度を向上させることができる。
【００２２】
本発明の特徴は、高速で動作する半導体素子１５Ａの近傍で、接地電位と接続された導電パターン１２と金属基板１１とを電気的に接続し、更に、コンデンサ１５Ｂと接続したことにある。具体的には、半導体素子１５Ａが高速でスイッチングを行うことにより、半導体素子１５Ａ近傍の金属基板１１の電位は変化する。そこで、本発明では、半導体素子１５Ａ近傍の金属基板１１を接続部２０を介してコンデンサ１５Ｂと接続することにより、その電位をコンデンサ１５Ｂで吸収している。従って、半導体素子１５Ａ近傍の金属基板１１の著しい電位の変化を抑制することができる。また、複数の半導体素子１５Ａが設けられた場合は、その個数に応じて接続部２０の数を調整しても良い。
【００２３】
図２を参照して、具現化された混成集積回路１０の平面的な構成を説明する。金属基板１１の表面には、複数個のチャンネルが構成され、個々のチャンネルがハーフブリッジ回路を構成している。同図では、第１のチャンネルＣＨ１および第２のチャンネルＣＨ２からなる２つのブリッジ回路を示している。しかし任意の複数個のハーフブリッジから成るチャンネルを金属基板１１の表面に構成することができる。
【００２４】
第１のチャンネルＣＨ１は、入力信号に応じて動作する半導体素子１５Ａを有し、この半導体素子１５Ａとしては、パワー系のスイッチング素子や、高周波のスイッチング素子等を採用することができる。半導体素子１５Ａは導電パターン１２に接続され、ここでは、３つの導電パターン１２が、電源Ｖｃｃ、設置電位ＧＮＤ、および、出力電位ＯＵＴに接続される。接続部２０は、半導体素子１５Ａの近傍にて、ＧＮＤと接続された導電パターン１２と金属基板１１とを電気的に接続している。コンデンサ１５Ｂは、Ｖｃｃと接続された導電パターン１２と、ＧＮＤと接続された導電パターン１２とを短絡させるように、固着されている。ここでは、２つのコンデンサ１５Ｂが固着されているが、この個数は任意に変更することができる。
【００２５】
第２のチャンネルＣＨ２は、上述した第１のチャンネルＣＨ１に近接され、第１のチャンネルＣＨ１と同様の構成を有する。
【００２６】
図３を参照して、混成集積回路１０に構成される回路を説明する。混成集積回路１０には、ここでは、第１のチャンネルＣＨ１、第２のチャンネルＣＨ２、第３のチャンネルＣＨ３および第４のチャンネルから成る４つのチャンネルが構成され、個々がハーフブリッジ回路を構成している。
【００２７】
第１のチャンネルＣＨ１の詳細を説明すると、ＴＲ１およびＴＲ２はブリッジ回路を構成するスイッチング素子であり、例えばパワー系のＭＯＳＦＥＴを採用することができる。ＴＲ１およびＴＲ２のゲート電極は、第１のＩＣ１と接続され、ＩＣ１からの電気信号に応じて、ＴＲ１およびＴＲ２はスイッチングを行う。ＴＲ１のドレイン電極Ｄ１は、第１の電源Ｖｃｃ１と接続されている。また、ＴＲ１のソース電極であるＳ１は、ＴＲ２のドレイン電極Ｄ２と接続され、両者の中間部から第１の出力ＯＵＴ１が引き出されている。ＴＲ２のソース電極Ｓ２は、第１の接地電位ＧＮＤ１と接続され、ＴＲ１およびＴＲ２の近傍で金属基板１１の第１の接続箇所ＳＵＢ１と接続されている。即ち、図１（Ｂ）に示す接続部２０の様な構造で接続箇所ＳＵＢ１は形成される。
【００２８】
カップリングコンデンサである第１のコンデンサＣ１は、第１の接地電位ＧＮＤ１と第１の電源Ｖｃｃとを短絡させるように設けられている。更に、第１のコンデンサＣ１は、第１の接続箇所ＳＵＢ１の近傍に２つが並列して設けられている。従って、ＴＲ１やＴＲ２が高速で動作することによりその近傍の金属基板１１の電位が上昇しても、直ちにその電位は第１のコンデンサＣ１に流れ込む。従って、電気回路の他の箇所に、この電位が悪影響を及ぼすのを抑止することができる。
【００２９】
第２のチャンネルＣＨ２は、上記した第１のチャンネルＣＨ１と同様の構成を有し、ＯＵＴ２より出力信号が出力される。そして、第１のチャンネルＣＨ１と第２のチャンネルＣＨ２とで、Ｈブリッジ回路が構成されている。即ち、パルス信号である第１の出力ＯＵＴ１および第２の出力ＯＵＴ２は、第１のローパスフィルターＬＦ１に接続され、デジタル信号がアナログ信号に変換される。そして、アナログ信号により、負荷である第１のスピーカーＳ１は動作する。ローパスフィルターＬＦ１により変換される前の信号は図４（Ａ）に示す様なパルス信号であり、ローパスフィルターＬＦ１により変換された後の信号は図４（Ｂ）に示す様なアナログ信号である。即ち、本発明では、Ｄ級の増幅を行うＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）を行っている。
【００３０】
第３のチャンネルＣＨ３および第４のチャンネルＣＨ４は、各々が上述した第１のチャンネルＣＨ１と同様のハーフブリッジを構成し、両者でＨブリッジが構成されている。即ち、パルス信号である第３の出力ＯＵＴ３および第４の出力ＯＵＴ４は、第２のローパスフィルターＬＦ２により、アナログ信号に変換される。そして、このアナログ信号により第２のスピーカーＳ２が動作する。
【００３１】
図５を参照して、本発明の混成集積回路の構成による具体的な効果を説明する。図５（Ａ）は本発明の混成集積回路１０の出力波形を示し、図５（Ａ）は従来型の混成集積回路１０の出力波形を示している。両図で、横軸は時間軸を示し、縦軸は出力の電圧の高さを示している。
【００３２】
図５（Ａ）を参照して、第１の出力は、例えば図３に示す第１のチャンネルＣＨ１の出力である。そして、第２の出力は第１のチャンネルＣＨ１に隣接された第２のチャンネルＣＨ２の出力波形である。同図から明らかなように、第１の出力が平滑な際に、第２の出力を変化させても、その変化は第１の出力に殆ど影響を及ぼさない。
【００３３】
図５（Ｂ）を参照して、第１の出力が平滑な際に第２の出力を変化すると、第１の出力の電圧地が変化する。これは、第１の出力の変化により金属基板１１の電位が変化してしまい、その影響を第１の出力が受けたためである。従って、混成集積回路１０にオーディオのアンプ機能を内蔵させた場合では、出力であるオーディオ信号にノイズが発生してしまう。
【００３４】
尚、上記した本実施の形態は、本発明の要旨を逸脱しない範囲で種々の変更が可能である。例えば、以下のような変更を行うことが可能である。
【００３５】
上記の説明では、混成集積回路１０はオーディオ用のアンプモジュールを構成していたが、他の用途の電気回路を構成することも可能である。例えば、インバータ回路、ＤＣ／ＤＣコンバータ回路等を構成することができる。
【００３６】
上記実施の形態では、半導体素子の近傍にて、接地電位と接続された導電パターンと金属基板とを接続したが、これとは別途に、接続箇所を設けて、金属基板を接地電位と接続しても良い。このことにより、金属基板のシールド効果を更に向上させることができる。
【００３７】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【００３８】
高速で動作する半導体素子の近傍に於いて、接地電位と接続された導電パターンと金属基板を接続している。従って、半導体素子の動作によりその近傍の金属基板の電位が変化した場合でも、その電位を導電パターンを介して外部に逃がすことができるので、電気回路の誤動作およびノイズの発生を抑止することができる。
【００３９】
更に、高速で動作する半導体素子の近傍に於いて、デカップリングコンデンサを金属基板に固着して、金属基板の電位をこのコンデンサに吸収させている。従って、電気回路の誤動作およびノイズの発生を、更に、抑止することができる。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置の断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図２】本発明の混成集積回路装置の平面図である。
【図３】本発明の混成集積回路装置の回路図である。
【図４】本発明の混成集積回路装置の特性図である。
【図５】本発明の混成集積回路装置の特性図である。
【図６】従来の混成集積回路装置を説明する平面図（Ａ）、断面図（Ｂ）である。
【図１】
2005005445.tif 000003
【図２】
2005005445.tif 000004
【図３】
2005005445.tif 000005
【図４】
2005005445.tif 000006
【図５】
2005005445.tif 000007
【図６】
2005005445.tif 000008