(57)【要約】  【課題】  サージ電圧や静電気による過電圧から内部領域ＩＣを保護することのできる半導体装置を提供する。  【解決手段】  集積回路が配置されている内部領域ＩＣの外周をとりかこむように配置され接地端子ＧＮＤにより接地されている接地配線Ｌ０と、接地配線Ｌ０と対向するように配置されている容量パターンＰＣと、接続部ＣＴにより容量パターンＰＣに接続されている接地側ギャップパターンＧ０と、第1端子Ｔ１、第２端子Ｔ２と内部領域ＩＣとを接続するそれぞれ第1配線Ｌ１、第２配線Ｌ２と、各配線Ｌ１、Ｌ２からギャップパターンＧ０に対向するように配置されている集積回路側ギャップパターンＧ１、Ｇ２とを含んでなる半導体装置。【選択図】  図１
2005317759.tif 000002
【特許請求の範囲】
【請求項１】
突起部を有する導電部材により間隙を構成する半導体装置において、
集積回路の接地端子に接続された第１の導電部材と、
集積回路の前記接地端子以外の外部入出力端子に接続された第２の導電部材と、
前記第１の導電部材と対面するように配され前記第１の導電部材とでキャパシタを構成する第３の導電部材とを有し、
前記間隙を構成する一方の突起部が前記第３の導電部材に、
前記間隙を構成する他方の突起部が前記第２の導電部材にそれぞれ接続され、
前記外部入出力端子に印加されたパルス状の過電圧を前記間隙及びキャパシタを介して接地へ排除することを特徴とする半導体装置。
【請求項２】
前記第１の導電部材と前記第２の導電部材とが交差しないことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記間隙が、前記外部入出力端子の近傍に１つ以上配置されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第３の導電部材が前記第１の導電部材の上面に形成されたことを特徴とする請求項１記載の半導体装置。
【請求項５】
前記第３の導電部材が前記第１の導電部材の下面に形成されたことを特徴とする請求項１記載の半導体装置。
【請求項６】
前記一方の突起部及び他方の突起部が絶縁膜上に形成され、前記間隙に空隙があることを特徴とする請求項１〜５記載の半導体装置。
【請求項７】
前記一方の突起部及び他方の突起部が絶縁膜上に形成され、前記間隙が前記空隙以外の絶縁物であることを特徴とする請求項１〜５記載の半導体装置。
【請求項８】
請求項１〜７に記載のいずれか１つの半導体装置において、
前記第１の導電部材が、前記外部入出力端子の周囲に配置されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、半導体素子の過電圧保護に関するものである。
【背景技術】
【０００２】
半導体装置の市場故障の中で最も発生率の高いものが、静電気や過電圧などによる破壊であり、静電破壊を含めて過電圧印加に対する防止策として、各種の保護素子を内蔵した半導体装置が知られている。
【０００３】
従来のこのような保護素子の一例を図３（ａ）、（ｂ）、（ｃ）を参照して説明する。図３（ａ）は半導体装置の平面図、図３（ｂ）は図３（ａ）のＢ−Ｂ´線における断面図、図３（ｃ）は本例による保護素子を応用した等価回路図である。
【０００４】
図において、外部端子１と抵抗Ｒ１とを接続する金属配線４と、外部端子２と抵抗Ｒ２とを接続する金属配線５とが、半導体基板上で絶縁膜３を間に挟んで互いに交差している為、金属配線４と金属配線５との間に、容量Ｃ１が構成されている。そして、エミッタを共通接続した一対のｎｐｎトランジスタＱ１、Ｑ２の各ベースはそれぞれ抵抗Ｒ１、Ｒ２に接続されている。
【０００５】
金属配線４、５の交差部分に容量Ｃ１があるため、外部端子１、２への特に高い周波数成分、例えば外部端子同士間で静電破壊試験を行う際のパルス状電圧印加は、この容量を通して流れることにより、トランジスタＱ１、Ｑ２の破壊を防止している（例えば、特許文献１参照。）。
【０００６】
また、従来の保護素子の他の例を図４（ａ）、（ｂ）、（ｃ）を参照して説明する。図４（ａ）は半導体装置の平面図、図４（ｂ）は図４（ａ）のＣ−Ｃ´線における断面図である。
【０００７】
図において、１０は集積回路が配置されている内部領域、１１は集積回路の外周をとりかこむように配置されている配線であり、集積回路とは絶縁されていて、接地されている。１２は集積回路とボンディングパッド１３を接続する配線であり、図４（ｂ）のように集積回路を取り囲む配線１１とは交差するように配置されている。図４（ｃ）に示す１４はウィスカである。尚、配線１１と配線１２は絶縁膜１５を介して絶縁されている。
【０００８】
配線１１の上部にはウィスカ１４が適切な長さに調整されて成長しており、その長さは外部からボンディングパッド１３を介して静電気などの過大電圧が印加された時に、その電荷を所望の電圧で逃がすように調整されている。ここで、絶縁膜１５の誘電率や膜厚を好適に選定することにより、任意に電荷を逃がす電圧を設定することができる。
【０００９】
この方法によれば回路自体、もしくは回路内の素子そのものを使って回路保護、または素子の保護を図らないため回路や素子の特性を全く変えずに回路保護を図ることができる。また、ウィスカ１４の先端という細い部分が電流の経路となるため、一度電流を逃した後でも、電流のリークが大きくなることは少なく回路に影響を与えることがない（例えば、特許文献２参照。）。
【特許文献１】特開平３−１１６７５８号公報（第２頁、図１〜３）
【特許文献２】特開平８−２７４２６５号公報（第３、４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記の容量Ｃ１を保護素子とする構成によれば、外部端子１、２間への静電破壊試験のサージ電圧は、容量Ｃ１を介して外部に流れるので、内部回路のトランジスタＱ１、Ｑ２が破壊されることはない。しかし、抵抗Ｒ１及びＲ２と容量Ｃ１の組み合わせにより、等価的に積分回路が構成されるため、高速動作の実現には不利である。また、互の端子への信号が影響し合うことで期待しない動作を起こすおそれがある。
【００１１】
また、ウィスカ１４を過電圧印加時の電流の経路とする構成によれば、配線１１、１２間の電界強度や温度勾配の発生及び大電流密度によるエレクトロマイグレーションや、絶縁膜１５と配線１１、１２との熱膨張係数が異なることにより配線に応力ストレスが働き、このストレスを緩和するようにストレスマイグレーションがウィスカ１４を基点として発生するおそれがあり、最悪の場合、配線間短絡を引き起こすという問題があった。
【００１２】
本発明は上記課題の解決を目的として提案されたもので、外部端子への入力信号の伝達速度を低下させること無く、サージ電圧を効果的に阻止し、各種の配線間マイグレーションを抑止できる半導体装置を提供する。
【課題を解決するための手段】
【００１３】
請求項１記載の発明は、突起部を有する導電部材により間隙を構成する半導体装置において、集積回路の接地端子に接続された第１の導電部材と、集積回路の接地端子以外の外部入出力端子に接続された第２の導電部材と、第１の導電部材と対面するように配され第１の導電部材とでキャパシタを構成する第３の導電部材とを有し、間隙を構成する一方の突起部が第３の導電部材に、間隙を構成する他方の突起部が第２の導電部材にそれぞれ接続され、外部入出力端子に印加されたパルス状の過電圧を間隙及びキャパシタを介して接地へ排除することを特徴とする半導体装置である。
【００１４】
請求項２記載の発明は、第１の導電部材と第２の導電部材とが交差しないことを特徴とする請求項１記載の半導体装置である。
【００１５】
請求項３記載の発明は、間隙が、外部入出力端子の近傍に１つ以上配置されていることを特徴とする請求項１記載の半導体装置である。
【００１６】
請求項４記載の発明は、第３の導電部材が第１の導電部材の上面に形成されたことを特徴とする請求項１記載の半導体装置である。
【００１７】
請求項５記載の発明は、第３の導電部材が第１の導電部材の下面に形成されたことを特徴とする請求項１記載の半導体装置である。
【００１８】
請求項６記載の発明は、一方の突起部及び他方の突起部が絶縁膜上に形成され、間隙に空隙があることを特徴とする請求項１〜５記載の半導体装置である。
【００１９】
請求項７記載の発明は、一方の突起部及び他方の突起部が絶縁膜上に形成され、間隙が空隙以外の絶縁物であることを特徴とする請求項１〜５記載の半導体装置である。
【００２０】
請求項８記載の発明は、請求項１〜７に記載のいずれか１つの半導体装置において、第１の導電部材が、外部入出力端子の周囲に配置されていることを特徴とする半導体装置である。
【発明の効果】
【００２１】
以上の通り、本発明の構成によれば、外部端子に高圧のサージ電圧が入力されると、ギャップ構造で放電が生じ、アースに流れるため、サージ電圧が内部回路に流入することはなく、内部回路がサージ電圧から保護される。
【００２２】
そして、過電圧による配線の溶融及び飛散により配線の短絡が生じても、接地配線側近傍の設けたキャパシタにより絶縁が保たれるため、半導体回路機能が失われることは無い。
【００２３】
また、配線の先端を鋭利にすることで、ギャップ先端でのキャパシタは極めて少なくなり、かつ放電し易くなるので、サージ電圧を効果的に阻止しながら動作速度を維持できる。
【００２４】
さらに、本発明の構成によれば、接地配線側近傍にキャパシタを形成したことにより、配線間ギャップでの電界の緩和を行うことができ、各種の配線間マイグレーションを抑止できる。
【発明を実施するための最良の形態】
【００２５】
内部回路を過電圧から保護するという目的を、入出力端子に通じている配線の一部と接地端子に通じている配線の一部とを交差させずに、且つ尖塔パターンで近接させることで実現した。
【実施例１】
【００２６】
以下、本発明の実施例１の半導体装置１００を、図１を参照し説明する。図１（ａ）は半導体装置１００の平面図、図１（ｂ）は図１（ａ）のＡ−Ａ´線における断面図である。
【００２７】
図において、ＩＣは集積回路が配置されている内部領域、Ｌ０は集積回路の外周をとりかこむように配置されている接地配線であり、接地端子ＧＮＤにより接地されている。
【００２８】
ＰＣは容量パターンで接地配線Ｌ０とで接地配線Ｌ０の近くに容量ＣＣを構成するパターンであり、図１（ｂ）のように接地配線Ｌ０と対向するように配置されている。Ｇ０は接地側ギャップパターンで接続部ＣＴにより容量パターンＰＣに接続されている。
【００２９】
Ｔ１、Ｔ２はそれぞれ第1端子、第２端子で、内部領域ＩＣとそれぞれ第1配線Ｌ１、第２配線Ｌ２で接続されている。Ｇ１、Ｇ２は集積回路側ギャップパターンで、それぞれ第1配線、第２配線からギャップパターンＧ０に対向するように配置されている。
【００３０】
この半導体装置１００の端子Ｔ１、Ｔ２にサージ等が印加されたときの動作を以下に説明する。端子Ｔ１、Ｔ２に印加されたサージ電圧および静電気は、きわめて高い電圧であり、上記のような近接したギャップで放電され、そのエネルギーは、接地端子ＧＮＤへ逃げていく。つまり、サージ電圧や静電気といった立ち上がりの早く、かつ高電圧のパルスは、ギャップ及び数pf程度の容量ＣＣを十分に流れていくため、直接半導体素子の内部領域ＩＣへかからない。
【００３１】
また、接地配線Ｌ０側にＤＣカット用キャパシタとして容量ＣＣが構成されており、第1配線Ｌ１、第２配線Ｌ２と接地配線Ｌ０との間の電界勾配を緩和するように容量ＣＣが働くため、エレクトロマイグレーションの進行を抑制する。
【００３２】
さらに、ギャップパターン間で種々のマイグレーションによる短絡や過電圧によるギャップパターンの溶融及び飛散による短絡が起こっても、容量ＣＣがあるため配線Ｌ１、Ｌ２と接地配線Ｌ０間の直接の短絡を防止することができる。
【００３３】
尚、本発明の半導体装置は、上記の３端子を想定した実施形態に限定されるものではなく、集積回路規模に応じて本発明の要旨を逸脱しない範囲内において種々変更を加え得る。
【００３４】
例えば、図２に示した半導体装置１１０は、内部領域ＩＣの外周に複数の端子及び接地配線Ｌ０を配し、各端子に接続される配線に複数のギャップパターンを設けている。図において、Ｔｎは第ｎ端子、Ｌｎは第ｎ端子Ｔｎから伸びる第ｎ配線である（ｎは自然数。）。
【００３５】
本例においても、端子への入力信号の伝達速度を低下させること無く、過電圧の内部領域ＩＣへの印加を効果的に阻止し、各種の配線間マイグレーションを抑止できる。
【産業上の利用可能性】
【００３６】
本発明の半導体装置は、信号入出力端子へのサージ電圧や静電気による過電圧から内部領域を保護する目的の半導体装置に広く適用できる。
【図面の簡単な説明】
【００３７】
【図１】実施例１に係る保護素子を用いた半導体装置である。
【図２】別の実施例に係る保護素子を用いた半導体装置である。
【図３】従来の保護素子を用いた半導体装置の一例である。
【図４】従来の保護素子を用いた半導体装置の他の例である。
【符号の説明】
【００３８】
Ｌ０      接地配線
ＩＣ      内部領域
ＧＮＧ    接地端子
ＰＣ      容量パターン
ＣＣ      容量
ＣＴ      接続部
Ｇ０      接地側ギャップパターン
Ｇ１、Ｇ２      集積回路側ギャップパターン
Ｌ１、Ｌ２、・・・、Ｌｎ      配線
Ｔ１、Ｔ２、・・・、Ｔｎ      端子
１００、１１０  半導体装置
１、２    外部端子
３        絶縁膜
４、５    金属配線
Ｃ１      容量
Ｑ１、Ｑ２      トランジスタ
Ｒ１、Ｒ２      抵抗
１０      内部領域
１１、１２      配線
１３      ボンディングパッド
１４      ウィスカ
１５      絶縁膜
【図１】
2005317759.tif 000003
【図２】
2005317759.tif 000004
【図３】
2005317759.tif 000005
【図４】
2005317759.tif 000006