(57)【要約】【課題】アナログビデオ信号のサンプリングのためのアナログスイッチとしてのトランジスタの寄生容量に起因するデータ線の保持電位の変動を抑えることで良好な画像表示を可能とする。【解決手段】アクティブマトリクス型液晶表示装置のデータドライバにおいて、アナログビデオ信号ＶｉｄｅｏのサンプリングのためのＮｃｈおよびＰｃｈトランジスタ６１、６２の寄生容量差｜ＣｇｄＮ―ＣｇｄＰ｜に起因する各ソースバスラインＳＬｊの保持電位の変動を相殺すべく、サンプリングパルス生成回路２１（もしくはそれを構成するシフトレジスタ）において当該ソースバスラインＳＬｊに対応する段の１段後段の出力信号Ｑ（ｊ＋１）Ｂを補正信号とし、この補正信号Ｑ（ｊ＋１）Ｂを所定容量Ｃｃを介してソースバスラインＳＬｊに与える。【選択図】  図８
2005055461.tif 000002
【特許請求の範囲】
【請求項１】
表示すべき画像を表すアナログ信号を所定のクロック信号に基づきサンプリングすることによって順次得られる標本化値としてのアナログ電圧を、前記画像を形成するための複数の画素形成部に接続される複数のデータ線にそれぞれ対応して形成された複数のサンプリング容量に順次保持させるアナログ方式のデータ線駆動回路であって、
前記データ線の本数に応じた段数のシフトレジスタであって各段の出力信号が前記クロック信号に応じて順次アクティブとなるシフトレジスタを含み、当該シフトレジスタの各段の出力信号に基づき、前記データ線の本数に応じた数のサンプリング信号であって前記クロック信号に応じて順次アクティブとなるサンプリング信号を出力するサンプリングパルス生成回路と、
前記サンプリング信号のそれぞれに対応して設けられ、対応するサンプリング信号がアクティブのときにオンされ非アクティブのときにオフされる電界効果形トランジスタからなるアナログスイッチと、
前記アナログ信号を伝達するアナログ映像信号線であって各サンプリング容量が前記アナログスイッチのいずれか１つを介して接続されるアナログ映像信号線と、
前記トランジスタがオン状態からオフ状態に変化するときの前記トランジスタのゲート端子の電位変化により前記トランジスタの寄生容量を介して生じる前記サンプリング容量の保持電圧の変動が補償されるように、所定容量を介して前記サンプリング容量に所定の補正信号を供給する補正信号供給手段と
を備えることを特徴とするデータ線駆動回路。
【請求項２】
前記補正信号供給手段は、前記サンプリングパルス生成回路において生成される所定の信号を前記補正信号として、前記所定容量を介して前記サンプリング容量に供給することを特徴とする、請求項１に記載のデータ線駆動回路。
【請求項３】
前記補正信号供給手段は、前記サンプリング信号の数以下の自然数をｊとしたとき、前記サンプリング信号のうちｊ番目のサンプリング信号によってオン／オフされる前記トランジスタを介して前記アナログ映像信号線に接続される前記サンプリング容量に、前記シフトレジスタのｊ＋１段目の出力信号を前記補正信号として前記所定容量を介して供給することを特徴とする、請求項２に記載のデータ線駆動回路。
【請求項４】
前記アナログスイッチは、互いに並列に接続されたＮチャンネル形およびＰチャンネル形トランジスタからなり、
前記サンプリング信号の数以下の自然数をｊとしたとき、前記サンプリング信号のうちｊ番目のサンプリング信号によってオン／オフされる前記Ｎチャンネル形およびＰチャンネル形トランジスタを介して前記アナログ映像信号線に接続される前記サンプリング容量に前記補正信号を供給するための結合容量としての前記所定容量は、当該ｊ番目のサンプリング信号によってオン／オフされる前記Ｎチャンネル形およびＰチャンネル形トランジスタの寄生容量の容量値差と略同一の容量値を有することを特徴とする、請求項２または３に記載のデータ線駆動回路。
【請求項５】
前記シフトレジスタは、各段の出力信号が初段から終段に向かって順にアクティブとなる順方向動作と、各段の出力信号が終段から初段に向かって順にアクティブとなる逆方向動作との双方が可能であり、
前記補正信号供給手段は、前記サンプリング信号の数以下で２以上の自然数をｊとして、
前記シフトレジスタが順方向動作をしている場合には、前記サンプリング信号のうちｊ番目のサンプリング信号によってオン／オフされる前記トランジスタを介して前記アナログ映像信号線に接続される前記サンプリング容量であるｊ番目のサンプリング容量に、前記シフトレジスタのｊ＋１段目の出力信号を前記補正信号として前記所定容量を介して供給し、
前記シフトレジスタが逆方向動作をしている場合には、前記ｊ番目のサンプリング容量に、前記シフトレジスタのｊ−１段目の出力信号を前記補正信号として前記所定容量を介して供給することを特徴とする、請求項２に記載のデータ線駆動回路。
【請求項６】
前記シフトレジスタの各段は、ＲＳフリップフロップによって構成されていることを特徴とする、請求項１から５までのいずれか１項に記載のデータ線駆動回路。
【請求項７】
請求項１から６までのいずれか１項に記載のデータ線駆動回路を備えることを特徴とする表示装置。
【請求項８】
前記データ線駆動回路は、前記複数の画素形成部が形成された基板と同一の基板上に形成されていることを特徴とする、請求項７に記載の表示装置。
【請求項９】
前記データ線駆動回路は、連続粒界結晶シリコンを使用した薄膜トランジスタにより構成されていることを特徴とする、請求項８に記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ映像信号が入力されるデータ線駆動回路を備えたアクティブマトリックス型液晶表示装置等の表示装置に関するものであり、更に詳しくは、そのような表示装置において使用されるアナログ方式のデータ線駆動回路に関する。
【０００２】
【従来の技術】
図１３は、従来のアナログ点順次駆動方式の液晶表示装置の一例を示すブロック図である。この液晶表示装置は、データ線駆動回路としてのデータドライバ（「ソースドライバ」とも呼ばれる）１０１と、走査線駆動回路としてゲートドライバ１０２と、複数の画素形成部がマトリクス状に配列された画素アレイからなる表示部１０３と、表示制御回路としての液晶コントローラ６００とを備えており、表示部１０３とデータドライバ１０１とゲートドライバ１０２とにより本体部１００が構成される。
【０００３】
表示部１０３は、外部の信号源から液晶コントローラ６００が受け取る画像データの表す画像における水平走査線にそれぞれが対応する複数本（ｍ本）の走査信号線であるゲートバスラインＧＬ１〜ＧＬｍと、それらのゲートバスラインＧＬ１〜ＧＬｍのそれぞれと交差する複数本（ｎ本）のデータ線であるソースバスラインＳＬ１〜ＳＬｎと、それらのゲートバスラインＧＬ１〜ＧＬｍとソースバスラインＳＬ１〜ＳＬｎとの交差点にそれぞれ対応して設けられた複数個（ｍ×ｎ個）の画素形成部とを含む。これらの画素形成部はマトリクス状に配置されて上記の画素アレイを構成し、各画素形成部は、対応する交差点を通過するソースバスラインＳＬｊにソース端子が接続される共に当該交差点を通過するゲートバスラインＧＬｋにゲート端子が接続されたスイッチング素子であるＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）と、そのＴＦＴのドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極と、上記複数の画素形成部に共通的に設けられ画素電極と共通電極との間に挟持された液晶層とからなり、必要に応じ、画素電極と共通電極とによって形成される容量に並列に補助容量が付加される。そして、画素電極と共通電極とにより形成される容量（補助容量が付加されている場合にはこれに補助容量を加えた容量）により、画素容量が構成される。
【０００４】
液晶コントローラ６００は、外部の信号源から画像データを示すデジタルビデオ信号を受け取り、そのデジタルビデオ信号の表す画像を表示部１０３に表示させるための信号として、データドライバ用スタートパルスＳＳＰと、データドライバ用クロック信号ＳＣＫおよびその論理反転信号ＳＣＫＢと、ソースバスラインＳＬ１〜ＳＬｎに印加すべきアナログ電圧を示すアナログビデオ信号Ｖｉｄｅｏと、ゲートドライバ用スタートパルスＧＳＰと、ゲートドライバ用クロック信号ＧＣＫおよびその論理反転信号ＧＣＫＢとを生成する。
【０００５】
データドライバ１０１は、データドライバ用スタートパルスＳＳＰと、データドライバ用クロック信号ＳＣＫおよびその論理反転信号ＳＣＫＢと、アナログビデオ信号Ｖｉｄｅｏとを液晶コントローラ６００から受け取り、これらの信号に基づき表示部１０３に対して点順次駆動を行う。すなわち、データドライバ１０１は、これらの信号に基づき、各水平走査期間において所定期間ずつアナログビデオ信号Ｖｉｄｅｏの示す電圧をソースバスラインＳＬ１〜ＳＬｎに順次印加していく。
【０００６】
ゲートドライバ１０２は、ゲートドライバ用スタートパルスＧＳＰと、ゲートドライバ用クロック信号ＧＣＫおよびその論理反転信号ＧＣＫＢとを液晶コントローラ６００から受け取り、これらの信号に基づき、各垂直走査期間において、ゲートバスラインＧＬ１〜ＧＬｍを１水平走査期間ずつ順次に選択し、選択したゲートバスラインにアクティブな走査信号（ＴＦＴをオンさせる電圧）を印加する。
【０００７】
上記のようにして表示部１０３において、ソースバスラインＳＬ〜ＳＬｎには、データドライバ１０１からアナログビデオ信号Ｖｉｄｅｏがデータ信号Ｓ１〜Ｓｎとしてそれぞれ印加され、ゲートバスラインＧＬ１〜ＧＬｍには、ゲートドライバ１０２から走査信号Ｇ１〜Ｇｍがそれぞれ印加される。これにより、表示部１０３における各画素容量には、アナログビデオ信号Ｖｉｄｅｏに応じた電圧が保持され、液晶層には、アナログビデオ信号Ｖｉｄｅｏに応じて画素電極と共通電極との電位差に相当する電圧が印加される。表示部１０３は、この印加電圧によって液晶層の光透過率を制御することにより、外部の信号源から受け取ったデジタルビデオ信号の示す画像を表示する。
【０００８】
なお、上記液晶表示装置では、多結晶シリコンまたは連続粒界結晶シリコン（Ｃｏｎｔｉｎｕｏｕｓ  Ｇｒａｉｎ  Ｓｉｌｉｃｏｎ）（以下「ＣＧシリコン」という）等によって、データドライバ１０１およびゲートドライバ１０２を表示部１０３と同一の基板上（ガラスまたは石英等からなる基板上）に形成することができる。このように同一基板上に表示部と駆動回路部とが一体的に形成された液晶表示装置は、「ドライバーモノリシック型液晶表示装置」と呼ばれている。この場合、上記液晶表示装置における本体部１００が、駆動回路を含む表示パネルとなる。
【０００９】
図１４は、上記のようなアナログ点順次駆動方式の液晶表示装置におけるデータドライバ１０１の構成を示している。このデータドライバ１０１は、サンプリングパルス生成回路５１と、上記複数のソースバスラインＳＬ１，ＳＬ２，…，ＳＬｎにそれぞれ対応する複数のアナログスイッチ部５２１，５２２，…，５２ｎと、上記複数のソースバスラインＳＬ１，ＳＬ２，…，ＳＬｎのそれぞれがそれら複数のアナログスイッチ部５２１，５２２，…，５２ｎのいずれか１つを介して接続されるビデオライン５４とを備えており、サンプリングパルス生成回路５１には、１水平走査期間毎にハイレベル（Ｈレベル）となるスタートパルスＳＳＰと、クロック信号ＳＣＫと、そのクロック信号ＳＣＫの論理反転信号（以下「反転クロック信号」という）ＳＣＫＢとが入力され、ビデオライン５４にはアナログビデオ信号Ｖｉｄｅｏが与えられる。このサンプリングパルス生成回路５１は、スタートパルスＳＳＰをクロック信号ＳＣＫ（および反転クロック信号ＳＣＫＢ）に応じて１水平走査期間の間に入力端から出力端まで順次シフトさせるシフトレジスタを含んでおり、このシフトレジスタの各段の出力信号に基づき、所定時間ずつ順次アクティブとなる複数のサンプリング信号ＳＡＭ１，ＳＡＭ２，…，ＳＡＭｎを出力する。これら複数のサンプリング信号ＳＡＭ１，ＳＡＭ２，…，ＳＡＭｎは、上記複数のソースバスラインＳＬ１，ＳＬ２，…，ＳＬｎにそれぞれ対応している。そして、各サンプリング信号ＳＡＭｊ（ｊ＝１，２，…，ｎ）は、当該サンプリング信号ＳＡＭｊに対応するソースバスラインＳＬｊに接続されるアナログスイッチ部５２ｊに制御信号として入力される。これにより、各アナログスイッチ部５２ｊは、それに制御信号として入力されるサンプリング信号ＳＡＭｊがアクティブのときにはオン状態となり、非アクティブのときにはオフ状態となる。したがって、各ソースバスラインＳＬｊは、それに対応するサンプリング信号ＳＡＭｊがアクティブのときにアナログビデオ信号Ｖｉｄｅｏを与えられ、非アクティブのときにアナログ映像信号線５４から電気的に切り離される。
【００１０】
図１４に示すように、各アナログスイッチ部５２ｊ（ｊ＝１，２，…，ｎ）は、互いに並列に接続されたＮチャンネル形電界効果トランジスタ（以下「Ｎｃｈトランジスタ」と略記する）６１とＰチャンネル形電界効果トランジスタ６２（以下「Ｐｃｈトランジスタ」と略記する）６２とからなるアナログスイッチと、サンプリングパルス生成回路２０１からのサンプリング信号ＳＡＭｊを論理反転させるインバータ６０とを備えている。そして、Ｎｃｈトランジスタ６１およびＰｃｈトランジスタ６２は、それらのソース端子がビデオライン５４に、それらのドレイン端子がソースバスラインＳＬｊにそれぞれ接続され、Ｎｃｈトランジスタ６１のゲート端子にはサンプリング信号ＳＡＭｊが、Ｐｃｈトランジスタ６２のゲート端子にはサンプリング信号ＳＡＭｊの論理反転信号ＳＡＭｊＢが、それぞれ印加される。なお以下では、信号ＳＡＭｊと信号ＳＡＭｊＢとを特に区別する必要がある場合には後者を「反転サンプリング信号」と呼ぶが、区別の必要がない場合には、両者を総称して「サンプリング信号」と呼ぶものとする。
【００１１】
以下、上記のような各アナログスイッチ部５２ｊ（ｊ＝１，２，…，ｎ）によるアナログビデオ信号Ｖｉｄｅｏのサンプリング動作について説明する。各アナログスイッチ部５２ｊにおいてアナログスイッチとして動作するＮｃｈおよびＰｃｈトランジスタ６１，６２は、サンプリング信号ＳＡＭｊおよびＳＡＭｊＢがアクティブ（ＳＡＭｊ＝“Ｈ”／ＳＡＭｊＢ＝“Ｌ”）となった時点でオン状態となり（ここで“Ｈ”はハイの論理レベル（Ｈレベル）を示し、“Ｌ”はローの論理レベル（Ｌレベル）を示す。以下同様。）、図１５（ｃ）に示す期間Ａにおいて、ビデオライン５４上のアナログビデオ信号Ｖｉｄｅｏにより、ソースバスラインＳＬｊの容量（共通電極との間に形成される容量）Ｃｓｂｕｓが充電される。ＮｃｈおよびＰｃｈトランジスタ６１，６２がオンすることによりソースバスラインＳＬｊの容量Ｃｓｂｕｓがアナログビデオ信号Ｖｉｄｅｏの電位まで充電された後は、サンプリング信号ＳＡＭｊおよびＳＡＭｊＢが非アクティブ（ＳＡＭｊ＝“Ｌ”／ＳＡＭｊＢ＝“Ｈ”）となる。すなわち、図１５（ｃ）に示す期間Ｂにおいて、図１５（ａ）に示すようにサンプリング信号ＳＡＭｊは“Ｈ”から“Ｌ”へと変化すると共に、図１５（ｂ）に示すように反転サンプリング信号ＳＡＭｊＢは“Ｌ”から“Ｈ”へと変化し、ＮｃｈおよびＰｃｈトランジスタ６１，６２がオフする。これにより、期間Ａでアナログビデオ信号Ｖｉｄｅｏの電位まで充電されたソースバスラインＬＳｊの容量Ｃｓｂｕｓはホールド容量として機能し（以下、サンプリングによって得られる標本化値としての電圧を保持するためのこのようなホールド容量を「サンプリング容量」という）、その充電によって得られるサンプリング容量の電圧は、ＮｃｈおよびＰｃｈトランジスタ６１，６２がオフ状態である期間すなわち図１５（ｃ）に示す期間Ｃにおいて保持される（以下、アナログスイッチがオフ状態であるときにサンプリング容量に保持される電圧に基づくソースバスラインＳＬｊの電位を「保持電位」という）。
【００１２】
【特許文献１】
特開２００１−１３５０９３号公報
【特許文献２】
特開平１１−２４６３２号公報
【特許文献３】
特開平７−３２７１８５号公報
【特許文献４】
特開平８−６５２３号公報
【００１３】
【発明が解決しようとする課題】
ところで図１４に示すように、アナログスイッチとしてのＮｃｈトランジスタ６１のゲート端子とドレイン端子との間には寄生容量ＣｇｄＮが、Ｐｃｈトランジスタ６２のゲート端子とドレイン端子との間には寄生容量ＣｇｄＰが、それぞれ存在する。そのため、アナログスイッチとしてのＮｃｈおよびＰｃｈトランジスタ６１，６２がオフする際には、そのアナログスイッチのオン状態からオフ状態への変化に対応するサンプリング信号ＳＡＭｊおよびＳＡＭｊＢの電位変化が、これらの寄生容量ＣｇｄＮおよびＣｇｄＰを介して、ソースバスラインＳＬｊの電位（保持電位）を変動させることとなる。その際のソースバスラインＳＬｊの電位変動量ΔＶは、サンプリング信号ＳＡＭｊおよびＳＡＭｊＢの振幅をＶとし、ソースバスラインＳＬｊの容量値をＣｓｂｕｓ（容量を示す参照符号と同一の記号を使用）とし、ＮｃｈおよびＰｃｈトランジスタ６１，６２のゲート端子とドレイン端子との間の寄生容量値をそれぞれＣｇｄＮ，ＣｇｄＰとすると（寄生容量を示す参照符号と同一の記号を使用）、ソースバスラインＳＬｊの電位変動量ΔＶは以下のとおりとなる。
（１）ＣｇｄＮ＞ＣｇｄＰの場合
−ΔＶ＝Ｖ×｜ＣｇｄＮ―ＣｇｄＰ｜／（Ｃｓｂｕｓ＋｜ＣｇｄＮ―ＣｇｄＰ｜）
（２）ＣｇｄＮ＜ＣｇｄＰの場合
ΔＶ＝Ｖ×｜ＣｇｄＮ―ＣｇｄＰ｜／（Ｃｓｂｕｓ＋｜ＣｇｄＮ―ＣｇｄＰ｜）
【００１４】
一般に、液晶表示装置の映像信号（上記アナログビデオ信号Ｖｉｄｅｏが該当する）では、表示部を形成する液晶に直流電圧が印加されることによる液晶の劣化を防止すると共に表示品位を維持するために、外部の信号源等から入力される本来の映像信号ＶｉｄｅｏＩＮ（図１６（ａ）参照）を、図１６（ｂ）に示すように、１水平走査期間毎に映像信号のセンター電位Ｖｃを中心として極性反転し、更に信号振幅を増幅することにより、データドライバに入力すべき映像信号Ｖｉｄｅｏが生成され、この映像信号Ｖｉｄｅｏに基づきデータドライバにより表示部が駆動される。
【００１５】
ここで、図１４に示すデータドライバ１０１のビデオライン５４に、図１６（ｂ）に示すような映像信号をアナログビデオ信号Ｖｉｄｅｏとして印加し、そのアナログビデオ信号Ｖｉｄｅｏの標本化値（アナログ電圧）をデータ信号ＳｊとしてソースバスラインＳＬｊに印加するためのサンプリング動作を考える。
【００１６】
例えば、アナログビデオ信号Ｖｉｄｅｏのセンター電位Ｖｃを６［Ｖ］とし、その信号振幅Ｖ２を４．５［Ｖ］とし、サンプリングのためのアナログスイッチとして動作するＮｃｈおよびＰｃｈトランジスタ６１，６２のゲート端子に印加されるサンプリング信号ＳＡＭｊ，ＳＡＭｊＢのＨレベル／Ｌレベル（ＯＮ／ＯＦＦレベル）を０／１２［Ｖ］とし、ＣｇｄＮ＞ＣｇｄＰとすると、各信号Ｖｉｄｅｏ，ＳＡＭｊ，ＳＡＭｊＢ，Ｓｊ（ソースバスラインＳＬｊの電位Ｖｓ）のレベルは図１７に示すような関係となる。そして、ソースバスラインＳＬｊの容量値Ｃｓｂｕｓを５［ｐＦ］とし、｜ＣｇｄＮ―ＣｇｄＰ｜を０．２５［ｐＦ］とすると、ソースバスラインＳＬｊの保持電位の変動量ΔＶは、
ΔＶ＝１２×０．２５／（５＋０．２５）≒０．５７［Ｖ］
となる。したがって、ソースバスラインＳＬｊの保持電位のセンター電位は、データドライバ１０１に入力される映像信号であるアナログビデオ信号Ｖｉｄｅｏのセンター電位よりも０．５７［Ｖ］だけ低い電位となる。
【００１７】
すなわち、アナログスイッチ部５２ｊのサンプリングスイッチとしてのＮｃｈトランジスタ６１におけるソース端子とドレイン端子との間には０．５７［Ｖ］の電位差が生じて、Ｎｃｈトランジスタ６１のゲート端子に印加されるオフバイアス電位（絶対値）は０．５７［Ｖ］だけ低下する（浅くなる）。例えば、アナログビデオ信号Ｖｉｄｅｏが負極性の場合にはＮｃｈトランジスタ６１のオフバイアス電位は、
−１．５−（−０．５７）＝−０．９３［Ｖ］
となる。したがって、オフバイアスに対するマージンが十分に確保されていない場合には、Ｎｃｈトランジスタ６１のドレイン端子（ソースバスラインＳＬｊ）からソース端子（ビデオライン５４）にリーク電流が流れ、その結果、ソースバスラインＳＬｊの保持電位（絶対値）が低下する。
【００１８】
また、ＣｇｄＮ＜ＣｇｄＰである場合においても、アナログビデオ信号Ｖｉｄｅｏが正極性のときにＰｃｈトランジスタ６２のオフバイアス電位が低下し、オフバイアスに対するマージンが十分に確保されていない場合は、Ｐｃｈトランジスタ６２のドレイン端子（ソースバスラインＳＬｊ）からソース端子（ビデオライン５４）にリーク電流が流れ、その結果、ソースバスラインＳＬｊの保持電位が低下する。
【００１９】
上記従来の液晶表示装置では、アナログビデオ信号Ｖｉｄｅｏにより１水平期間の最終の映像信号データ（データ信号Ｓｎの示す電圧値）がサンプリングされて最後のソースバスラインＳＬｎのサンプリング容量Ｃｓｂｕｓに保持された後、各ソースバスラインＳＬ１〜ＳＬｎの保持電位が映像信号データとして、表示部１０３を形成する各画素形成部におけるＴＦＴを介して画素容量に書き込まれることにより、アナログビデオ信号Ｖｉｄｅｏの示す画像が表示部１０３に表示される。ここで、１水平走査期間の開始時点近傍でのサンプリングによって映像信号データが保持されるソースバスラインＳＬｊについては、それに接続されるアナログスイッチ部５２ｊにおいて上述のΔＶによるリーク電流が流れる期間が長いため、そのソースバスラインＳＬｊの保持電位の低下が大きい。一方、１水平走査期間の終了時点近傍でのサンプリングによって映像信号データが保持されるソースバスラインＳＬｋについては（ｋ＞＞ｊ）、それに接続されるアナログスイッチ部５２ｋにおいて上述のΔＶによるリーク電流が流れる期間が短いため、そのソースバスラインＳＬｋの保持電位の低下が小さい。その結果、表示画像の左右で表示濃度が異なるなどの表示上の不具合が生じる。
【００２０】
なお、アナログスイッチとしてのＮｃｈトランジスタ６１およびＰｃｈトランジスタ６２における寄生容量の差である｜ＣｇｄＮ―ＣｇｄＰ｜が大きくなる理由としては、Ｎｃｈトランジスタ６１とＰｃｈトランジスタ６２との間での駆動能力の差が大きく、トランジスタサイズがＮｃｈトランジスタ６１とＰｃｈトランジスタ６２との間で異なる場合や、ＮｃｈおよびＰｃｈトランジスタ６１，６２のうち一方のトランジスタのみをマルチゲート構造とする場合等に、｜ＣｇｄＮ―ＣｇｄＰ｜が大きな値となる。
【００２１】
本発明は、上記のような問題を解決すべくなされたものであって、表示すべき画像を示すアナログビデオ信号のサンプリングのためのアナログスイッチとして動作するトランジスタの寄生容量に起因してデータ線（ソースバスライン）に生じる保持電位の変動を抑制することで良好な画像表示を可能とするデータ線駆動回路、および、そのようなデータ線駆動回路を使用した表示装置を提供することを目的とする。
【００２２】
【課題を解決するための手段】
第１の発明は、表示すべき画像を表すアナログ信号を所定のクロック信号に基づきサンプリングすることによって順次得られる標本化値としてのアナログ電圧を、前記画像を形成するための複数の画素形成部に接続される複数のデータ線にそれぞれ対応して形成された複数のサンプリング容量に順次保持させるアナログ方式のデータ線駆動回路であって、
前記データ線の本数に応じた段数のシフトレジスタであって各段の出力信号が前記クロック信号に応じて順次アクティブとなるシフトレジスタを含み、当該シフトレジスタの各段の出力信号に基づき、前記データ線の本数に応じた数のサンプリング信号であって前記クロック信号に応じて順次アクティブとなるサンプリング信号を出力するサンプリングパルス生成回路と、
前記サンプリング信号のそれぞれに対応して設けられ、対応するサンプリング信号がアクティブのときにオンされ非アクティブのときにオフされる電界効果形トランジスタからなるアナログスイッチと、
前記アナログ信号を伝達するアナログ映像信号線であって各サンプリング容量が前記アナログスイッチのいずれか１つを介して接続されるアナログ映像信号線と、
前記トランジスタがオン状態からオフ状態に変化するときの前記トランジスタのゲート端子の電位変化により前記トランジスタの寄生容量を介して生じる前記サンプリング容量の保持電圧の変動が補償されるように、所定容量を介して前記サンプリング容量に所定の補正信号を供給する補正信号供給手段とを備えることを特徴とする。
【００２３】
このような第１の発明によれば、表示すべき画像を表すアナログ信号をサンプリングするためのアナログスイッチとしてのトランジスタの寄生容量を介して、当該トランジスタがオン状態からオフ状態に変化するときのゲート端子の電位変化により生じるサンプリング容量の保持電圧変動が補償されるように、所定容量を介してそのサンプリング容量に補正信号が入力される。したがって、データ線に対応して形成されたサンプリング容量の保持電圧の変動が低減される。
【００２４】
第２の発明は、第１の発明において、
前記補正信号供給手段は、前記サンプリングパルス生成回路において生成される所定の信号を前記補正信号として、前記所定容量を介して前記サンプリング容量に供給することを特徴とする。
【００２５】
このような第２の発明によれば、データ線駆動回路を構成するサンプリングパルス生成回路で生成される信号が補正信号として使用されるので、補正信号を生成する回路等を別途用意する必要がない。
【００２６】
第３の発明は、第２の発明において、
前記補正信号供給手段は、前記サンプリング信号の数以下の自然数をｊとしたとき、前記サンプリング信号のうちｊ番目のサンプリング信号によってオン／オフされる前記トランジスタを介して前記アナログ映像信号線に接続される前記サンプリング容量に、前記シフトレジスタのｊ＋１段目の出力信号を前記補正信号として前記所定容量を介して供給することを特徴とする。
【００２７】
このような第３の発明によれば、ｊ番目のサンプリング信号によってオン／オフされるトランジスタを介してアナログ映像信号線に接続されるサンプリング容量に、シフトレジスタのｊ＋１段目の出力信号を補正信号として所定容量を介して入力することで、そのサンプリング容量の保持電圧の変動が低減される。
【００２８】
第４の発明は、第２または第３の発明において、
前記アナログスイッチは、互いに並列に接続されたＮチャンネル形およびＰチャンネル形トランジスタからなり、
前記サンプリング信号の数以下の自然数をｊとしたとき、前記サンプリング信号のうちｊ番目のサンプリング信号によってオン／オフされる前記Ｎチャンネル形およびＰチャンネル形トランジスタを介して前記アナログ映像信号線に接続される前記サンプリング容量に前記補正信号を供給するための結合容量としての前記所定容量は、当該ｊ番目のサンプリング信号によってオン／オフされる前記Ｎチャンネル形およびＰチャンネル形トランジスタの寄生容量の容量値差と略同一の容量値を有することを特徴とする。
【００２９】
このような第４の発明によれば、データ線駆動回路におけるサンプリングパルス生成回路で生成される信号が補正信号として、Ｎチャンネル形およびＰチャンネル形トランジスタの寄生容量の容量値差と略同一の容量値を有する所定容量を介してサンプリング容量に入力されるので、両トランジスタがオン状態からオフ状態へと変化する際のゲート端子の電位変化によって生じるサンプリング容量の保持電圧変動をほぼ相殺することができる。
【００３０】
第５の発明は、第２の発明において、
前記シフトレジスタは、各段の出力信号が初段から終段に向かって順にアクティブとなる順方向動作と、各段の出力信号が終段から初段に向かって順にアクティブとなる逆方向動作との双方が可能であり、
前記補正信号供給手段は、前記サンプリング信号の数以下で２以上の自然数をｊとして、
前記シフトレジスタが順方向動作をしている場合には、前記サンプリング信号のうちｊ番目のサンプリング信号によってオン／オフされる前記トランジスタを介して前記アナログ映像信号線に接続される前記サンプリング容量であるｊ番目のサンプリング容量に、前記シフトレジスタのｊ＋１段目の出力信号を前記補正信号として前記所定容量を介して供給し、
前記シフトレジスタが逆方向動作をしている場合には、前記ｊ番目のサンプリング容量に、前記シフトレジスタのｊ−１段目の出力信号を前記補正信号として前記所定容量を介して供給することを特徴とする。
【００３１】
このような第５の発明によれば、データ線駆動回路におけるシフトレジスタが順方向動作をしている場合には、ｊ番目のサンプリング容量にシフトレジスタのｊ＋１段目の出力信号が補正信号として供給され、シフトレジスタが逆方向動作をしている場合には、ｊ番目のサンプリング容量にシフトレジスタのｊ−１段目の出力信号が補正信号として供給されるので、シフト方向が順方向と逆方向のいずれであっても、サンプリング容量の保持電位の変動が低減される。
【００３２】
第６の発明は、第１から第５までの発明において、
前記シフトレジスタの各段は、ＲＳフリップフロップによって構成されていることを特徴とする。
【００３３】
このような第６の発明によれば、データ線駆動回路におけるシフトレジスタをＲＳフリップフロップで構成することで、データ線駆動回路を動作させるためのクロック信号の負荷容量を低減することができる。
【００３４】
第７の発明は、表示装置であって、第１から第６までの発明のいずれかの発明に係るデータ線駆動回路を備えることを特徴とする。
【００３５】
第８の発明は、第７の発明において、
前記データ線駆動回路は、前記複数の画素形成部が形成された基板と同一の基板上に形成されていることを特徴とする。
【００３６】
このような第８の発明によれば、データ線駆動回路は複数の画素形成部が形成された基板と同一の基板上に形成されているので、データ線数が増大しても基板外に取り出す信号線数が変化せず、各信号線の容量の増大を防止できるとともに、表示装置の構成を簡素化できる。
【００３７】
第９の発明は、第８の発明において、
前記データ線駆動回路は、連続粒界結晶シリコンを使用した薄膜トランジスタにより構成されていることを特徴とする。
【００３８】
このような第９の発明によれば、キャリア移動度の高い連続粒界結晶シリコンによる素子性能の高い薄膜トランジスタを用いてデータ線駆動回路が実現されるので、回路規模の縮小化による表示装置としての狭額縁化や消費電力の低減化が可能となり、データ線駆動回路への入力映像信号の時間軸伸長も不要となる。
【００３９】
【発明の実施の形態】
以下、本発明の実施形態について添付図面を参照して説明する。
＜１．液晶表示装置の全体構成および動作＞
まず、本発明の一実施形態に係るデータドライバ（データ線駆動回路）を備えたアナログ点順次駆動方式の液晶表示装置における全体的な構成および動作について説明する。この液晶表示装置は、アクティブマトリクス形の表示部を備え、ガラス或いは石英基板等の透明基板の上にデータドライバ、ゲートドライバ、および表示部が形成された、いわゆるドライバモノリシック型の液晶表示装置である。そして、この液晶表示装置は、図１３に示した従来の液晶表示装置と同様、液晶コントローラ６００を備え、データドライバ１０１、ゲートドライバ１０２，および表示部１０３からなる本体部１００に対し、液晶コントローラ６００から表示部１０３を駆動するための各種の信号が供給される。これらの信号は、後述のように本体部１００もしくはデータドライバ１０１の構成によって若干相違するが（詳細は後述）、基本的には、図１３に示した従来の液晶表示装置におけるものと同様である。
【００４０】
＜２．本体部の構成例および動作＞
図１は、本実施形態に係るデータドライバを備えた上記液晶表示装置における本体部１００の構成例を示すブロック図である。
【００４１】
この構成例の場合、液晶コントローラ６００は、データドライバ用スタートパルスＳＳＰと、データドライバ用クロック信号ＳＣＫおよびその論理反転信号（以下「データドライバ用反転クロック信号」という）ＳＣＫＢと、アナログ電圧信号である第１および第２のアナログビデオ信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２と、ゲートドライバ用スタートパルスＧＳＰと、ゲートドライバ用クロック信号ＧＣＫおよびその論理反転信号（以下「ゲートドライバ用反転クロック信号」という）ＧＣＫＢとを生成し、これらの信号が、データドライバ１０１、ゲートドライバ１０２および表示部１０３からなる本体部１００に供給される。すなわち、データドライバ１０１には、データドライバ用スタートパルスＳＳＰと、データドライバ用クロック信号ＳＣＫおよび反転クロック信号ＳＣＫＢ（以下、特に区別の必要が無い場合には、両者を総称して単に「クロック信号」という）とが制御信号として入力されると共に、第１および第２のアナログビデオ信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２がデータ信号として入力される。ゲートドライバ１０２には、ゲートドライバ用スタートパルスＧＳＰと、ゲートドライバ用クロック信号ＧＣＫ，ＧＣＫＢが入力される。
【００４２】
以下、このような本体部１００の各構成要素について説明する。
表示部１０３は、図１３に示した従来の液晶表示装置における表示部の構成と同様であって、液晶コントローラ６００から本体部１００（のデータドライバ１０１）に供給されるアナログビデオ信号Ｖｉｄｅｏ１およびＶｉｄｅｏ２の表す画像（表示すべき画像）における水平走査線にそれぞれが対応する複数本（ｍ本）の走査信号線であるゲートバスラインＧＬ１〜ＧＬｍと、それらのゲートバスラインＧＬ１〜ＧＬｍのそれぞれと交差する複数本（ｎ本）のデータ線であるソースバスラインＳＬ１〜ＳＬｎと、それらのゲートバスラインＧＬ１〜ＧＬｍとソースバスラインＳＬ１〜ＳＬｎとの交差点にそれぞれ対応して設けられた複数個（ｍ×ｎ個）の画素形成部とを含む。これらの画素形成部はマトリクス状に配置されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するソースバスラインＳＬｊにソース端子が接続されると共に当該交差点を通過するゲートバスラインＧＬｋにゲート端子が接続されたスイッチング素子としてのＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極Ｅｐと、上記複数の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数の画素形成部に共通的に設けられ画素電極Ｅｐと共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極Ｅｐと共通電極Ｅｃとにより画素容量Ｃｐが形成される。
【００４３】
データドライバ１０１は、データドライバ用スタートパルスＳＳＰと、データドライバ用クロック信号ＳＣＫ，ＳＣＫＢと、第１および第２アナログビデオ信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２とに基づき、表示部１０３に対して点順次駆動を行う。すなわち、これらの信号に基づき、各水平走査期間において所定期間ずつ第１または第２アナログビデオ信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２をソースバスラインＳＬ１〜ＳＬｎに順次データ信号Ｓ１〜Ｓｎとして印加していく（詳細は後述）。
【００４４】
ゲートドライバ１０２は、ゲートドライバ用スタートパルスＧＳＰと、ゲートドライバ用クロック信号ＧＣＫ，ＧＣＫＢとに基づき、各垂直走査期間において、ゲートバスラインＧＬ１〜ＧＬｍを１水平走査期間ずつ順次に選択し、選択したゲートバスラインＧＬｋにアクティブな走査信号（ＴＦＴ１０をオンさせる電圧）Ｇｋを印加する。
【００４５】
上記のようにして表示部１０３において、ソースバスラインＳＬ〜ＳＬｎにはデータドライバ１０１から第１または第２アナログビデオ信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２（に対するサンプリングによって得られるアナログ電圧）がデータ信号Ｓ１〜Ｓｎとして印加され、ゲートバスラインＧＬ１〜ＧＬｍにはゲートドライバ１０２から走査信号Ｇ１〜Ｇｍがそれぞれ印加される。これにより、従来の液晶表示装置と同様、表示部１０３は、データ信号Ｓ１〜Ｓｎに応じて液晶層の光透過率を制御することで、第１または第２アナログビデオ信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２の表す画像を表示する。
【００４６】
＜３．データドライバの概略構成および概略動作＞
図２は、本実施形態に係るデータドライバ１０１の構成を示すブロック図である。このデータドライバ１０１は、サンプリングパルス生成回路２１と、上記複数のソースバスラインＳＬ１〜ＳＬｎにそれぞれ対応する複数のアナログスイッチ部２２１〜２２ｎと、上記複数のソースバスラインＳＬ１〜ＳＬｎのうち奇数番目のソースバスラインＳＬ１，ＳＬ３，…がそれら複数のアナログスイッチ部２２１〜２２ｎのうち奇数番目のアナログスイッチ部２２１，２２３，…をそれぞれ介して接続される第１ビデオライン２３と、偶数番目のソースバスラインＳＬ２，ＳＬ４，…が偶数番目のアナログスイッチ部２２２，２２４，…をそれぞれ介して接続される第２ビデオライン２４とを備えている。そして、サンプリングパルス生成回路２１には、１水平走査期間毎にＨレベルとなるスタートパルスＳＳＰと、データドライバ用クロック信号ＳＣＫ，ＳＣＫＢとが入力され、第１ビデオライン２３には第１アナログビデオ信号Ｖｉｄｅｏ１が、第２ビデオライン２４には第２アナログビデオ信号Ｖｉｄｅｏ２が、それぞれ与えられる。
【００４７】
サンプリングパルス生成回路２１は、スタートパルスＳＳＰをクロック信号ＳＣＫ，ＳＣＫＢに応じて１水平走査期間の間に入力端から出力端まで順次シフトさせるシフトレジスタを含んでおり、このシフトレジスタの各段の出力信号に基づき、所定時間ずつ順次アクティブとなる複数のサンプリング信号ＳＡＭ１，ＳＡＭ２，…，ＳＡＭ（ｎ／２）を出力する。ここで、ソースバスラインＳＬ１〜ＳＬｎの本数は偶数であるものとし、これら複数のサンプリング信号ＳＡＭ１，ＳＡＭ２，…，ＳＡＭ（ｎ／２）のそれぞれは、上記複数のソースバスラインＳＬ１，ＳＬ２，…，ＳＬｎのうち隣接するいずれか２本のソースバスラインに対応している。そして、各サンプリング信号ＳＡＭｊ（ｊ＝１，２，…，ｎ／２）は、上記複数のアナログスイッチ部２２１〜２２ｎのうち当該サンプリング信号ＳＡＭｊに対応する２本のソースバスラインＳＬ（２ｊ−１），ＳＬ２ｊにそれぞれ接続される２個のアナログスイッチ部２２（２ｊ−１），２２（２ｊ）に制御信号として入力される。これにより、各２個のアナログスイッチ部２２（２ｊ−１），２２（２ｊ）は、それに制御信号として入力されるサンプリング信号ＳＡＭｊがアクティブのときにはオン状態となり、非アクティブのときにはオフ状態となる。したがって、各２本のソースバスラインＳＬ（２ｊ−１），ＳＬ（２ｊ）に対応するサンプリング信号ＳＡＭｊがアクティブのときに、一方のソースバスラインＳＬ（２ｊ−１）には第１アナログビデオ信号Ｖｉｄｅｏ１が、他方のソースバスラインＳＬ（２ｊ）には第２アナログビデオ信号Ｖｉｄｅｏ２がそれぞれ与えられ、非アクティブのときには、ソースバスラインＳＬ（２ｊ−１）およびＳＬ（２ｊ）は、第１ビデオライン２３および第２ビデオライン２４からそれぞれ電気的に切り離される。
【００４８】
上記のようなサンプリングパルス生成回路２１は、図３に示すように、Ｄフリップフロップ３０１からなるシフトレジスタと、それらシフトレジスタの隣接する各２段の出力信号の論理積を示す信号を生成するＡＮＤゲート３０２とにより実現することができる（例えば特許文献１の図１７参照）。このような構成のサンプリングパルス生成回路２１に図４（ａ）〜（ｃ）に示すスタートパルス信号ＳＳＰ、クロック信号ＳＣＫ，ＳＣＫＢが入力されると、シフトレジスタの各段の出力信号Ｑ１，Ｑ２，…として、図４（ｄ）〜（ｇ）において点線で示すような信号が生成され、これにより、図４（ｄ）〜（ｇ）において実線で示すような信号がサンプリング信号ＳＡＭ１，ＳＡＭ２，…として出力される。
【００４９】
また、上記のようなサンプリングパルス生成回路２１は、図５に示すように、生成すべきサンプリング信号ＳＡＭ１，ＳＡＭ２，ＳＡＭ３，…のそれぞれに対応するＲＳフリップフロップ４０１と、各ＲＳフリップフロップ４０１につき１個ずつ設けられたアナログスイッチ４０２とからなるシフトレジスタとして実現することもできる（例えば特許文献１の図１参照）。以下では、説明の便宜上、ｊ段目のフリップフロップに対して設けられたアナログスイッチを「ｊ段目のアナログスイッチ」というものとする。
【００５０】
この構成例では、各段のフリップフロップ４０１の出力信号Ｑｊは、当該段のアナログスイッチ４０２の制御端子に入力され、そのアナログスイッチ４０２のオン／オフを制御する。そして、この構成例によるサンプリングパルス生成回路２１には、クロック信号ＳＣＫを伝達するクロックライン４１１と、反転クロック信号ＳＣＫＢを伝達する反転クロックライン４１２とが配設されており（以下、特に区別の必要が無い場合には「クロックライン」と「反転クロックライン」とを総称して単に「クロックライン」という）、シフトレジスタにおける奇数段の各アナログスイッチ４０２の入力端子はクロックライン４１１に接続され、偶数段の各アナログスイッチ４０２の入力端子は反転クロックライン４１２に接続されている。各段のアナログスイッチ４０２の出力端子は、当該段に対応するサンプリング信号ＳＡＭｊの出力端子に接続されると共に、次段のフリップフロップ４０１のＳＥＴ端子および前段のフリップフロップのＲＥＳＥＴ端子に接続されている。
【００５１】
いま、図６（ａ）に示すようなスタートパルスＳＳＰがサンプリングパルス生成回路２１のシフトレジスタにおける初段のフリップフロップ４０１に入力されると、初段のフリップフロップ４０１の出力信号Ｑ１は、図６（ｄ）において点線で示すようにＨレベルにセットされる。この出力信号Ｑ１は、初段のアナログスイッチ４０２に制御信号として入力されるため、そのアナログスイッチ４０２はオン状態となり、その時点のクロック信号ＳＣＫが、そのアナログスイッチ４０２を介してサンプリングパルス生成回路２１の１番目の出力端子より出力される。ここで、スタートパルスＳＳＰがＨレベルとなってから時間ｔだけ経過した後にクロック信号ＳＣＫはＬレベルからＨレベルに変化するため、サンプリング信号ＳＡＭ１としてサンプリングパルスが出力されることとなる。
【００５２】
さらに、サンプリングパルス生成回路２１における１番目の出力信号であるサンプリング信号ＳＡＭ１によりシフトレジスタにおける２段目のフリップフロップ４０１がセットされ、そのフリップフロップ４０１の出力信号Ｑ２がＨレベルとなる（図６（ｅ））。出力信号Ｑ２がＨレベルになると、その２段目のアナログスイッチ４０２がオン状態となり、その時点の反転クロック信号ＳＣＫＢが、そのオン状態のアナログスイッチ４０２を介してサンプリングパルス生成回路２１における２番目の出力端子より、２段目のサンプリング信号ＳＡＭ２として出力される（以下、シフトレジスタにおけるｊ段目のフリップフロップ４０１の出力信号Ｑｊによって制御されるアナログスイッチ４０２を介して出力されるサンプリング信号ＳＡＭｊを「ｊ段目のサンプリング信号ＳＡＭｊ」という）。ここで、反転クロック信号ＳＣＫＢがＬレベルからＨレベルに変化すると、２段目のサンプリング信号ＳＡＭ２としてサンプリングパルスが出力され、同時にクロック信号ＳＣＫはＨレベルからＬレベルへと変化するので、初段（１段目）のサンプリング信号ＳＡＭ１もＨレベルからＬレベルへ変化することになる。また、２段目のサンプリング信号ＳＡＭ２は前段のフリップフロップ４０１のＲＥＳＥＴ端子に与えられるため、初段のフリップフロップ４０１はリセットされ、初段の出力信号Ｑ１は再びＨレベルからＬレベルに変化し、初段のアナログスイッチ４０２がオン状態からオフ状態へと変化する。そして、次回に初段のアナログスイッチ４０２がオンされるまで、初段のサンプリング信号ＳＡＭ１は、そのレベル（Ｌレベル）を保持する。
【００５３】
同様に、シフトレジスタにおけるｊ段目のフリップフロップ出力Ｑｊによりｊ段目のアナログスイッチのオン／オフを制御することで、ｊ段目のアナログスイッチを介してサンプリング信号ＳＡＭｊを出力し、同時に、このサンプリング信号ＳＡＭｊにより前後のフリップフロップ４０１のリセット、セット（出力信号Ｑｊ−１、Ｑｊ＋１）を制御することで、サンプリング信号ＳＡＭｊ＋１、ＳＡＭｊ＋２、…としてサンプリングパルスを順次出力していくことが可能となる。
【００５４】
このような動作のためクロック信号ＳＣＫ，ＳＣＫＢの負荷容量は、オン状態となっているアナログスイッチ４０２の段の前後のフリップフロップにおけるＲＥＳＴ端子とＳＥＴ端子の入力容量とクロックライン４１１，４１２自体の配線容量のみでよい。したがって、図５に示す構成によれば、図３に示した構成に比べ、クロック信号ＳＣＫ，ＳＣＫＢの負荷容量を低減することができる。
【００５５】
＜４．液晶表示装置による表示のための動作＞
次に、図５に示した構成のサンプリングパルス生成回路２１を有する本実施形態に係るデータドライバ１０１を備えた液晶表示装置による表示のための動作を説明する。
【００５６】
まず、サンプリングパルス生成回路２１は、それに入力される制御信号であるスタートパルスＳＳＰ、クロック信号ＳＣＫ，ＳＣＫＢにより、図６（ｄ）〜（ｇ）に示すようなサンプリングパルスをサンプリング信号ＳＡＭ１、ＳＡＭ２、ＳＡＭ３，…としてクロック信号ＳＣＫ，ＳＣＫＢに従って順次出力する。データドライバ１０１には、図７に示すようなタイミングで本来の映像信号（図７（ｈ））を２倍に時間軸伸長した映像信号として第１および第２アナログビデオ信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２（図７（ｉ）（ｊ））が液晶コントローラ６００から入力されており、上述のサンプリング信号ＳＡＭ１，ＳＡＭ２，ＳＡＭ３，…により、アナログスイッチ４０２をサンプラとし表示部１０３におけるソースバスラインＳＬ１，ＳＬ２，ＳＬ３，…の容量（共通電極Ｅｃとの間に形成される容量）をホールド容量（サンプリング容量）とするサンプルホールド回路において、ソースバスラインＳＬ１，ＳＬ２，ＳＬ３，…の容量に、第１および第２アナログビデオ信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２の示す（各時点での）アナログ電圧が表示画像データとして書き込まれる。
【００５７】
サンプリング信号ＳＡＭ１，ＳＡＭ２，ＳＡＭ３，…により、各ソースバスラインＳＬ１，ＳＬ２，ＳＬ３，…に表示画像データ（第１および第２アナログビデオ信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２の示す各時点での電圧）が書き込まれている間、ゲートドライバ１０２から出力される走査信号Ｇ１〜Ｇｍのいずれかがアクティブとなっている。このため、アクティブな走査信号Ｇｋの印加によって選択状態となったゲートバスラインＧＬｋに繋がるＴＦＴ１０を介して、ソースバスラインＳＬ１，ＳＬ２，ＳＬ３，…に書き込まれた表示画像データは、表示部１０３における画素容量Ｃｐに順次格納されていく（すなわち表示画像データに相当する電圧が画素容量Ｃｐに保持されていく）。そして、第１および第２アナログビデオ信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２の示す画像データについての１水平走査期間分のサンプリングが終了し、１水平走査線に対応する各画素容量Ｃｐにデータが書き込まれた後、その走査信号Ｇｋは非アクティブとなってゲートバスラインＧＬｋは非選択状態となる。その結果、その各画素容量Ｃｐに書き込まれた画像データは、次のフレーム期間の画像データが書き込まれるまで保持され、これにより液晶表示装置の画像表示が行われる。
【００５８】
以上の説明では、図２や図７（ｈ）〜（ｊ）に示すように、データドライバ１０１に入力される映像信号として、本来の映像信号を２倍に時間軸伸長した映像信号が２系統使用されるものとしている。すなわち第１および第２アナログビデオ信号Ｖｉｄｅｏ１，Ｖｉｄｅｏ２がデータドライバ１０１への入力映像信号として使用される。このように、入力映像信号を２系統とした場合、表示部１０３のソースバスラインＳＬ１〜ＳＬｎに印加すべきデータ信号Ｓ１〜Ｓｎを得るためのサンプリング速度は、本来の映像信号をサンプリングする場合に比べて１／２に低減することができる。すなわち、データドライバ１０１を構成するＴＦＴ（薄膜トランジスタ）のキャリア移動度などトランジスタ特性に合わせてデータドライバ１０１への入力映像信号をｎ倍（ｎ＝１、２、３・・・）に時間軸伸長してｎ系統用意すれば、本来の映像信号をサンプリングする場合に比べて、１／ｎのサンプリング速度にデータドライバの動作速度を低減できる。このため、単結晶シリコントランジスタよりもキャリア移動度の低いポリシリコン、その他のＴＦＴにて液晶表示装置におけるドライバ回路（データドライバやゲートドライバ）をモノリシック化することが可能になる（例えば特許文献２参照）。
【００５９】
一般に、ドライバモノリシック型液晶表示装置を構成するデータドライバ内において、アナログスイッチをサンプラとしソースバスラインの容量をホールド容量（サンプリング容量）としてサンプルホールド回路を構成すると、アナログスイッチとサンプリング容量とによる時定数が大きくなるため、データドライバのサンプルホールド回路の動作速度には時定数による限界がある。これを改善するための方策は次のとおりである。
【００６０】
すなわち、データドライバを構成する薄膜トランジスタのキャリア移動度などトランジスタ特性に合わせてデータドライバへの入力映像信号をｎ倍に時間軸伸長してｎ系統用意することにより、データドライバでのサンプリング速度を、元の映像信号をサンプリングする場合に比べて１／ｎに低減する。
【００６１】
ただし、最近はポリシリコン、その他の薄膜トランジスタの素子性能の向上が目覚しく、解像度の比較的低い表示装置などではｎ＝１で動作する表示装置も見受けられる。
【００６２】
＜５．データドライバにおけるサンプリングに関する構成および動作＞
次に、本実施形態に係るデータドライバ１０１における上記サンプリングに関する構成および動作を詳しく説明する。なお以下では、データドライバ１０１への入力映像信号の時間軸伸長の倍率ｎは“１”、すなわち時間軸伸長しないものとして説明するが、本発明はこれに限定されるものではない。また以下では、データドライバ１０１におけるサンプリングパルス生成回路２１は、図５に示した構成であって、生成すべきサンプリング信号ＳＡＭ１，ＳＡＭ２，ＳＡＭ３，…のそれぞれに対応するＲＳフリップフロップ４０１と、各フリップフロップ４０１につき１個ずつ設けられたアナログスイッチ４０２とからなるシフトレジスタとして実現されているものとするが、これに代えて、図３に示す構成のサンプリングパルス生成回路２１を使用してもよい。
【００６３】
図８は、本実施形態に係るデータドライバ１０１の構成をアナログスイッチ部の詳細構成と共に示す図である。このデータドライバ１０１は、図５に示した構成のｎ段のサンプリングパルス生成回路２１と、ｎ個のアナログスイッチ部２２１〜２２ｎと、１本のビデオライン２５とを備えており、ビデオライン２５は、液晶コントローラ６００から入力されるアナログビデオ信号Ｖｉｄｅｏ（時間軸伸長なし）を伝達する。
【００６４】
各アナログスイッチ部２２ｊの構成は、図１４に示した従来のアナログスイッチ部５２ｊと同様であって、互いに並列に接続されたＮｃｈトランジスタ６１およびＰｃｈトランジスタ６２からなるアナログスイッチと、サンプリングパルス生成回路２１からのサンプリング信号ＳＡＭｊを論理反転させるインバータ６０とを備えている。そして、Ｎｃｈトランジスタ６１およびＰｃｈトランジスタ６２は、それらのソース端子がビデオライン２５に、それらのドレイン端子がソースバスラインＳＬｊにそれぞれ接続され、Ｎｃｈトランジスタ６１のゲート端子にはサンプリング信号ＳＡＭｊが、Ｐｃｈトランジスタ６２のゲート端子にはサンプリング信号ＳＡＭｊの論理反転信号ＳＡＭｊＢが、それぞれ印加される。なお以下では、アナログスイッチ部２２ｊにおいてサンプラとして機能するＮｃｈおよびＰｃｈトランジスタ６１，６２の寄生容量ＣｇｄＮ，ＣｇｄＰ、すなわち、Ｎｃｈトランジスタにおけるゲート端子とドレイン端子との間の容量ＣｇｄＮと、Ｐｃｈトランジスタにおけるゲート端子とドレイン端子との間の容量ＣｇｄＰとの間には、ＣｇｄＮ＞ＣｇｄＰなる関係にあるものとして説明する。
【００６５】
図８に示すように本実施形態に係るデータドライバ１０１では、図１４に示した従来のデータドライバ１０１とは異なり、各アナログスイッチ部２２ｊに繋がるソースバスラインＳＬｊ（のサンプリング容量Ｃｓｂｕｓ）に、サンプリングパルス生成回路２１において当該アナログスイッチ部２２ｊに対応する段の１段後段のＲＳフリップフロップ４０１（図５参照）の出力信号Ｑ（ｊ＋１）Ｂが、ソースバスラインＳＬｊについての既述の電位変動量ΔＶ（図１５および図１７参照）の補正信号として、所定容量Ｃｃを介して入力される構成となっている（ｊ＝１，２，３，…）。すなわち、サンプリングパルス生成回路２１の各段のサンプリング信号ＳＡＭｊによってオン／オフが制御されるアナログスイッチ部２２ｊに接続されるソースバスラインＳＬｊの保持電位の変動量ΔＶを補正するために、所定容量（以下「補正信号入力用容量」という）Ｃｃを形成するコンデンサが設けられており、このコンデンサの一端はソースバスラインＳＬｊに接続され、他端はサンプリングパルス生成回路２１における１段後段のＲＳフリップフロップ４０１の出力端子のうち信号Ｑ（ｊ＋１）Ｂ（信号Ｑ（ｊ＋１）の論理反転信号）が出力される端子に接続される。
【００６６】
従来のデータドライバを備えた液晶表示装置では、図１７に示したようにソースバスラインＳＬｊに接続されるアナログスイッチ部２２ｊのためのサンプリング信号ＳＡＭｊが、アクティブから非アクティブへと変化する場合（アナログスイッチ部２２ｊをオンさせる信号レベルからオフさせる信号レベルへと変化する場合）に、ソースバスラインＬＳｊの保持電位が変動してビデオラインの電位（アナログビデオ信号Ｖｉｄｅｏの値）よりもΔＶだけ低い電位となり、そのΔＶだけ低下した電圧がソースバスラインＳＬｊのサンプリング容量Ｃｓｂｕｓに保持されることにより、アナログスイッチとして動作するトランジスタ６１，６２のソース端子とドレイン端子との間に電位差が生じて（ＣｇｄＮ＞ＣｇｄＰの場合はＮｃｈトランジスタ６１に）リーク電流が流れることとなる。
【００６７】
これに対し、本実施形態に係るデータドライバ１０１によれば、上記補正信号によってソースバスラインＳＬｊの保持電位の変動量ΔＶが補償され、これにより上記リーク電流が抑制される。以下、このような補正信号による補償を含む、本実施形態における映像データ（アナログビデオ信号Ｖｉｄｅｏ）のサンプリング動作を、サンプリングパルス生成回路２１におけるｊ段目のサンプリング信号ＳＡＭｊに基づくサンプリング動作を例に挙げて説明する（１≦ｊ≦ｎ）。
【００６８】
サンプリングパルス生成回路２１からｊ段目のサンプリング信号ＳＡＭｊ（ＳＡＭｊＢ）が出力されると、ソースバスラインＳＬｊのサンプリング容量Ｃｓｂｕｓにアナログビデオ信号Ｖｉｄｅｏがサンプルホールドされて、そのときのアナログビデオ信号Ｖｉｄｅｏの示すアナログ電圧が映像データとしてそのサンプリング容量Ｃｓｂｕｓに保持される。
【００６９】
図９（ｄ）〜（ｇ）に示すように、上記ｊ段目のサンプリング信号ＳＡＭｊ（ＳＡＭｊＢ）がアクティブ（ＳＡＭｊ＝“Ｈ”、ＳＡＭｊＢ＝“Ｌ”）になるのと同時に、サンプリングパルス生成回路２１におけるｊ＋１段目のＲＳフリップフロップ４０１の出力信号Ｑ（ｊ＋１）Ｂがアクティブになる（ＨレベルからＬレベルへと変化する）。この時、アナログスイッチ部２２ｊにおいてアナログスイッチとして動作するＮｃｈおよびＰｃｈトランジスタ６１，６２はオンするので、ビデオライン２５の電位であるアナログビデオ信号Ｖｉｄｅｏがサンプリングされ、それによって得られる標本化値であるアナログ電圧が映像データとしてソースバスラインＳＬｊに与えられる。そして、ソースバスラインＳＬｊのサンプリング容量Ｃｓｂｕｓにより、その映像データに相当する電位がソースバスラインＳＬｊに保持される。
【００７０】
次に、サンプリング信号ＳＡＭｊ（ＳＡＭｊＢ）が非アクティブ（ＳＡＭｊ＝“Ｌ”、ＳＡＭｊＢ＝“Ｈ”）となると、アナログスイッチ部２２ｊにおいてアナログスイッチとして動作するＮｃｈおよびＰｃｈトランジスタ６１，６２がオン状態からオフ状態へと変化し、図１０（ａ）に示すようにソースバスラインＳＬｊの保持電位ＶｓがΔＶだけ変動する。しかし、次のサンプリング信号ＳＡＭｊ＋１がアクティブから非アクティブへと変化するときに、図１０（ｃ）に示すように、サンプリングパルス生成回路２１における次段のＲＳフリップフロップ４０１の出力信号Ｑ（ｊ＋１）Ｂが非アクティブとなる（ＬレベルからＨレベルへと変化する）。この出力信号Ｑ（ｊ＋１）Ｂは、図８に示したように、ソースバスラインＳＬｊの保持電位Ｖｓの変動ΔＶの補正信号として、補正信号入力用容量Ｃｃを介して当該ソースバスラインＳＬｊ（のサンプリング容量Ｃｓｂｕｓ）に入力されている。そして、この補正信号Ｑ（ｊ＋１）Ｂは、図１０（ａ）に示すように、一旦ΔＶだけ変動（低下）したソースバスラインＳＬｊの保持電位Ｖｓを再び引き上げるように作用する。
【００７１】
ここで、図８に示したデータドライバ１０１のビデオライン２５にアナログビデオ信号Ｖｉｄｅｏとして図１６（ｂ）に示すような映像信号を印加して、ソースバスラインＳＬｊに与えるべき映像データを得るためのサンプリングを考える。
【００７２】
例えば、アナログビデオ信号Ｖｉｄｅｏのセンター電位Ｖｃを６［Ｖ］とし、その信号振幅Ｖ２を４．５［Ｖ］とし、サンプリングのためのアナログスイッチとして動作するＮｃｈおよびＰｃｈトランジスタ６１，６２のゲート端子に印加されるサンプリング信号ＳＡＭｊ，ＳＡＭｊＢのＨレベル／Ｌレベル（ＯＮ／ＯＦＦレベル）を０／１２［Ｖ］とし、ＣｇｄＮ＞ＣｇｄＰとすると、各信号Ｖｉｄｅｏ，ＳＡＭｊ，ＳＡＭｊＢ，Ｓｊ（ソースバスラインＳＬｊの電位Ｖｓ）のレベルは図１５に示すような関係となる。そして、ソースバスラインＳＬｊの容量値Ｃｓｂｕｓを５［ｐＦ］とし、｜ＣｇｄＮ―ＣｇｄＰ｜を０．２５［ｐＦ］とすると、ソースバスラインＳＬｊの電位変動量ΔＶは、
ΔＶ＝１２×０．２５／（５＋０．２５）≒０．５７［Ｖ］
となる。したがって、ソースバスラインＳＬｊの保持電位Ｖｓのセンター電位は、データドライバに入力される映像信号であるアナログビデオ信号Ｖｉｄｅｏのセンター電位よりも０．５７［Ｖ］だけ低い電位となる。
【００７３】
ここで、ソースバスラインＳＬｊ（サンプリング容量Ｃｓｂｕｓ）とサンプリングパルス生成回路２１における次段の出力信号Ｑ（ｊ＋１）Ｂである補正信号の出力端子との間に設けられた上記補正信号入力用容量Ｃｃの値を
Ｃｃ≒０．２５［ｐＦ］＝｜ＣｇｄＮ―ＣｇｄＰ｜
とすれば、図１０（ａ）に示すように、補正信号Ｑ（ｊ＋１）ＢがＨレベルとなる期間においてソースバスラインＳＬｊの電位変動ΔＶを打ち消すことができる。
【００７４】
＜６．効果＞
上記のように本実施形態によれば、アナログビデオ信号Ｖｉｄｅｏのサンプリングのためのアナログスイッチ（サンプラ）として動作するＮｃｈおよびＰｃｈトランジスタ６１，６２の寄生容量差｜ＣｇｄＮ―ＣｇｄＰ｜に起因するソースバスラインＳＬｊの保持電位の変動ΔＶを、そのソースバスラインＳＬｊに適切な値の容量Ｃｃを介して入力される補正信号Ｑ（ｊ＋１）Ｂによって相殺することができる（ｊ＝１，２，３，…）。これにより、ソースバスラインＳＬｊからビデオライン２５へのリーク電流の発生が抑制され、ソースバスラインＳＬｊの保持電位の低下を回避することができる。その結果、表示画像の左右で表示濃度が異なるなどの表示上の不具合の発生を抑え、表示品位を向上させることができる。
【００７５】
また、本実施形態によれば、データドライバ１０１を構成するシフトレジスタ（ＲＳフリップフロップ）の出力信号Ｑ（ｊ＋１）Ｂが補正信号として使用されるため、補正信号を生成する回路等を別途用意する必要がなく、データドライバ１０１を使用する液晶表示装置において、データドライバ１０１の形成領域の拡大や余分な回路の増加を最小限にとどめつつ上記効果を得ることができる。
【００７６】
＜７．変形例＞
上記実施形態では、各アナログスイッチ部２２ｊを構成するＮｃｈおよびＰｃｈトランジスタの寄生容量ＣｇｄＮとＣｇｄＰとの関係がＣｇｄＮ＞ＣｇｄＰであるものとしているが、寄生容量ＣｇｄＮとＣｇｄＰとの関係がＣｇｄＮ＜ＣｇｄＰである場合においても、サンプリング信号ＳＡＭｊがアクティブから非アクティブへと変化したときに寄生容量差｜ＣｇｄＮ―ＣｇｄＰ｜に起因してソースバスラインＳＬｊの保持電位が変動（この場合は低下ではなく上昇）し、その結果、Ｐｃｈトランジスタ６２のゲート端子に印加されるオフバイアスが低下する（浅くなる）。この場合には、ソースバスラインＳＬｊについての電位変動の補正信号として、上記実施形態におけるようにサンプリングパルス生成回路２１におけるＲＳフリップフロップ４０１の出力信号Ｑ（ｊ＋１）Ｂに代えて、図１１に示すように、当該ＲＳフリップフロップ４０１の他の出力信号Ｑ（ｊ＋１）（上記実施形態における補正信号Ｑ（ｊ＋１）Ｂとは論理反転の関係にある信号）を使用すればよい（図１２参照）。すなわち、サンプリングパルス生成回路２１の各段のサンプリング信号ＳＡＭｊによってオン／オフが制御されるアナログスイッチ部２２ｊに接続されるソースバスラインＳＬｊの保持電位の変動を補正するために、アナログスイッチ部２２ｊに対応する段の１段後段のＲＳフリップフロップ４０１（図５参照）の出力信号Ｑ（ｊ＋１）が補正信号として、所定容量である補正信号入力用容量Ｃｃを介してソースバスラインＳＬｊ（のサンプリング容量Ｃｓｂｕｓ）に入力される構成とすればよい。このようにすれば、上記実施形態と同様、トランジスタ６１，６２の寄生容量に起因するソースバスラインＳＬｊの上記電位変動を図１２に示すような上記補正信号Ｑ（ｊ＋１）によって相殺して、上記実施形態と同様の効果を得ることができる。
【００７７】
また、上記実施形態では、液晶表示装置におけるデータドライバ１０１内のサンプリングパルス生成回路２１を構成するシフトレジスタのシフト動作方向は単一方向のみであるものとしているが、当該シフトレジスタが双方向動作に対応している場合は、次のような構成とすることによって、トランジスタ６１，６２の寄生容量に起因するソースバスラインＳＬｊの電位変動を相殺し、上記実施形態と同様の効果を得ることができる。すなわち、データドライバ１０１においてｊ段目のアナログスイッチ部２２ｊにおけるトランジスタ６１，６２のゲート端子に入力されるサンプリング信号の電圧変化が当該トランジスタ６１，６２の寄生容量を介して生じさせるソースバスラインＳＬｊの保持電位の変動を相殺するために、上記と同様、所定の結合容量（補正信号入力用容量）を介してソースバスラインＳＬｊに補正信号が入力される構成とする。そしてこのために、当該シフトレジスタが順方向動作する場合、すなわちデータドライバ１０１においてアナログビデオ信号Ｖｉｄｅｏが１段目→２段目→…→ｎ段目という順に各段のアナログスイッチ部でサンプリングされる場合には、当該シフトレジスタのｊ＋１段目のフリップフロップの出力信号Ｑ（ｊ＋１）またはＱ（ｊ＋１）ＢをソースバスラインＳＬｊ（のサンプリング容量Ｃｓｂｕｓ）に入力すべき上記補正信号として使用し、当該シフトレジスタが逆方向動作する場合、すなわちデータドライバ１０１においてアナログビデオ信号Ｖｉｄｅｏがｎ段目→ｎ−１段目→…→１段目という順に各段のアナログスイッチ部でサンプリングされる場合には、当該シフトレジスタのｊ−１段目のフリップフロップの出力信号Ｑ（ｊ−１）またはＱ（ｊ−１）ＢをソースバスラインＳＬｊ（のサンプリング容量Ｃｓｂｕｓ）に入力すべき上記補正信号として使用する。
【００７８】
さらに、上記実施形態では、ソースバスラインの保持電位の上記変動ΔＶを相殺もしくは補償するための補正信号として、サンプリングパルス生成回路２１（シフトレジスタ）を構成するＲＳフリップフロップの出力信号ＱｉまたはＱｉＢが使用されているが、図６（ｄ）〜（ｇ）に示すように、サンプリングパルス生成回路２１を構成するＲＳフリップフロップのＳＥＴ信号またはＲＥＳＥＴ信号（これらはサンプリング信号でもある）も、上記出力信号ＱｉまたはＱｉＢと同様のタイミングで動作しているので補正信号として利用することが可能である。また、図８に示したように、アナログスイッチ部はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構成になっている場合が一般的であるので、反転サンプリング信号ＳＡＭｉＢも補正信号として利用することが可能である。
【００７９】
さらにまた、上記実施形態では、データ線としてのソースバスラインＳＬｊは点順次駆動方式により駆動されるものとしているが、本発明は、線順次駆動方式の場合にも適用可能である。線順次駆動方式では、アナログビデオ信号Ｖｉｄｅｏの標本化値としての電圧が、ソースバスライン毎に設けられたサンプリング容量に一旦保持され（このサンプリング容量はソースバスラインとは直接には接続されていない）、その保持電圧が、次の水平走査期間において所定のバッファを介して、対応するソースバスラインに与えられる。したがって、このような線順次駆動方式においても、サンプリングのためのアナログスイッチとしてのＮｃｈトランジスタとＰｃｈトランジスタとの間での寄生容量差に起因して保持電圧が変動し、上記実施形態のような点順次駆動方式の場合と同様の問題が生じる。よって、本発明は、アナログビデオ信号に対するサンプリングによって得られる電圧に基づきデータ線が駆動されるアナログ方式のデータドライバまたはそれを備えた表示装置であれば、線順次駆動方式の場合にも適用可能である。
【００８０】
＜８．その他＞
特許文献３である特開平７−３２７１８５号公報には、にサンプリングスイッチとして動作するトランジスタのゲート端子とサンプリングパルス出力部回路部との間にバッファ回路（インバータ回路）を設けて、サンプリングスイッチとして動作するＰｃｈトランジスタのゲート端子に繋がるバッファ回路とサンプリングスイッチとして動作するＮｃｈトランジスタのゲート端子に繋がるバッファ回路とを異なる動作電圧（駆動電圧）にて駆動する方法が記載されている。しかし、これは小振幅の信号でもサンプリングスイッチとして動作するトランジスタをオン／オフするためのものであって耐圧の低いトランジスタを用いて液晶表示装置などのデータドライバを構成することを目的としており、サンプリング信号ＳＡＭｊがアクティブから非アクティブへと変化したときにアナログスイッチとしてのトランジスタの寄生容量に起因して生じるソースバスラインＳＬｊの保持電位変動を抑制せんとする本発明とは主旨が異なる。
【００８１】
また、特許文献４である特開平８−６５２３号公報には、サンプリングスイッチとして動作するＮｃｈおよびＰｃｈトランジスタのゲート端子に入力されるサンプリング信号のタイミングを揃えることで、サンプリング信号がアクティブから非アクティブへと変化する場合（トランジスタをオンさせるレベルからオフされるレベルへと変化する場合）の信号レベルの変動がソースードレイン端子間寄生容量を介して引き起こすソースバスラインの電位変動を低減するための構成が記載されている。しかし、この構成は、サンプリングスイッチとして動作するトランジスタのゲート端子とサンプリングパルス出力部回路部との間に設けられているバッファ回路をクロックインバータにすることで駆動クロックに同期してＮｃｈ／Ｐｃｈトランジスタにそれぞれ入力されるサンプリングパルスの信号レベル変化のタイミングを揃えることで、上記ソースバスラインの電位変動を低減するものであり、ＮｃｈトランジスタとＰｃｈトランジスタとの寄生容量差によって生じるソースバスラインの保持電位の変動を低減または相殺すべく補正信号が与えられる本発明の構成とは相違する。
【００８２】
【発明の効果】
第１の発明によれば、補正信号が所定容量を介してサンプリング容量に入力されることで、データ線に対応して形成されたサンプリング容量の保持電圧の変動が低減されるので、保持電圧の低下によりアナログスイッチにおいて生じるリーク電流が抑制される。その結果、表示画像の左右で表示濃度が異なるなどの表示上の不具合の発生を抑え、表示品位を向上させることができる。
【００８３】
第２の発明によれば、補正信号がデータ線駆動回路におけるサンプリングパルス生成回路で生成されるので、補正信号を生成する回路等を別途用意する必要がなく、本発明に係るデータ線駆動回路を使用する表示装置において、データ線駆動回路の形成領域の拡大や余分な回路の増加を最小限にとどめつつ第１の発明と同様の効果を得ることができる。
【００８４】
第３の発明によれば、ｊ番目のサンプリング容量にシフトレジスタのｊ＋１段目の出力信号を補正信号として所定容量を介して入力することで、そのサンプリング容量の保持電圧の変動が低減され、第２の発明と同様の効果が得られる。
【００８５】
第４の発明によれば、データ線駆動回路におけるサンプリングパルス生成回路で生成される信号が補正信号として、Ｎチャンネル形およびＰチャンネル形トランジスタの寄生容量の容量値差と略同一の容量値を有する所定容量を介してサンプリング容量に入力されるので、両トランジスタのゲート端子の電位変化によって生じるサンプリング容量の保持電圧の変動をほぼ相殺することができる。
【００８６】
第５の発明によれば、データ線駆動回路におけるシフトレジスタが順方向動作をしている場合には、ｊ番目のサンプリング容量にシフトレジスタのｊ＋１段目の出力信号が補正信号として供給され、シフトレジスタが逆方向動作をしている場合には、ｊ番目のサンプリング容量にシフトレジスタのｊ−１段目の出力信号が補正信号として供給されるので、シフト方向が順方向と逆方向のいずれであっても、サンプリング容量の保持電位の変動が低減され、表示品位が向上する。
【００８７】
第６の発明によれば、データ線駆動回路におけるシフトレジスタをＲＳフリップフロップで構成することで、データ線駆動回路を動作させるためのクロック信号の負荷容量を低減することができる。
【００８８】
第７の発明によれば、サンプリング容量の保持電圧の変動が低減されるので、表示品位の高い表示装置を提供することができる。
【００８９】
第８の発明によれば、データ線駆動回路は複数の画素形成部が形成された基板と同一の基板上に形成されているので、データ線数が増大しても基板外に取り出す信号線数が変化せず、各信号線の容量の増大を防止できるとともに表示装置の構成を簡素化できる。
【００９０】
第９の発明によれば、素子性能の高い薄膜トランジスタを用いてデータ線駆動回路が実現されるので、回路規模の縮小化による表示装置としての狭額縁化や消費電力の低減化が可能となり、また、データ線駆動回路への入力映像信号の時間軸伸長が不要となることからデータ線駆動回路自体の構成も簡素化される。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るデータドライバを備えた液晶表示装置における本体部の構成例を示すブロック図である。
【図２】上記実施形態に係るデータドライバの構成を示すブロック図である。
【図３】上記実施形態に係るデータドライバにおけるサンプリングパルス生成回路の第１の構成例を示す回路図である。
【図４】上記第１の構成例によるサンプリングパルス生成回路の動作を示すタイミングチャートである。
【図５】上記実施形態に係るデータドライバにおけるサンプリングパルス生成回路の第２の構成例を示す回路図である。
【図６】上記第２の構成例によるサンプリングパルス生成回路の動作を示すタイミングチャートである。
【図７】上記実施形態に係るデータドライバを備える液晶表示装置を動作を説明するためのタイミングチャートである。
【図８】上記実施形態に係るデータドライバの構成をアナログスイッチ部の詳細構成と共に示す図である。
【図９】上記実施形態に係るデータドライバにおけるサンプリング動作を説明するためのタイミングチャートである。
【図１０】上記実施形態に係るデータドライバにおけるアナログビデオ信号のサンプリングの詳細動作を説明するための信号波形図である。
【図１１】上記実施形態の変形例に係るデータドライバの構成をアナログスイッチ部の詳細構成と共に示す図である。
【図１２】上記変形例に係るデータドライバの動作を示すタイミングチャートである。
【図１３】従来のアナログ点順次駆動方式の液晶表示装置の構成を示すブロック図である。
【図１４】上記従来の液晶表示装置におけるデータドライバの構成をアナログスイッチ部の詳細構成と共に示す図である。
【図１５】上記従来の液晶表示装置におけるデータドライバのアナログスイッチ部によるアナログビデオ信号のサンプリング動作を説明するための信号波形図である。
【図１６】上記従来の液晶表示装置に入力される映像信号を模式的に示す信号波形図（ａ）、および、当該映像信号に基づきデータドライバに入力される映像信号（アナログビデオ信号）を模式的に示す信号波形図（ｂ）である。
【図１７】上記従来の液晶表示装置におけるデータドライバのアナログスイッチ部によるアナログビデオ信号のサンプリング動作における問題を説明するための信号波形図である。
【符号の説明】
１０      …ＴＦＴ（薄膜トランジスタ）
２１      …サンプリングパルス生成回路
２３      …第１ビデオライン
２４      …第２ビデオライン
２５      …ビデオライン
２２１〜２２ｎ  …アナログスイッチ部
６１      …Ｎｃｈトランジスタ
６２      …Ｐｃｈトランジスタ
１００    …本体部
１０１    …データドライバ
１０２    …ゲートドライバ
１０３    …表示領域
４０１    …ＲＳフリップフロップ
６００    …液晶コントローラ
Ｃｃ      …補正信号入力用容量
ＣｇｄＮ    …Ｎｃｈトランジスタのゲート−ドレイン端子間の寄生容量
ＣｇｄＰ    …Ｐｃｈトランジスタのゲート−ドレイン端子間の寄生容量
Ｃｓｂｕｓ    …ソースバスラインのサンプリング容量（ホールド容量）
Ｃｐ      …画素容量
Ｅｐ      …画素電極
Ｅｃ      …共通電極
Ｑ１〜Ｑｎ      …サンプリングパルス生成回路の各段の出力信号
Ｑ１Ｂ〜ＱｎＢ  …サンプリングパルス生成回路の各段の出力信号
ＳＣＫ    …データドライバ用クロック信号
ＳＣＫＢ  …データドライバ用（反転）クロック信号
ＳＳＰ    …データドライバ用スタートパルス
ＳＡＭ１〜ＳＡＭｎ  …サンプリング信号
ＳＬ１〜ＳＬｎ      …ソースバスライン
Ｖｉｄｅｏ１  …第１アナログビデオ信号
Ｖｉｄｅｏ２  …第２アナログビデオ信号
Ｖｉｄｅｏ    …アナログビデオ信号
ΔＶ      …ソースバスラインの保持電位の変動量
【図１】
2005055461.tif 000003
【図２】
2005055461.tif 000004
【図３】
2005055461.tif 000005
【図４】
2005055461.tif 000006
【図５】
2005055461.tif 000007
【図６】
2005055461.tif 000008
【図７】
2005055461.tif 000009
【図８】
2005055461.tif 000010
【図９】
2005055461.tif 000011
【図１０】
2005055461.tif 000012
【図１１】
2005055461.tif 000013
【図１２】
2005055461.tif 000014
【図１３】
2005055461.tif 000015
【図１４】
2005055461.tif 000016
【図１５】
2005055461.tif 000017
【図１６】
2005055461.tif 000018
【図１７】
2005055461.tif 000019