(57)【要約】【目的】画像処理の速度を迅速化する。【構成】メモリ・カードに記録する画像の記録画素数がＣＣＤの実画素数の半分を超える場合には，実画素の間に虚画素を挿入し（ステップ７１），虚画素に色成分を付加するポスト・フィルタ処理が行われる（ステップ７３）。記録画素数がＣＣＤの実画素数の半分以下の場合には，画素数増加のための虚画素挿入は行われず（ステップ６３），サンプリングが行われる（ステップ６４）。記録画素数がＣＣＤの実画素数の半分以下の場合には，画素数増加のための虚画素挿入が行われないので，迅速に処理が終了する。【選択図】    図１５
2005005924.tif 000002
【特許請求の範囲】
【請求項１】
奇数列には奇数行または偶数行に実画素に対応する光電変換素子が配列され，かつ偶数列には偶数行または奇数行に実画素に対応する光電変換素子が配列され，対象物を撮像することにより対象画像を表す実画素画像データを出力する固体電子撮像素子，
上記固体電子撮像素子から出力された実画素画像データに，虚画素の画像を表す虚画素画像データを補間する虚画素補間手段，
上記固体電子撮像素子の実画素数と記録媒体に記録すべき画像データによって表される画像の記録画素数とにもとづいて，上記虚画素補間手段による補間処理を行うかどうかを判定する判定手段，
上記判定手段における判定結果にもとづいて，上記虚画素補間手段による補間処理の実行または停止を制御する虚画素補間制御手段，および
上記虚画素補間制御手段による補間処理が実行された画像データまたは補間処理が停止された画像データを記録媒体に記録する記録制御手段，
を備えた固体電子撮像装置。
【請求項２】
奇数列には奇数行または偶数行に実画素に対応する光電変換素子が配列され，かつ偶数列には偶数行または奇数行に実画素に対応する光電変換素子が配列されている固体電子撮像素子を用いて，対象物を撮像することにより対象画像を表す実画素画像データを得，
上記固体電子撮像素子の実画素数と記録媒体に記録すべき画像データによって表される画像の記録画素数とにもとづいて，上記固体電子撮像素子から出力された実画素画像データに，虚画素の画像を表す虚画素画像データを補間する処理を行うかどうかを判定し，
判定結果にもとづいて，補間処理が実行された画像データまたは補間処理が停止された画像データを記録媒体に記録する，
固体電子撮像装置の制御方法。
【発明の詳細な説明】
【０００１】
【技術分野】
この発明は，固体電子撮像装置およびその制御方法に関する。
【０００２】
【発明の背景】
ディジタル・スチル・カメラなどに設けられている固体電子撮像素子には，いわゆるハニカム配列のものがある。ハニカム配列は，奇数行には奇数行または偶数行に光電変換素子が配置され，偶数行には偶数行または奇数行に光電変換素子が配置されているものである。光電変換素子が配置されている位置に対応する画素は実画素と呼ばれ，光電変換素子が配置されていない位置に対応する画素は虚画素と呼ばれることがある。
【０００３】
ハニカム配列の固体電子撮像素子を用いて被写体を撮像する場合には，虚画素については補間されることがある（特許文献１）。
【０００４】
【特許文献１】
特開２０００−１８４３８６号公報
【０００５】
しかしながら，虚画素を常に補間するのでは処理速度が低下してしまうことがある。
【０００６】
【発明の開示】
この発明は，処理速度を向上することを目的とする。
【０００７】
この発明による固体電子撮像装置は，奇数列には奇数行または偶数行に実画素に対応する光電変換素子が配列され，かつ偶数列には偶数行または奇数行に実画素に対応する光電変換素子が配列され，対象物を撮像することにより対象画像を表す実画素画像データを出力する固体電子撮像素子，上記固体電子撮像素子から出力された実画素画像データに，虚画素の画像を表す虚画素画像データを補間する虚画素補間手段，上記固体電子撮像素子の実画素数と記録媒体に記録すべき画像データによって表される画像の記録画素数とにもとづいて，上記虚画素補間手段による補間処理を行うかどうかを判定する判定手段，上記判定手段における判定結果にもとづいて，上記虚画素補間手段による補間処理の実行または停止を制御する虚画素補間制御手段，および上記虚画素補間制御手段による補間処理が実行された画像データまたは補間処理が停止された画像データを記録媒体に記録する記録制御手段を備えていることを特徴とする。
【０００８】
この発明は，上記固体電子撮像装置に適した制御方法も提供している。すなわち，この方法は，奇数列には奇数行または偶数行に実画素に対応する光電変換素子が配列され，かつ偶数列には偶数行または奇数行に実画素に対応する光電変換素子が配列されている固体電子撮像素子を用いて，対象物を撮像することにより対象画像を表す実画素画像データを得，上記固体電子撮像素子の実画素数と記録媒体に記録すべき画像データによって表される画像の記録画素数とにもとづいて，上記固体電子撮像素子から出力された実画素画像データに，虚画素の画像を表す虚画素画像データを補間する処理を行うかどうかを判定し，判定結果にもとづいて，補間処理が実行された画像データまたは補間処理が停止された画像データを記録媒体に記録するものである。
【０００９】
この発明によると，固体電子撮像素子からは実画素画像データが出力される。固体電子撮像素子の実画素の数と記録媒体に記録すべき画像データによって表される画像の記録画素数とにもとづいて，虚画素の補間を実行するか停止するかが判定される。虚画素の補間が実行された画像データまたは虚画素の補間が停止された画像データが記録媒体に記録される。
【００１０】
虚画素の補間が常に行われるのではなく，固体電子撮像素子の実画素の数と記録媒体に記録される画像データによって表される画像の記録画素との数とに応じて，虚画素の補間の実行または停止が制御されるので，虚画素の補間が必要なときにその補間処理が行われるようになる。不要な虚画素補間処理が無くなるので，迅速な処理を実現できる。
【００１１】
【実施例の説明】
図１は，この発明の実施例を示すもので，ディジタル・スチル・カメラの電気的構成を示すブロック図である。
【００１２】
ディジタル・スチル・カメラの全体の動作は，ＣＰＵ２によって統括される。
【００１３】
ディジタル・スチル・カメラには，操作装置１が含まれている。この操作装置１には，二段ストローク・タイプのシャッタ・レリーズ・ボタン，記録モード・スイッチ，再生モード・スイッチなどが含まれている。記録モードには，高解像度記録モード（たとえば記録画素数  ６００万画素）および低解像度記録モード（たとえば記録画素数  １５０万画素）がある。操作装置１から出力される操作信号は，ＣＰＵ２に入力する。
【００１４】
ディジタル・スチル・カメラには，被写体にストロボ光を照射するための発光装置３と被写体からの反射光を受光するための受光装置４とが含まれている。受光装置４から出力される受光信号はＣＰＵ２に入力する。受光信号がしきい値レベルとなったことがＣＰＵ２において検出されると，発光装置３の発光がＣＰＵ２によって停止させられる。
【００１５】
ディジタル・スチル・カメラには，ズーム・レンズ８のズーム位置を制御するレンズ駆動回路５，絞り９の絞り量を制御する絞り駆動回路６およびＣＣＤ１２を制御する撮像素子駆動回路７が含まれている。これらのレンズ駆動回路５，絞り駆動回路６および撮像素子駆動回路７は，ＣＰＵ２によって制御される。
【００１６】
被写体像を表す光線は，ズーム・レンズ８によって集光させられる。光線は，絞り９を通って，赤外線カット・フィルタ１０および光学的ロウ・パス・フィルタ１１を介してＣＣＤ１２の受光面に入射する。ＣＣＤ１２から被写体像を表すカラー映像信号が出力され，アナログ信号処理回路１３に入力する。アナログ信号処理回路１３において，相関二重サンプリングなどの所定のアナログ信号処理が行われる。アナログ信号処理回路１３から出力された映像信号は，アナログ／ディジタル変換回路１４においてＲＧＢのシリアルなディジタル・カラー画像データに変換される。
【００１７】
ディジタル・カラー画像データは，メモリ制御回路１５によってメイン・メモリ１６に与えられ，一時的に記憶される。メイン・メモリ１６からカラー画像データが読み出され，ディジタル信号処理回路１７において所定のディジタル信号処理が行われる。このディジタル信号処理についての詳細は後述する。ディジタル信号処理回路１７から出力された画像データは，メイン・メモリ１６に与えられ，再び記憶される。画像データは，メイン・メモリ１６から読み出され，表示制御回路２２によって表示装置２３に与えられる。表示装置２３の表示画面上に被写体像が表示される。
【００１８】
シャッタ・レリーズ・ボタンの第一段階の押下があると，上述のようにアナログ／ディジタル変換回路１４から出力されたディジタル画像データは，積算回路１９に与えられる。積算回路１９において，ディジタル画像データの高周波数成分と輝度レベルとがそれぞれ積算される。高周波数成分の積算値にもとづいて，ＣＣＤ１２の受光面上に被写体像が結像するように，ズーム・レンズ８が制御させられる。また，輝度レベルの積算値にもとづいて，適正露光となるように，絞り９およびＣＣＤ１２のシャッタ速度（電子シャッタ）がそれぞれ制御される。
【００１９】
シャッタ・レリーズ・ボタンの第二段階の押下があると，上述のようにしてディジタル信号処理後の画像データは，圧縮／伸張処理回路１８に与えられる。圧縮／伸張処理回路１８において，ＪＰＥＧ（ｊｏｉｎｔ  ｐｈｏｔｏｇｒａｐｈｉｃ  ｅｘｐｅｒｔｓ  ｇｒｏｕｐ）などの所定のデータ圧縮処理が行われる。圧縮された画像データが，メモリ制御回路２０によってメモリ・カード２１に記録される。
【００２０】
再生モードが設定されることにより，メモリ・カード２１に記録されている圧縮画像データが伸張され，再生処理が行われるが，説明は省略する。
【００２１】
図２は，ディジタル信号処理回路１７の電気的構成を示すブロック図である。
【００２２】
ディジタル信号処理回路１７に入力したディジタル・カラー画像データは，オフセット補正回路３１においてオフセット補正が行われ，リニア・マトリクス回路３２を通ってゲイン補正回路３３に入力する。ゲイン補正回路３３おにいてゲイン補正された画像データは，ガンマ補正回路３４においてガンマ補正される。
【００２３】
ガンマ補正されたカラー画像データは，同時化処理回路３５において同時化処理が行われ，Ｒ，ＧおよびＢのパラレルのカラー画像データが生成される。同時化処理回路３５における同時化処理について詳しくは，後述する。
【００２４】
同時化処理回路３５から出力されたＲＧＢのカラー画像データは，ＲＧＢ／ＹＣ変換回路３６に与えられ，輝度データＹおよび色差データＣが生成される。輝度データＹおよび色差データＣは，ノイズ低減回路３７において所定のノイズ低減処理が行われる。ノイズ低減処理が行われた輝度データは，輪郭補正回路３８において輪郭補正が行われ，ノイズ低減処理が行われた色差データは色差マトリクス３９において色補正が行われる。輪郭補正回路３８から出力された輝度データおよび色差マトリクス３９から出力された色差データＣがディジタル信号処理回路１７の出力となる。
【００２５】
図３は，ＣＣＤ１２の受光面上の一部を示すもので，画素配列の一例である。
【００２６】
ＣＣＤ１２（たとえば実画素数  ３００万画素）の受光面上には多数のフォトダイオードＰＤが配列されている。この実施例においては，奇数行には奇数列にフォトダイオードＰＤが配置されており，偶数行には偶数列にフォトダイオードＰＤが配置されている。もっとも，奇数行には偶数列にフォトダイオードＰＤが配置され，偶数行には奇数列にフォトダイオードＰＤが配置されるようにしてもよい。
【００２７】
フォトダイオードＰＤの受光面上には，赤色の光成分を透過する特性を有するＲフィルタ，緑色の光成分を透過する特性を有するＧフィルタまたは青色の光成分を透過する特性を有するＢフィルタが形成されている。図３においては，赤色のフィルタが形成されているフォトダイオードＰＤには，「Ｒ」の符号が付加されている。緑色のフィルタが形成されているフォトダイオードＰＤには，「Ｇ」の符号が付されている。青色のフィルタが形成されているフォトダイオードＰＤには，「Ｂ」の符号が付加されている。フォトダイオードＰＤに蓄積された信号電荷が映像信号としてＣＣＤ１２から読み出される。
【００２８】
ＣＣＤ１２からの映像信号の読み出しは，奇数行のフォトダイオードＰＤと偶数行のフォトダイオードＰＤとが各列ごとに交互に行われる。奇数行のフォトダイオードＰＤに蓄積された信号電荷によって表される映像信号と，偶数行のフォトダイオードＰＤに蓄積された信号電荷によって表される映像信号とが，１行の映像信号とされる。第１行目と第２行目とについて取り上げると，まず，第１行目第１列のフォトダイオードＰＤに蓄積された信号電荷が映像信号として読み出され，次に第２行目第２列のフォトダイオードＰＤに蓄積された信号電荷が映像信号として読み出される。つづいて，第１行目第３列のフォトダイオードＰＤに蓄積された信号電荷が映像信号として読み出され，次に第２行目第４列のフォトダイオードＰＤに蓄積された信号電荷が映像信号として読み出される。以下同様に第１行目のフォトダイオードＰＤに蓄積された信号電荷と第２行目のフォトダイオードＰＤに蓄積された信号電荷とが交互に読み出される。
【００２９】
図４は，ＣＣＤ１２から出力された映像信号によって表される画像（ＣＣＤ出力画像）の一例である。
【００３０】
ＣＣＤ１２の画素配列は，上述したように，いわゆるハニカム配列であり，奇数行には奇数列にフォトダイオードＰＤが配置されているが，偶数列にはフォトダイオードＰＤが配置されていず，偶数行には偶数列にフォトダイオードＰＤが配置されているが，奇数列にはフォトダイオードＰＤが配置されていない。しかしながら，奇数行のフォトダイオードＰＤに蓄積された信号電荷によって表される映像信号と，偶数行のフォトダイオードＰＤに蓄積された信号電荷によって表される映像信号とが，１行の映像信号とされることにより，図４に示すように，ＣＣＤ出力画像はすべての行および列に画素が存在することとなる。
【００３１】
図５は，同時化処理回路３５の電気的構成を示すブロック図である。
【００３２】
この実施例においては，メモリ・カード２１に記録すべき画像データによって表される画像の画素数（記録画素数）によって，同時化処理のやり方が変わる。記録画素数がＣＣＤ１２の画素数（実画素数）の半分より大きければ，実画素の間に虚画素が挿入され，サンプリング間隔が１でサンプリングされる。さらに，ポスト・フィルタを用いて虚画素にＲ，ＧまたはＢの色成分が付される。記録画素数がＣＣＤ１２の実画素数の半分以下であれば，虚画素挿入処理は行われず，サンプリング間隔が２でサンプリングされる。虚画素挿入処理は行われていないので，虚画素への色成分の付加も行われない。
【００３３】
同時化処理回路３５に入力したＲＧＢのシリアルな画像データは，Ｇ／Ｂマスク処理回路４１，Ｒ／Ｂマスク処理回路４２およびＲ／Ｇマスク処理回路４３に入力する。Ｇ／Ｂマスク処理回路４１においてＧ色画像データおよびＢ色画像データのマスク処理が行われる。Ｒ／Ｂマスク処理回路４２においてＲ色画像データおよびＢ色画像データのマスク処理が行われる。Ｒ／Ｇマスク処理回路４３において，Ｒ色画像データおよびＧ色画像データのマスク処理が行われる。
【００３４】
図６は，Ｇ／Ｂマスク処理回路４１においてＧ色画像データのマスク処理およびＢ色画像データのマスク処理後の画像の一例である。図４と比較することにより，Ｇ色成分の画素およびＢ色成分の画素がマスク（０で表されている）されていることが理解されよう。Ｇ／Ｂマスク処理回路４１以外のＲ／Ｂマスク処理回路４２およびＲ／Ｇマスク処理回路４３におけるマスク処理により，同様のマスク処理が行われることとなる。
【００３５】
図５に戻って，Ｇ／Ｂマスク処理回路４１，Ｒ／Ｂマスク処理回路４２およびＲ／Ｇマスク処理回路４３においてそれぞれマスク処理された画像データは，色補間フィルタ回路４４内のＲ補間フィルタ４５，Ｇ補間フィルタ４６およびＢ補間フィルタ４７に入力する。色補間フィルタ４４には，ＣＰＵ２からフィルタ係数を表わすデータが与えられている。与えられたフィルタ係数にもとづく色補間処理が行われる。Ｒ補間フィルタ４５によって，Ｒ補間処理が行われ，マスクされた部分にＲ画素が生成される。同様に，Ｇ補間フィルタ４６によってＧ補間処理が行われ，マスクされた部分にＧ画素が生成される。Ｂ補間フィルタ４７によってＢ補間処理が行われ，マスクされた部分にＢ画素が生成される。
【００３６】
Ｒ補間フィルタ４５，Ｇ補間フィルタ４６およびＢ補間フィルタ４７から出力されたＲ画像データ，Ｇ画像データおよびＢ画像データは，それぞれ虚画素補間回路４８内の第１のサブ・サンプラ４９，第２のサブ・サンプラ５０および第３のサブ・サンプラ５１に入力する。虚画補間回路４８には，ＣＰＵ２からサンプリング間隔を示す信号が与えられている。これらのサブ・サンプラ４９，５０および５１において，虚画素挿入およびサンプリング処理が行われる。
【００３７】
第１のサブ・サンプラ４９，第２のサブ・サンプラ５０および第３のサブ・サンプラ５１から出力されたＲ画像データ，Ｇ画像データおよびＢ画像データは，虚画素フィルタ５２内の第１のポスト・フィルタ５３，第２のポスト・フィルタ５４および第３のポスト・フィルタ５５にそれぞれ入力する。虚画素フィルタ５２には，ＣＰＵ２からフィルタ係数が与えられており，与えられているフィルタ係数にもとづいて虚画素フィルタ処理が行われる。第１のポスト・フィルタ５３，第２のポスト・フィルタ５４および第３のポスト・フィルタ５５において，虚画素補間回路４８において挿入された虚画素にＲ色，Ｇ色およびＢ色がそれぞれ付加される。虚画素フィルタ５２の出力が同時化処理回路３５の出力となる。
【００３８】
次に，記録画素数が実画素数の半分より大きい場合（高解像度記録モードの場合）における同時化処理について述べる。
【００３９】
図７（Ａ），（Ｂ）および（Ｃ）は，Ｒ画像データ，Ｇ画像データおよびＢ画像データの色補間処理後の画像ならびに虚画素補間処理後の画像を示している。図８（Ａ）および（Ｂ）は，Ｇ補間フィルタ４６のフィルタ係数を示している。（Ａ）および（Ｂ）の右下にある分数はフィルタ係数に乗じられる係数である。また，太枠で囲まれている係数がフィルタリングすべき対象画素に対応するものである。図８（Ａ）は，Ｒ画素またはＢ画素の位置のＧ補間を行うときに用いられるもので，図８（Ｂ）は，Ｇ画素の位置のＧ補間を行うときに用いられるものである。図９（Ａ）および（Ｂ）は，Ｒ補間フィルタ４５およびＢ補間フィルタ４７のフィルタ係数を示している。図９（Ａ）は，Ｒ画素またはＢ画素の位置におけるＲ画素またはＢ画素の補間を行うときに用いられるものである。図９（Ｂ）は，Ｇ画素の位置におけるＲ画素またはＢ画素の補間を行うときに用いられるものである。
【００４０】
Ｇ／Ｂマスク処理回路４１，Ｒ／Ｂマスク処理回路４２およびＢ／Ｇマスク処理回路４３においてそれぞれマスク処理された部分には０が挿入されている（図６参照）。色補間フィルタ４４における色補間処理により，マスクされた部分に対して色が付加される。図７（Ａ）の上段に示すように，図９（Ａ）または（Ｂ）に示すフィルタ係数を用いてＲ補間フィルタ４５における補間処理により，マスクされた部分についてＲ色成分が付加される。図７（Ｂ）に示すように，図８（Ａ）または（Ｂ）に示すフィルタ係数を用いてＧ補間フィルタ４６における補間処理により，マスクされた部分についてＧ色成分が付加される。同様に，図７（Ｃ）の上段に示すように，図９（Ａ）または（Ｂ）に示すフィルタ係数を用いてＢ補間フィルタ４７における補間処理により，マスクされた部分についてＢ色成分が付加される。
【００４１】
記録画素数が実画素数の半分より大きい場合においては，色補間フィルタ４４において色補間が行われると，虚画素補間回路４８において虚画素が挿入される。虚画素の挿入により，図７（Ａ），（Ｂ）および（Ｃ）の下段に示すように，画素数が増える。虚画素補間回路４８におけるサンプリング間隔は１なので，図７（Ａ），（Ｂ）および（Ｃ）の下段にそれぞれ示されている画像を表すＲ画像データＧ画像データおよびＢ画像データがそれぞれ虚画素フィルタ５２内の第１のポスト・フィルタ５３，第２のポスト・フィルタ５４および第３のポスト・フィルタ５５に入力する。
【００４２】
図１０は，第１のポスト・フィルタ５３から出力されるＲ画像データによって表される画像の一例である。図１１は，第１のポスト・フィルタ５３に使用されるフィルタ係数の一例である（第２のポスト・フィルタ５４および第３のポスト・フィルタ５４も第１のポスト・フィルタ５３に用いられるフィルタ係数と同じフィルタ係数が用いられる）。
【００４３】
第１のポスト・フィルタ５３によって，図１１に示すフィルタ係数を用いたフィルタ処理が行われる。これにより，図７（Ａ）の下段に示すＲ画像の虚画素にＲ色成分が付加される。
【００４４】
第２のポスト・フィルタ５４および第３のポスト・フィルタ５５における処理も同様に行われる。すなわち，図７（Ｂ）および（Ｃ）のそれぞれの下段に示すＧ画像およびＢ画像の虚画素にＧ色成分およびＢ色成分がそれぞれ付加される。
【００４５】
次に，記録画素数が実画素数の半分以下の場合（低解像度記録モードの場合）における同時化処理について述べる。
【００４６】
図１２（Ａ），（Ｂ）および（Ｃ）は，Ｒ画像データ，Ｇ画像データおよびＢ画像データの色補間処理後の画像ならびに虚画素補間処理後の画像を示している。図１３（Ａ）および（Ｂ）は，Ｇ補間フィルタのフィルタ係数を示している。図１３（Ａ）は，Ｒ位置またはＢ位置のＧ補間を行うときに用いられるもので，図１３（Ｂ）は，Ｇ位置のＧ補間を行うときに用いられるものである。図１４（Ａ）および（Ｂ）は，Ｒ補間フィルタおよびＢ補間フィルタのフィルタ係数を示している。図１４（Ａ）は，Ｒ画素またはＢ画素の位置におけるＲ画素またはＢ画素の補間を行うときに用いられるもので，図１４（Ｂ）は，Ｇ画素の位置におけるＲ画素またはＢ画素の補間を行うときに用いられるものである。
【００４７】
上述したのと同様に，Ｇ／Ｂマスク処理回路４１，Ｒ／Ｂマスク処理回路４２およびＢ／Ｇマスク処理回路４３においてそれぞれマスク処理された部分には０が挿入されている（図６参照）。色補間フィルタ４４における色補間処理により，マスクされた部分に対して色が付加される。図１２（Ａ）の上段に示すように，図１４（Ａ）または（Ｂ）に示すフィルタ係数を用いてＲ補間フィルタ４５における補間処理により，マスクされた部分についてＲ色成分が付加される。図１２（Ｂ）の上段に示すように，図１３（Ａ）または（Ｂ）に示すフィルタ係数を用いてＧ補間フィルタ４６における補間処理により，マスクされた部分についてＧ色成分が付加される。同様に，図１２（Ｃ）の上段に示すように，図１４（Ａ）または（Ｂ）に示すフィルタ係数を用いてＢ補間フィルタ４７における補間処理により，マスクされた部分についてＢ色成分が付加される。
【００４８】
図１３（Ａ）および図１３（Ｂ）に示すフィルタ係数と図８（Ａ）および図８（Ａ）および（Ｂ）に示すフィルタ係数とは違っており，また，図１４（Ａ）および（Ｂ）に示すフィルタ係数と図９（Ａ）および（Ｂ）に示すフィルタ係数とは違っているので，補間フィルタ後のＲ画像，Ｇ画像およびＢ画像の特性は，記録画素数が実画素数の半分以上の場合と記録画素数が実画素数の半分未満の場合とでは異なっている。
【００４９】
記録画素数が実画素数の半分以下の場合においては，虚画素補間回路５１における虚画素補間は行われずに，サンプリング間隔が２でサンプリングされる。サンプリングされた結果，図１２（Ａ），（Ｂ）および（Ｃ）のそれぞれの下段に示すように，画素数が減少したＲ画像，Ｇ画像およびＢ画像が得られる。記録画素数が実画素数の半分未満の場合においては，虚画素フィルタ５２におけるフィルタ処理は行わない。したがって，画素数が減少したＲ画像，Ｇ画像およびＢ画像をそれぞれ表す画像データは，虚画素フィルタ５２内の第１のポスト・フィルタ５３，第２のポスト・フィルタ５４および第３のポスト・フィルタ５５を単に通過して出力する。記録画素数が実画素数の半分より大きい場合と半分以下の場合とで，同時化処理回路３５に与えられるフィルタ係数を表わすデータ，サンプリング間隔を表わすデータが変わるのはいうまでもない。
【００５０】
図１５は，この実施例による同時化処理の処理手順を示すフローチャートである。
【００５１】
ユーザによる記録モードの設定に応じて，メモリ・カード２１に記録する画像データの記録画素数が得られる（ステップ６１）。
【００５２】
記録画素数が実画素数の半分より大きければ（ステップ６２でＹＥＳ），同時化処理回路３５を構成する虚画素補間回路４８における虚画素挿入処理を行うように設定される（ステップ７１）。また，虚画素補間回路４８におけるサンプリング処理のサンプリング間隔が１に設定される（ステップ７２）。さらに，虚画素フィルタ５２におけるフィルタ処理が「あり」に設定される（ステップ７３）。つづいて，色補間フィルタ４４におけるフィルタ処理が図８（Ａ）および（Ｂ）ならびに図９（Ａ）および（Ｂ）に示すフィルタ係数によって行われるようにフィルタが選択される（ステップ７４）。
【００５３】
記録画素数が実画素数の半分以下であれば（ステップ６２でＮＯ），同時化処理回路３５を構成する虚画素補間回路４８における虚画素挿入処理を行わないように設定される（ステップ６３）。また，虚画素補間回路４８におけるサンプリング処理のサンプリング間隔が２に設定される（ステップ６４）。さらに，虚画素フィルタ５２におけるフィルタ処理が「なし」に設定される（ステップ６５）。つづいて，色補間フィルタ４４におけるフィルタ処理が図１３（Ａ）および（Ｂ）ならびに図１４（Ａ）および（Ｂ）に示すフィルタ係数によって行われるようにフィルタが選択される（ステップ６６）。
【００５４】
同時化処理回路３５にシリアルなＲＧＢの画像データが入力すると，Ｇ，Ｂマスク処理回路４１，Ｒ，Ｂマスク処理回路４２およびＲ，Ｇマスク処理回路４３においてそれぞれマスク処理が行われる（ステップ６７）。つづいて，記録画素数が実画素数の半分より大きいか半分以下であるかに応じたフィルタ係数を用いて色補間フィルタ４４において色補間処理が行われる（ステップ６８）。
【００５５】
虚画素補間処理回路４８において，記録画素数が実画素数の半分より大きいか半分以下であるかに応じて虚画素挿入処理およびサンプリング処理が行われる（ステップ６９）。さらに，記録画素数が実画素数の半分より大きければ，虚画素フィルタ５２においてフィルタ処理が行われる（ステップ７０）。
【００５６】
記録画素数が実画素数の半分以下のときには，虚画素挿入処理が不要となるので，迅速に同時化処理を実現することができる。
【００５７】
上述した実施例においては，記録モードには高解像度記録モードと低解像度記録モードとがあり，高解像度記録モードが設定された場合には，虚画素挿入が行われ，  ６００万画素の画像を表す画像データがメモリ・カード２１に記録され，低解像度記録モードが設定された場合には，虚画素挿入が行われることなく，  １５０万画素の画像を表す画像データがメモリ・カード２１に記録されている。しかしながら，高解像度記録モードと低解像度記録モードとの間に，たとえば，  ３００万画素の画像を表す画像データをメモリ・カード２１に記録する通常解像度記録モードを設けるようにしてもよい。通常解像度記録モードが設定された場合には，虚画素挿入が行われて，  ３００万画素の画像データが記録されるように，リサイズ処理が必要となろう。もっとも，虚画素補間回路４８において行われるサンプリング処理のサンプリング間隔を調整することにより，リサイズ処理に変えてもよい。
【図面の簡単な説明】
【図１】ディジタル・スチル・カメラの電気的構成を示すブロック図である。
【図２】ディジタル信号処理回路の電気的構成を示すブロック図である。
【図３】ＣＣＤのフォトダイオードの配列の一部を示している。
【図４】ＣＣＤ出力画像の一例である。
【図５】同時化処理回路の電気的構成を示すブロック図である。
【図６】Ｇ，Ｂマスク処理後の画像の一例である。
【図７】（Ａ）は，Ｒ補間処理後の画像と虚画素挿入後の画像を示し，（Ｂ）は，Ｇ補間処理後の画像と虚画素挿入後の画像を示し，（Ｃ）は，Ｂ補間処理後の画像と虚画素挿入後の画像を示している。
【図８】（Ａ）および（Ｂ）は，Ｇ補間フィルタのフィルタ係数を示している。
【図９】（Ａ）および（Ｂ）は，Ｒ補間フィルタおよびＢ補間フィルタのフィルタ係数を示している。
【図１０】虚画素フィルタの出力画像の一例である。
【図１１】ポスト・フィルタの出力係数の一例である。
【図１２】（Ａ）は，Ｒ補間処理後の画像とサンプリング後の画像を示し，（Ｂ）は，Ｇ補間処理後の画像とサンプリング後の画像を示し，（Ｃ）は，Ｂ補間処理後の画像とサンプリング後の画像を示している。
【図１３】（Ａ）および（Ｂ）は，Ｇ補間フィルタのフィルタ係数を示している。
【図１４】（Ａ）および（Ｂ）は，Ｒ補間フィルタおよびＢ補間フィルタのフィルタ係数を示している。
【図１５】同時化処理の処理手順を示すフローチャートである。
【符号の説明】
１  操作装置
２  ＣＰＵ
７  撮像素子駆動回路
１２  ＣＣＤ
２０  メモリ制御回路
２１  メモリ・カード
３３  同時化処理回路
４１  Ｇ，Ｂマスク処理回路
４２  Ｒ，Ｂマスク処理回路
４３  Ｒ，Ｇマスク処理回路
４４  色補間フィルタ
４５  Ｒ補間フィルタ
４６  Ｇ補間フィルタ
４７  Ｂ補間フィルタ
４８  虚画素補間回路
４９，５０，５１  サブ・サンプラ
５２  虚画素フィルタ
５３，５４，５５  ポスト・フィルタ
ＰＤ  フォトダイオード（実画素）
【図１】
2005005924.tif 000003
【図２】
2005005924.tif 000004
【図３】
2005005924.tif 000005
【図４】
2005005924.tif 000006
【図５】
2005005924.tif 000007
【図６】
2005005924.tif 000008
【図７】
2005005924.tif 000009
【図８】
2005005924.tif 000010
【図９】
2005005924.tif 000011
【図１０】
2005005924.tif 000012
【図１１】
2005005924.tif 000013
【図１２】
2005005924.tif 000014
【図１３】
2005005924.tif 000015
【図１４】
2005005924.tif 000016
【図１５】
2005005924.tif 000017