(57)【要約】【課題】キャリブレーション補正をソフトウェア演算処理で実現し、調整時間の短縮および精度の確保を達成した制御棒のアナログ式位置指示装置を得る。【解決手段】制御棒の位置情報を含む全コイル信号Ｅｏを生成する検出器１０１と、全コイル信号Ｅｏを取り込む入力部Ｂ、１、２と、全コイル信号Ｅｏに対してキャリブレーション補正処理を施すキャリブレーション補正部２０と、全コイル信号Ｅｏに基づく位置情報を指示するためのアナログ式の指示計１１０を有するプラント計算機１０９とを備え、全コイル信号に含まれる位置情報は、キャリブレーション補正部２０を介してプラント計算機１０９の指示計１１０に送信される。【選択図】        図２
2005030785.tif 000002
【特許請求の範囲】
【請求項１】
制御棒の位置情報を含む全コイル信号を生成する検出器と、
前記全コイル信号を取り込む入力部と、
前記全コイル信号に対してキャリブレーション補正処理を施すキャリブレーション補正部と、
前記全コイル信号に基づく前記位置情報を指示するためのアナログ式の指示計を有するプラント計算機とを備え、
前記キャリブレーション補正部は、温度補正信号処理部を有し、
前記全コイル信号に含まれる位置情報は、前記キャリブレーション補正部を介して前記プラント計算機の指示計に送信されることを特徴とする制御棒のアナログ式位置指示装置。
【請求項２】
前記キャリブレーション補正部は、近似直線化処理部を含み、前記近似直線化処理部を介して、前記全コイル信号から求められる検出特性カーブを近似直線化処理した後に、前記位置情報を前記指示計に送信することを特徴とする請求項１に記載の制御棒のアナログ式位置指示装置。
【請求項３】
前記検出器は中間タップを有するとともに、前記中間タップ以降のコイル信号をタップ信号として生成し、
前記キャリブレーション補正部は、前記温度補正信号処理部を介して、前記タップ信号に対して温度補正処理を施した後に、前記位置情報を前記指示計に送信することを特徴とする請求項１または請求項２に記載の制御棒のアナログ式位置指示装置。
【請求項４】
前記キャリブレーション補正部は、
第１のゼロ調回路および第１のスパン調回路を含む第１の調整処理回路と、
第２のゼロ調回路および第２のスパン調回路を含む第１の調整処理回路と、
前記第１のスパン調回路の出力信号に基づいて前記第２のゼロ調回路の出力値を制限するリミッタ回路と、
前記第１および第２のスパン調回路の出力信号を加算する加算器と
を備えたことを特徴とする請求項３に記載の制御棒のアナログ式位置指示装置。
【請求項５】
前記キャリブレーション補正部は、外部のデジタル設備との間でインターフェース可能にするための通信回路を含むことを特徴とする請求項１から請求項４までのいずれか１項に記載の制御棒のアナログ式位置指示装置。
【請求項６】
前記キャリブレーション補正部は、出力部にＤ／Ａ変換器を有し、
前記Ｄ／Ａ変換器は、Ｄ／Ａコンバータ機能がＳ／Ｗ化されており、前記デジタル設備からの指令により、前記Ｄ／Ａコンバータ機能が自動補正されることを特徴とする請求項５に記載の制御棒のアナログ式位置指示装置。
【請求項７】
前記入力部は、炉底位置検出回路およびバイパス双安定回路を含み、
前記炉底位置検出回路および前記バイパス双安定回路の機能は、Ｓ／Ｗ化されたことを特徴とする請求項１から請求項６までのいずれか１項に記載の制御棒のアナログ式位置指示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、たとえば原子炉などに用いられる制御棒のアナログ式位置指示装置に関し、特に、温度変化に起因した検出器コイルのインダクタンス変化に対するキャリブレーション補正をＳ／Ｗ（ソフトウェア）化することにより、ポテンショレス化およびコイル電圧の高精度化を可能とした制御棒のアナログ式位置指示装置に関するものである。
【０００２】
【従来の技術】
従来の制御棒のアナログ式位置指示装置は、検出器からのコイル出力信号を検出する信号検出回路と、ゼロ調（第１および第２のゼロ調回路）と、リミット調（第１および第２のリミッタ回路）と、スパン調（加算器）と、出力バッファと、計算機と、指示計と、テスト／ノーマル切替えスイッチとを備えている（たとえば、特許文献１参照）。
上記従来装置を構成する各部の機能は、以下の通りである。
【０００３】
第１のゼロ調回路は、制御棒の位置が「０ステップ」を示すときに、出力電圧が「０Ｖ」となるように調整する。
第１のリミッタ回路は、制御棒の位置が特定ステップ位置（制御バンク（ＣＢ）Ｄで１００ステップ、ＣＢＤ以外（ＣＢＡ〜ＣＢＣ）で１５０ステップ）まで引き抜かれると、第１のゼロ調回路の出力電圧値をその時点での電圧値でリミットする。
第２のゼロ調回路は、制御棒の位置が特定ステップ位置（１５０ステップ）に達するまで、出力電圧を負電圧に調節する。
第２のリミッタ回路は、負電圧をリミットし、特定ステップ位置に達するまで、第２のゼロ調回路の出力電圧値を「０Ｖ」とする。
【０００４】
加算器は、第１のリミッタ回路と第２のゼロ調回路との各出力を加算し、加算値を計算機に出力する。
また、加算器は、出力バッファを通して、指示計を振らし、制御棒の位置をアナログ式で指示させる。
スパン調（加算器）は、制御棒が全引抜位置（２３０ステップ）にあるときに、信号検出回路の出力電圧を「３．４５Ｖ」に調整する。
テスト／ノーマル切替えスイッチは、システムの動作試験をするときに、テストパネルから入力されるテスト信号を、テスト信号入力端子を通じて信号検出回路に導入する。
【０００５】
上記のゼロ調、リミット調および加算器においては、ポテンショメータおよびテストポイントにより、ゼロ調設定、リミット値設定およびスパン調整が行われる。
上記調整を実行することにより、制御棒の位置検出および指示精度を許容範囲内に収束させ、制御棒の正確な位置情報を指示計にアナログ表示させることができる。
【０００６】
【特許文献１】
特開平７−５９９３号公報
【０００７】
【発明が解決しようとする課題】
従来の制御棒のアナログ式位置指示装置は以上のように、ポテンショメータによるゼロ調設定、リミット値設定およびスパン調整を必要とするので、多大な調整作業時間を要するうえ、ポテンショメータ接点での酸化皮膜形成による不具合が発生するという問題点があった。
【０００８】
また、検出器コイルの温度特性により、全コイル電圧の温度特性による精度の悪化を招き易く、フルスケールで±５％Ｆ．Ｓ（±１１．５ステップ）程度の許容範囲上限値に相当する大きな誤差が発生し、ポテンショ（可変抵抗）調整誤差が加算されることを考慮すると、許容範囲から逸脱するという問題点があった。
特に、上記のように、キャリブレーション補正のためにポテンショメータを用いる従来装置においては、検出指示精度がポテンショメータの調整状態に依存するので、アナログ式ＲＰＩ（Ｒｏｄ  Ｐｏｓｉｔｉｏｎ  Ｉｎｄｉｃａｔｏｒ）の精度±５％Ｆ．Ｓ（±１１．５ステップ）以内に納めるのは困難であり、さらに、±５％Ｆ．Ｓに収まらない場合には、新保安規定にしたがって、対外的な報告を行う必要があるという厳しい状況にさらされるという問題点があった。
【０００９】
この発明は上記のような問題点を解決するためになされたもので、許容範囲内に納めるためのキャリブレーション補正をソフトウェア演算処理で実現することにより、ポテンショメータ調整を不要として、接点での酸化皮膜形成による接触不良などの不具合を無くすとともに、調整時間の短縮および精度の確保を達成した制御棒のアナログ式位置指示装置を得ることを目的とする。
また、キャリブレーション補正において、新たに線形直線近似処理を実現することにより、自己診断機能強化による故障の早期発見を可能にした制御棒のアナログ式位置指示装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】
この発明に係る制御棒のアナログ式位置指示装置は、制御棒の位置情報を含む全コイル信号を生成する検出器と、全コイル信号を取り込む入力部と、全コイル信号に対してキャリブレーション補正処理を施すキャリブレーション補正部と、全コイル信号に基づく位置情報を指示するためのアナログ式の指示計を有するプラント計算機とを備え、全コイル信号に含まれる位置情報は、キャリブレーション補正部を介してプラント計算機の指示計に送信されるものである。
【００１１】
【発明の実施の形態】
実施の形態１．
以下、図面を参照しながら、この発明の実施の形態１について詳細に説明する。
図１はこの発明の実施の形態１による制御棒のアナログ式位置指示装置をシステム全体として示すブロック構成図である。また、図２はこの発明の実施の形態１によるキャリブレーション補正部および温度補正部の要部構成を示すブロック図である。
【００１２】
図１において、制御棒（図示せず）のアナログ式位置指示装置は、検出器１０１と、信号検出回路１０２と、炉底位置検出回路１０３と、パルスアナログ変換器１０４と、バイパス双安定回路１０５と、リレーパネル１０６と、コンピュータ（プラント計算機）１０９とを備えている。
検出器１０１、信号検出回路１０２および炉底位置検出回路１０３は、煩雑化を回避するために１系列のみが示されているが、それぞれ、破線で示すように、原子炉プラントの複数箇所に対応した複数の系列が設けられている。
【００１３】
検出器１０１は、原子炉の制御棒に対応して設けられており、アナログ検出信号（コイル信号）により、制御棒位置情報を出力する。
信号検出回路１０２は、通常時には検出器１０１からの制御棒位置信号を取り込み、テスト時にはテスト信号を切替えて取り込む。
炉底位置検出回路１０３は、信号検出回路１０２を介して取り込まれた制御棒位置信号に基づいて、原子炉の炉底位置を検出し、炉底位置信号をリレーパネル１０６に入力する。
【００１４】
パルスアナログ変換器１０４は、制御棒駆動機構（ＣＲＤＭ）の駆動パルス（ＵＰ、ＤＯＷＮ）と、原子炉盤リセット信号（ＲＥＳＥＴ）とをアナログ信号に変換して出力する。
バイパス双安定回路１０５は、パルスアナログ変換器１０４からのアナログ信号を、安定化させてリレーパネル１０６に入力する。
リレーパネル１０６は、炉底位置検出回路１０２からの炉底位置信号を選択的に通過させるリレー１０７と、バイパス双安定回路１０５からのアナログ信号を選択的に通過させるリレー１０８とを並列に有する。
【００１５】
コンピュータ（プラント計算機）１０９は、原子炉盤１１３、原子炉制御系１１４および制御棒駆動機構を備えており、制御棒を駆動するとともに、制御棒位置信号および炉底位置警報信号などを取り込み、原子炉盤１１３上に表示または警報などを行う。
原子炉盤１１３は、制御棒位置をアナログ表示する指示計１１０と、炉底位置を表示する表示灯１１１と、炉底位置警報信号に応答してアナウンス報知するアナウンシェータ１１２とを有する。
原子炉制御系１１４は、制御棒駆動信号および原子炉盤リセット信号のアナログ変換信号を取り込み、制御棒をフィードック制御するとともに、制御棒の挿入制御および位置モニタなどを行うようになっている。
【００１６】
リレー１０７を介して表示灯１１１に出力される炉底位置信号は、炉底位置検出回路１０３にフィードバック入力されており、炉底位置検出回路１０３内の表示灯を駆動する。
同様に、リレー１０８を介してコンピュータ１０９およびアナウンシェータ１１２に出力されるパルス信号は、バイパス双安定回路１０５にフィードバックされており、バイパス双安定回路１０５内の表示灯を駆動する。
【００１７】
図２において、温度補正ＳＣＣ（監視計算機制御用の信号検出）カード１００には、検出器１０１（図１参照）からの全コイル信号Ｅｏが入力されており、温度補正ＳＣＣカード１００の出力端子には、デジタル制御装置Ｉ／Ｆを介して、コンピュータ１０９、指示計１１０および炉底位置検出カード１０３ａに接続されている。
【００１８】
温度補正ＳＣＣカード１００は、切替スイッチＳＷ１と、バッファＢと、ＡＣ／ＤＣコンバータ１と、Ｓ／Ｗ演算部２０と、Ｄ／Ａ変換器３とを備えている。Ｄ／Ａ変換器３は、制御棒位置を表示させるためのＰ／Ａ（パルス／アナログ）コンバータ機能を含む。
Ｓ／Ｗ演算部２０は、ゼロ調表示用ＬＥＤ２１と、スパン調表示用ＬＥＤ２２と、ゼロ調回路２３と、スパン調回路２４と、ゼロ調用ＬＥＤ２５とを備えている。
【００１９】
温度補正ＳＣＣカード１００内の切替スイッチＳＷ１は、通常時に全コイル信号Ｅｏを取り込む通常端子（ＮＯＲＭＡ）と、テスト時にテスト信号を取り込むテスト端子（ＴＥＳＴ）とを有する。
バッファＢ（演算増幅器）は、切替スイッチＳＷ１の出力端子に接続され、切替スイッチＳＷ１を介して取り込まれた全コイル信号Ｅｏ（アナログ電圧信号）を、演算増幅してＡＣ／ＤＣコンバータ１に入力する。
ＡＣ／ＤＣコンバータ１は、バッファＢを介して入力された全コイル信号Ｅｏをデジタル信号に変換し、Ａ／Ｄ変換データの読み込みを行う。これにより、全コイル信号Ｅｏは、デジタル信号に変換されて、Ｓ／Ｗ演算部２０に入力される。
【００２０】
デジタルシグナルプロセッサ（ＤＳＰ）を構成するＳ／Ｗ演算部２０は、ゼロ調回路２３およびスパン調回路２４において、デジタル変換データに対する処理（オンラインキャリブレーション演算および温度補正演算）を施した後、Ｄ／Ａ変換器３を介して、コンピュータ１０９、指示計１１０および炉底位置検出カード１０３ａに処理結果を出力する。
すなわち、Ｓ／Ｗ演算部２０は、入力部において、全コイル信号Ｅｏのマルチプレクサ切換処理を行い、Ａ／Ｄコンバータ１による制御後に、デジタルデータの読み込みを行い、上記オンラインキャリブレーション演算および温度補正演算を行う。
【００２１】
また、Ｓ／Ｗ演算部２０は、ＥＥＰＲＯＭ（図示せず）を有しており、Ｄ／Ａ変換器３に対して、出力データの書き込み処理および内部データの読み込み処理を行い、入力データに含まれるステータス信号に基づいて、０ステップ、中間ステップ（中間タップ位置）およびフルステップデータを格納し、温度補正データをＥＥＰＲＯＭ内に格納する。
また、Ｓ／Ｗ演算部２０は、中間タップ位置以降の検出特性カーブ（非線形）を理想カーブに近づけるために、たとえば５ステップ毎に、制御棒駆動軸位置と２次コイル誘導起電力とをメモリし、フルステップまでのメモリデータにより、線形近似処理を行う。
【００２２】
Ｄ／Ａ変換器３は、Ｄ／Ａコンバータ機能および演算増幅機能を有しており、ＤＳＰ（デジタル・シグナル・プロセッサ）の演算結果により、デジタル出力信号をアナログ出力信号に変換する。
ただし、指示計１１０に対する出力信号のゲイン調整は、温度補正ＳＣＣカード１００内に搭載されている可変抵抗器（図示せず）により行われる。
【００２３】
温度補正ＳＣＣカード１００内において、切替スイッチＳＷ１、バッファＢ、ＡＣ／ＤＣコンバータ１は、全コイル信号Ｅｏを取り込む入力部を構成している。また、Ｓ／Ｗ演算部２０は、全コイル信号Ｅｏに対してキャリブレーション補正処理を施すキャリブレーション補正部を構成しており、Ｄ／Ａ変換器３は、補正後の制御棒位置信号および炉底位置信号の出力部を構成している。
温度補正ＳＣＣカード１００の入力部（バッファＢおよびＡＣ／ＤＣコンバータ１）は、検出器１０１からの全コイル信号Ｅｏをデジタル電圧信号に変換して、Ｓ／Ｗ演算部２０に入力する。
【００２４】
温度補正ＳＣＣカード１００の出力端子に接続された指示計１１０および炉底位置検出カード１０３ａは、コンピュータ１０９上に設けられた中央指示盤を構成している。全コイル信号Ｅｏに含まれる位置情報は、Ｓ／Ｗ演算部２０（キャリブレーション補正部）を介してコンピュータ１０９に送信され、制御棒の位置信号は指示計１１０にアナログ表示され、炉底位置は炉底位置検出カード１０３ａに入力される。
【００２５】
図１および図２に示したこの発明の実施の形態１において、自己診断機能を以下の通り強化する。
温度補正ＳＣＣカード１００内のアナログ入力部においては、基準電圧を監視することにより、入力回路の診断を行う。たとえば、基準電圧（ＨＩ／ＬＯ）のＡ／Ｄ変換データが理論値に対して、±５％Ｆ．Ｓ（フルスケール）以内であれば、入力回路が正常であると診断する。
また、温度補正ＳＣＣカード１００内のアナログ出力部においては、リードバック診断が行われる。
【００２６】
図２にように、温度補正ＳＣＣカード１００内の機能をＳ／Ｗ化し、図１内の炉底位置検出回路１０３およびバイパス双安定回路１０５の機能をＳ／Ｗ化することにより、０ステップ／フルステップ時にボタンを押すことのみで校正可能となるので、盤内部品点数を削減することができる。また、従来装置のようなテストポイントによる調整が不要となり、ポテンショレス化が実現して調整時間を削減することができる。
【００２７】
実施の形態２．
なお、上記実施の形態１では、特に言及しなかったが、Ｓ／Ｗ演算部内に近似直線変換部を追加挿入してもよい。
図３はこの発明の実施の形態２による温度補正ＳＣＣカード１００Ａを示すブロック図であり、前述（図２参照）と同様のものについては、前述と同一符号を付して、または、符号の後に「Ａ」を付して詳述を省略する。
この場合、Ｓ／Ｗ演算部２０Ａ内に、近似直線化処理部として近似直線変換部２６が追加された点のみが前述と異なる。
【００２８】
図３において、Ｓ／Ｗ演算部２０Ａ（温度補正回路部）の出力部には、近似直線変換部２６が追加挿入されており、近似直線変換部２６の出力信号がＤ／Ａ変換器３に入力されている。
これにより、全コイル信号Ｅｏに基づくコイル電圧出力の波形は、理想特性カーブに近いリニアな直線に近似されるので、指示計１１０において高精度に制御棒位置を指示することができる。
【００２９】
実施の形態３．
なお、上記実施の形態１では、特に言及しなかったが、検出器１０１のコイルに中間タップを設け、全コイル信号Ｅｏのみならず、タップ信号を温度補正ＳＣＣカード内に入力してもよい。
図４は全コイル信号Ｅｏおよびタップ信号Ｅ１を入力するように構成したこの発明の実施の形態３による温度補正ＳＣＣカード１００Ｂを示すブロック図であり、前述（図２参照）と同様のものについては、前述と同一符号を付して、または、符号の後に「Ｂ」、「１、２」、「ａ、ｂ」を付して、詳述を省略する。
【００３０】
図４において、温度補正ＳＣＣカード１００Ｂ内には、全コイル信号Ｅｏに対する第１の回路系列ＳＷ１、Ｂ１、１ａおよび２ａと、タップ信号Ｅ１に対する第２の回路系列ＳＷ２、Ｂ２、１ｂおよび２ｂとが並設されている。
同様に、Ｓ／Ｗ演算部２０Ｂ内には、第１の回路系列に対応した第１の処理部２２ａ、２３ａ、２４ａおよび２５ａと、第２の回路系列に対応した第２の処理部２２ｂ、２３ｂ、２４ｂおよび２５ｂとが並設されている。
【００３１】
また、Ｓ／Ｗ演算部２０Ｂにおいては、第１のスパン調回路２４ａと第２のゼロ調回路２３ｂとの間に挿入されたリミッタ回路２７と、第１および第２のスパン調回路２４ａ、２４ｂの各出力信号を加算する加算器２８とが、さらに追加されている。加算器２８は、スパン調機能を有し、その出力信号は、Ｄ／Ａ変換器３に入力されている。
リミッタ回路２７は、第１のスパン調回路２４ａの出力信号に基づいて、第２のゼロ調回路２３ｂの出力値を制限するようになっている。
【００３２】
図４のように、検出器１０１（図１参照）に中間タップを設け、Ｓ／Ｗ演算部２０Ｂ内に、リミッタ回路２７および加算器２８を追加することにより、中間タップよりも高いステップ位置においては、第１のゼロ調回路２３ａの出力値が検出器１０１の温度ドリフトによって変動したとしても、リミッタ回路２７でリミットされるので、第２のゼロ調回路２３ｂの出力値が変動することはない。
したがって、加算器２８において、第１のスパン調回路２４ａの出力信号と、温度ドリフトの小さい第２のゼロ調回路２３ｂの出力値に基づく第１のスパン調回路２４ｂの出力信号とを加算し、指示計１１０に対する位置指示信号として出力することにより、全体として、ドリフトを抑制した指示信号とすることができる。
また、Ｓ／Ｗ演算部２０Ｂ（キャリブレーション補正部）は、温度補正信号処理部を有し、温度補正信号処理部により、検出器１０１からのタップ信号Ｅ１（中間タップ以降のコイル信号）に対して温度補正処理を施した後に、制御棒の位置情報を指示計１１０に送信し、炉底位置情報を炉底位置検出カード１０３ａに送信する。
このように、温度補正ＳＣＣカード１００ＢをＳ／Ｗ化することにより、０ステップ／中間ステップ／フルステップ時のキャリブレーション補正時に、ボタンを押すことのみで校正することができ、従来装置で必要としていたポテンショメータおよびテストポイントによる調整が不要となるので、ポテンショレス化を実現することができ、且つ調整時間を削減することができる。
【００３３】
実施の形態４．
なお、上記実施の形態３（図４参照）では、特に言及しなかったが、前述（図３参照）の実施の形態２と同様に、Ｓ／Ｗ演算部内に近似直線変換部を追加挿入してもよい。
図５はこの発明の実施の形態４による温度補正ＳＣＣカード１００Ｃを示すブロック図であり、前述（図３、図４参照）と同様のものについては、前述と同一符号を付して、または、符号の後に「Ｃ」を付して詳述を省略する。
この場合、Ｓ／Ｗ演算部２０Ｃ内に近似直線変換部２６Ｃが追加された点のみが前述（図４）と異なる。
【００３４】
図５において、Ｓ／Ｗ演算部２０Ａ（温度補正回路部）の出力部には、近似直線変換部２６が追加挿入されている。
これにより、全コイル信号Ｅｏに基づくコイル電圧出力の波形のうち、中間タップよりも高いステップ位置での出力値は、理想特性カーブに近いリニアな直線に近似されるので、指示計１１０において高精度に制御棒位置を指示することができる。
【００３５】
実施の形態５．
なお、上記実施の形態２（図３参照）では、Ｓ／Ｗ演算部内に近似直線変換部２６のみを追加したが、さらに、通信回路およびリピータを追加するとともに、温度補正ＳＣＣカードに関連したＣＰＵを追加してもよい。
以下、図面を参照しながら、通信回路、リピータおよびＣＰＵを追加したこの発明の実施の形態５について説明する。
【００３６】
図６はこの発明の実施の形態５による制御棒のアナログ式位置指示装置をシステム全体として示すブロック構成図であり、前述（図１参照）と同様のものについては、前述と同一符号を付して、または、符号の後に「Ｄ」を付して詳述を省略する。
また、図７はこの発明の実施の形態５による温度補正部の要部構成を示すブロック図であり、前述（図３参照）と同様のものについては、前述と同一符号を付して、または、符号の後に「Ｄ」を付して詳述を省略する。
【００３７】
図６において、検出器１０１には、信号検出カード１０２Ｄおよびリピータ２０２を有するＲＰＩ信号処理盤２００が接続され、ＲＰＩ信号処理盤２００には、パルス入力カード１０４ＤおよびＣＰＵ（Ｓ／Ｗ演算部）２２０を有する１次系制御監視盤２１０が接続され、１次系制御監視盤２１０には、バス２３０を介してＰＣＣＳ（プロセス制御部：中央制御盤でオペレータに監視情報を与えるプロセス計算機）２３１およびＡＮＮ（アナウンシェータ：異常警報）盤２３２が接続されている。
ＣＰＵ（Ｓ／Ｗ）２３０は、リピータ２０２からの制御棒位置指示信号に基づいて炉底位置を検出する炉底位置検出回路１０３Ｄと、パルス入力カード１０４Ｄからの出力パルス信号に基づいて警報信号を出力するバイパス回路１０６Ｄとを備えている。
【００３８】
図７において、温度補正ＳＣＣカード１００Ｄ内には、外部のデジタル設備との間でインターフェース可能にするための通信回路４およびリピータ５が追加されている。また、温度補正ＳＣＣカード１００Ｄの出力端子には、外部のデジタル設備として、ＣＰＵ１０が接続されている。
温度補正ＳＣＣカード１００Ｄ内において、通信回路４およびリピータ５からなる直列回路は、Ｄ／Ａ変換器３と並列に設けられて、近似直線変換部２６の出力端子に接続されている。
Ｄ／Ａ変換器３およびリピータ５の各出力端子は、ＣＰＵ１０に接続されている。
【００３９】
図７のように、温度補正ＳＣＣカード１００Ｄ内に通信回路４を追加することにより、既設のカード用出力信号と外部のＣＰＵ１０（デジタル設備）との間で、相互に通信することができる。
また、Ｄ／Ａ変換器３のＤ／Ａコンバータ機能をＳ／Ｗ化することにより、外部からの自動補正機能を実現することができ、たとえば、０ステップ／フルステップを外部のＣＰＵ１０から指令して自動的に校正することもできる。
【００４０】
実施の形態６．
なお、上記実施の形態５（図７参照）では、特に言及しなかったが、前述の実施の形態４（図５参照）と同様に、検出器１０１のコイルに中間タップを設け、全コイル信号Ｅｏとともにタップ信号Ｅ１を温度補正ＳＣＣカードに入力してもよい。
【００４１】
図８は全コイル信号Ｅｏおよびタップ信号Ｅ１を入力するように構成したこの発明の実施の形態６による温度補正ＳＣＣカード１００Ｅを示すブロック図であり、前述（図５〜図７参照）と同様のものについては、前述と同一符号を付して、または、符号の後に「Ｅ」を付して、詳述を省略する。
図８において、温度補正ＳＣＣカード１００Ｅは、ＲＰＩ信号処理盤２００Ｅ内に構成されている。
【００４２】
図８に示した温度補正ＳＣＣカード１００Ｅにおいては、前述と同様に、温度補正ＳＣＣカード１００Ｅ内の近似直線変換部２６により、コイル出力が理想特性カーブに近いリニアな直線に近似されて指示精度が向上する。
また、通信回路４およびリピータ５により、既設カード用出力信号とデジタル設備と間で相互通信が可能となる。
また、タップ信号Ｅ１を取り込み、Ｄ／ＡコンバータをＳ／Ｗ化することにより、０ステップ／中間ステップ／フルステップをＣＰＵ１０から指令し、自動校正することができる。
さらに、全コイル信号Ｅｏに基づくコイル電圧出力の波形のうち、中間タップよりも高いステップ位置での出力値は、理想特性カーブに近いリニアな直線に近似されるので、指示計１１０において高精度に制御棒位置を指示することができる。
【００４３】
【発明の効果】
以上のように、この発明によれば、制御棒の位置情報を含む全コイル信号を生成する検出器と、全コイル信号を取り込む入力部と、全コイル信号に対してキャリブレーション補正処理を施すキャリブレーション補正部と、全コイル信号に基づく位置情報を指示するためのアナログ式の指示計を有するプラント計算機とを備え、全コイル信号に含まれる位置情報は、キャリブレーション補正部を介してプラント計算機の指示計に送信されるようにしたので、許容範囲内に納めるためのキャリブレーション補正をソフトウェア演算処理で実現することができ、ポテンショメータ調整を不要として、接点での酸化皮膜形成による接触不良などの不具合を無くすとともに、調整時間の短縮および精度の確保を達成した制御棒のアナログ式位置指示装置が得られる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるシステム全体を示すブロック構成図である。
【図２】この発明の実施の形態１による要部を示すブロック図である。
【図３】この発明の実施の形態２による要部を示すブロック図である。
【図４】この発明の実施の形態３による要部を示すブロック図である。
【図５】この発明の実施の形態４による要部を示すブロック図である。
【図６】この発明の実施の形態５によるシステム全体を示すブロック構成図である。
【図７】この発明の実施の形態５による要部を示すブロック図である。
【図８】この発明の実施の形態６による要部を示すブロック図である。
【符号の説明】
１  ＡＣ／ＤＣコンバータ、３  Ｄ／Ａ変換器、４  通信回路、１０  ＣＰＵ（デジタル設備）、２０、２０Ａ、２０Ｂ、２０Ｃ  Ｓ／Ｗ演算部（キャリブレーション補正部）、２３  ゼロ調回路、２３ａ  第１のゼロ調回路、２３ｂ  第２のゼロ調回路、２４  スパン調回路、２４ａ  第１のスパン調回路、２４ｂ  第２のスパン調回路、２５、２５ａ、２５ｂ  ゼロ調用ＬＥＤ、２６、２６Ｃ  近似直線変換部（近似直線化処理部）、２７  リミッタ回路、２８  加算器、１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ  温度補正ＳＣＣカード、１０１  検出器、１０２  信号検出回路、１０２Ｄ  信号検出カード、１０３  炉底位置検出回路、１０５  バイパス双安定回路、１０６  リレーパネル、１０９  コンピュータ（プラント計算機）、１１０  指示計、１１１  表示灯、１１３  原子炉盤、１１４  原子炉制御系、２００  ＲＰＩ信号処理盤、２１０  １次系制御監視盤、Ｂ  バッファ、Ｅｏ  全コイル信号、Ｅ１  タップ信号。
【図１】
2005030785.tif 000003
【図２】
2005030785.tif 000004
【図３】
2005030785.tif 000005
【図４】
2005030785.tif 000006
【図５】
2005030785.tif 000007
【図６】
2005030785.tif 000008
【図７】
2005030785.tif 000009
【図８】
2005030785.tif 000010