(57)【要約】【課題】  多孔質の絶縁膜上に、誘電率の増加と拡散防止機能の低下とを抑えた膜質の良い薄膜を形成する。【解決手段】  基板上に形成された空孔を有する多孔質絶縁膜に、金属又は金属の化合物からなる膜を形成する成膜方法において、まず、多孔質絶縁膜上に、空孔よりも少なくとも大きな粒子の状態の薄膜を形成する。その後、処理室内に、金属又は前記金属の化合物に含まれる原料のうち、少なくとも１の原料を含む第１の材料を供給し、処理室内の第１の材料をパージし、第１の材料と反応して、形成する膜の金属又は金属の化合物を構成する第２の材料を供給し、再び、処理室内の第２の材料をパージする。この第１の材料の供給、パージ第２の材料の供給、パージからなるサイクルを繰り返すことにより、所望の膜厚の薄膜を形成する。【選択図】      図３
2005191290.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された空孔を有する多孔質絶縁膜に、金属又は金属の化合物からなる膜を形成する成膜方法において、
前記多孔質絶縁膜上に、前記空孔よりも少なくとも大きな粒子の状態の第１膜を形成する第１膜形成工程と、
前記第１膜上に、前記金属又は金属化合物からなる第２膜を形成する第２膜形成工程とを備え、
前記第２膜形成工程は、
処理室内に、前記金属又は前記金属の化合物に含まれる原料のうち、少なくとも１の原料を含む第１の材料を供給する第１材料供給工程と、
前記処理室内の前記第１の材料をパージする第１パージ工程と、
前記処理室内に、前記第１の材料を反応させて、前記第２膜を構成する前記金属又は金属の化合物を形成する反応工程と、
前記処理室内をパージする第２パージ工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１膜形成工程は、化学気相成長法を用いて行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２膜は、Ｔａ、Ｔｉ又はＴａＮ、ＴｉＮのいずれかであることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第１膜は、ＴａＳｉＮ又はＴｉＳｉＮであることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第１膜は、前記第２膜と同一の原料からなる膜であることを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項６】
基板上に形成された空孔を有する絶縁膜と、
金属又は金属の化合物からなる膜を有する半導体装置において、
前記金属又は金属化合物からなる膜は、前記空孔のサイズ又は前記空孔の連結部分のサイズより大きな分子又はクラスターからなる膜であることを特徴とする半導体装置。
【請求項７】
前記金属又は金属化合物膜の絶縁膜への侵入層の厚さが約２nm以下であることを特徴とする請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法に関する。更に、具体的には、絶縁膜として、多孔質の絶縁膜を用いる半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の高集積化、微細化に伴い、特に、ＲＣ遅延の低減が必要となっている。このため、配線材料としては抵抗率の低い材料、また、絶縁膜材料としては誘電率の低い低誘電率（Low-k）絶縁膜を用いることが考えられている。
【０００３】
低誘電率（Low-k）絶縁膜としては、比誘電率ｋ＜３．０の絶縁膜の研究が進められている。このような低誘電率絶縁膜には、例えば、Poly-siloxane、ＨＳＱ（hydrogen-silsesquioxane）、Poly-methyl-siloxane、ＭＳＱ（methyl silsesquioxane）などがある。なかでも、近年、加熱処理や加工処理における耐性の強いPoly-methyl-siloxane、ＭＳＱ等が広く用いられている。
【０００４】
また、比誘電率＜２．５程度の、多孔質絶縁膜（ポーラス絶縁膜）を用いることも検討されている。多孔質絶縁膜（ポーラス絶縁膜）とは、上述のような、低誘電率膜中に数Å〜数十Å程度の空孔を有するものである。
【０００５】
一方、抵抗率の低い配線材料としては、現在、ＣｕあるいはＣｕ合金の適用が研究されている。Ｃｕは、従来、配線材料として用いられてきたＡｌに比して、比抵抗が３５％ほど低く、また、エレクトロマイグレーション耐性も高いことから、高集積化する半導体装置において、信頼性の高い配線材料として期待されている。
【０００６】
また、Ｃｕを配線として用いる場合、Ｃｕが絶縁膜中に拡散するのを防止するため、絶縁膜と、Ｃｕとの間にバリアメタル膜を形成する場合が多い。このバリアメタル膜は、一般に、Ｃｕに比べて、高抵抗である。したがって、配線の抵抗を下げるため、バリアメタル膜の形成においては、薄膜化が必須となる。
【０００７】
極薄のバリアメタル膜を形成する方法として、ＡＬＤ（Atomic Layer Deposition）法を用いることが考えられる。この方法は、処理室内を元の状態にリセットしながら、交互に原料ガスを供給し、１原子層ごとに成膜を行う方法である。
【０００８】
図９は、従来のＡＬＤ法を用いて、ＴａＮ膜を形成する過程の状態を説明するための断面模式図である。
図９を参照して、具体的に、ポーラスＭＳＱ１０２に、バリアメタル膜として、ＴａＮを形成する場合について説明する。なお、ポーラスＭＳＱ１０２は、多孔質絶縁膜であり、空孔１０４を有する。
【０００９】
まず、成膜装置内に、ＴａＣｌ５を供給して、図９に示すように、絶縁膜上に、Ｔａ-Ｒ膜１０４を吸着させる。ここで、Ｒは、Ｃｌｘである（ｘ:１〜５）。その後、Ａｒにより、装置内をパージした後、ＮＨ３を供給する。これにより、Ｔａ-Ｒ膜１０４のＴａとＮＨ３のＮとが反応し、絶縁膜上に、ＴａＮが形成される。再び、装置内をＡｒによりパージした後、ＴａＣｌ５の供給行う。このように、ＴａＣｌ５の供給、パージ、ＮＨ３の供給、パージの４工程を１サイクルとして繰り返すことにより、必要な膜厚のＴａＮ膜を形成することができる（例えば、特許文献１参照）。
【００１０】
【特許文献１】特開２００３−２２６９７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、ＡＬＤ法における初期段階での材料供給の際には、絶縁膜上で、原子層レベルでの成膜が行われる。即ち、原料として供給するガスは、分子状態の原料ガスであり、成膜中、成膜室内に、空孔より小さな粒子が存在する場合がある。したがって、絶縁膜として、ポーラスＭＳＱのような多孔質絶縁膜を用いる場合には、例えば、図９に示すように、空孔１０４内に、Ｔａが拡散して侵入する等、原料ガス又は原料ガスの分解物質であるメタルの拡散が起こり、空孔内に侵入する可能性がある。
【００１２】
このように、原料ガス又はメタルが絶縁膜中に侵入すると、絶縁膜の比誘電率が高くなってしまう。また、ＡＬＤ法により成膜された薄膜は、バリアメタルとしての性能を充分に確保することができず、問題である。
【００１３】
従って、この発明は、上述のような問題を解決し、多孔質絶縁膜を用いる場合にも、多孔質絶縁膜中へのメタル等の侵入を抑えることができるよう改良した半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【００１４】
この発明の半導体装置の製造方法は、基板上に形成された空孔を有する多孔質絶縁膜に、金属又は金属の化合物からなる膜を形成する成膜方法において、
前記多孔質絶縁膜上に、前記空孔よりも少なくとも大きな粒子の状態の第１膜を形成する第１膜形成工程と、
前記第１膜上に、前記金属又は金属化合物からなる第２膜を形成する第２膜形成工程とを備え、
前記第２膜形成工程は、
処理室内に、前記金属又は前記金属の化合物に含まれる原料のうち、少なくとも１の原料を含む第１の材料を供給する第１材料供給工程と、
前記処理室内の前記第１の材料をパージする第１パージ工程と、
前記処理室内に、前記第１の材料と反応して、前記第２膜を構成する前記金属又は金属の化合物を形成する第２の材料を供給する第２材料供給工程と、
前記処理室内の前記第２の材料をパージする第２パージ工程と、
を備えるものである。
【００１５】
また、この発明の半導体装置は、基板上に形成された空孔を有する絶縁膜と、
金属又は金属の化合物からなる膜を有する半導体装置において、
前記金属又は金属化合物からなる膜は、前記空孔のサイズ又は前記空孔の連結部分のサイズより大きな分子又はクラスターからなる膜であるものである。
【発明の効果】
【００１６】
この発明においては、多孔質絶縁膜上に、金属又は金属化合物からなる膜を形成する際に、まず、多孔質絶縁膜の空孔よりも大きな粒子を供給して第１膜を形成する。従って、その後の第２膜成膜過程において、空孔よりも小さな粒子を含む原料ガスが供給された場合にも、この原料ガス中の粒子や粒子から分解したメタル等が、空孔内に侵入するのを抑えることができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を簡略化ないし省略する。
【００１８】
実施の形態１．
図１は、この発明の実施の形態１における成膜方法を説明するためのフロー図であり、図２は、この発明の実施の形態１における成膜の際に導入するガスの導入状況について説明するための図である。また、図３〜図５は、この発明の実施の形態１における成膜過程における状態を説明するための断面模式図である。
以下、図１〜５を参照して、この発明の実施の形態１における成膜方法について説明する。
【００１９】
実施の形態１においては、ポーラスＭＳＱ２上に薄膜を形成する。ここで、ポーラスＭＳＱ２には、ＭＳＱ内に、数Å〜数十Å程度の空孔４を有する、比誘電率が約２.３程度の薄膜である。また、ポーラスＭＳＱ２は、必要に応じて、トランジスタや下層配線等が形成された基板（図示せず）上に形成されている。
【００２０】
このようなポーラスＭＳＱ２上に、まず、減圧ＣＶＤ（Chemical Vapor Deposition）装置を用いて、ＣＶＤ法により、ＴａＮ膜６を成膜する（ステップＳ２）。減圧ＣＶＤ装置によるＴａＮ膜４の成膜においては、成膜原料として、ＴａＣｌ５とＮＨ３とを用いる。図２に示すように、ＴａＣｌ５とＮＨ３とは、同時に減圧ＣＶＤ装置内に供給し、その供給時間は、約１０秒間とする。また、このときの成膜温度は、約３５０℃とする。ここで、ＴａＣｌ５とＮＨ３とは、減圧ＣＶＤ装置の気相内、特に、ポーラスＭＳＱ２表面近傍で、反応し、複数のＴａＮ分子が集合した粒子となり、ポーラスＭＳＱ２上に堆積する。これにより、図３に示すように、ポーラスＭＳＱ２上に、薄いＴａＮ膜６が形成される。ここで形成されたＴａＮ膜６の、ＴａＮは、ある程度結合した粒子の状態となっており、その各粒子の直径は、少なくとも、ポーラスＭＳＱ２に含まれる空孔４のうち、最大頻度分布の空孔４の直径よりも大きな状態となっている。
【００２１】
なお、図３において、ポーラスＭＳＱ２に示される空孔４は、ポーラスＭＳＱ２の空孔を、イメージ的に表したものであり、実際に、ポーラスＭＳＱ２に含まれる空孔は、上述したように、微細なものである。また、ＴａＮ膜６についても、薄い薄膜であるが、粒子のイメージを表すように円形に表している。しかし、実際には、ＴａＮ膜６は、ポーラスＭＳＱ２上に、平坦な膜として形成されている。
【００２２】
次に、Ｈ２により、ＴａＮ膜６の形成に用いた減圧ＣＶＤ装置内をパージする（ステップＳ４）。また、減圧ＣＶＤ装置内は、約３５０℃の状態で保つ。その後、不活性ガスでパージされた減圧ＣＶＤ装置に、まず、形成するＴａＮ膜の前駆体を含む第１の原料として、ＴａＣｌ５を供給する（ステップＳ６）。供給時間は、約１秒間とする。これにより、ＴａＮ膜６上に、原子層レベルでの薄いＴａ-Ｒ膜８が形成される。なお、この実施の形態１においては、原料にＴａＣｌ５を用いているため、-Ｒは、Ｃｌｘであり、ｘは、１〜５の状態のいずれかの状態のものであると考えられる。
【００２３】
次に、減圧ＣＶＤ装置内をＨ２によりパージする（ステップＳ８）。供給時間は、約１秒間とする。その後、パージされた減圧ＣＶＤ装置内に、ＮＨ３を供給する（ステップＳ１０）。供給時間は、約２秒間とする。ＮＨ３の供給により、Ｔａ-Ｒ膜８中のＴａとＮとが反応し、図５に示すように、ポーラスＭＳＱ２のＴａＮ膜６上に、原子層レベルの薄いＴａＮ膜１０が形成される。なお、-Ｒ（Ｃｌｘ）は、ＮＨ３のＨと反応し、アウトガスとして排出される。その後、装置内にＨ２を供給し、装置内をパージする（ステップＳ１２）。パージ時間は、約１秒とする。
【００２４】
その後、上述のＡＬＤ法による成膜サイクル、即ち、ＴａＣｌ５の供給、Ｈ２によるパージ、ＮＨ３の供給、Ｈ２によるパージの４工程（ステップＳ６〜Ｓ１２）を繰り返し行い、全体で、このサイクルを３０サイクル繰り返す。これにより、ＴａＮ膜１０は、所望の膜厚に形成される。
【００２５】
ＴＥＭ（透過電子顕微鏡）を用いて観察を行った結果、ポーラスＭＳＱ２上の、ＴａＮ膜６、１０は、全体で、2nmの膜厚に形成されていた。また、ポーラスＭＳＱ２内へのメタル等の拡散は観察されなかった。
【００２６】
ＴａＮ膜１０成膜後、必要に応じて、ＴａＮ膜１０上層に、金属膜や層間絶縁膜その他の膜を形成し、配線等を形成することにより、半導体装置が形成される。
【００２７】
以上説明したように、この実施の形態１においては、成膜の最初の段階において、ＣＶＤ法による成膜を行う。これにより、ポーラスＭＳＱ２上に、薄いＴａＮ膜６を成膜することができる。ここで、ＣＶＤ法による成膜の場合、成膜原料となるガス（例えば、実施の形態１では、ＴａＣｌ５とＮＨ３）を同時に供給する。このため、原料ガスは、気相中あるいは、ポーラスＭＳＱ２の表面付近で反応し、複数のＴａＮ分子が結合した粒子を構成した後、ポーラスＭＳＱ２上にＴａＮ膜６として堆積する。ここで、ＴａＮの粒子の直径は、ポーラスＭＳＱ２内の空孔４の直径より大きいものとなる。したがって、このＴａＮ膜６から、Ｔａやその化合物等がポーラスＭＳＱ２内に拡散することを抑えることができる。
【００２８】
そして、この実施の形態１においては、ＣＶＤ法により薄いＴａＮ膜６を形成した後、原子層レベルでの、ＡＬＤ法により成膜を開始する。ここで供給される原料ガスＴａＣｌ５等は、分子状態の原料ガスであり、独立して装置内に存在し、また分解しやすい状態にある。即ち、ＡＬＤ法において供給する原料ガスの各粒子や分子は、ポーラスＭＳＱ２の空孔４より大きいことが考えられる。しかし、予めポーラスＭＳＱ２上には、ＴａＮ膜６が形成されているため、Ｔａやその化合物等の小さな粒子が存在しても、ポーラスＭＳＱ２の空孔４内への侵入は抑えることができる。
【００２９】
したがって、ポーラスＭＳＱ２の誘電率を低く保ちつつ、ＴａＮ膜６、１０においては、バリアメタルとしての拡散防止効果等を確保することができる。したがって、この実施の形態１によれば、良好なデバイス特性の半導体装置を得ることができる。
【００３０】
また、実施の形態１においては、温度約３００℃で１０秒間、ＣＶＤ法による成膜を行った後、すぐに、ＡＬＤ法による成膜に切り替えている。従って、形成する薄膜は、ＡＬＤ法で成膜した薄膜と、同程度に近いくらいの高品質に保つことができる。
【００３１】
なお、この実施の形態１においては、ポーラスＭＳＱ２の平坦な表面に、ＴａＮ膜６、１０を形成する場合について図示して説明した。しかし、この発明はこれに限るものではない。例えば、開口を有するポーラスＭＳＱの開口内壁面を含めて全面に、ＴａＮ膜等を形成するものであってもよい。また、更に具体的に例えば、この発明は、開口を有するポーラスＭＳＱの開口内壁にＴａＮ膜を形成し、これをバリアメタル膜とし、更に、Ｃｕを埋め込んで配線を形成する場合等に効果的に適用することができる。
【００３２】
また、誘電率の低い絶縁膜として、ポーラスＭＳＱ２を用いる場合について説明した。しかし、この発明はこれに限るものではなく、他の多孔質低誘電率絶縁膜等を用いるものであってもよい。また、この発明は、多孔質絶縁膜を用いる場合に、最も効果的なものではあるが、他の絶縁膜に適用したものであってもよい。
【００３３】
また、この実施の形態１においては、ポーラスＭＳＱ２に、ＴａＮ膜６、１０を形成する場合について説明した。しかし、この発明はこれに限るものではなく、例えば、ＴｉＮ膜等、他の膜を形成するものであっても良い。また、ＴａＮ膜１層に限るものではなく、例えば、ＣＶＤ法を用いた成膜の場合には、ＴａＳｉＮ膜等他の膜を形成し、その後、ＡＬＤ法により、ＴａＮ膜を成膜するなど、異なる２層膜を形成するものであってもよい。また、このときの原料ガスは、適宜選択すればよい。
【００３４】
また、実施の形態１においては、パージガスとして、Ｈ２を用いたが、必ずしもＨ２ガスに限らず、Ａｒ又はＮ２等、他の不活性ガスを用いてもよい。これらは、用いる原料ガス等を考慮して、適宜選択すればよい。
【００３５】
また、実施の形態１においては、ＴａＮ膜６の形成の際、ＣＶＤ法により形成する場合について説明した。しかし、この発明においてはこれに限るものではない。ここでは、ポーラスＭＳＱ２に直接接する第１層目の膜を成膜する場合には、少なくともポーラスＭＳＱ２表面に付着する前、気相中又はポーラスＭＳＱ２の表面近傍で、第１層目の成膜材料をポーラスＭＳＱ２の有する空孔４よりも大きく結合した粒子の状態にして、堆積できるものであればよい。従って、例えば、ＣＶＤ法に代えて、ＰＶＤ（Physical Vapor Deposition）法を用いる等、第１層目の薄膜形成において、他の成膜方法を用いてもよい。
【００３６】
また、実施の形態１においては、ＣＶＤ法のよるＴａＮ膜６の形成と、ＡＬＤ法によるＴａＮ膜１０の形成を、同一の減圧ＣＶＤ装置内で、同一の温度で行う場合について説明した。これによれば、工程数の増加を抑えて効率よく成膜を行うことができる。しかし、この発明は、必ずしも、同一の装置内で行うものに限らず、ＣＶＤ法の場合とＡＬＤ法の場合の成膜において、違う装置を用いて行ってもよい。また、同一の温度に保って行う場合について説明したが、温度を変更したものであってもよい。例えば、成膜精度を考慮すれば、ＣＶＤ用成膜室内で、成膜温度を４００℃程度としてＣＶＤ法による成膜を行い、成膜後、基板をＡＬＤ用の成膜室に真空搬送して、ＡＬＤ法における成膜温度を２５０℃程度として成膜するような、連続成膜を行うことも考えられる。このように、温度を変化させることにより、工程数は増加するものの、より性能の高い薄膜を形成することができる。装置や温度の変更は、要求される成膜精度や生産効率等を考慮して、適宜選択すればよい。
【００３７】
また、この発明は、実施の形態１において説明した成膜温度、成膜時間、成膜する膜厚に限られるものではない。但し、膜のカバレッジや膜質を考慮すれば、ＡＬＤ法により形成した部分の膜厚が占める割合ができるだけ大きい方が好ましく、ＣＶＤ法により形成する第１膜の膜厚は、約１nm以下程度であることが好ましいものと考えられる。
【００３８】
実施の形態２．
この実施の形態２における成膜方法は、実施の形態１において説明した方法と類似するものである。但し、実施の形態２においては、ＴａＮ膜の成膜に代えて、ＴｉＮ膜の成膜を行う。以下、具体的に説明する。
【００３９】
まず、減圧ＣＶＤ装置を用いて、ポーラスＭＳＱ２上に、ＴｉＮの成膜を行う。ここでは、成膜原料ガスとして、ＴＤＭＡＴ（テトラキスジメチルアミノチタニウム）とＮＨ３とを用いる。成膜温度は約３００℃とし、ＴＤＭＡＴとＮＨ３とを同時に、約５秒間供給する。
【００４０】
これにより、ポーラスＭＳＱ膜２上に、ＴｉＮ膜が形成される。ここでのＴｉＮ膜は、実施の形態１のＴａＮ膜６と同様に、気相中、ポーラスＭＳＱ２表面付近で、空孔４より大きな粒子状態となった後に、堆積するため、ポーラスＭＳＱ２の空孔４内に、Ｔｉ等の拡散は抑えられている。
【００４１】
次に、減圧ＣＶＤ装置内をＡｒによりパージした後、原料ガスとして、ＴＤＭＡＴのみを供給する。ここでの供給は、約０．５秒間とする。これにより、ＣＶＤ法により形成されたＴｉＮ膜上に、Ｔｉ-Ｒ膜が形成される。ここで、-Ｒは、ジメチルアミノ基（-Ｎ（ＣＨ３）２）など、Ｔｉと結合するＴＤＭＡＴに含まれる何らかの成分である。
【００４２】
ここでは、Ｔｉ-Ｒ膜が、原子層レベルで形成されるが、しかし、実施の形態１において説明したのと同様に、ポーラスＭＳＱ２上に、予め粒子の大きいＴｉＮ膜が形成されているため、ポーラスＭＳＱの空孔４内へのＴｉ又はＴｉとの化合物の拡散を抑えることができる。
【００４３】
次に、Ａｒによるパージを行う。Ａｒの供給時間は約１秒間とする。その後、ＮＨ３を供給する。ＮＨ３の供給時間は、約２秒間とする。これにより、Ｔｉ-Ｒ膜のＴｉと、ＮＨ３中のＮとが反応して、ＴｉＮ膜上に、ＴｉＮが形成される。また、-Ｒと、Ｈとが反応して排出される。その後、Ａｒにより、約２秒間パージを行う。
【００４４】
その後、上述したＴＤＭＡＴの供給、Ａｒによるパージ、ＮＨ３の供給、Ａｒによるパージからなる４工程を、１サイクルとして、繰り返し、全体で２０サイクル行う。これにより、ポーラスＭＳＱ２上に、膜厚２nmのＴｉＮ膜が形成される。また、成膜後、ＴＥＭ（透過電子顕微鏡）による観察を行ったが、ポーラスＭＳＱ２中への拡散は観察されなかった。
【００４５】
以上説明したように、実施の形態２においては、まず、ＣＶＤ法により、ＴｉＮ膜を形成した後、ＡＬＤ法に切り替えて、ＴｉＮ膜の形成を行う。ここで、ＣＶＤ法により形成されたＴｉＮ膜は、ポーラスＭＳＱ２に堆積する前に、気相中で反応してＴｉＮとなり、空孔４よりも粒子の大きな状態となってからポーラスＭＳＱ２上に成膜される。従って、ポーラスＭＳＱ２内へのＴｉ等の拡散は抑えられる。また、ＡＬＤ法においては、分子レベルで独立して存在する原料ガスを供給するため、ガス中に、空孔４より小さな粒子が存在する場合がある。しかし、予めＣＶＤ法により、粒子の大きなＴｉＮ膜を形成することにより、Ｔｉ等の、ポーラスＭＳＱ２内への侵入は抑えることができる。従って、ポーラスＭＳＱ２の比誘電率を低く保ちつつ、バリアメタルとしての効力を高く確保して、バリアメタル等の薄膜の形成を行うことができる。
その他は、実施の形態１と同様であるから説明を省略する。
【００４６】
実施の形態３．
図６は、この発明の実施の形態３における成膜方法を説明するためのフロー図である。また、図７及び図８は、実施の形態３における成膜過程の状態を説明するための断面模式図である。
実施の形態３における成膜方法は、実施の形態１において説明した成膜方法と類似するものである。しかし、実施の形態３においては、まずＣＶＤ法を用いてＴｉＳｉＮ膜を形成し、ＡＬＤ法によりＴｉＮ膜を形成する。以下、具体的に説明する。
【００４７】
まず、減圧ＣＶＤ装置を用いて、ポーラスＭＳＱ２上に、ＴｉＳｉＮ膜１２を形成する（ステップＳ２２）。ここでは、成膜温度を３００℃とし、成膜原料ガスとして、ＴＤＭＡＴ、ＳｉＨ４、ＮＨ３を用いて、これらのガスを同時に約５秒間供給する。これにより、図７に示すように、ポーラスＭＳＱ２上にＴｉＳｉＮ膜１２が形成される。ここで、ＴｉＳｉＮ膜１２は、実施の形態２のＴｉＮ膜と同様に、ポーラスＭＳＱ２上に堆積する前に反応して、ＴｉＳｉＮ分子が結合して大きな粒子となるため、ポーラスＭＳＱ２内への侵入は、抑えられている。
【００４８】
次に、Ｈｅにより減圧ＣＶＤ装置内をパージし（ステップＳ２４）、その後、減圧ＣＶＤ装置内に、ＴＤＭＡＴを供給する（ステップＳ２６）。これにより、図８に示すように、Ｔｉ-Ｒ膜１４が、ＴｉＳｉＮ膜１２上に吸着する。なお、ここでのＴＤＭＡＴの供給時間は、約０．５秒間とする。その後、Ｈｅを約１秒間供給して装置内をパージし（ステップＳ２８）、ＮＨ３を約２秒間供給する（ステップＳ３０）。これにより、ＴｉとＮとが反応して、ＴｉＮ膜が成膜される。その後、約１秒間、Ｈｅを供給することにより、装置内をパージする（ステップＳ３２）。
【００４９】
その後、再び、ＴＤＭＡＴの供給を開始する。実施の形態２と同様に、ＴＤＭＡＴの供給、Ｈｅによるパージ、ＮＨ３の供給、Ｈｅによるパージの４工程（ステップＳ２６〜Ｓ３２）を１サイクルとして、全部で約２０サイクル繰り返す。これにより。膜厚０．５nmのＴｉＳｉＮ膜１２と、約１．５nmのＴｉＮ膜とが、ポーラスＭＳＱ２上に形成される。ここで、ＴＥＭによる観察を行った結果、ポーラスＭＳＱ２内へのメタル等の拡散は、確認されなかった。
【００５０】
以上説明したように、実施の形態３においては、ポーラスＭＳＱ２上に、ＣＶＤ法によるＴｉＳｉＮ膜１２と、ＡＬＤ法によるＴｉＮ膜を形成する。ここで、ＡＬＤによる成膜を行う前に、粒子の大きなＴｉＳｉＮ膜の形成を行う。これにより、原子層レベルで成膜が行われるＡＬＤ法において、微細な粒子や分子等が、ポーラスＭＳＱ２内への拡散するのを抑えることができる。これにより、ポーラスＭＳＱ２の誘電率を低く保ちつつ、形成したメタル膜の拡散防止機能を充分に確保して、ポーラスＭＳＱ上に高性能の薄膜の形成を行うことができる。
【００５１】
なお、この実施の形態３においては、ＴｉＳｉＮ膜を形成した後に、ＴｉＮ膜を形成する場合について説明した。しかし、この発明においてはこれに限るものではなく、例えば、ＴａＳｉＮ膜を形成した後、ＴａＮ膜あるいはＴｉＮ膜を形成する場合等であってもよい。即ち、この発明は、ポーラスＭＳＱ２上に粒子の大きな原料を堆積させた第１膜を成膜した後、ＡＬＤ法により薄膜を成膜するものであり、この発明の方法を適用可能な膜であれば、ＣＶＤ法により形成する膜と、ＡＬＤ法により形成する膜の種類及びその際に用いる材料は、適宜選択すればよい。
【００５２】
また、ここで、ＴｉＳｉＮ膜をＣＶＤ法により形成する場合について説明した。しかし、この発明においては、ＣＶＤ法を用いる場合に限るものではなく、ポーラスＭＳＱ２上へ堆積される前に、成膜原料を、少なくとも空孔４より大きな粒子とし、堆積できる成膜方法であれば、例えば、ＰＶＤ法など、他の方法を用いたものであってよい。
その他は、実施の形態１、２と同様であるから説明を省略する。
【００５３】
なお、例えば、実施の形態１〜３におけるポーラスＭＳＱ２は、この発明の多孔質絶縁膜に該当し、ＴａＮ膜６及びＴｉＳｉＮ膜１２は、第１膜に該当し、ＴａＮ膜１０及びＴｉＳｉＮ膜上に形成されるＴｉＮ膜は、第２膜に該当する。また、実施の形態１〜３におけるＴａＣｌ５及びＴＤＭＡＴは、第１の材料に該当し、ＮＨ３は、第２の材料に該当する。但し、この発明が、これらに限られるものではない。
【００５４】
また、例えば、実施の形態１〜３のステップＳ２、Ｓ２２を実行することにより、この発明の第１膜形成工程が実行され、ステップＳ６、Ｓ２６を実行することにより、第１材料供給工程が実行され、ステップＳ８、Ｓ２８を実行することにより、第１パージ工程が実行され、ステップＳ１０、Ｓ３０を実行することにより、第２材料供給工程が実行され、ステップＳ１２、Ｓ３２を実行することにより、第２パージ工程が実行される。但し、この発明が、必ずしもこれらに限られるものではない。
【図面の簡単な説明】
【００５５】
【図１】この発明の実施の形態１における成膜方法について説明するためのフロー図である。
【図２】この発明の実施の形態１における成膜の際の材料ガスの供給状態について説明するための図である。
【図３】この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。
【図４】この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。
【図５】この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。
【図６】この発明の実施の形態３における成膜方法について説明するためのフロー図である。
【図７】この発明の実施の形態３における半導体装置の製造過程における状態を説明するための断面模式図である。
【図８】この発明の実施の形態３における半導体装置の製造過程における状態を説明するための断面模式図である。
【図９】従来のＡＬＤ法による成膜状態を説明するための断面模式図である。
【符号の説明】
【００５６】
２  ポーラスＭＳＱ
４  空孔
６  ＴａＮ膜（ＣＶＤ）
８  Ｔａ-Ｒ膜
１０  ＴａＮ膜
１２  ＴｉＳｉＮ膜（ＣＶＤ）
１４  Ｔｉ−Ｒ膜
１０２  ポーラスＭＳＱ
１０４  空孔
１０６  Ｔａ−Ｒ膜
【図１】
2005191290.tif 000003
【図２】
2005191290.tif 000004
【図３】
2005191290.tif 000005
【図４】
2005191290.tif 000006
【図５】
2005191290.tif 000007
【図６】
2005191290.tif 000008
【図７】
2005191290.tif 000009
【図８】
2005191290.tif 000010
【図９】
2005191290.tif 000011