(57)【要約】【課題】プリント配線板に実装されるＢＧＡパッケージを有する半導体装置の高性能化、高周波数化に伴う、電源およびグランドノイズの低減及びノイズ低減に使用するチップコンデンサ実装面積を縮小する。【解決手段】ＢＧＡパッケージをはんだ接続するプリント配線板の搭載箇所裏面の電源及びグランド用スルホールパッド上へチップコンデンサをはんだ接続する実装構造として、従来構造より電源およびグランドの回路接続距離を短くすることにより、配線の抵抗、インダクタンスを低減でき、電源およびグランドノイズを低減できる。また、従来構造であるＢＧＡパッケージ近傍へのチップコンデンサの実装がなくなり、チップコンデンサ搭載に必要な面積を大幅に縮小することができる。【選択図】  図１
2005277115.tif 000002
【特許請求の範囲】
【請求項１】
ＢＧＡパッケージをはんだ接続するプリント配線板において、前記ＢＧＡパッケージの搭載箇所裏面に形成された電源およびグランド用スルホールパッド上にチップコンデンサをはんだ接続することを特徴とするチップコンデンサ実装構造。
【請求項２】
請求項１記載の実装構造に使用するプリント配線板において、角型形状または丸形状のスルホールパッドと前記パッド部周辺にソルダレジストが形成されていることを特徴とするプリント配線板。
【請求項３】
請求項１記載の実装構造に使用するプリント配線板において、スルホールを有する四角形状のパッド上にチップコンデンサ搭載エリアが形成され、前記搭載エリア以外はソルダレジストが形成されていることを特徴とするプリント配線板。
【請求項４】
請求項１記載の実装構造に使用するプリント配線板において、複数のスルホール間をパッドで接続して大型パッドを形成し、それらのパッドとパッドの間にチップコンデンサ搭載用に接続エリアが形成されており、前記接続エリア以外はソルダレジストが形成されていることを特徴とするプリント配線板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線板に実装するＢＧＡパッケージを有する半導体素子の電源およびグランドノイズ低減に使用されるチップコンデンサの実装構造および前記実装用プリント配線板に関するものである。
【背景技術】
【０００２】
プリント配線板にＢＧＡパッケージを有する半導体素子を実装する場合、パッケージ高速動作の妨げとなる電源およびグランドノイズを極力低減することが必要となる。近年、電子機器の小型化に伴い、プリント配線板組立においても高密度実装化が進んでいる。そのため、電子部品であるチップコンデンサも小型化により、１６０８（横１．６ｍｍ、縦０．８ｍｍ）サイズが主に使用されているが、静電容量は０．１~１．０μＦ程度であるためパッケージ実装面の近傍に配置されるのが一般的である。
【０００３】
図８に従来のチップコンデンサ実装構造を示す。１はＢＧＡパッケージ、２は実装に必要なエリア、３はチップコンデンサ、４はチップコンデンサ搭載用パッドである。
【０００４】
プリント配線板に実装されるＢＧＡパッケージ１の高性能化、高周波数化に伴いＢＧＡパッケージ１の近傍には１６０８サイズのチップコンデンサ３を相当数配置する必要がある。チップコンデンサ３の個数が増えることによりＢＧＡパッケージ１から配置位置までの距離が遠くなり、チップコンデンサ３からＢＧＡパッケージ１までの電源およびグランドの回路接続距離が長くなる。
これに伴い、式１に示す抵抗ＲやインダクタンスＬが増加し、インピーダンスＺ0が高くなる。
【０００５】
（式１）
2005277115.tif 000003
Ｚ0：インピーダンス，Ｒ：抵抗，ｆ：周波数，Ｌ：インダクタンス，Ｃ：静電容量
前述のノイズはインピーダンスＺ0が高くなることにより増加し、実装的にみると回路接続距離が長くなることにより、電源およびグランドのノイズが大きくなるという問題となる。また、現状の構造ではチップコンデンサ３の実装に必要なエリア２は、ＢＧＡパッケージ１の面積を１とした場合、２倍程度必要であり単位面積当りの搭載個数は０．０６個／ｍｍ２であった。
【０００６】
【特許文献１】特開２００３−５１５６５
【特許文献２】特開２００１−１５６２１１
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記問題点より、チップコンデンサの実装面積を抑え、電源およびグランドの電気的なノイズを低減するのに適したチップコンデンサ実装構造及び前記実装用プリント配線板パッド構造を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明は、ＢＧＡパッケージをはんだ接続するプリント配線板において、前記ＢＧＡパッケージの搭載箇所裏面に形成された電源およびグランド用スルホールパッド上にチップコンデンサをはんだ接続する実装構造としたものである。
【発明の効果】
【０００９】
本発明によればＢＧＡパッケージをはんだ接続するプリント配線板の搭載箇所裏面の電源およびグランド用スルホールパッド上へチップコンデンサをはんだ接続することにより、チップコンデンサの実装面積を縮小し、電源およびグランドの回路接続距離が短くなり、電源およびグランドノイズを低減できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１１】
図１に本発明の実施例１におけるチップコンデンサ搭載図、図２に図１における断面図であるチップコンデンサ実装構造概略図を示す。１はＢＧＡパッケージ、３はチップコンデンサ、５はプリント配線板、６はスルホールパッド、７ははんだボール接続端子、８はＢＧＡパッケージ実装箇所裏面である。
【００１２】
図において、ＢＧＡパッケージ１の電源およびグランドノイズ低減のために実装するチップコンデンサ３のはんだ接続箇所を従来のＢＧＡパッケージ１搭載面近傍から、ＢＧＡパッケージ実装箇所裏面８の電源およびグランド用スルホールパッド６上へ直接実装する構造へ変更した。ここでチップコンデンサ３を接続するスルホールパッド６は電源およびグランド用であり、本発明の実施の形態１においては、接続するチップコンデンサ３を従来の１６０８サイズより１００５サイズに小型化したものを使用した。チップコンデンサ３についてはパッドの大きさを変えることにより更に小型サイズ、例えば０６０３サイズも使用可能である。
【００１３】
これにより、従来のＢＧＡパッケージ１近傍へのチップコンデンサ３の実装がなくなり、チップコンデンサ３の実装に必要な面積を大幅に縮小することができた。図９に従来品との単位面積あたりのチップコンデンサ搭載数比較グラフを示す。本発明において単位面積あたりの搭載数は０．３６個／ｍｍ２となり、従来品の０．０６個／ｍｍ２と比較してチップコンデンサ３の搭載に必要な面積を１／６に低減することができ、今までチップコンデンサ３を搭載していたエリアに配線を実施することや、他の部品を実装することが可能となる。また、チップコンデンサ３の実装位置がＢＧＡパッケージ１直下のスルホールパッド上となったことから、従来構造より電源およびグランドの回路接続距離が短くなり、配線の抵抗、インダクタンスを低減でき、電源およびグランドノイズを低減できる効果がある。
【００１４】
図３，４に、本発明の実施例１であるプリント配線板のパッド構造を示す。３はチップコンデンサ、６はスルホールパッド、９はソルダレジスト、１０はスルホールである。図３においてスルホールパッド６は角型形状であり、スルホールパッド６周辺部にソルダレジスト９が形成された構造である。また、図４のスルホールパッドは丸形状であり、ソルダレジスト９は図３と同様に形成された構造である。
【実施例２】
【００１５】
本発明の実施例２におけるチップコンデンサ搭載図およびチップコンデンサ実装構造概略図は実施例１と同じであり、また、効果についても同様であるため説明を省略する。
【００１６】
図５に本発明の実施例２におけるプリント配線板パッド構造を示す。３はチップコンデンサ、６はスルホールパッド、９はソルダレジスト、１０はスルホールである。
【００１７】
図５においてスルホールパッド６はチップコンデンサ３搭載用の接続エリヤを設けた四角形状であり、チップコンデンサ３実装位置以外はソルダレジストが形成された構造である。これにより、スルホール内へのはんだの流れ込みを防止し、接続のためのはんだ量を適切なものにすることができる。
【実施例３】
【００１８】
図６に本発明の実施例３における実装構造概略図を示す。１はＢＧＡパッケージ、３はチップコンデンサ、５はプリント配線板、６はスルホールパッド、７ははんだボール接続端子である。
【００１９】
図６において、ＢＧＡパッケージ１の電源およびグランドノイズ低減のために実装するチップコンデンサ３のはんだ接続箇所を従来のＢＧＡパッケージ１搭載面近傍から、ＢＧＡパッケージ実装箇所裏面８であるスルホールパッド６上へ直接実装する構造は、本発明の実施例１及び２と同じであるが、チップコンデンサ３を搭載するスルホールパッド形状を図７のプリント配線板パッド構造とした。３はチップコンデンサ、６はスルホールパッド、９はソルダレジスト、１０はスルホールである。
【００２０】
本発明の実施例１及び２では２つの電源及びグランド用スルホールパッド間にチップコンデンサを搭載するパッド構造としていたが、図７の実施例３では、複数の電源及びグランド用スルホール間をパッドで接続して大きなパッドを形成し、それらのパッドとパッド間にチップコンデンサ３を実装する構造とした。チップコンデンサ３実装部以外はソルダレジスト９が形成された構造である。
【００２１】
実施例３の発明により、実施例１及び２と同様に従来のＢＧＡパッケージ１近傍へのチップコンデンサ３の実装がなくなり、チップコンデンサ３の実装に必要な面積を１／６に低減することができ、今までチップコンデンサ３を搭載していたエリアに配線を実施することや、他の部品を実装することが可能となる。また、チップコンデンサ３の実装位置がＢＧＡパッケージ１直下のスルホールパッド上となったことから、従来構造より電源およびグランドの回路接続距離が短くなり、配線の抵抗、インダクタンスを低減でき、電源およびグランドノイズを低減できる効果がある。
【００２２】
更に、スルホール間を複数接続してスルホールパッド６を拡大したパッド間にチップコンデンサ３を実装する構造であるため、チップコンデンサ３のサイズを１００５より大きなサイズにして、静電容量を増やすことも可能。静電容量が増えることにより、電源及びグランドノイズの低減性が向上することから、使用するチップコンデンサ３の数を実施例１，２より低減することが可能である。
【図面の簡単な説明】
【００２３】
【図１】発明の実施例１のチップコンデンサ搭載図（平面図）である。
【図２】発明の実施例１のチップコンデンサ実装構造概略図である。
【図３】発明の実施例１のプリント配線板パッド構造（平面図）である。
【図４】発明の実施例１のプリント配線板パッド構造（平面図）である。
【図５】発明の実施例２のプリント配線板パッド構造（平面図）である。
【図６】発明の実施例３のチップコンデンサ実装構造概略図である。
【図７】発明の実施例３のプリント配線板パッド構造（平面図）である。
【図８】従来のチップコンデンサ実装構造概略図である。
【図９】従来品との単位面積あたりのチップコンデンサ搭載数比較グラフである。
【符号の説明】
【００２４】
１・・・・・ＢＧＡパッケージ
２・・・・・実装に必要なエリア
３・・・・・チップコンデンサ
４・・・・・チップコンデンサ搭載用パッド
５・・・・・プリント配線板
６・・・・・スルホールパッド
７・・・・・はんだボール接続端子
８・・・・・ＢＧＡパッケージ実装箇所裏面
９・・・・・ソルダレジスト
１０・・・・スルホール
１１・・・・ＢＧＡパッケージ領域
【図１】
2005277115.tif 000004
【図２】
2005277115.tif 000005
【図３】
2005277115.tif 000006
【図４】
2005277115.tif 000007
【図５】
2005277115.tif 000008
【図６】
2005277115.tif 000009
【図７】
2005277115.tif 000010
【図８】
2005277115.tif 000011
【図９】
2005277115.tif 000012