(57)【要約】【課題】開口部に搭載された半導体素子の発熱を効率良く伝導・放熱でき，かつ信頼性に優れたセラミックパッケージを提供する。【解決手段】セラミックパッケージ１のセラミック基板３に接続されたCuヒートシンク２の上面において、セラミック基板３の開口部３４の位置に低膨張率金属を用いた中間金属板６を銀ろう付けし、その中間金属板６の上面に半導体素子４を接続することにより、半導体素子４の動作に伴って発生する発熱を効率良くCuヒートシンク２に伝導・放熱すると共に、半導体素子４とCuヒートシンク２の熱膨張率の差によって生じる熱膨張歪を軽減・吸収して課題を解決する。【選択図】図２
2005191092.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を収容する開口部を有するセラミック製のパッケージ本体と、前記パッケージ本体に直接又は他部材を介して接合されたCu製のヒートシンクとを備えたセラミックパッケージにおいて、
前記半導体素子から発生する熱を前記ヒートシンクに伝導すると共に、前記ヒートシンクに生じた熱膨張が前記半導体素子に伝わることを抑制する中間金属板を、前記パッケージ本体の開口部の前記ヒートシンク上に設け、この中間金属板上に前記半導体素子を配置するようにしたことを特徴とするセラミックパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放熱板を有するパッケージに関し、詳しくはデジタルLSI、高周波半導体、光半導体からなる半導体素子の発熱を伝導・放熱するヒートシンクとその半導体素子を実装するセラミック基板とを一体にしたセラミックパッケージに関するものである。
【背景技術】
【０００２】
ＬＳＩや高周波半導体などの半導体素子を搭載し、その電気出力を伝達する電極端子、伝送線路等を構成するするセラミック基板と、半導体素子の電気作動に伴う発熱を効率よく伝導・放熱する金属板を用いたヒートシンクとを一体構造としたセラミックパッケージが使用されている。一般に、セラミックは絶縁性(特に高周波特性)に優れると共に熱伝導率が比較的に良く、熱膨張もそれ程大きくないので発熱量の比較的に大きいＩＣや高周波デバイスなどの半導体素子を搭載するのに適している。
【０００３】
しかし、電力消費が相当に大きいＬＳＩ又はＶＬＳＩ(Very Large Scale Integrated Circuit)あるいは高周波電力デバイス(GaAs Power FET、Si Power Transistor等)などの半導体素子をこのセラミック基板に搭載・接続する際にはその放熱効果を高めるために、ヒートシンクと呼ばれる金属板にその半導体素子の一面を直接に接触・接続させて半導体素子が生じる大きな発熱を効率よく伝導・放熱する必要がある。この場合ヒートシンクとセラミック基板の熱膨張率を近づけて、ヒートシンクとセラミック基板を一体化したパッケージが、その熱膨張歪によって破損・損傷（ひび割れ等）しないようにする対策が求められる。この対策の１つとして特許文献１に示すように、CuMo、CuW等の合金をヒートシンクに採用することが提案されている。
【特許文献１】特開２００１−３５８２６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、このような合金をヒートシンクに用いるとこの合金の熱伝導率はそれを構成する金属の比率で定まるため、Cuの熱伝導率394[W/mK]からMo、Wの混合比率に応じて下がる。その結果、半導体素子の発熱量が高い場合には、その発熱を効率よく伝導・放熱することが出来ずに、パッケージの温度を十分に下げることができないという問題を生じる。パッケージの温度が上昇するとそこに搭載された半導体素子の内部温度は一層上昇し、高周波電力デバイスの電源効率が低下してその電気出力の低下を招くとか、ＬＳＩの動作が停止するなどの問題を生じることが多々ある。
【０００５】
又、CPC（Mo-Cuの複合体を圧延しその両面にCu層を付加したクラッド材）、CW10(CuとWの合金)のような半導体搭載用放熱基板材料はコストが高いので量産に適しないし、安価なCuだとそこに搭載する半導体素子との熱膨張率差が大きく熱膨張歪を生じて好ましくない。
【０００６】
本発明の課題は、高い消費電力をもつ半導体素子の発熱を効率よく伝導・放熱する構造のヒートシンクを有し、熱膨張歪に対する信頼性に優れ、かつ量産に対する経済性に優れたセラミックパッケージを提供することにある。
【課題を解決するための手段及び発明の効果】
【０００７】
上記課題を解決するために、本発明のセラミックパッケージは、半導体素子を収容する開口部を有するセラミック製のパッケージ本体と、パッケージ本体に直接又は他部材を介して接合されたCu製のヒートシンクとを備えたセラミックパッケージにおいて、
半導体素子から発生する熱をヒートシンクに伝導すると共に、ヒートシンクに生じた熱膨張が半導体素子に伝わることを抑制する中間金属板を、パッケージ本体の開口部のヒートシンク上に設け、この中間金属板上に半導体素子を配置するようにしたことを特徴とする。
【０００８】
上記本発明のセラミックパッケージは、セラミック製のパッケージ本体(以降、単に「セラミック基板」という)に接続されたCu製ヒートシンクの上面において、中間金属板をセラミック基板の開口部位置にろう付けする。半導体素子の熱膨張率に近い熱膨張率を有する中間金属板の上面に半導体素子をAuバンプ(超音波溶着等で)又はハンダバンプ（リフローソルダリングで）で接続することにより、Cu製ヒートシンクと半導体素子の熱膨張率の差によって生じる熱膨張歪を、中間金属板の弾性変形作用により緩和することができる。
【０００９】
この結果として、熱膨張歪による半導体素子（の結晶基板）に生じる応力がもたらす電気的特性・性能の変化を解消したり、あるいはその応力による半導体素子(特にchipサイズが3mm角以上になると)の損傷・故障(基板のクラック、配線の断線など)を防止することができる。特にこの半導体素子に生じる応力・歪は、温度環境試験・寿命試験における半導体素子の故障(破損／性能低下等)の要因に繋がりその信頼性を低下させる恐れがある。なお、セラミック基板とCuヒートシンクとを、断面形状が略正方形を有するCuリングを介してろう付けによって接続することで、セラミックとCuとの熱膨張率の差によって生じるセラミック基板とCu製ヒートシンクの間の熱膨張歪を、その間に接続されたCuリングの弾性変形作用によって吸収することができる。
【００１０】
このような構造のセラミックパッケージでは、熱伝導率のそれ程高くない中間金属板の形状を大きくして直接ヒートシンクとして代用する場合に比べて、半導体素子に直付けされた中間金属板(薄板)を介して熱伝導率の高いCu製ヒートシンクに半導体素子の発熱を効率良く伝導・吸収することができる。このため、半導体素子の動作温度上昇を低減してその性能（デジタル信号の波形歪／信号出力、あるいは高周波信号の高調波歪／出力電力／電源効率など）を最適に保持すると共に、温度上昇に伴う寿命低下(故障率／MTBF:Mean Time Between Failure)を防ぐことが可能である。
【００１１】
又本発明のセラミックパッケージは、中間金属板としてMo、コバール及びCuWからなる低膨張金属群より選択される一種の金属で構成するようにしてもよい。このようにすると、中間金属板の熱膨張率をこのセラミックパッケージに搭載（面状実装）した半導体素子の熱膨張率に略等しくすることができ、半導体素子が発生する熱をこの中間金属板を介してCuヒートシンクに伝導・放熱した際に生じる熱膨張歪は、殆ど中間金属板とCuヒートシンクの間で吸収（中間金属板に生じる弾性変形作用によってその歪を解消）されて、半導体素子と中間金属板の間の熱膨張歪はかなり小さくなる。この熱膨張歪によって半導体素子が受ける応力を、半導体素子を直接Cuヒートシンクに接続した場合に比して、相当に減少することができ、その性能並びに寿命が低下することを十分に防止することができる。
【００１２】
Mo、コバール及びCuWなどの低膨張金属はその材料価格がCuに比して高価であり量産に適しない。これに対して本発明のセラミックパッケージでは、これらの低膨張金属を直接ヒートシンク［長さ・幅：cm単位／厚さ：mm単位］として使用する場合に比べて、高価な金属材料からなる中間金属板を半導体素子に対する熱膨張の整合・調和機能並びに半導体素子からヒートシンクへの熱伝導板機能の適用に必要な最小限のサイズ［チップサイズ面積（数ｍｍ角）×板厚数百μｍ］に留められるので、その材料費を数十分の一以下に低減することができる。その上、熱伝導率がCuに比べて凡そ半分以下（具体的にはMo/WとCuの体積比率等で定まる）である低膨張金属を直接ヒートシンクに使用した場合に比べて、本発明のセラミックパッケージでは熱伝導率の高いCuヒートシンクを使用しているため、セラミックパッケージの熱伝導・放熱の効率を向上することが可能である。その結果、セラミックパッケージに搭載する半導体素子の温度上昇を低減して、その性能並びに信頼性を向上する。
【００１３】
又本発明のセラミックパッケージは、半導体素子に、GaAs半導体素子又はSi半導体素子を適用するように構成することが好ましい。具体的には、本発明のセラミックパッケージに搭載・実装する半導体素子がGaAs半導体素子の場合にはその熱膨張率（詳細には線膨張率であるが、以降単に「熱膨張率」という）が約６．０（ppm/℃）、Si半導体素子の場合にはその熱膨張率が３．６（ppm/℃）となるので、熱膨張率が約４（ppm/℃）から７（ppm/℃）の間にある金属（同一の金属元素からなる純粋金属、例えばMo，Cr、Ir、Ta、W等）および合金（例えば、コバール、CuMo、CuWなど）を中間金属板に使用して、半導体素子と中間金属板との間の熱膨張を整合・調和させる。この結果、熱膨張歪による半導体素子の応力が解消してチップのクラック発生あるいは、半導体素子の性能・特性変化を防止することができる。
【００１４】
又本発明のセラミックパッケージは、中間金属板はその厚さが０．２ｍｍ以上０．３ｍｍ以下に調整された構成にすることが好ましい。詳細には低膨張金属(膨張率約５から６［ppm/℃］)を中間金属板に使用し、Cuヒートシンクには無酸素銅を使用し、この中間金属板とCuヒートシンクを銀ろう付けで接続する。中間金属板の厚さが増大するとその熱伝導率の関係で熱抵抗が増大して半導体素子からの熱伝導・放熱の効率が低下する。また、中間金属板の厚さを減少すると半導体素子とCuヒートシンクとの間の熱膨張歪の低減・吸収の効果が減少する。そのため、上記の内容を考慮し、温度環境テスト、寿命試験（通電・動作状態での低温・高温サイクルテスト）、機械的振動試験、機械的衝撃試験など製品の信頼性評価を行った結果として、発明者等は中間金属板の厚さが０．２mm〜０．３mmが最適値であることを見出した。
【００１５】
また、低膨張率の中間金属板と高膨張率のCuヒートシンクの間には熱膨張歪が発生するが、その歪による応力の一部は中間金属板とCuヒートシンクの界面となる銀ろう付け部分に加わることになる。このとき、銀ろう付けの接合面において、その単位面積当たりに生じる熱膨張歪が銀ろう付けに及ぼす応力は、主として銀ろう付けの厚さによって定まる。そこで、銀ろう付けの厚さを適度に大きくすることでそこに生じる応力小さくして、剪断破壊を生じる降伏点から遠ざけることによって、セラミックパッケージの温度環境変化あるいは寿命試験（高温／低温のサイクルテスト）で、その銀ろう付け部分に亀裂、ひび等の破損を生じないようにすることができる。
【００１６】
一方で銀ろう付けの厚さを大きくし過ぎると，半導体素子の発熱が中間金属板からCuヒートシンクに伝導・放熱される効率に影響を生じること、又半導体素子を搭載したセラミックパッケージを振動・衝撃試験に掛けた際に、銀ろう付け部分にクラック等の破損を生じる危険性が生まれる。
【発明を実施するための最良の形態】
【００１７】
以下、添付の図面を参照しつつ本発明のセラミックパッケージの最良形態を説明する。図１に本発明のセラミックパッケージ１の構造を示す。（１Ａ）はセラミックパッケージ１の上面模式構造図、（２Ａ）はその側面模式構造図である。（１Ａ）、（１Ｂ）に示されるように、厚さ数mm、長さ数cm，幅およそ１cm程の形状の無酸素銅（精錬工程で脱硫されて水分等の不純物を除去した純度の高い銅）からなるCuヒートシンク２上面に、その断面形状が略正方形で平面形状が矩形であるCuリング６を介して枠状のアルミナを主成分とするセラミック基板３が接続されている。このセラミックパッケージ３の開口部３４にはGaAs半導体素子（通常、「デバイス」ともいう）の１つであり、マイクロ帯で電力増幅用に使用される高出力GaAs MES FET (Metal-Semiconductor Field Effect Transistor)チップ４が搭載されている。用途によっては、GaAs半導体素子の替わりにさらに大電力の高周波出力が取り出せるSi半導体素子，詳細には高周波大電力用Si
パワトランジスタを使用することも可能である。
【００１８】
なお、セラミックパッケージ３はすべての表面（外壁／内壁）をAuメッキでメタライズされ、外部雑音の侵入防止並びに半導体素子(GaAs FET)４からの不要輻射低減のために高いシールド効果をもたせている。このGaAs FETチップ(chip)４はチップの底面が通常FETのSource に接続されており、FETの高周波電力増幅における接地性能の向上並びに直流電力の高消費に対する熱放散の向上を達成できる構造になっている。このFET chip４のGate電極４１とAuメッキされたプレート状のリード電極（高周波帯における自己インダクタンス及び自己インピーダンスを最小限にするため幅数mm，板厚数分の一mmの金属薄板で形成される）の間はAu Wire Bonding（又は、Alボンディング・ワイヤ）420、421，422、423、424で電気的に接続されている。同様に、FET chip４のドレイン(Drain)電極４２とAuメッキされたプレート状のリード電極（高周波帯における自己インピーダンス及び自己インダクタンスを最小限にするため板幅数mm，板厚数分の一mmの金属薄板で形成される）の間はAu Wire Bonding（又は、Alボンディング・ワイヤ） 425、426，427、428、429で電気的に接続されている。
【００１９】
なおリード電極４１，４２には熱膨張率5.5（ppm/℃）のFe-Ni合金のコバール(29Ni-18Co-Fe)が使用されて、熱膨張率6.0（ppm/℃）のGaAs半導体素子(FET chip)、あるいはアルミナの膨張率6.8（ppm/℃）のセラミック基板３との間の熱膨張が整合・調和できるようにして、この３者の熱膨張歪が生じないように構成されている。前述のFET chip４の底面は低膨張率金属を使用した中間金属板６（図２で詳細後述）を介してCuヒートシンク２に接続されて、高周波電力増幅に伴う高消費電力によって発生する高レベルの発熱を効率良く伝導・放熱できるようにしている。そのCuヒートシンク２の両端近くにボルト締め用の穴２１，２２が形成されており、このCuヒートシンク２を高周波無線送信機（移動無線又は衛星通信の基地局等に設置された）のラジエター（放熱器：図示せず）にボルトで固定・装着して半導体素子(FET chip)４の発熱を効率良く吸収・低減できるようにしている。
【００２０】
次に図１のＡＡ断面からみたセラミックパッケージ１の断面の構造模式図を図２に示す。半導体素子(GaAs Power FET のchip)４を搭載するための開口部３４をもったセラミック基板３はその両面を銀ろう付け３１，３２によってリード電極１１，１２をその上面に接続すると共に、断面形状が正方形（一辺が約１ｍｍ）でその平面状形が矩形であるCuリング５に溶接されている。一方、セラミックパッケージ１に実装・装着されたGaAs FET chip４の底面はGaAs半導体素子の熱膨張率6.0（ppm/℃）に近い熱膨張率5.1（ppm/℃）を有する（低膨張率金属の１種である）Moを用いた中間金属板６（板厚約0.5mm程度）の上面に、Auバンプ(超音波溶着法)又はハンダバンプ（リフローハンダ法）で溶接されている。この中間金属板６とCuリング５の両者は熱伝導に優れた銀ろう付け［Bag-8：Ag72%、Cu28%の構成比で熱伝導率310（W/mK）］６２によって一体にCuヒートシンク２に溶接される。
【００２１】
この結果、Cu製ヒートシンク２［熱膨張率17.0（ppm/℃）］と半導体素子４［GaAs FET chip：熱膨張率6.0（ppm/℃）］の熱膨張率の差によって生じる熱膨張歪を、中間金属板６の弾性変形作用により緩和・吸収することができる。詳細には、中間金属板６の厚さを、信頼性評価の結果に基づいて最適化(0.2mm〜0.3mm)することによって、Mo［熱膨張率5.1（ppm/℃）］を使用した中間金属版６とCuヒートシンク２［熱膨張率17.0（ppm/℃）］の熱膨張率の差によって生じる熱膨張歪を中間金属板６の熱変形（弾性変形）によって軽減・吸収し、その歪が中間金属板６に装着された半導体素子４に伝わることを解消する(半導体素子４と中間金属板６との間の熱膨張率差は極めて小さく両者には熱膨張歪は殆ど生じない)。
【００２２】
このように本発明のセラミックパッケージ１は高周波電力増幅（あるいはVLSI超高速大規模集積論理回路の動作）などによって生じる半導体素子（高出力 GaAs FET、大電力 Si Power Transistor 又は VLSI等）４の高消費電力で発生する高レベルの発熱を効率良く伝導・放熱・発散させることが出来ると共に、その熱伝導に伴って生じる熱膨張歪を、半導体素子４とCuヒートシンク２の間に低膨張率金属を使用した中間金属板を配置・接続すること、又その中間金属板６とCuヒートシンク２を接続する銀ろう付け６２の厚さを最適化することによって軽減・吸収することができる。その結果、半導体素子４の有する本来の性能を十分に発揮する、伝導・放熱性能に優れかつ信頼性に優れたセラミックパッケージ１を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】Cuヒートシンク付きセラミックパッケージの模式構造図
【図２】Cuヒートシンク付きセラミックパッケージの断面模式構造図
【符号の説明】
【００２４】
１    セラミックパッケージ
２    Cuヒートシンク
３    セラミック基板
４    半導体素子
５    Cuリング
６    中間金属板
１１，１２    リード電極
２１，２２  ボルト取り付け穴
３１、３５、６２  銀ろう付け
４６  接着剤又はハンダ付け
４１  GaAs FET のソース電極
４２  GaAs FET のドレイン電極
３４  セラミック基板の開口部
４２０，４２１，４２２，４２３，４２４，４２５，４２６，４２７，４２８，４２９  Au Wire Bonding
【図１】
2005191092.tif 000003
【図２】
2005191092.tif 000004