(57)【要約】      （修正有）【課題】ＴＦＴを有するディスプレイパネルの製造において、平坦化層の平坦度の測定を可能とし、高度に平坦化された平坦層と導電層とを形成する。【解決手段】基板２１と、前記基板２１上に形成されるチャネル層２３と、チャネル層２３の上に形成され、チャネル層２３の一部表面を露出させるための第１コンタクトホール２４１と第２コンタクトホールと２４２を有する絶縁層２４と、絶縁層２４の一部表面の上方に形成されるとともに第１コンタクトホール２４１内に充填されている第２導線層２５と、絶縁層２４及び第２導線層２５の一部表面の上方に形成されるとともに第２コンタクトホール２４２内に充填されている平坦層２６と、平坦層２６の上及び第２導線層２５の一部表面の上方に形成される導電層２７とを備えている。第２コンタクトホール２４２は平坦層２６の平坦度の測定用とされる。【選択図】図２
2005128467.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、
基板と、
前記基板上に形成されているチャネル層と、
前記チャネル層の上に形成されており、前記チャネル層の一部表面を露出させるための第１コンタクトホールと第２コンタクトホールとを有する絶縁層と、
前記絶縁層の一部表面の上方に形成されているとともに前記第１コンタクトホール内に充填されている第２導線層と、
前記絶縁層及び前記第２導線層の一部表面の上方に形成されているとともに前記第２コンタクトホール内に充填されている平坦層と、
前記平坦層の上及び前記第２導線層の一部表面の上方に形成されている導電層と、を備えていることを特徴とするディスプレイパネル。
【請求項２】
薄膜トランジスタアレイ（ＴＦＴ  Ａｒｒａｙ）を有し、
前記基板には更に第１導線層が備わり、
前記第１と第２導線層はそれぞれ、ゲート（ｇａｔｅ）を有するスキャンライン（ｓｃａｎ  ｌｉｎｅ）層とデータライン（ｄａｔａ  ｌｉｎｅ）層であり、
前記チャネル層は多結晶シリコン層であり、
前記平坦層は有機重合体層であり、
前記第２コンタクトホールはダミーコンタクトホール（ｄｕｍｍｙ  ｃｏｎｔａｃｔ  ｈｏｌｅ）であり、
前記導電層はインジウム・スズ酸化物（ＩＴＯ）層であり、画素電極（ｐｉｘｅｌ  ｅｌｅｃｔｒｏｄｅ）とされることを特徴とする請求項１に記載のディスプレイパネル。
【請求項３】
少なくとも、
基板を提供する工程と、
前記基板上にチャネル層を形成する工程と、
前記チャネル層上に絶縁層を形成する工程と、
マスクエッチングにより一部の前記絶縁層を除去することにより、第１コンタクトホールと第２コンタクトホールとを形成する工程と、
前記絶縁層の一部表面の上方に第２導線層を形成するとともに前記第１コンタクトホール内に充填する工程と、
前記絶縁層及び前記第２導線層の一部表面の上方に平坦層を形成するとともに前記第２コンタクトホール内に充填する工程と、
前記平坦層の上及び前記第２導線層の一部表面の上方に導電層を形成する工程と、を含むことを特徴とするディスプレイパネルの製造方法。
【請求項４】
前記製造されるディスプレイパネルは薄膜トランジスタアレイ（ＴＦＴ  Ａｒｒａｙ）を有するディスプレイパネルであって、
前記基板には第１導線層が備わり、
前記第１と第２導線層はそれぞれ、ゲート（ｇａｔｅ）を有するスキャンライン（ｓｃａｎ  ｌｉｎｅ）層とデータライン（ｄａｔａ  ｌｉｎｅ）層であり、
前記チャネル層は多結晶シリコン層であり、
前記平坦層は有機重合体層であり、
前記第２コンタクトホールはダミーコンタクトホール（ｄｕｍｍｙ  ｃｏｎｔａｃｔ  ｈｏｌｅ）であり、
前記導電層はインジウム・スズ酸化物（ＩＴＯ）層であり、画素電極（ｐｉｘｅｌ  ｅｌｅｃｔｒｏｄｅ）とされることを特徴とする請求項３に記載のディスプレイパネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイパネルとその製造方法、特に薄膜トランジスタアレイ（ＴＦＴ  Ａｒｒａｙ）を有するディスプレイパネルとその製造方法に関する。
【背景技術】
【０００２】
公知の薄膜トランジスタアレイ（ＴＦＴ  Ａｒｒａｙ）を有するディスプレイパネルでは、透明な画素電極（ｐｉｘｅｌ  ｅｌｅｃｔｒｏｄｅ）に関する部分は、往々にしてその平坦度（ｆｌａｔｎｅｓｓ）が十分ではないため、その内部を通過する光線に対してじゃまして、いわゆる光線干渉現象が発生する。
【０００３】
図１に示されているのは、公知のディスプレイパネルについての断面図である。図１において、公知のディスプレイパネル１０には、少なくとも、材質をガラス又は石英とすることができる基板１１と、前記基板１１上に形成されている第１導線層１２と、第１導線層１２上に形成されているチャネル層１３とが備わっている。
【０００４】
また、前記ディスプレイパネル１０には、更に、チャネル層１３上に形成されている絶縁層１４が備わり、そのうち、前記絶縁層１４にはチャネル層１３の一部表面１３１を露出させるためのコンタクトホール１４１が備わっている。絶縁層１４の一部表面の上方と第１コンタクトホール１４１の内部には、第２導線層１５が形成されている。そのうち第１導線層、第２導線層１２、１５は、通常、それぞれゲート（ｇａｔｅ）を有するスキャンライン（ｓｃａｎ  ｌｉｎｅ）層とデータライン（ｄａｔａ  ｌｉｎｅ）層である。
【０００５】
更に、平坦層１６は絶縁層１４の別の一部表面の上方と第２導線層１５の一部表面とに形成されている。最後に、導電層１７は平坦層１６の上方と平坦層１６に被覆されていない第２導線層１５の別の一部表面に形成されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図１に示されている公知のディスプレイパネル１０によれば、平坦層１６を形成する際に、その平坦度（ｆｌａｔｎｅｓｓ）を測定することが容易ではないため、後続の工程においてその上方に導電層１７、つまり透明状態を呈して画素電極（ｐｉｘｅｌ  ｅｌｅｃｔｒｏｄｅ）として使用されるインジウム・スズ酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ、ＩＴＯ）層を形成する際には、前記導電層１７が呈する非平坦の結果により前記の光線干渉現象が発生する。
【０００７】
本発明は、上記課題を解消するものであって、本発明の主な目的は、高度に平坦化された画素電極を有するディスプレイパネルを提供することにある。本発明の別の目的は、高度に平坦化された画素電極を有するディスプレイパネルを製造することが可能な製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明で提案されているディスプレイパネルには、少なくとも、基板と、前記基板上に形成されているチャネル層と、チャネル層の上に形成されており、チャネル層の一部表面を露出させるための第１コンタクトホールと第２コンタクトホールとを有する絶縁層と、絶縁層の一部表面の上方に形成されているとともに第１コンタクトホール内に充填されている第２導線層と、絶縁層及び第２導線層の一部表面の上方に形成されているとともに第２コンタクトホール内に充填されている平坦層と、平坦層の上及び第２導線層の一部表面の上方に形成されている導電層とが備わり、第２コンタクトホールは平坦層の平坦度（ｆｌａｔｎｅｓｓ）の測定用とされ、高度に平坦化された平坦層と導電層とを形成することが可能である。
【０００９】
本発明で公開されている技術によると、前記ディスプレイパネルは薄膜トランジスタアレイ（ＴＦＴ  Ａｒｒａｙ）を有するディスプレイパネルとすることができる。
【００１０】
本発明で公開されている技術によると、前記基板には更に第１導線層を備え、前記第１及び第２導線層はそれぞれ、ゲート（ｇａｔｅ）を有するスキャンライン（ｓｃａｎ  ｌｉｎｅ）層及びデータライン（ｄａｔａ  ｌｉｎｅ）層とすることができる。
【００１１】
本発明で公開されている技術によると、前記チャネル層は多結晶シリコン層とすることができる。
【００１２】
本発明で公開されている技術によると、前記平坦層は有機重合体層とすることができる。
【００１３】
本発明で公開されている技術によると、前記第２コンタクトホールはダミーコンタクトホール（ｄｕｍｍｙ  ｃｏｎｔａｃｔ  ｈｏｌｅ）とすることができる。
【００１４】
本発明で公開されている技術によると、前記導電層についてはインジウム・スズ酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ、ＩＴＯ）層とすることができ、画素電極（ｐｉｘｅｌ  ｅｌｅｃｔｒｏｄｅ）とされる。
【００１５】
また、本発明ではディスプレイパネルを製造する方法も提案されており、それには次の工程、つまり基板を提供する工程と、基板上にチャネル層を形成する工程と、チャネル層上に絶縁層を形成する工程と、マスクエッチングにより一部絶縁層を除去して第１コンタクトホールと第２コンタクトホールとを形成する工程と、絶縁層の一部表面の上方に第２導線層を形成するとともに第１コンタクトホール内に充填する工程と、絶縁層及び前記第２導線層の一部表面の上方に平坦層を形成するとともに前記第２コンタクトホール内に充填する工程と、平坦層の上及び前記第２導線層の一部表面の上方に導電層を形成する工程とを含み、第２コンタクトホールを平坦層の平坦度（ｆｌａｔｎｅｓｓ）の測定用とすることにより、平坦化された平坦層と導電層とを形成することが可能である。
【００１６】
本発明で公開されている製造技術によると、前記ディスプレイパネルは薄膜トランジスタアレイ（ＴＦＴ  Ａｒｒａｙ）を有するディスプレイパネルとすることができる。
【００１７】
本発明で公開されている製造技術によると、前記基板には更に第１導線層が備わり、前記第１及び第２導線層はそれぞれゲート（ｇａｔｅ）を有するスキャンライン（ｓｃａｎ  ｌｉｎｅ）層とデータライン（ｄａｔａ  ｌｉｎｅ）層とすることができる。
【００１８】
本発明で公開されている製造技術によると、前記チャネル層は多結晶シリコン層とすることができる。
【００１９】
本発明で公開されている製造技術によると、前記平坦層は有機重合体層とすることができる。
【００２０】
本発明で公開されている製造技術によると、前記第２コンタクトホールはダミーコンタクトホール（ｄｕｍｍｙ  ｃｏｎｔａｃｔ  ｈｏｌｅ）とすることができ、平坦層でその上を被覆することにより、平坦層の平坦度（ｆｌａｔｎｅｓｓ）測定用とされる。
【００２１】
本発明で公開されている製造技術によると、前記導電層についてはインジウム・スズ酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ、ＩＴＯ）層とすることができ、画素電極（ｐｉｘｅｌ  ｅｌｅｃｔｒｏｄｅ）とされる。本発明については下記の図面及び詳細説明により、更に理解を深めることが可能となる。
【発明の効果】
【００２２】
本発明では大幅なコスト増加は必要としない（第２コンタクトホール２４２が増設されるだけである）という状況下において、公知技術と比較した場合、より容易にその平坦度を測定することができる平坦層を得ることができ、それにより高い平坦度を有する画素電極を形成することが可能となる。従って、本発明には実際上において極めて大きな産業的価値が備わっている。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の一実施形態に係るディスプレイパネルとその製造方法について、図面を参照して説明する。先ず、図２に示されているのは本発明の実施の形態に係るディスプレイパネルの断面図である。図２によれば、ディスプレイパネル２０には、少なくとも、材質をガラス又は石英とすることができる基板２１と、前記基板２１上に形成されている第１導線層２２と、第１導線層２２上に形成されているチャネル層２３とが備わっている。
【００２４】
また、チャネル層２３上には絶縁層２４が形成されており、そのうち絶縁層２４には第１コンタクトホール２４１と第２コンタクトホール２４２とが含まれ、それぞれチャネル層２３の第１表面２３１と第２表面２３２を露出させている。この他、第２導線層２５が絶縁層２４の一部表面の上方と第１コンタクトホール２４１の内部に形成されている。平坦層２６は、絶縁層２４の一部表面の上方、第２コンタクトホール２４２内と第２導線層２５の一部表面に形成されている。また、平坦層２６の上方と平坦層２６により被覆されていない第２導線層２５の一部表面には、導電層２７を形成することが可能である。
【００２５】
本発明の実施の形態において、前記第１導線層２２と第２導線層２５とはそれぞれ、ゲート（ｇａｔｅ）を有するスキャンライン（ｓｃａｎ  ｌｉｎｅ）層及びデータライン（ｄａｔａ  ｌｉｎｅ）層とすることができる。チャネル層２３と平坦層２６とは、それぞれ多結晶シリコン層及び有機重合体層とすることができる。前記導電層２７についてはインジウム・スズ酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ、ＩＴＯ）層とすることができ、画素電極（ｐｉｘｅｌ  ｅｌｅｃｔｒｏｄｅ）とされる。
【００２６】
本発明と公知技術との間の主な相違点は、絶縁層２４の内部に第２コンタクトホール２４２が追加して形成されている点にある。前記第２コンタクトホール２４２の機能は、ダミーコンタクトホール（ｄｕｍｍｙ  ｃｏｎｔａｃｔ  ｈｏｌｅ）として、平坦層２６の平坦度（ｆｌａｔｎｅｓｓ）測定用とされることである。更に述べると、第２コンタクトホール２４２が後続工程においてその上方に堆積される平坦層２６に窪み効果を発生させ、それにより、平坦層２６の厚さ変化はより顕著となり、それは第２コンタクトホール２４２に充填された平坦層２６と後続段階で実施される平坦化工程とが第２コンタクトホール２４２の平坦化に成功した場合には、前記平坦層２６の材質と後続段階で実施される平坦化工程とは効果的に平坦化という目的を達成することができることを示している。このように平坦層２６の平坦度については比較的容易に掌握並びに測定可能となるため、高い平坦度を備えた平坦層２６と導電層２７の形成は比較的容易となる。
【００２７】
次に、本発明の実施の形態に係るディスプレイパネルの製造方法を説明する。図３（ａ）〜図３（ｅ）は、ディスプレイパネルの製造工程を説明する断面図である。それには以下の工程が含まれている。
【００２８】
図３（ａ）に示す工程においては、第１導線層２２、チャネル層２３と絶縁層２４とがその上に形成されている基板２１が提供されている。
【００２９】
図３（ｂ）に示す工程においては、マスクエッチング方式により一部の絶縁層２４が除去され、第１コンタクトホール２４１と第２コンタクトホール２４２とが形成されており、第１コンタクトホール２４１はチャネル層２３の第１表面２３１を露出させており、第２コンタクトホール２４２はチャネル層２３の第２表面２３２を露出させている。
【００３０】
図３（ｃ）に示す工程においては、第２導線層２５が絶縁層２４の一部表面の上方に形成されるとともに、第１コンタクトホール２４１内に充填されている。
【００３１】
図３（ｄ）に示す工程においては、平坦層２６が絶縁層２４と第２導線層２５の一部表面の上方に形成されるとともに、第２コンタクトホール２４２内に充填されている。
【００３２】
図３（ｅ）に示す工程においては、導電層２７が平坦層２６の上方と平坦層２６により被覆されていない第２導線層２５の一部表面に形成されている。
【００３３】
なお、本発明は、上記構成に限られることなく種々の変形が可能である。本発明について、当該技術に習熟した技術者であれば任意に考案して修飾を施すことができるが、それが本発明の範囲を逸脱していない場合、本発明は、保護される。
【図面の簡単な説明】
【００３４】
【図１】公知のディスプレイパネルの断面図。
【図２】本発明の実施の形態に係るディスプレイパネルの断面図。
【図３（ａ）】同上ディスプレイパネルの製造工程を説明する断面図。
【図３（ｂ）】同上ディスプレイパネルの製造工程を説明する断面図。
【図３（ｃ）】同上ディスプレイパネルの製造工程を説明する断面図。
【図３（ｄ）】同上ディスプレイパネルの製造工程を説明する断面図。
【図３（ｅ）】同上ディスプレイパネルの製造工程を説明する断面図。
【符号の説明】
【００３５】
２０    ディスプレイパネル
２１    基板
２２    第１導線層
２３    チャネル層
２４    絶縁層
２５    第２導線層
２６    平坦層
２７    導電層
２３１    第１表面
２３２    第２表面
２４１    第１コンタクトホール
２４２    第２コンタクトホール
【図１】
2005128467.tif 000003
【図２】
2005128467.tif 000004
【図３（ａ）】
2005128467.tif 000005
【図３（ｂ）】
2005128467.tif 000006
【図３（ｃ）】
2005128467.tif 000007
【図３（ｄ）】
2005128467.tif 000008
【図３（ｅ）】
2005128467.tif 000009