(57)【要約】【課題】電圧降下による動作不良を効果的に低減することが可能な半導体集積回路装置を提供すること。【解決手段】ＬＳＩ１０を複数のセグメント２０に区画し、各セグメント２０に対してデカップリングコンデンサを配置する領域４０を設定した。セグメント２０には、主電源幹線１６又は副電源幹線１８によりセグメント２０に供給される動作電源は、電源供給位置からセグメント２０の周辺に向かって流れる。その周辺にデカップリングコンデンサが配置され、動作電源による電流の終点にてＩＲドロップに対して対策される。【選択図】        図１
2005332979.tif 000002
【特許請求の範囲】
【請求項１】
素子が形成された領域の少なくとも一部に該素子の動作電源を供給する電源幹線を備え、前記動作電源が供給される電源供給位置から該領域の周辺に向かって電流が流れるように電源配線が形成された半導体集積回路装置において、
前記領域の周辺及び前記電源幹線の少なくとも一方に前記動作電源に対するデカップリング素子が配置されたことを特徴とする半導体集積回路装置。
【請求項２】
前記電源配線は格子状に形成されたことを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
前記領域は複数設けられたことを特徴とする請求項１又は２に記載の半導体集積回路装置。
【請求項４】
前記電源供給位置は前記領域の略中央に設定され、
前記デカップリング素子は、前記領域の周辺の領域に配置されたことを特徴とする
請求項１〜３のうちの何れか一項に記載の半導体集積回路装置。
【請求項５】
前記電源供給位置は前記領域の１つの辺の一部に設定され、
前記デカップリング素子は、前記１つの辺を除く他の辺に配置されたことを特徴とする請求項１〜３のうちの何れか一項に記載の半導体集積回路装置。
【請求項６】
前記電源供給位置は前記領域の１つの第１の辺に沿って延びるように設定され、
前記デカップリング素子は、前記第１の辺と対向する第２の辺と、前記第１の辺と前記第２の辺に挟まれた第３及び第４の辺のうちの前記第２の辺側の部分に配置されたことを特徴とする請求項１〜３のうちの何れか一項に記載の半導体集積回路装置。
【請求項７】
素子が形成された領域の少なくとも一部に該素子の動作電源を供給する電源幹線を配置するステップと、
前記動作電源が供給される電源供給位置から該領域の周辺に向かって電流が流れるように電源配線を配置するステップと、
前記領域の周辺に配置領域を設定するステップと、
前記配置領域及び前記電源幹線の少なくとも一方に前記動作電源に対するデカップリング素子を配置するステップと、
を備えたことを特徴とする半導体集積回路装置の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置及びその設計方法に関し、詳しくは動作に伴う動的な電圧変動（動的ＩＲドロップ）による動作不良の防止に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路装置（ＬＳＩ）の大規模化及び高集積化により、内部の素子及び配線を設計するためのデザインルールの微細化及び多層化が進められている。このような内部の素子からなる論理回路部に対して、電源を好適に供給するためにメッシュ状に形成された電源配線が用いられている（例えば、特許文献１参照）。
【０００３】
又、ＬＳＩにはデカップリングコンデンサが搭載されている。このコンデンサは、内部素子の動作時に発生する電源電圧の電圧降下（ＩＲドロップ）を低減し、該内部素子の動作安定を図るものである。又、このコンデンサは、ＬＳＩ自身が発生するＥＭＩの除去に効果を発揮する。即ち、ＬＳＩには、該ＬＳＩのＥＭＩ対策と動的なＩＲドロップ対策としてデカップリングコンデンサが搭載されている。
【特許文献１】特許３１３９７８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、デカップリングコンデンサは、その挿入位置と容量が適正に調整されていなければならない。このため、ＩＲドロップ解析、ＥＭＩシミュレーションによって挿入位置と容量を同時にＬＳＩ全域を対象として検証して最適化する必要がある。しかし、この方法は、計算処理の負荷が極めて大きく、設計期間の長期化を招く。
【０００５】
デカップリングコンデンサの挿入位置を経験的に決定する方法では、機能回路として動作頻度が低い回路が搭載された領域に挿入することがあり、効果的にＩＲドロップを解消することができない状況が多発する。
【０００６】
本発明はこうした実情に鑑みてなされたものであり、その目的は、電圧降下による動作不良を効果的に低減することが可能な半導体集積回路装置及びその設計方法を提供することにある。
【課題を解決するための手段】
【０００７】
以下、上記目的を達成するための手段及びその作用効果について記載する。
【０００８】
請求項１に記載の発明は、素子が形成された領域の少なくとも一部に該素子の動作電源を供給する電源幹線を備え、前記動作電源が供給される電源供給位置から該領域の周辺に向かって電流が流れるように電源配線が形成された半導体集積回路装置において、前記領域の周辺及び前記電源幹線の少なくとも一方に前記動作電源に対するデカップリング素子が配置されたことを要旨とする。
【０００９】
上記構成では、領域内の素子に対して供給される動作電源による電流の流れに対して、該素子が形成された領域の周辺が流れの終点であり、その終点にデカップリング素子が配置されるため、動作電源の動的なＩＲドロップの影響がそのデカップリング素子により効率的に改善される。そして、領域の周辺にデカップリング素子を配置すればよいため、設計が容易で設計時間が短縮される。電源幹線に配置されたデカップリング素子は、該電源幹線を介して、外部から内部へ又は内部から外部へ伝播するノイズを低減する。
【００１０】
請求項２に記載の発明は、請求項１に記載の半導体集積回路装置において、前記電源配線は格子状に形成されたことを要旨とする。
【００１１】
上記構成では、格子状に形成された電源配線によって電源供給位置から領域の辺に向かって電流が流れることとなる。
【００１２】
請求項３に記載の発明は、請求項１又は２に記載の半導体集積回路装置において、前記領域は複数設けられたことを要旨とする。
【００１３】
上記構成では、半導体集積回路装置を複数の領域に区画し、領域毎にデカップリング素子の位置を決定することで、半導体集積回路装置全体を対象としてデカップリング素子を配置する場合に比べて設計が容易で短時間に処理が行える。また、各領域の周辺にデカップリング素子を配置することで、隣接した領域から混入するノイズを低減することができる。
【００１４】
尚、電源供給位置又はその周辺にデカップリング素子を更に配置することが望ましい。また、電源幹線の始点位置又はその周辺にデカップリング素子を更に配置することが望ましい。そうすると、領域に対する電源供給が電源幹線によるものであるから、該電源の供給によるノイズの発生位置を容易に特定することができ、その位置に応じてデカップリング素子を配置することでノイズを効率的に減少させることができる。
【００１５】
請求項４に記載の発明は、請求項１〜３のうちの何れか一項に記載の半導体集積回路装置において、前記電源供給位置は前記領域の略中央に設定され、前記デカップリング素子は、前記領域の周辺の領域に配置されたことを要旨とする。
【００１６】
上記構成では、略中央から供給される動作電源による電流は、領域の周辺全域がその流れの終点であり、その終点において最もＩＲドロップが大きいため、領域の周辺全域にデカップリングコンデンサを配置する領域と設定することで、ＩＲドロップに対する対策を容易に且つ効果的に行なうことができる。また、各領域の周辺にデカップリング素子を配置することで、隣接した領域から混入するノイズを低減することができる。
【００１７】
請求項５に記載の発明は、請求項１〜３のうちの何れか一項に記載の半導体集積回路装置において、前記電源供給位置は前記領域の１つの辺の一部に設定され、前記デカップリング素子は、前記１つの辺を除く他の辺に配置されたことを要旨とする。
【００１８】
上記構成では、１つの辺の一部に設定された電源供給位置から供給される電流は、その１つの辺を除く辺に向かって流れる。従って、それらの辺が電流の終点であり、その終点において最もＩＲドロップが大きいため、領域の周辺全域にデカップリングコンデンサを配置する領域と設定することで、ＩＲドロップに対する対策を容易に且つ効率的に行なうことができる。また、電源供給位置が設定された辺にデカップリング素子を配置する領域を設定しないことで、素子をその効果に応じて適宜配置して素子数の増加を抑えることができる。
【００１９】
請求項６に記載の発明は、請求項１〜３のうちの何れか一項に記載の半導体集積回路装置において、前記電源供給位置は前記領域の１つの第１の辺に沿って延びるように設定され、前記デカップリング素子は、前記第１の辺と対向する第２の辺と、前記第１の辺と前記第２の辺に挟まれた第３及び第４の辺のうちの前記第２の辺側の部分に配置されたことを要旨とする。
【００２０】
上記構成では、第１の辺に沿って設定された電源供給位置から供給される電流は、その第１の辺と対向する第２の辺に向かって流れる。従って、それらの辺が電流の終点であり
、その終点において最もＩＲドロップが大きいため、領域の周辺全域にデカップリングコンデンサを配置する領域と設定することで、ＩＲドロップに対する対策を容易に且つ効率的に行なうことができる。尚、第１及び第２の辺に挟まれた第３及び第４の辺については、第２の辺に近い部分、言い換えれば第１の辺から離れた部分にデカップリングコンデンサを配置する領域を設定することで、素子をその効果に応じて適宜配置して素子数の増加を抑えることができる。
【００２１】
請求項７に記載の発明は、素子が形成された領域の少なくとも一部に該素子の動作電源を供給する電源幹線を配置するステップと、前記動作電源が供給される電源供給位置から該領域の周辺に向かって電流が流れるように電源配線を配置するステップと、前記領域の周辺に配置領域を設定するステップと、前記配置領域及び前記電源幹線の少なくとも一方に前記動作電源に対するデカップリング素子を配置するステップと、を備えたことを要旨とする。
【００２２】
上記構成では、領域内の素子に対して供給される動作電源による電流の流れに対して、該素子が形成された領域の周辺が流れの終点であり、その終点にデカップリング素子が配置されるため、動作電源の動的なＩＲドロップの影響がそのデカップリング素子により効率的に改善される。そして、領域の周辺にデカップリング素子を配置すればよいため、設計が容易で設計時間が短縮される。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を具体化した第１の実施の形態を図１〜図７に従って説明する。
【００２４】
図１は、半導体集積回路装置（ＬＳＩ）の概略構成図である。
【００２５】
図１（ａ）に示すように、ＬＳＩ１０は、方形状に形成された基板１２を備え、基板１２には複数の素子としてのセルが形成されている。基板１２には、ＬＳＩ１０（セル）に対して動作電源を供給するための複数の電源パッド１４が該基板１２の周辺に形成されている。尚、基板１２は、周辺に沿って複数のパッドが形成され、そのうちのいくつかが電源パッド１４として利用されている。尚、他のパッドは図が煩雑になるのを防ぐために省略されている。
【００２６】
ＬＳＩ１０は、電源パッド１４と接続され当該電源パッド１４からＬＳＩ１０の内部側へ向かって延伸された主電源幹線１６及び副電源幹線１８を備えている。主電源幹線１６及び副電源幹線１８は、セグメント２０に対応して配線されている。
【００２７】
セグメント２０には、主電源幹線１６から該セグメント２０に含まれるセルに対して電流を供給するための補強電源配線２２が形成されている。補強電源配線２２は、メッシュ状に形成されている。
【００２８】
尚、セグメント２０は、ＬＳＩ１０を構成する複数のセルが形成された領域を区画するものであり、ＬＳＩ１０の設計時において、該ＬＳＩ１０の消費電力量に応じて設定されるものであるから、実際のＬＳＩ１０において内部回路を区画しているものではない。しかし、主電源幹線１６及び副電源幹線１８の配置位置や、補強電源配線２２によって判断されうる。
【００２９】
主電源幹線１６は、電源パッド１４からそれぞれ対応するセグメント２０の内部に達するように形成され、副電源幹線１８は、電源パッド１４からそれぞれ対応するセグメント２０の内部に達するように形成されている。主電源幹線１６及び副電源幹線１８は、その先端が各セグメント２０におけるＩＲドロップのピークに対応する位置に配置されている。主電源幹線１６及び副電源幹線１８の配線幅は、ＩＲドロップピーク位置における仮のＩＲドロップ値に基づいて決定される。
【００３０】
ＩＲドロップのピーク位置及び仮のＩＲドロップ値は、半導体設計において実行される電源解析とそれによって作成されるＩＲドロップマップによるものである。そして、セグメント２０は、主電源幹線１６から供給される電源の電圧降下が所定値以内となるように設定されている。この主電源幹線１６及び副電源幹線１８から内部回路へ電源電流が供給される位置（図１（ａ）においては先端位置）を電源供給位置（電源供給ポイント）といい、電源幹線１６を介して供給される電流は、図１（ｂ）に示すように、この電源供給位置であるＢ地点から補強電源配線２２を介してセグメント２０の周辺に向かって放射状に流れ、各セルに供給される。
【００３１】
従って、電源幹線１６，１８と補強電源配線２２は、ＬＳＩ１０の設計において、各セグメント２０に主電源幹線１６又は副電源幹線１８を配線し、各セグメント２０において補強電源配線２２を構築する。即ち、メッシュ状の補強電源配線２２がセグメント２０毎に分離して配線され、これによってＬＳＩ１０に、互いに電源分離されたセグメント２０が形成されている。
【００３２】
そして、セグメント２０には、図１（ｃ）に示すように、主電源幹線１６の始点であるＳ地点（ＬＳＩ１０に対する電圧の供給元であり、電源パッド１４の近傍）と、それの終点であるＢ地点（電源供給位置）との間にデカップリングコンデンサが配置されている。
【００３３】
電源幹線１６（Ｓ地点とＢ地点との間）に配置されたデカップリングコンデンサは、次の機能を持つ。
【００３４】
（ａ）セグメント２０の外部からその内部に向かって電源配線を介して伝播する動的電源変動としてのノイズを削減する。詳しくは、デカップリングコンデンサにより構成されるノイズフィルタによって伝播するノイズを削減し、これにより、外来ノイズに対するセグメント２０のノイズ耐性（妨害耐性（イミュニティ:immunity ））を向上する。
【００３５】
（ｂ）静的（定常的）なＩＲドロップを削減する。
【００３６】
（ｃ）セグメント２０内の動的電源変動により、セグメント２０外部へ電源配線を介して伝播するノイズを削減する。詳しくは、デカップリングコンデンサにより構成されるノイズフィルタによって伝播するノイズを削減し、該ノイズが他に影響すること（電磁妨害（ＥＭＩ：electromagnetic interference））を低減する。
【００３７】
また、各セグメント２０には、周辺の配置領域４０（Ｅ領域）内（例えばＥ地点）にデカップリングコンデンサが配置されている。補強電源配線２２は高電位側電源配線と低電位側電源配線とから構成され、デカップリングコンデンサは、高電位側電源配線と低電位側電源配線との間に接続されている。Ｅ領域に配置されたデカップリングコンデンサは、動的なＩＲドロップを効果的に低減する。即ち、電源幹線１６を介して供給される電流は、図１（ｂ）に示すように、電源供給位置であるＢ地点からセグメント２０の周辺に向かって流れる。従って、周辺がセグメント２０内を流れる電流の終点であり、その終点において最もＩＲドロップが大きい。このため、セグメント２０の周辺を、デカップリングコンデンサを配置する領域（Ｅ領域）とすることで、ＩＲドロップに対する対策を容易に且つ効率的に行なうことができる。
【００３８】
尚、他の各セグメント２０には、図１（ｂ）（ｃ）に示すセグメント２０と同様に、Ｓ地点とＢ地点の間、Ｅ領域のそれぞれにデカップリングコンデンサが配置されている。デカップリングコンデンサを配置する位置は、上記したようにＩＲドロップの改善やノイズの低減に効果があればよく、Ｓ地点とＢ地点の間、Ｅ領域に限定されず、その近傍であってもよい。従って、上記のＳ地点とＢ地点の間、Ｅ領域は、それらの近傍も含む。
【００３９】
高電位側電源配線と低電位側電源配線は、異なる配線層又は同一層に平行に形成されている。従って、電源供給位置から供給される電流は、高電位側電源配線を回してセグメント２０の周辺に向かって供給され、該周辺から低電位側電源配線を介して電源供給位置へと流れる。従って、電源供給位置からセグメントの周辺に向かって流れる電流の向きと、セグメントの周辺から電源供給位置に向かって流れる電流の向きは、ほぼ逆向きである。
【００４０】
図２は、セグメント２０の概略を示す等価回路図である。
【００４１】
各電源幹線１６，１８は、高電位側電源配線３０と低電位側電源配線３２を含み、高電位側電源配線３０には高電位側電圧ＶＤＤが供給され、低電位側電源配線３２には低電位側電圧ＶＳＳが供給される。高電位側電源配線３０と低電位側電源配線３２との間には各セル３４が接続されている。各セル３４は、それが動作する際の電流を流す電流源として等価的に表される。そして、高電位側電源配線３０と低電位側電源配線３２は、それぞれの接続点間における抵抗値を持つ抵抗Ｒとして等価的に表される。各抵抗Ｒは、接続点間の長さや配線幅等によって決定される抵抗値を有する。そして、各抵抗Ｒの両端子間の電位差ΔＶ（ｉ）（ｉ＝０〜ｎ）がＩＲドロップによる電圧降下値である。
【００４２】
高電位側電源配線３０と低電位側電源配線３２との間には、Ｅ領域（セグメント２０の周辺に設定された配置領域４０（図１（ｃ）参照）であり、例えばＥ地点）にＩＲドロップ対策のためのデカップリングコンデンサＣ０が接続されている。また、高電位側電源配線３０と低電位側電源配線３２との間には、Ｓ地点（ＬＳＩ１０に対する電圧の供給元であり、電源パッド１４の近傍）とＢ地点（電源供給位置）との間にはＥＭＩ対策のためのデカップリングコンデンサＣ１，Ｃ２が接続されている。
【００４３】
尚、図２は、１つのセグメントに含まれる素子（電源幹線１６，電源配線２２，セル３２，デカップリングコンデンサ）を等価的に表したものであり、個数や接続位置を限定的に示すものではない。例えば、図２ではそれぞれ１つのデカップリングコンデンサＣ０〜Ｃ２を例示しているが、実際には必要に応じて１つ又は複数のデカップリングコンデンサが設けられている。また、それらコンデンサＣ０〜Ｃ２は動作電源を供給する経路上に設けられているものであり、図示するために各地点に表示したものである。例えば、コンデンサＣ１，Ｃ２は、電源幹線１６に接続されたもの、即ち図２においてＳ地点からＢ地点までの間の電源配線３０，３２に接続された１つ又は複数のコンデンサを等価的に示すものである。また、図２において、Ｂ地点からＥ領域までの間の電源配線３０，３２間にもデカップリングコンデンサが接続されていることもあるが、それらは一般的なものであるため、図示していない。
【００４４】
図１に示す電源配線の構造を採用することで、セグメントの範囲内においてＥＭＩ要因のノイズ伝播をＳ地点からＢ地点の間の電源配線にて一括化することができる。更に、電源電流に対してリターンパスを小さく限定できるので、効果的な改善ポイントとして、Ｓ地点からＢ地点の間を自動的に特定することができ、その特定した地点にデカップリングコンデンサＣ１，Ｃ２を挿入することで、ＥＭＩ対策を効率的に実施することができる。
【００４５】
更に、上記したように、ＬＳＩ１０は、互いに電源分離された複数のセグメント２０を有している。そして、各セグメント２０において、供給される電流に従って、Ｓ地点からＢ地点の間、Ｅ領域（Ｅ地点）にデカップリングコンデンサが配置されている。このため、各セグメント２０において、ノイズ低減やＩＲドロップの改善が効率的に行なわれている。また、ＬＳＩ１０全体を一括してデカップリングコンデンサの配置を検討する場合に比べて、面積が小さなセグメント２０毎にデカップリングコンデンサを配置することや各セグメント２０の周辺のＥ領域にデカップリングコンデンサを配置することで、処理時間が短く容易にデカップリングコンデンサの容量と配置を決定することができる。
【００４６】
次に、セグメントに対する電源配線の構成例と、それに対応する配置領域の設定を説明する。
【００４７】
図３（ａ）に示す構成例は、セグメント２０ａの略中心部分に主電源幹線１６ａの終点が配置されたものである。この構成例は、図１（ｂ）に示すセグメント２０と同様に構成されたものであり、図３（ｂ）に示すように、その終点である電源供給位置（Ｂ地点）から周辺に向かって放射状に電流が流れる。従って、このセグメント２０ａにおいては、セグメント２０ａの４つの周辺に沿って配置領域４０ａが設定され、該配置領域４０ａ内にデカップリングコンデンサＣ０が配置されている。
【００４８】
図４（ａ）に示す構成例は、セグメント２０ｂの１つの辺の一部（例えば略中央）に主電源幹線１６ｂの終点が配置されたものである。この構成例は、図３（ｂ）に示すセグメント２０と比べて電流供給位置（Ｂ地点）がセグメント２０ｂの周辺に移動したものである、即ち、図４（ｂ）に示すように、その電源供給位置から他の周辺に向かって扇状に電流が流れる。従って、主電源幹線１６ｂが設けられた辺、及び隣接する２つの辺の一部については、該主電源幹線１６ｂに対して付加されたデカップリングコンデンサ（Ｓ地点及びＢ地点に設けられたデカップリングコンデンサ）Ｃ１，Ｃ２により動的なＩＲドロップが解消される。このため、このセグメント２０ｂにおいては、電源供給位置から所定距離だけ離間しセグメント２０ｂの３つの周辺に沿って配置領域４０ｂが設定され、該配置領域４０ｂ内にデカップリングコンデンサＣ０が配置されている。尚、所定距離は、Ｓ地点からＢ地点の間に配置されたデカップリングコンデンサＣ１，Ｃ２による動的なＩＲドロップを改善する効果が得られなくなる距離に相当する。
【００４９】
図５（ａ）に示す構成例は、セグメント２０ｃの１つの辺に沿って主電源幹線１６ｃの終点が配置されたものである。この構成例は、図４（ｂ）に示すセグメント２０と比べて電流供給位置（Ｂ地点）がセグメント２０ｃの１つの辺に沿って延びている。従って、主電源幹線１６ｃが設けられた辺、及び隣接する２つの辺のうち主電源幹線１６ｃから所定距離にある部分（図５（ａ）ではほぼ半分）については、該主電源幹線１６ｃに対して付加されたデカップリングコンデンサ（Ｓ地点及びＢ地点に設けられたデカップリングコンデンサ）Ｃ１，Ｃ２により動的なＩＲドロップが解消される。このため、このセグメント２０ｃにおいては、電源供給位置から所定距離だけ離間しセグメント２０ｃの３つの周辺に沿って配置領域４０ｃが設定され、該配置領域４０ｃ内にデカップリングコンデンサＣ０が配置されている。尚、所定距離は、Ｓ地点とＢ地点に配置されたデカップリングコンデンサＣ１，Ｃ２による動的なＩＲドロップを改善する効果が得られなくなる距離に相当する。
【００５０】
尚、図３〜図６において、領域４０ａ〜４０ｃは、セグメント２０ａ〜２０ｃの周辺に対するそれぞれの範囲を明確にするためにそれぞれセグメント２０ａ〜２０ｃの外側に図示されている。
【００５１】
次に、上記の半導体集積回路装置の設計処理について説明する。
【００５２】
図６は上記設計処理のフローチャートであり、この設計処理は、図７に一例として示される情報処理装置５０により実行される。
【００５３】
情報処理装置５０は、コンピュータ５１に、入力装置５２、表示装置５３、記憶装置５４，５５，５６が接続されて構成されている。
【００５４】
入力装置５２は、キーボードおよびマウス装置（図示せず）を含み、ユーザからの要求や指示，パラメータの入力等に用いられる。表示装置５３は、ＶＤＴ，モニタ，プリンタを含み、パラメータ入力画面，処理結果，等の表示に用いられる。
【００５５】
記憶装置５４〜５６は、通常、磁気ディスク装置、光ディスク装置、光磁気ディスク装
置を含み、これらは各記憶装置５４〜５６に格納されるデータの種類，状態等に応じて適宜用いられる。尚、図７は記憶装置５４〜５６を機能的に分割して示しており、分割しない状態、又は複数の記憶装置にデータ等を分割して格納する構成としても良い。
【００５６】
第１記憶装置５４には、設計処理のためのプログラムデータが格納されている。尚、このプログラムデータは、種々の表示機能、データ一覧表示機能、等の他の機能を含んでいてもよく、また複数のプログラムデータから構成されていても良い。又、プログラムの実行に必要なデータは、そのプログラムの実行途中で入力装置５２を介して指定される構成としても良い。
【００５７】
プログラムデータは、記録媒体により提供される。記録媒体としては、メモリカード、フレキシブルディスク、光ディスク（CD-ROM,DVD-ROM,… ）、光磁気ディスク（MO,MD,…）等、任意のコンピュータ読み取り可能な記録媒体を使用することができる。また、記録媒体に通信媒体を介してプログラムデータをロードしてもよい。コンピュータ５１は、図示しないドライブ装置を駆動し、記録媒体に記録されたプログラムデータを記憶装置５４にロードし、それを実行する。尚、記録媒体に記録されたプログラムデータを直接実行する構成としても良い。
【００５８】
第２記憶装置５５には入力ファイルが格納されている。入力ファイルは、ＬＳＩ１０の回路データや仕様データ（基板１２のサイズ等）や、設計処理に必要なライブラリデータ、等からなる。コンピュータ５１は、入力装置５２による指示等に応答して記憶装置５４のプログラム（図６に示すフローチャート）を実行し、回路データ等に基づきＬＳＩ１０のレイアウトデータを生成する。そして、その生成したレイアウトデータを含む出力ファイルを第３記憶装置５６に格納する。
【００５９】
先ず、コンピュータ５１は、許容可能なＩＲドロップ値の上限及びＥＭ制約を充足する配線の許容電流密度を設定し、電力解析により論理回路部に流れる総電流量を算出する（ステップ６１）。
【００６０】
次に、コンピュータ５１は、論理回路部を構成する各セルの仮配置を行い、当該論理回路部上に仮想電源メッシュを構築する（ステップ６２）。そして、この状態で静的なＩＲドロップ解析を行い、ＩＲドロップマップを作成する（ステップ６３）。尚、各セルに流れる電流量は、ＬＳＩの動作状況により時間的な違いがあるため、どの時点での電流量を基準とするかによって解析結果が異なるが、例えば平均値を用いる。
【００６１】
次に、コンピュータ５１は、上記のＩＲドロップの上限を超えるＩＲドロップが発生している場合、このＩＲドロップが上限を超える区域を把握し、そのＩＲドロップのピーク位置、即ちＩＲドロップピークの座標を記憶する。そして、前記ステップ６３において記憶したＩＲドロップピークを中心としてその近傍の各最小ブロックの消費電力量の合計値（総消費電力量）が既定の値となるようにセグメントを設定する（ステップ６４）。
【００６２】
次に、コンピュータ５１は、上記の各セグメント２０についてＩＲドロップ解析を行い、各セグメント２０のＩＲドロップマップを作成し、該ＩＲドロップマップに基づき各セグメント２０に対応する主電源幹線１６及び副電源幹線１８を配置し、補強電源配線２２を配置する（ステップ６５）。
【００６３】
次に、コンピュータ５１は、各セグメントについて、電源幹線に基づいてデカップリングコンデンサを配置する領域４０を設定し（ステップ６６）、該領域において適当な間隔にてデカップリング素子（デカップリングコンデンサＣ０）を配置する（ステップ６７）。
【００６４】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
【００６５】
（１）ＬＳＩ１０を複数のセグメント２０に区画し、各セグメント２０に対してデカップリングコンデンサＣ０を配置する領域４０を設定した。セグメント２０には、主電源幹線１６又は副電源幹線１８によりセグメント２０に供給される動作電源は、電源供給位置からセグメント２０の周辺に向かって流れる。従って、その周辺にデカップリングコンデンサＣ０を配置することで、動作電源による電流の終点にてＩＲドロップに対して対策することで、効率的にＩＲドロップを改善することができる。
【００６６】
（２）セグメント２０の周辺に沿った領域４０にデカップリングコンデンサＣ０を配置するようにした。従って、デカップリングコンデンサＣ０が配置されたセグメント２０から他のセグメント２０へと伝播されるノイズがその領域４０に挿入されたデカップリングコンデンサＣ０により低減される。また、隣接したセグメント２０から混入するノイズが周辺の領域４０に設けられたデカップリングコンデンサＣ０により低減される。従って、セグメント２０間に伝播するノイズを効率的に低減することができる。
【００６７】
（３）ＬＳＩ１０を複数のセグメント２０に区画し、各セグメント２０に対してデカップリングコンデンサＣ０を配置する領域４０を設定した。セグメント２０には、主電源幹線１６又は副電源幹線１８から動作電源が供給され、その動作電源は他のセグメント２０のセルには供給されない。即ち、各セグメント２０は、電源配線を共有していない。また、各セグメント２０のセルは、他のセグメント２０のセルと電源的に分離されているといえる。このため、各セグメント２０に含まれるセルにより構成される回路単位でノイズ源のモデル化を行なえばよく、素子数が少ないためにノイズ源のモデル化が容易であり、設計に要する時間を短くすることができる。
【００６８】
尚、ＬＳＩ１０全体のセルについてノイズ源のモデル化を行なうのに必要な時間は、全てのセグメント２０について個々にノイズ源のモデル化を行なうのに必要な時間の総和よりもはるかに多い。従って、ＬＳＩ１０全体についてセグメント２０毎にノイズ源のモデル化を行なう本実施形態の手法は、全セルを対称としたノイズ源のモデル化を行なう手法に比べて極めて短時間で処理が行えるため、設計時間の短縮に大いに寄与する。
【００６９】
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００７０】
・上記実施形態では、デカップリング素子としてデカップリングコンデンサＣ０を配置したが、ノイズフィルタを挿入しても良く、これによってもＩＲドロップやＥＭＩにより素子に加わる影響を低減することができる。
【００７１】
・上記実施形態において、ＬＳＩ１０及びそれを構成するセグメント２０（２０ａ〜２０ｃ）は一例を示すものであり、上記構成に限定されない。また、
・上記実施形態では、複数のセグメント２０に区画されるＬＳＩ１０に対してデカップリングコンデンサＣ０を配置する場合について説明したが、セグメントに区画されないＬＳＩに上記の手法を適用しても良い。
【図面の簡単な説明】
【００７２】
【図１】（ａ）〜（ｃ）は半導体集積回路装置の概略構成図。
【図２】電源配線の等価回路図。
【図３】（ａ）（ｂ）は電源配線の構成例とデカップリング素子の位置関係を示す説明図。
【図４】（ａ）（ｂ）は電源配線の構成例とデカップリング素子の位置関係を示す説明図。
【図５】（ａ）（ｂ）は電源配線の構成例とデカップリング素子の位置関係を示す説明図。
【図６】設計処理のフローチャート。
【図７】設計処理装置の概略構成図。
【符号の説明】
【００７３】
１６，１８…電源幹線、２０…領域としてのセグメント、２２…電源配線としての補強電源配線、４０，４０ａ〜４０ｃ…配置領域、Ｃ０〜Ｃ２…デカップリングコンデンサ。
【図１】
2005332979.tif 000003
【図２】
2005332979.tif 000004
【図３】
2005332979.tif 000005
【図４】
2005332979.tif 000006
【図５】
2005332979.tif 000007
【図６】
2005332979.tif 000008
【図７】
2005332979.tif 000009