(57)【要約】【課題】本発明はソース・ドレイン領域とゲート電極とのオーバーラップ量を抑え、高周波特性にも優れたＭＯＳトランジスタを提供することを目的とする。【解決手段】ゲート電極３の側面に第１のマスク４を形成し、この第１のマスク４をマスクとして半導体基板１にドレイン領域６及びソース領域７を形成する。ドレイン領域６をマスクしてソース領域７のみに不純物をドーピングしてソース領域７の不純物濃度を高める。続けて、第１のマスク４の側面に第３のマスク１０を形成し、この第３のマスク１０をマスクとしてドレイン領域６及びソース領域７に不純物をドーピングした後、半導体基板１に熱処理を加えてドーピングされた不純物を拡散させる。【選択図】  図２
2005005372.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
この半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板の表面であって、前記ゲート電極を挟んで両側に形成されたソース領域及びドレイン領域と、
前記ゲート電極と前記ソース領域及び前記ドレイン領域との間にそれぞれ形成された不純物領域とを備え、
前記ソース領域の不純物濃度は前記ドレイン領域の不純物濃度よりも高く、かつ、前記ゲート電極と前記ソース領域との距離は、前記ゲート電極と前記ドレイン領域との距離よりも離れていることを特徴とするＭＯＳトランジスタ。
【請求項２】
半導体基板と、
この半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
このゲート電極の側面に形成されたゲート側壁絶縁膜と、
前記半導体基板の表面であって、前記ゲート電極を挟んで両側に形成されたソース領域及びドレイン領域と、
前記ゲート電極と前記ソース領域及び前記ドレイン領域との間にそれぞれ形成された不純物領域とを備え、
前記ソース領域の不純物濃度は前記ドレイン領域の不純物濃度よりも高く、かつ、前記ソース領域側に形成された前記ゲート側壁絶縁膜の膜厚は、前記ドレイン領域側に形成された前記ゲート側壁絶縁膜の膜厚よりも厚いことを特徴とするＭＯＳトランジスタ。
【請求項３】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の一方の側面に第１の膜厚、他方の側面に第１の膜厚よりも厚い第２の膜厚を有した第１のマスクを形成する工程と、
前記第１のマスク及び前記ゲート電極をマスクとして前記半導体基板に不純物を添加し、前記ゲート電極の一方の側面の縁部の半導体基板表面にドレイン領域を形成し、前記ゲート電極の他方の側面の縁部の半導体基板表面にソース領域を形成する工程と、
前記ドレイン領域を覆うように第２のマスクを形成し、この第２のマスク及び前記ゲート電極をマスクとして前記ソース領域に不純物を添加する工程と、
前記第１のマスクの両側面に第３のマスクを形成する工程と、
前記第３のマスク及び前記ゲート電極をマスクとして前記ドレイン領域及び前記ソース領域に不純物を添加する工程と、
前記ドレイン及び前記ソース領域にドレイン電極及びソース電極をそれぞれ形成する工程とを備えたＭＯＳトランジスタの製造方法。
【請求項４】
半導体基板上に第１の絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極上に第２の絶縁膜を堆積し、この第２の絶縁膜を平坦化後、前記第２の絶縁膜を選択的に除去し、前記ゲート電極の側面に第１のマスクを形成する工程と、
前記第１のマスク及び前記ゲート電極をマスクとして前記半導体基板に不純物を添加し、前記半導体基板の表面にドレイン領域及びソース領域を形成する工程と、
前記ドレイン領域を覆うように第２のマスクを形成し、この第２のマスク及び前記ゲート電極をマスクとして前記ソース領域に不純物を添加する工程と、
前記第２のマスクを除去し、前記ゲート電極上に第３の絶縁膜を堆積し、前記第３の絶縁膜を選択的に除去し、前記ゲート電極の側面に第３のマスクを形成する工程と、
前記第３のマスク及び前記ゲート電極をマスクとして前記半導体基板に不純物を添加する工程と、
前記ドレイン及び前記ソース領域にドレイン電極及びソース電極をそれぞれ形成する工程とを備えたＭＯＳトランジスタの製造方法。
【請求項５】
前記第１のマスクの膜厚は、
前記ドレイン領域に面した側面の膜厚よりも前記ソース領域に面した側面の膜厚が厚いことを特徴とする請求項４に記載のＭＯＳトランジスタの製造方法。
【請求項６】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極を覆うように第１のマスクを形成する工程と、
前記第１のマスク及び前記ゲート電極をマスクとして前記半導体基板に不純物を添加し、前記半導体基板の表面にドレイン領域及びソース領域を形成する工程と、
前記ドレイン領域を覆うように第２のマスクを形成し、この第２のマスク及び前記ゲート電極をマスクとして前記ソース領域に不純物を添加する工程と、
前記第２のマスクを除去し、前記第１のマスクを覆うようにレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記ドレイン領域及び前記ソース領域に不純物を添加する工程と、
前記レジストパターンを除去し、前記ドレイン及び前記ソース領域にドレイン電極及びソース電極をそれぞれ形成する工程とを備えたＭＯＳトランジスタの製造方法。
【請求項７】
前記ゲート電極の側面に形成された前記第１のマスクの膜厚は、
前記ドレイン領域に面した側面の膜厚よりも前記ソース領域に面した側面の膜厚が厚いことを特徴とする請求項６に記載のＭＯＳトランジスタの製造方法
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を備えたＭＯＳ（ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
ＭＯＳトランジスタにおいて、ホットエレクトロン効果を抑制するためドレイン領域端部での空乏層内の電界を弱める必要がある。そこで、ドレイン領域及びソース領域端部に低濃度の拡散層を形成するＬＤＤ構造を取ることによって、ドレイン領域の空乏層の電界を高くならないように制御している（例えば、特許文１）。
【０００３】
一方、ソース領域の拡散濃度が低濃度になると、ソース領域の抵抗値が上昇し、高周波特性の劣化が生じてしまい、例えば高周波高出力トランジスタには適していない。
【０００４】
そこで、ドレイン領域よりもソース領域の拡散濃度を高く形成するＭＯＳトランジスタの開発がされている。
【０００５】
【特許文献１】
特許第３０８１９５４号公報（第３図）
【０００６】
【発明が解決しようとする課題】
ドレイン領域１０４及びソース領域１０５の不純物領域は、図６（ａ）に示すように半導体基板１０１上に形成したゲート電極１０３をマスクとして不純物イオン１０７を半導体基板１０１にドーピング後、図６（ｂ）に示すように熱処理を加えることによって半導体基板１０１内の不純物が拡散して形成される。
【０００７】
熱処理によってドレイン・ソース領域１０４，１０５にドーピングされた不純物は深さ方向だけではなく、サイド方向にも拡散する。よって、この不純物拡散層はゲート電極１０３の下面に入り込むように拡散して、不純物拡散層とゲート電極１０３がオーバーラップする領域ができる。
【０００８】
特に、前述した高周波特性の劣化を防ぐためにソース領域１０５を高濃度とすると、ソース領域１０５のサイド拡散量が大きくなり、ソース領域１０５とゲート電極１０３とがオーバーラップする領域が更に増える。
【０００９】
このようにドレイン・ソース領域１０４，１０５とゲート電極１０３とのオーバーラップ領域は、ソース−ゲート間又はドレイン−ゲート間の寄生容量が大きくなってしまう。
【００１０】
また、ドレイン・ソース領域１０４，１０５がゲート電極１０３の下面に入り込むことによって、実際のゲート長が短くなって、短チャネル効果を生じてしまう。
【００１１】
そこで、本発明はソース・ドレイン領域とゲート電極とのオーバーラップ量を抑え、高周波特性にも優れたＭＯＳトランジスタを提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記課題を解決するために本発明の一態様によれば、半導体基板と、この半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の表面であって、前記ゲート電極を挟んで両側に形成されたソース領域及びドレイン領域と、前記ゲート電極と前記ソース領域及び前記ドレイン領域との間にそれぞれ形成された不純物領域とを備え、前記ソース領域の不純物濃度は前記ドレイン領域の不純物濃度よりも高く、かつ、前記ゲート電極と前記ソース領域との距離は、前記ゲート電極と前記ドレイン領域との距離よりも離れていることを特徴とするＭＯＳトランジスタが提供される。
【００１３】
また本発明の他の態様によれば、半導体基板と、この半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、このゲート電極の側面に形成されたゲート側壁絶縁膜と、前記半導体基板の表面であって、前記ゲート電極を挟んで両側に形成されたソース領域及びドレイン領域と、前記ゲート電極と前記ソース領域及び前記ドレイン領域との間にそれぞれ形成された不純物領域とを備え、前記ソース領域の不純物濃度は前記ドレイン領域の不純物濃度よりも高く、かつ、前記ソース領域側に形成された前記ゲート側壁絶縁膜の膜厚は、前記ドレイン領域側に形成された前記ゲート側壁絶縁膜の膜厚よりも厚いことを特徴とするＭＯＳトランジスタが提供される。
【００１４】
また本発明の他の態様によれば、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の一方の側面に第１の膜厚、他方の側面に第１の膜厚よりも厚い第２の膜厚を有した第１のマスクを形成する工程と、前記第１のマスク及び前記ゲート電極をマスクとして前記半導体基板に不純物を添加し、前記ゲート電極の一方の側面の縁部の半導体基板表面にドレイン領域を形成し、前記ゲート電極の他方の側面の縁部の半導体基板表面にソース領域を形成する工程と、前記ドレイン領域を覆うように第２のマスクを形成し、この第２のマスク及び前記ゲート電極をマスクとして前記ソース領域に不純物を添加する工程と、前記第１のマスクの両側面に第３のマスクを形成する工程と、前記第３のマスク及び前記ゲート電極をマスクとして前記ドレイン領域及び前記ソース領域に不純物を添加する工程と、前記ドレイン及び前記ソース領域にドレイン電極及びソース電極をそれぞれ形成する工程とを備えたＭＯＳトランジスタの製造方法が提供される。
【００１５】
また本発明の他の態様によれば、半導体基板上に第１の絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極上に第２の絶縁膜を堆積し、この第２の絶縁膜を平坦化後、前記第２の絶縁膜を選択的に除去し、前記ゲート電極の側面に第１のマスクを形成する工程と、前記第１のマスク及び前記ゲート電極をマスクとして前記半導体基板に不純物を添加し、前記半導体基板の表面にドレイン領域及びソース領域を形成する工程と、前記ドレイン領域を覆うように第２のマスクを形成し、この第２のマスク及び前記ゲート電極をマスクとして前記ソース領域に不純物を添加する工程と、前記第２のマスクを除去し、前記ゲート電極上に第３の絶縁膜を堆積し、前記第３の絶縁膜を選択的に除去し、前記ゲート電極の側面に第３のマスクを形成する工程と、前記第３のマスク及び前記ゲート電極をマスクとして前記半導体基板に不純物を添加する工程と、前記ドレイン及び前記ソース領域にドレイン電極及びソース電極をそれぞれ形成する工程とを備えたＭＯＳトランジスタの製造方法が提供される。
【００１６】
また本発明の他の態様によれば、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極を覆うように第１のマスクを形成する工程と、前記第１のマスク及び前記ゲート電極をマスクとして前記半導体基板に不純物を添加し、前記半導体基板の表面にドレイン領域及びソース領域を形成する工程と、前記ドレイン領域を覆うように第２のマスクを形成し、この第２のマスク及び前記ゲート電極をマスクとして前記ソース領域に不純物を添加する工程と、前記第２のマスクを除去し、前記第１のマスクを覆うようにレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記ドレイン領域及び前記ソース領域に不純物を添加する工程と、前記レジストパターンを除去し、前記ドレイン及び前記ソース領域にドレイン電極及びソース電極をそれぞれ形成する工程とを備えたＭＯＳトランジスタの製造方法が提供される。
【００１７】
【発明の実施の形態】
以下、本発明について図面を参照しながら説明する。
【００１８】
［第１の実施形態］本発明の第１の実施形態に係るＭＯＳトランジスタの製造方法を図１及び図２に示す。
【００１９】
図１（ａ）は、半導体基板１上に第１の絶縁膜２を堆積し、この第１の絶縁膜２上にゲート電極３を形成する。ゲート電極３はポリシリコン又はＴｉシリサイド等のシリサイドから構成されている。
【００２０】
次に図１（ｂ）に示すように、第１の絶縁膜２及びゲート電極３の全面にゲート電極３を覆うように第２の絶縁膜４を堆積する。
【００２１】
次に図１（ｃ）に示すように、図１（ｂ）において堆積した第２の絶縁膜４上にレジストパターン（図示せず）を形成後、レジストパターンをマスクとしてゲート電極３の周りを覆うように第２の絶縁膜４をエッチングする。この場合、ゲート電極３の側面に残した第２の絶縁膜（第１のマスク）４の膜厚は、ドレイン領域６側の膜厚Ｗｄ１よりもソース領域７側の膜厚Ｗｓ１の方を厚く形成する（Ｗｄ１＜Ｗｓ１）。続けて、上面からＡｓ又はＰ等の不純物イオン５をイオン注入する。第２の絶縁膜４をマスクとして、半導体基板１上面にＮ−のドレイン領域６及びソース領域７を形成する。
【００２２】
次に図１（ｄ）に示すように、第１の絶縁膜２及び第２の絶縁膜４の全面に第３の絶縁膜８を堆積して、この第３の絶縁膜８上にレジストパターン（図示せず）を形成後、レジストパターンをマスクとしてドレイン領域６の上面を覆うように第３の絶縁膜８をエッチングする。続けて、上面からＡｓ又はＰ等の不純物イオン９をイオン注入する。第３の絶縁膜（第２のマスク）８がマスクとなるので、ソース領域７の不純物濃度が高くなる。一方、ドレイン領域６は第３の絶縁膜８によってマスクされているので、不純物濃度はＮ−を維持している。
【００２３】
次に図２（ｅ）に示すように、不用になった第３の絶縁膜８を除去した後、第１の絶縁膜２及び第２の絶縁膜４の全面に第４の絶縁膜１０を堆積する。
【００２４】
次に図２（ｆ）に示すように、図２（ｅ）において堆積した第４の絶縁膜１０上にレジストパターン（図示せず）を形成後、レジストパターンをマスクとして第２の絶縁膜４の周りを覆うように第４の絶縁膜１０をエッチングする。
【００２５】
この場合、第２の絶縁膜４の側面に残した第４の絶縁膜（第３のマスク）１０の膜厚は、ドレイン領域６側の膜厚Ｗｄ２とソース領域７側の膜厚Ｗｓ２は同じ（Ｗｄ２＝Ｗｓ２）でもよく、また、ドレイン領域６側の膜厚Ｗｄ２よりもソース領域７側の膜厚Ｗｓ２の方を厚く形成（Ｗｄ２＜Ｗｓ２）してもよい。
【００２６】
続けて、上面からＡｓ又はＰ等のＶ族の不純物イオン１１をイオン注入する。第４の絶縁膜１０がマスクとなるので、ドレイン領域６及びソース領域７それぞれの不純物濃度は高くなる。
【００２７】
次に図２（ｇ）に示すように、半導体基板１に対して熱処理を加えて半導体基板１上面のドレイン領域６及びソース領域７にドーピングされた不純物を拡散させる。
【００２８】
拡散長は半導体基板にドーピングされた不純物の種類や温度又は不純物濃度によって決まる。不純物が高濃度であれば拡散長は長くなり、低濃度であれば拡散長は短い。したがって、ソース領域７はドレイン領域６の不純物濃度よりも高濃度なので、熱処理によってソース領域７にドーピングされた不純物の拡散長は長くなる。しかし、前述した図１（ｃ）の製造工程によってソース領域７側の第２の絶縁膜４の側面の膜厚を厚くしているので、ソース領域７にドーピングされた不純物がゲート電極の下面まで拡散して不純物領域とゲート電極がオーバーラップする領域を抑えることができる。
【００２９】
半導体基板にドーピングされた不純物が高濃度になるほど、半導体基板１に打ち込まれる不純物は深さ方向に長くなる。通常、半導体基板１にドーピングされた不純物の深さ方向の距離に対して約０．７倍した距離がドーピングされた不純物が側面方向に拡散する距離である。したがって、ドレイン領域６又はソース領域７の設定されたドーピング量からゲート電極３の側面に形成する第２の絶縁膜４の膜厚を決定することができる。
【００３０】
続けて、ドレイン領域６上にドレイン電極１２、ソース領域７上にソース電極１３を形成する。
【００３１】
第１の絶縁膜２はゲート絶縁膜の役割を果たすが、前述した実施形態に限定されず、ゲート電極３を形成後、第１の絶縁膜２をエッチングしてゲート電極３の下面だけに第１の絶縁膜を残してもよい。
【００３２】
ソース領域７の不純物濃度を高くすることによってソース抵抗を下げることができ、高周波特性を向上させることができる。
【００３３】
また、絶縁膜（第２の絶縁膜４）を予めゲート電極３の側面に形成後、不純物をドーピングいているので、ドーピングされた不純物を熱処理によって拡散してもゲート電極３の下面まで拡散する不純物領域を制御することができる。したがって、ゲート電極と不純物領域のオーバーラッピングによって生じる寄生容量の向上、実質的なゲート長を短くすることがないので短チャネル効果を防ぐことができる。
【００３４】
［第２の実施形態］次に本発明の第２の実施形態に係るＭＯＳトランジスタの製造方法を図３及び図４に示す。なお、図３（ａ）までの製造工程は第１の実施形態で説明した図１（ａ）〜図１（ｂ）と同し製造工程であるので省略している。
【００３５】
図３（ａ）に示すように、ゲート電極３上に堆積した第２の絶縁膜４をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈ）等によって研磨し平坦化する。この第２の絶縁膜４のＣＭＰ工程によって、ゲート電極３が露出してもしなくてもよい。
【００３６】
次に図３（ｂ）に示すように、図３（ａ）において平坦化された第２の絶縁膜４上にレジストパターン（図示せず）を形成する。第２の絶縁膜４は平坦化されているので、レジストのパターニングの精度が向上する。このレジストパターンをマスクとしてゲート電極３の周りを覆うように第２の絶縁膜４をエッチングする。この場合、ゲート電極３の側面に残した第２の絶縁膜（第１のマスク）４の膜厚は、ドレイン領域６側の膜厚Ｗｄ１よりもソース領域７側の膜厚Ｗｓ１の方を厚く形成する（Ｗｄ１＜Ｗｓ１）。続けて、上面からＡｓ又はＰ等のＶ族の不純物イオン５をイオン注入する。第２の絶縁膜４をマスクとして、半導体基板１上面にＮ−のドレイン領域６及びソース領域７を形成する。
【００３７】
次に図３（ｃ）に示すように、第１の絶縁膜２及び第２の絶縁膜４の全面に第３の絶縁膜８を堆積して、この第３の絶縁膜８上にレジストパターン（図示せず）を形成後レジストパターンをマスクとしてドレイン領域６の上面を覆うように第３の絶縁膜８をエッチングする。続けて、上面からＡｓ又はＰ等のＶ族の不純物イオン９をイオン注入する。第３の絶縁膜（第２のマスク）８がマスクとなるので、ソース領域７の不純物濃度が高くなる。一方、ドレイン領域６は第３の絶縁膜８によってマスクされているので、不純物濃度はＮ−を維持している。
【００３８】
次に図４（ｄ）に示すように、不用になった第３の絶縁膜８を除去した後、第１の絶縁膜２及び第２の絶縁膜４の全面に第４の絶縁膜１０を堆積し、ＣＭＰ等によって研磨し平坦化する。この第４の絶縁膜１０のＣＭＰ工程によって、第２の絶縁膜４又はゲート電極３が露出してもしなくてもよい。
【００３９】
次に図４（ｅ）に示すように、第４の絶縁膜１０上にレジストパターン（図示せず）を形成する。第４の絶縁膜１０は平坦化されているので、レジストのパターニングの精度が向上する。このレジストパターンをマスクとして第２の絶縁膜４の周りを覆うように第４の絶縁膜１０をエッチングする。
【００４０】
この場合、第２の絶縁膜４の側面に残した第４の絶縁膜（第３のマスク）１０の膜厚は、ドレイン領域６側の膜厚Ｗｄ２とソース領域７側の膜厚Ｗｓ２は同じ（Ｗｄ２＝Ｗｓ２）でもよく、また、ドレイン領域６側の膜厚Ｗｄ２よりもソース領域７側の膜厚Ｗｓ２の方を厚く形成（Ｗｄ２＜Ｗｓ２）してもよい。
【００４１】
続けて、上面からＡｓ又はＰ等のＶ族の不純物イオン１１をイオン注入する。第４の絶縁膜１０がマスクとなるので、ドレイン領域６及びソース領域７それぞれの不純物濃度は高くなる。
【００４２】
次に図４（ｆ）に示すように、半導体基板１に対して熱処理を加えて半導体基板１上面のドレイン領域６及びソース領域７にドーピングされた不純物を拡散させる。
【００４３】
前述した第１の実施形態と同様に、拡散長は半導体基板１にドーピングされた不純物の種類や温度又は不純物濃度によって決まる。不純物が高濃度であれば拡散長は長くなり、低濃度であれば拡散長は短い。したがって、ソース領域７はドレイン領域６の不純物濃度よりも高濃度なので、熱処理によってソース領域７にドーピングされた不純物の拡散長は長くなる。しかし、前述した図３（ｂ）の製造工程によってソース領域７側の第２の絶縁膜４の側面の膜厚Ｗｓ１を厚くしているので、ソース領域７にドーピングされた不純物がゲート電極の下面まで拡散して不純物領域とゲート電極がオーバーラップする領域を抑えることができる。
【００４４】
半導体基板１にドーピングされた不純物が高濃度になるほど、半導体基板１に打ち込まれる不純物は深さ方向に長くなる。通常、半導体基板１にドーピングされた不純物の深さ方向の距離に対して約０．７倍した距離がドーピングされた不純物が側面方向に拡散する距離である。したがって、ドレイン領域６又はソース領域７の設定されたドーピング量からゲート電極３の側面に形成する第２の絶縁膜４の膜厚Ｗｄ１，Ｗｓ１を決定することができる。
【００４５】
続けて、ドレイン領域６上にドレイン電極１２、ソース領域７上にソース電極１３を形成する。
【００４６】
第１の絶縁膜２はゲート絶縁膜の役割を果たすが、前述した実施形態に限定されず、ゲート電極３を形成後、第１の絶縁膜２をエッチングしてゲート電極３の下面だけに第１の絶縁膜を残してもよい。
【００４７】
ソース領域７の不純物濃度を高くすることによってソース抵抗を下げることができ、高周波特性を向上させることができる。
【００４８】
また、絶縁膜（第２の絶縁膜４）を予めゲート電極３の側面に形成後、不純物をドーピングいているので、ドーピングされた不純物を熱処理によって拡散してもゲート電極３の下面まで拡散する不純物領域を制御することができる。したがって、ゲート電極と不純物領域のオーバーラッピングによって生じる寄生容量の向上、実質的なゲート長を短くすることがないので短チャネル効果を防ぐことができる。
【００４９】
［第３の実施形態］次に本発明の第３の実施形態に係るＭＯＳトランジスタの製造方法を図５に示す。なお、図５（ａ）までの製造工程は第１の実施形態で説明した図１（ａ）〜図１（ｄ）と同し製造工程であるので省略している。
【００５０】
図５（ａ）に示すように、第１の絶縁膜２及び第２の絶縁膜４の全面にレジスト１４を堆積する。
【００５１】
次に図５（ｂ）に示すように、第２の絶縁膜４の周りを覆うように図５（ａ）において堆積したレジスト１４をパターニングする。続けて、上面からＡｓ又はＰ等のＶ族の不純物イオン１１をイオン注入する。レジスト（第３のマスク）１４がマスクとなるので、ドレイン領域６及びソース領域７それぞれの不純物濃度は高くなる。
【００５２】
次に図５（ｃ）に示すように、不用になったレジスト１４を除去する。
【００５３】
次に図５（ｄ）に示すように、半導体基板１に対して熱処理を加えて半導体基板１上面のドレイン領域６及びソース領域７にドーピングされた不純物を拡散させる。
【００５４】
拡散長は半導体基板にドーピングされた不純物の種類や温度又は不純物濃度によって決まる。不純物が高濃度であれば拡散長は長くなり、低濃度であれば拡散長は短い。したがって、ソース領域７はドレイン領域６の不純物濃度よりも高濃度なので、熱処理によってソース領域７にドーピングされた不純物の拡散長は長くなる。しかし、前述した第１の実施形態における図１（ｃ）の製造工程によってソース領域７側の第２の絶縁膜４の側面の膜厚を厚くしているので、ソース領域７にドーピングされた不純物がゲート電極の下面に拡散して不純物領域とゲート電極がオーバーラップする領域を抑えることができる。
【００５５】
半導体基板にドーピングされた不純物が高濃度になるほど、半導体基板１に打ち込まれる不純物は深さ方向に長くなる。通常、半導体基板１にドーピングされた不純物の深さ方向の距離に対して約０．７倍した距離がドーピングされた不純物が側面方向に拡散する距離である。したがって、ドレイン領域６又はソース領域７の設定されたドーピング量からゲート電極３の側面に形成する第２の絶縁膜４の膜厚を決定することができる。
【００５６】
続けて、ドレイン領域６上にドレイン電極１２、ソース領域７上にソース電極１３を形成する。
【００５７】
第１の絶縁膜２はゲート絶縁膜の役割を果たすが、前述した実施形態に限定されず、ゲート電極３を形成後、第１の絶縁膜２をエッチングしてゲート電極３の下面だけに第１の絶縁膜を残してもよい。
【００５８】
ソース領域７の不純物濃度を高くすることによってソース抵抗を下げることができ、高周波特性を向上させることができる。
【００５９】
また、絶縁膜（第２の絶縁膜４）を予めゲート電極３の側面に形成後、不純物をドーピングいているので、ドーピングされた不純物を熱処理によって拡散してもゲート電極３の下面まで拡散する不純物領域を制御することができる。したがって、ゲート電極と不純物領域のオーバーラッピングによって生じる寄生容量の向上、実質的なゲート長を短くすることがないので短チャネル効果を防ぐことができる。
【００６０】
また、ドーパントはＡｓやＰ等のＶ族の不純物に限らずＢ等のＩＩＩ族の不純物をドーピングしてドレイン領域及びソース領域をｐ型不純物領域としてもよい。
【００６１】
【発明の効果】
以上詳述したように本発明によれば、ソース・ドレイン領域とゲート電極とのオーバーラップ量を抑え、高周波特性にも優れたＭＯＳトランジスタを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＭＯＳトランジスタの製造工程を示した断面図である。
【図２】本発明の第１の実施形態に係るＭＯＳトランジスタの製造工程を示した断面図である。
【図３】本発明の第２の実施形態に係るＭＯＳトランジスタの製造工程を示した断面図である。
【図４】本発明の第２の実施形態に係るＭＯＳトランジスタの製造工程を示した断面図である。
【図５】本発明の第３の実施形態に係るＭＯＳトランジスタの製造工程を示した断面図である。
【図６】従来技術のＭＯＳトランジスタの製造工程を示した断面図である。
【符号の説明】
１・・・半導体基板
２・・・第１の絶縁膜（ゲート絶縁膜）
３・・・ゲート電極
４・・・第２の絶縁膜（第１のマスク）
５，９，１１・・・不純物イオン
６・・・ドレイン領域
７・・・ソース領域
８・・・第３の絶縁膜（第２のマスク）
１０・・・第４の絶縁膜（第３のマスク）
１２・・・ドレイン電極
１３・・・ソース電極
１４・・・レジスト
【図１】
2005005372.tif 000003
【図２】
2005005372.tif 000004
【図３】
2005005372.tif 000005
【図４】
2005005372.tif 000006
【図５】
2005005372.tif 000007
【図６】
2005005372.tif 000008