(57)【要約】【課題】  ＣＭＰ平坦化工程において、層間絶縁膜のグローバル平坦性の向上とウェハ面内均一性の確保とを両立させる。【解決手段】  半導体基板１上に形成された線幅がほぼ一様な第１の配線３上に第１の絶縁膜４を堆積する工程と、第１の絶縁膜４を定盤回転式化学機械研磨装置を用いて研磨することによって平坦化する工程と、平坦化した第１の絶縁膜４上に第２の配線６を形成する工程と、第２の配線６を含む全面に第２の絶縁膜７，８を堆積する工程と、第２の絶縁膜７，８をベルト回転式化学機械研磨装置を用いて研磨することによって平坦化する工程とを含む。ＣＭＰ平坦化工程における研磨前の絶縁膜表面の凹凸状態に対応し、ＣＭＰ装置の方式を定盤回転式とベルト回転式から選択することで、絶縁膜の面内均一性の確保とグローバル平坦性の向上を両立し、研磨加工精度に優れた効果を有する。【選択図】  図２
2005332902.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された線幅がほぼ一様な第１の配線上に第１の絶縁膜を堆積する工程と、前記第１の絶縁膜を定盤回転式化学機械研磨装置を用いて研磨することによって平坦化する工程と、前記平坦化した第１の絶縁膜上に第２の配線を形成する工程と、前記第２の配線を含む全面に第２の絶縁膜を堆積する工程と、前記第２の絶縁膜をベルト回転式化学機械研磨装置を用いて研磨することによって平坦化する工程とを含む半導体装置の製造方法。
【請求項２】
前記第２の配線は、密度が疎な領域と密な領域をもって配置されている請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２の絶縁膜は高密度プラズマＣＶＤ法で堆積された絶縁膜を含む請求項１記載の半導体装置の製造方法。
【請求項４】
前記第２の配線は、その幅寸法が前記高密度プラズマＣＶＤ法で堆積された絶縁膜の膜厚の２倍以上である配線と、前記絶縁膜の膜厚の２倍未満である配線とからなる請求項３記載の半導体装置の製造方法。
【請求項５】
前記第１の配線はゲートである請求項１，２，３または４記載の半導体装置の製造方法。
【請求項６】
半導体基板上に形成された線幅がほぼ一様な第１の配線上に第１の絶縁膜を堆積する工程と、前記第１の絶縁膜を軟質研磨パッドを有する化学機械研磨装置を用いて研磨することによって平坦化する工程と、前記平坦化した第１の絶縁膜上に第２の配線を形成する工程と、前記第２の配線を含む全面に第２の絶縁膜を堆積する工程と、前記第２の絶縁膜を硬質研磨パッドを有する化学機械研磨装置を用いて研磨することによって平坦化する工程とを含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、特に半導体ウェハの化学機械的研磨法による平坦化工程において研磨装置を用いる半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路技術は、微細化、多層配線化が益々進んでいる。多層配線形成工程では、一層下の配線に起因する段差の平坦化が不十分な場合、配線の段切れや局所的な抵抗値の増大、配線材料のエッチング残りによる配線ショートを招き、配線歩留まりや信頼性の低下をきたす原因となる。そこで、多層配線形成工程においては、下層側の配線層と上層側の配線層との間を絶縁するためのＳｉＯ2等の絶縁膜（層間絶縁膜）を精密に研磨して平坦化し、各層間の凹凸を消失させる技術が必須となっている。
【０００３】
一方、微細化が進展するとともに、フォトリソグラフィーにおける露光波長に対しても短波長化が求められているが、この短波長化においてはレンズの焦点深度が浅くなり、半導体基板表面に凹凸が存在すると素子パターンが目標通り形成できないという問題がある。そこで、各層間の凹凸を消失させ、配線層間絶縁膜の表面を、レンズの焦点深度より平坦化する技術として、化学機械的研磨法（ＣＭＰ法）が実用化されている。このＣＭＰ法は、研磨後の表面の平坦度がナノメートル（ｎｍ）オーダーの平坦度となる技術である。
【０００４】
ＣＭＰ工程では、ウェハ面内均一性とグローバル平坦性が重要である。ウェハ面内均一性は、研磨時のウェハ内における研磨パッドとの相対速度、あるいは圧力分布に起因する研磨レートのばらつき度合いである。グローバル平坦性については図６を用いて説明する。図６は、ある半導体集積回路の断面構造を示す図であり、（ａ）はビアコンタクト形成工程のＣＭＰ処理前、（ｂ）はＣＭＰ後の断面模式図である。図において１はＳｉ基板、２は浅溝絶縁膜、３はゲート、４はＢ、ＰドープＳｉＯ2膜、５はコンタクト、６は配線、７はＦドープＳｉＯ2膜、８はＳｉＯ2膜、９は凸部パターンが密な領域、１０は凸部パターンが疎な領域、１１はグローバル平坦度である。
【０００５】
研磨前の層間絶縁膜７、８表面の凸部パターンには、下地の配線のレイアウトに起因して、疎密差が生じる。ＣＭＰ加工後凸部パターンが疎な部分は研磨後の層間絶縁膜が薄くなり、凸部パターンが密な部分は研磨後の層間絶縁膜が厚くなる傾向が実際の研磨工程で発生する。この凸部パターンが疎な領域１０と密な領域９の研磨後の膜厚差がグローバル平坦度１１と呼び、研磨パッドの剛性、研磨パッドからウェハへの荷重、研磨パッドとウェハ間の相対速度に依存する傾向がある。従来、ＣＭＰ加工の最適条件を決定する方法として、特許文献１に記載されているように、研磨加工精度（研磨制御性）及び研磨速度の最適化を目的として、ＣＭＰの前工程で用いられるマスクパターンのデータに基づき、研磨の加工圧力と加工時間を設定する方法があった。
【０００６】
ところで、ＣＭＰ装置の研磨方式には、定盤回転式とベルト回転式がある。図７は定盤回転式ＣＭＰ装置を示す概略図であり、１２は定盤、１３は研磨パッド（軟質）、１４はキャリヤ、１５は研磨剤（スラリー）、１６は研磨剤吐出口、１７はキャリヤ１４に固定された半導体基板である。定盤回転式ＣＭＰ装置は、ウレタン系の研磨パッド１３を貼り付けた定盤１２を回転させ、その定盤１２に、研磨剤１５を流した状態で、半導体基板１７を保持したキャリヤ１４を自転させつつ、荷重を加えて押し付けウェハを研磨する方式である。研磨パッドは、表面に硬度例えば５７±５（Ｓｈｏｒｅ−Ｄ）のパッドと、裏面に硬度、６０．５±５．５（Ａｓｋｅｒ−Ｃ）のパッドを組み合わせた積層パッドが用いられている。
【０００７】
図８はベルト回転式ＣＭＰ装置であり、１８はベルト、１９は研磨パッド（硬質）、２０は研磨キャリヤ、２１は研磨剤（スラリー）、２２は研磨剤吐出口、２３は均一性制御機構、２４は半導体基板である。研磨パッドは、硬度例えば５７±５（Ｓｈｏｒｅ−Ｄ）の単層パッドである。ベルト回転式ＣＭＰ装置は、研磨パッド１９を貼り付けたベルト１８を回転させ、そのベルト１８に、研磨剤２１を流した状態で、半導体基板２４を保持したキャリヤ２０を自転させつつ、荷重を加えて押し付けウェハを研磨する方式である。
【０００８】
定盤回転式ＣＭＰ装置では、軟質パッドを用いていることと、キャリヤ部におけるウェハ裏面へのエア加圧により均一に圧力制御することができることから、面内均一性に優れているという利点をもつ。一方、ベルト回転式ＣＭＰ装置は、研磨パッドが半導体基板に対し直線的な運動をするため、半導体基板に対し高相対速度を実現できる。また、ベルト下にエア加圧による加圧均一性制御機構を有しており、定盤回転式ＣＭＰ装置で用いることができない硬質パッドであっても面内均一性を一応確保している。
【特許文献１】特開２００１−３５１８８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来、例えば、０．１８μｍルールのデバイスのフォトリソグラフィー工程で許容される焦点深度は１．０μｍであり、その場合すでに説明したＣＭＰ法による多層配線の層間絶縁膜平坦化工程で必要なグローバル平坦性は約０．３μｍ以下で、従来のＣＭＰ研磨工程でも十分実現できていた。しかし半導体装置の素子パターン寸法がさらに微細化されると配線ルールが縮小するため、フォトリソグラフィー工程で用いるステッパの開口数ＮＡを上げると焦点深度が浅くなる。例えば、０．１５μｍルールの半導体装置製造プロセスの場合、フォトリソグラフィー工程の焦点深度は約０．７μｍとなり、層間絶縁膜の研磨平坦化後のグローバル平坦性は約０．２μｍ以下とすることが必要になるが、現状の平坦化工程ではそれが達成できない場合があるという問題が出てきている。
【００１０】
一方、コンタクト及びビア加工工程では、その寸法が縮小しフォトリソ工程における寸法制御がますます必要となること、研磨した層間絶縁膜のウエハ内均一性が悪いとウエハ内の場所によって層間絶縁膜の厚さが異なり、したがってアスペクト比の大きいコンタクトホールの深さが異なることによるエッチング制御が不十分になることにより層間絶縁膜の面内均一性の確保も必要である。以上の2点を背景に、今後のＣＭＰ平坦化工程ではグローバル平坦性の向上と研磨のウェハ面内均一性の確保との両立が課題であった。
【００１１】
したがって、この発明の目的は、ＣＭＰ平坦化工程における定盤回転式ＣＭＰ装置とベルト回転式ＣＭＰ装置の併用により、層間絶縁膜のグローバル平坦性の向上とウェハ面内均一性の確保とを両立させ、研磨加工精度に優れた半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【００１２】
上記課題を解決するためにこの発明の請求項１記載の半導体装置の製造方法は、半導体基板上に形成された線幅がほぼ一様な第１の配線上に第１の絶縁膜を堆積する工程と、前記第１の絶縁膜を定盤回転式化学機械研磨装置を用いて研磨することによって平坦化する工程と、前記平坦化した第１の絶縁膜上に第２の配線を形成する工程と、前記第２の配線を含む全面に第２の絶縁膜を堆積する工程と、前記第２の絶縁膜をベルト回転式化学機械研磨装置を用いて研磨することによって平坦化する工程とを含む。
【００１３】
請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、前記第２の配線は、密度が疎な領域と密な領域をもって配置されている。
【００１４】
請求項３記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、前記第２の絶縁膜は高密度プラズマＣＶＤ法で堆積された絶縁膜を含む。
【００１５】
請求項４記載の半導体装置の製造方法は、請求項３記載の半導体装置の製造方法において、前記第２の配線は、その幅寸法が前記高密度プラズマＣＶＤ法で堆積された絶縁膜の膜厚の２倍以上である配線と、前記絶縁膜の膜厚の２倍未満である配線とからなる。
【００１６】
請求項５記載の半導体装置の製造方法は、請求項１，２，３または４記載の半導体装置の製造方法において、前記第１の配線はゲートである。
【００１７】
請求項６記載の半導体装置の製造方法は、半導体基板上に形成された線幅がほぼ一様な第１の配線上に第１の絶縁膜を堆積する工程と、前記第１の絶縁膜を軟質研磨パッドを有する化学機械研磨装置を用いて研磨することによって平坦化する工程と、前記平坦化した第１の絶縁膜上に第２の配線を形成する工程と、前記第２の配線を含む全面に第２の絶縁膜を堆積する工程と、前記第２の絶縁膜を硬質研磨パッドを有する化学機械研磨装置を用いて研磨することによって平坦化する工程とを含む。
【発明の効果】
【００１８】
この発明の請求項１記載の半導体装置の製造方法によれば、半導体基板上に形成された線幅がほぼ一様な第１の配線上に第１の絶縁膜を堆積する工程と、第１の絶縁膜を定盤回転式化学機械研磨装置を用いて研磨することによって平坦化する工程と、平坦化した第１の絶縁膜上に第２の配線を形成する工程と、第２の配線を含む全面に第２の絶縁膜を堆積する工程と、第２の絶縁膜をベルト回転式化学機械研磨装置を用いて研磨することによって平坦化する工程とを含むので、ＣＭＰ平坦化工程における研磨前の絶縁膜表面の凹凸状態に対応し、ＣＭＰ装置の方式を定盤回転式とベルト回転式から選択することで、絶縁膜の面内均一性の確保とグローバル平坦性の向上を両立し、研磨加工精度に優れた効果を有する。
【００１９】
すなわち、第１の配線は線幅がほぼ一様であり、第１の配線に起因して第１の絶縁膜に生じる凸部は一様であるため面内均一性が優れた定盤回転式化学機械研磨装置を用いる。また、第２の配線は線幅に規制がなく、第２の配線に起因して第２の絶縁膜に生じる凸部は線幅によって高い部分と低い部分があるためグローバル平坦性に優れたベルト回転式化学機械研磨装置を用いることで、絶縁膜の面内均一性の確保とグローバル平坦性の向上を両立することができる。
【００２０】
請求項２では、第２の配線は、密度が疎な領域と密な領域をもって配置されており、ＣＭＰ加工後配線パターンが疎な部分は研磨後の第２の絶縁膜が薄くなり、配線パターンが密な部分は研磨後の第２の絶縁膜が厚くなる傾向がある場合でも、グローバル平坦性の向上を図ることができる。
【００２１】
請求項３では、第２の絶縁膜は高密度プラズマＣＶＤ法で堆積された絶縁膜を含むので、高密度プラズマによる絶縁膜形成では基板に高周波バイアスを印加することにより、絶縁膜に生じる凸部の側壁が順テーパ状に形成され、配線の幅が小さい部分では三角形状に残り、その高さも小さくなる。
【００２２】
請求項４では、第２の配線は、その幅寸法が高密度プラズマＣＶＤ法で堆積された絶縁膜の膜厚の２倍以上である配線と、絶縁膜の膜厚の２倍未満である配線とからなるので、配線幅が配線上に堆積した膜厚の２倍以上の時は膜厚は堆積した膜厚そのものとなり、小さい時は膜厚は配線幅の１／２となるため、特に効果を発揮する。
【００２３】
請求項５では、第１の配線はゲートであるので、ＭＯＳトランジスタの製造に用いることができる。
【００２４】
この発明の請求項６記載の半導体装置の製造方法によれば、半導体基板上に形成された線幅がほぼ一様な第１の配線上に第１の絶縁膜を堆積する工程と、第１の絶縁膜を軟質研磨パッドを有する化学機械研磨装置を用いて研磨することによって平坦化する工程と、平坦化した第１の絶縁膜上に第２の配線を形成する工程と、第２の配線を含む全面に第２の絶縁膜を堆積する工程と、第２の絶縁膜を硬質研磨パッドを有する化学機械研磨装置を用いて研磨することによって平坦化する工程とを含むので、ＣＭＰ平坦化工程における研磨前の絶縁膜表面の凹凸状態に対応し、ＣＭＰ装置を軟質研磨パッドと硬質研磨パッドから選択することで、請求項１と同様に絶縁膜の面内均一性の確保とグローバル平坦性の向上を両立し、研磨加工精度に優れる。
【発明を実施するための最良の形態】
【００２５】
この発明の実施の形態を図１〜図５に基づいて説明する。図１および図２は本発明の実施形態の多層配線を有する半導体集積回路装置の製造方法を示す工程断面図である。
【００２６】
図１および図２に示すように、半導体基板１上に形成された線幅がほぼ一様な第１の配線３上に第１の絶縁膜４を堆積する工程と、第１の絶縁膜４を定盤回転式化学機械研磨装置を用いて研磨することによって平坦化する工程と、平坦化した第１の絶縁膜４上に第２の配線６を形成する工程と、第２の配線６を含む全面に第２の絶縁膜７，８を堆積する工程と、第２の絶縁膜７，８をベルト回転式化学機械研磨装置を用いて研磨することによって平坦化する工程とを含む。
【００２７】
この場合、図１の工程（ａ）では、Ｓｉ基板１に素子分離用の浅溝絶縁膜２が埋め込まれ、Ｓｉ基板１上には図示していないがゲート絶縁膜を介してＭＯＳトランジスタのゲート電極３が形成されている。次に基板全面にＢ、ＰドープＳｉＯ2膜４を通常のＣＶＤ法で約１．２μｍ堆積するが、この時ゲート３と浅溝絶縁膜２の凸部に起因する凸部２５がＢ、ＰドープＳｉＯ2膜４の表面に生じる。しかし浅溝絶縁膜２による凸部は非常に小さいのでほとんど膜４の表面には現れない（図１（ｂ））。次に、図１（ｃ）に示すように、定盤回転式ＣＭＰ装置を用いてこのＢ、ＰドープＳｉＯ2膜４を約０．５μｍ研磨し、最終約０．７μｍの膜厚に仕上げ平坦化を行う。
【００２８】
この後、図２（ｄ）に示すように浅絶縁膜２上の形成されたゲート電極４上に項アスペクト比のコンタクト５を開口し、コントクト５の内部に例えばＴｉ／ＴｉＮバリヤ層とタングステンプラグを埋め込み、さらにアルミニウム合金などからなる配線６を形成する。次いで配線６を含む基板全面にＨＤＰ（高密度プラズマ）を用いたＣＶＤ法によりＦをドープしたＳｉＯ2膜７を約０．６μｍ堆積する（図２（ｅ））。ＨＤＰによるＳｉＯ2膜形成では基板に高周波バイアスを印加するので断面図のように膜７の凸部２６の側壁が順テーパ−状に形成され、配線６の幅が小さい部分では三角形状に残り、その高さも小さい。
【００２９】
さらに、その上にテトラエトシキシランを原料として用いる熱あるいはプラズマＣＶＤ法によりＳｉＯ2膜８を約１μｍ堆積すると、ＦドープＳｉＯ2膜７の凹凸をそのまま反映した形状の表面となる（図２（ｆ））。この場合は基板にバイアスは印加されない。そしてベルト回転式ＣＭＰ装置によりＳｉＯ2膜８とＦドープＳｉＯ2膜７をＣＭＰ平坦化により約１．１μｍ研磨し、配線上の層間絶縁膜を０．５μｍに仕上げる（図２（ｇ））。このようにして平坦化された層間絶縁膜を形成する。
【００３０】
この後、平坦化した絶縁膜７，８にフォトリソ技術とドライエッチングによってヴィアホールとなる開口を形成し、開口部を含んで絶縁膜７，８上に微細なパターン幅を有し、バリヤメタル、アルミニウム合金などからなる上層の配線を形成する。
【００３１】
以上の本発明の実施形態による半導体装置の製造工程においては、ゲート電極など高さが低くかつ線幅がほぼ一様で極端な差がないような配線の凸部上に形成されたＢ、ＰドープＳｉＯ2膜４を定盤回転式ＣＭＰ装置を用いて研磨平坦化し、配線６などのような高い凸部上に形成されたＦドープＳｉＯ2膜７、ＳｉＯ2膜８をベルト回転式ＣＭＰ装置を用いて研磨平坦化する事が特徴である。
【００３２】
図３および図４は、定盤回転式ＣＭＰ装置とベルト回転式ＣＭＰ装置を用いた時の平坦化特性を測定した実験結果を示すグラフである。図３に示すように、研磨後の層間絶縁膜厚のウェハ面内均一性は定盤回転式ＣＭＰ装置を用いた場合の方が優れている。一方、図４に示すように研磨後の層間絶縁膜のグローバル平坦性は、ベルト回転式ＣＭＰ装置を用いた方が優れていることがわかる。
【００３３】
図２において高アスペクト比のコンタクト５を層間絶縁膜であるＢ、ＰドープＳｉＯ2膜４に形成する場合は、ウエハ面内均一性が高いことが重要である。図５は層間絶縁膜の膜厚のウエハ面内ばらつきに起因する不良の例を示す断面図である。膜４にコンタクト形成時、層間絶縁膜の膜厚が厚い部分（図５（ａ））では、コンタクトがＳｉ基板１上のＭＯＳトランジスタのソース／ドレインを構成するＣｏＳｉ2層２７に届かずコンタクト不良部分２８が発生する。一方、層間絶縁膜の膜厚が薄い部分（図５（ｂ））では、コンタクトのエッチング時にＳｉ基板１表面上の電気的接触に必要なＣｏＳｉ2層２７が２９の部分で破壊され、歩留まり低下要因となるからである。
【００３４】
一方、コンタクト形成工程のＣＭＰ平坦化には、研磨前の膜４表面の凹凸状態が小さいこと、ゲート電極自体のパターンが小さくパターンに起因する層間絶縁膜の凹凸間にゲート面積の粗密の差ができにくいことからグローバル平坦性については不良の原因になる可能性が少ないと判断される。以上のような理由により、研磨後の層間絶縁膜に高精度の面内均一性が要求されるため、ウェハ面内均一性に優れた定盤回転式ＣＭＰ装置を用い、面内均一性の確保を図るのである。
【００３５】
次に図２において、層間絶縁膜であるＦドープＳｉＯ2膜７、ＳｉＯ2膜８を研磨平坦化する場合はグローバル平坦性が重要である。研磨前の層間絶縁膜７，８表面には、配線パターンに起因する大きい凸部が形成される。この凸部の高さは０．６μｍと大きなものである。また、隣接する配線６の間の微細なスペースに層間絶縁膜を埋め込むため、ＨＤＰ（高密度プラズマ）を用いたＣＶＤ法によりＦドープのＳｉＯ2膜７を堆積するが図２（ｅ）に示すように、配線６上のＦドープＳｉＯ2膜７の堆積膜厚は配線幅に依存する。堆積膜厚Ｈは、配線幅ｗに対し、以下の関係式で表される。すなわち配線幅（寸法）が配線上に堆積した膜厚の２倍よりも大きいときは堆積した膜厚そのものとなり、小さい時は膜厚は配線幅の１／２となる。
【００３６】
Ｈ＝ｗ／２μｍ（ｗ＜１．２μｍ）
Ｈ＝０．６μｍ（ｗ≧１．２μｍ）
（ここでＨは凸部の高さ）
集積回路チップの外周部に多く配置される電源回路に用いられる大面積の配線上では、堆積した膜厚相当のＳｉＯ2が堆積するが、回路内部に多く配置される例えばメモリ部などに用いられる微細な配線上では、堆積膜厚が、配線幅の減少とともに減少する。従って、回路の外周部と内部とでは層間絶縁膜上表面の凸部は、パターンの疎密差が生じやすい傾向にある。従って、ＣＭＰ平坦化ではグローバル平坦性が悪くなる懸念が大きいと判断される。ＣＭＰ平坦化後は、膜７，８にビア形成したり膜７，８の表面上に上層の配線パターン形成のためレジストパターン形成を行うが、配線ルールが極めて微細なため、焦点深度が０．７μｍ程度の浅いステッパが用いられる。このため、層間絶縁膜のグローバル平坦性を約０．１μｍ以下に低減することが必要となる。以上のことから、この層間絶縁膜の平坦化にはベルト回転式ＣＭＰ装置を用いるのである。
【００３７】
このようにして下層の層間絶縁膜のＣＭＰ平坦化では、定盤回転式ＣＭＰ装置を用いることで、研磨のウェハ面内均一性を所定の値に満足させる一方、上層の層間絶縁膜のＣＭＰ平坦化では、ベルト回転式ＣＭＰ装置を用いることで、グローバル平坦性を所定の値に満足せるのである。本発明は、ＣＭＰ研磨前の層間絶縁膜表面の凹凸状態の相違に着目し、ＣＭＰ装置の方式をウェハ面内均一性に優れた定盤回転式と高平坦化性能を有するベルト回転式から選択することで、層間絶縁膜の面内均一性の確保とグローバル平坦性の向上を図ることができたものである。
【産業上の利用可能性】
【００３８】
本発明に係る半導体装置の製造方法は、ＣＭＰ平坦化工程における研磨前の絶縁膜表面の凹凸状態に対応し、ＣＭＰ装置の方式を定盤回転式とベルト回転式から選択することで、絶縁膜の面内均一性の確保とグローバル平坦性の向上を両立し、研磨加工精度に優れた効果を有し、半導体集積回路技術の多層配線形成工程において有用である。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施形態の半導体装置の製造方法を示す工程断面図である。
【図２】本発明の実施形態の半導体装置の製造方法を示す工程断面図である。
【図３】ＣＭＰ研磨のウエハ面内均一性を示す図である。
【図４】ＣＭＰ研磨のグローバル平坦性を示す図である。
【図５】ＣＭＰ研磨に起因する加工不良を説明する図である。
【図６】従来例における半導体装置のＣＭＰ前後の断面図である。
【図７】定盤回転式ＣＭＰ装置の概略図である。
【図８】ベルト回転式ＣＭＰ装置の概略図である。
【符号の説明】
【００４０】
１  Ｓｉ基板
２  浅溝絶縁膜
３  ゲート
４  Ｂ、ＰドープＳｉＯ2膜
５  コンタクト
６  配線
７  ＦドープＳｉＯ2膜
８  ＳｉＯ2膜
９  凸部パターンが密な領域
１０  凸部パターンが疎な領域
１１  グローバル平坦度
１２  定盤
１３  研磨パッド（軟質）
１４  キャリヤ
１５  研磨剤（スラリー）
１６  研磨剤吐出口
１７  半導体基板
１８  ベルト
１９  研磨パッド（硬質）
２０  研磨キャリヤ
２１  研磨剤（スラリー）
２２  研磨剤吐出口
２３  均一性制御機構
２４  半導体基板
２５  膜表面の凸部
２６  配線に起因する凸部
２７  ＣｏＳｉ2層
２８  コンタクト不良発生部
２９  コンタクト不良発生部
【図１】
2005332902.tif 000003
【図２】
2005332902.tif 000004
【図３】
2005332902.tif 000005
【図４】
2005332902.tif 000006
【図５】
2005332902.tif 000007
【図６】
2005332902.tif 000008
【図７】
2005332902.tif 000009
【図８】
2005332902.tif 000010