(57)【要約】【課題】  光半導体チップやその他の電子部品を一枚の回路基板上に階層的に効率よく実装可能とすると共に、表面実装に対応可能な電極構造を備えた光半導体パッケージを提供することである。【解決手段】  表面に光半導体チップを実装する第１の電極パターン、裏面に他の電子部品１３を実装する第２の電極パターン２２、側面に第１のスルーホール２３を有する回路基板１４と、前記第２の電極パターン２２上に実装される電子部品１３を収容する凹部１８、前記第１のスルーホール２３と導通する第２のスルーホール２４を有して前記回路基板１４の裏面に一体に接合されるベース基板１５とを備え、前記ベース基板１５の裏面に外部接続電極１７を設けると共に、前記第１の電極パターン及び前記第２の電極パターン２２を前記第２のスルーホール２４を介して導通させた。【選択図】      図２
2005332983.tif 000002
【特許請求の範囲】
【請求項１】
表面に光半導体チップを実装する第１の電極パターン、裏面に他の電子部品を実装する第２の電極パターン、側面に第１のスルーホールを有する回路基板と、
前記第２の電極パターン上に実装される電子部品を収容する凹部または窓孔、前記第１のスルーホールと導通する第２のスルーホールを有して前記回路基板の裏面に一体に接合されるベース基板とを備え、前記ベース基板の裏面に外部接続電極を設けると共に、前記第１の電極パターン及び前記第２の電極パターンを前記第２のスルーホールを介して導通させたことを特徴とする光半導体パッケージ。
【請求項２】
前記回路基板と前記ベース基板とをペースト状またはフィルム状の異方性導電部材を介して接合する請求項１記載の光半導体パッケージ。
【請求項３】
前記回路基板と前記電子部品とをペースト状またはフィルム状の異方性導電部材を介して接合する請求項１記載の光半導体パッケージ。
【請求項４】
光半導体チップを実装する第１の電極パターンを集合回路基板の表面に、他の電子部品を実装する第２の電極パターンを集合回路基板の裏面に複数形成し、側面に第１のスルーホールを設ける集合回路基板形成工程と、
側面に前記第１のスルーホールと導通する第２のスルーホール、裏面に外部接続電極を設けると共に、前記第２の電極パターン上に実装される電子部品を収容する凹部または窓孔を形成する集合ベース基板形成工程と、
前記第２の電極パターン上にペースト状またはフィルム状の異方性導電部材を介して電子部品を実装した後、前記集合回路基板の裏面に前記集合ベース基板を前記異方性導電部材によって接合する基板接合工程と、
前記第１の電極パターン上に光半導体チップを実装した後、集合回路基板の表面を樹脂で封止する樹脂封止工程と、
前記集合ベース基板と一体になった集合回路基板を個々の光半導体チップに分断するチップ分割工程とを備えたことを特徴とする光半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体チップを中心に他の電子部品が混在した光半導体パッケージに係り、特に前記光半導体チップやその他の電子部品の実装効率を高めて小型化を実現する光半導体パッケージ及びその製造方法に関するものである。
【背景技術】
【０００２】
従来の光伝送デバイスやＯＥＩＣ（光電子集積回路）等の光半導体パッケージ１は、図１６に示すように、ＬＥＤや半導体レーザ等の光半導体チップ２を中心に、コンデンサや抵抗等の電子部品３から構成されており、これらの光半導体チップ２や電子部品３を回路基板４の表面側に実装している。ところで、近年の装置の小型化及び高機能化に伴って、実装する回路基板においても小型化が要求されるようになってきている。この要求に応えるため、電極ピッチ間を狭めるなどして光半導体チップや電子部品の実装密度を高めるようにしていたが、従来のような回路基板の表面側のみへの実装には限界があった。
【０００３】
このような問題点を解消するために、本件出願人は特許文献１に、回路基板の表裏両面を使用して光半導体チップや電子部品を実装する光伝送デバイスを開示した。この光伝送デバイスは、装置への実装スペースを抑えるために、回路基板の表面に光デバイス部、裏面にその他の周辺電子部品を実装する構造となっている。
【特許文献１】特開２００３−３０４００４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記従来の光伝送デバイスをマザーボード等の装置内の基板に表面実装する場合は、前記電子部品の封止樹脂面が装置基板に載置されることとなるが、この封止樹脂面にはスルーホール電極を形成することが容易でない。このため、前記封止樹脂面の側面に回路基板から装置基板に繋がる電極パターンを蒸着等によって形成する必要がある。
【０００５】
また、前記回路基板の両面に電子部品類を実装するため、回路基板を厚いガラスエポキシやＢＴレジン等で形成する必要があった。
【０００６】
そこで、本発明の目的は、光半導体チップやその他の電子部品を一枚の回路基板上に階層的に効率よく実装可能とすると共に、表面実装に対応可能な電極構造を備えた光半導体パッケージ及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の光半導体パッケージは、表面に光半導体チップを実装する第１の電極パターン、裏面に他の電子部品を実装する第２の電極パターン、側面に第１のスルーホールを有する回路基板と、前記第２の電極パターン上に実装される電子部品を収容する凹部または窓孔、前記第１のスルーホールと導通する第２のスルーホールを有して前記回路基板の裏面に一体に接合されるベース基板とを備え、前記ベース基板の裏面に外部接続電極を設けると共に、前記第１の電極パターン及び前記第２の電極パターンを前記第２のスルーホールを介して導通させたことを特徴とする。
【０００８】
この発明によれば、光半導体チップや周辺の電子部品類を回路基板の表裏両面に実装可能としたことによって、回路基板の平面サイズを小さく抑えることができる。特に、前記光半導体チップを回路基板の表面に実装し、他のコンデンサや抵抗といった周辺の電子部品類を回路基板の裏面に実装することによって、光半導体チップへの透光性を確保することができる。また、前記回路基板と一体となるベース基板を設けたことで、前記回路基板の裏面に実装した電子部品の突出部分を収容すると共に、マザーボード等に表面実装する際の安定した支持ベースとなる。また、前記電子部品を収容する部分が窓孔に形成された場合にあっては、マザーボードに表面実装することで電子部品が密閉された状態となるので、別途樹脂封止する必要がなくなる。
【０００９】
また、前記回路基板の第１のスルーホールと導通する第２のスルーホールがベース基板に形成されているため、このベース基板を直接マザーボード等の実装基板に表面実装することができる。
【００１０】
また、前記回路基板とベース基板との接合がペースト状またはフィルム状の異方性導電部材を介して行われることで、前記第１のスルーホールと第２のスルーホールとの導電性を損なうことなく、両者を安定した状態で接合することができる。
【００１１】
また、本発明の光半導体パッケージの製造方法は、光半導体チップを実装する第１の電極パターンを集合回路基板の表面に、他の電子部品を実装する第２の電極パターンを集合回路基板の裏面に複数形成し、側面に第１のスルーホールを設ける集合回路基板形成工程と、側面に前記第１のスルーホールと導通する第２のスルーホール、裏面に外部接続電極を設けると共に、前記第２の電極パターン上に実装される電子部品を収容する凹部または窓孔を形成する集合ベース基板形成工程と、前記第２の電極パターン上にペースト状またはフィルム状の異方性導電部材を介して電子部品を実装した後、前記集合回路基板の裏面に前記集合ベース基板を前記異方性導電部材によって接合する基板接合工程と、前記第１の電極パターン上に光半導体チップを実装した後、集合回路基板の表面を樹脂で封止する樹脂封止工程と、前記集合ベース基板と一体になった集合回路基板を個々の光半導体チップに分断するチップ分割工程とを備えたことを特徴とする。
【００１２】
この発明によれば、複数の光半導体チップ及び電子部品を一括して集合回路基板の表面及び裏面に実装することで、工程の短縮を図ることができる。また、前記集合ベース基板と前記集合回路基板とが別体で製造されるため、製造工程及び製造条件の自由度が増し、前記集合回路基板に実装される電子部品に対応した凹部または窓孔や、スルーホールに合わせた集合ベース基板を適宜組み合わせて接合形成することができる。さらに、前記光半導体チップやその他の電子部品を実装した集合回路基板を集合ベース基板ごとダイシングすることによって、個々の光半導体チップに一括して分けることができる。このため、同一仕様の光半導体チップを安価に大量生産することができる。
【発明の効果】
【００１３】
本発明に係る光半導体パッケージによれば、発光ダイオードや半導体レーザのような光半導体チップと、その周辺に実装される電子部品とが混在した光半導体パッケージの小型化が図られる。このため、光半導体チップが搭載される光ピックアップ等のモジュールやこのモジュールが組み込まれる光ディスク装置の小型化が可能となる。
【００１４】
また、本発明の光半導体パッケージの製造方法によれば、集合回路基板や集合ベース基板を用いて複数の光半導体パッケージを一括して製造することができるため、品質が一定の製品を大量且つ安価に製造することができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付図面に基づいて本発明に係る光半導体パッケージの実施形態を詳細に説明する。図１は本発明の一実施形態に係る光半導体パッケージを表側から見た斜視図、図２は前記光半導体パッケージを裏側から見た斜視図、図３は前記光半導体パッケージの断面図である。
【００１６】
図１乃至図３に示すように、本発明の光半導体パッケージ１１は、表面にＬＥＤや半導体レーザ等の光半導体チップ１２、裏面にコンデンサや抵抗といった電子部品１３を実装するための回路基板１４と、この回路基板１４の裏面に一体に形成されるベース基板１５と、前記光半導体チップ１２の実装面を封止する透光性の樹脂体１６とを備えている。
【００１７】
前記回路基板１４は、厚さが０．１〜０．２ｍｍ程度のポリイミド、ガラスエポキシあるいはＢＴレジン等の樹脂材で形成され、表面に第１の電極パターン２１、裏面に第２の電極パターン２２がそれぞれ形成されている。前記第１の電極パターン２１と第２の電極パターン２２は、前記回路基板１４の側面に形成された第１のスルーホール２３によって導通される。
【００１８】
前記ベース基板１５には、前記回路基板１４と一体化された際に、回路基板１４の裏面に実装した電子部品１３が逃げる凹部１８が形成される。また、前記ベース基板１５の側面には、前記回路基板１４に形成された第１のスルーホール２３に連通する第２のスルーホール２４が設けられる。さらに、前記第２のスルーホール２４と導通する外部接続電極１７が前記ベース基板１５の裏面側に形成される。なお、前記凹部１８の代わりに、ベース基板１５を貫通する窓孔を形成してもよい。このような窓孔を設けることによって、前記電子部品１３を避けてベース基板１５を回路基板１４に密着させることができる。
【００１９】
図４は前記回路基板１４の表面、図５は前記回路基板１４の裏面における回路構成例を示したものである。図４に示されるように、回路基板１４の表面には、光半導体チップ１２の実装スペースと、この実装スペースに載置される光半導体チップ１２のチップ電極部に対応して設けられる第１の電極パターン２１と、この第１の電極パターン２１と繋がる第１のスルーホール２３とが形成されている。光半導体チップ１２は、前記回路基板１４の表面の略中央部に固定され、各チップ電極部に対応する第１の電極パターン２１とがボンディングワイヤを介して接続される。一方、前記回路基板１４の裏面は、図５に示したように、コンデンサや抵抗等の電子部品１３の実装スペースと、この実装スペースに固定される電子部品１３の各電極部に対応して設けられる第２の電極パターン２２が形成されている。前記電子部品１３は、第２の電極パターン２２上に形成された導電性の接着層を介して接続される。なお、第１のスルーホール２３は、第１の電極パターン２１及び第２の電極パターン２２に対応する本数分が形成される。
【００２０】
前記ベース基板１５は、ポリイミド、ガラスエポキシあるいはＢＴレジン等の樹脂材で形成されている。このベース基板１５には、前記回路基板１４の裏面に実装されている電子部品１３と対向した位置に凹部１８が設けられ、側面には、前記回路基板１４に設けられた第１のスルーホール２３と連通するように第２のスルーホール２４が設けられる。なお、このベース基板１５は、前記回路基板１４と略同じ形状及び大きさであり、厚さは前記回路基板１４の裏面に実装した電子部品１３の高さと同じか、それ以上に設定される。
【００２１】
前記ベース基板１５は、電子部品１３が実装されている回路基板１４の裏面に接合される。この接合は、前記第１のスルーホール２３と第２のスルーホール２４との接合面に配設された異方性導電材料を介して行われる。この異方性導電材料は、ペースト状とシート状の２種類のタイプがあるがいずれを用いても構わない。このような異方性導電材料を用いることで、スルーホールの深さ方向には導電性を有する一方、接合平面においては導電性を有しないため、隣接するスルーホール間でのショートを発生させることなく確実に導通及び接合することができる。
【００２２】
前記回路基板１４は、透光性を有する樹脂材によって表面を封止する。このような樹脂材で封止することによって、光の入射及び出射に影響を与えることなく、光半導体チップ１２を埃や湿気から保護することができる。
【００２３】
図６は前記光半導体パッケージ１１をマザーボード等の実装基板２０上に表面実装したときの状態を示したものである。このように、前記回路基板１４の表面に実装した光半導体チップ１２や裏面に実装した電子部品１３から延びる第１の電極パターン２１及び第２の電極パターン２２が第１のスルーホール２３から第２のスルーホール２４及び外部接続電極１７にかけて連通しているため、前記外部接続電極１７を実装基板２０に形成されている図示しない電極端子に載置して直接表面実装することができる。また、前述したように、前記電子部品１３を前記凹部１８の代わりに開設される窓孔を備えたベース基板に収めるような構成にすることも可能である。このような構成にした場合には、前記電子部品１３が前記窓孔の内周面によって囲われると共に、前記ベース基板１５を実装基板２０に実装することで前記電子部品１３が密閉された状態となるため、前記電子部品１３を保護するための樹脂による封止が不要となる。
【００２４】
本実施形態では、回路基板１４の表面に発光ダイオードや半導体レーザ等の光半導体チップ１２を実装する場合について説明したが、このような光以外の他の半導体チップを実装することによって、小型化及び高機能の半導体パッケージを形成することができる。
【００２５】
次に、上記光半導体パッケージ１１の製造方法について説明する。図７乃至図１５は、上記構造の光半導体チップを量産するための一連の工程を示したものである。
【００２６】
図７及び図８は、集合回路基板形成工程を示したものである。最初に、前述した光半導体チップを複数実装形成可能な集合回路基板３４を用意し、この集合回路基板３４の表面３４ａに光半導体チップの実装スペース３６を確保する。次に、前記実装スペース３６上に載置される光半導体チップのチップ電極部に対応する第１の電極パターン２１を形成し、裏面３４ｂには電子部品の実装スペース３７と、この実装スペース３７に載置される電子部品の電極部に対応する第２の電極パターン２２を形成する。また、前記集合回路基板３４の表面３４ａから裏面３４ｂにかけて、前記第１の電極パターン２１と第２の電極パターン２２が繋がる第１のスルーホール２３を形成する。
【００２７】
一方、前記集合回路基板形成工程とは別工程の集合ベース基板形成工程によって、図９に示すような集合ベース基板３５を形成する。この集合ベース基板３５は、前記集合回路基板３４と略同じ大きさに形成され、前記集合回路基板３４の裏面３４ｂに実装される電子部品を収容させるための凹部１８を所定間隔ごとに複数配列形成する。また、前記集合ベース基板３５には、前記集合回路基板３４と重ね合わせて接合した際に、第１のスルーホール２３と上下に連通するように、表面から裏面にかけて第２のスルーホール２４及び外部接続電極１７を形成する。
【００２８】
次に、図１０に示すように、前記集合回路基板３４の裏面３４ｂに形成された第２の電極パターン２２上に電子部品１３を実装した後、図１１及び図１２に示すように、前記電子部品１３を凹部１８に収容するようにして前記集合ベース基板３５を接合する。前記電子部品１３の実装は、第２の電極パターン２２上に形成した導電接合層３８、前記集合回路基板３４と集合ベース基板３５との接合は、第１のスルーホール２３と第２のスルーホール２４との間に設けられる導電接合層３８を介して行われる。前記導電接合層３８は、ペースト状またはフィルム状の異方性導電部材が用いられる。
【００２９】
次に、図１３に示すように、前記集合回路基板３４の表面３４ａに光半導体チップ１２を実装し、第１の電極パターン２１とワイヤボンディングによって接続する。その後、図１４に示した樹脂封止工程に移行し、前記集合回路基板３４の表面３４ａ側に透光性を有する樹脂材を充填して封止用の樹脂体１６を成形する。
【００３０】
最後に、図１５に示したチップ分割工程において、前記一連の工程によって形成された集合光半導体パッケージ３１をＸ軸方向及びＹ軸方向に沿ってダイシングする。このダイシングによって、個々の光半導体パッケージ１１が形成される。
【００３１】
なお、上記製造工程では、電子部品１３を集合回路基板３４の裏面３４ｂに実装し、集合ベース基板３５を装着した後、光半導体チップ１２を前記集合回路基板３４の表面３４ａに実装し、最後に樹脂体１６で封止した。このような手順で行うことで、前記樹脂体１６に製造過程で発生するゴミ等の付着を防止することができる。ただし、このような製造手順には限定されず、先に光半導体チップ１２を実装及び樹脂体１６で封止した後、電子部品１３を集合回路基板３４の裏面３４ｂに実装し、最後に集合ベース基板３５を装着して形成してもよい。
【００３２】
以上、説明したような構造及び製造方法によって、発光ダイオードや半導体レーザ等の光半導体チップやその他の周辺の電子部品が組み込まれた光半導体パッケージの小型化が図られる。このような光半導体パッケージの小型化に伴って、光ピックアップモジュール及びこの光ピックアップモジュールを組み込んだ光ディスク装置の小型化及び高機能化の実現が可能となった。
【図面の簡単な説明】
【００３３】
【図１】本発明に係る光半導体パッケージを光半導体チップの実装面から見た斜視図である。
【図２】上記光半導体パッケージを電子部品の実装面から見た斜視図である。
【図３】上記図１に示した光半導体パッケージのＡ−Ａ断面図である。
【図４】上記光半導体パッケージにおける回路基板の表面の斜視図である。
【図５】上記光半導体パッケージにおける回路基板の裏面の斜視図である。
【図６】上記光半導体パッケージを実装したときの側面図である。
【図７】第１の電極パターンが形成された集合回路基板の表面を示す斜視図である。
【図８】第２の電極パターンが形成された集合回路基板の裏面を示す斜視図である。
【図９】集合ベース基板の斜視図である。
【図１０】電子部品を集合回路基板の裏面に実装する工程を示す図である。
【図１１】上記集合回路基板と集合ベース基板とを接合する工程を示す図である。
【図１２】上記集合回路基板と集合ベース基板とを対向配置した状態を示す図である。
【図１３】光半導体チップを上記集合回路基板の表面に実装する工程を示す図である。
【図１４】樹脂封止して完成した集合光半導体パッケージの断面図である。
【図１５】上記集合光半導体パッケージを個々の光半導体パッケージにダイシングする工程を示す図である。
【図１６】従来の光半導体パッケージの構造を示す斜視図である。
【符号の説明】
【００３４】
１１  光半導体パッケージ
１２  光半導体チップ
１３  電子部品
１４  回路基板
１５  ベース基板
１６  樹脂体
１７  外部接続電極
１８  凹部
２１  第１の電極パターン
２２  第２の電極パターン
２３  第１のスルーホール
２４  第２のスルーホール
３１  集合光半導体パッケージ
３４  集合回路基板
３５  集合ベース基板
３８  導電接合層
【図１】
2005332983.tif 000003
【図２】
2005332983.tif 000004
【図３】
2005332983.tif 000005
【図４】
2005332983.tif 000006
【図５】
2005332983.tif 000007
【図６】
2005332983.tif 000008
【図７】
2005332983.tif 000009
【図８】
2005332983.tif 000010
【図９】
2005332983.tif 000011
【図１０】
2005332983.tif 000012
【図１１】
2005332983.tif 000013
【図１２】
2005332983.tif 000014
【図１３】
2005332983.tif 000015
【図１４】
2005332983.tif 000016
【図１５】
2005332983.tif 000017
【図１６】
2005332983.tif 000018