(57)【要約】      （修正有）【課題】  高密度実装のモジュール基板において、多ピン構造のＩＣ間の配線は、処理する信号の高速信号化に伴い、結線に制約を受けレイアウト設計上、難しい作業となっている。そこで、高速信号の配線を可能とし、高密度化に適したモジュール基板を提供する。【解決手段】  プリント基板１と、このプリント基板に実装される多ピン構造の集積回路部品ＩＣ１、ＩＣ２とを含んで構成されるモジュール基板であって、第１、第２の集積回路部品は、それぞれ対称的に配置された多ピン構造を有し、プリント基板の表面及び裏面に各ピンＰ１、Ｐ２がそれぞれ対向するように取付けられる。また、それぞれ対向するピン同士は、プリント基板に形成された複数の貫通ビア２によって接続する。【選択図】  図１
2005191355.tif 000002
【特許請求の範囲】
【請求項１】
プリント基板と、このプリント基板に実装される多ピン構造の集積回路部品とを含んで構成されるモジュール基板であって、
それぞれ対称的に配置された多ピン構造を有し、前記プリント基板の第１の面及び第２の面に前記各ピンがそれぞれ対向するように取付けられる第１、第２の集積回路部品と、
前記第１，第２の集積回路部品のそれぞれ対向するピン同士を接続するため、前記プリント基板に形成された複数の貫通ビアとを具備してなることを特徴とするモジュール基板。
【請求項２】
前記第１、第２の集積回路部品の多ピン構造は、内側に周波数の高い高速信号用のピン群を配置し，外側に周波数の低い信号用のピン群を配置したことを特徴とする請求項１記載のモジュール基板。
【請求項３】
前記第１、第２の集積回路部品の少なくとも一方に放熱部を配置したことを特徴とする請求項１記載のモジュール基板。
【請求項４】
プリント基板と、このプリント基板に実装される多ピン構造の集積回路部品とを含んで構成されるモジュール基板であって、
第１のピン群を含む多ピン構造を有し、前記プリント基板の第１の面に取付けられる第１の集積回路部品と、
前記第１の集積回路部品の第１のピン群と対称的に配置された第２ピン郡を含む多ピン構造を有し、前記２プリント基板の第２の面に前記第２のピン群が前記第１のピン群とそれぞれ対向するように取付けられる第２の集積回路部品と、
前記第１，第２の集積回路部品の少なくとも前記第１のピン群と第２のピン群同士を接続するため、前記プリント基板に形成された複数の貫通ビアとを具備してなることを特徴とするモジュール基板。
【請求項５】
前記第１、第２のピン群は、他のピンよりも内側に配置され、周波数の高い高速信号用のピン群を形成したことを特徴とする請求項４記載のモジュール基板。
【請求項６】
前記第１，第２のピン群以外のピンは、第１，第２のピン群の外側に配置され、他の回路部品のピンと接続されるようにしたことを特徴とする請求項４記載のモジュール基板。
【請求項７】
プリント基板と、このプリント基板に実装される多ピン構造の集積回路部品とを含んで構成されるモジュール基板であって、
内側に周波数の高い高速信号用の第１のピン群を有するとともに外側に他のピン群を有し、前記プリント基板の第１の面に取付けられる第１の集積回路部品と、
内側に前記第１のピン群と対称的に周波数の高い高速信号用の第２ピン郡を有するとともに外側に他のピン郡を有し、前記プリント基板の第２の面に前記第２のピン群が前記第１のピン群とそれぞれ対向するように取付けられる第２の集積回路部品と、
前記プリント基板の少なくとも一方の面に取付けられる多ピン構造の第３の集積回路部品と、
前記第１，第２の集積回路部品の少なくとも前記第１のピン群と第２のピン群同士を接続するため、前記プリント基板に形成された複数の貫通ビアと、
前記第１，第２のピン群以外のピンを前記第３の集積回路部品のいずれかのピンと接続するため、前記プリント基板に生成された配線パターンと、
を具備してなることを特徴とするモジュール基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路をプリント基板に実装する上で、信号の減衰やクロストークノイズを低減した配線構造を有するモジュール基板に関する。
【背景技術】
【０００２】
従来、ＢＧＡ（bump grid array）等の多ピンパッケージ型の集積回路（以下ＩＣと称す）をプリント基板に実装する際、ＩＣを基板上に直接実装するようにしているが、配線密度が高くなるにつれ、部品間の結線に制約を受けたり、部品のレイアウト設計に時間がかかるといった不都合があった。特に、最近ではＧＨｚ帯の超高速信号を処理する割合が増加する傾向にあり、配線長が長くなることにより信号の減衰や歪みを生じたり、配線間でクロストークを生じるという不都合がある。このため、高速信号配線の困難さがプリント基板設計の工期に影響を与えたり、又、多ピン構造のＩＣ同士の配線は、基板の高密度化に伴いレイアウト設計上、最も難しい作業となっている。
【０００３】
このような配線の高密度化に対応するため、特許文献１に記載の例では、回路配線と外部端子のみを備えた配線用補助パッケージを設け、この配線用補助パッケージの外部端子とＩＣとをプリント基板を介して接続し、配線の容易化を図っている。
【０００４】
しかしながら、特許文献１に記載の例では、配線の容易性はあるものの、配線用補助パッケージを別部品として実装する必要があり、高密度化のためには更なる改善が必要であった。
【特許文献１】特開平１１−６８０２６号公報（第３頁〜第４頁、図１，図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このように、最近のモジュール基板では、配線密度が高くなり、かつ処理する信号の高速化に伴い、部品間の結線に制約を受けたり、部品のレイアウト設計に時間がかかるといった不都合があった。特に、多ピン構造のＩＣ間の配線は、基板の高密度化に伴いレイアウト設計上、最も難しい作業となっている。
【０００６】
本発明は、ＩＣ間の高速信号ラインの配線をＩＣのピン配置を含めて考えることで、容易に配線可能とし、高密度化に適したモジュール基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、プリント基板と、このプリント基板に実装される多ピン構造の集積回路部品とを含んで構成されるモジュール基板であって、それぞれ対称的に配置された多ピン構造を有し、前記プリント基板の第１の面及び第２の面に前記各ピンがそれぞれ対向するように取付けられる第１、第２の集積回路部品と、前記第１，第２の集積回路部品のそれぞれ対向するピン同士を接続するため、前記プリント基板に形成された複数の貫通ビアとを具備してなることを特徴とする。
【０００８】
また、本発明は、プリント基板と、このプリント基板に実装される多ピン構造の集積回路部品とを含んで構成されるモジュール基板であって、第１のピン群を含む多ピン構造を有し、前記プリント基板の第１の面に取付けられる第１の集積回路部品と、前記第１の集積回路部品の第１のピン群と対称的に配置された第２ピン郡を含む多ピン構造を有し、前記２プリント基板の第２の面に前記第２のピン群が前記第１のピン群とそれぞれ対向する
ように取付けられる第２の集積回路部品と、前記第１，第２の集積回路部品の少なくとも前記第１のピン群と第２のピン群同士を接続するため、前記プリント基板に形成された複数の貫通ビアとを具備してなることを特徴とする。
【発明の効果】
【０００９】
本発明のモジュール基板によれば、２つの集積回路部品のピンの配置座標を対称的にすることで、表裏一体に実装することができ、高密度実装が可能となる。又、各集積回路部品間の配線長を短縮することができ、レイアウト設計が容易になる。さらに、処理する信号が超高速信号であっても信号の減衰や歪みの発生を防止することができる。又、タイミング的に等長配線が要求されるラインも、容易に等長配線を実現することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら本発明のモジュール基板について詳細に説明する。
【実施例１】
【００１１】
以下、図面を参照しながら本発明の第１の実施例を説明する。図１は本発明のモジュール基板の断面構造を示すもので、多層構造のプリント基板１と、その両面に配置した集積回路部品（以下ＩＣ１，ＩＣ２と称す）とを備えている。
【００１２】
ＩＣ１，ＩＣ２は、例えばＢＧＡ等の多ピン構造を有し、ピン数が同一のＩＣである。ＩＣ１，ＩＣ２は、それぞれピンを設計する段階で、互いのＩＣのピン（Ｐ１，Ｐ２）を対称的に配置している。すなわち基板設計よりも前のＩＣ設計の段階で、基板に配置することを考えてピン配置を対称的に設計しておく。
【００１３】
これらＩＣ１，ＩＣ２のそれぞれのピンＰ１，Ｐ２は、半田ボールにてなり、基板１の表面から裏面に貫通したビア（Ｖｉａ）によって接続されるように実装する。即ち、プリント基板１には、ＩＣ１とＩＣ２間において、信号の送受信が可能なように、貫通ビア２，２…を設けておき、貫通ビア２が設けられている箇所の基板の表面及び裏面に対称的なピン配置をもったＩＣ１，ＩＣ２を各々配置する。
【００１４】
尚、プリント基板１は多層構造となっており、表面、裏面、及び層間には電源／グランド層３が設けられているが、貫通ビア２は、これら電源／グランド層３とは接触しないようにしている。
【００１５】
こうしてそれぞれのＩＣ１，ＩＣ２のピンの配置座標を同一とし対称とすることで、ＩＣ１，ＩＣ２は、表裏一体となり、各ＩＣ間を通る信号が貫通ビア２のみで配線でき、配線長を短縮することができる。しかもＩＣのレイアウト設計が容易になる。特に、処理する信号が超高速信号である場合、配線が長くなることによる信号の減衰や歪みの発生を防止することができる。また、タイミング的に等長配線しなければならないようなラインについても、貫通ビア２による接続のみであるため、容易に等長配線を実現することができる。又、高速信号がビア接続のみで内層配線となるため、クロストークノイズの影響を抑えることができる。
【実施例２】
【００１６】
次に、本発明のモジュール基板の第２実施例について図２を参照して説明する。図２は、例えばＩＣ１のピンＰ１の配置について示した底面図であり、ＩＣ設計の段階で周波数の高い超高速信号用のピン（Ａ群）を最も内側に配置し、その外側に次に超高速な信号ピン（Ｂ群）を配置している。さらにその外側には、なるべく超高速信号以外のピン（Ｃ群やＤ群）を配置している。尚、ＩＣ２のピン配置も、同様にＡ群〜Ｄ群にて構成している。
【００１７】
このように、ＩＣ設計の際に、ＩＣ間の超高速信号の内、最も重要なピンは内側、それ以外のピンはなるべく外側にピンを配置することで、ＢＧＡなどの多ピン構造の場合には、ピン配置の外側に、別なＩＣへ配線される信号ピンを割り当てることができ、基板レイアウトを設計する上で容易に配線できる。
【実施例３】
【００１８】
更に、図３を参照して本発明の第３実施例について説明する。この例は、上記した図２のような多ピン構造を有し、かつ２つのＩＣ間のピン数が同一でない場合の実装構造を示すものである。
【００１９】
即ち、図３の例では、ＩＣ１とＩＣ２のピン数が異なり、かつ他のＩＣ（ＩＣ３）への接続も考慮した実施例であり、ＩＣ１，ＩＣ２は、設計の際に超高速信号用のピン（Ａ群）は内側に対称的に配置し、それ以外の基本周波数の低い信号用のピン（Ｃ群やＤ群）はなるべく外側に配置したものである。尚、ＩＣ３はピンＰ３を有している。
【００２０】
この場合、ＩＣ１，ＩＣ２は、それぞれ内側に配置した超高速信号用のピン（Ａ群）をビア２によって接続するようにしている。また、ＩＣ１，ＩＣ２の比較的周波数の低い信号用のピン（Ｃ群やＤ群）は外側へ配置し、例えば配線パターン４によってＩＣ１とＩＣ３間を接続し、配線パターン５及びビアによってＩＣ２とＩＣ３間を接続するようにしている。
【００２１】
このような配線構造では、一番重要な超高速信号のピン（Ａ群）はビア２によって最短かつ等距離で結ぶことができ、それ以外の比較的配線自由度の高い基本周波数の低い信号ピンは外側に配置することで、貫通ビア２を使用しないで他のＩＣ等への接続を効率的に行うことができる。したがって、配線上での制約を多く受けることなくレイアウト設計をすることができる。
【実施例４】
【００２２】
次に図４を用いて第４実施例について説明する。この例は、放熱構造を有するモジュール基板に関するものである。モジュール基板の構造は図１の構造と同一であるが、この例では、例えばＩＣ１側に放熱部６を設けている。放熱部６としては、ヒートシンクや冷却用のファンで構成される。
【００２３】
このような実施例によれば、ＩＣ１とＩＣ２は、ビア２，２…を介して熱的に結合されるため、一方のＩＣ１を冷却することにより、他方のＩＣ２も冷却されるため、冷却効率を向上することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明のモジュール基板の一実施例を示す断面図。（実施例１）
【図２】本発明のモジュール基板に実装されるＩＣのピン配置例を説明する底面図。（実施例２）
【図３】本発明のモジュール基板の他の実施例を示す断面図。（実施例３）
【図４】本発明のモジュール基板のさらに他の実施例を示す断面図。（実施例４）
【符号の説明】
【００２５】
１  プリント基板
２  貫通ビア
４，５  配線パターン
６  放熱部
ＩＣ１，ＩＣ２，ＩＣ３  半導体集積回路
Ｐ１，Ｐ２  ピン
【図１】
2005191355.tif 000003
【図２】
2005191355.tif 000004
【図３】
2005191355.tif 000005
【図４】
2005191355.tif 000006