(57)【要約】【課題】  内部の回路の処理負担を少なくして、簡単に高度な画像処理が出来るようにする。【解決手段】  入力した画像データからブランキング期間を縮小する入力処理手段１３と、入力処理手段１３によりブランキング期間が縮小された画像データに対して順に処理を施す複数の画像データ処理手段１４〜１７と、複数の画像データ処理手段１４〜１７で処理された画像データに対して、入力処理手段１３で縮小されたブランキング期間を復元する出力処理手段１８と、入力処理手段１３に入力した画像データに同期した同期信号を、各画像データ処理手段１４〜１７及び出力処理手段１８に画像データが供給されるタイミングに対応して順に遅延させ、その遅延された同期信号を、各画像データ処理手段１４〜１７及び出力処理手段１８に供給する遅延手段２１〜２５を備えた。【選択図】      図１
2005346491.tif 000002
【特許請求の範囲】
【請求項１】
入力した画像データからブランキング期間を縮小する入力処理手段と、
前記入力処理手段によりブランキング期間が縮小された画像データに対して順に処理を施す複数の画像データ処理手段と、
前記複数の画像データ処理手段で処理された画像データに対して、前記入力処理手段で縮小されたブランキング期間を復元する出力処理手段と、
前記入力処理手段に入力した画像データに同期した同期信号を、前記各画像データ処理手段及び前記出力処理手段に画像データが供給されるタイミングに対応して順に遅延させて、その遅延された同期信号を、前記各画像データ処理手段及び前記出力処理手段に供給する遅延手段とを備えた
画像処理装置。
【請求項２】
請求項１記載の画像処理装置において、
前記入力処理手段が出力する画像データに付加されたブランキング期間は、前記複数の画像データ処理手段の中の処理時間が最大の処理手段の処理時間に対応した期間とした
画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば各種ビデオ機器内で画像データに対して処理を施す画像処理装置に関する。
【背景技術】
【０００２】
従来、テレビジョン受像機やビデオ記録・再生装置などの各種ビデオ機器内には、画像のノイズ除去や高画質化処理などの、画像データに対して様々な処理を施す画像処理装置としての集積回路が各種使用されている。
【０００３】
この集積回路化された画像処理装置で処理を行う際には、リアルタイムで画像処理する回路の場合には、１つの集積回路（画像処理装置）内での処理による１ラインの遅延が、入力画像データの１ラインに付加されたブランキング期間内に収まるようにしてあるのが一般的である。
【０００４】
この点について説明すると、デジタル画像データの場合には、例えば図５に示すように、第１フィールド及び第２フィールドのそれぞれの有効画素領域に対して、斜線を付与して示すように、比較的大きなブランキング期間が付与されている。具体的には、各フィールドの１ラインの有効画素数が７２０ピクセルであるとすると、ブランキング期間を含めた１ラインの画素数は、８５８ピクセルに設定してある。
【０００５】
このように構成されるデジタル画像データを処理する、従来の集積回路化された画像処理装置の例を図６に示す。この例では、入力端子１に画像データＳａが供給され、入力端子２にその画像データＳａに同期した同期信号が供給されるとする。この画像処理装置は、第１の処理回路３，第２の処理回路４，第３の処理回路５，第４の処理回路６の４つの画像処理手段を備えて、画像データＳａを順に処理する構成としてある。第４の処理回路６で処理された画像データは、出力端子７から出力させて、後段に接続された別の画像処理系（図示せず）に供給する。
【０００６】
第１の処理回路３に供給される画像データＳａは、この第１の処理回路３での処理によりタイミングが遅延された画像データＳｂとなり、その画像データＳｂが第２の処理回路４に供給される。第２の処理回路４での処理によりタイミングが遅延された画像データＳｃは、第３の処理回路５に供給される。第３の処理回路５での処理によりタイミングが遅延された画像データＳｄは、第４の処理回路６に供給される。第４の処理回路６で処理された画像データＳｅは、出力端子７から出力される。
【０００７】
これらの回路３〜６での処理に必要な同期信号は、タイミング制御回路８から供給される。即ち、入力端子２に供給される同期信号から、各回路３〜６での処理タイミングに同期したタイミングの同期信号Ｖａ，Ｖｂ，Ｖｃ，Ｖｄを作成して、各回路３〜６に個別に供給する。また、出力端子７から出力される画像データＳｅに同期した同期信号Ｖｅを作成して、出力端子９から出力させる。
【０００８】
この図６に示した構成での処理タイミングの例を示したのが、図７である。図７（ａ）に示すように、第１の処理回路３に画像データＳａが供給されるとすると、その同期信号Ｖａの水平同期パルスは、図７（ｂ）に示すタイミングとなる。第１の処理回路３では、この画像データＳａを処理して、遅延Ｄ１が発生するとする。第２の処理回路４では、図７（ｃ）に示すように、画像データＳｂが供給されて、その同期信号Ｖｂの水平同期パルスは、図７（ｄ）に示すタイミングとなる。第２の処理回路４では、この画像データＳｂを処理して、遅延Ｄ２が発生するとする。
【０００９】
以下同様に、第３，第４の処理回路５，６では、図７（ｅ）及び（ｇ）に示すように、画像データＳｃ及びＳｄが供給されて、その同期信号Ｖｃ及びＶｄの水平同期パルスは、図７（ｆ）及び（ｈ）に示すタイミングとなり、遅延Ｄ３及びＤ４が発生するとする。
【００１０】
最終的に出力端子７から出力される画像データＳｅは、図７（ｉ）に示すタイミングのデータとなり、その同期信号Ｖｅの水平同期パルスは、図７（ｊ）に示すタイミングとなる。ここで、ここまでの遅延Ｄ１〜Ｄ４の累計が、非処理領域となり、この非処理領域の期間が、画像データのブランキング期間内に収まるようにする必要がある。
【００１１】
この状態を１フィールド期間全体で見ると、図８に示すようになる。入力端子１に供給される画像データＳａが、図８（ａ）に示す状態であるとすると、この回路での処理の途中では、図８（ｂ）に示すように、有効画素領域がある程度シフトした状態になり、出力端子７から出力される画像データＳｅは、有効画素領域が大きくシフトした状態になる。
【００１２】
特許文献１には、この種の画像処理装置についての構成についての開示がある。
【特許文献１】特開平１０−２５４５７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところが、このようにシフト量が同期信号の間隔内に収まるように処理するためには、画像処理装置内の動作を高速なクロックで動作させなければならず、高速なクロックが必要になる問題があった。高速なクロックを使用すると、装置（回路）の消費電力がそれだけ大きくなってしまう。また、画像処理装置内の各回路では、有効画素領域以外の比較的データ量の大きいブランキング期間のデータについても扱う必要があり、データ処理をする上での負担が大きい問題があり、１画面を処理するのに要する時間が長く必要になる問題があった。
【００１４】
本発明の目的は、この種の画像処理を行う際に、内部の回路の処理負担を少なくして、簡単に高度な画像処理が出来るようにすることにある。
【課題を解決するための手段】
【００１５】
本発明は、ブランキング期間が縮小された画像データに対して順に処理を施す複数の画像データ処理手段を備えて、各画像データ処理手段に画像データが供給されるタイミングに対応して順に同期信号を遅延させて供給するようにしたものである。
【００１６】
このようにしたことで、各画像データ処理手段では、ブランキング期間が縮小された画像データを扱えば良いとともに、同期信号が各処理手段毎にシフトさせたタイミングで供給されるので、処理期間の制約がなくなる。
【発明の効果】
【００１７】
本発明によると、各画像データ処理手段では、ブランキング期間が縮小された画像データを扱えば良く、各画像データ処理手段での処理負担が少なくなるとともに、同期信号が各処理手段毎にシフトさせたタイミングで供給されるので、処理期間の制約がなくなり、高速クロックを必要とせず、消費電力が削減できる。また、処理負担が少なくなる点と処理期間の制約がなくなる点から、従来よりも高機能の画像処理が簡単に実現できるようになる。
【００１８】
この場合、ブランキング期間が縮小された画像データに付加されたブランキング期間は、複数の画像データ処理手段の中の処理時間が最大の処理手段の処理時間に対応した期間としたことで、各画像データ処理手段が扱うブランキング期間を、最低限にすることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の一実施の形態を、図１〜図４を参照して説明する。
本例においては、テレビジョン受像機やビデオ記録・再生装置などの各種ビデオ機器内で、画像のノイズ除去や高画質化処理などの、画像データに対して様々な処理を施す画像処理装置（回路）に適用したものであり、本例の画像処理装置は、１つ又は複数の集積回路で構成されている。
【００２０】
図１は、本例の画像処理装置の全体構成を示した図である。入力端子１１に得られる画像信号（デジタル画像データＳ０）は、入力処理手段である入力処理部１３に供給する。また、この入力端子１１に得られるデジタル画像データＳ０に同期した同期信号Ｖ０を、同期信号入力端子１２から入力処理部１３に供給する。
【００２１】
入力処理部１３は、デジタル画像データＳ０が有するブランキング期間を縮小する処理を行う。具体的には、例えば既に説明した図５に示した画像データ（１ラインの有効画素数７２０ピクセル、ブランキング期間を含めた１ラインの画素数８５８ピクセル）が入力したとすると、図２に示すように、１ラインのブランキング期間を有効画素の前に８ピクセル、有効画素の後に１２ピクセルの合計２０ピクセルに縮小する。有効画素領域については、７２０ピクセルのままである。図５の左端に示した同期信号Ｖ０は、その同期信号の垂直同期パルスの位置を示したものである。なお、本例の画像処理装置の入力処理部１３の後段に接続される後述する各回路１４〜１８の各回路での最大の処理時間が、この縮小されたブランキング期間である２０ピクセル分のデータが伝送される時間よりも短くなるようにしてある。
【００２２】
図１の説明に戻ると、入力処理部１３でブランキング期間が縮小された画像データＳ１は、第１処理部１４に供給し、第１処理部１４で処理された画像データＳ２を、第２処理部１５に供給する。以下順に、第２処理部１５で処理された画像データＳ３を第３処理部１６に供給し、第３処理部１６で処理された画像データＳ４を第４処理部１７に供給し、それぞれの処理部に組まれた回路で画像データ処理を行う。
【００２３】
そして、第４処理部１７で処理された画像データを、出力処理部１８に供給して、入力処理部１３で１ラインのブランキング期間が縮小されたデータを、元のブランキング期間の画像データに戻して、出力端子３１から出力させ、図示しない後段の画像処理系に供給する。即ち、例えば入力処理部１３で、図５に示した状態でブランキング期間が付加されたデータを、図２に示したようにブランキング期間を縮小したとすると、出力処理部１８では、再び図５に示した状態のデータに戻す処理が行われる。また、出力処理部１８から出力端子３１に出力させた画像データの同期信号を、出力端子３２から出力させる。
【００２４】
そして、第１処理部１４〜第４処理部１７と出力処理部１８に供給する同期信号については、入力処理部１３に供給された画像データの同期信号を、順に遅延させる遅延手段を備えて、その遅延手段で遅延された同期信号を個別に供給する構成としてある。即ち、図１に示すように、入力端子１２から入力処理部１３に供給される同期信号を、遅延回路２１で遅延させた同期信号Ｖ１として、その同期信号Ｖ１を第１処理部１４に供給するとともに、次段の遅延回路２２で遅延させた同期信号Ｖ２とする。同期信号Ｖ２は、第２処理部１５に供給するとともに、次段の遅延回路２３で遅延させた同期信号Ｖ３とする。同期信号Ｖ３は、第３処理部１６に供給するとともに、次段の遅延回路２４で遅延させた同期信号Ｖ４とする。同期信号Ｖ４は、第４処理部１７に供給するとともに、次段の遅延回路２５で遅延させた同期信号Ｖ５とする。同期信号Ｖ５は、出力処理部１８に供給する。
【００２５】
遅延回路２１の遅延量は、入力処理部１３での画像データ処理に要する時間に相当し、遅延回路２２の遅延量は、第１処理部１４での画像データ処理に要する時間に相当し、遅延回路２３の遅延量は、第２処理部１５での画像データ処理に要する時間に相当し、遅延回路２４の遅延量は、第３処理部１６での画像データ処理に要する時間に相当し、遅延回路２５の遅延量は、第４処理部１７での画像データ処理に要する時間に相当する。なお、１個の遅延回路での最大の遅延量は、最大でも２０ピクセル分のデータが伝送される時間（即ち１ラインのブランキング期間）と同じか、それよりも短くなるようにしてある。
【００２６】
ここで、第１処理部１４〜第４処理部１７の具体的な構成例を、図３を参照して説明する。図３の例では、第１処理部１４をマルチプレクサとし、第２処理部１５をフレーム差分検出回路とし、第３処理部１６をリミッタとし、第４処理部１７をノイズ除去回路とした例である。
【００２７】
この図３の構成について説明すると、マルチプレクサ１４では、端子１３Ｙに得られる画像データの輝度データと、端子１３Ｃに得られる画像データのクロマデータとを合成して、１本のライン上から出力させる。端子１３Ｙ及び１３Ｃは、図１に示した入力処理部１３から出力される画像データが供給される端子である。マルチプレクサ１４で合成処理を行う際には、後段の回路での処理負担を低減するために、データの間引き処理を行う。
【００２８】
マルチプレクサ１４で合成された画像データは、フレーム差分検出回路１５とノイズ除去回路１７に供給する。フレーム差分検出回路１５では、図示しないフレームメモリに記憶された直前のフレームの画像データと入力画像データとを、各画素位置単位で比較して、差分を検出する処理を行う。検出された差分のデータは、フレーム差分検出回路１５内でアダマール変換して、例えば水平方向に連続した８画素の値（或いは水平方向に連続した４画素×垂直方向に２画素の８画素の値）の変化に含まれる周波数成分を８個の帯域に分けて、その分けられたデータをリミッタ１６に供給する。
【００２９】
リミッタ１６では、アダマール変換された８個のデータに対して、ノイズ成分でないような大きな変化を取り除く処理を行う。ノイズ成分でない成分が除去されたデータには、逆アダマール変換をかけて、ノイズ成分だけを抽出する。
【００３０】
そして、リミッタ１６で抽出されたノイズ成分のデータを、ノイズ除去回路１７に供給して、マルチプレクサ１４から供給される画像データから、リミッタ１６から供給されたデータを減算して、ノイズ除去処理を行う。ノイズ除去された画像データは、図１に示した出力処理部１８に供給する。また、ノイズ除去された画像データを、フレーム差分検出回路１５に接続されたメモリに供給して保持させ、次のフレームのノイズ検出に使用させる。
【００３１】
そして、同期信号を遅延させる遅延回路ブロックとしては、垂直同期信号を遅延処理する遅延ブロック２０Ｖと、水平同期信号を遅延処理する遅延ブロック２０Ｈとが用意され、それぞれ端子１２Ｖ及び１２Ｈから同期信号が供給されて、各回路に供給するのに必要な遅延処理を行う。本例の場合には、各回路１４〜１７に処理タイミングを規定する信号として、各ラインごとの水平同期信号だけを供給する。
【００３２】
図４は、図１に示した本例の回路の処理状態の処理タイミングの例を示した図である。図４では、各回路でのラインごとの処理タイミングを、その回路に供給される同期信号を基準に示してある。図４（ａ）に示すように、第１の処理回路１４に画像データＳ１が供給され、図４（ｂ）に示すタイミングで水平同期信号Ｖ１が供給されるとする。ここで、第１の処理回路１４での画像データの処理で、遅延Ｄ１が発生するとする。同様に、図４（ｃ）に示すように、第２の処理回路１５に画像データＳ２が供給され、図４（ｄ）に示すタイミングで水平同期信号Ｖ２が供給され、遅延Ｄ２が発生し、図４（ｅ）に示すように、第３の処理回路１６に画像データＳ３が供給され、図４（ｆ）に示すタイミングで水平同期信号Ｖ３が供給され、遅延Ｄ３が発生し、図４（ｇ）に示すように、第４の処理回路１７に画像データＳ４が供給され、図４（ｈ）に示すタイミングで水平同期信号Ｖ４が供給され、遅延Ｄ４が発生したとする。
【００３３】
このとき、本例の画像処理装置内で扱う画像データの各ラインに付加されるブランキング期間については、遅延量Ｄ１〜Ｄ４の中の最大の遅延量Ｄ３に相当する期間（或いはその遅延量Ｄ３に若干の余裕を持たせる期間）に設定し、例えば図４（ｉ）に示すように遅延量Ｄ３をブランキング期間とした画像データとし、その画像データに対応した図４（ｊ）に示す水平同期信号を得る処理を、入力処理ブロック１３で行えば良い。
【００３４】
以上説明したように処理されることで、画像処理装置内の各画像データ処理部１４〜１７では、ブランキング期間が縮小された画像データを扱えば良く、各画像データ処理部１４〜１７で扱うデータ量が少なくなるので、それだけ各回路での処理負担が少なくなるとともに、同期信号が各処理部毎にシフトさせたタイミングで供給されるので、処理期間の制約がなくなり、高速クロックを必要とせず、それだけ、画像処理装置の消費電力が削減できる。また、処理負担が少なくなる点と処理期間の制約がなくなる点から、従来よりも高機能の画像処理が簡単に実現できるようになる。
【００３５】
なお、上述した図３に示した具体的な画像データ処理部の構成例については、一例を示したものであり、その他の画像データ処理手段であってもよい。また、画像データ処理手段を接続する数についても、上述した実施の形態では、４つの画像データ処理手段を接続した例としたが、その他の複数個の画像データ処理手段を接続した構成でもよい。
【００３６】
また、上述した実施の形態で示したブランキング期間のピクセル数についても一例を示したものであり、上述した値に限定されるものではない。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施の形態による構成例を示したブロック図である。
【図２】本発明の一実施の形態による画像データの例を示した説明図である。
【図３】本発明の一実施の形態による各処理手段の例を示したブロック図である。
【図４】本発明の一実施の形態による処理例を示したタイミング図である。
【図５】画像データのブランキング期間の例を示した説明図である。
【図６】従来の画像処理装置の構成例を示したブロック図である。
【図７】従来の処理例を示したタイミング図である。
【図８】従来の画像データの処理例をフィールド単位で示した説明図である。
【符号の説明】
【００３８】
１１…画像データ入力端子、１２…同期信号入力端子、１３…入力処理部、１４…第１処理部（マルチプレクサ）、１５…第２処理部（フレーム差分検出回路）、１６…第３処理部（リミッタ）、１７…第４処理部（ノイズ除去回路）、１８…出力処理部、２０Ｈ，２０Ｖ…遅延ブロック、２１，２２，２３，２４，２５…遅延回路、３１…画像データ出力端子、３２…同期信号出力端子
【図１】
2005346491.tif 000003
【図２】
2005346491.tif 000004
【図３】
2005346491.tif 000005
【図４】
2005346491.tif 000006
【図５】
2005346491.tif 000007
【図６】
2005346491.tif 000008
【図７】
2005346491.tif 000009
【図８】
2005346491.tif 000010