(57)【要約】【課題】サイズの縮小が可能な画像合成装置を提供すること。【解決手段】比較回路５４は、バッファ５２に記憶された特定データと特定の色を判断するためのターゲット値Tg-R,Tg-G,Tg-Bとを比較し、その比較結果に応じたイネーブル信号ＥＮに基づきバッファ５２に背景データを書き込む経路上に設けられたゲート回路５１における背景データの通過・非通過を制御する。バッファ５２に記憶された特定データの特定の色背景データが上書きされて合成画像データが生成される。【選択図】      図１
2005346279.tif 000002
【特許請求の範囲】
【請求項１】
特定の色を背景とする特定データに対して、その特定の色の背景に背景データを重ねて合成画像データを生成する画像合成装置において、
前記特定データを記憶するバッファと、
前記特定の色を判断するためのターゲット値と前記特定データとを比較する比較回路と、
前記特定データが記憶された前記バッファに前記背景データを書き込む経路上に設けられ、前記比較回路の比較結果に応じて前記背景データの通過・非通過を制御するゲート回路と、
を備えたことを特徴とする画像合成装置。
【請求項２】
特定の色を背景とする特定データに対して、その特定の色の背景に背景データを重ねて合成画像データを生成する画像合成部と、前記画像合成部を制御する制御部とを備え、
前記画像合成部は、
前記特定データを記憶するバッファと、
前記特定の色を判断するためのターゲット値と前記特定データとを比較する比較回路と、
前記特定データが記憶された前記バッファに前記背景データを書き込む経路上に設けられ、前記比較回路の比較結果に応じて前記背景データの通過・非通過を制御するゲート回路と、
を備えたことを特徴とする画像合成装置。
【請求項３】
特定の色を背景とする特定データに対して、その特定の色の背景に背景データを重ねて合成画像データを生成する画像合成部と、
前記特定データ及び前記背景データを記憶する画像メモリと、
前記画像メモリから前記特定データ及び前記背景データの読み出しを制御する制御部とを備え、
前記画像合成部は、
前記画像メモリから読み出された特定データを記憶するバッファと、
前記特定の色を判断するためのターゲット値と前記特定データとを比較する比較回路と、
前記画像メモリから読み出された前記背景データを特定データが記憶された前記バッファに書き込む経路上に設けられ、前記比較回路の比較結果に応じて前記背景データの通過・非通過を制御するゲート回路と、
を備えたことを特徴とする画像合成装置。
【請求項４】
前記ゲート回路は、前記特定データ及び前記背景データを前記画像メモリから前記バッファに書き込む経路上に設けられ、
前記制御部は、前記特定データの読み出し時には該特定データが前記ゲート回路を通過し、前記背景データの読み出し時には前記比較回路の比較結果に応じて前記バッファに書き込む画素の通過・非通過を制御する、
ことを特徴とする請求項３に記載の画像合成装置。
【請求項５】
前記ターゲット値を記憶するレジスタと、
所定の範囲を示す許容値を記憶するレジスタとを備え、
前記比較回路は、前記特定データの値が前記ターゲット値を含む前記許容値の範囲内か否かを判断することを特徴とする請求項１〜請求項４のうちの何れか一項に記載の画像合成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像合成装置に係り、詳しくは１枚の画像データに他の画像データの必要な部分のみを合成する画像合成装置に関するものである。
近年、複数の画像データを合成するクロマキー技術が多用されるようになってきている。そして、このクロマキー技術による画像合成の高速化が望まれることから、クロマキー技術を提供するためのＩＣ（画像合成装置）の高速化と、そのＩＣのサイズ縮小が要求されている。
【背景技術】
【０００２】
従来、画像を合成する方法として、画像クロマキーがある。この画像クロマキーは、一般に、風景等を撮影した背景画像の画像データ（以下、背景データ）と、特定の色(key color )を背景にして撮影された画像データ（以下、特定データ）と、を合成するものである（例えば、特許文献１参照）。
【０００３】
ところで、上記の特許文献１のように、画像データを１画素毎に読み込む方法では、メモリに対するアクセスが多くなって画像データの読込みに時間がかかり、１画面分の画像データの処理時間が長くなる。そこで、画像データを一時的に記憶するバッファを画像データのそれぞれに対応して備えた画像合成装置が提案されている（例えば、特許文献２参照）。
【０００４】
図１１は、画像データ毎にバッファを設けた画像合成装置の一部ブロック回路図である。この画像合成装置は、画像メモリ１１に記憶された特定データ１１ａと背景データ１１ｂとを合成するものであり、その特定データ１１ａを一時的に記憶する第１バッファ１２と、背景データ１１ｂを一時的に記憶する第２バッファ１３と、とを備えている。更に、この装置は、特定の色の背景色データを記憶するレジスタ１４を備え、このレジスタ１４に記憶された背景色データと第１バッファ１２から読み出した特定データとを比較回路１５にて比較する。そして、その比較結果に基づいて選択回路１６を制御し、第１バッファ１２のデータが背景色データの場合には第２バッファ１３から出力されるデータ（背景データ）を選択回路１６から出力させ、第１バッファ１２のデータが背景色データではない場合には第１バッファ１２から出力されるデータ（特定データ）を選択回路１６から出力させる。この構成により、画像合成装置は、特定データが背景色データと一致する、即ち特定色の場合に背景データを出力することで、特定データ１１ａに含まれ特定色以外の画素を背景データ１１ｂに合成した合成データを出力する。
【０００５】
上記の処理手順は、図１０のように表される。即ち、画像合成装置は、先ず、画像メモリ１１から所定数（例えば１６画素）の特定データ１１ａを取り出して（ステップ２１）第１バッファ１２に格納し（ステップ２２）、次に、画像メモリ１１から所定数（例えば１６画素）の背景データ１１ｂを取り出して（ステップ２３）第２バッファ１３に格納する（ステップ２４）。次に、画素毎にターゲット値と特定データの値とを比較し（ステップ２５）、両値が一致する場合には背景データを選択し（ステップ２６）、両値が一致しない場合には特定データを選択し（ステップ２７）、それらの選択した背景データ又は特定データを図示しない表示装置に出力する（ステップ２８）。
【０００６】
そして、画像合成装置は、ステップ２５からステップ２８の処理を第１及び第２バッファ１２，１３に記憶したデータの数だけ繰り返して第１及び第２バッファ１２，１３の画像データを合成する。更に、画像合成装置は、ステップ２１からステップ２８の処理を特定データ１１ａ及び背景データ１１ｂの全てのデータについて繰り返し実行し、特定データ１１ａと背景データ１１ｂとを合成する。
【特許文献１】特開平１０−３０７６９７号公報
【特許文献２】特開２００３−２８０６２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、近年の半導体装置は、歩留りの向上やコスト低減のためにサイズの縮小が求められ、上記の画像合成装置（ＩＣ）においても同様である。しかしながら、上記の画像合成装置は、２つのバッファ１２，１３が必要であることから全体のサイズの縮小が難しいという問題がある。
【０００８】
本発明は上記問題点を解決するためになされたものであって、その目的は、サイズの縮小が可能な画像合成装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１，２又は３に記載の発明によれば、バッファに記憶した特定データと特定の色を判断するためのターゲット値とを比較回路にて比較し、その比較結果に応じてバッファに背景データを書き込む経路上に設けられたゲート回路における背景データの通過・非通過が制御される。従って、バッファに記憶された特定データの特定の色背景データが上書きされて合成画像データが生成される。１つのバッファにて特定データと背景データとが合成されるため、装置サイズの縮小が可能となる。
【００１０】
請求項４に記載の発明によれば、ゲート回路は、特定データ及び背景データを画像メモリからバッファに書き込む経路上に設けられ、制御部により、特定データの読み出し時には該特定データがゲート回路を通過し、背景データの読み出し時には比較回路の比較結果に応じてバッファに書き込む画素の通過・非通過が制御される。従って、バッファに記憶された特定データの画素毎に対応して背景データの通過・非通過が制御され、特定の色の画素に対して背景データが容易に上書きされる。
【００１１】
請求項５に記載の発明によれば、レジスタにターゲット値と所定の範囲を示す許容値とがそれぞれ記憶され、比較回路にて、特定データの値がターゲット値を含む許容値の範囲内か否かが判断される。従って、特定の色を確実に判断し、特定データと背景データを合成することができる。
【発明の効果】
【００１２】
以上記述したように、本発明によれば、特定データと背景データを１つのバッファに記憶するため、画像合成装置のサイズの縮小を可能にすることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を具体化した一実施の形態を図１〜図６に従って説明する。
図１は、画像合成装置３０の概略ブロック図である。
この装置３０は、画像記憶部としての画像メモリ３１と、制御部３２と、画像合成部３３を備えている。
【００１４】
画像メモリ３１には複数（図１では２つ）の画像データ３１ａ，３１ｂが格納されている。第１の画像データ３１ａ（図では画１と記す）は、特定の色(key color )を背景にして撮影した被写体（例えば図６に示すように人）の画像（被合成画像）Ｐ１のデータであり、このデータを以下、特定データ３１ａという。第２の画像データ３１ｂ（図１では画２と記す）は、例えば図６に示すように風景を撮影した背景画像Ｐ２のデータであり、このデータを以下、背景データ３１ｂという。
【００１５】
特定データ３１ａ及び背景データ３１ｂは複数の画素から構成され、各画素は３つの色（ＲＧＢ）の点により構成され、それらの色の強弱によってカラーの画像が表現されている。従って、特定データ３１ａ及び背景データ３１ｂは、画像Ｐ１，Ｐ２を構成する複数の画素の画素データを含み、各画素データは３つの色の色データを含む。各色データは所定数のビット（例えば８ビット）にて構成されている。
【００１６】
画像合成装置３０は、図６に示す被合成画像Ｐ１と背景画像Ｐ２とを合成して合成画像Ｐ３を生成する、即ち、背景データ３１ｂと特定データ３１ａとを合成して合成画像データを生成する。詳しくは、画像合成装置３０は、特定データ３１ａを構成する各画素について、その画素の色が特定の色（背景色）と一致する場合には背景データ３１ｂを構成し当該画素と同じ位置の画素を合成データとし、それらが一致しない場合にはその画素（特定データ３１ａの画素）を合成データとする。
【００１７】
画像合成部３３は特定データ３１ａと背景データ３１ｂとを合成して合成データを生成するものであり、制御部３２は、画像メモリ３１に対する画像データの読み出し、画像合成部３３における画像データの合成を制御する。
【００１８】
図１に示すように、制御部３２は、アドレスレジスタ４１、制御回路（信号生成回路）４２、カウンタ４３，４４を備えている。
アドレスレジスタ４１は、各画像データの読み出し開始アドレスを記憶している。例えば、アドレスレジスタ４１は、画像メモリ３１に記憶された特定データ３１ａの読み出しを開始する開始アドレスＳＴ１と、画像メモリ３１に記憶された背景データ３１ｂの読み出しを開始する開始アドレスＳＴ２とを記憶している。
【００１９】
アドレスレジスタ４１は、画像メモリ３１から次に読み出すデータの先頭アドレスを記憶している。また、アドレスレジスタ４１は、画像メモリ３１から次に読み出す背景データ３１ｂのアドレスを記憶している。
【００２０】
第１カウンタ４３は、例えばアップカウンタであり、画像メモリ３１に記憶された特定データ３１ａを順次読み出すために用いられる。第１カウンタ４３は、制御回路４２からの指令信号に応答してカウントアップを開始し、そのカウント値を制御回路４２に出力する。また、第１カウンタ４３は、そのカウント値が画像メモリ３１から１回に読み出される特定データ３１ａのデータ量（例えば１６画素）に対応するカウントアップ値と一致するとカウントアップ信号を制御回路４２に出力する。
【００２１】
第２カウンタ４４は、例えばアップカウンタであり、画像メモリ３１に記憶された背景データ３１ｂを順次読み出すために用いられる。第２カウンタ４４は、制御回路４２からの指令信号に応答してカウントアップを開始し、そのカウント値を制御回路４２に出力する。また、第２カウンタ４４は、そのカウント値が画像メモリ３１から１回に読み出される背景データ３１ｂのデータ量（例えば１６画素）に対応するカウントアップ値と一致するとカウントアップ信号を制御回路４２に出力する。
【００２２】
第１カウンタ４３は、制御回路４２からの指令信号に応答してカウントアップを開始し、そのカウント値を制御回路４２に出力する。制御回路４２は、カウント値をアドレスレジスタ４１の開始アドレスＳＴ１又は先頭アドレスＡＤ１に加算し、その加算結果をその時々の読み出しアドレスＡＤＤ１として画像メモリ３１に出力する。画像メモリ３１は、その読み出しアドレスＡＤＤ１に応答し、該アドレスＡＤＤ１の画像データを出力する。
【００２３】
第２カウンタ４４は、制御回路４２からの指令信号に応答してカウントアップを開始し、そのカウント値を制御回路４２に出力する。制御回路４２は、カウント値をアドレスレジスタ４１の開始アドレスＳＴ１又は先頭アドレスＡＤ１に加算し、その加算結果をその時々の読み出しアドレスＡＤＤ１として画像メモリ３１に出力する。画像メモリ３１は、その読み出しアドレスＡＤＤ２に応答し、該アドレスＡＤＤ２の画像データを出力する。
【００２４】
制御回路４２は、第１カウンタ４３からのカウントアップ信号に基づいて比較指令信号ＣＣＯＭＰを出力する。また、制御回路４２は、第２カウンタ４４のカウントアップ信号に基づいて出力指令信号ＣＯＵＴを出力する。
【００２５】
画像合成部３３は、ゲート回路５１、バッファ５２、ターゲットレジスタ５３、比較回路５４を備えている。
バッファ５２は、所定数の画素の画像データを記憶可能なメモリである。このバッファ５２の容量は、従来例に示す第１及び第２バッファ１２，１３の容量と実質的に同じ値であり、本実施形態では、１６個の画素の画像データを記憶可能な容量を持つ。
【００２６】
ゲート回路５１は、画像メモリ３１とバッファ５２との間に接続され、後述するイネーブル信号ＥＮに応答して画像メモリ３１からバッファ５２への画像データの転送を画素毎に許可又は禁止する。
【００２７】
ゲート回路５１は、バッファ５２の記憶容量に対応する数のサブ回路から構成されている。
図３は、ゲート回路５１の構成例を示すブロック図であり、１画素分のサブ回路を示す。尚、このサブ回路をゲート回路５１ａとして説明する。
【００２８】
ゲート回路５１ａは、レジスタ６１とアンド回路６２とを備えている。レジスタ６１は１ビットの記憶容量を持ち、イネーブル信号ＥＮを記憶する。本実施形態では、イネーブル信号ＥＮはバッファ５２に記憶される画素の数と等しいビット数からなる信号であり、ゲート回路５１ａは、自身に対応するビット位置の情報を記憶する。尚、このビット位置の情報を単にイネーブル信号ＥＮとして説明する。
【００２９】
例えば、レジスタ６１は、イネーブル信号ＥＮが「１」（Ｈレベル）の場合には値「１」を記憶し、イネーブル信号ＥＮが「０」（Ｌレベル）の場合には値「０」を記憶する。そして、レジスタ６１は、その記憶した値に対応するレベルを持つ信号を出力する。即ち、レジスタ６１は、値「１」を記憶している場合にはＨレベルの信号を、値「０」を記憶している場合にはＬレベルの信号を出力する。
【００３０】
アンド回路６２には、画像メモリ３１から読み出された１画素分の画像データ（特定データ３１ａ又は背景データ３１ｂ）と、ゲート回路５１ａの出力信号が入力される。アンド回路６２は、レジスタ６１の出力信号がＨレベルの場合には入力信号と実質的に同じレベルを有する信号を出力する、即ち入力される画像データと実質的に同じ画像データを出力し、レジスタ６１の出力信号がＬレベルの場合には画像データを出力しない。
【００３１】
図１に示すように、レジスタ６１には、制御回路４２からセット信号ＳＥＴが供給される。レジスタ６１は、そのセット信号ＳＥＴに応答して「１」を記憶する。即ち、ゲート回路５１ａは、レジスタ６１がセット信号ＳＥＴにより「１」を記憶することによって入力される画像データと実質的に同じ画像データを出力する。
【００３２】
即ち、イネーブル信号ＥＮ又はセット信号ＳＥＴにより「１」を記憶したレジスタ６１を含むゲート回路５１ａは、画像メモリ３１からの信号を通過し、イネーブル信号ＥＮにより「０」を記憶したレジスタ６１を含むゲート回路５１ａは、画像メモリ３１からの信号を通過しない。
【００３３】
制御回路４２は、特定データ３１ａを画像メモリ３１から読み出す時にセット信号ＳＥＴをレジスタ６１に供給する。従って、ゲート回路５１ａは、画像メモリ３１から読み出された所定数の特定データ３１ａは、ゲート回路５１ａを通過し、バッファ５２に記憶される。
【００３４】
図１に示すように、ターゲットレジスタ５３には、特定データ３１ａの背景色を示すターゲット値Tg-R，Tg-G，Tg-Bが記憶されている。ターゲット値は、特定データのターゲット値のビット数は、画像メモリ３１に記憶された画像データを構成する画素のビット数と同じ数に設定されている。
【００３５】
図２に示すように、画像データ（例えば特定データ３１ａ）は、複数の画素データ７１から構成され、各画素データ７１は赤色（Ｒ）と緑色（Ｇ）と青色（Ｂ）の３つの色データ７２から構成されている。尚、赤色の色データをＲデータ、緑色の色データをＧデータ、青色の色データをＢデータとして説明する。即ち、１つの画素の画像データはＲデータとＧデータとＢデータとから構成されている。各色の色データはそれぞれ所定数のビット（例えば８ビット）にて構成されている。ターゲットレジスタ５３は、その各色に対応して設けられ、各色のターゲット値は特定データ３１ａの背景色に応じて設定されている。例えば、背景色が青色の場合、赤色の他ターゲット値Tg-Rは「０」、緑色のターゲット値Tg-Gは「０」、青色のターゲット値Tg-Bは「２５５」に設定される。
【００３６】
また、図１に示すように、ターゲットレジスタ５３には、許容値th-R,th-G,th-Bが記憶されている。この許容値は、後述する比較回路５４における比較判定において、一致判定に幅を持たせるためのものである。例えば、特定データの背景色が青色の場合、各色のターゲット値Tg-R,Tg-G,Tg-Bは（Ｒ：０，Ｇ：０，Ｂ：２５５）である。しかし、用意された背景の色（特定の色）が上記ターゲット値Tg-R,Tg-G,Tg-Bと完全に一致することは極めて少ない。これは、用意された背景の色が完全な青色と異なる場合や、光線の具合によって色データ７２の値が完全な青色と異なるからである。従って、各色のターゲット値に幅を持たせ、該幅内に入る画像データを背景と判断することで、背景色の若干異なる画像データであっても合成を可能にしている。例えば、各色の許容値が（ｒ：１０，ｇ：１０，ｂ：１０）の場合、比較回路５４は、Ｒデータが０〜１０、Ｇデータが０〜１０、Ｂデータが２４５〜２５５の画像データについてターゲット値と一致していると判断する。
【００３７】
図１に示すように、比較回路５４は、制御回路４２からの比較指令信号ＣＣＯＭＰに応答し、バッファ５２に格納された各画素の画像データを構成する各色データと、レジスタ５３から読み出したターゲット値Tg-R,Tg-G,Tg-Bとを比較し、色データがターゲット値Tg-R,Tg-G,Tg-Bとを比較し、その比較結果に応じたビット配列を有するイネーブル信号ＥＮを生成する。本実施形態では、比較回路５４は、色データとターゲット値とが一致する（詳しくは、色データの値がターゲット値を中心とする許容値の範囲に色データの値が含まれる）場合に当該色データの位置に対応するビットを「１」にセットし、一致しない場合にはそれを「０」にセットする。例えば、比較回路５４は、１個目の画素の画像データとターゲット値とが一致する場合、イネーブル信号ＥＮの第１ビットを「１」にセットする。
【００３８】
ターゲット値は特定データ３１ａの背景色に対応している。従って、比較回路５４は、比較する画像データの色が背景色の場合にその画素に対応するビットを「１」にセットする。即ち、比較回路５４は、バッファ５２に格納された複数の画素の画像データが背景色の場合に、イネーブル信号ＥＮの対応するビットを「１」にセットする。
【００３９】
この比較回路５４にて生成されたイネーブル信号ＥＮはゲート回路５１に入力され、該ゲート回路５１は、イネーブル信号ＥＮの各ビットの状態をレジスタ６１（図３参照）に記憶する。そして、ゲート回路５１は、「１」がセットされたレジスタ６１を含むゲート回路５１ａに入力される画像データをバッファ５２に出力する。イネーブル信号ＥＮを構成する複数のビットのうち、「１」がセットされたビットに対応するバッファ５２には背景色の画像データが格納されている。従って、背景色の画像データが記憶された領域は、イネーブル信号ＥＮによって次に画像メモリ３１から読み出された画像データが書き込まれる。即ち、背景色の画像データは、次に入力される画像データによって上書きされる。
【００４０】
一方、ゲート回路５１は、「０」がセットされたレジスタ６１を含むゲート回路５１ａに入力される画像データを出力しない。イネーブル信号ＥＮを構成する複数のビットのうち、「０」がセットされたビットに対応するバッファ５２には背景色以外の色の画像データ、即ち被写体の画像データが格納されている。従って、被写体の画像データが記憶された領域は、イネーブル信号ＥＮによって次に画像メモリ３１から読み出された画像データが書き込まれない。
【００４１】
即ち、画像合成部３３は、バッファ５２に格納された複数の画素の画像データが背景色の画像データか否かを判断し、背景色の画像データの場合に次の画像データをその背景色の画像データに上書きするようにした。従って、バッファ５２にて特定データ３１ａと背景データ３１ｂとを合成して合成画像データを生成するようにした。このため、バッファ５２は、画像メモリ３１から読み出す１回分の画像データを格納すればよく、その分、画像合成装置３０、又はこれを含む半導体集積回路装置の面積を小さくすることができる。
【００４２】
図４は上記のように構成された画像合成装置３０において実行される画像合成処理のフローチャートであり、図５はデータの流れを示す概略図である。
先ず、画像合成装置３０は、画像メモリ３１から所定数（例えば１６画素）の特定データ３１ａ（画１）を取り出して（ステップ８１）バッファ５２に格納する（ステップ８２）。次に、画像合成装置３０は、バッファ５２に格納した特定データ３１ａとターゲット値とを比較し（ステップ８３）、それらが一致する場合には当該ビットの書き込みを許可（イネーブル信号ＥＮの該当するビットに「１」をセット）する（ステップ８４）。一方、画像合成装置３０は、特定データ３１ａとターゲット値とが一致しない場合には当該ビットの書き込みを禁止（イネーブル信号ＥＮの該当するビットに「０」をセット）する（ステップ８５）。
【００４３】
そして、画像合成装置３０は、バッファ５２内の全ての画素についてターゲット値との比較を終了したか否かを判断し（ステップ８６）、終了していない場合にはステップ８２へ移行し、終了している場合には次のステップ８７へ移行する。即ち、画像合成装置３０は、ステップ８２〜８５の処理を繰り返し実行し、バッファ５２内の全ての画素についてターゲット値と一致しているか否かを判断する。尚、実際には、比較回路５４は複数のデータを比較する動作を並列的に実行するように構成されており、１回の比較動作により所定数（１６画素）の特定データ（Ｒデータ，Ｇデータ，Ｂデータ）とターゲット値Tg-R,Tg-G,Tg-Bとが一致しているか否かを判断する。尚、この判断において、上記したように、画像合成装置３０は、画像データの値がターゲット値Tg-R,Tg-G,Tg-Bに許容値th-R,th-G,th-Bを考慮した値と一致するか否かを判断する。
【００４４】
次に、画像合成装置３０は、画像メモリ３１から所定数（例えば１６画素）の背景データ３１ｂ（画２）を取り出し（ステップ８７）、イネーブル信号ＥＮによって許可されたビットに対応する背景データ３１ｂをバッファ５２に書き込む（ステップ８８）。そして、画像合成装置３０は、バッファ５２内の画像データを例えば図示しない表示装置に出力する（ステップ８９）。この時、バッファ５２には、特定データ３１ａと背景データ３１ｂとが部分的に格納されている。従って、表示装置には、特定データ３１ａと背景データ３１ｂとを合成した合成画像データが出力される。
【００４５】
次に、画像合成装置３０は、画像メモリ３１内の全ての特定データ３１ａについて処理を終了したか否かを判断し（ステップ９０）、終了していない場合にはステップ８１へ移行し、終了している場合には一連の処理を終了する。即ち、画像合成装置３０は、ステップ８１〜９０の処理を繰り返し実行し、特定データ３１ａと背景データ３１ｂとを合成する。
【００４６】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）比較回路５４は、バッファ５２に記憶された特定データと特定の色を判断するためのターゲット値Tg-R,Tg-G,Tg-Bとを比較し、その比較結果に応じたイネーブル信号ＥＮに基づきバッファ５２に背景データを書き込む経路上に設けられたゲート回路５１における背景データの通過・非通過を制御するようにした。従って、バッファ５２に記憶された特定データの特定の色背景データが上書きされて合成画像データが生成される。そして、１つのバッファ５２にて特定データと背景データとが合成されるため、装置サイズの縮小を図ることができる。
【００４７】
（２）ゲート回路５１は、特定データ及び背景データを画像メモリ３１からバッファ５２に書き込む経路上に設けられ、制御回路４２は、特定データの読み出し時には該特定データがゲート回路５１を通過し、背景データの読み出し時には比較回路５４の比較結果に応じてバッファ５２に書き込む画素の通過・非通過を制御するようにした。従って、バッファ５２に記憶された特定データの画素毎に対応して背景データの通過・非通過が制御されるため、特定の色の画素に対して背景データを容易に上書きして合成画像データを生成することができる。
【００４８】
（３）ターゲットレジスタ５３にターゲット値Tg-R,Tg-G,Tg-Bと所定の範囲を示す許容値とが記憶され、比較回路５４は、特定データの値がターゲット値Tg-R,Tg-G,Tg-Bを含む許容値th-R,th-G,th-Bの範囲内か否かを判断し、該特定データがターゲット値と一致するか否かを判断するようにした。従って、誤差を許容して特定の色を確実に判断し、特定データと背景データを合成することができる。
【００４９】
尚、上記実施の形態は、以下の態様で実施してもよい。
・上記実施形態において、制御部３２の構成・動作を適宜変更しても良い。例えば、制御回路４２は、所定数の画素の画像データの読み出しを終了した際に、次に読み出す画像データのアドレスをアドレスレジスタ４１に格納するようにしてもよい。また、第１及び第２カウンタ４３，４４を特定データ３１ａと背景データ３１ｂをそれぞれ読み出すために用いたが、第１カウンタ４３を特定データ３１ａ及び背景データ３１ｂを読み出すアドレスを生成するために使用し、第２カウンタ４４を読み出し回数をカウントするカウンタとして用いても良い。
【００５０】
・上記実施形態において、図５に破線で示すように、特定データ３１ａと背景データ３１ｂを合成した合成画像データ、つまりバッファ５２から出力されるデータを画像メモリ３１に格納する構成としてもよい。
【００５１】
・上記実施形態では、特定データ３１ａ及び背景データ３１ｂは、１つの画素データ７１を構成する色データ７２（赤色（Ｒ）と緑色（Ｇ）と青色（Ｂ）の３つの色データ）が連続的に画像メモリ３１に格納されていたが、図７に示すように、色データ毎に格納されていてもよい。この場合、制御部３２は、各ブロックから所定数（例えば１６個）の色データをそれぞれ読み出すよう画像メモリ３１に出力するアドレス信号を生成する。
【００５２】
・上記実施形態では、ゲート回路５１ａに含まれるレジスタ６１の情報をセット（「１」）して特定データ３１ａがゲート回路５１ａを通過するようにしたが、それを他の構成により実施しても良い。
【００５３】
例えば、図８（ａ）に示すゲート回路９１を備える構成とする。このゲート回路９１は、イネーブル信号ＥＮを記憶するレジスタ９２と、そのレジスタ９２の出力信号と選択信号ＳＥＬが入力されるオア回路９３と、そのオア回路９３の出力信号と画像メモリ３１から読み出された画像データが入力されるアンド回路９４とを備える。制御部３２は、特定データ３１ａがゲート回路９１を通過し、背景データ３１ｂの通過・非通過がレジスタ９２の状態によって制御されるように選択信号ＳＥＬを生成する。例えば、特定データ３１ａを読み出す場合にＨレベルの選択信号ＳＥＬを出力し、背景データ３１ｂを読み出す場合にＬレベルの選択信号ＳＥＬを出力する。このように構成すれば、レジスタ９２の情報をセットする必要がなく、特定データ３１ａを通過させ、背景データ３１ｂをレジスタ９２（イネーブル信号ＥＮ）により通過・非通過させるよう制御することを容易に行なうことができる。
【００５４】
また、図８（ｂ）に示すように、スイッチ９５を備え、そのスイッチ９５を上記と同様の選択信号ＳＥＬにより画像メモリ３１から読み出された特定データ３１ａがゲート回路５１を介することなくバッファ５２に入力され、背景データ３１ｂがゲート回路５１を介してバッファ５２に入力されるように接続する。この構成によれば、レジスタ９２の情報をセットする必要がなく、特定データ３１ａをバッファ５２に格納し、背景データ３１ｂをレジスタ９２（イネーブル信号ＥＮ）によりバッファ５２に格納するよう制御することを容易に行なうことができる。
【００５５】
・上記実施形態では、ターゲット値Tg-R,Tg-G,Tg-Bと許容値th-R,th-G,th-Bとをターゲットレジスタ５３に記憶したが、ターゲット値と許容値をそれぞれ異なるレジスタに記憶してもよい。
【００５６】
・上記実施形態では、画像合成装置３０は画像メモリ３１を備える構成としたが、画像合成装置と画像メモリとを別々の半導体装置として構成しても良い。即ち、制御部３２と画像合成部３３とを含む画像合成装置が形成された１つの半導体装置と、画像メモリ３１が形成された半導体装置とを接続する。このように構成しても、上記各実施形態と同様の効果を得ることができる。
【００５７】
・上記実施形態において、図４に示す画像合成処理を適宜変更してもよい。例えば、図９に示すステップ１０１〜１１１を含む画像合成処理に変更しても良い。
この画像合成処理において、ステップ１０１〜１０６は図４に示すステップ８１〜８６と実質的に同じ処理である。
【００５８】
画像合成装置３０は、ステップ１０６においてバッファ５２内の全ての画素についてターゲット値との比較を終了したことを確認した後、ステップ１０７において、該当する複数の画素について全ての書き込みが不許可か否かを判断する。そして、画像合成装置３０は、全ての画素の書き込みが不許可の場合にはステップ１１０へ移行する。即ち、画像合成装置３０は、全ての画素の書き込みが不許可の場合にステップ１０８，１０９を実行しない。ステップ１０８〜１１１は図４に示すステップ８７〜９０と実質的に同じ処理であり、これらステップ１０８，１０９は、背景データを画像メモリ３１から読み出し、該背景データをバッファ５２に格納する処理である。全ての画素の書き込みが不許可の場合、ゲート回路５１は背景データを通過させない。つまり、背景データの読み出しが無駄となる。このため、画像合成装置３０は、全ての画素の書き込みが不許可（全ての画素がゲート回路５１を非通過）の場合にステップ１０８，１０９をスキップしてステップ１１０を実行する、即ち背景データの読み出しを行なわないでバッファ５２内の画像データをそのまま出力する。この構成により、全ての画素の書き込みが不許可の場合に背景データの読み出しを行なわないことで、その読み出しに要する時間分、全体的な処理時間を短縮することができる。
【００５９】
上記各実施の形態から把握できる技術的思想を以下に記載する。
（付記１）
特定の色を背景とする特定データに対して、その特定の色の背景に背景データを重ねて合成画像データを生成する画像合成装置において、
前記特定データを記憶するバッファと、
前記特定の色を判断するためのターゲット値と前記特定データとを比較する比較回路と、
前記特定データが記憶された前記バッファに前記背景データを書き込む経路上に設けられ、前記比較回路の比較結果に応じて前記背景データの通過・非通過を制御するゲート回路と、
を備えたことを特徴とする画像合成装置。
（付記２）
特定の色を背景とする特定データに対して、その特定の色の背景に背景データを重ねて合成画像データを生成する画像合成部と、前記画像合成部を制御する制御部とを備え、
前記画像合成部は、
前記特定データを記憶するバッファと、
前記特定の色を判断するためのターゲット値と前記特定データとを比較する比較回路と、
前記特定データが記憶された前記バッファに前記背景データを書き込む経路上に設けられ、前記比較回路の比較結果に応じて前記背景データの通過・非通過を制御するゲート回路と、
を備えたことを特徴とする画像合成装置。
（付記３）
特定の色を背景とする特定データに対して、その特定の色の背景に背景データを重ねて合成画像データを生成する画像合成部と、
前記特定データ及び前記背景データを記憶する画像メモリと、
前記画像メモリから前記特定データ及び前記背景データの読み出しを制御する制御部とを備え、
前記画像合成部は、
前記画像メモリから読み出された特定データを記憶するバッファと、
前記特定の色を判断するためのターゲット値と前記特定データとを比較する比較回路と、
前記画像メモリから読み出された前記背景データを特定データが記憶された前記バッファに書き込む経路上に設けられ、前記比較回路の比較結果に応じて前記背景データの通過・非通過を制御するゲート回路と、
を備えたことを特徴とする画像合成装置。
（付記４）
前記ゲート回路は、前記特定データ及び前記背景データを前記画像メモリから前記バッファに書き込む経路上に設けられ、
前記制御部は、前記特定データの読み出し時には該特定データが前記ゲート回路を通過し、前記背景データの読み出し時には前記比較回路の比較結果に応じて前記バッファに書き込む画素の通過・非通過を制御する、
ことを特徴とする付記３に記載の画像合成装置。
（付記５）
前記ターゲット値を記憶するレジスタと、
所定の範囲を示す許容値を記憶するレジスタとを備え、
前記比較回路は、前記特定データの値が前記ターゲット値を含む前記許容値の範囲内か否かを判断することを特徴とする付記１〜付記４のうちの何れか一つに記載の画像合成装置。
（付記６）
前記制御部は、前記比較回路の比較結果に基づいて、前記特定データに重ね書きする背景データの全てが前記ゲート回路を非通過の場合に該背景データの読み出しを行なわずに前記バッファに記憶された特定データを合成画像データとして出力するようにしたことを特徴とする付記付記１〜付記５のうちの何れか一つに記載の画像合成装置。
【図面の簡単な説明】
【００６０】
【図１】画像合成装置の概略ブロック図である。
【図２】画像データの並びを示す説明図である。
【図３】ゲート回路の一部回路図である。
【図４】画像合成処理のフローチャートである。
【図５】データの流れを示す概略図である。
【図６】画像合成の説明図である。
【図７】別の画像データの並びを示す説明図である。
【図８】（ａ）（ｂ）は別の画像合成装置の一部ブロック図である。
【図９】別の画像合成処理のフローチャートである。
【図１０】従来の画像合成処理のフローチャートである。
【図１１】従来のデータの流れを示す概略図である。
【符号の説明】
【００６１】
３０  画像合成装置
３１  画像メモリ
３１ａ  特定データ
３１ｂ  背景データ
３２  制御部
３３  画像合成部
５１，５１ａ  ゲート回路
５２  バッファ
５３  レジスタ
５４  比較回路
Tg-R,Tg-G,Tg-B  ターゲット値
th-R,th-G,th-B  許容値
【図１】
2005346279.tif 000003
【図２】
2005346279.tif 000004
【図３】
2005346279.tif 000005
【図４】
2005346279.tif 000006
【図５】
2005346279.tif 000007
【図６】
2005346279.tif 000008
【図７】
2005346279.tif 000009
【図８】
2005346279.tif 000010
【図９】
2005346279.tif 000011
【図１０】
2005346279.tif 000012
【図１１】
2005346279.tif 000013