(57)【要約】【課題】  画素電極とソースバスラインとの間の寄生容量を低減可能な表示装置を実現する。【解決手段】  画素電極２１やソースバスライン１８の近傍に、シールド電極３１が設けられている。シールド電極３１は、ゲートバスライン１５と同層に形成したり、ソースバスライン１８と同層に形成したりすることができる。シールド電極３１は、周囲を絶縁体で囲まれていてもよいし、ソースバスライン１８以外の配線に接続されていてもよい。このようなシールド電極３１を設けたので、画素電極２１とソースバスライン１８との間のソース・ドレイン間寄生容量を低減することができる。【選択図】  図４
2005215341.tif 000002
【特許請求の範囲】
【請求項１】
ゲートバスラインと、ソースバスラインと、該ゲートバスラインと該ソースバスラインとで囲まれた領域内であって、ソースバスラインからデータ信号を受け取る画素電極とを有する表示装置において、
上記ソースバスラインおよび上記画素電極と接触しない位置に、上記ソースバスラインと上記画素電極との間の容量を低減するシールド電極が配置されていることを特徴とする表示装置。
【請求項２】
上記シールド電極が、上記ソースバスラインの、上記画素電極に対向している面とは反対の面の側に形成されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
上記シールド電極が、上記ゲートバスラインと同層に形成されていることを特徴とする請求項１に記載の表示装置。
【請求項４】
上記シールド電極が半導体で形成されていることを特徴とする請求項１に記載の表示装置。
【請求項５】
上記シールド電極が、上記ソースバスラインと同層に形成されていることを特徴とする請求項１に記載の表示装置。
【請求項６】
上記シールド電極が、上記ソースバスラインと上記画素電極との間に形成されていることを特徴とする請求項１に記載の表示装置。
【請求項７】
上記シールド電極が、上記画素電極の、上記ソースバスラインに対向している面とは反対の面の側に形成されていることを特徴とする請求項１に記載の表示装置。
【請求項８】
上記シールド電極の全表面が絶縁体に囲まれていることを特徴とする請求項１に記載の表示装置。
【請求項９】
上記シールド電極が、上記ソースバスライン以外の配線に接続されていることを特徴とする請求項１に記載の表示装置。
【請求項１０】
上記シールド電極が、上記ゲートバスラインに接続されていることを特徴とする請求項９に記載の表示装置。
【請求項１１】
該表示装置はさらに補助容量配線を備え、上記シールド電極が、前記補助容量配線に接続されていることを特徴とする請求項９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置等の表示装置に関するものである。
【背景技術】
【０００２】
種々の情報を表示する表示装置として、例えば液晶表示装置が用いられている。このような表示装置は、例えば、図１６に示すように、ゲートバスライン、ソースバスライン、補助容量配線、上記ゲートバスラインと上記ソースバスラインとで囲まれた領域内であって上記ソースバスラインと重なるように配置されて上記ソースバスラインからデータ信号を受け取る画素電極、および上記画素電極に対向する対向電極を有している。
【０００３】
このようなものとしては、例えば特許文献１、２等のものが挙げられる。
【特許文献１】特開平９−９６８３９号公報（公開日平成９年４月８日）
【特許文献２】特開２００２−１５１６９９号公報（公開日平成１４年５月２４日）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の構成では、図１８に示すように、画素電極２１とソースバスライン１８とが重なった部分がソース・ドレイン間寄生容量（本明細書では、以降、Ｃsdとの略称も用いる）を形成している。このソース・ドレイン間寄生容量は縦クロストーク、フリッカの要因となるので好ましくない。なお、図中、黒い矢印はデータ信号の印加を示す。
【０００５】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、画素電極とソースバスラインとの間の寄生容量を低減可能な表示装置を実現することにある。
【課題を解決するための手段】
【０００６】
上記の課題を解決するため、本発明に係る表示装置は、ゲートバスラインと、ソースバスラインと、該ゲートバスラインと該ソースバスラインとで囲まれた領域内であって、ソースバスラインからデータ信号を受け取る画素電極とを有する表示装置において、上記ソースバスラインおよび上記画素電極と接触しない位置に、上記ソースバスラインと上記画素電極との間の容量を低減するシールド電極が配置されていることを特徴としている。
【０００７】
上記の構成により、上記ソースバスラインおよび上記画素電極と接触しない位置に、上記ソースバスラインと上記画素電極との間の容量を低減するシールド電極が配置されている。すなわち、上記シールド電極は、上記ソースバスラインと上記画素電極との間の電界を遮蔽する方向に働く。したがって、上記ソースバスラインと上記画素電極との間の容量を低減することができる。それゆえ、縦クロストークやフリッカを低減することができるという効果を奏する。
【０００８】
また、本発明に係る表示装置は、上記の構成に加えて、上記シールド電極が、上記ソースバスラインの、上記画素電極に対向している面とは反対の面の側に形成されていることを特徴としている。
【０００９】
上記の構成により、上記シールド電極が、上記ソースバスラインの、上記画素電極に対向している面とは反対の面の側に形成されている。したがって、既存の製造プロセスにおいて、ゲートバスラインをパターンニングする工程で、パターンを変更するだけの簡単な変更で、シールド電極を形成することができる。それゆえ、上記の構成による効果に加えて、工程を簡素化し、製造コストの上昇を抑えることができるという効果を奏する。
【００１０】
また、本発明に係る表示装置は、上記の構成に加えて、上記シールド電極が、上記ゲートバスラインと同層に形成されていることを特徴としている。
【００１１】
上記の構成により、上記シールド電極が、上記ゲートバスラインと同層に形成されている。したがって、既存の製造プロセスにおいて、ゲートバスラインをパターンニングする工程で、パターンを変更するだけの簡単な変更で、シールド電極を形成することができる。それゆえ、上記の構成による効果に加えて、工程を簡素化し、製造コストの上昇を抑えることができるという効果を奏する。
【００１２】
また、本発明に係る表示装置は、上記の構成に加えて、上記シールド電極が半導体で形成されていることを特徴としている。
【００１３】
上記の構成により、上記シールド電極が半導体で形成されている。したがって、既存の製造プロセスにおいて、必要な半導体をパターンニングする工程で、パターンを変更するだけの簡単な変更で、シールド電極を形成することができる。それゆえ、上記の構成による効果に加えて、工程を簡素化し、製造コストの上昇を抑えることができるという効果を奏する。
【００１４】
また、本発明に係る表示装置は、上記の構成に加えて、上記シールド電極が、上記ソースバスラインと同層に形成されていることを特徴としている。
【００１５】
上記の構成により、上記シールド電極が、上記ソースバスラインと同層に形成されている。したがって、既存の製造プロセスにおいて、ソースバスラインをパターンニングする工程で、パターンを変更するだけの簡単な変更で、シールド電極を形成することができる。それゆえ、上記の構成による効果に加えて、工程を簡素化し、製造コストの上昇を抑えることができるという効果を奏する。
【００１６】
また、本発明に係る表示装置は、上記の構成に加えて、上記シールド電極が、上記ソースバスラインと上記画素電極との間に形成されていることを特徴としている。
【００１７】
上記の構成により、上記シールド電極が、上記ソースバスラインと上記画素電極との間に形成されている。したがって、上記シールド電極が上記ソースバスラインと上記画素電極との間の電界を遮蔽する効果が高くなる。それゆえ、上記の構成による効果に加えて、より顕著にソースバスラインと画素電極との間の容量を低減することができるという効果を奏する。
【００１８】
また、本発明に係る表示装置は、上記の構成に加えて、上記シールド電極が、上記画素電極の、上記ソースバスラインに対向している面とは反対の面の側に形成されていることを特徴としている。
【００１９】
上記の構成により、上記シールド電極が、上記画素電極の、上記ソースバスラインに対向している面とは反対の面の側に形成されている。したがって、上記画素電極の、上記ソースバスラインに対向している面には、シールド電極を配置する必要がない。それゆえ、上記の構成による効果に加えて、上記画素電極の、上記ソースバスラインに対向している面側における設計の自由度を増すことができるという効果を奏する。
【００２０】
また、本発明に係る表示装置は、上記の構成に加えて、上記シールド電極の全表面が絶縁体に囲まれていることを特徴としている。
【００２１】
上記の構成により、上記シールド電極の全表面が絶縁体に囲まれている。これはすなわち、表示パネルを構成する層状構造物の中で、シールド電極が、まわりの導体（ソースバスライン、ゲートバスライン、補助容量配線、画素電極など）から離れた浮島状になっているということである。また、例えば、グランドに接続されていてもよい。したがって、シールド電極とソースバスラインとの間に生じる電界強度を抑えることができる。それゆえ、上記の構成による効果に加えて、ソースバスラインを駆動するソースドライバにとっての負荷を抑えることができ、消費電力の増加を抑えることができるという効果を奏する。
【００２２】
また、他の配線に接続しないので、他の配線との位置関係の自由度が大きくなる。それゆえ、上記の構成による効果に加えて、設計の自由度を大きくすることができるという効果を奏する。
【００２３】
また、本発明に係る表示装置は、上記の構成に加えて、上記シールド電極が、上記ソースバスライン以外の配線に接続されていることを特徴としている。
【００２４】
上記の構成により、上記シールド電極が、上記ソースバスライン以外の配線に接続されている。その結果、シールド電極の電位がソースバスラインの電位と異なることが保証されやすい。例えば、少なくともある時間において、あるいは常に、ソースバスラインの電位とは異なるような、別の配線に接続される。そのような配線は、ソースバスラインの電位が一定である期間に一定の電位を有すればよく、ソースバスラインの電位が変化するのと同じタイミングで種々の電位に変化するようなものであってもよい。また、常に一定の電位を保つ配線でもよい。したがって、シールド電極とソースバスラインとの間の電界をシールド電極が浮島状の場合より確実に強めることができる。それゆえ、上記の構成による効果に加えて、より顕著にソースバスラインと画素電極との間の容量を低減することができるという効果を奏する。
【００２５】
また、本発明に係る表示装置は、上記の構成に加えて、上記シールド電極が、上記ゲートバスラインに接続されていることを特徴としている。
【００２６】
上記の構成により、上記シールド電極が、上記ゲートバスラインに接続されている。したがって、シールド電極とソースバスラインとの間の電界をシールド電極が浮島状の場合より確実に強めることができる。それゆえ、上記の構成による効果に加えて、より顕著にソースバスラインと画素電極との間の容量を低減することができるという効果を奏する。
【００２７】
また、本発明に係る表示装置は、上記の構成に加えて、該表示装置はさらに補助容量配線を備え、上記シールド電極が、前記補助容量配線に接続されていることを特徴としている。
【００２８】
上記の構成により、上記シールド電極が、補助容量配線に接続されている。したがって、シールド電極とソースバスラインとの間の電界をシールド電極が浮島状の場合より確実に強めることができる。それゆえ、上記の構成による効果に加えて、より顕著にソースバスラインと画素電極との間の容量を低減することができるという効果を奏する。
【発明の効果】
【００２９】
以上のように、本発明に係る表示装置は、上記ソースバスラインおよび上記画素電極と接触しない位置に、上記ソースバスラインと上記画素電極との間の容量を低減するシールド電極が配置されている構成であるので、上記ソースバスラインと上記画素電極との間の容量を低減することができる。それゆえ、縦クロストークやフリッカを低減することができるという効果を奏する。
【発明を実施するための最良の形態】
【００３０】
〔実施の形態１〕
本形態に係る表示装置は、液晶表示装置であり、その表示画素部１０は、図１ないし図３に示すように、ゲートバスライン１５、ソースバスライン１８、補助容量配線１６、上記ゲートバスラインと上記ソースバスラインとで囲まれた領域内であって上記ソースバスラインからデータ信号を受け取る画素電極２１、および上記画素電極に対向する対向電極(図示せず)を有しており、アクティブマトリクス型の液晶表示装置である。上記ソースバスライン１８は、絶縁膜を挟んで各画素電極２１と重なるように配置することができる。２５は反射電極である。
【００３１】
図２中の部位ＡないしＥは、図３、図４中の部位ＡないしＥとそれぞれ対応している。
【００３２】
１６は補助容量配線である。
【００３３】
１３はＳｉ半導体層であり、補助容量配線１６、ドレイン電極１９、ゲート電極１５ａ・１５ｂ、ソースバスライン１８のソース電極とそれぞれ重なる領域１３ａ・１３ｂ・１３ｃ・１３ｄを有している。
【００３４】
ソースバスライン１８はそのコンタクトホール１８ａでＳｉ半導体層１３と接続されている。
【００３５】
１９はドレイン電極であり、コンタクトホール２１ａおよびコンタクトホール１９ａを介して画素電極２１および１３ｃとそれぞれ接続されている。
【００３６】
ここで、本形態においては、シールド電極３１が画素電極２１やソースバスライン１８の近傍に設けられている。シールド電極３１は、画素電極２１とソースバスライン１８との間のソース・ドレイン間寄生容量（Ｃsd）（以下、単に寄生容量と称する）を低減するために形成されたものである。
【００３７】
シールド電極とは、他の電極間における電界を遮蔽する機能を備えた導電体全般をいう。したがって、シールド電極はゲートバスラインといった電位を与える配線と接続されているもののみならず、電位を与える配線と接続されていないもの（いわゆるフローティング状態）も含むものである。また、ここでいう導電体全般には、例えば金属膜といった良導体の他に、例えばＰをドープしたｎ＋半導体といった半導体を含む。
【００３８】
前述のように画素電極２１はソースバスライン１８と重なるように配置されているので、画像表示のためにデータ信号をソースバスライン１８に印加すると、画素電極２１とソースバスライン１８との間に電界が発生し、それにより、画素電極２１とソースバスライン１８とが重なった部分に寄生容量が形成される。すでに述べたようにこの寄生容量は縦クロストーク、フリッカの要因となるので好ましくない。それに対し、本形態では、画素電極２１およびソースバスライン１８に接触しない（すなわち絶縁された）位置に、導体または半導体からなる上記シールド電極３１を配置する。これにより、このシールド電極３１がこの電界を遮蔽する方向に働き、上記寄生容量を低減する。
【００３９】
すなわち、ソースバスライン１８の近傍では、画素電極２１とソースバスライン１８とに挟まれた領域のみならず、あらゆる方向に、ソースバスライン１８に印加される信号によって電界が発生している。ソースバスライン１８からみて画素電極２１とは逆の方向にも電界は発生している。そして、画素電極２１がソースバスライン１８の近傍に存在することにより、この電界も、画素電極２１に印加されることとなる。そこで、このように電界の発生している位置に上記シールド電極３１を配置することで、このシールド電極３１が、上記のようにソースバスライン１８から画素電極２１に印加される電界を遮蔽することができる。これは言い換えれば、画素電極２１とソースバスライン１８との間の容量を低減しているということである。すなわち、周知の通り一般に容量は２つの導体について電界が存在しうる空間の性質によって影響されるが、本形態ではこの空間内にシールド電極３１を置くことで、この空間を、ソースバスライン１８から出た電気力線が画素電極２１に入りにくいものに変化させたということがいえ、これはすなわち容量を低減したことに他ならない。
【００４０】
本形態では、図２に示すように、シールド電極３１はソースバスライン１８の長手方向（水平ラインと直交する方向）に沿って伸びる平面形状であり、長方形形状をしている。
【００４１】
本形態では、図４に示すように、シールド電極３１は、ソースバスライン１８の、画素電極２１に対向している面とは反対の面の側（図中、下側）に形成されている。ここでは、シールド電極３１は、ソースバスライン１８の一つ下層の絶縁体である層間絶縁膜１７を挟んだ位置に形成されている。
【００４２】
図３、図４に示すようにソースバスライン１８は２つの画素電極２１と重なるように配置されている。ここでは、シールド電極３１の長手方向（水平ラインと直交する方向）の中心はソースバスライン１８の長手方向の中心と一致している。すなわち、シールド電極３１は、ソースバスライン１８の長手方向の中心を通り水平ラインと直交する平面（図示せず）（平面Ｓとする）について、左右対称となっている。その結果、本形態では、ソースバスライン１８と、いずれの画素電極２１との間の寄生容量をも、等しく低減するようになっている。
【００４３】
また、本形態では、シールド電極３１はゲートバスライン１５と同層に形成されている。また、本形態では、シールド電極３１はゲートバスライン１５と同材料で形成されている。そのため、新たな材料を用意する必要が無く、その分、シールド電極３１による製造コストの上昇を抑えることができる。
【００４４】
また、本形態では、シールド電極３１はフローティング配置されている。ここで、フローティング配置とは、シールド電極３１を、いかなる電気信号（電位）が印加される部材からも完全に絶縁した状態になるように配置することであり、全表面が絶縁体で囲まれているような配置とすることである。これはあたかも絶縁体の中で浮いている「浮島」のような構造である。なお、シールド電極３１はグランドに接続されていてもよい。
【００４５】
ここで、シールド電極３１とソースバスライン１８との間にも容量（以降、シールド容量と称する）が形成されることとなるが、ソースドライバ（図示せず）からみるとこの容量も負荷の一つとなる。しかし、このようにフローティング配置とすると、この容量がそれほど大きくならずに済むようにすることもできるので、その分、消費電力を抑えることができる。
【００４６】
また、このようにフローティング配置とすると、他の配線との接続方法を考える必要がないので、その分、設計の自由度を大きくすることができる。
【００４７】
液晶表示装置の製造方法について説明する。本形態の構成の場合の製造手順を述べる前に、まず、一般的な構成の場合の手順について説明する。
【００４８】
図３、図１７に示すように、まず、プラズマＣＶＤ法により絶縁性基板としてのガラス基板１１上にベースコート１２としてＳｉＯ2を厚さ１００ｎｍ設ける。
【００４９】
次に、ベースコート１２上に、プラズマＣＶＤ法によりＳｉ半導体層１３（例えばシリコン層）を厚さ５０ｎｍで設ける。そのＳｉ半導体層１３を熱処理として、レーザアニールによりＳｉ半導体層１３の結晶化を行う。さらに、そのＳｉ半導体層１３を平面所定形状にパターンニングする。
【００５０】
さらに、このＳｉ半導体層１３上に、プラズマＣＶＤ法によりゲート絶縁膜１４としてＳｉＯ2を厚さ１００ｎｍで設ける。
【００５１】
さらに、ゲート絶縁膜１４上に、導電性物質として、膜厚５０ｎｍの窒化タンタル膜、膜厚３７０ｎｍのタングステン膜からなる導電性物質ＧＥをスパッタリング法にて順次積層し、補助容量配線１６、ゲートバスライン１５（ゲート電極１５ａ・１５ｂも含む）となる所定形状にパターンニングする。なお、これらの導電性物質ＧＥは、窒化タンタル、タングステンの材料に代えて、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料または、化合物材料で形成することもできる。
【００５２】
上記Ｓｉ半導体層１３に、ゲート電極１５ａ・１５ｂの上からゲート絶縁膜１４を通してＰ（リン）をドーピングし、ゲート電極１５ａ・１５ｂの両側のＳｉ半導体層１３をｎ−領域やｎ＋領域（トランジスタのソース領域とドレイン領域）とする。これによってトランジスタが形成される。なお、これはＮチャネル形成の場合であって、Ｐチャネル形成の場合にはＳｉ半導体層１３にＢ（ボロン）をドーピングする。
【００５３】
さらに、熱処理を行い、Ｓｉ半導体層１３に添加された不純物元素を活性化処理する。
【００５４】
さらに、絶縁膜として、ＣＶＤ法により窒化シリコン膜、酸化シリコン膜の２層構造からなる層間絶縁膜１７を膜厚９５０ｎｍに設ける。
【００５５】
次いで、トランジスタ部のドレイン領域およびソース領域に達するコンタクトホール部１８ａ・１９ａをゲート絶縁膜１４および層間絶縁膜１７にそれぞれ形成する。
【００５６】
その後、導電性物質ＳＥ（ここでは導電性物質ＳＥとソースバスラインとは同一材料）として、Ｔｉ、Ａｌ、Ｔｉをそれぞれ１００ｎｍ、５００ｎｍ、１００ｎｍの各膜厚にてスパッタリング法により順次積層し、これらを所定形状にパターンニングしてソースバスライン１８およびドレイン電極１９を形成する。
【００５７】
以上の積層構造を熱処理して、上記Ｓｉ半導体層１３を水素化する工程を行う。この水素化工程は、窒化シリコン膜などからなる層間絶縁膜１７に含まれる水素によりＳｉ半導体層１３のダングリングボンドを終端する工程である。
【００５８】
さらに、層間絶縁膜１７、ソースバスライン１８およびドレイン電極１９上に、有機絶縁材料からなる樹脂層２０を設ける。この場合、樹脂層２０は１．６μｍの膜厚で設ける。
【００５９】
さらに、ドレイン電極１９に達するコンタクトホール２１ａを形成し、画素電極２１となるＩＴＯ（インジウム錫酸化物）をスパッタリング法により膜厚１００ｎｍで設け、所定形状にパターンニングしてマトリクス状に複数の画素電極２１を設ける。
【００６０】
その後、これらの画素電極２１および樹脂層２０上に配向膜（図示せず）を印刷して所定方向のラビング処理を行って、本実施形態のアクティブマトリクス基板が完成する。
【００６１】
このアクティブマトリクス基板の配向膜側に球状スペーサ（図示せず）を散布、あるいは樹脂絶縁膜を柱状に形成後、アクティブマトリクス基板に対向基板（図示せず）を重ね合わせて、アクティブマトリクス基板と対向基板とを所定間隔で均一に貼り合わせる。これら両基板の間に液晶層を挟持させる。この対向基板には、透明電極である対向電極(図示せず)が形成されており、この上に配向膜（図示せず）を印刷した後、上記と同様のラビング処理が行われている。以上によりアクティブマトリクス基板を用いた表示装置としてのアクティブ型液晶表示装置が完成する。
【００６２】
次に、本形態における製造方法について説明する。なお、上記の一般的な手順と同じ部分の説明は省略する。
【００６３】
図３、図４に示すように、上記ゲート絶縁膜１４を設け、次に、ゲート絶縁膜１４上に、上記導電性物質ＧＥをスパッタリング法にて順次積層し、上記同様の補助容量配線１６、ゲートバスライン１５（ゲート電極１５ａ・１５ｂも含む）とともに、シールド電極３１となる所定形状にパターンニングする。
【００６４】
このように、既存の製造プロセスを用いて、ただゲートバスライン１５のパターンニングの形状を変更するだけで、シールド電極３１を形成することができる。そのため、シールド電極３１という部材が増えたにもかかわらずそれによる製造コストの上昇を抑えることができる。
【００６５】
本発明は、トップゲート構造にも、逆スタガ構造にも適用できる。
【００６６】
また、ここではストライプ配列の例について述べたが、デルタ配列にも適用できる。
【００６７】
図５に示すように、シールド電極として、３１ａ・３１ｂとしてもよい。これは、図４に示すシールド電極３１の、長手方向の中心を含む部分のみを切除して端部を含む部分を残したような形状である。なお、シールド電極３１ａ・３１ｂは上記平面Ｓについて左右対称という点は上記と同じである。
【００６８】
このような構成とすれば、シールド電極とソースバスライン１８とが重なっている面積を小さくすることができるので、その分、シールド容量を低減することができる。
【００６９】
また、別の例として、フローティング配置ではなく、図６に示すように、シールド電極３１を、ソースバスライン１８以外の任意の配線（電極を含む）に接続されている構成としてもよい。コンタクトホール３１ｈによってシールド電極３１を該配線に接続すればよい。コンタクトホール３１ｈは、シールド電極３１を形成する面に、該配線に到達するようなコンタクトホール用の穴を形成しておき、シールド電極を形成するときのパターンニングを適宜変更すれば製造可能である。
【００７０】
このような構成とすれば、シールド電極３１の電位がソースバスライン１８の電位と異なることが保証されやすい。したがって、シールド電極３１とソースバスライン１８との間の電界をシールド電極が浮島状の場合より確実に強めることができ、より顕著にソースバスライン１８と画素電極２１との間の容量を低減することができる。
【００７１】
例えば、少なくともある時間において、あるいは常に、ソースバスラインの電位とは異なるような、別の配線に接続される。そのような配線は、ソースバスラインの電位が一定である期間に一定の電位を有すればよく、ソースバスラインの電位が変化するのと同じタイミングで種々の電位に変化するようなものであってもよい。また、常に一定の電位を保つ配線でもよい。
【００７２】
また、図７に示すように、シールド電極３１が、上記ソースバスライン１８以外の任意の配線の一つとしての補助容量配線１６に接続されている構成としてもよい。
【００７３】
〔実施の形態２〕
本形態では、図８、図９に示すように、ソースバスライン１８の長手方向（水平ラインと直交する方向）の中心は、一つの水平ライン上にあって注目ソースバスライン１８に最も近い２つの画素電極２１の間の距離の中央（中心Ｇとする）と一致せず、ソースバスライン１８と重なる面積が２つの画素電極２１間で異なる構成としている。ソースバスライン１８と図中、左側の画素電極２１とが重なる面積が、ソースバスライン１８と図中、右側の画素電極２１とが重なる面積よりも小さいようにしている。なお、ソースバスライン１８と図中、左側の画素電極２１とが重なる面積は０であってもよい。
【００７４】
そして、シールド電極３１はソースバスライン１８と同層に形成されており、シールド電極３１は、ソースバスライン１８の長手方向に沿って、ソースバスライン１８と上記の遠いほうの画素電極（図中、左側の画素電極２１）の近傍、より詳しくは、樹脂層２０を挟んで画素電極２１の真下に配置されている。
【００７５】
また、本形態では、シールド電極３１はソースバスライン１８と同材料で形成されている。そのため、新たな材料を用意する必要が無く、その分、シールド電極３１による製造コストの上昇を抑えることができる。
【００７６】
また、本形態では、上記のようにシールド電極３１はソースバスライン１８と同層に形成されている。その結果、既存の製造プロセスを用いて、ただソースバスライン１８のパターンニングの形状を変更するだけで、シールド電極３１を形成することができる。そのため、シールド電極３１という部材が増えたにもかかわらずそれによる製造コストの上昇を抑えることができる。
【００７７】
また、本形態では、シールド電極３１はフローティング配置されている。その結果、すでに述べたように、シールド容量の増大を抑え、消費電力を抑えることができる。また、設計の自由度を大きくすることができる。
【００７８】
それ以外は図２ないし図４を用いて述べたのと同様なので説明を省略する。
【００７９】
図１０に示すように、シールド電極として、図９のシールド電極３１同様にソースバスライン１８と同層に形成されたシールド電極３１ａと、ゲートバスライン１５と同層に形成されたシールド電極３１ｂとの両方を設けてもよい。
【００８０】
また、この図１０の例では、シールド電極３１ｂの長手方向（水平ラインと直交する方向）の中心は上記中心Ｇと一致せず、シールド電極３１ｂと重なる面積が２つの画素電極２１間で異なる構成としている。その異なり方は、ソースバスライン１８と画素電極２１との重なり面積の大小関係と逆であり、シールド電極３１ｂと図中、左側の画素電極２１とが重なる面積が、シールド電極３１ｂと図中、右側の画素電極２１とが重なる面積よりも大きいようにしている。なお、シールド電極３１ｂと図中、右側の画素電極２１とが重なる面積は０であってもよい。
【００８１】
その結果、シールド電極３１ｂは、ソースバスライン１８と、ソースバスライン１８との重なり面積が大きいほうの画素電極２１との間の寄生容量よりも、ソースバスライン１８と、ソースバスライン１８との重なり面積が小さいほうの画素電極２１との間の寄生容量を、より低減するようになっている。
【００８２】
また、別の例として、フローティング配置ではなく、図６の例で述べたのと同様、図１１に示すように、シールド電極３１が、ソースバスライン１８以外の任意の配線（電極を含む）に接続されている構成としてもよい。
【００８３】
〔実施の形態３〕
本形態では、図１２、図１３に示すように、シールド電極３１はソースバスライン１８と画素電極２１との間に形成されている。そのため、シールド電極３１がソースバスライン１８と画素電極２１との間の電界を遮蔽する効果が高くなる。それゆえ、より顕著にソースバスライン１８と画素電極２１との間の容量を低減することができる。
【００８４】
このようなシールド電極３１を形成するには、前述の製造プロセスにおいて、樹脂層２０の形成を前半と後半とに分け、前半と後半の間に、シールド電極３１の材料を積層すればよい。
【００８５】
シールド電極３１は、フローティング配置してもよいし、図６の例で述べたのと同様、図１４に示すように、ソースバスライン１８以外の任意の配線（電極を含む）に接続されている構成としてもよい。
【００８６】
それ以外は図２ないし図４を用いて述べたのと同様なので説明を省略する。
【００８７】
〔実施の形態４〕
本形態では、図１２、図１５に示すように、シールド電極３１は、画素電極２１の、ソースバスライン１８に対向している面とは反対の面の側に形成されている。そのため、画素電極２１の、ソースバスライン１８に対向している面には、シールド電極を配置する必要がない。それゆえ、ソースバスライン１８に対向している面側における設計の自由度を増すことができる。
【００８８】
このようなシールド電極３１を形成するには、前述の製造プロセスにおいて、画素電極２１を形成した後、さらに、前半と後半とに分けて絶縁膜２２を形成することとし、その前半と後半の間に、シールド電極３１の材料を積層すればよい。
【００８９】
シールド電極３１は、フローティング配置してもよいし、図６の例で述べたのと同様、ソースバスライン１８以外の任意の配線（電極を含む）に接続されている構成としてもよい。
【００９０】
それ以外は図２ないし図４を用いて述べたのと同様なので説明を省略する。
【００９１】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００９２】
液晶表示装置によって種々の情報を表示するような用途にも適用できる。
【図面の簡単な説明】
【００９３】
【図１】本発明に係る液晶表示装置の表示パネルの構成例を示す平面図である。
【図２】本発明に係る液晶表示装置の表示パネルの構成例を示すものであり、シールド電極をゲートバスラインと同材料で形成してフローティング配置した構成を示す平面図である。
【図３】本発明に係る液晶表示装置の表示パネルの構成例を示す断面図である。
【図４】本発明に係る液晶表示装置の表示パネルの構成例を示すものであり、シールド電極をゲートバスラインと同材料で形成した構成を示す断面図である。
【図５】本発明に係る液晶表示装置の表示パネルの構成例を示すものであり、シールド電極をゲートバスラインと同材料で形成した構成を示す断面図である。
【図６】本発明に係る液晶表示装置の表示パネルの構成例を示すものであり、シールド電極をゲートバスラインと同材料で形成してソースバスライン以外の任意の電極に接続配置した構成を示す平面図である。
【図７】本発明に係る液晶表示装置の表示パネルの構成例を示すものであり、シールド電極をゲートバスラインと同材料で形成して補助容量配線に接続配置した構成を示す平面図である。
【図８】本発明に係る液晶表示装置の表示パネルの構成例を示すものであり、シールド電極をソースバスラインと同材料で形成してフローティング配置した構成を示す平面図である。
【図９】本発明に係る液晶表示装置の表示パネルの構成例を示すものであり、シールド電極をソースバスラインと同材料で形成した構成を示す断面図である。
【図１０】本発明に係る液晶表示装置の表示パネルの構成例を示すものであり、シールド電極を１つはソースバスラインと同材料で形成し、もう1つのシールド電極をゲートバスラインと同材料で形成した構成を示す断面図である。
【図１１】本発明に係る液晶表示装置の表示パネルの構成例を示すものであり、シールド電極をソースバスラインと同材料で形成してソースバスライン以外の任意の電極に接続配置した構成を示す平面図である。
【図１２】本発明に係る液晶表示装置の表示パネルの構成例を示すものであり、シールド電極を任意の材料で形成してフローティング配置した構成を示す平面図である。
【図１３】本発明に係る液晶表示装置の表示パネルの構成例を示すものであり、シールド電極を任意の材料で形成した構成を示す断面図である。
【図１４】本発明に係る液晶表示装置の表示パネルの構成例を示すものであり、シールド電極を任意の材料で形成してソースバスライン以外の任意の電極に接続配置した構成を示す平面図である。
【図１５】本発明に係る液晶表示装置の表示パネルの構成例を示すものであり、シールド電極を任意の材料で形成した構成を示す断面図である。
【図１６】従来の液晶表示装置の表示パネルの構成例を示す平面図である。
【図１７】従来の液晶表示装置の表示パネルの構成例を示す断面図である。
【図１８】ソース・ドレイン間寄生容量が生成される様子を示す模式図である。
【符号の説明】
【００９４】
１０    表示画素部
１１    ガラス基板
１２    ベースコート
１３    Ｓｉ半導体層
１３ａ  領域
１３ｂ  領域
１３ｃ  領域
１３ｄ  領域
１４    ゲート絶縁膜
１５    ゲートバスライン
１５ａ  ゲート電極
１５ｂ  ゲート電極
１６    補助容量配線
１７    層間絶縁膜
１８    ソースバスライン
１８ａ  コンタクトホール
１９    ドレイン電極
１９ａ  コンタクトホール
２０    樹脂層
２１    画素電極
２１ａ  コンタクトホール
２２    絶縁膜
２５    反射電極
３１    シールド電極
３１ｈ  コンタクトホール
【図１】
2005215341.tif 000003
【図２】
2005215341.tif 000004
【図３】
2005215341.tif 000005
【図４】
2005215341.tif 000006
【図５】
2005215341.tif 000007
【図６】
2005215341.tif 000008
【図７】
2005215341.tif 000009
【図８】
2005215341.tif 000010
【図９】
2005215341.tif 000011
【図１０】
2005215341.tif 000012
【図１１】
2005215341.tif 000013
【図１２】
2005215341.tif 000014
【図１３】
2005215341.tif 000015
【図１４】
2005215341.tif 000016
【図１５】
2005215341.tif 000017
【図１６】
2005215341.tif 000018
【図１７】
2005215341.tif 000019
【図１８】
2005215341.tif 000020