(57)【要約】【課題】  品種等を容易に識別することができる半導体装置、コード識別方法及びコード識別システムを提供する。【解決手段】  半導体装置は、デプレッション型ｎＭＯＳ−ＦＥＴ１１と、エンハンスメント型ｎＭＯＳ−ＦＥＴ１２と、接地用のパッド２１と、ＲＯＭコード認識用のパッド２２，２３と、を備えている。接地用のパッド２１とＲＯＭコード認識用のパッド２２または２３とを、計測装置１３のプローブ端子２７ｂとプローブ端子２７ａとでプロービングさせることにより、ＦＥＴを通じて電流計２４に流れる電流の導通または非導通でＲＯＭコードを識別する。【選択図】  図１
2005191292.tif 000002
【特許請求の範囲】
【請求項１】
識別コードを設定する識別コード設定部と、
前記識別コード設定部に接続され、該識別コード設定部に電流を流すための複数のパッドと、を備え、
前記識別コード設定部は、前記複数のパッドからの電流の導通または非導通を定めることにより前記識別コードを設定する、ことを特徴とする半導体装置。
【請求項２】
前記識別コード設定部は二端子を有し、
前記複数のパッドは、
前記識別コード設定部の一方の端子に接続され、前記識別コード設定部をＧＮＤに接地させる接地用パッドと、
前記識別コード設定部の他方の端子に接続され、前記接地用パッドとの間に電流を流すための識別コード認識用パッドと、を備える、ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記識別コード設定部は、識別コードデータを設定する複数のデータ設定部から構成され、
前記複数のデータ設定部に設定された識別コードデータに基づいて前記識別コードが設定される、ことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記識別コード設定部は、デプレッション型またはエンハンスメント型のＭＯＳ電界効果トランジスタを備えている、
ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記識別コード設定部は、導電性材料を接合可能な接合部を備え、
前記設定する識別コードデータに応じて、前記接合部に前記導電性材料が接合されている、ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
請求項１乃至５のいずれか１項に記載の半導体装置と、
識別コードを識別する識別装置と、を備え、
前記識別装置は、
前記半導体装置の識別コード設定部における電流の導通または非導通を計測する計測手段と、
前記計測手段により計測した結果に基づいて識別コードを識別する識別手段と、
を備える、ことを特徴とするコード識別システム。
【請求項７】
半導体装置から識別コードを識別するコード識別方法であって、
半導体装置の識別コードを設定する識別コード設定部における電流の導通または非導通を計測する計測ステップと、
前記計測ステップで計測した結果に基づいて識別コードを識別する識別ステップと、
を備える、ことを特徴とするコード識別方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、コード識別システム及びコード識別方法に関する。
【背景技術】
【０００２】
半導体製造工程では、半導体装置に品種等の識別可能な識別コード、例えば、ＲＯＭ（Read Only Memory）コードを入れ、このＲＯＭコードを判別することにより製品の品種判別等を行っている。
【０００３】
このように、ＲＯＭコードにより品種を判別することから、例えば、半導体ウェハへの不純物注入工程でＲＯＭ（コードリン）マスクの版数を改版すると、その版数を改版している。具体的には、「機種名−ＸＸ（ＸＸは版数を表し、ＸＸが０１、０２、・・・）」のように、ＲＯＭコードに版数を含めている。また、コードリンマスクと同時に、肉眼または顕微鏡によりＲＯＭコードを認識させるためのメタルマスクを改版し、メタルマスクにてＲＯＭコード番号を挿入する方法もある。
【０００４】
また、ＲＯＭコードによるＬＳＩ（大規模集積回路）の品種等を判別する方法として、不純物注入用マスクに配置するＲＯＭコードから計算したサム値と、生産品からＲＯＭダンプし計算したサム値とを照合することにより、高ＶＴプロセスＲＯＭ内蔵のＬＳＩの品種を判別する方法が提案されている（例えば、特許文献１）。
【特許文献１】特開２０００−２４３６７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、コードリンマスクの版数を改版した際に、その版数をＲＯＭコードとして入力する方法では、肉眼でＲＯＭコードを認識することができないという問題がある。また、注入物がコードリンであるため、顕微鏡を用いてもＲＯＭコードを認識することができない。
【０００６】
コードリンマスクと同時にメタルマスクを改版して、メタルマスクにてＲＯＭコード番号を挿入する方法では、肉眼または顕微鏡でＲＯＭコードを認識することは可能であるが、本来変更する必要のないメタルマスクまで変更しなければならない。このため、余分な手間及び費用が発生してしまう。
【０００７】
特許文献１の方法では、ＲＯＭコードのサム値を計算してＬＳＩの品種を判別するため、サム値を計算するための特別な構成が必要になり、製造装置の複雑化やコスト高を招くおそれがある。
【０００８】
本発明は、上記実状に鑑みてなされたものであり、品種等を容易に識別することができる半導体装置、コード識別システム及びコード識別方法を提供することを目的とする。
また、本発明は、容易に識別可能な識別コードデータが設けられた半導体装置、この半導体装置を用いたコード識別システム及びコード識別方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の第１の観点に係る半導体装置は、
識別コードを設定する識別コード設定部と、
前記識別コード設定部に接続され、該識別コード設定部に電流を流すための複数のパッドと、を備え、
前記識別コード設定部は、前記複数のパッドからの電流の導通または非導通を定めることにより前記識別コードを設定する、ことを特徴とする。
【００１０】
前記識別コード設定部は二端子を有し、
前記複数のパッドは、
前記識別コード設定部の一方の端子に接続され、前記識別コード設定部をＧＮＤに接地させる接地用パッドと、
前記識別コード設定部の他方の端子に接続され、前記接地用パッドとの間に電流を流すための識別コード認識用パッドと、を備えることが好ましい。
【００１１】
前記識別コード設定部は、識別コードデータを設定する複数のデータ設定部から構成されていることが好ましい。この場合、前記複数のデータ設定部に設定された識別コードデータに基づいて前記識別コードが設定される。
【００１２】
前記識別コード設定部は、例えば、デプレッション型またはエンハンスメント型のＭＯＳ電界効果トランジスタを備えている。また、前記識別コード設定部は、導電性材料を接合可能な接合部を備え、前記設定する識別コードデータに応じて、前記接合部に前記導電性材料が接合されていてもよい。
【００１３】
上記目的を達成するため、本発明の第２の観点に係るコード識別システムは、本発明の第１の観点に係る半導体装置と、識別コードを識別する識別装置と、を備え、前記識別装置は、前記半導体装置の識別コード設定部における電流の導通または非導通を計測する計測手段と、前記計測手段により計測した結果に基づいて識別コードを識別する識別手段と、を備える、ことを特徴とする。
【００１４】
上記目的を達成するため、本発明の第３の観点に係るコード識別方法は、半導体装置から識別コードを識別するコード識別方法であって、
半導体装置の識別コードを設定する識別コード設定部における電流の導通または非導通を計測する計測ステップと、
前記計測ステップで計測した結果に基づいて識別コードを識別する識別ステップと、
を備える、ことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、品種等を容易に識別することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の半導体装置、コード識別システム及びコード識別方法について図面を参照して説明する。
【００１７】
（実施形態１）
本実施形態では、本発明の半導体装置について、品種等の識別コードとして、ＲＯＭ（Read Only Memory）コードが設定されている場合を例に説明する。図１に本実施形態の半導体装置の構成を示す。また、図１には、ＲＯＭコードデータを計測する計測装置１３の構成を示す。
【００１８】
図１に示すように、半導体装置は、ＲＯＭコードデータを設定するためのＲＯＭコード設定部（１１，１２）と、ＲＯＭコード設定部に電流を流すための複数のパッド２１〜２３と、を備えている。
【００１９】
ＲＯＭコード設定部は、例えば、ｎＭＯＳ（ｎ型 Metal-Oxide Semiconductor）−ＦＥＴ（Field Effect Transistor）で構成されている。このｎＭＯＳをデプレッション型（depletion-type）ｎＭＯＳにするか、エンハンスメント型（enhancement-type）ｎＭＯＳにするかによって、所望のＲＯＭコードデータが設定されている。すなわち、設定するＲＯＭコードに対応するように、デプレッション型ｎＭＯＳ−ＦＥＴ及び／またはエンハンスメント型ｎＭＯＳ−ＦＥＴを形成する（組み合わせる）ことで、ＲＯＭデータをプログラムする。本実施形態では、図１に示すように、デプレッション型ｎＭＯＳ−ＦＥＴ１１と、エンハンスメント型ｎＭＯＳ−ＦＥＴ１２とが形成されている場合を例に説明する。
【００２０】
図２に、デプレッション型ｎＭＯＳ−ＦＥＴ１１の構成と、エンハンスメント型ｎＭＯＳ−ＦＥＴ１２の構成を示す。図２（ａ）はデプレッション型ｎＭＯＳ−ＦＥＴ１１の構成を示す図であり、図２（ｂ）はエンハンスメント型ｎＭＯＳ−ＦＥＴ１２の構成を示す図である。
【００２１】
デプレッション型ｎＭＯＳ−ＦＥＴ１１は、ソース（Ｓ）がＧＮＤ（グランド）に接続されている場合、すなわち接地されている場合、ゲート（Ｇ）には電圧を印加しなくてもソース−ドレイン間は導通（ＯＮ）している。また、ゲート（Ｇ）に逆バイアス電圧を印加すると、ソース−ドレイン間の伝導度が低下して、非導通（ＯＦＦ）となるように動作する。
【００２２】
一方、エンハンスメント型ｎＭＯＳ−ＦＥＴ１２は、ソース（Ｓ）がＧＮＤに接続されている場合、ゲート（Ｇ）にはＶＴＨ（閾値電圧）以上の電圧を印加しなければ、ソース−ドレイン間は導通（ＯＮ）しない。また、ゲート（Ｇ）がＧＮＤの場合は、ソース−ドレイン間は非導通（ＯＦＦ）である。
【００２３】
また、デプレッション型ｎＭＯＳ−ＦＥＴ１１は、エンハンスメント型ｎＭＯＳ−ＦＥＴ１２に燐（リン）を不純物（Ｖ族不純物）としてドープしてＶＴＨ＝０にすることで、ソース及びゲートがＧＮＤに接続されている時でも、本ｎＭＯＳは常に導通（ＯＮ）している。
【００２４】
デプレッション型ｎＭＯＳ−ＦＥＴ１１及びエンハンスメント型ｎＭＯＳ−ＦＥＴ１２は、ゲート電極とソース電極とを同電位とすべく、ゲート−ソース間が接続されている。
【００２５】
ＲＯＭコードデータは、半導体製造段階で、エンハンスメント型ｎＭＯＳ−ＦＥＴ１２をデプレッション型ｎＭＯＳ−ＦＥＴ１１にするためのリンドープ用のマスク（コードリンマスク）に変えることによって設定される。すなわち、半導体製造プロセスにおいて、コードリンマスクを変え、エンハンスメント型またはデプレッション型のｎＭＯＳ−ＦＥＴを作成することにより、所望のＲＯＭコードデータを設定（プログラム）する。
【００２６】
パッド２１〜２３は、ＲＯＭコード設定部（１１，１２）に電流を流すためのパッドであり、デプレッション型ｎＭＯＳ−ＦＥＴ１１及びエンハンスメント型ｎＭＯＳ−ＦＥＴ１２に接続されている。パッド２１は接地用パッドであり、パッド２２、２３はＲＯＭコード認識用パッドである。パッド２１〜２３は、絶縁性材料（絶縁膜、絶縁層、絶縁フィルム、絶縁性基板等）の上に設置されている。
【００２７】
このように、２ビットのＲＯＭコード認識用パッド２２、２３を含む三つのパッド２１〜２３が設けられているので、本実施形態では、デプレッション型ｎＭＯＳ−ＦＥＴ１１及びエンハンスメント型ｎＭＯＳ−ＦＥＴ１２を組み合わせ、４種類（００、０１、１０、１１）のＲＯＭコードを作成することができる。このＲＯＭコードは、計測装置１３により認識することができる。なお、パッド２２とパッド２３とからの識別コードの読み取り順番、すなわち上位ビットと下位ビットとを示すパッドの位置は、任意に設定することができる。
【００２８】
パッド２１〜２３のサイズ（横幅）は、半導体素子のリード線またはボンディング線と少なくとも同一幅を有することが好ましい。パッド２１〜２３のサイズ（縦幅）は、少なくとも計測装置１３のプローブ端子２７ａ、２７ｂが接触できる長さを有していればよく、横幅と同一であってもよい。パッド２１〜２３の形状は、識別コード全体のサイズを小型化するように構成することが好ましい。また、プローブ端子２７ａ、２７ｂの探針状部（凸部）で計測しやすいように、対応する位置に凹部を形成してもよい。
【００２９】
計測装置１３は、ＲＯＭコードデータを計測する装置であり、テスタ、オシロスコープ等の装置から構成されている。本実施形態では、計測装置１３は、電流計２４と、抵抗２５と、電池等の電圧源２６と、プローブ端子２７ａ（正極）、２７ｂ（負極）と、を備えている。なお、プローブ端子２７ａ、２７ｂは、パッド２１〜２３のいずれかと接触させるために、探針状の先端部分を有してもよい。
【００３０】
計測装置１３では、パッド２１とパッド２２またはパッド２３とをプローブ端子２７ｂとプローブ端子２７ａとでプロービングさせることにより、ＦＥＴを通じて電流計２４に流れる電流の導通または非導通でＲＯＭコードデータを判別し、ＲＯＭコードを識別する。
【００３１】
例えば、図１に示す半導体装置のＲＯＭコードを識別するには、まず、パッド２１と計測装置１３のプローブ端子２７ｂとを接触させるとともに、パッド２２とプローブ端子２７ａとを接触させる。本例では、ＲＯＭコード設定部がデプレッション型ｎＭＯＳ−ＦＥＴ１１であり、電圧源２６、プローブ端子２７ｂ、パッド２１、デプレッション型ｎＭＯＳ−ＦＥＴ１１、パッド２２、プローブ端子２７ａ、電流計２４、抵抗２５の順で電流が流れ、ＲＯＭコードデータ“１”（導通）が電流計２４により認識できる。
【００３２】
次に、パッド２１と計測装置１３のプローブ端子２７ｂとを接触させるとともに、パッド２３とプローブ端子２７ａとを接触させる。本例では、ＲＯＭコード設定部がゲート（Ｇ）がＧＮＤに接続されたエンハンスメント型ｎＭＯＳ−ＦＥＴ１２であるため、電流が流れることはなく、ＲＯＭコードデータ“０”（非導通）が電流計２４により認識できる。この結果、この半導体装置に設定されたＲＯＭコードは“１０”であることが認識できる。このように、簡単なパッド２１〜２３へのプロービングにより、容易にＲＯＭコードを識別することができる。このため、半導体装置の品種等を容易に識別することができる。
【００３３】
以上説明したように、本実施形態によれば、ＲＯＭコードに対応するように、デプレッション型ｎＭＯＳ−ＦＥＴ１１及びエンハンスメント型ｎＭＯＳ−ＦＥＴ１２とが設けられ、デプレッション型ｎＭＯＳ−ＦＥＴ１１及びエンハンスメント型ｎＭＯＳ−ＦＥＴ１２に接続されたパッド２１〜２３が設けられているので、外部からの簡単なパッド２１〜２３へのプロービングにより、ＲＯＭコードを容易に識別することができる。このため、半導体装置の品種等を容易に識別することができる。
【００３４】
（実施形態２）
本実施形態では、実施形態１の半導体装置を備えたコード識別システムについて説明する。図３に本実施形態のコード識別システムの構成を示す。
【００３５】
図３に示すように、本実施形態に係るコード識別システムは、実施形態１の半導体装置と、ＡＤ変換器等を有する計測装置４２と、計測装置４２を制御するコンピュータ４３と、計測装置４２とコンピュータ４３とを接続するケーブル５４と、を備えている。
【００３６】
計測装置４２は、ＲＯＭコードデータを計測する装置であり、例えば、探針状の計測端子とアース端子を有するプローブ端子２７ａ，２７ｂと、計測されたアナログ計測値をデジタル計測データに変換するＡＤ変換器４４と、を備えている。
【００３７】
コンピュータ４３は、プラズマディスプレイや液晶モニタ等からなる表示部、キーボードやマウス等からなる入力部、その他の外部装置（計測機器等）をケーブルを介して接続するＩ／Ｏ部５２と、メモリ等を備える記憶部５３と、装置全体を制御するＣＰＵ５１と、を備えている。
【００３８】
ケーブル５４としては、ＲＳ−２３２Ｃ、専用ＵＳＢ−ＧＰＩＢ等を用いることができる。なお、コンピュータ４３と計測装置４２との間で遠隔操作を行うため、ケーブル５４は、既存のネットワークケーブルを用いて構成してもよい。また、ケーブル５４は、有線ケーブルに限らず、無線により構成してもよい。
【００３９】
ＣＰＵ５１は、Ｉ／Ｏ部５２及びケーブル５４を介して接続された計測装置４２のＡＤ変換器４４から、計測装置４２で計測された計測用電流値を所定のビット数のデジタル値で読み込み、このデジタル値が所定の閾値以上か否かで“１”か“０”かを判定する。ＣＰＵ５１において判定に用いる所定の閾値は、実施形態１における計測用電流の導通／非導通を判定する値であり、例えば、導通すべき電流値の約５０％等以上の場合を導通とするように、判定しやすい任意の値に設定することが好ましい。これにより、計測対象パッドであるＲＯＭコード認識用パッド２２から読み込まれたデータが “１”か“０”かの判定をコンピュータ４３で確実に行うことができる。
【００４０】
ＣＰＵ５１は、例えば、タイマ５５を備え、ケーブル５４を介して計測装置４２を制御し、計測スタート、ストップ、計測時間、計測データ量等を制御する。また、ＣＰＵ５１は、プローブ端子２７ａ，２７ｂの動作を制御することにより、パッド選択、計測を実行するように構成することが好ましい。ＣＰＵ５１は、計測装置４２により選択するパッドを半導体装置によって統一して選び計測することや、半導体装置によって任意に選ぶことも可能である。
【００４１】
ＣＰＵ５１は、パッド２２及びパッド２３から計測データ（ＲＯＭコードデータ）を判定したとき、パッド２２からの計測データを上位、パッド２３からの計測データを下位として、または、その逆として、ＲＯＭコードを識別する。ＣＰＵ５１は、計測装置４２を制御して取得した計測データそのもの、及び／または、計測データから判定されたＲＯＭコードを、半導体装置４１、計測対象パッド２２及び／または計測対象パッド２３（計測箇所）、計測時間等とともに記憶部５３の所定記憶領域に記憶する。記憶部５３は、計測データそのもの、及び／または、識別コードと共に、半導体装置４１、計測対象パッド２２及び／または計測対象パッド２３、計測時間の全部または一部を所定の割り当てた記憶領域に記憶する。
【００４２】
次に、以上のように構成されたコード識別システムを用いたＲＯＭコード判別処理（コード識別方法）について説明する。図４はコード識別処理を示すフローチャートである。
【００４３】
まず、ＣＰＵ５１は、計測する計測データの初期値を、例えば、零の基準値にセットする（ステップＳ５０１）。次に、ＣＰＵ５１は、計測装置４２が計測開始可能か否か（電源がＯＮになっているか否か、プローブ端子が接続されているか否か等）を判別する（ステップＳ５０２）。この判別は、例えば、計測装置４２に備えられるＡＤ変換器の出力デジタル信号が所定時間に取得できるか否かにより行う。
【００４４】
ＣＰＵ５１は、計測装置４２が計測開始不可能であると判別すると（ステップＳ５０２；Ｎｏ）、計測装置４２が計測開始可能となるまで待機する。なお、ＣＰＵ５１は、計測装置４２が計測開始不可能であることを示すメッセージを図示しないモニタ等の表示部に表示し、計測者にその旨を通知することが好ましい。
【００４５】
ＣＰＵ５１は、計測装置４２が計測開始可能であると判別すると（ステップＳ５０２；Ｙｅｓ）、計測装置４２を制御してプローブ端子２７ａ，２７ｂを計測対象パッド、例えば、パッド２１とパッド２２とに接触させる（ステップＳ５０３）。具体的には、パッド２１とプローブ端子２７ｂとを接触させるとともに、パッド２２とプローブ端子２７ａとを接触させる。
【００４６】
続いて、ＣＰＵ５１は、計測装置４２を制御して計測対象パッドの計測を開始する（ステップＳ５０４）。ＣＰＵ５１は、計測装置４２のプローブ端子２７ａ、２７ｂで二つのパッド間に電位差を与え、所定時間計測した計測用電流をデジタル値として所定数読み込み、計測を終了する（ステップＳ５０５）。
【００４７】
次に、ＣＰＵ５１は、計測装置４２を制御してプローブ端子２７ａ、２７ｂを計測対象パッド（パッド２１及びパッド２２）から離した後（ステップＳ５０６）、計測対象パッドを全て計測したか否かを判別する（ステップＳ５０７）。
【００４８】
ＣＰＵ５１は、計測対象パッドを全て計測していないと判別すると（ステップＳ５０７；Ｎｏ）、ステップ５０３に戻る。すなわち、まだ計測していない計測対象パッドの計測を行うべく、プローブ端子２７ａ、２７ｂを次の計測対象パッド、例えば、プローブ端子２７ａをパッド２３に、プローブ端子２７ｂをパッド２２に接触させ、計測対象パッドの計測を行う（ステップＳ５０４〜Ｓ５０６）
【００４９】
ＣＰＵ５１は、計測対象パッドを全て計測したと判別すると（ステップＳ５０７；Ｙｅｓ）、計測用電流が流れたか否か、すなわち、導通“１”か、非導通“０”かを計測対象パッド毎に判定する（ステップＳ５０８）。例えば、ＣＰＵ５１は、計測対象パッドから読み込んだデジタル値を平均値化して計測用電流値とし、所定の閾値と比較して計測用電流が流れたか否かを判定する。
【００５０】
ＣＰＵ５１は、計測対象パッド毎に判定した結果（“１”、“０”）を、計測順、パッドの設置場所等と対応づけてＲＯＭコード化することにより、半導体装置に設定されたＲＯＭコードを識別する（ステップＳ５０９）。このようにして、ＲＯＭコードを識別することができる。
【００５１】
本実施形態によれば、計測装置４２を制御するコンピュータ４３がＲＯＭコード判別処理を実行することにより、ＲＯＭコードを容易に識別することができる。このため、半導体装置の品種等を容易に識別することができる。
【００５２】
なお、本発明は、上記の実施形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な他の実施形態について説明する。
【００５３】
上記実施形態では、２ビット（４種類）のＲＯＭコードデータを設定した場合を例に本発明を説明したが、例えば、ＦＥＴ及びパッドの数を増やして組み合わせ、さらに多くの種類の識別コードを設定してもよい。また、パッドの数をＦＥＴの数よりも増やして組み合わせてもよい。このように、パッドの数やＦＥＴの数を増やすことによって、例えば、コードリンマスクの版数が複雑な場合にもその版数を識別することができる。この場合、コードリンマスクと半導体装置との対応づけができ、製造時のマスク判別等を容易に行うことができる。
【００５４】
また、上記実施形態では、パッド２１が接地用パッド、パッド２２，２３がＲＯＭコード認識用パッドとして構成する場合を例に本発明を説明したが、これらのパッドの個数には制限はなく、接地用パッドの個数を複数としてもよく、ＲＯＭコード認識用パッドの個数を３以上としてもよい。この場合、応用性の高い識別コードデータが設定された半導体装置とすることができる。
【００５５】
上記実施形態では、ＲＯＭコード設定部にｎＭＯＳ−ＦＥＴを用いた場合を例に本発明を説明したが、本発明はこれに限定されるものではない。図５に本発明の他の実施形態としての導電性材料（メタル）を用いた半導体装置の構成を示す。図５に示すように、半導体装置は、第１の識別コード設定部３１と、第２の識別コード設定部３２と、を備えている。第１の識別コード設定部３１は、メタル短絡か開放かで“１”か“０”かを判別するための端子３３ａ、３３ｂ及びこの端子３３ａ、３３ｂ間をショート（短絡）させるメタル（アルミ、はんだ等の導電性材料）３５を有している。第２の識別コード設定部３２は、メタル短絡か開放かで“１”か“０”かを判別するための端子３４ａ、３４ｂを有している。この場合、メタル３５の接合／非接合により識別コードを判別するため、肉眼または顕微鏡による識別も可能である。さらに、肉眼または顕微鏡により識別する場合はパッドを配置することなく、メタルの有無から識別コードを認識できる。さらに、ＲＯＭコード設定部に、ｎＭＯＳ−ＦＥＴを用いた場合とメタルを用いた場合とを組み合わせ、複数ビットの識別コードを作成してもよい。
【００５６】
上記実施形態では、識別コードとしてＲＯＭコードの場合を例に本発明を説明したが、同様の識別機能を有しているものであればよく、本発明はＲＯＭコードに限定されるものではない。
【００５７】
実施形態２において、コード識別システムは、コンピュータ４３と計測装置４２とをケーブル５４で接続した構成に限定されるものではなく、例えば、計測装置４２を内部に備え、コンピュータ４３のＩ／Ｏ部５２に計測端子を接続して半導体装置を計測する構成としてもよい。また、記憶部５３に記憶された識別コードを含む計測データを半導体チップの種別等に対応づけて、半導体の製造装置制御用データ、エラー管理用データとして用いてもよい。
【図面の簡単な説明】
【００５８】
【図１】実施形態１に係る半導体装置及び計測装置の構成を示す図である。
【図２】（ａ）はデプレッション型ｎＭＯＳ−ＦＥＴの構成を示す図であり、（ｂ）はエンハンスメント型ｎＭＯＳ−ＦＥＴの構成を示す図である。
【図３】実施形態２に係るコード識別システムの構成を示す図である。
【図４】コード識別処理を示すフローチャートである。
【図５】他の実施形態に係る半導体装置及び計測装置の構成を示す図である。
【符号の説明】
【００５９】
１１・・・デプレッション型ｎＭＯＳ−ＦＥＴ、１２・・・エンハンスメント型ｎＭＯＳ−ＦＥＴ、１３・・・計測装置、２１，２２，２３・・・パッド、２４・・・電流計、２５・・・抵抗、２６・・・電圧源、２７ａ，２７ｂ・・・プローブ端子。
【図１】
2005191292.tif 000003
【図２】
2005191292.tif 000004
【図３】
2005191292.tif 000005
【図４】
2005191292.tif 000006
【図５】
2005191292.tif 000007