(57)【要約】【課題】静電容量（Ｃｃｂ）を要求仕様に合わせたものとすることが、簡単な構成により容易に実現することができる半導体装置を提供する。【解決手段】Ｐ型のシリコン半導体基板２２と、この半導体基板２２の素子形成部２３に該半導体基板２２をコレクタ領域としたトランジスタＴｒと、素子形成部２３に隣接して設けられたベース電極側パッド形成部２４の基板上部に上方に開口するよう溝２８を刻設してなる溝部２９と、この溝部２９の溝２８を埋め込むと共に半導体基板２２上に誘電体材料を成層して形成された層間絶縁膜３０と、この層間絶縁膜３０上の溝部２９の直上方位置に設けられたベース電極パッド３７と、このベース電極パッド３７とコレクタ領域内に形成されたベース領域２６とを導通する層間絶縁膜３０上に設けられたベース電極３２とを備えている。【選択図】  図１
2005038920.tif 000002
【特許請求の範囲】
【請求項１】
一導電型の半導体基板と、この半導体基板の一主面上部の素子形成部に該半導体基板をコレクタ領域とした半導体素子と、前記素子形成部に隣接して設けられたベース電極側パッド形成部の前記半導体基板上部に上方に開口するよう刻設された溝部と、この溝部を埋め込むと共に前記半導体基板上に誘電体材料を成層して形成された層間絶縁膜と、この層間絶縁膜上の前記溝部の直上方位置に設けられたベース電極パッドと、このベース電極パッドと前記半導体素子のコレクタ領域内に形成されたベース領域とを導通する前記層間絶縁膜上に設けられたベース電極とを備えてなることを特徴とする半導体装置。
【請求項２】
前記溝部を埋め込む誘電体材料と前記層間絶縁膜を形成する誘電体材料の誘電率が異なることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記溝部が、複数の平行な直線状の溝でなることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記溝部が、複数の同心円状の溝でなることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記溝部が、格子状に刻設された溝でなることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バイポーラトランジスタ等の半導体装置に関する。
【０００２】
【従来の技術】
従来、電流の増幅、高周波信号の増幅等に用いられるバイポーラトランジスタ等においては、その用途により、コレクタとベース間の静電容量（Ｃｃｂ）に対する仕様の差が生じる。このため、要求仕様に合わせて動作領域であるトランジスタ部分のデザインの変更やそれに伴う製造プロセスの変更が必要になる。
【０００３】
以下、従来の技術を図１２乃至図１４を参照して説明する。なお、図１２は平面図であり、図１３は図１２のＸ矢方向視の断面図であり、図１４はコレクタとベース間の静電容量を説明するために示す図である。
【０００４】
図１２乃至図１４において、半導体装置１は、方形状のＮ型の半導体基板２に形成されたもので、半導体基板２には素子形成部３の両側に隣接してベース電極側パッド形成部４とエミッタ電極側パッド形成部５がそれぞれ設けられている。そして、半導体基板２の素子形成部３上部には、長方形状にＰ型のベース領域６が形成されており、さらにベース領域６の上部には、その長手方向にＮ＋型のエミッタ領域７が所定ピッチで複数形成されている。これにより、素子形成部３には、半導体基板２をコレクタ領域とするトランジスタＴｒが形成される。
【０００５】
また、ベース領域６とエミッタ領域７が形成された半導体基板２の上面上には、素子形成部３では薄厚となるように、また両側のパッド形成部４，５では、素子形成部３よりも厚い所定膜厚となるように層間絶縁膜８が成膜されている。さらに、素子形成部３の層間絶縁膜８の上には、互いに逆向きの櫛形状となるように形成されたベース電極９とエミッタ電極１０とが、それぞれの櫛歯部分を対応する櫛歯間に位置させるようにして対向配置されている。そして、ベース電極９は、櫛歯部分がベース領域６に導通するように、またエミッタ電極１０は、櫛歯部分が所定ピッチで設けられたエミッタ領域７に導通するように設けられている。
【０００６】
一方、両パッド形成部４，５の層間絶縁膜８の上には、所定形状のベース電極パッド１１とエミッタ電極パッド１２とが、それぞれベース電極９とエミッタ電極１０に導通するよう設けられている。なお、１３，１４は各電極パッド１１，１２上にボンディングされたボンディングワイヤである。
【０００７】
そして、このように構成された半導体装置１においては、コレクタとベース間の静電容量（Ｃｃｂ）は、図１４に示すようにベース電極パッド１１とその直下の層間絶縁膜８を挟んでのコレクタ領域である半導体基板２との間に形成される第１の静電容量Ｃａと、ベース領域６直下にコレクタ領域との間で形成される第２の静電容量Ｃｂとが並列接続されたものとなる。このうち第１の静電容量Ｃａは、ベース電極側パッド形成部４に成膜されたベース電極パッド１１直下の層間絶縁膜８の厚さによってその値が決められ、また第２の静電容量Ｃｂについては、ベース領域６の面積にその値が大きく依存する。
【０００８】
したがって、同じトランジスタ部分のデザインで、同一の製造プロセスによって形成された半導体装置１は、同じコレクタとベース間の静電容量（Ｃｃｂ）を有することになり、この静電容量（Ｃｃｂ）を要求仕様に合わせたものとしようとした場合には、トランジスタ部分のデザインを変更したり、製造プロセスを変更したりする必要が生じる。このため、トランジスタ部分のデザイン変更せず、製造プロセス等の変更も最小限にとどめて、簡単かつ容易に要求仕様に合わせたものにすることできる装置が、強く求められている。
【０００９】
【発明が解決しようとする課題】
上記のような状況に鑑みて本発明はなされたもので、その目的とするところは、静電容量（Ｃｃｂ）を要求仕様に合わせたものとすることが、簡単な構成により容易に実現することができる半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体装置は、一導電型の半導体基板と、この半導体基板の一主面上部の素子形成部に該半導体基板をコレクタ領域とした半導体素子と、前記素子形成部に隣接して設けられたベース電極側パッド形成部の前記半導体基板上部に上方に開口するよう刻設された溝部と、この溝部を埋め込むと共に前記半導体基板上に誘電体材料を成層して形成された層間絶縁膜と、この層間絶縁膜上の前記溝部の直上方位置に設けられたベース電極パッドと、このベース電極パッドと前記半導体素子のコレクタ領域内に形成されたベース領域とを導通する前記層間絶縁膜上に設けられたベース電極とを備えてなることを特徴とするものである。
【００１１】
【発明の実施の形態】
以下本発明の一実施形態を、図１乃至図１１を参照して説明する。図１は平面図であり、図２は図１のＹ矢方向視の断面図であり、図３は第１の工程の断面図であり、図４は第２の工程の断面図であり、図５は第３の工程の断面図であり、図６は第４の工程の断面図であり、図７は第５の工程の断面図であり、図８は第１の変形形態における要部の平面図であり、図９は第１の変形形態における要部の断面図であり、図１０は第２の変形形態における要部の平面図であり、図１１は第２の変形形態における要部の断面図である。
【００１２】
先ず、図１乃至図７において、２１は半導体装置であって、例えば方形状のＮ型のシリコン半導体基板２２により構成されており、半導体基板２２には素子形成部２３と、素子形成部２３の両側に隣接するベース電極側パッド形成部２４、エミッタ電極側パッド形成部２５とが、それぞれ設けられている。そして、半導体基板２２の素子形成部２３上部には、長方形状にＰ型のベース領域２６が形成されており、さらにベース領域２６の内上部には、その長手方向にＮ＋型のエミッタ領域２７が所定ピッチで複数形成されている。これにより、素子形成部２３には、半導体基板２２をコレクタ領域としたトランジスタＴｒの半導体素子が形成されている。
【００１３】
また、半導体素子が形成された半導体基板２２には、ベース電極側パッド形成部２４のベース電極パッド形成部分の基板上部に、複数本、例えば所定の深さ、長さ、幅を有するよう形成された４本の平行な直線状の溝２８でなる溝部２９が刻設されている。そして、溝部２９が形成された半導体基板２２の上面上には、素子形成部２３では薄厚の薄層３０ａとなるように、そして両側のパッド形成部２４，２５では、素子形成部２３の薄層３０ａよりも厚い所定膜厚の厚層３０ｂとなるようにし、ベース電極側パッド形成部２４の溝２８内を埋め込むようして成膜された、例えば二酸化シリコン（ＳｉＯ２）等の誘電体材料によりなる層間絶縁膜３０が設けられている。
【００１４】
さらに、素子形成部２３の層間絶縁膜３０の薄層３０ａ上には、互いに逆向きの櫛形状となるように形成された、例えば４本の櫛歯部分３１を有するベース電極３２と、同じく３本の櫛歯部分３３を有するエミッタ電極３４とが、それぞれの櫛歯部分３１，３３を対応する両電極３２，３４の櫛歯部分３１，３３の間に位置させるようにして対向配置されている。またさらに、ベース電極３２は、櫛歯部分３１が層間絶縁膜３０の薄層３０ａに形成されたベース電極開口３５を介し、層間絶縁膜３０下のベース領域２６に導通するように設けられている。またエミッタ電極３４は、櫛歯部分３３が同じく層間絶縁膜３０の薄層３０ａに所定ピッチで形成されたエミッタ電極開口３６を介し、層間絶縁膜３０下のエミッタ領域２７に導通するように設けられている。
【００１５】
一方、両パッド形成部２４，２５の層間絶縁膜３０の厚層３０ｂ上には、所定形状、例えば略円形のベース電極パッド３７とエミッタ電極パッド３８とが、それぞれ接続線３９，４０を介してベース電極３２とエミッタ電極３４に導通するよう設けられている。なお、４１，４２は各電極パッド３７，３８上にボンディングされたボンディングワイヤである。
【００１６】
また、このように構成された半導体装置２１の製造工程は、次の通りとなる。すなわち、図３に示す第１の工程において、Ｎ型の半導体基板２２の平坦な上面に図示しないフォトレジストを塗布した後、写真蝕刻法によって所定パターンのマスクを形成する。そして、形成したマスクを用い、エッチングによってベース電極側パッド形成部２４のベース電極パッド形成部分の基板上部に、所定の深さ、長さ、幅を有する４本の平行な直線状の溝２８を刻設し、その後、マスクを灰化除去する。
【００１７】
次に、図４に示す第２の工程において、Ｎ型の半導体基板２２の上面に化学気相成長法により、溝２８内を埋め込むようにして誘電体材料の二酸化シリコンでなる層間絶縁膜３０の厚層３０ｂを成膜する。続いてＮ型の半導体基板２２の層間絶縁膜３０上に、フォトレジストを使い写真蝕刻法により所定パターンのマスクを形成する。そして、形成したマスクを用いて厚層３０ｂをエッチングし、素子形成部２３に素子形成部開口４３を形成して半導体基板２２の上面を露出させる。
【００１８】
その後、図５に示す第３の工程において、熱酸化法により素子形成部開口４３内に露出した半導体基板２２の上面に二酸化シリコンの熱酸化膜を形成し、さらに、フォトレジストを使った写真蝕刻法により熱酸化膜上に所定パターンのマスクを形成する。そして、形成したマスクを用いて熱酸化膜をエッチングし、熱酸化膜に長方形の図示しないベース形成開口を形成する。そして、ベース形成開口を介して例えばほう素（Ｂ）を熱拡散して、半導体基板２２の上部に長方形のＰ形のベース領域２６を形成する。
【００１９】
続いてベース形成開口部分の半導体基板２２を熱酸化して再度熱酸化膜を形成し、再びフォトレジストを使った写真蝕刻法により熱酸化膜上に所定パターンのマスクを形成する。そして、形成したマスクを用いて熱酸化膜をエッチングし、熱酸化膜に図示しない複数のエミッタ形成開口をベース領域２６の長手方向に所定ピッチで形成する。そして、エミッタ形成開口を介して例えばりん（Ｐ）を熱拡散して、ベース領域２６の上部に所定ピッチで複数のＮ＋型のエミッタ領域２７を形成する。それと共に再々度熱酸化によりエミッタ形成開口部分に熱酸化膜を形成し、素子形成部２３に層間絶縁膜３０の薄層３０ａを形成する。
【００２０】
次に、図６に示す第４の工程において、フォトレジストを使った写真蝕刻法により層間絶縁膜３０上に所定パターンのマスクを形成する。そして、形成したマスクを用いて薄層３０ａをエッチングし、素子形成部２３に層間絶縁膜３０の薄層３０ａの所定位置にベース電極開口３５とエミッタ電極開口３６を形成する。
【００２１】
次に、図７に示す第５の工程において、層間絶縁膜３０にベース電極開口３５、エミッタ電極開口３６が形成された半導体基板２２の上面上に、例えば電極を形成する金属材料等のアルミニウム（Ａｌ）を真空蒸着によって、導電膜を被着する。その後、フォトレジストを使った写真蝕刻法により導電膜上に所定パターンのマスクを形成する。そして、形成したマスクを用いて導電膜をエッチングし、ベース電極３２とエミッタ電極３４、ベース電極パッド３７とエミッタ電極パッド３８、さらに接続線３９，４０を形成して、半導体装置２１とする。
【００２２】
この後、半導体装置２１は、例えば図示しないリードフレームや実装基板等のマウント部に導電性接着剤によって固着、搭載され、さらにリードフレームや実装基板等の対応端子部とベース電極パッド３７、エミッタ電極パッド３８とがボンディングワイヤ４１，４２によって接続されるなどして所定の回路、機器に実装される。
【００２３】
以上の通り、半導体装置２１においては、コレクタとベース間の静電容量（Ｃｃｂ）は、ベース電極パッド３７とその直下の誘電体材料でなる層間絶縁膜３０の厚層３０ｂ、溝部２９の直線状の溝２８内に埋め込まれた誘電体材料を挟みコレクタ領域である半導体基板２２との間に形成される第１の静電容量と、ベース領域２６直下にコレクタ領域との間で形成される第２の静電容量で構成される。このため、溝部２９の溝２８の深さ、長さ、幅を変更したり、刻設する溝本数を変えることによって、コレクタとベース間の静電容量（Ｃｃｂ）を変更することが可能となる。
【００２４】
その結果、素子形成部２３に半導体基板２２をコレクタ領域として形成された半導体素子のトランジスタＴｒのデザインを変更することなく、簡単かつ容易にコレクタとベース間の静電容量（Ｃｃｂ）を要求仕様に合わせたものとすることができる。また、製造工程においては、半導体基板２２のベース電極側パッド形成部２４のベース電極パッド形成部分の基板上部に、コレクタとベース間の静電容量（Ｃｃｂ）の要求仕様に合わせ、所定の深さ、長さ、幅の溝２８を所定本数刻設するだけですむことになる。
【００２５】
なお、上記実施形態においては、半導体基板２２のベース電極側パッド形成部２４に、４本の平行な直線状の溝２８を刻設して溝部２９を形成したが、例えば図８に要部の平面図、図９に要部の断面図を示す第１の変形形態や、図１０に要部の平面図、図１１に要部の断面図を示す第２の変形形態のように構成してもよい。以下、各変形形態について、上記実施形態と同一部分には同一符号を付して説明を省略し、上記実施形態と異なる各変形形態の構成を、図面を参照して説明する。
【００２６】
先ず、第１の変形形態について説明する。図８、図９において、半導体基板２２には、そのベース電極側パッド形成部２４のベース電極パッド形成部分の基板上部に、フォトレジストを使用し写真蝕刻法により形成したマスクを用いたエッチングによって、所定の溝幅、深さ、直径を有する２つの同心円状の溝４４が刻設され、溝部４５が形成されている。また、溝部４５の溝４４には、半導体基板２２の上面に層間絶縁膜３０の厚膜３０ｂを成膜する際に、同時に、例えば二酸化シリコン等の誘電体材料が埋め込まれる。そして、ベース電極側パッド形成部２４のベース電極パッド形成部分の層間絶縁膜３０上には、ベース電極パッド３７が設けられ、この部分に要求仕様に対応したコレクタとベース間の静電容量（Ｃｃｂ）を構成する第１の静電容量が形成される。この結果、本変形形態においても、上記実施形態と同様の効果を得ることができる。
【００２７】
次に、第２の変形形態について説明する。図１０、図１１において、半導体基板２２には、そのベース電極側パッド形成部２４のベース電極パッド形成部分の基板上部に、フォトレジストを使用し写真蝕刻法により形成したマスクを用いたエッチングによって、所定の溝幅、深さ、長さを有して格子状に形成された溝４６が刻設され、溝部４７が形成されている。また、溝部４７の溝４５には、半導体基板２２の上面に層間絶縁膜３０の厚膜３０ｂを成膜する際に、同時に、例えば二酸化シリコン等の誘電体材料が埋め込まれる。そして、ベース電極側パッド形成部２４のベース電極パッド形成部分の層間絶縁膜３０上には、ベース電極パッド３７が設けられ、この部分に要求仕様に対応したコレクタとベース間の静電容量（Ｃｃｂ）を構成する第１の静電容量が形成される。この結果、本変形形態においても、同じく、上記実施形態と同様の効果を得ることができる。
【００２８】
なおまた、上記の実施形態及び変形形態においては、誘電体材料として二酸化シリコンを用いたが、窒化シリコンを用いてもよい。また、溝部２９，４５，４７を直線状、同心円状、格子状の各溝２８、４４，４６で構成したが、所定深さの円形、方形の凹所などでもよい。さらに、溝部２９，４５，４７の各溝２８、４４，４６を埋め込む誘電体材料を層間絶縁膜３０と同じ二酸化シリコンや窒化シリコンとしたが、層間絶縁膜３０とは誘電率の異なる酸化タンタル（Ｔａ２Ｏ５）やチタン酸バリウム（ＢａＴｉＯ３）、あるいは酸弗化シリコン（ＳｉＯｘＦｙ）などとしてもよい。
【００２９】
【発明の効果】
以上の説明から明らかなように、本発明によれば、半導体素子部分を変更することなく、簡単な構成により容易に要求仕様に合わせた静電容量（Ｃｃｂ）を得ることができる等の効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す平面図である。
【図２】図１のＹ矢方向視の断面図である。
【図３】本発明の一実施形態における第１の工程の断面図である。
【図４】本発明の一実施形態における第２の工程の断面図である。
【図５】本発明の一実施形態における第３の工程の断面図である。
【図６】本発明の一実施形態における第４の工程の断面図である。
【図７】本発明の一実施形態における第５の工程の断面図である。
【図８】本発明の一実施形態に係る第１の変形形態における要部の平面図である。
【図９】本発明の一実施形態に係る第１の変形形態における要部の断面図である。
【図１０】本発明の一実施形態に係る第２の変形形態における要部の平面図である。
【図１１】本発明の一実施形態に係る第２の変形形態における要部の断面図である。
【図１２】従来技術の平面図である。
【図１３】図１２のＸ矢方向視の断面図である。
【図１４】従来技術におけるコレクタとベース間の静電容量を説明するために示す図である。
【符号の説明】
２２…半導体基板
２３…素子形成部
２４…ベース電極側パッド形成部
２６…ベース領域
２８，４４，４６…溝
２９，４５，４７…溝部
３０…層間絶縁膜
３２…ベース電極
３７…ベース電極パッド
【図１】
2005038920.tif 000003
【図２】
2005038920.tif 000004
【図３】
2005038920.tif 000005
【図４】
2005038920.tif 000006
【図５】
2005038920.tif 000007
【図６】
2005038920.tif 000008
【図７】
2005038920.tif 000009
【図８】
2005038920.tif 000010
【図９】
2005038920.tif 000011
【図１０】
2005038920.tif 000012
【図１１】
2005038920.tif 000013
【図１２】
2005038920.tif 000014
【図１３】
2005038920.tif 000015
【図１４】
2005038920.tif 000016