(57)【要約】【課題】微細プロセスにおいて機能を柔軟に変更できるリコンフィギュラブル回路を実現するに当たり、不要な領域での消費電力の削減、用途に応じた高性能化の実現が課題となる。【解決手段】高閾値電圧トランジスタ領域１０８と低閾値電圧トランジスタ領域１０９とを備えたリコンフィギュラブル回路１０７と、いずれのトランジスタ領域で回路を実現するかを制御する回路展開制御部１０５と、使用トランジスタ領域のみに電源電圧の印加を行う電源電圧制御部１０６と、回路情報を蓄積するメモリ１００からなり、高性能な回路を実現する際には、低閾値電圧トランジスタ領域１０９に回路展開し、高閾値電圧トランジスタ領域１０８への電源供給を遮断し、逆に低リーク回路を実現するときには、高閾値電圧トランジスタ領域１０８で回路展開し、低閾値電圧トランジスタ領域１０９への電源供給を遮断する。【選択図】  図１
2005005611.tif 000002
【特許請求の範囲】
【請求項１】
低リークトランジスタで構成された高閾値電圧トランジスタ領域と高速トランジスタで構成された低閾値電圧トランジスタ領域からなるリコンフィギュラブル回路部を搭載した半導体集積回路であって、
リコンフィギュラブルロジックで実現する回路の機能、動作周波数、面積、閾値電圧などの情報を蓄積するメモリ部と、
前記メモリ部に蓄積された機能または動作周波数の情報に基づいて、前記高閾値電圧トランジスタ領域と前記低閾値電圧トランジスタ領域のいずれで回路を実現するかを決定する回路展開制御部と、
前記回路展開制御部による決定事項に基づいて、前記リコンフィギュラブル回路部への電源供給について使用トランジスタ領域には電源を供給し、非使用トランジスタ領域には電源遮断を行う電源電圧制御部とを備えたことを特徴とする半導体集積回路。
【請求項２】
互いに電源分離された複数のトランジスタ領域からなるリコンフィギュラブル回路部を搭載した半導体集積回路であって、
リコンフィギュラブルロジックで実現する回路の機能、動作周波数、面積、閾値電圧などの情報を蓄積するメモリ部と、
前記メモリ部に蓄積された面積情報に基づいて、回路実現のために前記複数のトランジスタ領域のいずれを最少数の使用トランジスタ領域とするかを決定する回路展開制御部と、
前記回路展開制御部による決定事項に基づいて、前記リコンフィギュラブル回路部への電源供給について使用トランジスタ領域には電源を供給し、非使用トランジスタ領域には電源遮断を行う電源電圧制御部とを備えたことを特徴とする半導体集積回路。
【請求項３】
互いに電源分離された複数のトランジスタ領域からなるリコンフィギュラブル回路部を搭載した半導体集積回路であって、
リコンフィギュラブルロジックで実現する回路の機能、動作周波数、面積、閾値電圧および前記ロジックを構成するトランジスタ領域間の電源ライン接続方法などの情報を蓄積するメモリ部と、
前記メモリ部に蓄積された面積情報に基づいて、回路実現のために前記複数のトランジスタ領域のいずれを使用トランジスタ領域とするかを決定するとともに、トランジスタ領域間の電源ライン接続方法の情報に基づいて配線情報を生成する回路展開制御部と、
前記回路展開制御部による決定事項に基づいて、前記リコンフィギュラブル回路部の使用トランジスタ領域の相互間でのみ電源ラインを配線する電源電圧制御部とを備えたことを特徴とする半導体集積回路。
【請求項４】
リコンフィギュラブル回路部を搭載した半導体集積回路であって、
リコンフィギュラブルロジックで実現する回路の機能、動作周波数、面積、閾値電圧などの情報を蓄積するメモリ部と、
前記メモリ部の蓄積情報に基づいて、回路実現のために前記リコンフィギュラブル回路部へ回路をいかに展開するかを決定するとともに、前記メモリ部に蓄積の閾値電圧情報に基づいてリコンフィギュラブル回路部に供給すべきバックゲートバイアス電圧を決定する回路展開制御部と、
前記回路展開制御部による決定事項に基づいて、前記リコンフィギュラブル回路部へのバックゲートバイアス電圧の供給を制御するバックゲートバイアス電圧制御部とを備えたことを特徴とする半導体集積回路。
【請求項５】
リコンフィギュラブル回路部を搭載した半導体集積回路であって、
リコンフィギュラブルロジックで実現する回路の機能、動作周波数、面積、閾値電圧などの情報を蓄積するメモリ部と、
前記メモリ部の蓄積情報に基づいて、回路実現のために前記リコンフィギュラブル回路部へ回路をいかに展開するかを決定するとともに、前記メモリ部に蓄積の閾値電圧情報に基づいてリコンフィギュラブル回路部に供給すべきバックゲートバイアス電圧を決定する回路展開制御部と、
前記回路展開制御部による決定事項に基づいて、前記リコンフィギュラブル回路部への電源電圧の印加を制御する電源電圧制御部と、
前記回路展開制御部による決定事項に基づいて、前記リコンフィギュラブル回路部へのバックゲートバイアス電圧の供給を制御するバックゲートバイアス電圧制御部とを備えたことを特徴とする半導体集積回路。
【請求項６】
個々に基盤電位が分離されたトランジスタ領域からなるリコンフィギュラブル回路部を搭載した半導体集積回路であって、
リコンフィギュラブルロジックで実現する回路の機能、動作周波数、面積、閾値電圧などの情報を蓄積するメモリ部と、
前記メモリ部の蓄積情報に基づいて、回路実現のために前記リコンフィギュラブル回路部へ回路をいかに展開するかを決定するとともに、前記メモリ部に蓄積の閾値電圧情報に基づいてリコンフィギュラブル回路部に供給すべき電源電圧およびバックゲートバイアス電圧を決定する回路展開制御部と、
前記回路展開制御部による決定事項に基づいて、前記リコンフィギュラブル回路部の個々のトランジスタ領域に対して電源電圧の印加を個別に制御する電源電圧制御部と、
前記回路展開制御部による決定事項に基づいて、前記リコンフィギュラブル回路部の個々のトランジスタ領域に対してバックゲートバイアス電圧の印加を個別に制御するバックゲートバイアス電圧制御部とを備えたことを特徴とする半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、微細化が進んだ半導体集積回路にかかわり、特には、用途に応じて機能の変更が可能なリコンフィギュラブルロジック（Ｒｅ−ｃｏｎｆｉｇｕｒａｂｌｅ  Ｌｏｇｉｃ：再書き込みによって回路構成の変更が可能な論理）における高性能化と低リーク電流の両立を実現する技術に関する。
【０００２】
【従来の技術】
近年、半導体製造技術の微細化が進み、トランジスタの閾値電圧および半導体集積回路に印加される電源電圧は低下していく傾向にある。この閾値電圧の低下により、ソース・ドレイン間のリーク電流が増加する。さらにトランジスタの高速動作を実現するためには、閾値電圧をさらに下げることが必要となるが、それに伴い、さらにリーク電流が増加する。微細化プロセスにおいては、リーク電流がＬＳＩの消費電力増加の大きな原因となりつつある。したがって、微細化プロセスにおいてＬＳＩの低消費電力化を実現するためには、動作時の電力削減を図るだけでなく、さらにリーク電流の削減を図ることが重要な課題となる。
【０００３】
また、最近では用途に応じて機能の変更が可能なリコンフィギュラブルロジック回路によるシステムＬＳＩの実現が可能になっている。リコンフィギュラブルロジック回路には機能の変更容易性が重要視されるが、現状においては高性能化に向けた取組みは不十分な状況にある。実際に高性能化を考えた場合、リコンフィギュラブルロジックを構成する個々のトランジスタを高速化することが必須となるが、反面、リーク電流が増加する。
【０００４】
このリーク電流を削減する方法としては、トランジスタの閾値電圧を高くすることでリーク電流を削減する方法や、ＶＴＣＭＯＳのようにバックゲートバイアスを制御することで閾値電圧を制御可能とし、スタンバイ時のリーク電流の削減と動作時の高速化を図る方法がある。
【０００５】
また、ＬＳＩを構成する機能ブロックごとに電源をオン／オフ可能なように設計を行い、個々の機能ブロックが動作不要なときには電源をオフすることでリーク電流を削減する方法などがある（例えば、特許文献１参照）。
【０００６】
さらに微細化プロセスでは、従来のソース・ドレイン間のリーク電流だけではなく、トランジスタのゲートからのリーク電流の増加が顕著になってくる。これは、微細化プロセスにおいてトランジスタの高速化を図るためにはゲート酸化膜厚の薄膜化が必須となるが、この薄膜化がゲートリーク増大の大きな原因になるからである。
【０００７】
【特許文献１】
特開平５−２９５５１号公報（第３−４頁、図２）
【０００８】
【発明が解決しようとする課題】
しかしながら、トランジスタの閾値電圧を高くしリーク電流の削減を行う場合には、電力削減に関してはメリットがあるが、高性能化を実現することが困難になってくる。
【０００９】
また、ＶＴＣＭＯＳのように、バックゲートバイアスを制御し閾値電圧を動作モードによって変化させる方法に関しては、０．１３μｍ世代のプロセス以降では、回路の動作速度を向上させるスケーリングを行うと、バックゲートバイアス電圧に対する閾値電圧の依存性が低下してくる傾向がある。つまり、バックゲートバイアス電圧制御技術を用いても、リーク電流削減に対する効果はあまり見られなくなり、リーク電流の削減あるいは高性能化を図ることが困難になってくる。
【００１０】
今日では、半導体製造プロセスの微細化が進むことで、リコンフィギュラブルロジックで実現できる回路規模がＣＰＵのように大規模になり、１つのロジック上に数百万トランジスタを搭載することが可能となっている。このような状況で、大規模リコンフィギュラブルロジックで高速ロジックを実現するためには、高性能トランジスタを利用することが必須となり、リーク電流の絶対値が大幅に増加することになる。また、ゲートリーク電流の顕著化により、リーク電流がさらに増加する。したがって、微細プロセスを利用した高性能化、低消費電力の両立が求められるＬＳＩの設計においては、このリーク電流を如何に削減するかということが大きな課題となる。
【００１１】
【課題を解決するための手段】
上記課題の解決において、微細プロセスにおけるトランジスタのリーク電流の削減には電源電圧を遮断することが最も効果的であり、高性能化を実現するためには閾値電圧を下げることが効果的となる。したがって、本発明の半導体集積回路は、リコンフィギュラブルロジックを実現するトランジスタ領域を閾値電圧を異にして電源分離された複数の領域に分割し、一方の高閾値電圧トランジスタ領域では低速動作ではあるが低消費電力が要求されるロジックを実現し、他方の低閾値電圧トランジスタ領域では高性能化を要求されるロジックを実現するとともに、使用トランジスタ領域のみに電源電圧を供給する。これにより、無駄なリーク電流の削減が可能となり、半導体集積回路としての低消費電力化と高性能化の両立が可能となる。
【００１２】
以下、より具体的レベルで展開すると、次のようにいうことができる。
【００１３】
第１の解決手段として、本発明による半導体集積回路は、低リークトランジスタで構成された高閾値電圧トランジスタ領域と高速トランジスタで構成された低閾値電圧トランジスタ領域からなるリコンフィギュラブル回路部を搭載した半導体集積回路において、次のような機能を有する複数の構成要素の、メモリ部、回路展開制御部および電源電圧制御部を備えている。すなわち、リコンフィギュラブルロジックで実現する回路の機能、動作周波数、面積、閾値電圧などの情報を蓄積するメモリ部と、前記メモリ部に蓄積された機能または動作周波数の情報に基づいて、前記高閾値電圧トランジスタ領域と前記低閾値電圧トランジスタ領域のいずれで回路を実現するかを決定する回路展開制御部と、前記回路展開制御部による決定事項に基づいて、前記リコンフィギュラブル回路部への電源供給について使用トランジスタ領域には電源を供給し、非使用トランジスタ領域には電源遮断を行う電源電圧制御部とを備えている。
【００１４】
この構成による作用は次のとおりである。リコンフィギュラブル回路部で実現すべき回路の機能、動作周波数、面積、閾値電圧などの情報をメモリ部に蓄積し、回路展開制御部がメモリ部の蓄積情報（機能または動作周波数）に基づいて高閾値電圧トランジスタ領域と低閾値電圧トランジスタ領域のいずれか一方を選択し、電源電圧制御部が使用トランジスタ領域には電源を供給する一方、非使用トランジスタ領域には電源遮断を行う。高性能を実現するときは低閾値電圧トランジスタ領域へ展開し、この使用トランジスタ領域である低閾値電圧トランジスタ領域のみに電源電圧を印加する。また、低リークを実現するときは高閾値電圧トランジスタ領域へ展開し、この使用トランジスタ領域である高閾値電圧トランジスタ領域のみに電源電圧を印加する。いずれの場合も、非使用トランジスタ領域には電源供給を遮断する。これにより、無駄なリーク電流を削減し、半導体集積回路としての低消費電力化と高性能化の両立を実現する。
【００１５】
第２の解決手段として、本発明による半導体集積回路は、互いに電源分離された複数のトランジスタ領域からなるリコンフィギュラブル回路部を搭載した半導体集積回路において、次のような機能を有する複数の構成要素の、メモリ部、回路展開制御部および電源電圧制御部を備えている。すなわち、リコンフィギュラブルロジックで実現する回路の機能、動作周波数、面積、閾値電圧などの情報を蓄積するメモリ部と、前記メモリ部に蓄積された面積情報に基づいて、回路実現のために前記複数のトランジスタ領域のいずれを最少数の使用トランジスタ領域とするかを決定する回路展開制御部と、前記回路展開制御部による決定事項に基づいて、前記リコンフィギュラブル回路部への電源供給について使用トランジスタ領域には電源を供給し、非使用トランジスタ領域には電源遮断を行う電源電圧制御部とを備えている。
【００１６】
この構成による作用は次のとおりである。リコンフィギュラブル回路部で実現すべき回路の機能、動作周波数、面積、閾値電圧などの情報をメモリ部に蓄積し、回路展開制御部がメモリ部の蓄積情報（面積）に基づいて複数のトランジスタ領域のいずれを最少数の使用トランジスタ領域とするかを決定し、電源電圧制御部が使用トランジスタ領域には電源を供給する一方、非使用トランジスタ領域には電源遮断を行う。面積情報に応じて常に必要最少数のトランジスタ領域を使用しながら回路を実現し、使用トランジスタ領域のみに電源電圧を印加する。利用トランジスタの最少化を図りつつ、低消費電力と低リーク電流とを両立させることができる。
【００１７】
第３の解決手段として、本発明による半導体集積回路は、互いに電源分離された複数のトランジスタ領域からなるリコンフィギュラブル回路部を搭載した半導体集積回路において、次のような機能を有する複数の構成要素の、メモリ部、回路展開制御部および電源電圧制御部を備えている。すなわち、リコンフィギュラブルロジックで実現する回路の機能、動作周波数、面積、閾値電圧および前記ロジックを構成するトランジスタ領域間の電源ライン接続方法などの情報を蓄積するメモリ部と、前記メモリ部に蓄積された面積情報に基づいて、回路実現のために前記複数のトランジスタ領域のいずれを使用トランジスタ領域とするかを決定するとともに、トランジスタ領域間の電源ライン接続方法の情報に基づいて配線情報を生成する回路展開制御部と、前記回路展開制御部による決定事項に基づいて、前記リコンフィギュラブル回路部の使用トランジスタ領域の相互間でのみ電源ラインを配線する電源電圧制御部とを備えている。上記第２の解決手段との比較で、電源ライン接続方法の情報を用いることに特徴がある。
【００１８】
この構成による作用は次のとおりである。リコンフィギュラブル回路部で実現すべき回路の機能、動作周波数、面積、閾値電圧、電源ライン接続方法などの情報をメモリ部に蓄積し、回路展開制御部がメモリ部の蓄積情報（面積）に基づいて複数のトランジスタ領域のいずれを使用トランジスタ領域とするかを決定するとともに、電源ライン接続情報に基づいてトランジスタ領域間の電源ライン接続ための配線情報を生成する。そして、電源電圧制御部が使用トランジスタ領域相互間での電源ライン配線を行うことにより、結果として、使用トランジスタ領域を必要最小限にしながら回路を実現し、その使用トランジスタ領域のみに電源電圧を印加する。利用トランジスタの最少化を図りつつ、低消費電力と低リーク電流とを両立させることができる。
【００１９】
第４の解決手段として、本発明による半導体集積回路は、リコンフィギュラブル回路部を搭載した半導体集積回路において、次のような機能を有する複数の構成要素の、メモリ部、回路展開制御部および電源電圧制御部を備えている。すなわち、リコンフィギュラブルロジックで実現する回路の機能、動作周波数、面積、閾値電圧などの情報を蓄積するメモリ部と、前記メモリ部の蓄積情報に基づいて、回路実現のために前記リコンフィギュラブル回路部へ回路をいかに展開するかを決定するとともに、前記メモリ部に蓄積の閾値電圧情報に基づいてリコンフィギュラブル回路部に供給すべきバックゲートバイアス電圧を決定する回路展開制御部と、前記回路展開制御部による決定事項に基づいて、前記リコンフィギュラブル回路部へのバックゲートバイアス電圧の供給を制御するバックゲートバイアス電圧制御部とを備えている。
【００２０】
この構成による作用は次のとおりである。リコンフィギュラブル回路部で実現すべき回路の機能、動作周波数、面積、閾値電圧などの情報をメモリ部に蓄積し、回路展開制御部がメモリ部の蓄積情報に基づいてリコンフィギュラブル回路部での回路の展開をいかにするかを決定するとともに、メモリ部に蓄積の閾値電圧情報に基づいてリコンフィギュラブル回路部に供給すべきバックゲートバイアス電圧を決定し、さらに、バックゲートバイアス電圧制御部が前記の決定されたバックゲートバイアス電圧のリコンフィギュラブル回路部に対する供給を制御する。これにより、性能と電力の最適化を実現する。
【００２１】
第５の解決手段として、本発明による半導体集積回路は、リコンフィギュラブル回路部を搭載した半導体集積回路において、次のような機能を有する複数の構成要素の、メモリ部、回路展開制御部、電源電圧制御部およびバックゲートバイアス電圧制御部を備えている。すなわち、リコンフィギュラブルロジックで実現する回路の機能、動作周波数、面積、閾値電圧などの情報を蓄積するメモリ部と、前記メモリ部の蓄積情報に基づいて、回路実現のために前記リコンフィギュラブル回路部へ回路をいかに展開するかを決定するとともに、前記メモリ部に蓄積の閾値電圧情報に基づいてリコンフィギュラブル回路部に供給すべきバックゲートバイアス電圧を決定する回路展開制御部と、前記回路展開制御部による決定事項に基づいて、前記リコンフィギュラブル回路部への電源電圧の印加を制御する電源電圧制御部と、前記回路展開制御部による決定事項に基づいて、前記リコンフィギュラブル回路部へのバックゲートバイアス電圧の供給を制御するバックゲートバイアス電圧制御部とを備えている。
【００２２】
この構成によれば、リコンフィギュラブル回路部に対して印加する電源電圧とバックゲートバイアス電圧を制御することで、同一の機能に対し幅広い周波数範囲での動作を実現可能とする。
【００２３】
第６の解決手段として、本発明による半導体集積回路は、個々に基盤電位が分離されたトランジスタ領域からなるリコンフィギュラブル回路部を搭載した半導体集積回路において、次のような機能を有する複数の構成要素の、メモリ部、回路展開制御部、電源電圧制御部およびバックゲートバイアス電圧制御部を備えている。すなわち、リコンフィギュラブルロジックで実現する回路の機能、動作周波数、面積、閾値電圧などの情報を蓄積するメモリ部と、前記メモリ部の蓄積情報に基づいて、回路実現のために前記リコンフィギュラブル回路部へ回路をいかに展開するかを決定するとともに、前記メモリ部に蓄積の閾値電圧情報に基づいてリコンフィギュラブル回路部に供給すべき電源電圧およびバックゲートバイアス電圧を決定する回路展開制御部と、前記回路展開制御部による決定事項に基づいて、前記リコンフィギュラブル回路部の個々のトランジスタ領域に対して電源電圧の印加を個別に制御する電源電圧制御部と、前記回路展開制御部による決定事項に基づいて、前記リコンフィギュラブル回路部の個々のトランジスタ領域に対してバックゲートバイアス電圧の印加を個別に制御するバックゲートバイアス電圧制御部とを備えている。
【００２４】
この構成によれば、個々のトランジスタ領域に対して電源電圧とバックゲートバイアス電圧とを互いに独立して個別に制御することで、性能と電力の最適化を実現する。
【００２５】
【発明の実施の形態】
以下、本発明にかかわる半導体集積回路の実施の形態を図面に基づいて詳細に説明する。
【００２６】
（実施の形態１）
図１は本発明の実施の形態１における半導体集積回路の構成を示すブロック図である。
【００２７】
本実施の形態の半導体集積回路は、メモリ１００、回路展開制御部１０５、電源電圧制御部１０６およびリコンフィギュラブル回路１０７から構成されている。メモリ１００は、リコンフィギュラブル回路１０７を要望の機能に変更するための情報を蓄積するものである。メモリ１００に対して外部から回路情報入力として入力され蓄積される情報の中には、実際にリコンフィギュラブル回路１０７で実現される機能に関する機能情報１０１、動作周波数情報１０２、機能実現に必要な面積に関する面積情報１０３、動作周波数を実現する上で適用が必要な閾値電圧情報１０４のようなプロセスに関する情報が含まれている。
【００２８】
リコンフィギュラブル回路１０７は、高閾値電圧トランジスタ領域１０８と低閾値電圧トランジスタ領域１０９とから構成されている。ここで、高閾値電圧トランジスタ領域１０８は、性能的には遅くなる反面、低リークを実現可能な閾値電圧の高いトランジスタ領域である。これに対して、低閾値電圧トランジスタ領域１０９は、リーク電流は大きい反面、トランジスタの性能が高く高性能化を実現可能な閾値電圧の低いトランジスタ領域である。
【００２９】
回路展開制御部１０５は、要望機能を実現するには、リコンフィギュラブル回路１０７における高閾値電圧トランジスタ領域１０８と低閾値電圧トランジスタ領域１０９のいずれの領域がよいのか、また電源電圧を供給するのはいずれの領域に対してかの判断を、メモリ１００に蓄積されている情報に基づいて行い、要求仕様（機能・動作周波数）を満足する回路を実現するものである。
【００３０】
また、電源電圧制御部１０６は、回路展開制御部１０５による判断情報に従って、電源電圧を供給するトランジスタ領域の制御を実現する。
【００３１】
すなわち、高性能化を実現する場合には、低閾値電圧トランジスタ領域１０９上に回路を展開し、使用トランジスタ領域である低閾値電圧トランジスタ領域１０９に電源を供給し、一方、非使用トランジスタ領域である高閾値電圧トランジスタ領域１０８への電源供給を遮断する。
【００３２】
逆に、低リークを実現する場合には、高閾値電圧トランジスタ領域１０８に回路を展開し、使用トランジスタ領域である高閾値電圧トランジスタ領域１０８に電源を供給し、一方、非使用トランジスタ領域である低閾値電圧トランジスタ領域１０９への電源供給を遮断する。
【００３３】
上記のように構成された本実施の形態の半導体集積回路の動作を図２に示すフローチャートに従って詳しく説明する。
【００３４】
回路情報入力のステップ２００において、メモリ１００にリコンフィギュラブル回路１０７で実現すべき機能情報１０１、動作周波数情報１０２、面積情報１０３、閾値電圧情報１０４等の情報を蓄積する。
【００３５】
次に、回路情報解析のステップ２０１において、回路展開制御部１０５は、メモリ１００に蓄積されている情報の、特に閾値電圧情報１０７に従って、リコンフィギュラブル回路１０７の高閾値電圧トランジスタ領域１０８と低閾値電圧トランジスタ領域１０９のいずれの領域に回路を展開するかの判断を行う。
【００３６】
この結果に基づいて、使用トランジスタ領域選択のステップ２０２において、先の回路情報解析のステップ２０１で決定された使用トランジスタ領域に対する以降の処理の分岐を行う。
【００３７】
高性能化を実現するために低閾値電圧トランジスタ領域１０９への展開を図るときには、低閾値電圧トランジスタ領域への回路展開のステップ２０３において、低閾値電圧トランジスタ領域１０９へ要求仕様の回路の展開を行う。そして、展開完了後、低閾値電圧トランジスタ領域への電源印加のステップ２０４において、電源電圧制御部１０６は、低閾値電圧トランジスタ領域１０９のみに電源電圧を印加し、要求仕様を満足する回路を実現する。
【００３８】
また、低リークを実現するために高閾値電圧トランジスタ領域１０８への展開を図るときには、高閾値電圧トランジスタ領域への回路展開のステップ２０５において、高閾値電圧トランジスタ領域１０８へ要求仕様の回路の展開を行う。そして、展開完了後、高閾値電圧トランジスタ領域への電源印加のステップ２０６において、電源電圧制御部１０６は、高閾値電圧トランジスタ領域１０８のみに電源電圧を印加し、要求仕様（機能・動作周波数）を満足する回路を実現する。
【００３９】
以上のように要求仕様を満足する回路を実現した状態で、回路の動作を実行する。
【００４０】
その後、次の回路への変更要望がくるのを待つ。その新たな変更要望が来たときには、回路の変更要望のステップ２０７において受け入れ、電源遮断のステップ２０８において、回路展開制御部１０５は、変更要望の情報に基づいて強制的に電源遮断すべきと判断し、電源電圧制御部１０６は、リコンフィギュラブル回路１０７への全ての電源電圧の印加を遮断する。このようにリコンフィギュラブル回路１０７上での回路動作を全てクリアにした上で、次の回路の展開を実施するために回路情報入力のステップ２００へ進む。
【００４１】
このように本実施の形態によれば、リコンフィギュラブル回路１０７で実現すべき回路の要求仕様（機能・動作周波数）に応じて回路を展開するトランジスタ領域を選択し、非使用トランジスタ領域の電源電圧は遮断するように構成したので、要求仕様を満足しかつ低消費電力のもとで、リコンフィギュラブルロジックの回路展開を実現することができる。すなわち、無駄なリーク電流を削減し、半導体集積回路としての低消費電力化と高性能化の両立を実現することができる。
【００４２】
（実施の形態２）
図３は本発明の実施の形態２における半導体集積回路の構成を示すブロック図である。図３において、３００はメモリ、３０１は機能情報、３０２は動作周波数情報、３０３は面積情報、３０４は閾値電圧情報、３０５は回路展開制御部、３０６は電源電圧制御部、３０７はリコンフィギュラブル回路である。これらの構成要素については、図１に示す実施の形態１の場合と同様であるので、詳しい説明は省略する。リコンフィギュラブル回路３０７は、互いに電源分離されたＲＯＷ０〜ＲＯＷｎの複数個のセル列３０８〜３１３から構成されている。個々に電源分離されたセル列３０８〜３１３には、トランジスタが特定の個数ごとに分かれて含まれている。その他の構成については、実施の形態１と同様である。
【００４３】
回路展開制御部３０５は、メモリ３００に蓄積されている情報に基づいて、要望機能を実現するには、リコンフィギュラブル回路３０７のどれだけの面積のトランジスタ領域を使用すればよいのか、またどのセル列のトランジスタに電源電圧を供給するのかの判断を行い、要求仕様を満足する回路を実現する。
【００４４】
また、電源電圧制御部３０６は、回路展開制御部３０５による判断情報に従って、電源電圧を供給するセル列の制御を実現する。実際にリコンフィギュラブルロジックを実現する場合に、所望の機能実現に必須の面積情報３０３に従って、リコンフィギュラブル回路３０７内で必要な数のセル列を選択し、選択したセル列に対してのみ電源電圧を印加し、機能に関与しない部分に関しては電源を遮断することで、不必要回路部におけるリーク電流を削減し、リコンフィギュラブルロジックを低消費電力状態で実現する。
【００４５】
上記のように構成された本実施の形態の半導体集積回路の動作を図４に示すフローチャートに従って詳しく説明する。
【００４６】
回路情報入力のステップ４００において、メモリ３００にリコンフィギュラブル回路３０７で実現すべき機能情報３０１、動作周波数情報３０２、面積情報３０３、閾値電圧情報３０４等の情報を蓄積する。
【００４７】
次に、回路情報解析のステップ４０１において、回路展開制御部３０５は、所望の機能を実現する回路展開のために必要となる領域を判断する。実際には、メモリ３００に蓄積されている情報の、特に面積情報３０３に基づいて、リコンフィギュラブル回路３０７内のどれだけのセル列を使用する必要があるかの判断を行う。
【００４８】
使用セル列数判定のステップ４０２において、所望の機能を実現するために必要なセル列数を決定する。ここでは、変数ｎをインクリメントしてセル列数を順次増やしていくことで比較する面積を増加させ、メモリ３００に蓄積されている面積情報３０３との比較を行うことで必要面積を確認する。これにより、使用するトランジスタ領域の数を必要最小限にする。
【００４９】
次いで、選択したセル列への回路展開のステップ４０３において、先の使用セル列数判定のステップ４０２で選択したセル列数に関する情報に従って、回路展開制御部３０５は、選択したセル列のところへの要求仕様を満足する回路展開を行う。
【００５０】
次に、選択したセル列への電源印加のステップ４０４において、電源電圧制御部３０６は、先の使用セル列数判定のステップ４０２で選択したセル列に対して電源電圧の印加を実施する。選択されなかったセル列に関しては、電源電圧を印加しないままで、リーク電流等が発生しないようにしておく。このようにして、要求仕様を満足する回路を実現する。
【００５１】
以上のように要求仕様（面積）を満足する回路を実現した状態で、回路の動作を実行する。
【００５２】
その後、次の回路への変更要望がくるのを待つ。その新たな変更要望が来たときには、回路の変更要望のステップ４０５において受け入れ、電源遮断のステップ４０６において、回路展開制御部３０５は、変更要望の情報に基づいて強制的に電源遮断すべきと判断し、電源電圧制御部３０６は、リコンフィギュラブル回路３０７への全ての電源電圧の印加を遮断する。このようにリコンフィギュラブル回路３０７上での回路動作を全てクリアにした上で、次の回路の展開を実施するために回路情報入力のステップ４００へ進む。
【００５３】
このように本実施の形態によれば、要求仕様（面積）に応じて回路を展開する領域を限定し、利用しない領域の電源電圧を遮断するように構成したので、要求仕様を満足しかつ低消費電力のもとで、リコンフィギュラブルロジックの回路展開を実現することができる。
【００５４】
（実施の形態３）
図５は本発明の実施の形態３における半導体集積回路の構成を示すブロック図である。図５において、５００はメモリ、５０１は機能情報、５０２は動作周波数情報、５０３は面積情報、５０４は閾値電圧情報、５０５は回路展開制御部、５０６は電源電圧制御部、５０７はリコンフィギュラブル回路、５０９〜５１３は互いに電源分離された複数個のセル列である。これらの構成要素については、図３に示す実施の形態２の場合と同様であるので、詳しい説明は省略する。本実施の形態においては、メモリ５００に、リコンフィギュラブル回路５０７内での個々のセル列間の電源ラインの接続についての電源ライン接続情報５０８も蓄積するようになっている。その他の構成については、実施の形態２の場合と同様である。
【００５５】
回路展開制御部５０５は、メモリ５００に蓄積されている情報に基づいて、要望機能を実現するには、リコンフィギュラブル回路５０７のどれだけの面積のトランジスタ領域を使用すればよいのかの判断と、機能を実現するために使用するセル列間の電源ラインの接続に関する電源ライン接続情報５０８の制御を行い、要求仕様を満足する回路を実現する。
【００５６】
また、電源電圧制御部５０６は、回路展開制御部５０５による判断情報に従って、リコンフィギュラブル回路５０７への電源電圧の供給を制御する。実際にリコンフィギュラブルロジックを実現する場合に、所望の機能実現に必須の面積情報５０３に従って、リコンフィギュラブル回路５０７内で必要な数のセル列を選択し、選択したセル列間の電源ラインを生成し、電源電圧を印加することで、リコンフィギュラブル回路５０７を要求仕様（面積・配線）を満足する回路として動作させることが可能となる。また、非使用トランジスタ領域への電源電圧の印加を遮断することから、不必要回路部におけるリーク電流を削減し、リコンフィギュラブルロジックを低消費電力状態で実現する。
【００５７】
上記のように構成された本実施の形態の半導体集積回路の動作を図６に示すフローチャートに従って詳しく説明する。
【００５８】
回路情報入力のステップ６００において、メモリ５００にリコンフィギュラブル回路５０７で実現すべき機能情報５０１、動作周波数情報５０２、面積情報５０３、閾値電圧情報５０４、使用セル列間の電源ライン接続方法に関する電源ライン接続情報５０８等の情報を蓄積する（電源ライン接続情報５０８の蓄積が図４のステップ４００とは異なる）。
【００５９】
次に、回路情報解析のステップ６０１において、回路展開制御部５０５は、所望の機能を実現する回路展開のために必要となる領域を判断する。実際には、メモリ５００に蓄積されている情報の、特に面積情報５０３に基づいて、リコンフィギュラブル回路５０７内のどれだけのセル列を使用する必要があるかの判断を行う。
【００６０】
使用セル列数判定のステップ６０２において、所望の機能を実現するために必要なセル列数を決定する。ここでは、変数ｎをインクリメントしてセル列数を順次増やしていくことで比較する面積を増加させ、メモリ５００に蓄積されている面積情報５０３との比較を行うことで必要面積を確認する。これにより、使用するトランジスタ領域の数を必要最小限にする。
【００６１】
次いで、選択したセル列への回路展開のステップ６０３において、先の使用セル列数判定のステップ６０２で選択したセル列数に関する情報に従って、回路展開制御部５０５は、選択したセル列のところへの要求仕様を満足する回路展開を行い、さらに、このセル列間の電源ラインの接続を実施する。
【００６２】
次に、リコンフィギュラブル回路への電源印加のステップ６０４において、電源電圧制御部５０６は、リコンフィギュラブル回路５０７に対して電源電圧の印加を実施する。リコンフィギュラブル回路５０７内にて電源ラインの接続がなされていないセル列に関しては、電源電圧を印加しないままで済むので、リーク電流等が発生しない。このようにして、要求仕様を満足する回路を実現する。
【００６３】
以上のように要求仕様（面積・配線）を満足する回路を実現した状態で、回路の動作を実行する。
【００６４】
その後、次の回路への変更要望がくるのを待つ。その新たな変更要望が来たときには、回路の変更要望のステップ６０５において受け入れ、電源遮断のステップ６０６において、回路展開制御部５０５は、変更要望の情報に基づいて強制的に電源遮断すべきと判断し、電源電圧制御部５０６は、リコンフィギュラブル回路５０７への電源電圧の印加を遮断する。このようにリコンフィギュラブル回路５０７上での回路動作を全てクリアにした上で、次の回路の展開を実施するために回路情報入力のステップ６００へ進む。
【００６５】
このように本実施の形態によれば、要求仕様（面積・配線）に応じて回路を展開する領域を限定し、電源ライン接続をリコンフィギュラブル回路５０７上で作るように構成したので、配線を含めて、要求仕様を満足しかつ低消費電力のもとで、リコンフィギュラブルロジックの回路展開を実現することができる。
【００６６】
（実施の形態４）
図７は本発明の実施の形態４における半導体集積回路の構成を示すブロック図である。図７において、７００はメモリ、７０１は機能情報、７０２は動作周波数情報、７０３は面積情報、７０４は閾値電圧情報、７０５は回路展開制御部、７０７はリコンフィギュラブル回路、７０８〜７１２は互いに電源分離された複数個のセル列である。これらの構成要素については、図３に示す実施の形態２の場合と同様であるので、詳しい説明は省略する。ただし、複数個のセル列７０８〜７１２は基盤分離されている。本実施の形態においては、図３の電源電圧制御部３０６に代えて、バックゲートバイアス電圧制御部７０６を備えている。このバックゲートバイアス電圧制御部７０６は、回路展開制御部７０５による設定情報に従って、各セル列それぞれに要求仕様を満足する閾値電圧値になるようにバックゲートバイアス電圧の供給を制御するものである。その他の構成については、実施の形態２の場合と同様である。
【００６７】
回路展開制御部７０５は、メモリ７００に蓄積されている情報、特に閾値電圧情報７０４に基づいて、リコンフィギュラブル回路７０７において要求仕様を満足するために必要な各セル列の閾値電圧の設定を行う。
【００６８】
また、バックゲートバイアス電圧制御部７０６は、回路展開制御部７０５による設定情報に従って、リコンフィギュラブル回路７０７を構成する各セル列それぞれに要求仕様を満足する閾値電圧値になるようにバックゲートバイアス電圧の供給を制御する。実際にリコンフィギュラブルロジックを実現する場合に、所望の性能実現に必須の閾値電圧情報７０４に従って、それぞれのセル列に対しバックゲートバイアス電圧を印加することで、リコンフィギュラブル回路７０７を要求仕様を満足する回路として動作させることが可能となる。
【００６９】
例えば、どのセル列にセルを展開するかを検討する際に、展開する回路のタイミングに関する情報に基づいて行うときに、遅延時間が長いパスに関するセルを特定のセル列におき、そのセル列にかけるバックゲートバイアス電圧として閾値電圧Ｖｔが低くなる方に印加することにより、特定の部分の、特に遅延的に遅い回路部分の高速化等が可能になり、回路全体としての高速化が可能になる。また、必要以上にバックゲートバイアス電圧を印加しないことで、各トランジスタが最適な閾値電圧で制御され、必要以上のリーク電流の発生を防止できる。
【００７０】
上記のように構成された本実施の形態の半導体集積回路の動作を図８に示すフローチャートに従って詳しく説明する。
【００７１】
回路情報入力のステップ８００において、メモリ７００にリコンフィギュラブル回路７０７で実現すべき機能情報７０１、動作周波数情報７０２、面積情報７０３、閾値電圧情報７０４等の情報を蓄積する。
【００７２】
次に、回路情報解析のステップ８０１において、回路展開制御部７０５は、所望の性能を実現する回路展開のために必要となる閾値電圧を判断する。実際には、メモリ７００に蓄積されている情報の、特に閾値電圧情報７０４に基づいて、リコンフィギュラブル回路７０７内の各セル列に適用するバックゲートバイアス電圧値を判断する。
【００７３】
次いで、選択したセル列への回路展開のステップ８０２において、リコンフィギュラブル回路７０７を構成する各セル列に対して回路展開制御部７０５で決定した情報に基づき要求仕様を満足する回路展開を行う。
【００７４】
次に、選択したセル列へのバックゲートバイアス電圧印加のステップ８０３において、バックゲートバイアス電圧制御部７０６は、各セル列に対してバックゲートバイアス電圧の印加を実施する。
【００７５】
さらに、電源電圧印加のステップ８０４において、リコンフィギュラブル回路７０７に対して電源電圧を印加する。
【００７６】
これにより、要求仕様を満足するリコンフィギュラブル回路７０７の実現が可能になる。
【００７７】
以上のように要求仕様（バックゲートバイアス電圧・動作タイミング）を満足する回路を実現した状態で、回路の動作を実行する。
【００７８】
その後、次の回路への変更要望がくるのを待つ。その新たな変更要望が来たときには、回路の変更要望のステップ８０５において受け入れ、電源遮断のステップ８０６において、回路展開制御部７０５は、変更要望の情報に基づいて強制的に電源遮断すべきと判断し、リコンフィギュラブル回路７０７への電源電圧およびバックゲートバイアス電圧の印加を遮断する。このようにリコンフィギュラブル回路７０７上での回路動作を全てクリアにした上で、次の回路の展開を実施するために回路情報入力のステップ８００へ進む。
【００７９】
このように本実施の形態によれば、要求仕様（バックゲートバイアス電圧・動作タイミング）に応じて、リコンフィギュラブル回路７０７を実現する各セル列に対して最適なバックゲートバイアスを設定するように構成したので、要求仕様を満足し、かつリーク電流を必要以上に発生させないリコンフィギュラブルロジックの回路展開を実現することができる。
【００８０】
（実施の形態５）
図９は本発明の実施の形態５における半導体集積回路の構成を示すブロック図である。図９において、９００はメモリ、９０１は機能情報、９０２は動作周波数情報、９０３は面積情報、９０４は閾値電圧情報、９０５は回路展開制御部、９０６はバックゲートバイアス電圧制御部、９０７はリコンフィギュラブル回路、９０８〜９１２は互いに基盤分離および電源分離された複数個のセル列である。これらの構成要素については、図７に示す実施の形態４の場合と同様であるので、詳しい説明は省略する。また、９１３は電源電圧制御部、９１４は電源電圧制御部９１３用の出力電圧情報であり、これらの構成要素については、図３に示す実施の形態２の場合と同様であるので、詳しい説明は省略する。本実施の形態においては、リコンフィギュラブル回路９０７内の全てのセル列に対して、バックゲートバイアス電圧制御部９０６によるバックゲートバイアス電圧の制御と、電源電圧制御部９１３による電源電圧の制御とが、互いに独立する状態で行われるように構成されている。その他の構成については、実施の形態４の場合と同様である。
【００８１】
このように本実施の形態の半導体集積回路は、図３に示す実施の形態２と図７に示す実施の形態４とを合成したものであり、それぞれの実施の形態による機能を併せ有するものであり、要求仕様（面積・バックゲートバイアス電圧・動作タイミング）を満足する回路を実現することができる。さらに、すべてのセル列に対して印加する電源電圧とバックゲートバイアス電圧とを互いに独立して制御できるので、同一の機能に対し幅広い周波数範囲での動作を実現することができる。
【００８２】
（実施の形態６）
図１０は本発明の実施の形態６における半導体集積回路の構成を示すブロック図である。図１０における構成要素は、図９に示す実施の形態５の場合と同様である。本実施の形態においては、バックゲートバイアス電圧制御部９０６は、複数あるセル列９０８〜９１２の１つずつに対してバックゲートバイアス電圧の制御を個別的に行えるように構成されている。また、電源電圧制御部９１３も複数あるセル列９０８〜９１２の１つずつに対して電源電圧の制御を個別的に行えるように構成されている。その他の構成については、実施の形態５の場合と同様である。
【００８３】
このように本実施の形態の半導体集積回路は、複数セル列に対する互いに独立した閾値電圧とバックゲートバイアス電圧の個別制御を行うので、性能と電力の最適化を実現できる。
【００８４】
【発明の効果】
以上のように本発明によれば、リコンフィギュラブルロジックを有する半導体集積回路において、要求仕様を満足しながらリーク電流を抑制するので、微細プロセスにおいて大きな課題となっている高性能化と低消費電力の両立を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体集積回路の構成を示すブロック図
【図２】本発明の実施の形態１における半導体集積回路の動作を示すフローチャート
【図３】本発明の実施の形態２における半導体集積回路の構成を示すブロック図
【図４】本発明の実施の形態２における半導体集積回路の動作を示すフローチャート
【図５】本発明の実施の形態３における半導体集積回路の構成を示すブロック図
【図６】本発明の実施の形態３における半導体集積回路の動作を示すフローチャート
【図７】本発明の実施の形態４における半導体集積回路の構成を示すブロック図
【図８】本発明の実施の形態４における半導体集積回路の動作を示すフローチャート
【図９】本発明の実施の形態５における半導体集積回路の構成を示すブロック図
【図１０】本発明の実施の形態６における半導体集積回路の構成を示すブロック図
【符号の説明】
１００，３００，５００，７００，９００  メモリ
１０１，３０１，５０１，７０１，９０１  機能情報
１０２，３０２，５０２，７０２，９０２  動作周波数情報
１０３，３０３，５０３，７０３，９０３  面積情報
１０４，３０４，５０４，７０４，９０４，９１４  閾値電圧情報
１０５，３０５，５０５，７０５，９０５  回路展開制御部
１０６，３０６，５０６，９１３  電源電圧制御部
１０７，３０７，５０７，７０７，９０７  リコンフィギュラブル回路
１０８  高閾値電圧トランジスタ領域
１０９  低閾値電圧トランジスタ領域
３０８〜３１３，５０９〜５１３，７０８〜７１２，９０８〜９１２  セル列
５０８  電源ライン接続情報
７０６，９０６  バックゲートバイアス電圧制御部
【図１】
2005005611.tif 000003
【図２】
2005005611.tif 000004
【図３】
2005005611.tif 000005
【図４】
2005005611.tif 000006
【図５】
2005005611.tif 000007
【図６】
2005005611.tif 000008
【図７】
2005005611.tif 000009
【図８】
2005005611.tif 000010
【図９】
2005005611.tif 000011
【図１０】
2005005611.tif 000012