(57)【要約】【課題】デジタル信号処理回路において、インターポレータのフィルタ特性を信号の広範囲なボーレートに対応させる。【解決手段】デジタル衛星放送等の電波を受信してインターポレータ１６にて内挿補間し、シンボル点を抽出する。インターポレータ１６の出力はナイキストフィルタ１８でフィルタ処理されてＩ信号、Ｑ信号として出力される。インターポレータ１６のフィルタ特性はタップ係数で設定されるが、タップ係数の組を複数個用意し、処理すべきボーレートの範囲に応じて切り替えることで、ボーレートの範囲に応じたフィルタ特性とする。【選択図】図１
2005191947.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号を内挿補間して再サンプリングするインターポレータと、
前記インターポレータからのデジタル信号をフィルタ処理するナイキストフィルタと、
を備えるデジタル信号処理回路であって、
前記インターポレータのフィルタ特性を、前記デジタル信号のボーレートの範囲に応じて切り替える切替手段
を有することを特徴とするデジタル信号処理回路。
【請求項２】
請求項１記載の回路において、
前記インターポレータは、複数のタップを有するデジタルＦＩＲフィルタで構成され、
前記切替手段は、前記ボーレートの範囲に応じて前記複数のタップの各係数の値を切り替えることで前記フィルタ特性を切り替える
ことを特徴とするデジタル信号処理回路。
【請求項３】
請求項２記載の回路において、
前記複数のタップの各係数の組は、前記内挿補間の位置に応じて複数組の中から選択されるものであって、かつ、前記複数組の係数セットが前記デジタル信号のボーレートに応じて予め複数個設定され、
前記切替手段は、前記ボーレートの範囲に応じて前記複数個の中から選択して切り替える
ことを特徴とするデジタル信号処理回路。
【請求項４】
請求項１〜３のいずれかに記載の回路において、
前記切替手段は、前記ボーレートをＦｓｙｍ、前記ナイキストフィルタのロールオフ率をα、Ｎを２ｍ（ｍは１以上の自然数）とした場合、前記インターポレータのフィルタ特性として、周波数がＦｓｙｍ×（１＋α）／２までほぼ平坦であって、周波数がＦｓｙｍ×（２Ｎ−１−α）／２で十分減衰する特性となるように切り替える
ことを特徴とするデジタル信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデジタル信号処理回路、特にデジタル衛星放送等のデジタル信号復調装置に用いられる回路構成に関する。
【背景技術】
【０００２】
従来より、デジタル衛星放送を受信するレシーバが知られている。このようなレシーバにおいては、受信信号をアナログデジタル変換器（ＡＤＣ）にてデジタル信号に変換し、オートゲインコントロール（ＡＧＣ）で振幅を調整した後、インターポレータで内挿補間及び再サンプリングしてシンボル点を推定する。インターポレータで内挿補間されたデジタル信号は、さらにナイキストフィルタでフィルタリング処理された後、復調回路等に出力される。
【０００３】
下記の文献には、衛星放送の受信信号をシンボルクロック生成回路のインターポレータで内挿補間し、Ｃ／Ｎメータの分離器で同相成分のＩ信号及び直交成分のＱ信号に分離した後、それぞれの信号をナイキストフィルタでフィルタリング処理してＣ／Ｎを検出することが記載されている。
【０００４】
【特許文献１】特開２０００−１７４８２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
インターポレータは、非同期サンプル（シンボルとは非同期のクロックでサンプリングする）された受信信号に対し、サンプル点データからそのサンプル間に存在するシンボル点のデータを推定算出するものであり、原理的には、ＡＤＣからのデジタル信号に対してＭ倍０補間とそれにより生じるイメージの除去のためのローパスフィルタ処理、間引き再サンプリングと仮想的に考えることができる。インターポレータのフィルタ特性（ローパスフィルタ特性）は、理想的には信号帯域では平坦な透過特性を有し、それ以上では急峻にカットする特性が望ましいが、有限のタップ数を備えるＦＩＲフィルタで構成する場合、実際には急峻な特性とはならず、信号帯域以上でも振幅ゲインはゼロとならない。
【０００６】
ここで、インターポレータにおける再サンプリングの周波数は、シンボル周波数の２，４，６，８倍として、ナイキストフィルタにはシンボル点に同期したデータを供給することが多い。例えば、再サンプリングの周波数がシンボル周波数の２倍である場合、シンボル周波数のところで信号のイメージング、隣チャンネル、隣々チャンネル、ノイズ等の折り返し（エイリアシング）が生じ、これらがナイキストフィルタの信号帯域に入り込むためビットエラーレートＢＥＲ等の劣化を引き起こす。
【０００７】
本発明の目的は、有限のタップ数を有するインターポレータを用いる場合でも、ＢＥＲ等の性能を劣化させることなくデジタル信号を受信、復調できる回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、デジタル信号を内挿補間して再サンプリングするインターポレータと、前記インターポレータからのデジタル信号をフィルタ処理するナイキストフィルタとを備えるデジタル信号処理回路であって、前記インターポレータのフィルタ特性を、前記デジタル信号のボーレートの範囲に応じて切り替える切替手段を有する。
【０００９】
本発明では、インターポレータのフィルタ特性を単一の特性に固定するのではなく、切替可能とし、デジタル信号のボーレート（あるいはシンボル周波数）の範囲に応じて切替手段により切り替える。インターポレータを例えばＦＩＲフィルタで構成した場合、ＦＩＲフィルタの各タップのタップ係数を変化させることでインターポレータのフィルタ特性も変化する。ボーレートの範囲に応じてタップ係数を切り替えることで、インターポレータの特性をボーレートに応じた所望の特性に設定でき、インターポレータの後段に配置されたナイキストフィルタと併せてノイズ（エイリアシング）を遮断する。
【００１０】
本発明は、ボーレートが種々存在し得るデジタル信号の受信システムに広く適用することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面に基づき本発明の実施形態について説明する。
【００１２】
図１には、本実施形態に係るデジタル信号処理回路の構成ブロック図が示されている。図１の回路は、例えばデジタル衛星放送の受信装置に組み込まれる。
【００１３】
アンテナで受信されたＲＦ信号はキャリア信号と乗算され、直交変調信号であるＩ信号及びＱ信号が復調される。すなわち、受信信号とｃｏｓｉｎｅ波キャリア信号とを乗算してＩ信号が復調され、受信信号と−ｓｉｎｅ波キャリア信号（ｃｏｓｉｎｅ波キャリア信号の位相を９０度遅延させた信号）とを乗算してＱ信号が復調される。Ｉ信号及びＱ信号はアナログデジタルコンバータＡＤＣにてデジタル信号に変換された後、本回路に供給される。
【００１４】
ＤＣオフセット除去器１０は、Ｉ信号及びＱ信号に含まれるＤＣ成分、すなわち、Ｉ信号及びＱ信号に含まれる累積値を除去してＡＧＣ１２に出力する。
【００１５】
ＡＧＣ１２は、Ｉ信号及びＱ信号の振幅が所定値となるように制御し、位相回転器１４に出力する。
【００１６】
位相回転器１４は、受信信号の位相を回転して送信時の位相に合致させるものである。デジタル直交変調によりデジタルデータを伝送する場合、送信側のキャリア信号と受信側のキャリア信号との間には周波数誤差及び位相誤差が生じる。このため、受信信号は送信信号に対して周波数誤差及び位相誤差に対応する角度だけＩ−Ｑ位相平面内において回転してしまう。位相回転器１４は、この角度誤差を補償するものである。位相回転器１４には、周波数オフセット検出器２４からの周波数誤差及びキャリア位相エラー検出器２６からの位相誤差がループフィルタ２８を介してフィードバックされる。位相回転器１４は、これらの誤差に応じて受信信号の角度を調整する。位相回転器１４は、角度調整した受信信号をインターポレータ１６に出力する。
【００１７】
インターポレータ１６は、受信信号に対してそのサンプル点データからサンプル間にあるシンボル点のデータを推定する。ＡＤＣでは、シンボルとは非同期のタイミングでサンプリングするため（非同期サンプル）、インターポレータ１６でシンボル点のデータを内挿補間する必要が生じる。インターポレータ１４は、ＡＤＣのサンプルデータに対して補間したデータを再サンプル処理してシンボル点を抽出する。インターポレータ１６は、基本的にはＦＩＲ（Finite Impulse Response：有限長インパルス応答）フィルタで構成される。
【００１８】
図２には、インターポレータ１６の構成が示されている。インターポレータ１６は、直列接続された複数（図では９個）のラッチ１６ａ、並列接続された複数（図では１０個）の係数器１６ｂ−１〜１６ｂ−１０、及び加算器１６ｃを含んで構成される。各ラッチ１６ａは、デジタル信号をサンプル期間だけ保持して出力する。各係数器１６ｂ−１〜１６ｂ−１０は、入力デジタル信号に対して所定の係数を乗じて加算器１６ｃに出力する。加算器１６ｃは、各係数器１６ｂ−１〜１６ｂ−１０の出力を加算し、後段のナイキストフィルタ１８に出力する。各係数器１６ｂ−１〜１６ｂ−１０の係数は、予めセットとして設定されており、例えば
係数器１６ｂ−１，２：係数＝０
係数器１６ｂ−３：係数＝０．１
係数器１６ｂ−４：係数＝−０．５
係数器１６ｂ−５：係数＝−０．８
係数器１６ｂ−６：係数＝０．２
係数器１６ｂ−７：係数＝０．１
係数器１６ｂ−８：係数＝−０．３
係数器１６ｂ−９，１０：係数＝０
等と設定される。これら各係数器の係数は予め複数組（例えば３２組）用意しておき、これらの組の中からいずれかの組を選択できる構成とする。すなわち、内挿補間すべき位置により複数組の中のいずれかの組を選択的に用いる。各係数器１６ｂ−１〜１６ｂ−１０の各係数をＣ１〜Ｃ１０とすると、Ｃ＝（Ｃ１，Ｃ２，・・・・・Ｃ１０）の係数の組が３２個用意され、内挿補間すべき位置に応じていずれかの組を選択してレジスタ３０に書き込む。レジスタ３０に書き込まれた係数の組は各係数器１６ｂ−１〜１６ｂ−１０に供給される。内挿補間すべき位置、すなわち内挿補間のタイミングは、タイミングエラー検出器２０及びループフィルタ２２からなるタイミングコントロール回路により調整される。図３には、タップ係数の組が模式的に示されている。図において、Ｃｉ（ｉ＝１〜１０）は係数器１６ｂ−ｉの係数である。各係数器の係数（タップ係数）を変化させることで、インターポレータ１６のフィルタ特性（ローパスフィルタ特性）が変化する。
【００１９】
一方、本実施形態では、インターポレータ１６の各係数器の係数（タップ係数）は複数組用意されるだけでなく、これらの係数組がさらに複数個（例えば３個）用意され、これらも適宜切り替えられてインターポレータ１６のフィルタ特性が段階的に変化する。インターポレータ１６の係数組についてはさらに後述する。
【００２０】
ナイキストフィルタ（あるいはルートナイキストフィルタ）１８は、ローパスフィルタの一種で、信号帯域を制限する。フィルタを半分に分割して送信側と受信側に設けてシンボル間干渉を抑制する技術が知られており、ナイキストフィルタ１８は受信側に設けられるフィルタ分である。なお、フィルタの半分を使用することは、レスポンスの２乗根（ルート）を得ることに等しい。ナイキストフィルタ１８は、インターポレータ１６からのデジタル信号をフィルタリング処理し、後段の復調器等に出力する。
【００２１】
このような構成において、既述したように、インターポレータ１６における再サンプリングの周波数Ｆｒｓｍｐは、シンボル周波数Ｆｓｙｍの２倍，４倍，６倍，８倍・・・としてナイキストフィルタ１８にシンボル点に同期したデータが供給されるようにしている。そして、例えばＦｒｓｍｐ＝２Ｆｓｙｍの場合にはシンボル周波数Ｆｓｙｍにおけるエイリアシング、すなわち再サンプリングのナイキスト周波数以上の周波数成分の折り返しノイズが信号帯域に入り込んでしまう。
【００２２】
一方、ナイキストフィルタ１８により信号帯域以上の周波数成分はカットされるので、インターポレータ１６のフィルタ特性として、Ｆｒｓｍｐ＝２Ｆｓｙｍの場合にはＦｓｙｍ×（１＋α）／２まではほぼ平坦で、Ｆｓｙｍ×（３−α）／２で十分減衰されるように設計することで、ＢＥＲ等の劣化を抑制することができる。ここで、αはナイキストフィルタ１８のロールオフ率である。
【００２３】
図４には、ナイキストフィルタ１８にシンボル周波数Ｆｓｙｍの２倍の再サンプリング周波数のデータを供給する場合の、インターポレータ１６のフィルタ特性１００とナイキストフィルタ１０４のフィルタ特性が示されている。インターポレータ１６は、Ｆｓｙｍ×（１＋α）／２まで平坦で、Ｆｓｙｍ×（３−α）／２でほぼ０となる特性である。また、ナイキストフィルタ１８は、Ｆｓｙｍ×（１＋α）／２でほぼ０となる特性である。曲線１０２は、ナイキスト周波数（サンプリング周波数の１／２＝Ｆｓｙｍ）でのエイリアシングを示している。ナイキストフィルタ１８は、Ｆｓｙｍ×（１＋α）／２でほぼ０となる特性であるため、折り返し成分は全てカットされてノイズが抑制される。言い換えれば、ナイキストフィルタ１８の特性が曲線１０４のように与えられた場合、曲線１００のようにインターポレータ１６のフィルタ特性を設定することで、ノイズを遮断することができる。本実施形態のインターポレータ１６は、以上のような原理に基づきタップ係数が設定される。
【００２４】
図４では、Ｆｒｓｍｐ＝２Ｆｓｙｍの場合、すなわち再サンプリングにおけるナイキスト周波数がシンボル周波数Ｆｓｙｍ（ボーレート）に等しい場合について示したが、Ｆｒｓａｍ＝Ｎ・Ｆｓｙｍ（Ｎ＝２，４，６，・・・））と一般化すると、インターポレータ１６としては、Ｆｓｙｍ×（１＋α）／２まではほぼ平坦で、Ｆｓｙｍ×（２Ｎ−１−α）／２まで十分減衰する特性とすればよいことになる。周波数をサンプル周波数Ｆｓａｍｐで規格化すると、Ｆｓｙｍ／Ｆｓａｍｐ×（１＋α）／２まではほぼ平坦で、Ｆｓｙｍ／Ｆｓａｍｐ×（２Ｎ−１−α）／２まで十分減衰する特性とすればよいことになる。平坦化周波数をＦｐａｓｓ（＝Ｆｓｙｍ／Ｆｓａｍｐ×（１＋α）／２）、減衰周波数をＦｓｔｏｐ（＝Ｆｓｙｍ／Ｆｓａｍｐ×（２Ｎ−１−α）／２）と称する。
【００２５】
図５には、横軸にサンプル周波数で規格化したボーレートＦｓｙｍ／Ｆｓａｍｐ、縦軸にサンプル周波数で規格化した周波数Ｆ／Ｆｓａｍｐをとった場合の、インターポレータ１６の特性曲線が示されている。
【００２６】
図において、符号２００はほぼ平坦な特性を有する周波数であるＦｐａｓｓ＝Ｆｓｙｍ／Ｆｓａｍｐ×（１＋α）／２を示し、符号２０２はＮ＝２の場合の減衰周波数Ｆｓｔｏｐ＝Ｆｓｙｍ／Ｆｓａｍｐ（３−α）／２を示し、符号２０４はＮ＝４の場合の減衰周波数Ｆｓｔｏｐ＝Ｆｓｙｍ／Ｆｓａｍｐ（７−α）／２を示している。この図より、例えばＮ＝２の場合には、インターポレータ１６の特性としては、その平坦域と減衰域が直線２００と直線２０２の間に位置していればよい。したがって、Ｆｓａｍｐで規格化したボーレート（規格化した周波数に’（ダッシュ）を付するものとする）がＦ’ｓｙｍ１とＦ’ｓｙｍ２（Ｆ’ｓｙｍ１＜Ｆ’ｓｙｍ２）の間に存在する場合、図の斜線で示す矩形領域にインターポレータ１６の特性を設定すればよく、これによりエイリアシングの影響を排除することができる。ここで、Ｆ’ｐａｓｓは、Ｆ’ｓｙｍ２と直線２００との交点の規格化周波数であり、Ｆ’ｓｔｏｐはＦ’ｓｙｍ１と直線２０２との交点の規格化周波数である。
【００２７】
以上のようにしてインターポレータ１６のフィルタ特性が設定されるが、受信すべき信号のボーレートの範囲が広い場合には、インターポレータ１６に要求される特性はより厳しくなり、有限のタップ数を有するインターポレータ１６ではその特性を実現するのが困難になってくる。図５において、規格化ボーレートＦ’ｓｙｍ１よりも低いボーレートの場合、Ｆ’ｓｔｏｐがさらに低くなり、図における斜線の領域が縮小化して、より急峻なフィルタ特性が要求されるのは容易に理解されよう。
【００２８】
そこで、本実施形態では、受信すべき信号の広範なボーレートに対応すべく、インターポレータ１６のフィルタ特性を複数段に、あるいは不連続的に変化させる。すなわち、インターポレータ１６のタップ係数のセット（このセットは３２個の係数の組み合わせから構成される）を１個だけ用意するのではなく、複数個（例えばＡセット、Ｂセット、Ｃセットの３個）を用意し、これらを処理すべきボーレートの範囲に応じて切り替えてインターポレータ１６のフィルタ特性を変化させる。
【００２９】
図６には、処理すべきボーレートとインターポレータ１６のフィルタ特性との関係が示されている。Ｆ’ｓｙｍ１＜Ｆ’ｓｙｍ２＜Ｆｓｙｍ３＜Ｆ’ｓｙｍ４とした場合、ボーレート（実施形態では規格化ボーレート）の範囲がＦ’ｓｙｍ３〜Ｆｓｙｍ４の場合には図中Ａで示すフィルタ特性となるようなタップ係数のセット（Ａセット）を選択し、ボーレートの範囲がＦ’ｓｙｍ２〜Ｆ’ｓｙｍ３の場合には図中Ｂで示すフィルタ特性となるようなタップ係数のセット（Ｂセット）を選択し、ボーレートＦ’ｓｙｍ１〜Ｆ’ｓｙｍ２の場合には図中Ｃで示すフィルタ特性となるようなタップ係数のセット（Ｃセット）を選択する。このようにタップ係数のセットを切り替えることで、有限のタップ数を有するインターポレータ１６でも、広範なボーレートに対応することができる。なお、Ａセットを選択した場合、Ａセットを構成する３２個のタップ係数のいずれを用いるかは、内挿位置に応じて適宜決定されることは云うまでもない。
【００３０】
図７には、インターポレータ１６のタップ係数の組が模式的に示されている。図７（Ａ）は図６におけるＡ特性となるように設定するためのタップ係数組（Ａセット）であり、係数器１６ｂ−１〜１６ｂ−１０の係数としてＣA1〜ＣA10が示されている。これらの係数のセットは、例えば３２個用意されて内挿タイミングに応じて選択される。図７（Ｂ）は図６におけるＢ特性となるように設定するためのタップ係数組（Ｂセット）であり、係数器１６ｂ−１〜１６ｂ−１０の係数としてＣB1〜ＣB10が示されている。これらの係数のセットも、同様に例えば３２個用意されて内挿タイミングに応じて選択される。図７（Ｃ）は図６におけるＣ特性となるように設定するためのタップ係数組（Ｃセット）であり、係数器１６ｂ−１〜１６ｂ−１０の係数としてＣC1〜ＣC10が示されている。これらの係数のセットも、同様に例えば３２個用意されて内挿タイミングに応じて選択される。
【００３１】
具体的には、受信信号のボーレートの範囲に応じてＣＰＵが図７（Ａ）〜（Ｃ）に示されたタップ係数セットのいずれかを選択し、さらに選択されたセットを構成する係数組のいずれかを選択してレジスタ３０に書き込み、レジスタ３０からインターポレータ１６の各係数器に係数を供給する。
【００３２】
このように、本実施形態によれば、インターポレータ１６のフィルタ特性をボーレートの範囲に応じて切り替えることで、有限のタップ数で広範囲のボーレートに対応してノイズの混入を抑制し、ＢＥＲ等を向上させることができる。
【００３３】
なお、本実施形態では、ボーレートの範囲を３領域に分割し、係数組のセットを３セットとしたが、ボーレートの範囲及び係数セットの数は任意に設定することができる。例えば、ボーレートを４領域に分割し、係数セットをＡセット〜Ｄセットの４個用意してこの中から選択する等である。
【００３４】
また、本実施形態では、受信すべき信号のボーレートの範囲が与えられた場合、ＣＰＵはＡ〜Ｃセットのいずれかを選択してレジスタ３０に書き込むように構成しているが、Ａセット〜Ｃセットを順次切り替えてレジスタ３０に書き込んでＣ／Ｎ等を評価し、Ｃ／Ｎが最も高いセットを最適なセットとして自動選択する、すなわち最適な係数セットをサーチした上でレジスタ３０に書き込むように構成してもよい。
【実施例】
【００３５】
図８には、ボーレートの範囲に応じてインターポレータ１６のタップ係数の組をａセット、ｂセット、ｃセット、ｄセットの４個用意してインターポレータ１６のフィルタ特性を切り替える場合の例が示されている。図において、横軸は規格化ボーレートであり、縦軸は規格化周波数である。ロールオフ率αはα＝０．３５に設定している。平坦周波数２００は、（規格化ボーレート，規格化周波数）＝（０．０６２５，０．０４２１８７５）、（０．１２５，０．０８４３７５）、（０．２５，０．１６８７５）、（０．５，０．３３７５）等として規定される。また、減衰周波数２０２は、（規格化ボーレート，規格化周波数）＝（０．６２５，０．０８２８１２５）、（０．１２５，０．１６５６２５）、（０．２５，０．３３１２５）、（０．５，０．６６２５）等として規定される。規格化ボーレートの低い順からｄセット、ｃセット、ｂセット、及びａセットで所望の平坦周波数と減衰周波数を満足する。なお、図ではａ〜ｄセットで規定されるフィルタ特性が互いにオーバラップしているが、図６に示されるように互いにオーバラップしないように設定することもできる。ａセット〜ｄセットのボーレート範囲は、任意に設定できる。
【００３６】
図９及び図１０には、それぞれａセットのタップ係数の組とフィルタ特性が示されている。図９において、インターポレータ１６の係数器は０〜７の合計８個設けられており（図２における係数器１６−１〜１６−８に対応する）、各係数器の係数（タップ係数）が示されている。タップ係数の組は第０組〜第３１組の合計３２組存在し、インターポレータ１６で内挿すべき位置（推定すべきシンボル位置）に応じて選択される。図９において、これらは補間位置として示されている。補間位置がある位置の場合には第０組の（２，−４，４，１０４，７，−５，３，−１）が選択され、補間位置が別の位置の場合には第１０組の（−２、６，−１７，８８，４６，−１６，７，−３）が選択され、補間位置がさらに別の位置の場合には、第３１組の（−１、３，−５，７，１０４，４，−４，２）が選択される。
【００３７】
一方、図１０には、図９に示されたタップ係数を設定した場合の、インターポレータ１６のフィルタ特性である。図において、横軸は規格化周波数である。平坦周波数（規格化）は約０．３であり、減衰周波数（規格化）は約０．６である。
【００３８】
図１１及び図１２には、それぞれｂセットのタップ係数の組とフィルタ特性が示されている。図１１において、インターポレータ１６の係数器は０〜７の合計８個設けられており、各係数器の係数（タップ係数）が示されている。タップ係数の組は第０組〜第３１組の合計３２組存在し、インターポレータ１６で内挿すべき位置に応じて選択される。図１１において、これらは補間位置として示されている。補間位置がある位置の場合には第０組の（５，−１０，１４，９２，１７，−１１，５，−２）が選択され、補間位置が別の位置の場合には第１０組の（２，−１，−８，８０，４９，−１６，５，−１）が選択され、補間位置がさらに別の位置の場合には、第３１組の（−２，５，−１１，１７，９２，１４，−１０，５）が選択される。
【００３９】
一方、図１２には、図１１に示されたタップ係数を設定した場合の、インターポレータ１６のフィルタ特性である。図において、横軸は規格化周波数である。平坦周波数（規格化）は約０．２５あり、減衰周波数（規格化）は約０．５５である。ａセットに比べてそれぞれ低周波側にシフトしている。
【００４０】
図１３及び図１４には、それぞれｃセットのタップ係数の組とフィルタ特性が示されている。図１３において、インターポレータ１６の係数器は０〜７の合計８個設けられており、各係数器の係数（タップ係数）が示されている。タップ係数の組は第０組〜第３１組の合計３２組存在し、インターポレータ１６で内挿すべき位置に応じて選択される。図１３において、これらは補間位置として示されている。補間位置がある位置の場合には第０組の（５，−１３，２１，８３，２４，−１４，５，０）が選択され、補間位置が別の位置の場合には第１０組の（５，−７，０，７４，５０，−１３，０，２）が選択され、補間位置がさらに別の位置の場合には、第３１組の（０，５，−１４，２４，８３，２１，−１３，５）が選択される。
【００４１】
一方、図１４には、図１３に示されたタップ係数を設定した場合の、インターポレータ１６のフィルタ特性である。図において、横軸は規格化周波数である。平坦周波数（規格化）は約０．２あり、減衰周波数（規格化）は約０．５である。ｂセットに比べてそれぞれ低周波側にシフトしている。
【００４２】
図１５及び図１６には、それぞれｄセットのタップ係数の組とフィルタ特性が示されている。図１５において、インターポレータ１６の係数器は０〜７の合計８個設けられており、各係数器の係数（タップ係数）が示されている。タップ係数の組は第０組〜第３１組の合計３２組存在し、インターポレータ１６で内挿すべき位置に応じて選択される。図１５において、これらは補間位置として示されている。補間位置がある位置の場合には第０組の（１，−１２，２６，７５，２８，−１２，１，２）が選択され、補間位置が別の位置の場合には第１０組の（４，−１０，６，６８，５０，−８，−４，４）が選択され、補間位置がさらに別の位置の場合には、第３１組の（２，１，−１２，２８，７５，２６，−１２，１）が選択される。
【００４３】
一方、図１６には、図１５に示されたタップ係数を設定した場合の、インターポレータ１６のフィルタ特性である。図において、横軸は規格化周波数である。平坦周波数（規格化）は約０．２あり、減衰周波数（規格化）は約０．４５である。ｃセットに比べてそれぞれ低周波側にシフトしている。
【００４４】
受信信号の規格化ボーレートが０．４８近傍の場合、ＣＰＵはａセットを選択してレジスタ３０にａセットのタップ係数の組を書き込み、インターポレータ１６のフィルタ特性を設定する。また、規格化ボーレートが０．４２近傍の場合、ＣＰＵはｂセットを選択してレジスタ３０にｂセットのタップ係数の組を書き込んでフィルタ特性を切り替える。また、規格化ボーレートが０．３８近傍の場合、ＣＰＵはｃセットを選択してレジスタ３０にｃセットのタップ係数の組を書き込んでフィルタ特性を切り替える。さらに、規格化ボーレートが０．３４近傍の場合、ＣＰＵはｄセットを選択してレジスタ３０にｄセットのタップ係数の組を書き込んでフィルタ特性を切り替える。規格化ボーレートがオーバーラップ領域に該当する場合、例えば規格化ボーレートが０．４の場合、ＣＰＵはｂセットあるいはｃセットのいずれかを選択してレジスタ３０にタップ係数を書き込む。以上のようにして、インターポレータ１６のフィルタ特性が可変に設定され、受信信号のボーレートに応じたフィルタ特性に設定される。ボーレートが未知の場合、ＣＰＵはまずａセットを選択してレジスタ３０に書き込む。そして、Ｃ／Ｎを監視し、所定の許容値に達しない場合には次にｂセットを選択してレジスタ３０に書き込む。以上の処理をａセット→ｂセット→ｃセット→ｄセットと順次切り替えることで、最適なセットをサーチしてフィルタ特性を設定する。
【図面の簡単な説明】
【００４５】
【図１】実施形態の構成ブロック図である。
【図２】図１におけるインターポレータの構成図である。
【図３】インターポレータのタップ係数組の説明図である。
【図４】インターポレータのフィルタ特性説明図である。
【図５】規格化ボーレートに対するインターポレータのフィルタ特性説明図である。
【図６】規格化ボーレートに対するインターポレータのフィルタ特性切替説明図である。
【図７】インターポレータの複数のタップ係数組の説明図である。
【図８】実施例の規格化ボーレートに対するインターポレータのフィルタ特性切替説明図である。
【図９】図８におけるａセットのタップ係数説明図である。
【図１０】図８におけるａセットのフィルタ特性図である。
【図１１】図８におけるｂセットのタップ係数説明図である。
【図１２】図８におけるｂセットのフィルタ特性図である。
【図１３】図８におけるｃセットのタップ係数説明図である。
【図１４】図８におけるｃセットのフィルタ特性図である。
【図１５】図８におけるｄセットのタップ係数説明図である。
【図１６】図８におけるｄセットのフィルタ特性図である。
【符号の説明】
【００４６】
１０  ＤＣオフセット除去器、１２  オートゲインコントロール（ＡＧＣ）、１４  位相回転器、１６  インターポレータ、１８  ナイキストフィルタ、２０  クロックタイミングエラー検出器、２２  ループフィルタ、２４  周波数オフセット検出器、２６  キャリア位相エラー検出器、２８  ループフィルタ。
【図１】
2005191947.tif 000003
【図２】
2005191947.tif 000004
【図３】
2005191947.tif 000005
【図４】
2005191947.tif 000006
【図５】
2005191947.tif 000007
【図６】
2005191947.tif 000008
【図７】
2005191947.tif 000009
【図８】
2005191947.tif 000010
【図９】
2005191947.tif 000011
【図１０】
2005191947.tif 000012
【図１１】
2005191947.tif 000013
【図１２】
2005191947.tif 000014
【図１３】
2005191947.tif 000015
【図１４】
2005191947.tif 000016
【図１５】
2005191947.tif 000017
【図１６】
2005191947.tif 000018