(57)【要約】【課題】活性面が従来の光電半導体チップに比べて簡単に拡大可能である光電半導体チップを提供する。【解決手段】共通の支持体層１，７に配置されている多数の半導体機能領域１０、光電半導体チップの電気的なコンタクト形成のためのコンタクトストラクチャ１８を含んでいる光電半導体チップであって、半導体機能領域の少なくとも１つは欠陥領域１２であり、コンタクトストラクチャは半導体機能領域の少なくとも１つに導電接続されておりかつ該コンタクトストラクチャは欠陥領域から電気的に分離可能／分離されて実現されている。【選択図】図１Ｆ
2005317981.tif 000002
【特許請求の範囲】
【請求項１】
光電半導体チップであって、
共通の支持体層（１，７）に配置されている多数の半導体機能領域（１０）と、該光電半導体チップの電気的なコンタクト形成のためのコンタクトストラクチャ（１８）とを含んでおり、ここで
半導体機能領域の少なくとも１つは欠陥領域（１２）であり、コンタクトストラクチャは半導体機能領域の少なくとも１つに導電接続されておりかつ該コンタクトストラクチャは前記欠陥領域から電気的に分離可能であるまたは電気的に分離されて実現されている
光電半導体チップ。
【請求項２】
支持体層（１）は半導体層列（２）の成長基板を有しておりかつ半導体機能領域（１０）の実現に対する半導体層列が設けられている
請求項１記載の光電半導体チップ。
【請求項３】
支持体層（７）は半導体機能領域（１０）の実現のために設けられている半導体層列（２）の成長基板とは別の支持体層である
請求項１記載の光電半導体チップ。
【請求項４】
少なくとも、半導体機能領域（１０）の一部と支持体層（１，７）との間に、ミラー層（５）が配置されている
請求項１から３までのいずれか１項記載の光電半導体チップ。
【請求項５】
半導体機能領域（１０）は活性ゾーン（３）を有しており、該活性ゾーンは発光のためにまたは受光のために設けられている
請求項１から４までのいずれか１項記載の光電半導体チップ。
【請求項６】
半導体チップの活性面は１ｍｍ２、１０ｍｍ２、１ｃｍ２またはそれ以上である
請求項１から５までのいずれか１項記載の光電半導体チップ。
【請求項７】
支持体層（１，７）とコンタクトストラクチャ（１８）との間にアイソレーションストラクチャ（１５，１６）が配置されており、該アイソレーションストラクチャはコンタクトストラクチャを、支持体層（１，７）の、半導体機能領域（１０）に相対向している方の側に配置されている対向コンタクトストラクチャ（１３）から電気的にアイソレーションする
請求項１から６までのいずれか１項記載の光電半導体チップ。
【請求項８】
半導体機能領域（１０）は半導体チップの作動中少なくとも部分的に、コンタクトストラクチャ（１８）および対向コンタクトストラクチャ（１３）を介して並列に接続されている
請求項７記載の光電半導体チップ。
【請求項９】
半導体チップ、殊に半導体機能領域（１０）または活性ゾーン（３）は、それぞれ０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１を有するＩｎｘＧａｙＡｌ１−ｘ−ｙＰ、ＩｎｘＧａｙＡｌ１−ｘ−ｙＮまたはＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓのようなＩＩＩ−Ｖ族半導体材料を含んでいる
請求項１から８までのいずれか１項記載の光電半導体チップ。
【請求項１０】
半導体チップはウェハ複合体において製造されている
請求項１から９までのいずれか１項記載の光電半導体チップ。
【請求項１１】
共通の支持体層（１，７）に配置されている多数の半導体機能領域（１０）を備えている光電半導体チップの電気的なコンタクト形成のためのコンタクトストラクチャを実現するための方法において、
次のステップ
（ａ）  支持体層（１，７）に配置されている半導体層列（２）を用意し、
（ｂ）  多数の半導体機能領域（１０）が生じるように半導体層列をストラクチャ化し、
（ｃ）  半導体機能領域の少なくとも一部をその機能または前以て決められている機能パラメータに関してテストしかつ半導体機能領域の欠陥領域（１２）を検出し、かつ
（ｄ）  半導体機能領域の、支持体層（１，７）に相対向している側に配置されているコンタクトストラクチャ（１８）を半導体機能領域（１０）の電気的なコンタクト形成のために実現するが、該コンタクトストラクチャが欠陥領域から電気的にアイソレーションされているように実現する
ことを特徴とする方法。
【請求項１２】
コンタクト材料をコンタクトストラクチャ（１８）に従ってストラクチャ化して半導体機能領域の、支持体層（１，７）に相対向している側に配置する
請求項１１記載の方法。
【請求項１３】
コンタクト材料を半導体機能領域の、支持体層（１，７）に相対向している側に配置した後でコンタクトストラクチャ（１８）に従ってストラクチャ化する
請求項１１記載の方法。
【請求項１４】
支持体層（１）は半導体層列（２）の成長基板を有している
請求項１１から１３までのいずれか１項記載の方法。
【請求項１５】
支持体層（７）は半導体層列の成長基板とは別の支持体層である
請求項１１から１３までのいずれか１項記載の方法。
【請求項１６】
半導体機能領域（１０）は活性ゾーン（３）を有しており、該活性ゾーンは発光のためにまたは受光のために設けられている
請求項１１から１５までのいずれか１項記載の方法。
【請求項１７】
支持体層（１，７）とコンタクトストラクチャ（１８）との間にアイソレーションストラクチャ（１５，１６）が配置されており、該アイソレーションストラクチャはコンタクトストラクチャを、支持体層（１，７）の、半導体機能領域（１０）に相対向している方の側に配置されている対向コンタクトストラクチャ（１３）から電気的にアイソレーションする
請求項１１から１６までのいずれか１項記載の方法。
【請求項１８】
半導体チップ、殊に半導体機能領域（１０）または活性ゾーン（３）は、それぞれ０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１を有するＩｎｘＧａｙＡｌ１−ｘ−ｙＰ、ＩｎｘＧａｙＡｌ１−ｘ−ｙＮまたはＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓのようなＩＩＩ−Ｖ族半導体材料を含んでいる
請求項１１から１７までのいずれか１項記載の方法。
【請求項１９】
方法をウェハ複合体において実施する
請求項１１から１８までのいずれか１項記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、支持体層に配置されている多数の半導体機能領域と光電半導体チップの電気的なコンタクト形成のためのコンタクトストラクチャとを備えている光電半導体チップに関する。更に本発明は、支持体層に配置されている多数の半導体機能領域を備えている光電半導体チップの電気的なコンタクト形成のためのコンタクトストラクチャを実現するための方法に関する。有利には、半導体チップはＬＥＤチップとして実現されている。
【背景技術】
【０００２】
ＬＥＤチップではしばしば、ＬＥＤチップによって生成される光のできるだけ高い総光束が所望される。
【０００３】
生成された総光束は一方においてＬＥＤチップの作動電流を高めることで上昇させることができる。しかしこれにより電流により規定されて生じる劣化−作動電流の上昇による半導体材料のダメージ−に基づくＬＥＤチップの故障の可能性が大きくなる。更に、作動電流によって通例、損失熱が高まり、これは煩雑な手段を介してＬＥＤチップから導出されて、ＬＥＤチップの故障の危険が低く抑えられるようにしなければならない。
【０００４】
他方において一層高い総光束を可能にするために、ＬＥＤチップの活性面を拡大することができる。これにより、電流密度および面積当たり放出すべき損失熱を総光束が高められた場合にも一定に保持することができることになる。
【０００５】
拡大された活性面は一方において、多数の素子−多数のＬＥＤチップを−１つのケーシングに面状に配置することによって実現することができる。この形式のモジュールの所要スペースは比較的高いが、ＬＥＤチップの実装密度およびラジアンスもしくは放射面の明るさ（活性面当たりに生成される光束）は比較的僅かである。
【０００６】
活性面を拡大するために他方においてＬＥＤチップのラテラル面を拡大することができる。しかしＬＥＤチップの面を拡大すると、ＬＥＤチップが製造に規定されて生じる欠陥を有する危険性が大きくなる。
【０００７】
この形式の欠陥はＬＥＤチップの機能を損なうことになるし、ＬＥＤチップを完全に使用できないものにする可能性すらある。例えばこの種の欠陥があると無放射再結合（例えば表面再結合）により光利用効率が低下するまたはＬＥＤチップの活性ゾーンが短絡する可能性がある。光電半導体チップの実現のために設けられている半導体層列の製造は今日の見方からすれば少なくとも非常に煩雑である。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の課題は、活性面が従来の光電半導体チップに比べて簡単に拡大可能である光電半導体チップを提供することである。更に本発明の課題は、拡大された活性面を有する光電半導体チップの製造を容易にする、光電半導体チップに対するコンタクトストラクチャを実現するための方法を提供することである。
【課題を解決するための手段】
【０００９】
この課題は本発明によれば、請求項１の特徴部分に記載の構成を有する光電半導体チップによってないし請求項１１の特徴部分に記載の構成を有する方法によって解決される。
【００１０】
本発明の光電半導体チップは、共通の支持体層に配置されている多数の半導体機能領域と、該光電半導体チップの電気的なコンタクト形成のためのコンタクトストラクチャとを含んでおり、ここで半導体機能領域の少なくとも１つは欠陥領域であり、コンタクトストラクチャは半導体機能領域の少なくとも１つに導電接続されておりかつ該コンタクトストラクチャは前記欠陥領域から電気的に分離可能であるまたは電気的に分離されて実現されている。
【００１１】
この形式の光電半導体チップは有利にはウェハ複合体において製造することができる。
【００１２】
ウェハ複合体とは本発明では、支持体層に配置されている半導体層列であって、半導体機能領域の少なくとも一部の実現のために設けられている半導体層列の謂いである。支持体層は半導体層列が例えばエピタキシャルに成長された成長基板であるか、または半導体層列の成長基板とは別の支持体層を有していることができる。この支持板層にはウェハ複合体におけるプロセス処理が経過していく中で半導体層列が配置されるのである。その場合成長基板とは異なっているこの支持体層に半導体層列を例えば接着、はんだ接続を用いてまたはウェハボンディング法を介して配置および／または固定することができる。
【００１３】
欠陥領域とは、本発明では所定の規定、例えば前以て決められている機能パラメータを充足しない半導体機能領域の謂いである。殊にこれには、コンタクトストラクチャと導電接続されている場合、作動中決定的な誤機能を引き起こす可能性がある致命的な欠陥を持った欠陥領域がある。ここで決定的な誤機能とは例えば活性ゾーンの短絡による、致命的な欠陥を持った半導体機能領域の故障であるが、半導体チップ全体の故障のことさえある。
【００１４】
殊に、欠陥領域は本発明の枠内において半導体チップの使用開始の前にコンタクトストラクチャから電気的にアイソレーションされて、殊に分離されているようにすることができる。その場合欠陥領域は半導体チップの使用開始の際に有利にもコンタクトストラクチャと導電的に接続されていない。こうして、欠陥領域に基づいて、殊に致命的な欠陥の場合、半導体チップの決定的な誤機能が引き起こされることはない。
【００１５】
半導体機能領域は発光（放射生成）または受光（放射受け入れ）のために例えばＬＥＤチップまたはホトダイオードチップのストラクチャに相応して実現されていてよい。有利には個々の半導体機能領域の寸法は、従来の、公知のように信頼を以て動作するおよび／または高い個数で効率的に高い歩留りで製造可能なチップの寸法に相応している。
【００１６】
機能パラメータは本発明においては例えば、半導体機能領域において生成される放射の放出波長（ピークまたは主波長）、光束もしくは生成される放射の放射出力または半導体機能領域の効率（例えば内部量子効率または外部効率）であってよい。
【００１７】
半導体機能領域が受光のために設定されている場合、例えば半導体機能領域の、入射光に対する最大感度の波長または光束の強度を機能パラメータとして用いることができる。
【００１８】
光電半導体チップに対する別の特徴的な特性または量、例えば束張力（Flussspannung）も機能パラメータとして用いることができる。
【００１９】
半導体機能領域の機能パラメータの、前以て決められている目標値からの偏差が予め定められた限界値より大きければ、この半導体機能領域は欠陥領域と格付けされる。
【００２０】
半導体チップの活性面は有利には、半導体機能領域に配置されておりかつ光電半導体チップの発光に対してまたは受光に対して実現されている活性ゾーンのラテラル方向の拡がりによって決定される。
【００２１】
半導体機能領域もしくは活性ゾーンのラテラルな寸法は有利には、欠陥−殊に致命的な欠陥−が半導体機能領域に存在している確率が許容できる程度に僅かであるように選択されている。この確率は、半導体機能領域がベースとしている材料系に応じておよび／または半導体層列の製造の際のプロセス実施に応じて変化する可能性がある。１０％、有利には５％、特別有利には１％またはそれ以下の確率が上に述べた意味において僅かと見ることができる。
【００２２】
この形式の光電半導体チップは、１ｍｍ２、有利には１０ｍｍ２、特別有利には１ｃｍ２またはそれ以上である活性面を有していることができる。１０ｍｍ２以上１ｃｍ２以下の活性面が特別有利であることが認められている。半導体機能領域における致命的な欠陥に基づいた光電半導体チップの故障の確率は活性面の、多数の半導体機能領域への分配および欠陥領域の、コンタクトストラクチャからの意図して行う分離に基づいて有利にも低減される。
【００２３】
上で述べた形式のコンタクトストラクチャは、発光または受光のために設定されている比較的大きな活性面を有する本発明の光電半導体チップの製造を有利にも、欠陥領域、ことに致命的な欠陥を有しているような欠陥領域をコンタクトストラクチャから分離可能にするまたは分離されているようにすることで容易にすることができる。欠陥領域における誤機能に基づいて半導体チップが故障するおそれまたは機能が制限されるおそれが有利にも低減される。
【００２４】
半導体機能領域は有利には少なくとも一部が共通の成長基板でのエピタキシャル成長によって製造されているおよび／または同形式に実現されている。
【００２５】
本発明の有利な実施形態において、半導体機能領域または活性ゾーンは、それぞれ０≦ｘ≦１、０≦ｙ≦１およびｘ＋ｙ≦１を有するＩｎｘＧａｙＡｌ１−ｘ−ｙＰ、ＩｎｘＧａｙＡｌ１−ｘ−ｙＮまたはＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓのようなＩＩＩ−Ｖ族半導体材料を少なくとも１つ含んでいる。この場合ＩｎｘＧａｙＡｌ１−ｘ−ｙＰは例えば赤外線から黄色のスペクトル領域までの放射に、またＩｎｘＧａｙＡｌ１−ｘ−ｙＮは緑から紫外線のスペクトル領域までの放射に適している。ＩＩＩ−Ｖ族半導体材料、殊に上に述べた半導体材料は有利にも高い内部量子効率という特長を有している。
【００２６】
本発明の別の有利な実施形態において、少なくとも、半導体機能領域の一部と支持体層との間にミラー層が配置されている。活性ゾーンにおいて生成されるまたは半導体チップに入射する放射の反射によって、この形式のミラー層は支持板層における吸収を低減するもしくは光電半導体チップの効率を有利にも高めることができる。ミラー層は例えばブラッグミラーを有しているおよび／または１つの金属を含んでいることができる。
【００２７】
ブラッグミラーは有利にも、例えばエピタキシャル成長により半導体層列と一緒にウェハ複合体に製造することができる。
【００２８】
金属を含有するミラー層は有利には、半導体層列がウェハ複合体に製造された後に半導体層列に被着されるもしくは半導体層列に配置される。この場合の配置はスパッタリングまたは蒸着によって行うことができる。適当な材料は例えばＡｕ，Ａｌ、Ａｇ、Ｐｔまたはこれらの材料の少なくとも１つを有している合金であってよい。
【００２９】
例えばＡｕは赤のスペクトル領域における有利にも高い反射性によって特徴付けられており、一方ＡｌおよびＡｇは紫外線および青のスペクトル領域においても高い反射性を発揮することができる。
【００３０】
本発明の有利な発展形態によれば、ミラー層、殊に金属を含有しているミラー層は第１の支持体層に配置されている半導体層列において該半導体層列の。第１の支持体層とは反対の側において被着される。有利には第１の支持体層は半導体層列の成長基板を有している。ミラー層の被着後第１の支持体層と半導体層列とから成る複合体がミラー層の側で第２の支持体層に配置される。複合体は例えばはんだ接続、接着接続またはウェハボンディング法を用いて第２の支持体層上に固定することができる。これに次いで半導体層列の第１の支持体層を半導体層列から剥離することができる。剥離のために、例えばレーザ支援法、例えばレーザ剥離法、機械的な方法、例えば研磨、またはエッチング法が適している。
【００３１】
半導体層列の成長基板の剥離に基づいて製造される光電半導体チップはしばしば、薄膜チップとも称される。この形式に製造された、放射生成のために設定されている半導体チップは、殊に金属を含有しているミラー層によって、実質的にランバートの放射器に相応する少なくとも近似的に余弦形状の放射特性によって特徴付けられることができる。この種の薄膜チップは申し分ない近似においてランバートの面放射器であってよくかつそれ故に投光器に使用するのに特別適している。
【００３２】
薄膜チップは更に殊に次のような性質を持った特徴によって表すことができる：
−半導体層列もしくは半導体機能領域は２０μｍまたはそれ以下の領域の、殊に１０μｍの領域の厚さを有しているおよび／または
−半導体層列もしくは半導体機能領域は放射生成のために設定されている薄膜チップの場合、理想の場合には有利にはエピタキシャル成長により製造された半導体層列において光が近似的にエルゴード的に分配されるようにする入り混じりストラクチャ（Durchmischungsstruktur）を有している少なくとも１つの面を持った少なくとも１つの半導体層を含んでおり、すなわち半導体層列もしくは半導体機能領域はできるだけエルゴード的統計分布分散特性を有している。
【００３３】
薄膜ＬＥＤチップの基本原理は例えば、I. Schnitzer et al., Appl. Phys. Lett. 63(16). 18. October 1993, 2174- 2176 に記載されており、その開示内容はこれを以て明示的に参照によりここに取り込まれる。
【００３４】
本発明の別の有利な実施形態において、半導体チップの半導体機能領域は並列回路において作動させることができる。
【００３５】
共通の支持体層に配置されている多数の半導体機能領域を備えている光電半導体チップの電気的なコンタクト形成のためのコンタクトストラクチャを実現するための方法においてまず、支持体層に配置されている半導体層列が用意され、その後多数の半導体機能領域が生じるように半導体層列がストラクチャ化される。次いで、半導体機能領域の少なくとも一部がその機能または前以て決められている機能パラメータに関してテストされかつ半導体機能領域の欠陥領域が検出され、かつ半導体機能領域の、支持体層に相対向している側に配置されている、半導体機能領域の電気的なコンタクト形成のためのコンタクトストラクチャが、該コンタクトストラクチャが欠陥領域から電気的にアイソレーションされているように実現される。
【００３６】
この形式の方法により、欠陥のない、機能しているまたは前以て決められている機能パラメータを充足する、ウェハ複合体における半導体機能領域に対して容易にコンタクト形成できることになる。機能パラメータは有利には、ずっと上に挙げた機能パラメータの１つである。
【００３７】
殊に本発明の方法において作動開始の前に、すなわちコンタクトストラクチャを用いた半導体チップの電気的なコンタクト形成の前にもしくはコンタクトストラクチャを用いた半導体チップへの電流供給の前に既に、欠陥領域がコンタクトストラクチャから電気的にアイソレーションされている、殊に分離されているように実現される。コンタクトストラクチャはこのために有利には、機能または前以て決められている機能パラメータに関する半導体機能領域のテスト後相応に実現される。
【００３８】
殊に本発明の方法は、上に述べた形式の本発明の光電半導体チップに対するコンタクトストラクチャを実現するために使用することができる。従って上に述べたおよび以下に説明する、半導体チップに関する特長は本発明の方法にも関連するものであり、またその逆もそうである。
【００３９】
有利な実施形態において、半導体層列のストラクチャ化は多数の半導体機能領域においいて半導体層列の、支持体層とは反対側から行われる。この形式のストラクチャ化は例えばマスキングおよびエッチングプロセスを介して例えばウェットまたはドライエッチングと組み合わされたホトリソグラフィー法を介して行うことができる。
【００４０】
別の有利な形態において半導体チップの半導体機能領域は相互に離間されている。殊に、半導体機能領域は中間空間によって空間的に相互に分離されていてよい。半導体層列が多数の半導体機能領域においてストラクチャ化されている場合、中間空間は有利にはこれらが支持体層までまたは支持体層に入り込んでいるように実現される。半導体機能領域には有利には、例えば多数の半導体機能領域に共通である個々の半導体層のような、半導体層列の１つのエレメントを介する殊に直接的な接続部はない。半導体機能領域は有利には中間空間によって完全に空間的に相互に分離されている。
【００４１】
半導体機能領域の、その機能または前以て決められている機能パラメータに関するテストの期間に有利には少なくとも、致命的な欠陥を有しかつ光電半導体チップの作動に対してコンタクトストラクチャと導電接続されるべきではない半導体機能領域が欠陥領域として識別される。
【００４２】
半導体機能領域のテスト後コンタクトストラクチャが、半導体機能領域の、支持体層半導体層に相対向する側において配置されかつ有利には、機能パラメータに関して機能していると段階付けられた半導体機能領域と導電接続される。コンタクトストラクチャは特別有利には、致命的な、殊に活性ゾーンを短絡する欠陥を有するすべての欠陥領域がコンタクトストラクチャから電気的に分離またはアイソレーションされているように実現される。
【００４３】
本発明の有利な実施形態において、コンタクト材料がコンタクトストラクチャに従ってストラクチャ化されて半導体機能領域の、支持体層に相対向している側に配置され、その結果欠陥領域はコンタクトストラクチャからアイソレーションされている。このことは例えば、例えば適当に露光されかつ現像されたホトラッカ層のような適当なマスクストラクチャを使用してリフト・オフ・プロセスを用いて実現することができる。マスクストラクチャは例えば関連領域の被覆またはシェーディングによってコンタクト材料と欠陥領域との導電接続を妨げる。
【００４４】
別の有利な実施形態においてコンタクト材料は、半導体機能領域の、支持体層に相対向している側に配置された後でコンタクトストラクチャに従ってストラクチャ化される。有利な形態においてコンタクト材料は、大まかなコンタクトストラクチャに従ってストラクチャ化されて、半導体機能領域の、支持体層に相対向している側に配置されかつ欠陥領域はコンタクトストラクチャの配置後、例えばレーザ支援された方法を介して狙い通りコンタクトストラクチャから分離される。
【００４５】
本発明の有利な発展形態によれば、支持体層とコンタクトストラクチャとの間にアイソレーションストラクチャが配置されている。有利にはアイソレーションストラクチャは例えばアイソレーション材料の形において、個別の半導体機能領域間の中間空間の領域に配置されている。この形式のアイソレーションストラクチャはコンタクトストラクチャを、支持体層の、半導体機能領域に相対向する側に配置されている対向コンタクトから電気的に絶縁することができる。対向コンタクトは例えば対向コンタクト層の形において支持体層に配置されている。
【００４６】
本発明の別の有利な実施形態において、半導体機能領域は半導体チップの作動中少なくとも部分的にコンタクトストラクチャおよび対向コンタクトストラクチャを介して並列に接続されているもしくは接続可能である。
【００４７】
本発明の別の特長、有利な実施形態、利点および合目的性は各図と関連した以下の実施例の説明から明らかである。
【実施例】
【００４８】
次に本発明を図示の実施例に付き図面を用いて詳細に説明する。
【００４９】
同形式および同じ作用をするエレメントには各図とも同じ参照符号が付されている。
【００５０】
図１Ａ〜図１Ｇには、光電半導体チップのコンタクト形成のためのコンタクトストラクチャを実現するための本発明の方法の実施例がそれぞれ中間ステップにおいて、また異なる見方で示されている。
【００５１】
まず、図１Ａの断面略図に示されているように、第１の支持体層１にウェハ複合体において配置されている、放射生成または放射受け取りのために設けられている活性ゾーン３を備えている半導体層列２が用意される。
【００５２】
半導体層列、殊に活性ゾーンは有利にはＩＩＩ−Ｖ族半導体材料、例えばＩｎｘＧａｙＡｌ１−ｘ−ｙＰをベースとしており、かつこの実施例においてＬＥＤチップのために実現されている。第１の支持体層１は例えば半導体層列の成長基板でありかつ例えばＧａＡｓから成っている。
【００５３】
活性層３は本発明の有利な形態によれば、ｐｎ接合、単一または多重ヘテロ構造、例えばダブルヘテロ構造を有している。ヘテロ構造、殊にダブルヘテロ構造は有利には高い量子効率によって特徴付けられている。
【００５４】
次に、第１の支持体層１とは反対側の、半導体層列２の主表面４にミラー層５が、有利には全面的に被着される。ミラー層は例えば、Ａｕのような金属を含んでおり、かつスパッタリングまたは蒸着によって半導体層列に被着されるようにすることができる。このことは図１Ｂに略示されている。Ａｕは赤のスペクタル領域における高い反射率およびＩｎｘＧａｙＡｌ１−ｘ−ｙＰに対する良好な電気的なコンタクト形成特性によって特徴付けられている。
【００５５】
次いで、ミラー層５、半導体層列２および第１の支持体層１を有するウェハ複合体は半導体層列の第１の主表面４の側で有利には接続層６を介して第２の支持体層７に配置および／または固定される。接続層は例えばはんだ付け層またはウェハボンディング法で実現される層から成っている。
【００５６】
第２の支持体層７は例えばＧａＡｓを含んでおりかつ本発明の有利な発展形態によればその導電率を高めるためにドーピングされていてよい。有利には、第２の支持体層は該支持体層に隣接している、半導体層列の領域の導電型に相応してドーピングされている。
【００５７】
第１の支持体層１は次に例えば切断、エッチングまたはレーザ剥離法を介して半導体層列から解離されるようにするといい。そこでできるストラクチャは図１Ｃに略示されている。
【００５８】
次の工程において半導体層列２は第２の主表面８から、中間空間９によって空間的に、殊に完全に相互に別個の半導体機能領域１０が生じるようにストラクチャ化される。中間空間９は有利には第２の支持体層中まで延在している。ストラクチャ化は例えばホトリソグラフィー法を介してエッチングプロセスと組み合せて行うことができる。このために有利には、半導体層列２の第２の主表面８の側にホトラッカ層が被着されかつ所望の中間空間のストラクチャに相応してストラクチャ化された露光および引き続く現像を介してストラクチャ化される。このマスクストラクチャは次いで、例えばウェットまたはドライ化学式エッチングを介して半導体層列にそれから場合によっては第２の支持体層７に移っていく。引き続いてまだ残っているホトラッカを除去することができる。
【００５９】
図１Ｄにこのストラクチャ化後のウェハ複合体が断面にて略示されている。活性ゾーン３およびミラー層５を備えている同形式の半導体機能領域１０は接続層６を介して第２の支持体層７に配置されている。この層は半導体機能領域を有利には機械的に安定化する。
【００６０】
図示の半導体機能領域１０の１つは、例えばエピタキシャル成長プロセスが原因である致命的な欠陥１１を有している。これはこの欠陥領域１２の活性ゾーン３を作動中短絡することになる。
【００６１】
半導体機能領域のラテラル方向の寸法は有利には、この形式の欠陥が半導体機能領域において発生する確率が比較的僅かであるように選択されている。ＩｎｘＧａｙＡｌ１−ｘ−ｙＰをベースとしている従来の半導体層列では典型的には、半導体層列のラテラルな拡がりの平方センチメートル当たり約１０個の致命的な欠陥を有しているので、半導体機能領域は有利には相応に僅かなラテラル方向の拡がりを有している。例えば半導体機能領域は、３００μｍ、有利には２００μｍまたはそれ以下の辺長を有する、平面で見て実質的に長方形または正方形の半導体機能領域として実現されていることができる。中間空間は断面で見て２０μｍ、有利には１０μｍまたはそれ以下のラテラルな拡がりを有していることができる。
【００６２】
次に半導体機能領域は前以て決められている機能パラメータに従って機能に関しておよび／またはラテラルな欠陥に関してテストされる。
【００６３】
このために本発明の有利な形態において、第２の支持体層７の、半導体機能領域とは反対側において有利には実質的に全面的に支持体層に被着されている対向コンタクト点１３が配置されておりかつ半導体機能領域の側にはコンタクト点１４が設けられている。コンタクト点１４および対向コンタクト点１３を介して半導体機能領域が例えばウェハ・プローバにおいて機能または機能パラメータをテストすることができる。この場合半導体機能領域の電気的なコンタクト形成は、コンタクト点１４と、第２の支持体層７、接続層６およびミラー層５を介して活性ゾーン３と導電接続されている対向コンタクト点１３とを介して行われる。
【００６４】
上で説明した電気的なテスト法とは異なって、半導体機能領域の機能を本発明の別の有利な形態に従って光学的にテストすることもできる。このために例えば、レーザは半導体機能領域を光ルミネセンス状態に励起しかつ再放出されるルミネセンス放射を評価することができ、これに基づいて有利にも欠陥領域を突き止めることができる。
【００６５】
更に、テストの目的で、半導体機能領域における適当なレーザビームの吸収を反射についてまたは場合によっては、ミラー層が相応に選択的または薄く実現されているかもしくはミラー層が存在していない状態で透過について観察することができる。これを介して有利にも少なくとも致命的な欠陥を識別することができる。
【００６６】
これらの光学的なテスト法はコンタクト点がいらないために製造コストを低減することができる。
【００６７】
図１Ｄに示されているようにストラクチャ化されているウェハ複合体における欠陥領域１２、殊に致命的な欠陥を有する領域の検出もしくは識別の期間またはその後、ウェハ複合体における欠陥領域のポジションをウェハマップに記憶して、後の工程において使用できるようにすることができる。
【００６８】
テスト過程の前または後で有利には半導体機能領域１０間の中間空間９にアイソレーションストラクチャが配置される。
【００６９】
このアイソレーションストラクチャは有利には、例えばシリコン窒化物、シリコン酸化物またはシリコン窒酸化物（例えばＳｉＮｘ、ＳｉＯｘまたはＳｉＯＮであって、ｘは例えば領域１≦ｘ≦４にある値、有利には整数とすることができる）を含んでいるまたはそれから成っている充填材料１６並びに特別有利にはパシベーション層１５を有している。これらは半導体機能領域の保護を高めおよび／または電気的に絶縁性に実現されている。
【００７０】
パシベーション層は有利には放射透過であり、半導体機能領域１０を少なくとも部分的に作り変えるおよび／または該領域に直接接するように配置されている。パシベーション層は例えば、スパッタリング、ＣＶＤ（Chemical Vapor Deposition）またはＰＥＣＶＤ法（Plasma Enhanced CVD）によって例えば実質的に全面的に被着しかつ次いで、半導体機能領域をストラクチャ化して半導体機能領域が電気的にコンタクト形成されるようにするか、または既に相応にストラクチャ化して被着することができ、その際パシベーション層のストラクチャ化された被着のために場合によっては同様に、上の方法を適当なマスクと組み合わせても用いることができる。
【００７１】
例えばＢＣＢ（Benzo-Cyclo-Butne）を含んでいる充填材料１６は有利には電気的に絶縁されて実現されているおよび／または中間空間９をバーチカル方向において少なくとも部分的に充填する。特別有利には、充填材料は少なくとも被着の期間に塑性変形可能であるおよび／または例えばスピン塗布によって表面塗布もしくは沈着塗布することができる。更に、充填材料は有利には表面塗布もしくは沈着塗布後に硬化しまたは表面塗布もしくは沈着塗布後に有利には半導体機能領域を損なわない温度において熱硬化される。
【００７２】
本発明の有利な形態において、充填材料１６が中間空間９を充填して、図１Ｅに示されているストラクチャの表面１７の側に実質的に扁平な面が生じるようにされる。少なくとも充填材料１６は、表面１７の側からのコンタクトストラクチャの後からの被着が、図１Ｅに示されているように充填材料により扁平化された、ストラクチャのレリーフに基づいて容易になるように配置されている。レリーフの扁平化は後から被着されるコンタクト材料の機械的な負荷、ひいては半導体チップもしくは個々の半導体機能領域の故障の危険性も低減することができる。
【００７３】
図１Ｄおよび１Ｅに図示されている形態とは異なって、中間空間９の境界面が図示の実質的に矩形の横断面とは異なっている形状を有していてもよい。例えば中間空間のラテラル方向の拡がりは断面で見て支持体層の方向において先細になっていてよい。例えば横断面が台形の形状であってよい。半導体機能領域は相応にメサ台地形状に−有利には中間空間の横断面に対して相補的な例えば台形形状の横断面を有する−第２の支持体層に配置されているようにしてもよい。
【００７４】
次に、図１Ｅに示されているストラクチャの表面１７の側でコンタクトストラクチャ１８が、欠陥領域１２がコンタクトストラクチャ１８から電気的に切り離され、一方欠陥のない半導体機能領域１０がコンタクト点１４を介してコンタクトストラクチャに導電接続されているように配置される。欠陥領域のポジションはウェハマップから取り出すことができる。
【００７５】
コンタクトストラクチャ１８は例えば、例えばＡｕ、Ａｌ、Ａｇ、Ｐｔ、Ｎｉ、Ｔｉ、Ｐｄのような金属またはこれらの材料の少なくとも１つを有する合金を含んでいる導電性のコンタクト材料をアイソレーションストラクチャに被着することによって製造される。このことは例えば、適当に実現されているマスクを有する従来のリフト・オフプロセスを用いて行うことができる。
【００７６】
例えば材料系ＩｎｘＧａｙＡｌ１−ｘ−ｙＰから成っているｐ導電性の半導体材料に対する有利なコンタクトを実現するために、特別ＡｕＺｎが適しており、かつこの材料系から成るｎ導電性の半導体材料に対してはＡｕＧｅが特別適している。
【００７７】
コンタクト材料は表面１７の側から既にストラクチャ化されて被着され、その場合には欠陥領域１２がコンタクトストラクチャ１８から電気的に絶縁されているようにするか、または被着後相応にストラクチャ化することができる。
【００７８】
前者の場合、リフト・オフプロセスの際に使用されるマスク材料（例えばホトラッカ）は、後から被着されるコンタクト材料を介する欠陥領域１２のコンタクト形成が妨げられるようにストラクチャ化される。欠陥領域のコンタクト形成は例えば、コンタクト材料の被着の期間にマスク材料による関連ある領域のシェーディングまたは被覆によって回避することができる。このために、マスク材料としてホトラッカ、例えばネガティブ・ホトラッカをまず、欠陥領域があればそれも含めて実質的にすべての半導体機能領域のコンタクト形成が設けられているように露光することができる。次いでホトラッカを欠陥領域の配置に相応して意図的に、例えばパターン電子顕微鏡（Ｅ−ビーム露光）を用いて再露光することができる。ネガティブ・ホトラッカの場合露光された領域および再露光された領域における現像後にホトラッカ材料が残る。再露光された領域は有利にも、欠陥領域の、現像後に結果的に形成されるマスクを介してのコンタクトストラクチャとの導電接続を妨げる。
【００７９】
後者の場合、コンタクト材料を、例えばまず、実質的に欠陥のあるないに拘わらずすべての半導体機能領域に導電接続されている大まかなストラクチャにおいて表面１７に被着しかつ被着後に、例えばレーザ支援される方法を用いてストラクチャ化することができる。
【００８０】
このことは図１Ｆの断面略図に示されている。レーザを用いてコンタクトストラクチャ１８が、アイソレーションギャップ１９が欠陥領域１２をコンタクト材料からアイソレーションするように切断された。この場合コンタクトストラクチャは欠陥領域またはアイソレーションストラクチャの上の領域において切断して切り離すことができる。
【００８１】
ウェハ複合体の一部の平面図に基づいて、このことは図１Ｇに示されている。ここから、機能する半導体機能領域がコンタクト点１４を介してコンタクトストラクチャ１８に導電接続されており、コンタクトストラクチャが図１Ｇに示されている主線路１８１と該主線路から分岐している、個々の半導体機能領域に通じている接続線路１８２を有していることが分かる。図１Ｆは図１ＧのラインＡ−Ａに沿って切断してみた断面に相応している。
【００８２】
ウェハ複合体において、すべてのストラクチャ化された半導体機能領域に対して、具体的な形態は図１Ｇに図示のものとは異なっていることができるこの形式のコンタクトストラクチャを実現することができる。それから光電半導体チップの所望の活性面に応じて、有利には大きなスケーリング可能な活性面を有する１つまたは複数の光電半導体チップが生じるようにウェハ複合体を部分ウェハに個別化することができ、その際半導体機能領域の１つにおける欠陥に基づく作動中の半導体チップの故障の危険性が少なくとも大幅に低減される。
【００８３】
個別化は例えばソーイング、レーザカッティングまたはウォータージェットを用いて行うことができる。
【００８４】
この形式に製造された光電半導体チップの個別の半導体機能領域は対向コンタクト層１３およびコンタクトストラクチャ１８を介して並列回路において作動することができる。短絡する致命的な欠陥による半導体チップの完全故障の危険はコンタクトストラクチャの意図した実現によって少なくとも大幅に低減されてる。
【００８５】
この形式の光電半導体チップによって、材料系ＩｎｘＧａｙＡｌ１−ｘ−ｙＰにおいて約４ｍｍ×４ｍｍの活性面の場合約１０００ｌｍ（ルーメン）の総光束を実現することができる。半導体層列の２００μｍ×２００μｍの大きさのラテラルな面における致命的な欠陥に対する欠陥発生確率が１％の場合、繋がっている−個々の半導体機能領域に分割されない面−４ｍｍ×４ｍｍの活性面において発生する致命的な欠陥の確率は９８％より大きいということになる。活性面の、半導体機能領域への分割により有利にも、半導体チップの故障発生確率は低減されかつ簡単に拡大可能な活性面を有する光電半導体チップの製造が容易になる。
【００８６】
図２Ａおよび図２Ｂには本発明の光電半導体チップの実施例の部分がＡには平面で、Ｂには図２ＡのラインＢ−Ｂに沿って切断して見た断面で略示されている。
【００８７】
例えば半導体チップは図１に図示の方法に類似して製造することができる。
【００８８】
半導体機能領域１０は実質的に正方形の格子に相応するラスタにおいて支持体層７に配置されている。個々の半導体機能領域間の中間空間９から成る繋がっている網状体に充填材料１６、例えばＢＣＢが配置されている。これは図２Ｂにおけるストラクチャのレリーフを平坦化して、コンタクトストラクチャ１８の被着が容易になるようにする。半導体機能領域と支持体層７との間にミラー層５が配置されている。図１Ｇに示されているストラクチャとは異なって、この実施例において図２Ａに示されているように、コンタクトストラクチャは中間空間９に行形式に水平方向において配置されている。しかし図示のものとは違って垂直方向の中間空間にもコンタクトストラクチャもしくはコンタクト材料が配置されているようにすることもでき、この場合には主線路１８１の実質的に十字格子形状の配置が生じる。半導体機能領域は、多数の接続線路１８２−例えば水平方向に延在している主線路から出ておりかつ垂直方向に延在している主線路から出ている接続線路−に導電接続されているようにすることもできる。
【００８９】
欠陥領域１２はアイソレーションギャップ１９によってコンタクトストラクチャ１８から電気的に分離されている。
【００９０】
この実施例において、基本的に機能している欠陥のない半導体機能領域もアイソレーションギャップ１９を介してコンタクトストラクチャ１８から分離されている。本発明の有利な形態によればコンタクトストラクチャから分離されている半導体機能領域の数が存在している欠陥領域の数より大きいことによって、製造の際に光電半導体チップの機能パラメータの緊密な分配を実現することができる。コンタクトストラクチャから分離されている全部の半導体機能領域の数は有利には欠陥領域の平均の数より大きい。
【００９１】
本発明の有利な形態において、光電半導体チップの半導体機能領域の固定のパーセンテージが、有利には５％が、特別有利には３％またはそれ以下がコンタクトストラクチャから分離されている。有利にはこのパーセンテージは欠陥領域の典型的な相対頻度より大きい。すなわち、例えば１００個の半導体機能領域のうち５つがコンタクトストラクチャから分離されているようにするとよい。
【００９２】
その他の機能する半導体機能領域は接続線路１８２を介してコンタクトストラクチャ１８に接続されている。半導体チップのコンタクト形成は対向コンタクト層１３およびコンタクトストラクチャを介して行われ、その際欠陥領域１２は半導体チップの作動中、コンタクトストラクチャから電気的に絶縁されている。
【００９３】
発光または受光半導体素子において本発明の光電半導体チップはパッケージ体に配置されているようにすることができる。有利には半導体チップはパッケージ体の空所に配置されている。空所の壁は例えば金属を含有している反射性を高める材料を備えているようにすることができる。
【００９４】
半導体チップは更に少なくとも部分的に、有利には空所に配置されている、保護性の被覆材料、例えばアクリルまたはエポキシ樹脂のような反応性樹脂、シリコーン樹脂またはシリコーンを含有しているものなどの保護性の被覆材料によって取り囲まれるまたは成形されるようにすることができる。コンタクトストラクチャもしくは対向コンタクト層は有利には外部の接続端子に導電接続されており、外部の接続端子を介して半導体チップはパッケージ外側からコンタクト形成可能である。更に、この形式の半導体素子は有利には表面実装可能に実現されている（ＳＭＤ：Surface Mountable Device）。
【００９５】
半導体素子が混合色、殊に白色光を生成するようになっているのであれば、半導体チップの後ろに例えば、半導体チップによって放射される放射を部分的に、有利にはより長い波長の放射に変換するルミネセンス変換材料が配置されている。その場合この波長の混合から混色光を作り出すことができる。
【００９６】
この形式の白色光の生成のために、半導体チップは有利にはＩｎｘＧａｙＡｌ１−ｘ−ｙＮをベースとしておりかつ例えば青の放射を生成し、この青の放射が例えばカバーにおける燐を含んでいる変換材料の再放出される黄色の放射と混合して白色光になる。ミラー層５は例えばＡｇを含んでおりかつ成長基板もしくは支持体層はＳｉＣ、ＧａＮまたはサファイアを含んでいる。
【００９７】
混合色、殊に白色光は更に、原色赤、緑および青に相応する波長を有する光の適当な混合を介して生成することができる。有利には、原色の少なくとも１つ、特別有利にはすべて３つが本発明の光電半導体チップを介して生成され、それが作動中相応の波長の放射を送出する。
【００９８】
本発明は金属のミラー層を備えている半導体チップに限定されているものではないことを指摘しておく。むしろ、本発明はミラー層のないまたはブラッグミラーを備えている半導体チップも包含している。こういったことで図１Ａ〜図１Ｇに相応している方法において第２の支持体層への配置を省略することができる。
【００９９】
更に本発明では相応に変形された方法を介して場合によっては半導体チップの半導体機能領域の直列または直列並列回路を実現することもできる。対向コンタクト層はこのために必要に応じて相応にコンストラクチャ化することができる。
【０１００】
更に、本発明は勿論、可視光のスペクトル領域に対する光電半導体チップのみに関するものではないことを指摘しておく。むしろ、本発明は非可視光の、殊に紫外線または赤外線のスペクトル領域に対する光電半導体チップにも用いることができる。欠陥領域をアイソレーションするためのコンタクトストラクチャの意図した実現に基づいて、この形式の半導体チップにおいて活性面を簡単に拡大することができる。発光半導体チップの場合殊に、生成される放射出力を高めることができる。
【０１０１】
本出願は２００４年４月２９日のドイツ連邦共和国特許出願１０２００４０２１１５０．７号および２００４年５月２６日の１０２００４０２５６８４．５号の優先権を主張する物であり、これら出願の全部の開示内容はこれを以て明示的に本出願に参照により取り込まれる。
【０１０２】
本発明は実施例に基づいた説明によって制限されてはいない。それどころか本発明はいずれの新しい特徴もこれら特徴の組み合わせも含んでおり、このことは殊に、特許請求の範囲におけるあらゆる特徴の組み合わせも、たとえこの特徴または組み合わせがそれ自体では特許請求の範囲または実施例に明示的に記載されていなくとも、包含するものである。
【図面の簡単な説明】
【０１０３】
【図１Ａ】本発明の方法のシーケンスの実施例のあるステップの断面略図
【図１Ｂ】本発明の方法のシーケンスの実施例の別のステップの断面略図
【図１Ｃ】本発明の方法のシーケンスの実施例の別のステップの断面略図
【図１Ｄ】本発明の方法のシーケンスの実施例の別のステップの断面略図
【図１Ｅ】本発明の方法のシーケンスの実施例の別のステップの断面略図
【図１Ｆ】本発明の方法のシーケンスの実施例の別のステップの断面略図
【図１Ｇ】本発明の方法のシーケンスの実施例の別のステップの平面略図
【図２Ａ】本発明の光電半導体チップの実施例の平面略図
【図２Ｂ】図２Ａに対応する断面略図
【符号の説明】
【０１０４】
１  支持体層、  ２  半導体層列、  ３  活性ゾーン、  ４  主表面、  ５  ミラー層、  ６  接続層、  ７  第２の支持体層、  ８  第２の主表面、  ９  中間空間、  １０  半導体機能領域、  １１  欠陥、  １２  欠陥領域、  １３  対向コンタクト、  １４  コンタクト点、  １５  パシベーション層、  １６  充填材料、  １７  ストラクチャ表面、  １８  コンタクトストラクチャ、  １９  アイソレーションギャップ、  １８１  主線路、１８２  接続線路
【図１Ａ】
2005317981.tif 000003
【図１Ｂ】
2005317981.tif 000004
【図１Ｃ】
2005317981.tif 000005
【図１Ｄ】
2005317981.tif 000006
【図１Ｅ】
2005317981.tif 000007
【図１Ｆ】
2005317981.tif 000008
【図１Ｇ】
2005317981.tif 000009
【図２Ａ】
2005317981.tif 000010
【図２Ｂ】
2005317981.tif 000011