(57)【要約】【課題】  絶縁膜の孔内に形成された低抵抗なプラグを備える半導体装置を製造できる半導体装置の製造方法を提供する。【解決手段】  半導体装置の製造方法は、ポリシリコンプラグ上に、コンタクトメタルを介してバリアメタルを形成するステップと、基板温度を５００℃以上として、バリアメタルを窒化性ガス雰囲気下で熱処理するステップとを有する。【選択図】  なし【特許請求の範囲】
【請求項１】
ＭＯ−ＣＶＤによる成膜及びプラズマ処理を用いて、窒化金属層を形成するステップと、
基板温度を500℃以上として、前記窒化金属層を窒化性ガス雰囲気下で熱処理するステップとを有することを特徴とする半導体装置の製造方法。
【請求項２】
絶縁層内に形成された孔の下部にシリコンプラグを形成するステップと、
前記シリコンプラグ上部の孔内部に、ＭＯ−ＣＶＤによる成膜及びプラズマ処理を用いて窒化金属からなるバリアメタル層を形成するステップと、
基板温度を500℃以上として、前記バリアメタル層を窒化性ガス雰囲気下で熱処理するステップと
前記バリアメタル層の上部を除去するステップと、
前記上部を除去したバリアメタル層の上部に金属層を形成するステップとを有することを特徴とする半導体装置の製造方法。
【請求項３】
前記金属層が、ルテニウム、白金、イリジウム、酸化ルテニウム、又は、酸化イリジウムである、請求項２に記載の半導体装置の製造方法。
【請求項４】
層間絶縁膜上及び該層間絶縁膜に形成された孔の内部に、ＭＯ−ＣＶＤによる成膜及びプラズマ処理を用いて、前記孔の径よりも十分に薄い第１の窒化金属層を形成するステップと、
基板温度を500℃以上として、前記第１の窒化金属層を窒化性ガス雰囲気下で熱処理するステップと、
前記第１の窒化金属層のうち、前記層間絶縁膜上に形成された部分を除去するステップと、
前記第１の窒化金属層及び層間絶縁膜上に、前記孔の径よりも十分に薄い容量絶縁膜を形成するステップと、
ＭＯ−ＣＶＤによる成膜及びプラズマ処理を用いて、前記容量絶縁膜上に、前記孔の径よりも十分に薄い第２の窒化金属層を形成するステップと、
基板温度を500℃以上として、前記第２の窒化金属層を窒化性ガス雰囲気下で熱処理するステップと、
前記第１の窒化金属層、容量絶縁膜、及び、第２の窒化金属層をキャパシタに形成するステップとを順次に有することを特徴とする半導体装置の製造方法。
【請求項５】
前記窒化金属が、窒化チタン、窒化タンタル、又は、窒化タングステンである、請求項１〜４の何れか一に記載の半導体装置の製造方法。
【請求項６】
前記窒化性ガスが、ＮＨ3、モノメチルヒドラジン、又は、ジメチルヒドラジンを含む、請求項１〜５の何れか一に記載の半導体装置の製造方法。
【請求項７】
前記基板温度を、900℃以下とする、請求項１〜６の何れか一に記載の半導体装置の製造方法。
【請求項８】
前記基板温度を、600〜800℃の範囲とする、請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、更に詳細には、窒化金属層を備える半導体装置の製造に、特に好適に適用される半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＤＲＡＭ（Dynamic Random Access Memory）では、製品の小型化や高集積化の要請に対応して、素子の微細化が進められている。素子の微細化を進めるにあたっては、記憶保持を行うキャパシタについて十分な静電容量を確保する必要がある。このため、キャパシタの構造として、キャパシタを立体化して電極部分の面積を増加させ、或いは、キャパシタの構造をＭＩＳ（Metal Insulator Silicon）構造から容量絶縁膜を薄く形成できるＭＩＭ（Metal Insulator Metal）構造に移行させる試みが成されている。
【０００３】
図１０に、ＭＩＭ構造を有するキャパシタを備えた従来の半導体装置の一例を示す。半導体装置１０２は、層間絶縁膜１３中に設けられたシリンダ孔２３内、及び層間絶縁膜１３上に形成されたキャパシタ１９を備える。キャパシタ１９は、ルテニウム（Ｒｕ）から成る下部電極１６、酸化タンタル（Ｔａ2Ｏ5）から成る容量絶縁膜１７、及びルテニウムから成る上部電極１８から構成される。
【０００４】
層間絶縁膜１３の下部に形成された層間絶縁膜１２にはキャパシタ接続孔２１が設けられ、キャパシタ１９は、キャパシタ接続孔２１内に形成された、バリアメタル１５、コンタクトメタル１４、及びポリシリコンプラグ１１を介して図示しない選択用トランジスタと接続されている。バリアメタル１５は、下部電極１６を構成するルテニウムとポリシリコンプラグ１１との反応を防止するため、コンタクトメタル１４は、バリアメタル１５とポリシリコンプラグ１１との間の接触抵抗を低減するためにそれぞれ設けられている。バリアメタル１５は、例えば有機金属を原料とする化学気相成長法（ＭＯ−ＣＶＤ法）を用いて形成される。
【０００５】
ところで、ＭＯ−ＣＶＤ法を用いてバリアメタルを形成する場合、ＭＯ−ＣＶＤ法による成膜とプラズマ処理とを交互に繰り返し、全体として所望の厚さの膜を形成する方法が広く採用されている。これは、ＭＯ−ＣＶＤ法を用いた成膜によって、バリアメタル中に炭素等の不純物が残留し、バリアメタルの抵抗率が高くなり、或いは、膜の抵抗率が時間の経過と共に上昇することを考慮し、プラズマ処理によってその都度不純物を除去するものである。このようなプラズマ処理については、例えば特許文献１に記載されている。
【０００６】
ところが、本発明者は、成膜とプラズマ処理とを交互に繰り返して膜形成を行っても、コンタクト孔やスルーホール内にプラグの一部として形成されたバリアメタルは十分に低抵抗化されない問題があることを見いだした。
【０００７】
ここで、特許文献２では、シリコン基板上にＭＯ−ＣＶＤ法を用いて窒化チタン膜を成膜した後、ＮＨ3雰囲気中で、基板温度を窒化チタン膜の成膜温度と略同じ450℃程度か或いはそれ以下の温度に保持した熱処理を行い、成膜された窒化チタン膜のシート抵抗の経時的な増大を抑制している。しかし、コンタクト孔やスルーホール内にバリアメタルを形成した後に、特許文献２に記載の熱処理を行っても、抵抗の低減は不十分であった。
【０００８】
コンタクト孔内に形成されたバリアメタルが十分に低抵抗化されないと、例えば下部電極１６とポリシリコンプラグ１１との間の抵抗を十分に低減することが出来ない。この場合、キャパシタ１９に蓄えられた電荷を十分な速度で読み出すことが出来ず、メモリセルの動作に障害となる。
【特許文献１】特開平９−３１２２９７号公報
【特許文献２】特開２００１−３２６１９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上記に鑑み、低抵抗な窒化金属層を形成する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明の第１発明に係る半導体装置の製造方法は、ＭＯ−ＣＶＤによる成膜及びプラズマ処理を用いて、窒化金属層を形成するステップと、
基板温度を500℃以上として、前記窒化金属層を窒化性ガス雰囲気下で熱処理するステップとを有することを特徴としている。
【００１１】
また、本発明の第２発明に係る半導体装置の製造方法は、絶縁層内に形成された孔の下部にシリコンプラグを形成するステップと、
前記シリコンプラグ上部の孔内部に、ＭＯ−ＣＶＤによる成膜及びプラズマ処理を用いて窒化金属からなるバリアメタル層を形成するステップと、
基板温度を500℃以上として、前記バリアメタル層を窒化性ガス雰囲気下で熱処理するステップと
前記バリアメタル層の上部を除去するステップと、
前記上部を除去したバリアメタル層の上部に金属層を形成するステップとを有することを特徴としている。
【００１２】
更に、本発明の第３発明に係る半導体装置の製造方法は、層間絶縁膜上及び該層間絶縁膜に形成された孔の内部に、ＭＯ−ＣＶＤによる成膜及びプラズマ処理を用いて、前記孔の径よりも十分に薄い第１の窒化金属層を形成するステップと、
基板温度を500℃以上として、前記第１の窒化金属層を窒化性ガス雰囲気下で熱処理するステップと、
前記第１の窒化金属層のうち、前記層間絶縁膜上に形成された部分を除去するステップと、
前記第１の窒化金属層及び層間絶縁膜上に、前記孔の径よりも十分に薄い容量絶縁膜を形成するステップと、
ＭＯ−ＣＶＤによる成膜及びプラズマ処理を用いて、前記容量絶縁膜上に、前記孔の径よりも十分に薄い第２の窒化金属層を形成するステップと、
基板温度を500℃以上として、前記第２の窒化金属層を窒化性ガス雰囲気下で熱処理するステップと、
前記第１の窒化金属層、容量絶縁膜、及び、第２の窒化金属層をキャパシタに形成するステップとを順次に有することを特徴としている。
【発明の効果】
【００１３】
本発明の第１発明によれば、基板温度を500℃以上として、窒化金属層を窒化性ガス雰囲気下で熱処理することにより、プラズマ処理が施されていない高抵抗な窒化金属層の部分（非処理部）を効果的に低抵抗化することが出来る。本発明の第２発明によれば、コンタクト孔内に形成され、プラズマ処理が施されていない高抵抗なバリアメタル層の部分（非処理部）を効果的に低抵抗化することが出来る。これによって、キャパシタに蓄積された電荷の読み出し速度を速くして、高速動作が可能な半導体装置を得ることが出来る。本発明の第２発明の好適な実施態様では、前記金属層が、ルテニウム、白金、イリジウム、酸化ルテニウム、又は、酸化イリジウムである。
【００１４】
本発明の第３発明によれば、低抵抗な下部電極及び上部電極を備えるキャパシタを得ることが出来る。なお、本発明で、「孔の径よりも十分に薄い」とは、孔の径よりも十分に小さな厚さであって、窒化金属層から成るキャパシタの下部電極、絶縁膜、及び上部電極の３層を孔内に有効に形成できる厚さを言う。
【００１５】
本発明の好適な実施態様では、前記窒化金属が、窒化チタン、窒化タンタル、又は、窒化タングステンである。本発明の好適な実施態様では、前記窒化性ガスが、ＮＨ3、モノメチルヒドラジン、又は、ジメチルヒドラジンを含む。
【００１６】
本発明の好適な実施態様では、前記基板温度を、900℃以下とする。下層に形成されるトランジスタの特性への影響を抑制できる。本実施態様では、更に好適には、前記基板温度を、600〜800℃の範囲とする。600℃以上とすることによって、導電層の抵抗をより効果的に低減し、800℃以下とすることによって、下層に形成されるトランジスタの特性への影響をより効果的に抑制できる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施形態例の説明に先立って、本発明の原理について説明する。図１１（ａ）〜（ｃ）、図１２（ｄ）、（ｅ）に、図１０に示した半導体装置１０２の製造に際して、ポリシリコンプラグ１１と図示しないコンタクトメタルとが埋め込まれたキャパシタ接続孔２１内にバリアメタル１５を形成する各製造段階をそれぞれ示す。
【００１８】
図１１（ａ）に示すように、先ず、キャパシタ接続孔２１内、及び層間絶縁膜１２上に第１層目のバリアメタル１５を成膜する。次いで、図１１（ｂ）に示すように、成膜したバリアメタル１５に対してプラズマ処理による低抵抗化処理を施す。これにより、キャパシタ接続孔２１の底部、及び層間絶縁膜１２上のバリアメタルは低抵抗部１５ａとなる。一方、キャパシタ接続孔２１の側壁部分のバリアメタル１５は、プラズマ処理が施されないので低抵抗化されずに、非処理部１５ｂとして残る。
【００１９】
次に、第２層目のバリアメタルを成膜し、同様にプラズマ処理を施す。これにより、２層構造の低抵抗部１５ａ及び非処理部１５ｂが得られる。引き続き、同様の工程を繰り返し、所望の厚さのバリアメタル１５を形成することにより、図１２（ｄ）に示すように、キャパシタ接続孔２１のコンタクトメタル上と層間絶縁膜１２上に形成された低抵抗部１５ａと、キャパシタ接続孔２１の開口部分に形成された非処理部１５ｂとから成るバリアメタル１５が得られる。
【００２０】
次に、ＣＭＰ（化学的機械的研磨）法を用いて、層間絶縁膜１２上のバリアメタル１５を除去する。次いで、ＣＶＤ法を用いて、層間絶縁膜１２上に層間絶縁膜１３を成膜した後、層間絶縁膜１３にシリンダ孔２３を開口する。引き続き、シリンダ孔２３内に、ルテニウムから成る下部電極１６を形成することにより、図１２（ｅ）に示す構造を得る。更に、酸化タンタルから成る容量絶縁膜１７、ルテニウムから成る上部電極１８、及びタングステン膜２０を公知の方法で形成することによって、図１０に示した半導体装置１０２を製造することが出来る。
【００２１】
図１３に、上記製造方法に従って製造した半導体装置１０２について、バリアメタル１５近傍の断面を撮影した透過型電子顕微鏡写真を示す。同図より、バリアメタル１５が、低抵抗部１５ａを示すコントラストの濃い部分と、非処理部１５ｂを示すコントラストの薄い部分の２層に分かれていることが理解できる。非処理部１５ｂの抵抗率は10000〜100000μΩ/cmであり、ポリシリコンと比較しても１桁以上高いことが判った。
【００２２】
上記のように、従来の半導体装置の製造方法では、大きな非処理部１５ｂが形成されるので、下部電極１６とポリシリコンプラグ１１との間の抵抗を十分に低減することが出来ない。
【００２３】
本発明者は、また、本発明に先立ち下記の実験を行った。先ず、図８（ａ）に示すように、半導体基板３１の主面上に絶縁膜３２を形成した。次いで、テトラキスジメチルアミノチタン（ＴＤＭＡＴ）を原料とするＣＶＤ法を用い、図８（ｂ）に示すように、絶縁膜３２上に厚さが50nmの窒化チタンから成るバリアメタル３３を成膜した。成膜条件は、基板温度を450℃、圧力を1.3Torr、Ｈｅ流量を275sccm、Ｎ2流量を300sccmとした。ＴＤＭＡＴはＨｅのバブリングで供給し、そのＨｅの流量を225sccmとした。バリアメタル３３の成膜に際して、キャパシタ接続孔の側面に形成されるバリアメタルの非処理部を模擬するため、プラズマ処理を行わなかった。
【００２４】
上記基板を種々のガス雰囲気中で熱処理し、それぞれシート抵抗を調べた。熱処理に用いたガスは、不活性ガスの窒素（Ｎ2）、窒化性ガスのアンモニア（ＮＨ3）、及び還元性ガスの水素（Ｈ2）である。熱処理の基板温度は何れも700℃で、時間は60secである。圧力は、Ｎ2では常圧（ＡＰ）及び3Torr（３Ｔ）に、ＮＨ3及びＨ2では3Torr（３Ｔ）及び6Torr（６Ｔ）にそれぞれ設定した。比較のため、ガス雰囲気中での熱処理を行っていない無処理基板についても、シート抵抗を調べた。
【００２５】
図９に結果を示す。シート抵抗は、Ｎ2雰囲気中及びＨ2雰囲気中で熱処理を行った場合には、無処理の場合と比較して低減は見られない。これに対して、ＮＨ3雰囲気中で熱処理を行った場合には、無処理の場合と比較して大きくシート抵抗が低減されている。従って、バリアメタルの抵抗を低減するためには、窒化性ガス雰囲気中で熱処理を行うことが有効である。これは、バリアメタル中の炭素等の不純物は、バリアメタルを構成するチタンなどの金属と緩く結合しているので、金属が窒化されることによりその結合が切れて膜中から脱離し、これによって、バリアメタルの抵抗が低減されたものと考えられる。
【００２６】
本発明者は、更に、図８（ｂ）に示した基板を用い、ＮＨ3雰囲気中で基板温度を様々な温度に設定して熱処理を行ったところ、基板温度が500℃以上で上記効果が得られることが分かった。下層に形成されるトランジスタの特性への影響も考慮すると、基板温度は500℃以上で900℃以下、望ましくは600℃以上で800℃以下の範囲とする。
【００２７】
圧力については、1Torrから100Torrの範囲で効果があることが分かった。時間については、10sec以上で抵抗を低減でき、200sec以上ではこれ以上時間を長くしても抵抗は変化しなかった。また、60secと200secとの間で、シート抵抗の差は5％以下であった。ＮＨ3をＮ2で希釈しても、ＮＨ3が5％以上であれば同様の効果が得られた。希釈ガスはＮ2だけでなく、Ａｒ、Ｈｅ等の希ガスでも同様な効果が得られた。上記実験では、窒化性ガスとしてＮＨ3を用いたが、この他にモノメチルヒドラジン、ヂメチルヒドラジンを用いても同様の効果が得られた。上記実験により、低抵抗部及び非処理部から成るバリアメタルは、窒化性ガス雰囲気中で所定の条件で熱処理されることにより、低抵抗化されることが分かった。
【００２８】
上記により、本発明では、絶縁膜の孔内に形成されたバリアメタル等のプラグに対して、窒化ガス雰囲気下で所定の条件で熱処理を行う構成を採用することにした。
【００２９】
以下、図面を参照し、本発明に係る実施形態例に基づいて本発明を更に詳細に説明する。下記実施形態例は、本発明をＭＩＭ構造を有するキャパシタの製造に適用した実施形態例であって、図１は、本実施形態例に係る半導体装置を示す断面図である。
【００３０】
半導体装置１００は、下層の素子を覆う層間絶縁膜１２、及びこの層間絶縁膜１２上に形成された層間絶縁膜１３を有する。層間絶縁膜１３に設けられたシリンダ孔２３内及び層間絶縁膜１３上に、ルテニウムから成る下部電極１６、酸化タンタルから成る容量絶縁膜１７、及びルテニウムから成る上部電極１８が順次に積層され、キャパシタ１９を構成している。
【００３１】
下部電極１６はその底面で、層間絶縁膜１２中に設けられたバリアメタル１５に接続されている。バリアメタル１５はその下面でコンタクトメタル１４を介してポリシリコンプラグ１１に接続されている。バリアメタル１５は、低抵抗部１５ａから成る。ポリシリコンプラグ１１は、図示しないその下方の層間絶縁膜中に設けられたポリシリコンプラグを介してトランジスタの拡散層領域に接続されている。
【００３２】
図２（ａ）〜（ｄ）、図３（ｅ）、（ｆ）、及び図４（ｇ）、（ｈ）は、上記半導体装置１００を製造する、本発明の実施形態例に係る半導体装置の製造方法における各製造段階をそれぞれ示す断面図である。下層の素子上に層間絶縁膜１２を成膜した後、図２（ａ）に示すように、ドライエッチングにより層間絶縁膜１２を貫通するキャパシタ接続孔２１を形成する。次いで、図２（ｂ）に示すように、キャパシタ接続孔２１をポリシリコンで埋め込んだ後、エッチバックを行いポリシリコンプラグ１１を形成する。エッチバックの際に、オーバーエッチングによりポリシリコンプラグ１１上にリセス２２を形成する。
【００３３】
次に、図２（ｃ）に示すように、ポリシリコンプラグ１１の上面のリセス２２に、チタンシリサイドから成るコンタクトメタル１４を形成する。コンタクトメタル１４の形成に際しては、膜厚が10nmのチタン膜をスパッタ法で成膜した後、窒素雰囲気中で基板温度が700℃の熱処理を施すことによって、リセス２２の底部ではチタンシリサイド膜を形成し、リセス２２の側壁ではチタン膜を窒化チタン膜に形成する。リセス２２の側壁のチタン膜を窒化チタン膜に形成するのは、チタン膜は窒化チタン膜と比べて非常に酸化しやすいので、後の酸化タンタル膜の酸化処理時にチタン膜が酸化されるのを防ぐためである。
【００３４】
次に、コンタクトメタル１４上のリセス２２を埋め込んで、成膜とプラズマ処理とを交互にそれぞれ１３回繰り返すことによって、窒化チタンから成るバリアメタル１５を形成する。成膜の条件は、成膜時間を10sec、基板温度を450℃、圧力を1.5Torr、Ｈｅ流量を275sccm、Ｎ2流量を300sccm、ＴＤＭＡＴのバブリング用のＨｅ流量を225sccmとした。プラズマ処理の条件は、プラズマ処理時間を35sec、基板温度を450℃、圧力を1.3Torr、ＲＦパワーを750Ｗ、Ｎ2流量を200sccm、Ｈ2流量を300sccmとした。形成されるバリアメタル１５は、図１２を参照して説明したように、プラズマ処理が施された低抵抗部１５ａ、及び、キャパシタ接続孔２１の開口部分に形成され、プラズマ処理が施されていない非処理部１５ｂの２層から構成される。
【００３５】
次に、ＣＭＰ法を用いて、図２（ｄ）に示すように、層間絶縁膜１２上のバリアメタル１５を除去する。次いで、図３（ｅ）に示すように、層間絶縁膜１３を成膜した後、層間絶縁膜１３を貫通するシリンダ孔２３を形成することによって、シリンダ孔２３の底面に非処理部１５ｂを露出させる。
【００３６】
次に、ＮＨ3雰囲気中で、基板温度を700℃、圧力を3Torr、時間を60sec、ＮＨ3流量を5000sccmとした条件で熱処理を行う。これによって、非処理部１５ｂが低抵抗部１５ａに形成されると伴に、プラズマ処理が施されている低抵抗部１５ａと一体化し、図３（ｆ）に示すように、全てが低抵抗部１５ａから成るバリアメタル１５となる。なお、この製造段階のバリアメタル１５の近傍の様子を図１４に詳細に示す。
【００３７】
次に、スパッタ法及びＣＶＤ法を用いた積層により、シリンダ孔２３内及び層間絶縁膜１３上にルテニウム膜を成膜する。次いで、ホトレジスト膜をシリンダ孔２３内に形成して孔内のルテニウム膜を保護しつつ、層間絶縁膜１３上のルテニウム膜をエッチバックにより除去する。引き続き、ホトレジスト膜を除去することにより、図４（ｇ）に示す円筒状の下部電極１６を形成する。引き続き、下部電極１６を構成するルテニウムの配向性を向上させるため、窒素希釈20％の水素雰囲気中で熱処理を行う。
【００３８】
次に、図４（ｈ）に示すように、ＣＶＤ法を用いて、膜厚が15nmの酸化タンタル膜を成膜する。次いで、オゾン雰囲気中で基板温度が410℃で10分間の熱処理を行うことにより酸化タンタル膜を改質し、容量絶縁膜１７を形成する。熱処理をオゾン雰囲気中で行うのは、オゾンが酸素や酸化窒素などの他の酸化性ガスよりも酸化力が強く、酸化タンタル膜を十分に改質できるためである。なお、上記熱処理の基板温度の範囲は360℃以上で460℃以下が望ましい。基板温度が360℃より低いと酸化タンタル膜が十分に改質されず、基板温度が460℃より高いと下部電極１６を構成するルテニウムが酸化することによって、キャパシタ１９のリーク電流が増大する。
【００３９】
続いて、スパッタ法及びＣＶＤ法を用いた積層により、ルテニウム膜を成膜する。次いで、ルテニウム膜の抵抗低減のため、スパッタ法を用いてルテニウム膜上にタングステン膜２０を形成する。ルテニウム膜及びタングステン膜２０をホトリソグラフィー技術及びドライエッチング技術を用いて、所望の形状に加工することによって上部電極１８を形成し、図１に示した本実施形態例に係る半導体装置１００を完成することが出来る。
【００４０】
本実施形態例によれば、プラズマ処理が施されない窒化チタン膜から成る非処理部１５ｂが、ＮＨ3雰囲気中で行われる基板温度が700℃の熱処理によって低抵抗化されるので、下部電極１６とコンタクトプラグ１１との間に形成されるバリアメタル１５の抵抗を低くすることが出来る。従って、キャパシタに蓄積された電荷の読み出し速度を速くして、高速動作が可能な半導体装置を得ることが出来る。
【００４１】
なお、本実施形態例では、バリアメタルとして、窒化チタン膜に代えて、窒化タンタル膜、窒化タングステン膜などを用いても同様の効果を得ることが出来る。また、下部電極又は上部電極として、ルテニウム膜に代えて、白金（Ｐｔ）、イリジウム（Ｉｒ）、酸化ルテニウム膜、及び酸化イリジウム膜を用いても良い。容量絶縁膜として、酸化タンタル膜に代えて、酸化アルミニウム膜、チタン酸ストロンチウム（ＳＴＯ）膜、チタン酸バリウムストロンチウム（ＢＳＴ）膜、酸化ハフニウム膜、及び酸化珪化ハフニウム膜などを用いても良い。あるいは、これらの容量絶縁膜の積層膜を用いても良い。
【００４２】
以下、上記実施形態例の第１変形例について説明する。本変形例では、上記実施形態例の図２（ｄ）に示した、層間絶縁膜１２上のバリアメタル１５を除去する工程に引き続いて、Ｎ2希釈のＮＨ3雰囲気中で、基板温度を700℃、圧力を10Torr、時間を30sec、ＮＨ3流量を1000sccm、Ｎ2流量を4000sccmとした条件で熱処理を行う。熱処理によって、非処理部１５ｂが低抵抗部１５ａに形成されると伴に、プラズマ処理が施されている低抵抗部１５ａと一体化し、図５（ａ）に示すように、全てが低抵抗部１５ａから成るバリアメタル１５となる。
【００４３】
次に、層間絶縁膜１３を成膜した後、図５（ｂ）に示すように、層間絶縁膜１３を貫通するシリンダ孔２３を形成し、バリアメタル１５を孔底に露出させる。次いで、先の実施形態例と同様に、下部電極１６、容量絶縁膜１７、上部電極１８、及びタングステン膜２０をそれぞれ成膜及び加工することにより、図１に示した半導体装置１００を完成することが出来る。本変形例でも実施形態例と同様に、プラズマ処理が施されない窒化チタン膜から成る非処理部１５ｂが、ＮＨ3雰囲気中での基板温度が700℃の熱処理によって低抵抗化されるので、実施形態例と同様の効果を得ることが出来る。
【００４４】
実施形態例及び第１変形例では、図１に示したように、キャパシタ接続孔２１を埋め込むプラグ部を、ポリシリコンプラグ１１と、ポリシリコンプラグ１１上のリセス２２に形成されたコンタクトメタル１４及びバリアメタル１５とで構成しているが、ポリシリコンプラグ１１を形成せずに、コンタクトメタル１４及びバリアメタル１５でプラグ部を構成しても構わない。キャパシタ接続孔２１を埋め込むプラグ部を、コンタクトメタル１４及びバリアメタル１５で構成する半導体装置の製造方法を下記の第２変形例に示す。
【００４５】
本変形例では、図２（ａ）に示したキャパシタ接続孔２１の形成に引き続き、図６（ａ）に示すように、キャパシタ接続孔２１内及び層間絶縁膜１２上に、厚さが30nmのチタン膜を指向性の高いイオン化スパッタ法を用いて形成する。次いで、Ｎ2ガス雰囲気中で基板温度が700℃の熱処理を行うことにより、チタンシリサイドから成るコンタクトメタルを形成する。引き続き、上記実施形態例と同様の製造方法により窒化チタンから成るバリアメタルを堆積する。この場合、キャパシタ接続孔２１内にバリアメタル１５を埋め込む深さが深くなっているので、プラズマ処理が施されていない非処理部１５ｂが、実施形態例及び第１変形例の場合と比較して大きくなる。
【００４６】
次に、エッチバックを行うことによって層間絶縁膜１２上のコンタクトメタル及びバリアメタルを除去する。次いで、層間絶縁膜１２上に層間絶縁膜１３を成膜した後、図６（ｂ）に示す層間絶縁膜１３を貫通するシリンダ孔２３を形成する。次いで、ＮＨ3雰囲気中で、基板温度を800℃、圧力を3Torr、時間を200sec、ＮＨ3流量を5000sccmとした条件で熱処理を行い、図７（ｃ）に示すように、非処理部１５ｂを低抵抗化して低抵抗部１５ａに形成すると伴に、プラズマ処理が施されている低抵抗部１５ａと一体化させる。引き続き、実施形態例と同様に、下部電極１６、容量絶縁膜１７、上部電極１８、及びタングステン膜２０をそれぞれ成膜及び加工することにより、図７（ｄ）に示す半導体装置１０１を完成することが出来る。
【００４７】
本変形例によれば、非処理部１５ｂが、実施形態例及び第１変形例と比較して大きくなる。しかしながら、本発明では寿命の短いプラズマではなくＮＨ3ガスによって処理を行うため、非処理部１５ｂの奥深くまで低抵抗化して低抵抗部１５ａと一体化させることが出来る。そのため、プラグ部の抵抗を大幅に低減することが出来る。なお、実施形態例、及び、第1、第２変形例では、層間絶縁膜１２上のバリアメタル１５を除去するのにＣＭＰ法を用いたが、ドライエッチングを用いて除去してもよい。
【００４８】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明に係る半導体装置の製造方法は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した半導体装置の製造方法も、本発明の範囲に含まれる。
【００４９】
上記実施形態例では、本発明をバリアメタル層の形成に適用した例を示したが、これ以外にも、例えば、絶縁膜に形成された孔の内部に、ＭＯ−ＣＶＤ法による堆積とプラズマ処理とを複数回繰り返して形成する、窒化チタン膜等で構成されるキャパシタの下部電極膜、及び、下部電極膜上に容量絶縁膜を介して、ＭＯ−ＣＶＤ法による堆積とプラズマ処理とを複数回繰り返して形成する、窒化チタン膜等で構成されるキャパシタの上部電極膜の形成にも好適に適用できる。この場合、本発明を下部電極膜の形成のみに適用することも、上部電極膜の形成のみに適用することもできる。また、下部電極膜、上部電極膜両方に適用することもできる。
【産業上の利用可能性】
【００５０】
本発明は、キャパシタを有する半導体装置、例えばＤＲＡＭや、ＤＲＡＭと論理回路とが混載された半導体装置の製造に特に好適に適用される。
【図面の簡単な説明】
【００５１】
【図１】実施形態例に係る半導体装置の構成を示す断面図である。
【図２】図２（ａ）〜（ｄ）はそれぞれ、実施形態例に係る半導体装置の製造方法の製造段階を示す断面図である。
【図３】図３（ｅ）、（ｆ）はそれぞれ、実施形態例に係る半導体装置の製造方法の、図２に後続する製造段階を示す断面図である。
【図４】図４（ｇ）、（ｈ）はそれぞれ、実施形態例に係る半導体装置の製造方法の、図３に後続する製造段階を示す断面図である。
【図５】図５（ａ）、（ｂ）はそれぞれ、第１変形例に係る半導体装置の製造方法の製造段階を示す断面図である。
【図６】図６（ａ）、（ｂ）はそれぞれ、第２変形例に係る半導体装置の製造方法の製造段階を示す断面図である。
【図７】図７（ｃ）、（ｄ）はそれぞれ、第２変形例に係る半導体装置の製造方法の、図６に後続する製造段階を示す断面図である。
【図８】図８（ａ）、（ｂ）はそれぞれ、本発明の実験に係る半導体装置の製造方法の製造段階を示す断面図である。
【図９】熱処理に用いられたガス及び熱処理時の圧力と、シート抵抗との関係を示すグラフである。
【図１０】従来の半導体装置の構成を示す断面図である。
【図１１】図１１（ａ）〜（ｃ）はそれぞれ、従来の半導体装置の製造方法の製造段階を示す断面図である。
【図１２】図１２（ｄ）、（ｅ）はそれぞれ、従来の半導体装置の製造方法の製造段階を示す、図１１に後続する断面図である。
【図１３】従来の半導体装置の製造方法に従って製造された半導体装置について、バリアメタルの近傍の透過型電子顕微鏡写真を示す図である。
【図１４】図３（ｆ）の製造段階について、バリアメタルの近傍の様子を詳細に示す断面図である。
【符号の説明】
【００５２】
１１：ポリシリコンプラグ
１２：層間絶縁膜
１３：層間絶縁膜
１４：コンタクトメタル
１５：バリアメタル
１５ａ：（バリアメタルの）低抵抗部
１５ｂ：（バリアメタルの）非処理部
１６：下部電極
１７：容量絶縁膜
１８：上部電極
１９：キャパシタ
２０：タングステン膜
２１：キャパシタ接続孔
２２：リセス
２３：シリンダ孔
３１：半導体基板
３２：絶縁膜
３３：バリアメタル
１００，１０１：半導体装置
【図１】
2005277327.tif 000002
【図２】
2005277327.tif 000003
【図３】
2005277327.tif 000004
【図４】
2005277327.tif 000005
【図５】
2005277327.tif 000006
【図６】
2005277327.tif 000007
【図７】
2005277327.tif 000008
【図８】
2005277327.tif 000009
【図９】
2005277327.tif 000010
【図１０】
2005277327.tif 000011
【図１１】
2005277327.tif 000012
【図１２】
2005277327.tif 000013
【図１３】
2005277327.tif 000014
【図１４】
2005277327.tif 000015