(57)【要約】【課題】多値ＱＡＭを用いたバースト伝送に必要な、高精度かつ高速な初期引込みを実現できるタイミング同期回路を現実的な回路規模で提供することにある。【解決手段】直交復調器で復調されたベースバンド入力信号に対して、補間回路３０において、タイミング推定手段７０から供給される補間係数に基づいてタイミング補正を行う。タイミング推定手段７０は、ベースバンド入力信号と補間回路３０の出力と選択回路６０からの希望信号とから最適サンプルタイミングを推定して補間回路のための補間係数を推定する。選択回路６０は、受信開始直後のトレーニング期間ではトレーニング信号を希望信号としてタイミング推定手段７０に供給して初期引き込みを行い、その後のデータ期間では識別回路４０の出力を希望信号としてタイミング推定手段７０に供給してタイミング同期を維持する。【選択図】        図１
2005005961.tif 000002
【特許請求の範囲】
【請求項１】
ＰＳＫを含むＱＡＭ変調信号を復調する際に用いられ、直交復調器の後段に配置されるタイミング同期回路において、
前記直交復調器出力および補間のための補間係数を入力とし、最適サンプルタイミングからの誤差を補正する補間回路と、
該補間回路出力を入力とし、識別処理を行う識別回路と、
トレーニング信号として用いるための既知の送信信号列を記憶しておくトレーニング信号メモリと、
該トレーニング信号メモリ出力と前記識別回路出力を入力とし、トレーニング期間はトレーニング信号メモリ出力を、その後のデータ期間は識別回路出力を選択し出力する選択回路と、
前記直交復調器出力、前記補間回路出力および前記選択回路出力を入力とし、最適サンプルタイミングを推定して前記補間回路に対し補間係数を出力するタイミング推定手段と、
を具備することを特徴とするタイミング同期回路。
【請求項２】
前記タイミング推定段は、前記補間回路に供給する補間係数を、前記直交復調器出力と前記補間回路出力と前記選択回路出力とから、最小２乗平均誤差基準あるいは最小２乗誤差基準に基づいて推定することを特徴とする請求項１記載のタイミング同期回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、変調方式として多値ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ；直交振幅変調）を用いた復調器におけるタイミング同期確立手段に関する。
【０００２】
【従来の技術】
ＱＡＭ信号に対する復調器を実現する場合、振幅多値数の増大と共に雑音余裕が小さくなるため、相対的に装置の各種劣化要因による影響が大きくなる。特に復調器の搬送波周波数および位相、あるいはクロックタイミングに係る同期系の特性は重要である。タイミング同期については、例えば６４ＱＡＭの場合±５度の定常位相誤差は、ＢＥＲ（ビット誤り率）＝１０−６を得るためのＣ／Ｎ（搬送波電力対雑音電力比）の固定劣化を０．５ｄＢ劣化させ、±１０度の定常位相誤差に対する固定劣化は１．７ｄＢに達する。
【０００３】
タイミング同期の方法としては、
（１）受信信号（中間周波数帯、ベースバンド）からクロックを直接生成する。
（２）サンプリングされた信号からタイミング誤差を検出し、検出誤差をもとにクロック発振器を制御する。
（３）受信信号に対して非同期のクロックでサンプリングを行い、ディジタル的に補間処理して最適サンプルタイミングを復元する。
の３種類に大別される。
【０００４】
（１）の従来技術においては、まず受信信号を２乗演算等の非線形信号処理で歪ませることで本来受信信号には含まれないクロック周波数成分を発生させ、これを狭帯域フィルタにより抽出することにより所望のクロック信号を発生させる。狭帯域フィルタの代わりにタンクリミッタ回路やＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）を用いることも多い（例えば特許文献１参照）。
一方、（２）の従来技術では、クロックをＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ；電圧制御可変発振器）で発生させる。タイミング誤差検出手段の出力をもとにＶＣＯの制御電圧を補正することで、サンプルタイミングを最適にすることができる（例えば、特許文献１参照）。
（３）の従来技術では、サンプリングされた信号のタイミング誤差を検出し、その検出誤差に基づいてディジタル的に補間処理を行う（例えば，非特許文献１参照）。ここで言うタイミング誤差は受信信号の最適サンプルタイミングからの時間ずれを指す。
【０００５】
従って、（１）の従来技術ではアナログ回路の調整が必要であり、回路の小型化・無調整化等が難しいという不利があり、また（２）の従来技術もＶＣＯの使用は実装上の負担が大きいという不利がある。これに対し、（３）の従来技術はディジタル化との整合性が良いので、ここでは（３）の従来技術について更に説明する。
【０００６】
図２に、（３）の従来技術の回路構成例を示す。この従来技術では、タイミング同期回路は、補間回路３０と、識別回路４０と、タイミング誤差検出回路１００と、ループフィルタ１１０と、ＮＣＯ（Ｎｕｍｅｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ；数値制御発振器）１２０で構成される。この従来のタイミング同期回路は、直交復調器の後段に配置され、送信側のタイミングと非同期のクロックで動作するＡＤＣ（アナログ−ディジタル変換器）出力のベースバンド信号１０を補間回路３０においてＮＣＯのタイミングでリサンプル（補間）する。タイミング同期を確立するため、タイミング誤差がゼロになるようにＮＣＯを制御する。
【０００７】
別のアプローチとして適応等化器を使用する方法がある（例えば、非特許文献２参照）。この方法では、シンボルレートの２倍以上の周波数でサンプリングされた受信信号を入力とする分数間隔適応等化器を使用すれば、定常タイミング誤差によるＢＥＲの劣化が無視できることが知られている。本来、適応等化器は多重波伝搬路における遅延波による特性劣化を補償するための技術であり、そのタップ数は遅延量が最大の遅延波の遅延時間で決められるべきパラメータである。タイミング同期の観点からは前述の定常タイミング誤差によるＢＥＲの劣化を抑圧するためには高々数タップ程度のタップ数があれば十分である。
【０００８】
【特許文献１】
特開２０００−４９８７７号公報、（第２〜３頁、及び第１１〜１３図）
【非特許文献１】
「Ｉｎｔｅｒｐｏｌａｔｉｏｎ  ｉｎ  Ｄｉｇｉｔａｌ  Ｍｏｄｅｍｓ−Ｐａｒｔ  ＩＩ：Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ  ａｎｄ  Ｐｅｒｆｏｒｍａｎｃｅ」、Ｌａｒｓ  Ｅｒｕｐ，Ｆｌｏｙｄ  Ｍ．  Ｇａｒｄｎｅｒ，  Ｒｏｂｅｒｔ  Ａ．  Ｈａｒｒｉｓ著，ＩＥＥＥ  Ｔｒａｎｓ．  ｏｎ  Ｃｏｍｍｕｎ．Ｖｏｌ．４１，Ｎｏ．６，Ｊｕｎｅ  １９９３年発行（第１３図）
【非特許文献２】
「ＲＬＳ−ＭＬＳＥのタイミングオフセット特性補償法」，府川和彦，鈴木博著，電子情報通信学会技術報告，ＲＣＳ９２−３２，１９９２年発行
【０００９】
【発明が解決しようとする課題】
一般に、タイミング同期を高精度化するためには、受信信号に含まれる雑音の影響を極力低減する必要があるため、従来技術においてはループフィルタを狭帯域化することによりこれを実現している。このため、タイミング同期を高精度化するに伴って同期回路の初期引込み時間は長くなる。これまでにも２５６ＱＡＭをはじめ１０２４ＱＡＭといった非常に振幅多値数の多い変調方式を使用した装置が開発されているものの、いずれも装置コストが高い上、バースト伝送には適用できず連続信号を伝送するにとどまっている。
【００１０】
また、適応等化器をタイミング同期に適用する方法については、適応等化器の回路規模が比較的大きいことを勘案すると、タイミング同期のみを目的とした適応等化器の搭載は不利である。
本発明は、多値ＱＡＭを用いたバースト伝送に適用するための、高精度かつ高速な初期引込みを実現できるタイミング同期回路を現実的な回路規模で提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、ＰＳＫを含むＱＡＭ変調信号を復調する際に用いられ、直交復調器の後段に配置されるタイミング同期回路において、
前記直交復調器出力および補間のための補間係数を入力とし、最適サンプルタイミングからの誤差を補正する補間回路と、
該補間回路出力を入力とし、識別処理を行う識別回路と、
トレーニング信号として用いるための既知の送信信号列を記憶しておくトレーニング信号メモリと、
該トレーニング信号メモリ出力と前記識別回路出力を入力とし、トレーニング期間はトレーニング信号メモリ出力を、その後のデータ期間は識別回路出力を選択し出力する選択回路と、
前記直交復調器出力、前記補間回路出力および前記選択回路出力を入力とし、最適サンプルタイミングを推定して前記補間回路に対し補間係数を出力するタイミング推定手段と、
を具備することを特徴とする。
【００１２】
本発明のタイミング同期回路では、更に、前記タイミング推定段は、前記補間回路に供給する補間係数を、前記直交復調器出力と前記補間回路出力と前記選択回路出力とから、最小２乗平均誤差基準あるいは最小２乗誤差基準に基づいて推定することを特徴とする。
【００１３】
〔作用〕
本発明のタイミング同期回路に入力されるベースバンド信号（同相・直交チャネル）は、送信側のクロックタイミングとは非同期のクロックでＡ／Ｄ変換（サンプリング）されている。この入力信号に対して補間回路によりタイミング誤差に対する補償を行う。補間回路に供給される補間係数は、タイミング推定手段において、この入力信号と補間回路出力と選択回路からの希望信号とから、最小２乗平均誤差基準あるいは最小２乗誤差基準に基づいて推定される。
【００１４】
本発明のタイミング同期回路の構成は、補間回路をタップ付き遅延線フィルタと見なせば、線形適応等化器の構成に類似している。一般に、適応等化器においては、入力信号（同相・直交チャネル）を複素数として扱うため、タップ係数の制御アルゴリズムは複素アルゴリズムとなる。これに対し、本発明において補間係数を推定するためのアルゴリズムは実数アルゴリズムであり、同相・直交チャネルに対して同一の補間係数を用いて補間処理を行う。このため、本発明のタイミング推定手段で必要となるアルゴリズムは適応等化器におけるタップ係数更新回路と比較して非常に簡易になる。例えば、アルゴリズムを実現するための加減算回路は実数部のみ考えればよいため、複素数同士の演算と比較して回路規模は半分になり、乗算回路では１／４となる。
【００１５】
加えて、補間回路において用いられる補間係数の個数は、例えば３次多項式を用いる場合には４個（実数）であるが、本発明においては制御すべき独立変数はタイミング誤差に関する変数１個のみであり、各補間係数はこの変数の値から一意に求められる。このため、適応等化器と比較して大幅に所要演算量を削減できる。なお、一般に最小２乗平均誤差基準を用いるアルゴリズムでは所要演算量はタップ数に比例し、最小２乗誤差基準を用いるアルゴリズムでは所要演算量はタップ数の２乗に比例する。
【００１６】
また、本発明のタイミング同期回路では、バースト伝送に適用可能とするために、受信開始直後のトレーニング期間では、選択回路によって、トレーニング信号メモリに記憶されている既知の送信信号列を希望信号としてタイミング推定手段に供給して初期引き込みを行う。
【００１７】
従って、本発明のタイミング同期回路は、初期引込み特性については、特に最小２乗誤差基準、即ち最小２乗誤差の和が最小になるように制御する場合には、数シンボル程度の高速の初期引込みが可能であり、バースト伝送に非常に有効である。なお、従来キャリア同期の目的でＡＦＣ（Ａｕｔｏ  Ｆｒｅｑｕｅｎｃｙ  Ｃｏｎｔｒｏｌ）やＡＰＣ（Ａｕｔｏ  Ｐｈａｓｅ  Ｃｏｎｔｒｏｌ）に適応アルゴリズムが用いられることはあるが、タイミング同期の目的で使用された例は無い。
【００１８】
【発明の実施の形態】
図１を用いて本発明のタイミング同期回路の実施の形態について説明する。
本発明のタイミング同期回路は直交復調器（図示せず）の後段に配置される。受信信号は直交復調器において２系統（同相・直交チャネル）のベースバンド信号として復調される。このベースバンド信号は送信側クロックと非同期のクロックでＡ／Ｄ変換され（サンプリング）され、受信フィルタを経た後、タイミング同期回路のベースバンド信号入力端子１０より入力される。入力信号に対して、補間回路３０においてタイミング推定手段７０から供給される補間係数に基づいてタイミング補正を行う。
【００１９】
タイミング補正された信号においては、最適識別時点の信号が復元されている。従って、補間回路３０の出力に対して識別回路４０において識別処理を行い、出力２０として所望の受信データ系列を得る。
【００２０】
以下、タイミング推定手段７０の動作について説明する。タイミング推定手段７０は、入力端子１０より入力されるベースバンド信号、補間回路３０の出力および希望信号を供給する選択回路６０の出力を入力とする。タイミング推定手段７０は、前述したように最小２乗平均誤差基準あるいは最小２乗誤差基準に基づいて最適サンプルタイミングの推定を行い、補間回路３０で使用する補間係数を出力する。
【００２１】
本発明のタイミング同期回路はバースト受信への適用を想定しているため、以下の２つの動作モードを有する。即ち、受信開始直後のトレーニング期間では、バースト先頭に配置された既知の送信信号列（トレーニング信号）を用いてタイミング推定手段７０の初期引き込みを行い、その後のデータ期間には、識別後の受信データ信号列を用いて追従（トラッキング）動作を行う。この目的ため、本発明のタイミング同期回路では、選択回路６０によって、トレーニング期間はトレーニング信号メモリ５０の出力を選択し、データ期間では識別回路４０の出力であるデータ系列を選択して、タイミング推定手段７０に希望信号として供給する。
【００２２】
【発明の効果】
本発明のタイミング同期回路によれば、多値ＱＡＭを用いたバースト通信の実現に必要不可欠な高速初期引込み特性を有するタイミング同期手段を現実的な回路規模により提供することができる。
【図面の簡単な説明】
【図１】本発明のタイミング同期回路の実施の形態を示す図である。
【図２】従来のタイミング同期回路の構成を示す図である。
【符号の説明】
１０  ベースバンド信号入力端子
２０  出力端子
３０  補間回路
４０  識別回路
５０  トレーニング信号メモリ
６０  選択回路
７０  タイミング推定手段
１００  タイミング誤差検出回路
１１０  ループフィルタ
１２０  ＮＣＯ
【図１】
2005005961.tif 000003
【図２】
2005005961.tif 000004