(57)【要約】【課題】  簡単な回路構造で放電不良を防止する。【解決手段】  交互に配列される複数の第１電極及び複数の第２電極を有するプラズマディスプレイ装置の駆動方法であって；第１電極と第２電極との間，または第１電極と第２電極との間及び第２電極と第１電極との間に，それぞれ第３電極が配設されて，複数の第１電極Ｘは共通連結線１２０を通じて連結され，複数の第３電極Ｍは可撓性印刷回路Ｍを通じて駆動ボードに連結され；維持放電期間において，複数の第１電極Ｘを共通連結線１２０を通じて第１電圧ＧＮＤにバイアスさせる段階と，第２電極Ｙに第１電圧より大きい第２電圧と第１電圧より小さい第３電圧とを交互に印加する段階と，第２電極Ｙに第２電圧が印加される間，第３電極Ｍに第１電圧より大きい第４電圧を印加し，第２電極Ｙに第３電圧が印加される間，第３電極Ｍに第１電圧より小さい第５電圧を印加する段階とを含むようにした。【選択図】    図１５
2005215691.tif 000002
【特許請求の範囲】
【請求項１】
交互に配列される複数の第１電極及び複数の第２電極を有するプラズマディスプレイ装置の駆動方法であって；
前記第１電極と前記第２電極との間，または前記第１電極と前記第２電極との間及び前記第２電極と前記第１電極との間に，それぞれ第３電極が配設されて，
前記複数の第１電極は共通連結線を通じて連結され，前記複数の第３電極は可撓性印刷回路を通じて駆動ボードに連結され；
維持放電期間において，
前記複数の第１電極を前記共通連結線を通じて第１電圧にバイアスさせる段階と，
前記第２電極に前記第１電圧より大きい第２電圧と前記第１電圧より小さい第３電圧とを交互に印加する段階と，
前記第２電極に前記第２電圧が印加される間，前記第３電極に前記第１電圧より大きい第４電圧を印加し，前記第２電極に前記第３電圧が印加される間，前記第３電極に前記第１電圧より小さい第５電圧を印加する段階とを含むこと；
を特徴とするプラズマディスプレイ装置の駆動方法。
【請求項２】
前記第１電圧は接地電圧であることを特徴とする請求項１に記載のプラズマディスプレイ装置の駆動方法。
【請求項３】
前記第２電圧と前記第３電圧は，大きさがほぼ同一であり，極性が反対であることを特徴とする請求項２に記載のプラズマディスプレイ装置の駆動方法。
【請求項４】
前記第２電圧と前記第４電圧は，電圧レベルがほぼ同一であり，
前記第１電圧と前記第５電圧は，電圧レベルがほぼ同一であることを特徴とする請求項１〜３のいずれか一項に記載のプラズマディスプレイ装置の駆動方法。
【請求項５】
前記第３電極をフローティングさせることにより，前記第３電極に前記第４電圧と前記第５電圧とを印加することを特徴とする請求項１〜４のうちのいずれか一項に記載のプラズマディスプレイ装置の駆動方法。
【請求項６】
交互に配列される複数の第１電極及び複数の第２電極と，前記第１電極と前記第２電極との間に各々形成される複数の第３電極と，前記第１電極，第２電極，及び第３電極と絶縁されて放電空間を挟んで交差するように配置される複数のアドレス電極とを含むプラズマディスプレイパネルと；
前記プラズマディスプレイパネル上に形成され，前記複数の第１電極を共通に連結し，第１電圧に電気的に連結される共通連結線と；
前記第２電極を駆動する波形を印加する第２電極駆動部と；
前記第３電極を駆動する波形を印加する第３電極駆動部と；
前記第３電極駆動部と前記複数の第３電極とを連結する可撓性印刷回路と；
を含むことを特徴とするプラズマディスプレイ装置。
【請求項７】
前記第２電極駆動部は，前記第２電極に前記第１電圧より大きい第２電圧と前記第１電圧より小さい第３電圧とを交互に印加し，
前記第３電極駆動部は，前記第２電極に前記第２電圧が印加される間，前記第３電極に前記第１電圧より大きい第４電圧を印加し，前記第２電極に前記第３電圧が印加される間，前記第３電極に前記第１電圧より小さい第５電圧を印加することを特徴とする請求項６に記載のプラズマディスプレイ装置。
【請求項８】
前記第１電圧は接地電圧であることを特徴とする請求項７に記載のプラズマディスプレイ装置。
【請求項９】
前記第２電圧と前記第３電圧は，大きさがほぼ同一であり，極性が反対であることを特徴とする請求項８に記載のプラズマディスプレイ装置。
【請求項１０】
前記第２電圧と前記第４電圧は，電圧レベルがほぼ同一であり，
前記第１電圧と前記第５電圧は，電圧レベルがほぼ同一であることを特徴とする請求項７〜９のいずれか一項に記載のプラズマディスプレイ装置。
【請求項１１】
前記第３電極駆動部は，前記第３電極をフローティングさせることにより，前記第３電極に前記第４電圧と前記第５電圧とを印加することを特徴とする請求項７〜１０のいずれか一項に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，プラズマディスプレイ装置及びその駆動方法に関するものである。
【背景技術】
【０００２】
最近，液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：ＬＣＤ），電界放出表示装置（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ：ＦＥＤ），プラズマディスプレイ装置（プラズマディスプレイパネル；Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ：ＰＤＰ）などの平面表示装置の開発が活発に行われている。これらの平面表示装置（フラットパネル型表示装置）のうち，プラズマディスプレイ装置は，他の平面表示装置と比較すると，大画面化されても高い輝度及び発光効率を有し，視野角も広いという長所を有する。したがって，プラズマディスプレイ装置は，４０インチ以上の大型表示装置の分野において，従来の陰極線管（ＣＲＴ）に代わる画像表示装置として脚光を浴びている。
【０００３】
プラズマディスプレイ装置は，気体放電によって生成されたプラズマを利用して，文字または映像を表示する平面表示装置であって，そのパネルには，大きさによって数十から数百万個以上のピクセルがマトリックス状に配列されている。このようなプラズマディスプレイパネルは，印加される駆動電圧波形の形態及び放電セルの構造によって，直流型（ＤＣ型）と交流型（ＡＣ型）とに区分される。
【０００４】
直流型プラズマディスプレイパネルは，電極が放電空間にそのまま露出されており，電圧が印加されている間は電流がそのまま放電空間に流れるので，電流を制限するための抵抗を形成しなければならないといった短所がある。反面，交流型プラズマディスプレイパネルは，電極を誘電体層が覆っているので，自然にキャパシタンス成分が形成されて電流が制限されるので，直流型のように抵抗を形成しなくてもよい。更に，誘電体層により放電時にイオンの衝撃から電極が保護されるので，直流型に比べて寿命が長いという長所もある。
【０００５】
図１は，従来の交流型プラズマディスプレイパネルの構造を示す部分斜視図である。図２は，図１に示したプラズマディスプレイパネルの断面図である。図１及び図２に示すように，プラズマディスプレイパネルは，相互に所定の距離だけ離隔されて対向配置される二つのガラス基板１１，１２を備える。第１ガラス基板１１はプラズマディスプレイパネルの表面側すなわち表示面側となり，第２ガラス基板１２は背面側となる。
【０００６】
第１ガラス基板１１上には，Ｘ電極（第１電極）３とＹ電極（第２電極）４とが対をなして平行に形成される。Ｘ電極３及びＹ電極４は透明導電性物質からなる。また，Ｘ電極３及びＹ電極４の表面には，金属物質からなるバス電極６がそれぞれ形成される。そして，Ｘ電極３及びＹ電極４は，誘電体層１４及び保護膜１５に覆われる。
【０００７】
第２ガラス基板１２上には複数のアドレス電極５が略平行に形成され，アドレス電極５は誘電体層１４′により覆われる。誘電体層１４′の上には，アドレス電極５とアドレス電極５との間に相当する位置に，アドレス電極５と略平行に隔壁１７が形成される。また，誘電体層１４′の表面及び隔壁１７の両側面には，蛍光体１８が形成される。すなわち，隔壁１７によって第２ガラス基板１２上に複数の溝が形成され，この溝の両側部及び底面（誘電体層１４′）に，例えば赤，青，緑の蛍光体１８が塗布などの方法によって形成される。
【０００８】
第１ガラス基板１１及び第２ガラス基板１２は，放電空間２０を隔てて対向配置される。このとき，第１ガラス基板１１及び第２ガラス基板１２は，Ｘ電極３及びＹ電極４と，アドレス電極５とが相互に直交する方向に対向配置される。そして，放電空間２０のうち，アドレス電極５と，対をなすＹ電極４及びＸ電極３との交差部分にある放電空間が放電セル１９を形成する。
【０００９】
図３は，従来の交流型プラズマディスプレイパネルの電極の配列を示す図である。図３に示すように，従来のプラズマディスプレイパネルの電極は，ｍ×ｎのマトリックス状に配列される。具体的には，列方向にｍ列のアドレス電極（Ａ１〜Ａｍ）が配列され，行方向にｎ行のＹ電極（Ｙ１〜Ｙｎ）とｎ行のＸ電極（Ｘ１〜Ｘｎ）とが，交互に配列される。このとき，Ｘ電極とＹ電極とは相互にジグザグあるいは千鳥状に配置される。図３に示した放電セル１９は，図１に示した放電セル１９に対応する。
【００１０】
一般に，テレビ映像などにおいては，１秒間に複数枚のフィールドを表示させる事により，映像を表示している。そして，プラズマディスプレイパネルでは，１フレームを複数のサブフィールドに分割して駆動する方法が知られている。かかる方法によれば，サブフィールドの組み合わせによって階調を表現することができる。例えば，１フィールドの期間を複数のサブフィールドに時分割し，各サブフィールドは階調の各ビットに対応して放電回数が制御されるようにすることにより，階調を表現することができる。
【００１１】
図４は，従来の交流型プラズマディスプレイパネルに印加される駆動波形を示す図である。図４に示したプラズマディスプレイ装置の駆動方法によれば，各サブフィールドは，リセット期間（リセット区間），アドレス期間（アドレス区間），維持放電期間（維持区間）から構成される。
【００１２】
リセット（初期化）期間は，以前の維持放電からなる壁電荷を消去して，次のアドレス放電を安定的に行うために壁電荷をセットアップ（所定の状態に積み上げる）する期間である。すなわち，リセット期間においては，次のアドレス期間でセルをアドレシングするための前準備として，全てのセルに所定の壁電荷が均一に形成されるようにしている。
【００１３】
アドレス期間は，パネル上の点灯させるセルと点灯させないセルを選択して，点灯させるセル（アドレシングされたセル）に壁電荷を蓄積する動作を行う期間である。このとき，セルの点灯／非点灯は，一般的に，アドレス電極Ａに印加するアドレスパルスと，Ｘ電極またはＹ電極のいずれか一方に印加する走査パルス（スキャンパルス）との組合せによって制御することができる。
【００１４】
維持放電期間は，Ｘ電極及びＹ電極に維持放電電圧を交互に印加して，アドレシングされたセルに実際に画像を表示するための放電を行う期間である。すなわち，上記アドレス期間にて選択されたセルを実際に発光させるために，Ｘ電極とＹ電極に交互に維持放電電圧（維持パルス）を印加すると，上記選択されて壁電荷が積まれたセルの電位が放電が開始される放電開始電圧を上回る。その結果，該当セルでは放電が発生し，このようにして発生した放電は，上記維持放電電圧が印加されている間は維持される。
【００１５】
次に，従来のプラズマディスプレイ装置の駆動方法におけるリセット期間の波形及び動作について，より詳細に説明する。リセット期間の基本的な役割は，次のアドレス期間や維持放電期間ににおける記入放電が円滑に行えるように，各セルの壁電荷を均一にセットアップすることにある。そのため，リセット期間においては，特定の波形の電圧がＸ電極及びＹ電極に印加される。
【００１６】
図４に示された従来のリセット期間におけるＸ電極及びＹ電極の駆動波形を参照すると，リセット期間は，消去期間（消去区間）Ｉ，Ｙランプ上昇期間（Ｙランプ上昇区間）ＩＩ，及びＹランプ下降期間（Ｙランプ下降区間）ＩＩＩからなる。
【００１７】
消去期間Ｉでは，Ｘ電極を一定の電位にバイアスさせた状態で，Ｙ電極に維持放電電圧（Ｖｓ）から接地電位まで緩やかに下降するランプ電圧を印加する。これにより，以前の維持放電期間で各セルに形成された壁電荷が消去される。
【００１８】
Ｙランプ上昇期間ＩＩでは，アドレス電極Ａ及びＸ電極を０Ｖに維持した状態で，Ｙ電極に電圧Ｖｓから電圧Ｖｓｅｔに向かって緩やかに上昇するランプ電圧を印加する。このランプ電圧が上昇する間，全ての放電セルではＹ電極からアドレス電極Ａ及びＸ電極に向かって各々微弱なリセット放電が起こる。その結果，Ｙ電極に（−）壁電荷が蓄積され，同時にアドレス電極及びＸ電極に（＋）壁電荷が蓄積される。
【００１９】
Ｙランプ下降期間ＩＩＩでは，Ｘ電極を定電圧Ｖｂｉａｓに維持した状態で，Ｙ電極に電圧Ｖｓから接地電圧に向かって緩やかに下降するランプ電圧を印加する。リセット期間の後半において，このランプ電圧が下降する間，再び全ての放電セルでは微弱なリセット放電が起こる。
【００２０】
上記のような，電圧が徐々に上昇または下降するランプ波形は，セル間の放電電圧のばらつきを解消することができる。プラズマディスプレイパネルでは，複数のセルにそれぞれ所定の電圧を印加して画像を表示するが，表示のための記入放電を行う前に，全てのセルの壁電荷が均一にセットアップされていることが重要になる。従って，上記のようなランプ波形を印加して，壁電荷が均一に分布されるようにしている。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかし，従来のプラズマディスプレイパネル及び上記プラズマディスプレイパネルを備えたプラズマディスプレイ装置においては，一番目のＹ電極から最後のＹ電極までのアドレシング動作を完了した後で全ての放電セルに対して同時に維持放電動作を行う。したがって，アドレス期間後の一番目の維持放電パルスの印加時に放電セル内に充分なプライミング電荷（ｐｒｉｍｉｎｇ  ｐａｒｔｉｃｌｅ）が生成されていないため，放電不良が発生する問題点があった。
【００２２】
すなわち，プラズマディスプレイパネルの複数の放電セル内には，上述したリセット期間において，全ての放電セルに均一にプライミング電荷（記入放電を容易に行うために予めセルに蓄積させておく初期電荷）が形成される。このプライミング電荷は時間の経過によって減少していく。ここで，リセット期間後のアドレス期間においては，全てのセルに対して点灯させるか／点灯させないかを選択する動作を行うが，かかる動作が完了した時には，リセットによって各セルに形成されていた壁電荷が減少してしまっているといった現象が生じる。このようにプライミング電荷が減少してしまった放電セルにおいては，放電の遅れや誤放電などの放電不良が発生し易くなり，画像の品質が劣化するという問題があった。
【００２３】
また，従来のプラズマディスプレイパネルは，リセット期間にＹ電極に印加される波形とＸ電極に印加される波形とが異なっている。すなわち，Ｘ電極と比較すると，Ｙ電極はリセットのための波形を更に印加しており，また，スキャン（アドレシング）のための波形も更に印加している。このため，Ｙ電極を駆動するための回路とＸ電極を駆動するための回路とが異なっている。これにより，Ｘ電極及びＹ電極の駆動回路がインピーダンスマッチングしないため，維持放電期間においてＸ電極及びＹ電極に交互に印加される波形が歪曲され，放電不良が発生するという問題点がある。
【００２４】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，簡単な回路構造で放電不良を防止することのできるプラズマディスプレイ装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００２５】
上記課題を解決するために，本発明のある観点によれば，交互に配列される複数の第１電極（Ｘ電極）及び複数の第２電極（Ｙ電極）を有するプラズマディスプレイ装置の駆動方法であって；上記第１電極と上記第２電極との間，または上記第１電極と上記第２電極との間及び上記第２電極と上記第１電極との間に，それぞれ第３電極（Ｍ電極または中間電極）が配設されて，上記複数の第１電極は共通連結線を通じて連結され，上記複数の第３電極は可撓性印刷回路を通じて駆動ボードに連結され；維持放電期間において，上記複数の第１電極を上記共通連結線を通じて第１電圧にバイアスさせる段階と，上記第２電極に上記第１電圧より大きい第２電圧と上記第１電圧より小さい第３電圧とを交互に印加する段階と，上記第２電極に上記第２電圧が印加される間，上記第３電極に上記第１電圧より大きい第４電圧を印加し，上記第２電極に上記第３電圧が印加される間，上記第３電極に上記第１電圧より小さい第５電圧を印加する段階とを含むこと；を特徴とするプラズマディスプレイ装置の駆動方法が提供される。
【００２６】
このような本発明にかかるプラズマディスプレイ装置の駆動方法によれば，上記第３電極により放電セルに一番目の維持放電電圧を印加することにより，Ｍ電極と，Ｘ電極またはＹ電極との間のショートギャップ放電により放電が行われるので，プライミングパーティクルが少ない状態でも充分な放電を行うことができる。従って，放電不良を防止して安定した放電を行うことができる。
【００２７】
このとき，上記第１電圧は接地電圧であるのがよい。かかる構成とすることにより，プラズマディスプレイ装置の回路の構造（配置）を単純化させることができる。また，上記第２電圧と上記第３電圧は，大きさがほぼ同一であり，極性が反対であるのがよい。そして，上記第２電圧と上記第４電圧は，電圧レベルがほぼ同一であり，上記第１電圧と上記第５電圧は，電圧レベルがほぼ同一であるのがよい。あるいは，上記第３電極をフローティングさせることにより，上記第３電極に上記第４電圧と上記第５電圧とを印加するようにしてもよい。
【００２８】
上記課題を解決するために，本発明の別の観点によれば，交互に配列される複数の第１電極（Ｘ電極）及び複数の第２電極（Ｙ電極）と，上記第１電極と上記第２電極との間に各々形成される複数の第３電極（Ｍ電極または中間電極）と，上記第１電極，第２電極，及び第３電極と絶縁されて放電空間を挟んで交差するように配置される複数のアドレス電極とを含むプラズマディスプレイパネルと；上記プラズマディスプレイパネル上に形成され，上記複数の第１電極を共通に連結し，第１電圧に電気的に連結される共通連結線と；上記第２電極を駆動する波形を印加する第２電極駆動部（Ｙ電極駆動部）と；上記第３電極を駆動する波形を印加する第３電極駆動部（Ｍ電極駆動部）と；上記第３電極駆動部と上記複数の第３電極とを連結する可撓性印刷回路（ＦＰＣ）と；を含むことを特徴とするプラズマディスプレイ装置が提供される。
【００２９】
このような本発明にかかるプラズマディスプレイ装置によれば，Ｘ電極を共通電極で連結することにより，プラズマディスプレイ装置の回路の構造を単純化することができる。
【００３０】
このとき，上記第２電極駆動部は，上記第２電極に上記第１電圧より大きい第２電圧と上記第１電圧より小さい第３電圧とを交互に印加し，上記第３電極駆動部は，上記第２電極に上記第２電圧が印加される間，上記第３電極に上記第１電圧より大きい第４電圧を印加し，上記第２電極に上記第３電圧が印加される間，上記第３電極に上記第１電圧より小さい第５電圧を印加するように構成するのがよい。
【００３１】
そして，上記第１電圧は接地電圧であるのがよい。かかる構成とすることにより，プラズマディスプレイ装置の回路の構造（配置）を単純化させることができる。また，上記第２電圧と上記第３電圧は，大きさがほぼ同一であり，極性が反対であるのがよい。また，上記第２電圧と上記第４電圧は，電圧レベルがほぼ同一であり，上記第１電圧と上記第５電圧は，電圧レベルがほぼ同一であるのがよい。あるいは，上記第３電極駆動部は，上記第３電極をフローティングさせることにより，上記第３電極に上記第４電圧と上記第５電圧とを印加するように構成してもよい。
【発明の効果】
【００３２】
本発明によれば，第３電極（中間電極またはＭ電極）を設けて，上記第３電極により放電セルにリセット波形及び／または一番目の維持放電電圧を印加することにより，放電不良を防止することができるプラズマディスプレイ装置及びその駆動方法を提供できるものである。また，第１電極（Ｘ電極）または第２電極（Ｙ電極）を接地させてプラズマディスプレイ装置を駆動するので，回路の構造を単純化させることができる。
【発明を実施するための最良の形態】
【００３３】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。また，本発明を明確に説明するために，図面においては，説明と関係のない部分は省略した。
【００３４】
図５は，本発明の第１の実施の形態にかかるプラズマディスプレイ装置のプラズマディスプレイパネルの電極の配列を示す図である。第１の実施の形態にかかるプラズマディスプレイパネルは，Ｘ電極（第１電極）とＹ電極（第２電極）との間及びＹ電極（第２電極）とＸ電極（第１電極）との間にそれぞれＭ電極（第３電極または中間電極）が配列されており，Ｘ電極，Ｙ電極，Ｍ電極，及びアドレス電極の４つの電極により一つの放電セル４９を形成する４電極構造を有する。具体的には，第１の実施の形態にかかるプラズマディスプレイパネルは，列方向にｍ列のアドレス電極（Ａ１〜Ａｍ）が略平行に配列される。そして，行方向には，ｎ／２＋１行のＸ電極（Ｘ１〜Ｘｎ／２＋１）と，ｎ／２＋１行のＹ電極（Ｙ１〜Ｙｎ／２＋１）と，ｎ＋１行の中間電極（以下，‘Ｍ電極’とする）とが配列される。このとき，図５に示す電極Ｘ２，Ｍ２２，Ｙ２，Ａ２の４つの電極により放電セル４９が形成される。また，例えば，電極Ｘ１，Ｍ１１，Ｙ１，Ａ２によっても放電セル４９が形成されるし，電極Ｙ１，Ｍ２１，Ｘ２，Ａ２によっても放電セル４９が形成される。また，Ｍ電極は，Ｘ電極とＹ電極との間のみに配列される構成とすることもできる。この場合，Ｘ電極，Ｙ電極，及びＭ電極の本数は同一となる。
【００３５】
Ｘ電極及びＹ電極の基本的な役割は，維持放電電圧（維持パルス）を印加して放電セル４９を発光させることにある。Ｍ電極の基本的な役割は，リセット波形を印加して放電セル４９に均一な壁電荷が形成されるように初期化を行うこと，及び発光させるセルを選択するための走査電圧（スキャンパルス）を印加することにある。
【００３６】
図６は，第１の実施の形態にかかるプラズマディスプレイパネルの内部構造を概略的に示した斜視図である。また，図７は，図６に示したプラズマディスプレイパネルの断面図である。第１の実施の形態にかかるプラズマディスプレイパネルは，相互に所定の距離だけ離隔されて対向配置される第１基板４１と第２基板４２とを備える。第１基板４１はプラズマディスプレイパネルの表面側すなわち表示面側となり，第２基板４２は背面側となる。
【００３７】
第１基板４１の第２基板４２と対向する側の表面には，複数のＸ電極５３及び複数のＹ電極５４が略平行に形成される。また，Ｘ電極５３及びＹ電極５３の表面には，バス電極４６がそれぞれ形成される。そして，Ｘ電極５３及びＹ電極５４の上部には，誘電体層４４及び保護膜４５が，バス電極４６を含むＸ電極５３及びＹ電極５４を覆うように順に形成される。
【００３８】
第２基板４２の表面には，複数のアドレス電極５５が形成され，アドレス電極５５の上部には誘電体層４４′がアドレス電極５５を覆うように形成される。誘電体層４４′の上には，アドレス電極５５とアドレス電極５５との間に相当する位置に，アドレス電極５５と略平行に隔壁４７が形成される。この隔壁４７と隔壁４７との間の空間が放電空間３０となり，複数の放電セル４９が形成される。隔壁４７の間のセルにおいて，隔壁４７の表面には蛍光体４８が形成される。すなわち，隔壁４７によって第２基板４２上に複数の溝が形成され，この溝の両側部及び底面（誘電体層４４′）に，例えば赤，青，緑の蛍光体４８が塗布などの方法によって形成される。
【００３９】
第１基板４１と第２基板４２とは，放電空間３０を隔てて対向配置される。このとき，第１基板４１及び第２基板４２は，Ｘ電極５３及びＹ電極５４と，アドレス電極５５とが相互に直交する方向に対向配置される。
【００４０】
そして，第１の実施の形態にかかるプラズマディスプレイパネルによれば，第１基板４１の表面に形成された一対のＸ電極（第１電極）５３とＹ電極（第２電極）５４との間に中間電極（第３電極またはＭ電極）５６が形成される。上述したように，この中間電極５６には主にリセット波形及びスキャン波形が印加される。中間電極５６の表面には，バス電極４６が形成される。
【００４１】
図５〜図７に示した第１の実施の形態にかかるプラズマディスプレイパネルは，Ｘｉ電極とＹｉ電極との間，及びＹｉ電極とＸｉ＋１電極との間の全てに中間電極５６が配置される構造を有する。つまり，ｎ／２＋１本のＸ電極及びｎ／２＋１本のＹ電極がある場合，ｎ＋１本のＭ電極が配設される構造を有する。また，このとき，Ｘ電極とＹ電極とは，一般的に，相互にジグザグあるいは千鳥状に配置される。また，放電空間３０のうち，アドレス電極５５と，Ｘ電極５３，Ｙ電極５４及び中間電極５６とが交差する領域によって放電セル４９が形成される。
【００４２】
一方，Ｘｉ電極５３とＹｉ電極５４との間にのみＭ電極５６が存在し，Ｙｉ電極５４とＸｉ＋１電極５３との間にはＭ電極が存在しない電極配列を有することもできる。このような場合，Ｘ電極，Ｙ電極，及びＭ電極の本数は共にｎ本であり，同一となる。また，放電空間３０のうち，アドレス電極５５と，対をなすＸ電極５３及びＹ電極５４との交差部分にある放電空間が放電セル４９を形成する。
【００４３】
次に，本発明の第１の実施の形態にかかるプラズマディスプレイパネルを備えたプラズマディスプレイ装置の駆動方法について説明する。図８は，第１の実施の形態にかかるプラズマディスプレイパネルの各電極に印加される駆動波形を示す図である。図９ａ〜図９ｅは，図８に示した駆動波形を印加した際の壁電荷の分布を示す図である。図８に示すＭ電極の波形は，Ｘ電極とＹ電極との間に配置されるＭ電極，またはＹ電極とＸ電極との間に配置されるＭ電極の，いずれのＭ電極にも適用することができる。また，図９ａ〜図９ｅに示す壁電荷の分布はＸ電極とＹ電極との間の壁電荷の分布であるが，Ｙ電極とＸ電極との間でも同様の分布を有する。
【００４４】
図８に示した第１の実施の形態にかかるプラズマディスプレイ装置の駆動方法によれば，各サブフィールドは，リセット期間，アドレス期間，維持放電期間から構成される。リセット（初期化）期間は，以前の維持放電からなる壁電荷を消去して，次のアドレス放電を安定的に行うために，全てのセルに所定の壁電荷を均一に形成する期間である。アドレス期間は，パネル上の点灯させるセルと点灯させないセルを選択して，点灯させるセル（アドレシングされたセル）に壁電荷を蓄積する期間である。維持放電期間は，アドレシングされたセルに維持放電電圧（維持パルス）を印加して画像を表示するための放電を行う期間である。
【００４５】
第１の実施の形態によれば，リセット期間は，消去期間Ｉ，Ｍ電極上昇波形期間ＩＩ，及びＭ電極下降波形期間ＩＩＩからなる。
【００４６】
消去期間Ｉでは，以前の維持放電期間に形成された壁電荷を消去する。ここで，第１の実施の形態においては，以前の維持放電期間の最後の時点で，Ｘ電極には維持放電電圧パルスが印加され，Ｙ電極にはＸ電極に印加された電圧よりも低い電圧（例えば接地電圧）が印加されたと仮定する。このような電圧が印加された状態における各電極の壁電荷は，図９ａに示すように，Ｙ電極及びアドレス電極には（＋）壁電荷が蓄積され，Ｘ電極及びＭ電極には（−）壁電荷が蓄積された状態となる。
【００４７】
そして，消去期間Ｉにおいては，Ｙ電極を電圧Ｖｙｃにバイアスさせた状態で，Ｍ電極に電圧Ｖｍｃから接地電圧まで緩やかに下降する波形（ランプ波形またはログ波形）を印加する。その結果，図９ａに示すように，維持放電期間に各電極に形成された壁電荷は全て消去される。
【００４８】
Ｍ電極上昇波形期間ＩＩでは，Ｘ電極及びＹ電極を接地電圧にバイアスさせた状態で，Ｍ電極に電圧ＶｍｄからＶｓｅｔまで緩やかに上昇する波形（ランプ波形またはログ波形）を印加する。この上昇波形が印加されている間，全ての放電セル４９では，Ｍ電極からアドレス電極，Ｘ電極，及びＹ電極に各々微弱なリセット放電が起こる。その結果，図９ｂに示すように，Ｍ電極に（−）壁電荷が蓄積され，同時にアドレス電極，Ｘ電極，及びＹ電極には（＋）壁電荷が蓄積される。
【００４９】
Ｍ電極下降波形期間ＩＩＩは，リセット期間の後半となる期間である。この期間では，Ｘ電極及びＹ電極をそれぞれ電圧ＶｘｅとＶｙｅにバイアスさせた状態で，Ｍ電極に電圧Ｖｍｅから接地電圧に向かって緩やかに下降する波形（ランプ波形またはログ波形）を印加する。この時，Ｖｘｅ＝Ｖｙｅ，Ｖｍｄ＝Ｖｍｅとなるように設定するのが，回路の構造を簡単にする上では好ましいが，必ずしもこれに限られるわけではない。
【００５０】
上記下降波形が印加されている間，再び全ての放電セルでは微弱なリセット放電が起こる。この時，Ｍ電極下降波形期間ＩＩＩは，Ｍ電極上昇波形期間ＩＩによって蓄積された壁電荷を緩やかに減少させるためのものであり，下降波形の時間を長くするほど（つまり傾斜を緩やかにするほど）減少する壁電荷の量を精密に制御することができる。従って，次のアドレス放電を安定的に行うためには，下降波形の傾斜が緩やであるほど有利である。そして，このような下降波形をＭ電極に印加した結果，全てのセルの各電極に蓄積されていた壁電荷が均等に消去されて，図９ｃに示すように，アドレス電極には（＋）壁電荷が蓄積され，同時にＸ電極，Ｙ電極，及びＭ電極には（−）壁電荷が蓄積される。
【００５１】
アドレス期間（走査期間またはスキャン期間）は，上記リセット期間に続く期間であり，パネル上の点灯させるセルと点灯させないセルを選択して，点灯させるセル（アドレシングされたセル）に壁電荷を蓄積する動作を行う。具体的には，複数のＭ電極を電圧Ｖｓｃにバイアスさせた状態で，それぞれのＭ電極に順に，スキャン電圧（例えば接地電圧）を印加することにより，スキャンパルス（走査パルス）を印加する。そして同時に，アドレス電極には放電を望むセル（つまり点灯されるセル）にアドレス電圧Ｖａを印加する。この時，Ｘ電極は接地電圧に維持し，Ｙ電極には電圧Ｖｙｅを印加する。つまり，Ｙ電極にはＸ電極の電圧よりも高い電圧を印加する。
【００５２】
上記のような電圧を印加することにより，アドレシングされたセル（点灯されるセル）においては，Ｍ電極とアドレス電極との間で放電が起こりながら，放電がＸ電極及びＹ電極に拡張される。その結果，図９ｄに示すように，Ｘ電極及びＭ電極には（＋）電荷が蓄積され，Ｙ電極及びアドレス電極には（−）壁電荷が蓄積される。
【００５３】
維持放電期間は，上記アドレス期間に続く期間であり，上記アドレシングされたセルに維持放電電圧（維持パルス）を印加して画像を表示するための放電を行う。具体的には，Ｍ電極を維持放電電圧Ｖｍにバイアスさせた状態で，Ｘ電極及びＹ電極に維持放電電圧パルスを交互に印加する。このような電圧の印加を通じて，アドレス期間で選択された放電セルには維持放電が起こるようになる。
【００５４】
この時，第１の実施の形態にかかるプラズマディスプレイ装置の駆動方法によれば，維持放電の初期の期間とその後の期間とでは，相互に異なるメカニズムによって放電が発生する。以下の説明では，便宜上，維持放電の初期に発生する放電が起こる期間をショートギャップ放電（ｓｈｏｒｔ−ｇａｐ  ｄｉｓｃｈａｒｇｅ）期間と称し，その後の期間に発生する放電が起こる期間をロングギャップ放電（ｌｏｎｇ−ｇａｐ  ｄｉｓｃｈａｒｇｅ）期間と称する。
【００５５】
上記ショートギャップ放電期間及びロングギャップ放電期間について，図９ｅを参照しながら説明する。ここで，（＋）及び（−）の符号は，Ｘ電極に印加された電圧とＹ電極に印加された電圧との大きさを比較した相対的な概念である。したがって，例えば，Ｘ電極に（＋）パルス電圧が印加されたとするのは，Ｘ電極に印加された電圧がＹ電極に印加された電圧よりも大きいという意味である。
【００５６】
先ず，ショートギャップ放電期間について説明する。維持放電の開始期間においては，図９ｅの（ａ），（ｂ）に示したように，Ｘ電極に（＋）電圧パルスが印加され，Ｙ電極に（−）電圧パルスが印加される。すなわち，Ｘ電極にはＹ電極よりも大きい電圧が印加される。同時に，Ｍ電極には（＋）電圧パルスが印加される。すなわち，Ｍ電極には，アドレス期間に印加されていた電圧Ｖｓｃに対して相対的に（＋）電圧となる電圧Ｖｍが印加される。したがって，Ｘ電極及びＹ電極の間でのみ放電が起こっていた従来の技術とは異なり，Ｘ電極／Ｍ電極とＹ電極との間で放電が起こるようになる。すなわち，Ｘ電極とＹ電極との間，及びＭ電極とＹ電極との間で放電が発生する。
【００５７】
ここで，第１の実施の形態によれば，Ｍ電極とＹ電極との間の距離の方が，Ｘ電極とＹ電極との間の距離よりも短いため，Ｍ電極とＹ電極との間に印加される電界の方がより大きくなる。したがって，Ｘ電極とＹ電極との間の放電と比較すると，Ｍ電極とＹ電極との間の放電が主導的な役割を果たす。このように，第１の実施の形態においては，維持放電の初期に，相対的に距離の短いＭ電極とＹ電極との間の放電が主導的な役割を果たすので，このような放電をショートギャップ放電と称している。
【００５８】
上記のように，第１の実施の形態によれば，維持放電の初期に発生するショートギャップ放電は，Ｍ電極とＹ電極との間に相対的に高い電界が印加されて行われる。したがって，アドレス期間終了後の最初の維持放電パルスが印加される際に，放電セル内に充分なプライミング電荷が生成されていなくても充分な放電を行うことができる。
【００５９】
次に，ロングギャップ放電期間について説明する。Ｍ電極の電圧は，維持放電の一番目の維持放電パルスにて（＋）電圧が印加された後は，一定の電圧Ｖｍにバイアスされる。したがってＭ電極とＹ電極との間の放電（つまりショートギャップ放電），またはＭ電極とＸ電極との間の放電が，放電に寄与する程度は小さくなる。よって，主放電はＸ電極とＹ電極との間の放電となり，結局，Ｘ電極及びＹ電極に交互に印加される放電パルス数により入力された映像を表示することができるようになる。
【００６０】
つまり，図９ｅの（ｃ）及び（ｄ）に示すように，２回目以降の維持放電パルスによる通常の維持放電期間では，Ｍ電極には（−）壁電荷が継続して蓄積され，Ｘ電極及びＹ電極には交互に（−）壁電荷と（＋）壁電荷が蓄積される。
【００６１】
このように，第１の実施の形態によれば，維持放電の初期，すなわち１回目の維持放電パルスが印加される期間には，Ｙ電極とＭ電極との間（またはＸ電極とＭ電極との間）のショートギャップ放電によって放電を行うため，プライミングパーティクルが少ない状態でも充分な放電を行うことができる。そして，通常の維持放電，すなわち２回目以降の維持放電パルスが印加される期間には，Ｘ電極とＹ電極との間のロングギャップ放電によって放電を行うので，安定した放電を行うことができる。
【００６２】
また，第１の実施の形態にかかるプラズマディスプレイ装置の駆動方法によれば，Ｘ電極及びＹ電極にほぼ対称的な電圧波形が印加されるので，Ｘ電極及びＹ電極を駆動するための回路をほぼ同一に設計することができる。したがって，Ｘ電極とＹ電極との間の回路インピーダンスの差をほとんど除去することができるので，維持放電期間においてＸ電極及びＹ電極に印加されるパルス波形の歪曲を減少させることができ，安定した放電を行うことができる。
【００６３】
第１の実施の形態のプラズマディスプレイパネルの各電極に印加される駆動波形は，図８に示した波形以外にも，他の変更例による波形を印加することもできる。例えば，維持放電期間におけるＸ電極及びＹ電極の波形は，互いに前後が変わっても駆動が可能であり，１回目の維持放電パルスがＹ電極に印加されるようにすることができる。また，アドレス期間におけるＸ電極及びＹ電極の波形が，相互に入れ替わっても駆動が可能であり，Ｙ電極を接地電圧にし，Ｘ電極には（＋）の電圧を印加するようにすることもできる。
【００６４】
また，第１の実施の形態によるプラズマディスプレイ装置の駆動方法によれば，Ｍ電極には主にリセット波形及びスキャンパルス波形が印加され，Ｘ電極及びＹ電極には主に維持電圧波形が印加される。この時，Ｍ電極に印加できるのは，図８に示したリセット波形だけではなく，様々な形態のリセット波形を印加することができる。様々な形態のリセット波形を第１の実施の形態による４電極構造のプラズマディスプレイパネルに適用する場合，次の条件を満たすのが好ましい。
【００６５】
第一に，Ｍ電極上昇波形期間ＩＩ（上昇リセット波形期間）においてＭ電極に印加される電圧波形（Ｒｍ（ｖ））は，Ｘ電極に印加される電圧波形Ｒｘ（ｖ）またはＹ電極に印加される電圧波形（Ｒｙ（ｖ））よりも大きく設定されなければならない。すなわち，Ｍ電極上昇波形期間ＩＩの間は，［Ｒｍ（ｖ）＞（Ｒｘ（ｖ）またはＲｙ（ｖ））］となる。
【００６６】
第二に，Ｍ電極下降波形期間ＩＩＩ（下降リセット波形期間）においてＭ電極に印加される電圧波形（Ｆｍ（ｖ））は，Ｘ電極に印加される電圧波形（Ｆｘ（ｖ））またはＹ電極に印加される電圧波形（Ｆｙ（ｖ））よりも小さく設定されなければならない。すなわち，Ｍ電極下降波形期間ＩＩＩの間は，［Ｆｍ（ｖ）＜（Ｆｘ（ｖ）またはＦｙ（ｖ））］となる。
【００６７】
第三に，アドレス期間においてＭ電極に印加される電圧波形（Ａｍ（ｖ））は，Ｘ電極に印加される電圧波形（Ａｘ（ｖ））またはＹ電極に印加される電圧波形（Ａｙ（ｖ））よりも小さく設定されなければならない。すなわち，アドレス期間の間は，［Ａｍ（ｖ）＜（Ａｘ（ｖ）またはＡｙ（ｖ））］となる。
【００６８】
第四に，維持放電期間においてＭ電極に印加される電圧波形（Ｓｍ（ｖ））は，Ｘ電極に印加される電圧波形（Ｓｘ（ｖ））またはＹ電極に印加される電圧波形（Ｓｙ（ｖ））よりも大きく設定されなければならない。すなわち，維持放電期間の間は，［Ｓｍ（ｖ）＞（Ｓｘ（ｖ）またはＳｙ（ｖ））］となる。また，維持放電期間においてＭ電極に印加される電圧波形（Ｓｍ（ｖ））は，アドレス期間においてＭ電極に印加される電圧波形（Ａｍ（ｖ））よりも大きく設定されなければならない。すなわち，［Ｓｍ（ｖ）＞Ａｍ（ｖ）］となる。
【００６９】
図１０は，第１の実施の形態によるプラズマディスプレイパネルを備えたプラズマディスプレイ装置の概略構成を示すブロック図である。第１の実施の形態にかかるプラズマディスプレイ装置は，プラズマディスプレイパネル１００，アドレス駆動部２００，Ｙ電極駆動部（第２電極駆動部）３００，Ｘ電極駆動部（第１電極駆動部）４００，Ｍ電極駆動部（第３電極駆動部）５００，及び制御部６００を含んで構成される。
【００７０】
プラズマディスプレイパネル１００は，列方向に配列される複数のアドレス電極（Ａ１〜Ａｍ）と，行方向に配列される複数のＸ電極（Ｘ１〜Ｘｎ），Ｙ電極（Ｙ１〜Ｙｎ），及びＭｉｊ電極とを備える。この時，Ｍｉｊ電極は，Ｘｉ電極とＹｊ電極との間に形成される電極である。
【００７１】
アドレス駆動部２００は，制御部６００からアドレス駆動制御信号ＳＡを受信して，表示しようとする放電セルを選択するための表示データ信号を各アドレス電極（Ａ１〜Ａｍ）に印加する。
【００７２】
Ｙ電極駆動部３００は，制御部６００からＹ電極駆動信号ＳＹを受信して，図８に示すように，放電セル４９を発光させるための維持放電電圧（維持パルス）を含む波形を各Ｙ電極（Ｙ１〜Ｙｎ）に印加する。
【００７３】
Ｘ電極駆動部４００は，制御部６００からＸ電極駆動信号ＳＸを受信して，図８に示すように，放電セル４９を発光させるための維持放電電圧（維持パルス）を含む波形をＸ電極（Ｘ１〜Ｘｎ）に印加する。
【００７４】
Ｍ電極駆動部５００は，制御部６００からＭ電極駆動信号ＳＭを受信して，図８に示すように，放電セル４９に均一な壁電荷が形成されるように初期化を行うリセット波形，及び発光させるセルを選択するための走査電圧（スキャンパルス）を含む波形を各Ｍｉｊ電極に印加する。
【００７５】
制御部６００は，外部から映像信号を受信して，アドレス駆動制御信号ＳＡ，Ｙ電極駆動信号ＳＹ，Ｘ電極駆動信号ＳＸ，及びＭ電極駆動信号ＳＭを生成する。
【００７６】
図１１は，第１の実施の形態によるプラズマディスプレイパネルに接続される可撓性印刷回路（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ；以下，‘ＦＰＣ’とする）の例を示す図である。図１２は，第１の実施の形態によるプラズマディスプレイパネルを駆動させる回路の配置を示す図である。
【００７７】
図１１に示すように，第１の実施の形態によれば，一つのＭ＆Ｘ電極用ＦＰＣ３０００にＸ電極及びＭ電極が同時にボンディング（ｂｏｎｄｉｎｇ）される。図１１では，Ｘｉ電極とＸｉ＋１との間に１本のＭｉ電極が形成される構成となっているが，２本のＭ電極，すなわちＸ電極−Ｙ電極間とＹ電極−Ｘ電極間とにそれぞれＭ電極が形成される構成の場合もあり得る。
【００７８】
そして，図１２に示すように，第１の実施の形態によれば，シャーシーベース５０００にバッファーボード５１０，Ｍ電極駆動ボード（第３電極駆動ボード）５２０，Ｘ電極駆動ボード（第１電極駆動ボード）５３０，ロジックボード５４０，映像処理ボード５５０，電源供給ボード５６０，Ｙ電極駆動ボード（第２電極駆動ボード）５７０，及びアドレス電極駆動ボード５８０が装着される。
【００７９】
図１２を参照すると，バッファーボード５１０は，Ｘ電極及びＹ電極がボンディングされるＭ＆Ｘ電極用ＦＰＣ３０００に連結されて，Ｍ電極及びＹ電極を回路的に分離させる役割を果たす。この時，Ｍ電極及びＹ電極を回路的に分離するためのバッファーボード５１０の構成は，本発明の属する技術分野における当業者であれば公知の内容であるので，具体的な説明は省略する。
【００８０】
バッファーボード５１０によって分離された信号線は，それぞれＭ電極駆動ボード５２０及びＸ電極駆動ボード５３０に電気的に連結される。
【００８１】
Ｍ電極駆動ボード５２０，Ｘ電極駆動ボード５３０，Ｙ電極駆動ボード５７０，及びアドレス電極駆動ボード５８０は，図８に示した駆動波形をそれぞれの電極に印加するためのボードである。ロジックボード５４０，映像処理ボード５５０，電源供給ボード５６０は，プラズマディスプレイ装置で広く用いられる駆動ボードであって，本発明の属する技術分野における当業者であれば公知の内容であるので，具体的な説明は省略する。
【００８２】
このように，第１の実施の形態においては，ＦＰＣ３０００にＭ電極及びＸ電極が同時にボンディングされるため，ＦＰＣの回路が複雑になるおそれがある。また，一つのＦＰＣを通じて二つの電極がボンディングされるため，二つの電極を回路的に分離させるためのバッファーボード５１が必要になり，駆動ボードが多くなり，回路の構成が複雑になるという短所がある。
【００８３】
そこで，本発明の第２の実施の形態及び第３の実施の形態にかかるプラズマディスプレイ装置では，プラズマディスプレイパネルの各電極に印加する駆動波形を第１の実施の形態とは異なるようにして，上記第１の実施の形態の短所を改善した。第２の実施の形態及び第３の実施の形態のプラズマディスプレイパネルの内部構造や電極の配列は，第１の実施の形態と同様である。
【００８４】
図１３は，第２の実施の形態にかかるプラズマディスプレイパネルの各電極に印加される維持放電期間における駆動波形を示す図である。図１４は，第３の実施の形態の維持放電期間における駆動波形を示す図である。
【００８５】
第２の実施の形態の維持放電期間においては，図１３に示すように，Ｘ電極を接地電圧にバイアスさせた状態で，Ｍ電極に接地電圧と電圧Ｖｓとを交互に印加する。そして，Ｍ電極に接地電圧が印加される間，Ｙ電極に電圧−Ｖｓを印加し，Ｍ電極に電圧Ｖｓが印加される間，Ｙ電極に電圧Ｖｓを印加する。
【００８６】
図１３に示した波形をＸ電極，Ｙ電極，及びＭ電極に印加した場合，Ｘ電極とＹ電極との間の電圧差，Ｘ電極とＭ電極との間の電圧差，及びＹ電極とＭ電極との間の電圧差は，図８に示した波形の維持放電期間における電圧差と同一になることが分かる。つまり，図１３に示した波形を印加した場合でも，図８に示した波形を印加した場合と同一の維持放電の過程が行われることになる。このとき，図１３に示した波形を印加する場合には，Ｙ電極を接地電圧にバイアスさせるだけで良いので，Ｙ電極を駆動するための別途の回路を設ける必要がないという利点がある。
【００８７】
また，Ｘ電極（第１電極），Ｙ電極（第２電極），及びＭ電極（第３電極）に印加される波形は，以下の条件を満たしていれば，図１３に示した波形と同一でなくてもよい。Ｘ電極を第１電圧（図１３では電圧０Ｖ）にバイアスさせた状態で，Ｙ電極には，上記第１電圧より大きい第２電圧（図１３では電圧Ｖｓ）と，上記第１電圧より小さい第３電圧（図１３では電圧−Ｖｓ）とを交互に印加する。そして，Ｙ電極に上記第２電圧が印加される間，Ｍ電極に上記第１電圧より大きい第４電圧（図１３では電圧Ｖｓ）を印加し，Ｙ電極に上記第３電圧が印加される間，Ｍ電極に上記第１電圧より小さい第５電圧（図１３では電圧０Ｖ）を印加する。このとき，第１電圧は接地電圧であるのがよい。また，第２電圧と第３電圧とは極性が反対であり大きさがほぼ同一であるのがよい。また，第２電圧と第４電圧とは大きさがほぼ同一であるのがよい。そして，第１電圧と第５電圧とは大きさがほぼ同一であるのがよい。
【００８８】
第３の実施の形態の維持放電期間においては，Ｙ電極及びＸ電極には，図１４に示すように第２の実施の形態と同一の波形が印加され，Ｍ電極をフローティングさせる点が第２の実施の形態とは異なる。
【００８９】
Ｍ電極をフローティングさせると，Ｍ電極には，Ｘ電極及びＹ電極の平均電圧値が維持されるので，図１３に示したような波形を有する。したがって，図１４に示した波形をＸ電極，Ｙ電極，及びＭ電極に印加した場合でも，Ｘ電極とＹ電極との間の電圧差，Ｘ電極とＭ電極との間の電圧差，及びＹ電極とＭ電極との間の電圧差は，図８に示した波形の維持放電期間における電圧差とほぼ同一になることが分かる。
【００９０】
したがって，図１４に示した波形を印加する場合には，Ｙ電極を駆動するための別途の回路を設ける必要がないという利点がある。更に，維持放電期間において，Ｍ電極を単純にフローティングさせるだけで良いので，Ｍ電極駆動部の回路の構成がより簡単になるという利点もある。
【００９１】
図１５は，本発明の第２の実施の形態または第３の実施の形態によるプラズマディスプレイパネルに接続されるＦＰＣの例を示す図である。図１５を参照すると，Ｍ電極のみがＦＰＣ１３０にボンディングされ，Ｘ電極はパネル上にある共通連結線１２０に連結されて接地される。図１５では，Ｘｉ電極とＸｉ＋１との間に１本のＭｉ電極が形成される構成となっているが，２本のＭ電極，すなわちＸ電極−Ｙ電極間とＹ電極−Ｘ電極間とにそれぞれＭ電極が形成される構成の場合もあり得る。このように，本発明の第２または第３の実施の形態にかかるＦＰＣは，図１１に示した第１の実施の形態のＦＰＣと比較すると，接続される電極の本数が少なく，構成が簡単になっている。
【００９２】
例えば，ＳＤ級（Ｓｔａｎｄａｒｄ  Ｄｅｆｉｎｉｔｉｏｎ：標準画質）のプラズマディスプレイ装置において，Ｍ電極がＸ電極−Ｙ電極間とＹ電極−Ｘ電極間との間に設けられる場合について比較してみる。図１１に示した第１の実施の形態によれば，４８０ラインのＭ電極と，Ｍ電極ラインの１／２のライン数である２４０ラインのＸ電極との，総計７２０ラインの電極を連結するためのＦＰＣが必要になる。これに対し，図１５に示した本発明の第２の実施の形態または第３の実施の形態によれば，ＦＰＣによって連結されるのは４８０ラインのＭ電極だけとなるので，ＦＰＣの構成をその分簡単にすることができる。
【００９３】
更に，ＨＤ級（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ：高画質）のプラズマディスプレイ装置において，Ｍ電極がＸ電極−Ｙ電極間とＹ電極−Ｘ電極間との間に設けられる場合について比較してみる。図１１に示した第１の実施の形態によれば，７６８ラインのＭ電極と，３８４ラインのＸ電極との，総計１１５２ラインの電極を連結するためのＦＰＣが必要になる。しかし，このようなライン数のＭ電極及びＸ電極を連結するためのＦＰＣを，パネルの一側面にのみ配置するのは難しく，これらの電極を連結するためにはパネルの両側面にＦＰＣを配置しなければならないといった問題点があった。
【００９４】
しかし，本発明の第２の実施の形態及び第３の実施の形態によれば，ＦＰＣに連結しなければならない電極の本数は，ＨＤ級の場合においても，７６８ラインのＭ電極のみとなるので，パネルの一側面にＦＰＣを配置することが可能となる。
【００９５】
図１６は，本発明の第２の実施の形態または第３の実施の形態によるプラズマディスプレイパネルを駆動するための回路の配置を示す図である。図１６を参照すると，シャーシーベース１０００には，Ｍ電極駆動ボード１１００，Ｙ電極駆動ボード１５００，ロジックボード１２００，映像処理ボード１３００，電源供給ボード１４００，及びアドレス電極駆動ボード１６００が装着される。
【００９６】
図１６に示したように，本発明の第２の実施の形態または第３の実施の形態によれば，Ｘ電極が共通連結線１２０により連結されて共通に接地されるので，Ｘ電極を駆動するための別途の駆動ボードを設ける必要がない。また，ＦＰＣ１３０がＭ電極のみに連結されるので，図１２に示したような別途のバッファーボード５１を設ける必要もないという長所がある。
【００９７】
図１７は，本発明の第２の実施の形態または第３の実施の形態によるＹ電極を駆動するための回路図である。図１７を参照すると，本発明の第２または第３の実施の形態によるＹ電極駆動回路部３００は，電力回収部３２０，維持放電電圧生成部３４０，及び維持放電電圧供給部３６０を含む。
【００９８】
維持放電電圧生成部３４０は，電源電圧（Ｖｓ）と接地電圧との間に直列に連結されたトランジスタ（Ｙｓ，Ｙｇ），二つのトランジスタ（Ｙｓ，Ｙｇ）の間の接点に第１端子（ａ１）が連結されるキャパシター（Ｃ１），及びキャパシター（Ｃ１）の第２端子（ａ２）と接地電圧との間に各々アノード及びカソードが連結されるダイオード（Ｄ１）を含む。
【００９９】
維持放電電圧生成部３４０は，トランジスタ（Ｙｓ）をターンオンさせ，トランジスタ（Ｙｇ）をターンオフさせることによって，キャパシター（Ｃ１）の両端間に電圧Ｖｓを充電させ，キャパシター（Ｃ１）の第１端子（ａ１）より電圧Ｖｓを出力し，キャパシターの第２端子（ａ２）より電圧−Ｖｓを出力する。
【０１００】
具体的に，維持放電電圧生成部３４０は，トランジスタ（Ｙｓ，Ｙｇ）をターンオフさせて，キャパシター（Ｃ１）の第２端子（ａ２）に接地電圧を供給することによって，キャパシター（Ｃ１）の第１端子（ａ１）に電圧Ｖｓが出力されるようにする。また，維持放電電圧生成部３４０は，トランジスタ（Ｙｓ）をターンオフさせ，トランジスタ（Ｙｇ）をターンオンさせて，キャパシター（Ｃ１）の第１端子（ａ１）に接地電圧を供給することによって，キャパシター（Ｃ１）の第２端子（ａ２）に電圧−Ｖｓが出力されるようにする。
【０１０１】
維持放電電圧供給部３６０は，キャパシター（Ｃ１）の第１端子（ａ１）とキャパシター（Ｃ１）の第２端子（ａ２）との間に直列に連結されたトランジスタ（Ｙｈ，Ｙｅ）を含む。そして，維持放電電圧供給部３６０は，キャパシター（Ｃ１）の第１端子（ａ１）とトランジスタ（Ｙｈ）との間の各々アノード及びカソードが連結されるダイオード（Ｄ２）をさらに含むことができる。トランジスタ（Ｙｈ，Ｙｅ）の間の接点は，パネルキャパシター（Ｃｐ）のＹ電極に電気的に連結される。ここで，パネルキャパシター（Ｃｐ）は，Ｘ電極及びＹ電極（またはＭ電極）の間のキャパシタンス成分を等価的に示したものである。
【０１０２】
維持放電電圧供給部３６０は，維持放電電圧生成部３４０から生成された電圧Ｖｓをトランジスタ（Ｙｈ）を通じてＹ電極に供給し，維持放電電圧生成部３４０から生成された電圧−Ｖｓをトランジスタ（Ｙｅ）を通じてＹ電極に供給する。
【０１０３】
電力回収部３２０は，パネルキャパシターのＹ電極に一端が連結されたインダクタ（Ｌ），及びインダクタ（Ｌ）の他端と接地との間に並列に連結されたトランジスタ（Ｙｒ，Ｙｆ）を含む。そして，電力回収部３２０は，トランジスタ（Ｙｒ）とインダクタ（Ｌ）の他端とに各々アノード及びカソードが連結されるダイオード（Ｄ３），及びインダクタ（Ｌ）の他端とトランジスタ（Ｙｆ）との間に各々アノード及びカソードが連結されるダイオード（Ｄ４）をさらに含むことができる。
【０１０４】
電力回収部３２０は，ＬＣ共振を利用して，パネルキャパシターのＹ端子の電圧をＶｓまで上昇させる役割と，電圧を−Ｖｓまで下降させる役割とを果たす。電力回収部３２０の具体的な動作は，本発明の属する技術分野の当業者であれば公知の内容であるので，具体的な説明は省略する。
【０１０５】
次に，維持放電区間におけるプラズマディスプレイ装置の駆動方法について説明する。第２の実施の形態及び第３の実施の形態の維持放電区間におけるプラズマディスプレイ装置の駆動方法は，Ｘ電極（第１電極）を共通連結線１２０を通じて第１電圧にバイアスさせる段階と；Ｙ電極（第２電極）に上記第１電圧より大きい第２電圧と上記第１電圧より小さい第３電圧とを交互に印加する段階と；Ｙ電極に上記第２電圧が印加される間，Ｍ電極（第３電極）に上記第１電圧より大きい第４電圧を印加し，Ｙ電極に上記第３電圧が印加される間，Ｍ電極に上記第１電圧より小さい第５電圧を印加する段階と；を含む。このとき，Ｍ電極をフローティングさせることにより，Ｍ電極に上記第４電圧と上記第５電圧とを印加するができる。
【０１０６】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【０１０７】
例えば，本発明の第２の実施の形態及び第３の実施の形態においては，Ｘ電極を接地させて，Ｙ電極に放電電圧パルスが印加される構成を例にあげて説明したが，その他にも，Ｙ電極を接地させて，Ｘ電極に放電電圧パルスが印加される構成とすることもできる。
【産業上の利用可能性】
【０１０８】
本発明は，例えばプラズマテレビなどのプラズマディスプレイ装置及びその駆動方法に適用可能である。
【図面の簡単な説明】
【０１０９】
【図１】従来の交流型プラズマディスプレイパネルの内部構造を概略的に示す部分斜視図である。
【図２】図１に示したプラズマディスプレイパネルの断面図である。
【図３】従来の交流型プラズマディスプレイパネルの電極の配列を示す図である。
【図４】従来の交流型プラズマディスプレイパネルに印加される駆動波形を示す図である。
【図５】本発明の第１の実施の形態にかかるプラズマディスプレイパネルの電極の配列を示す図である。
【図６】同実施の形態におけるプラズマディスプレイパネルの内部構造を概略的に示す部分斜視図である。
【図７】図６に示したプラズマディスプレイパネルの断面図である。
【図８】同実施の形態におけるプラズマディスプレイパネルの各電極に印加される駆動波形を示す図である。
【図９ａ】図８に示した駆動波形が印加された場合の消去期間における壁電荷の分布を示す図である
【図９ｂ】図８に示した駆動波形が印加された場合のＭ電極上昇波形期間における壁電荷の分布を示す図である。
【図９ｃ】図８に示した駆動波形が印加された場合のＭ電極下降波形期間における壁電荷の分布を示す図である。
【図９ｄ】図８に示した駆動波形が印加された場合のアドレス期間における壁電荷の分布を示す図である。
【図９ｅ】図８に示した駆動波形が印加された場合の維持放電期間における壁電荷の分布を示す図である。
【図１０】同実施の形態におけるプラズマディスプレイパネルを備えたプラズマディスプレイ装置の概略構成を示すブロック図である。
【図１１】同実施の形態におけるプラズマディスプレイパネルに接続されるＦＰＣの例を示す図である。
【図１２】同実施の形態におけるプラズマディスプレイパネルの回路の配置を示す図である。
【図１３】本発明の第２の実施の形態による各電極に印加される駆動波形を示す図である。
【図１４】本発明の第３の実施の形態による各電極に印加される駆動波形を示す図である。
【図１５】第２または第３の実施の形態におけるプラズマディスプレイパネルに接続されるＦＰＣの例を示す図である。
【図１６】第２または第３の実施の形態におけるプラズマディスプレイパネルの回路の配置を示す図である。
【図１７】第２または第３の実施の形態におけるＹ電極を駆動するための回路図である。
【符号の説明】
【０１１０】
３，５３    Ｘ電極（第１電極）
４，５４    Ｙ電極（第２電極）
５６        Ｍ電極（第３電極，中間電極）
５，５５    アドレス電極
６，４６    バス電極
１１，４１  第１ガラス基板
１２，４２  第２ガラス基板
１４，１４′，４４，４４′  誘電体層
１５，４５  保護膜
１７，４７  隔壁
１８，４８  蛍光体
１９，４９  放電セル
２０，３０  放電空間
３０００，１３０    ＦＰＣ
１２０          共通連結線
５０００，１０００  シャーシーベース
５１０            バッファーボード
５２０，１１００  Ｍ電極駆動ボード（第３電極駆動ボード）
５３０            Ｘ電極駆動ボード（第1電極駆動ボード）
５４０，１２００  ロジックボード
５５０，１３００  映像処理ボード
５６０，１４００  電源供給ボード
５７０，１５００  Ｙ電極駆動ボード（第２電極駆動ボード）
５８０，１６００  アドレス電極駆動ボード
１００      プラズマディスプレイパネル
２００      アドレス駆動部
３００      Ｙ電極駆動部（第２電極駆動部）
４００      Ｘ電極駆動部（第1電極駆動部）
５００      Ｍ電極駆動部（第３電極駆動部）
６００      制御部
３２０      電力回収部
３４０      電圧生成部
３６０      維持放電電圧供給部
【図１】
2005215691.tif 000003
【図２】
2005215691.tif 000004
【図３】
2005215691.tif 000005
【図４】
2005215691.tif 000006
【図５】
2005215691.tif 000007
【図６】
2005215691.tif 000008
【図７】
2005215691.tif 000009
【図８】
2005215691.tif 000010
【図９ａ】
2005215691.tif 000011
【図９ｂ】
2005215691.tif 000012
【図９ｃ】
2005215691.tif 000013
【図９ｄ】
2005215691.tif 000014
【図９ｅ】
2005215691.tif 000015
【図１０】
2005215691.tif 000016
【図１１】
2005215691.tif 000017
【図１２】
2005215691.tif 000018
【図１３】
2005215691.tif 000019
【図１４】
2005215691.tif 000020
【図１５】
2005215691.tif 000021
【図１６】
2005215691.tif 000022
【図１７】
2005215691.tif 000023