(57)【要約】【課題】  ダマシン配線を形成するＣＭＰにおいて半導体ウエハ周辺部での層間絶縁膜等の膜剥がれ損傷を低減させる。【解決手段】  配線材料膜であるＣｕ膜あるいは導電体材料膜であるＴａＮ膜のＣＭＰ工程において、第１の研磨ステップで、半導体ウエハ６の周縁部１１に配線材料膜等の一部すなわち残存金属材１２を残存させ半導体ウエハ６の他の領域の配線材料膜等を研磨除去する。そして、続く第２の研磨ステップで、第１の研磨ステップで半導体ウエハ６周辺部に残存させた残存金属材１２を研磨除去する。この研磨除去では、研磨による摩擦力が半導体ウエハ６の中心部から周辺部へと向かうようにする。あるいは、半導体ウエハ６の円周に沿う方向になるようにする。【選択図】  図２
2005332984.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハ上に形成した層間絶縁膜に配線用溝を設け前記配線用溝に配線材料膜を埋め込んでダマシン配線を形成する半導体装置の製造方法において、
（ａ）二酸化シリコン膜の比誘電率よりも小さい低誘電率膜を少なくとも含む層間絶縁膜を半導体ウエハ上に形成する工程、
（ｂ）前記層間絶縁膜に配線用溝を形成する工程、
（ｃ）前記配線用溝内を充填し前記層間絶縁膜表面を被覆する配線材料膜を成膜する工程、
（ｄ）第１の化学機械研磨により、半導体ウエハ周辺部にある層間絶縁膜表面上に配線材料膜を一部残存させ、前記半導体ウエハのその他にある層間絶縁膜表面の配線材料膜は全て研磨除去する工程、
（ｅ）第２の化学機械研磨により、半導体ウエハ周辺部の前記層間絶縁膜表面上に一部残存する配線材料膜を研磨除去する工程、
を含んでなることを特徴とする半導体装置の製造方法。
【請求項２】
前記（ｅ）工程において、前記配線材料膜を研磨除去するための研磨パッドの研磨方向を半導体ウエハ中心部から半導体ウエハ周辺部に向かう方向にすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記（ｅ）工程において、前記配線材料膜を研磨除去するための研磨パッドの研磨方向を半導体ウエハの円周方向にすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記（ａ）工程において、半導体ウエハ周辺部の前記低誘電率膜が前記半導体ウエハの円周に沿って選択的に除去され、前記低誘電率膜による段部が前記半導体ウエハ周辺部に形成されることを特徴とする請求項１，２又は３に記載の半導体装置の製造方法。
【請求項５】
前記（ｃ）工程において、半導体ウエハ周辺部の前記配線材料膜が前記半導体ウエハの円周に沿って選択的に除去され、前記配線材料膜による段部が前記半導体ウエハ周辺部に形成されることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記（ｄ）工程において、前記低誘電率膜による段部を被覆するように、前記半導体ウエハ周辺部にある層間絶縁膜表面上に配線材料膜を一部残存させることを特徴とする請求項４又は５に記載の半導体装置の製造方法。
【請求項７】
前記（ｄ）工程において、半導体ウエハ中心部の前記配線材料膜の研磨速度を半導体ウエハ周辺部の前記配線材料膜の研磨速度より大きくすることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置の製造方法。
【請求項８】
前記（ｄ）工程において、半導体ウエハの縁端部に取付けられたリテーナリングの表面にかかる研磨圧力を、半導体ウエハ表面にかかる研磨圧力より０．１ｐｓｉ〜５ｐｓｉ高くすることを特徴とする請求項１〜７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
前記（ｄ）工程において、半導体ウエハ中心部の表面の研磨圧力を半導体ウエハ周辺部の表面の研磨圧力より大きくすることを特徴とする請求項１〜８のいずれか一項に記載の半導体装置の製造方法。
【請求項１０】
前記（ｅ）工程において、研磨圧力を０．１ｐｓｉ〜２ｐｓｉにすることを特徴とする請求項１〜９のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、詳しくは、ダマシン配線構造体を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置を構成する素子の微細化は、半導体装置の高性能化にとって最も有効な技術手法であり、現在、その寸法の設計基準は６５ｎｍから４５ｎｍに向けて技術開発が精力的に進められている。また、上記微細な構造を有する半導体装置の高性能化においては、素子間を接続する配線の低抵抗化および配線の寄生容量の低減化のために、微細加工で溝が形成された層間絶縁膜上に銅（Ｃｕ）膜等の配線材料膜を堆積し、溝内に埋め込まれた部分以外にある上記配線材料膜を化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）により除去する、いわゆるダマシン法で形成する溝配線、すなわちダマシン配線が必須になっている（例えば、特許文献１参照）。
【０００３】
上記ダマシン配線の形成では、層間絶縁膜の材料としてシリコン酸化膜に代わり、それより比誘電率が低くなる、いわゆる低誘電率膜の絶縁膜材料が必須である。そして、層間絶縁膜の低誘電率化を推し進めるためには、低誘電率膜の多孔質化が必要になってくる。ここで、低誘電率膜とは二酸化シリコン膜の比誘電率３．９以下の絶縁膜のことをいう。
【０００４】
以下、上記ＣＭＰ法によるダマシン配線の形成方法について図１１，１２を参照して説明する。図１１，１２は、２層のダマシン配線構造体の製造工程別素子断面図である。
【０００５】
図１１（ａ）に示すように、半導体ウエハのシリコン基板上に周知の化学気相成長（ＣＶＤ）法でシリコン酸化膜を堆積させ、ＣＭＰ法による表面平坦化を行い、下地絶縁膜１０１を形成する。公知のフォトリソグラフィ技術とドライエッチング技術とで所望の領域にコンタクト孔を設け、このコンダクト孔内にチタン（Ｔｉ）、窒化チタン（ＴｉＮ）およびタングステン等を充填してコンタクトプラグ１０２を形成する。
【０００６】
続いて、第１エッチングストッパ層１０３ａ、第１低誘電率膜１０３ｂ、第１キャップ層１０３ｃから成る第１層間絶縁膜１０３を形成する。ここで、第１エッチングストッパ層１０３ａは、Ｃｕの拡散防止膜としても機能し、膜厚が１０ｎｍ〜５０ｎｍ程度、比誘電率が３．５程度の炭化珪素（ＳｉＣ）膜で形成され、第１低誘電率膜１０３ｂは、スピンオン塗布法を用いた多孔質のメチルシルセスキオキサン(ｐ−ＭＳＱ：Porous Methyl Silsesquioxane)膜で形成され、その膜の比誘電率が１．５程度、膜厚が２００ｎｍ〜１０００ｎｍ程度になる。そして、上記第１キャップ層１０３ｃは、ＣＶＤ法で成膜した膜厚、比誘電率がそれぞれ５０ｎｍ〜１００ｎｍ程度、４程度のシリコン酸化膜から成る。あるいは、その比誘電率が３以下になるＳｉＯＣ膜から成る。このようにして、第１層間絶縁膜１０３の実効の比誘電率は２程度になる。
【０００７】
次に、公知のフォトリソグラフィ技術とドライエッチング技術とで、第１キャップ層１０３ｃ、第１低誘電率膜１０３ｂおよび第１エッチングストッパ層１０３ａを順次にエッチングし、配線用溝を形成する。ここで、第1キャップ層１０３ｃをハードマスクにして上記ドライエッチングを進めてもよい。そして、膜厚が１ｎｍ〜５０ｎｍになる窒化タンタル（ＴａＮ）膜をスパッタリング（ＰＶＤ）で堆積し、更に、配線材料膜として、メッキ法等を用いて膜厚が２００ｎｍ〜１０００ｎｍのＣｕ膜を成膜し、ＣＭＰ法を用いて、第１キャップ層１０３ｃ上の不要な部分のＣｕ膜およびＴａＮ膜を研磨除去し、配線用溝内に第１バリア層０４および溝配線１０５を埋め込んで形成する。このようにして、１層目のダマシン配線を形成する。ここで、導電体材料膜であるＴａＮ膜はＣｕの拡散バリアとして機能する。
【０００８】
このようにした後、第２エッチングストッパ層１０６ａ、第２低誘電率膜１０６ｂ、第２キャップ層１０６ｃから成る第２層間絶縁膜１０６を形成する。ここで、第２エッチングストッパ層１０６ａは、膜厚が１０ｎｍ〜５０ｎｍ程度、比誘電率が３．５程度のＳｉＣ膜で形成され、第２低誘電率膜１０６ｂは、ｐ−ＭＳＱで形成され、その膜の比誘電率が１．５〜２程度、膜厚が２００ｎｍ〜５００ｎｍ程度である。そして、上記第２キャップ層１０６ｃは、膜厚が５０ｎｍ〜１００ｎｍのＳｉＯＣ膜から成る。このようにして、第２層間絶縁膜１０６の実効の比誘電率は３以下になる。
【０００９】
続いて、第３エッチングストッパ層１０７ａ、第３低誘電率膜１０７ｂ、第３キャップ層１０７ｃの積層した第３層間絶縁膜１０７を上記第２層間絶縁膜１０６上に設ける。ここで、第３エッチングストッパ層１０７ａは、膜厚が１０ｎｍ〜５０ｎｍ程度、比誘電率が３．５程度の炭化珪素（ＳｉＣ）膜で形成され、第３低誘電率膜１０７ｂは、ｐ−ＭＳＱ膜で形成され、その膜の比誘電率が１．５程度、膜厚が２００ｎｍ〜１０００ｎｍ程度になる。そして、上記第３キャップ層１０７ｃは比誘電率が３以下、膜厚が５０ｎｍ〜１００ｎｍのＳｉＯＣ膜から成る。このようにして、第３層間絶縁膜１０３の実効の比誘電率は２程度になる。
【００１０】
そして、公知のフォトリソグラフィ技術とドライエッチング技術とで、上記第２層間絶縁膜１０６にヴィア１０８ａ、第３層間絶縁膜１０７に配線用溝１０８ｂを設け一体化したデュアルダマシン配線用溝１０８を形成する。
【００１１】
次に、図１１（ｂ）に示すように、配線材料膜として、膜厚が１ｎｍ〜５０ｎｍになるＴａＮ膜１０９をＰＶＤ法で堆積し、更に、配線材料膜として、メッキ法等を用いて膜厚が２００ｎｍ〜１０００ｎｍのＣｕ膜１１０を成膜し、デュアルダマシン配線用溝１０８をこれらの配線材料膜で充填する。そして、１５０℃程度の熱処理を施す。
【００１２】
このようにした後、図１２（ａ）に示すように、ＣＭＰ法を用いて、研磨パッド１１１でＣｕ膜１１１等の配線材料膜を研磨していく。そして、第３キャップ層１０７ｃ上の不要な部分のＣｕ膜１１０およびＴａＮ膜１０９を順次に研磨除去し、図１２（ｂ）に示すように、デュアルダマシン配線用溝１０８内に第２バリア層１１２およびデュアルダマシン配線１１３を埋め込むようにして形成する。このようにして、１層目のダマシン配線の溝配線１０５に接続する２層目のダマシン配線を形成する。
【特許文献１】特開平２−２７８８２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記ダマシン配線構造体の層間絶縁膜および溝配線にそれぞれ用いられる絶縁材料膜および配線材料膜は、半導体ウエハ表面に成膜後に、バックリンス等で半導体ウエハの周辺部のみ除去することが好ましい。これは、半導体ウエハ周辺部に堆積した絶縁材料膜および配線材料膜は、半導体装置の製造工程で剥がれ易く、パーティクル発生源になり、半導体装置の製造歩留まりを低下させる要因になるからである。しかし、この周辺部の層間絶縁膜あるいは配線材料膜の除去により、層間絶縁膜あるいは配線材料膜による段差部（段部）が生じてくる。そして、ダマシン配線形成のための配線材料膜のＣＭＰ工程において、上記段部に起因した膜剥がれが顕在化してきた。この段部からくるＣＭＰ工程での膜剥がれは、ダマシン配線の多層化が進むと共に上記段部の高さが増大するため、より顕著になってくる問題である。
【００１４】
この問題について、図１３を参照して説明する。図１３は、配線材料膜であるＣｕ膜のＣＭＰ中の半導体ウエハ１１４の周辺部の断面図である。図１３に示すように、層間絶縁膜１１５を構成する低誘電率膜１１５ａおよび配線材料膜であるＣｕ膜１１０の段部が、半導体ウエハ１１４の周辺部に存在する。ここで、配線材料膜をＣＭＰで研磨する時、研磨パッド１１１の半導体ウエハ１１４に対する相対的な運動方向（研磨方向）は種々の方向になるが、特に、研磨パッド１１１の運動方向１１６（研磨方向）がウエハ中心方向にあるときには、半導体ウエハ１１４上部の平坦部に作用する研磨圧力１１７と比較して、上記段部での研磨圧力１１７ａは局部的にかかるようになり増大する。その結果、上記平坦部のＣｕ膜１１０、ＴａＮ膜１０９、キャップ層１１５ｂあるいは低誘電率膜１１５ａに働く摩擦力１１８に比べ大きな摩擦力１１８ａが上記段部の領域で生じる。そして、この大きな摩擦力は、半導体ウエハ１１４の周辺部の低誘電率膜１１５ａとキャップ層１１５ｂ間での大きなせん断応力として作用する。このため、半導体ウエハ１１４の周辺部分において、低誘電率膜１１５ａ自体の構造破壊あるいはキャップ層１１５ｂとの間での剥離現象が起こり易くなる。これにより、半導体ウエハ１１４の周辺部での配線材料膜の剥離損傷も生じる。
【００１５】
また、上記層間絶縁膜に使用する低誘電率膜は、その比誘電率が小さくなると共にその機械的強度（ナノインデンテーション硬度、弾性率）が低下する。このため、比誘電率が２以下になるｐ−ＭＳＱ膜の機械的強度は、シリコン酸化膜と比較して一桁程度低くなる。そして、低誘電率膜の多孔質度を上げ低誘電率膜の比誘電率を１．５〜２程度までに下げていくと、上記Ｃｕ膜のＣＭＰ中において全体の研磨圧力を下げていっても、半導体ウエハ表面の低誘電率膜１１５ａの段部にかかる横方向の摩擦力などによるせん断応力に対して耐えられず、上記段部での膜の剥離損傷が頻繁に生じるようになる。
【００１６】
本発明は、上述の事情に鑑みてなされたもので、ダマシン配線を形成するためのＣＭＰ工程において頻発する上述した半導体ウエハ周辺部でのはがれ損傷を低減させ、高歩留まりのダマシン配線構造体を有する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記課題を解決するために、半導体装置の製造方法にかかる発明は、半導体ウエハ上に形成した層間絶縁膜に配線用溝を設け前記配線用溝に配線材料膜を埋め込んでダマシン配線を形成する半導体装置の製造方法において、（ａ）二酸化シリコン膜の比誘電率よりも小さい低誘電率膜を少なくとも含む層間絶縁膜を半導体ウエハ上に形成する工程、（ｂ）前記層間絶縁膜に配線用溝を形成する工程、（ｃ）前記配線用溝内を充填し前記層間絶縁膜表面を被覆する配線材料膜を成膜する工程、（ｄ）第１の化学機械研磨により、半導体ウエハ周辺部にある層間絶縁膜表面上に配線材料膜を一部残存させ、前記半導体ウエハのその他にある層間絶縁膜表面の配線材料膜は全て研磨除去する工程、（ｅ）第２の化学機械研磨により、半導体ウエハ周辺部の前記層間絶縁膜表面上に一部残存する配線材料膜を研磨除去する工程、を含んだ構成となっている。
【００１８】
上記発明の前記（ｅ）工程において、前記配線材料膜を研磨除去するための研磨パッドの研磨方向を半導体ウエハ中心部から半導体ウエハ周辺部に向かう方向にする。あるいは、前記（ｅ）工程において、前記配線材料膜を研磨除去するための研磨パッドの研磨方向を半導体ウエハの円周方向にする。
【００１９】
前記（ａ）工程において、半導体ウエハ周辺部の前記低誘電率膜が前記半導体ウエハの円周に沿って選択的に除去され、前記低誘電率膜による段部が前記半導体ウエハ周辺部に形成される。また、前記（ｃ）工程において、半導体ウエハ周辺部の前記配線材料膜が前記半導体ウエハの円周に沿って選択的に除去され、前記配線材料膜による段部が前記半導体ウエハ周辺部に形成される。
【００２０】
上記発明の前記（ｄ）工程において、前記低誘電率膜による段部を被覆するように、前記半導体ウエハ周辺部にある層間絶縁膜表面上に配線材料膜を一部残存させることが好ましい。
【００２１】
また、好ましくは、前記（ｄ）工程において、半導体ウエハ中心部の前記配線材料膜の研磨速度を半導体ウエハ周辺部の前記配線材料膜の研磨速度より大きくする。
【００２２】
好ましくは、前記（ｄ）工程において、半導体ウエハの縁端部に取付けられたリテーナリングの表面にかかる研磨圧力を、半導体ウエハ表面にかかる研磨圧力より０．１ｐｓｉ〜５ｐｓｉ高くする。あるいは、前記（ｄ）工程において、半導体ウエハ中心部の表面の研磨圧力を半導体ウエハ周辺部の表面の研磨圧力より大きくする。
【００２３】
好ましくは、前記（ｅ）工程において、研磨圧力を０．１ｐｓｉ〜２ｐｓｉにする。そして、前記層間絶縁膜は多孔質のメチルシルセスキオキサン膜で形成される。
【発明の効果】
【００２４】
本発明の構成によれば、低誘電率膜を含む層間絶縁膜上に形成した配線材料膜をＣＭＰで研磨除去する工程において、半導体ウエハ周辺部のＣＭＰによる膜剥がれ損傷が大幅に低減し、高品質、高性能のダマシン配線構造体を有する半導体装置の製造歩留まりが向上する。
【発明を実施するための最良の形態】
【００２５】
以下に、図面を参照して本発明の好適な実施形態の幾つかについて説明する。
（実施の形態１）
はじめに、本発明の実施の形態で使用するＣＭＰ装置について説明する。図１は、上記ＣＭＰ装置の主要部を示す概略断面図である。定盤１上面に研磨パッド２が貼り付けられ、上記定盤１に対向して配置する研磨ヘッド３のウエハキャリア４の下面には、メンブレイン５を介して半導体ウエハ６が裏返した状態で取り付けられる。ここで、半導体ウエハ６は二次元配列の半導体チップを有し、各チップ表面に図１１，１２で説明したダマシン配線が形成される。
【００２６】
上記ウエハキャリア４の外周部の下面側には、リング状のリテーナリング７が設けられている。このリテーナリング７は、ウエハキャリア４の下面側に当接されて研磨される半導体ウエハ６が、定盤１、ウエハキャリア４とともに回転することによって、ウエハキャリア４の下面から飛び出すことを防止するために設けられている。
【００２７】
半導体ウエハ表面の研磨では、定盤１および研磨ヘッド３は図中の矢印のように、例えば定盤１の回転数は６０ｒｐｍ、ウエハキャリア４の回転数は２０ｒｐｍで回転され、スラリー供給部８からはスラリー９が供給され、スラリー９は半導体ウエハ６と研磨パッド２との接触面に取り込まれる。半導体ウエハ６の表面は、定盤１上面に設けられた研磨パッド２に接触し、上述した配線材料膜等が研磨される。
【００２８】
本発明の実施形態では、図１２で説明した配線材料膜であるＣｕ膜およびＴａＮ膜のＣＭＰ工程において、上述したＣＭＰ装置を用いた研磨により、半導体ウエハ周辺部の配線材料膜等の一部を残存させ半導体ウエハの他の領域の配線材料膜等を研磨除去する第１の研磨ステップと、第１の研磨ステップで半導体ウエハ周辺部に残存させた配線材料膜あるいは導電体材料膜の一部を研磨除去する第２の研磨ステップとから成る２段階の研磨方法をとる。以下、導電体材料膜はＴａＮ膜のようなバリア層を形成する材料として配線材料膜と区別して説明するが、この導電体材料膜も配線材料膜の一部である。
【００２９】
第１の研磨ステップでは、上述したＣＭＰ装置において、半導体ウエハ６の周辺部にかかる研磨圧力が最小限に小さくなる研磨条件を設定する。その第１の方法に、半導体ウエハ中心部と周辺部の研磨圧力が独立制御できる上記メンブレイン型のウエハキャリア４を用い、ウエハ外周部の研磨圧力がウエハ中心部の研磨圧力より小さくなるように設定する手法がある。例えば、半導体ウエハ６の周辺部１０ｍｍ程度の領域の表面にかかる研磨圧力は０．５ｐｓｉ以下になるようにし、半導体ウエハ６の中心領域を含む他の表面にかかる研磨圧力は３．５ｐｓｉ程度に設定する。なお、比較とする従来の標準的な研磨では、例えば２．５〜４．５ｐｓｉの研磨圧力が半導体ウエハに一様にかけられていた。
【００３０】
そして、第２の方法としては、上述したリテーナリング７が研磨パッド２を押圧する時の圧力を増加させて、リテーナリング７にかかる圧力が半導体ウエハ６表面にかかる研磨圧力より大きくなるようにする手法がある。例えば、リテーナリング７にかかる圧力を５ｐｓｉ程度になるようにし、半導体ウエハ６表面に一様にかかる研磨圧力を２ｐｓｉ程度に設定する。このようにすると、リテーナリング７の側部で半導体ウエハ６の縁端部が保持されるために、結果的に半導体ウエハ６の周辺部に加わる研磨圧力が低減するようになる。ここで、好ましくは、上記リテーナリング７にかかる圧力が、半導体ウエハ６表面にかかる研磨圧力より０．１ｐｓｉ〜５ｐｓｉ高くなるように設定する。
【００３１】
第１の研磨ステップを上述したような研磨圧力の設定の下に行い、図２に示すような状態に半導体ウエハ表面の配線材料膜等を研磨する。図２に示すように、半導体ウエハ６の中心部においては、半導体ウエハ６表面に設けてある層間絶縁膜１０上のＣｕ膜のような配線材料膜およびＴａＮ膜のような導電体材料膜は全て研磨除去されている。そして、半導体ウエハ６の周縁部１１においては、層間絶縁膜１０の段部を被覆するように、例えばウエハの縁端部から内部に８ｍｍ程度の領域に亘って残存金属材１２が残されている。この残存金属材１２を残存させる領域は２ｍｍ〜１５ｍｍであることが好適である。ここで、図２に記した半導体ウエハ６の周縁部１１の拡大領域１３は、図３に示すような構造になる。すなわち、半導体ウエハ６上部において、図１１で説明したようなダマシン配線構造体となる領域に、低誘電率膜１０ａ、キャップ層１０ｂから成る層間絶縁膜１０が形成され、半導体ウエハ６の周縁部１１に、残存導電体材１２ａと残存配線材１２ｂから成る残存金属材１２が残される。
【００３２】
上述した第１の研磨ステップにおいては、層間絶縁膜および配線材料膜等で形成した段部のある半導体ウエハ６の周辺部に加える研磨圧力を極力小さくすることで、従来の技術で説明したこの段部に起因する層間絶縁膜あるいは配線材料膜等の剥がれ損傷は全く生じない。また、半導体ウエハ６表面における周辺部以外のその他の領域の配線材料膜等の研磨速度は高速になるように維持されており、研磨工程の生産性の低下は小さい。なお、上記段部は、従来の技術で説明したように、上記膜を半導体ウエハ表面に成膜後に、バックリンス等で半導体ウエハの周辺部の膜を除去することで生じる。この周辺部の膜の除去は、半導体装置の製造工程で剥がれ易くパーティクル発生源になる領域にある低誘電率膜あるいは配線材料膜を予め除去し、半導体装置の製造歩留まりを向上させるためである。
【００３３】
次の、第２の研磨ステップでは、第１の研磨ステップにおいて半導体ウエハ６の周縁部１１に残存配線材１２ｂおよび残存導電体材１２ａで成る残存金属材１２を形成した後、ローラ状に形成された研磨布が取り付けられたローラ状研磨パッド１４を用いて、上記残存金属材１２を除去する。これについて図４，５を参照して説明する。ここで、図４は残存金属材１２を除去するところを示す断面図であり、図５はその上面図である。
【００３４】
図４に示しているように、ローラ状研磨パッド１４を半導体ウエハ６の周辺部に押圧し回転方向１５，１６の方向に回転させる。このような回転により、研磨パッドの半導体ウエハ６に対する研磨のための研磨方向は、半導体ウエハ６の中心からウエハ周辺に向かう方向になる。そして、残存金属材１２には、半導体ウエハ６の中心からウエハ周辺に向かう外向きの摩擦力１７がかかるようになる。ここで、ローラ状研磨パッド１４による研磨圧力は０．１ｐｓｉ〜２ｐｓｉに設定するのが好適である。
【００３５】
この第１の研磨ステップにおいては、研磨のための相対運動（研磨方向）が上述したように外向きであり、それに伴い研磨による摩擦力も外向きになるために、従来の技術で説明した半導体ウエハ６周辺部にある層間絶縁膜および配線材料膜等による段部付近において生じる上記膜にかかるせん断応力は、従来の場合のそれより格段に小さくなる。そして、残存金属材１２の研磨除去において層間絶縁膜あるいは配線材料膜の剥がれは全くなくなる。
【００３６】
さらに、半導体ウエハ６の円周に沿って全ての周縁部１１の残存金属材１２を研磨除去するためには、図４で説明したように所定の領域の残存金属材１２を除去した後、上記ローラ状研磨パッド１４の半導体ウエハ６表面への押圧を一度解除し、図５に示すように、所定の回転ステップ１８で半導体ウエハ６の周縁部１１の研磨領域を移動させる。そして、新たな周縁部１１の領域でローラ状研磨パッド１４を押圧し、図４で説明した残存金属材１２の研磨除去を繰り返す。この操作を順次に繰り返すことで、半導体ウエハ６の全ての周縁部１１の残存金属材１２を除去する。このようにして、図６に示すように、半導体ウエハ６上では、不要なＣｕ膜のような配線材料膜およびバリア層になる導電体材料膜は層間絶縁膜１０表面から全て研磨除去される。
【００３７】
この実施の形態の特徴は、第１の研磨ステップのＣＭＰにおいて、半導体ウエハ周辺部の配線材料膜あるいは導電体材料膜の一部を残存させ、半導体ウエハ表面の他の領域の配線材料膜あるいは導電体材料膜を研磨除去し、そして、第２の研磨ステップにおいて、研磨パッドの研磨方向が半導体ウエハ中心からウエハ周辺へと外向きになるようにし、研磨により上記外向きの摩擦力が半導体ウエハ６表面にかかるようにして、上記残存金属材１２を研磨除去するところにある。この外向きの摩擦力を引き起こす上記相対運動には、その他に種々の実施態様が可能である。例えば、ベルトコンベア式に研磨パッドを一定方向に運動させ、その研磨パッドに半導体ウエハの周辺部を押圧する等である。
【００３８】
上述した実施の形態により、半導体装置のダマシン配線形成のＣＭＰ工程において、半導体ウエハ周辺部での低誘電率から成る層間絶縁膜の剥がれに起因するダマシン配線構造体の損傷が皆無になり、半導体装置の製造歩留まりが大幅に向上する。また、ダマシン配線構造体の上記層間絶縁膜に用いる低誘電率膜の機械的強度の更なる低減が許容できるようになり、それに伴って層間絶縁膜の比誘電率は更に小さくすることが可能になる。この比誘電率の低減は、ダマシン配線間の寄生容量を低減させ、半導体装置の高速動作を促進させる。このようにして、半導体装置の素子構造の微細化に適合した高性能で、高品質および高歩留まりのダマシン配線を有する半導体装置が形成できる。
【００３９】
（実施の形態２）
次に、本発明の実施の形態２について、図７〜１０を参照して説明する。この場合の特徴は、図３で説明した残存金属材１２を研磨除去するための第２の研磨ステップにおいて、半導体ウエハ６の円周に沿った方向に摩擦力がかかるようにしたＣＭＰ法をとるところにある。
【００４０】
ここで、図７は、第２の研磨ステップに用いるＣＭＰ装置の模式的な概略断面図である。図８は、第２の研磨ステップで研磨している状態を示す半導体ウエハ６の周辺部の断面図である。実施の形態２では、第１の研磨ステップは実施の形態１で説明したものと同じにする。そして、図７に示すように、定盤２１上面に研磨パッド２２を取り付け、上記定盤２１に対向して配置する研磨ヘッド２３の下面に、図２で説明した半導体ウエハ６を裏返しにして吸着させて固定させる。そして、半導体ウエハ６を研磨パッド２２に所定の研磨圧力で押圧し、研磨ヘッド２３の回転軸を固定し横方向のずれを抑えて回転運動２４をさせる。そして、スラリー供給部からスラリー２５を供給し、図３で説明した半導体ウエハ６の周縁部１１にある残存金属材１２を研磨除去する。
【００４１】
上記第２の研磨ステップにおける残存金属材１２の研磨除去の状態を図８を参照して説明する。図８に示しているように、研磨パッド２２は、残存導電体材１２ａと残存配線材１２ｂで成る残存金属材１２および低誘電率膜１０ａとキャップ層１０ｂで成る層間絶縁膜１０を所定の研磨圧力で押圧している。そして、図７で説明した回転運動２４により、研磨パッド２２は、半導体ウエハ６に対して相対的に図８に示す運動方向２６を行い図面の裏側から表側に向かって残存金属材１２等を研磨する。その結果、半導体ウエハ６における層間絶縁膜１０あるいは残存金属材１２による段部の領域において、残存金属材１２に働く研磨の摩擦力は半導体ウエハ６の円周方向になり、図１３で説明した従来の技術の場合のようにウエハ中心方向ではなくなるために、段部のあるウエハ周辺部での層間絶縁膜１０等にかかるせん断応力は、従来の場合よりも小さくなる。このために、低誘電率膜１０ａ自体の構造破壊あるいはキャップ層１０ｂの間での剥離現象等による膜剥がれ損傷は起こり難くなる。
【００４２】
図９，１０は実施の形態２における変形例である。ここで、図９は、図７と同じ第２の研磨ステップに用いるＣＭＰ装置の模式的な概略断面図である。図１０は、この場合に特徴的な研磨パッド２２ａの斜視図である。この変形例の場合、基本的な研磨操作は図７で説明したのと同じであるので省略するが、第２の研磨ステップにおける残存金属材１２の研磨除去において、図９，１０に示すような研磨パッド２２ａを使用し、半導体ウエハ６の周辺部にのみ研磨パッド２２ａが当接するようにする。ここで、研磨パッド２２ａは、図１０に示しているように半導体ウエハ６の周辺部のみが当接する円環状である。
【００４３】
本発明の実施の形態２では、実施の形態１で説明したのとほぼ同様の効果が生じる。この場合、第２の研磨ステップが実施の形態１の場合よりも簡便になる。但し、研磨パッドの相対運動（研磨方向）の方向が、実施の形態１のようにウエハ中心からウエハ周辺ではなくそれに直交する方向であり、実施の形態１の場合より剥がれが生じ易い方向に上記摩擦力が働いている。このために、実施の形態１の場合よりも低誘電率膜１０ａのナノインデンテーション硬度あるいはヤング率等の弾性率が高く機械的強度の大きな低誘電率膜が必要になる。上記変形例では、上記残存金属材１２の研磨除去において、半導体ウエハ６の中心部領域の層間絶縁膜１０が余分な研磨を受けないために、高い品質のダマシン配線構造体が出来上がる。
【００４４】
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を限定するものでない。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。
【００４５】
例えば、半導体ウエハ周辺部の層間絶縁膜あるいは配線材料膜による段部は、図３に示したもの以外にも種々の形態がある。図３では、層間絶縁膜１０は１つの段部を有するように図示されているが、多層のダマシン配線構造体において各配線層に設けるそれぞれの層間絶縁膜の段部位置が異なり、段部が多段構造になる場合でも本発明は適用できる。また、配線材料膜による段部が層間絶縁膜１０上で形成される場合でも同様である。
【００４６】
そして、配線材料膜あるいは導電体材料膜のＣＭＰの方法において、上記実施の形態では、配線材料膜と導電体材料膜とを続けて本発明を適用して研磨除去する場合について説明しているが、配線材料膜のＣｕ膜の研磨除去にのみ本発明を適用し、バリア層になる導電体材料膜の研磨除去は従来のＣＭＰ法で行ってもよい。これは、Ｃｕ膜の膜厚が２００ｎｍ〜１０００ｎｍであるのに対してＴａＮ膜の膜厚は１ｎｍ〜１０ｎｍと非常に薄く、従来の研磨除去の方法を適用しても極めて短時間で簡便に研磨除去でき、膜剥がれの損傷は生じにくいからである。
【００４７】
また、本発明の低誘電率膜としては、ｐ−ＭＳＱ膜と同様に、シロキサン骨格を有する他の絶縁膜あるいは有機高分子を主骨格とした絶縁膜、更にはこれらを多孔質化した絶縁膜を用いることができる。なお、上記シロキサン骨格を有する絶縁膜には、シルセスキオキサン類の絶縁膜であるＳｉ−ＣＨ3 結合、Ｓｉ−Ｈ結合、Ｓｉ−Ｆ結合のうち少なくとも１つの結合を含むシリカ膜があり、有機高分子を主骨格とした絶縁膜には、有機ポリマーで成るＳｉＬＫ（登録商標）がある。そして、シルセスキオキサン類の絶縁膜としてよく知られた絶縁材料には、上記ＭＳＱの他、ハイドロゲンシルセスキオキサン（ＨＳＱ：Hydrogen Silsesquioxane)、メチレーテッドハイドロゲンシルセスキオキサン（ＭＨＳＱ：Methylated Hydrogen Silsesquioxane）等がある。
【００４８】
また、上述したエッチングストッパ層あるいはキャップ層としては、ＳｉＣＮ膜、ＳｉＮ膜（シリコン窒化膜）あるいはＳｉＯＮ膜を用いてもよい。そして、上述したバリア層となる導電体材料膜しては、Ｔａ膜、Ｗ膜、ＷＮ膜、ＷＳｉＮ膜、Ｔｉ膜、ＴｉＮ膜、ＴｉＳｉＮ膜を用いてもよい。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施の形態を説明するためのＣＭＰ装置の概略断面図である。
【図２】本発明の実施の形態の第１の研磨ステップ後の半導体ウエハの断面図である。
【図３】図２に示す半導体ウエハの周辺部の拡大断面図である。
【図４】本発明の実施の形態１の第２の研磨ステップにおけるＣＭＰを示す半導体ウエハ周辺部の断面図である。
【図５】本発明の実施の形態１の第２の研磨ステップにおけるＣＭＰを示す半導体ウエハの上面図である。
【図６】同第２の研磨ステップ後の半導体ウエハの断面図である。
【図７】本発明の実施の形態２の第２の研磨ステップにおけるＣＭＰを示すＣＭＰ装置の概略断面図である。
【図８】本発明の実施の形態２の第２の研磨ステップにおけるＣＭＰを示す半導体ウエハ周辺部の断面図である。
【図９】本発明の実施の形態２の変形例で用いるＣＭＰ装置の概略断面図である。
【図１０】同変形例において使用する研磨パッドの斜視図である。
【図１１】半導体装置のダマシン配線構造体の製造工程別素子断面図である。
【図１２】図１１に示す工程の続きの工程別素子断面図である。
【図１３】従来の技術にかかるダマシン配線構造体を形成するＣＭＰを示す半導体ウエハ周辺部の断面図である。
【符号の説明】
【００５０】
１，２１  定盤
２，２２，２２ａ  研磨パッド
３，２３  研磨ヘッド
４  ウエハキャリア
５  メンブレイン
６  半導体ウエハ
７  リテーナリング
８  スラリー供給部
９，２５  スラリー
１０  層間絶縁膜
１０ａ  低誘電率膜
１０ｂ  キャップ層
１１  周縁部
１２  残存金属材
１２ａ  残存配線材
１２ｂ  残存導電体材
１３  拡大領域
１４  ローラ状研磨パッド
１５，１６  回転方向
１７  摩擦力
１８  回転ステップ
２４  回転運動
【図１】
2005332984.tif 000003
【図２】
2005332984.tif 000004
【図３】
2005332984.tif 000005
【図４】
2005332984.tif 000006
【図５】
2005332984.tif 000007
【図６】
2005332984.tif 000008
【図７】
2005332984.tif 000009
【図８】
2005332984.tif 000010
【図９】
2005332984.tif 000011
【図１０】
2005332984.tif 000012
【図１１】
2005332984.tif 000013
【図１２】
2005332984.tif 000014
【図１３】
2005332984.tif 000015