(57)【要約】【課題】簡単な工程で、結晶の位置、大きさのみならず面方位を制御することができ、膜としての平坦性に優れた結晶質材料を形成することが可能となる結晶質半導体材料の製造方法を提供する。【解決手段】アモルファスシリコンよりなる半導体層１４に、側壁面１５Ａが基板面に略垂直であり段差が１ｎｍ以上半導体層１４の厚みの４分の１以下、基板面に平行な方向における寸法が３μｍ以上１８μｍ以下の凸部１５を形成する。半導体層１４に対してパルスレーザを用いて複数回の加熱処理を施すことにより、凸部１５に対応して基板面に垂直な方向に対して特定の面方位、例えば｛１１１｝面方位を有する結晶粒１６Ａを含む結晶質膜１６を形成する。加熱処理条件は、例えば、パルス幅；１５０ｎｓ、パルス間隔；０．１ｓ、照射回数；１００回、照射強度；約４２０ｍＪ／ｃｍ２  とすることが好ましい。【選択図】        図４
2005005381.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体結晶粒を含む結晶質半導体材料の製造方法であって、
平坦面を有する基板上に、非晶質または多結晶の半導体層を形成する第１の工程と、
前記半導体層に、側壁面が前記基板面に略垂直であり段差が１ｎｍ以上前記半導体層の厚みの４分の１以下、前記基板面に平行な方向における寸法が３μｍ以上１８μｍ以下の凸部を形成する第２の工程と、
前記半導体層に対してパルスレーザを用いて複数回の加熱処理を施すことにより、前記凸部に対応して基板面に垂直な方向に対して特定の面方位を有する結晶粒を含む結晶質半導体材料を形成する第３の工程と
を含むことを特徴とする結晶質半導体材料の製造方法。
【請求項２】
前記半導体層の厚みを４０ｎｍ以上７０ｎｍ以下とする
ことを特徴とする請求項１記載の結晶質半導体材料の製造方法。
【請求項３】
前記半導体層は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）および炭素（Ｃ）のうちの少なくとも１種を含む
ことを特徴とする請求項１記載の結晶質半導体材料の製造方法。
【請求項４】
前記基板と前記半導体層との間にシリコン酸化膜を形成する
ことを特徴とする請求項３記載の結晶質半導体材料の製造方法。
【請求項５】
前記パルスレーザをエキシマレーザとする
ことを特徴とする請求項１記載の結晶質半導体材料の製造方法。
【請求項６】
前記パルスレーザによるエネルギービームの照射強度を４２０ｍＪ／ｃｍ２  以上４５０ｍＪ／ｃｍ２  以下とする
ことを特徴とする請求項５記載の結晶質半導体材料の製造方法。
【請求項７】
前記パルスのパルス幅を１５０ｎｓとする
ことを特徴とする請求項５記載の結晶質半導体材料の製造方法。
【請求項８】
前記パルスを２０回以上２００回以下照射する
ことを特徴とする請求項７記載の結晶質半導体材料の製造方法。
【請求項９】
前記基板は、ガラス基板またはプラスチック基板である
ことを特徴とする請求項１記載の結晶質半導体材料の製造方法。
【請求項１０】
複数の半導体結晶粒を含む結晶質膜を用いた半導体装置の製造方法であって、
平坦面を有する基板上に、非晶質または多結晶の半導体層を形成する第１の工程と、
前記半導体層に、側壁面が前記基板面に略垂直であり段差が１ｎｍ以上前記半導体層の厚みの４分の１以下、前記基板面に平行な方向における寸法が３μｍ以上１８μｍ以下の凸部を形成する第２の工程と、
前記半導体層に対してパルスレーザを用いて複数回の加熱処理を施すことにより、前記凸部に対応して基板面に垂直な方向に対して特定の面方位を有する結晶粒を含む結晶質膜を形成する第３の工程と、
前記結晶粒を動作領域とする半導体素子を形成する第４の工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項１１】
前記半導体層の厚みを４０ｎｍ以上７０ｎｍ以下とする
ことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記半導体層は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）および炭素（Ｃ）のうちの少なくとも１種を含む
ことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１３】
前記基板と前記半導体層との間にシリコン酸化膜を形成する
ことを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１４】
前記パルスレーザをエキシマレーザとする
ことを特徴とする請求項１０記載の半導体装置の製造方法。
【請求項１５】
前記パルスレーザによるエネルギービームの照射強度を４２０ｍＪ／ｃｍ２  以上４５０ｍＪ／ｃｍ２  以下とする
ことを特徴とする請求項１４記載の半導体装置の製造方法。
【請求項１６】
前記パルスのパルス幅を１５０ｎｓとする
ことを特徴とする請求項１４記載の半導体装置の製造方法。
【請求項１７】
前記パルスを２０回以上２００回以下照射する
ことを特徴とする請求項１６記載の半導体装置の製造方法。
【請求項１８】
前記基板は、ガラス基板またはプラスチック基板である
ことを特徴とする請求項１０記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、非晶質（アモルファス）あるいは多結晶の半導体層に加熱処理を施して結晶化させる結晶質半導体材料の製造方法およびそれを利用した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ガラス材料あるいはプラスチック材料等の非晶質絶縁物材料よりなる基板上に半導体薄膜を形成し、この半導体薄膜を用いて薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）などの半導体素子を構成する技術が注目されており、実際に液晶表示装置の画素用のスイッチング素子、駆動回路等に応用されている。また、半導体装置の高集積化および多機能化を図るために、そのような半導体素子を基板上に積層形成する三次元集積回路等の研究・開発も進められている。
【０００３】
ＴＦＴの場合には、動作領域（チャネル領域）として、前述した基板の上に形成された多結晶シリコン（Ｓｉ）薄膜を用いることが多い。従来、多結晶シリコン薄膜の形成方法としては、絶縁性基板上に非晶質シリコン薄膜を形成し、レーザビームを照射して溶融、結晶化させるレーザアニール法が開発され、実用化されている。このような多結晶シリコン薄膜を用いたＴＦＴのデバイス特性を均一化するためには、多結晶シリコン薄膜の結晶粒の大きさあるいは面方位をできる限り均一にすることが好ましい。
【０００４】
【特許文献１】
特許第３３４４４１８号明細書
【０００５】
【発明が解決しようとする課題】
しかしながら、従来方法では結晶粒の位置あるいは大きさを制御することが不可能であり、形成された多結晶シリコン薄膜には結晶粒界がランダムに存在し、またそれぞれの結晶粒によって面方位の配向が異なってしまっていた。そのため、多結晶シリコン膜を用いたＴＦＴ等の半導体素子のデバイス特性、信頼性および均一性は、単結晶シリコンを用いたものよりもかなり劣るものになってしまうという問題があった。
【０００６】
また、特許文献１には、なだらかな段差部をつけたレジストパターンを用いて非晶質シリコン膜をエッチングし、非晶質シリコン膜に凹凸を形成したのちにレーザ光を照射することにより大粒径化を図る技術が開示されている。しかしながら、この方法ではレジストになだらかな段差部を形成するために工程が複雑化する。また、非晶質シリコン膜の凹凸が多結晶シリコン膜に引き継がれるため平坦性が悪くなってしまい、その多結晶シリコン膜を用いて形成される半導体素子の特性に悪影響を及ぼすおそれがある。
【０００７】
本発明はかかる問題点に鑑みてなされたもので、その目的は、簡単な工程で、結晶の位置、大きさのみならず面方位を制御することができ、膜としての平坦性に優れた結晶質材料を形成することが可能となる結晶質半導体材料の製造方法およびそれを利用した半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明による結晶質半導体材料の製造方法は、複数の半導体結晶粒を含む結晶質半導体材料を製造するものであって、平坦面を有する基板上に、非晶質または多結晶の半導体層を形成する第１の工程と、半導体層に、側壁面が基板面に略垂直であり段差が１ｎｍ以上半導体層の厚みの４分の１以下、基板面に平行な方向における寸法が３μｍ以上１８μｍ以下の凸部を形成する第２の工程と、半導体層に対してパルスレーザを用いて複数回の加熱処理を施すことにより、凸部に対応して基板面に垂直な方向に対して特定の面方位を有する結晶粒を含む結晶質半導体材料を形成する第３の工程とを含むものである。
【０００９】
本発明による半導体装置の製造方法は、複数の半導体結晶粒を含む結晶質膜を用いた半導体装置を製造するものであって、平坦面を有する基板上に、非晶質または多結晶の半導体層を形成する第１の工程と、半導体層に、側壁面が基板面に略垂直であり段差が１ｎｍ以上半導体層の厚みの４分の１以下、基板面に平行な方向における寸法が３μｍ以上１８μｍ以下の凸部を形成する第２の工程と、半導体層に対してパルスレーザを用いて複数回の加熱処理を施すことにより、凸部に対応して基板面に垂直な方向に対して特定の面方位を有する結晶粒を含む結晶質膜を形成する第３の工程と、結晶粒を動作領域とする半導体素子を形成する第４の工程とを含むものである。
【００１０】
本発明による結晶質半導体材料の製造方法では、基板に形成された非晶質または多結晶の半導体層に、側壁面が基板面に略垂直で段差が１ｎｍ以上半導体層の厚みの４分の１以下、基板面に平行な方向における寸法が３μｍ以上１８μｍ以下の凸部が形成される。凸部の段差が小さくなり、結晶質材料または結晶質膜の平坦性が向上する。また、凸部の側壁面が基板面に略垂直なので、凸部の形成工程が簡略化される。そののち、半導体層に対してパルスレーザを用いて複数回の加熱処理が施されることにより、凸部に対応して基板面に垂直な方向に対して特定の面方位を有する結晶粒を含む結晶質半導体材料または結晶質膜が形成される。加熱処理条件を制御することにより、凸部に対応して形成される結晶粒の大きさが所望の大きさに制御されると共に、結晶粒の面方位が、基板面に垂直な方向に対して特定の面方位に優先配向される。
【００１１】
本発明による半導体装置の製造方法では、本発明による結晶質半導体材料の製造方法により形成された結晶質半導体材料よりなる結晶質膜が形成されたのち、この結晶質膜の結晶粒を動作領域とする半導体素子が形成される。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１３】
図１ないし図５は、本発明の一実施の形態に係る結晶質半導体材料の製造方法およびこれに続く半導体装置の製造方法を工程順に表すものである。この結晶質半導体材料の製造方法は、例えば、平坦面を有する基板上に、非晶質または多結晶の半導体層を形成する第１の工程と、半導体層に後述する凸部を形成する第２の工程と、半導体層に対してパルスレーザを用いて複数回の加熱処理を施すことにより、凸部に対応して基板面に垂直な方向に対して特定の面方位を有する結晶粒を含む結晶質半導体材料を形成する第３の工程とを含むものである。なお、以下の説明において、例えば｛１００｝面方位を有するシリコン結晶とは、〈１００〉方向に優先配向した結晶をいう。
【００１４】
（第１の工程）
まず、図１（Ａ）に示したように、例えば、平坦面を有する絶縁性の基板１１を用意する。基板１１としては、ガラス基板あるいはプラスチック基板等の非晶質絶縁物材料よりなるものを用いることができる。本実施の形態では、例えばガラス基板を用いる。
【００１５】
次に、同じく図１（Ａ）に示したように、基板１１の上に、例えば化学気相成長法（ＣＶＤ；Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ  ）法またはスパッタリング法により、シリコン窒化膜１２およびシリコン酸化膜１３を順に形成する。シリコン窒化膜１２は、保護膜としての機能を有し、後述する半導体層１４、すなわち後の結晶質膜が基板１１に含まれる不純物により汚染されることを防止する。シリコン酸化膜１３は、保護膜としての機能に加えて、半導体層１４とシリコン窒化膜１２とをなじませる緩衝層としての機能を有している。シリコン窒化膜（ＳｉＮｘ  ：ｘ  は任意の正数）１２の積層方向の厚み（以下、単に厚みという）は、例えば５０ｎｍとすることができる。シリコン酸化膜１３の材料としては例えばシリコン酸化物（ＳｉＯ２  ）を用いることができ、その厚みは、例えば１２０ｎｍとすることができる。
【００１６】
続いて、図１（Ｂ）に示したように、シリコン酸化膜１３の上に、例えばＣＶＤ法、プラズマＣＶＤ（ＰＥＣＶＤ；Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ  ）法またはスパッタリング法により、例えば非晶質シリコンよりなる半導体層１４を形成する。半導体層１４の厚みは、例えば４０ｎｍ以上７０ｎｍ以下とすることが好ましい。４０ｎｍよりも薄いと、ＴＦＴ（図５参照）などの半導体素子を作製する際に、動作領域（チャネル領域）の抵抗が高くなってしまうからである。また、７０ｎｍよりも厚いと、後述するパルスレーザの照射の際に半導体層１４の深部を溶融させることができないおそれがあり、良好な結晶質膜を得ることが難しくなってしまうからである。本実施の形態では、半導体層１４の厚みを例えば４０ｎｍとする。
【００１７】
なお、半導体層１４をプラズマＣＶＤ法により形成する場合には半導体層１４に多量の水素が含有されてしまうので、半導体層１４を形成したのちに、例えば、４５０℃の温度で２時間加熱することにより、または紫外線による急速熱アニール（ＲＴＡ；Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ  ）を行うことにより、水素を除去することが好ましい。
【００１８】
（第２の工程）
半導体層１４を形成したのち、図２（Ａ）に示したように、この半導体層１４にレジストマスク１４Ａを形成し、このレジストマスク１４Ａを用いてドライエッチングを行い、図２（Ｂ）に示したように、半導体層１４に複数の凸部１５を形成する。これらの凸部１５は、半導体層１４に厚み分布を形成し、第３の工程におけるパルスレーザの照射により凸部１５に選択的に結晶核を形成させるためのものである。図３は、半導体層１４の厚みを２２ｎｍとした場合および４０ｎｍとした場合について、パルス幅１５０ｎｓのパルスレーザを１回照射したときの半導体層１４とシリコン酸化膜１３との界面の温度の変化をそれぞれシミュレーションした結果を表している。図３から分かるように、半導体層１４の厚みを４０ｎｍとした場合には２２ｎｍとした場合よりも凝固が早く開始している。このことから、半導体層１４に凸部１５による厚み分布を形成した場合、相対的に厚みの大きな凸部１５において選択的な結晶核形成が起こると考えられる。
【００１９】
このように凸部１５に選択的に結晶核を形成させて良質な結晶質膜を形成するためには、凸部１５の段差ｈを例えば１ｎｍ以上半導体層１４の厚みの４分の１以下、すなわち本実施の形態では１ｎｍ以上１０ｎｍ以下とすることが好ましい。このような比較的小さい段差ｈを形成することにより、後で形成される結晶質膜の平坦性が高まり、その結晶質膜を用いて作製されるＴＦＴの性能を向上させることができるからである。また、選択的に結晶核を形成させるには、凝固が開始するのがわずかでも早い領域を半導体層１４内に形成できればよいので、厚み分布を極端に大きくする必要はないからである。更に、凸部１５にはわずかであっても段差ｈが必要であり、エッチングの精度などを考慮すると段差ｈは１ｎｍ以上であることが好ましいからである。本実施の形態では、凸部１５の段差ｈを例えば７ｎｍとし、凸部１５以外の半導体層１４の厚みを例えば３３ｎｍとする。
【００２０】
また、凸部１５の基板面に平行な方向における寸法ｄは、作製したい結晶粒の大きさと同程度、例えば３μｍ以上１８μｍ以下とすることが好ましい。３μｍよりも小さくしたり、あるいは１８μｍよりも大きくすると、半導体層１４の厚みが一定であるのと変わらなくなり、凸部１５による厚み分布形成の効果が得られないからである。本実施の形態では、凸部１５を、寸法ｄが例えば３μｍの正方形としている。なお、この寸法ｄは、凸部１５を正方形とする場合にはその１辺の長さである。なお、凸部１５の平面形状は正方形に限らず、長方形、円形あるいはそれ以外の形状としてもよい。その場合、寸法ｄは、例えば長方形では長い方の辺の長さであり、円形ではその直径であり、それ以外の形状では最大寸法である。
【００２１】
更に、凸部１５の側壁面１５Ａを基板面に略垂直であるようにすることが好ましい。凸部１５の形成工程が簡略化されるからである。ここで「略垂直」とは、側壁面１５Ａが厳密に基板面に対して垂直である場合のみならず多少テーパの付いた場合も含むものである。なお、凸部１５の断面形状は必ずしも左右対称である必要はなく、非対称であってもよい。
【００２２】
なお、凸部１５の形成位置は、後に作製されるＴＦＴの配置に応じて決めることができる。
【００２３】
（第３の工程）
半導体層１４に凸部１５を形成したのち、図４（Ａ）に示したように、半導体層１４に対してパルスレーザによるエネルギービームＥを照射して複数回の加熱処理を施すことにより、図４（Ｂ）に示したように、凸部１５に対応して複数の結晶粒（シリコン）１６Ａを含む結晶質膜１６が形成される。
【００２４】
パルスレーザとしては、例えばＸｅＣｌエキシマレーザを用いることができる。照射は、不活性ガス中、例えば窒素雰囲気中で行うことが好ましい。また、エネルギービームＥは、半導体層１４の表面に対して一様に照射するために、面ビームとしてもよい。
【００２５】
加熱処理条件は、各結晶粒１６Ａが基板面に垂直な方向に対して特定の面方位を有するように設定する。この条件設定は、そのパラメータとして、ＸｅＣｌエキシマレーザの照射強度、照射回数およびパルス幅を調整することにより行う。本実施の形態では、各結晶粒１６Ａが基板面に垂直な方向に対して例えば｛１１１｝面方位を有するように加熱処理条件を設定する。これは、シリコンは表面エネルギーにおいて｛１１１｝面方位が安定なため、表面エネルギーを最小にするように固化が起きるからである。
【００２６】
エネルギービームＥの強度は、前回の照射で形成された結晶が全部溶融せずに一部結晶化したまま溶け残る温度になるように設定することが好ましく、例えば４２０ｍＪ／ｃｍ２  以上４５０ｍＪ／ｃｍ２  以下とすることが好ましい。なお、このエネルギービームＥの照射強度の大きさは、照射強度を計測するための計測機器による誤差があるのは言うまでもない。
【００２７】
また、パルスの照射回数は、結晶粒１６Ａを所望の大きさに形成することができ、かつ各結晶粒１６Ａの基板面の垂直方向に対する面方位が｛１１１｝面方位に揃うように設定することが好ましく、例えば２０回以上２００回以下とすることが好ましい。２０回より小さいと結晶粒の融合が進行せず、また、各結晶粒１６Ａの面方位のばらつきが十分に解消されないからである。他方２００回より大きいとシリコンの総蒸発量が大きくなってしまうからである。本実施の形態では、例えば１００回とする。
【００２８】
ＸｅＣｌエキシマレーザのパルス幅は例えば１５０ｎｓとすることが好ましい。パルス照射時間が１５０ｎｓ程度と非常に短いことからプロセスの低温化に有効であり、これにより基板１１の材料としてプラスチック材料を用いることが可能となり、製造コストの低減を図ることができるからである。
【００２９】
パルス間隔は、例えば０．１ｓとすることが好ましい。このパルス間隔では、前のパルス照射により溶融したシリコンが完全に凝固する。なお、本実施の形態ではパルス間隔の設定は特に重要ではない。
【００３０】
以上をまとめると、加熱処理条件は下記のようになる。
加熱処理条件
パルス幅        ；  １５０ｎｓ
パルス間隔      ；  ０．１ｓ
照射回数        ；  １００回
照射強度        ；  約４２０ｍＪ／ｃｍ２  
【００３１】
このような加熱処理条件で、まず１回目のパルスを照射して加熱処理を行う。このとき、半導体層（アモルファスシリコン）１４が溶融されたのち固化が開始するが、相対的に厚みの大きな凸部１５では周辺部に比べて早く固化が開始し、凸部１５に選択的に結晶核１６Ｂが形成される（図４（Ａ））。結晶核１６Ｂの形成位置は、凸部１５が図２（Ａ）に示したような左右対称な断面形状である場合には凸部１５の中央となり、凸部１５の断面形状が非対称である場合には、凸部１５で最も厚みの大きな位置となる。
【００３２】
続いて、同様の加熱処理条件で２回目の加熱処理を行うと、エネルギービームＥの強度を前述のように適切に設定することにより、前回の照射で形成された結晶核１６Ｂあるいはこれを核とした結晶が全部溶融せずに、一部溶け残り、溶け残ったものを核として更に大きな結晶が形成される。こうして照射を繰り返して複数回の加熱処理を行うことにより、結晶核１６Ｂを起点として結晶を成長させ、図４（Ｂ）に示したように、凸部１５に対応してシリコンの複数の結晶粒１６Ａを有する結晶質膜１６が得られる。このとき、加熱処理条件、特にエネルギービームＥの照射回数を制御することにより、結晶粒１６Ａの大きさが制御されると共に各結晶粒１６Ａの面方位のばらつきが緩和され、基板１１の垂直方向に対して｛１１１｝面方位に優先配向されながら大きくなっていく。
【００３３】
このようにして結晶質膜１６を形成したのち、例えば、図５（Ａ）に示したように、結晶質膜１６の結晶粒１６Ａを動作領域（チャネル領域）として、一般的な手法によりＴＦＴ１７の形成工程を行う。ＴＦＴ１７の形成工程は、例えば、素子分離後におけるゲート酸化膜の形成、ゲート電極形成後におけるソース領域およびドレイン領域の形成、層間絶縁膜の形成、コンタクトホールの形成、メタル配線を含む。
【００３４】
ＴＦＴ１７を形成したのち、例えば、図５（Ｂ）に示したように、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ  Ｏｘｉｄｅ；インジウム（Ｉｎ）とスズ（Ｓｎ）との複合酸化物）よりなる画素電極１８の形成、透明電極２１を有する対向基板２０との貼り合わせ、液晶３０の封入などの工程を経て、例えば透過型の液晶表示装置が完成する。
【００３５】
この液晶表示装置では、例えば、画素電極１８と透明電極２１との間に所定の電圧が印加されると、液晶３０の配向状態が変化して透過率が変化する。図示しないバックライトから画素電極１８に入射した入射光Ｒ１は、液晶３０を透過し、透過光Ｒ２として取り出される。ここでは、凸部１５の段差ｈが小さいので結晶質膜１６の平坦性が向上しており、結晶膜１６に形成されるＴＦＴ１７の性能が良くなっている。また、ＴＦＴ１７の動作領域（チャネル領域）が結晶質膜１６の結晶粒１６Ａを用いて形成されているので、動作領域に結晶粒界がなく、ＴＦＴ１７のデバイス特性および信頼性が向上する。更に、各結晶粒１６Ａが基板面に垂直な方向に対して｛１１１｝面方位に揃っているので、ＴＦＴ１７のゲート絶縁膜とシリコンとの界面特性が均一になり、ＴＦＴ１７の均一性が高まる。
【００３６】
このように本実施の形態では、凸部１５の段差ｈを１ｎｍ以上半導体層１４の厚みの４分の１以下と小さくしたので、結晶質膜１６の平坦性を高めることができる。また、凸部１５の側壁面１５Ａを基板面に略垂直としたので、凸部１５の形成工程を簡略化することができる。また、半導体層１４に対してパルスレーザを用いて複数回の加熱処理を施すことにより、凸部１５に対応して基板面に垂直な方向に対して｛１１１｝面方位を有する結晶粒１６Ａを含む結晶質膜１６を形成するようにしたので、凸部１５の位置に、大きさおよび面方位の制御された結晶粒１６Ａを形成することができる。よって、この結晶質膜１６の結晶粒１６Ａを動作領域として用い、高性能かつ特性の均一なＴＦＴ１７を有する液晶表示装置を形成することができる。
【００３７】
【実施例】
更に、本発明の具体的な実施例について説明する。
【００３８】
上記実施の形態と同様にして、結晶質膜１６を作製した。その際、ガラスよりなる基板１１を用い、ＳｉＮｘ  よりなる厚み５０ｎｍのシリコン窒化膜１２、ＳｉＯ２  よりなる厚み１２０ｎｍのシリコン酸化膜１３、アモルファスシリコンよりなる厚み４０ｎｍの半導体層１４を順に形成したのち、半導体層１４に、１辺３μｍの正方形の複数の凸部１５を形成した。凸部１５の段差ｈは７ｎｍとし、凸部１５の周辺の半導体層１４の厚みを３３ｎｍとした。この半導体層１４に対して、以下の加熱処理条件でパルスレーザの照射を行い、結晶質膜１６を形成した。
加熱処理条件
パルス幅        ；  １５０ｎｓ
パルス間隔      ；  ０．１ｓ
照射回数        ；  １００回
照射強度        ；  約４２０ｍＪ／ｃｍ２  
【００３９】
得られた結晶質膜１６について、凸部１５をＳＥＭ（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ；走査型電子顕微鏡）により観察し、ＥＢＳＰ（Ｅｌｅｃｔｒｏｎ  Ｂａｃｋ  Ｓｃａｔｔｅｒｉｎｇ  Ｐａｔｔｅｒｎ）測定によりその部分の結晶方位を調べた。図６（Ａ）は凸部１５のＳＥＭ写真、図６（Ｂ）は基板面に垂直な方向における結晶方位を表す結晶方位マップ、図６（Ｃ）および図６（Ｄ）は基板面内の２方向における結晶方位を表す結晶方位マップである。
【００４０】
図６（Ａ）および図６（Ｂ）から、凸部１５を中心として、基板面に垂直な方向に対して｛１１１｝面方位に優先配向された約６μｍの大きさの結晶領域が形成されていることが分かる。また、図６（Ｂ）〜図６（Ｄ）から、この結晶領域は、基板面内の２方向と合わせて３方向で結晶方位が揃っていることから、ひとつの結晶粒とみなしてよいことが分かる。このように、本実施例によれば、凸部１５に、基板面に垂直な方向に対して｛１１１｝面方位に優先配向された大きさ約６μｍの結晶粒１６Ａを形成することができた。すなわち、半導体層１４に凸部１５を形成し、加熱処理条件を適切に設定することにより、凸部１５に形成される結晶粒１６Ａの大きさおよび面方位を制御することができることが分かった。
【００４１】
以上、実施の形態および実施例を挙げて本発明を説明したが、本発明は上記実施の形態および実施例に限定されるものではなく、種々変形可能である。例えば、上記実施の形態および実施例では、結晶性シリコン材料よりなる結晶質膜１６を製造する場合について説明したが、本発明は、シリコン以外の他の結晶性半導体材料よりなる結晶質膜を製造する場合についても同様に適用することができる。特に、ダイアモンド型結晶構造を有する他の共有結合型半導体、典型的には他のＩＶ族半導体よりなる結晶質半導体材料を製造する場合は、上記実施の形態と全く同様である。ＩＶ族半導体には、シリコン，ゲルマニウム（Ｇｅ），炭素（Ｃ）などの元素半導体の他、シリコン，ゲルマニウムおよび炭素からなる群より選ばれた少なくとも１種を含む半導体、例えばＳｉＧｅあるいはＳｉＣがある。
【００４２】
また、上記実施の形態および実施例では、第２の工程において、アモルファスシリコンよりなる半導体層１４を形成する場合について説明したが、多結晶シリコンよりなる半導体層を形成してもよい。
【００４３】
更に、シリコン以外の他の結晶性半導体材料よりなる結晶質膜を製造する場合、第２の工程において、非晶質でなく多結晶の半導体層を形成するようにしてもよい。
【００４４】
加えて、上記実施の形態および実施例では、第３の工程において、パルスレーザとしてＸｅＣｌエキシマレーザを用いたが、ＸｅＣｌエキシマレーザ以外のレーザを用いるようにしてもよい。
【００４５】
更にまた、上記実施の形態および実施例では、第３の工程における照射条件の一例を挙げたが、加熱処理の条件は、上記実施の形態および実施例で挙げた例に限定されるものではない。
【００４６】
加えてまた、上記実施の形態および実施例では、第３の工程において、各結晶粒１６Ａを、基板面に垂直な方向に対して｛１１１｝面方位に揃うように加熱処理の条件を設定するようにしたが、加熱処理の条件を調整することにより、｛１１１｝面方位以外の他の面方位、例えば｛１００｝面方位に優先配向させることも可能である。
【００４７】
更にまた、上記実施の形態および実施例において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
【００４８】
加えてまた、上記実施の形態では、液晶表示装置の構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。
【００４９】
更にまた、上記実施の形態では、ＴＦＴ１７を形成したのち液晶表示装置を形成する場合について説明したが、液晶表示装置に限らず例えば有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ  ）表示装置などの他の表示装置を形成するようにしてもよい。
【００５０】
加えてまた、上記実施の形態では、結晶質膜１６を用いてＴＦＴ１７を形成する場合について説明したが、本発明は、太陽電池等の他の半導体素子を備えた半導体装置を製造する場合にも適用することができる。
【００５１】
【発明の効果】
以上説明したように本発明の結晶質半導体材料の製造方法によれば、凸部の段差が１ｎｍ以上半導体層の厚みの４分の１以下と小さいので、結晶質半導体材料の膜としての平坦性を高め、ひいては半導体装置の性能を良くすることができる。また、凸部の側壁面が基板面に略垂直であるので、凸部の形成工程を簡略化することができる。更に、半導体層に対してパルスレーザを用いて複数回の加熱処理を施すことにより、凸部に対応して基板面に垂直な方向に対して特定の面方位を有する結晶粒を含む結晶質半導体材料を形成するようにしたので、凸部に対応して大きさおよび面方位の制御された結晶粒を形成することができる。
【００５２】
本発明の半導体装置の製造方法によれば、本発明の結晶質半導体材料よりなる結晶質膜を形成し、この結晶質膜に含まれる結晶粒を動作領域として半導体素子を形成するので、高性能かつ特性の均一な半導体素子を有する半導体装置を形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る結晶質膜の製造方法を工程順に表す断面図である。
【図２】図１に続く工程を表す断面図および平面図である。
【図３】半導体層とシリコン酸化膜との界面の温度の変化を、半導体層の厚みが２２ｎｍの場合および４０ｎｍの場合についてそれぞれシミュレーションした結果を表す図である。
【図４】図２に続く工程を表す断面図である。
【図５】図４に続く工程を表す断面図である。
【図６】本発明の実施例に係る結晶質膜の凸部のＳＥＭ写真および結晶方位マップである。
【符号の説明】
１１…基板、１２…シリコン窒化膜、１３…シリコン酸化膜、１４…半導体層、１５…凸部、１６…結晶質膜、１６Ａ…結晶粒、１６Ｂ…結晶核、１７…ＴＦＴ、Ｅ…エネルギービーム
【図１】
2005005381.tif 000003
【図２】
2005005381.tif 000004
【図３】
2005005381.tif 000005
【図４】
2005005381.tif 000006
【図５】
2005005381.tif 000007
【図６】
2005005381.tif 000008