(57)【要約】【課題】メッキ電極の密着性を高めることができる半導体レーザ素子及びその製造方法を提供する。【解決手段】エッチング停止層５上にはリッジ部１１を形成する。リッジ部１１の側面は誘電体膜２１で覆い、リッジ部１１の上面はｐ側電極３１で覆う。誘電体膜２１及びｐ側電極３１上には、ＭｏとＡｕとから成るメッキ用下地電極３２を形成する。そのＭｏとＡｕは、基板１の主面に対して斜め方向から誘電体膜２１及びｐ側電極３１上に付着させる。メッキ用下地電極３２にはメッキ電極３３を形成する。【選択図】図１
2005191380.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された化合物半導体層と、
この化合物半導体層上に形成されたストライプ状のリッジ部と、
上記リッジ部の両側に形成され、上記リッジ部を埋め込むリッジ埋め込み層と、
上記リッジ部上に形成されたリッジ上電極と、
上記半導体基板の主面に対して斜め方向から上記リッジ埋め込み層及び上記リッジ上電極上に付着させた電極金属から成るメッキ用下地電極と、
このメッキ用下地電極上に形成されたメッキ電極と
を備えることを特徴とする半導体レーザ素子。
【請求項２】
半導体基板上に化合物半導体層を形成する工程と、
この化合物半導体層上にストライプ状のリッジ部を形成する工程と、
上記リッジ部の両側に、上記リッジ部を埋め込むリッジ埋め込み層を形成する工程と、
上記リッジ部上にリッジ上電極を形成する工程と、
上記半導体基板の主面に対して斜め方向から上記リッジ埋め込み層及び上記リッジ上電極上に電極金属を付着させることによって、上記電極金属から成るメッキ用下地電極を形成する工程と、
このメッキ用下地電極上にメッキ電極を形成する工程と
を備えることを特徴とする半導体レーザ素子の製造方法。
【請求項３】
請求項２に記載の半導体レーザ素子の製造方法において、
上記メッキ用下地電極を真空蒸着法またはスパッタ法で形成することを特徴とする半導体レーザ素子の製造方法。
【請求項４】
請求項２に記載の半導体レーザ素子の製造方法において、
上記リッジ部の一方の側面上に上記電極金属を堆積させた後、上記リッジ部の他方の側面上に上記電極金属を堆積させることによって、上記メッキ用下地電極を形成することを特徴とする半導体レーザ素子の製造方法。
【請求項５】
請求項２に記載の半導体レーザ素子の製造方法において、
上記半導体基板を自転かつ公転させながら上記メッキ用下地電極を形成することを特徴とする半導体レーザ素子の製造方法。
【請求項６】
請求項５に記載の半導体レーザ素子の製造方法において、
上記半導体基板が１８０°公転したときに上記半導体基板が１８０°自転することを特徴とする半導体レーザ素子の製造方法。
【請求項７】
請求項２に記載の半導体レーザ素子の製造方法において、
上記電極金属を出射する電極金属蒸着源と上記半導体基板とは、上記電極金属が上記半導体基板の主面に対して３０°以上かつ６０°以下の範囲内の角度で入射するように配置されていることを特徴とする半導体レーザ素子の製造方法。
【請求項８】
請求項２に記載の半導体レーザ素子の製造方法において、
上記メッキ電極の厚さを１．５μｍ以上かつ５０μｍ以下の範囲内に設定することを特徴とする半導体レーザ素子の製造方法。
【請求項９】
請求項２に記載の半導体レーザ素子の製造方法において、
上記半導体基板を複数保持した凹形状のホルダを自転させながら上記メッキ用下地電極を形成しており、
上記電極金属を出射する電極金属蒸着源から上記各半導体基板までの距離が略等しく、
かつ、
上記電極金属蒸着源と上記半導体基板とは、上記電極金属が上記各半導体基板の主面に略同じ角度で入射するように配置されていることを特徴とする半導体レーザ素子の製造方法。
【請求項１０】
請求項２に記載の半導体レーザ素子の製造方法において、
上記メッキ用下地電極をアークイオンプレーティング法で形成し、
上記半導体基板の主面に対して斜め上方に設置した少なくとも１つの電極金属蒸着源から上記電極金属が出射することを特徴とする半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体レーザ素子及びその製造方法に関する。
【背景技術】
【０００２】
従来、電流狭窄及び光閉じ込めを効果的に実現できる半導体レーザ素子の構造としてはリッジ導波路型構造が知られている（例えば、特開平５−２３５４８７号公報（特許文献１）参照）。このリッジ導波路型構造では、リッジ部と、このリッジ部を埋め込む誘電体膜（埋め込み層）とが形成される。このようなリッジ導波路型構造の半導体レーザ素子において、リッジ部上にメッキ電極を形成すれば、リッジ部を機械的ダメージから保護できる。また、上記メッキ電極は放熱性が高いから、半導体レーザ素子の熱抵抗が低減して、半導体レーザ素子の高光出力駆動及び長寿命化が可能となる。このように、上記メッキ電極には多くの利点がある。
【０００３】
図１８に、従来のリッジ導波路型の半導体レーザ素子の概略断面図を示す。
【０００４】
上記半導体レーザ素子は、ｎ−ＧａＡｓ基板１００１上に順次積層されたｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層１００２、量子井戸活性層１００３、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層１００４及びｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層１００５を備えている。
【０００５】
上記エッチング停止層１００５上には、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１０１４とｐ−ＧａＡｓキャップ層１００６とから成るストライプ状のリッジ部１０１１が形成されている。このリッジ部１０１１の両側には、半導体レーザウエハの取り扱い時やレーザチップ実装時にリッジ部１０１１が受ける機械的ダメージを軽減するためにストライプ状のテラス部１０１２を配置している。このテラス部１０１２は、リッジ部１０１１と同様に、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層及びｐ−ＧａＡｓ層から成っている。このようなリッジ部１０１１及びテラス部１０１２は図１８の紙面に対して垂直方向に延びている。
【０００６】
また、上記リッジ部１０１１の側面は誘電体膜１０２１で覆われ、リッジ部１０１１の上面はＡｕＺｎから成るストライプ状のｐ側電極１０３１で覆われている。上記誘電体膜１０２１及びｐ側電極１０３１上には、Ｍｏ膜とＡｕ膜とから成るメッキ用下地電極１０３２を形成している。さらに、上記メッキ用下地電極１０３２上には、Ａｕから成るメッキ電極１０３３を形成している。なお、上記ｎ−ＧａＡｓ基板１００１下にはｎ側電極１０３４を形成している。
【０００７】
上記構成の半導体レーザ素子は以下のようにして製造される。
【０００８】
まず、図１９（Ａ）に示すように、ｎ−ＧａＡｓ基板１００１Ａ上に、ｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層１００２、量子井戸活性層１００３、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層１００４、ｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層１００５、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層１０１４Ａ及びｐ−ＧａＡｓ層１００６Ａを順次積層する。
【０００９】
次に、上記ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層１０１４Ａ及びｐ−ＧａＡｓ層１００６Ａの一部をエッチング除去して、図１９（Ｂ）に示すように、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１０１４とｐ−ＧａＡｓキャップ層１００６とから成るストライプ状のリッジ部１０１１を形成する。このとき、上記リッジ部１０１１の両側にはテラス部１０１２が形成される。
【００１０】
次に、ウエハ全面上に誘電体材料を積層した後、リッジ部１０１１上の誘電体材料をフォトリソグラフィ技術でエッチング除去して、図１９（Ｃ）に示すような誘電体膜１０２１を形成する。
【００１１】
次に、ウエハ全面にレジストを塗布した後、フォトリソグラフィ技術を用いてリッジ部１０１１上のレジストを除去して、レジストパターン１０２３を形成する。
【００１２】
次に、ウエハ全面にＡｕＺｎを膜厚４００〜３０００Åで蒸着した後、リフトオフ法によってリッジ部１０１１上以外のＡｕＺｎをレジストパターン１０２３と共に除去する。これにより、図１９（Ｄ）に示すように、ＡｕＺｎから成るストライプ状のｐ側電極１０３１がｐ−ＧａＡｓキャップ層１００６上に形成される。
【００１３】
次に、図１９（Ｅ）に示すように、ウエハ全面にＭｏ膜を膜厚３００〜２０００Åで蒸着した後、さらに、Ａｕ膜を膜厚５００〜３０００Åで蒸着して、Ｍｏ膜とＡｕ膜とから成るメッキ用下地電極１０３２を形成する。
【００１４】
上記メッキ用下地電極１０３２は、メッキの下地としての役割だけでは無く、Ｍｏをバリアメタルとして、ＧａやＡｕが量子井戸活性層１００３に拡散するのを防止する役割もある。このようなメッキ用下地電極１０３２の形成は、図２０に示すような電極蒸着装置で行っている。
【００１５】
上記電極蒸着装置は、ウエハホルダ１０４４で保持したウエハ１００７に、メッキ用下地電極１０３２の材料である電極金属を蒸着する。このとき、上記電極金属をウエハ１００７に効率的に蒸着するために、ウエハ面（ウエハ１００７の蒸着源１０４１側の表面）に対して垂直に電極金属が入射するように電極金属の蒸着を行っている。また、複数枚のウエハ１００７は同時にメッキ用下地電極１０３２が形成される。そのため、上記複数枚のウエハ１００７に形成する電極厚みの均一性が高くなるように、ホルダ１０４５を矢印Ｐ１００１方向に自転させながら、電極金属の蒸着を行う。つまり、複数枚のウエハ１００７のそれぞれに略同じ膜厚の電極が形成されるように、ウエハ１００７を公転させながら、電極金属の蒸着を行う。なお、図２０の１０４２は電極材料である。
【００１６】
次に、フォトリソグラフィ技術によって、メッキ用下地電極１０３２上にレジストパターン（図示せず）を形成した後、ウエハ端のメッキ用下地電極１０３２が露出する部分に給電することによって電解Ａｕメッキを行うと、図１９（Ｆ）に示すように、Ａｕから成るメッキ電極１０３３Ａが形成される。さらに、上記電解Ａｕメッキを続けると、図１８に示すように、膜厚１．５〜５．０μｍのメッキ電極１０３３が形成される。
【００１７】
上記レジストパターンは、半導体レーザウエハを半導体レーザ素子に分割するための分割部分を覆っている。これにより、上記分割部分上にはメッキ電極１０３３が形成されないから、半導体レーザウエハを半導体レーザ素子に容易に分割することができる。
【００１８】
次に、上記レジストパターンを除去した後、ｎ−ＧａＡｓ基板１００１Ａの裏側の基板研磨を行い、半導体レーザ素子分割に適したウエハ厚のｎ−ＧａＡｓ基板１００１を得る。
【００１９】
最後に、上記ｎ−ＧａＡｓ基板１００１の下面にｎ側電極１０３４を形成して、ｐ側電極１０３１及びｎ側電極１０３４のアロイを行うと、リッジ導波路型半導体レーザウエハの積層構造が完成する。
【００２０】
しかしながら、上述したような半導体レーザ素子の製造方法では、図１９（Ｆ）に示すように、誘電体膜１０２１の水平表面上におけるメッキ用下地電極１０３２の厚さＤ１０１や、リッジ部１０１１上におけるメッキ用下地電極１０３２の厚さＤ１０２に比べて、誘電体膜１０２１の傾斜表面上におけるメッキ用下地電極１０３２の厚さＤ１０３は薄くなってしまう。このため、上記メッキ用下地電極１０３２に電荷をかけて電解メッキを行った場合、誘電体膜１０２１の傾斜表面上のメッキ用下地電極１０３２は、誘電体膜１０２１の水平表面上のメッキ用下地電極１０３２や、リッジ部１０１１上のメッキ用下地電極１０３２に比べて電気抵抗が高くなってしまう。その結果、上記誘電体膜１０２１の傾斜表面上のメッキ速度が他のメッキ速度よりも遅くなって、図１８に示すような空洞部１５１が形成されてしまうという問題がある。
【００２１】
さらに、上記リッジ部１０１１は組成の異なる２層から構成されているため、リッジ部１０１１の側面に段差が生じやすい。例えば、上記ｐ−ＧａＡｓキャップ層１００６がひさし状の部分を有する場合、そのひさし状の部分がメッキ用下地電極１０３２の蒸着時に遮蔽部となるので、メッキ用下地電極１０３２の厚さＤ１０３はさらに薄くなると共に、メッキ用下地電極１０３２に断切れ部分が発生する。このような断切れが発生した場合、電解Ａｕメッキ時の給電が途切れることになって、ウエハ１００７内で電解メッキされない部分が発生する問題点や、断切れ部分にリッジ部半導体層が露出するような場合は、メッキ液によるリッジ部浸食の問題点が発生する。
【特許文献１】特開平５−２３５４８７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
そこで、本発明の課題は、メッキ電極の密着性を高めることができる半導体レーザ素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２３】
上記課題を解決するため、第１の発明の半導体レーザ素子は、
半導体基板上に形成された化合物半導体層と、
この化合物半導体層上に形成されたストライプ状のリッジ部と、
上記リッジ部の両側に形成され、上記リッジ部を埋め込むリッジ埋め込み層と、
上記リッジ部上に形成されたリッジ上電極と、
上記半導体基板の主面に対して斜め方向から上記リッジ埋め込み層及び上記リッジ上電極上に付着させた電極金属から成るメッキ用下地電極と、
このメッキ用下地電極上に形成されたメッキ電極と
を備えることを特徴としている。
【００２４】
上記構成の半導体レーザ素子によれば、上記リッジ埋め込み層が水平表面と傾斜表面とを有する場合、半導体基板の主面に対して斜め方向からリッジ埋め込み層及びリッジ上電極上に付着させた電極金属でメッキ用下地電極を形成することによって、リッジ埋め込み層の水平表面上におけるメッキ用下地電極の厚さと、リッジ埋め込み層の傾斜表面上におけるメッキ用下地電極の厚さとの差は小さい。つまり、上記メッキ用下地電極の各部の厚みは略均一である。したがって、上記メッキ用下地電極の各部の電気抵抗が略等しくなるから、メッキ用下地電極を用いた電解メッキでメッキ電極を形成することにより、メッキ用下地電極に対するメッキ電極の密着性を高めることができる。
【００２５】
また、上記メッキ用下地電極に対するメッキ電極の密着性が高くなると、メッキ電極による放熱性が向上し、半導体レーザ素子の熱抵抗が減少する。したがって、上記半導体レーザ素子の信頼性を高めることができ、半導体レーザ素子の高光出力駆動及び長寿命化が可能となる。
【００２６】
第２の発明の半導体レーザ素子の製造方法は、
半導体基板上に化合物半導体層を形成する工程と、
この化合物半導体層上にストライプ状のリッジ部を形成する工程と、
上記リッジ部の両側に、上記リッジ部を埋め込むリッジ埋め込み層を形成する工程と、
上記リッジ部上にリッジ上電極を形成する工程と、
上記半導体基板の主面に対して斜め方向から上記リッジ埋め込み層及び上記リッジ上電極上に電極金属を付着させることによって、上記電極金属から成るメッキ用下地電極を形成する工程と、
このメッキ用下地電極上にメッキ電極を形成する工程と
を備えることを特徴としている。
【００２７】
上記構成の半導体レーザ素子の製造方法によれば、上記リッジ埋め込み層が水平表面と傾斜表面とを有する場合、半導体基板の主面に対して斜め方向からリッジ埋め込み層及びリッジ上電極上に電極金属を付着させ、その電極金属でメッキ用下地電極を形成することによって、リッジ埋め込み層の水平表面上に形成されるメッキ用下地電極の厚さと、リッジ埋め込み層の傾斜表面上に形成されるメッキ用下地電極の厚さとの差が小さくなる。つまり、上記メッキ用下地電極の各部の厚みが略均一になる。したがって、上記メッキ用下地電極の各部の電気抵抗が略等しくなるから、メッキ用下地電極を用いた電解メッキでメッキ電極を形成することにより、メッキ用下地電極に対するメッキ電極の密着性を高めることができる。
【００２８】
また、上記メッキ用下地電極に対するメッキ電極の密着性が高くなると、メッキ電極による放熱性が向上し、半導体レーザ素子の熱抵抗が減少する。したがって、上記半導体レーザ素子の信頼性を高めることができ、半導体レーザ素子の高光出力駆動及び長寿命化が可能となる。
【００２９】
一実施形態の半導体レーザ素子の製造方法は、上記メッキ用下地電極を真空蒸着法またはスパッタ法で形成する。
【００３０】
上記実施形態の半導体レーザ素子の製造方法によれば、上記メッキ用下地電極を真空蒸着法またはスパッタ法で形成するから、メッキ用下地電極を比較容易に形成することができる。
【００３１】
一実施形態の半導体レーザ素子の製造方法は、上記リッジ部の一方の側面上に上記電極金属を堆積させた後、上記リッジ部の他方の側面上に上記電極金属を堆積させることによって、上記メッキ用下地電極を形成する。
【００３２】
上記実施形態の半導体レーザ素子の製造方法によれば、上記リッジ部の一方の側面上に電極金属を堆積させた後、リッジ部の他方の側面上に電極金属を堆積させることによって、上記メッキ用下地電極を形成するから、メッキ用下地電極の厚みの均一性を高めることができる。
【００３３】
一実施形態の半導体レーザ素子の製造方法は、上記半導体基板を自転かつ公転させながら上記メッキ用下地電極を形成する。
【００３４】
上記実施形態の半導体レーザ素子の製造方法によれば、上記半導体基板を自転かつ公転させながらメッキ用下地電極を形成するから、メッキ用下地電極の厚みの均一性を高めることができる。
【００３５】
一実施形態の半導体レーザ素子の製造方法は、上記半導体基板が１８０°公転したときに上記半導体基板が１８０°自転する。
【００３６】
上記実施形態の半導体レーザ素子の製造方法によれば、上記半導体基板が１８０°公転したときに上記半導体基板が１８０°自転するから、メッキ用下地電極の厚みの均一性を確実に高めることができる。
【００３７】
一実施形態の半導体レーザ素子の製造方法は、上記電極金属を出射する電極金属蒸着源と上記半導体基板とは、上記電極金属が上記半導体基板の主面に対して３０°以上かつ６０°以下の範囲内の角度で入射するように配置されている。
【００３８】
上記実施形態の半導体レーザ素子の製造方法によれば、上記リッジ埋め込み層が水平表面と傾斜表面とを有する場合、上記電極金属蒸着源からの電極金属が半導体基板の主面に対して３０°以上かつ６０°以下の範囲内の角度で入射するように、電極金属蒸着源と半導体基板とを配置しているから、リッジ埋め込み層の傾斜面に電極金属を効率よく付着させることができる。
【００３９】
一実施形態の半導体レーザ素子の製造方法は、上記メッキ電極の厚さを１．５μｍ以上かつ５０μｍ以下の範囲内に設定する。
【００４０】
上記実施形態の半導体レーザ素子の製造方法によれば、上記メッキ電極の厚さを１．５μｍ以上かつ５０μｍ以下の範囲内に設定するから、メッキ電極による放熱性を高めることができると共に、半導体レーザ素子の実装時にリッジ部が受ける機械的ダメージをメッキ電極で低減することができる。
【００４１】
一実施形態の半導体レーザ素子の製造方法は、上記半導体基板を複数保持した凹形状のホルダを自転させながら上記メッキ用下地電極を形成しており、上記電極金属を出射する電極金属蒸着源から上記各半導体基板までの距離が略等しく、かつ、
上記電極金属蒸着源と上記半導体基板とは、上記電極金属が上記各半導体基板の主面に略同じ角度で入射するように配置されている。
【００４２】
上記実施形態の半導体レーザ素子の製造方法によれば、上記電極金属蒸着源から各半導体基板までの距離が略等しく、かつ、電極金属蒸着源と半導体基板とは、上記電極金属が上記各半導体基板の主面に略同じ角度で入射するように配置されている。このような状態で、上記半導体基板を複数保持した凹形状のホルダを自転させながらメッキ用下地電極を形成するから、各部の膜厚が略均一なメッキ用下地電極を複数の半導体基板に同時に形成することができる。
【００４３】
一実施形態の半導体レーザ素子の製造方法は、上記メッキ用下地電極をアークイオンプレーティング法で形成し、上記半導体基板の主面に対して斜め上方に設置した少なくとも１つの電極金属蒸着源から上記電極金属が出射する。
【００４４】
上記実施形態の半導体レーザ素子の製造方法によれば、上記メッキ用下地電極をアークイオンプレーティング法で形成するから、メッキ用下地電極の品質を向上させることができる。
【発明の効果】
【００４５】
第１の発明の半導体レーザ素子は、半導体基板の主面に対して斜め方向からリッジ埋め込み層及びリッジ上電極上に付着させた電極金属でメッキ用下地電極を形成することによって、リッジ埋め込み層が水平表面と傾斜表面とを有していても、メッキ用下地電極の各部の厚みが略均一になるから、メッキ用下地電極を用いた電解メッキでメッキ電極を密着性よく形成することができる。
【００４６】
また、上記メッキ用下地電極に対するメッキ電極の密着性を高くできるから、半導体レーザ素子の熱抵抗を減少させて、半導体レーザ素子の信頼性を高めることができ、半導体レーザ素子の高光出力駆動及び長寿命化が可能となる。
【００４７】
第２の発明の半導体レーザ素子の製造方法は、半導体基板の主面に対して斜め方向からリッジ埋め込み層及びリッジ上電極上に電極金属を付着させ、その電極金属でメッキ用下地電極を形成することによって、リッジ埋め込み層が水平表面と傾斜表面とを有していても、メッキ用下地電極の各部の厚みが略均一になるから、メッキ用下地電極を用いた電解メッキでメッキ電極を密着性よく形成することができる。
【００４８】
また、上記メッキ用下地電極に対するメッキ電極の密着性を高くできるから、半導体レーザ素子の熱抵抗を減少させて、半導体レーザ素子の信頼性を高めることができ、半導体レーザ素子の高光出力駆動及び長寿命化が可能となる。
【発明を実施するための最良の形態】
【００４９】
後述する実施形態においてはＡｌＧａＩｎＰ系の赤色半導体レーザ素子について説明するが、本発明が赤色半導体レーザ素子及びその製造方法に特に限定されるものではない。
【００５０】
また、本発明のメッキ用下地電極の成膜方法としては、例えば、抵抗加熱蒸着法や電子ビーム蒸着法の真空蒸着法と、スパッタ法とがある。真空蒸着法とスパッタ法とのいずれによる電極成膜も、本明細書では単に蒸着と記載している。また、本明細書では、真空蒸着法の蒸着源、スパッタ法のスパッタターゲットも、蒸着源と統一して記載している。
【００５１】
また、本発明のメッキ用下地電極の成膜方法には、真空蒸着法やスパッタ法以外の方法であっても、その方法が電極金属できれば適用可能である。つまり、本発明のメッキ用下地電極の成膜方法は、電極金属を成膜できる方法であれば行うことが可能である。例えば、本発明のメッキ用下地電極を分子線蒸着法やイオンビーム蒸着法で形成してもよい。
【００５２】
後述する実施形態においてはリッジ部を誘電体膜で埋め込んでいるが、リッジ部での電流狭窄、光閉じ込めが行える層であれば、誘電体膜以外の膜で埋め込んでもよい。例えば、誘電体膜の代わりに、リッジ部の導電性とは逆の導電性を有する半導体層を用いてもよい。または、誘電体膜の代わりに絶縁膜を用いてもよい。
【００５３】
また、上記リッジ部を埋め込み層で埋め込んだ後、リッジ部の両側に凹部が残るようであれば、本発明のリッジ部の側方への電極形成方法が放熱性向上等の効果があるものとなる。
【００５４】
以下、実施形態により本発明を具体的に説明するが、本発明は以下の実施形態に限定されるものではない。
【第１実施形態】
【００５５】
図１に、本発明の第１実施形態による半導体レーザ素子の概略断面図を示す。
【００５６】
上記半導体レーザ素子は、半導体基板の一例としてのｎ−ＧａＡｓ基板１上に順次積層されたｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２、量子井戸活性層３、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層４及びｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５を備えている。このｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２、量子井戸活性層３、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層４及びｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５が化合物半導体層の一例を形成している。
【００５７】
上記量子井戸活性層３は、２層のＩｎ0.5Ｇａ0.5Ｐウエル層と、その２層の間に配置された１層の（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐバリア層と、これらのウェル層及びバリア層を挟む２層の（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐガイド層とで構成される。
【００５８】
また、上記エッチング停止層５上には、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４とｐ−ＧａＡｓキャップ層６とから成るストライプ状のリッジ部１１を形成している。そして、上記リッジ部１１の両側には、半導体レーザウエハの取り扱い時やレーザチップ実装時にリッジ部１１が受ける機械的ダメージを軽減するためにストライプ状のテラス部１２を形成している。このテラス部１２は、リッジ部１１と同様に、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層及びｐ−ＧａＡｓ層から成っている。このようなリッジ部１１及びテラス部１２は図１の紙面に対して垂直方向に延びている。
【００５９】
また、上記リッジ部１１の側面はリッジ埋め込み層の一例としての誘電体膜２１で覆い、リッジ部１１の上面はリッジ上電極の一例としてのｐ側電極３１で覆っている。このｐ側電極３１は、ストライプ状に形成されてＡｕＺｎから成っている。そして、上記誘電体膜２１及びｐ側電極３１上には、Ｍｏ膜とＡｕ膜とから成るメッキ用下地電極３２を形成している。さらに、上記メッキ用下地電極３２上にはＡｕから成るメッキ電極３３を形成している。なお、図１の３４はｎ側電極である。
【００６０】
図２（Ａ）〜（Ｇ）に、上記半導体レーザ素子の製造工程図を示す。
【００６１】
上記半導体レーザ素子の製造方法では、まず、図２（Ａ）に示すように、厚さ３００〜３５０μｍのｎ−ＧａＡｓ基板１Ａ上に、厚さ２．０μｍのｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２、量子井戸活性層３、厚さ０．２〜０．３μｍのｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層４、厚さ５０Åのｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４Ａ及びｐ−ＧａＡｓキャップ層６Ａを順次積層する。
【００６２】
上記量子井戸活性層３においては、Ｉｎ0.5Ｇａ0.5Ｐウエル層の各厚みを８０Åに設定し、（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐバリア層を厚さ５０Åを設定し、（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐガイド層の各厚みを厚さ３００Åに設定する。
【００６３】
次に、上記ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４Ａ及びｐ−ＧａＡｓキャップ層６Ａの一部を除去して、図２（Ｂ）に示すように、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４とｐ−ＧａＡｓキャップ層６とから成る幅１．５〜３．０μｍのストライプ状のリッジ部１１を形成する。このとき、上記リッジ部１１の両側にはストライプ状のテラス部１２が形成される。
【００６４】
上記リッジ部１１は、上端幅（ｐ−ＧａＡｓキャップ層６の上端における図２の左右方向の幅）が、０．１〜３．０μｍの範囲内に設定する一方、下端幅（ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４の下端における図２の左右方向の幅）が１．５〜３．０μｍの範囲内に設定する。つまり、上記ｎ−ＧａＡｓ基板１Ａの主面に対するリッジ部１１の傾斜角は５４〜９０°の範囲内に設定する。
【００６５】
次に、上記リッジ部１１が形成されたウエハ全面に誘電体材料を積層した後、リッジ部１１上に積層した誘電体材料をフォトリソグラフィ技術でエッチング除去して、図２（Ｃ）に示すような誘電体膜２１を形成する。
【００６６】
次に、ウエハ全面にレジストを塗布した後、フォトリソグラフィ技術を用いてリッジ部１１上のレジストを除去して、レジストパターン２３を形成する。
【００６７】
次に、ウエハ全面にＡｕＺｎを膜厚４００〜３０００Åで蒸着し、リフトオフ法によってリッジ部１１上以外のＡｕＺｎをレジストパターン２３と共に除去すると、図２（Ｄ）に示すように、ＡｕＺｎから成るストライプ状のｐ側電極３１がｐ−ＧａＡｓキャップ層６上に形成される。
【００６８】
図３に、ストライプ状のｐ側電極３１の形成が完了したウエハ７の概略斜視図を示す。なお、図３においては、上記テラス部１２の図示は省略すると共に、リッジ部１１の何本かの図示は省略している。この図３から判るように、上記リッジ部１１が延びる方向は、ウエハ７のオリエンテーションフラット（以下、略して「オリフラ」と言う）７ａが含む端面と平行になっている。
【００６９】
次に、上記ウエハ７の全表面に、図２（Ｅ）に示すように、Ｍｏを膜厚３００〜２０００Åで蒸着した後、さらに、Ａｕを膜厚５００〜３０００Åで蒸着する。これにより、Ｍｏ膜とＡｕ膜とから成る第１のメッキ用下地電極３２ａが得られる。この第１のメッキ用下地電極３２ａの形成は、図４に示すような電極蒸着装置で行う。
【００７０】
上記電極蒸着装置は、複数枚のウエハ７を保持する回転可能なホルダ４３と、そのウエハ７に蒸着すべき電極金属を持つ電極金属蒸着源の一例としての蒸着源４１とを備えている。上記ホルダ４３は、第１のメッキ用下地電極３２ａの形成時、矢印Ｐ１方向に自転する。また、上記ウエハ７は、結晶成長面（ウエハ７の蒸着源４１側の表面）が蒸着源４１に対して斜めに対向するようにホルダ４３に取り付けられる。これにより、上記リッジ部１１の一方の側面が蒸着源４１側を向く。このとき、上記ホルダ４３の回転軸心Ｌ１は、蒸着源４１とウエハ７とを結ぶ直線Ｌ２に対してθ（但し、０°＜θ＜９０°）で交差する。なお、図４の４２は電子線ガンである。
【００７１】
図５に、上記ホルダ４３を蒸着源４１側から見た概略図を示す。
【００７２】
上記ウエハ７の全ては、オリフラ７ａがＰ１回転中心側を向くようにホルダ４３に取り付けられる。そして、上記オリフラ７ａがＰ１回転中心側を向いた状態を維持し、かつ、回転軸心Ｌ１と直線Ｌ２とが成す角度をθを維持して、ホルダ４３を矢印Ｐ１方向に自転させながら、第１のメッキ用下地電極３２ａの蒸着を行う。このとき、上記回転軸心Ｌ１と直線Ｌ２とが成す角度θは、リッジ部１１の側面の第１のメッキ用下地電極３２ａを厚く成膜するために３０°以上かつ６０°以下の範囲内であることが望ましい。つまり、上記蒸着源４１とウエハ７とは、電極金属がｎ−ＧａＡｓ基板１Ａの主面に対して３０°以上かつ６０°以下の範囲内の角度で入射するように配置するのが好ましい。
【００７３】
次に、上記ウエハ７を１８０°回転させ、Ｐ１回転中心とは反対側にオリフラ７ａを向ける。つまり、上記オリフラ７ａがホルダ４３の外側を向くように、ウエハ７をホルダ４３に取り付け直す。これにより、上記リッジ部１１の他方の側面が蒸着源４１側を向く。そして、上記ウエハ７を公転させながら、第１のメッキ用下地電極３２ａと同様の蒸着を行って、図２（Ｆ）に示すように、Ｍｏ膜とＡｕ膜とから成る第２のメッキ用下地電極３２ｂを形成する。この第２のメッキ用下地電極３２ｂの水平部は第１のメッキ用下地電極３２ａの水平部に重なっている。
【００７４】
次に、フォトリソグラフィ技術によって、メッキ用下地電極３２上にレジストパターン（図示せず）を形成して、ウエハ端のメッキ用下地電極３２が露出する部分に給電することによって電解Ａｕメッキを行うと、図２（Ｇ）に示すように、Ａｕから成るメッキ電極３３Ａが形成される。さらに、上記電解Ａｕメッキを続けると、図１に示すように、膜厚１．５〜５．０μｍのメッキ電極３３が形成される。
【００７５】
上記メッキ電極３３は、メッキ電極による放熱性の効果と半導体レーザ素子の実装時のダメージ低減の効果とを得るために１．５μｍ以上かつ５０μｍ以下の範囲内の厚さであることが望ましい。
【００７６】
上記レジストパターンは、半導体レーザウエハを半導体レーザ素子に分割するための分割部分を覆っている。これにより、上記分割部分上にはメッキ電極３３が形成されないから、半導体レーザウエハを半導体レーザ素子に容易に分割することができる。
【００７７】
次に、上記レジストパターンを除去した後、ｎ−ＧａＡｓ基板１Ａの裏側の基板研磨を行い、半導体レーザ素子分割に適したウエハ厚（５０〜１３０μｍ厚）のｎ−ＧａＡｓ基板１を得る。
【００７８】
最後に、上記ｎ−ＧａＡｓ基板１の下面にｎ側電極３４を形成して、ｐ側電極３１及びｎ側電極３４のアロイを行うと、リッジ導波路型半導体レーザウエハの積層構造が完成する。
【００７９】
上記構成の半導体レーザ素子の製造方法によれば、リッジ部１１の一方の側面を蒸着源４１に対向させた状態で第１のメッキ用下地電極３２ａの蒸着を行うと共に、リッジ部１１の他方の側面を蒸着源４１に対向させた状態で第２のメッキ用下地電極３２ｂの蒸着を行うから、図２（Ｇ）に示すように、誘電体膜２１の水平表面上のメッキ用下地電極３２の厚さＤ１や、リッジ部１１上のメッキ用下地電極３２の厚さＤ２に比べて、誘電体膜２１の傾斜表面上のメッキ用下地電極３２の厚さＤ３は薄くならない。つまり、上記メッキ用下地電極３２の水平部の膜厚とメッキ用下地電極３２の傾斜部の膜厚との差が小さい。その結果、上記メッキ用下地電極３２による電解Ａｕメッキにおいて、メッキ用下地電極３２の水平部上におけるＡｕメッキの堆積速度と、メッキ用下地電極３２の傾斜部上におけるＡｕメッキの堆積速度との差が小さくなって、メッキ用下地電極３２とメッキ電極３３との間に隙間や空洞を無くすことができる、または、その隙間や空洞を小さくすることができる。すなわち、上記メッキ用下地電極３２に対するメッキ電極３３の密着性を高めることができる。
【００８０】
また、上記メッキ用下地電極３２とメッキ電極３３との密着性を高めることができるから、メッキ電極３３による放熱性が向上して、半導体レーザ素子の熱抵抗を低減できる。したがって、上記半導体レーザ素子の高光出力駆動及び長寿命化が可能となる。
【００８１】
上記第１実施形態で製造された半導体レーザ素子は、図１に示すように、Ｍｏ/Ａｕからなるメッキ用下地電極が２層構造になっていることに特徴がある。
【００８２】
上記第１実施形態では、第１のメッキ用下地電極３ａを形成するときにはオリフラ７ａを内側に向けていたが、オリフラ７ａを外側（Ｐ１回転中心とは反対側）に向けてもよい。上記オリフラ７ａをＰ１回転中心とは反対側に向けて、第１のメッキ用下地電極３ａを形成した場合は、オリフラ７ａをＰ１回転中心側に向けて、第２のメッキ用下地電極３ｂを形成すればよい。
【第２実施形態】
【００８３】
図６に、本発明の第２実施形態による半導体レーザ素子の概略断面図を示す。
【００８４】
上記半導体レーザ素子は、半導体基板の一例としてのｎ−ＧａＡｓ基板１上に順次積層されたｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２、量子井戸活性層３、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層４及びｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５を備えている。このｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２、量子井戸活性層３、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層４及びｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５が化合物半導体層の一例を形成している。
【００８５】
上記量子井戸活性層３は、２層のＩｎ0.5Ｇａ0.5Ｐウエル層と、その２層の間に配置された１層の（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐバリア層と、これらのウェル層及びバリア層を挟む２層の（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐガイド層とで構成される。
【００８６】
また、上記エッチング停止層５上には、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４とｐ−ＧａＡｓキャップ層６とから成るストライプ状のリッジ部１１を形成している。そして、上記リッジ部１１の両側には、半導体レーザウエハの取り扱い時やレーザチップ実装時にリッジ部１１が受ける機械的ダメージを軽減するためにストライプ状のテラス部１２を形成している。このテラス部１２は、リッジ部１１と同様に、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層及びｐ−ＧａＡｓ層から成っている。このようなリッジ部１１及びテラス部１２は図１の紙面に対して垂直方向に延びている。
【００８７】
また、上記リッジ部１１の側面はリッジ埋め込み層の一例としての誘電体膜２１で覆い、リッジ部１１の上面はリッジ上電極の一例としてのｐ側電極３１で覆っている。このｐ側電極３１は、ストライプ状に形成されてＡｕＺｎから成っている。そして、上記誘電体膜２１及びｐ側電極３１上には、Ｍｏ膜とＡｕ膜とから成るメッキ用下地電極２３２を形成している。さらに、上記メッキ用下地電極３２上にはＡｕから成るメッキ電極２３３を形成している。なお、図６の３４はｎ側電極である。
【００８８】
図７（Ａ）〜（Ｆ）に、上記半導体レーザ素子の製造工程図を示す。
【００８９】
上記半導体レーザ素子の製造方法は、まず、図７（Ａ）に示すように、厚さ３００〜３５０μｍのｎ−ＧａＡｓ基板１Ａ上に、厚さ２．０μｍのｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２、量子井戸活性層３、厚さ０．２〜０．３μｍのｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層４、厚さ５０Åのｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４Ａ及びｐ−ＧａＡｓキャップ層６Ａを順次積層する。
【００９０】
上記量子井戸活性層３においては、Ｉｎ0.5Ｇａ0.5Ｐウエル層の各厚みを８０Åに設定し、（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐバリア層を厚さ５０Åを設定し、（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐガイド層の各厚みを厚さ３００Åに設定する。
【００９１】
次に、上記ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４Ａ及びｐ−ＧａＡｓキャップ層６Ａの一部を除去して、図７（Ｂ）に示すように、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４とｐ−ＧａＡｓキャップ層６とから成る幅２〜３μｍのストライプ状のリッジ部１１を形成する。このとき、上記リッジ部１１の両側にはストライプ状のテラス部１２が形成される。上記リッジ部１１及びテラス部１２は図７の紙面に対して垂直方向に延びている。
【００９２】
上記リッジ部１１は、上端幅（ｐ−ＧａＡｓキャップ層６の上端の図７中左右方向の幅）が０．１〜３．０μｍの範囲内に設定される一方、下端幅（ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４の下端の図７中左右方向の幅）が１．５〜３．０μｍの範囲内に設定される。つまり、上記ｎ−ＧａＡｓ基板１Ａの主面に対するリッジ部１１の傾斜角は５４〜９０°の範囲内に設定される。
【００９３】
次に、上記リッジ部１１が形成されたウエハ全面に誘電体材料を積層した後、リッジ部１１上に積層した誘電体材料をフォトリソグラフィ技術でエッチング除去して、図７（Ｃ）に示すような誘電体膜２１を形成する。
【００９４】
次に、ウエハ全面にレジストを塗布した後、フォトリソグラフィ技術を用いてリッジ部１１上のレジストを除去して、レジストパターン２３を形成する。
【００９５】
次に、ウエハ全面にＡｕＺｎを膜厚４００〜３０００Åで蒸着し、リフトオフ法によってリッジ部１１上以外のＡｕＺｎをレジストパターン２３と共に除去すると、図７（Ｄ）に示すように、ＡｕＺｎから成るストライプ状のｐ側電極３１がｐ−ＧａＡｓキャップ層６上に形成される。このストライプ状のｐ側電極３１の形成が完了すると、図３に示すウエハ７が得られる。
【００９６】
次に、上記ウエハ７の全表面に、図７（Ｅ）に示すように、Ｍｏを膜厚３００〜２０００Åで蒸着した後、さらに、Ａｕを膜厚５００〜３０００Åで蒸着する。これにより、Ｍｏ膜とＡｕ膜とから成るメッキ用下地電極２３２が得られる。このメッキ用下地電極２３２の形成は、図８に示すような電極蒸着装置で行う。
【００９７】
上記電極蒸着装置は、回転可能なホルダ２４３と、このホルダ２４３に回転自在に取り付けられ、ウエハ７を保持する複数のウエハホルダ２４４と、そのウエハ７に蒸着すべき電極金属を持つ電極金属蒸着源の一例としての蒸着源４１とを備えている。上記ホルダ２４３は、メッキ用下地電極３３２の形成時、矢印Ｐ１方向に回転する。一方、上記ウエハホルダ２４４は、メッキ用下地電極３３２の形成時、ホルダ２４３に対して矢印Ｐ２方向に回転する。つまり、上記メッキ用下地電極３３２の蒸着は、ウエハ７を自転かつ公転させながら行われる。また、上記ウエハホルダ２４３は、ウエハ７の結晶成長面（ウエハ７の蒸着源４１側の表面）が蒸着源４１に対して斜めに対向するようにウエハ７を保持している。このため、上記ホルダ２４３の回転軸心Ｌ３は、蒸着源４１とウエハ７とを結ぶ直線Ｌ４に対してθ（但し、０°＜θ＜９０°）で交差する。このθは、リッジ部１１の側面のメッキ用下地電極３３２を厚くする観点上、３０°以上かつ６０°以下の範囲内に設定することが望ましい。上記蒸着源４１とウエハ７とは、電極金属がｎ−ＧａＡｓ基板１Ａの主面に対して３０°以上かつ６０°以下の範囲内の角度で入射するように配置するのが好ましい。なお、図８の４２は電子線ガンである。
【００９８】
図９には、上記ホルダ２４３を蒸着源４１側から見た概略図を示す。
【００９９】
上記ウエハ７は自転しながら、Ｐ１回転中心の周りを公転している。このとき、上記回転軸心Ｌ３と直線Ｌ４とが成す角度はθに維持される。
【０１００】
次に、フォトリソグラフィ技術によって、メッキ用下地電極２３２上にレジストパターン（図示せず）を形成して、ウエハ端のメッキ用下地電極２３２が露出する部分に給電することによって電解Ａｕメッキを行うと、図７（Ｆ）に示すように、Ａｕから成るメッキ電極２３３Ａが形成される。さらに、上記電解Ａｕメッキを続けると、図６に示すように、膜厚１．５〜５．０μｍのメッキ電極２３３が形成される。
【０１０１】
上記メッキ電極２３３は、メッキ電極による放熱性の効果と半導体レーザ素子の実装時のダメージ低減の効果とを得るために１．５μｍ以上かつ５０μｍ以下の範囲内の厚さであることが望ましい。
【０１０２】
上記レジストパターンは、半導体レーザウエハを半導体レーザ素子に分割するための分割部分を覆っている。これにより、上記分割部分上にはメッキ電極２３３が形成されないから、半導体レーザウエハを半導体レーザ素子に容易に分割することができる。
【０１０３】
次に、上記レジストパターンを除去した後、ｎ−ＧａＡｓ基板１Ａの裏側の基板研磨を行い、半導体レーザ素子分割に適したウエハ厚（５０〜１３０μｍ厚）のｎ−ＧａＡｓ基板１を得る。
【０１０４】
最後に、上記ｎ−ＧａＡｓ基板１の下面にｎ側電極３４を形成して、ｐ側電極３１及びｎ側電極３４のアロイを行うと、リッジ導波路型半導体レーザウエハの積層構造が完成する。
【０１０５】
上記構成の半導体レーザ素子の製造方法によれば、ホルダ２４３の回転軸心Ｌ３が蒸着源４１とウエハ７とを結ぶ直線Ｌ４に対してθで交差する状態で、ホルダ２４３を自転及び公転させながらメッキ用下地電極２３２の蒸着を行うから、図７（Ｆ）に示すように、誘電体膜２１の水平表面上のメッキ用下地電極２３２の厚さＤ２１や、リッジ部１１上のメッキ用下地電極２３２の厚さＤ２２に比べて、誘電体膜２１の傾斜表面上のメッキ用下地電極２３２の厚さＤ２３は薄くならない。つまり、上記メッキ用下地電極２３２の水平部の膜厚とメッキ用下地電極２３２の傾斜部の膜厚との差が小さい。その結果、上記メッキ用下地電極２３２による電解Ａｕメッキにおいて、メッキ用下地電極２３２の水平部上におけるＡｕメッキの堆積速度と、メッキ用下地電極２３２の傾斜部上におけるＡｕメッキの堆積速度との差が小さくなって、メッキ用下地電極２３２とメッキ電極２３３との間における隙間や空洞を無くすことができる、または、その隙間や空洞を小さくすることができる。すなわち、上記メッキ用下地電極２３２に対するメッキ電極２３３の密着性を高めることができる。
【０１０６】
また、上記メッキ用下地電極２３２とメッキ電極２３３との密着性を高めることができるから、メッキ電極２３３による放熱性が向上して、半導体レーザ素子の熱抵抗を低減できる。したがって、上記半導体レーザ素子の高光出力駆動及び長寿命化が可能となる。
【０１０７】
また、上記ウエハ７を自転かつ公転させながらメッキ用下地電極２３２の蒸着を行うから、上記第１実施形態のメッキ用下地電極３２の構成層数に比べてメッキ用下地電極２３２の構成層数が少なくても、メッキ用下地電極２３２の水平部の膜厚とメッキ用下地電極２３２の傾斜部の膜厚との差を小さくできる。
【０１０８】
また、本実施形態のメッキ用下地電極２３２の構成層数は上記第１実施形態のメッキ用下地電極３２の構成層数に比べて少ないから、上記第１実施形態よりも製造工程を簡略することができる。
【第３実施形態】
【０１０９】
図１０に、本発明の第３実施形態による半導体レーザ素子の概略断面図を示す。
【０１１０】
上記半導体レーザ素子は、半導体基板の一例としてのｎ−ＧａＡｓ基板１上に順次積層されたｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２、量子井戸活性層３、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層４及びｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５を備えている。このｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２、量子井戸活性層３、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層４及びｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５が化合物半導体層の一例を形成している。
【０１１１】
上記量子井戸活性層３は、２層のＩｎ0.5Ｇａ0.5Ｐウエル層と、その２層の間に配置された１層の（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐバリア層と、これらのウェル層及びバリア層を挟む２層の（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐガイド層とで構成される。
【０１１２】
また、上記エッチング停止層５上には、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４とｐ−ＧａＡｓキャップ層６とから成るストライプ状のリッジ部１１を形成している。そして、上記リッジ部１１の両側には、半導体レーザウエハの取り扱い時やレーザチップ実装時にリッジ部１１が受ける機械的ダメージを軽減するためにストライプ状のテラス部１２を形成している。このテラス部１２は、リッジ部１１と同様に、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ層及びｐ−ＧａＡｓ層から成っている。このようなリッジ部１１及びテラス部１２は図１の紙面に対して垂直方向に延びている。
【０１１３】
また、上記リッジ部１１の側面はリッジ埋め込み層の一例としての誘電体膜２１で覆い、リッジ部１１の上面はリッジ上電極の一例としてのｐ側電極３１で覆っている。このｐ側電極３１は、ストライプ状に形成されてＡｕＺｎから成っている。そして、上記誘電体膜２１及びｐ側電極３１上には、Ｍｏ膜とＡｕ膜とから成るメッキ用下地電極３３２を形成している。さらに、上記メッキ用下地電極３２上にはメッキ電極３３３を形成している。なお、図６の３４はｎ側電極である。
【０１１４】
図１１（Ａ）〜（Ｆ）に、上記半導体レーザ素子の製造工程図を示す。
【０１１５】
上記半導体レーザ素子の製造方法は、まず、図１１（Ａ）に示すように、厚さ３００〜３５０μｍのｎ−ＧａＡｓ基板１Ａ上に、厚さ２．０μｍのｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層２、量子井戸活性層３、厚さ０．２〜０．３μｍのｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層４、厚さ５０Åのｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層５、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４Ａ及びｐ−ＧａＡｓキャップ層６Ａを順次積層する。
【０１１６】
上記量子井戸活性層３においては、Ｉｎ0.5Ｇａ0.5Ｐウエル層の各厚みを８０Åに設定し、（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐバリア層を厚さ５０Åを設定し、（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐガイド層の各厚みを厚さ３００Åに設定する。
【０１１７】
次に、上記ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４Ａ及びｐ−ＧａＡｓキャップ層６Ａの一部を除去して、図１１（Ｂ）に示すように、ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４とｐ−ＧａＡｓキャップ層６とから成る幅２〜３μｍのストライプ状のリッジ部１１を形成する。このとき、上記リッジ部１１の両側にはストライプ状のテラス部１２が形成される。上記リッジ部１１及びテラス部１２は図１１の紙面に対して垂直方向に延びている。
【０１１８】
上記リッジ部１１は、上端幅（ｐ−ＧａＡｓキャップ層６の上端の図１１中左右方向の幅）が０．１〜３．０μｍの範囲内に設定する一方、下端幅（ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層１４の下端の図１１中左右方向の幅）が１．５〜３．０μｍの範囲内に設定する。つまり、上記ｎ−ＧａＡｓ基板１Ａの主面に対するリッジ部１１の傾斜角は５４〜９０°の範囲内に設定する。
【０１１９】
次に、上記リッジ部１１が形成されたウエハ全面に誘電体材料を積層した後、リッジ部１１上に積層した誘電体材料をフォトリソグラフィ技術でエッチング除去して、図１１（Ｃ）に示すような誘電体膜２１を形成する。
【０１２０】
次に、ウエハ全面にレジストを塗布した後、フォトリソグラフィ技術を用いてリッジ部１１上のレジストを除去して、レジストパターン２３を形成する。
【０１２１】
次に、ウエハ全面にＡｕＺｎを膜厚４００〜３０００Åで蒸着し、リフトオフ法によってリッジ部１１上以外のＡｕＺｎをレジストパターン２３と共に除去すると、図１１（Ｄ）に示すように、ＡｕＺｎから成るストライプ状のｐ側電極３１がｐ−ＧａＡｓキャップ層６上に形成される。このストライプ状のｐ側電極３１の形成が完了すると、図３に示すウエハ７が得られる。
【０１２２】
次に、上記ウエハ７の全表面に、図１１（Ｅ）に示すように、Ｍｏを膜厚３００〜２０００Åで蒸着した後、さらに、Ａｕを膜厚５００〜３０００Åで蒸着する。これにより、Ｍｏ膜とＡｕ膜とから成るメッキ用下地電極３３２が得られる。このメッキ用下地電極３３２の形成は、図１２に示すような電極蒸着装置で行う。
【０１２３】
上記電極蒸着装置は、回転可能なホルダ３４３と、このホルダ３４３に回転自在に取り付けられ、ウエハ７を保持する複数のウエハホルダ３４４と、そのウエハ７に蒸着すべき電極金属を持つ電極金属蒸着源の一例としての蒸着源４１とを備えている。上記ホルダ３４３は、メッキ用下地電極３３２の形成時、矢印Ｐ１方向に回転する。一方、上記ウエハホルダ３４４は、メッキ用下地電極３３２の形成時、ホルダ３４３に対して矢印Ｐ２方向に回転する。つまり、上記メッキ用下地電極３３２の蒸着は、ウエハ７を自転かつ公転させながら行われる。また、上記ウエハホルダ３４３は、ウエハ７の結晶成長面（ウエハ７の蒸着源４１側の表面）が蒸着源４１に対して斜めに対向するようにウエハ７を保持している。このため、上記ホルダ３４３の回転軸心Ｌ３は、蒸着源４１とウエハ７とを結ぶ直線Ｌ４に対してθ（但し、０°＜θ＜９０°）で交差する。このθは、リッジ部１１の側面のメッキ用下地電極３３２を厚くする観点上、３０°以上かつ６０°以下に設定することが望ましい。つまり、上記蒸着源４１とウエハ７とは、電極金属がｎ−ＧａＡｓ基板１Ａの主面に対して３０°以上かつ６０°以下の範囲内の角度で入射するように配置するのが好ましい。なお、図１２の４２は電子線ガンである。
【０１２４】
図１３，図１４には、上記ホルダ３４３を蒸着源４１側から見た概略図を示す。
【０１２５】
上記ウエハ７は自転しながら、図１３，図１４に示すように、Ｐ１回転中心の周りを公転している。このとき、上記回転軸心Ｌ５と直線Ｌ６とが成す角度はθに維持される。また、上記ウエハホルダ３４４の矢印Ｐ２方向の回転は１８０°刻みに設定されている。具体的に説明すると、図１３に示すように、上記ウエハ７のオリフラ７ａがＰ１回転中心側に向いている状態から、ホルダ３４３が矢印Ｐ１方向に１８０°回転すると、図１４に示すように、ウエハ７の自転によってウエハ７のオリフラ７ａがＰ１回転中心とは反対側に向く。
【０１２６】
次に、フォトリソグラフィ技術によって、メッキ用下地電極３３２上にレジストパターン（図示せず）を形成して、ウエハ端のメッキ用下地電極３３２が露出する部分に給電することによって電解Ａｕメッキを行うと、図１１（Ｆ）に示すように、Ａｕから成るメッキ電極３３３Ａが形成される。さらに、上記電解Ａｕメッキを続けると、図１０に示すように、膜厚１．５〜５．０μｍのメッキ電極３３３が形成される。
【０１２７】
上記メッキ電極３３３は、メッキ電極による放熱性の効果と半導体レーザ素子の実装時のダメージ低減の効果とを得るために１．５μｍ以上かつ５０μｍ以下の範囲内の厚さであることが望ましい。
【０１２８】
上記レジストパターンは、半導体レーザウエハを半導体レーザ素子に分割するための分割部分を覆っている。これにより、上記分割部分上にはメッキ電極３３３が形成されないから、半導体レーザウエハを半導体レーザ素子に容易に分割することができる。
【０１２９】
次に、上記レジストパターンを除去した後、ｎ−ＧａＡｓ基板１Ａの裏側の基板研磨を行い、半導体レーザ素子分割に適したウエハ厚（５０〜１３０μｍ厚）のｎ−ＧａＡｓ基板１を得る。
【０１３０】
最後に、上記ｎ−ＧａＡｓ基板１の下面にｎ側電極３４を形成して、ｐ側電極３１及びｎ側電極３４のアロイを行うと、リッジ導波路型半導体レーザウエハの積層構造が完成する。
【０１３１】
上記構成の半導体レーザ素子の製造方法によれば、ホルダ３４３の回転軸心Ｌ５が蒸着源４１とウエハ７とを結ぶ直線Ｌ６に対してθで交差する状態で、ホルダ３４３を自転及び公転させながらメッキ用下地電極３３２の蒸着を行うから、図１１（Ｆ）に示すように、誘電体膜２１の水平表面上のメッキ用下地電極３３２の厚さＤ３１や、リッジ部１１上のメッキ用下地電極３３２の厚さＤ３２に比べて、誘電体膜２１の傾斜表面上のメッキ用下地電極３３２の厚さＤ３３は薄くならない。つまり、上記メッキ用下地電極３３２の水平部の膜厚とメッキ用下地電極３３２の傾斜部の膜厚との差が小さい。その結果、上記メッキ用下地電極３３２による電解Ａｕメッキにおいて、メッキ用下地電極３３２の水平部上におけるＡｕメッキの堆積速度と、メッキ用下地電極３３２の傾斜部上におけるＡｕメッキの堆積速度との差が小さくなって、メッキ用下地電極３３２とメッキ電極３３３との間における隙間や空洞を無くすことができる、または、その隙間や空洞を小さくすることができる。すなわち、上記メッキ用下地電極３３２に対するメッキ電極３３３の密着性を高めることができる。
【０１３２】
また、上記メッキ用下地電極３３２とメッキ電極３３３との密着性を高めることができるから、メッキ電極３３３による放熱性が向上して、半導体レーザ素子の熱抵抗を低減できる。したがって、上記半導体レーザ素子の高光出力駆動及び長寿命化が可能となる。
【０１３３】
また、上記ウエハ７を自転かつ公転させながらメッキ用下地電極３３２の蒸着を行うから、上記第１実施形態のメッキ用下地電極３２の構成層数に比べてメッキ用下地電極３３２の構成層数が少なくても、メッキ用下地電極３３２の水平部の膜厚とメッキ用下地電極３３２の傾斜部の膜厚との差を小さくできる。
【０１３４】
また、本実施形態のメッキ用下地電極３３２の構成層数は上記第１実施形態のメッキ用下地電極３２の構成層数に比べて少ないから、上記第１実施形態よりも製造工程を簡略することができる。
【０１３５】
上記第４実施形態では説明しなかったが、ウエハ７は、図１３に示すようにウエハホルダ３４４に取り付けてもよいし、あるいは、図１４に示すようにウエハホルダ３４４に取り付けてもよい。
【第４実施形態】
【０１３６】
本第４実施形態は、図１５に示すような電極蒸着装置でメッキ用下地電極を形成する点が他の実施形態と異なっている。
【０１３７】
上記電極蒸着装置は、回転可能な断面凹形状のホルダ４４３と、このホルダ４４３に回転自在に取り付けられ、ウエハ７を保持する複数のウエハホルダ４４４と、そのウエハ７に蒸着すべき電極金属を持つ電極金属蒸着源の一例としての蒸着源４１とを備えている。上記ホルダ４４３は、メッキ用下地電極の形成時、矢印Ｐ１方向に回転する。一方、上記各ウエハホルダ４４４は、メッキ用下地電極の形成時、ホルダ４４３に対して矢印Ｐ４方向に回転する。つまり、上記メッキ用下地電極の蒸着は、各ウエハ７を自転かつ公転させながら行われる。また、上記ウエハホルダ４４３は、それぞれ、ウエハ７の結晶成長面（ウエハ７の蒸着源４１側の表面）が蒸着源４１に対して斜めに対向するようにウエハ７を保持している。このため、上記蒸着源４１とウエハ７とを結ぶ直線Ｌ８はウエハ７の結晶成長面に対してθ（但し、０°＜θ＜９０°）で交差する。このθは全てのウエハ７に関して略等しく設定されている。つまり上記蒸着源４１とウエハ７とは、電極金属が各ウエハ７の半導体基板の主面に略同じ角度で入射するように配置されている。また、上記蒸着源４１から各ウエハ７までの距離も略等しく設定されている。なお、図１５の４２は電子線ガンである。
【０１３８】
上記構成の電極蒸着装置によれば、ウエハ７を直接取りつけるウエハホルダ４４４の蒸着源４１に対する角度θを、複数のウエハホルダ４４４で同一とすることにより、また、複数のウエハ７と蒸着源４１の角度を均等とすることにより、上記第１〜３実施形態におけるリッジ側面のメッキ密着性向上の効果に加えて、メッキ用下地電極の複数枚蒸着でのメッキ用下地電極厚さの均一性向上や制御性向上の効果を奏する。
【０１３９】
上記第４実施形態では、ホルダ４４３を１個であったが、ホルダ４４３を複数個にしてもよい。例えば、図１６に示すように、２個のホルダ４４３を回転自在に取付部４５３に取り付けてもよい。この取付部４５３は矢印Ｐ５方向に回転可能になっている。なお、図１６の４２は電子線ガンである。
【０１４０】
また、図１６の構成を上記第１〜第３実施形態の電極蒸着装置に用いてもよいのは言うまでもない。
【第５実施形態】
【０１４１】
本第５実施形態は、メッキ用下地電極の蒸着方法としてアークイオンプレーティング法を用いている点が他の実施形態と異なっている。
【０１４２】
上記アークイオンプレーティング法では、図１７に示すように、ウエハ７の一方の斜め上方に蒸着源５０１を配置し、ウエハ７の上方に蒸着源５０２を配置し、ウエハ７の他方の斜め上方に蒸着源５０３を配している。上記蒸着源５０１，５０２，５０３はアーク電源５０４，５０５，５０６に接続されている。このようなアークイオンプレーティング法によっても、上記第１〜第４実施形態と同様の効果を得ることができる。
【０１４３】
上記メッキ用下地電極は、アークイオンプレーティング法のみで形成してもよいし、あるいは、真空蒸着法、スパッタ法及びアークイオンプレーティング法等を適宜組み合わせて形成してもよい。
【０１４４】
また、上記メッキ用下地電極は多層構造であってもよい。上記メッキ用下地電極が多層構造である場合、メッキ用下地電極を構成する複数の層は、同じ蒸着方法で形成してもよいし、あるいは、異なる蒸着方法で形成してもよい。
【０１４５】
また、上記アークイオンプレーティング法では、ウエハ７の斜め上方に少なくとも１つの蒸着源を配置すればよい。
【図面の簡単な説明】
【０１４６】
【図１】図１は本発明の第１実施形態の半導体レーザ素子の概略断面図である。
【図２】図２（Ａ）〜（Ｇ）は上記第１実施形態の半導体レーザ素子の製造工程図である。
【図３】図３はウエハの概略斜視図である。
【図４】図４は上記第１実施形態の電極蒸着装置の概略構成図である。
【図５】図５は上記第１実施形態の電極蒸着装置のホルダ４３を蒸着源側から見た概略図である。
【図６】図６は本発明の第２実施形態の半導体レーザ素子の概略断面図である。
【図７】図７（Ａ）〜（Ｆ）は上記第２実施形態の半導体レーザ素子の製造工程図である。
【図８】図８は上記第２実施形態の電極蒸着装置の概略構成図である。
【図９】図９は上記第２実施形態の電極蒸着装置のホルダを蒸着源側から見た概略図である。
【図１０】図１０は本発明の第３実施形態の半導体レーザ素子の概略断面図である。
【図１１】図１１（Ａ）〜（Ｆ）は上記第３実施形態の半導体レーザ素子の製造工程図である。
【図１２】図１２は上記第３実施形態の電極蒸着装置の概略構成図である。
【図１３】図１３は上記第３実施形態の電極蒸着装置のホルダを蒸着源側から見た概略図である。
【図１４】図１４は上記第３実施形態の電極蒸着装置のホルダを蒸着源側から見た概略図である。
【図１５】図１５は本発明の第４実施形態の電極蒸着装置の概略構成図である。
【図１６】図１６は上記第４実施形態の電極蒸着装置の変形例の概略構成図である。
【図１７】図１７は本発明の第５実施形態のメッキ用下地電極の蒸着方法を説明するための図である。
【図１８】図１８は従来の半導体レーザ素子の概略断面図である。
【図１９】図１９（Ａ）〜（Ｆ）は上記従来の半導体レーザ素子の製造工程図である。
【図２０】図２０は上記従来の電極蒸着装置の概略構成図である。
【符号の説明】
【０１４７】
１  ｎ−ＧａＡｓ基板
２  ｎ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第１クラッド層
３  量子井戸活性層
４  ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層
５  ｐ−Ｉｎ0.5Ｇａ0.5Ｐエッチング停止層
６  ｐ−ＧａＡｓキャップ層
１１  ストライプ状リッジ部
１２  ストライプ状テラス部
１４  ｐ−（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第３クラッド層
２１  誘電体膜
２３  レジストパターン
３１  ｐ側電極
３２，２３２，３３２  メッキ用下地電極
３２ａ  第１のメッキ用下地電極
３２ｂ  第２のメッキ用下地電極
３３，２３３，３３３  メッキ電極
３４  ｎ側電極
４１  蒸着源
４２  電子線ガン
４３，２４３，３４３，４４３  ホルダ
２４４，３４４，４４４  ウエハホルダ
【図１】
2005191380.tif 000003
【図２】
2005191380.tif 000004
【図３】
2005191380.tif 000005
【図４】
2005191380.tif 000006
【図５】
2005191380.tif 000007
【図６】
2005191380.tif 000008
【図７】
2005191380.tif 000009
【図８】
2005191380.tif 000010
【図９】
2005191380.tif 000011
【図１０】
2005191380.tif 000012
【図１１】
2005191380.tif 000013
【図１２】
2005191380.tif 000014
【図１３】
2005191380.tif 000015
【図１４】
2005191380.tif 000016
【図１５】
2005191380.tif 000017
【図１６】
2005191380.tif 000018
【図１７】
2005191380.tif 000019
【図１８】
2005191380.tif 000020
【図１９】
2005191380.tif 000021
【図２０】
2005191380.tif 000022