(57)【要約】【課題】漏れ電流が小さく且つ安定した耐圧を有する半導体装置を容易に製造する。【解決手段】半導体装置の第３の半導体領域(23)は、第２の半導体領域(22)の外側面(22b)と第１の半導体領域(21)の外側面(21a)を包囲して下方に延伸する外縁領域(23a)を有する。第３の半導体領域(23)の外縁領域(23a)では、深さ方向に不純物拡散濃度が減少するため、外縁領域(23a)の外側を通る経路ほど電気抵抗が増加する。また、第２の半導体領域(22)と第３の半導体領域(23)との間のＰＮ接合領域は、外縁領域(23a)の内側に形成され、半導体基板(27)の側面(28)から完全に離間される。従って、逆方向バイアスがＰＮ接合領域に印加されたとき、ＰＮ接合領域の外周部には電流が流れ難くなり、逆方向耐圧が変動することがない。【選択図】図１
2005317894.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体領域と、該第１の半導体領域よりも高い不純物拡散濃度で該第１の半導体領域の一方側に形成された第２の半導体領域と、前記第１の半導体領域及び前記第２の半導体領域とは異なる導電型を有し且つ前記第１の半導体領域とは反対側で前記第２の半導体領域に隣接して配置された第３の半導体領域とを有する半導体基板を備え、前記第２の半導体領域と前記第３の半導体領域との間にＰＮ接合領域を形成した半導体装置において、
前記半導体基板は、前記第１の半導体領域よりも高い不純物拡散濃度で前記第１の半導体領域の他方側に形成された第４の半導体領域を備え、
前記第３の半導体領域は、前記第２の半導体領域の外側面と前記第１の半導体領域の外側面とを包囲する外縁領域を有し、
前記外縁領域は、前記第４の半導体領域に到達せずに下方に向かい徐々に幅狭に形成され且つ深さ方向に不純物濃度が減少することを特徴とする半導体装置。
【請求項２】
第１の半導体領域と、該第１の半導体領域よりも高い不純物拡散濃度で該第１の半導体領域の一方側に形成された第２の半導体領域と、前記第１の半導体領域及び前記第２の半導体領域とは異なる導電型を有し且つ前記第１の半導体領域とは反対側で前記第２の半導体領域に隣接して配置された第３の半導体領域とを有する半導体基板を備え、前記第２の半導体領域と前記第３の半導体領域との間にＰＮ接合領域を形成した半導体装置において、
前記半導体基板は、前記第１の半導体領域よりも高い不純物拡散濃度で前記第１の半導体領域の他方側に形成された第４の半導体領域を備え、
前記第３の半導体領域は、前記第２の半導体領域の外側面と、前記第１の半導体領域の外側面と、前記第４の半導体領域の外側面とを包囲する外縁領域を有し、
前記第２の半導体領域の外側面と、前記第１の半導体領域の外側面と、前記第４の半導体領域の外側面は、前記半導体基板の側面に露出しないことを特徴とする半導体装置。
【請求項３】
前記第３の半導体領域の外縁領域と前記第４の半導体領域の外側面とが接触する他方の主面は、開口部が形成された絶縁層により被覆され、前記開口部を通じて前記第４の半導体領域と電極とが接触する請求項２に記載の半導体装置。
【請求項４】
前記第１の半導体領域の外側面は、環状突起を備え、
前記第１の半導体領域の外側面と前記第２の半導体領域の外側面は、前記環状突起を底部として錐体状に傾斜し、
前記第１の半導体領域の外側面と前記第４の半導体領域の外側面は、前記環状突起を底部として逆錐体状に傾斜する請求項２又は３に記載の半導体装置。
【請求項５】
前記第３の半導体領域は、前記環状突起を境界として上方及び下方に向かって徐々に幅広に形成され且つ不純物濃度が増大する請求項１〜４の何れか１項に記載の半導体装置。
【請求項６】
第１の半導体領域を構成する半導体基板の一方の主面及び他方の主面から第１の不純物をドーピングして、前記第１の半導体領域よりも不純物拡散濃度の高い第２の半導体領域及び第４の半導体領域を前記第１の半導体領域の一方側及び他方側に形成する工程と、
前記第２の半導体領域の主面に開口部を有するレジスト膜を被覆する工程と、
前記レジスト膜の開口部から前記第２の半導体領域の露出部分に第２の不純物をドーピングして、前記第１の半導体領域及び前記第２の半導体領域とは異なる導電型を有する第３の半導体領域の外縁領域を前記第１の半導体領域及び前記第２の半導体領域を包囲して形成する工程と、
前記レジスト膜を除去した後に、前記第２の半導体領域の上面全体に再び第２の不純物をドーピングして前記第２の半導体領域の主面に前記第３の半導体領域を形成する工程と、
前記第２の半導体領域の主面に対して垂直で前記外縁領域内を通る平面に沿って前記半導体基板を切断する工程とを含むことを特徴とする半導体装置の製法。
【請求項７】
第１の半導体領域を構成する半導体基板の一方の主面及び他方の主面から第１の不純物をドーピングして、前記第１の半導体領域よりも不純物拡散濃度の高い第２の半導体領域及び第４の半導体領域を前記第１の半導体領域の一方側及び他方側に形成する工程と、
前記第２の半導体領域の主面に開口部を有するレジスト膜を被覆すると共に、前記第４の半導体領域の主面に開口部を有するレジスト膜を被覆する工程と、
前記レジスト膜の開口部から前記第２の半導体領域及び第４の半導体領域の露出部分に第２の不純物をドーピングして、前記第１の半導体領域、前記第２の半導体領域及び前記第４の半導体領域とは異なる導電型を有する第３の半導体領域の外縁領域を前記第１の半導体領域、前記第２の半導体領域及び第４の半導体領域を包囲して形成する工程と、
前記レジスト膜を除去した後に、前記第２の半導体領域の上面全体に再び第２の不純物をドーピングして前記第２の半導体領域の主面に前記第３の半導体領域を形成する工程と、
前記第２の半導体領域の主面に対して垂直で前記外縁領域内を通る平面に沿って前記半導体基板を切断する工程とを含むことを特徴とする半導体装置の製法。
【請求項８】
前記第３の半導体領域の外縁領域と前記第４の半導体領域の外側面とが接触する他方の主面を絶縁層により被覆する工程と、
前記絶縁層により包囲される開口部を通じて前記第４の半導体領域に電気的に接続された電極を形成する工程とを含む請求項７に記載の半導体装置の製法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高耐圧を有するダイオード等の半導体装置とその製法に関する。
【背景技術】
【０００２】
例えば下記特許文献１及び特許文献２に開示されるように、ＰＮ接合を形成する半導体領域の素子周辺側より素子中央側で不純物拡散濃度を高くして、ブレークダウン（降伏現象）を素子中央側で生じさせるプレーナ構造型ダイオードは公知である。このようなＰＮ接合ダイオ−ドは、ＰＮ接合が露出する半導体基板の側面に傾斜を形成したメサ構造ダイオードに比較して信頼性向上が期待された。
【０００３】
【特許文献１】ＷＯ０３／０８１６８１号公報（第１１頁、図１）
【特許文献２】特開２００２−１８５０１６公報（第９頁、図１）
【０００４】
特許文献１に開示されるダイオードは、図１１に示すように、Ｎ＋型領域(1)と、Ｎ＋型領域(1)の一方（上方）の主面上に形成されたＰ＋型領域(2)と、Ｎ＋型領域(1)とＰ＋型領域(2)との間に配置され且つＮ＋型領域(1)及びＰ＋型領域(2)よりも不純物拡散濃度の低いＮ−型領域(3)とを備えた半導体基板(4)により構成される。Ｐ＋型領域(2)は、Ｎ＋型領域(1)に直接接合された平坦な底面(2a)及び湾曲状の傾斜面(2b)を有する皿状凹部と、皿状凹部を包囲し且つＮ−型領域(3)を介してＮ＋型領域(1)上に配置された平坦部(2c)とを有する。底面(2a)、傾斜面(2b)及び平坦部(2c)を含むＰ＋型領域(2)の主面（上面）全体には窪み(6a)を有する第１の電極(6)が形成され、Ｎ＋型領域(1)の他方（下方）の主面には第２の電極(5)が形成される。ダイオード(10)の上面の略中央には凹部(7)が形成され、半導体基板(4)の内部略中央には、Ｐ＋型領域(2)の平坦な底面(2a)及び湾曲状の傾斜面(2b)と、Ｎ＋型領域(1)の内側に形成された皿状凹部(1a)とが直接ＰＮ接合する内側接合領域(8)を備える。内側接合領域(8)は、Ｎ−型領域(3)より不純物拡散濃度の高いＮ＋型領域(1)とＰ＋型領域(2)とが直接接合されて平面ＰＮ接合を形成するため、Ｎ＋型領域(1)及びＰ＋型領域(2)から算定される所望の耐圧が得られる。Ｎ−型領域(3)は、内側接合領域(8)を包囲して環状に形成され且つＰ＋型領域(2)に対して直接接合される外側接合領域(9)をＰ＋型領域(2)と共に形成する。また、Ｎ−型領域(3)は、Ｎ＋型領域(1)の皿状凹部(1a)に向かって先細となる環状の傾斜面(3a)と、傾斜面(3a)を包囲する水平な平坦面(3b)とを備え、傾斜面(3a)及び平坦面(3b)がＰ＋型領域(2)にＰＮ接合する。外側接合領域(9)は、半導体基板(4)の側面から露出した外端部(9a)を備える。不純物拡散濃度の高いＰ＋型領域(2)と不純物拡散濃度の低いＮ−型領域(3)との間に形成された外側接合領域(9)から広がる空乏層は幅広く形成され、特に不純物拡散濃度の低いＮ−型領域(3)に広く形成される。
【０００５】
また、特許文献２に開示されるダイオードは、図１２に示すように、Ｎ型のシリコン基板(11)の一方（上方）の主面側に形成されたＰ型の第３半導体領域(13)と、Ｎ型のシリコン基板(11)の他方（下方）の主面側に形成されたＮ型の第２半導体領域(12)と、第２半導体領域(12)及び第３半導体領域(13)の間の領域の中央に形成されたＮ型の第１半導体領域(14)と、第２半導体領域(12)及び第３半導体領域(13)の間の領域における第１半導体領域(14)の周囲に形成されたＮ型の第４半導体領域(15)とを備える。第１半導体領域(14)の不純物拡散濃度は、第１半導体領域(14)を取り囲む第４半導体領域(15)の不純物密度よりも高く設定される。Ｐ型の第３半導体領域(13)の一方（上方）の主面側には第２主電極層(17)が形成され、Ｎ型の第２半導体領域(12)の他方（下方）の主面側には第１主電極層(16)が形成される。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図１１に示す従来のダイオードでは、ダイオード(10)を構成する半導体基板(4)の上面の略中央に凹部(7)を設けることにより断面形状が複雑となるため、第１の電極(6)の形成等が難しくなるばかりでなく、機械的応力が凹部(7)に集中して結晶欠陥による特性低下を起こし易い問題点があった。また、ダイオード(10)を製造する際に、半導体基板(4)の上面の中心部をシリコンエッチング等により切り欠いて凹部(7)を形成する特殊な加工技術を必要とするため、半導体基板(4)の製造工程が煩雑となり、一般的なプレーナ構造よりも安定した形状が得られ難い問題があった。
【０００７】
また、図１２に示す従来のダイオードでは、シリコン基板(11)内のＰＮ接合面(18)の中央部に形成される降伏領域(20)の最外部からシリコン基板(11)の外周までＰＮ接合近傍の不純物拡散濃度が全て同一であるため、降伏現象の発生領域がシリコン基板(11)の側面(19)までシフトする可能性がある。シリコン基板(11)を切断分離するダイスによる機械的な切断方法では、シリコン基板(11)の側面(19)に破砕層が形成され易い。また、シリコン基板(11)の側面(19)は保護膜で被覆されておらず、イオンを含む異物が付着し易い。このため、降伏発生領域がシリコン基板(11)の側面(19)までシフトすると、降伏電圧が変動し、安定した高い耐圧値が得られない問題点があった。また、過大な逆方向電流がシリコン基板(11)の側面(19)を通じて流れ、シリコン基板(11)を焼損する虞があった。
【０００８】
そこで、本発明の目的は、漏れ電流が小さく且つ安定した耐圧が得られると共に、製造が容易な半導体装置とその製法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明による第１の半導体装置は、第１の半導体領域(21)と、第１の半導体領域(21)よりも高い不純物拡散濃度で第１の半導体領域(21)の一方側に形成された第２の半導体領域(22)と、第１の半導体領域(21)及び第２の半導体領域(22)とは異なる導電型を有し且つ第１の半導体領域(21)とは反対側で第２の半導体領域(22)に隣接して配置された第３の半導体領域(23)とを有する半導体基板(27)を備え、第２の半導体領域(22)と第３の半導体領域(23)との間にＰＮ接合領域が形成される。半導体基板(27)は、第１の半導体領域(21)よりも高い不純物拡散濃度で第１の半導体領域(21)の他方側に形成された第４の半導体領域(24)を備えている。第３の半導体領域(23)は、第２の半導体領域(22)の外側面(22b)と第１の半導体領域(21)の外側面(21a)を包囲する外縁領域(23a)を有し、外縁領域(23a)は、第４の半導体領域(24)に到達せずに下方に向かい徐々に幅狭に形成され且つ深さ方向に不純物濃度が減少する。このため、降伏現象の発生領域を半導体チップ(27)の中央側に形成できる。また、第２の半導体領域(22)と第３の半導体領域(23)との間のＰＮ接合(22a)は、半導体基板(27)の側面(28)から完全に離間して外縁領域(23a)の内側に形成されるため、半導体基板(27)側面の結晶欠陥や異物付着は、降伏現象に悪影響を及ぼさない。更に、第３の半導体領域(23)の外縁領域(23a)は深さ方向に不純物拡散濃度が減少するから、外縁領域(23a)の外側では空乏層の広がり幅が大きく、また電気抵抗も増加する。このため、ＰＮ接合を形成する外側面(21a)と内側のＰＮ接合(22a)に逆方向バイアスが印加されたとき、外側面(21a)の外周部には電流が流れ難く、内側のＰＮ接合(22a)を流れる逆方向電流の経路が外縁領域(23a)の外側に偏向することがなく、耐圧変動が生じ難くなると共に過大な逆方向漏れ電流が流れることが抑制される。また、外縁領域(23a)が下方に向かい徐々に幅狭に形成されるので、第３の半導体領域(23)と第２の半導体領域(22)との界面に形成されるＰＮ接合を流れる電流経路の断面積を比較的大きくでき、比較的大きい電流容量が得られる。更に、第１の半導体領域(21)よりも不純物拡散濃度の高い第４の半導体領域(24)を第１の半導体領域(21)の他方側に形成し、外縁領域(23a)を第４の半導体領域(24)に到達しないように形成したので、第１の半導体領域(21)に幅広の空乏層を形成でき、降伏発生領域がシリコン基板(11)の側面側にシフトすることが防止される。また、第４の半導体領域(24)に電極を低抵抗接触させて形成できるので、半導体素子の動作電圧が小さくなる。更に、機械的応力が集中する箇所が少ない外形が平坦なプレーナ構造の半導体装置を形成して、結晶欠陥による特性劣化を抑制することができる。
【００１０】
本発明の第２の半導体装置は、第１の半導体領域(21)と、第１の半導体領域(21)よりも高い不純物拡散濃度で第１の半導体領域(21)の一方側に形成された第２の半導体領域(22)と、第１の半導体領域(21)及び第２の半導体領域(22)とは異なる導電型を有し且つ第１の半導体領域(21)とは反対側で第２の半導体領域(22)に隣接して配置された第３の半導体領域(23)とを有する半導体基板(27)を備え、第２の半導体領域(22)と第３の半導体領域(23)との間にＰＮ接合領域を形成する。半導体基板(27)は、第１の半導体領域(21)よりも高い不純物拡散濃度で第１の半導体領域(21)の他方側に形成された第４の半導体領域(24)を備えている。第３の半導体領域(23)は、第２の半導体領域(22)の外側面(22b)と、第１の半導体領域(21)の外側面(21a)と、第４の半導体領域(24)の外側面(24b)とを包囲する外縁領域(23a)を有する。第２の半導体領域(22)の外側面(22b)と、第１の半導体領域(21)の外側面(21a)と、第４の半導体領域(24)の外側面(24b)は、半導体基板(27)の側面(28)に露出しない。この構造では、ダイシングにより切断された半導体基板(27)の側面(28)において第１の半導体領域(21)と外縁領域(23a)との界面に形成されるＰＮ接合が露出しないので、半導体基板(27)の側面(28)に結晶欠陥や異物付着があっても逆方向漏れ電流が増加しない。このため、第１の半導体装置より更に耐圧を安定して向上させることができる。
【００１１】
また、本発明による第１の半導体装置の製法は、第１の半導体領域(21)を構成する半導体基板(27)の一方の主面(27a)及び他方の主面(27b)から第１の不純物をドーピングして、第１の半導体領域(21)よりも不純物拡散濃度の高い第２の半導体領域(22)及び第４の半導体領域(24)を第１の半導体領域(21)の一方側及び他方側に形成する工程と、第２の半導体領域(22)の主面(22a)に開口部(31a)を有するレジスト膜(31)を被覆する工程と、レジスト膜(31)の開口部(31a)から第２の半導体領域(22)の露出部分に第２の不純物をドーピングして、第１の半導体領域(21)及び第２の半導体領域(22)とは異なる導電型を有し且つ深さ方向に向かって不純物拡散濃度が減少する第３の半導体領域(23)の外縁領域(23a)を第１の半導体領域(21)及び第２の半導体領域(22)を包囲して形成する工程と、レジスト膜(31)を除去した後に、第２の半導体領域(22)の上面全体に再び第２の不純物をドーピングして第２の半導体領域(22)の主面(22a)に第３の半導体領域(23)を形成する工程と、第２の半導体領域(22)の主面(22a)に対して垂直で外縁領域(23a)内を通る平面(D)に沿って半導体基板(27)を切断する工程とを含む。レジスト膜(31)のない第２の半導体領域(22)の露出部分に第２の不純物をドーピングして、第１の半導体領域(21)及び第２の半導体領域(22)とは異なる導電型を有し且つ深さ方向に向かって不純物拡散濃度が減少する第３の半導体領域(23)の外縁領域(23a)を第１の半導体領域(21)に達する深さで容易に形成することができる。
【００１２】
本発明の第２の半導体装置の製法は、第１の半導体領域(21)を構成する半導体基板(27)の一方の主面(27a)及び他方の主面(27b)から第１の不純物をドーピングして、第１の半導体領域(21)よりも不純物拡散濃度の高い第２の半導体領域(22)及び第４の半導体領域(24)を第１の半導体領域(21)の一方側及び他方側に形成する工程と、第２の半導体領域(22)の主面(22a)に開口部(31a)を有するレジスト膜(31)を被覆すると共に、第４の半導体領域(24)の主面(24a)に開口部(32a)を有するレジスト膜(32)を被覆する工程と、レジスト膜(31,32)の開口部(31a,32a)から第２の半導体領域(22)及び第４の半導体領域(24)の露出部分に第２の不純物をドーピングして、第１の半導体領域(21)、第２の半導体領域(22)及び第４の半導体領域(24)とは異なる導電型を有する第３の半導体領域(23)の外縁領域(23a)を第１の半導体領域(21)、第２の半導体領域(22)及び第４の半導体領域(24)を包囲して形成する工程と、レジスト膜(31,32)を除去した後に、第２の半導体領域(22)の上面全体に再び第２の不純物をドーピングして第２の半導体領域(22)の主面(22a)に前記第３の半導体領域(23)を形成する工程と、第２の半導体領域(22)の主面(22a)に対して垂直で外縁領域(23a)内を通る平面(D)に沿って半導体基板(27)を切断する工程とを含む。
【発明の効果】
【００１３】
本発明では、シリコンエッチング等の特殊な加工技術を必要とせずに、電気的特性が安定した信頼性の高いプレーナ構造の半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明による半導体装置とその製法をダイオードに適用した実施の形態を図１〜図１０について説明する。
【００１５】
本実施の形態の半導体装置としての第１のダイオード(30)は、図１に示すように、Ｎ−型の導電型を有する第１の半導体領域(21)と、第１の半導体領域(21)よりも高い不純物拡散濃度で第１の半導体領域(21)の一方側にＮ＋型の導電型として形成された第２の半導体領域(22)と、Ｐ＋型の導電型を有し且つ第１の半導体領域(21)とは反対側で第２の半導体領域(22)に隣接して配置された第３の半導体領域(23)と、第１の半導体領域(21)の他方側に形成され且つ第１の半導体領域(21)よりも不純物拡散濃度の高いＮ＋型の導電型を有する第４の半導体領域(24)と、第４の半導体領域(24)に電気的に接続された第１の電極(26)と、第３の半導体領域(23)に電気的に接続された第２の電極(25)とを有する半導体チップ(27)を備えている。第２の半導体領域(22)と第３の半導体領域(23)との間にＰＮ接合領域が形成される。第３の半導体領域(23)は、第２の半導体領域(22)の傾斜する外側面(22b)と第１の半導体領域(21)の傾斜する外側面(21a)を包囲して下方に延伸するＰ＋型の導電型を有する外縁領域(23a)を備えている。第３の半導体領域(23)の外縁領域(23a)は、第４の半導体領域(24)に到達せずに下方に向かい徐々に幅狭に形成される。
【００１６】
第３の半導体領域(23)の不純物拡散濃度は、半導体チップ(27)の上面側から下面側に向かって深さ方向に減少し、第３の半導体領域(23)の外縁領域(23a)は、図２の点線(23b)で示すように、第２の半導体領域(22)に隣接する内側よりも更に不純物拡散濃度が減少する。このため、外縁領域(23a)では、深いほど電気抵抗値が増加して、空乏層が広がり易く、また電流（漏れ電流）が流れ難くなる。第１の半導体領域(21)は、第２の半導体領域(22)及び第４の半導体領域(24)と共にダイオード(30)のカソード領域を形成し、第３の半導体領域(23)は、ダイオード(30)のアノード領域を形成する。
【００１７】
本実施の形態のダイオード(30)では、上述のように第３の半導体領域(23)の外縁領域(23a)では深さ方向に不純物拡散濃度が減少する。即ち、外縁領域(23a)の不純物濃度は第２の半導体領域(22)と接する部分の第３の半導体領域(23)の不純物濃度よりも低く、第３の半導体領域(23)の外縁領域(23a)との界面にＰＮ接合を形成する第１の半導体領域(21)の不純物濃度は、第３の半導体領域(23)との界面にＰＮ接合(22a)を形成する第２の半導体領域(22)の不純物濃度よりも低い。このため、半導体チップ(27)の中央側には相対的に不純物濃度の高いＰ型半導体領域とＮ型半導体領域が接触して形成されたＰＮ接合が形成され、半導体チップ(27)の外周側には相対的に不純物濃度の低いＰ型半導体領域とＮ型半導体領域が接触して形成されたＰＮ接合が形成される。従って、外側面(21a)のＰＮ接合と内側のＰＮ接合(22a)に逆方向バイアスが印加されたときに、外側面(21a)から広がる空乏層の幅はＰＮ接合(22a)から広がる空乏層の幅よりも広くなる。このため、降伏現象の発生領域を半導体チップ(27)の中央側に形成できる。また、第２の半導体領域(22)と第３の半導体領域(23)との間のＰＮ接合(22a)は、外縁領域(23a)の内側に形成され、半導体チップ(27)の側面(28)から完全に離間される。従って、半導体チップ(27)の側面(28)における結晶欠陥や異物の付着が、降伏現象の発生領域に悪影響を及ぼすことはない。更に、第３の半導体領域(23)の外縁領域(23a)では深さ方向に不純物拡散濃度が減少するから、外縁領域(23a)の外側では空乏層の広がり幅が大きく、また電気抵抗も増加する。このため、外側面(21a)のＰＮ接合と内側のＰＮ接合(22a)に逆方向バイアスが印加されたとき、外側面(21a)のＰＮ接合の外周部には電流が流れ難く、内側のＰＮ接合(22a)を流れる逆方向電流の経路が外縁領域(23a)の外側に偏向することがない。結果として、降伏現象が半導体チップ(27)の中央側で安定して発生するため耐圧変動が生じなくなると共に、半導体チップ(27)の側面を通じて過大な逆方向漏れ電流が流れることを抑制できる。また、第３の半導体領域(23)は、第２の半導体領域(22)との界面に比較的大きなＰＮ接合面を形成するので、比較的大きい電流容量が得られる。更に、機械的応力が集中する箇所が少ない外形が平坦なプレーナ構造の半導体装置を形成して、結晶欠陥による特性劣化を抑制することができる。
【００１８】
次に、図１に示す第１のダイオード(30)の製法について説明する。まず、図３に示すようにＮ−型の導電型を有する第１の半導体領域(21)を構成する半導体チップ(27)を用意する。次に、半導体チップ(27)の一方の主面(27a)及び他方の主面(27b)から第１の不純物をドーピングして、第１の半導体領域(21)よりも不純物拡散濃度の高い第２の半導体領域(22)及び第４の半導体領域(24)を、図４に示すように、第１の半導体領域(21)の一方側及び他方側に形成する。この場合に第２の半導体領域(22)及び第４の半導体領域(24)の一方を他方より先に形成した後に、他方を形成し又は第２の半導体領域(22)と第４の半導体領域(24)とを同時に形成してもよい。続いて、図５に示すように、第２の半導体領域(22)の主面(22a)に開口部(31a)を有するレジスト膜(31)を被覆し、レジスト膜(31)の開口部(31a)から第２の半導体領域(22)の露出部分に第２の不純物をドーピングする。従って、図６に示すように、第１の半導体領域(21)及び第２の半導体領域(22)を包囲して形成される外縁領域(23a)は、第１の半導体領域(21)及び第２の半導体領域(22)とは異なる導電型を有し且つ深さ方向に向かって不純物拡散濃度が減少する。
【００１９】
その後、図７に示すように、第２の半導体領域(22)からレジスト膜(31)を除去し、第２の半導体領域(22)の上面全体に再び第２の不純物をドーピングして第２の半導体領域(22)の主面(22a)に第３の半導体領域(23)を形成し、第３の半導体領域(23)の上面に第２の電極(25)を形成すると共に、第４の半導体領域(24)の底面に第１の電極(26)を形成する。最後に、第２の半導体領域(22)の主面(22a)に対して垂直で外縁領域(23a)内、例えば、外縁領域のほぼ中央を通る図８に示す平面(D)に沿って半導体チップ(27)を切断する。このように、本実施の形態では、レジスト膜(31)のない第２の半導体領域(22)の露出部分に第２の不純物をドーピングして、第１の半導体領域(21)及び第２の半導体領域(22)とは異なる導電型を有し且つ深さ方向に向かって不純物拡散濃度が減少する第３の半導体領域(23)の外縁領域(23a)を第１の半導体領域(21)に達する深さで容易に形成することができる。
【００２０】
本発明の前記の実施の形態は、変更が可能である。例えば、第１の半導体領域(21)、第２の半導体領域(22)及び第４の半導体領域(24)をＮ型とし、第３の半導体領域(23)をＰ型としたが、逆に、第１の半導体領域(21)、第２の半導体領域(22)及び第４の半導体領域(24)をＰ型とし、第３の半導体領域(23)をＮ型としてもよい。また、図７に示すように、レジスト膜(31)を除去して第３の半導体領域(23)の主面全面に第２の不純物をドーピングする代わりに、外縁領域(23a)の上方の主面にレジスト膜を形成し、第２の半導体領域(22)の上方に形成したこのレジスト膜の開口部から第２の不純物をドーピングすれば、第２の半導体領域(22)の上方の第３の半導体領域(23)には十分な量の第２の不純物が拡散され、レジスト膜の下方にある外縁領域(23a)を含む第３の半導体領域(23)には第２の不純物が不十分に拡散する濃度分布を形成することができる。
【００２１】
図９は、本発明の別の実施の形態を示す。図９に示す第２のダイオード(34)は、前述した図１のダイオード(30)の構造と同様に、第１の半導体領域(21)と、第１の半導体領域(21)よりも高い不純物拡散濃度で第１の半導体領域(21)の一方側に形成された第２の半導体領域(22)と、第１の半導体領域(21)及び第２の半導体領域(22)とは異なる導電型を有し且つ第１の半導体領域(21)とは反対側で第２の半導体領域(22)に隣接して配置された第３の半導体領域(23)とを有する半導体チップ(27)を備え、第２の半導体領域(22)と第３の半導体領域(23)との間にＰＮ接合領域を形成し、半導体チップ(27)は、第１の半導体領域(21)よりも高い不純物拡散濃度で第１の半導体領域(21)の他方側に形成された第４の半導体領域(24)を備えている。第３の半導体領域(23)は、第２の半導体領域(22)の外側面(22b)と、第１の半導体領域(21)の外側面(21a)と、第４の半導体領域(24)の外側面(24b)とを包囲する外縁領域(23a)を有し、第２の半導体領域(22)の外側面(22b)と、第１の半導体領域(21)の外側面(21a)と、第４の半導体領域(24)の外側面(24b)は、半導体チップ(27)の側面(28)に露出しない。図９に示すように、第１の半導体領域(21)の外側面(21a)は、環状突起(21b)を備え、第１の半導体領域(21)の外側面(21a)と第２の半導体領域(22)の外側面(22b)は、環状突起(21b)を底部として截頭円錐状又は截頭角錐状の錐体状に傾斜し、第１の半導体領域(21)の外側面(21a)と第４の半導体領域(24)の外側面(24b)は、環状突起(21b)を底部として逆錐体状に傾斜する。また、第３の半導体領域(23)は、環状突起(21b)を境界として上方及び下方に向かって徐々に幅広に形成され且つ不純物濃度が増大する。
【００２２】
図１のダイオード(30)は、半導体チップ(27)の側面(28)に外側面(21a)の界面が露出するが、図９のダイオード(34)では、外縁領域(23a)が半導体チップ(27)の側面(28)全体を例えばＰ型半導体領域として形成されるため、半導体チップ(27)の側面を通じて過大な逆方向漏れ電流が流れることをより確実に防止できる。
【００２３】
図９に示すダイオード(34)を製造する際には、図１のダイオード(30)と同様に、第１の半導体領域(21)を構成する半導体基板(27)の一方の主面(27a)及び他方の主面(27b)から第１の不純物をドーピングして、第１の半導体領域(21)よりも不純物拡散濃度の高い第２の半導体領域(22)及び第４の半導体領域(24)を第１の半導体領域(21)の一方側及び他方側に形成する。次に、図１０に示すように、第２の半導体領域(22)の主面(22a)に開口部(31a)を有するレジスト膜(31)を被覆すると共に、第４の半導体領域(24)の主面(24a)に開口部(32a)を有するレジスト膜(32)を被覆し、レジスト膜(31,32)の開口部(31a,32a)から第２の半導体領域(22)及び第４の半導体領域(24)の露出部分に第２の不純物をドーピングして、第１の半導体領域(21)、第２の半導体領域(22)及び第４の半導体領域(24)とは異なる導電型を有する第３の半導体領域(23)の外縁領域(23a)を第１の半導体領域(21)、第２の半導体領域(22)及び第４の半導体領域(24)を包囲して形成する。レジスト膜(31,32)を除去した後に、第２の半導体領域(22)の上面全体に再び第２の不純物をドーピングして第２の半導体領域(22)の主面(22a)に第３の半導体領域(23)を形成する。
【００２４】
続いて、図８に示す工程と同様に、第２の半導体領域(22)の主面(22a)に対して垂直で外縁領域(23a)内を通る平面(D)に沿って半導体基板(27)を切断するが、本実施の形態では、第３の半導体領域(23)の外縁領域(23a)と第４の半導体領域(24)の外側面(24b)とが接触する他方の主面(27b)を絶縁層(33)により被覆し、絶縁層(33)により包囲される開口部(33a)を通じて第４の半導体領域(24)に電気的に接続された電極(26)を形成する。図９に示すように、第３の半導体領域(23)の上面全体を被覆する第２の電極(25)に対し、第１の電極(26)は、第４の半導体領域(24)の他方の主面(27b)の一部を被覆し、外観が異なるため、図１のダイオード(30)と比較して、ダイオード(34)のＰ型半導体領域側のアノード電極とＮ型半導体領域側のカソード電極を容易に判別できる。本実施の形態のダイオード(30,34)を製造する際の工程順序は、本発明を限定するものではない。第２の半導体領域(22)及び第４の半導体領域(24)の露出部分に第２の不純物をドーピングして、第３の半導体領域(23)の外縁領域(23a)を形成する際に、第２の半導体領域(22)と第４の半導体領域(24)との何れかを先にドーピングしてもよいが、同時に処理してもよい。詳述しないが、図９に示すダイオード(34)も前述した図１に示すダイオード(30)と同様の種々の変更が可能である。
【産業上の利用可能性】
【００２５】
本発明では、付着物等の影響による漏れ電流を抑制して安定した耐圧が得られると共に、製造が容易な信頼性の高い半導体装置を得ることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明による半導体装置をダイオードに適用した実施の形態を示す断面図
【図２】図１のＡ−Ｂ線に沿う半導体チップの深さに対する各半導体領域の不純物拡散濃度を示すグラフ
【図３】図１のダイオードの製法を示す第１の工程断面図
【図４】図１のダイオードの製法を示す第２の工程断面図
【図５】図１のダイオードの製法を示す第３の工程断面図
【図６】図１のダイオードの製法を示す第４の工程断面図
【図７】図１のダイオードの製法を示す第５の工程断面図
【図８】図１のダイオードの製法を示す第６の工程断面図
【図９】本発明による半導体装置をダイオードに適用した別の実施の形態を示す断面図
【図１０】図９のダイオードの製法の工程を示す断面図
【図１１】メサ構造を有する従来のダイオードを示す断面図
【図１２】プレーナ構造を有する従来のダイオードを示す断面図
【符号の説明】
【００２７】
(21)・・第１の半導体領域、  (21a)・・外側面、  (22)・・第２の半導体領域、  (22a)・・主面、  (22b)・・外側面、  (23)・・第３の半導体領域、  (23a)・・外縁領域、  (24)・・第４の半導体領域、  (25)・・第２の電極、  (26)・・第１の電極、  (27)・・半導体チップ（半導体基板）、  (28)・・側面、  (30)・・ダイオード、  (31)・・レジスト膜、
【図１】
2005317894.tif 000003
【図２】
2005317894.tif 000004
【図３】
2005317894.tif 000005
【図４】
2005317894.tif 000006
【図５】
2005317894.tif 000007
【図６】
2005317894.tif 000008
【図７】
2005317894.tif 000009
【図８】
2005317894.tif 000010
【図９】
2005317894.tif 000011
【図１０】
2005317894.tif 000012
【図１１】
2005317894.tif 000013
【図１２】
2005317894.tif 000014