(57)【要約】【課題】  ランプアップ機能を有する絶縁耐圧試験装置において、有負荷時においてもランプアップ時間の終了時点で発生電圧を基準発生電圧にまで上げることを可能とする。【解決手段】  基準電圧発生制御手段から乗算型Ｄ／Ａコンバータに基準電圧発生信号とランプアップ信号とを与えてランプ波形電圧を出力させ、そのランプ波形電圧をトランスにより昇圧してその発生電圧を基準電圧発生制御手段にフィードバックしながら被試験物Ｘに印加してその絶縁耐圧を試験するにあたって、ランプアップ時間をＴ，ランプアップ時間終了時点でトランスより出力されるべき基準発生電圧をＶとして、ランプアップ時間Ｔ中の所定時間Ｔ１時点におけるフィードバック系の帰還電圧Ｖ１からランプアップ時間終了時点での発生電圧Ｖ２を予測し、例えば基準発生電圧Ｖと予測発生電圧Ｖ２との比α（＝Ｖ／Ｖ２）に基づいて所定時間Ｔ１以降の基準電圧発生信号を制御する。【選択図】  図６
2005315759.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧発生信号およびランプアップ信号をそれぞれデジタル信号として出力する基準電圧発生制御手段と、上記各デジタル信号を受けてアナログのランプ波形電圧を出力するＤ／Ａコンバータと、上記ランプ波形電圧を昇圧する昇圧回路と、上記昇圧回路の出力電圧をＡ／Ｄコンバータを介して上記基準電圧発生制御手段に与えるフィードバック系とを含み、上記基準電圧発生制御手段により設定された上記昇圧回路の出力電圧を被試験物に印加してその絶縁耐圧を試験する絶縁耐圧試験装置において、
上記基準電圧発生制御手段は、上記ランプ波形電圧を発生させるランプアップ時間をＴ，そのランプアップ時間終了時点で上記昇圧回路より出力されるべき基準発生電圧をＶとして、上記ランプアップ時間Ｔ中の所定時間Ｔ１時点における上記フィードバック系の帰還電圧Ｖ１からランプアップ時間終了時点での発生電圧Ｖ２を予測し、上記基準発生電圧Ｖと上記予測発生電圧Ｖ２との差分に基づいて上記所定時間Ｔ１以降の上記基準電圧発生信号を制御することを特徴とする絶縁耐圧試験装置。
【請求項２】
上記基準電圧発生制御手段は、上記予測発生電圧Ｖ２をＶ１×（Ｔ／Ｔ１）なる式により求めるとともに、上記基準発生電圧Ｖと上記予測発生電圧Ｖ２との比（Ｖ／Ｖ２）をαとして（Ｖ×α）により得られる電圧値ＶＮを新たな基準発生電圧として上記基準電圧発生信号を変更してランプアップを継続することを特徴とする請求項１に記載の絶縁耐圧試験装置。
【請求項３】
上記基準電圧発生制御手段は、上記予測発生電圧Ｖ２をＶ１×（Ｔ／Ｔ１）なる式により求めるとともに、上記基準発生電圧Ｖと上記予測発生電圧Ｖ２との差電圧（Ｖ−Ｖ２）をｄとして（Ｖ＋ｄ）により得られる電圧値ＶＮを新たな基準発生電圧として上記基準電圧発生信号を変更してランプアップを継続することを特徴とする請求項１に記載の絶縁耐圧試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気機器の安全性評価に用いられる絶縁耐圧試験装置に関し、さらに詳しく言えば、ランプアップ時におけるランプ波形電圧の制御技術に関するものである。
【背景技術】
【０００２】
耐電圧試験，絶縁抵抗試験は保護導通試験，漏れ電流試験などとともに電気機器の安全性の評価項目として義務づけられている。その試験が適用される機器には情報処理機器，家庭用電化製品，医用電気機器，電源，計測器などが含まれ、人が触れる部分と電源部とが絶縁されているか否かを評価するものである。
【０００３】
その評価は人が触れる部分と電源部との間に高電圧を印加したときに、そこに流れる漏れ電流を測定し、耐電圧試験の場合には電流値，絶縁抵抗試験の場合には抵抗値を求めるもので、絶縁されている場合には電流値が低くまたは抵抗値が高くなる。なお、耐電圧試験，絶縁抵抗試験は上記電気機器のほかに部品の生産工程などにおいても行われる。
【０００４】
耐電圧試験においては、最大５００ＶＡ（ＡＣ５ｋＶ，１００ｍＡ）の大出力が要求されるが、出力の開始時，停止時での急峻な電圧の立ち上がり，立ち下がりによる過渡的な誘導や静電結合による影響を避けるため、出力の開始時には出力電圧を除々に上昇させ、出力の停止時には出力電圧を除々に下降させることが好ましいとされている（ＪＩＳ  Ｃ１０１０−１，６．８．４電圧試験の項参照）。
【０００５】
これがランプアップ，ランプダウンと呼ばれるものであるが、この機能を備えている絶縁耐圧試験装置の一般的な構成を図７に概略的に示す。すなわち、この種の絶縁耐圧試験装置はその基本的な構成として、基準電圧発生制御手段１と乗算型Ｄ／Ａコンバータ２と昇圧トランス３とを備え、昇圧トランス３の発生電圧が被試験物Ｘである電気機器の人が触れる部分と電源部との間に印加される。
【０００６】
基準電圧発生制御手段１には例えばマイクロプロセッサユニット（ＭＰＵ）などが用いられる。ランプアップ時について言えば、基準電圧発生制御手段１は乗算型Ｄ／Ａコンバータ２に対して基準電圧発生信号（リファレンス値）Ｖｓおよびランプアップ信号（入力デジタル値）Ｒｕをそれぞれデジタル信号として出力する。
【０００７】
乗算型Ｄ／Ａコンバータ２は基準電圧発生信号Ｖｓとランプアップ信号Ｒｕとを乗算し、アナログのランプ波形電圧を出力する。このランプ波形電圧は昇圧トランス３にて一例として１：５０などの比で昇圧される。
【０００８】
昇圧トランス３の出力側には分圧回路３ａが設けられており、その分圧電圧がＡ／Ｄコンバータ４ａを含むフィードバック系４を介して基準電圧発生制御手段１にフィードバックされる。基準電圧発生制御手段１はその電圧を参照して昇圧トランス３から所定の電圧が発生されるように基準電圧発生信号Ｖｓを調整する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
昇圧トランス３から出力すべき基準発生電圧は無負荷の状態で設定され、基準電圧発生制御手段１は所定のランプアップ時間終了時点で昇圧トランス３の発生電圧が基準発生電圧（例えば５００Ｖ）となるように基準電圧発生信号Ｖｓおよびランプアップ信号Ｒｕを乗算型Ｄ／Ａコンバータ２に出力する。
【００１０】
したがって、無負荷時には図８のグラフに鎖線で示すようにランプアップ時間終了時点で昇圧トランス３の発生電圧が基準発生電圧（例えば５００Ｖ）にまで到達し、その直後から試験時間となる。
【００１１】
これに対して、昇圧トランス３に被試験物Ｘを接続した有負荷の状態で電源を投入すると、その被試験物Ｘに電流（漏れ電流）が流れるため、その電圧降下により昇圧トランス３の発生電圧は図８のグラフに実線で示すようにランプアップ時間が終了しても基準発生電圧よりも低い値に止まる。
【００１２】
そこでこのような場合、基準電圧発生制御手段１はランプアップ時間終了時点での発生電圧と基準発生電圧との差に応じて基準電圧発生信号Ｖｓを変更し、昇圧トランス３の発生電圧が基準発生電圧にまで上がるようにフィードバック制御を行う。
【００１３】
これによれば、電源発生回路の容量の範囲内であらゆる被試験物（負荷）Ｘに対して決められた試験電圧を印加してその耐電圧試験などを行うことができるが、有負荷時にはランプアップ時間終了後において昇圧トランス３の発生電圧を基準発生電圧にまで上げるフィードバック制御を行う時間を必要とするため、その分タクトタイムが長くなるという問題がある。
【００１４】
したがって、本発明の課題は、ランプアップ機能を有する絶縁耐圧試験装置において、有負荷時においてもランプアップ時間の終了時点で発生電圧を基準発生電圧にまで上げることができるようにしてタクトタイムの短縮化を図ることにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、請求項１に記載の発明は、基準電圧発生信号およびランプアップ信号をそれぞれデジタル信号として出力する基準電圧発生制御手段と、上記各デジタル信号を受けてアナログのランプ波形電圧を出力するＤ／Ａコンバータと、上記ランプ波形電圧を昇圧する昇圧回路と、上記昇圧回路の出力電圧をＡ／Ｄコンバータを介して上記基準電圧発生制御手段に与えるフィードバック系とを含み、上記基準電圧発生制御手段により設定された上記昇圧回路の出力電圧を被試験物に印加してその絶縁耐圧を試験する絶縁耐圧試験装置において、上記基準電圧発生制御手段は、上記ランプ波形電圧を発生させるランプアップ時間をＴ，そのランプアップ時間終了時点で上記昇圧回路より出力されるべき基準発生電圧をＶとして、上記ランプアップ時間Ｔ中の所定時間Ｔ１時点における上記フィードバック系の帰還電圧Ｖ１からランプアップ時間終了時点での発生電圧Ｖ２を予測し、上記基準発生電圧Ｖと上記予測発生電圧Ｖ２との差分に基づいて上記所定時間Ｔ１以降の上記基準電圧発生信号を制御することを特徴としている。
【００１６】
また、請求項２に記載の発明は、上記基準電圧発生制御手段は、上記予測発生電圧Ｖ２をＶ１×（Ｔ／Ｔ１）なる式により求めるとともに、上記基準発生電圧Ｖと上記予測発生電圧Ｖ２との比（Ｖ／Ｖ２）をαとして（Ｖ×α）により得られる電圧値ＶＮを新たな基準発生電圧として上記基準電圧発生信号を変更してランプアップを継続することを特徴としている。
【００１７】
また、請求項３に記載の発明は、上記基準電圧発生制御手段は、上記予測発生電圧Ｖ２をＶ１×（Ｔ／Ｔ１）なる式により求めるとともに、上記基準発生電圧Ｖと上記予測発生電圧Ｖ２との差電圧（Ｖ−Ｖ２）をｄとして（Ｖ＋ｄ）により得られる電圧値ＶＮを新たな基準発生電圧として上記基準電圧発生信号を変更してランプアップを継続することを特徴としている。
【発明の効果】
【００１８】
本発明によれば、ランプアップ時間中にフィードバック系を介して発生電圧（ランプ波形電圧）を監視し、そのランプアップ途中での発生電圧に基づいてランプアップ時間終了時点で基準発生電圧が得られるように基準電圧発生信号を調整するようにしたことにより、有負荷時においても無負荷時と同じくランプアップ時間の終了直後から試験モードに入ることができフィードバック制御時間を必要としない分タクトタイムの短縮化が図れる。
【発明を実施するための最良の形態】
【００１９】
次に、図１ないし図６により本発明の実施形態について説明するが、本発明はこれに限定されるものではない。図１は本発明による絶縁耐圧試験装置の一例を示すブロック図であり、図２ないし図６は本発明の動作説明用の発生電圧を示すグラフである。
【００２０】
図１に示すように、この絶縁耐圧試験装置には基本的な構成として、基準電圧発生制御手段１０と、ランプアップ／ダウン制御用乗算型Ｄ／Ａコンバータ２０と、正弦波発生用データメモリ３０と、正弦波発生用乗算型Ｄ／Ａコンバータ４０と、昇圧回路（この例では昇圧トランス）５０とが含まれている。
【００２１】
この例において、基準電圧発生制御手段１０にはマイクロプロセッサユニット（ＭＰＵ）が用いられ、この基準電圧発生制御手段１０からは図示しないキーボードなどの操作部より入力された基準電圧発生信号Ｖｓ，ランプ時間設定信号Ｒおよび正弦波周波数設定信号Ｓがそれぞれ例えば８ビットのデジタル信号として出力される。
【００２２】
基準電圧発生信号Ｖｓは基準発生電圧（被試験物Ｘに印加すべき設定電圧）に対応する８ビットデータで、振幅用Ｄ／Ａコンバータ１１によりアナログ信号に変換されてランプアップ／ダウン制御用Ｄ／Ａコンバータ（この例では乗算型）２０のリファレンス入力ポートに入力される。
【００２３】
また、ランプ時間設定信号Ｒはランプアップ／ダウン回路１２を介してランプアップ／ダウン制御用乗算型Ｄ／Ａコンバータ２０のデジタル入力ポートに入力される。この例において、ランプアップ／ダウン回路１２には８ビットカウンタが用いられ、これによりランプアップ／ダウン制御用乗算型Ｄ／Ａコンバータ２０からは指定された時間（ランプアップ時間もしくはランプダウン時間）の１／２５５ごとに基準発生電圧が１／２５５ずつ上昇もしくは下降するように出力される。この出力は正弦波発生用乗算型Ｄ／Ａコンバータ４０のリファレンス入力ポートに与えられる。
【００２４】
正弦波周波数設定信号Ｓは正弦波設定回路１３を介して正弦波発生用データメモリ３０に入力される。この例において、正弦波設定回路１３には８ビットカウンタが用いられている。正弦波発生用データメモリ３０には１周期のデータを時間的，振幅的にそれぞれ２５６分割した正弦波データが格納されており、正弦波設定回路１３からの８ビットデータに基づいて例えば５０Ｈｚ，６０Ｈｚ，３００Ｈｚ（ＤＣ出力用）といった周波数の正弦波データを出力する。この正弦波データは正弦波発生用Ｄ／Ａコンバータ（この例では乗算型）４０のデジタル入力ポートに入力される。
【００２５】
正弦波発生用乗算型Ｄ／Ａコンバータ４０は上記の１／２５５ずつ上昇もしくは下降する電圧をリファレンス入力とし、上記の正弦波データをデジタル入力としてそれらを乗算して所定周波数の基準正弦波を出力する。この基準正弦波は振幅調整用のフィルタ４１を介してＰＷＭ回路（パルス幅変調回路）４２に入力される。
【００２６】
ＰＷＭ回路４２では上記フィルタ４１を通った基準正弦波を５０Ｈｚの内部三角波と比較してＰＷＭ信号を生成する。このＰＷＭ信号は図示しないＬＣ復調回路にて５０Ｈｚの三角波が除去され基準正弦波成分のみが昇圧トランス５０の一次側に与えられる。
【００２７】
この例において、昇圧トランス５０の一次側と二次側の巻線比は１：５０であり、したがってその二次側には一次側の５０倍の電圧が現れる。この二次側の電圧が発生電圧であり、実際に被試験物Ｘに印加される試験電圧（出力電圧）でもある。
【００２８】
この例では、昇圧トランス５０の二次側に交流／直流の別を切り替え可能とする切換回路５１が設けられている。この切換回路５１は二次側の例えばＨｉ端子側に含まれるダイオード５１ａおよび同ダイオード５１ａに対して並列に接続されたスイッチＳＷ１と、二次側のＨｉ端子とＬｏ端子間に直列に接続されたコンデンサ５１ｂおよびスイッチＳＷ２とを備えている。
【００２９】
これによれば、スイッチＳＷ１をＯＮ，スイッチＳＷ２をＯＦＦとすることにより交流出力が得られ、スイッチＳＷ１をＯＦＦ，スイッチＳＷ２をＯＮとすることによりダイオード５１ａにて半波整流されコンデンサ５１ｂで平均化（平滑化）された直流出力が得られる。
【００３０】
また、昇圧トランス５０の二次側と基準電圧発生制御手段１０との間には、二次側の発生電圧を基準電圧発生制御手段１０にフィードバックするフィードバック系が設けられている。この例ではフィードバック系として電圧フィードバック系６１と電流フィードバック系６２の２系統を備えている。
【００３１】
電圧フィードバック系６１は、昇圧トランス５０の二次側のＨｉ端子とＬｏ端子間に直列に接続された分圧抵抗Ｒｖ１，Ｒｖ２から得られる電圧を検出する全波整流型の電圧検出回路６１ａとその検出電圧をデジタル信号に変換するＡ／Ｄコンバータ６１ｂとを有し、電流フィードバック系６２は、二次側のＬｏ端子に含まれる電流検出抵抗Ｒｉより電圧として得られる電流を検出する全波整流型の電流検出回路６２ａとその検出電流をデジタル信号に変換するＡ／Ｄコンバータ６２ｂとを備えている。
【００３２】
次に、この絶縁耐圧試験装置のランプアップ時の動作について説明する。フィードバック系は電圧フィードバック系６１を使用する。なお、ランプダウン時の動作は本発明の課題ではないためその説明は特に行わない。
【００３３】
図２にランプアップ時のランプ波形を示す。図中、鎖線が無負荷時のランプ波形で、実線が有負荷時のランプ波形である。本発明では有負荷時においても、ランプアップ時間終了時に発生電圧ＶＯが基準発生電圧Ｖにまで到達するように、ランプアップ時間中に電圧フィードバック系６１にて発生電圧を検出し基準電圧発生制御手段１０にフィードバックをかける。
【００３４】
まず、図３に示すようにランプアップ時間Ｔおよび無負荷時におけるランプアップ時間Ｔ終了時点で出力されるべき電圧を基準発生電圧Ｖとして設定する。これらのランプアップ時間Ｔおよび基準発生電圧Ｖは図示しない操作部より基準電圧発生制御手段１０に入力される。
【００３５】
図示しないスタートボタンを投入することにより、ランプアップ時間Ｔの１／２５５ごとに発生電圧ＶＯが１／２５５ずつ上昇し、無負荷時には図４の鎖線に示すようにランプアップ時間Ｔの終了時点で発生電圧ＶＯが２５５／２５５となる。ここで、上記Ｄ／Ａコンバータなどを含む電圧出力系に誤差がないとすると、このときの発生電圧ＶＯは基準発生電圧Ｖと等しくなる（ＶＯ＝Ｖ×２５５／２５５）。
【００３６】
有負荷時の場合、基準電圧発生制御手段１０はランプアップ中の所定時間Ｔ１（＜Ｔ）のときの発生電圧ＶＯを電圧フィードバック系６１から取得する。そのときの発生電圧ＶＯがＶ１であるとすると、基準電圧発生制御手段１０はその時間Ｔ１時点での発生電圧Ｖ１からランプアップ時間Ｔの終了時点での発生電圧Ｖ２を予測する。ランプ波形は時間に比例して上昇するため予測発生電圧Ｖ２は次式（１）によって算出することができる。
Ｖ２＝Ｖ１×（Ｔ／Ｔ１）…（１）
【００３７】
次に、基準電圧発生制御手段１０は基準発生電圧Ｖと予測発生電圧Ｖ２との比αを求める。この比αは次式（２）で表される。
α＝Ｖ／Ｖ２＝Ｖ／｛Ｖ１×（Ｔ／Ｔ１）｝
＝（Ｖ×Ｔ１）／（Ｖ１×Ｔ）…（２）
【００３８】
そして、基準電圧発生制御手段１０は上記の比αの分だけ基準発生電圧を高くする。すなわち、当初に設定された基準発生電圧Ｖにαを乗じて新たな基準発生電圧ＶＮとし、図５に示すようにランプアップ中の所定時間Ｔ１の時点で基準発生電圧ＶをＶＮに変更してランプアップを継続する。この新たな基準発生電圧ＶＮは次式（３）によって表される。
ＶＮ＝Ｖ×α＝Ｖ×（Ｖ×Ｔ１）／（Ｖ１×Ｔ）…（３）
【００３９】
これにより、発生電圧ＶＯは図６に示すようにランプアップ時間Ｔの終了時点で基準発生電圧（試験電圧）Ｖにまで上昇するため、ランプアップ終了後に即座に試験モードに入ることができ図８の従来例に比べてフィードバック制御時間が不要となる分、タクトタイムが短縮されることになる。
【００４０】
ここで、上記の比αに基づいて基準発生電圧をＶからＶＮに変更する理由について説明する。それはランプアップ／ダウン制御用乗算型Ｄ／Ａコンバータ２０のリファレンス入力（基準電圧発生信号Ｖｓ）を途中で変更すると、その時点で上記乗算型Ｄ／Ａコンバータ２０の出力電圧が不連続となるためである。
【００４１】
図６において電圧軸をｙ，時間軸をｔとすると、ランプアップ信号Ｒは次式（４）で示される（同式中、βは定数）。
ｙ＝β・ｘ（ｔ）…（４）
また、時間０→Ｔ１における基準電圧発生信号Ｖｓは次式（５）で示される。
ｙ＝Ｖ…（５）
【００４２】
この両方の信号は上記乗算型Ｄ／Ａコンバータ２０で乗算されて出力されるため、その出力は次式（６）で示される。
ｙ＝Ｖ・β・ｘ（ｔ）…（６）
よって、時間Ｔ１において基準発生電圧をＶからＶＮに変更すると、上記乗算型Ｄ／Ａコンバータ２０の出力電圧は｛Ｖ・β・ｘ（Ｔ１）｝から｛ＶＮ・β・ｘ（Ｔ１）｝に変化し、そのため図６に示すように発生電圧ＶＯは時間Ｔ１で急激に変化する波形となる。
【００４３】
上記した例とは別の例として、基準発生電圧Ｖと予測発生電圧Ｖ２との差電圧ｄ（＝Ｖ−Ｖ２）を求め、その差電圧ｄを基準発生電圧Ｖに加えて新たな基準発生電圧ＶＮとすることもできる。この場合の新たな基準発生電圧ＶＮは次式（７）で表される。
ＶＮ＝Ｖ＋ｄ＝Ｖ＋（Ｖ−Ｖ２）…（７）
【００４４】
いずれの例によるにしても、基準発生電圧Ｖおよびランプアップ時間Ｔの設定値によってはランプアップ中に複数回にわたって基準発生電圧Ｖを変更することもできる。仮に、ランプアップ時間Ｔの終了時点で発生電圧ＶＯが基準発生電圧Ｖにならない場合でも、その基準発生電圧Ｖにかなり近い値となるためフィードバック制御時間が短くて済むことになり、その分タクトタイムが短縮されることになる。
【００４５】
また、被試験物Ｘが例えば生産工程で量産される同一部品であるような場合には、完全性が保証された正常な部品を標準品として選び、その標準品を有負荷として記のように基準発生電圧ＶＮを求めメモリに記憶させておくことにより他の部品の試験時におけるタクトタイムを短縮することができる。
【００４６】
すなわち、量産部品は通常その品質がほぼ揃っているため当初から基準発生電圧ＶＮを適用することにより、基準発生電圧を変更するにしてもの変更幅が小幅で済むことになるため、結果としてタクトタイムを短縮することが可能となる。なお、上記の例では電圧フィードバック系６１を採用しているが、電流フィードバック系６２を介して基準電圧発生制御手段１０にフィードバックをかけることもできる。
【図面の簡単な説明】
【００４７】
【図１】本発明による絶縁耐圧試験装置の一例を示すブロック図。
【図２】本発明の動作説明用の発生電圧を示すグラフ。
【図３】本発明の動作説明用の基準電圧を示すグラフ。
【図４】本発明の動作説明用の発生電圧を示すグラフ。
【図５】本発明の動作説明用の新たな基準電圧を示すグラフ。
【図６】本発明の動作説明用の発生電圧を示すグラフ。
【図７】絶縁耐圧試験装置の従来例を示すブロック図。
【図８】上記従来例の動作説明用の発生電圧を示すグラフ。
【符号の説明】
【００４８】
１０  基準電圧発生制御手段
１１  振幅用Ｄ／Ａコンバータ
１２  ランプアップ／ダウン回路
１３  正弦波設定回路
２０  ランプアップ／ダウン制御用乗算型Ｄ／Ａコンバータ
３０  正弦波発生用データメモリ
４０  正弦波発生用乗算型Ｄ／Ａコンバータ
４１  フィルタ
４２  ＰＷＭ回路
５０  昇圧トランス
６１  電圧フィードバック系
６２  電流フィードバック系
【図１】
2005315759.tif 000003
【図２】
2005315759.tif 000004
【図３】
2005315759.tif 000005
【図４】
2005315759.tif 000006
【図５】
2005315759.tif 000007
【図６】
2005315759.tif 000008
【図７】
2005315759.tif 000009
【図８】
2005315759.tif 000010