(57)【要約】【課題】  熱膨張・熱収縮によるクラックの発生を防止すると共にＩＣチップ等の電子部品へ安定して電源を供給することができる。【解決手段】  インターポーザ６０は、セラミックにより形成されたベース基板６１と、このベース基板６１の表裏両面を貫通し該表裏両面の一方に接続されるＩＣチップ７０と該表裏両面の他方に接続されるプリント配線板１０とを電気的に接続する複数の導体ビア６２とを備えている。導体ビア６２は、アスペクト比Ｒａｓｐが４以上で直径が３０μｍを超え、しかも導体ビア６２のうちベース基板６１の周縁部に配置された外側導体ビア６２ａのアスペクト比Ｒａｓｐはベース基板６１の中央部に配置された内側導体ビア６２ｂのアスペクト比Ｒａｓｐ以上である。【選択図】        図１
2005317790.tif 000002
【特許請求の範囲】
【請求項１】
セラミックにより形成されたベース基板と、
前記ベース基板の表裏両面を貫通し該表裏両面の一方に接続される電子部品と該表裏両面の他方に接続されるプリント配線板とを電気的に接続する複数の導体ビアと、
を備えたインターポーザであって、
前記導体ビアはアスペクト比Ｒａｓｐが４以上で直径が３０μｍを超え、しかも前記導体ビアのうち前記ベース基板の周縁部に配置された外側導体ビアのアスペクト比Ｒａｓｐは前記ベース基板の中央部に配置された内側導体ビアのアスペクト比Ｒａｓｐ以上である、インターポーザ。
【請求項２】
前記導体ビアのうち前記外側導体ビアのアスペクト比Ｒａｓｐは前記内側導体ビアのアスペクト比Ｒａｓｐの１．２５倍以上２倍以下である、請求項１に記載のインターポーザ。
【請求項３】
前記導体ビアのうち少なくとも前記外側導体ビアは、クビレを持つ形状に形成されている、請求項１又は２に記載のインターポーザ。
【請求項４】
前記クビレを持つ形状に形成された前記外側導体ビアは、最大径／最小径が２以上４以下である、請求項３に記載のインターポーザ。
【請求項５】
前記導体ビアが最外周からＮ列目（Ｎは２以上の整数）まで多重に形成されているときには前記外側導体ビアは最外周からＮ×２／３列までの範囲内で定められている、請求項１〜４のいずれかに記載のインターポーザ。
【請求項６】
前記外側導体ビアは、前記プリント配線板上にて略平坦形状に形成されたパッドと接続される、請求項１〜５のいずれかに記載のインターポーザ。
【請求項７】
前記ベース基板の厚さは、前記プリント配線板の厚さの少なくとも０．１倍である、請求項１〜６のいずれかに記載のインターポーザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターポーザに関し、詳しくは、セラミックにより形成されたベース基板と、該ベース基板の表裏両面を貫通し該表裏両面の一方に接続される電子部品と該表裏両面の他方に接続されるプリント配線板とを電気的に接続する複数の導体ビアと、を備えたインターポーザに関する。
【背景技術】
【０００２】
近年の集積回路（ＩＣ）技術の進展により、ＩＣチップの入出力端子の数が増大している。それに対応するため、ＩＣチップをプリント配線板に搭載する方式としてフリップチップ方式が採用されることがある。このフリップチップ方式では、ＩＣチップの主平面に入出力端子を格子状又は千鳥状等の二次元に配置し、樹脂製のプリント配線板の表面にもこれと対応する位置にパッドを形成し、両者をはんだバンプで接合する。ところで、ＩＣチップは、樹脂製のプリント配線板と比較して熱膨張係数が著しく小さいため、ＩＣチップの搭載時や使用時の発熱により両者の熱膨張係数差から接合材であるはんだバンプに剪断応力が働くこととなる。このため、ＩＣチップの発熱に伴う温度変化が繰り返し生じた場合、はんだバンプが破壊されるおそれがあった。そこで、ＩＣチップとプリント配線板の間に、熱膨張係数がＩＣチップとプリント配線板の有する熱膨張係数の中間の値を持つインターポーザ（中継基板）を介在させることにより、剪断応力を緩和することが提案されている（特許文献１）。
【特許文献１】特開平１０−１２９９０号公報（段落００３７）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、多層プリント配線板は、インターポーザに比べて熱膨張係数が大きいため、加熱・冷却が繰り返されると膨張・収縮を繰り返すことによりインターポーザに応力が加わることになる。この応力は、多層プリント配線板の周縁部ほど大きくなる。一方、この種のインターポーザは、セラミックにより形成されたベース基板と、該ベース基板の表裏両面を貫通する銅等からなる導体ビアとを備えたものが知られているが、導体ビアはベース基板に比べて熱膨張係数が大きいため、加熱・冷却が繰り返されると膨張・収縮を繰り返すことによりベース基板に応力が加わることになる。以上のことから、インターポーザのベース基板のうち周縁部に位置する導体ビアと多層プリント配線板との接合部分周辺には、加熱・冷却が繰り返されると多層プリント配線板に起因する応力と導体ビアに起因する応力が加わることになり、場合によってはクラックが発生して多層プリント配線板とＩＣチップとの電気抵抗が大きくなることがあった。
【０００４】
本発明は、このような課題を解決するためになされたものであり、熱膨張・熱収縮によるクラックの発生を防止すると共にＩＣチップ等の電子部品へ安定して電源を供給することができるインターポーザを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、上述の目的を達成するために以下の手段を採った。
【０００６】
即ち、本発明は、セラミックにより形成されたベース基板と、前記ベース基板の表裏両面を貫通し該表裏両面の一方に接続される電子部品と該表裏両面の他方に接続されるプリント配線板とを電気的に接続する複数の導体ビアと、を備えたインターポーザであって、
前記導体ビアはアスペクト比Ｒａｓｐが４以上で直径が３０μｍを超え、しかも前記導体ビアのうち前記ベース基板の周縁部に配置された外側導体ビアのアスペクト比Ｒａｓｐは前記ベース基板の中央部に配置された内側導体ビアのアスペクト比Ｒａｓｐ以上のものである。
【０００７】
このインターポーザのベース基板のうち導体ビアの周りには、加熱・冷却が繰り返されるとプリント配線板に起因する応力（プリント配線板に引っ張られることにより発生する応力）と導体ビアに起因する応力が加わるが、各導体ビアのアスペクト比Ｒａｓｐが４以上のため、各導体ビアに起因する応力は比較的小さい。また、プリント配線板に起因する応力は中央部よりも周縁部が大きいが、外側導体ビアのアスペクト比Ｒａｓｐが内側導体ビアのアスペクト比Ｒａｓｐ以上のため、導体ビアに起因する応力は中央部よりも周縁部が小さい。また、各導体ビアは直径が３０μｍを超えているため、応力が加えられたとしても電気的接続を確保しやすい。したがって、このインターポーザによれば、プリント配線板と接続された状態で加熱・冷却が繰り返されたとしても、ベース基板の周縁部に熱膨張・熱収縮によるクラックが発生するおそれがなく、ＩＣチップ等の電子部品へ安定して電源を供給することができる。なお、本発明において導体ビアのアスペクト比Ｒａｓｐとは、導体ビアの高さ／導体ビアの径（径が一様でないときには最小径）をいう。
【０００８】
本発明のインターポーザにおいて、導体ビアのうち外側導体ビアのアスペクト比Ｒａｓｐは内側導体ビアのアスペクト比Ｒａｓｐの１．２５倍以上２倍以下であることが好ましい。この範囲であれば、本発明の効果が顕著になる。
【０００９】
本発明のインターポーザにおいて、導体ビアのうち少なくとも外側導体ビアは、クビレを持つ形状に形成されていることが好ましい。こうすれば、略ストレート形状の導体ビアに比べて、加熱・冷却を繰り返したときの電気抵抗の変化率を一層抑えることができる。このようなクビレを持つ形状に形成された外側導体ビアは、最大径／最小径が２以上４以下であることが好ましい。
【００１０】
本発明のインターポーザにおいて、導体ビアが最外周からＮ列目（Ｎは２以上の整数）まで多重に形成されているときには外側導体ビアは最外周からＮ×２／３列までの範囲内で定められていることが好ましい。この範囲内の導体ビアに加わる応力は他の導体ビアに加わる応力に比べて大きいため、本発明を適用する意義が大きい。例えば、Ｎが１５のときには外側導体ビアを最外周から１０列目までの範囲内で定めることになるため、最外周１列のみ、最外周〜２列目まで、……、最外周〜１０列目までといった定め方がある。
【００１１】
本発明のインターポーザにおいて、前記外側導体ビアは、プリント配線板上にて略平坦形状に形成されたパッドと接続されるようにしてもよい。このパッドは略平坦に形成されているため、窪んだ形状に形成されている場合に比べてはんだなどの接合部材によってインターポーザと接合するときに接合部材の内部にボイド（空隙）が形成されたり角部が形成されたりすることがない。このように、外側導体ビアとエクスターナルパッドとの接合部分には応力の集中しやすいボイドや角部が存在しないため、この接合部分は容易に破壊されない。したがって、長期にわたって接合信頼性を維持することができる。
【００１２】
本発明のインターポーザにおいて、ベース基板の厚さは、プリント配線板の厚さの少なくとも０．１倍であることの好ましい。こうすれば、セラミック製のベース基板が割れにくくなる。
【発明を実施するための最良の形態】
【００１３】
次に、本発明の実施の形態を図面に基づいて説明する。図１は、本発明の一実施形態である半導体搭載用基板８０の断面図である。なお、以下には「上」や「下」と表現することがあるが、これは相対的な位置関係を便宜的に表現したものに過ぎないので、例えば上下を入れ替えたり上下を左右に置き換えたりしてもよい。
【００１４】
本実施形態の半導体搭載用基板８０は、多層プリント配線板１０にインターポーザ６０を電気的に接続することにより作製されたものである。多層プリント配線板１０は、本実施形態では厚さが１．０２ｍｍであり、図１に示すように、上下両面に形成された配線パターン２２同士をスルーホール導体２４を介して電気的に接続するコア基板２０と、このコア基板２０の上下に形成されたビルドアップ層３０と、ビルドアップ層３０の最上面に形成されたパッド群４０（図２参照）と、を備えている。また、半導体搭載用基板８０のインターポーザ６０に電子部品であるＩＣチップ（熱膨張係数は約３．５ｐｐｍ／℃）が電気的に接続される。
【００１５】
コア基板２０は、ＢＴ（ビスマレイミド−トリアジン）樹脂やガラスエポキシ樹脂等からなるコア基板本体２１の上下両面に銅からなる配線パターン２２，２２と、コア基板本体２１の上下を貫通するスルーホールの内周面に形成された銅からなるスルーホール導体２４とを有しており、両配線パターン２２，２２はスルーホール導体２４を介して電気的に接続されている。このコア基板２０は、本実施形態では厚さ８００μｍであり、熱膨張係数は約１２〜２０ｐｐｍ／℃である。
【００１６】
ビルドアップ層３０は、コア基板２０の上下両面に樹脂絶縁層３１，３４と導体層３２，３５とを交互に積層したものである。ここで、樹脂絶縁層３１，３４としては、変成エポキシ系樹脂シート、ポリフェニレンエーテル系樹脂シート、ポリイミド系樹脂シート、シアノエステル系樹脂シートなどが挙げられ、その厚みは概ね２０〜８０μｍが好適である。このビルドアップ層３０は、コア基板２０の配線パターン２２と第１の導体層３２とは第１のバイアホール３３を介して電気的に接続され、第１の導体層３２と第２の導体層３５とは第２のバイアホール３６を介して電気的に接続されている。このようなビルドアップ層３０は、周知のサブトラクティブ法やアディティブ法（セミアディティブ法やフルアディティブ法を含む）により形成される。
【００１７】
パッド群４０は、ビルドアップ層３０をなす第２の樹脂絶縁層３４の上面に形成されたエクスターナルパッド４１とインターナルパッド４３とで構成される群である。このパッド群４０は、本実施形態では図２に示すように、縦３０個×横３０個のパッド４１，４３を格子状に配置したものであり、換言すれば最外周から１５列目まで多重に形成されている。各パッド４１，４３はインターポーザ６０の下面に形成されたランド６４に対応する位置に設けられている。また、図２に示すように、パッド群４０が形成された領域のうち、最外周から１０列目までを外側領域Ａｅｘｔ（図２にて網掛けで表示）、この外側領域Ａｅｘｔよりも中央寄りの領域を内側領域Ａｉｎｔという。そして、外側領域Ａｅｘｔに配置されたパッドをエクスターナルパッド４１、内側領域Ａｉｎｔに配置されたパッドをインターナルパッド４３という。なお、図２では最外周から１０列目までをエクスターナルパッド４１としたが、最外周のみをエクスターナルパッド４１としてもよいし、最外周からｎ列目（ｎは２〜９の整数）までをエクスターナルパッド４１としてもよい。また、図２ではパッド４１，４３を格子状に配置したが、配置の仕方はこれに限定されるものではなく、例えば千鳥状に配置してもよいし、一部が格子状で残りが千鳥状又はランダムに配置してもよいし、一部が千鳥状で残りが格子状又はランダムに配置してもよいし、一部がランダムで残りが格子状又は千鳥状に配置してもよいし、全体にランダムに配置してもよい。
【００１８】
エクスターナルパッド４１は、インターポーザ６０を介してＩＣチップ７０に電気的に接合されるものである。このエクスターナルパッド４１は、ビルドアップ層３０の第２の導体層３５のうち外周方向に引き出された配線パターン３５ａの略平坦な配線部分に形成されている。また、エクスターナルパッド４１が形成された配線パターン３５ａは、このエクスターナルパッド４１よりも外側に形成されたバイアホール３６ａを介して下方の第１の導体層３２と電気的に接合されている。
【００１９】
インターナルパッド４３は、インターポーザ６０を介してＩＣチップ７０に電気的に接合されるものである。このインターナルパッド４３は、ビルドアップ層３０の第２の樹脂絶縁層３４の上面で外向きに引き出されることなくこの樹脂絶縁層３４を略直下に貫通して下方の第１の導体層３２と接合され、ここでは第２の樹脂絶縁層３４を貫通する第２のバイアホール３６ｂと第２の導体層３５のうちバイアホール３６ｂの開口周縁部分を含んで形成されている。なお、バイアホール３６ｂを導体で充填してフィルドビアとし、このフィルドビアの直上部分をインターナルパッド４３としてもよい。
【００２０】
インターポーザ６０は、ジルコニアセラミック（熱膨張係数が約７ｐｐｍ／℃）により形成された厚さ２００μｍのベース基板６１と、このベース基板６１の表裏両面を貫通する複数の導体ビア６２と、この導体ビア６２の上面側に形成されたランド６３と、導体ビア６２の下面側に形成されたランド６４とを備えている。このインターポーザ６０では、ランド６３はＩＣチップ７０の裏面に設けられた入出力端子とはんだバンプ７１を介して電気的に接合され、ランド６４は多層プリント配線板１０のパッド群４０をなすエクスターナルパッド４１やインターナルパッド４３とはんだバンプ５１，５３を介して電気的に接合される。なお、ランド６３，６４を形成せず、導体ビア６２とＩＣチップ７０とを直接ハンダで接合したり導体ビア６２と多層プリント配線板１０とを直接はんだで接合してもよい。導体ビア６２は、クビレを持つ形状、具体的には上部の直径や下部の直径に比べて中間部の直径が小さい形状に形成されている。導体ビア６２のうちインターポーザ６０の周縁部に配置されたものを外側導体ビア６２ａと称し、中央部に配置されたものを内側導体ビア６２ｂと称することとする。図１では、導体ビア６２を便宜上数本しか示していないが、実際には図３の導体ビア６２の配置図のように、最外周から１５列目まで多重に形成され、最外周から１０列目まで（つまり全１５列の２／３まで、図３にて網掛けで表示）を外側導体ビア６２ａとし、それ以外を内側導体ビア６２ｂとしている。ここでは、外側導体ビア６２ａ及び内側導体ビア６２ｂについて、アスペクト比Ｒａｓｐつまり最小径（中間部の直径）に対する高さの比はいずれも４以上であり、最小径はいずれも３０μｍを上回っている。また、外側導体ビア６２ａのアスペクト比Ｒａｓｐは内側導体ビア６２ｂのアスペクト比Ｒａｓｐ以上に設計され、具体的には、外側導体ビア６０ａのアスペクト比Ｒａｓｐは内側導体ビア６０ｂの１．２５倍以上２倍以下となるように設計されている。なお、図３では導体ビア６２を格子状に配置した例を示したが、図４に示すように千鳥状に配置してもよいし、外周から列が数えられるのであればランダムに配置してもよい。
【００２１】
次に、多層プリント配線板１０の製造例について図５〜図７に基づいて説明する。ここでは、厚さ０．８ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる絶縁性基板２０３の両面に銅箔２０５がラミネートされている銅張り積層板２０１を出発材料とし（図５（ａ）参照）、この銅張り積層板２０１にドリルでスルーホール２０７を形成し、無電解めっきのあと電解めっきを施すことにより銅張り積層板２０１の上下面及びスルーホール２０７の表面を被覆するめっき層２０９を形成した（図５（ｂ）参照）。次に、スルーホール充填用樹脂組成物２１０をスルーホール２０７内にスキージを用いて充填し、乾燥したあと導体表面が露出するまで研磨して平坦化し、その後加熱処理を行うことによりスルーホール充填用樹脂組成物２１０を硬化させた（図５（ｃ）参照）。次いで、この基板を無電解銅めっき水溶液中に浸漬して基板表面に無電解銅めっき膜２１１を形成した後、電解銅めっきを施して電解銅めっき膜２１３を形成した（図５（ｄ）参照）。次いで、この基板を通常の写真法でパターン状にエッチングすることにより、上下両面に配線パターン２２を形成し、コア基板２０とした（図５（ｅ）参照）。なお、絶縁性基板２０３がコア基板本体２１、スルーホール２０７内のめっき層２０９がスルーホール導体２４となる。
【００２２】
続いて、コア基板２０の表裏両面に絶縁層用樹脂フィルム３０１を真空圧着ラミネート法で貼り付け、貫通孔が形成されたマスクを介してこの絶縁層用樹脂フィルム３０１にＣＯ2ガスレーザにてスルーホール３０３を形成したあと加熱処理を行い、絶縁層用樹脂フィルム３０１を完全に硬化させて第１の樹脂絶縁層３１とした（図６（ａ）参照）。次に、この作製途中の基板を無電解銅めっき水溶液中に浸漬し、第１の樹脂絶縁層３１の表面（スルーホール３０３の内壁面も含む）に無電解銅めっき膜３０５を形成し、その後市販の感光性ドライフィルムを貼りつけ、マスクを載置して露光・現像することによりめっきレジスト３０７を設けた（図６（ｂ）参照）。次いで、この基板に電解銅めっきを施すことによりめっきレジスト非形成部に電解銅めっき膜３０９を形成し、その後めっきレジスト３０７を剥離除去した後、無電解銅めっき膜３０５のうち表面に露出した部分を硫酸と過酸化水素水との混合液でエッチング除去し、独立した回路パターンである第１の導体層３２を形成した（図６（ｃ）参照）。なお、第１の導体層３２は、第１の樹脂絶縁層３１の表面に形成された無電解銅めっき膜３０５及び電解銅めっき膜３０９の積層体からなる。このとき、第１の導体層３２は、第１のバイアホール３３（スルーホール３０３内に形成された無電解銅めっき膜３０５及び電解銅めっき膜３０９の積層体）を介してコア基板２０の配線パターン２２と導通している。この作製途中の基板の表裏両面に先ほど使用した絶縁層用樹脂フィルム３０１と同様の絶縁層用樹脂フィルムを真空圧着ラミネート法で貼り付け、先ほどと同様の手順で、貼り付けた絶縁層用樹脂フィルムを第２の樹脂絶縁層３４に加工し更に第２の導体層３５や第２のバイアホール３６を形成し、ビルドアップ層３０を完成した（図６（ｄ）参照）。なお、図６（ｄ）及び後述する図７は基板断面の上半分のみを示す。
【００２３】
ビルドアップ層３０を形成した基板の両面に、ソルダーレジスト組成物を塗布し乾燥したあと露光・現像することにより、円パターン（マスクパターン）が形成されたソルダーレジスト層４５を形成した（図７（ａ）参照）。このとき、第２の導体層３５のうち最外周に形成された配線パターン３５ａの略平坦な配線部分を開口してエクスターナルパッド４１とすると共に、第２の導体層３５のうち最外周以外のパターンのバイアホール３６及びその周縁部分を開口してインターナルパッド４３とした。次に、パッド４１，４３にニッケルめっき層を形成し更にその上に無電解金めっき層を形成した後、パッド４１，４３上にはんだペーストを印刷してリフローすることによりはんだバンプ５１，５３を形成し、多層プリント配線板１０を完成させた（図７（ｂ）参照）。そして、この多層プリント配線板１０にインターポーザ６０を介して、ＩＣチップ７０を実装した。なお、ＩＣチップ７０とインターポーザ６０との間及びインターポーザ６０と多層プリント配線板１０との間にはアンダーフィルを充填してもよい。
【００２４】
次に、インターポーザ６０の製造方法を図８及び図９を参照して説明する。ここでは、３２ｍｍ×３２ｍｍ×厚さ２００μｍの絶縁性基板であるジルコニア基板６４１を出発原料とした（図８（ａ）参照）。このジルコニア基板６４１のヤング率は、３点曲げ法にて測定したところ、２００ＧＰａであった。このジルコニア基板６４１の両面にウレタン系のレジスト６４２を形成し、通常の写真法により、将来、外側導体ビア６２ａとなる位置に開口６４２ａ（例えばφ１２０μｍ）を形成した（図８（ｂ）参照）。次いで、マキナ社製のサンドブラスト装置で両面にサンドブラスト処理を行うことにより、表裏両面からそれぞれ円錐台形の空洞を形成し、この２つの空洞が基板内部で繋がってクビレを持つ形状のスルーホール６４３ａとなった（図８（ｃ）参照）。その後、レジスト６４２を剥離し、再び両面にウレタン系のレジスト６４４を形成し、通常の写真法により、今度は内側導体ビア６２ｂとなる位置に開口６４４ｂ（例えばφ１００μｍ）を形成した（図８（ｄ）参照）。次いで、先ほどのサンドブラスト装置で両面にサンドブラスト処理を行うことにより、表裏両面からそれぞれ円錐台形の空洞を形成し、この２つの空洞が基板内部で繋がってクビレを持つ形状のスルーホール６４３ｂとなった（図８（ｅ）参照）。なお、スルーホール６４３ａは最大径１２０μｍ、最小径４０μｍ、高さ２００μｍ（アスペクト比Ｒａｓｐ＝５）、スルーホール６４３ｂは最大径１００μｍ、最小径５０μｍ、高さ２００μｍ（アスペクト比Ｒａｓｐ＝４）となるように、サンドブラスト装置の条件（砥粒の材質、砥粒の平均粒径、砥粒の噴出圧力及びショット数）を設定した。
【００２５】
その後、レジスト６４４を剥離し（図９（ａ）参照）、スルーホール６４３ａ，６４３ｂを形成したジルコニア基板６４１に、金属皮膜６４５を形成した（図９（ｂ）参照）。この金属皮膜６４５は、ジルコニア基板６４１の表面とスルーホール６４３ａ，６４３ｂの内壁に、まずスパッタにより０．１μｍのクロム皮膜を形成し、続いてそのクロム皮膜上に０．１４μｍのニッケル被膜を蒸着し、更にこの基板６４１を無電解銅めっき水溶液中に浸漬して基板６４１の表面とスルーホール６４３ａ，６４３ｂの内壁に厚さ０．６〜３．０μｍの無電解銅めっき膜を形成することにより、形成した。このときの無電解銅めっき液の組成は以下の通りである。硫酸銅０．０３ｍｏｌ／ｌ、ＥＤＴＡ０．２００ｍｏｌ／ｌ、ＨＣＨＯ０．１８ｇ／ｌ、ＮａＯＨ０．１００ｍｏｌ／ｌ、α、α’−ビピリジル  １００ｍｇ／ｌ、ポリエチレングリコール（ＰＥＧ）０．１０ｇ／ｌ。また、無電解銅めっきの条件は、３４℃の液温度で４０分とした。続いて、金属皮膜６４５上に、スルーホール６４３ａ，６４３ｂ内に優先的に析出するめっき液とめっき条件を用いて、スルーホール６４３ａ，６４３ｂ内の充填と基板６４１の表面に電解銅めっき膜６４６を形成した（図９（ｃ）参照）。このときの電解めっき液の組成は次の通りである。硫酸１５０ｇ／ｌ、硫酸銅１６０ｇ／ｌ、添加剤１９．５ｍｌ／ｌ。また、電解めっきの条件は、電流密度を６．５Ａ／ｄｍ2、時間を８０分、温度を２２±２℃、攪拌を噴流攪拌とした。
【００２６】
その後、両面を基板６４１の表面が露出するまで研磨し（図９（ｄ）参照）、両面に露出したバイアホールの銅めっき上にニッケル（５μｍ）、金めっき（０．０３μｍ）を施すことにより、表側にランド６３を形成し裏側にランド６４を形成して、インターポーザ６０を完成させた（図９（ｅ）参照）。なお、ニッケルめっきは、塩化ニッケル３０ｇ／ｌ、次亜リン酸ナトリウム１０ｇ／ｌ、クエン酸ナトリウム１０ｇ／ｌからなるｐＨ５の無電解ニッケルめっき液に２０分間浸漬することにより行った。また、金めっきは、シアン化金カリウム２ｇ／ｌ、塩化アンモニウム７５ｇ／ｌ、クエン酸ナトリウム５０ｇ／ｌ、次亜リン酸ナトリウム１０ｇ／ｌからなる無電解金めっき液に９３℃の条件で２３秒間浸漬することにより行った。図９（ｅ）において、周縁部に位置するスルーホール６４３ａ内の金属皮膜６４５及び電解銅めっき膜６４６が外側導体ビア６２ａに相当し、中央部に位置するスルーホール６４３ｂに形成された金属皮膜６４５及び電解銅めっき膜６４６が内側導体ビア６２ｂに相当し、基板６４１がベース基板６１に相当する。この後、ランド６３，６４上にはんだをマスク印刷し、その後２３０℃でリフローしてはんだバンプを形成してもよい。ただし、特にはんだバンプを形成しなくてもよい。
【００２７】
以上詳述した本実施形態では、インターポーザ６０のベース基板６１のうち導体ビア６２の周り（特に導体ビア６２とベース基板６１との界面）には、加熱・冷却が繰り返されると多層プリント配線板１０に起因する応力と導体ビア６２に起因する応力が加わるが、各導体ビア６２のアスペクト比Ｒａｓｐは４以上のため、各導体ビア６２に起因する応力は比較的小さい。また、多層プリント配線板１０に起因する応力は中央部よりも周縁部が大きくなるが、外側導体ビア６２ａのアスペクト比Ｒａｓｐが内側導体ビア６２ｂのアスペクト比Ｒａｓｐ以上のため、導体ビア６２に起因する応力は逆に中央部よりも周縁部が小さくなる。この結果、多層プリント配線板１０に起因する応力と導体ビア６２に起因する応力との和は中央部と周縁部とで差が小さくなるので、周縁部に応力が集中することがなくなる。また、各導体ビア６２は直径が３０μｍを超えているため、応力が加えられたとしても電気的接続を確保しやすい。したがって、このインターポーザ６０によれば、多層プリント配線板１０と接続された状態で加熱・冷却が繰り返されたとしても、ベース基板６１の周縁部に熱膨張・熱収縮によるクラックが発生するおそれがなく、ＩＣチップ７０へ安定して電源を供給することができる。また、導体ビア６２の直径が３０μｍを超えているため、導体ビア６２の電気抵抗が低くなる。
【００２８】
また、外側導体ビア６２ａのアスペクト比Ｒａｓｐは内側導体ビア６２ｂのアスペクト比Ｒａｓｐの１．２５倍以上２倍以下であるため、上述した効果を一層得やすくなる。更に、導体ビア６２は、クビレを持つ形状に形成されているため、略ストレート形状に形成されている場合に比べて、加熱・冷却を繰り返したときの電気抵抗の変化率を一層抑えることができる。更にまた、導体ビア６２のうち最外周から１０列目まで（つまり全体（１５列）の２／３まで）の範囲を外側導体ビア６２ａとしているが、この範囲の導体ビア６２に起因する応力は他の導体ビア６２に起因する応力に比べて大きいため、本発明を適用する意義が大きい。そしてまた、外側導体ビア６２ａは、多層プリント配線板１０上にて略平坦形状に形成されたエクスターナルパッド４１と接続されているため、窪んだ形状に形成されたインターパッド４３と接続する場合に比べてはんだバンプの内部にボイド（空隙）が形成されたり角部が形成されたりすることがないことから、この接合部分は容易に破壊されず、長期にわたって接合信頼性を維持することができる。そして更に、ベース基板６１の厚さは２００μｍでプリント配線板の厚さ１．０２ｍｍの０．１倍以上であるため、セラミック製のベース基板６１は割れにくい。
【００２９】
特に、インターポーザ６０のうち外側導体ビア６２ａを主に半導体チップ７０のシグナル端子と接続し、内側導体ビア６２ｂを半導体チップ７０の電源端子に接続するものと半導体チップ７０のグランド端子に接続するものとを交互に千鳥状又は格子状に並べてもよい。こうすれば、電源端子に接続されたものとグランド端子に接続されたものとが近接した状態で交互に並ぶため、相互インダクタンスが減少し、電源電位の変動が小さくなる。この結果、トランジスタの電源不足が起こりやすい３ＧＨｚ以上の高周波領域の半導体チップ７０であっても、電源不足が起こりにくくなる。
【００３０】
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
【００３１】
例えば、上述した実施形態では、セラミック基板であるジルコニア基板を出発材料としてインターポーザ６０を作製したが、グリーンシートを出発材料としてインターポーザ６０を作製してもよく、その一例を図１０に示す。まず、平均粒径が１．４μｍのＡｌＮ粉末１ｋｇに、アクリル系バインダ２２０ｇ、焼結助剤としてのＹ2Ｏ3を５０ｇ及びアルコール系溶剤を４００ｍＬ混合した。この混合物をボールミルで均一に混練することにより、高粘度の原料スラリーを作成した。そして、ドクターブレード法に従って、原料スラリーからグリーンシート６５１を成形した（図１０（ａ）参照）。次に、外側導体ビア６２ａ（図１参照）を形成するために先端が円錐形に成形されたスタンパー６５２ａと、内側導体ビア６２ｂ（図１参照）を形成するために先端が円錐形に成形されたスタンパー６５２ｂを用意し、グリーンシート６５１の表面のうち外側導体ビア６２ａの位置にスタンパー６５２ａを配置すると共に内側導体ビア６２ｂの位置にスタンパー６５２ｂを配置し、両スタンパー６５２ａ，６５２ｂを押圧して円錐形の部分を上から貫通させた（図１０（ｂ）参照）。次いで、グリーンシート６５１の裏面のうち外側導体ビア６２ａの位置にスタンパー６５２ａを配置すると共に内側導体ビア６２ｂの位置にスタンパー６５２ｂを配置し、両スタンパー６５２ａ，６５２ｂを押圧して円錐形の部分を下から貫通させた（図１０（ｃ）参照）。これにより、グリーンシート６５１のうち周縁部にクビレを持つ形状のスルーホール６５３ａを透設すると同時に中央部にスルーホール６５３ｂを透設した（図１０（ｄ）参照）。次に、平均粒径が３μｍのタングステン粉末１００ｇに、アクリル系バインダ２ｇ、エーテル系溶剤３ｍＬ、及びエーテル系分散剤０．１ｇを混合した。この混合物を三本ロール混合機で均一に混練して、導体回路形成用のタングステンペーストＰとした。そして、スクリーン印刷機を用いて、グリーンシート６５１にペーストＰを印刷した。これにより、図１０（ｅ）に示すように、スルーホール６５３ａ，６５３ｂ内がペーストＰで充填されると共に、スルーホール６５３ａ，６５３ｂの上下面にペーストＰで円盤部分が形成された。次に、グリーンシート６５１を乾燥機内に装入し、そのグリーンシート６５１を５．０℃／分の昇温速度で加熱した。そして、乾燥機内の温度が１５０℃に達してから約２４時間その温度を保持して、グリーンシート６５１を十分に乾燥させ、その後、室温になるまで放冷した。続いて、グリーンシート６５１を不活性雰囲気下にて１６００℃、５時間の脱脂・仮焼成を施した。さらに、仮焼成されたグリーンシート６５１を同雰囲気下にて１８５０℃、３時間で本焼成した。これにより、ＡｌＮ製のインターポーザ６０を得た（図１０（ｆ）参照）。このインターポーザ６０では、グリーンシート６５１がベース基板６１（厚さ２００μｍ）となり、スルーホール６５３ａに充填されたペーストＰが外側導体ビア６２ａ（最大径１２０μｍ、最小径４０μｍ、高さ２００μｍ）となり、スルーホール６５３ｂに充填されたペーストＰが内側導体ビア６２ｂ（最大径１００μｍ、最小径５０μｍ、高さ２００μｍ）となり、スルーホール６５３ａ，６５３ｂの上下面に形成���れた円盤部分がランド６３，６４となる。なお、焼成前のグリーンシート６５１の段階では、厚み及びスルーホール６５３ａ，６５３ｂの形状は、目的とする数値に収縮率を見込んだ値に設定する。
【００３２】
また、上述した実施形態では、外側導体ビア６２ａ及び内側導体ビア６２ｂをクビレを持つ形状としたが、略ストレート形状としてもよい。この場合も、導体ビア６２はアスペクト比Ｒａｓｐが４以上で直径が３０μｍを超え、導体ビア６２のうち外側導体ビア６２ａのアスペクト比Ｒａｓｐは内側導体ビア６２ｂのアスペクト比Ｒａｓｐ以上となるようにする（図１１（ｆ）参照）。略ストレート形状の導体ビア６２を備えたインターポーザの作製手順の一例を図１１に基づいて説明する。まず、上述した実施形態と同様のジルコニア基板６６１を出発原料とし（図１１（ａ）参照）、このジルコニア基板６６１の上面にウレタン系のレジスト６６２を形成し、通常の写真法により、将来外側導体ビア６２ａとなる位置に開口６６２ａ（例えばφ３３μｍ）を形成すると共に将来内側導体ビア６２ｂとなる位置に開口６６２ｂ（例えばφ５０μｍ）を形成した（図１１（ｂ）参照）。次いで、マキナ社製のサンドブラスト装置で上面にサンドブラスト処理を行うことにより、開口６６２ａから略ストレート形状で小径のスルーホール６６３ａを形成すると共に開口６６２ｂから略ストレート形状で大径のスルーホール６６３ｂを形成し、その後レジスト６６２を剥離した（図１１（ｃ）参照）。その後の手順は、図９（ａ）〜（ｅ）に準じて行った。即ち、スルーホール６６３ａ，６６３ｂを形成したジルコニア基板６６１に金属皮膜６６５を形成し（図１１（ｄ）参照）、スルーホール６６３ａ，６６３ｂ内に優先的に析出するめっき液とめっき条件を用いて、スルーホール６６３ａ，６６３ｂ内の充填と基板６６１の表面に電解銅めっき膜６６６を形成し（図１１（ｅ）参照）、その後両面を基板６６１の表面が露出するまで研磨し、露出した両面のバイアホールの銅めっき上にランド６３，６４を形成して、インターポーザ６０を得た（図１１（ｆ）参照）。図１１（ｆ）において、周縁部に位置するスルーホール６６３ａ内の金属皮膜６６５及び電解銅めっき膜６６６が外側導体ビア６２ａに相当し、中央部に位置するスルーホール６６３ｂに形成された金属皮膜６６５及び電解銅めっき膜６６６が内側導体ビア６２ｂに相当し、基板６６１がベース基板６１に相当する。
【００３３】
略ストレート形状の導体ビア６２の別の作製手順として、グリーンシートを出発材料として用いる場合を図１２に基づいて説明する。まず、図１０（ａ）と同様にしてグリーンシート６７１を成形し（図１２（ａ）参照）、パンチング加工かレーザ加工かドリル穿孔により、将来外側導体ビア６２ａとなる位置に略ストレート形状のスルーホール６７３ａ（例えばφ３３μｍ）を形成すると共に将来内側導体ビア６２ｂとなる位置に略ストレート形状のスルーホール６７３ｂ（例えばφ５０μｍ）を形成した（図１２（ｂ）参照）。その後の手順は、図１０（ｄ）〜（ｆ）に準じて行うため、ここでは説明を省略する。
【実施例】
【００３４】
以下に、本実施形態のインターポーザ６０の効果を実証するための実験例について説明する。まず、導体ビアのアスペクト比Ｒａｓｐと加熱・冷却を繰り返したあとの電気抵抗の変化率との関係について説明する。ここでは、表１に示す実験例１〜２４の導体ビア（縦３０×横３０つまり最外周から１５列目まで多重に形成されている）を備えたインターポーザを作製した。表１において、実験例１〜１２のインターポーザは最小径と最大径とが同じ導体ビアつまり略ストレートな柱状の導体ビアを有するものであり、これらは図８及び図９の作製手順に準じて作製した。また、実験例１３〜２４のインターポーザは最小径と最大径が異なる導体ビアつまりクビレを持つ形状の導体ビアを有するものであり、これらは図１１の作製手順に準じて作製した。このようにして得られた各実験例のインターポーザを介して、ポーラス化した層間絶縁膜を有するＩＣチップを多層プリント配線板に実装し、その後ＩＣチップとインターポーザの間やインターポーザと多層プリント配線板との間に封止樹脂を充填しＩＣ搭載基板とした。そして、ＩＣチップを介した特定回路の電気抵抗（ＩＣ搭載基板のＩＣチップ搭載面とは反対側の面に露出しＩＣチップと導通している一対の電極間の電気抵抗）を測定し、その値を初期値とした。その後、それらのＩＣ搭載基板に、−５５℃×５分、１２５℃×５分を１サイクルとしこれを２０００サイクル繰り返すヒートサイクル試験を行った。このヒートサイクル試験において、２５０サイクル目、５００サイクル目、７５０サイクル目、１０００サイクル目、１２５０サイクル目、１５００サイクル目、２０００サイクル目の電気抵抗を測定し、初期値との変化率（１００×（測定値−初期値）／初期値（％））を求めた。その結果を表１に示す。このテーブル中、電気抵抗の変化率が±５％以内のものを「優」（◎）、±５〜１０％のものを「良」（○）、±１０％を超えたものを「不良」（×）とした。ここで、電気抵抗の変化率が小さければインターポーザの導体ビア特に外側導体ビアやその周辺のダメージが小さくＩＣチップへ安定して電源供給できることを意味し、電気抵抗の変化率が大きければインターポーザの外側導体ビアやその周辺にクラックが発生して大きなダメージを受けておりＩＣチップへ安定して電源供給できないことを意味する。なお、目標スペックは１０００サイクル目の変化率が±１０％以内（つまり評価で「良」か「優」）とした。
【００３５】
【表１】
2005317790.tif 000003
表１から明らかなように、外側導体ビア及び内側導体ビアはいずれもアスペクト比Ｒａｓｐが４以上で直径が３０μｍを超え、しかも外側導体ビアのアスペクト比Ｒａｓｐが内側導体ビアのアスペクト比Ｒａｓｐ以上という条件を満足するもの（実験例２〜４，６〜１０，１４〜１６，１８〜２０，２４）については、いずれも１０００サイクル目まで評価が「良」以上であったのに対して、この条件を満足しないもの（実験例１，５，１１〜１３，１７，２１，２２）については、いずれも１０００サイクル目までのいずれかの段階で評価が「不良」であった。また、外側導体ビアのアスペクト比が内側導体ビアのアスペクト比の２倍を超える実験例２３では、７５０サイクル目までは評価が「良」で１０００サイクル目以降は「不良」、外側導体ビアのアスペクト比が内側導体ビアのアスペクト比の２倍である実験例２４では、１０００サイクル目までは評価が「良」で１２５０サイクル目以降は「不良」であった。なお、かっこ内の数値は抵抗変化率を示している。
【００３６】
また、例えば実験例２と実験例３，４とを比較すると、外側導体ビアのアスペクト比Ｒａｓｐが内側導体ビアのアスペクト比Ｒａｓｐの１．２５倍以上２倍以下である後２者は、外側導体ビアのアスペクト比Ｒａｓｐと内側導体ビアのアスペクト比Ｒａｓｐが等しい前者に比べて、より長いサイクル数まで評価が「良」であった。同様のことは、実験例６と実験例７，８とを比較したり、実験例１４と実験例１５，１６とを比較したり、実験例１８と実験例１９，２０とを比較してもいえる。
【００３７】
更に、例えば実験例２と実験例１４とを比較すると、これらはいずれも外側導体ビアが最外周１列だけであるが、導体ビアがクビレを有する後者は導体ビアがストレート形状の前者に比べて、より長いサイクル数まで評価が「良」であった。同様のことは、実験例３と実験例１５とを比較したり，実験例４と実験例１６とを比較してもいえる。また、外側導体ビアが最外周から１０列目までの実験例６と実験例１８とを比較したり、実験例７と実験例１９とを比較したり、実験例８と実験例２０とを比較しても、より長いサイクル数まで評価が「優」又は「良」であった。
【００３８】
更にまた、例えば実験例３，７，９，１０を比較すると、これらはいずれも外側導体ビアのアスペクト比Ｒａｓｐが５で内側導体ビアのアスペクト比Ｒａｓｐが４であるが、導体ビアのうち最外周１列だけを外側導体ビアとした実験例３、最外周から３列目までを外側導体ビアとした実験例９、最外周から６列目までを外側導体ビアとした実験例１０、最外周から１０列目までを外側導体ビアとした実験例７の順に、より長いサイクル数まで評価が「良」となる傾向にあった。
【００３９】
次に、インターポーザの導体ビアの位置とその位置にかかる応力との関係について説明する。インターポーザを介して、ポーラス化した層間絶縁膜を有するＩＣチップを多層プリント配線板に実装したＩＣ搭載基板について、３Ｄストリップシミュレーションを行い、導体ビアの列数と、導体ビアとインターポーザのベース基板との界面にかかる応力との関係を計算した。なお、インターポーザの導体ビアは、多層プリント配線板のパッドと１対１に対応するように最外周から１５列目まで多重に形成されているものとした。また、導体ビアのアスペクト比はすべて同一で１とし、インターポーザや導体ビア、ＩＣチップ、多層プリント配線板、はんだ等の材質は同じとした。そして、それらのヤング率、ポアソン比、熱膨張係数を入力して計算した。その結果を図１３のテーブル及びグラフに示す。このテーブル及びグラフから明らかなように、インターポーザの導体ビアの位置が最外周から１０列目（全列数×２／３列目）までは比較的大きな応力がかかり、最外周から６列目（全列数×２／５列目）までは特に大きな応力がかかることがわかる。この結果、導体ビアのうち最外周から全列数×２／３列目を超える位置（２／３列目より内側の導体ビア）では応力を緩和する必要性が乏しいことから、最外周から全列数×２／３列目までの範囲内で外側導体ビアを設定するのが好ましく、特に最外周から全列数×２／５列目までの範囲内で外側導体ビアを設定するのが好ましい。
【図面の簡単な説明】
【００４０】
【図１】本実施形態の半導体搭載用基板の断面図である。
【図２】本実施形態の多層プリント配線板のパッド群の配置図である。
【図３】本実施形態のインターポーザの導体ビアの配置図である。
【図４】他の導体ビアの配置図である。
【図５】本実施形態の多層プリント配線板の作製手順を表す断面図である。
【図６】本実施形態の多層プリント配線板の作製手順を表す断面図である。
【図７】本実施形態の多層プリント配線板の別の作製手順を表す断面図である。
【図８】本実施形態のインターポーザ作製手順を表す断面図である。
【図９】本実施形態のインターポーザ作製手順を表す断面図である。
【図１０】他のインターポーザ作製手順を表す断面図である。
【図１１】他のインターポーザ作製手順を表す断面図である。
【図１２】他のインターポーザ作製手順を表す断面図である。
【図１３】インターポーザの導体ビアの位置とその位置にかかる応力との関係を表すテーブル及びグラフである。
【符号の説明】
【００４１】
１０…多層プリント配線板、２０…コア基板、２１…コア基板本体、２２…配線パターン、２４…スルーホール導体、３０…ビルドアップ層、３１…第１の樹脂絶縁層、３２…第１の導体層、３３…第１のバイアホール、３４…第２の樹脂絶縁層、３５…第２の導体層、３６…第２のバイアホール、４０…パッド群、４１…エクスターナルパッド、４３…インターナルパッド、４５…ソルダーレジスト層、５１，５３…はんだバンプ、６０…インターポーザ、６２…導体ビア、６２ａ…外側導体ビア、６２ｂ…内側導体ビア、６３，６４…ランド、７０…ＩＣチップ、７１…はんだバンプ、８０…半導体搭載用基板、２０１…銅張り積層板、２０３…絶縁性基板、２０５…銅箔、２０７…スルーホール、２０９…めっき層、２１０…スルーホール充填用樹脂組成物、２１１…無電解銅めっき膜、２１３…電解銅めっき膜、３０１…絶縁層用樹脂フィルム、３０３…スルーホール、３０５…無電解銅めっき膜、３０７…めっきレジスト、３０９…電解銅めっき膜、６４１…ジルコニア基板、６４２，６４４…レジスト、６４２ａ，６４４ｂ…開口、６４３ａ，６３４ｂ…スルーホール、６４５…金属皮膜、６４６…電解銅めっき膜、６５１…グリーンシート、６５２ａ，６５２ｂ…スタンパー、６５３ａ，６５３ｂ…スルーホール、６６１…ジルコニア基板、６６２…レジスト、６６２ａ，６６２ｂ…開口、６６３ａ，６６３ｂ…スルーホール、６６５…金属皮膜、６６６…電解銅めっき膜、６７１…グリーンシート、６７３ａ，６７３ｂ…スルーホール。
【図１】
2005317790.tif 000004
【図２】
2005317790.tif 000005
【図３】
2005317790.tif 000006
【図４】
2005317790.tif 000007
【図５】
2005317790.tif 000008
【図６】
2005317790.tif 000009
【図７】
2005317790.tif 000010
【図８】
2005317790.tif 000011
【図９】
2005317790.tif 000012
【図１０】
2005317790.tif 000013
【図１１】
2005317790.tif 000014
【図１２】
2005317790.tif 000015
【図１３】
2005317790.tif 000016