(57)【要約】【課題】本発明の目的は、半導体基板上に欠陥が発生することを抑制でき、かつＳＴＩ段差の高さのばらつきが発生しにくい素子分離用絶縁膜形成方法を提供することである。【解決手段】半導体基板１に対して、前記素子分離用絶縁膜５を埋め込むための孔を形成し、半導体基板１全面に対して素子分離用絶縁膜５を堆積して、孔に当該素子分離用絶縁膜５を埋め込み、所定値以上の面積を有する素子が形成される領域上に堆積した素子分離用絶縁膜５に対してエッチング処理を行って、底部に近づくにしたがって面積が小さくなる孔を形成し、ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により、素子分離用絶縁膜５を平坦化する。【選択図】        図１
2005005389.tif 000002
【特許請求の範囲】
【請求項１】
素子が形成される領域の間を分離するための埋め込み型の素子分離用絶縁膜を半導体基板上に形成する方法であって、
前記半導体基板に対して、前記素子分離用絶縁膜を埋め込むための孔を形成する工程と、
前記素子分離用絶縁膜を堆積して、前記孔に当該素子分離用絶縁膜を埋め込む工程と、
所定値以上の面積を有する前記素子が形成される領域上に堆積した素子分離用絶縁膜に対してエッチング処理を行って、底部に近づくにしたがって面積が小さくなる孔を形成する工程と、
ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により、前記素子分離用絶縁膜を平坦化する工程とを備える、素子分離用絶縁膜形成方法。
【請求項２】
前記素子分離絶縁膜に対してエッチング処理を行う工程は、開口部から底部に近づくにしたがって、不連続に面積が小さくなる孔を形成することを特徴とする、請求項１に記載の素子分離用絶縁膜形成方法。
【請求項３】
前記素子分離絶縁膜に対してエッチング処理を行う工程は、前記素子が形成される領域上において開口を持つ第１のレジスト膜を、前記素子分離用絶縁膜上に形成する工程と、
前記第１のレジスト膜をマスクとして、前記素子分離絶縁膜をエッチング処理により除去する工程と、
前記素子が形成される領域上において前記第１のレジスト膜よりも大きな面積を有する開口を持つ第２のレジスト膜を、前記素子分離用絶縁膜上に形成する工程と、
前記第２のレジスト膜をマスクとして、前記素子分離絶縁膜をエッチング処理により除去する工程とを含む、請求項２に記載の素子分離用絶縁膜形成方法。
【請求項４】
前記素子分離絶縁膜に対してエッチング処理を行う工程は、開口部から底部に近づくにしたがって、連続的に面積が小さくなる孔を形成することを特徴とする、請求項１に記載の素子分離用絶縁膜形成方法。
【請求項５】
前記素子分離絶縁膜に対してエッチング処理を行う工程は、底面と側面とのなす角度が６０〜８０度となる孔を形成することを特徴とする、請求項４に記載の素子分離用絶縁膜形成方法。
【請求項６】
前記素子分離絶縁膜に対してエッチング処理を行う工程は、
前記素子が形成される領域上に開口を有するレジスト膜を、前記素子分離絶縁膜上に形成する工程と、
前記レジスト膜をマスクとして、エッチング処理による反応生成物を側面に対して堆積させつつ前記素子分離絶縁膜に対して孔を形成する工程とを含む、請求項４に記載の素子分離用絶縁膜形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、素子分離用絶縁膜形成方法に関する発明であって、より特定的には、素子が形成される領域の間を分離するための埋め込み型の素子分離用絶縁膜を半導体基板上に形成する方法に関する発明である。
【０００２】
【従来の技術】
近年、半導体の微細化が急速に進んでおり、それに伴い素子分離領域の面積を縮小することが可能な素子分離形成技術であるＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）技術が使用されることが多くなってきている。このＳＴＩ技術は、半導体基板にトレンチと呼ばれる孔を形成し、当該トレンチを絶縁膜で埋めることで素子同士を分離するものである。以下に、ＳＴＩ構造が形成される様子について図面を参照しながら詳しく説明する。図８および９は、ＳＴＩ構造を従来の方法により形成するときの半導体装置の断面構造を示した図である。
【０００３】
まず、図８（ａ）に示すように、半導体基板１１上に、犠牲膜となるシリコン酸化膜１２と、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）時のストッパー膜なるシリコン窒化膜１３とをＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により順に堆積する。次に、図８（ｂ）に示すように、シリコン窒化膜１３上の所定領域にレジスト膜１４を形成する。当該レジスト膜１４は、トレンチ形成をする領域（すなわち素子分離領域）については開口されている。
【０００４】
レジスト膜１４の形成が完了したら、当該レジスト膜１４をマスクとして、ドライエッチング処理を行う。これにより、図１０（ｃ）に示すように、レジスト膜１４が開口している部分の半導体基板１１、シリコン酸化膜１２およびシリコン窒化膜１３が除去され、素子分離領域と素子形成領域とが形成される。
【０００５】
次に、図８（ｄ）に示すように、素子分離絶縁膜１５（例えば、シリコン酸化膜）を高密度プラズマＣＶＤ法により堆積する。このとき、素子分離絶縁膜１５の形状は、下層の凹凸に依存することになる。具体的には、図８（ｄ）に示すように、広い面積を持つ素子形成領域上に堆積した素子分離絶縁膜１５の膜厚は厚くなり、素子分離領域や狭い面積しかない素子形成領域上に堆積した素子分離絶縁膜１５の膜厚は薄くなる。
【０００６】
この後、ＣＭＰを行って、素子分離絶縁膜１５を除去すると共に、半導体装置の表面を平坦化する。これにより、当該半導体装置は、図９（ｅ）に示すような断面構造をとるようになる。
【０００７】
ＣＭＰが完了すると、シリコン酸化膜１２およびシリコン窒化膜１３を除去する。具体的には、シリコン窒化膜１３をリン酸ボイル処理により除去した後に、シリコン酸化膜１２をＢＨＦ（緩衝フッ酸）処理により除去する。これにより、図９（ｆ）にしめすように、素子形成領域が素子分離絶縁膜１５に絶縁されたＳＴＩ構造が完成する。
【０００８】
ところで、上記従来のＳＴＩ構造の形成方法では、図８（ｄ）に示すように、素子分離絶縁膜１５を堆積すると、広い素子形成領域上での素子分離絶縁膜１５の膜厚は厚くなり、その他の領域での素子分離絶縁膜１５の膜厚は薄くなる。このように、半導体装置の領域によって素子分離絶縁膜１５の膜厚が異なると、ＣＭＰで除去しなければならない素子分離絶縁膜１５の量が領域毎にばらついてしまう。除去すべき素子分離絶縁膜１５の量がばらつくと、図９（ｅ）に示すように、除去しなければならない素子分離絶縁膜１５の量が少ない領域では、ＣＭＰ処理によりシリコン窒化膜１３が多く削られてしまい、当該シリコン窒化膜１３の残膜の膜厚は薄くなる。一方、除去しなければならない素子分離絶縁膜１５の量が多い領域では、ＣＭＰ処理によりシリコン窒化膜１３がほとんど削られず、当該シリコン窒化膜１３の残膜の膜厚は厚くなる。その結果、シリコン窒化膜１３およびシリコン酸化膜１２の除去後、素子分離絶縁膜１５の表面と半導体基板表面との間の段差（以下、ＳＴＩ段差と称す）にばらつきが生じてしまう。このようなＳＴＩ段差のばらつきは、半導体装置に形成されるトランジスタの特性にばらつきを発生させる原因となっている。
【０００９】
そこで、ＳＴＩ段差が発生することを防止するための方法として、以下に示す半導体装置製造方法が存在する。当該半導体装置製造方法は、所定値よりも広い面積を持つ素子形成領域上に堆積している素子分離絶縁膜１５の一部を、ＣＭＰで素子分離絶縁膜１５を除去する前にエッチングによりあらかじめ除去する方法である。以下に、図面を参照しながら当該半導体装置製造方法について詳しく説明する。図１０および１１は、当該半導体装置製造方法により半導体装置が製造されているときの、当該半導体装置の断面構造を示した図である。
【００１０】
まず、半導体基板１１上にシリコン酸化膜１２およびシリコン窒化膜１３を堆積するところ（図８（ａ））から、素子分離絶縁膜１５を堆積するところ（図８（ｄ））までは、上記従来の方法と同様であるので、説明を省略する。
【００１１】
次に、レジスト膜１４に対して反転したパターンを有する反転レジスト膜１６を素子分離絶縁膜１５上に堆積する。すなわち、レジスト膜１４では、素子分離領域がマスクされていなかったのに対して、反転レジスト膜１６では、素子形成領域がマスクされない。ただし、図１０（ｅ）に示すように、マスクされない素子形成領域は、所定値以上の面積を有する素子形成領域である。これは、所定値以上の面積を有する素子形成領域上に厚く堆積した素子分離絶縁膜１５の一部を除去するためである。
【００１２】
次に、当該反転レジスト膜１６をマスクとして、マスクされていない領域の素子分離絶縁膜１５をドライエッチング処理により除去する。これにより、半導体装置の断面構造は、図１１（ｆ）に示す構造となる。このように、所定値以上の面積を有する素子形成領域上に堆積した素子分離絶縁膜１５の一部を除去することにより、半導体装置全体に渡って、素子分離絶縁膜１５の膜厚を均一に近づけることが可能となる。この後、図１１（ｇ）に示すように、反転レジスト膜１６をアッシング処理等に除去する。
【００１３】
反転レジスト膜１６の除去が完了すると、図１１（ｈ）に示すように、素子分離絶縁膜１５をＣＭＰにより除去すると共に、半導体装置の表面を平坦化する。ＣＭＰが完了すると、図１１（ｉ）に示すように、シリコン酸化膜１２およびシリコン窒化膜１３を除去する。具体的には、シリコン窒化膜１３をリン酸ボイル処理により除去した後に、シリコン酸化膜１２をＢＨＦ（緩衝フッ酸）処理により除去する。これにより、ＳＴＩ構造が完成する。
【００１４】
以上のように、上記従来の半導体装置製造方法によれば、素子分離絶縁膜１５の膜厚が厚くなっている部分がドライエッチング処理により除去されるので、半導体装置全体にわたって、素子分離絶縁膜１５の膜厚を略均一にすることが可能となる。その結果、半導体装置の素子分離絶縁膜１５に対してＣＭＰが行われても、素子分離絶縁膜１５の膜厚がばらついていることを理由として、シリコン窒化膜１３の残膜の膜厚がばらつくことがなくなり、ＳＴＩ段差にばらつきが発生しなくなる（例えば、特許文献１）。
【００１５】
【特許文献１】
特開平１１−３１２７３０号公報（第２−４頁、第２図）
【００１６】
【発明が解決しようとする課題】
しかしながら、上記半導体装置製造方法によりＳＴＩ構造を形成した場合、図１１（ｉ）に示すように、半導体基板１の表面に欠陥が生じるという問題が存在する。以下に、当該問題について図面を参照しながら詳しく説明する。
【００１７】
まず、図１１（ｆ）および（ｇ）に示すように、大きな面積を有する素子形成領域上の素子分離絶縁膜１５の一部をエッチング処理により除去した場合、当該素子形成領域の両端に突起部１７が発生する。このような突起部１７は、ＣＭＰが行われるときに折れてしまうことがしばしばある。当該突起部１７が折れる場合には、当該突起部１７の下に存在する素子分離絶縁膜１５の一部やシリコン酸化膜１２やシリコン窒化膜１３や半導体基板１１の一部が、当該突起部１７と一緒に抉り取られてしまう。さらに、折れた突起部１７は、ＣＭＰ処理の最中に半導体装置表面を引っ掻き回して、シリコン酸化膜１２、シリコン窒化膜１３および半導体基板１１の表面を傷つけてしまう。その結果、ＣＭＰが行われた後の半導体装置の表面には、図１１（ｈ）および（ｉ）に示すような欠陥が発生してしまう。
【００１８】
上記欠陥の発生を防止する方法としては、図１２に示すように、反転レジスト膜１６の開口領域を小さくして、突起部１７を太くして機械的強度を増加させることが考えられる。これにより、突起部１７が折れにくくなって、ＣＭＰが行われた後に半導体基板１１に傷がつくことが防止される。
【００１９】
しかしながら、図１２に示すように、反転レジスト膜１６の開口領域が小さくなると、その分、ＣＭＰ前に除去される大面積を有する素子形成領域上の素子分離絶縁膜１５の量が減少する。その結果、ＣＭＰが行われた後において、シリコン窒化膜１３の残膜の膜厚がばらつきやすくなり、ＳＴＩ段差のばらつきが発生しやすくなる。
【００２０】
そこで、本発明の目的は、半導体基板上に欠陥が発生することを抑制でき、かつＳＴＩ段差の高さのばらつきが発生しにくい素子分離用絶縁膜形成方法を提供することである。
【００２１】
【課題を解決するための手段および発明の効果】
本発明では、半導体基板に対して、素子分離用絶縁膜を埋め込むための孔を形成し、素子分離用絶縁膜を堆積して、孔に当該素子分離用絶縁膜を埋め込み、所定値以上の面積を有する素子が形成される領域上に堆積した素子分離用絶縁膜に対してエッチング処理を行って、底部に近づくにしたがって面積が小さくなる孔を形成し、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により、素子分離用絶縁膜を平坦化するようにしている。所定値以上の面積を有する素子が形成される領域上には、他の領域よりも厚く素子分離絶縁膜が堆積する。そのため、ＣＭＰで当該素子分離絶縁膜を除去すると、半導体装置の表面が素子分離絶縁膜の厚さに応じた凹凸を有するようになってしまう。その結果、埋め込まれた素子分離用絶縁膜の表面が均一に平坦化されなくなってしまう。これに対して、上記のように、厚く堆積している部分の素子分離絶縁膜をＣＭＰ処理前に除去することにより、半導体装置全体にわたって、素子分離絶縁膜の膜厚を略均一にすることが可能となる。その結果、ＣＭＰにより当該素子分離絶縁膜の表面を均一にすることが可能となる。さらに、エッチング処理により形成される孔は、底部に近づくにしたがって面積が小さくなっている。そのため、当該孔の側壁は、孔の底部にいくにしたがって厚くなっている。その結果、ＣＭＰ時に側壁が折れて、半導体基板を抉り取ってしまうという問題が起こらなくなる。
【００２２】
なお、素子分離絶縁膜に対してエッチング処理を行う場合には、開口部から底部に近づくにしたがって、不連続に面積が小さくなる孔を形成するようにしてもよい。このような孔を形成する方法としては、例えば、素子が形成される領域上において開口を持つ第１のレジスト膜を、前記素子分離用絶縁膜上に形成し、第１のレジスト膜をマスクとして、素子分離絶縁膜をエッチング処理により除去し、素子が形成される領域上において第１のレジスト膜よりも大きな面積を有する開口を持つ第２のレジスト膜を、素子分離用絶縁膜上に形成し、第２のレジスト膜をマスクとして、素子分離絶縁膜をエッチング処理により除去することが挙げられる。このような手順で素子分離絶縁膜に孔を開口することで、当該孔の断面形状が階段状を有するようになる。
【００２３】
また、開口部から底部に近づくにしたがって、連続的に面積が小さくする孔を形成するようにしてもよい。このような孔を形成する方法としては、素子が形成される領域上に開口を有するレジスト膜を、素子分離絶縁膜上に形成し、レジスト膜をマスクとして、エッチング処理による反応生成物を側面に対して堆積させつつ素子分離絶縁膜に対して孔を形成することが挙げられる。このような方法により素子分離絶縁膜に孔を形成すれば、一度のフォトリソグラフィー工程およびエッチング工程で当該孔を開口することが可能となる。なお、このような孔の形状としては、底面と側面とのなす角度が６０〜８０度となる形状であることが望ましい。
【００２４】
【発明の実施の形態】
以下に、本発明の第１の実施形態に係る素子分離用絶縁膜形成方法について、図面を参照しながら説明する。図１〜４は、当該素子分離用絶縁膜形成方法によりＳＴＩ構造を形成するときの半導体装置の断面構造を示した図である。
【００２５】
まず、図１（ａ）に示すように、半導体基板１上に犠牲膜となるシリコン酸化膜２をＣＶＤ法により堆積する。なお、当該シリコン酸化膜２の膜厚は、１０〜２０ｎｍ程度である。
【００２６】
シリコン酸化膜２の堆積が完了すると、ＣＭＰ処理時においてストッパー膜として働くシリコン窒化膜３を、ＣＶＤ法により当該シリコン酸化膜２上に堆積する。なお、当該シリコン窒化膜３の膜厚は、１００ｎｍ〜２００ｎｍ程度である。
【００２７】
次に、図１（ｂ）に示すように、所定領域に開口部分を有するレジスト膜４を形成する。当該レジスト膜４の開口部分は、ＳＴＩにおいて素子分離をするための絶縁膜が埋めこまれる孔（以下、トレンチと称す）が形成される領域である。
【００２８】
レジスト膜４の形成が完了すると、当該レジスト膜４をマスクとして、上記開口部分のシリコン窒化膜３、シリコン酸化膜２および半導体基板１の一部を、フッ化炭素ガスを用いたドライエッチング処理により除去して、トレンチを形成する。これにより、半導体装置の断面構造は、図１（ｃ）に示すような構造をとることになる。なお、当該ドライエッチング処理により形成されるトレンチの深さは、半導体基盤１の表面から３００〜４００ｎｍ程度である。この後、レジスト膜４をアッシング処理等により除去する。
【００２９】
レジスト膜４の除去が完了すると、高密度プラズマＣＶＤ法により、半導体装置の表面上に素子分離絶縁膜５を堆積する。このとき、素子分離絶縁膜５の形状は、下層の凹凸に依存することになる。具体的には、図１（ｄ）に示すように、広い面積を持つ素子形成領域上に堆積した素子分離絶縁膜５の膜厚は厚くなり、分離領域や狭い面積しかない素子形成領域上に堆積した素子分離絶縁膜５の膜厚は薄くなる。なお、当該素子分離絶縁膜５は、酸化シリコンであり、その膜厚は、広い面積を持つ素子形成領域上において５００〜６００ｎｍ程度となる。
【００３０】
次に、図２（ｅ）に示すような広い面積を有する素子形成領域上に開口部を有する第１の反転レジスト膜６を、素子分離絶縁膜５上に形成する。具体的には、所定幅（例えば２．０μｍ）以上の素子形成領域に対して、当該素子形成領域の両端からそれぞれ一定の幅（例えば０．７５μｍ）だけ小さな幅を有する開口を有する反転レジスト膜６が形成される。ここで、当該第１の反転レジスト膜６の形成方法について図面を参照しながら詳しく説明する。図５は、反転レジスト膜６が形成される手順を示す図である。
【００３１】
第１の反転レジスト膜６が形成される場合には、まず、レジスト膜４を形成するためのマスクデータを参照して、上記所定幅（例えば２μｍ）以上の素子形成領域を検索する。次に、所定幅以上の素子形成領域に形成すべきレジスト膜４の幅を上記一定の幅だけ縮小するように、マスクデータを変更する（図５参照）。次に、変更したマスクデータを反転させることにより、図５でマスクされていた領域が開口した第１の反転レジスト膜４の形成が可能となる。
【００３２】
第１の反転レジスト膜６の形成が完了すると、当該第１の反転レジスト膜６をマスクとして、フッ化炭素ガス（例えばＣＦ４やＣＨＦ３）を用いたドライエッチング処理を行って、素子分離絶縁膜５の一部を除去する。具体的には、形成される孔の深さが、当該素子分離絶縁膜５の膜厚の半分程度（例えば、２５０〜３００ｎｍ程度）となるように、ドライエッチング処理が施される。これにより、半導体装置の断面構造は、図２（ｆ）に示すような構造をとる。この後、第１の反転レジスト膜６は、アッシング処理等により除去される。
【００３３】
次に、図３（ｇ）に示すような第２の反転レジスト膜７を、素子分離絶縁膜５上に形成する。具体的には、所定幅（例えば２．０μｍ）以上の素子形成領域に対して、第１の反転レジスト膜６よりもやや大きな開口を有する第２の反転レジスト膜７が形成される。以下に、当該第２の反転レジスト膜７について詳しく説明する。
【００３４】
上記第２の反転レジスト膜７は、図３（ｇ）に示すように、第１の反転レジスト膜６の両端から一定幅（例えば０．２５μｍ）広げられた開口を有する。当該第２の反転レジスト膜７が形成される際には、第１の反転レジスト膜６を形成するためのマスクデータを用いる。具体的には、第１の反転レジスト膜６の幅を、その両端から一定幅（例えば０．２５μｍ）だけ縮小したマスクデータを作成し、当該マスクデータを用いて第２の反転レジスト膜７を形成すればよい。
【００３５】
第２の反転レジスト膜７の形成が完了すると、当該第２の反転レジスト膜７をマスクとして、フッ化炭素ガス（例えばＣＦ４やＣＨＦ３）を用いたドライエッチング処理を行って、素子分離絶縁膜５の一部を除去する。具体的には、開口部の中央部分の底部が、半導体基板１に対して、素子分離領域における素子分離絶縁膜５と第２の反転レジスト膜７との境界面と略同じ高さに位置するように、上記ドライエッチング処理が施される。なお、当該ドライエッチング処理が施されることにより、半導体装置の断面構造は、図３（ｈ）に示す構造をとる。
【００３６】
ここで、図３（ｈ）の突起部８について説明する。従来の突起部１７は、図１１（ｆ）に示すように細く尖った形状を有していたのに対して、本実施形態で形成される突起部８は、図３（ｈ）に示すように階段形状を有し、下の段が上の段よりも０．２５μｍ太い形状となる。そのため、当該突起部８は、突起部１７よりも実質的にその太さが太くなったものとみなすことができ、機械的強度が増加したものといえる。素子分離絶縁膜５に対するドライエッチング処理が完了すると、図４（ｉ）に示すように、アッシング処理等により、第２の反転レジスト膜７が除去される。
【００３７】
次に、ＣＭＰを行って、素子分離絶縁膜５を除去すると共に、半導体装置の表面を平坦化する。これにより、図４（ｊ）に示すように、平坦でかつ欠陥を有さないシリコン窒化膜３が露出する。
【００３８】
ＣＭＰが完了すると、シリコン酸化膜２およびシリコン窒化膜３を除去する。具体的には、シリコン窒化膜３をリン酸ボイル処理により除去した後に、シリコン酸化膜２をＢＨＦ（緩衝フッ酸）処理により除去する。これにより、図４（ｋ）に示すように、素子形成領域が素子分離絶縁膜５に絶縁されたＳＴＩ構造が完成する。
【００３９】
以上のように、本実施形態に係る素子分離用絶縁膜形成方法によれば、半導体基板上に欠陥が発生することを抑制でき、かつＳＴＩ段差の高さのばらつきが発生しにくい素子分離用絶縁膜形成方法を製造することが可能となる。以下に、詳しく説明する。
【００４０】
従来では、図８（ｄ）に示すように、素子分離絶縁膜１５の膜厚が半導体装置内の領域によってばらついていたため、ＣＭＰ処理後にストッパー膜であるシリコン窒化膜１３の削り取られる量にばらつきが発生し、ＳＴＩ段差のばらつきが発生していた。
【００４１】
これに対して、本実施形態では、素子分離絶縁膜５の膜厚が大きい領域では、当該素子分離絶縁膜５の一部が除去されている。そのため、半導体装置の全域に渡って、素子分離絶縁膜５の膜厚を略均一にすることが可能となり、ＣＭＰ処理により当該素子分離絶縁膜５を除去した後において、シリコン窒化膜３の残膜の膜厚のばらつきがなくなる。その結果、ＳＴＩ段差のばらつきが発生しなくなる。
【００４２】
さらに、別の従来の半導体製造方法では、突起部１７は、細く尖った形状を有していた。そのため、当該突起部１７がＣＭＰ処理時に折れてしまい、シリコン酸化膜１２、シリコン窒化膜１３および半導体基板１１を傷つけて欠陥を発生させていた。
【００４３】
これに対して、本実施形態では、素子分離絶縁膜５の一部を除去するために、異なる大きさを有する開口領域を持つレジスト膜を用いて、ドライエッチング処理を複数回行っている。そのため、突起部８は、従来の突起部１７よりも大きい機械的強度を有する階段形状の断面構造を有するようになる。その結果、ＣＭＰ処理時に突起部８が折れて、半導体基板１に欠陥が生じることがなくなる。
【００４４】
なお、本実施形態では、素子分離絶縁膜５に対してリソグラフィー処理およびドライエッチング処理がそれぞれ２回施されているが、リソグラフィー処理およびドライエッチング処理が施される回数は、これに限らない。すなわち、素子分離絶縁膜５に対して、３回以上のリソグラフィー処理およびドライエッチング処理が施されてもよい。
【００４５】
また  本実施形態において、ＣＭＰ処理前のエッチング処理は、相対的に小さな開口を有する第１の反転レジスト膜６をマスクとしてドライエッチング処理を行った後、相対的に大きな開口を有する第２の反転レジスト膜７をマスクとしてドライエッチング処理を行っているが、これらの２つのドライエッチング処理の順序は逆であってもよい。具体的には、相対的に大きな開口を有する第２の反転レジスト膜７をマスクとしてドライエッチング処理を行ったのち、相対的に小さな開口を有する第１の反転レジスト膜６をマスクとしてドライエッチング処理を行ってもよい。
【００４６】
（第２の実施形態）
以下に、本発明の第２の実施形態に係る素子分離用絶縁膜形成方法について図面を参照しながら説明する。当該第２の実施形態に係る素子分離用絶縁膜形成方法は、第１の実施形態に係る素子分離用絶縁膜形成方法と、素子分離絶縁膜５にドライエッチング処理を行う工程において相違点を有する。具体的には、第１の実施形態では、突起部８の断面のドライエッチング処理に曝される側の面の形状が階段状になるようにドライエッチング処理が複数回施されていたが、本実施形態では、突起部の断面のドライエッチング処理に曝される側の面の形状がテーパ形状となるようにドライエッチング処理が一度だけ施されている。なお、当該ドライエッチング処理以外の工程については、第２の実施形態は、第１の実施形態と同様である。なお、図６および図７は、本実施形態に係る素子分離用絶縁膜形成方法によりＳＴＩ構造を形成する際の半導体装置の断面構造を示した図である。
【００４７】
まず、第１の実施形態と同様に、半導体基板１上にＣＶＤ法によりシリコン酸化膜２およびシリコン窒化膜３を順次堆積する（図１（ａ））。次に、第１の実施形態と同様に、シリコン窒化膜３上に所定領域に開口部を有するレジスト膜４を形成する（図１（ｂ））。そして、第１の実施形態と同様に、当該レジスト膜４をマスクとして、ドライエッチング処理を行って、シリコン酸化膜２、シリコン窒化膜３および半導体基板１の一部を除去する（図１（ｃ））。その後、第１の実施形態と同様に、半導体装置上に素子分離絶縁膜５を堆積する（図１（ｄ））。なお、これらの処理は、第１の実施形態と同様であるので、これ以上の詳細な説明を省略する。素子分離絶縁膜５の堆積が完了すると、当該素子分離絶縁膜５に対してドライエッチング処理を行う。
【００４８】
まず、図６（ｅ）に示すような広い面積を有する素子形成領域上に開口部を有する反転レジスト膜９を、素子分離絶縁膜５上に形成する。具体的には、所定幅（例えば２．０μｍ）以上の素子形成領域に対して、当該素子形成領域の両端からそれぞれ一定の幅（例えば０．５０μｍ）だけ小さな幅を有する開口を有する反転レジスト膜９が形成される。なお、当該反転レジスト膜９の形成方法は、第１の実施形態の第１の反転レジスト膜６の形成方法と同様であるので、これ以上の詳細な説明を省略する。
【００４９】
反転レジスト膜９の形成が完了すると、ドライエッチング処理を行って素子分離絶縁膜５の一部を除去する。具体的には、フッ化炭素系のガスを用いて、形成された孔の側壁に、反応生成物を堆積させながらドライエッチング処理を行う。これにより、側壁方向へのエッチングが進みにくくなり、底面方向へのエッチングが進行する。その結果、図６（ｆ）に示すようなテーパを有する孔が形成される。なお、本実施形態に係るドライエッチング処理では、第１の実施形態に係るドライエッチング処理で用いられるＣＦ４やＣＨＦ３等のフッ化炭素系のガスよりも炭素の含有率が高いＣ４Ｆ６やＣ５Ｆ８等のフッ化炭素系のガスが用いられることが望ましい。これにより、孔の側壁に反応生成物を堆積させることが可能となる。
【００５０】
ここで、本実施形態に係る突起部１０の形状について説明する。図６（ｆ）および図７（ｇ）に示すように、本実施形態に係る突起部１０では、ドライエッチング処理により形成された孔の側面に該当する面がテーパを有している。突起部１０は、このようなテーパ形状をとることにより、図１１（ｆ）に示す突起部１７よりも、大きな機械強度を有するようになる。なお、当該突起部１０は、ドライエッチング処理により形成された孔の底面と側面とがなす角度Θが約６０〜８０°となるように形成されることが望ましい。
【００５１】
ドライエッチング処理が完了すると、図７（ｇ）に示すように、反転レジスト膜９をアッシング処理等により除去する。次に、図７（ｈ）に示すように、ＣＭＰ処理を行って、素子分離絶縁膜５を除去すると共に、半導体装置の表面を平坦化する。なお、本工程は、第１の実施形態の図４（ｉ）に示す処理と同様であるので、これ以上の詳細な説明を省略する。
【００５２】
ＣＭＰ処理が完了すると、図７（ｉ）に示すように、シリコン酸化膜２およびシリコン窒化膜３を除去する。なお、本工程は、第１の実施形態の図４（ｋ）に示す処理と同様であるので、説明を省略する。以上の工程を経て、ＳＴＩ構造が完成する。
【００５３】
以上のように、本実施形態に係る素子分離用絶縁膜形成方法によれば、素子分離絶縁膜の一部を除去するためのリソグラフィー処理およびドライエッチング処理が一度で済む。ここで、リソグラフィー処理およびドライエッチング処理は、非常に複雑な処理である。そのため、これらの処理を行う回数を減らすことにより、より効率よく半導体装置を製造することが可能となる。
【００５４】
また、本実施形態に係る素子分離用絶縁膜形成方法によれば、第１の実施形態に係る素子分離用絶縁膜形成方法と同様に、半導体基板上に欠陥が発生することを抑制でき、かつＳＴＩ段差の高さのばらつきが発生を抑制することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態において、半導体基板上にシリコン酸化膜およびシリコン窒化膜が堆積されてから素子分離用絶縁膜が堆積されるまでの間の半導体装置の断面構造を示した図である。
【図２】本発明の第１の実施形態において、素子分離用絶縁膜に孔が開口されるときの半導体装置の断面構造を示した図である。
【図３】本発明の第１の実施形態において、素子分離用絶縁膜に孔が開口されるときの半導体装置の断面構造を示した図である。
【図４】本発明の第１の実施形態において、素子分離用絶縁膜がＣＭＰにより除去されて、ＳＴＩ構造が完成するまでの半導体装置の断面構造を示した図である。
【図５】反転レジスト膜を形成するときの説明図である。
【図６】本発明の第２の実施形態において、素子分離用絶縁膜に孔が開口されるときの半導体装置の断面構造を示した図である。
【図７】本発明の第２の実施形態において、素子分離用絶縁膜がＣＭＰにより除去されて、ＳＴＩ構造が完成するまでの半導体装置の断面構造を示した図である。
【図８】従来の素子分離用絶縁膜形成方法において、半導体基板上にシリコン酸化膜およびシリコン窒化膜が堆積されてから素子分離用絶縁膜が堆積されるまでの間の半導体装置の断面構造を示した図である。
【図９】従来の素子分離用絶縁膜形成方法において、素子分離絶縁膜が形成された半導体装置の断面構造を示した図である。
【図１０】その他の従来の素子分離用絶縁膜形成方法において、素子分離絶縁膜を除去するためのレジスト膜が形成されたときの半導体装置の断面構造を示した図である。
【図１１】その他の従来の素子分離用絶縁膜形成方法において、素子分離絶縁膜を除去してから、ＳＴＩ構造が完成するまでの半導体装置の断面構造を示した図である。
【図１２】その他の従来の素子分離用絶縁膜形成方法において、素子分離絶縁膜を除去するためのレジスト膜が形成されたときの半導体装置の断面構造を示した図である。
【符号の説明】
１  半導体基板
２  シリコン酸化膜
３  シリコン窒化膜
４  レジスト膜
５  素子分離絶縁膜
６  第１の反転レジスト膜
７  第２の反転レジスト膜
８、１０  突起部
９  反転レジスト膜
【図１】
2005005389.tif 000003
【図２】
2005005389.tif 000004
【図３】
2005005389.tif 000005
【図４】
2005005389.tif 000006
【図５】
2005005389.tif 000007
【図６】
2005005389.tif 000008
【図７】
2005005389.tif 000009
【図８】
2005005389.tif 000010
【図９】
2005005389.tif 000011
【図１０】
2005005389.tif 000012
【図１１】
2005005389.tif 000013
【図１２】
2005005389.tif 000014