(57)【要約】【課題】  チタンシリサイド膜におけるボイドの発生を抑えることができ、絶縁膜の剥れを防止できるようにした半導体装置の製造方法を提供する。【解決手段】  チタンシリサイド膜５が形成されたシリコン基板１上にＩＬＤ７を形成し、このＩＬＤ７を選択的に除去してコンタクトホールＨを形成する。次に、このコンタクトホールＨから露出したチタンシリサイド膜５上にバリアメタル９を形成する。そして、バリアメタル９が形成されたシリコン基板１を熱処理して、シリコン基板１とバリアメタル９との接触抵抗を下げる。上記のチタンシリサイド膜５を形成する工程では当該チタンシリサイド膜５を４００［Å］以上に形成し、かつ、上記のシリコン基板１を熱処理する工程ではその熱処理温度を所望の接触抵抗で決まる最低熱処理温度以上、７２０［℃］以下にする。【選択図】  図１
2005191236.tif 000002
【特許請求の範囲】
【請求項１】
シリコンからなる基板上にチタンシリサイド膜を形成する工程と、
前記チタンシリサイド膜が形成された前記基板上に絶縁膜を形成する工程と、
前記絶縁膜を選択的に除去して当該絶縁膜に前記チタンシリサイド膜を露出する開口部を形成する工程と、
前記開口部から露出した前記チタンシリサイド膜上にバリアメタルを形成する工程と、
前記バリアメタルが形成された前記基板を熱処理して、前記シリコンと前記バリアメタルとの接触抵抗を下げる工程とを含み、
前記チタンシリサイド膜を形成する工程では当該チタンシリサイド膜を４００［Å］以上に形成し、かつ、
前記基板を熱処理する工程ではその熱処理温度を所望の接触抵抗で決まる最低熱処理温度以上、７２０［℃］以下にすることを特徴とする半導体装置の製造方法。
【請求項２】
前記バリアメタルは、チタン（Ｔｉ）からなる下層膜と、窒化チタン（ＴｉＮ）からなる上層膜とで構成され、
前記基板を熱処理する工程では、前記基板を窒素（Ｎ２）雰囲気中で熱処理することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、チタンシリサイド上にバリアメタルを有するトランジスタの製造方法に関するものである。
【背景技術】
【０００２】
従来から、半導体装置のゲート電極抵抗や、コンタクト抵抗等を低抵抗化するために、ゲート電極上や、ソース又はドレイン領域（以下「Ｓ／Ｄ領域」という。）上にチタンシリサイド膜を形成する方法が広く知られている（例えば、特許文献１参照。）。
図４（Ａ）〜（Ｃ）は従来例に係る半導体装置９０の製造方法を示す工程図である。図４（Ａ）において、９１はバルクのシリコン基板、９３はポリシリコンゲート電極、９５はチタンシリサイド膜である。ポリシリコンゲート電極９３は、図示しないゲート絶縁膜を介してシリコン基板９１上に形成されている。また、図４（Ａ）に示すように、チタンシリサイド膜９５はポリシリコンゲート電極９３上と、例えばシリコン基板９１のＳ／Ｄ領域上にそれぞれ形成されている。このチタンシリサイド膜９５の膜厚は３５０［Å］である。
【０００３】
半導体装置の製造プロセスでは、通常、図４（Ｂ）に示すように、チタンシリサイド膜９５が形成されたシリコン基板９１上に、シリコン酸化膜等からなる層間絶縁膜（以下「ＩＬＤ」：ｉｎｔｅｒ  ｌａｙｅｒ  ｄｉｅｌｅｃｔｒｉｃという。）９７を形成する。ここで、このＩＬＤ９７の厚さは、１００００〜１５０００［Å］程度である。
次に、図４（Ｂ）に示すように、このＩＬＤ９７を選択的に除去して、Ｓ／Ｄ領域上のチタンシリサイド膜９５上や、ポリシリコンゲート電極９３上のチタンシリサイド膜９５上にコンタクトホールＨ´を形成する。図４（Ｂ）では、Ｓ／Ｄ領域の上方だけにコンタクトホールＨ´が形成されているが、図示しない断面で、ポリシリコンゲート電極９３の上方にもコンタクトホールＨ´が形成されている。
【０００４】
次に、図４（Ｃ）に示すように、コンタクトホールＨ´から露出したチタンシリサイド膜９５上と、コンタクトホールＨ´の内壁及びＩＬＤ９７上とにバリアメタル９９を形成する。このバリアメタル９９は、チタン（Ｔｉ）からなる下層膜と、窒化チタン（ＴｉＮ）からなる上層膜とで構成される積層膜である。
次に、このバリアメタル９９と、シリコン基板９１のＳ／Ｄ領域との接触抵抗を下げるために、シリコン基板９１を窒素（Ｎ２）雰囲気中でアニール処理する。このアニールの熱処理温度は、８００［℃］である。その後、このバリアメタル９９上の全面にアルミ膜（図示せず）等を形成し、このアルミ膜等をパターニングして、配線層を形成する。
【特許文献１】特開平１０−２０９２９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、従来例に係る半導体装置の製造方法によれば、ＩＬＤ９７上にバリアメタル９９を形成し、シリコン基板９１をアニール処理すると、ある程度の確率で図５（Ａ）に示すように、チタンシリサイド膜９５にボイドＢが発生してしまうという問題があった。
このようにチタンシリサイド膜９５にボイドＢが発生してしまうと、チタンシリサイド膜９５とその上に形成されるＩＬＤ９７との密着性が低下してしまう。また、上記のアニール処理の前後で、バリアメタル９９を構成する窒化チタン（ＴｉＮ）の膜応力が圧縮方向から引っ張り方向に変化するので、ＩＬＤ９７にはシリコン基板９１から剥れる方向の力が働いてしまう。このため、最悪の場合には、図５（Ｂ）に示すように、シリコン基板９１表面からＩＬＤ９７が剥れてしまうおそれがあった。
【０００６】
そこで、この発明はこのような問題を解決したものであって、チタンシリサイド膜におけるボイドの発生を抑えることができ、絶縁膜の剥れを防止できるようにした半導体装置の製造方法の提供を目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明に係る第１の半導体装置の製造方法は、シリコンからなる基板上にチタンシリサイド膜を形成する工程と、前記チタンシリサイド膜が形成された前記基板上に絶縁膜を形成する工程と、前記絶縁膜を選択的に除去して当該絶縁膜に前記チタンシリサイド膜を露出する開口部を形成する工程と、前記開口部から露出した前記チタンシリサイド膜上にバリアメタルを形成する工程と、前記バリアメタルが形成された前記基板を熱処理して、前記シリコンと前記バリアメタルとの接触抵抗を下げる工程とを含み、前記チタンシリサイド膜を形成する工程では当該チタンシリサイド膜を４００［Å］以上に形成し、かつ、前記基板を熱処理する工程ではその熱処理温度を所望の接触抵抗で決まる最低熱処理温度以上、７２０［℃］以下にすることを特徴とするものである。
【０００８】
また、本発明に係る第２の半導体装置の製造方法は、上述した第１の半導体装置の製造方法において、前記バリアメタルは、チタン（Ｔｉ）からなる下層膜と、窒化チタン（ＴｉＮ）からなる上層膜とで構成され、前記基板を熱処理する工程では、前記基板を窒素（Ｎ２）雰囲気中で熱処理することを特徴とするものである。
ここで、本発明者は、チタンシリサイド膜の厚さと、バリアメタル形成後の基板の熱処理温度とをそれぞれ変えながら、基板から絶縁膜が剥れるかどうかを実験により調査した。図２は、チタンシリサイド膜の厚さと基板の熱処理温度とに対して、絶縁膜の剥れの有無を線引きした図である。図２において、横軸はチタンシリサイド膜の厚さを示し、縦軸はバリアメタル形成後の基板の熱処理温度を示す。本発明者は、上記調査の結果から、図２に示す曲線Ｃの下側（即ち、図２の斜線領域）にチタンシリサイド膜の厚さと、上記の熱処理温度とをそれぞれ設定することで、チタンシリサイド膜でのボイドの発生を抑えることができ、絶縁膜の剥れを防止できるということを見出した。
【０００９】
また、実プロセスでは、図２の斜線領域について、諸々のバラツキに対するマージンと、所望の接触抵抗を得るために必要な最低熱処理温度（Ｘ［℃］）とを考慮する必要がある。そのため、図２の斜線領域の中でも、特に網目で示した領域（以下「網目領域」という。）、即ち、チタンシリサイド膜の厚さが４００［Å］以上、かつ熱処理温度がＸ［℃］以上７２０［℃］以下の領域に、チタンシリサイド膜の厚さと、上記の熱処理温度とをそれぞれ設定することが好ましい。なお、図２では、網目領域の下側を画定するＸ［℃］が５００［℃］よりも低く記されているが、このＸ［℃］はあくまで所望の接触抵抗で決まる値である。従って、図２において、このＸ［℃］は５００［℃］以上の場合も有り得る。
【００１０】
本発明に係る第１、第２の半導体装置の製造方法によれば、チタンシリサイド膜におけるボイドの発生を抑えることができ、絶縁膜の剥れを防止することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しながら、本発明の実施形態に係る半導体装置の製造方法について説明する。
図１（Ａ）〜（Ｄ）は本発明の実施形態に係る半導体装置１００の製造方法を示す工程図である。図１（Ａ）において、１はバルクのシリコン基板、３はポリシリコンゲート電極である。また、このポリシリコンゲート電極３と、シリコン基板１との間には、図示しないゲート絶縁膜が形成されている。
【００１２】
まず始めに、図１（Ａ）に示すシリコン基板１上にチタン（Ｔｉ）膜を形成する。このチタン膜は、例えばスパッタリング法を用いて約３５０〜４５０［Å］程度の厚さに形成する。次に、フォトリソグラフィ法とドライエッチング法とを用いてチタン膜を選択的にエッチングして除去し、ポリシリコンゲート電極３上と、シリコン基板１のＳ／Ｄ領域上とだけにチタン膜を残す。
【００１３】
次に、このチタン膜が選択的に残されたシリコン基板１を窒素（Ｎ２）雰囲気中でアニール処理（以下「第１アニール」という。）して、チタンシリサイド（Ｃ４９−ＴｉＳｉ２）膜を形成する。この第１アニールの熱処理温度は、例えば６００〜７００［℃］程度である。次に、未反応のチタン膜及び窒化チタン（ＴｉＮ）を除去する。そして、シリコン基板１をＮ２雰囲気中でアニール処理（以下「第２アニール」という。）して、チタンシリサイド膜を高抵抗なＣ４９相から低抵抗なＣ５４相に相転移させる。この第２アニールの熱処理温度は、例えば８００〜９００［℃］程度である。このようにして、図１（Ｂ）に示すように、ポリシリコンゲート電極３上と、シリコン基板１のＳ／Ｄ領域上とに、チタンシリサイド（Ｃ５４−ＴｉＳｉ２）膜５を形成する。ここで、このチタンシリサイド膜５の厚さは、例えば４００〜４２０［Å］程度である。
【００１４】
次に、図１（Ｃ）に示すように、チタンシリサイド膜５が形成されたシリコン基板１上にシリコン酸化膜等からなるＩＬＤ７を形成する。このＩＬＤ７は、例えばＣＶＤ法を用いて１００００〜１４０００［Å］程度の厚さに形成する。そして、このＩＬＤ７を選択的に除去して、Ｓ／Ｄ領域上のチタンシリサイド膜５上や、ポリシリコンゲート電極３上のチタンシリサイド膜５上にコンタクトホールＨを形成する。図１（Ｃ）では、Ｓ／Ｄ領域の上方だけにコンタクトホールＨが形成されているが、図示しない断面で、ポリシリコンゲート電極３の上方にもコンタクトホールＨが形成されている。
【００１５】
次に、図１（Ｄ）に示すように、コンタクトホールＨが形成されたシリコン基板１上の全面、即ち、ＩＬＤ７上と、このＩＬＤ７に形成されたコンタクトホールＨの側壁と、コンタクトホールＨから露出したチタンシリサイドの上面とにバリアメタル９を形成する。
このバリアメタル９は、例えばチタン（Ｔｉ）からなる下層膜と、窒化チタン（ＴｉＮ）からなる上層膜とで構成される積層膜である。チタン膜は、例えばスパッタリング法を用いて約１００〜３００［Å］程度の厚さに形成する。また、窒化チタン膜は、例えばスパッタリング法を用いて約８００〜１２００［Å］程度の厚さに形成する。その後、このバリアメタル９が形成されたシリコン基板１をＮ２雰囲気中でアニール処理（以下「第３アニール」という。）して、シリコン基板１のＳ／Ｄ領域とバリアメタル９との接触抵抗（以下、単に「接触抵抗」という。）を低減する。
【００１６】
図３は、第３アニールでの熱処理温度と、接触抵抗との関係を示す図である。図３において、横軸は第３アニールでの熱処理温度を示し、縦軸は接触抵抗を示す。図３に示すように、上記の接触抵抗と、第３アニールの熱処理温度との間には相関があり、第３アニールの熱処理時間が一定の場合には、その熱処理温度が大きいほど接触抵抗は低減する傾向にある。例えば、図３において、第３アニールの熱処理時間が一定の場合には、その熱処理温度を６４０［℃］にすることで接触抵抗をＲ２まで下げることができ、その熱処理温度を８４０［℃］にすることで接触抵抗をＲ１［Ω］まで下げることができる（Ｒ１＜Ｒ２）。
【００１７】
そこで、上記の接触抵抗の規格が例えばＲ１〜Ｒ２［Ω］の場合には、第３アニールでの熱処理温度の下限をＲ１〜Ｒ２［Ω］で決まる最低熱処理温度、即ち、６４０［℃］に設定する必要がある。また、その上限は、チタンシリサイド膜５でのボイドの発生を抑える目的で７２０［℃］に設定する。
このように、６４０［℃］〜７２０［℃］の温度範囲内でシリコン基板１に第３アニールを施して、上記の接触抵抗をＲ１〜Ｒ２［Ω］の範囲内まで低減する。その後、このバリアメタル９上の全面にアルミ膜（図示せず）等を形成し、このアルミ膜等をパターニングして、配線層を形成する。
【００１８】
このように、本発明に係る半導体装置１００の製造方法によれば、チタンシリサイド（Ｃ５４−ＴｉＳｉ２）膜５を４００［Å］以上の厚さに形成し、かつバリアメタル９を形成した後の第３アニール工程でシリコン基板１を７２０［℃］以下で熱処理する。従って、チタンシリサイド膜５におけるボイドの発生を十分に抑えることができ、ＩＬＤ７の剥れを防止することができる。
【００１９】
この実施形態では、シリコン基板１が本発明のシリコンからなる基板に対応し、チタンシリサイド（Ｃ５４−ＴｉＳｉ２）膜５が本発明のチタンシリサイド膜に対応している。また、ＩＬＤ７が本発明の絶縁膜に対応し、コンタクトホールＨが本発明の開口部に対応している。さらに、バリアメタル９が本発明のバリアメタルに対応している。また、第３アニールが本発明の熱処理に対応し、６４０［℃］が本発明の最低熱処理温度に対応している。
【００２０】
なお、この実施形態では、本発明の基板としてバルクのシリコン基板１を例示したが、本発明の基板はこれに限られることはなく、例えばＳＯＩ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）基板でも良い。本発明の基板がＳＯＩ基板の場合も、上記の実施形態と同様に、チタンシリサイド膜５におけるボイドの発生を十分に抑えることができ、ＩＬＤ７の剥れを防止することができる。
【図面の簡単な説明】
【００２１】
【図１】実施形態に係る半導体装置１００の製造方法を示す工程図。
【図２】チタンシリサイド膜の厚さと基板の熱処理温度とに対して、絶縁膜の剥れの有無を線引きした図。
【図３】第３アニールでの熱処理温度と、接触抵抗との関係を示す図。
【図４】従来例に係る半導体装置９０の製造方法を示す工程図。
【図５】従来例の問題点を示す図。
【符号の説明】
【００２２】
１  シリコン基板、３  ポリシリコンゲート電極、５  チタンシリサイド膜、７  ＩＬＤ、９  バリアメタル、１００  半導体装置、Ｈ  コンタクトホール、Ｂ  ボイド
【図１】
2005191236.tif 000003
【図２】
2005191236.tif 000004
【図３】
2005191236.tif 000005
【図４】
2005191236.tif 000006
【図５】
2005191236.tif 000007