(57)【要約】【課題】複数の本質的に平行でクリティカルな幅のセグメントを有する集積回路設計の像を投影する交互位相シフト・マスクを設計する方法を提供すること。【解決手段】この方法は、これらのクリティカルな幅のセグメントに整列し、かつこれらクリティカルな幅のセグメントの少なくとも一部の端部を越えて延長する本質的に平行な交互位相シフト領域を生成することと、集積回路レイアウトおよび交互位相シフト領域をバウンダリで取り囲むことと、交互位相シフト領域をこのバウンダリのエッジまで延長することと、その後、これらの交互位相シフト領域に基づいて交互位相シフト・マスクを生成することとを含む。【選択図】図１１
2005215685.tif 000002
【特許請求の範囲】
【請求項１】
集積回路設計の像を投影する交互位相シフト・マスクを設計する方法であって、
複数の本質的に平行でクリティカルな幅のセグメントを有する集積回路レイアウトの設計を提供するステップと、
前記クリティカルな幅のセグメントに整列し、前記クリティカルな幅のセグメントの少なくとも一部の端部を越えて延長する本質的に平行な交互位相シフト領域を生成するステップと、
前記交互位相シフト領域に基づいて交互位相シフト・マスクを生成するステップとを含む、方法。
【請求項２】
前記集積回路レイアウトおよび前記交互位相シフト領域をバウンダリで取り囲むステップと、前記交互位相シフト領域を前記バウンダリのエッジまで延長するステップとをさらに含む、請求項１に記載の方法。
【請求項３】
前記複数のクリティカルな幅のセグメントと前記交互位相シフト領域の中心線間隔が、最小ピッチの整数倍である、請求項１に記載の方法。
【請求項４】
前記集積回路レイアウトおよび前記交互位相シフト領域をバウンダリで取り囲むステップと、前記交互位相シフト領域を前記バウンダリのエッジまで延長するステップとをさらに含む、請求項３に記載の方法。
【請求項５】
集積回路設計の像を投影する交互位相シフト・マスクを設計する方法であって、
複数の本質的に平行でクリティカルな幅のセグメントを有する集積回路レイアウトの設計を提供するステップと、
前記集積回路レイアウトをバウンダリで取り囲むステップと、
前記レイアウト内の前記クリティカルな幅のセグメントの長さを延長するステップと、
前記延長したクリティカルな幅のセグメント間の交互位相シフト領域を指定するステップと、
前記指定した交互位相シフト領域に基づいて、交互位相シフト・マスクを生成するステップとを含む、方法。
【請求項６】
前記複数のクリティカルな幅のセグメントの中心線間隔が、最小ピッチの整数倍である、請求項５に記載の方法。
【請求項７】
前記レイアウト内の前記クリティカルな幅のセグメントの前記長さを前記バウンダリのエッジまで延長するステップをさらに含む、請求項５に記載の方法。
【請求項８】
前記複数のクリティカルな幅の平行セグメントの少なくとも一方の側で、前記集積回路レイアウトの前記設計に、平行で追加の長さのクリティカルな幅のセグメントを追加するステップと、前記追加の長さのクリティカルな幅のセグメント間の交互位相シフト領域を指定するステップとをさらに含む、請求項５に記載の方法。
【請求項９】
前記クリティカルな幅のセグメントの少なくとも２つが同一線上にあり、追加の長さのクリティカルな幅のセグメントを追加して、前記同一線上にあるクリティカルな幅のセグメントを連結するステップをさらに含む、請求項５に記載の方法。
【請求項１０】
前記集積回路レイアウトの前記設計が、クリティカルでない幅の領域を含み、前記交互位相シフト・マスクを生成する前に、前記指定した交互位相シフト領域から、クリティカルでない幅の前記領域を除去するステップをさらに含む、請求項５に記載の方法。
【請求項１１】
前記交互位相シフト・マスク用の副次的なトリム・マスクを生成するステップをさらに含み、前記トリム・マスクが、前記クリティカルな幅のセグメントの前記延長された部分に対応する不透明なマスク領域を有する、請求項５に記載の方法。
【請求項１２】
集積回路設計の像を投影する交互位相シフト・マスクを設計する方法であって、
複数の本質的に平行でクリティカルな幅のセグメントおよびクリティカルでない幅の領域を有する集積回路レイアウトの設計を提供するステップであって、前記クリティカルな幅のセグメントは中心線間隔が、最小ピッチの整数倍であるステップと、
前記集積回路レイアウトをバウンダリで取り囲むステップと、
前記レイアウト内の前記クリティカルな幅のセグメントの長さを延長するステップと、
前記延長したクリティカルな幅のセグメント間の交互位相シフト領域を指定するステップと、
前記指定した交互位相シフト領域から、クリティカルでない幅の前記領域を除去するステップと、
前記指定した交互位相シフト領域に基づいて、交互位相シフト・マスクを生成するステップとを含む、方法。
【請求項１３】
前記レイアウト内の前記クリティカルな幅のセグメントの前記長さを前記バウンダリのエッジまで延長するステップをさらに含む、請求項１２に記載の方法。
【請求項１４】
前記複数の平行でクリティカルな幅のセグメントの少なくとも一方の側で、前記集積回路レイアウトの前記設計に、平行で追加の長さのクリティカルな幅のセグメントを追加するステップと、前記追加の長さのクリティカルな幅のセグメント間の交互位相シフト領域を指定するステップとをさらに含む、請求項１２に記載の方法。
【請求項１５】
前記クリティカルな幅のセグメントの少なくとも２つが同一線上にあり、追加の長さのクリティカルな幅のセグメントを追加して、前記同一線上にあるクリティカルな幅のセグメントを連結するステップをさらに含む、請求項１２に記載の方法。
【請求項１６】
前記交互位相シフト・マスク用の副次的なトリム・マスクを生成するステップをさらに含み、前記トリム・マスクが、前記クリティカルな幅のセグメントの前記延長された部分に対応する不透明なマスク領域を有する、請求項１２に記載の方法。
【請求項１７】
集積回路設計の像を投影するのに使用する交互位相シフト・マスクを設計する方法を実施するための、機械によって実行可能な命令からなるプログラムを確実に記憶する機械可読プログラム記憶装置であって、前記方法が、
複数の本質的に平行でクリティカルな幅のセグメントを有する集積回路レイアウトの設計を提供するステップと、
前記クリティカルな幅のセグメントに整列し、前記クリティカルな幅のセグメントの少なくとも一部の端部を越えて延長する本質的に平行な交互位相シフト領域を生成するステップとを含む、プログラム記憶装置。
【請求項１８】
前記方法が、前記集積回路レイアウトおよび前記交互位相シフト領域をバウンダリで取り囲むステップと、前記交互位相シフト領域を前記バウンダリのエッジまで延長するステップとをさらに含む、請求項１７に記載のプログラム記憶装置。
【請求項１９】
前記複数のクリティカルな幅のセグメントと前記交互位相シフト領域の中心線間隔が、最小ピッチの整数倍である、請求項１７に記載のプログラム記憶装置。
【請求項２０】
集積回路設計の像を投影するのに使用する交互位相シフト・マスクを設計する方法を実施するための、機械によって実行可能な命令からなるプログラムを確実に記憶する機械可読プログラム記憶装置であって、前記方法が、
複数の本質的に平行でクリティカルな幅のセグメントを有する集積回路レイアウトをバウンダリで取り囲むステップと、
前記レイアウト内の前記クリティカルな幅のセグメントの長さを延長するステップと、
前記交互位相シフト・マスク内の前記延長したクリティカルな幅のセグメント間の交互位相シフト領域を指定するステップとを含む、プログラム記憶装置。
【請求項２１】
前記複数のクリティカルな幅のセグメントの中心線間隔が、最小ピッチの整数倍である、請求項２０に記載のプログラム記憶装置。
【請求項２２】
前記方法が、前記レイアウト内の前記クリティカルな幅のセグメントの前記長さを前記バウンダリのエッジまで延長するステップをさらに含む、請求項２０に記載のプログラム記憶装置。
【請求項２３】
前記方法が、前記複数の平行でクリティカルな幅のセグメントの少なくとも一方の側で、前記集積回路レイアウトに、平行で追加の長さのクリティカルな幅のセグメントを追加するステップと、前記追加の長さのクリティカルな幅のセグメント間の交互位相シフト領域を指定するステップとをさらに含む、請求項２０に記載のプログラム記憶装置。
【請求項２４】
前記クリティカルな幅のセグメントの少なくとも２つが同一線上にあり、前記方法が、追加の長さのクリティカルな幅のセグメントを追加して、前記同一線上にあるクリティカルな幅のセグメントを連結するステップをさらに含む、請求項２０に記載のプログラム記憶装置。
【請求項２５】
前記集積回路レイアウトの前記設計が、クリティカルでない幅の領域を含み、前記方法が、前記指定した交互位相シフト領域から、クリティカルでない幅の前記領域を除去するステップをさらに含む、請求項２０に記載のプログラム記憶装置。
【請求項２６】
コンピュータにより使用可能なメディアを備える装置であって、前記メディアが、集積回路設計の像を投影するのに使用する交互位相シフト・マスクを設計するために前記装置内に実装されるコンピュータ可読プログラム・コード手段を有し、前記装置内の前記コンピュータ可読プログラム・コード手段が、
複数の本質的に平行でクリティカルな幅のセグメントを有する集積回路レイアウトの設計を提供するコンピュータ可読プログラム・コード手段と、
前記クリティカルな幅のセグメントに整列し、前記クリティカルな幅のセグメントの少なくとも一部の端部を越えて延長する本質的に平行な交互位相シフト領域を生成するためのコンピュータ可読プログラム・コード手段とを含む、装置。
【請求項２７】
前記コンピュータ可読プログラム・コード手段が、前記集積回路レイアウトおよび前記位相シフト領域をバウンダリで取り囲み、前記交互位相シフト領域を前記バウンダリのエッジまで延長するコンピュータ可読プログラム・コード手段をさらに含む、請求項２６に記載の装置。
【請求項２８】
前記複数のクリティカルな幅のセグメントと前記交互位相シフト領域の中心線間隔が、最小ピッチの整数倍である、請求項２６に記載の装置。
【請求項２９】
コンピュータにより使用可能なメディアを備える装置であって、前記メディアが、集積回路設計の像を投影するのに使用する交互位相シフト・マスクを設計するために前記装置内に実装されるコンピュータ可読プログラム・コード手段を有し、前記装置内の前記コンピュータ可読プログラム・コード手段が、
複数の本質的に平行でクリティカルな幅のセグメントを有する集積回路レイアウトをバウンダリで取り囲むためのコンピュータ可読プログラム・コード手段と、
前記レイアウト内の前記クリティカルな幅のセグメントの長さを延長するためのコンピュータ可読プログラム・コード手段と、
前記交互位相シフト・マスク内の前記延長したクリティカルな幅のセグメント間の交互位相シフト領域を指定するためのコンピュータ可読プログラム・コード手段とを含む、装置。
【請求項３０】
前記複数のクリティカルな幅のセグメントの中心線間隔が、最小ピッチの整数倍である、請求項２９に記載の装置。
【請求項３１】
前記コンピュータ可読プログラム・コード手段が、前記レイアウト内の前記クリティカルな幅のセグメントの前記長さを前記バウンダリのエッジまで延長するためのコンピュータ可読プログラム・コード手段をさらに含む、請求項２９に記載の装置。
【請求項３２】
前記コンピュータ可読プログラム・コード手段が、前記複数の平行でクリティカルな幅のセグメントの少なくとも一方の側で、前記集積回路レイアウトの前記設計に、平行な追加の長さのクリティカルな幅のセグメントを追加し、前記追加の長さのクリティカルな幅のセグメント間の交互位相シフト領域を指定するためのコンピュータ可読プログラム・コード手段とをさらに含む、請求項２９に記載の装置。
【請求項３３】
前記クリティカルな幅のセグメントの少なくとも２つが同一線上にあり、前記コンピュータ可読プログラム・コード手段が、追加の長さのクリティカルな幅のセグメントを追加して、前記同一線上にあるクリティカルな幅のセグメントを連結するためのコンピュータ可読プログラム・コード手段をさらに含む、請求項２９に記載の装置。
【請求項３４】
前記集積回路レイアウトの前記設計が、クリティカルでない幅の領域を含み、前記コンピュータ可読プログラム・コード手段が、前記指定した交互位相シフト領域から、クリティカルでない幅の前記領域を除去するためのコンピュータ可読プログラム・コード手段をさらに含む、請求項２９に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リソグラフィにより集積回路を製造する際に使用するマスクの製作を対象とし、詳細には、位相シフト・マスク（phase shifting mask:ＰＳＭ）の製作を対象とする。
【背景技術】
【０００２】
リソグラフィにより集積回路を製造する際に使用するクロム・オン・ガラス（ＣＯＧ）マスクの代替形態として、クリティカルな活性領域（active area）の投影パターンの分解能を上げるために交互位相シフト・マスク（alternating phase shiftmask:ａｌｔＰＳＭ）が採用されてきた。このような分解能の向上により、レジスト上に露光するライン幅をより細くすることができ、その後、そのラインをウエハ基板上にエッチングまたは堆積する。これは、例えば、リソグラフィ工程で使用する可視光または紫外光のエネルギー・ビームの電界ベクトルすなわち位相を操作することによって行われる。この位相の変化は、ＰＳＭ（位相シフトマスク）において、光ビームがマスク材料を通過する長さを改変することによって実現される。適切な深さにマスクを陥凹させることによって、マスクのより薄い部分を横切る光と、マスクのより厚い部分を横切る光の位相が１８０°ずれることになる。すなわち、これらの光の電界ベクトルが、大きさは等しいが、厳密に反対方向を指すことになる。そのため、これらの光ビームが相互に作用すると、完全に打ち消し合うことになる。しかし、マスク上の陥凹領域（recessedregion）は、閉じたポリゴン（polygon）を形成しなければならず、これらのポリゴンのエッジがすべて所望のレイアウト像と一致するように作製し得るわけではないので、これら残余の１８０°位相ステップによって光の強度が減少し、それによってウエハ上に望ましくないパターンが生じる。これらの望ましくない残余の位相像は、一般に非位相シフト・マスクを使用する第２の露光を用いて消去する。
【０００３】
コンピュータによる設計自動化（ＥＤＡ：electronic designautomation）ツールは、レイアウト設計密度すなわち設計の複雑さへの影響を最小限に抑えた状態で、回路設計をａｌｔＰＳＭレイアウトに変換する。ａｌｔＰＳＭの最適化設計の一方法が、米国特許第６，３３８，９２２号に記載されている。他のａｌｔＰＳＭ設計解法が、米国特許第５，６３６，１３１号、第５，５３７，６４８号、第５，８５８，５８０号、および第６，０５７，０６３号に開示されている。しかし、これらの手法は、ａｌｔＰＳＭ設計の効率および精度を最適化し、かつ得られたマスクのリソグラフィ性能を向上させるために、集積回路設計にグリッド・レイアウト（griddedlayout）を導入することを十分に利用していない。
【特許文献１】米国特許第６，３３８，９２２号
【特許文献２】米国特許第５，６３６，１３１号
【特許文献３】米国特許第５，５３７，６４８号
【特許文献４】米国特許第５，８５８，５８０号
【特許文献５】米国特許第６，０５７，０６３号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって、従来技術の問題および欠陥を念頭に置くと、本発明の目的は、リソグラフィによる集積回路の製造用の位相シフト・マスク、特にａｌｔＰＳＭを設計するための改善された方法を提供することである。
【０００５】
本発明の別の目的は、集積回路設計のグリッド・レイアウトに特に有用なａｌｔＰＳＭを設計する方法を提供することである。
【０００６】
本発明の別の目的は、集積回路設計をａｌｔＰＳＭに変換する際の近接効果（proximityeffect）および最終アレイ・ライン効果（last array line effect）を最小限に抑えるａｌｔＰＳＭを設計する方法を提供することである。
【０００７】
本発明の他の目的および利点は、部分的には明白であり、部分的には本明細書から明らかになるであろう。
【課題を解決するための手段】
【０００８】
当業者には明らかな上記その他の目的は、集積回路設計の像を投影する交互位相シフト・マスクを設計する方法を対象とする本発明において達成される。この方法では、まず、複数の本質的に平行でクリティカルな幅のセグメントを有する集積回路レイアウトの設計を提供する。この方法では、次いで、これらのクリティカルな幅のセグメントに整列し、かつこれらクリティカルな幅のセグメントの少なくとも一部の端部を越えて延長する本質的に平行な交互位相シフト領域を生成し、その後、これらの交互位相シフト領域に基づいて交互位相シフト・マスクを生成する。
【０００９】
好ましくは、この方法は、集積回路レイアウトおよび交互位相シフト領域をバウンダリ（boundary）で取り囲むことと、これらの交互位相シフト領域をこのバウンダリのエッジまで延長することとを含む。
【００１０】
別の態様では、本発明は、集積回路設計の像を投影する交互位相シフト・マスクを設計する方法を対象とする。この方法では、まず、複数の本質的に平行でクリティカルな幅のセグメントを有する集積回路レイアウトの設計を提供する。この方法では、次いで、この集積回路レイアウトをバウンダリで取り囲み、このレイアウト内のクリティカルな幅のセグメントの長さを延長し、これらの延長したクリティカルな幅のセグメント間の交互位相シフト領域を指定する。次いで、これらの指定した交互位相シフト領域に基づいて、交互位相シフト・マスクを製作する。
【００１１】
複数のクリティカルな幅のセグメントと交互位相シフト領域の中心線間隔は通常、最小ピッチの整数倍である。好ましくは、この方法は、このレイアウト内のクリティカルな幅のセグメントの長さを、バウンダリのエッジまで延長することと、複数の平行でクリティカルな幅のセグメントの少なくとも一方の側で、集積回路レイアウトの設計に、平行で追加の長さのクリティカルな幅のセグメントを追加することと、これらの追加のクリティカルな幅のセグメント間の交互位相シフト領域を指定することとを含む。
【００１２】
これらのクリティカルな幅のセグメントの少なくとも２つが同一線上にある場合、好ましくは、この方法は、追加の長さのクリティカルな幅のセグメントを追加して、同一線上にあるクリティカルな幅のセグメントを連結することをさらに含む。集積回路レイアウト設計が、クリティカルでない幅の領域を含む場合、好ましくは、この方法は、交互位相シフト・マスクを生成する前に、指定した交互位相シフト領域から、クリティカルでない幅の領域を除去することをさらに含む。より好ましくは、この方法は、交互位相シフト・マスク用の副次的なトリム・マスク（trim mask）を生成することをさらに含む。このトリム・マスクは、クリティカルな幅のセグメントの延長された部分に対応する不透明なマスク領域を有する。
【００１３】
別の態様では、本発明は、集積回路設計の像を投影するのに使用する交互位相シフト・マスクを設計する上記方法を実施するための、機械によって実行可能な命令からなるプログラムを確実に記憶する機械可読プログラム記憶装置を対象とする。
【００１４】
別の態様では、本発明は、コンピュータにより使用可能なメディアを備える装置を対象とする。このメディアは、集積回路設計の像を投影するのに使用する交互位相シフト・マスクを設計するためにこの装置内に実装されるコンピュータ可読プログラム・コード手段を有し、かつ上記方法を実施するためのコンピュータ可読プログラム・コード手段を含む。
【００１５】
新規と考えられる本発明の特徴および本発明を特徴づける要素は、添付の特許請求の範囲に詳細に述べられている。図は、単に説明を行うためのものであり、原寸に比例していない。ただし、本発明自体は、その編成および動作方法に関して、以下の詳細な説明を添付の図面と併せ読めば最もよく理解されよう。
【発明を実施するための最良の形態】
【００１６】
本発明の好ましい実施形態を説明する際に、本明細書では図１〜図１４の図面を参照することになる。これらの図面では、同じ数字は本発明の同じ要素（feature）を指す。
【００１７】
平行なライン（配線）が固定ピッチの整数倍で離間して配置される集積回路レイアウトのグリッド的な性質から追加の利益を得るために、本発明では、複雑なレイアウト構造体（feature）がない状態で生成したグリッドに基づいて、極めて簡略化された位相グレーティングを生成する。位相転移（phase transition）グリッドを、集積回路設計のクリティカルな構造体に整列させること（aligning）によって、ａｌｔＰＳＭ設計が得られる。位相転移の形状（shape）は、従来技術の場合と同様に回路レイアウトを強制的に汎用マスク・グリッド（universalmask grid）にするのではなく、元のクリティカルな幅の回路グリッド設計の極めて様式化した表現に基づいて導き出される。この設計は、同じマスク上に潜在的に複数のグリッドを含む局所的な粗いグリッドに適合する。具体的には、ａｌｔＰＳＭを設計する方法では、主要回路レイアウトの形状の周りに延びる１次元グリッドを形成し、複雑なレイアウト構造体がない状態で生成したグリッドに基づいて、極めて簡略化された位相グレーティング設計を生成し、この簡略化した位相グレーティングから、単調な位相形状の整理を行わずに簡単なブール演算によって位相およびトリム・マスクの形状を生成する。
【００１８】
図１に、セグメント２２、２４、２６、および２８を含む集積回路レイアウト設計の一部の例を示す。これらのセグメントは、露光するために、マスクによって投影し、レジスト上にこの設計を現像する必要があるライン（配線）、ホールその他の形状とし得る。操作を簡単にするために、設計段階中は、これらの集積回路セグメントを矩形のセル・バウンダリ（cell boundary）２０内に配置する。図２に示すように、各集積回路セグメントを、クリティカルな部分とクリティカルでない部分に分離する。本明細書では、クリティカルな部分という用語は、クリティカル・ディメンション、すなわち、リソグラフィ・システムがレジスト層上に生成し得る最小寸法を有するセグメントまたはセグメントの部分を指す。集積回路セグメント２２は、クリティカルなライン・セグメント１０３ａおよびクリティカルでない形状セグメント３０で構成される。集積回路セグメント２４は、クリティカルでない形状３２で連結されたクリティカルなライン・セグメント１０４ａおよび１０５ｂで構成される。集積回路セグメント２６は、（クリティカルなライン・セグメント１０５ｂと同一線上にある）クリティカルなライン・セグメント１０５ａのみを含む。集積回路セグメント２８は、クリティカルでない形状３４で連結された、同一線上にあるクリティカルなライン・セグメント１０６ａおよび１０６ｂで構成される。この集積回路設計のこれらのクリティカルなライン・セグメントの幅は、それぞれのセグメントの長さに沿ってクリティカルであり、すべてのセグメントは互いに平行であり、セグメントの中心線間隔は固定ピッチρの整数倍である。
【００１９】
レイアウト・セグメントのクリティカルな部分およびクリティカルでない部分が識別されると、本発明の設計方法では、同一線上にあるクリティカルなライン・セグメントが結合する（merge）ようにそれらを延長する。図３では、同一線上にあるクリティカルなライン・セグメント１０５ｃを追加して、クリティカルなライン・セグメント１０５ａと１０５ｂを延長し結合し、クリティカルなライン・セグメント１０６ｃを追加して、クリティカルなライン・セグメント１０６ａと１０６ｂを延長し結合する。これらの同一線上にあるクリティカルなライン・セグメントを結合する過程で、形状３２の一部を除去して残りの部分３２ａを残し、クリティカルでない３４の中心部分を除去して部分３４ａおよび３４ｂを残す。本発明の交互位相シフト・マスク設計の生成および操作をうまく進めるために、任意選択で、セル・バウンダリ２０のエッジに接触するようにクリティカルなライン・セグメントをさらに延長することができる。図４に示すように、クリティカルなライン・セグメント１０３ａに、同一線上にあるクリティカルな幅のセグメント１０３ｂを追加し、クリティカルな幅のセグメント１０５ｂおよび１０６ｂにそれぞれ、同一線上にあるクリティカルな幅のセグメント１０５ｄおよび１０６ｄを追加する。セル・バウンダリへのこれらの延長部は、これらのセグメントが近接している場合にのみ設けるのが好ましい。
【００２０】
また、本発明の設計方法では、最上部および最下部のクリティカルなライン・セグメントの設計を複製して、これらのセグメントの上下に、少なくとも同じ幅で同じ長さの平行なクリティカル・ライン・セグメントを、同じピッチすなわち中心線間隔（またはこのピッチの整数倍）で生成する。図５に、ピッチρの間隔で、クリティカルなライン・セグメント１０３ａ、１０３ｂの上に、クリティカルなライン・セグメント１０２ａが生成され、クリティカルなライン・セグメント１０３ａ、１０３ｂの下に、クリティカルなライン・セグメント１０４ｂが生成されるところを示す。任意選択で、クリティカルなライン・セグメント１０３ａ、１０３ｂからピッチρの２倍分だけ上のところに、クリティカルなライン・セグメント１０１ａを生成する。セグメント１０３ａからピッチ２倍分だけ下のところにクリティカルなライン・セグメントがすでにあるので（すなわち、クリティカルなライン・セグメント１０５ｂおよび１０５ｄ）、そこに複製を行う必要はない。同様に、図６に示すように、最下部のクリティカルなライン・セグメント１０６ａ〜１０６ｄを複製して、ピッチρの間隔で、幅と長さが等しいクリティカルなライン・セグメント１０７ａを生成する。この場合、クリティカルなライン・セグメント１０６ａ〜１０６ｄからピッチρだけ上のところに少なくとも同じ長さで、クリティカルなライン・セグメント１０５ａ〜１０５ｄがすでに存在するので、そこに複製を行う必要はない。
【００２１】
最上部および最下部のクリティカルなライン・セグメントの複製を完成させることに加えて、図６に示すように、この方法は、最初に延長したクリティカルなライン・セグメントがそれぞれ、その上下に、少なくとも同じ長さのクリティカルなライン・セグメントを有するように、ピッチρの間隔のところにある他の内部のクリティカルなライン・セグメントをそれぞれ複製することも含む。延長したライン・セグメント１０４ａ〜１０４ｃの場合、これは、その上のクリティカルなライン・セグメント１０３ａおよび１０３ｂに、追加の同一線上にあるセグメント１０３ｃを追加することを示しており、それによって、クリティカルなライン・セグメント１０３ａ〜１０３ｃの合成された長さが、クリティカルなライン・セグメント１０４ａ〜１０４ｃの長さに等しくなる。クリティカルなライン・セグメント１０５ａ〜１０５ｄの場合、その上のクリティカルなライン・セグメント１０４ａ〜１０４ｃに、同一線上にあるセグメント１０４ｄを追加することが必要である。こうすると、この時点で、図６に示すように、最初に延長したクリティカルなライン・セグメントはそれぞれ、その上下に、長さと幅が等しく、ピッチρで分離したクリティカルなライン・セグメントを有する。
【００２２】
図７に、このマスク設計から、クリティカルでない形状の残りの部分３０、３２ｂ、３４ａ、および３４ｂを除去して、クリティカルなライン・セグメントだけが残ったところを示す。図７は、すべてのクリティカルなライン・セグメントおよびそれらの上下の複製を合成した像の平面図である。クリティカルでない形状３０を除去する場合、同一線上にあるクリティカルなライン・セグメント１０３ｄを追加することによって、クリティカルなライン・セグメント１０３ａ、１０３ｂ、および１０３ｃを結合することが必要である。図に示す結果は、すべてのクリティカルなライン・セグメントおよびそれらの上下の複製を合成した像である。すべての重なり合う構造体を結合し、冗長部分を取り除くことによって、図８に示すように、様々な同一線上にあるセグメントがそれぞれ合成されて、それによって、幅が同じで、前のクリティカルなライン・セグメントを合成した長さの、統合化された単一のクリティカルなライン・セグメントになる。
【００２３】
位相シフト・マスク・セグメントを設計するために、図９に示すように、平行なクリティカル・ライン・セグメント間のスペースを埋めることによって基本位相領域（basic phase region）を形成する。これを、ライン・セグメント１０２と１０３の間の位相領域１１２、ライン・セグメント１０３と１０４の間の位相領域１１３、ライン・セグメント１０４と１０５の間の位相領域１１４、ライン・セグメント１０５と１０６の間の位相領域１１５、およびライン・セグメント１０６と１０７の間の位相領域１１６で示す。これらの位相領域は、それらが接触する合成されたクリティカルなライン・セグメントの短いほうの長さを有し、バウンダリ２０の右側のエッジに接する。
【００２４】
次いで、これらの位相領域を、所望の交互位相シフト領域に変換して、完成後のマスクを通過する光に１８０°の位相シフトを与える。図１０に示すように、これらの交互位相シフト領域には、１８０°の位相シフト差を示す添え字ａおよびｂを付ける。この位相シフト差は、０°および１８０°の位相シフト、９０°および２７０°の位相シフト、または１８０°の位相シフト差を与える他の組合せを交互に光に付与するマスクによって実現し得る。例えば、位相シフト・マスク・セグメント１１２ａ、１１４ａ、および１１６ａにより、０°の位相シフトが光に与えられ、位相シフト・マスク・セグメント１１３ｂおよび１１５ｂにより、１８０°の位相シフトが光に与えられる。これらの位相シフト・セグメントはすべて、元の集積回路のクリティカルなライン・セグメントのピッチと同じピッチρで分離される。図面に直交する方向に光を透過させる（transmit）と、隣接する交互に配置された位相シフト・マスク・セグメントにより、各セグメントからの放射光が重なり合う領域内で相殺的光の干渉が生じ、それによって、レジスト層上に、元の集積回路の形状のクリティカルな幅を有する像が生成される。各位相シフト・セグメントの幅（縦寸法）が、クリティカルなライン・セグメントの隣接するエッジ間隔に等しく示されているが、位相シフト・マスク・セグメントの幅は、リソグラフィ投影の要件およびマスク材料の制約に応じて、より広くまたはより狭く調整し得る。
【００２５】
図１１に、図１０の交互位相シフト領域の上に重ね合わされた元の集積回路の形状２２、２４、２６、および２８を示す。次いで、これらの元のレイアウト形状を、同一線上にあるこれらの形状の延長部とともに、図１０の位相シフト・セグメント設計から取り去り、それによって、図１２の最終的な位相シフト設計レイアウトが得られる。残りの位相シフト・セグメント自体は、位相シフト・セグメント１１４ａでは、クリティカルでない形状３２の形状に対応するスペース３２’があり、位相シフト・セグメント１１５ｂおよび１１６ａでは、クリティカルでない形状３４に対応する切欠き３４’がある点を除いて同じものである。次いで、図１２の設計を用いて、図１の集積回路設計のクリティカルなライン・セグメントの像を投影するのに使用するａｌｔＰＳＭを生成する。
【００２６】
元のクリティカルなライン・セグメントの延長部の突出部（projection）を除去するために、図１３に、本発明に従って作製した位相シフト・マスクと組み合わせて使用する副次的なトリム・マスクの構成を示す。この副次的なトリム・マスクは、ＣＯＧ（クロム・オン・ガラス）などの従来方式の不透明な光遮断セグメントを利用する。これらの遮断セグメントは、集積回路レイアウトの元のクリティカルなライン・セグメントに対して作製された延長部に一致する。この副次的なトリム・マスクは、レジストのリソグラフィ露光で使用する光に対して本質的に透明なバックグラウンドを有し、図１３の陰影を付けた領域１２０で示す不透明なクロム領域を有する。図１２の設計に従って作製されたａｌｔＰＳＭに続けて露光すると、得られたレジスト層の像は、図１の元の集積回路設計になる。
【００２７】
交互位相シフト・マスクを設計するための本発明の方法は、上記で説明した工程ステップおよび命令をその他の点では従来方式のプログラム・コードの形で組み込み、かつコンピュータによる設計自動化（ＥＤＡ）ツール、またはその他の点では従来型のプログラム記憶装置に格納された、コンピュータ・プログラムすなわちソフトウエアによって実施し得る。図１４に示すように、このプログラム・コードおよび必要とされる任意の入力情報は、ＥＤＡツールまたはコンピュータ４０内のプログラム記憶装置４２、例えば、半導体チップ、読出し専用メモリ、ディスケットまたはコンピュータ・ハード・ドライブなどの磁気メディア、あるいはＣＤまたはＤＶＤ  ＲＯＭなどの光メディア上に記憶し得る。コンピュータ・システム４０は、装置４２内に記憶されたプログラム・コードを上記で説明したように読み出し実行するためのマイクロプロセッサ４４を有する。
【００２８】
このように、本発明は、集積回路設計用のグリッド・レイアウトを十分に利用して、ａｌｔＰＳＭ設計の効率および精度を最適化し、かつ概ね１次元の位相グレーティングを結像させることによって、得られたマスクのリソグラフィ性能を向上させる。ａｌｔＰＳＭを設計する本方法では、元の回路レイアウト・パターンを越えて延長する概ね１次元の位相形状を用いることによって近接効果が最小限に抑えられ、複数の補助的な位相転移を導入することによって最終アレイ・ライン効果が除去される。このＰＳＭ設計のコード化は、位相の整理を必要としないグリッド・レイアウトに特化する結果として最適化される。レイアウト・ピッチに位相グレーティングを局所的に適合させると、所与の技術において、または１つのチップ・レイアウト上で複数のピッチが得られる。
【００２９】
特定の好ましい実施形態に即して本発明を詳細に説明してきたが、上記説明に照らして当業者には、多くの代替形態、改変形態、および変形形態が容易に想起されることが明らかである。したがって、添付の特許請求の範囲は、任意のこのような代替形態、改変形態、および変形形態を、本発明の真の範囲および趣旨に含まれるものとして包含することが企図されている。
【図面の簡単な説明】
【００３０】
【図１】集積回路設計のセグメントをグリッド・レイアウトで示す平面図であり、これらのセグメントに対して交互位相シフト・マスク（ａｌｔＰＳＭ）が作製される。
【図２】図１の集積回路設計において、クリティカルな形状およびクリティカルでない形状を識別し差別化するところを示す平面図である。
【図３】図１の集積回路設計において、クリティカルなライン・セグメントを結合するところを示す平面図である。
【図４】図３のクリティカルなライン・セグメントをセル・バウンダリまで延長するところを示す平面図である。
【図５】図４の最上部のクリティカルなライン・セグメントを、上下に１単位ピッチだけ複製するところを示す平面図である。
【図６】図４のすべてのクリティカルなライン・セグメントを、上下に１単位ピッチだけ複製した結果を示す平面図である。
【図７】すべてのクリティカルなライン・セグメントおよびそれらの上下の複製を合成した像を示す平面図である。
【図８】すべての重なり合う構造体を結合し、冗長な部分を取り除くことによって図７から得られた位相転移グリッドを示す平面図である。
【図９】図８の平行なクリティカル・ライン・セグメント間のスペースを埋めるところを示す平面図である。
【図１０】ａｌｔＰＳＭ用の交互位相シフト・セグメント設計の初期生成を示す平面図である。
【図１１】図１の集積回路設計を、図１０の交互位相シフト・セグメントの上に重ね合わせるところを示す平面図である。
【図１２】図１０の交互位相シフト・セグメントから、図１のクリティカルでない回路形状を取り除いて、最終的なａｌｔＰＳＭマスク設計を形成するところを示す平面図である。
【図１３】図１２のａｌｔＰＳＭ設計と組み合わせて使用する副次的なトリム・マスクの設計を示す平面図である。
【図１４】プログラム記憶装置内に、本発明に従ってａｌｔＰＳＭを設計する方法を実行するためのプログラム・コードを含むＥＤＡツールまたはコンピュータを示す概略図である。
【符号の説明】
【００３１】
２０  セル・バウンダリ
２２  集積回路セグメント
２４  集積回路セグメント
２６  集積回路セグメント
２８  集積回路セグメント
３０  クリティカルでない形状
３２  クリティカルでない形状
３２’  スペース
３２ａ  クリティカルでない形状の残りの部分
３２ｂ  クリティカルでない形状の残りの部分
３４  クリティカルでない形状
３４’  切欠き
３４ａ  クリティカルでない形状の残りの部分
３４ｂ  クリティカルでない形状の残りの部分
４０  ＥＤＡツール、コンピュータ・システム
４２  プログラム記憶装置
４４  マイクロプロセッサ
１０１ａ  クリティカルなライン・セグメント
１０２  ライン・セグメント
１０２ａ  クリティカルなライン・セグメント
１０３  ライン・セグメント
１０３ａ  クリティカルなライン・セグメント
１０３ｂ  クリティカルな幅のセグメント
１０３ｃ  セグメント
１０３ｄ  クリティカルなライン・セグメント
１０４  ライン・セグメント
１０４ａ  クリティカルなライン・セグメント
１０４ｂ  クリティカルなライン・セグメント
１０４ｃ  クリティカルなライン・セグメント
１０４ｄ  セグメント
１０５  ライン・セグメント
１０５ａ  クリティカルなライン・セグメント
１０５ｂ  クリティカルなライン・セグメント
１０５ｃ  クリティカルなライン・セグメント
１０５ｄ  クリティカルな幅のセグメント
１０６  ライン・セグメント
１０６ａ  クリティカルなライン・セグメント
１０６ｂ  クリティカルなライン・セグメント
１０６ｃ  クリティカルなライン・セグメント
１０６ｄ  クリティカルな幅のセグメント
１０７  ライン・セグメント
１０７ａ  クリティカルなライン・セグメント
１１２  位相領域
１１２ａ  位相シフト・マスク・セグメント
１１３  位相領域
１１３ｂ  位相シフト・マスク・セグメント
１１４  位相領域
１１４ａ  位相シフト・マスク・セグメント
１１５  位相領域
１１５ｂ  位相シフト・マスク・セグメント
１１６  位相領域
１１６ａ  位相シフト・マスク・セグメント
１２０  クロム領域
【図１】
2005215685.tif 000003
【図２】
2005215685.tif 000004
【図３】
2005215685.tif 000005
【図４】
2005215685.tif 000006
【図５】
2005215685.tif 000007
【図６】
2005215685.tif 000008
【図７】
2005215685.tif 000009
【図８】
2005215685.tif 000010
【図９】
2005215685.tif 000011
【図１０】
2005215685.tif 000012
【図１１】
2005215685.tif 000013
【図１２】
2005215685.tif 000014
【図１３】
2005215685.tif 000015
【図１４】
2005215685.tif 000016