(57)【要約】【課題】  複数のスプライトまたはラインの表示データと表示バッファの画像データとの間においてαブレンディング処理を可能とし、これにより、従来のものより画像表示性能を向上させた画像処理方法を提供する。【解決手段】  この画像処理方法は、レイヤ設定テーブル１５ａの第０〜第６の表示レイヤの各々に設定された表示属性データを順次読み出し、読み出した表示属性データに基づく第０〜第６の表示データを生成して表示バッファメモリに順次第０〜第６の順で上書きによって書き込み、表示バッファメモリ内のデータを読み出して画像表示を行う。ここで、例えば、レイヤ＃２に複数のラインの表示属性データを設定し、同一レイヤの複数のラインに対応する表示データを生成して表示バッファメモリに書き込む際に、各ラインが重なり合う部分について先着優先によって書き込みを行う。【選択図】    図３
2005215252.tif 000002
【特許請求の範囲】
【請求項１】
記憶装置の第１〜第ｎの表示レイヤの各々に設定された表示属性データを順次読み出し、読み出した表示属性データに基づく第１〜第ｎの表示データを生成して表示バッファメモリに順次第１〜第ｎの順で上書きによって書き込み、該表示バッファメモリ内のデータを読み出して画像表示を行う表示処理方法において、
１または複数の前記表示レイヤの各々に複数の図形に対応する表示属性データを設定し、同一レイヤの複数の図形に対応する表示データを生成して前記表示バッファメモリに書き込む際に、各図形が重なり合う部分について先着優先によって書き込みを行うことを特徴とする画像処理方法。
【請求項２】
前記複数の図形は複数のラインであることを特徴とする請求項１に記載の画像処理方法。
【請求項３】
前記表示属性データは前記ラインの属性データが記憶された記憶装置の記憶位置を指示するデータであることを特徴とする請求項２に記載の画像処理方法。
【請求項４】
前記ラインの属性データは、ラインの始点座標、終点座標、ラインの色、ラインの幅を指示するデータを含むことを特徴とする請求項２または請求項３に記載の画像処理方法。
【請求項５】
１または複数の図形に対応する表示属性データが設定された第１〜第ｎの表示レイヤを有する記憶装置と、
前記第１〜第ｎの表示レイヤから表示属性データを順次読み出し、読み出した表示属性データに基づく第１〜第ｎの表示データを生成して表示バッファメモリに順次第１〜第ｎの順で上書きによって書き込み、また、表示レイヤに複数の図形の表示属性データが設定されていた場合に、同一レイヤの複数の図形に対応する表示データを生成して前記表示バッファメモリに書き込む際に、各図形が重なり合う部分について先着優先によって書き込みを行うバッファ書込手段と、
前記表示バッファメモリ内のデータを読み出して画像表示を行う表示制御手段と、
を具備することを特徴とする表示処理装置。
【請求項６】
前記バッファ書込手段は、前記表示属性データにαデータが含まれていた場合に、書込前の表示データと、前記表示バッファメモリ内の表示データとを前記αデータに基づく比率で混合し、混合後の表示データを前記表示バッファメモリに書き込むことを特徴とする請求項５に記載の表示処理装置。
【請求項７】
前記複数の図形は複数のラインであることを特徴とする請求項５または請求項６に記載の画像処理装置。
【請求項８】
前記表示バッファメモリはラインの表示レイヤを示すライン表示レイヤ描画ビットが記憶される記憶スロットを各ドット対応で有しており、前記バッファ書込手段は、ラインの表示データ書き込み時にそのラインが属する表示レイヤに対応するライン表示レイヤ描画ビットを前記記憶スロットに書き込み、また、前記αデータに基づく処理の場合に、該ライン表示レイヤ描画ビットが同一レイヤを指示しているか否かに基づいて混合処理を行うか否かを決定することを特徴とする請求項７に記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示性能の向上を図った画像処理方法および装置に関する。
【背景技術】
【０００２】
テレビゲームやパチンコ等においては、属性テーブルによる画像表示手法がしばしば用いられる。この属性テーブルによる手法を用いた画像処理装置においては、外部のＣＰＵによって装置内部の属性テーブルにスプライトの属性データ（識別番号、表示位置、拡大／縮小等）やラインの属性データ（始点座標、終点座標、色等）が書き込まれる。そして、この書き込まれた属性データが読み出され、スプライトの場合、読み出された識別番号によってパターンメモリからスプライトのパターンが読み出され、読み出されたパターンの画像データおよび表示位置、拡大／縮小等の属性データに基づいて表示バッファの描画が行われ、この表示バッファ内の画像データに基づいて画像表示が行われる。
【０００３】
この属性データによる表示においては、複数のスプライトやラインが重ねられて表示される場合、予め決められている優先順位に従って順次表示バッファにスプライトやラインが描画され、この時、後で描画されるスプライトが優先となって、重なった部分では先に描画されたスプライトが後で描画されるスプライトまたはラインによって上書きされる。
【０００４】
ところで、従来のこの種の画像処理装置（特許文献１参照）においては、上述したように、各スプライトまたはラインが順次上書きされるため、例えば、スプライトをグルーピングし、そのグループを構成する全スプライトを対象として、背景画像とαブレンディングしたい場合においても、グループ内のスプライトが重なり合う部分は、先にαブレンディング描画されたスプライトの上からさらにαブレンディングされることになり、良好なαブレンディングが実現できない。要するに、特許文献１に記載される従来の画像表示装置は、グループ内の複数のスプライトが重なることは想定していない。
【特許文献１】特開平10-187139号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記事情を考慮してなされたもので、その目的は、複数のスプライトまたはラインの表示データと表示バッファの画像データとの間においてαブレンディング処理を可能とし、これにより、従来のものより画像表示性能を向上させた画像処理方法および装置を提供することにある。
【課題を解決するための手段】
【０００６】
この発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、記憶装置の第１〜第ｎの表示レイヤの各々に設定された表示属性データを順次読み出し、読み出した表示属性データに基づく第１〜第ｎの表示データを生成して表示バッファメモリに順次第１〜第ｎの順で上書きによって書き込み、該表示バッファメモリ内のデータを読み出して画像表示を行う表示処理方法において、１または複数の前記表示レイヤの各々に複数の図形に対応する表示属性データを設定し、同一レイヤの複数の図形に対応する表示データを生成して前記表示バッファメモリに書き込む際に、各図形が重なり合う部分について先着優先によって書き込みを行うことを特徴とする画像処理方法である。
【０００７】
請求項２に記載の発明は、請求項１に記載の画像処理方法において、前記複数の図形は複数のラインであることを特徴とする。
請求項３に記載の発明は、請求項２に記載の画像処理方法において、前記表示属性データは前記ラインの属性データが記憶された記憶装置の記憶位置を指示するデータであることを特徴とする。
請求項４に記載の発明は、請求項２または請求項３に記載の画像処理方法において、前記ラインの属性データは、ラインの始点座標、終点座標、ラインの色、ラインの幅を指示するデータを含むことを特徴とする。
【０００８】
請求項５に記載の発明は、１または複数の図形に対応する表示属性データが設定された第１〜第ｎの表示レイヤを有する記憶装置と、前記第１〜第ｎの表示レイヤから表示属性データを順次読み出し、読み出した表示属性データに基づく第１〜第ｎの表示データを生成して表示バッファメモリに順次第１〜第ｎの順で上書きによって書き込み、また、表示レイヤに複数の図形の表示属性データが設定されていた場合に、同一レイヤの複数の図形に対応する表示データを生成して前記表示バッファメモリに書き込む際に、各図形が重なり合う部分について先着優先によって書き込みを行うバッファ書込手段と、前記表示バッファメモリ内のデータを読み出して画像表示を行う表示制御手段とを具備することを特徴とする表示処理装置である。
【０００９】
請求項６に記載の発明は、請求項５に記載の表示処理装置において、前記バッファ書込手段は、前記表示属性データにαデータが含まれていた場合に、書込前の表示データと、前記表示バッファメモリ内の表示データとを前記αデータに基づく比率で混合し、混合後の表示データを前記表示バッファメモリに書き込むことを特徴とする。
請求項７に記載の発明は、請求項５または請求項６に記載の画像処理装置において、前記複数の図形は複数のラインであることを特徴とする。
【００１０】
請求項８に記載の発明は、請求項７に記載の画像処理装置において、前記表示バッファメモリはラインの表示レイヤを示すライン表示レイヤ描画ビットが記憶される記憶スロットを各ドット対応で有しており、前記バッファ書込手段は、ラインの表示データ書き込み時にそのラインが属する表示レイヤに対応するライン表示レイヤ描画ビットを前記記憶スロットに書き込み、また、前記αデータに基づく処理の場合に、該ライン表示レイヤ描画ビットが同一レイヤを指示しているか否かに基づいて混合処理を行うか否かを決定することを特徴とする。
【発明の効果】
【００１１】
この発明によれば、複数のスプライトまたはラインの表示データを一括で取り扱い、αブレンディング等のエフェクトを実行することができる。これにより、従来のものより画像表示性能を向上させることができる効果が得られる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照し、この発明の実施の形態について説明する。図２はこの発明の一実施の形態による画像処理装置１を適用した画像表示装置の構成を示すブロック図である。この図において、２はスプライトパターンが記憶されたパターンメモリ、３は画像表示を制御するＣＰＵ（中央処理装置）、４はＣＲＴ（ブラウン管）表示装置である。
【００１３】
画像処理装置１において、１１はパターンメモリインターフェイス、１２はＣＰＵインターフェイス、Ｂはバスラインである。１４はカラーコードをＲＧＢカラーデータに変換するカラーパレットである。パターンメモリ２にはスプライトパターンの画像データがカラーコードによって記憶されており、カラーパレット１４はそのカラーコードをＲＧＢカラーデータに変換するためのものである。１５は汎用テーブル、１６はデータ一時記憶用のレジスタである。汎用テーブル１５はＣＰＵ３によって書き込みが行われるテーブルであり、図３に示すように、レイヤ設定テーブル１５ａおよびライン属性テーブル１５ｂを有している。
【００１４】
レイヤ設定テーブル１５ａは、複数のレイヤから構成される。図４は各レイヤを示す図であり、この図に示すように、レイヤ＃０が最初に描画され、レイヤ＃１、＃２・・・がその上に順次上書きされる。各レイヤはスプライト表示レイヤまたはライン表示レイヤであり、スプライト表示レイヤにはスプライトの属性データが記憶され、また、ライン表示レイヤにはライン属性テーブル１５ｂの始点アドレス、終点アドレスおよびαデータが記憶される。ここで、スプライト属性データには、スプライト識別番号、表示位置を指示する表示位置データ、拡大／縮小等を指示するレンダリングデータ、αブレンディングを指示するαデータ（０≦α＜１）等がある。また、ライン属性テーブル１５ｂには、ラインの属性、すなわち、ラインの始点座標、終点座標、ラインの幅、ラインの色を指定する各データが記憶される。
【００１５】
図３の例によって具体的に説明すると、現在、レイヤ設定テーブル１５ａに＃０〜＃６の７レイヤが設定されており、レイヤ＃２がライン表示レイヤであり、それ以外のレイヤ＃０、＃１、＃３〜＃６がスプライト表示レイヤとなっている。そして、レイヤ＃０、＃１、＃３〜＃６には各々１つのスプライトのスプライト属性が書き込まれている。一方、レイヤ＃２には、始点アドレスとしてアドレス「２００ｈ」が、終点アドレスとしてアドレス「２３８ｈ」が書き込まれている。この始点アドレスおよび終点アドレスが指示するライン属性テーブル１５ｂの記憶領域には、ライン＃０〜＃７の８本の直線のライン属性が順次書き込まれている。
【００１６】
次に図２に戻り、スプライトプレーンジェネレータ１８はレイヤ設定テーブル１５ａの各レイヤから順次スプライト属性データを読み出し、読み出した属性データのスプライト識別番号をパターンメモリインターフェイス１１へ出力する。パターンメモリインターフェイス１１はその識別番号のスプライトパターンの画像データをパターンメモリ２から読み出し、スプライトプレーンジェネレータ１８へ出力する。スプライトプレーンジェネレータ１８はその画像データをカラーパレット１４へ出力してＲＧＢカラーデータに変換し、変換後のカラーデータをスプライト属性データと共にスプライトレンダリングプロセッサ１９へ出力する。
【００１７】
スプライトレンダリングプロセッサ１９は、スプライトプレーンジェネレータ１８から受けたカラーデータに対し、スプライト属性データに含まれるレンダリングデータに基づく拡大／縮小、回転等の処理を施した後ラインバッファ２０に書き込む。また、スプライト属性データにαデータが含まれていた場合は、ラインバッファ２０に既に書き込まれているカラーデータを読み出し、これから書き込もうとしているカラーデータとの間でαデータに基づく比率による混合（αブレンディング）を行ってラインバッファ２０に書き込む。
ラインプレーンジェネレータ２２は、レイヤ設定テーブル１５ａのライン表示レイヤから始点アドレス、終点アドレスおよびαデータを読み出し、読み出したアドレスに基づいてライン属性テーブル１５ｂからライン属性データを読み出す。そして、読み出したライン属性データおよびαデータをラインレンダリングプロセッサ２３へ出力する。この場合、ラインの色を指定するカラーコードをカラーパレット１４によってＲＧＢカラーデータに変換する。
【００１８】
ラインレンダリングプロセッサ２３は、ライン属性データに含まれる始点座標、終点座標、ライン幅に基づいてラインの表示位置を計算し、その表示位置に従ってライン属性データに含まれるカラーデータをラインバッファ２０に書き込む。この場合、ラインプレーンジェネレータ２２からαデータを受けていた場合は、ラインバッファ２０に既に書き込まれているデータとのαブレンディングを行って書き込む。なお、このαブレンディング処理については後に詳述する。
【００１９】
ラインバッファ２０は、表示装置４の水平表示ラインの各表示ドットに対応する記憶スロットを有するバッファメモリであり、２個のバッファが設けられている。そして、それら２個のバッファが交互に書き込み用バッファおよび読み出し用バッファとして使用される。クロック発生回路２５は基準クロックパルスを発生し、各部へ出力する。ＣＲＴコントローラ２６は、クロック発生回路２５から出力されるクロックパルスに基づいて表示装置４を駆動する各種のパルス信号、すなわち、水平走査パルス、垂直走査パルス等を発生し、表示装置４およびフレームデータコントローラ２７へ出力する。フレームデータコントローラ２７は、ラインバッファ２０からカラーデータを読み出し、水平走査パルスに従ってＤＡＣ（ディジタル・アナログ・コンバータ）２８ａ〜２８ｃへ出力する。ＤＡＣ２８ａ〜２８ｃはカラーデータをアナログカラー信号に変換し、表示装置４へ出力する。
【００２０】
次に、上述した画像処理装置１の動作を、ＣＰＵ３によって図３に示すようにレイヤ設定テーブル１５ａおよびライン属性テーブル１５ｂの書き込みが行われた場合を例にとり説明する。
ＣＰＵ３によるレイヤ設定テーブル１５ａおよびライン属性テーブル１５ｂの書き込みが終了すると、まず、スプライトプレーンジェネレータ１８は、レイヤ設定テーブル１５ａからレイヤ＃０のスプライト属性データを読み出し、読み出したスプライト属性データに基づいてスプライトパターンの画像データをパターンメモリ２から読み出し、カラーパレット１４によってＲＧＢデータに変換し、属性データと共にスプライトレンダリングプロセッサ１９へ出力する。スプライトレンダリングプロセッサ１９は、その画像データにレンダリング処理を行ってラインバッファ２０に書き込む、次に、スプライトプレーンジェネレータ１８は、レイヤ設定テーブル１５ａからレイヤ＃１のスプライト属性データを読み出し、上記の処理を行ってＲＧＢデータをスプライトレンダリングプロセッサ１９へ出力する。スプライトレンダリングプロセッサ１９は、その画像データにレンダリング処理を行った後、ラインバッファ２０に上書きする。また、αデータがスプライト属性データに含まれていた場合は、αブレンディングを行った後ラインバッファ２０に書き込む。
【００２１】
次に、ラインプレーンジェネレータ２２が、レイヤ設定テーブル１５ａからレイヤ＃２の始点アドレス、終点アドレスを読み出し、次いで読み出した始点アドレス、終点アドレスに基づいてライン属性テーブル１５ｂから８本のライン＃０〜＃７のライン属性データを読み出し、ラインレンダリングプロセッサ２３へ出力する。ラインレンダリングプロセッサ２３は、まず、ライン＃０の属性データに基づいてライン＃０の画像データを算出し、ラインバッファ２０に上書きする。次に、ライン＃１の属性データに基づいてライン＃１の画像データを算出し、ラインバッファ２０に上書きする。この場合、ラインが重なるドットにおいては、既に書き込んであるラインの画像データを優先し、上書きはしない。以下、同様にして、ライン＃２〜＃７をラインバッファ２０に書き込む。
【００２２】
次に、スプライトプレーンジェネレータ１８は、レイヤ設定テーブル１５ａからレイヤ＃３のスプライト属性データを読み出し、読み出した属性データに基づくＲＧＢカラーデータをスプライトレンダリングプロセッサ１９へ出力し、スプライトレンダリングプロセッサ１９は、そのＲＧＢカラーデータにレンダリング処理を行った後、ラインバッファ２０に上書きする。以下、同様にしてレイヤ＃６までの属性データの処理が行われる。そして、レイヤ＃６までの属性データの処理が終了すると、ラインバッファ２０内のデータがフレームデータコントローラ２７によって読み出され、ＤＡＣ２８ａ〜２８ｃを介して表示装置４へ送られ、表示される。
【００２３】
次に、ラインレンダリングプロセッサ２３におけるライン描画処理をさらに詳細に説明する。図１はラインレンダリングプロセッサ２３内に設けられるライン処理回路３０の構成を示すブロック図である。また、図５はラインバッファ２０の内のデータの形式（１ドットに対応するデータの形式）を示す図である。この図に示すように、ラインバッファ２０には、１ドットに対応して、１６ビットのカラーデータと、上述した説明では省略したが３ビットのライン表示レイヤ描画ビットが書き込まれる。そして、このライン表示レイヤ描画ビットは、ライン表示の場合にのみ使用される。
【００２４】
図１のライン処理回路３０において、３１は切替スイッチ、３２はラインバッファ２０から読み出されたカラーデータ（１６ビット）およびライン表示レイヤ描画ビット（３ビット）が書き込まれるレジスタである。３３はカウンタ、３４は判定回路である。カウンタ３３は対象ラインの描画開始時にリセットされ、また、アンドゲート３５の出力が”１”に立ち上がった時、すなわち、ライン表示レイヤ描画の開始タイミングであって、そのライン表示レイヤに「０」以外のαデータが設定されていた時、「１」カウントアップされる。判定回路３４はカウンタ３３の出力と、レジスタ３２内のライン表示レイヤ描画ビットとを比較し、カウンタ３３のカウント出力がライン表示レイヤ描画ビットがより大の場合は”０”を出力し、カウンタ３３のカウント出力がライン表示レイヤ描画ビットとイコールの場合は”１”を出力する。
【００２５】
この判定回路３４の出力はアンドゲート４０へ供給される。アンドゲート４０はアンドゲート３５の出力と判定回路３４の出力のアンド演算を行い、その結果が”１”の場合はスイッチ３１の可動接点を３１ａ側に接続し、”０”の場合はスイッチ３１の可動接点を３１ｂ側に接続する。
【００２６】
セレクタ３７は、アンドゲート３５の出力が”１”の時、カウンタ３３の出力を選択し、”０”の時はレジスタ３２から出力されるライン表示レイヤ描画ビットを選択する。３８はαブレンディング回路であり、αブレンドＯＮが指示されている時（αデータが「０」でない時）、αブレンディング処理を行う。すなわち、ラインバッファ２０から読み出され、レジスタ３２に書き込まれたカラーデータ（Ｄ１とする）にライン表示用のラインカラーデータ（Ｄ２とする）を次式にしたがって混合し、その結果（Ｄ３とする）を付加回路３９へ出力する。
Ｄ１×α＋Ｄ２×（１−α）＝Ｄ３
付加回路３９はαブレンディング済みのデータにセレクタ３７の出力を加えて１９ビットのデータとし、切替スイッチ３１を介してラインバッファ２０に書き込む。
【００２７】
次に、上記回路の動作を図３を例にとり説明する。まず、レイヤ＃２にαデータが設定されていない場合（α＝０）は、ライン属性テーブル１５ｂによって設定されているライン＃０〜＃７が、順次、αブレンディング回路３８、付加回路３９、スイッチ３１を介してラインバッファ２０に書き込まれる。この場合、各ラインはラインバッファ２０に上書きされ、各ライン間の関係は後に描画されたラインが優先となる。
【００２８】
次に、αデータが設定されている場合（α≠０）について説明する。この場合、ラインレンダリングプロセッサ２３は、ライン＃０のラインカラーデータを書き込む前にラインバッファ２０の対応する記憶スロットからカラーデータおよびライン表示レイヤ描画ビットを読み出し、レジスタ３２に書き込む。ここで、図３の例では、レイヤ＃２より上位にライン表示レイヤは存在せず、ライン表示レイヤ描画ビットはこの時点で”０００”となっている。また、カウンタ３３のカウント出力はこの時点で”００１”となっている。この結果、判定回路３３の判定結果は”０”となり、アンドゲート４０の出力が”０”となり、切替スイッチ３１の共通端子３１ｃと接点３１ｂとが接続される。またこの時、アンドゲート３５の出力が”１”であることから、セレクタ３７がカウンタ３３の出力（この場合”００１”）を選択して付加回路３９へ出力する。
【００２９】
以上の結果、描画すべきライン＃０の各ラインカラーデータは、αブレンディング回路３８においてレジスタ３２内のカラーデータとαブレンディングされ、次いで、付加回路３９においてセレクタ３７の出力”００１”が付加され、切替スイッチ３１を介してラインバッファ２０に書き込まれる。
【００３０】
次に、ライン＃１の各カラーデータの描画が行われる（図６，７参照）。この場合、ライン＃０と重ならない各ドットのラインカラーデータは上記と同様にαブレンディングが行われた後、書き込みが行われる。しかし、ライン＃０と重なるドットのラインカラーデータの描画においては、レジスタ３２に読み込まれたライン表示レイヤ描画ビットが”００１”となっていることから、判定回路４０の出力が”１”となり、アンドゲート４０の出力が”１”となり、切替スイッチ３１の共通端子３１ｃと接点３１ａとが接続される。そして、レジスタ３２内のカラーデータおよびライン表示レイヤ描画ビットが切替スイッチ３１を介してラインバッファ２０に書き戻される。すなわち、「先着優先」によって、ライン＃１のカラーデータの書き込みが行われない。
【００３１】
次に、ライン＃２の各カラーデータの描画が行われる。この場合、ライン＃０または＃１と重ならない各ドットのラインカラーデータはライン＃０の場合と同様にαブレンディングが行われた後、書き込みが行われる。しかし、ライン＃０または＃１と重なるドットのラインカラーデータの描画においては、判定回路３４の判定結果が”１”となることから、レジスタ３２内のデータがライン＃２のラインカラーデータに代えてラインバッファ２０に書き込まれる。以下、ライン＃３〜＃７についても同様の過程で書き込みが行われる。
【００３２】
次に、図３におけるレイヤ＃４がスプライト表示レイヤではなく、ライン表示レイヤであり、かつ、「０」以外のαデータが設定されていた場合について説明する。この場合、まず、カウンタ３３のカウント出力が”０１０”となる。そして、レイヤ＃４のライン＃０の描画において、描画すべきラインカラーデータがレイヤ＃２のラインのいずれとも重ならない場合、いずれかと重なる場合のどちらの場合においても、レジスタ３２に読み込まれたライン表示レイヤ描画ビットは”０００”または”００１”であり、判定回路３４の出力が”０”となる。この結果、αブレンディングされたカラーデータおよびカウンタ３３のカウント出力”０１０”が切替スイッチ３１を介してラインバッファ２０に書き込まれる。
【００３３】
また、描画すべきラインカラーデータがレイヤ＃４の描画済みラインと重なる場合は、レジスタ３２に読み込まれたライン表示レイヤ描画ビットが”０１０”であり、判定回路３４の出力が”１”となって、レジスタ３２内のデータが切替スイッチ３１を介してラインバッファ２０に書き戻される。
図８はライン表示レイヤのライン描画時において、ライン表示レイヤ描画ビットＬ[２：０]の値と、描画済（元のデータを戻す）／未描画（αブレンディングの後、描画する）の関係を示す表である。
【００３４】
上述したように、上記実施形態によれば、複数のラインを同一レイヤに配置し、レイヤ単位でαブレンディングを行うようになっている。これにより、図９に示すように、複数のラインによって構成される図形について、ラインバッファ２０の描画済みデータとの間でαブレンディング処理を行うことが可能となった。
【００３５】
また、この実施形態によれば、アンチェイリアス処理において以下の効果を得ることができる。すなわち、アンチェイリアス処理はディスプレイによって画像表示する場合に、境界線がギザギザになることを防止する処理である。いま、ある図形の境界線を図１０（ａ）に示す直線Ｌ１とした場合、アンチェイリアス処理を行わない場合は、直線Ｌ１が境界の描画領域の半分以上を占めている場合はそのドットを表示し、半分以下の場合は表示しない。これにより、図１０（ｂ）の表示が行われ、境界線がギザギザになる。これに対し、アンチェイリアス処理においては、図１０（ｃ）に示すように、ドット内における描画領域の占める割合に応じて１６段階のαブレンディングを行って描画する。
【００３６】
ところで、従来のように、１レイヤに直線１本のみを割り当てる表示装置では、図１１（ａ）に示すアンチェイリアス処理が行われた直線Ｌ２の上に、図１１（ｂ）に示すアンチェイリアス処理が行われる直線Ｌ３を描画すると、直線が交差する部分（符号Ｐ参照）の色が変わってしまう問題があった。しかし、上記実施形態によれば、直線Ｌ２のアンチェイリアス処理が行われた部分（αブレンディがが行われた部分）が未描画ドットとして取り扱われるので、図１１（ｃ）に示すように同部分が直線Ｌ３によって上書きされ、上記の問題を解決することができる。
【００３７】
なお、上記実施形態は、ラインのみ１レイヤに複数本割り当て、スプライトについては１レイヤについて１スプライトを割り当てているが、１レイヤに複数のスプライトを割り当ててもよく、この場合、１レイヤ内のスプライトが重なった場合に、重合したスプライトを同一のαデータでαブレンディングすることができる。
【００３８】
また、上記実施形態においては、レイヤは表示領域と同じ大きさをもつ表示面として定義している。このレイヤを表示領域より小さな領域として定義することも可能である。この場合、ライン表示レイヤの属性として、レイヤ番号とは別にライン表示レイヤ番号を設定することで、表示の制御をすることができる。図１２において、＃１、＃２、＃３はレイヤ番号を示し、(1)、(2)・・・はライン表示レイヤ番号を示している。この場合、ライン表示レイヤ同士が重ならなければ、表示可能なライン表示レイヤの数が増える。図１２はライン表示レイヤ描画ビット数を２ビットとした場合であり、上記実施形態では、３レイヤが重ねられないところを、１２レイヤの重ね合わせを可能としている。
【図面の簡単な説明】
【００３９】
【図１】この発明の一実施形態による画像処理装置におけるライン処理回路３０の構成を示すブロック図である。
【図２】この発明の一実施形態による画像処理装置の構成を示すブロック図である。
【図３】同実施形態における汎用テーブル１５の記憶内容を示す図である。
【図４】図３におけるレイヤを説明するための図である。
【図５】図３におけるラインバッファ２０の記憶データを示す図である。
【図６】ラインの表示例を示す図である。
【図７】重なったラインの表示状態を説明するための図である。
【図８】ライン表示レイヤ描画ビットとライン表示レイヤの描画との関係を示す図である。
【図９】複数ラインのαブレンディングを説明するための図である。
【図１０】アンチェイリアス処理を説明するための図である。
【図１１】重なったラインのアンチェイリアス処理を説明するための図である。
【図１２】ライン表示レイヤの大きさを画面より小さくした場合の効果を説明するための図である。
【符号の説明】
【００４０】
１…画像処理装置、２…パターンメモリ、３…ＣＰＵ、４…表示装置、１５…汎用テーブル、１５ａ…レイヤ設定テーブル、１５ｂ…ライン属性テーブル、１８…スプライトプレーンジェネレータ、１９…スプライトレンダリングプロセッサ、２０…ラインバッファ、２２…ラインプレーンジェネレータ、２３…ラインレンダリングプロセッサ、３１…切替スイッチ、３２…レジスタ、３３…カウンタ、３４…判定回路、３７…セレクタ、３８…αブレンディング回路、３９…付加回路
【図１】
2005215252.tif 000003
【図２】
2005215252.tif 000004
【図３】
2005215252.tif 000005
【図４】
2005215252.tif 000006
【図５】
2005215252.tif 000007
【図６】
2005215252.tif 000008
【図７】
2005215252.tif 000009
【図８】
2005215252.tif 000010
【図９】
2005215252.tif 000011
【図１０】
2005215252.tif 000012
【図１１】
2005215252.tif 000013
【図１２】
2005215252.tif 000014