(57)【要約】【課題】ジャイロロータを擦らずとも高率で浮上するように改良する。【解決手段】ジャイロケースに静電支持用電極３１〜３６，４１〜４６と回転駆動用電極３７，４７とが形成されている静電浮上型ジャイロ装置において、起動シーケンスを浮上シーケンスと回転シーケンスに分けて、起動時に姿勢制御を行ってジャイロロータの浮上を確認してから回転駆動を行うようにしたうえで、浮上確認の最中に、変位検出用印加信号ｆ１〜ｆ１２の利得Ｇａは漸増させ、変位検出用検出信号Ｖｐの利得Ｇｂは漸減させる。これにより、ジャイロロータ１０の片寄りに起因する浮上阻止力が弱くなる。また、浮上失敗時には静電支持用電極へ制御電圧が断続印加されるようにする。【選択図】        図７
2005308667.tif 000002
【特許請求の範囲】
【請求項１】
ジャイロロータを静電浮上可能かつ回転可能に内蔵するジャイロケースと、これに形成されている複数の電極のうち静電支持用電極および回転駆動用電極に前記ジャイロロータの姿勢制御用および回転駆動用の制御電圧をそれぞれ生成して印加する制御回路と、前記複数電極のうち前記制御電圧の印加されない変位検出用電極を介して前記ジャイロロータと前記ジャイロケースとの相対変位検出用信号の送受を行う信号検出回路とを備えた静電浮上型ジャイロ装置において、起動時に姿勢制御を行って前記ジャイロロータの浮上を確認してから回転駆動を行う起動制御手段と、前記相対変位検出用信号の印加側および検出側それぞれに配された利得可変部と、前記起動制御手段による浮上確認の最中に前記利得可変部の印加側利得は漸増させ検出側利得は漸減させる利得可変制御回路とを具えたことを特徴とする静電浮上型ジャイロ装置。
【請求項２】
前記姿勢制御用制御電圧を又はこれより高い浮上用制御電圧を断続させて前記静電支持用電極に印加する浮上強化手段を設け、前記起動制御手段が前記ジャイロロータの浮上確認の不成立時に前記浮上強化手段を作動させることを特徴とする請求項１記載の静電浮上型ジャイロ装置。
【請求項３】
前記浮上強化手段が前記姿勢制御用制御電圧または前記浮上用制御電圧とは逆向きに前記ジャイロロータを駆動する沈下用制御電圧を生成してこれも断続させて前記静電支持用電極に印加するものであることを特徴とする請求項２記載の静電浮上型ジャイロ装置。
【請求項４】
前記浮上強化手段が前記姿勢制御用制御電圧または前記浮上用制御電圧と直交または斜交する向きに前記ジャイロロータを駆動する揺動用制御電圧を生成してこれも前記静電支持用電極に印加するものであることを特徴とする請求項２又は請求項３に記載の静電浮上型ジャイロ装置。
【請求項５】
前記浮上強化手段が断続周期を変化させるものであることを特徴とする請求項２乃至請求項４の何れかに記載された静電浮上型ジャイロ装置。
【請求項６】
前記ジャイロロータの転動を惹起する制御電圧を前記静電支持用電極に印加する浮上強化手段を設け、前記起動制御手段が前記ジャイロロータの浮上確認の不成立時に前記浮上強化手段を作動させることを特徴とする請求項１記載の静電浮上型ジャイロ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ジャイロ機構部と電子回路とを備えた静電浮上型ジャイロ装置に関する。
ジャイロ機構部は、ジャイロロータとジャイロケースとを含み、ジャイロロータをジャイロケース内で静電支持力によって浮動的に支持する。ジャイロロータは、回転動作等の適正な動作のため、真空中に置かれる。
電子回路部は、ジャイロ機構部に接続され、ジャイロロータとジャイロケースとの相対変位を検出して、ジャイロロータの姿勢制御と回転駆動を行う。
詳しくは、姿勢制御や回転駆動を開始する際に行われる起動時の変位検出手法および起動シーケンス（作動開始手順、起動制御手段）に関する。
【背景技術】
【０００２】
［前提の技術］
小形化に適した静電浮上型ジャイロは、船舶や航空機ばかりか自動車等の移動体にも使用されており、慣性空間に対する加速度等を検出するために、慣性を具有した機械部品からなるジャイロ機構部と、静電支持力の制御や相対変位の検出等を担う電子回路部とを備えている。
図１９は、そのような静電浮上型ジャイロにおけるジャイロ機構部を２つ示している。同図（ａ）〜（ｃ）は、円板形ロータ型の公知例であり（例えば特許文献１参照）、同図（ｄ）及び（ｅ）は、環状ロータ型の公知例である（例えば特許文献２参照）。なお、同図において、（ａ）及び（ｄ）は縦断正面図であり、（ｂ）と（ｃ）と（ｅ）は内蔵部品の展開斜視図である。
【０００３】
本発明の実施や説明の前提となる部分について掻い摘んで再掲すると、何れのジャイロ機構部でも、ジャイロロータ１０が静電浮上可能かつ回転可能な状態でジャイロケース２０に内蔵されている。ジャイロケース２０は、ガラス等の絶縁物からなる上側底部材２１と下側底部材２２とスペーサ２３とを組み合わせて構成され、内部に円板状の又は環状の真空空間が形成されている。ジャイロロータ１０は、シリコン等の導電体からなり、１本のスピン軸周りに安定して回転するよう、円板状に又は環状に形成されている。ジャイロケース２０からジャイロロータ１０に静電支持力や回転駆動力を作用させるために、両者の表面には、金属膜パターン等からなる多数の電極が形成されている。ジャイロロータ１０の電極とジャイロケース２０の電極は、それぞれの役割に応じて、対峙距離やピッチなど所定の対応関係を満たすよう配置されている。
【０００４】
電子回路に接続されるジャイロケース２０の電極（複数電極）について詳述すると、ジャイロロータ１０を中間に挟んで対向配置された複数対に分けられる。特に静電支持用電極については、それぞれの対において更に隣接配置された群・対に分けられる。具体的には、隣接電極３１ａ，３１ｂと隣接電極４１ａ，４１ｂとが対向対をなし、隣接電極３２ａ，３２ｂと隣接電極４２ａ，４２ｂとが対向対をなし、隣接電極３３ａ，３３ｂと隣接電極４３ａ，４３ｂとが対向対をなし、隣接電極３４ａ，３４ｂと隣接電極４４ａ，４４ｂとが対向対をなしている。なお、環状ロータ型の場合は、静電支持用電極の対が多くて、隣接電極３５ａ，３５ｂと隣接電極４５ａ，４５ｂも対向対をなし、隣接電極３６ａ，３６ｂと隣接電極４６ａ，４６ｂも対向対をなしている。
【０００５】
また、複数電極のうち回転駆動用電極については、上側底部材２１の下面で円状に列ぶロータ駆動用電極３７と、下側底部材２２の上面で円状に列ぶロータ駆動用電極４７とが対向対をなしている。
変位検出用電極も、変位検出用電極３８と変位検出用電極４８とが対向対をなしている。
なお、図示に際して、上側底部材２１に設けられた電極には３０番台の符号を付し、下側底部材２２に設けられた電極には４０番台の符号を付している。また、他の図示や説明に際して、隣接し合う電極３１ａ，３１ｂを区別しないで何れかを呼ぶとき又はそれらを纏めて呼ぶときには末尾のアルファベットを省いて電極３１と言う。他の電極３２等についても同様である。
【０００６】
さらに、役割分担が比較的単純で明瞭な環状ロータ型のジャイロ機構部について（図１９（ｄ），（ｅ）参照）、静電支持用電極３１〜３６，４１〜４６の具体的な役割を説明する。空間で直交する３軸をそれぞれＸ軸，Ｙ軸，Ｚ軸とし、図１９（ｄ）では、紙面の左右方向にＸ軸を置き、紙面を貫く向きにＹ軸を置き、紙面の上下方向にＺ軸を置き、Ｘ軸周りの回転をφとし、Ｙ軸周りの回転をθとする。そうすると、電極３１は、制御電圧を印加されてそれに応じたＸ方向の静電支持力を出すとともに、ジャイロロータ１０のＸ方向変位に応じてジャイロロータ１０表面との静電容量を変えるものとなっている。対向対をなす電極４１も、制御電圧を印加されてそれに応じたＸ方向の静電支持力を出すとともに、ジャイロロータ１０のＸ方向変位に応じてジャイロロータ１０表面との静電容量を変えるものであるが、電極３１とは逆向きの特性を示すものとなっている。電極対３２，４２はＹ方向に関して同様の機能を発揮し、電極対３３，４３はＺ＋φ方向に関して同様の機能を発揮し、電極対３４，４４はＺ＋θ方向に関して同様の機能を発揮し、電極対３５，４５はＺ−φ方向に関して同様機能を発揮し、電極対３６，４６はＺ−θ方向に関して同様の機能を発揮するものとなっている。
【０００７】
［従来の技術］
図２０（ａ）は、このようなジャイロケース２０の複数電極３１〜４８に接続されてジャイロ機構部と共に静電浮上型ジャイロを構成する電子回路を図示している。ここでも、明瞭化のため、環状ロータ型ジャイロの電子回路部を具体例に採って、本発明の実施形態との対比に役立つ部分を掻い摘んで再掲する。
この電子回路は、静電支持用電極３１〜３６，４１〜４６と共に拘束制御系を構成する制御演算回路５３（制御回路）と、ロータ駆動用電極３７，４７と共にロータ駆動系を構成するロータ制御回路５２（制御回路）と、変位検出用電極３８，４８と共に変位検出系を構成する信号検出回路とを具えている。なお、図示に際し、制御演算回路５３については制御出力回路５４を明記したが、ロータ制御回路５２については省略している。
【０００８】
制御演算回路５３は、ジャイロロータ１０とジャイロケース２０とのＺ軸周り以外の相対変位すなわちＸ方向変位ΔＸとＹ方向変位ΔＹとＺ方向変位ΔＺとφ方向変位Δφとθ方向変位Δθとから、公知の演算を行って、姿勢制御用の制御電圧Ｖ１，Ｖ１２等を生成し、それぞれを複数の電極３１〜４８のうちの静電支持用電極３１〜３６，４１〜４６に印加する等のことで、それらの相対変位をゼロにする姿勢制御を行うものである。なお、これらの相対変位は、静電支持用電極３１〜３６，４１〜４６の容量変化から検出される。また、各制御電圧Ｖ１，Ｖ１２等は、正電圧信号とそれを反転させた負電圧信号とを出力する制御出力回路５４によって、印加前に、所要のレベルまで増幅されるようになっている。
【０００９】
ロータ制御回路５２は、ジャイロロータ１０のＺ軸周りの回転状態から、やはり公知の演算を行って、回転駆動用の制御電圧たとえば三相のパルス状信号を生成し、それらをロータ駆動用電極３７，４７へ循環的に印加する等のことで、ジャイロロータ１０を一定速度で回転させる回転制御を行うようになっている。なお、ジャイロロータ１０の回転状態は、ロータ駆動用電極３７，４７の容量変化から検出される。これらの制御電圧も、制御出力回路５４又は同様の出力回路によって、印加前に、所要のレベルまで増幅されるようになっている。
このような制御電圧が直に印加される静電支持用電極３１〜３６，４１〜４６及びロータ駆動用電極３７，４７とは異なり、複数電極３１〜４８のうちの変位検出用電極３８，４８に対しては、ジャイロロータ１０の運動に影響を及ぼすような制御電圧は印加されない。
【００１０】
信号検出回路は、ジャイロロータ１０とジャイロケース２０との相対変位を検出するために、ジャイロロータ１０の運動に影響しない程度に周波数の高い変位検出用印加信号ｆ１〜ｆ１２を用いるものであり、変位検出用印加信号ｆ１〜ｆ１２を複数電極３１〜４８のうちの一部に印加する印加信号供給回路と、変位検出用印加信号ｆ１〜ｆ１２が変位検出用電極３８，４８を経由した後のところで変位検出用印加信号ｆ１〜ｆ１２に係る信号成分を検出して変位検出用検出信号Ｖｐを生成する電流検出回路５１（検出信号生成回路）とを具えている。
【００１１】
具体的には、印加信号供給回路は、弁別可能に周波数の異なる５つの正弦波信号ｗ１〜ｗ５を公知の関係式に基づいて組み合わせることで変位検出用印加信号ｆ１〜ｆ１２を生成し、それらの変位検出用印加信号ｆ１〜ｆ１２を変位検出用電極３８，４８でなく静電支持用電極３１〜３６，４１〜４６に印加するようになっている。しかも、その際、制御出力回路５４の出力側で制御電圧Ｖ１，Ｖ１２等に変位検出用印加信号ｆ１〜ｆ１２を重畳させることで、印加を行うようにもなっている。
【００１２】
環状ロータ型では静電支持用電極の対向対が６対あるが、そのうち電極対３１，４１について詳述すると（図２０（ｂ）参照）、制御電圧Ｖ１は正電圧＋Ｖ１と負電圧−Ｖ１とが対で生成され、正電圧＋Ｖ１は変位検出用印加信号ｆ１の重畳後に静電支持用電極３１ｂに印加され、負電圧−Ｖ１は同じ変位検出用印加信号ｆ１の重畳後に隣接の静電支持用電極３１ａに印加される。また、制御電圧Ｖ１２は正電圧＋Ｖ１２と負電圧−Ｖ１２とが対で生成され、正電圧＋Ｖ１２は変位検出用印加信号ｆ１２の重畳後に静電支持用電極４１ｂに印加され、負電圧−Ｖ１２は同じ変位検出用印加信号ｆ１２の重畳後に隣接の静電支持用電極４１ａに印加されるようになっている。
【００１３】
一方、電流検出回路５１は（図２０（ａ）参照）、制御出力回路５４側に接続されるのでなく、複数電極３１〜４８のうちの変位検出用電極３８，４８に接続されている。電流検出回路５１は、信号増幅用のアンプ等を具えているが、その入力ラインが変位検出用電極３８，４８の並列接続点に接続される。また、電流検出回路５１から出力された変位検出用検出信号Ｖｐがロータ制御回路５２や制御演算回路５３の入力回路へ送出されるようにもなっている。
【００１４】
ここで、制御演算回路５３における変位検出用検出信号Ｖｐの入力回路に言及すると（図２０（ｃ）参照）、同期検波器とバンドパスフィルタとの従属接続回路に変位検出用検出信号Ｖｐと正弦波信号ｗ１とを入力して、変位検出用検出信号Ｖｐから正弦波信号ｗ１の成分を抽出する等のことで、例えばＸ方向変位ΔＸを検知するようになっている。他の変位ΔＹ，ΔＺ，Δφ，Δθについても同様である。
そして、このような信号検出回路によって、制御電極３１〜３７，４１〜４７の容量変化に基づいて相対変位ΔＸ，ΔＹ，ΔＺ，Δφ，Δθや回転状態が検出される。また、それを入力した制御演算回路５３及びロータ制御回路５２の姿勢制御および回転駆動によって、ジャイロロータ１０がジャイロケース２０内の中立位置に浮上して回転し続ける。さらに、それらに基づいて、静電浮上型ジャイロに作用した加速度等が、演算され、検知されるのである。
【００１５】
ところで、このような加速度演算等の応用演算はジャイロ機構部の動作状態が定常状態すなわち想定範囲内の安定な状態にあるときだけ適正になされるものであり、作動の停止時や開始時には、所定の停止シーケンス（作動停止手順、停止制御手段）や起動シーケンス（作動開始手順、起動制御手段）が制御回路（ロータ制御回路５２＋制御演算回路５３）の停止プログラムや起動プログラムの実行によって行われるようになっている。
【００１６】
詳述すると、停止シーケンスでは、図示は割愛したが、ロータ駆動用電極３７，４７に印加する信号の周波数を徐々に下げることで、ジャイロロータ１０の回転を減速させ、十分に減速したことを確認してから例えば回転速度が毎分１００回転以下になってから、更に所定時間たとえば６０秒の経過を待って、全制御を止めるようになっている。
【００１７】
また、制御停止によってジャイロロータ１０がジャイロケース２０内で沈下（落下、降下）して、ジャイロロータ１０がジャイロケース２０と接触することになるので、ジャイロケース２０には、停止時にジャイロロータ１０を支承するための支承片１０１も設けられている。図２１は、そのような静電浮上型ジャイロについて、（ａ）が円板形ロータ型ジャイロの機構部の縦断正面図、（ｂ）が円板形ロータ型ジャイロのジャイロケースの横断平面図、（ｃ）が環状ロータ型ジャイロの機構部の縦断正面図である。
【００１８】
支承片１０１は、ジャイロロータ１０に蓄積されていた不所望な静電気を接触にて逃がすために導電性を具えており、分子間引力の僅少化のため小片にされ、擦れてもゴミ等を発生しないよう接触面（支承可能部位）が丸く形成され、どの向きにも安定に支承する等のためケース内周面の両端上に列設され、２段の放射状に配置されている。停止状態でジャイロロータ１０とジャイロケース２０の電極同士が接触したり過剰に近づいたりするのを防止するようにもなっている。円板形ロータでも環状ロータでも同様である。
【００１９】
さらに、図面を引用して起動シーケンスを詳述する。図２１（ｄ）は起動シーケンスの概要フローチャートであり、図２２は、（ａ）がジャイロ機構部の縦断正面図、（ｂ）がその横断平面図、（ｃ）〜（ｇ）は何れも信号波形例である。
この起動シーケンスでは（図２１（ｄ）参照）、作業メモリのクリアなど所定の初期化処理を行ってから（ステップＳ１１）、制御を開始する（ステップＳ１２）。すなわち、変位検出に基づく姿勢制御と回転駆動とを開始する。そして、制御状態の安定を待って（ステップＳ１３）すなわちジャイロロータ１０の相対位置と回転速度が所定範囲に収まると、上述した加速度演算等の応用演算が開始される（ステップＳ１４）。これが正常起動である。
【００２０】
これに対し、起動しないときには次のようにしてリトライ（再試行）が行われる。すなわち、所定時間たとえば５秒ほど待っても制御状態が安定しないときには（ステップＳ１５）、起動失敗と判断して制御を中断する（ステップＳ１６）。すなわち変位検出も姿勢制御も回転駆動も停止する。それから、所定時間たとえば５秒ほど経過するのを待って（ステップＳ１７）、制御を再開するようになっている（ステップＳ１２）。リトライの効果を高めるため制御開始時には積分値のクリア等が行われるようにもなっている。
【００２１】
このような起動シーケンスでの動作例を述べるが、簡明化のため、Ｙ軸正方向を上にしてジャイロ機構部を置いた状態でジャイロロータ１０が下方の支承片１０１によって支承されているとする（図２２（ａ），（ｂ）参照）。また、ジャイロロータ１０にＸ軸正方向の静電引力を生じる姿勢制御用制御電圧を正電圧ＸＰ＋と負電圧ＸＰ−とし（これらは上述した＋Ｖ１，−Ｖ１に相当する）、Ｘ軸負方向の静電引力を生じる姿勢制御用制御電圧を正電圧ＸＭ＋と負電圧ＸＭ−とし（これらは上述した＋Ｖ１２，−Ｖ１２に相当する）、Ｙ軸正方向の静電引力を生じる姿勢制御用制御電圧を正電圧ＹＰ＋と負電圧ＹＰ−とし、Ｙ軸負方向の静電引力を生じる姿勢制御用制御電圧を正電圧ＹＭ＋と負電圧ＹＭ−とし、ジャイロロータ１０のＺ軸周りの回転駆動用制御電圧である三相パルス信号の何れか一つを正電圧ＲＰ＋とする。
【００２２】
この場合、周波数の高い変位検出用印加信号ｆ１〜ｆ１２の成分や不変のオフセット成分はジャイロロータ１０の動きに影響しないのでそれらの信号成分を無視すれば、正電圧ＸＰ＋と負電圧ＸＰ−は反転波形となり、正電圧ＸＭ＋と負電圧ＸＭ−も反転波形となり、正電圧ＹＰ＋と負電圧ＹＰ−も反転波形となり、正電圧ＹＭ＋と負電圧ＹＭ−も反転波形となる。
さらに、２回の起動失敗の後に正常起動する場合を具体例とする。すなわち（図２２（ｃ）〜（ｇ）参照）、時刻ｔ１で起動を開始し、時刻ｔ２で起動を中断し、時刻ｔ３で起動を再開し、時刻ｔ４で再び中断し、時刻ｔ５で起動再開し、時刻ｔ６で起動に成功し定常状態に入るものとする。
【００２３】
そうすると、起動開始直後は（時刻ｔ１〜ｔ２）、ジャイロロータ１０の沈下状態を解消するように、浮上力を生む正電圧ＹＰ＋と負電圧ＹＰ−は最大出力になり（図２２（ｃ）参照）、それに反する正電圧ＹＭ＋と負電圧ＹＭ−は最小出力になり（図２２（ｄ）参照）、浮上方向や沈下方向と直交方向に働く正電圧ＸＰ＋と負電圧ＸＰ−と正電圧ＸＭ＋と負電圧ＸＭ−は中間出力になる（図２２（ｅ），（ｆ）参照）。図示や詳細な説明は割愛するがＺ方向やφ，θ方向の制御電圧も適宜な中間の出力になる。また、回転駆動力を生む正電圧ＲＰ＋はパルス出力状態になる（図２２（ｇ）参照）。
【００２４】
その状態を継続しても、起動成功に至らないとき、例えば浮上しないまま所定時間が経過したときには、起動が中断される。この状態では（時刻ｔ２〜ｔ３）、総ての制御電圧の出力が抑えられる（図２２（ｃ）〜（ｇ）参照）。
そして、所定時間経過して起動が再開されると（時刻ｔ３〜ｔ４）、再び浮上および回転のため、正電圧ＹＰ＋と負電圧ＹＰ−は最大出力、正電圧ＹＭ＋と負電圧ＹＭ−は最小出力、他の姿勢制御用の正電圧ＸＰ＋等は中間出力になり、正電圧ＲＰ＋はパルス出力状態になる。
それでも起動しないと再び制御が中断されて（時刻ｔ３〜ｔ４）総ての制御電圧の出力が抑えられる。
【００２５】
さらに所定時間経過して起動が再開され（時刻ｔ５）、またも浮上および回転のため、正電圧ＹＰ＋と負電圧ＹＰ−が最大出力、正電圧ＹＭ＋と負電圧ＹＭ−が最小出力、他の正電圧ＸＰ＋等が中間出力、正電圧ＲＰ＋がパルス出力状態になる。
そして、ジャイロロータ１０が浮上し且つ回転すると（時刻ｔ６）、速やかに、浮上力を生む正電圧ＹＰ＋と負電圧ＹＰ−は最大出力から中間出力になり（図２２（ｃ）参照）、それと引き合う正電圧ＹＭ＋と負電圧ＹＭ−も最小出力から中間出力になる（図２２（ｄ）参照）。
【００２６】
こうして、ジャイロロータ１０のジャイロケース２０に対する相対変位および回転速度が許容される所定範囲に収まり、そのことが変位検出等によって検知確認されると、それ以後は（時刻ｔ６〜）、上述した定常状態での姿勢制御および回転駆動が行われるとともに、加速度演算等の応用演算も行われる。
【００２７】
また、図示は割愛したが、このようなジャイロ装置の実装についても説明する。上述したような電子回路とジャイロ機構部とを備えた静電浮上型ジャイロ装置は、プリント基板等に実装して電気的接続が確立されるが、その場合、ジャイロケース２０を実装したプリント基板に電子回路の一部も実装されていた。その際、制御出力回路５４や電流検出回路５１など、ジャイロケース２０の各電極３１〜４８と直接的に接続される回路部分は、優先的に同一基板に実装される。また、電流検出回路５１のうちプリアンプはジャイロケース２０の上面等に実装されることもある。何れにしても、真空空間はジャイロケース２０の中にとどまり、ジャイロ機構部も電子回路も大気下で実装される。また、ジャイロケース２０内のジャイロロータ１０収納空間に真空状態を確保するには、真空雰囲気中で組み立てるか、組み立ててから真空引きしていた。そして、その真空状態を長期間に亘って維持するため、真空空間にゲッタ部材（真空維持部材）も収納していた。
【００２８】
【特許文献１】特許第３００８０７４号公報  （図１、図２、図４、図８）
【特許文献２】特開２００１−２３５３２９号公報  （図１、図２、図３、図６）
【発明の開示】
【発明が解決しようとする課題】
【００２９】
［未公開の先行技術］
［先行特許出願１］  特願２００３−０５０２２３号
［先行特許出願２］  特願２００２−３６２０３１号
［先行特許出願３］  特願２００３−０９９６９５号
［先行特許出願４］  特願２００３−１３０４２１号
【００３０】
ところで、静電浮上型ジャイロ装置の小形化が進むと、具体的にはジャイロロータ１０の径が数ｍｍ程度やそれ以下に縮小されると、真空雰囲気中での組立であっても、組立後の真空引きであっても、作業が各段にし辛くなる。このため、真空状態の確保が困難になるうえ、工数の増加や歩留まりの低下等による不所望なコストアップまで招きかねない。また、小形化に伴う寸法効果によってゲッターの負担が増すため、真空状態の維持も難しくなる。しかも、ガラス製ジャイロケース２０のスルーホールの気密にコストが嵩むため、コストアップまで招来してしまう。そこで、小形化の要請とコストダウンの要請とを両立させるべく、真空状態の確保と維持に関し、実装状況も考慮に入れて、適切な態様での具体化が同一出願人により創案されている。その要点は、真空パッケージを導入して真空空間をジャイロ機構部よりも広げ、その中に真空維持部材や電子回路まで取り込むことにより、真空維持等の困難性を増すことなく小形化を進めることが可能となって、小形の静電浮上型ジャイロ装置を安価に実現することができた、というものである（先行特許出願１参照）。
【００３１】
また、ジャイロロータとジャイロケースとの相対変位を検出するための信号検出回路に関しても、やはり同一出願人により、改良案が創出されているので（先行特許出願２参照）、その要点を述べる。
上述した従来の信号検出回路では、変位検出用印加信号ｆ１〜ｆ１２を制御電圧Ｖ１，Ｖ１２等に重畳していることから、両者の電圧の和が制御出力回路５４の電源電圧Ｖccを超えることは出来ないので、変位検出用印加信号ｆ１の振幅電圧Ｖｆと制御電圧Ｖ１の最大電圧とに電源電圧Ｖccを割り振っている（図２０（ｄ）参照）。ところが、静電浮上型ジャイロの機構部の小形化が進むと、具体的には例えば従来５ｍｍ程度であったジャイロロータ１０の径が１ｍｍ程度まで縮小されると、複数電極３１〜４８の容量が小さくなる。特に電流検出回路５１の検出対象である入力電流Ｉｐ、これは変位検出用検出信号Ｖｐの元であるが、この検出電流Ｉｐが激減する。このため、変位ΔＸ等を正確に求めるのに必要とされる適正レベルの変位検出用検出信号Ｖｐを得るには、変位検出用印加信号ｆ１の振幅電圧Ｖｆを大きくする必要がある。
【００３２】
しかしながら、所定の電源電圧Ｖccの下で振幅電圧Ｖｆを増加させることは制御電圧Ｖ１の最大電圧の減少を伴うため、両者への割り振りのバランスが不所望に崩れてしまう（図２０（ｅ）参照）。他の変位検出用印加信号も同じである。そこで、同じ電源電圧の下で、制御電圧を犠牲にすることなく、変位検出用印加信号の振幅電圧を増やせるよう、信号検出回路を改良することが、重要である。そして、このような要請に応える改良案は、変位検出用信号の流れを従来と逆転させることにより、制御電圧と変位検出用信号との重畳が電圧有意の信号と電流有意の信号とによって遂行されるようになって、制御電圧を犠牲にすることなく変位検出用印加信号の振幅電圧を増やすことが可能となり、その結果、電極容量が減少しても容易に適正レベルの変位検出用検出信号が得られるので、小形化に適う静電浮上型ジャイロの信号検出回路を実現することができる、というものである。
【００３３】
これら未公開の先行特許出願１，２に記載された技術事項は、多くの部分が本発明創案の前提となっているので、本発明の課題を提示するに先だって、ここに再掲する。先ず、図面を引用して静電浮上型ジャイロ装置の具体的な構成を説明する。図１は、装置パッケージングの構造を示し、（ａ）が装置の正面図、（ｂ）が蓋を外したところの平面図、（ｃ）が縦断面斜視図である。図２は、（ａ）が信号検出回路を含む全体回路図、（ｂ）が変位検出用印加信号の発生回路、（ｃ）が電流検出回路である。図３は、（ａ）が拘束制御系の信号入力回路、（ｂ）がロータ駆動系の信号入力回路である。なお、それらの図示に際し、従来と同様の構成要素には同一の符号を付して示したので、また、背景の技術の欄における前提の技術の欄で述べたジャイロ機構部は以下の先行技術例でもそのまま利用されるので、従来との相違点を中心に説明する。ここでも、明瞭な対比等のため、電子回路部は環状ロータ型ジャイロ対応のものを具体例とし、ジャイロ機構部を説明してから電子回路部を説明する。
【００３４】
このジャイロ装置７０は（図１参照）、キャップ７１（蓋体）とボックス７２（箱体、缶体）とからなる密閉可能な装置パッケージ（真空収容器）を具えたものであり、その中には、上述したジャイロロータ１０及びジャイロケース２０からなるジャイロ機構部と、ガラス等の絶縁性基板からなるベース７３（搭載基板）と、ゲッター７５（真空維持部材）と、ＩＣ７７，７８（集積回路）とが格納されている。
【００３５】
キャップ７１とボックス７２は、気密性に優れ加工も容易な部材たとえば金属からなり、ボックス７２にキャップ７１を被せて、ボックス７２の正面壁に貫通形成されている真空吸引口７６から排気すると、内部空間が真空になり、さらに真空吸引口７６に栓をすると、気密に封止されて、真空状態が確立されるようになっている。ボックス７２の底面には、多数のピン７４（外部接続端子）が植設されている。ピン７４は、装置パッケージの内外で電気導通をとるとともに、プリント基板などへの実装時にパッケージを支持するためのものであり、例えば多ピンＩＣのＰＧＡ（Pin Grid Array）パッケージのピンと同様の良導体からなり、この例では概ね四辺形状に列設されていて、何れもボックス７２の底面を貫通している。ピン７４の貫通穴には固定と気密と絶縁のため例えば溶融ガラス等が充填されている。
【００３６】
ベース７３は、ボックス７２の内底より一回り小さい平板からなり、ボックス７２内で多数のピン７４によって支持されて、ボックス７２底面から僅かに離れている。図示は割愛したがベース７３の上面には配線パターンが形成されていて、そのうち適宜な配線が各ピン７４に接続されている。この接続は金属等で剛になされていてピン７４とベース７３との連結を兼ねている。ベース７３の上面には、ジャイロケース２０とＩＣ７７，７８が搭載されており、それらと配線パターンとの接続は、ワイヤボンディングでも可能であるが、この例では、ＩＣ７７，７８がベアチップのまま搭載されているので、金バンプや半田ボール等を介在させて一括接続するＣＯＧ(Chip On Glass）方式にてなされている。
【００３７】
ジャイロ機構部は、ジャイロケース２０のジャイロロータ１０格納空間を上述の如く真空密封したものでも良いが、この場合は、ジャイロケース２０が丸ごと真空の装置パッケージに納められるので、密封の必要が無く、ジャイロケース２０内にゲッタ部材を内蔵する必要も無い。
ゲッター７５は、装置パッケージ内の真空空間に残っていた又は入り込んできた酸素や窒素等の気体を吸着して真空状態を維持するものであり、ジャイロケース２０に内蔵されていた従来のゲッタ部材と比べて、材質は同じであるが、サイズは可成り大きくなっている。ゲッター７５は、ベース７３に搭載しても良いが、この例では、非蒸発ゲッターと呼ばれ通電加熱にて活性化されるものが採用されているので、ワイヤを介して２本のピン７４で支持されている。
【００３８】
ＩＣ７７，７８は、電子回路が上述した図２０（ａ）の構成であれば、制御出力回路５４や，電流検出回路５１，印加信号ｆ１〜ｆ１２の供給回路などを集積したものである。もっとも、ここでは、電子回路が信号検出回路を中心に改良されているので、それに応じて、ＩＣ７７，７８への集積部分も一部異なっている。具体的な集積部分は、電子回路の相違点を詳述した後で述べるが、ＩＣ７７，７８は、ベアチップのままベース７３に搭載される。チップ数は、図示のように２個でも良く、１個に纏めても良く、３個以上でも良い。
【００３９】
次に電子回路部を説明する。この電子回路が上述した従来例のものと相違するのは（図２（ａ）参照）、電流検出回路５１に代わって印加信号発生回路６１（印加信号供給回路）が変位検出用電極３８，４８に接続されている点と、制御出力回路５４の出力に対する変位検出用印加信号ｆ１〜ｆ１２の重畳が無くなってその代わり制御出力回路５４それぞれに電流検出回路６４が付設された点と、制御回路５２，５３がデジタル化されてロータ制御回路６２及び制御演算回路６３になった点である。
【００４０】
印加信号発生回路６１は、周波数がジャイロロータ１０の運動に影響しないほど高いという要件を満たせば変位検出用印加信号Ｖ０として正弦波の信号を発生するものでも良く、変位検出用印加信号Ｖ０の振幅は電源電圧の許す範囲で任意に設定して良いが、ここでは（図２（ｂ）参照）、変位検出用印加信号Ｖ０として三角波の電圧信号を発生するために、一対の定電流回路を逆向きに設け、クロックＣＬＫａで切り替わるスイッチ等にて、電流送出と電流吸入とを交互に繰り返すようになっている。
【００４１】
このような定電流回路対とスイッチ回路とによって生成された変位検出用印加信号Ｖ０は、図示のように適宜なカップリングコンデンサ６１ａを介して又はそのようなものを介さず直に変位検出用電極３８，４８に印加される。そのように構成すると、印加信号発生回路６１から変位検出用電極３８，４８の並列接続点に供給される変位検出用印加電流ｉ０は、定電流の向きがクロックＣＬＫａに同期して反転する矩形波状のものとなり、変位検出用印加信号Ｖ０は三角波の電圧信号となる。なお、クロックＣＬＫａの周波数は例えば１ＭＨｚ以上にされる。これは制御電圧の有効周波数とされる数十ｋＨｚより遙かに高く、上記要件が満たされる。
【００４２】
電流検出回路６４は（図２（ａ）参照）、制御演算回路６３から静電支持用電極３１〜３６，４１〜４６へ姿勢制御用の制御電圧Ｖ１，Ｖ１２等を送出する１２個または１２組の制御出力回路５４それぞれに付設されるとともに、ロータ制御回路６２からロータ駆動用電極３７へ回転駆動用の制御電圧を送出する制御出力回路５４それぞれにも付設される。それぞれの電流検出回路６４は（図２（ｃ）参照）、一対のカレントミラー６４ａ，６４ｂと、それらの出力ライン同士を接続させた差動出力ライン６４ｃと、信号増幅や雑音除去等を行って変位検出用検出電流ｉ１等を出力するアンプ等６４ｄからなる。
【００４３】
カレントミラー６４ａは、入力側が付設先の制御出力回路５４（そのうち特に出力段回路）の給電線のうち高電位側のもの（＋）に介挿接続され、カレントミラー６４ｂは、入力側が付設先の制御出力回路５４（そのうち特に出力段回路）の給電線のうち低電位側（−）のものに介挿接続され、両者の出力側は共に差動出力ライン６４ｃに接続される。これにより、電流検出回路６４は、何れも、該当する制御出力回路５４の出力電流を検出してそれと同じか又は対応している変位検出用検出電流ｉ１〜ｉ１２，ｒ１〜ｒ６を生成するものとなっている。
【００４４】
制御演算回路６３の演算内容は基本的に従来例と変わらないが、回路構成は（図３（ａ）参照）、ＤＳＰ６６（デジタルシグナルプロセッサ）の採用によってデジタル化されているため、前段に、Ａ／Ｄ変換回路６５が設けられている。Ａ／Ｄ変換回路６５は、この例では、６個が設けられ、何れも、クロックＣＬＫｂのタイミングでサンプリング・標本化して、例えば１２ビットで量子化するようになっている。クロックＣＬＫｂは、上述したクロックＣＬＫａの位相を例えば９０゜ずらしたものであり、クロックＣＬＫａに同期している。なお、スイッチング時の過渡状態を外せば、位相差は９０゜以外でも良く、周波数は逓倍または逓減されていても良い。
【００４５】
６個のＡ／Ｄ変換回路６５は、静電支持用電極３１への変位検出用検出電流ｉ１と静電支持用電極４１への変位検出用検出電流ｉ１２との差をとってＸ方向変位ΔＸの成分を抽出した信号と、静電支持用電極３２への変位検出用検出電流ｉ２と静電支持用電極４２への変位検出用検出電流ｉ１１との差をとってＹ方向変位ΔＹの成分を抽出した信号と、静電支持用電極３３への変位検出用検出電流ｉ３と静電支持用電極４３への変位検出用検出電流ｉ１０との差をとってＺ＋φ方向変位ΔＺ＋Δφの成分を抽出した信号と、静電支持用電極３４への変位検出用検出電流ｉ４と静電支持用電極４４への変位検出用検出電流ｉ９との差をとってＺ＋θ方向変位ΔＺ＋Δθの成分を抽出した信号と、静電支持用電極３５への変位検出用検出電流ｉ５と静電支持用電極４５への変位検出用検出電流ｉ８との差をとってＺ−φ方向変位ΔＺ−Δφの成分を抽出した信号と、静電支持用電極３６への変位検出用検出電流ｉ６と静電支持用電極４６への変位検出用検出電流ｉ６との差をとってＺ−θ方向変位ΔＺ−Δθの成分を抽出した信号とに割り振られる。
【００４６】
ロータ制御回路６２の演算内容も基本的に従来例と変わらないが、回路構成は（図３（ｂ）参照）、やはり、ＤＳＰ６７の採用によってデジタル化されているため、前段に量子化手段が設けられている。量子化手段は、Ａ／Ｄ変換回路６５と同じでも良いが、ロータ回転制御の遂行には変位検出用検出電流ｒ１〜ｒ６のうち一つ以上の位相が把握できれば足りるので、この例では、Ａ／Ｄ変換回路６５より簡便なコンパレータＣＯＭＰが変位検出用検出電流ｒ１〜ｒ６それぞれに設けられている。二値化された各変位検出用信号は、ＤＳＰ６７のサンプリングプログラムの処理によってＤＳＰ６７に随時入力されて標本化された後、ジャイロロータ１０のＺ軸周りの回転状態に基づいて三相パルス状信号などの回転駆動用制御電圧を生成する公知の演算に供されるようになっている。
【００４７】
このような電子回路のうち、ＩＣ７７，７８に集積されるのは、制御出力回路５４や，電流検出回路６４，印加信号発生回路６１などである。ＤＳＰ６６，６７は、専用品を作っても良いが、汎用の市販品でも足りるので、そのようなＤＳＰ６６，６７はＩＣ７７，７８に集積されない。
【００４８】
このような構成の静電浮上型ジャイロ装置について、その使用態様及び動作を、図面を引用して説明する。図１（ｄ）は、装置実装状況を示す斜視図である。また、図４は、（ａ）が制御電圧印加部分の詳細図であり、（ｂ）〜（ｆ）は何れも信号波形例である。ここでも、先ず機構部の実装態様を説明し、次に電子回路の動作を説明する。
【００４９】
ジャイロ装置７０をプリント基板８０に実装するには（図１（ｄ）参照）、それに先立って、プリント基板８０に、ピン７４対応のスルーホールと電気接続のための配線パターンを形成しておく。そのプリント基板８０に、一般的なＩＣ実装技術を用いて、ＤＳＰ６６，６７といったＩＣやその他の電子部品を実装する。電源回路を構成するレギュレータＩＣ８１や平滑コンデンサ８２等も実装しておく。それから、プリント基板８０のスルーホールにピン７４を差し込んで、半田付け等にて接続する。
【００５０】
そうすると、ジャイロ装置７０がプリント基板８０に固定され、ひいてはジャイロケース２０がプリント基板８０に対して固定されるとともに、ジャイロケース２０の各電極３１〜４８と電子回路との電気的接続が確立される。具体的には、電子回路のうち内蔵部分であるＩＣ７７，７８はジャイロ装置７０組立完了時点でベース７３の配線パターンによってジャイロケース２０と接続されているので、それらと電子回路の残部たとえばＤＳＰ６６，６７とが、プリント基板８０の配線パターンとピン７４とを介して、接続される。こうして、静電浮上型ジャイロ装置がプリント基板８０に搭載され、それが自動車等に組み込まれると、ジャイロ機構部および電子回路部が動作可能となる。
【００５１】
以上の説明より明らかに、ジャイロ装置７０は、扱い慣れたＩＣ例えばＰＧＡタイプＩＣとほぼ同様にして簡単に実装することができる。さらに、ジャイロ装置７０の真空引きに関しても、ジャイロケース２０より大きくて丈夫なため扱い易い装置パッケージが対象なので、作業が楽になるうえ、既存の設備や治具を継続使用するのも容易となる。その真空状態の維持に関しては、ゲッター７５を十分に大きくすることが可能であり、例えばジャイロケース２０に納まらないほど大きくすることも可能なので、真空状態が長期間に亘って維持される。その真空空間を、従来は薄いガラス等で密封していたが、それより厚くても良く変形能にも富む金属等で出来たパッケージ７１＋７２で密封しているので、気密性能が向上して、更に長期間に亘って真空状態が維持される。しかも、ジャイロ装置７０には、ジャイロケース２０が内蔵されているだけでなく、電子回路の一部であるＩＣ７７，７８もベアチップの状態で内蔵されており、これによって、電子回路部のコンパクト実装が一段と進められている。なお、ＩＣ７７，７８は、ベアチップ搭載であるが、それを囲むジャイロ装置７０の内部空間は真空状態になっているので、酸化等にて劣化することが無い。
【００５２】
次に電子回路の動作説明に移るが（図４（ａ）参照）、従来例との対比明瞭化等のため、環状ロータ型の６対の静電支持用電極のうち電極対３１，４１について、制御電圧の印加状況を詳述する。制御電圧Ｖ１はやはり正電圧Ｖ１ｂと負電圧Ｖ１ａとの対に分けられて、正電圧Ｖ１ｂは静電支持用電極３１ｂに印加され、負電圧Ｖ１ａは隣接の静電支持用電極３１ａに印加される。また、制御電圧Ｖ１２も正電圧Ｖ１２ｂと負電圧Ｖ１２ａとの対に分けられて、正電圧Ｖ１２ｂは静電支持用電極４１ｂに印加され、負電圧Ｖ１２ａは隣接の静電支持用電極４１ｂに印加される。
【００５３】
そして（図４（ｂ）参照）、ジャイロロータ１０がＺ軸周りの回転は別として中立位置に静止しているとき静電支持用電極３１，４１に印加される一定のオフセット電圧をＶofとし、姿勢制御のために算出され変化するＸ軸制御電圧成分をＶｘとすると、正電圧Ｖ１ｂのうち制御出力回路５４の出力する主成分は＋Ｖof＋Ｖｘにされ、負電圧Ｖ１ａの主成分は−Ｖof−Ｖｘにされ、正電圧Ｖ１２ｂの主成分は＋Ｖof−Ｖｘにされ、負電圧Ｖ１２ａの主成分は−Ｖof＋Ｖｘにされる。ここまでは基本的に従来例と同様であるが、変位検出用信号の重畳については従来例と異なるため、これらの制御電圧Ｖ１，Ｖ１２等へ直に変位検出用印加信号Ｖ０が重畳されるようなことはない。もっとも、変位検出用印加信号Ｖ０が伝達されて来たことの影響は受ける。
【００５４】
すなわち（図４（ｃ）参照）、印加信号発生回路６１によって、電圧波形が三角波状に変化する変位検出用印加信号Ｖ０が発生され、これが変位検出用電極３８，４８とジャイロロータ１０と静電支持用電極３１，４１を順に経て制御電圧Ｖ１，Ｖ１２に重畳する。変位検出用印加電圧信号Ｖ０の振幅は、印加信号発生回路６１に昇圧回路等を付設すれば、制御出力回路５４の電源電圧Ｖccを超えることも可能であり、従来の変位検出用印加信号ｆ１，ｆ１２に比べて可成り大きい。これに対し（図４（ｂ）参照）、制御電圧Ｖ１，Ｖ１２に重畳する電圧成分は極めて小さいので、正電圧Ｖ１ｂの波形は主成分＋Ｖof＋Ｖｘの波形から大きく離れることなくそれに沿い、負電圧Ｖ１ａは主成分−Ｖof−Ｖｘに沿い、正電圧Ｖ１２ｂは主成分＋Ｖof−Ｖｘに沿い、負電圧Ｖ１２ａは主成分−Ｖof＋Ｖｘに沿い、いずれも主成分とほぼ同様の波形を描く。
【００５５】
一方、変位検出用印加電圧信号Ｖ０と共に変位検出用印加電流ｉ０（図４（ｄ）参照）も変位検出用電極３８，４８とジャイロロータ１０と静電支持用電極３１，４１等を順に経て制御出力回路５４の出力ラインに伝達されるが、その際に変位検出用印加電流ｉ０は複数電極３１〜４８の容量に基づいて分割され、伝達先でそれぞれ該当個所の電流検出回路６４によって変位検出用検出電流信号ｉ１〜ｉ１２として検出される。これらの電流信号は（図４（ｅ）の変位検出用検出電流ｉ１を参照）、分割に応じた明確な電流値を示し、クロックＣＬＫａに対応した周波数の矩形波となる。
【００５６】
そして（図４（ｆ）及び図３（ａ）参照）、クロックＣＬＫａに同期しているが位相のずれているクロックＣＬＫｂのタイミングで、Ｘ方向変位ΔＸを反映した電流信号（ｉ１−ｉ１２）や同様の信号がＡ／Ｄ変換回路６５によって量子化され、それらを取り込んだＤＳＰ６６によって姿勢制御のための公知の演算が行われる。また、慣性空間に対する角速度や加速度なども算出される。こうして、この場合も、姿勢制御や加速度検出等が適切に遂行される。さらに、変位検出用検出電流ｒ１〜ｒ６が二値化されてＤＳＰ６７に取り込まれ、それらを取り込んだＤ６７ＳＰによって回転駆動のための公知の演算が行われる。回転駆動用制御電圧の基本周波数は上限が数百Ｈｚ程度であるが、変位検出用検出電流ｒ１〜ｒ６の基本周波数は上述したように高いので、両者は容易かつ正確に弁別される。こうして、ロータ回転駆動も適切に遂行される。
【００５７】
以上の説明より明らかに、この静電浮上型ジャイロの信号検出回路にあっては、変位検出用印加電圧信号Ｖ０を必要に応じて拡大することが可能かつ容易であり、しかも、制御電圧Ｖ１，Ｖ１２等も制御出力回路５４の電源電圧Ｖcc近くまで拡大できるので、例えジャイロ機構部の小形化に伴って複数電極３１〜４８の容量が小さくなったとしても、十分な信号レベルを確保することができて、変位の検出を適切に果たすことはもちろん、姿勢制御性能の向上にも貢献する。
【００５８】
これら未公開の先行特許出願１，２に記載された技術事項に加えて、上掲した未公開の先行特許出願３に記載された技術事項も、本発明創案の前提となっており、また多くの部分が本発明に引き継がれているので、その概要を再掲する。
上述したように、実装状況も考慮して小形化すべく真空パッケージにジャイロ機構や電子回路を取り込んだり、ジャイロ機構部の小形化に伴って電極容量が減少しても適正レベルの変位検出用検出信号が得られるように変位検出用信号の流れを従来と逆転させたりして、静電浮上型ジャイロ装置の小形化が推し進められ、静電浮上型ジャイロ装置の応用範囲が広がっている。もっとも、小形化が可能になったからといって、全部が小形のもので置き換えられる訳ではない。
【００５９】
ジャイロロータを回転させてその慣性を利用する静電浮上型ジャイロ装置の場合、検出精度がジャイロロータの大きさに依存するのを避けられないため、種々のサイズのものが使い分けられている。そして、サイズに応じて電源電圧Ｖccや制御電圧Ｖ１等にも各種の電圧が採用されている。例えば、ロータ径が１〜２ｍｍのときには３Ｖや５Ｖ程度の電圧で足りるが、ロータ径が５ｍｍを超えると１２Ｖや１５Ｖといった電圧が用いられることが多い。
ただし、電子回路の電圧が高いと、使用できる電子部品が限られたり高価になったりする。特に、電流検出回路６４のカレントミラーのように１ＭＨｚ等の高速で動作するうえ広いダイナミックレンジも要求される半導体部品に、１５Ｖ程度以上の高耐圧性能まで要求すると、適正価格で具体化するのが困難になる。
【００６０】
その場合、制御電圧へ直に変位検出用印加信号を重畳させる従来技術が引き続き使われる。
しかしながら、変位検出用信号の流れを従来と逆転させて、制御電圧の出力段回路のところで、変位検出用印加信号に係る信号成分の検出を行う手法には、制御電圧をほとんど犠牲にしないで済むことや、変位検出用印加信号のレベル設定が制御電圧の制約を受けずにほぼ自由に行えることなど、従来技術に勝る利点が多い。
【００６１】
そこで、変位検出用電極に変位検出用信号を印加して制御電極より制御回路寄りで検出を行う手法の採用を前提として、上述した何れとも異なる新たな構成の信号検出回路が創案されている。その要点は、変位検出用電極に変位検出用信号を印加して制御電極より制御回路寄りで検出を行うに際して、隣り合う制御電極に対し逆相の制御電圧が印加されること及び同相の変位検出用印加信号が伝達されることに基づき、信号検出を同相成分の抽出にて行うようにしたことにより、変位検出用信号の流れを従来と逆転させた静電浮上型ジャイロ装置であって新たなものを実現することができた、というものである。また、電源電圧や制御電圧の影響が検出信号生成回路になるべく及ばないよう更なる工夫も加味されており、例えば、変位検出用信号の流れを従来と逆転させて検出するに際して制御電圧等の電圧レベルによる制約が緩やかになるよう、同相検出回路が受動素子で具体化可能なものとなっている。
【００６２】
さらに、起動シーケンス（作動開始手順、起動制御手段）についても、改良が試みられている。図５は、その具体例を示し、（ａ）が起動シーケンスの概要フローチャート、（ｂ）〜（ｆ）は何れも信号波形例である。これらは、上述した従来例の図２１（ｄ）及び図２２（ｃ）〜（ｇ）と対比されるものであるが、信号波形についは反転波形を省いて正電圧ＹＰ＋，ＹＭ＋，ＸＰ＋，ＸＭ＋，ＲＰ＋だけを図示している。
【００６３】
その改良点は、制御電極が静電支持用電極と回転駆動用電極とに分かれており而もそれに対応して制御回路によるジャイロロータの姿勢制御用制御電圧と回転駆動用制御電圧の生成も別個になされるのを利用して、起動シーケンスを浮上シーケンスと回転シーケンスとに分けたことである。これにより、この静電浮上型ジャイロ装置は、起動時に姿勢制御を行ってジャイロロータの浮上を確認してから回転駆動を行うようになっている。
【００６４】
図５（ａ）を参照して詳述すると、従来の制御開始では（ステップＳ１２）姿勢制御と回転駆動を同時に行っていたのに対し、この試作例では（ステップＳ２１）回転駆動は開始せずに姿勢制御を開始するようになっている。それに伴って、従来の制御状態の安定待ちが（ステップＳ１３）、この試作例では浮上待ちになって（ステップＳ２２）ジャイロロータ１０の相対位置が所定範囲に収まるのを待つようになっている。
そして、浮上の確認が得られてから（ステップＳ２２）応用演算を開始するまで（ステップＳ１４）の間に、回転駆動の開始とその確認を行うようにもなっている（ステップＳ２３〜Ｓ２６）。
【００６５】
すなわち、起動シーケンス後半の回転シーケンスでは、変位検出に基づく姿勢制御が既に行われているところに追加して回転駆動も開始する（ステップＳ２３）。そして、加速に要する所定時間の経過を待ち（ステップＳ２４）、それからジャイロロータ１０の回転速度が所定速度に達したのを確認して（ステップＳ２５）、応用演算が開始される（ステップＳ１４）。これが正常起動である。
これに対し、回転速度が足りないときには再び加速時間の経過を待つようになっている（ステップＳ２５→Ｓ２６→Ｓ２４）。その際、念のため浮上確認も行って（ステップＳ２６）、浮上状態が損なわれているときには浮上シーケンスのリトライに戻るようにもなっている（ステップＳ２６→Ｓ１６）。
【００６６】
このような起動シーケンスでの動作例を述べるが、ここでも明瞭な対比のため、Ｙ軸正方向を上にしてジャイロ機構部を置いた状態でジャイロロータ１０が下方の支承片１０１によって支承されているとする。また、ジャイロロータ１０にＸ軸正方向の静電引力を生じる姿勢制御用制御電圧を正電圧ＸＰ＋と負電圧ＸＰ−とし（これらは上述したＶ１ｂ，Ｖ１ａに相当する）、Ｘ軸負方向の静電引力を生じる姿勢制御用制御電圧を正電圧ＸＭ＋と負電圧ＸＭ−とし（これらは上述したＶ１２ｂ，Ｖ１２ａに相当する）、Ｙ軸正方向の静電引力を生じる姿勢制御用制御電圧を正電圧ＹＰ＋と負電圧ＹＰ−とし、Ｙ軸負方向の静電引力を生じる姿勢制御用制御電圧を正電圧ＹＭ＋と負電圧ＹＭ−とし、ジャイロロータ１０のＺ軸周りの回転駆動用制御電圧である三相パルス信号の何れか一つを正電圧ＲＰ＋とする。
【００６７】
この場合も、周波数の高い変位検出用信号Ｖ０，ｉ１〜ｉ１２の成分や不変のオフセット成分はジャイロロータ１０の動きに影響しないのでそれらの信号成分を無視すれば、正電圧ＸＰ＋と負電圧ＸＰ−は反転波形となり、正電圧ＸＭ＋と負電圧ＸＭ−も反転波形となり、正電圧ＹＰ＋と負電圧ＹＰ−も反転波形となり、正電圧ＹＭ＋と負電圧ＹＭ−も反転波形となる。
さらに、やはり２回の起動失敗の後に正常起動する場合を具体例とする。すなわち、時刻ｔ１で起動を開始し、時刻ｔ２で起動を中断し、時刻ｔ３で起動を再開し、時刻ｔ４で再び中断し、時刻ｔ５で起動再開し、時刻ｔ６で起動に成功し定常状態に入るものとする。
【００６８】
そうすると、起動開始直後は（時刻ｔ１〜ｔ２）、ジャイロロータ１０の沈下状態を解消するように、浮上力を生む正電圧ＹＰ＋と負電圧ＹＰ−は最大出力になり（図５（ｂ）参照）、それに反する正電圧ＹＭ＋と負電圧ＹＭ−は最小出力になり（図５（ｃ）参照）、浮上方向や沈下方向と直交方向に働く正電圧ＸＰ＋と負電圧ＸＰ−と正電圧ＸＭ＋と負電圧ＸＭ−は中間出力になる（図５（ｄ），（ｅ）参照）。図示や詳細な説明は割愛するがＺ方向やφ，θ方向の制御電圧も適宜な中間の出力になる。なお、従来と異なり、回転駆動力を生む正電圧ＲＰ＋は出力されない（図５（ｆ）参照）。
【００６９】
その状態を継続しても、ジャイロロータ１０が浮上しないまま所定時間が経過したときには、姿勢制御が中断される。この状態では（時刻ｔ２〜ｔ３）、総ての制御電圧の出力が抑えられる（図５（ｂ）〜（ｆ）参照）。
そして、所定時間経過して姿勢制御が再開されると（時刻ｔ３〜ｔ４）、再び浮上のため、正電圧ＹＰ＋と負電圧ＹＰ−は最大出力、正電圧ＹＭ＋と負電圧ＹＭ−は最小出力、他の姿勢制御用の正電圧ＸＰ＋等は中間出力になる。ここでも正電圧ＲＰ＋は出力されない。
それでも浮上しないと再び制御が中断されて（時刻ｔ３〜ｔ４）総ての制御電圧の出力が抑えられる。
【００７０】
さらに所定時間経過して姿勢制御が再開され（時刻ｔ５）、またも浮上のため、正電圧ＹＰ＋と負電圧ＹＰ−が最大出力、正電圧ＹＭ＋と負電圧ＹＭ−が最小出力、他の正電圧ＸＰ＋等が中間出力になる。正電圧ＲＰ＋は出力されない。
そして、ジャイロロータ１０が浮上すると（時刻ｔ６）、速やかに、浮上力を生む正電圧ＹＰ＋と負電圧ＹＰ−は最大出力から中間出力になり（図５（ｂ）参照）、それと引き合う正電圧ＹＭ＋と負電圧ＹＭ−も最小出力から中間出力になる（図５（ｃ）参照）。
【００７１】
こうして、ジャイロロータ１０のジャイロケース２０に対する相対変位が許容される所定範囲に収まり、そのこと即ち浮上したことが変位検出等によって検知確認されると、起動シーケンスが浮上シーケンスから回転シーケンスに移行して、回転駆動力を生む正電圧ＲＰ＋はパルス出力状態になる（図５（ｆ）参照）。真空中で浮上しているジャイロロータ１０は大抵順調に回転を始め更に加速されて所定の回転速度に達する。それ以後は（時刻ｔ６〜）、上述した定常状態での姿勢制御および回転駆動が行われるとともに、加速度演算等の応用演算も行われる。
【００７２】
［発明が解決しようとする技術課題］
このように、この試作例の静電浮上型ジャイロ装置にあっては、静電支持用電極と回転駆動用電極との個別制御が可能なことを利用して、起動時に姿勢制御を行ってジャイロロータの浮上を確認してから回転駆動を行うようになったことにより、起動時にジャイロロータ１０と支承片１０１とが擦れるのを回避することができるようになった。そのため、両者の接触部分から擦過片等のゴミが発生するといった不所望な事態を確実に防止することができる。支承片１０１がジャイロロータ１０の外周側に在るため、ジャイロロータ１０が回転すると、ジャイロロータ１０と支承片１０１との相対速度は直ぐ高速になり、その状態で擦れると、小片の支承片１０１には擦過傷等が付き易いのである。
【００７３】
ジャイロロータ収納空間内でのゴミ発生が少なくなることにより、ゴミに起因する故障が確実に減る。またゴミによる起動不良も少なくなると期待される。
しかしながら、このような静電浮上型ジャイロ装置では、浮上シーケンスにおいてパルス駆動の回転力が働かないため、そしてその影響が大きいため、浮上の能力は多少なりとも低下する。パルス駆動の回転力があると、これによってジャイロロータ１０に微振動が生じる等のため、一般に強い静止摩擦が一般に弱い動摩擦に変わったり、分子間力を生む微視的な密着が破られたり、完全放電を妨げて制御対象外の不所望な静電引力を生じる自然酸化膜が破られたりするが、そのような機会が回転駆動の後回しによって減ってしまうからであろうと考えられる。
【００７４】
また、周波数の高い変位検出用信号がジャイロロータ１０の運動に影響しないのはジャイロロータ１０が浮上してからのことであり、浮上前の初期状態では、浮上状態でのジャイロケース２０における中立位置から大きく離れ、ジャイロケース２０内でジャイロロータ１０が下方へ片寄っており、この状態では、変位検出用信号によってジャイロケースとジャイロロータとの電極間に片寄りを強めるような静電力が働いてしまう。この不所望な作用は、片寄りが大きいほど強く、信号が大きいほど強く、姿勢制御用制御電圧の働きを弱めてジャイロロータの浮上を妨げようとする。このため、変位検出用検出信号（Ｖｐ，ｉ１〜ｉ１２，ｒ１〜ｒ６）の適正レベルを確保するために変位検出用印加信号（ｆ１〜ｆ１２，Ｖ０）の振幅電圧を増やす努力が、浮上後の定常状態は別として、浮上前の初期起動時についてみれば、裏目に出ることすらありうる。
【００７５】
そこで、起動時に姿勢制御を行ってジャイロロータの浮上を確認してから回転駆動を行うという起動シーケンスの採用を前提としながらも、その欠点を克服して浮上能力を向上させるよう、起動時の変位検出手法や起動シーケンスに工夫を凝らすことが技術的な課題となる。
この発明は、このような課題を解決するためになされたものであり、ロータを擦らずとも高率で浮上させる静電浮上型ジャイロ装置を実現することを目的とする。
【課題を解決するための手段】
【００７６】
本発明の静電浮上型ジャイロ装置は（解決手段１）、このような課題を解決するために創案されたものであり、出願当初の請求項１に記載の如く、ジャイロロータを静電浮上可能かつ回転可能に内蔵するジャイロケースと、これに形成されている複数の電極のうち静電支持用電極および回転駆動用電極に前記ジャイロロータの姿勢制御用および回転駆動用の制御電圧をそれぞれ生成して印加する制御回路と、前記複数電極のうち前記制御電圧の印加されない変位検出用電極を介して前記ジャイロロータと前記ジャイロケースとの相対変位検出用信号の送受を行う信号検出回路とを備えた静電浮上型ジャイロ装置において、起動時に姿勢制御を行って前記ジャイロロータの浮上を確認してから回転駆動を行う起動制御手段と、前記相対変位検出用信号の印加側および検出側それぞれに配された利得可変部と、前記起動制御手段による浮上確認の最中に前記利得可変部の印加側利得は漸増させ検出側利得は漸減させる利得可変制御回路とを具えたものである。
【００７７】
また、本発明の静電浮上型ジャイロ装置は（解決手段２）、出願当初の請求項２に記載の如く、上記解決手段１の静電浮上型ジャイロ装置であって、前記姿勢制御用制御電圧を又はこれより高い浮上用制御電圧を断続させて前記静電支持用電極に印加する浮上強化手段を設け、前記起動制御手段が前記ジャイロロータの浮上確認の不成立時に前記浮上強化手段を作動させるようにしたものである。
【００７８】
さらに、本発明の静電浮上型ジャイロ装置は（解決手段３）、出願当初の請求項３に記載の如く、上記解決手段２の静電浮上型ジャイロ装置であって、前記浮上強化手段が、前記姿勢制御用制御電圧または前記浮上用制御電圧とは逆向きに前記ジャイロロータを駆動する沈下用制御電圧を生成してこれも断続させて前記静電支持用電極に印加するようになっている、というものである。
【００７９】
また、本発明の静電浮上型ジャイロ装置は（解決手段４）、出願当初の請求項４に記載の如く、上記解決手段２，３の静電浮上型ジャイロ装置であって、前記浮上強化手段が、前記姿勢制御用制御電圧または前記浮上用制御電圧と直交または斜交する向きに前記ジャイロロータを駆動する揺動用制御電圧を生成してこれも前記静電支持用電極に印加するようになっている、というものである。
あるいは、出願当初の請求項６に記載の如く、上記解決手段１の静電浮上型ジャイロ装置であって、前記ジャイロロータの転動を惹起する制御電圧を前記静電支持用電極に印加する浮上強化手段を設け、前記起動制御手段が前記ジャイロロータの浮上確認の不成立時に前記浮上強化手段を作動させるようになっている、というものである。
【００８０】
また、本発明の静電浮上型ジャイロ装置は（解決手段５）、出願当初の請求項５に記載の如く、上記解決手段２〜４の静電浮上型ジャイロ装置であって、前記浮上強化手段が断続周期を変化させるようになっている、というものである。
【発明の効果】
【００８１】
このような本発明の静電浮上型ジャイロ装置にあっては（解決手段１）、起動時に起動制御手段が作動し、これによって先ず姿勢制御が行われ、この姿勢制御によってジャイロロータの浮上したことが信号検出に基づいて確認されると、その後からジャイロロータの回転駆動が行われる。そのため、初期起動時にジャイロロータがジャイロケースに接触しているような状態では決して回転駆動が行われないので、ジャイロロータの接触支持面が擦れるおそれが無い。
【００８２】
また、そのような初期起動時にはロータの浮上が確認されるまでの間に、利得可変部と利得可変制御回路とによって、相対変位検出用信号に関し、印加側では、利得（ゲイン，信号増幅率）が微小レベルから定常レベルへ漸増させられる。一方、検出側では、利得が大レベルから定常レベルへ漸減させられる。
印加側利得が小さいと、変位検出用印加信号（ｆ１〜ｆ１２，Ｖ０）も小さくて、ジャイロロータの片寄りに起因する浮上阻止の力も弱くなるので、姿勢制御による浮上力が減殺されることなく十分に機能することとなる。
【００８３】
一方、変位検出用印加信号を小さくしただけでは変位検出用検出信号（Ｖｐ，ｉ１〜ｉ１２，ｒ１〜ｒ６）も小さくなって変位検出演算等に不都合を生じるが、本発明の信号検出回路の場合、印加側利得の小さい間は、検出側利得が大きくなっていて、それらが相殺しあうので、変位検出用検出信号が適切なレベルで得られることとなる。また、変位検出用印加信号が小さいとＳ／Ｎ（信号／雑音）比が低下するが、そのような状態は初期の一時だけであり、浮上の確認されるまでには漸増・漸減を終えて定常状態になるので、浮上後の姿勢制御や回転駆動に不都合はない。
したがって、この発明によれば、ロータを擦らずとも高率で浮上させる静電浮上型ジャイロ装置を実現することができる。
【００８４】
また、本発明の静電浮上型ジャイロ装置にあっては（解決手段２）、浮上確認の最中における上述の浮上強化に加えて、浮上失敗時には、別の浮上強化がなされる。すなわち、ジャイロロータの浮上確認の不成立時には、起動制御手段によって浮上強化手段が作動させられ、これによって、姿勢制御用制御電圧か又はこれより高められた浮上用制御電圧が、断続させさられるとともに、静電支持用電極に印加される。このような静電支持用電極への断続印加により、パルス状の回転駆動が無くても、ジャイロロータにはそれを浮上させようとする力ばかりか振動させようとする力も働くので、ジャイロロータの浮上を妨げる不所望な力が、摩擦力であれ分子間引力であれ残留静電気の引力であれゴミの付着力であれ何れが原因であろうとも、緩和抑制される。そのため、姿勢制御による浮上力が減殺されることなく十分に機能することとなる。しかも、その状態では未だ回転駆動は行われないので、ジャイロロータの接触支持面が擦れるおそれは無い。したがって、この発明によれば、ロータを擦らずとも更に高率で浮上させる静電浮上型ジャイロ装置を実現することができる。
【００８５】
さらに、本発明の静電浮上型ジャイロ装置にあっては（解決手段３）、浮上力が静電引力に依拠する場合、通常の姿勢制御であれば、沈下状態にある間は、接触支持側の静電支持用電極に有効な制御電圧は印加されないが、この解決手段３の静電浮上型ジャイロ装置にあっては、ジャイロロータの浮上確認の不成立時に、姿勢制御用制御電圧か浮上用制御電圧が離隔側の静電支持用電極に断続印加させさられるとともに、接触支持側の静電支持用電極には沈下用制御電圧が断続印加される。この沈下用制御電圧は印加時にジャイロロータを浮上とは逆向きに即ち沈下させる向きに駆動するが、その駆動が振動的なので、非印加時には接触面からの弾撥力に基づいてジャイロロータに反動力が働く。これにより、ジャイロロータに振動を惹起する力が増し、ひいては浮上阻止力が減ることとなる。
【００８６】
また、本発明の静電浮上型ジャイロ装置にあっては（解決手段４）、浮上確認の不成立時に、回転駆動用電極でなく静電支持用電極への制御電圧印加によってジャイロロータの揺動・転動が惹起される。
揺動・転動状態では、回転動作と異なり、擦れを生じる沈下側・接触支持側の面方向移動が回避・抑制されるとともに、揺動・転動の源泉力が、梃子使用時のように接触部位を支点や作用点として向きを変えて、浮上方向にも働く。
このように姿勢制御の浮上力だけでなくそれとは異質の浮上力も加わることにより、浮上のメカニズムが多様化するとともに浮上の機会も増加するので、回転駆動が加わらなくても、ジャイロロータは高い確率で浮上することとなる。
【００８７】
また、本発明の静電浮上型ジャイロ装置にあっては（解決手段５）、振動を利用する場合には振動周期を固有振動数に合わせると効果が増すが、固有振動数には製造時の寸法差等に起因する個体毎のばらつきが有る他、ジャイロロータの浮上を妨げる原因が多岐に亘り、それらや接触状態などが固有振動数に影響するため、最適な振動周期は或る程度推測できても確定しきれるものではない。これに対し、この解決手段４の静電浮上型ジャイロ装置にあっては、断続周期が変化するので、ジャイロロータに惹起される振動周期が何れかのタイミングで最適な状態になることが期待される。
これにより、ジャイロロータに惹起される振動が増強され、ひいては浮上阻止力が減ることとなる。
【発明を実施するための最良の形態】
【００８８】
このような解決手段で達成された本発明の静電浮上型ジャイロ装置について、これを実施するための形態を幾つか説明する。
【００８９】
本発明の実施形態１は、上述した解決手段の静電浮上型ジャイロ装置であって、変位検出用信号の流れを従来と逆転させた信号検出回路に新たな構成を採用したものである。
すなわち、ジャイロロータを静電浮上可能かつ回転可能に内蔵するジャイロケースと、これに形成されている複数の電極のうち静電支持用電極および回転駆動用電極に前記ジャイロロータの姿勢制御用および回転駆動用の制御電圧をそれぞれ生成して印加する制御回路と、前記ジャイロロータと前記ジャイロケースとの相対変位を検出するための変位検出用印加信号を前記複数電極のうちの一部に印加する印加信号供給回路と、前記複数電極のうち前記制御電圧の印加されない変位検出用電極を経由したところで前記変位検出用印加信号に係る信号成分を検出して変位検出用検出信号を生成しこれを前記制御回路に送出する検出信号生成回路と、前記制御回路に複数設けられ前記制御電圧のうち少なくとも姿勢制御用のものに関しては互いに逆相の対となるものを生成して前記複数電極のうち隣り合うものに振り分けて印加する出力段回路とを備えた静電浮上型ジャイロ装置において、前記印加信号供給回路が、前記変位検出用印加信号を前記変位検出用電極に印加するものであり、前記検出信号生成回路が、前記出力段回路それぞれの出力側に付設された複数の同相検出回路を具有しており、前記同相検出回路は、それぞれ、付設先の出力段回路の出力であって逆相関係の対から同相成分を抽出することにより前記変位検出用印加信号に係る信号成分の検出を行うようになっている、というものである。
【００９０】
このような実施形態の静電浮上型ジャイロ装置にあっては、変位検出用信号が、変位検出用電極に印加され、それから、ジャイロロータを経て複数の制御電極に伝達され、それぞれ該当する出力段回路の出力側に到達する。そのときの伝達状態・伝達程度には各制御電極の容量変化が反映されているので、変位検出用印加信号に係る信号成分を検出すれば、その検出値に基づいてジャイロロータとジャイロケースとの相対変位を算出することが可能である。
【００９１】
その検出は、隣り合う電極に対し変位検出用印加信号が同相で伝達されてくることに基づいて、同相成分の抽出にて行われる。また、そのような隣り合う制御電極に対して逆相の制御電圧が印加されていることから、同相成分の抽出は、受動素子のような耐電圧も応答性も高くて安い電子部品を用いて具体化しうる。例えば信号同士の加算や分圧といった手法で行うことが可能となる。そして、このような抽出によって、変位検出用検出信号は、制御電圧から分離されて、単独のものとなるので、その後続処理には、もはや制御回路の出力段回路のような高耐圧性能は要求されない。
【００９２】
このように、変位検出用電極に変位検出用信号を印加して制御電極より制御回路寄りで検出を行うとともに、それに際して、隣り合う制御電極に対し逆相の制御電圧が印加されること及び同相の変位検出用印加信号が伝達されることに基づき、変位検出用印加信号に係る信号成分の検出を同相成分の抽出にて行うようにしたことにより、カレントミラー等を設けて電流検出を行う既述のものとは異なるものであっても、適切に所望の信号を検出することが、可能となる。
したがって、この実施形態によれば、変位検出用信号の流れを従来と逆転させた静電浮上型ジャイロ装置であって新たなものを実現することができる。
【００９３】
本発明の実施形態２は、上述した実施形態１の静電浮上型ジャイロ装置であって、前記同相検出回路の各々に、容量素子の直列回路からなり逆相出力（すなわち互いに逆相の出力対）の中点電圧（すなわち両信号の中間の電圧）を検出する中点電圧検出回路と、この中点電圧検出回路と付設先の出力段回路とに介挿して設けられ前記制御電圧の周波数成分の電流は通過させるが前記変位検出用印加信号の周波数成分の電流は通過させない電流制限回路とが、具わっている、というものである。
【００９４】
このような実施形態の静電浮上型ジャイロ装置にあっては、同相検出回路が、中点電圧検出回路と電流制限回路とで具体化され、中点電圧検出回路が、受動素子である容量素子の直列回路で具体化されている。電流制限回路も抵抗などの受動素子で具体化しやすいものであり、この電流制限回路の存在によって、変位検出用印加信号が出力段回路へ逃げることなく中点電圧検出回路に伝達される。
このような同相検出回路は、受動素子で構成されて、耐電圧も応答性も高いうえ安価なものとなっている。
したがって、この実施形態によれば、変位検出用信号の流れを従来と逆転させて検出するに際して制御電圧等の電圧レベルによる制約の緩やかな静電浮上型ジャイロ装置を実現することができる。
【００９５】
このような解決手段や実施形態で達成された本発明の静電浮上型ジャイロ装置について、これを実施するための具体的な形態を、以下の実施例１〜実施例７により説明する。図６〜図７に示した実施例１は、上述した解決手段１（当初請求項１）を具現化したものであり、図８〜図９に示した実施例２は、上述した実施形態１も具現化したものであり、図１０〜図１３に示した実施例３は、上述した実施形態２および解決手段２（当初請求項２）も具現化したものであり、図１４に示した実施例４は、上述した解決手段３（当初請求項３）を具現化したものであり、図１５〜図１６に示した実施例５は、上述した解決手段４の一方（当初請求項４）を具現化したものであり、図１７に示した実施例６は、上述した解決手段５（当初請求項５）を具現化したものであり、図１８に示した実施例７は、上述した解決手段４の他方（当初請求項６）及び解決手段５（当初請求項５）を具現化したものである。
【００９６】
なお、それらの図示に際し、背景の技術の欄における前提の技術の欄や，同じく背景の技術の欄における従来の技術の欄，発明が解決しようとする課題の欄における未公開の先行技術の欄において言及した構成要素と同様の構成要素には同一の符号を付して示したので、また、前提の技術の欄で述べたジャイロ機構部は以下の各実施例でもそのまま利用されるので、重複する再度の説明は割愛し、以下、公知の従来技術や未公開の先行技術との相違点を中心に説明する。
ここでも、明瞭な対比等のため、電子回路部は環状ロータ型ジャイロ対応のものを具体例とする。
【実施例１】
【００９７】
本発明の静電浮上型ジャイロ装置の実施例１について、その具体的な構成を、図面を引用して説明する。図６は、（ａ）がパッケージの蓋を外したところの平面図、（ｂ）が縦断正面図である。また、図７は、（ａ）が信号検出回路を含む全体回路図、（ｂ）が変位検出用印加信号の利得変化を示すタイムチャート、（ｃ）が変位検出用検出信号の利得変化を示すタイムチャートである。
【００９８】
この静電浮上型ジャイロ装置（図６，図７参照）が既述の先行特許出願１，２記載例（図１〜図４参照）や従来例（図１９〜図２２参照）と相違するのは、パッケージング手法に関する改良点（図１→図６）と、信号検出回路に関する改良点（図２０→図７）である。
【００９９】
先ずパッケージング手法に関して改良点を説明する。図６に示した静電浮上型ジャイロ装置９７は、既述した図１記載のものを改良したものであり、ガラス基板のベース７３を割れ難くするために、ベース７３が円板形になっている。これに伴って、ピン７４も円形状に列設されている。なお、パッケージも、ボックス７２にキャップ７１を被せる構造のものから、円板状の底板７２に丸帽状のキャップ７１を被せる構造のものになっている。
【０１００】
また、ピン７４がベース７３から外周側へ外れて、両者の接合が剛接合でなくなっている。両者の電気的接続はボンディングワイヤ９９によって行われ、ベース７３をパッケージ底板７２から浮かせて支持するための機械的接続は、例えば板バネからなる弾性支持部材９８によって行われる。このようにピン７４とベース７３とに弾性支持部材９８を介在させて、ベース７３が弾性支持部材のみによって弾性支持されるようにしたことにより、衝撃を吸収する機能が向上する。衝撃が加わったときの問題点としては、ベース７３の損傷の他、ロータが電極またはストッパーに衝突してロータの回転が止まると浮上および回転のシーケンスをやり直す必要があるが、そのような問題も回避することができる。
【０１０１】
次に、信号検出回路に関して相違点を述べると、図７（ａ）に示した信号検出回路は図２（ａ）の未公開先行技術でなく図２０（ａ）の従来回路をベースにしたものであるが、図７（ａ）の信号検出回路が図２０（ａ）のものと相違するのは、相対変位検出用信号のうち印加側の利得可変部としての増幅器６０ａが変位検出用印加信号ｆ１〜ｆ１２それぞれの信号ラインに介挿された点と、相対変位検出用信号のうち検出側の利得可変部としての増幅器６０ｂが変位検出用検出信号Ｖｐの信号ラインに介挿された点と、起動シーケンス中で浮上を確認している最中に増幅器６０ａの利得すなわち印加側利得Ｇａは漸増させ増幅器６０ｂの利得すなわち検出側利得Ｇｂは漸減させる利得可変制御を行う利得制御回路６０が追加された点である。なお、起動シーケンスには図５の未公開先行技術（起動制御手段）が採用されており、初期起動時には、姿勢制御を行って（ステップＳ２１）、ジャイロロータの浮上を確認してから（ステップＳ２２，Ｓ１５）、回転駆動を行うようになっている（ステップＳ２３）。
【０１０２】
利得制御回路６０による印加側利得Ｇａ，検出側利得Ｇｂの可変制御を可能とするために、増幅器６０ａ，６０ｂには増幅率（利得）可変のものが採用されている。増幅率可変の増幅器は、市販の個別ＩＣを用いたものでも良く、ＬＳＩデザインシステムのライブラリ等を利用してＩＣ７７，７８（集積回路）に組み込んだものでも良く、例えば公知の構成例を述べると、オペレーショナルアンプ（演算増幅器）の信号入力部と帰還部に抵抗を配した反転増幅器または非反転増幅器を基本にして、入力抵抗および帰還抵抗の何れか一方または双方に可変抵抗を採用し、その抵抗値を利得制御回路６０の制御に応じて変化させるようにしたものである。
【０１０３】
増幅器６０ａは、変位検出用印加信号ｆ１〜ｆ１２が姿勢制御用制御電圧Ｖ１〜Ｖ１２に重畳される両信号ラインの接続点（又は波形合成回路）よりも上流側のところ即ち印加信号発生回路側・印加信号供給回路側のところで、変位検出用印加信号ｆ１〜ｆ１２の信号ラインそれぞれに介挿されている。
増幅器６０ｂは、変位検出用検出信号Ｖｐがロータ制御回路５２や制御演算回路５３に入力されるところよりも上流側のところ即ち電流検出回路５１側のところで、変位検出用検出信号Ｖｐの信号ラインに介挿されている。
【０１０４】
利得制御回路６０は、起動シーケンスにおいて（図５（ａ）参照）、姿勢制御の開始時（ステップＳ２１）を時刻ｔ０とし、ジャイロロータ１０の浮上確認に費す時間の経過時（ステップＳ１５）を時刻ｔ１としたとき、時刻ｔ０から時刻ｔ１に掛けて印加側利得Ｇａを「０」から「１」までほぼ直線的に漸増させ、その間にジャイロロータ１０が浮上したら（ステップＳ２２→Ｓ２３）時刻ｔ１以降は印加側利得Ｇａを「１」に固定するようになっている（図７（ｂ）参照）。なお、浮上確認の不成立時には（図５（ａ）ステップＳ１５→Ｓ１６）印加側利得Ｇａを「０」にするようになっている。
【０１０５】
また、検出側利得Ｇｂについては、印加側利得Ｇａと検出側利得Ｇｂとを掛け合わせた利得によって決まる変位検出用信号の総合利得を適正値「１」に維持するため、検出側利得Ｇｂを印加側利得Ｇａの逆数にするようになっている（図７（ｃ）参照）。もっとも、検出側利得Ｇｂが過大になって変位検出ひいては姿勢制御による浮上動作が不所望に不安定化するのを防止するために、検出側利得Ｇｂは或る程度（図７（ｃ）では「１０」）を超えては大きくならないようになっている（図７（ｃ）の時刻ｔ０直後部分を参照）。
【０１０６】
この実施例１の静電浮上型ジャイロ装置について、特に信号検出回路について、その使用態様及び動作を説明する。ここでも既述したもの（図２０，図２２，図５）との相違点を述べるが、相違点は、起動シーケンスにおける浮上確認の最中（図５（ａ）のステップＳ２２，Ｓ１５、図５（ｂ）〜（ｅ）及び図２２（ｃ）〜（ｆ）における時刻ｔ１〜ｔ２と時刻ｔ３〜ｔ４と時刻ｔ５〜ｔ６）に、変位検出用印加信号ｆ１〜ｆ１２に係る印加側利得Ｇａが「０」から「１」へ漸増し、変位検出用検出信号Ｖｐに係る検出側利得Ｇｂが「１０」から「１」へ漸減することである。
【０１０７】
このように、ジャイロロータ１０を浮上させる初期起動時には、印加側利得Ｇａが定常値「１」より小さいので、それに対応して変位検出用印加信号ｆ１〜ｆ１２も小さくなる。そして、起動開始直後（時刻ｔ１〜ｔ２）や，起動再開後（時刻ｔ３〜ｔ４，ｔ５〜ｔ６）は、ジャイロケース２０内でジャイロロータ１０が下方へ片寄っていて中立位置から大きく離れていても、ジャイロケース２０とジャイロロータ１０との電極間に片寄りを強めるような静電力のうち変位検出用信号によるものは、小さく抑えられる。
そのため、ジャイロロータの片寄りに起因する不所望な浮上阻止の力が弱くなるので、起動時にジャイロロータ浮上まで回転駆動を見合わせても、姿勢制御による浮上力が減殺されることなく十分に働いて、ジャイロロータ１０が浮上しやすくなる。
【０１０８】
また、印加側利得Ｇａが「１」より小さいときには、検出側利得Ｇｂが「１」より大きくなって、変位検出用信号の総合利得（全増幅率）が概ね定常値「１」に保たれることから、変位検出用検出信号Ｖｐは制御演算回路５３での変位検出演算等に適合した適切なレベルを維持するので、ジャイロロータ１０の片寄りを無くすような姿勢制御が行われて、ジャイロロータ１０が速やかに浮上する。ジャイロロータ１０の浮上が確認されたら、起動シーケンスが浮上シーケンスから回転シーケンスに移行し、所定の回転速度に達した後は（時刻ｔ６〜）、定常状態での姿勢制御および回転駆動が行われるとともに、加速度演算等の応用演算も行われることは、既述した通りであり、その状態では、印加側利得Ｇａも検出側利得Ｇｂも定常値「１」に保たれる。
【実施例２】
【０１０９】
本発明の静電浮上型ジャイロ装置の実施例２について、その具体的な構成を、図面を引用して説明する。図８は、（ａ）が、信号検出回路を含む全体回路図、（ｂ）が変位検出用印加信号の発生回路、（ｃ）が検出信号生成回路である。また、図９は、（ａ）が制御電圧印加部分の詳細図、（ｂ）〜（ｆ）は何れも信号波形例である。
【０１１０】
この静電浮上型ジャイロ装置が既述の先行特許出願１，２記載例と相違するのは、信号検出回路に関する改良点（図２→図８）である。
この信号検出回路も上述の実施例１と同じく起動時に変位検出用信号の利得を漸増および漸減させるようにしたものであるが、実施例１と異なりベース（前提回路）が図２０の従来回路でなく図２の未公開先行技術になっている。
そのため、利得制御回路６０は実施例１と同じであるが、増幅器６０ａ，６０ｂは介挿箇所と個数が相違している。
【０１１１】
すなわち、印加側利得Ｇａを可変する増幅器６０ａは、印加信号発生回路６１の出力ラインに介挿されて、変位検出用印加電圧信号Ｖ０を浮上シーケンス中は微小レベル（増幅率「０」）から定常レベル（増幅率「１」）へ漸増させるようになっている。
また、検出側利得Ｇｂを可変する増幅器６０ｂは、多数の電流検出回路６４それぞれの出力ラインに介挿されて、変位検出用検出電流ｉ１〜ｉ１２を浮上シーケンス中は大レベル（増幅率「１０」）から定常レベル（増幅率「１」）へ漸減させるようになっている。
【０１１２】
この場合も（図９参照）、既述したもの（図２，図４，図５）との相違点は、起動シーケンスにおける浮上確認の最中（図５（ａ）のステップＳ２２，Ｓ１５、図５（ｂ）〜（ｅ）及び図２２（ｃ）〜（ｆ）における時刻ｔ１〜ｔ２と時刻ｔ３〜ｔ４と時刻ｔ５〜ｔ６）に、変位検出用印加電圧信号Ｖ０及び変位検出用印加電流ｉ０に係る印加側利得Ｇａが「０」から「１」へ漸増し、変位検出用検出電流ｉ１〜ｉ１２に係る検出側利得Ｇｂが「１０」から「１」へ漸減することである。
【０１１３】
このように、ジャイロロータ１０を浮上させる初期起動時には、印加側利得Ｇａが定常値「１」より小さいので、それに対応して変位検出用印加電圧信号Ｖ０及び変位検出用印加電流ｉ０も小さくなる（図９（ｃ），（ｄ）の実線波形を参照、なお破線波形は利得固定の対比例）。そのため、この場合も、ジャイロロータの片寄りに起因する不所望な浮上阻止の力が弱くなるので、起動時にジャイロロータ浮上まで回転駆動を見合わせても、姿勢制御による浮上力が減殺されることなく十分に働いて、ジャイロロータ１０が浮上しやすくなる。
【０１１４】
さらに、やはり変位検出用信号の総合利得（全増幅率）が概ね定常値「１」に保たれるよう、印加側利得Ｇａが「１」より小さいときには、検出側利得Ｇｂが「１」より大きくなるので、変位検出用検出電流ｉ１〜ｉ１２は制御演算回路６３での変位検出演算等に適合した適切なレベルを維持する（図９（ｅ）の実線波形を参照、なお破線波形は利得Ｇａ可変で利得Ｇｂ固定の対比例）。ジャイロロータ１０の浮上が確認されたら、実施例１で述べたのと同様、印加側利得Ｇａも検出側利得Ｇｂも定常値「１」に保たれる。
【実施例３】
【０１１５】
本発明の静電浮上型ジャイロ装置の実施例３について、その具体的な構成を、図面を引用して説明する。図１０は、（ａ）が信号検出回路を含む全体回路図、（ｂ）が変位検出用印加信号の発生回路、（ｃ）が検出信号生成回路である。また、図１１（ａ）は、制御電圧印加部分と検出信号生成回路の詳細図である。さらに、図１２は、（ａ）が起動シーケンスの概要フローチャート、（ｂ）が浮上強化処理の概要フローチャートである。
【０１１６】
この静電浮上型ジャイロ装置（図１０〜１２参照）が既述の先行特許出願１，２記載例（図１〜図５参照）や上述の実施例２（図８〜図９参照）と相違するのは、信号検出回路に関する改良点（図２→図８→図１０）と、起動シーケンス（起動制御手段）に関する改良点（図５→図１２）である。
【０１１７】
先ず信号検出回路に関して相違点を述べると、図１０，図１１に示した信号検出回路が図２〜図４，図８のものと相違するのは、矩形波電流発生用の印加信号発生回路６１が矩形波電圧発生用の印加信号発生回路９０になった点と、電流検出回路６４に代わって同相検出回路９１が検出信号生成回路の主要部になった点である。また、それに随伴して、増幅器６０ａの介挿先が印加信号発生回路９０の変位検出用印加電圧信号Ｖ０出力ラインになり（図１０（ｂ）参照）、増幅器６０ｂの介挿先が同相検出回路９１の変位検出用検出信号ｍ１〜ｍ１２出力ラインそれぞれになっているが（図１０（ｃ）参照）、利得制御回路６０や制御演算回路６３など（図１０（ａ）参照）他は基本的に同じである。
【０１１８】
印加信号発生回路９０は（図１０（ｂ）参照）、印加信号発生回路６１と同様に周波数がジャイロロータ１０の運動に影響しないほど高いという要件を満たせば変位検出用印加信号Ｖ０として正弦波の信号を発生するものでも良いが、ここでは、デジタル化に適した矩形波の信号を発生するために、クロックＣＬＫａを増幅器６０ａで増幅して変位検出用印加電圧信号Ｖ０を生成している。この場合も、変位検出用印加電圧信号Ｖ０が変位検出用電極３８，４８に印加されるので、変位検出用印加信号Ｖ０の振幅は電源電圧の許す範囲で任意に設定することが許される。
【０１１９】
同相検出回路９１は、制御出力回路５４毎に設けられ（図１０（ａ）参照）、それぞれ（図１０（ｃ）参照）、一つの中点電圧検出回路９２と二つの電流制限回路９３とからなり、制御出力回路５４の出力側に付設されている。
静電支持用電極３１に制御電圧Ｖ１を印加する制御出力回路５４を具体例にして説明すると（図１０（ｃ）参照）、既述したように、静電支持用電極３１は隣り合う静電支持用電極３１ａと静電支持用電極３１ｂとからなり、制御電圧Ｖ１は互いに逆相の関係にある負電圧Ｖ１ａと正電圧Ｖ１ｂとの対に分けられて、正電圧Ｖ１ｂは静電支持用電極３１ｂに印加され、負電圧Ｖ１ａは隣接の静電支持用電極３１ａに印加されるようになっている。
【０１２０】
そして、このことを前提として、同相検出回路９１は、付設先の制御出力回路５４の逆相出力Ｖ１ａ，Ｖ１ｂから同相成分を抽出することにより変位検出用印加電圧信号Ｖ０に係る信号成分ｍ１を検出し、これを増幅器６０ｂで増幅して変位検出用検出信号ｍ１として変位検出用検出電流ｉ１に代えて制御演算回路６３に送出するようになっており、そのために、中点電圧検出回路９２は、負電圧Ｖ１ａのラインと正電圧Ｖ１ｂのラインとの双方に架橋の如く接続され、電流制限回路９３は、中点電圧検出回路９２と制御出力回路５４との間で、一つが負電圧Ｖ１ａのラインに介挿接続され、もう一つが正電圧Ｖ１ｂのラインに介挿接続されている。
【０１２１】
具体的な回路構成例を挙げると（図１１（ａ）参照）、中点電圧検出回路９２は、容量の等しい２個のコンデンサＣ（容量素子）を直列接続した回路からなり、その直列回路の一端が正電圧Ｖ１ｂのラインに接続され他端が負電圧Ｖ１ａのラインに接続されコンデンサＣ同士の接続点から検出信号ｍ１が取り出されてこの信号ラインが増幅器６０ａを介して制御演算回路６３まで延びている。また、電流制限回路９３は何れも抵抗Ｒからなり、負電圧Ｖ１ａ及び正電圧Ｖ１ｂのラインそれぞれに対して制御出力回路５４の出力端とコンデンサＣの接続点との間で介挿接続されている。繰り返しとなる詳細な説明は割愛するが、静電支持用電極３１と対向対をなす静電支持用電極４１についても同様に中点電圧検出回路９２と電流制限回路９３とが付設されて変位検出用検出信号ｍ１２が生成されやはり増幅器６０ｂを介して制御演算回路６３に送出されるようになっている。詳細図は割愛したが、他の制御電極３２〜３６，４２〜４６についても同様である。
【０１２２】
さらに構成に関して起動シーケンスの改良点を述べると、図１２にフローチャートを示した起動シーケンスが図５のものと相違するのは、浮上失敗時に姿勢制御を停止してからリトライ（再試行）のため所定時間の経過を待っていたタイミングで（ステップＳ１７）単に待つのでなく浮上強化処理（浮上強化手段）を実行ようになったことである（ステップＳ３０）。
すなわち（ステップＳ３１〜Ｓ３２）、ジャイロロータの浮上確認の不成立時には、姿勢制御用制御電圧を可能なら倍加して浮上用制御電圧を生成し、これを断続させながら静電支持用電極に印加するようになっている。
【０１２３】
既述部分も含めて詳述すると、この起動シーケンスでは（図１２参照）、作業メモリのクリアなど所定の初期化処理を行ってから（ステップＳ１１）、先ず浮上シーケンスを行うために、姿勢制御を開始する（ステップＳ２１）。これにより、姿勢制御とそれに必要な変位検出は行われるが、回転駆動は行われない。そして、ジャイロロータ１０の浮上を確認して肯定的な結果が所定時間内に得られると（ステップＳ２２，Ｓ１５）すなわちジャイロロータ１０の相対位置が所定範囲に収まると、回転シーケンスに移行する。そして、回転駆動も開始して（ステップＳ２３）、加速に要する所定時間の経過を待ち（ステップＳ２４）、それからジャイロロータ１０の回転速度が所定速度に達したのを確認して（ステップＳ２５）、応用演算が開始される（ステップＳ１４）。これが正常起動である。
【０１２４】
これに対し、ジャイロロータ１０が浮上しないときには次のようにしてリトライが行われる。すなわち、所定時間たとえば５秒ほど待っても浮上の確認が得られないときには（ステップＳ１５）、浮上失敗と判断して浮上制御を中断し（ステップＳ１６）、浮上強化処理を行う（ステップＳ３０）。この浮上強化処理では、変位検出や姿勢制御を完全に止めるのでなく、通常の姿勢制御を変形して特別な浮上制御を行う。具体的には、先ず、演算モードを通常モードから浮上強化モードに切り替える。
【０１２５】
浮上強化モードでは、通常の姿勢制御の演算にて算出された姿勢制御電圧Ｖ１〜Ｖ１２を２倍して、そのうち出力可能な最大値を超えるものについては最大値に直して、これらを浮上用制御電圧とするようになる（ステップＳ３１）。それから、それらの浮上用制御電圧を通常の姿勢制御電圧Ｖ１〜Ｖ１２に代えてそれぞれ該当する静電支持用電極３１〜３６，４１〜４６に印加するのであるが、その際、所定周期で断続しながら印加する（ステップＳ３２）。そして、この断続印加を所定時間たとえば５秒間ほど継続してから浮上強化処理を終え（ステップＳ３３）、その後、通常の姿勢制御を再開するようになっている（ステップＳ２１）。
【０１２６】
また、回転シーケンスから浮上シーケンスに戻ってリトライが行われることもある。すなわち、回転シーケンスにおいて、回転速度が足りないときには再び加速時間の経過を待つようになっている（ステップＳ２５→Ｓ２６→Ｓ２４）。その際、念のため浮上確認も行って（ステップＳ２６）、浮上状態が損なわれているときには浮上シーケンスのリトライに戻るようにもなっている（ステップＳ２６→Ｓ１６）。
なお、この場合も、起動シーケンスにおける浮上確認の最中（図１２（ａ）のステップＳ２２）、利得制御回路６０によって、変位検出用印加電圧信号Ｖ０及び変位検出用印加電流ｉ０に係る印加側利得Ｇａが「０」から「１」へ漸増し、変位検出用検出信号ｍ１〜ｍ１２に係る検出側利得Ｇｂが「１０」から「１」へ漸減するようになっている。
【０１２７】
この実施例３の静電浮上型ジャイロ装置について、その使用態様及び動作を、図面を引用して説明する。図１１（ｂ）〜（ｅ）は何れも信号波形例である。また、図１３は、（ａ）がジャイロ機構部の横断平面図、（ｂ）〜（ｆ）は何れも信号波形例、（ｇ）及び（ｈ）は共にジャイロ機構部の横断平面の要部拡大図である。
先に図１１を参照しながら正常起動後の定常状態での動作等を説明し（なお、図１１（ｃ）において実線は定常状態での波形を示し破線は起動時の浮上シーケンス中の利得変化を示す）、その後で図１３を参照しながら起動時の動作等を説明する。
【０１２８】
先ず定常状態での動作等を説明するが（図１１（ｂ）〜（ｅ）参照）、ここでも、環状ロータ型の６対の静電支持用電極のうち、電極３１について詳述する。
そうすると（図１１（ｂ）参照）、静電支持用電極３１に印加されるオフセット電圧Ｖofや、姿勢制御のために算出され変化するＸ軸制御電圧成分Ｖｘは既述の先行特許出願１，２記載例と同じなので、正電圧Ｖ１ｂのうち制御出力回路５４の出力する主成分は＋Ｖof＋Ｖｘにされ、負電圧Ｖ１ａの主成分は−Ｖof−Ｖｘにされる。、正電圧Ｖ１２ｂの主成分は＋Ｖof−Ｖｘにされ、負電圧Ｖ１２ａの主成分は−Ｖof＋Ｖｘにされる。
この逆相の制御電圧Ｖ１すなわち負電圧Ｖ１ａ及び正電圧Ｖ１ｂは、やはり、制御出力回路５４から静電支持用電極３１に送出され、それへ直に変位検出用印加信号Ｖ０が重畳されることもなく、変位検出用印加信号Ｖ０は静電支持用電極３１から制御出力回路５４へ逆向きに伝達されて来る。
【０１２９】
すなわち（図１１（ｃ）参照）、印加信号発生回路９０によって、電圧波形がデューテイ比５０％の矩形波となる変位検出用印加信号Ｖ０が発生され、これが変位検出用電極３８とジャイロロータ１０と静電支持用電極３１を順に経て制御電圧Ｖ１に重畳する。変位検出用印加電圧信号Ｖ０の振幅は、印加信号発生回路９０に昇圧回路等を付設すれば、印加信号発生回路６１のときと同様、制御出力回路５４の電源電圧Ｖccを超えることも可能であり、従来の変位検出用印加信号ｆ１等に比べて可成り大きい。これに対し（図１１（ｂ）参照）、制御電圧Ｖ１に重畳する電圧成分は極めて小さいので、正電圧Ｖ１ｂの波形は主成分＋Ｖof＋Ｖｘの波形から大きく離れることなくそれに沿い、負電圧Ｖ１ａは主成分−Ｖof−Ｖｘに沿い、いずれも主成分とほぼ同様の波形を描く。
【０１３０】
この変位検出用印加電圧信号Ｖ０は、隣り合う静電支持用電極３１ａ，３ｂに対して同相で伝達されて来るので、その静電支持用電極３１を経て制御出力回路５４の出力ラインに伝達される際にも、逆相の制御電圧Ｖ１ａ，Ｖ１ｂに同相で重畳する（図１１（ｂ）の実線グラフ参照）。この電圧成分をｍ１とすると、正電圧Ｖ１ｂは＋Ｖof＋Ｖｘ＋ｍ１となり、負電圧Ｖ１ａは−Ｖof−Ｖｘ＋ｍ１となる。そして、中点電圧検出回路９２によって、両者の丁度中間の電圧が検出される。この検出信号ｍ１には（図１１（ｄ）参照）、制御電圧Ｖ１の逆相成分が相殺しあって残らないので、変位検出用印加電圧信号Ｖ０に係る同相成分だけが含まれている。その波形は、エッジ等での乱れを無視すれば、クロックＣＬＫａに対応した周波数の矩形波となり、その振幅には、静電支持用電極３１とジャイロロータ１０との静電容量ひいては両者の相対変位ΔＸが的確に反映されている。
【０１３１】
そして（図１１（ｅ），（ａ）参照）、クロックＣＬＫａに同期しているが位相のずれているクロックＣＬＫｂのタイミングで、Ｘ方向変位ΔＸを反映した検出信号ｍ１や，静電支持用電極４１側から同様にして得られる検出信号ｍ１２が適宜増幅等されてからＡ／Ｄ変換回路６５によって量子化され、さらに他の静電支持用電極３２〜３６，静電支持用電極４２〜４６についても同様にして変位検出用検出信号が同相検出回路９１によって得られＡ／Ｄ変換回路６５によって量子化され、それらを取り込んだＤＳＰ６６によって姿勢制御のための公知の演算が行われる。また、慣性空間に対する角速度や加速度なども算出される。こうして、この場合も、姿勢制御や加速度検出等が適切に遂行される。さらに、変位検出用検出信号ｒ１〜ｒ６についても、図示に際して符号は変えなかったが、やはり電流信号でなく電圧信号で得られ、それが二値化されてＤＳＰ６７に取り込まれ、それらを取り込んだＤ６７ＳＰによって回転駆動のための公知の演算が行われる。
【０１３２】
なお、コンデンサＣの容量や抵抗Ｒの抵抗値は、静電支持用電極３１とジャイロロータ１０との静電容量や、制御出力回路５４の出力電圧などを考慮して、制御電圧Ｖ１の主成分Ｖof＋Ｖｘに含まれる周波数成分の電流は電流制限回路９３を良く通過するが（すなわち長い周期で見れば抵抗を無視できるが）、変位検出用印加電圧信号Ｖ０の周波数成分の電流は電流制限回路９３をほとんど通過しないように（すなわち短い周期で見れば抵抗を無視できないように）選定されている。一例を挙げると、制御電圧Ｖ１の逆相成分Ｖｘの周波数がせいぜい数十ｋＨｚで、変位検出用印加電圧信号Ｖ０の周波数すなわち検出信号ｍ１の基本周波数が１ＭＨｚで、静電支持用電極３１の静電容量が０．１ｐＦ程度のとき、コンデンサＣと抵抗Ｒはそれぞれ２０ｐＦと２５０ｋΩで良い。
【０１３３】
これにより、制御電圧Ｖ１は、同相検出回路９１の有無に拘わらず、静電支持用電極３１に対して適切に印加される。また、変位検出用印加電圧信号Ｖ０に係る信号成分は、一般に出力インピーダンスの小さい制御出力回路５４に吸収されることなく、電流制限回路９３によって中点電圧検出回路９２へ集中的に伝送される。そのため、検出信号ｍ１が小振幅ながらも確実に検出される。他の変位検出用検出信号についても同様である。
こうして、ロータ姿勢制御が適切に遂行される。同様にして、基本周波数がせいぜい数百Ｈｚ程度のロータ回転駆動も、適切に遂行される。
【０１３４】
以上の説明より明らかに、この実施例の静電浮上型ジャイロの信号検出回路にあっては、変位検出用印加電圧信号Ｖ０を必要に応じて拡大することが可能かつ容易であり、しかも、制御電圧Ｖ１，Ｖ１２等も制御出力回路５４の電源電圧Ｖcc近くまで拡大できるので、例えジャイロ機構部の小形化に伴って複数電極３１〜４８の容量が小さくなったとしても、十分な信号レベルを確保することができて、変位の検出を適切に果たすことはもちろん、姿勢制御性能の向上にも貢献する。さらに、上述したようなコンデンサＣや抵抗Ｒは、数ＭＨｚ以上の周波数に対応したものであっても、数十Ｖ以上の耐圧性能を兼備したものが、容易に入手できるので、この発明は、電源電圧Ｖccや制御電圧Ｖ１等が数Ｖ程度の小形ジャイロ装置はもちろん、それより大きくて電源電圧Ｖccや制御電圧Ｖ１等が十数Ｖを超えるような静電浮上型ジャイロ装置にも、適用することができる。
【０１３５】
次に、起動時の動作等を詳述する（図１３参照）。ここでも明瞭な対比のため、Ｙ軸正方向を上にしてジャイロ機構部を置いた状態でジャイロロータ１０が下方の支承片１０１によって支承されているとする（図１３（ａ）参照）。また、ジャイロロータ１０にＸ軸正方向の静電引力を生じる姿勢制御用制御電圧を正電圧ＸＰ＋と負電圧ＸＰ−とし（これらは上述したＶ１ｂ，Ｖ１ａに相当する）、Ｘ軸負方向の静電引力を生じる姿勢制御用制御電圧を正電圧ＸＭ＋と負電圧ＸＭ−とし（これらは上述したＶ１２ｂ，Ｖ１２ａに相当する）、Ｙ軸正方向の静電引力を生じる姿勢制御用制御電圧を正電圧ＹＰ＋と負電圧ＹＰ−とし、Ｙ軸負方向の静電引力を生じる姿勢制御用制御電圧を正電圧ＹＭ＋と負電圧ＹＭ−とし、ジャイロロータ１０のＺ軸周りの回転駆動用制御電圧である三相パルス信号の何れか一つを正電圧ＲＰ＋とする。
【０１３６】
この場合も、周波数の高い変位検出用印加信号Ｖ０，検出信号ｍ１〜ｍ１２の成分や不変のオフセット成分を無視すれば、正電圧ＸＰ＋と負電圧ＸＰ−は反転波形となり、正電圧ＸＭ＋と負電圧ＸＭ−も反転波形となり、正電圧ＹＰ＋と負電圧ＹＰ−も反転波形となり、正電圧ＹＭ＋と負電圧ＹＭ−も反転波形となる。
さらに、対比のため、やはり２回の起動失敗の後に正常起動する場合を具体例とする。すなわち（図１３（ｂ）参照）、時刻ｔ１で起動を開始し、時刻ｔ２で起動を中断し、時刻ｔ３で起動を再開し、時刻ｔ４で再び中断し、時刻ｔ５で起動再開し、時刻ｔ６で起動に成功し定常状態に入るものとする。
【０１３７】
そうすると、起動開始直後は（時刻ｔ１〜ｔ２）、浮上シーケンスで通常の姿勢制御が実行されるので、ジャイロロータ１０の沈下状態を解消するように、浮上力を生む正電圧ＹＰ＋と負電圧ＹＰ−は最大出力になり（図１３（ｂ）参照）、それに反する正電圧ＹＭ＋と負電圧ＹＭ−は最小出力になり（図１３（ｃ）参照）、浮上方向や沈下方向と直交方向に働く正電圧ＸＰ＋と負電圧ＸＰ−と正電圧ＸＭ＋と負電圧ＸＭ−は中間出力になる（図１３（ｄ），（ｅ）参照）。図示や詳細な説明は割愛するがＺ方向やφ，θ方向の制御電圧も適宜な中間の出力になる。浮上シーケンスでは、回転駆動力を生む正電圧ＲＰ＋は出力されない（図１３（ｆ）参照）。
【０１３８】
また（図１１参照）、起動時の浮上シーケンスでは、変位検出用信号に関して、この場合も、上述した実施例１，２同様、浮上確認の最中に、変位検出用印加電圧信号Ｖ０に係る印加側利得Ｇａが「０」から「１」へ漸増し、変位検出用検出信号ｍ１〜ｍ１２に係る検出側利得Ｇｂが「１０」から「１」へ漸減する。そして、ジャイロロータ１０を浮上させる初期起動時には、印加側利得Ｇａが定常値より小さいことに対応して変位検出用印加電圧信号Ｖ０が小さくなり（図１１（ｃ）の破線波形を参照）、それによって、この場合も、ジャイロロータ１０が浮上しやすくなる。なお、この場合も、印加側利得Ｇａが小さいときには検出側利得Ｇｂが大きくなって変位検出用信号の総合利得が概ね定常値「１」に保たれるので、変位検出用検出信号ｍ１〜ｍ１２は制御演算回路６３での変位検出演算等に適合した適切なレベルを維持する（図１１（ｄ）参照）。
【０１３９】
もっとも（図１３参照）、上記状態を継続しても、ジャイロロータ１０が浮上しないまま所定時間が経過したときには、通常の姿勢制御は中断され、浮上強化処理による特別な浮上制御に移行する。この浮上制御の実行中は（時刻ｔ２〜ｔ３）、各姿勢制御電圧の倍増と断続印加が行われる（図１３（ｂ）〜（ｆ）参照）。具体的には、正電圧ＹＰ＋と負電圧ＹＰ−は倍増しても最大出力のまま断続印加され（図１３（ｂ）参照）、正電圧ＹＭ＋と負電圧ＹＭ−は倍増してもほぼ最小出力のまま断続印加され（図１３（ｃ）参照）、正電圧ＸＰ＋と負電圧ＸＰ−と正電圧ＸＭ＋と負電圧ＸＭ−は倍増にてほぼ最大出力になって断続印加される（図１３（ｄ），（ｅ）参照）。Ｚ方向やφ，θ方向の制御電圧も倍増にてほぼ最大出力になって断続印加される。ここでも正電圧ＲＰ＋は出力されない（図１３（ｆ）参照）。
【０１４０】
そして、所定時間経過して通常の姿勢制御が再開されると（時刻ｔ３〜ｔ４）、再び浮上のため、正電圧ＹＰ＋と負電圧ＹＰ−は最大出力、正電圧ＹＭ＋と負電圧ＹＭ−は最小出力、他の姿勢制御用の正電圧ＸＰ＋等は中間出力になる。ここでも正電圧ＲＰ＋は出力されない。変位検出用信号の漸増・漸減も再び行われる。
それでも浮上しないと再び通常の姿勢制御が中断されて（時刻ｔ３〜ｔ４）浮上強化処理が実行される。そして、正電圧ＹＰ＋と負電圧ＹＰ−は最大出力、正電圧ＹＭ＋と負電圧ＹＭ−はほぼ最小出力、他の姿勢制御用の正電圧ＸＰ＋等はほぼ最大出力で断続印加される。回転駆動用の正電圧ＲＰ＋は出力されない。
【０１４１】
さらに所定時間経過して通常の姿勢制御が再開され（時刻ｔ５）、またも浮上のため、正電圧ＹＰ＋と負電圧ＹＰ−が最大出力、正電圧ＹＭ＋と負電圧ＹＭ−が最小出力、他の正電圧ＸＰ＋等が中間出力になる。正電圧ＲＰ＋は出力されない。
そして、ジャイロロータ１０が浮上すると（時刻ｔ６）、速やかに、浮上力を生む正電圧ＹＰ＋と負電圧ＹＰ−は最大出力から中間出力になり（図１３（ｂ）参照）、それと引き合う正電圧ＹＭ＋と負電圧ＹＭ−も最小出力から中間出力になる（図１３（ｃ）参照）。
【０１４２】
こうして、ジャイロロータ１０のジャイロケース２０に対する相対変位が許容される所定範囲に収まり、そのこと即ち浮上したことが変位検出等によって検知確認されると、起動シーケンスが浮上シーケンスから回転シーケンスに移行して、回転駆動力を生む正電圧ＲＰ＋はパルス出力状態になる（図１３（ｆ）参照）。真空中で浮上しているジャイロロータ１０は大抵順調に回転を始め更に加速されて所定の回転速度に達する。それ以後は（時刻ｔ６〜）、上述した定常状態での姿勢制御および回転駆動が行われるとともに、加速度演算等の応用演算も行われる。印加側利得Ｇａも検出側利得Ｇｂも定常値「１」に維持される。
【０１４３】
こうして、ジャイロロータ１０のジャイロケース２０に対する相対変位が許容される所定範囲に収まり、そのこと即ち浮上したことが変位検出等によって検知確認されると、起動シーケンスが浮上シーケンスから回転シーケンスに移行して、回転駆動力を生む正電圧ＲＰ＋はパルス出力状態になる（図１３（ｆ）参照）。真空中で浮上しているジャイロロータ１０は大抵順調に回転を始め更に加速されて所定の回転速度に達する。それ以後は（時刻ｔ６〜）、上述した定常状態での姿勢制御および回転駆動が行われるとともに、加速度演算等の応用演算も行われる。
【０１４４】
このように、この実施例の静電浮上型ジャイロ装置にあっては、静電支持用電極と回転駆動用電極との個別制御が可能なことを利用して、起動時に姿勢制御を行ってジャイロロータの浮上を確認してから回転駆動を行うようになったことにより、起動時にジャイロロータ１０と支承片１０１とが擦れるのを回避することができる。そのため、両者の接触部分から擦過片等のゴミが発生するといった不所望な事態を確実に防止することができる。
【０１４５】
さらに、通常の姿勢制御だけではジャイロロータ１０が浮上しないときには、通常の姿勢制御を変形した特別な姿勢制御を行うようにしたことにより、回転駆動は行わなくても、ジャイロロータ１０に微振動を惹起することができる。
すなわち（図１３（ｇ），（ｈ）参照）、最大値の正電圧ＹＰ＋が印加されているときには（図１３（ｇ）参照）それによってジャイロロータ１０に浮上方向の力が働いて（実線矢印参照）浮上方向へ僅かに動くが、浮上を阻止する逆向きの力を上回らない限り（矢付き長破線を参照）浮上は阻止される。
【０１４６】
そして、正電圧ＹＰ＋の印加が止むと（図１３（ｈ）参照）残った浮上阻止力によってジャイロロータ１０が沈み込み（矢付き長破線を参照）それで圧縮された支承片１０１の弾撥力によって浮上方向の反力が生じる（矢付き短破線を参照）。この弾撥力が次の正電圧ＹＰ＋印加時の浮上力に加勢する。
こうして、ジャイロロータ１０に浮上方向・沈下方向の微振動が生じ、単発での浮上力よりも強い浮上力が作用する。しかも、回転駆動は行わないので、回転駆動を伴ったときのような擦れは、発生しない。
【０１４７】
なお、振動による浮上強化の効果が最も高くなるのは、ジャイロロータ１０の質量と支承片１０１のバネ特性とに基づく固有振動数に断続周期を合致させたときであるが、そうでなくても微振動させればそれなりに浮上力が強化されるので、浮上用制御電圧を断続する周波数は、適宜な周波数たとえば５００Ｈｚに設定される。  
また、断続のディーティ比も適宜設定して良いが、この例では、姿勢制御電圧を２倍して浮上制御電圧を生成していることに対応して、その逆数の１／２になっている。すなわちディーティ比が５０％に設定されている。これにより、平均電圧が通常時と同じになるので、浮上強化処理実行中にジャイロロータ１０が浮上したとしてもジャイロロータ１０が暴走することはない。
【実施例４】
【０１４８】
本発明の静電浮上型ジャイロ装置の実施例４について、その具体的な構成を、図面を引用して説明する。図１４は、（ａ）が浮上強化処理の概要フローチャート、（ｂ）〜（ｆ）は何れも信号波形例である。
この静電浮上型ジャイロ装置が上述した実施例３のものと相違するのは、浮上強化処理（Ｓ３０）の内容が次のように改変されたことである。すなわち、浮上用制御電圧とは逆向きにジャイロロータを駆動する沈下用制御電圧を生成してこれも断続させて静電支持用電極に印加するようになっている。
【０１４９】
具体的には、先ず浮上方向と沈下方向を変位検出に基づいて検知確認し（ステップＳ４１）、演算モードを通常モードから浮上強化モードに切り替える。この浮上強化モードでは、通常の姿勢制御の演算にて算出された姿勢制御電圧Ｖ１〜Ｖ１２のうち浮上方向のものだけ用いる。この例の沈下状態ではＹ軸正方向ＹＰ＋，ＹＰ−を採用し、それを２倍して、それが出力可能な最大値を超えるときは最大値に直して、これを浮上用制御電圧および沈下用制御電圧とするようになっている（ステップＳ４２）。
【０１５０】
それから、その浮上用制御電圧を正電圧ＹＰ＋，負電圧ＹＰ−として該当する静電支持用電極に印加し、沈下用制御電圧を正電圧ＹＭ＋，負電圧ＹＭ−として該当する静電支持用電極に印加する（ステップＳ４３）。しかも、その際、何れも所定周期で断続しながら印加するのであるが、互いに逆相で印加する。すなわち、沈下用制御電圧の断続が浮上用制御電圧の断続から半周期ずれて、沈下用制御電圧の印加が浮上用制御電圧の非印加時に行われる。このような逆相での断続印加が所定時間だけ継続されるようになっている（ステップＳ４４）。
【０１５１】
この場合も、起動シーケンスに上記の実施例３のときと同様の条件や仮定を付すと、起動開始直後は（時刻ｔ１〜ｔ２）、浮上シーケンスで通常の姿勢制御が実行されるので、ジャイロロータ１０の沈下状態を解消するように、浮上力を生む正電圧ＹＰ＋と負電圧ＹＰ−は最大出力になり（図１４（ｂ）参照）、それに反する正電圧ＹＭ＋と負電圧ＹＭ−は最小出力になり（図１４（ｃ）参照）、浮上方向や沈下方向と直交方向に働く正電圧ＸＰ＋と負電圧ＸＰ−と正電圧ＸＭ＋と負電圧ＸＭ−は中間出力になる（図１４（ｄ），（ｅ）参照）。Ｚ方向やφ，θ方向の制御電圧も適宜な中間の出力になる。回転駆動力を生む正電圧ＲＰ＋は出力されない（図１４（ｆ）参照）。
【０１５２】
その状態を継続しても、ジャイロロータ１０が浮上しないまま所定時間が経過したときには、通常の姿勢制御は中断され、浮上強化処理による特別な浮上制御に移行する。この浮上制御の実行中は（時刻ｔ２〜ｔ３）、浮上用制御電圧と沈下用制御電圧とが逆相で断続印加される（図１４（ｂ）〜（ｆ）参照）。具体的には、正電圧ＹＰ＋と負電圧ＹＰ−は倍増しても最大出力のまま断続印加され（図１４（ｂ）参照）、正電圧ＹＭ＋と負電圧ＹＭ−も最大出力であるがこちらは位相を半周期ずらして断続印加される（図１４（ｃ）参照）。正電圧ＸＰ＋と負電圧ＸＰ−と正電圧ＸＭ＋と負電圧ＸＭ−は印加されない（図１４（ｄ），（ｅ）参照）。Ｚ方向やφ，θ方向の制御電圧も印加されない。正電圧ＲＰ＋も印加されない（図１４（ｆ）参照）。
【０１５３】
そして、所定時間経過して通常の姿勢制御が再開されると（時刻ｔ３〜ｔ４）、再び浮上のため、正電圧ＹＰ＋と負電圧ＹＰ−は最大出力、正電圧ＹＭ＋と負電圧ＹＭ−は最小出力、他の姿勢制御用の正電圧ＸＰ＋等は中間出力になる。ここでも正電圧ＲＰ＋は出力されない。
それでも浮上しないと再び通常の姿勢制御が中断されて（時刻ｔ３〜ｔ４）浮上強化処理が実行される。そして、正電圧ＹＰ＋と負電圧ＹＰ−は最大出力で断続印加され、正電圧ＹＭ＋と負電圧ＹＭ−は最大出力だが逆相で断続印加され、他の姿勢制御用の正電圧ＸＰ＋等や回転駆動用の正電圧ＲＰ＋は印加されない。
【０１５４】
さらに所定時間経過して通常の姿勢制御が再開され（時刻ｔ５）、浮上のため、正電圧ＹＰ＋と負電圧ＹＰ−が最大出力、正電圧ＹＭ＋と負電圧ＹＭ−が最小出力、他の正電圧ＸＰ＋等が中間出力になる。正電圧ＲＰ＋は出力されない。
そして、ジャイロロータ１０が浮上すると（時刻ｔ６）、速やかに、浮上力を生む正電圧ＹＰ＋と負電圧ＹＰ−は最大出力から中間出力になり（図１４（ｂ）参照）、それと引き合う正電圧ＹＭ＋と負電圧ＹＭ−も最小出力から中間出力になる（図１４（ｃ）参照）。それから、ジャイロロータ１０のジャイロケース２０に対する相対変位が許容される所定範囲に収まり、そのこと即ち浮上したことが変位検出等によって検知確認されると、起動シーケンスが浮上シーケンスから回転シーケンスに移行して、回転駆動力を生む正電圧ＲＰ＋はパルス出力状態になる（図１４（ｆ）参照）。
【０１５５】
このように、この実施例の静電浮上型ジャイロ装置にあっては、上述した実施例３と同様に回転駆動なしでジャイロロータ１０に浮上方向・沈下方向の微振動を生じさせることができるうえ、ジャイロロータ１０に浮上方向の静電引力が作用していないときには、沈下方向の静電引力を作用させることにより、浮上阻止力によるジャイロロータ１０の沈み込みを増加させ、ひいては支承片１０１の弾撥力を増強させるので、浮上能力を更に強化することができる。ジャイロロータ１０の沈み込みの増加には残留静電気の追加放電も期待できる。
【実施例５】
【０１５６】
本発明の静電浮上型ジャイロ装置の実施例５について、その具体的な構成を、図面を引用して説明する。図１５は、（ａ）が浮上強化処理の概要フローチャート、（ｂ）〜（ｆ）は何れも信号波形例である。また、図１６は、ジャイロ機構部の横断平面図である。
この静電浮上型ジャイロ装置が上述した実施例４のものと相違するのは、浮上強化処理（Ｓ３０）の内容が次のように改変されたことである。すなわち、浮上用制御電圧とは逆向きにジャイロロータを駆動する沈下用制御電圧を生成してこれらを逆相で断続させながら静電支持用電極に印加する点は引き継いでいるが、さらに、浮上用制御電圧や沈下用制御電圧とほぼ直交する向きにジャイロロータを駆動する揺動用制御電圧を生成してこれも静電支持用電極に印加するようになっている。
【０１５７】
具体的には、先ず浮上方向と沈下方向を変位検出に基づいて検知確認し（ステップＳ５１）、演算モードを通常モードから浮上強化モードに切り替える。この浮上強化モードでは、通常の姿勢制御の演算にて算出された姿勢制御電圧Ｖ１〜Ｖ１２のうち浮上方向のものとそれに直交するものを用いる。この例の沈下状態では浮上方向のものにＹ軸正方向ＹＰ＋，ＹＰ−を採用し、それを２倍して、それが出力可能な最大値を超えるときは最大値に直して、これを浮上用制御電圧および沈下用制御電圧とする。さらに、浮上方向と直交するものにＸ軸正方向ＸＰ＋，ＸＰ−を採用し、それを２倍して、それが出力可能な最大値を超えるときは最大値に直して、これを揺動用制御電圧とするようになっている（ステップＳ５２）。
【０１５８】
それから、その浮上用制御電圧を正電圧ＹＰ＋，負電圧ＹＰ−として該当する静電支持用電極に印加し、沈下用制御電圧を正電圧ＹＭ＋，負電圧ＹＭ−として該当する静電支持用電極に印加し、揺動用制御電圧を正電圧ＸＰ＋，負電圧ＸＰ−として該当する静電支持用電極に印加する（ステップＳ５３）。しかも、その際、何れも所定周期で断続しながら印加するのであるが、浮上用制御電圧と沈下用制御電圧は互いに逆相で印加する。すなわち、沈下用制御電圧の断続が浮上用制御電圧の断続から半周期ずれて、沈下用制御電圧の印加が浮上用制御電圧の非印加時に行われる。このような逆相での断続印加と揺動方向への断続印加が所定時間だけ継続されるようになっている（ステップＳ５４）。
【０１５９】
この場合も、上記の実施例４と同様に起動シーケンスに付される条件や仮定を引き継ぐと、起動開始直後は（時刻ｔ１〜ｔ２）、浮上シーケンスで通常の姿勢制御が実行されるので、ジャイロロータ１０の沈下状態を解消するように、浮上力を生む正電圧ＹＰ＋と負電圧ＹＰ−は最大出力になり（図１５（ｂ）参照）、それに反する正電圧ＹＭ＋と負電圧ＹＭ−は最小出力になり（図１５（ｃ）参照）、浮上方向や沈下方向と直交方向に働く正電圧ＸＰ＋と負電圧ＸＰ−と正電圧ＸＭ＋と負電圧ＸＭ−は中間出力になる（図１５（ｄ），（ｅ）参照）。Ｚ方向やφ，θ方向の制御電圧も適宜な中間の出力になる。回転駆動力を生む正電圧ＲＰ＋は出力されない（図１５（ｆ）参照）。
【０１６０】
その状態を継続しても、ジャイロロータ１０が浮上しないまま所定時間が経過したときには、通常の姿勢制御は中断され、浮上強化処理による特別な浮上制御に移行する。この浮上制御の実行中は（時刻ｔ２〜ｔ３）、浮上用制御電圧と沈下用制御電圧とが逆相で断続印加されるのに加えて揺動用制御電圧も断続印加される（図１５（ｂ）〜（ｆ）参照）。具体的には、正電圧ＹＰ＋と負電圧ＹＰ−は倍増しても最大出力のまま断続印加され（図１５（ｂ）参照）、正電圧ＹＭ＋と負電圧ＹＭ−も最大出力であるがこちらは位相を半周期ずらして断続印加される（図１５（ｃ）参照）。正電圧ＸＰ＋と負電圧ＸＰ−は倍増してほぼ最大出力が断続印加される（図１５（ｄ）参照）。正電圧ＸＭ＋と負電圧ＸＭ−は印加されない（図１５（ｅ）参照）。Ｚ方向やφ，θ方向の制御電圧も印加されない。正電圧ＲＰ＋も印加されない（図１５（ｆ）参照）。
【０１６１】
そして、所定時間経過して通常の姿勢制御が再開されると（時刻ｔ３〜ｔ４）、再び浮上のため、正電圧ＹＰ＋と負電圧ＹＰ−は最大出力、正電圧ＹＭ＋と負電圧ＹＭ−は最小出力、他の姿勢制御用の正電圧ＸＰ＋等は中間出力になる。ここでも正電圧ＲＰ＋は出力されない。
それでも浮上しないと再び通常の姿勢制御が中断されて（時刻ｔ３〜ｔ４）浮上強化処理が実行される。そして、正電圧ＹＰ＋と負電圧ＹＰ−は最大出力で断続印加され、正電圧ＹＭ＋と負電圧ＹＭ−は最大出力だが逆相で断続印加され、正電圧ＸＰ＋と負電圧ＸＰ−は最大出力で断続印加され、他の姿勢制御用の正電圧ＸＭ＋等や回転駆動用の正電圧ＲＰ＋は印加されない。
【０１６２】
さらに所定時間経過して通常の姿勢制御が再開され（時刻ｔ５）、浮上のため、正電圧ＹＰ＋と負電圧ＹＰ−が最大出力、正電圧ＹＭ＋と負電圧ＹＭ−が最小出力、他の正電圧ＸＰ＋等が中間出力になる。正電圧ＲＰ＋は出力されない。
そして、ジャイロロータ１０が浮上すると（時刻ｔ６）、速やかに、浮上力を生む正電圧ＹＰ＋と負電圧ＹＰ−は最大出力から中間出力になり（図１５（ｂ）参照）、それと引き合う正電圧ＹＭ＋と負電圧ＹＭ−も最小出力から中間出力になる（図１５（ｃ）参照）。それから、ジャイロロータ１０のジャイロケース２０に対する相対変位が許容される所定範囲に収まり、そのこと即ち浮上したことが変位検出等によって検知確認されると、起動シーケンスが浮上シーケンスから回転シーケンスに移行して、回転駆動力を生む正電圧ＲＰ＋はパルス出力状態になる（図１５（ｆ）参照）。
【０１６３】
このように、この実施例の静電浮上型ジャイロ装置にあっては、上述した実施例１，４と同様、回転駆動なしでジャイロロータ１０に浮上方向・沈下方向の微振動を生じさせることができる。また、上述した実施例４と同様、ジャイロロータ１０に浮上方向の静電引力が作用していないときには、沈下方向の静電引力を作用させることにより、浮上阻止力によるジャイロロータ１０の沈み込みを増加させ、ひいては支承片１０１の弾撥力を増強させることができる。さらに（図１６参照）、揺動用制御電圧の印加によって、Ｘ軸正方向ＸＰ＋，ＸＰ−にも静電引力が作用し、これによってジャイロロータ１０が一方の支承片１０１ａを支点にして揺動・転動しようとするので、他方の支承片１０１ｂには引き剥がそうとする力が作用する。この力は、擦れを生じることなく、Ｙ軸正方向ＹＰ＋，ＹＰ−に加勢する。これにより、浮上能力がより一層強化される。
【実施例６】
【０１６４】
本発明の静電浮上型ジャイロ装置の実施例６について、その具体的な構成を、図面を引用して説明する。図１７は、時刻ｔ２〜時刻ｔ３における信号ＹＰ＋の波形例である。
この静電浮上型ジャイロ装置が上述した実施例３〜実施例５のものと相違するのは、断続周期いいかえれば断続周波数が変化するようになったことである。
【０１６５】
この場合、断続周波数は例えば３００Ｈｚから始まって徐々に高くなり７００Ｈｚに達する。
ジャイロロータ１０の質量と支承片１０１のバネ特性とに基づく固有振動数に関しては、ジャイロロータ１０と接触している支承片１０１の個数の多寡やそれらの個体差等に起因して生じる変動であれば、その程度の周波数帯域で概ねカバーされることから、ジャイロロータに惹起される振動周期が浮上強化処理中に一度は最適な状態になるので、浮上能力が大きく強化される。
【０１６６】
なお、ジャイロロータ１０単体での変形による振動も期待する場合には、もっと高い周波数まで断続周波数を変化させると良い。そのような振動を引き起こすジャイロロータの変形モードとして、例えば、Ｙ軸方向の圧縮変形およびＸ軸方向の伸張変形と、Ｙ軸方向の伸張変形およびＸ軸方向の圧縮変形とを、交互に繰り返すものが挙げられる。
【実施例７】
【０１６７】
本発明の静電浮上型ジャイロ装置の実施例７について、その具体的な構成を、図面を引用して説明する。図１８は、（ａ）が浮上強化処理の概要フローチャート、（ｂ）〜（ｆ）は何れも信号波形例である。
この静電浮上型ジャイロ装置が上述した実施例５，実施例６のものと相違するのは、浮上強化処理（Ｓ３０）の内容が次のように改変されたことである。すなわち、ジャイロロータの浮上確認の不成立時に、ジャイロロータの転動を惹起する揺動用制御電圧は静電支持用電極に印加するが、浮上用制御電圧や沈下用制御電圧の印加は行わないようになっている。なお、揺動用制御電圧の印加に際して、断続することや、断続周波数を変化させることは、引き継いでいる。
【０１６８】
具体的には、先ず転動方向を変位検出に基づいて検知確認し（ステップＳ６１）、演算モードを通常モードから浮上強化モードに切り替える。この浮上強化モードでは、通常の姿勢制御の演算にて算出された姿勢制御電圧Ｖ１〜Ｖ１２のうち浮上方向と直交するものを用いる。この例の沈下状態では浮上方向と直交するものにＸ軸正方向ＸＰ＋，ＸＰ−を採用し、それを２倍して、それが出力可能な最大値を超えるときは最大値に直して、これを揺動用制御電圧とするようになっている（ステップＳ６２）。
【０１６９】
それから、その揺動用制御電圧を正電圧ＸＰ＋，負電圧ＸＰ−として該当する静電支持用電極に印加する（ステップＳ６３）。しかも、その際、断続周波数を例えば３００Ｈｚから７００Ｈｚへ漸増させながら断続印加する。Ｘ軸負方向や，Ｙ軸の正負両方向，Ｚ方向等には制御電圧が印加されない。このような転動方向・揺動方向への断続印加が所定時間だけ継続されるようになっている（ステップＳ６４）。
【０１７０】
この場合も、上記の実施例５と同様に起動シーケンスに付される条件や仮定を引き継ぐと、起動開始直後は（時刻ｔ１〜ｔ２）、浮上シーケンスで通常の姿勢制御が実行されるので、ジャイロロータ１０の沈下状態を解消するように、浮上力を生む正電圧ＹＰ＋と負電圧ＹＰ−は最大出力になり（図１８（ｂ）参照）、それに反する正電圧ＹＭ＋と負電圧ＹＭ−は最小出力になり（図１８（ｃ）参照）、浮上方向や沈下方向と直交方向に働く正電圧ＸＰ＋と負電圧ＸＰ−と正電圧ＸＭ＋と負電圧ＸＭ−は中間出力になる（図１８（ｄ），（ｅ）参照）。Ｚ方向やφ，θ方向の制御電圧も適宜な中間の出力になる。回転駆動力を生む正電圧ＲＰ＋は出力されない（図１８（ｆ）参照）。
【０１７１】
その状態を継続しても、ジャイロロータ１０が浮上しないまま所定時間が経過したときには、通常の姿勢制御は中断され、浮上強化処理による特別な浮上制御に移行する。この浮上制御の実行中は（時刻ｔ２〜ｔ３）、浮上用制御電圧や沈下用制御電圧の印加は停止され揺動用制御電圧だけが断続印加される（図１８（ｂ）〜（ｆ）参照）。具体的には、正電圧ＹＰ＋と負電圧ＹＰ−は印加されず（図１８（ｂ）参照）、正電圧ＹＭ＋と負電圧ＹＭ−も印加されない（図１８（ｃ）参照）。正電圧ＸＰ＋と負電圧ＸＰ−は倍増してほぼ最大出力が断続印加されるが（図１８（ｄ）参照）、正電圧ＸＭ＋と負電圧ＸＭ−は印加されない（図１８（ｅ）参照）。Ｚ方向やφ，θ方向の制御電圧も印加されない。正電圧ＲＰ＋も印加されない（図１８（ｆ）参照）。
【０１７２】
そして、所定時間経過して通常の姿勢制御が再開されると（時刻ｔ３〜ｔ４）、再び浮上のため、正電圧ＹＰ＋と負電圧ＹＰ−は最大出力、正電圧ＹＭ＋と負電圧ＹＭ−は最小出力、他の姿勢制御用の正電圧ＸＰ＋等は中間出力になる。ここでも正電圧ＲＰ＋は出力されない。
それでも浮上しないと再び通常の姿勢制御が中断されて（時刻ｔ３〜ｔ４）浮上強化処理が実行される。そして、正電圧ＸＰ＋と負電圧ＸＰ−は最大出力で断続印加されるが、他の姿勢制御用の正電圧ＸＭ＋等や回転駆動用の正電圧ＲＰ＋は印加されない。
【０１７３】
さらに所定時間経過して通常の姿勢制御が再開され（時刻ｔ５）、浮上のため、正電圧ＹＰ＋と負電圧ＹＰ−が最大出力、正電圧ＹＭ＋と負電圧ＹＭ−が最小出力、他の正電圧ＸＰ＋等が中間出力になる。正電圧ＲＰ＋は出力されない。
そして、ジャイロロータ１０が浮上すると（時刻ｔ６）、速やかに、浮上力を生む正電圧ＹＰ＋と負電圧ＹＰ−は最大出力から中間出力になり（図１８（ｂ）参照）、それと引き合う正電圧ＹＭ＋と負電圧ＹＭ−も最小出力から中間出力になる（図１８（ｃ）参照）。それから、ジャイロロータ１０のジャイロケース２０に対する相対変位が許容される所定範囲に収まり、そのこと即ち浮上したことが変位検出等によって検知確認されると、起動シーケンスが浮上シーケンスから回転シーケンスに移行して、回転駆動力を生む正電圧ＲＰ＋はパルス出力状態になる（図１８（ｆ）参照）。
【０１７４】
このように、この実施例の静電浮上型ジャイロ装置にあっては、揺動用制御電圧の印加によって、Ｘ軸正方向ＸＰ＋，ＸＰ−に静電引力が作用し、これによってジャイロロータ１０が転動しようとするので、擦れを生じることなく、接触部位の一方を支点にして他方を引き剥がす力が働く。これにより、浮上能力が強化される。また、断続印加によって微振動も生じるので、これによって浮上能力が更に強化される。
【０１７５】
［その他］
なお、上記の各実施例では、板状のキャップ７１と箱状のボックス７２とからなる装置パッケージや、帽子状のキャップ７１と円板状の底板７２とからなる装置パッケージが用いられていたが、装置パッケージはこれに限られない。装置パッケージは、気密封止可能な容器であれば良い。真空吸引口７６も正面に限らずパッケージの何処に有っても良い。真空雰囲気中で組み立てるときのように真空引きが要らないときは、真空吸引口７６を形成する必要が無い。
【０１７６】
上記の実施例１では、弾性支持部材９８がベース７３とピン７４とに介在して設けられていたが、ベース７３の弾性支持は、それに限られるものでなく、例えば弾性支持部材をベース７３とパッケージ７１，７２とに介在させても良い。弾性支持部材も、板バネに限らず、コイルバネや、シリコンゴム等の弾性部材からなるものであっても、それらを組み合わせたものであっても良い。
【０１７７】
また、既述した信号検出回路に関しても種々の変形が可能である。例えば、Ａ／Ｄ変換回路６５の上流に逐次選択切換回路を設けて、Ａ／Ｄ変換回路６５の個数を減らすようにしても良い。なお、電流検出回路６４とＤＳＰ６６との間に存在するＡ／Ｄ変換回路６５等は、既述したように制御演算回路６３の一部であるとしても良いが、制御演算回路に属するのでなく信号検出回路の一部をなしているとしても、両者に属しているインターフェイス部としても、不都合は無い。また、制御演算回路６３のＤＳＰ６６とロータ制御回路６２のＤＳＰ６７は、既述したように別個に設けても良いが、両方のプログラムをインストールしたＤＳＰに纏めても良い。
【０１７８】
また、浮上強化処理について、上記の各実施例では、該当期間中（ｔ２〜ｔ３，ｔ４〜ｔ５）断続印加を継続するようになっていたが、印加停止を併用しても良い。例えば、制御電圧の断続印加と印加停止とを１秒ずつ交互に行うようにしても良い。その時間や起動シーケンスにおける幾つかの時間も例示であり、適宜な時間に変更しても良い。
【図面の簡単な説明】
【０１７９】
【図１】未公開先行技術の静電浮上型ジャイロ装置について、（ａ）が装置の正面図、（ｂ）が蓋を外したところの平面図、（ｃ）が縦断面斜視図、（ｄ）が装置実装状況を示す斜視図である。
【図２】（ａ）が、信号検出回路を含む全体回路図、（ｂ）が変位検出用印加信号の発生回路、（ｃ）が電流検出回路である。
【図３】（ａ）が拘束制御系の信号入力回路、（ｂ）がロータ駆動系の信号入力回路である。
【図４】（ａ）が制御電圧印加部分の詳細図、（ｂ）〜（ｆ）は何れも信号波形例である。
【図５】課題提示に役立つ試作例について、（ａ）が起動シーケンスの概要フローチャート、（ｂ）〜（ｆ）は何れも信号波形例である。
【図６】本発明の静電浮上型ジャイロ装置の実施例１について、（ａ）が蓋を外したところの平面図、（ｂ）が縦断正面図である。
【図７】（ａ）が、信号検出回路を含む全体回路図、（ｂ）が変位検出用印加信号の利得変化を示すタイムチャート、（ｃ）が変位検出用検出信号の利得変化を示すタイムチャートである。
【図８】本発明の静電浮上型ジャイロ装置の実施例２について、（ａ）が、信号検出回路を含む全体回路図、（ｂ）が変位検出用印加信号の発生回路、（ｃ）が検出信号生成回路である。
【図９】（ａ）が制御電圧印加部分の詳細図、（ｂ）〜（ｆ）は何れも信号波形例である。
【図１０】本発明の静電浮上型ジャイロ装置の実施例３について、（ａ）が、信号検出回路を含む全体回路図、（ｂ）が変位検出用印加信号の発生回路、（ｃ）が検出信号生成回路である。
【図１１】（ａ）が制御電圧印加部分と検出信号生成回路の詳細図、（ｂ）〜（ｅ）は何れも信号波形例である。
【図１２】（ａ）が起動シーケンスの概要フローチャート、（ｂ）が浮上強化処理の概要フローチャートである。
【図１３】（ａ）がジャイロ機構部の横断平面図、（ｂ）〜（ｆ）は何れも信号波形例、（ｇ）及び（ｈ）は共にジャイロ機構部の横断平面の要部拡大図である。
【図１４】本発明の静電浮上型ジャイロ装置の実施例４について、（ａ）が浮上強化処理の概要フローチャート、（ｂ）〜（ｆ）は何れも信号波形例である。
【図１５】本発明の静電浮上型ジャイロ装置の実施例５について、（ａ）が浮上強化処理の概要フローチャート、（ｂ）〜（ｆ）は何れも信号波形例である。
【図１６】ジャイロ機構部の横断平面図である。
【図１７】本発明の静電浮上型ジャイロ装置の実施例６について、信号波形例である。
【図１８】本発明の静電浮上型ジャイロ装置の実施例７について、（ａ）が浮上強化処理の概要フローチャート、（ｂ）〜（ｆ）は何れも信号波形例である。
【図１９】従来の静電浮上型ジャイロの機構部を示し、（ａ）〜（ｃ）が円板形ロータ型の例、（ｄ）及び（ｅ）が環状ロータ型の例であり、（ａ）及び（ｄ）が縦断正面図、（ｂ）と（ｃ）と（ｅ）が内蔵部品の展開斜視図である。
【図２０】従来の信号検出回路について、（ａ）が、制御回路等に信号検出回路を加えた全体回路図、（ｂ）が制御出力回路の詳細な接続図、（ｃ）が一部の信号入力回路、（ｄ）及び（ｅ）が電圧分配例である。
【図２１】従来の静電浮上型ジャイロについて、（ａ）が円板形ロータ型ジャイロの機構部の縦断正面図、（ｂ）が円板形ロータ型ジャイロのジャイロケースの横断平面図、（ｃ）が環状ロータ型ジャイロの機構部の縦断正面図、（ｄ）が起動シーケンスの概要フローチャートである。
【図２２】従来の静電浮上型ジャイロについて、（ａ）がジャイロ機構部の縦断正面図、（ｂ）がその横断平面図、（ｃ）〜（ｇ）は何れも信号波形例である。
【符号の説明】
【０１８０】
１０  ジャイロロータ（ジャイロ機構部）
２０  ジャイロケース（ジャイロ機構部）  
２１  上側底部材（ジャイロケース、ジャイロ機構部）  
２２  下側底部材（ジャイロケース、ジャイロ機構部）  
２３  スペーサ（ジャイロケース、ジャイロ機構部）  
３１〜３６  静電支持用電極（姿勢制御用電極、制御電極、拘束制御系）
３７  ロータ駆動用電極（回転電極、ロータ駆動系）
３８  変位検出用電極（検出電極、変位検出系）
４１〜４６  静電支持用電極（姿勢制御用電極、制御電極、拘束制御系）
４７  ロータ駆動用電極（回転電極、ロータ駆動系）
４８  変位検出用電極（検出電極、変位検出系）
５１  電流検出回路（変位検出系）
５２  ロータ制御回路（制御回路、ロータ駆動系）
５３  制御演算回路（制御回路、拘束制御系）
５４  制御出力回路（制御回路、拘束制御系）
５５  Ａ／Ｄ変換回路（制御演算回路、拘束制御系）
５６  ＤＳＰ（デジタルシグナルプロセッサ、制御演算回路、拘束制御系）
６０  利得制御回路（ゲイン可変制御回路、信号検出回路、変位検出系）
６０ａ，６０ｂ  増幅器（ゲイン可変部、信号検出回路、変位検出系）
６１  印加信号発生回路（印加信号供給回路、信号検出回路、変位検出系）
６２  ロータ制御回路（制御回路、ロータ駆動系）
６３  制御演算回路（制御回路、拘束制御系）
６４  電流検出回路（検出信号生成回路、信号検出回路、変位検出系）
６４ａ，６４ｂ  カレントミラー（電流反転回路）
６５  Ａ／Ｄ変換回路（信号入力回路、信号検出回路＋制御演算回路）
６６  ＤＳＰ（デジタルシグナルプロセッサ、制御演算回路、拘束制御系）
６７  ＤＳＰ（デジタルシグナルプロセッサ、制御演算回路、ロータ駆動系）
７０  ジャイロ装置（静電浮上型ジャイロ装置）  
７１  キャップ（蓋体、真空収容器、気密封止パッケージ）
７２  ボックス（箱体、缶体、真空収容器、気密封止パッケージ）
７３  ベース（ガラス基板、絶縁性基板、機構部と回路部の搭載基板）
７４  ピン（リード、外部接続端子）
７５  ゲッター（真空維持部材）
７６  真空吸引口（貫通穴＋密栓）
７７，７８  ＩＣ（電流検出回路等、制御出力回路等）  
８０  プリント基板（回路印刷基板、ジャイロ装置の実装基板）
８１  レギュレータＩＣ（電源回路）
８２  平滑コンデンサ（電源回路）
９０  印加信号発生回路（印加信号供給回路、信号検出回路、変位検出系）
９１  同相検出回路（検出信号生成回路、信号検出回路、変位検出系）
９２  中点電圧検出回路（同相検出回路）
９３  電流制限回路（低域濾波、同相検出回路）
９４  回路形成基板（絶縁基板）
９７  ジャイロ装置（静電浮上型ジャイロ装置）
９８  弾性支持部材
９９  ボンディングワイヤ
１０１  支承片１０１
【図１】
2005308667.tif 000003
【図２】
2005308667.tif 000004
【図３】
2005308667.tif 000005
【図４】
2005308667.tif 000006
【図５】
2005308667.tif 000007
【図６】
2005308667.tif 000008
【図７】
2005308667.tif 000009
【図８】
2005308667.tif 000010
【図９】
2005308667.tif 000011
【図１０】
2005308667.tif 000012
【図１１】
2005308667.tif 000013
【図１２】
2005308667.tif 000014
【図１３】
2005308667.tif 000015
【図１４】
2005308667.tif 000016
【図１５】
2005308667.tif 000017
【図１６】
2005308667.tif 000018
【図１７】
2005308667.tif 000019
【図１８】
2005308667.tif 000020
【図１９】
2005308667.tif 000021
【図２０】
2005308667.tif 000022
【図２１】
2005308667.tif 000023
【図２２】
2005308667.tif 000024