(57)【要約】【課題】液晶表示装置の製造工程に使用されるマスクの数を減少させることができる、インプレーンスイッチング方式のカラーフィルタオン薄膜トランジスタ構造を有する液晶表示装置及びその製造方法を提供する。【解決手段】ＩＰＳ方式のＣＯＴ構造を有する液晶表示装置は、ブラックマトリックスと画素電極とを同時に形成するために、これらのブラックマトリックス及び画素電極を、クロム層、ＩＴＯ層及びクロム酸化層の３重層構造とし、ゲートパッド部及びデータパッド部を、上記の３重層構造のうち、クロム層及びＩＴＯ層の２重層構造とすることを特徴とする。【選択図】図１
2005346054.tif 000002
【特許請求の範囲】
【請求項１】
ゲートラインとデータラインが基板上で互いに交差することにより定義される画素領域と、
前記画素領域に形成される少なくとも１つの共通電極と、
前記共通電極と対応する少なくとも１つの画素電極と、
少なくとも３層の積層構造を有し、前記少なくとも３層のうち内層が電極物質でなるブラックマトリックスと
を備える液晶表示装置。
【請求項２】
前記画素電極は、前記ブラックマトリックスと同じ積層構造を有する
請求項１に記載の装置。
【請求項３】
前記ブラックマトリックスは、導電性不透明薄膜でなる第１の層と、電極物質でなる第２の層と、放射防止層でなる第３の層とを順次含む
請求項１に記載の装置。
【請求項４】
前記第１の層はＣｒ層であり、前記第２の層はＩＴＯ層であり、前記第３の層はＣｒＯｘ層である
請求項１に記載の装置。
【請求項５】
前記共通電極は、前記ゲートラインと同一層上に形成される
請求項１に記載の装置。
【請求項６】
前記ブラックマトリックスと前記画素電極とは、カラーフィルタ層を覆っている保護層上に形成される
請求項１に記載の装置。
【請求項７】
前記ゲート電極は、前記ブラックマトリックス及び前記画素電極と同じ構造を有し、かつ同じ層上に形成される
請求項１に記載の装置。
【請求項８】
第１の基板上にゲートラインとゲートパッド電極とを形成する段階と、
前記基板上にデータラインとデータパッド電極とを形成する段階と、
前記データラインとデータパッド電極上に内層を形成する段階と、
前記内層上にカラーフィルタ層を形成する段階と、
カラーフィルタ層上に保護層を形成する段階と、
前記ゲートパッド電極と前記データパッド電極とを露出させるコンタクトホールを形成する段階と、
前記カラーフィルタ層上に電極物質を持つ少なくとも３層の積層構造を形成することにより、ブラックマトリックスと画素電極とを形成する段階と
を備える液晶表示装置の製造方法。
【請求項９】
前記少なくとも３層の積層構造を形成する段階は、第１の層としてＣｒ層、第２の層としてＩＴＯ層、第３の層としてＣｒＯｘ層を、前記カラーフィルタ層上に順次形成するステップでなる
請求項８に記載の方法。
【請求項１０】
前記カラーフィルタ層上に電極物質を持つ少なくとも３層の積層構造を形成することにより、ブラックマトリックスと画素電極とを形成する段階は、
前記カラーフィルタ層上に少なくとも３層を形成する段階と、
前記カラーフィルタ層上の前記少なくとも３層上にフォトレジストパターンを形成する段階と、
前記フォトレジストパターンを使用して前記少なくとも３つの層をパターニングすることによりブラックマトリックスと画素電極とを形成する段階と
でなる請求項９に記載の方法。
【請求項１１】
前記ゲートパッド電極と前記データパッド電極上の電極物質を露出させる段階をさらに備える
請求項９に記載の方法。
【請求項１２】
前記ゲートパッド電極と前記データパッド電極上の電極物質を露出させる段階は、前記第１の基板と、前記第１の基板と対向する上板としての第２の基板とが互いに合着された後に行われる
請求項９に記載の方法。
【請求項１３】
前記ゲートパッド電極と前記データパッド電極上の第３の層は、アッシング工程により除去される
請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カラーフィルタオン薄膜トランジスタ(Color filter On TFT：ＣＯＴ)構造を有する液晶表示装置に関し、特に、液晶表示装置の製造工程に使用されるマスクの数を減少させることができる、インプレーンスイッチング(In Plane Switching：ＩＰＳ)方式のＣＯＴ構造を有する液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
近来、携帯電話、ＰＤＡ、ノートブックコンピュータのような各種の携帯用電子機器が発展するにつれて、これに適用できる軽薄短小型の平板表示装置(Flat Panel Display Device)に対する要求が次第に増大している。
【０００３】
このような平板表示装置としては、ＬＣＤ(Liquid Crystal Display)、ＰＤＰ(Plasma Display Panel)、ＦＥＤ(Field Emission Display)、ＶＦＤ(Vacuum Fluorescent Display)などが活発に研究されているが、量産化技術、駆動手段の容易性、高画質の実現という理由により、現在は液晶表示装置(ＬＣＤ)が脚光を浴びている。
【０００４】
このような液晶表示素子においては、液晶分子の配列によって多様な表示モードが存在するが、現在は、白黒表示が容易で、且つ、応答速度が速く駆動電圧が低いという利点により、主にＴＮ(Twisted Nematic)モードの液晶表示素子が使用されている。
【０００５】
ＴＮモードの液晶表示素子の基本的な構造は、単位画素が配列されるアレイ基板と、前記アレイ基板と対向するカラーフィルタ基板と、これらのアレイ基板とカラーフィルタ基板間に形成される液晶とを含む。また、前記アレイ基板及びカラーフィルタ基板の外郭には偏光板がそれぞれ形成されて、偏光した光が液晶に至るようにする。なお、前記液晶は、前記アレイ基板とカラーフィルタ基板間で螺旋状にねじれて配列される。
【０００６】
一般の液晶表示装置においては、薄膜トランジスタ(Thin Film Transistor：ＴＦＴ)が配列されるアレイ基板に、ゲートライン及びデータラインが配列され、前記アレイ基板と対向するカラーフィルタ基板に、画面をカラーで表現するカラーフィルタ層が形成される。
【０００７】
ＴＦＴアレイ基板及びカラーフィルタ基板には、マトリックス状に単位画素が配列され、それぞれの単位画素は、互いに正確に整列されている。ＴＦＴアレイ基板及びカラーフィルタ基板に形成される単位画素が互いにずれて配列されると、バックライトから発生する光などが漏れる光漏れ現象が発生するため、ＴＦＴアレイ基板とカラーフィルタ基板との正確な整列は非常に重要である。
【０００８】
整列不良の問題を解決し、且つ、液晶表示装置を製造する工程を何れか１つの基板に集中させるために、カラーフィルタ層をＴＦＴアレイ基板に形成する、ＣＯＴ構造を有する液晶表示装置が提案された。
【０００９】
ＣＯＴ構造を有する液晶表示装置は、カラーフィルタ層がＴＦＴアレイ基板上に形成されるため、複雑な工程を含むカラーフィルタ層形成工程をＴＦＴアレイ基板製造工程に集中させることができ、カラーフィルタ層をＴＦＴアレイ基板上に形成することにより、開口率を向上させることができ、ＴＦＴアレイ基板と上部基板とを合着する工程で両基板を容易に配列できるという利点がある。
【００１０】
以下、図５Ａ及び図５Ｂを参照して、一般のＣＯＴ構造を有する液晶表示装置の構造を説明する。
図５Ａは、一般のＣＯＴ構造を有する液晶表示装置の単位画素を示す平面図で、複数のゲートライン１０２ａと、前記複数のゲートライン１０２ａと垂直に交差する複数のデータライン１０７とにより、単位画素が定義される。また、前記単位画素の一側に、前記ゲートライン１０２ａ及びデータライン１０７にそれぞれ連結される薄膜トランジスタ１３０が形成される。
【００１１】
一方、前記ゲートライン１０２ａ及びデータライン１０７の上部には、これらのゲートライン１０２ａ及びデータライン１０７の下部から進行してくる光のうち、不要な光を遮断するブラックマトリックス１１０が形成されている。また、画素領域には、赤、緑、青色のサブカラーフィルタ層(図示せず)が形成されて液晶表示素子のカラーを表示し、各単位画素毎に、液晶に電界を印加する画素電極(図示せず)が形成される。
【００１２】
前記カラーフィルタ層がＴＦＴが形成されるアレイ基板上に形成されるため、前述の構造を有する液晶表示装置を、カラーフィルタオン薄膜トランジスタ(Color filter On TFT：ＣＯＴ)、またはカラーフィルタオンアレイ(Color filter On Array：ＣＯＡ)という。
以下、図５Ｂを参照して、一般のＣＯＴ構造を有する液晶表示装置についてより詳しく説明する。
【００１３】
図５Ｂは、図５ＡのＡ−Ａ'線断面図である。
図５Ｂに示すように、透明な基板１０１上に、ゲートライン１０２ａ及び前記ゲートライン１０２ａから分岐するゲート電極１０２が形成され、前記ゲートライン１０２ａ上に、ゲート電極１０２を絶縁させるゲート絶縁層１０３が形成される。前記ゲート絶縁層１０３上には、薄膜トランジスタのアクティブ層１０４が形成され、ソース及びドレイン電極１０６ａ、１０６ｂがオーム接触層１０５を介して前記アクティブ層１０４と連結されている。一方、前記ゲート絶縁層１０３には、前記ソース電極１０６ａと連結され、ソース電極１０６ａと同時に形成されるデータライン１０７が形成される。
【００１４】
前記単位画素領域には、前記ドレイン電極１０６ｂと連結される画素電極１０９が形成されて、液晶層１２０に電界を印加する。前記ソース／ドレイン電極１０６ａ、１０６ｂ及びデータライン１０７は、層間絶縁層１０８により絶縁され、前記層間絶縁層１０８上には、ブラックマトリックス１１０及びカラーフィルタ層１１１がそれぞれ形成されている。
【００１５】
前記カラーフィルタ層１１１は、単位画素毎に赤、緑、青色の何れか１つのサブカラーフィルタ層が形成され、前記ブラックマトリックス１１０は、ゲートライン１０２ａ、データライン１０７及びＴＦＴ形成領域などの反転ドメイン(reverse tilt domain)領域にそれぞれ形成されて光漏れを防止する。
【００１６】
一方、前記ゲートライン１０２ａ及びデータライン１０７が形成されるＴＦＴアレイ基板と対向する面には、上部基板が位置する。前記上部基板は、透明な基板１５０と、前記基板１５０上に形成される共通電極１５１とから構成される。また、前記共通電極１５１及び前記ＴＦＴアレイ基板上には、液晶の初期配向のための配向膜１１２、１５２がさらに形成されることができる。さらに、前記上部基板とＴＦＴアレイ基板間には、液晶層１２０が形成されている。
【００１７】
このような一般のＣＯＴ構造を有する液晶表示装置の製造工程においては、単位画素毎に画素電極１０９を形成した後に、ブラックマトリックス１１０及びカラーフィルタ層１１１を形成する工程を行うが、前記ブラックマトリックス１１０及びカラーフィルタ層１１１が感光性有機膜からなっているため、前記ブラックマトリックス１１０を形成する段階及び前記カラーフィルタ層１１１を形成する段階で、それぞれフォトマスク工程を行うことになる。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、前記のフォトマスク工程は、工程遅延の主要原因の１つであり、フォトマスク工程のために使用するマスクは、高価な装備であって、液晶表示装置の製造費用を上昇させる原因となり、その使用個数を減らすことが主な研究課題となっている。例えば、通常、カラーフィルタ層は、赤、緑、青色のカラーフィルタ層を別のフォトマスク工程を通じて形成する顔料分散法により形成するが、前記顔料分散法によりカラーフィルタ層を形成し、これと別途にブラックマトリックスを形成する場合、総４つのフォトマスク工程が必要となる。
【００１９】
本発明は、ブラックマトリックスが個別のフォトマスク工程を通じて形成されることによって工程が追加される問題を解決するために、ＣＯＴ構造を有する液晶表示装置の製造工程において、ブラックマトリックス形成工程を省略することを目的とする。従って、ＣＯＴ構造を有する液晶表示装置の全体製造工程を短縮することを目的とする。
【００２０】
また、本発明は、視野角特性に優れたＩＰＳ方式で表示装置を駆動することにより、製造工程が短縮され、視野角特性に優れた液晶表示装置を製造することを目的とする。
【課題を解決するための手段】
【００２１】
このような目的を達成するために、本発明による液晶表示装置は、ゲートラインとデータラインが基板上で互いに交差することにより定義される画素領域と、前記画素領域に形成される少なくとも１つの共通電極と、前記共通電極と対応する少なくとも１つの画素電極と、少なくとも３層の積層構造を有し、前記少なくとも３層のうち内層が電極物質でなるブラックマトリックスとを含むことを特徴とする。
【００２２】
本発明は、液晶表示装置の製造工程の集中化、及び上部基板と下部基板との合着工程の便宜性の向上、並びに、開口率の向上が有利なＣＯＴ構造を有する液晶表示装置において、カラーフィルタ層とブラックマトリックスとが個別のフォトマスク工程により形成されて工程数が増加する問題を改善するためのものである。また、本発明による液晶表示装置においては、液晶を横電界により駆動させる、視野角特性に優れたＩＰＳ方式を採用する。
【００２３】
また、カラーフィルタ層及びブラックマトリックスがＴＦＴアレイ基板上に個別のフォトマスク工程により形成されるため工程の遅延が発生する問題を解決するために、先にカラーフィルタ層を形成した後、画素電極を形成する段階で、不透明金属層を含むブラックマトリックスと画素電極とを同時に形成することにより、液晶表示装置の製造工程を短縮しようとする。
【発明の効果】
【００２４】
本発明は、ＩＰＳ方式のＣＯＴ構造を有する液晶表示装置の製造において、光漏れ現象を防止するブラックマトリックスと画素電極を同時に形成することにより、液晶表示装置の製造工程を短縮することができる。特に、前記工程の短縮を可能にするために、前記ブラックマトリックス及び画素電極層を、不透明金属層、ＩＴＯ層及びクロム酸化層が順次積層された複数の薄膜により構成することにより、ブラックマトリックスと画素電極を同時に形成できるようにする。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の好ましい実施の形態を図面に基づいて説明する。
通常、液晶表示装置は、スイッチング素子である薄膜トランジスタがマトリックス状に配列されるアレイ基板と、前記アレイ基板と対向する上部基板とから構成される。
【００２６】
図１は、本発明によるＩＰＳ方式のＣＯＴ構造を有する液晶表示装置の単位画素を示す平面図で、アレイ基板上に薄膜トランジスタ及びカラーフィルタ層が共に形成されている。
ガラスなどからなる透明な基板上に、複数のゲートライン２０２ａと、前記複数のゲートライン２０２ａと交差する複数のデータライン２０５とにより、単位画素領域が定義される。前記単位画素領域は、Ｍ個のゲートラインとＮ個のデータラインとにより、Ｍ×Ｎ個の単位画素を有することになる。
【００２７】
前記単位画素領域には、前記ゲートライン２０２ａと平行な共通電極ライン２０４ａから分岐し、前記データライン２０５と平行な少なくとも１つの共通電極２０４が形成されている。前記共通電極２０４は、前記ゲートライン２０２ａと同一層上に同一物質から形成されることができる。なお、前記共通電極２０４は、開口率を向上させるために、画素電極２３０と同一層上に形成されることもできる。
【００２８】
また、前記単位画素内には、前記共通電極２０４と対応する画素電極２３０が、前記共通電極２０４と平行に形成されるが、本実施の形態では、前記画素電極２３０と共通電極２０４とが絶縁層(図示せず)により分離される構造を例に挙げる。液晶は、互いに平行な前記共通電極２０４と画素電極２３０とにより形成される横電界により、横方向に駆動することになる。また、前記画素電極２３０の一部は、絶縁層を介在して前記ゲートライン２０２ａとオーバーラップすることで、キャパシタを構成することができる。
【００２９】
一方、図１には示していないが、前記各単位画素領域には、赤、緑、青色のサブカラーフィルタ層の何れか１つが形成されている。前記カラーフィルタ層は、単位画素領域にのみ形成される。即ち、前記カラーフィルタ層は、ゲートライン２０２ａまたはデータライン２０５上には形成されない。その代わりに、これらのゲートライン２０２ａ及びデータライン２０５上には、下部から発生する光のうち、不要な光を遮断するブラックマトリックス２２０が形成される。
【００３０】
本発明においては、前記ブラックマトリックス２２０を、前記画素電極２３０と同時に形成し、光漏れを遮断するために不透明金属層として構成する。従って、本発明のブラックマトリックス２２０は、カラーフィルタ層と同一層に形成されることなく、前記画素電極２３０と同一層に形成される。
【００３１】
また、前記ブラックマトリックス２２０は、光遮断効果を得ると共に薄く構成するために、不透明な金属薄膜から形成するが、前記金属薄膜としては、クロム(Ｃｒ)層を使用することができる。しかしながら、前記クロム薄膜は、光反射特性が強いため、外部光を反射させて液晶表示装置の明暗コントラスト比を低下させる欠点がある。そこで、前記ブラックマトリックス２２０を、クロム(Ｃｒ)層上に低反射特性を有するクロム酸化層(ＣｒＯｘ)を積層して形成することにより、ブラックマトリックス２２０により外部光が反射されることを防止する。
【００３２】
前記ブラックマトリックス２２０を前記画素電極２３０と同時に形成するために、前記ブラックマトリックス２２０は、前記画素電極２３０の形成時に使用されるインジウム−スズ−オキサイド(Indium Tin Oxide：ＩＴＯ)のような透明電極層をさらに含む。即ち、前記画素電極２３０及びブラックマトリックス２２０は、クロム層、クロム酸化層及び透明電極層を順次積層し、これらの３つの層を同時にパターニングすることで形成される。
【００３３】
ここで、前記クロム層、クロム酸化層及びＩＴＯ層の積層順序は、組合せを考えると、クロム層−クロム酸化層−ＩＴＯ層(ａ)、クロム層−ＩＴＯ層−クロム酸化層(ｂ)、ＩＴＯ層−クロム層−クロム酸化層(ｃ)、ＩＴＯ層−クロム酸化層−クロム層(ｄ)、クロム酸化層−クロム層−ＩＴＯ層(ｅ)、またはクロム酸化層−ＩＴＯ層−クロム層(ｆ)の何れか１つになり得る。しかしながら、クロム酸化層は、クロム層の反射を防止するためのものであるので、クロム酸化層がクロム層下に形成されるＩＴＯ層−クロム酸化層−クロム層(ｄ)、クロム酸化層−クロム層−ＩＴＯ層(ｅ)、及びクロム酸化層−ＩＴＯ層−クロム層(ｆ)の積層順序は用いることができない。
【００３４】
また、下からクロム層−クロム酸化層−ＩＴＯ層(ａ)の積層順序は、クロム酸化層が電気導電性の弱い物質であるので、ゲートパッド部またはデータパッド部のパッドとして用いられることができず、下からＩＴＯ層−クロム層−クロム酸化層(ｃ)の積層順序は、クロム層をパターニングする工程で、クロム層のエッチング液が組織が粗い(porous)ＩＴＯ層を透過して、ＩＴＯ層下に形成されるゲートパッド部またはデータパッド部をエッチングすることになる問題を発生し得る。
【００３５】
従って、本発明は、以上の積層順序のうち、クロム層−ＩＴＯ層−クロム酸化層(ｂ)の積層順序を採用する。クロム層−ＩＴＯ層−クロム酸化層(ｂ)順に積層されたブラックマトリックス２２０は、光漏れを防止するブラックマトリックス本来の機能を行うと共に、画素電極２３０と同時に形成されることにより、工程を短縮しようとする本発明の目的を達成することができる。
【００３６】
一方、図１に示すように、前記ゲートライン２０２ａの端部にはゲートパッド電極２０２Ｐが形成され、前記データライン２０５の端部にはデータパッド電極２０５Ｐが形成されて、外部からゲートライン２０２ａ及びデータライン２０５に信号を供給する。ところが、ゲートパッド部及びデータパッド部の最上部には、ＩＴＯ層が構成されるべきであるが、前記クロム層−ＩＴＯ層−クロム酸化層(ｂ)の積層順序を採用する場合、前記クロム酸化層がＩＴＯ層を遮蔽することになる。
【００３７】
以下、図２Ａ及び図２Ｂを参照して、本発明の画面表示部及びパッド部の断面構造について説明する。
図２Ａは、図１のI−I'線断面図であって、図２Ａに示すように、基板２０１上には、ゲート電極２０２及び複数の共通電極２０４が形成される。前記ゲート電極２０２及び共通電極２０４は、アルミニウム、またはアルミニウムとモリブデンとの二重層からなる導電性金属層により構成されることができる。
【００３８】
前記ゲート電極２０２及び共通電極２０４上には、シリコン酸化膜(ＳｉＯ２)からなるゲート絶縁層２０３が形成される。前記ゲート絶縁層２０３上のＴＦＴ領域には、半導体層からなるアクティブ層２０８、及び前記アクティブ層２０８とそれぞれ連結されるソース／ドレイン電極２０６、２０７を備える薄膜トランジスタが形成される。前記ソース／ドレイン電極２０６、２０７は、オーム接触層２０９を介して前記アクティブ層２０８と連結されている。
【００３９】
一方、前記ゲート絶縁層２０３上の所定位置には、データライン２０５が形成される。また、前記ソース／ドレイン電極２０６、２０７及びデータライン２０５上には、シリコン酸化膜またはシリコン窒化膜(ＳｉＮｘ)からなる層間絶縁層２１０が形成され、前記層間絶縁層２１０上には、各単位画素毎に赤、緑、青色の何れか１つのサブカラーフィルタ層２１１が形成される。前記カラーフィルタ層２１１は、前記ゲートライン２０２ａ及びデータライン２０５上には形成されることなく、単位画素内にのみ形成される。前記カラーフィルタ層２１１上には、透明な有機膜で構成されることができる絶縁層２１２が形成されて、下部の構成要素を保護する。
【００４０】
一方、前記絶縁層２１２上には、ゲートライン２０２ａ、データライン２０５及びＴＦＴ領域から発生し得る光漏れを防止するためのブラックマトリックス層２２０及び画素電極２３０を同時に形成する。前記画素電極２３０は、前記複数の共通電極２０４と平行に、且つ、これらの共通電極２０４間に位置するように構成される。従って、これらの画素電極２３０と共通電極２０４とが１組をなすようになる。特に、前記ブラックマトリックス２２０は、ゲートライン２０２ａ、データライン２０５及びＴＦＴ領域上に形成され、前記ブラックマトリックス２２０間に、カラーフィルタ層２１１が形成される。
【００４１】
また、前記ブラックマトリックス２２０及び画素電極２３０は、ブラックマトリックスとして作用する不透明金属層であるクロム層２１３、画素電極としてのＩＴＯ層２１４、及び前記クロム層２１３が外部光を反射することを防止するクロム酸化層２１４が順次積層された構造を有する。前記ブラックマトリックス２２０及び画素電極２３０上には、液晶を初期配向する配向膜２４０ａがさらに形成されることができる。
【００４２】
一方、薄膜トランジスタが形成されるアレイ基板の一側には、前記アレイ基板と対向する上部基板２５０が形成され、前記アレイ基板と上部基板間に液晶が充填される。
【００４３】
ところが、前記ブラックマトリックス２２０は、前記ゲートライン２０２ａ及びデータライン２０５の端部に形成されるゲートパッド部及びデータパッド部を遮蔽することになるが、以下、これらのゲートパッド部及びデータパッド部の断面構造を図２Ｂを参照して説明する。
【００４４】
図２Ｂは、図１のII−II'線及びIII−III'線断面図で、それぞれゲートパッド部及びデータパッド部の断面構造を示す。
図２Ｂに示すように、ゲートパッド部には、ゲートライン２０２ａの端部であり得るゲートパッド電極２０２Ｐ、前記ゲートパッド電極２０２Ｐ上に形成されるゲート絶縁層２０３及び層間絶縁層２１０、並びに、コンタクトホールを介して前記ゲートパッド電極２０２Ｐと連結される画素電極２３０が形成されている。
【００４５】
一方、データパッド部のゲート絶縁層２０３上に、データパッド電極２０５Ｐが形成され、前記データパッド電極２０５Ｐは、コンタクトホールを介して前記クロム層、ＩＴＯ層及びクロム酸化層と連結される。
【００４６】
ところが、ゲートパッド電極２０２Ｐ及びデータパッド電極２０５Ｐは、外部から走査信号及びデータ信号をゲートライン２０２ａ及びデータライン２０５に印加する機能を行うべきであり、パッド部を駆動回路部と連結させるＴＣＰ(Tape Carrier Pakage)が接触するので、ＩＴＯ層が露出しているべきである。従って、ＩＴＯ層２１４層上のクロム酸化層２１５を除去しなければならない。
【００４７】
図３Ａ及び図３Ｂを参照して、画素領域の外郭に形成されるゲートパッド部及びデータパッド部について説明する。
図３Ａは、画素領域及びその外郭に形成されるパッド部を示す断面図で、図３Ｂは、上部基板４２０とアレイ基板２００である下部基板とがシール材４１０により合着された画面表示部、及び前記シール材４１０の外郭に形成されるパッド部４３０を示す。
【００４８】
図３Ａに示すように、共通電極２０４、データライン２０５及びカラーフィルタ層２１１が形成されたアレイ基板２００と上部基板４２０とは、シール材４１０により合着され、その間に液晶が充填される。一方、アレイ基板２００には、シール材４１０の外郭にゲートパッド電極及びデータパッド電極が形成されるが、図３Ａにおいては、一例としてゲートパッド電極２０２Ｐを示している。
【００４９】
ゲートパッド電極２０２Ｐ上に電気伝導性の弱いクロム酸化膜が形成されている場合、パッド電極としての機能を行いにくいので、ゲートパッド電極の上部に形成されたクロム酸化膜を除去してＩＴＯ層を露出させる。即ち、合着工程が終了した後、ゲートパッド電極２０２Ｐ上のクロム酸化膜をアッシング工程により除去する。
【００５０】
従って、このような工程の結果、金属材、特に、クロム膜とクロム酸化膜との二重層、及び前記二重層と共に積層されるＩＴＯ層を使用して、ブラックマトリックス及び画素電極を形成し、クロム層とＩＴＯ層との積層であり、且つＩＴＯ層が露出するゲートパッド電極及びデートパッド電極を備えるＣＯＴ構造を有する液晶表示装置を得ることができる。
【００５１】
次に、画素電極及びブラックマトリックスが同時に形成される本発明によるＣＯＴ構造を有する液晶表示装置の製造方法について図４Ａ〜図４Ｆを参照して説明する。
図４Ａに示すように、基板２０１上にゲート電極２０２及び共通電極２０４をフォトリソグラフィ工程により形成する。このとき、ゲートパッド部にゲートパッド電極２０２Ｐが共に形成される。次に、前記ゲート電極２０２及び共通電極２０４上に、シリコン酸化膜からなるゲート絶縁層２０３をプラズマ化学気相蒸着(ＰＥＣＶＤ)方法などにより形成する。
【００５２】
次に、図４Ｂに示すように、前記ゲート電極２０２上に薄膜トランジスタを形成する薄膜トランジスタ形成工程をを行う。薄膜トランジスタ形成工程は、前記ゲート電極２０２上に半導体層からなるアクティブ層２０８を形成する段階と、前記アクティブ層２０８と接触するソース／ドレイン電極２０６、２０７を形成する段階とを含む。
【００５３】
一方、前記薄膜トランジスタ形成工程中、前記ソース／ドレイン電極２０６、２０７を形成する段階で、データパッド電極２０５Ｐ及びデータライン２０５がさらに形成される。前記ソース／ドレイン電極２０６、２０７、データライン２０５及びデータパッド電極２０５Ｐは、フォトリソグラフィ工程により形成されることができる。
【００５４】
次に、図４Ｃに示すように、前記ソース／ドレイン電極２０６、２０７上に、層間絶縁層２１０を形成する。前記層間絶縁層２１０は、無期絶縁膜または有機絶縁膜を使用することができる。層間絶縁層２１０形成した後、前記層間絶縁層２１０上に、赤、緑、青色から構成されるカラーフィルタ層２１１を形成する。前記カラーフィルタ層２１１は、単位画素毎に赤、緑、青色の何れか１つのサブカラーフィルタ層が形成されるが、前記カラーフィルタ層２１１は、ゲートライン及びデータライン２０５の上部には形成されない。前記カラーフィルタ層２１１は、感光性有機膜を前記層間絶縁層２１０上に塗布した後、フォトマスク工程によりパターニングして、単位画素毎に赤、緑、青色の何れか１つのサブカラーフィルタ層を形成することで設けられる。
【００５５】
一方、前記カラーフィルタ層２１１を前記層間絶縁層２１０上に形成した後、図４Ｄに示すように、ゲートパッド部のゲートパッド電極２０２Ｐ、及びデータパッド部のデータパッド電極２０５Ｐが露出するように、コンタクトホール形成工程を行う。前記コンタクトホールは、図４Ｄには示していないが、ドレイン電極を露出させるコンタクトホールを形成する段階で同時に形成することもできる。ゲートパッド部及びデータパッド部にコンタクトホールを形成した後、前記カラーフィルタ層２１１上に保護層２１２をさらに形成する。
【００５６】
次に、前記保護層２１２上に、不透明金属層２１３、画素電極として使用されるＩＴＯ層２１４、及びクロム酸化層(ＣｒＯｘ)２１５を連続して積層する。前記不透明金属層２１３は、クロム層であり得る。前記不透明金属層２１３、ＩＴＯ層２１４及びクロム酸化層２１５は、ゲートパッド部及びデータパッド部にも同時に形成される。
【００５７】
次に、前記連続して積層された不透明金属層２１３、ＩＴＯ層２１４及びクロム酸化層２１５を、フォトリソグラフィ工程によりパターニングする。フォトリソグラフィ工程中、前記クロム酸化層２１５及びＩＴＯ層２１４は、１つのエッチング液によりエッチングすることができるが、クロムからなる前記不透明金属層２１３は、前記ＩＴＯ層２１４のエッチング液と異なるエッチング液を使用してエッチングする。しかしながら、前記不透明金属層２１３がクロムではなく、前記ＩＴＯ層２１４のエッチング液によりエッチングされる物質からなる場合、１つのエッチング液により同時にパターニングすることができる。
【００５８】
前述したようなパターニングにより、図４Ｅに示すように、ゲートライン、データライン及び薄膜トランジスタ形成領域を遮蔽するブラックマトリックス２２０、並びに、液晶に横電界を提供する画素電極２３０を形成する。一方、前記ブラックマトリックス２２０及び画素電極２３０が形成される間、ゲートパッド部及びデータパッド部には、前記不透明金属層２１３、ＩＴＯ層２１４及びクロム酸化層２１５の積層により構成されるゲートパッドパターン２０２Ｐ'及びデータパッドパターン２０５Ｐ'がさらに形成される。
【００５９】
このような工程の結果、カラーフィルタ層、画素電極及び共通電極がアレイ基板上に形成されるＩＰＳ方式のＣＯＴ構造を有するアレイ基板が形成される。前記アレイ基板は、別途の工程を通じて形成される上部基板との合着工程を進行するが、前記合着工程は、アレイ基板上にシールラインを形成する段階と、前記シールラインが形成されたアレイ基板と上部基板とを合着する段階とを含む。
【００６０】
前記シールラインによりアレイ基板と上部基板とが合着された後、前記シールラインの外郭部に形成されるゲートパッド部及びデータパッド部を完成する工程を行う。前記ゲートパッド部及びデータパッド部には、導電性のＩＴＯ層２１４が露出しているべきであるが、電気伝導特性の悪いクロム酸化層２１５により覆われているので、合着工程を完了した後、図４Ｆに示すように、前記クロム酸化層２１５を除去する。前記クロム酸化層２１５を除去する工程には、アッシング工程を適用する。次に、液晶注入工程を通じて、前記アレイ基板と上部基板間の空間に液晶を充填して、液晶表示装置を完成する。
【図面の簡単な説明】
【００６１】
【図１】本発明によるＩＰＳ方式のＣＯＴ構造を有する液晶表示装置の単位画素を示す平面図である。
【図２Ａ】図１のI−I'線断面図である。
【図２Ｂ】図１のII−II'線及びIII−III'線断面図である。
【図３Ａ】本発明による液晶パネルの画面表示部及びパッド部を示す断面図である。
【図３Ｂ】本発明による液晶パネルの画面表示部及びパッド部を示す平面図である。
【図４Ａ】本発明による液晶表示装置の製造工程を示す工程図である。
【図４Ｂ】本発明による液晶表示装置の製造工程を示す工程図である。
【図４Ｃ】本発明による液晶表示装置の製造工程を示す工程図である。
【図４Ｄ】本発明による液晶表示装置の製造工程を示す工程図である。
【図４Ｅ】本発明による液晶表示装置の製造工程を示す工程図である。
【図４Ｆ】本発明による液晶表示装置の製造工程を示す工程図である。
【図５Ａ】一般的なＣＯＴ構造を有する液晶表示装置の単位画素を示す平面図である。
【図５Ｂ】図５ＡのＡ−Ａ'線断面図である。
【図１】
2005346054.tif 000003
【図２Ａ】
2005346054.tif 000004
【図２Ｂ】
2005346054.tif 000005
【図３Ａ】
2005346054.tif 000006
【図３Ｂ】
2005346054.tif 000007
【図４Ａ】
2005346054.tif 000008
【図４Ｂ】
2005346054.tif 000009
【図４Ｃ】
2005346054.tif 000010
【図４Ｄ】
2005346054.tif 000011
【図４Ｅ】
2005346054.tif 000012
【図４Ｆ】
2005346054.tif 000013
【図５Ａ】
2005346054.tif 000014
【図５Ｂ】
2005346054.tif 000015