(57)【要約】【課題】本発明の課題は、導体路および抵抗を半導体素子に形成するための新たな手段を提供することである。【解決手段】前記課題は、前記導電層を一部の領域で深達酸化することによって、少なくとも１つの導体路および／または少なくとも１つの抵抗を形成して、導電層の少なくとも一領域を、酸化された領域によって、該導電層の他の領域に対して電気的に絶縁することを特徴とする製造方法によって解決される。【選択図】図２
2005005678.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの導電層（４）を有する半導体素子であって、
前記少なくとも１つの導電層（４）には、少なくとも１つの導体路（８）および／または少なくとも１つの抵抗が構成されている形式のものにおいて、
導体路（８）および／または抵抗は、前記導電層（４）内の酸化された領域（７）によって、該導電層（４）の他の領域に対して電気的に絶縁されていることを特徴とする半導体素子。
【請求項２】
前記導電層は半導体材料から成り、
前記半導体材料は、たとえばゲルマニウム、ＳｉＧｅ、ＳｉＣまたはダイアモンド状の炭素である、請求項１記載の半導体素子。
【請求項３】
前記導電層（４）は、単結晶シリコンまたは多結晶シリコンから成る、請求項１記載の半導体素子。
【請求項４】
前記導電層（４）は、少なくとも一部の領域にｐ型および／またはｎ型ドーピングされている、請求項３記載の半導体素子。
【請求項５】
前記導電層は金属から成り、
前記金属は、たとえばアルミニウムまたはチタンである、請求項１記載の半導体素子。
【請求項６】
導体路および／または抵抗は、少なくとも部分的に、少なくとも１つの絶縁層によって保護されている、請求項１から５までのいずれか１項記載の半導体素子。
【請求項７】
少なくとも１つの導電層（４）を有する半導体素子の製造方法であって、
前記少なくとも１つの導電層（４）に、少なくとも１つの導体路（８）および／または少なくとも１つの抵抗を形成する形式の方法において、
前記導電層（４）を一部の領域で深達酸化することによって、少なくとも１つの導体路（８）および／または少なくとも１つの抵抗を形成して、導電層（４）の少なくとも一領域を、酸化された領域（７）によって、該導電層（４）の他の領域に対して電気的に絶縁することを特徴とする製造方法。
【請求項８】
導電層（４）上にマスク層（６）を形成し、
前記マスク層（６）を構造化し、その際には、該導電層（４）の酸化すべき領域を露出して、該導電層（４）の前記領域を熱酸化の枠内で深達酸化する、請求項７記載の製造方法。
【請求項９】
導電層を単結晶シリコン層（４）または多結晶シリコン層（４）によって形成し、
窒化シリコン層（Ｓｉ３Ｎ４）（６）をマスク層として使用する、請求項８記載の方法。
【請求項１０】
メンブレン（１２）を有する半導体構成素子の製造方法であって、
前記メンブレン（１２）は加熱導体構造（８）を有し、
該半導体構成素子の構造を、シリコン基板（１）、金属基板、ガラス基板またはセラミック基板に構成し、
前記シリコン基板（１）、金属基板、ガラス基板またはセラミック基板は、エッチングストップ層（２および／または３）を有し、
前記エッチングストップ層（２および／または３）上に、導電性の単結晶シリコン層または多結晶シリコン層（４）を構成する形式の製造方法において、
前記導電性のシリコン層（４）上にマスク層（６）を取り付け、
前記マスク層（６）を、該導電性のシリコン層（４）に形成すべき加熱導体構造（８）に相応して構造化し、その際には、前記導電性のシリコン層（４）の表面領域を露出し、
前記導電性のシリコン層（４）を、露出された表面領域に基づいて深達酸化して、加熱導体構造（８）を前記導電性のシリコン層（４）の他の領域に対して電気的に絶縁することを特徴とする製造方法。
【請求項１１】
構成素子構造をシリコン基板（１）に構成し、
前記導電性のシリコン層（４）と対向する該シリコン基板（１）の側から、加熱導体構造（８）の領域において、空洞（１３）を該シリコン基板（１）にエッチングによって形成し、その際には、エッチングストップ層（２および／または３）によってエッチングプロセスを制限する、請求項１０記載の製造方法。
【請求項１２】
複数の導体路および抵抗の層を形成する、請求項１０または１１記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１つの導体層を有し、該少なくとも１つの導体層に少なくとも導体路および／または少なくとも１つの抵抗が形成されている半導体素子に関する。また本発明は、この種の半導体素子の製造方法にも関する。
【背景技術】
【０００２】
導体路および抵抗を半導体素子上に形成するためには、通常はまず、導電層を該半導体素子の表面上に形成する。この導電層は、たとえばアルミニウム、ニッケル、プラチナまたは金から成る薄い金属層か、または多結晶シリコン層または単結晶シリコン層とすることができる。この導電層から、フォトリソグラフィプロセスおよびエッチングプロセスによって、導体路および抵抗の所望の配置構成が構造化されて取り出される。その後たとえば酸化シリコンＳｉＯ２等の絶縁体の沈着により、該配置構成は電気的に絶縁される。
【０００３】
さらに経験によって、シリコン層を選択酸化する手法が知られている。このＬＯＣＯＳ（local oxidation of silicon）法は、たとえばＭＯＳトランジスタを有するマイクロチップを製造する際に、フィールド酸化物領域をゲート酸化物の周辺に形成するために使用される。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、導体路および抵抗を半導体素子に形成するための新たな手段を提供することである。
【課題を解決するための手段】
【０００５】
前記課題は、前記導電層を一部の領域で深達酸化（Durchoxidieren）することによって、少なくとも１つの導体路および／または少なくとも１つの抵抗を形成して、導電層の少なくとも一領域を、酸化された領域によって、該導電層の他の領域に対して電気的に絶縁することを特徴とする製造方法によって解決される。
【発明を実施するための最良の形態】
【０００６】
本発明によって、導体路および抵抗路を半導体素子に形成するための新たな手段が提供される。
【０００７】
本発明によれば、半導体素子の導電層が一部の領域で深達酸化されることにより、導電層の少なくとも一領域が、すなわち導体路および抵抗の配置構成が、酸化された領域によって該導電層の他の領域に対して電気的に絶縁される。
【０００８】
本発明では、ＬＯＣＯＳ方式は導体路および抵抗の配置構成を導電層において形成するのにも適していることが認識されている。というのも、この方式では、所期のように導電層の個々の領域が深達酸化されることにより、導電層の他の領域に対して電気的に絶縁されるからである。特に有利なのは、たとえばヒータ構造および圧電抵抗を実現するために、熱伝導性が悪い薄いメンブレン上ないしは該メンブレン内にも導体路および抵抗を形成できることである。この場合、厚い酸化物領域は有利には、メンブレンを安定させるために使用される。厚い酸化物領域によって、とりわけ熱絶縁が良好になる。
【０００９】
基本的に、とりわけ導電層の性質に関しては、本発明による半導体素子を実現するために種々の手段が存在する。重要なのは、導電層の材料が深達酸化可能であり、その際に得られる酸化物が良好な電気的絶縁体を形成することである。
【００１０】
有利な変形形態では、多結晶シリコン層が導電層として使用される。多結晶シリコン層は、半導体技術から公知の手法によって非常に簡単に形成することができる。多結晶シリコン層の他に択一的に、単結晶シリコン層も導電層として使用することができる。この変形形態では、構成素子は、有利にはＳＯＩ（silicon on insulator）ウェハによって実現される。ＳＯＩウェハは、少なくとも１つの絶縁層が配置された基板から成る。絶縁層上には薄い単結晶シリコン層が設けられており、本発明の方法によって、この単結晶シリコン層に導体路および抵抗の配置構成が非常に簡単に構成される。さらにシリコン層には、選択酸化前または選択酸化後に、任意のドーピング物質濃度およびドーピング物質深度のｐ型および／またはｎ型のドーピングが施される。このことはとりわけ、抵抗の電気的な寸法決めの際に有利である。ここでは、ドーピング材料は全面積にわたって、または局所的に制限されてシリコン層に挿入される。シリコン層にドーピングするために、たとえばインプランテーションまたは熱拡散等の公知の手法を使用することもできる。
【００１１】
金属が深達酸化可能であれば、導電層として薄い金属層も考えられる。この金属は、たとえばアルミニウムまたはチタンである。この場合、適切な金属酸化物によって導体路および抵抗の配置構成が導電層の他の領域に対して電気的に絶縁される。
【００１２】
導体路および抵抗の配置構成を本発明の半導体素子の導電層にどのように形成するかは、初期基板の材料および性質にのみ依存するのではなく、形成すべき構成素子構造ないしは半導体素子の機能にも依存する。それに相応して、本発明による方法を実施するために多数の変形形態が考えられる。重要なのは、導電層が一部の領域で深達酸化され、該導電層の少なくとも一領域が、酸化された領域によって該導電層の他の領域に対して電気的に絶縁されることである。導電層における導体路および抵抗の配置構成の定義は、有利にはマスク層によって実施される。このマスク層は、導電層上に形成されて構造化される。ここでは、導電層の酸化すべき領域は露出され、熱酸化の枠内で深達酸化される。
【実施例】
【００１３】
すでに前記で述べたように、本発明の思想を有利に構成し発展させるために、種々の手段が存在する。これらの手段は、独立請求項の以下に記載された請求項と、本発明の幾つかの実施例の、図面に基づく以下の説明とに記載されている。
【００１４】
図１〜４に示された半導体素子を製造するための初期基板として、酸化されたシリコンウェハ１を使用した。酸化シリコン層２上には窒化シリコン層３が沈着され、該窒化シリコン層３上にはポリシリコン層４が沈着されている。窒化シリコン層３およびポリシリコン層４は、図示された各半導体素子の導電層を形成している。このポリシリコン層４は、半導体素子の機能に依存して、局所的または全面的にｐ型および／またはｎ型ドーピングされる。さらにインプランテーションまたは拡散によって、異なるドーピング物質および異なるドーピング物質濃度を有する領域を形成することもできる。構成素子構造に幾らか発生する応力は、たとえば酸化物、窒化物、ＳｉＣ等から成る適切な付加的なカバー層によって調整することができる。このことはここでは図示されていない。
【００１５】
しかし、図１〜４に示された半導体素子を、ＳＯＩウェハをベースとして製造することもできる。ＳＯＩウェハには単結晶シリコン層が設けられている。この単結晶シリコン層は窒化シリコン層Ｓｉ３Ｎ４および／または酸化シリコン層ＳｉＯ２によって、シリコン基板に対して絶縁されている。ＳＯＩウェハを使用する際には、単結晶シリコン層が導電層として使用される。この単結晶シリコン層はポリシリコン層４と同等に扱われる。このことは以下でより詳細に説明される。
【００１６】
ポリシリコン層４上には、たとえば熱酸化によって、薄い酸化シリコン層ＳｉＯ２５が形成されている。その後、この酸化シリコン層ＳｉＯ２５上に窒化シリコン層Ｓｉ３Ｎ４６がマスク層として沈着されている。マスク層６は、形成すべき導電路および抵抗の配置構成に相応して構造化される。その際には、ポリシリコン層４で酸化すべき領域が露出される。この露出された領域は熱酸化の枠内で表層酸化されている。ここでは、酸化条件、とりわけ酸化持続時間は、ポリシリコン層４が完全に深達酸化されるように選択されている。窒化シリコン層３はここでは、酸化ストップ層として使用される。この酸化ステップで、ポリシリコン層４に表層酸化された領域７が形成され、この領域によって導体路が、ポリシリコン層４の他の領域に対して電気的に絶縁される。酸化シリコン層５は、まず第一に、応力補償のためにマスク層６の下方で使用され、処理の要求に応じて省略することもできる。ポリシリコン層４を一部の領域で深達酸化する酸化ステップ中に、マスク層６の窒化シリコン上にも酸化物層９が形成されている。この酸化物層９はＲｅｏｘ層と称される。
【００１７】
アルミニウムボンディングランド１０とポリシリコン層４に形成された導体路８との電気的な接続は、図１に示された半導体素子ではコンタクト孔１１を介して行われる。このコンタクト孔１１は後に、Ｒｅｏｘ層９、マスク層６および酸化シリコン層５に形成されている。図２に示された半導体素子では、Ｒｅｏｘ層９およびマスク層６が除去された後に、コンタクト孔１１が酸化シリコン層５に形成されている。
【００１８】
最後に、たとえばＫＯＨによって空洞１３をウェハ裏面にエッチングによって形成することにより、メンブレン１２が露出される。このようにして、加熱導体構造の領域において熱流出が小さくなる。窒化シリコン層３は、空洞１３のエッチング形成時にエッチングストップ層として使用される。このようにして、定義された目標厚さを有するメンブレンを非常に良好に形成することができる。したがって窒化シリコン層３は、ポリシリコン層４を局所的に深達酸化する際の酸化ストップ層の機能と、空洞１３をエッチング形成する際のエッチングストップ層の機能と両方引き継ぐ。さらに、窒化シリコン層３を介してメンブレン応力が調整される。
【００１９】
図１および２に示された半導体素子は、ガスセンサにおいて使用するために構成することができる。このことは図３および４に示されている。このためには、メンブレン１２上にプラチナ層１５が形成されている。プラチナ層の代わりに、別の金属層を形成することもできる。このプラチナ層１５から個々のＰｔ導体路１６が構造化されて取り出され、メンブレン１２の加熱導体路８上に配置される。プラチナ層１５上には、酸化シリコン、窒化シリコンおよび／または酸化窒化シリコンから成る絶縁層１７が沈着されており、この絶縁層１７は加熱導体構造の領域において、部分的にＰｔ導体路１６上では除去されている。その代わり、加熱導体構造およびＰｔ導体路１６上にはガス感知層１８が取り付けられている。ガスが加えられると、このガス感応層１８の電気的な抵抗が変化し、このことはＰｔ導体路１６によって検出される。加熱導体構造によって加熱することにより、ガス感応層の反応性が向上される。
【００２０】
図５は、Ｒｅｏｘ層および酸化マスクが除去された半導体素子を示している。この半導体素子は、フローセンサにおいて使用するために構想されている。ここでも、メンブレン１２内の表層酸化された領域７上にＰｔ導体路１６が形成されている。表層酸化される領域７の大きさは、任意に選択することができる。しかしここでは、絶縁層１７はコンタクト孔１１以外の半導体素子の全面積にわたって延在している。Ｐｔ導体路１６はここでは、メンブレン１２において温度を発生し、温度分布を測定するために使用される。温度分布の対称性はメンブレン１２上のガス流によって変化されるので、温度分布を検出することにより、流速および流動方向を予測することができる。
【００２１】
最後に、導電層を選択酸化するための本発明の方法によって、たとえばＩＲ光源、フレネルレンズ、マイクロフィルタ、サーモパイル等の別の機能を有する構成素子も製造できることにも留意されたい。
【図面の簡単な説明】
【００２２】
【図１】加熱構造を有するメンブレンが形成された本発明の半導体素子の断面を示している。
【図２】マスク層が除去された後の、図１に示された半導体素子を示している。
【図３】ガスセンサ素子として構成された、図１に示された半導体素子を示している。
【図４】ガスセンサとして構成された、図２に示された半導体素子を示している。
【図５】フローセンサ素子として構成された半導体素子の断面を示している。
【符号の説明】
【００２３】
１    シリコンウェハ
２    酸化シリコン層
３    窒化シリコン層‐酸化およびエッチングのストップ層
４    ポリシリコン層
５    酸化シリコン層
６    窒化シリコン層‐マスク層／酸化マスク
７    表層酸化された領域
８    導体路／加熱導体路／加熱導体構造
９    Ｒｅｏｘ層
１０  アルミニウムボンディングランド
１１  コンタクト孔
１２  メンブレン
１３  空洞
１４  ‐
１５  プラチナ層
１６  Ｐｔ導体路
１７  絶縁層
１８  ガス感応層
【図１】
2005005678.tif 000003
【図２】
2005005678.tif 000004
【図３】
2005005678.tif 000005
【図４】
2005005678.tif 000006
【図５】
2005005678.tif 000007