(57)【要約】【課題】対象物上の周期的なパターン中の欠陥を精度よく検出する。【解決手段】欠陥検出装置では基板上の第１ないし第３検査領域が撮像されて第１ないし第３画像が取得される。ずれ量取得部５１では第１画像と第２画像との間の第１ずれ量、および、第２画像と第３画像との間の第２ずれ量が取得される。差分画像生成部５２では、第１ずれ量に基づいて第２画像に対して第１画像の位置を合わせつつ両画像間の第１差分画像が生成されるとともに、第２ずれ量に基づいて第３画像に対して第２画像の位置を合わせつつ両画像間の第２差分画像が生成される。そして、第２ずれ量に基づいて第１差分画像に対して第２差分画像の位置が合わせられ、位置調整後の第２差分画像と第１差分画像とを比較することにより、基板上の周期的なパターン中の欠陥が精度よく検出される。【選択図】図２
2005308464.tif 000002
【特許請求の範囲】
【請求項１】
対象物上の周期性を有するパターンの欠陥を検出する欠陥検出装置であって、
対象物を撮像する撮像部と、
対象物上の第１領域の第１画像と、前記第１領域と同じパターンが形成された第２領域の第２画像との間の第１ずれ量を取得するとともに、前記第２画像と、前記第２領域と同じパターンが形成された第３領域の第３画像との間の第２ずれ量を取得するずれ量取得部と、
前記第１ずれ量に基づいて前記第２画像に対して前記第１画像の位置を相対的に合わせつつ前記第１画像と前記第２画像との第１差分画像を生成するとともに、前記第１ずれ量の場合と同様の手法にて前記第２ずれ量に基づいて前記第３画像に対して前記第２画像の位置を相対的に合わせつつ前記第２画像と前記第３画像との第２差分画像を生成する差分画像生成部と、
前記第１ずれ量または前記第２ずれ量に基づいて前記第２差分画像に対して前記第１差分画像の位置を相対的に合わせる位置調整部と、
位置調整後の前記第１差分画像と前記第２差分画像とを比較して欠陥を検出する欠陥検出部と、
を備えることを特徴とする欠陥検出装置。
【請求項２】
請求項１に記載の欠陥検出装置であって、
前記ずれ量取得部が、
同時に入力される２つの領域の２つの画像のうち一方の画像に対して他方の画像を相対的に複数通りに移動した場合の前記２つの画像の複数の差分画像の画素を並行して順次出力する複数の第１差分回路と、
前記複数の第１差分回路からの出力をそれぞれ加算して得られる複数の加算値のうち、最小のものに対応する前記２つの画像の間のずれ量を選択するずれ量選択回路と、
を有し、
前記差分画像生成部が、
前記複数の第１差分回路よりも遅れて同時に入力される前記２つの画像のうち一方の画像に対して他方の画像を相対的に複数通りに移動した場合の前記２つの画像の複数の差分画像の画素を並行して順次出力する複数の第２差分回路と、
前記ずれ量選択回路にて選択されたずれ量に基づいて前記複数の第２差分回路からの出力のいずれかを選択する差分選択回路と、
を有することを特徴とする欠陥検出装置。
【請求項３】
対象物上の周期性を有するパターンの欠陥を検出する欠陥検出装置であって、
対象物を撮像する撮像部と、
対象物上の第１領域の第１画像と、前記第１領域と同じパターンが形成された第２領域の第２画像との間の第１ずれ量を取得する第１ずれ量取得部と、
前記第１ずれ量取得部の動作に並行して、前記第２画像と、前記第２領域と同じパターンが形成された第３領域の第３画像との間の第２ずれ量を取得する第２ずれ量取得部と、
前記第１ずれ量に基づいて前記第２画像に対して前記第１画像の位置を合わせつつ前記第１画像と前記第２画像との第１差分画像を生成する第１差分画像生成部と、
前記第１差分画像生成部の動作に並行して、前記第２ずれ量に基づいて前記第２画像に対して前記第３画像の位置を合わせつつ前記第２画像と前記第３画像との第２差分画像を生成する第２差分画像生成部と、
前記第１差分画像と前記第２差分画像とを比較して欠陥を検出する欠陥検出部と、
を備えることを特徴とする欠陥検出装置。
【請求項４】
請求項３に記載の欠陥検出装置であって、
前記第１ずれ量取得部および前記第１差分画像生成部の組合せ、並びに、前記第２ずれ量取得部および前記第２差分画像生成部の組合せのそれぞれにおいて、
ずれ量取得部が、
同時に入力される２つの領域の２つの画像のうち一方の画像に対して他方の画像を相対的に複数通りに移動した場合の前記２つの画像の複数の差分画像の画素を並行して順次出力する複数の第１差分回路と、
前記複数の第１差分回路からの出力をそれぞれ加算して得られる複数の加算値のうち、最小のものに対応する前記２つの画像の間のずれ量を選択するずれ量選択回路と、
を有し、
差分画像生成部が、
前記複数の第１差分回路よりも遅れて同時に入力される前記２つの画像のうち一方の画像に対して他方の画像を相対的に複数通りに移動した場合の前記２つの画像の複数の差分画像の画素を並行して順次出力する複数の第２差分回路と、
前記ずれ量選択回路にて選択されたずれ量に基づいて前記複数の第２差分回路からの出力のいずれかを選択する差分選択回路と、
を有することを特徴とする欠陥検出装置。
【請求項５】
請求項１ないし４のいずれかに記載の欠陥検出装置であって、
前記第１差分画像および前記第２差分画像が多階調画像であり、
前記欠陥検出部が、前記第１差分画像の各画素値および前記第２差分画像の対応する画素値によりテーブルを参照し、前記第１差分画像および前記第２差分画像の双方において画素値が大きい領域を示す新たな画像を生成し、前記新たな画像に基づいて欠陥を検出することを特徴とする欠陥検出装置。
【請求項６】
対象物上の周期性を有するパターンの欠陥を検出する欠陥検出方法であって、
対象物上の第１領域の第１画像を取得する工程と、
前記第１領域と同じパターンが形成された第２領域の第２画像を取得する工程と、
前記第２領域と同じパターンが形成された第３領域の第３画像を取得する工程と、
前記第１画像と前記第２画像との間の第１ずれ量を取得する工程と、
前記第２画像と前記第３画像との間の第２ずれ量を取得する工程と、
前記第１ずれ量に基づいて前記第２画像に対して前記第１画像の位置を相対的に合わせつつ前記第１画像と前記第２画像との第１差分画像を生成する工程と、
前記第１差分画像を生成する工程と同様の手法により、前記第２ずれ量に基づいて前記第３画像に対して前記第２画像の位置を相対的に合わせつつ前記第２画像と前記第３画像との第２差分画像を生成する工程と、
前記第１ずれ量または前記第２ずれ量に基づいて前記第２差分画像に対して前記第１差分画像の位置を相対的に合わせる工程と、
位置調整後の前記第１差分画像と前記第２差分画像とを比較して欠陥を検出する工程と、
を備えることを特徴とする欠陥検出方法。
【請求項７】
請求項６に記載の欠陥検出方法であって、
前記第３画像を取得する工程と、前記第１ずれ量を取得する工程とが並行して実行され、
前記第２ずれ量を取得する工程と、前記第１差分画像を生成する工程とが並行して実行されることを特徴とする欠陥検出方法。
【請求項８】
対象物上の周期性を有するパターンの欠陥を検出する欠陥検出方法であって、
対象物上の第１領域の第１画像を取得する工程と、
前記第１領域と同じパターンが形成された第２領域の第２画像を取得する工程と、
前記第２領域と同じパターンが形成された第３領域の第３画像を取得する工程と、
前記第１画像と前記第２画像との間の第１ずれ量を取得する工程と、
前記第２画像と前記第３画像との間の第２ずれ量を取得する工程と、
前記第１ずれ量に基づいて前記第２画像に対して前記第１画像の位置を合わせつつ前記第１画像と前記第２画像との第１差分画像を生成する工程と、
前記第２ずれ量に基づいて前記第２画像に対して前記第３画像の位置を合わせつつ前記第２画像と前記第３画像との第２差分画像を生成する工程と、
前記第１差分画像と前記第２差分画像とを比較して欠陥を検出する工程と、
を備えることを特徴とする欠陥検出方法。
【請求項９】
請求項８に記載の欠陥検出方法であって、
前記第１ずれ量を取得する工程と、前記第２ずれ量を取得する工程とが並行して実行され、
前記第１差分画像を生成する工程と、前記第２差分画像を生成する工程とが並行して実行されることを特徴とする欠陥検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、対象物上の周期性を有するパターンの欠陥を検出する技術に関する。
【背景技術】
【０００２】
半導体基板やプリント配線基板等の外観を検査する分野において、従来より様々な検査手法が用いられている。例えば、特許文献１では、２値の被検査画像を２値の参照画像に対して相対的に移動した複数の位置において両画像間の値が不一致の画素数をそれぞれカウントし、不一致の画素数が最小となる時の被検査画像の相対移動量を被検査画像と参照画像との間の位置ずれ量として両画像の位置ずれを補正することにより、被検査画像中の欠陥を検出する手法が開示されている。また、特許文献２では、第１画像と第２画像とを比較して差分画像を生成し、続いて、第２画像と第３画像とを比較してもう１つの差分画像を生成し、両差分画像とを比較することにより第２画像に存在する欠陥を検出する手法が開示されている。
【特許文献１】特開昭６０−５７９２９号公報
【特許文献２】特開昭６１−２０５８１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、特許文献２の手法を用いることにより、半導体基板（以下、「基板」という。）においてチップとなる部分であるダイ同士のパターンを比較して欠陥を検出する際に、ダイの配列方向と基板の撮像部に対する移動方向とが僅かにずれてしまうと複数のダイの画像間に位置ずれが生じてしまう。その結果、例えば、３つの画像を順次取得しながら２つの差分画像を順次生成してこれらの差分画像を比較しようとしても２つの差分画像の間では互いに対応する画素の位置がずれてしまい、欠陥を正確に検出することができなくなってしまう。特に、近年では基板上のパターンの微細化に伴い、検出すべき欠陥の大きさが小さくなるとともに、画像中の１つの画素に対応する基板上の領域も小さくなってきており、機械的に基板の傾きを補正したとしても、取得される複数の画像間には、無視できない程度の位置ずれが生じてしまう。
【０００４】
本発明は上記課題に鑑みなされたものであり、対象物上の周期的なパターン中の欠陥を精度よく検出することを目的としている。
【課題を解決するための手段】
【０００５】
請求項１に記載の発明は、対象物上の周期性を有するパターンの欠陥を検出する欠陥検出装置であって、対象物を撮像する撮像部と、対象物上の第１領域の第１画像と、前記第１領域と同じパターンが形成された第２領域の第２画像との間の第１ずれ量を取得するとともに、前記第２画像と、前記第２領域と同じパターンが形成された第３領域の第３画像との間の第２ずれ量を取得するずれ量取得部と、前記第１ずれ量に基づいて前記第２画像に対して前記第１画像の位置を相対的に合わせつつ前記第１画像と前記第２画像との第１差分画像を生成するとともに、前記第１ずれ量の場合と同様の手法にて前記第２ずれ量に基づいて前記第３画像に対して前記第２画像の位置を相対的に合わせつつ前記第２画像と前記第３画像との第２差分画像を生成する差分画像生成部と、前記第１ずれ量または前記第２ずれ量に基づいて前記第２差分画像に対して前記第１差分画像の位置を相対的に合わせる位置調整部と、位置調整後の前記第１差分画像と前記第２差分画像とを比較して欠陥を検出する欠陥検出部とを備える。
【０００６】
請求項２に記載の発明は、請求項１に記載の欠陥検出装置であって、前記ずれ量取得部が、同時に入力される２つの領域の２つの画像のうち一方の画像に対して他方の画像を相対的に複数通りに移動した場合の前記２つの画像の複数の差分画像の画素を並行して順次出力する複数の第１差分回路と、前記複数の第１差分回路からの出力をそれぞれ加算して得られる複数の加算値のうち、最小のものに対応する前記２つの画像の間のずれ量を選択するずれ量選択回路とを有し、前記差分画像生成部が、前記複数の第１差分回路よりも遅れて同時に入力される前記２つの画像のうち一方の画像に対して他方の画像を相対的に複数通りに移動した場合の前記２つの画像の複数の差分画像の画素を並行して順次出力する複数の第２差分回路と、前記ずれ量選択回路にて選択されたずれ量に基づいて前記複数の第２差分回路からの出力のいずれかを選択する差分選択回路とを有する。
【０００７】
請求項３に記載の発明は、対象物上の周期性を有するパターンの欠陥を検出する欠陥検出装置であって、対象物を撮像する撮像部と、対象物上の第１領域の第１画像と、前記第１領域と同じパターンが形成された第２領域の第２画像との間の第１ずれ量を取得する第１ずれ量取得部と、前記第１ずれ量取得部の動作に並行して、前記第２画像と、前記第２領域と同じパターンが形成された第３領域の第３画像との間の第２ずれ量を取得する第２ずれ量取得部と、前記第１ずれ量に基づいて前記第２画像に対して前記第１画像の位置を合わせつつ前記第１画像と前記第２画像との第１差分画像を生成する第１差分画像生成部と、前記第１差分画像生成部の動作に並行して、前記第２ずれ量に基づいて前記第２画像に対して前記第３画像の位置を合わせつつ前記第２画像と前記第３画像との第２差分画像を生成する第２差分画像生成部と、前記第１差分画像と前記第２差分画像とを比較して欠陥を検出する欠陥検出部とを備える。
【０００８】
請求項４に記載の発明は、請求項３に記載の欠陥検出装置であって、前記第１ずれ量取得部および前記第１差分画像生成部の組合せ、並びに、前記第２ずれ量取得部および前記第２差分画像生成部の組合せのそれぞれにおいて、ずれ量取得部が、同時に入力される２つの領域の２つの画像のうち一方の画像に対して他方の画像を相対的に複数通りに移動した場合の前記２つの画像の複数の差分画像の画素を並行して順次出力する複数の第１差分回路と、前記複数の第１差分回路からの出力をそれぞれ加算して得られる複数の加算値のうち、最小のものに対応する前記２つの画像の間のずれ量を選択するずれ量選択回路とを有し、差分画像生成部が、前記複数の第１差分回路よりも遅れて同時に入力される前記２つの画像のうち一方の画像に対して他方の画像を相対的に複数通りに移動した場合の前記２つの画像の複数の差分画像の画素を並行して順次出力する複数の第２差分回路と、前記ずれ量選択回路にて選択されたずれ量に基づいて前記複数の第２差分回路からの出力のいずれかを選択する差分選択回路とを有する。
【０００９】
請求項５に記載の発明は、請求項１ないし４のいずれかに記載の欠陥検出装置であって、前記第１差分画像および前記第２差分画像が多階調画像であり、前記欠陥検出部が、前記第１差分画像の各画素値および前記第２差分画像の対応する画素値によりテーブルを参照し、前記第１差分画像および前記第２差分画像の双方において画素値が大きい領域を示す新たな画像を生成し、前記新たな画像に基づいて欠陥を検出する。
【００１０】
請求項６に記載の発明は、対象物上の周期性を有するパターンの欠陥を検出する欠陥検出方法であって、対象物上の第１領域の第１画像を取得する工程と、前記第１領域と同じパターンが形成された第２領域の第２画像を取得する工程と、前記第２領域と同じパターンが形成された第３領域の第３画像を取得する工程と、前記第１画像と前記第２画像との間の第１ずれ量を取得する工程と、前記第２画像と前記第３画像との間の第２ずれ量を取得する工程と、前記第１ずれ量に基づいて前記第２画像に対して前記第１画像の位置を相対的に合わせつつ前記第１画像と前記第２画像との第１差分画像を生成する工程と、前記第１差分画像を生成する工程と同様の手法により、前記第２ずれ量に基づいて前記第３画像に対して前記第２画像の位置を相対的に合わせつつ前記第２画像と前記第３画像との第２差分画像を生成する工程と、前記第１ずれ量または前記第２ずれ量に基づいて前記第２差分画像に対して前記第１差分画像の位置を相対的に合わせる工程と、位置調整後の前記第１差分画像と前記第２差分画像とを比較して欠陥を検出する工程とを備える。
【００１１】
請求項７に記載の発明は、請求項６に記載の欠陥検出方法であって、前記第３画像を取得する工程と、前記第１ずれ量を取得する工程とが並行して実行され、前記第２ずれ量を取得する工程と、前記第１差分画像を生成する工程とが並行して実行される。
【００１２】
請求項８に記載の発明は、対象物上の周期性を有するパターンの欠陥を検出する欠陥検出方法であって、対象物上の第１領域の第１画像を取得する工程と、前記第１領域と同じパターンが形成された第２領域の第２画像を取得する工程と、前記第２領域と同じパターンが形成された第３領域の第３画像を取得する工程と、前記第１画像と前記第２画像との間の第１ずれ量を取得する工程と、前記第２画像と前記第３画像との間の第２ずれ量を取得する工程と、前記第１ずれ量に基づいて前記第２画像に対して前記第１画像の位置を合わせつつ前記第１画像と前記第２画像との第１差分画像を生成する工程と、前記第２ずれ量に基づいて前記第２画像に対して前記第３画像の位置を合わせつつ前記第２画像と前記第３画像との第２差分画像を生成する工程と、前記第１差分画像と前記第２差分画像とを比較して欠陥を検出する工程とを備える。
【００１３】
請求項９に記載の発明は、請求項８に記載の欠陥検出方法であって、前記第１ずれ量を取得する工程と、前記第２ずれ量を取得する工程とが並行して実行され、前記第１差分画像を生成する工程と、前記第２差分画像を生成する工程とが並行して実行される。
【発明の効果】
【００１４】
本発明によれば、対象物上の周期的なパターン中の欠陥を精度よく検出することができる。
【００１５】
また、請求項２および４の発明では、ずれ量取得部および差分画像生成部を電気的回路を用いて容易に構築することができる。
【００１６】
また、請求項５の発明では、欠陥検出精度を高度に調整することができる。
【００１７】
また、請求項７および９の発明では、欠陥検出に係る処理を速やかに行うことができる。
【発明を実施するための最良の形態】
【００１８】
図１は、本発明の第１の実施の形態に係る欠陥検出装置１の構成を示す図である。欠陥検出装置１は、周期性を有するパターンが形成された基板９を保持するステージ２、基板９を撮像して基板９の画像のデータを取得する撮像部３、および、撮像部３に対してステージ２を相対的に移動するステージ駆動部２１を備える。
【００１９】
ステージ駆動部２１はステージ２を図１中のＸ方向に移動するＸ方向移動機構２２、および、Ｙ方向に移動するＹ方向移動機構２３を有する。Ｘ方向移動機構２２はモータ２２１にボールねじ（図示省略）が接続され、モータ２２１が回転することにより、Ｙ方向移動機構２３がガイドレール２２２に沿って図１中のＸ方向に移動する。Ｙ方向移動機構２３もＸ方向移動機構２２と同様の構成となっており、モータ２３１が回転するとボールねじ（図示省略）によりステージ２がガイドレール２３２に沿ってＹ方向に移動する。
【００２０】
撮像部３は、照明光を出射する照明部３１、基板９に照明光を導くとともに基板９からの光が入射する光学系３２、および、光学系３２により結像された基板９の像を電気信号に変換するＣＣＤのラインセンサ３３を有し、ステージ駆動部２１がラインセンサ３３の受光素子の配列方向に垂直な方向に基板９を移動することにより、ラインセンサ３３から２次元の画像データが出力される。なお、本実施の形態では撮像部３が有する２値化回路により２値画像が取得されるものとする。
【００２１】
欠陥検出装置１は、撮像部３により取得される画像の各画素値が順次入力される処理部５、および、各種演算処理を行うＣＰＵや各種情報を記憶するメモリ等により構成されたコンピュータ４をさらに備え、コンピュータ４は欠陥検出装置１の各構成を制御する制御部としての役割を果たす。
【００２２】
図２は処理部５の構成を示す図である。処理部５は、取得される複数の画像のうち連続して取得される２つの画像間のずれ量を取得するずれ量取得部５１、ずれ量に基づいて２つの画像の位置ずれを補正しつつ差分画像を生成する差分画像生成部５２、生成された差分画像に対して別のタイミングで既に生成されている他の差分画像の位置を合わせる位置調整回路５３、並びに、位置調整後の両差分画像を比較して欠陥を検出するＡＮＤ回路５４を有する。
【００２３】
取得される画像の各画素値はずれ量取得部５１および第１遅延回路５５１に順次出力され、第１遅延回路５５１では入力される画素値を１画像分だけ遅延させてずれ量取得部５１および差分画像生成部５２へと出力する。これにより、ずれ量取得部５１には、撮像部３から直接入力される画像の各画素値、および、この画像の直前に取得された画像の対応する画素値が同時に入力される。以下の説明では、撮像部３から直接入力される画像を「後続画像」と呼び、後続画像の直前に取得された画像を「先行画像」と呼ぶ。
【００２４】
ずれ量取得部５１は、先行画像の画素値が入力されるラインバッファ５１１、所定の行方向および列方向に配列された複数のシフトレジスタ５１２、および、入力される２つの画素値（すなわち、先行画像および後続画像の画素値）の排他的論理和を出力する複数の排他的論理和回路（以下、「ＸＯＲ回路」という。）５１３を有する。なお、以下の説明では、シフトレジスタ５１２が５行４列に配列されているものとするが、実際には、ずれ量取得部５１には多数のシフトレジスタ５１２が配列される。
【００２５】
横方向（行方向）に並ぶシフトレジスタ５１２の各行においてラインバッファ５１１側の先頭のシフトレジスタ５１２には、その行番号に応じて遅延された画素値がラインバッファ５１１から入力される。すなわち、先行画像の一の注目画素値が最下段の行（第１行）の先頭のシフトレジスタ５１２ａに入力される際には、１つ上の行（第２行）の先頭のシフトレジスタ５１２には先行画像において注目画素値より１ライン分だけ先行して入力された画素値が入力され、最上段の行（第５行）の先頭のシフトレジスタ５１２には一の画素値より４ライン分だけ先行して入力された画素値が入力される。行方向に並ぶ複数のシフトレジスタ５１２のそれぞれでは、ラインバッファ５１１側に隣接するシフトレジスタ５１２またはラインバッファ５１１から一の画素値が入力されると、次のクロックのパルスに応じてラインバッファ５１１とは反対側に（すなわち、下流側に）隣接するシフトレジスタ５１２へとこの画素値を出力する（ただし、下流側に隣接するシフトレジスタ５１２が存在する場合に限る。）。
【００２６】
このとき、先頭のシフトレジスタ５１２にそれぞれ入力される５個の画素値、および、複数のシフトレジスタ５１２からそれぞれ出力される複数の画素値はそれぞれ対応する複数のＸＯＲ回路５１３へと入力される。したがって、全体では先行画像の一部の領域に含まれる各画素値が同時に対応するＸＯＲ回路５１３に入力されることとなる。
【００２７】
また、ずれ量取得部５１は、後続画像の各画素値が撮像部３から順次入力されるラインバッファ５１４、および、２つのシフトレジスタ５１５を有する。ラインバッファ５１４および２つのシフトレジスタ５１５により、シフトレジスタ５１２の配列において第３行の先頭から２番目のシフトレジスタ５１２ｂから出力される画素値（以下、「基準位置の画素値」という。）に対応する後続画像の画素値が各ＸＯＲ回路５１３に同時に入力される。言い換えると、後続画像の一の画素の値が各ＸＯＲ回路５１３に入力される際には、一の画素に対応する先行画像の画素の値およびその画素の周囲の複数の画素の値がＸＯＲ回路５１３にそれぞれ入力されることとなる。
【００２８】
ずれ量取得部５１は、それぞれが２つのカウンタ５１６ａ，５１６ｂを有する複数のカウンタ部５１６、カウンタ５１６ａ，５１６ｂを切り替える複数のカウンタ切替部５１７、並びに、複数のカウンタ部５１６に接続された１つのずれ量選択回路５１８をさらに有する。各ＸＯＲ回路５１３からの値はカウンタ切替部５１７を介して２つのカウンタ５１６ａ，５１６ｂのいずれかに入力されて加算され、複数のカウンタ部５１６における加算値がずれ量選択回路５１８に出力される。
【００２９】
差分画像生成部５２は、第１遅延回路５５１から画素値が入力される第２遅延回路５５２、第２遅延回路５５２から画素値が入力される第３遅延回路５５３、図２中において符号５１０ａを付す矩形にて囲む構成（以下、「第１差分回路マトリクス５１０ａ」という。）と同一の構成である第２差分回路マトリクス５１０ｂ、および、第２差分回路マトリクス５１０ｂの複数のＸＯＲ回路５１３からの複数の値を選択する差分選択回路５２１を有する。第２差分回路マトリクス５１０ｂには、第１および第２遅延回路５５１，５５２により上述の後続画像（すなわち、撮像部３により取得途上にある画像）に対して２画像分だけ先行して取得された画像の画素値、並びに、第１ないし第３遅延回路５５１〜５５３により後続画像に対して３画像分だけ先行して取得された画像の画素値が同時に入力される。なお、第１差分回路マトリクス５１０ａと第２差分回路マトリクス５１０ｂにより、ずれ量取得部５１および差分画像生成部５２を電気的回路として容易に構築することが可能とされる。
【００３０】
処理部５は、差分選択回路５２１から入力される値を１画像分だけ遅延させて出力する第４遅延回路５５４をさらに有し、ＡＮＤ回路５４には位置調整回路５３および第４遅延回路５５４から２つの値が入力される。
【００３１】
図３は欠陥検出装置１が基板９上の欠陥を検出する処理の流れを示す図である。また、図４は欠陥検出装置１における欠陥検出処理のタイムチャートであり、図３中に示す各期間Ｐ１１〜Ｐ１５における処理対象の画像を説明するためのものである。なお、図４では、以下の説明において述べる画像に付す符号にて処理対象の画像を示している。以下、図２および図４を参照しつつ図３に沿って欠陥検出装置１による欠陥検出処理について説明する。
【００３２】
欠陥検出装置１では、まず、ステージ駆動部２１により基板９上の一の検査領域（以下、「第１検査領域」という。）が撮像部３による撮像位置に合わせられ、第１検査領域の画像が取得される（ステップＳ１１）。以下、第１検査領域の画像を「第１画像」という。
【００３３】
図５は取得される画像の一例を示す図であり、３つの画像を並べて示している。図５の左側は第１画像Ａを示し、中央の画像および右側の画像は後述する２つの画像Ｂ，Ｃを示している。基板９上の第１検査領域には、所定の配線パターンが形成されており、図５の左側に示すように第１画像Ａには配線を示すパターン８１Ａが含まれる。図４中の期間Ｐ１１において、撮像部３から出力される第１画像Ａの各画素値は図２のずれ量取得部５１および第１遅延回路５５１へと順次入力される。
【００３４】
第１画像Ａが取得されると、基板９上において第１検査領域から所定の周期（例えば、基板９上に配列形成されるダイのパターンの中心間の距離）だけ離れた他の検査領域（以下、「第２検査領域」という。）が撮像位置に合わせられ、図５の中央に示す第２検査領域の画像（以下、「第２画像」という。）Ｂが取得される（ステップＳ１２）。基板９上の第２検査領域には第１検査領域と同じパターンが形成されており、図５の中央に示すように第２画像Ｂにはパターン８１Ａと同じパターン８１Ｂが含まれている。また、パターン８１Ｂには符号８１１を付す微小な欠陥が存在している。第１画像Ａと第２画像Ｂとの間には、例えば、ステージ駆動部２１によるステージ２の移動方向と基板９上のパターンの配列方向とが僅かに傾いた状態で画像が取得された場合に生じる位置ずれが発生しており、第１画像Ａのパターン８１Ａと第２画像Ｂのパターン８１ＢとがＹ方向に関して距離ｄ１だけずれている。なお、Ｘ方向には位置ずれはほとんど生じていないものとする。
【００３５】
図４中の期間Ｐ１２において、撮像部３から出力される第２画像Ｂの各画素値は図２のずれ量取得部５１および第１遅延回路５５１へと順次入力され、これに並行して第１遅延回路５５１から第１画像Ａの対応する画素値がずれ量取得部５１および第２遅延回路５５２へと出力される。これにより、第１差分回路マトリクス５１０ａの複数のＸＯＲ回路５１３には、第２画像Ｂの一の位置の画素値が入力されると同時に、第１画像Ａの対応する位置の周囲（当該位置を含む。）の複数の画素値もそれぞれ入力され、各ＸＯＲ回路５１３から同時に入力される２つの画素値の排他的論理和が出力される。具体的には、２つの画像Ａ，Ｂの画素値が一致する場合には「０」が出力され、相違する場合には「１」が出力される。
【００３６】
このとき、カウンタ切替部５１７では各ＸＯＲ回路５１３が一方のカウンタ５１６ａ（以下、「第１カウンタ５１６ａ」という。）に接続されており、複数の第１カウンタ５１６ａにおいて複数のＸＯＲ回路５１３からの出力がそれぞれ加算され、第１画像Ａおよび第２画像Ｂの全ての画素値がＸＯＲ回路５１３に入力されることにより、複数の最終的な加算値が得られる。このように、複数のＸＯＲ回路５１３では、第２画像Ｂに対して第１画像Ａを複数通りに移動した場合の２つの画像Ａ，Ｂの複数の差分画像の画素値が並行して順次出力され、複数の第１カウンタ５１６ａにおいて複数の差分画像の画素値の総和が蓄積される。なお、図４では期間Ｐ１２の「第１カウンタ入力」の欄に「Ａ，Ｂ」と記すことにより、画像Ａ，Ｂの複数の差分画像の画素値がそれぞれ加算されることを示している。
【００３７】
続いて、複数の第１カウンタ５１６ａのそれぞれから加算値がずれ量選択回路５１８へと出力され、複数の加算値のうちの最小値を出力した第１カウンタ５１６ａに対応するＸＯＲ回路５１３が特定される。複数のＸＯＲ回路５１３は、既述のように基準位置の画素値、および、その周囲の複数の画素値にそれぞれ対応付けられており、また、基準位置の画素値の位置はずれ量が０の位置であるため、ずれ量選択回路５１８によりＸＯＲ回路５１３を特定することは、実質的に２つの画像Ａ，Ｂの間のずれ量を取得することに相当する。すなわち、特定されたＸＯＲ回路５１３に入力される画素値の基準位置の画素値に対するＸ方向およびＹ方向の相対位置が２つの画像Ａ，Ｂの間のずれ量（以下、「第１ずれ量」という。）となる（ステップＳ１３）。ここでは、Ｘ方向のずれ量が０であり、Ｙ方向のずれ量が図５中の距離ｄ１に相当する距離である画素数として第１ずれ量が取得されるものとする。第１ずれ量は差分画像生成部５２の差分選択回路５２１および位置調整回路５３へと出力される。
【００３８】
一方、第１ずれ量が取得される期間Ｐ１３では、基板９上において第１検査領域と第２検査領域との間の距離に等しい周期だけ第２検査領域から離れたさらに他の検査領域（以下、「第３検査領域」という。）が撮像位置に合わせられ、図５の右側に示す第３検査領域の画像（以下、「第３画像」という。）Ｃが取得される（ステップＳ１４）。第３検査領域にも第２検査領域（または、第１検査領域）と同じパターンが形成されており、第３画像Ｃにはパターン８１Ｂと同じパターン８１Ｃが含まれている。第３画像Ｃには欠陥が存在してもよいが、存在しないものとして説明を行う。また、第２画像Ｂと第３画像Ｃとの間にも同様に位置ずれが生じており、第２画像Ｂのパターン８１Ｂと第３画像Ｃのパターン８１ＣとがＹ方向に距離ｄ２だけずれている。なお、Ｘ方向には位置ずれはほとんど生じていないものとする。また、通常は、第１画像Ａと第２画像Ｂとの間の距離は、第２画像Ｂと第３画像Ｃとの間の距離と等しくされるため、ｄ２はｄ１に等しくなる。
【００３９】
図４中の期間Ｐ１３において取得された第３画像Ｃの各画素値は、ずれ量取得部５１および第１遅延回路５５１に順次出力されるとともに、第１遅延回路５５１から第２画像Ｂの対応する画素値が、ずれ量取得部５１および第２遅延回路５５２に出力される。このとき、各ＸＯＲ回路５１３は他方のカウンタ５１６ｂ（以下、「第２カウンタ５１６ｂ」という。）に接続され、複数のＸＯＲ回路５１３により、第２画像Ｂに対して第３画像Ｃを複数通りに移動した場合の２つの画像Ｂ，Ｃの複数の差分画像の画素値が並行して順次出力され、複数の第２カウンタ５１６ｂにおいて複数の差分画像の画素値の加算値が取得される。
【００４０】
また、第１遅延回路５５１からの第２画像Ｂの各画素値の出力に並行して、第２遅延回路５５２から第２差分回路マトリクス５１０ｂおよび第３遅延回路５５３に第１画像Ａの各画素値が出力される。なお、この段階では第２差分回路マトリクス５１０ｂに入力される第１画像Ａの画素値は無視される。
【００４１】
続いて、複数の第２カウンタ５１６ｂから複数の加算値がずれ量選択回路５１８へと出力され、複数の加算値のうち、最小のものに対応する２つの画像Ｂ，Ｃの間のずれ量（以下、「第２ずれ量」という。）が選択される（ステップＳ１５）。ここでは、Ｘ方向のずれ量が０であり、Ｙ方向のずれ量が図５中の距離ｄ２に相当する画素数として第２ずれ量が取得されるものとする。第２ずれ量は差分選択回路５２１および位置調整回路５３へと出力される。
【００４２】
また、第２ずれ量が取得される図４中の期間Ｐ１４では、第１遅延回路５５１からずれ量取得部５１および第２遅延回路５５２に第３画像Ｃの各画素値が出力され、これに並行して第２遅延回路５５２から第２差分回路マトリクス５１０ｂおよび第３遅延回路５５３に第２画像Ｂの各画素値が出力されるとともに、第３遅延回路５５３から第２差分回路マトリクス５１０ｂに第１画像Ａの対応する画素値が出力される。
【００４３】
第２差分回路マトリクス５１０ｂの複数のＸＯＲ回路５１３のそれぞれでは、第１差分回路マトリクス５１０ａよりも遅れて同時に入力される２つの画像Ａ，Ｂの画素値の排他的論理和が出力される。すなわち、第２画像Ｂに対して第１画像Ａを複数通りに移動した場合の２つの画像Ａ，Ｂの複数の差分画像の画素値が並行して差分選択回路５２１に順次出力される。差分選択回路５２１では第１ずれ量が取得された際にずれ量選択回路５１８にて選択された第１差分回路マトリクス５１０ａのＸＯＲ回路５１３に対応する位置の第２差分回路マトリクス５１０ｂのＸＯＲ回路５１３が第１ずれ量に基づいて特定され、特定されたＸＯＲ回路５１３からの出力が選択される。これにより、差分画像生成部５２において第１ずれ量に基づいて第２画像Ｂに対して第１画像Ａの位置を合わせつつ第１画像Ａと第２画像Ｂとの差分画像（以下、「第１差分画像」という。）が生成される（ステップＳ１６）。
【００４４】
図６は差分画像生成部５２により生成される３つの差分画像を並べて示す図であり、左側は第１差分画像ＡＢを示し、中央および右側は後述する差分画像ＢＣ，ＣＢをそれぞれ示している。図６の左側に示すように、第１差分画像ＡＢでは符号８２１を付す画素群において位置合わせ後の第１画像Ａと第２画像Ｂとの間に画素値の相違が生じている。実際には、第１差分画像ＡＢの各画素値は位置調整回路５３および第４遅延回路５５４へと順次出力される。なお、この段階では位置調整回路５３に入力される第１差分画像ＡＢの画素値は無視される。
【００４５】
続いて、図３および図４中の期間Ｐ１５において第２遅延回路５５２から第３画像Ｃの画素値が第２差分回路マトリクス５１０ｂおよび第３遅延回路５５３に出力されるとともに、第３遅延回路５５３から第２差分回路マトリクス５１０ｂに第２画像Ｂの対応する画素値が出力される。そして、第２差分回路マトリクス５１０ｂおよび差分選択回路５２１により第２ずれ量に基づいて第３画像Ｃに対して第２画像Ｂの位置を合わせつつ、第１ずれ量に基づいて第１差分画像を生成する場合と同様の手法にて、図６の中央に示すように第２画像Ｂと第３画像Ｃとの差分画像（以下、「第２差分画像」という。）ＢＣが生成される（ステップＳ１７）。このとき、第２差分画像ＢＣでも符号８２２を付す画素群において位置合わせ後の第２画像Ｂと第３画像Ｃとの間に画素値の差が生じており、画素群８２１と画素群８２２との間にはＹ方向に関して距離ｄ２だけ位置ずれが生じている。
【００４６】
第２差分画像ＢＣの各画素値は位置調整回路５３および第４遅延回路５５４へと順次出力され、これに並行して第４遅延回路５５４から第１差分画像ＡＢの各画素値がＡＮＤ回路５４に出力される。位置調整回路５３では、図６の中央に示す第２差分画像ＢＣが、Ｘ方向に関してはそのままとされ、Ｙ方向に関しては（−ｄ２）だけシフトされる。その結果、第２差分画像ＢＣが第１差分画像ＡＢに対して位置合わせされて図６の右側に示す第２差分画像ＣＢとされる。
【００４７】
なお、一般的には、第３画像Ｃが第２画像Ｂに対してＸ方向にｄｘ、Ｙ方向にｄｙだけずれている場合は、第２差分画像ＢＣが第２ずれ量に基づいてＸ方向に（−ｄｘ）、Ｙ方向に（−ｄｙ）分だけシフトされてＡＮＤ回路５４に出力されることにより、第１差分画像ＡＢに対して第２差分画像ＢＣの位置が実質的に合わせられる（ステップＳ１８）。また、通常は、既述のように第１ずれ量と第２ずれ量とが等しいため、第１ずれ量に基づいて第２差分画像ＢＣがシフトされてもよい。
【００４８】
ＡＮＤ回路５４では、第４遅延回路５５４から出力される第１差分画像ＡＢの各画素値と、位置調整回路５３による位置調整後の第２差分画像ＣＢの対応する画素値とが比較され、両画素値が「１」である場合には欠陥を示す値「１」が出力され、それ以外の場合には非欠陥（正常）を示す値「０」が出力される。これにより、ＡＮＤ回路５４において図７に示すように欠陥８３１の存在を示す欠陥検出画像Ｂ２が生成されて第２画像Ｂ中の欠陥８１１が検出される（ステップＳ１９）。
【００４９】
以上のように、欠陥検出装置１では取得される複数の画像のうち連続する２つの画像間のずれ量が取得され、ずれ量に基づいて両画像の位置ずれを補正しつつ差分画像が順次生成される。そして、生成された一の差分画像に対して次の差分画像の位置が合わせられ、位置調整後の両差分画像を比較して欠陥が検出される。
【００５０】
ところで、従来の欠陥検出装置において図５に示す３つの画像Ａ，Ｂ，Ｃが取得された場合には、第１画像Ａと第２画像Ｂとの間では図８の左側に示す差分画像９１１が生成され、第２画像Ｂと第３画像Ｃとの間では図８の右側に示すように差分画像９１１に対してＹ方向に距離ｄ２だけずれた差分画像９１２が生成される。したがって、差分画像９１１と差分画像９１２とを比較しても、図９に示す欠陥検出画像９１３が生成されることとなり、第２画像Ｂの欠陥８１１（図５参照）を検出することができない。これに対して、図１の欠陥検出装置１では、位置合わせ後の第１画像Ａおよび第２画像Ｂから第１差分画像ＡＢが生成されるとともに、位置合わせ後の第２画像Ｂおよび第３画像Ｃから第２差分画像ＢＣが生成され、さらに、第２差分画像ＢＣの位置が第１差分画像ＡＢに合わせられて位置調整後の第２差分画像ＣＢと第１差分画像ＡＢとが比較される。これにより、欠陥検出装置１では基板９の傾き（すなわち、向きの僅かなずれ）の影響を受けることなく、基板９上の周期的なパターン中の欠陥を精度よく検出することができる。
【００５１】
また、欠陥検出装置１では第３画像Ｃを取得する処理と第１ずれ量を取得する処理とが並行して実行されるとともに、第２ずれ量を取得する処理に並行して第１差分画像ＡＢが生成されるため、欠陥検出に係る処理を速やかに行うことができる。なお、位置調整回路５３では、例えば直前に（上流側に）遅延回路を設けることにより第２差分画像ＢＣに対して第１差分画像ＡＢの位置が合わせられてもよい。
【００５２】
図１０は欠陥検出装置１において変更された処理部５ａの構成を示す図である。図１０の処理部５ａでは、撮像部３から多階調の画像が入力されるようになっており、ずれ量取得部５１ａの第１差分回路マトリクス５１０ａ、および、差分画像生成部５２ａの第２差分回路マトリクス５１０ｂのそれぞれのＸＯＲ回路５１３が（図２参照）、入力される２つの画素値の差分絶対値を出力する差分絶対値算出回路とされるとともに、差分画像生成部５２ａと位置調整回路５３および第４遅延回路５５４との間に２値化回路５６が設けられる。他の構成は図２の処理部５と同様であり、同符号を付している。なお、前述のように、差分画像生成部５２ａには、第２遅延回路５５２および第３遅延回路５５３が含まれている。
【００５３】
図１０の処理部５ａを有する欠陥検出装置１の欠陥検出処理では、図３のステップＳ１３，Ｓ１５では取得された２つの画像を相対的に複数通りに移動した場合における複数の差分絶対値画像の画素値の加算値のうち最小のものに基づいてずれ量が取得される。ステップＳ１６では、第２差分回路マトリクス５１０ｂの複数の差分絶対値算出回路のうちの１つが第１ずれ量に基づいて選択されることにより、第２画像に対して第１画像の位置を合わせつつ第１画像と第２画像との第１差分画像（正確には、差分絶対値画像）が生成される。第１差分画像の各画素値は２値化回路５６により所定のしきい値にて２値化され、２値化後の画素値が位置調整回路５３および第４遅延回路５５４に順次出力される。ステップＳ１７でも同様に、第３画像に対して第２画像の位置を合わせつつ第２画像と第３画像との第２差分画像（差分絶対値画像）が生成され、２値化回路５６による２値化後の各画素値が位置調整回路５３および第４遅延回路５５４に順次出力される。
【００５４】
位置調整回路５３では、２値化後の第２差分画像の各画素値の出力タイミングが第２ずれ量に基づいて調整されることにより、２値の第１差分画像に対して２値の第２差分画像の位置が合わせられる（ステップＳ１８）。そして、ＡＮＤ回路５４において、位置調整後の第２差分画像の各画素値と第１差分画像の対応する画素値とが比較され、欠陥検出画像が生成されて欠陥が検出される（ステップＳ１９）。このように、図１０の処理部５ａを有する欠陥検出装置では、撮像部３により取得される多階調画像に基づいて基板９上の周期的なパターン中の欠陥の存在を精度よく検出することができる。
【００５５】
図１１は欠陥検出装置１の処理部のさらに他の例を示す図である。図１１の処理部５ｂにおいても撮像部３から多階調の取得画像の画素値が入力される。処理部５ｂでは、図１０の処理部５ａと比較して、所定のルックアップテーブル（ＬＵＴ）を参照して値を出力するＬＵＴ参照部５７、および、２値化回路５８がＡＮＤ回路５４に替えて設けられるとともに、差分画像生成部５２ａからの差分画像の画素値が位置調整回路５３および第４遅延回路５５４に直接入力される点で異なる。
【００５６】
処理部５ｂを有する欠陥検出装置１では、差分画像生成部５２ａにて生成された第１差分画像の各画素値は位置調整回路５３および第４遅延回路５５４に入力され（図３：ステップＳ１６）、続いて生成される第２差分画像の各画素値も位置調整回路５３および第４遅延回路５５４に入力される（ステップＳ１７）。位置調整回路５３において第１差分画像に対して第２差分画像の位置が合わせられ（ステップＳ１８）、ＬＵＴ参照部５７には第４遅延回路５５４から第１差分画像の各画素値が入力されると同時に、位置調整回路５３から位置調整後の第２差分画像の対応する画素値が入力される。
【００５７】
ＬＵＴ参照部５７では第１差分画像および第２差分画像の双方において画素値が大きい領域を示す新たな画像が実質的に生成される。具体的には、第１差分画像の各画素値ａおよび第２差分画像の対応する画素値ｂにより、（ａ×ｂ）の平方根の値や（（ａ×ｂ）／２５５）の値（ただし、撮像部３により０〜２５５の２５６階調の画像が取得されるものとする。）等がＬＵＴを参照することにより出力される。２値化回路５８では、ＬＵＴ参照部５７からの値が所定のしきい値より大きい場合には欠陥画素を示す値が出力され、小さい場合には非欠陥（正常）画素を示す値が出力されて新たな画像に基づいて欠陥が検出される。これにより、処理部５ｂを有する欠陥検出装置ではＬＵＴの内容を変更することにより、欠陥検出精度を高度に調整することができる。
【００５８】
図１２は本発明の第２の実施の形態に係る欠陥検出装置１の一部の構成を示す図であり、欠陥検出装置１は処理部５ｃを除いて図１と同様となっている。処理部５ｃでは、それぞれが複数の差分絶対値算出回路を有する２つのずれ量取得部５１ｃ，５１ｄ、および、２つの差分画像生成部５２ｃ，５２ｄ、並びに、２つの２値化回路５６ｃ，５６ｄが設けられる。
【００５９】
図１２の欠陥検出装置１では、撮像部３において多階調の画像が取得され、画像の各画素値は、上段のずれ量取得部５１ｃ、１周期遅延回路５５５および２周期遅延回路５５６にそれぞれ出力される。１周期遅延回路５５５は画素値を１画像分だけ遅延させて上段および下段のずれ量取得部５１ｃ，５１ｄ並びに上段の差分画像生成部５２ｃに出力し、２周期遅延回路５５６は画素値を２画像分だけ遅延させて下段のずれ量取得部５１ｄおよび下段の差分画像生成部５２ｄに出力する。
【００６０】
ここで、図１２のずれ量取得部５１ｃ，５１ｄおよび差分画像生成部５２ｃ，５２ｄの構成は、図１０の処理部５ａにおけるものと同様であり、図２に示す回路を多階調の画素値用に変更したものである。すなわち、上段のずれ量取得部５１ｃおよび差分画像生成部５２ｃの組み合わせ、並びに、下段のずれ量取得部５１ｄおよび差分画像生成部５２ｄの組み合わせのそれぞれにおいて、ずれ量取得部５１ｃ，５１ｄの複数の差分絶対値算出回路は、同時に入力される２つの検査領域の２つの画像のうち一方の画像に対して他方の画像を複数通りに移動した場合の両画像の複数の差分画像の画素値を並行して順次出力し、ずれ量選択回路５１８は複数の差分絶対値算出回路からの出力をそれぞれ加算して得られる複数の加算値のうち、最小のものに対応する両画像の間のずれ量を選択する。
【００６１】
また、差分画像生成部５２ｃ，５２ｄの第２差分回路マトリクス５１０ｂの複数の差分絶対値算出回路は、ずれ量取得部５１ｃ，５１ｄの複数の差分絶対値算出回路よりも遅れて同時に入力される２つの画像のうち一方の画像に対して他方の画像を複数通りに移動した場合の両画像の複数の差分画像の画素値を並行して順次出力する。さらに、差分選択回路５２１はずれ量選択回路５１８にて選択されたずれ量に基づいて第２差分回路マトリクス５１０ｂの複数の差分絶対値算出回路からの出力のいずれかを選択する。以上の構成により、ずれ量取得部５１ｃ，５１ｄおよび差分画像生成部５２ｃ，５２ｄが同様の電気的回路を用いて容易に構築される。
【００６２】
図１３は図１２の構成を有する欠陥検出装置１が欠陥を検出する処理の流れを示す図である。図１２の欠陥検出装置１では、まず、撮像部３が基板９上の第１検査領域を撮像することにより第１画像が取得され、第１画像の各画素値がずれ量取得部５１ｃ、１周期遅延回路５５５および２周期遅延回路５５６に順次入力される（ステップＳ２１）。第１画像の全画素値が入力されると、撮像部３が基板９に対して移動して隣接するダイの第１検査領域と同じパターンが形成された第２検査領域の第２画像が取得され、第２画像の各画素値がずれ量取得部５１ｃ、１周期遅延回路５５５および２周期遅延回路５５６に入力される（ステップＳ２２）。
【００６３】
続いて、撮像部３が基板９に対してさらに同じ方向へと移動し、第２検査領域と同じパターンが形成された第３検査領域の第３画像が取得され、第３画像の画素値が同様に、ずれ量取得部５１ｃ、１周期遅延回路５５５および２周期遅延回路５５６に入力される（ステップＳ２３）。このとき、上段のずれ量取得部５１ｃには第３画像の各画素値が入力されるのと同時に、１周期遅延回路５５５から第２画像の対応する画素値が入力される。また、下段のずれ量取得部５１ｄには、２周期遅延回路５５６から第１画像の各画素値が入力されるのと同時に、１周期遅延回路５５５から第２画像の対応する画素値が入力される。そして、ずれ量取得部５１ｄにおいて第１画像と第２画像との間の第１ずれ量が取得されるのに並行して（ステップＳ２４）、ずれ量取得部５１ｃでは第３画像と第２画像との間の第２ずれ量が取得される（ステップＳ２５）。
【００６４】
下段の差分画像生成部５２ｄでは、第１ずれ量に基づいて第２画像に対して第１画像の位置を合わせつつ第１画像と第２画像との第１差分画像が生成され（ステップＳ２６）、上段の差分画像生成部５２ｃでは、差分画像生成部５２ｄの動作に並行して第２ずれ量に基づいて第２画像に対して第３画像の位置を合わせつつ第２画像と第３画像との第２差分画像が生成される（ステップＳ２７）。すなわち、ずれ量取得部５１ｃ，５１ｄでは同じ動作が行われ、差分画像生成部５２ｃ，５２ｄにおいても同じ動作が行われるが、第１の実施の形態の場合と異なり、第２画像に対する第１画像の取り扱いと、第２画像に対する第３画像の取り扱いとが同様とされる。
【００６５】
第１差分画像および第２差分画像は２値化回路５６ｄ，５６ｃにてそれぞれ２値化され、ＡＮＤ回路５４では２値の第１差分画像の各画素値と２値の第２差分画像の対応する画素値とを比較することにより欠陥検出画像が生成され、第２画像における欠陥が検出される（ステップＳ２８）。
【００６６】
以上のように、図１２の処理部５ｃを有する欠陥検出装置１では、下段のずれ量取得部５１ｄおよび上段のずれ量取得部５１ｃにおいて第１ずれ量および第２ずれ量がそれぞれ並行して取得され、下段の差分画像生成部５２ｄおよび上段の差分画像生成部５２ｃにおいて第１差分画像および第２差分画像がそれぞれ並行して生成される。これにより、欠陥検出装置１では、図２に示す位置調整回路５３を設けることなく、欠陥検出に係る処理を速やかに行って基板９上の周期的なパターン中の欠陥を精度よく検出することができる。
【００６７】
図１４は図１２の処理部５ｃの他の例に係る処理部５ｄを示す図である。図１４の処理部５ｄでは図１２の処理部５ｃと比較して、２つの２値化回路５６ｃ，５６ｄが省略されるとともに、ＡＮＤ回路５４がＬＵＴ参照部５７および２値化回路５８に置き換えられ、差分画像生成部５２ｃ，５２ｄからの差分画像の画素値がＬＵＴ参照部５７に直接入力される。
【００６８】
図１４に示す処理部５ｄのＬＵＴ参照部５７では、差分画像生成部５２ｄにより生成される第１差分画像の各画素値、および、差分画像生成部５２ｃにより生成される第２差分画像の対応する画素値に基づいてＬＵＴを参照し、第１差分画像および第２差分画像の双方において画素値が大きい領域を示す新たな画像が実質的に生成され、２値化回路５８により新たな画像が２値化されることにより欠陥が検出される。これにより、処理部５ｄを有する欠陥検出装置ではＬＵＴの内容を変更することにより、欠陥検出精度を高度に調整することができる。
【００６９】
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、様々な変形が可能である。
【００７０】
上記第１の実施の形態において、欠陥検出装置の設計によっては差分画像生成部では第１画像に対して第２画像の位置を合わせつつ第１差分画像が生成されてもよい。この場合、位置調整回路では、第２画像に対して第３画像の位置が合わせられることにより生成される第２差分画像に対して、第１ずれ量（または第１ずれ量に等しい第２ずれ量）に基づいて第１差分画像の位置が相対的に合わせられる。すなわち、第１の実施の形態に係る動作を一般的に表現すると、差分画像生成部では、第１ずれ量に基づいて第２画像に対して第１画像の位置を相対的に合わせつつ第１差分画像が生成され、第２ずれ量に基づいて第３画像に対して第２画像の位置を相対的に合わせつつ第２差分画像が生成され、位置調整回路５３では、第１ずれ量または第２ずれ量に基づいて第２差分画像に対して第１差分画像の位置が相対的に合わせられるといえる。
【００７１】
第１差分回路マトリクス５１０ａおよび第２差分回路マトリクス５１０ｂの複数のＸＯＲ回路５１３では、例えば、第２画像に対して第１画像を移動するのではなく、第１画像に対して第２画像を複数通りに移動した場合の第１差分画像の画素値が並行して出力されてもよい。すなわち、複数のＸＯＲ回路５１３による差分画像の生成において同時に入力される２つの検査領域の２つの画像のうち一方の画像に対する他方の画像の移動は相対的なものでよい。
【００７２】
上記実施の形態では、差分画像生成部において２つの画像の位置を相対的に合わせつつ互いに対応する画素値の差（または、差の絶対値）が算出されて差分画像の各画素の値とされるが、例えば、２つの画像間の画素値の差の平方根等が算出されて差分画像が生成されてもよい。すなわち、差分画像生成部では２つの画像間の画素値の差に基づくものであれば様々な差分画像が生成されてよい。
【００７３】
また、上記実施の形態における処理部の各構成の機能はソフトウェアにて実現することも可能である。ただし、少なくともずれ量取得部および差分画像生成部を電気的回路にて構築することにより、欠陥の存在を高速に検出することが可能となる。処理をソフトウェアにて実現する場合は、図３および図１３に示す処理の流れは、適宜変更することも容易に可能である。例えば、図３において、欠陥検出に係る処理を速やかに行う必要がない場合には、第２差分画像を生成した後に第１差分画像が生成されてもよい。
【００７４】
上記実施の形態では、半導体基板上に形成されたパターンに対して欠陥の検出が行われるが、欠陥検出装置は、例えばプリント配線基板、あるいは、フラットパネルディスプレイ製造用のガラス基板等に形成された周期性を有するパターンの欠陥の検出にも利用することができる。
【図面の簡単な説明】
【００７５】
【図１】第１の実施の形態に係る欠陥検出装置の構成を示す図である。
【図２】処理部の構成を示す図である。
【図３】基板上の欠陥を検出する処理の流れを示す図である。
【図４】欠陥検出処理のタイムチャートである。
【図５】取得された３つの画像の一例を示す図である。
【図６】差分画像を示す図である。
【図７】欠陥検出画像を示す図である。
【図８】従来の欠陥検出装置により生成された２つの差分画像を示す図である。
【図９】従来の欠陥検出装置により生成された欠陥検出画像を示す図である。
【図１０】処理部の他の例を示す図である。
【図１１】処理部のさらに他の例を示す図である。
【図１２】第２の実施の形態に係る欠陥検出装置の構成を示す図である。
【図１３】基板上の欠陥を検出する処理の流れを示す図である。
【図１４】処理部の他の例を示す図である。
【符号の説明】
【００７６】
１    欠陥検出装置
３    撮像部
９    基板
５１，５１ａ，５１ｃ，５１ｄ    ずれ量取得部
５２，５２ａ，５２ｃ，５２ｄ    差分画像生成部
５３    位置調整回路
５４    ＡＮＤ回路
５７    ＬＵＴ参照部
５８    ２値化回路
５１３    ＸＯＲ回路
５１８    ずれ量選択回路
５２１    差分選択回路
Ａ，Ｂ，Ｃ    取得画像
ＡＢ，ＢＣ，ＣＢ    差分画像
Ｓ１１〜Ｓ１９，Ｓ２１〜Ｓ２８    ステップ
【図１】
2005308464.tif 000003
【図２】
2005308464.tif 000004
【図３】
2005308464.tif 000005
【図４】
2005308464.tif 000006
【図５】
2005308464.tif 000007
【図６】
2005308464.tif 000008
【図７】
2005308464.tif 000009
【図８】
2005308464.tif 000010
【図９】
2005308464.tif 000011
【図１０】
2005308464.tif 000012
【図１１】
2005308464.tif 000013
【図１２】
2005308464.tif 000014
【図１３】
2005308464.tif 000015
【図１４】
2005308464.tif 000016