(57)【要約】【課題】容易かつ信頼性良く低コストに製造可能であり、単一部品としても更なる高機能化を図ることができるチップ状電子部品及びその製造方法、並びにその実装構造を提供すること。【解決手段】基体上に複数個又は複数種の半導体チップを固定する工程と；絶縁物質を被着して絶縁物質層を形成する工程と；前記半導体チップを固定した疑似ウエーハを前記基体から剥離する工程と；前記疑似ウエーハの一方の面側に前記半導体チップの電極に接続された配線を形成する工程と；少なくとも前記絶縁物質層に、前記疑似ウエーハの厚さ方向に貫通した貫通孔を設ける工程と；前記貫通孔に前記配線に接続された導電層を形成する工程と；前記半導体チップ間を切断して、前記導電層を厚さ方向に保持したチップ状電子部品に個片化する工程と；を有する、チップ状電子部品の製造方法、及びこれにより得られるチップ状電子部品、並びにその実装構造。【選択図】          図４
2005005632.tif 000002
【特許請求の範囲】
【請求項１】
基体上に複数個又は複数種の半導体チップをその電極面を下にして固定する工程と；絶縁物質を前記複数個又は複数種の半導体チップ間を含む全面に被着して絶縁物質層を形成する工程と；前記半導体チップを固定した疑似ウエーハを前記基体から剥離する工程と；前記疑似ウエーハの一方の面側に前記半導体チップの電極に接続された配線を形成する工程と；少なくとも前記絶縁物質層に、前記疑似ウエーハの厚さ方向に貫通した貫通孔を設ける工程と；前記貫通孔に前記配線に接続された導電層を形成する工程と；前記複数個又は複数種の半導体チップ間をダイシングエリアに沿って切断して、前記導電層を厚さ方向に保持したチップ状電子部品に個片化する工程と；を有する、チップ状電子部品の製造方法。
【請求項２】
機械加工又は光照射によって前記貫通孔を形成する、請求項１に記載したチップ状電子部品の製造方法。
【請求項３】
前記ダイシングエリア以外の領域において、前記配線の一部分及び前記絶縁物質層を除去して前記貫通孔を形成する、請求項１に記載したチップ状電子部品の製造方法。
【請求項４】
導電性樹脂を前記貫通孔に充填して前記導電層を形成する、請求項１に記載したチップ状電子部品の製造方法。
【請求項５】
前記疑似ウエーハの前記一方の面側とは反対の他方の面側又は／及び前記一方の面側に前記導電層に接続された導電パターンを形成する、請求項１に記載したチップ状電子部品の製造方法。
【請求項６】
前記疑似ウエーハの前記他方の面側又は／及び前記一方の面側に、前記導電層に接して電解めっきを施すことにより、前記導電パターンを形成する、請求項５に記載したチップ状電子部品の製造方法。
【請求項７】
少なくとも一方の面側に半導体チップの電極とそれぞれ接続された配線が形成され、少なくとも側面に絶縁物質層が被着されており、かつ、前記配線と電気的に接続された導電層が、実質的にダイシングエリアでない領域において前記絶縁物質層内又は上に形成されている、チップ状電子部品。
【請求項８】
少なくとも前記絶縁物質層にその厚さ方向に貫通した貫通孔が形成され、この貫通孔に前記導電層が形成されている、請求項７に記載したチップ状電子部品。
【請求項９】
前記貫通孔に充填された導電性樹脂によって前記導電層が形成されている、請求項８に記載したチップ状電子部品。
【請求項１０】
前記疑似ウエーハの前記一方の面側とは反対の他方の面側又は／及び前記一方の面側に前記導電層に接続された導電パターンが形成されている、請求項７に記載したチップ状電子部品。
【請求項１１】
両面において前記導電層が露出している、請求項７に記載したチップ状電子部品。
【請求項１２】
前記疑似ウエーハの前記他方の面側又は／及び前記一方の面側に、前記導電層に接して電解めっきが施されることにより、前記導電パターンが形成されている、請求項１０に記載したチップ状電子部品。
【請求項１３】
請求項７〜１２のいずれか１項に記載したチップ状電子部品の複数個が、集積回路チップとして、前記導電層を介して積層されている、チップ状電子部品の実装構造。
【請求項１４】
少なくとも前記一方の面側において前記導電層が露出している第１のチップ状電子部品と、前記一方の面側においてのみ前記導電層が露出しかつ前記他方の面側は前記導電層に接続された配線を有する第２のチップ状電子部品とが、前記導電層を介して積層されている、請求項１３に記載したチップ状電子部品の実装構造。
【請求項１５】
前記第２のチップ状電子部品が、前記他方の面側の前記配線を介して実装基板の電極に電気的に接続されている、請求項１４に記載したチップ状電子部品の実装構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造に好適なチップ状電子部品及びその製造方法、並びにその実装構造に関するものである。
【０００２】
【従来の技術】
近年、モジュールからなる半導体の部品セットの小型化に伴い、チップ状の部品である半導体チップやインターポーザ等の実装効率を向上することを目的として、これらの半導体パッケージのスタック（積層）構造に対する需要が増えている。
【０００３】
しかしながら、半導体チップをパッケージ化すると、その平面サイズはチップ面積よりも拡大してしまうため、スタック構造の効果を十二分に引き出すことができない。
【０００４】
この問題を解決するために、シリコンからなる半導体ウエーハに貫通孔を設けることにより、半導体ウエーハの裏面に外部回路との電気的接続用の外部端子を形成することを可能とするような方法の研究開発が、実用化に向けて進められている（例えば、後記の特許文献１参照。）。
【０００５】
以下、後記の特許文献１による上記したような方法の一例を、図１０、図１１及び図１２を参照して説明する。
【０００６】
まず、図１０（ａ）に示すように、シリコンからなる基板としての半導体ウエーハ５１を作製し、この半導体ウエーハ５１上に絶縁材料をスピンコート法や印刷法等で形成する。次に、絶縁材料をエッチング等で所定のパターンに加工して、開口部５３を有する絶縁層５２を形成し、更に、半導体ウエーハ５１及び絶縁層５２上に、これらを覆うようにして電極材料をスパッタリング等により形成する。次に、電極材料をエッチング等で所定のパターンに加工してランド５４を形成する。
【０００７】
次に、半導体ウエーハ５１、ランド５４及び絶縁層５２上に、これらを覆うようにして層間絶縁材料をスピンコート法や印刷法等で形成する。層間絶縁材料をエッチング等で所定のパターンに加工して、開口部５３に連通した他の開口部５８をスクライブライン領域に有し、更には、ランド５４上にビアホールを有する層間絶縁膜５６を形成する。
【０００８】
次に、半導体ウエーハ５１、ランド５４、層間絶縁膜５６及び絶縁層５２上に、これらを覆うようにして配線材料をスパッタリング等により形成する。配線材料をエッチング等で所定のパターンに加工して、ビアホール内及び層間絶縁膜５６上にわたって連続して設けられた配線５９を形成する。そして、半導体ウエーハ５１、層間絶縁膜５６、配線５９及び絶縁層５２上に、これらを覆うようにして配線保護材料をスピンコート法や印刷法等で形成する。
【０００９】
次に、配線保護材料をエッチング等で所定のパターンに加工して、開口部６２を有し、配線５９上にビアホール７４を有する配線保護層６１を形成する。ここで、後述のチップ状電子部品７９等の区画単位毎に、絶縁層５２、ランド５４、層間絶縁膜５６、配線５９及び配線保護層６１からなる積層体を表面配線部６３と称する。
【００１０】
次に、図１０（ｂ）に示すように、表面配線部６３の反対側である半導体ウエーハ５１の裏面から半導体ウエーハ５１の一部をＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）等で除去して、半導体ウエーハ５１にそれぞれのランド５４に至る貫通孔６４を形成する。
【００１１】
次に、図１１（ｃ）に示すように、後述の導電層６６と半導体ウエーハ５１とを電気的に絶縁するために、貫通孔６４の内壁面から半導体ウエーハ５１の裏面に連続して絶縁材料を所定の厚さに被着する。ここで、貫通孔６４の底部にはランド５４を露出させるように絶縁材料を被着させる。
【００１２】
次に、絶縁材料をエッチングして、貫通孔６４と半導体ウエーハ５１の裏面上の貫通孔６４の周辺部とに絶縁膜６５を残し、更に、貫通孔６４内に例えば無電解めっき法及び電解めっき法の組み合わせを用いた通常のスルーホールメッキにより導電性物質を充填して、導電層６６を形成する。このときの導電性物質は、ランド５４と接触して半導体ウエーハ裏面の絶縁膜６５の表面まで充填する。そして、半導体ウエーハ裏面においてはんだペーストを導電層６６上に印刷した後、ウエットバック法ではんだペーストを溶融してはんだバンプ６９を形成する。
【００１３】
次に、導電層６６やはんだバンプ６９及び表面配線部６３等を設けた半導体ウエーハ５１をブレード７０（又はレーザー）でスクライブライン７３に沿ってダイシング７１し、図１１（ｄ）に示すようなチップ状電子部品７９に個片化する。
【００１４】
次に、図１１（ｅ）に示すように、このチップ状電子部品７９の基板５１の表面配線部６３上においてはんだペーストを印刷法により配線５９上のビアホール７４内に転写し、更に、ウエットバック法ではんだペーストを溶融してはんだバンプ７８を形成する。
【００１５】
こうして作製されたチップ状電子部品７９は、例えば、図１２に示すように、はんだバンプ７８’を介してチップ状電子部品７９ａ及び７９ｂを上下にスタックでＭＣＭ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｍｏｄｕｌｅ）実装することができる。
【００１６】
一方、本出願人は、ウエーハ一括処理を行うことができ、最先端のＬＳＩ（大規模集積回路）やベアチップで入手した場合でも、高歩留り、低コストにして信頼性良く提供可能な半導体チップ等のチップ状電子部品を提案した（例えば、後記の特許文献２参照。）。
【００１７】
即ち、特許文献２に係る発明は、まず、基板上に、処理前は粘着力を持つが処理後は粘着力が低下する粘着手段を貼り付け、この粘着手段の上に複数個又は複数種の半導体チップをその電極面を下にして固定し、保護物質を前記半導体チップ間を含む全面に被着する。次いで、前記粘着手段に所定の処理を施して前記粘着手段の粘着力を低下させて、前記半導体チップをその側面及び裏面において前記保護物質で固定した疑似ウエーハを剥離し、前記半導体チップ間において前記保護物質を切断して、図１３に示すような、チップ状電子部品８０を分離する。得られたチップ状電子部品８０は、同図に示すように、例えばバンプ電極８１を介して再配線用のインターポーザ８２と電気的に接続することができる。
【００１８】
そして、図１４に示すように、インターポーザ８２に接続されたチップ状電子部品８０の複数個をはんだボール８３を介して積層し、更にこの積層体を回路基板８４と電気的に接続することができる。
【００１９】
この特許文献２による製造方法によれば、チップ状電子部品を疑似ウエーハから切り出す際に、保護物質の部分を切断するので、チップ状電子部品本体への悪影響（歪みやばり、亀裂等のダメージ）を抑えられる。
【００２０】
また、良品のチップ状電子部品を疑似ウエーハより切り出して再配列することにより、あたかも全品が良品チップのウエーハのようになって、ウエーハ一括でのはんだバンプ処理等が可能になり、低コストで歩留り良くフリップチップ用はんだバンプチップを形成できる。そして、自社製ウエーハのみならず、他社から購入したベアチップでも容易にはんだバンプ処理等が可能になる。
【００２１】
また、保護物質によってチップ側面及び裏面が覆われているので、Ｎｉ無電解めっき処理も可能であると共に、同じく保護物質によってチップ側面及び裏面が保護されているので、チップの個片後の実装ハンドリングにおいてもチップが保護され、良好な実装信頼性が得られる。
【００２２】
【特許文献１】
特開平５−６３１３７号公報（２頁２欄２５行目〜３頁３欄７行目、図１）
【特許文献２】
特開２００１−３１３３５０号公報（６頁９欄４２行目〜７頁１２欄２１行目、図１〜５）
【００２３】
【発明が解決しようとする課題】
しかしながら、上述したような特許文献１による方法は、図１０（ｂ）に示した工程で、シリコンからなる半導体ウエーハ５１中に貫通孔６４を形成するには、ＲＩＥ等のエッチング法を適用するが、この加工工程においては、高価な半導体製造装置を用いるためにコスト高となる。また、比較的脆弱な材質の半導体ウエーハ５１中に貫通孔６４を形成するので、半導体ウエーハ５１の破損を防ぐために、加工時間が長くなり、製造コストを更に上昇させてしまう。
【００２４】
また、半導体ウエーハ５１を構成するシリコン自体は導電性があるために、図１１（ｃ）に示した貫通孔６４内に導電層５７を設ける際には、予め貫通孔６４の内壁部及びはんだバンプ形成個所に絶縁膜６５を選択的に形成して絶縁分離処理を施す必要があり、これも作製工程を増加させ、かつ作業性が悪くなる。
【００２５】
また、外部接続用のはんだバンプ６９を形成する際に絶縁膜６５からはんだバンプ６９がはみ出してしまうと、はんだバンプ６９と半導体ウエーハ５１との間又ははんだバンプ６９間が短絡してしまう。
【００２６】
また、半導体ウエーハ５１を構成するシリコンは脆くて少しの衝撃でも欠け易い材質であるために、半導体ウエーハ５１又はシリコンが露出した構造物の取り扱いが困難となる。
【００２７】
一方、特許文献２は上記した優れた特長をもちつつも、改善すべき点がある。
【００２８】
即ち、図１３に示すように、得られるチップ状電子部品８０は、その片方の面側にのみ外部との接続が可能な電極８５を有するので、その複数個を積層する場合には、図１４に示すように、予めチップ状電子部品８０とインターポーザ８２とを電気的に接続した後、はんだボール８３を用いてチップ状電子部品８０の複数個を積層しなければならない。このため、全体としての厚みが大きくなる。
【００２９】
本発明は、上述したような問題点を解決するためになされたものであって、その目的は、容易かつ信頼性良く低コストに製造可能であり、単一部品としても更なる高機能化を図ることができる半導体集積回路チップ部品の如きチップ状電子部品及びその製造方法、並びにその実装構造を提供することにある。
【００３０】
【課題を解決するための手段】
即ち、本発明は、基体上に複数個又は複数種の半導体チップをその電極面を下にして固定する工程と；絶縁物質を前記複数個又は複数種の半導体チップ間を含む全面に被着して絶縁物質層を形成する工程と；前記半導体チップを固定した疑似ウエーハを前記基体から剥離する工程と；前記疑似ウエーハの一方の面側に前記半導体チップの電極に接続された配線を形成する工程と；少なくとも前記絶縁物質層に、前記疑似ウエーハの厚さ方向に貫通した貫通孔を設ける工程と；前記貫通孔に前記配線に接続された導電層を形成する工程と；前記複数個又は複数種の半導体チップ間をダイシングエリアに沿って切断して、前記導電層を厚さ方向に保持したチップ状電子部品に個片化する工程と；を有する、チップ状電子部品の製造方法に係るものである。
【００３１】
また、少なくとも一方の面側に半導体チップの電極とそれぞれ接続された配線が形成され、少なくとも側面に絶縁物質層が被着されており、かつ、前記配線と電気的に接続された導電層が、実質的にダイシングエリアでない領域において前記絶縁物質層内又は上に形成されている、チップ状電子部品に係り、更に、本発明のチップ状電子部品の複数個が、集積回路チップとして、前記導電層を介して積層されている、チップ状電子部品の実装構造に係るものである。
【００３２】
ここで、上記の「実質的にダイシングエリアでない領域」とは、ダイシングエリアではない領域は勿論、ダイシングの結果としてダイシング手段によって一部切断された領域を含む場合があることを意味する。
【００３３】
また、本発明における「チップ状電子部品」とは、チップ単品に留まらず、ＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ：（コンピュータ）中央演算処理装置）やメモリーなど異種複数の半導体チップ、或いは抵抗、コンデンサなどの実装部品を任意に平面的に組み合わせて配置し、樹脂などの前記絶縁物質で固定し、相互を再配線接続して、ひとつの高機能モジュール（システム・イン・パッケージ）として形成及び使用することが可能となるものである。
【００３４】
本発明の製造方法によれば、少なくとも前記絶縁物質層に、前記疑似ウエーハの厚さ方向に貫通した前記貫通孔を設けるので、上述した従来例のように、シリコンからなる半導体ウエーハそのものに貫通孔を形成し、この貫通孔に導電性物質を埋め込む加工を施すのに比べ、遥かに容易かつ信頼性が高く、また低コストである。
【００３５】
また、前記疑似ウエーハの前記一方の面側に前記半導体チップの電極に接続された前記配線を形成するので、前記半導体チップの電極を任意の位置まで引き伸ばすことが可能である。
【００３６】
また、アナログ、デジタルにとらわれず、個々の良品チップのみ使用して組み合わせ、前記チップ状電子部品に個片化することができるので、ウエーハあたりの歩留まりにとらわれず、低コスト化することができる。また、自社製ウエーハのみならず、他社から購入したベアチップも取り混ぜての作製が可能である。
【００３７】
また、前記チップ状電子部品を前記疑似ウエーハから切り出す際に、前記絶縁物質の部分を切断し、従来例のようにシリコン部を切断することがないので、前記チップ状電子部品本体への悪影響（歪みやばり、亀裂等のダメージ）が少なく、さらに、大部分が前記絶縁物質で覆われているために実装ハンドリングがし易く、良好な実装信頼性が得られる。
【００３８】
また、上述したように、ＩＣチップだけでなく、チップ抵抗やコンデンサ等の受動部品、及び光学系部品等の多肢にわたる部品を一括して組み込むことができるので、高機能モジュールとしての形態も可能となる。
【００３９】
さらに、前記半導体チップの厚さ、大きさにとらわれずに作製することができ、かつ前記チップ状電子部品自体の厚さを非常に薄くすることができる。
【００４０】
そして、本発明の製造方法によって得られるチップ状電子部品及びその実装構造によれば、前記積層等の実装は前記導電層を介して行うことができる。このため、線膨張係数を類似とすることができ、高信頼性のスタックドパッケージ（積層されたチップ状電子部品）を提供することができる。
【００４１】
さらに、前記受動部品や前記複数個又は複数種の半導体チップ等を有する高機能モジュールとして本発明のチップ状電子部品を３次元的に積層することで、上記した高信頼性を保ちながら、高性能化を図ることができる。
【００４２】
【発明の実施の形態】
本発明の製造方法において、ドリル等の機械加工又はレーザー等の光照射によって前記貫通孔を形成することが望ましい。
【００４３】
また、前記ダイシングエリア以外の領域において、前記配線の一部分及び前記絶縁物質層を除去して、前記貫通孔を形成することが好ましい。
【００４４】
また、導電性樹脂を前記貫通孔に充填して前記導電層を形成することが好ましい。前記導電性樹脂は前記貫通孔に充填し易く、かつ前記絶縁物質との密着性に優れている。従って、例えば前記複数個又は複数種の半導体チップ間を切断する工程等で受ける外的力に対して、優れた耐久性を有する。これは、個片化された後のチップ状電子部品の形態又はチップ状電子部品の複数個が積層された形態においても同様である。
【００４５】
さらに、前記疑似ウエーハの前記一方の面側とは反対の他方の面側又は／及び前記一方の面側に、前記導電層に接続された導電パターンを形成するのが好ましい。具体的には、前記疑似ウエーハの前記他方の面側又は／及び前記一方の面側に、前記導電層に接して電解めっきを施すことにより、前記導電パターンを形成することができる。
【００４６】
本発明のチップ状電子部品は、少なくとも前記絶縁物質層にその厚さ方向に貫通した貫通孔が形成され、この貫通孔に前記導電層が形成されていることが好ましい。
【００４７】
また、上記したと同様の理由で、前記貫通孔に充填された導電性樹脂によって前記導電層が形成されていることが好ましい。
【００４８】
また、前記疑似ウエーハの前記一方の面側とは反対の他方の面側又は／及び前記一方の面側に前記導電層に接続された導電パターンが形成されていることが好ましく、具体的には、前記疑似ウエーハの前記他方の面側又は／及び前記一方の面側に、前記導電層に接して電解めっきが施されることにより、前記導電パターンが形成されていてもよい。
【００４９】
さらに、両面において前記導電層が露出していてもよい。
【００５０】
本発明のチップ状電子部品の実装構造は、本発明に基づくチップ状電子部品の複数個が、集積回路チップとして、前記導電層を介して積層されていることが特徴であるが、具体的には、例えば、少なくとも前記一方の面側において前記導電層が露出している第１のチップ状電子部品と、前記一方の面側においてのみ前記導電層が露出しかつ前記他方の面側は前記導電層に接続された配線を有する第２のチップ状電子部品とが、前記導電層を介して積層されていることが望ましい。
【００５１】
この場合、前記第２のチップ状電子部品が、前記他方の面側の前記配線を介して実装基板の電極に電気的に接続されていることが好ましい。
【００５２】
次に、本発明の好ましい実施の形態を図面参照下に説明する。図１〜図５は、本発明に基づく製造方法の一例を工程順に示す概略断面図である。
【００５３】
まず、図１（ａ）に示すように、基体１上に、両面に粘着材層２ａ及び２ｂを有する両面テープ基材３をラミネーター等を用いて貼り付ける。
【００５４】
基体１としては、平坦性がよく、後述する半導体チップ４を配置する装置がマーカーを読み取れるものが好適に用いられ、例えばガラスやシリコン（Ｓｉ）等が挙げられる。
【００５５】
また、両面テープ基材３は上記したと同様に、後述する半導体チップ４を配置する装置がマーカーを読み取れるよう、光を透過することができるものが好適に用いられ、例えばポリエチレンテレフタレート（ＰＥＴ）やポリイミド等が挙げられる。
【００５６】
さらに、粘着材層２ａ及び２ｂとしては、両面テープ基材３の両面に同種の既存の自己剥離型粘着材等の粘着材を用いることができるが、例えば両面テープ基材３の基体１が配される面側に自己剥離型粘着材を用い、後述する半導体チップ４を配列する面側にはアクリル系粘着材を用いた方が、プロセス上好ましい。なお、粘着材層２ａ及び２ｂを有する両面テープ基材３は、図示するように基体１全面に付着してよいが、半導体チップ４の固定部分のみに局部的に（パターン化して）付着してもよく、半導体チップ４の表面に付着して基体１に貼付けてもよい。後者の場合は、後述する疑似ウエーハの剥離をより行い易くなる。
【００５７】
次に、図１（ｂ）に示すように、良品と確認された複数個又は複数種の半導体チップ４をチップ表面（デバイス面）を粘着材層２ｂ側にして配列し、粘着材層２ｂに貼り付ける。ここで重要なことは、自社、他社製のチップに関わらず、良品の半導体チップ４のみを基体１上に再配列させることである。
【００５８】
次に、図１（ｃ）に示すように、複数個又は複数種の半導体チップ４間を含む全面に、ポリエステル等の絶縁物質を被着して、絶縁物質層５を形成する。方法としては、金型プレスによる加圧成形、印刷法等による成形法などがある。この時、半導体チップ４は粘着材層２ｂの粘着性により保持固定されているので、動くことはない。印刷法ではエアー残り、巻き込みなどによるボイド発生や、狭ギャップ個所の未充填の懸念などがあるため、加圧成形法がより好ましい。
【００５９】
加圧成形法は、半導体チップ４が配列された基体１を金型に載せ、その上に樹脂（前記絶縁物質）を載せてモールド成形する。金型温度は、粘着材層２ｂの材質の反応開始温度により制限されるが、例えば約１５０℃以下が好ましい。加熱加圧時間は使用する前記樹脂により様々であるが、例えば１００ＫＮ前後で約１０分前後が好ましい。
【００６０】
次に、図１（ｄ）に示すように、半導体チップ４を固定した疑似ウエーハ６を基体１から剥離する。剥離方法は粘着材層２ａ及び２ｂの材質によるが、例えばＵＶ照射するか、或いは１３０〜１５０℃のオーブンに５〜１０分程度入れて加熱すればよい。これにより、図２（ｅ）に示すように、粘着材層２ａから基体１が強制的に剥離され、基体１と疑似ウエーハ６を分離することができる。
【００６１】
疑似ウエーハ６側に残った両面テープ基材３及び粘着材層２ａ、２ｂは、容易に手で引き剥がすことができる。そして、半導体チップ４面上の残留物を薬液を用いて除去する（図２（ｆ））。
【００６２】
上記のようにして一括成形された疑似ウエーハ６が完成する。
【００６３】
なお、半導体チップ４は、図３（ｇ）に示すように、例えばＳｉ基板９上にＳｉＯ２膜（図示省略）を介してＡｌパッド電極１０及びパッシベーション膜１１が形成されたものである。
【００６４】
次に、図３（ｈ）に示すように、半導体チップ４の表面１７側に配線１８を形成する。配線１８は、半導体チップ４間の配線（図示省略）及び半導体チップ４のＡｌパッド電極１０に電気的に接続され、更には外部回路との電気的接続用の配線電極部１９を形成するのに用いられる。このように、半導体チップ４の電極１０に接続された配線１８を形成することにより、半導体チップ４の電極１０を任意の位置まで引き伸ばすことが可能である。
【００６５】
配線１８及び配線電極部１９の形成方法としては、まず、保護膜８ａ（例えば感光性樹脂）を塗布して半導体チップ４の表面１７側の保護を行い、Ａｌパッド電極１０の部分を開口する。次いで、バリアメタルとしてチタン（Ｔｉ）を全面にスパッタリングし、まためっき電極としてＣｕ薄膜を全面スパッタ成膜し、更にその上にめっきレジストを塗布し、露光及び現像して、Ｃｕ配線のパターニングを行う。次いで、電気めっきにてＣｕを成膜する。配線１８に必要な厚さとしては、例えば３〜８μｍ程度である。そして、レジストを剥離し、Ｃｕ、Ｔｉをエッチングで除去する。さらに、配線１８及び保護膜８ａを含む疑似ウエーハ６の全面に絶縁膜１２を塗布し、所定の個所を現像することにより、実装用の電極部としての配線電極部１９を開口する。上記のようにして、図３（ｈ）に示すような配線パターンが完成する。
【００６６】
次に、図３（ｉ）に示すように、ＢＧＲ（Ｂａｃｋ  Ｇｒｉｎｄ）装置等を用いて疑似ウエーハ６の裏面７を所定の厚さに研削する。ここで、疑似ウエーハ６の厚さとしては、１００μｍ未満も作製は可能であるが、物理的強度保持上１００μｍ以上、３００μｍ以下程度が好ましい。
【００６７】
次に、図４（ｊ）に示すように、研削した疑似ウエーハ６の裏面７側に保護膜８ｂ（例えば感光性樹脂）を塗布する。
【００６８】
次に、図４（ｋ）に示すように、後述するダイシングエリア２６以外の領域において、配線１８の一部分、絶縁物質層５及び保護膜８ａ、８ｂを除去して貫通孔１３を形成する。このように、配線電極部１９において、疑似ウエーハ６の厚さｔ方向に貫通した貫通孔１３を形成する場合、貫通孔１３の径は配線電極部１９の面積により制限されるが、それほど微細な孔でなくともよく、配線電極部１９の径より小さいのが好ましく、例えば１５０〜３００μｍである。
【００６９】
貫通孔１３の形成方法はドリル等を用いた機械的な方法が簡便であるが、多数の貫通孔１３を速やかに形成する場合などにはレーザー等の光照射加工でもよい。
【００７０】
なお、疑似ウエーハ６の厚さｔは任意であるが、例えば１２０μｍ〜２５０μｍの間を想定することができ、容易に貫通孔１３を形成することができる。
【００７１】
本発明に基づく製造方法によれば、配線１８の一部分、絶縁物質層５及び保護膜８ａ、８ｂを除去して、疑似ウエーハ６の厚さｔ方向に貫通した貫通孔１３を設けるので、従来例のように、シリコンからなる半導体ウエーハそのものに貫通孔を形成し、この貫通孔に導電性物質を埋め込む加工を施すのに比べ、遥かに容易かつ信頼性が高く、また低コストである。
【００７２】
次に、図４（ｌ）に示すように、貫通孔１３中に、疑似ウエーハ６の裏面７側から導電性樹脂１４ａを充填する。導電性樹脂１４ａとしては銀ペーストが一般的であるが、Ｃｕ等の導電性ペースト材も用いることができる。充填方法は、一枚の疑似ウエーハ６に無数にある貫通孔１３に対し、一括して導電性樹脂１４ａを充填することができる方法として、スキージ１５を用いた印刷法等がある。
【００７３】
導電性樹脂１４ａは貫通孔１３に充填し易く、かつ絶縁物質層５との密着性に優れている。従って、後述する複数個又は複数種の半導体チップ４間をダイシングエリア２６に沿って切断する工程等で受ける外的力に対して、優れた耐久性を有する。これは、個片化された後のチップ状電子部品の形態又はチップ状電子部品の複数個が積層された形態においても同様である。
【００７４】
次に、図５（ｍ）に示すように、導電性樹脂１４ａをキュアして固めて導電層１４を形成する。導電性樹脂１４ａとしての銀ペーストやＣｕ導電性ペースト材は、例えば、約１５０℃程度のキュアで固めることができる。疑似ウエーハ６は、その表面１７及び裏面７側に、配線１８に接続された導電層１４が露出ている。ここで、表面１７及び裏面７側の導電層１４が露出した部分をそれぞれ、外部回路との電気的接続用の配線電極部１９、１９’と称する。
【００７５】
次に、図５（ｎ）に示すように、複数個又は複数種の半導体チップ４間をダイシングエリア２６に沿ってダイシングブレード１６を用いてダイシング２０を行う。
【００７６】
以上のようにして、図６（ａ）に示すような、導電層１４を厚さ方向に保持したチップ状電子部品２２ａを作製することができる。このチップ状電子部品２２ａは、図示するように、両面において導電層１４が露出している。
【００７７】
本発明に基づく製造方法によれば、配線１８の一部分、絶縁物質層５及び保護膜８ａ、８ｂを除去して、疑似ウエーハ６の厚さｔ方向に貫通した貫通孔１３を設けるので、シリコンからなる半導体ウエーハそのものに貫通孔を形成し、この貫通孔に導電性物質を埋め込む加工を施す従来の方法に比べ、遥かに容易かつ信頼性が高く、また低コストである。
【００７８】
また、導電性樹脂１４ａは貫通孔１３に充填し易く、かつ絶縁物質層５との密着性に優れている。従って、例えば複数個又は複数種の半導体チップ４間をダイシングエリア２６に沿って切断する工程等で受ける外的力に対して、優れた耐久性を有する。これは、個片化された後のチップ状電子部品の形態又はチップ状電子部品の複数個が積層された形態においても同様である。
【００７９】
また、アナログ、デジタルにとらわれず、個々の良品チップのみ使用して組み合わせ、チップ状電子部品に個片化することができるので、疑似ウエーハ６あたりの歩留まりにとらわれず、低コスト化することができる。また、自社製ウエーハのみならず、他社から購入したベアチップも取り混ぜての作製が可能である。
【００８０】
また、チップ状電子部品を疑似ウエーハ６から切り出す際に、絶縁物質層５の部分を切断し、従来例のようにシリコン部を切断することがないので、チップ状電子部品本体への悪影響（歪みやばり、亀裂等のダメージ）が少なく、さらに、大部分が絶縁物質層５で覆われているために実装ハンドリングがし易く、良好な実装信頼性が得られる。
【００８１】
また、上述したように、ＩＣチップだけでなく、チップ抵抗やコンデンサ等の受動部品、及び光学系部品等の多肢にわたる部品を一括して組み込むことができるので、高機能モジュールとしての形態も可能となる。
【００８２】
さらに、半導体チップ４の厚さ、大きさにとらわれずに作製することができ、かつチップ状電子部品自体の厚さを非常に薄くすることができる。
【００８３】
本発明に基づくチップ状電子部品及びその製造方法は、前記疑似ウエーハの前記他方の面側又は／及び前記一方の面側に前記導電層に接続された導電パターンを形成することも可能である。具体的には、前記疑似ウエーハの前記他方の面側又は／及び前記一方の面側に、前記導電層に接して電解めっきを施すことにより、前記導電パターンを形成することができる。
【００８４】
図６（ｂ）は、疑似ウエーハ６の裏面７側に、導電層１４に接して電解Ｃｕめっき２１を施すことにより、前記導電パターンを形成してなる本発明に基づくチップ状電子部品２２ｂの概略断面図である。チップ状電子部品２２ｂの表面１７側には、配線１８と電気的に接続された導電層１４が露出している。このように、電解Ｃｕめっき２１などを施し、前記導電パターンを形成すれば、後述する積層時のはんだバンプ２３との接着信頼性の向上を図ることができる。
【００８５】
また、図６（ｃ）は、上記に図３（ｈ）を参照して説明したと同様にして、疑似ウエーハ６の裏面７側に導電層１４に接続された配線１８’及び絶縁膜１２’をパターン形成してなる本発明に基づくチップ状電子部品２２ｃの概略断面図である。チップ状電子部品２２ｃの表面１７側には、配線１８と電気的に接続された導電層１４が露出している。これによれば、表面１７側において、半導体チップ４のＡｌパッド電極１０を任意の位置まで引き伸ばすことができると同時に、裏面７側において、外部回路との電気的接続用の配線電極部１９’の位置を任意に選択することができる。
【００８６】
前記積層等の実装は、前記導電層を介して行うことができる。即ち、前記積層の接続及び実装の接続を、図７又は図８に示すようなＦａｎ−Ｏｕｔした絶縁物質層５内の配線１８及び導電層１４からなる配線電極部１９を介して行うことができる。従って、線膨張係数を類似とすることができ、高信頼性のスタックドパッケージ（積層されたチップ状電子部品）を提供することができる。
【００８７】
本発明のチップ状電子部品の実装構造は、少なくとも前記一方の面側において前記導電層が露出している第１のチップ状電子部品と、前記一方の面側においてのみ前記導電層が露出しかつ前記他方の面側は前記導電層に接続された配線を有する第２のチップ状電子部品とが、前記導電層を介して積層されていることが好ましい。また、前記第２のチップ状電子部品が、前記他方の面側の前記配線を介して実装基板の電極に電気的に接続されていることが好ましい。
【００８８】
図９は、上述した図６に示すチップ状電子部品２２ａ（厚みは、例えば１００〜２５０μｍ。以下、同様。）と、２２ｃとが積層された実装構造の一例を示す概略断面図である。
【００８９】
図示するように、２つのチップ状電子部品２２ａ間の接続は、導電層１４が露出している配線電極部１９及び１９’がそれぞれはんだバンプ２３を介して接続され、また、チップ状電子部品２２ａと２２ｃとの接続は、チップ状電子部品２２ａの裏面に露出した導電層１４からなる配線電極部１９’と、チップ状電子部品２２ｃの表面に露出した導電層１４からなる配線電極部１９とが、はんだバンプ２３を介して接続され、積層体の構造をなしている。そして、この積層体を構成するチップ状電子部品２２ｃの裏面の配線電極部１９’と、インターポーザ基板２４の電極２５とがはんだバンプ２３を用いて電気的に接続され、更に回路基板（マザーボード）（図示省略）に接続される。図示省略したが、上記の積層体を直接に回路基板に接続することも勿論可能である。
【００９０】
本発明に基づくチップ状電子部品２２ａ、２２ｂ及び２２ｃは、その両面に、導電層１４を介して電気的に接続された配線電極部１９、１９’を有するので、上記のように積層構造を形成した場合でも、はんだバンプ２３等を用いることができ、従来例に比べて厚みを低減することができる。また、前記受動部品を含む前記複数個又は複数種の半導体チップを有し、高機能モジュールである本発明に基づくチップ状電子部品２２ａ、２２ｂ及び２２ｃを３次元的に積層することで、上記した高信頼性を保ちながら、高性能化を図ることができる。
【００９１】
これら高機能モジュールは、例えば小型高速高周波の移動体通信機器や携帯端末、超小型パソコン（ＰＣ：Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）等のあらゆる電子産業製品に使用することができる。
【００９２】
以上、本発明を実施の形態について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。
【００９３】
例えば、前記貫通孔を前記ダイシングエリアではない領域に設ける例を挙げて説明したが、前記ダイシングの結果としてダイシング手段（例えば前記ダイシングブレード）によって一部切断された領域であってもよい。
【００９４】
また、上記に疑似ウエーハ６に配線１８（又は１８’）を形成する方法として、Ｃｕを用いる例を説明したが、Ｃｕに代えてＡｌを用いてもよい。但し、Ａｌの場合は、後の積層する際に用いるはんだバンプとの接着性を向上させるために配線電極部１９（又は１９’）にＵＢＭ（Ｕｎｄｅｒ  Ｂｕｍｐ  Ｍｅｔａｌ；Ｎｉ無電解めっき層）を形成することが望ましい。
【００９５】
また、図４（ｋ）の貫通孔１３を形成するに際し、配線１８の一部分、絶縁物質層５及び保護膜８ａ、８ｂを除去する例を説明したが、例えば疑似ウエーハ６の裏面７側から保護膜８ｂ、絶縁物質層５及び保護膜８ａを除去し、配線１８に至る位置まで貫通孔１３を形成してもよい。この場合、配線１８は除去されずに、そのまま残る構造となるが、貫通孔１３は配線１８に達しているので、この貫通孔１３に導電性樹脂１４ａを充填してなる導電層１４は、上記の例と同様に配線１８に接続されている。
【００９６】
また、配線電極部１９に貫通孔１３を設け、この貫通孔１３に導電性樹脂１４ａを充填することによって配線１８に接続された導電層１４を形成する例を説明したが、例えば配線１８が形成されていない個所に導電層１４を形成して、後の工程で、この導電層１４と配線１８とを接続してもよい。
【００９７】
また、疑似ウエーハ６の表面１７について、導電層１４形成後の配線電極部１９の断面形状が凹状に形成された例を挙げたが、本発明はこれに限られず、たとえば絶縁膜１２と導電層１４との高さレベルが同一であり、配線電極部１９の断面形状が略平面状であってもよい。
【００９８】
また、図６（ｂ）に示すチップ状電子部品２２ｂにおいて、電解Ｃｕめっき２１の高さ位置、大きさ等も任意に選択可能である。
【００９９】
また、貫通孔１３に導電性樹脂１４ａを充填して導電層１４を形成する例を説明したが、例えば無電解めっき及び電解めっきによる通常のスルーホールめっきでもよい。
【０１００】
また、図９に示すように、本発明のチップ状電子部品の実装構造例として、本発明に基づくチップ状電子部品２２ａと、チップ状電子部品２２ｃとを積層する場合を説明したが、例えば、図６に示すチップ状電子部品２２ａ、チップ状電子部品２２ｂ及びチップ状電子部品２２ｃを積層し、さらにチップ状電子部品２２ｃとインターポーザ基板２４の電極２５とをはんだバンプ２３を用いて接続することも勿論可能である。或いは、チップ状電子部品２２ｂと、チップ状電子部品２２ｃとの積層であってもよく、更には、本発明に基づくチップ状電子部品を３つ積層する例を挙げたが、本発明の実装構造において、３つ以上のチップ状電子部品を積層することも勿論可能である。
【０１０１】
さらに、本発明に基づくチップ状電子部品は、その複数個を積層せずに、それぞれ単独で前記実装基板上に平面実装することも勿論可能である。
【０１０２】
【発明の作用効果】
本発明の製造方法によれば、少なくとも前記絶縁物質層に、前記疑似ウエーハの厚さ方向に貫通した前記貫通孔を設けるので、シリコンからなる半導体ウエーハそのものに貫通孔を形成し、この貫通孔に導電性物質を埋め込む加工を施すのに比べ、遥かに容易かつ信頼性が高く、また低コストである。
【０１０３】
また、前記疑似ウエーハの前記一方の面側に前記半導体チップの電極に接続された前記配線を形成するので、前記半導体チップの電極を任意の位置まで引き伸ばすことが可能である。
【０１０４】
また、アナログ、デジタルにとらわれず、個々の良品チップのみ使用して組み合わせ、前記チップ状電子部品に個片化することができるので、ウエーハあたりの歩留まりにとらわれず、低コスト化することができる。また、自社製ウエーハのみならず、他社から購入したベアチップも取り混ぜての作製が可能である。
【０１０５】
また、前記チップ状電子部品を前記疑似ウエーハから切り出す際に、前記絶縁物質の部分を切断し、従来例のようにシリコン部を切断することがないので、前記チップ状電子部品本体への悪影響（歪みやばり、亀裂等のダメージ）が少なく、さらに、大部分が前記絶縁物質で覆われているために実装ハンドリングがし易く、良好な実装信頼性が得られる。
【０１０６】
また、上述したように、ＩＣチップだけでなく、チップ抵抗やコンデンサ等の受動部品、及び光学系部品等の多肢にわたる部品を一括して組み込むことができるので、高機能モジュールとしての形態も可能となる。
【０１０７】
さらに、前記半導体チップの厚さ、大きさにとらわれずに作製することができ、かつ前記チップ状電子部品自体の厚さを非常に薄くすることができる。
【０１０８】
そして、本発明の製造方法によって得られるチップ状電子部品及びその実装構造によれば、前記積層等の実装は前記導電層を介して行うことができる。このため、線膨張係数を類似とすることができ、高信頼性のスタックドパッケージ（積層されたチップ状電子部品）を提供することができる。
【０１０９】
さらに、前記受動部品や前記複数個又は複数種の半導体チップ等を有する高機能モジュールとして本発明のチップ状電子部品を３次元的に積層することで、上記した高信頼性を保ちながら、高性能化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における、本発明に基づく製造方法を工程順に示す概略断面図である。
【図２】同、本発明に基づく製造方法を工程順に示す概略断面図である。
【図３】同、本発明に基づく製造方法を工程順に示す概略断面図である。
【図４】同、本発明に基づく製造方法を工程順に示す概略断面図である。
【図５】同、本発明に基づく製造方法を工程順に示す概略断面図である。
【図６】同、本発明に基づくチップ状電子部品の概略断面図である。
【図７】同、本発明に基づく製造方法において、再配線を形成し、さらに前記貫通孔に前記導電性樹脂を充填したときの概略平面図である。
【図８】同、本発明に基づく製造方法において、再配線を形成し、さらに前記貫通孔に前記導電性樹脂を充填したときの概略平面図である。
【図９】同、本発明に基づくチップ状電子部品の実装構造の一例を示す概略断面図である。
【図１０】従来例による、チップ状電子部品の製造方法の概略断面図である。
【図１１】同、チップ状電子部品の製造方法の概略断面図である。
【図１２】同、チップ状電子部品の積層構造の概略断面図である。
【図１３】他の従来例による、チップ状電子部品の概略断面図である。
【図１４】同、チップ状電子部品の積層構造の概略断面図である。
【符号の説明】
１…基体、２ａ、２ｂ…粘着材層、３…両面テープ基材、４…半導体チップ、
５…絶縁物質層、６…疑似ウエーハ、７…裏面、８ａ、８ｂ…保護膜、
９…シリコン（Ｓｉ）基板、１０…Ａｌパッド電極、
１１…パッシベーション膜、１２、１２’…絶縁膜、１３…貫通孔、
１４ａ…導電性樹脂、１４…導電層、１５…スキージ、
１６…ダイシングブレード、１７…表面、１８、１８’…配線、
１９、１９’…配線電極部、２０…、ダイシング、２１…電解Ｃｕめっき、
２２…チップ状電子部品、２３…はんだバンプ、２４…インターポーザ基板、
２５…電極、２６…ダイシングエリア
【図１】
2005005632.tif 000003
【図２】
2005005632.tif 000004
【図３】
2005005632.tif 000005
【図４】
2005005632.tif 000006
【図５】
2005005632.tif 000007
【図６】
2005005632.tif 000008
【図７】
2005005632.tif 000009
【図８】
2005005632.tif 000010
【図９】
2005005632.tif 000011
【図１０】
2005005632.tif 000012
【図１１】
2005005632.tif 000013
【図１２】
2005005632.tif 000014
【図１３】
2005005632.tif 000015
【図１４】
2005005632.tif 000016