(57)【要約】  【課題】  多階調であっても横方向出力配線を間引くことができ、レイアウトの短尺方向長さを小さく出来ると共に、その際問題となる分圧抵抗として機能する素子への貫通電流を、不要な箇所だけカットすることができる半導体装置を提供する。  【解決手段】  階調数分の階調電圧を生成する直列抵抗からなる第１階調電圧発生回路８ａとＤ／Ａコンバータ６ａを有する半導体装置において、第１階調電圧発生回路８ａとＤ／Ａコンバータ６ａとの間にトランジスタのオン抵抗を利用した分圧抵抗として機能するトランジスタ群とバッファＢからなる回路を複数個含む第２階調電圧発生回路１０ａを設ける。トランジスタ群のゲートは、ＲＯＭデコーダ９ａに入力される階調電圧選択データ線に接続され、選択する階調以外のトランジスタ群及びバッファＢへの貫通電流をカットできる構成としている。【選択図】  図１
2005284201.tif 000002
【特許請求の範囲】
【請求項１】
入力される階調電圧選択データに応じた階調電圧を選択するデコーダと、前記選択される階調電圧を生成する直列抵抗を含む階調電圧発生回路を有する半導体装置において、
前記階調電圧発生回路は、第1の抵抗から第ｍの抵抗（ｍは自然数）の各分割抵抗を直列接続してなり、少なくとも前記直列抵抗の一端及び他端に階調基準電圧が印可された第1の階調電圧発生回路と、
前記第1の階調電圧発生回路と前記デコーダとの間に接続される形で、
1個の前記分割抵抗と、
ｎ個（ｎは２以上の任意の自然数）の直列接続された分圧素子からなり、一端が前記分割抵抗の一端に接続された分圧素子群と、
前記分割抵抗の他端に一方の入力端が接続され、他方の入力端が出力端にフィードバックとして接続されると共に前記分圧素子群の他端に接続されたボルテージフォロア型のバッファと
からなる単位回路をｍ個（ｍは自然数）有し、前記各単位回路の分圧素子群の一端及び各分圧素子の直列接続点から階調電圧を取り出すようにした第２の階調電圧発生回路
を具備することを特徴とするＤ／Ａコンバータを持つことを特徴とする半導体装置。
【請求項２】
前記各分圧素子が、抵抗素子であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記各分圧素子が、ＭＯＳ型のトランジスタであることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記ｍ個のボルテージフォロア型のバッファが、選択される階調以外の前記各分圧素子に流れる電流を遮断するように、入力される階調電圧選択データで制御されたことを特徴とする請求項１載の半導体装置。
【請求項５】
前記各トランジスタのゲートが、選択される階調以外のトランジスタへの貫通電流を遮断するように、入力される前記階調電圧選択データで制御されたことを特徴とする請求項３記載の半導体装置。
【請求項６】
少なくとも1個の前記第1の階調電圧発生回路と、
前記第２の階調電圧発生回路及び前記デコーダからなるデコーダ部と前記デコーダ部で選択された階調電圧を増幅する出力バッファを含む出力回路を複数個
具備してなることを特徴とする液晶表示用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示用半導体装置に関し、特に階調電圧発生回路に関するものである。
【背景技術】
【０００２】
近年の表示面積及び表示解像度の増大に伴い、液晶表示用半導体装置の駆動出力数に比例する形で長尺方向長さが増大し、液晶表示用半導体装置の表示色数すなわち表示階調数に応じて短尺方向長さも増大してきている。一方、液晶表示装置の小型化及びコスト低減の要求に伴い、実装方法もＴＡＢなどを介さずに直接ＴＦＴガラス基板に実装するＣＯＧの方法が主流となっている。
【０００３】
一般的な液晶表示用半導体装置を図２（ａ）を参照して説明する。図２（ａ）において液晶表示用半導体装置１は、シフトレジスタ２、データレジスタ３、データラッチ４、レベルシフタ５、Ｄ／Ａコンバータ６（６ｂ）、出力バッファ７から構成されている。６４階調の表示を例にとると、シフトレジスタ２によりクロックに同期して各色６ビットのデータをデータレジスタ３内に取り込む。次に、別クロックに従ってデータレジスタ３内のデータをデータラッチ４内に取り込んだ後、Ｄ／Ａコンバータ６で階調値に対応した電圧値に変換され、出力バッファ７から出力される。
【０００４】
さらに、一般的な液晶表示装置を図２（ｂ）を参照して説明する。図２（ｂ）において液晶表示装置１００は、第１ガラス基板１１、第２ガラス基板１２及びこれらとシール１３で封止される液晶１４を含んで構成されている。そして、液晶表示用半導体装置１は図２（ｂ）に示すように、第１ガラス基板１１よりサイズが少し大きい第２ガラス基板１２の外周部に実装されている。
【０００５】
ここでＤ／Ａコンバータ６ｂは図３に示すように、外部から供給される例えば１０値の階調基準電圧（γ補正電源電圧ともいう）Ｖ０〜Ｖ９（Ｖ０>…>Ｖ４>Ｖ５>…>Ｖ９）を直列抵抗Ｒ１〜Ｒ６３で分圧し階調電圧を得る階調電圧発生回路８ｂとデータ毎に得られた階調電圧を選択するＲＯＭデコーダ９ｂから構成されている。そして、階調電圧発生回路８ｂとＲＯＭデコーダ９ｂとは、各階調電圧を取り出すための６４本の横方向出力配線と６４本の縦方向出力配線とで接続されている。
【０００６】
一方、液晶の駆動電圧と透過率との関係は図４に示すように、低透過率側と高透過率側で透過率変化すなわち階調変化が小さい曲線となっている。この特性を補正するため、外部から階調電圧発生回路８へ供給する階調基準電圧のうち高階調側と低階調側（例えばＶ０とＶ９）を大きな値とする抵抗値一定の方法や、高階調側と低階調側の抵抗値と階調基準電圧を同じ比率で大きくする電流値一定の方法（特許文献１参照）が開示されている。      
【特許文献１】特開平８−２１１３６７号公報（第４〜６頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前述の階調電圧発生回路には下記のような残された課題があった。すなわち、図３で説明した方法は、階調電圧発生回路の出力配線が階調数分だけ必要となるため配線によるレイアウト占有面積が大きくなるという問題があった。
【０００８】
より詳しくは、横方向出力配線と垂直方向の占有寸法が大きくなり、液晶表示用半導体装置が実装される液晶表示装置の組立からくる液晶表示用半導体装置の短尺方向長さの縮小というレイアウト要請を満足することができなくなるという問題があった。
【０００９】
図２（ｂ）に示したように、このＣＯＧ方法で制約となる液晶表示用半導体装置１の短尺方向長さが大きいと、液晶表示用半導体装置１が実装される第２ガラス基板１２の外周部面積が大きくなり、小型化及びコスト低減の課題となっていた。
【００１０】
本発明の課題は、多階調であっても横方向出力配線を間引くことができ、レイアウトの短尺方向長さを小さく出来る半導体装置を提供することである。また、その際問題となる分圧抵抗として機能する素子への貫通電流を、不要な箇所だけカットすることができる半導体装置を提供することである。
【課題を解決するための手段】
【００１１】
入力される階調電圧選択データに応じた階調電圧を選択するデコーダと、選択される階調電圧を生成する直列抵抗を含む階調電圧発生回路を有する半導体装置において、
階調電圧発生回路は、第1の抵抗から第ｍの抵抗（ｍは自然数）の各分割抵抗を直列接続してなり、少なくとも直列抵抗の一端及び他端に階調基準電圧が印可された第1の階調電圧発生回路と、
第1の階調電圧発生回路とデコーダとの間に接続される形で、
1個の分割抵抗と、
ｎ個（ｎは２以上の任意の自然数）の直列接続された分圧素子からなり、一端が分割抵抗の一端に接続された分圧素子群と、
分割抵抗の他端に一方の入力端が接続され、他方の入力端が出力端にフィードバックとして接続されると共に分圧素子群の他端に接続されたボルテージフォロア型のバッファと
からなる単位回路をｍ個（ｍは自然数）有し、各単位回路の分圧素子群の一端及び各分圧素子の直列接続点から階調電圧を取り出すようにした第２の階調電圧発生回路
を具備することを特徴とするＤ／Ａコンバータを持つことを特徴とする半導体装置である。
【００１２】
本発明の請求項２記載の半導体装置は、各分圧素子が、抵抗素子であることを特徴とする請求項１記載の半導体装置である。
【００１３】
本発明の請求項３記載の半導体装置は、各分圧素子が、ＭＯＳ型のトランジスタであることを特徴とする請求項１記載の半導体装置である。
【００１４】
本発明の請求項４記載の半導体装置は、ｍ個のボルテージフォロア型のバッファが、選択される階調以外の各分圧素子に流れる電流を遮断するように、入力される階調電圧選択データで制御されたことを特徴とする請求項１載の半導体装置である。
【００１５】
本発明の請求項５記載の半導体装置は、各トランジスタのゲートが、選択される階調以外のトランジスタへの貫通電流を遮断するように、入力される階調電圧選択データで制御されたことを特徴とする請求項３記載の半導体装置である。
【００１６】
本発明の請求項６記載の半導体装置は、少なくとも1個の第1の階調電圧発生回路と、
第２の階調電圧発生回路及びデコーダからなるデコーダ部とデコーダ部で選択された階調電圧を増幅する出力バッファを含む出力回路を複数個
具備してなることを特徴とする液晶表示用半導体装置である。
【発明の効果】
【００１７】
本発明の半導体装置によれば、横方向出力配線を間引くことができ、レイアウトの短尺方向長さを小さく出来ることである。また、その際問題となる分圧抵抗として機能する素子への貫通電流を、不要な箇所だけカットすることができ低消費電力化を図れるという優れた産業上の効果が得られる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を添付図面を参照し、従来例と同一物には同一の符号を用いて説明する。
【００１９】
本発明の実施形態である半導体装置のＤ／Ａコンバータ６ａを図１を参照して説明する。図１において、Ｄ／Ａコンバータ６ａは、外部から供給される例えば１０値の階調基準電圧Ｖ０〜Ｖ９を例えばｍ個の直列接続された各分割抵抗ＲＲ１〜ＲＲｍ（ｍは自然数で各抵抗値もそれぞれＲＲ１〜ＲＲｍとする）で分圧し階調電圧を得る第１階調電圧発生回路８ａとデータ毎に得られた階調電圧を選択するＲＯＭデコーダ９ａから構成されている。そして、第１階調電圧発生回路８ａとＲＯＭデコーダ９ａとは、各階調電圧を取り出すための第２階調電圧発生回路１０ａを介して接続されている。
【００２０】
各分割抵抗ＲＲ１〜ＲＲｍは、従来のＤ／Ａコンバータ６ｂの直列接続された各分割抵抗Ｒ１〜Ｒ６３を連続する２個以上の抵抗群の直列抵抗値と略等しい１個の抵抗で構成されている。図示例では、
ＲＲ１＝Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４      ・・・（１）
ＲＲ２＝Ｒ５＋Ｒ６＋Ｒ７＋Ｒ８      ・・・（２）
：        ：        ：
ＲＲ９＝Ｒ61＋Ｒ62＋Ｒ63
としている。そしてｍ＝１８として、すべては図示していないが、
階調基準電圧Ｖ０〜Ｖ１間を分割抵抗ＲＲ１、ＲＲ２で、
階調基準電圧Ｖ１〜Ｖ２間を分割抵抗ＲＲ３、ＲＲ４で、
：          ：                  ：
階調基準電圧Ｖ８〜Ｖ９間を分割抵抗ＲＲ１７、ＲＲ１８で
それぞれ分圧する構成としている。
【００２１】
同様にすべては図示していないが、各分割抵抗ＲＲ１、ＲＲ２、ＲＲ３、ＲＲ７、ＲＲ８、ＲＲ９で各８階調分の、各分割抵抗ＲＲ４、ＲＲ６で各６階調分の、分割抵抗ＲＲ５で４階調分のそれぞれ電圧範囲をカバーするようにし、全体で６４階調の階調電圧を得ている。
【００２２】
第２階調電圧発生回路１０ａは、分割抵抗ＲＲ１の一端が直列接続されたトランジスタＴ１、Ｔ２、Ｔ３、Ｔ４を介してバッファＢ１の出力端に接続され、分割抵抗ＲＲ１の他端がバッファＢ１の一方の入力端に接続されている。バッファＢ１は、他方の入力端とその出力端が接続されたボルテージフォロアである。
【００２３】
図示例では、トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４の順に直列接続され、トランジスタＴ１のドレイン又はソースのどちらか一方の端子が分割抵抗ＲＲ１の一端に接続されると共に０階調の階調電圧をＲＯＭデコーダ９ａに与える縦方向出力配線が接続されている。続いて、トランジスタＴ１、Ｔ２の直列接続点に１階調の縦方向出力配線が接続され、同様にトランジスタＴ２、Ｔ３の直列接続点に２階調の、トランジスタＴ３、Ｔ４の直列接続点に３階調のそれぞれ縦方向出力配線が接続されている。
【００２４】
そして、トランジスタ群Ｔ１〜Ｔ４の各ゲート及びバッファＢ１は、ＲＯＭデコーダ９ａに入力される階調電圧選択データのデータ線に接続されて制御され、選択する階調以外の分圧抵抗として機能するトランジスタ群及びバッファＢ１への貫通電流をカットできる構成としている。
【００２５】
また、各トランジスタＴ１〜Ｔ６３のゲート幅寸法及びゲート長寸法をそれぞれＬ１〜Ｌ６３とし、ゲート長寸法Ｌ１〜Ｌ６３は同一寸法とすると、その比は、（１）式で示される分割抵抗値ＲＲ１の右辺の各抵抗値Ｒ１、Ｒ２、Ｒ３、Ｒ４を用いて、
Ｌ１／Ｗ１：Ｌ２／Ｗ２：Ｌ３／Ｗ３：Ｌ４／Ｗ４＝Ｒ１：Ｒ２：Ｒ３：Ｒ４
となるように設計され、以下の各トランジスタのゲート幅寸法も同様の関係を有し、最終の各トランジスタＴ61〜Ｔ63のゲート幅寸法も
Ｌ61／Ｗ61：Ｌ62／Ｗ62：Ｌ63／Ｗ63＝Ｒ61：Ｒ62：Ｒ63
となっている。
【００２６】
こうして、バッファＢ１、トランジスタＴ１〜Ｔ４、ゲート線Ｇ１が接続され、同じように、バッファＢ２、トランジスタＴ５〜Ｔ８、ゲート線Ｇ２が接続され、最終の階調電圧をＲＯＭデコーダ９ａに与えるバッファＢ１８、トランジスタＴ61〜Ｔ63、ゲート線Ｇ18が接続されて、第２階調電圧発生回路１０ａが構成されている。
【００２７】
以上のように、第２階調電圧発生回路１０ａは、各分割抵抗ＲＲ１〜ＲＲｍ（ｍ＝１８）の一端及び他端に接続されたｍ×２本の横方向出力配線で第１階調電圧発生回路８ａと接続されると共に、６４本の縦方向出力配線とｍ本のゲート線でＲＯＭデコーダ９ａと接続されてＤ／Ａコンバータ６ａを構成している。
【００２８】
以上の構成の液晶表示用半導体装置におけるＤ／Ａコンバータ６ａの動作を説明する。シフトレジスタ２によりクロックに同期して各色６ビットのデータをデータレジスタ３内に取り込み、次に、別クロックに従ってデータレジスタ３内のデータをデータラッチ４内に取り込んだ後、Ｄ／Ａコンバータ６（６ａ）で階調値に対応した電圧値に変換され、出力バッファ７から出力される点は、従来例と同じである。
【００２９】
Ｄ／Ａコンバータ６ａでの各階調値に対応した電圧値への変換は、まず、各分割抵抗ＲＲ１〜ＲＲｍの内すくなくとも一個に対応する第２階調電圧発生回路１０ａ内のバッファ及びトランジスタ群が、ＲＯＭデコーダ９ａに入力される階調電圧選択データで制御されたゲート線により選択され、オン動作状態となった各トランジスタに対応する各階調電圧が発生する。
【００３０】
次いで、同じくＲＯＭデコーダ９ａに入力される階調電圧選択データにより、第２階調電圧発生回路１０ａ内で有効となった各階調電圧から一個が選択され所望の階調値に対応した電圧値に変換される。
【００３１】
そして、第２階調電圧発生回路１０ａ及びＲＯＭデコーダ９ａからなるデコーダ部とデコーダ部で選択された階調電圧を増幅する出力バッファ７で１出力回路を構成し、これを必要な出力回路数と、少なくとも1個の第1階調電圧発生回路８ａを含んで液晶表示用半導体装置として機能している。
【００３２】
本実施形態によれば、０階調〜３階調までの４階調分の階調電圧を発生させるために、第１階調電圧発生回路８ａからの横方向出力配線は２本でよく、従来の４本より２本削減できる。従って、第１階調電圧発生回路８ａ全体では、横方向出力配線が占めるレイアウト面積は約半分に削減でき、液晶表示用半導体装置の短尺方向長さを短縮できる。
【００３３】
また、Ｄ／Ａコンバータ６ａ内に、トランジスタのオン抵抗を利用した分圧抵抗として機能するトランジスタを作成し、選択する階調以外のトランジスタへの貫通電流をカットする構成としたので、半導体装置の低消費電力化を図れる。
【００３４】
尚、上記実施形態の半導体装置は、ライン反転駆動を想定したものであるが、これに限定されるものではなく、ドット反転駆動等の液晶の駆動方法に応じて本発明の要旨を逸脱しない範囲内において種々変更を加え得る。
【００３５】
例えば、各分割抵抗ＲＲ１〜ＲＲｍは、従来のＤ／Ａコンバータ６ｂの直列接続された各抵抗Ｒ１〜Ｒ６３を利用して、連続する２個以上の抵抗群の形で構成されていてもよい。但し、液晶表示用半導体装置の短尺方向長さの短縮効果の観点からは、連続する３個以上の抵抗群の形で構成されるのがより好ましい。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態の階調電圧発生回路を示す回路図。
【図２】液晶表示用半導体装置を示すブロック図（ａ）及び実装該略図（ｂ）。
【図３】従来の階調電圧発生回路を示す回路図。
【図４】液晶の駆動電圧と透過率の関係を示す図。
【符号の説明】
【００３７】
１  液晶表示用半導体装置
２  シフトレジスタ
３  データレジスタ
４  データラッチ
５  レベルシフタ
６、６ａ、６ｂ  Ｄ／Ａコンバータ
７  出力バッファ
８、８ａ、８ｂ、１０ａ  階調電圧発生回路
９、９ａ、９ｂ  デコーダ
１１  第１ガラス基板
１２  第２ガラス基板
１３  シール
１４  液晶
Ｖ０〜Ｖ９  階調基準電圧
ＲＲ１〜ＲＲｍ  分割抵抗
Ｂ１〜Ｂｍ  バッファ
Ｒ１〜Ｒ６３  抵抗
Ｔ１〜Ｔ６３  トランジスタ
１００  液晶表示装置
【図１】
2005284201.tif 000003
【図２】
2005284201.tif 000004
【図３】
2005284201.tif 000005
【図４】
2005284201.tif 000006