(57)【要約】【課題】高周波領域において低比抵抗及び低誘電体損失を共に有する回路基板、受動部品、電子装置、及び回路基板の製造方法を提供する。【解決手段】回路基板１０は、ベース基板１１と、ベース基板１１上に下部配線層１２、キャパシタ層１３、上部配線層１４が順次積層されて構成され、前記下部配線層１２は、エアロデポジション法によりセラミックス微粒子材料により形成された第１層間絶縁層１６と、電解めっき法等により形成されたＣｕ膜の第１導電体層１５などから構成されている。【選択図】        図１
2005005645.tif 000002
【特許請求の範囲】
【請求項１】
層間絶縁層と導電体層とが積層されてなる回路基板であって、
前記層間絶縁層はエアロゾル化した微粒子材料を吹き付けて堆積されてなり、前記導電体層が金属あるいは合金材料よりなる連続膜であることを特徴とする回路基板。
【請求項２】
前記微粒子材料がセラミックスよりなり、
Ａｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、ＣａＯ、ＴｉＯ２、３Ａｌ２Ｏ３・２ＳｉＯ２、ＭｇＯ・Ａｌ２Ｏ３、２ＭｇＯ・ＳｉＯ２、２Ａｌ２Ｏ３・２ＭｇＯ・５ＳｉＯ２、ＣａＯ・Ａｌ２Ｏ３・２ＳｉＯ２、ＢａＴｉＯ３、ＢａＳｒＴｉＯ３、ＢａＴｉＺｒＯ３、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｎｂ２／３）Ｏ３、ＺｒＳｎＴｉＯ４、ＰｂＺｒＴｉＯ３、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、Ｐｂ（Ｎｉ１／３Ｎｂ２／３）Ｏ３、及びＡｌＮの群のうち、少なくとも１種を含むことを特徴とする請求項１記載の回路基板。
【請求項３】
前記層間絶縁膜と、該層間絶縁膜上にパターニングされて形成された導電体層よりなるフィルタを更に有することを特徴とする請求項１または２記載の回路基板。
【請求項４】
当該回路基板中または回路基板上に、複数の電極層と、該電極層との間に形成された誘電体層とよりなるキャパシタを更に有し、
前記誘電体層がエアロゾル化した他の微粒子材料を吹き付けて堆積されてなることを特徴とする請求項１〜３のうち、いずれか一項記載の回路基板。
【請求項５】
前記他の微粒子材料がセラミックスよりなり、
ＴｉＯ２、ＢａＴｉＯ３、ＢａＳｒＴｉＯ３、ＢａＴｉＺｒＯ３、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｎｂ２／３）Ｏ３、ＺｒＳｎＴｉＯ４、ＰｂＺｒＴｉＯ３、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、及びＰｂ（Ｎｉ１／３Ｎｂ２／３）Ｏ３の群のうち、少なくとも１種を含むことを特徴とする請求項４記載の回路基板。
【請求項６】
誘電体層と導電体層とが積層されてなる受動部品であって、前記誘電体層がエアロゾル化した微粒子材料を吹き付けてなり、前記導電体層が金属あるいは合金材料よりなる連続膜よりなり、
前記微粒子材料がＡｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、ＣａＯ、ＴｉＯ２、３Ａｌ２Ｏ３・２ＳｉＯ２、ＭｇＯ・Ａｌ２Ｏ３、２ＭｇＯ・ＳｉＯ２、２Ａｌ２Ｏ３・２ＭｇＯ・５ＳｉＯ２、ＣａＯ・Ａｌ２Ｏ３・２ＳｉＯ２、ＢａＴｉＯ３、ＢａＳｒＴｉＯ３、ＢａＴｉＺｒＯ３、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｎｂ２／３）Ｏ３、ＺｒＳｎＴｉＯ４、ＰｂＺｒＴｉＯ３、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、Ｐｂ（Ｎｉ１／３Ｎｂ２／３）Ｏ３、及びＡｌＮの群のうち、少なくとも１種を含むことを特徴とする受動部品。
【請求項７】
請求項１〜５のうちいずれか一項記載の回路基板又は／及び請求項６記載の受動部品と、電子部品とを備えた電子装置。
【請求項８】
層間絶縁層と導電体層とが積層されてなる回路基板の製造方法であって、
エアロゾル化した微粒子材料をキャリアガスと共に所定の速度で噴射して層間絶縁層を形成する工程と、
金属あるいは合金材料を堆積あるいは成長させて前記導電体層を形成する工程とを備えることを特徴とする回路基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波回路に適した回路基板、受動部品、電子装置及び回路基板の製造方法に係り、特に高周波における低誘電損失の層間絶縁層と低抵抗の導電体層を共に有する回路基板に関する。
【０００２】
携帯電話機、Ｂｌｕｅｔｏｏｔｈ（登録商標）、その他モバイル機器等での無線情報通においては、音声、画像、データなど大容量の信号をより高速に伝送することが望まれ、モバイル機器等の小型化・多機能化と共に、モバイル機器等に用いられる電子部品の高周波対応が急速に進められている。この中で、小型化と高周波対応を両立するために高周波回路を一体モジュール化した受動素子内蔵基板の実現が切望されている。
【０００３】
【従来の技術】
従来から現在まで開発されている受動素子内蔵基板は３つに大別することができる。（１）薄膜プロセスにより受動素子を形成する場合、（２）樹脂プリント板を用いる場合、（３）セラミック基板を用いる場合である。
【０００４】
（１）の薄膜プロセスにより受動素子を形成する場合は、シリコン基板や合金基板の平坦な基板上にスパッタ・メッキ法等により形成される配線層や、ポリイミド等の樹脂を塗布して形成される層間絶縁層を繰り返し積層することにより多層化するものである。
【０００５】
（２）の樹脂プリント板を用いる場合は、ベース基板としてＦＲ４（ガラスエポキシ材料）を用い、導電体層としてはめっき法を用いたＣｕ膜、層間絶縁層としては、エポキシ樹脂系シート材もしくはエポキシ系ワニス樹脂材（耐熱温度：２５０℃程度）などが用いられる。
【０００６】
（３）のセラミック基板を用いる場合は、絶縁膜、導電体膜、誘電体層、及び抵抗体膜の各ペーストを印刷、乾燥、焼成を繰り返し行って多層化するものである。焼成は１０００℃以上の温度において行われるため、絶縁膜はセラミック材料の緻密な膜が得られる。
【０００７】
ところで、高周波回路での損失は導体損失と誘電損失（誘電正接）との和で表され、周波数が高くなるにつれて誘電損失の影響が大きくなる。このために、誘電体材料には低い誘電損失が求められる。しかし、上記の（１）と（２）の層間絶縁層は、例えば２ＧＨｚにおいて、ポリイミド樹脂０．００４、エポキシ樹脂０．０１２５のように誘電損失が大きい樹脂材料から構成されているため、高周波において急速に損失が大となる。一方（３）の層間絶縁層は、セラミック材料によりなるため、低誘電損失のセラミック材料を用いることができるため、高周波用途として期待されている。
【０００８】
現在、高周波向けセラミック系基板として適用されている手法は、ＬＴＣＣ法（低温焼成セラミックス法）を用いた手法である。ＬＴＣＣ法は、層間絶縁層としてガラスを焼結助剤とした低温焼成セラミックスと、導電体層として電気抵抗の低い金属粉末を含む導体ペーストを印刷し同時焼成したものである。導体ペーストの金属粉には、電気抵抗の低いＡｇ、Ｃｕ、Ａｕ等が用いられている。
【０００９】
【特許文献１】
特開２０００−３２８２２３号公報
【特許文献２】
特開２００１−１５６３５１号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、ＬＴＣＣ法において用いられる層間絶縁層は、上述した樹脂材料と比較して誘電損失は低いものの、２ＧＨｚにおいて０．００２程度あり、高周波マイクロ波セラミックスの誘電損失より高く、低誘電損失化が困難であるという問題がある。
【００１１】
また、ＬＴＣＣ法において用いられる導電体層は、上述した導体ペーストを焼成したものであるが、導体ペーストに含まれるバインダは焼成により分解・炭化等してしまい金属粉末が完全な連続体とならないため、金属粉末を構成する材料の低い比抵抗を実現できないという問題がある。さらに、焼成条件、金属粉末の粒径分布により回路基板ごと、あるいは回路基板内において比抵抗にバラツキが生じ、所望の特性が容易に得られないという問題がある。
【００１２】
さらに、ＬＴＣＣ法において用いられるキャパシタの誘電体層は、誘電体層のセラミックスにガラス成分を大部分含むために、高温焼成のセラミックスに比べて誘電率が低く誘電率の向上に限度があると共に、低誘電損失の大容量のキャパシタを形成することが困難であるという問題がある。
【００１３】
そこで、本発明は上記問題点に鑑みてなされたもので、本発明の目的は、高周波領域において低比抵抗及び低誘電体損失を共に有し、高周波回路に適した回路基板、受動部品、電子装置、及び回路基板の製造方法を提供することである。
【００１４】
【課題を解決するための手段】
本発明の一観点によれば、層間絶縁層と導電体層とが積層されてなる回路基板であって、前記層間絶縁層はエアロゾル化した微粒子材料を吹き付けて堆積されてなり、前記導電体層が金属あるいは合金材料よりなる連続膜であることを特徴とする回路基板が提供される。
【００１５】
本発明によれば、回路基板、例えば多層積層基板の層間絶縁層が微粒子材料を用いたエアロゾルデポジション法により常温において形成されることにより、微粒子材料が有する誘電特性などの特性が保持される。一方、エアロゾルデポジション法では、ＬＴＣＣ法のような高温での焼成を必要としないので、導電体層を無電解めっき法、電解めっき法、スパッタ法などの連続膜を形成することができる。したがって、導電体層の比抵抗を低減することができる。その結果回路基板の配線層等の損失を低減することができる。
【００１６】
前記微粒子材料がセラミックスよりなり、Ａｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、ＣａＯ、ＴｉＯ２、３Ａｌ２Ｏ３・２ＳｉＯ２（ムライト）、ＭｇＯ・Ａｌ２Ｏ３（スピネル）、２ＭｇＯ・ＳｉＯ２（フォルステライト）、２Ａｌ２Ｏ３・２ＭｇＯ・５ＳｉＯ２（コージエライト）、ＣａＯ・Ａｌ２Ｏ３・２ＳｉＯ２（アノーサイト）、及びＡｌＮの群のうち、少なくとも１種を含んでもよい。これらの微粒子材料をエアロゾル化して吹き付けるとにより、微粒子材料の特性を損なわずに層間絶縁膜を形成することができるので、層間絶縁膜の高周波での誘電損失を低減することができる。したがって、高周波において一層の損失を低減することができ、高周波回路に適した回路基板を実現することができる。
【００１７】
本発明の他の観点によれば、誘電体層と導電体層とが積層されてなる受動部品であって、前記誘電体層がエアロゾル化した微粒子材料を吹き付けてなり、前記導電体層が金属あるいは合金材料よりなる連続膜よりなり、前記微粒子材料がＡｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、ＣａＯ、ＴｉＯ２、３Ａｌ２Ｏ３・２ＳｉＯ２、ＭｇＯ・Ａｌ２Ｏ３、２ＭｇＯ・ＳｉＯ２、２Ａｌ２Ｏ３・２ＭｇＯ・５ＳｉＯ２、ＣａＯ・Ａｌ２Ｏ３・２ＳｉＯ２、ＢａＴｉＯ３、ＢａＳｒＴｉＯ３、ＢａＴｉＺｒＯ３、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｎｂ２／３）Ｏ３、ＺｒＳｎＴｉＯ４、ＰｂＺｒＴｉＯ３、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、Ｐｂ（Ｎｉ１／３Ｎｂ２／３）Ｏ３、及びＡｌＮの群のうち、少なくとも１種を含む受動部品が提供される。
【００１８】
本発明によれば、導電体層を金属あるいは合金材料よりなる連続膜とすることにより導電体層の比抵抗を低減することができ、誘電体層をエアロゾル化した上記のセラミックスの微粒子材料を吹き付けて形成することにより、これらの微粒子材料の特性を損なうことなく誘電体層を形成することができる。その結果受動部品の高周波における損失を低減することができる。ここで、受動部品は、例えば、積層セラミックコンデンサ、薄膜コイル、積層コイル、あるいはこれらを用いたフィルタ、ストリップラインを用いたフィルタなどである。
【００１９】
本発明のその他の観点によれば、上記いずれかの回路基板及び／又は上記受動部品と、電子部品とを備えた電子装置が提供される。本発明によれば、上記の回路基板及び受動部品は高周波領域において低損失特性を有しているので、低消費電力及び高速動作が可能な電子装置を実現することができる。
【００２０】
本発明のその他の観点によれば、層間絶縁層と導電体層とが積層されてなる回路基板の製造方法であって、エアロゾル化した微粒子材料をキャリアガスと共に所定の速度で噴射して層間絶縁層を形成する工程と、金属あるいは合金材料を堆積あるいは成長させて前記導電体層を形成する工程とを備えることを特徴とする回路基板の製造方法が提供される。
【００２１】
本発明によれば、エアロゾル化した微粒子材料を、層間絶縁膜を形成する下地に吹き付けることにより、微粒子材料の特性、例えば誘電特性を損なうことなく形成することができる。室温下において成膜することができるので、従来のＬＴＣＣ法等の高温プロセスが必要なセラミック基板形成工程では困難であった、導電体層を無電解めっき法、電解めっき法、スパッタ法、真空蒸着法、化学的気相成長法により金属あるいは合金材料を堆積させあるいは成長させて形成することができる。したがって、焼成工程を省略することができるので導電体層を形成する工程が容易化され歩留まりが向上すると共に、導電体層は連続膜となって比抵抗を低減することができ、低損失の回路基板を実現することができる。
【００２２】
【発明の実施の形態】
以下、本実施の形態を説明すると共に、本発明に用いられるエアロゾルデポジション法（以下「ＡＤ法」と称する。）を用いた成膜装置の説明をする。
【００２３】
（第１の実施の形態）
図１は、本発明の実施の形態に係る回路基板の要部断面図である。図１を参照するに、本実施の形態に係る回路基板１０は、ベース基板１１と、ベース基板１１上に下部配線層１２、キャパシタ層１３、上部配線層１４が順次積層されて構成されている。
【００２４】
具体的には、下部配線層１２は、ベース基板１１表面に選択的に形成された第１導電体層１５と、ベース基板１１及び第１導電体層１５を覆う第１層間絶縁層１６と、第１層間絶縁層１６上に選択的に形成された第２導電体層１８と、第１層間絶縁層１３及び第２導電体層１４を覆う第２層間絶縁層１９と、第１導電体層１５と第２導電体層１８などを電気的に接続するビア１７などから構成されている。
【００２５】
キャパシタ層１３は、第２層間絶縁層１９上に形成された第１電極層２１と、第２層間絶縁層１９及び第１電極層２１を覆う誘電体層２２と、第１電極層２１に対向して誘電体層２２上に形成された第２電極層２３などから構成されている。
【００２６】
上部配線層１４は、キャパシタ層１３の第２電極層２３と、誘電体層２２及び第２電極層２３を覆う第３層間絶縁層２４と、第３層間絶縁層２４上に形成された第３導電体層２５と、第２電極層２３と第３導電体層２５とを接続するビア２６などから構成されている。
【００２７】
本実施の形態に係る回路基板は、前記第１〜第３層間絶縁層１６，１９，２４及び誘電体層２２がＡＤ法により形成されていることに１つの特徴がある。また、ＡＤ法では室温下において成膜できるので、ＬＴＣＣ法のような９００℃〜１０００℃程度の高温での加熱処理（焼成）を必要としない。したがって、前記第１及び第２導電体層１５，１８を、電解あるいは部無電解めっき法、真空蒸着法、スパッタ法、ＣＶＤ法等により金属または合金よりなる連続膜により形成することができるので、ＬＴＣＣ法と比較して第１及び第２導電体層１５，１８のような導電体層の比抵抗を低減することができるという他の特徴がある。
【００２８】
前記第１〜第３層間絶縁層１６，１９，２４は、例えば厚さ５０μｍの、ＡＤ法によりセラミックスからなる微粒子材料をエアロゾル化して、各々の下地に吹き付けて堆積させて形成されたものである。
【００２９】
前記第１〜第３層間絶縁層１６，１９，２４に用いられるセラミックスとしては、Ａｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、ＣａＯ、３Ａｌ２Ｏ３・２ＳｉＯ２、ＭｇＯ・Ａｌ２Ｏ３、２ＭｇＯ・ＳｉＯ２、２Ａｌ２Ｏ３・２ＭｇＯ・５ＳｉＯ２、及びＣａＯ・Ａｌ２Ｏ３・２ＳｉＯ２から選択される１種あるいは２種以上の混合物が挙げられる。これらのセラミックスから形成される第１〜第３層間絶縁層１６，１９，２４は、高周波、特に２ＧＨｚ以上において誘電損失が低い。したがって、損失が低減された高周波回路に適した回路基板を実現することができる。さらに、ＡＤ法では多層化された場合にも焼成工程を必要としないため、ＬＴＣＣ基板のような熱収縮による寸法変動という歩留まり低下要因がないので、歩留まり低下が生じにくいという点で有利である。
【００３０】
また、第１〜第３導電体層１６，１９，２４、第１及び第２電極層２１，２３は、導電材料より、金属あるいは合金材料よりなり、例えばめっき法、スパッタ法、真空蒸着法、ＣＶＤ法などより形成することができる。金属材料としては特に限定されないが、低抵抗の金属材料、例えば、Ｃｕ、Ａｇ、Ａｕ、Ａｌあるいはこれらの合金などが好ましい。ＬＴＣＣ法ではＡｇ粉末を含む導体ペーストを焼成して導電体層を形成するため（厚膜法）、導電体層の比抵抗がＡｇ自体の比抵抗まで低下させることはできないが、本実施の形態に係る導電体層は連続膜を形成することができるので材料自体の比抵抗まで低減すことができ、高周波領域における損失を低減することができる。
【００３１】
前記誘電体層２２は、例えば厚さ５０μｍの、ＡＤ法により微粒子材料をエアロゾル化して、各々の下地に吹き付けて堆積させて形成されたものである。
【００３２】
誘電体層２２に用いられるセラミックスとしては、例えばＴｉＯ２、ＭｇＯ、ＳｉＯ２、ＡｌＮ、Ａｌ２Ｏ３などのセラミックスが挙げられ、さらに、ペロブスカイト構造を有する酸化物セラミックス、例えば、Ｐｂ系のＰｂＴｉＯ３、ＰｂＺｒＯ３、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３（０≦ｘ≦１）の一般式で示されるＰＺＴ、（Ｐｂ１−ｙＬａｙ）（Ｚｒ１−ｘＴｉｘ）Ｏ３（０≦ｘ、ｙ≦１）の一般式で示されるＰＬＺＴ、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、Ｐｂ（Ｎｉ１／３Ｎｂ２／３）Ｏ３、Ｐｂ（Ｚｎ１／３Ｎｂ２／３）Ｏ３、Ｂａ系のＢａＴｉＯ３、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｎｂ２／３）Ｏ３、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｃｏ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｃｏ１／３Ｎｂ２／３）Ｏ３、Ｂａ（Ｎｉ１／３Ｔａ２／３）Ｏ３、（Ｂａ１−ｘＳｒｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｘＺｒｘ）Ｏ３、その他、ＺｒＳｎＴｉＯ４、ＣａＴｉＯ３、ＭｇＴｉＯ３、ＳｒＴｉＯ３が挙げられる。
【００３３】
特にキャパシタ用の誘電体層２２に好適なセラミックスとしては、高誘電率かつ高周波における低損失の観点から、ＴｉＯ２、ＢａＴｉＯ３、ＢａＳｒＴｉＯ３、ＢａＴｉＺｒＯ３、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３、Ｂａ（（Ｚｎ１／３Ｎｂ２／３）Ｏ３、ＺｒＳｎＴｉＯ４、ＰｂＺｒＴｉＯ３、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、及びＰｂ（Ｎｉ１／３Ｎｂ２／３）Ｏ３から選択される１種あるいは２種以上の混合物が好ましい。
【００３４】
上記層間絶縁層及び誘電体層に用いられるセラミックスの微粒子材料の表面をアルミニウム系化合物または鉛系化合物により処理あるいは被覆したものを用いてもよい。本願発明者の検討により、上述した微粒子材料のみによってＡＤ法により成膜するよりも厚膜、特に５μｍ〜１ｍｍの範囲で緻密な膜を形成することができることが確認されている。アルミニウム系化合物または鉛系化合物の被覆量は、主剤となる誘電体材料に被覆量を加えた重量を基準（１００質量部）として、０．１質量％〜５０質量％（さらに好ましくは０．１質量％〜２０質量％）に設定されることが好ましい。
【００３５】
アルミニウム系化合物としては、Ａｌ２Ｏ３、ＬｉＡｌＯ２、ＭｇＡｌ２Ｏ４、ＣａＡｌ２Ｏ４、ＳｒＡｌ２Ｏ４、ＢａＡｌ２Ｏ４、Ｙ３Ａｌ５Ｏ１２、ＡｌＮ、Ａｌ２Ｏ３・ｎＨ２Ｏ、水酸化アルミニウム（Ａｌ（ＯＨ）３）、アルミニウムアルコキシド（Ａｌ（ＯＲ）３（Ｒ：アルキル基））、ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）、スピネル（ＭｇＯ・Ａｌ２Ｏ３）、コージエライト（２Ａｌ２Ｏ３・２ＭｇＯ・５ＳｉＯ２）、アノーサイト（ＣａＯ・Ａｌ２Ｏ３・２ＳｉＯ２）、ゲーレナイト（２ＣａＯ・Ａｌ２Ｏ３・ＳｉＯ２）等が挙げられる。これらのアルミニウム化合物のうち、Ａｌ２Ｏ３、水酸化アルミニウム（Ａｌ（ＯＨ）３）、アルミニウムアルコキシド（Ａｌ（ＯＲ）３（Ｒ：アルキル基））が好適である。
【００３６】
鉛系化合物としては、Ｐｂ２ＦｅＮｂＯ６、Ｐｂ２ＦｅＴａＯ６、Ｐｂ２ＹｂＮｂＯ６、Ｐｂ２ＹｂＴＯ６、Ｐｂ２ＬｕＮｂＯ６、Ｐｂ２ＬｕＴａＯ、Ｐｂ３ＮｉＮｂ２Ｏ９、Ｐｂ３ＮｉＴａ２Ｏ９、Ｐｂ３ＺｎＮｂ２Ｏ９、Ｐｂ３Ｆｅ２ＷＯ９、Ｐｂ２ＣｄＷＯ６、ＰｂＴｉＯ３、ＰｂＺｒＯ３、ＰｂＳｎＯ３、ＰｂＨｆＯ３等が挙げられる。
【００３７】
なお、本実施の形態に係る回路基板には抵抗体膜を設けてもよい。ＡＤ法を用いて抵抗体膜４３を形成することができる微粒子材料としては、酸化ルテニウム（ＲｕＯ２）、酸化レニウム（ＲｅＯ２）、酸化イリジウム（ＩｒＯ２）などの酸化物セラミックスの他、ペロブスカイト構造を有する酸化物セラミックス、例えばＳｒＶＯ３、ＣａＶＯ３、ＬａＴｉＯ３、ＳｒＭｏＯ３、ＣａＭｏＯ３、ＳｒＣｒＯ３、ＣａＣｒＯ３、ＬａＶＯ３、ＧｄＶＯ３、ＳｒＭｎＯ３、ＣａＭｎＯ３、ＮｉＣｒＯ３、ＢｉＣｒＯ３、ＬａＣｒＯ３、ＬｎＣｒＯ３、ＳｒＲｕＯ３、ＣａＲｕＯ３、ＳｒＦｅＯ３、ＢａＲｕＯ３、ＬａＭｎＯ３、ＬｎＭｎＯ３、ＬａＦｅＯ３、ＬｎＦｅＯ３、ＬａＣｏＯ３、ＬａＲｈＯ３、ＬａＮｉＯ３、ＰｂＲｕＯ３、Ｂｉ２Ｒｕ２Ｏ７、ＬａＴａＯ３、ＢｉＲｕＯ３等、さらに、ＬａＢ６が挙げられる。なお、第１の実施の形態において説明した、微粒子材料をアルミニウム化合物又は鉛系化合物により処理したものを用いてもよい。膜厚が５μｍ〜１ｍｍの厚膜を形成する場合に緻密な抵抗体膜を得ることができる。
【００３８】
図２は、本発明に使用するＡＤ法を用いた成膜装置の概略構成図である。図２を参照するに、ＡＤ膜形成装置５０は、大略、微粒子材料をエアロゾル化するエアロゾル発生器５１と、エアロゾル化された微粒子のＡＤ膜材料を噴射して基板上にＡＤ膜を形成する成膜室５２などから構成されている。
【００３９】
エアロゾル発生器５１には、ガスボンベ５３及びマスフローコントローラ５４が配管を介して接続されている。ガスボンベ５３に充填された高圧のアルゴン等のキャリアガスをマスフローコントローラ５４において制御する。エアロゾル発生器５１の容器５６内での微粒子の発塵量や成膜室５２におけるエアロゾル化された微粒子の噴出量を制御することができる。キャリアガスは、アルゴンガスの他、ヘリウム、ネオン、窒素の不活性ガスを用いることができる。なお、微粒子材料としてペロブスカイト構造を有する酸化物セラミックスを用いる場合は、キャリアガスは酸化性のガス、例えば酸素や空気を用いてもよい。成膜の際に酸化物セラミックス微粒子材料の酸素欠損を補うことができる。
【００４０】
また、エアロゾル発生器５１には、超音波振動や電磁振動、機械的振動により微粒子を一次粒子化する振動機５８が設けられている。一次粒子化により緻密かつ均一なＡＤ膜を形成することができる。
【００４１】
成膜室５２には、エアロゾル発生器５１から配管５９を介して接続されたノズル６０と、ノズル６０と対向して基板１１を保持する基板保持台６１が設けられ、さらに、基板の位置を制御するＸＹＺステージ６２が基板保持台６１に連結されている。また、成膜室５２内の圧力を低圧とするためのメカニカルブースタ６４とロータリポンプ６５が接続されている。
【００４２】
膜形成材料となる平均粒径が１０ｎｍ〜１μｍの微粒子をエアロゾル発生器５１に充填して、ガスボンベ５３から、例えば１９．６Ｐａ〜４９Ｐａ（２〜５ｋｇ／ｃｍ２）の圧力のアルゴンガスをキャリアガスとして成膜室５２に供給し振動機５８により加振して、微粒子をエアロゾル化する。エアロゾル化された微粒子はキャリアガス共に、エアロゾル発生器５１の容器５６内の圧力より低圧に設定されている成膜室５２に配管５９を通じて搬送される。成膜室５２においてノズル６０からキャリアガスと共に微粒子が噴射され、ジェット流となって微粒子が図１に示す基板１１等の上に堆積し第１層間絶縁１６が形成される。噴射速度は、ノズル６０の形状、導入されるキャリアガスの圧力及びエアロゾル発生器５１内と成膜室５２内との圧力差により制御することができ、３ｍ／秒〜４００ｍ／秒（好ましくは２００ｍ／秒〜４００ｍ／秒）の範囲に設定される。この範囲に噴射速度を設定することにより、基板１１等の下地との密着強度が高い第１層間絶縁層１６等を形成することができる。微粒子が基板１１との衝突の際に基板１１の表面の汚染層や水分を除去し、また、導電材料よりなる第１導電体層１５等の汚染層や酸化物層を除去して表面を活性化する。また、微粒子自体の表面も微粒子相互の衝突により同様に活性化される。その結果、微粒子が基板１１及び第１導電体層１５等の表面に結合し、さらに微粒子同士が結合するので付着強度が高く緻密な第１層間絶縁層１６３が形成される。なお、噴射速度が４００ｍ／秒より大となると基板１１に損傷を与えるおそれがあり、３ｍ／秒より小さいと十分な付着強度を確保することができない。
【００４３】
また、ＡＤ法による成膜の際、又は成膜後に第１層間絶縁層１６を加熱する必要がない。微粒子材料は、基板に堆積する際に微粒子最表面のみが衝突により衝撃を受けて活性化され、微粒子内部には影響が及ばないため、微粒子の有する結晶性が堆積された第１層間絶縁層１６においても保持されるためであると推察される。
【００４４】
本発明に用いられる微粒子材料の平均粒径は、１０ｎｍ〜１μｍの範囲に設定される。１０ｎｍより小さいと基板への密着強度が不足し、１μｍより大きいと連続膜が形成しにくくなり脆弱な膜になってしまう。
【００４５】
なお、成膜装置５０は、ノズル６０及びエアロゾル発生器５１を２つ以上設けて独立に微粒子材料を噴射させるようにしてもよい。異なる種類の微粒子材料を、形成される膜中において混合したり層状に形成したりすることができる。
【００４６】
次に本発明の実施の形態に係る回路基板の製造方法について説明する。図３（Ａ）〜図４（Ｄ）は、本実施の形態に係る回路基板の製造工程を示す図である。
【００４７】
図３（Ａ）の工程では、ガラス基板よりなる基板１１の表面を覆うように、例えば無電解めっき法、真空蒸着法、スパッタ法、又はＣＶＤ法によりＣｕ膜のめっきシード層１５Ａを形成し、さらにめっきシード層１５Ａ表面に、例えば膜厚４０μｍのドライフィルムレジストをレジスト膜２８として使用し，密着ロール温度１０５℃、線圧４ｋｇ／ｃｍにてラミネートした。次いで配線パターンを全波長使用の平行光紫外線を用いて露光し、炭酸ナトリウム１ｗｔ％水溶液を用いてスプレー法により現像し、配線パターンが形成されたレジスト膜２８を得る。
【００４８】
次いで図３（Ｂ）の工程では、めっきシード層１５Ａを電極として電解めっき法にて厚さ５μｍのＣｕ膜のめっき層１５Ｂをめっきシード層１５Ａ上に積層し、第１導電体層１５を形成する（めっきシード層１５Ａとめっき層１５Ｂの積層体を第１導電体層１５と称する。）。次いでレジスト膜２８を剥離し、めっきシード層１５Ａの第１導電体層１５以外の部分をパネルエッチングにより除去した。エッチング液としては過酸化水素水と硫酸の混合液を用いた。なお、第１導電体層１５は、めっきシード層１５Ａを形成せずにレジスト膜２８に配線パターンを形成後、無電解めっき法、真空蒸着法、スパッタ法、又はＣＶＤ法により形成してもよい。
【００４９】
図３（Ｂ）の工程ではさらに、図２に示すＡＤ成膜装置を用いて微粒子材料を吹き付けて第１層間絶縁層１６を形成する。微粒子材料は、アルミニウムアルコキシドの一種であるアルミニウムイソプロポキシドにより表面処理を行い、さらに大気中において１０００℃で焼成し得られたＡｌ２Ｏ３膜を被覆した、例えば平均粒径０．３μｍのＭｇＯ微粒子材料を用いる。成膜時間を３０分間に設定し、厚さ５０μｍのＡｌ２Ｏ３含有ＭｇＯ膜よりなる第１層間絶縁層１６を形成する。
なお、ＭｇＯ微粒子材料とＡｌ２Ｏ３膜の質量比を２：８〜８：２とする。なお、第１層間絶縁層１６等の層間絶縁層を形成する際に用いられる微粒子材料としては、ＭｇＯの他、Ａｌ２Ｏ３、ＳｉＯ２、ＣａＯ、３Ａｌ２Ｏ３・２ＳｉＯ２、ＭｇＯ・Ａｌ２Ｏ３、２ＭｇＯ・ＳｉＯ２、２Ａｌ２Ｏ３・２ＭｇＯ・５ＳｉＯ２、及びＣａＯ・Ａｌ２Ｏ３・２ＳｉＯ２から選択される１種あるいは２種以上の混合物が挙げられ、さらにアルミニウム系化合物または鉛系化合物により処理あるいは被覆したものを用いてもよい。さらに、必要に応じて、第１層間絶縁層１６の表面を機械的研磨法、化学的機械研磨（ＣＭＰ）法等を用いて平坦化してもよい。
【００５０】
次いで図３（Ｃ）の工程では、図３（Ｂ）の工程の構造体上にレジスト膜２９を形成し、レジスト膜２９をパターニングして、フッ化水素酸等により第１層間絶縁層１６をエッチングして、第１導電体層１５を露出させるビアホール１６−１を形成する。ビアホールの深さはフッ化水素酸等に浸漬する時間により制御する。次いでレジスト膜２９を剥離する。
【００５１】
次いで図３（Ｄ）の工程では、図３（Ｃ）の工程の構造体表面に、スパッタ法によりＣｒ膜とＣｕ膜を順次積層した積層導電体のめっきシード層１８Ａを形成し、めっきシード層１８Ａ表面に、レジスト膜３０として例えば膜厚４０μｍのドライフィルムレジストを用いてラミネートする。次いで配線パターンを全波長使用の平行光紫外線を用いて露光し、炭酸ナトリウム１ｗｔ％水溶液を用いてスプレー法により現像し、配線パターンが形成されたレジスト膜３０を得る。
【００５２】
次いで図４（Ａ）の工程では、めっきシード層１８Ａを電極として電解めっき法にて厚さ５μｍのＣｕ膜のめっき層１８Ｂをめっきシード層１８Ａ上に積層し、第２導電体層１８及びビア１７を形成する（めっきシード層１８Ａとめっき層１８Ｂの積層体を第２導電体層１８と称する。）。次いでレジスト膜３０を剥離し、めっきシード層１８Ａの第２導電体層１８以外の部分をパネルエッチングにより除去する。
【００５３】
次いで図４（Ｂ）の工程では、図４（Ａ）の構造体上に、図３（Ｂ）の工程と同様にして、第２層間絶縁層１９を形成する。
【００５４】
図４（Ｂ）の工程ではさらに、第２層間絶縁層１９上に、図３（Ｃ）〜図４（Ａ）の工程と同様にして第１電極層２１、及び第２導電体層１８と第１電極層２１を接続するビア２０を形成する。
【００５５】
図４（Ｂ）の工程ではさらに、第２層間絶縁層１９及び第１電極層２１を覆うように、図２に示すＡＤ成膜装置を用いて微粒子材料を吹き付けて誘電体層２２を形成する。誘電体層２２微粒子材料はアルミニウムアルコキシドの一種であるアルミニウムイソプロポキシドにより表面処理を行い、さらに大気中において１０００℃で焼成し得られたＡｌ２Ｏ３膜を被覆した、例えば平均粒径０．３μｍのＢａＴｉＯ３微粒子材料を用いる。成膜時間を３分間に設定し、厚さ５μｍのＡｌ２Ｏ３含有ＢａＴｉＯ３膜よりなる誘電体層２２を形成する。ＢａＴｉＯ３微粒子材料とＡｌ２Ｏ３膜の質量比を９５：５とした。なお、上述したキャパシタ用の誘電体層を形成する際に用いられる微粒子材料として用いることができる。
【００５６】
なお、誘電体層２２は下地の第２層間絶縁層１９と異なる材料により形成されているが、ＡＤ法により形成されているので、誘電体層２２の微粒子材料が第２層間絶縁層１９を構成する材料の最表面の付着物質を除去すると共に活性化することにより高い密着強度の境界面を実現することができる。
【００５７】
図４（Ｂ）の工程ではさらに、誘電体層２２上にめっきシード層２３Ａおよびめっき膜２３Ｂよりなる第２電極層２３を形成する。以上により、第１電極層２１と第２電極層２３との間に誘電体層２２を有するキャパシタ２７が形成される。
【００５８】
次いで図４（Ｃ）の工程では、図４（Ｂ）の構造体上に第３層間絶縁層２４を形成し、さらに、第３層間絶縁層２４上に第３導電体層２５を選択的に形成する。以上により、図４（Ｃ）に示す回路基板が形成される。
【００５９】
なお、回路基板１０には、上記層間絶縁層１６，１９，２４又は誘電体層２２間に上記導電体層１５，１８、２５と同様にパターニングしてマイクロストリップラインを形成することによりフィルタを形成することができ、また、スパイラルインダクタあるいはミアンダラインインダクタなどのインダクタを形成することができる。
【００６０】
また、本実施の形態において述べた方法と同様の方法により、例えば、積層セラミックコンデンサ、薄膜コイル、積層コイル、あるいはこれらを用いたフィルタ、ストリップラインを用いたフィルタなどの受動部品を形成することができる。具体的には、上述した方法により誘電体層とパターニングした導電体層を積層して形成した積層体を、所望の形状・寸法に切断し、スパッタ法やめっき法等により電極を設けることにより形成することができる。
【００６１】
以下、図面に基づいて実施例および比較例を説明する。
【００６２】
［実施例１］
図５は、本発明の実施例に係る回路基板の概略構成を示す断面図である。図５を参照するに、本実施例に係る回路基板７０は、ガラス基板７１と、ガラス基板７１上に形成された層間絶縁層７２と導電体層７３が交互に積層されてなる配線層と、層間絶縁層７２中に選択的に形成されたキャパシタ７５及びフィルタ７６と、各導電体層を接続するビア７８と、回路基板７０表面に形成された抵抗素子７９などから構成されている。
【００６３】
先ず、ガラス基板全面に、スパッタ法によりＣｒ膜、Ｃｕ膜のめっきシード層を形成し（それぞれ厚さ０．１μｍ、厚さ０．５μｍ）、次いでめっきシード層を電極として電解めっき法により厚さ５μｍのＣｕ膜のめっき膜を形成して、めっきシード層とめっき膜の積層体よりなる第１導電体層７３−１を形成した。
【００６４】
次いで、図２に示すＡＤ法による成膜装置を使用し、導電体層７３−１上にＡｌ２Ｏ３被覆ＭｇＯ微粒子材料を用いて厚さ１００μｍの層間絶縁層７２−１を形成した。圧力１９．６Ｐａ（２ｋｇ／ｃｍ２）の高純度窒素ガス（純度９９．９％）をキャリアガスとして、キャリアガスの流量を４Ｌ／分に設定してエアロゾル化した。成膜室を５Ｐａ〜１０Ｐａに、エアロゾル化したＡｌ２Ｏ３被覆ＭｇＯ微粒子材料の流量を３０ｇ／時間に設定して３０分間噴射した。
【００６５】
なお、Ａｌ２Ｏ３被覆ＭｇＯ微粒子材料は以下のようにして調製した。平均粒径０．２５μｍのＭｇＯ微粒子材料（高純度科学研究所社製）をイソプロピルアルコールに加え撹拌して懸濁液を準備し、この懸濁液にアルミニウムイソプロポキシドを混合して６０℃に加熱して１時間撹拌した。次いで、遠心分離機により溶媒を除去した後、加熱乾燥して粉体として取り出し、１０００℃において２時間焼成処理を行い、Ａｌ２Ｏ３被覆ＭｇＯ微粒子材料を得た。ここでＭｇＯ微粒子材料とＡｌ２Ｏ３膜の質量比を９５：５とした。
【００６６】
次いで、層間絶縁層７２−１上にスパッタ法によりＣｒ膜、Ｃｕ膜のめっきシード層を形成し（それぞれ厚さ０．１μｍ、厚さ０．５μｍ）、次いでめっきシード層表面に膜厚４０μｍのドライフィルムレジスト（ニチゴー・モートン社製ＮＩＴ２１５）をレジスト膜として使用し，密着ロール温度１０５℃、線圧４ｋｇ／ｃｍにてラミネートした。次いで配線パターンを全波長使用の平行光紫外線を用いて露光し、炭酸ナトリウム１ｗｔ％水溶液を用いてスプレー法により現像し、配線パターンが形成されたレジスト膜（図示せず）を得た。
【００６７】
次いで、電解めっき法によりめっきシード層上にＣｕ膜よりなるめっき膜を形成し、めっきシード層とめっき膜よりなる導電体層７３−２を形成した。次いで、レジスト膜を剥離後、導電体層７３−２以外のめっきシード層の部分をパネルエッチングにより除去した。エッチング液としては過酸化水素水と硫酸の混合液を用いた。さらに、層間絶縁層７２−２〜７２−８と導電体層７３−３〜７３−８を上述した方法で繰り返し形成した。
【００６８】
次いで、フィルタ７６を、層間絶縁層７２−４〜７２−６をレジスト膜（図示せず）によりマスクしてスパッタ法により形成したＣｕ膜よりなるストリップライン８０−１〜８０−３と、誘電体層８１−１〜８１−３とを交互に積層して形成した。誘電体層はＡＤ法によりＡｌ２Ｏ３被覆Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料を用いて形成した。なお、Ａｌ２Ｏ３被覆Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料は以下のようにして調製した。平均粒径０．８μｍのＢａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料（高純度科学研究所社製）をイソプロピルアルコールに加え撹拌して懸濁液を準備し、この懸濁液にアルミニウムイソプロポキシドを混合して６０℃に加熱して１時間撹拌した。次いで、遠心分離機により溶媒を除去した後、加熱乾燥して粉体として取り出し、１０００℃において２時間焼成処理を行い、Ａｌ２Ｏ３被覆アルミニウムイソプロポキシドにより表面処理した。Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料を得た。ここでＢａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料とＡｌ２Ｏ３膜との質量比を９５：５とした。
【００６９】
また、導電体層７３−２をパターニングした方法と同様にしてキャパシタの下部電極層８２−１を形成し、次いで下部電極層８２−１を覆うように、ＡＤ法によりＡｌ２Ｏ３被覆ＢａＴｉＯ３微粒子材料を用いて厚さ１０μｍの誘電体層８３を形成した。なお、Ａｌ２Ｏ３被覆ＢａＴｉＯ３微粒子材料は平均粒径０．５μｍのＢａＴｉＯ３微粒子材料（堺化学社製）を、上記ＭｇＯ微粒子材料と同様にしてＡｌ２Ｏ３被覆ＢａＴｉＯ３微粒子材料を得た。ここでＢａＴｉＯ３微粒子材料とＡｌ２Ｏ３膜の質量比を９５：５とした。
【００７０】
さらに、さらに回路基板７０の表面に電極層８４を形成し、ドライフィルムレジストをレジスト膜（図示せず）としてラミネートした後、抵抗パターンを露光・現像してパターニングして、ＡＤ法により平均粒径０．０１μｍのＴａ粉末（高純度化学研究所社製）を用いて３０分間成膜し、電極層８４間に厚さ５０μｍのＴａ膜よりなる抵抗体８５膜を形成した。次いでレジスト膜を剥離し抵抗素子７９を形成した。以上により、本実施例に係る回路基板７０を形成した。
【００７１】
［実施例２］
本実施例は、基板７１としてシリコンウェハを用い、実施例１の層間絶縁層７２−１〜７２−８をアルミニウムイソプロポキシドにより表面処理したムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）微粒子材料により形成し、フィルタの誘電体層８１−１〜８１−３をＡｌ２Ｏ３被覆ＢａＴｉ４Ｏ９微粒子材料により形成し、キャパシタの誘電体層８３をＡｌ２Ｏ３被覆ＢａＳｒＴｉＯ３微粒子材料により形成した以外は実施例１と同様である。
【００７２】
なお、アルミニウムイソプロポキシドにより表面処理したムライト微粒子材料は以下のようにして調製した。平均粒径０．８μｍのムライト微粒子材料（高純度化学研究所社製）をイソプロピルアルコールに加え撹拌して懸濁液を準備し、この懸濁液にアルミニウムイソプロポキシドを混合して６０℃に加熱して１時間撹拌した。次いで、遠心分離機により溶媒を除去した後、加熱乾燥して粉体として取り出し、アルミニウムイソプロポキシドにより表面処理したムライト微粒子材料を得た。ここでムライト微粒子材料とアルミニウムイソプロポキシド中のＡｌ２Ｏ３換算質量との質量比を９５：５とした。
【００７３】
また、Ａｌ２Ｏ３被覆ＢａＴｉ４Ｏ９微粒子材料及びＡｌ２Ｏ３被覆ＢａＳｒＴｉＯ３微粒子材料は、実施例１のＡｌ２Ｏ３被覆ＭｇＯ微粒子材料と同様にしてＡｌ２Ｏ３膜を形成し、ＢａＴｉ４Ｏ９微粒子材料とＡｌ２Ｏ３膜の質量比を９８：２、ＢａＳｒＴｉＯ３微粒子材料とＡｌ２Ｏ３膜の質量比を９８：２とした。
【００７４】
［実施例３］
本実施例は、基板７１としてシリコンウェハを用い、実施例１の層間絶縁層７２−１〜７２−８をアルミニウムイソプロポキシドにより表面処理したＢａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料により形成し、抵抗素子７９の抵抗体膜８５を、ＲｕＯ２微粒子材料を用いてＡＤ法により形成し、キャパシタを形成しなかった以外は実施例１と同様である。
【００７５】
なお、アルミニウムイソプロポキシドにより表面処理したＢａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料は以下のようにして調製した。平均粒径０．８μｍのＢａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料（高純度化学研究所社製社製）をイソプロピルアルコールに加え撹拌して懸濁液を準備し、この懸濁液にアルミニウムイソプロポキシドを混合して６０℃に加熱して１時間撹拌した。次いで、遠心分離機により溶媒を除去した後、加熱乾燥して粉体として取り出し、アルミニウムイソプロポキシドにより表面処理したＢａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料を得た。ここでＢａ（Ｍｇ１／３Ｔａ２／３）Ｏ３微粒子材料とアルミニウムイソプロポキシド中のＡｌ２Ｏ３換算質量との質量比を９５：５とした。また、抵抗体膜８５は平均粒径０．０５μｍのＲｕＯ２微粒子材料（高純度化学研究所社製）を用いた。
【００７６】
［実施例４］
本実施例は、第３実施例の層間絶縁層をアルミニウムイソプロポキシドにより表面処理した窒化アルミニウム（ＡｌＮ）微粒子材料により形成した以外は第３実施例と同様である。
【００７７】
［比較例１］
図６は、本発明によらない比較例に係る回路基板の概略構成を示す断面図である。
【００７８】
図６を参照するに、本比較例に係る回路基板９０は、層間絶縁層９３として絶縁性感光性ポリイミド樹脂を用い、導電体層９４としてスパッタ法により形成されたＣｕ膜を用い、キャパシタ用の誘電体層９５としてスパッタ法により形成されたＢａＳｒＴｉＯ３膜を用いて構成されたものである。
【００７９】
基板９１として表面に熱酸化層９２を形成したシリコンウェハを用い、熱酸化層９２上にスパッタ法により導電体層９４−１を形成した。次いで導体層９４−１の表面に厚さ約１０μｍのレジスト膜（図示せず）を塗布し、ガラスマスクを重ねて水銀ランプにて４００ＭｍＪ／ｃｍ２の露光を行い、アルカリ系現像液にて露光部分を溶解除去した。次いで導電体層９４−１のエッチングを行ない、配線パターンを形成した。
【００８０】
次いで、熱酸化層９２及び導電体層９４−１を覆うように、スパッタ法により厚さ５０μｍのＢａＳｒＴｉＯ３膜よりなる誘電体層９５を形成した。次いで誘電体層９４上にスパッタ法によりスパッタ法により選択的に導電体層９４−２を形成した。以上により導電体層９４−１及び９４−２との間に誘電体層９５を有するキャパシタ９６が形成された。
【００８１】
次いで、誘電体層９５及び導電体層９４−２を覆うように、スピンコート法により厚さ約３０μｍの絶縁性感光性ポリイミド樹脂を塗布し、８０℃、３０分間の乾燥を行い、層間絶縁層９３−１を形成した。次いで、層間絶縁層９３−１の露光・現像を行って、導電体層９４−２を露出させるビアホール９３−１Ａを形成した。次いで、３５０℃３０分の加熱を行い、層間絶縁層９３−１の絶縁性感光性ポリイミド樹脂を硬化させた。
【００８２】
次いで、層間絶縁層９３−１の表面にスパッタ法により、ビアホール９３−１Ａを充填する厚さ約５μｍの導電体層９４−３を形成した。次いで、層間絶縁層９３−１及び導電体層９４−３を覆う層間絶縁層９３−２を、上述した方法により絶縁性感光性ポリイミド樹脂を用いて形成し、さらに導電体層９４−４を形成した。
【００８３】
［比較例２］
図７は、本発明によらない比較例に係る回路基板の概略構成を示す断面図である。図７を参照するに、本比較例に係る回路基板１００は、基板１０１と、基板１０１上に形成されたエポキシ樹脂シートよりなる層間絶縁層１０２と、めっき法により形成されたＣｕ膜の導電体層１０３と、層間絶縁層１０２間に設けられたキャパシタ１０４の酸化物セラミックスとエポキシ樹脂の混合物よりなる誘電体層１０５などから構成されている。
【００８４】
先ず、基板１０１として両面銅張り板ＦＲ−４基板を用い、基板１０１上のＣｕ膜１０１Ａ上に層間絶縁層１０２−１としてエポキシ樹脂シート（味の素社製、商品名ＡＢＦ−ＳＨ−９Ｋ、厚さ５０μｍ）を成膜した。
【００８５】
次いで、膜厚４０μｍのデスミア保護膜（ニチゴー・モートン社製ＮＩＴ２１５）を使用して、密着ロール温度１０５℃、線圧４ｋｇ／ｃｍにて層間絶縁層１０２−１表面にラミネートし、全面を覆うデスミア保護膜（図示せず）を得た。
【００８６】
次いで、デスミア保護膜を介して層間絶縁層１０２−１表面にＵＶ−ＹＡＧレーザを使用して３ｍＷのエネルギーで照射し穿孔し、直径約５０μｍのビアホール１０２−１Ａを得た。次いで基板１０１表面を酸素プラズマ装置にかけ、さらにデスミア保護膜を剥離し、水洗乾燥した。
【００８７】
次いで、ビアホール１０２−１Ａが形成された層間絶縁層１０２−１の表面を覆うように無電解めっき法よりなるＣｕ膜のめっきシード層１０３−１Ａを形成し、さらにめっきシード層１０３−１Ａを電極として電解めっき法によりＣｕ膜のめっき層１０３−１Ｂを形成し、めっきシード層１０３−１Ａとめっき層１０３−１Ｂよりなる導電体層１０３−１を形成した。
【００８８】
次いで、導電体層１０３−１上に、平均粒径０．５μｍのＢａＴｉＯ３とエポキシ樹脂からなる複合体の塗料を用いて、印刷法により厚さ５０μｍの誘電体層を形成し、その表面をＣＭＰ法により厚さ１０μｍとなるまで研磨・平坦化した。
【００８９】
次いで、誘電体層表面を覆うように無電解めっき法よりなるＣｕ膜のめっきシード層１０３−２Ａを形成し、その表面に膜厚４０μｍのドライフィルムレジスト（ニチゴー・モートン社製ＮＩＴ２１５）を密着ロール温度１０５℃、線圧４ｋｇ／ｃｍにてラミネートした。次いで配線パターンを全波長使用の平行光紫外線を用いて露光し、炭酸ナトリウム１ｗｔ％水溶液を用いてスプレー法により現像し、配線パターンが形成されたレジスト膜（図示せず）を得た。
【００９０】
次いで、めっきシード層１０３−２Ａを電極として電解めっき法によりＣｕ膜のめっき層１０３−２Ｂを形成し、めっきシード層１０３−２Ａとめっき層１０３−２Ｂよりなる導電体層１０３−２を形成し、レジスト膜を剥離した。次いで、層間絶縁層と導電体層を含む配線、及び誘電体層を繰り返し形成した。以上により導電体層１０３−１〜１０３−６と誘電体層１０５−１〜１０５−３よりなるキャパシタ１０４、例えば導電体層１０３−１及び１０３−２との間に誘電体層１０５−１を有するキャパシタ１０４が形成された。
【００９１】
さらに、回路基板１００の表面にドライフィルムレジスト膜（図示せず）をラミネートした後、露光・現像してパターニングし、Ｔａ膜をスパッタ法により１５分間成膜して、厚さ５０μｍの抵抗体膜１０６を形成した。次いでドライフィルムレジスト膜を剥離した。
【００９２】
さらに、最後に、真空積層プレス（圧力６０Ｔｏｒｒ以下、加熱温度１８０℃、７０分間、線圧３０ｋｇ／ｃｍ）にて全体を一体化・貼り合わせた。表面のオーバーコート層をスクリーン印刷とフォトリソ法を併用して形成した。
【００９３】
［比較例３］
図８は、本発明によらない比較例に係る回路基板の概略構成を示す断面図である。図８を参照するに、本比較例に係る回路基板１１０は、低温焼成セラミックスより形成された層間絶縁層１１１、キャパシタ用の誘電体層１１２、及びフィルタ用の誘電体層１１３と、導体ペーストを焼成して形成（厚膜法）された導電体層１１４などから構成されている。
【００９４】
先ず、層間絶縁層１１１−１〜１１１−６となるガラス・アルミナ系のグリーンシートを調製した。具体的には、平均粒径５μｍのＡｌ２Ｏ３粉末を２０ｖｏｌ％、平均粒径３μｍの硼珪酸系ガラス粉末を８０ｖｏｌ％に調合し、さらにこれらの粉末の総量を基準（１００質量％）として、ＰＶＢ（ポリビニルブチラール）樹脂を８質量％、可塑剤としてジブチルフタレートを３質量％添加し、さらにアセトンを溶媒として添加してボールミルを用いて２０時間混練した。次に、混練されたスラリーをドクターブレードを用いて成形し、厚さ２００μｍのグリーンシートを作製した。次いで、グリーンシートを所定の形状に切断・打ち抜きした。
【００９５】
次いで、このグリーンシートにパンチングにより直径８０μｍのビアホール１１４−１Ａ等を形成し、Ａｇ導体ペーストを埋め込んで、恒温槽を用いて８０℃、３０分の乾燥を行った。次いで、乾燥したグリーンシートの表面に、Ａｇ導体ペーストを用いてスクリーン印刷法により導電体層となる回路パターンを形成した。
【００９６】
次いで、フィルタ用の誘電体層１１２−１〜１１２−２となるＢＭＴ（Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３）・ガラス系のグリーンシートを調製した。すなわち、平均粒径３μｍのＢａ（Ｍｇ１／３Ｔａ２／３）Ｏ３粉末５０ｖｏｌ％と平均粒径５μｍの硼珪酸ガラス粉末５０ｖｏｌ％を調合し、さらにこれらの粉末の総量を基準（１００質量％）として、ＰＶＢ樹脂を８質量％、可塑剤としてジブチルフタレートを３質量％添加し、上記層間絶縁層と同様のプロセスにより厚さ２００μｍのグリーンシートを作製しパターニング・ビア形成を行った。
【００９７】
次いで、キャパシタ用の誘電体層１１３となるグリーンシートを調製した。すなわち、平均粒径３μｍのＣａＺｒＯ３粉末３０ｖｏｌ％と平均粒径５μｍの硼珪酸ガラス粉末７０ｖｏｌ％を調合し、さらにこれらの粉末の総量を基準（１００質量％）として、ＰＶＢ樹脂を８質量％、可塑剤としてジブチルフタレートを３質量％添加し、上記層間絶縁層と同様のプロセスにより厚さ２００μｍのグリーンシートを作製しパターニング・ビア形成を行った。
【００９８】
これらのグリーンシートの位置合わせを行うと共に重ね合わせて、プレスを用いて８０℃、３０分の加熱及び加圧処理を行い、積層体を得た。次いで積層体を大気下、９００℃、２時間の条件により焼成し、本比較例に係る基板を得た。
【００９９】
（層間絶縁層及び導電体膜の評価）
図９は、実施例及び比較例に係る回路基板に形成された層間絶縁層及び導電体膜の特性を示す図である。
【０１００】
図９を参照するに、比較例１〜３の層間絶縁層は、２ＧＨｚにおける誘電損失が０．００１以上であるのに対し、実施例１〜４の層間絶縁層は、２ＧＨｚにおける誘電損失が０．０００２５〜０．０００５とかなり小さくなっている。
【０１０１】
また、比較例１及び３の導電体層は比抵抗が５〜８μΩ・ｃｍに比較して、実施例１〜４の導電体層は比抵抗が２μΩ・ｃｍとかなり小さいことが分かる。
【０１０２】
一方、比較例２の導電体層は比抵抗が２μΩ・ｃｍであるが、層間絶縁層の誘電損失が０．０１２５と実施例１〜４に対して大きい。
【０１０３】
したがって、このことから、図９に示すように、高周波損失は、比較例２の場合を１とした場合に、比較例１〜３が０．８〜１であるのに対し、実施例１〜４では高周波における損失が０．６〜０．７とかなり小さいことが認められた。
【０１０４】
なお、層間絶縁層の誘電損失は摂動法を用いて、ネットワークアナライザを使用して測定した。また導電体層の比抵抗は四端子法を用いて測定した。
【０１０５】
（フィルタ用の誘電体層の評価）
図１０は、実施例及び比較例に係る回路基板に形成されたフィルタ用の誘電体層の特性を示す図である。
【０１０６】
図１０を参照するに、比較例３のフィルタ用の誘電体層は、２ＧＨｚにおける比誘電率が１５であるのに対し、実施例１及び２のフィルタ用の誘電体層は、２ＧＨｚにおける比誘電率が２０と大きくなっている。
【０１０７】
また、比較例３のフィルタ用の誘電体層は、２ＧＨｚにおける誘電損失が０．００１２５であるのに対し、実施例１及び２のフィルタ用の誘電体層は、２ＧＨｚにおける誘電損失が０．０００２５〜０．０００３とかなり小さくなっている。
【０１０８】
したがって、図９の導電体層の比抵抗の結果と合わせることにより、実施例１〜２のフィルタ用の誘電体層は、高周波における損失が比較例３に比べてかなり小さく、かつ比誘電率が大きいことが認められた。
【０１０９】
なお、フィルタ用の誘電体層の比誘電率と誘電損失は摂動法を用いて、ネットワークアナライザを使用して測定した。
【０１１０】
（キャパシタ用の誘電体層の評価）
図１１は、実施例及び比較例に係る回路基板に形成されたキャパシタ用の誘電体層の特性を示す図である。
【０１１１】
図１１を参照するに、比較例１〜３のキャパシタ用の誘電体層は、２ＧＨｚにおける比誘電率が５０〜３００であるのに対し、実施例１及び２のキャパシタ用の誘電体層は、２ＧＨｚにおける比誘電率が８００〜２０００と大きくなっている。
【０１１２】
したがって、このことから、実施例１及び２のキャパシタ用の誘電体層は、比誘電率が比較例１〜３に比べてかなり大きいことが認められた。
【０１１３】
その結果、図１１に示すように比較例２の静電容量密度を１とした場合、比較例１及び３の静電容量密度が５〜１０なのに対し、実施例１及び２の静電容量密度が１０〜２０と大きくなっていることが分かる。
【０１１４】
静電容量密度は、各実施例及び比較例において、層状に形成されているキャパシタの静電容量の総和を求め、回路基板の面積で除したものであり、単位面積あたりの静電容量を表すものである。
【０１１５】
したがって、実施例１及び２の回路基板は回路基板中に静電容量の大なるキャパシタを設けることができるので、図１１に示すように比較例２の基板大きさを１とした場合に、比較例１〜３の０．６〜０．８に対して、実施例１及び２の基板の大きさは０．３となり、回路基板表面にキャパシタを実装する数を低減することにより回路基板を小型化することができる。
【０１１６】
なお、キャパシタ用の誘電体層の比誘電率と誘電損失は、上記のフィルタ用の誘電体層の比誘電率と誘電損失の測定方法と同様の方法を用いた。
【０１１７】
（第２の実施の形態）
図１２は、本発明の実施の形態に係る電子装置の概略断面図である。図１２を参照するに、本実施の形態の電子装置１２０は、回路基板１２１と、回路基板１２１表面に配置されたＬＳＩ１２２などから構成されている。
【０１１８】
回路基板１２１は、ベース基板１２２と、ベース基板１２２上に形成された層間絶縁層１２３及び導電体層１２４よりなる配線層１２５と、導電体層１２４が誘電体層１２６を挟んでなるキャパシタ１２８と、回路基板１２１表面の電極層１２９間に形成された抵抗体膜１３０よりなる抵抗素子１３１などから構成されている。
【０１１９】
回路基板１２１は、例えば上述した第１の実施の形態、実施例１〜４に係る回路基板であり、したがって、高周波における損失が低減され、キャパシタの静電容量が大なるものである。したがって、回路基板１２１の表面に実装する受動部品数を低減することができ、回路基板１２１の小型化を図ることができる。その結果ＬＳＩ１２２等の能動部品を近接して配置できるので、伝送にかかる時間を短縮することができ、高周波における信号伝送の遅延を抑制することができる。ひいては、電子装置１２０の一層の高速動作が可能となる。
【０１２０】
以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。
【０１２１】
なお、以上の説明に関して更に以下の付記を開示する。
（付記１）  層間絶縁層と導電体層とが積層されてなる回路基板であって、
前記層間絶縁層はエアロゾル化した微粒子材料を吹き付けて堆積されてなり、前記導電体層が金属あるいは合金材料よりなる連続膜であることを特徴とする回路基板。
（付記２）  前記微粒子材料がセラミックスよりなり、
Ａｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、ＣａＯ、ＴｉＯ２、３Ａｌ２Ｏ３・２ＳｉＯ２、ＭｇＯ・Ａｌ２Ｏ３、２ＭｇＯ・ＳｉＯ２、２Ａｌ２Ｏ３・２ＭｇＯ・５ＳｉＯ２、ＣａＯ・Ａｌ２Ｏ３・２ＳｉＯ２、ＢａＴｉＯ３、ＢａＳｒＴｉＯ３、ＢａＴｉＺｒＯ３、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｎｂ２／３）Ｏ３、ＺｒＳｎＴｉＯ４、ＰｂＺｒＴｉＯ３、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、Ｐｂ（Ｎｉ１／３Ｎｂ２／３）Ｏ３、及びＡｌＮの群のうち、少なくとも１種を含むことを特徴とする付記１記載の回路基板。
（付記３）  前記層間絶縁膜と、該層間絶縁膜上にパターニングされて形成された導電体層よりなるフィルタを更に有することを特徴とする付記１または２記載の回路基板。
（付記４）  当該回路基板中または回路基板上に、複数の電極層と、該電極層との間に形成された誘電体層とよりなるキャパシタを更に有し、
前記誘電体層がエアロゾル化した他の微粒子材料を吹き付けて堆積されてなることを特徴とする付記１〜３のうち、いずれか一項記載の回路基板。
（付記５）  前記他の微粒子材料がセラミックスよりなり、
ＴｉＯ２、ＢａＴｉＯ３、ＢａＳｒＴｉＯ３、ＢａＴｉＺｒＯ３、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３、Ｂａ（（Ｚｎ１／３Ｎｂ２／３）Ｏ３、ＺｒＳｎＴｉＯ４、ＰｂＺｒＴｉＯ３、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、及びＰｂ（Ｎｉ１／３Ｎｂ２／３）Ｏ３の群のうち、少なくとも１種を含むことを特徴とする付記４記載の回路基板。
（付記６）  前記導電体層または電極層がＣｕ、Ａｇ、Ａｕ、及びＡｌの群のうちいずれか１種を含むことを特徴とする付記１〜５のうちいずれか一項記載の回路基板。
（付記７）  誘電体層と導電体層とが積層されてなる受動部品であって、
前記誘電体層がエアロゾル化した微粒子材料を吹き付けてなり、前記導電体層が金属あるいは合金材料よりなる連続膜よりなり、
前記微粒子材料がＡｌ２Ｏ３、ＭｇＯ、ＳｉＯ２、ＣａＯ、ＴｉＯ２、３Ａｌ２Ｏ３・２ＳｉＯ２、ＭｇＯ・Ａｌ２Ｏ３、２ＭｇＯ・ＳｉＯ２、２Ａｌ２Ｏ３・２ＭｇＯ・５ＳｉＯ２、ＣａＯ・Ａｌ２Ｏ３・２ＳｉＯ２、ＢａＴｉＯ３、ＢａＳｒＴｉＯ３、ＢａＴｉＺｒＯ３、ＢａＴｉ４Ｏ９、Ｂａ２Ｔｉ９Ｏ２０、Ｂａ（Ｍｇ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｔａ２／３）Ｏ３、Ｂａ（Ｚｎ１／３Ｎｂ２／３）Ｏ３、ＺｒＳｎＴｉＯ４、ＰｂＺｒＴｉＯ３、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３、Ｐｂ（Ｎｉ１／３Ｎｂ２／３）Ｏ３、及びＡｌＮの群のうち、少なくとも１種を含むことを特徴とする受動部品。
（付記８）  付記１〜６のうちいずれか一項記載の回路基板及び／又は付記７記載の受動部品と、電子部品とを備えた電子装置。
（付記９）  層間絶縁層と導電体層とが積層されてなる回路基板の製造方法であって、
エアロゾル化した微粒子材料をキャリアガスと共に所定の速度で噴射して層間絶縁層を形成する工程と、
金属あるいは合金材料を堆積あるいは成長させて前記導電体層を形成する工程とを備えることを特徴とする回路基板の製造方法。
（付記１０）  前記導電体層を形成する工程は、無電解めっき法、電解めっき法、スパッタ法、真空蒸着法、及び化学的気相成長法の群のうち、いずれか１つを用いることを特徴とする付記９記載の回路基板の製造方法。
（付記１１）  前記層間絶縁膜をマスクしてフッ化水素酸により接続孔を設ける工程をさらに有することを特徴とする付記９または１０記載の回路基板の製造方法。
【０１２２】
【発明の効果】
以上詳述したところから明らかなように、本発明によれば、層間絶縁膜をＡＤ法により常温において特性の優れた層間絶縁膜を形成することにより、導電体層をめっき法、スパッタ法などを用いて形成することで比抵抗の低減を図ることができる。したがって、高周波領域において低比抵抗及び低誘電体損失を共に有する回路基板、受動部品、電子装置、及び回路基板の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る回路基板の要部断面図である。
【図２】本発明に使用するＡＤ成膜装置の概略構成図である。
【図３】（Ａ）〜（Ｄ）は、本実施の形態に係る回路基板の製造工程（その１）を示す図である。
【図４】（Ａ）〜（Ｄ）は、本実施の形態に係る回路基板の製造工程（その２）を示す図である。
【図５】本発明の実施例１に係る回路基板の概略構成を示す断面図である。
【図６】本発明によらない比較例１に係る回路基板の概略構成を示す断面図である。
【図７】本発明によらない比較例２に係る回路基板の概略構成を示す断面図である。
【図８】本発明によらない比較例３に係る回路基板の概略構成を示す断面図である。
【図９】実施例及び比較例に係る回路基板に形成された層間絶縁層及び導電体膜の特性を示す図である。
【図１０】実施例及び比較例に係る回路基板に形成されたフィルタ用の誘電体層の特性を示す図である。
【図１１】実施例及び比較例に係る回路基板に形成されたキャパシタ用の誘電体層の特性を示す図である。
【図１２】本発明の第２の実施の形態に係る電子装置の概略断面図である。
【符号の説明】
１０、７０  回路基板
１１      ベース基板
１２      下部配線層
１３      キャパシタ層
１４      上部配線層
１５      第１導電体層
１６      第１層間絶縁層
１７、２０、２６      ビア
１８      第２導電体層
１９      第２層間絶縁層
２２      誘電体層
５０      ＡＤ膜形成装置
５１      エアロゾル発生器
５２      成膜室
５３      ガスボンベ
５４      マスフローコントローラ
５６      容器
５８      振動機
６０      ノズル
１２０    電子装置
【図１】
2005005645.tif 000003
【図２】
2005005645.tif 000004
【図３】
2005005645.tif 000005
【図４】
2005005645.tif 000006
【図５】
2005005645.tif 000007
【図６】
2005005645.tif 000008
【図７】
2005005645.tif 000009
【図８】
2005005645.tif 000010
【図９】
2005005645.tif 000011
【図１０】
2005005645.tif 000012
【図１１】
2005005645.tif 000013
【図１２】
2005005645.tif 000014