(57)【要約】      （修正有）【課題】左右、上下の各画素の対向電極を電気的に接続した液晶表示装置を提供する。【解決手段】基板の液晶側の面に、第１の方向に延在し該第１の方向に交差する第２の方向に並設したゲート信号線と、第２の方向に延在し第１の方向に並設したドレイン信号線と、ゲート信号線からの信号によってオンされるスイッチング素子と、スイッチング素子を介してドレイン信号線から信号が供給される画素電極と、画素電極との間に電界を生じる対向電極とを備え、対向電極は画素電極に対し絶縁膜を介して前記基板側に各画素領域ごとに分離形成される。第１の方向に並設する画素群であって第２の方向に複数置きに配置される各画素群の対向電極は、当該画素群内に一方のゲート信号線に近接して形成される対向電圧信号線と接続され、それ以外の対向電極は、当該画素と第２の方向に隣接する画素の対向電極とゲート信号線の一部を跨いで形成される導電層を介して接続される。【選択図】  図１
2005215159.tif 000002
【特許請求の範囲】
【請求項１】
基板の液晶側の面に、第１の方向に延在し該第１の方向に交差する第２の方向に並設されるゲート信号線と第２の方向に延在し第１の方向に並設されるドレイン信号線とで囲まれる領域を画素領域とし、
該画素領域に、ゲート信号線からの信号によってオンされるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの信号が供給される画素電極と、この画素電極との間に電界を生じせしめる対向電極とを備え、
前記対向電極は、前記画素電極に対し絶縁膜を介して前記基板側に形成されているとともに、各画素領域ごとに物理的に分離して形成され、
これら各対向電極のうち、第１の方向に並設される各画素の画素群であって第２の方向に複数置きに配置される画素群の各画素の対向電極は、当該画素群内に一方のゲート信号線に近接して形成される対向電圧信号線と電気的に接続され、
それ以外の対向電極は、当該画素と第２の方向に隣接する画素の対向電極とゲート信号線の一部を跨いで形成される導電層を介して接続されていることを特徴とする液晶表示装置。
【請求項２】
基板の液晶側の面に、第１の方向に延在し該第１の方向に交差する第２の方向に並設されるゲート信号線と第２の方向に延在し第１の方向に並設されるドレイン信号線とで囲まれる領域を画素領域とし、
該画素領域に、ゲート信号線からの信号によってオンされるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの信号が供給される画素電極と、この画素電極との間に電界を生じせしめる対向電極とを備え、
前記画素電極は一方向に延在し該一方向と交差する方向に並設される各電極群からなる透光性の導電膜で構成され、前記対向電極は前記画素電極に対し絶縁膜を介して前記基板側に画素領域の周辺を除く中央部に形成された透光性の導電膜で構成され、
画素毎に形成される各対向電極のうち、第１の方向に並設される各画素の画素群であって第２の方向に複数置きに配置される画素群の各画素の対向電極は、当該画素群内に一方のゲート信号線に近接して形成される対向電圧信号線と電気的に接続され、
それ以外の対向電極は、当該画素と第２の方向に隣接する画素の対向電極とゲート信号線の一部を跨いで形成される導電層を介して接続されていることを特徴とする液晶表示装置。
【請求項３】
前記画素電極の延在方向はゲート信号線に対して鋭角をなす方向となっていることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
各ゲート信号線はそれに隣接される他のゲート信号線と等間隔に配置されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
対向電圧信号線が形成されている画素群の各画素における画素電極の本数は、対向電圧信号線が形成されていない画素軍の各画素における画素電極の本数よりも少ないことを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
対向電圧信号線が形成されている画素群の各画素を挟む一対のゲート信号線の間隔は、対向電圧信号線が形成されていない画素群の各画素を挟む一対のゲート信号線の間隔よりも、大きく形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
対向電圧信号線が形成されている画素群の各画素における画素電極の本数は、対向電圧信号線が形成されていない画素群の各画素における画素電極の本数と等しいことを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
基板の液晶側の面に、第１の方向に延在し該第１の方向に交差する第２の方向に並設されるゲート信号線と第２の方向に延在し第１の方向に並設されるドレイン信号線とで囲まれる領域を画素領域とし、
該画素領域に、ゲート信号線からの信号によってオンされるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの信号が供給される画素電極と、この画素電極との間に電界を生じせしめる対向電極とを備え、
前記対向電極は、前記画素電極に対し絶縁膜を介して前記基板側に形成されているとともに、各画素領域ごとに物理的に分離して形成され、
これら各対向電極のうち、第１の方向に並設される各画素の画素群であって第２の方向に複数置きに配置される画素群の各画素の対向電極は、当該画素群内に一方のゲート信号線に近接して形成される対向電圧信号線と電気的に接続され、それ以外の対向電極は、当該画素と第２の方向に隣接する画素の対向電極とゲート信号線の一部を跨いで形成される導電層を介して接続され、
前記ドレイン信号線は、対向電圧信号線が形成されていない画素群との交差部における幅が、対向電圧信号線が形成されている画素群との交差部における幅よりも大きくなっていることを特徴とする液晶表示装置。
【請求項９】
対向電圧信号線はそれに隣接される他の対向電圧信号線との間隔が一定となっていることを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
ゲート信号線はそのうちの幾つかが液晶表示部を超えて延在する部分で屈曲部を備え、この屈曲部によってその当該ゲート信号線と隣接する他のゲート信号線との間隔を一定とすることを特徴とする請求項６に記載の液晶表示装置。
【請求項１１】
各ゲート信号線にその並設方向へ順次信号を供給する駆動にあって、対向電圧信号線が設けられている画素から次の対向電圧信号線が設けられている画素までに供給されるドレイン信号線の信号は対向電極に印加される電圧に対して一方の極性を有し、該次の対向電圧信号線が設けられている画素からさらに次の対向電圧信号線が設けられている画素までに供給されるドレイン信号線の信号は他方の極性を有するように順次極性が変化して供給されることを特徴とする請求項１から１０のいずれかに記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置として、一方の基板の液晶側に対向する面の各画素領域に画素電極と対向電極とを備えたものが知られている。
この種の液晶表示装置は、対向電極に基準となる信号を供給しなければならないことから、その信号線（対向電圧信号線）を、各画素を駆動させるために必要となるゲート信号線およびドレイン信号線とともに配置させなければならない構成となっている（特許文献１参照）。
この場合、ドレイン信号線は、対向電圧信号線と交差させて配置させなければならず、いわゆる交差容量の増大による不都合が指摘されている。
一方、この対向電圧信号線を隣接する各画素にて共通に形成し、これにより該対向電圧信号線の本数を低減させる技術が知られている（特許文献２参照）。
【０００３】
【特許文献１】米国特許６，４６２，７９９号公報
【特許文献２】米国特許６，６４６，７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上述のように対向電圧信号線を隣接する各画素にて共通に形成した場合、対向電極は前記対向電圧信号線とのみ接続された構成とならざるを得ず、他の対向電圧信号線が設けられた画素における対向電極との間の接続がなされないものとなっている。
対向電圧信号線に供給される信号の時定数を大幅に緩和させるためには、対向電極はその左右、上下の各画素における対向電極と電気的に接続されていることが望ましいからである。
【０００５】
また、対向電圧信号線を隣接する各画素にて共通に形成する限り、該対向電圧信号線は、その対向電圧信号線の延在方向に並設される各画素の画素群に対し１つ置きに配置されることに制約され、たとえば２つ置き、あるいは３つ置きに配置させることが困難となっていた。
【０００６】
本発明は、このような事情に基づいてなされたものであり、対向電極はその左右、上下の各画素における対向電極と電気的に接続させた構成とする液晶表示措置を提供することにある。
また、本発明の他の目的は、対向電極に信号を供給する対向電圧信号線はその延在方向に並設される各画素の画素群に対し１つ置き、あるいはそれ以上の数置きで配置可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００８】
（１）
本発明による液晶表示装置は、たとえば、基板の液晶側の面に、第１の方向に延在し該第１の方向に交差する第２の方向に並設されるゲート信号線と第２の方向に延在し第１の方向に並設されるドレイン信号線とで囲まれる領域を画素領域とし、
該画素領域に、ゲート信号線からの信号によってオンされるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの信号が供給される画素電極と、この画素電極との間に電界を生じせしめる対向電極とを備え、
前記対向電極は、前記画素電極に対し絶縁膜を介して前記基板側に形成されているとともに、各画素領域ごとに物理的に分離して形成され、
これら各対向電極のうち、第１の方向に並設される各画素の画素群であって第２の方向に複数置きに配置される画素群の各画素の対向電極は、当該画素群内に一方のゲート信号線に近接して形成される対向電圧信号線と電気的に接続され、
それ以外の対向電極は、当該画素と第２の方向に隣接する画素の対向電極とゲート信号線の一部を跨いで形成される導電層を介して接続されていることを特徴とする。
【０００９】
（２）
本発明による液晶表示装置は、たとえば、基板の液晶側の面に、第１の方向に延在し該第１の方向に交差する第２の方向に並設されるゲート信号線と第２の方向に延在し第１の方向に並設されるドレイン信号線とで囲まれる領域を画素領域とし、
該画素領域に、ゲート信号線からの信号によってオンされるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの信号が供給される画素電極と、この画素電極との間に電界を生じせしめる対向電極とを備え、
前記画素電極は一方向に延在し該一方向と交差する方向に並設される各電極群からなる透光性の導電膜で構成され、前記対向電極は前記画素電極に対し絶縁膜を介して前記基板側に画素領域の周辺を除く中央部に形成された透光性の導電膜で構成され、
画素毎に形成される各対向電極のうち、第１の方向に並設される各画素の画素群であって第２の方向に複数置きに配置される画素群の各画素の対向電極は、当該画素群内に一方のゲート信号線に近接して形成される対向電圧信号線と電気的に接続され、
それ以外の対向電極は、当該画素と第２の方向に隣接する画素の対向電極とゲート信号線の一部を跨いで形成される導電層を介して接続されていることを特徴とする。
【００１０】
（３）
本発明による液晶表示装置は、たとえば、（２）の構成を前提とし、前記画素電極の延在方向はゲート信号線に対して鋭角をなす方向となっていることを特徴とする。
【００１１】
（４）
本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、各ゲート信号線はそれに隣接される他のゲート信号線と等間隔に配置されていることを特徴とする。
【００１２】
（５）
本発明による液晶表示装置は、たとえば、（４）の構成を前提とし、対向電圧信号線が形成されている画素群の各画素における画素電極の本数は、対向電圧信号線が形成されていない画素軍の各画素における画素電極の本数よりも少ないことを特徴とする。
【００１３】
（６）
本発明による液晶表示装置は、たとえば、（１）の構成を前提とし、対向電圧信号線が形成されている画素群の各画素を挟む一対のゲート信号線の間隔は、対向電圧信号線が形成されていない画素群の各画素を挟む一対のゲート信号線の間隔よりも、大きく形成されていることを特徴とする。
【００１４】
（７）
本発明による液晶表示装置は、たとえば、（６）の構成を前提とし、対向電圧信号線が形成されている画素群の各画素における画素電極の本数は、対向電圧信号線が形成されていない画素群の各画素における画素電極の本数と等しいことを特徴とする。
【００１５】
（８）
本発明による液晶表示装置は、たとえば、基板の液晶側の面に、第１の方向に延在し該第１の方向に交差する第２の方向に並設されるゲート信号線と第２の方向に延在し第１の方向に並設されるドレイン信号線とで囲まれる領域を画素領域とし、
該画素領域に、ゲート信号線からの信号によってオンされるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの信号が供給される画素電極と、この画素電極との間に電界を生じせしめる対向電極とを備え、
前記対向電極は、前記画素電極に対し絶縁膜を介して前記基板側に形成されているとともに、各画素領域ごとに物理的に分離して形成され、
これら各対向電極のうち、第１の方向に並設される各画素の画素群であって第２の方向に複数置きに配置される画素群の各画素の対向電極は、当該画素群内に一方のゲート信号線に近接して形成される対向電圧信号線と電気的に接続され、それ以外の対向電極は、当該画素と第２の方向に隣接する画素の対向電極とゲート信号線の一部を跨いで形成される導電層を介して接続され、
前記ドレイン信号線は、対向電圧信号線が形成されていない画素群との交差部における幅が、対向電圧信号線が形成されている画素群との交差部における幅よりも大きくなっていることを特徴とする。
【００１６】
（９）
本発明による液晶表示装置は、たとえば、（８）の構成を前提とし、対向電圧信号線はそれに隣接される他の対向電圧信号線との間隔が一定となっていることを特徴とする。
【００１７】
（１０）
本発明による液晶表示装置は、たとえば、（６）の構成を前提とし、ゲート信号線はそのうちの幾つかが液晶表示部を超えて延在する部分で屈曲部を備え、この屈曲部によってその当該ゲート信号線と隣接する他のゲート信号線との間隔を一定とすることを特徴とする。
【００１８】
（１１）
本発明による液晶表示装置は、たとえば、（１）から（１０）のいずれかの構成を前提とし、各ゲート信号線にその並設方向へ順次信号を供給する駆動にあって、対向電圧信号線が設けられている画素から次の対向電圧信号線が設けられている画素までに供給されるドレイン信号線の信号は対向電極に印加される電圧に対して一方の極性を有し、該次の対向電圧信号線が設けられている画素からさらに次の対向電圧信号線が設けられている画素までに供給されるドレイン信号線の信号は他方の極性を有するように順次極性が変化して供給されることを特徴とする。
【００１９】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【発明を実施するための最良の形態】
【００２０】
以下、本発明による液晶表示装置の実施例を図面を用いて説明する。
【００２１】
実施例１．
図７は、本発明による液晶表示装置の全体の一実施例を示す概略平面図である。同図は液晶を介して互いに対向配置された各透明基板のうち一方の透明基板ＳＵＢ１の液晶側の面に形成された回路を示している。
【００２２】
該透明基板ＳＵＢ１の表面に、そのｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬとｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬとで囲まれた各領域を画素領域とし、この画素領域の集合体を液晶表示部ＡＲとして構成している。
【００２３】
この画素領域の詳細な構成については後述するが、これら各画素領域のうちｘ方向に並設される画素群であって、ｙ方向にたとえば１つ置きに配置される画素群内に走行して形成される対向電圧信号線ＣＬが形成されている。
【００２４】
対向電圧信号線ＣＬは、各画素内の画素電極ＰＸに供給される映像信号に対し基準となる電圧信号を当該画素内の対向電極ＣＴに供給するための信号線であり、本来、ｘ方向に並設される画素群のそれぞれに走行するように形成するものであるが、この実施例の場合には、上述したように、ｙ方向にたとえば１つ置きに配置される画素群内に形成したものとなっている。この対向電圧信号線ＣＬに対するドレイン信号線ＤＬの交差容量を低減させることを目的としているからである。
【００２５】
前記各ゲート信号線ＧＬのそれぞれはゲートドライバＧ−Ｄｒｖから順次走査信号が走査されて供給され、この走査のタイミングに合わせて各ドレイン信号線ＤＬのそれぞれにはドレインドライバＤ−Ｄｒｖから映像信号が供給されるようになっている。
【００２６】
各画素領域にはゲート信号線ＧＬからの走査信号の供給によってオンされる薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介してドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸが備えられ、この画素電極ＰＸに供給される該映像信号（電圧）は前記対向電極ＣＴに供給されている対向電圧信号（電圧）とで電界を生じさせ、この電界によって液晶の光変調を制御するようになっている。
【００２７】
なお、前記ゲートドライバＧ−ＤｒｖおよびドレインドライバＤ−Ｄｒｖは、電源回路ＰＳおよび液晶表示制御回路ＴＣＯＮからの信号を受けて前記走査信号および映像信号を供給できるように構成されている。
【００２８】
図１（ａ）は、前記画素の構成の一実施例を示す平面図で、マトリクス状に配置された前記各画素のうち２×３個の画素を抽出して描いている。
また、図１（ａ）のＡ−Ａ’Ｂ−Ｂ’Ｃ−Ｃ’線における各断面図をそれぞれ図１（ｂ）、図１（ｃ）、図１（ｄ）にそれぞれ示している。
【００２９】
透明基板ＳＵＢ１の液晶側の面に、ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成されている。
これら各ゲート信号線ＧＬは後述のドレイン信号線ＤＬとともに矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになっている。
【００３０】
ここで、図中真中に位置づけられる画素の領域内においてそのｘ方向に延在する対向電圧信号線ＣＬが、たとえば前記各ゲート信号線ＧＬの形成の際に同時に形成されるようになっている。この場合、該対向電圧信号線ＣＬは一方の側（図中、下側）のゲート信号線ＧＬに近接するように形成し、画素領域の中央を横切るように走行するのを回避させている。画素のいわゆる開口率の低減を回避させるためである。
【００３１】
この対向電圧信号線ＣＬは、図中、それが形成されている画素に対してすぐ上側および下側に位置づけられる画素内には形成されておらず、上述したようにマトリクス状に配置された各画素においてドレイン信号線ＤＬの延在方向にたとえば一画素置きに並設されるようになっている。
【００３２】
各画素領域における透明基板ＳＵＢ１上には対向電極ＣＴが形成され、この対向電極ＣＴは、たとえば、ITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)、SnO2（酸化スズ）、あるいはIn2O3（酸化インジウム）等の透光性の導電層によって形成され、該画素領域の僅かな周辺部を除く中央部の全域に形成されている。
【００３３】
この場合、前記対向電圧信号線ＣＬが配置される画素内に形成される前記対向電極ＣＴは該対向電圧信号線ＣＬと直接に重なって該対向電圧信号線ＣＬと電気的に接続されるようになるが、図中、当該画素に対してすぐ上側および下側に位置づけられる画素内に形成される対向電極ＣＴは、この段階では電気的に孤立した状態で形成されている。しかし、後の説明で明らかとなるように、これらの対向電極ＣＴも前記対向電圧信号線ＣＬと電気的に接続された状態で構成されるようになる。
【００３４】
このようにゲート信号線ＧＬ、ドレイン信号線ＤＬ、および対向電極ＣＴが形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮからなる絶縁膜ＧＩが該ゲート信号線ＧＬ等をも被って形成されている。
【００３５】
この絶縁膜ＧＩは、後述のドレイン信号線ＤＬの形成領域においては前記ゲート信号線ＧＬに対する層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴの形成領域においてはそのゲート絶縁膜としての機能等を有するようになっている。
そして、この絶縁膜ＧＩの表面であって、前記ゲート信号線ＧＬの一部に重畳するようにしてたとえばアモルファスＳｉからなる半導体層ＡＳが形成されている。
【００３６】
この半導体層ＡＳは、薄膜トランジスタＴＦＴのそれであって、その上面にドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することにより、ゲート信号線の一部をゲート電極とする逆スタガ構造のＭＩＳ型トランジスタを構成することができる。
ここで、前記ドレイン電極ＳＤ１およびソース電極ＳＤ２はドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
【００３７】
すなわち、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、その一部が前記半導体層ＡＳの上面にまで延在されてドレイン電極ＳＤ１が形成され、また、このドレイン電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だけ離間されてソース電極ＳＤ２が形成されている。
【００３８】
このソース電極ＳＤ２は、次に説明する保護膜ＰＡＳの上面に形成される画素電極ＰＸと電気的に接続されるもので、その端部は画素領域内に若干延在されてコンタクト部を構成するようになっている。
【００３９】
前記薄膜トランジスタＴＦＴをも被って透明基板ＳＵＢ１の上面には保護膜ＰＡＳがたとえば有機材料と無機材料との順次積層体で形成され、該保護膜ＰＡＳによって該薄膜トランジスタＴＦＴの液晶との直接の接触を回避するようになっている。
【００４０】
そして、各画素領域において、前記保護膜ＰＡＳの上面には画素電極ＰＸが形成されている。この画素電極ＰＸは、たとえば、ITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)、SnO2（酸化スズ）、あるいはIn2O3（酸化インジウム）等の透光性の導電層によって形成され、ゲート信号線ＧＬに対してある角度θを有して帯状をなす電極がドレイン信号線ＤＬの延在方向に複数並設された電極群から構成されている。
なお、これら電極群の各電極は画素領域の周辺部において一体に形成される同じ材料の導電層によって電気的に接続されている。
【００４１】
このため、前記画素電極ＰＸは、画素領域の周辺を除く中央部に形成された導体層にゲート信号線ＧＬに対して角度θを有するスリットがドレイン信号線ＤＬの延在方向に複数設けられたパターンとして形成されている。
【００４２】
なお、電極群からなる画素電極ＰＸの各電極がゲート信号線ＧＬと角度θをなすのはいわゆるマルチドメイン効果をねらっているもので、この効果を考慮しない場合には、ゲート信号線ＧＬと平行にあるいはドレイン信号線ＤＬに平行に形成するようにしてもよい。
【００４３】
また、該画素電極ＰＸはその周辺の一部において、その下層の保護膜ＰＡＳに予め設けられているスルーホールを通して前記薄膜トランジスタＴＦＴのソース電極ＳＤ２に接続されている。
【００４４】
ここで、スリットが設けられた平板状の画素電極ＰＸは、その外輪郭が前記対向電極ＣＴのそれとずれを生じるように形成され、このため、該対向電極ＣＴの周辺部の一部は画素電極ＰＸよりはみ出した部分を有し、この部分において、隣接する他の画素（ドレイン信号線ＤＬの延在方向に隣接する画素）における対向電極ＣＴと電気的な接続が図れるように構成されている。
【００４５】
すなわち、ドレイン信号線ＤＬの延在方向に隣接する各画素において、ゲート信号線ＧＬの一部を跨るようにして導電層ＣＢが設けられ、この導電層ＣＢの該ゲート信号線ＧＬに対してたとえば図中下方の画素側の一端はその下層の保護膜ＰＡＳ、絶縁膜ＧＩを貫通するスルーホールを通して当該画素の対向電極ＣＴと接続され、図中上方の画素側の他端はその下層の保護膜ＰＡＳ、絶縁膜ＧＩを貫通するスルーホールを通して当該画素の対向電極ＣＴと接続されている。
【００４６】
一画素当たり、前記導電層ＣＢは、ドレイン信号線ＤＬの延在方向における上方および下方にそれぞれ位置づけられる各画素側に設けられ、これにより、ｙ方向に並設される各画素の対向電極ＣＴは前記導電層ＣＢによって電気的に接続され、これら各対向電極ＣＴにはｙ方向に間欠的に配置される対向電圧信号線ＣＬを通して対向電圧信号が供給されるようになる。
なお、この導電層ＣＢは、画素電極ＰＸと同材料からなり、該画素電極ＰＸの形成時に同時に形成できるようになっている。製造工数の増大を回避するためである。
【００４７】
この場合、前記導電層ＣＢは、ゲート信号線ＧＬ上において薄膜トランジスタＴＦＴと比較的大きな距離を隔てて形成され、かつ、その幅も比較的小さく形成されている。該導電層ＣＢはそれぞれ一本のゲート信号線ＧＬのみを跨ぐようににし形成され、上述した幅でも充分に各対向電極ＣＴとの接続が容量的にも電気的にも不都合なく形成できるからである。
【００４８】
そして、このように画素電極ＰＸ、導電層ＣＢが形成された透明基板ＳＵＢ１の表面には配向膜ＡＬが形成され、この配向膜ＡＬによってこれに直接接触する液晶の分子の初期配向方向を規定するようになっている。
【００４９】
また、前記透明基板ＳＵＢ１と液晶ＬＣを介して対向配置される透明基板ＳＵＢ２があり、この透明基板ＳＵＢ２の液晶側の面には、各薄膜トランジスタＴＦＴを被うとともに、各画素領域を画するようにしてブラックマトリクスＢＭが形成されている。図１（ａ）には、このブラックマトリクスＢＭの開口部を重ねて描いている。
【００５０】
そして、該ブラックマトリクスＢＭが形成された透明基板ＳＵＢ２の面には該ブラックマトリクスＢＭの開口を被ってカラーフィルタＣＦが形成されている。このカラーフィルタＣＦはたとえば赤（Ｒ）、緑（Ｇ）、青(Ｂ)の各色のフィルタからなり、ｙ方向に並設される各画素領域群にたとえば赤色のフィルタが共通に形成され、該画素領域群にｘ方向に順次隣接する画素領域群に共通に緑（Ｇ）色、青（Ｂ）色、赤（Ｒ）色、……、というような配列で形成されている。
さらに、カラーフィルタＣＦをも被って配向膜が形成され、この配向膜は液晶と直接に当接する膜となり、該液晶の分子の初期配向方向を規定するようになっている。
【００５１】
このように構成される液晶表示装置は、対向電圧信号線ＣＬがｙ方向に一画素おきに形成され、その数を低減させた構成となっている。そして、対向電圧信号線ＣＬが設けられていない画素の対向電極ＣＴへの対向電圧信号の供給は、対向電圧信号線ＣＬが設けられている画素の対向電極ＣＴとゲート信号線ＧＬを跨いで接続される導電層ＣＢによって行なっている。
これにより、画素の駆動を損なうことなく、ドレイン信号線ＤＬの対向電圧信号線ＣＬとの交差容量を低減させることができる。
【００５２】
実施例２．
図２（ａ）は、本発明による液晶表示装置の他の実施例を示す説明図である。この図は図１に示した構成と同様のものであるが、駆動方法に工夫がなされ、これにより消費電力低減を図った構成とするものである。
【００５３】
一般に、いわゆるｎドット反転（ゲート信号線ＧＬをｎ本毎に映像信号の対向電極ＣＴに対する極性を反転）する駆動は、該映像信号の極性反転の回数を減らせるため、消費電力が削減できる。
【００５４】
しかし、極性反転した最初の画素と次の画素で映像信号の立ち上がりに差が出て、最初の画素の書き込み率が次の画素の書き込み率より悪くなり、輝度むらが生じやすいという不都合が生じる。
【００５５】
そこで、ｎドット反転の最初の画素に対応して対向電圧信号線ＣＬを配置させることで、ｎドット反転の最初の画素と次以降の画素でコモン電位の安定度に差を生じさせ、書き込み率をより近づけることができる。
すなわち、書き込み率の悪い画素において対向電圧信号線ＣＬを配置しコモン電位を安定化することで、該画素の書き込み率を向上させている。
【００５６】
そして、他の画素では対向電圧信号線ＣＬを設けないこと等により、コモン電位の安定度を前の画素より低いものとすることにより、書き込み率を低下させる。これにより、ｎドット反転の最初の画素と次の画素での書き込み率の差を低減でき、消費電力の削減を実現でき、またその際の画質低下（輝度ムラ）を従来より改善できる効果を奏する。
【００５７】
図２（ａ）において、ゲート信号線ＧＬの走査方向を図中上から下側へ順次なされるとして、対向電圧信号線ＣＬが形成されている画素のうち１つ（あるいはそれとそれに隣接する複数の画素でも可）を画素（１）とし、そのあるいはそれらの画素と図中下側に位置づけられる画素（次の対向電圧信号線が設けられている画素の手前の画素）を画素（２）とした場合に、前記画素（１）と画素（２）をたとえば正極とし、該次の対向電圧信号線が設けられている画素からさらに次の対向電圧信号線が設けられている画素までに供給される信号は負極とするように順次極性が変化して供給させるように駆動している。
【００５８】
図２（ｂ）は、このようなタイミングチャートを示し、画素（１）では信号極性が切り替わるため、映像信号の電位の変動量が激しく、安定状態での書き込み時間が画素（２）より少なくなるという効果を奏する。
【００５９】
実施例３．
図３は、本発明による液晶表示装置の画素の他の実施例を示す平面図である。図１（ａ）の場合と比較し、対向電圧信号線ＣＬが形成されている画素領域よりも該対向電圧信号線ＣＬが形成されていない画素領域の面積が大きくなっており、他は同様の構成となっている。
【００６０】
このため、該対向電圧信号線ＣＬが形成されていない画素領域において実質的に画素として機能するブラックマトリクスＢＭの開口部の面積は、該対向電圧信号線ＣＬが形成されている画素領域のそれと比べて大きくなっている。
【００６１】
また、これにより、該対向電圧信号線ＣＬが形成されていない画素領域において形成されるブラックマトリクスＢＭの開口内に目視される画素電極ＰＸの本数（あるいはスリット）は、該対向電圧信号線ＣＬが形成されている画素領域のそれと比べて大きくなっている。各画素においてそれらの単位面積当たりの輝度を等しくするため、電極群からなる各画素電極ＰＸの間隔を等しくしなければならないことから、このような構成となる。
対向電圧信号線ＣＬが形成されていない画素領域において、該対向電圧信号線ＣＬが占めていた領域の分だけいわゆる開口率を大きくする趣旨である。
【００６２】
また、カラーフィルタＣＦとして、対向電圧信号線ＣＬが形成されている画素に緑色（Ｇ）を用い、図中ｙ方向における上側の画素および下側の画素のうち一方の画素に赤色（Ｒ）、他方の画素に青色（Ｂ）を用いている。
他の画素に比べて開口率の小さな画素に緑色（Ｇ）のカラーフィルタＣＦを担わせることにより、カラーの３原色の混色を良好にできるからである。
【００６３】
なお、このカラーフィルタＣＦに関しては、通常どおり、ｙ方向に沿って配置される各画素に共通に同色のものを用い、ｘ方向に沿ってたとえば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の順に配列させるようにしてもよいことはいうまでもない。
【００６４】
実施例４．
図４は、本発明による液晶表示装置の画素の他の実施例を示す平面図である。図１（ａ）の場合と比較し、対向電圧信号線ＣＬが形成されている画素領域の面積（ｙ方向の幅）が該対向電圧信号線ＣＬが形成されていない画素領域のそれよりも大きくなっており、他は同様の構成となっている。
【００６５】
また、対向電圧信号線ＣＬが形成されている画素領域のブラックマトリクスＢＭの開口率の面積は該対向電圧信号線ＣＬが形成されていないそれと同じになっている。各画素の輝度を均一にする趣旨からである。
【００６６】
また、このように構成することにより、ドレイン信号線ＤＬからそれに隣接する画素の対向電極ＣＴへの電界の影響を該ドレイン信号線ＤＬに沿って均一化できる効果を奏する。すなわち、対向電圧信号線ＣＬが形成されている画素において、それに隣接するドレイン信号線ＤＬは比較的長く形成されるが該画素の対向電極ＣＴは対向電圧信号線ＣＬと直接に接続され電気的に安定されたものとなっている。
【００６７】
これに対し、対向電圧信号線ＣＬが形成されていない画素の対向電極ＣＴは、該対向電極信号線ＣＬが形成されている画素の対向電極ＣＴから導電層ＣＢを介して信号が供給されるため、電気的に安定しないものであるが、その分、当該画素に隣接するドレイン信号線ＤＬが短く形成されており、前記電界の影響のばらつきを抑制することができるようになる。
【００６８】
実施例５．
図５は、本発明による液晶表示装置の画素の他の実施例を示す平面図である。図４の場合と比較して、対向電圧信号線ＣＬが形成されていない画素において、その対向電極ＣＴは、ｘ方向に隣接する他の画素の対向電極ＣＴとドレイン信号線ＤＬの一部にて交差する導電層ＢＣＴを介して電気的に接続され、他は同様の構成となっている。
対向電圧信号線ＣＬが形成されていない画素の対向電極ＣＴの電位をより安定化させる趣旨である。
【００６９】
実施例６．
図６は、本発明による液晶表示装置の画素の他の実施例を示す平面図である。図２の場合と比較して、対向電圧信号線ＣＬが形成されている画素において、それに隣接されるドレイン信号線ＤＬの線幅が小さく、対向出圧信号線ＣＬが形成されていない画素において、それに隣接されるドレイン信号線ＤＬの線幅が大きく形成されており、他は同様の構成となっている。
【００７０】
なお、図２の場合は、各ゲート信号線ＧＬの離間距離が等しく構成され、対向電圧信号線ＣＬが形成された部分の画素は、該対向電圧信号線ＣＬの占める領域のため、他の画素よりも図中ｙ方向において実質的な画素領域が狭まるように構成される。
【００７１】
これに対し、本実施例の場合、ゲート信号線ＧＬの形成されていない部分の画素は、ドレイン信号線ＤＬの線幅を大きくした分、図中ｘ方向において実質的な画素領域が狭まり、結果として、全ての各画素においてほぼ均等な面積とすることができる。
【００７２】
すなわち、ブラックマトリクスＢＭの開口面積で決定される画素の実質的な面積は、対向電圧信号線ＣＬが形成されている画素の部分において横幅が大きく縦幅が小さく、対向電圧信号線ＣＬが形成されていない画素の部分において横幅が小さく縦幅が大きくというようにそれぞれ縦横比は異なるが、それらの面積を等しいものとすることができる。
【００７３】
そして、ドレイン信号線ＤＬを上述したようにその線幅を太くする部分を設けることにより、その全体の電気抵抗値を小さく構成でき、それに供給される映像信号の波形歪みを低減させることができるようになる。
【００７４】
実施例７．
図８は、本発明による液晶表示装置の他の実施例を示すもので、液晶表示部ＡＲに形成されている各ゲート信号線ＧＬが該液晶表示部ＡＲからはみ出して延在されその端子ＴＭに及ぶ部分を示している。なお、図８において符号ＳＬは透明基板ＳＵＢ１とこの透明基板ＳＵＢ１と対向して配置される他の透明基板との間に形成され、液晶表示部ＡＲを含む部分に充填される液晶を封入するシール材ＳＬを示している。
【００７５】
図８は、対向電圧信号線ＣＬが設けられているｘ方向画素群を挟む一対のゲート信号線ＧＬの間隔が、対向電圧信号線ＣＬが設けられていないｘ方向画素群を挟む一対のゲート信号線ＧＬの間隔よりも広く形成されている場合の構成を前提とする。
【００７６】
この場合、各ゲート信号線ＧＬの一部は、液晶表示部ＡＲを超えて延在する部分（シール材ＳＬの内側）において屈曲部を備え、この屈曲部を経た後に互いに等間隔となって端子ＴＭに接続されるようになっている。
【００７７】
屈曲部を備えるゲート信号線ＧＬはたとえば一本置きに選択され、該屈曲部を経た後の延在部は隣接する他のゲート信号線ＧＬと等間隔を維持しながら端子ＴＭに及ぶまで延在されて形成される。
【００７８】
前記端子ＴＭは、半導体装置から構成されるゲートドライバＧ−Ｄｒｖのパッドに接続されるようになっているため、それらの離間距離は等しく設定され、このことから、上述した工夫が必要となるものである。これにより、ゲート信号線ＧＬの断線等の検査において、予めプローブ端子の離間距離が定められている検査装置を改変せずに用いることができるという効果を奏する。
【００７９】
図９は、図８と同様に、対向電圧信号線ＣＬが設けられているｘ方向画素群を挟む一対のゲート信号線ＧＬの間隔が、対向電圧信号線ＣＬが設けられていないｘ方向画素群を挟む一対のゲート信号線ＧＬの間隔よりも広く形成されている場合であって、該各ゲート信号線ＧＬは液晶表示部ＡＲを超えてもそのまま真直ぐに延在され、該液晶表示部ＡＲとシール材ＳＬとの間に、ゲート信号線ＧＬの断線等を検出する検出端子ＩＴＭを設けていることにある。
【００８０】
この場合、検出端子ＩＴＭは一つ置きに該ゲート信号線ＧＬの線上に位置づけられているが、残りの検出端子ＩＴＭは当該ゲート信号線ＧＬから僅かにずれて位置づけられ、かつ当該ゲート信号線ＧＬと接続させるための配線層が設けられた構成となっている。
各ゲート信号線ＧＬが等間隔に配置されていないにも拘わらず、それらの検出端子ＩＴＭを等間隔に配置させなければならない工夫からなるものである。
【００８１】
実施例８．
図１０は、本発明による液晶表示装置の他の実施例を示す平面図で、液晶表示部ＡＲに形成されている各ゲート信号線ＧＬが該液晶表示部ＡＲからはみ出して延在されその端子ＴＭに及ぶ部分を示している。
【００８２】
この場合においても、対向電圧信号線ＣＬが設けられているｘ方向画素群を挟む一対のゲート信号線ＧＬの間隔が、対向電圧信号線ＣＬが設けられていないｘ方向画素群を挟む一対のゲート信号線ＧＬの間隔よりも広く形成されている。
【００８３】
そして、液晶表示部ＡＲを超えて延在される各ゲート信号線ＧＬはシール材ＳＬの近辺において互いに集束されるようにしてその間隔を狭め、該シール材ＳＬの外側に形成されている端子ＴＭに接続されるようになっている。
端子に接続される回路がたとえば半導体装置から構成され、そのバンプの間隔が各ゲート信号線ＧＬの間隔よりも狭められて形成されていることによる。
【００８４】
この場合、各ゲート信号線ＧＬの一部は、液晶表示部ＡＲを超えて延在する部分（シール材ＳＬの内側）において屈曲部を備え、この屈曲部を経た後に端子ＴＭに及ぶようになっている。
【００８５】
屈曲部を備えるゲート信号線ＧＬはたとえば一本置きに選択され、該屈曲部を経た後の延在部は隣接する他のゲート信号線ＧＬと等間隔を維持しながら集束するパターンとして形成される。
【００８６】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
また、上述した各実施例は、いずれも対向電圧信号線ＣＬが、その延在方向に並設される各画素の画素群に対し１つ置きに形成したものである。しかし、これに限定されることはなく、２つ置き、３つ置き、あるいはそれ以上の数置きであってもよいことはいうまでもない。
【図面の簡単な説明】
【００８７】
【図１】本発明による液晶表示装置の画素の構成の一実施例を示す構成図である。
【図２】本発明による液晶表示装置の画素の構成の一実施例およびその駆動方法を示す構成図である。
【図３】本発明による液晶表示装置の画素の構成の他の実施例を示す構成図である。
【図４】本発明による液晶表示装置の画素の構成の他の実施例を示す構成図である。
【図５】本発明による液晶表示装置の画素の構成の他の実施例を示す構成図である。
【図６】本発明による液晶表示装置の画素の構成の他の実施例を示す構成図である。
【図７】本発明による液晶表示装置の一実施例を示す回路図である。
【図８】本発明による液晶表示装置のゲート信号線の端子部の近傍における構成の一実施例を示した図である。
【図９】本発明による液晶表示装置のゲート信号線の端子部の近傍における構成の他の実施例を示した図である。
【図１０】本発明による液晶表示装置のゲート信号線の端子部の近傍における構成の他の実施例を示した図である。
【符号の説明】
【００８８】
ＳＵＢ……基板、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＣＬ……対向電圧信号線、ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、ＣＴ……対向電極、ＧＩ……絶縁膜、ＰＡＳ……保護膜、ＢＭ……ブラックマトリクス、ＣＢ……導電層、ＴＭ……端子。
【図１】
2005215159.tif 000003
【図２】
2005215159.tif 000004
【図３】
2005215159.tif 000005
【図４】
2005215159.tif 000006
【図５】
2005215159.tif 000007
【図６】
2005215159.tif 000008
【図７】
2005215159.tif 000009
【図８】
2005215159.tif 000010
【図９】
2005215159.tif 000011
【図１０】
2005215159.tif 000012