(57)【要約】【課題】  マスクアライメントにおいて、結晶欠陥の発生する要因を除き、工数削減、経費削減、表面の平坦化、不純物拡散の熱履歴の抑制を実現する。【解決手段】  半導体基板１に対して複数回の不純物拡散を行って拡散層を順次形成する半導体装置の製造方法である。予め半導体基板１をエッチングしてアライメントマーク（凹部１ａ）を形成しておき、このアライメントマークを基準として各不純物拡散の際のマスク位置合わせを行う。半導体基板１は、例えばＳｉ基板である。半導体基板１上のアライメントマーク形成位置は、機種によらず固定とする。【選択図】  図１ 
2005332968.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に対して複数回の不純物拡散を行って拡散層を順次形成する半導体装置の製造方法であって、
予め半導体基板をエッチングしてアライメントマークを形成しておき、このアライメントマークを基準として各不純物拡散の際のマスク位置合わせを行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記アライメントマークは、前記半導体基板の凹部として形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
各拡散層は、半導体基板上に形成された酸化膜上から不純物拡散を行うことにより形成することを特徴とする請求項１又は２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものであり、特に、複数回の不純物拡散により拡散層を順次形成する際のマスクのアライメント方法の改良に関する。
【背景技術】
【０００２】
半導体装置の製造においては、フォトレジスト工程、エッチング工程、不純物拡散工程等を組み合わせ、これを多数回繰り返すことで、所望の回路機能を半導体基板上に作り込んでいる。この時のフォトマスクの位置合わせ精度は、半導体装置の集積度を決定付ける重要な要素であり、マスクの位置合わせ精度を向上することができれば、集積度をさらに向上できるものと期待される。
【０００３】
このような状況から、フォトリソ時に各層のマスクの位置を合わせるアライメントマークが必要であり、従来は、例えば最初のアライメントマークとして、第１の拡散層形成時に拡散層上に酸化膜を形成し、その時にできる半導体基板との段差を利用してアライメントマークを作製することが行われている。以下、従来のマスクのアライメント方法について説明する。
【０００４】
図２は、従来のアライメント方法を説明するものであり、先ず、図２（ａ）に示すように、Ｓｉ基板等の半導体基板１０１上に酸化膜１０２を形成し、さらに図２（ｂ）に示すように、第１の拡散層に対応して開口部１０３ａを有するレジストパターン１０３を酸化膜１０２上に形成する。次に、図２（ｃ）に示すように、前記レジストパターン１０３をマスクとして酸化膜１０２をエッチングして開口部１０２ａを形成し、図２（ｄ）に示すように、イオン注入またはデポジションにより不純物拡散を行って第１の拡散層１０４を形成する。
【０００５】
以上のようにして第１の拡散層１０４を形成した後、図２（ｅ）に示すように、第１の拡散層１０４上に酸化膜１０５を形成する。この時、第１の拡散層１０４の表面を酸化して酸化膜１０５を形成すると、第１の拡散層１０４の表面が半導体基板１０１の表面から後退し、半導体基板１０１の表面と第１の拡散層１０４の表面の間に段差が形成される。従来は、この段差をアライメントマークとして利用し、第２の拡散層形成のための不純物拡散におけるマスク合わせの基準としている。
【０００６】
すなわち、前記半導体基板１０１の表面と第１の拡散層１０４の表面の間に段差が形成されると、図２（ｅ）に示すように、この段差が方形のアライメントマークＡとして認識することが可能になる。そこで、第２の拡散層形成のためのレジストパターンをフォトリソ技術によってパターニングする際に、前記アライメントマークＡを位置決めの基準とし、図２（ｆ）に示すように、当該アライメントマークＡに対して第２の拡散層形成用マスクのアライメントマークＢを位置合わせし、レジストパターン１０６を形成する。
【特許文献１】特開平７−９９１４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、この従来技術では、解決すべきいくつかの課題がある。先ず、第１に、前記従来技術では、第１の拡散層１０４を形成した後に、その表面に酸化膜１０５を形成し、段差を形成する必要があるが、拡散層１０４の酸化は、結晶欠陥を発生させる要因であり、また酸化時間が必要であるため、製造に長時間を要することになる。したがって、できるならば拡散層１０４の酸化は行わない方がよい。
【０００８】
また、半導体装置の製造においては、今後、より微細、且つ浅い拡散等が必要になるものと推測されるが、その場合、表面の平坦化、不純物拡散の熱履歴の抑制は、必須の技術となる。このような観点から考えた場合、前記拡散層１０４の酸化は好ましいものではない。
【０００９】
さらに、従来技術では、最初のアライメントマークを例えば、埋め込みマスクによって形成しているが、機種によらずパターンの位置が固定しているにも関わらず、そのマスクを全機種で使用することはできない。その理由は、回路中の素子パターンが機種毎に異なるからである。
【００１０】
本発明は、このような従来技術が抱える課題に鑑みて提案されたものであり、アライメントマーク形成のために拡散層の表面を酸化させる必要がなく、結晶欠陥による性能の低下のない、且つ製造時間も短くて済む半導体装置の製造方法を提供することを目的とする。また、本発明は、表面の平坦化や不純物拡散の熱履歴の抑制を実現することが可能で、マスクの増加による経費の増加も全機種に共通なマスクとして使用する事で抑えることが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述の目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板に対して複数回の不純物拡散を行って拡散層を順次形成する半導体装置の製造方法であって、予め半導体基板をエッチングしてアライメントマークを形成しておき、このアライメントマークを基準として各不純物拡散の際のマスク位置合わせを行うことを特徴とする。
【００１２】
本発明では、第１の拡散層形成時に拡散層上に酸化膜を形成し、その時にできる半導体基板との段差を利用してアライメントマークを作製するわけではなく、半導体基板をエッチングすることで別途アライメントマークを形成するようにしている。その後の拡散層形成のための不純物拡散では、この半導体基板に形成された凹部を基準としてマスクのアライメントを行うようにしているので、拡散層表面の酸化は不要である。拡散層表面の酸化が不要であれば、結晶欠陥の発生が回避され、酸化のための時間も不要である。また、表面の平坦化や不純物拡散の熱履歴の抑制も実現される。
【００１３】
さらに、前記アライメントマークは、拡散層の形成とは別に行うので、その形成位置には何ら制約がなく、任意の場所に形成可能である。したがって、アライメントマークを作る場所を機種によらず固定しておけば、使用するマスクは全機種において１枚で済み、マスクの増加による経費増が抑制される。また、前記アライメントマークを繰り返し使用することで、半導体基板上の評価パターンの面積も低減され、同じ面積の半導体基板からの製品取り数の増加にも繋がる。
【発明の効果】
【００１４】
本発明によれば、アライメントマーク形成のために拡散層の表面を酸化させる必要がないので、結晶欠陥による性能の低下のない、且つ製造時間も短くて済む半導体装置の製造方法を提供することが可能である。また、本発明によれば、表面の平坦化や不純物拡散の熱履歴の抑制を実現することが可能で、より微細、且つ浅い拡散等に対応可能となるばかりか、マスクの増加による経費の増加も抑えることが可能な半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を適用した半導体装置の製造方法について、図面を参照して詳細に説明する。
【００１６】
本実施形態において、半導体装置を製造するには、先ず、図１（ａ）に示すように、Ｓｉ基板等の半導体基板１上に酸化膜２を形成し、さらに図１（ｂ）に示すように、アライメントマークの形成位置に対応して開口部３ａを有するレジストパターン３を酸化膜２上に形成する。
【００１７】
次に、図１（ｃ）に示すように、前記レジストパターン３をマスクとして酸化膜２をエッチングして開口部を形成し、さらにエッチングを進めて半導体基板１の表面をエッチングし、半導体基板１に方形状の凹部１ａを形成する。この半導体基板１に形成された方形状の凹部１ａは、容易に認識することができ、アライメントマークとして機能する。なお、前記凹部１ａの深さは任意であるが、あまり深すぎるとエッチングに長時間を要すること、逆に浅すぎると認識し難くなること等を考慮して、適宜設定することが好ましい。また、半導体基板１に凹部１ａを形成するためのエッチング方法としては、ドライエッチング、あるいはウエットエッチングのいずれでも良いが、異方性エッチングが可能なドライエッチングによった場合、凹部１ａの輪郭がシャープになり、容易に認識することが可能となることから、好ましいと言える。
【００１８】
本発明では、ここで形成した半導体基板１の凹部１ａをアライメントマークとして利用し、これを位置決めの基準として、その後の複数回の不純物拡散の際のマスク合わせを行う。以下、２回の不純物拡散により第１の拡散層と第２の拡散層を形成する場合を例にして説明する。
【００１９】
前記のように半導体基板１に凹部１ａをエッチング形成し、アライメントマークを作製した後、第１の拡散層の形成を行う。第１の拡散層の形成に際しては、図１（ｄ）に示すように、酸化膜２上にレジスト層４を形成し、マスク露光によりレジスト層４を露光、現像し、第１の拡散層に対応する位置に開口部４ａを形成する。このレジスト層４に開口部４ａを形成するためのマスク露光に際して、図１（ｄ）に示すように、使用するマスクのアライメントマーク５を基準となるアライメントマークである半導体基板１の凹部１ａと一致させ、位置合わせを行う。
【００２０】
前記によりレジスト層４に開口部４ａを形成した後、図１（ｅ）に示すように、レジスト層４をマスクとしてイオン注入による不純物拡散を行い、図１（ｆ）に示すように、前記レジスト層４の開口部４ａに対応して、例えばＮ型埋め込み拡散層である第１の拡散層６を形成する。第１の拡散層６は、酸化膜２を介したイオン注入、及びアニールにより形成することができ、形成時に酸化を行わなければ、結晶欠陥の発生が回避され、酸化時間も不要となり、工数も削減される。加えて、第１の拡散層６が形成された半導体装置の平坦性も保たれ、熱履歴も必要最低限で済む。
【００２１】
なお、前記第１の拡散層６を形成するための不純物拡散に際しては、前記マスクのアライメントマーク５に対応して半導体基板１の凹部１ａにおいても不純物拡散が行われ、Ｎ型埋め込み拡散層７が形成されるが、形成時に酸化を行わないので拡散層7の表面とエッチングした半導体基板1表面に段差を生じない為、このＮ型埋め込み拡散層７は半導体基板１の凹部１ａを認識する上で何の妨げにもならない。
【００２２】
第１の拡散層６の形成の後、第２の拡散層を形成する。この第２の拡散層の形成方法も、先の第１の拡散層６の形成の場合と同様である。すなわち、第２の拡散層の形成に際しては、図１（ｇ）に示すように、酸化膜２上にレジスト層８を形成し、マスク露光によりレジスト層８を露光、現像し、第２の拡散層に対応する位置に開口部８ａを形成する。このレジスト層８に開口部８ａを形成するためのマスク露光に際して、図１（ｇ）に示すように、使用するマスクのアライメントマーク９を基準となるアライメントマークである半導体基板１の凹部１ａと一致させ、位置合わせを行う。
【００２３】
前記によりレジスト層８に開口部８ａを形成した後、図１（ｈ）に示すように、レジスト層８をマスクとしてイオン注入による不純物拡散を行い、図１（ｉ）に示すように、前記レジスト層８の開口部８ａに対応して、例えばＰ型埋め込み拡散層である第２の拡散層１０を形成する。第２の拡散層１０は、酸化膜２を介したイオン注入、及びアニールにより形成することができる。また、形成される第２の拡散層１０は、半導体基板１の凹部１ａをアライメントマークとしたマスク合わせによって形成されるので、第１の拡散層６の位置に依らず第２の拡散層１０の位置を精度良く形成することができる。
【００２４】
さらに、第３の拡散層以下を形成する場合にも、前記半導体基板１の凹部１ａを位置合わせの基準として、同様の工程を繰り返せばよい。また、拡散層形成に限らず、他のフォトリソ工程において、マスクアライメントの際に、前記半導体基板１の凹部１ａをアライメントマークとして利用することが可能である。
【００２５】
以上のように、本発明によれば、マスクの位置合わせ精度を向上することができ、半導体装置の集積度を向上することができる。また、表面を平坦化することができ、拡散層の熱履歴を抑制することができるので、本発明技術の導入は、今後のプロセス開発に有用である。
【００２６】
さらに、以上のプロセスでは、アライメントマークとなる半導体基板１の凹部１ａは、第１の拡散層とは全く独立して別個に形成するので、この凹部１ａを形成する位置を機種によらず決めておけば、いずれの機種を製造する場合にも、アライメントマークとなる凹部１ａ形成に使用するマスクは１枚で済む。したがって、マスク増加による経費の増加を抑えることができる。
【図面の簡単な説明】
【００２７】
【図１】本発明を適用した半導体装置の製造プロセスの一例を示すものであり、（ａ）は酸化膜形成工程を示す断面図、（ｂ）はレジストパターン形成工程を示す断面図、（ｃ）は半導体基板エッチング工程を示す断面図及びアライメントマークとなる半導体基板の凹部の形状を示す平面図、（ｄ）は第１の拡散層形成のためのレジストパターン形成工程を示す断面図及びアライメントマークの位置合わせ状態を示す平面図、（ｅ）は不純物拡散工程を示す断面図、（ｆ）は第１の拡散層の形成状態を示す断面図、（ｇ）は第２の拡散層形成のためのレジストパターン形成工程を示す断面図及びアライメントマークの位置合わせ状態を示す平面図、（ｈ）は不純物拡散工程を示す断面図、（ｉ）は第２の拡散層の形成状態を示す断面図である。
【図２】従来の半導体装置の製造プロセスの一例を示すものであり、（ａ）は酸化膜形成工程を示す断面図、（ｂ）は第１の拡散層形成のためのレジストパターン形成工程を示す断面図、（ｃ）は酸化膜エッチング工程を示す断面図、（ｄ）は不純物拡散工程を示す断面図、（ｅ）は第１の拡散層表面の酸化工程を示す断面図及びそれにより形成される段差（アライメントマーク）の平面図、（ｆ）は第２の拡散層形成の際のレジストパターン形成工程を示す断面図及びそのときのアライメントマークの位置合わせ状態を示す平面図である。
【符号の説明】
【００２８】
１  半導体基板、１ａ  凹部（アライメントマーク）、２  酸化膜、３  レジストパターン、４  レジスト層、５  アライメントマーク、６  第１の拡散層、７  第１の拡散層、８  レジスト層、９  アライメントマーク、１０  第２の拡散層、１１  第２の拡散層
【図１】
2005332968.tif 000003
【図２】
2005332968.tif 000004