(57)【要約】【課題】  出力ＭＯＳトランジスタに流れる電流を精度よく検知して、保護回路への制御信号を生成する電流検知回路を提供し、出力ＭＯＳトランジスタの破壊を回避することである。【解決手段】  本発明の電流検知回路は、被保護素子であるｐ型の出力ＭＯＳトランジスタＭ１と、出力ＭＯＳトランジスタＭ１のゲート・ソース間電圧をクランプするクランプ回路１と、クランプ回路１が動作したことを検出する検出回路２と、基準電位Ｖｒｅｆと出力信号Ｏｕｔの電位を比較するコンパレータ回路３で構成されている。検出回路２がクランプ回路１の動作を検出して、コンパレータ回路３を動作可能にし、保護回路への制御信号を生成する。【選択図】  図１
2005191222.tif 000002
【特許請求の範囲】
【請求項１】
ゲートに入力信号が供給されるＭＯＳトランジスタと、
前記ＭＯＳトランジスタのゲート電圧をクランプするクランプ回路と、
前記クランプ回路が動作したことを検出する検出回路と、
前記検出回路の検出結果に基づいて制御され、前記ＭＯＳトランジスタのドレイン・ソース間電圧と基準電圧を比較する比較回路と
を具備することを特徴とする電流検知回路。
【請求項２】
前記検出回路は、前記クランプ回路が動作しているときに、前記比較回路を動作させるように制御することを特徴とする請求項１に記載の電流検知回路。
【請求項３】
前記検出回路は、前記クランプ回路が動作していないときに、前記比較回路に第１レベルの信号を出力するように制御することを特徴とする請求項１に記載の電流検知回路。
【請求項４】
前記比較回路は、
前記ＭＯＳトランジスタのゲート電圧が任意の値を超え、前記クランプ回路が動作し、且つ、前記ＭＯＳトランジスタのドレイン・ソース間電圧が、前記基準電圧よりも大きいとき第２レベルの信号を出力し、
前記ＭＯＳトランジスタのゲート電圧が任意の値を超え、前記クランプ回路が動作し、且つ、前記ＭＯＳトランジスタのドレイン・ソース間電圧が前記基準電圧よりも小さいとき第１レベルの信号を出力する
ことを特徴とする請求項１または２に記載の電流検知回路。
【請求項５】
前記クランプ回路は、
一端が電源電位に接続された第１の抵抗と、
カソードが前記第１の抵抗の他端に接続され、アノードが前記ＭＯＳトランジスタのゲートに接続されたツェナーダイオードと、
エミッタが前記電源電位に接続され、ベースが前記ダイオードのカソードに接続され、コレクタが前記比較回路に接続された第１のトランジスタと
を具備することを特徴とする請求項１に記載の電流検知回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳトランジスタの特性を利用した電流検知回路に関する。
【背景技術】
【０００２】
電流検知回路は、出力ＭＯＳトランジスタのドレイン電流を検知して、出力ＭＯＳトランジスタを保護するための保護回路へと制御信号を出力するものである。
【０００３】
図７は、従来における電流検知回路の回路図である。図７に示したように、出力ＭＯＳトランジスタＡに流れる電流をＭＯＳトランジスタＢでミラーし、ミラーした電流を例えば抵抗Ｒに流して電圧を発生させ、この電圧に基づいて出力ＭＯＳトランジスタＡの電流を検知し、電流リミットを行う。
【０００４】
図７の電流検知回路において、出力ＭＯＳトランジスタＡの動作電流が任意の電流値を超えていない場合は、抵抗Ｒに発生する電圧は小さいので、コンパレータの出力はＬｏｗとなる。一方、任意の電流値を越えた場合は、抵抗Ｒに発生する電圧は大きくなるので、コンパレータの出力はＨｉとなる。
【特許文献１】米国特許５，００４，９７４
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、例えば出力ＭＯＳトランジスタＡとＭＯＳトランジスタＢのペアバラツキによるカレントミラーの誤差が±２０％、抵抗の絶対値バラツキが±２０％生じると、出力ＭＯＳトランジスタＡの電流の検出誤差が４４％にもなってしまい、出力ＭＯＳトランジスタＡの電流を精度良く検知することができない。
【０００６】
また、出力ＭＯＳトランジスタＡの電流を精度良く検知できないと、出力ＭＯＳトランジスタを保護するための保護回路に出力する制御信号に誤差が生じ、所望の動作で出力ＭＯＳトランジスタＡを保護することができない。一方で、電流検知のレベルを下げることにより、破壊を回避できたとしても、出力ＭＯＳトランジスタの電流駆動能力を下げることにつながる。したがって、要求された電流駆動能力と、破壊防止の両立を考えると、より大きな面積のＭＯＳトランジスタを使用しなければならず、チップ面積を大きくしなければならないという問題があった。
【０００７】
本発明の目的は、出力ＭＯＳトランジスタに流れる電流を、シンプルな構成で精度よく検知して保護回路への制御信号を生成する事で、チップ面積を必要以上に大きくすることなく、出力ＭＯＳトランジスタの破壊を回避し、且つ、要求された電流駆動能力の両立を実現するものである。
【課題を解決するための手段】
【０００８】
この発明による電流検知回路は、ゲートに入力信号が供給されるＭＯＳトランジスタと、前記ＭＯＳトランジスタのゲート電圧をクランプするクランプ回路と、前記クランプ回路が動作したことを検出する検出回路と、前記検出回路の検出結果に基づいて制御され、前記ＭＯＳトランジスタのドレイン・ソース間電圧と基準電圧を比較する比較回路とを具備することを特徴としている。
【発明の効果】
【０００９】
本発明の電流検知回路によれば、ＭＯＳトランジスタの特性を利用して、従来よりも簡
易な構成で、出力ＭＯＳトランジスタに流れる電流を精度よく検知できる。出力ＭＯＳトランジスタのゲートに供給される信号が任意の値を超えたとしても、保護回路に出力する制御信号を精度よく生成することができるので、電流検知のレベルをむやみに下げることなく、すなわち、出力ＭＯＳトランジスタの電流駆動能力を下げることなく、破壊を回避することができる。したがって、要求された電流駆動能力と破壊防止の両立を、より大きな面積のＭＯＳトランジスタを使用せずに、チップ面積をむやみに大きくする必要がなく達成することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら本発明の実施の形態について説明する。
【００１１】
図１は、本発明における電流検知回路の概念を表したブロック図である。本発明の電流検知回路は、被保護素子であるｐ型の出力ＭＯＳトランジスタＭ１と、出力ＭＯＳトランジスタＭ１のゲート・ソース間電圧をクランプするクランプ回路１と、クランプ回路１が動作したことを検出する検出回路２と、基準電位Ｖｒｅｆと出力信号Ｏｕｔの電位を比較するコンパレータ回路（比較回路）３で構成されている。
【００１２】
出力ＭＯＳトランジスタＭ１は、ゲートに図示しない回路より信号（入力信号）が供給され、ソースが電源電位Ｖｃｃに接続され、ドレインが出力端子に接続されている。
【００１３】
ここで、出力ＭＯＳトランジスタＭ１のクランプ電圧をＶｇｍａｘとすると、本発明の動作領域（電流検知）は、出力ＭＯＳトランジスタＭ１の静特性（Ｖｇ＝Ｖｇｍａｘ、Ｖｇは出力ＭＯＳトランジスタのゲート電圧）においてドレイン・ソース間電圧Ｖｄｓが基準電圧Ｖｒｅｆを超えた領域となる（図２）。Ｖｄｓ＜Ｖｇｍａｘ−Ｖｔｈ（Ｖｔｈは出力ＭＯＳトランジスタＭ１の閾値電圧）の領域において、出力ＭＯＳトランジスタＭ１の静特性はリニア領域で動作しており、出力ＭＯＳトランジスタＭ１は抵抗値Ｒｏｎをもつ抵抗素子として動作している。
【００１４】
このとき、リミット電流は、
リミット電流＝Ｖｃｃ／（Ｒｏｎ＋負荷抵抗）
となり、リミット電流のバラツキは、ほぼＲｏｎ（ＯＮ抵抗）のバラツキで決まる。Ｒｏｎのバラツキが例えば±２０％とすると、リミット電流のバラツキもほぼ±２０％のバラツキとなり、従来よりも精度良く電流を検知することができる。
【実施例１】
【００１５】
図３は、本発明における実施例１の電流検知回路の回路図である。本発明における実施例１のクランプ回路１は、ＰＮＰトランジスタＱ１と、ツェナーダイオードＤ１と、抵抗Ｒ１で構成されている。電源電位Ｖｃｃおよび出力ＭＯＳトランジスタＭ１のゲート間に、トランジスタＱ１とツェナーダイオードＤ１が接続され、抵抗Ｒ１の一端が電源電位Ｖｃｃに接続され、抵抗Ｒ１の他端がツェナーダイオードＤ１のカソードに接続され、ツェナーダイオードＤ１のアノードが出力ＭＯＳトランジスタＭ１のゲートに接続されている。
【００１６】
トランジスタＱ１は、エミッタが電源電位Ｖｃｃに接続され、ベースが抵抗Ｒ１とツェナーダイオードＤ１との接続ノードに接続され、コレクタが抵抗Ｒ２の一端に接続されている。
【００１７】
また、トランジスタＱ１は実施例１において、クランプ回路１が動作したことを検出する検出回路２を構成している。
【００１８】
本実施例のコンパレータ回路３は、ＰＮＰトランジスタＱ２，Ｑ３と、ＮＰＮトランジスタＱ４，Ｑ５と、抵抗Ｒ３で構成されている。コンパレータ回路３は、検出回路２がクランプ回路１の動作を検出すると、動作可能になる。
【００１９】
トランジスタＱ２は、ベースが出力ＭＯＳトランジスタＭ１のドレインに接続され、エミッタが抵抗Ｒ２の他端に接続されている。また、トランジスタＱ３は、ベースに基準電位Ｖｒｅｆが供給され、エミッタが抵抗Ｒ２の他端に接続されている。
【００２０】
トランジスタＱ４は、ベースがトランジスタＱ５のベースに接続され、コレクタがトランジスタＱ２のコレクタに接続され、エミッタが接地電位ＧＮＤに接続されている。また、トランジスタＱ５は、コレクタがトランジスタＱ３のコレクタに接続され、ベースがコレクタに接続され、エミッタが接地電位ＧＮＤに接続されている。
【００２１】
また、トランジスタＱ２およびトランジスタＱ４の接続ノードと接地電位ＧＮＤ間に抵抗Ｒ３が接続され、トランジスタＱ２、Ｑ４の接続ノードは保護検出端子ＬｉｍｉｔＤｅｔに接続されている。そして、この接続ノードの電位が制御信号として図示しない保護回路へ出力される。
【００２２】
次に、実施例１における電流検知回路の動作について説明する。図示しない回路より出力ＭＯＳトランジスタＭ１のゲートに信号（動作電流）が供給される。この出力ＭＯＳトランジスタＭ１に供給される動作電流が所望の電流値を超えていない場合を考える。このとき、クランプ回路１は動作しない。すなわち、トランジスタＱ１はＯＦＦ状態である。したがって、コンパレータ回路３には電流は流れず、トランジスタＱ２〜Ｑ５はＯＦＦ状態となるために、コンパレータ回路３の保護検出端子ＬｉｍｉｔＤｅｔの出力はＬｏｗ（第１レベル）となる。
【００２３】
一方、動作電流が増え、出力ＭＯＳトランジスタＭ１において、クランプ回路１がＯＮするようなゲート・ソース間電圧に達した場合を考える。このとき、トランジスタＱ１はＯＮ状態となり、コンパレータ回路３のトランジスタＱ２〜Ｑ５はＯＮ状態となる。
【００２４】
ここで、コンパレータ回路３のトランジスタＱ２〜Ｑ５がＯＮ状態で、且つ基準電位Ｖｒｅｆよりも出力信号Ｏｕｔが高い電位にある場合、すなわち出力ＭＯＳトランジスタＭ１のドレイン・ソース間電圧が任意の値よりも小さい状態にある場合、トランジスタＱ２の電流はトランジスタＱ３の電流よりも小さくなり、トランジスタＱ４の電流がトランジスタＱ２の電流よりも大きくなるために、保護検出端子ＬｉｍｉｔＤｅｔの出力はＬｏｗとなる。
【００２５】
また、コンパレータ回路３のトランジスタＱ２〜Ｑ５がＯＮ状態で、且つ基準電位Ｖｒｅｆよりも出力信号Ｏｕｔが低い電位にある場合、すなわち出力ＭＯＳトランジスタＭ１のドレイン・ソース間電圧が任意の値よりも大きい状態の場合、トランジスタＱ２の電流はトランジスタＱ３の電流よりも大きくなり、トランジスタＱ４の電流がトランジスタＱ２の電流よりも小さくなるために、保護検出端子ＬｉｍｉｔＤｅｔの出力はＨｉ（第２レベル）となる。
【００２６】
保護検出端子ＬｉｍｉｔＤｅｔの出力がＨｉとなったとき、図示しない保護回路により出力ＭＯＳトランジスタＭ１への供給信号は制御され、出力ＭＯＳトランジスタＭ１は保護される。
【００２７】
本発明によれば、ＭＯＳトランジスタの特性を利用して、従来よりも簡易な構成で、出力ＭＯＳトランジスタに流れる電流を精度よく検知できる。出力ＭＯＳトランジスタのゲ
ートに供給される信号が任意の値を超えたとしても、保護回路に出力する制御信号を精度よく生成することができるので、電流検知のレベルをむやみに下げることなく、すなわち、出力ＭＯＳトランジスタの電流駆動能力を下げることなく、破壊を回避することができる。したがって、要求された電流駆動能力と破壊防止の両立を、より大きな面積のＭＯＳトランジスタを使用せずに、チップ面積をむやみに大きくする必要がなく達成することができる。
【実施例２】
【００２８】
図４は、本発明における実施例２の電流検知回路の回路図である。本発明における実施例２のクランプ回路１は、ＮＰＮトランジスタＱ１で構成されている。トランジスタＱ１は、電源電位Ｖｃｃおよび出力ＭＯＳトランジスタＭ１のゲート間に接続され、トランジスタＱ１のエミッタは出力ＭＯＳトランジスタＭ１のゲートに接続されている。また、ベースにはクランプ電圧Ｖｃｌｍｐが供給されている。
【００２９】
検出回路２は、抵抗Ｒ１と、ＰＮＰトランジスタＱ２で構成されている。抵抗Ｒ１は、一端が電源電位Ｖｃｃに接続され、他端がトランジスタＱ１のコレクタに接続されている。トランジスタＱ２は、エミッタが電源電位Ｖｃｃに接続され、ベースが抵抗Ｒ１の他端およびトランジスタＱ１のコレクタに接続され、コレクタが抵抗Ｒ２の一端に接続されている。
【００３０】
本実施例のコンパレータ回路３は、ＰＮＰトランジスタＱ３、Ｑ４と、ＮＰＮトランジスタＱ５、Ｑ６と、抵抗Ｒ３で構成されている。コンパレータ回路３は、検出回路２がクランプ回路１の動作を検出すると、動作可能になる。
【００３１】
トランジスタＱ３は、エミッタが抵抗Ｒ２の他端に接続され、ベースが出力ＭＯＳトランジスタＭ１のドレインに接続されている。また、トランジスタＱ４は、エミッタが抵抗Ｒ２の他端に接続され、ベースに基準電位Ｖｒｅｆが供給されている。
【００３２】
トランジスタＱ５は、コレクタがトランジスタＱ３のコレクタに接続され、ベースがトランジスタＱ５のベースに接続され、エミッタが接地電位ＧＮＤに接続されている。また、トランジスタＱ６は、コレクタがトランジスタＱ４のコレクタに接続され、ベースがコレクタに接続され、エミッタが接地電位ＧＮＤに接続されている。
【００３３】
また、トランジスタＱ３およびトランジスタＱ５の接続ノードと接地電位ＧＮＤ間に抵抗Ｒ３が接続され、トランジスタＱ３、Ｑ５の接続ノードは保護検出端子ＬｉｍｉｔＤｅｔに接続されている。そして、この接続ノードの電位が図示しない保護回路へ出力される。
【００３４】
次に、実施例２における電流検知回路の動作について説明する。図示しない回路より出力ＭＯＳトランジスタＭ１のゲートに出力電流が供給される。また、トランジスタＱ１のベースには、クランプ電圧Ｖｃｌｍｐが供給される。
【００３５】
まず、出力ＭＯＳトランジスタＭ１に供給される出力電流（動作電流）が、任意の電流を超えていない場合を考える。このとき、クランプ回路１は動作していない。すなわち、トランジスタＱ２がＯＦＦ状態においては、コンパレータ回路３のトランジスタＱ３〜Ｑ６はＯＦＦ状態であるために、コンパレータ回路３の保護検出端子ＬｉｍｉｔＤｅｔの出力はＬｏｗとなる。
【００３６】
一方、動作電流が増え、出力ＭＯＳトランジスタＭ１において、クランプ回路１がＯＮ状態となるようなゲート・ソース間電圧に達した場合を考える。このとき、トランジスタ
Ｑ１、Ｑ２がＯＮ状態となり、これによりコンパレータ回路３のトランジスタＱ３〜Ｑ６もＯＮ状態となる。
【００３７】
ここで、コンパレータ回路３のトランジスタＱ３〜Ｑ６がＯＮ状態で、且つ基準電位Ｖｒｅｆよりも出力信号Ｏｕｔが高い電位にある場合、すなわち出力ＭＯＳトランジスタＭ１のドレイン・ソース間電圧が任意の値よりも小さい場合、トランジスタＱ３の電流はトランジスタＱ４の電流よりも小さくなり、トランジスタＱ５の電流がトランジスタＱ３の電流よりも大きくなるために、保護検出端子ＬｉｍｉｔＤｅｔの出力はＬｏｗとなる。
【００３８】
また、コンパレータ回路のトランジスタＱ３〜Ｑ６がＯＮ状態で、且つ基準電位Ｖｒｅｆよりも出力Ｏｕｔが低い電位にある場合、すなわち出力ＭＯＳトランジスタＭ１のドレイン・ソース間電圧が任意の値よりも大きい場合、トランジスタＱ３の電流はトランジスタＱ４の電流よりも大きくなり、トランジスタＱ５の電流がトランジスタＱ３の電流よりも小さくなるために、保護検出端子ＬｉｍｉｔＤｅｔの出力はＨｉとなる。
【００３９】
保護検出端子ＬｉｍｉｔＤｅｔの出力がＨｉとなったとき、図示しない保護回路により出力ＭＯＳトランジスタＭ１への供給信号は制御され、出力ＭＯＳトランジスタＭ１は保護される。
【００４０】
本発明によれば、ＭＯＳトランジスタの特性を利用して、従来よりも簡易な構成で、出力ＭＯＳトランジスタに流れる電流を精度よく検知できる。出力ＭＯＳトランジスタのゲートに供給される信号が任意の値を超えたとしても、保護回路に出力する制御信号を精度よく生成することができるので、電流検知のレベルをむやみに下げることなく、すなわち、出力ＭＯＳトランジスタの電流駆動能力を下げることなく、破壊を回避することができる。したがって、要求された電流駆動能力と破壊防止の両立を、より大きな面積のＭＯＳトランジスタを使用せずに、チップ面積をむやみに大きくする必要がなく達成することができる。
【実施例３】
【００４１】
図５は、本発明における実施例３の電流検知回路の回路図である。本発明における実施例３のクランプ回路１は、ＮＰＮトランジスタＱ１、Ｑ２およびＱ３で構成されている。トランジスタＱ１は、コレクタが電源電位Ｖｃｃに接続され、ベースにクランプ電圧Ｖｃｌｍｐが供給されている。トランジスタＱ２は、コレクタがトランジスタＱ１のエミッタに接続され、ベースがコレクタに接続され、エミッタが出力ＭＯＳトランジスタＭ１のゲートに接続されている。また、トランジスタＱ３は、ベースがトランジスタＱ２のベースに接続され、エミッタがトランジスタＱ２のエミッタに接続されている。
【００４２】
検出回路２は、抵抗Ｒ１と、ＰＮＰトランジスタＱ４で構成されている。抵抗Ｒ１は、一端が電源電位Ｖｃｃに接続され、他端がクランプ回路１のトランジスタＱ３のコレクタに接続されている。また、トランジスタＱ４は、エミッタが電源電位Ｖｃｃに接続され、ベースが抵抗Ｒ１の他端に接続され、コレクタが抵抗Ｒ２の一端に接続されている。
【００４３】
本実施例のコンパレータ回路３は、ＰＮＰトランジスタＱ５、Ｑ６と、ＮＰＮトランジスタＱ７、Ｑ８と、抵抗Ｒ３で構成されている。コンパレータ回路３は、検出回路２がクランプ回路１の動作を検出すると、動作可能になる。
【００４４】
トランジスタＱ５は、エミッタが抵抗Ｒ２の他端に接続され、ベースが出力ＭＯＳトランジスタＭ１のドレインに接続されている。トランジスタＱ６は、エミッタが抵抗Ｒ２の他端に接続され、ベースに基準電位Ｖｒｅｆが供給されている。
【００４５】
また、トランジスタＱ７は、コレクタがトランジスタＱ５のコレクタに接続され、ベースがトランジスタＱ８のベースに接続され、エミッタが接地電位ＧＮＤに接続されている。トランジスタＱ８は、コレクタがトランジスタＱ６のコレクタに接続され、ベースがコレクタに接続され、エミッタが接地電位ＧＮＤに接続されている。
【００４６】
また、トランジスタＱ５およびトランジスタＱ７の接続ノードと接地電位ＧＮＤ間に抵抗Ｒ３が接続され、トランジスタＱ５、Ｑ７の接続ノードは保護検出端子ＬｉｍｉｔＤｅｔに接続されている。そして、この接続ノードの電位が図示しない保護回路へ出力される。
【００４７】
次に、実施例３における電流検知回路の動作について説明する。図示しない回路より出力ＭＯＳトランジスタＭ１のゲートに出力電流が供給される。また、トランジスタＱ１のベースには、クランプ電圧Ｖｃｌｍｐが供給される。
【００４８】
まず、出力ＭＯＳトランジスタＭ１に供給される出力電流（動作電流）が所望の電流を超えていない場合を考える。このとき、クランプ回路１が動作していない。すなわち、トランジスタＱ４はＯＦＦ状態である。したがって、コンパレータ回路３には電流は流れず、トランジスタＱ５〜Ｑ８はＯＦＦ状態となるために、コンパレータ回路３の保護検出端子ＬｉｍｉｔＤｅｔの出力はＬｏｗとなる。
【００４９】
一方、動作電流が増え、出力ＭＯＳトランジスタＭ１において、クランプ回路１がＯＮするようなゲート・ソース間電圧に達した場合を考える。このとき、トランジスタＱ１〜Ｑ４がＯＮ状態となり、コンパレータ回路３に電流が流れ、トランジスタＱ５〜Ｑ８はＯＮ状態となる。
【００５０】
ここで、コンパレータ回路３のトランジスタＱ５〜Ｑ８がＯＮ状態で、且つ基準電位Ｖｒｅｆよりも出力信号Ｏｕｔが高い電位にある場合、すなわち出力ＭＯＳトランジスタＭ１のドレイン・ソース間電圧が任意の値よりも小さい状態にある場合、トランジスタＱ５の電流はトランジスタＱ６の電流よりも小さくなり、トランジスタＱ７の電流がトランジスタＱ５の電流よりも大きくために、保護検出端子ＬｉｍｉｔＤｅｔの出力はＬｏｗとなる。
【００５１】
また、コンパレータ回路３のトランジスタＱ５〜Ｑ８がＯＮ状態で、且つ基準電位Ｖｒｅｆよりも出力信号Ｏｕｔが低い電位にある場合、すなわち出力ＭＯＳトランジスタＭ１のドレイン・ソース間電圧が任意の値よりも大きい状態にある場合、トランジスタＱ５の電流はトランジスタＱ６の電流よりも大きくなり、トランジスタＱ７の電流がトランジスタＱ５の電流よりも小さくなるために、保護検出端子ＬｉｍｉｔＤｅｔの出力はＨｉとなる。
【００５２】
保護検出端子ＬｉｍｉｔＤｅｔの出力がＨｉとなったとき、図示しない保護回路により出力ＭＯＳトランジスタＭ１への供給信号は制御され、出力ＭＯＳトランジスタＭ１は保護される。
【００５３】
本発明によれば、ＭＯＳトランジスタの特性を利用して、従来よりも簡易な構成で、出力ＭＯＳトランジスタに流れる電流を精度よく検知できる。出力ＭＯＳトランジスタのゲートに供給される信号が任意の値を超えたとしても、保護回路に出力する制御信号を精度よく生成することができるので、電流検知のレベルをむやみに下げることなく、すなわち、出力ＭＯＳトランジスタの電流駆動能力を下げることなく、破壊を回避することができる。したがって、要求された電流駆動能力と破壊防止の両立を、より大きな面積のＭＯＳトランジスタを使用せずに、チップ面積をむやみに大きくする必要がなく達成することが
できる。
【実施例４】
【００５４】
図６は、本発明における実施例４の電流検知回路の回路図である。本発明における実施例４のクランプ回路１は、ＰＮＰトランジスタＱ１と、ツェナーダイオードＤ１と、抵抗Ｒ１で構成されている。電源電位Ｖｃｃおよび出力ＭＯＳトランジスタＭ１のゲート間に、トランジスタＱ１とツェナーダイオードＤ１が接続され、抵抗Ｒ１に一端が電源電位Ｖｃｃに接続され、抵抗Ｒ１の他端がツェナーダイオードＤ１のカソードに接続され、ツェナーダイオードＤ１のアノードが出力ＭＯＳトランジスタＭ１のゲートに接続されている。
【００５５】
トランジスタＱ１は、ベースが抵抗Ｒ１とツェナーダイオードＤ１との接続ノードに接続され、エミッタが電源電位Ｖｃｃに接続されている。
【００５６】
検出回路２は、抵抗Ｒ２、Ｒ３と、ｎ型のＭＯＳトランジスタＭ２とで構成されている。トランジスタＱ１のコレクタと、Ｒ２の一端が接続され、Ｒ２、Ｒ３が直列に接続されており、Ｒ３の一端がＧＮＤに接続されている。Ｒ２、Ｒ３の接続点に、Ｍ２のゲートが接続されている。
【００５７】
本実施例のコンパレータ回路３は、ＰＮＰトランジスタＱ２、Ｑ３と、ＮＰＮトランジスタＱ４、Ｑ５と、抵抗Ｒ４，Ｒ５で構成されている。トランジスタＱ２は、エミッタが出力ＭＯＳトランジスタＭ１のドレインに接続され、ベースがコレクタに接続されている。トランジスタＱ３は、エミッタが基準電位Ｖｒｅｆに接続され、ベースがトランジスタＱ２のベースに接続されている。
【００５８】
トランジスタＱ４は、コレクタがＭ２のソースに接続され、ベースがコレクタに接続され、エミッタが接地電位ＧＮＤに接続されている。Ｍ２のドレインは、抵抗Ｒ４を介してトランジスタＱ２のコレクタに接続され、トランジスタＱ５は、コレクタがトランジスタＱ３のコレクタに接続され、ベースがトランジスタＱ４のベースに接続され、エミッタが接地電位ＧＮＤに接続されている。Ｑ３とＱ５の接続ノードは、保護検出端子ＬｉｍｉｔＤｅｔに接続されている。Ｒ５は、保護検出端子ＬｉｍｉｔＤｅｔとＧＮＤ間に接続されている。そして、この接地ノードの電位が図示しない保護回路へ出力される。
次に、実施例４における電流検知回路の動作について説明する。本実施例の電流検知回路は、検出回路２がクランプ回路１の動作を検出することにより、検出回路２のＭＯＳトランジスタＭ２のＯＮ／ＯＦＦ状態を切り換えて、コンパレータ回路３の保護検出端子ＬｉｍｉｔＤｅｔの出力を制御する。
【００５９】
図示しない回路より出力ＭＯＳトランジスタＭ１のゲートに出力電流が供給される。まず、出力ＭＯＳトランジスタＭ１に供給される出力電流（動作電流）が、所望の電流を超えていない場合を考える。このとき、クランプ回路１は動作していない。すなわち、トランジスタＱ１はＯＦＦ状態である。すると、ＭＯＳトランジスタＭ２はＯＦＦ状態となり、Ｑ２、Ｑ３、Ｑ４、Ｑ５もまたＯＦＦ状態となる。したがって、コンパレータ回路３の保護検出端子ＬｉｍｉｔＤｅｔの出力はＬｏｗとなる。
【００６０】
一方、動作電流が増え、出力ＭＯＳトランジスタＭ１において、クランプ回路１がＯＮするようなゲート・ソース間電圧に達した場合を考える。このとき、トランジスタＱ１はＯＮ状態となり、検出回路２のＭＯＳトランジスタＭ２はＯＮ状態となる。
【００６１】
ここで、基準電位Ｖｒｅｆよりも出力信号Ｏｕｔが高い電位にある場合、すなわち出力ＭＯＳトランジスタＭ１のドレイン・ソース間電位が任意の値よりも小さい状態にある場
合、トランジスタＱ２、Ｑ４、Ｑ５の電流はトランジスタＱ３の電流よりも大きくなるため、保護検出端子ＬｉｍｉｔＤｅｔの出力はＬｏｗとなる。
【００６２】
また、基準電位Ｖｒｅｆよりも出力信号Ｏｕｔが低い電位にある場合、すなわち出力ＭＯＳトランジスタＭ１のドレイン・ソース間電位が任意の値よりも高い状態にある場合、トランジスタＱ２、Ｑ４、Ｑ５の電流はトランジスタＱ３の電流よりも小さくなるため、保護検出端子ＬｉｍｉｔＤｅｔの出力はＨｉとなる。
【００６３】
保護検出端子ＬｉｍｉｔＤｅｔの出力がＨｉとなったとき、図示しない保護回路により出力ＭＯＳトランジスタＭ１への供給信号は制御され、出力ＭＯＳトランジスタＭ１は保護される。
【００６４】
本発明によれば、ＭＯＳトランジスタの特性を利用して、従来よりも簡易な構成で、出力ＭＯＳトランジスタに流れる電流を精度よく検知できる。出力ＭＯＳトランジスタのゲートに供給される信号が任意の値を超えたとしても、保護回路に出力する制御信号を精度よく生成することができるので、電流検知のレベルをむやみに下げる事無く、すなわち、出力ＭＯＳトランジスタの電流駆動能力を下げる事無く、破壊を回避する事が出来る。従って、要求された電流駆動能力と、破壊防止の両立を、より大きな面積のＭＯＳトランジスタを使用せずに、チップ面積をむやみに大きくする必要が無く、達成する事が出来る。
【００６５】
尚、本発明における各実施例では、出力ＭＯＳトランジスタをｐ型として各回路を構成した場合について説明したが、出力ＭＯＳトランジスタをｎ型として各回路を構成してもよい。この場合は、各回路を構成するトランジスタ等や信号の極性を変更すればよい。上記実施例と同様の効果を得ることができる。
【００６６】
その他、この発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である。
【図面の簡単な説明】
【００６７】
【図１】本発明における電流検知回路のブロック図。
【図２】本発明における電流検知回路の回路特性図。
【図３】本発明の実施例１における電流検知回路の回路図。
【図４】本発明の実施例２における電流検知回路の回路図。
【図５】本発明の実施例３における電流検知回路の回路図。
【図６】本発明の実施例４における電流検知回路の回路図。
【図７】従来における電流検知回路の回路図。
【符号の説明】
【００６８】
１・・・クランプ回路
２・・・検出回路
３・・・コンパレータ回路
Ｍ１・・・出力ＭＯＳトランジスタ
Ｑ１〜Ｑ８・・・トランジスタ
Ｒ１〜Ｒ７・・・抵抗
Ｄ１・・・ツェナーダイオード
【図１】
2005191222.tif 000003
【図２】
2005191222.tif 000004
【図３】
2005191222.tif 000005
【図４】
2005191222.tif 000006
【図５】
2005191222.tif 000007
【図６】
2005191222.tif 000008
【図７】
2005191222.tif 000009