(57)【要約】【目的】クロックによって入力データを次々と転送させていくに際して、一度にクロックが与えられる論理ゲートの数を必要最少限にして、消費電力の低減とノイズの抑制を図るようにする。【構成】マスターとなる第１のフリップフロップ回路およびそれに縦続接続されたスレイブとなる第２のフリップフロップ回路からなるレジスタ部を複数接続し、クロックにより各レジスタ部を同期的に動作させて入力データの転送を行わせるシフトレジスタにおいて、第１および第２の各フリップフロップ回路の出力状態から入力データの存在するレジスタ部を特定する手段と、その特定されたレジスタ部およびそれからデータが転送される次のレジスタ部に限ってクロックを入力させる手段とを設ける。【選択図】        図９
2005004150.tif 000002
【特許請求の範囲】
【請求項１】
マスターとなる第１のフリップフロップ回路およびそれに縦続接続されたスレイブとなる第２のフリップフロップ回路からなるレジスタ部を複数接続し、クロックにより各レジスタ部を同期的に動作させて入力データの転送を行わせるシフトレジスタにおいて、第１および第２の各フリップフロップ回路の出力状態から入力データの存在するレジスタ部を特定する手段と、その特定されたレジスタ部およびそれからデータが転送される次のレジスタ部に限ってクロックを入力させる手段とを設けたことを特徴とするシフトレジスタ。
【請求項２】
マスターとなる第１のフリップフロップ回路およびそれに縦続接続されたスレイブとなる第２のフリップフロップ回路からなるレジスタ部を複数接続し、クロックにより各レジスタ部を同期的に動作させて入力データの転送を行わせるシフトレジスタにおいて、複数設けられたレジスタ部を任意の数を単位とするグループに分けて、各グループにおける各レジスタ部の第１および第２の各フリップフロップ回路の出力状態から入力データの存在するグループを特定する手段と、その特定されたグループおよびそれからデータが転送される次のグループに限ってクロックを入力させる手段とを設けたことを特徴とするシフトレジスタ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、データの転送を行うシフトレジスタに関する。
【０００２】
【従来の技術】
一般に、複数の画素をマトリクス状に配設したイメージセンサにおける主走査を、１ライン分の画素の数だけレジスタ部を縦続に接続したシフトレジスタを用いて行わせるようにし、クロックにより主走査方向における１ライン分の画素のデータを順次転送させて時系列的に出力させるようにしている。
【０００３】
図１は、シフトレジスタの一般的な構成例を示している。ここでは、８つのレジスタ部ＲＧ０〜ＲＧ７を縦続接続して、各レジスタ部にクロックＣＫを同時に与えることによって同期させて、入力データＤを順次転送していくように構成されている。図中、Ｑ０〜Ｑ７は各レジスタ部の出力である。
【０００４】
図２は、レジスタ部ＲＧの構成例を示している。ここでは、２つのフリップフロップ回路ＦＦ１，ＦＦ２を縦続接続して、前段のフリップフロップ回路ＦＦ１をマスターとし、後段のフリップフロップ回路ＦＦ２をスレイブとしている。そして、クロックＣＫの立上り時に入力データＤをマスターがホールドし、クロックＣＫの立下り時にマスターのホールドデータをスレイブがホールドするようになっている。
【０００５】
このようなシフトレジスタを用いて、イメージセンサにおける主走査方向における１ライン分の各画素に対応したレジスタ部にクロックを同時に与えて、各画素のデータを順次転送させて時系列的に出力させるようにする場合、既に画素データを送り出したレジスタ部にもクロックが入力されることになる。
【０００６】
普通、デジタル回路では、クロックの立上り時や立下り時に瞬間的に電流が流れるようになっている。そのため、多くの論理素子を駆動しようとするとその数に応じた電流が流れることになり、クロックの発生源には大きな駆動能力が要求される。また、一度に駆動されるレジスタの数が多いことから、ノイズの発生に関与するものになっている。
【０００７】
従来、駆動時の消費電力を少なくすることができるシフトレジスタとして、複数のラッチ回路へのクロックの供給を断続させる手段をとるようにしたものが開発されている（例えば、特許文献１参照）。
【０００８】
【特許文献１】
特開２０００−２６０１９６号公報（第３頁、第５頁、図２）
【０００９】
また、従来、低消費電力で駆動することができるシフトレジスタとして、出力部にトライステートインバータ回路を用いたラッチ回路を接続したものが開発されている（例えば、特許文献２参照）。
【００１０】
【特許文献２】
特開平１０−３０２４９４号公報（第３〜５頁、図１）
【００１１】
【発明が解決しようとする課題】
解決しようとする問題点は、マスターとなる第１のフリップフロップ回路およびそれに縦続接続されたスレイブとなる第２のフリップフロップ回路からなるレジスタ部を複数接続し、クロックにより各レジスタ部を同期的に動作させて入力データの転送を行わせる同期式シフトレジスタにあって、各レジスタ部の全てに同時にクロックを与えるようにするのでは、消費電力が大きく、ノイズが発生しやすいものになっていることである。
【００１２】
【課題を解決するための手段】
本発明は、マスターとなる第１のフリップフロップ回路およびそれに縦続接続されたスレイブとなる第２のフリップフロップ回路からなるレジスタ部を複数接続し、クロックにより各レジスタ部を同期的に動作させて入力データの転送を行わせるシフトレジスタにあって、何ら特殊な回路構成とすることなく、簡単に消費電力およびノイズ発生を抑制できるようにするべく、第１および第２の各フリップフロップ回路の出力状態から入力データの存在するレジスタ部を特定して、その特定されたレジスタ部およびそれからデータが転送される次のレジスタ部に限ってクロックを入力させるようにして、各レジスタ部へのクロックの供給を必要最少限に抑えるようにしている。
【００１３】
また、本発明は、複数設けられたレジスタ部を任意の数を単位とするグループに分けて、各グループにおける各レジスタ部の第１および第２の各フリップフロップ回路の出力状態から入力データの存在するグループを特定して、その特定されたグループおよびそれからデータが転送される次のグループに限ってクロックを入力させるようにしている。
【００１４】
【実施例】
図３ないし図５は、本発明によるシフトレジスタの構成例をそれぞれ示している。図３では、２つのレジスタ部ＲＧ０，ＲＧ１を縦続接続している。図４では、４つのレジスタ部ＲＧ０〜ＲＧ３を縦続接続している。図５では、８つのレジスタ部ＲＧ０〜ＲＧ７を縦続接続している。
【００１５】
図６は各レジスタ部ＲＧの構成例を示しており、２つのフリップフロップＦＦ１，ＦＦ２を縦続接続したマスター・スレイブ構造になっている。そして、レジスタ部ＲＧからは、マスター用のフリップフロップＦＦ１の出力Ｐと、スレイブ用のフリップフロップＦＦ２の出力Ｑとが得られるようになっている。
【００１６】
このようなレジスタ部ＲＧの出力Ｑが、クロックＣＫに応じて後段のレジスタ部に入力データＤとして次々に転送されていく。
【００１７】
図７は、レジスタ部ＲＧにおける各部信号のタイムチャートを示している。最初に入力するクロックＣＫの立下り時点ｔ１で入力データＤが読み込まれ、次のクロックＣＫの立上り時点ｔ２で出力Ｐが生じ、その立下り時点ｔ３で出力Ｑが生ずる。
【００１８】
図８は、２つのレジスタ部ＲＧ０，ＲＧ１を縦続接続したシフトレジスタにあって、２番目のレジスタ部ＲＧ１にデータＤが転送されている場合におけるクロックＣＫの経路を確定するための信号経路Ａおよびその確定されたクロックＣＫの伝達経路Ｂを示している。
【００１９】
図９は、４つのレジスタ部ＲＧ０〜ＲＧ３を縦続接続したシフトレジスタにあって、２番目のレジスタ部ＲＧ１にデータＤが転送されている場合におけるクロックＣＫの経路を確定するための信号経路Ａおよびその確定されたクロックＣＫの伝達経路Ｂを示している。
【００２０】
図１０は、８つのレジスタ部ＲＧ０〜ＲＧ７を縦続接続したシフトレジスタにあって、２番目のレジスタ部ＲＧ１にデータＤが転送されている場合におけるクロックＣＫの経路を確定するための信号経路Ａおよびその確定されたクロックＣＫの伝達経路Ｂを示している。
【００２１】
いま、８つのレジスタ部ＲＧ０〜ＲＧ７を縦続接続したシフトレジスタの動作について、以下説明をする。
【００２２】
“１”レベルの入力データＤが２番目のレジスタ部ＲＧ１に転送されている場合、そのレジスタ部ＲＧ１のマスター出力Ｐおよびスレイブ出力Ｑはともに“１”となっている。したがって、オアゲートＯＲ０１からは“１”が出力される。
【００２３】
このオアゲートＯＲ０１の“１”出力を受けて、対応する各オアゲートＯＲ１１，ＯＲ１２の出力がともに“１”になる。それにより、オアゲートＯＲ１１の“１”出力によってアンドゲートＡＮＤ１１が、またオアゲートＯＲ１２の“１”出力によってアンドゲートＡＮＤ１２がそれぞれ導通して、レジスタ部ＲＧ１およびレジスタ部ＲＧ２におけるクロックＣＫの経路が確保される。
【００２４】
それにより、クロックＣＫは現在データＤが転送されている２番目のレジスタ部ＲＧ１と３番目のレジスタ部ＲＧ２のみに入力し、データＤが次の３番目のレジスタ部ＲＧ２に転送される。
【００２５】
以下、同様にして、現在データＤが転送されているレジスタ部ＲＧｎと次のレジスタ部ＲＧ（ｎ＋１）のみにクロックＣＫが入力して、データＤが次々と転送されていくことになる。
【００２６】
また、データＤを転送させるべく、クロックＣＫの経路を確保するために必要な構成要素としては、以下のとおりである。
２段の場合    レジスタ数＝２、オアゲート数＝３、アンドゲート数＝２
４段の場合    レジスタ数＝２、オアゲート数＝５、アンドゲート数＝６
８段の場合    レジスタ数＝２、オアゲート数＝７、アンドゲート数＝１０
となり、以下、
１６段の場合  レジスタ数＝２、オアゲート数＝９、アンドゲート数＝１４
３２段の場合  レジスタ数＝２、オアゲート数＝１１、アンドゲート数＝１８
６４段の場合  レジスタ数＝２、オアゲート数＝１３、アンドゲート数＝２２
１２８段の場合  レジスタ数＝２、オアゲート数＝１５、アンドゲート数＝２６
２５６段の場合  レジスタ数＝２、オアゲート数＝１７、アンドゲート数＝３０
となる。
【００２７】
したがって、本発明によれば、多数（例えば３２以上）のレジスタ部を縦続接続したシフトレジスタにあっても、クロックＣＫによって入力データＤを次々と転送させていくに際して、一度にクロックＣＫが与えられる論理ゲートの数を必要最少限に抑制することができる。そのため、消費電力の低減を有効に図ることができるようになる。また、クロックＣＫが入力されて駆動状態になるレジスタ部ＲＧの数が常に２つとなって、レジスタ部ＲＧにおけるノイズの発生を有効に軽減させることができるようになる。
【００２８】
また、本発明は、複数設けられたレジスタ部を任意の数を単位とするグループに分けて、各グループにおける各レジスタ部の第１および第２の各フリップフロップ回路の出力状態から入力データの存在するグループを特定して、その特定されたグループおよびそれからデータが転送される次のグループに限ってクロックを入力させるようにしている。
【００２９】
図１１は、その場合におけるシフトレジスタの構成例を示している。
【００３０】
ここでは、図１２に示すように、２つのレジスタ部ＲＧ１，ＲＧ２を１つのグループＧにまとめて、そのグループＧに入力するクロックＣＫが各レジスタ部ＲＧ１，ＲＧ２に同時に与えられるようになっている。
【００３１】
図１１の構成では、４つのグループＧ０〜Ｇ３を縦続接続することによって、８つのレジスタ部からなるシフトレジスタが構成されるようにしている。
【００３２】
しかして、このように構成されたシフトレジスタでは、入力データＤの次段への転送に際して、クロックＣＫが一度に与えられるレジスタ部の数が図１０に示す場合の２倍となるが、各レジスタ部にクロックＣＫを入力させるための論理ゲートの数が少なくなり、回路構成を簡素化できるようになる。
【００３３】
【発明の効果】
以上、本発明によれば、多数のレジスタ部を縦続接続したシフトレジスタにあっても、クロックによって入力データを次々と転送させていくに際して、一度にクロックが与えられ論理ゲートの数を必要最少限に抑制することができ、消費電力の低減を有効に図ることができるとともに、ノイズの発生を有効に軽減することができるという利点がある。
【００３４】
また、本発明によれば、複数設けられたレジスタ部を任意の数を単位とするグループに分けて、各グループごとにクロックを入力させて駆動していくことにより、各レジスタ部にクロックを入力させるための論理ゲートの数が少なくなって、回路構成を簡素化することができるという利点を有している。
【図面の簡単な説明】
【図１】シフトレジスタの一般的な構成例を示す電気回路図である。
【図２】そのシフトレジスタにおけるマスター・スレイブ構造によるレジスタ部の電気回路図である。
【図３】本発明によるシフトレジスタの一構成例を示す電気回路図である。
【図４】本発明によるシフトレジスタの他の構成例を示す電気回路図である。
【図５】本発明によるシフトレジスタのさらに他の構成例を示す電気回路図である。
【図６】そのシフトレジスタにおけるマスター・スレイブ構造によるレジスタ部の電気回路図である。
【図７】マスター・スレイブ構造によるレジスタ部における各部信号のタイムチャートである。
【図８】本発明による２つのレジスタ部からなるシフトレジスタにあって、クロックの経路を確定するための信号経路およびその確定されたクロックの伝達経路を示す電気回路図である。
【図９】本発明による４つのレジスタ部からなるシフトレジスタにあって、クロックの経路を確定するための信号経路およびその確定されたクロックの伝達経路を示す電気回路図である。
【図１０】本発明による８つのレジスタ部からなるシフトレジスタにあって、クロックの経路を確定するための信号経路およびその確定されたクロックの伝達経路を示す電気回路図である。
【図１１】本発明による２つのレジスタ部を単位としてグループ化したときのシフトレジスタの構成例を示す電気回路図である。
【図１２】図１１に示すシフトレジスタにおける１グループの構成を示すブロック図である。
【符号の説明】
ＲＧ  レジスタ部
ＣＫ  クロック
Ｄ  入力データ
ＦＦ１  マスター用フリップフロップ
ＦＦ２  スレイブ用フリップフロップ
Ｇ  グループ化されたレジスタ部
【図１】
2005004150.tif 000003
【図２】
2005004150.tif 000004
【図３】
2005004150.tif 000005
【図４】
2005004150.tif 000006
【図５】
2005004150.tif 000007
【図６】
2005004150.tif 000008
【図７】
2005004150.tif 000009
【図８】
2005004150.tif 000010
【図９】
2005004150.tif 000011
【図１０】
2005004150.tif 000012
【図１１】
2005004150.tif 000013
【図１２】
2005004150.tif 000014