(57)【要約】【課題】半導体装置の基板上に設けられた層間絶縁膜中のボロンやリンの添加物が、プロセスフロー中の熱処理によって半導体基板上に拡散し、半導体装置のソース、ドレイン領域の不純物プロフィルに悪影響を及ぼし、回路特性のばらつきの原因となっている。このような課題を解決するため、層間絶縁膜を成膜後に絶縁膜中の添加物であるボロンやリンの濃度を薬液処理で低濃度化することによって、半導体基板へのボロンの拡散を抑制した半導体装置を提供する。【解決手段】ソース、ドレイン領域上に直接設けた層間絶縁膜厚が、２０００オングストローム以下であるとともに、ボロンおよびリン濃度が層間絶縁膜の全体にわたって低濃度化されている。【選択図】        図１
2005005553.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に設けられたゲート電極部と、ソース、ドレイン領域と、前記半導体基板上に直接設けられた層間絶縁膜と、前記層間絶縁膜に設けられたコンタクトプラグとを備えた半導体装置であって、前記層間絶縁膜は膜厚が２０００オングストローム以下であるとともに、ボロンおよびリンの少なくとも１種の添加物を含むシリコンガラス膜からなり、前記添加物濃度が前記層間絶縁膜の全体にわたって低濃度化されていることを特徴とする半導体装置。
【請求項２】
次のステップを有することを特徴とする半導体装置の製造方法。
（１）半導体基板にゲート電極部、ソース、ドレイン領域を形成するステップ。
（２）全面にボロンおよびリンの少なくとも１種の添加物を含むシリコンガラス膜からなる層間絶縁膜を膜厚２０００オングストローム以下に成膜するステップ。
（３）ＨＰＭ処理を施し、前記層間絶縁膜の添加物濃度を全体にわたって低濃度化するステップ。
（４）前記層間絶縁膜にコンタクトホール、コンタクトプラグを形成するステップ。
【請求項３】
コンケーブ型キャパシタを備えた半導体装置であって、基板上には第２の層間絶縁膜と窒化膜と、ボロンおよびリンの少なくとも１種の添加物を含むシリコンガラス膜からなる第１の層間絶縁膜が設けられており、前記第２の層間絶縁膜上の前記第１の層間絶縁膜には、前記コンケーブ型キャパシタを形成するストレージノードと高誘電体膜とセルプレートが設けられており、前記ストレージノードに接する部分の前記第１の層間絶縁膜の前記添加物濃度が低濃度化されていることを特徴とするコンケーブ型キャパシタを備えた半導体装置。
【請求項４】
次のステップを有することを特徴とするコンケーブ型キャパシタを備えた半導体装置の製造方法。
（１）基板上に第２の層間絶縁膜を成膜し、前記第２の層間絶縁膜にコンタクトプラグを形成後、全面に窒化膜を成膜するステップ。
（２）前記窒化膜上に、ボロンおよびリンの少なくとも１種の添加物を含むシリコンガラス膜からなる第１の層間絶縁膜を成膜するステップ。
（３）前記第１の層間絶縁膜および窒化膜に複数の円筒を有するコンケーブ型キャパシタのストレージノードが設けられる複数の開口部を形成するステップ。
（４）ＨＰＭ処理を施して、少なくとも前記コンケーブ型キャパシタのストレージに接する部分となる前記第１の層間絶縁膜の添加物濃度を低濃度化するステップ。
（５）ドープトシリコン膜を成膜し、ＣＭＰを行いストレージノードを形成するステップ。
（６）高誘電体膜およびセルプレートとなるチタン窒化膜を成膜し、コンケーブ型キャパシタを形成するステップ。
【請求項５】
円筒型キャパシタを備えた半導体装置であって、基板上には第２の層間絶縁膜と窒化膜と、ボロンおよびリンの少なくとも１種の添加物を含むシリコンガラス膜からなる第１の層間絶縁膜が設けられており、前記第２の層間絶縁膜にはコンタクトプラグが設けられ、これにつながり円筒型キャパシタが形成されているとともに、前記円筒型キャパシタの周辺回路部には、前記円筒型キャパシタのセルプレート高さより低い位置に、前記第１の層間絶縁膜が形成されていることを特徴とする円筒型キャパシタを備えた半導体装置。
【請求項６】
次のステップを有することを特徴とする円筒型キャパシタを備えた半導体装置の製造方法。
（１）基板上に第２の層間絶縁膜を成膜し、前記第２の層間絶縁膜にコンタクトプラグを形成後、全面に窒化膜を成膜するステップ。
（２）前記窒化膜上に、ボロンおよびリンの少なくとも１種の添加物を含むシリコンガラス膜からなる第１の層間絶縁膜を成膜するステップ。
（３）前記第１の層間絶縁膜および窒化膜に、複数の円筒を有する円筒型キャパシタのストレージノードが設けられる複数の開口部を形成するステップ。
（４）ＨＰＭ処理を施し、前記複数の円筒間の前記第１の層間絶縁膜全体および、前記円筒型キャパシタの周辺部の前記第１の層間絶縁膜の表面部の前記添加物の濃度を低濃度化するステップ。
（５）ドープトシリコン膜を成膜し、ＣＭＰを行いストレージノードを形成するステップ。
（６）エッチング処理を施し、前記添加物が低濃度化した前記複数の円筒間の第１の層間絶縁膜全体および前記円筒型キャパシタの周辺部の第１の層間絶縁膜の表面部を除去するステップ。
（７）高誘電体膜およびセルプレートとなるチタン窒化膜を成膜し、円筒型キャパシタを形成するステップ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法ならびにキャパシタを有する半導体装置の製造方法に関するものであり、特に配線間のコンタクトホール形状の歪み発生改善と、層間絶縁膜中の添加物がソース、ドレイン領域あるいはキャパシタストレージノードへの拡散を抑制した半導体装置の構造、および製造法に係るものである。
【０００２】
【従来の技術】
半導体基板と配線間、あるいは上、下層の配線間を接続するため層間絶縁膜に設けられたコンタクトホールは、その形成が難しいものとなってきている。すなわち、前記層間絶縁膜には埋め込み性を向上させるために、ボロンやリン等を添加した、例えばＢＰＳＧ膜が使用されているが、半導体装置の微細化、高集積化に伴いコンタクトホールが高アスペクト化し、層間絶縁膜にコンタクトホールを開口後、熱処理を行うとコンタクトホールに曲がりを生じ、コンタクトプラグの埋め込み不良の発生が増えてきた。
さらには、熱処理によって層間絶縁膜のボロンやリン等の添加物がコンタクトプラグ中や基板上のソース、ドレイン領域に拡散してコンタクト抵抗の増大や回路特性ばらつきの原因ともなっている。
このような問題に対して層間絶縁膜に等方性エッチング後異方性エッチングを行って盃状のコンタクトホールを形成し、その後コンタクトホールの側壁を温水で処理し、層間絶縁膜のコンタクトホール側壁表面の添加物濃度を低下させた後に熱処理リフロして口径の縮小、埋没を防止したコンタクトホールを実現することが示されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平７−１４７２８２号公報  ２−３頁［００１４］欄、図２
【０００４】
【発明が解決しようとする課題】
しかしながら、前記特許文献１に示された従来の半導体装置の製造方法では、コンタクトホールの内径がリフロー工程で縮小したり埋没することの防止や、コンタクト抵抗の増大を抑制することは記載されているが、次のような問題点に関しては示されていない。
（１）層間絶縁膜中のボロンやリン等の添加物が、プロセスフロー中の熱処理により半導体基板上に拡散し、トランジスタの不純物プロフィルに影響を与え、回路特性のばらつきの原因となる。
（２）キャパシタを有する半導体装置においても、キャパシタの層間絶縁膜にボロンやリン等を添加したものが使用されており、同様の熱処理によって、添加物がキャパシタの下部電極（ストレージノード）に拡散することにより、下部電極の強いＰ型の極性を相殺してしまい、電極の空乏化を誘発しやすくなり、キャパシタ容量低下の原因となる。
（３）また下部電極形成過程でＣＭＰがオーバ研磨になると、キャパシタ高さを低くして容量低下をきたし、また下部電極パターン形成後に層間絶縁膜を除去すると、キャパシタ部と周辺回路部とに大きな段差が生じ、後工程の配線等のパターニングが非常に困難となる。
【０００５】
この発明は、前記コンタクトホールの歪み発生防止と合わせ、前記（１）〜（３）に記載した課題を解決するためになされたものであり、半導体装置の層間絶縁膜中のボロンやリン等の添加物が基板上のソース、ドレイン不純物注入領域に拡散することを防止して回路特性のばらつきを抑制し、またキャパシタを有する半導体装置のキャパシタ下部電極への添加物の拡散防止と、ＣＭＰによるオーバ研磨を抑制することによって、所定の容量を確保し、さらにキャパシタ部と周辺回路部の段差の少ない半導体装置およびその製法を提供するものである。
【０００６】
【課題を解決するための手段】
半導体基板に設けられたゲート電極部と、ソース、ドレイン領域と、半導体基板上に直接設けられた層間絶縁膜と、層間絶縁膜に設けられたコンタクトプラグとを備えた半導体装置であって、層間絶縁膜は膜厚が２０００オングストローム以下であるとともに、ボロンおよびリンの少なくとも１種の添加物を含むシリコンガラス膜からなり、添加物濃度が層間絶縁膜の全体にわたって低濃度化されているものである。
【０００７】
【発明の実施の形態】
実施の形態１．
以下、この発明の実施の形態１を図に基づいて説明する。
図１はこの実施の形態１による半導体装置の断面を示す。図１において、半導体基板１にはトレンチ分離２、ソース、ドレイン領域３およびゲート電極部４と前記半導体基板１上に直接設けられた第１の層間絶縁膜１４と、前記第１の層間絶縁膜１４にはコンタクトプラグ７が設けられている。また、前記第１の層間絶縁膜１４上にはＳｉＯ２等の層間絶縁膜９が設けられるとともにコンタクトプラグ７を介し、配線電極８が設けられている。
前記第１の層間絶縁膜１４は膜厚を２０００オングストローム以下とするとともに、ボロンおよびリンの添加物を含むシリコンガラス膜（ＢＰＳＧ膜）または、添加物リンを含むリンガラス膜（ＰＳＧ膜）であり、かつ前記第１の層間絶縁膜１４は薬液処理されていることにより添加物濃度が薬液処理が施されてない状態に比較して、第１の層間絶縁膜１４の膜厚全体にわたって、約１／１０程度まで低下したものである。
このように、前記添加物濃度が低下した第１の層間絶縁膜１４を設けることにより、プロセスフロ中の熱処理による層間絶縁膜１４からのボロンやリン等が半導体基板１の、またはコンタクトプラグ７を介してソース、ドレイン領域３に拡散することが抑制され、図１から判るように、従来技術で設けられていた半導体基板１表面のバリア層を不要としているものであり、その結果、より小型で安価な半導体装置の提供を可能としている。
【０００８】
図２に実施の形態１による半導体装置の製造フローを示す。
図２（ａ）において、半導体基板１にトレンチ分離２、ゲート電極部４、ソース、ドレイン領域３を形成する。次に図２（ｂ）に示すように半導体基板１上の全面に直接第１の層間絶縁膜６を成膜する。この第１の層間絶縁膜６はボロンやリン等の添加物を含む、例えばＢＰＳＧ膜またはＰＳＧ膜を厚さ２０００オングストローム以下で成膜する。引き続き図２（ｃ）に示すように前記第１の層間絶縁膜６にＨＰＭ処理を施して、図２（ｂ）に示した第１の層間絶縁膜６の添加物濃度を低濃度化した第１の層間絶縁膜１４とする。
前記ＨＰＭ処理の例としては、ＨＰＭ薬液の混合比が、ＨＣｌ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：５の比率のものであり、前記ＨＣｌは３６（重量％）、Ｈ２Ｏ２は３０（重量％）のものを用いて、リン濃度５０×Ｅ２０（ａｔｏｍ／ｃｍ３）、ボロン濃度５０×Ｅ２０（ａｔｏｍ／ｃｍ３）のＢＰＳＧ膜を常温にて１０分間処理すると、約２０００オングストロームの深さまでリン濃度が８．０×Ｅ２０（ａｔｏｍ／ｃｍ３）、ボロン濃度が１．４×Ｅ２０（ａｔｏｍ／ｃｍ３）まで低濃度化されることが実験で確認されている。このような実験結果から、前記第１の層間絶縁膜１４の膜厚を２０００オングストローム以下としている。その後図２（ｄ）に示すように、コンタクトホール７ａを開口し、図２（ｅ）にて、コンタクトプラグ７、第２の層間絶縁膜９、配線電極８を形成してプロセスを完了する。
【０００９】
このような半導体装置の製造方法によれば、半導体基板１上に埋め込み性の良い第１の層間絶縁膜６であるＢＰＳＧ膜またはＰＳＧ膜を厚さ２０００オングストローム以下に直接成膜しているので、その特徴を失うことなく成膜を行うことができ、その後前記した条件でＨＰＭ処理を実施し、前記第１の層間絶縁膜６の全体にわたって添加物の濃度を低下させた第１の層間絶縁膜１４とした後、コンタクトホール７ａを開口しているので、以下の利点を得る。
（１）半導体基板１のソース、ドレイン領域３へ、層間絶縁膜１４からの添加物の拡散が抑制されるので、従来技術のように不純物拡散防止のため、半導体基板１上にバリア層を設ける必要がなくなり、プロセスが短縮されるとともにより小型で安価な半導体装置となる。
（２）プロセスフロー中の熱処理によっても、コンタクトホール７ａが曲がることなく、次工程のコンタクトプラグ７の埋め込み発生不良を防止できる。
（３）コンタクトプラグ７への添加物拡散が抑制され、コンタクト抵抗上昇も抑制できる。
（４）またＢＰＳＧ膜添加物が高濃度の場合には、熱膨張率が大きいが、低濃度化されることによって膨張が押さえられ、層間絶縁膜のクラックの発生が少なくなる。
（５）さらにまた、低濃度化されることにより、上層の層間絶縁膜９との密着性を向上させる。
【００１０】
この実施の形態１による半導体装置は、半導体基板１上に直接低濃度の第１の層間絶縁膜１４を設けているので、基板界面の添加物濃度も低濃度化され、拡散防止用のバリア層を設けることなくてソース、ドレイン領域３への添加物拡散のないより小型で安価、かつコンタクト抵抗の良好な装置が得られる。
なお、この実施の形態１におけるＨＰＭ薬液中のＨＣｌ濃度および温度を変えることにより、ボロン、リンの添加物濃度の減少量や、減少する深さを変化させることができる。ＨＣｌ濃度が濃く、薬液の温度が高い場合には、反応が加速し、よりボロン、リン濃度の低下が生じる。
【００１１】
実施の形態２．
実施の形態２のコンケーブ型キャパシタを備えた半導体装置を図に基づいて説明する。図３はこの実施の形態２によるコンケーブ型キャパシタ部の断面図である。なお、トランジスタ等の周辺回路部は図示省略している。また、この図３の例では２個の円筒を有するキャパシタを示しているが、必ずしも２個に限らず２個以上の場合であっても良い。
図３において、図示省略した半導体基板上には、第２の層間絶縁膜９、コンタクトプラグ７、窒化膜１０と、この窒化膜１０上に設けられた第１の層間絶縁膜６および１４と、この第１の層間絶縁膜１４にはコンケーブ型キャパシタのストレージノード１１、高誘電体膜１２、セルプレート１３とが設けられている。前記ストレージノード１１はこの図３の例では２個の円筒からなり、コンタクトプラグ７に接して設けられている。ストレージノード１１の円筒表面に接する第１の層間絶縁膜１４は、前記第１の層間絶縁膜６を成膜後のプロセスで薬液処理を行い、ボロンやリン等の添加物濃度が低濃度化している。
このような構成のコンケーブ型キャパシタでは、ストレージノード１１への第１の層間絶縁膜１４からのボロンの拡散が抑制され、ストレージノード１１の強いＰ型の極性を損なわないので、空乏化による容量の低減が防止され、ＤＲＡＭ等の半導体装置の容量確保に優れた効果を奏する。
【００１２】
次にこの実施の形態２によるコンケーブ型キャパシタの製造フローを図に基づいて説明する。
図４（ａ）において、図示省略した半導体基板上に第２の層間絶縁膜９を成膜し、この層間絶縁膜９にコンタクトプラグ７を設け、その後全面に窒化膜１０を成膜、さらにその上面にボロンおよびリンの添加物を含む第１の層間絶縁膜６、例えばＢＰＳＧ膜またはＰＳＧ膜を成膜する。
次に図４（ｂ）に示すように、コンケーブ型キャパシタの複数のストレージノードが形成される部分に複数の開口部１１ａを設ける。引き続き図４（ｃ）に示すように、前述した実施の形態１と同様のＨＰＭ処理を施す。この処理により複数の開口部１１ａの少なくともストレージノードに接する部分の前記第１の層間絶縁膜６の表面部および前記複数の開口部１１ａ間の前記第１の層間絶縁膜６ａ全体の添加物濃度を低濃度化した第１の層間絶縁膜１４、１４ａとする。なお、前記第１の層間絶縁膜６ａの厚さは２０００オングストローム以下であるので、絶縁膜厚全体にわたって低濃度化される。
次に図４（ｄ）に示すように、ストレージノード１１となるリンドープトシリコン膜を成膜し、その後図４（ｅ）にてＣＭＰを行いストレージノード１１を形成する。この際、後述するオーバ研磨は抑制される。円筒の外側をキャパシタとして利用しないコンケーブ型キャパシタの場合には、図４（ｆ）のように高誘電体膜１２であるチタン酸化膜、セルプレート１３となるチタン窒化膜を成膜し、コンケーブ型キャパシタが形成される。
【００１３】
以上のような方法によって製造されたコンケーブ型キャパシタを備えた半導体装置は、キャパシタに設けられた薬液処理後の第１の層間絶縁膜１４、１４ａの添付物のボロンおよびリン濃度が薬液処理しないそれに比較して約１／１０程度まで低下しているので、ストレージノード１１にボロンの拡散がしにくくなり、ストレージノード１１の強いＰ型極性を失わず、電極の空乏化による容量低減が抑制されたものとなる。
またボロン、リン濃度の低い膜は、同一条件におけるＣＭＰ研磨レートが下がる。例えばリン濃度５０×Ｅ２０（ａｔｏｍ／ｃｍ３）、ボロン濃度５０×Ｅ２０（ａｔｏｍ／ｃｍ３）ではＣＭＰ研磨レート４６００（オングストローム／ｍｉｎ）がリン濃度８×Ｅ２０（ａｔｏｍ／ｃｍ３）、ボロン濃度１．４×Ｅ２０（ａｔｏｍ／ｃｍ３）ではＣＭＰ研磨レート１７００（オングストローム／ｍｉｎ）となるので、ストレージノード形成フロー中のＣＭＰ工程におけるオーバ研磨を抑制でき、従来に比較してキャパシタ円筒の高さを高く残すことができ、容量の低減を抑制できる。
【００１４】
実施の形態３．
実施の形態３の円筒型キャパシタを備えた半導体装置を図に基づいて説明する。
図５はこの実施の形態３による円筒型キャパシタ部の断面図である。なおトランジスタ等の周辺回路部の詳細は図示省略している。またこの図５の例では、２個の円筒を有するキャパシタを示しているが、必ずしも２個に限らず２個以上の場合であっても良い。図５において、図示省略した半導体基板上には、第２の層間絶縁膜９、コンタクトプラグ７、窒化膜１０と、この窒化膜１０上であって周辺回路部１５に設けられ、前記キャパシタ円筒の高さより低い位置に設けられた第１の層間絶縁膜６と、前記コンタクトプラグ７につながった円筒型キャパシタのストレージノード１１、高誘電体膜１２、セルプレート１３とが設けられている。
このような構成を備えた円筒型キャパシタは、キャパシタ部以外の周辺回路部１５に第１の層間絶縁膜６が残存して設けられており、キャパシタ部（メモリセル部）と周辺回路部との高低差が軽減しているので、周辺回路部１５のトランジスタ等のパターニングやホール形成がより容易となり、性能の安定した円筒型キャパシタを備えた半導体装置となる。
【００１５】
次に、この実施の形態３による円筒型キャパシタの製造フローを図に基づいて説明する。
図６において、図６（ａ）〜図６（ｅ）は前述した実施の形態２の図４（ａ）〜図４（ｅ）とはキャパシタ名称が異なるのみでフロは同一であるため、説明を省略する。図６（ｆ）で低濃度された第１の層間絶縁膜１４、１４ａをフッ酸によるエッチングで除去する。このとき、第１の層間絶縁膜中の添加物ボロン、リンの濃度の違いによるエッチングレートの差で、低濃度化されていない周辺回路部の第１の層間絶縁膜６は残る。その後、図６（ｇ）に示すように、高誘電体膜１２であるチタン酸化膜、セルプレート１３となるチタン窒化膜を成膜し、円筒型キャパシタが成形される。
【００１６】
以上のような方法によって製造された円筒型キャパシタを備えた半導体装置は、図６（ｆ）で示した第１の層間絶縁膜１４、１４ａをフッ酸でエッチングした際、ボロンとリン濃度の違いによってエッチングレートが異なり、濃度の低い膜が速くエッチングされる（参考のデータとしてＴＥＯＳ１３３０オングストローム／ｍｉｎ、ＢＰＴＥＯＳ５４０オングストローム／ｍｉｎ）。このことから円筒型キャパシタ部の第１の層間絶縁膜１４、１４ａのエッチング後は、周辺回路部に薬液処理効果の及ばない濃度の高い第１の層間絶縁膜６が残存する構造となる。これは、円筒によって高くなったキャパシタ部（メモリセル部）と周辺回路部との段差低減の効果を奏し、後工程での平坦化が容易となる。そのため配線、コンタクト等のパターニングが容易となるという優れた効果を奏する。また、前記実施の形態２と同じく容量の確保もされる。さらに、第１の層間絶縁膜１４、１４ａのエッチングに際し、写真製版技術等によるマスキング工程の必要がなく、選択的にエッチングが可能であり、工程が短縮されコストが低減した円筒型キャパシタを備えた半導体装置を得ることができる。
なお、この発明による実施の形態１〜４に示した第１の層間絶縁膜の構造に限定されることなく、種々の構造すべてに応用が可能であることは言うまでもない。
【００１７】
【発明の効果】
この発明の半導体装置は、以上述べたような構成を採用しているので、次のような効果を奏する。
すなわち、半導体基板に設けられたゲート電極部と、ソース、ドレイン領域と、半導体基板上に直接設けられた層間絶縁膜と、層間絶縁膜に設けられたコンタクトプラグとを備えた半導体装置であって、層間絶縁膜は膜厚が２０００オングストローム以下であるとともに、ボロンおよびリンの少なくとも１種の添加物を含むシリコンガラス膜からなり、添加物濃度が前記層間絶縁膜の全体にわたって低濃度化されているものであるので、層間絶縁膜から直接半導体基板やコンタクトプラグを介してソース、ドレイン領域へのボロンやリンの拡散が抑制され、ソース、ドレイン領域の不純物注入プロファイルに悪影響を与えることなく、回路特性のバラツキの少ない半導体装置が得られるという優れた効果を奏する。
また、コンタクトホールの歪みが防止され、安定したコンタクト抵抗を有するとともに製造工程における熱処理や回路動作熱による、クラック発生の少ない層間絶縁膜を備えた半導体装置となる。
【図面の簡単な説明】
【図１】この発明の実施の形態１による半導体装置の断面図である。
【図２】この発明の実施の形態１による半導体装置の製造フローを示す図である。
【図３】この発明の実施の形態２によるコンケーブ型キャパシタの断面図である。
【図４】この発明の実施の形態２によるコンケーブ型キャパシタの製造フローを示す図である。
【図５】この発明の実施の形態３による円筒型キャパシタの断面図である。
【図６】この発明の実施の形態３による円筒型キャパシタの製造フローを示す図である。
【符号の説明】
１  半導体基板、３  ソース、ドレイン領域、４  ゲート電極部、
６，６ａ，１４，１４ａ  第１の層間絶縁膜、７  コンタクトプラグ、
９  第２の層間絶縁膜、１０  窒化膜、１１  ストレージノード、
１２  高誘電体膜、１３  セルプレート、１５  周辺回路部。
【図１】
2005005553.tif 000003
【図２】
2005005553.tif 000004
【図３】
2005005553.tif 000005
【図４】
2005005553.tif 000006
【図５】
2005005553.tif 000007
【図６】
2005005553.tif 000008