(57)【要約】      （修正有）【課題】  水分拡散防止膜の形成時におけるトランジスタへのチャージングダメージを防止すると共に、配線形成時における強誘電体キャパシタへの水分の侵入を抑制する半導体装置の製造方法を提供する。【解決手段】  トランジスタを形成するステップと、トランジスタを第１の絶縁膜６で覆い、第１の絶縁膜６上に、第１の電極８、強誘電体膜９、第２の電極１０を順に積層して強誘電体キャパシタを形成するステップと、強誘電体キャパシタ上に第２の絶縁膜１１及び水分拡散防止膜１２を順に積層するステップと、第２の絶縁膜１１及び水分拡散防止膜１２を貫通して第３の導電体７ｃを露出する第４の開口部１３ｃを形成して、水分拡散防止膜１２上に、第４の開口部１３ｃ及び第３の導電体７ｃを介して制御電極５と電気的に接続される第１の配線層１４ｃを形成するステップと、を含むことを特徴とする半導体装置の製造方法。【選択図】      図２
2005191325.tif 000002
【特許請求の範囲】
【請求項１】
第１の主電流路端と第２の主電流路端と制御電極とを有するトランジスタを形成するステップと、
前記トランジスタを第１の絶縁層で覆い、第１の主電流路端、第２の主電流路端及び制御電極を夫々露出する第１乃至第３の開口部を形成し、前記第１乃至第３の開口部に夫々第１乃至第３の導電体を埋め込むステップと、
前記第１の絶縁層上に、第１の電極、強誘電体膜、第２の電極を順に積層して強誘電体キャパシタを形成するステップと、
前記強誘電体キャパシタを第２の絶縁層で覆うステップと、
前記水分拡散防止膜上に水分拡散防止膜を堆積するステップと、
前記第２の絶縁層及び水分拡散防止膜を貫通して前記第３の導電体を露出する第４の開口部を形成して、前記水分拡散防止膜上に、前記第４の開口部及び前記第３の導電体を介して前記制御電極と電気的に接続される第１の配線層を形成するステップと、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記水分拡散防止膜の形成では、反応性スパッタ法によって窒化物を堆積することを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の導電体及び前記第２の電極を夫々露出する第５及び第６の開口部を前記第２の絶縁層に形成するステップをさらに含み、
前記第１の配線層形成のステップでは、前記第２の導電体、第５及び第６の開口部を介して、前記第２の主電流路と前記第２の電極とをさらに電気的に接続することを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記強誘電体キャパシタ形成のステップでは、前記第１の電極を前記第２の導電体上に形成し、前記第１の電極を前記第２の導電体を介して前記第２の主電流路と電気的に接続することを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項５】
第１の主電流路端と第２の主電流路端と制御電極とを有するトランジスタと、
前記トランジスタを覆う第１の絶縁層と、
前記第１の絶縁層に形成され、かつ第１の主電流路端、第２の主電流路端及び制御電極を夫々露出する第１乃至第３の開口部と、
前記第１乃至第３の開口部に夫々埋め込まれた第１乃至第３の導電体と、
前記第１の絶縁層上に形成された第１の電極と、前記第１の電極上に形成された強誘電体膜と、前記強誘電体膜上に形成された第２の電極とを有する強誘電体キャパシタと、
前記強誘電体キャパシタを覆う第２の絶縁層と、
前記第２の絶縁層上に形成された水分拡散防止膜と、
前記水分拡散防止膜及び前記第２の絶縁層を貫通して前記第３の導電体を露出する第４の開口部と、
前記水分拡散防止膜上に形成され、かつ、前記第４の開口部及び前記第３の導電体を介して前記制御電極と電気的に接続された第１の配線層と、を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置、特に、強誘電体キャパシタを備えた半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
強誘電体キャパシタを備えた半導体装置の従来例が、例えば、特許文献１及び２に記載されている。
【０００３】
特許文献１には、半導体基板上に形成されたトランジスタと、トランジスタ上に第１の絶縁層を介して形成された強誘電体キャパシタと、強誘電体キャパシタ上に第２の絶縁層を介して形成された第１配線層（１Ｍ）とを備え、第１配線層上に、Ｓｉ３Ｎ４、ＳｉＯＮから成る水分拡散防止膜が形成された半導体装置が記載されている。この半導体装置では、第１配線層上の水分拡散防止膜によって、製造工程中に発生する水分から強誘電体キャパシタを保護している。
【０００４】
特許文献２には、半導体基板上に形成されたトランジスタと、トランジスタ上に第１の絶縁層を介して形成された強誘電体キャパシタと、強誘電体キャパシタ上に第２の絶縁層を介して形成された第１配線層（１Ｍ）とを備え、第１配線層上に、リンを添加した酸化珪素膜及びリンを添加しない酸化珪素膜（水分拡散防止膜）が順に積層された半導体装置が記載されている。この半導体装置では、リンを添加した酸化珪素膜で強誘電体キャパシタにストレスを緩和するとともに不純物の侵入を防止し、リンを添加しない酸化珪素膜で耐湿性及び耐水性を確保している。
【特許文献１】特開２００３−１００９９４号公報（第３−５頁、第１−２図）
【特許文献２】特開平７−５０３９１号公報（第３−４頁、第１−３図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の半導体装置では、水分拡散防止膜は主に反応性スパッタリングで形成されるが、この反応性スパッタリングでは高いスパッタ電力がターゲットに投入される。高いスパッタ電力によって発生したプラズマ中の荷電粒子が、水分拡散防止膜に電荷を帯電させ、この電荷が、水分拡散防止膜の下にある第１配線層を介して、トランジスタのゲート電極に蓄積される。そのため、ゲート電極と半導体基板との間で電圧が発生し、ゲート絶縁層のブレークダウン電圧が低下するチャージングダメージが問題となる。
【０００６】
また、特許文献１及び２に記載の半導体装置では、第１配線層形成時、特にメタルエッチング後にレジストを除去するアッシングの工程時に水分が発生する可能性が高いが、第１配線層の形成後に水分拡散防止膜を形成するため、第１配線層形成時に水分拡散防止膜が未だ形成されておらず、アッシング工程時に発生する水分が強誘電体キャパシタに侵入する虞がある。このため、強誘電体キャパシタは、水分の侵入によって特性が劣化する可能性がある。
【０００７】
従って、水分拡散防止膜の形成時におけるトランジスタへのチャージングダメージを防止すると共に、第１配線層の形成時における強誘電体キャパシタへの水分の侵入を抑制する半導体装置の製造方法が必要である。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置の製造方法は、第１の主電流路端と第２の主電流路端と制御電極とを有するトランジスタを形成するステップと、トランジスタを第１の絶縁層で覆い、第１の主電流路端、第２の主電流路端及び制御電極を夫々露出する第１乃至第３の開口部を形成し、第１乃至第３の開口部に夫々第１乃至第３の導電体を埋め込むステップと、第１の絶縁層上に、第１の電極、強誘電体膜、第２の電極を順に積層して強誘電体キャパシタを形成するステップと、強誘電体キャパシタを第２の絶縁層で覆うステップと、水分拡散防止膜上に水分拡散防止膜を堆積するステップと、第２の絶縁層及び水分拡散防止膜を貫通して第３の導電体を露出する第４の開口部を形成して、水分拡散防止膜上に、第４の開口部及び第３の導電体を介して制御電極と電気的に接続される第１の配線層を形成するステップとを含むことを特徴とする。
【発明の効果】
【０００９】
本発明に係る半導体装置の製造方法では、水分拡散防止膜の形成後に制御電極（例えば、ゲート電極）と接続される第１の配線層を形成するため、第１の配線層の形成時には、既に水分拡散防止膜が形成されており、水分拡散防止膜が第１の絶縁層を介して強誘電体キャパシタを覆っている。そのため、第１の配線層の形成時、特にメタルエッチング後にレジストを除去するアッシングの工程で発生する水分を水分拡散防止膜で遮断して、強誘電体キャパシタへの水分の侵入を抑制できる。
【００１０】
一方、水分拡散防止膜の形成時には第１の配線層が形成されておらず、水分拡散防止膜と制御電極とは第２の絶縁層を介して絶縁される。従って、水分拡散防止膜を反応性スパッタで形成する場合等のように高電力のプラズマに曝される場合にも、荷電粒子が制御電極に侵入することを防止して、トランジスタへのチャージングダメージを抑制できる。
【発明を実施するための最良の形態】
【００１１】
（１）第１実施形態
〔構造〕
図３は、本発明の第１実施形態に係る半導体装置１の断面図である。この半導体装置１は、プレーナ型の強誘電体キャパシタを備えた強誘電体メモリ装置である。この半導体装置１は、図示しない半導体基板又はＳＯＩ(Silicon on Insulator)基板上に素子分離絶縁層２によって分離された活性領域３に形成されたトランジスタと、トランジスタを覆う層間絶縁層６上に形成された強誘電体キャパシタとを備えている。トランジスタは、活性領域３に形成されたソースドレイン領域３ａ，３ｂと、ソースドレイン領域３ａ，３ｂの間の活性領域３上に形成されたゲート絶縁膜４及びゲート電極５とから構成されている。ここで、ソースドレイン領域３ａ及び３ｂは、夫々、第１及び第２の主電流路端に対応し、ゲート電極５は、制御電極に対応する。層間絶縁層６は、トランジスタを覆うように形成されており、ソースドレイン領域３ａ，３ｂ及びゲート電極５をそれぞれ露出する開口部６ａ乃至６ｃが形成され、各開口部６ａ乃至６ｃには導電体からなるコンタクトプラグ７ａ乃至７ｃが埋め込まれている。強誘電体キャパシタは、下部電極８、強誘電体膜９、上部電極１０が順に積層されて形成されており、下部電極８は上方からの導通を採るために強誘電体膜９及び上部電極１０から外側に突出して形成されている。強誘電体キャパシタは層間絶縁層１１によって覆われており、層間絶縁層１１上には水分拡散防止膜１２が全面に形成されている。即ち、水分拡散防止膜１２が層間絶縁層１１を介して強誘電体キャパシタを覆っている。水分拡散防止膜１２及び層間絶縁層１１には開口部１３ａ乃至１３ｅが形成されており、各開口部１３ａ乃至１３ｅを介してトランジスタ及び強誘電体キャパシタと電気的に接続される第１配線層（１Ｍ）１４が水分拡散防止膜１２上に形成されている。第１配線層１４は、配線１４ａ乃至１４ｄを含む。配線１４ａは、開口部１３ａ及びコンタクトプラグ７ａを介してソースドレイン領域３ａと電気的に接続されるとともに、図示しないビット線に接続されている。配線１４ｂは、開口部１３ｂ及びコンタクトプラグ７ｂを介してトランジスタのソースドレイン領域３ｂと電気的に接続されるとともに、開口部１３ｄを介して強誘電体キャパシタの上部電極１０とも電気的に接続されている。配線１４ｃは、開口部１３ｃ及びコンタクトプラグ７ｃを介してゲート電極５と電気的に接続されている。配線１４ｄは、開口部１３ｅを介して強誘電体キャパシタの下部電極８と電気的に接続されるとともに、図示しないプレート線に接続されている。
【００１２】
また、第１配線層１４を覆うように層間絶縁層１５が形成されている。層間絶縁層１５上には、開口部を介して第１配線層１４に電気的に接続される第２配線層（２Ｍ）１６が形成されており、第２配線層１６は保護膜１７に覆われている。
【００１３】
〔製造方法〕
本実施形態に係る半導体装置の製造方法を図１乃至図３を参照して説明する。
【００１４】
図１（ａ）に示すように、例えば、ＳＯＩ基板の半導体層に酸化膜等からなる素子分離絶縁層２を形成する。また、閾値電圧制御のために、Ｎ型又はＰ型の不純物を選択的にイオン注入し活性化することにより、活性領域３ａ，３ｂを形成する。その後、酸化膜等の絶縁層及び多結晶シリコン等からなる電極材料を順に積層し、これらをフォトリソエッチングによってパターニングしてゲート絶縁膜４及びゲート電極５を形成する。引き続き、活性領域３にＰ型又はＮ型の不純物をイオン注入し、活性領域３ａにソースドレイン領域３ａ，３ｂを形成する。
【００１５】
次に、図１（ｂ）に示すように、酸化膜、窒化膜等をＣＶＤ法によって堆積して、層間絶縁層６形成する。引き続き、ソースドレイン領域３ａ，３ｂ及びゲート電極５を露出する開口部６ａ乃至６ｃをフォトリソエッチングによって層間絶縁層６に形成する。さらに、開口部６ａ乃至６ｃにスパッタ等によってタングステンＷを埋め込んで、コンタクトプラグ７ａ乃至７ｃを形成する。コンタクトプラグ７ａ及び７ｂはそれぞれソースドレイン領域３ａ，３ｂに接続され、コンタクトプラグ７ｃはゲート電極５に接続される。
【００１６】
次に、図１（ｃ）に示すように、層間絶縁層６上にＰｔ膜、ＳＢＴ（ＳｒＢｉＴａ２Ｏ９）膜、Ｐｔ膜を順に積層し、これらをフォトリソエッチングによってパターニングして、下部電極８、強誘電体膜９、上部電極１０を形成する。ここでは、強誘電体膜９は、ＰＺＴ（Ｐｂ（ＺｒxＯ1-x）、ＳＢＴＮ（（ＳｒＢｉ2（Ｔａ，Ｎｂ）2Ｏ9）、ＢＬＴ（（Ｂｉ，Ｌａ）4Ｔｉ3Ｏ12）であっても良い。また、下部電極８及び上部電極１０は、白金Ｐｔ以外に、イリジウムＩｒ又はＩｒの合金でも良い。
【００１７】
次に、図２（ａ）に示すように、層間絶縁層６上に酸化膜、窒化膜等をＣＶＤ法によって堆積し、層間絶縁層１１を形成する。引き続き、層間絶縁層１１上に反応性スパッタリング法によって、窒化シリコンＳｉＮを堆積して水分拡散防止膜１２を形成する。ここでは、シリコンＳｉのターゲットを使用し、窒素（Ｎ２）雰囲気中において、ＲＦパワーを２段階に変化させて反応性スパッタを実行する。ＲＦパワーは、例えば、初期段階において１ｋＷとし、次段階において１．６ｋＷとする。ＲＦパワーは、水分拡散防止膜１２の機能を十分確保できる値を選択する。また、水分拡散防止膜１２の堆積前に層間絶縁膜１１を形成するので、ゲート電極５及びコンタクトプラグ７ｃは層間絶縁層１１によって絶縁されている。従って、水分拡散防止膜１２のスパッタ工程において、高いスパッタ電力が投入されてプラズマ中の荷電粒子が水分拡散防止膜１２に電荷を帯電させたとしても、ゲート電極５に電荷が蓄積されることを抑制できる。この結果、トランジスタへのチャージングダメージを抑制できる。また、水分拡散防止膜１２の堆積処理の初期には、高いスパッタ電力によって層間絶縁膜１１以下の層にダメージを与える可能性もあるため、堆積初期にはＲＦパワーを１ｋＷとし、その後１．６ｋＷに段階的に増加させる。水分拡散防止膜１２は、水分等に対する耐蝕性や、種々の製造工程における耐熱性等を考慮してＳｉ３Ｎ４又はＳｉＯＮから構成されることが好ましい。
【００１８】
次に、図２（ｂ）に示すように、水分拡散防止膜１２及び層間絶縁層１１をフォトリソエッチングして、コンタクトプラグ７ａ乃至７ｃ、上部電極１０及び下部電極８をそれぞれ露出する開口部１３ａ乃至１３ｅを形成する。
【００１９】
次に、図２（ｃ）に示すように、スパッタリング法によってＡｌ化合物を堆積し、Ａｌ化合物層をフォトリソエッチングして、配線１４ａ乃至１４ｄから成る第１配線層１４を形成する。
【００２０】
さらに、図３に示すように、第１配線層１４上に酸化膜、窒化膜等をＣＶＤ法によって全面に堆積して層間絶縁層１５を形成し、層間絶縁層１５にフォトリソエッチングによって第１配線層１４を露出する開口部を形成し、Ａｌ合金をスパッタ法によって堆積し、Ａｌ化合物膜をフォトリソエッチングして、第２配線層１６を形成する。また、第２配線層１６を覆う保護膜１７を形成する。
【００２１】
〔作用効果〕
本実施形態に係る半導体装置の製造方法によれば、水分拡散防止膜１２形成工程時には、未だ第１配線層１４が形成されておらず、図２（ａ）に示すように、ゲート電極５及びコンタクトプラグ７ｃは層間絶縁層１１によって絶縁されている。従って、水分拡散防止膜１２のスパッタ工程において、高いスパッタ電力が投入されてプラズマ中の荷電粒子が水分拡散防止膜１２に電荷を帯電させたとしても、ゲート電極５と水分拡散防止膜１２が層間絶縁層１１によって絶縁されているので、ゲート電極５に電荷が蓄積されることを抑制できる。この結果、トランジスタへのチャージングダメージを抑制できる。
【００２２】
また、第１配線層１４形成前に水分拡散防止膜１２を形成するため、第１配線層１４形成の工程よりも後の工程で発生する水分を強誘電体キャパシタから遮断できることに加え、第１配線層１４形成工程時に発生する水分をも強誘電体キャパシタから遮断することができる。即ち、第１配線層１４の形成時、特に第１配線層１４のエッチング後にレジストをアッシングする工程時において、図２（ｂ）、（ｃ）に示すように、強誘電体キャパシタが既に水分拡散防止膜１２によって覆われているため、レジストアッシング工程で発生する水分が水分拡散防止膜１２によって遮断され、強誘電体キャパシタへの侵入が抑制される。これにより、第１配線層１４形成工程におけるレジストアッシング工程で発生する水分による強誘電体キャパシタの特性劣化を抑制できる。
【００２３】
（２）第２実施形態
図５は、本発明の第２実施形態に係る半導体装置１の断面図である。本実施形態に係る半導体装置１は、スタック型の強誘電体キャパシタを備えた強誘電体メモリ装置である。本実施形態が第１実施形態と異なる点は、強誘電体キャパシタの下部電極８が層間絶縁層６上においてコンタクトプラグ７ｂの上に形成されている点である。即ち、強誘電体キャパシタの下部電極８は、第１配線層１４を介さずに直接コンタクトプラグ７ｂに電気的に接続されている。
【００２４】
この半導体装置１について、図４及び図５を参照して説明する。図１（ｂ）の工程の後に、コンタクトプラグ７ｂ上にＰｔ膜、ＳＢＴ（ＳｒＢｉＴａ２Ｏ９）膜、Ｐｔ膜を順に積層し、これらを下部電極８がコンタクトプラグ７ｂ上に残るようにフォトリソエッチングによってパターニングして、下部電極８、強誘電体膜９、上部電極１０を形成する（図４（ａ））。また、層間絶縁層６上に酸化膜、窒化膜等をＣＶＤ法によって堆積し、層間絶縁層１１を形成する。引き続き、層間絶縁層１１上に反応性スパッタリング法によって、窒化シリコンＳｉＮを堆積して水分拡散防止膜１２を形成する。
【００２５】
次に、図４（ｂ）に示すように、水分拡散防止膜１２及び層間絶縁層１１をフォトリソエッチングして、コンタクトプラグ７ａ及び７ｃ、上部電極１０をそれぞれ露出する開口部１３ａ，１３ｂ，１３ｅを形成する。本実施形態では、コンタクトプラグ７ｂと上部電極１０とは直接接続されているので、コンタクトプラグ７ｂ及び上部電極１０を露出する開口部を形成する必要はない。
【００２６】
次に、図４（ｃ）に示すように、スパッタリング法によってＡｌ化合物を堆積し、Ａｌ化合物層をフォトリソエッチングして、配線１４ａ，１４ｃ，１４ｅから成る第１配線層１４を形成する。本実施形態では、コンタクトプラグ７ｂと下部電極８とは直接接続されているので、コンタクトプラグ７ｂと下部電極８とを接続する配線を形成する必要はない。
【００２７】
さらに、図５に示すように、第１配線層１４上に酸化膜、窒化膜等をＣＶＤ法によって堆積して層間絶縁層１５を形成し、層間絶縁層１５にフォトリソエッチングによって第１配線層１４を露出する開口部を形成し、Ａｌ合金をスパッタ法によって堆積し、Ａｌ化合物膜をフォトリソエッチングして、第２配線層１６を形成する。また、第２配線層１６を覆う保護膜１７を形成する。
【００２８】
〔作用効果〕
本実施形態に係る半導体装置の製造方法によれば、第１実施形態と同様の理由によって、水分拡散防止膜１２のスパッタ工程において、高いスパッタ電力が投入されてプラズマ中の荷電粒子が水分拡散防止膜１２に電荷を帯電させたとしても、トランジスタへのチャージングダメージを抑制できる。また、第１実施形態と同様の理由によって、第１配線層１４形成工程におけるレジストアッシング工程で発生する水分による強誘電体キャパシタの特性劣化を抑制できる。
【図面の簡単な説明】
【００２９】
【図１】第１実施形態に係る半導体装置の製造方法を示す断面図。
【図２】第１実施形態に係る半導体装置の製造方法を示す断面図。
【図３】第１実施形態に係る半導体装置の製造方法を示す断面図。
【図４】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図５】第２実施形態に係る半導体装置の製造方法を示す断面図。
【符号の説明】
【００３０】
１  半導体装置
２  素子分離絶縁層
３  ソースドレイン領域
４  ゲート絶縁膜
５  ゲート電極
６ａ〜６ｃ、１３ａ〜１３ｅ  開口部
６、１１、１５  層間絶縁層
７  コンタクトプラグ
８  下部電極
９  強誘電体膜
１０  上部電極
１２  水分拡散防止膜
１４  第１配線層
１６  第２配線層
１７  保護膜
【図１】
2005191325.tif 000003
【図２】
2005191325.tif 000004
【図３】
2005191325.tif 000005
【図４】
2005191325.tif 000006
【図５】
2005191325.tif 000007