(57)【要約】【課題】順電圧が低く、スイッチング特性に優れた高耐圧ショットキーダイオードを提供するものである。【解決手段】ｎ＋型半導体層２の上に、ｎ型半導体層１を成長させ、ｎ型半導体層１の表面に選択的に拡散されたｐ型半導体領域３を備え、露出しているｎ型半導体層１の表面とｐ型半導体領域３の表面に形成する第１の電極層５と、ｎ＋型半導体層２の下面に第２の電極６を備えた高耐圧ショットキーダイオードにおいて、ｐ型半導体領域３表面にｎ＋型半導体領域４が形成され、ｎ＋型半導体領域４上に第３の電極を形成し、第１の電極５と第３の電極が電気的に接続されていることを特徴とする高耐圧ショットキーダイオード。キャリアを適度に注入するショットキー障壁と順バイアス時、キャリアの通路となる第３の電極により順電圧の低い高速な高耐圧ショットキーダイオードが得られた。【選択図】  図１
2005005485.tif 000002
【特許請求の範囲】
【請求項１】
第１の主面と前記第１の主面と対向する第２の主面を有する第１導電型の第１の半導体層と、前記第１の半導体層の第２の主面に接し前記第１の半導体層よりも高い不純物濃度を有する第１導電型の第２の半導体層と、前記第１の半導体層の第１の主面に選択的に形成された第２導電型の第１の半導体領域と、前記第１の半導体領域を除く前記第１の半導体層の第１の主面にショットキー障壁を形成する第１の電極と、前記第２の半導体層の表面に接する第２の電極を備えた高耐圧ショットキーダイオードにおいて、前記第１の半導体領域表面に第１導電型の第２の半導体領域が形成され、前記第２の半導体領域上に第３の電極が形成され、前記第１の電極と前記第３の電極が電気的に接続されたことを特徴とする高耐圧ショットキーダイオード。
【請求項２】
前記第２の半導体領域を除く前記第１の半導体領域上に絶縁膜が形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の半導体領域の表面濃度を１Ｅ１８ａｔｏｍ／ｃｍ３以下にしたことを特徴とする請求項１に記載の高耐圧ショットキーダイオード。
【請求項４】
第１の半導体層の不純物濃度は８Ｅ１４ａｔｏｍ／ｃｍ３以下であり、且つ、前記ショットキー障壁の障壁高さが０．７６ｅＶ以上であることを特徴とする請求項１乃至請求項３に記載の高耐圧ショットキーダイオード。
【請求項５】
前記第３の電極は前記第１の電極と同一工程により製造された電極であることを特徴とする請求項１乃至請求項４に記載の高耐圧ショットキーダイオード。
【請求項６】
前記第２の半導体層の不純物濃度を１Ｅ１８ａｔｏｍ／ｃｍ３以下にしたことを特徴とする請求項１乃至請求項５に記載の高耐圧ショットキーダイオード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、順電圧が低くスイッチング特性に優れた２００Ｖ以上の高耐圧ショットキーダイオードに関するものであり、主としてスイッチング電源に使用される。
【０００２】
【従来の技術】
プレーナ型ショットキーダイオードの耐圧を安定して出すことは困難であったが、ショットキー接合の周辺を半導体基板と反対導電型のガードリングにより保護することにより、この欠点を改善できるようになった。
【０００３】
順電圧が０．６Ｖ以上になると、このガードリングから少数キャリアの注入が起こり、高速性が損なわれる。このため、ガードリング表面に反対導電型の拡散層を作り、このｐｎ接合によってガードリングからの少数キャリアの注入を防ぐことも考えられた（特許文献１参照。）。
【０００４】
更に、ショットキー接合面部分に、半導体基板と反対のすなわちガードリングと同導電型の領域を複数作り、この領域による電界の緩和効果により、更に安定して耐圧を向上させることができるようになってきた（特許文献２、３参照。）。
【０００５】
しかしながら、シリコン半導体を用いたショットキーダイオードは、耐圧１５０Ｖ以上になると、シリーズ抵抗分による電圧降下が大きくなり、順電圧はｐｎ接合素子の順電圧より大きくなってしまう。このため、ショットキーダイオードの耐圧は１５０Ｖ止まりであった。
【０００６】
１５０Ｖ耐圧以上の高耐圧ショットキーダイオードのショットキー接合面部分に、半導体基板と反対の導電型の領域を複数混在させ、このｐｎ接合部分から、少数キャリアを注入させ、シリーズ抵抗分を低減させることができる（特許文献４、５、６、非特許文献３、４参照。）。図７はこの考え方による従来の高耐圧ショットキーダイオードの第１の例を説明するための図である。
【０００７】
ｎ＋型半導体層２の上にエピタキシャル法によってｎ型半導体層１が形成され、このｎ型半導体層１の表面に複数のｐ型半導体領域３が形成されている。複数のｐ型半導体領域３を含むｎ型半導体層１の表面に第１の電極５が形成されている。また、ｎ＋型半導体層２の下面には第２の電極６が形成されている。
【０００８】
ｎ＋型半導体層２の下面に作製された第２の電極６はオーミック接合となっている。複数のｐ型半導体領域３と第１の電極５とはオーミック接合となっている。ｎ型半導体層１の濃度は比較的低く、このｎ型半導体層１と第１の電極５とはショットキー接合を形成している。
【０００９】
第１の電極５に正電圧をかけ第２の電極６を負電圧にした場合は順電流が第１の電極５から、第２の電極６に流れる。順電圧が低い場合、即ち順電流が小さい場合は順電流がショットキー接合部分を流れる。
【００１０】
次に、順電流が大きくなると、ｎ型半導体層１の抵抗分により順電圧が大きくなる。この電圧により、ｎ型半導体層１とｐ型の半導体領域３のｐｎ接合に電圧がかかって、ｐ型の半導体領域３から少数キャリアである正孔が注入され、伝導度変調によりｎ型半導体層１の抵抗が下がる。従って、ｐｎ接合が混在していないショットキダイオードに比べて順電圧が低い状態で動作する。しかしながら、注入された蓄積キャリアのため、逆回復時間が長くなり、高速性が損なわれる。
【００１１】
このため、逆回復時間を短くするために、ライフタイムキラーを導入することにより、ライフタイムを短縮し、注入量を制御せざるを得ない（特許文献７、８、非特許文献５参照。）。しかしながら、一般的に、ライフタイムの温度係数が大きく、高温で、ライフタイムが長くなり、逆回復時間が長くなってしまうという欠点がある。
【００１２】
第２の電極６に正電圧をかけ第１の電極５を負電圧にした場合はショットキー接合が逆バイアスされ、逆電流が流れる。ｐ型半導体領域３とｎ型半導体層１により形成されたｐｎ接合が逆バイアスされ、隣合うｐ型半導体領域３の間にあるｎ型半導体層１内に空乏層が十分広がれば、ショットキー接合にかかる電界を緩和し、高耐圧を安定して得ることができる。
【００１３】
一方、ｐｎ接合からの注入を利用しない、従来のショットキー障壁の低い低耐圧ショットキーダイオードにおいては、このような欠点はなく、ライフタイムキラーがなくても高速スイッチングを実現できるが、ショットキー障壁が低いまま高耐圧化すると注入が少ないため順電圧が大きくなってしまうという欠点があった。
【００１４】
ショットキー障壁を大きくすることにより、ショットキー障壁から、少数キャリアを注入することも可能である（特許文献９、非特許文献６，７，８参照。）。少数キャリアの注入が多いと、順電圧は下がるが、少数キャリアの蓄積により、高速性は損なわれる。この場合も、逆回復時間を短くするために、ライフタイムキラーを導入することは可能である。しかしながら、一般的に、ライフタイムの温度係数が大きく、高温で、ライフタイムが長くなり、逆回復時間が長くなるという欠点がある。
【００１５】
前述の如くライフタイムキラーを導入しないで、高速性を確保するように、ショットキー障壁の高さを低めに設定すると、少数キャリアの注入が起こらないため、順電圧があがってしまうという結果となる。
【００１６】
以上述べたように、順電圧を下げるために、ショットキー障壁の高さを高めに設定すると、当然少数キャリアの注入が多くなる。順電圧は下がるが、少数キャリアの蓄積が多くなることにより、高速性は損なわれる。この場合も、逆回復時間を短くするために、ライフタイムキラーを導入することは可能であるが、工程が増えてしまうという欠点がある。又、一般的に、ライフタイムの温度係数が大きく、高温になると、ライフタイムが長くなり、逆回復時間が長くなってしまうという欠点がある。
【００１７】
【特許文献１】
特公昭４９−０３４０２８号公報（第４頁、第７図）
【特許文献２】
特開昭５２−０２４４６５号公報（第４頁、第１図）
【特許文献３】
特開昭５６−０８８３７６号公報（第１１頁、第１１図）
【特許文献４】
特開昭５６−０３５４７３号公報（第４頁、第４図）
【特許文献５】
特開昭６０−０３１２７１号公報（第５頁、第１図）
【特許文献６】
米国特許第５２４１１９５号明細書（第１図、第３図）
【特許文献７】
特開平０５−２１８３８９号公報（［０００６］、第４頁、第１図）
【特許文献８】
米国特許出願公開第２００２／０００８２４６号明細書（第１図、第２図）
【特許文献９】
特開昭５８−１４８４６９号公報（第７頁、第５図）
【非特許文献１】
ＭＡＳＡＹＯＳＨＩ  ＮＡＩＴＯ  ｅｔ  ａｌ．，  ＩＥＥＥ  Ｔｒａｎｓ．  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，  Ｖｏｌ．２３，  Ｎｏ．８，  ｐｐ．９４５−９４９  （１９７６）
【非特許文献２】
ＹＯＳＨＩＨＩＴＯ  ＡＭＥＭＩＹＡ  ｅｔ  ａｌ．，  ＩＥＥＥ  Ｔｒａｎｓ．  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，  Ｖｏｌ．２９，  Ｎｏ．２，  ｐｐ．２３６−２４３（１９８２）
【非特許文献３】
ＹＯＳＨＩＴＥＲＵ  ＳＨＩＭＩＺＵ  ｅｔ  ａｌ．，  ＩＥＥＥ  Ｔｒａｎｓ．  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，  Ｖｏｌ．３１，  Ｎｏ．９，  ｐｐ．１３１４−１３１９（１９８４）
【非特許文献４】
Ｂ．  ＪＡＹＡＮＴ  ＢＡＬＩＧＡ，  ＩＥＥＥ  Ｔｒａｎｓ．  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ，  Ｖｏｌ．８，  Ｎｏ．９，  ｐｐ．４０７−４０９（１９８７）
【非特許文献５】
Ｙ．  Ｋｈｅｒｓｏｎｓｋｙ  ｅｔ  ａｌ．，  ＰＣＩＭ  Ｍａｙ，  ｐｐ．１６−２５（１９９２）
【非特許文献６】
Ｄ．Ｌ．ＳＣＨＡＲＦＥＴＴＥＲ  ，  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ，  Ｖｏｌ．８，  ｐｐ．２９９−３１１（１９６５）
【非特許文献７】
Ｋａｔｓｕｓｕｋｅ  Ｉｃｈｉｋａｗａ  ｅｔ  ａｌ．，  ＩＮＴＥＬＥＣ，  ｐｐ．５２０−５２６（１９８３）
【非特許文献８】
ＹＯＳＨＩＨＩＴＯ  ＡＭＥＭＩＹＡ  ｅｔ  ａｌ．，  ＩＥＥＥ  Ｔｒａｎｓ．  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，  Ｖｏｌ．３１，  Ｎｏ．１，  ｐｐ．３５−４２（１９８４）
【００１８】
【発明が解決しようとする課題】
本発明は上記問題を解決しようとするものであり、２００Ｖ以上の高耐圧ショットキーダイオードにおいて、順電圧が低く、スイッチング特性に優れた高耐圧ショットキーダイオードを提供するものである。
【００１９】
【課題を解決するための手段】
本発明は、少数キャリアの注入を起こすショットキー接合を有することと、ｎｐｎ構造の通路を設けることにより順電圧の低い、高速スイッチングに適した高耐圧ショットキーダイオードを構成するものである。
請求項１の発明は第１の主面と前記第１の主面と対向する第２の主面を有する第１導電型の第１の半導体層と、前記第１の半導体層の第２の主面に接し前記第１の半導体層よりも高い不純物濃度を有する第１導電型の第２の半導体層と、前記第１の半導体層の第１の主面に選択的に形成された第２導電型の第１の半導体領域と、前記第１の半導体領域を除く第１の半導体層の第１の主面にショットキー障壁を形成する第１の電極と、第２の半導体層の表面に接する第２の電極を備えた高耐圧ショットキーダイオードにおいて、第１の半導体領域表面に第１導電型の第２の半導体領域が形成され、前記第２の半導体領域上に第３の電極が形成され、前記第１の電極と前記第３の電極が電気的に接続されたことを特徴とする高耐圧ショットキーダイオードである。
請求項２の発明は前記第２の半導体領域を除く前記第１の半導体領域上に絶縁膜が形成されたことを特徴とする請求項１に記載の半導体装置である。
請求項３の発明は前記第１の半導体領域の表面濃度を１Ｅ１８ａｔｏｍ／ｃｍ３以下にしたことを特徴とする請求項１に記載の高耐圧ショットキーダイオードである。
請求項４の発明は第１の半導体層の不純物濃度は８Ｅ１４ａｔｏｍ／ｃｍ３以下であり、且つ、前記ショットキー障壁の障壁高さが０．７６ｅＶ以上であることを特徴とする請求項１乃至請求項３に記載の高耐圧ショットキーダイオードである。
請求項５の発明は前記第３の電極は前記第１の電極と同一工程により製造された電極であることを特徴とする請求項１乃至請求項４に記載の高耐圧ショットキーダイオードである。
請求項６の発明は前記第２の半導体層の不純物濃度を１Ｅ１８ａｔｏｍ／ｃｍ３以下にしたことを特徴とする請求項１乃至請求項５に記載の高耐圧ショットキーダイオードである。
【００２０】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。図１は本発明の第１の実施例の構造を説明するための図である。
【００２１】
ｎ＋型半導体層２の上にエピタキシャル法によってｎ型半導体層１が形成され、このｎ型半導体層１の表面に複数のｐ型半導体領域３が形成されている。複数のｐ型半導体領域３を含むｎ型半導体層１の表面に第１の電極５が形成されている。また、ｎ＋型半導体層２の下面には第２の電極６が形成されている。
【００２２】
ｎ＋型半導体層２はｎ型半導体層１をエピタキシャル成長させる半導体基板であり、シリーズ抵抗分を小さくするために比抵抗を０．０１０Ω・ｃｍ以下と小さく、工程で扱いやすい４５０μｍの厚さである。ｎ型半導体層１は耐圧６００Ｖが得られるように、厚さ６０μｍ、不純物濃度１Ｅ１４ａｔｏｍ／ｃｍ３とし、ｎ＋型半導体層２の上にエピタキシャル成長させた。
【００２３】
ｎ＋型半導体層２上にエピタキシャル成長させたｎ型半導体層１の表面に熱酸化膜を形成し、この酸化膜を写真工程と、酸化膜のエッチング工程により複数のｐ型半導体領域３を形成する位置に窓開けし、酸化雰囲気においてホウ素を拡散し、表面濃度５Ｅ１９ａｔｏｍ／ｃｍ３で拡散深さ５μｍのｐ型半導体領域３を形成した。ｎ型半導体層１の表面におけるｐ型半導体領域３の間隔は３０μｍである。
【００２４】
この間隔は、耐圧を確保するために、隣合うｐ型半導体領域３によるｐｎ接合から広がる空乏層が使用電圧以下で重なり合う広さが望ましく、また、少数キャリアの引き抜きが効率よく行われるように少数キャリアの拡散長の２倍以下が望ましい。本発明の構造では、ｐ半導体領域３は、順バイアス時に有効面積として働くので、この間隔を比較的狭くして、逆バイアス時にショットキー接合面の電界を緩和することが可能となる。
【００２５】
ｎ型半導体層２の不純物濃度が実施例の如く１Ｅ１４ａｔｏｍ／ｃｍ３であって、４００Ｖの逆バイアスが印加されたとき、空乏層幅は約２０μｍとなる。従って、ショットキー接合の幅を空乏層幅が十分繋がる間隔として３０μｍとした。
【００２６】
ホウ素拡散において形成された酸化膜を利用し、この酸化膜を写真工程と、酸化膜のエッチング工程により複数のｎ＋型半導体領域４を形成する位置を窓開けし、酸化雰囲気においてリンを拡散し、表面濃度１Ｅ２０ａｔｏｍ／ｃｍ３で拡散深さ３μｍのｎ＋型半導体領域４を形成した。ｎ＋型半導体領域４はｐ型半導体領域３の領域内に形成され、ｐ型半導体領域３の表面におけるｎ＋型半導体領域４の幅は１２μｍである。また、ｐ型半導体領域３の幅は１８μｍである。
【００２７】
ｎ＋型半導体領域４とｐ型半導体領域３とｎ型半導体層１によるｎｐｎ構造で、耐圧が低下することのないようにｎ＋型半導体領域４とｎ型半導体層１に挟まれるｐ型半導体領域３（ｎｐｎ構造部のベース層相当部分）の不純物量を調整し、また、ｎ＋型半導体領域４の表面濃度は、第１の電極５とオーミック接続を取り易いように表面濃度を高濃度とした。
【００２８】
ショットキー接合の周辺部は、ｎ＋型半導体領域４とｐ型半導体領域３とｎ型半導体層１によるｎｐｎ構造のガードリングで保護されている（図示せず）。
【００２９】
第１の電極５と複数のｎ＋型半導体領域４とはオーミック接合となっている。第１の電極５とｎ型半導体層１はショットキー接合を形成している。この障壁は、０．７６ｅＶ以上を条件とする。本実施例ではショットキー障壁を形成する金属として白金を用いた。第１の電極は半田接続しやすいように白金、クロム、ニッケルの三層のシステムとした。
【００３０】
ショットキー接合の空乏層端（Ｘ１）からの大注入の領域における少数キャリアの注入量ｐ（Ｘ１）は式で示せる（参考文献６参照）。ここでｎｉは真性濃度、Ｊは電流密度、ＪＳはショットキー障壁を流れる飽和電流密度である。注入量は不純物濃度ＮＤに逆比例し、飽和電流ＪＳに逆比例する。即ち、ショットキー障壁が高くなると対数的に注入が多くなる。
【００３１】
ｐ（Ｘ１）＝（ｎｉ２／ＮＤ）（Ｊ／Ｊｓ）
【００３２】
不純物濃度ＮＤが８Ｅ１４ａｔｏｍ／ｃｍ３の場合、耐圧は理想的には４００Ｖ出る。不純物濃度ＮＤにおいて同等の濃度の注入があると仮定すると不純物濃度ＮＤが８Ｅ１４ではショットキー障壁高さが０．８６ｅＶ、１Ｅ１４では０．７６ｅＶが少数キャリアの注入条件となる。
【００３３】
従って、４００Ｖ以上の高耐圧ショットキーダイオードに本発明を適用する場合には、ショットキー障壁高さは０．７６ｅＶ以上、ＮＤは８Ｅ１４以下が必要とされる。第１の電極５と複数のｎ＋型半導体領域４とはオーミック接合となっている。
【００３４】
第２の電極６はオーミック用金属として、クロムを用い、クロムの表面には半田接続がしやすいようにニッケルを用いた二層のシステムになっている。
【００３５】
図３は図１の本発明の第１の実施例における順電圧０．９Ｖ印加したときのショットキー接合部分の深さ方向における数値解析による注入キャリアの濃度分布である。この時の順電流密度は２００Ａ／ｃｍ２である。縦軸が注入キャリアで、対数で示している。横軸はｎ型半導体層１の深さを示しており、零点がショットキー接合部分にあたる。実線ａは注入された電子、破線ｂは注入された正孔、点線ｃは不純物濃度である。
【００３６】
アノード側のショットキー障壁からは７Ｅ１４ａｔｏｍ／ｃｍ３の正孔の注入があり、カソード側のｎ＋型半導体層２からは２Ｅ１７ａｔｏｍ／ｃｍ３の電子の注入がある。従来の第１の例においてもほぼ同様な注入量、注入の形状である。
【００３７】
図４は図１の本発明の第１の実施例におけるｎｐｎ接合部分の深さ方向における図４の順電圧印加したときの数値解析による注入キャリアの濃度分布である。縦軸が注入キャリアで、対数で示している。横軸はｎ型半導体層１の深さを示しており、零点がｎ＋型半導体領域４の表面部分にあたる。実線ａは注入された電子、破線ｂは注入された正孔、点線ｃは不純物濃度である。カソードから注入された電子がｐ型半導体領域３を通過しｎ＋型半導体領域４へ到達している。また、ｎ＋型半導体領域４により、ｐ型半導体領域３からの正孔の注入が押さえられている。
【００３８】
図５は従来の第１の例、図７におけるｐｎ接合部分について、図３と同じ０．９Ｖの順電圧を印加したときの注入キャリアの濃度分布である。縦軸が注入キャリアで、対数で示している。横軸はｎ型半導体層１の深さを示しており、零点がｎ＋型半導体領域４の表面部分にあたる。実線ａは注入された電子、破線ｂは注入された正孔、点線ｃは不純物濃度である。
【００３９】
本発明の図４を従来の第１の例図５と比較すると、アノード側において電子及び正孔の蓄積量が低減されているのが分かる。これは従来の第１の例図５においてはｐ型半導体領域３より多くのキャリアが注入されるのに対し、本発明ではそこからの注入を押さえる構造になっていることを示す。
【００４０】
ｎ＋型半導体領域４を有する本発明では、ｐ型半導体領域３は逆電圧印加時のショットキー接合に掛かる電界の緩和効果をもたらすだけでなく、順バイアス時には順電流を駆動する有効面積として働く。その動作は以下の通りである。大電流密度において、第２の電極６から注入された電子は、ｎ型半導体層１へ達し、更にｐ型半導体領域３で正孔と再結合するものの、大部分の電子はｎ＋型半導体領域４へ到達することができる。ｎ＋型半導体領域４とｐ型半導体領域３とｎ型半導体層１で構成されるｎｐｎ接合が、ｎｐｎバイポーラトランジスタ動作をする。即ちｎ型半導体層１からからショットキー接合に抜ける横方向電流の一部がｐ型半導体領域３を経由しｎ＋型半導体領域４へ到達し、電流経路となる。
【００４１】
従って、従来の第１の例図７に見られるｐ型半導体領域３を持たない構造となる高耐圧ショットキーダイオード（以下従来の第２の例と称する）とほぼ同レベルの順電圧特性を得ることができる。
【００４２】
順電圧が本発明の第１の実施例においては０．８６Ｖ（電流密度１００Ａ／ｃｍ２）であり、従来の第１の例では０．８０Ｖであり、上記従来の第２の例では０．８４Ｖである。
【００４３】
また逆回復時間は本発明の第１の実施例において１とすると、従来の第１の例では３であり、上記従来の第２の例では１．０である。
【００４４】
次に、本発明の第２の実施例を図面に基づいて説明する。図２は本発明の第２の実施例の構造を説明するための図である。
【００４５】
本発明の第１の実施例に比較して、ｎ型半導体層１の表面に露出しているｐ型半導体領域３の表面に酸化膜７を形成している点に特徴がある。ｐ型半導体領域３の表面が、第１の電極５に接続されているとｐ型半導体領域３とｎ型半導体層１によるｐｎ接合から、少数キャリアが注入される場合がある。
【００４６】
本実施例では、ｐ型半導体領域３の表面と第１の電極５の間に絶縁物である酸化膜があるため、ｐ型半導体領域３とｎ型半導体層１によるｐｎ接合からの注入が完全に押さえられる。特性は、順電圧、耐圧、逆回復時間等すべて、第１の実施例とほぼ同じである。
【００４７】
次に第３の実施例について説明する。図１の第１の実施例において、ｐ型半導体領域３の表面濃度を１Ｅ１８ａｔｏｍ／ｃｍ３以下にすることにより、ｐ型半導体領域３と第１の電極の接合はショットキー障壁を形成することができる。従って、この部分は、ショットキー接合、ｐ型半導体領域３、ｎ型半導体層１の積層構造となり、高耐圧ショットキーダイオードの順方向動作のときは、このｐ型半導体領域３上にショットキー接合が逆直列となることにより、少数キャリアの注入が起こらない。即ち、実施例２の酸化膜を形成しなくてもすむ。特性は、第２の実施例と同じである。
【００４８】
次に第４の実施例について説明する。図１の基本構成をとる第１の実施例において、カソード側のｎ＋型半導体層２の不純物濃度を１Ｅ１８ａｔｏｍ／ｃｍ３以下にすることが第１の実施例と異なる。
【００４９】
図６は本発明の第４の実施例におけるショットキー接合部分の深さ方向における図３と同じ０．９Ｖの順電圧を掛けたときの注入キャリアの濃度分布である。縦軸が注入キャリアで対数で示している。横軸はｎ型半導体層１の深さを示しており、零点がｎ型半導体層１の表面部分にあたる。
【００５０】
図６の上側に示されるＡのライン群は従来の第１の例の場合であり、図６の下側に示されるＢのライン群は本発明の第４の実施例の場合である。実線ａは注入された電子、破線ｂは注入された正孔、点線ｃは不純物濃度である。
【００５１】
カソード側のｎ＋型半導体層２の不純物濃度を下げることにより、カソード側からの注入キャリア量を下げられるだけではなく、ショットキー接合であるアノード側からの注入量も少なくなり、注入量全体は、従来の第１の例、また、本発明の第１、第２、第３の実施例に比較しても大幅に少なくなっている。
【００５２】
従って、従来の例より少数キャリアの注入が大幅に少なく、若干順電圧が上がるものの、逆回復時間が大幅に短くなる。電流密度１００Ａ／ｃｍ２での順電圧を比較すると本発明の第４の実施例においては１．２０Ｖであり、従来の第１の例では０．８０Ｖであり、従来の第２の例では０．８４Ｖである。
【００５３】
また逆回復時間は本発明の第１の実施例において１とすると、従来の第１の例では３であり、従来の第２の例では１であり、本発明の第４の実施例においては１／１０になっている。
【００５４】
本発明では、少数キャリアの注入レベルをショットキー接合の障壁高さを適切に選ぶことあるいはカソード側のｎ＋型半導体層２の不純物濃度を下げることにより調節できるとしたが、ライフタイムキラーを導入し、ライフタイムとショットキー障壁高さあるいはｎ＋型半導体層２の不純物濃度の双方を考慮しショットキー障壁の高さを最適化することもできる。従って、本発明の構造であれば、ライフタイムキラーが入っていても本発明の技術的範囲に入る。
【００５５】
本発明における実施例においてプレーナ構造のｐ型半導体領域３及びｎ＋型半導体領域４について説明したが、ｎ型半導体層１に溝部を形成し上記ｐ型半導体領域３及びｎ＋型半導体領域４を形成してもよい。
【００５６】
シリコン半導体について説明したが、ゲルマニウム、ガリュウムアルセナイド、シリコンカーバイドのような他の半導体であっても本発明を適用することができる。
【００５７】
また、第１の半導体層１としてｎ型半導体層を用いた実施例について述べたが、ｐ型半導体を用いて、上記実施例のｐ型とｎ型を入れ換えた構造であっても本発明の範囲に入るのは当然である。
【００５８】
ショットキー障壁形成用の第１の電極５は金属でなくても、シリサイドや、金属間化合物、金属の固溶体であってもかまわない。
【００５９】
【発明の効果】
本発明によれば、順電圧の低いスイッチング特性に優れた、両者のトレードオフのよい高耐圧ショットキーダイオードを実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の構造を説明するための図である。
【図２】本発明の第２の実施例の構造を説明するための図である。
【図３】本発明の第１の実施例のショットキー接合部分のキャリア分布を説明するための図である。
【図４】本発明の第１の実施例のｎｐｎ部分のキャリア分布を説明するための図である。
【図５】本発明の第１の実施例のｐｎ部分のキャリア分布を説明するための図である。
【図６】本発明の第４の実施例のキャリア分布を説明するための図である。
【図７】従来の第１の例を説明するための図である。
【符号の説明】
１  ｎ型半導体層
２  ｎ＋型半導体層
３  ｐ型半導体領域
４  ｎ＋型半導体領域
５  第１の電極
６  第２の電極
７  酸化膜
【図１】
2005005485.tif 000003
【図２】
2005005485.tif 000004
【図３】
2005005485.tif 000005
【図４】
2005005485.tif 000006
【図５】
2005005485.tif 000007
【図６】
2005005485.tif 000008
【図７】
2005005485.tif 000009