(57)【要約】【課題】  シーリング部材と接する電極部位に電極保護層を形成して密封工程における電極の熱分解を防止することによって、電極抵抗の増加を防止し、不必要な電圧降下が発生せず、輝度減少及び画質の均一度低下を防止することができる平板表示素子を提供する。【解決手段】  所定の間隔をおいて対向配置される第１基板２０及び第２基板２２と、第１基板２０と第２基板２２のうちの少なくともある一つの基板上に透明導電性酸化膜で形成される電極３２と、第１基板２０と第２基板２２との間に位置してこれらを結合させるシーリング部材２１及びシーリング部材２１と重なる電極部位の上にシーリング部材２１と電極２３、２７、３３との間に形成される電極保護層４０、４２、４４とを含む。【選択図】            図２
2005215681.tif 000002
【特許請求の範囲】
【請求項１】
所定の間隔をおいて対向配置される第１基板及び第２基板と、
前記第１基板と前記第２基板のうちの少なくとも一つの基板上に透明導電性酸化膜で形成される電極と、
前記第１基板と前記第２基板との間に位置してこれらを結合させるシーリング部材と、
前記シーリング部材と重なる前記電極部位上に、前記シーリング部材と前記電極の間に形成される電極保護層と、
を含む平板表示素子。
【請求項２】
前記電極保護層は、導電性金属で形成される、請求項１に記載の平板表示素子。
【請求項３】
前記電極保護層は、アルミニウム、クロム、モリブデン、銀、金、白金、パラジウム、銅、ニッケル、タングステン、モリブデン／タングステン、モリブデン／マンガン、鉛、錫の中で選択された少なくとも一つの物質で形成される請求項２に記載の平板表示素子。
【請求項４】
前記電極保護層が真空蒸着法または印刷法によって形成される請求項１に記載の平板表示素子。
【請求項５】
前記電極保護層の幅が前記電極の幅より大きく形成される請求項１に記載の平板表示素子。
【請求項６】
前記電極保護層の幅が前記電極の幅と実質的に同一に形成される請求項１に記載の平板表示素子。
【請求項７】
前記電極保護層の幅が前記電極の幅より小さく形成される請求項１に記載の平板表示素子。
【請求項８】
前記電極保護層が一つの本体で形成される請求項７に記載の平板表示素子。
【請求項９】
前記電極保護層は間に間隔をおいて前記電極上に複数形成される請求項７に記載の平板表示素子。
【請求項１０】
前記透明導電性酸化膜はインジウムティンオキシドで形成される請求項１に記載の平板表示素子。
【請求項１１】
第１基板及び第２基板のうちの少なくとも一つの基板に透明導電性酸化膜として電極パッドを有する電極を形成し、
前記電極パッド上に導電性金属で電極保護層を形成し、そして、
前記電極保護層と前記第１基板及び前記第２基板の枠にシーリング部材を配置して前記第１基板と前記第２基板を互いに結合させる段階を含む平板表示素子の製造方法。
【請求項１２】
前記電極保護層が真空蒸着法または印刷法によって形成される請求項１１に記載の平板表示素子の製造方法。
【請求項１３】
前記電極保護層は、アルミニウム、クロム、モリブデン、銀、金、白金、パラジウム、銅、ニッケル、タングステン、モリブデン／タングステン、モリブデン／マンガン、鉛、錫の中で選択された少なくとも一つの物質で形成される、請求項１１に記載の平板表示素子の製造方法。
【請求項１４】
前記電極はインジウムティンオキシドで形成される請求項１１に記載の平板表示素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平板表示装置及びその製造方法に関し、より詳しくはシーリング部分を通過する部分の電極に電極保護層を形成することによって電極抵抗の増加を防止するので、不必要な電圧降下が発生せず、輝度減少及び画質の均一度低下を防止することができる平板表示装置及びその製造方法に関する。
【背景技術】
【０００２】
一般に、平板表示素子は大きな体積と高電圧を必要とする陰極線管と異なって、厚さが薄くて低電圧で動作する実質的に平坦な表示素子の通称であり、このような平板表示素子として電界放出表示素子（ＦＥＤ）、蛍光表示管（ＶＦＤ）、液晶表示素子（ＬＣＤ）及びプラズマ表示素子（ＰＤＰ）などがよく知られている。
【０００３】
このような平板表示素子は、通常所定の間隔をおいて上部基板及び下部基板が位置し、これら上部基板と下部基板の周辺部をシーリング部材で密封して一つの真空容器を構成して形成される。
【０００４】
前記上部基板または前記下部基板にはアノード電極、グリッド電極、カソード電極、ゲート電極などが設置され、これら電極と外部電源を連結するための電極パッドが各電極から伸びて前記シーリング部材の外部に引出されて前記上部基板または下部基板上に形成される。
【０００５】
前記でアノード電極及びゲート電極またはカソード電極は透明インジウムティンオキシド（ＩＴＯ）薄膜を利用して形成し、前記電極パッドも透明ＩＴＯ薄膜を利用して形成する。
【０００６】
従来の平板表示素子においてフリットをシーリング部材として利用して行う密封は、上部基板及び／または下部基板に前記電極及びその電極パッドが形成された状態で行い、この時、作業温度はほぼ３００℃以上に維持される。
【０００７】
しかし、３００℃以上の温度でフリットを利用して基板を密封する時には、フリットに接触された各ＩＴＯ薄膜部分は、前記フリットが焼成され硬化される過程で、その成分が分解されて初期の組成を変化させる結果が生じる。
【０００８】
ここで、フリットに接するＩＴＯ薄膜がその成分を分解されるのは、前記フリットが焼成／硬化される過程でその成分のうちの有機物を除去するために酸素を必要とするが、この必要な酸素の一部がＩＴＯ薄膜から供給されるためである。
【０００９】
このようにＩＴＯ薄膜の組成が変化すれば、当該ＩＴＯ薄膜はその固有の抵抗値を増加させ、抵抗値が増加すれば当該電極の電圧降下が招かれるので、各電極はそれ自体の機能をしなくなる。
【００１０】
その結果、平板表示素子は各電極の機能低下で輝度減少及び輝度均一度の低下などの画質特性の劣化が生じてディスプレイとしての機能が低下してしまう。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は前記のような問題点を解決するためのものであって、シーリング部材と接する電極部位に電極保護層を形成して密封工程における電極の熱分解を防止することによって、電極抵抗の増加を防止し、不必要な電圧降下が発生せず、輝度減少及び画質の均一度低下を防止することができる平板表示素子を提供することにある。
【課題を解決するための手段】
【００１２】
本発明による平板表示素子は、所定の間隔をおいて対向配置される第１基板及び第２基板と、前記第１基板と前記第２基板のうちの少なくともある一つの基板上に透明導電性酸化膜で形成される電極と、前記第１基板と前記第２基板との間に位置してこれらを結合させるシーリング部材及び前記シーリング部材と重なる前記電極部位上に、前記シーリング部材と前記電極との間に形成される電極保護層を含む。
【００１３】
前記電極保護層は、導電性金属で形成され、具体的には、アルミニウム、クロム、モリブデン、銀、金、白金、パラジウム、銅、ニッケル、タングステン、モリブデン／タングステン、モリブデン／マンガン、鉛、錫の中で選択された少なくとも一つの物質で形成することができる。
【００１４】
前記電極保護層は真空蒸着法または印刷法によって形成することができる。
【００１５】
前記電極保護層はその幅が前記電極の幅より大きく形成することができる。
【００１６】
前記電極保護層はその幅が前記電極の幅と実質的に同一に形成することができる。
【００１７】
前記電極保護層は幅が前記電極の幅より小さく形成することができ、この時、この電極保護層は一つの本体（ｓｉｎｇｌｅ  ｌａｙｅｒ）からなり、また、間に間隔をおいて前記電極上に複数形成することができる。
【００１８】
前記透明導電性酸化膜はインジウムティンオキシドからなることができる。
【００１９】
本発明による平板表示素子の製造方法は、第１基板及び第２基板のうちの少なくともある一つの基板に透明導電性酸化膜として電極パッドを有する電極を形成し、前記電極パッド上に導電性金属で電極保護層を形成し、そして、前記電極保護層の上と前記第１基板及び前記第２基板の枠にシーリング部材を配置して前記第１基板と前記第２基板を互いに結合させる段階を含む。
【発明の効果】
【００２０】
本発明による平板表示素子及びその製造方法によれば、シーリング部材による密封と排気工程が３００℃以上の温度で行なわれる場合にも電極保護層によってＩＴＯ薄膜からなる電極パッドが保護されるので熱分解が発生しない。したがって、電極パッド及びこの電極パッドを有する当該電極の抵抗が増加せず、不必要な電圧の降下が発生しない。
【００２１】
その結果、当該平板表示素子は輝度の減少、駆動電圧の減少などが発生しないので、従来に比べて画質特性の均一度が増加する効果を得ることができる。
【発明を実施するための最良の形態】
【００２２】
以下で本発明による平板表示素子の好ましい実施例を図面を参照して詳細に説明する。
【００２３】
まず、図１及び図２は本発明による平板表示装置の一実施例であって、ＦＥＡ（Ｆｉｅｌｄ  Ｅｍｉｔｔｅｒ  Ａｒｒａｙ）型電子放出素子を示す。
【００２４】
図１及び図２に示したように、前記電子放出素子は所定の間隔をおいて対向配置される第１基板２０及び第２基板２２と、前記第１基板２０及び第２基板２２の枠に位置して密封を行うシーリング部材２１と、前記第１基板２０上に絶縁層２５を間に互いに交差するパターンを形成するゲート電極２４及びカソード電極２６と、前記ゲート電極２４と交差する部分のカソード電極２６上に形成される電子放出部２８を含む。
【００２５】
また、前記電子放出素子は、前記第２基板２２上に形成されるアノード電極３２と、前記アノード電極３２の一面に所定のパターンを形成する蛍光膜３４を含む。
【００２６】
さらに、前記電子放出素子は前記蛍光膜３４の間に配置される黒色膜５０と、前記蛍光膜３４と黒色膜５０を覆いながら前記アノード電極３２上に形成される金属膜５２をさらに含むことができる。
【００２７】
本実施例で前記アノード電極３２は透明導電性酸化膜であるＩＴＯからなり、前記金属膜５２はアルミニウム（Ａｌ）薄膜からなる。
【００２８】
本発明において、アノード電極は前述したようにＩＴＯからなる場合に限られず、必要に応じては金属（例：Ａｌ）からなることもでき、この時には蛍光膜及び黒色膜が先に前記第２基板上に形成され、この金属からなるアノード電極が前記蛍光膜と黒色膜を覆いながら前記第２基板上に形成される。
【００２９】
前記ゲート電極２４、カソード電極２６及びアノード電極３２は、外部駆動電圧印加装置と電気的に連結されるために各々それらの一部分で形成されるパッド部２３、２７、３３を有している。この各パッド部２３、２７、３３は本実施例における前記電極２４、２６、３２がＩＴＯからなることによってＩＴＯからなる。
【００３０】
また、前記各パッド部２３、２７、３３は前記第１基板２０及び第２基板２２が前記シーリング部材２１によってシーリングされた状態で、前記シーリング部材２１と重なる領域を持ちながら前記シーリング部材２１を基準にしてこのシーリング部材２１の内側（前記基板によって形成される真空容器の内部領域）及び外側（前記真空容器の外部領域に前記パッド部が露出される前記第１基板または第２基板上の領域である）に配置される。
【００３１】
このような各パッド部２３、２７、３３の上であって、前記シーリング部材２１と重なる領域上には、このパッド部２３、２７、３３及び前記シーリング部材２１と接する電極保護層４０、４２、４４が各々形成される。
【００３２】
前記第１基板２０と第２基板２２の間には複数のビーム通過孔３７が所定のパターンで配列され形成されたメタルメッシュタイプのグリッド電極３６をさらに設置することができる。このグリッド電極３６を間に置いて前記第１基板２０と第２基板２２との間には、これら基板の間の間隔を一定に維持するためのスペーサ３９が配置される。便宜上図１ではグリッド電極３６とスペーサ３９の図示を省略した。
【００３３】
前記ゲート電極２４及びカソード電極２６は帯状パターンで形成され、互いに直交する方向に配列形成される。例えば、前記ゲート電極２４は図１のＹ軸方向に沿って帯状パターンで形成され、前記カソード電極２６は図１のＸ軸方向に沿って帯状パターンで形成される。
【００３４】
前記ゲート電極２４及びカソード電極２６の間には第１基板２０の全面積に渡って絶縁層２５が形成される。
【００３５】
前記ゲート電極２４とカソード電極２６が交差する領域ごとにカソード電極２６の一側周縁には電子放出部２８が形成される。
【００３６】
前記電子放出部２８は均一な厚さで形成される面電子源であって、ほぼ１０〜１００Ｖ程度の低電圧駆動条件で電子を良好に放出するカーボン系物質を利用して形成することができる。
【００３７】
前記電子放出部２８を形成するカーボン系物質としてはグラファイト、ダイアモンド、ダイアモンド状カーボン（ＤＬＣ）、カーボンナノチューブ（ＣＮＴ）、Ｃ６０（ｆｕｌｌｅｒｅｎ）などから選定して単独でまたは２種以上を組み合わせて使用することができる。特に、カーボンナノチューブは端部の曲率半径が数〜数十ｎｍ程度で極めて微細であって、１〜１０Ｖ／μｍ程度の低い電界でも電子を良好に放出するので理想的な電子放出物質として知られている。
【００３８】
一方、前記電子放出部２８はｎｍサイズ物質、例えばナノチューブ、ナノファイバー、ナノワイヤーなどを使用して形成することもできる。
【００３９】
このような電子放出部２８は前記の場合に限定されず、コーン形やエッジ形、そして薄膜フィルムエッジ形など多様な形状で形成してもよい。
【００４０】
また、前記では第１基板２０にゲート電極２４を形成し、その上に絶縁層２５を間に置いてカソード電極２６を形成すると説明したが、第１基板にカソード電極を先に形成し、その上に絶縁層を間に置いてゲート電極を形成することも可能である。この場合にはカソード電極とゲート電極の交差領域にゲート電極と絶縁層を貫通するホールを形成し、このホールによって露出されたカソード電極の表面に電子放出部を形成する。
【００４１】
前記のように構成される第１基板２０と第２基板２２はカソード電極２６と蛍光膜３４が直交するように対向した状態で所定の間隔をおいてシーリング部材２１を利用して密封接合され、その間に形成される内部空間は排気させて真空状態を維持する。
【００４２】
そして第１基板２０と第２基板２２との間隔を一定に維持するためにスペーサ３９を第１基板２０と第２基板２２との間に所定の間隔で配列して設置する。前記スペーサ３９は画素の位置及び電子ビームの経路を避けて設置するのが好ましい。
【００４３】
また、前記第１基板２０に形成されるゲート電極２４とカソード電極２６に電源を印加するための電極パッド２３、２７及び基第２基板２２に形成されるアノード電極３２に電源を印加するための電極パッドら３３はＩＴＯを利用して形成する。
【００４４】
前記電極パッド２３、２７、３３上に形成される電極保護層４０、４２、４４は導電性金属を利用して形成する。
【００４５】
前記電極保護層４０、４２、４４を形成する導電性金属としてはアルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン／タングステン（Ｍｏ／Ｗ）、モリブデン／マンガン（Ｍｏ／Ｍｎ）、鉛（Ｐｂ）、錫（Ｓｎ）などから選択して単独でまたは２種以上を混合して使用することができる。
【００４６】
前記電極保護層４０、４２、４４は真空蒸着法や印刷法などを利用して形成することができる。
【００４７】
前記で印刷法を利用して電極保護層４０、４２、４４を形成する場合には、導電性金属をペースト化して使用してもよい。
【００４８】
前記電極保護層４０、４２、４４を印刷法で形成するためにペースト化する導電性金属は粒径が数μｍ以下である微細な粒子を使用するのが好ましい。
【００４９】
本実施例で前記電極保護層４０、４２、４４は前記電極パッド２３、２７、３３がシーリング部材２１と接触することを完全に遮断できるように、前記シーリング部材２１の幅（Ｃ）より十分に広い幅（Ｄ）で形成することができる（図４参照）。ここで前記幅Ｃと幅Ｄは図１に示した矢印Ｙ方向に対する幅である。
【００５０】
また、前記電極保護層４０、４２、４４は前記電極パッド２３、２７、３３がシーリング部材２１と接触することを完全に遮断できるように前記電極パッド２３、２７、３３の幅（Ａ）より十分に広い幅（Ｂ）で形成することができる。例えば、この時前記電極保護層４０、４２、４４は前記電極パッド２３、２７、３３の上面及び両側面をカバーしながら形成することができる。ここで、前記幅Ａと幅Ｂは図１に表示した矢印Ｘ方向に対する幅である。
【００５１】
図３は本発明の実施例による平板表示素子において電極保護層の形成状態を説明するための部分拡大垂直断面図、図４は本発明の実施例による平板表示素子において電極保護層の形成状態を説明するための部分拡大水平断面図、図５は本発明の実施例による平板表示素子において電極保護層と電極パッドとの関係を説明するための部分拡大垂直断面図である。図６は本発明の実施例による平板表示素子の製造段階を示す流れ図である。
【００５２】
便宜上、図３、図４及び図５は前記ゲート電極２４に対する電極パッド２３及び電極保護層４０を例として示した。
【００５３】
そして本発明による平板表示素子製造方法の一実施例は図１、図２及び図６に示したように、第１基板２０と第２基板２２の内面にＩＴＯを利用して電極２４、２６、３２及び電極パッド２３、２７、３３を形成し（Ｐ１０）、前記電極パッド２３、２７、３３において少なくともシーリング部材２１と接する部分より広い範囲に導電性金属を蒸着または印刷して電極保護層４０、４２、４４を形成し（Ｐ２０）、前記第１基板２０及び第２基板２２の枠部分をシーリング部材２１を利用して密封する（Ｐ３０）する段階を含む。
【００５４】
前記で電極保護層４０、４２、４４を形成する過程Ｐ２０ではアルミニウム（Ａｌ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン／タングステン（Ｍｏ／Ｗ）、モリブデン／マンガン（Ｍｏ／Ｍｎ）、鉛（Ｐｂ）、錫（Ｓｎ）などの導電性金属を使用する。
【００５５】
前記導電性金属は単独でまたは２種以上を混合して使用し、真空蒸着法や印刷法などを利用して電極保護層４０、４２、４４を形成する。そして、印刷法を利用して電極保護層４０、４２、４４を形成する場合には前記導電性金属をペースト化して使用する。
【００５６】
前記の密封する過程Ｐ３０はフリットを利用して行われ、ほぼ３００℃以上の温度で行なわれる。
【００５７】
前記密封する過程Ｐ３０でほぼ３００℃以上の高熱が加えられるが、電極保護層４０、４２、４４が密封部材２１であるフリットと接触してＩＴＯからなる電極パッド２３、２７、３３は密封部材２１であるフリットと直接接触しないので熱分解が発生する可能性は非常に低く、これによって抵抗の増加が発生しない。
【００５８】
上記実施形態ではＦＥＡ型電子放出素子を例として説明したが、本発明はこれに限定されるものではなく、プラズマディスプレイパネル（ＰＤＰ）、蛍光表示管（ＶＦＤ）、有機電界発光素子（ＯＬＥＤ）、液晶表示素子（ＬＣＤ）などの多様な種類の平板表示素子にも適用できる。
【００５９】
また、上記実施形態では第１基板及び第２基板に形成される全ての電極及びこの電極が有する電極パッドが全てＩＴＯで形成され、この電極パッドに電極保護層が形成される場合を説明したが、本発明が必ずこのような場合に限定されるわけではなく、前記第１基板または第２基板に形成される少なくとも一つの電極及びこの電極が有する電極パッドがＩＴＯで形成され、この電極パッドに電極保護層が形成される場合にも適用することができる。
【００６０】
図７は本発明の変形例による平板表示素子を示す部分拡大断面図である。
【００６１】
前記のような例として図７は第１基板６０上に形成されるゲート電極６２及びこのゲート電極６２が有する電極パッド６４のみがＩＴＯで形成され、この電極パッド６４上に電極保護層６６が形成される場合を示している。
【００６２】
図８は本発明の変形例による平板表示素子を示す部分拡大断面図である。
【００６３】
また、上記実施形態の場合の他の例として図８は第２基板６８上に形成されるアノード電極７０及びこのアノード電極７０が有する電極パッド７２のみがＩＴＯで形成され、この電極パッド７２上に電極保護層７４が形成される場合を示している。
【００６４】
追加的に図９Ａ乃至図９Ｃは、本発明による電極保護層の多様なパターンを示すための断面図であって、これは図１に示した矢印Ｙ方向から見て示した図面である。これら図面では第１基板上に形成されたゲート電極の電極パッドとこの電極パッド上に形成された電極保護層を例としている。
【００６５】
まず、図９Ａは第１基板８０上に形成されたゲート電極の電極パッド８２とこの電極パッド８２上に形成された電極保護層８４が実質的に同じ幅で形成される場合を示している。
【００６６】
図９Ｂ及び図９Ｃは第１基板８６上にゲート電極の電極パッド８８と電極保護層９０が順次に配置された状態で、この電極保護層９０の幅が前記電極パッド８８の幅より小さく形成された場合を示している。
【００６７】
ここで、電極保護層９０は一つの本体で形成したり（図９Ｂ参照）、間に間隔をおいて複数に分割されて形成することもできる（図９Ｃ参照）。
【００６８】
前記では本発明による平板表示装置及びその製造方法の好ましい実施例について説明したが、本発明はこれに限定されるものではなく、特許請求の範囲と発明の詳細な説明及び添付した図面の範囲内で多様に変形して実施することができ、これも本発明の範囲に属する。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施例による平板表示素子を示す部分拡大斜視図である。
【図２】本発明の実施例による平板表示素子を示す部分拡大断面図である。
【図３】本発明の実施例による平板表示素子において電極保護層の形成状態を説明するための部分拡大垂直断面図である。
【図４】本発明の実施例による平板表示素子において電極保護層の形成状態を説明するための部分拡大水平断面図である。
【図５】本発明の実施例による平板表示素子において電極保護層と電極パッドとの関係を説明するための部分拡大垂直断面図である。
【図６】本発明の実施例による平板表示素子の製造段階を示す流れ図である。
【図７】本発明の変形例による平板表示素子を示す部分拡大断面図である。
【図８】本発明の変形例による平板表示素子を示す部分拡大断面図である。
【図９Ａ】本発明の変形例による電極保護層と電極パッドとの関係を説明するための部分拡大垂直断面図である。
【図９Ｂ】本発明の変形例による電極保護層と電極パッドとの関係を説明するための部分拡大垂直断面図である。
【図９Ｃ】本発明の変形例による電極保護層と電極パッドとの関係を説明するための部分拡大垂直断面図である。
【符号の説明】
【００７０】
２０、６０、８０、８６  第１基板、
２１  シーリング部材、
２２、６８  第２基板、
２３、２７、３３  パッド部、
２４  ゲート電極、
２５  絶縁層、
２６  カソード電極、
２８  電子放出部、
３２、７０  アノード電極、
３４  蛍光膜、
３６  グリッド電極、
３９  スペーサ、
４０、４２、４４、８４、９０  電極保護層、
５０  黒色膜、
５２  金属膜、
７２、８２、８８  電極パッド。
【図１】
2005215681.tif 000003
【図２】
2005215681.tif 000004
【図３】
2005215681.tif 000005
【図４】
2005215681.tif 000006
【図５】
2005215681.tif 000007
【図６】
2005215681.tif 000008
【図７】
2005215681.tif 000009
【図８】
2005215681.tif 000010
【図９Ａ】
2005215681.tif 000011
【図９Ｂ】
2005215681.tif 000012
【図９Ｃ】
2005215681.tif 000013