(57)【要約】【課題】汎用のＬＶＰＥＣＬ-ＩＣをＥ/Ｄ制御電圧レベルが High レベルにおいて動作 Enable となるように構成するには、カスタムのＬＶＰＥＣＬ-ＩＣを設計・製造するか、あるいは、差動増幅器等によるインバータ回路をＥ/Ｄ回路端子の前段に接続する等の処置によらなくてはならないので、小型化が困難で、コスト高になる。【解決手段】トランジスタＱ１、Ｑ２のベース間と、前記トランジスタＱ１のエミタと前記トランジスタＱ２のコレクタ間をそれぞれ接続する。システムのＥ/Ｄ制御電圧を抵抗Ｒ１と、抵抗Ｒ２とダイオードＤ１の並列回路との直列回路で分圧し、この分圧した制御電圧を前記トランジスタＱ１、Ｑ２のベースに印加し、前記トランジスタＱ１のエミタとトランジスタＱ２のコレクタとの接続点より前記システムのＥ/Ｄ制御電圧と逆極性の出力電圧を取出す。【選択図】図１
2005124020.tif 000002
【特許請求の範囲】
【請求項１】
第１と第２のトランジスタのベース間と、前記第１のトランジスタのエミタと前記第２のトランジスタのコレクタ間をそれぞれ接続し、前記第１と第２のトランジスタのベース接続点に入力電圧を印加し、前記第１のトランジスタのエミタと第２のトランジスタのコレクタとの接続点より前記入力電圧と逆極性の出力電圧を取出すようにしたことを特徴とするインバータ回路。
【請求項２】
第１と第２のトランジスタのベース間と、前記第１のトランジスタのエミタと前記第２のトランジスタのコレクタ間をそれぞれ接続し、前記第１と第２のトランジスタのベース接続点に２個の抵抗によって分圧された入力電圧を印加し、前記第１のトランジスタのエミタと第２のトランジスタのコレクタとの接続点より前記入力電圧と逆極性の出力電圧を取出すようにしたことを特徴とするインバータ回路。
【請求項３】
第１と第２のトランジスタのベース間と、前記第１のトランジスタのエミタと前記第２のトランジスタのコレクタ間をそれぞれ接続し、前記第１と第２のトランジスタのベース接続点に、２個の抵抗によって分圧されると共に該分圧点と接地間にダイオードを接続して定電圧化された入力電圧を印加し、前記第１のトランジスタのエミタと第２のトランジスタのコレクタとの接続点より前記入力電圧と逆極性の出力電圧を取出すようにしたことを特徴とするインバータ回路。
【請求項４】
請求項１乃至請求項３のいずれかに記載のインバータ回路を汎用ＬＶＰＥＣＬ−ＩＣのＥ／Ｄ制御端子に接続して、システムより供給されるレベルHighのＥ／Ｄ制御電圧で前記汎用ＬＶＰＥＣＬ−ＩＣのＥ／Ｄ機能を動作 Enable とするようにしたことを特徴とするＬＶＰＥＣＬ−ＩＣのＥ／Ｄ制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ回路に関し、特に少ない部品数で構成したＬＶＰＥＣＬ-ＩＣのＥ／Ｄ制御に用いるインバータ回路に関する。
【背景技術】
【０００２】
従来、高速度動作を必要とする装置の汎用のロジックＩＣには、ＥＣＬ（Emitter Coupled Logic）ＩＣが用いられる。中でも、ＣＭＯＳ／ＴＴＬとのインタフェース向けに仕様化され、さらに、ＣＭＯＳ／ＴＴＬの低電源電圧化に伴って、電源電圧が＋3.3Ｖの低電圧のＬＶＰＥＣＬ（Low Voltage Positive ＥＣＬ）ＩＣが、高周波領域に対応するロジックＩＣの主流として市場に提供されている。
このＬＶＰＥＣＬ-ＩＣが一般的なＥ/Ｄ（Enable/Disable）制御機能付きの汎用のＬＶＰＥＣＬ-ＩＣの場合は、Ｅ/Ｄ制御は制御電圧レベルが Low のときに動作 Enable となるように構成されている。
【０００３】
図６は、汎用の差動増幅機能を有するＬＶＰＥＣＬ-ＩＣの一例を示す概要説明図であり、（ａ）は回路構成及びピン接続図であり、（ｂ）は入出力のタイミングチャートであり、（ｃ）は外形寸法図である。
同図（ａ）に示すように、端子２、３は入力信号端、端子１、６、７は出力信号端である。そして、端子４はＥ/Ｄ制御入力信号端である。
同図（ｂ）は、入力信号（ア）と出力信号（ウ）、（エ）、（オ）とＥ/Ｄ制御信号（イ）のタイミングチャートである。同図に示されるように、制御信号（イ）のレベルが Low のときにのみ、増幅された信号（エ）と、該信号（エ）と極性が反転した信号（オ）が出力される。
【０００４】
したがって、上述のようなＥ/Ｄ制御電圧レベルが Low レベルにおいてＬＶＰＥＣＬ-ＩＣの動作 Enable となるように設定されたシステムにおいて、特定のＬＶＰＥＣＬ-ＩＣに対して、制御レベルが High の場合にＩＣ動作 Enable となるように構成する場合は、カスタムのＬＶＰＥＣＬ-ＩＣを設計・製造するか、あるいは、差動増幅器等によるインバータ回路を当該のＬＶＰＥＣＬ-ＩＣのＥ/Ｄ回路端子の前段に接続する等の処置によって対応することになる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、逆極性のＥ/Ｄ制御電圧で動作 Enable となるように構成するために、カスタムのＬＶＰＥＣＬ-ＩＣを新規開発製造して対応すれば、部品点数が増えないものの、大幅なコストアップとなってしまう。また、ＬＶＰＥＣＬ-ＩＣのＥ/Ｄ回路端子前段に汎用のインバータ回路、例えば、前述の図６のＬＶＰＥＣＬを使用する場合は、部品点数が増えて小型化に適さないばかりか、コストアップにもつながるという問題がある。
本発明は、上記課題を解決するためになされたものであって、部品点数を極力減らして小型化に適し、低コストで構成できるＬＶＰＥＣＬ-ＩＣのＥ／Ｄ制御用のインバータ回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、請求項１の発明のインバータ回路においては、第１と第２のトランジスタのベース間と、前記第１のトランジスタのエミタと前記第２のトランジスタのコレクタ間をそれぞれ接続し、前記第１と第２のトランジスタのベース接続点に入力電圧を印加し、前記第１のトランジスタのエミタと第２のトランジスタのコレクタとの接続点より前記入力電圧と逆極性の出力電圧を取出すようにしたことを特徴とする。
また、請求項２の発明のインバータ回路においては、第１と第２のトランジスタのベース間と、前記第１のトランジスタのエミタと前記第２のトランジスタのコレクタ間をそれぞれ接続し、前記第１と第２のトランジスタのベース接続点に２個の抵抗によって分圧された入力電圧を印加し、前記第１のトランジスタのエミタと第２のトランジスタのコレクタとの接続点より前記入力電圧と逆極性の出力電圧を取出すようにしたことを特徴とする。
【０００７】
請求項３の発明のインバータ回路においては、第１と第２のトランジスタのベース間と、前記第１のトランジスタのエミタと前記第２のトランジスタのコレクタ間をそれぞれ接続し、前記第１と第２のトランジスタのベース接続点には、２個の抵抗によって分圧されると共に、該分圧点と接地間にダイオードを接続して定電圧化された入力電圧を印加し、前記第１のトランジスタのエミタと第２のトランジスタのコレクタとの接続点より前記入力電圧と逆極性の出力電圧を取出すようにしたことを特徴とする。
また、請求項４の発明のＬＶＰＥＣＬ−ＩＣのＥ／Ｄ制御回路においては、請求項１乃至請求項３のいずれかに記載のインバータ回路を汎用ＬＶＰＥＣＬ−ＩＣのＥ／Ｄ制御端子に接続して、システムより供給されるレベルHighのＥ／Ｄ制御電圧で前記汎用ＬＶＰＥＣＬ−ＩＣのＥ／Ｄ機能を動作 Enableとするようにしたことを特徴とする。
【発明の効果】
【０００８】
本発明のインバータ回路によれば、トランジスタ２個、抵抗２個、ダイオード１個の５素子で構成することができる。
したがって、通常、ＬＶＰＥＣＬ-ＩＣのＥ／Ｄ制御方式は制御入力レベル low で動作 Enable であるのに対し、特定のＬＶＰＥＣＬ-ＩＣに対して、レベル High で動作 Enable となるように構成する場合、本発明のインバータ回路をそのＬＶＰＥＣＬのＥ／Ｄ制御回路に接続すれば、極めて小型・低コストのＥ／Ｄ制御回路を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明を図面に示した実施の形態に基づいて説明する。図１（ｃ）は、本発明に係わるＬＶＰＥＣＬのＥ/Ｄ制御回路に対応するインバータの実施の一形態例を示す回路図であり、（ａ）、（ｂ）は本発明の前提となる基本回路とその改良型回路である。
同図（ａ）に示す基本回路はトランジスタＱ１、Ｑ２で構成され、このトランジスタＱ１とトランジスタＱ２のベース同士が接続され、また、トランジスタＱ１のエミッタとトランジスタＱ２のコレクタとが接続されると共に、トランジスタＱ１のコレクタは電源に接続され、トランジスタＱ２のエミッタは接地された基本的なインバータ回路である。
【００１０】
前記回路において、トランジスタＱ１、Ｑ２のベース接続点に入力電圧を印加し、トランジスタＱ１、Ｑ２のエミッタ・コレクタ接続点より出力電圧を取出す。このときの同回路のインバータ回路の入出力電圧特性を図２に示す。同図に示されるように、入力電圧レベル（ＶＩＮ ）がトランジスタのＶＢＥ以上になると、入力電圧に比例して出力電圧が上昇するという問題があった。
【００１１】
図１（ｂ）は、図１（ａ）の改良型のインバータを示す回路図である。同図に示すように、本回路は図１（ａ）のインバータ回路の入力側に分圧用抵抗Ｒ１、Ｒ２を付加したものである。入力レベルを分圧することによって、図３の同インバータ回路の入出力電圧特性図に示されるように、入力レベル（ＶＩＮ ）がトランジスタのＶＢＥ以上になっても、出力電圧が一定のインバータ回路を得ることができる。また、抵抗Ｒ１、Ｒ２による分圧比によって、図３の点線で示されるように、インバータ回路のスレッショルドレベルを変更させることが可能である。
【００１２】
上述の本インバータ回路がＬＶＰＥＣＬ−ＩＣのＥ/Ｄ制御回路として機能するためには、入力レベルが1.8（ｖ）付近まで出力レベルが High であり、入力レベル 2.2（ｖ）以上で出力レベル Low になる必要がある。
図１（ｃ）は、本発明に係わるインバータ回路であり、図１（ｂ）のインバータ回路の分圧抵抗Ｒ１、Ｒ２の接続点にダイオードＤ１を追加して、出力レベルＯＮ−ＯＦＦの切り替えを急峻にしたものであり、図４は、同回路の入出力電圧特性を示す特性図である。
このように構成したインバータ回路の出力をＥ/Ｄ機能付きＬＶＰＥＣＬ-ＩＣのＥ/Ｄ制御端子に接続することによって、市販の一般的なＩＣでも入力レベルが High のときにＩＣの動作 Enable にすることが可能となる。
【００１３】
図１（ｃ）の回路図からわかるように、本インバータ回路は、回路素子がトランジスタ２個、抵抗２個、ダイオード１個の簡単な回路構成であり、汎用のインバータＩＣを使用することに比べれば、極めて小型で低コストなＬＶＰＥＣＬ-ＩＣ用のインバータ回路を実現できる。
【００１４】
図１（ｃ）に示す本発明によるインバータ回路の応用例を示す。
図５は、出力部にＬＶＰＥＣＬ−ＩＣを使用した水晶発振器の回路図であって、ＬＶＰＥＣＬ−ＩＣのＥ/Ｄ制御回路に本発明のインバータ回路を使用している。
同図に示すように、本発振器は発振回路部１１と発振出力部１２とＬＶＰＥＣＬ-ＩＣ１３とインバータ回路１４とを備えている。そして、本発振器を含むシステムにおける前記ＬＶＰＥＣＬ-ＩＣ１３のＥ/Ｄ制御は、制御電圧レベルが High の場合にＩＣ動作 Enable となるように設定されている。
発振回路部１１は、例えばコルピッツ型の水晶発振回路で構成され、該発振回路部１１の出力は発振出力部１２の抵抗Ｒ３、Ｒ４、コンデンサＣ３分圧され、分圧された２系統の信号がＬＶＰＥＣＬ-ＩＣ１３の端子２と端子３にそれぞれ入力される。
【００１５】
入力した２系統の入力は、前記ＬＶＰＥＣＬ-ＩＣ１３において増幅されて、それぞれ端子７、端子６より取出される。前記ＬＶＰＥＣＬ-ＩＣ１３の端子４はＥ/Ｄ制御信号入力端であり、入力レベル Low で該ＬＶＰＥＣＬ-ＩＣ１３は動作 Enable に制御される。
ここで、図５のＥ/Ｄ Cont 端には、通常とは逆に High レベルで動作 Enable となるよう制御信号が設定されており、このＥ/Ｄ制御信号に対応するために、該ＬＶＰＥＣＬ-ＩＣ１３のＥ/Ｄ制御端子（端子４）回路に本発明に係わるインバータ回路１４が接続されている。
このように構成することによって、Ｅ/Ｄ Cont端の High レベルの制御信号によって、前記ＬＶＰＥＣＬ-ＩＣ１３は動作 Enable となって、端子７、６より出力信号（ＯＵＴ１、ＯＵＴ２）を取出すことができる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係わるＬＶＰＥＣＬのＥ/Ｄ制御回路に対応するインバータの実施の一形態例を示す回路図で、（ａ）、（ｂ）はその原理を説明するための基本回路と改良型回路図、（ｃ）が本発明のインバータの回路図。
【図２】図１（ａ）のインバータ回路の入出力電圧特性図。
【図３】図１（ｂ）のインバータ回路の入出力電圧特性図。
【図４】図１（ｃ）のインバータ回路の入出力電圧特性図。
【図５】本発明に係わるインバータ回路の応用例を示す、Ｅ/Ｄ制御回路に本発明のインバータ回路を使用したＬＶＰＥＣＬ−ＩＣを出力部に備えた水晶発振器の回路図。
【図６】汎用の差動増幅機能を有するＬＶＰＥＣＬ-ＩＣの一例を示す概要説明図で，（ａ）は回路構成及びピン接続図、（ｂ）は入出力信号のタイミングチャート、（ｃ）は外形寸法図。
【符号の説明】
【００１７】
１１・・発振回路部、      １２・・発振出力部、      １３・・ＬＶＰＥＣＬ-ＩＣ、
１４・・インバータ回路、
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５・・コンデンサ、        Ｄ１・・ダイオード、
Ｑ１、Ｑ２・・トランジスタ、            Ｒ１、Ｒ２、Ｒ３、Ｒ４・・抵抗
【図１】
2005124020.tif 000003
【図２】
2005124020.tif 000004
【図３】
2005124020.tif 000005
【図４】
2005124020.tif 000006
【図５】
2005124020.tif 000007
【図６】
2005124020.tif 000008