(57)【要約】    【課題】  ボンディングパッドと信号パターンを接続するワイヤ長を極力短くすることができる半導体装置を提供する。    【解決手段】  外部端子と電気的に接続される信号パターン４０とチップ２０の間に電源電位供給用パターン５０と接地電位供給用パターン６０を有する半導体装置であって、信号パターン４０のうち、高速信号に接続される信号パターン４０とチップ２０のボンティングパッド３０間の電源電位供給用パターン５０と接地電位供給用パターン６０に切り欠き部分７０を設け、この切り欠き部分７０に外部端子と電気的に接続されると共に半導体チップのパッドとワイヤ接続される新たなボンディングパッド８０を設ける構造とする。【選択図】    図１
2005277144.tif 000002
【特許請求の範囲】
【請求項１】
外部端子と電気的に接続されるチップ搭載面に形成された信号パターンと半導体チップの間に電源パターンを有する半導体装置であって、
前記信号パターンと前記半導体チップ間の前記電源パターンに切り欠き部分を設け、当該切り欠き部分に、外部端子と電気的に接続されると共に前記半導体チップのパッドとワイヤ接続されるボンディングパッドを設けたことを特徴とする半導体装置。
【請求項２】
前記切り欠き部分に設けた前記ボンディングパッドと電気的に接続される外部端子は、ＵＳＢ２．０規格以上の高速な信号に接続されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記電源パターンは、電源電位供給用パターンと接地電位供給用パターンとから成り、前記切り欠き部分は、前記電源電位供給用パターンと前記接地電位供給用パターンのうち、少なくともいずれか一方を切り欠いたものであることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
外部端子と電気的に接続されるチップ搭載面に形成された信号パターンとチップ搭載領域の間に電源パターンを有する半導体パッケージであって、
前記信号パターンと前記チップ搭載領域のボンティングパッド間の前記電源パターンに切り欠き部分を設け、当該切り欠き部分に新たなボンディングパッドを設けたことを特徴とする半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部端子と電気的に接続されるチップ搭載面に形成される信号端子とチップ搭載領域の間に電源用パターンを有する構造の半導体パッケージ、半導体装置に関する。
【背景技術】
【０００２】
従来、集積回路の半導体パッケージにおいては、図６に示すように、ＰＢＧＡ(Plastic Ball Grid Array)パッケージ等の半導体パッケージにあっては、配線基板のチップ搭載領域を取り囲むように、チップに対して電源を供給するための電源電位供給用パターンと接地のための接地電位供給用パターンが形成されている。
【０００３】
そして、電源電位供給用パターンと接地電位供給用パターンの外側に、半導体パッケージの外部端子と電気的に接続される信号パターンを形成した構造となっている。
【０００４】
このような構造の半導体パッケージでは、図６に示すように、電源電位供給用パターン５０と接地電位供給用パターン６０を形成する構造上、それらの幅の分だけの搭載されるチップ２０のボンディングパッド３０と信号パターン４０との距離、すなわち、搭載されるチップ２０のボンディングパッド３０と信号パターン４０を接続するワイヤ１００の長さが大きくなる。なお、信号パターン４０は、スルーホールを介して半導体パッケージ裏面に形成される外部端子と接続される。
【０００５】
このような、配線基板のチップ搭載領域を取り囲むように、電源供給用の配線パターンを有する半導体装置の例が、例えば特開２００１−１１０８３７号公報（特許文献１）に開示されている。
【０００６】
また、従来の半導体装置におけるワイヤ長増大を抑止する技術としては、例えば特開平４−２２１８３７号公報（特許文献２）に開示される方法がある。この特許文献２に示される半導体装置においては、半導体チップのパッドの配置を、上段のワイヤ長の長い列と下段のワイヤ長の短い列の２列としたものである。
【特許文献１】特開２００１−１１０８３７号公報
【特許文献２】特開平４−２２１８３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した従来の半導体パッケージにあっては、以下に述べるような問題点がある。
【０００８】
上記半導体パッケージのチップが高速信号のデータ伝送（例えば、高速シリアルインターフェースであるＵＳＢ２．０規格等に代表される高速信号のデータ伝送）をサポートするチップである場合、上記のように、電源電位供給用パターンと接地電位供給用パターンを形成する構造上、その分だけボンディングパッドと信号パターンとの距離、すなわち、ボンディングパッドと信号パターンを接続するワイヤの長さが大きくなることにより、信号にオーバーシュート・アンダーシュートが乗り易くなる結果として信号特性が著しく劣化する可能性があった。
【０００９】
これは、ボンディングワイヤによる余分なインピーダンスのＬ成分の影響によりインピーダンスに不整合を起こすためである。このことは、高速シリアルインターフェースであるＵＳＢ２．０規格等に代表される高速信号のデータ伝送において特に大きな問題となる。なお、インピーダンスのＬ成分は、信号パターンの長さよりもボンディングワイヤの長さに支配的に依存する。
【００１０】
また、特許文献１に開示される技術を用いた場合でも、電源用パターンと接地用パターンを形成する半導体パッケージの構造上、ボンディングパッドと信号パターンを接続するワイヤの長さが大きくなり、上記と同様の問題点が残る。
【００１１】
本発明の目的は、外部端子と電気的に接続されるチップ搭載面に形成された信号パターンである信号端子とチップの間に電源パターンを有する半導体装置及び半導体パッケージにあって、ボンディングパッドと信号端子を接続するワイヤ長を極力短くすることができる半導体装置及び半導体パッケージを提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成する本発明は、外部端子と電気的に接続されるチップ搭載面に形成された信号パターンと半導体チップの間に電源パターンを有する半導体装置であって、信号パターンと半導体チップ間の電源パターンに切り欠き部分を設け、当該切り欠き部分に、外部端子と電気的に接続されると共に半導体チップのパッドとワイヤ接続されるボンディングパッドを設けた構造としている。
【００１３】
また、他の態様によれば、電源パターンは、電源電位供給用パターンと接地電位供給用パターンとから成り、切り欠き部分は、電源電位供給用パターンと接地電位供給用パターンのうち、少なくともいずれか一方を切り欠いたものである。
【００１４】
これにより、本発明の半導体装置によれば、高速信号に接続される信号パターンとボンディングパッドとを接続するためのワイヤの長さを極力短くすることが可能となる。
【発明の効果】
【００１５】
本発明の半導体装置によれば、以下に述べるような優れた効果が得られる。
【００１６】
従来の基板を用いて高速信号を伝送する信号線パターンを搭載されるチップのボンディングパッドとワイヤボンディングによって接続する場合に比べ、高速信号に接続される信号パターンとボンディングパッドとを接続するためのワイヤの長さを極力短くすることが可能となる。これにより、例えば、高速シリアルインターフェースであるＵＳＢ２．０規格等に代表される高速信号のデータ伝送用に使用される高速信号用の信号パターンのボンディングワイヤ長を可能な限り短く保つことができることから、ボンディングワイヤによる余分なインピーダンスのＬ成分を削減でき、インピーダンスの不整合を抑えることができ、特にオーバーシュート、アンダーシュートによる波形の乱れを改善することができる。
【実施例１】
【００１７】
以下、本発明の好ましい実施例について図面を参照して詳細に説明する。
【００１８】
図１は、本発明の第１の実施例による半導体パッケージにチップを搭載した半導体装置の特徴的な平面の一部拡大図である。
【００１９】
従来における半導体装置では、図６に示すように、チップのボンティングパッド３０と上記信号線用パターン４０とをワイヤ１００によってワイヤボンティングすることで電気的に接続する。
【００２０】
本実施例では、図１に示すように、信号端子である信号線用パターン４０のうち、高速シリアルインターフェースであるＵＳＢ２．０規格（仕様書（Universal Serial Bus Specification Revision 2.0）により規定される規格）等による高速信号のデータ伝送用に使用される信号線用パターン４０とチップ２０のボンティングパッド３０間における電源電位供給用パターン５０と接地電位供給用パターン６０の一部を切り欠き、その切り欠き部分７０に、ボンティングパッド３０のうち、上記高速信号のデータ伝送用に使用されるパッドに対応させて、新たなボンディングパッド８０を設けている。
【００２１】
これら電源電位供給用パターン５０と接地電位供給用パターン６０は、半導体パッケージ（配線基板（ＰＢＧＡ基板））裏面に形成される外部電源端子又は外部接地端子と数箇所のスルーホールを介して各々接続されている。また、電源電位供給用パターン５０と接地電位供給用パターン６０は、チップ２０上のボンティングパッド３０のうち、電源パッドと接地用パッドに各々ワイヤ接続される。
【００２２】
上記切り欠き部分７０の寸法は、新たに設けるボンディングパッド８０の数に応じて任意に変更する。また、図示の例では、新たなボンディングパッド８０の数については、図示の例では４としているが、高速信号のデータ伝送用に使用されるボンディングパッド３０の数に応じて適宜変更できる。
【００２３】
上記ボンディングパッド８０は、接続される信号が対応している信号線用パターン４０と配線パターンによって接続され、さらに、ワイヤボンディングによってチップ２０のボンディングパッド３０と接続される。また、ボンディングパッド８０は、半導体パッケージ裏面の外部端子とスルーホールを介して電気的に接続されている。
【００２４】
上記のように本実施例の半導体装置によれば、電源電位供給用パターン５０と接地電位供給用パターン６０の切り欠き部分７０に新たにボンティングパッド８０を設け、このボンディングパッド８０とチップ２０のボンディングパッド３０をワイヤボンディングにより接続する構造としたので、信号線パターン４０をチップ２０のボンディングパッド３０とワイヤボンディングによって接続する場合に比べ、ワイヤの長さを極力短くすることが可能となる。
【００２５】
そして、このことにより、例えば、高速シリアルインターフェースであるＵＳＢ２．０規格等による高速信号のデータ伝送用に使用される高速信号用の信号端子のボンディングワイヤ長を可能な限り短く保つことができることから、ボンディングワイヤによる余分なＬ成分を削減でき、インピーダンスの不整合を抑えることができ、特にオーバーシュート、アンダーシュートによる波形の乱れを改善することができる。
【００２６】
図３の（Ａ）は本発明を適用しない従来の半導体装置の高速信号用の信号端子に信号を伝送させた場合のアイパターンの結果を示し、（Ｂ）は本発明を適用することでボンディングワイヤ長を短くした半導体装置の高速信号用の信号端子に信号を伝送させた場合のアイパターンの結果を示している。
【００２７】
ここで、アイパターンとは、データ通信中の差動信号の軌跡を一周期毎に繰り返し重ねたものであり、図３に示すアイパターンは、高速シリアルインターフェースであるＵＳＢ２．０規格（仕様書（Universal Serial Bus Specification Revision 2.0）により規定される規格）によるＤＰ、ＤＭの二本の信号の差動によりデータ転送し、一周期毎のＤＰ−ＤＭ信号の軌跡を重ね合わせたものである。このようなアイパターンのＤＰ−ＤＭ信号の軌跡から、ＵＳＢ２．０で規定される規格を満たしているかどうかを検証することができる。ＵＳＢ２．０のアイパターンについては、ＵＳＢＩＦ（USB Implementers Forum）の仕様書（Universal Serial Bus Specification Revision 2.0）の第７章の１．２．２項（High-speed Signaling Eye Patterns and Rise and Fall Time）により規定されている。
【００２８】
図３の（Ａ）に示す従来の半導体装置では、（１）と（２）の部分でオーバーシュート、アンダーシュートによる波形の大きな乱れが発生し、規格割れを起こしているのに対し、本発明を適用した半導体装置では、オーバーシュート、アンダーシュートによる波形の乱れが効果的に抑えられ、規格を満たしている。
【実施例２】
【００２９】
図２は、本発明の第２の実施例による半導体パッケージにチップを搭載した半導体装置の平面の一部拡大図である。
【００３０】
第２の実施例において、上記第１の実施例と共通の構成については同じ参照符号を付し、その説明を省略する。
【００３１】
本実施例の半導体パッケージによれば、電源電位供給用パターン５０と接地電位供給用パターン６０の切り欠き部分７０に、ボンティングパッド３０のうち、高速信号のデータ伝送用に使用されるパッドに対応させて、新たなボンディングパッド９０と、さらに半導体パッケージ裏面の外部端子と電気的に接続されるスルーホールとこのボンディングパッド９０との間を接続する信号配線９５を配置した構成としている。
【００３２】
新たなボンディングパッド９０は、電源電位供給用パターン５０よりもチップ２０寄りに配置され、このボンディングパッド９０に、電源電位供給用パターン５０の外側まで延びる信号配線９５が接続されている。この信号配線９５の先端が半導体パッケージ裏面の外部端子と電気的に接続されるスルーホールの位置に対応している。
【００３３】
この第２の実施例による半導体装置によれば、外部端子と接続されるスルーホールとボンディングパッド９０との間を接続する信号配線９５を設けることにより、切り欠き部７０の電源電位供給用パターン５０よりもチップ２０寄りにボンディングパッド９０を配置した構造としたので、第１の実施例よりも、さらにボンディングパッド３０と接続するためのワイヤの長さを短くすることができる。
【実施例３】
【００３４】
上述した第１の実施例では、信号線用パターン４０とチップ２０の間には、電源電位供給用パターン５０と接地電位供給用パターン６０の２本が敷設された構造の半導体装置について説明したが、この第３の実施例による半導体装置では、図４に示すように、接地電位供給用パターン６０を省き、電源電位供給用パターン５０のみを有する構造となっている。
【００３５】
第３の実施例による半導体装置は、図４に示すように、信号端子である信号線用パターン４０のうち、ＵＳＢ２．０規格等の高速信号のデータ伝送用に使用される信号線用パターン４０とチップ２０のボンティングパッド３０間における電源電位供給用パターン５０の一部を切り欠き、その切り欠き部分７０ａに、チップ２０のボンティングパッド３０のうち、高速信号のデータ伝送用に使用されるパッドに対応させて、新たなボンディングパッド８０ａを設けている。
【００３６】
この第３実施例の半導体装置でも、電源電位供給用パターン５０の切り欠き部分７０ａに新たにボンティングパッド８０ａを設け、このボンディングパッド８０ａとチップ２０のボンディングパッド３０をワイヤボンディングにより接続する構造としたので、高速信号用の信号端子のボンディングワイヤ長を可能な限り短く保つことができ、ボンディングワイヤによる余分なＬ成分を削減でき、インピーダンスの不整合を抑えることができる。
【実施例４】
【００３７】
第２の実施例では、信号線用パターン４０とチップ２０の間には、電源電位供給用パターン５０と接地電位供給用パターン６０の２本が敷設された構造の半導体装置について説明したが、この第４の実施例による半導体装置では、図５に示すように、接地電位供給用パターン６０を省き、電源電位供給用パターン５０のみを有する構造となっている。
【００３８】
第４の実施例の半導体装置は、図５に示すように、電源電位供給用パターン５０の切り欠き部分７０ａに、ボンティングパッド３０のうち、高速信号のデータ伝送用に使用されるパッドに対応させて、新たなボンディングパッド９０ａと、さらに半導体パッケージ裏面の外部端子と電気的に接続されるスルーホールとこのボンディングパッド９０ａとの間を接続する信号配線９５ａを配置した構成としている。
【００３９】
この第４実施例の半導体装置でも、第２の実施例と同様、外部端子と接続されるスルーホールとボンディングパッド９０ａとの間を接続する信号配線９５ａを設けることにより、切り欠き部７０ａの電源電位供給用パターン５０よりもチップ２０寄りにボンディングパッド９０ａを配置した構造としたので、第３の実施例よりも、さらにボンディングパッド３０と接続するためのワイヤの長さを短くすることができる。
【００４０】
なお、上記第１の実施例から第４の実施例では、半導体パッケージにチップを搭載した半導体装置について説明したが、半導体パッケージとして本発明を適用して提供することも可能である。
【００４１】
以上好ましい実施例をあげて本発明を説明したが、本発明は必ずしも上記実施例に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施例による半導体装置の特徴的な構造を示す一部拡大図である。
【図２】本発明の第２の実施例による半導体装置の特徴的な構造を示す一部拡大図である。
【図３】本発明を適用した半導体装置と従来の半導体装置におけるアイパターンの比較を示す図である。
【図４】本発明の第３の実施例による半導体装置の特徴的な構造を示す一部拡大図である。
【図５】本発明の第４の実施例による半導体装置の特徴的な構造を示す一部拡大図である。
【図６】従来の半導体装置の構造を示す一部拡大図である。
【符号の説明】
【００４３】
２０：チップ
３０：ボンディングパッド
４０：信号線用パターン
５０：電源電位供給用パターン
６０：接地電位供給用パターン
７０、７０ａ：切り欠き部分
８０、８０ａ、９０、９０ａ：新たなボンディングパッド
９５、９５ａ：信号配線
【図１】
2005277144.tif 000003
【図２】
2005277144.tif 000004
【図３】
2005277144.tif 000005
【図４】
2005277144.tif 000006
【図５】
2005277144.tif 000007
【図６】
2005277144.tif 000008