(57)【要約】【課題】  高速で動作する回路をより安定させた混成集積回路装置を提供する。【解決手段】  本発明の混成集積回路装置１０は、表面が絶縁処理された回路基板１１と、回路基板１１の表面に形成された導電パターン１２と、導電パターン１２の所望の箇所に配置されて導電パターン１２と電気的に接続された回路素子１５と、導電パターン１２に固着されて外部に導出する複数個のリード１４とを具備し、外部に導出する方のリード１４の端部は、回路基板１１の表面とは異なる平面上に、回路基板に対して略平行に延在することを特徴とする【選択図】  図１
2005277174.tif 000002
【特許請求の範囲】
【請求項１】
表面が絶縁処理された回路基板と、
前記回路基板の表面に形成された導電パターンと、
前記導電パターンの所望の箇所に配置されて前記導電パターンと電気的に接続された回路素子と、
前記導電パターンに固着されて外部に導出する複数個の接続手段とを具備し、
前記接続手段を用いて実装基板に面実装することを特徴とする混成集積回路装置。
【請求項２】
前記外部電極は、一方が前記導電パターンに固着されたリードであり、
外部に導出する方の前記リードの端部は、前記回路基板の表面とは異なる平面上に、前記回路基板に対して略平行に延在することを特徴とする混成集積回路装置。
【請求項３】
前記リードの端部は、前記回路素子が実装される方向と同じ方向に突出して延在することを特徴とする請求項２記載の混成集積回路装置。
【請求項４】
前記リードは、ガルウイング状に形成されることを特徴とする請求項２記載の混成集積回路装置。
【請求項５】
前記回路基板の下方に対応する領域の前記実装基板の表面に回路素子を配置することを特徴とする請求項１記載の混成集積回路装置。
【請求項６】
前記回路基板の下方に対応する領域の前記実装基板の表面に導電路を形成し、
前記導電路を接地電位と接続することを特徴とする請求項４記載の混成集積回路装置。
【請求項７】
表面が絶縁処理された回路基板と、
前記回路基板の表面に形成された導電パターンと、
前記導電パターンの所望の箇所に配置されて前記導電パターンと電気的に接続された回路素子と、
前記回路基板の周辺部にて前記導電パターンに固着されて外部に導出する複数個の接続手段とを具備し、
前記接続手段は、入力信号が入力される第１の接続手段と、前記入力信号に制御された出力信号が出力される第２の接続手段とを含み、
前記第１の接続手段と前記第２の接続手段とは、相対向する前記回路基板の周辺部に固着されることを特徴とする混成集積回路装置。
【請求項８】
前記入力信号を増幅することにより前記出力信号を生成する回路が前記導電パターンおよび前記回路素子により形成され、
前記回路は、前記第1の接続手段および前記第２の接続手段に挟まれる領域の前記回路基板の表面に形成されることを特徴とする請求項７記載の混成集積回路装置。
【請求項９】
前記回路基板の表面には、複数個の前記回路が並設されることを特徴とする請求項８記載の混成集積回路装置。
【請求項１０】
前記接続手段はリードであることを特徴とする請求項７記載の混成集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は混成集積回路装置に関し、特に、外部に導出するリードを有する混成集積回路装置に関するものである。
【背景技術】
【０００２】
図６を参照して、従来の混成集積回路装置１００の構成を説明する。図６（Ａ）は従来の混成集積回路装置１００の平面図であり、図６（Ｂ）はその実装構造を示す断面図である（下記特許文献１参照）。
【０００３】
図６（Ａ）を参照して、アルミニウム等の金属から成る回路基板１０１の表面には、絶縁層を介して導電パターン１０２が形成されており、導電パターン１０２の所定の箇所に回路素子１０５が実装されることにより所望の混成集積回路が実現されている。ここで、回路素子１０５としては、ＩＣ、チップ抵抗、チップコンデンサ、パワートランジスタ等が採用され、フェイスアップで実装されるトランジスタは金属細線１０３を介して導電パターン１０２と電気的に接続されている。導電パターン１０２から成るパッド１０２Ａは、回路基板１０１の１側辺に複数個が形成され、この箇所には、半田等のロウ材を介してリード１０４が固着される。
【０００４】
図６（Ｂ）を参照して、リード１０４を実装基板１１１に穿設された孔に挿入されることで、混成集積回路装置１００は、実装基板１１１に固着されて電気的接続が行われている。また、振動等によるリード１０４の曲折を防止するために、リード１０４は湾曲した形状を呈している。
【０００５】
図７を参照して、上述した混成集積回路装置１００に形成される回路の一例を説明する。図７は、回路基板１０１の表面に形成される回路の概要を示す概念図である。
【０００６】
ここでは、回路基板１０１の表面には、リード１０４から入力された信号を増幅して再びリード１０４から出力する増幅回路であるチャンネルＣＨが複数個形成されている。このような回路構成のチャンネルが３つ構成されている。
【０００７】
第1のチャンネルＣＨ１は、回路基板１０１の中間部付近に形成されている。第２のチャンエルＣＨ２は、第1のチャンネルＣＨ１を囲むように形成されている。第３のチャンネルＣＨ３は、第２のチャンネルＣＨ２を囲むように形成されている。
【特許文献１】特開２０００−１２９８７号公報（第４頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した混成集積回路装置１００では、リード１０４Ａが長いために、インダクタンス成分が発生してしまい、このことが、装置全体の動作を不安定にしていた。また、装置全体は垂直に直立した状態で実装基板に固着されるために、このことが、混成集積回路装置が内蔵されるセットの薄型化を阻害していた。
【０００９】
また、回路基板１０１の１つの辺にリード１０４を固着された場合において、回路基板１０１に複数個のチャンネルを形成すると、各チャンネルの長さが不均一になり、電気信号の遅延等の問題が発生する恐れがあった。更にまた、各チャンネルの長さを均一にするためには、ジャンパー線等を用いて配線同士を交差させるための手段が必須となり、このことが新たな工数の増加や、インダクタンスの発生源となる恐れがあった。
【００１０】
更に、混成集積回路装置に入力される入力信号と、混成集積回路装置から出力される出力信号との電圧が大きく相違する場合がある。この場合において、入力信号が通過するリードと出力信号が通過するリードとを隣接させた場合、何れかの信号が他方のノイズの影響を受けてしまう問題があった。
【００１１】
本発明は、上記した問題を鑑みて成されたものである。従って、本発明の主な目的は、安定して動作するためのリードを有する混成集積回路装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の混成集積回路装置は、表面が絶縁処理された回路基板と、前記回路基板の表面に形成された導電パターンと、前記導電パターンの所望の箇所に配置されて前記導電パターンと電気的に接続された回路素子と、前記導電パターンに固着されて外部に導出する複数個の接続手段とを具備し、前記接続手段を用いて実装基板に面実装することを特徴とする。本発明での接続手段とは、内部に構成される電気回路と外部とを電気的に導通させる為の手段である。この接続手段としては、半田等のロウ材、リード等を採用することが可能である。
【００１３】
更に、本発明の混成集積回路装置は、前記外部電極は、一方が前記導電パターンに固着されたリードであり、外部に導出する方の前記リードの端部は、前記回路基板の表面とは異なる平面上に、前記回路基板に対して略平行に延在することを特徴とする。
【００１４】
更に、本発明の混成集積回路装置は、前記リードの端部は、前記回路素子が実装される方向と同じ方向に突出して延在することを特徴とする。
【００１５】
更に、本発明の混成集積回路装置は、前記リードは、ガルウイング状に形成されることを特徴とする。
【００１６】
更に、本発明の混成集積回路装置は、前記回路基板の下方に対応する領域の前記実装基板の表面に回路素子を配置することを特徴とする置。
【００１７】
更に、本発明の混成集積回路装置は、前記回路基板の下方に対応する領域の前記実装基板の表面に導電路を形成し、前記導電路を接地電位と接続することを特徴とする。
【００１８】
更に、本発明の混成集積回路装置は、表面が絶縁処理された回路基板と、前記回路基板の表面に形成された導電パターンと、前記導電パターンの所望の箇所に配置されて前記導電パターンと電気的に接続された回路素子と、前記回路基板の周辺部にて前記導電パターンに固着されて外部に導出する複数個の接続手段とを具備し、前記接続手段は、入力信号が入力される第１の接続手段と、前記入力信号に制御された出力信号が出力される第２の接続手段とを含み、前記第１の接続手段と前記第２の接続手段とは、相対向する前記回路基板の周辺部に固着されることを特徴とする。
【００１９】
更に、本発明の混成集積回路装置は、前記入力信号を増幅することにより前記出力信号を生成する回路が前記導電パターンおよび前記回路素子により形成され、前記回路は、前記第1の接続手段および前記第２の接続手段に挟まれる領域の前記回路基板の表面に形成されることを特徴とする。
【００２０】
更に、本発明の混成集積回路装置は、前記回路基板の表面には、複数個の前記回路が並設されることを特徴とする。
【００２１】
更に、本発明の混成集積回路装置は、前記接続手段はリードであることを特徴とする。
【発明の効果】
【００２２】
本発明では、以下に示すような効果を奏することができる。
【００２３】
半田等のロウ材を介してリードの先端部を実装基板に対して固着させることで、混成集積回路装置の面実装を行うことができる。従って、従来例に比較してリードの長さを短くすることが可能となる。このことから、リードに発生するインダクタンス成分に起因した回路の誤動作等を抑止することが出来る。更に、装置全体の面実装を行うことが出来るので、実装基板への実装を容易にすることが出来る。
【００２４】
更に、入力信号が通過する第1のリードに対向した回路基板の周辺部に、この入力信号に制御される出力信号が通過する第２のリードを設けたので、電気信号の遅延の問題を回避することが出来る。更にまた、複数のチャンネルを回路基板の表面に設ける場合は、このチャンネルを並列させることにより、チャンネル同士の経路の長さを均一化することが出来る。
【発明を実施するための最良の形態】
【００２５】
図１を参照して、混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０の斜視図であり、図１（Ｂ）その実装形態を示す断面図である。図１（Ｃ）は、他の実装形態を示す断面図である。
【００２６】
図１（Ａ）および図１（Ｂ）を参照して、回路基板１１の材料としては、アルミや銅等の金属が採用される。また、回路基板１１の材料として合金を採用しても良い。ここでは、アルミからなる回路基板１１を採用し、例えばその両面はアルマイト処理されている。絶縁層１７は、回路基板１１の表面に形成されており、導電パターン１２と回路基板１１とを絶縁させる働きを有する。また、回路素子１５から発せられる熱を積極的に回路基板１１に伝達させるために、絶縁層１７にはアルミナが高充填されている場合もある。ここで、絶縁等を目的としてアルミ基板の表面に形成されるＡＬ２Ｏ３等の酸化物は必ずしも必要では無い。従って、回路基板の表面は他の絶縁処理が施されても良い。また、回路基板１１は、その表面に形成された絶縁層１７を貫通して、導電パターン１２と電気的に接続されても良い。この場合は、回路基板１１を接地電位と接続することにより、表面に形成される電気回路の動作の安定化を行うことが出来る。
【００２７】
また、上述した回路基板１１としは、金属から成る基板の他にも、フレキシブルシート、プリント基板、セラミック基板等の他の種類の基板を採用することも可能である。更に、回路基板１１の表面に多層の配線構造の導電パターン１２を構成することも出来る。
【００２８】
導電パターン１２は、絶縁層１７の表面に設けられており、銅等の金属から形成されている。導電パターン１２の所定の箇所には回路素子１５が固着され、回路基板１１の側辺には、導電パターン１２から成るパッド１２Ａが複数個配置されている。導電パターン１２の所定の箇所に回路素子１５が固着されることで所定の電気回路が、回路基板１１上に形成されている。例えば、複数個のブリッジ回路が、回路基板１１の表面に形成されても良い。また、導電パターン１２は、電気的接続箇所を除いて樹脂被膜で覆われても良い。
【００２９】
回路素子１５は、導電パターン１２の所定の箇所に、半田等のロウ材を介して実装される。回路素子１５としては、受動素子、能動素子または回路装置等を全般的に採用することができる。また、パワー系の素子を実装する場合は、導電パターン上に固着されたヒートシンク上にその素子が実装されても良い。フェイスアップで実装されるトランジスタおよびＩＣは、金属細線１３を介して導電パターン１２と電気的に接続されている。また、樹脂パッケージされたＩＣが回路素子１５として導電パターン１２に固着されても良い。回路素子１５の一例としては、パワー系のスイッチング素子とそれを制御するＩＣを採用することが出来る。
【００３０】
本願に適用可能な半導体素子は、例えばＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）であり、更に好適には、５０Ｖ以上の振幅でスイッチングするパワーＭＯＳＦＥＴ、あるいは、低振幅で高速に動作する半導体素子を採用することができる。更に、半導体素子としては、ブリッジ回路を構成するものを採用することができる。
【００３１】
封止樹脂１６は回路基板１１の表面に形成された導電パターン１２及び回路素子１５を被覆している。ここでは、回路基板１１の表面のみにポッティングにより封止樹脂１６が形成されている。また、回路基板１１の全ての面を覆うように封止樹脂１６を形成しても良い。このことにより、装置全体の耐湿性を向上させることが出来る。
【００３２】
リード１４は、半田等のロウ材を介して導電パターン１２より成るパッド１２Ａに固着されており、例えば外部との電気的入力・出力を行う働きを有する。即ち、リード１４は、接続手段として機能している。ここでは、回路基板１１の対向する長手方向の２辺にリード１４を設けている。更に、リード１４は、一端が導電パターンから成るパッド１２Ａに固着され、他端が回路基板１１に対して略平行に延在している。また、リード１４はガルウイング状に形成されている。即ち、パッド１２Ａと導電路３１に当接する部分が回路基板１１に対して平行に形成され、その中間部が回路基板１１に対して斜めに延在している。また、接続手段としてのリード１４の代替として、半田等のロウ材を採用することも可能である。
【００３３】
図１（Ｂ）を参照して、上記した混成集積回路装置１０の実装構造を説明する。ここでは、実装基板３０の表面に形成された導電路３１に混成集積回路装置１０が実装されている。混成集積回路装置１０は、リード１４の先端部分がロウ材を介して接着されることで、実装基板３０に面実装されている。従って、混成集積回路装置１０を、面実装を行う部品の一つとして、他の実装回路部品と同じ扱いをすることが出来る。即ち、従来例のようなリードを実装基板に挿入させる実装構造と比較すると、実装の工程を容易に行うことが出来る。ここでは、リード１４は、回路素子１５が実装される方向と同じ方向に突出してガルウイングの形状を呈している。
【００３４】
上述したリード１４の構成により、従来例と比較して、リード１４を短くすることが出来る。従って、リード１４に高周波の電気信号を通過させた場合でも、リード１４から発生するインダクタンスの量を小さくすることが可能となる。このことから、回路基板１１の表面に形成された電気回路の動作を安定化させることが出来る。特に、混成集積回路装置に入力される入力信号を考えると、デジタル信号である入力信号の周波数が数百キロヘルツである場合、このデジタル信号を構成するスペクトラム成分は、数メガヘルツの成分を含む。従って、このような極めて高周波の電気信号が通過する場合においては、上述した形状のリード１４を採用して、リード１４を短くすることは非常に有意義である。
【００３５】
また、デジタル処理を行う回路を混成集積回路装置１０に内蔵させると、デジタル信号の入出力を行うための端子数は増加する。このことからも、複数の辺に渡りリード１４を設けることはメリットが大きい。また、回路基板１１の４辺に沿ってリード１４を設けることも可能である。
【００３６】
回路基板１１の下方に対応する領域の実装基板３０の表面には、導電路３１が形成され、所望の箇所の導電路３１に回路素子３２が実装されている。この構成により、回路基板１１の下方の領域にも電気回路を構成することが出来るので、実装基板３０全体の実装密度を向上させることが出来る。また、回路素子３２としては、ノイズの低減を行うためのコンデンサを採用することが出来る。コンデンサを回路基板１１の下方に配置することで、コンデンサによるノイズ低減の効果を最大にすることができる。
【００３７】
図１（Ｃ）を参照して、回路基板１１の下方に対応する領域の実装基板３０の表面には、導電路３１が形成されている。そして、導電路３１は接地電位と接続されている。このことにより、導電路３１によるバリヤ効果が発生し、回路基板１１の表面に形成された電気回路から発生するノイズが、実装基板３１を透過して外部に伝搬することを抑止することが出来る。更に、絶縁層１７を貫通して回路基板１１を接地電位と接続することにより、上記したバリヤ効果を更に向上させることが出来る。
【００３８】
図２を参照して、他の形態の混成集積回路装置１０の構成を示す。図２（Ａ）は混成集積回路装置１０の斜視図であり、図２（Ｂ）はその断面図である。同図に示す混成集積回路装置の基本的構成は図１に示した物と同様であり、相違点は封止の形態にある。
【００３９】
ここでは、封止樹脂１６は、回路基板１１の裏面も含めて全体を封止している。封止樹脂１６の形成は、熱可塑性樹脂を用いたインジェクションモールドまたは熱硬化性の樹脂を用いたトランスファーモールドにより行うことが出来る。このように装置全体を封止樹脂１６にて封止することにより、装置全体の耐湿性や耐衝撃性を向上させることが出来る。更に、回路基板１１の裏面を露出させて封止樹脂１６による封止を行うことも可能である。この場合においては、露出した回路基板１１の裏面を介して外部への熱の放出を積極的に行うことが出来る。また、封止樹脂１６にフィーラーを混入させることにより、封止樹脂１６を介した放熱効果を向上させることが出来る。
【００４０】
図３を参照して、本形態の混成集積回路装置１０に内蔵される回路の一例を説明する。この図は、回路基板１１の平面図である。
【００４１】
同図を参照して、リード１４は、第1のリード１４Ａと第２のリード１４Ｂとから成る。第1のリード１４Ａは、紙面上にて上部に位置する長手方向の辺に略等間隔で固着され、第２のリード１４Ｂは、第1のリード１４Ａに対向して略等間隔に設けられている。
【００４２】
第1のリード１４Ａは、回路基板１１の表面に形成された回路に入力される電気信号が通過するリードである。この電気信号としては、電圧が数Ｖ程度のデジタルの入力信号を採用することが出来る。一般的には入力信号は５Ｖの電圧であるが、消費電力の低減を目的として、近年は、３Ｖや２．５Ｖ程度の更に低い電圧の入力信号が用いられる場合もある。
【００４３】
第２のリード１４Ｂは、第1のリード１４Ａから入力された電気信号に基づいて処理が行われた出力信号が通過するリードである。この出力信号としては電圧が数十Ｖ〜数百Ｖ程度のアナログ信号を採用することが出来る。このアナログ信号としては、例えばオーディオの出力信号をあげることが出来る。また、第２のリード１４Ｂを通過する電気信号としては、パルス信号でも良い。
【００４４】
回路基板１１の表面には、上記した入力信号から出力信号の増幅を行う増幅回路であるチャンネルが複数個並列して設けられている。ここでは、第1のチャンネルＣＨ１、第２のチャンネルＣＨ２、・・・第Ｎ番目のチャンネルＣＨｎが設けられている。並設されるチャンネルの個数は、用途に応じて変化させることが出来る。
【００４５】
第1のチャンエルＣＨ１は、制御素子１５Ａとパワー素子１５Ｂとを含む増幅回路である。第1のチャンネルＣＨ１では、第1のリード１４Ａから入力されたデジタルの入力信号が増幅されて、第２のリード１４Ｂから出力される。また、第1のチャンネルＣＨ１は、制御素子１５Ａとパワー素子１５Ｂとを含む回路である。制御素子１５Ａは例えばＩＣであり、所定の規則に従って、入力信号の演算を行って、パワー素子１５Ｂの制御を行う。パワー素子１５Ｂは、例えばＩＧＢＴ等のパワー系のスイッチング素子であり、その制御電極は、制御素子１５Ａに接続されている。そして、制御素子１５Ａからの制御信号に従ってスイッチングを行う。そして、パワー素子１５Ｂからの出力信号は、第２のリード１４Ｂを介して外部に出力される。第２のチャンネルＣＨ２以降の他のチャンネルは、上記した第1のチャンネルＣＨ１と基本的に同様の構成を有する。
【００４６】
本形態の利点は、入力信号が通過する第1のリード１４Ａと、出力信号が通過する第２のリード１４Ｂとを、相対向する回路基板１１の周辺部に固着したことにある。具体的には、上述したように入力信号の電圧は５Ｖ程度の低い電圧であり、低消費電力化のためにその電圧は更に低く成りつつある。それに対して、第２のリード１４Ｂを通過する出力信号は数十から百ボルト程度の高い電圧である。このことから、第1のリード１４Ａに接近して第２のリード１４Ｂを設けた場合は、第２のリード１４Ｂから発生するノイズが第1のリード１４Ａに悪影響を与える恐れがある。従って、本形態のように、第1のリード１４Ａと第２のリード１４Ｂとを相対向する回路基板１１の周辺部に配置することで、両者の干渉を防止することが出来る。
【００４７】
図４を参照して、混成集積回路装置１０に構成される回路の一例を説明する。混成集積回路装置１０には、ここでは、第1のチャンネルＣＨ１、第２のチャンネルＣＨ２、第３のチャンネルＣＨ３および第４のチャンネルＣＨ４から成る４つのチャンネルが構成され、個々がハーフブリッジ回路を構成している。そして、これらのチャンネルの出力信号は、ローパスフィルターによりアナログ信号に変換される。即ち、本発明では、Ｄ級の増幅を行うＰＷＭ（Pulse Width Modulation）を行っている。
【００４８】
第1のチャンネルＣＨ１の詳細を説明すると、ＴＲ１およびＴＲ２はブリッジ回路を構成するスイッチング素子であり、例えばパワー系のＭＯＳＦＥＴを採用することができる。ＴＲ１およびＴＲ２のゲート電極は、第1のＩＣ１と接続され、ＩＣ１からの電気信号に応じて、ＴＲ１およびＴＲ２はスイッチングを行う。ＴＲ１のドレイン電極Ｄ１は、第1の電源Ｖｃｃ１と接続されている。また、ＴＲ１のソース電極であるＳ１は、ＴＲ２のドレイン電極Ｄ２と接続され、両者の中間部から第1の出力ＯＵＴ１が引き出されている。ＴＲ２のソース電極Ｓ２は、第1の接地電位ＧＮＤ１と接続され、ＴＲ１およびＴＲ２の近傍で回路基板１１の第1の接続箇所ＳＵＢ１と接続されている。ここで、ＩＣ１に入力される電気信号が、本形態の第1のリード１４Ａを通過する。そして、出力信号であるＯＵＴ１が、本形態の第２のリード１４Ｂを通過する。
【００４９】
第1のリード１４Ａを通過してＩＣ１に入力される電気信号は、例えば、図５（Ｂ）に示すようなＰＷＭ波形のデジタル信号である。ＰＷＭ波形のデジタル信号は、通常のデジタル信号と比較してノイズに極めて敏感な信号である。従って、本形態の構成により、第1のリード１４Ａと第２のリード１４Ｂとを離間させることにより、出力信号のノイズが入力信号に悪影響を与えることを抑止することができる。ここで、ＩＣ１に入力される信号は、アナログの信号でも良い。
【００５０】
カップリングコンデンサである第1のコンデンサＣ１は、第1の接地電位ＧＮＤ１と第1の電源Ｖｃｃとを短絡させるように設けられている。更に、第1のコンデンサＣ１は、第1の接続箇所ＳＵＢ１の近傍に１つないし２つが並列して設けられている。従って、ＴＲ１やＴＲ２が高速で動作することによりその近傍の回路基板１１の電位が上昇しても、直ちにその電位は第1のコンデンサＣ１に流れ込む。
【００５１】
第２のチャンネルＣＨ２は、上記した第1のチャンネルＣＨ１と同様の構成を有し、ＯＵＴ２より出力信号が出力される。そして、第1のチャンネルＣＨ１と第２のチャンネルＣＨ２とで、Ｈブリッジ回路が構成されている。即ち、パルス信号である第1の出力ＯＵＴ１および第２の出力ＯＵＴ２は、第1のローパスフィルターＬＦ１に接続され、デジタル信号がアナログ信号に変換される。そして、アナログ信号により、負荷である第1のスピーカーＳ１は動作する。
【００５２】
第３のチャンネルＣＨ３および第４のチャンネルＣＨ４は、各々が上述した第1のチャンネルＣＨ１と同様のハーフブリッジを構成し、両者でＨブリッジが構成されている。即ち、パルス信号である第３の出力ＯＵＴ３および第４の出力ＯＵＴ４は、第２のローパスフィルターＬＦ２により、アナログ信号に変換される。そして、このアナログ信号により第２のスピーカーＳ２が動作する。
【００５３】
本形態では、ＩＣに入力される電気信号が第1のリード１４Ａを通過する。そして、電源信号Ｖｃｃ、ＯＵＴおよびＧＮＤが第２のリード１１Ｂを通過する。従って、本形態の混成集積回路装置１０では、ＰＷＭ波形のデジタル信号が入力され、入力された信号よりも振幅が大きいＰＷＭ波形のデジタル信号が出力される。更に、ローパスフィルターを構成するコイルおよびコンデンサを、混成集積回路装置１０に内蔵させることも可能である。この場合は、入力されたデジタル信号に基づいて増幅が行われたアナログ信号が第２のリード１４Ｂから出力される。
【００５４】
図５を参照して本形態の混成集積回路装置１０にて処理される電気信号に付いて説明する。図５（Ａ）は装置に内蔵される回路の一部分を示す回路図であり、図５（Ｂ）は入力される信号の性状を示す波形図であり、図５（Ｃ）は出力される信号の性状を示す波形図である。
【００５５】
図５（Ａ）を参照して、ＩＣ１に入力される信号が通過するＰＴ１における電圧のレベルは３Ｖから５Ｖ程度のデジタル信号である。この信号の波形を図５（Ｂ）に示す。ＩＣ１に入力された入力信号に基づいて処理が行われた信号はは、ＩＣ１から出力される。この出力信号は、トランジスタを駆動させるために増幅されている。従って、ＰＴ２での電圧のレベルは、１２Ｖ程度のレベルのデジタル信号となっている。
【００５６】
ＩＣ１からの出力信号がＴＲ１およびＴＲ２の制御電極に加印されることにより、これらのトランジスタは制御されている。そして、両トランジスタにより形成されるブリッジ回路の中点から出力信号が引き抜かれている。この出力信号が通過するポイントであるＰＴ３での電圧のレベルは、例えば５０Ｖ程度の高い電圧のデジタル信号と成っている。このデジタル信号のアナログ化を行うローパスフィルターが、混成集積回路装置１０の外部に形成された場合は、ＯＵＴ１からの出力信号が第２のリード１４Ｂを通過する。
【００５７】
第1のチャンネルＣＨ１の出力信号と第２のチャンネルＣＨ２の出力信号は、第1のローパスフィルターＬＦ１によりアナログ信号に変換される。このアナログ信号の波形を図５（Ｃ）に示す。このアナログ信号の電圧のレベルは、ポイントＰＴ４で５０Ｖ程度である。
【００５８】
上記の説明では、混成集積回路装置１０はオーディオ用のアンプモジュールを構成していたが、他の用途の電気回路を構成することも可能である。例えば、インバータ回路、ＤＣ／ＤＣコンバータ回路等を構成することができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図２】本発明の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）である。
【図３】本発明の混成集積回路装置の平面図である。
【図４】本発明の混成集積回路装置の回路図である。
【図５】本発明の混成集積回路装置の回路図（Ａ）、特性図（Ｂ）、特性図（Ｃ）である。
【図６】従来の混成集積回路装置を説明する平面図（Ａ）、断面図（Ｂ）である。
【図７】従来の混成集積回路装置を説明する平面図である。
【符号の説明】
【００６０】
１０          混成集積回路装置
１１          回路基板
１２          導電パターン
１３          金属細線
１４          リード
１５          回路素子
１６          封止樹脂
【図１】
2005277174.tif 000003
【図２】
2005277174.tif 000004
【図３】
2005277174.tif 000005
【図４】
2005277174.tif 000006
【図５】
2005277174.tif 000007
【図６】
2005277174.tif 000008
【図７】
2005277174.tif 000009