(57)【要約】【課題】  単一のスイッチを介して複数のＣＰＵが複数のＩ／Ｏデバイスに接続されることを可能にする設定可能なスイッチを提供する。【解決手段】  本スイッチは、ツリー中でより多くのＣＰＵおよび／またはより多くのＩ／Ｏデバイスを使用可能にするように縦続接続され得る。この構成は、バスおよびエンドポイントデバイスの列挙に対して透過的である。ＳＭＢｕｓやハードウェアストラッピングなどの単純な管理用入力が、ＣＰＵへのデバイスの割当てをセットアップするのに用いられる。マネージャおよびＰＣＩエクスプレスホットプラグコントローラレジスタの使用は、デバイスが、スイッチ内部のＰＣＩバスを介してＣＰＵの間で切り換えられるとき、デバイスツリーのホットプラグ再構成を可能にする。【選択図】  図３
2005317021.tif 000002
【特許請求の範囲】
【請求項１】
複数のアップストリームＰＣＩ−ｔｏ−ＰＣＩポートと、
複数のダウンストリームＰＣＩ−ｔｏ−ＰＣＩポートと、
各アップストリームポートに関連づけられた内部ＰＣＩバスと、
どのアップストリームポートがどのダウンストリームポートと通信するかを構成するコントローラとを備えることを特徴とする設定可能なＰＣＩエクスプレススイッチ。
【請求項２】
前記アップストリームポートの所定の１つと通信するＣＰＵは、前記ダウンストリームポートのいずれとも通信するように設定可能であることを特徴とする請求項１に記載のスイッチ。
【請求項３】
前記各内部ＰＣＩバスは、各ダウンストリームポートに接続されることを特徴とする請求項２に記載のスイッチ。
【請求項４】
前記ＣＰＵは、ＰＣＩ構成空間レジストリを読むことによってデバイスを発見し、前記ＣＰＵに関連づけられたＰＣＩバス上で見つかったデバイスを列挙し、前記デバイスは、前記アップストリームポートの前記所定の１つと通信するダウンストリームポートに接続されることを特徴とする請求項２に記載のスイッチ。
【請求項５】
第２のＣＰＵが、前記ＣＰＵ上に列挙されたデバイスへのアクセスを要求した場合、前記コントローラは、前記デバイスが接続されているダウンストリームポートを解放させる要求を前記ＣＰＵに対して開始し、
前記要求が認められた場合、前記ＣＰＵは前記デバイスを黙認し、前記ダウンストリームポートの解放を求める前記コントローラへの許可を開始することを特徴とする請求項４に記載のスイッチ。
【請求項６】
前記コントローラは、前記ＣＰＵに関連づけられた前記バスからの切断シーケンスを実施するよう、前記ダウンストリームポートに命令し、前記コントローラは、前記第２のＣＰＵに関連づけられたバスへの接続シーケンスを実施するよう、前記ダウンストリームポートに命令することを特徴とする請求項５に記載のスイッチ。
【請求項７】
内部構成制御レジスタは、前記ダウンストリームポートそれぞれがどの内部バスに応答するべきかを規定するのに用いられることを特徴とする請求項１に記載のスイッチ。
【請求項８】
ハードウェアストラップは、前記ダウンストリームポートそれぞれがどの内部バスに応答するべきかを規定するのに用いられることを特徴とする請求項１に記載のスイッチ。
【請求項９】
外部構成管理インターフェイスは、外部構成管理エンティティによって構成制御用に提供されることを特徴とする請求項１に記載のスイッチ。
【請求項１０】
各ダウンストリームポートは、各内部ＰＣＩバスに接続され、各ダウンストリームポートのみが１つの内部ＰＣＩバスに応答することを特徴とする請求項１に記載のスイッチ。
【請求項１１】
設定可能なＰＣＩエクスプレススイッチを制御する方法であって、
ＰＣＩ構成空間レジストリを読むステップと、
複数のアップストリームＰＣＩ−ｔｏ−ＰＣＩブリッジの１つを発見するステップと、
前記複数のアップストリームＰＣＩ−ｔｏ−ＰＣＩブリッジの前記１つに関連づけられたバス用の制御インターフェイスを発見するステップと、
前記バス上で発見されたデバイスを列挙するステップと
を含むことを特徴とする方法。
【請求項１２】
インターフェイスを介して、コントローラへの発見要求を開始するステップと、
前記バス上の各デバイス用の構成空間を読むステップと、
前記インターフェイスを介して応答して、前記発見要求によって要求された情報を返すステップと
をさらに含むことを特徴とする請求項１１に記載の方法。
【請求項１３】
複数のＣＰＵの１つにダウンストリームリソースを割り当てるステップであって、前記ＣＰＵそれぞれは、前記複数のアップストリームＰＣＩ−ｔｏ−ＰＣＩブリッジの前記１つに関連づけられるステップをさらに含むことを特徴とする請求項１１に記載の方法。
【請求項１４】
コントローラに問合せを行って、前記複数のアップストリームＰＣＩ−ｔｏ−ＰＣＩブリッジの前記１つに関連づけられた前記バスにどのデバイスが割り当てられるか判定するステップをさらに含むことを特徴とする請求項１３に記載の方法。
【請求項１５】
第１のＣＰＵが、第２のＣＰＵ上に列挙されたデバイスへのアクセスを要求した場合、コントローラは、前記デバイスが接続されているダウンストリームポートを解放させる要求を前記第２のＣＰＵに対して開始し、
前記要求が認められた場合、前記第２のＣＰＵは前記デバイスを黙認し、前記ダウンストリームポートの解放を求める許可を前記コントローラに対して開始することを特徴とする請求項１１に記載の方法。
【請求項１６】
前記コントローラは、前記ＣＰＵに関連づけられた前記バスからの切断シーケンスを実施するよう、前記ダウンストリームポートに命令し、前記コントローラは、前記ＣＰＵに関連づけられたバスへの接続シーケンスを実施するよう、前記ダウンストリームポートに命令することを特徴とする請求項１５に記載の方法。
【請求項１７】
複数のＣＰＵコンプレックスを接続する設定可能なＰＣＩエクスプレススイッチであって、
各アップストリームポートが前記ＣＰＵコンプレックスの１つに接続された複数のアップストリームＰＣＩ−ｔｏ−ＰＣＩポートと、
複数のダウンストリームＰＣＩ−ｔｏ−ＰＣＩポートと、
各内部ＰＣＩバスが、それぞれのアップストリームポートに接続された複数の内部ＰＣＩバスと、
どのアップストリームポートがどのダウンストリームポートと通信するかを構成するコントローラとを備え、
各ダウンストリームポートは、各内部ＰＣＩバスに接続され、各ダウンストリームポートのみが、１つの内部ＰＣＩバスに応答し、
前記コントローラは、各ＣＰＵコンプレックスに関連づけられたインターフェイスを介して発見要求を受信することを特徴とするスイッチ。
【請求項１８】
前記アップストリームポートの所定の１つと通信するＣＰＵは、前記ダウンストリームポートのいずれとも通信するように設定可能であることを特徴とする請求項１７に記載のスイッチ。
【請求項１９】
ＣＰＵが、第２のＣＰＵに対して、列挙されたデバイスへのアクセスを要求した場合、前記コントローラは、前記デバイスが接続されているダウンストリームポートを解放させるための要求を前記第２のＣＰＵに対して開始し、
前記要求が認められた場合、前記第２のＣＰＵは前記デバイスを黙認し、前記ダウンストリームポートの解放を求める許可を前記コントローラに対して開始することを特徴とする請求項１７に記載のスイッチ。
【請求項２０】
前記コントローラは、前記第２のＣＰＵに関連づけられた前記バスからの切断シーケンスを実施するよう、前記ダウンストリームポートに命令し、前記コントローラは、前記ＣＰＵに関連づけられたバスへの接続シーケンスを実施するよう、前記ダウンストリームポートに命令することを特徴とする請求項１９に記載のスイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概してコンピューティングデバイスの分野に関する。より詳細には、本発明は、複数のダウンストリームポートへの複数のアップストリームポートの接続を可能にするＰＣＩエクスプレスとともに使用するための設定可能(configurable)なスイッチに関する。
【背景技術】
【０００２】
１９９０年代初期、ＰＣＩ（周辺装置相互接続）標準が採用された。ＰＣＩは、接続されたデバイスのためにシステムメモリへの直接アクセスを可能にしたが、フロントサイドバスおよびＣＰＵに接続するのに、ブリッジを使用する。ＰＣＩは、複数のコンポーネントを接続することができる。ＰＣＩブリッジチップは、ＰＣＩバスの速度をＣＰＵの速度とは別々に規制して、より高度な信頼性を可能にするとともに、ＰＣＩハードウェア製造者が、設計上の一貫した制約を有することを保証する。ＰＣＩは、デバイスまたはカードがコンピュータに挿入され、自動的に認識され、システムと協働するように構成されることを可能にするプラグアンドプレイをサポートする。
【０００３】
今日のソフトウェアアプリケーションは、プラットフォームハードウェア、特にＩ／Ｏサブシステムをますます要求するようになっている。様々なビデオおよびオーディオソースからのストリームデータは、今ではデスクトップおよびモバイルマシンにおいてよく見られる。ビデオオンデマンドおよびオーディオの再配布などのアプリケーションは、サーバに対してもリアルタイム性に関する制約を課している。ＰＣＩアーキテクチャはもはや、こうした要求に対処することができなくなり、ＰＣＩエクスプレスと呼ばれる新たな標準が提案されている。
【０００４】
図１を参照すると、コンピューティングデバイスに含まれるＰＣＩエクスプレスのトポロジ１００が示されている。このトポロジは、ＣＰＵ１０２およびメモリ１０３に加えて、ホストブリッジ１０１およびいくつかのエンドポイント１０４〜１０９（すなわち、Ｉ／Ｏデバイス）を含む。複数のポイント間接続が、スイッチ１１０によって遂行される。スイッチ１１０は、ＰＣＩによって使われる分岐バスを置き換え、Ｉ／Ｏバス用の論理出力数(fan-out)を提供するのに使われる。スイッチ１１０は、異なるエンドポイント１０４〜１０９の間のピアツーピア通信をもたらすことができ、このトラフィックは、キャッシュコヒーレントなメモリ転送を伴わない場合、ホストブリッジ１０１に転送されなくてよい。スイッチ１１０は、別個の論理要素として示されるが、ホストブリッジ１０１に統合することができる。
【０００５】
これは、より古いＰＣＩアーキテクチャを上回る改良であるが、異なるコンピューティングデバイスの間でエンドポイントを接続し共有する方法を提供しない。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、エンドポイントを共有するシステムおよび方法が必要である。このようなシステムは、コンピューティングデバイスの柔軟性を大幅に高め、かつ電力消費を削減する方法を提供する。本発明は、このようなソリューションを提供する。
【課題を解決するための手段】
【０００７】
本発明は、１つのスイッチを介して複数のＣＰＵを複数のＩ／Ｏデバイスに接続させる。スイッチは、ツリー中でより多くのＣＰＵおよび／またはより多くのＩ／Ｏデバイスを使用可能にするように縦続接続され得る。この構成方法は、バスおよびエンドポイントデバイスの列挙(enumeration)に対して透過的(transparent)である。ＳＭＢｕｓやハードウェアストラッピングなどの単純な管理用入力が、ＣＰＵへのデバイスの割当てをセットアップするのに要求されるすべてである。
【０００８】
本発明の態様によると、複数のアップストリームＰＣＩ−ｔｏ−ＰＣＩポートと、複数のダウンストリームＰＣＩ−ｔｏ−ＰＣＩポートと、アップストリームポートに一意に関連づけられる内部ＰＣＩバスと、どのアップストリームポートがどのダウンストリームポートと通信するかを構成するコントローラとを含む設定可能なＰＣＩエクスプレススイッチが提供される。
【０００９】
本発明の別の態様によると、設定可能なＰＣＩエクスプレススイッチを制御する方法が提供される。この方法は、ＰＣＩ構成空間レジストリを読むこと、複数のアップストリームＰＣＩ−ｔｏ−ＰＣＩブリッジの１つを発見すること、複数のアップストリームＰＣＩ−ｔｏ−ＰＣＩブリッジの１つに関連づけられたバスに関連づけられた制御インターフェイスを発見すること、およびバス上で発見されたデバイスを列挙することを含む。
【００１０】
本発明のさらに別の態様によると、複数のＣＰＵコンプレックス(CPU complex)を接続する、設定可能なＰＣＩエクスプレススイッチが提供される。スイッチは、それぞれＣＰＵコンプレックスの１つに一意に接続される複数のアップストリームＰＣＩ−ｔｏ−ＰＣＩブリッジと、複数のダウンストリームＰＣＩ−ｔｏ−ＰＣＩブリッジと、唯一の（すなわち、単一の）アップストリームポートにそれぞれ接続される複数の内部ＰＣＩバスと、どのアップストリームポートがどのダウンストリームポートと通信するかを構成するコントローラとを含む。各ダウンストリームポートは、各内部ＰＣＩバスに接続され、各ダウンストリームポートのみが、１つの内部ＰＣＩバスに応答する。また、コントローラは、各ＣＰＵコンプレックスに関連づけられたインターフェイスを介して発見要求を受信する。
【００１１】
本発明のそれ以外の特徴および利点が、添付の図面を参照して進行する、例示的な実施形態の以下の詳細な説明から明らかにされるであろう。
【００１２】
上述の要約、ならびに以下の好ましい実施形態の詳細な説明は、添付の図面と併せ読まれるとよりよく理解されよう。本発明を説明するために、本発明の例示的な構成が図面に示される。ただし、本発明は、開示される特定の方法および手段に限定されない。
【発明を実施するための最良の形態】
【００１３】
ここで図２を参照すると、コンポーネントを共有するシステム２００の概観が示されている。ＰＣＩエクスプレスがＰＣＩに取って代わり、複数のＣＰＵがコンピューティングデバイスにおいて標準的な実装となるに従って、標準システムコンポーネントの柔軟な構成が、非常に望ましい特徴となるであろう。使用可能なハードウェアおよびアプリケーション要件に基づいて、１組のハードウェアリソースを動的に構成し直す機能は、クライアント用デスクトップＰＣにとって望ましい特徴である。本発明は、ユーザおよびアプリケーションによって要求されたように、システム構成を構成するための容易な制御方法を提供する。ただし、本発明は、ＰＣＩエクスプレスおよび同様のアーキテクチャを利用するサーバおよび他のコンピューティングデバイスにも適用可能なので、デスクトップの設計に限定されない。
【００１４】
図２は、２０１および２１５で示される２つのアップストリームＣＰＵトポロジをサポートする設定可能スイッチの設計を示す。第１のシステムトポロジ２０１は、ＣＰＵ２０２と、グラフィックカード２０３と、システムバスと、メモリ２０４と、チップセット（ノースブリッジ２０５およびサウスブリッジ２０６）と、記憶装置２０７（たとえば、ハードディスク、フラッシュメモリなど）と、通信デバイス２１０（たとえば、モデム、ＮＩＣなど）と、マウス２１１、キーボード２１２、およびフロッピー（登録商標）ディスクドライブ２１３に接続されたスーパーＩ／Ｏコントローラ２０８とを備える一般的なＰＣコンピュータとして示される。ＰＣＩエクスプレスバス２１４（１）は、設定可能なＰＣＩスイッチ２２７に接続される。同様に、第２のシステムトポロジ２１５は、ＣＰＵ２１６と、グラフィックカード２１７と、システムバスと、メモリ２１８と、チップセット（ノースブリッジ２１９およびサウスブリッジ２２０）と、記憶装置２２２と、通信デバイス２２１と、マウス２２４、キーボード２２５、およびフロッピー（登録商標）ディスクドライブ２２６に接続されたスーパーＩ／Ｏコントローラ２２３を含む。ＰＣＩエクスプレスバス２１４（２）は、ＰＣＩスイッチ２２７に接続される。ＰＣＩエクスプレススイッチは、Ｉ／Ｏデバイス２２８〜２３０に接続される。
【００１５】
ここで図３および４を参照すると、設定可能なＰＣＩスイッチ２２７がより詳細に示されている。図面において、「ｕ」は、アップストリームポートを指し、「Ｐ」は、ＰＣＩ−ｔｏ−ＰＣＩ（Ｐ２Ｐ）を表し、「ｄ」は、ダウンストリームポートを指し、「Ｂ０」、「Ｂ１」、「Ｂ２」は、アップストリームポートに関連づけられたＰＣＩエクスプレス内部ＰＣＩバスを表し、「０」、「１」、「２」、および「ｎ」は、信号パス指定またはポートを指す。
【００１６】
ＰＣＩエクスプレスの仕様で規定されているように、ＰＣＩエクスプレススイッチが、１組のＰＣＩ−ｔｏ−ＰＣＩ（Ｐ２Ｐ）ブリッジデバイスとしてモデル化されている。（ホストコントローラまたは別のＰＣＩバスに接続されている）アップストリームＰ２Ｐブリッジは、共通ＰＣＩバスに接続し、このバスにおいて、その（内部の）ＰＣＩバス上で見つけられるデバイスのみが、出力においてＰＣＩデバイスに接続する（ダウンストリーム）ＰＣＩ−ｔｏ−ＰＣＩブリッジである。したがって、一般的なＰＣＩエクスプレススイッチは、ＣＰＵ／チップセットホストコントローラに接続されたただ１つのアップストリームＰ２Ｐブリッジ、内部ＰＣＩバス、および１組のダウンストリームＰ２Ｐブリッジからなる。
【００１７】
本発明おいては、ＰＣＩエクスプレスのＰＯＩＮＴ  ＴＯ  ＰＯＩＮＴアーキテクチャのファンアウトを拡張するために１組のアップストリームＰＣＩ−ｔｏ−ＰＣＩブリッジを実装することが有利である。図３に示されるように、Ｂ０およびＢ１で示される独立内部ＰＣＩバスをそれぞれ有するｕＰ０  ２３１およびｕＰ１  ２３３で示されるｎ個のアップストリームＰ２Ｐブリッジと、ｄＰ０  ２３２、ｄＰ１  ２３５、およびｄＰｎ  ２３４で示される複数のダウンストリームＰ２Ｐブリッジとがある。各ダウンストリームＰ２Ｐブリッジは、各内部ＰＣＩバスに接続することが好ましい。従来のＰＣＩエクスプレススイッチとは異なり、各ダウンストリームＰ２Ｐブリッジは、内部ＰＣＩバスＢ０またはＢ１の一方による列挙の実施に応答するように設定可能である。
【００１８】
制御方法は、内部構成制御レジスタあるいは外部ハードウェアストラップまたは他の外部構成管理インターフェイス外部制御２４２からなる。制御方法は、ダウンストリームＰ２Ｐブリッジ（２３２、２３４、および２３５）がどのバスに応答するべきかを規定する。他のＰＣＩバスからの通信は無視される。たとえば、電源投入シーケンスが終了すると、任意の方法論で、初期設定のために、バスＢ０またはＢ１にリソース（Ｉ／ＯおよびｄＰｘ）を割り当てる。したがって、ダウンストリームポート（ｄＰｘ）は、内部バスＢ０またはＢ１の一方からのサイクルに応答するが、両方には応答しない。物理接続が存在するが、応答は、バスＢ０またはバスＢ１でのサイクルに対してのみ起こる。
【００１９】
図４は、ＰＣＩの列挙および発見のための、関連づけられた外部バスおよび構成インターフェイス(configuration interface)２３７と、バス０用の内部ＰＣＩバス構成インターフェイス（２３８）と、バス１用の内部ＰＣＩバス構成インターフェイス（２３９）とを有するブリッジコントローラ論理２３６を詳細に示すものである。デバイスの列挙および構成の間、ＣＰＵ０  ２０２上で実行中のオペレーティングシステムは、ＰＣＩ構成空間レジストリの内容を読むことによってデバイスを発見する。ＣＰＵ０  ２０２は、ｕＰ０  ２３１において見つかったＰＣＩ−ｔｏ−ＰＣＩブリッジを発見する。オペレーティングシステムは、バスＢ０上で見つかったデバイスを列挙し、スイッチ内部バスＢ０に関連づけられた制御インターフェイスＩｆｃ＿Ｂ０  ２３８を発見する。このデバイスは、このデバイスを設定可能なＰＣＩエクスプレススイッチとして識別する一意のブリッジ識別番号を有する。インターフェイスＩｆｃ＿Ｂ０  ２３８は、したがって、スイッチの内部バスＢ０に関連づけられる。このデバイスは、構成およびＢ０上のＩ／Ｏサイクルのマスタでも目標でもよい。ＣＰＵ０  ２０２は次いで、バスＢ０上で発見されたすべてのデバイスを列挙する。
【００２０】
終了すると、ＣＰＵ０  ２０２は、Ｉｆｃ＿Ｂ０  ２３８インターフェイスを介して、スイッチコントローラへの発見要求を開始する。コントローラは次いで、構成要求を開始し、かつバスＢ１上の各デバイス用の構成空間を読み、またはＩｆｃ＿Ｂ１  ２３９を介して、バスＢ１上に列挙されたデバイスをＣＰＵ１  ２１６に要求する要求を開始することができる。ＣＰＵ０  ２０２によって要求された情報が集められた後、スイッチコントローラは、Ｉｆｃ＿Ｂ０  ２３８を介してＣＰＵ０  ２０２への応答を開始し、要求された情報を返す。この機構はしたがって、ＣＰＵ０  ２０２およびＣＰＵ１  ２１６両方が、要求に対してどのデバイスが使用可能であり得るか判定することを可能にする。
【００２１】
外部制御２３７によって提供される外部制御インターフェイスは、監視権限を行使しているバスマネージャが、ＣＰＵ０  ２０２またはＣＰＵ１  ２１６の一方にダウンストリームリソース（Ｉ／Ｏ）を割り当てることを可能にする。外部制御２３７は、設定可能なスイッチの内部バスＢ０およびＢ１からはどのデバイスが使用可能であるかをブリッジコントローラ論理２３６に尋ねることによって、この機能を実施する。この特徴は、サーバアーキテクチャにおいて、ＣＰＵ／オペレーティングシステムの責任に基づいてリソースを割り当てるとき、およびタスクが各アップストリームサーバエンティティに割り当てられているとき、特に望ましい。
【００２２】
ＣＰＵ０  ２０２は、ＣＰＵ１  ２１６に割り当てられているリソースを望む場合、Ｉｆｃ＿Ｂ０  ２３８を介して、現在のダウンストリーム（ｄＰｘ）ポートまたはエンドポイント（Ｉ／Ｏ）を求める要求を開始する。ブリッジコントローラ論理２３６は次いで、ＣＰＵ１  ２１６に対して、ダウンストリームポートを解放させるための要求を開始する。要求が認められた場合、ＣＰＵ１  ２１６は、エンドポイントを黙認(acquiesce)し、Ｉｆｃ＿Ｂ１  ２３９を介して、ブリッジコントローラ論理２３６に対してダウンストリームポート（ｄＰｘ）の解放許可を開始する。ブリッジコントローラ論理２３６は次いで、スイッチポート制御インターフェイスを介して、Ｂ１からのＰＣＩエクスプレス切断シーケンスを実施するよう、ダウンストリームポート（ｄＰｘ）に命令する。切断されると、ブリッジコントローラ論理２３６は、スイッチポート制御インターフェイスを介してＢ０への接続シーケンスを実施するよう、ダウンストリームポート（ｄＰｘ）に命令する。接続されると、ＣＰＵ０  ２０２は、ＰＣＩアーキテクチャ仕様で規定されているように、ホットプラグイベントを受信する。イベントを通知されると、ＣＰＵ０  ２０２は、デバイスを列挙し、デバイスに関連づけられた適切なドライバをロードすることによって、遷移を完了する。
【００２３】
ＣＰＵ１  ２１６は、許可要求を却下した場合、Ｉｆｃ＿Ｂ１  ２３９を介して、発信元に要求の却下を知らせるメッセージをＣＰＵ０  ２０２に対して開始する。ブリッジコントローラ論理２３６は、Ｂ０を経由してＣＰＵ０  ２０２へのインターフェイスＩｆｃ＿Ｂ０  ２３８を介して、ＣＰＵ０  ２０２への応答を開始することによって、却下シーケンスを完了する。
【００２４】
ここで図５を参照すると、ドッキングラップトップＰＣ（システム２０１）および拡張ドッキングステーション（システム２１５）両方が、設定可能スイッチを介して関連づけられたリソースを共有する例が示されている。アプリケーションがラップトップにロードされ、かつユーザが、現時点で拡張ドッキングステーショントポロジによって構成されているスキャナを使って写真を入手したいと望む場合、ラップトップＰＣは、スキャナの所有権を要求する。ユーザが、スキャナ経由で入手された、スキャンされ加工された写真の印刷を望む場合、ラップトップＰＣトポロジは、拡張ドッキングステーションに関連づけられた写真品質プリンタの所有権を要求する。ラップトップＰＣが切り離されると、設定可能スイッチを介してラップトップＰＣに関連づけられたすべてのリソースは、その関連が絶たれ、設定可能スイッチは次いで、そのトポロジ内の仕様に合わせて拡張ドッキングステーションにリソースを割り当て直す。
【００２５】
図６は、どのようにして、複数のＰＣＩエクスプレスバスを有するＣＰＵコンプレックスが、複数の設定可能なＰＣＩエクスプレススイッチを介してＩ／Ｏデバイスを使用するように構成され得るかを示す。この例では、ＣＰＵ１  ２１６は、スイッチＳＷ０  ２２７（１）およびＳＷ１  ２２７（２）とインターフェイスをとる。ＳＷ０およびＳＷ１に接続されたどのＩ／Ｏデバイスも、次いで、ＣＰＵ１  ２１６に割り当てられ得る。この構成では、ＳＷ０内のダウンストリームＰ２Ｐブリッジのみが、ＣＰＵ０  ２０２に割り当てられることができ、ＳＷ１内のダウンストリームＰ２Ｐブリッジのみが、ＣＰＵ２２４１に割り当てられることができる。
【００２６】
図７は、図６の変更形態である。複数のスイッチの間で帯域幅を共有するのではなく、図７は、ＣＰＵ１  ２１６から両方のスイッチまでの使用可能な帯域幅全体を使用し得ることを示す。
【００２７】
図８は、２つのスイッチＳＷ０およびＳＷ１内のリソースすべてへのアクセス権を有する３つのＣＰＵコンプレックス２０２、２１６、および２４１のさらに別の例である。図８は、スイッチスケーラビリティのもう１つの例であるが、アップストリームＣＰＵコンプレックスを追加するという、関連づけられた内部スイッチの複合性を図示する点においても有用である。さらに、複数のアップストリームＰ２Ｐブリッジのこの実装形態は、ダウンストリームブリッジを消費することが明らかであろうが、ダウンストリームＰ２Ｐブリッジが、アップストリームブリッジよりも容易に設計に追加されるというわけではない。
【００２８】
本発明は、様々な図面の好ましい実施形態に関連して説明されたが、本発明から逸脱することなく本発明の同じ機能を実施するために、他の類似の実施形態が使用されることもでき、説明した実施形態に修正および追加が行われ得ることが理解されるべきである。たとえば、本出願において述べた本発明は、有線または無線に関わらず、どのコンピューティングデバイスにも環境にも当てはまり、通信ネットワークを介して接続され、ネットワーク経由で相互作用するこのような任意の数のコンピューティングデバイスに適用され得ることを当業者は理解するであろう。さらに、ハンドヘルドデバイスのオペレーティングシステムおよび他のアプリケーション特有のオペレーティングシステムを含む様々なコンピュータプラットフォームが企図され、特に、無線ネットワーク接続される装置の数は増加し続けることが強調されるべきである。さらに、本発明は、複数の処理チップまたは装置の内部でも、それらに渡っても実装されることができ、同様に、複数の装置に渡って格納され得る。したがって、本発明は、どの１つの実施形態にも限定されるべきではなく、添付の特許請求の範囲による範囲内で解釈されるべきである。
【図面の簡単な説明】
【００２９】
【図１】従来のパーソナルコンピュータを示すブロック図である。
【図２】本発明による設定可能なＰＣＩエクスプレススイッチを用いてコンポーネントを共有する全体的システムを示すブロック図である。
【図３】設定可能なＰＣＩエクスプレススイッチを示すブロック図である。
【図４】ＰＣＩエクスプレススイッチを構成するための制御インターフェイスおよびコマンド論理を示すブロック図である。
【図５】本発明による、コンポーネントを共有する例示的なシステムを示すブロック図である。
【図６】設定可能なＰＣＩエクスプレススイッチを用いたコンポーネント共有の実施形態を示すブロック図である。
【図７】設定可能なＰＣＩエクスプレススイッチを用いたコンポーネント共有の実施形態を示すブロック図である。
【図８】設定可能なＰＣＩエクスプレススイッチを用いたコンポーネント共有の実施形態を示すブロック図である。
【符号の説明】
【００３０】
１０１  ホストブリッジ
１０３  メモリ
１０４  エンドポイント
１０５  エンドポイント
１０６  エンドポイント
１０７  エンドポイント
１０８  エンドポイント
１０９  エンドポイント
２０３  グラフィック
２０７  記憶装置
２０８  スーパーＩＯ
２１０  通信デバイス
２１１  マウス
２１２  キーボード
２１４（１）  ＰＣＩエクスプレス
２１４（２）  ＰＣＩエクスプレス
２１７  グラフィック
２２１  通信デバイス
２２２  記憶装置
２２３  スーパーＩＯ
２２４  マウス
２２５  キーボード
２２７  ＰＣＩエクスプレススイッチ
２３６  ブリッジコントローラ論理
２４２  外部制御
２３６  ブリッジ制御、インターフェイスおよびコマンド論理
２３７  外部構成インーフェイス、外部構成インーフェイスバス固有論理
２３８  ＰＣＩインターフェイス＆コマンド論理、ＰＣＩ構成空間
２３９  ＰＣＩインターフェイス＆コマンド論理、ＰＣＩ構成空間
２４０  構成管理
【図１】
2005317021.tif 000003
【図２】
2005317021.tif 000004
【図３】
2005317021.tif 000005
【図４】
2005317021.tif 000006
【図５】
2005317021.tif 000007
【図６】
2005317021.tif 000008
【図７】
2005317021.tif 000009
【図８】
2005317021.tif 000010