(57)【要約】【課題】工程数を増加させることなく、エッチング側壁の表面積を十分に拡大することができ、これによって例えばキャパシタの蓄積容量のさらなる増加を図ることが可能な半導体装置の製造方法を提供する。【解決手段】上部にマスクパターンとなるＢＳＧ膜１４が設けられた半導体基板１１の表面層を、プラズマエッチング装置を用いた反応性イオンエッチングによってパターニングする工程を備えた半導体装置の製造方法において、反応性イオンエッチングの際に、プラズマエッチング装置におけるプラズマ生成電力（ＲＦ電力）を周期的に変化させることによりエッチング側壁に深さ方向に周期的な凹凸を形成する。この際、所定のプラズマ生成電力でエッチングを進行させるステップと、その後前記プラズマエッチング装置のプラズマ生成電力をエッチングが停止する程度に低下させるステップとを繰り返し行う。【選択図】        図１
2005005555.tif 000002
【特許請求の範囲】
【請求項１】
上部にマスクパターンが設けられた基板の表面層を、プラズマエッチング装置を用いた反応性イオンエッチングによってパターニングする工程を備えた半導体装置の製造方法において、
前記反応性イオンエッチングの際に、前記プラズマエッチング装置におけるプラズマ生成電力を周期的に変化させることによりエッチング側壁に深さ方向に周期的な凹凸を形成する
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記反応性イオンエッチングでは、所定のプラズマ生成電力でエッチングを進行させるステップと、その後エッチングが停止する程度に前記プラズマ生成電力を低下させるステップとを繰り返し行う
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記エッチングを進行させるステップでは、前記基板のエッチングが異方的に進行するエッチング条件を設定する
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記反応性イオンエッチングによって形成された凹凸面上にキャパシタ誘電膜を介して上部電極を形成する
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、
前記反応性イオンエッチングによって前記基板の表面層にトレンチを形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特にはキャパシタを備えた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置、特に半導体メモリ装置においては、キャパシタメモリが情報の記憶の保持手段として用いられる。キャパシタメモリの種類は揮発性・不揮発性と類別され、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やＳＲＡＭ（Ｓｔａｔｉｃ  ＲＡＭ）が前者であり、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ＲＡＭ）やＭＲＡＭ（Ｍａｇｎｅｔｉｃ  ＲＡＭ）が後者の代表例として知られている。例えば、ＤＲＡＭは、キャパシタメモリとスイッチング用の電界効果型トランジスタ（ＭＯＳＦＥＴ）を有するメモリセル構造を持ち、近年更なる微細化および高集積化、キャパシタメモリの大容量化が進められている。
【０００３】
ところで、微細化および高集積化された半導体装置内において、キャパシタがメモリセル機能を十分に果たすためには、１ビットあたり２０〜４０［ｆＦ］の蓄積容量（Ｃｓ）を確保する必要がある。なぜなら、α線によって発生するソフトエラーをなくすことおよび、雑音に対する十分なマージンを確保して記憶したデータの信頼性を高めるためである。
【０００４】
しかしながら、半導体装置の微細化・高集積化が進むにつれて、単位メモリセルにおけるキャパシタの占有面積は減少している。これは、キャパシタの蓄積容量も減少することを意味する。したがって、微細化・高集積化された半導体装置では、そこに組み込まれるキャパシタの蓄積容量を増加させるために、例えば▲１▼キャパシタ誘電膜に比誘電率の高い材料（ＳｉＯＮ、Ａｌ２Ｏ３、Ｔａ２Ｏ５など）を用いる方法、▲２▼キャパシタの表面積を増加させる方法などが提案されている。このうち、▲２▼の方法としては、次の３つの方法が提案されている。
【０００５】
先ず、第１の方法は、はじめに半導体基板にトレンチを形成し、トレンチ表面に凹凸形状を有するポリシリコン膜を形成する方法である（下記特許文献１参照）。
【０００６】
また、第２の方法は、トレンチ形状をボトル型とする方法であり、このような形状のトレンチを形成する際、半導体基板にテーパを有する頂部部分を有するトレンチを反応性イオンエッチングによって形成した後、この反応性イオンエッチングを継続し、その間に半導体装置の温度を上昇させることでトレンチ凹角型を与える方法である（下記特許文献２参照）。
【０００７】
そして、第３の方法は、深いトレンチ形状において、多重ウエストを有する形成方法である。多重ウエストを形成する際には、半導体装置の温度・エッチングガス種の比・チャンバ内における全ガス圧力のいずれかを変化させることで、多重ウエストの形状を実現している（下記特許文献３参照）。
【０００８】
【特許文献１】
特開２０００−９１５２２号公報
【特許文献２】
特開平１１−１６２９４９号公報
【特許文献３】
特開２０００−４９１４７号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した第１の方法では、トレンチの内壁に凹凸を有するポリシリコン膜を形成する際、ポリシリコン膜の形成工程と、ポリシリコン膜のパターンエッチング工程と、ポリシリコン膜の凹凸となるグレインの成長工程とが追加になるため、製造工程が増加して複雑化する。
【００１０】
また、第２の方法では、ボトル型キャパシタの表面積の拡大に限界があり、蓄積容量を増加させる効果が小さい。
【００１１】
さらに、第３の方法では、半導体装置の温度・エッチングガス種の比・チャンバ内における全ガス圧力等の制御因子の変化に対して、エッチング側壁の拡大縮小の応答が遅い。このため、多重ウエストの周期を小さくすることができず、第２の方法と比較して効果は高いものの、やはり表面積の拡大に限界があり蓄積容量を増加させる効果が十分ではない。
【００１２】
そこで本発明は、工程数を増加させることなく、エッチング側壁の表面積を十分に拡大することができ、これによって例えばキャパシタの蓄積容量のさらなる増加を図ることが可能な半導体装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
このような目的を達成するための本発明は、上部にマスクパターンが設けられた基板の表面層を、プラズマエッチング装置を用いた反応性イオンエッチングによってパターニングする工程を備えた半導体装置の製造方法であり、特に、反応性イオンエッチングの際には、プラズマエッチング装置におけるプラズマ生成電力を周期的に変化させることによりエッチング側壁に深さ方向に周期的な凹凸を形成することを特徴としている。
【００１４】
このような製造方法では、プラズマ生成電力を周期的に変化させることで、エッチングの進行による反応生成物の生成と、生成された反応生成物の堆積とが繰り返される。この際、反応生成物がエッチング表面に堆積された状態で、プラズマ生成電力を大きくしてエッチングを進行させると、エッチング底面部から等方的なエッチングが進むことが見いだされた。
【００１５】
このため、先ず、第１回目の第１ステップで異方的にエッチングを進行させた後、プラズマ生成電力を低下させて反応生成物をエッチング側壁に堆積させ、次にプラズマ生成電力を大きくしてエッチングを進行させると、異方性形状のエッチング底面部から等方的なエッチングが進み、異方性形状の底部にエッチング径が拡大されたトレンチ部が形成される。そしてさらに、プラズマ生成電力を低下させて反応生成物をエッチング側壁に堆積させ、次にプラズマ生成電力を大きくしてエッチングを進行させると、エッチング径が拡大されたトレンチ部の底面となる部分から等方的なエッチングが進む。これにより、先の等方的なエッチングで形成された部分と今回の等方的なエッチングで形成された部分との間に、先の異方性形状の開口径と略等しい大きさに開口形状が狭められたウエスト部分が形成され、エッチング側壁が深さ方向に周期的な凹凸形状に成形される。この凹凸形状は、プラズマ生成電力の変化に素早く応答する反応生成物の堆積とエッチングの進行とによって生じる。このため、凹凸形状の周期は、プラズマ生成電力の変化に対応させた十分に短い周期となる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を、図１および図２の断面工程図に基づき、必要に応じて他の図面を参照しつつ詳細に説明する。尚、ここでは、トレンチＤＲＡＭセルを有する半導体装置の製造におけるトレンチキャパシタの製造工程に本発明を適用した各実施の形態を説明する。
【００１７】
＜第１実施形態＞
先ず、図１（１）に示すように、単結晶シリコンからなる半導体基板１１の表面を薬液処理する。薬液処理はたとえば希フッ酸を用いる。その後、８５０℃で熱酸化を行い、半導体基板１１の表面層に２ｎｍ程度の膜厚の酸化膜１２を形成する。この酸化膜１２の形成後、直ちに酸化膜１２上に窒化シリコン膜１３を堆積成膜する。この際、基板温度を７８０℃に保ったＣＶＤ処理により、２００ｎｍ程度の膜厚の窒化シリコン膜１３を形成する。
【００１８】
その後、塩酸とオゾンの混合薬液で窒化シリコン膜１３表面の不純物を除去し、次いで、基板温度を７００℃に保ったＣＶＤ処理により、１４００ｎｍ程度の膜厚のＢＳＧ膜１４をマスク材として堆積成膜する。
【００１９】
次に、リソグラフィー処理により、ＢＳＧ膜１４上にレジストパターン１５を形成する。このレジストパターン１５は、およそ８００ｎｍの膜厚で形成する。
【００２０】
つづいて図１（２）に示すように、レジストパターン１５をマスクとしたエッチングにより、ＢＳＧ膜１４および窒化シリコン膜１３をパターニングする。ここでは、ＢＳＧ膜１４および窒化シリコン膜１３に対して連続的な反応性イオンエッチングを施すこととする。その後、アッシング処理によってレジストパターン１５を除去した後、薬液処理によりパーティクルを除去する。薬液処理はたとえば硫酸と過酸化水素水の混合薬液を用いる。
【００２１】
以上の後、ＢＳＧ膜１４をマスクパターンとしたエッチングにより、半導体基板１１の表面層にトレンチを形成する工程を行う。
【００２２】
まず、図１（３）に示すように、ＢＳＧ膜１４をマスクパターンとした反応性イオンエッチングを行うことにより、酸化膜１２および半導体基板１１をエッチングし、半導体基板１１の表面層にテーパ形状のトレンチ１６を形成する。このトレンチ１６のテーパ角度θはたとえば８５°〜９０°の範囲で設定し、深さ１．０μｍ〜１．５μｍで形成することとする。
【００２３】
その後さらに、図１（４）に示すように、ＢＳＧ膜１４をマスクとしトレンチ１６の底部をさらにエッチングし、トレンチ１６の下部に、異方性形状のトレンチ中間部１７を形成し、次いで、このトレンチ中間部１７の下部に、深さ方向に周期的な凹凸形状の側壁を有するトレンチ下部１８を形成する。これらのトレンチ中間部１７およびトレンチ下部１８のエッチング手順を次に詳しく説明する。
【００２４】
先ず、これらのトレンチ中間部１７部分とトレンチ下部１８を形成する際には、例えば図３に示すマグネトロン方式のエッチング装置を用いる。このエッチング装置は、エッチング処理が行われるチャンバ１０１、このチャンバ１０１の側周に設けられたマグネット１０２ａ，１０２ｂ、さらにチャンバ１０１内に配置された下部ＲＦ電極１０３、この下部ＲＦ電極１０３に接続されたＲＦ電源１０４を備えている。このうち、下部ＲＦ電極１０３は、処理対象となる基板Ｗ（ここでは、表面にマスクパターンが形成された半導体基板１１）を載置保持するステージとして構成される。そして、ＲＦ電源１０４からのＲＦ電力の印加によって、チャンバ内のガスがプラズマ化され、このプラズマによって下部ＲＦ電極１０３に載置保持された基板Ｗの表面がエッチングされる構成となっている。
【００２５】
このような構成のエッチング装置を用いて、上述したトレンチ中間部（１７）とトレンチ下部（１８）を形成する際には、エッチングガスとしてＨＢｒを用い、ＲＦ電源１０４から印加するＲＦ電力を１３．５６ＭＨｚに設定し、下記表１に示すステップでエッチングを行う。
【００２６】
【表１】
2005005555.tif 000003
【００２７】
先ず、表１のステップ１では、ＲＦ電力（ＲＦＰｏｗｅｒ）８００Ｗ、エッチング雰囲気内圧力２０Ｐａ、ＨＢｒ流量３００ｍｌ／ｍｉｎ、下部ＲＦ電極温度８０℃に設定し、３００秒間のエッチングを行う。これにより、図２（１）に示すように、深さ２．０μｍ〜３．０μｍの異方性形状のトレンチ中間部１７を形成する。ここでは、エッチング雰囲気内の圧力を２０Ｐａと比較的高く設定することにより、エッチングによる反応生成物の堆積と反応性イオンエッチングを競合させながらエッチングを進行させ、トレンチ側壁（エッチング側壁）を滑らかな垂直（異方性）形状にする。
【００２８】
次に、表１のステップ２では、ステップ１のＲＦ電力（ＲＦＰｏｗｅｒ）のみを０Ｗに低下させて１０秒間のエッチングを行う。このステップ２では、ＲＦ電力を０Ｗに低下させたため、チャンバ内にプラズマが生成されずエッチングが殆ど進行しない。これにより、図２（２）に示すように、トレンチ中間部１７の内壁に、先のエッチングによって生成されたシリコン系の反応生成物２１を堆積させる。尚、ここでは、エッチングが進行せず、トレンチ中間部１７の内壁に反応生成物２１が堆積されれば、ＲＦ電力は０Ｗに限定されることはない。
【００２９】
その後、表１のステップ３では、ステップ２のＲＦ電力のみを０Ｗから８００Ｗへと上昇させて１０秒間のエッチングを行う。このステップ３は、処理時間を除いた条件がステップ１と同様である。このため、先のステップ２からステップ１に戻したと同等であり、半導体基板（１１）のエッチングが異方的に進行するエッチング条件に設定されることになる。このように、ＲＦ電力を上昇させることにより、反応生成物の堆積よりも反応性イオンエッチングの効果を大きくして、再びエッチングを進行させる。
【００３０】
ここで一般的に、反応生成物の堆積と反応性イオンエッチングを競合させながらエッチングを進行させる場合、エッチング開始直後では等方的エッチング成分が存在し、その後、反応生成物の堆積と等方的エッチング成分が釣り合った状態でエッチングが進行することでエッチング側壁を滑らかな垂直形状にすることができる。このため、上述したステップ３でＲＦ電力を８００Ｗに上昇させたとき、反応生成物の堆積とエッチングの進行のバランスが定常状態となるまでの過渡的な状態においては、異方性形状のトレンチ中間部１７の底部において等方的なエッチングが進み、トレンチ中間部１７の底面にエッチング径が拡大されたトレンチ部１８ａが形成される。
【００３１】
尚、このステップ３、つまり、実質的には２回目以降のステップ１は、エッチング径が拡大されたトレンチ部１８ａの深さｄが必要深さ（例えば２０ｎｍ〜１００ｎｍの範囲）となるように、適宜、処理時間を調整して行われることとする。ただし、ステップ２およびステップ３におけるＲＦ電力の変動時間（処理時間）は、反応生成物の堆積と、反応生成物が堆積した状態からのエッチングの進行とが、十分に行われるように１秒以上に設定されることが望ましい。
【００３２】
また、このステップ３における、エッチング径の拡大は、上述した反応性イオンエッチングの条件で制御可能である。
【００３３】
以上の後、表１のステップ４では、再びＲＦ電力のみを０Ｗに低下させて１０秒間のエッチングを行う。このステップ４は、ステップ２と同様であり、実質的にはステップ２に戻したと同等である。これにより、図２（４）に示すように、トレンチ中間部１７およびトレンチ部１８ａの内壁に、先のエッチングによって生成されたシリコン系の反応生成物２１を堆積させる。
【００３４】
その後、表１のステップ５では、ステップＳ４のＲＦ電力のみを０Ｗから８００Ｗへと上昇させて１０秒間のエッチングを行う。このステップ５は、ステップ３と同様であり、処理時間を除いた条件がステップＳ１と同様である。このため、先のステップ２からステップ１に戻したと同等であり、半導体基板（１１）のエッチングが異方的に進行する条件となる。このように、ＲＦ電力を上昇させることにより、反応生成物２１の堆積よりも反応性イオンエッチングの効果を大きくして、再びエッチングを進行させる。
【００３５】
そしてこれにより、図２（５）に示すように、エッチング径が拡大されたトレンチ部１８ａにおいて、その上部の異方性形状のトレンチ中間部１７の底面を延長した部分から、等方的なエッチングが進む。その結果、トレンチ部１８ａの底部に、トレンチ中間部１７の径を徐々に拡大した形状のトレンチ部１８ｂが形成される。そして、重ねて形成されたトレンチ部１８ａ，１８ｂに、先の異方性形状のトレンチ中間部１７の開口径と略等しい大きさに開口形状が狭められたウエスト部分Ａを形成する。
【００３６】
以下、必要に応じた回数でステップ４，ステップ５（すなわちステップ２，ステップ３）を繰り返し行う。これにより、図１（４）に示したように、異方性形状のトレンチ中間部１７の底部に、複数のトレンチ部１８ａ，１８ｂ，…を重ねることで、深さ方向に周期的な凹凸形状の側壁を有するトレンチ下部１８を形成する。尚、ステップ２，ステップ３の繰り返し回数は、トレンチ下部１８がトレンチキャパシタとして用いられる場合には、当該トレンチキャパシタに必要とされる蓄積容量に応じた回数であれば良く、例えば２０回以上行い、少なくとも１０個以上のトレンチ部１８ａ，１８ｂ，…からなる凹凸を形成するのが望ましい。
【００３７】
その後、ここでの図示は省略したが、必要に応じて反応生成物の除去工程（例えば希フッ酸処理）を行い、その後、トレンチ１６，１７，１８の内壁を覆うようにキャパシタ誘電膜を形成し、このキャパシタ誘電膜を介してトレンチ１６，１７，１８内を導電性材料で埋め込む。これにより、トレンチ下部１８に、トレンチキャパシタを形成する。
【００３８】
以上説明した第１実施形態の製造方法によれば、チャンバ内にプラズマを生成するためのＲＦ電力の制御によって、反応生成物の堆積とエッチングの進行とを繰り返すことにより、周期的な凹凸形状の側壁を有するトレンチ下部１８が形成される。このような反応生成物の堆積とエッチングの進行とは、ＲＦ電力の変化に対する応答が素早い。このため、トレンチ下部１８に形成される凹凸形状は、ＲＦ電力の変化に素早く追従した微細なものとなり、表面積を十分に拡大させることが可能である。したがって、この方法で形成されたトレンチを用いてトレンチキャパシタを形成することで、十分に蓄積容量を増大させることが可能になる。これにより、半導体装置におけるデバイス特性の向上、および半導体装置製造におけるマージンの拡大も図られる。
【００３９】
しかも、エッチング条件の１つであるＲＦ電力を変化させるだけで、上述した微細な凹凸形状が得られるため、工程数が増加することもない。これにより、製造コストの削減を図ることも可能になる。
【００４０】
また、本第１実施形態の製造方法においては、反応生成物の堆積とエッチングの進行とが繰り返されるため、マスクパターンとなるＢＳＧ膜１４上にも反応生成物が堆積されることになる。このため、エッチングによるマスクパターン（ＢＳＧ膜１４）の膜減りが抑えられる。これにより、より深いトレンチを形成することが可能になる、と言った効果もある。そして、このような、より深いトレンチの形成によっても、上述したトレンチキャパシタの蓄積容量の増大が期待される。
【００４１】
＜第２実施形態＞
本２実施形態が第１実施形態と異なるところは、図１（４）および図２を用いて説明した工程にある。このため、先ず、図１（１）〜図１（３）を用いて説明した工程は、第１実施形態と同様に行い、これにより半導体基板１１の表面層にトレンチ１６を形成する。
【００４２】
その後、このトレンチ１６の下部に、これらのトレンチ中間部１７部分とトレンチ下部１８を形成する際には、本第２実施形態においては、例えば図４に示すＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）方式を用いる。このエッチング装置は、エッチング処理が行われるチャンバ２０１、このチャンバ２０１の上面に設けられたソースＲＦコイル２０２、これに接続されたソースＲＦ電源２０３、さらにチャンバ２０１内に配置された下部ＲＦ電極２０５、この下部ＲＦ電極２０５に接続されたバイアスＲＦ電源２０６、およびこれらのソースＲＦ電源２０３とバイアスＲＦ電源２０６とに接続された位相整合器２０７を備えている。
【００４３】
このうち、下部ＲＦ電極２０５は、処理対象となる基板Ｗ（ここでは、表面にマスクパターンが形成された半導体基板１１）を載置保持するステージとして構成される。そして、バイアスＲＦ電源２０６から下部ＲＦ電極１０５へのＲＦ電力の印加、およびソースＲＦ電源２０３からソースＲＦコイル２０２へのＲＦ電力の印加によって、チャンバ２０１内のガスがプラズマ化され、このプラズマによって下部ＲＦ電極２０５に載置保持された基板Ｗの表面がエッチングされる構成となっている。
【００４４】
また、位相整合器２０７は、ソースＲＦ電源２０３およびバイアスＲＦ電源２０６から印加されるＲＦ電力をパルス波とする場合に、これらの位相を整合させるものである。
【００４５】
このような構成のエッチング装置を用いてトレンチ中間部（１７）とトレンチ下部（１８）を形成する際には、エッチングガスとしてＨＢｒ、ＮＦ３、Ｏ２ガスを用い、バイアスＲＦ電源２０６から印加するＲＦ電力を１２．５６ＭＨｚ程度に設定し、ソースＲＦ電源２０３から印加するＲＦ電力を１３．５６ＭＨｚ程度に設定し、下記表２に示すステップでエッチングを行う。
【００４６】
【表２】
2005005555.tif 000004
【００４７】
先ず、ステップ１では、ソースＲＦ電源から印加するＲＦ電力を１０００Ｗ、バイアスＲＦ電源から印加するＲＦ電力を８００Ｗ、エッチング雰囲気内の圧力２５Ｐａ、ＨＢｒ流量３００ｍｌ／ｍｉｎ、ＮＦ３流量２０ｍｌ／ｍｉｎ、Ｏ２流量１０ｍｌ／ｍｉｎ、下部ＲＦ電極温度１００℃に設定し、３００秒間のエッチングを行う。これにより、図２（１）に示すように、深さ２．０μｍ〜３．０μｍのトレンチ中間部１７を形成する。ここでは、エッチング雰囲気内の圧力を２５Ｐａと比較的高く設定することにより、エッチングによって生成されるＳｉ反応生成物の堆積と反応性イオンエッチングを競合させながらエッチングを進行させ、トレンチ側壁（エッチング側壁）を滑らかな垂直（異方性）形状にする。
【００４８】
次に、ステップ２では、ステップ１の条件において、ソースＲＦ電源２０３から印加するＲＦ電力と、バイアスＲＦ電源２０６から印加するＲＦ電力とをパルス波に切り換えて３００秒間のエッチングを行う。この際、パルス波におけるＲＦ電力のオン−オフは、オン：オフ＝１秒：５秒とする。また、パルス波がオンの場合のＲＦ電力は、ステップ１と同様でよい。
【００４９】
このため、このステップ２においてＲＦ電力がオンの場合は、ステップ１と同様に半導体基板（１１）のエッチングが異方的に進行する条件で、半導体基板（１１）のエッチングが進められるステップとなる。一方、ＲＦ電力がオフの場合は、反応生成物を堆積させるステップとなる。したがって、ステップ２では、第１実施形態と同様に、これらのステップが繰り返されることになる。
【００５０】
これにより、ステップ２では、第１実施形態において図２（２）〜図２（５）を用いて説明したと同様に、異方性形状のトレンチ中間部１７の底部に、エッチング径が拡大されたトレンチ部１８ａが形成され、さらにトレンチ部１８ａの底面にトレンチ中間部１７の径を徐々に拡大した形状のトレンチ部１８ｂ，…が形成される。そして、このように重ねて形成されたトレンチ部１８ａ，１８ｂ，…間に、先の異方性形状のトレンチ中間部１７の開口径と略等しい大きさに開口形状が狭められたウエスト部分Ａを有することで、深さ方向に周期的な凹凸形状の側壁を有するトレンチ下部１８が形成される。
【００５１】
この際、ＲＦ電力をオフした状態での反応生成物の堆積と、ＲＦ電力をオンした状態での反応生成物が堆積した底面における等方的なエッチングの進行とが、十分に行われる範囲で、エッチング径が拡大されたトレンチ部１８ａ，１８ａ，…の深さｄが必要深さ（例えば２０ｎｍ〜１００ｎｍの範囲）となるように、適宜、ＲＦ電力をオン、オフする処理時間が調整されることとする。また、パルス波によるＲＦ電力のオン・オフの繰り返し回数は、トレンチ下部１８がトレンチキャパシタとして用いられる場合には、当該トレンチキャパシタに必要とされる蓄積容量に応じた回数であれば良く、例えば２０回以上行い、すくなくとも１０個以上のトレンチ部１８ａ，１８ｂ，…からなる凹凸を形成するのが望ましい。
【００５２】
尚、ここで形成されるトレンチ部１８ａ，１８ｂ，…のエッチング径の拡大は、上述した反応性イオンエッチングの条件で制御可能である。また、ここではソースＲＦ電源およびバイアスＲＦ電源からのＲＦ電力の両方をパルス波としたが、いずれか一方のみがパルス波であれば良い。
【００５３】
またステップ１とステップ２の処理時間を変更することによって、任意のトレンチ深さに凹凸を形成することができる。
【００５４】
以上のようにして、トレンチ部１８ａ，１８ｂ，…からなるトレンチ下部１８を形成した後には、第１実施形態で説明したと同様の処理を行うことによりトレンチ下部１８に、トレンチキャパシタを形成する。
【００５５】
以上説明した第２実施形態の製造方法は、第１実施形態と同様に、チャンバ内にプラズマを生成するためのＲＦ電力の制御によって反応生成物の堆積とエッチングの進行とを繰り返すことで、深さ方向に周期的な凹凸形状の側壁を有するトレンチ下部１８を形成している。このため、第１実施形態と同様に、トレンチ下部１８に形成される凹凸形状を、ＲＦ電力の変化に応答性良好に追従させた微細なものとすることができ、工程数を増加させることなく、表面積を十分に拡大させることが可能である。したがって、この方法で形成されたトレンチを用いてトレンチキャパシタを形成することで、十分に蓄積容量を増大させることが可能になる。
【００５６】
また、本第２実施形態の製造方法によっても、反応生成物の堆積とエッチングの進行とが繰り返されるため、エッチングによるマスクパターン（ＢＳＧ膜１４）の膜減りが抑えられ、この結果、より深いトレンチを形成することが可能になることも同様である。
【００５７】
なお、本発明は、以上説明した第１実施形態および第２実施形態に限定されることはなく、エッチング装置、エッチング条件は適宜変更することが可能である。たとえば上記の数値、構造、エッチング装置の構成、ＲＦ電力の周波数、プラズマ源、ガス種などは、あくまでも一例であり、必要に応じて適宜調整されることとする。プラズマの生成方式に関しても、第１実施形態および第２実施形態ともに、上記マグネトロン方式、ＩＣＰ方式に限定されることはなく、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）方式、ヘリコン波を用いる方式、ＳＷＰ（Ｓｕｒｆａｃｅ
Ｗａｖｅ  Ｐｌａｓｍａ）方式、平行平板方式等であってもよい。
【００５８】
また、上述した実施形態においては、トレンチキャパシタにおけるトレンチの形成に本発明を適用した場合を説明した。しかしながら、本発明は、例えばバレル型のキャパシタにおける下部電極の形成にも適用することが可能である。この場合、下部電極の表面積を増加させることが可能であるため、上述した実施形態と同様の効果を得ることが可能である。ただし、エッチング条件などは、下部電極の構成材料によって適宜調整されることとする。またこの場合、エッチングが施される基板の表面層とは、半導体基板上に形成した下部電極の構成材料膜（例えばポリシリコン膜等）となる。
【００５９】
【発明の効果】
以上述べたような本発明の半導体装置の製造方法によれば、基板の表面層をパターンエッチングする際、反応性イオンエッチングにおけるプラズマ生成電力を周期的に変動させることで、深さ方向に周期的な凹凸形状のエッチング側壁を形成する構成としたことにより、工程数を増加させることなくエッチング側壁に微細な周期の凹凸を形成し、表面積を十分に拡大することができ、これによって例えばキャパシタの蓄積容量のさらなる増加を図ることが可能になる。
【図面の簡単な説明】
【図１】本発明の実施の形態を説明する断面工程図（その１）である。
【図２】本発明の実施の形態を説明する断面工程図（その２）である。
【図３】第１実施形態に用いるエッチング装置の構成図である。
【図４】第２実施形態に用いるエッチング装置の構成図である。
【符号の説明】
１１…半導体基板（基板）、１４…ＢＳＧ膜（マスクパターン）、１７…トレンチ中間部（トレンチ）、１８…トレンチ下部（トレンチ）
【図１】
2005005555.tif 000005
【図２】
2005005555.tif 000006
【図３】
2005005555.tif 000007
【図４】
2005005555.tif 000008