(57)【要約】【課題】  周波数安定度の高い高周波の代替クロック信号を生成できるようにする。【解決手段】  クロック整形器１０は、代替クロック信号生成部２０が所定周波数の信号を出力する高安定発振器２２と、この高安定発振器２２が出力した信号の周波数を逓倍して高周波の代替クロック信号にする逓倍器２４とを備える。信号選択部１４は、外部からの信号に基づいた基準クロック信号Ｓ0と、この基準クロック信号に対応した代替クロック信号Ｓ0´とが入力し、いずれか一方を出力する。異常検出部１６は、信号選択部１４が出力した選択クロック信号Ｓ1を監視し、基準クロック信号Ｓ0に異常が生じたときに、スイッチ回路２６をオンにして代替クロック信号生成部２０を動作状態にし、信号選択部１４に代替クロック信号Ｓ0´を選択クロック信号Ｓ1として出力させる。【選択図】      図１
2005277880.tif 000002
【特許請求の範囲】
【請求項１】
外部からの信号に基づいた基準クロック信号と、この基準クロック信号に対応した代替クロック信号とが入力し、いずれか一方を出力する信号選択部と、
所定周波数の信号を出力する発振器と、この発振器が出力した前記信号の周波数を逓倍して前記代替クロック信号にする逓倍器とを備えた代替クロック信号生成部と、
前記基準クロック信号を監視し、基準クロック信号に異常が生じたときに、前記信号選択部に前記代替クロック信号を出力させる異常検出部と、
前記信号選択部の出力した前記基準クロック信号または前記代替クロック信号が入力し、これらの信号に位相同期したクロック信号を出力するクロック信号出力部と、
を有することを特徴とするクロック整形器。
【請求項２】
請求項１に記載のクロック整形器において、
前記異常検出部は、前記基準クロック信号が正常のときに前記発振器を非動作状態にし、前記基準クロック信号に異常が生じたときに前記発振器を動作させることを特徴とするクロック整形器。
【請求項３】
請求項１ないし請求項２に記載のクロック整形器を備えていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、網同期用の発振器として使用されるクロック整形器に係り、特に高精度の高周波クロック信号を整形するのに好適なクロック整形器およびこれを用いた電子機器に関する。
【背景技術】
【０００２】
携帯電話などの通信網（ネットワーク）を利用する通信機器では、発振器からのクロック信号に基づいて通信データの送受信が行なわれる。ネットワークにおけるクロック信号の役割は、ネットワーク内に共通の周波数を分配し、ネットワークの同期化を図ることにある。周波数を分配する範囲は、ネットワークの基本構成に依存し、長距離通信システムの場合は網同期型のネットワークを構成する。網同期型のネットワークでは、１つのマスタ局または準マスタ局から基準周波数のクロック信号（以下、基準クロック信号という）を分配し、この基準クロック信号をネットワーク内のすべてのノードで再生し、ノード内のすべてに分配する。この方式では、すべてのネットワーク内の回路が同じ周波数精度を持つクロック信号で動作し、データの多重・分離、メモリを使用する情報の挿入・抽出などの送受信処理を非常に容易に行なうことができる。
【０００３】
ところで、マスタ局または準マスタ局が出力した基準クロック信号は、ネットワークに発生した事故などにより、欠落したり途絶したりすることがある。このような場合、基準クロック信号を受ける通信機器などの電子機器は、情報の授受のタイミングを取る基準クロック信号に異常が生じたため、正常に作動することができない。このため、スレーブ局やノードを構成している電子機器は、受信したデータ（情報）に含まれている基準クロック信号が正常か否かを常に監視している。そして、基準クロック信号に異常が生じた場合、自身が有している発振器の生成する基準クロック信号と同じ周波数の代替クロック信号に切り替え、代替クロック信号を用いてクロック信号の再生（整形）を行なうようにしている（例えば、特許文献１）。
【０００４】
一方、近年は、ギガビット帯における通信が行なわれるようになっており、例えば１０Ｇｂｉｔ／ｓの通信速度を有する米国のＳＯＮＥＴ（Synchronous Optical NETwork）方式が実用化されている。このＳＯＮＥＴにおいては、６００ＭＨｚ帯域の基準クロック信号が使用される。このため、通信機器に使用される発振器やクロック整形器には、（１）高周波帯域で周波数安定度が高いこと、（２）通信機器の実用温度範囲において温度補償されていること、さらに、（３）発振回路等から出力されるクロック信号のジッタが大きく軽減されていることが必要である。
【０００５】
上記したＳＯＮＥＴにおける通信機器は、動作温度範囲が−１０〜＋８５℃である。そして、ＳＯＮＥＴは、この動作温度範囲における基準クロック信号の周波数安定度として、基準周波数に対して±２０ｐｐｍ以下であることが要求されている。このため、ＳＯＮＥＴ用の通信機器は、受信した基準クロック信号に欠落などの以上が生じた場合に、周波数安定度の高い６００ＭＨｚ帯の代替クロック信号を基準クロック信号として生成し、この代替クロック信号に基づいてクロック信号を出力しなければならない。ところが、周波数安定度の高い高安定発振器は、現在の技術水準においては、発振周波数が２０ＭＨｚ以下であって、周波数安定度の高い６００ＭＨｚ帯の代替クロック信号を生成することができない。そこで、高い周波数安定度を要求される高周波の基準クロック信号を整形する場合、特許文献２に記載されているようなクロック整形器が用いられる。この特許文献２に記載されているクロック整形器は、電圧制御型発振器を有するＰＬＬ（Phase Locked Loop）回路が用いられている。この特許文献２に記載されているＰＬＬ回路は、代替クロック信号の周波数が２０ＭＨｚ以下であってもよいように、入力した基準クロック信号と、電圧制御型発振器の出力するクロック信号とをそれぞれ分周して位相比較器に入力し、両者の位相差に応じた制御電圧によって電圧制御型発振器の発振周波数を制御し、基準クロック信号に同期したクロック信号を出力するようにしている。
【特許文献１】特開平１１−１９５９７９号公報
【特許文献２】特開平７−１７０５８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、特許文献２に記載されているＰＬＬ回路を用いたクロック整形器は、電圧制御型発振器の出力した高周波信号を分周して位相比較器に入力している。したがって、ＰＬＬ回路は、電圧制御型発振器の出力する例えば６００ＭＨｚの信号と、分周器の出力する分周した信号（例えば、３０分の１に分周した場合、２０ＭＨｚの信号）とが存在することになる。このため、電圧制御型発振器によって生成したクロック信号は、分周器が出力するより低い周波数の信号による位相雑音をジッタとして含んだものとなり、電子機器の誤動作の原因となったりする。
【０００７】
本発明は、上記従来技術の欠点を解消するためになされたもので、周波数安定度の高い高周波の代替クロック信号を生成できるようにすることを目的としている。
また、本発明は、ジッタの小さいクロック信号を出力できるようにすることを目的としている。
【課題を解決するための手段】
【０００８】
水晶発振器は、使用される電子機器の要求仕様に基づいて種々のものが作られている。そして、上記したように高安定発振器の発振周波数は、２０ＭＨｚ以下である。しかし、周波数安定度の高い低周波の信号の周波数を逓倍して高周波の信号にしたとしても、周波数安定度に影響を与えることがない。本発明者は、この現象に注目して本発明をなしたものである。
【０００９】
すなわち、本発明に係るクロック整形器は、外部からの信号に基づいた基準クロック信号と、この基準クロック信号に対応した代替クロック信号とが入力し、いずれか一方を出力する信号選択部と、所定周波数の信号を出力する発振器と、この発振器が出力した前記信号の周波数を逓倍して前記代替クロック信号にする逓倍器とを備えた代替クロック信号生成部と、前記基準クロック信号を監視し、基準クロック信号に異常が生じたときに、前記信号選択部に前記代替クロック信号を出力させる異常検出部と、前記信号選択部の出力した前記基準クロック信号または前記代替クロック信号が入力し、これらの信号に位相同期したクロック信号を出力するクロック信号出力部と、を有することを特徴としている。
【００１０】
このようになっている本発明は、基準クロック信号のバックアップ用である代替クロック信号を得るために、発振周波数の低い発振器を使用し、その出力信号の周波数を逓倍して高周波数の信号に変換する。したがって、本発明は、発振周波数は低いが、高い周波数安定度を有する発振器を使用して代替クロック信号を生成することができる。すなわち、本発明は、基準クロック信号として数１００ＭＨｚの高い周波数を有し、高い周波数安定度が要求される場合であっても、周波数安定度が高く、発振周波数の低い高安定発振器を用いることによって、周波数安定度の高い高周波数の代替クロック信号を容易に形成することができる。しかも、ＰＬＬ回路において分周する必要がないため、出力するクロック信号に位相雑音によるジッタを含むことがなく、高品質（高精度）のクロック信号を出力することができる。
【００１１】
また、本発明の前記異常検出部は、前記基準クロック信号が正常のときに前記発振器を非動作状態にし、前記基準クロック信号に異常が生じたときに前記発振器を動作させるように構成できる。代替クロック信号生成部は、入力してくる基準クロック信号と周波数がまったく同じである代替クロック信号を生成することが困難である。したがって、生成した代替クロック信号は、周波数が基準クロック信号と異なるのが一般的である。このため、基準クロック信号の正常時に、信号選択部に基準クロック信号と代替クロック信号とを入力すると、信号選択部から出力される基準クロック信号に、両者の周波数の相違に基づく位相雑音が生ずる。そこで、基準クロック信号の正常時に、代替クロック信号発生部の発振器を停止させておく。これにより、信号選択部から出力される基準クロック信号に位相雑音が含まれることがなく、クロック信号出力部から出力されるクロック信号のジッタを低減することができ、高精度のクロック信号を出力することができる。
【００１２】
そして、例えば、高い周波数安定度を有する発振周波数が１０ＭＨｚのＯＣＸＯのような高安定発振器を用い、その出力信号の周波数を逓倍器によって６０倍に逓倍することにより、周波数が６００ＭＨｚであって、周波数安定度が±１ｐｐｍ以下である代替クロック信号を容易に生成することができる。また、ＰＬＬ回路に６００ＭＨｚ帯のクロック信号を入力できるため、ＰＬＬ回路を構成している電圧制御型発振回路の出力信号を分周して位相検出器（位相比較器）に入力する必要がない。このため、電圧制御型発振回路によって生成したクロック信号に分周した信号の周波数に基づく位相雑音をなくすことができ、出力するクロック信号のジッタを低減することができる。
【００１３】
そして、本発明に係る電子機器は、上記のクロック整形器を備えていることを特徴としている。これにより、上記した作用効果を得ることができ、電子機器のコストを低減することができる。
【発明を実施するための最良の形態】
【００１４】
本発明に係るクロック整形器およびそれを用いた電子機器の好ましい実施の形態を、添付図面に従って詳細に説明する。
図１は、本発明の実施の形態に係るクロック整形器のブロック図である。図１において、クロック整形器１０は、基準クロック信号Ｓ0が入力端子ＦＩＮを介して入力するクロック信号切替え部１２を有している。クロック信号切替え部１２は、基準クロック信号Ｓ0が入力する信号選択部１４と、信号選択部１４の出力側に設けた異常検出部１６とから構成してある。基準クロック信号Ｓ0は、外部から受信した信号に基づいて得たクロック信号で、例えばＳＯＮＥＴなどにおいて使用される６００ＭＨｚ帯の周波数を有している。
【００１５】
クロック信号切替え部１２の入力側には、基準クロック信号Ｓ0のバックアップ用の代替クロック信号Ｓ0´を出力し、信号選択部１４に入力する代替クロック信号生成部２０が接続してある。そして、クロック信号切替え部１２の出力側には、信号選択部１４が出力した選択クロック信号Ｓ1が入力するクロック信号出力部３０が設けてある。クロック信号出力部３０は、詳細を後述するように、ＰＬＬ回路からなっている。
【００１６】
代替クロック信号生成部２０は、実施形態の場合、例えば恒温槽型水晶発振器（ＯＣＸＯ）や温度補償型水晶発振器（Temperature Compensated Crystal Oscillator：ＴＣＸＯ）などの高安定発振器２２と、この高安定発振器２２の出力側に設けた逓倍器２４とから構成してある。高安定発振器２２は、例えば発振周波数が１０ＭＨｚであって、±１ｐｐｍの周波数安定度を有するものが使用される。そして、逓倍器２４は、高安定発振器２２の出力した信号の周波数を６０程度逓倍し、基準クロック信号Ｓ0にほぼ等しい周波数の代替クロック信号Ｓ0´にして、クロック信号切替え部１２の信号選択部１４に出力する。
【００１７】
なお、高安定発振器２２は、スイッチ回路２６を介して直流電源端子ＶＦに接続してある。スイッチ回路２６は、常開のスイッチ回路であって、後述するように、基準クロック信号Ｓ0に異常が生じたときにオンする。したがって、高安定発振器２２は、基準クロック信号Ｓ0が正常の場合、図示しない水晶振動子に給電されておらず、非動作状態となっている。
【００１８】
クロック信号切替え部１２の信号選択部１４は、制御端子ＳＥＬを介して図示しない操作部からの選択信号ＣＮＴを受け、入力する基準クロック信号Ｓ0または代替クロック信号Ｓ0´のいずれかを出力する。そして、異常検出部１６は、信号選択部１４が選択クロック信号Ｓ1として出力した基準クロック信号Ｓ0を監視する。異常検出部１６は、基準クロック信号Ｓ0に欠落などの異常が生じたときに、スイッチ回路２６をオンする信号を出力するとともに、信号選択部１４に切り替え信号を与え、基準クロック信号Ｓ0に代えて代替クロック信号Ｓ0´を出力させる。
【００１９】
クロック信号出力部３０は、位相比較部３２、ループフィルタ３４、電圧制御型発振回路３６を有しており、これらによってＰＬＬ回路を構成している。すなわち、位相比較部３２は、クロック信号切替え部１２の選択クロック信号Ｓ1が入力するとともに、電圧制御型発振回路３６の帰還ループ出力端子ＬＰｏから出力された帰還ループ用のクロック信号Ｓ3が入力し、両者の位相差に対応した位相差信号Ｓ2をループフィルタ３４に出力する。フープフィルタ３４は、入力した位相差信号Ｓ2を平滑化して直流の制御電圧Ｖｃを電圧制御型発振回路３６に与える。電圧制御型発振回路３６は、実施形態の場合、後述するように、ＳＡＷ共振子を有する電圧制御型ＳＡＷ発振回路によって構成してある。そして、電圧制御型発振回路３６は、入力する制御電圧Ｖｃによって選択クロック信号Ｓ1と位相が同期した信号、すなわち選択クロック信号Ｓ1の周波数に等しい周波数のクロック信号Ｓ4を出力する。なお、電圧制御型発振回路３６は、ＡＴカット水晶振動子などによって構成してもよい。
【００２０】
電圧制御型発振回路３６は、図２に示したように、少なくとも、発振用差動増幅器４２、出力用差動増幅器４４、帰還バッファ用差動増幅器４６の３個の差動増幅器を集積化した集積回路（ＩＣ）４８と、正帰還発振ループ内における移相量を調整する電圧制御移相回路５０と、所定の共振周波数を有するＳＡＷ共振子Ｘとインピーダンス回路（ＺＤ）５２とから構成される。そして、少なくとも、発振用差動増幅器４２、帰還バッファ用差動増幅器４４、電圧制御移相回路５０、ＳＡＷ共振子Ｘとにより正帰還発振ループが形成される。
【００２１】
ＳＡＷ（Surface Acoustic Wave）共振子Ｘは、高周波で発振するデバイスとして注目されている。このＳＡＷ共振子は、弾性体の表面付近にエネルギーが集中して伝播する性質を利用した共振子である。そして、圧電基板上に、すだれ状の励振電極を配置し、この励振電極で励振された表面波を反射させて定在波を発生させ、共振子として機能させるものである。ＳＡＷ共振子Ｘは、その共振周波数が数１００ＭＨｚ〜数ＧＨｚであり、高周波発振回路に用いられる。また、ＳＡＷ共振子Ｘは、主振動以外に不要な振動が存在しないため、ジッタの発生要因とはならないという特徴を備える。
【００２２】
発振用差動増幅器４２の非反転入力端子Ｄ１には、共振信号を生成して出力するＳＡＷ共振子Ｘの正帰還発振ループ後段側の端子が接続されている。また、発振用差動増幅器４２の非反転入力端子Ｄ１と反転入力端子Ｄ２との間には、それぞれの入力端子間に所定の電位差を発生させるためのインピーダンス回路（ＺＤ）５２が接続してある。さらに、発振用差動増幅器４２の反転入力端子Ｄ２には集積回路４８から出力されたバイアス電圧ＶBBが印加される。なお、ＳＡＷ共振子Ｘからの共振信号を発振用差動増幅器４２の反転入力端子Ｄ２に入力し、バイアス電圧ＶBBを非反転入力端子Ｄ１に入力する構成としてもよい。
【００２３】
発振用差動増幅器４２の非反転出力端子Ｑ＋には、帰還バッファ用差動増幅器４６の非反転入力端子が接続され、発振用差動増幅器４２の反転出力端子Ｑ−には、帰還バッファ用差動増幅器４６の反転入力端子が接続される。そして、帰還バッファ用差動増幅器４６の非反転出力端子Ｑ１から出力される信号Ｓ3は、出力端子ＬＰｏを介して、図１に示す位相比較部３２への帰還ループ用出力信号として用いられる。また、帰還バッファ用差動増幅器４６の反転出力端子Ｑ２から出力される信号は、正帰還発振ループ用出力信号として電圧制御移相回路５０に入力される。電圧制御移相回路５０では、電圧制御端子Ｖｔを介して図１に示すループフィルタ３４の出力した制御電圧Ｖｃが入力し、正帰還発振ループにおける移相量が制御される。なお、帰還バッファ用差動増幅器４６の非反転出力端子Ｑ１の出力は、正帰還発振ループ用出力信号とし、非反転出力端子Ｑ２の出力は、位相比較部３２への帰還ループ用出力信号としてもよい。
【００２４】
さらに、発振用差動増幅器４２には、出力用差動増幅器４４が接続してある。すなわち、発振用差動増幅器４２の非反転出力端子Ｑ＋には、出力用作動増幅器４４の非反転入力端子が接続してあり、発振用差動増幅器４２の反転出力端子Ｑ−には、出力用差動増幅器４４の反転入力端子が接続してある。そして、出力用差動増幅器４４は、発振用差動増幅器４２の出力波形を波形整形し、出力端子ＯＵＴ＋、ＯＵＴ−を介してクロック信号Ｓ4として出力する。
【００２５】
なお、発振用差動増幅器４２、出力用差動増幅器４４、帰還バッファ用差動増幅器４６は、それぞれが図３に示したＥＣＬラインレシーバ（エミッタ結合論理）を用いた差動増幅回路である。このＥＣＬラインレシーバは、非反転及び反転の差動入力および差動出力を有する差動増幅回路である。そして、低消費電力、かつ、電圧制御型ＳＡＷ発振回路のような高速で動作する必要がある回路に、また、得られた出力信号をこのＥＣＬ差動増幅回路で用いられる電気レベルの変換に用いることができる。
【００２６】
以上、説明したＳＡＷ共振子を用いた電圧制御型発振回路３６においては、ＳＡＷ共振子Ｘ等を除き、集積回路４８として形成された３つの差動増幅器４２、４４、４６は、汎用の集積回路として製品化されており、容易に入手できるため、発振回路を集積化するための設計工数を省略することができる。
【００２７】
また、帰還バッファ用差動増幅器の出力を利用した電圧制御型発振回路を用いてクロック整形器１０として実現するような場合、電圧制御型発振回路の外部出力と帰還ループ用の出力間における相互干渉がなくなる。併せて、電圧制御型発振回路の出力に出力バッファ用ドライバＩＣを外部接続することなく負荷回路を直接接続でき、クロック整形器１０の出力として使用できる。
【００２８】
以上のように構成した実施形態に係るクロック整形器１０の作用は、次のとおりである。クロック信号切替え部１２の信号選択部１４は、通常、制御端子ＳＥＬから与えられた選択信号ＣＮＴによって、入力端子ＦＩＮから入力してくる基準クロック信号Ｓ0を出力するように設定されている。このため、信号選択部１４は、基準クロック信号Ｓ0を選択クロック信号Ｓ1として出力する。一方、代替クロック信号生成部２０は、常開型のスイッチ回路２６がオフされているため、高安定発振器２２が非動作状態となっている。
【００２９】
信号選択部１４の出力側に設けた異常検出部１６は、信号選択部１４の出力した選択クロック信号Ｓ1を読み込み、選択クロック信号Ｓ1、すなわち基準クロック信号Ｓ0に異常がないか否かを監視している。異常検出部１６は、選択クロック信号Ｓ1に欠落などの異常がない場合、特に信号を出力しない。そして、選択クロック信号Ｓ1は、クロック信号出力部３０の位相比較部３２に入力される。位相比較部３２は、電圧制御型発振回路３６の帰還ループ出力端子ＬＰｏの出力する帰還ループ用のクロック信号Ｓ3と選択クロック信号Ｓ1との位相を比較し、両者の位相差に応じた位相差信号Ｓ2をループフィルタ３４に出力する。ループフィルタ３４は、位相差信号Ｓ2を平滑化し、制御電圧Ｖｃとして出力する。
【００３０】
ループフィルタ３４の出力した制御電圧Ｖｃは、図２に示したように、電圧制御端子Ｖｔを介して電圧制御型発振回路３６の電圧制御移相回路５０に入力する。電圧制御移相回路５０は、入力された制御電圧Ｖｃに基づいて、帰還バッファ用差動増幅器４６の反転出力端子Ｑ２から出力されたクロック信号の位相を適切な位相に調整する。また、帰還バッファ用差動増幅器４６は、非反転出力端子Ｑ１からクロック信号Ｓ3を出力する。このクロック信号Ｓ3は、クロック整形器１０の帰還ループ用出力信号として電圧制御型発振回路３６の帰還ループ出力端子ＬＰｏから出力され、位相比較部３２に入力される。これにより、電圧制御型発振回路３６の出力用差動増幅回路４４の出力端子から外部に出力されるクロック信号Ｓ4は、選択クロック信号Ｓ1（基準クロック信号Ｓ0）と位相が同期し、選択クロック信号Ｓ1に等しい周波数を有するクロック信号として出力される。
【００３１】
他のシステムや伝送装置等の異常検出の遅れや切り替え動作の遅れのため、クロック整形器１０に入力する基準クロック信号Ｓ0に異常が生じたとする。例えば、伝送路上において回線障害が発生したため正常にデータの送信が行われず、受信データから正常にタイミング抽出が行われない状態、一定時間、基準クロック信号Ｓ0に欠落が生じたとする。このような場合、信号選択部１４が出力した選択クロック信号Ｓ1にも欠落が発生し、異常検出部１６により検出される。
【００３２】
異常検出部１６は、選択クロック信号Ｓ1に欠落が発生したのを検出すると、切り替え信号を生成して信号選択部１４に与えるとともに、スイッチ回路２６に出力してスイッチ回路２６をオンする。これにより、代替クロック信号生成部２０の高安定発振器２２は、スイッチ回路２６、電源端子ＶＦを介して給電され、例えば１０ＭＨｚの信号を出力する。高安定発振器２２の出力した信号は、周波数が逓倍器２４によって基準クロック信号Ｓ0とほぼ等しい所定の周波数に逓倍され、代替クロック信号Ｓ0´として信号選択部１４に入力する。信号選択部１４は、異常検出部１６からの信号により代替クロック信号生成部２０から入力する信号を出力するように設定されていて、代替クロック信号Ｓ0´を選択クロック信号Ｓ1として出力する。信号選択部１４の出力した選択クロック信号Ｓ1は、クロック信号出力部３０の位相比較部３２に与えられる。そして、クロック信号出力部３０は、前記と同様にして代替クロック信号Ｓ0´に同期したクロック信号Ｓ4を生成して出力する。
【００３３】
なお、異常検出部１６は、信号選択部１４が代替クロック信号Ｓ0´を選択して出力する場合、選択クロック信号Ｓ1の監視を行なわないように設定されている。そして、この実施形態の異常検出部１６は、信号選択部１４の選択クロック信号Ｓ1を監視する場合について説明したが、信号選択部１４に入力する前の基準クロック信号Ｓ0を監視するようにしてもよい。
【００３４】
このように、実施形態のクロック整形器１０は、発振周波数は低いが、周波数安定度の高い高安定発振器２２を作動して周波数安定度の高い信号を得、この信号の周波数を逓倍器２４によって逓倍して所定の高周波信号にしている。このため、例えば基準クロック信号Ｓ0が６００ＭＨｚを超えるような高周波であっても、周波数安定度が±１ｐｐｍ以下の代替クロック信号Ｓ0´を容易に生成することできる。そして、クロック整形器１０は、クロック信号出力部３０の位相比較部３２に入力する信号を分周する必要がないため、分周することに基づく位相雑音の発生を防ぐことができ、ジッタの少ないクロック信号を出力できる。また、クロック整形器１０は、基準クロック信号Ｓ0が正常の場合、高安定発振器２２を非動作状態にしているため、基準クロック信号Ｓ0と代替クロック信号Ｓ0´との周波数が異なっていたとしても、両者の周波数の相違に基づく位相雑音の発生をなくすことができる。
【００３５】
以上の例は、周波数が６００ＭＨｚを超えるような周波数に逓倍する場合であるが、例えばＳＯＮＥＴでは信号伝達に影響するとして規定されるジッタの周波数帯域は８０ＭＨｚまでである。現実的には、そのような信号伝達に影響されない周波数まで逓倍することで十分な効果を得ることができる。
【００３６】
図４は、上記した実施の形態に係るクロック整形器１０を用いた、電子機器である光ネットワーク向けの光トランシーバ用モジュールの概略構成を示す図である。この光トランシーバ用モジュール１００は、例えば、サーバ用コンピュータ（図示せず）と光ネットワークとの間で、光／電気変換および電気／光変換と、多重化および多重分離のためのインターフェース機能を実現するものである。
【００３７】
図４に示すように、クロック整形器１０は、タイミング抽出部１０６でタイミング抽出されたジッタの多い高周波基準クロック信号Ｓ0が入力する。クロック整形器１０は、正常時の場合、このジッタの多いクロック信号Ｓ0を選択信号ＣＮＴに基づいて選択し、ジッタが低減された高周波のクロック信号Ｓ4に整形して出力する。このクロック信号Ｓ4は、多重化部１０１に与えられ、多重化部１０１において、Ｎ個の送信データＴｘＤＡＴＡを１つの送信データとして多重化するためのクロック信号として用いられる。
【００３８】
ここで、図４を参照して、光トランシーバ用モジュール１００における動作について説明する。タイミング抽出部１０６は、光／電気変換部１０５が受信した光信号を電気信号に変換して出力したデータから、高周波数の基準クロック信号Ｓ0を抽出してクロック整形器１０に入力する。本発明に係るクロック整形器１０は、選択信号ＣＮＴにより、基準クロック信号（受信クロック信号）Ｓ0を選択する正常時の場合、ジッタを多く含む基準クロック信号Ｓ0を、ジッタの少ない高周波数のクロック信号Ｓ4に変換して多重化部１０１へ送出する。電気／光変換部１０２は、多重化された送信データを光信号ＯＰＯＵＴに変換して光伝送路へ送出する。
【００３９】
何らかの原因による受信データの異常により、抽出された基準クロック信号（受信クロック信号）Ｓ0に欠落が生じると、クロック整形器１０は、内蔵している異常検出部１６がこれを検出し、代替クロック信号生成部２０を動作状態にし、代替クロック信号Ｓ0´に基づいた高周波数のクロック信号Ｓ4を多重化部１０１へ送出し、上記と同様の送信処理が行われる。
【００４０】
特に、システム側の、受信クロック信号に生じた欠落等の異常検出の遅れや切り替え動作の遅れが発生し、この遅れからクロック整形器１０においてそれらの異常を検出した場合に、効果的に、代替クロック信号に強制的に切り替える。つまり、本発明に係るクロック整形器１０を用いた光トランシーバ用モジュール１００は、基準クロック信号に欠落が生じると、クロック整形器１０で基準クロック信号の欠落を検出し、保有する高安定発振器２２の出力するクロック信号に基づいた代替クロック信号に強制的に切り替えることができる。特に、外部装置や他の機能ブロックで欠落等の異常検出の遅れや切り替え動作の遅れが発生した場合に、その優先的な切り替えにより、早期の同期確保を補償することができるという効果が得られる。
【００４１】
また、本発明に係るクロック整形器１０は、ジッタを多く含んだ基準クロック信号（受信クロック信号）が入力した場合、非常にジッタの少ない高周波数のクロック信号に変換して多重化部１０１へ供給することができる。これにより、多重化部１０１において多重化する送信データＴｘＤＡＴＡ×Ｎとクロック信号との間におけるタイミングマージンが確保されるので、多重化部１０１の送信データの誤動作を防止することができるという効果が得られる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態に係るクロック整形器のブロック図である。
【図２】実施の形態に係る電圧制御型発振回路の詳細説明図である。
【図３】ＥＣＬラインレシーバの具体的な構成を示す回路図である。
【図４】本発明に係るクロック整形器を用いた電子機器の一例を示すブロック図である。
【符号の説明】
【００４３】
１０………クロック整形器、１２………クロック信号切替え部、１４………信号選択部、１６………異常検出部、２０………代替クロック信号生成部、２２………高安定発振器、２４………逓倍器、３０………クロック信号出力部、３２………位相比較部、３４………ループフィルタ、３６………電圧制御型発振回路、１００………電子機器（光トランシーバ用モジュール）。
【図１】
2005277880.tif 000003
【図２】
2005277880.tif 000004
【図３】
2005277880.tif 000005
【図４】
2005277880.tif 000006