(57)【要約】【課題】磁気メモリにおいて非破壊的なセンシングを可能にすること。【解決手段】本発明は、軟基準３導体磁気メモリ(200)記憶デバイスを提供する。特定の実施形態において、複数の平行な導電性の第１のセンス／書込み導体(204,204')と、複数の平行な導電性の第２のセンス導体(206,306)が存在する。第１のセンス／書込み導体および第２のセンス導体がクロスポイントアレイ(400)を提供する。軟基準磁気メモリ(SVM)セル(202,202')が各交点に電気接触して配置されるように設けられる。更に、第２のセンス導体(206,306)にかなり接近し、かつ第２のセンス導体から電気的に分離された、複数の平行な導電性の書込み列導体(208,312)が存在する。センス磁界(550,552)は軟基準層(214)の向きを設定するが、セル(202)内に格納されたデータを変更しない。【選択図】図５Ａ
2005277416.tif 000002
【特許請求の範囲】
【請求項１】
軟基準３導体磁気メモリ（２００）記憶デバイスであって、
複数の平行な導電性の第１のセンス／書込み導体（２０４、２０４’）と、
それぞれが前記第１のセンス／書込み導体（２０４、２０４’）と交差し、それにより複数の交点を有するクロスポイントアレイ（４００）を形成する、複数の平行な導電性の第２のセンス導体（２０６、３０６）と、
それぞれが前記第１のセンス／書込み導体（２０４）及び前記第２のセンス導体（３０６）と電気的に接触しており、かつそれらの導体間の交点に配置され、変更可能な磁化の向きを有する材料からなる、複数の軟基準スピンバルブメモリ（ＳＶＭ）セル（２０２、２０２’、３００、３００’）と、及び
前記第２のセンス導体（２０６、３０６）にかなり接近し、かつ前記第２のセンス導体（２０６、３０６）から電気的に分離される、複数の平行な導電性の第３の書込み列導体（２０８、３１２）とを含む、軟基準３導体磁気メモリ（２００）記憶デバイス。
【請求項２】
前記第３の書込み列導体（２０８、３１２）が物理的な空間によって前記第２のセンス導体（２０６、３０６）から電気的に分離される、請求項１に記載の軟基準３導体磁気メモリ（２００）記憶デバイス。
【請求項３】
前記第３の書込み列導体（２０８、３１２）が誘電体によって前記第２のセンス導体（２０６、３０６）から電気的に分離される、請求項１に記載の軟基準３導体磁気メモリ（２００）記憶デバイス。
【請求項４】
前記第３の書込み列導体（２０８、３１２）が第２のセンス導体（２０６、３０６）と実質的に平行である、請求項１に記載の軟基準３導体磁気メモリ（２００）記憶デバイス。
【請求項５】
前記第３の書込み列導体（２０８、３１２）が強磁性被覆（２１８）によって実質的に包囲される、請求項１に記載の軟基準３導体磁気メモリ（２００）記憶デバイス。
【請求項６】
前記第１のセンス／書込み導体（２０４、２０４’）が強磁性被覆（２１８）によって実質的に包囲される、請求項１に記載の軟基準３導体磁気メモリ（２００）記憶デバイス。
【請求項７】
各ＳＶＭメモリセル（２０２）が、
変更可能な磁化の向きによって特徴付けられる少なくとも１つの強磁性データ層（２１０）と、
前記データ層（２１０）と接触している中間層（２１２）と、及び
前記データ層（２１０）とは反対側から、前記中間層（２１２）と接触している少なくとも１つの強磁性軟基準層（２１４）であって、ピン留めされない磁化の向きを有し、前記データ層（２１０）よりも低い保磁力を有する、少なくとも１つの強磁性軟基準層（２１４）とを含む、請求項１に記載の軟基準３導体磁気メモリ（２００）記憶デバイス。
【請求項８】
前記ＳＶＭセル（２０２）は読出し動作中に、所与のセル（２０２）の前記少なくとも１つの強磁性軟基準層（２１４）が、前記選択されたＳＶＭセル（２０２）と交差する少なくとも１つの第３の書込み列導体（２０８）に流れる少なくとも１つのセンス電流により生成されるセンス磁界（５５０）によって所望の向きにオンザフライで設定されるように動作可能であり、前記磁界（５５０）が前記選択されたセル（２０２）の前記少なくとも１つの強磁性データ層（２１０）の向きに影響を及ぼすには不十分であり、及び
前記ＳＶＭセル（２０２）は書込み動作中に、前記選択されたセル（２０２）と接触している前記第１のセンス／書込み導体（２０４）に流れる書込み電流と、前記選択されたセル（２０２）と交差する前記第３の書込み列導体（２０８）に流れる書込み電流とによって、合成された書込み磁界（６００、６０２）が生成されるように動作可能であり、前記合成された磁界（６００、６０２）が前記少なくとも１つの強磁性データ層（２１０）の向きを設定するのに十分である、請求項７に記載の軟基準３導体磁気メモリ（２００）記憶デバイス。
【請求項９】
前記少なくとも１つの強磁性データ層（２１０）及び前記少なくとも１つの強磁性軟基準層（２１４）がそれぞれ、磁化困難軸（４５０）及び磁化容易軸（４５２）を有するものとしてさらに特徴付けられ、前記少なくとも１つの強磁性データ層（２１０）の前記磁化容易軸（４５２）が、前記少なくとも１つの強磁性軟基準層（２１４）の前記磁化容易軸（４５２）に対して実質的に平行であり、前記第３の書込み列導体（２０８）が前記少なくとも１つの強磁性データ層（２１０）及び前記少なくとも１つの強磁性軟基準層（２１４）の前記磁化容易軸（４５２）を実質的に横切る、請求項７に記載の軟基準３導体磁気メモリ（２００）記憶デバイス。
【請求項１０】
複数の軟基準層（２１４）３導体ＳＶＭセル（２０２）を有する磁気メモリ（２００）記憶デバイス内のデータ値を自己参照して非破壊的に判定する方法であって、各セル（２０２）が少なくとも１つのデータ層（２１０）と少なくとも１つの軟基準層（２１４）とを含み、その方法が、
所与の第１のセンス／書込み導体（２０４）及び所与の第２のセンス導体（２０６）と電気的に接触しており、第３の書込み列導体（２０８）にかなり接近し、かつ前記第３の書込み列導体（８２０）から電気的に分離されている所与のＳＶＭセル（２０２）を選択するステップと、
前記第３の書込み列導体（２０８）に初期磁界電流を与えるステップであって、その初期電流が前記所与のＳＶＭセル（２０２）に近接した初期センス磁界（５５０）を生成する、ステップと、
前記所与のＳＶＭセル（２０２）の前記少なくとも１つの軟基準層（２１４）を前記初期センス磁界（５５０）の向きにオンザフライで設定するステップと、
前記所与の第１のセンス／書込み導体（２０４）及び前記第２のセンス導体（２０６）によって前記所与のＳＶＭセル（２０２）を流れる初期センス電流を与えるステップと、
前記所与のＳＶＭセル（２０２）の初期抵抗値を測定するステップと、
前記初期抵抗値を格納するステップと、
前記第３の書込み列導体（２０８）に対して第２の既知の磁界電流を与えるステップであって、その第２の既知の電流が、前記少なくとも１つの軟基準層（２１４）を第２の既知の向きに配向する第２の既知のセンス磁界（５５０）を生成する、ステップと、
前記所与の第１のセンス／書込み導体（２０４）及び前記第２のセンス導体（２０６）によって前記所与のＳＶＭセル（２０２）を流れる第２のセンス電流を与えるステップと、
前記第２の抵抗値を基準抵抗として格納するステップと、
前記初期抵抗値と前記基準抵抗値とを比較するステップと、及び
前記比較された状態に関連付けられる論理レベルを返すステップとを含む、方法。
【請求項１１】
前記センス磁界（５５０、５５２）が前記少なくとも１つのデータ層（２１０）に影響を及ぼさない、請求項１０に記載の方法。
【請求項１２】
前記第２の既知の磁界電流が前記初期磁界電流と反対の方向に流れる、請求項１０に記載の方法。
【請求項１３】
前記初期磁界電流の大きさが実質的に約０である、請求項１０に記載の方法。
【請求項１４】
前記初期抵抗値は、前記少なくとも１つの軟基準層（２１４）の向きが前記少なくとも１つのデータ層（２１０）に対して反平行であるときに測定される、請求項１０に記載の方法。
【請求項１５】
前記方法が２回以上繰り返される、請求項１０に記載の方法。
【請求項１６】
前記少なくとも１つの基準層（２１４）が、磁化困難軸（４５０）及び磁化容易軸（４５２）を有するものとして特徴付けられ、前記初期磁界および前記第２の磁界（５５０、５５２）が前記磁化容易軸（４５２）に沿っている、請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して磁気メモリデバイスに関し、特に３導体のアーキテクチャにおいて軟磁性材料からなる基準層（soft-reference layer：以降、軟基準層と呼ぶ）を備える磁気ランダムアクセスメモリ（一般的に「ＭＲＡＭ」と呼ばれる）に関する。
【背景技術】
【０００２】
今日のコンピュータシステムは益々高性能化してきており、それによりユーザが絶えず増え続ける種々のコンピューティングタスクをより高速に実行することを可能にする。メモリのサイズ、及びメモリにアクセスすることができる速度が、コンピュータシステムの全体的な速度にかなり影響する。
【０００３】
一般的に、磁気媒体（主記憶装置または大容量記憶装置）にデータを格納することの根底をなす原理は、記憶データビットの磁化の相対的な向き（即ち、「０」又は「１」の論理状態）を変化および／または反転させる能力である。材料の飽和保磁力は、磁性粒子の磁化を減少および／または反転させるためにその粒子に加えられなければならない減磁力のレベルである。一般に、磁性粒子が小さいほど、その飽和保磁力が高くなる。
【０００４】
従来技術の磁気メモリセルは、トンネル磁気抵抗メモリセル（ＴＭＲ）、巨大磁気抵抗メモリセル（ＧＭＲ）、又は超巨大磁気抵抗メモリセル（ＣＭＲ）とすることができる。これらのタイプの磁気メモリは一般に、スピンバルブメモリセル（ＳＶＭ）と呼ばれる。図１Ａ及び図１Ｂは、２つの導体を有する典型的な従来技術の磁気メモリセルの斜視図を提供する。
【０００５】
従来技術の図１Ａ及び図１Ｂに示されるように、磁気スピンバルブメモリ（ＳＶＭ）セル１０１は一般的に、代わりに記憶層またはビット層とも呼ばれる場合もあるデータ層１０３と、基準層１０５と、データ層１０３と基準層１０５との間にある中間層１０７とを含む。データ層１０３、基準層１０５、及び中間層１０７は、１つ又は複数の材料層から形成され得る。導電性行導体１０９及び導電性列導体１１１によって、ＳＶＭセル１０１に電流および磁界を与えることができる。本明細書において用いられるような、用語「行導体」および「列導体」は、説明を容易にするために選択されていることを理解および認識されたい。適切な状況のもとでは、これらの名称は入れ替えられる場合があり、及び／又はもしそうでなければワード線およびビット線のような名称が代わりに用いられる場合もある。
【０００６】
図１Ａ及び図１Ｂに示される１つのＳＶＭセルは一般に、他の実質的に同じＳＶＭセルと組み合わせられる。一般的なＭＲＡＭデバイスでは、ＳＶＭセルはクロスポイント（交点）アレイに配列される。ワード線とも呼ばれる平行な導電性の列（列１、２、３．．．）が、ビット線とも呼ばれる平行な導電性の行（行Ａ、Ｂ、Ｃ．．．）と交差する。列および行からなるアレイの従来の原理では、任意の所与の行は任意の所与の列と一度だけ交差するものと定められる。
【０００７】
１つのＳＶＭセルが、１つの行と１つの列との間の交差する各クロスポイントに配置される。特定の行（Ｂ）及び特定の列（３）を選択することにより、それらの交点（Ｂ、３）に配置された任意の１つのメモリセルが、アレイ内の任意の他のメモリセルから分離され得る。そのように個々に索引付けすることは複雑でなくもない。
【０００８】
データ層１０３は通常、外部から１つ又は複数の磁界をかけるのに応答して変更され得る磁化Ｍ１の向きとして１ビットのデータを格納する磁性材料の層である。より具体的には、論理状態を表すデータ層１０３の磁化Ｍ１の向きは、「０」の論理状態を表す第１の向き１１７（図１Ａ）から、「１」の論理状態を表す第２の向き１１９（図１Ｂ）に、及び／又はその逆に回転する（切り替えられる）ことができる。
【０００９】
基準層１０５は通常、磁化Ｍ２の向きが所定の方向１２１に、固定されるように「ピン留め」された磁性材料の層である。その方向は、磁気メモリセルの製造時に用いられる従来のマイクロエレクトロニクス処理ステップによって予め決定され、設定される。
【００１０】
データ層１０３及び基準層１０５は、それぞれＸ軸１１３方向に長く、Ｙ軸１１５方向に短い棒磁石を積み重ねたものと見なすことができる。各層の磁化は、磁化容易軸、一般的には長いＸ軸１１３に沿って強く優先的に揃えられる。短いＹ軸１１５は一般的に磁化困難軸である。従来の棒磁石と同様に、データ層および基準層はそれぞれ、磁化容易軸の片方の端部に１つずつの磁気双極子、Ｎ極およびＳ極を有する。データ層および基準層を包囲する磁力線は３次元であり、Ｎ極からＳ極に流れる。
【００１１】
一般に、磁気メモリセルの論理状態（「０」又は「１」）は、データ層１０３の磁化Ｍ１及び基準層１０５の磁化Ｍ２の相対的な向き、即ち図１Ａに示されるような１２１に対する１１７の相対的な向き、又は図１Ｂに示されるような１２１に対する１１９の相対的な向きに依存する。例えば、ＳＶＭセル１０１内のデータ層１０３及び基準層１０５にわたって電位バイアスが印加される場合、中間層１０７を通ってデータ層１０３と基準層１０５との間で電子が移動する。中間層１０７は通常、薄い誘電体層であり、一般にトンネル障壁層と呼ばれる。障壁層を通して電子を移動させる現象は、量子力学トンネル効果またはスピントンネル効果と呼ばれる場合もある。
【００１２】
その論理状態は、ＳＶＭセル１０１の抵抗を測定することにより判定され得る。例えば、データ層１０３の磁化Ｍ１の向き１１９が基準層１０５の磁化のピン留めされた向き１２１に対して平行である場合には（図１Ｂを参照）、その磁気メモリセルは低抵抗Ｒの状態になるであろう。データ層１０３の磁化Ｍ１の向き１１７が基準層１０５の磁化のピン留めされた向き１２１に対して反平行（逆）である場合には（図１Ａを参照）、その磁気メモリセルは高抵抗Ｒ＋ΔＲの状態になるであろう。Ｍ１の向き、従ってＳＶＭセル１０１の論理状態は、ＳＶＭセル１０１の抵抗をセンシングすることにより読み出され得る。
【００１３】
理想的な状況では、データ層１０３の変更可能な磁界Ｍ１の向き１１７、１１９は、基準層１０５の磁化Ｍ２の設定された向き１２１に対して平行または反平行のいずれかになるであろう。データ層１０３及び基準層１０５はいずれも一般に強磁性材料から作成され、互いに対して永続的に非常に接近して配置されるので、ピン留めされた基準層１０５が、データ層１０３の向きに影響を及ぼす可能性があるという問題が生じる。より具体的には、基準層１０５の磁化Ｍ２は、基準層１０５からデータ層１０３内へ延びる減磁界を生成する可能性がある。
【００１４】
基準層１０５からのこの減磁界の結果として、保磁力切替え磁界（coercive switching field）がオフセットされる。このオフセットの結果として、データ層１０３の切替え特性が非対称になる可能性があり、ビットを平行状態から反平行状態に切り替えるために必要とされる切替え磁界の大きさが、そのビットを反平行状態から平行状態に切り替えるために必要とされる切替え磁界の大きさと異なる。信頼性のある切替え特性を達成し、かつ読出し／書込み回路を簡単にするために、このオフセットをできる限り０に近づけるように減らすことが望ましい。
【００１５】
磁気抵抗ΔＲ／Ｒの比は信号対雑音比Ｓ／Ｎに類似しており、より高いＳ／Ｎ又は磁気抵抗比により、結果としてデータ層のビットの状態を判定するためにセンシング（検知）され得る信号がより強くなる。従って、データ層に非常に接近して固定される、ピン留めされた基準層を有するトンネル接合メモリセルの少なくとも１つの欠点は、角変位に起因して磁気抵抗ΔＲ／Ｒが減少する可能性があることである。
【００１６】
ピン留めされた基準層のピン留めされる性質は一般に、反強磁性（ＡＦＭ）材料を強磁性（ＦＭ）材料と物理的に直に接触させて用いることにより確立される。ＡＦＭ材料は、そのネール温度（ＴＮ）未満では磁気的に順序よく配置され、その温度において反強磁性または反フェリ磁性になる。ＡＦＭ材料のネール温度はＦＭ材料のキュリー温度（ＴＣ）と類似しており、キュリー温度よりも高いと、外部からの磁界が存在しないときに、ＦＭは順序よく配置された磁気的状態を維持する能力を失う。一般に、ＦＭのＴＣはＡＦＭのＴＮよりも高い。
【００１７】
従来の棒磁石に関して、一般にその磁石の長い方の軸である磁化容易軸に沿って、２つの等しく安定した容易スピン方向（それぞれ１８０°だけ回転する）が存在する。短い方の軸は磁化困難軸である。いずれかの方向への整列は、同じエネルギーを必要とし、いずれかの方向に原子の粒子のスピンを、ひいては磁界を整列させるために同じ外部からの磁界を必要とする。
【００１８】
信頼性のあるピン留めされた磁界を設定するために、状況によっては磁化困難軸である場合もあるが、一般に磁化容易軸である軸の１つの方向に沿って好ましい向きを設定することが望ましい。磁界Ｈ内でＡＦＭ上にＦＭを成長させるか、又はＡＦＭのネール温度よりも高い温度において磁界Ｈ内でアニーリングすることにより、ヒステリシスループ（ＦＭ＋ＡＦＭ＋Ｈ）が非対称になり、シフトされる。一般に、このシフトはＨよりも著しく大きく、概ね２、３００Ｏｅ（２００Ｏｅ＝１．５８×１０４Ａ／ｍ、３００Ｏｅ＝２．３７×１０４Ａ／ｍ）である。この一方向のシフトは交換バイアスと呼ばれ、その時点で好ましい磁化容易軸の整列方向があることを示す。
【００１９】
アニーリングステップは一般に、時間がかかり、おそらく１時間以上を要する。アニーリングステップでは、基準層は、磁界をかけられながら、ＴＮよりも高い温度まで加熱される。基準層は製造されているメモリの一部にすぎないので、通常はメモリ全体が、約２００〜３００℃の範囲の温度に晒される。温度はＴＮを通って下げられるので、ＡＦＭ層とＦＭ層との界面にあるＡＦＭ分子のスピンは順序よく配置され、整列したＦＭスピンに結合するであろう。ＡＦＭがそのように順序よく配置されることにより、ＦＭ材料にトルクが加わり、結果として、基準層のピン留めされた向きが設定される。
【００２０】
そのような製造時のストレスの結果として、基準層がピン留めされず、メモリが後に高温に晒される場合にその設定された向きを失う可能性がある。さらに、データ層の特性が、いくつかの製造プロセス中の熱によって気づかずに影響を受ける場合もある。
【００２１】
格納されたビットを読み出す従来の方法は有効ではあるが、幾分望ましくない。一般に、所与のＳＶＭセル１０１のための行導体１０９及び列導体１１１が適切な制御ロジックによって選択される。さらに、制御ロジックは一般に、選択された列導体１１１及び行導体１０９にセンス電流を印加し、ＳＶＭセル１０１を流れる電流の抵抗を測定し、測定された抵抗値を記録するという役割も果たす。次に、より大きな書込み電流が印加されて、データ層１０３が既知の向きに設定される。その後、再びセンス電流が印加されて、ＳＶＭセル１０１の抵抗がもう一度測定される。
【００２２】
その後、既知の向きから判定された（第２のセンシング）値が初期の状態からの（第１のセンシング）値と比較される。それらの値は同じであるか、又は異なるかのいずれかであり、それによりデータ値の判定が可能になる。初期の位置が既知の向きと逆であると判定される場合のように、必要に応じて、書き戻しを実行して元の初期値を復元することができる。このプロセスは、自己参照プロセスであり、二重サンプリングとして知られており、第１のサンプルが初期の読出しであり、第２のサンプルが、既知の向きを書き込んだ後の読出しである。
【００２３】
自己参照サンプリングの多数の変形が二重サンプリングとともに実行され得る。しかしながら、根底にある否定的側面は変更されないままであり、即ちデータ層１０３に格納された値を判定するために、データ層１０３の値を変更する必要がある。センシングのために行われるこの変更によって、データ汚染に繋がる危険性のある重大な要因がもたらされ、センシング動作と書込み動作を繰り返しているうちに誤りが生じることもある。
【００２４】
従来のセンシング動作はＳＶＭセル１０１のデータ層１０３の再書込みを伴うので、同じ行導体１０９及び列導体１１１を用いてセンシング動作および書込み動作の両方が実行されるとき、ＳＶＭセル１０１の物理的な設計は一般に、書込みプロセスによって加えられるストレスによって決定される。書込み磁界は一般に、ＳＶＭセル１０１と電気的に接触している行導体１０９及び列導体１１１に印加される電流によって生成されるので、ＳＶＭセル１０１は、印加される電流に耐えるほど十分に頑強であることが望ましい。従って、設計および製造の問題は一般に、より大きな電流および磁界、より高い印加電圧、電源と行導体１０９及び列導体１１１のより頑強な特性、並びに適切なバッファリング空間などの、書込み動作によって課せられる要件に集中する。
【００２５】
磁気メモリの構成要素に関しては、サイズが小さくなると、保磁力が増加することがよく知られている。大きな保磁力は、より大きな磁界を用いて切り替えられなければならないので、一般に望ましくない。さらに、磁界が大きくなると、より大きな電源が必要になり、より大きなスイッチングトランジスタ及び導体が必要になる可能性がある。大きな電源および大きなスイッチングトランジスタを設けることは、一般にナノスケールの構成要素のサイズを小さくするという産業界の要求に反している。
【００２６】
さらに、隣接するメモリセルを偶発的に切り替える可能性を減らすために、ナノメートルスケールのメモリセルは一般に、より大きなナノメートルサイズではないメモリセルに比べて、その全体サイズに対して広い間隔をおいて配置される。さらに、磁気メモリのサイズが小さくなると、個々のメモリセル間の未使用のバッファリング空間が大きくなる傾向がある。このバッファリング空間を無くすか、又は無くさないまでもその割合を小さくすることにより、同じ物理的な空間内でさらに大きな記憶容量を与えることができる。
【００２７】
読出し電流対書込み電流の問題、導体および電源の頑強性の問題、サイズの縮小により保磁力が増加し、それに応じて磁界が大きくなるという問題、並びに磁気メモリセルの現在の設計に関する問題は、磁界センサの設計および使用にもそのまま残される。磁界センサは、ハードドライブ読取りセル及び読取りヘッドに一般に使用される。そのような具現化態様では、データ層１０３はセンス層と呼ばれる。ＭＲＡＭセル内のデータ層の向きＭ１が一般的に行導体および列導体によって与えられる磁界によって設定されるのに対して、読取りヘッド内のセンス層の向きＭ１は一般的に、読取りヘッドに隣接する記憶ビットから放出される磁界によって設定される。
【発明の開示】
【発明が解決しようとする課題】
【００２８】
従って、上述した欠点のうちの１つ又は複数を克服する超高密度磁気メモリが必要とされている。
【課題を解決するための手段】
【００２９】
本発明は、軟基準３導体磁気メモリ記憶デバイスを提供することによって、当該技術分野を進歩させ、上述の問題を克服する。
【００３０】
特に、単なる例示のために、本発明の一実施形態によれば、軟基準３導体磁気メモリ記憶デバイスは、導電性の第１のセンス／書込み導体と、導電性の第２のセンス導体と、第１のセンス／書込み導体および第２のセンス導体と電気的に接触しており、かつそれらの導体間に配置され、磁化の向きが変更可能な材料を含む、軟基準ＳＶＭセルと、前記第２のセンス導体にかなり接近し、かつ前記第２のセンス導体から電気的に分離された、導電性の第３の書込み列導体とを含む。
【００３１】
さらに別の実施形態では、複数の軟基準層３導体ＳＶＭセルを有する磁気メモリ記憶デバイスのデータ値を自己参照して非破壊的に判定する方法が提供され、各セルが少なくとも１つのデータ層と少なくとも１つの軟基準層とを含み、その方法は、
所与の第１のセンス／書込み導体および所与の第２のセンス導体と電気的に接触しており、第３の書込み列導体にかなり接近し、かつ第３の書込み列導体から電気的に分離されている所与のＳＶＭセルを選択するステップと、
前記第３の書込み列導体に初期磁界電流を与えるステップであって、その初期電流が前記所与のＳＶＭセルに近接して初期センス磁界を生成する、ステップと、
前記所与のＳＶＭセルの軟基準層を前記初期センス磁界の向きにオンザフライでピン留めするステップと、
前記所与の第１のセンス／書込み導体および前記第２のセンス導体によって前記所与のＳＶＭセルを流れる初期センス電流を与えるステップと、
前記所与のＳＶＭセルの初期抵抗値を測定するステップと、
前記初期抵抗値を格納するステップと、
前記第３の書込み列導体に対して第２の既知の磁界電流を与えるステップであって、その第２の既知の電流が、軟基準層を第２の既知の向きに配向する第２の既知のセンス磁界を生成する、ステップと、
前記所与の第１のセンス／書込み導体および前記第２のセンス導体によって前記所与のＳＶＭセルを流れる第２のセンス電流を与えるステップと、
前記第２の抵抗値を基準抵抗として格納するステップと、
前記初期抵抗値と前記基準抵抗値とを比較するステップと、
前記比較された状態に関連付けられる論理レベルを返すステップとを含む。
【発明の効果】
【００３２】
本発明によれば、従来技術の欠点のうちの１つ又は複数を克服する超高密度磁気メモリが提供される。本発明の磁気メモリは軟基準層を使用しているので、ＳＶＭセルの製造中に高温に晒す必要性がなくなる。また、軟基準層内に大きく、かつ一定の磁界がないことにより、軟基準層からの減磁界がデータ層に作用する可能性も減少する。更に、軟基準層の向きはセンスプロセスにおいて変更されるが、データ層の向きは変更されないので、従来技術において一般的であるように、データ層が任意の書込み又は再書込み動作を受けないので、読出し／センスプロセス中にデータ層の破壊／破損が起こる可能性はほとんどなくなる。
【発明を実施するための最良の形態】
【００３３】
詳細な説明に移る前に、本教示が例示であり、限定するものではないことを理解されたい。本明細書における概念は、ある特定のタイプの磁気メモリとの使用または用途に限定されない。従って、本明細書に記載される手段は説明の便宜上、典型的な実施形態に関して図示および説明されるが、本明細書における原理は他のタイプの磁気メモリにも同じように適用され得ることは理解されよう。
【００３４】
ここで図面を、特に図２Ａを参照すると、少なくとも１つの軟基準スピンバルブ磁気メモリ（ＳＶＭ）セル２０２を有する軟基準３導体磁気メモリ２００の一部が示される。少なくとも１つの実施形態では、メモリセル２０２は、導電性の第１のセンス／書込み導体２０４と、導電性の第２のセンス導体２０６と、導電性の第３の書込み列導体２０８とを有する軟基準ＳＶＭセル２０２である。
【００３５】
軟基準ＳＶＭセル２０２は、強磁性データ層２１０と、中間層２１２と、強磁性軟基準層２１４とを有する。強磁性データ層２１０によって、１ビットのデータを磁化Ｍ１  ２２０の変更可能な向きとして格納することが可能になる。中間層２１２は対向する面を有し、中間層２１２の一方の面と接触しているデータ層２１０が、中間層２１２の他方の面と接触している軟基準層２１４と直に位置合わせされ、かつ軟基準層２１４から概ね均一な間隔で配置されるようにする。軟基準層２１４は、磁化Ｍ２  ２２２の向きがピン留めされないこと、及びデータ層２１０よりも保磁力が低いことを特徴とする。
【００３６】
データ層２１０は一般に、強磁性（ＦＭ）材料層を用いて形成される。ピン留めされた基準層とは異なり、一般に磁気的な交換バイアスを設定する必要がないので、ＦＭ層は一般に、反強磁性（ＡＦＭ）層と接触しない。データ層２１０のヒステリシスループは概ね対称であり、磁気的に整列するための２つの概ね等しい磁化容易方向を示す。
【００３７】
データ層２１０の磁気的な向きＭ１  ２２０は、適切な磁界がかけられるときに、概して磁化容易軸に沿って選択された方向に向けられることができ、磁界が除かれても、その向きはそのままである。より具体的には、向きＭ１  ２２０は、データ層２１０の保磁力Ｈｃ（data）に打ち勝つ磁界をかけることにより設定される。要するに、データ層２１０の磁気的な向きＭ１  ２２０は変更可能であるが、最後に向けられた状態に維持される。
【００３８】
従来技術のピン留めされた基準層とは対照的に、軟基準層２１４はＡＦＭ層とは直に接触していないＦＭ層を設けることにより確立される。軟基準層２１４の保磁力Ｈｃ（sref）は概ね最小である。さらに、Ｈｃ（ref）よりも大きな磁界が存在する場合に、軟基準層２１４の保磁力は打ち負かされ、軟基準層２１４の向きＭ２  ２２２はその磁界に整列する。従って、軟基準層２１４は、磁界が存在する場合に配向される能力を有するので、データ層２１０と類似している。
【００３９】
強磁性データ層２１０及び軟基準層２１４は、例えば、ニッケル鉄（ＮｉＦｅ）、ニッケル鉄コバルト（ＮｉＦｅＣｏ）、コバルト鉄（ＣｏＦｅ）及びそのような金属からなる合金を含む材料から形成され得る。少なくとも１つの実施形態では、データ層２１０及び軟基準層２１４はＮｉＦｅから作成される。データ層２１０と軟基準層２１４との間の１つの違いは、軟基準層２１４の保磁力Ｈｃ（sref）がデータ層２１０の保磁力Ｈｃ（data）よりも小さいことである。そういうものだから、軟基準層２１４の向きＭ２  ２２２は、データ層２１０の向きＭ１  ２２０を混乱させることなく、配向／再配向され得る。保磁力の差は、データ層２１０及び軟基準層２１４の双方の形状、厚み又は組成によって達成され得る。
【００４０】
さらに、軟基準層２１４及びデータ層２１０はいずれも、多数の材料層から形成され得る。そのように多数の層から形成することは、例えば、ＦＭ材料からなる非常に厚い層、又は非常に薄い層のいずれかを被着することによって達成され得る構造よりも均一な磁気構造を提供するために望ましい場合がある。しかしながら、概念的に簡単にし、説明を容易にするために、各層の構成要素は本明細書において単一の層として説明される。
【００４１】
図２Ａ、図２Ｂ及び図２Ｃに示されるように、第３の書込み列導体２０８は、第２のセンス導体２０６にかなり接近しているが、電気的には分離される。少なくとも１つの実施形態では、この電気的な分離は、物理的な間隔２１６によって達成され得る。適切な状況の下では、そのような分離は、誘電体のような材料を用いて達成され得る。少なくとも１つの実施形態では、この分離は、第３の書込み列導体２０８と第２のセンス導体２０６との間に誘電体を用いて達成される。より具体的には、第３の書込み列導体２０８はＳＶＭセル２０２と電気的に接触していない。
【００４２】
ＳＶＭセル２０２は、第１のセンス／書込み導体２０４と第２のセンス導体２０６との間に位置し、かつそれらの導体に電気的に接触している。より具体的には、少なくとも１つの実施形態では、第１のセンス／書込み導体２０４は、中間層２１２の反対側で、データ層２１０と電気的に接触している。同様に、第２のセンス導体２０６は、中間層２１２の反対側で、軟基準層２１４と電気的に接触している。
【００４３】
少なくとも１つの代替の実施形態では、この関係が反転される。より具体的には、図２Ｂに示されるように、第１のセンス／書込み導体２０４が軟基準層２１４と電気的に接触し、第２のセンス導体２０６がデータ層２１０と電気的に接触している。
【００４４】
図２Ｃに示されるように、さらに別の実施形態では、適切な状況の下において、第３の書込み列導体２０８及び／又は第１のセンス／書込み導体２０４は、データ層内に磁界を集中させ、センス及び書込み磁界の広がりを最小限に抑えるように、強磁性被覆２１８で少なくとも部分的にコーティングされることができる。
【００４５】
図３は、磁気メモリ２００のさらに大きな部分を概念的に示しており、複数のＳＶＭセル２０２、３００、３０２及び３０４がクロスポイントアレイ（図４を参照）に配列される。図示されるように、クロスポイントアレイ４００は、複数の平行な導電性の第１のセンス／書込み導体２０４及び２０４’（２０４’については図４を参照）を含む。複数の導電性の第２のセンス導体２０６、３０６、３０８及び３１０が第１のセンス／書込み導体２０４及び２０４’と交差し、それにより複数の交点を有するクロスポイントアレイが形成される。
【００４６】
少なくとも１つの実施形態では、第１のセンス／書込み導体（２０４、２０４’）は第２のセンス導体（２０６、３０６、３０８、３１０）を横切る。第１のセンス／書込み導体（２０４、２０４’）は、導電性の行または導電性のワード線と呼ばれる場合もある。第２のセンス導体（２０６、３０６、３０８、４００）は、導電性の列または導電性のビット線と呼ばれる場合もある。
【００４７】
複数の軟基準ＳＶＭセル２０２、３００、３０２及び３０４も設けられる。各セルは、所与の第１のセンス／書込み導体および所与の第２のセンス導体とそれぞれ電気的に接触しており、かつそれらの導体間の交点に配置される。さらに、各軟基準ＳＶＭセル２０２、３００、３０２及び３０４の配置は、クロスポイントアレイ４００の交点と概ね一致している。
【００４８】
複数の導電性の第３の書込み列導体２０８、３１２、３１４及び３１６は、第２のセンス導体２０６、３０６、３０８及び３１０にかなり接近して配置され、かつそれらの導体から電気的に分離される。図示されるように、少なくとも１つの実施形態では、導電性の第３の書込み列導体２０８、３１２、３１４及び３１６は、第２のセンス導体２０６、３０６、３０８及び３１０に対して概ね平行であり、かつそれらの導体に位置合わせされている。
【００４９】
図４Ａは、図３に示されるクロスポイントアレイのアーキテクチャの斜視図を与える。ＳＶＭセル３００、３００’及び２０２’の構成要素の構造は、先に説明され、図２Ａ〜図３に示されるようなＳＶＭセル２０２の構造と同様である。図示されるように、第３の書込み列導体２０８及び３１２は互いに対して概ね平行であり、かつ第２のセンス導体２０６及び３０６に対して概ね平行である。書込み導体２０８及び３１２の電気的な分離もさらに十分に理解することができる。物理的な空間２１６として分離が示されるが、適切な状況の下では、この電気的な分離は、磁気的な相互作用を可能にしながら電気的な分離を与える誘電体または他の材料を用いることによって達成されることもできる。
【００５０】
ＳＶＭセルの挙動および特性は概してよく理解されている。特に３つのタイプのＳＶＭセル、即ちトンネル磁気抵抗メモリセル（ＴＭＲ）、巨大磁気抵抗メモリセル（ＧＭＲ）及び超巨大磁気抵抗メモリセル（ＣＭＲ）が知られている。ＧＭＲ及びＣＭＲメモリセルは類似した磁気的挙動を有するが、電気伝導の仕組みが異なるので、それらの磁気抵抗は異なる物理的な効果から生じる。より具体的には、ＴＭＲに基づくメモリセルでは、その現象は、量子力学トンネル効果またはスピン依存トンネル効果と呼ばれる。ＴＭＲメモリセルでは、中間層２１２は、電子がデータ層２１０と軟基準層２１４との間で量子力学的に突き抜ける誘電体材料からなる薄い障壁である。
【００５１】
ＧＭＲメモリセルでは、中間層２１２は、非磁性であるが、導電性の材料からなる薄いスペーサ層である。この場合、その伝導は、中間層２１２を通ってデータ層２１０と軟基準層２１４との間で移動する電子のスピン依存散乱である。どちらにしても、データ層２１０と軟基準層２１４との間の抵抗は、磁界Ｍ１  ２２０及びＭ２  ２２２の相対的な向きに応じて増減する。データ層２１０が「０」の論理状態を格納しているか、又は「１」の論理状態を格納しているかを判定するために、その抵抗の差がセンシングされる。
【００５２】
少なくとも１つの実施形態では、ＳＶＭセル２０２はＴＭＲセルであり、中間層２１２は、データ層２１０を軟基準層２１４から物理的に、かつ電気的に分離する絶縁性材料（誘電体）から形成されるトンネル層である。誘電体中間層２１２に適した誘電体材料は、以下に限定はしないが、酸化ケイ素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）、窒化ケイ素（ＳｉＮｘ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮｘ）、及び酸化タンタル（ＴａＯｘ）を含むことができる。少なくとも１つの実施形態では、中間層２１２は酸化ケイ素である。
【００５３】
少なくとも１つの他の実施形態では、ＳＶＭセル２０２はＧＭＲ又はＣＭＲセルであり、中間層２１２は、元素の周期表に記載される３ｄ、４ｄ又は５ｄ遷移金属のような非磁性材料から作成される。非磁性の中間層２１２に適した非磁性材料は、以下に限定はしないが、銅（Ｃｕ）、金（Ａｕ）及び銀（Ａｇ）を含むことができる。少なくとも１つの実施形態では、中間層２１２は銅である。
【００５４】
中間層２１２の実際の厚みは、中間層２１２を形成するために選択される材料、及び所望のトンネルメモリセルのタイプによって決まるが、一般に、中間層２１２は約０．５ｎｍ〜約５．０ｎｍの厚みを有する。しかしながら、適切な状況の下では、この厚みを増減することができる。
【００５５】
図２Ａ〜図４Ａに示される軟基準層２１４は、磁化Ｍ２の向きの方向が動的に設定されることができるので、そのように呼ばれる。そのような動的な設定は、少なくとも１つの導体を流れる、外部から供給される電流によって与えられる１つ又は複数の磁界によって達成され得る。この動的な設定は、本明細書において用いられるときに、オンザフライによるピン留め、又はより相応しくは、オンザフライによる向きの設定と呼ばれる場合がある。
【００５６】
軟基準層２１４を用いることは、ＳＶＭセル２０２においていくつかの有利な利点を有する。軟基準層は、向きが実質的にピン留めされないので、ＳＶＭセル２０２を製造中に、固定された／ピン留めされた基準層を設定するために多くの場合に必要とされるような高温に晒す必要性がないであろう。さらに、軟基準層２１４内に大きく、かつ一定の磁界がないことにより、軟基準層２１４からの減磁界がデータ層２１０に作用する可能性が減少し、それゆえ保磁力切替え磁界のオフセットが減少する。
【００５７】
同じ磁気双極子（Ｎ−Ｎ）が反発し合うのに対して、逆の磁気双極子（Ｎ−Ｓ）は引き合う。この自然な挙動の結果として、軟基準層２１４はＭ２の「静止した」向きを有すると言うことができる。「静止している」とき、軟基準層２１４のためのＭ２  ２２２の向きは、データ層２１０において、磁化容易軸Ｍ１  ２２０に沿ってどちらの方向が設定されている場合でも、Ｍ１  ２２０の向きに対して反平行になるであろう。
【００５８】
この「静止している」関係が図３及び図４Ａに示されており、Ｍ１  ２２０とＭ２  ２２２との間が反平行な関係のＳＶＭセル２０２、及びＭ１  ３１８とＭ２  ３２０との間が反平行な関係のＳＶＭセル３００が示される。その「静止している」状態は、軟基準層２１４に作用している磁界が、実質的にデータ層２１０の磁界だけであるときに生じる。そのような「静止している」状態は、近接している導体に電流が流れるときに生成される、ＳＶＭセル２０２に近接する磁界の大きさが概ね０であるときにも生じる。
【００５９】
３つの導体を使用することは、従来技術のセンシング及び書込みよりも優れたいくつかの利点を提供する。その書込み動作は、データ層２１０の保磁力に打ち勝ち、所望の方向にその磁化Ｍ１を向けるために与えられる十分な切替え磁界に依存する。この動作は、ＳＶＭセル２０２を介した電流の流れに依存しない。
【００６０】
第３の書込み列導体２０８及び３１２は、第２のセンス導体２０６及び３０６から電気的に分離され、ひいては含蓄的にＳＶＭセル２０２、２０２’、３００、３００’から絶縁されるので、第３の書込み列導体２０８及び３１２にさらに大きな電圧を印加することができる。このようなさらに大きな電圧によって、そうでなければＳＶＭセル２０２、２０２’、３００、３００’に印加されていたかもしれない電流よりも大きな電流が、第３の書込み列導体２０８及び３１２に印加されることが可能になる。第３の書込み列導体２０８及び３１２の電流の目的は、切替え磁界を生成することである。要求される高い電流にＳＶＭセル２０２、２０２’、３００、３００’が耐える必要なく、少なくとも１つの切替え磁界を与えることにより、ＳＶＭセル２０２、２０２’、３００、３００’の疲労および／または故障の可能性が少なくなる。
【００６１】
さらに、磁化困難軸または軟軸のいずれか、或いはその両方の組み合わせに沿って切替え磁界をかけることができる。図４Ｂに示されるように、磁化困難軸ＨＡ４５０及び磁化容易軸ＥＡ４５２に沿った磁界を合成することにより、「Stoner-Wohlfarth」のアステロイド（asteroid：星状）切替えモデルが与えられる。合成された磁界は、アステロイド４５４として表される切替え磁界を与える。アステロイド４５４内に入る個々の磁界または合成された磁界は、粒子の保磁力に打ち勝つには不十分であるのに対して、アステロイド４５４上またはその外側にある個々の、あるいは合成された１組の磁界は粒子の保磁力に打ち勝つであろう。より具体的には、点４５６は、個々の磁界がそのままでは不十分である点において、粒子の保磁力に打ち勝ち、それを「１」の向きに整列させるのに十分な合成磁界を表す。
【００６２】
第３の書込み列導体２０８は、磁化容易軸に沿ってデータ層２１０に書込み磁界を与えるが、それだけではデータ層２１０の保磁力に打ち勝って、Ｍ１の向きを設定するには不十分である。しかしながら、磁化困難軸に沿って追加の書込み磁界を与える第１のセンス／書込み導体２０４と協力して動作するとき、その合成された磁界は、データ層２１０の保磁力に打ち勝つのに十分である。軟基準の向きＭ２は一定ではなく、適切なセンス磁界がかけられるときに再び応答することになるので、軟基準層２１４への合成された磁界の影響は実質的に関係ない。
【００６３】
合成された磁界を用いることは、偶発的に半選択書込みエラーが生じる可能性、即ち意図されないセルが偶発的に向きを再設定される可能性が少なくなる点で有利である。第１のセンス／書込み導体２０４からの付加的な電流がない場合、又はより低い電流を用いることにより、第３の書込み列導体２０８は軟基準層２１４の向きをオンザフライで設定する。
【００６４】
さらに、３導体アーキテクチャ内に軟基準層２１４を用いることにより、データビットを破壊的に上書き又は書換えることなく、データ層２１０に格納されたデータビットを判定することが可能になる。そういうものだから、偶発的なデータ汚染のかなりの機会が有利に回避される。
【００６５】
より具体的には、読出し動作中に、強磁性軟基準層２１４は、第３の書込み列導体２０８に流れる少なくとも１つのセンス電流によって生成されるセンス磁界によって、所望の向きにオンザフライで向きを設定される。この生成された磁界は、データ層２１０の向きに影響を及ぼすには不十分である。
【００６６】
図２Ａ〜図６に示される構成は、概念的な説明を容易にするために与えられていることを理解されたい。適切な状況の下では、第３の書込み列導体と第２のセンス導体との間の平行な関係は、用いられなくてもよい。さらに、ＳＶＭセル、データ層、中間層、軟基準層、第１のセンス／書込み導体、第２のセンス導体、及び第３の書込み列導体は、長方形の構造として示されるが、それは、それらが各実施形態においてこの形をとることを示唆または暗示することを意図していない。図面が一定の縮尺でないこともさらに理解されたい。
【００６７】
これまで軟基準３導体磁気メモリ２００の物理的な実施形態を説明してきたが、次に、データ層２１０に保持された値を非破壊的に判定する際の使用方法に関連する別の実施形態が、クロスポイントアレイを示す図５Ａ〜図５Ｂ及び図６Ａ〜図６Ｂ、並びに図７の流れ図を参照しながら説明される。説明される方法は、ここで説明される順序で実行される必要はなく、この説明は、本発明の手段による、軟基準３導体磁気メモリ２００を使用する少なくとも１つの方法の例示にすぎないことは理解されよう。これまでの図において用いられている参照番号の最初の「２」を除いて、図５Ａ〜図６Ｂの番号の残りの部分は、類似性を示すために、他の図において用いられるものに従う。
【００６８】
図７の流れ図に示されるように、ステップ７００では、複数の軟基準３導体磁気メモリセルを有する記憶デバイスから、所与の磁気メモリセルの選択が行われる。その選択は、適切な制御ロジックで達成される。そのような制御ロジックは、例えば、選択されたＳＶＭセルに近接する適切な導体に切替え可能に接続される行および列セレクタを含むことができる。より具体的には、図５Ａ及び図５Ｂは、先に説明されたＳＶＭセル２０２に概ね類似する、選択されたＳＶＭセル５０２の斜視図を概念的に示す。
【００６９】
図示されるように、ＳＶＭセル５０２は、少なくとも１つの強磁性データ層５１０と、中間層５１２と、強磁性軟基準層５１４とを有する。強磁性データ層５１０によって、１ビットのデータを磁化Ｍ１の変更可能な向きとして格納することが可能になる。中間層５１２は、対向する面を有し、中間層の一方の面と接触しているデータ層５１０が、中間層５１２の他方の面と接触している軟基準層５１４と直に位置合わせされ、かつ軟基準層２１４から概ね均一な間隔で配置されるようにする。軟基準層５１４は、磁化Ｍ２の向きがピン留めされないこと、及びデータ層５１０よりも保磁力が低いことを特徴とする。
【００７０】
図示されたような斜視断面図がクロスポイントアーキテクチャの軟基準３導体磁気メモリ２００を示す。第１のセンス／書込み導体５０４は、データ層５１０と電気的に接触しており、軟基準層５１４と電気的に接触している第２のセンス導体５０６を実質的に横切る。第３の書込み列導体５０８は、第２のセンス導体５０６にかなり接近し、かつそれから電気的に分離される。少なくとも１つの実施形態では、電気的な分離は物理的な空間５１６によって与えられる。
【００７１】
電流が印加されない緩和された状態（消勢された状態）、即ち電流の大きさが実質的に約０である状態では、軟基準層５１４のＭ２の向きは、データ層５１０のＭ１の向きに対して反平行になるであろう。これは磁気結合の原理による。簡単に述べると、磁石のＮ極が別の磁石のＳ極に、及びＳ極が別の磁石のＮ極に引き寄せられる。
【００７２】
軟基準層５１４は一定の向きを持たないので、他の磁界が存在せず、支配的でないとき、軟基準層５１４は自らデータ層５１０に対して反対になるように整列し、かくしてデータ層５１０のＳ極に対してそのＮ極を、データ層５１０のＮ極に対してＳ極を与える。この反平行の緩和された状態の向きは、例えばクロスポイントアレイの場合のように、他のＳＶＭセルに近接して配置されるＳＶＭセル５０２によって影響を及ぼされない。
【００７３】
クロスポイントアレイ内のＳＶＭセルが選択されると、初期センス電流が与えられる。この初期センス電流、及び後続の電流は、適切な制御ロジック（図示せず）によって与えられ、制御されることができる。初期センス電流は、少なくとも２つの成分ＩＳ及びＩＲを有すると言うことができる。ＩＳは磁界を生成し、軟基準層の向きを設定するための役割を果たし（ブロック７０２及び７０４）、ＩＲはＳＶＭセル５０２を流れ、抵抗の測定を可能にする（ブロック７０６及び７０８）。図５Ａ及び図５Ｂに示されるように、ＩＳ成分は第３の書込み列導体５０８を通して印加され、ＩＲ成分は第１のセンス／書込み導体５０４及び第２のセンス導体５０６を通して印加される。
【００７４】
少なくとも１つの実施形態では、成分を２つの個別のセンス電流に分離することが有利である。ＩＳ成分ははるかに大きな電位によって駆動され得るので、その分離によって、第１のセンス／書込み導体５０４、第２のセンス導体５０６及びＳＶＭセル５０２は、大きな電位に耐えるための能力を必要以上に懸念することなく、製造されることが可能になる。少なくとも１つの実施形態では、初期ＩＳ電流はかなり低い。そういうものだから、Ｍ２をＭ１に対して、実質的にその緩和された、自然な反平行状態にしておきながら、ＩＲ成分によって抵抗が測定されることが可能になる。
【００７５】
ブロック７０８及び７１０に示されるように、ＳＶＭセル５０２の抵抗が測定され、「Ｒ１」として記録される。与えられる初期ＩＳ電流は、すぐにはわからない任意の方向に印加されることができる。与えられる初期ＩＳ電流は、その大きさが実質的に０であり、軟基準層５１４の向きをオンザフライで設定しないように、かなり低くすることができる。そういうものだから、初期抵抗レベルＲ１を得ることができるが、一般に比較のための基準を設けることが有利であり、それは局所的な基準または自己参照が好ましい。そのような基準値は、ブロック７１２に示されるように、単にＩＳ電流を第２の既知の方向に印加することにより、データ層５１０のＭ１の向きを破壊することなく有利に得ることができる。
【００７６】
ブロック７１２〜７１８に示されるように、第２の既知の方向からの抵抗値（第２の抵抗Ｒ２）が測定され、基準抵抗として記録される。より具体的には、ブロック７１２に示されるように、既知の方向に流れる第２のセンス電流ＩＳが第３の書込み列導体に与えられる。少なくとも１つの実施形態では、この既知の方向は、初期ＩＳ電流の流れとは逆である。
【００７７】
図５Ａに示されるように、センス電流ＩＳは、磁界（曲線の矢印５５０によって表される）が右手の法則に従って時計方向のベクトルを有するように、紙面の中に流れ込んでおり、「＋」記号によって示される。従って、軟基準層５１４のＭ２の向きは、オンザフライで左の方に向けられる。磁界５５０は意図的にかなり小さくされており（図４Ｂのアステロイド４５４内にある）、データ層５１０のＭ１の向きに影響を及ぼすには不十分である。
【００７８】
既知の方向に磁界が生成されるのと概ね同時に、第２のセンス電流ＩＲ２が、ＳＶＭセル５０２に流れることができるように、第１のセンス／書込み導体および第２のセンス導体に印加される。少なくとも１つの実施形態では、ＩＲ２はＩＲに概ね等しい。電流ＩＲ２の抵抗Ｒ２が測定され、記録される（ブロック７１６及び７１８）。
【００７９】
ここで基準抵抗がわかるので、初期抵抗と比較されることができる。判断ブロック７２０に示されるように、初期抵抗が基準抵抗と異なる場合には（Ｒ１＞Ｒ２）、この第１の状態に関連付けられる第１の論理レベルが返される（ブロック７２２）。初期抵抗が異ならない場合には（Ｒ１＝Ｒ２）、この第２の状態に関連付けられる第２の論理レベルが返される（ブロック７２４）。
【００８０】
この方法によれば、データ層５１０内のＭ１の向きを、破壊することなく判定することが可能になる点で有利である。さらに、Ｍ１の初期状態が変更されていないので、書き戻し動作を実行して、Ｍ１の初期状態を再設定する必要がない点で有利である。潜在的な動作を無くすことにより、軟基準３導体磁気メモリ２００は、そうでなければ書き戻し動作を必要としていた状況において、より迅速に動作することが可能になる。
【００８１】
適切な状況の下では、データ値をセンシングするために若干異なる手法をとることができる。手短に述べると、軟基準層が２つの既知の方向にオンザフライでピン留めされ、それぞれについて抵抗が測定される。その後、測定された抵抗値が比較され、データ層のＭ１の向きが判定される。
【００８２】
例えば、図５Ａ及び図５Ｂに関して、初期電流ＩＳが、第３の書込み列導体５０８に第１の既知の方向で印加される。図５Ａに示されるように、センス電流ＩＳは、磁界５５０が右手の法則に従って時計方向のベクトルを有するように、紙面の中に流れ込んでおり、「＋」記号によって示される。従って、軟基準層５１４のＭ２  ５６０の向きは、オンザフライで左の方に向けられる。磁界５５０は意図的に小さく、データ層５１０のＭ１  ５７０の向きに影響を及ぼすには不十分である。
【００８３】
第３の書込み列導体５０８は故意にＳＶＭセル５０２から電気的に分離されるので、第２のセンス導体５０６には、ＳＶＭセル５０２を通って第１のセンス／書込み導体５０４まで流れるように、別個の初期電流ＩＲが印加される。そして、第１の既知のセンス電流からの抵抗（第１の抵抗Ｒ１）が測定され、基準抵抗として記録される。
【００８４】
図５Ｂに示されるように、その後、電流ＩＳが、第２の既知の方向で第３の書込み列導体５０８に印加される。図５Ｂに示されるように、センス電流ＩＳは、磁界（曲線の矢印５５２によって表される）が右手の法則に従って反時計方向のベクトルを有するように、紙面から流れ出ており、「・」記号で示される。従って、軟基準層５１４のＭ２  ５６２の向きはオンザフライで右の方に向けられる。前と同じように、磁界５５２はかなり小さく、データ層５１０のＭ１  ５７０の向きに影響を及ぼすには不十分である。
【００８５】
第２の既知の電流ＩＳの抵抗（第２の抵抗Ｒ２）が測定され、記録される。ここでＲ２がわかるので、Ｒ１及びＲ２の値が比較されることができる（判断７２０）。初期抵抗が第２の抵抗よりも大きい場合には（Ｒ１＞Ｒ２）、この第１の状態に関連付けられる第１の論理レベルが返される（ブロック７２２）。初期抵抗が第２の抵抗よりも小さい場合には（Ｒ１＜Ｒ２）、この第２の状態に関連付けられる第２の論理レベルが返される（ブロック７２４）。
【００８６】
適切な状況の下では、この別個の初期電流ＩＲは、第１のセンス／書込み導体５０４からＳＶＭセル５０２を通って第２のセンス導体５０６まで流れるように印加されることができる。さらに、少なくとも１つの実施形態では、ＳＶＭセル内の抵抗をセンシングする場合に、電流ＩＲの方向は実質的には重要ではない。
【００８７】
いずれの方法の場合も、Ｒ１がＲ２よりも大きい場合、第１の状態に関連付けられる第１の論理レベルが返されることを理解されたい。結果として、適切な状況の下では、その方法は、この条件Ｒ１＞Ｒ２を検査するように簡素化されることができる。さらに、少なくとも１つの実施形態では、抵抗を判定するためにＳＶＭセル５０２に流れる電流を測定することは、時間の積分に従って行われる。
【００８８】
書込み動作において、選択されないＳＶＭセルの偶発的な向きの再設定が有利に少なくされる。図６Ａ及び図６Ｂに示されるように、第３の書込み列導体５０８の磁界５５０が第１のセンス／書込み導体５０４の磁界（矢印６００及び６０２として表される）と合成される場合に、選択されたデータ層５１０の向きの再設定が生じるであろう。磁界６００、６０２は、適切な電流ＩＷが第１のセンス／書込み導体５０４を通して与えられるときに提供される。
【００８９】
図６Ａに示されるように、磁界５５０及び６００は合成されて、データ層５１０のＭ１  ６１０を左に向けて整列させる。図６Ｂに示されるように、磁界５５２及び６０２は合成されて、データ層５１０のＭ１  ６１２を右に向けて整列させる。どちらにしても、磁界は選択されたＳＶＭセル５０２において合成され、それにより選択されないＳＶＭセルを偶発的に切り替える可能性を低減しながら、選択されたＳＶＭセル５０２の向きを再設定することを可能にする。軟基準層５１４の向きはほとんど関係なく、いったん、磁界が取り除かれたなら、Ｍ２の向きは緩和された状態（Ｍ１に対して反平行）に戻るであろう。
【００９０】
例えば、Ｍ１及びＭ２が第１の状態において反平行（高抵抗）である場合に、「１」の論理状態が存在し、Ｍ１及びＭ２が第２の状態において平行（低抵抗）である場合に、「０」の論理状態が存在するような、規則が採用されることを理解および認識されたい。初期抵抗（第１の抵抗）のセンシングは繰返し実行され、平均化されることができることに留意することが重要である。第２の抵抗のセンシングも繰返し実行されることができ、サンプリングが多くなるほど、任意の誤りが少なくなることがよく知られており、認識されている。
【００９１】
軟基準層５１４のＭ２  ５６０、５６２の向きはセンスプロセスにおいて変更されているが、データ層５１０のＭ１  ５７０の向きは変更されないので、従来技術において一般的であるように、データ層５１０が任意の書込み又は再書込み動作を受けないので、読出し／センスプロセス中にデータ層５１０の破壊／破損が起こる可能性はほとんどない。このような非破壊的にセンシングする能力が、最も有利な点である。
【００９２】
別の実施形態は、軟基準３導体磁気メモリ２００を組み込むコンピュータシステムであると理解され得る。メインボード、ＣＰＵ、及び上述したような軟基準３導体磁気メモリ２００の一実施形態から構成される少なくとも１つの記憶装置を備えるコンピュータは、改善されたＳＶＭセルの利点をシステムレベルにまで高める。
【００９３】
本発明の範囲から逸脱することなく、上記の方法、システム及び構造において変更を行うことができる。従って、上記の説明に含まれ、添付の図面に図示される事柄は、例示として解釈され、限定する意味に解釈されるべきでないことに留意されたい。添付の特許請求の範囲は、本明細書において説明された全ての包括的な特徴および特定の特徴、並びに言い回し問題ではあるが、本発明の方法、システム、及び構造の範囲の、その間に入ると言えるかもしれない全ての記述を網羅することが意図されている。
【図面の簡単な説明】
【００９４】
【図１Ａ】２つの導体を有する従来技術の磁気メモリセルの斜視図である。
【図１Ｂ】２つの導体を有する従来技術の磁気メモリセルの斜視図である。
【図２Ａ】一実施形態による軟基準３導体磁気メモリの概略図である。
【図２Ｂ】別の実施形態による軟基準３導体磁気メモリの概略図である。
【図２Ｃ】さらに別の実施形態による軟基準３導体磁気メモリの概略図である。
【図３】図２Ａによるメモリの概略図である。
【図４Ａ】図３Ａのメモリのクロスポイントアレイの部分斜視図である。
【図４Ｂ】図２Ａないし図４Ａのメモリの切替えモデルを示す図である。
【図５Ａ】生成されたセンス磁界に関する、図２Ａのメモリの部分斜視図である。
【図５Ｂ】生成されたセンス磁界に関する、図２Ａのメモリの部分斜視図である。
【図６Ａ】生成された書込み磁界に関する、図２Ａのメモリの部分斜視図である。
【図６Ｂ】生成された書込み磁界に関する、図２Ａのメモリの部分斜視図である。
【図７】図２Ａ、図５Ａ及び図５Ｂによるメモリ内のデータ値を非破壊的にセンシングするステップを示す流れ図である。
【符号の説明】
【００９５】
200  軟基準３導体磁気メモリ
202、202’、300、300’、302、304  軟基準スピンバルブ磁気メモリセル
204、204’  センス／書込み導体
206、306、308、310  センス導体
208、312、314、316  書込み列導体
210  強磁性データ層
212  中間層
214  強磁性軟基準層
218  強磁性被覆
450  磁化困難軸
452  磁化容易軸
【図１Ａ】
2005277416.tif 000003
【図１Ｂ】
2005277416.tif 000004
【図２Ａ】
2005277416.tif 000005
【図２Ｂ】
2005277416.tif 000006
【図２Ｃ】
2005277416.tif 000007
【図３】
2005277416.tif 000008
【図４Ａ】
2005277416.tif 000009
【図４Ｂ】
2005277416.tif 000010
【図５Ａ】
2005277416.tif 000011
【図５Ｂ】
2005277416.tif 000012
【図６Ａ】
2005277416.tif 000013
【図６Ｂ】
2005277416.tif 000014
【図７】
2005277416.tif 000015