(57)【要約】【課題】素子の個片化を容易にし、且つ製造コストを低減することができるダイヤモンド電子素子の製造方法を提供することを目的とする。【解決手段】基板１上にダイサーにより素子間の境界となる溝２を形成する。そして、この溝２に注射器によりスピンオングラス剤を充填し、焼成することにより溝２に酸化ケイ素を充填する。その後、ＣＶＤ法によりアンドープダイヤモンド層４及びボロンドープダイヤモンド層５を形成し、このボロンドープダイヤモンド層５の上に電極６を形成する。次に、フッ酸によりウエットエッチングを行って酸化ケイ素を除去した後、溝２をスクライブラインにして基板１をダイシングすることにより、ダイヤモンド電子素子７を個片化する。【選択図】  図１
2005005615.tif 000002
【特許請求の範囲】
【請求項１】
基板上に素子間境界となる溝を形成する工程と、前記溝にその上にダイヤモンドが成長しない材料からなる充填材を充填する工程と、前記基板上にダイヤモンド層を含むダイヤモンド素子を形成する工程と、前記素子を個片化する工程と、を有することを特徴とするダイヤモンド電子素子の製造方法。
【請求項２】
前記素子を個片化する工程は、前記充填材を除去した後、前記溝部分をダイシングすることを特徴とする請求項１に記載のダイヤモンド電子素子の製造方法。
【請求項３】
前記基板は、シリコン又はシリコンカーバイトからなることを特徴とする請求項１又は２に記載のダイヤモンド電子素子の製造方法。
【請求項４】
前記ダイヤモンド層は、化学気相成長法により形成されることを特徴とする請求項１乃至３のいずれか１項に記載のダイヤモンド電子素子の製造方法。
【請求項５】
前記ダイヤモンド層は、化学気相成長法によりホウ素をドーピングして形成された半導体ダイヤモンド層を含むことを特徴とする請求項４に記載のダイヤモンド電子素子の製造方法。
【請求項６】
前記溝の深さは、前記基板の厚さの（１／２）以上であることを特徴とする請求項１乃至５のいずれか１項に記載のダイヤモンド電子素子の製造方法。
【請求項７】
前記充填材は、酸化ケイ素、酸化アルミニウム、酸化チタン、酸化ジルコニウム及び酸化ハフニウムからなる群から選択された少なくとも１種の酸化物を含むことを特徴とする請求項１乃至６のいずれか１項に記載のダイヤモンド電子素子の製造方法。
【請求項８】
前記充填材は、酸化ケイ素を主成分とするスピンオングラスであることを特徴とする請求項７に記載のダイヤモンド電子素子の製造方法。
【請求項９】
前記溝に前記充填材を充填する工程は、ケイ酸化合物と希釈剤とからなるスピンオングラス剤を前記溝に充填する工程と、前記スピンオングラス剤を焼成することにより前記溝にスピンオングラスを充填する工程と、を有することを特徴とする請求項８に記載のダイヤモンド電子素子の製造方法。
【請求項１０】
前記溝に前記充填材を充填する工程は、ケイ酸化合物と希釈剤とからなるスピンオングラス剤を前記基板に塗布する工程と、前記スピンオングラス剤を焼成することにより前記基板上にスピンオングラス膜を形成する工程と、前記溝部以外の部分に形成された前記スピンオングラス膜を除去する工程と、を有することを特徴とする請求項８に記載のダイヤモンド電子素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体ダイヤモンド層が設けられた積層型のダイヤモンド電子素子の製造方法に関し、特に、ダイオード、紫外線センサ及び放射線センサ等の各種電子デバイスに好適な積層型ダイヤモンド電子素子の製造方法に関する。
【０００２】
【従来の技術】
ダイヤモンドは不純物をドーピングすることにより半導体化することができる。不純物がドーピングされたダイヤモンドは、一般的な半導体材料として使用されているシリコンと比べて、エネルギーギャップ、破壊電圧及び飽和ドリフト速度が高く、また、熱伝導度に優れ、放射性環境下における性能劣化が少ない等、半導体として優れた特性を示す。
【０００３】
このようなダイヤモンド半導体を使用した電子デバイスを実用化するためには、良質のダイヤモンド結晶が大面積に合成されたウエハが必要である。大面積のダイヤモンドウエハ上に多数のダイヤモンド電子素子を作製することにより、シリコンウエハを使用した電子素子のように、低コストで大量生産が可能になる。このような大面積のダイヤモンドウエハを作製する方法としては、化学気相成長（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：以下、ＣＶＤという）法が知られているが、特に、マイクロ波プラズマを利用するマイクロ波ＣＶＤ法が好適である（例えば、非特許文献１参照。）。このマイクロ波ＣＶＤ法を使用すると、大面積のシリコン基板上に多結晶ダイヤモンド膜を合成することができる。また、前述のＣＶＤ法以外にも、例えば、超高圧高温下でダイヤモンド膜を人工的に合成する方法等があるが、大径のダイヤモンドウエハは作製されていない。
【０００４】
そこで、従来、ダイヤモンド電子素子は、ＣＶＤ法等によりシリコン等からなる基板上にダイヤモンド膜を合成したダイヤモンドウエハに、複数個の素子を作製し、この複数個の素子を１素子毎に切断して夫々を個片化することにより製造されている。そして、この個片化されたチップ状のダイヤモンド電子素子は、パッケージに実装されて、紫外線センサ等の電子デバイスになる。このダイヤモンド電子素子製造工程において、ウエハ上に形成されている複数個の素子を個片化する方法としては、ダイシングソー等により各素子間をダイシングする方法、又はウエハを各素子間で劈開する方法等が利用されている。しかしながら、ダイシングにより素子を個片化する場合、ダイシングソーに取り付けられるブレードとしては、一般に、ダイヤモンドブレード等が使用されているが、スクライブラインに高硬度のダイヤモンド膜が存在すると、このブレードの刃が欠けてしまうという問題がある。また、劈開により個片化する場合も、各素子間にダイヤモンド膜が存在すると劈開しにくくなり、無理に劈開しようとすると素子部分も劈開してしまうという問題がある。このように、従来のダイヤモンド電子素子の製造方法においては、連続したダイヤモンド膜が形成されたダイヤモンドウエハからダイヤモンド電子素子（ダイ）を個片化することが困難であり、このことがダイヤモンド電子素子を使用した電子デバイスのコストを引き上げる要因の一つとなっていた。
【０００５】
そこで、上述の問題点を解決するため、基板上に半導体ダイヤモンドからなる半導体アイランドをマトリクス状に形成し、その周囲にダイヤモンドより低硬度の材料からなる包囲部を形成するダイヤモンド電子素子の製造方法が提案されている（例えば、特許文献１参照）。特許文献１の製造方法においては、基板上にマトリクス状の複数のピットを形成し、このピット内に選択ＣＶＤ法によりダイヤモンドを成長させることにより半導体アイランドを形成している。そして、この半導体アイランドと包囲部とが面一状態になるように平坦化し、前記半導体アイランド上に圧電体層及び電極層等を形成した後、包囲部をダイシングすることにより、チップ状のダイヤモンド電子素子を製造している。このダイヤモンド電子素子の製造方法は、基板全面にダイヤモンド膜を形成せずに、ダイヤモンドよりも低硬度の包囲部を設け、この周囲部をダイシングするため、素子（ダイ）を容易に個片化することができる。
【０００６】
また、シリコンウエハ上に埋め込み孔を形成し、この埋め込み孔に酸化珪素からなる接着層を介してダイヤモンド基板を配置するダイヤモンド電子素子の製造方法も提案されている（例えば、特許文献２参照。）。特許文献２に記載の製造方法においては、ダイヤモンド基板上に素子を形成し、このダイヤモンド基板間（シリコンウエハ部）をダイシングすることにより、素子が個片化される。従って、スクライブラインにはダイヤモンド膜が存在しないため、素子（ダイ）を容易に個片化することができる。
【０００７】
更に、レーザを使用してダイヤモンドウエハを切断する方法もある。しかしながら、この方法の場合、ダイヤモンドを除去する際に、レーザにより除去されたダイヤモンドが導電性のグラファイトとなって周囲に付着し、素子の特性を劣化させてしまうという問題がある。そこで、素子形成面と反対側の面に溝を形成し、この溝にレーザを照射してダイヤモンド膜を除去するダイシング方法が提案されている（例えば、特許文献３参照）。このダイシング方法は、裏面からレーザを照射することにより、除去されたダイヤモンド成分が素子側に付着することを防止することができるため、素子を劣化させることなく、個片化することができる。
【０００８】
【特許文献１】
特開平１０−７４７１５号公報  （第５−１０頁、第３図）
【特許文献２】
特開２００２−１１０４９０号公報  （第３−６頁、第１図）
【特許文献３】
特開２０００−２１８１９号公報  （第２−４頁、第１図）
【非特許文献１】
Ｔ．  Ｔａｃｈｉｂａｎａ、他２名，「Ａｚｉｍｕｔｈａｌ  ｒｏｔａｔｉｏｎ  ｏｆ  ｄｉａｍｏｎｄ  Ｃｒｙｓｔａｌｓ  ｅｐｉｔａｘｉａｌｌｙ  ｎｕｃｌｅａｔｅｄ  ｏｎ  ｓｉｌｉｃｏｎ  ｛００１｝」，”Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ”，（米国），１９９６年３月１１日，第６８巻，第１１号，ｐ．１４９１−１４９２
【０００９】
【発明が解決しようとする課題】
しかしながら、前述の従来の技術には、以下に示す問題点がある。特許文献１に記載のダイヤモンド電子素子の製造方法では、スクライブラインにおけるダイヤモンド膜の成長及び付着を完全に防止することは困難である。このため、ダイヤモンドが形成されている箇所では共削りとなり、安定した切断ができないという問題点がある。また、特許文献２に記載のダイヤモンド電子素子の製造方法は、従来のシリコン半導体向けの製造装置が利用できるという利点があるものの、予め別の手法により所望の大きさにダイヤモン基板を切り分ける必要があり、かえって製造コストが増加するという問題点がある。また、この方法により、低抵抗基板を使用して半導体ダイヤモンド層を含む積層型のダイヤモンド電子素子を作製すると、半導体ダイヤモンドが低抵抗基板上にも生成して、基板と半導体ダイヤモンド層との絶縁が保てないという問題点もある。更に、特許文献３に記載のダイシング方法は、レーザの使用及びプロセス数の増加により製造コストが増加するという問題点がある。
【００１０】
本発明はかかる問題点に鑑みてなされたものであって、素子の個片化を容易にし、且つ製造コストを低減することができるダイヤモンド電子素子の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明に係るダイヤモンド電子素子の製造方法は、基板上に素子間境界となる溝を形成する工程と、前記溝にその上にダイヤモンドが成長しない材料からなる充填材を充填する工程と、前記基板上にダイヤモンド層を含むダイヤモンド素子を形成する工程と、前記素子を個片化する工程と、を有することを特徴とする。
【００１２】
本発明においては、素子領域の周囲に形成された溝を、その上にダイヤモンドが成長しない材料からなる充填材で覆った状態で、ダイヤモンド層を形成するため、ダイヤモンドが素子分離部に付着することを防止できる。その結果、素子を容易に個片化することができる。
【００１３】
前記素子を個片化する工程としては、例えば、前記充填材を除去した後、前記溝部分をダイシングしてもよい。このように、溝部分をスクライブラインにしてダイシングを行うと、前記溝部分にはダイヤモンドが付着していないので、優れたダンシング特性が得られる。
【００１４】
前記基板としては、例えば、シリコン又はシリコンカーバイトを使用することができる。また、前記ダイヤモンド層は、化学気相成長法により形成することができる。これにより、大面積で良質なダイヤモンド膜を形成することができる。更に、前記ダイヤモンド層は、化学気相成長法によりホウ素をドーピングして形成された半導体ダイヤモンド層を含んでいてもよい。更にまた、前記溝の深さは、前記基板厚さの（１／２）以上であることが好ましい。これにより、切断特性を向上することができる。
【００１５】
前記充填材は、酸化ケイ素、酸化アルミニウム、酸化チタン、酸化ジルコニウム及び酸化ハフニウムからなる群から選択された少なくとも１種の酸化物を含むことが好ましく、例えば、前記酸化ケイ素を主成分とするスピンオングラスを使用することができる。これにより、前記充填材上にダイヤモンドが生成することを防止すると共に、ダイヤモンドを合成する際のプラズマに対する耐久性を確保することができる。
【００１６】
前記充填材がスピンオングラスである場合、前記溝に前記充填材を充填する工程は、例えば、ケイ酸化合物と希釈剤とからなるスピンオングラス剤を前記溝に充填する工程と、前記スピンオングラス剤を焼成することにより前記溝にスピンオングラスを充填する工程と、を有する。又は、ケイ酸化合物と希釈剤とからなるスピンオングラス剤を前記基板に塗布する工程と、前記スピンオングラス剤を焼成することにより前記基板上にスピンオングラス膜を形成する工程と、前記溝部以外の部分に形成された前記スピンオングラス膜を除去する工程と、を有していてもよい。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態に係るダイヤモンド電子素子の製造方法について、添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態に係るダイヤモンド電子素子の製造方法について説明する。本実施形態においては、紫外線センサ用ダイヤモンド電子素子の製造方法を例に説明する。図１（ａ）乃至（ｇ）は本実施形態のダイヤモンド電子素子の製造方法をその工程順に示す断面図である。本実施形態の製造方法においては、図１（ａ）に示す基板１を使用する。この基板１としては、安価で大面積基板を入手可能なシリコン又はシリコンカーバイドが好ましいが、これらに限定されるものではない。
【００１８】
先ず、図１（ｂ）に示すように、基板１上に素子間の境界となる溝２を形成する。溝２の形成方法としては、ダイシングソーによるダイシング等の半導体基板を切断する一般的な方法を使用することができる。例えば、ダイヤモンドブレード等を使用したシリコンの切断（ダイシング）は、半導体産業において既に確立された技術であり、任意の幅、深さ及び間隔の溝を高精度に形成することができる。本形態における溝２は、充填材３を選択的に充填するためのガイドとなると共に、スクライブラインとなり素子を個片化する際のダイシングを容易にする。この溝２の深さは、基板１の厚さの（１／２）以上であり、且つ基板１の厚さ未満であることが好ましい。これにより、素子の劣化を防ぎ、良好なダイシング特性が得られる。なお、溝２の深さを基板１の厚さ以上にすると基板１が切断されてしまい、溝２の深さを基板１の厚さの（１／２）より浅くすると、ダイシングの際に切り代が多くなり、歩留まりを悪化させる原因になる。
【００１９】
次に、図１（ｃ）に示すように、溝２にその上にダイヤモンドが成長しない材料からなる充填材３を充填する。この充填材３としては、酸化ケイ素、酸化アルミニウム、酸化チタン、酸化ジルコニウム及び酸化ハフニウムからなる群から選択された少なくとも１種の酸化物を主成分とすることが好ましい。これらの酸化物は、ダイヤモンドを形成する際のプラズマに耐えられると共に、表面にダイヤモンドが成長しにくいという特徴を持つ。従って、これらの酸化物を溝２に充填することにより、溝２部分へのダイヤモンドの付着が防止することができる。
【００２０】
前述の酸化物を溝２に充填する際は、ケイ酸化合物とその希釈剤である有機溶剤からなるスピンオングラス剤を使用することができる。このスピンオングラス（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ：以下、ＳＯＧという）剤により形成されたＳＯＧ膜は、主成分が酸化ケイ素（ケイ酸ガラス）であり、不純物を含まないため、シリコンを使用した半導体プロセスにおいて絶縁膜として使用されている。半導体プロセスにおいては、一般に、液状のＳＯＧ剤を所望の位置に塗布し、１００℃程度で乾燥することよりＳＯＧ剤に含まれる有機溶媒を揮発させ、更に、３００℃程度の温度でアニール処理を施すことにより酸化ケイ素を主成分とするＳＯＧ膜を形成している。本実施形態のダイヤモンド電子素子の製造方法においては、ＳＯＧ剤を注射器等により溝２に充填し、焼成することにより、溝２部分のみにＳＯＧを充填することができる。なお、溝２部分から充填材３がはみ出る場合があるが、有効素子領域にかからなければ本発明の効果に影響を与えない。また、本実施形態においては、ＳＯＧ剤の焼成温度を３００℃に設定した場合について述べたが、このＳＯＧ剤の焼成温度は、含まれる溶媒の種類及びケイ酸化合物の種類により決定することができる。
【００２１】
更に、一旦、基板１の全面にＳＯＧ剤を塗布して焼成した後、溝２以外に存在する充填材３を除去してもよい。この場合、素子領域と溝２部分ではＳＯＧの厚さが異なるため、ウェットエッチング法を適用することにより、容易に溝２以外のＳＯＧを除去することができる。例えば、ＳＯＧが酸化ケイ素のみで構成されている場合、全面に酸化ケイ素膜が形成された基板１をフッ酸に浸漬し、素子領域の酸化ケイ素が除去された時点で基板１をフッ酸から取り出すことにより、酸化ケイ素を溝２部分のみに充填することができる。このとき、溝２部分のＳＯＧも同時にエッチングされるが、基板１の表面が露出しない程度であれば問題はない。また、ＬＳＩ製造工程において使用されているダマシン法のような化学機械研磨法により基板１の表面全体を研磨して、溝２以外の部分に存在するＳＯＧを除去してもよい。
【００２２】
次に、図１（ｄ）に示すように、基板１上にダイヤモンド層を形成する。本実施形態のダイヤモンド電子素子が使用される紫外線センサは、表面から入射した紫外線により発生した電子−正孔対を、素子に印加した電界により夫々の電極に集めて光電流を得るものである。従って、本実施形態のダイヤモンド電子素子は、紫外線が照射される面積を確保し、且つ紫外線照射により発生した電子又は正孔を効率良く収集するため、表面にボロンがドープされたｐ型半導体ダイヤモンド層を形成する。先ず、ＣＶＤ法により、基板１上にアンドープダイヤモンド層４を形成する。引き続いて、ジボランガスを添加ながらダイヤモンドを合成することにより、半導体ダイヤモンド層であるボロンドープダイヤモンド層５を形成する。このとき、充填材３が充填されている溝２にはアンドープダイヤモンド層４及びボロンドープダイヤモンド層５は形成されず、素子領域にのみに形成される。また、アンドープダイヤモンド層４を形成する前に、前処理として、基板１をダイヤモンド粉末のエタノール混濁液中で超音波を印加する核発生促進処理を行ってもよい。
【００２３】
次に、図１（ｅ）に示すように、ボロンドープダイヤモンド層５上に電極６を形成する。この電極６は、例えば、基板１上に電極パターンを反転させたレジストパターンを形成し、その上にマグネトロンスパッタリングにより白金等の電極材料を蒸着した後、レジストをリフトオフすることにより形成することができる。また、電極６の形状は任意であるが、一般的には、光の入射を妨げないように、櫛型又はフィッシュボーン形状（魚の骨状）が適用されている。その後、図１（ｆ）に示すように、溝２に充填されている充填材３を除去する。その方法は、充填材３の材料に応じて適宜選択することができるが、例えば、充填材３がＳＯＧである場合は、フッ酸に浸漬することにより除去することができる。そして、ダイシングソー等により基板１を切断し、チップ状のダイヤモンド電子素子７にする。なお、本実施形態においては、充填材３を除去した後に素子を個片化する場合について述べたが、本発明はこれに限定されるものではなく、充填材３を除去せずにダイシングソーにより基板１を切断することもできる。この場合、ダイシングの切り代は多くなるが、工程の簡素化には効果的である。
【００２４】
また、図１（ｇ）に示すように、本実施形態のダイヤモンド電子素子７は、素子台８に搭載される。そして、この素子台８上に設けられた電極９とダイヤモンド電子素子７の電極６とが金線１０により接続されて、紫外線センサになる。
【００２５】
本実施形態のダイヤモンド電子素子の製造方法においては、溝２をその上にダイヤモンドが生成しない材料からなる充填材３で覆った状態で半導体ダイヤモンド層を形成するため、基板１上に半導体ダイヤモンドが付着することを防止できる。その結果、基板１に低抵抗の材料を使用した場合でも、基板１及び半導体ダイヤモンド層間の絶縁を保つことができる。また、ダイシング前に充填材３は除去されるため、溝２部分がスクライブラインになり、このスクライブラインにはダイヤモンドは付着していないため、ブレードの欠け等は発生せず、容易にダイシングすることができる。更に、本実施形態のダイヤモンド素子の製造方法は、基板上に直接ダイヤモンド膜を生成することができ、また、従来のシリコン半導体向けの製造装置を使用することができるため、前述の特許文献２及び３の方法に比べて、製造コストを低減することができる。
【００２６】
なお、本実施形態においては、ボロンがドープされた気相合成ダイヤモンドにより半導体ダイヤモンド層を構成した場合について述べたが、本発明はこれに限定されるものではなく、導電性を有する気相合成ダイヤモンドであればよい。また、前記気相合成ダイヤモンドは、単結晶ダイヤモンドでも、多結晶ダイヤモンドであってもよく、高配向性ダイヤモンドでもよい。更に、本実施形態においては、半導体ダイヤモンド層が設けられた紫外線センサ用のダイヤモンド電子デバイスを例に説明したが、本発明はこれに限定されるものではなく、ダイオード及び放射線センサ等の電子デバイスに使用されるダイヤモンド電子素子の全てに適用することができ、例えば、ダイヤモンド以外の材料により形成された素子上にダイヤモンド層が形成されているダイヤモンド電子素子にも適用することができる。
【００２７】
次に、本発明の第２の実施形態に係るダイヤモンド電子素子の製造方法について説明する。前述の第１の実施形態においては、溝に充填材を充填した後に、アンドープダイヤモンド層を形成する場合について述べたが、アンドープダイヤモンド層を形成した後に充填材を充填し、その後で半導体ダイヤモンド層を形成してもよい。特に、アンドープダイヤモンド層として、プラズマ中でバイアス印加法により高配向性ダイヤモンド薄膜を形成する場合には、充填材がない方がダイヤモンド合成中にプラズマ条件が安定するため、アンドープダイヤモンド層を形成する前に充填材を充填する方法よりも有利である。そこで、本発明の第２の実施形態に係るダイヤモンド電子素子の製造方法として、アンドープダイヤモンド層を形成した後に充填材を充填する場合について説明する。図２（ａ）乃至（ｈ）は本発明の第２の実施形態のダイヤモンド電子素子の製造方法をその工程順に示す断面図である。
【００２８】
先ず、図２（ａ）に示すように、表面の結晶方位が（００１）面であるシリコン及びシリコンカーバイドからなる基板１１を準備する。そして、図２（ｂ）に示すように、ダイシングソー等により素子領域の周囲に溝１２を形成する。溝１２の深さは前述の第１の実施形態と同様に、基板１１の厚さの（１／２）以上とする。次に、図２（ｃ）に示すように、基板１１上にアンドープダイヤモンド層１４として、高配向ダイヤモンド膜を形成する。この高配向ダイヤモンド膜は、例えば、非特許文献１に記載の方法により形成することができる。非特許文献１に記載の方法では、先ず、基板表面をメタンプラズマで炭化した後、バイアス印加法によりダイヤモンド配向核を形成する。その後、ダイヤモンドを基板材料の（００１）面に選択的に成長させることにより、膜厚が１乃至１０μｍで、（００１）面におけるファセットの大きさ（粒径）が３乃至５μｍであるダイヤモンド膜が得られる。このとき、溝１２に充填材３が充填されていると、ダイヤモンド合成中にプラズマが乱れて、バイアスがうまく基板にかからないため、良好な配向性を得ることができない。
【００２９】
次に、図２（ｄ）に示すように、前述の第１の実施形態と同様の方法により、溝１２に充填材１３を充填した後、図２（ｅ）に示すように、ジボランガスを添加ながらダイヤモンドを合成して、ボロンドープダイヤモンド層１５を形成する。そして、図２（ｆ）に示すように、ボロンドープダイヤモンド層１５上に電極１６を形成した後、図２（ｇ）に示すように、充填材１３を除去する。その後、溝１２部分を劈開して各素子を個片化し、チップ状のダイヤモンド電子素子１７にする。
【００３０】
図２（ｆ）に示すように、本実施形態のダイヤモンド電子素子１７も、前述の第１の実施形態と同様に、素子台１８に搭載され、素子台１８に設けられた電極１９とダイヤモンド電子素子１７に設けられた電極１６とが金線２０により接続され、紫外線センサになる。
【００３１】
本実施形態のダイヤモンド電子素子の製造方法においては、溝１２を充填材１３で覆わずに、アンドープダイヤモンド層１４を形成するため、ダイヤモンド合成中のプラズマが安定する。その結果、アンドープダイヤモンド層１４として高配向ダイヤモンド膜を形成する場合においても、均質なダイヤモンド膜を形成することができる。また、半導体ダイヤモンドであるボロンドープダイヤモンド層１５を形成する際は、溝１２を充填材１３で覆うため、半導体ダイヤモンドは基板１１には付着しない。これにより、基板１１に低抵抗の材料を使用しても、基板１１及びボロンドープダイヤモンド層１５間の絶縁を保つことができる。更に、ボロンドープダイヤモンド層１５形成後に、充填材１３は除去されるため、溝１２部分で容易に素子を個片化することができる。更に、本実施形態のダイヤモンド素子の製造方法は、前述の第１実施形態と同様に、従来シリコン半導体で使用されている加工方法及び装置を適用することができるため、製造コストを低減することができる。なお、本実施形態においては、アンドープダイヤモンド層１４を形成する際に、溝１２にもダイヤモンドが生成することがあるが、その厚さは厚くても数μｍ程度であるため、素子の個片化には影響がない。
【００３２】
【実施例】
以下、本発明の実施例の効果について、本発明の範囲から外れる比較例と比較して説明する。本発明の実施例１として、図１に示す第１の実施形態と同様の方法により、ダイヤモンド電子素子を使用した紫外線センサを作製した。本実施例における基板は、導電性を確保するため、ｐ型の低抵抗シリコンウエハを使用した。本実施例においては、先ず、ダイシングソーを使用して、低抵抗シリコン基板１における素子領域の周囲に溝を形成した。そして、この溝に、注射器を使用して液状のＳＯＧ剤を充填し、１００℃で乾燥を行うことによりＳＯＧ剤に含まれる有機溶媒を揮発させた後、３００℃でアニール処理を施すことにより、溝に酸化ケイ素を充填した。
【００３３】
次に、前述の工程により溝に酸化ケイ素が充填された低抵抗シリコン基板を、数１０μｍ径のダイヤモンド粉末のエタノール混濁液中で超音波を印加して、核発生促進処理を行った。そして、前記ダイヤモンド粒子を洗い流した後、反応ガスをメタン濃度０．５％及び水素９９．５％とし、基板温度を８００℃程度として、ＣＶＤ法により１８時間ダイヤモンド合成を行い、膜厚が５μｍのアンドープダイヤモンド層を形成した。引き続いて、ジボランガスを添加してボロンドープダイヤモンド層を形成した。二次イオン質量分析により、このボロンドープダイヤモンド層中のボロン濃度を測定したところ、１×１０１９乃至３×１０２０ｃｍ−１であった。
【００３４】
次に、重クロム酸による洗浄を行い、低抵抗シリコン基板の表面に付着したダイヤモンド以外の炭素成分を除去した。その後、この基板を硫酸でリンスし、更に、純水で洗浄した後、ボロンドープダイヤモンド層の上に、フォトリソグラフィーにより櫛型の電極をパターニングした。この状態で、マグネトロンスパッタリング装置により白金を蒸着し、その後、レジストをリフトオフすることによりボロンドープダイヤモンド層の上に電極を形成した。次に、低抵抗シリコン基板をフッ酸に浸漬するウエットエッチング法により、溝部分に充填されている酸化ケイ素を除去し、更に、ダイシングソーにより基板を切断して、チップ状のダイヤモンド電子素子を切り出した。このダイヤモンド電子素子を、ハーメティックシール上に導電性のペーストで固定した後、ダイヤモンド電子素子に設けられた白金電極と、ハーメティックシールに設けられた電極とを、ワイヤボンディングにより接続して紫外線センサにした。なお、本実施例のダイヤモンド電子素子のもう一方の電極は低抵抗シリコン基板を通じてハーメティックシール本体に接続した。
【００３５】
本実施例においては、ダイヤモンド電子素子を個片化する際に、ブレードの破損はみられなかった。また、紫外線センサの２つの電極に、バイアス電圧として１５乃至４０Ｖを印加して、紫外線に対する応答動作特性について評価を行ったところ、ダイヤモンド電子素子のリーク電流は１００ｐＡ以下であり、紫外線に対して応答することが確認された。
【００３６】
また、本発明の比較例１として、溝に充填材を充填せず、それ以外は前述の実施例１と同様の方法で紫外線センサを作製した。本比較例においては、ダイヤモンド電子素子を個片化する際に、総素子数の約（１／３）が破損した。また、前述の実施例１と同様に紫外線に対する応答動作特性の評価を行ったところ、ダイヤモンド電子素子のボロンドープダイヤモンド層と低抵抗シリコン基板とが接触していたため、電極間でショートし、紫外線に対する動作は確認できなかった。
【００３７】
更に、本発明の実施例２として、図２に示す第２の実施形態と同様の方法により、紫外線センサを作製した。本実施例においては、基板には、直径が２．５４ｃｍで、表面の結晶方位が（００１）面であるｐ型低抵抗シリコンウエハを使用した。本実施例においては、先ず、ダイシングソーにより、前述の低抵抗シリコンウエハ基板における素子領域の周囲に溝を形成した。そして、特許文献１に記載されている無機材研型マイクロ波プラズマＣＶＤ装置を使用し、反応ガスを０．１乃至１０体積％の水素で希釈した炭化水素とし、バイアス印加時のガス圧を１．３３×１０２乃至６．６５×１０３Ｐａ（１乃至５０Ｔｏｒｒ）、基板温度を６５０乃至１１００℃として形成したプラズマ中に、前述の低抵抗シリコン基板を１０乃至１５０分間曝すことにより炭化処理した。その後、メタン、水素及び酸素の混合ガスを使用し、基板の（００１）面にダイヤモンドを選択成長させて、アンドープダイヤモンド層である高配向ダイヤモンド薄膜を気相合成した。なお、このときの成膜速度は０．２μｍ／時であった。
【００３８】
次に、低抵抗シリコン基板の表面に、スピンコーターによりＳＯＧ剤をコーティングした。そして、このＳＯＧ剤を１００℃で乾燥させ、引き続き３００℃でアニール処理を施すことにより、低抵抗シリコン基板の全面に酸化ケイ素の薄膜を形成した。その後、低抵抗シリコン基板をフッ酸に浸漬し、溝部以外の酸化ケイ素を取り除いた。このとき、酸化ケイ素のエッチング時間は、予めエッチングシートと酸化ケイ素の膜厚より算出した。次に、前述の実施例１と同様の方法で、ボロンドープダイヤモンド層を形成した後、酸化ケイ素を除去し、溝部分を劈開してチップ状のダイヤモンド電子デバイスを作製した。このダイヤモンド電子素子を前述の実施例１と同様の方法で、ハーメティックシール上に搭載して、実施例２の紫外線センサとした。本実施例においては、ダイヤモンド電子素子を個片化する際に、夫々の素子を確実に切り離すことができた。
【００３９】
また、本発明の比較例２として、溝に充填材を充填せず、それ以外は前述の実施例２と同様の方法で紫外線センサを作製し、前述の実施例２の紫外線センサと共に、動作確認を行った。その結果、実施例２の紫外線センサは、４２個中３４個が動作し、動作不良であった８個に関しても、素子がショートしていたものはなかった。一方、比較例２の紫外線センサは、４２個中３９個に素子のショートによる動作不良が発生した。
【００４０】
【発明の効果】
以上詳述したように、本発明によれば、素子領域の周囲に素子分離部としての溝を形成し、その上にはダイヤモンドが成長しない材料からなる充填材で前記溝を覆った状態でダイヤモンド層を形成することにより、生成したダイヤモンドが素子分離部に付着することを防止することができるため、素子を容易に個片化することができ、更に、一般的な加工方法及び装置により製造することができるため、製造コストを低減することができる。
【図面の簡単な説明】
【図１】（ａ）乃至（ｇ）は本発明の第１の実施形態のダイヤモンド電子素子の製造方法をその工程順に示す断面図である。
【図２】（ａ）乃至（ｈ）は本発明の第２の実施形態のダイヤモンド電子素子の製造方法をその工程順に示す断面図である。
【符号の説明】
１、１１；基板
２、１２；溝
３、１３；充填材
４、１４；アンドープダイヤモンド層
５、１５；ボロンドープダイヤモンド層
６、９、１６、１９；電極
７、１７；ダイヤモンド電子素子
８、１８；素子台
１０、２０；金線
【図１】
2005005615.tif 000003
【図２】
2005005615.tif 000004