(57)【要約】【課題】  テスト時間を短縮するための信号処理装置のテスト装置及びテスト方法を提供する。【解決手段】  信号処理装置のスイッチドキャパシター信号処理部は入力クロックによって入力信号をスイッチングしてキャパシターに充電し、出力クロックによって前記キャパシターに充電された入力信号をスイッチング出力し、キャパシターリセット制御部はノーマルモードからテストモードへのモード転換初期に入力信号のレベルに応答してリセットスイッチング制御信号を発生してキャパシターを放電させる。従って、信号処理装置のテスト時間を短縮させることができる。【選択図】  図６
2005055442.tif 000002
【特許請求の範囲】
【請求項１】
所定周期を有するクロックにより動作される複数のスイッチと前記スイッチに接続された複数のキャパシターを含み、外部から入力されるアナログ信号を積分して、前記積分された信号に相応するデジタル信号を出力する変造部と、
前記デジタル信号をフィルタリングするフィルター部と、
テストモード信号が入力されると前記複数のキャパシターに充電された電荷を放電させるための制御信号を前記変造部に出力する制御部と、
を含むことを特徴とする信号処理装置。
【請求項２】
前記変造部は
前記アナログ信号を１次積分する第１積分器と、
前記第１次積分された信号を２次積分する第２積分器と、
前記２次積分された信号をデジタル信号に変換する比較器と、を含むことを特徴とする請求項１記載の信号処理装置。
【請求項３】
前記第１積分器は
第１オペアンプと、
前記第１オペアンプの負（−）入力端子及び出力端子に接続される第１キャパシターと、
前記第１オペアンプの負（−）入力端子に接続される第２キャパシターと、
前記第２キャパシターの両端にそれぞれ直列に接続され、前記制御信号に応じてターンオンされる第１及び第２スイッチと、
前記第２キャパシターの両端にそれぞれ並列接続され、前記制御信号に応じてターンオンされて前記第１及び第２キャパシターに充電された電荷を放電させる第３及び第４スイッチと、
を含むことを特徴とする請求項２記載の信号処理装置。
【請求項４】
前記第２積分器は、
第２オペアンプと、
前記第２オペアンプの負（−）入力端子及び出力端子に接続される第３キャパシターと、
前記第２オペアンプの負（−）入力端子に接続される第４キャパシターと、
前記第４キャパシターの両端にそれぞれ直列接続され、前記制御信号に応じてターンオンされる第５及び第６スイッチと、
前記第４キャパシターの両端にそれぞれ並列接続され、前記制御信号に応じてターンオンされて前記第３及び第４キャパシターに充電された電荷を放電させる第７及び第８スイッチと、を含むことを特徴とする請求項３記載の信号処理装置。
【請求項５】
前記制御部は、
前記アナログ信号のアナロググラウンドに相応する信号に対して所定の幅を有する基準信号を生成する基準信号生成部と、
前記生成された基準信号と前記アナログ信号とを比較して前記アナログ信号が前記アナロググラウンドに隣接する時点に前記制御信号を出力し、前記アナログ信号が前記アナロググラウンドを通過する時点に前記制御信号の出力を中止する制御信号出力部と、を含むことを特徴とする請求項１記載の信号処理装置。
【請求項６】
前記基準信号は
前記アナロググラウンドに相応する直流基準電圧で一定のレベル大きい第１基準信号と、
前記第１基準信号より前記一定のレベル大きい信号レベルを有する第２基準信号と、
前記直流基準電圧より前記一定のレベル小さい信号レベルを有する第３基準信号と、
前記第３基準信号より前記一定のレベル小さい信号レベルを有する第４基準信号と、を含むことを特徴とする請求項５記載の信号処理装置。
【請求項７】
前記制御信号出力部は、
前記第２基準信号を負（−）入力端子を通じて入力を受け、前記アナログ信号を正（＋）入力端子を通じて入力を受ける第１比較器と、
前記第１基準信号を正（＋）入力端子を通じて入力を受け、前記アナログ信号を負（−）入力端子を通じて入力を受ける第２比較器と、
前記第４基準信号を正（＋）入力端子を通じて入力を受け、前記アナログ信号を負（−）入力端子を通じて入力を受ける第３比較器と
前記第３基準信号を負（−）入力端子を通じて入力を受け、前記アナログ信号を正（＋）入力端子を通じて入力を受ける第４比較器と
前記第１比較器及び前記第２比較器の出力を論理積する第１ＡＮＤゲートと、
前記第３比較器及び前記第４比較器の出力を論理積する第２ＡＮＤゲートと、
前記第１ＡＮＤゲート及び前記第２ＡＮＤゲートの出力を論理積するＯＲゲートと、
前記ＯＲゲートの出力と前記テストモード信号を論理積して前記制御信号を出力する第３ＡＮＤゲートと、を含むことを特徴とする請求項８記載の信号処理装置。
【請求項８】
外部から入力されるデジタル信号をアナログ信号に変換するデジタル変造機と、
前記デジタル変造機から出力されるアナログ信号をフィルタリングするアナログフィルター部と、をさらに含むことを特徴とする請求項１記載の信号処理装置。
【請求項９】
前記アナログフィルター部は、
オペアンプと、
前記オペアンプの負（−）入力端子及び出力端子に接続される第１キャパシターと、
前記オペアンプの負（−）入力端子に接続される第２キャパシターと、
前記第２キャパシターの両端にそれぞれ直列接続され、前記制御信号に応じてターンオンされる第１及び第２スイッチと、
前記第２キャパシターの両端にそれぞれ並列接続され、前記制御信号に応じてターンオンされて前記第１及び第２キャパシターに充電された電荷を放電させる第３及び第４スイッチと、を含むことを特徴とする請求項８記載の信号処理装置。
【請求項１０】
前記複数のスイッチを選択的にターンオンさせて前記キャパシターに電荷を充電する第１クロック及び前記キャパシターに充電された電荷を増幅する第２クロックを前記変造部に提供するクロック発生部をさらに含み、
前記第１及び第２クロックは前記制御信号が前記変造部に出力されない場合、前記変造部に提供されることを特徴とする請求項１記載の信号処理装置。
【請求項１１】
所定のクロックにより動作される複数のスイッチ、前記スイッチに接続される複数のキャパシターを含む信号処理装置のテスト方法において、
前記信号処理装置の動作状態をテストするためのテスト要請信号が入力されるかを判断する第１段階と、
前記テスト要請信号が入力される場合、前記キャパシターに充電された電荷を放電させる第２段階と、
前記第２段階後入力されるアナログ信号に応じるテスト動作を遂行する第３段階と、
を含むことを特徴とする信号処理装置のテスト方法。
【請求項１２】
前記第２段階は、
前記アナログ信号がアナロググラウンドに隣接する時点を感知する段階と、
前記アナログ信号が前記アナロググラウンドに隣接する時点に前記キャパシターに充電された電荷を放電させる段階と、
前記アナログ信号が前記アナロググラウンドを通過する時点に前記キャパシターの放電動作を中止させる段階と、を含むことを特徴とする請求項１１記載の信号処理装置のテスト方法。
【請求項１３】
前記第３段階は、
第１及び第２クロックによって動作される前記スイッチ及びキャパシターにより前記アナログ信号をデジタル信号に変換する段階と、
前記アナログ信号に相応する予め設定された信号と前記デジタル信号とを比較して前記信号処理装置の動作状態を判別する段階と、を含むことを特徴とする請求項１１記載の信号処理装置のテスト方法。
【請求項１４】
所定周期を有するクロックによって動作される複数のスイッチと前記スイッチに接続された複数のキャパシターを含み、外部から入力されるアナログ信号をデジタル信号に変換するかまたはデジタル信号をアナログ信号に変換する信号処理装置のテスト装置において、
前記アナログ信号に対するアナロググラウンドに相応する信号に対して所定の幅を有する基準信号を生成する基準信号生成部と、
前記生成された基準信号と前記アナログ信号とを比較して前記アナログ信号が前記アナロググラウンドに隣接する時点に前記制御信号を出力し、前記アナログ信号が前記アナロググラウンドを通過する時点に前記制御信号の出力を中止する制御信号出力部を含み、
前記制御信号によって前記スイッチが動作されて前記キャパシターに充電された電荷を放電させることを特徴とする信号処理装置のテスト装置。
【請求項１５】
前記基準信号は、
前記アナロググラウンドに相応する直流基準電圧で一定のレベル大きい第１基準信号と、
前記第１基準信号より前記一定のレベル大きい信号レベルを有する第２基準信号と、
前記直流基準電圧より前記一定のレベル小さい信号レベルを有する第３基準信号と、
前記第３基準信号より前記一定のレベル小さい信号レベルを有する第４基準信号と、を含むことを特徴とする請求項１４記載の信号処理装置のテスト装置。
【請求項１６】
前記制御信号出力部は、
前記第２基準信号を負（−）入力端子を通じて入力を受け、前記アナログ信号を正（＋）入力端子を通じて入力を受ける第１比較器と、
前記第１基準信号を正（＋）入力端子を通じて入力を受け、前記アナログ信号を負（−）入力端子を通じて入力を受ける第２比較器と、
前記第４基準信号を正（＋）入力端子を通じて入力を受け、前記アナログ信号を負（−）入力端子を通じて入力を受ける第３比較器と
前記第３基準信号を負（−）入力端子を通じて入力を受け、前記アナログ信号を正（＋）入力端子を通じて入力を受ける第４比較器と
前記第１比較器及び前記第２比較器の出力を論理積する第１ＡＮＤゲートと、
前記第３比較器及び前記第４比較器の出力を論理積する第２ＡＮＤゲートと、
前記第１ＡＮＤゲート及び前記第２ＡＮＤゲートの出力を論理和するＯＲゲートと、
前記ＯＲゲートの出力と前記テストモード入力信号を論理積して前記制御信号を出力する第３ＡＮＤゲートと、を含むことを特徴とする請求項１４記載の信号処理装置のテスト装置。
【請求項１７】
入力クロックによって入力信号をスイッチングしてキャパシターに充電し、出力クロックによって前記キャパシターに充電された入力信号をスイッチング出力するスイッチドキャパシター信号処理部と、
ノーマルモードからテストモードへのモード転換初期に前記入力信号のレベルに応答してリセットスイッチング制御信号を発生して前記キャパシターを放電させる制御部と、
を具備することを特徴とする信号処理装置。
【請求項１８】
前記キャパシターリセット制御部は、
前記入力信号のレベルが直流基準電圧レベルに隣接する時点に前記リセットスイッチング制御信号を発生し、
前記入力信号のレベルが直流基準電圧レベルと実質的に同一になる時点に前記リセットスイッチング制御信号の発生を中止することを特徴とする請求項１９記載の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は信号処理装置のテスト装置及びテスト方法に関し、より詳細にはテスト時間を短縮するための信号処理装置のテスト装置及びテスト方法に関する。
【背景技術】
【０００２】
一般に、積分器は図１に示されたように、オペアンプ（ＯＰ  Ａｍｐ）１００、オペアンプ１００の負（−）入力端子に接続される抵抗Ｒ及びオペアンプ１００の負（−）入力端子及び出力端子に連結されたキャパシターＣを含む。
ここで、抵抗Ｒは固定抵抗として、抵抗値の誤差は±２０％であり、キャパシターの誤差は±１０％程度である。従って、前記した抵抗値誤差は微細信号を制御しなければならない場合相当不利な要因として作用する。
【０００３】
これを解決するために前記した固定抵抗をスイッチとキャパシターで代替するスイッチドキャパシター（Ｓｗｉｔｃｈｅｄ  Ｃａｐａｃｉｔｏｒ）方式が開発され、これはキャパシターの大きさ比率で正確度が決定されるので、非常に正確な値を具現することができる。
即ち、図２に示されたように、スイッチドキャパシター積分器はオペアンプ２００、オペアンプの負（−）入力端子に接続される第１キャパシターＣ１、第１キャパシターＣ１の両端にそれぞれ直列連結されて入力信号Ｖｉをオペアンプ２００の負（−）入力端子に印加する第１及び第２スイッチＳ１、Ｓ２、第１キャパシターＣ１両端に第１キャパシターＣ１に入力信号Ｖｉの基準となる直流電圧Ｖｃｏｍを印加する第３及び第４スイッチＳ３、Ｓ４、オペアンプ２００の負（−）入力端子及び出力端子に接続される第２キャパシターＣ２を含む。
【０００４】
ここで、第１乃至第４スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）は図３のように、互いに重畳される動作区間がない第１及び第２クロックＰ１、Ｐ２によって動作される。
即ち、第１クロックＰ１の高区間で第１及び第３スイッチＳ１、Ｓ３がターンオンされて入力信号Ｖｉに相応する電荷量が第１キャパシターＣ１に充電される。続いて、第２クロックＰ２の高区間で第２及び第４スイッチＳ２、Ｓ４がターンオンされて第１キャパシターＣ１に充電された電荷量がオペアンプ２００の負（−）入力端子に印加される。
ここで、第１及び第２クロックＰ１、Ｐ２の一周期の間オペアンプ２００に印加される電荷量が一定であり、これを近似的に表現すると、電荷量の動きを制限する等価抵抗と同じである。従って、図１に示すように固定抵抗である抵抗Ｒを使用する積分器で抵抗成分を第１乃至第４スイッチＳ１、Ｓ２、Ｓ３、Ｓ４及び第１キャパシターＣ１で構成することが可能である。
【０００５】
一方、移動通信端末機から入力されるアナログ信号をデジタル信号に変換するかまたはデジタル信号をアナログ信号に変換するボイスコーデック （Ｖｏｉｃｅ  ＣＯＤＥＣ）も前記した構成のスイッチドキャパシター積分器を使用する。
即ち、ボイスコーデックのアナログシグマデルタ変造機またはアナログフィルターなどに前記のスイッチドキャパシターの積分器が使用される。
【０００６】
図４は従来の技術によるアナログシグマデルタ変造機を示すのもで、第１スイッチドキャパシター積分器４００、第２スイッチド積分器４１０及び比較器４２０を含む。ここで、第１及び第２スイッチドキャパシター積分器４００、４１０は図３に示された第１及び第２クロックＰ１、Ｐ２によって動作される複数のスイッチと複数のスイッチ動作による電荷量を充電及び放電する複数のキャパシターを有する。また、従来の技術によってアナログシグマデルタ変造機は比較器４２０の比較結果によりＶｒｅｆ＿ｔｏｐまたはＶｒｅｆ＿ｂｏｔを帰還するＤ/Ａ変換器を含む。
前記した構成のアナログシグマデルタ変造機を有するボイスコーデックは一般に三つの信号入力ラインを有する。従って、ボイスコーデックの動作をテストするためには三つの信号入力ラインにテスト信号を入力し、入力されたテスト信号による出力信号と予め設定された信号を比較することによってテスト動作が遂行される。
【０００７】
即ち、一番目の信号入力ラインにテスト信号を入力すると、入力されたテスト信号は図４のシグマデルタ変造機からデジタル信号に変換されて出力される。このとき、出力されたデジタル信号を利用してテストを遂行する。
続いて、ニ番目の信号入力ラインにテスト信号が入力されると、図４のシグマデルタ変造機では相当の時間が経過された後テスト信号による正確なデジタル信号が出力される。
その理由は図４に示されたシグマデルタ変造機の構成要素である複数のキャパシターに一番目の信号入力ラインテスト時充電された電荷量を蓄積されている状態で二番目の信号入力ラインにテスト信号が入力されるからである。
従って、前記した問題を解決するためには従来にはキャパシターに蓄積されている電荷量を放電させるために一番目の信号入力ラインのテスト後プログラム制御による待機時間をカウントし、待機時間が経過された後二番目の信号入力ラインのテストを遂行する。
【０００８】
しかし、従来のアナログシグマデルタ変造機またはアナログフィルターを構成するキャパシターは所定のクロックによって以前テスト時充電された電荷を放電するので、キャパシターに充電された電荷を放電するのに相当の時間が所要される。
従って、従来の技術は複数の入力信号経路ラインを有するボイスコーデックをテストするためには多くの時間が所要される問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従って、本発明は前記のような問題点に鑑みなされたもので、テスト時間を短縮するための信号処理装置のテスト装置及びテスト方法を提供することにその目的がある。
【課題を解決するための手段】
【００１０】
前記のような目的を達成するための本発明の一特徴によるオ−ディオ信号処理装置の変造部は所定周期を有するクロックにより動作される複数のスイッチと前記スイッチに接続される複数のキャパシターを含み、外部から入力されるアナログオ−ディオ信号を積分して、前記積分された信号に相応するデジタルオ−ディオ信号を出力し、フィルター部はオ−ディオ信号をフィルタリングし、テスト制御部はテストモード信号が入力されるとキャパシターに充電された電荷を放電させるための制御信号を変造部に出力する。
また、本発明の第２特徴によるオ−ディオ信号処理装置のテスト方法はオ−ディオ信号処理装置の動作状態をテストするためのテスト要請信号が入力されるかを判断し、前記テスト要請信号が入力される場合、キャパシターに充電された電荷を放電させ、入力されるアナログ信号に応じるテスト動作を遂行する。
【００１１】
本発明の第３特徴によるテスト装置の基準信号生成部は前記アナログ信号に対するアナロググラウンドに相応する信号に対して所定の幅を有する基準信号を生成し、制御信号出力部は生成された基準信号とアナログオ−ディオ信号とを比較して前記アナログオ−ディオ信号が前記アナロググラウンドに隣接する時点に前記制御信号を出力し、前記アナログオ−ディオ信号が前記アナロググラウンドを通過する時点に前記制御信号の出力を中止する。
本発明の第４特徴による信号処理装置のスイッチドキャパシター信号処理部は入力クロックによってスイッチングしてキャパシターに充電し、出力クロックによって前記キャパシターに充電された入力信号をスイッチング出力し、キャパシターリセット制御部はノーマルモードからテストモードへのモード転換初期に入力信号のレベルに応答してリセットスイッチング制御信号を発生してキャパシターを放電させる。
従って、本発明は信号処理装置のテスト時間を短縮させることができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。
図５は本発明の一実施例による移動通信端末機のオ−ディオ部分を概略的に示すブロック図であり、図６は図５に示されたＡ/Ｄコンバーターを詳細に示す構成ブロック図である。また、図７は図６に示されたアナログシグマデルタ変造機の詳細構成を示す図面であり、図８は図６に示された基準信号生成部で生成される基準信号を示す図面であり、図９は図６に示されたスイッチ制御部の詳細構成を示す図面である。
【００１３】
図５に示されたように、本発明の一実施例による移動通信端末機のオ−ディオ部分はマイク（図示せず）などを通じて入力されるアナログ信号をデジタル信号に変換するかまたはデジタル信号をアナログ信号に変換するボイスコーデック ５００、ボイスコーデック ５００から出力される信号をエンコーディング（Ｅｎｃｏｄｉｎｇ）したりまたはエンコーディングされた信号をデコーディング（Ｄｅｃｏｄｉｎｇ）してボイスコーデック ５００に出力する信号コーディング部５１０及び信号コーディング部５１０から出力される信号をインターフェーシングしたりまたは外部信号をインターフェーシングして信号コーディング部５１０に出力するデジタルインターフェース部５２０を含む。
【００１４】
ここで、ボイスコーデック ５００はアナログ信号をデジタル信号に変換するＡ/Ｄコンバーター５１２及びデジタル信号をアナログ信号に変換するＤ/Ａコンバーター５１４を含む。
前記Ａ/Ｄコンバーター５１２は図６に示されたように、アナログシグマデルタ変造機６００、デジタルフィルター６１０、基準信号発生部６２０、スイッチ制御部６３０及びクロック発生部６４０を含む。
前記アナログシグマデルタ変造機６００はＭＵＸ６５０を通じて選択的に入力される第１乃至第３アナログ信号（Ａｉｎ１、Ａｉｎ２、Ａｉｎ３）を積分し、積分された信号に相応するデジタル信号を出力する。
即ち、アナログシグマデルタ変造機６００は図７に示されたように、外部から入力されるアナログ信号を１次積分する第１スイッチドキャパシター積分器７００、１次積分された信号を２次積分する第２スイッチドキャパシター積分器７１０及び２次積分された信号に相応するデジタル信号を出力する比較器７２０を含む。
【００１５】
前記第１スイッチドキャパシター積分器７００は第１オペアンプ７０２、第１オペアンプ７０２の負（−）入力端子及び出力端子に連結された第１キャパシターＣ１、第１オペアンプ７０２に負（−）入力端子に連結された第２キャパシターＣ２、第２キャパシターＣ２の両端にそれぞれ連結される第１スイッチＳ１及び第２スイッチＳ２、第１スイッチＳ１に並列連結される第３スイッチＳ３、第２スイッチＳ２に配列連結される第４スイッチＳ４、比較器７２０により決定されてＶｒｅｆ＿ｔｏｐまたはＶｒｅｆ＿ｂｏｔをフィードバックするように選択する第５及び第６スイッチＳ５、ｓ６、第２キャパシターＣ２に並列に連結される第３キャパシターＣ３を含む。前記第１オペアンプ７０２の正（＋）入力端子はアナログ信号の基準となる直流基準電圧Ｖｃｏｍ端子に接続される。
【００１６】
ここで、第１乃至第４スイッチＳ１、Ｓ２、Ｓ３、Ｓ４は基本的な動作時には図３に示された第１及び第２クロックＰ１、Ｐ２により動作される。即ち、第１クロックＰ１の高区間で第１及び第４スイッチＳ１、Ｓ４がターンオンされて入力されるアナログ信号による電荷量が第２キャパシターＣ２に充電される。続いて、第２クロックＰ１の高区間で第２及び第３スイッチＳ２、Ｓ３がターンオンされて第２キャパシターＣ２に充電された電荷は第１オペアンプ７０２の負（−）入力端子に印加されて増幅される。
【００１７】
一方、第１乃至第４スイッチＳ１、Ｓ２、Ｓ３、Ｓ４はテストモード初期にはスイッチ制御部６３０から入力される制御信号ｒｃにより動作される。即ち、制御信号ｒｃによって第１乃至第４スイッチＳ１、ｓ２がターンオンされ、それによって、第１及び第２キャパシターＣ１、Ｃ２が直流基準電圧Ｖｃｏｍ端子に接続されて第１及び第２キャパシターＣ１、Ｃ２に充電された電荷が放電され、帰還回路の第５スイッチＳ５もターンオンされて第３キャパシターＣ３に充電されて電荷が放電される。ここで、第６スイッチＳ６はターンオン状態を保持する。
このとき、アナログシグマデルタ変造機６００の入力端子はホールド状態を保持して外部から入力されるアナログ信号を遮断する。
また、制御信号ｒｃにより第１乃至第５スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５がターンオンされることにより第１乃至第３キャパシターＣ１、Ｃ２、Ｃ３に充電された電荷が放電された以後には第１乃至第６スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６）が第１クロックＰ１及び第２クロックＰ２により動作されて入力されるアナログ信号を１次積分して第２スイッチドキャパシター積分器７１０に出力する。
【００１８】
一方、第２スイッチドキャパシター積分器７１０は第２オペアンプ７１２、第２オペアンプ７１２の負（−）入力端子及び出力端子に連結された第４キャパシターＣ４、第２オペアンプ７１２の負（−）の入力端子に連結された第５キャパシターＣ５、第５キャパシターＣ５の両端にそれぞれ連結される第７スイッチＳ７及び第８スイッチＳ８、第７スイッチＳ７に並列連結される第９スイッチＳ９、第８スイッチＳ８に並列連結される第１０スイッチＳ１０、第５キャパシターＣ５に並列連結される第６キャパシターＣ６、比較器７２０により決定されてＶｒｅｆ＿ｔｏｐまたはＶｒｅｆ＿ｂｏｔを帰還するように選択する第１１及び第１２スイッチＳ１１、Ｓ１２を含む。前記第２オペアンプ７１２の正（＋）入力端子は直流基準電圧Ｖｃｏｍ端子に接続される。
【００１９】
ここで、第７乃至第１２スイッチ（Ｓ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ１１、Ｓ１２）は第１スイッチドキャパシター積分器７００の第１乃至第６スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６）と同一に動作される。即ち、基本動作時に第７スイッチＳ７及び第１０スイッチＳ１０は第１クロックＰ１の高区間でターンオンされて第１オペアンプ７０２から入力される信号による電荷量を第５キャパシターＣ５に充電する。続いて、第８及び第９スイッチＳ８、Ｓ９は第２クロックＰ２の高区間でターンオンされて第５キャパシターＣ５に充電された電荷を第２オペアンプ７１２の負（−）入力端子に印加する。
【００２０】
一方、第７乃至第１１スイッチ（Ｓ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ１１）はテストモード初期にはスイッチ制御部６３０から入力される制御信号ｒｃにより動作される。即ち、制御信号ｒｃにより第７乃至第１１スイッチ（Ｓ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ１１）がターンオンされ、それによって第４及び第５キャパシターＣ４、Ｃ５が直流基準電圧Ｖｃｏｍ端子に接続される。従って、第４乃至第６キャパシター（Ｃ４、Ｃ５、Ｃ６）に充電された電荷が放電される。また、制御信号ｒｃによって第１１スイッチＳ１１がターンオンされ、第６キャパシターＣ６に充電された電荷が放電される。このとき、第１２スイッチングＳ１２がターンオフ状態を保持する。
続いて、制御信号ｒｃにより第７乃至第１１スイッチ（Ｓ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ１１）がターンオンされることにより第４乃至第６キャパシター（Ｃ４、Ｃ５、Ｃ６）に充電された電荷が放電された以後には第７乃至第１２スイッチ（Ｓ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ１１、Ｓ１２）が第１クロックＰ１及び第２クロックＰ２により動作されて第１スイッチドキャパシター積分器７００から入力されるアナログ信号を２次積分して比較器７２０に出力する。前記比較器７２０は２次積分されたアナログ信号を予め設定された基準信号と比較してそれに相応するデジタル信号を出力し、同時に現在信号を比較してシステムに負帰還回路を通じてＶｒｅｆ＿ｔｏｐまたはＶｒｅｆ＿ｂｏｔを積分する。そして、比較器７２０で制御する第５及び第６スイッチＳ５、Ｓ６と第１１及び第１２スイッチＳ１１、Ｓ１２は制御信号ｒｃに応じて第５及び第１１スイッチＳ５、Ｓ１１はターンオンされて第３及び第６キャパシターＣ３、Ｃ６に充電された電荷を放電させ、第６及び第１２スイッチＳ６、Ｓ１２はターンオン状態を保持する。
【００２１】
前記デジタルフィルター６１０はアナログシグマデルタ変造機６００から出力されるデジタル信号内に含まれた雑音を除去するためのフィルタリングを遂行し、基準信号発生部６２０はアナログシグマデルタ変造機６００に入力されるアナログ信号がアナロググラウンドに隣接する時点を判断するための基準信号を発生する。
ここで、基準信号発生部６２０により発生される基準信号は図８に示されたように、アナログ信号の基準となる直流基準電圧Ｖｃｏｍよりデルタ（Δ）値が大きい信号レベルを有する第１基準信号ｒｅｆ１、直流基準電圧Ｖｃｏｍよりデルタ（Δ）値が小さい信号レベルを有する第２基準信号ｒｅｆ２、直流基準電圧Ｖｃｏｍより２デルタ（Δ）値が大きい信号レベルを有する第３基準信号ｒｅｆ３及び直流基準電圧Ｖｃｏｍより２デルタ（Δ）値が小さい信号レベルを有する第４基準信号ｒｅｆ４を含む。このとき、本発明は基準信号を４つに設定した場合を例に挙げたが、その他の多様な個数の基準信号を設定し得る。
【００２２】
また、スイッチ制御部６３０はテストモード信号入力時、基準信号発生部６２０から発生された第１乃至第４基準信号ｒｅｆ１、ｒｅｆ２、ｒｅｆ３、ｒｅｆ４によりアナログシグマデルタ変造機６００に入力されるアナログ信号がアナロググラウンドに隣接する時点、即ち、アナログ信号レベルが直流基準電圧Ｖｃｏｍに隣接する時点を判断する。
続いて、スイッチ制御部６３０はアナログ信号がアナロググラウンドに隣接する時点にアナログシグマデルタ変造機６００の第１乃至第１２スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ１１、Ｓ１２をターンオンさせるための制御信号ｒｃを出力する。
【００２３】
即ち、スイッチ制御部６３０は図９に示されたように、負（−）入力端子に第３基準信号ｒｅｆ３の入力を受け、正（＋）入力端子にアナログ信号Ａｉｎの入力を受ける第１比較器９００、負（−）入力端子にアナログ信号Ａｉｎの入力を受け、正（＋）入力端子に第１基準信号ｒｅｆ１の入力を受ける第２比較器９１０、負（−）入力端子に第２基準信号ｒｅｆ２の入力を受け、正（＋）入力端子にアナログ信号Ａｉｎの入力を受け、正（＋）入力端子に第４基準信号の入力を受ける第４比較器９３０、第１比較器９００と第２比較器９１０の出力信号を論理積する第１ＡＮＤゲート９４０、第３比較器９２０と第４比較器９３０の出力信号を論理積する第２ＡＮＤゲート９５０、第１ＡＮＤゲート９４０と第２ＡＮＤゲート９５０の出力信号を論理積するＯＲゲート９６０及びＯＲゲート９６０の出力信号とテストモード信号（またはテスト要請信号）を論理積制御信号ｒｃを出力する第３ＡＮＤゲート９７０を含む。
【００２４】
このように構成されるスイッチ制御部６３０の動作を詳細に説明すると次のようである。
まず、アナログ信号Ａｉｎが第３基準信号ｒｅｆ３と実質的に同一の信号レベルを有する時点にスイッチ制御部６３０の第１比較器９００及び第２比較器９１０は高信号を出力し、それによって第１ＡＮＤゲート９４０は高信号を出力する。入力端に高信号が入力されることによりＯＲゲート９６０は高信号を出力する。第３ＡＮＤゲート９７０はＯＲゲート９６０から高信号が入力され、テストモード信号が入力される時点に制御信号ｒｃを出力する。
【００２５】
続いて、アナログ信号が第１基準信号ｒｅｆ１より信号レベルが小さくなると、第２比較器９１０から低信号が出力され、それによって第１ＡＮＤゲート９４０から低信号が出力されるので、ＯＲゲート９６０からも低信号が出力され、第３ＡＮＤゲート９７０は制御信号ｒｃを出力しない。
従って、スイッチ制御部６３０はアナログ信号Ａｉｎが第３基準信号ｒｅｆ３と第１基準信号ｒｅｆ１との間の信号レベルを有する区間で制御信号ｒｃを出力し、第１基準信号ｒｅｆ１より信号レベルがさらに小さくなる時点で制御信号ｒｃの出力を中止する。
一方、アナログ信号Ａｉｎが第４基準信号ｒｅｆ４と実質的に同一の信号レベルを有する時点で第３比較器９２０及び第４比較器９３０は高信号を出力し、それによって第２ＡＮＤゲート９５０も高信号を出力する。第３ＡＮＤゲート９７０はＯＲゲート９６０から高信号は入力され、テストモード信号が入力される時点に制御信号ｒｃを出力する。
【００２６】
続いて、アナログ信号Ａｉｎが第２基準信号ｒｅｆ２より信号レベルが大きくなると、第３及び第４比較器９２０、９３０から低信号が出力され、それによって第２ＡＮＤゲート９５０は低信号が出力されるので、ＯＲゲート９６０でも低信号が出力されて第３ＡＮＤゲート９７０は制御信号ｒｃを出力しない。
従って、スイッチ制御部６３０はアナログ信号Ａｉｎが第４基準信号ｒｅｆ４と第２基準信号ｒｅｆ２との間の信号レベルを有する区間で制御信号ｒｃを出力し、第２基準信号ｒｅｆ２より信号レベルがさらに大きくなる時点で制御信号ｒｃの出力を中止する。
【００２７】
従って、スイッチ制御部６３０はテストモード初期にアナログ信号Ａｉｎが第３基準信号ｒｅｆ３と第１基準信号ｒｅｆ１との間の信号レベルを有する区間または第４基準信号ｒｅｆ４と第２基準信号ｒｅｆ２との間の信号レベルを有する区間で制御信号ｒｃを出力する。
また、スイッチ制御部６３０はアナログ信号Ａｉｎがアナロググラウンドを通過する時点で制御信号ｒｃの出力を中止する。即ち、スイッチ制御部６３０はアナログ信号Ａｉｎが第１基準信号ｒｅｆ１より信号レベルが小さくなるかまたは第２基準信号ｒｅｆ２より信号レベルが大きくなる時点で制御信号ｒｃの出力を中止する。
クロック発生部６４０は制御信号ｒｃによりアナログシグマデルタ変造機６００の第１乃至第６キャパシターＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６に充電された電荷が放電された以後、アナログシグマデルタ変造機６００に第１及び第２クロックＰ１、Ｐ２を提供する。
【００２８】
このように構成される本発明は第１アナログ信号Ａｉｎの入力によるテスト動作完了以後、第２アナログ信号Ａｉｎ２が入力される場合、制御信号ｒｃに応じて第１乃至第２スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ１１、Ｓ１２が動作されて第１アナログ信号Ａｉｎ１のテスト動作時第１乃至第６キャパシターＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６に充電された電荷を放電させる。前記充電された電荷が放電された以後、第１及び第２クロックＰ１、Ｐ２により第１乃至第１２スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ１１、Ｓ１２が動作されることによってテストが遂行される。
また、本発明は第２アナログ信号Ａｉｎ２が直流基準電圧Ｖｃｏｍに隣接する時点に第１乃至第６キャパシターＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６に充電された電荷を放電させ、直流基準電圧Ｖｃｏｍに実質的に同一になる時点に制御信号ｒｃの出力を中止し、第１及び第２クロックＰ１、Ｐ２によるテスト動作を遂行する。
【００２９】
即ち、前記した構成のビデオコーデック を有する移動通信端末機はマイクロフォン（Ｍｉｃｒｏｐｈｏｎｅ）、イヤー（Ｅａｒ）スピーカー及びハンドフリー用マイクロフォンなどの３つのオ−ディオ信号入力経路を有する。
このように、三つのオ−ディオ信号入力経路を有する移動通信端末機のオ−ディオ部分の動作をテストするためのテストモードは次のように動作される。  
例えば、マイクロフォンによるオ−ディオ信号入力経路をテストするためにマイクロフォンにテストオ−ディオ信号を入力する場合、アナログシグマデルタ変造機６００の第１乃至第１２スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ１１、Ｓ１２は図３の第１及び第２クロックＰ１、Ｐ２によって動作されて入力されるテストオ−ディオ信号をデジタル信号に変換して出力する、このとき、出力されるデジタル信号と入力されるテストオ−ディオ信号に相応する予め設定された信号を比較することによってオ−ディオ信号処理装置の動作状態を判別する。
【００３０】
一方、前記マイクロフォンによるテストオ−ディオ信号が完了された直後、イヤースピーカーによるオ−ディオ信号入力経路をテストするためにイヤースピーカーを通じてテストオ−ディオ信号が入力されると、アナログシグマデルタ変造機６００の第１乃至第１２スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ１１、Ｓ１２はスイッチ制御部６３０から入力される制御信号ｒｃに応じて動作され、マイクロフォンによるオ−ディオ信号入力経路テスト時第１乃至第６キャパシターＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６に充電された電荷を放電させる。
前記第１乃至第６キャパシターＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６の放電動作以後、第１乃至第１２スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ１１、Ｓ１２は第１及び第２クロックＰ１、Ｐ２により動作されてイヤースピーカーを通じて入力されるオ−ディオ信号をデジタル信号に変換し、デジタル信号に変換された信号とテストのために予め設定された信号を比較することによってオ−ディオ信号処理装置のテストを遂行する。
図１０は図５に示されたＤ/Ａコンバーターのスイッチドキャパシターで構成された低域通過フィルターの構成を示すブロック図である。
【００３１】
図１０に示されたように、本発明の一実施例によるＤ／Ａコンバーター５１４は外部から入力されるデジタル信号をアナログ信号に変換して出力するシグマデルタ変造機１０００及びデジタルシグマデルタ変造機１０００から出力されるアナログ信号をフィルタリングするアナログフィルター１０１０を含む。
ここで、アナログフィルター１０１０は第３オペアンプ１０１２、第３オペアンプ１０１２の負（−）入力端子及び出力端子に接続される第７キャパシターＣ７、第３オペアンプ１０１２の負（−）入力端子に連結された第８キャパシターＣ８、第８キャパシターＣ８の両端にそれぞれ連結される第３スイッチＳ１及び第１４スイッチＳ１４、第１３スイッチＳ１３に並列連結される第１５スイッチＳ１５及び第１４スイッチＳ１４に並列連結される第１６スイッチＳ１６を含む。前記第３オペアンプ１０１２の正（＋）入力端子は直流基準電圧ｖｃｏｍ印加端子に接続される。
【００３２】
前記第１３乃至第１６スイッチＳ１３、Ｓ１４、Ｓ１５、Ｓ１６はテストモード動作時にはスイッチ制御部６３０から入力される制御信号ｒｃに応じてターンオンされる。このとき、第１５及び第１６スイッチＳ１５、Ｓ１６がターンオンされることによって第７及び第８キャパシターＣ７、Ｃ８が直流基準電圧Ｖｃｏｍ端子に接続されて、第７及び第８キャパシターＣ７、Ｃ８に充電された電荷が放電される。
このように、Ｄ／Ａコンバーター５１４のアナログフィルター１０１０もＡ／Ｄコンバーター５１２のアナログシグマデルタ変造機６００のように、複数のオ−ディオ信号入力経路テスト時の以前のオ−ディオ信号入力経路テストによって第７及び第８キャパシターＣ７、Ｃ８に充電された電荷量を放電させ、入力されるオ−ディオ信号がアナロググラウンドを通過する時点にテスト動作を遂行する。
このように、構成されて動作される本発明によるオ−ディオ信号処理装置のテスト方法を添付図面を参照して説明すると次のようである。
図１１は本発明の一実施例によるＡ／Ｄコンバーターのテスト方法を遂行するためのフローチャートである。
【００３３】
まず、スイッチ制御部６３０はテストモード信号が入力されるかを感知し、それによってＡ／Ｄコンバーター５１２の動作モードがテストモードであるかを判断する（Ｓ１１００）。
上の段階Ｓ１１００でテストモードとして判断されると、スイッチ制御部６３０はアナログシグマデルタ変造機６００に入力されるアナログ信号を感知する（Ｓ１１１０）。ここで、アナログシグマデルタ変造機６００に入力されるアナログ信号はオ−ディオ信号処理装置の動作をテストするために入力されるオ−ディオ信号である。
続いて、スイッチ制御部６３０は基準信号発生部６２０から発生された第１乃至第４基準信号ｒｅｆ１、ｒｅｆ２、ｒｅｆ３、ｒｅｆ４とアナログシグマデルタ変造機６００に入力されるアナログ信号を比較して、アナログ信号の信号レベルが直流基準電圧Ｖｃｏｍに隣接する時点を感知する（Ｓ１１２０）。即ち、スイッチ制御部６３０はアナログ信号が第３基準信号ｒｅｆ３または第４基準信号ｒｅｆ４と実質的に同一の信号レベルを有する時点を感知する。
【００３４】
上の段階（Ｓ１１２０）でアナログ信号が第３基準信号ｒｅｆ３または第４基準信号ｒｅｆ４と実質的に同一の信号レベルを有する時点に、スイッチ制御部６３０は第１乃至第５スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５及び第７乃至第１１スイッチＳ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ１１をターンオンさせるための制御信号ｒｃを出力する（Ｓ１１３０）。このとき、第１乃至第５スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５及び第７乃至第１１スイッチＳ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ１１は制御信号ｒｃによってターンオンされ、それによって第１乃至第６キャパシターＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６に充電された電荷が放電される。
続いて、スイッチ制御部６３０はアナログ信号のレベルが直流基準電圧Ｖｃｏｍと実質的に同一になる時点、即ち、アナログ信号が第１基準信号ｒｅｆ１の信号レベルより小さくなるかまたは第２基準信号ｒｅｆ２の信号レベルより大きくなる時点を感知する（Ｓ１１４０）。ここで、アナログ信号が第１基準信号ｒｅｆ１の信号レベルより小さくなるかまたは第２基準信号ｒｅｆ２の信号レベルより大きくなる時点を感知する理由はアナログ信号がアナロググラウンド通過時点を感知するためである。
【００３５】
上の段階Ｓ１１４０でアナログ信号の信号レベルが直流基準電圧Ｖｃｏｍと実質的に同一になる時点に、スイッチ制御部６３０は制御信号ｒｃの出力を中止する（Ｓ１１５０）。
続いて、アナログシグマデルタ変造機６００の第１乃至第１２スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ１１、Ｓ１２は第１及び第２クロックＰ１、Ｐ２によって動作されて入力されるアナログ信号をデジタル信号に変換し、変換されたデジタル信号と予め設定された信号とを比較することによってテスト動作を遂行する（Ｓ１１６０）。
前記テスト動作が遂行される間、他のオ−ディオ信号入力経路をテストするためのテストモードの変化が発生するかを感知する（Ｓ１１７０）。
上の段階Ｓ１１７０でテストモードの変化が発生する場合、前記段階を反復的に遂行する。
前記ではＡ／Ｄコンバーター５１２でのテスト方法を説明したが、Ｄ／Ａコンバーター５１４でのテスト方法も同一の過程を通じて遂行される。  
本発明はオ−ディオ信号処理装置についてのみ例を挙げて説明したが、スイッチキャパシター積分器を使用するビデオ信号処理装置でも本発明が適用され得る。
【００３６】
以上、説明したように、本発明は複数のキャパシター及び複数のスイッチを含むスイッチドキャパシター積分器を含み、前記複数のスイッチドテストモード時発生される制御信号によってターンオンされて直流基準電圧印加端に接続される。
従って、本発明はテスト用アナログ信号がアナロググラウンドに隣接する時点に制御信号に応じて前記スイッチが直流基準電圧印加端に接続され、キャパシターに充電された電荷を放電させる。
従って、本発明はキャパシターに充電された電荷を放電させるための待機時間が不必要であり、テスト用アナログ信号がアナロググラウンドを通過する時点に前記制御信号の発生が中止され、テスト用アナログ信号がアナロググラウンドを通過する時点からテストが遂行されるので、テストに所要される時間を短縮させることができる効果がある。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００３７】
【図１】固定抵抗を有する積分器を示す図面である。
【図２】従来の技術によるスイッチドキャパシター積分器を示す図面である。
【図３】図２を駆動させるためのクロック状態図である。
【図４】従来の技術によるアナログシグマデルタ変造機を示す図面である。
【図５】本発明の一実施例による移動通信端末機のオ−ディオ部分を概略的に示すブロック図である。
【図６】図５に示されたＡ/Ｄコンバーターを詳細に示す構成ブロック図である。
【図７】図６に示されたアナログシグマデルタ変造機の詳細構成を示す図面である。
【図８】図６に示された基準信号生成部で生成される基準信号を示す図面である。
【図９】図６に示されたスイッチ制御部の詳細構成を示す図面である。
【図１０】図５に示されたＤ/Ａコンバーターを詳細に示す図面である。
【図１１】本発明の一実施例によるオ−ディオ信号処理装置のテスト方法を遂行するためのフローチャートである。
【符号の説明】
【００３８】
５００      ボイスコーデック 
６００      アナログシグマデルタ変造機
６１０      デジタルフィルター
６２０      基準信号発生部
６３０      スイッチ制御部
７００      第１スイッチドキャパシター積分器
７１０      第２スイッチドキャパシター積分器
【図１】
2005055442.tif 000003
【図２】
2005055442.tif 000004
【図３】
2005055442.tif 000005
【図４】
2005055442.tif 000006
【図５】
2005055442.tif 000007
【図６】
2005055442.tif 000008
【図７】
2005055442.tif 000009
【図８】
2005055442.tif 000010
【図９】
2005055442.tif 000011
【図１０】
2005055442.tif 000012
【図１１】
2005055442.tif 000013