(57)【要約】  【課題】  信号処理装置を構成する複数の信号処理回路のうちから、いずれの信号処理回路にて信号処理を行なうかの選択を、信号処理制御装置によって制御することにより、信号処理装置にて所望の信号処理を行なうことができる信号処理システムを提供する。  【解決手段】  本発明の信号処理システムとしてのロボット制御システム１は、立方体形状をなす複数のニューロブロック１０，１０，…を含む信号処理装置３と、ニューロブロック１０の処理をプログラミングするための信号処理制御装置４とを備える。ニューロブロック１０は、所定の信号処理を行なうように構成されており、３次元的に配置することにより、信号処理装置としての機能が決定される。【選択図】        図１
2005284984.tif 000002
【特許請求の範囲】
【請求項１】
夫々が所定の信号処理を行なう複数の信号処理回路を含む信号処理装置と、該複数の信号処理回路の動作を制御する信号処理制御装置とを備え、少なくとも１つの信号処理回路に入力された信号に対して信号処理を行って出力する信号処理システムであって、
各信号処理回路は、
該信号処理回路が行なう信号処理を示す第１情報を前記信号処理制御装置へ送信する手段
を備え、
前記信号処理制御装置は、
各信号処理回路から第１情報を受信する手段と、
受信した第１情報に基づいて、各信号処理回路が行なう信号処理を識別する手段と、
いずれの信号処理を行なうかを指示する第２情報を受付ける受付手段と、
該受付手段にて受付けた第２情報を各信号処理回路へ送信する手段と
を備え、
各信号処理回路は、
前記信号処理制御装置から第２情報を受信する手段と、
受信した第２情報に基づいて、信号処理を行なうか否かを制御する手段とをさらに備えること
を特徴とする信号処理システム。
【請求項２】
夫々が所定の信号処理を行なう複数の信号処理回路を含む信号処理装置と、該複数の信号処理回路の動作を制御する信号処理制御装置とを備え、少なくとも１つの信号処理回路に入力された信号に対して信号処理を行って出力する信号処理システムであって、
一の信号処理回路は、
他の信号処理回路が行なう信号処理を認識する手段と、
認識した信号処理を示す第１情報を前記信号処理制御装置へ送信する手段と
を備え、
前記信号処理制御装置は、
前記一の信号処理回路から第１情報を受信する手段と、
受信した第１情報に基づいて、他の信号処理回路が行なう信号処理を識別する手段と、
いずれの信号処理を行なうかを指示する第２情報を受付ける受付手段と、
該受付手段にて受付けた第２情報を前記一の信号処理回路へ送信する手段と
を備え、
前記一の信号処理回路は、
前記信号処理制御装置から第２情報を受信する手段と、
受信した第２情報に基づいて、他の信号処理回路へ、信号処理を行なうか否かを示す指示信号を送出して、他の信号処理回路にて信号処理を行なうか否かを制御する手段とをさらに備えること
を特徴とする信号処理システム。
【請求項３】
各信号処理回路は、多面体形状をなし、いずれかの面に設けた端子を介して、他の信号処理回路と信号を入力及び／又は出力すべく、３次元的に配置されてあること
を特徴とする請求項１又は請求項２に記載の信号処理システム。
【請求項４】
前記複数の信号処理回路のうちの少なくとも１つの信号処理回路は、
他の２つ以上の信号処理回路から信号を入力すべくなしてあり、
入力された夫々の信号を論理演算する手段を備えること
を特徴とする請求項１乃至請求項３のいずれかに記載の信号処理システム。
【請求項５】
前記複数の信号処理回路のうちの少なくとも１つの信号処理回路は、
該信号処理回路に入力された信号を遅延する手段を備えること
を特徴とする請求項１乃至請求項４のいずれかに記載の信号処理システム。
【請求項６】
入力された信号に対して信号処理を行って出力する信号処理装置において、
夫々が所定の信号処理を行なう複数の信号処理回路を備え、
各信号処理回路は、多面体形状をなし、いずれかの面に設けた端子を介して、他の信号処理回路と信号を入力及び／又は出力すべく、３次元的に配置されてあること
を特徴とする信号処理装置。
【請求項７】
前記複数の信号処理回路のうちの少なくとも１つの信号処理回路は、
他の２つ以上の信号処理回路から信号を入力すべくなしてあり、
入力された夫々の信号を論理演算する手段を備えること
を特徴とする請求項６に記載の信号処理装置。
【請求項８】
前記複数の信号処理回路のうちの少なくとも１つの信号処理回路は、
該信号処理回路に入力された信号を遅延する手段を備えること
を特徴とする請求項６又は請求項７に記載の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は信号処理システム及び信号処理装置に関し、より具体的には、夫々が所定の信号処理を行なう複数の信号処理回路を３次元的に配置することにより、所望の信号処理を行なうことができる汎用性に優れた信号処理システム、及び該信号処理システムの構成要素としての信号処理装置に関する。
【背景技術】
【０００２】
近年、産業用のみならず、エンタテインメント性が高く玩具的要素を有するロボット、住居の監視を行なうような実用的要素を有するロボットなど、家庭用に様々なロボットが開発されている。例えば、人間が違和感無くコミュニケーションを図ることができるコミュニケーションロボットについても開発されている（例えば、特許文献１参照。）。また、携帯電話、ＰＤＡなどの小型端末から遠隔操作できるロボットも開発されており、今後様々な分野でロボットが利用されるものと考えられる。
【０００３】
ところで、従来、ロボットを製作するには、動作などの仕様を決定し、決定した仕様に基づいて、まず、プロトタイプを製作し、評価を行なって再設計に役立てたり、機能の追加を行なったりする。これは、一旦プロトタイプを製作し、個々のロボットに特有の問題点を抽出することが結果的に製作期間の短縮につながる場合が多いためである。特に、複雑な動作を実現するロボットの制御には、極めて多くのバスラインが必要であるため、設計ミスなく製作することは極めて困難である。
【特許文献１】特開２００４−４２１５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、複雑な動作を実現するには、仕様に基づいて、機構及び電子回路の設計をロボット毎に行なう必要があるため、プロトタイプを製作すること自体が極めて困難であり、プロトタイプの製作に膨大な時間を要するという問題があった。例えば、ＣＡＤツールを用いて図面化したものに基づいて、センサ部、駆動部などのユニットの組み立てを行なってロボットを製作するのが一般的であるが、ユニット毎に接続が異なるとともに、ロボットを制御するためのバスラインが多くなった場合、それに伴って配線が増加し、配線ミスが発生し、製作を最初からやり直すなどの手間がかかっていた。
【０００５】
本発明は斯かる事情に鑑みてなされたものであり、信号処理装置を構成する複数の信号処理回路のうちから、いずれの信号処理回路にて信号処理を行なうかの選択を、信号処理制御装置によって制御することにより、信号処理装置にて所望の信号処理を行なうことができる信号処理システムを提供することを目的とする。
【０００６】
また本発明は、多面体形状をなした夫々が所定の信号処理を行なう複数の信号処理回路を、いずれかの面に設けた端子を介して信号の入出力ができるように３次元的に配置することにより、信号処理装置としての機能を決定することができ、隣接する信号処理回路間の配線の引き回しが不要であるとともに、誤配線及び未配線箇所の発生を防止することができる信号処理システム及び該信号処理システムの構成要素としての信号処理装置を提供することを目的とする。
【０００７】
さらに本発明は、２つ以上の信号処理回路から入力された夫々の信号を論理演算することにより、夫々の信号を論理に基づいた信号に変換することができる信号処理システム及び該信号処理システムの構成要素としての信号処理装置を提供することを目的とする。
【０００８】
さらにまた本発明は、入力された信号を遅延することにより、信号のタイミングを調整することができる信号処理システム及び該信号処理システムの構成要素としての信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
第１発明に係る信号処理システムは、夫々が所定の信号処理を行なう複数の信号処理回路を含む信号処理装置と、該複数の信号処理回路の動作を制御する信号処理制御装置とを備え、少なくとも１つの信号処理回路に入力された信号に対して信号処理を行って出力する信号処理システムであって、各信号処理回路は、該信号処理回路が行なう信号処理を示す第１情報を前記信号処理制御装置へ送信する手段を備え、前記信号処理制御装置は、各信号処理回路から第１情報を受信する手段と、受信した第１情報に基づいて、各信号処理回路が行なう信号処理を識別する手段と、いずれの信号処理を行なうかを指示する第２情報を受付ける受付手段と、該受付手段にて受付けた第２情報を各信号処理回路へ送信する手段とを備え、各信号処理回路は、前記信号処理制御装置から第２情報を受信する手段と、受信した第２情報に基づいて、信号処理を行なうか否かを制御する手段とをさらに備えることを特徴とする。
【００１０】
第２発明に係る信号処理システムは、夫々が所定の信号処理を行なう複数の信号処理回路を含む信号処理装置と、該複数の信号処理回路の動作を制御する信号処理制御装置とを備え、少なくとも１つの信号処理回路に入力された信号に対して信号処理を行って出力する信号処理システムであって、一の信号処理回路は、他の信号処理回路が行なう信号処理を認識する手段と、認識した信号処理を示す第１情報を前記信号処理制御装置へ送信する手段とを備え、前記信号処理制御装置は、前記一の信号処理回路から第１情報を受信する手段と、受信した第１情報に基づいて、他の信号処理回路が行なう信号処理を識別する手段と、いずれの信号処理を行なうかを指示する第２情報を受付ける受付手段と、該受付手段にて受付けた第２情報を前記一の信号処理回路へ送信する手段とを備え、前記一の信号処理回路は、前記信号処理制御装置から第２情報を受信する手段と、受信した第２情報に基づいて、他の信号処理回路へ、信号処理を行なうか否かを示す指示信号を送出して、他の信号処理回路にて信号処理を行なうか否かを制御する手段とをさらに備えることを特徴とする。
【００１１】
第３発明に係る信号処理システムは、第１発明又は第２発明において、各信号処理回路は、多面体形状をなし、いずれかの面に設けた端子を介して、他の信号処理回路と信号を入力及び／又は出力すべく、３次元的に配置されてあることを特徴とする。
【００１２】
第４発明に係る信号処理システムは、第１発明乃至第３発明のいずれかにおいて、前記複数の信号処理回路のうちの少なくとも１つの信号処理回路は、他の２つ以上の信号処理回路から信号を入力すべくなしてあり、入力された夫々の信号を論理演算する手段を備えることを特徴とする。
【００１３】
第５発明に係る信号処理システムは、第１発明乃至第４発明のいずれかにおいて、前記複数の信号処理回路のうちの少なくとも１つの信号処理回路は、該信号処理回路に入力された信号を遅延する手段を備えることを特徴とする。
【００１４】
第６発明に係る信号処理装置は、入力された信号に対して信号処理を行って出力する信号処理装置において、夫々が所定の信号処理を行なう複数の信号処理回路を備え、各信号処理回路は、多面体形状をなし、いずれかの面に設けた端子を介して、他の信号処理回路と信号を入力及び／又は出力すべく、３次元的に配置されてあることを特徴とする。
【００１５】
第７発明に係る信号処理装置は、第６発明において、前記複数の信号処理回路のうちの少なくとも１つの信号処理回路は、他の２つ以上の信号処理回路から信号を入力すべくなしてあり、入力された夫々の信号を論理演算する手段を備えることを特徴とする。
【００１６】
第８発明に係る信号処理装置は、第６発明又は第７発明において、前記複数の信号処理回路のうちの少なくとも１つの信号処理回路は、該信号処理回路に入力された信号を遅延する手段を備えることを特徴とする。
【００１７】
第１発明にあっては、信号処理装置に含まれる各信号処理回路は、自身が行なう信号処理がどのようなものであるかを認識し、どのような信号処理であるかを識別できる第１情報を信号処理制御装置へ送信する。そして、信号処理制御装置は、各信号処理回路から受信した第１情報に基づいて、どのような信号処理が各信号処理回路で行なわれるかを識別し、いずれの信号処理を行なうかを指示する第２情報を受付け、各信号処理回路へ送信する。そして、各信号処理回路は、信号処理制御装置から受信した第２情報に基づいて信号処理を行なうか否かを制御する。これにより、信号処理制御装置は、信号処理装置に含まれる各信号処理回路にて行なうことができる信号処理を識別することができるため、所望の機能を実現できるように、いずれの信号処理回路に信号処理を実行させるかを選択することができる。つまり、信号処理制御装置によって、信号処理装置としての機能を必要に応じて変更することが可能となる。
【００１８】
第２発明にあっては、信号処理装置に含まれる１つの信号処理回路（第１信号処理回路）は、他の信号処理回路が行なう信号処理がどのようなものであるかを認識し、どのような信号処理であるかを識別できる第１情報を信号処理制御装置へ送信する。そして、信号処理制御装置は、第１信号処理回路から受信した第１情報に基づいて、どのような信号処理が他の信号処理回路で行なわれるかを識別し、いずれの信号処理を行なうかを指示する第２情報を受付け、第１信号処理回路へ送信する。そして、第１信号処理回路は、信号処理制御装置から受信した第２情報に基づいて、他の信号処理回路へ、信号処理を行なうか否かを示す指示信号を送出して、他の信号処理回路にて信号処理を行なうか否かを制御する。これにより、信号処理制御装置は、信号処理装置に含まれる信号処理回路にて行なうことができる信号処理を識別することができるため、所望の機能を実現できるように、いずれの信号処理回路に信号処理を実行させるかを選択することができるとともに、信号処理制御装置との間の第１情報及び第２情報の送受信は、第１信号処理回路を介して行なわれることになるため、通信の確立及び切断は１回ですみ、通信データ量を削減することができる。
【００１９】
第３発明及び第６発明にあっては、夫々の信号処理回路が所定の信号処理を行なうように構成されており、信号処理回路を３次元的に配置することにより、信号処理装置としての機能を適宜決定することができる。また、隣接する２つの信号処理回路は、互いに他の信号処理回路と、面に設けた端子を介して信号の入出力ができるため、配線の引き回しが不要となり、誤配線及び未配線箇所の発生を防止することができる。さらに、信号処理回路は、信号の伝送方向を３次元的に展開することができるため、２次元的である場合と比較して、２つのパラメータ（上方向、下方向）が追加されるので、構成の複雑な信号処理装置を容易に構築することができる。
【００２０】
第４発明及び第７発明にあっては、他の２つ以上の信号処理回路から入力された夫々の信号を論理演算することにより、夫々の信号を論理に基づいた信号に変換することができる。
【００２１】
第５発明及び第８発明にあっては、入力された信号を遅延することにより、信号のタイミングを調整することができる。
【発明の効果】
【００２２】
第１発明によれば、信号処理装置を構成する複数の信号処理回路のうちから、いずれの信号処理回路にて信号処理を行なうかの選択を制御することにより、信号処理装置にて所望の信号処理を行なうことができ、信号処理装置としての機能を必要に応じて変更することができる。
【００２３】
第２発明によれば、信号処理装置を構成する複数の信号処理回路のうちから、一の信号処理回路（第１信号処理回路）を介して、いずれの信号処理回路にて信号処理を行なうかの選択を制御することにより、信号処理装置にて所望の信号処理を行なうことができるとともに、信号処理制御装置との間の第１情報及び第２情報の送受信は、第１信号処理回路を介して行なわれることになるため、通信の確立及び切断は１回ですみ、通信データ量を削減することができる。
【００２４】
第３発明及び第６発明によれば、多面体形状をなした夫々が所定の信号処理を行なう複数の信号処理回路を、いずれかの面に設けた端子を介して信号の入出力ができるように３次元的に配置することにより、信号処理装置としての機能を決定することができ、隣接する信号処理回路間の配線の引き回しが不要であるとともに、誤配線及び未配線箇所の発生を防止できる。
【００２５】
第４発明及び第７発明によれば、２つ以上の信号処理回路から入力された夫々の信号を論理演算することにより、夫々の信号から論理に基づいた信号に変換することができる。
【００２６】
第５発明及び第８発明によれば、入力された信号を遅延することにより、信号のタイミングを調整することができる等、優れた効果を奏する。
【発明を実施するための最良の形態】
【００２７】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
【００２８】
図１は、本発明に係る信号処理システムの一実施形態としてのロボット制御システムの構成を示す模式的ブロック図である。本発明の信号処理システムとしてのロボット制御システム１は、立方体形状をなす複数のニューロブロック１０，１０，…を含む信号処理装置３と、通信を介してニューロブロック１０の動作を制御するための信号処理制御装置４とを備える。
【００２９】
ロボットは、左前面及び右前面にタッチセンサを、下部左側及び下部右側に車輪を備え、モータによって車輪が正逆駆動され、自律移動させるように構成されている。タッチセンサによって、人及び他の障害物との接触を検知し、ロボットの移動中に障害物との接触を検知すると、車輪の駆動方向を制御してロボットが移動不可能になることを防止する。
【００３０】
ニューロブロック１０は、制御部３１，メモリ３２，信号処理部３３，通信部３４を備える。制御部３１は、上述のハードウェア各部と接続されていて、各部の動作を制御する。ニューロブロック１０は、入力された信号を、信号処理部３３にて信号処理して出力する。
【００３１】
メモリ３２には、信号処理部３３にて行なう信号処理の内容を示す第１情報（以下、信号処理情報）が記憶されており、制御部３１は、メモリ３２にアクセスすることによって、信号処理情報に基づいて信号処理部３３にて行なう信号処理を認識する。信号処理情報は具体的には数値（ＩＤ番号）化されており、ＩＤ番号によって信号処理の内容が一意となるように予め規定されている。
【００３２】
通信部３４は信号処理制御装置４と通信を行なうための手段として機能し、制御部３１がメモリ３２にアクセスすることによって取得した信号処理情報は、通信部３４から信号処理制御装置４へ送信される。通信形態としては有線通信であってもよいが、以下、赤外線通信等の無線通信を行なう。
【００３３】
また、通信部３４にて、信号処理制御装置４から、いずれのニューロブロック１０にて信号処理を行なうかを指示する第２情報（以下、指示情報）を受信し、制御部３１は、受信した指示情報に基づいて、信号処理部３３にて信号処理を行なうか否かを制御する。
【００３４】
信号処理部３３は、ニューロブロック１０毎に所定の信号処理を行なうように構成されており、ニューロブロック１０を３次元的に配置されることにより、信号処理装置３としての所要の機能が決定される。
【００３５】
信号処理制御装置４は、制御部４１，ＲＯＭ４２，ＲＡＭ４３，通信部４４，記憶部４５，入力部４６，表示部４７を備える。制御部４１は、具体的にはＭＰＵで構成されており、上述したようなハードウェア各部と接続されていて、それらを制御すると共に、ＲＯＭ４２に格納された制御プログラムに従って、種々のソフトウェア的機能を実行する。
【００３６】
ＲＯＭ４２は、信号処理制御装置４の動作に必要な種々のソフトウェアのプログラムを予め格納している。ＲＡＭ４３は、制御部４１による制御プログラムの実行時に発生する一時的なデータを記憶するもので、例えばＤＲＡＭ、フラッシュメモリ等により構成される。
【００３７】
通信部４４は、信号処理装置３（ニューロブロック１０，１０，…）と通信を行なうための手段として機能し、ニューロブロック１０から送信された信号処理情報を受信する。
【００３８】
記憶部４５は、例えばハードディスクであり、信号処理情報データベース４５ａを記憶している。信号処理情報データベース４５ａには、信号処理を識別するためのＩＤ番号、当該信号処理の処理内容を適切に表現した信号処理名が互いに関連付けられて記憶されている。
【００３９】
制御部４１は、記憶部４５にアクセスして、信号処理情報データベース４５ａに記憶されているＩＤ番号と通信部４４にて受信したニューロブロック１０の信号処理情報とを照合し、ＩＤ番号が一致する信号処理名を抽出することにより、ニューロブロック１０が行なう信号処理を認識する。
【００４０】
表示部４７は、ＬＣＤディスプレイ，ＣＲＴディスプレイ等のデバイスであり、上述のようにして抽出した信号処理名を画面に表示する。これにより、ユーザは、信号処理装置３を構成するニューロブロック１０の信号処理部の機能を把握することができる。
【００４１】
ユーザは、表示部４７に表示された信号処理名を参照することによって、信号処理装置３を構成するニューロブロック１０のうち、いずれのニューロブロック１０を用いて信号処理を行なうかを決定する。
【００４２】
入力部４６はキーボード，ポインティングデバイス等のデバイスであり、いずれのニューロブロック１０にて信号処理を行なうかを指示する指示情報を受付ける受付手段として機能する。そして、入力部４６にて受付けた指示情報は、通信部４４から信号処理装置３（ニューロブロック１０，１０，…）へ送信される。
【００４３】
次に、信号処理装置３の構成についてさらに説明する。図２は、本発明に係る信号処理装置３を示す模式的ブロック図である。信号処理装置３は、複数のニューロブロックを含むブロック群２０ａ，２０ｂ、２０ｃ、２０ｄ，２０ｅ，２０ｅ，２０ｆを備えている。
【００４４】
ブロック群２０ａには、図示しないロボットに設けられた１チャネルのメインスイッチのスイッチ信号Ｓａが入力され、ブロック群２０ｂには、図示しないロボットに設けられた２つのタッチセンサから出力されるセンサ信号Ｓｂ１（左側センサ），Ｓｂ２（右側センサ）が入力される。ブロック群２０ｆからは、正回転駆動信号Ｓｃ１，逆回転駆動信号Ｓｃ２が図示しないロボットの左側モータへ、正回転駆動信号Ｓｃ３，逆回転駆動信号Ｓｃ４が右側モータへ、それぞれ出力される。
【００４５】
［１、ブロック群２０ａ，２０ｂの構成］
図３は、本発明に係る信号処理装置３を構成するブロック群２０ａ，２０ｂを示す模式的ブロック図である。以下、ニューロブロックの構成要素のうち、制御部３１，メモリ３２，通信部３４の説明を適宜省略する。ブロック群２０ａ及び２０ｂは、Ｘ方向に併置されている。ブロック群２０ａは、Ｙ方向に直列接続されたニューロブロック１０ａ，１０ｂ，１０ａ，１０ａを備えており、同図下側に示したニューロブロック１０ａに、スイッチ信号Ｓａが入力される。
【００４６】
ブロック群２０ｂは、Ｙ方向に直列接続されたニューロブロック１０ａ，１０ａ，１０ｂ，１０ａを備えており、同図下側に示したニューロブロック１０ａに、センサ信号Ｓｂ１，Ｓｂ２が入力される。
【００４７】
ニューロブロック１０ａは、図４に示すように、異なる面に信号入力端子５１及び信号出力端子５２を備えており、信号入力端子５１と信号出力端子５２とは、夫々４本のバス５１ａ，５１ｂ，５１ｃ，５１ｄで接続されている。ニューロブロック１０ａにおいては、信号入力端子５１が設けられた面に対向する面に、信号出力端子５２が設けられており、入力された信号の方向を変更せずに出力する。
【００４８】
ニューロブロック１０ｂは、図５に示すように、異なる面に信号入力端子７１、及び信号出力端子７２，７３を備えており、信号入力端子７１と、信号出力端子７２及び７３とは、夫々４本のバス７１ａ，７１ｂ，７１ｃ，７１ｄで接続されている。ニューロブロック１０ｂにおいては、信号入力端子７１が設けられた面に対向する面に信号出力端子７２が設けられ、かつ信号入力端子７１が設けられた面に対向しない面（ここでは上面）に信号出力端子７３が設けられており、入力された信号の方向を変更せずに出力するとともに、９０度方向に転回して出力する。
【００４９】
ブロック群２０ａには、１チャネルのスイッチ信号Ｓａが入力されているため、ブロック群２０ａに用いるニューロブロック１０ａ、１０ｂは、４本のバスのうちの１つのバス（５１ａ、７１ａ）を適宜選択して用いる。一方、ブロック群２０ｂには、２チャネルのセンサ信号Ｓｂ１，Ｓｂ２が入力されているため、ブロック群２０ｂに用いるニューロブロック１０ａ、１０ｂは、４本のバスのうちの２つのバス（５１ｂ，５１ｃ、７１ｂ，７１ｃ）を適宜選択して用いる。
【００５０】
［２、ブロック群２０ｃの構成］
図６は、本発明に係る信号処理装置３を構成するブロック群２０ｃを示す模式的ブロック図である。ブロック群２０ｃは、ニューロブロック１１を備え、ニューロブロック１１のＸ方向及びＹ方向に、ニューロブロック１０ａ，１０ａが夫々接続配置されている。
【００５１】
ブロック群２０ｃは、ニューロブロック１１の下面がブロック群２０ａのニューロブロック１０ｂの上面と当接するように、ブロック群２０ａの上面に配置される。ニューロブロック１１は、ブロック群２０ａのニューロブロック１０ｂと接続され、スイッチ信号Ｓａに係る信号（実質的にはスイッチ信号Ｓａ）が入力される。
【００５２】
図６に示したブロック群２０ｃを構成するニューロブロック１１は、図７に示すように、異なる面に設けられた信号入力端子８１、信号出力端子８２，８３と、内部に設けられたタイマ８４，８４，…とを備えている。信号入力端子８１は４本のバス８１ａ，８１ｂ，８１ｃ，８１ｄからなる。信号出力端子８２は４本のバス８２ａ，８２ｂ，８２ｃ，８２ｄからなり、同様に、信号出力端子８３は４本のバス８３ａ，８３ｂ，８３ｃ，８３ｄからなる。信号出力端子８２，８３は、信号入力端子８１が設けられた面に対して対向しない隣り合う２つの面に夫々設けられている。なお、図７の右側に示す構成図は、機能を分かりやすくするために平面的に記載してあり、信号入力端子及び信号出力端子の位置を示すものではない（以下、同様）。
【００５３】
タイマ８４は、図８に示すように、有意（アクティブ：信号レベルＬ１、以下、信号レベルがハイレベルである場合、アクティブ状態であることを示すものとする）であることを示す信号が夫々のバス８１ａ，８１ｂ，８１ｃ，８１ｄに入力された場合、信号が入力された時点（時刻Ｔ０）に対して時間Ｔ１の遅延を行なった後、時間Ｔ２の間、ハイレベルを継続する信号を生成し、対応する夫々のバス８２ａ，８２ｂ，８２ｃ，８２ｄ、及びバス８３ａ，８３ｂ，８３ｃ，８３ｄから出力する。本例では、信号入力端子８１を構成するバスのうちのバス８１ａに、スイッチ信号Ｓａに係る信号（実質的にはスイッチ信号Ｓａ）が入力されることになるため、バス８２ａ及びバス８３ａから、タイマ８４によって信号処理された信号が出力される。なお、時間Ｔ１，時間Ｔ２は、予め設定されているものとする。
【００５４】
ニューロブロック１１は、時間Ｔ１，時間Ｔ２に基づいて、入力される信号がパルス信号である場合に、パルス信号の信号レベルを検出することによって、矩形信号に変換処理する。また、入力される信号がデジタル信号である場合、信号のデータ値に基づいて、所定の信号レベルを有するアナログ信号に変換処理するようにしてもよい。
【００５５】
［３、ブロック群２０ｄの構成］
図９は、本発明に係る信号処理装置３を構成するブロック群２０ｄを示す模式的ブロック図である。ブロック群２０ｄは、ニューロブロック１２を備え、ニューロブロック１２の−Ｚ方向（下面）及びＹ方向に、ニューロブロック１０ａが夫々接続配置され、ニューロブロック１２のＸ方向に、ニューロブロック１０ａ，１０ｃが順次接続配置されている。よって、信号の進行方向は、ニューロブロック１０ｃによってＸ方向から−Ｚ方向に転回される。また、ニューロブロック１０ｃの下面には、ニューロブロック１０ｃが接続配置され、信号の進行方向は−Ｚ方向からＸ方向に転回される。さらに、また、ニューロブロック１０ｃのＸ方向には、ニューロブロック１０ａが接続配置されている。
【００５６】
ブロック群２０ｄは、ニューロブロック１２の下面に設けたニューロブロック１０ａの下面がブロック群２０ｂのニューロブロック１０ｂの上面と当接するように、ブロック群２０ｂ及び２０ｃの上面に配置される。ニューロブロック１２は、下面に設けたニューロブロック１０ａを介して、ブロック群２０ｂのニューロブロック１０ｂと接続され、センサ信号Ｓｂ１，Ｓｂ２に係る信号（実質的にはセンサ信号Ｓｂ１，Ｓｂ２）が入力される。
【００５７】
図９に示したブロック群２０ｄを構成するニューロブロック１２は、図１０に示すように、異なる面に設けられた信号入力端子９１、信号出力端子９２，９３と、内部に設けられたタイマ９４，９４，…とを備えている。信号入力端子９１は４本のバス９１ａ，９１ｂ，９１ｃ，９１ｄからなる。信号出力端子９２は４本のバス９２ａ，９２ｂ，９２ｃ，９２ｄからなり、同様に、信号出力端子９３は４本のバス９３ａ，９３ｂ，９３ｃ，９３ｄからなる。
【００５８】
タイマ９４は、図１１に示すように、バス９１ａ，９１ｂ，９１ｃ，９１ｄに入力された信号がハイレベルである場合、信号に遅延を行なうことなく、信号が入力された時点（時刻Ｔ０）から時間Ｔ３の間、ハイレベル状態を継続する信号を生成し、バス９２ａ，９２ｂ，９２ｃ，９２ｄ、及びバス９３ａ，９３ｂ，９３ｃ，９３ｄから出力する。本例では、信号入力端子９１を構成するバスのうちのバス９１ｂ，９１ｃに、センサ信号Ｓａ１，Ｓｂ２に係る信号（実質的にはセンサ信号Ｓａ１，Ｓｂ２）が夫々入力されることになるため、バス９２ｂ，９２ｃ及びバス９３ｂ，９３ｃから、タイマ９４，９４によって信号処理された信号が出力される。なお、継続時間であるＴ３は、ニューロブロック１１と同様に予め設定されているものとする。
【００５９】
ニューロブロック１２は、ニューロブロック１１の変形例の一つであり、遅延時間が”０”である処理を行なうような機能を有するブロックである。処理のタイミングを決定するトリガーを同一信号で行なう場合には、異なるブロックで行なうより、同一ブロック内で行なうことの方が、伝送長、ノイズ等に起因するタイミングのズレが生じる確率を抑制することができる。上述した遅延時間及び継続時間の組み合わせは一例であって、組み合わせについては限定されるものではない。
【００６０】
ニューロブロック１０ｃは、図１２に示すように、面に設けられた信号入力端子６１、及び信号出力端子６２を備えており、信号入力端子６１と信号出力端子６２とは、夫々４本のバス６１ａ，６１ｂ，６１ｃ，６１ｄで接続されている。ニューロブロック１０ｃにおいては、信号入力端子６１が設けられた面に対向しない面に、信号出力端子６２が設けられており、入力された信号を９０度方向に転回して出力する。
【００６１】
［４、ブロック群２０ｅの構成］
図１３は、本発明に係る信号処理装置３を構成するブロック群２０ｅを示す模式的ブロック図である。ブロック群２０ｅは、ニューロブロック１３，１３，１４ａ，１４ｂを備えている。ニューロブロック１３，１３は、Ｙ方向に併置されており、さらにＸ方向にニューロブロック１４ａ，１４ｂが夫々接続配置されている。
【００６２】
ブロック群２０ｅは、ニューロブロック１４ａに接続されたニューロブロック１３の左面がブロック群２０ｃの右側のニューロブロック１０ａの右面と当接し、かつニューロブロック１４ｂに接続されたニューロブロック１３の左面がブロック群２０ｄの右側のニューロブロック１０ａの右面と当接するように、ブロック群２０ｃ及び２０ｄの最右面に配置される。
【００６３】
これにより、ニューロブロック１４ａに接続されたニューロブロック１３は、ブロック群２０ｃの右側に設けられたニューロブロック１０ａと接続され、スイッチ信号Ｓａに係る信号が入力される。また、ニューロブロック１４ｂに接続されたニューロブロック１３は、ブロック群２０ｄの右側に設けられたニューロブロック１０ａと接続され、センサ信号Ｓｂ１，Ｓｂ２に係る信号が入力される。
【００６４】
図１３に示したブロック群２０ｅを構成するニューロブロック１３は、図１４に示すように、異なる面に設けられた信号入力端子１０１，１０２及び信号出力端子１０３，１０４と、内部に設けられた論理和（ＯＲ）回路１０５ａ，１０５ｂ，１０５ｃ，１０５ｄ、反転（ＩＮＶ）回路１０６，１０６，…、及び論理積（ＡＮＤ）回路１０７，１０７，…とを備えている。信号入力端子１０１は４本のバス１０１ａ，１０１ｂ，１０１ｃ，１０１ｄからなり、同様に、信号入力端子１０２は４本のバス１０２ａ，１０２ｂ，１０２ｃ，１０２ｄからなる。信号出力端子１０３は４本のバス１０３ａ，１０３ｂ，１０３ｃ，１０３ｄからなり、同様に、信号出力端子１０４は４本のバス１０４ａ，１０４ｂ，１０４ｃ，１０４ｄからなる。
【００６５】
バス１０３ｄから出力される信号は、論理和回路１０５ａ、１０５ｂ、１０５ｃ及び１０５ｄにより、バス１０２ｄ並びにバス１０１ａ、１０１ｂ、１０１ｃ及び１０１ｄに入力された信号のいずれかがハイレベルである場合にはハイレベルとなり、それ以外の場合にはローレベルとなり、ニューロブロック１３は、２つの信号入力端子１０１，１０２のうち、少なくとも１つの信号入力端子に入力された信号がハイレベルである場合、信号出力端子１０３からハイレベルの信号を出力する。
【００６６】
バス１０４ａから出力される信号は、反転回路１０６及び論理積回路１０７により、バス１０１ａに入力された信号がハイレベル、バス１０２ｄに入力された信号がローレベルである場合にはハイレベルとなり、それ以外の場合にはローレベルとなる。バス１０４ｂ，１０４ｃ，１０４ｄから出力される信号についても同様であり、ニューロブロック１３は、信号入力端子１０１の対応するバスに入力された信号がハイレベル、かつ信号入力端子１０２のバス１０２ｄに入力された信号がローレベルである場合、信号出力端子１０４からハイレベルの信号を出力する。換言すれば、バス１０２ｄに入力された信号がハイレベルである場合にはローレベルの信号が信号出力端子１０４から出力される。
【００６７】
図１３に示したブロック群２０ｅを構成するニューロブロック１４ａは、図１５に示すように、異なる面に設けられた信号入力端子１１１及び信号出力端子１１２と、内部に設けられた信号処理部１１３とを備えている。信号入力端子１１１は１本のバス１１１ａからなり、信号出力端子１１２は１本のバス１１２ａからなる。スイッチ信号Ｓａに係る信号は、カスケード接続されて、ニューロブロック１４ａのバス１１１ａへ入力されており、信号処理部１１３は、バス１１１ａに入力された信号がハイレベルである場合、時間Ｔ４の間、ハイレベル状態を継続する信号を生成してバス１１２ａから出力する。ここで、時間Ｔ４は、時間Ｔ４≦時間Ｔ２となるように予め設定されている。
【００６８】
図１３に示したブロック群２０ｅを構成するニューロブロック１４ｂは、図１６に示すように、異なる面に設けられた信号入力端子１２１及び信号出力端子１２２と、内部に設けられた信号処理部１２３とを備えている。信号入力端子１２１は２本のバス１２１ｂ，１２１ｃからなり、信号出力端子１２２は３本のバス１２２ｂ，１２２ｃ，１２２ｄからなる。センサ信号Ｓｂ１，Ｓｂ２に係る信号は、カスケード接続されて、ニューロブロック１４ｂのバス１２１ｂ，１２１ｃへ入力されている。
【００６９】
信号処理部１２３は、図１７に示すように、バス１２１ｂに入力された信号、すなわちセンサ信号Ｓｂ１に係る信号がハイレベルである場合、時間Ｔ５の間、ハイレベル状態を継続する信号を生成してバス１２２ｂから出力した後、時間Ｔ６の間、ハイレベル状態を継続する信号を生成してバス１２２ｄから出力する。ここで、時間Ｔ５，時間Ｔ６は、時間Ｔ５＋時間Ｔ６≦時間Ｔ３となるように予め設定されている。
【００７０】
また、信号処理部１２３は、図１８に示すように、バス１２１ｃに入力された信号、すなわちセンサ信号Ｓｂ２に係る信号がハイレベルである場合、時間Ｔ５の間、ハイレベル状態を継続する信号を生成してバス１２２ｂから出力した後、時間Ｔ６の間、ハイレベル状態を継続する信号を生成してバス１２２ｃから出力する。
【００７１】
［５、ブロック群２０ｆの構成］
図１９は、本発明に係る信号処理装置３を構成するブロック群２０ｆを示す模式的ブロック図である。ブロック群２０ｆは、Ｙ方向に直列接続されたニューロブロック１６，１５，１５を備えている。
【００７２】
ブロック群２０ｆは、中間に設けたニューロブロック１５の上面がブロック群２０ｅのニューロブロック１４ａの下面と当接するように、ブロック群２０ｅの下面に配置される。換言すれば、ブロック群２０ｅは、ブロック群２０ｆの上面に配置される。
【００７３】
これにより、ニューロブロック１５，１５は、ブロック群２０ｅのニューロブロック１４ａ，１４ｂと接続され、スイッチ信号Ｓａに係る信号，センサ信号Ｓｂ１，Ｓｂ２に係る信号が夫々入力される。また、ニューロブロック１６からは、左側モータの正回転駆動信号Ｓｃ１，逆回転駆動信号Ｓｃ２、及び右側モータの正回転駆動信号Ｓｃ３，逆回転駆動信号Ｓｃ４が出力される。
【００７４】
図１９に示したブロック群２０ｆを構成するニューロブロック１５は、図２０に示すように、異なる面に設けられた信号入力端子１３１，１３２及び信号出力端子１３３と、内部に設けられた論理和回路１３４，１３４，…とを備えている。信号入力端子１３１は４本のバス１３１ａ，１３１ｂ，１３１ｃ，１３１ｄからなり、同様に、信号入力端子１３２は４本のバス１３２ａ，１３２ｂ，１３２ｃ，１３２ｄからなる。信号出力端子１３３は４本のバス１３３ａ，１３３ｂ，１３３ｃ，１３３ｄからなる。
【００７５】
バス１３３ａから出力される信号は、論理和回路１３４により、バス１３１ａ及びバス１３２ａに入力された信号のいずれかがハイレベルである場合にはハイレベルとなり、それ以外の場合にはローレベルとなる。バス１３３ｂ，１３３ｃ，１３３ｄから出力される信号についても同様であり、ニューロブロック１５は、２つの信号入力端子１３１，１３２のうち、少なくとも１つの信号入力端子に入力された信号がハイレベルである場合、信号出力端子１３３からハイレベルの信号を出力する。
【００７６】
図１９に示したブロック群２０ｆを構成するニューロブロック１６は、図２１に示すように、異なる面に設けられた信号入力端子１４１及び信号出力端子１４２と、内部に設けられた論理和回路１４３ａ，１４３ｂ，１４３ｃ，１４３ｄとを備えている。信号入力端子１４１は４本のバス１４１ａ，１４１ｂ，１４１ｃ，１４１ｄからなり、信号出力端子１４２は４本のバス１４２ａ，１４２ｂ，１４２ｃ，１４２ｄからなる。ニューロブロック１６は、信号入力端子１４１に入力された信号を論理和回路１４３ａ，１４３ｂ，１４３ｃ，１４３ｄにて信号処理を行ない、バス１４２ａ，１４２ｂ，１４２ｃ，１４２ｄから駆動信号Ｓｃ１，Ｓｃ２，Ｓｃ３，Ｓｃ４をモータに出力するためのブロックである。ロボットは、２つのモータの回転方向が制御されることにより、前進、後退、左旋回、右旋回を行なう。
【００７７】
バス１４２ａから出力される信号は、論理和回路１４３ａにより、バス１４１ａ及びバス１４１ｄに入力された信号のいずれかがハイレベルである場合にはハイレベルとなり、それ以外の場合にはローレベルとなる。バス１４２ｂから出力される信号は、論理和回路１４３ｂにより、バス１４１ｂ及びバス１４１ｃに入力された信号のいずれかがハイレベルである場合にはハイレベルとなり、それ以外の場合にはローレベルとなる。バス１４２ｃから出力される信号は、論理和回路１４３ｃにより、バス１４１ａ及びバス１４１ｃに入力された信号のいずれかがハイレベルである場合にはハイレベルとなり、それ以外の場合にはローレベルとなる。バス１４２ｄから出力される信号は、論理和回路１４３ｄにより、バス１４１ｂ及びバス１４１ｄに入力された信号のいずれかがハイレベルである場合にはハイレベルとなり、それ以外の場合にはローレベルとなる。
【００７８】
次に、信号処理装置３に入力されたスイッチ信号Ｓａ，センサ信号Ｓｂ１，Ｓｂ２とロボットの動作との関係について説明する。
［（Ａ）スイッチ信号Ｓａ：アクティブ，センサ信号Ｓｂ１，Ｓｂ２：ノンアクティブの場合］
信号処理装置３は、スイッチ信号Ｓａがアクティブ、かつセンサ信号Ｓｂ１，Ｓｂ２がともにノンアクティブの場合、ハイレベルの信号がバス１４１ａに入力されるため、バス１４２ａ及びバス１４２ｃがハイレベルとなる。従って、駆動信号Ｓｃ１及びＳｃ３がアクティブとなり、左側モータ及び右側モータがともに正回転して、ロボットが前進する。
【００７９】
［（Ｂ）スイッチ信号Ｓａ：ノンアクティブ，センサ信号Ｓｂ１：アクティブの場合］
信号処理装置３は、スイッチ信号Ｓａがノンアクティブ、かつセンサ信号Ｓｂ１がアクティブの場合、まず、時間Ｔ５の間、ハイレベルの信号がバス１４１ｂに入力されるため、バス１４２ｂ及びバス１４２ｄがハイレベルとなる。従って、駆動信号Ｓｃ２及びＳｃ４がアクティブとなり、左側モータ及び右側モータがともに逆回転して、ロボットが後退する。
【００８０】
次に、時間Ｔ６の間、ハイレベルの信号がバス１４１ｄに入力されるため、バス１４２ａ及びバス１４２ｄがハイレベルとなる。従って、駆動信号Ｓｃ１及びＳｃ４がアクティブとなり、左側モータが正回転するとともに右側モータが逆回転して、ロボットが右回転する。つまり、左側センサによって人及び他の障害物との接触を検知した場合、一旦ロボットを後退させた後に右回転させることにより、ロボットの前進する方向を変え、ロボットが移動不可能になることを防止する。
【００８１】
［（Ｃ）スイッチ信号Ｓａ：ノンアクティブ，センサ信号Ｓｂ２：アクティブの場合］
信号処理装置３は、スイッチ信号Ｓａがノンアクティブ、かつセンサ信号Ｓｂ２がアクティブの場合、まず、時間Ｔ５の間、ハイレベルの信号がバス１４１ｂに入力されるため、バス１４２ｂ及びバス１４２ｄがハイレベルとなる。従って、駆動信号Ｓｃ２及びＳｃ４がアクティブとなり、左側モータ及び右側モータがともに逆回転して、ロボットが後退する。
【００８２】
次に、時間Ｔ６の間、ハイレベルの信号がバス１４１ｃに入力されるため、バス１４２ｂ及びバス１４２ｃがハイレベルとなる。従って、駆動信号Ｓｃ２及びＳｃ３がアクティブとなり、左側モータが逆回転するとともに右側モータが正回転して、ロボットが左回転する。つまり、右側センサによって人及び他の障害物との接触を検知した場合、一旦ロボットを後退させた後に左回転させることにより、ロボットの前進する方向を変え、ロボットが移動不可能になることを防止する。
【００８３】
［（Ｄ）スイッチ信号Ｓａ：アクティブ，センサ信号Ｓｂ１，Ｓｂ２：一方がアクティブの場合］
信号処理装置３は、スイッチ信号Ｓａがアクティブであっても、センサ信号Ｓｂ１，Ｓｂ２の一方がアクティブである場合、ニューロブロック１３によって、ローレベルの信号が信号出力端子１０４から出力されるため、ロボットは上述した（Ｂ），（Ｃ）と同様の動作を行なう。センサ信号Ｓｂ１，Ｓｂ２の一方がアクティブとなるのは、人及び他の障害物との接触を検知した場合であり、ロボットを前進させることに意味がなく、かえってモータに負荷が加わって故障の原因となる。従って、この事態を防止するために、センサ信号Ｓｂ１，Ｓｂ２の方を、スイッチ信号Ｓａより優先する。
【００８４】
以上、詳述したように、ユーザは、どのような信号処理を行なえるニューロブロックが信号処理装置３に存在しているかを、表示部に表示された信号処理名を参照することによって把握できるため、信号処理制御装置４を用いて、所望の機能を実現できるように、いずれの信号処理回路に信号処理を実行させるかを選択することができる。つまり、信号処理制御装置４によって、信号処理装置３としての機能を必要に応じて変更することができる。
【００８５】
また、ニューロブロック１０ａ，１０ｂ，１０ｃは、信号の伝送方向を３次元的に展開するためのブロックとして機能し、信号を前方向、左方向、右方向、上方向、下方向に展開する。ブロックが平面的（２次元的）である場合と比較して、２つのパラメータ（上方向、下方向）を追加することができるので、より構成の複雑なシステムを構築することができる。なお、ニューロブロックのバス数については、４本に限定されるものではないことは言うもでもない。
【００８６】
さらに、各ニューロブロックは立方体形状をなすため、隣接する２つのニューロブロックは互いに他のニューロブロックの面と接触するように配置される。各ニューロブロックには、他のニューロブロックと嵌合する嵌合部が設けられており、嵌合部を接続することにより、電気的にも接続されるようになっている。従って、配線の引き回しが不要で、誤配線又は未配線箇所が発生することがなくなる。
【００８７】
さらにまた、ニューロブロックは３次元的に配置可能であるため、２段目以降に配置すべきブロックがある場合、下側にダミーのニューロブロックを配置した方が、振動などの外力に対して設置の安定性が優れるため好ましい。つまり、本例では、スイッチ信号Ｓａ及びセンサ信号Ｓｂ１，Ｓｂ２は、ブロック群２０ａ及びブロック群２０ｂに設けたニューロブロック１０ｂによって、Ｚ方向から出力される。従って、ニューロブロック１０ｂよりＹ方向（後段）に接続配置したニューロブロック１０ａは、信号処理とは無関係であり、機能的には不要なブロックであるが、ニューロブロック１０ａの上面に、ブロック群２０ｃ及びブロック群２０ｄを配置して、安定性を向上させている。
【００８８】
なお、実施の形態では、ニューロブロック１１の信号処理の内容を決定するパラメータである時間Ｔ１，Ｔ２、及びニューロブロック１２の信号処理の内容を決定するパラメータである時間Ｔ３が予め、夫々のニューロブロックに設定されている場合について説明したが、パラメータを信号処理制御装置４によって設定するようにしてもよい。この場合、信号処理制御装置４の記憶部４５に記憶されている信号処理情報データベース４５ａに、ＩＤ番号に関連付けてパラメータの項目を記憶しておき、入力部４６にて指示情報を受付けるときに、パラメータの設定値を追加して受付けるようにする。そして、信号処理制御装置４は、パラメータの設定値を付加した指示情報をニューロブロックへ送信し、ニューロブロックは送信された指示情報から、パラメータの設定値を抽出して、パラメータを設定する。このようにすれば、１つのニューロブロックで複数の信号処理を行なうことができるため、さらに汎用性が向上する。
【００８９】
また、実施の形態では、信号処理装置を構成する各ニューロブロックが信号処理制御装置と通信を行なうような形態について説明したが、複数のニューロブロックのうちの１つのニューロブロック（以下、通信用ニューロブロックという）に、代表して信号処理制御装置との通信を行なわせるようにしてもよい。この場合、例えば、通信用ニューロブロックと他のニューロブロックとの間をバス接続して、信号処理情報を伝送できるようにし、通信用ニューロブロックに設けたメモリに、上述した信号処理情報データベースと同様のデータベースを記憶させておけばよい。そして、通信用ニューロブロックは、信号処理制御装置から送信された指示情報に基づいて、他のニューロブロックで信号処理を行なうか否かを示す指示信号を生成して、他のニューロブロックへ、バスを介して伝送するようにする。他のニューロブロックは、通信用ニューロブロックから伝送された指示信号が信号処理を行なうことを示す場合には信号処理を実行するようにする。
【００９０】
さらに、実施の形態では、各信号がハイアクティブ（ハイレベルである場合に有意）であるが、各信号がローアクティブ（ローレベルである場合に有意）であってもよいし、また全ての信号がハイアクティブ又はローアクティブのいずれかに統一されている必要もない。
【００９１】
さらにまた、実施の形態では、信号処理システムの一実施形態として、ロボット制御システムについて説明したが、これに限定されるものではなく、一般的に広い電気機器にも適用することはいうまでもない。また、ロボットについても、障害物との接触を未然に防止するために、超音波などによる距離センサを設け、距離センサによって、障害物との距離を計測してロボットの進行方向を制御するようにしてもよく、ロボットの構成要素について限定されるものではない。
【図面の簡単な説明】
【００９２】
【図１】本発明に係る信号処理システムの一実施形態としてのロボット制御システムの構成を示す模式的ブロック図である。
【図２】本発明に係る信号処理装置を示す模式的ブロック図である。
【図３】本発明に係る信号処理装置を構成するブロック群２０ａ，２０ｂを示す模式的ブロック図である。
【図４】ニューロブロック１０ａを示す模式的ブロック図である。
【図５】ニューロブロック１０ｂを示す模式的ブロック図である。
【図６】本発明に係る信号処理装置を構成するブロック群２０ｃを示す模式的ブロック図である。
【図７】ニューロブロック１１の内部構成を示す模式的ブロック図である。
【図８】ニューロブロック１１の入出力信号の関係を示す波形図である。
【図９】本発明に係る信号処理装置を構成するブロック群２０ｄを示す模式的ブロック図である。
【図１０】ニューロブロック１２の内部構成を示す模式的ブロック図である。
【図１１】ニューロブロック１２の入出力信号の関係を示す波形図である。
【図１２】ニューロブロック１０ｃを示す模式的ブロック図である。
【図１３】本発明に係る信号処理装置を構成するブロック群２０ｅを示す模式的ブロック図である。
【図１４】ニューロブロック１３の内部構成を示す模式的ブロック図である。
【図１５】ニューロブロック１４ａの内部構成を示す模式的ブロック図である。
【図１６】ニューロブロック１４ｂの内部構成を示す模式的ブロック図である。
【図１７】ニューロブロック１４ｂの入出力信号の関係を示す波形図である。
【図１８】ニューロブロック１４ｂの入出力信号の関係を示す波形図である。
【図１９】本発明に係る信号処理装置を構成するブロック群２０ｆを示す模式的ブロック図である。
【図２０】ニューロブロック１５の内部構成を示す模式的ブロック図である。
【図２１】ニューロブロック１６の内部構成を示す模式的ブロック図である。
【符号の説明】
【００９３】
１  ロボット制御システム（信号処理システム）
３  信号処理装置
４  信号処理制御装置
１０，１０ａ，１０ｂ，１０ｃ，１１，１２，１３，１４ａ，１４ｂ，１５，１６  ニューロブロック
３１  制御部
３２  メモリ
３３  信号処理部
３４  通信部
４１  制御部
４２  ＲＯＭ
４３  ＲＡＭ
４４  通信部
４５  記憶部
４６  入力部
４７  表示部
【図１】
2005284984.tif 000003
【図２】
2005284984.tif 000004
【図３】
2005284984.tif 000005
【図４】
2005284984.tif 000006
【図５】
2005284984.tif 000007
【図６】
2005284984.tif 000008
【図７】
2005284984.tif 000009
【図８】
2005284984.tif 000010
【図９】
2005284984.tif 000011
【図１０】
2005284984.tif 000012
【図１１】
2005284984.tif 000013
【図１２】
2005284984.tif 000014
【図１３】
2005284984.tif 000015
【図１４】
2005284984.tif 000016
【図１５】
2005284984.tif 000017
【図１６】
2005284984.tif 000018
【図１７】
2005284984.tif 000019
【図１８】
2005284984.tif 000020
【図１９】
2005284984.tif 000021
【図２０】
2005284984.tif 000022
【図２１】
2005284984.tif 000023