(57)【要約】【課題】カプラおよびそれに付随する検出器を含む、小型化された回路を提供する。【解決手段】本発明は、例えばガリウム砒素の半導体基板１８上に作成されたカプラ１２である。半導体プロセスにより、小型のトレース及びスペース・ルールを可能としたものである。より厳しいデザイン・ルールにより、セラミック・プロセスにより得ることが出来るものよりも強い結合が得られる。強い結合により、より短く、損失の小さい通過線路が可能となり、これにより理想的な結合に近づけることが出来る。【選択図】図４
2005304047.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
カプラと、
前記カプラに電気的に接続された検出器と、
を備え、前記カプラ及び検出器は、前記半導体基板に集積化されている、回路。
【請求項２】
前記カプラと前記検出器との間に設けられ、前記半導体基板に集積化された電力増幅器を更に備えている、請求項１に記載の回路。
【請求項３】
前記カプラ及び前記検出器にノードにおいて電気的に接続されたチャージポンプを更に備え、該チャージポンプが、前記ノードにおける電圧を上げるように動作可能であり、前記半導体基板に集積化されている、請求項１に記載の回路。
【請求項４】
前記半導体基板がシリコン及びガリウム砒素を含むグループから選択される、請求項１に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カプラおよびそれに付随する検出器に関する。
【背景技術】
【０００２】
携帯電話機では、送信電力を所定の精度範囲内に設定することが必要である。そのような技術として主要なものは２つある。第１の技術は、携帯電話の製造過程で実施される工場校正である。校正においては、様々な状況下における出力を調べる為に携帯電話機が計測され、その結果を示すテーブルが作られ、携帯電話機中に記憶される。このテーブルはシステムの命令に応じて電力を設定する為に用いられる。よって電力設定の精度はこの校正がいかに精確に実施されたかによって決まるのである。この技術は携帯電話機のパフォーマンスの変化に対応することは出来ない。
第２の技術とは、サンプリング及び検出である。送信部から出た電力がサンプリングされ、検出される。この第２の技術には、カプラ、検出器、そして以下に説明するように、検出電圧を測定する為の信号処理が必要となる。これを実施するには、なんらかの校正が実施されなければならないが、検出回路は携帯電話機に後から生じるパフォーマンス変化を正確に反映するものである。
【０００３】
図１はカプラがどのように動作するかを概略的に示したものである。互いから十分に近い距離にある伝送線等の２本の導体はカプラとして機能する。第１の伝送線へと送られた電力は、並行する第２の伝送線へと結合し、第１の伝送線とは逆方向に流れる。結合度は２本の伝送線の離間距離と、その離間距離が実現する波長の倍数の関数である。
【０００４】
図２は双方向カプラを描いたものである。このカプラは入射電力と反射電力の両方を検出することが出来る。
【０００５】
従来のカプラのいずれかを使って、検出された電力は検出ダイオードへと送られる。ダイオードは電力を整流して直流レベルを作る。この直流レベルはシステムの必要に応じて処理される。検出値は電力レベルを必要に応じて調節する為に使用される。
【０００６】
カプラを実現する為に用いられる処理技術は、通過導体（例えば第１の伝送線）と結合導体（例えば第２の伝送線）間の最低離間距離を定めている。この最低離間距離は所望の結合を得る為の最低長を決めるものである。例えば、ダイオードを携帯電話機の範囲である１〜２ＧＨｚで直接駆動するには約１５ｄＢｍが必要である。増幅器が１Ｗ（３０ｄＢｍ）を伝送している場合、カプラは１５ｄＢの結合を提供しなければならない。いずれの処理技術においても、この条件がカプラの最低長を決定するのである。
【０００７】
カプラには２つの損失メカニズムがある。第１の損失は、結合電力に関わる理想的な損失である。この電力は通過経路を出て結合経路へと入る。電力の半分が３ｄＢ中に結合した場合、通過損失は少なくとも３ｄＢとなる。１５ｄＢカプラにおいては、通過損失は少なくとも０．１４ｄＢとなる。
【０００８】
第２の損失メカニズムは抵抗性のものである。カプラに用いられている金属及び誘電体は本質的に損失を伴うものである。この結果、通過伝送線が長ければ長いほど損失は高くなる。図３は、ＡＶＸ社から市販されているセラミック・カプラの結合に対する理想的なカプラ損失をプロットしたものである。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
カプラは、様々な形状因子のものが入手可能である。最大のものは計器レベルのもので、加工金属から作られており、多数のオクターブにわたって動作可能である。最も小型のものはセラミック上に作られ、例えば１オクターブを効果的にカバーする程度のものであり、例えば２ＧＨｚで０．３５ｄＢの損失を持つ小型セラミックＡＶＸ１５ｄＢカプラがある。検出器機能を実現する為に、回路はセラミック・カプラ、外部ダイオード、ダイオード用のバイアス回路網、バイパス・キャパシタ、そして必要な場合は終端抵抗器を含んでいる。この結果出来上がる回路網は大型で扱いにくいものとなる。
【課題を解決するための手段】
【００１０】
本発明は、例えばガリウム砒素又はシリコン等の半導体基板上に集積化したカプラ及び検出器である。半導体プロセスにより、小型のトレース及びスペース・ルールを可能としたものである。より厳しいデザイン・ルールにより、セラミック・プロセスにより得ることが出来るものよりも強い結合が得られる。強い結合により、より短く、損失の小さい通過線路が可能となり、これにより理想的な結合に近づけることが出来る。半導体基板は、ダイオードやトランジスタ、抵抗器、キャパシタ及び相互接続と言った、検出機能を完成させる為に必要となる支援部品の付加をサポートしている。
【発明を実施するための最良の形態】
【００１１】
本発明は、ＧａＡｓ等の半導体基板上にカプラと検出器を集積化したものである。半導体プロセスにより、水平方向においては３μｍ未満、垂直方向においては１μｍ未満の微小レベルのトレース及びスペース・ルールが可能となる。より厳しいこのデザイン・ルールにより、セラミック・プロセスによって到達し得るものよりも強い結合が得られる。結合度が高ければ、より短く、損失の小さい通過線が可能となり、これにより理想的な結合度に近づけることが出来る。
【００１２】
電力を検出する為の回路全体を同じダイ上に作ることが出来る。そうすることにより２つの利点が得られる。第１には、これにより検出機能部のサイズが大幅に小さくなることである。第２には、カプラ損失をバイアス電流とトレードオフすることが出来、携帯電話機の全体的な効率性を向上させた新たなデザイン様式が提供されるという点である。
【００１３】
例えば、５０％効率の電力増幅器から１Ｗ（３０ｄＢｍ）を提供するには、カプラが無い場合、３．５Ｖ電源から５７１ｍＡを供給しなければならない。１５ｄＢカプラが０．３５ｄＢの損失を持つものである場合、増幅器は６１９ｍＡを費やして３０．３５ｄＢｍを供給しなければならない。従ってカプラは更に４８ｍＡの消費を必要とするのである。カプラと検出器を集積化することが可能である為、検出出力を維持しつつもカプラにおける損失を低減することが出来る。例えば、損失が０．１５ｄＢまでに低減され、２５ｄＢの結合が得られた場合、それに相当する結合を１５ｄＢへと戻す為に１０ｄＢ増幅器を使用すれば良い。ここで電力増幅器が供給しなければならないのは３０．１５ｄＢｍとなる為、５９１ｍＡが必要となる。この増幅には３ｍＡ程度が必要であり、これは６１９ｍＡと５９１ｍＡ間の差である２８ｍＡよりも大幅に小さい。
【００１４】
電力検出機能は、ＧａＡｓ等の能動半導体基板を使用することにより、大幅に小型化され、より効率的となる。この基板は、カプラ、検出ダイオード、バイアス及びバイパス用に必要とされる受動素子、そして増幅用トランジスタを含むものとすることが出来る。
【００１５】
図４は本発明の一実施例１０を描いた図である。カプラ１２は検出器１４へと直列接続している。カプラ１２は更に、終端抵抗器１６にも接続している。カプラ１２、検出器１４及び終端抵抗器１６は単一の半導体基板１８上に集積化されている。
【００１６】
図５及び図６は、増幅を用いることによりカプラにおける損失をこの増幅用に必要な電流とトレードオフし、全体的な伝送条件を緩和する実施例を示している。
【００１７】
図５は本発明の他の実施例１０’である。線形増幅器２０はカプラ１２と検出器１４との間を直列接続している。終端抵抗器１６は必要に応じて付加される。これらの部品は全て単一基板１８上に集積化されている。
【００１８】
動作においては、線形増幅器２０はカプラの出力信号を増幅するもので、これによりカプラに対し、小さな結合度、よってより小さな損失を許容するものである。
【００１９】
図６は本発明の更に他の実施例１０”を示している。カプラ１２はノードＡにおいて検出器１４へと直列接続している。チャージポンプ２２がノードＡに接続している。終端抵抗器１６は必要に応じて付加される。これらの部品は全て単一基板１８上に集積化されている。
【００２０】
動作においては、チャージポンプ２２がノードＡの電圧を増大させる。これにより低い可能性のある集積化されたカプラ１２の結合度が補償されるのである。
【図面の簡単な説明】
【００２１】
【図１】カプラの作用の概略を説明した図である。
【図２】従来の双方向カプラを説明した図である。
【図３】市販されているセラミック・カプラの結合に対してプロットした理想的なカプラ損失を示すグラフ図である。
【図４】本発明の一実施例を描いた図である。
【図５】本発明の他の実施例を描いた図である。
【図６】本発明の更に他の実施例を描いた図である。
【符号の説明】
【００２２】
１０、１０’、１０”：回路
１２：カプラ
１４：検出器
１８：半導体基板
２０：線形増幅器
２２：チャージポンプ
【図１】
2005304047.tif 000003
【図２】
2005304047.tif 000004
【図３】
2005304047.tif 000005
【図４】
2005304047.tif 000006
【図５】
2005304047.tif 000007
【図６】
2005304047.tif 000008