(57)【要約】【課題】生産性が高く、エッチバック量の管理の容易な半導体製造方法を提供する。【解決手段】半導体基板１上に所定の膜４を形成する工程と、この膜４上に、所定の加工パターンと、形状の異なる複数のパターンを有するモニターパターン５とを備えるマスクを形成する工程と、このマスクを用いて、膜４を等方性ドライエッチングにより加工する工程を備え、形状の異なる複数のパターンにより加工された膜の、パターン形状による加工形状の差異により、非破壊で加工状態をモニターする。【選択図】  図５
2005038877.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に所定の膜を形成する工程と、
前記膜上に、所定の加工パターンと、形状の異なる複数のパターンを有するモニターパターンとを備えるマスクを形成する工程と、
前記マスクを用いて、前記膜を等方性ドライエッチングにより加工する工程を備え、
前記形状の異なる複数のパターンにより加工された前記膜の、パターン形状による加工形状の差異により、非破壊で加工状態をモニターすることを特徴とする半導体製造方法。
【請求項２】
前記モニターパターンは、残し幅が異なる複数のパターンを有することを特徴とする請求項１記載の半導体製造方法。
【請求項３】
前記モニターパターンは、前記半導体基板のダイシングライン及び／又はデッドチップゾーンに形成されていることを特徴とする請求項１又は２記載の半導体製造方法。
【請求項４】
前記膜は、ポリシリコン膜であることを特徴とする請求項１乃至３記載の半導体製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体製造方法に係り、例えばポリシリコン膜のエッチバック工程を備える半導体製造方法に関する。
【０００２】
【従来の技術】
一般に半導体装置の製造工程において、ウエーハ上に成膜後、エッチバックすることにより、所定のパターンの形成や、所定領域の埋め込み形成が行われている。
【０００３】
例えば、図７に示すように、半導体ウエーハ１１にトレンチ１２を形成し、図８に示すように、全面に酸化膜１３、ポリシリコン膜１４を形成した後、図９に示すように、エッチバックすることにより、ウエーハ表面のポリシリコン膜１４が除去され、トレンチ１２内部にポリシリコン膜１４が埋め込まれる。
【０００４】
このようなエッチバックには、一般にはその制御性の観点から、異方性ドライエッチングが用いられているが、逆に、異物があるとエッチングが進行しなくなり、形成パターンに影響してしまうなどの問題がある。そこで、プロセスマージンが大きく、生産性において優位性のある等方性ドライエッチングを用いることが検討されている。
【０００５】
【発明が解決しようとする課題】
このような等方性ドライエッチングの場合、エッチバック量の管理はウエーハを破壊し、断面から観察することにより行われる。しかしながら、破壊による検査では、異常の早期発見と、これを迅速に工程へフィードバックすることが困難であり、逆に生産性に支障をきたすという問題があった。
【０００６】
そこで、本発明は、従来の問題を取り除き、生産性が高く、エッチバック量の管理の容易な半導体製造方法を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
本発明の一態様によれば、半導体基板上に所定の膜を形成する工程と、この膜上に、所定の加工パターンと、形状の異なる複数のパターンを有するモニターパターンとを備えるマスクを形成する工程と、このマスクを用いて、膜を等方性ドライエッチングにより加工する工程を備え、形状の異なる複数のパターンにより加工された膜の、パターン形状による加工形状の差異により、非破壊で加工状態をモニターすることを特徴とする半導体製造方法が提供される。
【０００８】
【発明の実施の形態】
以下本発明の実施形態について、図を参照して説明する。
【０００９】
図１に示すように、従来と同様に、半導体ウエーハ１の素子領域に、ライン状のゲートを形成するための幅約０．５μｍのトレンチ２を形成する。図２に示すように、全面に酸化膜３を形成した後、トレンチ内部を含む全面にポリシリコン膜４をＣＶＤにより５００ｎｍ形成する。そして、図３に示すように、レジストを塗布、パターニングし、トレンチライン方向と垂直方向に、トレンチ上の一部（端部）で複数のゲートを接続するゲート引出し電極を形成するパターン（図示せず）とともに、ダイシングライン或いはデッドチップゾーンにモニターパターン５を備えるマスクを形成する。このとき、モニターパターン５は、例えば図４に上面図を示すように、残し幅１．０μｍから０．２μｍステップで２．０μｍまでの異なる６パターンから構成されている。
【００１０】
そして、このようなマスクを用いて、エッチングガスをＣＦ４、Ｏ２として、等方性ドライエッチングを行い、図５に示すように、ポリシリコン膜４のエッチバックを行う。このとき、オーバーエッチングを行うことにより、マスク領域以外のウエーハ表面のポリシリコン膜４が完全に除去され、トレンチ２内部にポリシリコン膜４が埋め込まれる。次いで、マスクを除去する。
【００１１】
図６に膜厚（５００ｎｍ）＋１０％のオーバーエッチング（５５０ｎｍ）を行ったときのモニターパターン部の拡大図を示す。図に示すように、エッチングが等方的に進行するため、深さ方向だけでなく、サイド方向にもエッチングが進行する。従って、モニターパターン５の残し幅により、実際に残されるポリシリコン膜４幅が変動する。図中、Ｎｏ．１（残し幅１．０μｍ）のパターン５ａにおいては、ポリシリコン膜のライン４ａが消えているが、Ｎｏ．２（残し幅１．２μｍ）のパターン５ｂにおいては、０．１μｍ幅のポリシリコン膜のライン４ｂが残り、Ｎｏ．３（残し幅１．４μｍ）のパターン５ｃにおいては、０．３μｍ幅のポリシリコン膜のライン４ｃが残ることになる。従って、深さ方向にも５５０ｎｍのエッチングが進行していることが確認でき、トレンチ内部における後退量を把握することができる。このようにして、非破壊でエッチバック量を管理することが可能となる。
【００１２】
従って、ポリシリコン膜の実際の膜厚が狙い目に対してずれていた場合、また、ポリシリコンエッチング装置の異常、ポリシリコンの膜質の異常などによりポリシリコン膜のエッチングレートに変動が生じてしまったときにも、ポリシリコン膜のラインの消えるポイント、残されたライン幅の変動により、ポリシリコン膜のエッチバック量の異常を非破壊で捉えることが可能となる。そして、これら異常が発生したときにも早期にフィードバックを行うことができ、生産性を向上させることができる。
【００１３】
また、モニターパターンは一箇所に限定されるわけではなく、ウエーハ面内に均一に配置することにより、エッチバック量の面内ばらつきをモニターすることも可能である。
【００１４】
このようにしてエッチバック量をモニターすることにより、膜厚の安定したポリシリコン膜等からなるゲートを形成し、さらにソース・ドレイン領域、各電極などを形成することにより、パワーＭＯＳＦＥＴ等の半導体装置を生産性高く形成することが可能となる。
【００１５】
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
【００１６】
【発明の効果】
本発明の一実施態様によれば、生産性が高く、エッチバック量の管理の容易な半導体製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態における半導体製造工程を示す図。
【図２】本発明の一実施形態における半導体製造工程を示す図。
【図３】本発明の一実施形態における半導体製造工程を示す図。
【図４】本発明の一実施形態におけるモニターパターンを示す図。
【図５】本発明の一実施形態における半導体製造工程を示す図。
【図６】本発明の一実施形態におけるモニターパターンを用いたときのオーバーエッチングの状態を示す図。
【図７】従来の半導体製造工程を示す図。
【図８】従来の半導体製造工程を示す図。
【図９】従来の半導体製造工程を示す図。
【符号の説明】
１、１１  半導体ウエーハ
２、１２  トレンチ
３、１３  酸化膜
４、１４  ポリシリコン膜
５  モニターパターン
【図１】
2005038877.tif 000003
【図２】
2005038877.tif 000004
【図３】
2005038877.tif 000005
【図４】
2005038877.tif 000006
【図５】
2005038877.tif 000007
【図６】
2005038877.tif 000008
【図７】
2005038877.tif 000009
【図８】
2005038877.tif 000010
【図９】
2005038877.tif 000011