(57)【要約】  【課題】  ＣＤ−Ｒ、ＣＤ−ＲＷに対するデータ記録のための処理を行うデータ生成処理回路において、大容量メモリバス幅の削減、制御マイコンやＤＳＰの負荷を軽減することを図る。  【解決手段】  大容量メモリに格納されたメインデータに対して、データフォーマットに従ったデータを生成する際に、ＳＹＮＣ生成回路と、Ｈｅａｄｅｒ生成回路と、１セクタ前のＨｅａｄｅｒ情報を保持させておくバッファと、ＳｕｂＨｅａｄｅｒ生成回路と、１セクタ前のＳｕｂＨｅａｄｅｒ情報を保持させておくバッファと、ＺＥＲＯ生成回路と、誤り検出符号生成回路と、誤り訂正符号を計算するためのデータ保持用のバッファと、誤り訂正符号生成回路と、誤り訂正符号付加後のデータ保持用のバッファと、データ生成処理を切り替える複数のセレクタとを設け、大容量メモリへの書き込みをせずにデータを生成するように構成した。  【選択図】  図１
2005038506.tif 000002
【特許請求の範囲】
【請求項１】
ホストＰＣからのデータを受け取るＨＯＳＴＩ/Ｆ回路と、ホストＰＣからのデータを保存する大容量メモリとを持ち、ＣＤ−Ｒ、ＣＤ−ＲＷなどのＣＤに対するデータの記録を行う際に、大容量メモリから読み出したメインデータのフォーマットを、所定のデータフォーマットに整える処理を行うデータ生成処理回路において、
ＳＹＮＣデータを生成し、前記メインデータに付加するＳＹＮＣ生成回路と、
Ｈｅａｄｅｒデータを生成し、前記メインデータに付加するＨｅａｄｅｒ生成回路と、
１セクタ前のメインデータのＨｅａｄｅｒ情報を保持する第１のバッファと、
ＳｕｂＨｅａｄｅｒデータを生成し、前記メインデータに付加するＳｕｂＨｅａｄｅｒ生成回路と、
１セクタ前のメインデータのＳｕｂＨｅａｄｅｒ情報を保持する第２のバッファと、
ＺＥＲＯデータを生成し、前記メインデータに付加するＺＥＲＯ生成回路と、
前記ＳＹＮＣ生成回路と、前記Ｈｅａｄｅｒ生成回路と、前記ＳｕｂＨｅａｄｅｒ生成回路と、前記ＺＥＲＯ生成回路とのいずれかを必要に応じて選択する第１のセレクタと、を備え、
前記大容量メモリから読み出したメインデータに対して、前記生成されたＳＹＮＣ、Ｈｅａｄｅｒ、ＳｕｂＨｅａｄｅｒ、ＺＥＲＯのデータを前記大容量メモリへ書き込まずに付加する、
ことを特徴とするデータ生成処理回路。
【請求項２】
請求項１に記載のデータ生成処理回路において、
前記メインデータに対して、誤り検出符号を生成して付加する誤り検出符号生成回路と、
前記誤り検出符号生成回路を必要に応じて選択する第２のセレクタと、を備え、
前記大容量メモリから読み出したメインデータに対して、前記生成されたＳＹＮＣ、Ｈｅａｄｅｒ、ＳｕｂＨｅａｄｅｒ、ＺＥＲＯ、及び誤り検出符号のデータを、大容量メモリへ書き込まずに付加する、
ことを特徴とするデータ生成処理回路。
【請求項３】
ホストＰＣからのデータを受け取るＨＯＳＴＩ/Ｆ回路と、ホストＰＣからのデータを保存する大容量メモリとを持ち、ＣＤ−Ｒ、ＣＤ−ＲＷなどのＣＤに対するデータの記録を行う際に、大容量メモリから読み出したメインデータのフォーマットを、所定のデータフォーマットに整える処理を行うデータ生成処理回路において、
前記メインデータに対して、誤り検出符号を生成して付加する誤り検出符号生成回路と、
前記誤り検出符号生成回路を必要に応じて選択する第２のセレクタと、
誤り訂正符号を計算するためのメインデータを保持する第３のバッファと、
前記第３のバッファに保持されているメインデータに対して、誤り訂正符号を計算して付加する誤り訂正符号生成回路と、
誤り訂正符号付加後のメインデータを保持する第４のバッファと、
前記第３のバッファと、前記誤り訂正符号生成回路及び第４のバッファとのいずれかを必要に応じて選択する第３のセレクタと、
所定のデータフォーマットの整った前記メインデータに対して、スクランブル処理、及びＣＩＲＣエンコード処理を行うエンコーダと、を備え、
前記大容量メモリから読み出したメインデータに対して、前記生成された誤り検出符号、及び誤り訂正符号のデータを、大容量メモリへ書き込まずに付加し、付加後のメインデータを直接に前記エンコーダへ転送する、
ことを特徴とするデータ生成処理回路。
【請求項４】
請求項３に記載のデータ生成処理回路において、
ＳＹＮＣデータを生成し、前記メインデータに付加するＳＹＮＣ生成回路と、
Ｈｅａｄｅｒデータを生成し、前記メインデータに付加するＨｅａｄｅｒ生成回路と、
１セクタ前のメインデータのＨｅａｄｅｒ情報を保持する第１のバッファと、
ＳｕｂＨｅａｄｅｒデータを生成し、前記メインデータに付加するＳｕｂＨｅａｄｅｒ生成回路と、
１セクタ前のメインデータのＳｕｂＨｅａｄｅｒ情報を保持する第２のバッファと、
ＺＥＲＯデータを生成し、前記メインデータに付加するＺＥＲＯ生成回路と、
前記ＳＹＮＣ生成回路と、前記Ｈｅａｄｅｒ生成回路と、前記ＳｕｂＨｅａｄｅｒ生成回路と、前記ＺＥＲＯ生成回路とのいずれかを必要に応じて選択する第１のセレクタとを、さらに備え、
前記大容量メモリから読み出したメインデータに対して、前記生成されたＳＹＮＣ、Ｈｅａｄｅｒ、ＳｕｂＨｅａｄｅｒ、ＺＥＲＯ、誤り検出符号、及び誤り訂正符号のデータを、大容量メモリへ書き込まずに付加し、付加後のメインデータを直接に前記エンコーダへ転送する、
ことを特徴とするデータ生成処理回路。
【請求項５】
請求項１乃至請求項４のいずれかに記載のデータ生成処理回路において、
前記データ生成処理回路の自ら生成したメインデータを保持する第５のバッファと、
前記ホストＰＣから前記大容量メモリにメインデータが転送され保持されている時は、該大容量メモリを転送元とし、保持されていない時は、前記第５のバッファを転送元として、各転送元に保持されているメインデータを転送する転送元切替手段と、を備えた、
ことを特徴とするデータ生成処理回路。
【請求項６】
請求項１乃至請求項４のいずれかに記載のデータ生成処理回路において、
前記ホストＰＣから大容量メモリにメインデータが転送され保存される毎に、データ生成処理の手順を決定するハード制御コードを生成するハード制御コード生成手段を備え、
前記データ生成処理回路は、前記生成されたハード制御コードに従って、データ生成処理を行う、
ことを特徴とするデータ生成処理回路。
【請求項７】
請求項６に記載のデータ生成処理回路において、
前記ホストＰＣから大容量メモリに転送され保存されるメインデータが前セクタのメインデータと異なるデータフォーマットに処理されるべき場合、前記ハード制御コード生成手段は新しいハード制御コードを生成し、前記データ生成処理回路は該新しいハード制御コードに従ってデータ生成処理を行い、
前記ホストＰＣから大容量メモリに転送され保存されるメインデータが前セクタのメインデータと同一のデータフォーマットに処理されるべき場合は、ハード制御コード生成手段は新しいハード制御コードの生成を行わず、前記データ生成処理回路は前セクタと同一のハード制御コードに従ってデータ生成処理を行う、
ことを特徴とするデータ生成処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＤ−Ｒ（Compact Disk Recordable）やＣＤ−ＲＷ（Compact Disk ReWritable）などの記録媒体に対してデータの記録および再生を行う記録装置における、データ生成処理回路に関するものである。
【背景技術】
【０００２】
ＣＤ−ＤＡ（Compact Disk Digital Audio）やＣＤ−ＲＯＭ（Compact Disk Read-Only Memory）等のメインデータを、ＣＤ−ＲやＣＤ−ＲＷなどの記録媒体に記録する場合、ディスク記録装置内に装備されている従来のデータ生成処理回路は、通常以下のように構成され動作する。
【０００３】
図５は、従来のデータ生成処理回路の全体構成の一例を示すブロック図である。図５において、５０１はデータ生成処理回路を制御するホストＰＣ、５０２はホストＰＣ５０１から転送されてくるメインデータやサブコードデータや命令を受け取るＨＯＳＴＩ／Ｆ、５０３はホストＰＣ５０１からのデータを一時保存しておく大容量メモリ、５０４はＳＹＮＣ、Ｈｅａｄｅｒ、ＳｕｂＨｅａｄｅｒ、ＺＥＲＯを生成し、付加する制御マイコン、５０５は誤り検出符号を生成して付加する誤り検出符号生成回路、５０６は誤り訂正符号を生成して付加する誤り訂正符号生成回路、５０７はスクランブル処理や、ＣＩＲＣ（Cross Interleave Reed-Solomon Code）エンコード処理を行うエンコーダである。
【０００４】
次に、上記のように構成された従来のデータ生成処理回路の動作について説明する。
ホストＰＣ５０１から転送されてくるメインデータは、例えばイエローブックの規格によって定められたデータフォーマットで記録する必要がある場合、上記データ生成処理回路は、以下のようにメインデータのデータフォーマットを整える処理を行う。
【０００５】
まず、制御マイコン５０４は必要に応じてＳＹＮＣ（１２バイト）、Ｈｅａｄｅｒ（４バイト）、ＳｕｂＨｅａｄｅｒ（８バイト）、ＺＥＲＯ（４バイト）といった４種類のデータを生成し、メインデータに付加し、大容量メモリ５０３に格納する。誤り検出符号生成回路５０５は、必要に応じて大容量メモリ５０３に格納されているメインデータを読み出し、誤り検出符号（４バイト）を生成し大容量メモリ５０３に書き戻す。誤り訂正符号生成回路５０６も、また必要に応じて大容量メモリ５０３に格納されているデータを読み出し、誤り訂正符号（２７６バイト）を生成し、大容量メモリ５０３に書き戻す。エンコーダ５０７は、大容量メモリ５０３に一時保存されているデータフォーマットの整ったメインデータを読み出し、必要に応じてスクランブル処理や、ＣＩＲＣエンコード処理を施す。
【特許文献１】特開２００１−２８３５１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記従来の構成では、メインデータ生成処理において、各種類の処理ごとに大容量メモリに対してデータの読み出し、書き込み動作が行われ、１セクタのデータ生成処理中に、何度も大容量メモリにアクセスしなければならず、大容量メモリのバスに対する負荷が多大なため、例えばデータ記録の高倍速化を要求された場合や、また、回路面積削減のため、大容量メモリにアクセスする際のデータバス幅を削減するなど、大容量メモリのバスに対する単位時間当たりの負荷が増大する場合、データ生成処理が期待する処理速度性能を満たすことができないという欠点がある。
【０００７】
本発明は、上記のような従来の問題を解決するためになされたもので、大容量メモリアクセスを減らして、処理ステップ数の削減、データ生成処理の高速化、及び回路全体の動作周波数の低速化を可能にすることにより、消費電流を低減し、また、大容量メモリのバス幅、回路面積の削減を行うことのできるデータ生成処理回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するために、本発明の請求項１に記載のデータ生成処理回路は、ホストＰＣからのデータを受け取るＨＯＳＴＩ/Ｆ回路と、ホストＰＣからのデータを保存する大容量メモリとを持ち、ＣＤ−Ｒ、ＣＤ−ＲＷなどのＣＤに対するデータの記録を行う際に、大容量メモリから読み出したメインデータのフォーマットを、所定のデータフォーマットに整える処理を行うデータ生成処理回路において、ＳＹＮＣデータを生成し、前記メインデータに付加するＳＹＮＣ生成回路と、Ｈｅａｄｅｒデータを生成し、前記メインデータに付加するＨｅａｄｅｒ生成回路と、１セクタ前のメインデータのＨｅａｄｅｒ情報を保持する第１のバッファと、ＳｕｂＨｅａｄｅｒデータを生成し、前記メインデータに付加するＳｕｂＨｅａｄｅｒ生成回路と、１セクタ前のメインデータのＳｕｂＨｅａｄｅｒ情報を保持する第２のバッファと、ＺＥＲＯデータを生成し、前記メインデータに付加するＺＥＲＯ生成回路と、前記ＳＹＮＣ生成回路と、前記Ｈｅａｄｅｒ生成回路と、前記ＳｕｂＨｅａｄｅｒ生成回路と、前記ＺＥＲＯ生成回路とのいずれかを必要に応じて選択する第１のセレクタと、を備え、前記大容量メモリから読み出したメインデータに対して、前記生成されたＳＹＮＣ、Ｈｅａｄｅｒ、ＳｕｂＨｅａｄｅｒ、ＺＥＲＯのデータを前記大容量メモリへ書き込まずに付加することを特徴とするものである。
【０００９】
また、本発明の請求項２に記載のデータ生成処理回路は、請求項１に記載のデータ生成処理回路において、前記メインデータに対して、誤り検出符号を生成して付加する誤り検出符号生成回路と、前記誤り検出符号生成回路を必要に応じて選択する第２のセレクタと、を備え、前記大容量メモリから読み出したメインデータに対して、前記生成されたＳＹＮＣ、Ｈｅａｄｅｒ、ＳｕｂＨｅａｄｅｒ、ＺＥＲＯ、及び誤り検出符号のデータを、大容量メモリへ書き込まずに付加することを特徴とするものである。
【００１０】
また、本発明の請求項３に記載のデータ生成処理回路は、ホストＰＣからのデータを受け取るＨＯＳＴＩ/Ｆ回路と、ホストＰＣからのデータを保存する大容量メモリとを持ち、ＣＤ−Ｒ、ＣＤ−ＲＷなどのＣＤに対するデータの記録を行う際に、大容量メモリから読み出したメインデータのフォーマットを、所定のデータフォーマットに整える処理を行うデータ生成処理回路において、前記メインデータに対して、誤り検出符号を生成して付加する誤り検出符号生成回路と、前記誤り検出符号生成回路を必要に応じて選択する第２のセレクタと、誤り訂正符号を計算するためのメインデータを保持する第３のバッファと、前記第３のバッファに保持されているメインデータに対して、誤り訂正符号を計算して付加する誤り訂正符号生成回路と、誤り訂正符号付加後のメインデータを保持する第４のバッファと、前記第３のバッファと、前記誤り訂正符号生成回路及び第４のバッファとのいずれかを必要に応じて選択する第３のセレクタと、所定のデータフォーマットの整った前記メインデータに対して、スクランブル処理、及びＣＩＲＣエンコード処理を行うエンコーダと、を備え、前記大容量メモリから読み出したメインデータに対して、前記生成された誤り検出符号、及び誤り訂正符号のデータを、大容量メモリへ書き込まずに付加し、付加後のメインデータを直接に前記エンコーダへ転送することを特徴とするものである。
【００１１】
また、本発明の請求項４に記載のデータ生成処理回路は、請求項３に記載のデータ生成処理回路において、ＳＹＮＣデータを生成し、前記メインデータに付加するＳＹＮＣ生成回路と、Ｈｅａｄｅｒデータを生成し、前記メインデータに付加するＨｅａｄｅｒ生成回路と、１セクタ前のメインデータのＨｅａｄｅｒ情報を保持する第１のバッファと、ＳｕｂＨｅａｄｅｒデータを生成し、前記メインデータに付加するＳｕｂＨｅａｄｅｒ生成回路と、１セクタ前のメインデータのＳｕｂＨｅａｄｅｒ情報を保持する第２のバッファと、ＺＥＲＯデータを生成し、前記メインデータに付加するＺＥＲＯ生成回路と、前記ＳＹＮＣ生成回路と、前記Ｈｅａｄｅｒ生成回路と、前記ＳｕｂＨｅａｄｅｒ生成回路と、前記ＺＥＲＯ生成回路とのいずれかを必要に応じて選択する第１のセレクタとを、さらに備え、前記大容量メモリから読み出したメインデータに対して、前記生成されたＳＹＮＣ、Ｈｅａｄｅｒ、ＳｕｂＨｅａｄｅｒ、ＺＥＲＯ、誤り検出符号、及び誤り訂正符号のデータを、大容量メモリへ書き込まずに付加し、付加後のメインデータを直接に前記エンコーダへ転送することを特徴とするものである。
【００１２】
また、本発明の請求項５に記載のデータ生成処理回路は、請求項１乃至請求項４のいずれかに記載のデータ生成処理回路において、前記データ生成処理回路の自ら生成したメインデータを保持する第５のバッファと、前記ホストＰＣから前記大容量メモリにメインデータが転送され保持されている時は、該大容量メモリを転送元とし、保持されていない時は、前記第５のバッファを転送元として、各転送元に保持されているメインデータを転送する転送元切替手段とを備えたことを特徴とするものである。
【００１３】
また、本発明の請求項６に記載のデータ生成処理回路は、請求項１乃至請求項４のいずれかに記載のデータ生成処理回路において、前記ホストＰＣから大容量メモリにメインデータが転送され保存される毎に、データ生成処理の手順を決定するハード制御コードを生成するハード制御コード生成手段を備え、前記データ生成処理回路は、前記生成されたハード制御コードに従って、データ生成処理を行うことを特徴とするものである。
【００１４】
また、本発明の請求項７に記載のデータ生成処理回路は、請求項６に記載のデータ生成処理回路において、前記ホストＰＣから大容量メモリに転送され保存されるメインデータが前セクタのメインデータと異なるデータフォーマットに処理されるべき場合、前記ハード制御コード生成手段は新しいハード制御コードを生成し、前記データ生成処理回路は該新しいハード制御コードに従ってデータ生成処理を行い、前記ホストＰＣから大容量メモリに転送され保存されるメインデータが前セクタのメインデータと同一のデータフォーマットに処理されるべき場合は、ハード制御コード生成手段は新しいハード制御コードの生成を行わず、前記データ生成処理回路は前セクタと同一のハード制御コードに従ってデータ生成処理を行うことを特徴とするものである。
【発明の効果】
【００１５】
本発明の請求項１に係るデータ生成処理回路によれば、ホストＰＣからのデータを受け取るＨＯＳＴＩ/Ｆ回路と、ホストＰＣからのデータを保存する大容量メモリとを持ち、ＣＤ−Ｒ、ＣＤ−ＲＷなどのＣＤに対するデータの記録を行う際に、大容量メモリから読み出したメインデータのフォーマットを、所定のデータフォーマットに整える処理を行うデータ生成処理回路において、ＳＹＮＣデータを生成し、前記メインデータに付加するＳＹＮＣ生成回路と、Ｈｅａｄｅｒデータを生成し、前記メインデータに付加するＨｅａｄｅｒ生成回路と、１セクタ前のメインデータのＨｅａｄｅｒ情報を保持する第１のバッファと、ＳｕｂＨｅａｄｅｒデータを生成し、前記メインデータに付加するＳｕｂＨｅａｄｅｒ生成回路と、１セクタ前のメインデータのＳｕｂＨｅａｄｅｒ情報を保持する第２のバッファと、ＺＥＲＯデータを生成し、前記メインデータに付加するＺＥＲＯ生成回路と、前記ＳＹＮＣ生成回路と、前記Ｈｅａｄｅｒ生成回路と、前記ＳｕｂＨｅａｄｅｒ生成回路と、前記ＺＥＲＯ生成回路とのいずれかを必要に応じて選択する第１のセレクタと、を備え、前記大容量メモリから読み出したメインデータに対して、前記生成されたＳＹＮＣ、Ｈｅａｄｅｒ、ＳｕｂＨｅａｄｅｒ、ＺＥＲＯのデータを前記大容量メモリへ書き込まずに付加するようにしたので、メインデータをＣＤの各データフォーマットに従って処理する際、大容量メモリに対する書き込みなしでＳＹＮＣ、Ｈｅａｄｅｒ、ＳｕｂＨｅａｄｅｒ、ＺＥＲＯデータを生成し、付加することが可能になるため、大容量メモリへのアクセスを削減することができ、また、処理ステップ数も削減することができる。従って、データ処理の高速化、大容量メモリバスへの負荷の軽減を実現するが可能となり、大容量メモリバス幅の削減、及び回路面積の削減を行うことができる。
【００１６】
また、本発明の請求項２に係るデータ生成処理回路によれば、請求項１に記載のデータ生成処理回路において、前記メインデータに対して、誤り検出符号を生成して付加する誤り検出符号生成回路と、前記誤り検出符号生成回路を必要に応じて選択する第２のセレクタと、を備え、前記大容量メモリから読み出したメインデータに対して、前記生成されたＳＹＮＣ、Ｈｅａｄｅｒ、ＳｕｂＨｅａｄｅｒ、ＺＥＲＯ、及び誤り検出符号のデータを、大容量メモリへ書き込まずに付加するようにしたので、メインデータをＣＤの各データフォーマットに従って処理する際、ＳＹＮＣ、Ｈｅａｄｅｒ、ＳｕｂＨｅａｄｅｒ、ＺＥＲＯ、誤り検出符号を大容量メモリへの書き込みなしで生成することが可能になり、誤り検出符号を生成するための大容量メモリからの読み出しがなくなるため、大容量メモリへのアクセスをより削減することができ、処理ステップ数をもより削減することができる。
【００１７】
また、本発明の請求項３に係るデータ生成処理回路によれば、ホストＰＣからのデータを受け取るＨＯＳＴＩ/Ｆ回路と、ホストＰＣからのデータを保存する大容量メモリとを持ち、ＣＤ−Ｒ、ＣＤ−ＲＷなどのＣＤに対するデータの記録を行う際に、大容量メモリから読み出したメインデータのフォーマットを、所定のデータフォーマットに整える処理を行うデータ生成処理回路において、前記メインデータに対して、誤り検出符号を生成して付加する誤り検出符号生成回路と、前記誤り検出符号生成回路を必要に応じて選択する第２のセレクタと、誤り訂正符号を計算するためのメインデータを保持する第３のバッファと、前記第３のバッファに保持されているメインデータに対して、誤り訂正符号を計算して付加する誤り訂正符号生成回路と、誤り訂正符号付加後のメインデータを保持する第４のバッファと、前記第３のバッファと、前記誤り訂正符号生成回路及び第４のバッファとのいずれかを必要に応じて選択する第３のセレクタと、所定のデータフォーマットの整った前記メインデータに対して、スクランブル処理、及びＣＩＲＣエンコード処理を行うエンコーダと、を備え、前記大容量メモリから読み出したメインデータに対して、前記生成された誤り検出符号、及び誤り訂正符号のデータを、大容量メモリへ書き込まずに付加し、付加後のメインデータを直接に前記エンコーダへ転送するようにしたので、メインデータをＣＤの各データフォーマットに従って処理する際、誤り検出符号を大容量メモリへの書き込みなしで生成付加し、誤り訂正符号を演算するためのデータ保持用のバッファと、誤り訂正符号付加後のデータ保持用のバッファを使用して、誤り訂正符号を付加し、エンコーダに転送することにより、大容量メモリからの読み出し回数が減少し、大容量メモリへの書き込みが発生しないので、大容量メモリへのアクセスをより削減し、処理ステップ数をもより低減することができる。このため、大容量メモリバスへの負担を軽減し、データ生成処理を高速に実施することができるので、大容量メモリのバス幅を削減することができる。
【００１８】
また、本発明の請求項４に係るデータ生成処理回路によれば、請求項３に記載のデータ生成処理回路において、ＳＹＮＣデータを生成し、前記メインデータに付加するＳＹＮＣ生成回路と、Ｈｅａｄｅｒデータを生成し、前記メインデータに付加するＨｅａｄｅｒ生成回路と、１セクタ前のメインデータのＨｅａｄｅｒ情報を保持する第１のバッファと、ＳｕｂＨｅａｄｅｒデータを生成し、前記メインデータに付加するＳｕｂＨｅａｄｅｒ生成回路と、１セクタ前のメインデータのＳｕｂＨｅａｄｅｒ情報を保持する第２のバッファと、ＺＥＲＯデータを生成し、前記メインデータに付加するＺＥＲＯ生成回路と、前記ＳＹＮＣ生成回路と、前記Ｈｅａｄｅｒ生成回路と、前記ＳｕｂＨｅａｄｅｒ生成回路と、前記ＺＥＲＯ生成回路とのいずれかを必要に応じて選択する第１のセレクタとを、さらに備え、前記大容量メモリから読み出したメインデータに対して、前記生成されたＳＹＮＣ、Ｈｅａｄｅｒ、ＳｕｂＨｅａｄｅｒ、ＺＥＲＯ、誤り検出符号、及び誤り訂正符号のデータを、大容量メモリへ書き込まずに付加し、付加後のメインデータを直接に前記エンコーダへ転送するようにしたので、メインデータをＣＤの各データフォーマットに従って処理する際、大容量メモリに対する書き込みなしでＳＹＮＣ、Ｈｅａｄｅｒ、ＳｕｂＨｅａｄｅｒ、ＺＥＲＯデータ、誤り検出符号、誤り訂正符号を生成し、付加することが可能になるため、大容量メモリへのアクセスを削減することができ、また、処理ステップ数をも削減することができる。このため、処理を高速化し、大容量メモリバスへの負荷を軽減することにより、大容量メモリバス幅を削減し、回路面積を削減することができる。
【００１９】
また、本発明の請求項５に係るデータ生成処理回路によれば、請求項１乃至請求項４のいずれかに記載のデータ生成処理回路において、前記データ生成処理回路の自ら生成したメインデータを保持する第５のバッファと、前記ホストＰＣから前記大容量メモリにメインデータが転送され保持されている時は、該大容量メモリを転送元とし、保持されていない時は、前記第５のバッファを転送元として、各転送元に保持されているメインデータを転送する転送元切替手段とを備えるようにしたので、ホストからデータが転送されてこない、データ生成を必要とする時に、大容量メモリからのデータ読み出しと大容量メモリへのデータ書き込みを実施する従来のやり方に代わって、データ生成用バッファを使用することにより、データ生成用バッファからのデータを読み出してデータ生成処理を施せるため、大容量メモリへのアクセスを削減することができる。このため、大容量メモリバスの負担を軽減し、高速にデータ生成処理を行うことができるので、大容量メモリのバス幅の削減が可能になる。
【００２０】
また、本発明の請求項６に係るデータ生成処理回路によれば、請求項１乃至請求項４のいずれかに記載のデータ生成処理回路において、前記ホストＰＣから大容量メモリにメインデータが転送され保存される毎に、データ生成処理の手順を決定するハード制御コードを生成するハード制御コード生成手段を備え、前記データ生成処理回路は、前記生成されたハード制御コードに従って、データ生成処理を行うようにしたので、請求項５までに記載のデータ生成処理回路において、例えば制御マイコンやＤＳＰによりデータ生成処理回路の構成要素となる各回路の制御、管理を行っていた場合、又は記録速度が高速化した場合など、制御マイコンやＤＳＰの負荷が重くなった場合、制御マイコンやＤＳＰによりハード制御コードをデータ生成処理開始時に生成し、その後の処理をハード制御コードに従ってセレクタで切り替えてデータ処理を行うことにより、制御マイコンやＤＳＰで回路の動作を制御、管理する必要をなくして、制御マイコンやＤＳＰの負担を軽減することができる。
【００２１】
また、本発明の請求項７に係るデータ生成処理回路によれば、請求項６に記載のデータ生成処理回路において、前記ホストＰＣから大容量メモリに転送され保存されるメインデータが前セクタのメインデータと異なるデータフォーマットに処理されるべき場合、前記ハード制御コード生成手段は新しいハード制御コードを生成し、前記データ生成処理回路は該新しいハード制御コードに従ってデータ生成処理を行い、前記ホストＰＣから大容量メモリに転送され保存されるメインデータが前セクタのメインデータと同一のデータフォーマットに処理されるべき場合は、ハード制御コード生成手段は新しいハード制御コードの生成を行わず、前記データ生成処理回路は前セクタと同一のハード制御コードに従ってデータ生成処理を行うようにしたので、ハード制御コードを生成する際に、ハード制御コードの生成回数を少なくすることが可能になり、また例えばハード制御コードを大容量メモリに一時保存しておいた場合、ハード制御コードを読み出す回数も削減することが可能なため、大容量メモリへのアクセスを減らすことができる。これにより、制御マイコンやＤＳＰの負担を一層軽減することができ、制御マイコンやＤＳＰの処理を合理化することが可能になる。また、大容量メモリバスへの負担を軽くすることでデータ生成処理を高速に実施することができ、大容量メモリバス幅を削減することもできる。
【発明を実施するための最良の形態】
【００２２】
（実施の形態１）
以下、本発明の実施の形態１によるデータ生成処理回路について、ＣＤ−Ｒの記録装置を例に挙げて図面を参照しながら説明する。
図１は、本発明の実施の形態１によるデータ生成処理回路の全体構成を示すブロック図であり、図４は本実施の形態１のデータ生成処理回路によりデータ生成処理を実施した場合の処理ステップと、従来のデータ生成処理回路によりデータ生成処理を実施した場合の処理ステップとを、比較して示す図である。
【００２３】
図１において、１０１はＣＤ記録装置を制御するホストＰＣ、１０２はホストＰＣ１０１から転送されてくるデータや、命令を受け取るＨＯＳＴＩ／Ｆ、１０３はホストＰＣ１０１から転送されてくるデータを一時保存しておく大容量バッファ（大容量メモリ）、１０４はＳＹＮＣデータを生成し付加するＳＹＮＣ生成回路、１０５は１セクタ前のＨｅａｄｅｒ情報を保持しておくＨｅａｄｅｒ情報保持用バッファ、１０６はＨｅａｄｅｒ情報を生成し付加するＨｅａｄｅｒ生成回路、１０７は１セクタ前のＳｕｂＨｅａｄｅｒ情報を保持しておくＳｕｂＨｅａｄｅｒ情報保持用バッファ、１０８はＳｕｂＨｅａｄｅｒ情報を生成し付加するＳｕｂＨｅａｄｅｒ生成回路、１０９はゼロを生成し付加するＺＥＲＯ生成回路、１１０はＳＹＮＣ生成回路１０４、Ｈｅａｄｅｒ生成回路１０６、ＳｕｂＨｅａｄｅｒ生成回路１０８、及びＺＥＲＯ生成回路１０９のうちどの回路を選択するかを切り替えるセレクタ、１１１は誤り検出符号を生成して付加する誤り検出符号生成回路、１１２は誤り訂正符号を計算するためのデータを一時保存しておくバッファ、１１３は誤り訂正符号を生成して付加する誤り訂正符号生成回路、１１４は誤り訂正符号を生成して付加した後のデータを一時保存しておくバッファ、１１５は、ＣＤのデータフォーマットに従ってメインデータを生成するＣＤ−ＲＯＭエンコード処理を全て終了したデータを必要に応じてスクランブルし、ＣＩＲＣエンコード処理を施すエンコーダ、１１６はバッファ１１２とエンコーダ１１５のいずれかを選択して切り替えるセレクタ、１１７はＤＲＡＭ１０３から送られてくるメインデータとセレクタ１１０で選択された各データとを合成する合成回路、１１８はセレクタ１１０、誤り検出符号生成回路１１１、及びセレクタ１１６のいずれかを選択して切り替えるセレクタである。
【００２４】
次に、以上のように構成されている本実施の形態１によるデータ生成処理回路の動作について、説明する。
ＣＤ−ＲＯＭのデータフォーマットに従ってデータ生成処理を行うデータ生成処理回路は、まず、ホストＰＣ１０１から転送されてくるメインデータをＨＯＳＴＩ／Ｆ１０２を介して大容量メモリ１０３に転送し一時保存する。大容量メモリ１０３に保存されたメインデータに対してデータのセクタ毎に処理を行う。まず、大容量メモリ１０３から１セクタのメインデータ２０４８バイトを読み出し、それに対して、ＳＹＮＣ、Ｈｅａｄｅｒ、ＳｕｂＨｅａｄｅｒ、又はゼロを付加する場合、セレクタ１１０は、合成回路１１７で付加するデータを選択する。
【００２５】
ＳＹＮＣを付加する場合、セレクタ１１０はＳＹＮＣ生成回路１０４を選択し、ＳＹＮＣ生成回路１０４はＳＹＮＣデータ１２バイトを生成して合成回路１１７でメインデータに付加する。
【００２６】
Ｈｅａｄｅｒを付加する場合、セレクタ１１０はＨｅａｄｅｒ生成回路１０６を選択し、Ｈｅａｄｅｒ情報保持用バッファ１０５に保持されている１セクタ前のＨｅａｄｅｒ情報を確認して、インクリメントする場合はＨｅａｄｅｒ生成回路１０６で１セクタ前のＨｅａｄｅｒ情報を１インクリメントさせてＨｅａｄｅｒデータ４バイトをメインデータに付加し、インクリメントしない場合はＨｅａｄｅｒ情報保持用バッファ１０５に保持されている１セクタ前のＨｅａｄｅｒ情報をそのまま合成回路１１７でメインデータに付加する。
【００２７】
同様に、ＳｕｂＨｅａｄｅｒを付加する場合、セレクタ１１０はＳｕｂＨｅａｄｅｒ生成回路１０８を選択し、ＳｕｂＨｅａｄｅｒ情報保持用バッファ１０７に保持されている１セクタ前のＳｕｂＨｅａｄｅｒ情報を確認して、インクリメントする場合はＳｕｂＨｅａｄｅｒ生成回路１０８で１セクタ前のＳｕｂＨｅａｄｅｒ情報を１インクリメントさせてＳｕｂＨｅａｄｅｒデータ８バイトを合成回路１１７でメインデータに付加し、インクリメントしない場合はＳｕｂＨｅａｄｅｒ情報保持用バッファ１０７に保持されている１セクタ前のＳｕｂＨｅａｄｅｒ情報をそのまま合成回路１１７でメインデータに付加する。
【００２８】
さらに、ゼロデータを付加する場合、セレクタ１１０はＺＥＲＯ生成回路１０９を選択し、ＺＥＲＯ生成回路１０９はゼロデータ４バイトを生成して合成回路１１７でメインデータに付加する。
【００２９】
なお、ＳＹＮＣ、Ｈｅａｄｅｒ、ＳｕｂＨｅａｄｅｒ、又はＺＥＲＯデータを付加しない場合、生成付加過程をスキップして次の処理を行う。
【００３０】
誤り検出符号を生成して付加する場合、セレクタ１１８は誤り検出符号生成回路１１１を選択し、データを転送しながらリアルタイムに誤り検出符号４バイトを演算して付加する。誤り検出符号を付加しない場合、次の処理に進む。
【００３１】
次に、誤り訂正符号を生成して付加する場合、セレクタ１１６は誤り訂正符号生成回路１１３を選択し、まず、バッファ１１２にセレクタ１１６までで生成されたメインデータ２０７６バイトを一時保存し、誤り訂正符号生成回路１１３で誤り訂正符号を演算し、付加しながらバッファ１１４に一時保存し、バッファ１１４に一時保存したメインデータ２３５２バイトをエンコーダ１１５に転送し、エンコーダ１１５はスクランブル処理や、ＣＩＲＣエンコード処理を施し、実際に記録されるビットパターンデータを生成する。また、誤り訂正符号を生成しない場合、セレクタ１１６はエンコーダ１１５を選択し、メインデータ２３５２バイトをエンコーダ１１５に転送し、スクランブル処理や、ＣＩＲＣエンコード処理を施し、実際に記録されるビットパターンを生成する。
【００３２】
このように、本実施の形態１にかかるデータ生成処理回路によれば、大容量メモリ１０３に格納されているセクタごとのメインデータ２０４８バイトに対して、ＣＤ−ＲＯＭエンコード処理を施す際に、大容量メモリ１０３から読み出した上記２０４８バイトのメインデータを使用し、セレクタ１１０、セレクタ１１６、セレクタ１１８で動作を切り替えながら、ＳＹＮＣ、Ｈｅａｄｅｒ、ＳｕｂＨｅａｄｅｒ、ＺＥＲＯ、誤り検出符号、及び誤り訂正符号を必要に応じて付加し、エンコーダ１１５へデータを転送し、エンコード処理を行うことにより、大容量メモリ１０３へのアクセスを削減することが可能になる。
【００３３】
また、図４に示すように、従来データ生成処理回路におけるデータ生成処理にかかる処理ステップ数（図４(ａ））に比べて、本実施の形態１によるデータ生成処理回路におけるデータ生成処理にかかる処理ステップ数（図４（ｂ））は、大容量メモリへの書き込み及び読み出しの回数を減らすことにより大きく削減されていることがわかる。このように、大容量メモリへの書き込み及び読み出しの回数を減らして処理ステップ数を削減することにより、データ生成処理を高速化し、大容量メモリのバスへの負担がを軽減することができるため、大容量メモリのバス幅を削減することが可能となり、その結果、回路面積を削減することができる。
【００３４】
（実施の形態２）
以下、本発明の実施の形態２によるデータ生成処理回路について説明する。なお、本実施の形態２は、オレンジブックで規格化されているデータフォーマットでデータをＣＤに記録する際に行うデータ生成処理を例に、データ生成処理回路について説明する。
図２は本発明の実施の形態２によるデータ生成処理回路の全体構成を示すブロック図である。図２において、図１の構成と異なるのは、ホストＰＣ１０１からデータが転送されてこない場合、自らメインデータを生成するデータコピー動作において、データコピー用データを保存しておくデータ生成用バッファ２０１と、大容量メモリ１０３とデータ生成用バッファ２０１とのいずれかを選択してメインデータの転送元とする転送元切替装置２０２とを、合成回路１１７の前段に設けた点である。
【００３５】
次に、上記のように構成されている本実施の形態２によるデータ生成処理回路の動作について、説明する。
まず、ＣＤ記録時には、オレンジブックで規格化されているとおり、データとデータの接続部分にある、リンクデータを付加する場合があり、それは、ホストＰＣ１０１により、メインデータ２０４８バイトや、２３５２バイトが転送されてこないとき、データ生成処理回路内部でメインデータをリンクデータとして生成する必要が生じたためである。従って、セクタ毎にデータを処理する際、データ生成用バッファ２０１にメインデータ２０４８バイトか２３５２バイトを格納しておき、ホストＰＣ１０１からメインデータが転送されてこないときは、転送元切替装置２０２は転送元を大容量メモリ１０３からデータ生成用バッファ２０１に切替り、データ生成用バッファ２０１に保持されているメインデータをリンクデータとして合成回路１１７に転送する。前記リンクデータであるメインデータに対して、前述の実施の形態１に述べたデータ生成処理を行う。本実施の形態２によるデータ生成処理のそれ以外の動作は、前述の実施の形態１と同様である。
【００３６】
このように、本実施の形態２によるデータ生成処理回路によれば、データ生成用バッファ２０１、および前記データ生成用バッファ２０１と大容量メモリ１０３とを切り替える転送元切替装置２０２を設けるようにしたので、データフォーマットを整える際、リンクデータを生成する必要が生じた場合、データ転送元を転送元切替装置２０２により大容量メモリ１０３からデータ生成用バッファ２０１に切り替え、事前にデータ生成用バッファ２０１に格納されていたメインデータを読み出してリンクデータとして使うことにより、より広い範囲で大容量メモリ１０３へのアクセスを軽減し、より安定的に大容量メモリ１０３のバス幅を削減し、回路面積を縮小することができる。
【００３７】
（実施の形態３）
以下、本発明の実施の形態３によるデータ生成処理回路について説明する。
図３は、本発明の実施の形態３によるデータ生成処理回路の全体構成を示すブロック図である。図３において、図１の構成と異なるのは、データ生成処理回路のデータ生成処理手順を決定するハード制御コード３０１を生成する制御マイコン３０２を、図１の回路とは独立して制御できるように設けた点である。
【００３８】
次に、上記のように構成されている本実施の形態３によるデータ生成処理回路の動作について、その説明を行う。
実施の形態２までで述べてきたデータ生成処理回路において、制御マイコン３０２の制御により、ＳＹＮＣ（１２バイト）、Ｈｅａｄｅｒ（４バイト）、ＳｕｂＨｅａｄｅｒ（８バイト）、ＺＥＲＯ（４バイト）を生成することは従来の技術でも説明したが、制御マイコン３０２の役割としては、そのほかに、ホストＰＣ１０１からメインデータを転送する際のＨＯＳＴＩ／Ｆ１０２に対する制御や、誤り検出符号を生成する際の誤り検出符号生成回路１１１に対する制御、誤り訂正符号を生成する際の誤り訂正符号生成回路１１３に対する制御、エンコーダ１１５へデータを転送する際の制御などがある。しかし、例えば記録速度が高速化した場合や、従来、データ生成処理回路の外部にあった制御マイコンを１つにまとめ、該制御マイコン３０２で全ての処理を実施するなど、制御マイコン３０２の負荷が重くなった場合、制御マイコン３０２の処理がデータ生成処理に間に合わなくなるという欠点がある。また、実施の形態１、及び実施の形態２で述べたデータ生成処理回路で、データ生成処理を行う際に、セレクタの制御や、誤り訂正符号生成回路１１３の制御などを、制御マイコン３０２がその都度行う場合、制御マイコン３０２の負荷が増大し、データ生成処理の進み具合を管理しておくことが困難となるという欠点がある。
【００３９】
そこで、前記欠点を解決するため、本実施の形態３によるデータ生成処理回路は、ホストＰＣ１０１からメインデータが転送されてくるときに、ホストＰＣ１０１からは、例えば、転送されてくるメインデータをＣＤ−ＲＯＭのモード１のデータに処理し記録すべきデータ生成処理情報が、同時に転送されてくる。前記情報をもとに、制御マイコン３０２はハード制御コード３０１を生成し、大容量メモリ１０３に一時保存しておき、大容量メモリ１０３からデータを読み出すときに、制御マイコン３０２でハード制御コード３０１を読み出し、データ生成処理回路にデータ生成処理の手順を設定する。データ生成処理回路は、前記設定された処理手順により、実施の形態１や実施の形態２で述べたデータ生成処理を行う。なお、本実施の形態３によるデータ生成処理回路のその他の動作は、前述各実施の形態と同様である。
【００４０】
このように、本実施の形態３によるデータ生成処理回路によれば、データ生成処理回路のデータ生成処理手順を決定するハード制御コード３０１を生成する制御マイコン３０２を、回路のその他の構成から独立して制御できるように設けたので、ホストＰＣからメインデータとともに転送してくるデータ生成処理情報をもとに、制御マイコン３０２がハード制御コード３０１を生成して大容量メモリ１０３に一旦書き込み、後に、大容量メモリ１０３からデータを読み出すときに、一括でハード制御コード３０１を制御マイコン３０２で読み、データ生成処理回路にデータ生成処理の手順の設定を施すことにより、制御マイコン３０２からは一括で回路の設定制御を行うことができるため、制御マイコン３０２の負担を軽減することが可能になる。
【００４１】
なお、ホストＰＣ１０１から転送されてくるメインデータは常にセクタ毎にデータ処理方法が異なることはなく、例えばパソコンのテキストデータを、ＣＤ−Ｒに記録する場合など、パソコンのテキストデータは常にＣＤ−ＲＯＭのモード１のデータに処理されるべきであり、ホストＰＣ１０１から転送されてくるデータ生成処理情報は常に同じである。このように同じデータ処理方法が連続する場合があるので、制御マイコン３０２は、処理しようとするメインデータのデータ生成処理情報が前セクタのデータ生成処理情報と同じであるか否かを判断し、データ生成処理情報が異なる場合のみ、ハード制御コード３０１を生成し、大容量メモリ１０３に書き込み、そして大容量メモリ１０３からメインデータを読み出すときに、ハード制御コード３０１を読み、データ生成処理回路にデータ処理手順の設定を行うようにすることにより、ハード制御コードの生成回数を少なくすることが可能になり、制御マイコン３０２の負担を一層軽減することができるため、制御マイコン３０２の処理を一層合理化することが可能となる。
【００４２】
また、ハード制御コード３０１を制御マイコン３０２で生成すると述べたが、その他ＤＳＰ（Digital Signal Processor）で生成してもよいことは、言うまでもない。
【産業上の利用可能性】
【００４３】
本発明にかかるデータ生成処理回路は、データ生成処理の高速化、及び回路全体の動作周波数の低速化を可能にすることにより、消費電流を低減し、また、大容量メモリのバス幅、回路面積の削減を行うことのできる効果を有し、ＣＤ−Ｒ等の記録媒体に対してデータの記録を行う記録装置に用いるのに適している。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施の形態１によるデータ生成処理回路の全体構成を示すブロック図である。
【図２】本発明の実施の形態２によるデータ生成処理回路の全体構成を示すブロック図である。
【図３】本発明の実施の形態３によるデータ生成処理回路の全体構成を示すブロック図である。
【図４】（ａ）従来のデータ生成処理回路におけるデータ生成処理にかかるステップ数を示す図である。（ｂ）本発明の実施の形態１によるデータ生成処理回路におけるデータ生成処理にかかるステップ数を示す図である。
【図５】従来のデータ生成処理回路の全体構成を示すブロック図である。
【符号の説明】
【００４５】
１０１  ホストＰＣ
１０２  ＨＯＳＴＩ／Ｆ
１０３  大容量メモリ
１０４  ＳＹＮＣ生成回路
１０５  Ｈｅａｄｅｒ情報保持用バッファ
１０６  Ｈｅａｄｅｒ生成回路
１０７  ＳｕｂＨｅａｄｅｒ情報保持用バッファ
１０８  ＳｕｂＨｅａｄｅｒ生成回路
１０９  ＺＥＲＯ生成回路
１１０  セレクタ
１１１  誤り検出符号生成回路
１１２  バッファ
１１３  誤り訂正符号生成回路
１１４  バッファ
１１５  エンコーダ
１１６  セレクタ
１１７  合成回路
１１８  セレクタ
２０１  データ生成用バッファ
２０２  転送元切替装置
３０１  ハード制御コード
３０２  制御マイコン
５０１  ホストＰＣ
５０２  ＨＯＳＴＩ／Ｆ
５０３  大容量メモリ
５０４  制御マイコン
５０５  誤り検出符号生成回路
５０６  誤り訂正符号生成回路
５０７  エンコーダ
【図１】
2005038506.tif 000003
【図２】
2005038506.tif 000004
【図３】
2005038506.tif 000005
【図４】
2005038506.tif 000006
【図５】
2005038506.tif 000007