(57)【要約】【課題】  画素セルサイズの縮小化による感度の低下を抑制することができると共に、容易に安定して製造を行うことが可能な構造の固体撮像素子を提供する。【解決手段】  半導体基体１１内に受光センサ部１が形成され、この受光センサ部１の第１導電型の電荷蓄積領域１４の下に、第１導電型の不純物領域２１，２２，２３が形成され、この第１導電型の不純物領域２１，２２，２３は、その少なくとも最深部２３が、受光センサ部１を含む撮像領域全体にわたって形成されている固体撮像素子を構成する。【選択図】        図２
2005317768.tif 000002
【特許請求の範囲】
【請求項１】
半導体基体内に受光センサ部が形成され、
前記受光センサ部の第１導電型の電荷蓄積領域の下に、第１導電型の不純物領域が形成され、
前記第１導電型の不純物領域は、その少なくとも最深部が、前記受光センサ部を含む撮像領域全体にわたって形成されている
ことを特徴とする固体撮像素子。
【請求項２】
前記第１導電型の不純物領域が、全て前記撮像領域全体にわたって形成されていることを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記第１導電型の不純物領域が複数層形成され、前記複数層のうち少なくとも最下層が、前記撮像領域全体にわたって形成されていることを特徴とする請求項１に記載の固体撮像素子。
【請求項４】
前記複数層のうち、前記撮像領域全体にわたって形成されている層以外の層は、前記受光センサ部の下に各画素毎に分離して形成されていることを特徴とする請求項３に記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に係わる。
【背景技術】
【０００２】
ＣＣＤ固体撮像素子等の固体撮像素子では、受光センサ部の下にオーバーフローバリア（以下ＯＦＢとする）を形成することにより、受光センサ部に電荷を蓄積できるようにしている。
例えば、受光センサ部のＮ型の電荷蓄積領域の下にあるＰ型半導体ウエル領域が、ＯＦＢとなる。
【０００３】
ところで、画素セルのサイズが縮小すると、受光センサ部の面積が減るために、受光センサ部の電荷の蓄積量が減って、感度が低下してしまう。
そこで、ＯＦＢを深くして受光センサ部の電荷の蓄積量を増やすことを目的として、例えば半導体基板の比較的深い位置に、ＯＦＢとなるＰ型の不純物領域を形成することが考えられている。
【０００４】
しかしながら、ＯＦＢとなるＰ型の不純物領域を基板の奥深くに形成しても、画素セルのサイズの縮小に伴い、周囲からの変調を受けて、Ｐ型の不純物領域よりも基板の浅い位置にＯＦＢが形成されてしまうことになる。そのため、受光センサ部の電荷の蓄積量を増やすことができず、受光センサ部の面積の減少により感度が低下してしまう、という問題がある。
これは、画素セル内の半導体基体の表面近傍にある、Ｐ型不純物の影響と考えられている。
【０００５】
この問題を解決するために、受光センサ部の比較的深い位置に、Ｎ型の不純物領域を形成する技術が提案されている（例えば、特許文献１又は特許文献２参照）。
【０００６】
即ち、例えば、ＣＣＤ固体撮像素子の撮像領域の概略断面図を図６に示すように、受光センサ部６０のＮ型の電荷蓄積領域５４の下に、このＮ型の電荷蓄積領域５４の位置に対応して、各画素毎にＮ型の不純物領域７１，７２，７３を形成している。
このように、受光センサ部６０のＮ型の電荷蓄積領域５４の下にＮ型の不純物領域７１，７２，７３を形成したことにより、受光センサ部６０の電荷の蓄積量を増やして、感度を向上することが可能になる。
【特許文献１】特開２００２−１６４５２９号公報
【特許文献２】特開２００３−８６７８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述のように、受光センサ部の深い位置にＮ型の不純物領域を形成するためには、大きいエネルギーのイオン注入が必要となるため、イオン注入のマスクとなるレジストマスクを数μｍと厚く形成する必要がある。
【０００８】
しかしながら、画素セルのサイズのより一層の縮小化により、厚いレジストマスクのパターンを精度よく形成することが困難になるため、レジストマスクのパターン線幅がばらつく。これにより、Ｎ型の不純物領域が形成される位置がばらつくこととなり、固体撮像素子の各画素の特性に影響を与えるようになる。例えば、画素毎に、読み出し電圧や耐ブルーミング特性等が異なってしまう。
このことが、固体撮像素子の安定生産を阻害する要因の一つとなる。
【０００９】
また、より一層の感度の向上を図るために、Ｎ型の不純物領域を、基板のより奥深くに形成しようとすると、レジストマスクでは膜厚が足りなくなってしまうため、所望の場所へ不純物領域を形成できなくなる。
【００１０】
上述した問題の解決のために、本発明においては、画素セルサイズの縮小化による感度の低下を抑制することができると共に、容易に安定して製造を行うことが可能な構造の固体撮像素子を提供するものである。
【課題を解決するための手段】
【００１１】
本発明の固体撮像素子は、半導体基体内に受光センサ部が形成され、この受光センサ部の第１導電型の電荷蓄積領域の下に、第１導電型の不純物領域が形成され、この第１導電型の不純物領域は、その少なくとも最深部が、受光センサ部を含む撮像領域全体にわたって形成されているものである。
【００１２】
上述の本発明の固体撮像素子の構成によれば、受光センサ部の第１導電型の電荷蓄積領域の下に形成された第１導電型の不純物領域により、受光センサ部のポテンシャルを深くして、受光センサ部の電荷の蓄積量を増やすことができる。これにより、固体撮像素子の画素サイズの縮小化により受光センサ部の面積が減少しても、受光センサ部の面積の減少による電荷の蓄積量の減少を補って、充分な蓄積量を確保することが可能になる。
さらに、第１導電型の不純物領域の少なくとも最深部が、受光センサ部を含む撮像領域全体にわたって形成されていることにより、この撮像領域全体にわたって形成されている第１導電型の不純物領域を形成する際には、微細な線幅のマスクパターンを形成する必要がなく、レジストの線幅や位置のばらつきをなくすことが可能になる。
従って、例えば深いイオン注入を行うために厚いレジストマスクを用いても、容易に位置精度よく第１導電型の不純物領域を形成することが可能になり、レジストの線幅や位置のばらつきに起因する画素毎の特性のバラツキを低減することができる。
【００１３】
上述の本発明の固体撮像素子において、第１導電型の不純物領域が、全て撮像領域全体にわたって形成されている構成とすることも可能である。
このように構成したときには、第１導電型の不純物領域を形成するために、微細な線幅のマスクパターンを形成する必要が全くなくなるため、レジストの線幅や位置のばらつきを完全になくすことが可能になる。
【発明の効果】
【００１４】
上述の本発明によれば、固体撮像素子の画素サイズの縮小化により受光センサ部の面積が減少しても、受光センサ部の面積の減少による電荷の蓄積量の減少を補って、充分な蓄積量を確保することが可能になる。これにより、画素セルサイズの縮小化による感度の低下を抑制し、充分な感度を確保することが可能になる。
また、第１導電型の不純物領域をより深い位置に形成することも可能になるため、これにより受光センサ部の電荷の蓄積量を増やして、感度をさらに向上することが可能になる。
【００１５】
さらに、画素毎の特性のばらつきを低減することが可能になるため、容易に安定して固体撮像素子を製造することが可能になり、製造歩留まりを向上することができる。
【００１６】
従って、本発明によれば、容易に画素サイズを縮小化することができ、これにより固体撮像素子の多画素化や小型化を図ることができる。
【発明を実施するための最良の形態】
【００１７】
本発明の一実施の形態の固体撮像素子の概略構成図を図１及び図２に示す。図１は、固体撮像素子の平面図を示し、図２は図１のＡ−Ａにおける断面図を示す。
本実施の形態は、本発明をＣＣＤ固体撮像素子に適用した場合である。
【００１８】
この固体撮像素子は、マトリクス状に配列された光電変換を行う複数の受光センサ部（フォトセンサ）１、受光センサ部（フォトセンサ）１の各列に対応したＣＣＤ構造の複数の垂直転送レジスタ２、及び各画素を分離するために垂直転送レジスタに沿って配置されたチャネルストップ領域３からなる撮像領域４と、この撮像領域４の一端側に配され、撮像領域４からの信号電荷を出力部に転送するＣＣＤ構造の水平転送レジスタ５と、水平転送レジスタ５の最終段に接続された出力部６と、並びにバスライン等がある周辺領域７とからなる。
【００１９】
撮像領域４では、図２の断面図に示すように、例えばシリコン基板からなる半導体基体１１に、Ｎ型の電荷蓄積領域１４とその表面のＰ型（Ｐ＋）の正電荷蓄積領域１５とから構成される受光センサ部（フォトセンサ）１と、垂直転送レジスタ（転送チャネル領域）２と、チャネルストップ領域３とが形成されている。転送チャネル領域２と受光センサ部（フォトセンサ）１との間は読み出しゲート部９となる。
半導体基体１１上には、ゲート絶縁膜１６を介して、例えば多結晶シリコンから成る転送電極（ゲート電極）１７が、読み出しゲート部９及びチャネルストップ領域３上にも跨って形成されている。そして、転送チャネル領域２とゲート絶縁膜１６と転送電極１７とにより、垂直転送部が構成される。
また、半導体基体１１の深い位置に、ＯＦＢ（オーバーフローバリア）となるＰ型の不純物領域１２が形成されている。
また、必要に応じて、上層に、カラーフィルタやオンチップレンズ等の部品が設けられて固体撮像素子が構成される。
なお、図中１３は、半導体基体１１のうち、Ｐ型の不純物領域１２よりも上部の半導体領域を示しており、この半導体領域１３の構成は特に限定されず、従来知られている構成と同様にすることができる。
【００２０】
さらに、受光センサ部（フォトセンサ）１のＮ型の電荷蓄積領域１４の下方に、３層のＮ型の不純物領域２１，２２，２３が形成されている。
以下、このＮ型の不純物領域２１，２２，２３を、ＤＳＲ（Deep SensoR）領域と呼ぶことにする。
これらＮ型のＤＳＲ領域２１，２２，２３が形成されていることにより、受光センサ部（フォトセンサ）１のポテンシャルを深くして、受光センサ部（フォトセンサ）１の電荷の蓄積量を増やすことができる。
【００２１】
本実施の形態においては、特に、３層のＤＳＲ領域２１，２２，２３のうち、最下層のＤＳＲ領域２１を、隣接する画素に跨って形成している。
一方、他の２層のＤＳＲ領域２２，２３は、図６に示した従来の構成と同様に、画素毎に分離して、各画素の受光センサ部（フォトセンサ）１のＮ型の電荷蓄積領域１４に対応する位置に形成されている。
【００２２】
そして、最下層のＤＳＲ領域２１は、隣接する画素に跨って、平面的には、少なくとも撮像領域４全体にわたって形成する。
なお、このＤＳＲ領域２１は、図１の出力部６には形成しないことが望ましい。
このように、少なくとも撮像領域４全体にＤＳＲ領域２１を形成しているので、このＤＳＲ領域２１をイオン注入により形成する際に、微細な線幅のレジストマスクを必要としない。
【００２３】
本実施の形態の固体撮像素子は、例えば次のようにして製造することができる。
【００２４】
まず、従来公知の方法により、シリコン基板等の半導体基体１１に、ＯＦＢとなるＰ型の不純物領域１２、チャネルストップ領域３、垂直転送レジスタ領域２をそれぞれ形成する。
次に、所望のエネルギー（比較的高いエネルギー）とドーズ量にて、少なくとも撮像領域４全体にわたってＮ型不純物をイオン注入し、最下層のＤＳＲ領域２１を形成する（以上、図３Ａ参照）。
【００２５】
次に、図３Ｂに示すように、ホトリソグラフィーにより、画素毎のＤＳＲ領域を形成するためのマスクとなるパターンのレジスト３１を形成する。
ここでは、既に先の工程において、高いエネルギーのイオン注入が終了しているため、レジスト３１の膜厚を、従来の図６に示した構成を製造する場合と比較して、薄くすることが可能になり、レジスト３１の線幅や位置ずれについての制御性を充分持たせることができる。
【００２６】
次に、図４Ｃに示すように、レジスト３１をマスクとして用いて、所望のエネルギーとドーズ量にて、Ｎ型不純物のイオン注入３２を行うことにより、画素毎の２層のＤＳＲ領域２２，２３を順次形成する。
【００２７】
続いて、従来と同様の方法により、図４Ｄに示すように、ゲート絶縁膜１６上の転送電極（ゲート電極）１７、受光センサ部（フォトセンサ）１のＮ型の電荷蓄積領域１４及びＰ型の正電荷蓄積領域１５、層間絶縁膜１８とその上の遮光膜１９を、それぞれ形成する。
その後は、必要に応じて、絶縁層、平坦化層、カラーフィルタ、オンチップレンズを形成する。
このようにして、図１及び図２に示した本実施の形態の固体撮像素子を製造することができる。
【００２８】
なお、工程の順序は、図３Ａ〜図４Ｄに示した順序に限定されないが、最下層のＤＳＲ領域２１を形成する撮像領域４全体へのイオン注入工程は、転送電極（ゲート電極）１７を形成する工程の前に行うようにする。
【００２９】
上述の本実施の形態によれば、最下層のＤＳＲ領域２１が、隣接する画素に跨って、少なくとも撮像領域４全体に形成されていることにより、この最下層のＤＳＲ領域２１を形成する際には、線幅の微細なレジストマスクを用いる必要がない。
このため、その上の２層のＤＳＲ領域２２，２３を形成するためのマスクとなるレジスト３１は、高いエネルギーのイオン注入に耐える必要がなくなるため、従来の図６に示した構成を製造する場合と比較して、薄くすることが可能になる。
これにより、レジスト３１のパターンが微細になっても、パターン線幅のばらつきを抑え、位置合わせの精度を確保することができ、２層のＤＳＲ領域２２，２３の位置精度を従来よりも向上することができることから、画素毎の特性のバラツキを低減することができる。
【００３０】
そして、受光センサ部（フォトセンサ）１の電荷蓄積領域１４の下にＤＳＲ領域２１，２２，２３を形成したことにより、受光センサ部１の電荷の蓄積量を増やすことができ、これにより感度を向上することができる。
さらに、最下層のＤＳＲ領域２１を形成する際には、線幅の微細なレジストマスクを用いる必要がなくなるため、半導体基体１１のより奥深くへＤＳＲ領域２１を形成することが可能になる。これにより、さらなる感度の向上が期待される。
【００３１】
即ち、本実施の形態によれば、固体撮像素子の画素サイズの縮小化により受光センサ部（フォトセンサ）１の面積が減少しても、良好な特性を得ることができると共に、受光センサ部（フォトセンサ）１の面積の減少による電荷の蓄積量の減少を補って、充分な蓄積量を確保することが可能になる。
従って、容易に画素サイズを縮小化することができ、これにより固体撮像素子の多画素化や小型化を図ることができる。
【００３２】
また、レジスト３１のパターンが微細になっても、パターン線幅のばらつきを抑え、位置合わせの精度を確保することができ、画素毎の特性のバラツキを低減することができることにより、容易に安定して固体撮像素子を製造することが可能になり、製造歩留まりを向上することができる。
【００３３】
そして、最下層のＤＳＲ領域２１の形成工程を変更するだけであるため、製造条件も従来とほとんど変更することなく製造することが可能である。
【００３４】
さらにまた、本実施の形態の構成によれば、最下層のＤＳＲ領域２１が少なくとも撮像領域４全体に形成されていることにより、シャッタ電圧を低減することも可能になると考えられる。
【００３５】
なお、上述の実施の形態では、撮像領域全体に形成されたＤＳＲ領域２１を１層、画素毎に形成されたＤＳＲ領域２２，２３を２層としたが、ＤＳＲ領域の層の数はこれに限定されるものではない。
本発明では、複数層のＤＳＲ領域が形成され、これら複数層のうち少なくとも最下層のＤＳＲ領域が、少なくとも撮像領域全体にわたって形成されている構成を含む。
また、本発明は、１層のＤＳＲ領域が少なくとも撮像領域全体にわたって形成されている構成をも含む。
【００３６】
次に、本発明の他の実施の形態として、固体撮像素子の概略構成図（撮像領域の断面図）を図５に示す。
【００３７】
本実施の形態では、特に、受光センサ部（フォトセンサ）１の電荷蓄積領域１４の下の３層のＮ型の不純物領域（ＤＳＲ領域）２１，２２，２３を、いずれも（深さに関係なく）、隣接する画素に跨って、少なくとも撮像領域全体に形成している。
その他の構成は、図１及び図２に示した先の実施の形態の固体撮像素子と同様であるので、同一符号を付して重複説明を省略する。
【００３８】
この場合には、３層のＤＳＲ領域２１，２２，２３を形成する撮像領域全体へのイオン注入工程を、転送電極（ゲート電極）１７を形成する工程の前に行うようにする。
【００３９】
なお、本実施の形態においては、垂直転送レジスタ２等のポテンシャルへ及ぼす影響が大きくならないようにするため、最上層のＤＳＲ領域２３は、垂直転送レジスタ（転送チャネル領域）２に近い浅い位置にし過ぎないことが望ましい。
【００４０】
上述の本実施の形態によれば、先の実施の形態と同様に、受光センサ部（フォトセンサ）１の電荷蓄積領域１４の下にＤＳＲ領域２１，２２，２３を形成したことにより、受光センサ部１の電荷の蓄積量を増やして、感度を向上することができる。
これにより、固体撮像素子の画素サイズの縮小化により受光センサ部（フォトセンサ）１の面積が減少しても、充分な蓄積量を確保することが可能になる。
【００４１】
さらに、本実施の形態によれば、３層のＤＳＲ領域２１，２２，２３をいずれも撮像領域全体に形成しており、各画素毎に形成したＤＳＲ領域がないため、製造時のレジストマスクの線幅や合わせずれの影響を完全になくすことができる利点を有している。
これにより、半導体基体１１のより奥深くへＤＳＲ領域２１，２２，２３を形成することが可能になり、さらなる感度の向上が期待される。
また、製造時のレジストマスクの線幅や合わせずれの影響を完全になくして、画素毎の特性のバラツキを大幅に低減することができることにより、容易に安定して固体撮像素子を製造することが可能になり、製造歩留まりを向上することができる。
【００４２】
従って、本実施の形態によれば、容易に画素サイズを縮小化することができ、これにより固体撮像素子の多画素化や小型化を図ることができる。
【００４３】
さらにまた、本実施の形態の構成によれば、ＤＳＲ領域２１，２２，２３が少なくとも撮像領域４全体に形成されていることにより、シャッタ電圧を低減することも可能になると考えられる。
【００４４】
上述の各実施の形態では、それぞれの各ＤＳＲ領域２１，２２，２３間や、最上層のＤＳＲ領域２３と電荷蓄積領域１４との間を、共に上下に離間して形成しているが、本発明では、前記特許文献１の図１と同様に、これらの一部又は全部を上下に接続して形成しても構わない。
その場合でも、ＤＳＲ領域の最深部を、少なくとも撮像領域全体にわたって形成すればよい。
【００４５】
また、上述の各実施の形態では、ＣＣＤ固体撮像素子に本発明を適用したが、その他の構成にも本発明を適用することができる。
例えば、ＣＭＯＳ型固体撮像素子にも本発明を適用することができる。
【００４６】
また、本発明を、受光センサ部の電荷蓄積領域をＰ型とした固体撮像素子に適用する場合には、少なくとも撮像領域全面に形成する不純物領域として、Ｐ型の不純物領域を形成する。
即ち、受光センサ部の電荷蓄積領域と同じ導電型の不純物領域を形成すればよい。
【００４７】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施の形態の固体撮像素子の概略構成図（平面図）である。
【図２】図１のＡ−Ａにおける断面図である。
【図３】Ａ、Ｂ  図１及び図２の固体撮像素子の製造工程を示す工程図である。
【図４】Ｃ、Ｄ  図１及び図２の固体撮像素子の製造工程を示す工程図である。
【図５】本発明の他の実施の形態の固体撮像素子の概略構成図（撮像領域の断面図）である。
【図６】電荷蓄積領域の下にＮ型の不純物領域を形成したＣＣＤ固体撮像素子の概略断面図である。
【符号の説明】
【００４９】
１  受光センサ部（フォトセンサ）、２  垂直転送レジスタ（転送チャネル領域）、３  チャネルストップ領域、４  撮像領域、５  水平転送レジスタ、６  出力部、９  読み出しゲート部、１１  半導体基体、１２  Ｐ型の不純物領域（ＯＦＢ）、１４  電荷蓄積領域、１５  正電荷蓄積領域、１６  ゲート絶縁膜、１７  転送電極（ゲート電極）、１９  遮光膜、２１，２２，２３  Ｎ型の不純物領域（ＤＳＲ領域）、３１  レジスト
【図１】
2005317768.tif 000003
【図２】
2005317768.tif 000004
【図３】
2005317768.tif 000005
【図４】
2005317768.tif 000006
【図５】
2005317768.tif 000007
【図６】
2005317768.tif 000008