(57)【要約】    【課題】      変調精度を向上させることができるＰＬＬ変調回路及びポーラ変調装置を提供すること。    【解決手段】  第１及び第２のキャリブレーション信号３０８、３０９は、ＰＬＬ部１００Ａの分周部１０２及び加算器１１６に与えられ、復調器１１１で復調され、低域通過フィルタ１１３及び高域通過フィルタ１１４を通過した後に変調信号制御回路１１５に与えられる。変調信号制御回路１１５は、第１及び第２のキャリブレーション信号３０８、３０９の位相及び振幅を比較して制御情報３１８が生成して変調信号調整部１０６に与える。変調信号調整部１０６は、制御情報３１８を保持し、変調動作時に保持した制御情報３１８に基づいて分周器１０２及び加算器１１６に与えられる第１の変調入力信号又は第２の変調入力信号の値を制御する。  【選択図】      図１
2005304004.tif 000002
【特許請求の範囲】
【請求項１】
電圧制御発振器と、前記電圧制御発振器の出力信号を分周する分周器と、前記分周器の出力信号と基準信号とを比較する位相比較器と、前記位相比較器の出力を平均化するループフィルタと、前記ループフィルタの出力と第２の変調入力信号を加算して前記電圧制御発振器に与える加算器と、を有するＰＬＬ部と、
入力される変調信号に基づいて前記ＰＬＬ部の前記分周器に入力する第１の変調信号を生成する第１の変調信号生成部と、
前記変調信号に基づいて前記ＰＬＬ部の前記加算器に入力する前記第２の変調信号を生成する第２の変調信号生成部と、
前記ＰＬＬ部の前記分周器に入力するＰＬＬ帯域内の信号である第１のキャリブレーション信号を生成する第１のキャリブレーション信号生成部と、
前記ＰＬＬ部の前記加算器に入力するＰＬＬ帯域外の信号である第２のキャリブレーション信号を生成する第２のキャリブレーション信号生成部と、
前記第１のキャリブレーション信号と前記第２のキャリブレーション信号の変調度及び時間差の調整時に前記電圧制御発振器の出力信号を復調する復調器と、
前記復調器によって復調された復調信号からの高域周波数を遮断する低域通過フィルタと、
前記復調信号からの低域周波数を遮断する高域通過フィルタと、
前記低域通過フィルタ及び前記高域通過フィルタの出力の振幅及び位相を比較して制御情報を生成する変調信号制御回路と、
前記制御情報に基づいて前記第１の変調入力信号又は前記第２の変調入力信号を調整する変調信号調整部と、
を具備することを特徴とするＰＬＬ変調回路。
【請求項２】
前記第１のキャリブレーション信号及び前記第２のキャリブレーション信号は正弦波信号であることを特徴とする請求項１に記載のＰＬＬ変調回路。
【請求項３】
前記第１のキャリブレーション信号及び前記第２のキャリブレーション信号の周波数は、一方のものが他方のものの整数倍であることを特徴とする請求項１に記載のＰＬＬ変調回路。
【請求項４】
振幅変調信号を生成する振幅変調信号生成部と、ＰＬＬ変調回路と、前記ＰＬＬ変調回路から出力される高周波変調信号を位相変調信号として入力し前記振幅変調信号の電圧値に応じて前記位相変調信号を変調して送信出力信号を生成する非線形電力増幅器と、を具備するポーラ変調装置であって、
前記ＰＬＬ変調回路は、
電圧制御発振器と、前記電圧制御発振器の出力信号を分周する分周器と、前記分周器の出力信号と基準信号とを比較する位相比較器と、前記位相比較器の出力を平均化するループフィルタと、前記ループフィルタの出力と第２の変調入力信号を加算して前記電圧制御発振器に与える加算器と、を有するＰＬＬ部と、
入力される変調信号に基づいて前記ＰＬＬ部の前記分周器に入力する第１の変調信号を生成する第１の変調信号生成部と、
前記変調信号に基づいて前記ＰＬＬ部の前記加算器に入力する前記第２の変調信号を生成する第２の変調信号生成部と、
前記ＰＬＬ部の前記分周器に入力するＰＬＬ帯域内の信号である第１のキャリブレーション信号を生成する第１のキャリブレーション信号生成部と、
前記ＰＬＬ部の前記加算器に入力するＰＬＬ帯域外の信号である第２のキャリブレーション信号を生成する第２のキャリブレーション信号生成部と、
前記第１のキャリブレーション信号と前記第２のキャリブレーション信号の変調度及び時間差の調整時に前記電圧制御発振器の出力信号を復調する復調器と、
前記復調器によって復調された復調信号からの高域周波数を遮断する低域通過フィルタと、
前記復調信号からの低域周波数を遮断する高域通過フィルタと、
前記低域通過フィルタ及び前記高域通過フィルタの出力の振幅及び位相を比較して制御情報を生成する変調信号制御回路と、
前記制御情報に基づいて前記第１の変調入力信号又は前記第２の変調入力信号を調整する変調信号調整部と、
を具備することを特徴とするポーラ変調装置。
【請求項５】
請求項４に記載のポーラ変調装置と、
受信信号を復調する受信処理部と、
アンテナと、
前記ポーラ変調装置から前記アンテナへの送信信号の供給と前記アンテナから前記受信処理部への受信信号の供給とを切り替える送受切替部と、
を具備する無線通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信装置におけるＰＬＬ変調回路及びポーラ変調装置に関するものである。
【背景技術】
【０００２】
一般に、ＰＬＬ（Phase Locked Loop）変調回路には、低コスト、低消費電力、低ノイズ特性及び高い変調精度が要求される。ＰＬＬ変調回路の変調精度を高めるには、ＰＬＬの周波数帯域幅（ＰＬＬ帯域幅）を変調信号の周波数帯域幅（変調帯域幅）より広帯域とすることが望ましい。
【０００３】
しかしながら、ＰＬＬ変調回路の帯域幅を広帯域にするとノイズ特性の劣化を招く。そこで、広帯域のＰＬＬ変調回路を実現する技術として、ＰＬＬ変調回路の帯域幅を変調信号の帯域幅より狭く設定し、ＰＬＬ変調回路の帯域内の変調とＰＬＬ変調回路の帯域外の変調を異なる二箇所で行う二点変調が提案された（例えば、特許文献１参照）。
【０００４】
図１２は、従来の広帯域のＰＬＬ変調回路の構成を示すブロック図である。図１２に示すように、従来のＰＬＬ変調回路は、制御電圧端子（Ｖｔ）に印加される電圧に応じて発振周波数が変化するＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）１と、ＶＣＯ１から出力されるＲＦ変調信号（高周波変調信号）の周波数を分周する分周器２と、分周器２の出力信号と基準信号の位相を比較しその位相差に応じた信号を出力する位相比較器４と、位相比較器の出力信号を平均化するループフィルタ３と、を含むＰＬＬ部を具備している。
【０００５】
さらに、従来のＰＬＬ変調回路は、変調信号に基づき変調感度の特性に応じた信号を出力する変調感度テーブル７と、制御部６からの利得制御信号に応じて出力信号の利得を調整しつつ変調感度テーブル７の出力信号をアナログ電圧に変換するＤ／Ａ変換器１０と、変調感度テーブル７からの出力信号にチャネル選択情報を加算した信号をデルタシグマ変調し分周比として分周器２へ出力するデルタシグマ変調器９と、制御電圧端子（Ｖt）の電圧値をディジタル信号に変換して制御部６に出力するＡ／Ｄ変換器１１とを備えている。
【０００６】
ここで、二点変調の変調精度に影響を与える要因について説明する。変調精度に影響を与える主な要因として、変調度と二点間の時間差が挙げられる。まず、変調度について説明する。
【０００７】
二点変調は、前述したように変調を異なる二箇所で行う方式である。図２に、二点変調を用いたＰＬＬ変調回路の周波数特性を示す。ここで、ＰＬＬ変調回路の伝達関数をＨ（s）（ただし、s = jω）とする。Ｈ（s）は図２に示すような低域通過特性を有する。分周器２に設定する分周比に加えられた変調信号は、伝達関数Ｈ（s）の低域通過フィルタにより高域周波数成分が遮断され、低域周波数成分のみを通過させる。一方、ＶＣＯ１の制御電圧端子に加えられた変調信号は、図２に示すような伝達関数１-Ｈ（s）の高域通過フィルタにより低域周波数成分が遮断され、高域周波数成分のみを通過させる。
【０００８】
これら二つの変調成分はＶＣＯ１の制御電圧端子で加算されるため、変調信号には等価的に図２の破線で示したフラットな特性がかけられてＶＣＯ１に与えられることになる。その結果、ＶＣＯ１からはＰＬＬ変調回路の帯域外まで及ぶ広帯域なＲＦ変調信号３０７を出力させることが可能になる。
【０００９】
ここで、変調信号にフラットな特性がかけられなくなる場合について説明する。フラットな特性が保持できないことはすなわち、変調精度の低下を招く。
【００１０】
特性がフラットでなくなるのは、ＶＣＯ１の制御電圧端子に入力する変調信号の振幅が、ＶＣＯ１の変調感度と整合がとれていない時である。変調感度とは、ＶＣＯ１の制御電圧端子に入力する変調信号の振幅を、ＶＣＯ１から出力されるＲＦ変調信号３０７の周波数偏移に変換した変換利得のことを指す。単位は[Ｈz/Ｖ]である。また、このときの変調信号の周波数と最大周波数偏移との比を変調度と呼ぶ。
【００１１】
変調感度と整合がとれていないと、図３に示すように伝達関数１-Ｈ（s）が変動することになる。図３は、伝達関数１-Ｈ（s）にａ倍のズレ量が掛けられた伝達関数を示している。この場合、図３の破線で示されているように、高域周波数では利得が高くなっており、Ｈ（s）との合成特性がフラットでなくなる。これは、変調精度を劣化させる要因となる。
【００１２】
図４に、一般的なＶＣＯの制御電圧に対する出力周波数の変化を表す特性の一例を示す。変調感度は、この電圧−周波数特性の傾きで表される。図４より、ＶＣＯは発振周波数によって変調感度が異なることがわかる。
【００１３】
図５は一般的なＶＣＯの発振周波数に対する変調感度の特性を示した図である。図５より、発振周波数によって変調感度が変化することがわかる。
【００１４】
ここで、ＶＣＯの変調感度が発振周波数ごとに異なる特性に起因して、制御電圧（変調信号の振幅）を変化させる必要が生じる場合の一例を説明する。ＶＣＯ１の周波数２ＧＨzにおける変調感度が１００ＭＨz/Ｖで、変調信号の最大周波数偏移が５ＭＨzであると仮定する。この場合、制御電圧端子には最大振幅５０ｍＶの信号を入力する必要がある。ところがＶＣＯ１の周波数が２．１ＧＨzの時に変調感度が８０ＭＨz/Ｖになったとする。この場合、制御電圧端子には最大振幅６２．５ｍＶの信号を入力する必要がある。すなわち、異なる発振周波数において同等の周波数偏移を持つＲＦ変調信号を得るには、ＶＣＯの制御電圧端子に入力する変調信号の振幅をＶＣＯの発振周波数に応じて変化させ、変調度を調整する必要がある。
【００１５】
なお、分周器２に設定する分周比に含まれる変調成分に対しての変調感度は基準信号の周波数になり、ＶＣＯ１の周波数に対して変化しない。たとえば、ＶＣＯ１の周波数が２ＧＨzで、基準信号の周波数が１ＭＨz、変調信号の最大周波数偏移が５ＭＨzであると仮定した場合を例にとって説明する。この場合、最大の分周比の変化幅は５となる。したがって、この計算にＶＣＯ１の周波数は無関係である。
【００１６】
図１２の従来のＰＬＬ変調回路においては、ＶＣＯ１の発振周波数に対する変調感度の特性を変調感度テーブル７として保持し、チャネル周波数が変化した際に制御電圧の変動分を計算することで変調度の補正を行い、Ｄ／Ａ変換器の利得を調整している。
【００１７】
変調感度の特性は、ＶＣＯを構成する素子の値が製造上の個体差（ばらつき）によって変化するため、ＬＳＩごとに異なる。従来のＰＬＬ変調回路においては、これらのばらつきに起因するＬＳＩごとの変調感度特性の変動に対処するため、周波数に対する変調感度をＬＳＩごとに測定し、変調感度テーブル７へ保持する必要がある。
【００１８】
変調感度テーブル７を準備するためには、使用する全てのチャネルの周波数に対する変調感度を測定する必要があり、それにはＰＬＬ変調回路の周波数切換を測定ポイントの数だけ行うこととなる。従って、変調感度テーブル７の準備には多大の時間を要し、製造コストの増大を招く可能性がある。
【００１９】
次に、二点間の時間差について説明する。二点変調では、変調を二箇所で行った後に、それぞれの変調信号の値を加算し、ＶＣＯの制御電圧端子へ入力する。この時、変調した信号間に時間差が生じていると変調精度が低下する。
【００２０】
上記従来のＰＬＬ変調回路においては、二点間の時間差の調整方法に関して記載されていないため、適切なタイミングの設定が困難である。  
【特許文献１】米国特許第６,２１１,７４７号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかしながら、従来のＰＬＬ変調回路においては、上述のように変調度の低下及び二点間の時間差が生じるため、変調精度を向上させることが困難であるという問題がある。
【００２２】
本発明は、かかる点に鑑みてなされたものであり、変調精度を向上させることができるＰＬＬ変調回路及びポーラ変調装置を提供することを目的とする。
【課題を解決するための手段】
【００２３】
本発明の第１の態様に係るＰＬＬ変調回路は、電圧制御発振器と前記電圧制御発振器の出力信号を分周する分周器と前記分周器の出力信号と基準信号とを比較する位相比較器と前記位相比較器の出力を平均化するループフィルタと前記ループフィルタの出力と第２の変調入力信号を加算して前記電圧制御発振器に与える加算器とを有するＰＬＬ部と、入力される変調信号に基づいて前記ＰＬＬ部の前記分周器に入力する第１の変調信号を生成する第１の変調信号生成部と、前記変調信号に基づいて前記ＰＬＬ部の前記加算器に入力する前記第２の変調信号を生成する第２の変調信号生成部と、前記ＰＬＬ部の前記分周器に入力するＰＬＬ帯域内の信号である第１のキャリブレーション信号を生成する第１のキャリブレーション信号生成部と、前記ＰＬＬ部の前記加算器に入力するＰＬＬ帯域外の信号である第２のキャリブレーション信号を生成する第２のキャリブレーション信号生成部と、前記第１のキャリブレーション信号と前記第２のキャリブレーション信号の変調度及び時間差の調整時に前記電圧制御発振器の出力信号を復調する復調器と、前記復調器によって復調された復調信号からの高域周波数を遮断する低域通過フィルタと、前記復調信号からの低域周波数を遮断する高域通過フィルタと、前記低域通過フィルタ及び前記高域通過フィルタの出力の振幅及び位相を比較して制御情報を生成する変調信号制御回路と、前記制御情報に基づいて前記第１の変調入力信号又は前記第２の変調入力信号を調整する変調信号調整部と、を具備する構成を採る。
【００２４】
この構成によれば、第１のキャリブレーション信号と第２のキャリブレーション信号を復調し低域通過フィルタ及び前記高域通過フィルタを通過させた後の出力の振幅及び時間差を比較して変調信号調整部の制御情報を生成し、この制御情報に基づいて第１の変調入力信号又は第２の変調入力信号を調整することにより、変調精度を向上させたＰＬＬ変調回路を提供できる。
【００２５】
本発明の第２の態様に係るＰＬＬ変調回路は、本発明の第１の態様において、前記第１のキャリブレーション信号及び前記第２のキャリブレーション信号が正弦波信号である構成を採る。
【００２６】
この構成によれば、本発明の第１の態様の効果を有し、かつ、第１のキャリブレーション信号及び第２のキャリブレーション信号が正弦波信号であるため、第１のキャリブレーション信号と第２のキャリブレーション信号を復調し低域通過フィルタ及び前記高域通過フィルタを通過させた後の出力の振幅及び位相を比較する時に振幅及び位相の差を正確に検出することができる。
【００２７】
本発明の第３の態様に係るＰＬＬ変調回路は、本発明の第１の態様において、前記第１のキャリブレーション信号及び前記第２のキャリブレーション信号の周波数の一方のものが他方のものの整数倍である構成を採る。
【００２８】
この構成によれば、本発明の第１の態様の効果を有し、かつ、第１のキャリブレーション信号及び第２のキャリブレーション信号の周波数は、一方のものが他のものの整数倍であるため、調整に要する時間を短縮できる。
【００２９】
本発明の第４の態様に係るポーラ変調装置は、振幅変調信号を生成する振幅変調信号生成部と、ＰＬＬ変調回路と、前記ＰＬＬ変調回路から出力される高周波変調信号を位相変調信号として受けて前記振幅変調信号の電圧値に応じて前記位相変調信号を変調して送信出力信号を生成する非線形電力増幅器と、を具備するポーラ変調装置であって、前記ＰＬＬ変調回路は、電圧制御発振器と前記電圧制御発振器の出力信号を分周する分周器と前記分周器の出力信号と基準信号とを比較する位相比較器と前記位相比較器の出力を平均化するループフィルタと前記ループフィルタの出力と第２の変調入力信号を加算して前記電圧制御発振器に与える加算器とを有するＰＬＬ部と、入力される変調信号に基づいて前記ＰＬＬ部の前記分周器に入力する第１の変調信号を生成する第１の変調信号生成部と、前記変調信号に基づいて前記ＰＬＬ部の前記加算器に入力する前記第２の変調信号を生成する第２の変調信号生成部と、前記ＰＬＬ部の前記分周器に入力するＰＬＬ帯域内の信号である第１のキャリブレーション信号を生成する第１のキャリブレーション信号生成部と、前記ＰＬＬ部の前記加算器に入力するＰＬＬ帯域外の信号である第２のキャリブレーション信号を生成する第２のキャリブレーション信号生成部と、前記第１のキャリブレーション信号と前記第２のキャリブレーション信号の変調度及び時間差の調整時に前記電圧制御発振器の出力信号を復調する復調器と、前記復調器によって復調された復調信号からの高域周波数を遮断する低域通過フィルタと、前記復調信号からの低域周波数を遮断する高域通過フィルタと、前記低域通過フィルタ及び前記高域通過フィルタの出力の振幅及び位相を比較して制御情報を生成する変調信号制御回路と、前記制御情報に基づいて前記第１の変調入力信号又は前記第２の変調入力信号を調整する変調信号調整部と、を具備する構成を採る。
【００３０】
この構成によれば、第１のキャリブレーション信号と第２のキャリブレーション信号を復調し低域通過フィルタ及び前記高域通過フィルタを通過させた後の出力の振幅及び時間差を比較して変調信号調整部の制御情報を生成し、この制御情報に基づいて第１の変調入力信号又は第２の変調入力信号を調整することにより、変調精度を向上させたポーラ変調装置を提供できる。
【００３１】
本発明の第５の態様に係る無線通信機器は、本発明の第４の態様に係るポーラ変調装置と、受信信号を復調する受信処理部と、アンテナと、前記ポーラ変調装置から前記アンテナへの送信信号の供給と、前記アンテナから前記受信処理部への受信信号の供給とを切り替える送受切替部とを具備する構成を採る。
【００３２】
この構成によれば、変調精度を向上させることができるＰＬＬ変調回路及びポーラ変調装置を搭載した無線通信機器となるので、高精度・高品質な送信信号による通話が可能となる。
【発明の効果】
【００３３】
本発明によれば、変調精度を向上させることができるＰＬＬ変調回路及びポーラ変調装置を提供することができる。
【発明を実施するための最良の形態】
【００３４】
次に、本発明の実施の形態について、図面を参照して詳細に説明する。
【００３５】
（実施の形態１）
図１は、本発明の実施の形態１に係るＰＬＬ変調回路の構成を示すブロック図である。図１に示すように、本発明の実施の形態１に係るＰＬＬ変調回路１００は、ＰＬＬ部１００Ａを具備している。ＰＬＬ部１００Ａは、電圧制御発振器（以下、ＶＣＯ）１０１、分周器１０２、位相比較器１０４、ループフィルタ１０３及び加算器１１６を有している。
【００３６】
ＶＣＯ１０１は、制御電圧端子に入力される電圧に応じて発振周波数を変化させる。分周器１０２は、ＶＣＯ１０１から出力されるＲＦ変調信号３０７の周波数を分周する。位相比較器１０４は、分周器１０２の出力信号３０４と基準信号３０６の位相を比較して位
相差に応じた信号３０１を出力する。ループフィルタ１０３は、位相比較器１０４の出力信号３０１を平均化した信号３０２を出力する。加算器１１６は、ループフィルタ１０３からの信号３０２の値と変調信号３０５の値とを加算してＶＣＯ１０１への入力信号３０３を生成する。
【００３７】
また、本発明の実施の形態１に係るＰＬＬ変調回路１００は、キャリブレーション信号生成部１０９、セレクタ１０７、１０８、分周比生成部１０５、変調信号調整部１０６及び動作切替制御部１１００を具備している。
【００３８】
変調信号生成部１１０は、変調信号を生成する。キャリブレーション信号生成部１０９は、キャリブレーション信号３０８及び３０９を生成する。セレクタ１０７、１０８は、動作切替制御部１１００からの選択指示信号１１０１に応じて、キャリブレーション信号３０８、３０９及び変調信号３１０のいずれか一方を選択する。分周比生成部１０５は、セレクタ１０７の出力信号３１１とキャリア周波数データ３１９とを合成して分周比３１３を生成する。変調信号調整部１０６は、セレクタ１０８の出力信号３１２と制御情報３１８とに基づいて変調度及び時間差の調整された変調信号３０５を出力する。
【００３９】
動作切替制御部１１００は、キャリブレーション信号３０８、３０９の選択を指示する選択指示信号１１０１と、変調信号３１０の選択を指示する選択指示信号１１０１とを交互に生成してセレクタ１０７、１０８に与える。セレクタ１０７、１０８は、キャリブレーション信号３０８、３０９の選択を指示する選択指示信号１１０１に応じて、キャリブレーション信号３０８、３０９を選択して分周比生成部１０５及び変調信号調整部１０６に与える。また、セレクタ１０７、１０８は、変調信号３１０の選択を指示する選択指示信号１１０１に応じて、変調信号３１０を選択して分周比生成部１０５及び変調信号調整部１０６に与える。
【００４０】
動作切替制御部１１００がキャリブレーション信号３０８、３０９の選択を指示する選択指示信号１１０１を生成している時は、変調信号３０５の調整の動作を実行する調整動作時である。また、動作切替制御部１１００が変調信号３１０の選択を指示する選択指示信号１１０１を生成している時は、変調の動作を実行する変調動作時である。
【００４１】
さらに、本発明の実施の形態１に係るＰＬＬ変調回路１００は、復調器１１１、Ａ／Ｄ変換器１１２、低域通過フィルタ１１３、高域通過フィルタ１１４及び変調信号制御回路１１５を具備している。
【００４２】
復調器１１１、Ａ／Ｄ変換器１１２、低域通過フィルタ１１３、高域通過フィルタ１１４及び変調信号制御回路１１５は、動作切替制御部１１００がキャリブレーション信号３０８、３０９の選択を指示する選択指示信号１１０１を生成している時にのみ、すなわち、調整動作時にのみ動作を実行する。
【００４３】
復調器１１１は、ＶＣＯ１０１が出力するＲＦ変調信号３０７を復調する。Ａ／Ｄ変換器１１２は、復調器１１１の出力信号３１４をディジタル信号に変換する。低域通過フィルタ１１３は、Ａ／Ｄ変換器１１２の出力信号３１５についてＰＬＬ変調回路１００の帯域外の高域周波数成分を遮断した信号３１６を生成する。高域通過フィルタ１１４は、Ａ／Ｄ変換器１１２の出力信号３１５におけるＰＬＬ変調回路１００の帯域内の低域周波数成分を遮断した信号３１７を生成する。変調信号制御回路１１５は、低域通過フィルタ１１３の出力信号３１６及び高域通過フィルタ１１４の出力信号３１７の位相及び振幅を比較して変調信号調整部１０６に対して制御情報３１８を送信する。
【００４４】
また、キャリブレーション信号生成部１０９は、二種類のキャリブレーション信号３０８及び３０９を出力する。図１では、キャリブレーション信号３０８はセレクタ１０７に入力され、キャリブレーション信号３０９はセレクタ１０８に入力される。
【００４５】
次に、本実施の形態１に係るＰＬＬ変調回路１００の変調動作について説明する。変調動作時には、セレクタ１０７及び１０８は変調信号生成部１１０から出力された変調信号３１０を選択して出力する。セレクタ１０７から出力された出力信号（変調信号）３１１は、分周比生成部１０５で分周器１０２に対する分周比を生成してＰＬＬ部１００Ａに対して変調をかける。
【００４６】
また、セレクタ１０８から出力された出力信号（変調信号）３１２は、変調信号調整部１０６において信号３０２に対する変調度及び時間差が調整された変調信号３０５を加算器１１６に入力して、ＶＣＯ１０１の入力信号３０３に対し変調をかけることができる。変調信号調整部１０６は、制御情報保持部を有し、初期において所定の値を前記制御情報保持部に設定し、かつ、変調信号制御回路１１５から制御情報３１８を受けとり前記制御情報保持部に保持する制御情報を更新する。そして、変調信号調整部１０６は、前記制御情報保持部に保持された前記制御情報に基づいて変調信号３１２を遅延し、かつ、変調信号３１２の利得を調整することにより、信号３０２に対する時間差及び変調度を調整した変調信号３０５を生成を生成して加算器１１６に与える。
【００４７】
このようにして、分周器１０２の分周比とＶＣＯ１０１の制御電圧を制御して変調が行われる。すなわち、異なる二箇所で変調をかけることで広帯域変調が可能となる。
【００４８】
次に、本実施の形態１に係るＰＬＬ変調回路１００における調整動作、すなわち、変調度の調整動作について説明する。
【００４９】
調整動作において用いるキャリブレーション信号３０８は、キャリブレーション信号生成部１０９で生成されたＰＬＬ変調回路１００の帯域内の周波数成分を持つ正弦波信号である。もう一方のキャリブレーション信号３０９は、キャリブレーション信号生成部１０９で生成されたＰＬＬ変調回路１００の帯域外の周波数成分を持つ正弦波信号である。また、キャリブレーション信号３０８及び３０９は同時に出力される。
【００５０】
ここで、図２は、ＰＬＬ変調回路１００の伝達関数を示す図である。分周器１０２にかけられる変調信号は、図２の伝達関数Ｈ（s）で示されるような周波数特性の低域通過フィルタ１１３によって高域周波数成分が遮断され、低域周波数成分のみを通過させる。また、ＶＣＯ１０１にかけられる変調信号は、図２の伝達関数１−Ｈ（s）で示されるように高域通過フィルタ１１４により低域周波数成分が遮断され、高域周波数成分のみを通過させる。
【００５１】
従って、キャリブレーション信号３０８及び３０９は、これらの入力に対するＰＬＬ変調回路の利得が互いに影響を及ぼさないような周波数が好ましい。例えば、図２に示すｆc１及びｆc２のように、キャリブレーション信号３０８はＰＬＬ変調回路１００の帯域外変調の利得が十分に低くなるような周波数とし、キャリブレーション信号３０９はＰＬＬ変調回路１００の帯域内変調による利得が十分に低くなるような周波数とする。
【００５２】
ここで、キャリブレーション信号生成部１０９は、キャリブレーション信号を、ｆc１とｆc２との最大周波数偏移が同じとなるように設定する。前述したように、分周比の最大変化幅と基準信号の比較周波数の積は、出力信号の最大周波数偏移となるので、ＶＣＯ１０１の制御電圧に対する変調感度が仮にばらついても、ＶＣＯ１０１の出力の振幅がばらつくことはない。
【００５３】
調整動作時において、前述のように、セレクタ１０７は、キャリブレーション信号３０８を選択して出力し、セレクタ１０８は、キャリブレーション信号３０９を選択して出力する。
【００５４】
セレクタ１０７を経由して出力された出力信号（キャリブレーション信号）３１１は、分周器１０２及び位相比較器１０４を介して、ループフィルタ１０３から出力信号３０２として出力される。まず、分周比生成部１０５は、キャリア周波数データ３１９に従い分周比を生成し、ＰＬＬ部１００Ａをキャリア周波数データ３１９に応じた周波数にロックさせる。このＰＬＬ部１００Ａがキャリア周波数データ３１９に応じた周波数にロックしたら、キャリブレーション信号生成部１０９は、ＰＬＬ変調回路１００の帯域内の周波数を持ったキャリブレーション信号３０８を出力する。
【００５５】
次に、キャリブレーション信号生成部１０９で出力されたキャリブレーション信号３０８は、セレクタ１０７を介して、分周比生成部１０５に入力され、分周比生成部１０５は分周比を生成して分周器１０２に変調をかける。
【００５６】
同時に、セレクタ１０８を経由して出力された信号（キャリブレーション信号）３１２は、変調信号調整部１０６により変調信号３０５として出力される。加算器１１６は、ループフィルタ１０３の出力信号３０２の値と変調信号調整部１０６の変調信号３０５の値を加算した出力信号３０３を出力する。
【００５７】
加算器１１６の出力信号３０３はＶＣＯ１０１に入力される。ＶＣＯ１０１は、ＰＬＬ変調回路１００の帯域内の変調信号とＰＬＬ変調回路１００の帯域外の変調信号を加算した信号３０３の周波数で変調されたＲＦ変調信号３０７を出力する。復調器１１１は、このＲＦ変調信号３０７を復調し、変調信号３１４を出力する。Ａ／Ｄ変換器１１２は、復調器からの変調信号３１４をディジタル信号に変換して信号３１５を出力する。低域通過フィルタ１１３は、Ａ／Ｄ変換器１１２からの出力信号３１５の高域周波数を遮断し信号３１６を出力する。高域通過フィルタ１１４は、Ａ／Ｄ変換器１１２からの出力信号３１５の低域周波数を遮断し信号３１７を出力する。
【００５８】
変調信号制御回路１１５は、低域通過フィルタ１１３からの出力信号３１６の値と高域通過フィルタ１１４からの出力信号３１７の値とを比較し、信号間に時間差が存在する場合には変調信号調整部１０６で時間差を補正するような制御情報３１８を生成し、かつ、信号間に振幅差が存在する場合には変調信号調整部１０６で振幅差を補正するような制御情報３１８を生成する。
【００５９】
変調信号制御回路１１５で生成された制御情報３１８は変調信号調整部１０６に送られ、変調信号調整部１０６は前記制御情報保持部の制御情報を更新する。変調信号制御回路１１５は、図１ではキャリブレーション信号３０９及び変調信号３１０の通過するセレクタ１０８の出力信号３１２に対してのみ調整を行うようになっているが、セレクタ１０７の出力信号３１１に対して調整してもよい。
【００６０】
ここで、変調信号制御回路１１５において変調度及び時間差を調整する動作及び原理について説明する。ＲＦ変調信号３０７を復調器１１１で復調した結果出力された信号３１４は、加算器１１６の出力３０３と等価である。この信号３１４に含まれているキャリブレーション信号ｆc１とｆc２を比較し振幅差及び時間差を算出することで、変調度及び二点間の時間差の調整が可能となる。
【００６１】
さらに、キャリブレーション信号の比較を容易にするため、Ａ／Ｄ変換器１１２を用いてディジタル信号に変換した後に低域通過フィルタ１１３と高域通過フィルタ１１４を用いて、キャリブレーション信号ｆc１とｆc２を分離して取り出している。ディジタル信号に変換することで、ばらつきの影響を受けずに、出力信号３１６及び出力信号３１７の振幅情報及び位相情報から振幅差及び二点間の時間差を算出することが可能となる。信号の比較に関する具体的な方法については後述する。
【００６２】
この時、キャリブレーション信号ｆc１及びｆc２の周波数は、ｆc１がＰＬＬ帯域内の周波数であること、ｆc２がＰＬＬ帯域外の周波数であることを除き特別な関係を持つことなく調整動作は可能であるが、ｆc１、ｆc２の周波数は、一方のものが他のもののＮ（Ｎは整数）倍である関係、又は、同じ特定の周波数のＮ倍である関係を有することが調整に要する時間を短縮できるから、より好ましい。
【００６３】
次に、変調信号制御回路１１５について、振幅差の検出方法と時間差の検出方法の動作例を示す。ここで用いるキャリブレーション信号ｆc１及びｆc２は、前述のようにｆc１はＰＬＬ変調回路１００の帯域外変調の利得が十分に低くなるような周波数とし、ｆc２はＰＬＬ変調回路１００の帯域内変調による利得が十分に低くなるような周波数とする。図６、７に、信号ｆc１及び信号ｆc２を示す。
【００６４】
図８は、復調器１１１で復調された信号を示したものであり、キャリブレーション信号ｆc１とｆc２を加算器１１６で加算し出力された信号３０７と等価である。この信号３１４について、十分な精度で元の信号が取り出せるようなサンプリング周波数でＡ／Ｄ変換し、低域通過フィルタ１１３及び高域通過フィルタ１１４に入力する。この操作により、信号３１６はキャリブレーション信号ｆc１と同じ周波数の信号を抽出でき、信号３１７はキャリブレーション信号ｆc２と同じ周波数の信号を抽出できる。
【００６５】
低域通過フィルタ１１３及び高域通過フィルタ１１４からの出力信号３１７及び３１８は、変調信号制御回路１１５へと入力される。図９（a）に、キャリブレーション信号ｆc１及びｆc２の間に周波数がＮ倍の関係にある場合の変調信号制御回路１１５での比較動作を示す。変調信号制御回路１１５に入力された信号の振幅差は、それぞれに信号のピークの振幅を比較することで算出することができる。また、時間差は、信号が入力された時点での位相を比較し、定期的に位相が一致すれば時間差がないことから算出することができる。図９（a）の場合は、キャリブレーション信号ｆc１の１周期ごとに信号の位相が一致する。
【００６６】
図９（ｂ）に示すように、キャリブレーション信号ｆc１及びｆc２の間に周波数Ｎ倍の関係がない場合かつ一方の信号に遅延が生じている場合は、いずれか一方の信号に遅延を与えるように変調信号制御回路１１５を通じて変調信号調整部１０６を制御し、キャリブレーション信号ｆc１及びｆc２の位相が、キャリブレーション信号ｆc１及びｆc２の周波数の最小公倍数の周期ごとに一致するようにすればよい。
【００６７】
このような本発明の実施の形態１に係るＰＬＬ変調回路１００においては、ＰＬＬ部１００Ａにおいて異なる二箇所に信号を入力して振幅差及び時間差を検出し、これらの振幅差及び時間差に基づいて変調信号３１２を補正するように変調信号調整部１０６が変調信号３１２を調整することで、変調精度を向上させることができる。また、このようなＰＬＬ変調回路１００は、たとえば、ポーラ変調システム等の変調システム、携帯通信端末装置及び無線基地局等の無線通信装置等に適用可能であり、変調精度が向上した変調システム又は無線通信装置等を提供することができる。
【００６８】
なお、復調器１１１、Ａ／Ｄ変換器１１２、低域通過フィルタ１１３、高域通過フィルタ１１４、変調信号制御回路１１５を同一のＩＣに集積化せずに、別途に復調器及び調整装置を外部に設けてもよい。また、キャリブレーション信号３０８、３０９は、正弦波信号に限定されない。
【００６９】
（実施の形態２）
図１０は、本発明の実施の形態２に係るポーラ変調装置の構成を示すブロック図である。本発明の実施の形態２においては、本発明の実施の形態１と同じ構成要素には同じ参照符号を付してその説明を省略する。
【００７０】
図１０に示すように、本発明の実施の形態２に係るポーラ変調装置２００は、本発明の実施の形態１に係るＰＬＬ変調回路１００に加え、非線形電力増幅器２０１及び振幅変調信号生成部２０２を備える。
【００７１】
ＰＬＬ変調回路１００のＶＣＯ１０１からのＲＦ変調信号３０７は、位相変調信号として非線形電力増幅器２０１に入力される。振幅変調信号生成部２０２は、振幅変調信号２０２１を生成して制御信号として非線形電力増幅器２０１に与える。非線形電力増幅器２０１は、振幅変調信号２０２１の電圧値に応じて、ＲＦ変調信号３０７を変調して送信出力信号３０７１を生成して出力する。以上のような構成とすることにより、変調精度を向上したポーラ変調装置を提供することができる。
【００７２】
なお、本発明の実施の形態２において、復調器１１１は、非線形電力増幅器２０１から出力される送信出力信号３０７１を復調してＡ／Ｄ変換器１１２、低域通過フィルタ１１３及び高域通過フィルタ１１４を介して変調信号制御回路１１５に与えるように構成してもよい。この場合には、振幅変調信号生成部２０２が振幅変調信号２０２１を非線形電力増幅器２０１に与えない状態で、復調器１１１が非線形電力増幅器２０１から出力される送信出力信号３０７１を復調する必要がある。
【００７３】
（実施の形態３）
図１１は、本発明の実施の形態３に係る無線通信機器の構成を示すブロック図である。本発明の実施の形態３においては、本発明の実施の形態２と同じ構成要素には同じ参照符号を付してその説明を省略する。
【００７４】
図１１に示すように、本発明の実施の形態３に係る無線通信機器４００は、本発明の実施の形態２に係るポーラ変調装置２００のＰＬＬ変調回路１００、非線形電力増幅器２０１及び振幅変調信号生成部２０２に加え、送受信切替器４０１、アンテナ４０２及び受信装置４０３を具備しており、送受信切替器４０１は、ポーラ変調装置２００のＰＬＬ変調回路１００からアンテナ４０２への送信信号の供給と、アンテナ４０２から受信装置４０３への受信信号の供給とを切り替える。
【００７５】
非線形電力増幅器２０１は、送信出力信号３０７１を送受信切替器４０１に与える。送受信切替器４０１は、非線形電力増幅器２０１からの送信出力信号３０７１を受けてアンテナ４０２に与える。アンテナ４０２は、送受信切替器４０１からの送信出力信号３０７１を受けて無線送信信号を生成して送信する。
【００７６】
また、アンテナ４０２は、相手の無線通信機器からの送信信号を受けて受信信号を生成して送受信切替器４０１に与える。送受信切替器４０１は、アンテナ４０２からの受信信号を受けて受信装置４０３に与える。
【００７７】
以上の構成によれば、変調精度を向上させることができるＰＬＬ変調回路及びポーラ変調装置を搭載した無線通信機器となるので、高精度・高品質な送信信号による通話が可能となる。
【産業上の利用可能性】
【００７８】
本発明は、移動無線機及び無線基地局装置等の無線通信装置等に有用である。
【図面の簡単な説明】
【００７９】
【図１】本発明の実施の形態１に係るＰＬＬ変調回路の構成を示すブロック図
【図２】ＰＬＬ変調回路の動作説明のための周波数特性を示す図
【図３】ＰＬＬ変調回路の動作説明のための周波数特性を示す図
【図４】一般的なＶＣＯの制御電圧に対する出力信号周波数の変化を表す特性の一例を示す図
【図５】一般的なＶＣＯの発振周波数に対する変調感度の特性を示した図
【図６】変調度調整の動作説明のためのＰＬＬ変調回路の帯域内入力信号を示す図
【図７】変調度調整の動作説明のためのＰＬＬ変調回路の帯域外入力信号を示す図
【図８】変調度調整の動作説明のための加算された信号を示す図
【図９】（ａ）変調度調整及び時間差調整の動作説明のための振幅差及び位相差の算出を説明するための図、（ｂ）変調度調整及び位相差調整の動作説明のための振幅差及び位相差の算出を説明するための他の図
【図１０】本発明の実施の形態２に係るポーラ変調装置の構成を示すブロック図
【図１１】本発明の実施の形態３に係る無線通信機器の構成を示すブロック図
【図１２】従来のＰＬＬ変調回路の構成を示すブロック図
【符号の説明】
【００８０】
１０１  電圧制御発振器（ＶＣＯ）
１０２  分周器
１０３  ループフィルタ
１０４  位相比較器
１０５  分周比生成部
１１６  加算器
１０６  変調信号調整部
１０７、１０８  セレクタ
１０９  キャリブレーション信号生成部
１１０  変調信号生成部
１１００  動作切替制御部
１１１  復調器
１１２  Ａ／Ｄ変換器
１１３  低域通過フィルタ
１１４  高域通過フィルタ
１１５  変調信号制御回路
２００  ポーラ変調装置
２０１  非線形電力増幅器
２０２  振幅変調信号生成部
４００  無線通信機器
４０１  送受切替器
４０２  アンテナ
４０３  受信装置
【図１】
2005304004.tif 000003
【図２】
2005304004.tif 000004
【図３】
2005304004.tif 000005
【図４】
2005304004.tif 000006
【図５】
2005304004.tif 000007
【図６】
2005304004.tif 000008
【図７】
2005304004.tif 000009
【図８】
2005304004.tif 000010
【図９】
2005304004.tif 000011
【図１０】
2005304004.tif 000012
【図１１】
2005304004.tif 000013
【図１２】
2005304004.tif 000014