(57)【要約】【課題】  半導体の高集積化ならび高性能化により、従来方法によるコンタクトプラグ形成においては、その抵抗値が大きく不十分であり、微細化されるコンタクトホールにおける抵抗値の低減が必須となっていた。本願の課題は、これらの問題点を解決するため、微細化されたコンタクトホールにおける低抵抗値を有するコンタクトプラグの製造方法、及びこれらの方法により製造された半導体製造方法を提供する。【解決手段】  結晶核形成を行い、低濃度不純物アモルファスシリコンと高濃度アモルファスシリコンとの積層構造とすることでアモルファスシリコンの多結晶化のための熱処理において、高濃度アモルファスシリコン単層に比較して、結晶化のグレインサイズを大きくできることで低抵抗化のポリシリコン構造が得られる。【選択図】  図４
2005332960.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、シリコン結晶核を形成する工程と、第１アモルファスシリコンを堆積させる工程と、第２アモルファスシリコンを堆積させる工程と、前記結晶核を固相成長させて、前記第１アモルファスシリコンと前記第２アモルファスシリコンを結晶化させる工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２アモルファスシリコン中での結晶の固相成長速度が、前記第１アモルファスシリコン中での結晶の固相成長速度より速くなるように設定されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２アモルファスシリコンの不純物濃度が、前記第１アモルファスシリコンの不純物濃度より高く設定されることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第１アモルファスシリコンの不純物濃度が１×１０１９〜１×１０２０ａｔｏｍｓ／ｃｍ３、前記第２アモルファスシリコンの不純物濃度が２×１０２０ａｔｍｓ／ｃｍ３  〜６×１０２０ａｔｏｍｓ／ｃｍ３であることを特徴とする請求項１乃至３のいずれか一つに記載の半導体装置の製造方法。
【請求項５】
前記シリコン結晶核を形成する工程と、前記第１アモルファスシリコンを堆積させる工程と、前記第２アモルファスシリコンを堆積させる工程は、同一反応室内で連続的に減圧化学気相成長法（ＬＰ−ＣＶＤ法）によって行われることを特徴とする請求項１乃至４のいずれか一つに記載の半導体装置の製造方法。
【請求項６】
前記シリコン結晶核を形成する工程は、温度５２０℃〜５４０℃で、圧力２５Ｐａ以下でシランガス、またはジシランガスを主成分とするガス系により減圧化学気相成長法により行われることを特徴とする請求項１または５に記載の半導体装置の製造方法。
【請求項７】
前記第１アモルファスシリコン、および第２アモルファスシリコンを堆積させる工程は、温度５２０℃〜５４０℃、圧力９０Ｐａ以上でシランガスまたはジシランガスを主成分とするガス系により減圧化学気相成長法を用いて行なわれることを特徴とする請求項１乃至５のいずれか一つに記載の半導体装置の製造方法。
【請求項８】
前記第１アモルファスシリコンの膜厚が３ｎｍ〜３０ｎｍであることを特徴とする請求項１乃至請求項５、または請求項７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記第１のアモルファスシリコンと第２のアモルファスシリコンを結晶化させる工程が、６００℃〜８５０℃の熱処理であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１０】
前記熱処理は、窒素雰囲気中で行うことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記シリコン結晶核、前記第１アモルファスシリコン、及び前記第2アモルファスシリコンにより前記基板上のコンタクトホールを埋没させ、コンタクトプラグを形成することを特徴とする請求項１乃至請求項１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記基板上の所望のコンタクト領域上に、前記シリコン結晶核、前記第１アモルファスシリコン、及び前記第２アモルファスシリコンを積層して、前記コンタクト領域上の第１及び第２アモルファスシリコン層を残してエッチング加工し、前記コンタクト領域以外の領域は絶縁膜で埋設することを特徴とする請求項１乃至請求項１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１３】
前記第１及び第２アモルファスシリコン上に、さらに第３アモルファスシリコンを堆積させる工程を有し、前記シリコン結晶核を固相成長させて、前記第１アモルファスシリコンと前記第２アモルファスシリコンと第３アモルファスシリコンとを結晶化させる工程とを備えたことを特徴とすることを請求項１１または請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記第３アモルファスシリコン中での結晶の固相成長速度が、前記第２アモルファスシリコン中での結晶の固相成長速度より遅くなるように設定されることを特徴とする請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記第３アモルファスシリコンの不純物濃度が、前記第２アモルファスシリコンの不純物濃度より低い濃度なることを特徴とする請求項１３または請求項１４の半導体装置の製造方法。
【請求項１６】
前記シリコン結晶核を形成する工程と、前記第１アモルファスシリコンを堆積させる工程と、前記第２アモルファスシリコンを堆積させる工程と、前記第３アモルファスシリコンを堆積させる工程とは、同一反応室内で連続的に減圧化学気相成長法（ＬＰ−ＣＶＤ法）によって行われることを特徴とする請求項１３乃至請求項１５のいずれか１項に記載の半導体装置の製造方法。
【請求項１７】
前記第３アモルファスシリコンを堆積させる工程は、温度５２０℃〜５４０℃、圧力９０Ｐａ以上でシランガスまたはジシランガスを主成分とするガス系により減圧化学気相成長法を用いて行なわれることを特徴とする請求項１６記載の半導体装置の製造方法。
【請求項１８】
前記基板上に積層された前記第１アモルファスシリコン、及び前記第２アモルファスシリコンにより、ゲート電極または配線を形成することを特徴とする請求項１乃至請求項１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１９】
請求項１乃至請求項１８のいずれか１項に記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び製造方法に係わり、特にシリコンを積層した配線構造を含む半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年の半導体装置の高集積化、微細化が進み、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）においては、１Ｇｂｉｔの大容量メモリが実用化されている。
【０００３】
ＤＲＡＭメモリセル部の基本構造は、１つのゲートトランジスタと１つのコンデンサから構成されている。ゲートトランジスタを形成する拡散層の１つはビット線に、他の拡散層は蓄積容量コンデンサの電極にそれぞれ接続されている。
【０００４】
半導体装置におけるこれらの接続法としては、コンタクトホールを導電物で埋設させたコンタクトプラグによる接続方法が知られている。特開２００１−０２４１７０にはポリシリコンをプラグ材として採用したコンタクトプラグが開示されている。また、特開平９−０７４１８８には、シリコン基板の拡散層領域での接合リーク電流の抑制のため高濃度な不純物を含む上層ポリシリコンの下に、低濃度の不純物を含むポリシリコンを下層に堆積させ、プラグ部分から拡散層への不純物拡散を抑制するポリシリコンプラグ構造の技術が開示されている。
【０００５】
【特許文献１】特開２００１−０２４１７０号広報
【特許文献２】特開平９−０７４１８８号広報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
半導体集積回路の微細化の要求に伴い、配線低抗の低減が必須となってきている。特に上記ＤＲＡＭ用メモリセル構造において、ゲートトランジスタ拡散領域から蓄積容量コンデンサまでの配線ならび、ゲートトランジスタ拡散領域からビット線までの配線においてはポリシリコンを用いたコンタクトを採用しているが、コンタクト抵抗の低減が重要な課題となっている。
【０００７】
従来は、ポリシリコンを用いたコンタクトにおいては、高温長時間の熱処理によって充分に低いコンタクト抵抗を得ることが出来たが、近年のデバイスは周辺回路のトランジスタ性能を得るために、浅い接合、不純物の拡散抑制が必要であり、高温長時間のアニール処理を行なうことが困難になってきた。
【０００８】
例えば、設計ルール０．１１μｍレベルデバイスではアニール処理の条件は、ファーネスによる熱処理は８５０℃以下の温度で、処理時間は数分程度、やむなく９００℃以上の高温を用いる場合はＲＴＡ（ラピッド・サーマル・アニーリング）で数十秒程度の熱処理しか許容されない。
【０００９】
ところで、上記配線の抵抗値は、コンタクト界面の抵抗（界面抵抗）とコンタクトプラグの低抗の直列抵抗となるが、従来の高熱負荷をかける高温長時間の熱処理には次の２つの効果があった。一つは、界面の自然酸化膜を凝集（ボール化）させ、基板との界面の接触抵抗を下げる効果。もう一つは、コンタクトプラグの結晶粒を大きく成長させ、結晶粒界を減らしてプラグ内の低抗を下げる効果である。
【００１０】
しかし、前述のように高熱負荷をかける熱処理を行うことが困難な状況になり、熱負荷の少ない条件で配線抵抗を下げる必要に迫られるようになってきた。検討の結果、これまで支配的であるとされたコンタクト界面の抵抗は、コンタクトホール開孔時のＳｉＣなどのエッチングダメージ層を除去し、ＬＰ−ＣＶＤ装置の入炉時の雰囲気を制御（酸素や水分を数ｐｐｍまで落とす）するなどの施策により、コンタクト底の半導体基板表面を充分に清浄に保つことで、低く押さえることができることが判ってきた。
【００１１】
一方、コンタクトプラグの抵抗に関しては、当初、アモルファスシリコンを成膜し、これをアニールすることで、コンタクト底部の基板から固相エピタキシャルさせる方法が考えられた。しかし、安定にエピタキシャルな固相成長を行なう為には、アモルファスシリコンの成膜に先立って、同一反応室内で、９００℃以上の高温で１０分程度の、水素ベーク処理を行なうことが必要であり、熱負荷を抑えるという要求に合致しなかった。
【００１２】
また、プラグ中の不純物濃度を高くする方法が考えられるが、ある濃度までは不純物濃度の増加とともに抵抗が下がるものの、ある一定以上の濃度では、結晶粒界に不純物が偏析して、かえって抵抗が高くなる現象が認められた。このように抵抗が極小となるような濃度が存在するため、単純に濃度を高くするだけでは、プラグ抵抗を下げることが困難であることが判明した。
【００１３】
また、あまり高濃度にすると、デメリットとしてコンタクトプラグ内の不純物が基板方向に拡散し、特開平９−７４１８８に示されているように接合リークが増加するという問題も発生する。特開平９−７４１８８ではこの問題を回避する為に、コンタクト底部の不純物濃度を低くすることで、基板への不純物の拡散を抑制して上記問題を回避している。
【００１４】
しかし、特開平９−７４１８８に示される技術を微細化されたコンタクトに適用すると、プラグ自身の抵抗が高くなり、接合リークは抑えられるものの、低いコンタクト抵抗値と両立させるのは困難であった。
【００１５】
本願の課題は、これらの問題点を解決するため本願発明者の知見によりなされたものであり、コンタクトホールにおける低抵抗値を有するコンタクトプラグ及び低抵抗配線の製造方法と、これらの方法により製造された半導体装置を提供することである。
【課題を解決するための手段】
【００１６】
本発明の半導体装置の製造方法は、基板上に、シリコン結晶核を形成する工程と、第１アモルファスシリコンを堆積させる工程と、第２アモルファスシリコンを堆積させる工程と、前記結晶核を固相成長させて、前記第１アモルファスシリコンと前記第２アモルファスシリコンを結晶化させる工程とを備えたことを特徴とする。
【００１７】
本発明の半導体装置の製造方法においては、前記第２アモルファスシリコン中での結晶の固相成長速度が、前記第１アモルファスシリコン中での結晶の固相成長速度より速くなるように設定されることを特徴とする。
【００１８】
本発明の半導体装置の製造方法においては、前記第２アモルファスシリコンの不純物濃度が、前記第１アモルファスシリコンの不純物濃度より高く設定されることを特徴とする。
【００１９】
本発明の半導体装置の製造方法においては、前記第１アモルファスシリコンの不純物濃度が１×１０１９〜１×１０２０ａｔｏｍｓ／ｃｍ３、前記第２アモルファスシリコンの不純物濃度が２×１０２０ａｔｍｓ／ｃｍ３  〜６×１０２０ａｔｏｍｓ／ｃｍ３であることを特徴とする。
【００２０】
本発明の半導体装置の製造方法においては、前記シリコン結晶核を形成する工程と、前記第１アモルファスシリコンを堆積させる工程と、前記第２アモルファスシリコンを堆積させる工程は、同一反応室内で連続的に減圧化学気相成長法（ＬＰ−ＣＶＤ法）によって行われることを特徴とする。
【００２１】
本発明の半導体装置の製造方法においては、前記シリコン結晶核を形成する工程は、温度５２０℃〜５４０℃で、圧力２５Ｐａ以下でシランガス、またはジシランガスを主成分とするガス系により減圧化学気相成長法により行われることを特徴とする。
【００２２】
本発明の半導体装置の製造方法においては、前記第１アモルファスシリコン、および第２アモルファスシリコンを堆積させる工程は、温度５２０℃〜５４０℃、圧力９０Ｐａ以上でシランガスまたはジシランガスを主成分とするガス系により減圧化学気相成長法を用いて行なわれることを特徴とする。
【００２３】
本発明の半導体装置の製造方法においては、前記第１アモルファスシリコンの膜厚が３ｎｍ〜３０ｎｍであることを特徴とする。
【００２４】
本発明の半導体装置の製造方法においては、前記第１のアモルファスシリコンと第２のアモルファスシリコンを結晶化させる工程が、６００℃〜８５０℃の熱処理であることを特徴とする。
【００２５】
本発明の半導体装置の製造方法においては、前記熱処理は、窒素雰囲気中で行うことを特徴とする。
【００２６】
本発明の半導体装置の製造方法においては、前記シリコン結晶核、前記第１アモルファスシリコン、及び前記第２アモルファスシリコンにより前記基板上のコンタクトホールを埋没させ、コンタクトプラグを形成することを特徴とする。
【００２７】
本発明の半導体装置の製造方法においては、前記基板上の所望のコンタクト領域上に、前記シリコン結晶核、前記第１アモルファスシリコン、及び前記第２アモルファスシリコンを積層して、前記コンタクト領域上の第１及び第２アモルファスシリコン層を残してエッチング加工し、前記コンタクト領域以外の領域は絶縁膜で埋設することを特徴とする。
【００２８】
本発明の半導体装置の製造方法においては、前記第１及び第２アモルファスシリコン上に、さらに第３アモルファスシリコンを堆積させる工程を有し、前記結晶核を固相成長させて、前記第１アモルファスシリコンと前記第２アモルファスシリコンと第３アモルファスシリコンとを結晶化させる工程とを備えたことを特徴とする。
【００２９】
本発明の半導体装置の製造方法においては、前記第３アモルファスシリコン中での結晶の固相成長速度が、前記第２アモルファスシリコン中での結晶の固相成長速度より遅くなるように設定されることを特徴とする。
【００３０】
本発明の半導体装置の製造方法においては、前記第３アモルファスシリコンの不純物濃度が、前記第２アモルファスシリコンの不純物濃度より低い濃度なることを特徴とする。
【００３１】
本発明の半導体装置の製造方法においては、前記シリコン結晶核を形成する工程と、前記第１アモルファスシリコンを堆積させる工程と、前記第２アモルファスシリコンを堆積させる工程と、前記第３アモルファスシリコンを堆積させる工程とは、同一反応室内で連続的に減圧化学気相成長法（ＬＰ−ＣＶＤ法）によって行われることを特徴とする。
【００３２】
本発明の半導体装置の製造方法においては、前記第３アモルファスシリコンを堆積させる工程は、温度５２０℃〜５４０℃、圧力９０Ｐａ以上でシランガスまたはジシランガスを主成分とするガス系により減圧化学気相成長法を用いて行なわれることを特徴とする。
【００３３】
本発明の半導体装置の製造方法においては、前記基板上に積層された前記第１アモルファスシリコン、及び前記第２アモルファスシリコンにより、ゲート電極または配線を形成することを特徴とする。
【００３４】
本発明の半導体装置は、上記いずれか一つに記載の半導体装置の製造方法により製造されたことを特徴とする。
【発明の効果】
【００３５】
本発明の半導体装置の製造方法においては、結晶核を形成後、低濃度不純物を含む下層アモルファスシリコンと高濃度不純物の上層アモルファスシリコンとを積層させ、熱処理をすることで結晶粒経の大きな結晶シリコンを形成させる。
【００３６】
結晶粒経の大きな多結晶シリコンを多く含むように形成することで、コンタクトプラグ配線内の単位体積当りの結晶粒界を少なくすることが出来、電気抵抗を低減する配線構造とすることができる。低抵抗を有する配線構造とすることで微細化、高集積化、ならび高性能化に適した半導体装置及びその製造方法が得られる。
【発明を実施するための最良の形態】
【００３７】
以下、本発明の半導体装置及びその製造方法について、図を参照して説明する。
【実施例１】
【００３８】
実施例１について説明する。図１〜５に本実施例の主たる工程フローにおける断面図を示す。
【００３９】
図１に示すように、半導体基板１上にゲート絶縁膜２、多結晶シリコン膜３、金属シリサイド膜４、マスク絶縁膜５を積層し、リソグラフィ及びエッチングによりゲート電極を形成する。サイドウォール絶縁膜６を成膜した後、拡散層領域７を形成し、さらに層間膜８により覆う。
【００４０】
拡散層領域に達するコンタクトホール９を開口する（図２）。そしてコンタクトホール９を覆うようにリン濃度が１×１０２０ａｔｏｍｓ／ｃｍ３の低濃度アモルファスシリコンを下層低濃度不純物アモルファスシリコン１０として３ｎｍ〜３０ｎｍ、さらに上層高濃度アモルファスシリコン１１としてリン濃度が２×１０２０  ａｔｏｍｓ／ｃｍ３〜６×１０２０  ａｔｏｍｓ／ｃｍ３の高濃度アモルファスシリコンを１００ｎｍ以上の膜厚で積層させる（図３）。
【００４１】
アモルファスシリコンの成長方法はウェハを反応炉体に入れた後、減圧化学気相成長法（ＬＰ−ＣＶＤ）で行う。成膜条件は温度が５２０℃〜５４０℃（好ましくは５３０℃）、圧力が５〜４０Pa、（好ましくは２５Ｐａ）とし、モノシランガス流量１８００〜２０００ｃｃ／ｍｉｎを流しながら３０秒から１２０秒（好ましくは６０秒）処理し、ウェハ表面に直径２ｎｍ程度のシリコンの結晶核を形成する。このとき比較的低い圧力で処理することが重要で、これによってシリコンの結晶核を基板表面にある密度で島状に成長させることができる。使用ガスはモノシランガスに限定されるものではなく、ジシランガスを使用しても良い。
【００４２】
次にそのままウェハを反応炉体に入れた状態で成膜圧力を上げ、８０Ｐａ〜１２０Ｐａ（好ましくは９０Ｐａ）にし、シリコン膜を成長させる。このとき比較的高い圧力で成膜することが重要で、圧力を上げることによりシリコン膜はアモルファス状に堆積する。
【００４３】
アモルファスシリコンを堆積する間、ＰＨ３ガスを流しながらリンのドープを行う。ドーピングは、始めＰＨ３ガス流量を４７〜４８ｃｃ／ｍｉｎに設定し、その後１８０〜１９０ｃｃ／ｍｉｎに設定して所望の低リン濃度層アモルファスシリコン層（１×１０２０  ａｔｏｍｓ／ｃｍ３）とその上の高濃度層アモルファスシリコン層（２×１０２０ａｔｏｍｓ／ｃｍ３〜６×１０２０ａｔｏｍｓ／ｃｍ３）を形成する。
【００４４】
本実施例では結晶核の形成時には、ＰＨ３を流さなかったが、結晶核形成時にもＰＨ３を流しても良い。また、本実施例では、モノシランガスを用いたが、使用ガスはモノシランガスに限定されるものではなく、ジシランガスを使用しても良い。
【００４５】
その後、アモルファスシリコン層をエッチバックまたはＣＭＰ（Ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）でプラグのみ残して平坦化する（図４）。７００℃〜８５０℃の温度、窒素雰囲気内で熱処理をしてアモルファスシリコンを結晶化して電気的に活性化させ、ポリシリコンプラグ１２を形成させる（図５）。このようにして製作したコンタクトプラグにおいて良好なコンタクト抵抗値が得られた。
【００４６】
ここで、結晶核の形成は、結晶粒の固相成長のサイトを形成することを目的とし、その後の熱処理によって下層アモルファスシリコンと上層アモルファスシリコンとを固相成長によって結晶化させるときの種となる。
【００４７】
また、本発明者らは、不純物濃度の違いによって、アモルファスシリコン中の結晶の固相成長速度に差があり、濃度が高いほど固相成長しやすいことを見出した。
【００４８】
さらに、本発明者らはこの現象を利用すると、低濃度不純物を含む下層アモルファスシリコンと高濃度不純物を含む上層アモルファスシリコンとの組み合わせによって、見かけの結晶核の密度を少なくすることが可能であることを見出した。見かけの結晶核の密度が少ないと、一つ一つの結晶はほかの結晶粒に邪魔されることなく、大きな結晶粒に成長することが可能になる。
【００４９】
結晶核を形成しないままで、熱処理を行い、アモルファスシリコンを結晶化した場合は、ある温度を超えた時点でさまざまなサイトから、いっせいに結晶成長が始まる。そのため、グレインの密度を制御することが困難であり、一つ一つのグレインを大きくすることが難しい。これは、結晶核を形成せず、低濃度、高濃度のアモルファスシリコンを積層した構造でも同様である。従って、結晶核の形成は、固相成長の単なるサイトを形成するだけでなく、そのサイトの位置を規定することになる。結晶核と低濃度アモルファス層、高濃度アモルファス層をこの順番で形成して熱処理により結晶成長した場合のみ本発明の効果が発揮されることに留意されたい。
【００５０】
以上を確認するため、直径９０ｎｍのコンタクトホール内に、結晶核の形成した場合（実線）と結晶核を形成しない場合（２点破線）において、下層低濃度不純物アモルファスシリコンの膜厚を変えてコンタクトプラグを形成した結果を図６に示す。
【００５１】
下層低濃度不純物アモルファスシリコンの不純物濃度を１×１０２０ａｔｏｍｓ／ｃｍ３とし、上層高濃度不純物アモルファスシリコンの不純物濃度を２×１０２０ａｔｏｍｓ／ｃｍ３として埋設し、下層の膜厚を下記のＡからＦまでの水準に設定して、熱処理（温度８５０℃）行い多結晶化させた。その後ポリシリコンプラグ部の低抗値を測定し、下層膜厚と低抗値の関係を評価した。
【００５２】
水準Ａとして下層低濃度不純物アモルファスシリコンの膜厚０ｎｍ、水準Ｂとして低濃度不純物アモルファスシリコンの膜厚３ｎｍ、水準Ｃとして低濃度不純物アモルファスシリコンの膜厚５ｎｍ、水準Ｄとして低濃度不純物アモルファスシリコンの膜厚１０ｎｍ、水準Ｅとして低濃度不純物アモルファスシリコンの膜厚２０ｎｍ、水準Ｆとして低濃度不純物アモルファスシリコンの膜厚３０ｎｍとした。
【００５３】
図６の実線は結晶核を形成した場合の抵抗値、２点破線は結晶核を形成しない場合の抵抗値である。結晶核を形成した場合（実線）のコンタクトプラグのコンタクト抵抗値は、水準Ａ（下層低濃度不純物アモルファスシリコンの膜厚０ｎｍ）においては約９００Ω、水準Ｂ（下層低濃度不純物アモルファスシリコンの膜厚３ｎｍ）においては約５５０Ω、水準Ｃ（下層低濃度不純物アモルファスシリコンの膜厚５ｎｍ）においては約５７０Ω、水準Ｄ（下層低濃度不純物アモルファスシリコンの膜厚１０ｎｍ）においては約６００Ω、水準Ｅ（下層低濃度不純物アモルファスシリコンの膜厚２０ｎｍ）においては約７００Ω、水準F（下層低濃度不純物アモルファスシリコンの膜厚３０ｎｍ）においては約８２０Ωとなった。
【００５４】
従来技術における結晶核のない場合（２点破線）の低抵抗値は、約１２００Ω〜１５００Ωであり、本発明の結晶核の有る場合の低抗値が２０〜５０％低い結果となった。さらに結晶核の有る場合でも、プラグ内が高濃度不純物アモルファスシリコンのみですべて占められる場合（水準Ａ）は、プラグ内全体の不純物濃度が高いため最も低い抵抗値を示すことが予想されたが、本願発明者の実施例においては、逆に最も大きな抵抗値を示した。
【００５５】
また、下層の低濃度層の膜厚を厚くしていくと、抵抗の上昇するのが認められる。これは限られたコンタクトプラグの体積内で低濃度層の膜厚を厚くするに従い、プラグ内の不純物濃度が低下したため、コンタクトプラグ抵抗が上昇したと考えられる。しかし、水準Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆの順にプラグ内の不純物濃度が低下しているにも関わらず、水準Ｂ，Ｃ，Ｄ，Ｅ，Ｆは水準Ａよりも低く抵抗が抑えられていることが判った。
【００５６】
これらの結果を考察する。ポリシリコンプラグの電子顕微鏡（ＳＥＭ）写真結果を図７（Ａ）、（Ｂ）に模式的に示す。下層アモルファスシリコンを堆積させた場合（図７（Ｂ））にはいずれの水準においても、高濃度不純物アモルファスシリコンの単層の場合（図７（Ａ））に比較して、そのグレインサイズが大きく成長していることが判った。
【００５７】
つまり結晶核を形成後、下層低濃度不純物アモルファスシリコンと上層高濃度不純物アモルファスシリコンとを積層した場合は、高濃度不純物アモルファスシリコン単層の場合よりも、熱処理時の結晶化の過程で、結晶グレインサイズが大きく成長する。その結果、結晶粒界密度が低くなるため、電流が流れ易くなり抵抗値が改善される。
【００５８】
これらのメカニズムについては、図８（Ａ）、及び（Ｂ）を使って説明する。図８（Ａ）は高濃度不純物アモルファスシリコン単層の場合を示す。図８（Ｂ）は下層低不純物アモルファスシリコンと、上層高濃度不純物アモルファスシリコンとを積層させた場合を示す。
【００５９】
図８（Ａ）においては熱処理により結晶化が開始されると、結晶核から、コンタクトホール内が結晶粒で埋め尽くされるまでそれぞれの結晶化が進むが、埋め尽くされると結晶成長は止まる。プラグ内での結晶成長過程では、成長速度と粒径サイズは結晶集団である統計分布（ばらつき）を持って進行する。高濃度不純物アモルファスは結晶成長が平均的に早く進むので、早く層全体が埋め尽くされるためグレインサイズにばらつきがあるものの比較的小さい平均粒径サイズが大部分を占めることになる。
【００６０】
一方、図８（Ｂ）の下層及び上層のアモルファスシリコンを積層させた場合には、熱処理により結晶化が開始されると、まず下層低濃度層不純物アモルファスシリコン層で、結晶核から結晶化が始まる。結晶成長の速度は統計的なばらつきが存在する為、低濃度層不純物アモルファスシリコン層で結晶化された結晶粒は、その一部が始めに高濃度層不純物アモルファスシリコンの界面に到達する。下層低濃度層不純物アモルファスシリコンの結晶化速度が緩やかである為、低濃度層は、固相成長した結晶粒界が高濃度層に到達するまでの時間的ばらつきを拡大する働きがある。
【００６１】
結晶粒界が高濃度層に到達すると、固相成長速度が急激に速くなり、たちまち近傍の高濃度アモルファスシリコンは結晶化されてしまい、それにともなって低濃度アモルファスシリコンも結晶化される。一方、高濃度層不純物アモルファスシリコン層への到達が遅れた結晶粒は、先に到達した結晶粒によってそれ以上成長できなくなり、小さいサイズのままにとどまる。
【００６２】
このため結晶化が早く到達した部分の高濃度層不純物アモルファスシリコンは結晶化を続けて、高濃度不純物アモルファスシリコン層で結晶粒径を大きくする。その結果、相対的に少数の大きな粒経を有する結晶粒が形成され、大部分のコンタクトホールは埋め尽くされる。この大きな粒経を有する結晶により、電気伝導が行われ、この結果コンタクトプラグの電気抵抗値が小さくなる。
【００６３】
以上から、下層の低濃度アモルファスシリコン、上層の高濃度アモルファスシリコンの膜厚、濃度の設定はコンタクトホールのサイズを考慮し、低抵抗化を重視するか、プラグからの基板への不純物の拡散の抑制を重視するかを考えて、設定されるべき物であることがわかる。
【００６４】
例えば、低抵抗化を重視するならば、下層低濃度層は３ｎｍから５ｎｍあれば十分である。３ｎｍ未満では、結晶核が直ちに上層の高濃度層に到達してしまい、意図した効果を発揮することが出来ない。また、不純物の基板への拡散防止を重視するのであれば、例えば、直径９０ｎｍのコンタクトホールの場合、低濃度層の膜厚は２０ｎｍから３０ｎｍに設定するのが良い。４５ｎｍ以上ではコンタクトホールがすべて低濃度層で埋没されてしまい、抵抗が上昇して、意図した効果を発揮できなくなる。
【００６５】
本実施例によれば、結晶核形成後、下層低濃度層不純物アモルファスシリコンと、上層高濃度不純物アモルファスシリコンとを積層させ、下層低濃度層不純物アモルファスシリコン層での結晶成長と、上層高濃度不純物アモルファスシリコン層の結晶成長を熱処理で行う。これによって大きな結晶粒経を形成させ、低コンタクト抵抗値を有するコンタクトプラグを得ることができる。
【００６６】
また、本構造を２段回以上繰り返して積層したコンタクトプラグ構造に適用しても良い。
【００６７】
本発明のように結晶核を形成してからアモルファスシリコンを成長する場合、アニール処理をする前であっても、成膜処理そのものの熱履歴によって、部分的に結晶化する場合がある。このように、結晶の部分とアモルファス状の部分が混在する状態でエッチバックや、ＣＭＰのような加工を行うと、時に結晶の部分だけ異常にエッチング速度が高い場合が発生する場合がある。その場合、結晶化したところだけエッチングが進むので、異常プラグロスなどの形状異常が発生する。
【００６８】
このような不具合を緩和するには、下層（第１層）低濃度層不純物アモルファスシリコンと、上層（第２層）高濃度不純物アモルファスシリコンとを薄くして積層させて、コンタクトホールに埋め込んだ後、その上に第２層を薄くした分の膜厚を低濃度の第３層アモルファスシリコン設けて、層全体を３層化した構造を採用しても良い。この第３のアモルファスシリコン層は１×１０１９  ａｔｏｍｓ／ｃｍ３〜１×１０２０  ａｔｏｍｓ／ｃｍ３の不純物濃度が好ましく、第１、２のアモルファスシリコンと同時に、ＬＰ−ＣＶＤ法で成膜するのが好ましい。
【００６９】
この低濃度にした第３のアモルファスシリコン層を設けることよって、アニール前に結晶化してしまった場合にも第３層での結晶成長速度を減速させ、結晶化を第２層の高濃度層近傍にとどめることができる。その結果、加工時に起こる形状異常を抑えることができる。ただし、アモルファスシリコン全体をアニールし、結晶化させた後にエッチバックやＣＭＰなどの加工を行う場合は、特に第３層を設ける必要はない。
【実施例２】
【００７０】
本発明の第２の実施例について説明する。実施例２においては、主な工程フローについて図９〜図１５を使って説明するが、実施例１と同じ構成要因については同じ符号とする。
【００７１】
図９に示すように、半導体基板１上にゲート絶縁膜２、多結晶シリコン膜３、金属シリサイド膜４、マスク絶縁膜５を積層し、リソグラフィ及びエッチングによりゲート電極を形成する。サイドウォール絶縁膜６を成膜した後、拡散層領域７を形成する。その後、図１０に示すようにリン濃度が１×１０２０ａｔｏｍｓ／ｃｍ３の低濃度アモルファスシリコンを下層低濃度不純物アモルファスシリコン２１として３ｎｍ〜３０ｎｍ、さらに上層高濃度アモルファスシリコン２１としてリン濃度が２×１０２０  ａｔｏｍｓ／ｃｍ３〜６×１０２０  ａｔｏｍｓ／ｃｍ３の高濃度アモルファスシリコンを１００ｎｍ以上の膜厚で積層させる。
【００７２】
アモルファスシリコンの成長方法はウェハを反応炉体に入れた後、減圧化学気相成長法で行う。成膜条件は温度が５２０℃〜５４０℃、圧力が５〜４０Ｐａ（好ましくは２５Ｐａ）とし、モノシランガス流量１８００〜２０００ｃｃ／ｍｉｎを流しながら３０秒から１２０秒（好ましくは６０秒）処理し、ウェハ表面に大きさ２ｎｍ程度のシリコンの結晶核を形成する。このとき比較的低い圧力で処理することが重要で、これによってシリコンの結晶核を基板表面にある密度で島状に成長させることができる。
【００７３】
次にそのままウェハを反応炉体に入れたまま成膜圧力を上げ、８０Ｐａ〜１２０Ｐａ（好ましくは９０Ｐａ）にし、シリコン膜を成長させる。このとき圧力を上げることが重要で、圧力を上げることによりシリコン膜はアモルファス状に堆積する。
【００７４】
アモルファスシリコンを堆積する間、ＰＨ３ガスを流しながらリンのドープを行う。ドーピングは、始めＰＨ３ガス流量を４７〜４８ｃｃ／ｍｉｎに設定し、その後１８０〜１９０ｃｃ／ｍｉｎに設定して所望の低リン濃度層アモルファスシリコン層（１×１０２０ａｔｏｍｓ／ｃｍ３）とその上の高濃度層アモルファスシリコン層（２×１０２０ａｔｏｍｓ／ｃｍ３〜６×１０２０ａｔｏｍｓ／ｃｍ３）を形成する。
【００７５】
本実施例では結晶核の形成時には、ＰＨ３を流さなかったが、結晶核形成時にもＰＨ３を流しても良い。また、本実施例では、モノシランガスを用いたが、使用ガスはモノシランガスに限定されるものではなく、ジシランガスを使用しても良い。
【００７６】
その後、マスク絶縁膜２３を堆積し(図１１)、レジスト塗布、リソグラフィ及びエッチングによりプラグ上を覆うように残し、マスク絶縁膜２３を加工する（図１２）。次に残ったマスク絶縁膜２３をマスクにしてゲート絶縁膜上にあるアモルファスシリコン層をエッチングにより加工し、コンタクトプラグとなる部分を残す(図１３)。その後、層間絶縁膜２４を堆積する（図１４）。
【００７７】
この層間絶縁膜２４をエッチバックまたはＣＭＰ（Ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）により高濃度層アモルファスシリコン層２２の最上面が現れるまで平坦化する。７００℃〜８５０℃の温度、窒素雰囲気内で熱処理をしてアモルファスシリコンを結晶化して電気的に活性化させ、ポリシリコンプラグ２５を形成する（図１５）。このようにして製作したコンタクトプラグ配線において良好なコンタクト抵抗値が得られた。
【００７８】
本実施例では、マスク絶縁膜２３をマスクとしたが、絶縁膜に限定されるものではなくレジストマスクを適用しても構わない。また、第１層低濃度層不純物アモルファスシリコン２１と、第２層高濃度不純物アモルファスシリコン２２とを積層させた後、さらにその上に第２層より低濃度にした第３層のアモルファスシリコン設けて、層全体を３層化した構造を採用しても良い。
【００７９】
本実施例においても、結晶核形成後、下層低濃度層不純物アモルファスシリコンと、上層高濃度不純物アモルファスシリコンとを積層させ、下層低濃度層不純物アモルファスシリコン層での結晶成長と、上層高濃度不純物アモルファスシリコン層の結晶成長を熱処理で行う。これによって大きな結晶粒経を形成させ、低コンタクト抵抗値を有するコンタクトプラグを得ることができる。
【実施例３】
【００８０】
本発明の第３の実施例について説明する。実施例３においては、上記した実施例の構成をゲート電極及び配線として利用するものである。図１６〜図１８を使って説明する。
【００８１】
図１６に示すように、絶縁分離領域３２が形成された半導体基板３１上にゲート絶縁膜３３、低濃度不純物アモルファスシリコン３４、高濃度不純物アモルファスシリコン３５、金属シリサイド層３６、マスク絶縁膜３７を積層する。
【００８２】
ここで低濃度不純物アモルファスシリコン３４は、リン濃度が１×１０２０  ａｔｏｍｓ／ｃｍ３、膜厚は５〜１０ｎｍ、さらに上層高濃度アモルファスシリコン３４は、リン濃度が２×１０２０ａｔｏｍｓ／ｃｍ３〜６×１０２０  ａｔｏｍｓ／ｃｍ３の高濃度アモルファスシリコンを６０〜１００ｎｍ以上の膜厚で積層させる。
【００８３】
アモルファスシリコン膜の成膜方法はウェハを反応炉体に入れた後、ＬＰＣＶＤ法で行う。成膜条件を温度が５３０℃、圧力は２５Ｐａ、モノシランガス流量１８００〜２０００ｃｃ／ｍinを流してシリコンの結晶核形成した後、圧力を９０Ｐａにする。その後の成膜中、ＰＨ３ガスを流しながらリンのドープを行う。ドーピングは、始めＰＨ３ガス流量を４７〜４８ｃｃ／ｍｉｎに設定し、その後１８０〜１９０ｃｃ／ｍｉｎに設定して所望の低リン濃度層アモルファスシリコン層（１×１０２０ａｔｏｍｓ／ｃｍ３）とその上の高濃度層アモルファスシリコン層（２×１０２０ａｔｏｍｓ／ｃｍ３〜６×１０２０ａｔｏｍｓ／ｃｍ３）を形成する。
【００８４】
さらにその上に、金属シリサイド層３６としてＷＮ及びＷゲート金属膜をスパッタ法で積層形成する。また、金属膜とアモルファス層との間に密着性を良くするためＷシリサイド層を形成しても良い。その上にマスク絶縁膜３７及び、レジストを積層する。フォトリソグラフィ及びエッチングによりゲート電極部３８、配線部３９を形成加工する（図１７）。サイドウォール絶縁膜４０と拡散層４１形成後（図１８）、温度７００℃〜８５０℃、窒素雰囲気内で熱処理をしてアモルファスシリコンを結晶化して電気的に活性化させる。
【００８５】
本実施例では結晶核の形成時には、ＰＨ３を流さなかったが、結晶核形成時にもＰＨ３を流しても良い。また、本実施例では、モノシランガスを用いたが、使用ガスはモノシランガスに限定されるものではなく、ジシランガスを使用しても良い。
【００８６】
このようにして製作したゲート電極の低抵抗値、配線抵抗値においても良好な抵抗値が得られた。低濃度不純物アモルファスシリコンと、高濃度不純物アモルファスシリコンとを積層させ、熱処理して結晶化させることで、高濃度不純物アモルファスシリコン単層に比較して、大きな結晶グレインサイズが得られ、低抵抗値の配線構造が得られる。
【００８７】
これらの実施例から次ぎのことが言える。結晶核形成後、低濃度不純物アモルファスシリコンと高濃度不純物アモルファスシリコンとを積層構造とすることでアモルファスシリコンの多結晶化熱処理において、高濃度不純物アモルファスシリコン単層に比較して、結晶化のグレインサイズを大きくできる。グレインサイズを大きくすることで低抵抗のポリシリコン構造が得られる。下層の低濃度不純物アモルファスシリコンと上層高濃度不純物アモルファスシリコンの不純物の濃度差は１×１０２０ａｔｏｍｓ／ｃｍ３以上であり、下層を低濃度不純物アモルファスシリコンにすることが望ましい。下層の低濃度不純物アモルファスシリコン不純物濃度は１×１０１９〜１×１０２０ａｔｏｍｓ／ｃｍ３とする。また上層の高濃度不純物アモルファスシリコンは、低抵抗化のために、２×１０２０  〜６×１０２０ ａｔｏｍｓ／ｃｍ３  までが望ましい。下層アモルファスシリコン層での遅い結晶成長速度と上層アモルファスシリコン層での早い結晶成長速度との差を利用して熱処理時の結晶成長過程で結晶のグレインサイズを大きく制御できる。さらに、結晶化の熱処理温度は６００℃以上から８５０℃以下までの低温処理が望ましいが、８５０℃より高く１０００℃以下までの高温で熱処理する場合は、熱負荷低減のため、短時間で行うほうが望ましい。このときの熱処理雰囲気は不活性ガスが望ましく、窒素雰囲気がより好ましい。
【００８８】
本願によれば、結晶核形成後、低濃度不純物アモルファスシリコンと高濃度不純物アモルファスシリコンとの積層構造とすることでアモルファスシリコンの結晶化熱処理において、高濃度アモルファスシリコン単層と比較して、結晶のグレインサイズを大きくできることで低抵抗化のポリシリコン構造が得られる。本願の製造方法によれば、プラグ配線低抗が低減されることで、低消費電力化ならび、高速動作処理化が可能となり  半導体集積回路の高性能化を図ることができる。
【００８９】
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【図面の簡単な説明】
【００９０】
【図１】実施例１における工程フロー（その１）の断面図を示す。
【図２】実施例１における工程フロー（その２）の断面図を示す。
【図３】実施例１における工程フロー（その３）の断面図を示す。
【図４】実施例１における工程フロー（その４）の断面図を示す。
【図５】実施例１における工程フロー（その５）の断面図を示す。
【図６】アモルファスシリコン膜厚と抵抗値の関係を示す。
【図７】結晶粒界を示す模式図を示す。
【図８】結晶化の成長模式図を示す。
【図９】実施例２における工程フロー（その１）の断面図を示す。
【図１０】実施例２における工程フロー（その２）の断面図を示す。
【図１１】実施例２における工程フロー（その３）の断面図を示す。
【図１２】実施例２における工程フロー（その４）の断面図を示す。
【図１３】実施例２における工程フロー（その５）の断面図を示す。
【図１４】実施例２における工程フロー（その６）の断面図を示す。
【図１５】実施例２における工程フロー（その７）の断面図を示す。
【図１６】実施例３における工程フロー（その１）の断面図を示す。
【図１７】実施例３における工程フロー（その２）の断面図を示す。
【図１８】実施例３における工程フロー（その３）の断面図を示す。
【符号の説明】
【００９１】
１、３１          半導体基板
２、３３          ゲート絶縁膜
３                多結晶シリコン
４、３６          金属シリサイド層
５、２３、３７    マスク絶縁膜
６、４０          サイドウォール絶縁膜
７、４１          拡散層
８、２４          層間膜
９                コンタクトホール
１０、２１、３４  下層低濃度不純物アモルファスシリコン
１１、２２、３５  上層高濃度不純物アモルファスシリコン
１２、２５        コンタクトプラグ
３２              絶縁分離領域
３８              ゲート電極部
３９              配線部
【図１】
2005332960.tif 000003
【図２】
2005332960.tif 000004
【図３】
2005332960.tif 000005
【図４】
2005332960.tif 000006
【図５】
2005332960.tif 000007
【図６】
2005332960.tif 000008
【図７】
2005332960.tif 000009
【図８】
2005332960.tif 000010
【図９】
2005332960.tif 000011
【図１０】
2005332960.tif 000012
【図１１】
2005332960.tif 000013
【図１２】
2005332960.tif 000014
【図１３】
2005332960.tif 000015
【図１４】
2005332960.tif 000016
【図１５】
2005332960.tif 000017
【図１６】
2005332960.tif 000018
【図１７】
2005332960.tif 000019
【図１８】
2005332960.tif 000020