(57)【要約】【課題】  メモリへのアクセス回数を減少させることで、動作クロックの低いメモリによっても記録動作のリアルタイム性を確保でき、同時に、省電力化およびメモリの低価格化を図り得るデータ符号化回路、データ符号化方法、データ記録装置を提供する。【解決手段】  ホストからのデータを前記メモリ１０１に書き込む前に、ＥＤＣ演算回路１１０とスクランブル演算回路１１１にて処理しメモリ１０１に書きこむ。次に、ＰＯ演算回路１０５にて、ＰＯ方向の誤り訂正符号化処理を行い、得られたＰＯ符号を対応するデータに付加するようにしてメモリ１０１に書き込む。その後、メモリ１０１内のデータをＰＩ方向に１ラインずつＰＩ演算回路１１０に読み出し、これにＰＩ符号を付加して変調回路２００に順次出力する。  これにより、メモリ１０１に対するアクセス数を著しく削減でき、メモリ１０１の動作クロックを低下できる。【選択図】    図１
2005332543.tif 000002
【特許請求の範囲】
【請求項１】
データに誤り検出符号を付加するＥＤＣ演算部と、
前記ＥＤＣ演算部によって誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算部と、
前記スクランブル演算部によってスクランブル処理されたデータにＰＩ方向の誤り訂正符号を付加するＰＩ演算部と、
前記スクランブル演算部によってスクランブル処理されたデータにＰＯ方向の誤り訂正符号を付加するＰＯ演算部と、
動作クロックに応じてデータの書き込みと読み出しを行うメモリとを備え、
ホストからのデータを前記メモリに書き込む前に前記ＥＤＣ演算部と前記スクランブル部に入力して処理し、処理したデータをメモリに書き込み、
次に、前記ＰＩ演算部およびＰＯ演算部による処理のうち、前記メモリから後段回路に出力する際のデータ読み出し方向とは相違する方向の演算処理を先に行って、誤り訂正符号をメモリに書き込み、その後、当該メモリから前記データの読み出し方向にデータを読み出しながら他方の演算部による処理を行って誤り訂正符号を付加し、これを後段の処理回路に順次出力する、
ことを特徴とするデータ符号化回路。
【請求項２】
データに誤り検出符号を付加するＥＤＣ演算工程と、
前記ＥＤＣ演算工程によって誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算工程と、
前記スクランブル演算工程によってスクランブル処理されたデータにＰＩ方向の誤り訂正符号を付加するＰＩ演算工程と、
前記スクランブル演算部によってスクランブル処理されたデータにＰＯ方向の誤り訂正符号を付加するＰＯ演算工程とを備え、
ホストからのデータを前記ＥＤＣ演算工程と前記スクランブル工程にて処理してメモリに書き込み、
次に、前記ＰＩ演算工程およびＰＯ演算工程による処理のうち、前記メモリから後段工程に出力する際のデータ読み出し方向とは相違する方向の演算処理を先に行って、誤り訂正符号をメモリに書き込み、その後、当該メモリから前記データの読み出し方向にデータを読み出しながら他方の演算工程による処理を行って誤り訂正符号を付加し、これを後段工程に順次出力する、
ことを特徴とするデータ符号化方法。
【請求項３】
記録データに誤り訂正符号を付加するデータ符号化回路を備えるデータ記録装置において、
前記データ符号化回路は；
データに誤り検出符号を付加するＥＤＣ演算部と、
前記ＥＤＣ演算部によって誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算部と、
前記スクランブル演算部によってスクランブル処理されたデータにＰＩ方向の誤り訂正符号を付加するＰＩ演算部と、
前記スクランブル演算部によってスクランブル処理されたデータにＰＯ方向の誤り訂正符号を付加するＰＯ演算部と、
動作クロックに応じてデータの書き込みと読み出しを行うメモリとを備え、
ホストからのデータを前記メモリに書き込む前に前記ＥＤＣ演算部と前記スクランブル部に入力して処理し、処理したデータをメモリに書き込み、
次に、前記ＰＩ演算部およびＰＯ演算部による処理のうち、前記メモリから後段回路に出力する際のデータ読み出し方向とは相違する方向の演算処理を先に行って、誤り訂正符号をメモリに書き込み、その後、当該メモリから前記データの読み出し方向にデータを読み出しながら他方の演算部による処理を行って誤り訂正符号を付加し、これを後段の処理回路に順次出力する、
ことを特徴とするデータ記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ符号化回路、データ符号化方法およびデータ記録装置に関し、特に、行方向（ＰＩ方向）および列方向（ＰＯ方向）の積符号化処理によって誤り訂正符号を付加する際に用いて好適なものである。
【背景技術】
【０００２】
ＤＶＤ（Digital Versatile Disc）にデータを記録する場合、１ＥＣＣブロック毎に誤り訂正符号が付加される。この誤り訂正は、積符号を利用して行われる。メモリ上に展開された１ＥＣＣブロック分のデータに対し、行方向（ＰＩ方向）と列方向（ＰＯ方向）に誤り訂正符号が付加される。
【０００３】
図４に、誤り訂正符号が付加されたＥＣＣブロックの構成を示す。図示の如く、１つのＥＣＣブロックは、２０８行×１８１列のデータからなっており、１９２行目〜２０８行目と、１７２列目〜１８１列目には、それぞれＰＯ符号とＰＩ符号が付加されている。このうち、ＰＩ符号は各行のデータ（セクター中のデータ）に付加され、ＰＯ符号は各列のデータ（セクター中のデータ）に付加される。すなわち、各行のデータに対しＰＩ符号が演算され、また、各列のデータに対しＰＯ符号が演算される。演算されたＰＩ符号、ＰＯ符号はそれぞれ、対応するデータに付加されるようにして、メモリ上に格納される。
【０００４】
ＰＩ符号領域とＰＯ符号領域の重なり部分には、ＰＩ符号領域の各列に対するＰＯ符号が格納される。なお、これは、ＰＩ方向の処理を行った後にＰＯ方向の処理を行う場合のものであるが、これとは逆に、ＰＯ方向の処理を行った後にＰＩ方向に処理を行っても、積符号の特性上、ＰＩ符号領域とＰＯ符号領域の重なり部分は、同様の誤り訂正作用を発揮する。
【０００５】
図５は、データに誤り訂正符号を付加してＥＣＣブロックを構成する誤り訂正符号化回路１００の構成例（従来例）を示すものである。図において、１０１は、ＳＤＲＡＭ等によって構成されたメモリ、１０２は、データに対し誤り検出符号を演算・付加するＥＤＣ演算回路、１０３は、誤り訂正符号が付加されたデータにスクランブル処理を施すスクランブル演算回路、１０４は、スクランブル処理されたデータに対しＰＩ方向（行方向）の誤り訂正符号を演算・付加するＰＩ演算回路、１０５は、スクランブル処理されたデータに対しＰＯ方向（列方向）の誤り訂正符号を演算・付加するＰＯ演算回路である。
【０００６】
同図に示す従来の誤り訂正符号化回路１００においては、まず、ホストから１ＥＣＣブロック分のデータがメモリ１０１に書き込まれた後（図６（ａ）参照）、ＥＤＣ演算回路１０２によって、１セクタ分のデータが読み出され、セクタＩＤ等を含むヘッダが付加された後、誤り検出符号（ＥＤＣ）が付加される（図６（ｂ）参照）。そして、誤り検出符号が付加された１セクタ分のデータに、スクランブル演算回路１０３によってスクランブル処理が施され（図６（ｃ）参照）、その後、スクランブル処理された１セクタ分のデータがメモリ１０１に書き戻される。
【０００７】
しかる後、メモリ１０１からＰＩ演算回路１０４に１ラインずつデータが読み出され、ライン毎にＰＩ符号が演算される。得られたＰＩ符号は、対応するデータに付加されてメモリ１０１に書き込まれる（図６（ｄ）参照）。そして、全ラインについてＰＩ符号の演算・付加が終了すると、次に、１列ずつデータが読み出され、列毎にＰＯ符号が演算される。得られたＰＯ符号は、対応するデータに付加されてメモリ１０１に書き込まれる（図６（ｅ）参照）。これにより、メモリ１０１上に、図４に示すＥＣＣブロックが構成される。
【０００８】
しかして、ＥＣＣブロックが構成されると、ライン毎にデータが読み出され、変調回路２００に出力される（図６（ｆ）参照）。変調回路２００は、入力されたデータに所定の変調を施して記録信号を生成する。かかる記録信号は、光ピックアップ３００によって、ディスク上に順次記録される。
【０００９】
ところで、図５に示す誤り訂正符号化回路１００においては、誤り訂正符号化処理の際に、各回路からメモリ１０１に対して頻繁にアクセスがなされる。すなわち、１ＥＣＣブロック分のデータを処理する際に、メモリ１０１に対し、
(1) ホストからのデータ書き込み（Ｗ）
(2) ＥＤＣ演算回路１０２によるデータ読み出し（Ｒ）
(3) スクランブル演算回路１０３によるデータ書き込み（Ｗ）
(4) ＰＩ演算回路１０４によるデータ読み出し（Ｒ）
(5) ＰＩ演算回路１０４によるＰＩ符号の書き込み（Ｗ）
(6) ＰＯ演算回路１０４によるデータ読み出し（Ｒ）
(7) ＰＯ演算回路１０４によるＰＯ符号の書き込み（Ｗ）
(8) 変調回路２００に対するデータ読み出し（Ｒ）
がなされる。
【００１０】
これに対し、ＤＶＤ規格との関係からは、１倍速にてデータを記録する場合、記録時のユーザデータ転送レートとして、１１．０８Ｍｂｐｓが要求される。これをワード（１６ビット）単位に換算すると、０．６９２５Ｍword／Ｓとなる。
【００１１】
図５に示す誤り訂正符号化回路１００において、メモリ１０１へのアクセスを１６ビットで処理したとすると、上記(1)〜(8)に示すメモリ１０１へのアクセス数に、ワード換算したユーザデータの転送レート０．６９２５Ｍword／Ｓを乗ずることにより、当該メモリアクセスを行うに必要な動作クロックの周波数が求められる。ここで、上記(5)のアクセスはＰＩ符号の書き込みであるためアクセス数を０．２程度とし、また、上記(7)のアクセスはＰＯ符号の書き込みであるためアクセス数を０．３程度とすると、メモリ１０１の作動に必要なクロックの周波数ＣＬ1は、以下のように求められる。
ＣＬ1＝６．５×０．６９２５＝４．５ＭＨｚ  …（１）
【００１２】
このクロック周波数は、１倍速にて記録する場合のものであるが、これを１６倍速に引き上げた場合、クロック周波数ＣＬ16は、
ＣＬ16＝４．５×１６＝７２ＭＨｚ  …（２）
となる。さらに、メモリアクセスのオーバヘッドを１．３〜１．５程度見込むと、クロック周波数は、以下のとおりとなる。
ＣＬ16＝９４〜１０８ＭＨｚ  …（３）
【００１３】
実際には、上記(1)〜(8)に示す以外にも、メモリアクセスが要求されるため、メモリの動作クロックはさらに高いものでなければならない。
【００１４】
しかし、このようにクロック周波数の高いメモリはかなり高価であるため、ＤＶＤレコーダ等に搭載する際に、コスト上の障害が生じる。また、メモリの動作クロックが高いと、その分、メモリの消費電力も大きくなるとの障害も生じる。反面、メモリの動作クロックを引き下げると、符号化処理が間に合わず、記録動作のリアルタイム性が阻害される惧れがある。
【００１５】
なお、以下に示す特許文献１には、ＰＩ演算処理とＰＯ演算処理を同時に行うことにより、メモリに対するアクセス頻度を減少させる技術が記載されている。
【特許文献１】特開２００１−２９８３７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
そこで、本発明は、メモリへのアクセス回数を減少させることで、動作クロックの低いメモリによっても記録動作のリアルタイム性を確保でき、同時に、消費電力の低下およびメモリの低価格化を図り得る、データ符号化回路、データ符号化方法および当該データ符号化回路を搭載したデータ記録装置を提供することを課題とする。
【課題を解決するための手段】
【００１７】
第１の発明は、データに誤り検出符号を付加するＥＤＣ演算部と、前記ＥＤＣ演算部によって誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算部と、前記スクランブル演算部によってスクランブル処理されたデータにＰＩ方向の誤り訂正符号を付加するＰＩ演算部と、前記スクランブル演算部によってスクランブル処理されたデータにＰＯ方向の誤り訂正符号を付加するＰＯ演算部と、動作クロックに応じてデータの書き込みと読み出しを行うメモリとを備え、ホストからのデータを前記メモリに書き込む前に前記ＥＤＣ演算部と前記スクランブル部に入力して処理し、処理したデータをメモリに書き込み、次に、前記ＰＩ演算部およびＰＯ演算部による処理のうち、前記メモリから後段回路に出力する際のデータ読み出し方向とは相違する方向の演算処理を先に行って、誤り訂正符号をメモリに書き込み、その後、当該メモリから前記データの読み出し方向にデータを読み出しながら他方の演算部による処理を行って誤り訂正符号を付加し、これを後段の処理回路に順次出力することを特徴とする。
【００１８】
第２の発明は、データに誤り検出符号を付加するＥＤＣ演算工程と、前記ＥＤＣ演算工程によって誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算工程と、前記スクランブル演算工程によってスクランブル処理されたデータにＰＩ方向の誤り訂正符号を付加するＰＩ演算工程と、前記スクランブル演算部によってスクランブル処理されたデータにＰＯ方向の誤り訂正符号を付加するＰＯ演算工程とを備え、ホストからのデータを前記ＥＤＣ演算工程と前記スクランブル工程にて処理してメモリに書き込み、次に、前記ＰＩ演算工程およびＰＯ演算工程による処理のうち、前記メモリから後段工程に出力する際のデータ読み出し方向とは相違する方向の演算処理を先に行って、誤り訂正符号をメモリに書き込み、その後、当該メモリから前記データの読み出し方向にデータを読み出しながら他方の演算工程による処理を行って誤り訂正符号を付加し、これを後段工程に順次出力することを特徴とする。
【００１９】
第３の発明は、記録データに誤り訂正符号を付加するデータ符号化回路を備えるデータ記録装置において、前記データ符号化回路は、データに誤り検出符号を付加するＥＤＣ演算部と、前記ＥＤＣ演算部によって誤り検出符号が付加されたデータにスクランブル処理を施すスクランブル演算部と、前記スクランブル演算部によってスクランブル処理されたデータにＰＩ方向の誤り訂正符号を付加するＰＩ演算部と、前記スクランブル演算部によってスクランブル処理されたデータにＰＯ方向の誤り訂正符号を付加するＰＯ演算部と、動作クロックに応じてデータの書き込みと読み出しを行うメモリとを備え、ホストからのデータを前記メモリに書き込む前に前記ＥＤＣ演算部と前記スクランブル部に入力して処理し、処理したデータをメモリに書き込み、次に、前記ＰＩ演算部およびＰＯ演算部による処理のうち、前記メモリから後段回路に出力する際のデータ読み出し方向とは相違する方向の演算処理を先に行って、誤り訂正符号をメモリに書き込み、その後、当該メモリから前記データの読み出し方向にデータを読み出しながら他方の演算部による処理を行って誤り訂正符号を付加し、これを後段の処理回路に順次出力することを特徴とする。
【００２０】
本発明の特徴は、以下に示す実施の形態の説明により更に明らかとなろう。但し、以下の実施の形態は、あくまでも、本発明の一つの実施形態であって、本発明ないし各構成要件の用語の意義は、以下の実施の形態に記載されたものに制限されるものではない。
【発明の効果】
【００２１】
本発明によれば、ホストからのデータを前記メモリに書き込む前にＥＤＣ演算部とスクランブル部に入力して処理し、その後、スクランブル部からメモリにデータを書き込むようにしたことから、ホストからメモリに対してデータを書き込む際のメモリアクセスと、メモリから前記ＥＤＣ演算部にデータを読み出す際のメモリアクセスを省略できる。また、メモリからＰＩ方向またはＰＯ方向にデータを読み出しながら、ＰＩ方向またはＰＯ方向の誤り訂正符号を付加し、これを後段の処理部等に順次出力するようにしたことから、メモリから後段の処理部等にデータを読み出す際のメモリアクセスと、ＰＩ演算部またはＰＯ演算部から誤り訂正符号を付加してメモリに書き込む際のメモリアクセスを省略できる。
【００２２】
よって、本発明によれば、上記従来技術に比べ、メモリへのアクセス数を著しく削減することができ、これにより、メモリの動作クロックを顕著に低下させることができるようになる。
【００２３】
たとえば、ＤＶＤ記録装置に本発明を適用した場合、メモリのアクセス数は、６．５（従来技術）から３．３（本発明）にまで削減させることができる。よって、上記式（１）〜式（３）の算出式に従うと、メモリの動作クロックは、１倍速の場合、
ＣＬ1＝３．３×０．６９２５＝２．２９ＭＨｚ
となり、１６倍速の場合、
ＣＬ16＝２．２９×１６＝３６．６ＭＨｚ
となり、さらに、メモリアクセスのオーバヘッド１．３〜１．５を見込んだ場合、
ＣＬ16＝４８〜５５ＭＨｚ
となる。
【００２４】
加えて、本発明によれば、ＰＩ方向またはＰＯ方向の誤り訂正符号がメモリに書き込まれないため、その分、メモリ容量を削減することができ、あるいは、空き容量を、他のワーク領域として利用できるようになるとの効果を同時に奏することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態につき図面を参照して説明する。なお、本実施の形態は、ＤＶＤ記録装置に本発明を適用した場合の構成例を示すものである。
【００２６】
図１に、実施の形態に係るディスク記録装置の構成を示す。なお、図５に示す構成と同一部分には同一符号を付し、説明を省略する。
【００２７】
図示の如く、本実施の形態では、ホストからＥＤＣ演算回路１１０に記録データが入力される。ＥＤＣ演算回路１１０は、１ＥＣＣブロック分のデータが入力される毎に誤り検出符号を演算・付加し、これをスクランブル演算回路１１１に出力する。スクランブル演算回路１１１は、ＥＤＣ演算回路１１０から入力された１ＥＣＣブロック分のデータにスクランブル処理を施し、順次、メモリ１０１に書き込む。
【００２８】
さらに、本実施の形態では、ＰＩ方向の誤り訂正符号化処理を行う前に、ＰＯ演算回路１０５にて、ＰＯ方向の誤り訂正符号化処理を行い、得られたＰＯ符号を対応するデータに付加するようにしてメモリ１０１に書き込む。その後、メモリ１０１内のデータをＰＩ方向に１ラインずつＰＩ演算回路１１２に読み出し、これにＰＩ符号を付加してそのまま変調回路２００に出力する。
【００２９】
図２に、１ＥＣＣブロック分のデータに対する誤り訂正符号化処理の処理フローを示す。
【００３０】
ホストから１セクタ分のデータがＥＤＣ演算回路１１０に入力されると（Ｓ１０１）、当該データに対しセクタＩＤ等を含むヘッダが付加された後、誤り検出符号演算がなされる（Ｓ１０２）。ここで算出されたＥＤＣ符号はセクタデータに付加されてスクランブル演算回路１１１に入力される（Ｓ１０３）。スクランブル演算回路１１１は、入力されたセクタデータにスクランブル処理を施す（Ｓ１０４）。そして、スクランブル処理後のセクタデータをメモリ１０１に書き込む（Ｓ１０５）。Ｓ１０１からＳ１０５の処理は、１ＥＣＣブロック分のデータがメモリ１０１に書き込まれるまで繰り返し実行される（Ｓ１０６）。
【００３１】
しかして、１ＥＣＣブロック分のデータがメモリ１０１に書き込まれると、次に、メモリ１０１から１列分のデータがＰＯ演算回路１０５に読み出され（Ｓ１０７）、ＰＯ演算回路１０５にて、当該データに対する誤り訂正符号演算（ＰＯ符号演算）が実行される。得られたＰＯ符号は、当該データに付加されるようにしてメモリ１０１に書き込まれる（Ｓ１０８）。この処理は、全ての列のデータについて終了するまで繰り返し実行される（Ｓ１０９）。
【００３２】
しかる後、メモリ１０１から１ライン分のデータがＰＩ演算回路１１２に読み出され（Ｓ１１０）、ＰＩ演算回路１１２にて、当該データに対する誤り訂正符号演算（ＰＩ符号演算）が実行される。そして、得られたＰＩ符号が当該データに付加されて変調回路２００に出力される（Ｓ１１１）。この処理は、全てのラインのデータについて終了するまで繰り返し実行される（Ｓ１１２）。
【００３３】
図３に、Ｓ１１０〜Ｓ１１２の処理を概念的に示す。Ｓ１０１〜Ｓ１０９にてメモリ１０１上に構成されたデータ（同図（ａ）参照）は、先頭ラインから順に読み出され、ＰＩ符号が付加される（同図（ｂ）参照）。そして、順次、後段の変調回路２００に出力され、ディスク上に記録される。
【００３４】
本実施の形態によれば、ホストからのデータを前記メモリ１０１に書き込む前に、ＥＤＣ演算回路１１０とスクランブル演算回路１１１に入力して処理し、処理後のデータをメモリ１０１に書き込むようにしたので、ホストからメモリに対してデータを書き込む際のメモリアクセスと、メモリから前記ＥＤＣ演算回路にデータを読み出す際のメモリアクセスを省略することができる。
【００３５】
また、メモリ１０１からＰＩ方向にデータを読み出しながらＰＩ演算処理を行うようにしたので、メモリ１０１から変調回路２００にデータを読み出す際のメモリアクセスと、ＰＩ演算回路からＰＩ方向の誤り訂正符号を付加してメモリに書き込む際のメモリアクセスを省略することができる。
【００３６】
よって、本実施の形態によれば、メモリへのアクセス数を著しく削減することができ、これに応じて、メモリの動作クロックを顕著に低下させることができる。その結果、メモリ１０１のコストを一段と低減することができ、データ記録装置の低価格化を図ることが可能となる。
【００３７】
加えて、ＰＩ符号がメモリに書き込まれないため、その分、メモリ容量を削減することができ、あるいは、空き容量を、他のワーク領域として利用できるようになる。なお、図４に示す行数および列数のＥＣＣブロックにおいては、ＰＩ符号領域は、１セクタ分程度のデータ容量となり、この分、メモリ容量を削減することができる。
【００３８】
以上、本発明の実施の形態について説明したが、本発明は、上記実施の形態に限定されるものではない。
【００３９】
なお、上記実施の形態では、ＰＩ方向がメモリからのデータの読み出し方向であるためＰＯ方向の処理を先に行い、その後、ＰＩ方向の読み出しを行いながらＰＩ符号化処理と、変調回路２００への出力を行うようにしたが、仮に、ＰＯ方向がメモリからのデータの読み出し方向の場合には、ＰＩ方向の処理を先に行い、その後、ＰＯ方向の読み出しを行いながらＰＯ符号化処理と、変調回路２００への出力を行うこととなる。
【００４０】
本発明は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。
【図面の簡単な説明】
【００４１】
【図１】実施の形態に係るディスク記録装置の構成を示す図
【図２】当該ディスク記録装置における誤り訂正符号化処理の処理フロー図
【図３】当該ディスク記録装置における誤り訂正符号化処理の概念図
【図４】ＥＣＣブロックの構成例を示す図
【図５】従来のディスク記録装置の構成を示す図
【図６】当該ディスク記録装置における誤り訂正符号化処理の概念図
【符号の説明】
【００４２】
１００  誤り訂正符号化回路
１０１  メモリ
１０５  ＰＯ演算回路
１１０  ＥＤＣ演算回路
１１１  スクランブル演算回路
１１２  ＰＩ演算回路
【図１】
2005332543.tif 000003
【図２】
2005332543.tif 000004
【図３】
2005332543.tif 000005
【図４】
2005332543.tif 000006
【図５】
2005332543.tif 000007
【図６】
2005332543.tif 000008