(57)【要約】【課題】画素数が増大すると、相展開駆動法を採用した場合、ビデオ線の本数が少ないことに起因して１つの画素に書き込む時間が短くなるため、画素に十分な電位を書き込めなくなる。【解決手段】アクティブマトリクス型液晶表示装置において、サンプリングスイッチ群１３２の各トランスファスイッチＳＷ１〜ＳＷｎがオフ状態になるときから画素２０のＴＦＴ２１オフ状態になる前、即ち画素２０に対する映像信号Ｖｓｉｇの書き込み終了の直前に、信号線１７−１〜１７−ｎの電位を映像信号Ｖｓｉｇの極性に対応した極性側に変動（シフト）させることで、映像信号Ｖｓｉｇのレベルに応じたビデオ線１８の電位よりも大きなレンジで信号線１７−１〜１７−ｎへの映像信号Ｖｓｉｇの書き込み動作を行い、高精細化・多画素化に伴って映像信号Ｖｓｉｇの書き込み時間が短くなった場合であっても、十分な電位を画素２０に書き込めるようにする。【選択図】図１
2005308942.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子を含む画素が基板上に行列状に２次元配置され、当該行列状の配列に対して列ごとに信号線が配線されてなる画素アレイ部と、
前記画素アレイ部の前記信号線の各々とビデオ線との間に接続され、当該ビデオ線を通して与えられる映像信号をサンプリングして前記信号線の各々に供給するサンプリングスイッチ群と、
前記サンプリングスイッチ群の各スイッチがオフ状態になるときから前記画素の選択／非選択を制御するスイッチ素子がオフ状態になる前に、前記信号線の電位を前記映像信号の極性に対応した極性側に変動させる制御手段と
を備えたことを特徴とする表示装置。
【請求項２】
前記サンプリングスイッチ群の各スイッチは、ＮｃｈトランジスタとＰｃｈトランジスタとが並列接続されてなり、互いに逆相の水平走査パルスに応答してオン／オフ動作を行うトランスファスイッチであり、
前記制御手段は、前記Ｎｃｈトランジスタのゲート電極と前記信号線との間に直列に接続された第１のスイッチ素子および第１の容量素子と、前記Ｐｃｈトランジスタのゲート電極と前記信号線との間に直列に接続された第２のスイッチ素子および第２の容量素子とを有し、前記第１，第２のスイッチ素子が前記映像信号の正極性時に非アクティブ、負極性時にアクティブとなる制御信号に同期してオン／オフ動作を行う
ことを特徴とする請求項１記載の表示装置。
【請求項３】
前記第１，第２の容量素子は、ドレイン電極とソース電極とが共通に接続されてなるＭＯＳ容量である
ことを特徴とする請求項２記載の表示装置。
【請求項４】
前記制御信号は、１水平走査期間ごとまたは１フィールド期間ごとに極性が反転する
ことを特徴とする請求項２記載の表示装置。
【請求項５】
前記制御手段は、前記Ｎｃｈトランジスタのゲート電極と前記第１のスイッチ素子との間に接続された第１の遅延手段と、前記Ｐｃｈトランジスタのゲート電極と前記第２のスイッチ素子との間に接続された第２の遅延手段とをさらに有する
ことを特徴とする請求項２記載の表示装置。
【請求項６】
電気光学素子を含む画素が基板上に行列状に２次元配置され、当該行列状の配列に対して列ごとに信号線が配線されてなる画素アレイ部と、
前記画素アレイ部の前記信号線の各々とビデオ線との間に接続され、当該ビデオ線を通して与えられる映像信号をサンプリングして前記信号線の各々に供給するサンプリングスイッチ群とを備えた表示装置の駆動方法であって、
前記サンプリングスイッチ群の各スイッチがオフ状態になるときから前記画素の選択／非選択を制御するスイッチ素子がオフ状態になる前に、前記信号線の電位を前記映像信号の極性に対応した極性側に変動させる
ことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および表示装置の駆動方法に関し、特に電気光学素子を含む画素が行列状に２次元配置されてなる表示装置および当該表示装置の駆動方法に関する。
【背景技術】
【０００２】
電気光学素子を含む画素が行列状に２次元配置されてなる表示装置、例えば画素の電気光学素子として液晶セルを用いた液晶表示装置では、液晶セルに対して電圧を印加することによってコントラストを得ている。液晶セルに対する電圧の印加は、アクティブマトリクス型液晶表示装置においては、画素の領域に容量（画素容量）およびスイッチ素子（画素スイッチ）を設け、画素容量に画素スイッチを介して電荷を充電することによって行われる。また、画素容量に対する電荷の充電は、画素アレイ部の各画素を行単位で選択する一方、外部からビデオ線を通して入力される映像信号を、画素アレイ部の画素列ごとに配線された信号線を介して選択行の各画素に書き込むことによって行われる。
【０００３】
外部から入力される映像信号を画素に書き込む方法としては、一般的に、画素アレイ部のｎ本の信号線に対してｎ本のビデオ線を１対１の対応関係をもって配線し、外部のドライバＩＣから入力されるｎ系統の映像信号をそのまま、ｎ本のビデオ線を介して対応するｎ本の信号線に供給する方法が知られている。ただし、この書き込み方法では、近年の表示装置の高解像度化、高精細化の傾向に伴って信号線の本数ｎが増大すると、当該信号線と同数の多数のビデオ線を配線し、これら多数のビデオ線を通して複数系統の映像信号を並列的に入力するのが難しくなる。
【０００４】
そこで、ビデオ線をｎ本よりも極めて少ない本数Ｎ（Ｎ≪ｎ）だけ表示パネル上に配線し、外部から映像信号をＮ相に展開して入力する一方、Ｎ本のビデオ線と画素アレイ部の信号線との間にスイッチ回路をＮ個単位で配置し、これらＮ個単位のスイッチ回路を同じスイッチ制御信号を用いて同時に駆動することで、選択行の各画素に対してＮ個の画素を単位として、Ｎ相展開された映像信号を同時に書き込む方法（以下、「相展開駆動法」と呼ぶ）が採られている（例えば、特許文献１参照）。この相展開駆動法によれば、表示パネル上に配線するビデオ線の本数を大幅に減らすことができる。
【０００５】
上記相展開駆動法を採用したアクティブマトリクス型液晶表示装置においては、ビデオ線を通して映像信号が入力され、スイッチ回路を駆動するスイッチ制御信号がアクティブになると、そのアクティブ期間においてスイッチ回路がオン状態となってビデオ線を信号線と接続することで、ビデオ線の電位（映像信号に応じて決まる電位）が信号線を通して画素に書き込まれる。そして、図８に示すように、信号線がビデオ線と同電位になった後に、スイッチ制御信号のアクティブ期間が終了し、スイッチ回路がオフ状態となることにより、信号線および画素に映像信号に応じた電位が保持される。
【０００６】
【特許文献１】特開平１１−６５５３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ここで、スイッチ回路のオン期間は信号線の負荷、画素の負荷および水平方向の画素数によって決まる。近年、高精細な画像表示が求められるようになってきており、表示装置の画素数が増大する傾向にある。このように、高精細化に伴って画素数が増大すると、相展開駆動法を採用した場合、ビデオ線の本数が少ないことに起因して１つの画素に書き込む時間が短くなる。これは、１行分の各画素に対して、規格で決められた水平期間内に映像信号を書き込む必要があるためである。１つの画素に書き込む時間が短くなると、画素に十分な電位を書き込めなくなるため、コントラストが低下したり、画素の特性ばらつきに起因して縦スジ状のノイズが生じたりするなど、画質低下の問題が発生する。
【０００８】
また、特に投射型ディスプレイ向けの液晶表示装置では、当該液晶表示装置に入力される光量が増加する傾向にある。このため、画素内のスイッチ素子からリークする電流がコントラストの低下や滅点（点灯しない画素）などの画質不良を起こしやすくなる。したがって、上述したように、１つの画素に書き込む時間が短くなり、画素に十分な電位を書き込めなくなると、光リークによるコントラストの低下や滅点などの画質不良が目立ちやすくなる。
【０００９】
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、書き込み時間が短くなった場合においても十分な電位を画素に書き込むことができるとともに、光リークによるコントラストの低下や滅点などの画質不良を改善可能な表示装置および当該表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明では、電気光学素子を含む画素が基板上に行列状に２次元配置され、当該行列状の配列に対して列ごとに信号線が配線されてなる画素アレイ部と、前記画素アレイ部の前記信号線の各々とビデオ線との間に接続され、当該ビデオ線を通して与えられる映像信号をサンプリングして前記信号線の各々に供給するサンプリングスイッチ群とを備えた表示装置において、前記サンプリングスイッチ群の各スイッチがオフ状態になるときから前記画素の選択／非選択を制御するスイッチ素子がオフ状態になる前に、前記信号線の電位を前記映像信号の極性に対応した極性側に変動させる構成を採っている。
【００１１】
上記構成の表示装置において、サンプリングスイッチ群の各スイッチがオフ（非導通）状態になるときから画素のスイッチ素子がオフ状態になる前、即ち画素に対する映像信号の書き込み終了の直前に、信号線の電位を映像信号の極性に対応した極性側に変動（シフト）させる、具体的には、映像信号の正極性の書き込み時には正極性側に、負極性の書き込み時には負極性側に信号線の電位を変動させることで、映像信号レベルに応じたビデオ線の電位よりも大きなレンジで信号線への映像信号の書き込みを行うことができる。
【発明の効果】
【００１２】
本発明によれば、映像信号の画素に対する書き込み終了の直前に、信号線の電位を映像信号の極性に対応した極性側に変動（シフト）させることにより、映像信号レベルに応じたビデオ線の電位よりも大きなレンジで信号線に対する映像信号の書き込みを行うことができるため、書き込み時間が短くなった場合においても十分な電位を画素に書き込むことができるとともに、光リークによるコントラストの低下や滅点などの画質不良を改善することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１４】
図１は、本発明の一実施形態に係る表示装置の構成の概略を示すブロック図である。ここでは、一例として、画素の電気光学素子として液晶セルを用いたアクティブマトリクス型液晶表示装置を例に挙げて説明するものとする。図１から明らかなように、本実施形態に係るアクティブマトリクス型液晶表示装置は、画素アレイ部１１、垂直駆動回路１２、水平駆動回路１３、映像信号供給回路１４および制御信号生成回路１５を有する構成となっている。
【００１５】
画素アレイ部１１は、電気光学素子である液晶セルを含む画素２０が、透明絶縁基板、例えば第１のガラス基板（図示せず）上に行列状に２次元配置され、この画素２０のｍ行ｎ列の配列に対して行ごとに走査線１６−１〜１６−ｍが配線され、列ごとに信号線１７−１〜１７−ｎが配線された構成となっている。第１のガラス基板は、第２のガラス基板（図示せず）と所定の間隙を持って対向配置され、当該第２のガラス基板との間に液晶材料が封止されることによって表示パネルを構成している。
【００１６】
この表示パネル上に、垂直駆動回路１２、水平駆動回路１３、映像信号供給回路１４および制御信号生成回路１５が画素アレイ部１１と共に設けられることになる。なお、映像信号供給回路１４および制御信号生成回路１５については、表示パネルの外に設けることも可能である。
【００１７】
図２は、画素（画素回路）２０の回路構成の一例を示す回路図である。図２から明らかなように、画素２０は、当該画素２０の選択／非選択を制御するスイッチ素子である画素トランジスタ、例えばＴＦＴ(Thin Film Transistor;薄膜トランジスタ)２１と、このＴＦＴ２１のドレイン電極に画素電極が接続された液晶セル２２と、ＴＦＴ２１のドレイン電極に一方の電極が接続された保持容量２３とを有する構成となっている。ここで、液晶セル２２は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量Ｃｌｃを意味する。
【００１８】
ＴＦＴ２１は、ゲート電極が走査線１６（１６−１〜１６−ｍ）に接続され、ソース電極が信号線１７（１７−１〜１７−ｎ）に接続されている。また、例えば、液晶セル２２の対向電極および保持容量２３の他方の電極がコモン線２４に対して各画素共通に接続されている。そして、液晶セル２２の対向電極には、コモン線２４を介してコモン電圧（対向電極電圧）Ｖｃｏｍが各画素共通に与えられる。
【００１９】
垂直駆動回路１２は、画素アレイ部１１の例えば左側に配置されている。なお、ここでは、画素アレイ部１１の左側に垂直駆動回路１２を配置する構成を例に挙げて示したが、画素アレイ部１１の右側に、あるいは画素アレイ部１１の左右両側に垂直駆動回路１２を配置する構成を採ることも可能である。垂直駆動回路１２は、シフトレジスタやバッファ回路等によって構成され、垂直スタートパルスＶＳＴが与えられることで、垂直クロックパルスＶＣＫ（一般的には、互いに逆相の垂直クロックパルスＶＣＫ，ＶＣＫＸ）に同期して垂直走査パルスφＶ１〜φＶｍを順に出力し、画素アレイ部１１の走査線１６−１〜１６−ｍに与えることによって画素２０を行単位で順次選択する。
【００２０】
水平駆動回路１３は、例えば、水平走査回路１３１、サンプリングスイッチ群１３２および信号線電位制御回路１３３を有する構成となっている。水平走査回路１３１は、シフトレジスタ等によって構成され、水平スタートパルスＨＳＴに応答してシフト動作を開始し、当該水平スタートパルスＨＳＴを水平クロックパルスＨＣＫ（一般的には、互いに逆相の水平クロックパルスＨＣＫ，ＨＣＫＸ）に同期して順次シフトすることにより、各転送段の転送パルスを、互いに逆相の水平走査パルスφＨ１，φＨ１Ｘ〜φＨｎ，φＨｎＸとして順に出力する。
【００２１】
サンプリングスイッチ群１３２は、画素アレイ部１１の信号線１７−１〜１７−ｎの各々とビデオ線１８との間に接続されたスイッチ回路、例えばＮｃｈトランジスタとＰｃｈトランジスタとが並列接続されてなるトランスファスイッチＳＷ１〜ＳＷｎによって構成され、ビデオ線１８を通して映像信号供給回路１４から与えられる映像信号Ｖｓｉｇをサンプリングして信号線１７−１〜１７−ｎの各々に供給する。
【００２２】
映像信号供給回路１４は、１Ｈ（Ｈは水平走査期間）反転駆動法を採る場合には１Ｈごとに、１Ｆ（Ｆフィールド期間）反転駆動法を採る場合には１Ｆごとに、映像信号Ｖｓｉｇの極性を反転させてながら当該映像信号Ｖｓｉｇをビデオ線１８に出力する。制御信号生成回路１５は、映像信号Ｖｓｉｇの極性反転に同期して、即ち当該極性反転に同期して映像信号供給回路１４から出力される同期信号に基づいて、１Ｈごとあるいは１Ｆごとに極性が反転する、具体的には映像信号Ｖｓｉｇの正極性のときに非アクティブ（“Ｌ”レベル）、負極性のときにアクティブ（“Ｈ”レベル）となる制御信号ＣＳを信号線電位制御回路１３２に与える。
【００２３】
信号線電位制御回路１３２は、制御信号生成回路１５から与えられる制御信号ＣＳに基づいて、サンプリングスイッチ群１３２の各トランスファスイッチＳＷ１〜ＳＷｎがオフ状態になるときから、画素２０の選択／非選択を制御するスイッチ素子、即ちＴＦＴ２１がオフ状態になる前に、信号線１７−１〜１７−ｎの電位を映像信号Ｖｓｉｇの極性に対応した極性側に変動（シフト）させる、即ち映像信号Ｖｓｉｇが正極性のときには正極性側に、映像信号Ｖｓｉｇが負極性のときには負極性側に変動させる作用をなす。
【００２４】
［第１実施例］
図３は、ある信号線１７−ｉに対応したトランスファスイッチＳＷｉおよび信号線電位制御回路１３３−ｉの第１実施例の回路構成を示す回路図である。
【００２５】
図３において、トランスファスイッチＳＷｉは、互いに並列に接続されたＮｃｈトランジスタＱｎ１１およびＰｃｈトランジスタＱｐ１１からなり、ビデオ線１８と信号線１７−ｉとの間に接続されている。そして、水平走査回路１３１から、ＮｃｈトランジスタＱｎ１１のゲートには正相の水平走査パルスφＨｉが、ＰｃｈトランジスタＱｐ１１のゲートには逆相の水平走査パルスφＨｉＸがそれぞれ与えられる。
【００２６】
信号線電位制御回路１３３−ｉは、２つのスイッチ素子、例えばＮｃｈトランジスタＱｎ１２およびＰｃｈトランジスタＱｐ１２と、２つの容量素子Ｃ１１，Ｃ１２とから構成されている。ＮｃｈトランジスタＱｎ１２（以下、ＭＯＳスイッチＱｎ１２と記す）のドレイン電極は、ＮｃｈトランジスタＱｎ１１のゲート電極に接続されている。ＰｃｈトランジスタＱｐ１２（以下、ＭＯＳスイッチＱｐ１２と記す）のソース電極は、ＰｃｈトランジスタＱｐ１１のゲート電極に接続されている。これらＭＯＳスイッチＱｎ１２，Ｑｐ１２の各ゲート電極には、制御信号生成回路１５から出力される制御信号ＣＳが制御線１９を通して印加される。
【００２７】
２つの容量素子Ｃ１１，Ｃ１２は、各一端がＭＯＳスイッチＱｎ１２のソース電極とＭＯＳスイッチＱｐ１２のドレイン電極にそれぞれ接続され、各他端が信号線１７−ｉに共通に接続されている。これら容量素子Ｃ１１，Ｃ１２としては、例えば、ＮｃｈトランジスタとＰｃｈトランジスタの各々についてドレイン電極とソース電極とを共通に接続してなるＭＯＳ容量が用いられる（以下、ＭＯＳ容量Ｃ１１，Ｃ１２と記す）。ただし、ＭＯＳ容量に限られるものではなく、一般的なキャパシタを始め、配線層間に形成した容量などを用いることも可能であるが、ＭＯＳ容量を用いた方が、他のトランジスタＱｎ１１，Ｑｎ１２およびＰｐ１１，Ｑｐ１２と同様にポリシリコンで簡単に作ることができるため有利である。
【００２８】
次に、上記構成の第１実施例に係るトランスファスイッチＳＷｉおよび信号線電位制御回路１３３−ｉの回路動作について、図４および図５の波形図を用いて説明する。
【００２９】
先ず、映像信号Ｖｓｉｇの正極性を信号線１７−ｉを通して画素２０に書き込むときの回路動作について、水平走査パルスφＨｉ，φＨｉＸ、信号線１７−ｉの電位およびビデオ線１８の電位を示す図４の波形図を用いて説明する。
【００３０】
映像信号Ｖｓｉｇの正極性を書き込むときには、制御信号ＣＳが“Ｌ”レベルになる。これにより、ＭＯＳスイッチＱｎ１２がオフ状態となり、ＭＯＳスイッチＱｐ１２がオン状態となる。映像信号Ｖｓｉｇの書き込み動作では、初期状態に水平走査パルスφＨｉが“Ｌ”レベルに、水平走査パルスφＨｉＸが“Ｈ”レベルにあり、トランスファスイッチＳＷｉがオフ状態となっているが、水平走査パルスφＨｉが“Ｈ”レベルに、水平走査パルスφＨｉＸが“Ｌ”レベルにそれぞれ遷移することで、トランスファスイッチＳＷｉがオン状態となる。
【００３１】
このとき、先に述べたように、ＭＯＳスイッチＱｎ１２がオフ状態にあるため、ＭＯＳ容量Ｃ１１のゲートレベルは変化しない。これに対して、ＭＯＳ容量Ｃ１２のゲートレベルは、オン状態にあるＭＯＳスイッチＱｐ１２を通して水平走査パルスφＨｉＸが“Ｌ”レベルが伝わるため、“Ｈ”レベルから“Ｌ”レベルへ遷移する。
【００３２】
続いて、ビデオ線１８からの信号線１７−ｉに対する映像信号Ｖｓｉｇ（正極性）の書き込みが十分に行われ、トランスファスイッチＳＷｉがオン状態からオフ状態に移行するときの動作について説明する。
【００３３】
トランスファスイッチＳＷｉがオン状態からオフ状態に移行するときは、水平走査パルスφＨｉが“Ｈ”レベルから“Ｌ”レベルに、水平走査パルスφＨｉＸが“Ｌ”レベルから“Ｈ”レベルにそれぞれ遷移する。このとき、ＭＯＳスイッチＱｎ１２がオフ状態にあるため、ＭＯＳ容量Ｃ１１のゲートレベルは変化しない。これに対して、ＭＯＳスイッチＱｐ１２がオン状態にあるため、ＭＯＳ容量Ｃ１２のゲートレベルは、水平走査パルスφＨｉＸと同様に“Ｈ”レベルに変化する。
【００３４】
そして、トランスファスイッチＳＷｉがオフ状態になると、信号線１７−ｉはビデオ線１８との接続が解除され、フローティング状態となる。このとき同時に、ＭＯＳ容量Ｃ１２による容量カップリングを受けるため、信号線１７−ｉの電位は“Ｈ”レベル側に変動（シフト）する。その結果、映像信号Ｖｓｉｇの正極性の信号線１７−ｉへの書き込み時には、図４の波形図から明らかなように、当該信号線１７−ｉには映像信号Ｖｓｉｇのレベルに応じたビデオ線１８の電位よりも高い電位で書き込みが行われる。
【００３５】
一方、画素２０では、上述した書き込み動作の終了後に、即ち画素２０に対して映像信号Ｖｓｉｇの正極性が書き込まれた後に、画素スイッチであるＴＦＴ２１（図２を参照）がオフ状態となる。換言すれば、信号線１７−ｉを通して画素２０に映像信号Ｖｓｉｇの正極性を書き込むときに、信号線１７−ｉの電位をビデオ線１８の電位よりも高い電位、即ち正極性側に変動（シフト）させるための上述した書き込み動作は、トランスファスイッチＳＷｉがオフ状態になるときから画素２０のＴＦＴ２１がオフ状態になる前、即ち画素２０に対する映像信号Ｖｓｉｇの正極性の書き込み終了直前に行われる。
【００３６】
次に、映像信号Ｖｓｉｇの負極性を信号線１７−ｉを通して画素２０に書き込むときの回路動作について、水平走査パルスφＨｉ，φＨｉＸ、信号線１７−ｉの電位およびビデオ線１８の電位を示す図５の波形図を用いて説明する。
【００３７】
映像信号Ｖｓｉｇの負極性を書き込むときには、制御信号ＣＳが“Ｈ”レベルになる。これにより、ＭＯＳスイッチＱｎ１２がオン状態となり、ＭＯＳスイッチＱｐ１２がオフ状態となる。このとき、ＭＯＳスイッチＱｎ１２がオン状態にあることで、ＭＯＳ容量Ｃ１１のゲートには水平走査パルスφＨｉが与えられる。また、ＭＯＳスイッチＱｐ１２がオフ状態にあることで、ＭＯＳ容量Ｃ１２のゲートレベルは変化しない。
【００３８】
続いて、ビデオ線１８からの信号線１７−ｉに対する映像信号Ｖｓｉｇ（負極性）の書き込みが十分に行われ、トランスファスイッチＳＷｉがオン状態からオフ状態に移行するときの動作について説明する。
【００３９】
トランスファスイッチＳＷｉがオン状態からオフ状態に移行するときは、水平走査パルスφＨｉが“Ｈ”レベルから“Ｌ”レベルに、水平走査パルスφＨｉＸが“Ｌ”レベルから“Ｈ”レベルにそれぞれ遷移する。このとき、ＭＯＳスイッチＱｐ１２がオフ状態にあるため、ＭＯＳ容量Ｃ１２のゲートレベルは変化しない。これに対して、ＭＯＳスイッチＱｐ１１がオン状態にあるため、ＭＯＳ容量Ｃ１１のゲートレベルは、水平走査パルスφＨｉと同様に“Ｌ”レベルに変化する。
【００４０】
そして、トランスファスイッチＳＷｉがオフ状態になると、信号線１７−ｉはビデオ線１８との接続が解除され、フローティング状態となる。このとき同時に、ＭＯＳ容量Ｃ１１による容量カップリングを受けるため、信号線１７−ｉの電位は“Ｌ”レベル側に変動（シフト）する。その結果、映像信号Ｖｓｉｇの負極性の信号線１７−ｉへの書き込み時には、図５の波形図から明らかなように、当該信号線１７−ｉには映像信号Ｖｓｉｇのレベルに応じたビデオ線１８の電位よりも低い電位で書き込みが行われる。
【００４１】
一方、画素２０では、上述した書き込み動作の終了後に、即ち画素２０に映像信号Ｖｓｉｇの負極性が書き込まれた後に、画素スイッチであるＴＦＴ２１（図２を参照）がオフ状態となる。換言すれば、信号線１７−ｉを通して画素２０に映像信号Ｖｓｉｇの負極性を書き込むときに、信号線１７−ｉの電位をビデオ線１８の電位よりも低い電位、即ち負極性側に変動（シフト）させるための上述した書き込み動作は、トランスファスイッチＳＷｉがオフ状態になるときから画素２０のＴＦＴ２１がオフ状態になる前、即ち画素２０に対する映像信号Ｖｓｉｇの負極性の書き込み終了直前に行われる。
【００４２】
上述したように、アクティブマトリクス型液晶表示装置において、サンプリングスイッチ群１３２の各トランスファスイッチＳＷ１〜ＳＷｎがオフ状態になるときから画素２０のＴＦＴ２１オフ状態になる前、即ち画素２０に対する映像信号Ｖｓｉｇの書き込み終了の直前に、信号線１７−１〜１７−ｎの電位を映像信号Ｖｓｉｇの極性に対応した極性側に変動（シフト）させることで、映像信号Ｖｓｉｇのレベルに応じたビデオ線１８の電位よりも大きなレンジで信号線１７−１〜１７−ｎへの映像信号Ｖｓｉｇの書き込み動作を行うことができる。
【００４３】
一例として、従来技術では、３−８［Ｖ］の振幅の信号電圧が画素２０に書き込まれていたのに対して、１７−１〜１７−ｎの電位のシフト量±ΔＶを例えば±０．２［Ｖ］とすると、本実施形態に係るアクティブマトリクス型液晶表示装置においては、２．８−８．２［Ｖ］の振幅の信号電圧を画素２０に対して書き込めることになる。
【００４４】
このように、ビデオ線１８の電位よりも大きなレンジで信号線１７−１〜１７−ｎへの映像信号Ｖｓｉｇの書き込み動作を行えることにより、高精細化・多画素化に伴って映像信号Ｖｓｉｇの書き込み時間が短くなった場合であっても、十分な電位を画素２０に書き込むことができる。また、特に投射型ディスプレイ向け液晶表示装置において、入射される光量が増加したとしても、光リークによるコントラストの低下や滅点などに対しても、電荷のリーク分をＭＯＳ容量Ｃ１１，Ｃ１２でオーバーライトする形で液晶層に十分な電界をかけることができるため、コントラスト低下や滅点などの画質不良を改善できる。
【００４５】
また、ＭＯＳ容量Ｃ１１，Ｃ１２の各容量値については自由に設定できるため、その設定によってはビデオ線１８の電位（映像信号Ｖｓｉｇのレベルに応じた電位）のレンジを小さくすることができる。これにより、映像信号Ｖｓｉｇの振幅を決める映像信号供給回路１４の電源電圧を下げることができるため、当該電源電圧の低下分だけ液晶表示装置全体の消費電力を低減できる。
【００４６】
［第２実施例］
図６は、ある信号線１７−ｉに対応したトランスファスイッチＳＷｉおよび信号線電位制御回路１３３−ｉの第２実施例の回路構成を示す回路図であり、図中、図３と同等部分には同一符号を付して示している。
【００４７】
図６から明らかなように、本実施例に係る信号線電位制御回路１３３−ｉでは、トランスファスイッチＳＷｉを構成するトランジスタＱｎ１１，Ｑｐ１１の各ゲート電極と、ＭＯＳスイッチＱｎ１２のドレイン電極およびＭＯＳスイッチＱｐ１２のソース電極との間に、所定の遅延時間を持つ遅延手段、例えばバッファ３１，３２をそれぞれ接続した構成を採っている。
【００４８】
バッファ３１，３２の遅延時間については、トランスファスイッチＳＷｉがオフする時間よりも長く、ビデオ線１８から信号線１７−ｉに映像信号Ｖｓｉｇを書き込む時間よりも短くなるように設定する。バッファ３１，３２としては、例えば、インバータを偶数段直列に接続した構成のものを用いることができ、また当該インバータの段数によって遅延時間を任意に設定することが可能である。
【００４９】
図７は、上記構成の第２実施例に係る信号線電位制御回路１３３−ｉを用いた場合において、映像信号Ｖｓｉｇの正極性を信号線１７−ｉを通して画素２０に書き込むときの水平走査パルスφＨｉ，φＨｉＸ、バッファ３２の出力ノードＮの電位、信号線１７−ｉの電位およびビデオ線１８の電位を示す波形図である。
【００５０】
上述したように、上記遅延時間を持つバッファ３１，３２を、トランスファスイッチＳＷｉとＭＯＳスイッチＱｎ１２，Ｑｐ１２との間に設けたことにより、ビデオ線１８から信号線１７−ｉに対して映像信号Ｖｓｉｇに応じた電荷が書き込まれ、トランスファスイッチＳＷｉが完全にオフ状態になり、信号線１７−ｉが完全にフローティングになった後にＭＯＳ容量Ｃ１１，Ｃ１２が駆動されることになる。このように、信号線１７−ｉが完全にフローティングになったところでＭＯＳ容量Ｃ１１，Ｃ１２の駆動が行われることにより、信号線１７−ｉの電位シフトを、バラツキが少なく、確実に行うことができる。
【００５１】
なお、上記実施形態では、点順次駆動方式のアクティブマトリクス型液晶表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、水平方向の複数ドット（画素）を単位として同時に書き込みを行う複数ドット同時サンプリング駆動方式や、先述した相展開駆動方式のアクティブマトリクス型液晶表示装置にも同様に適用可能である。
【００５２】
また、上記実施形態では、画素の電気光学素子として液晶セルを用いた液晶表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、画素の電気光学素子として有機ＥＬ(electro luminescence) 素子を用いた有機ＥＬ表示装置など、電気光学素子を含む画素が行列状に２次元配置されてなる表示装置全般に適用可能である。
【図面の簡単な説明】
【００５３】
【図１】本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の構成の概略を示すブロック図である。
【図２】画素（画素回路）の回路構成の一例を示す回路図である。
【図３】トランスファスイッチおよび信号線電位制御回路の第１実施例の回路構成を示す回路図である。
【図４】第１実施例に係る映像信号Ｖｓｉｇの正極性を書き込むときの水平走査パルスφＨｉ，φＨｉＸ、信号線電位およびビデオ線電位を示す波形図である。
【図５】第１実施例に係る映像信号Ｖｓｉｇの負極性を書き込むときの水平走査パルスφＨｉ，φＨｉＸ、信号線電位およびビデオ線電位を示す波形図である。
【図６】トランスファスイッチおよび信号線電位制御回路の第２実施例の回路構成を示す回路図である。
【図７】第２実施例に係る映像信号Ｖｓｉｇの正極性を書き込むときの水平走査パルスφＨｉ，φＨｉＸ、出力ノードＮの電位、信号線電位およびビデオ線電位を示す波形図である。
【図８】従来例に係る映像信号Ｖｓｉｇの正極性を書き込むときの水平走査パルスφＨｉ，φＨｉＸ、信号線電位およびビデオ線電位を示す波形図である。
【符号の説明】
【００５４】
１１…画素アレイ部、１２…垂直駆動回路、１３…水平駆動回路、１４…映像信号供給回路、１５…制御信号生成回路、１６，１６−１〜１６−ｍ…走査線、１７，１７−１〜１７−ｎ…信号線、１８…ビデオ線、１９…制御線、２０…画素、２１…ＴＦＴ（画素トランジスタ）、２２…液晶セル（液晶容量）、２３…保持容量、３０，３０−１〜３０−４…トランスファスイッチ、１３１…水平走査回路、１３２…サンプリングスイッチ群、１３３，１３３−ｉ…信号線電位制御回路、ＳＷ１〜ＳＷｎ…トランスファスイッチ
【図１】
2005308942.tif 000003
【図２】
2005308942.tif 000004
【図３】
2005308942.tif 000005
【図４】
2005308942.tif 000006
【図５】
2005308942.tif 000007
【図６】
2005308942.tif 000008
【図７】
2005308942.tif 000009
【図８】
2005308942.tif 000010