(57)【要約】【課題】いつでもＤＭＡパラメータ設定用ＦＩＦＯに何ブロック分のパラメータが保持されているかを知ることができるようにする。【解決手段】ＦＩＦＯにパラメータを設定した（Ｓ１０１）後、ＣＰＵからＤＭＡ転送開始命令をＤＭＡコントローラ（Ｓ１０２）。ＤＭＡコントローラがＤＭＡ転送開始命令を受けると、データのＩ／ＯデバイスへのＤＭＡ転送を開始（Ｓ１０３）、ＦＩＦＯに残っているパラメータの個数をレジスタリードによって確認し（Ｓ１０４）、まだＤＭＡ転送するデータがあれば（Ｓ１０５）、ＦＩＦＯの総容量を越えないように新たにＦＩＦＯにパラメータを設定し（Ｓ１０６）、さらに複数個のブロックをＤＭＡ転送する。そして、ＤＭＡ転送するデータがなければ（Ｓ１０５）、残りのブロックのデータをＤＭＡ転送し（Ｓ１０７）、完了割り込みを発生し（Ｓ１０８）、ＤＭＡ転送処理を終了する。【選択図】        図３
2005004624.tif 000002
【特許請求の範囲】
【請求項１】
データを記憶するメインメモリと、
前記メインメモリにアクセスしてＤＭＡ転送するＤＭＡ制御手段と、
前記ＤＭＡ制御手段に内蔵され、ＤＭＡ転送に必要なパラメータを格納するＦＩＦＯ形式の複数のレジスタよりなるレジスタ群と、
前記レジスタ群にアクセスして前記ＤＭＡ転送に必要なパラメータを保存し、ＤＭＡの起動を決定するＣＰＵと、
を備えたＤＭＡ制御装置において、
前記ＦＩＦＯ形式のレジスタ群内に保持されているパラメータの個数を計測するカウンタを備え、
前記ＣＰＵは前記カウンタのカウント値を随時参照する機能を備えていることを特徴とするＤＭＡ制御装置。
【請求項２】
データを記憶するメインメモリと、
前記メインメモリにアクセスしてＤＭＡ転送するＤＭＡ制御手段と、
前記ＤＭＡ制御手段に内蔵され、ＤＭＡ転送に必要なパラメータを格納するＦＩＦＯ形式の複数のレジスタよりなるレジスタ群と、
前記レジスタ群にアクセスして前記ＤＭＡ転送に必要なパラメータを保存し、ＤＭＡの起動を決定するＣＰＵと、
を備えたＤＭＡ制御装置において、
前記ＣＰＵは、ＤＭＡ転送の途中で、まだ残っている前記ＦＩＦＯ形式のレジスタのパラメータ群をすべて消去する機能を備えていることを特徴とするＤＭＡ制御装置。
【請求項３】
データを記憶するメインメモリと、
前記メインメモリにアクセスしてＤＭＡ転送するＤＭＡ制御手段と、
前記ＤＭＡ制御手段に内蔵され、ＤＭＡ転送に必要なパラメータを格納するＦＩＦＯ形式の複数のレジスタよりなるレジスタ群と、
前記レジスタ群にアクセスして前記ＤＭＡ転送に必要なパラメータを保存し、ＤＭＡの起動を決定するＣＰＵと、
を備えたＤＭＡ制御装置において、
前記ＣＰＵは、ＤＭＡ転送の途中で、まだ残っている前記ＦＩＦＯ形式のレジスタのパラメータ群の内の指定されたパラメータのみを消去する機能を備えていることを特徴とするＤＭＡ制御装置。
【請求項４】
請求項１ないし３のいずれか１項に記載のＤＭＡ制御装置と、
記録媒体に画像を形成する画像形成手段と、
を備えていることを特徴とする画像形成装置。
【請求項５】
データを記憶するメインメモリと、前記メインメモリにアクセスしてＤＭＡ転送するＤＭＡ制御手段と、前記ＤＭＡ制御手段に内蔵され、ＤＭＡ転送に必要なパラメータを格納するＦＩＦＯ形式の複数のレジスタよりなるレジスタ群と、前記レジスタ群にアクセスして前記ＤＭＡ転送に必要なパラメータを保存し、ＤＭＡの起動を決定するＣＰＵとを備え、当該ＣＰＵによりＤＭＡ転送制御を行うＤＭＡ転送制御方法において、
前記ＦＩＦＯ形式のレジスタ群内に保持されているパラメータの個数を計測し、この計測値を随時参照することを特徴とするＤＭＡ転送制御方法。
【請求項６】
データを記憶するメインメモリと、前記メインメモリにアクセスしてＤＭＡ転送するＤＭＡ制御手段と、前記ＤＭＡ制御手段に内蔵され、ＤＭＡ転送に必要なパラメータを格納するＦＩＦＯ形式の複数のレジスタよりなるレジスタ群と、前記レジスタ群にアクセスして前記ＤＭＡ転送に必要なパラメータを保存し、ＤＭＡの起動を決定するＣＰＵとを備え、当該ＣＰＵによりＤＭＡ転送制御を行うＤＭＡ転送制御方法において、
ＤＭＡ転送の途中で、まだ残っている前記ＦＩＦＯ形式のレジスタのパラメータ群をすべて消去することを特徴とするＤＭＡ転送制御方法。
【請求項７】
データを記憶するメインメモリと、前記メインメモリにアクセスしてＤＭＡ転送するＤＭＡ制御手段と、前記ＤＭＡ制御手段に内蔵され、ＤＭＡ転送に必要なパラメータを格納するＦＩＦＯ形式の複数のレジスタよりなるレジスタ群と、前記レジスタ群にアクセスして前記ＤＭＡ転送に必要なパラメータを保存し、ＤＭＡの起動を決定するＣＰＵとを備え、当該ＣＰＵによりＤＭＡ転送制御を行いＤＭＡ転送制御方法において、
ＤＭＡ転送の途中で、まだ残っている前記ＦＩＦＯ形式のレジスタのパラメータ群の内の指定されたパラメータのみを消去することを特徴とするＤＭＡ転送制御方法。
【請求項８】
請求項５ないし７のいずれか１項に記載のＤＭＡ転送制御方法を実行する手順を含んでいることを特徴とするコンピュータプログラム。
【請求項９】
請求項８記載のコンピュータプログラムがコンピュータによって読み取られ、実行可能に記録されていることを特徴とする記録媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像転送に使用されるＤＭＡ制御装置、画像情報のデジタル処理を行うデジタル複写機、スキャナ、プリンタ、ＦＡＸ等の画像処理部においてＤＭＡ制御装置を使用した画像形成装置、画像転送に使用されるＤＭＡ転送制御方法、この方法をコンピュータで実行するためのコンピュータプログラムおよびこのコンピュータプログラムがコンピュータによって読み取り可能に記録された記録媒体に関する。
【０００２】
【従来の技術】
従来からＤＭＡ転送を複数回行う際は、１回の転送が終わるごとに割り込みやフラグによってＣＰＵに知らせ、次のＤＭＡを起動したり、１回の転送が終わるごとにＤＭＡコントローラ内にフラグを立てて、ＣＰＵに知らせ、ＣＰＵからのＤＭＡ起動を待つという方法が取られていた。
【０００３】
ところが近年、より高速なデータ転送が要求されるようになり、１回のＤＭＡ転送とＤＭＡ転送の間の時間を節約する必要性が生じてきている。
【０００４】
そこで、例えば特許文献１には、複数回分のＤＭＡ転送に関するパラメータを転送順にＦＩＦＯメモリに蓄積し、１つのＤＭＡ転送が終わるごとに割り込みを待つことなく、複数のＤＭＡ転送を順次行うことができるようにした発明が開示されている。この発明では、また、転送データが用意でき次第、ＦＩＦＯメモリにＤＭＡ転送に関するパラメータを蓄積していくことによってＤＭＡ転送の終了を待つことなく複数回のＤＭＡ転送を連続して行うことも可能になっている。
【０００５】
また、他の例として特許文献２に開示された発明も公知である。この発明では、複数回（仮にＮ回とする）のＤＭＡ転送時には、Ｎ回分のＤＭＡ転送に必要な先頭アドレスとデータ長の情報を、Ｎ個のレジスタに設定しておき、１回のＤＭＡ起動動作でＮ回のＤＭＡ転送を実現することにより、ＣＰＵの負担を軽減し、より早いＤＭＡ転送を実現するようにしている。この例では、ＤＭＡ転送終了をＣＰＵに通知する方法として、ＤＭＡＣ内にフラグを立てることで行っている。
【０００６】
【特許文献１】
特開平３−２５６１５３号公報
【０００７】
【特許文献２】
特開平１１−１３４２８６号公報
【０００８】
【発明が解決しようとする課題】
ところで、従来、ＦＩＦＯメモリにＤＭＡ転送に関するパラメータを複数回分設定しておき、連続してＤＭＡ転送を行う場合、何個のパラメータ分のＤＭＡ転送が終了し、また、ＦＩＦＯメモリに何個のパラメータが残っているかを知るためには、各パラメータのＤＭＡ転送が終了するたびに発生する割り込みをカウントする必要があった。そのため、各パラメータのＤＭＡ転送が終了するたびに割り込み処理を行わねばならず、その処理の中でそれが何回目の割り込みかをカウントしておく必要もあった。
【０００９】
また、ＦＩＦＯメモリにＤＭＡ転送に関するパラメータを複数回分設定しておいて、連続してＤＭＡ転送を行う場合、一度ＤＭＡを起動してしまうとＦＩＦＯメモリに設定されたパラメータ分のデータをすべて転送してしまうか、ＤＭＡ制御装置のリセット等を利用した強制停止をする以外にＤＭＡ転送を終了する方法がなかった。このためＦＩＦＯメモリによるＤＭＡ転送中に、ＦＩＦＯメモリに蓄積されたデータよりも転送順が優先されるデータが発生した場合、ＤＭＡ制御装置をリセットすることで停止し、新たにＦＩＦＯメモリに優先順位の順にデータを積み直して、ＤＭＡを開始する必要があった。この場合、リセット時に転送中だったデータは途中で強制停止するため、新たに転送し直す必要があった。
【００１０】
さらに、ＦＩＦＯメモリにＤＭＡ転送に関するパラメータを複数回分設定しておいて、連続してＤＭＡ転送を行う場合、一度ＤＭＡを起動してしまうとＦＩＦＯメモリに設定されたパラメータ分のデータをすべて転送してしまうか、ＤＭＡ制御装置のリセット等を利用した強制停止をする以外にＤＭＡ転送を終了する方法はなかった。このためＦＩＦＯメモリによるＤＭＡ転送中に、ＦＩＦＯメモリに蓄積されたデータの内で転送の必要がなくなったものが出てきても、すべて転送してしまうか、途中でＤＭＡ転送を強制停止して、ＦＩＦＯメモリに新たに必要なデータだけを転送するようパラメータを設定し直すかしかなかった。
【００１１】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、いつでもＤＭＡパラメータ設定用ＦＩＦＯメモリに何ブロック分のパラメータが保持されているかを知ることができるＤＭＡ制御装置及びこのＤＭＡ制御装置を備えた画像形成装置を提供することにある。
【００１２】
また、他の目的は、ＤＭＡ転送を途中で終了させる場合にもＦＩＦＯメモリのみをクリアし、終了を指示した時点で転送中のデータは完全に転送されるまでＤＭＡ制御装置を動作させることが可能なＤＭＡ制御装置及びこのＤＭＡ制御装置を備えた画像形成装置を提供することにある。
【００１３】
また、他の目的は、ＤＭＡ転送中に一部のデータが転送の必要がなくなった場合、ＤＭＡ転送を中断することなく必要なデータのみを転送することが可能なＤＭＡ制御装置及びこのＤＭＡ制御装置を備えた画像形成装置を提供することにある。
【００１４】
さらに他の目的は、前記ＤＭＡ制御装置で実行されるＤＭＡ制御方法、この方法をコンピュータで実行するためのコンピュータプログラム、およびこのコンピュータプログラムがコンピュータによって読み取り可能に記録された記録媒体を提供することにある。
【００１５】
【課題を解決するための手段】
前記目的を達成するため、第１の手段は、データを記憶するメインメモリと、前記メインメモリにアクセスしてＤＭＡ転送するＤＭＡ制御手段と、前記ＤＭＡ制御手段に内蔵され、ＤＭＡ転送に必要なパラメータを格納するＦＩＦＯ形式の複数のレジスタよりなるレジスタ群と、前記レジスタ群にアクセスして前記ＤＭＡ転送に必要なパラメータを保存し、ＤＭＡの起動を決定するＣＰＵとを備えたＤＭＡ制御装置において、前記ＦＩＦＯ形式のレジスタ群内に保持されているパラメータの個数を計測するカウンタを備え、前記ＣＰＵは前記カウンタのカウント値を随時参照する機能を備えていることを特徴とする。
【００１６】
第２の手段は、第１の手段と同様の前提のＤＭＡ制御装置において、前記ＣＰＵは、ＤＭＡ転送の途中で、まだ残っている前記ＦＩＦＯ形式のレジスタのパラメータ群をすべて消去する機能を備えていることを特徴とする。
【００１７】
第３の手段は、第１の手段と同様の前提のＤＭＡ制御装置において、前記ＣＰＵは、ＤＭＡ転送の途中で、まだ残っている前記ＦＩＦＯ形式のレジスタのパラメータ群の内の指定されたパラメータのみを消去する機能を備えていることを特徴とする。
【００１８】
第４の手段は、第１ないし第３の手段に係るＤＭＡ制御装置と、記録媒体に画像を形成する画像形成手段とから画像形成装置を構成したことを特徴とする。
【００１９】
第５の手段は、データを記憶するメインメモリと、前記メインメモリにアクセスしてＤＭＡ転送するＤＭＡ制御手段と、前記ＤＭＡ制御手段に内蔵され、ＤＭＡ転送に必要なパラメータを格納するＦＩＦＯ形式の複数のレジスタよりなるレジスタ群と、前記レジスタ群にアクセスして前記ＤＭＡ転送に必要なパラメータを保存し、ＤＭＡの起動を決定するＣＰＵとを備え、当該ＣＰＵによりＤＭＡ転送制御を行うＤＭＡ転送制御方法において、前記ＦＩＦＯ形式のレジスタ群内に保持されているパラメータの個数を計測し、この計測値を随時参照することを特徴とする。
【００２０】
第６の手段は、第５の手段と同様のＤＭＡ転送制御方法において、ＤＭＡ転送の途中で、まだ残っている前記ＦＩＦＯ形式のレジスタのパラメータ群をすべて消去することを特徴とする。
【００２１】
第７の手段は、第５の手段と同様のＤＭＡ転送制御方法において、ＤＭＡ転送の途中で、まだ残っている前記ＦＩＦＯ形式のレジスタのパラメータ群の内の指定されたパラメータのみを消去することを特徴とする。
【００２２】
第８の手段は、第５ないし第７の手段に係るＤＭＡ転送制御方法を実行する手順を含んでコンピュータプログラムを構築したことを特徴とする。
【００２３】
第９の手段は、第８の手段に係るコンピュータプログラムがコンピュータによって読み取られ、実行可能に記録媒体に記録されていることを特徴とする。
【００２４】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照して説明する。
【００２５】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係るＤＭＡ制御装置のシステム構成を示すブロック図である。図１において、ＤＭＡ制御装置は、ＣＰＵ１０１、ＲＯＭ１０２、メモリコントローラ１０３、ＤＭＡコントローラ１０５から主に構成され、これらはバス１０７を介して接続されている。また、メモリコントローラ１０３にはＲＡＭ１０４が接続され、メモリコントローラ１０３はこのＲＡＭ１０４の書き込み読み出しを制御する。ＤＭＡコントローラ１０５はＤＭＡパラメータを設定するパラメータ設定用ＦＩＦＯ（ＦＩＦＯ形式のレジスタ群−以下、同様）１０５ａを含み、スキャナ、操作部、画像出力部などの外部装置がＩ／Ｏデバイス１０６として接続されている。
【００２６】
図２は前記ＤＭＡパラメータの構成を示す説明図である。ＤＭＡパラメータは、図２に示すようにパラメータ設定用ＦＩＦＯ１０５ａとＲＡＭ１０４とからなり、ＲＡＭ１０４内のデータバッファ１１０−３，１１１−３，１１２−３が先頭アドレス１１０−１，１１１−１，１１２−１とデータ長１１０−２，１１１−２，１１２−２等によって指定されている。なお、先頭アドレス１１０−１，１１１−１，１１２−１とデータ長１１０−２，１１１−２，１１２−２等はそれぞれ第１ないし第３ブロックのレジスタ群を構成している。
【００２７】
図３は、この第１の実施形態に係るＤＭＡ制御装置の制御手順を示すフローチャートである。この第１の実施形態に係るＤＭＡ制御装置では、ＤＭＡパラメータを蓄積するＦＩＦＯ５ａに貯められるパラメータの総量をＮ個とする。まず、Ｘ（Ｎ≧Ｘ）個のＤＭＡパラメータをＦＩＦＯ１０５ａに設定する（ステップＳ１０１）。ＤＭＡパラメータは、図２に示すようにそれぞれのデータバッファ１１０−３，１１１−３，１１２−３が先頭アドレス１１０−１，１１１−１，１１２−１とデータ１１０−２，１１１−２，１１２−２長等によって指定されている。ＦＩＦＯ５ａにパラメータ設定後、ＣＰＵ１０１からＤＭＡ転送開始命令をＤＭＡコントローラ１０５に送る（ステップＳ１０２）。ＤＭＡコントローラ１０５がＤＭＡ転送開始命令を受けると、ＤＭＡコントローラ１０５は、Ｘ個のブロックのデータのＩ／Ｏデバイス１０６へのＤＭＡ転送を開始する（ステップＳ１０３）。
【００２８】
次いで、ＤＭＡ制御装置内のパラメータ設定用ＦＩＦＯ１０５ａに残っているパラメータの個数をレジスタリードによって確認し（ステップＳ１０４）、まだＤＭＡ転送するデータがあれば（ステップＳ１０５−ＹＥＳ）、ＦＩＦＯ１０５ａの総容量を越えないように新たにＦＩＦＯ１０５ａにパラメータを設定し（ステップＳ１０６）、ステップＳ１０３でさらに複数個のブロックをＤＭＡ転送する。そして、ステップＳ１０４及びステップＳ１０５の処理を繰り返し、ステップＳ１０５でＤＭＡ転送するデータがもうなければ（ステップＳ１０５−ＮＯ）、残りのブロックのデータをＤＭＡ転送し（ステップＳ１０７）、完了割り込みを発生し（ステップＳ１０８）、ＤＭＡ転送処理を終了する。
【００２９】
このように制御することにより、例えばＸ個のブロックのデータを転送終了する前に、新たにＩ／Ｏデバイス１０６に送らなければならないデータが発生した場合、ＣＰＵ１０１はＤＭＡコントローラ１０５内に設けられたカウンタレジスタをリードすることにより（ステップＳ１０４）でＦＩＦＯ１０５ａに残っているパラメータの個数を知り（ステップＳ１０５）、ＦＩＦＯ１０５ａの総量であるＮ個を超えない範囲で新たにＹ個のＤＭＡパラメータをＦＩＦＯ１０５ａに設定することができる（ステップＳ１０６）。
【００３０】
また、ＤＭＡ転送を開始した後は、従来ＤＭＡ転送完了等の割り込みが来るまで分からなかったＤＭＡ転送状況を、カウンタレジスタをＣＰＵ１０１がリードすることにより、いつでも把握することができる。
【００３１】
以上のように、本実施形態においては、転送カウンタをもっており、ＣＰＵ１０１でいつでもリードすることができるので、ＤＭＡパラメータ設定用ＦＩＦＯ５ａに何ブロック分のパラメータが保持されているかを知ることができる。これにより、必要な時はいつでもＦＩＦＯ５ａに残っているパラメータの個数について知ることができる。また各パラメータのＤＭＡ転送が終了するごとに割り込みを発生させる必要がなくなる。
【００３２】
なお、前記制御手順はＲＯＭ１０２に格納されたプログラムにしたがってＣＰＵ１０１が実行する。
【００３３】
＜第２の実施形態＞
この実施形態は、第１の実施形態に係るＤＭＡシステムとシステム構成は同一であるので、第１の実施形態と同等な各部には同一の参照符号を付し、第１の実施形態と異なる点についてのみ説明し、重複する説明は省略する。
【００３４】
図４は第２の実施形態に係るＤＭＡ制御装置の制御手順を示すフローチャートである。この第２の実施形態においても、前記第１の実施形態と同様にステップＳ１０１からステップＳ１０３まで実行し、Ｘ個のブロックのデータを転送終了する前に、優先順位の高い転送用データが発生した場合（ステップＳ１１１−ＹＥＳ）、ＦＩＦＯ５ａに残っているパラメータの個数をレジスタリードによって確認し（ステップＳ１１２）、ＦＩＦＯ５ａ内のパラメータをクリアする（ステップＳ１１３）。そして、クリアを指示した時にＩ／Ｏデバイス１０６に転送していたデータを全て転送した後（ステップＳ１１４）、完了割り込みを発生し（ステップＳ１１５）、クリアしてしまったパラメータを含め、優先順位の高い順にＦＩＦＯ５ａ内にパラメータを再設定し（ステップＳ１１６）、ステップＳ１０２に戻ってＣＰＵ１０１からＤＭＡ転送開始命令をＤＭＡコントローラ１０５に送る（ステップＳ１０２）。
【００３５】
以後、ステップＳ１０２からステップＳ１１１の動作を実行し、ステップＳ１１１で優先順位の高い転送用データの発生がなくなった時点で、残りのブロックをＩ／Ｏデバイス１０６にＤＭＡ転送し（ステップＳ１０７）、完了割り込みを発生して（ステップＳ１０８）処理を終える。
【００３６】
すなわち、本実施形態では、Ｘ個のブロックのデータを転送終了する前に、優先順位の高い転送用データが発生した場合、ＣＰＵ１０１は第１の実施形態のようにカウンタレジスタをＣＰＵリードするか、またはＤＭＡパラメータごとの各ブロック転送終了を示す割り込みをカウントしておいた値を用いて、何ブロックのデータがすでに送られたかを把握する（ステップＳ１１２）。その後、ＦＩＦＯ５ａ内に残っているすべてのパラメータを消去する（ステップＳ１１３）。ＦＩＦＯ５ａ内のデータの消去を指示した時点で転送中のデータブロックはそのブロックが転送終了するまでＤＭＡ転送は継続される（ステップＳ１１４）ため、メモリバスに無駄なデータが流れることを回避することができる。そのブロック転送終了後、ＤＭＡコントローラ１０５はＣＰＵ１０１に対し完了割り込みを発生する（ステップＳ１１５）。完了割り込み発生後、クリアしてしまったデータと途中で発生した転送優先順位の高いデータを、優先順位の高い順に並べ直してＦＩＦＯに設定し直して（ステップＳ１１６）再びＤＭＡの転送を開始する（ステップＳ１０２）。
【００３７】
以上のように、本実施形態においては、ＤＭＡパラメータ設定用ＦＩＦＯ５ａのみをクリアできるので、ＤＭＡ転送を途中で終了させる場合にもＦＩＦＯ５ａのみをクリアし、終了を指示した時点で転送中のデータは完全に転送されるまでＤＭＡ制御装置を動作させることができる。すなわち、ＦＩＦＯ５ａに蓄積されたパラメータのみを消去するので、消去を指示した時点でＤＭＡ転送中のデータの転送を保証することができる。
【００３８】
なお、前記制御手順はＲＯＭ１０２に格納されたプログラムにしたがってＣＰＵ１０１が実行する。
【００３９】
＜第３の実施形態＞
この実施形態も、第１の実施形態に係るＤＭＡシステムとシステム構成は同一であるので、第１の実施形態と同等な各部には同一の参照符号を付し、第１の実施形態と異なる点についてのみ説明し、重複する説明は省略する。
【００４０】
図５は第３の実施形態に係るＤＭＡ制御装置の制御手順を示すフローチャートである。この第２の実施形態においても、前記第１の実施形態と同様にステップＳ１０１からステップＳ１０３まで実行し、Ｘ個のブロックのデータを転送終了する前に、ＦＩＦＯ内に設定したＤＭＡパラメータの一部が転送の必要がなくなった場合（ステップＳ１２１−ＹＥＳ）、ＣＰＵ１０１はカウンタレジスタをＣＰＵリードするか、またはＤＭＡパラメータごとの各ブロック転送終了を示す割り込みをカウントしておいた値を用いて、何ブロックのデータがすでに送られたかを把握する（ステップＳ１２２）。その後、ＦＩＦＯ５ａ内に残っている転送の必要のないＤＭＡパラメータのみを消去する（ステップＳ１２３）。ＤＭＡコントローラは消去されなかったＤＭＡパラメータのブロックを転送完了後（ステップＳ１０７）、完了割り込みを発生し（ステップＳ１０８）転送を終了する。
【００４１】
なお、前記制御手順はＲＯＭ１０２に格納されたプログラムにしたがってＣＰＵ１０１が実行する。
【００４２】
第１ないし第３の実施形態に係るＤＭＡ制御装置は、例えばＭＦＰ（Ｍｕｌｔｉ  Ｆｕｎｃｔｉｏｎ  Ｐｅｒｉｐｈｅｒａｌ）とも称されるデジタル複合機のデータ転送に使用される。図６は図１に示すＤＭＡ制御装置を備えた画像形成装置の概略構成を示す図、図７は図６に示した画像形成装置の制御回路の概略構成を示すブロック図である。
【００４３】
以下、本実施形態に係る画像形成装置について説明する。
自動原稿送り装置（以後ＡＤＦ）１にある原稿台２に原稿の画像面を上にして置かれた原稿束は、操作部３０上のスタートキーが押下されると、一番下の原稿から給送ローラ３、給送ベルト４によってコンタクトガラス６上の所定の位置に給送される。読み取りユニット５０によってコンタクトガラス６上の原稿の画像データを読み取り後、読み取りが終了した原稿は、給送ベルト４及び排送ローラ５によって排出される。さらに、原稿セット検知センサ７によって原稿台２に次の原稿があることを検知した場合、前原稿と同様にコンタクトガラス６上に給送される。給送ローラ３、給送ベルト４、排送ローラ５は搬送モータ２６によって駆動される。
【００４４】
第１トレイ８、第２トレイ９、第３トレイ１０に積載された転写紙は、各々第１給紙装置１１、第２給紙装置１２、第３給紙装置１３によって給紙され、縦搬送ユニット１４によって感光体１５に当接する位置まで搬送される。読み取りユニット５０によって読み込まれた画像データは、書き込みユニット５７からのレーザによって感光体１５に書き込まれ、現像ユニット２７を通過することによってトナー像が形成される。そして、転写紙は感光体１５の回転と等速で搬送ベルト１６によって搬送されながら、感光体１５上のトナー像が転写される。その後、定着ユニット１７にて画像を定着させ、排紙ユニット１８によって後処理装置のフィニシャ６０に排出される。
【００４５】
後処理装置のフィニシャ６０は、本体の排紙ローラ１９によって搬送された転写紙を、通常排紙ローラ６２方向と、ステープル処理部方向へに導くことができる。切り替え板６１を上に切り替えると、搬送ローラ６３を経由して通常排紙トレイ６４側に排紙し、切り替え板６１を下方向に切り替えると、搬送ローラ６５，６７を経由して、ステープル台６８に搬送することができる。
【００４６】
ステープル台６８に積載された転写紙は、一枚排紙されるごとに紙揃え用のジョガー６９によって、紙端面が揃えられ、一部のコピー完了と共にステープラ６６によって綴じられる。ステープラ６６で綴じられた転写紙群は自重によって、ステープル完了排紙トレイ７０に収納される。
【００４７】
一方、通常の排紙トレイ６４は前後に移動可能な排紙トレイである。前後に移動可能な排紙トレイ部６４は、原稿毎、あるいは、画像メモリによってソーティングされたコピー部毎に、前後に移動し、簡易的に排出されてくるコピー紙を仕分ける機能を有する。
【００４８】
転写紙の両面に画像を作像する場合は、各給紙トレイ８〜１０から給紙され作像された転写紙を排紙トレイ６４側に導かないで、経路切り替えの為の分岐爪４１を上側にセットすることにより、一旦両面給紙ユニット８０にストックする。その後、両面給紙ユニット８０にストックされた転写紙は再び感光体１５に作像されたトナー画像を転写するために、両面給紙ユニット８０から再給紙され、経路切り替えの為の分岐爪４１を下側にセットし、排紙トレイ６４に導く。この様に転写紙の両面に画像を作成する場合に両面給紙ユニット８０は使用される。
【００４９】
感光体１５、搬送ベルト１６、定着ユニット１７、排紙ユニット１８、現像ユニット２７はメインモータ２５によって駆動され、各給紙装置１１〜１３はメインモータ２５の駆動を各々給紙クラッチ２２〜２４によって伝達駆動される。縦搬送ユニット１４はメインモータ２５の駆動を中間クラッチ２１によって伝達駆動される。
【００５０】
図７はメインコントローラを中心に、制御装置を図示したものである。メインコントローラ２０は画像形成装置全体を制御する。メインコントローラ２０には、紙搬送等に必要なメインモータ２５、各種クラッチ２１〜２４が接続されている。また、オペレータに対する表示、オペレータからの機能設定入力制御を行う操作部３０、スキャナの制御、原稿画像を画像メモリに書き込む制御、画像メモリからの作像を行う制御等を行う画像処理ユニット（ＩＰＵ）４９、原稿自動送り装置（ＡＤＦ）１、等の分散制御装置が接続されている。前記表示は液晶ディスプレイ３１を介して行われ、オペレータからの機能設定入力はキー入力手段３２によって行われる。各分散制御装置とメインコントローラ２０は必要に応じて機械の状態、動作司令のやりとりを行っている。各分散制御装置が実行する制御プログラムは各分散制御装置内部のＲＯＭに格納されている。メインコントローラ２０にはＩＣカードスロット２７が接続されており、ＩＣカードスロット２７を介して、画像形成装置外部のＩＣカードに格納されている制御プログラムデータを分散制御装置内部のＲＯＭにダウンロードし、制御プログラムを変更することが可能である。なお、図１のＤＭＡ制御装置は、ＩＰＵ４９に備えられる。
【００５１】
再び図６を用いて画像形成装置における画像読み取りから画像の書き込みまでの動作を説明する。
【００５２】
読み取りユニット５０は、原稿を載置するコンタクトガラス６と光学走査系で構成されており、光学走査系には、露光ランプ５１、第１ミラー５２、レンズ５３、ＣＣＤイメージセンサ５１４等々で構成されている。露光ランプ５１及び第１ミラー５２は図示しない第１キャリッジ上に固定され、第２ミラー５５及び第３ミラー５６は図示しない第２キャリッジ上に固定されている。原稿像を読み取るときには、光路長が変わらないように、第１キャリッジと第２キャリッジとが２対１の相対速度で前述のように機械的に走査される。
【００５３】
この光学走査系は、図示しないスキャナ駆動モータにて駆動される。原稿画像は、ＣＣＤイメージセンサ５４によって読み取られ、電気信号に変換されて処理される。レンズ５３及びＣＣＤイメージセンサ５４を図７において左右方向に移動させることにより、画像倍率が変わる。すなわち、指定された倍率に対応してレンズ５３及びＣＣＤイメージセンサ５４の左右方向に位置が設定される。
【００５４】
書き込みユニット５７はレーザ出力ユニット５８、結像レンズ５９、ミラーで構成され、レーザ出力ユニット５８の内部には、レーザ光源であるレーザダイオード及びモータによって高速で定速回転する回転多面鏡（ポリゴンミラー）が備わっている。
【００５５】
レーザ出力ユニット５８より照射されるレーザ光は、定速回転するポリゴンミラーで偏向され、結像レンズ５９を通り、ミラーで折り返され、感光体１５面上に集光結像する。
【００５６】
偏向されたレーザ光は感光体１５が回転する方向と直行する方向（主走査方向）に露光走査され、後述する画像処理部のセレクタより出力された画像信号のライン単位の記録を行う。感光体１５の回転速度と記録密度に対応した所定の周期で主走査を繰り返すことによって、感光体面上に画像（静電潜像）が形成される。
【００５７】
前述のように、書き込みユニット５８から出力されるレーザ光が、画像作像系の感光体１５に照射される。図示しないが感光体１５の一端近傍のレーザビームを照射される位置に、主走査同期信号を発生するビームセンサが配置されている。
【００５８】
なお、前述のように第１ないし第３の実施形態における処理はＲＯＭ１０２に格納されたプログラムにしたがってＣＰＵ１０１が実行するが、プログラムは例えばＣＤ−ＲＯＭなどの公知の記憶媒体あるいはサーバからダウンロードすることができる。
【００５９】
以上のように、本実施形態においては、ＤＭＡパラメータ設定用ＦＩＦＯ５ａに設定された複数のパラメータの内、転送の必要のなくなったもののみを消去できるので、ＤＭＡ転送中に一部のデータが転送の必要がなくなった場合、ＤＭＡ転送を中断することなく必要なデータのみを転送することができる。これにより、ＤＭＡ転送中に、すでにＦＩＦＯ５ａに設定済みのデータの一部が転送の必要がなくなった場合でも、必要のなくなったデータを転送したり、ＤＭＡを強制停止する必要がなくなる。
【００６０】
また、転送優先度の低いデータをＦＩＦＯ５ａから消去し、再びＦＩＦＯ５ａの最後に設定し直すことにより、ＤＭＡ開始後にＤＭＡ転送を止めることなく、ＦＩＦＯ５ａ内のデータを転送優先度の高い順に並べ替えることができる。
【００６１】
【発明の効果】
以上のように本発明によれば、
▲１▼  転送カウンタをもっておりＣＰＵでいつでもリードすることができるので、ＤＭＡパラメータ設定用レジスタ群に何ブロック分のパラメータが保持されているかを知ることができる。
【００６２】
▲２▼  ＤＭＡパラメータ設定用レジスタのみをクリアできるので、ＤＭＡ転送を途中で終了させる場合にも転送途中のレジスタのみをクリアし、終了を指示した時点で転送中のデータは完全に転送されるまでＤＭＡ制御装置を動作させることができる。
【００６３】
▲３▼  ＤＭＡパラメータ設定用レジスタに設定された複数のパラメータの内、転送の必要のなくなったもののみを消去できるので、ＤＭＡ転送中に一部のデータが転送の必要がなくなった場合、ＤＭＡ転送を中断することなく必要なデータのみを転送することができる。
【００６４】
という効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＤＭＡシステムのシステム構成を示すブロック図である。
【図２】第１の実施形態におけるＤＭＡコントローラのＤＭＡパラメータの構成を示す説明図である。
【図３】第１の実施形態におけるＤＭＡ制御装置の制御手順を示すフローチャートである。
【図４】第２の実施形態におけるＤＭＡ制御装置の制御手順を示すフローチャートである。
【図５】第３の実施形態におけるＤＭＡ制御装置の制御手順を示すフローチャートである。
【図６】本発明が適用される画像形成装置の機械的構成の概略を示すである。
【図７】図６の画像形成装置の電気的構成の概略を示すブロック図である。
【符号の説明】
１０１  ＣＰＵ
１０２  ＲＯＭ
１０３  メモリコントローラ
１０４  ＲＡＭ
１０５  ＤＭＡコントローラ
１０５ａ  パラメータ設定用ＦＩＦＯ（レジスタ群）
１０６  Ｉ／Ｏデバイス
【図１】
2005004624.tif 000003
【図２】
2005004624.tif 000004
【図３】
2005004624.tif 000005
【図４】
2005004624.tif 000006
【図５】
2005004624.tif 000007
【図６】
2005004624.tif 000008
【図７】
2005004624.tif 000009