(57)【要約】      （修正有）【課題】半導体装置内に位置するリードをテープで支持する場合があるが、リード一つ一つの幅が狭いため、テープが強固に貼れない場合がある。本願は、それを解決するものである。【解決手段】アイランド上にマザーチップ４３が、マザーチップ４３上にドウターチップ４２が接着されている。マザーチップ４３の配置された領域の周囲に配置されたリード４１に接着面積を確保するための幅広部４６を配置し、その幅広部も含めて接着テープ４７で貼り合わせる。【選択図】図２
2005317991.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの実装領域を有するアイランドと、
前記アイランドを囲むようにその一端が設けられた複数のリードと、
前記アイランドに固着された半導体チップと、
前記半導体チップと前記リードを電気的に接続する金属細線と、
前記アイランド、前記半導体チップ、前記金属細線および複数のリードを封止し、前記複数のリードの他端が露出するように設けられた樹脂部とを有し、
前記樹脂部内に位置する前記複数のリードは、接着テープにより固定され、前記複数のリードの中の少なくとも一つのリードには、前記接着テープの配置領域に対応する部分に幅広部が設けられていることを特徴とした半導体装置。
【請求項２】
前記接着テープは、前記半導体チップを囲むように全周に渡り形成されることを特徴とした請求項１に記載の半導体装置。
【請求項３】
前記幅広部は、前記接着テープの接着面積を拡大するために設けられることを特徴とした請求項１または請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置内に位置するリードをテープで支持した半導体装置に関する。
【背景技術】
【０００２】
近年、モールド型半導体チップが高機能に成っており、複数の半導体チップを１パッケージ化するものが開発されている。
【０００３】
この技術として例えば、特開平５−１２１６４５号公報の従来例がある。これは、図５に示すように、第１の半導体チップ１および第２の半導体チップ２が１つのリードフレームの１つのアイランド３に固着されている。第１および第２の半導体チップ１、２のボンディングパット４、５とリード６の先端が金属細線７により実現され、全体が樹脂で封止されている。そして、第１の半導体チップ１と第２の半導体チップ２との間の接続は、ボンディングパット８、９の間を金属細線１０により接続されている。
【特許文献１】特開平５−１２１６４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
金属細線による電気的接続は、一般にワイヤボンディングにより実現され、一端はボールボンディング、他端はステッチボンディングにより実現されている。また、ステッチボンディングは、金属細線をキャピラリーチップ（ボンディングツール）で強く押さえ力で引きちぎるため、ステッチボンディング下の部分には直接キャピラリーチップがぶつかりストレスが加わる。リード６とボンディングパット５との間は、リード側をステッチボンディング、ボンディングパット側をボールボンディングにすれば、半導体チップにはストレスは加わりにくいが、ボンディングパット８とボンディングパット９との間は、どちらか一方は、必ずステッチボンディングとなり、どちらか一方の半導体チップのボンディングパットにストレスが加わる。最近は、ボンディングパットの下に保護ダイオード等の半導体装置が組み込まれるため、このストレスにより半導体装置自身が不良になったり、ボンディングパット下の半導体素子が破壊してしまう問題があった。
【０００５】
また半導体装置の内部に位置する複数のリードをテープで支持することがある。しかしながらリード一つ一つの幅は、狭く、テープがリードにしっかりと貼られない場合があった。
【課題を解決するための手段】
【０００６】
本発明は、前述の課題に鑑みてなされ、第一に、半導体チップの実装領域を有するアイランドと、
前記アイランドを囲むようにその一端が設けられた複数のリードと、
前記アイランドに固着された半導体チップと、
前記半導体チップと前記リードを電気的に接続する金属細線と、
前記アイランド、前記半導体チップ、前記金属細線および複数のリードを封止し、前記複数のリードの他端が露出するように設けられた樹脂部とを有し、
前記樹脂部内に位置する前記複数のリードは、接着テープにより固定され、前記複数のリードの中の少なくとも一つのリードには、前記接着テープの配置領域に対応する部分に幅広部を設けることで解決するものである。
【０００７】
第二に、前記接着テープは、前記半導体チップを囲むように全周に渡り形成されることで解決するものである。
【０００８】
第三に、前記幅広部は、前記接着テープの接着面積を拡大するために設けられることで解決するものである。
【発明の効果】
【０００９】
リードに幅の広い部分を設けることで、接着テープ４７の接着面積を確保することができる。
【発明を実施するための最良の形態】
【００１０】
以下に本発明の第１の実施の形態を図１を参照しながら詳細に説明する。
【００１１】
図に示したように、第１のアイランド２０上には第１の親子半導体チップ２２が形成され、第２のアイランド２１上には第２の半導体チップ２４が形成されている。第１および第２の半導体チップ２２、２４のシリコン表面には、前工程において各種の能動、受動回路素子が形成され、更にチップの周辺部に外部接続用のボンディングパット２５、２６、２７が形成されている。そのボンディングパット２５、２６、２７を被覆するようにシリコン窒化膜、シリコン酸化膜、ポリイミド系絶縁膜などのパッシベーション被膜が形成され、ボンディングパット２５、２６、２７の上部は、ボンディング接続のために開口されている。
【００１２】
第１および第２の半導体チップ２２、２４はリードフレームの第１および第２のアイランド２０、２１に接着材（ここでは、半田や銀ベースト等）によりダイボンドされ、第１および第２の半導体チップ２２、２４表面のボンディングパット２５、２６、２７には、金線等のボンディングワイヤ２８の一端がボールボンディングでワイヤボンドされており、ボンディングワイヤ２８の他端は外部導出用のリード２９の先端部にステッチボンディングでワイヤボンドされている。
【００１３】
一方、第１の半導体チップ２２と第２の半導体チップ２４との接続は、以下の構成になっている。まず、第１および第２の半導体チップ２２、２４との間に対応する第１および第２のアイランド２０、２１には、開口部３０が設けられ、この中には、必要な本数だけアイランド状のブリッヂ３１が設けられている。  
【００１４】
前文では、第１および第２のアイランド２０、２１に開口部３０を設けたと述べたが、第１のアイランド２０と第２のアイランド２１とが２本の橋絡リード３２、３３で囲まれた領域が、前記開口部３０を構成しているとも言える。また、後述するがそれぞれの橋絡リード３２、３３には離間部３４が設けられている。
【００１５】
本実施例では、リードフレーム形成時（プレスカットやエッチング）、第１および第２のアイランド２０、２１と一体のブリッヂ３１、第１および第２のアイランド２０、２１と一体の橋絡リード３２、３３（ただし橋絡部に離間部３４が形成される）を形成しておき、図１のように接着テープ３５を貼った後に、ブリッヂ３１を第１および第２のアイランド２０、２１から切り離せばよい。接着テープ３５は、ブリッヂ３１と離間部３４を構成する橋絡リード３２、３３を貼りつけることになる。
【００１６】
本発明は、このブリッヂ３１とボンディングパット２５、２６、２７との接続について、第１および第２の半導体チップ２２、２４側のボンディングパット２５、２６、２７をボールボンディングで行い、ブリッヂ３１側をステッチボンディングで行うことに特徴を有する。  
【００１７】
また必要により、第１の半導体チップ２２と第２の半導体チップ２４に組み込まれる回路により、相互干渉を生じる場合がある。例えば、第１の半導体チップ２２から発生するノイズが第１のアイランド２０、橋絡リード３２、３３、第２のアイランド２１を介して第２の半導体チップ２４に侵入する場合は、ここにプレスカット等で離間部３４を設けることで、このノイズの侵入を防止できる。
【００１８】
金属細線によるワイヤボンディングは、一端はボールボンディング、他端はステッチボンディンにより実現されている。特に、ステッチボンディングは、金属細線をキャピラリーチップで強く押さえ、力で引きちぎるため、ステッチボンディング下の部分にはストレスが加わるが、ブリッヂ３１側をステッチボンディングとし第１および第２の半導体チップ２２、２４側をボールボンディングとしたため、この第１および第２の半導体チップ２２、２４のボンディングパット２５、２６、２７下に加わるストレスを抑制することができる。従って、ボンディングパット２５、２６、２７下の半導体素子の劣化を抑制することができる。
【００１９】
第１および第２の半導体チップ２２、２４、第１および第２のアイランド２０、２１の近傍まで延在される複数のリード２３、２９の先端部、およびボンディングワイヤ２８を含む主要部は、一点鎖線の如くエポキシ系の熱硬化樹脂３６でモールドされ、パッケージ化される。
【００２０】
このような半導体装置の構造はフラッシュメモリ等に用いられ、半導体チップを２段に搭載することで高集積化ができ、また、メモリー容量を倍にすることができる。
【００２１】
次に、第２の実施の形態について図２から図４を参照して説明する。図２は図１に示した半導体装置と同様に親子チップを搭載する半導体チップの平面図である。また、図２の半導体装置のＡ−Ａ線断面図である図３に示したように、この半導体装置は、アイランド上にマザーチップ４３を、そして、マザーチップ４３上にドウターチップ４２をそれぞれ接着テープ４８または半田や銀ペースト等を用いて接着されている。そして、マザーチップ４３およびドウターチップ４２にボールボンディングされたボンディングワイヤ４４、４９は、互いに接触しショートしないように、ボンディングワイヤ４９は、Ｍ型に加工されて第２のリード４５にステッチボンディングされている。尚、ボンディングワイヤ４９は必ずしもＭ型の形状でステッチボンディングされなくても良く、ボンディングワイヤ４４、４９が互いに接触しない構造であれば良い。
【００２２】
そして、この半導体装置の第２のリード４５は、第１の実施の形態でのブリッジ３１と同様の役割を果たす。第２のリード４５は、隣接する第１のリード４１や電気的に使用されないリード５２に接続された状態で加工される。そして、第２のリード４５が接着テープ４７で固定された後に、プレスカットにて第１のリード４１やリード５２から切り離されることで、浮きピン状に形成される。
【００２３】
そのため、この第２のリード４５は、接着テープ４７で接着されることでフレーム上に固定される。このとき、第１および第２のリード４１、４５はリード幅が狭く形成されている。そのため、接着テープ４７の接着面積を確保するため第２のリード４５に隣接する第１のリード４１に幅の広い部分４６を設けている。そのことにより、接着テープ４７は第１および第２のリード４１、４５上に確実に接着し、第２のリード４５は固定される。        
【００２４】
その結果、第２のリード４５は、マザーチップ４３とドウターチップ４２とを電気的に接続するとき、第２のリード４５は接着テープ４７で固定されているため浮き上がりや移動等を防止することができ、良好なワイヤーボンディングが可能となる。ここで、接着テープ４７は、半導体チップを囲むように第１および第２のリード４１、４５上を全周に渡り形成される場合や、また、第２のリード４５および隣接して設けられる第１のリード４１の幅の広い部分４６を主に利用してその部分で形成される場合もある。
【００２５】
本発明は、第１の実施の形態において、このブリッヂ３１とボンディングパット２５、２６、２７との接続について、第１および第２の半導体チップ２２、２４側のボンディングパット２５，２６、２７をボールボンディングで行い、ブリッヂ３１側をステッチボンディングで行うことに特徴を有する。
【００２６】
また、接着テープ３５は前実施の形態と同様に、ブリッヂ３１や離間部３４を有する橋絡リード３２、３３を支持している。従って、離間部３４により、一方の半導体チップから発生するノイズが、橋絡リード３２、３３を介して他方のチップへ入るのを防止することができる。
【００２７】
特に、ノイズの伝搬の原因が、半導体チップを固着する接着材にあることが判った。つまり、銀入りの接着剤（銀ペースト）を採用すると、ノイズがペースト、第１および第２のアイランド２０、２１を介して他方のチップに伝搬することが判った。
【００２８】
例えば、一方の半導体チップがＩＬＬによるデジタルオートバランス回路内蔵で、１〜８（Ｈｚ）の動作クロックを持ち、他方の半導体チップは、Ｃ−ＭＯＳロジックによるデジタルディレイライン内蔵で、数１００〜数ＭＨｚの動作クロックを有した場合、ディレイラインで発生する動作クロックノイズがオートバランス回路の動作クロックに混入し、動作速度が速くなる等の異常動作が発生した。
【００２９】
しかし、前記離間部３４の設置またはインピーダンスの高い絶縁性接着剤によるチップの固着で、これらの問題が解決された。この絶縁性接着剤は、片方の半導体チップに採用しても良いが、プロセス上両者に採用しても良い。
【００３０】
そして、第２の実施の形態において、第２のリード４５のようにリードが浮きピン状に形成される場合、第２のリード４５に隣接する第１のリード４１に幅の広い部分４６を設ける。そのことにより、第２のリード４５を接着テープ４７で固定するとき、接着テープ４７の接着面積が確保され、第２のリード４５がより安定して固定され、半導体チップとの良好なワイヤーボンディングを可能にすることができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１の実施の形態を説明する半導体装置の平面図である。
【図２】本発明の第１および第２の実施の形態を説明する半導体装置の平面図である。
【図３】図２に示した本発明の半導体装置のＡ−Ａ線断面図である。
【図４】本発明の第２の実施の形態を説明する半導体装置の平面図である。
【図５】従来の半導体装置の平面図である。
【図１】
2005317991.tif 000003
【図２】
2005317991.tif 000004
【図３】
2005317991.tif 000005
【図４】
2005317991.tif 000006
【図５】
2005317991.tif 000007