(57)【要約】【課題】プリアモルファス化のためのイオン注入を行っても、半導体素子の特性の変動を抑制できる半導体装置及びその製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、シリコン基板１０上にゲート絶縁膜１２を形成する工程と、ゲート絶縁膜上にゲート電極１４を形成する工程と、ゲート電極をマスクとしてシリコン基板に不純物をイオン注入する工程と、シリコン基板にプリアモルファス化のための砒素１５をイオン注入する工程と、シリコン基板にプリアモルファス化のためのボロン２０をイオン注入する工程と、シリコン基板の上にチタンからなる金属膜を形成する工程と、金属膜及びシリコン基板に熱処理を施すことにより、シリコン基板の上にチタンシリサイド膜を形成する工程と、を具備し、砒素１５とボロン２０のドーパントとしての作用がほぼ等しくなるように、砒素１５及びボロン２０それぞれをイオン注入する。【選択図】        図１
2005038992.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板にプリアモルファス化のための第１導電型不純物をイオン注入する工程と、
前記シリコン基板にプリアモルファス化のための第２導電型不純物をイオン注入する工程と、
前記シリコン基板上に金属膜を形成する工程と、
前記金属膜及び前記シリコン基板に熱処理を施すことにより、前記シリコン基板に金属シリサイド膜を形成する工程と、
を具備し、
前記第１導電型不純物と前記第２導電型不純物のドーパントとしての作用がほぼ等しくなるように、前記第１導電型不純物及び前記第２導電型不純物それぞれをイオン注入する半導体装置の製造方法。
【請求項２】
シリコン基板に不純物領域を形成し、この不純物領域上に金属シリサイド膜を形成する半導体装置の製造方法であって、
前記不純物領域の表面側に不純物をイオン注入する工程と、
前記不純物領域の深い側に不純物をイオン注入する工程と、
前記シリコン基板を熱処理することにより、前記不純物領域に不純物拡散層を形成する工程と、
前記不純物拡散層にプリアモルファス化のための不純物をイオン注入する工程と、
前記不純物拡散層上に金属膜を形成する工程と、
前記金属膜及び前記不純物拡散層に熱処理を施すことにより、前記不純物拡散層に金属シリサイド膜を形成する工程と、
を具備し、
前記不純物領域の表面側にイオン注入した不純物、前記不純物領域の深い側にイオン注入した不純物及び前記プリアモルファス化のためにイオン注入した不純物によるドーパントの作用によって所望の不純物濃度の不純物拡散層を形成する半導体装置の製造方法。
【請求項３】
シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記シリコン基板に不純物をイオン注入する工程と、
前記シリコン基板にプリアモルファス化のための第１導電型不純物をイオン注入する工程と、
前記シリコン基板にプリアモルファス化のための第２導電型不純物をイオン注入する工程と、
前記シリコン基板の上に金属膜を形成する工程と、
前記金属膜及び前記シリコン基板に熱処理を施すことにより、前記シリコン基板の上に金属シリサイド膜を形成する工程と、
を具備し、
前記第１導電型不純物と前記第２導電型不純物のドーパントとしての作用がほぼ等しくなるように、前記第１導電型不純物及び前記第２導電型不純物それぞれをイオン注入する半導体装置の製造方法。
【請求項４】
シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の側壁に絶縁物からなる側壁材を形成する工程と、
前記側壁材及び前記ゲート電極をマスクとして前記シリコン基板に不純物をイオン注入する工程と、
前記ゲート電極及び前記シリコン基板にプリアモルファス化のための第１導電型不純物をイオン注入する工程と、
前記ゲート電極及び前記シリコン基板にプリアモルファス化のための第２導電型不純物をイオン注入する工程と、
前記ゲート電極、前記側壁材及び前記シリコン基板の上に金属膜を形成する工程と、
前記金属膜、前記ゲート電極、前記側壁材及び前記シリコン基板に熱処理を施すことにより、前記ゲート電極及び前記シリコン基板の上に金属シリサイド膜を形成する工程と、
を具備し、
前記第１導電型不純物と前記第２導電型不純物のドーパントとしての作用がほぼ等しくなるように、前記第１導電型不純物及び前記第２導電型不純物それぞれをイオン注入する半導体装置の製造方法。
【請求項５】
シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記シリコン基板のソース領域及びドレイン領域それぞれの表面側に不純物をイオン注入する工程と、
前記ゲート電極をマスクとして前記シリコン基板のソース領域及びドレイン領域それぞれの深い側に不純物をイオン注入する工程と、
前記シリコン基板を熱処理することにより、前記シリコン基板にソース領域及びドレイン領域の拡散層を形成する工程と、
前記拡散層にプリアモルファス化のための不純物をイオン注入する工程と、
前記拡散層の上に金属膜を形成する工程と、
前記金属膜及び前記拡散層に熱処理を施すことにより、前記拡散層の上に金属シリサイド膜を形成する工程と、
を具備し、
前記ソース領域及びドレイン領域それぞれの表面側にイオン注入した不純物、前記ソース領域及びドレイン領域それぞれの深い側にイオン注入した不純物及び前記プリアモルファス化のためにイオン注入した不純物によるドーパントの作用によって所望の不純物濃度のソース領域及びドレイン領域の拡散層を形成する半導体装置の製造方法。
【請求項６】
シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の側壁に絶縁物からなる側壁材を形成する工程と、
前記側壁材及び前記ゲート電極をマスクとして前記シリコン基板のソース領域及びドレイン領域それぞれの表面側に不純物をイオン注入する工程と、
前記側壁材及び前記ゲート電極をマスクとして前記シリコン基板のソース領域及びドレイン領域それぞれの深い側に不純物をイオン注入する工程と、
前記シリコン基板を熱処理することにより、前記シリコン基板にソース領域及びドレイン領域の拡散層を形成する工程と、
前記ゲート電極及び前記シリコン基板にプリアモルファス化のための不純物をイオン注入する工程と、
前記ゲート電極、前記側壁材及び前記シリコン基板の上に金属膜を形成する工程と、
前記金属膜、前記ゲート電極、前記側壁材及び前記シリコン基板に熱処理を施すことにより、前記ゲート電極及び前記シリコン基板の上に金属シリサイド膜を形成する工程と、
を具備し、
前記ソース領域及びドレイン領域それぞれの表面側にイオン注入した不純物、前記ソース領域及びドレイン領域それぞれの深い側にイオン注入した不純物及び前記プリアモルファス化のためにイオン注入した不純物によるドーパントの作用によって所望の不純物濃度のソース領域及びドレイン領域の拡散層を形成する半導体装置の製造方法。
【請求項７】
前記ゲート電極を形成する工程と前記側壁材を形成する工程との間に、前記ゲート電極をマスクとして前記シリコン基板に低濃度不純物拡散層を形成するための不純物をイオン注入する工程をさらに具備する請求項４又は６に記載の半導体装置の製造方法。
【請求項８】
シリコン基板と、
前記シリコン基板上に形成された金属シリサイド膜と、
を具備する半導体装置であって、
前記金属シリサイド膜は、前記シリコン基板にプリアモルファス化のための第１導電型不純物がイオン注入され、前記シリコン基板にプリアモルファス化のための第２導電型不純物がイオン注入されて形成されたものであり、
前記第１導電型不純物と前記第２導電型不純物のドーパントとしての作用がほぼ等しくなるように、前記第１導電型不純物及び前記第２導電型不純物それぞれはイオン注入されている半導体装置。
【請求項９】
シリコン基板と、
前記シリコン基板に形成された不純物拡散層と、
前記不純物拡散層上に形成された金属シリサイド膜と、
を具備する半導体装置であって、
前記不純物拡散層は、不純物領域の表面側にイオン注入した不純物、前記不純物領域の深い側にイオン注入した不純物及びプリアモルファス化のためにイオン注入した不純物によるドーパントの作用によって形成されている半導体装置。
【請求項１０】
シリコン基板と、
前記シリコン基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記シリコン基板のソース領域及びドレイン領域に形成された拡散層と、
前記拡散層の上に形成された金属シリサイド膜と、
を具備する半導体装置であって、
前記金属シリサイド膜は、前記ソース領域及びドレイン領域それぞれにプリアモルファス化のための第１導電型不純物がイオン注入され、前記ソース領域及びドレイン領域それぞれにプリアモルファス化のための第２導電型不純物がイオン注入されて形成されたものであり、
前記第１導電型不純物と前記第２導電型不純物のドーパントとしての作用がほぼ等しくなるように、前記第１導電型不純物及び前記第２導電型不純物それぞれはイオン注入されている半導体装置。
【請求項１１】
シリコン基板と、
前記シリコン基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記シリコン基板のソース領域及びドレイン領域に形成された拡散層と、
前記拡散層の上に形成された金属シリサイド膜と、
を具備する半導体装置であって、
前記拡散層は、前記ソース領域及びドレイン領域それぞれの表面側に不純物がイオン注入され、前記ソース領域及びドレイン領域それぞれの深い側に不純物がイオン注入され、前記ソース領域及びドレイン領域それぞれにプリアモルファス化のために不純物がイオン注入されて所望の不純物濃度に形成されている半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係わり、特に、プリアモルファス化のためのイオン注入を行っても、半導体素子の特性の変動を抑制できる半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
以下、従来の半導体装置の製造方法について説明する。
シリコン基板上にゲート絶縁膜を介してゲート電極を形成し、シリコン基板に低濃度不純物拡散層を形成するためのＮ型不純物をイオン注入し、ゲート電極の側壁に側壁材を形成し、シリコン基板にソース領域及びドレイン領域の拡散層を形成するためのＮ型不純物をイオン注入し、熱処理を施すことにより、シリコン基板に低濃度不純物拡散層、ソース領域及びドレイン領域の拡散層を形成する。
【０００３】
次いで、シリコン基板の表面をプリアモルファス化するために、シリコン基板の全面に砒素（Ａｓ）をイオン注入する。次に、ゲート電極及び側壁材を含む基板全面にチタンをスパッタリングして金属膜を形成し、熱処理を施すことによってソース拡散層、ドレイン拡散層及びゲート電極中のシリコンと金属膜中のチタンが反応することにより、ゲート電極、ソース拡散層及びドレイン拡散層それぞれの表面にはチタンシリサイド膜が形成される。
【０００４】
【発明が解決しようとする課題】
上記従来の半導体装置の製造方法では、プリアモルファス化のためのイオン注入を行う前の段階で、トランジスタのソース領域及びドレイン領域には、既に必要十分な注入エネルギーとドーズ量により不純物がイオン注入されている。このため、この状態にさらにドーパントとして作用する砒素をプリアモルファス化のためにイオン注入すると、ソース領域及びドレイン領域の不純物濃度が変動してしまうことがある。その結果、トランジスタの特性が変動してしまい、半導体装置の信頼性が低下することがある。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、プリアモルファス化のためのイオン注入を行っても、半導体素子の特性の変動を抑制できる半導体装置及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、シリコン基板にプリアモルファス化のための第１導電型不純物をイオン注入する工程と、
前記シリコン基板にプリアモルファス化のための第２導電型不純物をイオン注入する工程と、
前記シリコン基板上に金属膜を形成する工程と、
前記金属膜及び前記シリコン基板に熱処理を施すことにより、前記シリコン基板に金属シリサイド膜を形成する工程と、
を具備し、
前記第１導電型不純物と前記第２導電型不純物のドーパントとしての作用がほぼ等しくなるように、前記第１導電型不純物及び前記第２導電型不純物それぞれをイオン注入する。
【０００７】
上記半導体装置の製造方法によれば、プリアモルファス化のためにイオン注入された第１導電型不純物と第２導電型不純物のドーパントとしての働きを互いに相殺することで電気的に中性としている。これにより、金属シリサイド膜と隣接する半導体素子の特性がプリアモルファス化のイオン注入によって影響を受けることを抑制できる。
【０００８】
本発明に係る半導体装置の製造方法は、シリコン基板に不純物領域を形成し、この不純物領域上に金属シリサイド膜を形成する半導体装置の製造方法であって、
前記不純物領域の表面側に不純物をイオン注入する工程と、
前記不純物領域の深い側に不純物をイオン注入する工程と、
前記シリコン基板を熱処理することにより、前記不純物領域に不純物拡散層を形成する工程と、
前記不純物拡散層にプリアモルファス化のための不純物をイオン注入する工程と、
前記不純物拡散層上に金属膜を形成する工程と、
前記金属膜及び前記不純物拡散層に熱処理を施すことにより、前記不純物拡散層に金属シリサイド膜を形成する工程と、
を具備し、
前記不純物領域の表面側にイオン注入した不純物、前記不純物領域の深い側にイオン注入した不純物及び前記プリアモルファス化のためにイオン注入した不純物によるドーパントの作用によって所望の不純物濃度の不純物拡散層を形成する。
【０００９】
上記半導体装置の製造方法によれば、プリアモルファス化のためのイオン注入による不純物のドーパントとしての効果を見込んで、不純物領域の表面側に不純物をイオン注入し、不純物領域の深い側に不純物をイオン注入することにより、これらの不純物のドーパントの作用によって所望の不純物濃度の不純物拡散層を形成することができる。このため、金属シリサイド膜に隣接する半導体素子の特性がプリアモルファス化のイオン注入によって影響を受けることを抑制できる。
【００１０】
本発明に係る半導体装置の製造方法は、シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記シリコン基板に不純物をイオン注入する工程と、
前記シリコン基板にプリアモルファス化のための第１導電型不純物をイオン注入する工程と、
前記シリコン基板にプリアモルファス化のための第２導電型不純物をイオン注入する工程と、
前記シリコン基板の上に金属膜を形成する工程と、
前記金属膜及び前記シリコン基板に熱処理を施すことにより、前記シリコン基板の上に金属シリサイド膜を形成する工程と、
を具備し、
前記第１導電型不純物と前記第２導電型不純物のドーパントとしての作用がほぼ等しくなるように、前記第１導電型不純物及び前記第２導電型不純物それぞれをイオン注入する。
【００１１】
本発明に係る半導体装置の製造方法は、シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の側壁に絶縁物からなる側壁材を形成する工程と、
前記側壁材及び前記ゲート電極をマスクとして前記シリコン基板に不純物をイオン注入する工程と、
前記ゲート電極及び前記シリコン基板にプリアモルファス化のための第１導電型不純物をイオン注入する工程と、
前記ゲート電極及び前記シリコン基板にプリアモルファス化のための第２導電型不純物をイオン注入する工程と、
前記ゲート電極、前記側壁材及び前記シリコン基板の上に金属膜を形成する工程と、
前記金属膜、前記ゲート電極、前記側壁材及び前記シリコン基板に熱処理を施すことにより、前記ゲート電極及び前記シリコン基板の上に金属シリサイド膜を形成する工程と、
を具備し、
前記第１導電型不純物と前記第２導電型不純物のドーパントとしての作用がほぼ等しくなるように、前記第１導電型不純物及び前記第２導電型不純物それぞれをイオン注入する。
【００１２】
本発明に係る半導体装置の製造方法は、シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記シリコン基板のソース領域及びドレイン領域それぞれの表面側に不純物をイオン注入する工程と、
前記ゲート電極をマスクとして前記シリコン基板のソース領域及びドレイン領域それぞれの深い側に不純物をイオン注入する工程と、
前記シリコン基板を熱処理することにより、前記シリコン基板にソース領域及びドレイン領域の拡散層を形成する工程と、
前記拡散層にプリアモルファス化のための不純物をイオン注入する工程と、
前記拡散層の上に金属膜を形成する工程と、
前記金属膜及び前記拡散層に熱処理を施すことにより、前記拡散層の上に金属シリサイド膜を形成する工程と、
を具備し、
前記ソース領域及びドレイン領域それぞれの表面側にイオン注入した不純物、前記ソース領域及びドレイン領域それぞれの深い側にイオン注入した不純物及び前記プリアモルファス化のためにイオン注入した不純物によるドーパントの作用によって所望の不純物濃度のソース領域及びドレイン領域の拡散層を形成する。
【００１３】
本発明に係る半導体装置の製造方法は、シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の側壁に絶縁物からなる側壁材を形成する工程と、
前記側壁材及び前記ゲート電極をマスクとして前記シリコン基板のソース領域及びドレイン領域それぞれの表面側に不純物をイオン注入する工程と、
前記側壁材及び前記ゲート電極をマスクとして前記シリコン基板のソース領域及びドレイン領域それぞれの深い側に不純物をイオン注入する工程と、
前記シリコン基板を熱処理することにより、前記シリコン基板にソース領域及びドレイン領域の拡散層を形成する工程と、
前記ゲート電極及び前記シリコン基板にプリアモルファス化のための不純物をイオン注入する工程と、
前記ゲート電極、前記側壁材及び前記シリコン基板の上に金属膜を形成する工程と、
前記金属膜、前記ゲート電極、前記側壁材及び前記シリコン基板に熱処理を施すことにより、前記ゲート電極及び前記シリコン基板の上に金属シリサイド膜を形成する工程と、
を具備し、
前記ソース領域及びドレイン領域それぞれの表面側にイオン注入した不純物、前記ソース領域及びドレイン領域それぞれの深い側にイオン注入した不純物及び前記プリアモルファス化のためにイオン注入した不純物によるドーパントの作用によって所望の不純物濃度のソース領域及びドレイン領域の拡散層を形成する。
【００１４】
また、本発明に係る半導体装置の製造方法においては、前記ゲート電極を形成する工程と前記側壁材を形成する工程との間に、前記ゲート電極をマスクとして前記シリコン基板に低濃度不純物拡散層を形成するための不純物をイオン注入する工程をさらに具備することも可能である。
【００１５】
本発明に係る半導体装置は、シリコン基板と、
前記シリコン基板上に形成された金属シリサイド膜と、
を具備する半導体装置であって、
前記金属シリサイド膜は、前記シリコン基板にプリアモルファス化のための第１導電型不純物がイオン注入され、前記シリコン基板にプリアモルファス化のための第２導電型不純物がイオン注入されて形成されたものであり、
前記第１導電型不純物と前記第２導電型不純物のドーパントとしての作用がほぼ等しくなるように、前記第１導電型不純物及び前記第２導電型不純物それぞれはイオン注入されている。
【００１６】
本発明に係る半導体装置は、シリコン基板と、
前記シリコン基板に形成された不純物拡散層と、
前記不純物拡散層上に形成された金属シリサイド膜と、
を具備する半導体装置であって、
前記不純物拡散層は、不純物領域の表面側にイオン注入した不純物、前記不純物領域の深い側にイオン注入した不純物及びプリアモルファス化のためにイオン注入した不純物によるドーパントの作用によって形成されている。
【００１７】
本発明に係る半導体装置は、シリコン基板と、
前記シリコン基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記シリコン基板のソース領域及びドレイン領域に形成された拡散層と、
前記拡散層の上に形成された金属シリサイド膜と、
を具備する半導体装置であって、
前記金属シリサイド膜は、前記ソース領域及びドレイン領域それぞれにプリアモルファス化のための第１導電型不純物がイオン注入され、前記ソース領域及びドレイン領域それぞれにプリアモルファス化のための第２導電型不純物がイオン注入されて形成されたものであり、
前記第１導電型不純物と前記第２導電型不純物のドーパントとしての作用がほぼ等しくなるように、前記第１導電型不純物及び前記第２導電型不純物それぞれはイオン注入されている。
【００１８】
本発明に係る半導体装置は、シリコン基板と、
前記シリコン基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記シリコン基板のソース領域及びドレイン領域に形成された拡散層と、
前記拡散層の上に形成された金属シリサイド膜と、
を具備する半導体装置であって、
前記拡散層は、前記ソース領域及びドレイン領域それぞれの表面側に不純物がイオン注入され、前記ソース領域及びドレイン領域それぞれの深い側に不純物がイオン注入され、前記ソース領域及びドレイン領域それぞれにプリアモルファス化のために不純物がイオン注入されて所望の不純物濃度に形成されている。
【００１９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
（実施の形態１）
図１〜図３は、本発明の実施の形態１による半導体装置の製造方法を示す断面図である。
【００２０】
まず、図１（Ａ）に示すように、シリコン基板１０上に素子分離膜１９を形成し、素子分離膜１９の相互間のシリコン基板１０上にゲート絶縁膜であるゲート酸化膜１２を熱酸化法により形成する。素子分離膜としては、ＬＯＣＯＳ、セミリセスＬＯＣＯＳ、シャロートレンチなどの構造を用いることができる。次いで、ゲート酸化膜１２の上にＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法により多結晶シリコン膜を堆積する。次いで、この多結晶シリコン膜をパターニングすることにより、ゲート酸化膜１２上にはゲート電極１４が形成される。
【００２１】
次いで、ゲート電極１４をマスクとして不純物イオンを自己整合的にシリコン基板１０にイオン注入する。次いで、ゲート電極１４を含む全面上にシリコン酸化膜又はシリコン窒化膜をＣＶＤ法により堆積し、このシリコン酸化膜又はシリコン窒化膜をエッチバックすることにより、ゲート電極１４の側壁に側壁材１６が形成される。次いで、ゲート電極１４及び側壁材１６をマスクとして不純物イオンをシリコン基板１０に自己整合的にイオン注入する。次いで、シリコン基板１０に熱処理を施すことにより、側壁材１６の下に低濃度不純物拡散層１７が形成され、ソース領域及びドレイン領域にソース拡散層及びドレイン拡散層が形成される。
【００２２】
この後、図１（Ｂ）に示すように、シリコン基板１０の表面をプリアモルファス化するために、シリコン基板１０の全面にＮ型不純物の砒素（Ａｓ）１５をイオン注入する。次に、図１（Ｃ）に示すように、シリコン基板１０の全面にＰ型不純物のボロン（Ｂ）２０をイオン注入する。この際、砒素とボロンのドーパントとしての作用が等しくなるように、注入エネルギーとドーズ量のバランスをとる。例えば、砒素のイオン注入条件としては、注入エネルギーが３０〜９０ｋｅＶ、ドーズ量が５×１０１４〜４×１０１５／ｃｍ２であり、ボロンのイオン注入条件としては、注入エネルギーが１０〜３０ｋｅＶ、ドーズ量が１×１０１５〜５×１０１５／ｃｍ２であることが好ましい。尚、砒素のイオン注入とボロンのイオン注入の順序はどちらが先でも良い。また、注入エネルギーとドーズ量のバランスをとることができれば、上記のイオン注入条件に限られず、他のイオン注入条件を用いることも可能である。
【００２３】
次に、図２（Ｄ）に示すように、ゲート電極１４、側壁材１６及び素子分離膜１９を含む基板全面に例えばチタンをスパッタリングして金属膜１１を形成する。この際、金属膜１１の厚さは例えば３０ｎｍ程度である。この金属膜１１の厚さは、所望するチタンシリサイド膜の厚さをある定数で除すことにより算出できる。本実施の形態では、この定数は２．５程度である。
【００２４】
この後、図２（Ｅ）に示すように、金属膜１１、シリコン基板１０及びゲート電極１４を例えば７００℃で３０秒加熱処理する。この熱処理によってソース拡散層、ドレイン拡散層及びゲート電極１４中のシリコンと金属膜１１中のチタンが反応することにより、ゲート電極１４、ソース拡散層及びドレイン拡散層それぞれの表面には厚さが７５ｎｍ程度のチタンシリサイド膜１３が形成される。
【００２５】
この後、図２（Ｆ）に示すように、素子分離膜１９及び側壁材１６の上にシリサイド化されずに残留する金属膜１１をエッチングにより除去する。この際、例えばアンモニア水に過酸化水素水を加えたエッチング液が用いられる。次に、チタンシリサイド膜１３に例えば８００℃で３０秒間程度加熱するアニール処理を行う。これは、半導体素子の活性化を図り、チタンシリサイド膜１３を高抵抗の結晶構造（Ｃ４９）から低抵抗の結晶構造（Ｃ５４）に層転移させるための処理である。
【００２６】
次に、図３に示すように、チタンシリサイド膜１３、素子分離膜１９及び側壁材１６の上にＳｉＯ２からなる層間絶縁膜２１をＣＶＤ法により形成する。次いで、この層間絶縁膜２１にチタンシリサイド膜１３上に位置するコンタクトホールを形成し、コンタクトホール内にチタンシリサイド膜１３と電気的に接続させるためのＡｌ合金配線２２ａ〜２２ｃを形成する。Ａｌ合金配線としては、基板側よりＴｉ／ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮを積層した配線を用いてもよい。
【００２７】
上記実施の形態１によれば、プリアモルファス化のためにイオン注入された砒素とボロンのドーパントとしての働きをＮ型とＰ型とで相殺することで電気的に中性としている。これにより、チタンシリサイド膜１３に隣接するトランジスタの特性がプリアモルファス化のイオン注入によって影響を受けることを抑制できる。従って、信頼性の高い半導体装置を形成することが可能となる。
【００２８】
（実施の形態２）
図４（Ａ）〜（Ｃ）及び図５は、本発明の実施の形態２による半導体装置の製造方法を示す断面図である。
シリコン基板１０上に素子分離膜１９、ゲート絶縁膜１２、ゲート電極１４を形成し、低濃度不純物拡散層１７を形成するためにシリコン基板１０に不純物をイオン注入し、ゲート電極１４の側壁に側壁材１６を形成する工程までは実施の形態１と同様であるので、詳しい説明を省略する。
【００２９】
この後、図４（Ａ）に示すように、ゲート電極１４及び側壁材１６をマスクとして不純物イオン２３をソース領域及びドレイン領域の表面側を狙って自己整合的にイオン注入する。この際のイオン注入条件は、後述するプリアモルファス化のためのイオン注入による砒素イオンのドーパントとしての効果を見込んだ注入エネルギーとドーズ量で行う。具体的には、Ｎチャネル型トランジスタを形成する場合、プリアモルファス化のためのイオン注入工程で高ドーズ量の砒素が注入されるため、ソース領域及びドレイン領域の表面側を狙ったイオン注入の際には低濃度となるようにリン又は砒素の注入エネルギーが３０〜９０ｋｅＶ、ドーズ量が１×１０１４〜２×１０１５／ｃｍ２でイオン注入する。また、Ｐチャネル型トランジスタを形成する場合、プリアモルファス化のためのイオン注入工程でＰ型不純物のドーパントとしての効果が相殺されるような高ドーズ量の砒素が注入されることを考慮して、ソース領域及びドレイン領域の表面側を狙ったイオン注入の際には若干高濃度になるようにボロンの注入エネルギーが１０〜３０ｋｅＶ、ドーズ量が１×１０１５〜５×１０１５／ｃｍ２でイオン注入する。
【００３０】
次に、図４（Ｂ）に示すように、ゲート電極１４及び側壁材１６をマスクとして不純物イオン２４をソース領域及びドレイン領域の深い部分を狙って自己整合的にイオン注入する。この際のイオン注入条件は、ソース領域及びドレイン領域の深い部分の通常の不純物濃度となるように注入エネルギーが３０〜９０ｋｅＶ、ドーズ量が１×１０１４〜２×１０１５／ｃｍ２で行う。つまり、図４（Ａ）に示すイオン注入工程と図４（Ｂ）に示すイオン注入工程と後述するプリアモルファス化のイオン注入工程によって所望のソース領域及びドレイン領域の不純物濃度が得られることとなる。
【００３１】
この後、図４（Ｃ）に示すように、シリコン基板１０に熱処理を施すことにより、側壁材１６の下に低濃度不純物拡散層１７が形成され、ソース領域及びドレイン領域に拡散層１８が形成される。尚、図４（Ａ）に示すイオン注入工程と図４（Ｂ）に示すイオン注入工程の順序は逆にしても良い。
【００３２】
次に、図５に示すように、シリコン基板１０の表面をプリアモルファス化するために、シリコン基板１０の全面に不純物の砒素（Ａｓ）２５をイオン注入する。この後の工程は、実施の形態１の図２（Ｄ）〜（Ｆ）、図３に示す工程と同様であるので、詳しい説明を省略する。
【００３３】
上記実施の形態２によれば、プリアモルファス化のためのイオン注入による砒素イオンのドーパントとしての効果を見込んだ注入エネルギーとドーズ量で、ソース領域及びドレイン領域の表面側を狙って不純物をイオン注入し、ソース領域及びドレイン領域の深い部分を狙って不純物をイオン注入している。このため、チタンシリサイド膜に隣接するトランジスタの特性がプリアモルファス化のイオン注入によって影響を受けることを抑制できる。従って、信頼性の高い半導体装置を形成することが可能となる。
【００３４】
尚、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
また、上記実施の形態では、チタンシリサイド膜１３を形成しているが、チタンに限定されるものではなく、他の金属シリサイド膜（例えばコバルトシリサイド膜、ニッケルシリサイド膜、タングステンシリサイド膜など）を形成することも可能である。
【図面の簡単な説明】
【図１】実施の形態１による半導体装置の製造方法を示す断面図。
【図２】実施の形態１による半導体装置の製造方法を示す断面図。
【図３】実施の形態１による半導体装置の製造方法を示す断面図。
【図４】実施の形態２による半導体装置の製造方法を示す断面図。
【図５】実施の形態２による半導体装置の製造方法を示す断面図。
【符号の説明】
１０…シリコン基板、１１…金属膜、１２…ゲート酸化膜、１３…チタンシリサイド膜、１４…ゲート電極、１５…砒素（Ａｓ）、１６…側壁材、１７…低濃度不純物拡散層、１８…ソース領域及びドレイン領域の拡散層、１９…素子分離膜、２０…ボロン（Ｂ）、２１…層間絶縁膜、２２ａ〜２２ｃ…Ａｌ合金配線、２３，２４…不純物イオン、２５…砒素（Ａｓ）
【図１】
2005038992.tif 000003
【図２】
2005038992.tif 000004
【図３】
2005038992.tif 000005
【図４】
2005038992.tif 000006
【図５】
2005038992.tif 000007