(57)【要約】【課題】配線基板の配線のインダクタンスの低減により、これを有する半導体装置の特性の向上を図る。【解決手段】その平面パターンの少なくとも一部が重なっている（接する場合も含む）ボンディングリードＢＲａとバンプ電極ＢＰａを表面配線Ｌ１ａ、スルーホールＴＨａおよび裏面配線Ｌ２ａを介して電気的に接続する。その結果、表面配線Ｌ１ａと裏面配線Ｌ２ａとの重なりが大きくなり、これらの配線の相互インダクタンスを大きくでき、配線の実効的なインダクタンスを低減できる。【選択図】    図９
2005005440.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）第１面と前記第１面に対向する第２面と、
（ｂ）前記第１面に形成されたパッドと、
（ｃ）前記第２面に形成されたバンプ電極と、
（ｄ）前記第１面と前記第２面との間を貫通する接続部と、
（ｅ）前記第１面に形成され、前記パッドと前記接続部とを接続する第１配線と、
（ｆ）前記第２面に形成され、前記バンプ電極と前記接続部とを接続する第２配線と、を有し、
（ｇ）前記パッドの平面パターンと前記バンプ電極の平面パターンの少なくとも一部が重なっている配線基板を有することを特徴とする半導体装置。
【請求項２】
（ａ）第１面と前記第１面に対向する第２面と、
（ｂ）前記第１面に形成されたパッドと、
（ｃ）前記第２面に形成されたバンプ電極と、
（ｄ）前記第１面と前記第２面との間を貫通する接続部と、
（ｅ）前記第１面に形成され、前記パッドと前記接続部とを接続する第１配線と、
（ｆ）前記第２面に形成され、前記バンプ電極と前記接続部とを接続する第２配線と、を有し、
（ｇ１）前記パッドの平面パターンと前記バンプ電極の平面パターンの少なくとも一部が重なり、
（ｇ２）前記第１配線の平面パターンと前記第２配線の平面パターンの少なくとも一部が重なっている配線基板を、有することを特徴とする半導体装置。
【請求項３】
（ａ）第１面と前記第１面に対向する第２面と、
（ｂ）前記第１面に形成されたパッドと、
（ｃ）前記第２面に形成されたバンプ電極と、
（ｄ）前記第１面と前記第２面との間を貫通する接続部と、
（ｅ）前記第１面に形成され、前記パッドと前記接続部とを接続する第１配線と、
（ｆ）前記第２面に形成され、前記バンプ電極と前記接続部とを接続する第２配線と、を有し、
（ｇ１）前記パッドの平面パターンと前記バンプ電極の平面パターンの少なくとも一部が重なり、
（ｇ２）前記第１配線の平面パターンと前記第２配線の平面パターンの少なくとも一部が重なり、
（ｇ３）前記接続部が前記パッドおよび前記バンプ電極より内側に形成されている配線基板を有することを特徴とする半導体装置。
【請求項４】
（ａ）第１面と前記第１面に対向する第２面と、
（ｂ）前記第１面に形成されたパッドと、
（ｃ）前記第２面にエリア配置された複数のバンプ電極と、
（ｄ）前記第１面と前記第２面との間を貫通する接続部と、
（ｅ）前記第１面に形成され、前記パッドと前記接続部とを接続する第１配線と、
（ｆ）前記第２面に形成され、前記複数のバンプ電極のうち特定のバンプ電極と前記接続部とを接続する第２配線と、を有し、
（ｇ１）前記パッドの平面パターンと前記特定のバンプ電極の平面パターンとの距離は前記複数のバンプ電極のピッチ以下であり、
（ｇ２）前記第１配線の平面パターンと前記第２配線の平面パターンの少なくとも一部が重なっている配線基板を有することを特徴とする半導体装置。
【請求項５】
（ａ）第１面と前記第１面に対向する第２面と、
（ｂ）前記第１面に形成され、略矩形状に配置された複数のパッドと、
（ｃ）前記第２面にエリア配置された複数のバンプ電極と、
（ｄ）前記第１面と前記第２面との間を貫通する接続部と、
（ｅ）前記第１面に形成され、前記複数のパッドのうち前記略矩形状のコーナー部に位置する特定のパッドと前記接続部とを接続する第１配線と、
（ｆ）前記第２面に形成され、前記複数のバンプ電極のうち特定のバンプ電極と前記接続部とを接続する第２配線と、を有し、
（ｇ）前記特定のパッドの平面パターンと前記特定のバンプ電極の平面パターンの少なくとも一部が重なっている配線基板を有することを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、その表面および裏面に配線が形成された配線基板を有する半導体装置に適用して有効な技術に関する。
【０００２】
【従来の技術】
その表面および裏面に配線が形成された配線基板上に半導体チップを搭載し、必要に応じてその周囲を樹脂などで封止する実装方法がある。
【０００３】
例えば、特許文献１には、基材層の片面に配線パターンを有し、この基材層の片面側に半導体チップを搭載するようにした高密度配線基板の信号配線間の相互インダクタンスを小さくする技術が開示されている。
【０００４】
【特許文献１】
特開２０００−１２４３４５号公報
【０００５】
【発明が解決しようとする課題】
本発明者らは、２層板ＢＧＡ（ボール  グリッド  アレイ）型ＬＳＩについての検討を行っている。この２層板ＢＧＡ型ＬＳＩとは、その表面にパッド（ボンディングリード）が形成され、その裏面にバンプ電極が形成された配線基板上に半導体チップを搭載した半導体装置をいう。配線基板のパッドは、その表面配線、配線基板中の接続部（ビア、スルーホール）および裏面配線を介してバンプ電極と電気的に接続される。このバンプ電極は配線基板の裏面に格子状（アレイ状）に配置される。また、半導体チップと配線基板のパッドとは例えば金線などを用いて接続される。
【０００６】
このような２層板ＢＧＡ型ＬＳＩについて、配線基板の表面配線と裏面配線のインダクタンスに着眼し本発明者らが検討した結果、配線基板の表面のパッドから裏面のバンプ電極までの配線長が同じであっても、表面配線と裏面配線の重なりが大きい場合には、実効的なインダクタンスが小さくなることが判明した。
【０００７】
本発明の目的は、配線基板の配線（表面配線と裏面配線）のインダクタンスを低減することにある。
【０００８】
また、本発明の他の目的は、配線基板の配線のインダクタンスの低減により、これを有する半導体装置の特性の向上を図ることにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本発明の半導体装置は、（ａ）第１面と前記第１面に対向する第２面と、（ｂ）前記第１面に形成されたパッドと、（ｃ）前記第２面に形成されたバンプ電極と、（ｄ）前記第１面と前記第２面との間を貫通する接続部と、（ｅ）前記第１面に形成され、前記パッドと前記接続部とを接続する第１配線と、（ｆ）前記第２面に形成され、前記バンプ電極と前記接続部とを接続する第２配線と、を有し、（ｇ）前記パッドの平面パターンと前記バンプ電極の平面パターンの少なくとも一部が重なっている配線基板を有するものである。
【００１２】
さらに、前記第１配線の平面パターンと前記第２配線の平面パターンの少なくとも一部が重なっていてもよい。
【００１３】
さらに、前記接続部が前記パッドおよび前記バンプ電極より内側に形成されていてもよい。
【００１４】
また、前記第１配線の平面パターンと前記第２配線の平面パターンの少なくとも一部が重なっている場合には、前記パッドの平面パターンと前記バンプ電極の平面パターンとが重ならず、これらの距離がエリア配置されているバンプ電極のピッチ以下であってもよい。
【００１５】
また、前記接続部と前記バンプ電極との距離は前記バンプ電極のピッチ以上であってもよい。
【００１６】
特に、略矩形状の配置された複数のパッドのうち前記略矩形状のコーナー部に位置する特定のパッドの平面パターンと前記バンプ電極の平面パターンが上記関係にあれば効果的である。
【００１７】
また、電源電位や接地電位が印加されるバンプ電極が上記関係にあれば効果的である。
【００１８】
なお、前記配線基板上には半導体チップが搭載され、そのボンディングパッドと前記パッドとが導電性ワイヤなどを用いて電気的に接続される。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
（実施の形態１）
図１は、本実施の形態の半導体装置の要部断面図である。図２は、図１のバンプ電極ＢＰ部の部分拡大図である。また、図３は、本実施の形態の半導体装置の要部上面図、図４は、要部裏面図である。
【００２１】
図１〜図４に示すように、本実施の形態の半導体装置は、配線基板（実装基板、パッケージ基板）１の主面上に、半導体チップＣＨが搭載されている。この半導体チップＣＨの周囲は、レジン５で封止されている。なお、図３においてはレジン５を省略してある。
【００２２】
半導体チップＣＨの表面には、ボンディングパッド（図示せず）が例えば半導体チップＣＨの各辺に沿って矩形状に複数配置されている。このボンディングパッドと配線基板１のボンディングリード（パッド）ＢＲが、金等よりなる導電性ワイヤ３で接続されている。
【００２３】
このボンディングリードＢＲは、例えば配線基板１の各辺に沿って矩形状に複数配置されている（図３）。ここでは、各辺に沿って２列のボンディングリードＢＲが配置されている。なお、図３においては、スルーホールＴＨ、表面配線Ｌ１および導電性ワイヤ３の記載が省略されている。
【００２４】
一方、図４に示すように、配線基板１の裏面には、はんだボール等よりなるバンプ電極ＢＰが配線基板１の各辺に沿って４列（４周）形成されている。言い換えれば、バンプ電極ＢＰが配線基板１の裏面に格子状（アレイ状）に配置（エリア配置）されている。このバンプ電極ＢＰのピッチ（格子間隔）をＤとする。このピッチＤは、バンプ電極ＢＰの中心間の距離である。
【００２５】
ここで、本実施の形態の半導体装置の特徴的な構造は、図１および図２に示すように、バンプ電極ＢＰの直上のボンディングリードＢＲが表面配線Ｌ１、スルーホール（接続部、ビアホール）ＴＨおよび裏面配線Ｌ２を介して接続されていることである。なお、スルーホールＴＨの内部には導電性の部材が埋め込まれている。
【００２６】
図５にバンプ電極ＢＰとボンディングリードＢＲの各平面パターンの位置関係を示す。図５に示すように、バンプ電極ＢＰとボンディングリードＢＲの各平面パターンが重なる場合がある。本実施の形態のレイアウトにおいては、２列目および３列目のバンプ電極ＢＰとボンディングリードＢＲが重なっている。
【００２７】
そこで、本実施の形態においては、その平面パターンが重なるバンプ電極ＢＰとボンディングリードＢＲとを電気的に接続した。その結果、表面配線Ｌ１と裏面配線Ｌ２とが重なる確率が大きくなり、これらの配線の実効的なインダクタンスを低減できる。よって、ノイズを低減できる等、半導体装置の電気的特性を向上させることができる。また、配線の設計マージンを確保することができる。
【００２８】
以下に、図６〜図９を参照しながら詳細に説明する。図６は、接続されるバンプ電極とボンディングリードとの位置関係を説明するための要部平面図であり、例えば図５の一点鎖線部に対応する。図７は、接続されるボンディングリード部近傍の部分拡大図（上面図）であり、図８は、接続されるバンプ電極部近傍の部分拡大図（下面図）であり、図９は、対象となるバンプ電極とボンディングリードとの接続状態を示す要部平面図、即ち、図７と図８を重ね合わせた図である。
なお、図中のＬｍはメッキ線でありバンプ電極等を形成する際に必要な配線であり信号配線ではない。
【００２９】
図６に示すボンディングリードＢＲａとバンプ電極ＢＰａとが接続の対象となる。図６に示すように、ボンディングリードＢＲａとバンプ電極ＢＰａの平面パターンは少なくともその一部が重なっている（接する場合も含む）。
【００３０】
図７に示すように、ボンディングリードＢＲａは、表面配線Ｌ１ａを介してスルーホールＴＨａに接続されている。また、図８に示すように、バンプ電極ＢＰａは、裏面配線Ｌ２ａを介してスルーホールＴＨａに接続されている。従って、ボンディングリードＢＲａとバンプ電極ＢＰａとは、表面配線Ｌ１ａ、スルーホールＴＨａおよび裏面配線Ｌ２ａを介して電気的に接続される。
【００３１】
ここで、図９に示すように、本実施の形態においては、表面配線Ｌ１ａと裏面配線Ｌ２ａとの重なりが大きくなる。その結果、これらの配線の相互インダクタンスを大きくでき、配線の実効的なインダクタンスを低減できる。
【００３２】
図１０に表面配線Ｌ１と裏面配線Ｌ２との重なりによるインダクタンスの変化を示す。縦軸はインダクタンスＬ（ｎＨ）であり、横軸は配線長（ｍｍ）である。この配線長とは、表面配線Ｌ１の長さ、裏面配線Ｌ２の長さ、スルーホールＴＨの高さ（長さ）およびＳＢの高さの和である。ＳＢの高さとは、バンプ電極（はんだボール）の高さである。
図１０に示すように、表面配線Ｌ１と裏面配線Ｌ２との重なり（ここでは「重なり長」という）が０．５ｍｍ以内の場合（グラフＡ）と比較し、０．５ｍｍ〜１．２ｍｍの場合（グラフＢ）、１．２ｍｍ〜１．６ｍｍの場合（グラフＣ）および１．６ｍｍ以上の場合（グラフＤ）と、重なり長が大きくなるに従って、インダクタンスＬが減少する傾向にある。
【００３３】
例えば図１１に示すボンディングリードＢＲｂとバンプ電極ＢＰｂとを接続の対象とした場合、図１２〜図１４に示すように、これらの間は、表面配線Ｌ１ｂ、スルーホールＴＨｂおよび裏面配線Ｌ２ｂを介して電気的に接続される。しかしながら、この場合は、表面配線Ｌ１ｂと裏面配線Ｌ２ｂの重なり長が小さくなり（図１４参照）、図６等に示す場合と比較し配線のインダクタンスが大きくなる。
【００３４】
なお、図１１は、本実施の形態の効果を説明するためのバンプ電極とボンディングリードとの位置関係を説明するための要部平面図であり、図１２は、接続されるボンディングリード部近傍の部分拡大図（上面図）であり、図１３は、接続されるバンプ電極部近傍の部分拡大図（下面図）であり、図１４は、対象となるバンプ電極とボンディングリードとの接続状態を示す要部平面図である。
【００３５】
図１５に、図６〜図９に示した配線のインダクタンス（黒丸）と図１１〜図１４に示した配線のインダクタンス（白丸）を示す。
【００３６】
例えば、Ｌ１ｂおよびＬ２ｂ等のインダクタンス点ｂと、Ｌ１ａおよびＬ２ａ等のインダクタンス点ａを比較すると、およそ１ｎＨのインダクタンスの低下が見られた。なお、配線長が短くなったことによるインダクタンスの低下も含む。
【００３７】
また、図６〜図９に示す配線は、ＢＰａやＢＲａだけでなく、できるだけバンプ電極をその上のボンディングリードと接続できるよう配線Ｌ１、Ｌ２を引き回したものであり、これに対し、図１１〜図１４に示す配線は、バンプ電極とボンディングリードとの位置に関係なく通常の手法で配線Ｌ１、Ｌ２を引き回したものである。
【００３８】
従って、全体的に見ても白丸よりも黒丸の方がインダクタンスが減少する傾向が見られる。もちろん場所によっては、点アに見られるように、配線長が大きくなることによるインダクタンスの若干の増加が見られたもの、また、点イに示すように、若干インダクタンスが大きくなるもの、また、点ウに示すように、インダクタンスがあまり変わらないもの等も存在する。
【００３９】
このように、本実施の形態においては、バンプ電極とその直上のボンディングリードとを接続したので、表面配線と裏面配線が重なる確率が大きくなり、配線の実効的なインダクタンスを低減することができる。
【００４０】
特に、図９等に示すように、ボンディングリードと重なりやすいバンプ電極の列（この場合第２および第３列）においては、これらの近傍にスルーホールを形成することが困難であるため、バンプ電極が形成されない配線基板の最内周に配置されることが多い。その結果、スルーホールまでの配線Ｌ１、Ｌ２の距離が大きく、例えばバンプ電極間のピッチ以上となることが多く、これらを重ね合わせることによる効果が大きい。
【００４１】
また、表面配線と裏面配線の重なりが大きくなるようあらかじめ設計することが好ましい。なお、表面配線と裏面配線の平面パターンが完全に重なり合うことが最も好ましいが、その一部が重なることによっても実効的なインダクタンスを低減できる。また、表面配線と裏面配線の平面パターンが近接する場合にも実効的なインダクタンスを低減できると考えられる。
【００４２】
（実施の形態２）
実施の形態１においては、バンプ電極が４列配置の場合について説明したが、これに限定されるものではなく、例えば６列配置としてもよい。なお、配線Ｌ１およびＬ２の引き回しを除いては実施の形態１の場合と同様の構造であるためその詳細な説明を省略する。
【００４３】
図１６は、本実施の形態の半導体装置の要部平面図である。図１６に示すように、バンプ電極ＢＰが配線基板端（基板端）から６列形成されている。ここで、例えば配線基板の裏面のバンプ電極ＢＰｃと配線基板の表面のボンディングリードＢＲｃとを表面配線Ｌ１ｃ、スルーホールＴＨｃおよび裏面配線Ｌ２ｃを介して接続する。この際、バンプ電極ＢＰｃとボンディングリードＢＲｃの平面パターンは重なっている。即ち、バンプ電極ＢＰｃは、その直上のボンディングリードＢＲｃと接続される。また、表面配線Ｌ１ｃと裏面配線Ｌ２ｃとは、ほぼ重なりあっており、配線の実効的なインダクタンスが低減される。なお、ここでは、スルーホールＴＨｃは、配線基板の外周側（基板端側）に配置され、バンプ電極ＢＰｃ（ボンディングリードＢＲｃ）との距離はバンプ電極のピッチ以上である。
【００４４】
また、バンプ電極ＢＰｄとボンディングリードＢＲｄとも同様に、その平面パターンの一部が重なりあっており、表面配線Ｌ１ｄ、スルーホールＴＨｄおよび裏面配線Ｌ２ｄとを介して接続されている。この場合も、表面配線Ｌ１ｄと裏面配線Ｌ２ｄとは、ほぼ重なりあっており、配線の実効的なインダクタンスが低減される。なお、ボンディングリードＢＲｅもバンプ電極ＢＰｄと重なっているが、ボンディングリードＢＲｄとＢＲｅのいずれと接続するかは他の配線の引き回し状況に応じて適宜選択できる。また、スルーホールＴＨｄとバンプ電極ＢＰｄ（ボンディングリードＢＲｄ）との距離はバンプ電極のピッチ以上である。
【００４５】
（実施の形態３）
実施の形態１においては、バンプ電極ＢＰとボンディングリードＢＲの各平面パターンが重なる場合もしくは接する場合について説明したが、これに限定されるものではなく、接続するバンプ電極ＢＰとボンディングリードＢＲの各平面パターンがバンプ電極のピッチ（１格子分の距離）Ｄ程度離れていてもよい。なお、接続するバンプ電極ＢＰとボンディングリードＢＲの位置関係を除いては実施の形態１の場合と同様の構造であるためその詳細な説明を省略する。
【００４６】
図１７は、本実施の形態の半導体装置の要部平面図である。図１７に示すように、ここでは、配線基板の裏面のバンプ電極ＢＰｆと配線基板の表面のボンディングリードＢＲｆとを表面配線Ｌ１ｆ、スルーホールＴＨｆおよび裏面配線Ｌ２ｆを介して接続する。このバンプ電極ＢＰｆとボンディングリードＢＲｆの平面パターンは、バンプ電極のピッチ（１格子分の距離）Ｄ程度離れている。
【００４７】
このようにバンプ電極ＢＰｆとボンディングリードＢＲｆの平面パターンの距離がバンプ電極のピッチ（１格子分の距離）Ｄ以下の場合でも、表面配線Ｌ１ｆと裏面配線Ｌ２ｆとがほぼ重なりあう場合には、配線の実効的なインダクタンスが低減される。なお、ここでは、スルーホールＴＨｆは、配線基板の外周側（基板端側）に配置され、バンプ電極ＢＰｆ（ボンディングリードＢＲｆ）との距離はバンプ電極のピッチ以上である。
【００４８】
（実施の形態４）
本実施の形態においては、コーナー付近のボンディングリードＢＲとボンディングパッドＢＰとの接続について説明する。なお、接続するボンディングパッドＢＰとボンディングリードＢＲの位置関係を除いては実施の形態１の場合と同様の構造であるためその詳細な説明を省略する。
【００４９】
図１８および図１９は、本実施の形態の半導体装置の要部平面図である。例えば、図１８に示すボンディングリードＢＲｈとバンプ電極ＢＰｈとを接続する。このボンディングリードＢＲｈは、略矩形状（図３参照）に配置された複数のボンディングリードＢＲのコーナー部に位置する。ここで、コーナー部とは、ボンディングリードが配置された略矩形状の中央線ＣＬと、この中央線から最も離れた位置にあるボンディングリードとの間の距離ＬＡとする場合、中央線から最も離れた位置にあるボンディングリードからＬＡ／２の距離に位置するボンディングリードを言うものとする。
【００５０】
図１８に示すコーナー部に位置するボンディングリードＢＲｈ、ＢＲｉとバンプ電極ＢＰｈ、ＢＰｉとを、それぞれ表面配線、スルーホールおよび裏面配線を介して接続する。
【００５１】
即ち、図１９に示すように、バンプ電極ＢＰｈと配線基板の表面のボンディングリードＢＲｈとを表面配線Ｌ１ｈ、スルーホールＴＨｈおよび裏面配線Ｌ２ｈを介して接続する。また、バンプ電極ＢＰｉと配線基板の表面のボンディングリードＢＲｉとを表面配線Ｌ１ｉ、スルーホールＴＨｉおよび裏面配線Ｌ２ｉを介して接続する。
【００５２】
このようにコーナー付近に位置するボンディングリードについても表面配線Ｌ１ｈと裏面配線Ｌ２ｈや表面配線Ｌ１ｉと裏面配線Ｌ２ｉがほぼ重なりあう場合には、配線の実効的なインダクタンスが低減される。
【００５３】
もちろん、上記中央線ＣＬの付近に位置するボンディングリードＢＲｊをバンプ電極ＢＰｊと同様に接続してもよい。この場合、表面配線Ｌ１ｊ、スルーホールＴＨｊおよび裏面配線Ｌ２ｊを介して接続する。なお、スルーホールＴＨｈ、Ｔｈｉ、ＴＨｊは、最内周のバンプ電極より内側に位置し、ＢＰｈ、ＢＰｉおよびＢＰｊとのそれぞれの距離はバンプ電極のピッチ以上である。
【００５４】
特に、電源電位や接地電位（ＧＮＤ）が印加されるボンディングリードやバンプ電極は、ノイズの影響を受けやすい。従って、これらの間を接続する配線の実効的なインダクタンスを低減することにより、ノイズを低減できる等、電気的特性を向上させることができる。
【００５５】
もちろん本実施の形態で示したコーナー部のボンディングリードのみならず、実施の形態１〜３で説明したボンディングリードについても、電源電位や接地電位（ＧＮＤ）が印加される場合にはより効果的である。
【００５６】
以上、本発明者によってなされた発明を前記実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５７】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００５８】
パッド（ボンディングリード）の平面パターンとバンプ電極の平面パターンの少なくとも一部が重なっているもの同士を表面配線、接続部（スルーホール）および裏面配線を介して接続したので、配線（表面配線と裏面配線）のインダクタンスを低減することができる。また、半導体装置の特性の向上を図ることができる。
【図面の簡単な説明】
【図１】
本発明の実施の形態１である半導体装置の要部断面図である。
【図２】図１のバンプ電極部の部分拡大図である。
【図３】本発明の実施の形態１である半導体装置の要部上面図である。
【図４】本発明の実施の形態１である半導体装置の要部裏面図である。
【図５】ボンディングパッドとボンディングリードの各平面パターンの位置関係を示す平面図である。
【図６】接続されるバンプ電極とボンディングリードとの位置関係を説明するための要部平面図である。
【図７】接続されるボンディングリード部近傍の部分拡大図（上面図）である。
【図８】接続されるバンプ電極部近傍の部分拡大図（下面図）である。
【図９】対象となるバンプ電極とボンディングリードとの接続状態を示す要部平面図である。
【図１０】表面配線と裏面配線との重なりによるインダクタンスの変化を示す図（グラフ）である。
【図１１】本発明の実施の形態１の効果を説明するためのバンプ電極とボンディングリードとの位置関係を説明するための要部平面図である。
【図１２】接続されるボンディングリード部近傍の部分拡大図（上面図）である。
【図１３】接続されるバンプ電極部近傍の部分拡大図（下面図）である。
【図１４】対象となるバンプ電極とボンディングリードとの接続状態を示す要部平面図である。
【図１５】図６〜図９に示した配線のインダクタンスと図１１〜図１４に示した配線のインダクタンスを示す図（グラフ）である。
【図１６】本発明の実施の形態２である半導体装置の要部平面図である。
【図１７】本発明の実施の形態３である半導体装置の要部平面図である。
【図１８】本発明の実施の形態４である半導体装置の要部平面図である。
【図１９】本発明の実施の形態４である半導体装置の要部平面図である。
【符号の説明】
１    配線基板
３    導電性ワイヤ
５    レジン
ＢＰ    バンプ電極
ＢＰａ、ＢＰｂ、ＢＰｃ、ＢＰｄ、ＢＰｆ、ＢＰｈ、ＢＰｉ、ＢＰｊ    バンプ電極
ＢＲ    ボンディングリード
ＢＲａ、ＢＲｂ、ＢＲｃ、ＢＲｄ、ＢＲｅ、ＢＲｆ、ＢＲｈ、ＢＲｉ、ＢＲｊボンディングリード
ＣＨ    半導体チップ
ＣＬ    中央線
Ｄ    ピッチ
Ｌ１    表面配線
Ｌ１ａ、Ｌ１ｂ、Ｌ１ｃ、Ｌ１ｄ、Ｌ１ｆ、Ｌ１ｈ、Ｌ１ｉ、Ｌ１ｊ    表面配線
Ｌ２    裏面配線
Ｌ２ａ、Ｌ２ｂ、Ｌ２ｃ、Ｌ２ｄ、Ｌ２ｆ、Ｌ２ｈ、Ｌ２ｉ、Ｌ２ｊ    裏面配線
ＬＡ    中央線と中央線から最も離れた位置にあるボンディングリードとの間の距離
Ｌｍ  メッキ線
ＴＨ    スルーホール
ＴＨａ、ＴＨｂ、ＴＨｃ、ＴＨｄ、ＴＨｆ、ＴＨｈ、ＴＨｉ、ＴＨｊ    スルーホール
【図１】
2005005440.tif 000003
【図２】
2005005440.tif 000004
【図３】
2005005440.tif 000005
【図４】
2005005440.tif 000006
【図５】
2005005440.tif 000007
【図６】
2005005440.tif 000008
【図７】
2005005440.tif 000009
【図８】
2005005440.tif 000010
【図９】
2005005440.tif 000011
【図１０】
2005005440.tif 000012
【図１１】
2005005440.tif 000013
【図１２】
2005005440.tif 000014
【図１３】
2005005440.tif 000015
【図１４】
2005005440.tif 000016
【図１５】
2005005440.tif 000017
【図１６】
2005005440.tif 000018
【図１７】
2005005440.tif 000019
【図１８】
2005005440.tif 000020
【図１９】
2005005440.tif 000021