(57)【要約】【課題】  半導体素子を積層して半導体装置を小型化すると共に、リード細線による電気抵抗及び電力損失を低減して大電流により半導体装置を動作させる。【解決手段】  第１の支持板(11)と、第１の支持板(11)上に固着された第１の半導体素子(1)と、第１の半導体素子(1)上に固着された第２の支持板(12)と、第２の支持板(12)上に固着された第２の半導体素子(2)とを備えている。第１の支持板(11)及び第２の支持板(12)の各々は、導電性の材料により形成され且つ第１の半導体素子(1)及び第２の半導体素子(2)に電気的に接続されたリード端子(21a,21b,21c,22a,22b)を有する。第２の支持板(12)が、第２の半導体素子(2)の放熱板として良好に機能すると共に半導体素子の電極端子としても機能するため、配線を簡素化できる。【選択図】  図１
2005277014.tif 000002
【特許請求の範囲】
【請求項１】
導電性の材料により形成された第１の支持板と、該第１の支持板上に一方の主面が固着された第１の半導体素子と、導電性の材料により形成され且つ前記第１の半導体素子の他方の主面に固着された第２の支持板と、該第２の支持板上に一方の主面が固着された第２の半導体素子とを備え、
前記第１の支持板及び第２の支持板の各々は、前記第１の半導体素子及び第２の半導体素子に電気的に接続されたリード端子を有することを特徴とする半導体装置。
【請求項２】
前記第２の支持板を介して前記第１の半導体素子と前記第２の半導体素子とが電気的に接続された請求項１に記載の半導体装置。
【請求項３】
前記第２の支持板は、該第２の支持板に連結され且つ前記第１の半導体素子及び第２の半導体素子に電気的に接続されたリード端子を有する請求項２に記載の半導体装置。
【請求項４】
導電性の材料により形成され且つ前記第２の半導体素子の他方の主面に固着された第３の支持板と、該第３の支持板上に固着された制御素子とを備え、
前記第１の半導体素子及び第２の半導体素子は、それぞれ第１の半導体スイッチング素子及び第２の半導体スイッチング素子であり、
前記制御素子は、前記第１の半導体スイッチング素子及び第２の半導体スイッチング素子を交互にオン・オフ制御する請求項１〜３の何れか１項に記載の半導体装置。
【請求項５】
前記第１の半導体素子及び第２の半導体素子は、前記第２の支持板又は第３の支持板が固着される他方の主面に、前記第２の支持板又は第３の支持板が固着されない開放領域を夫々有し、
前記制御素子と前記第１の半導体素子及び第２の半導体素子の開放領域とは、リード細線により電気的に接続される請求項４に記載の半導体装置。
【請求項６】
導電性の材料により形成された第１の支持板と、該第１の支持板上に各一方の主面が固着された第１の半導体素子及び第３の半導体素子と、導電性の材料により形成され且つ前記第１の半導体素子の他方の主面に固着された第２の支持板と、導電性の材料により形成され且つ前記第３の半導体素子の他方の主面に固着された第４の支持板と、前記第２の支持板上に一方の主面が固着された第２の半導体素子と、前記第４の支持板上に一方の主面が固着された第４の半導体素子とを備え、
前記第１の半導体素子及び第２の半導体素子並びに前記第３の半導体素子及び第４の半導体素子は、Ｈ型ブリッジ回路を構成し、
前記第１の半導体素子及び第４の半導体素子と前記第３の半導体素子及び第２の半導体素子とは交互にスイッチング動作を行うことを特徴とする半導体装置。
【請求項７】
導電性の材料により形成された第１の支持板と、該第１の支持板上に各一方の主面が固着された第１の半導体素子及び第３の半導体素子と、導電性の材料により形成され且つ前記第１の半導体素子の他方の主面に固着された第２の支持板と、導電性の材料により形成され且つ前記第３の半導体素子の他方の主面に固着された第４の支持板と、前記第２の支持板上に一方の主面が固着された第２の半導体素子と、前記第４の支持板上に一方の主面が固着された第４の半導体素子と、導電性の材料により形成され且つ前記第２の半導体素子及び第４の半導体素子の他方の主面に固着された第３の支持板と、該第３の支持板上に固着された制御素子とを備えることを特徴とする半導体装置。
【請求項８】
前記第２の支持板を介して前記第１の半導体素子と前記第２の半導体素子とが電気的に接続され、前記第４の支持板を介して前記第３の半導体素子と前記第４の半導体素子とが電気的に接続される請求項７に記載の半導体装置。
【請求項９】
前記第１の半導体素子、前記第２の半導体素子、前記第３の半導体素子及び前記第４の半導体素子は、前記第２の支持板、第３の支持板又は前記第４の支持板が固着される他方の主面に、前記第２の支持板、第３の支持板又は前記第４の支持板が固着されない開放領域を夫々有し、
前記制御素子と前記第１の半導体素子、第２の半導体素子、前記第３の半導体素子及び前記第４の半導体素子の開放領域とは、リード細線により電気的に接続される請求項７又は８に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電力用半導体素子を高さ方向に積層して形成される小型化半導体装置に関する。
【背景技術】
【０００２】
図３に示すＨ型ブリッジ（フルブリッジ）回路(10)を単一の半導体装置で構成する場合、Ｈ型ブリッジ回路(10)は、ハイサイド側の第１のトランジスタ(1)及び第３のトランジスタ(3)と、ローサイド側の第２のトランジスタ(2)及び第４のトランジスタ(4)とを備える。第１のトランジスタ(1)のソース端子と第２のトランジスタ(2)のドレイン端子との接続点(A1)と、第３のトランジスタ(3)のソース端子と第４のトランジスタ(4)のドレイン端子との接続点(A2)との間には負荷(6)が接続される。
【０００３】
Ｈ型ブリッジ回路(10)を作動する際に、第１のトランジスタ(1)及び第４のトランジスタ(4)と、第２のトランジスタ(2)及び第３のトランジスタ(3)とを交互にオン・オフ動作させて、スイッチング作動させることにより、接続点(A1)と(A2)との間に交互に逆方向の電流を流して、負荷(6)を作動させることができる。このようにスイッチング動作を行なえば、直流電圧源を使用し、接続点(A1)と(A2)との間に接続された冷陰極蛍光放電管等を点灯させることができる。
【０００４】
図３に示すＨ型ブリッジ回路(10)を単一の半導体装置に構築するとき、４つのトランジスタ(1〜4)とその制御用ＩＣを支持板（図示せず）に並べて配置するため、半導体装置の平面サイズが増大する欠点がある。特に、リ−ド端子を支持板の一方の側面側にのみ配置した構造の半導体装置では、平面サイズが著しく増大する。下記特許文献１は、非導電性接着剤を介して２つの半導体素子を積層した半導体装置を示す。特許文献１に開示される２つの半導体素子の積層技術を適用して、半導体装置の平面サイズを縮小することができる。しかしながら、冷陰極蛍光放電管の点灯回路等を構成するＨ型ブリッジ回路では、半導体素子に比較的大きな電流を流す必要があり、一般的にパワースイッチング素子が使用される。このようなパワースイッチング素子を使用するＨ型ブリッジ回路では、単に半導体素子を積層しても、動作時に半導体素子の発熱が集中して、良好な放熱特性が得られず、半導体素子の電気的特性が劣化するおそれがあった。これに対し、下記特許文献２は、支持板上に２つの半導体素子をずらして積層し、上段の半導体素子と支持板との間に金属製のスペーサを配置した半導体装置を示す。金属製のスペーサにより半導体装置の動作時に生じる半導体素子の発熱を低減できる。
【０００５】
【特許文献１】特開昭５５−１１１１５１号公報
【特許文献２】特開２００２−３７３９６８公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２の半導体装置においても上段の半導体素子については十分な放熱効果が得られなかった。また、特許文献２の半導体装置では、外部端子に接続するリード端子を支持板の裏面に別途設け、リード細線により半導体素子の各電極を最下段の支持板に接続して、半導体素子の各電極と外部端子とを電気的に接続するため、リード細線による配線が増加して配線が複雑となり配線設計の自由度が低かった。また、特許文献２の半導体装置によってＨ型ブリッジ回路を構成する場合、積層された２組の半導体素子（スイッチング素子）と制御用ＩＣを必要となるが、制御用ＩＣと半導体素子とを接続するリード細線の配線距離が長くなる問題があった。リ−ド細線の接続距離が増大すると、リ−ド細線の抵抗成分による電力損失の増大及びインダクタンス成分による高周波動作特性の低下を招来する。
【０００７】
そこで、本発明は、複数の半導体素子を小さい面積に積層し且つ良好な放熱特性で作動できる半導体装置を提供することを目的とする。また、本発明は、リード細線による配線を短縮且つ簡素化して、電気抵抗及び電力損失を低減できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明による半導体装置は、導電性の材料により形成された第１の支持板(11)と、第１の支持板(11)上に一方の主面が固着された第１の半導体素子(1)と、導電性の材料により形成され且つ第１の半導体素子(1)の他方の主面に固着された第２の支持板(12)と、第２の支持板(12)上に一方の主面が固着された第２の半導体素子(2)とを備える。第１の支持板(11)及び第２の支持板(12)の各々は、第１の半導体素子(1)及び第２の半導体素子(2)に電気的に接続されたリード端子(21a,21b,21c,22a,22b)を有する。第１の支持板(11)上に第１の半導体素子(1)を固着し、第１の半導体素子(1)の上に第２の支持板(12)を固着し、第２の支持板(12)上に第２の半導体素子(2)を立体状に積層するので、半導体装置の平面サイズを小さくできる。また、第２の支持板(12)が、第２の半導体素子(2)の放熱板として良好に機能するため、放熱特性が向上する。更に、第１の支持板(11)及び第２の支持板(12)の各々は、第１の半導体素子(1)及び第２の半導体素子(2)に電気的に接続されたリード端子(21a,21b,21c,22a,22b)を有するので、配線を簡素化できる。
【０００９】
第２の支持板(12)は、第２の支持板(12)に連結され且つ第１の半導体素子(1)と第２の半導体素子(2)に電気的に接続されたリード端子(22b)を有するのが望ましい。第１の半導体素子(1)と第２の半導体素子(2)として第１の半導体スイッチング素子(1)及び第２の半導体スイッチング素子(2)を交互にオン・オフ制御すると、第１の半導体素子(1)と第２の半導体素子(2)の発熱を第１の支持板(11)及び第２の支持板(12)を通じて良好に放熱させることができる。第２の半導体素子(2)の他方の主面に第３の支持板(13)を介して制御素子(5)を配置し、第１の半導体素子(1)及び第２の半導体素子(2)に開放領域(31,32)を形成して、制御素子(5)と第１の半導体素子(1)及び第２の半導体素子(2)の開放領域(31,32)とをリード細線(7)により電気的に接続すれば、リード細線(7)の接続距離が短くなり、電力損失の低減、高周波特性の向上が図られる。また、第１の半導体素子(1)と第２の半導体素子(2)とを第２の支持板(12)を介して電気的に接続すれば、第２の支持板(12)が第１の半導体素子(1)と第２の半導体素子(2)との接続導体となり、更に電力損失の低減、高周波特性を向上できる。
【００１０】
また、本発明による半導体装置は、導電性の材料により形成された第１の支持板(11)と、第１の支持板(11)上に各一方の主面が固着された第１の半導体素子(1)及び第３の半導体素子(3)と、導電性の材料により形成され且つ第１の半導体素子(1)の他方の主面に固着された第２の支持板(12)と、導電性の材料により形成され且つ第３の半導体素子(3)の他方の主面に固着された第４の支持板(14)と、第２の支持板(12)上に一方の主面が固着された第２の半導体素子(2)と、第４の支持板(14)上に一方の主面が固着された第４の半導体素子(4)とを備える。Ｈ型ブリッジ回路を構成する第１の半導体素子(1)及び第４の半導体素子(4)と第３の半導体素子(3)及び第２の半導体素子(2)とが交互にスイッチング動作する。このため、Ｈ型ブリッジ回路を放熱特性に優れ且つ小型化した単一の半導体装置で形成できる。第１の半導体素子(1)、第２の半導体素子(2)、第３の半導体素子(3)及び第４の半導体素子(4)に開放領域(31,32,33,34)を設け、制御素子(5)と第１の半導体素子(1)、第２の半導体素子(2)、第３の半導体素子(3)及び第４の半導体素子(4)の開放領域(31,32,33,34)とをリード細線(7)により電気的に接続するのが望ましい。これにより、リード細線(7)の接続距離が短くなり、電力損失が低減し且つ高周波特性が向上したＨ型ブリッジ回路半導体装置が得られる。
【発明の効果】
【００１１】
本発明では、優れた高周波特性と低電力損失とを有する小型の半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１２】
以下、図３に示すＨ型ブリッジ回路を構成する本発明による半導体装置の実施の形態を図１及び図２について説明する。図１及び図２では、図３に示す部分と同一の箇所には、同一の符号を付する。
【００１３】
半導体装置は、図１及び図２に示すように、第１の支持板(11)と、第１の支持板(11)上に固着された第１のトランジスタ(1)と、第１のトランジスタ(1)上に固着された第２の支持板(12)と、第２の支持板(12)上に固着された第２のトランジスタ(2)と、第１のトランジスタ(1)と一定の間隔をもって並行に第１の支持板(11)上に固着された第３のトランジスタと、第３のトランジスタ(3)上に固着された第４の支持板(14)と、第４の支持板(14)上に固着された第４のトランジスタ(4)と、第２のトランジスタ(2)及び第４のトランジスタ(4)上に固着された第３の支持板(13)と、第３の支持板(13)上に固着された制御素子としてのコントロールＩＣ(5)とを備える。本発明による半導体装置を具体的に説明する本実施の形態では、第１の半導体素子、第２の半導体素子、第３の半導体素子及び第４の半導体素子をそれぞれ第１のトランジスタ、第２のトランジスタ、第３のトランジスタ及び第４のトランジスタとして説明するが、これらは、それぞれバイポーラトランジスタ、電界効果トランジスタ(ＭＯＳ、ＩＧＢＴ)、サイリスタ、トライアック等の半導体素子により構成することができる。
【００１４】
各トランジスタ(1,2,3,4)は、各支持板(11,12,13,14)により狭持されて配置される。第１の支持板(11)、第２の支持板(12)、第３の支持板(13)及び第４の支持板(14)は、銅、アルミニウム又はこれらの合金等の比較的放熱性が高い導電性の材料により板状に形成され、夫々リード端子(21a,21b,21c,22a,22b,23a,23b,23c,24a,24b)を有する。第２の支持板(12)及び第４の支持板(14)は、第１の支持板(11)と比較して小さい面積の上面及び下面を有し、第３の支持板(13)は、第２の支持板(12)及び第４の支持板(14)と比較して大きく且つ第１の支持板(11)と比較して小さい面積の上面及び下面を有する。
【００１５】
制御素子(5)は、半導体集積回路により構成され、第１のトランジスタ(1)、第２のトランジスタ(2)、第３のトランジスタ(3)及び第４のトランジスタ(4)の各ベースに制御信号を付与して、各トランジスタをオン・オフ制御する。本実施の形態では、第１のトランジスタ(1)及び第２のトランジスタ(2)と第３のトランジスタ(3)及び第４のトランジスタ(4)とは、Ｈ型ブリッジ回路を構成し、制御素子(5)は、第１のトランジスタ(1)及び第４のトランジスタ(4)と第３のトランジスタ(3)及び第２のトランジスタ(2)とを交互にスイッチング動作させるので、第１のトランジスタ(1)〜第４のトランジスタ(4)の同時発生熱量を抑制することができる。第１のトランジスタ(1)〜第４のトランジスタ(4)は、図３に示すＨ型ブリッジ回路(10)の４つのパワートランジスタを構成する例えばＮｃｈ−ＭＯＳＦＥＴ等のトランジスタである。
【００１６】
図２に示すように、第１のトランジスタ(1)は、一方の主面のドレイン端子が第１の支持板(11)上に固着され、他方の主面のソース端子に第２の支持板(12)の下面が固着される。第２のトランジスタ(2)は、一方の主面のドレイン端子が第２の支持板(12)上に固着され、他方の主面のソース端子に第３の支持板(13)の下面が固着される。同様に、第３のトランジスタ(3)は、一方の主面のドレイン端子が第１の支持板(11)上に固着され、他方の主面のソース端子に第４の支持板(14)の下面が固着される。第４のトランジスタ(4)は、一方の主面のドレイン端子が第４の支持板(14)上に固着され、他方の主面のソース端子に第３の支持板(13)の下面が固着される。制御素子(5)は、一方の主面が第３の支持板(13)上に固着されて最上部に配置される。各トランジスタ(1,2,3,4)と支持板(11,12,13,14)とは、半田や導電性ペ−ストから成る導電性接着剤(15)により固着され且つ電気的に接続される。これに対し、制御素子(5)は、絶縁性接着剤(18)により第３の支持板(13)上に機械的に固着され且つ電気的に分離される。なお、第３の支持板(13)は、制御素子(5)のグランド電極とすることができる。
【００１７】
支持板(11,12,13,14)の下面には、下面から突起した接続部(16)が設けられる。接続部(16)により、導電性接着剤(15)が各トランジスタ(1,2,3,4)の主面に必要以上に広がることが防止される。各トランジスタ(1,2,3,4)を立体状に積層するので、支持板(11,12,13,14)に占める各トランジスタ(1,2,3,4)の面積を減少し且つ集積度を向上して半導体装置を小型化できる。Ｈ型ブリッジ回路を構成する本実施の形態の半導体装置では、半導体素子を平面に並べる従来の半導体装置と比較して三分の一程度にパッケージ面積を縮小でき、大幅な小型化が可能である。
【００１８】
図１に示すように、第１の支持板(11)は、第１の支持板(11)と一体に且つ第１のトランジスタ(1)に近接して形成された１本のリード端子(21b)と、第１の支持板(11)と離間して且つ第１のトランジスタ(1)と第３のトランジスタ(3)とに夫々近接して形成された２本のリード端子(21a,21c)とを備える。第２の支持板(12)は、第２の支持板(12)と一体に形成された１本のリード端子(22b)と、第２の支持板(12)と離間して形成された１本のリード端子(22a)とを備える。同様に、第４の支持板(14)は、第４の支持板(14)と一体に形成された１本のリード端子(24b)と、第４の支持板(14)と離間して形成された１本のリード端子(24a)とを備える。第３の支持板(13)は、第３の支持板(13)と一体に形成された１本のリード端子(23b)と、第３の支持板(13)と離間して且つ第１のトランジスタ(1)及び第２のトランジスタ(2)と第３のトランジスタ(3)及び第４のトランジスタ(4)とに夫々近接して形成された２本のリード端子(23a,23c)とを備える。各リード端子(21a,21b,21c,22a,22b,23a,23b,23c,24a,24b)は、各支持板(11,12,13,14)から同方向に延伸して形成される。
【００１９】
第１のトランジスタ(1)、第２のトランジスタ(2)、第３のトランジスタ(3)及び第４のトランジスタ(4)は、第２の支持板(12)、第３の支持板(13)又は第４の支持板(14)が固着される他方の主面に、支持板(12,13,14)が固着されない開放領域(31,32,33,34)を夫々有し、制御素子(5)と各トランジスタ(1,2,3,4)の開放領域(31,32,33,34)とは、金又はアルミニウム等から成るリード細線(7)によって電気的に接続される。開放領域(31,32,33,34)によりリード細線(7)を各トランジスタ(1,2,3,4)の他方の主面に接続できるので、リード細線(7)の配線が簡素化し、設計自由度が向上する。また、リード細線(7)の長さを短縮できるので、電力損失の低減、高周波特性の向上が図られる。また、第２の支持板(12)及び第４の支持板(14)が、それぞれ第１のトランジスタ(1)と第２のトランジスタ(2)との接続体、第３のトランジスタ(3)と第４のトランジスタ(4)との接続体として機能するので、半導体素子間をリード細線(7)と比較して広い面積で接続可能となり、電流経路のインピーダンス及びインダクタンスを更に良好に低減できる。
【００２０】
図１及び図２に示すように、各素子(1,2,3,4,5)及び支持板(11,12,13,14)並びにリード端子(21a,21b,21c,22a,22b,23a,23b,23c,24a,24b)の一端は、エポキシ樹脂等の比較的高い耐熱性を有する樹脂から成る樹脂封止体(8)により被覆される。図２に示すように、第１の支持板(11)の下面を樹脂封止体(8)により被覆しないが、他の実施の形態では被覆してもよい。更に、各支持板(11,12,13,14)の厚さを夫々異なる厚さに形成してもよい。
【００２１】
本実施の形態では、半導体装置を製造する際に、プレス成形又は打ち抜き成形等の加工法により銅、アルミニウム又はこれらの合金等の材料から成る薄板から形成されたリード端子(21a,21b,21c,22a,22b,23a,23b,23c,24a,24b)及び支持板(11,12,13,14)を含むリードフレームが準備される。周知のダイボンディング法により各支持板(11,12,13,14)の上面に各トランジスタ(1,2,3,4)が例えば導電性接着剤(15)によって接着され、第１のトランジスタ(1)及び第３のトランジスタ(3)が固着された第１の支持板(11)と、第２のトランジスタ(2)が固着された第２の支持板(12)と、第４のトランジスタ(4)が固着された第４の支持板(14)と、制御素子(5)が固着された第３の支持板(13)とが個別に形成される。次に、支持板(11,12,13,14)とトランジスタ(1,2,3,4)との各積層体を例えば導電性接着剤(15)により図１に示すように順次接着して積層する。続いて、周知のワイヤボンディング法により制御素子(5)の主面に設けられた制御端子と、各トランジスタ(1,2,3,4)の開放領域(31,32,33,34)に設けられた制御端子及びリード端子(21a,21b,21c,22a,22b,23a,23b,23c,24a,24b)とをリード細線(7)によって接続する。この後、周知のトランスファモールド法により各支持板(11,12,13,14)及び素子(1,2,3,4,5)を例えばエポキシ樹脂から成る樹脂封止体(8)によって封止し、図１及び図２の半導体装置が得られる。半導体装置全体を樹脂封止体(8)によって被覆するが、リード端子(21a,21b,21c,22a,22b,23a,23b,23c,24a,24b)の他端は樹脂封止体(8)から外部に導出されて外部端子に接続される外部リードとなる。図１に示すリード端子(21a,21b,21c,22a,22b,23a,23b,23c,24a,24b)は、一部を折曲又は湾曲させて同一の高さ位置に形成するのがよい。リード端子(21a,21b,21c,22a,22b,23a,23b,23c,24a,24b)の他端の高さを揃えることにより良好に金型に挟持して樹脂封止体(8)をモールド成型することができる。
【００２２】
本実施の形態では、図２及び図３に示すように、ハイサイド側の第１のトランジスタ(1)と第３のトランジスタ(3)との上に、ローサイド側の第２のトランジスタ(2)と第４のトランジスタ(4)とが固着され、第２のトランジスタ(2)及び第４のトランジスタ(4)の上に、制御素子(5)が固着される。第２の支持板(12)は、第１のトランジスタ(1)のソース端子と第２のトランジスタ(2)のドレイン端子との接続点(A1)となり、第４の支持板(14)は、第３のトランジスタ(3)のソース端子と第４のトランジスタ(4)のドレイン端子との接続点(A2)となって、第２の支持板(12)のリード端子(22b)と第４の支持板(14)のリード端子(24b)とが負荷(6)に接続される。第１のトランジスタ(1)〜第４のトランジスタ(4)の各ゲート端子は、制御素子(5)に接続され、制御素子(5)からの制御信号を受信する。動作の際に、第１の支持板(11)のリード端子(21b)は、図示しない直流電源の正側端子に接続され、第３の支持板(13)のリード端子(23b)がグランド端子に接続される。第１のトランジスタ(1)と第４のトランジスタ(4)がオンのとき、第２のトランジスタ(2)と第３のトランジスタ(3)とはオフとなり、負荷(6)に一方向の電流(I1)が流れ、その後、第１のトランジスタ(1)と第４のトランジスタ(4)がオフに切り換えられ、第２のトランジスタ(2)と第３のトランジスタ(3)とがオンに切り換えられると、負荷(6)に他方向の電流(I2)が流れて、負荷(6)が交流電流により作動される。第１の半導体素子(1)と第４の半導体素子(4)とを同時にスイッチング動作させ、第３の半導体素子(3)と第２の半導体素子(2)とを同時にスイッチング動作させると共に、第１のトランジスタ(1)及び第４のトランジスタ(4)と第３のトランジスタ(3)及び第２のトランジスタ(2)とを交互にスイッチング動作させることにより、直流電源に接続されたＨ型ブリッジ回路(10)の例えば冷陰極蛍光放電管である負荷(6)を交流電流で駆動できる。その際、半導体装置を動作したときに発生する熱を各支持板(11,12,13,14)を通じて十分に放出して、各素子(1,2,3,4,5)の電気的特性の劣化を防止できる。
【００２３】
本発明の前記実施の形態は、変更が可能である。例えば、ＭＯＳＦＥＴの代わりに、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）又は一般的なバイポーラトランジスタを使用することができる。また、第１の半導体素子(1)〜第４の半導体素子(4)をトランジスタとして示したが、トランジスタ等のスイッチング素子と他の半導体素子を含む複合素子（ＩＣ）でもよい。
【産業上の利用可能性】
【００２４】
冷陰極蛍光放電管の駆動装置等に使用されるマルチチップパワーＩＣ等の半導体装置に良好に適用することが可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明による半導体装置の一実施の形態を示す平面図
【図２】図１のＸ−Ｘ線断面図
【図３】Ｈ型ブリッジ回路を示す回路図
【符号の説明】
【００２６】
(1)・・第１の半導体素子（第１の半導体スイッチング素子、第１のトランジスタ）、  (2)・・第２の半導体素子（第２の半導体スイッチング素子、第２のトランジスタ）、  (3)・・第３の半導体素子（第３の半導体スイッチング素子、第３のトランジスタ）、  (4)・・第４の半導体素子（第４の半導体スイッチング素子、第４のトランジスタ）、  (5)・・制御素子、  (7)・・リード細線、  (11)・・第１の支持板、  (12)・・第２の支持板、  (13)・・第３の支持板、  (14)・・第４の支持板、  (21a,21b,21c,22a,22b,23a,23b,23c,24a,24b)・・リード端子、  (31,32,33,34)・・開放領域、
【図１】
2005277014.tif 000003
【図２】
2005277014.tif 000004
【図３】
2005277014.tif 000005