(57)【要約】  【課題】  命令コードによって周辺回路への電圧とクロックとのいずれか一方または両方を設定することが可能で、消費電力を削減することが可能な情報処理装置を提供する。  【解決手段】  命令コード７内に複数の周辺回路３〜５に対する電圧・クロックの供給を制御する制御ビット８を備え、制御ビットの値によって複数の周辺回路へ供給される電圧・クロックが周辺回路ごとで制御可能となり、消費電力を削減する。また、デコード部９に複数の周辺回路へ供給される電圧・クロックの供給／遮断を命令から判定する判定手段２６を備え、複数の周辺回路へ供給される電圧・クロックが制御可能となる。また、命令による電圧・クロックの制御を許否する状態信号Ｓ１／Ｓ２を各周辺回路に備え、周辺回路が動作している場合には命令による電圧・クロックの遮断を防止し、周辺回路の動作を保持する。【選択図】  図８
2005038186.tif 000002
【特許請求の範囲】
【請求項１】
中央演算処理装置及び複数の周辺回路が接続された情報処理装置であって、命令コード内に前記複数の周辺回路に対する電圧の供給を制御する制御ビットを備え、前記制御ビットの値によって前記複数の周辺回路に対する電圧供給を制御可能に構成してあることを特徴とする情報処理装置。
【請求項２】
中央演算処理装置及び複数の周辺回路が接続された情報処理装置であって、命令コード内に前記複数の周辺回路に対するクロックの供給を制御する制御ビットを備え、前記制御ビットの値によって前記複数の周辺回路に対するクロック供給を制御可能に構成してあることを特徴とする情報処理装置。
【請求項３】
中央演算処理装置及び複数の周辺回路が接続された情報処理装置であって、命令コード内に前記複数の周辺回路に対する電圧及びクロックの供給を制御する制御ビットを備え、前記制御ビットの値によって前記複数の周辺回路に対する電圧及びクロック供給を制御可能に構成してあることを特徴とする情報処理装置。
【請求項４】
中央演算処理装置及び複数の周辺回路が接続された情報処理装置であって、命令コード内に前記複数の周辺回路に対する電圧の供給を制御する制御ビットを複数備え、前記複数の制御ビットの値によって前記複数の周辺回路に対する電圧供給をそれぞれ制御可能に構成してあることを特徴とする情報処理装置。
【請求項５】
中央演算処理装置及び複数の周辺回路が接続された情報処理装置であって、命令コード内に前記複数の周辺回路に対するクロックの供給を制御する制御ビットを複数備え、前記複数の制御ビットの値によって前記複数の周辺回路に対するクロック供給をそれぞれ制御可能に構成してあることを特徴とする情報処理装置。
【請求項６】
中央演算処理装置及び複数の周辺回路が接続された情報処理装置であって、命令コード内に前記複数の周辺回路に対する電圧及びクロックの供給を制御する制御ビットを複数備え、前記複数の制御ビットの値によって前記複数の周辺回路に対する電圧及びクロック供給をそれぞれ制御可能に構成してあることを特徴とする情報処理装置。
【請求項７】
前記複数の周辺回路のそれぞれは、命令コードによる各周辺回路への電圧供給の許否を制御する状態信号を備えていることを特徴とする請求項４に記載の情報処理装置。
【請求項８】
前記複数の周辺回路のそれぞれは、命令コードによる各周辺回路へのクロック供給の許否を制御する状態信号を備えていることを特徴とする請求項５に記載の情報処理装置。
【請求項９】
前記複数の周辺回路のそれぞれは、命令コードによる各周辺回路への電圧及びクロック供給の許否を制御する状態信号を備えていることを特徴とする請求項６に記載の情報処理装置。
【請求項１０】
中央演算処理装置及び複数の周辺回路が接続された情報処理装置であって、命令をデコードする際に前記複数の周辺回路に対する電圧の供給／遮断を判定する判定手段を備え、前記判定手段によって前記複数の周辺回路に対する電圧供給を制御可能に構成してあることを特徴とする情報処理装置。
【請求項１１】
中央演算処理装置及び複数の周辺回路が接続された情報処理装置であって、命令をデコードする際に前記複数の周辺回路に対するクロックの供給／遮断を判定する判定手段を備え、前記判定手段によって前記複数の周辺回路に対するクロック供給を制御可能に構成してあることを特徴とする情報処理装置。
【請求項１２】
中央演算処理装置及び複数の周辺回路が接続された情報処理装置であって、命令をデコードする際に前記複数の周辺回路に対する電圧及びクロックの供給／遮断を判定する判定手段を備え、前記判定手段によって前記複数の周辺回路に対する電圧及びクロック供給を制御可能に構成してあることを特徴とする情報処理装置。
【請求項１３】
前記複数の周辺回路のそれぞれは、前記判定手段による電圧供給の許否を制御する状態信号を備えていることを特徴とする請求項１０に記載の情報処理装置。
【請求項１４】
前記複数の周辺回路のそれぞれは、前記判定手段によるクロック供給の許否を制御する状態信号を備えていることを特徴とする請求項１１に記載の情報処理装置。
【請求項１５】
前記複数の周辺回路のそれぞれは、前記判定手段による電圧及びクロック供給の許否を制御する状態信号を備えていることを特徴とする請求項１２に記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は情報処理装置における低消費電力技術及び電圧降下抑止技術に関するものである。
【背景技術】
【０００２】
従来の汎用情報処理装置は、中央演算処理装置（以下ＣＰＵと略記する）の他に、様々な応用に対応するためにシリアルインターフェース、メモリコントローラなどの各種周辺回路を１チップ上に集積している。
【０００３】
図１７は従来の汎用情報処理装置の一例を示す構成図である。この情報処理装置２５は、ＣＰＵ１、クロック生成回路２及び３つの周辺回路（周辺回路３〜５）を集積したものである。
【０００４】
ＣＰＵ１及び周辺回路３〜５には情報処理装置２５の外部より電源端子６を介して電圧が供給されている。また、クロック生成回路２で生成されたクロックがＣＰＵ１及び周辺回路３〜５に供給されている。
【０００５】
また、ＣＰＵ１は命令をデコードするデコード部９を備え、プログラム生成装置１０で生成された命令コードをデコードしている。
【０００６】
通常、汎用としてＣＰＵ及び複数の周辺回路が１チップ上に集積された情報処理装置においては、実際に各ユーザがこの情報処理装置を用いたシステムを設計する際に、複数の周辺回路のすべてを使用するとは限らない。
【０００７】
しかしながら、複数の周辺回路を使用する・しないに関わらず、常時的に電圧及びクロックが供給されており、使用しない周辺回路への電圧及びクロックの供給によって電力を余分に消費していることになる。
【０００８】
さらには、使用しない周辺回路へ電圧を供給しているため、情報処理装置全体で電圧が降下し、使用するＣＰＵ及び周辺回路へ所望の電圧を供給することができず、処理速度が低下してしまう。
【０００９】
従来の解決方法では、専用のクロック停止命令を受けてＣＰＵ及び周辺回路が選択的にクロックを停止することで低消費電力を実現している（例えば、特許文献１参照）。
【特許文献１】特開昭６４−８６２２４号公報（第３−４頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
情報処理装置の低消費電力を実現することは、携帯電話やカメラなど電池を電源として動作する装置では必要不可欠な事項である。
【００１１】
また、電圧降下を抑止することは、情報処理装置の処理速度を保持するために必要不可欠な事項である。
【００１２】
しかしながら、図１７で示した汎用情報処理装置では、前記したように複数の周辺回路には常時的に電圧及びクロックが供給されており、使用しない周辺回路への電圧及びクロックの供給によって電力を余分に消費するという問題があった。
【００１３】
また、前述の特許文献１の先行例では専用の命令が必要であり、この命令をデコードし実行するまでのサイクル数が必要となるために、処理時間が長くなるという課題があった。
【００１４】
本発明はこのような問題に鑑みてなされたものであり、その目的は消費電力を削減すること及び電圧降下の抑止が可能となる情報処理装置を提供することにある。
【課題を解決するための手段】
【００１５】
上記の課題を解決するために、本発明は次のような手段を講じる。
【００１６】
第１の解決手段として、本発明による情報処理装置は、中央演算処理装置及び複数の周辺回路が接続された情報処理装置であって、命令コード内に前記複数の周辺回路に対する電圧の供給を制御する制御ビットを備え、前記制御ビットの値によって前記複数の周辺回路に対する電圧供給を制御可能に構成されたものである。
【００１７】
この構成によれば、使用しない複数の周辺回路に対する電圧供給を一括して遮断することが可能で、無駄な電力消費を抑制することが可能となる。また、中央演算処理装置に処理負荷の大きい命令を処理させる場合において、制御ビットの値を変化させることで、複数の周辺回路に対する電圧供給を遮断し、情報処理装置全体の電圧降下を抑制して、中央演算処理装置の処理速度を確保することが可能となる。
【００１８】
第２の解決手段として、本発明による情報処理装置は、中央演算処理装置及び複数の周辺回路が接続された情報処理装置であって、命令コード内に前記複数の周辺回路に対するクロックの供給を制御する制御ビットを備え、前記制御ビットの値によって前記複数の周辺回路に対するクロック供給を制御可能に構成されたものである。
【００１９】
この構成によれば、使用しない複数の周辺回路に対するクロック供給を一括して遮断することが可能で、無駄な電力消費を抑制することが可能となる。また、中央演算処理装置に処理負荷の大きい命令を処理させる場合において、制御ビットの値を変化させることで、複数の周辺回路に対するクロック供給を遮断し、情報処理装置全体の電圧降下を抑制して、中央演算処理装置の処理速度を確保することが可能となる。
【００２０】
第３の解決手段として、本発明による情報処理装置は、中央演算処理装置及び複数の周辺回路が接続された情報処理装置であって、命令コード内に前記複数の周辺回路に対する電圧及びクロックの供給を制御する制御ビットを備え、前記制御ビットの値によって前記複数の周辺回路に対する電圧及びクロック供給を制御可能に構成されたものである。
【００２１】
この構成によれば、使用しない複数の周辺回路に対する電圧及びクロック供給を一括して遮断することが可能で、無駄な電力消費を抑制することが可能となる。電圧のみ又はクロックのみを遮断する場合と比較してさらに抑制できる。また、中央演算処理装置に処理負荷の大きい命令を処理させる場合において、制御ビットの値を変化させることで、複数の周辺回路に対する電圧及びクロック供給を遮断し、情報処理装置全体の電圧降下を抑制して、中央演算処理装置の処理速度を確保することが可能となる。
【００２２】
第４の解決手段として、本発明による情報処理装置は、中央演算処理装置及び複数の周辺回路が接続された情報処理装置であって、命令コード内に前記複数の周辺回路に対する電圧の供給を制御する制御ビットを複数備え、前記複数の制御ビットの値によって前記複数の周辺回路に対する電圧供給をそれぞれ制御可能に構成されたものである。
【００２３】
この構成によれば、複数の制御ビットの値の組み合わせに応じて、複数の周辺回路のうち電圧を供給する周辺回路と電圧供給を遮断する周辺回路とを個別的に選択することが可能となり、周辺回路の要不要に対応したきめ細かな管理が可能となる。電力削減及び電圧降下抑制にも有利である。
【００２４】
第５の解決手段として、本発明による情報処理装置は、中央演算処理装置及び複数の周辺回路が接続された情報処理装置であって、命令コード内に前記複数の周辺回路に対するクロックの供給を制御する制御ビットを複数備え、前記複数の制御ビットの値によって前記複数の周辺回路に対するクロック供給をそれぞれ制御可能に構成されたものである。
【００２５】
この構成によれば、複数の制御ビットの値の組み合わせに応じて、複数の周辺回路のうちクロックを供給する周辺回路とクロック供給を遮断する周辺回路とを個別的に選択することが可能となり、周辺回路の要不要に対応したきめ細かな管理が可能となる。電力削減及び電圧降下抑制にも有利である。
【００２６】
第６の解決手段として、本発明による情報処理装置は、中央演算処理装置及び複数の周辺回路が接続された情報処理装置であって、命令コード内に前記複数の周辺回路に対する電圧及びクロックの供給を制御する制御ビットを複数備え、前記複数の制御ビットの値によって前記複数の周辺回路に対する電圧及びクロック供給をそれぞれ制御可能に構成されたものである。
【００２７】
この構成によれば、複数の制御ビットの値の組み合わせに応じて、複数の周辺回路のうち電圧及びクロックを供給する周辺回路と電圧及びクロック供給を遮断する周辺回路とを個別的に選択することが可能となり、周辺回路の要不要に対応したきめ細かな管理が可能となる。電力削減及び電圧降下抑制にも有利である。
【００２８】
第７の解決手段として、本発明による情報処理装置は、上記第４の解決手段において、前記複数の周辺回路のそれぞれが、命令コードによる各周辺回路への電圧供給の許否を制御する状態信号を備えた構成とされている。
【００２９】
この構成によれば、動作状態にある周辺回路は、命令コードによる電圧供給が拒否（遮断）状態になっても、状態信号をアクティブにすることにより、引き続き電圧の供給を受けることが可能になる。また、スタンバイ状態となった周辺回路は、命令コードによる電圧供給が許可状態であっても、状態信号をインアクティブにすることにより、電圧供給を遮断することが可能になる。このように、周辺回路からの状態信号だけでも、その周辺回路に対する電圧供給の制御が可能となる。特に、動作中の周辺回路への電圧を遮断しないようにして、動作安定性を確保することが可能となる。ひいては、周辺回路の動作状態を考慮せずにプログラミングすることが可能となり、プログラム作成を容易化する。
【００３０】
第８の解決手段として、本発明による情報処理装置は、上記第５の解決手段において、前記複数の周辺回路のそれぞれが、命令コードによる各周辺回路へのクロック供給の許否を制御する状態信号を備えた構成とされている。
【００３１】
この構成によれば、動作状態にある周辺回路は、命令コードによる電圧供給が拒否（遮断）状態になっても、状態信号をアクティブにすることにより、引き続きクロックの供給を受けることが可能になる。また、スタンバイ状態となった周辺回路は、命令コードによるクロック供給が許可状態であっても、状態信号をインアクティブにすることにより、クロック供給を遮断することが可能になる。このように、周辺回路からの状態信号だけでも、その周辺回路に対するクロック供給の制御が可能となる。特に、動作中の周辺回路へのクロックを遮断しないようにして、動作安定性を確保することが可能となる。ひいては、周辺回路の動作状態を考慮せずにプログラミングすることが可能となり、プログラム作成を容易化する。
【００３２】
第９の解決手段として、本発明による情報処理装置は、上記第６の解決手段において、前記複数の周辺回路のそれぞれが、命令コードによる各周辺回路への電圧及びクロック供給の許否を制御する状態信号を備えた構成とされている。
【００３３】
この構成によれば、動作状態にある周辺回路は、命令コードによる電圧及びクロック供給が拒否（遮断）状態になっても、状態信号をアクティブにすることにより、引き続き電圧及びクロックの供給を受けることが可能になる。また、スタンバイ状態となった周辺回路は、命令コードによる電圧及びクロック供給が許可状態であっても、状態信号をインアクティブにすることにより、電圧及びクロック供給を遮断することが可能になる。電圧のみ又はクロックのみを遮断する場合と比較してさらに電力消費を抑制できる。このように、周辺回路からの状態信号だけでも、その周辺回路に対する電圧及びクロック供給の制御が可能となる。特に、動作中の周辺回路への電圧及びクロックを遮断しないようにして、動作安定性を確保することが可能となる。ひいては、周辺回路の動作状態を考慮せずにプログラミングすることが可能となり、プログラム作成を容易化する。
【００３４】
第１０の解決手段として、本発明による情報処理装置は、中央演算処理装置及び複数の周辺回路が接続された情報処理装置であって、命令をデコードする際に前記複数の周辺回路に対する電圧の供給／遮断を判定する判定手段を備え、前記判定手段によって前記複数の周辺回路に対する電圧供給を制御可能に構成されたものである。
【００３５】
この構成によれば、判定手段は、デコードした命令内容の判定を通じて、任意の周辺回路への電圧供給の制御が可能となるが、命令コードにおいて制御ビットが不要となり、命令コードサイズの増加を抑制することが可能となる。
【００３６】
第１１の解決手段として、本発明による情報処理装置は、中央演算処理装置及び複数の周辺回路が接続された情報処理装置であって、命令をデコードする際に前記複数の周辺回路に対するクロックの供給／遮断を判定する判定手段を備え、前記判定手段によって前記複数の周辺回路に対するクロック供給を制御可能に構成されたものである。
【００３７】
この構成によれば、判定手段は、デコードした命令内容の判定を通じて、任意の周辺回路へのクロック供給の制御が可能となるが、命令コードにおいて制御ビットが不要となり、命令コードサイズの増加を抑制することが可能となる。
【００３８】
第１２の解決手段として、本発明による情報処理装置は、中央演算処理装置及び複数の周辺回路が接続された情報処理装置であって、命令をデコードする際に前記複数の周辺回路に対する電圧及びクロックの供給／遮断を判定する判定手段を備え、前記判定手段によって前記複数の周辺回路に対する電圧及びクロック供給を制御可能に構成されたものである。
【００３９】
この構成によれば、判定手段は、デコードした命令内容の判定を通じて、任意の周辺回路への電圧及びクロック供給の制御が可能となるが、命令コードにおいて制御ビットが不要となり、命令コードサイズの増加を抑制することが可能となる。
【００４０】
第１３の解決手段として、本発明による情報処理装置は、上記第１０の解決手段において、前記複数の周辺回路のそれぞれが、前記判定手段による電圧供給の許否を制御する状態信号を備えた構成とされている。
【００４１】
この構成によれば、動作状態にある周辺回路は、判定手段による電圧供給が拒否（遮断）状態になっても、状態信号をアクティブにすることにより、引き続き電圧の供給を受けることが可能になる。また、スタンバイ状態となった周辺回路は、判定手段による電圧供給が許可状態であっても、状態信号をインアクティブにすることにより、電圧供給を遮断することが可能になる。このように、周辺回路からの状態信号だけでも、その周辺回路に対する電圧供給の制御が可能となる。特に、動作中の周辺回路への電圧を遮断しないようにして、動作安定性を確保することが可能となる。ひいては、周辺回路の動作状態を考慮せずにプログラミングすることが可能となり、プログラム作成を容易化する。
【００４２】
第１４の解決手段として、本発明による情報処理装置は、上記第１１の解決手段において、前記複数の周辺回路のそれぞれが、前記判定手段によるクロック供給の許否を制御する状態信号を備えた構成とされている。
【００４３】
この構成によれば、動作状態にある周辺回路は、判定手段によるクロック供給が拒否（遮断）状態になっても、状態信号をアクティブにすることにより、引き続きクロックの供給を受けることが可能になる。また、スタンバイ状態となった周辺回路は、判定手段によるクロック供給が許可状態であっても、状態信号をインアクティブにすることにより、クロック供給を遮断することが可能になる。このように、周辺回路からの状態信号だけでも、その周辺回路に対するクロック供給の制御が可能となる。特に、動作中の周辺回路へのクロックを遮断しないようにして、動作安定性を確保することが可能となる。ひいては、周辺回路の動作状態を考慮せずにプログラミングすることが可能となり、プログラム作成を容易化する。
【００４４】
第１５の解決手段として、本発明による情報処理装置は、上記第１２の解決手段において、前記複数の周辺回路のそれぞれが、前記判定手段による電圧及びクロック供給の許否を制御する状態信号を備えた構成とされている。
【００４５】
この構成によれば、動作状態にある周辺回路は、判定手段による電圧及びクロック供給が拒否（遮断）状態になっても、状態信号をアクティブにすることにより、引き続き電圧及びクロックの供給を受けることが可能になる。また、スタンバイ状態となった周辺回路は、判定手段による電圧及びクロック供給が許可状態であっても、状態信号をインアクティブにすることにより、電圧及びクロック供給を遮断することが可能になる。電圧のみを遮断する場合と比較してさらに電力消費を抑制することができる。このように、周辺回路からの状態信号だけでも、その周辺回路に対する電圧及びクロック供給の制御が可能となる。特に、動作中の周辺回路への電圧及びクロックを遮断しないようにして、動作安定性を確保することが可能となる。ひいては、周辺回路の動作状態を考慮せずにプログラミングすることが可能となり、プログラム作成を容易化する。
【００４６】
なお、上記において、中央演算処理装置に対する命令コードの生成については、複数の周辺回路に供給する電圧とクロックとのいずれか一方または両方を制御する命令コード内の制御ビットの値を決定するプログラム生成装置が用いられる。
【発明の効果】
【００４７】
以上に詳述したように本発明によれば、複数の周辺回路に対する電圧とクロックとのいずれか一方または両方の供給を制御する制御ビットを命令コード内に備え、制御ビットの値によって複数の周辺回路へ供給される電圧とクロックとのいずれか一方または両方を制御するので、消費電力を削減することができる。
【００４８】
また、複数の周辺回路に対する電圧とクロックとのいずれか一方または両方の供給を制御する制御ビットを命令コード内に周辺回路数分備え、制御ビットの値によって複数の周辺回路へ供給される電圧とクロックとのいずれか一方または両方をそれぞれの周辺回路毎に制御するので、消費電力削減の制御をきめ細かに行うことができる。
【００４９】
さらに、命令による電圧とクロックとのいずれか一方または両方の供給／遮断の制御を優先して行う状態信号を各周辺回路にもたせることにより、周辺回路が動作している場合に命令による電圧とクロックとのいずれか一方または両方の遮断を防止することが可能となる。
【００５０】
またさらに、命令をデコードする際に複数の周辺回路へ供給される電圧とクロックとのいずれか一方または両方の供給／遮断を命令によって判定する判定手段を備え、複数の周辺回路へ供給される電圧とクロックとのいずれか一方または両方が制御可能となる。
【発明を実施するための最良の形態】
【００５１】
以下、本発明にかかわる情報処理装置の実施の形態を図面に基づいて詳細に説明する。
【００５２】
（実施の形態１）
図１は本発明の実施の形態１における情報処理装置の構成を示すブロック図であり、図１７と同一の符号は、同一もしくは相当のものを指しており、ここでは説明を省略する。
【００５３】
図１において、プログラム生成装置１０で生成された命令コード７は複数の周辺回路へ供給される電圧を制御する制御ビット８を有している。また、電源端子６より供給される電圧とデコード部９の信号を制御回路１１で受けて周辺回路３〜５に供給する。
【００５４】
制御ビット８は、複数の周辺回路に供給される電圧を一括して制御する１ビットを備え、供給／遮断することが可能である。
【００５５】
複数の周辺回路について電圧遮断の制御ビット“０”を設定した場合、プログラム生成装置１０で生成した命令コード７はデコード部９でデコードされ、デコードされた制御ビット８の値に従って制御回路１１へ信号“０”が供給される。これにより、周辺回路３，４，５のすべてに対して電圧供給が遮断される。電源供給の制御ビット“１”を設定すると、周辺回路３，４，５のすべてに対して電圧供給が行われる。
【００５６】
以上のように、制御ビット８の値によって、周辺回路３，４，５に対する電圧供給を遮断することが可能となり、消費電力を削減することができる。
【００５７】
さらに、消費電力を削減するだけでなく、ＣＰＵ１に処理負荷の大きい命令を処理させる場合において、制御ビット８の値を変化させることで、複数の周辺回路に供給される電圧を遮断し、情報処理装置全体の電圧降下を抑制することでＣＰＵの処理速度を損なうことなく動作させることが可能となる。
【００５８】
なお、図２のように、周辺回路に供給される電圧ではなく、周辺回路に供給されるクロックを供給／遮断する場合も同様の効果を得ることができる。
【００５９】
（実施の形態２）
以下、本発明の実施の形態２について説明する。図３は実施の形態２における情報処理装置の構成を示すブロック図であり、図１と同一の符号は、同一もしくは相当のものを指しており、ここでは説明を省略する。
【００６０】
本実施の形態が実施の形態１（図１）と異なるのは、電源端子６より供給される電圧とデコード部９からの信号を制御回路１１で受ける点と、クロック生成回路２より供給されるクロックとデコード部９からの信号を制御回路１２で受けて周辺回路３〜５に供給する点である。
【００６１】
図３において、プログラム生成装置１０で生成された命令コード７は、複数の周辺回路に対する電圧及びクロックの供給を制御する制御ビット８を有している。また、クロック生成回路２より供給されるクロックとデコード部９の信号を制御回路１２で受けて周辺回路３〜５に供給する。
【００６２】
制御ビット８は、複数の周辺回路に供給される電圧及びクロックを一括して制御する１ビットを備え、供給／遮断することが可能である。
【００６３】
複数の周辺回路について電圧及びクロックの供給遮断の制御ビット“０”を設定した場合、  プログラム生成装置１０で生成した命令コード７はデコード部９でデコードされ、デコードされた制御ビット８の値に従って制御回路１１，１２へ信号“０”が供給される。これにより、周辺回路３，４，５のすべてに対して電圧供給が遮断される。制御ビット“１”を設定すると、周辺回路３，４，５のすべてに対して電圧及びクロックの供給が行われる。
【００６４】
以上のように、制御ビット８の値によって、周辺回路３，４，５への電圧及びクロックの供給を遮断することが可能となり、消費電力を削減することができる。
【００６５】
（実施の形態３）
以下、本発明の実施の形態３について説明する。図４は実施の形態３における情報処理装置の構成を示すブロック図であり、図１と同一の符号は、同一もしくは相当のものを指しており、ここでは説明を省略する。
【００６６】
本実施の形態が実施の形態１（図１）と異なるのは、プログラム生成装置１０で生成された命令コード７が、複数の周辺回路へ供給される電圧をそれぞれ制御する複数の制御ビット８を有している点である。
【００６７】
図４において、電源端子６より供給される電圧とデコード部９からの信号を制御回路１３，１５，１７で受けて周辺回路３〜５に供給する。
【００６８】
制御ビット８は、複数の周辺回路の数に相応するビット数（ここでは３ビット）を備え、例えば図５のように予め割当てておくことで任意の周辺回路に供給される電圧を供給／遮断することが可能である。
【００６９】
ここでは、図５のように、３ビットの制御ビット８を“０”，“１”，“０”として、周辺回路３には電圧遮断の制御ビット“０”を設定し、周辺回路４に電圧供給の制御ビット“１”を設定し、周辺回路５に電圧遮断の制御ビット“０”を設定した場合について説明する。
【００７０】
プログラム生成装置１０で生成した命令コード７はデコード部９でデコードされ、制御ビット８の値に従って制御回路１３へ信号“０”が、制御回路１５へ信号“１”が、制御回路１７へ信号“０”がそれぞれ供給される。これにより、制御回路１５を介して周辺回路４に電圧が供給されるが、制御回路１３，１７からは周辺回路３，５に電圧は供給されない。
【００７１】
以上のように、制御ビット８の値によって、任意の周辺回路に対する電圧の供給・遮断を制御することが可能となり、周辺回路が必要／不要かを区別することで実施の形態１よりもきめ細かい電力削減が可能となる。
【００７２】
なお、図６のように、周辺回路に供給される電圧ではなく、周辺回路に供給されるクロックを供給／遮断する場合も同様の効果を得ることができる。
【００７３】
（実施の形態４）
以下、本発明の実施の形態４について説明する。図７は実施の形態４における情報処理装置の構成を示すブロック図であり、図４と同一の符号は、同一もしくは相当のものを指しており、ここでは説明を省略する。
【００７４】
本実施の形態が実施の形態３（図４）と異なるのは、電源端子６より供給される電圧とデコード部９からの信号を制御回路１３，１５，１７で受ける点と、クロック生成回路２より供給されるクロックとデコード部９からの信号を制御回路１４，１６，１８で受けて周辺回路３〜５に供給する点である。
【００７５】
ここでは、図５のように、３ビットの制御ビット８を“０”，“１”，“０”として、周辺回路３，５には電圧及びクロック遮断の制御ビット“０”を、周辺回路４に電圧及びクロック供給の制御ビット“１”を設定した場合について説明する。
【００７６】
図７において、クロック生成回路２より供給されるクロックとデコード部９の信号を制御回路１４，１６，１８で受けて周辺回路３〜５に供給する。これにより、制御回路１５，１６を介して周辺回路４に電圧及びクロックが供給されるが、制御回路１３，１４から周辺回路３への電圧及びクロックの供給が遮断される。また、制御回路１７，１８から周辺回路５への電圧及びクロックの供給は遮断される。
【００７７】
以上のように、制御ビット８の値によって、任意の周辺回路に対する電圧及びクロックの供給・遮断を制御することが可能となり、電圧のみを遮断する場合と比較してさらに消費電力を削減することが可能となる。
【００７８】
（実施の形態５）
以下、本発明の実施の形態５について説明する。図８は実施の形態５における情報処理装置の構成を示すブロック図であり、図４と同一の符号は、同一もしくは相当のものを指しており、ここでは説明を省略する。
【００７９】
本実施の形態が実施の形態３（図４）と異なるのは、電源端子６より供給される電圧と、デコード部９からの信号と、周辺回路３〜５からの状態信号とが入力されている制御回路１９，２１，２３を備えている点である。
【００８０】
ここでは、図５のように、３ビットの制御ビット８を“０”，“１”，“０”として、周辺回路３，５に電圧遮断の制御ビット“０”を、周辺回路４に電圧供給の制御ビット“１”を設定するとともに、周辺回路３は動作状態、周辺回路４，５はスタンバイ状態にある場合について説明する。
【００８１】
図８において、プログラム生成装置１０で生成した命令コード７はデコード部９でデコードされ、制御ビット８の値に従って制御回路１９，２３へオフ信号が、制御回路２１へオン信号が供給される。また、動作状態にある周辺回路３より制御回路１９へ状態信号としてアクティブの状態信号Ｓ１が供給され、スタンバイ状態にある周辺回路４，５より制御回路２１，２３へスタンバイの状態信号Ｓ２が供給される。
【００８２】
制御回路１９にはデコード部９からのオフ信号が供給されているが、周辺回路３からのアクティブの状態信号Ｓ１が供給されているため、制御回路１９は導通状態となり、周辺回路３に電圧及びクロックが供給される。
【００８３】
また、制御回路２１にはデコード部９からのオン信号が供給されているが、周辺回路４からはスタンバイの状態信号Ｓ２が供給されているため、制御回路２１は遮断状態となり、周辺回路４への電圧供給は遮断される。
【００８４】
さらに、制御回路２３にはデコード部９からのオフ信号と周辺回路５からのスタンバイの状態信号Ｓ２が供給されているため、制御回路２３は遮断状態となり、周辺回路５への電圧供給は遮断される。
【００８５】
以上のように、制御ビット８の値に従って行う周辺回路への電圧供給／遮断の制御において、さらに、周辺回路３〜５に状態信号Ｓ１／Ｓ２を追加し、この状態信号Ｓ１／Ｓ２を優先させて、制御回路１９，２１，２３を導通／遮断する制御を行うことにより、動作中の周辺回路に対しては不測に電圧遮断をしないように管理することができる。すなわち、周辺回路からの状態信号Ｓ１／Ｓ２だけでも、その周辺回路に対する電圧の供給／遮断を制御することが可能となる。また、周辺回路の動作状態を考慮せずにプログラムが可能となり、容易にプログラム作成が可能となる。
【００８６】
なお、図９のように、周辺回路に供給される電圧ではなく、周辺回路に供給されるクロックに対して制御回路２０，２２，２４を設ける場合も同様の効果を得ることができる。
【００８７】
（実施の形態６）
以下、本発明の実施の形態６について説明する。図１０は実施の形態６における情報処理装置の構成を示すブロック図であり、図７と同一の符号は、同一もしくは相当のものを指しており、ここでは説明を省略する。
【００８８】
本実施の形態が実施の形態４（図７）と異なるのは、電源端子６より供給される電圧とデコード部９からの信号を制御回路１９，２１，２３で受けるとともに、クロック生成回路２より供給されるクロックとデコード部９からの信号を制御回路２０，２２，２４で受けて周辺回路３〜５に供給する点である。
【００８９】
ここでは、図５のように、３ビットの制御ビット８を“０”，“１”，“０”として、周辺回路３，５に電圧及びクロック遮断の制御ビット“０”を設定し、周辺回路４に電圧及びクロック供給の制御ビット“１”を設定するとともに、周辺回路３は動作状態、周辺回路４，５はスタンバイ状態にある場合について説明する。
【００９０】
図１０において、プログラム生成装置１０で生成した命令コード７はデコード部９でデコードされ、制御ビット８の値に従って制御回路１９，２０，２３，２４へオフ信号が、制御回路２１，２２へオン信号が供給される。
【００９１】
また、動作状態にある周辺回路３より制御回路１９，２０へアクティブの状態信号Ｓ１が供給され、スタンバイ状態にある周辺回路４より制御回路２１，２２へスタンバイの状態信号Ｓ２が供給され、同様に、スタンバイ状態にある周辺回路５より制御回路２３，２４へスタンバイの状態信号Ｓ２が供給される。
【００９２】
制御回路１９，２０にはデコード部９からのオフ信号が供給されているが、周辺回路３からのアクティブの状態信号Ｓ１が供給されているため、制御回路１９，２０は導通状態となり、周辺回路３に電圧及びクロックが供給される。
【００９３】
また、制御回路２１，２２にはデコード部９からのオン信号が供給されているが、周辺回路４からはスタンバイの状態信号Ｓ２が供給されているため、制御回路２１，２２は遮断状態となり、周辺回路４への電圧及びクロックの供給は遮断される。
【００９４】
さらに、制御回路２３，２４にはデコード部９からのオフ信号と周辺回路５からのスタンバイの状態信号Ｓ２が供給されているため、制御回路２３，２４は遮断状態となり、周辺回路５への電圧及びクロックの供給は遮断される。
【００９５】
以上のように、制御ビット８の値に従って行う周辺回路への電圧及びクロックの供給／遮断の制御において、さらに、周辺回路３〜５に状態信号Ｓ１／Ｓ２を追加し、この状態信号Ｓ１／Ｓ２を優先させて、制御回路１９〜２４を導通／遮断する制御を行うことにより、動作中の周辺回路に対しては不測に電圧及びクロック遮断をしないように管理することができる。すなわち、周辺回路からの状態信号Ｓ１／Ｓ２だけでも、その周辺回路に対する電圧及びクロックの供給／遮断を制御することが可能となる。また、周辺回路の動作状態を考慮せずにプログラムが可能となり、容易にプログラム作成が可能となる。さらに、電圧のみを遮断する場合と比較してさらに消費電力を削減することが可能となる。
【００９６】
（実施の形態７）
以下、本発明の実施の形態７について説明する。図１１は実施の形態７における情報処理装置の構成を示すブロック図であり、図４と同一の符号は、同一もしくは相当のものを指しており、ここでは説明を省略する。
【００９７】
本実施の形態が実施の形態３（図４）と異なるのは、プログラム生成装置１０で生成される命令コード７に周辺回路へ供給される電圧を制御する制御ビットがない点と、デコード部９に命令をデコードして複数の周辺回路それぞれに対する電圧を供給するか遮断するかを判定する判定手段２６を備えている点である。
【００９８】
図１１において、ＣＰＵ１及び周辺回路３のみ使用する命令をデコードした場合、判定手段２６からのオン信号を制御回路１３に供給し、制御回路１５，１７にはオフ信号を供給する。これにより、制御回路１３を介して周辺回路３に電圧が供給されるが、制御回路１５，１７から周辺回路４，５への電圧供給は遮断される。
【００９９】
以上のように、命令をデコードして命令内容を判定することによって、任意の周辺回路に対する電圧の供給・遮断を制御することが可能となる。したがって、命令コードに制御ビットが不要となり、命令コードサイズの増加を抑制することが可能となる。
【０１００】
なお、図１２のように、周辺回路に供給される電圧ではなく、周辺回路に供給されるクロックに対して制御回路を設ける場合も同様の効果を得ることができる。
【０１０１】
（実施の形態８）
以下、本発明の実施の形態８について説明する。図１３は実施の形態８における情報処理装置の構成を示すブロック図であり、図１１と同一の符号は、同一もしくは相当のものを指しており、ここでは説明を省略する。
【０１０２】
本実施の形態が実施の形態７（図１１）と異なるのは、電源端子６より供給される電圧と判定手段２６からの信号を制御回路１３，１５，１７で受ける点と、クロック生成回路２より供給されるクロックと判定手段２６からの信号を制御回路１４，１６，１８で受けて周辺回路３〜５に供給する点である。
【０１０３】
図１３において、ＣＰＵ１及び周辺回路３のみ使用する命令をデコードした場合、判定手段２６からのオン信号を制御回路１３，１４に供給し、制御回路１５，１６，１７，１８にはオフ信号を供給する。これにより、制御回路１３，１４を介して周辺回路３に電圧及びクロックが供給されるが、制御回路１５，１６から周辺回路４への電圧及びクロックの供給は遮断される。同様に、制御回路１７，１８から周辺回路５への電圧及びクロックの供給は遮断される。
【０１０４】
以上のように、命令をデコードして命令内容を判定することによって、命令コードに制御ビットが不要となり、命令コードサイズの増加を抑制することが可能となり、電圧のみを遮断する場合と比較してさらに消費電力を削減することが可能となる。
【０１０５】
（実施の形態９）
以下、本発明の実施の形態９について説明する。図１４は実施の形態９における情報処理装置の構成を示すブロック図であり、図１１と同一の符号は、同一もしくは相当のものを指しており、ここでは説明を省略する。
【０１０６】
本実施の形態が実施の形態７（図１１）と異なるのは、電源端子６より供給される電圧と、判定手段２６からの信号と、周辺回路３〜５からの状態信号とが入力されている制御回路１９，２１，２３を備えている点である。
【０１０７】
ここでは、周辺回路３は動作状態、周辺回路４，５はスタンバイ状態にある場合について説明する。
【０１０８】
図１４において、ＣＰＵ１及び周辺回路４のみ使用する命令をデコードした場合、判定手段２６からのオフ信号を制御回路１９，２３に供給し、制御回路２１にはオン信号を供給する。
【０１０９】
また、動作状態にある周辺回路３より制御回路１９へアクティブの状態信号Ｓ１が供給され、スタンバイ状態にある周辺回路４，５より制御回路２１，２３へスタンバイの状態信号Ｓ２が供給される。
【０１１０】
これによって、制御回路１９には判定手段２６からのオフ信号が供給されているが、周辺回路３からのアクティブの状態信号Ｓ１が供給されているため、制御回路１９，２０は導通状態となり、周辺回路３に電圧が供給される。
【０１１１】
また、制御回路２１には判定手段２６からのオン信号が供給されているが、周辺回路４からはスタンバイの状態信号Ｓ２が供給されているため、制御回路２１は遮断状態となり、周辺回路４への電圧の供給は遮断される。
【０１１２】
さらに、制御回路２３には判定手段２６からのオフ信号と周辺回路５からのスタンバイの状態信号Ｓ２が供給されているため、制御回路２３は遮断状態となり、周辺回路５への電圧の供給は遮断される。
【０１１３】
以上のように、判定手段２６においてデコードした命令内容に従って行う周辺回路への電圧供給／遮断の制御において、さらに、周辺回路３〜５に状態信号Ｓ１／Ｓ２を追加し、この状態信号Ｓ１／Ｓ２を優先させて、制御回路１９，２１，２３を導通／遮断する制御を行うことにより、動作中の周辺回路に対しては不測に電圧遮断をしないように管理することができる。
【０１１４】
なお、図１５のように、周辺回路に供給される電圧ではなく、周辺回路に供給されるクロックに対して制御回路２０，２２，２４を設ける場合も同様の効果を得ることができる。
【０１１５】
（実施の形態１０）
以下、本発明の実施の形態１０について説明する。図１６は実施の形態１０における情報処理装置の構成を示すブロック図であり、図１４と同一の符号は、同一もしくは相当のものを指しており、ここでは説明を省略する。
【０１１６】
本実施の形態が実施の形態９（図１４）と異なるのは、電源端子６より供給される電圧と判定手段２６からの信号と周辺回路３〜５からの状態信号Ｓ１／Ｓ２を制御回路１９，２１，２３で受ける点と、クロック生成回路２より供給されるクロックと判定手段２６からの信号と周辺回路３〜５からの状態信号Ｓ１／Ｓ２を制御回路２０，２２，２４で受けて周辺回路３〜５に供給する点である。
【０１１７】
ここでは、周辺回路３は動作状態、周辺回路４，５はスタンバイ状態にある場合について説明する。
【０１１８】
図１６において、ＣＰＵ１及び周辺回路４のみ使用する命令をデコードした場合、判定手段２６からのオフ信号を制御回路１９，２０，２３，２４に供給し、制御回路２１，２２にはオン信号を供給する。また、動作状態にある周辺回路３より制御回路１９，２０へアクティブの状態信号Ｓ１が供給され、スタンバイ状態にある周辺回路４より制御回路２１，２２へスタンバイの状態信号Ｓ２が供給され、同様に、スタンバイ状態にある周辺回路５より制御回路２３，２４へスタンバイの状態信号Ｓ２が供給される。
【０１１９】
これによって、制御回路１９，２０には判定手段２６からのオフ信号が供給されているが、周辺回路３からのアクティブの状態信号Ｓ１が供給されているため、制御回路１９，２０は導通状態となり、周辺回路３に電圧及びクロックが供給される。
【０１２０】
また、制御回路２１，２２には判定手段２６からのオン信号が供給されているが、周辺回路４からはスタンバイの状態信号Ｓ２が供給されているため、制御回路２１，２２は遮断状態となり、周辺回路４には電圧及びクロックは供給されない。
【０１２１】
さらに、制御回路２３，２４には判定手段２６からのオフ信号と周辺回路５からのスタンバイの状態信号Ｓ２が供給されているため、制御回路２３，２４は遮断状態となり、周辺回路５には電圧及びクロックは供給されない。
【０１２２】
以上のように、判定手段２６においてデコードした命令内容に従って行う周辺回路への電圧及びクロックの供給／遮断の制御において、さらに、周辺回路３〜５に状態信号Ｓ１／Ｓ２を追加し、この状態信号Ｓ１／Ｓ２を優先させて、制御回路１９，２１，２３を導通／遮断する制御を行うことにより、動作中の周辺回路に対しては不測に電圧及びクロックを遮断しないように管理することができる。
【産業上の利用可能性】
【０１２３】
本発明の情報処理装置は、携帯電話やカメラなどにおける低消費電力技術及び電圧降下抑止技術等として有用である。
【図面の簡単な説明】
【０１２４】
【図１】本発明の実施の形態１における情報処理装置の構成を示すブロック図
【図２】本発明の実施の形態１における変形の態様の情報処理装置の構成を示すブロック図
【図３】本発明の実施の形態２における情報処理装置の構成を示すブロック図
【図４】本発明の実施の形態３における情報処理装置の構成を示すブロック図
【図５】本発明の実施の形態３における情報処理装置の制御ビットの設定例を示す図
【図６】本発明の実施の形態３における変形の態様の情報処理装置の構成を示すブロック図
【図７】本発明の実施の形態４における情報処理装置の構成を示すブロック図
【図８】本発明の実施の形態５における情報処理装置の構成を示すブロック図
【図９】本発明の実施の形態５における変形の態様の情報処理装置の構成を示すブロック図
【図１０】本発明の実施の形態６における情報処理装置の構成を示すブロック図
【図１１】本発明の実施の形態７における情報処理装置の構成を示すブロック図
【図１２】本発明の実施の形態７における変形の態様の情報処理装置の構成を示すブック図
【図１３】本発明の実施の形態８における情報処理装置の構成を示すブロック図
【図１４】本発明の実施の形態９における情報処理装置の構成を示すブロック図
【図１５】本発明の実施の形態９における変形の態様の情報処理装置の構成を示すブロック図
【図１６】本発明の実施の形態１０における情報処理装置の構成を示すブロック図
【図１７】従来の情報処理装置の構成例を示すブロック図
【符号の説明】
【０１２５】
１  中央演算処理装置（ＣＰＵ）
２  クロック生成回路
３〜５  周辺回路
６  電源端子
７  命令コード
８  制御ビット
９  デコード部
１０  プログラム生成装置
１１〜２４  制御回路
２５  情報処理装置
２６  判定手段
【図１】
2005038186.tif 000003
【図２】
2005038186.tif 000004
【図３】
2005038186.tif 000005
【図４】
2005038186.tif 000006
【図５】
2005038186.tif 000007
【図６】
2005038186.tif 000008
【図７】
2005038186.tif 000009
【図８】
2005038186.tif 000010
【図９】
2005038186.tif 000011
【図１０】
2005038186.tif 000012
【図１１】
2005038186.tif 000013
【図１２】
2005038186.tif 000014
【図１３】
2005038186.tif 000015
【図１４】
2005038186.tif 000016
【図１５】
2005038186.tif 000017
【図１６】
2005038186.tif 000018
【図１７】
2005038186.tif 000019