(57)【要約】      （修正有）【課題】１Ｆ反転駆動方式の欠点であるシェーディング不良を改善する表示装置を提供する。【解決手段】パネル面に画素回路が行列状に配置され、水平駆動回路５７は、１Ｆ反転された映像信号を信号線へ送出し、垂直駆動回路５６は、パネルの上部と下部の走査線を交互に駆動する（走査する）ことにより、映像信号を画素回路の液晶セルに書き込む。【選択図】図２
2005284079.tif 000002
【特許請求の範囲】
【請求項１】
画素回路が行列状に配置され、各列毎に信号線が配線され、各行に走査線が配線される画素部と、
前記画素部の有効画素領域を構成する第１の領域および第２の領域に対し、交互に走査パルスを与える第１の駆動手段と、
前記第１の駆動手段から前記走査パルスを与えられた走査線に接続された画素回路に対し、前記信号線を通して、フィールド毎に極性が反転した映像信号を供給する第２の駆動手段と
を有する表示装置。
【請求項２】
前記第１の領域は、前記有効画素領域の上部領域であり、前記第２の領域は、前記有効画素領域の下部領域である
請求項１記載の表示装置。
【請求項３】
前記第１の駆動手段は、
前記第１の領域および前記第２の領域に対し、交互に前記有効画素領域の中央に向けて走査パルスを与える
請求項２記載の表示装置。
【請求項４】
前記画素回路は、液晶セルを含む
請求項１記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流駆動化されたアナログ映像信号によって表示部を駆動する液晶表示装置（ＬＣＤ）などの表示装置に関し、特に、映像信号が１フィールド（１Ｆ）周期で反転する１Ｆ反転駆動を行う表示装置に関するものである。
【背景技術】
【０００２】
画素がマトリクス状に配列されて構成される表示装置、たとえば、液晶表示装置（液晶ドライバ）の駆動方式として、画素のそれぞれに対して個々の独立した画素電極を配列し、これらの画素電極のそれぞれに薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等のスイッチング素子を接続して、画素を選択的に駆動する、いわゆるアクティブマトリクス駆動方式が知られている。
【０００３】
アクティブマトリクス型液晶表示装置では、スイッチング素子として例えば薄膜トランジスタが形成されたＴＦＴ基板と、カラーフィルタや対向電極等が形成された対向基板とを重ね合わせ、これら基板間に液晶を封入することによって液晶パネルが構成されている。そして、この液晶パネルにおいて、薄膜トランジスタによるスイッチング制御と映像信号に基づく電位印加によって、液晶の配向を制御し、光の透過率を変えることで映像表示を行っている。
【０００４】
アクティブマトリクス型液晶パネルの駆動系では、一般的に、映像信号と水平、垂直同期信号をタイミングジェネレータおよび液晶ドライバが受け、タイミングジェネレータからは各種のタイミング信号を、液晶ドライバからは交流駆動化されたアナログ映像信号をそれぞれ液晶パネルに供給することによって表示駆動が行われる。
ここで、交流駆動化されたアナログ映像信号とは、液晶に同極性の直流電位が印加され続けることによって液晶の比抵抗（物質固有の抵抗値）等が劣化することを防ぐために、コモン電位Ｖｃｏｍを中心に、所定の周期により極性が反転するアナログ映像信号のことをいう。
【０００５】
上記交流駆動化されたアナログ映像信号による駆動方法として、１Ｆ反転駆動（１Ｆは１フィールド期間）が知られている。１Ｆ反転駆動は、１フィールド毎にアナログ映像信号の極性を反転させる駆動方法である。
１Ｆ反転駆動によれば、各フィールドにおいて映像信号が同極性となるので、各画素間に縦方向の電界がかからず、液晶配向の乱れが発生しない。したがって、黒表示時の光漏れがないため、高コントラストが達成できる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上述した１Ｆ反転駆動方式では、１フィールド期間中の画素電位のリーク量がパネルの位置によって異なるために、シェーディング不良が発生する。
この点について、添付図面に関連付けて説明する。
図７は、１Ｆ反転駆動方式における信号線電位と画素電位との関係を示すタイミングチャートであり、（Ａ）は、コモン電位を７．５Ｖとして、一定の中間色調を表す信号線電位の波形であり、（Ｂ）〜（Ｇ）は、パネル位置が上から下にかけてそれぞれ異なる走査線のゲートパルスＶＧ１〜６と、画素電位ＶＰ１〜６とを、それぞれ示す。
通常、１Ｆ反転駆動方式では、１フィールド期間中、パネルの上から下に向けて順次走査線を駆動していくので、図７に示すように、ゲートパルスＶＧ１からゲートパルスＶＧ６に向けて順次に立ち上がり、それに応じて、順次信号線電位が各パネル位置の画素に書き込まれていく。
【０００７】
図８は、１Ｆ反転駆動方式において、各パネル位置に応じて画素電位のリーク量を示した図である。図中、各パネル位置において画素電位がリークしている期間をＬＰと付している。
画素電位のリークは、画素トランジスタのソース電位、すなわち、信号線電位と、画素トランジスタのドレイン電位、すなわち、画素電位との差が大きい場合に発生するので、図中点線で示したように、ゲートパルスの立ち上がりタイミングに応じて、パネル位置によりリーク期間ＬＰが異なる。これに起因して、図９に示すように、パネルの上から下にかけて、徐々に色が白方向（ノーマリーホワイトモードの場合）となるシェーディング不良が発生することになる。
【０００８】
本発明はかかる事情に鑑みてなされたものであり、その目的は、１Ｆ反転駆動方式の欠点であるシェーディング不良を改善する表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために本発明の観点は、画素回路が行列状に配置され、各列毎に信号線が配線され、各行に走査線が配線される画素部と、前記画素部の有効画素領域を構成する第１の領域および第２の領域に対し、交互に走査パルスを与える第１の駆動手段と、前記第１の駆動手段から前記走査パルスを与えられた走査線に接続された画素回路に対し、前記信号線を通して、フィールド毎に極性が反転した映像信号を供給する第２の駆動手段とを有する表示装置である。
【００１０】
好適には、前記第１の領域は、前記有効画素領域の上部領域であり、前記第２の領域は、前記有効画素領域の下部領域である。
【００１１】
好適には、前記第１の駆動手段は、前記第１の領域および前記第２の領域に対し、交互に前記有効画素領域の中央に向けて走査パルスを与える。
【００１２】
本発明によれば、第２の駆動手段が、フィールド毎に極性が反転した映像信号を、画素部の信号線に印加する、いわゆる１Ｆ反転駆動方式において、第１の駆動手段が、有効画素領域を構成する上部の第１の領域および下部の第２の領域を交互に走査するので、画素回路に供給される映像信号のリーク量がパネル面の上部から下部へ向けて徐々に増加するということがなくなり、シェーディング不良が改善される。
【発明の効果】
【００１３】
本発明によれば、１Ｆ反転駆動方式の欠点であるシェーディング不良を改善することが可能とするので、表示装置の画質が向上する。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について添付図面に関連付けて説明する。
図１は、本発明の一実施形態に係るアクティブマトリックス型の液晶表示装置１の構成例を示すブロック図である。同図から明らかなように、液晶表示装置１は、映像信号処理部２、タイミングジェネレータ（ＴＧ）３、液晶ドライバ４、およびＬＣＤパネルモジュール５を有し、電界を印加しない状態で光が通過するノーマリーホワイトモードのパネル構成となっている。
以下、上記構成の液晶表示装置１の各構成要素について説明する。
【００１５】
映像信号処理部２は、ＲＧＢのディジタル映像信号を入力し、ホワイトバランス調整やガンマ調整などの画質調整を行う信号処理を実行する。
一般に、映像表示デバイスの入力信号に対する表示出力は、人間の目にとって線形に変化しているように見えないので、これを調整するためガンマ補正をおこなっている。すなわち、外部から入力されたＲＧＢの映像信号は、ＬＣＤパネルモジュール５に実装される液晶の電位−透過率特性（Ｖ−Ｔ特性）に合ったガンマ補正が行われて出力される。
【００１６】
タイミングジェネレータ３は、水平同期信号ＨＳＹＮＣおよび垂直同期信号ＶＳＹＮＣに基づいて、１Ｆ反転のための制御信号（ＣＬＫ）を生成して液晶ドライバ４へ出力するとともに、垂直スタートパルスＶＳＴ、垂直クロックパルスＶＣＫ、水平スタートパルスＨＳＴおよび水平クロックパルスＨＣＫなどの各種のタイミング信号を生成してＬＣＤパネルモジュール５へ出力する。
【００１７】
液晶ドライバ４は、タイミングジェネレータ３より供給される１Ｆ反転の制御信号（ＣＬＫ）に基づいて、映像信号処理部２から出力されるＲＧＢの映像信号に対して、１Ｆ反転のための制御を行う。これにより、液晶ドライバ４からは、１Ｆ周期により交流駆動化されたアナログ映像信号が出力される。
【００１８】
液晶ドライバ４は、Ｄ／Ａ変換回路およびサンプルホールド回路を内蔵し、映像信号処理部２からのディジタル映像信号をアナログ信号に変換し、タイミングジェネレータ３から供給されるサンプルホールドパルス（ＳＨＰ）に基づいて、一定間隔でサンプリングした信号を生成し、上述のような交流化処理を行う。
【００１９】
ＬＣＤパネルモジュール５は、液晶ドライバ４から供給されるアナログ映像信号により、タイミングジェネレータ３からの所定のタイミング信号に同期して、映像表示のために駆動される。
図２に、ＬＣＤパネルモジュール５の回路構成の一例を示す。
ここでは、図面の簡略化のため、３行（ｎ−１行〜ｎ＋１行）４列（ｍ−１列〜ｍ＋２列）の画素配列の場合を例として示している。
【００２０】
図２において、表示エリア（有効画素領域）５１には、画素トランジスタである薄膜トランジスタＴＦＴ、液晶セルＬＣおよび保持容量Ｃｓを有する単位画素５２がマトリクス状に配列されている。ここで、液晶セルＬＣは、薄膜トランジスタＴＦＴで形成される画素電極とこれに対向して形成される対向電極との間で発生する容量を意味する。
【００２１】
上述の画素構造において、薄膜トランジスタＴＦＴは、ゲート電極が走査線５３ｎ−１，５３ｎ，５３ｎ＋１に接続され、ソース電極が信号線５４ｍ−１，５４ｍ，５４ｍ＋１，５４ｍ＋２に接続されている。
液晶セルＬＣは、画素電極が薄膜トランジスタＴＦＴのドレイン電極に接続され、対向電極がコモン線５５に接続されている。保持容量Ｃｓは、薄膜トランジスタＴＦＴのドレイン電極とコモン線５５との間に接続されている。コモン線５５には、基準電位であるコモン電位Ｖｃｏｍが印加されている。
【００２２】
走査線５３ｎ−１，５３ｎ，５３ｎ＋１の各一端は、垂直駆動回路５６の対応する行の各出力端にそれぞれ接続されている。信号線５４ｍ−１，５４ｍ，５４ｍ＋１，５４ｍ＋２の各一端は、水平駆動回路５７の対応する行の各出力端にそれぞれ接続されている。
【００２３】
第２の駆動手段としての水平駆動回路５７には、図１に示す液晶ドライバ４からのアナログ映像信号が供給されるとともに、タイミングジェネレータ３からタイミング信号として、水平スタートパルスＨＳＴおよび水平クロックパルスＨＣＫが与えられる。
水平駆動回路５７は、水平スタートパルスＨＳＴに応答して水平駆動を開始し、水平クロックパルスＨＣＫに同期してアナログ映像信号を１Ｈ毎に順次サンプリングする。
【００２４】
水平駆動回路５７の駆動方式として、たとえば、点順次駆動方式の場合、１Ｈ分のアナログ映像信号を順次サンプリングしてそのまま順に信号線５４ｍ−１，５４ｍ，５４ｍ＋１，５４ｍ＋２に出力する。これにより、垂直駆動回路５６により選択されているライン（行）の画素５２に対して、順番に映像信号が書き込まれる。
【００２５】
第１の駆動手段としての垂直駆動回路５６には、図１に示すタイミングジェネレータ３からタイミング信号として、垂直スタートパルスＶＳＴおよび垂直クロックパルスＶＣＫが与えられる。
垂直駆動回路５６は、垂直スタートパルスＶＳＴに応答して垂直駆動（垂直走査）を開始し、走査線にゲートパルスを送出することによりＴＦＴをオン状態として走査線を選択し、選択された走査線に対して、上述した水平駆動回路５７からの映像信号が書き込まれる。
【００２６】
次に、垂直駆動回路５６による駆動方法（走査方法）について、図３に関連付けて述べる。
図３は、垂直駆動回路５６の駆動による信号線電位と画素電位との関係を示すタイミングチャートであり、（Ａ）は、コモン電位を７．５Ｖとして、一定の中間色調を表す信号線電位の波形であり、（Ｂ）〜（Ｇ）は、パネル位置が上から下にかけてそれぞれ異なる走査線のゲートパルスＶＧ１〜６と、画素電位ＶＰ１〜６とを、それぞれ示す。
図３において、パネル位置１〜３は、パネルの中央から上部の位置を、パネル位置４〜６は、パネルの中央から下部の位置を、それぞれ例示し、パネル位置３および４は、パネルのほぼ中央位置を示す。
【００２７】
図３に示す垂直駆動回路５６は、パネルの上部と下部の走査線を交互に駆動する。
たとえば、図３においては、パネル位置１（最上部）の走査線にゲートパルスＶＧ１を送出した後、パネル位置６（最下部）の走査線にゲートパルスＶＧ６を送出し、以後、パネル中央方向に、パネルの上部および下部の走査線に対して交互にゲートパルスを交互に送出する。すなわち、パネル位置１→パネル位置６→パネル位置２→パネル位置５→パネル位置３→パネル位置４の順に駆動する。
これにより、図示したタイミングで映像信号が各パネル位置の画素に書き込まれる。
【００２８】
図４は、上述した駆動方法において、各パネル位置に応じて画素電位のリーク量を示した図である。図中、各パネル位置におけて画素電位がリークしている期間をＬＰと付している。
画素電位のリークは、画素トランジスタのソース電位、すなわち、信号線電位と、画素トランジスタのドレイン電位、すなわち、画素電位との差が大きい場合に発生するので、図中点線で示したように、ゲートパルスの立ち上がりタイミングに応じて、パネル位置によりリーク期間ＬＰが異なるが、パネルの最上部および最下部から交互にパネル中央部に向けて駆動するので、パネル中央部のリーク量が大きく、パネル上下部のリーク量が小さくなる。
【００２９】
これにより、図５に示すように、リークが発生する場合であっても、中央部のみが白方向になる（ノーマリーホワイトモードの場合）のみであり、図９で示したようなパネル面全体が一様に変化するシェーディング不良は発生しない。
【００３０】
なお、図３に関連付けて述べた駆動方法によれば、走査線を駆動する順序は、パネル位置の最上部（図３（Ｂ）のパネル位置１）から開始する必要はなく、パネル位置の最下部から開始してもよい。
たとえば、図６は、パネル位置の最下部（（Ｇ）のパネル位置６）から走査線を駆動する場合を例示する。図６のように、パネル位置６→パネル位置１→パネル位置５→パネル位置２→パネル位置４→パネル位置３の順に駆動した場合でも、同様に、パネル中央部のリーク量が大きく、パネル上下部のリーク量が小さくなるので、１Ｆ反転駆動のシェーディング不良が改善される。
【００３１】
以上説明したように、本発明の実施形態に係る液晶表示装置１によれば、パネル面に画素回路が行列状に配置され、水平駆動回路５７は、１Ｆ反転された映像信号を信号線へ送出し、垂直駆動回路５６は、パネルの上部と下部の走査線を交互に駆動する（走査する）ことにより、映像信号が画素回路の液晶セルに書き込まれるので、画面位置毎のリーク量（画素電位〜映像信号電位）が調節される。
【００３２】
その際、垂直駆動回路５６は、パネル位置の最上部または最下部から走査を開始し、パネルの上面側および下面側を交互に、パネル中央方向に向かって走査するので、リーク量は、パネル中央部が大きくなり、パネル上部および下部が小さくなるため、走査線を順次上から下に向けて駆動する通常の１Ｆ反転駆動に見られるシェーディング不良が改善される。
【図面の簡単な説明】
【００３３】
【図１】実施形態に係る液晶表示装置の構成例を示すブロック図である。
【図２】ＬＣＤパネルモジュールの回路構成を例示する図である。
【図３】本発明に係る駆動方式における信号線電位と画素電位との関係を示すタイミングチャートであり、（Ａ）は、信号線電位の波形であり、（Ｂ）〜（Ｇ）は、パネル位置が上から下にかけてそれぞれ異なる走査線のゲートパルスＶＧ１〜６と、画素電位ＶＰ１〜６とを、それぞれ示す。
【図４】本発明に係る駆動方式において、各パネル位置に応じて画素電位のリーク量を示した図である。
【図５】本発明に係る駆動方式のシェーディング性能を例示する。
【図６】本発明に係る駆動方式における信号線電位と画素電位との関係を示すタイミングチャートであり、（Ａ）は、信号線電位の波形であり、（Ｂ）〜（Ｇ）は、パネル位置が上から下にかけてそれぞれ異なる走査線のゲートパルスＶＧ１〜６と、画素電位ＶＰ１〜６とを、それぞれ示す。
【図７】１Ｆ反転駆動方式における信号線電位と画素電位との関係を示すタイミングチャートであり、（Ａ）は、信号線電位の波形であり、（Ｂ）〜（Ｇ）は、パネル位置が上から下にかけてそれぞれ異なる走査線のゲートパルスＶＧ１〜６と、画素電位ＶＰ１〜６とを、それぞれ示す。
【図８】１Ｆ反転駆動方式において、各パネル位置に応じて画素電位のリーク量を示した図である。
【図９】１Ｆ反転駆動方式の場合に生ずるシェーディング不良を示す。
【符号の説明】
【００３４】
１…液晶表示装置、２…映像信号処理部、３…タイミングジェネレータ、４…液晶ドライバ、５…ＬＣＤパネルモジュール。
【図１】
2005284079.tif 000003
【図２】
2005284079.tif 000004
【図３】
2005284079.tif 000005
【図４】
2005284079.tif 000006
【図５】
2005284079.tif 000007
【図６】
2005284079.tif 000008
【図７】
2005284079.tif 000009
【図８】
2005284079.tif 000010
【図９】
2005284079.tif 000011