(57)【要約】      （修正有）【課題】ＧａＮ系半導体層へのドライエッチング時のダメージの発生を抑制可能なドライエッチング方法を提供する。【解決手段】ＧａＮ系半導体結晶層１１に接して設けられているエッチング層１２（エッチング対象とされる層）をドライエッチングする際に、ＳＦ６またはＮＦ３のフッ素系ガス単独、もしくはこれらのフッ素系ガスとＳｉＣｌ４、ＢＣｌ３、またはＣｌ２の何れかの塩素系ガスとの混合ガスを用い、先ずエッチング層１２をその深さ方向に高速（高エネルギ）エッチングしておき（第１のプロセス）、更に残りの深さ方向領域を低速（低エネルギ）エッチングする（第２のプロセス）という少なくとも２段階のエッチングプロセスを採用することとしたので、ＧａＮ系半導体結晶層１１へのダメージを低減することが可能となり、初期特性変動や通電劣化のないＧａＮ系半導体装置の実現に寄与することが可能となる。【選択図】図１
2005317684.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮ系半導体層の表面を被覆するエッチング層のドライエッチング方法であって、
前記エッチング層を所望の厚みだけ残存させてプラズマエッチングする第１のステップと、
前記エッチング層の残余部を、前記第１のステップよりも低エネルギ印加されたプラズマでエッチングして前記ＧａＮ系半導体層表面を露出させる第２のステップと、を備えていることを特徴とするドライエッチング方法。
【請求項２】
前記第１または第２のステップは少なくとも２つのサブステップを備え、
前記サブステップにおけるプラズマエネルギが順次低くなるように設定されていることを特徴とする請求項１に記載のドライエッチング方法。
【請求項３】
前記ＧａＮ系半導体は、ＧａＮ、ＩｎＧａＮまたはＡｌＧａＮであることを特徴とする請求項１または２に記載のドライエッチング方法。
【請求項４】
前記ドライエッチングに用いるガスは、ＳＦ６またはＮＦ３のフッ素系ガス単独、もしくはこれらのフッ素系ガスとＳｉＣｌ４、ＢＣｌ３、またはＣｌ２の何れかの塩素系ガスとの混合ガスであることを特徴とする請求項１乃至３の何れかに記載のドライエッチング方法。
【請求項５】
前記ドライエッチングは、誘導結合型プラズマ（ＩＣＰ）方式または電子サイクロトロン共鳴方式（ＥＣＲ）のリモートプラズマ型エッチングで実行されることを特徴とする請求項１乃至４の何れかに記載のドライエッチング方法。
【請求項６】
前記エッチング層上に予めマスクを設け、前記第１および第２のステップを、前記マスクの開口領域に対して実行することを特徴とする請求項１乃至５の何れかに記載のドライエッチング方法。
【請求項７】
前記ドライエッチングは、前記第１および第２のステップにより、前記エッチング層を全面エッチングすることを特徴とする請求項１乃至６の何れかに記載のドライエッチング方法。
【請求項８】
前記ＧａＮ系半導体層は、ＨＥＭＴ、ＭＥＳＦＥＴ、またはＶＣＳＥＬのキャリア走行領域を構成するものであることを特徴とする請求項１乃至７の何れかに記載のドライエッチング方法。
【請求項９】
請求項１乃至８の何れかに記載のドライエッチング方法を用いて製造された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造プロセスにおいて適用されるドライエッチング方法に関し、より詳細には、ＧａＮやＳｉＣなどの半導体層へのダメージの発生を抑制することが可能なドライエッチング方法に関する。
【背景技術】
【０００２】
半導体デバイスの微細化に伴って、高電圧化・高電力密度化が必然的に要求されてきており、これに応える材料として窒化ガリウム（ＧａＮ）をはじめとする窒化物半導体や炭化珪素（ＳｉＣ）、さらにはダイヤモンドといったいわゆるワイドバンドギャップ半導体に対する期待が高まり、多くの研究がなされてきている。特に、窒化物半導体材料は光デバイスとしての開発が進められて青色発光ダイオードの実用化という目覚しい成果として結実した。ＧａＮをはじめとする窒化物半導体は、広いバンドギャップと直接遷移型という物性的特長に加え、大きな絶縁破壊電圧と飽和ドリフト速度および良好な熱伝導性とヘテロ接合特性などの特長を兼ね備えており、高出力・高周波電子デバイスとしての開発が進められている。
【０００３】
このようなワイドバンドギャップ半導体の素子化にも、微細加工技術としてのドライエッチング技術は不可欠な要素技術の一つであり、その手法としては主としてプラズマエッチングが用いられる。ＧａＮ系半導体層を被覆する絶縁膜としては、例えば窒化珪素（ＳｉＮ）膜があるが、このＳｉＮ膜をエッチングするに際しては、下地のＧａＮ系半導体層が非常に硬いため、高エネルギのプラズマエッチングが行われる。ＧａＮ系半導体層とＳｉＮ膜は１０倍以上のエッチングレート差があり、充分なオーバーエッチングが可能となって、歩留まり向上に寄与する。一方、特許文献１には、Ｓｉ半導体層を被覆する絶縁膜の高エネルギのプラズマエッチングについての記載がなされており、下地であるＳｉ半導体層にダメージが入り易いために、先ず高エネルギのプラズマエッチングを行い、これに続いて低エネルギのプラズマエッチングを行うことで、低ダメージのエッチングが可能であるとされている。
【０００４】
一般的には、Ｓｉは、Ｓｉ原子間結合力が弱いためにプラズマエッチングのダメージが入り易く特許文献１に記載されているような工夫が必要である。しかし、ＧａＮ系半導体層を被覆するＳｉＮ膜のエッチングの場合には、上述したような高エネルギエッチングから低エネルギエッチングへの切替えは不要であると考えられている。その理由は、Ｓｉと比べて、ＧａとＮの結合力が極めて強固であるからである。
【特許文献１】特開平５−３１７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、本発明者らの検討によれば、ＧａＮ系半導体層においても、プラズマエッチング時に導入されるダメージがデバイス特性に影響することがはじめて明らかとなった。
【０００６】
本発明の目的は、上記知見に基づき、従来影響しないと思われていたＧａＮ系半導体層へのプラズマエッチング時のダメージの発生を抑制し、初期デバイス特性や通電劣化のない半導体装置を実現することにある。
【課題を解決するための手段】
【０００７】
本発明は、かかる課題を解決するために、請求項１に記載の発明は、ＧａＮ系半導体層の表面を被覆するエッチング層のドライエッチング方法であって、前記エッチング層を所望の厚みだけ残存させてプラズマエッチングする第１のステップと、前記エッチング層の残余部を、前記第１のステップよりも低エネルギ印加されたプラズマでエッチングして前記ＧａＮ系半導体層表面を露出させる第２のステップと、を備えていることを特徴とする。
【０００８】
請求項２に記載の発明は、請求項１に記載のドライエッチング方法において、前記第１または第２のステップは少なくとも２つのサブステップを備え、前記サブステップにおけるプラズマエネルギが順次低くなるように設定されていることを特徴とする。
【０００９】
請求項３に記載の発明は、請求項１または２に記載のドライエッチング方法において、前記ＧａＮ系半導体は、ＧａＮ、ＩｎＧａＮまたはＡｌＧａＮであることを特徴とする。
【００１０】
請求項４に記載の発明は、請求項１乃至３の何れかに記載のドライエッチング方法において、前記ドライエッチングに用いるガスは、ＳＦ６またはＮＦ３のフッ素系ガス単独、もしくはこれらのフッ素系ガスとＳｉＣｌ４、ＢＣｌ３、またはＣｌ２の何れかの塩素系ガスとの混合ガスであることを特徴とする。
【００１１】
請求項５に記載の発明は、請求項１乃至４の何れかに記載のドライエッチング方法において、前記ドライエッチングは、誘導結合型プラズマ（ＩＣＰ）方式または電子サイクロトロン共鳴方式（ＥＣＲ）のリモートプラズマ型エッチングで実行されることを特徴とする。
【００１２】
請求項６に記載の発明は、請求項１乃至５の何れかに記載のドライエッチング方法において、前記エッチング層上に予めマスクを設け、前記第１および第２のステップを、前記マスクの開口領域に対して実行することを特徴とする。
【００１３】
請求項７に記載の発明は、請求項１乃至６の何れかに記載のドライエッチング方法において、前記ドライエッチングは、前記第１および第２のステップにより、前記エッチング層を全面エッチングすることを特徴とする。
【００１４】
請求項８に記載の発明は、請求項１乃至７の何れかに記載のドライエッチング方法において、前記ＧａＮ系半導体層は、ＨＥＭＴ、ＭＥＳＦＥＴ、またはＶＣＳＥＬのキャリア走行領域を構成するものであることを特徴とする。
【００１５】
請求項９に記載の発明は、半導体装置であって、請求項１乃至８の何れかに記載のドライエッチング方法を用いて製造されたことを特徴とする。
【発明の効果】
【００１６】
本発明は、ＧａＮ系半導体層と接して設けられているエッチング層をドライエッチングする際に、エッチング層をその深さ方向にプラズマエッチングする第１のプロセスと、残りの深さ方向領域を上記第１のプロセスよりも低いプラズマエネルギでエッチングする第２のプロセスという少なくとも２段階のエッチングプロセスを採用する。第２のプロセスでは、エッチングイオン（プラズマ）を低エネルギ化しているのでＧａＮ系半導体層へのダメージが緩和され、これにより初期特性変動や通電劣化のないＧａＮ系半導体装置の実現に寄与することが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下に図面を用いて、本発明を実施するための最良の形態について説明する。
【００１８】
本発明のドライエッチング方法においては、ＧａＮ系半導体結晶層に接して設けられているエッチング層（エッチング対象とされる層）をドライエッチングする際に、ＳＦ６またはＮＦ３のフッ素系ガス単独、もしくはこれらのフッ素系ガスとＳｉＣｌ４、ＢＣｌ３、またはＣｌ２の何れかの塩素系ガスとの混合ガスを用い、先ずエッチング層をその深さ方向に高速エッチング（相対的に高いエネルギでエッチング）しておき（第１のプロセス）、更に残りの深さ方向領域を低速エッチング（相対的に低いエネルギでエッチング）する（第２のプロセス）という少なくとも２段階のエッチングプロセスを採用する。ここで、ＧａＮ系半導体結晶層とは、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮである。
【００１９】
なお、エッチング条件はエッチングすべき層の材質や厚みなどの条件により適宜変更されるが、例えば酸素、窒素、アルゴンなどのガスとともにエッチングガスを導入し、チャンバ内圧力０．１〜２０Ｐａ、基板温度０〜１５０℃などとする。
【００２０】
図１は、本発明のドライエッチングのプロセスを説明するための概念図で、ＧａＮ系半導体層１１の表面上にエッチング層１２が設けられ、このエッチング層１２の主面の一部領域がマスク１３により被覆されてドライエッチングのための開口領域が設けられている（図１（ａ））。
【００２１】
本発明のドライエッチング方法の第１のプロセスにおいては、エッチングイオンはこの開口領域からエッチング層１２の表面に入射し、そのエネルギによりエッチング層１２の表面領域の構成原子をエッチングし、深さ方向への高い選択性と異方性とを有する高速のエッチングがなされる。このエッチングはＧａＮ系半導体層１１の表面近傍まで実行され、所定の厚みのエッチング層１２を残した状態で停止される（図１（ｂ））。なお、このときのエッチング条件は、例えば、エッチング手法を誘導結合型プラズマ（ＩＣＰ）方式や電子サイクロトロン共鳴方式（ＥＣＲ）などのリモートプラズマ（誘導結合）型エッチング法とし、ＧａＮ系半導体層上に設けられたＳｉＮｘのエッチング層をエッチングする際には、フッ素系のエッチングガスを用い、高密度プラズマ形成投入電力が３００Ｗでバイアス電力が０．１Ｗ／ｃｍ２などとされる。
【００２２】
この第１のプロセスでエッチングされずに残存してＧａＮ系半導体層１１の主面を被覆している開口領域のエッチング層１２は、第２のプロセスで完全にエッチングされる（図１（ｃ））。この第２のプロセスでのエッチング条件（バイアス電力）は、第１のプロセスでのエッチング速度に比較して低速となるように決定され、第１のプロセスと同様にフッ素系のエッチングガスを用いて、例えば高密度プラズマ形成投入電力が１００Ｗでバイアス電力が０．０３Ｗ／ｃｍ２などとされる。
【００２３】
このようなプロセスでは、高速エッチングの第１のステップでドライエッチングの高選択性と高異方性が確保され、低速エッチングの第２のステップでエッチング層に接して設けられているＧａＮ系半導体層に対する低汚染性と低ダメージ性が確保され、デバイス中のキャリア駆動領域への物理的な損傷が緩和される。
【００２４】
なお、３段階以上のエッチングプロセスとして、各プロセスでのエッチング速度が順次低速化するように条件設定することも可能である。また、このようなドライエッチング方法は、ＩＣＰ方式やＥＣＲ方式などのリモートプラズマ（誘導結合）型エッチング法のほか、他のドライエッチング法においても有効である。
【００２５】
ところで、特許文献１には、ドライエッチングの低ダメージ性を達成するための手法のひとつが開示されている。この手法は、ＳｉＯ２系材料層とその下に設けられているＳｉ系材料層との選択比を利用してコンタクトホールをドライエッチングにより形成するための技術である。具体的には、シリコン酸化物系材料層をドライエッチングするに際して、先ず実質的にその層厚を超えない範囲で高速にエッチングし（第１のプロセス）、これに続いて残余部をエッチングする（第２のプロセス）という２段階のエッチングプロセスが採用される。
【００２６】
この手法では、第２のプロセスにおいてエッチング層表面に窒化イオウ系化合物を堆積させながらエッチングが実行され、この堆積物がイオン衝撃からエッチング面を保護するためのバッファとして作用する。すなわち、加速されたイオンが堆積物を通してエッチング面に入射しても、堆積物が発揮するスポンジ効果によってイオン衝撃が吸収もしくは緩和され、低ダメージ化が図られることとなる。
【００２７】
このようなエッチングプロセスにおいては、本来のエッチング対象である結晶のエッチングが、エッチング層表面上に堆積している窒化イオウ系化合物のエッチングと並行して行われ、かつそのエッチング中は窒化イオウ系化合物が常にエッチング層表面上に堆積されるものであるから、結果として第２のプロセスでのエッチングは低速化する。しかしながら、この手法の効果たる低ダメージ化はあくまでもエッチング対象層の上に設けられた堆積物のスポンジ効果により得られるものであって、ドライエッチングの低速化、換言すればエッチングイオンの低エネルギ化そのものによる効果ではない。
【００２８】
これに対して、本発明は、ＧａＮ系半導体層と接して設けられているエッチング層をドライエッチングする際に、エッチングイオン（プラズマ）を低エネルギ化して低速エッチングすることでＧａＮ系半導体層へのダメージを緩和するものであり、当該低速エッチングプロセスは半導体層表面上への何らかのバッファの堆積を介在させることなく実行されるものである。
【００２９】
なお、本発明のドライエッチング方法は、選択エッチングまたは全面エッチングの何れにおいても適用することが可能である。
【００３０】
以下に実施例により、本発明のドライエッチング方法をより詳細に説明する。
【実施例１】
【００３１】
本実施例では、本発明の方法を、ＧａＮ系半導体層上に設けたＳｉＮｘの表面保護薄膜層のドライエッチングに適用した例について説明する。
【００３２】
図２は、本実施例で対象とされるＧａＮ系ＨＥＭＴデバイスの構成、およびこのデバイスに従来方法のドライエッチングを施した場合の衝撃欠陥の発生の様子を説明するための断面図である。
【００３３】
このデバイスは、ＳｉＣ、サファイヤ、もしくはＧａＮ基板２１上に、ＧａＮの電子走行層２２と、ｎ型ＡｌＧａＮの電子供給層２３と、ｎ型ＧａＮの表面保護薄膜層２４とが順次積層され、さらに表面保護薄膜層２４上にはＳｉＮｘの保護膜２５とソース２６およびドレイン２７が設けられている。そして、これらの保護膜２５とソース２６とドレイン２７は、ドライエッチングによりゲート形成する際のマスクとしての役割を担う窓材２８により被覆されている。窓材２８は開口部（窓）を備えており、この開口部からエッチングイオンを入射させてこの領域のＳｉＮｘの保護膜２５をドライエッチングすることによりゲート形成領域を設けて図２に示した構造のＧａＮ系ＨＥＭＴデバイスが形成される。
【００３４】
このデバイスは、ソース２６から注入された電子がゲート下部のチャネル領域に相当する電子走行層２２中をドリフトしてドレイン２７へと流れることで動作するが、従来のドライエッチング方法で保護膜２５のエッチングを行うと、図２中に示した表面保護薄膜層２４の表面領域にエッチングイオンの衝撃によって物理的な欠陥が生じて高抵抗化するために、チャネル領域におけるポテンシャル分布が本来のものとは異なる分布となって電流低下を引き起こす。そこで、本実施例においては、窓材２８の開口部からＳｉＮｘの保護膜２５の一部領域を上述した２段階のプロセスによりエッチングし、高速エッチングの第１のステップでドライエッチングの高選択性と高異方性を確保するとともに、低速エッチングの第２のステップで保護層２５に接して設けられている表面保護薄膜層２４に対する低汚染性と低ダメージ性を確保することとしている。
【００３５】
図３は、本実施例のドライエッチングの具体的なプロセス例を説明するための図で、ＳＦ６またはＮＦ３のフッ素系ガスを用い、先ず、ＳｉＮｘの厚み１００ｎｍの保護膜２５の上に開口部（窓）を有する窓材２８を設ける（図３（ａ））。高密度プラズマ形成投入電力を３００Ｗ、バイアス電力を０．１Ｗ／ｃｍ２とし、この開口部からエッチングイオンを入射して保護膜２５を深さ方向にエッチングして概ね３０ｎｍの保護膜を残して第１のプロセスを終了する（図３（ｂ））。次に、高密度プラズマ形成投入電力を１００Ｗ、バイアス電力を０．０３Ｗ／ｃｍ２としてエッチングイオンのエネルギを低めた状態で第２のプロセスを実行し、開口部に残存していた保護膜２５を全てエッチングすることでその下の表面保護薄膜層２４表面を露出させてゲート領域を形成する（図３（ｃ））。
【００３６】
表１および図４は、このような２段階のＩＣＰエッチングを施したデバイスと従来の反応性イオンエッチング（ＲＩＥ）を施したデバイスとの最大ドレイン電流Ｉｆｍａｘを比較した結果を纏めたものである。なお、これらのドレイン電流は、ゲート−ソース間電圧Ｖｇｓを０Ｖ、ドレイン−ソース間電圧Ｖｄｓを５０Ｖとして測定した結果である。
【００３７】
【表１】
2005317684.tif 000003
ここでは、図３のエッチングによりダメージが表面保護薄膜層２４に入らなかった場合のドレイン電流Ｉｆｍａｘ値を１００％（ゲート形成前の２端子飽和電流の測定値）として規格化し、この値に対するゲート形成直後（ドライエッチング後の通電なし）および３５０℃でのアニール後のドレイン電流Ｉｆｍａｘを評価している。
【００３８】
図４中に示した「従来のＲＩＥ加工」のデータは、従来プロセスでの、プラズマエッチング前（ゲート形成前）、エッチング後（ゲート形成後）、アニール後、それぞれの最大ドレイン電流（Ｉｆｍａｘ）の結果である。エッチング前を１００％とすると、ゲート形成後のＩｆｍａｘは約５０％まで低下し、アニール後でも約９０％までしか回復しない。この結果から、ＧａＮ系半導体層においてプラズマエッチングのダメージがデバイス特性に影響していることが明らかであるが、このように、ＧａＮ系半導体層においてもプラズマエッチング時に導入されるダメージがデバイス特性に影響するという事実は、本発明者らの検討によりはじめて明らかとなったものである。
【００３９】
表１および図４に示した結果によれば、従来のドライエッチングではゲート形成直後のデバイスでは５０％程度もの大きな電流低下があったのに対して、本発明の方法でエッチングしたデバイスでは何れも１０％以内の電流低下に留まっている。また、従来方法でエッチングしたデバイスのドレイン電流Ｉｆｍａｘはアニールによっても９０％程度までしか回復しないのに対して、本発明によれば１００％のドレイン電流Ｉｆｍａｘの回復が認められる。
【００４０】
このように、本発明のドライエッチング方法によれば、ＳｉＮｘの保護膜をドライエッチングする際のＧａＮ半導体層へのダメージの発生を抑制し、高選択性、高異方性、低汚染性、および低ダメージ性を兼ね備えたドライエッチングが可能となり、これにより初期特性変動のないＧａＮ系ＨＥＭＴデバイスを実現することができる。
【実施例２】
【００４１】
本実施例では、本発明の方法を、ＡｌＧａＮ層上に設けたＧａＮの表面保護薄膜層のドライエッチングに適用した例について説明する。
【００４２】
図５は、本実施例で対象とされるＧａＮ系ＨＥＭＴデバイスの構成、およびこのデバイスに従来方法のドライエッチングを施した場合の衝撃欠陥の発生の様子を説明するための断面図である。
【００４３】
このデバイスは、ＳｉＣ、サファイヤ、もしくはＧａＮの基板５１上に、ＧａＮの電子走行層５２と、ｎ型ＡｌＧａＮの電子供給層５３とが順次積層され、さらに電子供給層５３上にはｎ型ＧａＮの表面保護薄膜層５４とソース５５およびドレイン５６が設けられている。そして、これらの表面保護薄膜層５４とソース５５とドレイン５６は、ドライエッチングによりゲート形成する際のマスクとしての役割を担う窓材５７により被覆されている。窓材５７は開口部（窓）を備えており、この開口部からエッチングイオンを入射させてこの領域の表面保護薄膜層５４をドライエッチングすることによりゲート形成領域を設けて図５に示した構造のＧａＮ系ＨＥＭＴデバイスが形成される。
【００４４】
このデバイスも、ソース５５から注入された電子がゲート下部のチャネル領域に相当する電子走行層５２中をドリフトしてドレイン５６へと流れることで動作するが、従来のドライエッチング方法で表面保護薄膜層５４のエッチングを行うと、図５中に示したｎ型ＡｌＧａＮ電子供給層５３の表面領域にエッチングイオンの衝撃によって結晶中に物理的な欠陥が生じて高抵抗化するために、チャネル領域におけるポテンシャル分布が本来のものとは異なる分布となって電流低下を引き起こす。そこで、本実施例においては、窓材５７の開口部からｎ型ＧａＮの表面保護薄膜層５４の一部領域を上述した２段階のプロセスによりエッチングし、高速エッチングの第１のステップでドライエッチングの高選択性と高異方性を確保するとともに、低速エッチングの第２のステップで表面保護薄膜層５４に接して設けられている電子供給層５３に対する低汚染性と低ダメージ性を確保することとしている。
【００４５】
図６は、本実施例のドライエッチングの具体的なプロセス例を説明するための図で、ＳＦ６またはＮＦ３のフッ素系ガスと、ＳｉＣｌ４、ＢＣｌ３、またはＣｌ２の何れかの塩素系ガスとの混合ガスを用いてエッチングを実行する。
【００４６】
先ず、ｎ型ＧａＮの厚み１００ｎｍの表面保護薄膜層５４の上に開口部（窓）を有する窓材５７を設ける（図６（ａ））。高密度プラズマ形成投入電力を３００Ｗ、バイアス電力を０．１Ｗ／ｃｍ２とし、この開口部からエッチングイオンを入射して表面保護薄膜層５４を深さ方向にエッチングして概ね３０ｎｍの表面保護薄膜層５４を残して第１のプロセスを終了する（図６（ｂ））。次に、高密度プラズマ形成投入電力を１００Ｗ、バイアス電力を０．０３Ｗ／ｃｍ２としてエッチングイオンのエネルギを低めた状態で第２のプロセスを実行し、開口部に残存していた表面保護薄膜層５４を全てエッチングすることでその下のｎ型ＡｌＧａＮの電子供給層５３表面を露出させてゲート領域を形成する（図６（ｃ））。
【００４７】
表２および図７は、このような２段階のＩＣＰエッチングを施したデバイスと従来の反応性イオンエッチング（ＲＩＥ）を施したデバイスとの最大ドレイン電流Ｉｆｍａｘを比較した結果を纏めたものである。なお、これらのドレイン電流は、ゲート−ソース間電圧Ｖｇｓを０Ｖ、ドレイン−ソース間電圧Ｖｄｓを５０Ｖとして測定した結果である。
【００４８】
【表２】
2005317684.tif 000004
ここでは、図６のエッチングによりダメージがｎ型ＡｌＧａＮの電子供給層５３に入らなかった場合のドレイン電流Ｉｆｍａｘ値を１００％（ゲート形成前の２端子飽和電流の測定値）として規格化し、この値に対するゲート形成直後（ドライエッチング後の通電なし）および３５０℃でのアニール後のドレイン電流Ｉｆｍａｘを評価している。
【００４９】
これらの結果によれば、従来のドライエッチングではゲート形成直後のデバイスでは１４〜２７％程度もの極めて大きな電流低下があったのに対して、本発明の方法でエッチングしたデバイスでは何れも１０％以内の電流低下に留まっている。また、従来方法でエッチングしたデバイスのドレイン電流Ｉｆｍａｘはアニールによっても９０％程度までしか回復しないのに対して、本発明によれば１００％のドレイン電流Ｉｆｍａｘの回復が認められる。
【００５０】
このように、本発明のドライエッチング方法によれば、ＧａＮの表面保護薄膜層をドライエッチングする際のＡｌＧａＮ層へのダメージの発生を抑制し、高選択性、高異方性、低汚染性、および低ダメージ性を兼ね備えたドライエッチングが可能となり、これにより初期特性変動のないＧａＮ系ＨＥＭＴデバイスを実現することができる。
【実施例３】
【００５１】
本実施例では、本発明の方法を、ＳｉＣ基板上に設けたＧａＮ系の面発光レーザ（ＶＣＳＥＬ：Vertical-Cavity Surface-Emitting Laser）の裏面ＳｉＣ基板のドライエッチングに適用した例について説明する。
【００５２】
図８は、本実施例で対象とされるＧａＮ系ＶＣＳＥＬデバイスの構成、およびこのデバイスに従来方法のドライエッチングを施した場合の衝撃欠陥の発生の様子を説明するための断面図で、この図において、８０は図示しないＳｉＣ基板上に設けられたＧａＮ厚膜層、８１はＧａＮ系のバッファ層、８２はｎ型ＧａＮ層、８３は量子井戸構造のキャビティであるＩｎＧａＮ層、８４は電流制御層であるＡｌＧａＮ層、８５はｐ型ＧａＮのコンタクト層、８６ａはｐ型オーミック電極、８６ｂはｎ型オーミック電極、８７はＳｉＮ保護層、８８はポリイミド膜、そして８９は配線材料である。
【００５３】
ｐ型オーミック電極８６ａとｎ型オーミック電極８６ｂにバイアスが印加されｐ型オーミック電極８６ａからキャリアが注入されると、このキャリアはｐ型ＧａＮ層８５、ＡｌＧａＮ層８４、ＩｎＧａＮ層８３、ｎ型ＧａＮ層８２中をドリフトして基板８０裏面に形成されたｎ型オーミック電極８６ｂに流れ込む。このとき、量子井戸構造のＩｎＧａＮ層８３からは量子効果に基づく電子正孔対の再結合により発光が生じ、この光が上方向から取り出される。
【００５４】
しかし、従来のドライエッチング方法でＧａＮ厚膜層８０裏面のＳｉＣ基板をエッチングにより除去しようとすると、図８中に示したＧａＮ厚膜層８０の裏面領域にエッチングイオンの衝撃によって結晶中に物理的な欠陥が生じて高抵抗化するために発光強度が低下してしまう。そこで、本実施例においては、ＧａＮ厚膜層８０裏面のＳｉＣ基板を上述した２段階のプロセスによりエッチングにより除去することでＧａＮ厚膜層８０の裏面領域へのダメージを低減させることとしている。
【００５５】
図９は、本実施例のドライエッチングの具体的なプロセス例を説明するための図で、ＳＦ６またはＮＦ３のフッ素系ガスと、ＳｉＣｌ４、ＢＣｌ３、またはＣｌ２の何れかの塩素系ガスとの混合ガスを用いてエッチングを実行する。
【００５６】
先ず、図８に図示したＶＣＳＥＬ９１を形成した厚み３３０μｍのＳｉＣ基板９２をガラス基板９３上にワックス９４で接着する。このとき、ＶＣＳＥＬ９１とガラス基板９３とが対向するように接着されて、ＳｉＣ基板９２のみがドライエッチングされることとなる（図９（ａ））。
【００５７】
次に、高密度プラズマ形成投入電力を６００Ｗ、バイアス電力を０．５Ｗ／ｃｍ２とし、ＳｉＣ基板９１の裏面からエッチングイオンを入射して３００μｍ程度をエッチングして概ね３０μｍのＳｉＣ層９２ａを残して第１のプロセスを終了する（図９（ｂ））。次に、高密度プラズマ形成投入電力を３００Ｗ、バイアス電力を０．１Ｗ／ｃｍ２としてエッチングイオンのエネルギを低めた状態で第２のプロセスを実行し、残存していたＳｉＣ層９２ａを全てエッチングする（図９（ｃ））。
【００５８】
表３および図１０は、このような２段階のＩＣＰエッチングを施した後にＧａＮ厚膜層上にｎ型電極を形成したＧａＮ系ＶＣＳＥＬデバイスと従来の反応性イオンエッチング（ＲＩＥ）を施したデバイスとの発光強度（全光束量）を比較した結果を纏めたものである。なお、このときの駆動電流は７０ｍＡである。
【００５９】
【表３】
2005317684.tif 000005
ここでは、図９のエッチングによりダメージがＶＣＳＥＬ９１に入らなかった場合の全光束量を１００％として規格化し、この値に対する各デバイスの全光束量を評価している。
【００６０】
これらの結果によれば、従来のドライエッチングでは１０％程度の発光強度の低下があったのに対して、本発明の方法でエッチングしたデバイスでは何れも１％程度の強度低下に留まっている。
【００６１】
このように、本発明のドライエッチング方法によれば、ＳｉＣ基板をドライエッチングする際のＧａＮ厚膜層へのダメージの発生を抑制し、これにより実質的な発光強度の低下のないＧａＮ系ＶＣＳＥＬデバイスを実現することができる。
【実施例４】
【００６２】
本実施例では、本発明の方法をＳｉＣ−ＭＥＳＦＥＴに適用した例について説明する。
【００６３】
図１１は、本実施例で対象とされるＳｉＣ−ＭＥＳＦＥＴデバイスの構成、およびこのデバイスに従来方法のドライエッチングを施した場合の衝撃欠陥の発生の様子を説明するための断面図である。
【００６４】
このデバイスは、半絶縁性のＳｉＣ基板１１１上に、ｐ型のＳｉＣバッファ１１２とｎ型のＳｉＣチャネル層１１３とが順次積層され、ＳｉＣチャネル層１１３上にはＳｉＯ２またはＳｉＮｘの保護膜１１４とソース１１５およびドレイン１１６が設けられている。そして、これらの保護膜１１４とソース１１５とドレイン１１６は、ドライエッチングによりゲート形成する際のマスクとしての役割を担う窓材１１７により被覆されている。窓材１１７は開口部（窓）を備えており、この開口部からエッチングイオンを入射させてこの領域の保護膜１１４をドライエッチングすることによりゲート形成領域を設けて図１１に示した構造のＳｉＣ−ＭＥＳＦＥＴデバイスが形成される。
【００６５】
従来のドライエッチング方法で保護膜１１４のエッチングを行うと、図１１中に示したｎ型ＳｉＣチャネル層１１３の表面領域にエッチングイオンの衝撃によって結晶中に物理的な欠陥が生じて高抵抗化するために、チャネル領域におけるポテンシャル分布が本来のものとは異なる分布となって電流低下を引き起こす。そこで、上述した２段階のプロセスにより保護膜１１４をエッチングしてｎ型ＳｉＣチャネル層への衝撃欠陥の発生を抑制することとしている。
【００６６】
図１２は、本実施例のドライエッチングの具体的なプロセス例を説明するための図で、ＳＦ６またはＮＦ３のフッ素系ガスと、ＳｉＣｌ４、ＢＣｌ３、またはＣｌ２の何れかの塩素系ガスとの混合ガスを用いてエッチングを実行する。
【００６７】
先ず、厚み１００ｎｍの保護膜１１４の上に開口部（窓）を有する窓材１１７を設ける（図１２（ａ））。高密度プラズマ形成投入電力を３００Ｗ、バイアス電力を０．１Ｗ／ｃｍ２とし、この開口部からエッチングイオンを入射して保護膜１１４を深さ方向にエッチングして概ね３０ｎｍの保護膜を残して第１のプロセスを終了する（図１２（ｂ））。次に、高密度プラズマ形成投入電力を１００Ｗ、バイアス電力を０．０３Ｗ／ｃｍ２としてエッチングイオンのエネルギを低めた状態で第２のプロセスを実行し、開口部に残存していた保護膜１１４を全てエッチングすることでその下のｎ型ＳｉＣチャネル層１１３表面を露出させてゲート領域を形成する（図１２（ｃ））。
【００６８】
本発明のドライエッチング方法によれば、ＳｉＣ−ＭＥＳＦＥＴデバイスを作製する際の高選択性、高異方性、低汚染性、および低ダメージ性を兼ね備えたドライエッチングが可能となり、これにより初期特性変動のないＳｉＣ−ＭＥＳＦＥＴデバイスを実現することができる。
【産業上の利用可能性】
【００６９】
本発明によれば、ＧａＮ系半導体層へのドライエッチング時のダメージの発生を抑制し、高選択性、高異方性、低汚染性、および低ダメージ性を兼ね備えたドライエッチング方法を提供し、これにより初期特性変動や通電劣化のないＧａＮ系半導体装置を実現することが可能となる。
【図面の簡単な説明】
【００７０】
【図１】本発明のドライエッチングのプロセスを説明するための概念図である。
【図２】実施例１で対象とされるＧａＮ系ＨＥＭＴデバイスの構成、およびこのデバイスに従来方法のドライエッチングを施した場合の衝撃欠陥の発生の様子を説明するための断面図である。
【図３】実施例１のドライエッチングの具体的なプロセス例を説明するための図である。
【図４】２段階のＩＣＰエッチングを施したデバイスと従来の反応性イオンエッチング（ＲＩＥ）を施したデバイスとのドレイン電流Ｉｆｍａｘを比較した結果を説明するための図である。
【図５】実施例２で対象とされるＧａＮ系ＨＥＭＴデバイスの構成、およびこのデバイスに従来方法のドライエッチングを施した場合の衝撃欠陥の発生の様子を説明するための断面図である。
【図６】実施例２のドライエッチングの具体的なプロセス例を説明するための図である。
【図７】２段階のＩＣＰエッチングを施したデバイスと従来の反応性イオンエッチング（ＲＩＥ）を施したデバイスとのドレイン電流Ｉｆｍａｘを比較した結果を説明するための図である。
【図８】実施例３で対象とされるＧａＮ系ＶＣＳＥＬデバイスの構成、およびこのデバイスに従来方法のドライエッチングを施した場合の衝撃欠陥の発生の様子を説明するための断面図である。
【図９】実施例３のドライエッチングの具体的なプロセス例を説明するための図である。
【図１０】２段階のＩＣＰエッチングを施した後にＧａＮ厚膜層上にｎ型電極を形成したＧａＮ系ＶＣＳＥＬデバイスと従来の反応性イオンエッチング（ＲＩＥ）を施したデバイスとの発光強度（全光束量）を比較した結果を説明するための図である。
【図１１】実施例４で対象とされるＳｉＣ−ＭＥＳＦＥＴデバイスの構成、およびこのデバイスに従来方法のドライエッチングを施した場合の衝撃欠陥の発生の様子を説明するための断面図である。
【図１２】実施例４のドライエッチングの具体的なプロセス例を説明するための図である。
【符号の説明】
【００７１】
１１  ＧａＮ系半導体層
１２  エッチング層
１３  マスク
２１、５１  基板
２２、５２  電子走行層
２３、５３  電子供給層
２４、５４  表面保護薄膜層
２５、１１４  保護膜
２６、５５、１１５  ソース
２７、５６、１１６  ドレイン
２８、５７、１１７  窓材
８０  ＧａＮ厚膜層
８１  ＧａＮ系のバッファ層
８２  ｎ型ＧａＮ層
８３  量子井戸構造のキャビティであるＩｎＧａＮ層
８４  電流制御層であるＡｌＧａＮ層
８５  ｐ型ＧａＮのコンタクト層
８６ａ  ｐ型オーミック電極
８６ｂ  ｎ型オーミック電極
８７  ＳｉＮ保護層
８８  ポリイミド膜
８９  配線材料
１１１  半絶縁性のＳｉＣ基板
１１２  ｐ型のＳｉＣバッファ
１１３  ｎ型のＳｉＣチャネル層
【図１】
2005317684.tif 000006
【図２】
2005317684.tif 000007
【図３】
2005317684.tif 000008
【図４】
2005317684.tif 000009
【図５】
2005317684.tif 000010
【図６】
2005317684.tif 000011
【図７】
2005317684.tif 000012
【図８】
2005317684.tif 000013
【図９】
2005317684.tif 000014
【図１０】
2005317684.tif 000015
【図１１】
2005317684.tif 000016
【図１２】
2005317684.tif 000017
【手続補正書】
【提出日】平成17年5月19日(2005.5.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
ＧａＮ系半導体層あるいはＳｉＣ層の表面を被覆するエッチング層のドライエッチング方法であって、
前記エッチング層を所望の厚みだけ残存させてプラズマエッチングする第１のステップと、
前記エッチング層の残余部を、前記第１のステップよりも低エネルギ印加されたプラズマでエッチングして前記ＧａＮ系半導体層表面あるいはＳｉＣ層を露出させる第２のステップと、を備えていることを特徴とするドライエッチング方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明は、かかる課題を解決するために、請求項１に記載の発明は、ＧａＮ系半導体層あるいはＳｉＣ層の表面を被覆するエッチング層のドライエッチング方法であって、前記エッチング層を所望の厚みだけ残存させてプラズマエッチングする第１のステップと、前記エッチング層の残余部を、前記第１のステップよりも低エネルギ印加されたプラズマでエッチングして前記ＧａＮ系半導体層表面あるいはＳｉＣ層を露出させる第２のステップと、を備えていることを特徴とする。