(57)【要約】【課題】  本発明の目的は、リフト−オフ工程の効率を向上させることができる表示素子用薄膜トランジスター母基板およびその製造方法を提供することにある。【解決手段】  本発明の薄膜トランジスター母基板３１０は、薄膜トランジスターアレーが形成された多数のアレー領域と、多数のアレー領域間のダミー領域と、ダミー領域のうちダミーシーリング材３０６が塗布されるダミーシーリグ領域に絶縁膜を貫通して形成されたマルチホール３４１と、ダミー領域のうちダミーシーリング領域の外郭領域に絶縁膜を貫通して形成された開口部３３８を備えている。【選択図】  図９
2005346091.tif 000002
【特許請求の範囲】
【請求項１】
基板と、その基板上に形成された多数のアレー領域と、その多数のアレー領域間の前記基板上に形成された少なくとも一つのダミー領域と、前記少なくとも一つのダミー領域内で絶縁膜を貫通して形成された少なくとも一つの開口部と、前記少なくとも一つの開口部内に配置された少なくとも一つの支持部を備えることを特徴とする液晶表示装置。
【請求項２】
前記開口部内に形成された透明導電膜を更に備えることを特徴とする請求項1記載の液晶表示装置。
【請求項３】
前記絶縁膜は、ゲート絶縁膜および保護膜を含むことを特徴とする請求項1記載の液晶表示装置。
【請求項４】
前記少なくとも一つの支持部は絶縁物質で形成されたことを特徴とする請求項1記載の液晶表示装置。
【請求項５】
前記少なくとも一つの支持部は、ゲート絶縁膜および保護膜を含むことを特徴とする請求項1記載の液晶表示装置。
【請求項６】
前記少なくとも一つの支持部上に形成されたダミーシーリング材パターンを更に備えることを特徴とする請求項1記載の液晶表示装置。
【請求項７】
前記少なくとも一つの支持部は、前記絶縁膜を貫通するマルチホールを含むことを特徴とする請求項1記載の液晶表示装置。
【請求項８】
前記マルチホールは、前記少なくとも一つの支持部上に形成されるダミーシーリング材パターンの幅より狭い線幅を有することを特徴とする請求項7記載の液晶表示装置。
【請求項９】
前記開口部およびマルチホール内に形成された透明導電膜を更に備えることを特徴とする請求項7記載の液晶表示装置。
【請求項１０】
前記アレー領域は、それぞれ多数の薄膜トランジスターを含むことを特徴とする請求項1記載の液晶表示装置。
【請求項１１】
第１基板上に少なくとも一つのダミー領域を間に置き多数のアレー領域を形成する段階と、前記第1基板上に絶縁膜を形成する段階と、前記少なくとも一つのダミー領域内で前記絶縁膜の一部を貫通する少なくとも一つの開口部を形成する段階と、前記少なくとも一つの開口部内に少なくとも一つの支持部を形成する段階と、を含むことを特徴とする液晶表示装置の製造方法。
【請求項１２】
前記少なくとも一つの開口部および前記少なくとも一つの支持部は、同時に形成されることを特徴とする請求項11記載の液晶表示装置の製造方法。
【請求項１３】
前記少なくとも一つの開口部および少なくとも一つの支持部を形成する、前記絶縁膜上にフォトレジストパターンを形成する段階と、前記フォトレジストパターンをマスクに利用して前記絶縁膜を蝕刻する段階と、前記フォトレジストパターン上に透明導電膜を形成する段階と、前記フォトレジストパターンおよびその上に形成された透明導電膜を除去する段階と、を含むことを特徴とする請求項12記載の液晶装置の製造方法。
【請求項１４】
前記絶縁膜を形成する段階は、ゲート絶縁膜を形成する段階と、保護膜を形成する段階と、を含むことを特徴とする請求項11記載の液晶表示装置の製造方法。
【請求項１５】
前記少なくとも一つの支持部は、絶縁物質で形成されたことを特徴とする請求項11記載の液晶表示装置の製造方法。
【請求項１６】
前記少なくとも一つの支持部は、ゲート絶縁膜および保護膜で形成されたことを特徴とする請求項15記載の液晶表示装置の製造方法。
【請求項１７】
前記第1基板と第2基板とを合着する段階を更に含むことを特徴とする請求項11記載の液晶表示装置の製造方法。
【請求項１８】
前記少なくとも一つの支持部にマルチホールを形成する段階を更に含むことを特徴とする請求項13記載の液晶表示装置の製造方法。
【請求項１９】
前記マルチホールは、前記少なくとも一つの開口部と共に形成することを特徴とする請求項18記載の液晶表示装置の製造方法。
【請求項２０】
前記開口部および前記マルチホール内には前記透明導電膜が残存することを特徴とする請求項19記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置およびその製造方法に関し、特に工程を単純化し得る液晶表示装置の薄膜トランジスター母基板およびその製造方法に関する。
【背景技術】
【０００２】
最近の情報化社会における液晶表示装置は、電界を利用して液晶の光透過率を調節することにより画像を表示するものである。これのために液晶表示装置は、複数の液晶セルがマトリックス形態で配列された液晶パネルと、液晶パネルを駆動するための駆動回路を備えている。
【０００３】
液晶パネルは、互いに対向する薄膜トランジスター基板およびカラーフィルター基板と、両基板の間に注入された液晶と、両基板間のセルギャップを維持させるスペーサーを備えている。
【０００４】
薄膜トランジスター基板は、複数のゲートラインおよびデータラインと、そのゲートラインとデータラインの交叉部毎にスイッチ素子で形成された薄膜トランジスターと、液晶セル単位で形成されて薄膜トランジスターに接続された画素電極と、それらの上に塗布された配向膜とで構成されている。ゲートラインとデータラインは、それぞれのパッド部を通じて駆動回路らから信号の供給を受ける。薄膜トランジスターは、ゲートラインに供給されるスキャン信号に応答してデータラインに供給される画素信号を画素電極に供給する。
【０００５】
カラーフィルター基板は、液晶セル単位で形成されたカラーフィルターと、カラーフィルター間の区分および外部光反射のためのブラックマトリックスと、液晶セルに共通的に基準電圧を供給する共通電極などと、それらの上に塗布される配向膜とで構成される。
【０００６】
液晶パネルは、薄膜トランジスター基板とカラーフィルター基板とを別途に製作して合着した後に液晶を注入し封じることにより完成される。
【０００７】
このような液晶パネルにおける薄膜トランジスター基板は、半導体工程を含むと共に多数のマスク工程を必要とすることにより製造工程が複雑であるため、液晶パネルの製造単価上昇の重要な原因になっている。これを解決するために、薄膜トランジスター基板はマスク工程数を減らす方向へ発展している。これは一つのマスク工程が薄膜蒸着工程、洗浄工程、フォトリソグラフィー工程、蝕刻工程、フォトレジスト剥離工程、検査工程などのような多くの工程を含んでいるためである。これにより、最近では薄膜トランジスター基板の標準マスク工程であった5マスク工程から一つのマスク工程を減らした4マスク工程が主流となっている。
【０００８】
図1は4マスク工程を採択した薄膜トランジスター基板を例示した平面図であり、図2は図1に図示された薄膜トランジスター基板をＩ−Ｉ'線に沿って切断して図示した断面図である。
【０００９】
図1および図2に図示された薄膜トランジスター基板は、下部基板42上にゲート絶縁膜44を間に置き交叉するように形成されたゲートライン2およびデータライン4と,その交叉部毎に形成された薄膜トランジスター6と,その交叉構造で設けられたセル領域に形成された画素電極18とを備えている。そして、薄膜トランジスター基板は、画素電極18とゲートライン2との重なる部分に形成されたストリッジキャパシター20と、ゲートライン2に接続されるゲートパッド部26と、データライン4に接続されるデータパッド部34とを備えている。
【００１０】
薄膜トランジスター6は、ゲートライン2に供給されるスキャン信号に応答してデータライン4に供給される画素信号が画素電極18に充填されて維持されるようにする。これのために、薄膜トランジスター6は、ゲートライン2に接続されたゲート電極8と、データライン4に接続されたソース電極10と、画素電極16に接続されたドレーン電極12と、ゲート電極8と重なりソース電極10とドレーン電極12との間にチャネルを形成する活性層14とを備えている。
【００１１】
このようにソース電極10およびドレーン電極12に重なりながら、ソース電極10とドレーン電極12との間のチャネル部を含む活性層14は、データライン4、データパッド下部電極36、ストリッジ電極22とも重なるように形成される。このような活性層14上には、データライン4、ソース電極10、ドレーン電極12、データパッド下部電極36、ストリッジ電極22とオーミック接触のためのオーミック接触層48とが更に形成される。
【００１２】
画素電極18は、保護膜50を貫通する第1コンタクトホール16を通じて薄膜トランジスター6のドレーン電極12と接続される。画素電極18は、充填された画素信号により図示されていない上部基板に形成される共通電極と電位差を発生させるようになる。この電位差により薄膜トランジスター基板と上部基板との間に位置する液晶が誘電異方性により回転するようになり、図示されていない光源から画素電極18を経由して入射される光を上部基板側へ透過させる。
【００１３】
ストリッジキャパシター20は、ゲートライン2と、ゲート絶縁膜44、活性層14およびオーミック接触層48を間に置き重なるストリッジ上部電極22と、そのストリッジ上部電極22と保護膜50とを間に置き重なると共にその保護膜50に形成された第2コンタクトホール24を経由して接続された画素電極22とで構成される。このようなストリッジキャパシター20は、画素電極18に充填された画素信号が次の画素信号が充填されるときまで安定的に維持されるようにする。
【００１４】
ゲートライン2は、ゲートパッド部26を通じてゲートドライバー(図示せず)と接続される。ゲートパッド部26は、ゲートライン2から延長されるゲート下部電極28と、ゲート絶縁膜44および保護膜50を貫通する第3コンタクトホール30を通じてゲート下部電極28に接続されたゲートパッド上部電極32とで構成される。
【００１５】
データライン4は、データパッド部34を通じてデータドライバー(図示せず)と接続される。データパッド部34は、データライン4から延長されるデータ下部電極36と、保護膜50を貫通する第4コンタクトホール38を通じてデータパッド36と接続されたデータパッド上部電極40とで構成される。
【００１６】
このような構成を有する薄膜トランジスター基板の製造方法である4マスク工程について、図3Ａ〜図3Ｄを参照しながら詳細に説明する。
【００１７】
図3Ａを参照すると、第1マスク工程を利用して下部基板42上に、ゲートライン2、ゲート電極8、およびゲートパッド下部電極28を含むゲート金属パターンが形成される。
【００１８】
詳細には、下部基板42上にスパッタリング方法などの蒸着方法によりゲート金属層が形成された後、第１マスクを利用したフォトリソグラフィー工程と蝕刻工程でゲート金属層がパターニングされることにより、ゲートライン2、ゲート電極8、およびゲートパッド下部電極28を含むゲート金属パターンが形成される。ゲート金属には、Mo、Al、Cr系金属などが単一層または二重層構造で利用される。
【００１９】
図3Ｂを参照すると、ゲート金属パターンが形成された下部基板42上にゲート絶縁膜44が塗布される。そして、第2マスク工程を利用してゲート絶縁膜44上に活性層14およびオーミック接触層48を含む半導体パターンと、データライン4、ソース電極10、ドレーン電極12、データパッド下部電極36、およびストリッジ電極22を含むソース／ドレーン金属パターンとが順次形成される。
【００２０】
詳細には、ゲート金属パターンが形成された下部基板42上に、PECVD、スパッタリングなどの蒸着方法によりゲート絶縁膜44、非晶質シリコン層、ｎ＋非晶質シリコン層、およびソース／ドレーン金属層が順次形成される。ここで、ゲート絶縁膜44の材料には、シリコン酸化物（SiOx）またはシリコン窒化物（SiNx）などの無機絶縁物質が利用される。ソース／ドレーン金属にはMo、Al、Cr系金属などが利用される。
【００２１】
続いて、ソース／ドレーン金属層上に第2マスクを利用したフォトリソグラフィー工程でフォトレジストパターンを形成する。この場合、第2マスクには、薄膜トランジスターのチャネル部に回折露光部を有する回折露光マスクを利用することにより、チャネル部のフォトレジストパターンが他のソース／ドレーンパターン部より低い高さを有するようにする。
【００２２】
続いて、フォトレジストパターンを利用した湿式蝕刻工程でソース／ドレーン金属層がパターニングされることにより、データライン4、ソース電極10、そのソース電極10と一体化されたドレーン電極12、およびストリッジ電極22を含むソース／ドレーン金属パターンが形成される。
【００２３】
その次に、同一のフォトレジストパターンを利用した乾式蝕刻工程でｎ＋非晶質シリコン層が同時にパターニングされることによりオーミック接触層48と活性層14とが形成される。
【００２４】
そして、アッシング工程によりチャネル部で相対的に低い高さを有するフォトレジストパターンが除去された後、乾式蝕刻工程でチャネル部のソース／ドレーン金属パターンおよびオーミック接触層48が蝕刻される。これによって、チャネル部の活性層14が露出されてソース電極10とドレーン電極12とが分離される。
【００２５】
続いて、ストリップ（剥離）工程でソース／ドレーンパターン部上に残っているフォトレジストパターンが除去される。
【００２６】
図3Ｃを参照すると、ソース／ドレーン金属パターンが形成されたゲート絶縁膜44上に、第3マスク工程を利用して第1〜第4コンタクトホール16,24,30,38を含む保護膜50が形成される。
【００２７】
詳細には、ソース／ドレーン金属パターンが形成されたゲート絶縁膜44上にPECVDなどの蒸着方法で保護膜50が全面形成される。続いて、保護膜50が第3マスクを利用したフォトリソグラフィー工程と蝕刻工程でパターニングされることにより、第1〜第4コンタクトホール16,24,30,38が形成される。
【００２８】
第1コンタクトホール16は保護膜50を貫通してドレーン電極12が露出されるように形成され、第2コンタクトホール24は保護膜50を貫通してストリッジ上部電極22が露出されるように形成される。第3コンタクトホール30は保護膜50およびゲート絶縁膜44を貫通してゲートパッド下部電極28が露出されるように形成される。第4コンタクトホール38は保護膜50を貫通してデータ上部電極36が露出されるように形成される。
【００２９】
保護膜50の材料には、ゲート絶縁膜44のような無機絶縁物質、誘電常数が小さいアクリル系有機化合物、BCBまたはPFCBなどのような有機絶縁物質が利用される。
【００３０】
図3Ｄを参照すると、第4マスク工程を利用して保護膜50上に、画素電極18、ゲートパッド上部電極32、およびデータパッド上部電極40を含む透明導電膜パターンが形成される。
【００３１】
保護膜50上にスパッタリングなどの蒸着方法で透明導電膜が塗布される。続いて、第4マスクを利用したフォトリソグラフィー工程と蝕刻工程で透明導電膜がパターニングされることにより、画素電極18、ゲートパッド上部電極32、およびデータパッド上部電極40を含む透明導電膜パターンが形成される。画素電極18は、第1コンタクトホール16を通じてドレーン電極12と電気的に接続され、第2コンタクトホール24を通じてゲートライン2と重なるストリッジ上部電極22と電気的に接続される。ゲートパッド上部電極32は、第3コンタクトホール30を通じてゲートパッド下部電極28と電気的に接続される。データパッド上部電極40は、第4コンタクトホール38を通じてデータ下部電極36と電気的に接続される。ここで,透明導電膜の材料にはインジウム錫酸化物(ITO)などが利用される。
【００３２】
このように、従来の薄膜トランジスター基板およびその製造方法は、4マスク工程で工程数を減らすと共にそれに比例する製造単価を節減し得るようになった。
【００３３】
延いては、本出願人は一つのマスク工程をもっと節減して3マスク工程で薄膜トランジスター基板を製造する方法を韓国特許出願第2002−88323号で提案している。このような3マスク工程を利用した薄膜トランジスター基板の製造方法は、コンタクトホール形成のためのフォトレジストパターン上に透明導電膜を全面塗布した後、そのフォトレジストパターンをリフト−オフ方法で除去することにより透明導電膜がパターニングされるようにする。この場合、リフト−オフ方法の効率を高めるためには、ストリッパー(Stripper)が透明導電膜が塗布されたフォトレジストパターンで充分に浸透し得るようストリッパー浸透経路が要求される。
【発明の開示】
【発明が解決しようとする課題】
【００３４】
従って、本発明の目的は、リフト−オフ工程の効率を向上し得る液晶表示装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００３５】
上記目的を達成するために、本発明の実施例による液晶表示装置は、基板と、その基板上に形成された多数のアレー領域と、その多数のアレー領域間の基板上に形成された少なくとも一つのダミー領域と、その少なくとも一つのダミー領域内で絶縁膜を貫通して形成された少なくとも一つの開口部と、その少なくとも一つの開口部内に配置された少なくとも一つの支持部とを備える。
【００３６】
また、開口部内に形成された透明導電層を更に備える。
【００３７】
また、絶縁膜はゲート絶縁膜および保護膜を含む。
【００３８】
また、少なくとも一つの支持部は絶縁物質で形成される。
【００３９】
また、少なくとも一つの支持部はゲート絶縁膜および保護膜を含む。
【００４０】
また、少なくとも一つの支持部上に形成されたダミーシーリング材を更に備える。
【００４１】
また、少なくとも一つの支持部は一定の間隔を有するマルチホールを備える。
【００４２】
また、一定の間隔は少なくとも一つの支持部上に形成されるダミーシーリング材の幅より狭く設定される。
【００４３】
また、開口部およびマルチホール内に形成された透明導電膜を更に備える。  
【００４４】
また、多数のアレー領域は、それぞれ多数の薄膜トランジスターを含む。
【００４５】
そして、本発明の実施例による液晶表示装置の製造方法は、第１基板上に少なくとも一つのダミー領域を間に置き多数のアレー領域を形成する段階と、第1基板上に絶縁膜を形成する段階と、少なくとも一つのダミー領域内で絶縁膜の一部を貫通する少なくとも一つの開口部を形成する段階と、少なくとも一つの開口部内に少なくとも一つの支持部を形成する段階とを含む。
【００４６】
また、少なくとも一つの開口部と少なくとも一つの支持部とは同時に形成される。
【００４７】
また、少なくとも一つの開口部および少なくとも一つの支持部を形成する、絶縁膜上にフォトレジストパターンを形成する段階と、フォトレジストパターンをマスクに利用して絶縁膜を蝕刻する段階と、フォトレジストパターン上に透明導電膜を形成する段階と、フォトレジストパターンおよびその上に形成された透明導電膜を除去する段階とを含む。
【００４８】
また、絶縁膜を形成する段階は、ゲート絶縁膜を形成する段階と、保護膜を形成する段階とを含む。
【００４９】
また、少なくとも一つの支持部は絶縁物質で形成される。
【００５０】
また、本発明の液晶表示装置の製造方法は、第1基板と第2基板とを合着する段階を更に含む。
【００５１】
また、本発明の液晶表示装置の製造方法は、少なくとも一つの支持部にマルチホールを形成する段階を更に含む。
【００５２】
また、マルチホールは少なくとも一つの開口部と共に形成される。
【００５３】
また、開口部およびマルチホール内には透明導電膜が残存するようになる。
【発明の効果】
【００５４】
本発明による液晶表示パネルおよびその製造方法は、液晶高分子前駆体物質をソフトモールドで加圧成型してスペーサーおよび平坦化層を形成することにより、露光および現象工程が省略され、露光装備などの高価装備が不要になる。これによって、製造工程が単純化され費用が節減される。
【発明を実施するための最良の形態】
【００５５】
以下、本発明の実施例を示した図4Ａ〜図10Ｄを参照して詳細に説明する。
【００５６】
先ず、本出願人は3マスクを利用した薄膜トランジスター基板の製造方法に利用されたリフト−オフ工程の効率を向上させるために韓国特許出願第2003−74138号(以下、「先願発明」という。)で、次の図４Ａ〜図５Ｃに図示された通り、配線の上および間にストリッパー浸透経路を形成する方法を提案した。
【００５７】
図４Ａおよび図４Ｂは、薄膜トランジスター基板の表示領域のうち１画素領域と、非表示領域のうちラインオングラス(以下、「LOG」という。；Line  On  Glass)領域の断面構造を図示したものである。
【００５８】
図４Ａに図示された薄膜トランジスター基板は、ゲートライン102とデータライン104との交叉で定義された画素領域に形成された薄膜トランジスター100および画素電極118、ストリッジキャパシター120とを備える。
【００５９】
薄膜トランジスター106は、ゲートライン102と接続されたゲート電極108、データライン104と接続されたソース電極110、そのソース電極１１０と向かい合う画素電極118と接続されたドレーン電極112、ゲート絶縁膜144を間に置きゲート電極108と重なりソース電極110およびドレーン電極112の間にチャネルを形成する活性層114、ソース電極110およびドレーン電極112と活性層１１４との間に形成されたオーミック接触層146とを備える。
【００６０】
画素電極118は、画素領域で保護膜150およびゲート絶縁膜144を貫通する画素ホール100内に形成され、その画素ホール105を通じて露出されたドレーン電極112と側面接続される。
【００６１】
ストリッジキャパシター120は、ゲートライン102とゲート絶縁膜144とを間に置き重なる第1および第2ストリッジ上部電極122,125を備える。第1ストリッジ上部電極122は画素電極118と側面接続される。第2ストリッジ上部電極125は、ゲートライン102上で、オーミック接触層146、活性層114、および第1ストリッジ上部電極122を貫通する第1コンタクトホール124内に形成されて第1ストリッジ上部電極122と側面接続される。
【００６２】
図4Ｂに図示されたLOG領域に形成された多数のLOG型信号ライン212は、データドライバーが実装されたデータテープキャリアパッケージ(以下、「TCP」という。)を通じて供給されるゲート制御信号および電源信号をゲートドライバーが実装されたゲートTＣPに供給する役割をする。また、LOG領域にはLOG型信号ライン210の上および間に、ストリッパーの浸透経路として形成されたスリット214,216が更に形成される。このようなスリット214,216は保護膜324およびゲート絶縁膜322を貫通して形成され、リフト−オフ工程上ダミー透明導電パターン213,215が残存するようになる。
【００６３】
図5Ａ〜図5Ｃは、図4Ａと図4Ｂに図示された薄膜トランジスター基板の第3マスク工程を具体的に説明するための断面図である。
【００６４】
図5Ａを参照すると、ソース／ドレーンパターンが形成されたゲート絶縁膜144上に保護膜150が全面形成され、その保護膜150上にフォトレジストパターン152が形成される。
【００６５】
第1マスク工程で基板142上に、ゲートライン102、ゲート電極108、およびLOG型信号ライン210などを含むゲートパターンが形成される。そして、第2マスク工程でゲートパターンを覆うゲート絶縁膜144、活性層114、オーミック接触層146、データライン104、ソース電極110、ドレーン電極112、および第1ストリッジ上部電極122などを含むソース／ドレーンパターンが形成される。
【００６６】
そして、ソース／ドレーンパターンを覆う保護膜150が形成され、その保護膜150上に第3マスクを利用したフォトリソグラフィー工程で保護膜150およびゲート絶縁膜144パターニングのためのフォトレジストパターン152が形成される。
【００６７】
続いて、フォトレジストパターン102をマスクを利用した蝕刻工程で、図5Ｂに図示された通り、保護膜150およびゲート絶縁膜144を貫通する画素ホール100およびスリット214,216と保護膜150から活性層114まで貫通する第1コンタクトホール124が形成される。
【００６８】
その次に、図5Ｃに図示された通り、フォトレジストパターン152を覆う透明導電膜154が全面形成され、フォトレジストパターン152を除去するリフト−オフ工程で、図5Ｄに図示された通り、画素電極118、第2ストリッジ上部電極125、ダミー透明導電パターン213,215が形成される。この際、フォトレジストパターン152が除去された領域に形成された画素ホール100、第1コンタクトホール124、およびスリット214.216はストリッパー浸透経路Ａに利用され、これを通じてフォトレジストパターン152と保護膜150の境部に多くのストリッパーが浸透することにより、透明導電膜154が覆われたフォトレジストパターン152は保護膜150から容易に分離されることができるようになる。これは保護膜150の過蝕刻でフォトレジストパターン152のエッジ部が保護膜150のエッジ部より突出した形態を有するようにする場合、そのフォトレジストパターン152のエッジ部で透明導電膜154がオープンされてストリッパーが容易に浸透することができるからである。
【００６９】
このように、先願発明は薄膜トランジスター基板の非表示領域にフォトレジストパターンが除去された多数のスリット、即ち、ストリッパー浸透経路を形成してリフト−オフ能力を向上させるようになる。
【００７０】
延いては、本発明はリフト−オフ能力を一層向上させるために不要なフォトレジストパターンを最大限除去しようとする。
【００７１】
以下,図6〜図10Ｄを参照して本発明の望ましい実施例について詳細に説明する。
【００７２】
図6は多数の液晶パネルユニットを含む本発明の第１実施例における初期パネルを概略的に図示した平面図であり、図7は図6に図示された初期パネルをII−II’線に沿って切断して図示した断面図である。
【００７３】
図6および図7に図示された初期パネル300は、液晶パネルユニット302を含むように形成される。言い換えると、初期パネル300は多数の液晶パネルユニット302に該当する薄膜トランジスターアレーが形成された薄膜トランジスター母基板310と、多数のカラーフィルターアレーが形成されたカラーフィルター母基板320とが液晶層を間に置き合着されて形成される。この際、薄膜トランジスター母基板310と、カラーフィルター母基板320とは、各液晶パネルユニット302の周辺部に沿って塗布されたメーンシーリング材304を通じて合着される。また、液晶パネルユニット304の間のダミー領域にはダミーシーリング材306が更に塗布され、薄膜トランジスター母基板310とカラーフィルター母基板とが一定のセルギャップＣＡを維持することができるようになる。言い換えると、薄膜トランジスター母基板310とカラーフィルター母基板320とは、それぞれのアレー領域内に形成されたスペーサー322およびメーンシーリング材304と、ダミー領域に形成されたダミーシーリング材306とにより一定のセルギャップを維持することができるようになる。
【００７４】
ここで、薄膜トランジスター母基板310は、前述した通り、リフト−オフ工程を利用した3マスク工程で形成される。この際、リフト−オフ能力を向上させるために保護膜316パターニング時に利用されるフォトレジストパターンをダミー領域から除去してもっと多くのストリッパー浸透経路を形成するようになる。その結果、ダミー領域には保護膜316およびゲート絶縁膜314が広い面積で除去された開口部318が一体化されて形成され、この開口部318にはリフト−オフ工程の特性上ダミー透明導電パターン330が残存するようになる。
【００７５】
ところで、このように保護幕316およびゲート絶縁膜314が除去されたダミー領域の開口部318にダミーシーリング材306が塗布されることにより、メーンシーリグ材304が塗布されたアレー領域と段差を有するようになる。このようなダミー領域とアレー領域の段差による薄膜トランジスター母基板310とカラーフィルター母基板320との合着およびホットプレス(加熱及び加圧)時にダミーシーリング材306が荷重を受けるようになることにより、図7に点線で図示された通り、アレー領域のセルギャップが増加してセルギャップが不均一になる現象が発生するようになる。
【００７６】
このような問題点を解決するために、本発明の第2実施例による薄膜トランジスター母基板およびその製造方法は、図8および図9に図示された通り、ダミー領域のダミーシーリング領域に支持部340を形成する。支持部340はゲート絶縁膜314および保護膜316が積層された構造で形成される。そして、支持部340内には一定の間隔、例えば、ダミーシーリング剤306の幅より狭い線幅を有するマルチホール341が形成される。このようにマルチホール341を有する支持部340がダミーシーリング材306の下に位置することにより、メーンシーリング材304が塗布されたアレー領域との段差を防止することができるようになる。これによって、アレー領域とダミー領域の段差によるセルギャップ変形を防止することができる。
【００７７】
そして、ダミー領域で支持部340が形成されたダミーシーリング領域の外郭領域にはフォトレジストパターンを除去するために保護膜316およびゲート絶縁膜314を貫通する開口部338が一体化されて形成される。このような開口部338と支持部340のマルチホール341内にはリフト−オフ特性上ダミー透明導電パターン330が残存する。
【００７８】
図10Ａ〜図10Ｄは、図9に図示された薄膜トランジスター母基板310の製造方法のうち第3マスク工程を具体的に説明するための断面図である。
【００７９】
図10Ａを参照すると、ゲート絶縁膜314上に保護膜316が全面形成され、その保護膜316上に第3マスクを利用したフォトリソグラフィー工程でフォトレジストパターン352が形成される。
【００８０】
続いて、フォトレジストパターン352をマスクを利用した蝕刻工程で、図10Ｂに図示された通り、保護膜316およびゲート絶縁膜314を貫通する開口部338とマルチホール341とを形成する。これによって、ダミー領域のうちダミーシーリング材が塗布されるダミーシーリング領域には、マルチホール341を有する支持部340がゲート絶縁膜314および保護膜316が積層された構造で形成される。
【００８１】
その次に、図10Ｃに図示された通り、フォトレジストパターン352を覆う透明導電膜354が全面形成され、フォトレジストパターン352を除去するリフト−オフ工程で、図10Ｄに図示された通り、保護膜316およびゲート絶縁膜314を貫通するマルチホール341と開口部338との内側にはダミー透明導電パターン330が残存するようになる。
【００８２】
そして、本発明の薄膜トランジスター母基板310は後続工程で、図9の通り、支持部340が形成された領域にダミーシーリング材306が、アレー領域の周辺部にメーンシーリング材304が塗布された後、カラーフィルター母基板320と合着される。
【００８３】
前述の通り、本発明による液晶表示装置およびその製造方法は、アレー領域間のダミー領域でフォトレジストパターンを除去して、保護膜およびゲート絶縁膜を貫通する相対的に広い面積の開口部を形成してストリッパー浸透経路を拡大することにより、リフト−オフ能力を向上させることができるようになる。
【００８４】
特に、本発明による液晶表示装置およびその製造方法は、ダミー領域のうちダミーシーリング材が塗布されるダミーシーリング領域には支持部を形成してメーンシーリング材が塗布されるアレー領域との段差を防止することにより、その段差によるセルギャップの変化を防止することができるようになる。
【００８５】
以上説明した内容により、当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更および修正が可能であるのを分るであろう。従って、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限定されるのではなく特許請求の範囲により定められるべきである。
【図面の簡単な説明】
【００８６】
【図１】関連技術の薄膜トランジスター基板を部分的に図示した平面図である。
【図２】図１に図示された薄膜トランジスター基板をＩ−Ｉ’線に沿って切断して図示した断面図である。
【図３Ａ】図２に図示された薄膜トランジスター基板の製造方法を段階的に図示した断面図である。
【図３Ｂ】図２に図示された薄膜トランジスター基板の製造方法を段階的に図示した断面図である。
【図３Ｃ】図２に図示された薄膜トランジスター基板の製造方法を段階的に図示した断面図である。
【図３Ｄ】図２に図示された薄膜トランジスター基板の製造方法を段階的に図示した断面図である。
【図４Ａ】先願発明の薄膜トランジスター基板の１画素領域と周辺領域を図示した断面図である。
【図４Ｂ】先願発明の薄膜トランジスター基板の１画素領域と周辺領域を図示した断面図である。
【図５Ａ】図4Ａおよび図4Ｂに図示された薄膜トランジスター基板の第3マスク工程を具体的に説明するための断面図である。
【図５Ｂ】図4Ａおよび図4Ｂに図示された薄膜トランジスター基板の第3マスク工程を具体的に説明するための断面図である。
【図５Ｃ】図4Ａおよび図4Ｂに図示された薄膜トランジスター基板の第3マスク工程を具体的に説明するための断面図である。
【図５Ｄ】図4Ａおよび図4Ｂに図示された薄膜トランジスター基板の第3マスク工程を具体的に説明するための断面図である。
【図６】本発明の第１実施例による薄膜トランジスター母基板を含む初期パネルを図示した平面図である。
【図７】図6に図示された初期パネルをII−II’線に沿って切断して図示した断面図である。
【図８】本発明の第２実施例によるトランジスター母基板を含む初期パネルを図示した平面図である。
【図９】図８に図示された初期パネルをIII−III’線に沿って切断して図示した断面図である。
【図１０Ａ】図９に図示された薄膜トランジスター基板の第３マスク工程を具体的に説明するための断面図である。
【図１０Ｂ】図９に図示された薄膜トランジスター基板の第３マスク工程を具体的に説明するための断面図である。
【図１０Ｃ】図９に図示された薄膜トランジスター基板の第３マスク工程を具体的に説明するための断面図である。
【図１０Ｄ】図９に図示された薄膜トランジスター基板の第３マスク工程を具体的に説明するための断面図である。
【符号の説明】
【００８７】
2，102：ゲートライン
4，104：データライン
6，106：薄膜トランジスター
8，108：ゲート電極
10，110：ソース電極
12，112：ドレーン電極
14，114：活性層
16，24，30，38，125：コンタクトホール
18，118：画素電極
20，120：ストリッジキャパシター
22，122，124：ストリッジ上部電極
26：ゲートパッド
28：ゲートパッド下部電極
32：ゲートパッド上部電極                  
34：データパッド
36：データパッド下部電極                  
40：データパッド上部電極
42，142，312：基板                        
44，144，314：ゲート絶縁膜
48，148：オーミック接触層                    
50，150，316：保護膜
152，352：フォトレジストパターン          
160：画素ホール
154，354：透明導電膜                      
214，216：スリット
213，215，330：ダミー透明導電パターン      
300：初期パネル
302：液晶パネルユニット                    
304：メーンシーリング材
306：ダミーシーリング材                    
308：ダミー領域
310：薄膜トランジスター母基板              
320：カラーフィルター母基板
322：スペーサー                            
318，338：開口部
341：支持部                                
341：マルチホール
【図１】
2005346091.tif 000003
【図２】
2005346091.tif 000004
【図３Ａ】
2005346091.tif 000005
【図３Ｂ】
2005346091.tif 000006
【図３Ｃ】
2005346091.tif 000007
【図３Ｄ】
2005346091.tif 000008
【図４Ａ】
2005346091.tif 000009
【図４Ｂ】
2005346091.tif 000010
【図５Ａ】
2005346091.tif 000011
【図５Ｂ】
2005346091.tif 000012
【図５Ｃ】
2005346091.tif 000013
【図５Ｄ】
2005346091.tif 000014
【図６】
2005346091.tif 000015
【図７】
2005346091.tif 000016
【図８】
2005346091.tif 000017
【図９】
2005346091.tif 000018
【図１０Ａ】
2005346091.tif 000019
【図１０Ｂ】
2005346091.tif 000020
【図１０Ｃ】
2005346091.tif 000021
【図１０Ｄ】
2005346091.tif 000022