(57)【要約】【課題】導体抵抗が低いため電気特性に優れ、かつ、半導体素子との接合部分に高い信頼性を付与できる中継基板を提供すること。【解決手段】本発明の中継基板３１は、略板形状の中継基板本体３８と、複数の導体柱３５とを備える。中継基板本体３８は、面接続端子２２を有する半導体素子２１が実装されるべき第１面３２、及び第２面３３を有している。中継基板本体３８は、第１面３２及び第２面３３を連通させる複数の貫通孔３４を有している。中継基板本体３８は、曲げ弾性率が２５０ＭＰａ以上のセラミック焼結体からなる。複数の導体柱３５は、面接続端子２２と電気的に接続されるべきものである。複数の導体柱３５は、複数の貫通孔３４内への金属ペースト５２の充填、焼成により形成されるとともに、抵抗率が５．０×１０-8Ωｍ以下の金属焼結体からなる。【選択図】  図１
2005191075.tif 000002
【特許請求の範囲】
【請求項１】
面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有し、前記第１面及び前記第２面を連通させる複数の貫通孔を有し、曲げ弾性率が２５０ＭＰａ以上のセラミック焼結体からなる略板形状の中継基板本体と、
前記複数の貫通孔内への金属ペーストの充填、焼成により形成された抵抗率が５．０×１０-8Ωｍ以下の金属焼結体からなり、前記面接続端子と電気的に接続されるべき複数の導体柱と
を備えることを特徴とする中継基板。
【請求項２】
面接続パッドを有する基板を備え、かつ、
第１面、及び前記基板の表面上に実装される第２面を有し、前記第１面及び前記第２面を連通させる複数の貫通孔を有し、曲げ弾性率が２５０ＭＰａ以上のセラミック焼結体からなる略板形状の中継基板本体と、前記複数の貫通孔内への金属ペーストの充填、焼成により形成された抵抗率が５．０×１０-8Ωｍ以下の金属焼結体からなり、前記面接続パッドと電気的に接続される複数の導体柱とを有する中継基板を備えた
ことを特徴とする中継基板付き基板。
【請求項３】
面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有し、前記第１面及び前記第２面を連通させる複数の貫通孔を有する略板形状の中継基板本体と、前記複数の貫通孔内に配置された複数の導体柱とを備える中継基板の製造方法において、
セラミック未焼結体に前記複数の貫通孔を形成する貫通孔形成工程と、
前記セラミック未焼結体を焼成して、曲げ弾性率が２５０ＭＰａ以上のセラミック焼結体を作製する第一次焼成工程と、
前記セラミック焼結体における前記複数の貫通孔内に、未焼結金属を含む金属ペーストを充填するペースト充填工程と、
前記金属ペーストを焼成して抵抗率が５．０×１０-8Ωｍ以下の金属焼結体とすることにより、前記複数の導体柱を形成する第二次焼成工程と
を含むことを特徴とする中継基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、中継基板及びその製造方法、中継基板付き基板に関するものである。
【背景技術】
【０００２】
近年、ＩＣチップが搭載された配線基板（ＩＣチップ搭載基板やＩＣパッケージなど）とマザーボード等のプリント基板とをじかに接続するのではなく、配線基板とマザーボードとの間にインターポーザと呼ばれる中継基板を介在させてそれらを互いに接続した構造体が各種知られている（例えば、特許文献１参照）。
【０００３】
この種の構造体に用いられるＩＣチップは、一般に熱膨張係数が２．０ｐｐｍ／℃〜５．０ｐｐｍ／℃程度の半導体材料（例えばシリコン等）を用いて形成される。また、配線基板はそれよりも熱膨張係数がかなり大きい樹脂材料を用いて形成され、インターポーザは両者の中間的な熱膨張係数値である無機材料（例えばセラミック材料など）を用いて形成される。
【０００４】
なお、インターポーザ製造用のセラミック材料の候補としては、アルミナ基板や低温焼成セラミック基板（ＬＴＣＣ基板）などがある。例えば、アルミナ基板を選択する場合には、未焼結のアルミナ基板に設けた貫通孔にタングステン（Ｗ）やモリブデン（Ｍｏ）等の高融点金属のペーストを充填し、同時焼成を行うことによりインターポーザが製造可能である。ＬＴＣＣ基板を選択する場合には、未焼結のＬＴＣＣ基板に設けた貫通孔に銅（Ｃｕ）や銀（Ａｇ）等の低抵抗金属のペーストを充填し、同時焼成することによりインターポーザが製造可能である。
【０００５】
ただし、ＩＣ搭載基板とマザーボードとの間にセラミック製インターポーザを介在させた構造体については知られているが、ＩＣチップとＩＣ搭載基板との間にセラミック製インターポーザを介在させた構造体については、まだ知られていない。言い換えると、セカンドレベルでの接続を担うセラミック製インターポーザは従来提案されていたが、ファーストレベルでの接続を担うセラミック製インターポーザについては従来提案されていない。
【特許文献１】特開２０００−２０８６６１号公報（図２（ｄ）等）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上記のインターポーザは熱膨張係数差のある２部材間に介在される。それゆえ、インターポーザは加熱または冷却時に熱応力の影響を受けやすく、他部材との接合部分にクラック等が生じやすいと考えられる。このようなクラックの発生は信頼性の低下につながる。よって、熱応力の影響を軽減するために、セラミック基板の剛性を高めておくことが要求される。また、最近では集積回路技術の進歩によりＩＣチップの動作がますます高速化しており、インターポーザも高速化するＩＣチップの性能を最大限引き出せる構造を備えていることが望まれる。具体的にいうと、インターポーザにおける導体は低抵抗であることが要求される。
【０００７】
しかしながら、アルミナ基板からなるインターポーザは、剛性や強度に優れる（例えば曲げ弾性率が３００ＭＰａ以上）という利点を有する反面、導体として使用可能な金属がＷやＭｏ等に限られるという欠点を有する。これは、銅や銀等の低抵抗金属は融点が低いためアルミナと同時焼成できないからである。従って、この場合には導体の抵抗率が１０×１０-8Ωｍ程度と高くなってしまい、好適な電気特性をインターポーザに十分に付与できなくなる。また、ＬＴＣＣ基板からなるインターポーザは、導体抵抗が低いという利点を有する反面、アルミナ基板よりも剛性や強度が低く（例えば曲げ弾性率が２００ＭＰａ程度）という欠点を有している。
【０００８】
以上のことから、信頼性及び電気特性の両方に優れたインターポーザが望まれている。また、このように優れたインターポーザをできるだけ低コストで製造する技術の開発も望まれている。
【０００９】
本発明は上記の課題に鑑みてなされたものであり、その目的は、導体抵抗が低いため電気特性に優れ、かつ、半導体素子との接合部分に高い信頼性を付与できる中継基板、半導体素子付き中継基板を提供することにある。さらに、本発明のさらに別の目的は、上記の優れた中継基板を比較的簡単にかつ低コストで製造することが可能な製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
そして上記課題を解決するための手段としては、面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有し、前記第１面及び前記第２面を連通させる複数の貫通孔を有し、曲げ弾性率が２５０ＭＰａ以上のセラミック焼結体からなる略板形状の中継基板本体と、前記複数の貫通孔内への金属ペーストの充填、焼成により形成された抵抗率が５．０×１０-8Ωｍ以下の金属焼結体からなり、前記面接続端子と電気的に接続されるべき複数の導体柱とを備えることを特徴とする中継基板、がある。上記課題を解決するための別の手段としては、面接続パッドを有する基板を備え、かつ、第１面、及び前記基板の表面上に実装される第２面を有し、前記第１面及び前記第２面を連通させる複数の貫通孔を有し、曲げ弾性率が２５０ＭＰａ以上のセラミック焼結体からなる略板形状の中継基板本体と、前記複数の貫通孔内への金属ペーストの充填、焼成により形成された抵抗率が５．０×１０-8Ωｍ以下の金属焼結体からなり、前記面接続パッドと電気的に接続される複数の導体柱とを有する中継基板を備えたことを特徴とする中継基板付き基板、がある。
【００１１】
従って、これらの発明によると、複数の導体柱に低い導電抵抗が付与されるとともに、中継基板本体に高い剛性及び強度が付与される。ゆえに、電気特性に優れ、かつ、半導体素子との接合部分に高い信頼性を付与できる中継基板、中継基板付き基板を提供することが可能となる。
【００１２】
中継基板や中継基板付き基板を構成する中継基板本体は、第１面及び第２面を有する略板形状の部材である。
【００１３】
中継基板本体の第１面は、面接続端子を有する半導体素子が実装されるべき面、換言すると、面接続端子を有する半導体素子が実装される予定の面である。前記半導体素子としては、例えば、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満のものが使用される。このような半導体素子の例としては、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる半導体集積回路チップ（ＩＣチップ）などを挙げることができる。なお、中継基板本体の第１面上に実装されるべき半導体素子の数は、１つであってもよく２つ以上であってもよい。
【００１４】
ここで「熱膨張係数」とは、厚み方向（Ｚ方向）に対して垂直な方向（ＸＹ方向）の熱膨張係数のことを意味し、０℃〜１００℃の間のＴＭＡ（熱機械分析装置）にて測定した値のことをいう。「ＴＭＡ」とは、熱機械的分析をいい、例えばＪＰＣＡ−ＢＵ０１に規定されるものをいう。
【００１５】
前記面接続端子とは、電気的接続のための端子であって、面接続によって接続を行うものを指す。なお、面接続とは、被接続物の平面上に線状や格子状（千鳥状も含む）にパッドあるいは端子を形成し、それら同士を接続する場合を指す。なお、前記半導体素子の大きさ及び形状は特に限定されないが、少なくとも一辺が１０．０ｍｍ以上であることがよい。このような大型の半導体素子になると、発熱量も増大しやすく熱応力の影響も次第に大きくなるため、クラックの発生といった本願特有の課題が発生しやすくなるからである。
【００１６】
一方、中継基板付き基板を構成する中継基板本体の第２面は、面接続パッドを有する基板の表面上に実装されている面である。中継基板を構成する中継基板本体の第２面は、面接続パッドを有する基板の表面上に実装されるべき面、換言すると、面接続パッドを有する基板の表面上に実装される予定の面である。また、前記面接続パッドとは、電気的接続のための端子用パッドであって、面接続によって接続を行うものを指す。このような面接続パッドは例えば線状や格子状（千鳥状も含む）に形成される。
【００１７】
前記基板としては、例えば、熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有するものが使用される。前記基板としては、半導体素子やその他の電子部品などが実装される基板、特には半導体素子やその他の電子部品などが実装され、それらを電気的に接続する導体回路を備えた配線基板が挙げられる。前記基板の形成材料については特に限定されず、コスト性、加工性、絶縁性、機械的強度などを考慮して適宜選択することができる。前記基板としては、例えば、樹脂基板、セラミック基板、金属基板などが挙げられる。
【００１８】
中継基板本体は、第１面及び第２面を連通させる複数の貫通孔を有している。貫通孔の直径は特に限定されないが、例えば１２５μｍ以下であることがよく、１００μｍ以下であることがよりよい（ただし、０μｍは含まず。）。隣接する前記貫通孔間の中心間距離も特に限定されないが、例えば２５０μｍ以下であることがよく、２００μｍ以下であることがよりよい（ただし、０μｍは含まず。）。かかる直径や中心間距離があまりに大きすぎると、今後予想される半導体素子のファイン化に十分に対応できない可能性があるからである。換言すると、かかる直径や中心間距離をあまりに大きく設定すると、限られた面積内に多数の導体柱を形成できないからである。さらには、貫通孔の直径は８５μｍ以下、隣接する前記貫通孔間の中心間距離は１５０μｍ以下であることがよい（ただし、０μｍは含まず。）。
【００１９】
中継基板本体の厚さは、特に限定されないが、強いて言えば０．１ｍｍ以上０．７ｍｍ以下であることが好ましく、特には０．２ｍｍ以上０．５ｍｍ以下であることがより好ましい。このような厚さ範囲内であると、半導体素子を搭載したときに素子接合部分に加わる熱応力が比較的小さくなり、中継基板本体自身の反りや、半導体素子の接合部分におけるクラック防止に有利となる。
【００２０】
前記中継基板本体は、曲げ弾性率が２５０ＭＰａ以上のセラミック焼結体からなり、好ましくは３００ＭＰａ以上のセラミック焼結体からなることがよい。その理由は以下のとおりである。即ち、曲げ弾性率が２５０ＭＰａ以上であれば、中継基板本体に高い剛性を付与でき、大きな熱応力に耐えることが可能となる。この結果、中継基板本体自身の反りや、半導体素子の接合部分におけるクラックなどを未然に防ぐことができるからである。また、曲げ弾性率が２５０ＭＰａよりも低いと、低温焼成セラミックとあまり変わりのない程度の剛性となってしまい、好ましくないからである。
【００２１】
なお、曲げ弾性率が２５０ＭＰａ以上のセラミック焼結体としては、アルミナ焼結体（曲げ弾性率＝３５０ＭＰａ）、窒化アルミニウム焼結体（曲げ弾性率＝３５０ＭＰａ）、窒化珪素焼結体（曲げ弾性率＝６９０ＭＰａ）などを挙げることができる。
【００２２】
また、中継基板本体は、ヤング率が２５０ＧＰａ以上のセラミック焼結体からなることが好ましく、さらにはヤング率が３００ＧＰａ以上のセラミック焼結体からなることがより好ましい。その理由は、ヤング率が２５０ＧＰａ以上であれば、中継基板本体に高い剛性を付与でき、大きな熱応力に耐えることが可能となる。この結果、中継基板本体自身の反りや、半導体素子の接合部分におけるクラックなどを未然に防ぐことができるからである。また、ヤング率が２５０ＧＰａよりも低いと、半導体素子とあまり変わりのない程度の剛性となってしまい、半導体素子の保護が十分に図れないからである。なお、ヤング率が２５０ＧＰａ以上のセラミック焼結体としては、アルミナ（ヤング率＝２８０ＧＰａ）、窒化アルミニウム（ヤング率＝３５０ＧＰａ）、窒化珪素（ヤング率＝３００ＧＰａ）などがある。
【００２３】
ところで、中継基板本体は、上記のように高剛性であることに加えて、低熱膨張性であることが好ましい。中継基板本体の熱膨張係数は、半導体素子及び基板の中間的な値であることが好ましく、例えば２．０ｐｐｍ／℃以上８．０ｐｐｍ／℃未満であることがよい。その理由は、仮に中継基板本体の熱膨張係数が８．０ｐｐｍ／℃を超えると、半導体素子との熱膨張係数差が十分に小さくならず、半導体素子に対する熱応力の影響を十分に低減できないからである。従って、例えば熱膨張係数が２．６ｐｐｍ／℃程度のシリコン製ＩＣチップを選択した場合には、熱膨張係数が３．０ｐｐｍ／℃以上８．０ｐｐｍ／℃未満の中継基板本体を用いることが好適であると言える。ちなみに、アルミナの熱膨張係数は７．６ｐｐｍ／℃、窒化アルミニウムの熱膨張係数は４．４ｐｐｍ／℃、窒化珪素の熱膨張係数は３．０ｐｐｍ／℃である。
【００２４】
そして以上のことを総合すると、中継基板本体はアルミナ系のセラミック焼結体からなることが好ましい。アルミナ系のセラミック焼結体は、中継基板本体として使用するうえで好適な物性（即ち高い剛性と低い熱膨張性）を備えることに加え、非酸化物セラミック焼結体に比べて低廉だからである。従って、このような中継基板本体を用いて中継基板や中継基板付き基板を構成すれば、好適な性能を維持しつつ低コスト化を達成することが可能となる。
【００２５】
また、中継基板本体は、高剛性及び低熱膨張性を有するばかりでなく、絶縁性を有していることが好ましい。その理由は、絶縁性を有していない中継基板本体を用いた場合には、導体柱との絶縁を図るために絶縁層を形成する必要が生じ、構造の複雑化及びそれに伴う高コスト化といった問題が生じるからである。これに対して、それ自体が絶縁性を有する中継基板本体であれば、絶縁層が不要となるため簡略化及び低コスト化を達成することができる。この点に鑑みても、アルミナ系のセラミック焼結体の使用は好ましいといえる。
【００２６】
ここで「アルミナ系のセラミックス焼結体」とは、主結晶がα−アルミナ（コランダム）からなるセラミックの焼結体をいい、アルミナ（Ａｌ2Ｏ3）を８０重量％以上含むものを指す。従って、少量であればアルミナ以外の成分、例えばシリカ、カルシア、マグネシア、チタニア、ジルコニアなどが焼結体中に１種または２種以上含まれていてもよい。
【００２７】
中継基板、中継基板付き基板は、複数の導体柱を有している。中継基板付き基板における複数の導体柱は、その一端が半導体素子の面接続端子と電気的に接続される予定であり、その他端が基板の面接続パッドと電気的に接続されている。中継基板における複数の導体柱は、その一端が半導体素子の面接続端子と電気的に接続される予定であり、その他端が基板の面接続パッドと電気的に接続される予定である。
【００２８】
前記複数の導体柱は、金属ペーストの充填、焼成により形成された、抵抗率が５．０×１０-8Ωｍ以下（ただし、０×１０-8Ωｍは除く。）の金属焼結体からなる。ここで「抵抗率」とは、２０℃における抵抗率をいうものとする。金属焼結体の抵抗率が５．０×１０-8Ωｍを越えていると、導体柱の低抵抗化を十分に達成することができず、好適な電気特性を中継基板や中継基板付き基板に十分に付与できなくなるからである。なお、金属焼結体の抵抗率は、１．０×１０-8Ωｍ以上４．０×１０-8Ωｍ以下であることがよりよい。
【００２９】
前記複数の導体柱は、抵抗率が５．０×１０-8Ωｍ以下という条件を満たす金属焼結体、具体的には銅、銀または金の単体や、銅、銀または金の合金や、銅、銀または金の化合物（例えば酸化物など）の焼結体のうちから選択されることがよい。なお、これらの中でも、銅の単体または銀の単体の焼結体を選択することがより好ましい。その理由は、銅や銀は金ほど高価ではなく低コスト化に有利であるとともに、低抵抗化も達成しやすいからである。
【００３０】
複数の導体柱における少なくとも一方の端面上、具体的には半導体素子が実装されるべき第１面側端面上には、はんだ層が形成されていてもよい。前記はんだ層としては第１面から突出するはんだバンプが好適である。このようなはんだバンプがあると、バンプレスの半導体素子の実装が可能となって好都合だからである。勿論、はんだ層は複数の導体柱における両方の端面上に形成されていても構わない。前記はんだ層の形成に使用されるはんだは特に限定されず、用途に応じて任意に選択することができる。
【００３１】
前記はんだ層は、導体柱の端面上に例えばバリア金属層をあらかじめ形成したうえで形成されてもよい。はんだ層と導体柱との間にバリア金属層を介在させた構造であると、導体柱のはんだ濡れ性が改善されるため、はんだ層と導体柱との密着性を向上させることができるからである。このようなバリア金属層の例としては、めっきにより形成されるニッケル層、クロム層、アルミニウム層、金層などを挙げることができる。
【００３２】
また、導体柱が例えば高純度の銀からなるような場合には、バリア金属層を介在することなく導体柱の端面上に前記はんだ層を直接形成してもよい。高純度の銀は、はんだ濡れ性がよく、バリア金属層が介在していなくても両者間に高い密着性が得られるからである。また、バリア金属層を省略することで、導体柱の構造簡略化を図ることができ、中継基板や中継基板付き基板の低コスト化に有利となる。
【００３３】
また、中継基板本体の表面上、とりわけ第１面上や第２面上には、半導体素子以外の電子部品や素子が１つ以上設けられていてもよい。前記電子部品の具体例としては、チップトランジスタ、チップダイオード、チップ抵抗、チップキャパシタ、チップコイルなどを挙げることができる。これらの電子部品は、能動部品であっても受動部品であってもよい。前記素子の具体例としては、薄膜トランジスタ、薄膜ダイオード、薄膜抵抗、薄膜キャパシタ、薄膜コイルなどを挙げることができる。これらの素子は、能動素子であっても受動素子であってもよい。そして、前記中継基板本体の第１面上や第２面上には、前記電子部品同士、前記素子同士、あるいは前記電子部品や前記素子と導体柱とを接続する配線層が形成されていてもよい。なお、電子部品や素子を設けることにより、中継基板や中継基板付き基板の付加価値を高めることができる。
【００３４】
例えば、薄膜キャパシタを備えた中継基板や中継基板付き基板の場合、電源ライン上（即ち、基板側の電源回路と半導体素子側の電源端子とを結ぶ配線上）に薄膜キャパシタを配置しておくことがよい。このように構成すれば、電源ライン上のノイズ（電圧変動）を吸収することができる。よって、ＧＨｚ帯域の高周波ノイズを減らし、半導体素子を高速で動作させることが可能となる。ここで、薄膜キャパシタとは、導体間に強誘電体薄膜を挟み込んだ構造のキャパシタのことをいう。
【００３５】
前記薄膜キャパシタを形成する場合、中継基板本体を構成しているセラミック焼結体よりも緻密な層を、中継基板本体の表面にあらかじめ形成しておくことがよい。即ち、中継基板本体の表面が薄膜キャパシタの形成に適した状態になるからである。この場合、前記緻密層は低誘電率材料からなることが好ましい。前記緻密層は、例えば、セラミック未焼結体表面に低誘電率のガラスを塗布し、それらを同時焼成することにより作製すること等が可能である。なお、ガラスからなる緻密層は、比較的低コストで形成できるという利点がある。
【００３６】
また、上記の別の課題を解決するための手段としては、面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有し、前記第１面及び前記第２面を連通させる複数の貫通孔を有する略板形状の中継基板本体と、前記複数の貫通孔内に配置された複数の導体柱とを備える中継基板の製造方法において、セラミック未焼結体に前記複数の貫通孔を形成する貫通孔形成工程と、前記セラミック未焼結体を焼成して、曲げ弾性率が２５０ＭＰａ以上のセラミック焼結体を作製する第一次焼成工程と、前記セラミック焼結体における前記複数の貫通孔内に、未焼結金属を含む金属ペーストを充填するペースト充填工程と、前記金属ペーストを焼成して抵抗率が５．０×１０-8Ωｍ以下の金属焼結体とすることにより、前記複数の導体柱を形成する第二次焼成工程とを含むことを特徴とする中継基板の製造方法、がある。
【００３７】
上記の製造方法では、セラミック未焼結体を焼成して中継基板本体を作製する第一次焼成工程をあらかじめ行った後に、金属ペーストを焼成して複数の導体柱を形成する第二次焼成工程を行っている。つまり、金属ペースト中の金属を焼結させるにあたり、同時焼成法ではなく後焼成法を採用している。それゆえ、同時焼成法を採用した場合とは異なり、高融点金属ペーストの使用が必須ではなくなる。よって、中継基板本体に使用するセラミックと、導体柱に使用する金属との組み合わせの自由度が大きくなり、中継基板本体の高剛性化及び複数の導体柱の低抵抗化を両立させることができる。
【００３８】
また、上記の製造方法では、硬化していない未焼結のセラミック材料に対して貫通孔の形成を行っているため、比較的簡単にかつ安価に貫通孔を形成することができる。
【００３９】
以下、この製造方法について説明する。
【００４０】
貫通孔形成工程では、セラミック未焼結体の表裏を貫通する複数の貫通孔を形成する。貫通孔を形成するにあたり、ドリリング加工、パンチング加工、レーザー加工などの従来公知の手法を採用することが可能である。例えば、直径１２５μｍ以下の貫通孔を形成するような場合には、レーザー加工を採用することで高精度にかつ効率よく穴あけ加工を行うことができる。
【００４１】
第一次焼成工程では、穴あけ加工が施されたセラミック未焼結体を焼成して、曲げ弾性率が２５０ＭＰａ以上のセラミック焼結体を作製する。このときの焼成条件（焼成時間、焼成温度、周囲の雰囲気など）は、使用したセラミック材料の種類に応じて適宜設定される。
【００４２】
ペースト充填工程では、第一次焼成工程を経て得られたセラミック焼結体における複数の貫通孔内に、未焼結金属を含む金属ペーストを充填する。未焼結金属を含む金属ペーストとしては、例えば、銅、銀または金の粉末を主成分として含むペーストが用いられる。この種のペーストは、銅、銀または金の合金や、銅、銀または金の化合物（例えば酸化物など）の粉末を、主成分として含んでいてもよい。この場合、粒子径が１００ｎｍ以下の微細な金属粒子を含む、いわゆる金属ナノペーストを使用してもよい。金属ナノペーストの使用は導体柱の低抵抗化にも確実に寄与する。また、貫通孔内に金属ペーストを充填する手法としては、例えば印刷法がある。
【００４３】
第二次焼成工程では、金属ペーストを焼成して抵抗率が５．０×１０-8Ωｍ以下の金属焼結体とする。即ち、この工程では、後焼成法により金属ペースト中の金属を焼結させて、複数の導体柱を形成する。この場合、焼成条件（焼成時間、焼成温度、周囲の雰囲気など）は、使用した金属ペーストの種類に応じて適宜設定される。なお、金属焼結体の低抵抗化を図るためには、窒素等の不活性雰囲気下で焼成を行うことにより金属焼結体の酸化を防止することがよい。
【００４４】
この後、必要に応じて導体柱の端面上にはんだ層を形成すれば、所望の中継基板が完成する。前記はんだ層は、例えば、はんだペーストを導体柱の端面上に印刷した後にリフローを行うこと等により形成可能である。
【発明を実施するための最良の形態】
【００４５】
［第１実施形態］
【００４６】
以下、本発明を具体化した一実施形態を図１〜図８に基づき詳細に説明する。図１は、ＩＣチップ（半導体素子）２１と、インターポーザ（中継基板）３１と、配線基板（基板）４１とからなる本実施形態の半導体パッケージ１１を示す概略断面図である。図２，図３，図４，図５，図６は、インターポーザ３１の製造過程を説明するための概略断面図である。図７は、完成したインターポーザ３１を示す概略断面図である。図８は、半導体パッケージ１１を構成するＩＣチップ付きインターポーザ（半導体素子付き中継基板）６１を配線基板４１上に実装するときの状態を示す概略断面図である。
【００４７】
図１に示されるように、本実施形態の半導体パッケージ１１は、上記のように、ＩＣチップ２１と、インターポーザ３１と、配線基板４１とからなるＬＧＡ（ランドグリッドアレイ）である。なお、半導体パッケージ１１の形態は、ＬＧＡのみに限定されず、例えばＢＧＡ（ボールグリッドアレイ）やＰＧＡ（ピングリッドアレイ）等であってもよい。ＭＰＵとしての機能を有するＩＣチップ２１は、縦１２．０ｍｍ×横１０．０ｍｍ×厚さ０．７ｍｍの矩形平板状であって、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる。かかるＩＣチップ２１の下面側表層には、図示しない回路素子が形成されている。また、ＩＣチップ２１の下面側には、複数の面接続端子２２が格子状に設けられている。
【００４８】
前記配線基板４１は、上面４２及び下面４３を有する矩形平板状の部材（４５ｍｍ角）からなり、複数層の樹脂絶縁層４４と複数層の導体回路４５とを有する、いわゆる多層配線基板である。本実施形態の場合、具体的にはエポキシ樹脂をガラスクロスに含浸させてなる絶縁基材により樹脂絶縁層４４が形成され、銅箔または銅めっき層により導体回路４５が形成されている。かかる配線基板４１の熱膨張係数は、１３．０ｐｐｍ／℃以上１６．０ｐｐｍ／℃未満となっている。配線基板４１の上面４２には、インターポーザ３１側との電気的な接続を図るための複数の面接続パッド４６が格子状に形成されている。配線基板４１の下面４３には、図示しないマザーボード側との電気的な接続を図るための複数の面接続パッド４７が格子状に形成されている。なお、マザーボード接続用の面接続パッド４７は、インターポーザ接続用の面接続パッド４６よりも広い面積で広いピッチとなっている。樹脂絶縁層４４にはビアホール導体４８が設けられていて、これらのビアホール導体４８を介して、異なる層の導体回路４５、面接続パッド４６、面接続パッド４７が相互に電気的に接続されている。また、配線基板４１の上面４２には、図８のＩＣチップ付きインターポーザ６１以外にも、チップキャパシタ、半導体素子、その他の電子部品（いずれも図示略）が実装されている。
【００４９】
本実施形態のインターポーザ３１は、いわゆるファーストレベルインターポーザと呼ばれるべきものであって、上面３２（第１面）及び下面３３（第２面）を有する矩形平板形状のインターポーザ本体３８（中継基板本体）を有している。そして、このインターポーザ本体３８は、厚さ０．３ｍｍ程度のアルミナ焼結体基板からなる。かかるアルミナ焼結体基板の熱膨張係数は約７．６ｐｐｍ／℃、ヤング率は約２８０ＧＰａ、曲げ弾性率は約３５０ＭＰａである。従って、インターポーザ本体３８の熱膨張係数は、配線基板４１の熱膨張係数よりも小さく、かつ、ＩＣチップ２１の熱膨張係数よりも大きな値となっている。即ち、本実施形態のインターポーザ３１は、配線基板４１よりも低い熱膨張性を備えていると言える。また、アルミナ焼結体基板のヤング率は、ＩＣチップ２１よりも高い（即ち１９０ＧＰａ以上である）ことから、本実施形態のインターポーザ３１は、少なくともシリコンより高い剛性を備えている。
【００５０】
インターポーザ３１を構成するインターポーザ本体３８には、上面３２及び下面３３を貫通する複数のビア３４（貫通孔）が格子状に形成されている。これらのビア３４は、配線基板４１が有する各面接続パッド４６の位置に対応している。そして、かかるビア３４内には、高純度の銀（Ａｇ）の焼結体からなる導体柱３５が設けられている。導体柱３５を構成する金属焼結体の２０℃における抵抗率は、１．６×１０-8Ωｍ〜３．０×１０-8Ωｍ程度となっている。各導体柱３５の上端面には、略半球状をしたインターポーザ側はんだバンプ３６（はんだ層）が設けられている。インターポーザ側はんだバンプ３６は、特にバリア金属層などを介在させることなく、導体柱３５に対して直かに接するようにして形成されている。これらのインターポーザ側はんだバンプ３６は上面３２から５０μｍ〜３００μｍ程度突出しており、ＩＣチップ２１側の各面接続端子２２に電気的に接続されている。一方、配線基板４１側の面接続パッド４６上には、基板側はんだバンプ３７が設けられている。各導体柱３５の下端面は、それら基板側はんだバンプ３７を介して、各面接続パッド４６に電気的に接続されている。なお、本実施形態では、各導体柱３５の下端面に特にインターポーザ側はんだバンプ３６を設けていないが、これを設けた構成としてもよい。
【００５１】
そして、このような構造の半導体パッケージ１１では、インターポーザ３１の導体柱３５を介して、配線基板４１側とＩＣチップ２１側とが導通されている。ゆえに、インターポーザ３１を介して、配線基板４１−ＩＣチップ２１間で信号の入出力が行われるとともに、ＩＣチップ２１をＭＰＵとして動作させるための電源が供給されるようになっている。
【００５２】
ここで、上記構造の半導体パッケージ１１を製造する手順について説明する。
【００５３】
インターポーザ３１は例えば下記の手順を経て作製される。まず、周知のセラミックグリーンシート形成技術によって、図２に示されるようなアルミナグリーンシート５１（セラミック未焼結体）を作製する（未焼結体作製工程）。
【００５４】
続く貫通孔形成工程では、炭酸ガスレーザーを用いたレーザー加工により、アルミナグリーンシート５１における所定位置に、表裏を貫通するビア３４（貫通孔）を透設する（図３参照）。本実施形態では、未焼結体の段階で穴あけ加工を行っているため、焼結体になった段階で穴あけ加工を行う方法に比べて、比較的容易にかつ低コストで穴明けを行うことができる。
【００５５】
続く第一次焼成工程では、穴あけ加工が施されたアルミナグリーンシート５１を酸化雰囲気下で所定温度、所定時間焼成して、セラミック焼結体からなるインターポーザ本体３８を作製する（図４参照）。
【００５６】
続くペースト充填工程では、スクリーン印刷装置などを使用して上記のインターポーザ本体３８に銀ペースト５２を印刷し、各ビア３４内に銀ペースト５２を充填する（図５参照）。本実施形態において具体的には、高純度の銀を主成分として含む銀ペースト５２を用いている。
【００５７】
続く第二次焼成工程では、ペースト充填後のインターポーザ本体３８を不活性雰囲気下で８００℃〜９００℃に加熱して銀ペースト５２中の銀を焼結させ、複数の導体柱３５とする（図６参照）。
【００５８】
続くバンプ形成工程では、導体柱３５が形成されたインターポーザ本体３８をスクリーン印刷装置にセットし、導体柱３５のある位置に対応して開口部が設けられた所定のマスクをインターポーザ本体３８の表面上に配置する。この状態で、インターポーザ本体３８に対するはんだペーストの印刷を行い、前記マスクの開口部を介して導体柱３５の上端面上にはんだペースト印刷層を形成する。なお、本実施形態では、９０％Ｐｂ−１０％Ｓｎという組成の高融点はんだペーストを使用している。次に、上記インターポーザ本体３８をリフロー炉に移送し、そこで所定温度に加熱することにより、はんだペースト印刷層をリフローさせる。これにより、各導体柱３５の上端面上に略半球状のはんだバンプ３６が直接形成され、図７に示す所望のインターポーザ３１が完成する。なお、導体柱３５がはんだ濡れ性に優れた高純度銀焼結体からなるため、バリア金属層を介在させなくても、はんだバンプ３６を導体柱３５に確実に密着させることができる。
【００５９】
次に、完成した前記インターポーザ３１の上面３２にＩＣチップ２１を載置する。このとき、ＩＣチップ２１側の面接続端子２２と、インターポーザ側はんだバンプ３６とを位置合わせするようにする。そして、加熱してインターポーザ側はんだバンプ３６をリフローすることにより、インターポーザ側はんだバンプ３６と面接続端子２２とを接合する。その結果、図８に示すＩＣチップ付きインターポーザ６１が完成する。
【００６０】
次に、インターポーザ３１側の各導体柱３５の下端面と、配線基板４１側の各基板側はんだバンプ３７とを位置合わせして（図８参照）、配線基板４１上に前記ＩＣチップ付きインターポーザ６１を載置する。そして、各導体柱３５の下端面と各面接続パッド４６とを、各基板側はんだバンプ３７を介してそれぞれ接合する。この後、必要に応じてアンダーフィル（図示略）による界面の封止などを行えば、図１に示す半導体パッケージ１１が完成する。
【００６１】
従って、本実施形態によれば以下の効果を得ることができる。
【００６２】
（１）本実施形態では、上記のように、銀ペースト５２に由来する金属焼結体の抵抗率が、５．０×１０-8Ωｍ以下という極めて低い値に設定されている。従って、複数の導体柱３５には低い導電抵抗が付与されていると言うことができ、インターポーザ３１に好適な電気特性が十分に付与されている。よって、今後高速化するであろうＩＣチップ２１の性能を最大限引き出せる構造を備えたインターポーザ３１を実現することができる。
【００６３】
（２）しかも本実施形態では、上記のように、インターポーザ本体３８を構成するセラミック焼結体の曲げ弾性率が、２５０ＭＰａ以上という極めて高い値に設定されている。従って、インターポーザ本体３８には高い剛性及び強度が付与される結果、大きな熱応力に耐えることが可能となる。ゆえに、インターポーザ本体３８自身の反りや、ＩＣチップ２１とインターポーザ３１との接合部分におけるクラックなどを未然に防ぐことができる。ゆえに、チップ接合部分に高い信頼性を付与できるインターポーザ３１を実現することができる。このため、信頼性や耐久性に優れた半導体パッケージ１１を得ることが可能となる。
【００６４】
（３）本実施形態では、インターポーザ本体３８が低廉なアルミナ系のセラミック焼結体からなるため、インターポーザ３１の低コスト化を容易に達成することができる。また、アルミナ系のセラミック焼結体はそれ自体が絶縁性を有しているため、インターポーザ本体３８には特に樹脂絶縁層などを形成する必要がない。このように絶縁層が不要となる結果、インターポーザ３１の構造簡略化及び低コスト化を達成することができる。
【００６５】
（４）本実施形態では、上記のインターポーザ３１を製造するにあたり後焼成法を採用しているので、タングステンやモリブデン等を含む高融点金属ペーストの使用が必須ではなくなる。よって、インターポーザ本体３８に使用するセラミックと、導体柱３５に使用する金属との組み合わせの自由度が大きくなり、インターポーザ本体３８の高剛性化及び複数の導体柱３５の低抵抗化を両立させることができる。また、本実施形態の製造方法では、硬化していない未焼結のセラミック材料に対してビア３４の形成を行っているため、比較的簡単にかつ安価にビア３４を形成することができる。ゆえに、インターポーザ３１を比較的簡単にかつ低コストで製造することができる。
［第２実施形態］
【００６６】
次に、図９に基づいて第２実施形態のインターポーザ７１について説明する。ここでは第１実施形態と相違する部分を中心に述べる。
【００６７】
本実施形態のインターポーザ７１では、各ビア３４内に高純度の銅（Ｃｕ）の焼結体からなる導体柱３５が設けられている。導体柱３５を構成する金属焼結体の２０℃における抵抗率は、１．８×１０-8Ωｍ〜３．２×１０-8Ωｍ程度となっている。各導体柱３５の上端面には、略半球状をしたインターポーザ側はんだバンプ３６（はんだ層）が設けられている。ただし、第１実施形態とは異なり、インターポーザ側はんだバンプ３６と、導体柱３５の上端面との間には、バリア金属層７２が介在されている。本実施形態におけるバリア金属層７２とは、具体的には、厚さ０．１μｍ〜５μｍ程度のニッケルめっき層及び０．１μｍ〜５μｍ程度の金めっき層である。そして、この構造であると、導体柱３５のはんだ濡れ性が改善されるため、インターポーザ側はんだバンプ３６と導体柱３５との密着性を向上させることができる。これはインターポーザ３１の信頼性向上、ひいては半導体パッケージ１１の信頼性向上にも寄与する。
［第３実施形態］
【００６８】
次に、図１０に基づいて第３実施形態のインターポーザ８１について説明する。ここでも第１実施形態と相違する部分を中心に述べる。
【００６９】
本実施形態のインターポーザ８１の場合、インターポーザ本体３８の上面３２における外周部、つまり上面３２において複数の導体柱３５がない領域に、緻密層８２が形成されている。この緻密層８２は、インターポーザ本体３８を構成しているアルミナ焼結体よりも緻密であって、具体的には低誘電率のガラス焼結体（ガラスセラミック）からなる。緻密層８２の厚さは１μｍ〜３０μｍ程度に設定されている。
【００７０】
このようなインターポーザ８１を製造する方法について述べると、まず、第１実施形態と同様に未焼結体作製工程及び貫通孔形成工程を行った後、アルミナグリーンシート５１の片側面中央部を覆うマスクを設ける。そして、このマスクは位置状態で、アルミナグリーンシート５１の片側面外周部にガラスペーストを均一に塗布する。塗布の方法としては、例えば、スクリーン印刷法、カーテンコート法、スピンコート法などがある。この後、第一次焼成工程を行うことにより、アルミナグリーンシート５１とガラスペースト層とを同時焼成し、緻密層８２を有するインターポーザ本体３８とする。この後、ペースト充填工程等を順次実施すれば所望のインターポーザ８１を得ることができる。
【００７１】
そして、このような構造のインターポーザ８１は、その上面３２外周部が薄膜キャパシタの形成に適した状態になる。よって、かかる部分に薄膜キャパシタを設ければ、ＩＣチップ２１を高速動作させることが可能な構造となり、インターポーザ８１の付加価値を高めることができる。
【００７２】
なお、本発明の実施形態は以下のように変更してもよい。
【００７３】
例えば、第１実施形態の半導体パッケージ１１を、次のような手順で製造してもよい。まず、配線基板４１の上面４２にインターポーザ３１をはんだ付け等により接合することで、インターポーザ付き配線基板（中継基板付き基板）をあらかじめ作製する。その後、このインターポーザ付き配線基板の上面３２にＩＣチップ２１を接合し、所望の半導体パッケージ１１とする。
【００７４】
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００７５】
（１）面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有し、前記第１面及び前記第２面を連通させる複数の貫通孔を有し、アルミナ系のセラミック焼結体からなる略板形状の中継基板本体と、前記複数の貫通孔内への銀ペーストまたは銅ペーストの充填、焼成により形成された金属焼結体からなり、前記面接続端子と電気的に接続されるべき複数の導体柱とを備えることを特徴とする中継基板。
【００７６】
（２）面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有し、前記第１面及び前記第２面を連通させる複数の貫通孔を有し、曲げ弾性率が２５０ＭＰａ以上の絶縁性セラミック焼結体からなる略板形状の中継基板本体と、前記複数の貫通孔内への金属ペーストの充填、焼成により形成された抵抗率が５．０×１０-8Ωｍ以下の金属焼結体からなり、前記面接続端子と電気的に接続されるべき複数の導体柱とを備える一方、前記第１面上、前記第２面上及び前記複数の貫通孔の内周面上のいずれにも、絶縁層を備えないことを特徴とする中継基板。
【００７７】
（３）前記中継基板本体は、ヤング率が２５０ＧＰａ以上のセラミック焼結体からなることを特徴とする技術的思想１または２に記載の中継基板。
【００７８】
（４）前記半導体素子は、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であることを特徴とする技術的思想１または２に記載の中継基板。
【００７９】
（５）前記半導体素子における少なくとも一辺は１０ｍｍ以上であることを特徴とする技術的思想１または２に記載の中継基板。
【００８０】
（６）前記中継基板本体の厚さは、０．１ｍｍ以上０．７ｍｍ以下であることを特徴とする技術的思想１または２に記載の中継基板。
【００８１】
（７）前記貫通孔の直径は１００μｍ以下であり、隣接する前記貫通孔間の中心間距離は２００μｍ以下であることを特徴とする技術的思想１または２に記載の中継基板。
【００８２】
（８）前記はんだ層は、前記導体柱における前記第１面側端面上に直接形成され、前記第１面から突出するはんだバンプであることを特徴とする技術的思想１または２に記載の中継基板。
【００８３】
（９）前記中継基板本体の表面上には、薄膜キャパシタが形成されていることを特徴とする技術的思想１または２に記載の中継基板。
【００８４】
（１０）面接続端子を有する半導体素子を備え、かつ、前記半導体素子が実装される第１面、及び第２面を有し、前記第１面及び前記第２面を連通させる複数の貫通孔を有し、曲げ弾性率が２５０ＭＰａ以上のセラミック焼結体からなる略板形状の中継基板本体と、前記複数の貫通孔内への金属ペーストの充填、焼成により形成された抵抗率が５．０×１０-8Ωｍ以下の金属焼結体からなり、前記面接続端子と電気的に接続される複数の導体柱とを有する中継基板を備えたことを特徴とする半導体素子付き中継基板。
【００８５】
（１１）面接続端子を有する半導体素子を備え、面接続パッドを有する基板を備え、かつ、前記半導体素子が実装される第１面、及び前記基板の表面上に実装される第２面を有し、前記第１面及び前記第２面を連通させる複数の貫通孔を有し、曲げ弾性率が２５０ＭＰａ以上のセラミック焼結体からなる略板形状の中継基板本体と、前記複数の貫通孔内への金属ペーストの充填、焼成により形成された抵抗率が５．０×１０-8Ωｍ以下の金属焼結体からなり、前記面接続端子及び前記面接続パッドと電気的に接続される複数の導体柱とを有する中継基板を備えたことを特徴とする、半導体素子と中継基板と基板とからなる構造体。
【図面の簡単な説明】
【００８６】
【図１】ＩＣチップ（半導体素子）と、インターポーザ（中継基板）と、配線基板（基板）とからなる第１実施形態の半導体パッケージを示す概略断面図。
【図２】第１実施形態のインターポーザの製造過程を説明するための概略断面図。
【図３】第１実施形態のインターポーザの製造過程を説明するための概略断面図。
【図４】第１実施形態のインターポーザの製造過程を説明するための概略断面図。
【図５】第１実施形態のインターポーザの製造過程を説明するための概略断面図。
【図６】第１実施形態のインターポーザの製造過程を説明するための概略断面図。
【図７】完成した第１実施形態のインターポーザを示す概略断面図。
【図８】第１実施形態の半導体パッケージを構成するＩＣチップ付きインターポーザ（半導体素子付き中継基板）を配線基板上に実装するときの状態を示す概略断面図。
【図９】第２実施形態のインターポーザを示す概略断面図。
【図１０】第３実施形態のインターポーザを示す概略断面図。
【符号の説明】
【００８７】
２１…半導体素子としてのＩＣチップ
２２…面接続端子
３１，７１，８１…中継基板としてのインターポーザ
３２…第１面としての上面
３３…第２面としての下面
３４…貫通孔としてのビア
３５…導体柱
３６…はんだ層としてのインターポーザ側はんだバンプ
３８…中継基板本体としてのインターポーザ本体
４１…基板としての配線基板
４６…面接続パッド
５１…セラミック未焼結体としてのアルミナグリーンシート
５２…金属ペーストとしての銀ペースト
６１…中継基板付き基板としてのインターポーザ付き配線基板
８２…バリア金属層
【図１】
2005191075.tif 000003
【図２】
2005191075.tif 000004
【図３】
2005191075.tif 000005
【図４】
2005191075.tif 000006
【図５】
2005191075.tif 000007
【図６】
2005191075.tif 000008
【図７】
2005191075.tif 000009
【図８】
2005191075.tif 000010
【図９】
2005191075.tif 000011
【図１０】
2005191075.tif 000012