(57)【要約】【課題】  配線層で発生する水素による強誘電体膜の劣化を抑制可能な半導体装置の製造方法を提供することにある。【解決手段】  第１の電極８、強誘電体膜９、第２の電極１０を積層して強誘電体キャパシタを形成するステップと、強誘電キャパシタを絶縁膜１１で覆うステップと、絶縁膜に第２の電極１０を露出する開口部１３ｄを形成するステップと、導電性水素防止膜２０を堆積するステップと、導電性水素防止膜２０上に配線層１４を形成するステップと、配線層１４の形成後に、配線層１４及び導電性水素防止膜２０をパターニングするステップとを含むことを特徴とする半導体装置の製造方法。【選択図】      図２
2005191324.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極、強誘電体膜、第２の電極を順に積層して強誘電体キャパシタを形成するステップと、
前記強誘電キャパシタを絶縁層で覆うステップと、
前記絶縁層に前記第２の電極を露出する第１の開口部を形成するステップと、
前記絶縁層上及び前記第１の開口部の内壁に導電性水素防止膜を堆積するステップと、
前記導電性水素防止膜上に配線層を形成するステップと、
前記配線層の形成後に、前記配線層及び前記導電性水素防止膜をパターニングするステップと、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記導電性水素防止膜は、チタン、チタンアルミニウム合金、窒化チタンアルミニウム、窒化アルミニウム、酸化イリジウムの何れかであることを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の開口部を形成するステップでは、前記絶縁層に第１の電極を露出する第２の開口部をさらに形成し、前記導電性水素防止膜を堆積するステップでは、前記第１の開口部の内壁にさらに導電性水素防止膜を堆積することを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１の開口部を形成する前に、前記絶縁層上に水分拡散防止膜を形成するステップをさらに含み、前記第１の開口部は前記水分拡散防止膜及び前記第２の絶縁層に形成されていることを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項５】
第１の主電流路端と第２の主電流路端と制御電極とを有するトランジスタを形成するステップと、
前記トランジスタを第１の絶縁層で覆い、第１の主電流路端、第２の主電流路端及び制御電極を夫々露出する第１乃至第３の開口部を形成し、前記第１乃至第３の開口部に夫々第１乃至第３の導電体を埋め込むステップと、
前記第１の絶縁層上に、第１の電極、強誘電体膜、第２の電極を積層して強誘電体キャパシタを形成するステップと、
前記強誘電キャパシタを第２の絶縁層で覆うステップと、
前記第２の絶縁層上に水分拡散防止膜を堆積するステップと、
前記第２の絶縁層及び前記水分拡散防止膜に、前記第１乃至第３の導電体、前記第１の電極及び前記第２の電極を夫々露出する第４乃至第８の開口部を形成するステップと、
前記第２の絶縁層上及び前記第４乃至第８の開口部の内壁に導電性水素防止膜を堆積するステップと、
前記導電性水素防止膜上に配線層を形成するステップと、
前記配線層の形成後に、前記配線層及び前記導電性水素防止膜をパターニングするステップと、を含むことを特徴とする半導体装置の製造方法。
【請求項６】
第１の電極と、前記第１の電極上に形成された強誘電体膜と、前記強誘電体膜上に形成された第２の電極とを有する強誘電体キャパシタと、
前記強誘電体キャパシタを覆う絶縁層と、
前記絶縁層に形成され、前記第２の電極を露出する第１の開口部と、
前記絶縁層上及び前記第１の開口部の内壁に形成された導電性水素防止膜と、
前記導電性水素防止膜を介して前記絶縁層上及び前記第１の開口部に形成された配線層と、を備えることを特徴とする半導体装置。
【請求項７】
前記導電性水素防止膜は、チタン、チタンアルミニウム合金、窒化チタンアルミニウム、窒化アルミニウム、酸化イリジウムの何れかであることを特徴とする、請求項６に記載の半導体装置。
【請求項８】
前記絶縁層に形成され、第１の電極を露出する第２の開口部をさらに備え、
前記導電性水素防止膜は、前記第２の開口部の内壁にさらに形成されており、
前記配線層は、前記導電性水素防止膜を介して前記第２の開口部の内壁にさらに形成されていることを特徴とする、請求項６に記載の半導体装置。
【請求項９】
前記開口部以外の前記絶縁層の表面と前記導電性水素防止膜との間に形成された水分拡散防止膜をさらに備えることを特徴とする、請求項６に記載の半導体装置。
【請求項１０】
第１の主電流路端と第２の主電流路端と制御電極とを有するトランジスタと、
前記トランジスタを覆う第１の絶縁層と、
前記第１の絶縁層に形成され、前記第１の主電流路端、前記第２の主電流路端及び前記制御電極を夫々露出する第１乃至第３の開口部と、
前記第１乃至第３の開口部に夫々埋め込まれた第１乃至第３の導電体と、
第１の電極と、前記第１の電極上に形成された強誘電体膜と、前記強誘電体膜上に形成された第２の電極とを有する強誘電体キャパシタと、
前記強誘電キャパシタを覆う第２の絶縁層と、
前記第２の絶縁層上に形成された水分拡散防止膜と、
前記第２の絶縁層及び前記水分拡散防止膜に形成され、前記第１乃至第３の導電体、前記第１の電極及び前記第２の電極を夫々露出する第４乃至第８の開口部と、
前記第２の絶縁層上及び前記第４乃至第８の開口部の内壁に形成された導電性水素防止膜と、
前記導電性水素防止膜上を介して前記第２の絶縁層上及び前記第４乃至第８の開口部の内壁に形成された配線層と、を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置、特に、強誘電体キャパシタを備えた半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
強誘電体キャパシタを備えた半導体装置の従来例が、例えば、特許文献１に記載されている。この半導体装置は、第１の絶縁膜上に下部電極、強誘電体膜及び上部電極を順に積層して強誘電体キャパシタを形成し、強誘電体キャパシタを第２の絶縁膜で覆い、第２の絶縁膜上に上部電極に到達する開口部を形成し、導電性バリア膜及び導電性水素バリア膜を順に堆積し、導電性バリア膜及び導電性水素バリア膜を開口部を含む領域を残してパターニングし、導電性水素バリア膜上及び第２の絶縁膜上に配線層を形成している。この半導体装置では、開口部に露出される上部電極の上に導電性バリア膜及び導電性水素バリア膜を形成することにより、その後の工程で発生する水素及び水分が上部電極を透過して強誘電体膜を劣化させることを防止している。
【特許文献１】特開２００２−２５２３３６号公報（第６頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
配線材料にＡｌを含む配線層を形成する際には、例えば、配線パターニング後のレジストアッシング工程で発生する水分が配線層内において配線材料のＡｌと反応して水素が発生する。このような配線層で発生する水素が上部電極に到達することを防止するために、上記製造工程では、上部電極と配線層との間に導電性バリア膜及び導電性水素バリア膜を形成している。しかし、上記製造工程では、パターニングした後に配線層を形成しており、配線層の一部は第２の絶縁膜上に直接形成されている。このような構造では、配線層で発生した水素が第２の絶縁膜を透過して上部電極及び強誘電体膜に侵入し、強誘電体膜を劣化させる虞がある。従って、配線層で発生する水素による強誘電体膜の劣化をさらに抑制可能な半導体装置の製造方法が必要である。
【課題を解決するための手段】
【０００４】
本発明に係る半導体装置の製造方法は、第１の電極、強誘電体膜、第２の電極を順に積層して強誘電体キャパシタを形成するステップと、強誘電キャパシタを絶縁膜で覆うステップと、絶縁膜に第２の電極を露出する第１の開口部を形成するステップと、絶縁膜上及び第１の開口部の内壁に導電性水素防止膜を堆積するステップと、導電性水素防止膜上に配線層を形成するステップと、配線層の形成後に、配線層及び導電性水素防止膜をパターニングするステップと、を含むことを特徴とする。
【発明の効果】
【０００５】
本発明に係る半導体装置の製造方法では、導電性水素防止膜のパターニングに先立って、導電性水素防止膜上に配線層を形成した後に、配線層と導電性水素防止膜とをパターニングするため、配線層の下層には必ず導電性水素防止膜が存在している。このような構成では、後の工程で発生した水分が配線層において反応して水素が生成されたとしても、配線層から第２の電極への水素の侵入、及び配線層から絶縁膜への水素の侵入を導電性水素防止膜で遮断し、第２の電極及び絶縁膜を介して強誘電体膜に水素が侵入することを抑制できる。この結果、配線層で発生する水素による強誘電体膜の劣化を抑制できる。
【発明を実施するための最良の形態】
【０００６】
（１）第１実施形態
〔構造〕
図３は、本発明の第１実施形態に係る半導体装置１の断面図である。この半導体装置１は、プレーナ型の強誘電体キャパシタを備えた強誘電体メモリ装置である。この半導体装置１は、図示しない半導体基板又はＳＯＩ(Silicon on Insulator)基板上に素子分離絶縁膜２によって分離された活性領域３に形成されたトランジスタと、トランジスタを覆う層間絶縁膜６上に形成された強誘電体キャパシタとを備えている。トランジスタは、活性領域３に形成されたソースドレイン領域３ａ，３ｂと、ソースドレイン領域３ａ，３ｂの間の活性領域３上に形成されたゲート絶縁膜４及びゲート電極５とから構成されている。ここで、ソースドレイン領域３ａ及び３ｂは、夫々、第１及び第２の主電流路端に対応し、ゲート電極５は、制御電極に対応する。層間絶縁膜６は、トランジスタを覆うように形成されており、ソースドレイン領域３ａ，３ｂ及びゲート電極５をそれぞれ露出する開口部６ａ乃至６ｃが形成され、各開口部６ａ乃至６ｃには導電体からなるコンタクトプラグ７ａ乃至７ｃが埋め込まれている。強誘電体キャパシタは、下部電極８、強誘電体膜９、上部電極１０が順に積層されて形成されており、下部電極８は上方からの導通を採るために強誘電体膜９及び上部電極１０から外側に突出して形成されている。強誘電体キャパシタは層間絶縁膜１１によって覆われており、層間絶縁膜１１上には水分拡散防止膜１２が全面に形成されている。即ち、水分拡散防止膜１２が層間絶縁膜１１を介して強誘電体キャパシタを覆っている。水分拡散防止膜１２及び層間絶縁膜１１には開口部１３ａ乃至１３ｅが形成されている。水分拡散防止膜１２上及び開口部１３ａ乃至１３ｅには、導電性水素防止膜２０を介して第１配線層（１Ｍ）１４が形成されており、導電性水素防止膜２０が第１配線層１４と同一形状にパターニングされている。即ち、第１配線層１４は、導電性水素防止膜２０上のみに形成されている。第１配線層１４は、各開口部１３ａ乃至１３ｅ内に形成された導電性水素防止膜２０を介してトランジスタ及び強誘電体キャパシタと電気的に接続される。
【０００７】
第１配線層１４は、配線１４ａ乃至１４ｄを含む。配線１４ａは、開口部１３ａにおいて、導電性水素防止膜２０及びコンタクトプラグ７ａを介してソースドレイン領域３ａと電気的に接続されるとともに、図示しないビット線に接続されている。配線１４ｂは、開口部１３ｂにおいて、導電性水素防止膜２０及びコンタクトプラグ７ｂを介してトランジスタのソースドレイン領域３ｂと電気的に接続されるとともに、開口部１３ｄにおいて、導電性水素防止膜２０を介して強誘電体キャパシタの上部電極１０とも電気的に接続されている。配線１４ｃは、開口部１３ｃにおいて、導電性水素防止膜２０及びコンタクトプラグ７ｃを介してゲート電極５と電気的に接続されている。配線１４ｄは、開口部１３ｅにおいて、導電性水素防止膜２０を介して強誘電体キャパシタの下部電極８と電気的に接続されるとともに、図示しないプレート線に接続されている。
【０００８】
また、第１配線層１４を覆うように層間絶縁膜１５が形成されている。層間絶縁膜１５上には、開口部を介して第１配線層１４に電気的に接続される第２配線層（２Ｍ）１６が形成されており、第２配線層１６は保護膜１７に覆われている。
【０００９】
〔製造方法〕
本実施形態に係る半導体装置の製造方法を図１乃至図３を参照して説明する。
【００１０】
図１（ａ）に示すように、例えば、ＳＯＩ基板の半導体層に酸化膜等からなる素子分離絶縁膜２を形成する。また、閾値電圧制御のために、Ｎ型又はＰ型の不純物を選択的にイオン注入し活性化することにより、活性領域３ａ，３ｂを形成する。その後、酸化膜等の絶縁膜及び多結晶シリコン等からなる電極材料を順に積層し、これらをフォトリソエッチングによってパターニングしてゲート絶縁膜４及びゲート電極５を形成する。引き続き、活性領域３にＰ型又はＮ型の不純物をイオン注入し、活性領域３ａにソースドレイン領域３ａ，３ｂを形成する。
【００１１】
次に、図１（ｂ）に示すように、酸化膜、窒化膜等をＣＶＤ法によって堆積して、層間絶縁膜６形成する。引き続き、ソースドレイン領域３ａ，３ｂ及びゲート電極５を露出する開口部６ａ乃至６ｃをフォトリソエッチングによって層間絶縁膜６に形成する。さらに、開口部６ａ乃至６ｃにスパッタ等によってタングステンＷを埋め込んで、コンタクトプラグ７ａ乃至７ｃを形成する。コンタクトプラグ７ａ及び７ｂはそれぞれソースドレイン領域３ａ，３ｂに接続され、コンタクトプラグ７ｃはゲート電極５に接続される。
【００１２】
次に、図１（ｃ）に示すように、層間絶縁膜６上にＰｔ膜、ＳＢＴ（ＳｒＢｉＴａ２Ｏ９）膜、Ｐｔ膜を順に積層し、これらをフォトリソエッチングによってパターニングして、下部電極８、強誘電体膜９、上部電極１０を形成する。ここでは、強誘電体膜９は、ＰＺＴ（Ｐｂ（ＺｒxＯ1-x）、ＳＢＴＮ（（ＳｒＢｉ2（Ｔａ，Ｎｂ）2Ｏ9）、ＢＬＴ（（Ｂｉ，Ｌａ）4Ｔｉ3Ｏ12）であっても良い。また、下部電極８及び上部電極１０は、白金Ｐｔ以外に、イリジウムＩｒ又はＩｒの合金でも良い。
【００１３】
次に、図２（ａ）に示すように、層間絶縁膜６上に酸化膜、窒化膜等をＣＶＤ法によって堆積し、層間絶縁膜１１を形成する。引き続き、層間絶縁膜１１上に反応性スパッタリング法によって、窒化シリコンＳｉＮを堆積して水分拡散防止膜１２を形成する。ここでは、シリコンＳｉのターゲットを使用し、窒素（Ｎ２）雰囲気中において、ＲＦパワーを２段階に変化させて反応性スパッタを実行する。ＲＦパワーは、例えば、初期段階において１ｋＷとし、次段階において１．６ｋＷとする。ＲＦパワーは、水分拡散防止膜１２の機能を十分確保できる値を選択する。また、水分拡散防止膜１２の堆積前に層間絶縁膜１１を形成するので、ゲート電極５及びコンタクトプラグ７ｃは層間絶縁層１１によって絶縁されている。従って、水分拡散防止膜１２のスパッタ工程において、高いスパッタ電力が投入されてプラズマ中の荷電粒子が水分拡散防止膜１２に電荷を帯電させたとしても、ゲート電極５に電荷が蓄積されることを抑制できる。この結果、トランジスタへのチャージングダメージを抑制できる。また、水分拡散防止膜１２の堆積処理の初期には、高いスパッタ電力によって層間絶縁膜１１以下の層にダメージを与える可能性もあるため、堆積初期にはＲＦパワーを１ｋＷとし、その後１．６ｋＷに段階的に増加させる。水分拡散防止膜１２は、水分等に対する耐蝕性や、種々の製造工程における耐熱性等を考慮してＳｉ３Ｎ４又はＳｉＯＮから構成されることが好ましい。水分拡散防止膜１２は、水分等に対する耐蝕性や、種々の製造工程における耐熱性等を考慮してＳｉ３Ｎ４又はＳｉＯＮから構成されることが好ましい。
【００１４】
次に、図２（ｂ）に示すように、水分拡散防止膜１２及び層間絶縁膜１１をフォトリソエッチングして、コンタクトプラグ７ａ乃至７ｃ、上部電極１０及び下部電極８をそれぞれ露出する開口部１３ａ乃至１３ｅを形成する。その後、水分拡散防止膜１２上及び開口部１３ａ乃至１３ｅの内壁（側面及び底面）に窒化チタンアルミニウム（ＡｌＴｉＮ）を反応性スパッタリング法によって堆積し、導電性水素防止膜２０を形成する。ここでは、チタンアルミニウムＡｌＴｉのターゲットを使用し、窒素雰囲気中において、ＤＣパワー１ｋＷで反応性スパッタを実行する。なお、導電性水素防止膜２０は、チタン、チタンアルミニウム合金、窒化アルミニウム等の水素透過性の低い導電材料であっても良い。
【００１５】
次に、図２（ｃ）に示すように、スパッタリング法によって導電性水素防止膜２０上にＡｌ化合物を堆積し、フォトリソエッチングによって、Ａｌ化合物層及び導電性水素防止膜２０を同一形状にパターニングし、配線１４ａ乃至１４ｄから成る第１配線層１４を形成する。
【００１６】
さらに、図３に示すように、第１配線層１４上に酸化膜、窒化膜等をＣＶＤ法によって全面に堆積して層間絶縁膜１５を形成し、層間絶縁膜１５にフォトリソエッチングによって第１配線層１４を露出する開口部を形成し、Ａｌ合金をスパッタ法によって堆積し、Ａｌ化合物膜をフォトリソエッチングして、第２配線層１６を形成する。また、第２配線層１６を覆う保護膜１７を形成する。
【００１７】
〔作用効果〕
本実施形態に係る半導体装置の製造方法では、導電性水素防止膜２０のパターニングに先立って、導電性水素防止膜２０上に配線層を形成した後に、配線層と導電性水素防止膜２０とを同一形状にパターニングするため、第１配線層１４の下層には必ず導電性水素防止膜２０が存在している。このような構成では、後の工程で発生した水分が第１配線層１４において反応して水素が生成されたとしても、第１配線層１４から下部電極８及び上部電極１０への水素の侵入を導電性水素防止膜２０で遮断し、下部電極８及び上部電極１０を介して強誘電体膜９に水素が侵入することを抑制できる。さらに、第１配線層１４から水分拡散防止膜１２及び層間絶縁膜１１への水素の侵入を導電性水素防止膜２０で遮断し、水分拡散防止膜１２及び層間絶縁膜１１を介して強誘電体膜９に水素が侵入することを抑制できる。この結果、第１配線層１４で発生する水素による強誘電体膜９の劣化を効果的に抑制できる。
【００１８】
また、水分拡散防止膜１２形成工程時には、未だ第１配線層１４が形成されておらず、図２（ａ）に示すように、ゲート電極５及びコンタクトプラグ７ｃは層間絶縁膜１１によって絶縁されている。従って、水分拡散防止膜１２のスパッタ工程において、高いスパッタ電力が投入されてプラズマ中の荷電粒子が水分拡散防止膜１２に電荷を帯電させたとしても、ゲート電極５と水分拡散防止膜１２が層間絶縁膜１１によって絶縁されているので、ゲート電極５に電荷が蓄積されることを抑制できる。この結果、トランジスタへのチャージングダメージを抑制できる。
【００１９】
また、第１配線層１４形成前に水分拡散防止膜１２及び導電性水素防止膜２０を形成するため、第１配線層１４形成の工程よりも後の工程で発生する水分及び水素を強誘電体キャパシタから遮断できることに加え、第１配線層１４形成工程時に発生する水分及び水素をも強誘電体キャパシタから遮断することができる。即ち、第１配線層１４の形成時、特に第１配線層１４のエッチング後にレジストをアッシングする工程時において、図２（ｂ）、（ｃ）に示すように、強誘電体キャパシタが既に水分拡散防止膜１２及び導電性水素防止膜２０によって覆われているため、レジストアッシング工程で発生する水分が、水分拡散防止膜１２によって遮断される。また、第１配線層１４において水分と反応して発生する水素が、導電性水素防止膜２０によって遮断される。この結果、水分及び水素の強誘電体キャパシタへの侵入が抑制され、強誘電体キャパシタの特性劣化を抑制できる。
【００２０】
（２）第２実施形態
図５は、本発明の第２実施形態に係る半導体装置１の断面図である。本実施形態に係る半導体装置１は、スタック型の強誘電体キャパシタを備えた強誘電体メモリ装置である。本実施形態が第１実施形態と異なる点は、強誘電体キャパシタの下部電極８が層間絶縁膜６上においてコンタクトプラグ７ｂの上に形成されている点である。即ち、強誘電体キャパシタの下部電極８は、第１配線層１４を介さずに直接コンタクトプラグ７ｂに電気的に接続されている。
【００２１】
この半導体装置１について、図４及び図５を参照して説明する。図１（ｂ）の工程の後に、コンタクトプラグ７ｂ上にＰｔ膜、ＳＢＴ（ＳｒＢｉＴａ２Ｏ９）膜、Ｐｔ膜を順に積層し、これらを下部電極８がコンタクトプラグ７ｂ上に残るようにフォトリソエッチングによってパターニングして、下部電極８、強誘電体膜９、上部電極１０を形成する（図４（ａ））。また、層間絶縁膜６上に酸化膜、窒化膜等をＣＶＤ法によって堆積し、層間絶縁膜１１を形成する。引き続き、層間絶縁膜１１上に反応性スパッタリング法によって、窒化シリコンＳｉＮを堆積して水分拡散防止膜１２を形成する。
【００２２】
次に、図４（ｂ）に示すように、水分拡散防止膜１２及び層間絶縁膜１１をフォトリソエッチングして、コンタクトプラグ７ａ及び７ｃ、上部電極１０をそれぞれ露出する開口部１３ａ，１３ｂ，１３ｅを形成する。本実施形態では、コンタクトプラグ７ｂと上部電極１０とは直接接続されているので、コンタクトプラグ７ｂ及び上部電極１０を露出する開口部を形成する必要はない。さらに、反応性スパッタリング法によってＡｌＴｉＮを堆積して、導電性水素防止膜２０を形成する。
【００２３】
次に、スパッタリング法によってＡｌ化合物を堆積し、フォトリソエッチングによってＡｌ化合物層及び導電性水素防止膜２０を同一形状にパターニングし、図４（ｃ）に示すように、配線１４ａ，１４ｃ，１４ｅから成る第１配線層１４を形成する。本実施形態では、コンタクトプラグ７ｂと下部電極８とは直接接続されているので、コンタクトプラグ７ｂと下部電極８とを接続する配線を形成する必要はない。
【００２４】
さらに、図５に示すように、第１配線層１４上に酸化膜、窒化膜等をＣＶＤ法によって堆積して層間絶縁膜１５を形成し、層間絶縁膜１５にフォトリソエッチングによって第１配線層１４を露出する開口部を形成し、Ａｌ合金をスパッタ法によって堆積し、Ａｌ化合物膜をフォトリソエッチングして、第２配線層１６を形成する。また、第２配線層１６を覆う保護膜１７を形成する。
【００２５】
〔作用効果〕
本実施形態でも、第１実施形態と同様に、第１配線層１４の下層には必ず導電性水素防止膜２０が存在しているので、第１配線層１４から上部電極１０への水素の侵入を導電性水素防止膜２０で遮断できる。この結果、第１配線層１４で発生する水素による強誘電体膜９の劣化を抑制できる。
【００２６】
また、第１実施形態と同様の理由によって、水分拡散防止膜１２のスパッタ工程において、高いスパッタ電力が投入されてプラズマ中の荷電粒子が水分拡散防止膜１２に電荷を帯電させたとしても、トランジスタへのチャージングダメージを抑制できる。また、第１実施形態と同様の理由によって、第１配線層１４形成工程におけるレジストアッシング工程で発生する水分及び水素による強誘電体キャパシタの特性劣化を抑制できる。
【図面の簡単な説明】
【００２７】
【図１】第１実施形態に係る半導体装置の製造方法を示す断面図。
【図２】第１実施形態に係る半導体装置の製造方法を示す断面図。
【図３】第１実施形態に係る半導体装置の製造方法を示す断面図。
【図４】第２実施形態に係る半導体装置の製造方法を示す断面図。
【図５】第２実施形態に係る半導体装置の製造方法を示す断面図。
【符号の説明】
【００２８】
１  半導体装置
２  素子分離絶縁膜
３  ソースドレイン領域
４  ゲート絶縁膜
５  ゲート電極
６ａ〜６ｃ、１３ａ〜１３ｅ  開口部
６、１１、１５  層間絶縁膜
７  コンタクトプラグ
８  下部電極
９  強誘電体膜
１０  上部電極
１２  水分拡散防止膜
１４  第１配線層
１６  第２配線層
１７  保護膜
２０  導電性水素防止膜
【図１】
2005191324.tif 000003
【図２】
2005191324.tif 000004
【図３】
2005191324.tif 000005
【図４】
2005191324.tif 000006
【図５】
2005191324.tif 000007