(57)【要約】【課題】半導体装置を薄型化する製造方法を提供することを目的とする。【解決手段】半導体基板１０の表面の各領域１０Ａに集積回路を形成する。半導体基板１０の裏面からの欠陥が表面に到達する深さよりも厚く残すように半導体基板１０を機械的に研磨する。次いで、化学的反応をおもに利用したエッチングを、少なくとも機械的な研磨工程後の半導体基板１０の裏面の凹凸量の分だけ、さらに薄くする。このようにして半導体基板１０の裏面を滑らかにすることにより、後の工程で、半導体基板１０の裏面に絶縁樹脂層１２を介して、下部支持基体１６を固着し、積層体を形成した場合にも、半導体基板１０の裏面の凹凸部分に応力が集中しないようにすることができ、半導体装置の動作の信頼性を向上させることができる。【選択図】  図１１
2005005380.tif 000002
【特許請求の範囲】
【請求項１】
表面に集積回路が形成された半導体基板の裏面を機械的に研磨する第１の工程と、
前記半導体基板の裏面を化学的反応をおもに利用したエッチングをする第２の工程と、を含み、
前記第１の工程は、前記半導体基板を裏面からの欠陥が表面に到達する深さよりも厚く残すものとし、
前記第２の工程は、少なくとも前記第１の工程後の前記半導体基板の裏面の凹凸量の分だけ、さらに薄くする
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記第２の工程の後、
前記半導体基板裏面に樹脂層を介して、支持基体を固着し、積層体を形成する第３の工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板の表面上のスクライブラインによって区画される各領域に集積回路を形成すると共に、隣接する前記集積回路の各領域の境界を跨って内部配線を形成する第１の工程と、
前記半導体基板の表面に絶縁樹脂層を介して、前記集積回路の形成領域を被う上部支持基体を固着する第２の工程と、
前記下部支持基体の一部を残して、前記スクライブラインに沿って、前記絶縁樹脂及び内部配線の一部を露出させる溝を形成する第３の工程と、
前記半導体基板の表面及び前記溝を覆って金属膜を成膜する第４の工程と、
前記金属膜をパターンニングして外部配線を形成する第５の工程と、
前記半導体基板の裏面を機械的に研磨する第６の工程と、
前記半導体基板の裏面を化学的反応をおもに利用したエッチングをする第７の工程と、
前記半導体基板をスクライブラインに沿って除去する第８の工程と、
前記スクライブラインに沿って切削して前記積層体を分割する第９の工程と、を含み、
前記第６の工程は、前記半導体基板を裏面からの欠陥が表面に到達する深さよりも厚く残すものとし、
前記第７の工程は、少なくとも前記第６の工程後の前記半導体基板の裏面の凹凸量の分だけ、さらに薄くする
ことを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板の表面上のスクライブラインによって区画される各領域に集積回路を形成すると共に、隣接する前記集積回路の各領域の境界を跨って内部配線を形成する第１の工程と、
前記半導体基板の表面に絶縁樹脂層を介して、前記集積回路の形成領域を被う上部支持基体を固着する第２の工程と、
前記半導体基板の裏面を機械的に研磨する第３の工程と、
前記半導体基板の裏面を化学的反応をおもに利用したエッチングをする第４の工程と、
前記半導体基板をスクライブラインに沿って除去し、かつ、前記半導体基板裏面に絶縁樹脂層を介して、下部支持基体を固着し、積層体を形成する第５の工程と、
前記上部支持基体の一部を残して、前記スクライブラインに沿って、前記絶縁樹脂及び内部配線の一部を露出させる溝を形成する第６の工程と、
前記半導体基板裏面及び前記溝を覆って金属膜を成膜する第７の工程と、
前記金属膜をパターンニングして外部配線を形成する第８の工程と、
前記上部支持基体を切削して前記積層体を分割する第９の工程と、を含み、
前記第３の工程は、前記半導体基板を裏面からの欠陥が表面に到達する深さよりも厚く残すものとし、
前記第４の工程は、少なくとも前記第３の工程後の前記半導体基板の裏面の凹凸量の分だけ、さらに薄くする
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記半導体基板の表面に形成された集積回路は受光素子であると共に、前記上部支持基体は透明な支持基体であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の薄型化に関する。
【０００２】
【従来の技術】
近年、製品の小型化、軽量化のため、部品である半導体装置の薄型化が進められている。
【０００３】
従来、半導体装置の薄型化のために半導体基板の裏面を機械的に研磨する方法がある。例えば、グラインダーによる研磨方法は生産性が良いことから広く行われている。しかし、半導体基板の裏面を機械的に研磨すると、半導体基板の内部には結晶欠陥が発生する。この結晶欠陥は半導体基板の裏面からある深さまでおよび、半導体基板を薄く削り過ぎると結晶欠陥が半導体基板の表面に達して、半導体基板の表面に形成された集積回路の特性に深刻な影響を与える。
【０００４】
一方、半導体基板をドライエッチングやウェットエッチングなどで薄くする方法は、半導体基板に発生する結晶欠陥の深さは浅いと考えられるが、生産性が悪い。
【０００５】
【発明が解決しようとする課題】
半導体基板を薄くする場合、半導体基板の裏面を生産性の良い機械的研磨を行う方法では、半導体基板の内部には半導体基板の裏面からある深さまで結晶欠陥が発生する。一方、半導体基板の内部に結晶欠陥を極力発生させないようにドライエッチングやウェットエッチングなどを行う方法では、生産性が悪い。
【０００６】
本発明は上記課題に鑑みなされたものであり、機械的研磨による結晶欠陥の影響をできるだけ小さくしつつ、生産性の良い半導体装置を薄型化する製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために本発明は、表面に集積回路が形成された半導体基板の裏面を機械的に研磨する第１の工程と、前記半導体基板の裏面を化学的反応をおもに利用したエッチングをする第２の工程と、を含み、前記第１の工程は、前記半導体基板を裏面からの欠陥が表面に到達する深さよりも厚く残すものとし、前記第２の工程は、少なくとも前記第１の工程後の前記半導体基板の裏面の凹凸量の分だけ、さらに薄くすることを特徴とする半導体装置の製造方法である。
【０００８】
これにより、生産性を低下させずに、半導体基板を薄くしつつ、半導体基板の表面に形成された集積回路の特性を損なわないようにすることができる。
【０００９】
【発明の実施の形態】
本発明の実施の形態における半導体装置の製造方法は、図１〜図８に示すように、集積回路素子形成及び内部配線形成工程（Ｓ１０）、第１の積層体形成工程（Ｓ１２）、研磨工程（Ｓ１４）、第２の積層体形成工程（Ｓ１６）、切削工程（Ｓ１８）、金属膜成膜工程（Ｓ２０）、端子形成工程（Ｓ２２）及びダイシング工程（Ｓ２４）とから基本的に構成される。
【００１０】
ステップＳ１０の集積回路素子形成及び内部配線形成工程は、図１のように、半導体基板１０の表面上のスクライブラインによって区画される各領域１０Ａ（図１には図示せず、図１０、図１１を参照のこと）に集積回路を形成する。次いで、半導体基板１０の表面に、隣接する集積回路素子の境界を跨るように、酸化膜を介して内部配線２６を形成する。この内部配線２６は、酸化膜中に形成されるコンタクトホールを介して集積回路素子と電気的に接続される。
【００１１】
半導体基板１０は、シリコン、砒化ガリウム等の一般的な半導体材料とすることができ、例えば、受光素子であるＣＣＤのような集積回路の形成は、周知の半導体プロセスによって行うことができる。  また、内部配線２６の材料としては、銀、金、銅、アルミニウム、ニッケル、チタン、タンタル、タングステン等の半導体装置に対して一般的に用いることが可能な材料を主材料とすることができる。電気的抵抗値や材料の加工性を考慮した場合にアルミニウムを用いることが好適である。
【００１２】
ステップＳ１２の第１の積層体形成工程では、図２のように、集積回路素子が形成された半導体基板１０の表面にエポキシ接着剤等の樹脂層１２によって、上部支持基体１４を固着する。
【００１３】
ステップＳ１４の研磨工程では、図３のように、半導体基板１０を裏面側からグラインダーなどによる機械的な研磨等により半導体基板１０の厚みを薄くする。このような機械的な研磨を行った後を、半導体装置の断面図を図１０に示す。半導体基板１０の裏面を機械的に研磨したことにより、半導体基板１０の内部には結晶欠陥Ｘが裏面からある深さまでおよぶと予想され、半導体基板１０を薄く削り過ぎると結晶欠陥Ｘが半導体基板１０の表面に達して、半導体基板１０の表面の各領域１０Ａに形成された集積回路の特性に深刻な影響を与える。例えば、集積回路がＣＣＤのような受光素子である場合には、いわゆる白点欠陥として現れ、歩留まりが低下する。
【００１４】
よって、機械的な研磨工程では、半導体基板１０は、裏面からの結晶欠陥Ｘが表面に到達する深さよりも厚く残す。ここで、半導体基板１０の裏面からの結晶欠陥Ｘが表面に到達する深さは、機械的研磨の研磨剤の粒度、研磨板の回転数、研磨速度などの研磨条件によって変わる。
【００１５】
一例を挙げれば、グラインダーによる粒度＃１５００、回転数５５００ｒｐｍの場合には、シリコン半導体基板には約１００μｍの深さまで結晶欠陥が広がることが予想されている。
【００１６】
さらに、図１０に示すように、半導体基板１０の裏面には機械的研磨による凹凸ができる。半導体基板１０の裏面の凹凸量Ｚの大きさは、研磨剤の粒度などにより変わる。後の工程で、半導体基板１０の裏面に絶縁樹脂層１２を介して、下部支持基体１６を固着し、積層体を形成すると、半導体基板１０の裏面の凹凸部分に応力が集中し、結晶欠陥Ｘが集積回路の形成領域１０Ａまで広がり、集積回路の特性に影響を与える。
【００１７】
そこで、半導体基板１０の裏面の凹凸量を減少させるため、半導体基板１０の裏面に対して化学的反応をおもに利用したエッチングを行う。例えば、ダウンフローエッチング、プラズマエッチングなどの化学的反応をおもに利用したドライエッチングやウェットエッチング又は化学的機械的研磨（ＣＭＰ）などである。これら化学的反応をおもに利用したエッチングは等方性エッチングであるため、半導体基板１０の裏面の凹凸量Ｚは減少し、滑らかになる。図１１は、半導体基板１０の裏面を化学的反応をおもに利用したエッチングをしたことによる半導体基板１０の裏面の変化を示した半導体装置の断面図である。半導体基板１０の裏面は、機械的な研磨直後に１０Ｂだったものが、１０Ｂ’となり、さらに１０Ｂ”となり、滑らかになっていく。
【００１８】
このように半導体基板１０の裏面を滑らかにすることにより、後の工程で、半導体基板１０の裏面に絶縁樹脂層１２を介して、下部支持基体１６を固着し、積層体を形成した場合にも、半導体基板１０の裏面の凹凸部分に応力が集中しないようにすることができ、結晶欠陥Ｘが集積回路の形成領域１０Ａまで広がらず、集積回路の特性が良好に保たれ、その結果、半導体装置の動作の信頼性を向上させることができる。
【００１９】
ステップＳ１６の第２の積層体形成工程では、図４のように、半導体基板１０を裏面側からスクライブラインに沿ってエッチングをして内部配線２６が積層される酸化膜の表面が露出するように加工する。次いで、半導体基板１０の裏面にエポキシ接着剤等の樹脂層１２によって、下部支持基体１６を固着した積層体を形成する。
【００２０】
上部支持基体１４及び下部支持基体１６は、ガラス、プラスチック、金属又はセラミック等の半導体装置のパッケージングに用いることの可能な材料から適宜選択して用いることができる。例えば、ＣＣＤなどの受光素子を半導体基板上に形成した場合には、上部支持基体１４としては透明なガラスやプラスチックを選択することが好適である。
【００２１】
ステップＳ１８の切削工程では、図５のように、下部支持基体１６の裏面上に、後の工程でボール状端子２０を形成する位置に緩衝部材３２を形成する。この緩衝部材３２は、ボール状端子２０に係る応力を緩和するクッションの役割を果たす。緩衝部材３２の材料としては、柔軟性を有し、且つ、パターンニングが可能な材料が適し、感光性エポキシ樹脂を用いるのが好適である。
【００２２】
次いで、下部支持基体１６側から上部支持基体１４に達するまでダイシングソー等によって逆Ｖ字型に溝（切り欠き溝）２４を形成する。その結果、溝２４の内面に内部配線２６の端部２８が露出する。
【００２３】
ステップＳ２０の金属膜成膜工程では、図６のように、溝２４が形成された下部支持基体１６側に金属膜３０を成膜する。この金属膜３０は溝２４の底面及び側面にも成膜され、内部配線２６と電気的に接続される。次いで、金属膜３０を所定の配線パターンにパターンニングして形状加工を行う。
【００２４】
金属膜３０の材料としては、銀、金、銅、アルミニウム、ニッケル、チタン、タンタル、タングステン等の半導体装置に対して一般的に用いることが可能な材料を主材料とすることができる。電気的抵抗値や材料の加工性を考慮した場合にはアルミニウムを用いることが好適である。
【００２５】
ステップＳ２２の端子形成工程では、図７のように、下部支持基体１６の裏面上の緩衝部材３２以外の領域を覆うように保護膜３４を成膜する。保護膜３４としては、パターンニングできる材料が適しているため、緩衝部材３２と同じ感光性エポキシ樹脂等を用いることができる。次いで、下部支持基体１６の緩衝部材３２上に外部端子としてボール状端子２０を形成する。ボール状端子２０は、例えば、はんだ材料で形成され、既存の手法を用いて形成することができる。
【００２６】
ステップＳ２４のダイシング工程では、図８のように、溝２４の底部をスクライブラインとしてダイシングソー等を用いて積層体を切断して、個々の半導体装置に分断する。
【００２７】
以上の製造方法により、図９に示す外観図のチップサイズパッケージの固体撮像素子となる。この固体撮像素子は、半導体基板１０の表面上に受光素子が形成され、その受光素子をエポキシ等の樹脂層１２を介して上部支持基体１４と下部支持基体１６によって挟み込み、その側面から外部配線３０を取り出し、固体撮像素子の裏面に設けたボール状端子２０に接続した構造を有する。
【００２８】
なお、本実施の形態では、半導体基板に絶縁樹脂を介して支持基体を固着した積層体において、半導体基板の裏面側に外部端子としてボール状端子を形成する例として説明を行ったが、もちろん、半導体基板の表面側に外部端子としてボール状端子を形成する場合も同様の問題があり、同様の製造方法を採用することで、同様の効果を得ることができる。
【００２９】
また、一般的な半導体装置の製造でもパッケージ組立てや半導体チップの直接実装でも同様の問題があり、同様の製造方法を採用することで、同様の効果を得ることができる。
【００３０】
【発明の効果】
以上説明したように、本発明においては生産性を低下させず、かつ、半導体基板の表面に形成された集積回路の特性を損なわないように半導体装置の薄型化ができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における集積回路素子形成及び内部配線形成工程を示す図である。
【図２】本発明の実施の形態における第１の積層体形成工程を示す図である。
【図３】本発明の実施の形態における研磨工程を示す図である。
【図４】本発明の実施の形態における第２の積層体形成工程を示す図である。
【図５】本発明の実施の形態における切削工程を示す図である。
【図６】本発明の実施の形態における金属膜成膜工程を示す図である。
【図７】本発明の実施の形態における端子形成工程を示す図である。
【図８】本発明の実施の形態におけるダイシング工程を示す図である。
【図９】本発明の実施の形態における固体撮像素子の外観図である。
【図１０】本発明の実施の形態における機械的な研磨工程後の半導体装置の拡大図である。
【図１１】本発明の実施の形態における化学的反応をおもに利用したエッチングによる半導体装置の拡大図である。
【符号の説明】
１０：半導体基板、１０Ａ：集積回路形成領域、２６：内部配線
１２：樹脂層、１４：上部支持基体、１６：下部支持基体
２０：ボール状端子、２４：溝、２８：内部配線の端部
３０：金属膜、３２：緩衝部材、３４：保護膜
Ｘ：結晶欠陥
Ｚ：半導体基板裏面の凹凸量
【図１】
2005005380.tif 000003
【図２】
2005005380.tif 000004
【図３】
2005005380.tif 000005
【図４】
2005005380.tif 000006
【図５】
2005005380.tif 000007
【図６】
2005005380.tif 000008
【図７】
2005005380.tif 000009
【図８】
2005005380.tif 000010
【図９】
2005005380.tif 000011
【図１０】
2005005380.tif 000012
【図１１】
2005005380.tif 000013
【手続補正書】
【提出日】平成16年3月12日(2004.3.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表面に集積回路が形成された半導体基板の裏面を機械的に研磨する第１の工程と、
前記半導体基板の裏面を化学的反応をおもに利用したエッチングをする第２の工程と、を含み、
前記第１の工程は、前記半導体基板を裏面からの欠陥が前記半導体基板の表面に到達する深さよりも厚く残すものとし、
前記第２の工程は、少なくとも前記第１の工程後の前記半導体基板の裏面の凹凸量の分だけ、さらに薄くする
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記第２の工程の後、
前記半導体基板裏面に樹脂層を介して、支持基体を固着し、積層体を形成する第３の工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板の表面上のスクライブラインによって区画される各領域に集積回路を形成すると共に、隣接する前記集積回路の各領域の境界を跨って内部配線を形成する第１の工程と、
前記半導体基板の表面に絶縁樹脂層を介して、前記集積回路の形成領域を被う上部支持基体を固着して積層体を形成する第２の工程と、
前記半導体基板の一部を残して、前記スクライブラインに沿って、前記絶縁樹脂及び内部配線の一部を露出させる溝を形成する第３の工程と、
前記半導体基板の表面及び前記溝を覆って金属膜を成膜する第４の工程と、
前記金属膜をパターンニングして外部配線を形成する第５の工程と、
前記半導体基板の裏面を機械的に研磨する第６の工程と、
前記半導体基板の裏面を化学的反応をおもに利用したエッチングをする第７の工程と、
前記半導体基板をスクライブラインに沿って除去する第８の工程と、
前記スクライブラインに沿って切削して前記積層体を分割する第９の工程と、を含み、
前記第６の工程は、前記半導体基板を裏面からの欠陥が表面に到達する深さよりも厚く残すものとし、
前記第７の工程は、少なくとも前記第６の工程後の前記半導体基板の裏面の凹凸量の分だけ、さらに薄くする
ことを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板の表面上のスクライブラインによって区画される各領域に集積回路を形成すると共に、隣接する前記集積回路の各領域の境界を跨って内部配線を形成する第１の工程と、
前記半導体基板の表面に絶縁樹脂層を介して、前記集積回路の形成領域を被う上部支持基体を固着する第２の工程と、
前記半導体基板の裏面を機械的に研磨する第３の工程と、
前記半導体基板の裏面を化学的反応をおもに利用したエッチングをする第４の工程と、
前記半導体基板をスクライブラインに沿って除去し、かつ、前記半導体基板裏面に絶縁樹脂層を介して、下部支持基体を固着し、積層体を形成する第５の工程と、
前記上部支持基体の一部を残して、前記スクライブラインに沿って、前記絶縁樹脂及び内部配線の一部を露出させる溝を形成する第６の工程と、
前記半導体基板裏面及び前記溝を覆って金属膜を成膜する第７の工程と、
前記金属膜をパターンニングして外部配線を形成する第８の工程と、
前記上部支持基体を切削して前記積層体を分割する第９の工程と、を含み、
前記第３の工程は、前記半導体基板を裏面からの欠陥が表面に到達する深さよりも厚く残すものとし、
前記第４の工程は、少なくとも前記第３の工程後の前記半導体基板の裏面の凹凸量の分だけ、さらに薄くする
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記半導体基板の表面に形成された集積回路は受光素子であると共に、前記上部支持基体は透明な支持基体であることを特徴とする半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
【課題を解決するための手段】
上記目的を達成するために本発明は、表面に集積回路が形成された半導体基板の裏面を機械的に研磨する第1の工程と、前記半導体基板の裏面を化学的反応をおもに利用したエッチングをする第２の工程と、を含み、前記第１の工程は、前記半導体基板を裏面からの欠陥が前記半導体基板の表面に到達する深さよりも厚く残すものとし、前記第２の工程は、少なくとも前記第１の工程後の前記半導体基板の裏面の凹凸量の分だけ、さらに薄くすることを特徴とする半導体装置の製造方法である。