(57)【要約】【課題】電圧制御発振器において、あらゆる外部要因によって生じる電圧制御発振器の出力クロック信号の周波数変動を抑制可能にする。【解決手段】電圧制御発振器１０１の共振回路を構成する可変容量のチャージポンプ回路１０４もしくはループフィルタ（ローパスフィルタ）１０５からＶｔ電圧が印加される端子とは反対側の端子に、可変容量値を補正する補正電圧回路を接続し、検出回路１０６によって制御することによって、あらゆる外部要因によって生じるクロック信号の周波数変動に対して、周波数変動分だけ可変容量値を補正することにより、周波数変動を抑制する。【選択図】図２
2005191858.tif 000002
【特許請求の範囲】
【請求項１】
アンテナと、前記アンテナに入力された信号を低周波信号に処理するＲＦ（Radio Frequency）部と、前記ＲＦ部において処理された低周波信号によって伝送されたデータをビットエラーなく処理を行う処理部とを備えたことを特徴とする発振器。
【請求項２】
前記処理部においてビットエラーなく処理を行うため、前記ＲＦ部に周波数変動の小さいＰＬＬ（Phase Lock Loop）回路を設けたことを特徴とする請求項１記載の発振器。
【請求項３】
前記ＰＬＬ回路を、電圧制御発振器から出力される信号を分周するカウンタ回路と、リファレンス信号の位相を比較する位相比較器と、前記位相比較器の比較結果に基づいて出力電流を増減するチャージポンプ回路と、前記チャージポンプ回路の出力電流から高周波成分を除去し電圧に変換して前記電圧制御発振器に印加するループフィルタと、周波数変動によって生じた周波数のずれを検出する検出回路とにより構成され、前記リファレンス信号と位相の一致するクロック信号の周波数が外部要因によって急激に変動したときに、変動した周波数のずれを前記検出回路で検出し強制的に補正することにより周波数のずれを抑制することを特徴とする請求項１または２記載の発振器。
【請求項４】
前記電圧制御発振器に可変容量とインダクタで構成される共振回路とを設け、前記チャージポンプ回路から出力される電流を前記ループフィルタを介して変換した電圧が前記可変容量に印加されることによって、前記電圧制御発振器の所望の周波数の前記クロック信号が出力される構成であって、前記クロック信号の周波数が外部要因によって急激に変動したときに変動した周波数のずれを前記検出回路で検出し、前記ループフィルタの出力電圧によって可変する前記可変容量の容量を強制的に補正する回路を備えたことを特徴とする請求項３記載の発振器。
【請求項５】
前記リファレンス信号と位相が一致した前記電圧制御発振器から出力される前記クロック信号の周波数が外部要因によって急激に変動したときに、変動した周波数のずれを前記検出回路によって検出し、強制的に補正電圧を前記ループフィルタの出力電圧が印加される前記可変容量の前記ループフィルタの出力電圧が印加される端子とは反対側の端子に印加することによって、前記クロック信号の周波数のずれを強制的に補正し、前記クロック信号の周波数変動を防止することを特徴とする請求項３または４記載の発振器。
【請求項６】
前記検出回路によって前記クロック信号の周波数変動を検出し、前記可変容量に前記検出回路からの検出信号を補正電圧として印加することによって、前記ループフィルタからの出力電圧により周波数変動を制御する前に強制的に周波数変動を抑制し、周波数変動の小さい前記電圧制御発振器を構成することを特徴とする請求項３〜５のいずれか１項記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発振器に関するものである。
【背景技術】
【０００２】
従来、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）から出力されたクロック信号はカウンタ回路によって分周され、リファレンス信号と位相比較された後、クロック信号とリファレンス信号の位相比較結果を２進データによってチャージポンプ回路へ出力し、チャージポンプ回路において位相比較器から送られてきた２進データに基づいた制御電流を出力してループフィルタを介して制御電圧に変換され、ＶＣＯに制御電圧が入力される。
【０００３】
上述の動作を連続的に繰り返すことによって、リファレンス信号とクロック信号が同位相となり、ＶＣＯの出力クロック信号はロックされる。ロックされた後も、上述の動作によって、ＶＣＯの出力クロック信号はロックの状態を維持される。
【０００４】
このようなＶＣＯにおいて問題の１つとして挙げられるのは、外部からの影響によって一時的にクロック信号の周波数が変動してしまうことがある。このようなクロック信号の周波数変動が生じることによって、移動体通信機器の送受信経路の立上がり時間が遅くなり、アンテナから入力された信号を最初から効率よく伝送できず、ＭＰＵ（Microprocessing Unit、以下、マイコンという）において、入力された信号の最初の方のビットを検出できず、ビットエラーを生じてしまうことが懸念されている。
【０００５】
一例としては、ＶＣＯの出力は、通常、カウンタ回路と変復調器あるいはミキサ回路の局部発振信号入力部と接続しているが、移動体通信機器などにおいて、送受信を切り替えるときに、送信および受信のミキサ回路の動作をオン／オフさせると、ミキサ回路の局部発振信号入力部のインピーダンスが変化し、そのインピーダンス変化によって、ＶＣＯの共振回路に用いられている負荷が変動し、その結果、クロック信号の周波数が変動してしまうのである。
【０００６】
このような負荷変動による周波数変動は、一般的にＶＣＯ出力とミキサ回路の間にバッファ回路を挿入し、ミキサ回路からみたときのＶＣＯ出力のインピーダンスを高くする、すなわちアイソレーションを高くすることにより、周波数変動を抑制することができる。
【特許文献１】特表２００３−５００８７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ＶＣＯのクロック信号の周波数変動は、負荷変動によってのみ生じるものではなく、あらゆる要因によって生じる。上述のように負荷変動によって生じる周波数変動は対策がなされ易いが、寄生成分による影響など、小さな諸要因の積み重ねによって生じる周波数変動の対策は困難である。
【０００８】
また、周波数変動はＰＬＬ回路によって制御されるが、ループフィルタの特性によってループ応答時間が遅くなり、ロックアップタイムが遅くなってしまう。ロックアップタイムを速くすると、ＶＣＯのクロック信号のＣ／Ｎ特性が劣化あるいはリファレンス信号のリークの増大などが生じるため、周波数変動の対策は困難である。
【０００９】
以上のようなことから、本発明は、各要因に対してＶＣＯのクロック信号の周波数変動対策を行わずに、ループフィルタから出力される制御電圧によって周波数変動が制御される前に周波数変動を検出回路によって検出して周波数変動分を補正する補正回路を有することによって、周波数変動によるビットエラーへの影響が従来よりも少ない発振器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記の目的を達成するために本発明は、ＶＣＯから出力されたクロック信号を位相比較器で比較した後、周波数変動を検出する検出回路と、１対の可変容量と１対のインダクタによって構成された共振回路と、前記クロック信号を出力する１対のＭＯＳＦＥＴによって構成されたＶＣＯおよび前記共振回路を構成する１対の可変容量のチャージポンプ回路からの出力電圧を印加する端子とは反対側の従来は接地してある端子に１対の抵抗を介して検出回路に接続された可変電源と接続することよって構成された前記クロック信号の周波数変動を補正する補正回路を有しているＶＣＯを含むことを特徴とする。
【００１１】
本発明によれば、ＰＬＬ回路によってロックしていたＶＣＯのクロック信号が外部要因によって周波数変動を起こし始めたときに、検出回路によって周波数変動を検出し、補正回路によって強制的に、ＶＣＯの共振回路を構成する可変容量に可変電源によって、補正電圧を印加することにより、周波数変動が補正されるため、周波数変動を低減させることが可能となる。
【発明の効果】
【００１２】
本発明によれば、ＶＣＯの可変容量において電圧を印加する端子と反対側の端子に、検出回路によって制御された可変電圧を印加する回路を構成することによって、外部要因によって生じるＶＣＯのクロック信号の周波数変動を、可変容量の電位差を強制的に補正することにより、クロック信号の周波数変動を抑制するため、ビットエラーが非常に少ない高品質通信が可能となる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施形態について図面を参照しながら説明する。
【００１４】
図１は本発明の一実施形態に係る発振器の基本構成を示すブロック図である。
【００１５】
アンテナ１から入力された信号は、ＲＦ部２で増幅，変調および不要信号の除去がなされた後、ＭＰＵ３に入力される。
【００１６】
図２は図１のＲＦ部の一部であるＰＬＬ回路の基本構成を示すブロック図である。
【００１７】
発振器は、ＶＣＯ１０１で出力クロック信号がカウンタ回路１０２に入力され分周された後、外部から入力したリファレンス信号と位相比較器１０３において位相比較が行われ、その結果が２進データとして位相比較器１０３から出力される。位相比較器１０３から出力された２進データがチャージポンプ回路１０４に入力されると、チャージポンプ回路１０４において位相比較器１０３で出力された２進データは電流に変換され出力される。チャージポンプ回路１０４で出力された電流は、ループフィルタ１０５において電圧に変換され、位相差分の電圧がＶＣＯ１０１にＶｔ電圧として入力される。また、位相比較器１０３で位相比較された後、周波数変動分の位相差が検出回路１０６に入力され、検出回路１０６によって可変電源は制御される。
【００１８】
次に、図１に示された構成の発振器について説明する。
【００１９】
アンテナ１は、複数の信号のうち一番感度の良い信号を選択できるようにするため、ダイバーシティ型アンテナをＭＰＵ３の制御によって信号の選択を行う。アンテナ１に入力された信号は、ＲＦ部２によって低周波信号に処理される。ＲＦ部２ではアンテナ１からの信号がスイッチを介して受信信号処理部に入力され、低雑音増幅器などで増幅された後、フィルタを介してミキサに入力され低周波数に変換される。低周波数に変換された信号はＭＰＵ３に入力され、入力された低周波信号からデータが引き出される。
【００２０】
次に図２に示された構成のＰＬＬ回路について説明する。
【００２１】
カウンタ回路１０２はＶＣＯ１０１の出力クロック信号を分周して、位相比較器１０３に出力する。
【００２２】
位相比較器１０３は、カウンタ回路１０２からの出力信号と外部からのリファレンス信号の位相を比較し、その結果をＨ（High），Ｌ（Low）の２進データとしてチャージポンプ１０４へ出力する。チャージポンプ回路１０４では位相比較器１０３からの２進データをＨ，Ｌ，Ｚの３値信号に変換する。例としてクロック信号がリファレンス信号よりも位相が進んでいる場合は、Ｈを出力して電流をループフィルタ１０５に供給し、クロック信号がリファレンス信号よりも遅れている場合は、Ｌを出力して電流をループフィルタから引き込み、同位相の場合は、Ｚを出力して、ループフィルタ１０４との電流の受渡しがない状態、つまり後述するＭＯＳＦＥＴ２１１および２１２をオフの状態にする。
【００２３】
図３は図２に示すチャージポンプ回路１０４の一実施例の基本構成を示した回路図である。
【００２４】
図１の位相比較器１０３から出力された２進データは、図３の入力ライン２０１および２０２からＭＯＳＦＥＴ２１１および２１２にそれぞれ入力される。ＭＯＳＦＥＴ２１１はｐ型ＭＯＳＦＥＴのため、入力ライン２０１に「０」が入力された場合にオンし、ＭＯＳＦＥＴ２１２はｎ型ＭＯＳＦＥＴのため、入力ライン２０２に「１」が入力された場合にオンする。ＭＯＳＦＥＴ２１１がオンした場合は、Ｈの状態になり出力部２０３に電流が流れる。つまり、後段のループフィルタ１０５に電流が供給され、逆にＭＯＳＦＥＴ２１２がオンした場合には、Ｌの状態になり出力ライン２０３からＧＮＤに電流が流れる、つまり、後段のループフィルタ１０５からＧＮＤに電流が流れる。また、同位相の場合は、Ｚの状態になり、ＭＯＳＦＥＴ２１１および２１２はオフの状態であって電流は流れない。
【００２５】
図４は図２に示すループフィルタ１０５の一実施例の基本構成を示した回路図である。
【００２６】
本例では２次のラグフィルタを用いた。チャージポンプ回路１０４から出力された電流は、図４の各コンデンサ３０２，３０３に蓄積され、チャージポンプ回路１０４から出力された電流を蓄積することによって、コンデンサ３０２，３０３に電位差が生じ、その電位差をループフィルタ１０５はＶＣＯ１０１にＶｔ電圧として出力する。
【００２７】
図５はＶＣＯ１０１の一実施例の基本構成を示した回路図である。
【００２８】
図２のループフィルタ１０５から出力されたＶｔ電圧をｎ型ＭＯＳＦＥＴ４０１および４０２で構成された可変容量４１２のバックゲートに入力することによって、可変容量４１２の容量が変化し、この可変容量４１２とインダクタによって共振回路が構成される。ＶＣＯ１０１は１対のＭＯＳＦＥＴ４０３および４０４により、発振信号を生成した後、この共振回路によって、共振周波数の信号をクロック信号として出力する。この出力されたクロック信号は、位相比較器１０３に入力され、位相比較された後、チャージポンプ１０４で２進データが電流に変換され、変換された出力電流がループフィルタ１０５で電圧に変換されＶＣＯに入力され、可変容量４１２が変化する。この動作を繰り返すことによりＶＣＯの出力クロック信号は、常にリファレンス信号と同位相に保たれる、つまりロックの状態を保つ。
【００２９】
検出回路１０６は、位相比較器１０３で位相比較された２進データが入力され、入力されたデータに応じて、可変電源を制御する。
【００３０】
次に実施の形態の実施例について説明する。
【００３１】
上述のようにＶＣＯ１０１のクロック信号がロックの状態にあるとき、ミキサの動作をオン／オフさせると、ミキサの局部発振信号入力部のインピーダンスが変化する。仮にミキサをオフの状態からオンの状態に変化した時に、ミキサの局部発振信号入力部のインピーダンスがＺからＺ＋ΔＺになったとし、そのインピーダンス変化がＶＣＯの負荷を変動させたとすると、（数１）に示すようになる。
【００３２】
【数１】
2005191858.tif 000003
ここでＺＶＣＯは、ＶＣＯ１０１の負荷インピーダンス、ＬはＶＣＯ１０１のインダクタ値、ＣはＶＣＯ１０１の可変容量値である。また、このときのＺＶＣＯにおいてはインダクタと容量値が支配的であるためΔＺをΔＬとΔＣに置き換えると、（数２）に示すようになる。
【００３３】
【数２】
2005191858.tif 000004
ＶＣＯ１０１のクロック信号の周波数ｆはＬＣ共振回路によって、（数３）に示すようになる。
【００３４】
【数３】
2005191858.tif 000005
したがって、（数４）に示すように、負荷変動によって周波数変動Δｆが生じる。
【００３５】
【数４】
2005191858.tif 000006
しかし、ＰＬＬ回路はＶＣＯ１０１のクロック信号が常にロックの状態になるように保持しようとするため、負荷変動によってクロック信号の周波数変動が起こるのは通常数ｕｓｅｃ程度となるが、アプリケーションによっては、数ｕｓｅｃの周波数変動も規格外れになる場合があるため、クロック信号の周波数変動が問題になる。
【００３６】
そこで、本実施形態のように負荷変動によって生じたΔＺのインピーダンスを可変容量値を（数５），（数６）が成立つようにミキサの動作をオンさせたときに、ΔＣ’だけ補正することによって、Δｆの周波数変動を抑制することができる。
【００３７】
【数５】
2005191858.tif 000007
【００３８】
【数６】
2005191858.tif 000008
ここで、可変容量値は（数７），（数８）で決定される。
【００３９】
【数７】
2005191858.tif 000009
【００４０】
【数８】
2005191858.tif 000010
ここで、Ｖｔはループフィルタ１０５から入力される電圧、Ｖｃは補正電圧であり、周波数変動が生じないときにはＶｃは接地状態にある。仮に、クロック信号が５ＧＨｚで周波数変動が１ＭＨｚ、インダクタ値が０．５ｎＨの場合、（数３）の式より、Ｃ＋Ｃ’＝１.０１２ｐＦ，Ｃ＝２.０２６ｐＦとなり、（数９）のようになる。
【００４１】
【数９】
2005191858.tif 000011
この結果、（数７）の式により、（数１０）のようになる。
【００４２】
【数１０】
2005191858.tif 000012
また、Ｑ＝ＣＶによりΔＶ＝Ｖとなることから、｜Ｖｔ−Ｖｃ｜＝２ＶとなるようなＶｃを検出回路を介して印加すればよい。
【産業上の利用可能性】
【００４３】
本発明は、発振器に適用され、特に移動体通信機などの電圧制御発振器を有するＰＬＬ回路に用いることができる発振器に実施して有効である。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施形態の発振器における概略構成を示すブロック図
【図２】本実施形態における発振器のＲＦ部に含まれるＰＬＬ回路のブロック図
【図３】本実施形態における発振器に含まれるチャージポンプ回路の基本構成を示すブロック図
【図４】本実施形態における発振器に含まれるローパスフィルタの基本構成を示すブロック図
【図５】本実施形態における発振器に含まれる電圧制御発振器の基本構成を示すブロック図
【符号の説明】
【００４５】
１０１  電圧制御発振器
１０２  カウンタ回路
１０３  位相比較器
１０４  チャージポンプ回路
１０５  ループフィルタ
１０６  検出回路
２０１〜２０２  チャージポンプの入力ライン
２０３  チャージポンプの出力ライン
２１１  ｐ型ＭＯＳＦＥＴ
２１２  ｎ型ＭＯＳＦＥＴ
３０１  ループフィルタ入力ライン
３０２〜３０３  コンデンサ
３０４  抵抗
３０５  ループフィルタ出力ライン
４０４〜４０４  ｎ型ＭＯＳＦＥＴ
４０５〜４０６  抵抗
４０７〜４０８  コンデンサ
４０９〜５１０  インダクタ
４１１  可変電源
４１２  可変容量
【図１】
2005191858.tif 000013
【図２】
2005191858.tif 000014
【図３】
2005191858.tif 000015
【図４】
2005191858.tif 000016
【図５】
2005191858.tif 000017