(57)【要約】 【課題】  所望の異なる波長のレーザ光であって、これらレーザ光が所期の光軸である積層形半導体レーザ素子を製造する製造方法を提供する。【解決手段】  第１積層方向Ｚ３および共振方向Ｚ２に垂直な方向に第１半導体レーザ素子２１を連ねて形成される第１半導体レーザ素子列５３ａを第２積層方向Ｚ４および共振方向Ｚ２に垂直な方向に第２半導体レーザ素子２２を連ねて形成される第２半導体レーザ素子列５３ｂを準備する。準備される第１および第２半導体レーザ素子列５３ａ，５３ｂを積層方向Ｚ１に集積して一体化して半導体レーザ素子集積体６２を形成する。形成される半導体レーザ素子集積体６２劈開して積層形半導体レーザ素子２０を製造する。【選択図】      図１
2005317680.tif 000002
【特許請求の範囲】
【請求項１】
複数個の半導体レーザ素子を、各半導体レーザ素子の層の積層方向に積層して一体化するための製造方法であって、
一体化すべき複数の半導体レーザ素子を、前記積層方向および共振器方向に対して垂直な方向に連ねて形成される短冊状の複数の半導体レーザ素子列を準備する半導体準備工程と、
前記半導体準備工程にて準備される前記半導体レーザ素子列を、前記積層方向に集積して一体化する集積工程と、
前記集積工程にて一体化される半導体レーザ素子集積体から複数の積層形半導体レーザ素子を分断する分断工程とを有することを特徴とする積層形半導体レーザ素子の製造方法。
【請求項２】
発せられるべきレーザ光は、異なる種類の波長のレーザ光であることを特徴とする請求項１に記載の積層形半導体レーザ素子の製造方法。
【請求項３】
前記半導体準備工程において、前記レーザ光に対応する共振器長に形成される半導体レーザ素子列を、準備することを特徴とする請求項１または２に記載の積層形半導体レーザ素子の製造方法。
【請求項４】
前記半導体準備工程において、一方向に順次積層される第１導電型の第１クラッド層、活性層および第２導電型の第２クラッド層を備えるとともに、前記第２クラッド層にストライプ状に形成される複数のリッジ部と積層方向に突起する複数の突起部とが含まれる短冊状の複数の半導体レーザ素子列を、準備することを特徴とする請求項１〜３いずれか１つに記載の積層形半導体レーザ素子の製造方法。
【請求項５】
前記半導体準備工程において、共振器方向の両端面部に反射膜が形成される半導体レーザ素子列を、準備することを特徴とする請求項１〜４のいずれか１つに記載の積層形半導体レーザ素子の製造方法。
【請求項６】
前記半導体準備工程において、電極を含む複数の半導体レーザ素子列を準備し、
前記集積工程において、前記電極同士を電気的かつ機械的に接続し、前記半導体レーザ素子列同士を集積して一体化することを特徴とする請求項１〜５のいずれか１つに記載の積層形半導体レーザ素子の製造方法。
【請求項７】
前記半導体準備工程において、前記電極が金、金を含む合金、錫および錫を含む合金のうち少なくとも１つをめっきすることによって形成される半導体レーザ素子列を準備することを特徴とする請求項６に記載の積層形半導体レーザ素子の製造方法。
【請求項８】
前記集積工程において、各半導体レーザ素子列が結晶欠陥を生じる温度以下で、半導体レーザ素子列同士を集積し一体化することを特徴とする請求項６に記載の積層形半導体レーザ素子の製造方法。
【請求項９】
前記集積工程において、超音波によって振動が付加される半導体レーザ素子列同士を積層して一体化することを特徴とする請求項１〜８のいずれかに１つに記載の積層形半導体レーザ素子の製造方法。
【請求項１０】
前記集積工程において、プラズマ雰囲気に曝される半導体レーザ素子列同士を集積し一体化することを特徴とする請求項１〜８のいずれかに１つに記載の積層形半導体レーザ素子の製造方法。
【請求項１１】
半導体レーザ素子集積体または積層形半導体レーザ素子をアニール処理するアニール処理工程をさらに含むことを特徴とする請求項８または１０に記載の積層形半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
異なる波長の複数のレーザ光を発光可能な半導体レーザ素子に関する。
【背景技術】
【０００２】
近年、ＣＤおよびＤＶＤなどに代表されるように光記録媒体の多様化している。これら多様化する光記録媒体は、それぞれ再生可能なレーザ光の波長が異なる。そのため複数の種類の光記録媒体を再生可能な光ピックアップを構成する場合、発せられるレーザ光の波長が相互に異なる光源を備える光ピックアップを構成する必要がある。
【０００３】
図１０は、第１の従来の技術であるモノリシック型半導体レーザ装置１を概略示す正面図である。図１１は、第２の従来の技術であるハイブリッド型半導体レーザ装置２を概略示す正面図である。図１２は、光ピックアップ３の構成を概略示す模式図である。モノリシック型半導体レーザ装置１およびハイブリッド型半導体レーザ装置２は、異なる波長の２つのレーザ光を発光可能に構成される。モノリシック型半導体レーザ装置１またはハイブリッド型半導体レーザ装置２を用いて光ピックアップ３を構成すると、図１２に示すように、互いに異なる波長の２つのレーザ光を、光学系４を介して図示しない光記録媒体に照射することができる。
【０００４】
図１３は、第３の従来の技術である第１半導体レーザ装置５を概略示す正面図である。図１４は、第１半導体レーザ装置５を概略示す側面図である。図１５は、第１半導体レーザ装置５を製造する手順を概略示す斜視図である。図１６は、積層方向上方から見た第１半導体レーザ装置５を概略示す平面図である。第１半導体レーザ装置５は、発せられるレーザ光の波長が異なり、かつ共振器長が異なる２つの半導体レーザ素子６，７を積層することによって構成される。このような第１半導体レーザ装置５の製造方法は、まず図１５（ａ）に示すように、第１化合物半導体８を劈開して第１半導体レーザ素子６を取得し、第２化合物半導体９を劈開して第２半導体レーザ素子７を取得する。次に図１５（ｂ）に示すように、第１および第２半導体レーザ素子６，７を積層し、図１５（ｃ）に示す第１半導体レーザ装置５が形成される。このような構成を有する第１半導体レーザ装置５では、２つのレーザ光の発光点間隔を約１０μｍにすることができる（たとえば特許文献１参照）。
【０００５】
図１７は、第４の従来の技術である第２半導体レーザ装置１１を概略示す正面図である。図１８は、第２半導体レーザ装置１１を概略示す側面図である。図１９は、第２半導体レーザ装置１１を製造する手順を概略示す斜視図である。第２半導体レーザ装置１１は、発せられるレーザ光の波長が異なり、共振器長が略同一の２つの半導体レーザ素子１２，１３を積層して構成される。第２半導体レーザ装置１１の製造方法は、まず図１９（ａ）に示すように、発せられるレーザ光の波長が異なる２つの化合物半導体１４ａ，１４ｂを積層する。次に図１９（ｂ）に示すように前記積層される化合物半導体１４ａ，１４ｂの積層方向両端部を研磨によって切除する。さらに図１９（ｃ）および図１９（ｄ）に示すように化合物半導体集合体１５を劈開して、第２半導体レーザ装置１１を構成する。このようにして構成されると、一つ一つ半導体レーザ素子を積層する場合に比べて生産効率が高い。
【０００６】
【特許文献１】特開平１１−１１２０９１号公報（第２−４頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
第１および第２の従来の技術であるモノリシック型半導体レーザ装置１およびハイブリッド型半導体レーザ装置２では、異なる波長の２つのレーザ光の発光点間隔が約１００μｍに形成される。これによって光ピックアップ３に用いられる場合、一方のレーザ光が光記録媒体に合焦可能に光学系レンズ４を形成すると、他方のレーザ光が光記録媒体に集光する際に収差を生じる。それ故、他方のレーザ光によって光記録媒体１０に情報を書き込む際に、前記書き込み速度を速くすることが困難となる。また両方のレーザ光が収差を生じないように光学系レンズ４を形成すると、光学系レンズ４の構造が複雑になり、製造コストが高くなる。
【０００８】
このような課題を改善すべく第３の従来の技術の第１半導体レーザ装置５は、発光点間隔を約１０μｍにすることができる。このようにモノリシック型およびハイブリッド型半導体レーザ装置１，２に比べて発光点間隔を小さくすることができるけれども、第１半導体レーザ装置５には、次のような課題がある。第１半導体レーザ装置５は、製造する際の機械精度に基づく測定誤差によって、２つの半導体レーザ素子６，７のレーザ光が出射される出射端面が、図１６に示すように、一方の出射端面に対して他方の出射端面が傾いている状態で積層される。これによって各出射端面から出射されるレーザ光の光軸が捩れの位置になる。このように捩れの位置にある２つのレーザ光をともに１つの光学系レンズ４で合焦させることが困難である。
【０００９】
第４の従来の技術の第２半導体レーザ装置１１は、化合物半導体集合体１５を積層し劈開して第２半導体レーザ素子１１を作製するので、機械誤差などによって生じる各半導体レーザ素子１２，１３の出射端面の各々に対する傾きを第１半導体レーザ装置５に比べて小さくすることができる。これによって第２半導体レーザ装置から発せられる２つのレーザ光の光軸を略平行にすることができるので、２つのレーザ光を１つの光学系レンズ４で合焦させることができる。このように２つのレーザ光の合焦が容易であるけれども、各半導体レーザ素子１２，１３の共振器長が略同一となる。これによって第２半導体レーザ素子１１では、各半導体レーザ素子１２，１３間に形成される電極１６から電極端子１７を外部に取り出すために加工する必要がある。また一方の半導体レーザ素子１２の共振器長に他方の半導体レーザ素子１３の共振器長を合わせているので、１つの化合物半導体あたり採れる他方の半導体レーザ素子１３の個数が、一つ一つ劈開して作製する場合に比べて少なくなり量産性と採算性が悪くなる。
【００１０】
本発明の目的は、所望の異なる波長のレーザ光であって、これらレーザ光が所期の光軸であり、前記レーザ光に対応する共振器長に形成される半導体レーザ素子が積層される積層形半導体レーザ素子を製造する製造方法を提供する。
【課題を解決するための手段】
【００１１】
本発明は、複数個の半導体レーザ素子を、各半導体レーザ素子の層の積層方向に積層して一体化するための製造方法であって、
一体化すべき複数の半導体レーザ素子を、前記積層方向および共振器方向に対して垂直な方向に連ねて形成される短冊状の複数の半導体レーザ素子列を準備する半導体準備工程と、
前記半導体準備工程にて準備される前記半導体レーザ素子列を、前記積層方向に集積して一体化する集積工程と、
前記集積工程にて一体化される半導体レーザ素子集積体から複数の積層形半導体レーザ素子を分断する分断工程とを有することを特徴とする積層形半導体レーザ素子の製造方法である。
【００１２】
本発明に従えば、半導体準備工程では、積層方向および共振方向に垂直な方向に複数の半導体レーザ素子を連ねて形成される短冊状の複数の半導体レーザ素子列を準備する。集積工程では、半導体レーザ素子列を積層方向に集積し一体化して半導体レーザ素子集積体が形成される。半導体レーザ素子集積体は、分断工程で、複数個の半導体レーザ素子を積層してなる積層形半導体レーザ素子に分断される。このように半導体レーザ素子列を集積し一体化される半導体レーザ素子集積体を分断して積層形半導体レーザ素子を形成するので、仮に機械精度上の誤差があったとして、その誤差に伴うずれ量を含有する状態で形成されても、積層形半導体レーザ素子は、所望のレーザ光を発することができる。
【００１３】
また本発明は、発せられるべきレーザ光は、異なる種類の波長のレーザ光であることを特徴とする。
【００１４】
本発明に従えば、異なる種類の波長のレーザ光を発することができる積層形半導体レーザ素子を製造することができる。
【００１５】
また本発明は、前記半導体準備工程において、前記レーザ光に対応する共振器長に形成される半導体レーザ素子列を、準備することを特徴とする。
【００１６】
本発明に従えば、半導体準備工程で準備される半導体レーザ素子列は、発せられるレーザ光に対応する共振器長に形成される半導体レーザ素子列である。これによって発せられるレーザ光に対応する共振器長に形成される半導体レーザ素子が積層される積層形半導体レーザ素子を製造することができる。
【００１７】
また本発明は、前記半導体準備工程において、一方向に順次積層される第１導電型の第１クラッド層、活性層および第２導電型の第２クラッド層を備えるとともに、前記第２クラッド層にストライプ状に形成される複数のリッジ部と積層方向に突起する複数の突起部とが含まれる短冊状の複数の半導体レーザ素子列を、準備することを特徴とする。
【００１８】
本発明に従えば、半導体準備工程では、第１導電型の第１クラッド層、活性層および第２導電型の第２クラッド層を備えるとともに、前記第２クラッド層にストライプ状の複数のリッジ部と積層方向に突起する複数の突起部とが含まれる短冊状の複数の半導体レーザ素子列が準備される。これによって複数のリッジ部および突起部が形成される半導体レーザ素子列が接合される積層形半導体レーザ素子を製造できる。
【００１９】
また本発明は、前記半導体準備工程において、共振器方向の両端面部に反射膜が形成される半導体レーザ素子列を、準備することを特徴とする。
【００２０】
本発明に従えば、半導体準備工程で準備される半導体レーザ素子列は、その共振器方向の両端面部に反射膜が形成される半導体レーザ素子列である。これによって積層形半導体レーザ素子の共振器方向両端面部に形成される反射膜が、異なる種類の波長のレーザ光を発する半導体レーザ素子毎に形成される積層形半導体レーザ素子を製造することができる。
【００２１】
また本発明は、前記半導体準備工程において、電極を含む複数の半導体レーザ素子列を準備し、
前記集積工程において、前記電極同士を電気的かつ機械的に接続し、前記半導体レーザ素子列同士を集積して一体化することを特徴とする。
【００２２】
本発明に従えば、半導体準備工程では、電極が含まれる半導体レーザ素子列が準備される。さらに集積工程では、複数の半導体レーザ素子列を集積し一体化する際に、前記電極を電気的かつ機械的に接続する。これによって半導体レーザ素子列に含まれる電極同士が電気的かつ機械的に接続される半導体レーザ素子集積体を製造できる。換言すると、半導体レーザ素子に電極が含まれ、前記電極同士が電気的かつ機械的に接続される積層形半導体レーザ素子を製造することができる。
【００２３】
また本発明は、前記半導体準備工程において、前記電極が金、金を含む合金、錫および錫を含む合金のうち少なくとも１つをめっきすることによって形成される半導体レーザ素子列を準備することを特徴とする。
【００２４】
本発明に従えば、半導体準備工程では、電極が金、金を含む合金、錫および錫を含む合金のうち少なくとも１つをめっきすることによって形成される半導体レーザ素子列を準備する。これによって金、金を含む合金、錫および錫を含む合金のうち少なくとも１つをめっきすることによって形成される電極同士が電気的かつ機械的に接続される積層形半導体レーザ素子を製造することができる。
【００２５】
また本発明は、前記集積工程において、各半導体レーザ素子列が結晶欠陥を生じる温度以下で、半導体レーザ素子列同士を集積し一体化することを特徴とする。
【００２６】
本発明に従えば、集積工程では、各半導体レーザ素子列が結晶欠陥を生じる温度以下で半導体レーザ素子列を集積し一体化される。これによって各半導体レーザ素子列の結晶欠陥が抑制される状態で、複数の半導体レーザ素子列を集積し一体化することができる。このように複数の半導体レーザ素子列を集積し一体化することによって、結晶欠陥の発生が抑制される積層形半導体レーザ素子を製造することができる。
【００２７】
また本発明は、前記集積工程において、超音波によって振動が付加される半導体レーザ素子列同士を積層して一体化することを特徴とする。
【００２８】
本発明に従えば、集積工程では、超音波によって振動を付加される複数の半導体レーザ素子列同士を集積し一体化する。これによって洗浄された半導体レーザ素子列同士が集積し一体化される半導体レーザ素子集積体を製造する、すなわち複数の半導体レーザ素子が積層される積層形半導体レーザ素子を製造することができる。
【００２９】
また本発明は、前記集積工程において、プラズマ雰囲気に曝される半導体レーザ素子列同士を集積し一体化することを特徴とする。
【００３０】
本発明に従えば、集積工程では、集積し一体化すべき複数の半導体レーザ素子列をプラズマ雰囲気に曝し、前記半導体レーザ素子列同士を集積し一体化する。これによって洗浄された半導体レーザ素子列同士が集積し一体化される半導体レーザ素子集積体を製造する、すなわち複数の半導体レーザ素子が積層される積層形半導体レーザ素子を製造することができる。
【００３１】
また本発明は、半導体レーザ素子集積体または積層形半導体レーザ素子をアニール処理するアニール処理工程をさらに含むことを特徴とする。
【００３２】
本発明に従えば、半導体レーザ素子集積体または積層形半導体レーザ素子をアニール処理するアニール処理工程がさらに含まれる。これによって加熱などの製造工程において半導体レーザ素子に生じるひずみを緩和することができる。
【発明の効果】
【００３３】
本発明によれば、仮に機械精度上の誤差があったとして、その誤差に伴うずれ量を含有する状態で形成されても、所望のレーザ光を発することができる積層形半導体レーザ素子を製造することができる。これによって発せられる複数のレーザ光のうちの一のレーザ光の光軸に対して、他のレーザ光の光軸の相対角度を確実に規定される積層形半導体レーザ素子を製造することができる。
【００３４】
また本発明によれば、異なる種類の波長のレーザ光を発することができる積層形半導体レーザ素子を製造することができる。これによって一の波長のレーザ光の光軸に対して、他の波長のレーザ光の光軸の相対角度を確実に規定される積層形半導体レーザ素子を製造することができる。
【００３５】
また本発明によれば、発せられるレーザ光に対応する共振器長に形成される半導体レーザ素子が積層され一体化される積層形半導体レーザ素子を製造することができる。これによって半導体レーザ素子から発せられるレーザ光の出力が、発せられるレーザ光に対応する共振器長でない半導体レーザ素子から発せられるレーザ光に比べて高い積層形半導体レーザ素子を製造することができる。
【００３６】
また本発明によれば、リッジ部が設けられる半導体レーザ素子列を接合することによって、低い作動電流で高出力のレーザ光を発光可能な積層形半導体レーザ素子  を製造することができる。また複数の突起部が設けられることによって、半導体レーザ素子列を接合する際に作用する荷重を緩和することができる。これによってリッジ部に作用する応力を小さくすることができ、リッジ部が破損することを抑制できる。
【００３７】
また本発明によれば、積層形半導体レーザ素子の共振器方向両端面部に形成される反射膜が半導体レーザ素子毎に形成される積層形半導体レーザ素子を製造することができる。このように反射膜を半導体レーザ素子毎に形成することによって、各反射膜を前記半導体レーザ素子から発せられるレーザ光に対応させて形成することができる。したがって積層形半導体レーザ素子を組上げた後、共振方向両端面部に、異なる種類の波長のレーザ光用の共用反射膜を一体化して形成する場合に比べて、各半導体レーザ素子から発せられるレーザ光の特性が良好な積層形半導体レーザ素子を製造することができる。
【００３８】
また本発明によれば、半導体レーザ素子に含まれる電極同士が互いに電気的かつ機械的に接続される積層形半導体レーザ素子を製造することができる。これによって互いに電気的かつ機械的に接続される一方の電極に電流を流すことによって、前記各半導体レーザ素子に電流を流すことができる積層形半導体レーザ素子を製造することができる。
【００３９】
また本発明によれば、電気的かつ機械的に接続される電極が金、金を含む合金、錫および錫を含む合金のうちの少なくとも１つをめっきすることによって形成される積層形半導体レーザ素子を製造できる。これによって接合可能であって導電性のよい電極が形成される積層形半導体レーザ素子を製造することができる。
【００４０】
また本発明によれば、半導体レーザ素子の結晶欠陥が抑制される積層形半導体レーザ素子を製造することができる。これによって結晶欠陥に伴う半導体レーザ素子の発光劣化を抑制可能な積層形半導体レーザ素子を製造することができる。
【００４１】
また本発明によれば、超音波によって振動を付加して洗浄される半導体レーザ素子列同士が集積され一体化されて半導体レーザ素子集積体を製造することができる。このように超音波によって振動を付加して洗浄される半導体レーザ素子を積層することによって、半導体レーザ素子列同士の間に介在する不純物が除去される状態で集積することができる。このように不純物を除去することによって、半導体レーザ素子列同士を接合を容易にすることができる。また不純物を除去することによって、積層され一体化される半導体レーザ素子が剥離することを抑制できる積層形半導体レーザ素子を製造することができる。
【００４２】
また本発明によれば、プラズマ雰囲気に曝すことによって洗浄される半導体レーザ素子列同士が集積され一体化されて半導体レーザ素子集積体を製造することができる。このようにプラズマ雰囲気に曝される半導体レーザ素子を積層することによって、半導体レーザ素子列同士の間に介在する不純物が除去される状態で集積することができる。このように不純物を除去することによって、半導体レーザ素子列同士を接合を容易にすることができる。また不純物を除去することによって、積層され一体化される半導体レーザ素子が剥離することを抑制できる積層形半導体レーザ素子を製造することができる。
【００４３】
また本発明によれば、アニール処理によって製造工程で生じるひずみを緩和して積層形半導体レーザ素子を製造することができる。これによって非発光再結合などに伴う熱などによってひずみが生じても、結晶欠陥が生じることを抑制可能な積層形半導体レーザ素子を製造することができる。
【発明を実施するための最良の形態】
【００４４】
図１は、本発明の実施の一形態である積層形半導体レーザ素子２０を概略示す正面図である。図２は、積層形半導体レーザ素子２０を概略示す側面図である。図３は、第１半導体レーザ素子２１を概略示す正面図である。図４は、第２半導体レーザ素子２２を概略示す正面図である。積層形半導体レーザ素子は、波長が異なる２つのレーザ光を発光可能に構成される。積層形半導体レーザ素子２０は、光ピックアップに用いられる。本実施の形態の積層形半導体レーザ素子２０は、コンパクトディスク（Compact Disk：略称ＣＤ）およびデジタル多機能ディスク（Digital Versatile Disc；略称：ＤＶＤ）のいずれの光記録媒体に対しても情報の読み書き可能、すなわち情報の再生および記録が可能な光ピックアップを構成する。積層形半導体レーザ素子２０には、第１半導体レーザ素子２１と第２半導体レーザ素子２２とが含まれる。
【００４５】
第１半導体レーザ素子２１は、長手状の略直方体に形成され、７８０ｎｍの波長のレーザ光を発光可能に構成される。第１半導体レーザ素子２１は、発せられるレーザ光の波長に応じて第１共振器長Ｌ１を決定する。具体的には、第１共振器長Ｌ１は、第１半導体レーザ素子２１から発せられるレーザ光の半波長の略整数倍となるように形成される。前記略整数倍は、整数倍を含む。ここで第１共振器長Ｌ１とは、図２に示すように第１半導体レーザ素子２１の長手方向の長さである。本実施の形態では、第１半導体レーザ素子２１は、厚みＴ１が略２００μｍ、第１共振器長Ｌ１が略８００μｍ、幅Ｗ１が略２５０μｍに形成される。厚みＴ１、幅Ｗ１および第１共振器長Ｌ１は、前記のような寸法に必ずしも限定されない。第１半導体レーザ素子２１には、第１半導体レーザ素子本体２３ａおよび第１反射膜２４ａが含まれる。第１半導体レーザ素子本体２３ａには、第１化合物半導体多層構造２５ａと第１電流阻止層２６ａと第１コンタクト層２７ａと第１電極２８ａとが含まれる。さらに第１化合物半導体多層構造２５ａには、第１ｎ型基板２９ａと第１ｎ型クラッド層３０ａと第１活性層３１ａと第１ｐ型クラッド層３２ａと第１ｐ型キャップ層３３ａとが含まれる。
【００４６】
第１ｎ型基板２９ａは、ｎ型の半導体結晶によって板状に形成される。第１ｎ型基板２９ａは、その厚み方向に垂直な仮想平面で切断して見た断面が略矩形状に形成される。第１ｎ型基板２９ａは、その厚み方向一表面部に半導体結晶を結晶成長できるように形成され、その厚み方向他表面部に金属を蒸着しアロイすることによって、第１ｎ型コンタクト層４１ａを形成できるように形成される。アロイするとは、熱処理することによって金属を混合することと同義である。本実施の形態では、第１ｎ型基板２９ａは、ｎ型のガリウム砒素（以下単に「ｎ−ＧａＡｓ」と呼ぶ場合がある）によって形成され、その厚みは略１００μｍである。ただしこのような厚みに限定されない。
【００４７】
第１導電型の第１クラッド層である第１ｎ型クラッド層３０ａは、ｎ型の半導体結晶によって板状に形成される。第１ｎ型クラッド層３０ａは、その厚み方向に垂直な仮想平面で切断して見た断面が略矩形状に形成される。第１ｎ型クラッド層３０ａは、第１活性層３１ａより禁制帯が大きく、屈折率が小さいｎ型の半導体結晶によって形成される。本実施の形態では、第１ｎ型クラッド層３０ａは、ｎ型のアルミニウムガリウム砒素（以下単に「ｎ−ＡｌＧａＡｓ」と呼ぶ場合がある）によって形成される。
【００４８】
第１活性層３１ａは、禁制帯が第１化合物半導体多層構造２５ａを構成する各層より小さい半導体結晶によって板状に形成される。このような半導体材料を用いて形成することによって、第１活性層３１ａは、キャリアである電子および正孔を閉じ込め可能に構成される。さらに第１活性層３１ａは、前記閉じ込められる電子および正孔を発光再結合させてレーザ光を発し、第１活性層３１ａ内部を導波可能に形成される。本実施の形態では、第１活性層３１ａは、量子井戸構造を構成可能に形成され、真性のアルミニウムガリウム砒素によって形成される。ただし第１活性層３１ａは、量子井戸構造を構成可能に形成されるものに限定されず、異なる半導体結晶からなる複数の層を形成して、多重量子井戸構造を構成可能に形成してもよい。
【００４９】
第１ｐ型クラッド層３２ａには、第１板状部３４ａと第１中央凸条部３５ａと２つの第１端部凸条部３６ａとが含まれる。第１板状部３４ａは、板状に形成され、その厚み方向に垂直な仮想平面で切断して見た断面が矩形状に形成される。第１中央凸条部３５ａは、第１板状部３４ａの厚み方向一表面部の幅方向略中央部に、第１板状部３４ａの長手方向一端から他端に渡って形成される。第１中央凸条部３５ａは、長手方向に伸びるストライプ状の突起であり、第１板状部３４ａの一表面部から第１板状部３４ａの厚み方向に突出するように形成される。第１中央凸条部３５ａは、突出する方向に向かってテーパ状に、すなわち厚み方向一方から他方に向かって幅が狭くなるように幅方向の両側面部が傾斜して形成される。
【００５０】
突起部である第１端部凸条部３６ａは、第１板状部３４ａの厚み方向一表面部の幅方向一端部および他端部に、第１板状部３４ａの長手方向一端から他端にわたって、１つずつ形成される。第１端部凸条部３６ａは、長手方向に伸びるストライプ状の突起であり、第１板状部３４ａの一表面部から板状部の厚み方向に突出するように形成される。第１端部凸条部３６ａは、その長手方向に垂直な仮想平面で切断して見た断面が矩形状に形成される。このように第１ｐ型クラッド層３２ａは、第１板状部３４ａに第１中央凸条部３５ａと２つの第１端部凸条部３６ａとが形成される。これによって第１中央凸条部３５ａと各第１端部凸条部３６ａとの間には、長手方向に伸びるストライプ状の２条の第１溝３７ａが形成される。２条の第１溝３７ａは、略同一の形状に形成され、第１板状部３４ａの幅方向中央に対して互いに略線対称となるように形成される。ただし第１中央凸条部３５ａ、第１端部凸条部３６ａおよび第１溝３７ａは、このような形状に限定するものではない。第１ｐ型クラッド層３２ａは、第１活性層３１ａより禁制帯が大きく、屈折率が小さいｐ型の半導体結晶によって形成される。本実施の形態では、第１ｐ型クラッド層３２ａは、厚みが約１．２μｍに形成され、ｐ型のアルミニウムガリウム砒素（単に「ｐ−ＡｌＧａＡｓ」と呼ぶ場合がある）によって形成される。ただし、厚みはこのようなものに限定されない。
【００５１】
第１ｐ型キャップ層３３ａは、板状に形成される。第１ｐ型キャップ層３３ａは、厚み方向一表面部が第１中央凸条部３５ａの上表面部に対向するように積層可能に形成され、第１ｐ型コンタクト層３８ａを形成可能に形成される。第１中央凸条部３５ａの上表面部とは、第１中央凸条部３５ａの第１板状部３４ａに臨む表面部に対して突出する方向に反対側の表面部と同義である。本実施の形態では、第１ｐ型キャップ層３３ａは、厚みが約０．５μｍに形成され、ｐ型のガリウム砒素（単に「ｐ−ＧａＡｓ」と呼ぶ場合がある）によって形成される。ただしこのような厚みに限定されない。第２導電型の第２クラッド層には、このように形成される第１ｐ型クラッド層３２ａと第１ｐ型キャップ層３３ａとが含まれる。
【００５２】
このような構成を有する第１化合物半導体多層構造２５ａは、第１ｎ型基板２９ａに、第１ｎ型クラッド層３０ａ、第１活性層３１ａ、第１ｐ型クラッド層３２ａを第１積層方向Ｚ３に順次積層し、第１ｐ型クラッド層３２ａに含まれる第１中央凸条部３５ａの上表面部に第１ｐ型キャップ層３３ａを積層することによって形成される。第１積層方向Ｚ３とは、第１ｎ型基板２９ａの厚み方向と略同一の方向であり、第１半導体レーザ素子２１を構成する各層が積層される方向である。このように第１中央凸条部３５ａに第１ｐ型キャップ層３３ａを積層することによって、第１板状部３４ａに第１積層方向Ｚ３に突出する第１リッジ部３９ａを形成することができる。これによって第１中央凸条部３５ａと第１ｐ型キャップ層３３ａとが含まれる第１リッジ部３９ａが設けられる第１化合物半導体多層構造２５ａが形成される。
【００５３】
第１電流阻止層２６ａは、第１ｐ型キャップ層３３ａの厚み方向他表面部を露出させて、第１電流阻止層積層表面部４０ａを被覆するように形成される。第１電流阻止層積層表面部４０ａは、第１化合物半導体多層構造２５ａの第１積層方向Ｚ３に臨む表面部であって、第１ｐ型クラッド層３２ａが形成される表面部と同義である。第１電流阻止層２６ａは、第１電流阻止層２６ａを介して第１ｐ型クラッド層３２ａに電流が流れることを阻止するように形成される。本実施の形態では、第１電流阻止層２６ａは、厚みが約０．５μｍに形成され、ｎ型の半導体結晶であるアルミニウムガリウム砒素によって形成される。ただし第１電流阻止層２６ａは、ｎ型の半導体結晶で形成されるものに限定されず、絶縁材料によって形成されてもよい。またこのような厚みに限定されない。
【００５４】
第１コンタクト層２７ａは、第１電極２８ａとオーミック接触可能に形成される。第１コンタクト層２７ａには、第１ｎ型コンタクト層４１ａと第１ｐ型コンタクト層３８ａとが含まれる。第１ｎ型コンタクト層４１ａは、第１電極２８ａに含まれる第１ｎ電極４２ａとオーミック接触可能に形成される。第１ｎ型コンタクト層４１ａは、第１ｎ型基板２９ａの厚み方向他表面部に金属を蒸着させて前記金属を第１ｎ型基板２９ａとアロイすることによって、第１ｎ型基板２９ａの厚み方向他表面部に形成される。具体的には、第１ｎ型コンタクト層４１ａは、金ゲルマニウム（ＡｕＧｅ）を蒸着させて形成される図示しない第１ｎ型側蒸着層を第１ｎ型基板２９ａに積層し、前記ｎ型蒸着層を第１ｎ型基板２９ａとアロイすることによって、第１ｎ型基板２９ａの他表面部に第１ｎ型コンタクト層４１ａを形成する。第１ｐ型コンタクト層３８ａは、第１電極２８ａに含まれる第１ｐ電極４３ａとオーミック接触可能に形成される。第１ｐ型コンタクト層３８ａは、第１ｐ型キャップ層３３ａの厚み方向他表面部に金属を蒸着させて前記金属を第１ｐ型キャップ層３３ａとアロイすることによって、第１ｐ型キャップ層３３ａの厚み方向他表面部に形成される。具体的には、第１ｐ型コンタクト層３８ａは、金亜鉛（ＡｕＺｎ）を蒸着させて形成される図示しない第１ｐ型側蒸着層を第１ｐ型キャップ層３３ａに積層し、前記ｐ型蒸着層を第１ｐ型キャップ層３３ａとアロイすることによって、第１ｐ型キャップ層３３ａの他表面部に第１ｐ型コンタクト層３８ａを形成する。
【００５５】
第１電極２８ａは、第１コンタクト層２７ａとオーミック接触可能に形成され、第１半導体レーザ素子本体２３ａに電流を流すことができるように形成される。第１電極２８ａには、第１ｎ電極４２ａおよび第１ｐ電極４３ａとが含まれる。第１ｎ電極４２ａは、板状に形成され、その厚み方向に垂直な仮想平面で切断して見た断面が矩形状に形成される。第１ｎ電極４２ａは、第１ｎ型コンタクト層４１ａとオーミック接触可能に形成される。第１ｎ電極４２ａは、導電性材料によって形成される。本実施の形態では、第１ｎ電極４２ａは、厚みが１μｍ以上３μｍ以下に形成され、金（Ａｕ）によって形成される。ただし第１ｎ型基板４２ａは、このような厚みに限定されず、金によって形成されることに限定されない。第１ｐ電極４３ａは、第１電流阻止層２６ａおよび第１ｐ型コンタクト層３８ａを被覆するように形成される。形成される第１ｐ電極４３ａは、第１積層方向Ｚ３に臨む表面部が第１積層方向Ｚ３に略垂直になるように形成される。第１ｐ電極４３ａは、第１ｐ型コンタクト層３８ａとオーミック接触可能に形成される。第１ｐ電極４３ａは、導電性材料によって形成される。本実施の形態では、第１ｐ電極４３ａは、金（Ａｕ）によって形成される。ただし第１ｐ型基板４３ａは、金に限定されない。
【００５６】
第１化合物半導体多層構造２５ａ、第１電流阻止層２６ａ、第１コンタクト層２７ａおよび第１電極２８ａを有する第１半導体レーザ素子本体２３ａは、以下のようにして構成される。第１電流阻止層積層表面部４０ａには、第１ｐ型キャップ層３３ａの他表面部が積層方向に露出するように、第１電流阻止層２６ａが積層される。第１ｎ型基板２９ａの他表面部には、第１ｎ型コンタクト層４１ａが形成される。さらに第１ｎ型コンタクト層４１ａには、第１積層方向Ｚ３と反対の方向に第１ｎ電極４２ａが積層される。第１ｐ型キャップ層３３ａの他表面部には、第１ｐ型コンタクト層３８ａが形成される。さらに第１電流阻止層２６ａおよび第１ｐ型コンタクト層３８ａには、これらを被覆するように第１積層方向Ｚ３方向に第１ｐ電極４３ａが積層される。このようにして略直方体に形成される第１半導体レーザ素子本体２３ａを構成することができる。
【００５７】
第１反射膜２４ａは、第１化合物半導体多層構造２５ａ内部を導波するレーザ光の一部を反射可能に形成される。第１反射膜２４ａには、第１前端面反射膜４４ａと第１後端面反射膜４５ａとが含まれる。第１前端面反射膜４４ａは、第１半導体レーザ素子本体２３ａの第１共振器方向Ｚ５一端面部に形成される膜である。第１共振器方向Ｚ５とは、第１半導体レーザ素子本体２３ａの長手方向と同義である。第１前端面反射膜４４ａは、前記一端面部に導波されるレーザ光の一部を反射し残りのレーザ光を透過可能に形成される。本実施の形態では、第１前端面反射膜４４ａの反射率は、８％の酸化珪素によって形成される。ただしこのような反射率および材料に限定されない。第１後端面反射膜４５ａは、第１半導体レーザ素子本体２３ａの第１共振器方向Ｚ５他端面部に形成される膜である。第１後端面反射膜４５ａは、前記他端面部に導波される略全てのレーザ光を反射可能に形成される。本実施の形態では、第１前端面反射膜４４ａの反射率は、９０％の酸化珪素とアモルファスシリコンの多層膜によって形成される。ただしこのような反射率および材料に限定されない。
【００５８】
第１半導体レーザ素子本体２３ａおよび第１反射膜２４ａを有する第１半導体レーザ素子２１は、以下のようにして構成される。第１半導体レーザ素子本体２３ａの共振器方向一端面には、第１前端面反射膜４４ａが形成される。第１半導体レーザ素子本体２３ａの共振器方向他端面には、第１後端面反射膜４５ａが形成される。このように第１半導体レーザ素子本体２３ａに第１反射膜２４ａを形成することによって第１半導体レーザ素子２１が形成される。このように第１半導体レーザ素子２１は、第１リッジ部３９ａが形成され、いわゆる埋め込みリッジ構造である。ただし第１半導体レーザ素子２１は、このような構成に必ずしも限定されず、活性層が埋め込まれる埋め込みヘテロ構造であってもよい。
【００５９】
第２半導体レーザ素子２２は、略６５０ｎｍの波長のレーザ光を発光可能に構成される。第２半導体レーザ素子２２は、長手方向に伸びる扁平形状に形成される。第２半導体レーザ素子２２は、幅方向に垂直な両側面部が厚み方向に垂直な仮想平面に対して傾斜して形成され、長手方向に垂直な仮想平面で切断して見た断面が、略平行四辺形となるように形成される。また第２半導体レーザ素子２２は、第１半導体レーザ素子２１と略同一の幅に形成され、第２共振器長Ｌ２が第２半導体レーザ素子２２から発せられるレーザ光の波長に応じて形成される。具体的には、第２共振器長Ｌ２は、第２半導体レーザ素子２２から発せられるレーザ光の半波長の略整数倍となるように形成される。ここで第２共振器長とは、第２半導体レーザ素子２２の長手方向の長さである。本実施の形態では、第２半導体レーザ素子２２は、第２厚みＴ２が略２００μｍ、第２第２共振器長Ｌ２が略１２００μｍ、第２幅Ｗ２が略２５０μｍに形成される。第２幅Ｗ２は、厚み方向に垂直な仮想平面で切断して見た断面の幅と同義である。厚みＴ２、幅Ｗ２および第２共振器長Ｌ２は、前記のような寸法に必ずしも限定されない。第２半導体レーザ素子２２には、第２半導体レーザ素子本体２３ｂおよび第２反射膜２４ｂとが含まれる。第２半導体レーザ素子本体２３ｂには、第２化合物半導体多層構造２５ｂと第２電流阻止層２６ｂと第２コンタクト層２７ｂと第２電極２８ｂとが含まれる。さらに第２化合物半導体多層構造２５ｂには、第２ｎ型基板２９ｂと第２ｎ型クラッド層３０ｂと第２活性層３１ｂと第２ｐ型クラッド層３２ｂと第２ｐ型キャップ層３３ｂとが含まれる。
【００６０】
第２ｎ型基板２９ｂは、ｎ型の半導体結晶によって板状に形成される。第２ｎ型基板２９ｂは、その厚み方向に垂直な仮想平面で切断して見た断面が略矩形状に形成され、幅方向に両端面部が厚み方向に垂直な表面部に対して傾斜して形成される。第２ｎ型基板２９ｂは、その長手方向に垂直な仮想平面で切断して見た断面が略平行四辺形に形成される。第２ｎ型基板２９ｂは、その厚み方向一表面部に半導体結晶を結晶成長できるように形成され、その厚み方向他表面部に金属を蒸着しアロイすることによって、第２ｎ型コンタクト層４１ｂを形成できるように形成される。本実施の形態では、第２ｎ型基板２９ｂは、ｎ型のガリウム砒素（以下単に「ｎ−ＧａＡｓ」と呼ぶ場合がある）によって形成され、その厚みは略２００μｍである。ただしこのような厚みに限定されない。
【００６１】
第１導電型の第１クラッド層である第２ｎ型クラッド層３０ｂは、ｎ型の半導体結晶によって板状に形成され、幅方向に両端面部が厚み方向に垂直な表面部に対して傾斜して形成される。第２ｎ型クラッド層３０ｂは、その長手方向に垂直な仮想平面で切断して見た断面が略平行四辺形に形成される。第２ｎ型クラッド層３０ｂは、その厚み方向に垂直な仮想平面で切断して見た断面が略矩形状に形成される。第２ｎ型クラッド層３０ｂは、第２活性層３１ｂより禁制帯が大きく、屈折率が小さいｎ型の半導体結晶によって形成される。本実施の形態では、第２ｎ型クラッド層３０ｂは、ｎ型のアルミニウムガリウムインジウムリン（以下単に「ｎ−ＡｌＧａＩｎＰ」と呼ぶ場合がある）によって形成される。
【００６２】
第２活性層３１ｂは、板状に形成され、幅方向に両端面部が厚み方向に垂直な表面部に対して傾斜して形成される。第２活性層３１ｂは、その長手方向に垂直な仮想平面で切断して見た断面が略平行四辺形に形成される。第２活性層３１ｂは、禁制帯が第２化合物半導体多層構造２５ｂを構成する各層より小さい半導体結晶によって形成される。このような半導体材料を用いて形成することによって、第２活性層３１ｂは、キャリアである電子および正孔を閉じ込め可能に構成される。さらに第２活性層３１ｂは、前記閉じ込められる電子および正孔を発光再結合させてレーザ光を発し、第２活性層３１ｂ内部を導波可能に形成される。本実施の形態では、第２活性層３１ｂは、量子井戸構造を構成可能に形成され、インジウムガリウムリンによって形成される。ただし第２活性層３１ｂは、量子井戸構造を構成可能に形成されるものに限定されず、異なる半導体結晶からなる複数の層を形成して、多重量子井戸構造を構成可能に形成してもよい。
【００６３】
第２ｐ型クラッド層３２ｂには、第２板状部３４ｂと第２中央凸条部３５ｂと２つの第２端部凸条部３６ｂとが含まれる。第２板状部３４ｂは、板状に形成され、その厚み方向に垂直な仮想平面で切断して見た断面が矩形状に形成される。第２中央凸条部３５ｂは、第２板状部３４ｂの厚み方向一表面部の幅方向略中央部に、第２板状部３４ｂの長手方向一端から他端に渡って形成される。第２中央凸条部３５ｂは、長手方向に伸びるストライプ状の突起であり、第２板状部３４ｂの一表面部から第２板状部３４ｂの厚み方向に突出するように形成される。第２中央凸条部３５ｂは、突出する方向に向かってテーパ状に、すなわち厚み方向一方から他方に向かって幅が狭くなるように幅方向の両側面部が傾斜して形成される。第２端部凸条部３６ｂは、第２板状部３４ｂの厚み方向一表面部の幅方向一端部および他端部に、第２板状部３４ｂの長手方向一端から他端に渡って、１つずつ形成される。第２端部凸条部３６ｂは、長手方向に伸びるストライプ状の突起であり、第２板状部３４ｂの一表面部から板状部の厚み方向に突出するように形成される。第２端部凸条部３６ｂは、その長手方向に垂直な仮想平面で切断して見た断面が矩形状に形成される。
【００６４】
このように第２ｐ型クラッド層３２ｂは、第２板状部３４ｂに第２中央凸条部３５ｂと２つの第２端部凸条部３６ｂとが形成される。これによって第２中央凸条部３５ｂと各第２端部凸条部３６ｂとの間には、長手方向に伸びるストライプ状の２条の第２溝３７ｂが形成される。２条の第２溝３７ｂは、略同一の形状に形成され、第２板状部３４ｂの幅方向の中央に対して略線対称になるように形成される。このように形成される第２ｐ型クラッド層３２ｂは、その幅方向に垂直な両側面部が傾斜するように形成され、長手方向に垂直な仮想平面で切断して見た断面が大略的に平行四辺形になるように形成される。ただし第２中央凸条部３５ｂ、第２端部凸条部３６ｂおよび第２溝３７ｂは、このような形状に限定するものではない。第２ｐ型クラッド層３２ｂは、第２活性層３１ｂより禁制帯が大きく、屈折率が小さいｐ型の半導体結晶によって形成される。本実施の形態では、第２ｐ型クラッド層３２ｂは、厚みが約１．２μｍに形成され，ｐ型のアルミニウムガリウムインジウムリン（単に「ｐ−ＡｌＧａＩｎＰ」と呼ぶ場合がある）によって形成される。ただしこのような厚みに限定されない。
【００６５】
第２ｐ型キャップ層３３ｂは、板状に形成される。第２ｐ型キャップ層３３ｂは、厚み方向一表面部が第２中央凸条部３５ｂの上表面部に対向するように積層可能に形成され、第２ｐ型コンタクト層３８ｂを形成可能に形成される。第２中央凸条部３５ｂの上表面部とは、第２中央凸条部３５ｂの第２板状部３４ｂに臨む表面部に対して突出する方向に反対側の表面部と同義である。本実施の形態では、第２ｐ型キャップ層３３ｂは、厚みが約０．５μｍに形成され、ｐ型のガリウム砒素（単に「ｐ−ＧａＡｓ」と呼ぶ場合がある）によって形成される。ただしこのような厚みに限定されない。第２導電型の第２クラッド層には、このように形成される第２ｐ型クラッド層３２ｂと第２ｐ型キャップ層３３ｂとが含まれる。
【００６６】
このような構成を有する第２化合物半導体多層構造２５ｂは、第２ｎ型基板２９ｂに、第２ｎ型クラッド層３０ｂ、第２活性層３１ｂ、第２ｐ型クラッド層３２ｂを第２積層方向Ｚ４に順次積層し、第２ｐ型クラッド層３２ｂに含まれる第２中央凸条部３５ｂの上表面部に第２ｐ型キャップ層３３ｂを積層することによって形成される。第２積層方向Ｚ４とは、第２ｎ型基板２９ｂの厚み方向と略同一の方向であり、第２半導体レーザ素子２２を構成する各層が積層される方向である。このように第２中央凸条部３５ｂに第２ｐ型キャップ層３３ｂを積層することによって、第２板状部３４ｂに第２積層方向Ｚ４に突出する第２リッジ部３９ｂを形成することができる。これによって第２中央凸条部３５ｂと第２ｐ型キャップ層３３ｂとが含まれる第２リッジ部３９ｂが設けられる第２化合物半導体多層構造２５ｂが形成される。
【００６７】
第２電流阻止層２６ｂは、第２ｐ型キャップ層３３ｂの厚み方向他表面部を露出させて、第２電流阻止層積層表面部４０ｂを被覆するように形成される。第２電流阻止層積層表面部４０ｂは、第２化合物半導体多層構造２５ｂの第１積層方向Ｚ３に臨む表面部であって、第２ｐ型クラッド層３２ｂが形成される表面部と同義である。第２電流阻止層２６ｂは、第２電流阻止層２６ｂを介して第２ｐ型クラッド層３３ｂに電流が流れることを阻止するように形成される。本実施の形態では、第２電流阻止層２６ｂは、厚みが０．４μｍに形成され、ｎ型の半導体結晶であるアルミニウムガリウムインジウムリンによって形成される。ただし第２電流阻止層２６ｂは、ｎ型の半導体結晶で形成されるものに限定されず、絶縁材料によって形成されてもよい。ただしこのような厚みに限定されない。
【００６８】
第２コンタクト層２７ｂは、第２電極２８ｂとオーミック接触可能に形成される。第２コンタクト層２７ｂには、第２ｎ型コンタクト層４１ｂと第２ｐ型コンタクト層３８ｂとが含まれる。第２ｎ型コンタクト層４１ｂは、第２電極２８ｂに含まれる第２ｎ電極４２ｂとオーミック接触可能に形成される。第２ｎ型コンタクト層４１ｂは、第２ｎ型基板２９ｂの厚み方向他表面部に金属を蒸着させて前記金属を第２ｎ型基板２９ｂとアロイすることによって、第２ｎ型基板２９ｂの厚み方向他表面部に形成される。具体的には、第２ｎ型コンタクト層４１ｂは、金ゲルマニウム（ＡｕＧｅ）を蒸着させて形成される図示しない第２ｎ型側蒸着層を第２ｎ型基板２９ｂに積層し、前記ｎ型蒸着層を第２ｎ型基板２９ｂとアロイすることによって、第２ｎ型基板２９ｂの他表面部に第２ｎ型コンタクト層４１ｂを形成する。第２ｐ型キャップ層３３ｂは、第２電極２８ｂに含まれる第２ｐ電極４３ｂとオーミック接触可能に形成される。第２ｐ型コンタクト層３８ｂは、第２ｐ型キャップ層３３ｂの厚み方向他表面部に金属を蒸着させて前記金属を第２ｐ型キャップ層３３ｂとアロイすることによって、第２ｐ型キャップ層３３ｂの厚み方向他表面部に形成される。具体的には、第２ｐ型コンタクト層３８ｂは、金亜鉛（ＡｕＺｎ）を蒸着させて形成される図示しない第２ｐ型側蒸着層を第２ｐ型キャップ層３３ｂに積層し、前記ｐ型蒸着層を第２ｐ型キャップ層３３ｂとアロイすることによって、第２ｐ型キャップ層３３ｂの他表面部に第２ｐ型コンタクト層３８ｂを形成する。
【００６９】
第２電極は、第２コンタクト層２７ｂとオーミック接触可能に形成され、第２半導体レーザ素子本体２３ｂに電流を流すことができるように形成される。第２電極には、第２ｎ電極４２ｂおよび第２ｐ電極４３ｂが含まれる。第２ｎ電極４２ｂは、板状に形成され、幅方向に垂直な両側面部が傾斜するように形成される。第２ｎ電極４２ｂは、その厚み方向に垂直な仮想平面で切断して見た断面が矩形状に形成され、その長手方向に垂直な仮想平面で切断して見た断面が略平行四辺形に形成される。ただし、第２電極４２ｂは、このように傾斜して形成されるものに限定されず、前記断面が矩形状に形成されてもよい。第２ｎ電極４２ｂは、第２ｎ型コンタクト層４１ｂとオーミック接触可能に形成される。第２ｎ電極４２ｂは、導電性材料によって形成される。本実施の形態では、第２ｎ電極４２ｂは、金（Ａｕ）によって形成される。ただし第２ｎ型基板４２ｂは、金に限定されない。第２ｐ電極４３ｂは、第２電流阻止層２６ｂおよび第２ｐ型コンタクト層３８ｂを被覆可能に形成される。形成される第２ｐ電極４３ｂは、第２積層方向Ｚ４に臨む表面部が第２積層方向Ｚ４に略垂直になるように形成される。第２ｐ電極４３ｂは、第２ｐ型コンタクト層３８ｂとオーミック接触可能に形成される。第２ｐ電極４３ｂは、導電性材料によって形成される。本実施の形態では、第２ｐ電極４３ｂは、厚みが１μｍ以上３μｍ以下に形成され、金（Ａｕ）によって形成される。ただし第２ｐ型基板４３ｂは、このような厚みに限定されず、金によって形成されることに限定されない。
【００７０】
第２化合物半導体多層構造２５ｂ、第２電流阻止層２６ｂ、第２コンタクト層２７ｂおよび第２電極２８ｂを有する第２半導体レーザ素子本体２３ｂは、以下のようにして構成される。第２電流阻止層積層表面部４０ｂには、第２ｐ型キャップ層３３ｂの他表面部が第２積層方向Ｚ４に露出するように、第２電流阻止層２６ｂが積層される。第２ｎ型基板２９ｂの他表面部には、第２ｎ型コンタクト層４１ｂが形成される。さらに第２ｎ型コンタクト層４１ｂには、第２積層方向Ｚ４と反対の方向に第２ｎ電極４２ｂが積層される。第２ｐ型キャップ層３３ｂの他表面部には、第２ｐ型コンタクト層３８ｂが形成される。第２電流阻止層２６ｂおよび第２ｐ型コンタクト層３８ｂには、これらを被覆するように第２積層方向Ｚ４に第２ｐ電極４３ｂが積層される。このようにして第２電極２８ｂを積層することによって幅方向に垂直な両側面部が傾斜し、長手方向に垂直な仮想平面で切断して見た断面が略平行四辺形に形成される第２半導体レーザ素子本体２３ｂを構成することができる。
【００７１】
第２反射膜２４ｂは、第２化合物半導体多層構造２５ｂ内部を導波するレーザ光の一部を反射可能に形成される。第２反射膜２４ｂには、第２前端面反射膜４４ｂと第２後端面反射膜４５ｂとが含まれる。第２前端面反射膜４４ｂは、第２半導体レーザ素子本体２３ｂの第２共振器方向Ｚ６一端面部に形成される膜である。第２共振器方向Ｚ６とは、第２半導体レーザ素子本体２３ｂの長手方向と同義である。第２前端面反射膜４４ｂは、前記一端面部に導波されるレーザ光の一部を反射し残りのレーザ光を透過可能に形成される。本実施の形態では、第２前端面反射膜４４ｂの反射率は、５％の酸化アルミによって形成される。ただしこのような反射率および材料に限定されない。第２後端面反射膜４５ｂは、第２半導体レーザ素子本体２３ｂの第２共振器方向Ｚ６他端面部に形成される膜である。第２後端面反射膜４５ｂは、前記他端面部に導波される略全てのレーザ光を反射可能に形成される。本実施の形態では、第２前端面反射膜４４ｂの反射率は、９５％のアルミナとアモルファスシリコンとの多層膜によって形成される。ただしこのような反射率および材料に限定されない。
【００７２】
第２半導体レーザ素子本体２３ｂおよび第２反射膜２４ｂを有する第２半導体レーザ素子２２は、以下のようにして構成される。第２半導体レーザ素子本体２３ｂの共振器方向一端面には、第２前端面反射膜４４ｂが形成される。第２半導体レーザ素子本体２３ｂの共振器方向他端面には、第２後端面反射膜４５ｂが形成される。このように第２半導体レーザ素子本体２３ｂに第２反射膜２４ｂを形成することによって、幅方向に垂直な両側面が傾斜して、長手方向に垂直な仮想平面で切断して見た断面が略平行四辺形である第２半導体レーザ素子２２が形成される。このように第２半導体レーザ素子２２は、第１リッジ部３９ｂが形成され、いわゆる埋め込みリッジ構造である。ただし第１半導体レーザ素子２２は、このような構成に必ずしも限定されず、活性層が埋め込まれる埋め込みヘテロ構造であってもよい。
【００７３】
このように第１半導体レーザ素子２１および第２半導体レーザ素子２２を有する積層形半導体レーザ素子２０は、以下のようにして形成される。第２半導体レーザ素子２２の第２ｐ電極４３ｂには、第１ｐ電極４３ａが第２ｐ電極４３ｂ対向し当接するように積層方向Ｚ１に第１半導体レーザ素子２１が積層される。積層方向Ｚ１とは、第２積層方向Ｚ４と略同一の方向であり、第一積層方向Ｚ３と反対側の方向と同一の方向である。このとき第１半導体レーザ素子２１の第１前端面反射膜４４ａと第２半導体レーザ素子２２の第２前端面反射膜４４ｂとが共振器方向Ｚ２に垂直な仮想平面内上に配設される。換言すると、第１半導体レーザ素子２１の第１前端面反射膜４４ａと第２半導体レーザ素子２２第２前端面反射膜４４ｂとが面一状に配設される。さらに第１半導体レーザ素子２１と第２半導体レーザ素子２２とは、互いに光源間の距離Ｔが約１０μｍ以下になるように配設される。光源間の距離とは、光源の中心点間の距離である。このようにして積層され配置される第１半導体レーザ素子２１は、第１ｐ電極４３ａと第２ｐ電極４３ｂとを接合することによって第２半導体レーザ素子２２と一体化される。このように第１半導体レーザ素子２１と第２半導体レーザ素子２２とを一体化することによって、波長が７８０ｎｍのレーザ光および波長が６８０ｎｍのレーザ光を発光可能な積層形半導体レーザ素子２０を形成することができる。
【００７４】
このようにして形成される積層形半導体レーザ素子２０は、第１半導体レーザ素子２１との第１共振器長Ｌ１と第２半導体レーザ素子２２の第２共振器長Ｌ２とが異なる。それ故第１ｐ電極４３ａおよび第２ｐ電極４３ｂのうちのいずれか一方の一部が露出する。本実施の形態では、第２半導体レーザ素子２２の第２共振器長Ｌ２が第１半導体レーザ素子２１の第１共振器長Ｌ１より長く形成されるので、第２ｐ電極４３ｂの第１ｐ電極４３ａに対向する表面部の他端から長手方向に略４００μｍの部分が積層方向Ｚ１方向に臨むように露出する。
【００７５】
積層形半導体レーザ素子２０は、シリコンカーバイト（ＳｉＣ）によって形成されるマウント基板４６に、Ａｕ−Ｓｎ半田材４７を用いてダイボンディングされる。マウント基板４６には、第２ｎ電極用端子４８が形成される。第２ｎ電極用端子４８は、たとえばワイヤーボンディングによって形成され、前記半田材４７を介して第２ｎ電極４２ｂと電気的に接続可能に形成される。また第１ｎ電極４２ａの積層方向Ｚ１方向に臨む表面部には、第１ｎ電極用端子４９が形成される。第１ｎ電極用端子４９は、たとえばワイヤーボンディングによって形成され、第１ｎ電極４２ａと電気的に接続可能に形成される。さらに電極露出面部５０には、ｐ電極用端子５１が形成される。ｐ電極用端子５１は、たとえばワイヤーボンディングによって形成され、第１ｐ電極４３ａおよび第２ｐ電極４３ｂに電気的に接続可能に形成される。このようにして積層形半導体レーザ素子２０は、マウント基板４６にダイボンディングされ、第１ｎ電極４２ａ、第１ｐ電極４３ａ、第２ｎ電極４２ｂおよび第２ｐ電極４３ｂが各端子４８，４９，５１に電気的に接続される。
【００７６】
このような構成を有する積層形半導体レーザ素子２０は、第１ｐ電極４３ａから第１ｎ電極４２ａへ順方向の電流が流れるように、第１ｎ電極用端子４９とｐ電極用端子５１とに電圧を印加すると、第１活性層３１ａで発光再結合が行われ、７８０ｎｍの波長のレーザ光を発する。具体的には、ｐ電極用端子５１に図示しない電源の正極を電気的に接続し、第１ｎ電極用端子４９に前記電源の負極を電気的に接続して電圧を印加すると、第１活性層で発光再結合が行われ、７８０ｎｍの波長のレーザ光を発する。同様に第２ｐ電極４３ｂから第２ｎ電極４２ｂへ順方向の電流が流れるように、第２ｎ電極用端子４８とｐ電極用端子５１に電圧を印加すると、第２活性層３１ｂで発光再結合が行われ、６５０ｎｍの波長のレーザ光を発する。具体的には、ｐ電極用端子５１に図示しない電源の正極を電気的に接続し、第２ｎ電極用端子４８に前記電源の負極を電気的に接続して電圧を印加すると、第２活性層で発光再結合が行われ、６５０ｎｍの波長のレーザ光を発する。したがって積層形半導体レーザ素子２０は、ｐ電極用端子５１に図示しない電源の正極を電気的に接続し、第１ｎ電極用端子４９および第２ｎ電極用端子４８に前記電源の負極を電気的に接続して印加することによって、６５０ｎｍおよび７８０ｎｍの波長の２つのレーザ光を発することができる。以下ではこのような構成を有する積層形半導体レーザ素子２０の製造方法について説明する。
【００７７】
図５は、積層形半導体レーザ素子２０の製造工程を段階的に概略示すフローチャートである。図６は、積層形半導体レーザ素子２０の製造工程を段階的に詳細に示すフローチャートである。図７Ａは、積層形半導体レーザ素子２０の製造工程の一部を段階的に示す斜視図である。図７Ｂは、積層形半導体レーザ素子２０の製造工程の一部を段階的に示す斜視図である。図８Ａは、積層形半導体レーザ素子２０の一部を拡大して、積層形半導体レーザ素子２０の製造工程の一部を示す正面図である。図８Ｂは、積層形半導体レーザ素子２０の一部を拡大して、積層形半導体レーザ素子２０の製造工程の一部を段階的に示す正面図である。図９は、第１半導体レーザ素子列５３ａを第２半導体レーザ素子列５３ｂに集積する際の集積手順を示す平面図である。積層形半導体レーザ素子２０の製造方法には、半導体準備工程と集積工程とアニール工程と分断工程と実装工程とが含まれる。積層形半導体レーザ素子２０の製造が開始されると、ステップｓ０からステップｓ１へ移行する。
【００７８】
半導体準備工程であるステップｓ１は、短冊状の第１半導体レーザ素子列５３ａと短冊状の第２半導体レーザ素子列５３ｂとを準備する工程である。短冊状の第１半導体レーザ素子列５３ａとは、隣合う第１半導体レーザ素子２１の幅方向に垂直な側面部が互いに対向し、かつ隣合う第１半導体レーザ素子２１の第１前端面反射膜４４ａおよび第１後端面反射膜４５ａが互いに面一状になるように、複数の第１半導体レーザ素子２１を第１共振器方向Ｚ５および第１積層方向Ｚ３に垂直な方向、すなわち幅方向に連ねて形成される短冊状の略直方体と同義である。短冊状の第２半導体レーザ素子列５３ｂとは、隣合う第２半導体レーザ素子２２の幅方向の側面部が互いに対向し、かつ隣合う第２半導体レーザ素子２２の第２前端面反射膜４４ｂおよび第２後端面反射膜４５ｂが互いに面一状になるように、複数の第２半導体レーザ素子２２を第２共振器方向Ｚ６および第２積層方向Ｚ４に垂直な方向、すなわち幅方向に連ねて形成される短冊状の略直方体と同義である。本実施の形態では、半導体準備工程では、第１半導体レーザ素子列５３ａおよび第２半導体レーザ素子列５３ｂを製造することによって、第１半導体レーザ素子列５３ａおよび第２半導体レーザ素子列５３ｂを準備する。半導体準備工程には、第１半導体レーザ素子列製造工程と第２半導体レーザ素子列製造工程とが含まれる。第１半導体レーザ素子列製造工程および第２半導体レーザ素子列製造工程は、略同時に進行する、すなわち各製造工程は並列的に進行する。「略同時」には、同時を含む。ただし必ずしも第１半導体レーザ素子列５３ａおよび第２半導体レーザ素子列５３ｂの製造工程は、並列的に進行するものではなく、一方の半導体レーザ素子列を製造してから他方の半導体レーザ素子列を製造するような直列的な製造工程であってもよい。第１半導体レーザ素子列製造工程と第２半導体レーザ素子列製造工程とは、製造すべき半導体レーザ素子列および中間生成物が異なるだけで、その手順は同一である。したがって第１半導体レーザ素子列製造工程の製造手順について説明し、第２半導体レーザ素子列製造工程についての説明を省略する。なお以下では分かり易くするために第１半導体レーザ素子列製造工程に関するものについては、名称に「第１」を、符号に「ａ」を付加して記載し、第２半導体レーザ素子列製造工程に関するものについては、名称に「第２」を、符号に「ｂ」を付加して区別し、第２半導体レーザ素子列製造工程に関するものについての説明を省略する。
【００７９】
第１半導体レーザ素子列製造工程であるステップｓ１ａは、第１半導体レーザ素子列５３ａを製造する工程である。第１半導体レーザ素子列製造工程には、さらに第１結晶成長工程と第１リッジ部形成工程と第１電流阻止層形成工程と第１ｎ型基板研磨工程と第１コンタクト層形成工程と第１電極形成工程と第１劈開工程と第１反射膜形成工程とが含まれる。
【００８０】
第１結晶成長工程であるステップａ１は、有機金属化学気相成長法（略称：ＭＯＣＶＤ法）を用いて第１ｎ型基板２９ａに半導体結晶を結晶成長させて第１化合物半導体集合体５５ａの前駆体である第１化合物半導体集合体前駆体５４ａを形成する工程である。第１化合物半導体集合体５５ａとは、複数の第１化合物半導体多層構造２５ａを第１共振器方向Ｚ５および幅方向に連ねて形成される板状の第１化合物半導体多層構造２５ａの集合体である。ステップａ１では、図示しない第１ＭＯＣＶＤ装置の反応室内に形成される第１ｎ型基板２９ａを配置し、ＭＯＣＶＤ法によって第１ｎ型基板２９ａの厚み方向一表面部に各層を構成する半導体結晶を結晶成長させる。具体的に説明すると、約３００マイクロｍの厚みを有する第１ｎ型基板２９ａの厚み方向一表面部に第１ｎ型クラッド層３０ａを構成する半導体結晶を、第１活性層３１ａを構成する半導体結晶、第１ｐ型クラッド層３２ａを構成する半導体結晶および第１ｐ型キャップ層３３ａを構成する半導体結晶を順次結晶成長させる。これによって第１ｎ型基板２９ａの前記一表面部には、第１ｎ型クラッド層３０ａ、第１活性層３１ａ、第１ｐ型クラッド層前駆体５６ａおよび第１ｐ型キャップ層前駆体５７ｂが順次積層される。これによって図７Ａ（ａ）および図８Ａ（ａ）に示すように、略直方体に形成される第１化合物半導体集合体前駆体５４ａが形成される。第１ｐ型クラッド層前駆体５６ａは、第１ｐ型クラッド層３２ａを構成する半導体結晶を結晶成長させることによって板状に形成される層であり、厚み方向に垂直な仮想平面で切断して見た断面が矩形状に形成される。第１ｐ型キャップ層前駆体５７ｂは、第１ｐ型キャップ層３３ａを構成する半導体結晶を結晶成長させることによって板状に形成される層であり、厚み方向に垂直な仮想平面で切断して見た断面が矩形状に形成される。なお前記第１化合物半導体集合体前駆体５４ａを形成する際、前記第１化合物半導体集合体前駆体５４ａは、その各層に対応するドナーまたはアクセプタを各層にドーピングして形成される。このようにして第１化合物半導体集合体前駆体５４ａを形成すると、ステップａ１からステップａ２へ移行する。
【００８１】
第１リッジ部形成工程であるステップａ２は、第１化合物半導体集合体前駆体５４ａに複数の第１リッジ部３９ａおよび第１端部凸条部３６ａを形成し、第１化合物半導体集合体５５ａを形成する工程である。ステップａ２では、第１化合物半導体集合体前駆体５４ａの第１積層方向Ｚ３に臨む表面部５８ａ（以下単に「第１溝形成表面部５８ａ」と呼ぶ）をエッチングすることによって複数の第１溝３７ａを形成し、複数の第１リッジ部３９ａおよび第１端部凸条部３６ａを形成する。第１溝３７ａは、図７Ａ（ｂ）および図８Ａ（ｂ）に示すように、連なることによって第１化合物半導体集合体５５ａを構成する第１化合物半導体多層構造２５ａに２条ずつ形成されるように溝形成表面部５８ａに形成する。具体的に説明すると、２条の第１溝３７ａは、第１積層方向Ｚ３と反対側の方向に溝形成表面部５８ａをエッチングすることによって、前述のように第１リッジ部３９ａと各第１端部凸条部３６ａとの間に形成される。このように第１化合物半導体集合体前駆体５４ａに複数の第１リッジ部３９ａおよび第１端部凸条部を形成することによって第１化合物半導体集合体５５ａを形成する。第１化合物半導体集合体５５ａを形成することによって、ステップａ２からステップａ３へ移行する。
【００８２】
第１電流阻止層形成工程であるステップａ３は、第１化合物半導体集合体５５ａの第１積層方向Ｚ３に第１電流阻止層２６ａを形成する工程である。ステップａ３では、第１化合物半導体集合体５５ａの第１積層方向Ｚ３に第１電流阻止層２６ａを積層する。具体的には、第１溝形成表面部５８ａに第１電流阻止層２６ａを構成する半導体結晶を結晶成長させて、第１電流阻止層前駆体５９ａを形成する。前記第１電流阻止層前駆体５９ａの第１ｐ型キャップ層３３ａの第１積層方向Ｚ３に臨む表面部に形成される部分をエッチングによって除去し、第１ｐ型キャップ層３３ａの前記表面部を露出させる。これによって図７Ａ（ｂ）および図８Ａ（ｂ）に示すように、第１化合物半導体集合体５５ａの第１積層方向Ｚ３に第１電流阻止層２６ａを積層する。また第１電流阻止層２６ａを絶縁材料によって形成する場合、第１電流阻止層２６ａは、絶縁材料を第１溝形成表面部５８ａに蒸着させて形成される。このように電流阻止層が積層されると、ステップａ３からステップａ４へ移行する。
【００８３】
第１ｎ型基板研磨工程であるステップａ４は、第１ｎ型基板２９ａを研磨する工程である。ステップａ４では、第１ｎ型基板２９ａを第１ｎ型基板２９ａの厚み方向他表面部から図７Ａ（ｂ）および図８Ａ（ｂ）に示す仮想線ｌ１およびｌ２まで研磨する。本実施の形態では、第１ｎ型基板２９ａを約１００μｍの厚みに成形する。このように第１ｎ型基板２９ａの厚みを約１００μｍにすることによって、第１化合物半導体集合体５５ａの厚みを約１１０μｍにすることができる。このように第１化合物半導体集合体５５ａの厚みを約１１０μｍにすることによって、後述する半導体レーザ素子集積体６２を容易に劈開してすることができる。第１ｎ型基板２９ａを研磨し、厚みを約１００μｍにすると、ステップａ４からステップａ５へ移行する。
【００８４】
第１コンタクト層形成工程であるステップａ５は、第１ｎ型コンタクト層４１ａおよび第１ｐ型コンタクト層３８ａを形成する工程である。ステップａ５では、まず第１ｎ型基板２９ａの厚み方向他表面部にＡｕＧｅを蒸着させて第１ｎ型側蒸着層を積層する。次に第１ｐ型キャップ層３３ａの第１積層方向Ｚ３に臨む表面部にＡｕＺｎを蒸着させて第１ｐ型側蒸着層を積層する。さらに第１ｎ型側蒸着を加熱して第１ｎ型基板２９ａとアロイすることによって、第１ｎ型基板２９ａの前記他表面部に第１ｎ型コンタクト層４１ａを形成し、第１ｐ型側蒸着層を加熱して第１ｐ型キャップ層３３ａとアロイすることによって、第１ｐ型キャップ層３３ａの前記表面部に第１ｐ型コンタクト層３８ａを形成する。このようにして第１ｎ型コンタクト層４１ａおよび第１ｐ型コンタクト層３８ａが形成されると、ステップａ５からステップａ６へ移行する。
【００８５】
第１電極形成工程であるステップａ６は、第１ｎ電極４２ａおよび第１ｐ電極４３ａを形成する工程である。ステップａ６では、第１ｎ型コンタクト層４１ａの第１積層方向Ｚ３と反対側の方向に臨む表面部に金をめっきして第１ｎ電極４２ａを形成し、第１ｎ型コンタクト層４１ａの第１積層方向Ｚ３と反対側の表面部に第１ｎ電極４２ａを積層する。さらに第１ｐ型コンタクト層３８ａおよび第１電流阻止層２６ａの第１積層方向Ｚ３に臨む表面部に金をめっきして第１ｐ電極４３ａを形成し、第１ｐ型コンタクト層３８ａおよび第１電流阻止層２６ａの第１積層方向Ｚ３に第１ｐ電極４３ａを積層する。本実施の形態では、このように金をめっきする方法として、電界メッキ法が用いられる。このように第１ｎ電極４２ａおよび第１ｐ電極４３ａを積層することによって、第１半導体レーザ素子本体集合体６０ａを形成することができる。第１半導体レーザ素子本体集合体６０ａとは、複数の第１半導体レーザ素子本体２３ａをその共振器方向Ｚ２および幅方向に連ねて形成される略直方体の第１半導体レーザ素子本体２３ａの集合体である。このような第１半導体レーザ素子本体集合体６０ａが形成されると、ステップａ６からステップａ７へ移行する。
【００８６】
第１劈開工程であるステップａ７は、第１半導体レーザ素子本体集合体６０ａを劈開して第１半導体レーザ素子本体列６１ａを形成する工程である。第１半導体レーザ素子本体列６１ａとは、共振器方向Ｚ２および第１積層方向Ｚ３に垂直な方向、すなわち幅方向に複数の第１半導体レーザ素子２１を連ねて形成される第１半導体レーザ素子本体２３ａの列である。ステップａ７では、第１半導体レーザ素子本体集合体６０ａに、共振器方向Ｚ２に第１半導体レーザ素子２１から発せられるレーザ光の波長に対応する共振器長の間隔で、すなわち第１共振器長Ｌ１の間隔でけがきを入れる。第１半導体レーザ素子本体集合体６０ａを前記けがきから共振器方向に裂くように劈開する。このように劈開することによって、発せられるレーザ光の波長に対応する第１共振器長Ｌ１に形成される第１半導体レーザ素子本体列６１ａが得られる。このように劈開して第１半導体レーザ素子本体列６１ａが得られると、ステップａ７からステップａ８へ移行する。
【００８７】
第１反射膜形成工程であるステップａ８は、第１半導体レーザ素子本体列６１ａの第１共振器方向Ｚ５一端面に第１前端面反射膜４４ａを形成し、共振器方向他端面に第１後端面反射膜４５ａを形成する工程である。ステップａ８では、たとえば蒸着またはスパッタリングの方法で、図７Ａ（ｄ）および図８Ａ（ｄ）に示すように、共振器方向一端面に第１前端面反射膜４４ａを形成し、共振方向他端面に第１後端面反射膜４５ａを形成する。このようにして第１半導体レーザ素子本体列６１ａに第１前端面反射膜４４ａおよび第１後端面反射膜４５ａを形成することによって、第１半導体レーザ素子列５３ａが得られる。このようにして第１半導体レーザ素子列５３ａが得られる、すなわち第１半導体レーザ素子列５３ａを製造し準備することができる。
【００８８】
第２半導体レーザ素子列製造工程であるステップｓ１ｂでは、ステップｓ１ａと同様の手順で第２半導体レーザ素子列５３ｂを製造し得る。このようにして第２半導体レーザ素子列５３ｂが得られることによって、第２半導体レーザ素子列５３ｂを準備する。このようにして第１半導体レーザ素子列５３ａおよび第２半導体レーザ素子列５３ｂを準備すると、ステップｓ１からステップｓ２へ移行する。
【００８９】
集積工程であるステップｓ２は、半導体レーザ素子集積体６２を形成する工程である。ステップｓ２には、洗浄工程と半導体列集積工程とが含まれる。洗浄工程であるステップｃ１では、第１半導体レーザ素子列５３ａおよび第２半導体レーザ素子列５３ｂを洗浄する工程である。ステップｃ１では、超音波によって第１半導体レーザ素子列５３ａおよび第２半導体レーザ素子列５３ｂに振動を付加し、第１ｐ電極４３ａおよび第２ｐ電極４３ｂの外方に臨む表面部６３ａ，６３ｂ（それぞれの表面部を以下単に「第１接合面部６３ａ」および「第２接合面部６３ｂ」と呼ぶ場合がある）の汚れを除去する。具体的には、第１半導体レーザ素子列５３ａを浴に浸し、その浴に超音波によって振動を付加する。このように付加すると、キャビテーション効果によって、第１半導体レーザ素子列５３ａの外方に臨む表面に付着する汚れを洗浄することができる。これによって第１接合面部６３ａに付着する汚れを除去することができる。同様に第２接合面部６３ｂに付着する汚れを除去する。このようにして第１および第２接合面部６３ｂに付着する汚れを除去することによって、清浄な第１および第２接合面部６３ｂが得られる。清浄な第１および第２接合面部６３ｂが得られると、ステップｃ１からステップｃ２へ移行する。
【００９０】
半導体列集積工程であるステップｃ２は、第１半導体レーザ素子列５３ａを第２半導体レーザ素子列５３ｂに集積する工程である。ステップｃ２では、図７Ｂ（ｅ）および図８Ｂ（ｅ）に示すように、洗浄工程で洗浄された清浄な第１および第２接合面部６３ｂとが互いに対向するように、第１半導体レーザ素子列５３ａが第２半導体レーザ素子列５３ｂに集積される。このとき第１半導体レーザ素子列５３ａと第２半導体レーザ素子列５３ｂとは、第１半導体レーザ素子列５３ａに含まれる１つの第１半導体レーザ素子２１と第２半導体レーザ素子列５３ｂに含まれる１つの第２半導体レーザ素子２２との光源間の距離Ｔが１０μｍ以下になり、前記第１半導体レーザ素子２１から発せられるレーザ光の光軸６４ａ（以下単に「第１光軸６４ａ」と呼ぶ場合がある）と前記第２半導体レーザ素子２２から発せられるレーザ光の光軸６４ｂ（以下単に「第２光軸６４ｂ」と呼ぶ場合がある）とが略同一の仮想平面に含まれるように積層する。さらに第１前端面反射膜４４ａと第２前端面反射膜４４ｂとが略面一状になり、第１半導体レーザ素子列５３ａの長手方向一端面と第２半導体レーザ素子列５３ｂの長手方向一端面とが略面一状になり、第１半導体レーザ素子列５３ａの長手方向他端面と第２半導体レーザ素子列５３ｂの長手方向他端面とが略面一状になるように、第１半導体レーザ素子列５３ａと第２半導体レーザ素子列５３ｂとが集積される。集積される状態で第１半導体レーザ素子列５３ａと第２半導体レーザ素子列５３ｂとをホットプレス法によって接合し、第１半導体レーザ素子列５３ａと第２半導体レーザ素子列５３ｂとを一体化する。
【００９１】
具体的に説明すると、第１半導体レーザ素子列５３ａの第１接合面部６３ａには、図９（ａ）に示すように、第１共振器方向Ｚ５一端部であって、かつ幅方向両端部に第１目印部６５ａが形成される。第１目印部６５ａは、次のように形成される。第１電極形成工程において、第１化合物半導体集合体５５ａの、第１接合面部６３の第１共振器方向Ｚ５一端部であって、かつ幅方向両端部に対応する部分に図示しない絶縁体を形成する。このように絶縁体が形成される状態で、第１ｐ電極４３ａを形成すると、前記絶縁体が形成される部分には、第１ｐ電極４３ａが形成されない部分が生じ、この部分を第１目印部６５ａとして用いる。同様に第２半導体レーザ素子列５３ｂの第２接合面部６３ｂには、図９（ａ）に示すように、第２共振方向Ｚ６一端部であって、かつ幅方向両端部に第２目印部６５ｂが形成される。図９（ｂ）に示すように、このように形成される第１目印部６５ａと第２目印部６５ｂとが互いに対向するように、第１半導体レーザ素子列５３ａと第２半導体レーザ素子列５３ｂとを積層する。これによって第１前端面反射膜４４ａと第２前端面反射膜４４ｂとが略面一状となり、第１半導体レーザ素子列５３ａの幅方向両端面部と第２半導体レーザ素子列５３ｂの幅方向両端面部とが略面一状となるように第１半導体レーザ素子列５３ａと第２半導体レーザ素子列５３ｂとを積層する。
【００９２】
さらに第１および第２ｐ電極４３ａ，４３ｂを接合する前に、超音波振動を付加しているので、第１半導体レーザ素子列５３ａと第２半導体レーザ素子列５３ｂとを２．５×１０４ｋｇ／ｍ２以上５．０×１０４ｋｇ／ｍ２以下の荷重で加圧し、この加圧状態で第１接合面部６３ａと第２接合面部６３ｂとを急速に加熱して、１００℃以上２００℃以下で約５秒間加熱することによって溶融し、その後急速に冷却して接合する。このようにして接合すると、第１および第２ｐ電極４３ａ，４３ｂが剥離することなく接合することができる。このようにして第１半導体レーザ素子列５３ａと第２半導体レーザ素子列５３ｂとを集積して、第１接合面部６３ａと第２接合面部６３ｂとを接合することによって、半導体レーザ素子集積体６２を形成することができる。このように半導体レーザ素子集積体６２を形成すると、ステップｃ２からステップｓ３へ、すなわちステップｓ２からステップｓ３へ移行する。
【００９３】
アニール処置工程であるステップｓ３は、半導体レーザ素子集積体６２をアニール処理する工程である。ステップｓ３では、アニール処理することによって半導体レーザ素子集積体６２に生じるひずみを除去する。具体的には、半導体レーザ素子集積体６２を徐々に加熱し軟化させてから、徐々に冷却する。このようにゆっくりと加熱冷却することによって、製造工程における急速加熱および急速冷却に伴う残留ひずみを除去する。アニール処理は、焼きなましと呼ばれることもある。このように半導体レーザ素子集積体６２をアニール処理して残留ひずみが除去されると、ステップｓ３からステップｓ４へ移行する。
【００９４】
分断工程であるステップｓ４は、半導体レーザ素子集積体６２から積層形半導体レーザ素子２０を分断する工程である。ステップｓ４では、図７Ｂ（ｆ）および図８Ｂ（ｆ）に示すように、半導体レーザ素子集積体６２半導体レーザ素子集積体６２にけがきを入れ、幅方向に裂くように図８Ｂ（ｆ）に示す線ｌ３に沿って劈開することによって、半導体レーザ素子集積体６２から前述のような構成を有する積層形半導体レーザ素子２０を分断する。このようにして分断することによって、図７Ｂ（ｇ）および図８Ｂ（ｇ）に示すような、積層形半導体レーザ素子２０を形成することができる。このように積層形半導体レーザ素子２０が形成されると、ステップｓ４からステップｓ５へ移行する。
【００９５】
実装工程であるステップｓ５は、積層形半導体レーザ素子２０をパッケージに実装する工程である。ステップｓ５では、マウント基板４６上に積層形半導体レーザ素子２０をＡｕ−Ｓｎ半田材４７を用いてダイボンディングする。さらにマウント基板４６には第２ｎ電極用端子４８が形成され、第１ｎ電極４２ａには第１ｎ電極用端子４９が形成され、電極露出面部５０にはｐ電極用端子５１が形成される。このようにして形成される積層形半導体レーザ素子２０が実装されるマウント基板４６を図示しない３端子パッケージにマウントする。さらにワイヤーボンディングによって、第１ｎ電極用端子４９と第２ｎ電極用端子４８とｐ電極用端子とが図示しない３端子パッケージに形成される３つの端子にそれぞれ電気的に接続される。このようにしてパッケージに実装されると、ステップｓ５からステップｓ６へ移行し、手順が終了する。このような製造方法によって、積層形半導体レーザ素子２０を製造し、製造される積層形半導体レーザ素子２０をパッケージに実装する。
【００９６】
このような製造方法によって積層形半導体レーザ素子２０を製造することによって以下のような効果を奏する。集積工程で第１半導体レーザ素子列５３ａを第２半導体レーザ素子列５３ｂに集積して半導体レーザ素子集積体６２を形成し、分断工程で前記半導体レーザ素子集積体６２を劈開して積層形半導体レーザ素子２０を形成する。このようにして製造されるので、一回の製造工程で複数の積層形半導体レーザ素子２０を作製することができる。したがって第１半導体レーザ素子２１を第２半導体レーザ素子２２に１つ１つ積層して作製する場合に比べて、生産効率の向上を図ることができる。また積層形半導体レーザ素子２０は、第１および第２半導体レーザ素子列５３ｂが発するレーザ光の波長に対応する共振器長に形成されているので、従来の技術の第２半導体レーザ装置１１に比べて、各半導体レーザ素子２１，２２から発せられる２つのレーザ光の高出力化を実現することができる。さらに発せられるべきレーザ光の波長に対応するように共振器長が形成される各半導体レーザ素子列２１，２２を用いて積層形半導体レーザ素子２０を形成するので、積層される各半導体レーザ素子２１，２２は無駄な部分を含まず、半導体レーザ素子本体集合体６０ａ，６０ｂから効率よく各半導体レーザ素子２１，２２を回収することができる。
【００９７】
集積工程では、第１目印部６５ａと第２目印部６５ｂとが互いに対向するように第１半導体レーザ素子列５３ａと第２半導体レーザ素子列５３ｂとを積層方向Ｚ１に集積する。このように第１目印部６５ａと第２目印部６５ｂとが互いに対向するように配設する場合、機械精度上の誤差があり、たとえば第１目印部６５ａの一方が第２目印部６５ｂの一方に対向し、第１目印部の他方が第２目印の他方が対向せずにずれた状態で集積される。このような状態で集積されると、図９（ｃ）に示すように、第２前端面反射膜４４ｂを含む第２仮想平面６６ｂに対して第１前端面反射膜４４ａを含む第１仮想平面６６ａが傾いて積層される。このような第２仮想平面６６ｂに対する第１仮想平面６６ａの傾き角θ１は、第１および第２半導体レーザ素子列５３ａ，５３ｂの共振器方向および積層方向Ｚ１に垂直な方向の長さＬ３（以下単に「列長手方向長さＬ３」と呼ぶ場合がある）および第２目印部６５ｂの他方に対して第１目印部６５ａの他方が第２共振器方向ｚ６にずれるずれ量δを用いて式（１）のように与えられる。
θ１＝ｔａｎ−１（δ／Ｌ３）                                      …（１）
【００９８】
式（１）に示されるように、列長手方向長さＬ３が大きくなると傾き角θ１が小さくなる。ずれ量δは、機械精度上の誤差であり、固有の値であるので列長手方向長さＬ３が大きくなるとともに傾き角θ１が小さくなるので、半導体レーザ素子集積体６２から分断して得られる積層形半導体レーザ素子２０は、従来の第１半導体レーザ装置５より、傾き角θ１を小さくすることができる。従来技術の第１半導体レーザ装置５の傾き角θ１とは、積層される第１半導体レーザ素子７の出射端面に対する第２半導体レーザ素子６の出射端面の傾く角度である。したがって積層形半導体レーザ素子２０第１光軸６４ａと第２光軸６５ｂの水平角度差θ２は、傾き角θ１と略同一であるので、従来の第１半導体レーザ装置５に比べて小さくすることができる。水平角度差θ２とは、積層方向Ｚ１に平行であって第１光軸６４ａを含む仮想平面に対する積層方向Ｚ１に平行であって第２光軸６５ｂを含む仮想平面の角度差である。このように積層形半導体レーザ素子２０は、異なる２つのレーザ光の光軸が従来の第１半導体レーザ装置５のように捩れの位置になることを抑制し、確実に所望のレーザ光を得ることができる。
【００９９】
本実施の形態では、列長手方向長さＬ３が３ｍｍに形成される第１半導体レーザ素子列５３ａおよび第２半導体レーザ素子列５３ｂを用いて半導体レーザ素子集積体６２が形成されている。また製造する際に用いられる、機械の機械精度上の誤差は、基準の位置に対して−１μｍ以上１μｍ以下である。ここで負のずれ量は、一方向をずれ量を正とする場合に、他方向のずれ量と同義である。このような機器を用いて、第１半導体レーザ素子列５３ａを第２半導体レーザ素子列５３ｂに集積して、半導体レーザ素子集積体６２を形成すると、製造される半導体レーザ素子集積体６２の傾き角θ１は、最大で約０．０３６度となる。したがって水平角度差θ２も、最大で約０．０３６度となる。従来の第１半導体レーザ装置５では、水平角度差θ２が最大で約０．４６度となる。したがって積層形半導体レーザ素子２０は、従来の第１半導体レーザ装置５に対して約１／１０にすることができる。また実際の製造で用いられる第１半導体レーザ素子列５３ａおよび第２半導体レーザ素子列５３ｂは、列長手方向長さＬ３が２０ｍｍであり、これを用いて製造すると水平角度差θ２は、最大でも約０．００６度となり、第１光軸６４ａおよび第２光軸６４ｂを略平行にすることができる。
【０１００】
このような製造方法で製造することによって、従来の第１半導体レーザ装置５より、格段に水平角度差θ２を小さくすることができ、所望のレーザ光をえることができる。これによって積層形半導体レーザ素子２０を図１２に示す光ピックアップ３に用いると、１つの光学系レンズで発せられる２つのレーザ光を収差がほとんど生じることなく容易に集光することができる光ピックアップ３を形成することができる。このように収差を極力解消することができるので、収差を解消するために光学系レンズを複雑化する必要がない。また積層形半導体レーザ素子２０が用いられる光ピックアップ３から発せられるレーザ光は、収差が極力解消されているので、出力が小さくなることなく光記録媒体１０に集光することができる。したがって光記録媒体１０への書き込み速度を大きくすることができる。
【０１０１】
また第１半導体レーザ素子列５３ａに第１目印部６５ａが形成され、第２半導体レーザ素子列５３ｂに第２目印部６５ｂが形成されるので、従来の技術のように１チップごとに形成する場合に比べて、各目印部６５ａ，６５ｂの間隔が大きいので形成が容易である。また各目印部６５ａ，６５ｂの形成する数を少なくすることができ、作業効率を高くすることができる。
【０１０２】
半導体準備工程では、第１反射膜２４ａが形成される第１半導体レーザ素子列５３ａと第２反射膜２４ｂが形成される第２半導体レーザ素子列５３ｂとが準備される。このように各半導体レーザ素子２１，２２毎に反射膜が形成されるので、各半導体レーザ素子列２１，２２から発せられるレーザ光の特性に合う反射膜を形成することができる。したがって各半導体レーザ素子２１，２２から所望のレーザ光を発光させることができる。また第１および第２半導体レーザ素子列５３ａ，５３ｂ毎に反射膜が形成されているので、教養反射膜を形成する場合に比べて、各反射膜２４ａ，２４ｂをレーザ光が透過する回数を少なくすることができる。これによって反射膜２４ａ，２４ｂを一体的に形成する場合に比べて、分割して形成するので、第１および第２反射膜２４ａ，２４ｂの劣化を抑制することができる。
【０１０３】
洗浄工程では、第１接合面部６３ａおよび第２接合面部６３ｂに付着する汚れを洗浄し、半導体列集積工程では、洗浄された第１接合面部６３ａと第２接合面部６３ｂとを接合する。このように洗浄して接合することによって、第１接合面部６３ａと第２接合面部６３ｂとの間に汚れ、すなわち不純物を介在することを抑制できる。このように不純物が介在することを抑制できるので、第１接合面部６３ａと第２接合面部６３ｂとを接合する際、接合温度および加圧する際の荷重を小さくすることができる。具体的には、２．５×１０４ｋｇ／ｍ２以上５．０×１０４ｋｇ／ｍ２以下の荷重で１００℃以上２００℃以下の接合温度で接合することができる。
【０１０４】
このように接合温度および加圧する際の荷重を小さくすることができるので、第１および第２半導体レーザ素子列５３ａ，５３ｂは、第１ｐ電極４３ａと第２ｐ電極４３ｂとの剥離および前記各半導体レーザ素子列５３ａ，５３ｂの内部で生じる結晶欠陥を抑制できる。これによって電極の剥離に伴うレーザ光の出力低下またはレーザ光が発光しないことなどの不具合の発生を抑制することができる。を抑制できる。また結晶欠陥が生じることを抑制できるので、ダークリージョン（Dark Region：略称ＤＲ）およびダークライン（
Dark Line Defect：略称ＤＬＤ）などのレーザ光の発光劣化を抑制し、高出力のレーザ光を発することができる。
【０１０５】
また積層形半導体レーザ素子２０は、異なる線膨張係数を有する層が積層されているので、接合される不純物の介在を抑制して接合温度を低下させることによって、線膨張係数の差にともなう内部応力の発生を抑制できる。これによって各層の結晶欠陥および各層の剥離を抑制できる。このように結晶欠陥および剥離を抑制できるので、レーザ光の発光劣化の発生を抑制し、高出力のレーザ光を発することができる。
【０１０６】
半導体列集積工程では、第１半導体レーザ素子列５３ａと第２半導体レーザ素子列５３ｂとが加圧されて接合される。第１半導体レーザ素子列５３ａには、第１端部凸条部３６ａが形成され、第２半導体レーザ素子列５３ｂには、第２端部凸条部３６ｂが形成されるので、接合する際の荷重を前記各端部凸条部３６ａ，３６ｂによって分散することができる。これによって第１リッジ部３９ａおよび第２リッジ部３９ｂに応力が集中することを抑制し、これらが破損することを抑制することができる。このように第１および第２リッジ部３９ａ，３９ｂの破損を抑制できるので、レーザ光の発光劣化を抑制し、高出力のレーザ光を発することができる。
【０１０７】
またＡｕで形成される第１ｐ電極４３ａと、Ａｕで形成される第２ｐ電極４３ｂとが接合される。このように接合することによって第１ｐ電極４３ａと第２ｐ電極４３ｂとが導通する積層形半導体レーザ素子２０を製造することができる。これによって第１および第２ｐ電極４３ｂのいずれかに順方向の電流を流すと、２つのレーザ光を発することができる積層形半導体レーザ素子２０を製造することができる。また第１および第２ｐ電極４３ｂをＡｕで形成することによって、接合温度を小さくすることができる。これによって接合する際の積層形半導体レーザ素子２０の内部の温度を小さくすることができ、接合する際に生じる結晶欠陥を抑制できる。したがって積層形半導体レーザ素子２０のレーザ光の発光劣化を抑制することができる。
【０１０８】
アニール処理工程では、半導体列集積工程で接合する際急速加熱急速冷却することによって生じる熱ひずみを除去する。これによって積層形半導体レーザ素子２０がレーザ光を発光する際の発熱によって、熱ひずみを生じて破損すること抑制する。また同時に結晶欠陥の抑制も可能であり、レーザ光の発光劣化の発生を抑制できる。またアニール処理は、積層形半導体レーザ素子２０に行っても同様の効果を得ることができる。したがってアニール工程を、積層形半導体レーザ素子２０形成後に行ってもよい。
【０１０９】
本実施の形態では、積層形半導体レーザ素子２０を製造する際に、半導体準備工程で第１および第２半導体レーザ素子列５３ａ，５３ｂを製造しているけれども、必ずしも製造することに限定されない。第１および第２半導体レーザ素子列５３ｂを異なる場所から持って来てもよく、購入してもよい。換言すると、積層形半導体レーザ素子２０を製造する際に、第１および第２半導体レーザ素子列５３ｂが準備できればよい。
【０１１０】
半導体列集積工程では、第１光軸６４ａおよび第２光軸６４ｂが略同一の仮想平面に含まれる用に形成されているけれども必ずしもこのように積層するものに限定されない。たとえば第２光軸６４ｂを含みかつ積層方向Ｚ１に平行な仮想平面に対して第１光軸６４ａを含みかつ積層方向Ｚ１に平行な仮想平面が傾斜角θ３傾けて形成してもよい。このように形成する場合、第２目印部６５ｂは、傾斜角θ３傾けて第１半導体レーザ素子列５３ａが積層される状態で、第１目印部６５ａが対向すべき位置に形成される。このように第２目印部６５ｂを形成することによって、第２光軸６５ｂを含みかつ積層方向Ｚ１に平行な仮想平面に対する第１光軸６４ａを含みかつ積層方向Ｚ１に平行な仮想平面の角度が傾斜角θ３と略同一に形成され、所望のレーザ光を得ることができる。
【０１１１】
また第１リッジ部３９ａおよび第２リッジ部３９ｂは、必ずしも対向させて形成する要はない。たとえば第１リッジ部３９ａおよび第２リッジ部３９ｂを積層形半導体レーザ素子２０の幅方向に相互にずらして設けてもよい。このように第１および第２リッジ部３９ａ，３９ｂが互いに対向しないように設けることによって、各リッジ部３９ａ，３９ｂに加わる荷重を小さくし、歪みを小さくすることができる。
【０１１２】
また半導体列集積工程では、第１ｐ電極４３ａおよび第２ｐ電極４３ｂを金めっきすることによって形成しているけれども、金に限定されない。第１ｐ電極４３ａおよび第２ｐ電極４３ｂは、金を含む合金、錫および錫を含む合金で形成してもよく、導電性がよい金属であればよい。このような金属を用いて製造することによって結晶欠陥が生じることなく積層形半導体レーザ素子２０を積層することができる。また第１ｐ電極４３ａと第２ｐ電極４３ｂとは、必ずしも同じ金属によって形成する必要はなく、また洗浄工程では、第１および第２接合面６３ａ，６３ｂの汚れを超音波によって除去しているけれども必ずしもこのようなものに限定されない。第１半導体レーザ素子列５３ａおよび第２半導体レーザ素子列５３ｂをプラズマ雰囲気に曝し、第１および第２接合面６３ａ，６３ｂの汚れを除去してもよい。具体的には、第１および第２半導体レーザ素子列５３ａ，５３ｂをプラズマ雰囲気に曝し、第１および第２接合面部６３ａ，６３ｂをスパッタリングして汚れを除去する。このような方法によっても清浄な第１接合面６３ａおよび第２接合面６３ｂを得ることができる。このようにしてプラズマ雰囲気に曝して洗浄することによって、第１および第２接合面部６３ａ，６３ｂを接合する際の接合温度および荷重を小さくすることができる。具体的には、５．０×１０４ｋｇ／ｍ２以上１．０×１０５ｋｇ／ｍ２以下の荷重で加圧し、この加圧状態で第１接合面部６３ａと第２接合面部６３ｂとを急速に加熱して、室温で約５秒間加熱することによって第１および第２ｐ電極４３ａ，４３ｂが剥離することなく接合することができる。
【０１１３】
本実施の形態では、超音波振動を付加しているけれども、超音波振動を付加せずに接合してもよい。この場合、第１半導体レーザ素子列５３ａと第２半導体レーザ素子列５３ｂとを５．０×１０４ｋｇ／ｍ２以上１．５×１０５ｋｇ／ｍ２以下の荷重で加圧し、この加圧状態で第１接合面部６３ａと第２接合面部６３ｂとを急速に加熱して、２８０℃以上３５０℃以下で約５秒間加熱することによって溶融し、その後急速に冷却して接合する。このようにして接合すると、第１および第２ｐ電極４３ａ，４３ｂが剥離することなく接合することができる。ただしこのような温度には限定されず、第１および第２ｐ電極４３ａ，４３ｂの剥離が生じる４００℃以下であればよい。また加圧時間も５秒に限定されない。５秒以下または以上の時間であってもよく、剥離を防止できればよい。
【０１１４】
本実施の形態では、第１半導体レーザ素子列５３ａと第２半導体レーザ素子列５３ｂとを用いて積層形半導体レーザ素子２０を形成しているけれども、必ずしもこのようなものに限定されない。第１半導体レーザ素子列５３ａまたは第２半導体レーザ素子列５３ｂと第３半導体レーザ素子列とを準備して、積層形半導体レーザ素子２０Ａを製造してもよい。第３半導体レーザ素子列とは、複数の第３半導体レーザ素子を、各層が積層される方向および共振器方向に垂直な方向に連ねて形成される第３半導体レーザ素子の列である。第３半導体レーザ素子は、４０５ｎｍの波長のレーザ光を発光可能な窒化ガリウム（ＧａＮ）系の半導体レーザ素子である。
【０１１５】
このような積層形半導体レーザ素子２０Ａを形成する場合、第１ｎ型基板または第２ｎ型基板２９ｂがＧａＡｓによって形成され、第３ｎ型基板がＧａＮによって形成される。これらは線膨張係数が異なるので、大きな熱が付加されると各層の結晶欠陥および剥離が生じる。このような結晶欠陥および剥離を抑制するために、洗浄工程によって第３半導体レーザ素子列の接合面部の洗浄し、接合温度の低下させる。このようにして積層形半導体レーザ素子２０のレーザ光の発光劣化の発生および第１および第２ｐ電極４３ａ，４３ｂの剥離を抑制する。このようにして７８０ｎｍまたは６５０ｎｍおよび４０５ｎｍの波長のレーザ光を発することができる積層形半導体レーザ素子２０Ａを形成することができる。このような積層形半導体レーザ素子２０Ａを用いて光ピックアップを形成すると、ＣＤまたはＤＶＤを再生可能であって、かつブルーレイディスクを再生可能な光ピックアップを構成することができる。
【０１１６】
本実施の形態では、２つの半導体レーザ素子列が積層される積層形半導体レーザ素子２０について説明しているが必ずしも２つに限定されない。３つ以上の半導体レーザ素子列を積層して積層形半導体レーザ素子２０を形成してもよい。この場合、各半導体レーザ素子列は、互いに同型の電極を対向させて積層される。たとえば、第１、第２および第３半導体レーザ素子列を集積する場合、第１ｐ電極４３ａと第２ｐ電極４３ｂとを接合し、第２ｎ電極４２ｂと第３ｎ電極を接合する。このように接合することによって、接合される一方の電極に順方向電流を流すことによって各半導体レーザ素子からレーザ光を発光可能に構成できる。また本実施の形態では、異なる波長のレーザ光を発する半導体レーザ素子列を積層しているけれども、必ずしもこのように限定されず、同種類の波長のレーザ光を発する半導体レーザ素子を用いてもよい。
【０１１７】
またこのような異なる波長の複数のレーザ光を発することができるので、広帯域の光ファイバー通信用の他波長レーザ光として用いることができる。
【図面の簡単な説明】
【０１１８】
【図１】本発明の実施の一形態である積層形半導体レーザ素子２０を概略示す正面図である。
【図２】積層形半導体レーザ素子２０を概略示す側面図である。
【図３】第１半導体レーザ素子２１を概略示す正面図である。
【図４】第２半導体レーザ素子２２を概略示す正面図である。
【図５】積層形半導体レーザ素子２０の製造工程を段階的に概略示すフローチャートである。
【図６】積層形半導体レーザ素子２０の製造工程を段階的に詳細に示すフローチャートである。
【図７Ａ】積層形半導体レーザ素子２０の製造工程の一部を段階的に示す斜視図である。
【図７Ｂ】積層形半導体レーザ素子２０の製造工程の一部を段階的に示す斜視図である。
【図８Ａ】積層形半導体レーザ素子２０の一部を拡大して、積層形半導体レーザ素子２０の製造工程の一部を示す正面図である。
【図８Ｂ】積層形半導体レーザ素子２０の一部を拡大して、積層形半導体レーザ素子２０の製造工程の一部を示す正面図である。
【図９】第１半導体レーザ素子列５３ａを第２半導体レーザ素子列５３ｂに集積する際の集積手順を示す平面図である。
【図１０】第１の従来の技術であるモノリシック型半導体レーザ装置１を概略示す正面図である。
【図１１】第２の従来の技術であるハイブリッド型半導体レーザ装置２を概略示す正面図である。
【図１２】光ピックアップ３の構成を概略示す模式図である。
【図１３】第３の従来の技術である第１半導体レーザ装置５を概略示す正面図である。
【図１４】第１半導体レーザ装置５を概略示す側面図である。
【図１５】第１半導体レーザ装置５を製造する手順を概略示す斜視図である。
【図１６】積層方向上方から見た第１半導体レーザ装置５を概略示す平面図である。
【図１７】第４の従来の技術である第２半導体レーザ装置１１を概略示す正面図である。
【図１８】第２半導体レーザ装置１１を概略示す側面図である。
【図１９】第２半導体レーザ装置１１を製造する手順を概略示す斜視図である。
【符号の説明】
【０１１９】
２０  積層形半導体レーザ素子
２１  第１半導体レーザ素子
２２  第２半導体レーザ素子
２４ａ  第１反射膜  
２４ｂ  第２反射膜  
２８ａ  第１電極  
２８ａ  第２電極  
３０ａ  第１ｎ型クラッド層
３０ｂ  第２ｎ型クラッド層
３１ａ  第１活性層
３１ｂ  第２活性層
３２ａ  第１ｐ型クラッド層
３２ｂ  第２ｐ型クラッド層
３３ａ  第１ｐ型キャップ層
３３ｂ  第２ｐ型キャップ層
３６ａ  第１端部凸条部
３６ｂ  第２端部凸条部
３９ａ  第１リッジ部
３９ｂ  第２リッジ部
５３ａ  第１半導体レーザ素子列
５３ｂ  第２半導体レーザ素子列
６２  半導体レーザ素子集積体
【図１】
2005317680.tif 000003
【図２】
2005317680.tif 000004
【図３】
2005317680.tif 000005
【図４】
2005317680.tif 000006
【図５】
2005317680.tif 000007
【図６】
2005317680.tif 000008
【図７Ａ】
2005317680.tif 000009
【図７Ｂ】
2005317680.tif 000010
【図８Ａ】
2005317680.tif 000011
【図８Ｂ】
2005317680.tif 000012
【図９】
2005317680.tif 000013
【図１０】
2005317680.tif 000014
【図１１】
2005317680.tif 000015
【図１２】
2005317680.tif 000016
【図１３】
2005317680.tif 000017
【図１４】
2005317680.tif 000018
【図１５】
2005317680.tif 000019
【図１６】
2005317680.tif 000020
【図１７】
2005317680.tif 000021
【図１８】
2005317680.tif 000022
【図１９】
2005317680.tif 000023