(57)【要約】【課題】  薄型化を実現する。【解決手段】  機能液を基板Ｐ上に塗布して薄膜パターン３３を形成する。基板Ｐに薄膜パターン３３に応じた凹部３２を形成する工程と、凹部３２に機能液を塗布する工程とを有する。【選択図】      図４
2005013984.tif 000002
【特許請求の範囲】
【請求項１】
機能液を基板上に塗布して薄膜パターンを形成する方法であって、
前記基板に前記薄膜パターンに応じた凹部を形成する工程と、
前記凹部に前記機能液を塗布する工程とを有することを特徴とする薄膜パターン形成方法。
【請求項２】
請求項１記載の薄膜パターン形成方法において、
前記薄膜パターンに応じて前記基板上にバンクを突設する工程と、
前記バンクの間の前記基板に前記凹部を形成する工程と、
前記機能液を塗布した後に前記バンクを除去する工程とを有することを特徴とする薄膜パターン形成方法。
【請求項３】
請求項２記載の薄膜パターン形成方法において、
前記バンクをマスクとして前記凹部を形成することを特徴とする薄膜パターン形成方法。
【請求項４】
請求項２または３記載の薄膜パターン形成方法において、
前記バンクに前記凹部よりも高い撥液性を付与する工程を有することを特徴とする薄膜パターン形成方法。
【請求項５】
請求項１から４のいずれかに記載の薄膜パターン形成方法において、
前記機能液には、導電性微粒子が含まれることを特徴とする薄膜パターン形成方法。
【請求項６】
請求項１から４のいずれかに記載の薄膜パターン形成方法において、
前記機能液には、熱処理または光処理により導電性を発現する材料が含まれることを特徴とする薄膜パターン形成方法。
【請求項７】
基板に薄膜パターンが形成されてなるデバイスの製造方法であって、
請求項１から６のいずれかに記載の薄膜パターン形成方法により、前記基板に前記薄膜パターンを形成することを特徴とするデバイス製造方法。
【請求項８】
請求項７記載のデバイス製造方法において、
前記薄膜パターンは、前記基板上に設けられたスイッチング素子の一部を構成することを特徴とするデバイス製造方法。
【請求項９】
請求項７または８記載のデバイス製造方法を用いて製造されたデバイスを備えることを特徴とする電気光学装置。
【請求項１０】
請求項９記載の電気光学装置を備えることを特徴とする電子機器。
【請求項１１】
基板に薄膜パターンが形成されてなるデバイスであって、
前記基板に、前記薄膜パターンに応じた凹部が形成され、
前記凹部内に、前記薄膜パターンが設けられていることを特徴とするデバイス。
【請求項１２】
請求項１１記載のデバイスにおいて、
前記薄膜パターンは、前記基板の表面に対して非突出状態で形成されることを特徴とするデバイス。
【請求項１３】
請求項１１または１２記載のデバイスにおいて、
前記凹部は、断面形状が底部に向けて漸次拡径する逆テーパ状に形成されていることを特徴とするデバイス。
【請求項１４】
請求項１１から１３のいずれかに記載のデバイスにおいて、
前記薄膜パターンは、導線性膜で形成されることを特徴とするデバイス。
【請求項１５】
基板に基板溝を形成する基板溝形成工程と、
前記基板溝を区画するように撥液部を形成する撥液部形成工程と、
前記基板溝に導電性材料を含む液滴を吐出して第１の導電性パターンを形成する第１の導電性パターン形成工程と、
少なくとも前記第１の導電性パターンを覆うように第１の絶縁層を形成する第１の絶縁層形成工程と、
前記第１の絶縁層の上に薄膜半導体からなる薄膜トランジスタと光透過性を有する第１のバンクを形成するバンク形成工程と、
前記バンクで区画された描画領域に導電性材料を含む液滴を吐出して第２の導電性パターンを形成する第２の導電性パターン形成工程と、
少なくとも前記第１のバンク及び前記第２の導電性パターン覆うように第２の絶縁層を形成する第２の絶縁層形成工程とを有することを特徴とする液晶表示装置の製造方法。
【請求項１６】
請求項１５に記載の液晶表示装置の製造方法において、
前記撥液部形成工程において、前記基板溝を区画する第２のバンクを形成することにより前記撥液部を形成し、
前記第１の絶縁層形成工程の前に前記第２のバンクを取り除くことを特徴とする液晶表示装置の製造方法。
【請求項１７】
一対の基板間に液晶層を挟持してなる液晶表示装置であり、
前記各基板のうちの一方の基板に基板溝が形成されてなり、前記基板溝内に第１の導電性パターンが形成されてなり、
少なくとも前記第１の導電性パターンを覆うように形成された絶縁層と、該絶縁層の上面に設けられた、薄膜半導体からなる薄膜トランジスタ、光透過性を有するバンク、及び該バンクにより区画された領域に設けられた第２の導電性パターンとを備えることを特徴とする液晶表示装置。
【請求項１８】
基板に基板溝を形成する基板溝形成工程と、
前記基板溝内に第１のバンクを形成する第１のバンク形成工程と、
前記第１のバンクで区画された領域に導電性材料を含む液滴を吐出して前記基板溝内に第１の導電性パターンを形成する第１の導電性パターン形成工程とを有することを特徴とする液晶表示装置の製造方法。
【請求項１９】
請求項１８に記載の液晶表示装置の製造方法において、
少なくとも前記第１の導電性パターン及び前記第１のバンクを絶縁層により覆う第１の絶縁層形成工程と、
前記基板溝内に薄膜半導体からなる薄膜トランジスタと第２のバンクを形成する第２のバンク形成工程と、
前記第２のバンクによって区画された領域に導電性材料を含む液滴を吐出して前記基板溝内に第２の導電性パターンを形成する第２の導電性パターン形成工程とを有することを特徴とする液晶表示装置の製造方法。
【請求項２０】
一対の基板間に液晶層を挟持してなる液晶表示装置であり、
前記各基板のうちの一方の基板に基板溝が形成されてなり、前記基板溝内に、バンク及び該バンクによって区画された領域に形成された導電性パターンを少なくとも一層、備えることを特徴とする液晶表示装置。
【請求項２１】
基板の上面に光透過性を有するバンクを形成するバンク形成工程と、
前記バンクにより区画された描画領域に導電性材料を含む液滴を吐出して第１の導電性パターンを形成する導電性パターン形成工程と、
少なくとも前記バンク及び前記第１の導電性パターンを覆うように薄膜半導体からなる薄膜トランジスタと絶縁層を形成する絶縁層形成工程とを有することを特徴とする液晶表示装置の製造方法。
【請求項２２】
請求項２１に記載の液晶表示装置の製造方法において、
前記絶縁層の上に、前記バンク形成工程、前記導電性パターン形成工程、及び前記絶縁層形成工程を行い、前記第１の導電性パターンに対して交差する第２の導電性パターンを形成することを特徴とする液晶表示装置の製造方法。
【請求項２３】
請求項２２に記載の液晶表示装置の製造方法において、
前記導電性パターン形成工程を含む金属配線形成工程により、ゲート走査電極及びソース電極及びドレイン電極及び画素電極を形成することを特徴とする液晶表示装置の製造方法。
【請求項２４】
一対の基板間に液晶層を挟持してなる液晶表示装置であり、
前記各基板のうちの一方の基板に設けられた光透過性を有する第１のバンク、及び該第１のバンクによって区画された領域に設けられた第１の導電性パターンからなる第１の導電層と、
該第１の導電層の上に設けられた第１の絶縁層とを備えることを特徴とする液晶表示装置。
【請求項２５】
請求項２４に記載の液晶表示装置において、
前記第１の絶縁層上に設けられた第２のバンク及び第２の導電性パターンからなる第２の導電層と、該第２の導電層の上に設けられた第２の絶縁層とを備えることを特徴とする液晶表示装置。
【請求項２６】
請求項１５、１６、１８、１９、２１、２２、２３の何れか１項に記載の液晶表示装置の製造方法を用いて製造された液晶表示装置、または、請求項１７、２０、２４、２５の何れか１項に記載の液晶表示装置を備えることを特徴とする電子機器。
【請求項２７】
アクティブマトリクス基板の製造方法において、
基板上にゲート配線を形成する第１の工程と、
前記ゲート配線上にゲート絶縁膜を形成する第２の工程と、
前記ゲート絶縁膜を介して半導体層を積層する第３の工程と、
前記ゲート絶縁層の上にソース電極及びドレイン電極を形成する第４の工程と、
前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第５の工程と、
前記ドレイン電極と電気的に接続する画素電極を形成する第６の工程と、を有し、
前記第１の工程及び前記第４の工程及び前記第６の工程の少なくとも一つの工程は、形成するパターンに応じた凹部を形成する工程と、前記凹部に前記機能液を液滴吐出装置によって吐出することによって配置される材料配置工程と、を有することを特徴とするアクティブマトリクス基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、液晶表示装置、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器に関するものである。
【背景技術】
【０００２】
電子回路または集積回路などに使われる配線を有するデバイス製造には、例えばフォトリソグラフィ法が用いられている。このリソグラフィ法は、予め導電膜を塗布した基板上にレジストと呼ばれる感光材を塗布し、回路パターンを照射して現像し、レジストパターンに応じて導電膜をエッチングすることで薄膜の配線パターンを形成するものである。このリソグラフィ法は真空装置などの大掛かりな設備と複雑な工程を必要とし、また材料使用効率も数％程度でそのほとんどを廃棄せざるを得ず、製造コストが高い。
【０００３】
これに対して、液体吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法、いわゆるインクジェット法を用いて基板上に配線パターンを形成する方法が提案されている（例えば、特許文献１参照）。この方法では、金属微粒子等の導電性微粒子を分散させた機能液である配線パターン用インクを基板に直接パターン塗布し、その後熱処理やレーザー照射を行って薄膜の導電膜パターンに変換する。この方法によれば、フォトリソグラフィが不要となり、プロセスが大幅に簡単なものになるとともに、原材料の使用量も少なくてすむというメリットがある。
【０００４】
一方、ノートパソコン、携帯電話などの携帯機器の普及に伴い、薄くて軽量な液晶表示装置が幅広く用いられている。この種の液晶表示装置は、上基板及び下基板間に液晶層を挟持したものとなっている。
前記下基板の一例を、図４８に示す。同図に示すように、下基板１は、ガラス基板２と、このガラス基板２上に互いに交差するように配線されたゲート走査電極３及びソース電極４と、同じくガラス基板２上に配線されたドレイン電極５と、このドレイン電極５に接続された画素電極（ＩＴＯ）６と、ゲート走査電極３及びソース電極４間に介在された絶縁層７と、薄膜半導体からなるＴＦＴ（Thin Film Transistor）８とを備えて構成されている。
【０００５】
上記下基板１における各金属配線の形成においては、例えばドライプロセスとフォトリソエッチングを組み合わせた手法が従来より用いられているが、ドライプロセスは製造コストが比較的高い上に製造する基板サイズの大型化に対応しづらいという欠点を有している。そこで、インクジェットを用いて金属配線をガラス基板上に描画する手法が採用されつつある（例えば下記特許文献２参照。）。
【特許文献１】米国特許第５１３２２４８号明細書
【特許文献２】特開２００２−１６４６３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述したような従来技術には、以下のような問題が存在する。
配線パターンは、面一の基板上に塗布した導電性微粒子により形成されるため、導電性微粒子からなる薄膜が基板表面から突出した状態となり、デバイスの薄型化を阻害する一因となってしまう。
また、基板上に配線パターンを複数層に亘って形成するデバイスに対しても、高集積化を阻む一因になる虞がある。
【０００７】
また、上記の何れの手法においても、出来上がった製品としては図４８で示したように多くの凹凸形状を表面に残すものとなっている。このような凹凸形状が比較的大きくなってしまうと、液晶表示装置として組み上げた際に表示ムラを生じる虞がある。
すなわち、この下基板１は、その上面に配向膜を形成してからラビング処理が施されるが、凹部分と凸部分でラビング処理のかかり具合に差が生じてしまう虞がある。このようなラビング処理の不均一化が生じると、液晶の配向規制力に部分部分間で差が生じてしまい、結果として表示ムラを起こすことになる。
【０００８】
本発明は、以上のような点を考慮してなされたもので、薄型化を実現できる薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器を提供することを目的とする。
【０００９】
また、本発明の別の目的は、液晶配向規制力の向上により表示ムラの防止を達成できる手段を提供することである。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の薄膜パターン形成方法は、機能液を基板上に塗布して薄膜パターンを形成する方法であって、前記基板に前記薄膜パターンに応じた凹部を形成する工程と、前記凹部に前記機能液を塗布する工程とを有することを特徴とするものである。この場合、前記薄膜パターンに応じて前記基板上にバンクを突設する工程と、前記バンクの間の前記基板に前記凹部を形成する工程と、前記機能液を塗布した後に前記バンクを除去する工程とを含むことができる。
【００１１】
従って、本発明では、基板の凹部内に薄膜パターンを形成できるので、基板表面から突出することなく配線することが可能となり、この基板を用いたデバイス等を薄型化できるとともに、配線パターン（薄膜パターン）を積層する際に高集積化を可能とする。また、バンクを突設した後に、バンクの間の基板に形成した凹部に機能液を吐出（塗布）する場合には、機能液の液滴が周囲に飛散しづらくなり、所定形状でパターニングを行うことが可能になる。また、機能液を塗布した後にバンクを除去すれば、基板の厚型化を防ぐことができる。
【００１２】
なお、バンクを突設した場合には、バンクをマスクとして、例えばエッチング等により凹部を形成することが好ましい。
これにより、別途マスクを製造したり、基板上にマスクをセッティングする作業が不要になり、生産性を向上させることが可能になる。
また、バンクを突設した場合には、バンクに前記凹部よりも高い撥液性を付与する工程を設けることが好ましい。
これにより、吐出された液滴の一部がバンク上にのっても、バンク表面が撥液性となっていることによりバンクからはじかれ、バンク間の凹部に流れ落ちるようになる。したがって、吐出された機能液が基板上の凹部に広がってほぼ均一に埋め込むことができる。
【００１３】
なお、機能液に導電性微粒子が含まれる場合には、薄膜パターンを配線パターンとすることができ、各種デバイスに応用することができる。また導電性微粒子の他に、有機ＥＬ等の発光素子形成材料やＲ・Ｇ・Ｂのインク材料を用いることで有機ＥＬ装置や、カラーフィルタを有する液晶表示装置等の製造にも適用することができる。さらに、機能液としては、加熱等の熱処理または光照射等の光処理により導電性を発現するものを選択することも可能である。
【００１４】
一方、本発明のデバイス製造方法は、基板に薄膜パターンが形成されてなるデバイスの製造方法であって、上記の薄膜パターン形成方法により、前記基板に前記薄膜パターンを形成することを特徴とするものである。
これにより本発明では、薄型で、高集積化を可能とするデバイスを得ることができる。
特に、薄膜パターンが前記基板上に設けられたＴＦＴ（薄膜トランジスタ）等のスイッチング素子の一部を構成する場合には、高集積化された薄型のスイッチング素子を得ることができる。
【００１５】
そして、本発明の電気光学装置は、上記のデバイス製造方法を用いて製造されたデバイスを備えることを特徴としている。
また、本発明の電子機器は、上記の電気光学装置を備えることを特徴としている。
これにより本発明では、薄型の電気光学装置及び電子機器を得ることが可能になる。
【００１６】
また、本発明のデバイスは、基板に薄膜パターンが形成されてなるデバイスであって、前記基板に、前記薄膜パターンに応じた凹部が形成され、前記凹部内に、前記薄膜パターンが設けられていることを特徴とするものである。
これにより本発明では、基板の凹部内に薄膜パターンを形成できるので、基板表面から突出することなく配線することが可能となり、この基板を用いたデバイス等を薄型化できるとともに、配線パターン（薄膜パターン）を積層する際に高集積化を可能とする。
【００１７】
薄膜パターンとしては、前記基板の表面に対して非突出状態で形成されることが好ましい。
これにより本発明では、より薄型化を可能にするとともに、薄膜パターンの表面と基板表面とを面一にした場合には平坦性が向上し、絶縁膜を形成する等の後工程が容易になる。
【００１８】
また、凹部としては、断面形状が底部に向けて漸次拡径する逆テーパ状に形成されていることが好ましい。
これにより本発明では、凹部に形成された薄膜パターンが基板から剥離しづらくなり、デバイスの品質低下を防止することができる。
なお、薄膜パターンが導線性膜で形成される場合には、薄膜パターンを配線パターンとすることができ、各種デバイスに応用することができる。
【００１９】
また、本発明の液晶表示装置の製造方法は、基板に基板溝を形成する基板溝形成工程と、前記基板溝を区画するように撥液部を形成する撥液部形成工程と、前記基板溝に導電性材料を含む液滴を吐出して第１の導電性パターンを形成する第１の導電性パターン形成工程と、少なくとも前記第１の導電性パターンを覆うように第１の絶縁層を形成する第１の絶縁層形成工程と、前記第１の絶縁層の上に薄膜半導体からなる薄膜トランジスタと光透過性を有する第１のバンクを形成するバンク形成工程と、前記バンクで区画された描画領域に導電性材料を含む液滴を吐出して第２の導電性パターンを形成する第２の導電性パターン形成工程と、少なくとも前記第１のバンク及び前記第２の導電性パターン覆うように第２の絶縁層を形成する第２の絶縁層形成工程とを有することを特徴とする方法を採用した。
【００２０】
この液晶表示装置の製造方法によれば、第１の絶縁層形成工程前の基板は、基板溝内に第１の導電性パターンが埋め込まれた形となっているため、平坦な表面形状をなしている。この平坦な表面上に第１の絶縁層を形成することで、やはり平坦な第１の絶縁層を第１の絶縁層形成工程で形成することができる。さらに、第２の導電性パターン形成工程において、この平らな第１の絶縁層上に、第１のバンクと第２の導電性パターンとが一体になった１枚の平らな層が形成される。
この平坦な層上に、第２の絶縁層形成工程において第２の絶縁層を形成することで、やはり平坦な第２の絶縁層を形成することができる。すなわち、本来であれば除去されていた第１のバンクを残したまま第２の絶縁層を形成するものであるので、従来よりも凹凸の少ない表面形状を確保できるようになる。
以上説明のように、全工程後の基板は、平坦な表面形状を確保できるものとなっている。これにより、基板にラビング処理を施す際に、そのかかり具合にムラが生じにくくなるため、液晶配向規制力を向上させて表示ムラを防止することが可能となる。
また、第１の導電性パターン形成工程で形成される第１の導電性パターンは、基板溝内に埋め込まれるように形成されるため、基板溝のない基板に対して第１の導電性パターンを形成する場合に比較して、完成後の基板の厚み寸法を薄くする事も可能となる。
【００２１】
さらに、上記液晶表示装置の製造方法において、前記撥液部形成工程において、前記基板溝を区画する第２のバンクを形成することにより前記撥液部を形成し、前記第１の絶縁層形成工程の前に前記第２のバンクを取り除くようにしても良い。
この場合、第２のバンクを形成することにより、上記第１の導電性パターン形成工程で微細な第１の導電性パターンを確実に形成することができる。また、この第２のバンクを、第１の導電性パターン形成後に取り除くものとしているので、完成後の基板の厚み寸法を薄くする事も可能としている。
【００２２】
また、上記課題を解決するために、本発明の液晶表示装置は、一対の基板間に液晶層を挟持してなる液晶表示装置であり、前記各基板のうちの一方の基板に基板溝が形成されてなり、前記基板溝内に第１の導電性パターンが形成されてなり、少なくとも前記第１の導電性パターンを覆うように形成された絶縁層と、該絶縁層の上面に設けられた、薄膜半導体からなる薄膜トランジスタ、光透過性を有するバンク、及び該バンクにより区画された領域に設けられた第２の導電性パターンとを備えることを特徴とする構成を採用した。
【００２３】
この液晶表示装置によれば、前記一方の基板は、その基板溝内に第１の導電性パターンが埋め込まれた形となっているため、平坦な表面形状をなしている。この平坦な表面上に形成された絶縁層も、やはり平坦な表面形状をなすことができる。さらに、この平坦な絶縁層上に形成される薄膜トランジスタ、バンク、及び第２の導電性パターンも、やはり平坦な表面形状をなすことができる。すなわち、本来であれば除去されていたバンクが残されているため、従来よりも凹凸の少ない表面形状を確保できている。
このように、各層が平坦化されているので、ラビング処理のムラが防止されて液晶配向規制力が向上している。したがって、表示ムラの防止が可能な液晶表示装置となっている。
また、第１の導電性パターンが、ガラス基板の基板溝内に埋め込まれるように形成されているため、基板溝のない基板に第１の導電性パターンを形成する場合に比較して、基板の厚み寸法を薄くする事も可能となっている。
【００２４】
さらに、上記課題を解決するために、本発明の液晶表示装置の製造方法は、基板に基板溝を形成する基板溝形成工程と、前記基板溝内に第１のバンクを形成する第１のバンク形成工程と、前記第１のバンクで区画された領域に導電性材料を含む液滴を吐出して前記基板溝内に第１の導電性パターンを形成する第１の導電性パターン形成工程とを有することを特徴とする方法を採用した。
【００２５】
この液晶表示装置の製造方法によれば、凹所である基板溝を第１のバンク及び第１の導電性パターンにより埋め込んで配線形成を行うものであるので、従来よりも凹凸が少ない平坦な表面形状を確保することができる。これにより、基板にラビング処理を施す際に、そのかかり具合にムラが生じにくくなるため、液晶配向規制力を向上させて表示ムラを防止することが可能となる。
また、第１のバンク及び第１の導電性パターンを基板溝内に埋め込んでしまうことで、基板溝を設けず第１の導電性パターンを形成する場合に比較して、完成後の基板の厚み寸法を薄くする事も可能となる。
【００２６】
さらに、上記液晶表示装置の製造方法において、少なくとも前記第１の導電性パターン及び前記第１のバンクを絶縁層により覆う第１の絶縁層形成工程と、前記基板溝内に薄膜半導体からなる薄膜トランジスタと第２のバンクを形成する第２のバンク形成工程と、前記第２のバンクによって区画された領域に導電性材料を含む液滴を吐出して前記基板溝内に第２の導電性パターンを形成する第２の導電性パターン形成工程とを行うようにしても良い。
この場合、さらに絶縁層、薄膜トランジスタ、第２のバンク、第２の導線性パターンをも基板溝内に収めてしまうものであるので、さらに平坦な表面形状を確保することができる。これにより、ラビング処理のかかり具合をさらに均質化させることができ、より液晶配向規制力を向上させて表示ムラを防止することが可能となる。また、完成後の基板の厚み寸法をさらに薄くする事も可能としている。
【００２７】
また、上記課題を解決するために、本発明の液晶表示装置は、一対の基板間に液晶層を挟持してなる液晶表示装置であり、前記各基板のうちの一方の基板に基板溝が形成されてなり、前記基板溝内に、バンク及び該バンクによって区画された領域に形成された導電性パターンを少なくとも一層、備えることを特徴とする構成を採用した。
この液晶表示装置によれば、基板溝内に、バンク及び導電性パターンを埋め込むようにして配線形成しているので、従来よりも凹凸が少ない平坦な表面形状を確保することができる。このような平坦化により、ラビング処理のムラが防止されて液晶配向規制力が向上している。したがって、表示ムラの防止が可能な液晶表示装置となっている。
また、バンク及び導電性パターンが基板溝内に埋め込まれているため、基板溝のない基板表面に導電性パターンが形成されている従来に比較して、基板の厚み寸法を薄くする事も可能となっている。
【００２８】
一方、上記課題を解決するために、本発明の液晶表示装置の製造方法は、基板の上面に光透過性を有するバンクを形成するバンク形成工程と、前記バンクにより区画された描画領域に導電性材料を含む液滴を吐出して第１の導電性パターンを形成する導電性パターン形成工程と、少なくとも前記バンク及び前記第１の導電性パターンを覆うように薄膜半導体からなる薄膜トランジスタと絶縁層を形成する絶縁層形成工程とを有することを特徴とする方法を採用した。
【００２９】
この液晶表示装置の製造方法によれば、絶縁層形成工程前の基板は、バンクと第１の導電性パターンが一体となって１枚の平らな層を形成する。この平坦な層上に絶縁層を形成することで、やはり平坦な絶縁層を形成することができる。
このように、本来であれば除去されていたバンクを残したまま絶縁層を形成するものであるので、従来よりも凹凸の少ない表面形状を確保することができるようになる。これにより、ラビング処理を施した際に、そのかかり具合にムラが生じにくくなるため、液晶配向規制力を向上させて表示ムラを防止することが可能となる。
【００３０】
さらに、上記液晶表示装置の製造方法において、前記絶縁層の上に、前記バンク形成工程、前記導電性パターン形成工程、及び前記絶縁層形成工程を行い、前記第１の導電性パターンに対して交差する第２の導電性パターンを形成するようにしても良い。
この場合においても、再度絶縁層形成工程が行われる前の基板は、再度行われた導電性パターン形成工程によって形成されたバンクと第２の導電性パターンが一体となって１枚の平らな層を形成している。この平坦な層上に再度絶縁層を形成することで、やはり平坦な絶縁層を形成することができる。
【００３１】
従って、例えば平面視した場合に交差するゲート走査電極、容量線、ソース電極及びドレイン電極を、導電性パターンにより形成する場合、これら電極を形成するためのバンクを残したまま絶縁層を形成するものであるので、やはり、従来よりも凹凸の少ない表面形状を確保でき、ラビング処理のかかり具合を均一化させて液晶配向規制力を向上させることが可能となる。
【００３２】
さらに、上記液晶表示装置の製造方法において、前記導電性パターン形成工程を含む金属配線形成工程により、ゲート走査電極及びソース電極及びドレイン電極及び画素電極を形成するようにしても良い。
この場合、導電性材料を含む液滴の吐出により、ゲート配線及びソース配線及びドレイン配線及び画素電極を形成するものであるため、金属配線形成工程に要する材料を削減することができる。
【００３３】
また、上記課題を解決するために、本発明の液晶表示装置は、一対の基板間に液晶層を挟持してなる液晶表示装置であり、前記各基板のうちの一方の基板に設けられた光透過性を有する第１のバンク、及び該第１のバンクによって区画された領域に設けられた第１の導電性パターンからなる第１の導電層と、該第１の導電層の上に設けられた第１の絶縁層とを備える構成を採用した。
この液晶表示装置によれば、前記一方の基板上には、バンクと第１の導電性パターンが一体となって１枚の平らな第１の導電層を形成している。したがって、このような平坦な第１の導電層上に形成される第１の絶縁層も、やはり平坦な表面形状をなすことができる。
このように、本来であれば除去されていたバンクを残したまま第１の絶縁層が形成されているので、従来よりも凹凸の少ない表面形状を確保できている。この平坦化により、ラビング処理のムラが防止されて液晶配向規制力が向上しているので、表示ムラの防止が可能な液晶表示装置となっている。
【００３４】
さらに、上記液晶表示装置において、前記第１の絶縁層上に設けられた第２のバンク及び第２の導電性パターンからなる第２の導電層と、該第２の導電層の上に設けられた第２の絶縁層とを備えるようにしても良い。
この場合、第２のバンクと第２の導電性パターンが一体となって１枚の平らな第２の導電層を形成している。そして、この平坦な第２の導電層上に形成された第２の絶縁層も、やはり平坦な表面形状をなすことができる。
従って、例えば同一平面上で交差する導電性パターンをゲート走査電極及びソース電極として用いる場合、これら電極を形成するためのバンクが残されたままとなっているので、やはり、従来よりも凹凸の少ない表面形状を確保でき、ラビング処理のかかり具合を均一化させて液晶配向規制力を向上させることが可能となっている。
【００３５】
そして、本発明の電子機器は、前記液晶表示装置の製造方法を用いて製造された液晶表示装置、または、前記液晶表示装置を備えることを特徴とする。
この電子機器によれば、液晶配向規制力に優れた液晶表示装置を備えるものであるため、表示ムラが少なく視認性に優れた表示部を備えた電子機器とすることが可能となる。
【００３６】
また、本発明のアクティブマトリクス基板の製造方法は、基板上にゲート配線を形成する第１の工程と、前記ゲート配線上にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜を介して半導体層を積層する第３の工程と、前記ゲート絶縁層の上にソース電極及びドレイン電極を形成する第４の工程と、前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第５の工程と、前記ドレイン電極と電気的に接続する画素電極を形成する第６の工程と、を有し、前記第１の工程及び前記第４の工程及び前記第６の工程の少なくとも一つの工程は、形成するパターンに応じた凹部を形成する工程と、前記凹部に前記機能液を液滴吐出装置によって吐出することによって配置される材料配置工程と、を有することを特徴とする。
本発明によれば、ゲート配線、ソース電極及びドレイン電極、画素電極を基板表面から突出することなく配線形成することが可能となり、この基板を用いたデバイス等を薄型化できるとともに、配線パターン（薄膜パターン）を積層する際に高集積化を可能とする。
【発明を実施するための最良の形態】
【００３７】
以下、本発明の薄膜パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、液晶表示装置、アクティブマトリクス基板の製造方法、電気光学装置及び電子機器実施の形態を、図１ないし図４８を参照して説明する。
（第１実施形態）
本実施の形態では、液滴吐出法によって液体吐出ヘッドのノズルから導電性微粒子を含む配線パターン（薄膜パターン）用インク（機能液）を液滴状に吐出し、基板上に導電性膜で形成された配線パターンを形成する場合の例を用いて説明する。
【００３８】
この配線パターン用インクは、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒（分散媒）に分散した溶液からなるものである。
本実施の形態では、導電性微粒子として、例えば、金、銀、銅、パラジウム、及びニッケルのうちのいずれかを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。
これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。
導電性微粒子の粒径は１ｎｍ以上０．１μｍ以下であることが好ましい。０．１μｍより大きいと、後述する液体吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、１ｎｍより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
【００３９】
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
【００４０】
上記導電性微粒子の分散液の表面張力は０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
【００４１】
上記分散液の粘度は１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。インクジェット法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
【００４２】
配線パターンが形成される基板としては、ガラス、石英ガラス、Ｓｉウエハ、プラスチックフィルム、金属板など各種のものを用いることができる。また、これら各種の素材基板の表面に半導体膜、金属膜、誘電体膜、有機膜などが下地層として形成されたものも含む。
【００４３】
ここで、液滴吐出法の吐出技術としては、帯電制御方式、加圧振動方式、電気機械変換式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で電荷を付与し、偏向電極で材料の飛翔方向を制御してノズルから吐出させるものである。また、加圧振動方式は、材料に３０ｋｇ／ｃｍ２程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進してノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散してノズルから吐出されない。また、電気機械変換方式は、ピエゾ素子（圧電素子）がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出してノズルから吐出させるものである。
【００４４】
また、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル（泡）を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。静電吸引方式は、材料を貯留した空間内に微小圧力を加え、ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出すものである。また、この他に、電場による流体の粘性変化を利用する方式や、放電火花で飛ばす方式などの技術も適用可能である。液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法により吐出される液状材料（流動体）の一滴の量は、例えば１〜３００ナノグラムである。
【００４５】
次に、本発明に係るデバイスを製造する際に用いられるデバイス製造装置について説明する。
このデバイス製造装置としては、液滴吐出ヘッドから基板に対して液滴を吐出（滴下）することによりデバイスを製造する液滴吐出装置（インクジェット装置）が用いられる。
【００４６】
図１は、液滴吐出装置ＩＪの概略構成を示す斜視図である。
液滴吐出装置ＩＪは、液滴吐出ヘッド１０１と、Ｘ軸方向駆動軸１０４と、Ｙ軸方向ガイド軸１０５と、制御装置ＣＯＮＴと、ステージ１０７と、クリーニング機構１０８と、基台１０９と、ヒータ１１５とを備えている。
ステージ１０７は、この液滴吐出装置ＩＪによりインク（液体材料）を設けられる基板Ｐを支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を備えている。
【００４７】
液滴吐出ヘッド１０１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＹ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド１０１の下面にＹ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド１０１の吐出ノズルからは、ステージ１０７に支持されている基板Ｐに対して、上述した導電性微粒子を含むインクが吐出される。
【００４８】
Ｘ軸方向駆動軸１０４には、Ｘ軸方向駆動モータ１０２が接続されている。Ｘ軸方向駆動モータ１０２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ軸方向の駆動信号が供給されると、Ｘ軸方向駆動軸１０４を回転させる。Ｘ軸方向駆動軸１０４が回転すると、液滴吐出ヘッド１０１はＸ軸方向に移動する。
Ｙ軸方向ガイド軸１０５は、基台１０９に対して動かないように固定されている。ステージ１０７は、Ｙ軸方向駆動モータ１０３を備えている。Ｙ軸方向駆動モータ１０３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、ステージ１０７をＹ軸方向に移動する。
【００４９】
制御装置ＣＯＮＴは、液滴吐出ヘッド１０１に液滴の吐出制御用の電圧を供給する。また、Ｘ軸方向駆動モータ１０２に液滴吐出ヘッド１０１のＸ軸方向の移動を制御する駆動パルス信号を、Ｙ軸方向駆動モータ１０３にステージ１０７のＹ軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構１０８は、液滴吐出ヘッド１０１をクリーニングするものである。クリーニング機構１０８には、図示しないＹ軸方向の駆動モータが備えられている。このＹ軸方向の駆動モータの駆動により、クリーニング機構は、Ｙ軸方向ガイド軸１０５に沿って移動する。クリーニング機構１０８の移動も制御装置ＣＯＮＴにより制御される。
ヒータ１１５は、ここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ１１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。
【００５０】
液滴吐出装置ＩＪは、液滴吐出ヘッド１０１と基板Ｐを支持するステージ１０７とを相対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｘ軸方向を走査方向、Ｘ軸方向と直交するＹ軸方向を非走査方向とする。したがって、液滴吐出ヘッド１０１の吐出ノズルは、非走査方向であるＹ軸方向に一定間隔で並んで設けられている。なお、図１では、液滴吐出ヘッド１０１は、基板Ｐの進行方向に対し直角に配置されているが、液滴吐出ヘッド１０１の角度を調整し、基板Ｐの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド１０１の角度を調整することで、ノズル間のピッチを調節することが出来る。また、基板Ｐとノズル面との距離を任意に調節することが出来るようにしてもよい。
【００５１】
図２は、ピエゾ方式による液体材料の吐出原理を説明するための図である。
図２において、液体材料（配線パターン用インク、機能液）を収容する液体室１２１に隣接してピエゾ素子１２２が設置されている。液体室１２１には、液体材料を収容する材料タンクを含む液体材料供給系１２３を介して液体材料が供給される。ピエゾ素子１２２は駆動回路１２４に接続されており、この駆動回路１２４を介してピエゾ素子１２２に電圧を印加し、ピエゾ素子１２２を変形させることにより、液体室１２１が変形し、ノズル１２５から液体材料が吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子１２２の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子１２２の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
【００５２】
次に、本発明の配線パターン形成方法の実施形態の一例として、基板上に導電膜配線を形成する方法について図３を参照して説明する。本実施形態に係る配線パターン形成方法は、上述した配線パターン用のインクを基板上に配置し、その基板上に配線用の導電膜パターンを形成するものであり、バンク形成工程、凹部形成工程、残渣処理工程、撥液化処理工程、材料配置工程及び中間乾燥工程、焼成工程、バンク除去工程から概略構成される。
以下、各工程毎に詳細に説明する。
【００５３】
（バンク形成工程）
バンクは、仕切部材として機能する部材であり、バンクの形成はリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、リソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、図３（ａ）に示すように、基 板Ｐ上にバンクの高さに合わせて有機系感光性材料３１を塗布し、その上にレジスト層を塗布する。そして、バンク形状（配線パターン）に合わせてマスクを施しレジストを露光・現像することによりバンク形状に合わせたレジストを残す。最後にエッチングしてマスク以外の部分のバンク材料を除去する。また、下層が無機物または有機物で機能液に対し親液性を示す材料で、上層が有機物で撥液性を示す材料で構成された２層以上でバンク（凸部）を形成してもよい。
これにより、図３（ｂ）に示されるように、配線パターンを形成すべき領域の周辺を囲むように、例えば１０μｍ幅でバンクＢ、Ｂが突設される。
なお、基板Ｐに対しては、有機材料塗布前に表面改質処理として、ＨＭＤＳ処理（(ＣＨ３)３ＳｉＮＨＳｉ(ＣＨ３)３を蒸気状にして塗布する方法）が施されているが、図３ではその図示を省略している。
【００５４】
バンクを形成する有機材料としては、液体材料に対してもともと撥液性を示す材料でも良いし、後述するように、プラズマ処理による撥液化（テフロン（登録商標）化）が可能で下地基板との密着性が良くフォトリソグラフィによるパターニングがし易い絶縁有機材料でも良い。例えば、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂等の高分子材料を用いることが可能である。
【００５５】
（凹部形成工程）
基板Ｐ上にバンクＢ、Ｂが形成されると、続いてバンクＢ、Ｂ間の基板Ｐ（バンクＢ、Ｂ間の底部）に、図３（ｃ）に示すように凹部３２を形成する。具体的には、バンクＢ、Ｂが形成された基板Ｐに対してバンクをマスクとして、例えばＳＦ６を用いてエッチングを施すことで凹部３２を形成する。このとき、エッチング時間をパラメータとして、凹部３２の深さを所望の値（例えば２μｍ）に調整する。これにより、基板Ｐは浸食されて、図示するように底部に向けて漸次拡径する逆テーパ状の断面形状を有する凹部３２が形成される。
【００５６】
（残渣処理工程（親液化処理工程））
次に、バンク間におけるバンク形成時のレジスト（有機物）残渣を除去するために、基板Ｐに対して残渣処理を施す。
残渣処理としては、紫外線を照射することにより残渣処理を行う紫外線（ＵＶ）照射処理や大気雰囲気中で酸素を処理ガスとするＯ２プラズマ処理等を選択できるが、ここではＯ２プラズマ処理を実施する。
【００５７】
具体的には、基板Ｐに対しプラズマ放電電極からプラズマ状態の酸素を照射することで行う。Ｏ２プラズマ処理の条件としては、例えばプラズマパワーが５０〜１０００Ｗ、酸素ガス流量が５０〜１００ｍｌ／ｍｉｎ、プラズマ放電電極に対する基板Ｐの板搬送速度が０．５〜１０ｍｍ／ｓｅｃ、基板温度が７０〜９０℃とされる。
なお、基板Ｐがガラス基板の場合、その表面は配線パターン形成材料に対して親液性を有しているが、本実施の形態のように残渣処理のためにＯ２プラズマ処理や紫外線照射処理を施すことで、凹部３２の親液性を高めることができる。
【００５８】
（撥液化処理工程）
続いて、バンクＢに対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法（ＣＦ４プラズマ処理法）を採用することができる。ＣＦ４プラズマ処理の条件は、例えばプラズマパワーが５０〜１０００ｋＷ、４フッ化メタンガス流量が５０〜１００ｍｌ／ｍｉｎ、プラズマ放電電極に対する基体搬送速度が０．５〜１０２０ｍｍ／ｓｅｃ、基体温度が７０〜９０℃とされる。
なお、処理ガスとしては、テトラフルオロメタン（四フッ化炭素）に限らず、他のフルオロカーボン系のガスを用いることもできる。
【００５９】
このような撥液化処理を行うことにより、バンクＢ、Ｂにはこれを構成する樹脂中にフッ素基が導入され、凹部３２に対して高い撥液性が付与される。なお、上述した親液化処理としてのＯ２プラズマ処理は、バンクＢの形成前に行ってもよいが、アクリル樹脂やポリイミド樹脂等は、Ｏ２プラズマによる前処理がなされた方がよりフッ素化（撥液化）されやすいという性質があるため、バンクＢを形成した後にＯ２プラズマ処理することが好ましい。
なお、バンクＢ、Ｂに対する撥液化処理により、先に親液化処理した基板Ｐ表面に対し多少は影響があるものの、特に基板Ｐがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こりにくいため、基板Ｐはその親液性、すなわち濡れ性が実質上損なわれることはない。
また、バンクＢ、Ｂについては、撥液性を有する材料（例えばフッ素基を有する樹脂材料）によって形成することにより、その撥液処理を省略するようにしてもよい。
【００６０】
（材料配置工程及び中間乾燥工程）
次に、液滴吐出装置ＩＪによる液滴吐出法を用いて、配線パターン形成材料を基板Ｐ上の凹部３２に塗布する。なお、ここでは、導電性微粒子として銀を用い、溶媒（分散媒）としてジエチレングリコールジエチルエーテルを用いたインク（分散液）を吐出する。
【００６１】
すなわち、材料配置工程では、図４（ｄ）に示すように、液体吐出ヘッド１０１から配線パターン形成材料を含む液体材料を液滴にして吐出し、その液滴を基板Ｐ上の凹部３２に配置する。液滴吐出の条件としては、インク重量４ｎｇ／ｄｏｔ、インク速度（吐出速度）５〜７ｍ／ｓｅｃで行った。
このとき、凹部３２はバンクＢ、Ｂに囲まれているので、液状体が所定位置以外に拡がることを阻止できる。また、バンクＢ、Ｂは撥液性が付与されているため、吐出された液滴の一部がバンクＢ上にのっても、バンク表面が撥液性となっていることによりバンクＢからはじかれ、バンク間の凹部３２に流れ落ちるようになる。さらに、凹部３２は親液性を付与されているため、吐出された液状体が凹部３２にてより拡がり易くなり、これによって液状体が所定位置内でより均一に凹部３２を埋め込むようにすることができる。
【００６２】
（中間乾燥工程）
基板Ｐに液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理をする。乾燥処理は、例えば基板Ｐを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば１８０℃加熱を６０分間程度行う。この加熱はＮ２雰囲気下など、必ずしも大気中で行う必要はない。
また、この乾燥処理は、ランプアニールによって行なうこともできる。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、ＹＡＧレーザー、アルゴンレーザー、炭酸ガスレーザー、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、出力１０Ｗ以上５０００Ｗ以下の範囲のものが用いられるが、本実施形態では１００Ｗ以上１０００Ｗ以下の範囲で十分である。
この中間乾燥工程と上記材料配置工程とを繰り返し行うことにより、図４（ｅ）に示すように、配線パターン（薄膜パターン）３３の膜厚を基板Ｐの表面に対して非突出状態（好ましくは略面一）に形成する。
【００６３】
（焼成工程）
吐出工程後の乾燥膜は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング剤がコーティングされている場合には、このコーティング剤も除去する必要がある。そのため、吐出工程後の基板には熱処理及び／又は光処理が施される。
【００６４】
熱処理及び／又は光処理は通常大気中で行なわれるが、必要に応じて、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行なうこともできる。熱処理及び／又は光処理の処理温度は、分散媒の沸点（蒸気圧）、雰囲気ガスの種類や圧力、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。
たとえば、有機物からなるコーティング剤を除去するためには、約３００℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上１００℃以下で行なうことが好ましい。
以上の工程により吐出工程後の乾燥膜は微粒子間の電気的接触が確保され、導電性膜に変換される。
【００６５】
（バンク除去工程）
この工程では、凹部３２の周囲に存在するバンクＢ、Ｂをアッシング剥離処理により除去する。アッシング処理としては、プラズマアッシングやオゾンアッシング等を採用できる。
プラズマアッシングは、プラズマ化した酸素ガス等のガスとバンク（レジスト）とを反応させ、バンクを気化させて剥離・除去するものである。バンクは炭素、酸素、水素から構成される固体の物質であり、これが酸素プラズマと化学反応することでＣＯ２、Ｈ２Ｏ、Ｏ２となり、全て気体として剥離することができる。
一方、オゾンアッシングの基本原理はプラズマアッシングと同じであり、Ｏ３（オゾン）を分解して反応性ガスのＯ＋（酸素ラジカル）に変え、このＯ＋とバンクとを反応させる。Ｏ＋と反応したバンクは、ＣＯ２、Ｈ２Ｏ、Ｏ２となり、全て気体として剥離される。
基板Ｐに対してアッシング剥離処理を施すことにより、図４（ｆ）に示すように、基板Ｐからバンクが除去される。
【００６６】
以上のように、本実施の形態では、基板Ｐに凹部３２を形成し、この凹部３２に機能液の液滴を吐出するので、基板Ｐから突出することなく配線パターン３３を形成することができ、基板に配線パターンが形成されたデバイスを薄型化することが可能になり、さらに基板上に複数層に亘って配線パターンを積層する際に高集積化を実現することが可能になる。また、本実施の形態では、配線パターン３３を基板Ｐの表面に対して非突出状態に形成することで平坦性が向上し、絶縁膜を形成する等の後工程を容易に行うことができる。
【００６７】
さらに、本実施の形態では凹部３２を形成する際に、バンクＢ、Ｂをマスクとして使用しているので、別途マスクを製造したり、基板上にマスクをセッティングする作業が不要になり、生産性を向上させることも可能になる。しかも、本実施の形態では、バンクＢ、Ｂに撥液性を付与しているので、吐出された液滴の一部がバンクＢ上に乗った場合でも、インクを凹部３２に流れ落とさせることで凹部３２に液状体をより均一に塗布することができ、一様な膜厚を有する配線パターン３３を得ることが可能になる。
また、本実施の形態では、凹部３２を逆テーパ状の断面に形成しているので、焼成後の配線パターン３３が剥離しづらくなり、デバイスとしての品質も向上させることが可能である。
【００６８】
（第２実施形態）
次に、本発明の液晶表示装置の製造方法と、この製造方法を用いて製造された液晶表示装置についての説明を、図面を参照しながら以下に行う。まず、図５から図１４を用いて、本実施形態の液晶表示装置の製造方法についての説明を行う。
【００６９】
図５に示すように、基板溝形成工程では、洗浄したガラス基板１０の上面に、１画素ピッチの1/20〜1/10の溝幅を有する基板溝１０ａを、フォトリソエッチングで加工する。この基板溝１０ａ形状としては、同図に示すように準テーパ（吐出元に向かって開く向きのテーパ形状）を採用するのが好ましい。これにより、吐出された液滴を十分に奥深くまで入り込ませることが可能となる。
【００７０】
続く撥液部形成工程では、図６に示すように、基板溝１０ａを区画する撥液部としてバンク１１をフォトリソで形成する。このバンク１１は撥液性を備える必要があり、その素材としてアクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が好適に用いられる。
この形成後のバンク１１に撥液性を持たせるために、ＣＦ４プラズマ処理等（フッ素成分を含有するガスを用いたプラズマ処理）を施す必要があるが、代わりに、バンク１１の素材自体に予め撥液成分（フッ素基等）を充填しておいても良い。この場合には、ＣＦ４プラズマ処理等を省略することができる。
【００７１】
以上のようにして撥液化されたバンク１１の、吐出インクに対する接触角としては、４０°以上を確保することが好ましい。すなわち、本発明者らが試験により確認した結果、例えば有機銀化合物（ジエチレングコールジメチルエーテル溶媒）に対する処理後の接触角は、バンク１１の素材として有機系材料を採用した場合には６６．２°（未処理の場合には１０°以下）、無機系を採用した場合には４９．０°（未処理の場合には１０°以下）を確保することができる。なお、これら接触角は、プラズマパワー５５０Ｗのもと、４フッ化メタンガスを０．１l/minで供給する処理条件下で得たものである。
【００７２】
また、本発明者らが試験により確認した結果、例えば純水に対する処理後の接触角は、バンク１１の素材として有機系材料を採用した場合には１０４．１°（未処理の場合には１０°以下）、無機系を採用した場合には９６．３°（未処理の場合には１０°以下）を確保することができる。なお、これら接触角は、上記と同様の処理条件で得られたものである。
【００７３】
上記撥液部形成工程に続くゲート走査電極形成工程（第１の導電性パターン形成工程）では、図７に示すように、バンク１１で区画された描画領域である前記基板溝１０ａ内を満たすように、導電性材料を含む液滴をインクジェットで吐出することでゲート走査電極１２を形成する。この時の導電性材料としては、Ａｇ，Ａｌ，Ａｕ，Ｃｕ，パラジウム、Ｎｉ，Ｗ−ｓｉ，導電性ポリマーなどが好適に採用可能である。このようにして形成されたゲート走査電極１２は、バンク１１に十分な撥液性が予め与えられているので、基板溝１０ａからはみ出ることなく微細な配線パターンを形成することが可能となっている。
【００７４】
上記ゲート走査電極形成工程に続くバンク除去工程（撥液部除去工程）では、図８に示すように、ガラス基板１０の上面から全てのバンク１１を除去する。これにより、ガラス基板１０の上面は、基板溝１０ａがゲート走査電極１２で埋め込まれて平坦化された表面形状をなすものとなっている。
【００７５】
上記バンク除去工程に続く第１層目の絶縁層形成工程（第１の絶縁層形成工程）では、図９に示すように、ゲート走査線電極１２の上面を含めて覆うように、薄膜半導体からなるＴＦＴ（薄膜トランジスタ）とゲート走査線絶縁膜（絶縁層）１３を形成する。このゲート走査線絶縁膜１３の素材としては、ＳｉＯ２，ＳｉＮｘ，ＢＰＳＧ，ＮＳＧなどが採用可能である。
なお、ＳｉＮxをＣＶＤ法で形成する場合、３００℃〜３５０℃の熱履歴が必要になるが、無機系の材料をバンクに使用することで、透明性、耐熱性に関する問題を回避することが可能である。
このようにして形成されたゲート走査線絶縁膜１３は、平坦なガラス基板１０上に対して形成されるので、やはり、平坦な上面を備えたものとなる。
【００７６】
上記第１層目の絶縁層形成工程に続く第２回目のバンク形成工程（バンク形成工程）では、図１０に示すように、ゲート走査線絶縁膜１３の上面に、１画素ピッチの1/20〜1/10でかつ前記基板溝１０ａと交差する溝１４ａを設けるためのバンク１４を、フォトリソで形成する。このバンク１４としては、形成後に光透過性と撥液性を備える必要があり、その素材としては、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が好適に用いられる。
【００７７】
この形成後のバンク１４に撥液性を持たせるために、ＣＦ４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す必要があるが、代わりに、バンク１４の素材自体に予め撥液成分（フッ素基等）を充填しておくものとしても良い。この場合には、ＣＦ４プラズマ処理等を省略することができる。
以上のようにして撥液化されたバンク１４の、吐出インクに対する接触角としては、４０°以上を確保することが好ましい。
【００７８】
上記第２回目のバンク形成工程に続くソース電極形成工程（第２の導電性パターン形成工程）では、同じく図１０に示すように、バンク１４で区画された描画領域である前記溝１４ａ内を満たすように、導電性材料を含む液滴をインクジェットで吐出することで、前記ゲート走査電極１２に対して交差するソース電極１５が形成される。この時の導電性材料としては、Ａｇ，Ａｌ，Ａｕ，Ｃｕ，パラジウム、Ｎｉ，Ｗ−ｓｉ，導電性ポリマーなどが好適に採用可能である。このようにして形成されたソース電極１５は、バンク１４に十分な撥液性が予め与えられているので、溝１４ａからはみ出ることなく微細な配線パターンを形成することが可能となっている。
以上の工程により、基板１０上には、バンク１４とソース電極１５からなる平坦な上面を備えた導電層Ａ１が形成される。
【００７９】
上記ソース電極形成工程に続く第２層目の絶縁層形成工程（第２の絶縁層形成工程）では、図１１に示すように、バンク１４及びソース電極１５の上面を含めて覆うように、ソース線絶縁膜（第２の絶縁層）１６を形成する。このソース線絶縁膜１６の素材としては、ＳｉＯ２，ＳｉＮｘ，ＢＰＳＧ，ＮＳＧなどが採用可能である。
このようにして形成されたソース線絶縁膜１６は、平坦な導電層Ａ１上に対して形成されるので、やはり、平坦な上面を備えたものとなっている。
【００８０】
上記第２層目の絶縁膜形成工程に続く第３回目のバンク形成工程では、図１２に示すように、ソース線絶縁膜１６の上面に、画素電極（ＩＴＯ）のパターニング領域を除いてバンク１７をフォトリソで形成する。このバンク１７の素材としては、アクリル樹脂、ポリミィド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が好適に用いられる。
【００８１】
上記第３回目のバンク形成工程に続く画素電極形成工程では、図１３に示すように、バンク１７によって確保された領域に、画素電極の素材をなす液滴をインクジェットで吐出することにより、画素電極１８が形成される。このようにして形成された画素電極１８は、バンク１７とともに、平坦なソース線絶縁膜１６上に対して形成されるので、やはり、平坦な上面を備えたものとなっている。
なお、上記各工程を経て形成されるα−ｓｉ  ＴＦＴデバイス部分を図１４に示す。同図において符号１９ａはドレイン電極、符号１９ｂはチャンネル領域（α−ｓｉ）を示している。
そして、画素電極形成工程の後、本焼成、配向膜の形成、ラビング処理を施すことで下基板が完成する。そして、この下基板を、別途製造される上基板との間に液晶層を挟持させて構成することで、液晶表示装置が完成する（図示略）。
【００８２】
以上説明の本実施形態の液晶表示装置の製造方法によれば、本来であれば除去されていたバンク１４を残したままソース線絶縁膜１６を形成するものであるので、従来よりも凹凸の少ない表面形状を確保できるようになっている。
以上説明のように、全工程後のガラス基板１０は、平坦な表面形状を確保できるものとなっている。これにより、ガラス基板１０にラビング処理を施す際に、そのかかり具合にムラが生じにくくなるため、液晶配向規制力を向上させて表示ムラを防止することが可能となる。これにより、表示ムラの少ない液晶表示装置を製造することが可能となっている。
【００８３】
また、ゲート走査電極１２は、ガラス基板１０の基板溝１０ａ内に埋め込まれるように形成されるため、基板溝１０ａを形成しないガラス基板に対してゲート走査電極１２を形成する場合に比較して、完成後の基板の厚み寸法を薄くする事も可能としている。
しかも、ゲート走査電極１２及び容量線１９ｄ（図１４参照）、ソース電極１５及びドレイン電極１９ａ、画素電極１８等の形成にインクジェットを用いるので、製造工程中に生じる無駄な材料の廃棄をなくすことができるため、材料費の削減も可能としている。
【００８４】
（第３実施形態）
続いて、第３実施形態として、本発明の液晶表示装置の製造方法と、この製造方法を用いて製造された液晶表示装置についての説明を、図１５から図２２を参照しながら以下に行う。なお、これらの図において、第２実施形態として示した図５乃至図１４と同一の構成要素には同一符号を付し、その説明を簡略化する。
【００８５】
図１５に示すように、基板溝形成工程では、洗浄したガラス基板１０の上面に、１画素ピッチの1/20〜1/10の溝幅を有する基板溝１０ａを、フォトリソエッチングで加工する。この基板溝１０ａは、図１９（ａ），（ｂ）に示すように、互いに交差するゲート走査電極１２、容量線１９ｃ（図２２にて後述）及びソース電極１５及びドレイン電極１９ａ（図２２にて後述）が埋め込まれる溝であり、２本の溝が十字状に互いに交差と独立したアイランド形状したものとなっている。
この基板溝形成工程に続く第１回目のバンク形成工程（第１のバンク形成工程）では、図１６及び図１９（ａ）に示すように、基板溝１０ａ内の底部に、ゲート走査電極及び容量線を描画するための溝１１ａを確保するバンク１１をフォトリソで形成する。このバンク１１は撥液性を備える必要があり、その素材としてアクリル樹脂、ポリミィド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が好適に用いられる。
【００８６】
この形成後のバンク１１に撥液性を持たせるために、ＣＦ４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す必要があるが、代わりに、バンク１１の素材自体に予め撥液成分（フッ素基等）を充填しておいても良いことは第２実施形態と同様である。
また、バンク１１内の溝１１ａ内における良好な吐出結果を得るためには、この溝１１ａの形状として準テーパ（吐出元に向かって開く向きのテーパ形状）を採用するのが好ましい。これにより、吐出された液滴を十分に奥深くまで入り込ませることが可能となる。
【００８７】
上記第１回目のバンク形成工程に続くゲート走査電極形成工程（第１の導電性パターン形成工程）では、図１７及び図１９（ａ）に示すように、バンク１１で区画された描画領域である前記溝１１ａ内を満たすように、導電性材料を含む液滴をインクジェットで吐出することでゲート走査電極１２を形成する。この時の導電性材料としては、Ａｇ，Ａｌ，Ａｕ，Ｃｕ，パラジウム、Ｎｉ，Ｗ−ｓｉ，導電性ポリマーなどが好適に採用可能である。このようにして形成されたゲート走査電極１２は、バンク１１に十分な撥液性が予め与えられているので、溝１１ａからはみ出ることなく微細な配線パターンを形成することが可能となっている。
【００８８】
上記ゲート走査電極形成工程に続く第１層目の絶縁層形成工程（第１の絶縁層形成工程）では、図１７に示すように、少なくともゲート走査電極１２及びバンク１１の上面が覆われるように薄膜半導体からなるＴＦＴとゲート走査線絶縁膜（絶縁層）１３で被覆する。この時、同図に示すように基板溝１０ａ内のみにゲート走査線絶縁膜１３を形成するようにした場合には、その材料費を節減することが可能となり、逆に、基板溝１０ａを含めたガラス基板１０の全面に一括してゲート走査線絶縁膜１３を形成するようにした場合には、加工容易として加工費を節減することが可能となる。なお、同図では説明のためにゲート走査線絶縁膜１３を厚めに描画しているが、実際には１μｍ程度の薄い膜厚であるため、ガラス基板１０の表面に残ったままとなっても、基板溝１０ａ内とその周辺との間に大きな段差を生じせしめるものではない。
このゲート走査線絶縁膜１３の素材としては、ＳｉＯ２，ＳｉＮｘ，ＢＰＳＧ，ＮＳＧなどが採用可能である。
【００８９】
上記第１層目の絶縁層形成工程に続く第２回目のバンク形成工程（第２のバンク形成工程）では、図１８及び図１９（ｂ）に示すように、ゲート走査線絶縁膜１３の上面に、１画素ピッチの1/20〜1/10でかつ前記溝１１ａと交差する溝１４ａを設けるためのバンク１４を、フォトリソで形成する。なお、図１８では説明のために溝１１ａ，１４ａが互いに平行であるように記載しているが、実際には、図１９（ｂ）に示すように交差している。同様に、バンク１４，溝１４ａも、バンク１１，溝１１ａと交差するものとなっている。したがって、図１８，図２０，図２１は、ゲート走査線絶縁膜１３の上面を境とするその上下層が、実際には互いに交差するものとなっている。
【００９０】
バンク１４としては、形成後に撥液性を備える必要があり、その素材としては、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が好適に用いられる。
この形成後のバンク１４に撥液性を持たせるために、ＣＦ４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す必要があるが、代わりに、バンク１４の素材自体に予め撥液成分（フッ素基等）を充填しておくものとしても良い。この場合には、ＣＦ４プラズマ処理等を省略することができる。また、前記バンク１１と同様に、バンク１４を形成する際には、溝１４ａに準テーパ形状（吐出元に向かって開く向きのテーパ形状）を採用するのが好ましい。
【００９１】
上記第２回目のバンク形成工程に続くソース電極形成工程（第２の導電性パターン形成工程）では、図２０に示すように、バンク１４で区画された描画領域である前記溝１４ａ内を満たすように、導電性材料を含む液滴をインクジェットで吐出することで、前記ゲート走査電極１２に対して交差するソース電極１５が形成される。この時の導電性材料としては、Ａｇ，Ａｌ，Ａｕ，Ｃｕ，パラジウム、Ｎｉ，Ｗ−ｓｉ，導電性ポリマーなどが好適に採用可能である。このようにして形成されたソース電極１５は、バンク１４に十分な撥液性が予め与えられているので、溝１４ａからはみ出ることなく微細な配線パターンを形成することが可能となっている。
【００９２】
上記ソース電極形成工程に続く第２層目の絶縁層形成工程（第２の絶縁層形成工程）では、同じく図２０に示すように、少なくともソース電極１５及びバンク１４の上面が覆われるようにソース線絶縁膜（他の絶縁層）１６で被覆する。この時、同図に示すように基板溝１０ａ内のみにソース線絶縁膜１６を形成するようにした場合には、その材料費を節減することが可能となり、逆に、基板溝１０ａを含めてガラス基板１０の全面に一括してソース線絶縁膜１６を形成するようにした場合には、加工容易として加工費を節減することが可能となる。このソース線絶縁膜１６の素材としては、ＳｉＯ２，ＳｉＮx，ＢＰＳＧ，ＮＳＧなどが採用可能である。
なお、ＳｉＮxをＣＶＤ法で形成する場合、３００℃〜３５０℃の熱履歴が必要になるが、無機系の材料をバンクに使用することで、透明性、耐熱性に関する問題を回避することが可能である。
【００９３】
上記第２層目の絶縁膜形成工程に続く第３回目のバンク形成工程では、図２１に示すように、ソース線絶縁膜１６の上面に、画素電極（ＩＴＯ）のパターニング領域を除いてバンク１７をフォトリソで形成する。このバンク１７の素材としては、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が好適に用いられる。
【００９４】
上記第３回目のバンク形成工程に続く画素電極形成工程では、同じく図２１に示すように、バンク１７によって確保された領域に、画素電極の素材をなす液滴をインクジェットで吐出することで画素電極１８を形成する。このようにして形成された画素電極１８の上面は、バンク１７の上面と面一をなしており、平坦な上面を備えたものとなっている。
なお、上記各工程を経て形成されるα−ｓｉ  ＴＦＴデバイス部分を図２２に示す。同図における符号１９ａはドレイン電極、符号１９ｂはチャンネル領域（α−ｓｉ）を示している。
【００９５】
以上の各工程により、基板溝１０ａ内には、バンク１１及びゲート走査電極１２、容量線１９ｄ（図２２参照）からなる平坦な上面を有する１層目の導電層Ａ１と、この導電層Ａ１上に形成されて同じく平坦な上面を有するゲート走査線絶縁膜１３と、このゲート走査線絶縁膜１３上に形成されたバンク１４及びソース電極１５、ドレイン電極１９ｂからなる平坦な上面を有する２層目の導電層Ａ２と、この導電層Ａ２上に形成されて同じく平坦な上面を有するソース線絶縁膜１６とが形成される。これら導電層Ａ１及びゲート走査線絶縁膜１３及び導電層Ａ２及びソース線絶縁膜１６は、基板溝１０ａから突出することなくその内部に埋め込まれたものとなっている。したがって、ガラス基板１０の上面から出ているものは、バンク１７及び画素電極１８のみとなる。しかしながら、画素電極１８はバンク１７と面一でかつ平坦なガラス基板１０上に形成されるため、やはり平坦な表面形状を確保することが可能となっている。
【００９６】
この画素電極形成工程の後、本焼成、配向膜の形成、ラビング処理を施すことで下基板が完成する。そして、この下基板を、別途製造される上基板との間に液晶層を挟持させて構成することで、液晶表示装置が完成する（図示略）。
【００９７】
以上説明の本実施形態の液晶表示装置の製造方法によれば、凹所である基板溝１０ａを、導電層Ａ１及びゲート走査線絶縁膜１３及び導電層Ａ２及びソース線絶縁膜１６により埋め込んで配線形成を行うものであるので、従来よりも凹凸が少ない平坦な表面形状を確保することができる。これにより、ガラス基板１０にラビング処理を施す際に、そのかかり具合にムラが生じにくくなるため、液晶配向規制力を向上させて表示ムラを防止することが可能となる。
また、配線部分である導電層Ａ１，Ａ２を基板溝１０ａ内に埋め込んでしまうことで、基板溝１０ａを設けずにガラス基板１０の表面に配線部分を突設させる場合に比較して、完成後のガラス基板１０の厚み寸法を薄くする事も可能となる。
しかも、ゲート走査電極１２、容量線１９ｃ（図２２参照）、ソース電極１５、ドレイン電極１９ｂ、画素電極１８の形成にインクジェットを用いるので、製造工程中に生じる無駄な材料の廃棄をなくすことができるため、材料費の削減も可能としている。
【００９８】
（第４実施形態）
続いて、第４実施形態として、本発明の液晶表示装置の製造方法と、この製造方法を用いて製造された液晶表示装置についての説明を、図２３から図３０を参照しながら以下に行う。なお、これらの図において、第２実施形態として示した図５乃至図１４と同一の構成要素には同一符号を付し、その説明を簡略化する。
【００９９】
図２３に示すように、第１層目のバンク形成工程では、洗浄したガラス基板１０の上面に、１画素ピッチの1/20〜1/10の溝１１ａを設けるための１層目のバンク１１を、フォトリソで形成する。このバンク１１としては、形成後に光透過性と撥液性を備える必要があり、その素材としては、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が好適に用いられる。
この形成後のバンク１１に撥液性を持たせるために、ＣＦ４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す必要があるが、代わりに、バンク１１の素材自体に予め撥液成分（フッ素基等）を充填しておいても良いことは第２、第３実施形態と同様である。この場合には、ＣＦ４プラズマ処理等を省略することができる。
【０１００】
以上のようにして撥液化されたバンク１１の、吐出インクに対する接触角としては、４０°以上を確保することが好ましい。すなわち、本発明者らが試験により確認した結果、例えば有機銀化合物（ジエチレングコールジメチルエーテル溶媒）に対する処理後の接触角は、バンク１１の素材としてオレフィン系を採用した場合には６６．２°（未処理の場合には１０°以下）、無機系を採用した場合には４９．０°（未処理の場合には１０°以下）を確保することができる。なお、これら接触角は、プラズマパワー５５０Ｗのもと、４フッ化メタンガスを０．１l/minで供給する処理条件下で得たものである。また、本発明者らが試験により確認した結果、例えば純水に対する処理後の接触角は、バンク１１の素材として有機系材料を採用した場合には１０４．１°（未処理の場合には１０°以下）、無機系を採用した場合には９６．３°（未処理の場合には１０°以下）を確保することができる。なお、これら接触角は、上記と同様の処理条件で得られたものである。
【０１０１】
上記第１層目のバンク形成工程に続くゲート走査電極形成工程（第１回目の導電性パターン形成工程）では、図２４に示すように、バンク１１で区画された描画領域である前記溝１１ａ内を満たすように、導電性材料を含む液滴をインクジェットで吐出することでゲート走査電極１２を形成する。この時の導電性材料としては、Ａｇ，Ａｌ，Ａｕ，Ｃｕ，パラジウム、Ｎｉ，Ｗ−ｓｉ，導電性ポリマーなどが好適に採用可能である。このようにして形成されたゲート走査電極１２は、バンク１１に十分な撥液性が予め与えられているので、溝１１ａからはみ出ることなく微細な配線パターンを形成することが可能となっている。
以上の工程により、基板１０上には、バンク１１とゲート走査電極１２からなる平坦な上面を備えた第１の導電層Ａ１が形成される。
【０１０２】
なお、溝１１ａ内における良好な吐出結果を得るためには、図２３で示したように、この溝１１ａの形状として準テーパ（吐出元に向かって開く向きのテーパ形状）を採用するのが好ましい。これにより、吐出された液滴を十分に奥深くまで入り込ませることが可能となる。
【０１０３】
上記ゲート走査電極形成工程に続く第１層目の絶縁層形成工程では、図２５に示すように、バンク１１及びゲート走査電極１２の上面を含めて覆うように、ゲート走査線絶縁膜（第１の絶縁層）１３を形成する。このゲート走査線絶縁膜１３の素材としては、ＳｉＯ２，ＳｉＮx，ＢＰＳＧ，ＮＳＧなどが採用可能である。
なお、ＳｉＮxをＣＶＤ法で形成する場合、３００℃〜３５０℃の熱履歴が必要になるが、無機系の材料をバンクに使用することで、透明性、耐熱性に関する問題を回避することが可能である。
このようにして形成されたゲート走査線絶縁膜１３は、平坦な第１の導電層Ａ１上に対して形成されるので、やはり、平坦な上面を備えたものとなっている。
【０１０４】
上記第１層目の絶縁層形成工程に続く第２層目のバンク形成工程では、図２６に示すように、ゲート走査線絶縁膜１３の上面に、１画素ピッチの1/20〜1/10でかつ前記溝１１ａと交差する溝１４ａを設けるための２層目のバンク１４を、フォトリソで形成する。このバンク１４としては、形成後に光透過性と撥液性を備える必要があり、その素材としては、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が好適に用いられる。
【０１０５】
この形成後のバンク１４に撥液性を持たせるためにＣＦ４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す必要があるが、代わりに、バンク１４の素材自体に予め撥液成分（フッ素基等）を充填しておくものとしても良い。この場合には、ＣＦ４プラズマ処理等を省略することができる。
以上のようにして撥液化されたバンク１４の、吐出インクに対する接触角としては、４０°以上を確保することが好ましい。
【０１０６】
上記第２層目のバンク形成工程に続くソース電極形成工程（第２回目の導電性パターン形成工程）では、同じく図２６に示すように、バンク１４で区画された描画領域である前記溝１４ａ内を満たすように、導電性材料を含む液滴をインクジェットで吐出することで、前記ゲート走査電極１２に対して交差するソース電極１５が形成される。この時の導電性材料としては、Ａｇ，Ａｌ，Ａｕ，Ｃｕ，パラジウム、Ｎｉ，Ｗ−ｓｉ，導電性ポリマーなどが好適に採用可能である。このようにして形成されたソース電極１５は、バンク１４に十分な撥液性が予め与えられているので、溝１４ａからはみ出ることなく微細な配線パターンを形成することが可能となっている。
以上の工程により、基板１０上には、バンク１４とソース電極１５からなる平坦な上面を備えた第２の導電層Ａ２が形成される。
【０１０７】
上記ソース電極形成工程に続く第２層目の絶縁層形成工程では、図２７に示すように、バンク１４及びソース電極１５の上面を含めて覆うように、ソース線絶縁膜（第２の絶縁層）１６を形成する。このソース線絶縁膜１６の素材としては、ＳｉＯ２，ＳｉＮx，ＢＰＳＧ，ＮＳＧなどが採用可能である。
このようにして形成されたソース線絶縁膜１６は、平坦な第２の導電層Ａ２上に対して形成されるので、やはり、平坦な上面を備えたものとなっている。
【０１０８】
上記第２層目の絶縁膜形成工程に続く第３層目のバンク形成工程では、図２８に示すように、ソース線絶縁膜１６の上面に、画素電極（ＩＴＯ）のパターニング領域を除いてバンク１７をフォトリソで形成する。このバンク１７の素材としては、アクリル樹脂、ポリミィド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が好適に用いられる。
【０１０９】
上記第３層目のバンク形成工程に続く画素電極形成工程では、図２９に示すように、バンク１７によって確保された領域に、画素電極の素材をなす液滴をインクジェットで吐出することにより、画素電極１８が形成される。このようにして形成された画素電極１８は、バンク１７とともに、平坦なソース線絶縁膜１６上に対して形成されるので、やはり、平坦な上面を備えたものとなっている。
なお、上記各工程を経て形成されるα−ｓｉ  ＴＦＴデバイス部分を図３０に示す。同図における符号１９ａはドレイン電極、符号１９ｂはチャンネル領域（α−ｓｉ）を示している。
この画素電極形成工程の後、本焼成、配向膜の形成、ラビング処理を施すことで下基板が完成する。そして、この下基板を、別途製造される上基板との間に液晶層を挟持させて構成することで、液晶表示装置が完成する（図示略）。
【０１１０】
以上説明の本実施形態の液晶表示装置の製造方法によれば、平面視した場合に互いに交差するゲート走査電極１２及びソース電極１５をインクジェットにより形成する場合、これらゲート走査電極１２及びソース電極１５を形成するためのバンク１１，１４を残したままゲート走査線絶縁膜１３及びソース線絶縁膜１６を形成するものであるので、従来よりも凹凸の少ない表面形状を確保でき、ラビング処理のかかり具合を均一化させて液晶配向規制力を向上させることが可能となっている。これにより、表示ムラの少ない液晶表示装置を製造することが可能となっている。
しかも、ゲート走査電極１２、ソース電極１５、画素電極１８の形成にインクジェットを用いるので、製造工程中に生じる無駄な材料の廃棄をなくすことができるため、材料費の削減も可能としている。
【０１１１】
（第５実施形態）
次に、上記第２実施形態で示した液晶表示装置の製造方法の中、ＴＦＴを製造する別の実施形態について図３１〜図３４を参照しながら説明する。
なお、これらの図において、第２実施形態として示した図５乃至図１４と同一の構成要素には同一符号を付し、その説明を簡略化する。
【０１１２】
図３１には、図８と同様に、ガラス基板１０の上面に、１画素ピッチの1/20〜1/10の溝幅を有する基板溝１０ａがフォトリソエッチングで加工され、バンクを形成した後に、溝１０ａ内を満たすように、導電性材料を含む液滴をインクジェットで吐出することでゲート走査電極１２が形成され、その後にバンクが除去された状態が示されている。
【０１１３】
続いて、図３２に示すように、プラズマＣＶＤ法によりゲート絶縁膜１３、活性層１０、コンタクト層９の連続成膜を行う。ゲート絶縁膜１３として窒化シリコン膜、活性層１０としてアモルファスシリコン膜、コンタクト層９としてｎ＋シリコン膜を原料ガスやプラズマ条件を変化させることにより形成する。ＣＶＤ法で形成する場合、３００℃〜３５０℃の熱履歴が必要になるが、無機系の材料をバンクに使用することで、透明性、耐熱性に関する問題を回避することが可能である。
【０１１４】
上記半導体層形成工程に続く第２層目のバンク形成工程では、図３３に示すように、ゲート絶縁膜１３の上面に、１画素ピッチの１／２０〜１／１０でかつ前記溝１０ａと交差する溝１４ａを設けるための２層目のバンク１４を、フォトリソグラフィ法に基づいて形成する。このバンク１４としては、形成後に光透過性と撥液性を備える必要があり、その素材としては、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料のほかポリシラザンなどの無機系の材料が好適に用いられる。
【０１１５】
この形成後のバンク１４に撥液性を持たせるためにＣＦ４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す必要があるが、代わりに、バンク１４の素材自体に予め撥液成分（フッ素基等）を充填しておくものとしても良い。この場合には、ＣＦ４プラズマ処理等を省略することができる。
以上のようにして撥液化されたバンク１４の、吐出インクに対する接触角としては、４０°以上を確保することが好ましい。
【０１１６】
上記第２層目のバンク形成工程に続くソース・ドレイン電極形成工程（第２回目の導電性パターン形成工程）では、バンク１４で区画された描画領域である前記溝１４ａ内を満たすように、導電性材料を含む液滴をインクジェットで吐出することで、図３４に示すように、前記ゲート走査電極１２に対して交差するソース電極１５及びソース電極１６が形成される。そして、ソース電極１５及びドレイン電極１６を形成するときに、本発明に係るパターンの形成方法が適用される。
この時の導電性材料としては、Ａｇ，Ａｌ，Ａｕ，Ｃｕ，パラジウム、Ｎｉ，Ｗ−ｓｉ，導電性ポリマーなどが好適に採用可能である。このようにして形成されたソース電極１５及びドレイン電極１６は、バンク１４に十分な撥液性が予め与えられているので、溝１４ａからはみ出ることなく微細な配線パターンを形成することが可能となっている。
【０１１７】
また、ソース電極１５及びドレイン電極１６を配置した溝１４ａを埋めるように絶縁材料１７が配置される。以上の工程により、基板１０上には、バンク１４と絶縁材料１７からなる平坦な上面２０が形成される。
そして、絶縁材料１７にコンタクトホール１９を形成するとともに、上面２０上にパターニングされた画素電極（ＩＴＯ）１８を形成し、コンタクトホール１９を介してドレイン電極１６と画素電極１８とを接続することで、ＴＦＴが形成される。
【０１１８】
（第６実施形態）
続いて、第５実施形態と同様に、上記第４実施形態で示した液晶表示装置の製造方法の中、ＴＦＴを製造する別の実施形態について図３５〜図３８を参照しながら説明する。
なお、これらの図において、第４実施形態として示した図２３乃至図３０と同一の構成要素には同一符号を付し、その説明を簡略化する。
【０１１９】
図３５に示すように、まず、洗浄したガラス基板１０の上面に、１画素ピッチの１／２０〜１／１０の溝１１ａを設けるための第１層目のバンク１１が、フォトリソグラフィ法に基づいて形成される。このバンク１１としては、形成後に光透過性と撥液性を備える必要があり、その素材としては、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料のほかポリシラザンなどの無機系の材料が好適に用いられる。
この形成後のバンク１１に撥液性を持たせるために、ＣＦ４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す必要があるが、代わりに、バンク１１の素材自体に予め撥液成分（フッ素基等）を充填しておいても良い。この場合には、ＣＦ４プラズマ処理等を省略することができる。
【０１２０】
上記第１層目のバンク形成工程に続くゲート走査電極形成工程（第１回目の導電性パターン形成工程）では、バンク１１で区画された描画領域である前記溝１１ａ内を満たすように、導電性材料を含む液滴をインクジェットで吐出することでゲート走査電極１２を形成する。そして、ゲート走査電極１２を形成するときに、本発明に係るパターンの形成方法が適用される。
この時の導電性材料としては、Ａｇ，Ａｌ，Ａｕ，Ｃｕ，パラジウム、Ｎｉ，Ｗ−ｓｉ，導電性ポリマーなどが好適に採用可能である。このようにして形成されたゲート走査電極１２は、バンク１１に十分な撥液性が予め与えられているので、溝１１ａからはみ出ることなく微細な配線パターンを形成することが可能となっている。
以上の工程により、基板１０上には、バンク１１とゲート走査電極１２からなる平坦な上面を備えた銀（Ａｇ）からなる第１の導電層Ａ１が形成される。
【０１２１】
次に、図３６に示すように、プラズマＣＶＤ法によりゲート絶縁膜１３、活性層１０、コンタクト層９の連続成膜を行う。ゲート絶縁膜１３として窒化シリコン膜、活性層１０としてアモルファスシリコン膜、コンタクト層９としてｎ＋シリコン膜を原料ガスやプラズマ条件を変化させることにより形成する。ＣＶＤ法で形成する場合、３００℃〜３５０℃の熱履歴が必要になるが、無機系の材料をバンクに使用することで、透明性、耐熱性に関する問題を回避することが可能である。
【０１２２】
この後、図３７及び図３８に示すように、上記第５実施形態と同様の工程を経ることにより、コンタクトホール１９を介してドレイン電極１６と画素電極１８とが接続されたＴＦＴが形成される。
【０１２３】
（第７実施形態）
第７実施形態として、本発明の電気光学装置の一例である液晶表示装置について説明する。図３９は、本発明に係る液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図であり、図４０は図３９のＨ−Ｈ’線に沿う断面図である。図４１は、液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図で、図４２は、液晶表示装置の部分拡大断面図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【０１２４】
図３９及び図４０において、本実施の形態の液晶表示装置（電気光学装置）１００は、対をなすＴＦＴアレイ基板１０と対向基板２０とが光硬化性の封止材であるシール材５２によって貼り合わされ、このシール材５２によって区画された領域内に液晶５０が封入、保持されている。シール材５２は、基板面内の領域において閉ざされた枠状に形成されてなり、液晶注入口を備えず、封止材にて封止された痕跡がない構成となっている。
【０１２５】
シール材５２の形成領域の内側の領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路２０１及び実装端子２０２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路２０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための基板間導通材２０６が配設されている。
【０１２６】
なお、データ線駆動回路２０１及び走査線駆動回路２０４をＴＦＴアレイ基板１０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（Tape  Automated Bonding）基板とＴＦＴアレイ基板１０の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置１００においては、使用する液晶５０の種類、すなわち、ＴＮ（Twisted Nematic）モード、Ｃ−ＴＮ法、ＶＡ方式、ＩＰＳ方式等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置１００をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の後述する各画素電極に対向する領域に、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。
【０１２７】
このような構造を有する液晶表示装置１００の画像表示領域においては、図４１に示すように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１００ａの各々には、画素スイッチング用のＴＦＴ（スイッチング素子）３０が形成されており、画素信号Ｓ１、Ｓ２、…、Ｓｎを供給するデータ線６ａがＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次で供給してもよく、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの順に線順次で印加するように構成されている。
【０１２８】
画素電極１９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２、…、Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極１９を介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、…、Ｓｎは、図６に示す対向基板２０の対向電極１２１との間で一定期間保持される。なお、保持された画素信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防ぐために、画素電極１９と対向電極１２１との間に形成される液晶容量と並列に蓄積容量６０が付加されている。例えば、画素電極１９の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量６０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置１００を実現することができる。
【０１２９】
図４２は、ボトムゲート型ＴＦＴ３０を有する液晶表示装置１００の部分拡大断面図であって、ＴＦＴアレイ基板１０を構成するガラス基板Ｐには、上記第１実施形態の配線パターン形成方法によりゲート配線６１がガラス基板Ｐの表面と略面一に形成されている。なお、本実施の形態では、ゲート配線６１を形成する（ための凹部を形成する）際に、後述するアモルファスシリコン層を形成するプロセスで約３５０℃まで加熱されるため、その温度に耐えられる材料として無機質のバンク材を用いている。
【０１３０】
ゲート配線６１上には、ＳｉＮｘからなるゲート絶縁膜６２を介してアモルファスシリコン（ａ−Ｓｉ）層からなる半導体層６３が積層されている。このゲート配線部分に対向する半導体層６３の部分がチャネル領域とされている。半導体層６３上には、オーミック接合を得るための例えばｎ+型ａ−Ｓｉ層からなる接合層６４ａ及び６４ｂが積層されており、チャネル領域の中央部における半導体層６３上には、チャネルを保護するためのＳｉＮｘからなる絶縁性のエッチストップ膜６５が形成されている。なお、これらゲート絶縁膜６２、半導体層６３、及びエッチストップ膜６５は、蒸着（ＣＶＤ）後にレジスト塗布、感光・現像、フォトエッチングを施されることで、図示されるようにパターニングされる。
【０１３１】
さらに、接合層６４ａ、６４ｂ及びＩＴＯからなる画素電極１９も同様に成膜するとともに、フォトエッチングを施されることで、図示するようにパターニングされる。そして、画素電極１９、ゲート絶縁膜６２及びエッチストップ膜６５上にそれぞれバンク６６…を突設し、これらバンク６６…間に上述した液滴吐出装置ＩＪを用いて、銀化合物の液滴を吐出することでソース線、ドレイン線を形成することができる。
【０１３２】
なお、図４３に示すように、ゲート配線６１と同様のパターン形成方法によりゲート絶縁膜６２に凹部を設けて、凹部内にゲート絶縁膜６２の表面と略面一に半導体層６３を形成し、その上に接合層６４ａ、６４ｂ、画素電極１９、エッチストップ膜６５を形成することもできる。この場合、バンク６６間の溝底部をフラットにすることで、これら各層及びソース線、ドレイン線を断面的に屈曲させないので、平坦性に優れ高特性のＴＦＴとすることができる。
このように、本実施形態では、高特性で薄型、高集積化が可能な液晶表示装置１００を得ることができる。
【０１３３】
（第８実施形態）
上記実施の形態では、ＴＦＴ３０を液晶表示装置１００の駆動のためのスイッチング素子として用いる構成としたが、液晶表示装置以外にも例えば有機ＥＬ（エレクトロルミネッセンス）表示デバイスに応用が可能である。有機ＥＬ表示デバイスは、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、前記薄膜に電子および正孔（ホール）を注入して励起させることにより励起子（エキシトン）を生成させ、このエキシトンが再結合する際の光の放出（蛍光・燐光）を利用して発光させる素子である。そして、上記のＴＦＴ３０を有する基板上に、有機ＥＬ表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入／電子輸送層を形成する材料をインクとし、各々をパターニングすることで、自発光フルカラーＥＬデバイスを製造することができる。
本発明におけるデバイス（電気光学装置）の範囲にはこのような有機ＥＬデバイスをも含むものである。
【０１３４】
図４４は、前記液滴吐出装置ＩＪにより一部の構成要素が製造された有機ＥＬ装置の側断面図である。図４４を参照しながら、有機ＥＬ装置の概略構成を説明する。
図４４において、有機ＥＬ装置３０１は、基板３１１、回路素子部３２１、画素電極３３１、バンク部３４１、発光素子３５１、陰極３６１（対向電極）、および封止基板３７１から構成された有機ＥＬ素子３０２に、フレキシブル基板（図示略）の配線および駆動ＩＣ（図示略）を接続したものである。回路素子部３２１は、アクティブ素子であるＴＦＴ３０が基板３１１上に形成され、複数の画素電極３３１が回路素子部３２１上に整列して構成されたものである。そして、ＴＦＴ３０を構成するゲート配線６１が、上述した実施形態の配線パターンの形成方法により形成されている。
【０１３５】
各画素電極３３１間にはバンク部３４１が格子状に形成されており、バンク部３４１により生じた凹部開口３４４に、発光素子３５１が形成されている。なお、発光素子３５１は、赤色の発光をなす素子と緑色の発光をなす素子と青色の発光をなす素子とからなっており、これによって有機ＥＬ装置３０１は、フルカラー表示を実現するものとなっている。陰極３６１は、バンク部３４１および発光素子３５１の上部全面に形成され、陰極３６１の上には封止用基板３７１が積層されている。
【０１３６】
有機ＥＬ素子を含む有機ＥＬ装置３０１の製造プロセスは、バンク部３４１を形成するバンク部形成工程と、発光素子３５１を適切に形成するためのプラズマ処理工程と、発光素子３５１を形成する発光素子形成工程と、陰極３６１を形成する対向電極形成工程と、封止用基板３７１を陰極３６１上に積層して封止する封止工程とを備えている。
【０１３７】
発光素子形成工程は、凹部開口３４４、すなわち画素電極３３１上に正孔注入層３５２および発光層３５３を形成することにより発光素子３５１を形成するもので、正孔注入層形成工程と発光層形成工程とを具備している。そして、正孔注入層形成工程は、正孔注入層３５２を形成するための液状体材料を各画素電極３３１上に吐出する第１吐出工程と、吐出された液状体材料を乾燥させて正孔注入層３５２を形成する第１乾燥工程とを有している。また、発光層形成工程は、発光層３５３を形成するための液状体材料を正孔注入層３５２の上に吐出する第２吐出工程と、吐出された液状体材料を乾燥させて発光層３５３を形成する第２乾燥工程とを有している。なお、発光層３５３は、前述したように赤、緑、青の３色に対応する材料によって３種類のものが形成されるようになっており、したがって前記の第２吐出工程は、３種類の材料をそれぞれに吐出するために３つの工程からなっている。
この発光素子形成工程において、正孔注入層形成工程における第１吐出工程と、発光層形成工程における第２吐出工程とで前記の液滴吐出装置ＩＪを用いることができる。
【０１３８】
（第９実施形態）
図４５は、液晶表示装置の別の実施形態を示す図である。
図４５に示す液晶表示装置（電気光学装置）９０１は、大別するとカラーの液晶パネル（電気光学パネル）９０２と、液晶パネル９０２に接続される回路基板９０３とを備えている。また、必要に応じて、バックライト等の照明装置、その他の付帯機器が液晶パネル９０２に付設されている。
【０１３９】
液晶パネル９０２は、シール材９０４によって接着された一対の基板９０５ａ及び基板９０５ｂを有し、これらの基板９０５ｂと基板９０５ｂとの間に形成される間隙、いわゆるセルギャップには液晶が封入されている。これらの基板９０５ａ及び基板９０５ｂは、一般には透光性材料、例えばガラス、合成樹脂等によって形成されている。基板９０５ａ及び基板９０５ｂの外側表面には偏光板９０６ａ及び偏光板９０６ｂが貼り付けられている。なお、図４５においては、偏光板９０６ｂの図示を省略している。
【０１４０】
また、基板９０５ａの内側表面には電極９０７ａが形成され、基板９０５ｂの内側表面には電極９０７ｂが形成されている。これらの電極９０７ａ、９０７ｂはストライプ状または文字、数字、その他の適宜のパターン状に形成されている。また、これらの電極９０７ａ、９０７ｂは、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：インジウムスズ酸化物）等の透光性材料によって形成されている。基板９０５ａは、基板９０５ｂに対して張り出した張り出し部を有し、この張り出し部に複数の端子９０８が形成されている。これらの端子９０８は、基板９０５ａ上に電極９０７ａを形成するときに電極９０７ａと同時に形成される。従って、これらの端子９０８は、例えばＩＴＯによって形成されている。これらの端子９０８には、電極９０７ａから一体に延びるもの、及び導電材（不図示）を介して電極９０７ｂに接続されるものが含まれる。
【０１４１】
回路基板９０３には、配線基板９０９上の所定位置に液晶駆動用ＩＣとしての半導体素子９００が実装されている。なお、図示は省略しているが、半導体素子９００が実装される部位以外の部位の所定位置には抵抗、コンデンサ、その他のチップ部品が実装されていてもよい。配線基板９０９は、例えばポリイミド等の可撓性を有するベース基板９１１の上に形成されたＣｕ等の金属膜をパターニングして配線パターン９１２を形成することによって製造されている。
【０１４２】
本実施形態では、液晶パネル９０２における電極９０７ａ、９０７ｂ及び回路基板９０３における配線パターン９１２が上記デバイス製造方法によって形成されている。
本実施形態の液晶表示装置によれば、小型化、薄型化が実現された液晶表示装置を得ることができる。
【０１４３】
なお、前述した例はパッシブ型の液晶パネルであるが、アクティブマトリクス型の液晶パネルとしてもよい。すなわち、一方の基板に薄膜トランジスタ（ＴＦＴ）を形成し、各ＴＦＴに対し画素電極を形成する。また、各ＴＦＴに電気的に接続する配線（ゲート配線、ソース配線）を上記のようにインクジェット技術を用いて形成することができる。一方、対向する基板には対向電極等が形成されている。このようなアクティブマトリクス型の液晶パネルにも本発明を適用することができる。
【０１４４】
（第１０実施形態）
第１０実施形態として、非接触型カード媒体の実施形態について説明する。図４６に示すように、本実施形態に係る非接触型カード媒体（電子機器）４００は、カード基体４０２とカードカバー４１８から成る筐体内に、半導体集積回路チップ４０８とアンテナ回路４１２を内蔵し、図示されない外部の送受信機と電磁波または静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行うようになっている。
【０１４５】
本実施形態では、上記アンテナ回路４１２が、上記実施形態に係る配線パターン形成方法によって形成されている。
本実施形態の非接触型カード媒体によれば、小型化、薄型化が可能な非接触型カード媒体とすることができる。
なお、本発明に係るデバイス（電気光学装置）としては、上記の他に、ＰＤＰ（プラズマディスプレイパネル）や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
【０１４６】
（第１１実施形態）
第１１実施形態として、本発明の電子機器の具体例について説明する。
図４７（ａ）は、携帯電話の一例を示した斜視図である。図４７（ａ）において、６００は携帯電話本体を示し、６０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図４７（ｂ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図４７（ｂ）において、７００は情報処理装置、７０１はキーボードなどの入力部、７０３は情報処理本体、７０２は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図４７（ｃ）は、腕時計型電子機器の一例を示した斜視図である。図４７（ｃ）において、８００は時計本体を示し、８０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図４７（ａ）〜（ｃ）に示す電子機器は、上記実施形態の液晶表示装置を備えたものであるので、小型化、薄型化が可能となる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
【０１４７】
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【０１４８】
例えば、上記実施の形態ではバンクを形成し、このバンクの間に凹部を形成する構成としたが、これに限定されるものではなく、例えば基板に表面処理を施して配線パターン部分に親液化処理を施し、他の部分に撥液化処理を施し、この親液化処理部分に凹部を形成してもよい。そして、凹部内に導電性微粒子を含むインクを塗布することにより所望の配線パターンを形成することができる。
【０１４９】
また、上記実施の形態では、薄膜パターンを導電性膜とする構成としたが、これに限られず、例えば液晶表示装置において表示画像をカラー化するために用いられているカラーフィルタにも適用可能である。このカラーフィルタは、基板に対してＲ（赤）、Ｇ（緑）、Ｂ（青）のインク（液状体）を液滴として所定パターンで吐出（塗布）することで形成することができるが、基板に対して所定パターンに応じた凹部を形成し、この凹部内にインクを塗布してカラーフィルタを形成することで、薄型のカラーフィルタ、すなわち薄型の液晶表示装置を得ることができる。
【０１５０】
さらに、上記実施の形態では、導電性微粒子を分散媒に分散させた分散液からなる機能液を用いる構成としたが、これに限定されるものではなく、例えばパターン形成後に加熱（熱処理）または光照射（光処理）により導電性を発生させる材料を用いてもよい。
【図面の簡単な説明】
【０１５１】
【図１】液滴吐出装置の概略斜視図である。
【図２】ピエゾ方式による液状体の吐出原理を説明するための図である。
【図３】配線パターン形成する手順を示す図である。
【図４】配線パターン形成する手順を示す図である。
【図５】本発明の液晶表示装置の製造方法の一実施形態を示す図であって、下基板に基板溝を形成する工程を示す部分斜視図である。
【図６】同製造方法の続きを示す図であって、バンクを形成する工程を示す部分斜視図である。
【図７】同製造方法の続きを示す図であって、ゲート走査電極を形成する工程を示す部分斜視図である。
【図８】同製造方法の続きを示す図であって、バンクを除去する工程を示す部分斜視図である。
【図９】同製造方法の続きを示す図であって、ゲート走査線絶縁膜を形成する工程を示す部分斜視図である。
【図１０】同製造方法の続きを示す図であって、バンク及びソース電極を形成する工程を示す部分斜視図である。
【図１１】同製造方法の続きを示す図であって、ソース線絶縁膜を形成する工程を示す部分斜視図である。
【図１２】同製造方法の続きを示す図であって、バンクを形成する工程を示す部分斜視図である。
【図１３】同製造方法の続きを示す図であって、画素電極を形成する工程を示す部分斜視図である。
【図１４】同製造方法により形成された他の部分であるα−Ｓｉ  ＴＦＴデバイスを示す部分斜視図である。
【図１５】本発明の液晶表示装置の製造方法の一実施形態を示す図であって、下基板に基板溝を形成する工程を示す縦断面図である。
【図１６】同製造方法の続きを示す図であって、基板溝内にバンクを形成する工程を示す縦断面図である。
【図１７】同製造方法の続きを示す図であって、ゲート走査電極及びゲート走査線絶縁膜を形成する工程を示す縦断面図である。
【図１８】同製造方法の続きを示す図であって、ゲート走査線絶縁膜上にバンクを形成する工程を示す縦断面図である。
【図１９】同製造方法を説明するための図であって、（ａ）は、図２１のＡ−Ａ断面図、（ｂ）は図２１のＣ−Ｃ断面図である。
【図２０】同製造方法の続きを示す図であって、ソース電極及びソース走査線絶縁膜を形成する工程を示す縦断面図である。
【図２１】同製造方法の続きを示す図であって、バンク及び画素電極を形成する工程を示す縦断面図である。
【図２２】同製造方法により形成された他の部分であるα−Ｓｉ  ＴＦＴデバイスを示す部分斜視図である。
【図２３】本発明の液晶表示装置の製造方法の一実施形態を示す図であって、下基板に１層目のバンクを形成する工程を示す部分斜視図である。
【図２４】同製造方法の続きを示す図であって、ゲート走査電極を形成する工程を示す部分斜視図である。
【図２５】同製造方法の続きを示す図であって、１層目の絶縁層を形成する工程を示す部分斜視図である。
【図２６】同製造方法の続きを示す図であって、２層目のバンク及びソース電極を形成する工程を示す部分斜視図である。
【図２７】同製造方法の続きを示す図であって、２層目の絶縁層を形成する工程を示す部分斜視図である。
【図２８】同製造方法の続きを示す図であって、３層目のバンクを形成する工程を示す部分斜視図である。
【図２９】同製造方法の続きを示す図であって、画素電極を形成する工程を示す部分斜視図である。
【図３０】同製造方法により形成された他の部分であるα−Ｓｉ  ＴＦＴデバイスを示す部分斜視図である。
【図３１】薄膜トランジスタを製造する工程を説明するための図である。
【図３２】薄膜トランジスタを製造する工程を説明するための図である。
【図３３】薄膜トランジスタを製造する工程を説明するための図である。
【図３４】薄膜トランジスタを製造する工程を説明するための図である。
【図３５】薄膜トランジスタを製造する工程を説明するための図である。
【図３６】薄膜トランジスタを製造する工程を説明するための図である。
【図３７】薄膜トランジスタを製造する工程を説明するための図である。
【図３８】薄膜トランジスタを製造する工程を説明するための図である。
【図３９】液晶表示装置を対向基板の側から見た平面図である。
【図４０】図３９のＨ−Ｈ’線に沿う断面図である。
【図４１】液晶表示装置の等価回路図である。
【図４２】同、液晶表示装置の部分拡大断面図である。
【図４３】別形態の液晶表示装置の部分拡大断面図である。
【図４４】有機ＥＬ装置の部分拡大断面図である。
【図４５】液晶表示装置の別形態を示す図である。
【図４６】非接触型カード媒体の分解斜視図である。
【図４７】本発明の電子機器の具体例を示す図である。
【図４８】従来の液晶表示装置における下基板上の１画素を示す部分拡大斜視図である。
【符号の説明】
【０１５２】
Ｂ…バンク、Ｐ…基板（ガラス基板）、１０…ガラス基板（基板）、１０ａ…基板溝、１１…バンク（撥液部、第２のバンク）、１２…ゲート走査電極（第１の導電性パターン）、１３…ゲート走査線絶縁膜（第１の絶縁層）、１４…バンク（第１のバンク）、１５…ソース電極（第２の導電性パターン）、１６…ソース線絶縁膜（第２の絶縁層）、３０…ＴＦＴ（スイッチング素子）、３２…凹部、３３…配線パターン（薄膜パターン）、１００…液晶表示装置（電気光学装置）、４００…非接触型カード媒体（電子機器）、６００…携帯電話本体（電子機器）、７００…情報処理装置（電子機器）、８００…時計本体（電子機器）
【図１】
2005013984.tif 000003
【図２】
2005013984.tif 000004
【図３】
2005013984.tif 000005
【図４】
2005013984.tif 000006
【図５】
2005013984.tif 000007
【図６】
2005013984.tif 000008
【図７】
2005013984.tif 000009
【図８】
2005013984.tif 000010
【図９】
2005013984.tif 000011
【図１０】
2005013984.tif 000012
【図１１】
2005013984.tif 000013
【図１２】
2005013984.tif 000014
【図１３】
2005013984.tif 000015
【図１４】
2005013984.tif 000016
【図１５】
2005013984.tif 000017
【図１６】
2005013984.tif 000018
【図１７】
2005013984.tif 000019
【図１８】
2005013984.tif 000020
【図１９】
2005013984.tif 000021
【図２０】
2005013984.tif 000022
【図２１】
2005013984.tif 000023
【図２２】
2005013984.tif 000024
【図２３】
2005013984.tif 000025
【図２４】
2005013984.tif 000026
【図２５】
2005013984.tif 000027
【図２６】
2005013984.tif 000028
【図２７】
2005013984.tif 000029
【図２８】
2005013984.tif 000030
【図２９】
2005013984.tif 000031
【図３０】
2005013984.tif 000032
【図３１】
2005013984.tif 000033
【図３２】
2005013984.tif 000034
【図３３】
2005013984.tif 000035
【図３４】
2005013984.tif 000036
【図３５】
2005013984.tif 000037
【図３６】
2005013984.tif 000038
【図３７】
2005013984.tif 000039
【図３８】
2005013984.tif 000040
【図３９】
2005013984.tif 000041
【図４０】
2005013984.tif 000042
【図４１】
2005013984.tif 000043
【図４２】
2005013984.tif 000044
【図４３】
2005013984.tif 000045
【図４４】
2005013984.tif 000046
【図４５】
2005013984.tif 000047
【図４６】
2005013984.tif 000048
【図４７】
2005013984.tif 000049
【図４８】
2005013984.tif 000050