(57)【要約】【課題】高周波に対する損失を最小化することができるような、バイアコンタクト構造を提供することを目的とする。【解決手段】絶縁層と多数の回路層を形成している印刷回路基板やパッケージにおいて、回路層面に対して斜行して、電力および信号線に鈍角をなすように形成された斜行バイアを形成する。また、印刷回路基板上の、独立した第１および第２回路層に位置している、第１および第２導体線間の信号伝達装置において、回路層面に対して斜行して信号線に鈍角をなすように形成された斜行バイアを利用した信号伝達装置である。デジタル信号の高速化によって発生する高周波での信号障害問題を解決するようにする效果がある。バイアコンタクト構造を採用しているＩＣパッケージやＰＣＢなどの基板で、バイアコンタクトで発生する高周波損失を減少させて、今後の高周波帯域での信号伝逹を改善する效果がある。【選択図】図２
2005191518.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と多数の回路層およびバイアコンタクトを形成している印刷回路基板またはＩＣパッケージにおいて、回路層に対して斜行して信号および電力伝達方向に鈍角をなすようにバイアが形成されることを特徴とする印刷回路基板またはＩＣパッケージ。
【請求項２】
斜行して、信号および電力の伝達方向に対して鈍角をなすように形成されたバイアを含む印刷回路基板またはＩＣパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバイアコンタクト（via contact）が形成された印刷回路基板およびパッケージに関する。特に高周波に対する損失を最小化することができるように、バイアを印刷回路基板およびパッケージの回路層平面に対して斜めに形成した、斜行バイアが形成された印刷回路基板およびパッケージに関するものである。
【背景技術】
【０００２】
バイアというのは、多層印刷回路基板およびパッケージの層間電気的信号接続通路に該当し、基本的に両面印刷回路基板で上面と下面の配線を接続するためのもので、一般的にホールを加工してホールを通じて基板の下面と上面を電気的に接続するためにホールの内壁をメッキする。
【０００３】
かつては機械式ドリル（Mechanical Drill）でホールを加工したが、近来ではレーザードリルを用いてホールを加工している。
【０００４】
バイアの種類にはその形態によって、全層を完全に貫いて接続するＰＴＨ（Plated Through Hole）形態のバイアと、内部層の間を貫いて接続するＩＶＨ（Interstitial via hole）形態のバイアがあり、完全に貫通せず途中で行き止まりになったバイアである埋め込みバイア（Buried via）あるいはブラインドバイア（Blind via）がある。
【０００５】
また、１００マイクロメートル以下の小さな直径を持ったバイアであるマイクロバイア、銅でバイアホール内部が満たされている銅充填（copper fill）形態のバイア、バイアの上にバイアが垂直に積み重なった積層バイアなどがある。
【０００６】
従来のＩＣパッケージや印刷回路基板で使用中のバイアコンタクトの構造はバイアの種類と関係なくすべての回路層面と垂直を成している。
【０００７】
したがって、印刷配線回路基板（ＰＣＢ）またはＩＣパッケージ内の任意の１ヶ所から他の点へ電力や信号を伝達するためには、電力や信号の経路が、何回か直角に折れ曲がった導電線とバイアの組合せとして形成される。
【０００８】
図１は従来技術によるＣＰＵやグラフィックチップセット（Graphic Chip Set）のような高速製品のフリップチップボンディングパッケージ（Flip-Chip Bonding Package）１２０がＰＣＢマザーボード１００に実装されているようすを示す断面図である。
【０００９】
図１を参照すれば、ＰＣＢマザーボード１００に電源供給線と接地線が内蔵されており、ボールボンディング１１０によってフリップチップ基板１２０がＰＣＢマザーボードに接続されていて、フリップチップ基板１２０には、はんだバンプ（solder bump）１３０によってチップ１４０が実装されている。
【００１０】
そして、図１ではマイクロバイア１６０、電力や信号流れにおいて階段経路を持つ互い違いバイア（staggered via）１７０、多数のマイクロバイアが積層されている積層バイア（stacked via）１８０が形成されているようすが示されている。
【００１１】
図１に示されるように、チップからＰＣＢマザーボード１００まで電力や信号が伝達するためには、電力や信号の経路１５０が、何回か直角に折れ曲がった導体線とバイアの組合せとして形成されている。
【００１２】
そして、このようにチップ１４０からＰＣＢマザーボードまで電力や信号が伝達するためには、電力や信号の経路１５０が何回か直角に折れ曲がった導体線とバイアの組合せとして形成されている理由は、従来のバイアコンタクト構造がバイアの種類にかかわらず信号ラインに垂直である構造を成しているからである。
【００１３】
しかし、チップ１４０からＰＣＢマザーボード１００まで電力や信号が伝達するためには、導体線とバイアの組合せとして形成される電力や信号の経路が、何回か直角で折って構成されているために、デジタル信号の高速化によって発生する高周波損失をもたらす。
【００１４】
高周波損失というのは、電子回路で回路や素子等を高周波が通過するときに生ずる損失である。電子製品の使用周波数が高くなるにつれて、損失ももっと増加するようになって信号伝達特性が劣化する。
【００１５】
したがって、高い周波数で正常に電力や信号の伝達するためには、ＩＣパッケージやＰＣＢで最大限高周波損失を減らす対策が必要である。たとえば現在使われているＣＰＵは２〜３ＧＨｚ帯域で動作しているが、今後のより円滑な動作のために１０ＧＨｚ〜２０ＧＨｚ台まで、必要によってはそれ以上に動作周波数が高くなる見込みである。
【００１６】
このように動作周波数が高くなると、高周波損失によって既存のバイアコンタクト構造を有するＩＣパッケージ（package）やＰＣＢでは動作が保証されず、既存のバイアでは使用周波数範囲が制限される。
【００１７】
また今後、ますますもっと多い電子製品で高周波を使うようになると考えられるが、より一層バイアコンタクトでの高周波損失節減に対する必要性が増加する。
【００１８】
図２の（ａ）、図３の（ａ）に既存のバイアコンタクト構造を示す。図４の（ａ）では既存のバイアコンタクト構造で表わす電磁場の分布を示した。
【００１９】
また、図５は既存のバイアコンタクト構造が０〜１０ＧＨｚ帯域で持つ損失値を拡散パラメータ（scattering parameters）を抽出して表わしたものである。図５で損失値（S-parameter）の大きさ（magnitude）（ｄｂ）は対数スケールであり、負方向に絶対値が大きく（下方に）なるほど高周波損失が少なくなることを表わす。
【００２０】
【特許文献１】大韓民国特許出願公開第２００１−７００２９７３号明細書（段落[０００６]〜[０００７]）
【発明の開示】
【発明が解決しようとする課題】
【００２１】
本発明は上記のような問題点を解決するために案出されたものであり、高周波に対する損失を最小化することができるような、バイアコンタクト構造を提供することを目的とする。
【課題を解決するための手段】
【００２２】
上記のような目的を達成するために、本発明は絶縁層と多数の回路層を形成している印刷回路基板やパッケージにおいて、回路層面に対して斜行して、電力および信号伝逹用導体線に鈍角をなすようにバイアが形成されることを特徴とする。
【００２３】
また、本発明は印刷回路基板上の、独立した第１および第２回路層に位置している、第１および第２導体線間の信号伝達装置において、回路層面に対して斜行して信号ラインに鈍角をなすように形成された斜行バイアを利用した信号伝達装置であることを特徴とする。
【発明の効果】
【００２４】
上記のような本発明によれば、デジタル信号の高速化によって発生する高周波での信号障害問題を解決するようにする效果がある。
【００２５】
また、本発明によれば、バイアコンタクト構造を採用しているＩＣパッケージやＰＣＢなどの基板でバイアコンタクトで発生されている高周波損失を減少させて今後の高周波帯域での信号伝逹を改善する效果がある。
【発明を実施するための最良の形態】
【００２６】
実施の形態
図２以下の図面を参照して、本発明の実施の形態を詳しく説明する。
【００２７】
図２は、印刷回路基板（ＰＣＢ）の上部層に形成された導体線２００ａ、２００ｂをＰＣＢの下部層に形成された導体線２２０ａ、２２０ｂに接続するバイア２１０ａ、２１０ｂの構造を示す図である。
【００２８】
図２の（ａ）に示す既存のバイアコンタクト構造は、導体線２２０ａ、２２０ｂと垂直に繋がれた構造である。このような構造は背景技術の説明で言及したように、高周波損失の主要原因になっている。
【００２９】
すなわち、信号および電力伝達通路の急激な形状変更は形状変更部位での電磁気ノイズを誘発させて、信号および電力の伝達を邪魔するようになる。このような效果は特に高周波になるほどひどくなる。図２の（ｂ）に、このような観点で改善された、本発明のバイアコンタクト構造を示す。
【００３０】
本発明のバイアコンタクト構造では、高周波の流れをなだらかにするように、バイアを回路層に対して斜めに形成することで、既存バイアコンタクト構造に比べて高周波での損失が減少する。
【００３１】
図３は、積層（Stack）になった多層印刷回路基板における、バイアコンタクトの構造を示している。
【００３２】
図３の（ａ）は従来の多層印刷回路基板での積層になったバイアコンタクト構造を表わしており、多層印刷回路基板にバイアが基板に垂直方向に形成されて整列したのちの、積層の構造を示している。
【００３３】
特に、図３の（ａ）で見られる構造は、多層でバイアコンタクトの構成が垂直になっていて、これを多数積層して接続した形が見られる。このような構造は多層のバイアコンタクトが基本的に垂直を成しているので、高周波損失の減少に限界がある。
【００３４】
図３の（ｂ）は、本発明の一実施例である印刷回路基板（ＰＣＢ）の上部層に形成された導体線３００ｂを、ＰＣＢの下部層に形成された導体線３３０ｂに接続する多層の導電性バイア３１０ｂの構造を示す図である。
【００３５】
この構造は基本的に垂直バイアを使わないで、斜めにバイアを形成したのち積層したものであって、高周波損失減少に效果的である。
【００３６】
図４は、バイアが形成された印刷回路基板の電場分布を表わす図面である。
【００３７】
図４の（ａ）は既存の垂直バイアコンタクト構造で電場の分布を表わしたしもので、図４の（ｂ）は本発明である斜行バイアコンタクト構造の電場の分布を表わしたものである。
【００３８】
図面を参照すれば、既存のバイアより本発明のバイアコンタクト構造で電場の強さが減少したことが表わされている。矢印に表示された部分では電場の滲み出しが減少していることが見られる。
【００３９】
図５は高周波損失が減少するかどうかを確認するために、拡散パラメーター（scattering parameter）値を周波数別に求めたグラフである。
【００４０】
周波数帯域は０〜１０ＧＨｚ帯域を対象として、Ｘ軸に表わし、拡散パラメーター値はＹ軸に対数スケールで表わした。既存バイアコンタクト構造が有する高周波損失値に比較して、本発明のバイアコンタクト構造では０〜１０ＧＨｚで平均的に２０ｄＢ以上減少できることがわかる。
【００４１】
図６から図７ｃまでは、本発明で提案した斜行バイアコンタクト構造が、印刷回路基板に適用された例である。
【００４２】
図６を参照すれば、印刷回路基板は銅箔積層版（ＣＣＬ；Copper Clad Laminate）６０１に斜めに加工された斜行バイアホール６０４が形成されており、斜行バイアホール６０４には導電性を付与するために銅鍍金層６０５が形成されている。
【００４３】
図７ａは、本発明の実施の形態によるＣＰＵやグラフィックチップセット（Graphic Chip Set）のような、高速製品のフリップチップボンディングパッケージ（Flip-Chip Bonding Package）が、斜行互い違いバイアを形成したＰＣＢマザーボード（Mother Board）に実装されたことを示す図面である。図７ｂは、本発明の他の実施例によるＣＰＵやグラフィックチップセットのような、高速製品のフリップチップボンディングパッケージが、斜行マイクロバイアを形成したＰＣＢマザーボードに実装されたことを示す図面である。図７ｃは、本発明のまた他の実施例によるＣＰＵやグラフィックチップセットのような、高速製品のフリップチップボンディングパッケージが、斜行積層バイアを形成したＰＣＢマザーボードに実装されたことを示す図面である。
【００４４】
図７ａでは互い違いバイア７５０が電力や信号流れに対して斜行して、鈍角を持つように形成されていて高周波損失を防止するように形成されている。
【００４５】
このような互い違いバイア７５０は、チップ７４０からＰＣＢマザーボード７００へ電力や信号が流れる場合に、斜行するように電力や信号が流れるようになり、高周波信号が印加される場合に損失を防止することができる。
【００４６】
そして、図７ｂではマイクロバイア７６０が電力や信号流れに対して斜行して、鈍角を持つように形成されていて高周波損失を防止するように形成されている。
【００４７】
また、図７ｃでは積層バイア７７０が電力や信号流れに対して斜行して、鈍角を持つように形成されていて高周波損失を防止するように形成されている。
【００４８】
一方、一般的にＰＣＢを製造する場合に、銅版に回路パターンを形成（Patterning）してＰＣＢの内層（Inner Layer）／外層（Out Layer）を形成するが、最近では高分子重合体（Polymer）と硝子纎維（Glass fiber）を利用して、光で信号を送受信することができる光導波路をＰＣＢに挿入するようになっている。これをＥＯＣＢ（Electro-Optical Circuit Board）という。
【００４９】
本発明で説明したバイアは通常的なバイアコンタクトに適用することができるが、ＥＯＣＢに使われる光バイアコンタクトにも適用可能である。
【００５０】
また、最近の移動通信端末は、高速および大容量のデータ通信だけではなく、携帯が容易なように小型化および軽量化が要求されている。
【００５１】
したがって移動通信端末機に使われる部品は、小型化および複合機能化が進展しており、関連部品はこれに対応するために低温共焼結セラミック（ＬＴＣＣ：Low Temperature Co-fired Ceramic）上に多数のベアチップ（Bare-Chip）を実装するＭＣＭ（Multi-Chip Module）化に急速に進んでいる。
【００５２】
このようなＬＴＣＣでは、８００ないし１０００℃位の低温でセラミックスと金属の同時塑性方法を利用して基板を形成する技術として、融点が低いガラスとセラミックスを混合して適当な誘電率を持つグリーンシーツ（Green Sheet）を形成させて、その上に導電性ペーストを印刷したのち、積層して基板を形成する。したがって、本発明で説明した斜行バイアコンタクト構造は、上記ＬＴＣＣを利用した基板に適用可能である。
【００５３】
上記に説明したように、斜行バイアコンタクト構造は印刷回路基板だけではなく、既存の垂直バイアコンタクト構造を持つ基板で高周波損失を減らすために使用可能である。
【００５４】
一方、本発明の詳細な説明では具体的な実施の形態に関して説明したが、本発明の範囲から脱しない限りさまざまな変形が可能のは勿論のことである。したがって、本発明の範囲は説明された実施の形態に限定されるものではないし、特許請求の範囲だけではなく、この特許請求の範囲と均等なものによって決められなければならない。
【図面の簡単な説明】
【００５５】
【図１】従来技術によるＣＰＵやグラフィックチップセットのような、高速製品のフリップチップボンディングパッケージが、ＰＣＢマザーボードに実装されたことを示す断面図である。
【図２】（ａ）は既存のバイアコンタクト構造を示す図、（ｂ）は本発明の斜行バイアコンタクト構造を示す図である。
【図３】（ａ）は既存の積層バイア形態の図、（ｂ）は本発明で提案した斜行積層バイアの形態の図である。
【図４】本発明の実施の形態による斜行バイアが形成された印刷回路基板やパッケージ一部分での電場分布を表わす図である。
【図５】本発明の実施の形態による斜行バイアが形成された印刷回路基板やパッケージの一部分に対する周波数別スケトリングパラメーター値を示す図である。
【図６】本発明の実施の形態による斜行バイアが形成された印刷回路基板やパッケージの断面図である。
【図７ａ】本発明の実施の形態によるＣＰＵやグラフィックチップセットのような高速製品のフリップチップボンディングパッケージが斜行互い違いバイアを形成したＰＣＢマザーボードに実装されたことを示す図である。
【図７ｂ】本発明の実施の形態の他の実施例によるＣＰＵやグラフィックチップセットのような、高速製品のフリップチップボンディングパッケージが、斜行マイクロバイアを形成したＰＣＢマザーボードに実装されたことを示す図である。
【図７ｃ】本発明の実施の形態のまた他の実施例によるＣＰＵやグラフィックチップセットのような、高速製品のフリップチップボンディングパッケージが、斜行積層バイアを形成したＰＣＢマザーボードに実装されたことを示す図である。
【符号の説明】
【００５６】
１００  ＰＣＢマザーボード
１１０、７１０  ボールボンディング
１２０、７２０  フリップチップ基板
１３０、７３０  はんだバンプ（solder bump）
１４０、７４０  チップ
１５０  電力や信号の経路
２００ａ、２００ｂ、２２０ａ、２２０ｂ  導体線
２１０ａ、２１０ｂ  バイア
３００ａ、３００ｂ、３３０ａ、３３０ｂ  導体線
３１０ａ、３１０ｂ  バイア
７５０  互い違いバイア
７６０  マイクロバイア
７７０  積層バイア
【図１】
2005191518.tif 000003
【図２】
2005191518.tif 000004
【図３】
2005191518.tif 000005
【図４】
2005191518.tif 000006
【図５】
2005191518.tif 000007
【図６】
2005191518.tif 000008
【図７ａ】
2005191518.tif 000009
【図７ｂ】
2005191518.tif 000010
【図７ｃ】
2005191518.tif 000011