(57)【要約】【課題】液晶ディスプレイの駆動回路を提供する。【解決手段】駆動回路が、液晶ディスプレイの複数の薄膜トランジスタを選択的に駆動する複数のゲート駆動装置と、画像信号を受信する複数のソース駆動装置であって、この複数のソース駆動装置は複数のゲート駆動装置と協働して液晶ディスプレイ上に画像を表示するのであり、複数のソース駆動装置の各々は可変共通電圧発生回路を更に備えており、可変共通電圧発生回路の各々は、共通電圧可変データおよびクロック信号に基づいて、可変共通電圧発生回路の各々からの共通電圧出力を補償することにより、可変共通電圧発生回路の各々からの各共通電圧出力を等しくするか、または、液晶ディスプレイのパネルのＩＴＯ層への各共通電圧出力を等しくするのであるソース駆動装置と、複数のゲート駆動装置および複数のソース駆動装置に対して制御信号およびデータフローを供給し、可変共通電圧発生回路の各々に対して共通電圧可変データを供給するタイミングシーケンスコントローラと、を備えている。【選択図】 図２
2005284239.tif 000002
【特許請求の範囲】
【請求項１】
液晶ディスプレイの複数の薄膜トランジスタを選択的に駆動する複数のゲート駆動装置と、
画像信号を受信する複数のソース駆動装置であって、この複数のソース駆動装置は複数のゲート駆動装置と協働して液晶ディスプレイ上に画像を表示するのであり、複数のソース駆動装置の各々は可変共通電圧発生回路を更に備えており、可変共通電圧発生回路の各々は、共通電圧可変データおよびクロック信号に基づいて、可変共通電圧発生回路の各々からの共通電圧出力を補償することにより、可変共通電圧発生回路の各々からの各共通電圧出力を等しくするか、または、液晶ディスプレイのパネルのＩＴＯ層への各共通電圧出力を等しくするのであるソース駆動装置と、
複数のゲート駆動装置および複数のソース駆動装置に対して制御信号およびデータフローを供給し、可変共通電圧発生回路の各々に対して共通電圧可変データを供給するタイミングシーケンスコントローラと、
を備えている液晶ディスプレイの駆動回路。
【請求項２】
可変共通電圧発生回路が、
共通電圧可変データおよびクロック信号を受信するデジタルインターフェイスと、
デジタルインターフェイスに結合されており、共通電圧可変データに基づいてアナログ信号を生成するデジタル−アナログ変換器と、
デジタル−アナログ変換器に結合されており、アナログ信号に基づいて共通電圧を発生させて共通電圧の負荷を駆動する出力バッファと、
を備えている請求項１に記載の駆動回路。
【請求項３】
デジタルインターフェイスが、直列デジタルインターフェイスと、並列デジタルインターフェイスと、シングルエンドデジタルインターフェイスと、差分デジタルインターフェイスと、のうちの少なくとも１つを備えている請求項２に記載の駆動回路。
【請求項４】
デジタルインターフェイスがシフトレジスタを備えている請求項２に記載の駆動回路。
【請求項５】
デジタルインターフェイスがラッチを備えている請求項２に記載の駆動回路。
【請求項６】
出力バッファが演算増幅器を備えている請求項２に記載の駆動回路。
【請求項７】
タイミングシーケンスコントローラが、
制御信号およびデータフローを供給するタイミングシーケンス制御装置と、
タイミングシーケンス制御装置に結合され、共通電圧可変データを生成する共通電圧可変データ生成装置と、
を備えている請求項２に記載の駆動回路。
【請求項８】
共通電圧可変データ生成装置用の動作タイミングシーケンスがタイミングシーケンス制御装置によって制御される請求項７に記載の駆動回路。
【請求項９】
共通電圧可変データ生成装置が、
入力データに基づき最適共通電圧データを得て、共通電圧可変データを生成する処理装置と、
処理装置に結合されて、最適共通電圧データを記憶する記憶装置と、
処理装置に結合されて、可変共通電圧発生回路に対して共通電圧可変データを出力するインターフェイス装置と、
を備えている請求項７に記載の駆動回路。
【請求項１０】
液晶ディスプレイの複数の薄膜トランジスタを選択的に駆動する複数のゲート駆動装置であって、この複数のゲート駆動装置の各々は第１の可変共通電圧発生回路を更に備えており、第１の可変共通電圧発生回路の各々は、共通電圧可変データおよびクロック信号に基づいて、第１の可変共通電圧発生回路の各々からの共通電圧出力を補償することにより、第１の可変共通電圧発生回路の各々からの各共通電圧出力を等しくするか、または、液晶ディスプレイのパネルのＩＴＯ層への各共通電圧出力を等しくするのであるゲート駆動装置と、
画像信号を受信する複数のソース駆動装置であって、この複数のソース駆動装置は複数のゲート駆動装置と協働して液晶ディスプレイ上に画像を表示するのであり、複数のソース駆動装置の各々は第２の可変共通電圧発生回路を更に備えており、第２の可変共通電圧発生回路の各々は、共通電圧可変データおよびクロック信号に基づいて、第２の可変共通電圧発生回路の各々からの共通電圧出力を補償することにより、第２の可変共通電圧発生回路の各々からの各共通電圧出力を等しくするか、または、液晶ディスプレイのパネルのＩＴＯ層への各共通電圧出力を等しくするのであるソース駆動装置と、
複数のゲート駆動装置および複数のソース駆動装置に対して制御信号およびデータフローを供給し、第１および第２の可変共通電圧発生回路の各々に対して共通電圧可変データを供給するタイミングシーケンスコントローラと、
を備えている液晶ディスプレイの駆動回路。
【請求項１１】
第１および第２の可変共通電圧発生回路の各々が、
共通電圧可変データおよびクロック信号を受信するデジタルインターフェイスと、
デジタルインターフェイスに結合されており、共通電圧可変データに基づいてアナログ信号を生成するデジタル−アナログ変換器と、
デジタル−アナログ変換器に結合されており、アナログ信号に基づいて共通電圧を発生させて共通電圧の負荷を駆動する出力バッファと、
を備えている請求項１０に記載の駆動回路。
【請求項１２】
デジタルインターフェイスが、直列デジタルインターフェイスと、並列デジタルインターフェイスと、シングルエンドデジタルインターフェイスと、差分デジタルインターフェイスと、のうちの少なくとも１つを備えている請求項１１に記載の駆動回路。
【請求項１３】
デジタルインターフェイスがシフトレジスタを備えている請求項１１に記載の駆動回路。
【請求項１４】
デジタルインターフェイスがラッチを備えている請求項１１に記載の駆動回路。
【請求項１５】
出力バッファが演算増幅器を備えている請求項１１に記載の駆動回路。
【請求項１６】
タイミングシーケンスコントローラが、
制御信号およびデータフローを供給するタイミングシーケンス制御装置と、
タイミングシーケンス制御装置に結合され、共通電圧可変データを生成する共通電圧可変データ生成装置と、
を備えている請求項１１に記載の駆動回路。
【請求項１７】
共通電圧可変データ生成装置用の動作タイミングシーケンスがタイミングシーケンス制御装置によって制御される請求項１６に記載の駆動回路。
【請求項１８】
共通電圧可変データ生成装置が、
入力データに基づき最適共通電圧データを得て、共通電圧可変データを生成する処理装置と、
処理装置に結合されて、最適共通電圧データを記憶する記憶装置と、
処理装置に結合されて、第１および第２の可変共通電圧発生回路に対して共通電圧可変データを出力するインターフェイス装置と、
を備えている請求項１６に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には液晶ディスプレイ（ＬＣＤ：ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ）の駆動回路に関し、より詳しくは、均一な共通電圧分布を供給できる駆動回路に関する。
【背景技術】
【０００２】
近年、画像表示技術の進歩に伴って、従来のＣＲＴ表示装置のかなりの数がフラットパネルディスプレイで置換えられている。フラットパネルディスプレイの中では、薄膜トランジスタ液晶ディスプレイ（ＴＦＴ−ＬＣＤ：ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ  ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ）が最も普及している。更に、発光ダイオードやプラズマを用いたフラットパネルディスプレイもかつてないほどに普及している。
【０００３】
フラットパネルディスプレイの表示部は、画素アレイで構成されている。この画素アレイは、一般に、行と列の碁盤目で構成されている。画素は駆動装置で制御される。駆動装置は格子状の画像データに基づいて対応画素を駆動し、各画素は駆動装置の制御に従って所定時点で所望色を表示する。
【０００４】
ＬＣＤパネルはＩＴＯ層を備えている。ＩＴＯ層は共通電圧に接続されている。ＴＦＴ−ＬＣＤパネルが大型化するに従って、共通電圧の配線が長くなる。したがって、ＩＴＯ層上の共通電圧分布の均一性が悪くなる。この共通電圧分布の不均一性は、ＩＴＯ層の抵抗値を下げることにより解消できる。更に、共通電圧の電源と応答性を向上させればちらつきを改善でき、パネルと駆動装置の配列を改良すれば共通電圧分布の均一性を向上させることができる。しかし、その本来的な構造から、共通電圧の降下を効果的に補償することができない。
【０００５】
図１は、従来の共通電圧配線および電圧調節回路を示す図である。図１を参照すれば、共通電圧Ｖｃｏｍは、電源ＶＤＤを可変抵抗１８ａで分圧して得られ、ＯＰバッファ１８ｂで増幅された後、パネル１２全体にある負荷を駆動している。上述の分圧器の微調節は抵抗に設けた機械的なトリマによって行われる。最適な共通電圧は各パネルに対して若干異なり得るので、パネルを工場から出荷する前に共通電圧の調節が必要となる。図１に示したように、トリマ１８ｃは、一般に、駆動回路基板１４の一端に配置される。ＯＰバッファ１８ｂおよび抵抗トリマ１８ａ／１８ｃは、駆動回路基板１４およびパネル１２の他端に配置される。ＴＦＴ−ＬＣＤのガラス基板上の共通電圧線１６は、ソース駆動装置側から駆動回路基板１４を介してバッファ１８ｂに結合されている。
【０００６】
この構造では、バッファ１８ｂの出力電圧が共通電圧線１６を介してパネル１２上の各点（例えば、点Ａ、Ｂ、およびＣ）に送られる。固定の共通電圧Ｖｃｏｍは、例えば、点Ａから点Ｃに渡って、共通電圧線１６およびパネル１２のために電圧降下を起こし、パネル１２上での共通電圧分布が不均一となる。
【０００７】
したがって、如何にして、表示品質を向上させ共通電圧分布の均一性を改善するかが非常に重要である。従来の回路特性から、共通電圧Ｖｃｏｍの電圧降下を効果的に改善することはできない。したがって、共通電圧線および回路をどのように変更するかが重要な課題である。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、ＩＴＯ層上の共通電圧分布をより均一にして表示品質を向上できるＬＣＤの駆動回路を提供することにある。
【０００９】
本発明の目的は、共通電圧を自動的に調節してＩＴＯ層上の共通電圧分布をより均一にできるＬＣＤの駆動回路を提供することにある。
【００１０】
本発明の目的は、ゲート駆動装置およびソース駆動装置が共通電圧に対する相異なった補償電圧を生成して各共通電圧を微調節することにより、より均一な共通電圧分布が得られるＬＣＤの駆動回路を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一実施例によれば、駆動回路が、複数のゲート駆動装置と、複数のソース駆動装置と、タイミングシーケンスコントローラと、を備えている。ゲート駆動装置は、液晶ディスプレイの複数の薄膜トランジスタを選択的に駆動するために用いられる。ソース駆動装置は画像信号を受信するために用いられ、この複数のソース駆動装置は複数のゲート駆動装置と協働して液晶ディスプレイ上に画像を表示する。複数のソース駆動装置の各々は可変共通電圧発生回路を更に備えており、可変共通電圧発生回路の各々は、共通電圧可変データおよびクロック信号に基づいて、可変共通電圧発生回路の各々からの共通電圧出力を補償することにより、可変共通電圧発生回路の各々からの各共通電圧出力を実質的に等しくするか、または、液晶ディスプレイのパネルのＩＴＯ層への各共通電圧出力を実質的に等しくする。タイミングシーケンスコントローラは、複数のゲート駆動装置および複数のソース駆動装置に対して制御信号およびデータフローを供給し、可変共通電圧発生回路の各々に対して共通電圧可変データを供給するために用いられる。
【００１２】
本発明の一実施例では、可変共通電圧発生回路が、デジタルインターフェイスと、デジタル−アナログ変換器と、出力バッファと、を備えている。デジタルインターフェイスは共通電圧可変データおよびクロック信号を受信するために用いられる。デジタル−アナログ変換器はデジタルインターフェイスに結合されており、共通電圧可変データに基づいてアナログ信号を生成するために用いられる。出力バッファはデジタル−アナログ変換器に結合されており、アナログ信号に基づいて共通電圧を発生させて共通電圧の負荷を駆動するために用いられる。
【００１３】
上述の構造を用いれば、各ソース駆動装置および／または各ゲート駆動装置の共通電圧発生器が同じ共通電圧を出力して共通電圧分布の不均一性を解消できる。
【００１４】
本発明の一実施例では、デジタルインターフェイスが、直列デジタルインターフェイスと、並列デジタルインターフェイスと、シングルエンドデジタルインターフェイスと、差分デジタルインターフェイスと、のうちの少なくとも１つを備えている。デジタルインターフェイスはシフトレジスタおよび／またはラッチを備えており、出力バッファは演算増幅器を備えている。
【００１５】
本発明の一実施例では、タイミングシーケンスコントローラが、タイミングシーケンス制御装置と共通電圧可変データ生成装置とを備えている。タイミングシーケンス制御装置は制御信号およびデータフローを供給するために用いられる。共通電圧可変データ生成装置はタイミングシーケンス制御装置に結合され、共通電圧可変データを生成するために用いられる。共通電圧可変データ生成装置の動作タイミングシーケンスがタイミングシーケンス制御装置によって制御される。
【００１６】
本発明の一実施例では、共通電圧可変データ生成装置が、処理装置と、記憶装置と、インターフェイス装置と、を備えている。処理装置は、入力データに基づき最適共通電圧データを得て、共通電圧可変データを生成するために用いられる。記憶装置は処理装置に結合されて、最適共通電圧データを記憶するために用いられる。インターフェイス装置は処理装置に結合されて、可変共通電圧発生回路に対して共通電圧可変データを出力するために用いられる。
【発明の効果】
【００１７】
以上では、先行技術におけるいくつかの欠点と本発明の長所とを簡単に説明した。本発明のその他の特徴、長所、および実施例は、以下の説明、添付図面、および添付した請求範囲から、当業者にとって明らかとなる。
【発明を実施するための最良の形態】
【００１８】
図２は、本発明の第１の実施例に係るＬＣＤの駆動回路と共通電圧配線を示す図である。図２の構造は図１の構造を改良したものである。図２に示したように、元来は回路基板１３０上に配置されていたバッファが、各ソース駆動装置１１０および各ゲート駆動装置１１２の内部に配置されている（例えば、図２の位置１１２ａおよび１１０ａ）。共通電圧線１２０の配線は回路基板１３０から各ソース駆動装置１１０およびパネル１００内部のＩＴＯ層（図示しない）まで延在している。更に、共通電圧線１２０は各ゲート駆動装置１１２までも延在しており、各ゲート駆動装置１１２が共通電圧Ｖｃｏｍを出力できるようになっている。
【００１９】
この構造によれば、共通電圧Ｖｃｏｍは各ソース駆動装置からパネル１００内部のＩＴＯ層へと出力され、可変抵抗／トリマ１２２はやはり回路基板１３０上にあり、共通電圧の微調節は手動により行われる。しかし、バッファ１３５がソース駆動装置１１０およびゲート駆動装置１１２に一体化されおり、バッファ１３５の入力端子が高抵抗結節点であるので、可変抵抗／トリマ１２２とバッファ１３５との間に電流は流れない。したがって、各ソース駆動装置１１０から出力される共通電圧Ｖｃｏｍがより均一となり、先行技術における共通電圧の降下という欠点が解消してちらつきの問題が解決する。
【００２０】
しかし、上述の構造では共通電圧の降下の問題が部分的に解消されるに過ぎず、また、共通電圧の微調節は手動により行われる。共通電圧の降下を更に効果的に防止し、共通電圧を自動的すなわち動的に調節するために、以下の実施例を提案する。
【００２１】
図３は、本発明の第２の実施例に係るＬＣＤの駆動回路と共通電圧配線を示す図である。このＬＣＤ駆動回路は、液晶ディスプレイの複数の薄膜トランジスタを選択的に駆動する複数のゲート駆動装置１１２と、画像信号を受信する複数のソース駆動装置１１０と、を少なくとも備えている。この複数のソース駆動装置は複数のゲート駆動装置と協働して液晶ディスプレイ上に画像を表示する。ソース駆動装置１１０の各々は可変共通電圧発生回路１１６を更に備えており、可変共通電圧発生回路１１６の各々は、共通電圧可変データ（図４および図５に示したＶｃｏｍ＿ｄａｔａ）およびクロック信号に基づいて、可変共通電圧発生回路１１６の各々からの共通電圧Ｖｃｏｍ出力を補償することにより、可変共通電圧発生回路の各々からの各共通電圧出力を実質的に等しくする。更に、可変共通電圧発生回路１１４が各ゲート駆動装置１１２に一体化されて、共通電圧分布をより均一にすることができる。駆動回路は、複数のゲート駆動装置１１２および複数のソース駆動装置１１０に対して制御信号およびデータフローを供給し、可変共通電圧発生回路１１４および１１６に対して共通電圧可変データを供給するタイミングシーケンスコントローラ１４０を更に備えている。
【００２２】
図３に示したように、上述の可変共通電圧発生回路１１４および１１６は、デジタルインターフェイス１１４ａ／１１６ａとデジタル−アナログ変換器（ＤＡＣ：ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇ  ｃｏｎｖｅｒｔｅｒ）１１４ｂ／１１６ｂとを更に備えている。デジタルインターフェイス１１４ａ／１１６ａは共通電圧可変データＶｃｏｍ＿ｄａｔａおよびクロック信号を受信するために用いられる。デジタル−アナログ変換器（ＤＡＣ）１１４ｂ／１１６ｂはデジタルインターフェイス１１４ａ／１１６ａに結合されており、共通電圧可変データＶｃｏｍ＿ｄａｔａに基づいてアナログ信号を生成するために用いられる。出力バッファ１１４ｃ／１１６ｃはデジタル−アナログ変換器に結合されており、アナログ信号に基づいて共通電圧Ｖｃｏｍを発生させて共通電圧の負荷を駆動するために用いられる。デジタルインターフェイス１１４ａ／１１６ａは、直列デジタルインターフェイスと、並列デジタルインターフェイスと、シングルエンドデジタルインターフェイスと、差分デジタルインターフェイスと、のうちの少なくとも１つであって良い。デジタルインターフェイス１１４ａ／１１６ａは、例えば、シフトレジスタおよび／またはラッチを備えている。出力バッファ１１４ｃ／１１６ｃは、例えば、演算増幅器から構成されていても良い。
【００２３】
図４は、図３のタイミングコントローラのブロック図である。図４に示したように、タイミングシーケンスコントローラ１４０はタイミングシーケンス制御装置１４２を備えている。共通電圧可変データ生成装置１４４はタイミングシーケンス制御装置１４２に結合されており、共通電圧可変データＶｃｏｍ＿ｄａｔａを生成して、この共通電圧可変データＶｃｏｍ＿ｄａｔａを各ゲート駆動装置１１２の共通電圧発生器１１４と各ソース駆動装置１１０の共通電圧発生器１１６とに出力するために用いられる。タイミングシーケンス制御装置１４２は、例えば、従来のタイミングシーケンスコントローラであっても良く、ソース駆動装置１１０およびゲート駆動装置１１２の各々に対して制御信号およびデータフローを供給するために用いられる。共通電圧可変データ生成装置１４４は、共通電圧Ｖｃｏｍを調節するデータを生成してパネル１００のＩＴＯ層上の共通電圧Ｖｃｏｍを動的に調節することができ、これによって各共通電圧を等しく、または実質的に等しく、できるか、または、ＩＴＯ層上の各共通電圧を等しく、または実質的に等しく、できる。したがって、共通電圧分布を均一にするという目的を達成できる。共通電圧可変データ生成装置１４４の動作タイミングシーケンスはタイミングシーケンス制御装置１４２によって制御される。
【００２４】
図５は、図４の共通電圧可変データ生成装置のブロック図である。共通電圧可変データ生成装置１４４は、処理装置１４４ａと、記憶装置１４４ｂと、インターフェイス装置１４４ｃと、を備えている。処理装置１４４ａはタイミングシーケンス制御装置１４２から入力データを受信する。処理装置１４４ａはマイクロプロセッサであっても良い。記憶装置１４４ｂは処理装置に結合されて、共通電圧の調節または微調節に関するデータを記憶する。処理装置１４４ａは、受信した入力データに基づいて、記憶装置１４４ｂから共通電圧の調節量または微調節量に関するデータを得る。処理装置１４４ａは、タイミングシーケンスコントローラ１４０からインターフェイス１４４ｃを介して、共通電圧の調節量または微調節量に関するデータを出力する。
【００２５】
図３を参照すれば、共通電圧可変データＶｃｏｍ＿ｄａｔａがタイミングシーケンスコントローラ１４０からインターフェイス１４４ｃを介して出力された後、共通電圧可変データＶｃｏｍ＿ｄａｔａは各ソース駆動装置１１０の共通電圧発生器１１６と各ゲート駆動装置１１２の共通電圧発生器１１４とに伝送される。次いで、共通電圧発生器１１４および１１６は共通電圧Ｖｃｏｍをパネル１００のＩＴＯ層に対して出力する。この構造によれば、ソース駆動装置１１０およびゲート駆動装置１１２の各々の共通電圧発生器１１４および１１６は相異なる共通電圧補償量を出力することになるので、共通電圧発生器１１４および１１６から出力される最終共通電圧が等しく、または実質的に等しく、なるか、または、ＩＴＯ層上の各共通電圧が等しく、または実質的に等しく、なる。したがって、ＩＴＯ層上の共通電圧Ｖｃｏｍがより均一になり、ちらつきが防止できる。
【００２６】
図６は、本発明に係る共通電圧データ生成器を備えたソース駆動装置の図である。図６に示したように、ソース駆動装置１１０は、通常のソース駆動装置１１０ｂ（すなわち、図６の、ＲＳＤＳ受信器、データレジスタ、シフトレジスタ、ラインラッチ、レベルシフタ、ＤＡＣ、および出力バッファ）に加えて、共通電圧発生器１１６を更に備えている。ソース駆動装置１１０ｂの機能と構造は先行技術と同様であるので、説明の必要はない。共通電圧発生器１１６は、デジタルインターフェイス１１６ａと、ＤＡＣ１１６ｂと、出力バッファ１１６ｃと、を備えている。
【００２７】
デジタルインターフェイス１１６ａは共通電圧可変データ生成装置１４４から共通電圧可変データＶｃｏｍ＿ｄａｔａを受信する。次いで、ＤＡＣ１１６ｂが、デジタルインターフェイス１１６ａからの共通電圧可変データＶｃｏｍ＿ｄａｔａに基づいてアナログ信号を生成する。次いで、出力バッファ１１６ｃがアナログ信号を増幅して共通電圧Ｖｃｏｍを発生させる。ＤＡＣ１１６ｂは如何なる種類のＤＡＣであっても良く、微調節できる。
【００２８】
上述の構造を用いて、本発明では、通常のソース駆動装置と共通電圧発生器とを一体化している。本発明のソース駆動装置によれば、全てのソース駆動装置がパネルのＩＴＯ層に対して共通電圧Ｖｃｏｍを出力することになる。更に、全てのソース駆動装置の共通電圧発生器が、それぞれの条件に応じて相異なる共通電圧補償量を生成することになるので、ＩＴＯ層上の各共通電圧が等しく、または実質的に等しく、なる。したがって、ＩＴＯ層上の共通電圧がより均一になり、ちらつきが防止できる。
【００２９】
図７は、本発明に係る共通電圧データ生成器を備えたゲート駆動装置の図である。図７に示したように、ゲート駆動装置１１２は、通常のゲート駆動装置１１２ｂ（すなわち、図７の、ＲＳＤＳ受信器、データレジスタ、シフトレジスタ、ラインラッチ、レベルシフタ、ＤＡＣ、および出力バッファ）に加えて、共通電圧発生器１１４を更に備えている。ゲート駆動装置１１２ｂの機能と構造は先行技術と同様であるので、ここでは詳細な説明を省略する。共通電圧発生器１１４は、デジタルインターフェイス１１４ａと、ＤＡＣ１１４ｂと、出力バッファ１１４ｃと、を備えている。
【００３０】
デジタルインターフェイス１１４ａは共通電圧可変データ生成装置１４４から共通電圧可変データＶｃｏｍ＿ｄａｔａを受信する。次いで、ＤＡＣ１１４ｂが、デジタルインターフェイス１１４ａからの共通電圧可変データＶｃｏｍ＿ｄａｔａに基づいてアナログ信号を生成する。次いで、出力バッファ１１４ｃがアナログ信号を増幅して共通電圧Ｖｃｏｍを発生させる。ＤＡＣ１１４ｂは如何なる種類のＤＡＣであっても良く、微調節できる。
【００３１】
上述の構造を用いて、本発明では、通常のゲート駆動装置と共通電圧発生器とを一体化している。本発明のゲート駆動装置によれば、全てのゲート駆動装置がパネルのＩＴＯ層に対して共通電圧Ｖｃｏｍを出力することになる。更に、全てのゲート駆動装置の共通電圧発生器が、それぞれの条件に応じて相異なる共通電圧補償量を生成することになるので、ＩＴＯ層上の各共通電圧が等しく、または実質的に等しく、なる。したがって、ＩＴＯ層上の共通電圧がより均一になり、ちらつきが防止できる。
【００３２】
本発明の一実施例では、上述の共通電圧発生器がソース駆動装置およびゲート駆動装置の中に配置できる。したがって、各ソース駆動装置および／または各ゲート駆動装置の共通電圧発生器が同じ共通電圧を出力することになり、共通電圧分布の不均一性を解消できる。
【００３３】
以上では本発明を好適な実施例に沿って説明したが、この説明は、本発明を制限することを意味しない。これらの実施例の様々な修正は、当業者にとっては明らかであろう。したがって、そのような修正や実施例は、それが本発明の技術範囲に該当する限り、添付の請求範囲に含まれることに留意されたい。
【図面の簡単な説明】
【００３４】
【図１】従来の共通電圧回路配置および電圧調節回路を示す図である。
【図２】本発明の第１の実施例に係るＬＣＤの駆動回路と共通電圧回路配置を示す図である。
【図３】本発明の第２の実施例に係るＬＣＤの駆動回路と共通電圧回路配置を示す図である。
【図４】図３のタイミングコントローラのブロック図である。
【図５】図４の共通電圧可変データ生成装置のブロック図である。
【図６】本発明の一実施例に係る共通電圧データ生成器を備えたソース駆動装置の図である。
【図７】本発明の一実施例に係る共通電圧データ生成器を備えたゲート駆動装置の図である。
【符号の説明】
【００３５】
１２   パネル
１４   駆動回路基板
１６   共通電圧線
１８ａ 可変抵抗
１８ｂ バッファ
１８ｃ トリマ
１００        パネル
１１０        ソース駆動装置
１１０ａ      位置
１１０ｂ      ソース駆動装置
１１２        ゲート駆動装置
１１２ａ      位置
１１２ｂ      ゲート駆動装置
１１４        可変共通電圧発生回路
１１４ａ      デジタルインターフェイス
１１４ｂ      デジタル−アナログ変換器
１１４ｃ      出力バッファ
１１６        可変共通電圧発生回路
１１６ａ      デジタルインターフェイス
１１６ｂ      デジタル−アナログ変換器
１１６ｃ      出力バッファ
１２０        共通電圧線
１２２        トリマ
１３０        回路基板
１３５        バッファ
１４０        タイミングシーケンスコントローラ
１４２        タイミングシーケンス制御装置
１４４        共通電圧可変データ生成装置
１４４ａ      処理装置
１４４ｂ      記憶装置
１４４ｃ      インターフェイス装置
【図１】
2005284239.tif 000003
【図２】
2005284239.tif 000004
【図３】
2005284239.tif 000005
【図４】
2005284239.tif 000006
【図５】
2005284239.tif 000007
【図６】
2005284239.tif 000008
【図７】
2005284239.tif 000009