(57)【要約】【課題】  大きな誘電率を有する誘電体薄膜においてリーク電流を低減し、小型化、低背化する。【解決手段】  酸化チタンを含み、加速電圧１〜３０ｋＶ、好ましくは５ｋＶ程度のカソードルミネッセンスにおいて、波長３５０〜７００ｎｍ、好ましくは４００〜６５０ｎｍのルミネッセンス光の強度が３００００ｃｐｓ（count per secound ）以下、より好ましくは２００００ｃｐｓ以下の範囲である。【選択図】  なし【特許請求の範囲】
【請求項１】
酸化チタンを含む誘電体薄膜であって、
加速電圧１〜３０ｋＶのカソードルミネッセンスにおいて、
波長３５０〜７００ｎｍのルミネッセンス光の強度が３００００ｃｐｓ以下の範囲であることを特徴とする誘電体薄膜。
【請求項２】
酸化チタンを含む誘電体薄膜であって、
厚み方向の少なくともその一部に粒状構造を有することを特徴とする誘電体薄膜。
【請求項３】
厚み方向全体に粒状構造を有することを特徴とする請求項１または２記載の誘電体薄膜。
【請求項４】
前記酸化チタンがＴｉＯ２ の構造を有することを特徴とする請求項３記載の誘電体薄膜。
【請求項５】
ペロブスカイト型多結晶体からなることを特徴とする請求項３記載の誘電体薄膜。
【請求項６】
酸化チタンを含む誘電体薄膜の製造方法であって、
スパッタ成膜時に前記誘電体薄膜を成膜する基板に印加するＲＦバイアスを、０．１５〜１．０Ｗ／ｃｍ２ の範囲に設定することを特徴とする誘電体薄膜の製造方法。
【請求項７】
前記基板の表面電位を、−５０〜−１５０Ｖの範囲に設定することを特徴とする請求項６記載の誘電体薄膜の製造方法。
【請求項８】
請求項１から５のいずれか記載の誘電体薄膜と、該誘電体薄膜を挟持する電極層とが樹脂基板に設けられてなることを特徴とする薄膜コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高容量でかつ高耐圧な誘電体薄膜、薄膜コンデンサ、薄膜キャパシタおよびその製造方法に用いて好適な技術に関する。
【背景技術】
【０００２】
通信デバイスの受動回路に用いられるキャパシタ素子（Ｃ素子）は小型化・小面積化・低背化の要求があり、キャパシタを薄膜で製造することが望まれる。
特に、バイパスコンデンサとして用いられる高容量のキャパシタは、容量を大きくすることが望まれるが、
Ｃ＝εｒ・ε０・Ｓ／ｄ
（Ｃ：容量、εｒ：誘電体の比誘電率、ε０真空の誘電率：、Ｓ：極板面積、ｄ：極板間距離）
より、容量Ｃを大きくするために面積Ｓを増大したいのだが、小面積化の要求から制約があるので、高εｒ材料を薄く形成することが求められている。
このような要求に応えようとする技術として以下のようなものがある。
【特許文献１】特開２００２−２８９４６２号公報
【特許文献２】特開２０００−２９９２４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、高εｒ材料は同じ電圧で蓄えられる電荷が非常に多く、さらには、小面積で高容量を得るために薄くしなくてはならないため、絶縁耐圧を維持することができず、所望の高容量と高耐圧とを両立することができないという問題があった。
また、このような薄膜コンデンサあるいはキャパシタ素子を樹脂基板に製造する際、基板の耐熱限界から４００℃より高い処理温度で誘電体薄膜を成膜することはできないため、実際には、酸化チタン等誘電率の大きい材質で成膜することができないという問題があった。
【０００４】
本発明は、上記の事情に鑑みてなされたもので、大きな誘電率を有する誘電体薄膜において、絶縁耐圧を低下させるリーク電流を低減することを目的とし、さらに、このリーク電流の発生原因である柱状の多結晶構造にならず、結晶粒界が緻密でしかもより平坦（モフォロジー的にフラット）な表面形態である多結晶構造の高誘電体薄膜を提供するとともに、その結果、誘電率が大きく、しかも、絶縁耐圧に優れた高品質かつ高信頼性を有する高誘電体薄膜コンデンサ、あるいは、樹脂基板上に誘電体を成膜可能な薄膜コンデンサを提供可能とするという目的を達成しようとするものである。
【課題を解決するための手段】
【０００５】
本発明の誘電体薄膜は、酸化チタンを含む誘電体薄膜であって、加速電圧１〜３０ｋＶのカソードルミネッセンスにおいて、波長３５０〜７００ｎｍのルミネッセンス光の強度が３００００ｃｐｓ以下の範囲であることにより上記課題を解決した。
本発明において、酸化チタンを含む誘電体薄膜であって、厚み方向の少なくともその一部に粒状構造を有することがより好ましい。
本発明は、厚み方向全体に粒状構造を有することが可能である。
また、本発明において、前記酸化チタンがＴｉＯ２ の構造を有する手段を採用することもできる。
また、ペロブスカイト型多結晶体からなることができる。
本発明においては、酸化チタンを含む誘電体薄膜の製造方法であって、スパッタ成膜時に前記誘電体薄膜を成膜する基板に印加するＲＦバイアスを、０．１５〜１．０Ｗ／ｃｍ２ の範囲に設定することが望ましい。
さらに、前記基板の表面電位を、−５０〜−１５０Ｖの範囲に設定することが可能である。
【０００６】
また、本発明の誘電体薄膜では、前記柱状構造の厚み方向寸法が１００ｎｍより小さく設定されることができる。
本発明においては、前記粒状構造における各結晶粒において、誘電体薄膜面内方向における粒径ａと、誘電体薄膜厚み方向粒径ｂとのアスペクト比ｂ／ａが２より小さいことが好ましい。
本発明の薄膜コンデンサは、上記の誘電体薄膜と、該誘電体薄膜を挟持する電極層とが樹脂基板に設けられてなることにより上記課題を解決した。
【０００７】
本発明の誘電体薄膜は、酸化チタンを含み、加速電圧１〜３０ｋＶ、好ましくは５ｋＶ程度のカソードルミネッセンスにおいて、波長３５０〜７００ｎｍ、好ましくは４００〜６５０ｎｍのルミネッセンス光の強度が３００００ｃｐｓ（count per secound ）以下、より好ましくは２００００ｃｐｓ以下の範囲であることにより、大きな誘電率を有する誘電体薄膜において、リーク電流を低減し、絶縁耐圧特性を向上することが可能となる。特に、上記のような誘電体薄膜は、大きな誘電率を有するとともに、リーク電流の発生原因である柱状の多結晶構造にならず、結晶粒界が緻密で、しかもより平坦（モフォロジー的にフラット）な表面形態である多結晶構造を実現することが可能である。
ここで、カソードルミネッセンスにおいて、
ＣＬ：Oxford社製Mono ＣＬ２、
ＳＥＭ：Philips社製ＸＬ３０ＳＦＥＧ
を使用し、ビーム電流７．５Ａ、測定面積２００μｍ×１５０μｍ、測定温度：室温、検出器として光電子増倍管（ＰＭＴ）により測定した際の数値とされることができる。
【０００８】
また、上記のようにしたことにより、この誘電体薄膜を用いてキャパシタ素子（Ｃ素子）とした場合には、素子におけるリーク電流を大きく低減し絶縁耐圧を従来のものに比べて１０倍から１００倍以上に維持して素子特性を向上することができるため、その結果、小型化、小面積化、低背化を促進することが可能となる。
さらに、このような誘電体薄膜を電極間に介在することで薄膜キャパシタ素子あるいは薄膜コンデンサとした場合には、電極の材料や配向性によらずに誘電体薄膜を改質することができるので、電極にＰｔのような高価な金属材料を用いることなくリーク電流を低減し、絶縁耐圧特性を向上することが可能となる。
【０００９】
本発明の酸化チタンを含む誘電体薄膜では厚み方向の少なくともその一部に粒状構造を有すること、つまり、柱状構造が誘電体薄膜の厚み方向全体に連続しないようになっていることにより、誘電体薄膜面内方向ほぼ全体に対して粒状構造が存在することになるため、リーク電流を低減して絶縁耐圧特性を向上することができる。  ここで、少なくともその一部とは、柱状構造が、誘電体薄膜の厚み方向全般にわたって連続している状態でなければよく、厚み方向全般に亘って粒状構造を有することもできる。
さらに、厚み方向全体に粒状構造を有することにより、リーク電流の増加に寄与すると思われる柱状構造からの影響を低減することができるため、より一層リーク電流を低減して絶縁耐圧特性を向上することが可能である。
ここで、誘電体薄膜において、上述したカソードルミネッセンス特性を有すること、つまり、上述のような粒状構造を有することによりリーク電流を低減することができるということは、本願発明者らが得た新たな知見である。
【００１０】
また、本発明において、ＴｉＯ２ 、または、ＳｒＴｉＯ３ 、ＣａＴｉＯ３ 、ＢａＳｒＴｉＯ３ 、ＰｂＴｉＯ３ 、ＰｂＺｒＴｉＯ３ 等のペロブスカイト型多結晶体を採用することができ、このような誘電体材料を選択することにより、高比誘電率（εｒ）を実現することが可能となる。具体的にこれらの比誘電率の値は、ＴｉＯ２ ：６０〜１００、または、ＳｒＴｉＯ３ ：１００〜５００、ＣａＴｉＯ３ ：１００〜５００、ＢａＳｒＴｉＯ３ ：３００〜１５００、ＰｂＴｉＯ３ ：２５０〜４００、ＰｂＺｒＴｉＯ３ ：２００〜３０００である。
【００１１】
本発明の誘電体薄膜の製造方法では、スパッタ成膜時に前記誘電体薄膜を成膜する基板に印加するＲＦバイアスを、０．１５〜１．０Ｗ／ｃｍ２ の範囲に設定することにより、酸化チタンを含む誘電体薄膜において絶縁耐圧を低下させるリーク電流の発生原因である柱状の多結晶構造にならず、結晶粒界が緻密でしかもフラットな表面形態の多結晶構造とすることが可能となる。
ここで、ＲＦバイアスの大きさが０．１５Ｗ／ｃｍ２ より小さく設定された場合には柱状結晶が成長して絶縁耐圧が低下してしまい好ましくない。また、ＲＦバイアスの大きさが１．０Ｗ／ｃｍ２ より大きく設定された場合には堆積した誘電体薄膜が基板上から再スパッタして堆積速度が著しく低下してしまい好ましくない。
さらに、このような誘電体薄膜を下部電極上に積層しさらに誘電体薄膜上に上部電極を形成することで薄膜キャパシタ素子あるいは薄膜コンデンサとした場合には、下部電極の材料や配向性によらずに誘電体薄膜を改質することができるので、電極にＰｔのような高価な金属材料を用いることなくリーク電流を低減し、絶縁耐圧特性を向上することが可能となる。
【００１２】
さらに、前記基板の表面電位を、−５０〜−１５０Ｖの範囲に設定して前記誘電体薄膜を成膜することで、上記のような粒状構造を有する誘電体薄膜を効率よく成膜することが可能になる。基板表面電位が−５０Ｖより大きいと、基板に照射するスパッタガスイオンのエネルギーが充分でなく、柱状結晶が成長して絶縁耐圧が低下してしまうため好ましくなく、基板表面電位が−１５０Ｖより小さいと、再スパッタして誘電体薄膜の堆積速度が小さくなるため好ましくない。
【００１３】
さらに、本発明の誘電体薄膜では、柱状構造の厚み方向寸法を１００ｎｍより小さくすることにより、誘電体薄膜における厚み方向それ以外の部分を粒状構造とすることによってリーク電流を確実に低減して所望の絶縁耐圧特性を得ることが可能となる。
また、柱状構造とは、各結晶粒において、誘電体薄膜面内方向の粒径ａと、誘電体薄膜厚み方向粒径ｂとのアスペクト比ｂ／ａが２より大きいことを意味し、粒状構造とは、各結晶粒において、誘電体薄膜面内方向の粒径ａと、誘電体薄膜厚み方向粒径ｂとのアスペクト比ｂ／ａが２より小さいことを意味する。また、粒状構造においては、結晶粒の誘電体厚み方向の粒径が２００ｎｍより小さいことが好ましく、１００ｎｍより小さいことがより好ましい。
【００１４】
本願発明の誘電体薄膜は、樹脂基板に設けられてなることができる。
ここで、樹脂基板とは、４００℃より低い耐熱温度を有するものとされ、具体的には、ポリイミド（PI)、ポリエステル（PE)、エポキシ、ポリエーテルイミド（PEI)、テフロン（登録商標）、ポリプロピレン（PP)、液晶プラスチック（LCP)、トリアジンチオール、ガラス、フッ素樹脂  ベンゾシクロブテン（BCB）などであり、誘電体薄膜を成膜するスパッタリング処理等における処理温度が、好ましくは３５０℃以下、より好ましくは３００℃以下、２５０℃程度から室温程度に設定されることができる。
【００１５】
本発明の薄膜コンデンサは、上記の誘電体薄膜と、該誘電体薄膜を挟持する電極層とが樹脂基板に設けられてなることにより、大容量のコンデンサを樹脂基板上に製造することが可能となる。
本発明における薄膜コンデンサの製造方法においては、上記の誘電体薄膜を樹脂基板上に成膜する際に、好ましくは室温〜３５０℃以下、より好ましくは室温〜２５０℃以下の範囲の温度条件とすることができる。これにより、４００℃程度である樹脂基板の耐熱温度以下で誘電体薄膜を成膜することにより、樹脂基板に不具合を生じることなく樹脂基板上に誘電体薄膜を成膜して、絶縁耐圧特性に優れた薄膜コンデンサを製造することが可能となる。
本発明の電子機器は、先のいずれかの製造方法で製造された誘電体薄膜を備えたものとすることができる。
本発明の電子回路は、先のいずれかの製造方法で製造された誘電体薄膜が樹脂基板において電極間に介在されて薄膜コンデンサが構成され、該薄膜コンデンサがダイオード等と接続されてなることを特徴とする。
先の誘電体薄膜であるならば、所望の絶縁耐圧特性を有しながら薄型化、小型化、低背化でき、かつ樹脂基板の他熱温度範囲で成膜処理をおこなうことができるという特徴を有する。
【発明の効果】
【００１６】
本発明の誘電体薄膜の製造方法によれば、スパッタ成膜時に前記誘電体薄膜を成膜する基板に印加するＲＦバイアスを、０．１５〜１．０Ｗ／ｃｍ２ の範囲に設定することにより、酸化チタンを含み、加速電圧１〜３０ｋＶ、好ましくは５ｋＶのカソードルミネッセンスにおいて、図４に示すように、波長３５０〜７００ｎｍ、好ましくは４００〜６５０ｎｍのルミネッセンス光の強度が３００００ｃｐｓ（count per secound ）以下、より好ましくは２００００ｃｐｓ以下の範囲である誘電体薄膜を得ることができ、このような誘電体薄膜においては、誘電体薄膜厚み方向の少なくとも一部に粒状構造を有し、大きな誘電率を有する誘電体薄膜において、大きな誘電率を有するとともに、リーク電流の発生原因である柱状の多結晶構造にならず、結晶粒界が緻密で、しかもより平坦（モフォロジー的にフラット）な表面形態である多結晶構造を実現して、リーク電流を低減し、絶縁耐圧特性を向上することが可能であるという効果を奏することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明に係る誘電体薄膜およびその製造方法の一実施形態を、図面に基づいて説明する。
【００１８】
本実施形態の誘電体薄膜は、酸化チタンを含む誘電体薄膜であって、厚み方向の少なくともその一部に粒状構造を有し、柱状構造の厚み方向寸法が１００ｎｍより小さく設定され、より好ましくは、厚み方向全体に粒状構造を有するものとされる。
この粒状構造は、各結晶粒において、誘電体薄膜面内方向における粒径ａと、誘電体薄膜厚み方向粒径ｂとのアスペクト比ｂ／ａが２より小さいグレインとされ、これが、誘電体薄膜の膜厚の少なくとも半分以上を占めることが好ましい。
【００１９】
この誘電体薄膜としての厚さは１μｍ以下であり、０.０２５μｍ（２５ｎｍ）〜１.０μｍ（１０００ｎｍ）の範囲が好ましく、０.０２５μｍ（２５ｎｍ）〜０.５μｍ（５００ｎｍ）がより好ましい。これは、誘電体薄膜の粒状構造を構成する結晶粒の粒径が、例えば１ｎｍ〜２０ｎｍであるとすると、膜厚方向に多数の結晶粒界を形成するようにするためと、膜自体が厚すぎると成膜法で成膜する際に成膜時間がかかり過ぎるので、成膜時間をできる限り短縮化するためである。
さらに、誘電体薄膜を構成する柱状構造における膜厚方向の結晶粒径が、例えば０.１μｍ（１００ｎｍ）〜０.５μｍ（５００ｎｍ）であるとすると、膜厚方向に結晶粒界を例えば１０以上程度のあまり多く形成しない状態にするためである。この膜厚方向に存在する結晶粒界の数は柱状構造では少なく、２以下、あるいは、膜厚方向に結晶粒界がないことが（即ち、膜厚方向には１つの結晶粒のみが存在する状態が）ある。
【００２０】
誘電率薄膜の条件を満たし得る材料として、例えば、ＳｒｘＢａ１−ｘＴｉＯ３ 結晶、ＣａＴｉＯ３ 結晶、ＰｂＴｉＯ３ 結晶、もしくはＴｉＯ２ 層を例示することができる。これらの層は、後述するように、例えば、スパッタ法等の成膜法で作成することができる。
【００２１】
このような誘電体薄膜の例を示す断面ＴＥＭ写真を図１〜図３に示す。
図１において、誘電体薄膜Ｈは粒状構造Ｃと柱状構造Ｒとを有し、粒状構造Ｃは図１の下側においえて、膜面内全体に拡がっている。
図２に示す誘電体薄膜Ｈにおいては、柱状構造はみられず、粒状構造Ｃが薄膜厚み方向全体に亘っている。
図３の例では、図２に示すものよりも粒状構造の結晶粒径が小さくなっている。
【００２２】
さらに、この誘電体薄膜は、図４に示すように、加速電圧１〜３０ｋＶのカソードルミネッセンスにおいて、波長３５０〜７００ｎｍのルミネッセンス光の強度が３００００ｃｐｓ以下の範囲とされている。
カソードルミネッセンス （ＣＬ） 法は真空チャンバーに挿入した試料上に電子銃から放射された電子ビームを当て，励起状態から戻ったときに放出する光を通常の光学顕微鏡で観察するものである。
ＣＬ：Oxford社製Mono ＣＬ２、
ＳＥＭ：Philips社製ＸＬ３０ＳＦＥＧ
を使用し、ビーム電流７．５Ａ、測定面積２００μｍ×１５０μｍ、測定温度：室温、検出器として光電子増倍管（ＰＭＴ）により測定した際のグラフを図４に示す。
【００２３】
さらに、本実施形態においては、このような誘電体薄膜を電極層で挟持することにより、誘電体薄膜コンデンサとすることができる。
図５は本実施形態の薄膜コンデンサを示すもので、この薄膜コンデンサ１は、平面視矩形状の基板２の一面に、薄膜状の第１の電極層（下部電極層）３と薄膜状の誘電体薄膜５と薄膜状の第２の電極層（上部電極層）７とが積層されて構成されている。この構成の薄膜コンデンサ１においては誘電体薄膜５により薄膜キャパシタＫが構成される。
【００２４】
前記基板２は、その材質等を特に限定するものではないが、コンデンサ全体に適度な剛性を付与するために充分な厚さを有するとともに、各々薄膜状の第１の電極層３と誘電体薄膜５と第２の電極層７を成膜法により基板２上に順次形成する際に各成膜処理温度に耐えるものであれば良い。
以上のような条件を満たすものの例として、表面がケイ素で覆われた部材、例えばシリコンウェハ、あるいは、ＳｉＯ２ 、Ａｌ２Ｏ３などを主成分とする基板を例示することができる。
【００２５】
前記第１の電極層３と第２の電極層７は、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ等の単一金属からなる単層構造でも良いし、複数の金属層からなる積層型構造であっても良い。積層型構造の場合、Ｓｉ、Ｔｉ、Ｃｒ、Ｎｉ、Ｗ、Ｍｏ、Ｐｔ、およびそれらの酸化物もしくは窒化物等からなる層をあるいはこれらの層を２層以上積層して構成することができる。
前記誘電体薄膜５は、上述した誘電体薄膜とされ、少なくとも厚み方向の一部に粒状構造を有する高耐圧のものを用いることが好ましい。
【００２６】
次に、本実施形態の誘電体薄膜の製造方法を図面に基づいて説明する。
【００２７】
図６は、本実施形態における誘電体薄膜を製造する場合に用いて好適な２周波励起型のスパッタ装置の一例の構造を示す。
この例のスパッタ装置Ａは、第１の高周波電源２０と第１電極２４との間に整合回路２２Ａが介在されている。この整合回路２２Ａはこれら高周波電源２０と第１電極２４との間のインピーダンスの整合を得るための回路として設けられたものである。
【００２８】
高周波電源２０からの高周波電力は整合回路２２Ａを通して給電板２３により第１電極２４へ供給される。この整合回路２２Ａは導電体からなるハウジングにより形成される第１のマッチングボックス２２内に収納されており、第１電極２４および給電板２３は、導体からなるシャーシ２１によって覆われている。
第１電極２４の下側には凹部２４ａが設けられるとともに、第１電極２４の下には、ターゲット２５が凹部２４ａにはめ込まれる形で着脱自在に装着されている。
ターゲット２５の下方側にはチャンバ壁２７で囲まれた成膜室２８が形成されている。給電板２３と第１電極２４は、シャーシ２１およびチャンバ壁２７から絶縁体２９ａ，２９ｂで絶縁されている。
なお、先の成膜室２８には真空排気装置に接続された配管等が接続されていて内部を１０−７Ｐａ程度の高真空などの減圧雰囲気に調整できるように構成されているが、図６では排気系の装置及び配管を略している。
【００２９】
成膜室２８には、第２電極３０を受ける箱型のシールド支持体３１と、第２電極３０上に配置されたガラス等の基板３３とが設けられ、さらに防着板３２ａ，３２ｂ，３２ｃが設置されている。また、第２電極３０に接続するとともにシールド支持体３１の底壁を貫通するようにシャフト３５が設けられている。そして、シールド支持体３１の底壁を貫通したシャフト３５はシールド支持体３１の底部に接続された隔壁３８に支持された第２のマッチングボックス３６に収容された整合回路３６Ａに接続され、この整合回路３６Ａは第２の高周波電源３７に接続されている。
【００３０】
図６に示す構成のスパッタ装置Ａにあっては、第１の高周波電源２０から第１の電極２４側に１ｋＷ〜３ｋＷ程度の出力で１３.５６ＭＨｚ程度の電力を投入し、第２の高周波電源３７から、１３〜４０ＭＨｚ程度の周波数の電力を投入し、電極２４と電極３０間にプラズマを生成させ、このプラズマによりターゲット２５の構成粒子を発生させてこの構成粒子を基板３３上に飛来させて堆積させ、必要な薄膜を基板３３上に成膜するものである。
また、成膜室２８において、例えば、ベース圧力を１０−７Ｐａ程度の高真空雰囲気に調整可能であることが好ましく、雰囲気ガスとして供給するＡｒガスを不純物濃度１ｐｐｂ程度の清浄なものとできることが好ましい。次に、基板３３の成膜面を成膜の前工程としてプラズマクリーニングする場合、第２の高周波電源２７のみに４０.６８ＭＨｚ程度の周波数の電力を投入してプラズマを発生させてこのプラズマにより基板成膜面をクリーニングできるように構成されている。
また、基板３３上に成膜する際には、第１の高周波電源２０から１３.５６ＭＨｚ程度の周波数の電力を投入すると同時に、第２の高周波電源３７から１３〜４０.６８ＭＨｚ程度の周波数の電力を投入し、第２の高周波電源３７側から投入する電力を基板３３に対するバイアス電力として後述するように制御できるように構成されている。即ち、このような成膜の際には、２周波励起イオン照射によるスパッタリングができるように構成されている。
【００３１】
図６に示す構成の２周波励起型のスパッタリング装置Ａを用いて実際に基板上に電極層と誘電体薄膜を形成する場合、例えば、先に説明した如く、第１の高周波電源２０から１３.５６ＭＨｚ程度の電力を投入すると同時に、第２の高周波電源３７から１３〜４０.６８ＭＨｚ程度の周波数の電力を投入しながら成膜する。
この際、ＲＦバイアスとして基板に印加する第２の高周波電源３７からの電力を０．１５〜１．０Ｗ／ｃｍ２ の範囲に設定することで誘電体薄膜の結晶粒径および形状等を制御することができる。同時に、基板の表面電位を、−５０〜−１５０Ｖの範囲に設定することが好ましい。
【００３２】
例えば、後述する実施例においても記載するように、ＴｉＯ２ の誘電体薄膜を成膜する場合、基板面積を４００ｃｍ２ としたならば、第１の高周波電源２０からの電力を例えば２.０ｋＷ、基板バイアスを０Ｗとするならば、膜厚方向に粒界を１〜２個程度有する縦長の主結晶粒からなる誘電体薄膜が形成され、第１の高周波電源２０からの電力を例えば２.０ｋＷ、基板バイアスを４００Ｗ（１．０Ｗ／ｃｍ２ ）とするならば、膜厚方向に数十の粒界を有し、先の場合よりも膜面方向の粒径も小さな主結晶粒からなる誘電体薄膜を形成することができる。従って前記の中間のバイアス電力（０〜４００Ｗの間）を第２の高周波電源３７から印加することで結晶粒の膜面方向と膜厚方向の粒径を制御することができる。
【００３３】
ここで、誘電体薄膜の一例として、ＴｉＯ２ の薄膜に適用する場合、Ａｒガス雰囲気中のＯ２ 分圧を３０〜９０％に設定し、第１の高周波電源の投入電力を１ｋＨｚ〜３ｋＨｚ、第２の高周波電源からの投入電力を０〜４００Ｗ、成膜室の圧力を０.５〜１０Ｐａの範囲で適宜設定することで、ＴｉＯ２ の薄膜を構成する結晶粒の膜面方向あるいは膜厚方向の大きさを制御することができる。なお、粒径制御を行うには、Ｎ２ ガス等の不純物をＡｒガスに添加し、そのガス分量比を変えることによって結晶粒径の制御を行うこともできる。
【００３４】
本実施形態の誘電体薄膜の製造方法では、スパッタ成膜時に前記誘電体薄膜を成膜する基板に印加するＲＦバイアスを、０．１５〜１．０Ｗ／ｃｍ２ の範囲に設定することにより、上述したように、酸化チタンを含む誘電体薄膜において絶縁耐圧を低下させるリーク電流の発生原因である大きな柱状の多結晶構造にならず、結晶粒界が緻密でしかもフラットな表面形態の多結晶構造な本実施形態の誘電体薄膜を製造することが可能となる。その結果、従来の薄膜コンデンサに比べてリーク電流を大きく低減し、また、絶縁耐圧を従来のものに比べて１０倍から１００倍以上に維持して素子特性を向上することができるため、その結果、小型化、小面積化、低背化を促進することが可能となる。
さらに、このような誘電体薄膜を電極間に介在することで薄膜キャパシタ素子あるいは薄膜コンデンサとした場合には、電極の材料や配向性によらずに誘電体薄膜を改質することができるので、電極にＰｔのような高価な金属材料を用いることなくリーク電流を低減し、絶縁耐圧特性を向上することが可能となる。
【００３５】
以下、本発明に係る薄膜コンデンサの他の実施形態を、図面に基づいて説明する。
図２０は本実施形態における薄膜コンデンサを示す断面図である。
【００３６】
図において、符号１０は薄膜コンデンサ、１２は樹脂基板である。この薄膜コンデンサ１０は、樹脂基板１２の内部に設けられた電極層（下部電極層）１３と薄膜状の誘電体薄膜５と電極層（上部電極層）１７とが積層されて構成されている。この構成の薄膜コンデンサ１においては誘電体薄膜５により薄膜キャパシタＫが構成される。
誘電体薄膜５は上述した誘電体薄膜５と同等の特質のものとされ、比誘電率εが５０〜８０程度、厚さ１μｍ程度以下とされている。
樹脂基板（低耐熱基板）１２は、４００℃より低い耐熱温度を有するものであれば厳密には樹脂以外の材質からなるものでもよく、具体的には、ポリイミド（PI)、ポリエステル（PE)、エポキシ、ポリエーテルイミド（PEI)、テフロン（登録商標）、ポリプロピレン（PP)、液晶プラスチック（LCP)、トリアジンチオール、ガラス、フッ素樹脂  ベンゾシクロブテン（BCB）などからなるものとされる。
電極層１３，１５には、それぞれ樹脂基板１２表裏面に連通する導体部１８が設けられている。導体部１８は、樹脂基板１２の厚み方向に延在するように設けられ、薄膜コンデンサ１０に接続するもの、および、それ以外のものにおいて樹脂基板１２表裏面に突出した部分が端子とされている。なお、図において導体部１８を複数の部分からなるものとして記載したが、これらを一体とすることも可能である。
【００３７】
本実施形態の薄膜コンデンサ１０の製造方法においては、所定の平面パターンに電極層１３（または電極層１７）を成膜した樹脂基板１２に対して、誘電体薄膜５を成膜するスパッタリング処理等における処理温度が、樹脂基板１２の耐熱温度よりも低い温度に設定され、具体的に、好ましくは３５０℃以下、より好ましくは３００℃以下、２５０℃〜室温程度の範囲に設定されることができる。
これにより、所望の特性を有する樹脂基板１２に対して、処理温度が高すぎることによって樹脂基板１２に生じる熱的な悪影響を排除した状態で、上述した優れた特性を有する誘電体薄膜５を成膜して、絶縁耐圧が高く容量が大きく小型化できる薄膜コンデンサを提供することが可能となる。
【００３８】
なお、本実施形態では、図２０に基づいて薄膜コンデンサの構造を説明したが、樹脂基板１２に誘電体薄膜５を成膜する構成であれば、図示した以外のどのような構成でもかまわない。
【実施例】
【００３９】
図６に示す２周波励起型のスパッタリング装置を用い、アルミナ又はガラスからなる４００ｃｍ２ 基板上にＣｕからなる膜厚１.３μｍの下部電極を室温成膜した。
次にこの下部電極の上に膜厚５００ｎｍのＴｉＯ２ 薄膜を後述のＲＦバイアス条件で結晶粒径および形態を制御しつつスパッタリング法にて成膜し、最後にＣｕからなる膜厚１.３μｍの上部電極をスパッタ法により室温成膜し、積層型の薄膜コンデンサを得た。これらの薄膜コンデンサのＣ／Ｓの値は４８０ｐＦ／ｍｍ２ とした。
これらの薄膜コンデンサに対し、ＲＦバイアスを制御してスパッタリング法にて成膜し、柱状構造からなる比較の薄膜コンデンサ試料とした。
【００４０】
第１の高周波電源の投入電力：１３．５６ＭＨｚ、２．０ｋＷ
（電極面積８００ｃｍ２）
第２の高周波電源の投入電力（ＲＦバイアス）：０Ｗ，３０Ｗ，５０Ｗ，６０Ｗ，１００Ｗ，２００Ｗ，３００Ｗ、１３〜４０.６８ＭＨｚ可変
（電極面積４００ｃｍ２）
ガス流量：Ａｒ＝８０ｃｃｍ ＋ Ｏ２＝３２０ｃｃｍ
成膜圧力：４Ｐａ
成膜速度：０．１５ｎｍ／ｍｉｎ
膜厚：５００ｎｍ
チャンバの到達圧力：１×１０−６Ｐａ以下
【００４１】
これらの試料において、単位面積当たりのリーク電流、カソードルミネッセンスによる表面状態評価、および、断面のＴＥＭ映像を評価した。
それぞれ、図７に単位面積当たりのリーク電流、図４にカソードルミネッセンスによる表面状態評価、および、図１，２，３，８，９，１０に断面のＴＥＭ映像を示す。
図１〜図３に示す実施例では、ＲＦバイアスの値が６０Ｗ，１００Ｗ，３００Ｗであり、この場合、基板側（図では下側）に粒状構造が形成されていることがわかる。また、図８〜図１０に示す比較例では、ＲＦバイアスの値が、０Ｗ，３０Ｗ，５０Ｗであり、この場合、薄膜の厚み方向ほぼ全体に柱状構造が形成されていることがわかる。また、これらの試料においてリーク電流を測定した場合、図７に示すように、ＲＦバイアスの値が５０Ｗの試料と６０Ｗの試料とで、大きな違いがあることがわかる。すなわち、ＲＦバイアスの値が６０Ｗ以上（０．１５Ｗ／ｃｍ２ ）以上であると、リーク電流が劇的に低減することがわかる。この傾向は特に８０Ｖ以上の電圧を印加した場合、つまり、より高電圧に対する耐性を評価した際に顕著であることがわかる。
【００４２】
また、図４にカソードルミネッセンスによる表面状態評価によれば、ＲＦバイアスの値が大きくなるに従いＣＬの強さ（図の縦軸の値）が小さくなることがわかる。なお、ＲＦバイアスの値が０Ｗと２００Ｗの場合における誘電体膜表面のＳＥＭ画像を図１１，図１２に、ＡＦＭ像を図１３，図１４に、断面を図１５，図１６に示す。図１５，図１６において、図の下側の層は電極層である。
これらの結果から、ＲＦバイアスの値が大きいほど表面状態が平坦（モフォロジー的にフラット）となり、ゴツゴツしていないと同時に、結晶粒径が小さく粒状構造となっていることがわかる。
【００４３】
さらに、図１７にＲＦバイアス（基板バイアス）と絶縁耐圧（耐圧）の関係を、図１８にＲＦバイアス（基板バイアス）と成膜速度の関係を、図１９にＲＦバイアス（基板バイアス）と基板電位の関係を示す。
図１７からＲＦバイアス（基板バイアス）を増加すると絶縁耐圧が向上するとともに、５００ｎｍという膜厚との関係で、限界値があることがわかる。また、図１８からＲＦバイアス（基板バイアス）を増加すると成膜速度が低減し、成膜効率を１．０ｎｍ／ｍｉｎ以上の範囲に設定するためには、ＲＦバイアスを４００Ｗ以下に設定することが必要なことがわかる。さらに、図１９からＲＦバイアス（基板バイアス）を増加すると、基板表面電位が低下し、これに伴ってプラズマ電位がわずかに低下するが、この２つの電位の差である基板に照射するイオンのエネルギーが大きくなっていることがわかる。
【産業上の利用可能性】
【００４４】
本発明の活用例として、ＲＦバイアスを印加して粒状構造の部分を成膜し、その後、ＲＦバイアスを低減して成膜速度を上げて誘電体膜を成膜し、その後再びＲＦバイアスを印加して、粒状構造の部分を成膜することができる。
【図面の簡単な説明】
【００４５】
【図１】図１は本発明にかかる誘電体薄膜の断面写真である。
【図２】図２は本発明にかかる誘電体薄膜の断面写真である。
【図３】図３は本発明にかかる誘電体薄膜の断面写真である。
【図４】図４は本発明にかかる誘電体薄膜におけるカソードルミネッセンスを示すグラフである。
【図５】図５は本発明に係る誘電体薄膜を用いた薄膜コンデンサの一実施形態の構造を示す断面図である。
【図６】図６は本発明に係る誘電体薄膜の製造に用いて好適な２周波励起型のスパッタ装置の一例を示す断面図である。
【図７】図７は本発明にかかる誘電体薄膜におけるＲＦバイアスによるリーク電流を示すグラフである。
【図８】図８は本願発明の比較例を示す断面写真である。
【図９】図９は本願発明の比較例を示す断面写真である。
【図１０】図１０は本願発明の比較例を示す断面写真である。
【図１１】図１１は本願発明の比較例の表面を示すＳＥＭ写真である。
【図１２】図１２は本願発明の実施例の表面を示すＳＥＭ写真である。
【図１３】図１３は本願発明の比較例の表面を示すＡＦＭ像である。
【図１４】図１４は本願発明の実施例の表面を示すＡＦＭ像である。
【図１５】図１５は本願発明の比較例の断面写真である。
【図１６】図１６は本願発明の実施例の断面写真である。
【図１７】図１７は本願発明にかかる誘電体薄膜における基板バイアスと絶縁耐圧との関係を示すグラフである。
【図１８】図１８は本願発明にかかる誘電体薄膜における基板バイアスと成膜速度との関係を示すグラフである。
【図１９】図１９は本願発明にかかる誘電体薄膜における基板バイアスと電位との関係を示すグラフである。
【図２０】図２０は本発明に係る薄膜コンデンサの他の実施形態の断面構造を示す図である。
【符号の説明】
【００４６】
１，１０…薄膜コンデンサ、２…基板、３，１３…第１の電極層、５…誘電体薄膜、７，１７…第２の電極層、１２…樹脂基板
【図１】
2005191501.tif 000002
【図２】
2005191501.tif 000003
【図３】
2005191501.tif 000004
【図４】
2005191501.tif 000005
【図５】
2005191501.tif 000006
【図６】
2005191501.tif 000007
【図７】
2005191501.tif 000008
【図８】
2005191501.tif 000009
【図９】
2005191501.tif 000010
【図１０】
2005191501.tif 000011
【図１１】
2005191501.tif 000012
【図１２】
2005191501.tif 000013
【図１３】
2005191501.tif 000014
【図１４】
2005191501.tif 000015
【図１５】
2005191501.tif 000016
【図１６】
2005191501.tif 000017
【図１７】
2005191501.tif 000018
【図１８】
2005191501.tif 000019
【図１９】
2005191501.tif 000020
【図２０】
2005191501.tif 000021