(57)【要約】    【課題】  リーク電流が少ない素子を有する電気光学装置を提供する。    【解決手段】  基板の上層に積層され、光を発する発光層を有する発光素子と、発光素子を駆動するための素子であって、基板と発光層との間に設けられ、アモルファスシリコン半導体層を有する素子と、素子と発光層との間に設けられ、アモルファスシリコン半導体層に入射する光を遮る第１の遮光層と、発光層の積層方向に対して少なくとも一部が略平行又は斜めに設けられ、素子に入射する光を遮る第２の遮光層とを備えた電気光学装置。第１の遮光層と第２の遮光層は一体に形成されることが好ましい。【選択図】  図４
2005215649.tif 000002
【特許請求の範囲】
【請求項１】
基板の上層に積層され、光を発する発光層を有する発光素子と、
前記発光素子を駆動するための素子であって、前記基板と前記発光層との間に設けられ、アモルファスシリコン半導体層を有する駆動素子と、
前記駆動素子と前記発光層との間に設けられ、前記アモルファスシリコン半導体層に入射する前記光を遮る第１の遮光層と、
前記発光層の積層方向に対して少なくとも一部が略平行又は斜めに設けられ、前記駆動素子に入射する前記光を遮る第２の遮光層と
を備えたことを特徴とする電気光学装置。
【請求項２】
前記駆動素子と前記第１の遮光層との間に設けられた層間絶縁層と
前記アモルファスシリコン半導体層の周囲において前記層間絶縁層に設けられた第１の凹部と
をさらに備え、
前記第２の遮光層の少なくとも一部は、前記第１の凹部に設けられたことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１の遮光層と前記第２の遮光層は一体に設けられたことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記アモルファスシリコン半導体層の周囲において、前記第１の遮光層と前記基板との間に設けられ、前記アモルファスシリコン半導体層に入射する前記光を遮る第３の遮光層をさらに備えたことを特徴とする請求項１から３のいずれか１項に記載の電気光学装置。
【請求項５】
前記第３の遮光層は、前記積層方向において、前記アモルファスシリコン半導体層と略同じ高さ、又は前記アモルファスシリコン半導体層より前記基板に近い位置に設けられたことを特徴とする請求項１から４のいずれか１項に記載の電気光学装置。
【請求項６】
前記駆動素子は、
前記基板と前記アモルファスシリコン半導体層との間に設けられたゲート電極と、
前記アモルファスシリコン半導体層と前記ゲート電極との間に設けられたゲート絶縁層と
をさらに有し、
当該電気光学装置は、前記アモルファスシリコン半導体層の周囲において前記ゲート絶縁層に設けられた第２の凹部をさらに備え、
前記第３の遮光層の少なくとも一部は、前記第２の凹部に設けられたことを特徴とする請求項４に記載の電気光学装置。
【請求項７】
前記駆動素子は、ソース電極及びドレイン電極を有する薄膜トランジスタであって、
前記第３の遮光層は、前記ソース電極及びドレイン電極と同一の材料からなることを特徴とする請求項４から６のいずれか１項に記載の電気光学装置。
【請求項８】
前記第１の凹部の底面は前記第３の遮光層により形成されており、
前記第２の遮光層は、前記第１の凹部において前記第３の遮光層に接続されたことを特徴とする請求項４から７のいずれか１項に記載の電気光学装置。
【請求項９】
前記第３の遮光層と前記基板との間に設けられた第４の遮光層をさらに備えたことを特徴とする請求項４に記載の電気光学装置。
【請求項１０】
前記駆動素子は、前記基板と前記アモルファスシリコン半導体層との間に設けられたゲート電極をさらに有し、
前記第４の遮光層は、前記ゲート電極と同一の材料からなることを特徴とする請求項９に記載の電気光学装置。
【請求項１１】
前記駆動素子は、前記アモルファスシリコン半導体層と前記ゲート電極との間に設けられたゲート絶縁層をさらに有し、
当該電気光学装置は、前記アモルファスシリコン半導体層の周囲において前記ゲート絶縁層に設けられた第２の凹部をさらに備え、
前記第２の凹部の底面は前記第４の遮光層により形成されており、
前記第３の遮光層は、前記第２の凹部において前記第４の遮光層に接触していることを特徴とする請求項１０に記載の電気光学装置。
【請求項１２】
前記積層方向に対して略垂直な方向における前記第４の遮光層と前記アモルファスシリコン半導体層との距離は、前記略垂直な方向における前記第３の遮光層と前記アモルファスシリコン半導体層との距離より長いことを特徴とする請求項８に記載の電気光学装置。
【請求項１３】
前記発光素子の発光に必要な電荷を蓄積する容量素子をさらに備え、
前記駆動素子は、前記容量素子に接続されたことを特徴とする請求項１から１２のいずれか１項に記載の電気光学装置。
【請求項１４】
前記発光素子は、有機ＥＬ素子であることを特徴とする請求項１から１３のいずれか１項に記載の電気光学装置。
【請求項１５】
請求項１から１４のいずれか１項に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置及び電子機器に関する。特に本発明は、トランジスタのリーク電流が少ない電気光学装置及びそれを備えた電子機器に関する。
【背景技術】
【０００２】
画像を表示する表示装置として、有機化合物を発光材料とする有機ＥＬ素子を用いた有機ＥＬ表示装置がある。有機ＥＬ素子には、(1) 発光効率が高い、(2) 駆動電圧が低い、(3) 発光材料を選択することで様々な色（緑、赤、青、黄など）を表示可能、(4) 自発光型であるため表示が鮮明でバックライトが不要、(5) 面発光であり、視野角依存性が無い、(6) 薄型で軽量、(7) 製造プロセスの最高温度が低いため、基板材料にプラスチックフィルムなどのような柔らかい材質を用いることが可能、などの優れた特徴がある。このため、近年、ＣＲＴやＬＣＤに代わる液晶表示装置として、有機ＥＬ素子を用いた有機ＥＬ表示装置が注目されている。
【０００３】
このような特徴を持つ有機ＥＬ素子を用いた従来の表示装置として、特開平１０−２１４０４３号公報（特許文献１）に開示されたものがある。以下、特許文献１の図６を参照して、従来の表示装置について説明する。特許文献１に開示された表示装置は、薄膜トランジスタ（ＴＦＴ）と、ＴＦＴ上に形成された平坦化絶縁膜と、平坦化絶縁膜上に形成された、遮光性を有するブラックマトリクスとを有する。ＴＦＴは、多結晶ポリシリコン膜により構成されており、ブラックマトリクスは、この多結晶シリコン膜を覆うように配置されている。そして、発光層から放たれた光はブラックマトリクスよって遮られ、多結晶シリコン膜に照射されないよう構成されている。
【特許文献１】特開平１０−２１４０４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に開示された従来の表示装置では、ブラックマトリクスは、多結晶シリコン膜の上方に設けられているのみであり、横方向の隙間から光が入射し、多結晶シリコン膜に照射されてしまう。したがって、上記表示装置では、多結晶シリコン膜に光が照射されることに伴いＴＦＴのリーク電流が増大し、画質の良い表示装置を提供できないという問題が生じていた。
【０００５】
特に有機ＥＬ素子の場合には、液晶表示装置におけるバックライトから放射される、垂直方向に角度成分を有する光と異なり、発光層から様々な角度成分を有する光が放射される。したがって、有機ＥＬ素子を用いた表示装置では、横方向の隙間からＴＦＴに大量の光が照射されてしまうため、ＴＦＴのリーク電流が特に顕著であった。
【０００６】
また、特に、表示装置の画素部駆動回路を、製造技術の確立したアモルファスシリコン半導体からなるＴＦＴによりすべて構成した場合、表示装置を容易に作製することができる。しかしながら、アモルファスシリコン半導体からなるＴＦＴの暗電流は、多結晶シリコンからなるＴＦＴに比べてかなり低いものの、アモルファスシリコン半導体からなるＴＦＴのオフ電流は、少しの入射光が照射されることにより大幅に増加してしまうため、ＴＦＴのリーク電流が増大する。したがって、特に、有機ＥＬ素子等の自発光素子を有する表示装置では、当該発光素子に与える電圧・電流の制御がきわめて複雑になるため、アモルファスシリコン半導体からなるＴＦＴにより画素駆動回路部を構成した場合であっても、作製工程の簡略化と表示性能とを両立させることはきわめて困難であるという問題も生じていた。
【０００７】
さらに、ＴＦＴのリーク電流が増大すると、蓄積容量の面積を増やす必要が生じるため、画素の開口率が低下してしまう。特にボトムエミッション型の表示装置では、蓄積容量の面積が増大すると、画素の開口率の低下が顕著である。
【０００８】
よって、本発明は、上記の課題を解決することのできる電気光学装置及び電子機器を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明の第１の形態によれば、基板の上層に積層され、光を発する発光層を有する発光素子と、発光素子を駆動する素子であって、基板と発光層との間に設けられ、アモルファスシリコン半導体層を有する駆動素子と、駆動素子と発光層との間に設けられ、アモルファスシリコン半導体層に入射する光を遮る第１の遮光層と、発光層の積層方向に対して少なくとも一部が略平行又は斜めに設けられ、駆動素子に入射する光を遮る第２の遮光層とを備えたことを特徴とする電気光学装置を提供する。
【００１０】
かかる構成では、発光層から発せられた光や当該電気光学装置の外部から入射した光であって、積層方向に対して垂直又は斜めの成分を有するものについても、第１の遮光層及び第２の遮光層で遮られる。したがって、かかる構成によれば、電気光学装置が当該成分を有する光を発する自発光素子を備える場合であっても、アモルファスシリコン半導体層に入射する光を遮ることができるため、駆動素子のリーク電流を低減させることができる。ひいては、電気光学装置の画質を向上させることができる。
【００１１】
ここで、発光層が発した光とは、発光層が発した光であって、電気光学装置を構成する他の層等において反射した光を含む。発光層とは、電位差等のエネルギーを与えることにより、自ら発光する自発光材料により構成された層を含む。また、発光層とは、当該積層方向及び当該積層方向に対して斜めの成分を有する光を発する材料により構成された層を含む。
【００１２】
当該電気光学装置は、駆動素子と第１の遮光層との間に設けられた層間絶縁層とアモルファスシリコン半導体層の周囲において層間絶縁層に設けられた第１の凹部とをさらに備え、第２の遮光層の少なくとも一部は、第１の凹部に設けられたことが好ましい。
【００１３】
かかる構成によれば、簡易な構成により積層方向に対して垂直又は斜めの成分を有する光を遮ることができるため、さらにリーク電流の少ない駆動素子を有する電気光学装置を提供することができる。
【００１４】
また、当該電気光学装置において、第１の遮光層と第２の遮光層は一体に設けられることが好ましい。
【００１５】
かかる構成によれば、簡易な構成で、積層方向に対して平行な成分、及び垂直又は斜めの成分を有する光の双方を効率よく遮ることができるため、さらにリーク電流の少ない駆動素子を有する電気光学装置を提供することができる。
【００１６】
また、当該電気光学装置は、アモルファスシリコン半導体層の周囲において、第１の遮光層と基板との間に設けられ、アモルファスシリコン半導体層に入射する光を遮る第３の遮光層をさらに備えることが好ましい。
【００１７】
かかる構成によれば、アモルファスシリコン半導体層に入射する、積層方向に対して垂直又は斜めの成分を有する光をさらに低減させることができる。したがって、かかる構成によれば、さらにリーク電流の少ない駆動素子を有する電気光学装置を提供することができる。
【００１８】
また、当該電気光学装置において、第３の遮光層は、積層方向において、アモルファスシリコン半導体層と略同じ高さ、又はアモルファスシリコン半導体層より基板に近い位置に設けられることが好ましい。
【００１９】
かかる構成によれば、積層方向と垂直な方向成分を有する光をさらに効率よく遮ることができるため、半導体層に入射する光をさらに低減させることができる。
【００２０】
また、当該電気光学装置において、駆動素子は、基板とアモルファスシリコン半導体層との間に設けられたゲート電極と、アモルファスシリコン半導体層とゲート電極との間に設けられたゲート絶縁層とをさらに有し、当該電気光学装置は、アモルファスシリコン半導体層の周囲においてゲート絶縁層に設けられた第２の凹部をさらに備え、第３の遮光層の少なくとも一部は、第２の凹部に設けられることが好ましい。
【００２１】
かかる構成によれば、簡易な構成で、積層方向に対して平行な成分、及び垂直又は斜めの成分を有する光の双方を効率よく遮ることができる。また、第３の遮光層をアモルファスシリコン半導体層から基板に向かう方向にさらに長く設けることができるため、アモルファスシリコン半導体層に入射する光をさらに低減させることができる。
【００２２】
また、当該電気光学装置において、駆動素子は、ソース電極及びドレイン電極を有する薄膜トランジスタであって、第３の遮光層は、ソース電極及びドレイン電極と同一の材料からなることが好ましい。
【００２３】
かかる構成によれば、ソース電極及びドレイン電極と第３の遮光層とを同一のプロセスにより形成することができる。したがって、かかる構成によれば、第３の遮光層を形成するプロセスを別途設ける必要がないため、安価な電気光学装置を提供することができる。
【００２４】
また、当該電気光学装置において、第１の凹部の底面は第３の遮光層により形成されており、第２の遮光層は、第１の凹部において第３の遮光層に接触していることが好ましい。
【００２５】
かかる構成では、第２の遮光層から連続して第３の遮光層が設けられることとなる。したがって、かかる構成によれば、アモルファスシリコン半導体層に入射される光をさらに低減させることができるため、さらにリーク電流の少ない駆動素子を有する電気光学装置を提供することができる。
【００２６】
また、当該電気光学装置は、第３の遮光層と基板との間に設けられた第４の遮光層をさらに備えることが好ましい。
【００２７】
かかる構成によれば、簡易な構成で、積層方向に対して平行な成分、及び垂直又は斜めの成分を有する光の双方を効率よく遮ることができる。また、第４の遮光層をアモルファスシリコン半導体層から基板に向かう方向にさらに長く設けることができるため、アモルファスシリコン半導体層に入射する光をさらに低減させることができる。また、第４の遮光層をアモルファスシリコン半導体層よりも基板に近い位置に設けた場合には、基板からアモルファスシリコン半導体層に向かう方向の成分を有する光を遮ることができるため、さらにリーク電流の少ない駆動素子を有する電気光学装置を提供することができる。
【００２８】
また、当該電気光学装置において、駆動素子は、基板とアモルファスシリコン半導体層との間に設けられたゲート電極をさらに有し、第４の遮光層は、ゲート電極と同一の材料からなることが好ましい。
【００２９】
かかる構成によれば、ゲート電極と第４の遮光層とを同一のプロセスにより形成することができる。したがって、かかる構成によれば、第４の遮光層を形成するプロセスを別途設ける必要がないため、安価な電気光学装置を提供することができる。
【００３０】
また、当該電気光学装置において、駆動素子は、アモルファスシリコン半導体層とゲート電極との間に設けられたゲート絶縁層をさらに有し、当該電気光学装置は、アモルファスシリコン半導体層の周囲においてゲート絶縁層に設けられた第２の凹部をさらに備え、第２の凹部の底面は第４の遮光層により形成されており、第３の遮光層は、第２の凹部において第４の遮光層に接触していることが好ましい。
【００３１】
かかる構成では、第３の遮光層から連続して第４の遮光層が設けられることとなる。したがって、かかる構成によれば、アモルファスシリコン半導体層に入射される光をさらに低減させることができるため、さらにリーク電流の少ない駆動素子を有する電気光学装置を提供することができる。
【００３２】
また、当該電気光学装置において、積層方向に対して略垂直な方向における第４の遮光層とアモルファスシリコン半導体層との距離は、略垂直な方向における第３の遮光層とアモルファスシリコン半導体層との距離より長いことが好ましい。
【００３３】
かかる構成によれば、アモルファスシリコン半導体層の周囲においてソース電極やドレイン電極等が設けられたことにより、第３の遮光層がアモルファスシリコン半導体層を隙間なく囲めない領域がある場合であっても、当該領域からアモルファスシリコン半導体層に入射する光を低減させることができる。
【００３４】
また、当該電気光学装置は、発光素子の発光に必要な電荷を蓄積する容量素子をさらに備え、駆動素子は、容量素子に接続されたことが好ましい。ここで、発光に必要な電荷とは、発光素子が発光した状態を所定の時間保持するために必要な電荷を含む。
【００３５】
かかる構成では、容量素子に電気的に接続された薄膜トランジスタのリーク電流を低減させることができるため、容量素子に蓄積された電荷のリーク量が低減する。したがって、かかる構成によれば、容量素子の面積を減らすことができるため、画素の開口率を大きくすることができる。また、かかる構成によれば、容量素子の電位の変化を抑えることもできる。したがって、電気光学装置の画質をさらに向上させることができる。
【００３６】
また、当該電気光学装置において、発光素子は、有機ＥＬ素子であることが好ましい。また、当該電気光学装置は、ボトムエミッション型であってもよく、また、トップエミッション型であってもよい。また、当該電気光学装置が大型ディスプレイに用いられる場合、当該電気光学装置はボトムエミッション型であることが好ましい。
【００３７】
本発明の第２の形態によれば、上記電気光学装置を備えたことを特徴とする電子機器を提供する。ここで、電子機器とは、本発明にかかる電気光学装置を備えた一定の機能を奏する機器一般をいい、その構成に特に限定はないが、例えば、上記電気光学装置を備えたコンピュータ装置一般、表示装置、携帯電話、ＰＨＳ、ＰＤＡ、電子手帳等、電気光学装置を必要とするあらゆる装置が含まれる。
【発明を実施するための最良の形態】
【００３８】
以下、図面を参照しつつ、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必須であるとは限らない。
【００３９】
図１は、本発明の電気光学装置の一例である表示装置１０の構成を示す図である。本実施形態においては、本発明を有機ＥＬ表示装置に適用した例について説明する。表示装置１０は、表示領域１５と、データ線ドライバ１１と、走査線ドライバ１２とを備えて構成される。
【００４０】
表示領域１５は、マトリクス状に配置された複数の画素を有して構成される。各画素は、データ線１６及び走査線１７に電気的に接続されており、データ線ドライバ１１及び走査線ドライバ１２は、データ線１６及び走査線１７の電位を制御することにより、各画素に設けられた有機ＥＬ素子２０の発光を制御する。
【００４１】
図２は、表示装置１０における各画素の構成を示す回路図である。また、図３は、図２に示す回路の平面レイアウト図である。図２に示すように、本実施形態の表示装置１０は、電流プログラム方式の画素回路構成を有する。
【００４２】
表示装置１０において各画素は、有機ＥＬ素子２０と、駆動素子の一例であるＴＦＴ（薄膜トランジスタ）３０、５０、及び７０と、容量素子４０とを有して構成される。ＴＦＴ３０、５０、及び７０は、半導体層からなるソース及びドレインと、半導体層や金属層等の導電層からなるゲートとを有する薄膜トランジスタである。また、本実施形態において、ＴＦＴ３０、５０、及び７０を構成する半導体層は、アモルファスシリコンからなる。有機ＥＬ素子２０は、発光素子の一例であって、一端がＴＦＴ７０のソースに電気的に接続されており、他端が接地されている。
【００４３】
ＴＦＴ３０は、ドレインが電源線１９及びＴＦＴ５０のドレインに電気的に接続されており、ソースがＴＦＴ７０のソース及び容量素子４０の一端に電気的に接続されている。また、ＴＦＴ３０は、ゲートがＴＦＴ５０のソース及び容量素子４０の他端に電気的に接続されている。
【００４４】
ＴＦＴ５０は、ドレインが電源線１９及びＴＦＴ３０のドレインに電気的に接続されており、ソースがＴＦＴ３０のゲート及び容量素子４０の他端に電気的に接続されている。また、ＴＦＴ５０は、ゲートが走査線１７に電気的に接続されており、走査線１７の電位に応じて、容量素子４０の他端と電源線１９とを電気的に接続するか否かを制御する。
【００４５】
ＴＦＴ７０は、ドレインがデータ線１６に電気的に接続されており、ソースが有機ＥＬ素子２０の一端及び容量素子４０の一端に電気的に接続されている。また、ＴＦＴ７０は、ゲートが走査線１７に電気的に接続されており、走査線１７の電位に応じて、有機ＥＬ素子２０の一端及び容量素子４０の一端とデータ線１６とを電気的に接続するか否かを制御する。
【００４６】
また、本実施形態においてＴＦＴ５０は、有機ＥＬ素子２０から発せされた光が当該ＴＦＴ５０に入射するのを抑えるべく、複数の遮光層により周囲が覆われている。ＴＦＴ５０は、アモルファスシリコン半導体層１１０（図４参照）の積層方向及び延在方向の両方において、その周囲が遮光層により覆われるのが望ましい。
【００４７】
その理由はＴＦＴ５０のオフ時の漏れ電流を低減して容量素子４０からの電荷漏れを防止するためである。漏れ電流を低減すれば、容量素子４０の面積を小さくして、ボトムエミッション型の開口率を大きくできるだけでなく、精度の高い階調再現性が得られる。発光素子がトランジスタのごく近傍にあるというだけではなく、従来技術に示されるような遮光では、微小の光漏れが微妙な画質変化を引き起こすので、遮光層の構造が多少複雑になっても本発明の実施形態を採る利益が大きい。
【００４８】
容量素子４０は、有機ＥＬ素子２０の発光に必要な電荷を蓄積する素子であって、一端がＴＦＴ３０のソース及び有機ＥＬ素子２０の一端に電気的に接続されており、他端がＴＦＴ５０のソースに電気的に接続されている。具体的には、容量素子４０は、蓄積した電荷によりＴＦＴ３０のゲートの電位を保持することにより、有機ＥＬ素子２０の発光輝度を制御する。
【００４９】
図４は、第１実施形態に係る各画素の、図３におけるＩ−Ｉ断面図である。各画素において、基板１４０の上層に有機ＥＬ素子２０が設けられており、基板１４０と有機ＥＬ素子２０との間にＴＦＴ５０が設けられている。また、各画素は、ＴＦＴ５０の近傍に設けられた第１の遮光層１２０、第２の遮光層１２２、第３の遮光層１２４、及び第４の遮光層１２６を有する。
【００５０】
ＴＦＴ５０は、基板１４０の上層に設けられたアモルファスシリコン半導体層１１０と、ゲート電極１１９（走査線１７）と、アモルファスシリコン半導体層１１０とゲート電極１１９との間に設けられたゲート絶縁層１５０を有する。また、アモルファスシリコン半導体層１１０は、高濃度に不純物がドーピングされたソース領域１１２及びドレイン領域１１４と、チャネル領域１１６とを有する。
【００５１】
本実施形態において、ＴＦＴ５０は、ボトムゲート型の構造を有する。すなわち、基板１４０とアモルファスシリコン半導体層１１０との間にゲート電極１１９が設けられている。また、ソース領域１１２及びドレイン領域１１４上には、それぞれソース電極１３６及びドレイン電極１３８が設けられている。ソース電極１３６及びドレイン電極１３８は同一の材料により形成されている。
【００５２】
有機ＥＬ素子２０は、陽極１６０と、陽極１６０の上層に設けられた陰極１７０と、陽極１６０と陰極１７０との間に設けられた発光層の一例である有機ＥＬ層１８０とを有する。本実施形態において、表示装置１０はボトムエミッション型であり、有機ＥＬ素子２０は、主に有機ＥＬ層１８０から基板１４０に向かう方向に光を発する。本実施形態では、表示装置１０において発光素子の一例として有機ＥＬ素子２０を用いているが、無機ＥＬ素子等の他の自発光素子を用いてもよい。
【００５３】
第１の遮光層１２０は、ＴＦＴ５０と有機ＥＬ素子２０との間に設けられており、アモルファスシリコン半導体層１１０に入射する、有機ＥＬ素子２０が発した光や外部から入射した光を遮る。具体的には、第１の遮光層１２０は、アモルファスシリコン半導体層１１０上に設けられた第１の層間絶縁層１４２上に、有機ＥＬ層１８０の積層方向（以下、「積層方向」とする）に対して略垂直、すなわち、有機ＥＬ層１８０の延在方向に対して略平行に設けられる。
【００５４】
第２の遮光層１２２は、積層方向に対して少なくとも一部が略平行又は斜めに設けられており、有機ＥＬ素子２０が発した光や外部から表示装置１０に入射した光がアモルファスシリコン半導体層１１０に入射するのを遮る。本実施形態では、ＴＦＴ５０と第１の遮光層１２０との間に第１の層間絶縁層１４２が設けられており、ＴＦＴ５０の周囲において第１の層間絶縁層１４２には第１の凹部１３２が設けられている。第１の凹部１３２は、側面及び底面を有しており、第２の遮光層１２２は、その一部が第一の凹部１３２の側面及び底面に設けられている。本実施形態において、第１の凹部１３２の側面は、積層方向に対して斜めに形成されているが、当該側面は、積層方向に対して略平行に形成されてもよい。
【００５５】
本実施形態によれば、有機ＥＬ層１８０から発せられた光等であって、積層方向に対して垂直又は斜めの成分を有するものについても、第１の遮光層１２０及び第２の遮光層１２２で遮られることとなる。特に、発光素子として有機ＥＬ素子２０を有する電気光学装置において、当該光は、液晶表示装置において発せられる光と比較して、当該垂直又は斜めの成分を多く有し、ＴＦＴ５０に入射しやすいため問題となる。したがって、有機ＥＬ素子２０を有する電気光学装置において、当該垂直又は斜めの成分を多く有する光を遮ることができる第２の遮光層１２２がきわめて重要となる。本実施形態によれば、第２の遮光層１２２を備えることにより、ＴＦＴ５０に入射される当該光を遮ることができるため、ＴＦＴ５０のリーク電流を低減させることができ、ひいては、電気光学装置の画質を向上させることができる。
【００５６】
また、本実施形態において第１の遮光層１２０及び第２の遮光層１２２は一体に形成されている。すなわち、第１の遮光層１２０は、第１の層間絶縁層１４２における積層方向に対して略垂直な領域に設けられており、第２の遮光層１２２は、第１の遮光層１２０から連続して第１の遮光層１２０の周囲に設けられている。
【００５７】
第３の遮光層１２４は、アモルファスシリコン半導体層１１０の周囲において、第１の遮光層１２０及び第２の遮光層１２２と基板１４０との間に設けられており、アモルファスシリコン半導体層１１０に入射する、有機ＥＬ素子２０が発した光や外部から入射した光を遮る。本実施形態では、アモルファスシリコン半導体層１１０と基板１４０との間にゲート絶縁層１５０が設けられており、アモルファスシリコン半導体層１１０の周囲においてゲート絶縁層１５０には第２の凹部１３４が設けられている。また、第２の凹部１３４には、アモルファスシリコン半導体層１１０上から延在してゲート絶縁層１５０が設けられており、第３の遮光層１２４は、第２の凹部１３４の外部から第２の凹部１３４に渡ってゲート絶縁層１５０上に設けられている。また、第３の遮光層１２４は、ソース電極１３６及びドレイン電極１３８と同一の材料により、同一の層に形成されるのが好ましい。
【００５８】
また、第３の遮光層１２４は、積層方向における基板１４０からの距離が、アモルファスシリコン半導体層１１０の基板１４０からの距離と略同じ、又は当該距離より短くなるように設けられることが好ましい。すなわち、第３の遮光層１２４は、積層方向において、アモルファスシリコン半導体層１１０より低い位置に設けられることが好ましい。
【００５９】
また、本実施形態において、第１の凹部１３２の底面は、第３の遮光層１２４により形成されている。すなわち、第１の層間絶縁層１４２は、第３の遮光層１２４上に設けられており、第１の凹部１３２は、第１の層間絶縁層１４２において、第３の遮光層１２４まで貫通して設けられた貫通孔である。そして、当該貫通孔及び第３の遮光層１２４により第１の凹部１３２が形成されており、第２の遮光層１２２は、第１の凹部１３２において、第３の遮光層１２４と接触している。ここで、第３の遮光層１２４における当該底面を形成する面の面積は、当該貫通孔の開口面積より大きい。
【００６０】
第４の遮光層１２６は、第３の遮光層１２４と基板１４０との間に設けられており、アモルファスシリコン半導体層１１０に入射する、有機ＥＬ素子２０が発した光や外部から入射した光を遮る。具体的には、第４の遮光層１２６は基板１４０上に設けられており、第４の遮光層１２６上に第２の凹部１３４が設けられている。第４の遮光層１２６は、第２の凹部１３４の底面を形成しており、第２の凹部１３４において第３の遮光層１２４と接触している。すなわち、第２の遮光層１２２、第３の遮光層１２４、及び第４の遮光層１２６は、積層方向において連続して設けられている。しかしながら、遮光層１２４を介さずに、直接第４の遮光層１２６が、第２の遮光層１２２に接触するように設けられてもよい。また、第４の遮光層１２６は、積層方向と略垂直な方向において、第３の遮光層１２４が設けられた領域からアモルファスシリコン半導体層１１０が設けられた領域まで渡って設けられてもよい。また、第４の遮光層１２６は、ゲート電極１１９と同一の材料により、同一の層に形成されるのが好ましい。
【００６１】
本実施形態では、容量素子４０に電気的に接続された薄膜トランジスタであるＴＦＴ５０の周囲にのみ遮光層を設けているが、他の薄膜トランジスタについても同様にその周囲に遮光層を設けてもよい。
【００６２】
図５は、図３におけるＴＦＴ５０が設けられた領域の拡大図（平面レイアウト図）である。ＴＦＴ５０の周囲には、アモルファスシリコン半導体層１１０に入射する、有機ＥＬ素子２０が発した光及び表示領域１５（図１参照）に入射する外部光を遮る第３の遮光層１２４が設けられている（図４参照）。また、ＴＦＴ５０及び第３の遮光層１２４の上層に、有機ＥＬ素子２０が設けられており、ＴＦＴ５０と有機ＥＬ素子２０との間に、第１の遮光層１２０及び第２の遮光層１２２が設けられている（図４参照）。
【００６３】
第３の遮光層１２４は、アモルファスシリコン半導体層１１０を囲むように複数設けられており、ゲート電極１１９は、複数の第３の遮光層１２４の間においてアモルファスシリコン半導体層１１０と交差して設けられている。具体的には、複数の第３の遮光層１２４が、アモルファスシリコン半導体層１１０を含む矩形領域を囲むように設けられており、当該矩形領域をゲート電極１１９が横切るように設けられている。すなわち、第３の遮光層１２４は、当該矩形領域を形成する各辺上に設けられている。
【００６４】
また、第３の遮光層１２４は、ゲート電極１１９の延在方向に延在する第１の領域１２４−１と、当該延在方向に対して略垂直な方向に第１の領域１２４−１から連続して設けられた第２の領域１２４−２とを有する。本実施形態において、第２の領域１２４−２は、対応する辺の一端から他端まで連続して設けられている。一方、第１の領域１２４−１は、対応する辺の一部に設けられている。そして、当該延在方向におけるアモルファスシリコン半導体層１１０と第１の領域１２４−２との距離ａは、当該略垂直な方向におけるアモルファスシリコン半導体層１１０と第２の領域１２４−１との距離ｂより長い。図５では、距離ａ、ｂ、ｃ、及びｄをアモルファスシリコン層のソース領域１１２を起点としているが、光感度が高い場合にはチャネル領域１１６を起点としても良い。
【００６５】
第１の遮光層１２０及び第２の遮光層１２２は、第３の遮光層１２４が囲む矩形領域より広い領域に渡って設けられている。また、ゲート電極１１９の延在方向におけるアモルファスシリコン半導体層１１０と第２の遮光層１２２（又は第１の遮光層１２０）の端部との距離ｃは、当該延在方向に対して略垂直な方向におけるアモルファスシリコン半導体層１１０と第２の遮光層１２２（又は第１の遮光層１２０）の端部との距離ｄより長い。
【００６６】
このように第２の遮光層１２２（又は第１の遮光層１２０）とアモルファスシリコン層１１０を適切な距離関係で配置することにより、ゲート電極１１９、ドレイン電極１３８、ソース電極１３６の各電極を引き出している部分の近傍において、第３の遮光膜１２４の隙間から侵入してアモルファスシリコン層１１０に到達する光を十分に低減できる。
【００６７】
図４を参照して、本実施形態に係る画素の製造方法について説明する。まず、基板１４０を用意する。基板１４０は、例えばガラス基板等の光を透過する基板であることが望ましい。
【００６８】
次に、基板１４０上にゲート電極１１９及び第４の遮光層１２６を形成する。まず、基板１４０上に、例えばチタン膜（Ｔｉ）及びアルミニウムと銅の合金膜（ＡｌＣｕ）の積層膜又はアルミニウムとネオジウムの合金膜ＡｌＮｄの単層膜を形成する。当該積層膜は、例えば、Ｔｉ膜を５０ｎｍ、ＡｌＣｕ膜を１００ｎｍ、さらにＴｉ膜を５０ｎｍを積層させた膜（Ｔｉ／ＡｌＣｕ／Ｔｉ）である。そして、当該積層膜を、所定の形状にエッチングすることにより、ゲート電極１１９及び第４の遮光層１２６を形成する。そして、ゲート電極１１９及び第４の遮光層１２６上に、例えばシリコン窒化膜（ＳｉＮｘ）等の絶縁膜（誘電膜）を、例えば４００ｎｍの厚さに成膜することにより、ゲート絶縁層１５０を形成する。
【００６９】
次に、アモルファスシリコン半導体層１１０を形成する。ゲート絶縁層１５０上に、アモルファスシリコン膜を、例えば５０ｎｍの厚さに成膜する。当該アモルファスシリコン膜において、ソース領域１１２及びドレイン領域１１４となる領域に、例えばリン（Ｐ）等の不純物をドーピングする。そして、当該アモルファスシリコン膜を所定の形状にエッチングすることにより、アモルファスシリコン半導体層１１０を形成する。
【００７０】
次に、アモルファスシリコン半導体層１１０が設けられた領域の周囲において、エッチングによりゲート絶縁層１５０に第２の凹部１３４を形成する。このとき、第２の凹部１３４は、第４の遮光層１２６をエッチングストッパとしてゲート絶縁層１５０を貫通するようにエッチングして形成されるのが好ましい。
【００７１】
次に、ソース電極１３６、ドレイン電極１３８、及び第３の遮光層１２４を形成する。まず、ゲート絶縁層１５０及びアモルファスシリコン半導体層１１０上に、例えばチタン膜（Ｔｉ）及びアルミニウムと銅の合金膜（ＡｌＣｕ）の積層膜を形成する。当該積層膜は、例えば、Ｔｉ膜を５０ｎｍ、ＡｌＣｕ膜を１００ｎｍ、さらにＴｉ膜を５０ｎｍを積層させた膜（Ｔｉ／ＡｌＣｕ／Ｔｉ）である。そして、当該積層膜を、所定の形状にエッチングすることにより、アモルファスシリコン半導体層１１０上を含む領域にソース電極１３６及びドレイン電極１３８を形成し、第２の凹部１３４を含む領域に第３の遮光層１２４を形成する。
【００７２】
次に、ゲート絶縁層１５０、ソース電極１３６、ドレイン電極１３８、アモルファスシリコン半導体層１１０、及び第３の遮光層１２４上に、例えばシリコン酸化膜等又はシリコン窒化膜の絶縁膜を、例えば６００ｎｍの厚さに成膜することにより、第１の層間絶縁層１４２を形成する。そして、第１の層間絶縁層１４２の第３の遮光層１２４が設けられた領域において、エッチングにより第１の層間絶縁層１４２に第１の凹部１３２を形成する。このとき、第１の凹部１３２は、第３の遮光層１２４をエッチングストッパとして第１の層間絶縁層１４２を貫通するようにエッチングして形成されるのが好ましい。
【００７３】
次に、第１の遮光層１２０及び第２の遮光層１２２を形成する。まず、例えばＴｉ膜を５０ｎｍ、ＡｌＣｕ膜を１００ｎｍ、さらにＴｉ膜を５０ｎｍを積層させた積層膜（Ｔｉ／ＡｌＣｕ／Ｔｉ）を、第１の層間絶縁層１４２及び第１の凹部１３２に成膜する。そして、当該積層膜を、所定の形状にエッチングすることにより、第１の層間絶縁層１４２及び第１の凹部１３２において、第１の遮光層１２０及び第２の遮光層１２２を形成する。
【００７４】
次に、第１の遮光層１２０及び第２の遮光層１２２、並びに第１の層間絶縁層１４２上に、第２の層間絶縁層１４４を形成する。第２の層間絶縁層１４４は、例えばアクリル樹脂膜等の絶縁膜を、例えば１．５から２．０μｍの厚さに成膜することにより形成される。
【００７５】
次に、有機ＥＬ素子２０を形成する。まず、第２の層間絶縁層１４４上に、例えばＩＴＯ膜等の光透過性を有する導電膜を、例えば５０ｎｍの厚さに成膜することにより、陽極１６０を形成する。そして、陽極１６０上に、有機ＥＬ材料を成膜して有機ＥＬ層１８０を形成した後、有機ＥＬ層１８０上に、例えばＣａやＡｌを積層した金属膜、又は電子注入層を敷いた上でのＩＴＯ膜等の光透過性を有する導電膜を、例えば５０ｎｍの厚さに成膜して、陰極１７０を形成することにより有機ＥＬ素子２０を形成する。有機ＥＬ材料は、低分子材料であってもよく、また、高分子材料であってもよい。
【００７６】
図６は、第２実施形態に係る各画素の、図３におけるＩ−Ｉ断面図である。以下において第１実施形態と異なる点を中心に第２実施形態の画素の構成について説明する。なお、第１実施形態と同一の符号を付した構成については、第１実施形態と同様の構成及び機能を有する。
【００７７】
本実施形態において、表示装置１０はトップエミッション型であり、有機ＥＬ素子２０は、主に基板１４０から有機ＥＬ層１８０に向かう方向に光を発する。すなわち、第２の層間絶縁層１４４上に、陰極１７０が設けられており、有機ＥＬ層１８０上に陽極１６０が設けられている。
【００７８】
本実施形態において、各画素は、基板１４０とアモルファスシリコン半導体層１１０との間に設けられた第４の遮光層１２６（図４参照）を有しない。本実施形態のように、表示装置１０がトップエミッション型である場合や、アモルファスシリコン半導体層１１０におけるゲート電極１１９が設けられた面から入射する光の量が少ない場合には、第４の遮光層１２６を設けなくてもよい。
【００７９】
また、本実施形態において、各画素は、アモルファスシリコン半導体層１１０の周囲において第２の層間絶縁層１４４に設けられた第２の凹部１３４（図４参照）を有しない。本実施形態のようにアモルファスシリコン半導体層１１０の側方から入射する光の量が少ない場合には、第２の凹部１３４も設けなくてもよい。
【００８０】
アモルファスシリコン半導体で作成されたトランジスタは光照射によるオフ電流の増加が大きいことは知られるが、本発明によれば発光素子がトランジスタのごく近傍にあっても入射する光をほぼ完全に防ぐことができる。さらに、容量素子４０の面積を小さくして、ボトムエミッション型の開口率を大きくできるだけでなく、精度の高い階調再現性が得られるという効果がある。
【００８１】
図７は、本発明の電子機器の一例であるパーソナルコンピュータ１０００の構成を示す斜視図である。図７において、パーソナルコンピュータ１０００は、表示パネル１００２と、キーボード１００４を有する本体部１００６とを備えて構成されている。当該パーソナルコンピュータ１０００の表示パネル１００２において、本発明の電気光学装置が利用されている。
【００８２】
上記発明の実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００８３】
【図１】本発明の電気光学装置の一例である表示装置１０の構成を示す図である。
【図２】表示装置１０における各画素の構成を示す回路図である。
【図３】図２に示す回路の平面レイアウト図である。
【図４】第１実施形態に係る各画素の、図３におけるＩ−Ｉ断面図である。
【図５】図３におけるＴＦＴ５０が設けられた領域の拡大図（平面レイアウト図）である。
【図６】第２実施形態に係る各画素の、図３におけるＩ−Ｉ断面図である。
【図７】本発明の電子機器の一例であるパーソナルコンピュータ１０００の構成を示す斜視図である。
【符号の説明】
【００８４】
１１・・・データ線ドライバ、１２・・・走査線ドライバ、１５・・・表示領域、１６・・・データ線、１７・・・第１の走査線、１８・・・第２の走査線、１９・・・電源線、２０・・・素子、４０・・・容量素子、１１０・・・アモルファスシリコン半導体層、１１２・・・ソース領域、１１４・・・ドレイン領域、１１６・・・チャネル領域、１１９・・・ゲート電極、１２０・・・第１の遮光層、１２２・・・第２の遮光層、１２４・・・第３の遮光層、１２６・・・第４の遮光層、１３２・・・第１の凹部、１３４・・・第２の凹部、１３６・・・ソース電極、１３８・・・ドレイン電極、１４０・・・基板、１４２・・・第１の層間絶縁層、１４４・・・第２の層間絶縁層、１５０・・・ゲート絶縁層、１６０・・・陽極、１７０・・・陰極、１８０・・・有機ＥＬ層
【図１】
2005215649.tif 000003
【図２】
2005215649.tif 000004
【図３】
2005215649.tif 000005
【図４】
2005215649.tif 000006
【図５】
2005215649.tif 000007
【図６】
2005215649.tif 000008
【図７】
2005215649.tif 000009