(57)【要約】【課題】本発明は、ＣＭＰ工程において膜の破壊や剥離が発生することのない、下地基板との高い接着強度（密着性）と低誘電率化とを両立させた低誘電率薄膜およびそれを有する半導体デバイスを提供することを目的とする。【解決手段】本発明の低誘電率薄膜は、炭素（Ｃ、カーボン）を含有した窒化硼素（ＢＮ、ボロンナイトライド）からなる薄膜であって、炭素の含有量が５ｍｏｌ％以上２０ｍｏｌ％以下であることを特徴としている。【選択図】        図１
2005005584.tif 000002
【特許請求の範囲】
【請求項１】
炭素を含有した窒化硼素からなる薄膜であって、炭素の含有量が５ｍｏｌ％以上２０ｍｏｌ％以下であることを特徴とする低誘電率薄膜。
【請求項２】
炭素を含有した窒化硼素が、アモルファス、微結晶体または結晶体のいずれかの構造を有していることを特徴とする、請求項１記載の低誘電率薄膜。
【請求項３】
誘電率が、１．５〜３の範囲であることを特徴とする、請求項１記載の低誘電率薄膜。
【請求項４】
電気特性が、絶縁性であることを特徴とする、請求項１記載の低誘電率薄膜。
【請求項５】
請求項１記載の低誘電率薄膜を有する半導体デバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、低誘電率薄膜およびそれを有する半導体デバイスに関するものである。
【０００２】
【従来の技術】
昨今、半導体の製造プロセスにおいて、半導体素子の高集積化ならびに高速化を達成するために、配線総数は増加し多層化が進められている。このような半導体素子の動作スピードは、トランジスタ等の素子自体による信号遅延と配線による信号遅延との和によって決まる。特に、各素子の微細化に伴って配線による信号遅延の増大が顕著となり、これをどのようにして低減させるかが大きな問題となっている。
【０００３】
このような配線による信号遅延は、配線材料自体の比抵抗と配線間の容量の積によって決まることが多い。このため、配線による信号遅延を低減させるためには２つのアプローチがあり、その１つは配線材料として用いられる素材の改良であり、もう１つは半導体素子中の絶縁膜材料として用いられる素材の改良である。
【０００４】
たとえば、上記２つのアプローチにおいて前者の配線材料の改良としては、従来用いられてきたＡｌ合金系の材料に代えて、これより低抵抗な銅を配線材料に適用することが検討されている。
【０００５】
一方、上記２つのアプローチにおいて後者の絶縁膜材料の改良としては、誘電率を下げた材料の採用が検討されている。このような絶縁膜としては、誘電率が３．４程度のテトラエトキシシラン（ＴＥＯＳ）系のものが主に用いられてきたが（特許文献１）、高速化に対応するために誘電率が２前後の膜の開発が今後の半導体デバイスの高速動作のための必須の要因となっている。
【０００６】
このような状況の下、絶縁膜において誘電率を下げる手法としては、たとえば膜内に微小な気泡を含有させる方法が挙げられる。しかし、気泡の含有は膜の機械的強度のうち、特にヤング率や硬度の低下を招き、半導体プロセスの中のたとえば化学機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ−Ｐｏｌｉｓｈｉｎｇ）工程やワイヤーボンディング工程において膜の破壊が起こるという問題が発生している。
【０００７】
さらに、上記手法によると誘電率の低下に伴って絶縁膜と下地基板との接着強度（密着性）が低下し、特にＣＭＰ工程において膜が剥がれるという不良の発生が問題となっている。特に、銅と低誘電率の絶縁膜とを組み合わせて用いた配線構造の作製プロセスでは、ダマシン法と呼ばれるＣＭＰ工程の採用が必須であることから、この工程での膜剥がれや膜の破壊という問題を回避することが必要とされている。
【０００８】
以下、このような銅配線の作製プロセスについて簡単に述べる。このプロセスでは、絶縁膜に配線パターンとなる溝を先にドライエッチングにより形成しておき、銅をスパッタリング法と電気メッキ法などにより絶縁膜を含むウエハ全面に成膜して溝内に銅を埋め込んだ後、溝部分の銅のみを残して余分な銅をＣＭＰ工程で除去するものである。
【０００９】
このようなＣＭＰ工程では、被研磨物である銅により成膜されているウエハを研磨装置のヘッドに吸着・固定させ、次いでこれを発泡ポリウレタン材である研磨パッドに任意の荷重で押し当てて、スラリーと呼ばれる研磨液を滴下しながらウエハと研磨パッドの両者を回転させ、スラリー内のアルミナなどの砥粒によるメカニカル作用とＣｕ表面をエッチングあるいは銅錯体層に改質する等のケミカル作用の両作用を利用して、被研磨物である銅を研磨除去するものである。
【００１０】
このＣＭＰ工程では、上記のようにウエハと研磨パッドを押し当ててかつ両者を回転させるため、これら両者の物理的な摩擦作用により下地の絶縁膜に対して膜を剥離させるようなせん断力が常に加わっている。
【００１１】
誘電率を低下させる手法を講じていない従来のＴＥＯＳ系の絶縁膜であれば、下地基板との接着強度（密着性）および機械的強度が高かったため、ＣＭＰ工程での膜の剥離という問題はなかった。しかし、誘電率を低下させる手法を講じた絶縁膜を用いると、上述のように接着強度が特に弱く、ＣＭＰ工程時に膜剥がれが発生し、デバイス不良を発生させるという問題があった。
【００１２】
なお、フッ素を含んだシリコン酸化膜の剥離の問題を解決する手法が提案されているが（特許文献１）、これは誘電率を低下させたＴＥＯＳ系絶縁膜の剥離を解決したものではない。
【００１３】
【特許文献１】
特開２００１−８５５１７号公報
【００１４】
【発明が解決しようとする課題】
本発明は、このような現状に鑑みてなされたものであってその目的とするところは、ＣＭＰ工程において膜の破壊や剥離が発生することのない、下地基板との高い接着強度（密着性）と低誘電率化とを両立させた低誘電率薄膜およびそれを有する半導体デバイスを提供することにある。
【００１５】
【課題を解決するための手段】
本発明の低誘電率薄膜は、炭素（Ｃ、カーボン）を含有した窒化硼素（ＢＮ、ボロンナイトライド）からなる薄膜であって、炭素の含有量が５ｍｏｌ％以上２０ｍｏｌ％以下であることを特徴としている。
【００１６】
【発明の実施の形態】
本発明の低誘電率薄膜は、従来公知の薄膜製造法を利用することにより作製することができ、特にその作製方法が限定されるものではない。たとえば、ＲＦ（高周波）熱プラズマＣＶＤ法により製造する場合、成膜時の諸条件は常法によることができ、ガス種としては、Ｎ２、ＢＣｌ３、Ｈ２、ＣＨ４等を使用することができる。なお、このようなガス種は、今例示したもののみに限られるものではなく、窒素源、硼素源および炭素源用の従来公知のガス種であれば特に限定することなくいずれのものも用いることができ、またＨ２のような他のガス種を含んでいても差し支えない。
【００１７】
本発明の低誘電率薄膜は、炭素を含有した窒化硼素からなるものであるが、炭素の含有量は、５ｍｏｌ％以上２０ｍｏｌ％以下とすることが好ましく、さらに好ましくは１０ｍｏｌ％以上１８ｍｏｌ％以下とすることが好適である。炭素の含有量が２０ｍｏｌ％を超えると、半導体ウエハ等の下地基板との接着強度（密着性）が低下してしまい前述のＣＭＰ工程において剥離の問題が生じるからであり、また、炭素の含有量が５ｍｏｌ％未満になると低誘電率の実現が困難となる場合があるからである。なお、該低誘電率薄膜が、炭素および窒化硼素以外に不純物等の第三成分を含有している場合には、炭素の含有量はそのような第三成分を除外して決定するものとする。
【００１８】
このような炭素の含有量は、低誘電率薄膜を作製する時の前記ガス種のうち、ＣＨ４等の炭素源となるガス種の流量を制御することにより調節することができる。
【００１９】
また、本発明の低誘電率薄膜は、炭素を含有した窒化硼素がアモルファス、微結晶体または結晶体のいずれかの構造を有しているものとすることができる。このような構造は、薄膜作製時の条件や成膜後の熱処理などにより調節することが可能である。
【００２０】
また、本発明の低誘電率薄膜は、誘電率を１．５〜３の範囲とすることが好ましく、さらに好ましくは１．５〜２．０の範囲とすることが好適である。配線による信号遅延を防止するためである。なお、低誘電率薄膜の作製条件にもよるが、誘電率が１．５となる場合の炭素の含有量は、大略１５〜２０ｍｏｌ％であり、誘電率が３となる場合の炭素の含有量は、大略５〜１０ｍｏｌ％である。このように炭素の含有量と誘電率との関係は概ね相関関係にある。
【００２１】
また、本発明の低誘電率薄膜は、電気特性が絶縁性であることが好ましい。絶縁膜として好適化するためである。
【００２２】
また、本発明の半導体デバイスは、上記の低誘電率薄膜を有するものである。このような低誘電率薄膜は、好適な絶縁膜となり得る。
【００２３】
ここで、半導体デバイスには、バイポーラ型、ＭＯＳ型、ＣＭＯＳ型等のトランジスタ、ｎｐｎｐ接合等のサイリスタ、ｎｐ接合等の発光ダイオード、ｎｐ接合等のフォトダイオード、ｎｐ接合等の太陽電池、活性層の両側をｐ型およびｎ型の半導体で積層した構造等のレーザ等、従来公知のものがいずれも含まれる。
【００２４】
【実施例】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
【００２５】
＜実施例１＞
本発明の低誘電率薄膜を、ＲＦ熱プラズマＣＶＤ法により作製した。具体的には、図１に示すように、Ｓｉ基板等の基板１上にＲＦ熱プラズマＣＶＤ法により低誘電率薄膜２を作製（成膜）した。なお、この低誘電率薄膜２上には、配線パターン（溝）が形成されており、銅等の配線材料３がその全面に電気めっき法等により形成される。そして、この配線材料３は、後述のようにダマシン法と呼ばれるＣＭＰ工程により配線部分以外の不要部分が取除かれ、図２のような構造となる（図２において、図１と同じ参照番号は図１の相当部分を示す）。
【００２６】
ここで、上記ＲＦ熱プラズマＣＶＤ法による低誘電率薄膜作製（成膜）時の基本条件としては、Ｓｉ基板温度を３９０℃とし、ガス種はＮ２、ＢＣｌ３、Ｈ２、ＣＨ４を流し、成膜時の圧力を０．６６７×１０２Ｐａ（０．５Ｔｏｒｒ）として成膜した。その他の詳細な成膜条件を以下の表１に示す。
【００２７】
【表１】
2005005584.tif 000003
【００２８】
続いて、このように成膜した基板をアニール処理した。該処理条件としては、Ｎ２雰囲気（大気圧）、４００℃で１５分行なった。
【００２９】
また、このように成膜された炭素を含有した窒化硼素からなる低誘電率薄膜について、その上に銅等の配線材料を形成する前に、誘電率、炭素含有量、膜構造および電気特性を測定するとともにテープテストを実施した。
【００３０】
すなわち、上記条件で成膜した低誘電率薄膜の誘電率は、１．９〜２．２の範囲であり、非常に誘電率の低い膜であった。
【００３１】
また、上記で作製された低誘電率薄膜の炭素の含有量は、ＸＰＳ（Ｘ−ｒａｙＰｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：エックス線光電子分光法）分析のボンド結合量解析の結果、上記ガス種のうちＣＨ４の流量以外を一定として（膜厚は２００ｎｍに統一）、ＣＨ４の流量を０．０２ｓｃｃｍ（標準状態における１分間に０．０２ｃｍ３の流量）としたとき５ｍｏｌ％（誘電率３．０）であり、同０．１ｓｃｃｍでは１５ｍｏｌ％（誘電率２．１）、同０．１５ｓｃｃｍでは２０ｍｏｌ％（誘電率１．９）であることがわかった。なお、ＣＨ４の流量を増大させ、炭素含有量が２５ｍｏｌ％以上となるものは比較例として作製したものである。
【００３２】
また、上記で作製された低誘電率薄膜の膜構造は、電子線回折分析の結果、いずれもアモルファス状であることを確認した。また電気特性は、通常の半導体配線の層間耐圧値より高く、リーク電流値は低い値を示し、絶縁性に関しては半導体素子として十分な特性を示した。このため、上記で作成された低誘電率薄膜は、半導体デバイスの絶縁膜として使用することができ、十分な絶縁性を有することにより、好適な低誘電率薄膜を有する半導体デバイスとなる。
【００３３】
さらに、上記のようにして作製された低誘電率薄膜について、基板との接着強度（密着性）を評価するために、テープテストにより膜の剥離の有無を調べた。
【００３４】
テープテストとは、接着強度が９５０ｇ／ｃｍ２のテープを基板上の低誘電率薄膜に密着・接着させた後、テープ端面を持ち上げて基板からテープを引き剥がし、該低誘電率薄膜がそのまま基板に残っているか、あるいはテープ側に接着しているかを目視により判定する試験方法である。その結果を以下の表２に示す。
【００３５】
また、上記テープテストは、基板として直接Ｓｉ基板上に成膜したものだけでなく、上記と同じ条件で熱酸化膜（膜厚１００ｎｍ）およびＳｉＯＣ膜（炭素を含むシリコン酸化膜、膜厚５００ｎｍ）上に該低誘電率薄膜を成膜（膜厚は２００ｎｍに統一）したものについても行なった。同じくその結果を以下の表２に示す。
【００３６】
【表２】
2005005584.tif 000004
【００３７】
表２中、上記テープテストにおいて剥離しなかったサンプルは「○」とし、テープに低誘電率薄膜が付着し基板から剥離したサンプルは「×」として評価した。空欄はテストしていない構造である。
【００３８】
表２より明らかな通り、炭素の含有量が５ｍｏｌ％および１５ｍｏｌ％の場合、基板の違いを問わず膜の剥離は発生せず、また炭素の含有量が２０ｍｏｌ％の場合、テープテストを行なったＳｉ基板について膜の剥離は発生しなかった。これに対して、比較例である炭素の含有量が２５ｍｏｌ％の低誘電率薄膜では、テープテストを行なったＳｉ基板について膜の剥離が発生したとともに、炭素の含有量が３０ｍｏｌ％のものについては、テープテストを行なった全ての基板において剥離が発生した。
【００３９】
以上の結果から、炭素含有量が２０ｍｏｌ％以下の低誘電率薄膜であれば、下地基板の種類によらず、良好な接着強度（密着性）が得られることが明らかである。
【００４０】
なお、ＣＭＰ工程での剥離の有無と今回行なったテープテストでの剥離の有無とは相関関係にあり、今回のテープテストで剥離しないものについてはダマシン法のＣＭＰ工程でも剥離は起こらないものとなる。たとえば、基板１として実際の８インチウエハを用いて、このテープテストで剥離しなかった低誘電率薄膜２表面に配線材料３であるＣｕ膜を５００ｎｍ成膜して（図１）、Ｃｕ−ＣＭＰ（ウエハと定盤の回転数は５０ｒｐｍで、荷重は２．２ＰＳＩ）を行ない３００ｎｍ研磨しても（図２）、Ｃｕ膜および低誘電率薄膜の剥離は発生しなかった。
【００４１】
よって、実際にダマシン法と呼ばれる配線の作製プロセスでは前述の通りＣＭＰ工程が必要となるが、今回のテープテストの結果からこのＣＭＰ工程において膜の剥離を抑制するためには、低誘電率薄膜の炭素含有量を制御して２０ｍｏｌ％以下にすることが有用であることが理解される。
【００４２】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００４３】
【発明の効果】
本発明の低誘電率薄膜は、炭素を含有した窒化硼素からなる薄膜であって、炭素の含有量が５ｍｏｌ％以上２０ｍｏｌ％以下であることから、基板との接着強度（密着性）に優れたものとなる。このため、この種の薄膜に要求される低誘電率化と接着強度の向上とを両立させることが可能となった。よって、本発明の低誘電率薄膜を有する半導体デバイスは、ＣＭＰ工程において膜が破壊したり剥離することがなく不良品の発生を低下させることが可能である。
【図面の簡単な説明】
【図１】基板上の低誘電率薄膜上に配線材料を形成した構成の概略断面図である。
【図２】ＣＭＰ工程で配線材料の不要部分を取除いた構成の概略断面図である。
【符号の説明】
１  基板、２  低誘電率薄膜、３  配線材料。
【図１】
2005005584.tif 000005
【図２】
2005005584.tif 000006