(57)【要約】【課題】  メモリカードの組み立て後に不揮発性メモリのテストを短時間で行うことができる不揮発性メモリカードおよびそのテスト方法を実現する。【解決手段】  本発明の不揮発性メモリカードは、電気的に書き換え可能な不揮発性メモリセルが行および列方向に繰り返し配置されたセルアレイを有するＮＡＮＤ型ＥＥＰＲＯＭ１１と、ＮＡＮＤ型ＥＥＰＲＯＭ１１の所定のアドレスに格納されたテスト情報１８と、テスト情報１８に基づいて、ＮＡＮＤ型ＥＥＰＲＯＭ１１をテストするコントローラ１２を有する。【選択図】  図１
2005284839.tif 000002
【特許請求の範囲】
【請求項１】
電気的に書き換え可能な不揮発性メモリセルが行および列方向に繰り返し配置されたセルアレイを有する不揮発性メモリと、
前記不揮発性メモリの所定のアドレスに格納されたテスト情報と、
前記不揮発性メモリセルを前記テスト情報に基づいてテストするコントローラを有することを特徴とする不揮発性メモリカード。
【請求項２】
前記テスト情報は、
前記コントローラが前記不揮発性メモリセルをテストするためのコマンドリストであって、
前記コントローラは、
前記不揮発性メモリを制御するための実行可能なサブルーチンを格納した記憶手段と、
前記不揮発性メモリセルをテストするための実行可能なプログラムを前記コマンドリストおよび前記サブルーチンに基づいて構築し、当該プログラムを実行する制御手段を有することを特徴とする請求項１に記載の不揮発性メモリカード。
【請求項３】
前記コントローラは、
電源投入直後に、前記不揮発性メモリセルの前記テストを実行することを特徴とする請求項１に記載の不揮発性メモリカード。
【請求項４】
前記コントローラは、
前記不揮発性メモリセルの前記テスト終了後に、当該テスト結果をテストログとして前記不揮発性メモリの所定のアドレスに格納することを特徴とする請求項１に記載の不揮発性メモリカード。
【請求項５】
電気的に書き換え可能な不揮発性メモリセルが行および列方向に繰り返し配置されたセルアレイを有する不揮発性メモリ、および前記不揮発性メモリを制御するコントローラを備えた不揮発性メモリカードのテスト方法であって、
前記不揮発性メモリセルをテストするためのテスト情報が、前記コントローラによって前記不揮発性メモリの所定のアドレスへ格納されるテスト情報書き込みステップと、
前記コントローラが前記不揮発性メモリセルを前記テスト情報に基づいてテストする実行ステップと、
前記コントローラが前記実行ステップにおける前記テストの結果をテストログとして前記不揮発性メモリの所定のアドレスへ格納するテストログ書き込みステップと、
前記実行ステップの前記テストにおける前記不揮発性メモリセルの致命的エラーの有無が、前記コントローラによって読み出される前記テストログに基づいて判定されるテストログ判定ステップを有することを特徴とする不揮発性メモリカードのテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的に書き換え可能な不揮発性メモリセルを用いた不揮発性メモリカードおよびそのテスト方法に関する。
【背景技術】
【０００２】
近年、不揮発性メモリを使用したメモリカードが、デジタルカメラを始めとする各種携帯情報端末等の記憶媒体（例えば、特許文献１を参照。）として使用されている。
【０００３】
これらのメモリカードは主に不揮発性メモリと不揮発性メモリを制御するコントローラから構成されており、従来、この不揮発性メモリには、ＴＳＯＰ（ Thin Small Outline Package ）等のパッケージに収められたものが使用されていた。
【０００４】
パッケージ品は、ウエハ状態での簡単なテスト後にパッケージに組み込まれ、詳細な製品テスト、ストレス試験（いわゆるＢｕｒｎ−Ｉｎ試験）等を経て、良好な信頼性が保証されている。したがって、カード状態にアッセンブリされた後のテストは、基本的に、コントローラを含めて電気的な接続が正常に行われているかの簡単な試験と、不揮発性メモリの初期化（フォーマット）程度で問題はなかった。
【０００５】
一方、最近、メモリカードの小型化や薄型化の要求が高まり、これに伴い、パッケージ品の厚み（およそ１ｍｍ厚）がメモリカードを作る上での障害となってきていた。これを回避するため、不揮発性メモリにパッケージングされていないベアチップを使用することが考えられる。ベアチップは、厚みが２００ｕｍ程度であるので、ＴＳＯＰ品に比べメモリカードの薄型化が容易である。
【０００６】
しかしながら、ベアチップの使用に際しては、次のような問題があった。すなわち、ベアチップのテストはウエハ状態での簡単なものであり、ＴＳＯＰ品のような詳細な試験やストレス試験が行われていない。実際、コントローラを搭載したメモリカードの不揮発性メモリを試験するには、コントローラを経由して不揮発性メモリにアクセスする必要がある。このため、不揮発性メモリのパッケージ品に比べ、遅いサイクルタイムで不揮発性メモリにアクセスしなければならず、テスト時間が非常に長くなっていた。また、メモリカードの種類によっては１ビットのシリアルインターフェースのものもあり、この場合には、さらに、時間がかかることとなる。
【０００７】
さらに、現在ではメモリカードの種類も非常に多いため、それぞれに対応した試験設備の導入には多額のコストがかかるという問題もあった。
【特許文献１】特開平１１−５３２４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記問題点を解決するためになされたもので、メモリカードの組み立て後に不揮発性メモリのテストを短時間で行うことができる不揮発性メモリカードおよびそのテスト方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、電気的に書き換え可能な不揮発性メモリセルが行および列方向に繰り返し配置されたセルアレイを有する不揮発性メモリと、前記不揮発性メモリの所定のアドレスに格納されたテスト情報と、前記不揮発性メモリセルを前記テスト情報に基づいてテストするコントローラを有することを特徴とする不揮発性メモリカードが提供される。
【００１０】
本発明の別の一態様によれば、電気的に書き換え可能な不揮発性メモリセルが行および列方向に繰り返し配置されたセルアレイを有する不揮発性メモリ、および前記不揮発性メモリを制御するコントローラを備えた不揮発性メモリカードのテスト方法であって、前記不揮発性メモリセルをテストするためのテスト情報が、前記コントローラによって前記不揮発性メモリの所定のアドレスへ格納されるテスト情報書き込みステップと、前記コントローラが前記不揮発性メモリセルを前記テスト情報に基づいてテストする実行ステップと、前記コントローラが前記実行ステップにおける前記テストの結果をテストログとして前記不揮発性メモリの所定のアドレスへ格納するテストログ書き込みステップと、前記実行ステップの前記テストにおける前記不揮発性メモリセルの致命的エラーの有無が、前記コントローラによって読み出される前記テストログに基づいて判定されるテストログ判定ステップを有することを特徴とする不揮発性メモリカードのテスト方法が提供される。
【発明の効果】
【００１１】
本発明によれば、メモリカードのコントローラが不揮発性メモリに格納されているテスト情報をもとに不揮発性メモリをテストするので、メモリカードの組み立て後に不揮発性メモリのテストを短時間で行うことができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照しながら、本発明の実施例を説明する。
【実施例】
【００１３】
図１は、本発明の実施例に係わる不揮発性メモリカードを示す回路ブロック図である。ここでは、主に、電気的に書き換え可能な不揮発性メモリ１１（以下、「ＮＡＮＤ型ＥＥＰＲＯＭ１１」という。）のテストにかかわる部分を示した。
【００１４】
本発明の実施例に係わる不揮発性メモリカードは、ホストコンピュータ（図示していない。）からのデータを記憶するＮＡＮＤ型ＥＥＰＲＯＭ１１、およびそれを制御するコントローラ１２を備えている。
【００１５】
これらは、それぞれ接続端子を有するベアチップのままで不揮発性メモリカードに実装され、それらの接続端子間は金属配線で電気的に接続されている。
【００１６】
コントローラ１２は、ホストコンピュータと接続されるホストインターフェース１３、ＮＡＮＤ型ＥＥＰＲＯＭ１１と接続されるメモリインターフェース１４、メモリインターフェース１４を介してＮＡＮＤ型ＥＥＰＲＯＭ１１を制御するＣＰＵ１７、ＣＰＵ１７の基本的な動作を規定するサブルーチンプログラム（ファームウェア）を格納したＲＯＭ１５、およびＣＰＵ１７のワーク領域用メモリであるＲＡＭ１６を備えている。
【００１７】
これらの回路ブロックは、データバス、アドレスバス、制御バスなどからなるコントローラ１２の内部バスにそれぞれ接続されている。
【００１８】
ＣＰＵ１７は、ホストインターフェース１３を介して、ホストコンピュータからコマンド、データなどを受信し、そのコマンドに基づいて、メモリインターフェース１４を介してＮＡＮＤ型ＥＥＰＲＯＭ１１へ受信したデータを書き込み、また、逆に、ＮＡＮＤ型ＥＥＰＲＯＭ１１からのデータをホストコンピュータへ出力する。
【００１９】
ＮＡＮＤ型ＥＥＰＲＯＭ１１は、隣接するメモリセル同士がドレインとソースを共有する形で直列接続されたＮＡＮＤユニットから構成され、その直列接続の一端はセレクトゲートを介してビット線に、他端はもう一つのセレクトゲートを介してソース線に接続されている。
【００２０】
ＮＡＮＤユニットはワード線方向（行方向）に繰り返し配置され、ＮＡＮＤ型ＥＥＰＲＯＭ１１の書き込みおよび読み出しの基本単位であるＰａｇｅを構成している。１Ｐａｇｅのデータは５２８バイトである。このうち５１２バイトがホストコンピュータからのデータを記憶するユーザデータ領域であり、残りの１６バイトが冗長領域である。
【００２１】
冗長領域には、ユーザデータ領域のデータに対するエラー訂正用符合（ＥＣＣ）、そのＰａｇｅの論理アドレス、およびＢｌｏｃｋの良否を示すフラグなどが格納される。
【００２２】
ビット線とソース線に挟まれたＰａｇｅの集合体がＢｌｏｃｋを構成し、１Ｂｌｏｃｋは１６Ｐａｇｅである。ＮＡＮＤ型ＥＥＰＲＯＭ１１のデータ消去は、このＢｌｏｃｋ単位で行われる。
【００２３】
ＮＡＮＤ型ＥＥＰＲＯＭ１１には、Ｂｌｏｃｋを単位とするメモリセルテストを行うためのテスト情報１８、およびそのテスト結果であるテストログ１９が格納される。
【００２４】
テスト情報１８は、メモリセルテストを具体的に実施するためのコマンド列からなり、各コマンドは、ＲＯＭ１５に納められたファームウェアを利用してＣＰＵ１７によって実行される。
【００２５】
図２は、本発明の実施例に係わる不揮発性メモリカードのテスト情報１８におけるコマンドの構成を示すイメージ図である。
【００２６】
本発明の実施例に係わる不揮発性メモリカードのテスト情報１８におけるコマンドは、２バイトのＬａｂｅｌ２１、６バイトのＭｅｎｕ２２、４バイトのＰａｔｔｅｒｎ２３、および４バイトのＣｏｕｎｔｅｒ２４で構成されている。
【００２７】
Ｌａｂｅｌ２１は、Ｍｅｎｕ２２の処理を繰り返し実行するためのインデックス番号である。
【００２８】
Ｍｅｎｕ２２は、ＮＡＮＤ型ＥＥＰＲＯＭ１１に対する基本的な動作モードであり、その具体的な処理内容はＲＯＭ１５にファームウェアとして格納されている。例えば、ファームウェアには、Ｐａｇｅ−Ｗｒｉｔｅ、Ｐａｇｅ−Ｒｅａｄ、Ｂｌｏｃｋ−Ｅｒａｓｅ、Ａｄｄｒｅｓｓ−Ｉｎｐｕｔ、Ｇｏ−ｔｏなどのサブルーチンが用意されている。
【００２９】
Ｐａｇｅ−Ｗｒｉｔｅは、ＮＡＮＤ型ＥＥＰＲＯＭ１１に対しＰａｇｅ単位のデータ書き込みを実行するコマンドである。書き込み動作の実行後には、次のコマンドが対象とするＰａｇｅアドレスをＣｏｕｎｔｅｒ２４で指定された数だけインクリメントする。
【００３０】
Ｐａｇｅ−Ｒｅａｄは、ＮＡＮＤ型ＥＥＰＲＯＭ１１に対しＰａｇｅ単位のデータ読み出しを実行するコマンドである。読み出し動作の実行後には、次のコマンドが対象とするＰａｇｅアドレスをＣｏｕｎｔｅｒ２４で指定された数だけインクリメントする。
【００３１】
Ｂｌｏｃｋ−Ｅｒａｓｅは、ＮＡＮＤ型ＥＥＰＲＯＭ１１に対しＢｌｏｃｋ単位のメモリセル消去動作を実行するコマンドである。
【００３２】
Ａｄｄｒｅｓｓ−Ｉｎｐｕｔは、次のコマンドが対象とするＮＡＮＤ型ＥＥＰＲＯＭ１１のＰａｇｅアドレスを決定するコマンドである。
【００３３】
Ｇｏ−ｔｏは、Ｃｏｕｎｔｅｒ２４で指定された回数に達するまで、次の処理実行を指定されたＬａｂｅｌ２１のコマンドへ変更するコマンドである。同じ動作を複数回繰り返す場合に使用する。
【００３４】
図２に示したＰａｔｔｅｒｎ２３は、Ｐａｇｅ−Ｗｒｉｔｅなどでの書き込みデータであり、Ｃｏｕｎｔｅｒ２４は、Ｐａｇｅ−Ｗｒｉｔｅ、Ｐａｇｅ−Ｒｅａｄなどでのアドレス増分、およびＧｏ−ｔｏでの繰り返し実行の回数である。
【００３５】
次に、テスト情報１８の具体例、すなわち、１つのＢｌｏｃｋにデータとして５５ｈとＡＡｈ（以下、１６進数は数字の後に“ｈ”をつけて表す。）を１Ｐａｇｅずつ交互に書き込む、いわゆるチェッカーパターンの場合のコマンドリストについて説明する。
【００３６】
図３は、本発明の実施例に係わる不揮発性メモリカードにおけるテスト情報１８の具体例を示すコマンドリストである。ここで、コマンドの対象となるアドレスは、図３のコマンドリスト実行前に、すでにＡｄｄｒｅｓｓ−Ｉｎｐｕｔによって決定されている。
【００３７】
コマンドリストは、（１）Ｐａｇｅ−Ｗｒｉｔｅ  ５５ｈ、（２）Ｐａｇｅ−Ｗｒｉｔｅ  ＡＡｈ、（３）Ｇｏ−ｔｏ  ０１０４ｈの３つのコマンドで構成されている。図中の各コマンドの上段は、１６進数での表現（図では、煩雑さを避けるため上段の１６進数には“ｈ”をつけていない。）、下段は、そのコマンドのシンボリックでの表現である。
【００３８】
まず、（１）のＰａｇｅ−Ｗｒｉｔｅコマンドで、設定済みのアドレスに５５ｈのデータがページ書き込みされる。実行後、アドレスカウンタは、Ｃｏｕｎｔｅｒ２４の値に従って“＋１”される。
【００３９】
次に、（２）のＰａｇｅ−Ｗｒｉｔｅコマンドで、（１）でインクリメントされたアドレスにＡＡｈのデータがページ書き込みされる。実行後、アドレスカウンタは、Ｃｏｕｎｔｅｒ２４の値に従って“＋１”される。
【００４０】
次に、（３）のＧｏ−ｔｏコマンドで、アドレスカウンタが０１０４ｈに設定され、処理の実行は（１）へ戻される。このコマンドのＣｏｕｎｔｅｒ２４の値は１０ｈなので、アドレスカウンタの０１０４ｈへの変更は１５回で終了する。つまり、１６回目には、このコマンドは何もせず、アドレスカウンタの値は、図３のコマンドリストの次（０１０７ｈ）になる。
【００４１】
このようにして、１６Ｐａｇｅすべてに５５ｈとＡＡｈが交互に書き込まれ、チェッカーパターンの書き込みが終了する。
【００４２】
ここで、書き込むデータパターン、および書き込むＰａｇｅアドレスの順序は、Ｐａｔｔｅｒｎ２３およびＣｏｕｎｔｅｒ２４の値によって任意に設定することができる。したがって、ＮＡＮＤ型ＥＥＰＲＯＭ１１のメモリセルテストで使用するテストパターンは、複数のコマンドの組み合わせにより自由に設定可能である。
【００４３】
さらに、Ｐａｇｅ−Ｒｅａｄ、Ｂｌｏｃｋ−Ｅｒａｓｅを組み合わせてテスト情報１８を作成することにより、従来、パッケージレベルで行われていた複雑なメモリセルテストと同等のテストシーケンスを生成することができる。
【００４４】
次に、上述した構成を持つ不揮発性メモリカードのテスト方法について説明する。
【００４５】
図４は、本発明の実施例に係わる不揮発性メモリカードのテスト方法で使用するテスト装置の概略を示すイメージ図である。ここでは、主に、メモリカード組み立て後の製品テストにかかわる部分を示した。
【００４６】
図４（ａ）は、テスト情報１８の書き込みおよびインターフェーステストで使用されるテスト用パーソナルコンピュータ（以下、「テストＰＣ４１」という。）である。また、図４（ｂ）は、テスト情報１８によるメモリセルテストを複数の不揮発性メモリカードで一括して行うためのテストボード４２である。
【００４７】
テストＰＣ４１は、検査する不揮発性メモリカード４３（以下、「検査カード４３」という。）を挿入するＰＣカードスロット４４を備え、テストＰＣ４１で作成されたテスト情報１８が、このＰＣカードスロット４４を介して、検査カード４３へ転送される。
【００４８】
テストボード４２は、１００個の検査カード４３をセットできるコネクタを備え、電源（Ｖｄｄ）とグランド（Ｖｓｓ）を検査カード４３へ供給するよう設計されている。テストボード４２にセットされた検査カード４３は、同時にそれぞれメモリセルテストを実行する。
【００４９】
図５は、本発明の実施例に係わる不揮発性メモリカードのテスト方法を示すフロー図である。ここでは、図４で示したテスト装置により行われるメモリカード組み立て後の製品テストにかかわる部分を示した。
【００５０】
本発明の実施例に係わる不揮発性メモリカードのテスト方法は、テスト情報書き込みステップ５１、テスト情報判定ステップ５２、展開ステップ５３、実行ステップ５４、テストログ書き込みステップ５５、テストログ判定ステップ５６、インターフェーステストステップ５７、良否判定ステップ５８、および初期化ステップ５９から構成されている。
【００５１】
テスト情報書き込みステップ５１では、図４（ａ）に示したように、検査カード４３がテストＰＣ４１のＰＣカードスロット４４に挿入され、テストＰＣ４１で作成されたテスト情報１８が、ＮＡＮＤ型ＥＥＰＲＯＭ１１への書き込みコマンドとともに検査カード４３へ転送される。転送に際しては、一般ユーザには公開されない、例えば、テストコマンドが使用される。
【００５２】
テストＰＣ４１からテスト情報１８および書き込みコマンドを受信した検査カード４３のＣＰＵ１７は、書き込みコマンドに基づいて、テスト情報１８をＮＡＮＤ型ＥＥＰＲＯＭ１１の所定のアドレスに格納する。
【００５３】
検査カード４３へのテスト情報１８の転送が終了すると、検査カード４３がＰＣカードスロット４４から外され、図４（ｂ）に示したように、テストボード４２にセットされる。同様にして、１００個の検査カード４３がテストボード４２にセットされると、テストボード４２の電源が投入され、検査カード４３のメモリセルテストがそれぞれ自動的に開始される。
【００５４】
テスト情報判定ステップ５２で、検査カード４３のＣＰＵ１７は、まず、ＮＡＮＤ型ＥＥＰＲＯＭ１１の所定のアドレスをアクセスして、テスト情報１８の有無をチェックする。もし、テスト情報１８がなければ（“ＮＧ”）、ＣＰＵ１７は、テストログ書き込みステップ５５へ移行し、エラーコードをテストログ１９としてＮＡＮＤ型ＥＥＰＲＯＭ１１に書き込み、メモリセルテストを終了する。
【００５５】
テスト情報１８が存在すれば（“ＯＫ”）、ＣＰＵ１７は、そのテスト情報１８を取得し、メモリセルテストを行うために次の展開ステップ５３へ移行する。
【００５６】
展開ステップ５３では、ＣＰＵ１７は、取得したテスト情報１８に基づいて、ＲＯＭ１５上のサブルーチンを利用してメモリセルテストを行うためのテストプログラムをＲＡＭ１６上に構築する。コントローラ１２内部のＲＯＭ１５には、テスト情報１８の各コマンドを実行するための具体的な制御プログラムがサブルーチンとして格納されている。
【００５７】
例えば、Ｐａｇｅ−Ｗｒｉｔｅコマンドは、ＮＡＮＤ型ＥＥＰＲＯＭ１１の仕様に従い、アドレスの設定、書き込みコマンドの設定、書き込みデータの転送、実行コマンドの設定、レディ／ビジー信号のモニタ、および書き込みが正常に終了したか確認するステータスのモニタといった一連の動作をＲＯＭ１５上のサブルーチンで実行する。
【００５８】
展開ステップ５３で構築されたテストプログラムに従って、ＣＰＵ１７は、実行ステップ５４で、ＮＡＮＤ型ＥＥＰＲＯＭ１１のメモリセルテストを実行する。
【００５９】
メモリセルテストの実行が終了すると、テストログ書き込みステップ５５で、ＣＰＵ１７は、テスト結果をテストログ１９としてＮＡＮＤ型ＥＥＰＲＯＭ１１の所定のアドレスへ書き込む。具体的には、メモリセルテストで不良となったＮＡＮＤ型ＥＥＰＲＯＭ１１の不良Ｂｌｏｃｋ情報がテストログ１９として残される。
【００６０】
テストボード４２での一連のメモリセルテストが終了すると、検査カード４３はテストボード４２から外され、再びテストＰＣ４１のＰＣカードスロットに挿入される。
【００６１】
そして、テストログ判定ステップ５６で、テストＰＣ４１は、テストログ１９の読み出しを検査カード４３のＣＰＵ１７に要求し、これを受信すると、メモリセルテストで致命的なエラーが発生しなかったかをチェックする。
【００６２】
もし、テストログ１９が存在しないか、テストログ１９が不完全な状態であるか、あるいは、メモリセルテストで致命的なエラーが発生していれば（“ＮＧ”）、テストＰＣ４１は、この検査カード４３を不良品として記録し、製品テストを終了する。
【００６３】
ここで、致命的なエラーとは、不良セル数、不良Ｂｌｏｃｋ数、および不良モードが製品として許容できない範囲のものを指す。ＮＡＮＤ型ＥＥＰＲＯＭ１１は、ＥＣＣを使用することを前提としているので、１Ｂｌｏｃｋ内のある程度の不良セル数は許容され、その場合は、不良Ｂｌｏｃｋとはならない。
【００６４】
テストログ１９が完全な形で存在し、かつ、致命的なエラーがなければ（“ＯＫ”）、テストＰＣ４１は、次のインターフェーステストステップ５７へ移行する。
【００６５】
インターフェーステストステップ５７では、テストＰＣ４１は、検査カード４３のホストインターフェースに問題がないかのインターフェーステストを実行する。例えば、検査カード４３がＡＴＡカードであれば、テストＰＣ４１は、ＡＴＡ仕様のコマンドを発行し、データの読み出しおよび書き込みを行う。
【００６６】
良否判定ステップ５８では、テストＰＣ４１は、インターフェーステストステップ５７の結果に基づいて、検査カード４３の製品としての良否を判定する。すなわち、もし、検査カード４３がインターフェーステストに不合格であれば（“ＮＧ”）、これを不良品として製品テストを終了する。インターフェーステストに合格であれば（“ＯＫ”）、テストＰＣ４１は、次の初期化ステップ５９へ移行する。
【００６７】
最後に、初期化ステップ５９で、テストＰＣ４１は、ＮＡＮＤ型ＥＥＰＲＯＭ１１のフォーマットを行い、製品テストを終了する。すなわち、既存のホストシステム（デジタルカメラ等）やＰＣですぐに使用できるように、ＮＡＮＤ型ＥＥＰＲＯＭ１１をＤＯＳフォーマット（マスターブートセクタ、パーティションセクタ、ＦＡＴ、ディレクトリ等を作成する。）に初期化する。
【００６８】
上述のような動作フローによれば、テストボード４２に電源を供給することで、検査カード４３のコントローラ１２が自動的にＮＡＮＤ型ＥＥＰＲＯＭ１１のメモリセルテストを１００個同時に行うことができる。
【００６９】
また、テストＰＣ４１でテスト情報１８を作成するので、製品ごとのテスト情報１８の変更、修正、および最適化が容易に行える。
【００７０】
上記実施例によれば、テスト情報１８をＮＡＮＤ型ＥＥＰＲＯＭ１１に格納するので、不揮発性メモリカード組み立て後のメモリセルテストを短時間で実施でき、また、必要に応じて、テスト情報１８の内容を変更、修正できるので、製品ごとに最適なメモリセルテストを実施でき、高い信頼性を持った不揮発性メモリカードおよびそのテスト方法を実現することができる。
【００７１】
さらに、メモリセルテストのテストログ１９をＮＡＮＤ型ＥＥＰＲＯＭ１１に残すので、多数の不揮発性メモリカードのメモリセルテストを同時に実施でき、製品テストにかかるコストおよび時間を大幅に削減することができる。
【００７２】
上述の実施例では、コントローラ１２およびＮＡＮＤ型ＥＥＰＲＯＭ１１はベアチップであるとしたが、本発明はこれに限られるものではなく、パッケージ品でもかまわない。また、コントローラ１２およびＮＡＮＤ型ＥＥＰＲＯＭ１１が１つの基板に形成された、いわゆるロジック混載メモリであっても良いし、コントローラ１２およびＮＡＮＤ型ＥＥＰＲＯＭ１１が、１つのパッケージ内に積層されているような構造でも良い。
【００７３】
さらに、上述の実施例では、テスト情報１８は、メモリセルテストの柔軟性を考慮して、テストＰＣ４１により作成し、ＰＣカードスロット４４を介して検査カード４３へ転送するとしたが、本発明はこれに限られるものではなく、メモリカード組み立て前のウエハ状態でのテスト時にあらかじめＮＡＮＤ型ＥＥＰＲＯＭ１１に書き込んでおいても良い。この場合、テストＰＣ４１から検査カード４３へテスト情報１８を転送するテスト情報書き込みステップ５１が省略される。
【００７４】
さらに、上述の実施例では、テスト情報１８が展開ステップ５３でＲＯＭ１５上のサブルーチンを利用したテストプログラムとしてＲＡＭ１６上に構築され、実行ステップ５４でそのプログラムが実行されるとしたが、本発明はこれに限られるものではなく、テスト情報１８の各コマンドを段階的に順次展開、実行しても良いし、ＣＰＵ１７が実行するテストプログラムそのものをテストＰＣ４１から検査カード４３へ転送するようにしても良い。
【００７５】
さらに、上述の実施例では、説明を容易にするため、メモリセルテストはチェッカーパターンであるとしたが、本発明はこれに限られるものではない。
【００７６】
さらに、上述の実施例では、テストＰＣ４１のインターフェースとしてＰＣカードスロット４４を用いているが、本発明はこれに限られるものではなく、ＩＳＡバスや、ＵＳＢ、ＰＣＩバスなどの汎用バスに直接または小規模のハードウエアを介して接続する方法も考えられる。また、小型のメモリカードの場合は、アダプターカードといった変換用ハードウエアを介してＰＣカードスロット４４に挿入可能な状態としても良い。
【００７７】
さらに、上述の実施例では、テストＰＣ４１に汎用のパーソナルコンピュータを用いているが、本発明はこれに限られるものではなく、専用設備を使用してもかまわない。すなわち、検査カード４３に電気的に接続が可能で、検査カード４３に対してアクセス（データおよびコマンドの書き込み、読み出し等）できる設備であれば良い。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施例に係わる不揮発性メモリカードを示す回路ブロック図。
【図２】本発明の実施例に係わる不揮発性メモリカードのテスト情報におけるコマンドの構成を示すイメージ図。
【図３】本発明の実施例に係わる不揮発性メモリカードにおけるテスト情報の具体例を示すコマンドリスト。
【図４】本発明の実施例に係わる不揮発性メモリカードのテスト方法で使用するテスト装置の概略を示すイメージ図。
【図５】本発明の実施例に係わる不揮発性メモリカードのテスト方法を示すフロー図。
【符号の説明】
【００７９】
１１  ＮＡＮＤ型ＥＥＰＲＯＭ
１２  コントローラ
１３  ホストインターフェース
１４  メモリインターフェース
１５  ＲＯＭ
１６  ＲＡＭ
１７  ＣＰＵ
１８  テスト情報
１９  テストログ
２１  Ｌａｂｅｌ
２２  Ｍｅｎｕ
２３  Ｐａｔｔｅｒｎ
２４  Ｃｏｕｎｔｅｒ
４１  テストＰＣ
４２  テストボード
４３  検査カード
４４  ＰＣカードスロット
５１  テスト情報書き込みステップ
５２  テスト情報判定ステップ
５３  展開ステップ
５４  実行ステップ
５５  テストログ書き込みステップ
５６  テストログ判定ステップ
５７  インターフェーステストステップ
５８  良否判定ステップ
５９  初期化ステップ
【図１】
2005284839.tif 000003
【図２】
2005284839.tif 000004
【図３】
2005284839.tif 000005
【図４】
2005284839.tif 000006
【図５】
2005284839.tif 000007