(57)【要約】【課題】ディザノイズの発生を抑制し、画像の輝度値が変化した部分でのフリッカの発生を防止する。【解決手段】ディザ処理回路３は、ディザ係数の配置が異なる４つのディザパターンを２つずつ選択して組み合わせ、同一の組に属する２つのディザパターンをマトリクス状に配置したディザパターン群を２組構成し、第１組のディザパターン群と第２組のディザパターン群とをフレーム毎に交互に発生するディザ係数発生手段と、ディザパターン群と入力画像データとの加算を対応する画素毎に行うディザ加算手段とを有し、第１組のディザパターン群と第２組のディザパターン群においては、それぞれ水平、垂直方向共に隣接するディザパターンが異なり、かつ２フレーム前とディザパターンが異なるように、２つのディザパターンを交互に配置する。【選択図】  図１
2005128207.tif 000002
【特許請求の範囲】
【請求項１】
画像データをディザ処理し、ディザ処理後の画像データに応じた輝度でディスプレイパネルを発光させるディスプレイパネルの駆動方法において、
ディザ係数の配置が異なる４つのディザパターンを２つずつ選択して組み合わせ、同一の組に属する２つのディザパターンをマトリクス状に配置したディザパターン群を２組構成し、第１組のディザパターン群と第２組のディザパターン群とをフレーム毎に交互に発生するディザ係数発生手順と、
発生したディザパターン群と入力画像データとの加算を対応する画素毎に行い、ディザ加算画像データを生成するディザ加算手順と、
前記ディザ加算画像データの各画素データに応じて前記ディスプレイパネルの対応するセルを発光させる発光制御手順とを有し、
前記第１組のディザパターン群と前記第２組のディザパターン群においては、それぞれ水平、垂直方向共に隣接するディザパターンが異なり、かつ２フレーム前とディザパターンが異なるように、２つのディザパターンを交互に配置することを特徴とするディスプレイパネルの駆動方法。
【請求項２】
請求項１記載のディスプレイパネルの駆動方法において、
前記ディザパターンの組み合わせは、各画素において同一のディザ係数が発生する１周期あたりの輝度平均値が各画素で同一となるように前記ディザパターンを選択することを特徴とするディスプレイパネルの駆動方法。
【請求項３】
画像データをディザ処理し、ディザ処理後の画像データに応じた輝度でディスプレイパネルを発光させるディスプレイパネルの駆動方法において、
ディザ係数の配置が異なる２つのディザパターンをマトリクス状に配置して１つのディザパターン群を発生するディザ係数発生手順と、
発生したディザパターン群と入力画像データとの加算を対応する画素毎に行い、ディザ加算画像データを生成するディザ加算手順と、
前記ディザ加算画像データの各画素データに応じて前記ディスプレイパネルの対応するセルを発光させる発光制御手順とを有し、
前記ディザパターン群においては、水平、垂直方向共に隣接するディザパターンが異なり、かつ１フレーム前とディザパターンが異なるように、２つのディザパターンを交互に配置することを特徴とするディスプレイパネルの駆動方法。
【請求項４】
画像データをディザ処理し、ディザ処理後の画像データに応じた輝度でディスプレイパネルを発光させるディスプレイ装置において、
ディザ係数の配置が異なる４つのディザパターンを２つずつ選択して組み合わせ、同一の組に属する２つのディザパターンをマトリクス状に配置したディザパターン群を２組構成し、第１組のディザパターン群と第２組のディザパターン群とをフレーム毎に交互に発生するディザ係数発生手段と、
発生したディザパターン群と入力画像データとの加算を対応する画素毎に行い、ディザ加算画像データを生成するディザ加算手段と、
前記ディザ加算画像データの各画素データに応じて前記ディスプレイパネルの対応するセルを発光させる発光制御手段とを有し、
前記第１組のディザパターン群と前記第２組のディザパターン群においては、それぞれ水平、垂直方向共に隣接するディザパターンが異なり、かつ２フレーム前とディザパターンが異なるように、２つのディザパターンを交互に配置することを特徴とするディスプレイ装置。
【請求項５】
請求項４記載のディスプレイ装置において、
前記ディザパターンの組み合わせは、各画素において同一のディザ係数が発生する１周期あたりの輝度平均値が各画素で同一となるように前記ディザパターンを選択することを特徴とするディスプレイ装置。
【請求項６】
画像データをディザ処理し、ディザ処理後の画像データに応じた輝度でディスプレイパネルを発光させるディスプレイ装置において、
ディザ係数の配置が異なる２つのディザパターンをマトリクス状に配置して１つのディザパターン群を発生するディザ係数発生手段と、
発生したディザパターン群と入力画像データとの加算を対応する画素毎に行い、ディザ加算画像データを生成するディザ加算手段と、
前記ディザ加算画像データの各画素データに応じて前記ディスプレイパネルの対応するセルを発光させる発光制御手段とを有し、
前記ディザパターン群においては、水平、垂直方向共に隣接するディザパターンが異なり、かつ１フレーム前とディザパターンが異なるように、２つのディザパターンを交互に配置することを特徴とするディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル等のディスプレイパネルに係り、特に画像データをディザ処理し、ディザ処理後の画像データに応じた輝度でディスプレイパネルを発光させるディスプレイパネルの駆動方法およびディスプレイ装置に関するものである。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、ＰＤＰとする）は、走査ライン毎に複数の行電極を配列するとともに、行電極に交叉して複数の列電極を配列し、行電極と列電極の交点に１画素に対応した放電セルを形成している。このようなＰＤＰの放電セルは発光と非発光の２つの状態しか有しないため、１フレームの表示期間を、画素の点灯期間である維持発光期間（発光輝度に比例）の相対比がそれぞれ異なる複数のサブフレームに分割することにより中間の階調表示を得るようにしている。
【０００３】
図１１の例は、１フレーム表示期間が８個のサブフレームＳＦ１〜ＳＦ８により構成され、８個の階調ビットにより２５６階調表示が行われる例である。すなわち、最上位の階調ビット（８ビット目）がサブフレームＳＦ８に対応するとともに、以下順に、７ビット目の階調ビットがサブフレームＳＦ７に、６ビット目の階調ビットがサブフレームＳＦ６に、５ビット目の階調ビットがサブフレームＳＦ５に、４ビット目の階調ビットがサブフレームＳＦ４に、３ビット目の階調ビットがサブフレームＳＦ３に、２ビット目の階調ビットがサブフレームＳＦ２にそれぞれ対応し、最下位の階調ビット（１ビット目）がサブフレームＳＦ１に対応する。
【０００４】
各サブフレームＳＦ１〜ＳＦ８では、維持発光期間がそれぞれ階調数（発光輝度の相対比：維持発光パルス数に比例）１（＝２0 ），２（＝２1 ），４（＝２2 ），８（＝２3 ），１６（＝２4 ），３２（＝２5 ），６４（＝２6 ），１２８（＝２7 ）として重み付けされている。このように、ＰＤＰでは放電セルが発光と非発光の２つの状態しか有しないことから、中間の階調を表現するため、１フレーム期間を複数のサブフレームＳＦ１〜ＳＦ８に分割するとともに、各サブフレームＳＦ１〜ＳＦ８において画素データの輝度レベルに対応した重み付けを行いその重み付けに応じた発光回数で対応の画素（すなわち、対応の放電セル）を発光させるようにしている。
【０００５】
表示階調数はサブフレーム数に比例するので、サブフレーム数を多くすることが画質向上にとって望ましい。しかしながら、各サブフレームでは、画像データに応じてＰＤＰの各放電セルを点灯放電セル状態または消灯放電セル状態のいずれか一方に設定するアドレス行程が必要である。このアドレス工程には時間を要するので、多くのサブフレームを設けることは困難であった。そこで、従来のディスプレイ装置では、ディザ処理を併用して視覚上の階調数を増加させて画質の向上を図るようにしていた（例えば、特許文献１参照）。
【０００６】
ディザ処理は、例えば、上下、左右に互いに隣接する４つの画素を１組とし、この１組の画素各々に対応した画素データに、互いに異なる係数値からなる４つのディザ係数(例えば、０、１、２、３)を加算する。この際、上記４つの画素を１画素として捉えた場合、かるディザ処理により、見かけ上の階調数が増加するのである。しかしながら、画素データにディザ係数を加算すると、元の画素データとは何等関係のない疑似模様が視覚される、いわゆるディザノイズが発生する場合があり、画質を損ねてしまうという問題があった。このディザノイズの発生を抑制するためには、フレーム毎にディザ係数を入れ替えるなどの処理を行って、固定したディザノイズが発生しないようにすることが必要である。
【０００７】
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
【特許文献１】特開２００３−１５５８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
以上のように、従来のディザ処理では、フレーム毎にディザ係数を入れ替えるなどの処理を行って、ディザノイズの発生を抑制していた。しかしながら、このような処理を行うと、画像の輪郭部分などの輝度値が変化した部分でフリッカが発生するという問題点があった。
本発明は、上記課題を解決するためになされたもので、ディザノイズの発生を抑制することができ、かつ画像の輪郭部分などの輝度値が変化した部分でもフリッカが発生することのないディスプレイパネルの駆動方法およびディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、画像データをディザ処理し、ディザ処理後の画像データに応じた輝度でディスプレイパネルを発光させるディスプレイパネルの駆動方法において、ディザ係数の配置が異なる４つのディザパターンを２つずつ選択して組み合わせ、同一の組に属する２つのディザパターンをマトリクス状に配置したディザパターン群を２組構成し、第１組のディザパターン群と第２組のディザパターン群とをフレーム毎に交互に発生するディザ係数発生手順と、発生したディザパターン群と入力画像データとの加算を対応する画素毎に行い、ディザ加算画像データを生成するディザ加算手順と、前記ディザ加算画像データの各画素データに応じて前記ディスプレイパネルの対応するセルを発光させる発光制御手順とを有し、前記第１組のディザパターン群と前記第２組のディザパターン群においては、それぞれ水平、垂直方向共に隣接するディザパターンが異なり、かつ２フレーム前とディザパターンが異なるように、２つのディザパターンを交互に配置するようにしたものである。
また、本発明のディスプレイパネルの駆動方法の１構成例において、前記ディザパターンの組み合わせは、各画素において同一のディザ係数が発生する１周期あたりの輝度平均値が各画素で同一となるように前記ディザパターンを選択するようにしたものである。
【００１０】
また、本発明のディスプレイパネルの駆動方法は、ディザ係数の配置が異なる２つのディザパターンをマトリクス状に配置して１つのディザパターン群を発生するディザ係数発生手順と、発生したディザパターン群と入力画像データとの加算を対応する画素毎に行い、ディザ加算画像データを生成するディザ加算手順と、前記ディザ加算画像データの各画素データに応じて前記ディスプレイパネルの対応するセルを発光させる発光制御手順とを有し、前記ディザパターン群においては、水平、垂直方向共に隣接するディザパターンが異なり、かつ１フレーム前とディザパターンが異なるように、２つのディザパターンを交互に配置するようにしたものである。
【００１１】
また、本発明は、画像データをディザ処理し、ディザ処理後の画像データに応じた輝度でディスプレイパネルを発光させるディスプレイ装置において、ディザ係数の配置が異なる４つのディザパターンを２つずつ選択して組み合わせ、同一の組に属する２つのディザパターンをマトリクス状に配置したディザパターン群を２組構成し、第１組のディザパターン群と第２組のディザパターン群とをフレーム毎に交互に発生するディザ係数発生手段と、発生したディザパターン群と入力画像データとの加算を対応する画素毎に行い、ディザ加算画像データを生成するディザ加算手段と、前記ディザ加算画像データの各画素データに応じて前記ディスプレイパネルの対応するセルを発光させる発光制御手段とを有し、前記第１組のディザパターン群と前記第２組のディザパターン群においては、それぞれ水平、垂直方向共に隣接するディザパターンが異なり、かつ２フレーム前とディザパターンが異なるように、２つのディザパターンを交互に配置するものである。
また、本発明のディスプレイ装置の１構成例において、前記ディザパターンの組み合わせは、各画素において同一のディザ係数が発生する１周期あたりの輝度平均値が各画素で同一となるように前記ディザパターンを選択するようにしたものである。
【００１２】
また、本発明のディスプレイ装置は、ディザ係数の配置が異なる２つのディザパターンをマトリクス状に配置して１つのディザパターン群を発生するディザ係数発生手段と、発生したディザパターン群と入力画像データとの加算を対応する画素毎に行い、ディザ加算画像データを生成するディザ加算手段と、前記ディザ加算画像データの各画素データに応じて前記ディスプレイパネルの対応するセルを発光させる発光制御手段とを有し、前記ディザパターン群においては、水平、垂直方向共に隣接するディザパターンが異なり、かつ１フレーム前とディザパターンが異なるように、２つのディザパターンを交互に配置するものである。
【発明の効果】
【００１３】
本発明によれば、ディザ係数の配置が異なる４つのディザパターンを２つずつ選択して組み合わせ、同一の組に属する２つのディザパターンをマトリクス状に配置したディザパターン群を２組構成し、第１組のディザパターン群と第２組のディザパターン群とをフレーム毎に交互に発生し、第１組のディザパターン群と第２組のディザパターン群においては、それぞれ水平、垂直方向共に隣接するディザパターンが異なり、かつ２フレーム前とディザパターンが異なるように、２つのディザパターンを交互に配置することにより、画像の輪郭部分などの輝度値が変化した部分でフリッカが発生することがなくなる。その結果、フリッカの発生の無い多階調表示を実現することができる。
【００１４】
また、各画素において同一のディザ係数が発生する１周期あたりの輝度平均値が各画素で同一となるようにディザパターンを選択して組み合わせることにより、ディザノイズの発生を抑えることができる。
【００１５】
また、ディザ係数の配置が異なる２つのディザパターンをマトリクス状に配置して１つのディザパターン群を発生し、このディザパターン群においては、水平、垂直方向共に隣接するディザパターンが異なり、かつ１フレーム前とディザパターンが異なるように、２つのディザパターンを交互に配置することにより、画像の輪郭部分などの輝度値が変化した部分でフリッカが発生することがなくなる。
【発明を実施するための最良の形態】
【００１６】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明の第１の実施の形態となるプラズマディスプレイ装置の構成を示すブロック図である。本実施の形態のプラズマディスプレイ装置は、ＰＤＰ１と、８ビットの入力画像データＶｄａｔａに対して逆ガンマ補正を行う逆ガンマ補正回路２と、逆ガンマ補正回路２から出力された１０ビットの画像データをディザ処理して８ビットのディザ加算画像データを出力するディザ処理回路３と、ディザ加算画像データの各画素データに応じてＰＤＰ１の対応するセルを発光させるサブフレーム制御回路４とを有する。ディザ処理回路３は、ディザ係数発生手段とディザ加算手段とを構成し、サブフレーム制御回路４は、発光制御手段を構成している。
【００１７】
逆ガンマ補正回路２は、ＣＲＴの発光特性と互換性を保つため、８ビットの入力画像データＶｄａｔａに対して逆ガンマ補正を行う。この逆ガンマ補正は、８ビットでは情報が失われてしまうため、１０ビット以上必要とされている。
ところが、一般的なＰＤＰは８ビット（２５６階調）の表示能力しかない。そこで、ディザ処理回路３により１０ビットを８ビットにして表示する。
【００１８】
ディザ処理回路３は、ディザ係数をマトリクス状に配置したディザパターンと逆ガンマ補正回路２から出力された１０ビットの画像データとの加算を対応する画素毎に行い、加算結果を出力するディザ処理を行う。このディザ処理回路３の詳細な動作については後述する。
【００１９】
本実施の形態のプラズマディスプレイ装置は、図２に示すように、１フレーム期間を１２個のサブフレームＳＦ１〜ＳＦ１２に分割して２５６階調の表示を可能にするものである。各サブフレームＳＦ１〜ＳＦ１２は、それぞれ走査期間と発光期間とを有し、サブフレームＳＦ１〜ＳＦ１２の各発光期間の比率は１：２：４：８：１６：３２：３２：３２：３２：３２：３２：３２に設定されている。
【００２０】
サブフレーム制御回路４は、ディザ処理回路３から出力された８ビットの画像データの各画素データに応じたサブフレームを選択して、選択したサブフレームの発光期間だけＰＤＰ１の対応する画素（放電セル）を発光させることにより、ＰＤＰ１の階調表示を行う。なお、本実施の形態では、図２のサブフレーム構成を用いているが、図１１のサブフレーム構成を用いてもよいし、他のサブフレーム構成でもよい。
【００２１】
次に、本実施の形態のディザ処理回路３の動作について説明する前に、まず一般的なディザ処理について説明する。図３は水平２画素×垂直２画素の４画素に対応してディザ係数をマトリクス状に配置したディザパターンの１例を示す図、図４は図３のディザパターンを使用した従来のディザ処理を説明するための図である。
【００２２】
ディザ処理は、１０ビットの画像データと図３に示したディザパターンとの加算を対応する画素毎に行い、加算結果の上位８ビットを出力する。この加算は、１０ビットの画素データの下位２ビットに、２ビットで表される「０」〜「３」のディザ係数を加算する処理となる。
【００２３】
図４（ａ）〜図４（ｄ）は水平２画素×垂直２画素の画像データの下位２ビットを示し、図４（ｅ）〜図４（ｈ）は図４（ａ）〜図４（ｄ）の画像データと図３（ａ）に示したディザパターンＡとを対応する画素毎に加算した後の桁上がり状態を示す。この桁上がり状態は、加算結果が「４」以上となって桁上がりが生じた画素を「１」、加算結果が「３」以下となって桁上がりが生じない画素を「０」で表す。
【００２４】
図４（ａ）に示すように４画素の下位２ビットが全て「０」のとき、この画像データとディザパターンＡとを対応する画素毎に加算すると、各画素の加算結果は全て「３」以下となり、図４（ｅ）のように全ての画素で桁上がりが無い状態となる。
一方、図４（ｂ）に示すように４画素の下位２ビットが全て「１」のとき、この画素データとディザパターンＡとを対応する画素毎に加算すると、図４（ｆ）のようにディザ係数「３」を加算した画素で桁上がりが生じる。
【００２５】
また、図４（ｃ）に示すように４画素の下位２ビットが全て「２」のとき、この画像データとディザパターンＡとを対応する画素毎に加算すると、図４（ｇ）のようにディザ係数「２」または「３」を加算した画素で桁上がりが生じる。
そして、図４（ｄ）に示すように４画素の下位２ビットが全て「３」のとき、この画像データとディザパターンＡとを対応する画素毎に加算すると、図４（ｈ）のようにディザ係数「１」、「２」または「３」を加算した画素で桁上がりが生じる。
【００２６】
以上の説明から明らかなように、画像データにディザ係数を加算すると、４つの桁上がり状態のいずれかが生じる。この桁上がりの影響が、１０ビットの画素データ中の上位８ビットに反映されることになる。したがって、水平２画素×垂直２画素の４画素を１つの表示単位として眺めた場合、上位８ビットによって表される輝度として、４種類の組み合わせが発生することになる。すなわち、ディザ処理回路３から出力するビット数が８ビットであっても、表現できる輝度階調数はその４倍、すなわち１０ビット相当の中間調表示が可能となる。
【００２７】
このように、ディザ処理により見かけ上の階調数が増加するが、１種類のディザパターンの並びでは発光、非発光のパターンが固定され、画面に斑点模様のノイズが現れてしまう。そこで、従来のディザ処理では、第１フレームのときにはディザパターンＡ、第２フレームのときにはディザパターンＢ、第３フレームのときにはディザパターンＣ、第４フレームのときにはディザパターンＤといったようにディザパターンをフレーム毎に切り替えて斑点模様が固定しないようにしている。しかし、ディザパターンをフレーム毎に切り替えたとしても、映像の輪郭部分などデータ値が変化した部分でフリッカが発生する場合がある。
【００２８】
図５、図６は従来のディザ処理によりフリッカが発生する様子を示す図である。ここでは、説明を容易にするため、ディザ処理の１０ビット→８ビット変換を２ビット→１ビット変換に簡略化し、発光／非発光の２値のディスプレイで２ビットのデータを表示するものとする。この場合、前述のディザ係数の加算で桁上がりが生じた画素は発光、桁上がりが生じない画素は非発光となる。
【００２９】
図５（ａ）〜図５（ｄ）に示す水平６画素×垂直４画素の画像データには、「０」から「１」への水平方向の変化が含まれている。このような画像データに対して第１フレームのときにはディザパターンＡ、第２フレームのときにはディザパターンＢ、第３フレームのときにはディザパターンＣ、第４フレームのときにはディザパターンＤといったようにディザパターンをフレーム毎に切り替えてディザ処理すると、第１フレーム、第２フレーム、第３フレーム、第４フレームの画素毎の発光／非発光はそれぞれ図５（ｉ）、図５（ｊ）、図５（ｋ）、図５（ｌ）に示した状態となる。ここでは、発光（ディザ係数の加算による桁上がり有り）を「１」、非発光（桁上がり無し）を「０」で表している。
【００３０】
図５（ｃ）、図５（ｄ）に示した元の画像データの変化に応じて、第３フレームおよび第４フレームでは前記画像データの変化に対応する位置（図５（ｋ）、図５（ｌ）の破線部）で発光している。これに対して、第１フレームおよび第２フレームでは、図５（ａ）、図５（ｂ）に示した画像データの変化に対応する位置（図５（ｉ）、図５（ｊ）の破線部）で発光がなく、水平方向に１画素後の位置で発光している。つまり、非発光から発光に切り替わる位置が２フレーム毎に水平方向に１画素移動しており、この部分がフリッカとして認識される。
【００３１】
一方、図６（ａ）〜図６（ｄ）に示す画像データには、「０」から「１」への垂直方向の変化が含まれている。このような画像データに対して第１フレームのときにはディザパターンＡ、第２フレームのときにはディザパターンＢ、第３フレームのときにはディザパターンＣ、第４フレームのときにはディザパターンＤといったようにディザパターンをフレーム毎に切り替えてディザ処理すると、第１フレーム、第２フレーム、第３フレーム、第４フレームの画素毎の発光／非発光はそれぞれ図６（ｉ）、図６（ｊ）、図６（ｋ）、図６（ｌ）に示した状態となる。
【００３２】
図６（ｂ）、図６（ｃ）に示した元の画像データの変化に応じて、第２フレームおよび第３フレームでは前記画像データの変化に対応する位置（図６（ｊ）、図６（ｋ）の破線部）で発光している。これに対して、第１フレームおよび第４フレームでは、図６（ａ）、図６（ｄ）に示した画像データの変化に対応する位置（図６（ｉ）、図６（ｌ）の破線部）で発光がなく、垂直方向に１画素後の位置で発光している。つまり、非発光から発光に切り替わる位置が２フレーム毎に垂直方向に１画素移動しており、この部分がフリッカとして認識される。
【００３３】
本実施の形態では、このようなフリッカの発生を改善するため、図７のように配置したディザパターンを用いる。図７（ａ）〜図７（ｄ）に示したディザ係数の配置を図３（ａ）〜図３（ｄ）に示したディザパターンＡ〜Ｄで表すと、それぞれ図７（ｅ）〜図７（ｈ）のようになる。
【００３４】
本実施の形態のディザ処理回路３は、ディザ係数の配置が異なる４つのディザパターンＡ〜Ｄを２つずつ選択して組み合わせ、同一の組に属する２つのディザパターンをマトリクス状に配置したディザパターン群を２組構成し、２組のディザパターン群をフレーム毎に交互に発生する。このとき、第１組のディザパターン群と第２組のディザパターン群においては、それぞれ水平、垂直方向共に隣接するディザパターンが異なり、かつ２フレーム前とディザパターンが異なるように、２つのディザパターンを交互に配置する。
【００３５】
そして、ディザ処理回路３は、発生したディザパターン群と逆ガンマ補正回路２から出力された１０ビットの画像データとの加算を対応する画素毎に行い、加算結果の上位８ビットを出力する。この加算は、１０ビットの画素データの下位２ビットに、ディザパターン群のディザ係数を加算する処理となる。
【００３６】
図７の例では、ディザパターンＡとＣとを組み合わせて第１のディザパターン群を構成すると共に、ディザパターンＢとＤとを組み合わせて第２のディザパターン群を構成し、第１フレームでは第１組のディザパターン群、第２フレームでは第２組のディザパターン群、第３フレームでは第１組のディザパターン群、第４フレームでは第２組のディザパターン群といったように異なるディザパターン群をフレーム毎に交互に発生する。さらに、第１組のディザパターン群については、水平、垂直方向共に隣接するディザパターンが異なり、かつ２フレーム前とディザパターンが異なるように、ディザパターンＡ，Ｃが交互に配置される。同様に、第２組のディザパターン群についても、ディザパターンＢ，Ｄが交互に配置される。
【００３７】
図８、図９は本実施の形態におけるディザ処理の結果を示す図である。ここでは、説明を容易にするため、ディザ処理の１０ビット→８ビット変換を２ビット→１ビット変換に簡略化して、発光／非発光の２値のディスプレイで２ビットのデータを表示するものとする。この場合、前述のディザ係数の加算で桁上がりが生じた画素は発光、桁上がりが生じない画素は非発光となる。
【００３８】
図８（ａ）〜図８（ｄ）に示す水平６画素×垂直４画素の画像データには、「０」から「１」への水平方向の変化が含まれている。このような画像データに対して第１フレームのときには図７（ａ）に示した第１組のディザパターン群、第２フレームのときには図７（ｂ）に示した第２組のディザパターン群、第３フレームのときには図７（ｃ）に示した第１組のディザパターン群、第４フレームのときには図７（ｄ）に示した第２組のディザパターン群といったようにディザパターン群をフレーム毎に切り替えてディザ処理すると、第１フレーム、第２フレーム、第３フレーム、第４フレームの画素毎の発光／非発光はそれぞれ図８（ｉ）、図８（ｊ）、図８（ｋ）、図８（ｌ）に示した状態となる。ここでは、発光（ディザ係数の加算による桁上がり有り）を「１」、非発光（桁上がり無し）を「０」で表している。
【００３９】
図８（ａ）〜図８（ｄ）に示した元の画像データの変化に応じて、第１フレーム〜第４フレームでは、前記画像データの変化に対応する位置（図８（ｉ）、図８（ｊ）、図８（ｋ）、図８（ｌ）の破線部）で画素の発光が生じる。つまり、第１フレーム〜第４フレームの全てのフレームにおいて元の画像データの変化に対応する位置で発光する画素が存在し、非発光から発光に切り替わる位置は移動しないので、図５の場合と異なり、フリッカが発生することはない。
【００４０】
一方、図９（ａ）〜図９（ｄ）に示す画像データには、「０」から「１」への垂直方向の変化が含まれている。このような画像データに対して図８と同様にディザパターン群をフレーム毎に切り替えてディザ処理すると、第１フレーム、第２フレーム、第３フレーム、第４フレームの画素毎の発光／非発光はそれぞれ図９（ｉ）、図９（ｊ）、図９（ｋ）、図９（ｌ）に示した状態となる。
【００４１】
図９（ａ）〜図９（ｄ）に示した元の画像データの変化に応じて、第１フレーム〜第４フレームでは前記画像データの変化に対応する位置（図９（ｉ）、図９（ｊ）、図９（ｋ）、図９（ｌ）の破線部）で画素の発光が生じる。図８の場合と同様に、第１フレーム〜第４フレームの全てのフレームにおいて非発光から発光に切り替わる位置は移動しないので、フリッカが発生することはない。
以上のように、本実施の形態のディザパターンの配置により、映像の輪郭部分などデータ値が変化した部分でフリッカが発生することはなくなる。
【００４２】
なお、図８、図９では、第１フレーム〜第４フレームに対する処理について述べているが、本実施の形態のディザ処理は４フレーム周期で行われるので、第５フレーム以降も同様の処理を繰り返せばよいことは言うまでもない（すなわち、第５フレームを図８、９の第１フレームとして扱えばよい）。
【００４３】
また、本実施の形態では、ディザパターンＡとＣとを組み合わせ、ディザパターンＢとＤとを組み合わせているが、ディザパターンの組み合わせはこれに限るものではない。ディザパターンの組み合わせは、各画素において同一のディザ係数が発生する１周期（本実施の形態では４フレーム）あたりの輝度平均値が各画素で同一となるようにディザパターンを選択すればよい。
【００４４】
つまり、図７から分かるように、１つのフレームでは各画素のディザ係数が「０」、「１」、「２」、「３」のいずれかであり、輝度値は各画素で同一とは限らない。しかし、第１フレームから第４フレームにわたって各画素のディザ係数に注目すると、ディザ係数の発生順は画素によって異なるが、全ての画素でディザ係数「０」、「１」、「２」、「３」が４フレームで一巡していることが分かる。このように、全てのディザ係数を周期的に発生させることで、同一のディザ係数の発生周期における画素の輝度平均値を各画素で同じにすることができ、輝度の違いによるディザノイズの発生を抑えることができる。
【００４５】
このような条件を満たすディザパターンの組み合わせとしては、ディザパターンＡとＢとを第１組とし、ディザパターンＣとＤとを第２組とする組み合わせがある。その他に、ディザパターンＡとＤとを第１組とし、ディザパターンＢとＣとを第２組とする組み合わせがある。
【００４６】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図１０に、本実施の形態におけるディザパターンの配置を示す。本実施の形態においても、プラズマディスプレイ装置としての構成は第１の実施の形態と同様であるので、図１の符号を用いて説明する。
第１の実施の形態では、ディザ係数の配置が異なる４つのディザパターンＡ〜Ｄを２つずつ選択して組み合わせて２組のディザパターン群を構成しているが、本実施の形態のディザ処理回路３は、ディザ係数の配置が異なる２つのディザパターンをマトリクス状に配置して１つのディザパターン群を構成する。このディザパターン群においては、水平、垂直方向共に隣接するディザパターンが異なり、かつ１フレーム前とディザパターンが異なるように、２つのディザパターンを交互に配置する。
【００４７】
図１０（ａ）、図１０（ｂ）に示したディザ係数の配置を図３（ａ）〜図３（ｄ）に示したディザパターンＡ〜Ｄで表すと、それぞれ図１０（ｃ）、図１０（ｄ）のようになる。図１０の例では、ディザパターンＡとＣとを組み合わせてディザパターン群を構成し、このディザパターン群では、水平、垂直方向共に隣接するディザパターンが異なり、かつ１フレーム前とディザパターンが異なるように、ディザパターンＡ，Ｃが交互に配置される。つまり、本実施の形態では、各画素において同一のディザ係数が発生する周期は２フレームとなる。発生したディザパターン群と逆ガンマ補正回路２から出力された１０ビットの画像データとの加算を対応する画素毎に行い、加算結果の上位８ビットを出力することは第１の実施の形態と同じである。
【００４８】
第１の実施の形態で説明したディザパターンの配置は、ディザノイズの発生抑制効果が最良となる組み合わせである。
これに対して、本実施の形態では、各画素において同一のディザ係数が発生する１周期あたりの輝度平均値は各画素で同一とはならない。つまり、第１フレームから第２フレームにわたって各画素のディザ係数に注目すると、ディザ係数「０」、「１」が２フレームで一巡する画素とディザ係数「２」、「３」が２フレームで一巡する画素の２種類の画素が存在することが分かる。
【００４９】
したがって、本実施の形態は、フリッカの発生防止については第１の実施の形態と同様に実現できるが、２種類の画素で平均輝度が異なり、ディザノイズが発生するので、ディザノイズの発生抑制効果は第１の実施の形態より劣る。しかし、動画像の場合、その動きによっては本実施の形態を適用できる場合があると考えられる。
【産業上の利用可能性】
【００５０】
本発明は、プラズマディスプレイパネルに適用することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施の形態となるプラズマディスプレイ装置の構成を示すブロック図である。
【図２】本発明の第１の実施の形態におけるサブフレームの配列構成を示す図である。
【図３】ディザパターンの１例を示す図である。
【図４】図３のディザパターンを使用した従来のディザ処理を説明するための図である。
【図５】ディザ処理前の画像データに水平方向の変化が含まれる場合の従来のディザ処理の結果を示す図である。
【図６】ディザ処理前の画像データに垂直方向の変化が含まれる場合の従来のディザ処理の結果を示す図である。
【図７】本発明の第１の実施の形態におけるディザパターンの配置を示す図である。
【図８】本発明の第１の実施の形態においてディザ処理前の画像データに水平方向の変化が含まれる場合のディザ処理の結果を示す図である。
【図９】本発明の第１の実施の形態においてディザ処理前の画像データに垂直方向の変化が含まれる場合のディザ処理の結果を示す図である。
【図１０】本発明の第２の実施の形態におけるディザパターンの配置を示す図である。
【図１１】従来のプラズマディスプレイパネル装置におけるサブフレームの配列構成を示す図である。
【符号の説明】
【００５２】
１…プラズマディスプレイパネル、２…逆ガンマ補正回路、３…ディザ処理回路、４…サブフレーム制御回路。
【図１】
2005128207.tif 000003
【図２】
2005128207.tif 000004
【図３】
2005128207.tif 000005
【図４】
2005128207.tif 000006
【図５】
2005128207.tif 000007
【図６】
2005128207.tif 000008
【図７】
2005128207.tif 000009
【図８】
2005128207.tif 000010
【図９】
2005128207.tif 000011
【図１０】
2005128207.tif 000012
【図１１】
2005128207.tif 000013