(57)【要約】【課題】水平発振パルスの“Ｈ”レベル単独欠落に加え、復帰後、ＩＣ化による水平発振パルスの連続欠落、“Ｈ”レベルの欠落による水平出力トランジスタの破壊を防ぐ水平出力トランジスタ保護回路を提供する。【解決手段】水平出力トランジスタ６に接続された水平ドライブトランス５の１次側に入力される電流を制限する電流制限用抵抗１１と、該電流制限用抵抗１１と水平ドライブトランス５との間の電圧を平滑する平滑コンデンサ１２と、水平発振パルスの欠落を検出し、水平発振パルス欠落検出信号を出力する水平発振パルス欠落検出回路８と、水平発振パルス欠落検出信号が入力されると、予め設定された所定時間だけ水平ドライブトランス５の１次側をオン／オフさせる水平ドライブトランジスタ３を強制的にオンさせる信号を出力するタイマ回路１０とを備える。【選択図】        図１
2005005931.tif 000002
【特許請求の範囲】
【請求項１】
映像信号の水平同期クロック用として発振された水平発振パルスを水平出力回路に出力するための水平出力トランジスタを保護する回路であって、
前記水平出力トランジスタに接続された水平ドライブトランスの１次側に入力される電流を制限する電流制限用抵抗と、
該電流制限用抵抗と前記水平ドライブトランスとの間の電圧を平滑する平滑コンデンサと、
前記水平発振パルスの欠落を検出し、水平発振パルス欠落検出信号を出力する水平発振パルス欠落検出回路と、
前記水平発振パルス欠落検出信号が入力されると、予め設定された所定時間だけ前記水平ドライブトランスの１次側をオン／オフさせる水平ドライブトランジスタを強制的にオンさせる信号を出力するタイマ回路と
を備えることを特徴とする水平出力トランジスタ保護回路。
【請求項２】
前記タイマ回路は、前記所定時間を、前記水平発振パルスのオフ時に前記平滑コンデンサに蓄積される電荷が前記水平ドライブトランジスタの強制的なオンにより放電されるまでの時間に設定する
ことを特徴とする請求項１に記載の水平出力トランジスタ保護回路。
【請求項３】
前記水平発振パルス欠落検出回路は、水平発振パルスにおける各立ち上がりエッジおよび／または各立ち下がりエッジを検出し、任意の前記エッジの検出後の次のエッジが、前記水平同期クロックの間隔に基づいて設定される規定期間後に検出できない場合に、前記水平発振パルス欠落検出信号を出力する
ことを特徴とする請求項１または２に記載の水平出力トランジスタ保護回路。
【請求項４】
前記水平発振パルス欠落検出回路は、前記規定期間として水平発振パルスにおける高位（Ｈ）レベルの期間を用いて該期間以上に高位（Ｈ）レベルが検出できる場合に異常を示す信号を出力する高位期間異常検出回路、前記規定期間として水平発振パルスにおける低位（Ｌ）レベルの期間を用いて該期間以上に低位（Ｌ）レベルが検出できる場合に異常を示す信号を出力する低位期間異常検出回路、および、前記両異常検出回路の検出出力の論理和を前記水平発振パルス欠落検出信号として前記タイマ回路に出力する論理和回路により構成される
ことを特徴とする請求項１〜３の何れかに記載の水平出力トランジスタ保護回路。
【請求項５】
前記タイマ回路は、前記水平発振パルス欠落検出信号を入力する入力端子と、計時開始指示入力により前記所定時間の計時を開始すると共に計時終了時には計時終了信号を出力する計時部と、前記強制的にオンさせる信号を出力する出力端子と、前記水平発振パルス欠落検出信号が入力されると計時部に前記計時開始指示を出力すると共に前記強制的にオンさせる信号を出力開始し、前記計時終了信号が入力されると前記強制的にオンさせる信号の出力を終了する演算素子
を備えることを特徴とする請求項１〜４の何れかに記載の水平出力トランジスタ保護回路。
【請求項６】
映像信号の水平同期クロック用として発振された水平発振パルスを水平出力回路に出力するための水平出力トランジスタに接続された水平ドライブトランスの１次側に入力される電流を制限する電流制限用抵抗と、該電流制限用抵抗と前記水平ドライブトランスとの間の電圧を平滑する平滑コンデンサと、前記水平発振パルスの欠落を検出する水平発振パルス欠落検出回路と、前記水平発振パルスの欠落が検出された場合に予め設定された所定時間だけ前記水平ドライブトランスの１次側をオンさせる水平ドライブトランジスタを強制的にオンさせる信号を出力するタイマ回路とを備えた水平出力トランジスタ保護回路中のタイマ回路において、
水平発振パルス欠落検出回路で前記水平発振パルスの欠落が検出された場合に、前記水平ドライブトランジスタを強制的にオンさせるステップと、
前記強制的オンと同時に、予め設定された所定時間の計時を開始するステップと、
前記計時時間が前記所定時間に達したか否かを判断するステップと、
前記計時時間が前記所定時間に達した場合、前記水平ドライブトランジスタの強制的オンを終了させるステップ
を有することを特徴とする水平出力トランジスタ保護回路の保護方法。
【請求項７】
前記水平発振パルスの欠落が検出された場合に水平ドライブトランジスタを強制的にオンさせるステップでは、前記水平発振パルス欠落検出回路は、
前記所定時間として水平発振パルスにおける高位（Ｈ）レベルの期間を用いて該期間以上に高位（Ｈ）レベルが検出できる場合の異常を示す信号と、
前記所定時間として水平発振パルスにおける低位（Ｌ）レベルの期間を用いて該期間以上に低位（Ｌ）レベルが検出できる場合の異常を示す信号と
の論理和を前記水平発振パルス欠落検出信号として前記タイマ回路に出力することを特徴とする請求項６に記載の水平出力トランジスタ保護回路の保護方法。
【請求項８】
前記強制的にオンさせるステップでは、前記タイマ回路は、水平発振パルス欠落検出信号が入力された場合に、最上位割り込みで前記水平ドライブトランジスタの強制オン信号を出力し、
前記計時を開始するステップでは、水平発振パルスのオフ時に前記平滑コンデンサに蓄積される電荷が前記水平ドライブトランジスタの強制オン信号により放電されるまでの時間を所定時間として計時し、
強制的オンを終了させるステップでは、強制オン信号の出力を停止する
ことを特徴とする請求項６に記載の水平出力トランジスタ保護回路の保護方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、テレビジョン等のＣＲＴを用いたディスプレイ装置に入力される映像信号の水平同期クロック用として発振された水平発振パルスを、水平出力回路に出力するための水平出力トランジスタを保護する保護回路の改良に関するものである。
【０００２】
【従来の技術】
映像信号の水平同期クロック用として水平発振回路から発振される水平発振パルスは、静電気やその他のサージ電圧によって欠落する場合がある。例えば、水平発振パルスが１回欠落してオフ期間が長くなると、保護回路の無い水平出力回路に水平発振パルスを供給する水平出力トランジスタのコレクタ電流は通常時の３倍にも達することになり、水平出力トランジスタは破壊される。これに対応するには、水平出力トランジスタの設計耐圧マージンの値を高めることが考えられるが、一般的にトランジスタの耐圧マージンの値を高めることはコストを非常に増加させることになるので、耐圧マージンを高める代わりに水平出力トランジスタの保護回路が付加されている。
【０００３】
従来の水平出力トランジスタ保護回路は、水平発振パルスの欠落を検出する回路と、その検出結果により強制的に水平発振パルスのオン状態を出力する回路を有しており、水平発振パルスの欠落が検出された場合には、水平出力トランジスタに接続された水平ドライブトランスの１次側をオン／オフさせる水平ドライブトランジスタを強制的にオンさせる擬似的な水平発振パルスを出力していた。これによって水平出力トランジスタのコレクタ電流の増加を、検出時間と強制的にオンさせる処理に必要な時間に増加する約２倍程度に抑え込み、水平発振パルスが低位の“Ｌ”レベルで１パルスだけ欠落した時に水平出力トランジスタが破壊されることを抑制できるようにしていた。（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開２０００−２２９７９号公報（第１−４頁、第１図）
【０００５】
【発明が解決しようとする課題】
ところで、上記した従来の水平出力トランジスタの保護回路では、水平発振パルスの欠落中には水平出力トランジスタのコレクタ電流の増加を約２倍程度に抑え込んでいるが、その後、例えば、水平発振パルスの欠落が１パルス限りで回復して次のパルスから正常に戻った場合には、それと同時に保護動作を停止し、すぐに水平出力トランジスタがオン動作を開始させている。その場合、従来の水平出力トランジスタの保護回路の水平ドライブトランジスタのベースには、上記した水平ドライブトランジスタを強制的にオン状態にさせる擬似的な水平発振パルスに続いて、オフ状態が無いまま通常の水平発振パルスのオン状態の信号が入力され、水平ドライブトランジスタのコレクタ電流が約２倍程度まで増加する。この電流が水平ドライブトランスを介して水平出力トランジスタのベースに供給されるので、水平出力トランジスタのベースに流れる電流も通常時の約２倍程度になる。
【０００６】
つまり、従来の水平出力トランジスタの保護回路では、水平発振パルスが低位の“Ｌ”レベルで１パルスだけ欠落した時に、水平出力トランジスタのベース電流は通常時以上には増加せずコレクタ電流のみが通常時より増加するという現象のみに着目し、その水平出力トランジスタのコレクタ電流のみを抑制できるようにしていたが、その後の水平発振パルスが回復した時に水平ドライブトランジスタのコレクタ電流が通常時の約２倍程度まで増加し、その結果、水平ドライブトランジスタがオフ状態になった時に水平ドライブトランスを介して水平出力トランジスタのベースに通常時の約２倍程度の電流が流れ込むという現象については全く対応していなかった。
【０００７】
さらに具体的には、従来の保護回路が動作して水平出力トランジスタのコレクタ電流の増加が抑制される時点で、保護回路の疑似的な水平発振パルスにより水平ドライブトランジスタのコレクタ電流が通常時のオン状態程度まで増加する。この状態のままで回復した通常の水平発振パルスのオン（“Ｈ”レベル）が入力されて水平ドライブトランジスタのコレクタ電流が通常時の２倍程度まで増加する。次いで、通常の水平発振パルスがオフになると、水平ドライブトランスを介してその電流が水平出力トランジスタのベースに２倍程度の電流が流れ込むことになる。水平出力トランジスタには、通常の水平発振パルスのオフ期間に水平ドライブトランスを介してベースに電流が流され、次に、水平発振パルスのオン期間になるとベースの電荷が引き抜かれてベースには電流が流れなくなるものが使用されるが、水平出力トランジスタのベースに２倍程度の電流が流れ込むと、ベースの電荷の蓄積量が増加して水平発振パルスのオン期間に引き抜けなくなる。その場合、水平出力トランジスタはオフ状態にならないでオン状態が連続してしまい、水平出力トランジスタのコレクタ電流は増大しつづける。その結果、水平発振パルスが欠落する場合には、従来の水平出力トランジスタ保護回路における水平出力トランジスタが破壊に至るという問題が発生する。
【０００８】
また、近年になり、映像信号の水平同期クロック用の水平発振回路は、高度な機能を有するＩＣ回路により形成されるものが多くなった結果、上記した静電気やその他のサージ電圧の他にも、例えば、ＩＣ回路への入力データの切替時にも水平発振パルスの欠落が発生するようになった。さらに、欠落方法についても、ＩＣ回路によっては、水平発振パルス出力が“Ｌ”レベルのままで１パルスだけ欠落する場合ばかりとは限らず、複数パルスが連続して欠落する場合が発生したり、“Ｈ”レベルのままで欠落する場合が発生するようになっている。水平発振パルスが“Ｈ”レベルのままで欠落した場合には、“Ｌ”レベルで欠落する場合よりも多くのコレクタ電流が水平ドライブトランジスタに流れ、その量は、通常の略５倍に達する。すると、保護動作を停止した直後の水平出力トランジスタがオンしたときのベース電流も通常時の略５倍に達する。
【０００９】
従って、例えば、上記したＩＣ回路等のように“Ｌ”レベルまたは“Ｈ”レベルの水平発振パルスの欠落が複数回連続する場合には、水平ドライブトランスのコアが飽和しない限りは欠落回数に略比例して増加したコレクタ電流が水平ドライブトランジスタに流れることになる。つまり、水平発振パルスの欠落が続く場合には、従来の水平出力トランジスタ保護回路における水平ドライブトランジスタが破壊されるという問題があった。
【００１０】
また、例え、上記したＩＣ回路等で水平ドライブトランジスタが破壊に至らない場合であっても、その後段に配置された水平出力トランジスタのベースには、水平ドライブトランジスタのコレクタ電流に略比例した過大なオン電流が流れることになる。すると、水平出力トランジスタのベースにおける発振パルスがオンの期間の電荷の蓄積量が増大し、それに続く発振パルスがオフの期間だけではベース電荷が充分に引き抜ききれなくなる。その場合、水平出力トランジスタはオフ状態にならないでオン状態が連続してしまい、水平出力トランジスタのコレクタ電流は増大しつづけ、破壊に至りやすくなる。さらに、“Ｌ”レベルの水平発振パルスの欠落が続く場合には、従来の水平出力トランジスタ保護回路における水平出力トランジスタは、１パルスの欠落時よりもさらに破壊に至りやすくなるという問題があった。
【００１１】
また、例えば、上記したＩＣ回路等のように水平発振パルスが“Ｈ”レベルのままで欠落した場合には、保護動作を停止した直後の水平出力トランジスタがオンしたときのベース電流も通常時の略５倍に達し、さらには、“Ｈ”レベルの水平発振パルスの欠落が複数回連続する場合には、水平出力トランジスタのベースにはさらに過大なオン電流が流れることになる。その後は、上記と同様に、水平ドライブトランジスタが再度オンしても水平出力トランジスタのベース電荷が充分に引き抜ききれなくなり、水平出力トランジスタがオフさせられずオン状態が連続し、コレクタ電流は増大しつづける。その結果、“Ｈ”レベルで水平発振パルスの欠落が続く場合には、従来の水平出力トランジスタ保護回路における水平出力トランジスタは、“Ｌ”レベルの欠落時よりもさらに破壊に至りやすくなるという問題があった。
【００１２】
この発明は、上述のような課題を解消するためになされたものであって、水平発振パルスが欠落した後に復帰する際の水平出力トランジスタの破壊を防ぐことができ、さらに、水平発振パルスが複数回連続して欠落する場合、あるいは、“Ｈ”レベルのままで欠落する場合でも、その復帰時を含めて水平ドライブトランジスタおよび水平出力トランジスタの破壊を防ぐことができる水平出力トランジスタ保護回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記した目的を達成するため、この発明に係る水平出力トランジスタ保護回路は、映像信号の水平同期クロック用として発振された水平発振パルスを水平出力回路に出力するための水平出力トランジスタを保護する回路であって、
水平出力トランジスタに接続された水平ドライブトランスの１次側に入力される電流を制限する電流制限用抵抗と、
該電流制限用抵抗と水平ドライブトランスとの間の電圧を平滑する平滑コンデンサと、
水平発振パルスの欠落を検出し、水平発振パルス欠落検出信号を出力する水平発振パルス欠落検出回路と、
水平発振パルス欠落検出信号が入力されると、予め設定された所定時間だけ前記水平ドライブトランスの１次側をオン／オフさせる水平ドライブトランジスタを強制的にオンさせる信号を出力するタイマ回路とを備える。
【００１４】
また、この発明に係る水平出力トランジスタ保護回路の保護方法は、映像信号の水平同期クロック用として発振された水平発振パルスを水平出力回路に出力するための水平出力トランジスタに接続された水平ドライブトランスの１次側に入力される電流を制限する電流制限用抵抗と、該電流制限用抵抗と水平ドライブトランスとの間の電圧を平滑する平滑コンデンサと、水平発振パルスの欠落を検出する水平発振パルス欠落検出回路と、水平発振パルスの欠落が検出された場合に予め設定された所定時間だけ水平ドライブトランスの１次側をオンさせる水平ドライブトランジスタを強制的にオンさせる信号を出力するタイマ回路とを備えた水平出力トランジスタ保護回路中のタイマ回路において、
水平発振パルス欠落検出回路で水平発振パルスの欠落が検出された場合に、水平ドライブトランジスタを強制的にオンさせるステップと、
強制的オンと同時に、予め設定された所定時間の計時を開始するステップと、
計時時間が所定時間に達したか否かを判断するステップと、
計時時間が所定時間に達した場合、水平ドライブトランジスタの強制的オンを終了させるステップを有する。
【００１５】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００１６】
実施の形態１．
図１は、この発明の実施の形態１の水平出力トランジスタ保護回路の構成を示すブロック図である。
図１の水平出力トランジスタ保護回路は、映像信号の水平同期クロック用として発振された水平発振パルスを水平出力回路に出力するための水平出力トランジスタを保護する回路である。
【００１７】
図１において、水平発振回路１は、水平発振パルスを出力する回路であり、抵抗２は、発振パルスが後段の回路に流れ込む電流レベルを調整するものであり、水平ドライブトランジスタ３は、水平発振パルスに基づく映像信号の水平同期クロックのドライブ信号を出力する。水平ドライブトランス５は、電源Ｖｃｃからの入力と水平発振パルスとから水平同期クロックのドライブ信号を出力し、水平出力トランジスタ６は、ドライブ信号に基づき水平同期クロックを後段の回路に出力し、水平出力回路７は、映像信号を水平同期クロックにより同期させて出力する。
【００１８】
水平発振パルス欠落検出回路８は、入力する各水平発振パルスにおける立ち上がりおよび立ち下がりのエッジ部を検出することで、水平発振パルスの欠落を検出し、水平発振パルス欠落検出信号を出力する回路であり、例えば、具体例として７４ＨＣ１２３などのシングルショットＩＣを使って容易に構成することができる。つまり、水平発振パルス欠落検出回路８は、水平発振パルスにおける各立ち上がりエッジおよび／または各立ち下がりエッジを検出し、任意のエッジの検出後の次のエッジが、水平同期クロックの変動範囲を含む間隔に基づいて設定される規定期間後に検出できない場合に、水平発振パルス欠落検出信号を出力するものである。
【００１９】
バッファ回路９は、入力する水平発振パルスと後述するタイマ回路からの出力を受け、水平ドライブトランジスタ３の駆動タイミング信号を生成するバッファ回路である。
【００２０】
タイマ回路１０は、水平発振パルス欠落検出回路８で水平発振パルスの欠落が検出された出力が、例えば、“Ｌ”レベルを基準電位として“Ｈ”レベルの状態になった場合のように有意になった瞬間を検出し、検出時点から所定時間だけ検出信号の出力を継続する回路である。つまり、タイマ回路１０は、水平発振パルス欠落検出信号が入力されると、予め設定された所定時間（所定期間）だけ水平ドライブトランス５の１次側をオン／オフさせる水平ドライブトランジスタ３を強制的にオンさせる信号を出力する。タイマ回路１０は、例えば、具体例として７４ＨＣ１２３などのシングルショットＩＣを使って容易に構成することができる。タイマ回路１０は、所定時間を、水平発振パルスのオフ時に平滑コンデンサ１２に蓄積される電荷が水平ドライブトランジスタ３の強制的なオンにより放電されるまでの時間に設定するものである。
【００２１】
コレクタ電流制限抵抗１１は、電源Ｖｃｃから水平ドライブトランジスタ３のコレクタに流れ込む電流を、通常時（水平発振パルスが欠落しないで入力する時）の最大値と同様あるいはそれよりも低い値となるように制限するものである。すなわち、コレクタ電流制限抵抗１１は、水平出力トランジスタに接続された水平ドライブトランスの１次側に入力される電流を制限する電流制限用抵抗である。平滑コンデンサ１２は、電流制限用抵抗１１と水平ドライブトランス５との間の電圧を平滑するものであり、略水平ドライブトランス５の１次側の両端電圧を平滑するものである。
【００２２】
図２は、図１の水平発振パルス欠落検出回路８の一例を示す回路図である。
図２において、ＩＣ２１は、例えば、汎用ロジックＩＣの７４ＨＣ１２３であり、水平発振回路１からの水平発振パルスがいわゆる２Ｂ端子、および、１Ａ端子から入力される。ＩＣ２１は、２Ｂ端子から入力された水平発振パルスから立ち上がりエッジを検出した場合、抵抗２２とコンデンサ２３で設定された時間だけ、具体的には、１．５ｔＨ（１ｔＨ：通常時のパルス周期間隔）の間、１２番ピンから“Ｌ”レベルを出力し、その後、“Ｈ”レベルに戻るように設計されている。言い換えれば、ＩＣ２１は、通常時のように水平発振パルスが１ｔＨ間隔で入力されている場合には、１ｔＨ毎にその立ち上がりエッジが検出されるので、１２番ピン出力を常に“Ｌ”レベルに保つが、１．５ｔＨ以上の間が経過しても平発振パルスの立ち上がりエッジが入力されない場合には、“Ｈ”レベル（異常を示す信号）を１２番ピンから出力し、ＯＲ回路２６を経由して、後段のタイマ回路１０に異常を通知する。また、ＩＣ２１は、１Ａ端子から入力された水平発振パルスから立ち下がりエッジを検出した場合には、抵抗２５とコンデンサ２４で設定された時間、具体的には、１．５ｔＨの間、４番ピンから“Ｌ”レベルを出力し、その後“Ｈ”レベルに戻るように設計されている。言い換えれば、ＩＣ２１は、通常時のように水平発振パルスが１ｔＨ間隔で入力されている場合には、４番ピン出力を常に“Ｌ”レベルに保つが、１．５ｔＨ以上の間が経過しても水平発振パルスの立ち下がりエッジが入力されない場合には、“Ｈ”レベル（異常を示す信号）を４番ピンから出力し、ＯＲ回路２６を経由して、後段のタイマ回路１０に異常を通知する。
【００２３】
図３は、図１のバッファ回路９の一例を示す回路図である。
図３において、抵抗３１は、水平発振回路１からの水平発振パルスが後段の回路に流れ込む際の電流レベルを調整するものであり、抵抗３２は、電源電圧Ｖｃｃから後述するトランジスタ３３、後述するトランジスタ３６、および、後述するトランジスタ３８に流れ込む電流レベルを調整するものであり、トランジスタ３３は、水平発振パルスを反転させたパルスを出力する。抵抗３４は、トランジスタ３３で反転された水平発振パルスが後段の回路に流れ込む際の電流レベルを調整するものであり、抵抗３５は、電源電圧Ｖｃｃから後述するトランジスタ３６、および、後段の水平ドライブトランジスタ３に流れ込む電流レベルを調整するものであり、トランジスタ３６は、水平発振パルスを再度反転させたパルスを後段の抵抗２を介して水平ドライブトランジスタ３に向けて出力するものである。抵抗３７は、タイマ回路１０からの信号を伝えるための電流制限抵抗であり、トランジスタ３８は、タイマ回路１０からの“Ｈ”レベル信号が入力された場合に強制的にトランジスタ３６をカットオフさせ、後段の水平ドライブトランジスタ３を駆動するためのものである。
【００２４】
また、トランジスタ３３のコレクタには、タイマ回路１０からの出力が接続されており、タイマ回路１０からの出力（この例では、欠落検出時から一定時間だけ“Ｈ”レベルが継続出力される）が入力されている間は、トランジスタ３３、および、トランジスタ３８のコレクタ電圧が“Ｌ”レベルの状態に維持される。従って、タイマ回路１０から出力されている間は、トランジスタ３６はカットオフし、電源Ｖｃｃからの電流が抵抗３５、および、抵抗２を介して水平ドライブトランジスタ３のベースに入力され、水平ドライブトランジスタ３はオンする。
【００２５】
このため、バッファ回路９の出力は、タイマ回路１０からの出力、および、水平発振回路１からの水平発振パルスを入力し、その論理和に相当する信号を出力する。つまり、水平発振パルスが“Ｈ”レベル、または、タイマ回路１０の出力（タイマ設定時間信号）が有意のとき、“Ｈ”レベルの信号を出力する。その出力信号は抵抗２を介して水平ドライブトランジスタ３を駆動する信号である。つまり、水平ドライブトランジスタ３は、水平発振パルスが“Ｈ”レベルの場合と、タイマ回路に予め設定された“一定期間”分だけ有意となるタイマ設定時間信号が出力されている場合は、オンしつづけることになる。
【００２６】
水平ドライブトランジスタ３は、ベース電圧が“Ｌ”レベルの場合にはオフ状態であり、水平ドライブトランス５からは電流が流れ込まないのでコレクタ電流も流れ込まない。水平ドライブトランジスタ３は、そのベース電圧が“Ｈ”レベルの場合にはオン状態になり、水平ドライブトランス５から流れ込む電流量が漸増する。本実施の形態では、水平ドライブトランス５を流れる電流は、電源電圧Ｖｃｃから電流制限用抵抗１１を介して直接に流れ込む電流のみでなく、水平発振パルスが“Ｌ”レベル（オフ）の時に平滑コンデンサ１２に一旦蓄積された電荷が放電された電流と共に流れ込むものである。従って、水平ドライブトランジスタ３のオン状態が継続されることにより平滑コンデンサ１２に蓄積された電荷が全て放電されつくした場合には、水平ドライブトランジスタ３のコレクタ電流としては、電流制限用抵抗１１により制限された電流のみが流れるようになる。
【００２７】
本実施の形態では、電流制限用抵抗１１の値は、それにより制限された電流が、通常状態の水平発振パルスにより水平ドライブトランジスタ３のベースがオンする時間だけ漸増させた水平ドライブトランス５から流れ込む電流量と同等程度もしくはそれ以下になるように決定されている。従って、電流制限用抵抗１１により制限された電流のみが流れている場合の水平ドライブトランジスタ３のコレクタ電流値は、通常状態の水平発振パルスにより水平ドライブトランジスタ３のベースがオンした場合のオフになる直前のコレクタ電流値と同様かそれよりも少なくなる。
【００２８】
従って、平滑コンデンサ１２に蓄積された電荷が全て放電されつくすまでは水平発振パルス欠落検出信号を出力し続け、水平ドライブトランジスタ３のコレクタ電流値が通常状態の水平発振パルスによりオフになる直前のコレクタ電流値以下になったら水平発振パルス欠落検出信号を停止して通常動作に復帰させるようにすれば、水平ドライブトランジスタ３のコレクタ電流値が異常電圧ではない状態で復帰させることができるので、復帰時に水平出力トランジスタを破壊させることが無くなる。さらに、本実施の形態では、例えば、水平発振パルスが複数回連続して欠落する場合、あるいは、“Ｈ”レベルのままで欠落する場合、あるいは、その“Ｈ”レベルのままの欠落が連続する場合でも、平滑コンデンサ１２に蓄積された電荷が全て放電されつくすまでは水平発振パルス欠落検出信号を出力し続け、通常状態の水平発振パルスによりオフになる直前のコレクタ電流値以下になったら通常動作に復帰させるように構成しているので、水平ドライブトランジスタおよび水平出力トランジスタの破壊を防ぐことができることになる。
【００２９】
図４は、図１の水平出力トランジスタ保護回路で水平発振パルスが“Ｌ”レベルのまま欠落している場合の各ポイントにおける波形図である。
図４（ａ）は、水平発振回路１から周期的に出力される水平発振パルスの波形図であり、左から２番目の１個の水平発振パルスが“Ｌ”レベルのまま欠落している場合を示している。またパルス周期間隔はｔＨであり、通常時の水平発振パルスのオン／オフのデューティーは５０％程度であり、従って、その場合のパルス幅はｔＨ／２となる。
【００３０】
図４（ｂ）は、水平発振パルス欠落検出回路８で、例えば、入力する水平発振パルスの立ち上がりエッジ、および／または、立ち下がりエッジから、それぞれ通常パルス幅（ｔＨ＝１／ｆＨ）の約１．５倍の期間に達しても次のエッジが検出されない場合等に出力される水平発振パルス欠落検出信号の波形図である。なお、図４（ｂ）では、水平発振パルスの欠落検出信号として“Ｈ”レベルが出力された場合を有意としているが、“Ｌ”レベルが出力された場合を有意とするように水平出力トランジスタ保護回路を構成しても良い。
【００３１】
図４（ｃ）は、水平発振パルスの欠落検出信号が入力されたタイマ回路１０から出力されるタイマ設定時間信号の波形図である。タイマ回路１０からは、水平発振パルスの欠落検出信号が入力した時点から予め設定された所定期間Ｔｓｔが終了するまでを計時して、その期間中継続して有意であることを示すタイマ設定時間信号を出力する。なお図４（ｃ）の場合も、タイマ設定時間信号として“Ｈ”レベルが出力された場合を有意としているが、“Ｌ”レベルが出力された場合を有意とするように水平出力トランジスタ保護回路を構成しても良い。また、この有意とするレベルを維持する時間については詳細を後述する。
【００３２】
図４（ｄ）は、水平発振回路１からの水平発振パルスおよびタイマ回路１０からのタイマ設定時間信号が入力されたバッファ回路９から出力される両入力の論理和を示す信号の波形図である。図４（ｄ）の論理和信号は、水平発振パルスと、タイマ設定時間信号との論理和信号であり、少なくとも前記した何れか一方の信号が“有意”レベルである場合には、“Ｈ”レベルを出力するようにした信号である。この信号は、抵抗２を介して水平ドライブトランジスタ３のベースに入力されることにより、水平ドライブトランジスタ３を駆動する信号であり、タイマ設定時間信号の“有意”レベルが継続して所定期間Ｔｓｔだけ入力される場合には、水平ドライブトランジスタ３は予めタイマ回路に設定された所定時間Ｔｓｔの期間だけ駆動されることになる。
【００３３】
図４（ｅ）は、図４（ｄ）の信号がコレクタ電流制限抵抗１１を介してベースに入力される水平ドライブトランジスタ３のコレクタ電流を示す信号の波形図である。水平ドライブトランジスタ３のコレクタには、水平ドライブトランス５の一次側の電圧低位側（接地側）が接続され、また、水平ドライブトランス５の一次側の電圧高位側（電源電圧Ｖｃｃ側）には、直列にコレクタ電流制限抵抗１１の一方の端部が接続され、コレクタ電流制限抵抗１１の他方の端部は電源電圧Ｖｃｃに接続される。水平ドライブトランジスタ３のコレクタ電流は、水平発振パルスの“Ｈ”レベルが入力された場合には漸増してｉ０（最大値）まで増加するが、水平発振パルスの“Ｌ”レベルが入力された場合にはすぐに０になる。
【００３４】
次に、タイマ設定時間信号により“Ｈ”レベル（オン状態）が継続して所定期間Ｔｓｔだけ入力される場合の水平ドライブトランジスタ３のコレクタ電流は、通常時の最大値ｉ０程度までほぼ直線的に一旦増加するが、その後には、平滑コンデンサ１２の蓄積電荷が放電により減少するに従い、電流制限抵抗１１からの電流によって増加が鈍り、波形がピークを迎えた後は減少し始める。減少するコレクタ電流値は、やがて平滑コンデンサ１２の蓄積電荷が枯渇したところで通常時の最大値ｉ０と同様あるいはそれ以下のｉ２のレベルになる。図４（ｅ）では、コレクタ電流値がｉ２のレベルになったところで、通常状態に復帰させている。
【００３５】
ここで、タイマに予め設定される所定期間Ｔｓｔについて説明する。所定期間Ｔｓｔは、図４（ｅ）に示したように、タイマ設定時間信号による“Ｈ”レベル（オン状態）が継続してベースに入力される状態になった水平ドライブトランジスタ３のコレクタ電流が、通常時の最大値ｉ０以上に一旦増加するが、それがｉ２のレベルまで下がる期間に合わせて予め設定される。また、コレクタ電流のｉ２のレベルは、上記した通常時の最大値ｉ０と同様あるいはそれ以下のレベルになるように電流制限抵抗１１の抵抗値を用いて設定される。
【００３６】
電流制限抵抗１１の抵抗値Ｒは、次の式（１）を満たすものである。
Ｒ  ≧  Ｖｃｃ  ／  ｉ０      ・・・・（１）
（但し、Ｖｃｃ：水平ドライブトランスを駆動する電源電圧）
【００３７】
ここでは説明を容易にするために式（１）の不等号については省略して、次の式（２）と定義する。
Ｒ  ＝  Ｖｃｃ  ／  ｉ０      ・・・・（２）
【００３８】
一方、水平発振パルスが欠落無しで入力される通常時において水平ドライブトランス３を十分に駆動するためには、通常パルス周期間隔ｔＨの半分（ｔＨ／２：パルス幅）の期間中に水平ドライブトランジスタ３のコレクタ電流を通常時の最大値ｉ０のレベルにまで増加させる必要があるので、電流制限抵抗１１を不用意に単純に設けてしまうと、水平ドライブトランジスタ３のコレクタ電流を通常時の最大値ｉ０のレベルにできなくなる。そこで本実施の形態では、コレクタ電流のさらなる供給源として平滑コンデンサ１２を設けてある。この平滑コンデンサ１２の容量Ｃは、水平ドライブトランジスタ３にコレクタ電流を供給することに対して十分なマージンを持ったものであり、より具体的には、次の式（３）の条件を満たすものである。
Ｃ・Ｖｏ  ≫  （１／２）・（ｔＨ／２）・ｉ０      ・・・・（３）
（但し、Ｖｏ：平滑コンデンサ１２の両端の電圧、
ｔＨ：通常時の水平発振パルスの周期間隔、
左辺：平滑コンデンサ１２に蓄積されている電荷、
右辺：水平ドライブトランジスタ３のオン期間のコレクタ電流の総量）
【００３９】
また、水平ドライブトランジスタ３がオンした時に平滑コンデンサ１２から放出される電荷量と、水平ドライブトランジスタ３がオフした時に電流制限抵抗１１を介して平滑コンデンサ１２にチャージされる電荷量は相等しく、さらに、本実施の形態においては、通常時の水平発振パルスのオン／オフのデューティーは５０％程度であるので、次の式（４）の条件を満たすものである。
（１／２）・（ｔＨ／２）・ｉ０＝（ｔＨ／２）・（Ｖｃｃ−Ｖｏ）／Ｒ・・・・（４）
【００４０】
よって、上記した式（２）と式（４）により、平滑コンデンサ１２の動作点の電圧Ｖｏは、次の式（５）を満たすようになる。
Ｖｏ  ＝  Ｖｃｃ／２      ・・・・（５）
【００４１】
すなわち、通常時における本実施の形態の水平出力トランジスタ保護回路においては、式（５）の動作点の電圧Ｖｏを仮想電源として水平ドライブトランス５を駆動することになる。一方、水平発振パルスが欠落して、図４（ｃ）あるいは（ｄ）のタイマに設定された所定期間Ｔｓｔの部分のように“一定期間”だけ水平ドライブトランジスタ３のオン状態が続いた場合には、最初のうちは、水平ドライブトランジスタ３のコレクタ電流は、通常時の最大値ｉ０を超えて上り続けるが、その後、平滑コンデンサ１２の蓄積電荷が放電され尽くして枯渇してくると、今度は電流制限抵抗１１によってコレクタ電流は下がり始め、最終的には通常時の最大値ｉ０と同様あるいはそれ以下のｉ２のレベルで落ち着くことになる。
【００４２】
逆に、タイマ回路の所定期間Ｔｓｔの出力は、コレクタ電流が通常時の最大値ｉ０と同様あるいはそれ以下のｉ２のレベルに落ち着くのに十分な時間に予め設定される。その後、タイマ回路１０からの所定期間Ｔｓｔの有意出力が終了して通常状態に復帰すると、水平ドライブトランジスタ３は水平発振パルスのオフ時に合わせてオフするが、その際に水平ドライブトランジスタ３のコレクタ電流に基づく水平出力トランジスタ６のベース電流は通常時のそれと同程度まで抑えられている。
【００４３】
上記により本実施の形態では、図４（ｆ）に示したように、通常動作に戻った次の水平発振パルスのオフ時タイミングにおいて、水平出力トランジスタ６のベース入力がオフしたときには確実に同ベースの電荷を引き抜くことができるので、確実に水平出力トランジスタ６をオフさせることができるようになる（図４（ｆ）のｉ３）。
【００４４】
従って、本実施の形態では、タイマ回路１０の所定期間Ｔｓｔの有意出力が終了する時点おいては、図４（ｆ）に示したように水平出力トランジスタ６のベース電流が通常時よりも増大しておらず、図４（ｄ）に示したように水平発振パルスは正常に戻っているので、図４（ｇ）に示したように、過大に流れる水平出力トランジスタ６のオン期間（図４（ｆ）のＴｏｎ）は通常時と同様あるいはそれ以下の期間に抑えることができる。よって、図４（ｇ）の場合には、水平発振パルスの欠落時だけでなく、通常状態に復帰後の水平出力トランジスタ６のコレクタ電流は、通常時の最大値ｉ０以上になることはなくなり、破壊に至ることがなくなる。また、水平ドライブトランジスタ３についても、コレクタ電流が破壊に至るほど過大に流れることがなくなる。
【００４５】
図５は、図１の水平出力トランジスタ保護回路で水平発振パルスが“Ｈ”レベルのまま欠落している場合の各ポイントにおける波形図である。
図５の水平発振パルスが“Ｈ”レベルのまま欠落している場合の波形が、図４に示した水平発振パルスが“Ｌ”レベルのまま欠落している場合の波形と異なるは、以下の各点である。
【００４６】
図５（ａ）では、左から１番目から３番目までの３個の水平発振パルスの“Ｈ”レベルが連続してそのままのレベルになることでパルスが欠落している場合を示している。またパルス周期間隔はｔＨであり、通常時の水平発振パルスのオン／オフのデューティーは５０％程度であるので、この場合のパルスが欠落により“Ｈ”レベルが連続する期間は２．５×ｔＨということになる。他は、図４（ａ）と同様である。
【００４７】
図５（ｂ）では、左から２番目の水平発振パルスの“Ｈ”レベルと同時に水平発振パルス欠落検出信号が出力され、それが、次の３番目の水平発振パルスの“Ｈ”レベルまで続いてている。他は、図４（ｂ）と同様である。
【００４８】
図５（ｃ）では、図５（ｂ）で左から２番目の水平発振パルスの“Ｈ”レベルと同時に水平発振パルス欠落検出信号が出力されるため、タイマ設定時間信号も左から２番目の水平発振パルスの“Ｈ”レベルと同時に出力されるように早まる。他は、図４（ｃ）と同様である。
【００４９】
図５（ｄ）では、図５（ａ）の“Ｈ”レベルが連続する期間は、図４（ａ）の“Ｌ”レベルが連続する期間よりも長く、図５（ｃ）のタイマ設定時間信号も図４（ｃ）より早まっているため、その論理和信号は、図４（ｄ）のように途中で“Ｌ”レベルになることなく、欠落パルスの発生からタイマ設定時間信号の“Ｈ”レベルが継続して所定期間Ｔｓｔまで連続して“Ｈ”レベルになる。つまり、“Ｈ”レベルで欠落する水平発振パルスが発生した時点まで遡って論理和信号を出力できることになる。他は、図４（ｄ）と同様である。
【００５０】
図５（ｅ）では、図５（ｄ）の論理和信号が“Ｈ”レベルで欠落する水平発振パルスが発生した時点まで遡ることから、欠落時にコレクタ電流制限抵抗１１を介してベースに入力される水平ドライブトランジスタ３のコレクタ電流も欠落パルスの発生時からになっている。他は、図４（ｅ）と同様である。
【００５１】
図５（ｆ）では、図５（ｅ）の水平ドライブトランジスタ３のコレクタ電流が欠落パルスの発生時からのものになるので、水平出力トランジスタ６のベース電流のオフも欠落パルスの発生時からとなる。他は、図４（ｆ）と同様である。
【００５２】
図５（ｇ）では、図５（ｆ）の水平出力トランジスタ６のベース電流のオフが欠落パルスの発生時からとなるので、水平出力トランジスタ６のコレクタ電流は、欠落パルスの発生時から発生しないようになる。他は、図４（ｇ）と同様である。
【００５３】
図６は、図１に示した本実施の形態の水平出力トランジスタ保護回路の動作を示すフローチャートである。
水平発振パルス欠落検出回路８では、水平発振回路１から出力される水平発振パルスの欠落が有るか否かを判断する（Ｓ１）。欠落が無い場合（Ｓ１：ＮＯ）には、再度ステップＳ１を繰り返して欠落の検出を待ち受け、欠落が有る場合（Ｓ１：ＹＥＳ）には、タイマ回路１０からタイマ設定時間信号が出力されることで、水平ドライブトランジスタ３が所定期間Ｔｓｔだけ強制的にオンされる（Ｓ２）。
【００５４】
タイマ回路１０は、タイマ設定時間信号を連続して出力する時間を計時することで、水平ドライブトランジスタ３の強制的なオンを維持させる時間を計時し（Ｓ３）、計時時間が所定期間Ｔｓｔに達したか否かを判断する（Ｓ４）。計時時間が所定期間Ｔｓｔに達しない場合（Ｓ４：ＮＯ）には、再度ステップＳ４を繰り返して計時時間が所定期間Ｔｓｔに達することを待ち受け、計時時間が所定期間Ｔｓｔに達した場合（Ｓ４：ＹＥＳ）には、タイマ設定時間信号の出力を停止し、水平ドライブトランジスタ３の強制的なオンを終了し（Ｓ５）、通常動作に戻る（Ｓ６）。
【００５５】
つまり、本実施の形態の水平出力トランジスタ保護回路のタイマ回路１０は、水平発振パルス欠落検出回路８で水平発振パルスの欠落が検出された場合に、水平ドライブトランジスタ３を強制的にオンさせ、その強制的オンと同時に、予め設定された所定時間Ｔｓｔの計時を開始し、計時時間が所定時間Ｔｓｔに達したか否かを判断し、計時時間が所定時間Ｔｓｔに達した場合、水平ドライブトランジスタ３の強制的オンを終了させている。
【００５６】
また、本実施の形態のタイマ回路１０は、例えば、水平ドライブトランジスタ３を強制的にオンさせる際には、水平発振パルス欠落検出信号が入力された場合に、最上位割り込みで水平ドライブトランジスタ３に対してタイマ設定時間信号に基づく強制オン信号を出力し、所定時間Ｔｓｔの計時を開始する際には、水平発振パルスのオフ時に平滑コンデンサ１２に蓄積される電荷が水平ドライブトランジスタ３の強制オン信号により放電されるまでの時間を所定時間として計時し、強制的オンを終了させる際には、その強制オン信号の出力を停止させている。
【００５７】
その結果、図４（ｇ）および図５（ｇ）に示すように水平出力トランジスタ６のコレクタ電流が通常時以上に増加しないようにでき、図４（ｅ）および図５（ｅ）に示すように水平ドライブトランジスタ３のコレクタ電流についても、増加量を抑制することができるようになっている。
【００５８】
ここで、従来の問題点と本実施の形態の相違について再度整理すると以下のようになる。
従来の水平出力トランジスタ保護回路では、静電気やその他のサージ電圧により水平発振パルスが欠落して水平発振回路１からの水平発振パルスのオフ期間（“Ｌ”レベル）が長くなることから、通常時の３倍にも達する水平出力トランジスタ６のコレクタ電流を通常時の２倍程度に抑えて水平出力トランジスタ６が破壊するのを防ぐようにするのみであったが、水平発振パルス欠落検出回路８が動作した後に通常の水平発振パルスが復帰した時点では、既に水平ドライブトランジスタ３のコレクタ電流は通常時の２倍程度と、正常時に比べて増大している。そこで、従来のようにそのまま水平出力トランジスタ６をオンさせてしまうと、水平ドライブトランジスタ３のコレクタ電流に略比例した過大なベース電流が水平出力トランジスタ６に流れることになる。その結果、水平発振パルスが復帰した後の次のパルスによる水平出力トランジスタ６のオフ期間だけでは、ベースに蓄積された電荷が十分に引き抜ききれなくなる。従って、従来の水平出力トランジスタ保護回路では、水平発振パルスが復帰後に、水平出力トランジスタ６をオフにできなくなりそのコレクタ電流が増大しつづけ、破壊に至ってしまうことになる。
【００５９】
また、従来の水平出力トランジスタ保護回路では、ＩＣにより回路を構成した場合等のように水平発振パルスの欠落が複数回連続する場合には、水平ドライブトランス５のコアが飽和しない限りは欠落回数に略比例したコレクタ電流が流れるので、水平発振パルスの欠落が続けば水平ドライブトランジスタ３が破壊に至る事態を避けることができない。また、ＩＣにより回路を構成した場合等には、水平発振パルスのオン期間（“Ｈ”レベル）が長くなって水平発振パルスの欠落する場合があり、その場合には、水平ドライブトランジスタ３のコレクタ電流は通常の略５倍に達し、その結果、直後の水平出力トランジスタ６がオンしたときのベース電流も通常時の略５倍に達するので、その後に、水平発振パルスが復帰した後の次のパルスにより水平ドライブトランジスタ３が再度オンしても、通常の水平発振パルスによるオフ期間だけでは、水平出力トランジスタ６のベースに蓄積された電荷が十分に引き抜けなくなり、水平出力トランジスタ６をオフにできなくななりそのコレクタ電流が増大しつづけ、破壊に至る。つまり、水平出力トランジスタ保護回路をＩＣにより構成した場合には、水平発振パルスの欠落が複数回連続する場合や、“Ｈ”レベルで水平発振パルスの欠落する場合があり、従来の水平出力トランジスタ保護回路では、さらに、破壊されやすくなる。
【００６０】
それに対して、本実施の形態では、水平発振欠落検出回路８だけでなく、タイマ回路１０、電流制限用抵抗１１および平滑コンデンサ１２を設けることにより、水平発振パルスの欠落を検出した後、水平ドライブトランジスタ３のコレクタ電流が通常時の最大値ｉ０に落ち着くまで水平ドライブトランジスタ３をオンさせ続けるので、静電気やその他のサージ電圧などにより水平発振パルスが欠落した場合に、水平発振パルスの欠落中の水平出力トランジスタのコレクタ電流の増加量を抑えるだけではなく、その後の水平ドライブトランジスタがオフ状態になった時に水平ドライブトランスの電流を抑え込ことで、水平出力トランジスタのベース電荷を通常のパルスのオフ間隔で放電できるようになり、水平出力トランジスタをオフ状態にでき、水平出力トランジスタのコレクタ電流が通常時の最大値ｉ０と同程度にしか増加しないようにできる。従って、本実施の形態では、水平発振パルスの欠落中だけでなく、通常状態に復帰した後の水平ドライブトランジスタがオフ状態になった時に水平ドライブトランスの電流を抑え込むことができ、その結果、水平出力トランジスタに流れる電流が増大して破壊に至る事態を避けることができ、後段の回路への影響を取り除くことができる。
【００６１】
また、本実施の形態では、水平出力トランジスタ保護回路をＩＣ回路で構成する場合等のように、水平発振パルスの欠落が続く場合、あるいは、その欠落が”Ｌ”レベルの場合だけでなく、水平発振パルスが”Ｈ”レベルのままで欠落した場合でも、水平発振パルスの欠落中だけでなく、通常状態に復帰した後の水平出力トランジスタ６が破壊される事態を避けることができ、さらに、水平ドライブトランジスタ３が破壊される事態も避けることができる。
【００６２】
実施の形態２．
上記した実施の形態１では、水平発振パルス欠落検出回路８で水平発振パルスのエッジを検出して欠落を検出していたが、水平発振パルスのエッジを検出する場合には、サージなどのノイズによる誤検出が比較的発生しやすくなっている。以下に示す実施の形態２では、ノイズによる水平発振パルスの誤検出を抑制して水平出力トランジスタ保護回路の安定度を増強する場合について説明する。
【００６３】
図７は、本発明の実施の形態２の水平出力トランジスタ保護回路における水平発振パルス欠落検出回路８の一例を示す回路図である。
図７に示した水平発振パルス欠落検出回路８では、実施の形態１のように各水平発振パルスの立ち上がりもしくは立ち下がりを検出するのではなく、各水平発振パルスの“Ｈ”レベルの幅（期間）の異常と、各水平発振パルスの“Ｌ”レベルの幅（期間）の異常とを検出し、その論理和を出力するようにしている。
【００６４】
Ｈレベル幅異常検出回路４０は、水平発振パルスの“Ｈ”期間を時間積分する回路であり、“Ｈ”期間が一定期間以上続いた場合に検出信号をＯＲ（論理和）回路６０に出力する。Ｌレベル幅異常検出回路５０は、水平発振パルスの“Ｌ”期間を時間積分する回路であり、“Ｌ”期間が一定期間以上続いた場合に検出信号をＯＲ（論理和）回路６０に出力する。ＯＲ（論理和）回路６０は、Ｈレベル幅異常検出回路４０またはＬレベル幅異常検出回路５０の何れか一方からの検出信号が入力された場合に、水平発振パルス欠落検出信号を出力するものである。
【００６５】
その一定期間としては、水平同期クロックの間隔に基づいて設定される規定期間とし、その後になっても、同じレベルの信号が継続して検出できる場合に異常と判断する。例えば、Ｈレベル幅異常検出回路４０（高位期間異常検出回路）では、規定期間として水平発振パルスにおける高位（Ｈ）レベルの期間を用いて、その期間以上に（Ｈ）レベルが検出できる場合に異常を示す信号を出力し、Ｌレベル幅異常検出回路５０（低位期間異常検出回路）では、規定期間として水平発振パルスにおける低位（Ｌ）レベルの期間を用いて、その期間以上に（Ｌ）レベルが検出できる場合に異常を示す信号を出力し、ＯＲ（論理和）回路６０は、両異常検出回路の検出出力の論理和を水平発振パルス欠落検出信号としてタイマ回路１０に出力する。
【００６６】
つまり、本実施の形態の水平発振パルス欠落検出回路８では、水平発振パルスの“Ｈ”期間を時間積分することによって、その“Ｈ”期間が一定期間以上続いたことを検出して異常を検出すると共に、“Ｌ”期間を時間積分することによってその“Ｌ”期間が一定期間以上続いたことを検出して異常を検出し、それらの出力の論理和をとっている。
【００６７】
このように本実施の形態では、水平発振パルスの“Ｈ”期間および“Ｌ”期間を検出することで異常を検出するように構成したので、実施の形態１の効果に加えて、パルスのエッジを検出する場合よりもサージなどのノイズに対する耐量を増加させることができ、より安定した水平出力トランジスタ保護回路を提供することができるようになる。
【００６８】
実施の形態３．
上記した実施の形態１のように、水平発振パルス欠落検出回路８から出力される水平発振パルス欠落検出信号の立ち上がりエッジを起点として、所定期間Ｔｓｔだけ有意の水平ドライブトランジスタ３を強制的にオンさせる信号を出力することにより、これをタイマ回路１０の出力としてバッファ回路９にそのまま入力しても良いが、しかし、タイマ回路１０では、水平発振パルス欠落検出信号の立ち上がりエッジの入力から、水平ドライブトランジスタ３を強制的にオンさせる信号（タイマ設定時間信号）を出力開始するまでにはディレイ（遅延）が発生する。後段の回路や使用目的によってはこのディレイが許容できない場合がある。以下に示す実施の形態３では、水平発振パルス欠落の検出から水平ドライブトランジスタ３を強制的にオンさせるまでのディレイを無くす場合について説明する。
【００６９】
図８は、本発明の実施の形態３の水平出力トランジスタ保護回路におけるタイマ回路１０の一例を示す回路図である。
図８に示したタイマ回路１０では、ノイズ除去回路７１は、例えば、低域通過フィルタ（ＬＰＦ）により構成され、水平発振パルス欠落検出回路８から出力される水平発振パルス欠落検出信号に含まれるパルス性の高周波ノイズ成分等を除去する回路であり、このノイズ除去回路７１は必要に応じて挿入されるべきものである。マイクロプロセッサ７２は、後述するタイマ８３を含む演算素子であり、論理和（ＯＲ）回路７３は、水平発振パルス欠落検出信号とマイクロプロセッサ７２の出力信号の論理和を演算してバッファ回路９に出力する回路である。
【００７０】
また、タイマ回路１０のマイクロプロセッサ７２中には、水平発振パルス欠落検出信号を入力する入力端子８１と、計時開始指示入力により所定時間の計時を開始すると共に計時終了時には計時終了信号を出力する計時部（タイマ）８３と、強制的にオンさせる信号を出力する出力端子８４と、水平発振パルス欠落検出信号が入力されると計時部に計時開始指示を出力すると共に強制的にオンさせる信号を出力開始し、計時終了信号が入力されると強制的にオンさせる信号の出力を終了する演算素子（ＣＰＵ）８２を備え、例えば、中央演算素子（ＣＰＵ）８２は、各種演算処理や割り込み処理等を実施すると共にタイマ８３を制御し、タイマ８３は、ＣＰＵ８２により計時時間が設定されて起動され、予め設定された所定時間を計時し、計時終了時にＣＰＵ８２にタイマー割込み信号を出力する。
【００７１】
図９は、図８に示した本実施の形態のタイマ回路１０の動作を示すフローチャートである。
タイマ回路１０では、水平発振パルス欠落検出回路８から出力される水平発振パルス欠落検出信号が入力したか否かを判断する（Ｓ１１）。この場合には、マイクロプロセッサ７２で判断すると共に、ＯＲ回路７３では、水平発振パルス欠落検出信号が入力したら、そのまま出力するようにしている。水平発振パルス欠落信号が入力しない場合（Ｓ１１：ＮＯ）には、再度ステップＳ１１を繰り返して水平発振パルス欠落検出信号の入力を待ち受け、水平発振パルス欠落信号が入力した場合（Ｓ１１：ＹＥＳ）には、その信号が有意になった瞬間に割込み処理で、タイマ回路１０からバッファ経路９へ水平ドライブトランジスタ３を強制的にオンさせる信号（タイマ設定時間信号）を出力開始する（Ｓ１２）。この場合の割り込み処理の優先順位は、他の割込み処理に比べて最上位あるいはそれに準ずる位に設定されており、この割込み処理による処理が滞ることがないものである。この割り込み処理では、ＣＰＵ８２は、例えば、出力端子７３を有意にしてタイマ設定時間信号を出力すると同時に、タイマ８３を予め設定された時間にセットする。
【００７２】
タイマ回路１０は、タイマ設定時間信号を連続して出力する時間を計時することで、水平ドライブトランジスタ３の強制的なオンを維持させる時間を計時し（Ｓ１３）、計時時間が所定期間Ｔｓｔに達したか否かを判断する（Ｓ１４）。計時時間が所定期間Ｔｓｔに達しない場合（Ｓ１４：ＮＯ）には、再度ステップＳ１４を繰り返して計時時間が所定期間Ｔｓｔに達することを待ち受け、計時時間が所定期間Ｔｓｔに達した場合（Ｓ１４：ＹＥＳ）には、タイマ設定時間信号の出力を停止する（Ｓ１５）。この場合、タイマ８３は、計時時間が所定期間Ｔｓｔを経過するとＣＰＵ８２にタイマー割込みをかける。ＣＰＵ８２では、そのタイマー割込みによって、出力端子８４を無意に戻してタイマ設定時間信号を出力を停止する。
【００７３】
上記したように、本実施の形態では、ＯＲ回路７３を設けて、水平発振パルス欠落検出回路８から出力される水平発振パルス欠落信号と、マイクロプロセッサ７２の出力信号の何れか一方が有意になれば有意信号を出力するようにしているので、マイクロプロセッサ７２によるディレイを回避することができる。また、マイクロプロセッサ７２としては、例えば、テレビジョン等のディスプレイ装置の全体を制御するマイクロプロセッサをそのまま流用することができるので新たな部品として追加する必要が無く、安価にシステムを構築することができるようになる。
【００７４】
【発明の効果】
本発明は以上説明したように、水平発振欠落検出回路だけでなく、タイマ回路、電流制限用抵抗および平滑コンデンサを設けることにより、静電気やその他のサージ電圧などにより水平発振パルスが欠落した場合に、水平発振パルスの欠落中の水平出力トランジスタのコレクタ電流の増加量を抑えるだけではなく、その後の水平ドライブトランジスタがオフ状態になった時に水平ドライブトランスの電流を抑え込み、水平出力トランジスタのコレクタ電流が通常時の最大値と同程度にしか増加しないようにできるので、水平発振パルスの欠落中だけでなく、通常状態に復帰した後に水平ドライブトランジスタおよび水平出力トランジスタに流れる電流が増大して破壊に至る事態を避けることができ、後段の回路への影響を取り除くことができる。また、本発明では、水平出力トランジスタ保護回路をＩＣ回路で構成する場合等のように、水平発振パルスの欠落が続く場合、あるいは、その欠落が”Ｌ”レベルの場合だけでなく、水平発振パルスが”Ｈ”レベルのままで欠落した場合でも、水平発振パルスの欠落中だけでなく、通常状態に復帰した後の水平出力トランジスタが破壊される事態を避けることができ、さらに、水平ドライブトランジスタが破壊される事態も避けることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１の水平出力トランジスタ保護回路の構成を示すブロック図である。
【図２】図１の水平発振パルス欠落検出回路の一例を示す回路図である。
【図３】図１のバッファ回路の一例を示す回路図である。
【図４】（ａ）〜（ｇ）は図１の水平出力トランジスタ保護回路で水平発振パルスが”Ｌ”レベルのまま欠落している場合の各ポイントにおける波形図である。
【図５】（ａ）〜（ｇ）は図１の水平出力トランジスタ保護回路で水平発振パルスが”Ｈ”レベルのまま欠落している場合の各ポイントにおける波形図である。
【図６】図１に示した本実施の形態の水平出力トランジスタ保護回路の動作を示すフローチャートである。
【図７】本発明の実施の形態２の水平出力トランジスタ保護回路における水平発振パルス欠落検出回路の一例を示す回路図である。
【図８】本発明の実施の形態３の水平出力トランジスタ保護回路におけるタイマ回路の一例を示す回路図である。
【図９】図８に示した本実施の形態のタイマ回路の動作を示すフローチャートである。
【符号の説明】
１  水平発振回路、  ２  抵抗、  ３  水平ドライブトランジスタ、  ５  水平ドライブトランス、  ６  水平出力トランジスタ、  ７  水平出力回路、  ８水平発振パルス欠落検出回路、  ９  バッファ回路、  １０  タイマ回路、  １１  電流制限抵抗、  １２  平滑コンデンサ、  ２１、２２、２５、２６、３１、３２、３４、３５、４１、４２、４６、５１、５２、５６、６１、６３  抵抗、  ２３、２７、３３、３６、４３、４５、４７、５３、５５、５７、６３  トランジスタ、  ２４、４４、５４  コンデンサ、  ４０  パルスのＨレベルの幅（期間）異常検出回路、  ５０  パルスのＬレベルの幅（期間）異常検出回路、  ４８、５８  直流電源、  ６０  ＯＲ（論理和）回路、  ７１  ノイズ除去回路（ＬＰＦ）、  ７２  マイクロプロセッサ、  ７３  ＯＲ（論理和）回路、８１  入力端子、  ８２  ＣＰＵ（中央演算素子）、  ８３  タイマ、  ８４出力端子、  Ｖｃｃ  電源電圧。
【図１】
2005005931.tif 000003
【図２】
2005005931.tif 000004
【図３】
2005005931.tif 000005
【図４】
2005005931.tif 000006
【図５】
2005005931.tif 000007
【図６】
2005005931.tif 000008
【図７】
2005005931.tif 000009
【図８】
2005005931.tif 000010
【図９】
2005005931.tif 000011