(57)【要約】【課題】  走査線やデータ線の駆動を要することなく電気光学物質への直流成分の印加を抑制する。【解決手段】  焼付き防止回路６０は、走査線とデータ線１２との交差に対応して配置された画素電極と電気光学物質を挟んで画素電極に対向する対向電極とを具備する液晶装置の焼付きを防止するための回路である。この焼付き防止回路６０は、容量素子６１とスイッチング素子６３と制御回路６５とを有する。このうち制御回路６５は、電源線３２５への印加電圧が電源の高位側電圧Ｖddであるときに当該高位側電圧Ｖddに応じた電圧を容量素子６１に保持させる一方、この電源線３２５への印加電圧が低下すると、容量素子６１に保持された電圧をスイッチング素子６３のゲートに印加してオン状態とすることによりデータ線１２と対向電極とを同電位とする。【選択図】            図７
2005308823.tif 000002
【特許請求の範囲】
【請求項１】
走査線とデータ線との交差に対応して配置された画素電極と電気光学物質を挟んで前記画素電極に対向する対向電極とを具備する電気光学装置の電荷除去回路であって、
第１の信号レベルから第２の信号レベルに変化する基準信号が入力される入力手段と、
電圧を保持する容量素子と、
ゲートにオン電圧が印加されると前記データ線と前記対向電極とを略同電位とするスイッチング手段と、
前記入力手段に入力された基準信号が前記第１の信号レベルであるときに前記容量素子に電圧を保持させる一方、この基準信号が第２の信号レベルになると、前記容量素子に保持されている電圧を前記オン電圧として前記スイッチング手段のゲートに印加する制御手段と
を具備する電荷除去回路。
【請求項２】
前記スイッチング手段は、ゲートにオン電圧が印加されると前記データ線と前記対向電極とを導通させる
請求項１に記載の電荷除去回路。
【請求項３】
前記スイッチング手段は、ゲートにオン電圧が印加されると前記データ線と接地線とを導通させる
請求項１に記載の電荷除去回路。
【請求項４】
前記入力手段は、前記第１の信号レベルたる高位側電源電圧から当該第１の信号レベルよりも低い前記第２の信号レベルに変化する基準信号が入力される電源線であり、
前記制御手段は、前記基準信号が前記第１の信号レベルであるときに前記電源線と前記容量素子とを導通させる一方、当該基準信号が第２の信号レベルになると、前記容量素子の一端と前記スイッチング手段のゲートとを導通させる
請求項１から３の何れかに記載の電荷除去回路。
【請求項５】
電気光学物質を保持するための基板と、
走査線とデータ線との交差に対応して前記基板に配置された画素電極と、
前記電気光学物質を挟んで前記画素電極に対向する対向電極と、
前記基板に配置された請求項１から４の何れかに記載の電荷除去回路と
を具備する電気光学装置。
【請求項６】
各々が１または複数の前記データ線に対応する複数の前記電荷除去回路が前記基板に配置されている
請求項５に記載の電気光学装置。
【請求項７】
前記複数の電荷除去回路は、前記基板の周縁に沿うように略等間隔に配列されている
請求項６に記載の電気光学装置。
【請求項８】
電気光学物質を保持するための基板と、
各々が複数の走査線と複数のデータ線との交差に対応して前記基板に配置された複数の画素電極と、
前記電気光学物質を挟んで前記各画素電極に対向する対向電極と、
前記基板に配置された電荷除去回路とを具備し、
前記電荷除去回路は、
第１の信号レベルおよび当該第１の信号レベルとは異なる第２の信号レベルとなる基準信号が入力される入力手段と、
電圧を保持する容量素子と、
データ線ごとに設けられて各々のゲートにオン電圧が印加されると当該データ線と前記対向電極とを略同電位とする複数のスイッチング手段と、
前記入力手段に入力された基準信号が第１の信号レベルであるときに前記容量素子に電圧を保持させる一方、この基準信号が第２の信号レベルになると、前記容量素子に保持されている電圧を前記オン電圧として前記各スイッチング手段のゲートに印加する制御手段とを有する電気光学装置。
【請求項９】
前記基板との間隙にて前記電気光学物質を挟持する他の基板と、
前記基板と前記他の基板とを貼り合わせるためのシール材とを具備し、
前記電荷除去回路は、その少なくとも一部が前記基板のうち前記シール材に対向する領域に配置されている
請求項５から８の何れかに記載の電気光学装置。
【請求項１０】
半導体層とゲート電極層と配線層とを含み、前記走査線が選択されたときにオン状態となって前記データ線と前記画素電極とを導通させるトランジスタを具備し、
前記容量素子を構成する少なくとも一方の電極は、前記トランジスタの半導体層、ゲート電極層および配線層の何れかと共通の導電性材料からなる
請求項５から９の何れかに記載の電気光学装置。
【請求項１１】
請求項５から１０の何れかに記載の電気光学装置を表示装置として備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶などの電気光学物質を用いた電気光学装置に関し、特に、電気光学物質に対する直流電圧の印加を防止する技術に関する。
【背景技術】
【０００２】
電気光学物質を用いた電気光学装置は各種の電子機器の表示装置として広く普及している。例えば電気光学物質として液晶を用いた液晶装置は、走査線およびデータ線の交差に設けられたスイッチング素子に接続された画素電極と、液晶を挟んで各画素電極に対向する対向電極とを有する。この構成のもと、走査線が選択されてスイッチング素子がオン状態となっているときに表示画像に応じた電圧をデータ線から画素電極に印加することによって種々の画像が表示される。
【０００３】
この種の電気光学装置においては、画像の表示が停止した後にも、その直前の表示画像の内容に応じた電荷が各画素電極と対向電極とに残留する場合がある。この電荷によって電圧の直流成分が液晶に印加され続けると液晶や配向膜などの特性が劣化するため、その後に画像の表示を開始すると、前回に表示を停止した時点において表示されていた画像が本来の表示画像に対して重畳されて残像のように現れる現象（以下「焼付き」という）が発生する。さらに、液晶や配向膜などの劣化により、各画素の輝度が短い周期にて変動して画像がちらつく現象（いわゆるフリッカ）が引き起こされる可能性もある。これらの不具合を防止するための技術として、表示の停止に際して総ての走査線を順次に選択するとともに、この選択された走査線に対応する画素電極にデータ線を介してオフ電圧（例えば対向電極への印加電圧と略等しい電圧）を印加する処理（以下「オフシーケンス処理」という）を実行する構成が提案されている（例えば特許文献１参照）。この構成によれば、各画素電極と対向電極とに蓄積された電荷が表示の停止前に放電されるから、直流成分の印加による液晶や配向膜の劣化が抑制される。
【特許文献１】特開平９−２６９４７６号公報（段落００１８および図３）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、このオフシーケンス処理を実行するためには走査線およびデータ線を通常の画像表示時と同様に駆動する必要がある。しかしながら、走査線およびデータ線の駆動は電気光学装置が搭載された電子機器の制御装置によって制御されるのが一般的であるから、電気光学装置を電子機器に搭載しなければオフシーケンス処理を実行できない場合がある。この場合には、電気光学装置の製造工程中に各画素電極と対向電極とに蓄積された電荷が除去されないため、この製造工程を経て製造された電気光学装置が電子機器に搭載されるまで液晶に直流成分が印加され続けることとなり、この結果として焼付きが発生する可能性がある。本発明は、このような事情に鑑みてなされたものであり、その目的は、走査線やデータ線の駆動を要することなく各電極の電荷を除去して電気光学物質への直流成分の印加を抑制することにある。
【課題を解決するための手段】
【０００５】
この課題を解決するために、本発明に係る電荷除去回路は、走査線とデータ線との交差に対応して配置された画素電極と電気光学物質を挟んで画素電極に対向する対向電極とを具備する電気光学装置の焼付きを防止するための回路であって、第１の信号レベルから第２の信号レベルに変化する基準信号が入力される入力手段と、電圧を保持する容量素子と、ゲートにオン電圧が印加されると前記データ線と対向電極とを略同電位とするスイッチング手段と、前記入力手段に入力された基準信号が前記第１の信号レベルであるときに容量素子に電圧を保持させる一方、この基準信号が第２の信号レベルになると、前記容量素子に保持されている電圧を前記オン電圧として前記スイッチング手段のゲートに印加する制御手段とを具備する。
【０００６】
この構成によれば、入力手段から入力される基準信号が第１の信号レベルであるときに容量素子に電圧が保持され、この基準信号が第２の信号レベルになると、容量素子に保持されている電圧がオン電圧としてスイッチング手段のゲートに印加されてデータ線と対向電極とが略同電位とされるから、走査線やデータ線の駆動を要することなく電気光学物質への直流成分の印加を抑制することができる。なお、本発明における電気光学物質とは、電流や電圧といった電気的エネルギの作用によって透過率や輝度といった光学的な特性が変化する物質である。この種の電気光学物質の典型例は、印加電圧に応じた配向方向の変化により透過率が変化する液晶であるが、本発明における電気光学物質はこれに限られない。もっとも、本発明の目的は電気光学物質への直流成分の印加を抑制することにあるから、直流成分の印加によって特性の劣化などの不具合が生じ得る電気光学物質を用いた構成に対して本発明は特に好適であると言える。
【０００７】
より具体的な態様において、スイッチング手段は、ゲートにオン電圧が印加されるとデータ線と対向電極とを導通させる。この態様によれば、画素電極と対向電極とに残留している電荷を確実に除去することができる。なお、本態様には、データ線と対向電極とを直接的に導通させる構成のほか、対向電極に接続された配線（実施形態におけるコモン配線）とデータ線とを導通させる構成も含まれる。
【０００８】
また、対向電極の電圧が電源の低位側電位（接地電位）に低下させられる構成のもとでは、スイッチング手段は、ゲートにオン電圧が印加されるとデータ線と接地線とを導通させる。この態様によっても、結果的にデータ線と対向電極とが略同電位となるから、画素電極と対向電極とに残留している電荷を除去することができる。なお、対向電極の電圧が電源の低位側電位に低下させられる構成としては、例えば、対向電極に対して外部から印加される電圧が低下させられる構成や、対向電極が抵抗を介して接地線に接続された構成など種々の構成が採用され得る。
【０００９】
本発明の望ましい態様において、前記入力手段は、前記第１の信号レベルたる高位側電源電圧から当該第１の信号レベルよりも低い前記第２の信号レベルに変化する基準信号が入力される電源線であり、前記制御手段は、前記基準信号が前記第１の信号レベルであるときに前記電源線と前記容量素子とを導通させる一方、当該基準信号が第２の信号レベルになると、前記容量素子の一端と前記スイッチング手段のゲートとを導通させる。この態様によれば、高位側電源電圧が供給される電源線への印加電圧に応じて容量素子の充電と第１スイッチング素子の導通とが切り替えられる。したがって、電源線が高位側電源電圧に維持される状態（すなわち電気光学装置が駆動されている状態）から当該電源線への印加電圧が低下した状態（すなわち電気光学装置の駆動が停止された状態）に変化したタイミングにおいてデータ線および対向電極の電荷を有効に除去することができる。また、この態様によれば、電源線以外の配線を介して供給される信号に基づいて切り替えを行なう構成と比較して構成の簡略化が図られる。
【００１０】
また、本発明に係る電気光学装置は、上述した各態様の電荷除去回路を備える。すなわち、この電気光学装置は、電気光学物質を保持するための基板と、走査線とデータ線との交差に対応して前記基板に配置された画素電極と、前記電気光学物質を挟んで前記画素電極に対向する対向電極と、前記基板に配置された電荷除去回路とを具備する。この構成によれば、データ線（ひいては画素電極）と対向電極とに残留する電荷を除去することができるから、この電荷に起因した焼付きを防止して良好な表示品位が維持される。本発明に係る電気光学装置は、典型的には各種の電子機器の表示装置として採用され得る。
【００１１】
本発明の電気光学装置においては、各々が１または複数のデータ線に対応する複数の電荷除去回路を基板に配置した構成、または、総てのデータ線に対してひとつの電荷除去回路を基板に配置した構成が採用され得る。このうち前者の構成においては、複数の電荷除去回路が基板の周縁に沿うように略等間隔に配列されることが望ましい。この態様によれば、例えば電気光学物質として液晶を用いた液晶装置に本発明を適用した場合に、複数の電荷除去回路が特定の箇所に偏在する構成と比較して、基板上の配向膜に対して均一なラビング処理を施すことができる。なお、複数の電荷除去回路が設けられる場合、総ての電荷除去回路の容量素子が一体に構成されていてもよいし、電荷除去回路ごとに別個の容量素子が設けられていてもよい。
【００１２】
また、本発明に係る電気光学装置においては、電荷除去回路のうちスイッチング手段をデータ線ごとに設ける一方、制御手段を複数のデータ線にて共用する構成（図１０参照）も採用され得る。すなわち、この電気光学装置は、電気光学物質を保持するための基板と、各々が複数の走査線と複数のデータ線との交差に対応して前記基板に配置された複数の画素電極と、電気光学物質を挟んで前記各画素電極に対向する対向電極と、前記基板に配置された電荷除去回路とを具備し、前記電荷除去回路は、第１の信号レベルおよび当該第１の信号レベルとは異なる第２の信号レベルとなる基準信号が入力される入力手段と、電圧を保持する容量素子と、データ線ごとに設けられて各々のゲートにオン電圧が印加されると当該データ線と前記対向電極とを略同電位とする複数のスイッチング手段と、前記入力手段に入力された基準信号が第１の信号レベルであるときに前記容量素子に電圧を保持させる一方、この基準信号が第２の信号レベルになると、前記容量素子に保持されている電圧を前記オン電圧として前記各スイッチング手段のゲートに印加する制御手段とを有する。この構成によれば、データ線ごとに制御手段が配設された構成と比較して構成の簡略化や製造コストの低減が図られる。
【００１３】
ところで、例えば電気光学物質として液晶を用いた電気光学装置においては、前記基板との間隙にて前記電気光学物質を挟持する他の基板と、前記基板と前記他の基板とを貼り合わせるためのシール材とが設けられる。この構成においては、前記電荷除去回路を、前記基板のうち前記シール材に対向する領域に配置した態様が望ましい。この態様によれば、電荷除去回路を配置するためのスペースとして他の要素（例えばシール材）と独立した領域を確保する必要がないから、いわゆる額縁領域（表示領域の周辺の領域）の狭小化が要求される場合に特に好適である。
【００１４】
また、アクティブマトリクス方式の電気光学装置においては、前記走査線が選択されたときにオン状態となって前記データ線と前記画素電極とを導通させるトランジスタが設けられる。このトランジスタは、半導体層とゲート電極層と配線層とを含むスイッチング素子である。この構成においては、前記容量素子を構成する少なくとも一方の電極が、前記トランジスタの半導体層、ゲート電極層および配線層の何れかと共通の導電性材料からなることが望ましい。この構成によれば、容量素子とトランジスタとを共通の工程にて形成することができるから、各々を別個の工程にて形成する場合と比較して製造工程の簡素化や製造コストの低減が図られる。
【発明を実施するための最良の形態】
【００１５】
図面を参照しながら本発明の具体的な形態を説明する。なお、以下に示す各図においては、各構成要素を図面にて認識され得る程度の大きさとするために、各構成要素の寸法や比率を実際のものとは適宜に異ならせてある。
【００１６】
＜Ａ：液晶装置の構成＞
まず、電気光学物質として液晶を用いた液晶装置に本発明を適用した形態を説明する。図１は本実施形態に係る液晶装置の構成を示す斜視図であり、図２は図１におけるII−II線からみた断面図である。これらの図に示されるように、液晶装置Ｄは、一定の間隙を保って相互に対向するようにシール材５１を介して貼り合わされた素子基板１０と対向基板２０とを有する。両基板とシール材５１とによって囲まれた空間には液晶５３が封止されている。なお、シール材５１は、対向基板２０の縁辺に沿うように枠状に形成されるが、液晶５３を封入するために一部が開口している。この開口部は、図１に示されるように、液晶５３が封入されたのちに封止材５１ａによって封止される。
【００１７】
対向基板２０のうち液晶５３に対向する板面には、その略全域にわたって対向電極２１が形成されている。この対向電極２１は、ＩＴＯ（Indium Tin Oxide）などの光透過性を有する導電性材料からなる。ここで、図３は、図１におけるIII−III線からみた断面図（すなわちシール材５１のひとつの辺に沿って液晶装置Ｄを破断したときの断面図）である。図３に示されるように、素子基板１０のうち対向基板２０の四隅と対向する位置には電極（以下「上下導通電極」という）３４が設けられている。この上下導通電極３４と対向電極２１とは、銀ペーストなどの導通材５２を介して電気的に導通する。また、図２に示されるように、対向電極２１のうちシール材５１と重ならない領域は、所定の方向にラビング処理が施された配向膜２２によって覆われている。
【００１８】
次に、図４は、素子基板１０のうち液晶５３と対向する板面上の各要素の構成を示すブロック図である。同図においては、素子基板１０のうちシール材５１によって覆われる領域（以下「シール領域」という）Ａsにハッチングが施されている。図４に示されるように、素子基板１０のうち液晶５３と対向する板面上には、Ｘ方向に延在する複数の走査線１１と、これに直交するようにＹ方向に延在する複数のデータ線１２とが形成されている。走査線１１とデータ線１２との各交差には画素Ｐが配置される。各画素Ｐは、図５（ａ）に示されるように、走査線１１およびデータ線１２に接続された薄膜トランジスタ（以下「ＴＦＴ（Thin Film Transistor）」という）１４と、このＴＦＴ１４に接続された画素電極１５とを含む。さらに詳述すると、各ＴＦＴ１４は、そのゲート電極が走査線１１に接続され、ソース電極がデータ線１２に接続され、ドレイン電極が画素電極１５に接続されている。各画素電極１５は、例えばＩＴＯなどの光透過性を有する導電性材料からなる略矩形状の電極である。液晶装置Ｄは、上述したように素子基板１０と対向基板２０とによって液晶５３を挟持した構成となっているから、各画素Ｐにおいては、図５（ｂ）に示されるように、各画素電極１５と対向電極２１と両電極に挟まれた液晶５３とによって液晶容量１７２が形成されることとなる。以下では、素子基板１０のうち複数の画素Ｐがマトリクス状に配列する領域を「表示領域Ａd」と表記する。また、本実施形態における画素Ｐは蓄積容量１７１を有する。この蓄積容量１７１は、一端がＴＦＴ１４のドレイン電極に接続されるとともに他端が容量線３２２に接続されている。図２に示されるように、これらの各要素が形成された素子基板１０は、所定の方向にラビング処理が施された配向膜１８によって覆われている。
【００１９】
図６は、表示領域Ａdのうちひとつの画素Ｐに関わる要素を拡大して示す断面図である。なお、同図においては蓄積容量１７１を構成する各要素の図示は省略されている。また、同図にはシール領域Ａsの各要素も併せて図示されているが、これらの要素については後述する。図６に示されるように、ＴＦＴ１４は、素子基板１０上にポリシリコンにより形成された半導体層１４１と、熱処理により半導体層１４１の表面に形成されたゲート絶縁膜１４２と、走査線１１から分岐した部分であるゲート電極１１１とを有する。半導体層１４１のうちゲート絶縁膜１４２を介してゲート電極１１１と対向する領域はチャネル領域１４１Ｇとなっている。さらに、半導体層１４１は、ソース領域１４１Ｓおよびドレイン領域１４１Ｄを有する。このうちソース領域１４１Ｓは、第１層間絶縁膜１４３（ゲート電極１１１を覆う絶縁体からなる層）とゲート絶縁膜１４２とにわたって形成されたコンタクトホール１４６Ｓを介してデータ線１２に接続され、ドレイン領域１４１Ｄは、第２層間絶縁膜１４４（第１層間絶縁膜１４３上においてデータ線１２を覆う絶縁体からなる層）と第１層間絶縁膜１４３とゲート絶縁膜１４２とにわたって形成されたコンタクトホール１４６Ｄを介して画素電極１５に接続されている。
【００２０】
図４に示されるように、素子基板１０のうち対向基板２０から張り出した領域（以下「周辺領域」という）には、Ｘ方向に延在する縁辺１０ａに沿うように複数の接続端子３１が配列している。液晶装置Ｄが搭載される電子機器の制御装置（図示略）など外部回路から供給された各種の信号は接続端子３１を介して液晶装置Ｄに入力される。各接続端子３１に入力された信号は配線３２を介して液晶装置Ｄの各部に供給される。
【００２１】
周辺領域のうち複数の接続端子３１の配列と表示領域Ａdとに挟まれた領域には縁辺１０ａに沿うようにデータ線駆動回路４３が設けられている。上述した各データ線１２は一端がデータ線駆動回路４３に接続されている。さらに、周辺領域には、表示領域ＡdをＸ方向に挟むように走査線駆動回路４１ａおよび４１ｂが設けられている。上述した各走査線１１は、一端が走査線駆動回路４１ａに接続されるとともに他端が走査線駆動回路４１ｂに接続されている。この構成のもと、各走査線駆動回路４１（４１ａ、４１ｂ）およびデータ線駆動回路４３は、接続端子３１から配線３２を介して供給されるクロック信号や制御信号などの各種の信号に基づいて、画像を表示するための動作を行なう。すなわち、各走査線駆動回路４１は、１水平走査期間ごとに順番にアクティブレベルとなる走査信号を各走査線１１に供給する。こうして走査信号がアクティブレベルに遷移すると、この走査線１１に接続された１行分のＴＦＴ１４が一斉にオン状態となる。一方、データ線駆動回路４３は、走査線駆動回路４１によって何れかの走査線１１が選択されると（すなわち、何れかの走査線１１に供給される走査信号がアクティブレベルになると）、この走査線１１に対応する１行分の画素Ｐの画像信号を各データ線１２からＴＦＴ１４を介して画素電極１５に供給する。走査線駆動回路４１およびデータ線駆動回路４３を構成するスイッチング素子は図６に示したＴＦＴ１４と同様の構成を有し、各ＴＦＴ１４と共通の工程にて形成される。すなわち、本実施形態における液晶装置Ｄは周辺回路内蔵型である。
【００２２】
素子基板１０上には、データ線駆動回路４３や各走査線駆動回路４１（４１ａおよび４１ｂ）など液晶装置Ｄの各部に電源の高位側電圧Ｖddを供給するための配線３２（以下では特に「電源線３２４」という場合がある）や、低位側電圧（接地電位）Ｇndを供給するための配線３２（以下では特に「接地線３２５」という場合がある）が形成されている。すなわち、図４に示されるように、接地線３２５および電源線３２４の各々は、接続端子３１からデータ線駆動回路４３に至る部分と縁辺１０ａに沿ってＸ方向に延在する部分とに分岐し、後者の部分が縁辺１０ｃの近傍にて折れ曲がってＹ方向に延在し、走査線駆動回路４１ｂを経由したのちにＸ方向に折れ曲がって縁辺１０ｄに沿って延在するとともに、縁辺１０ｂの近傍にてＹ方向に折れ曲がって走査線駆動回路４１ａに到達する。さらに、コモン電位ＬＣcomが供給される各接続端子３１に接続された配線３２の各々は、データ線駆動回路４３の両側から上下導通電極３４に至るように引き回されている。４つの上下導通電極３４は、表示領域Ａdを包囲するように素子基板１０上に形成されたコモン配線３２１によって相互に導通している。このコモン配線３２１は一部が表示領域Ａdに至るように分岐して容量線３２２となる。
【００２３】
さらに、素子基板１０のシール領域Ａsのうちシール材５１のひとつの辺（縁辺１０ｄに沿って延在する辺）に対応する領域には、データ線１２の総本数に相当する個数の焼付き防止回路（本発明に係る「電荷除去回路」に相当する）６０が形成されている。各焼付き防止回路６０は、当該焼付き防止回路６０に対応するデータ線１２に接続された１列分の液晶容量１７２の各々に残留する電荷を画像表示の停止に際して放電することによって焼付きを防止するための手段である。したがって、焼付き防止回路６０は、液晶容量１７２に対する直流電圧の印加を防止するための回路としても把握される。これらの焼付き防止回路６０は縁辺１０ｄに沿うように略等間隔に配列されてシール材５１に覆われている。
【００２４】
各焼付き防止回路６０は、コモン配線３２１に対して共通に接続されている。また、各データ線１２のうちデータ線駆動回路４３とは反対側の端部は、当該データ線１２に対応する焼付き防止回路６０に接続されている。すなわち、図４に示す左から第１段目の焼付き防止回路６０には第１列目のデータ線１２が接続され、第２段目の焼付き防止回路６０には第２列目のデータ線１２が接続されるといった具合である。さらに、各焼付き防止回路６０には、走査線駆動回路４１ａから走査線駆動回路４１ｂに至るように延在する電源線３２４および接地線３２５を介してそれぞれ高位側電圧Ｖddおよび低位側電圧Ｇndが供給される。
【００２５】
図７は、ひとつの焼付き防止回路６０の構成を示す回路図である。同図に示されるように、焼付き防止回路６０は、容量素子６１とｎチャネル型のスイッチング素子６３と制御回路６５とを有する。焼付き防止回路６０を構成する各トランジスタは図６に示したＴＦＴ１４と同様の構成であり、各ＴＦＴ１４と共通の工程にて形成される。
【００２６】
容量素子６１は、制御回路６５における地点Ｐ1の電圧を保持するための手段であり、一端が地点Ｐ1に接続されるとともに他端が接地線３２５に接続されている。この容量素子６１は、液晶装置Ｄの製造工程のうちＴＦＴ１４が形成される工程にて共通の材料によって形成される。すなわち、図６に示されるように、容量素子６１の一方の電極６１１はＴＦＴ１４の半導体層１４１と共通の工程にて形成され、他方の電極６１２はＴＦＴ１４のゲート電極１１１（すなわち走査線１１）と共通の工程にて形成される。さらに詳述すると、素子基板１０を覆うように形成されたポリシリコンの膜体をパターニングする工程においてＴＦＴ１４の半導体層１４１と容量素子６１の電極６１１とが一括して形成され、同じく素子基板１０を覆うように形成されたアルミニウムやポリシリコンの膜体をパターニングする工程においてＴＦＴ１４のゲート電極１１１および走査線１１と容量素子６１の電極６１２とが一括して形成される。さらに、半導体層１４１とともに電極６１１を覆うように形成されたゲート絶縁膜１４２は、容量素子６１の両電極間に介在する誘電体として機能する。
【００２７】
図７に示されるスイッチング素子６３は、そのゲート電極に印加される電圧に応じてデータ線１２とコモン配線３２１との導通および非導通を切り替えるための手段であり、ソース電極がデータ線１２に接続されるとともにドレイン電極がコモン配線３２１に接続される一方、ゲート電極が制御回路６５における地点Ｐ2に接続されている。上述した容量素子６１の静電容量はスイッチング素子６３の静電容量よりも大きい。より具体的には、容量素子６１はスイッチング素子６３の２倍程度の静電容量（約２０００ｐＦ（ピコファラド））を有する。
【００２８】
一方、制御回路６５は、電源線３２４を介して高位側電圧Ｖddが供給されている期間においては当該高位側電圧Ｖddに応じた電圧を容量素子６１に保持させる一方、この電源線３２４の電圧が高位側電圧Ｖddから低下していくと、それまでに容量素子６１に充電されていた電圧をスイッチング素子６３のゲート電極に印加する手段である。電源線３２４に印加される電圧は、液晶装置Ｄが画像の表示動作を実行しているときには高位側電圧Ｖddを維持する一方、この表示動作が停止すると（すなわち電源がオフされると）徐々に低下して最終的には低位側電圧Ｇndに一致する。したがって、制御回路６５は、信号レベルが高位側電圧Ｖddおよび低位側電圧Ｇndの何れかとなる電圧信号に基づいて容量素子６１の充電とスイッチング素子６３の導通とを切り替える手段としても把握され得る。
【００２９】
この制御回路６５は、ｎチャネル型のトランジスタＴr1およびＴr3とｐチャネル型のトランジスタＴr2とを有する。これらのトランジスタＴr1ないしＴr3のしきい値電圧Ｖthは略同一である。このうちトランジスタＴr1のソース電極は地点Ｐ1にてトランジスタＴr2のソース電極に接続されており、トランジスタＴr2のドレイン電極は地点Ｐ2にてトランジスタＴr3のドレイン電極に接続されている。トランジスタＴr1のドレイン電極およびゲート電極１１１と、トランジスタＴr2のゲート電極１１１と、トランジスタＴr3のゲート電極１１１とは電源線３２４に対して共通に接続されている。また、トランジスタＴr3のソース電極は接地線３２５に接続されている。
【００３０】
以上の構成のもと、電源線３２４の電圧が高位側電圧Ｖddに維持されているとき（例えば液晶装置Ｄが表示動作を実行しているとき）にはトランジスタＴr1およびＴr3はオン状態となる。したがって、容量素子６１の電極６１１は地点Ｐ1およびトランジスタＴr1を介して電源線３２４と導通し、この結果として高位側電圧Ｖddに応じた電圧が容量素子６１によって保持される。このとき、トランジスタＴr2はオフ状態となっているから、地点Ｐ2の電圧は接地線３２５からトランジスタＴr3を介して低位側電圧Ｇndとなる。したがって、スイッチング素子６３はオフ状態を維持し、この結果としてデータ線１２とコモン配線３２１とは電気的に絶縁される。
【００３１】
一方、例えば利用者によって電子機器の操作子が操作されて表示の停止が指示されると、上位装置から電源線３２４に供給される電圧は高位側電圧Ｖddから低位側電圧Ｇndに至るように低下していく。ここで、電源線３２４の電圧がトランジスタＴr1ないしＴr3のしきい値電圧Ｖthを下回ると、トランジスタＴr1およびＴr3はオフ状態となって電源線３２４と容量素子６１の電極６１１とは電気的に絶縁される。さらに、これとともにトランジスタＴr2はオン状態となるから、容量素子６１の電極６１１とスイッチング素子６３のゲート電極とはトランジスタＴr2と地点Ｐ2とを介して電気的に導通する。したがって、それまでに容量素子６１に充電されていた電圧がスイッチング素子６３のゲート電極に印加される。この電圧の印加によりスイッチング素子６３はオン状態となってデータ線１２とコモン配線３２１とが導通し、この結果としてデータ線１２とコモン配線３２１とは同電位となる。
【００３２】
こうしてデータ線１２とコモン配線３２１とが同電位になると各画素電極１５とコモン配線３２１に導通する対向電極２１とが略同電位となり、これにより液晶容量１７２の電荷が除去される。ここで、各画素電極１５とデータ線１２との間にはＴＦＴ１４が介在しており、しかも表示が停止するときに各ＴＦＴ１４はオフ状態となっているが、この場合であってもデータ線１２と対向電極２１とを略同電位とすれば液晶容量１７２の電荷は有効に除去される。ＴＦＴ１４のオフ抵抗は比較的小さいため、長期的にみれば画素電極１５の電圧はデータ線１２の電圧（換言すれば対向電極２１の電圧）に近づいていくからである。
【００３３】
以上に説明したように、本実施形態においては、電源線３２４の電圧が高位側電圧Ｖddであるときに容量素子６１に電圧が保持され、表示の停止に伴なって電源線３２４の電圧が低下すると当該容量素子６１に蓄えられている電圧によってデータ線１２とコモン配線３２１とが導通させられる。したがって、走査線駆動回路４１およびデータ線駆動回路４３を動作させることなく、液晶容量１７２に残留した電荷を除去して焼付きを防止することができる。
【００３４】
また、本実施形態においては、各焼付き防止回路６０がシール領域Ａsに設けられているから、これ以外の領域に各焼付き防止回路６０のスペースが確保された構成と比較して表示領域の周辺の領域（いわゆる額縁領域）の面積を狭小化することができる。加えて、本実施形態においては、各焼付き防止回路６０の構成要素（容量素子６１、スイッチング素子６３、および制御回路６５を構成する各トランジスタＴr1ないしＴr3）が表示領域Ａd内のＴＦＴ１４と共通の工程にて形成されるから、各焼付き防止回路６０を独立の工程にて形成する場合と比較して製造工程の簡素化や製造コストの低減が図られる。
【００３５】
＜Ｂ：変形例＞
上記実施形態に対しては種々の変形が加えられ得る。具体的な変形の態様を挙げれば以下の通りである。なお、以下の各態様を適宜に組み合わせた構成も採用され得る。
【００３６】
＜Ｂ−１：変形例１＞
上記実施形態においては焼付き防止回路６０によってデータ線１２と対向電極２１（より厳密にはコモン配線３２１）とが導通させられる構成を例示したが、図８に示されるようにデータ線１２と接地線３２５とが導通される構成としてもよい。ただし、この構成においてデータ線１２と対向電極２１とを同電位として液晶容量１７２の電荷を除去するためには、対向電極２１の電圧を低位側電圧Ｇndに低下させるための構成をデータ線１２とは別途に設けることが望ましい。このための構成は任意であるが、構成や製造工程の煩雑化を避けるという観点からすると、対向電極２１と接地線３２５とを抵抗値が比較的高い抵抗によって電気的に接続する構成が望ましい。より具体的には、図９に示されるように、対向電極２１に導通するコモン配線３２１と接地線３２５とを電気的に接続する抵抗３５を素子基板１０上に設けた構成が採用され得る。この構成によれば、コモン電位ＬＣcomの給電が停止されると、対向電極２１の電圧はコモン配線３２１および抵抗３５を介して接地線３２５の低位側電圧Ｇndまで低下していくから、図８のようにデータ線１２を接地線３２５と導通させる構成と相俟ってデータ線１２と対向電極２１とを略同電位（接地電圧）とすることができる。もっとも、対向電極２１の電位を上位装置がコモン電位ＬＣcomから低位側電圧Ｇndまで低下させる構成が採用されるのであれば、敢えて抵抗３５を設ける必要はない。
【００３７】
ところで、図９の構成における抵抗３５は、表示の停止後に対向電極２１の電荷をリークさせて対向電極２１の電圧を速やかに低下させるという観点のみからすると低抵抗であることが望ましい。しかしながら、抵抗３５の抵抗値を余りに低くすると、表示が行なわれる期間における貫通電流が過大となって低消費電力化を阻害する要因となりかねない。このような事情を背景とした本願発明者による試験によれば、抵抗３５の抵抗値が１００ｋΩ以上であれば消費電力が問題とならず、抵抗値が５００ｋΩ以下であれば、対向電極２１の電荷を速やかにリークさせることができるという知見を得るに至った。したがって、抵抗３５の抵抗値は１００ｋΩ以上かつ５００ｋΩ以下であることが望ましい。
【００３８】
さらに、図８および図９の構成においては、対向電極２１の電圧が低下していく速さ（単位時間あたりの電圧の減衰量）が、データ線１２を接地線３２５に導通させたときにデータ線１２の電圧が低下する速さよりも大きいことが望ましい。これは以下の理由による。データ線１２と対向電極２１とは誘電体たる液晶５３を挟んで対向しているから、データ線１２と対向電極２１とは容量的に結合することになる。この構成のもとではデータ線１２の電圧が結合容量を介して対向電極２１の影響を受けるから、焼付き防止回路６０によってデータ線１２を接地線３２５に導通させたとしても、対向電極２１の電圧がデータ線１２の電圧と同等かそれ以上に低下していなければ、データ線１２の電圧を有効に低位側電圧Ｇndまで低下させることはできない。したがって、図８および図９の構成においては、対向電極２１の電圧が低下する速さが、データ線１２を接地線３２５に導通させたときにデータ線１２の電圧が低下する速さよりも大きくなるように、抵抗３５の抵抗値が定められることが望ましい。こうすれば、データ線１２と対向電極２１とに結合容量が付随するとしても、データ線１２を接地線３２５に導通させることによって液晶容量１７２の電荷を速やかに除去することができる。
【００３９】
＜Ｂ−２：変形例２＞
上記実施形態においては、焼付き防止回路６０がデータ線１２ごとに設けられた構成を例示したが、ひとつの焼付き防止回路６０が複数のデータ線１２によって共用される構成も採用され得る。例えば、図１０に示される焼付き防止回路６０においては、各々が異なるデータ線１２に対応した複数のスイッチング素子６３が設けられている。各スイッチング素子６３のソース電極は、当該スイッチング素子６３に対応するデータ線１２に接続されている。また、各スイッチング素子６３のゲート電極１１１は制御回路６５の地点Ｐ2に対して共通に接続されており、ドレイン電極はコモン配線３２１に対して共通に接続されている。この構成のもとでは、表示の停止に伴なって電源線３２４の電圧が低下すると、各スイッチング素子６３が一斉にオン状態となって各データ線１２とコモン配線３２１とが導通することになる。なお、ひとつの焼付き防止回路６０を共用するデータ線１２の本数は任意である。例えば、液晶装置Ｄの総てのデータ線１２を対向電極２１と導通させるためにひとつの焼付き防止回路６０が設けられた構成としてもよいし、総てのデータ線１２を複数のブロックに区分したうえで各ブロックごとにひとつの焼付き防止回路６０が設けられた構成としてもよい。ただし、複数の焼付き防止回路６０が設けられた構成のもとで各焼付き防止回路６０の間隔が広くなると、配向膜１８に対する均一なラビング処理が阻害され得るという問題が生じ得る。この問題について詳述すると以下の通りである。
【００４０】
液晶装置Ｄの製造工程においては、電圧が印加されていないときの液晶５３の配向方向を規定するために、図１１に示されるように、素子基板１０に設けられた配向膜１８をラビング布８０で所定の方向（図中の矢印Ａの方向）に擦るラビング処理が行なわれる。このラビング処理に際してラビング布８０が素子基板１０上の焼付き防止回路６０に接触すると、素子基板１０の表面と焼付き防止回路６０との段差によってラビング布８０の毛先が僅かに乱れた状態となる。このため、表示領域Ａdのうちラビング方向Ａの上流側に焼付き防止回路６０が設けられた領域（図１１にてハッチングが施された領域）と、上流側に焼付き防止回路６０が存在しない領域とではラビング布８０の毛先の乱れの程度が異なり、この結果としてラビング処理の精度に相違が生じる可能性がある。ここで、複数のデータ線１２ごとに焼付き防止回路６０を設けた構成のもとで各焼付き防止回路６０を比較的広い間隔にて配置した場合には、毛先が乱れたラビング布の接触する領域が表示領域Ａd内に偏在することになるから、この領域とそれ以外の領域（すなわち上流側に焼付き防止回路６０が存在しない領域）との表示品位の相違が顕著に観察されることとなる。これに対し、上記実施形態のように各データ線１２ごとに狭い間隔で焼付き防止回路６０が設けられた構成によれば、ラビング布の毛先が乱れる領域が表示領域Ａdの全域に分散されるから、ラビング処理の精度のばらつきに起因した表示品位の相違は目立たなくなる。したがって、表示領域Ａdに対して均一なラビング処理を施すという観点からすると、上記実施形態のようにデータ線１２ごとに焼付き防止回路６０が設けられて各焼付き防止回路６０の間隔が狭められた構成が望ましいと言える。もっとも、表示領域Ａdに対してラビング方向Ａの上流側に焼付き防止回路６０が設けられていなければ当該焼付き防止回路６０と素子基板１０の表面との段差に起因したラビング処理の精度の相違は生じないのであるから、表示領域Ａdに対してラビング方向Ａの上流側の領域以外の領域に焼付き防止回路６０が設けられた構成も好適である。例えば、総てのデータ線１２に対してひとつの焼付き防止回路６０が設けられた構成においては、この焼付き防止回路６０を表示領域Ａdの隅部の外側（例えば図１１に示される位置Ｂ）に配置した構成とすればよい。
【００４１】
＜Ｂ−３：変形例３＞
上記実施形態においては、容量素子６１を充電する期間とデータ線１２および対向電極２１を導通させる期間とを電源線３２４への印加電圧に応じて切り替える構成を例示したが、この切り替えの基準は電源線３２４への印加電圧に限られない。例えば、画像の表示が行なわれている期間においてアクティブレベルを維持するとともに表示が停止されると非アクティブレベルに遷移する信号が制御回路６５に入力される構成としたうえで、この信号がアクティブレベルであるときに容量素子６１を充電する一方、非アクティブレベルになると当該容量素子６１に保持された電圧によりスイッチング素子６３をオン状態にする構成も採用され得る。すなわち、本発明においては、互いに相違する第１および第２の信号レベルとなる基準信号（電源線３２４に供給される電源も、第１の信号レベルたる高位側電圧Ｖddおよび第２の信号レベルたる低位側電圧Ｇndとなる電圧信号である）に基づいて容量素子６１の充電とデータ線１２および対向電極２１の導通とが切り替えられる構成であれば足り、その信号の本来的な役割や技術的な意義は不問である。したがって、焼付き防止回路６０に当該信号を入力するための手段も電源線３２４には限定されない。
【００４２】
また、上記実施形態においては、電源線３２４への印加電圧が高位側電圧Ｖddであるときに当該高位側電圧Ｖddに応じた電圧が容量素子６１に保持される構成を例示したが、容量素子６１に保持される電圧は基準信号の信号レベルに応じた電圧に限られない。例えば、容量素子６１の一端と所定の電圧が印加される配線３２とを基準信号が第１の信号レベルであるとき（上記実施形態においては電源線３２４への印加電圧が高位側電圧Ｖddであるとき）に導通させて容量素子６１を充電する構成としてもよい。
【００４３】
＜Ｂ−４：変形例４＞
上記実施形態においては、容量素子６１の電極６１１が半導体層１４１と共通の工程にて形成されるとともに電極６１２がゲート電極１１１と共通の工程にて形成される場合を例示したが、容量素子６１を形成する材料や工程はこれに限られない。例えば、容量素子６１の電極６１１をゲート電極１１１と共通の工程にて形成するとともに電極６１２をデータ線１２と共通の工程にて形成してもよい。すなわち、容量素子６１の電極６１１または電極６１２が、ＴＦＴ１４の半導体層１４１、ゲート電極１１１および配線（データ線１２）の何れかと共通の材料からなる構成であれば足りる。あるいは、蓄積容量１７１と共通の工程において容量素子６１を形成してもよい。この場合には、容量素子６１の電極６１１が配線３２（容量線３２２）と共通の工程にて形成されるとともに電極６１２がデータ線１２と共通の工程にて形成されることとなる。もっとも、液晶装置Ｄの他の構成要素とは独立した工程にて容量素子６１を形成してもよいことはもちろんである。
【００４４】
＜Ｃ：電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器の例として、上述した液晶装置Ｄをライトバルブとして用いたプロジェクタについて説明する。図１２は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００４５】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態における液晶装置Ｄと同様であり、処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像信号でそれぞれ駆動されるものである。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００４６】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右反転像を表示させる構成となっている。
【００４７】
また、本発明に係る電気光学装置が利用され得る電子機器としては、図１２に示したプロジェクタのほかにも、携帯電話機、可搬型のパーソナルコンピュータ、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施形態に係る液晶装置の構成を示す斜視図である。
【図２】図１におけるII−II線からみた断面図である。
【図３】図１におけるIII−III線からみた断面図である。
【図４】同液晶装置のうち素子基板上に設けられた各要素の構成を示すブロック図である。
【図５】同液晶装置における画素の構成を示す回路図である。
【図６】同液晶装置のうち素子基板上の各要素を拡大して示す断面図である。
【図７】同液晶装置のうち焼付き防止回路の構成を示す回路図である。
【図８】変形例に係る液晶装置のうち焼付き防止回路の構成を示す回路図である。
【図９】同変形例に係る液晶装置のうち素子基板上に設けられた各要素の構成を示すブロック図である。
【図１０】変形例に係る液晶装置のうち焼付き防止回路の構成を示す回路図である。
【図１１】実施形態に係る液晶装置の優位性を説明するための図である。
【図１２】本発明に係る電子機器の一例たるプロジェクタの構成を示す図である。
【符号の説明】
【００４９】
Ｄ……液晶装置（電気光学装置）、１０……素子基板（基板）、１０ａ，１０ｂ，１０ｃ，１０ｄ……縁辺、Ａs……シール領域、Ａd……表示領域、Ｐ……画素、１１……走査線、１２……データ線、１４……ＴＦＴ、１５……画素電極、１７２……液晶容量、１４１……半導体層、１１１……ゲート電極、１４２……ゲート絶縁膜、２０……対向基板（他の基板）、２１……対向電極、３１……接続端子、３２……配線、３４……上下導通電極、３２１……コモン配線、３２４……電源線、３２５……接地線、４１（４１ａ，４１ｂ）……走査線駆動回路、４３……データ線駆動回路、、５１……シール材、５２……導通材、５３……液晶（電気光学物質）、６０……焼付き防止回路（電荷除去回路）、６１……容量素子、６１１，６１２……電極、６３……スイッチング素子（スイッチング手段）、６５……制御回路（制御手段）。
【図１】
2005308823.tif 000003
【図２】
2005308823.tif 000004
【図３】
2005308823.tif 000005
【図４】
2005308823.tif 000006
【図５】
2005308823.tif 000007
【図６】
2005308823.tif 000008
【図７】
2005308823.tif 000009
【図８】
2005308823.tif 000010
【図９】
2005308823.tif 000011
【図１０】
2005308823.tif 000012
【図１１】
2005308823.tif 000013
【図１２】
2005308823.tif 000014