(57)【要約】【課題】複数の電極の数に対するプローブコンタクトの数を減らし、ウエハにチップが形成された状態で簡易な構成の測定器を用いてチップの周波数測定を行なう。【解決手段】チップ１１の一主面１１１には分割電極２１、２２が形成され、他主面１１２には共通電極２３が形成されている。また、ウエハ１上には、枠体１３からチップ１１を切断する前、分割電極２１と共通電極２３とをウエハ１上で導通させる導通経路２４、２５が形成される。これら導通経路２４、２５には、枠体１３、ブリッジ１２およびチップ１１の側面１１３が含まれている。これら導通経路２４、２５により、ウエハ１上にショートサーキットが構成される。そして、このウエハ１の枠体１３からチップ１１がブリッジ１２において切断されて、チップ１１が形成される。このチップ１１の周波数を、チップ１１がウエハ１から切断形成される前にプローブコンタクトして測定する。【選択図】  図２
2005191811.tif 000002
【特許請求の範囲】
【請求項１】
両主面にそれぞれ少なくとも１つ以上の電極が形成されたチップが、少なくとも１つ以上形成される圧電振動デバイス用ウエハ上で、プローブコンタクトして前記チップの周波数を測定するチップの周波数測定方法において、
前記両主面それぞれに形成された前記電極を前記圧電振動デバイス用ウエハ上で導通させてショートサーキットを構成する導通工程を有することを特徴とするチップの周波数測定方法。
【請求項２】
請求項１に記載のチップの周波数測定方法において、
前記導通工程において前記各電極を導通させる導通経路には、前記チップ以外の領域が含まれることを特徴とするチップの周波数測定方法。
【請求項３】
請求項１または２に記載のチップの周波数測定方法において、
前記チップ以外の領域には、前記チップ外周に位置し、ブリッジを介して前記チップを保持する枠体と、前記ブリッジとが含まれ、
前記チップを前記ブリッジを介して前記枠体に保持するとともに、前記チップと前記枠体との間に空隙領域を形成する空隙領域形成工程を有し、
前記導通工程において前記各電極を導通させる導通経路には、前記ブリッジおよび前記チップの側面が含まれることを特徴とするチップの周波数測定方法。
【請求項４】
請求項１乃至３のいずれかに記載のチップの周波数測定方法において、
前記プローブコンタクトの少なくとも１ヵ所は、前記チップ以外の領域であることを特徴とするチップの周波数測定方法。
【請求項５】
少なくとも１つ以上のチップと前記チップ外周の枠体とからなり、前記枠体から前記チップが切断されて前記チップが形成される圧電振動デバイス用ウエハにおいて、
前記チップには、その両主面にそれぞれ少なくとも１つ以上の電極が形成され、
前記枠体から前記チップを切断する前、前記両主面それぞれに形成された前記電極が前記圧電振動デバイス用ウエハ上で導通されてショートサーキットが構成されることを特徴とする圧電振動デバイス用ウエハ。
【請求項６】
請求項５に記載の圧電振動デバイス用ウエハにおいて、
前記各電極の導通経路には、前記枠体が含まれることを特徴とする圧電振動デバイス用ウエハ。
【請求項７】
請求項５または６に記載の圧電振動デバイス用ウエハにおいて、
前記チップはブリッジを介して前記枠体に保持されるとともに、前記チップと前記枠体との間に空隙領域が形成され、
前記各電極の導通経路には、前記ブリッジおよび前記各チップの側面が含まれることを特徴とする圧電振動デバイス用ウエハ。
【請求項８】
請求項５乃至７のいずれかに記載の前記圧電振動デバイス用ウエハから形成された前記チップが搭載されたことを特徴とする圧電振動デバイス。
【請求項９】
請求項８に記載の圧電振動デバイスにおいて、
圧電振動フィルタであることを特徴とすることを特徴とする圧電振動デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップの周波数を測定するチップの周波数測定方法、周波数を測定したチップを形成する圧電振動デバイス用ウエハ及びこの形成したチップを搭載する圧電振動デバイスに関する。
【背景技術】
【０００２】
従来の圧電振動デバイスの製造方法には、以下に示すようなチップの周波数測定の工程が含まれる。
【０００３】
まず、圧電振動デバイス用ウエハにチップの外形を形成する。外形を形成したチップの両主面に分割電極と共通電極（入出力電極とアース電極）を形成する。これら電極形成したチップをウエハから切断し、パッケージに搭載する。チップを搭載したパッケージのパッケージ端子に対してプローブコンタクトする。このプローブコンタクトは、各電極に対して行なう。また、プローブコンタクトした分割電極の一方と共通電極とを導通させるために、分割電極の一方と共通電極とを外部基板に接続してネットアナライザーに接続する。また、他方の分極電極もネットアナライザーに接続する。そして、ネットアナライザーにてショートサーキット波形を観測し、チップの周波数測定を行なう。
【０００４】
しかしながら、この従来の圧電振動デバイスの製造方法では、チップが良品であるか不良品であるかに関わらず、チップをパッケージに搭載する。そのため、チップの周波数測定を行なった結果、チップが不良品である場合、不良品のチップだけでなく、不良品のチップを搭載したパッケージも廃棄しなければならず、パッケージの無駄が生じる。
【０００５】
そこで、従来の技術に、この問題点を解決した従来の圧電振動デバイスの製造方法がある（例えば、特許文献１ご参照。）。
【０００６】
この問題点を解決した従来の圧電振動デバイスの製造方法は、ウエハにチップが形成された状態で、チップの周波数測定を行なう方法である。
【０００７】
たとえば、下記する特許文献１に記載の圧電フィルタの周波数調整方法では、図８に示すように、チップ９１の一方面の第１及び第２電極９２、９３のうちの第２電極９３と第３電極９４とを接続状態とし、制御部９５に接続する。また、第１電極９２を制御部９５に接続する。
【０００８】
また、制御部９５は、図９に示すように、π回路９５ａ、ゲインフェーズアナライザ９５ｂ、シーケンサ９５ｃから構成される。このゲインフェーズアナライザ９５ｂにより、周波数掃引信号をＭＣＦに印加でき、しかも、この掃引信号との共振に由来する周波数ＦｓかつレベルＬｓの情報及び周波数ＦａでかつレベルＬａの情報が得られ、さらに、Ｆ１及びＦ２を測定する。
【０００９】
そのため、この下記する特許文献１に記載の圧電フィルタによれば、チップが不良品である場合、そのチップを廃棄するだけでよく、不良品のチップをパッケージに搭載せずにパッケージの無駄を解消する。
【特許文献１】特開平６−１４０８６１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、上記した特許文献１に記載の圧電フィルタでは、各電極９２、９３、９４によってショートサーキットが構成されているため、各電極９２、９３、９４をそれぞれ制御部９５に接続して導通させている。そのため、各電極９２、９３、９４それぞれに対してプローブコンタクトする必要がある。プローブコンタクトは、各電極９２、９３、９４にケーブル等を接続する必要があり、外部回路が複雑化する。また、ウエハ上でのプローブコンタクトの数に比例してウエハを傷つけるポイントが増える。
【００１１】
また、電極９３、９４を導通させるための制御部９５の構成が必要となり、制御部９５の構成を複雑にする。
【００１２】
そこで、上記課題を解決するために、本発明は、複数の電極の数に対するプローブコンタクトの数を減らし、圧電振動デバイス用ウエハにチップが形成された状態で簡易な構成の測定器を用いてチップの周波数測定を行なうチップの周波数測定方法、または圧電振動デバイス用ウエハ及び圧電振動デバイスを提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記の目的を達成するため、本発明に係るチップの周波数測定方法は、両主面にそれぞれ少なくとも１つ以上の電極が形成されたチップが、少なくとも１つ以上形成される圧電振動デバイス用ウエハ上で、プローブコンタクトして前記チップの周波数を測定するチップの周波数測定方法において、前記両主面それぞれに形成された前記電極を前記圧電振動デバイス用ウエハ上で導通させてショートサーキットを構成する導通工程を有することを特徴とする。
【００１４】
本発明によれば、両主面それぞれに形成された電極を圧電振動デバイス用ウエハ上で導通させてショートサーキットを構成する導通工程を有しているので、各電極を導通状態にするため、すなわちショートサーキットを構成するための外部機器を用いる必要がなく、圧電振動デバイス用ウエハにチップが形成された状態で簡易な構成の測定器を用いてチップの周波数測定を行なうことが可能となる。特に、圧電振動デバイス用ウエハがＦａ（対称モード周波数）及びＦｓ（斜対称モード周波数）の音響結合を利用したフィルタとして用いられた場合、Ｆａ及びＦｓの２つのピーク値と、通過帯域幅との各特性をリアルタイムに同時に測定するとともに確認することが可能となる。その結果、短時間で効率的なフィルタ特性の調整を行なうことが可能となる。なお、この時、Ｆａ及びＦｓ波形のピーク高さは発振レベルを示し、Ｆａ及びＦｓピーク間の幅はフィルタの通過帯域幅を決定する要因となる。また、導通工程を有することで、圧電振動デバイス用ウエハ上でショートサーキットを構成することが可能となり、複数の電極の数に対するプローブコンタクトの数を減らすことが可能となる。例えば、電極が入出力電極とアース電極とから構成されている場合、入出力電極の一方とアース電極とが導通状態であるため、入出力電極に対応させたプローブコンタクトをするだけでよく、アース電極に対応させたプローブコンタクトをする必要がなくなり、プローブコンタクトの数を減らすことが可能となる。また、チップを切断形成した際、導通工程によって導通状態となる電極間のショート（導通状態）がなくなり、各電極が独立する構成となって本来のチップ構造となる。
【００１５】
上記構成において、上記導通工程において上記各電極を導通させる導通経路には、上記チップ以外の領域が含まれてもよい。
【００１６】
この場合、導通工程において各電極を導通させる導通経路には、チップ以外の領域が含まれているので、圧電振動デバイス用ウエハからチップを切断形成する前においてのみ、ウエハ上のチップにショートサーキットを構成することが可能となる。
【００１７】
上記構成において、上記チップ以外の領域には、上記チップ外周に位置し、ブリッジを介して上記チップを保持する枠体と、上記ブリッジとが含まれ、上記チップを上記ブリッジを介して上記枠体に保持するとともに、上記チップと上記枠体との間に空隙領域を形成する空隙領域形成工程を有し、上記導通工程において上記各電極を導通させる導通経路には、上記ブリッジおよび上記チップの側面が含まれてもよい。
【００１８】
この場合、チップ以外の領域には枠体とブリッジとが含まれ、かつ、空隙領域形成工程を有し、導通工程において各電極を導通させる導通経路には、ブリッジおよびチップの側面が含まれているので、一主面側に形成された電極を他主面に、または、他主面側に形成された電極を一主面に引き回すことが可能となり、チップの片主面においてプローブコンダクトして、チップの周波数測定を行なうことが可能となる。そのため、容易にチップの周波数測定を行なうことが可能となる。また、チップの両主面による周波数測定と異なり、チップの両主面へのプローブコンタクトの挟み込みによるチップの割れを防止することが可能となる。また、パッケージへのチップの搭載の際、チップのパッケージ端子への接着面積が広がり、チップの搭載が容易になる。また、導通経路にブリッジおよびチップの側面が含まれているので、チップをブリッジにおいて切断して形成した際、導通状態となる電極間のショート（導通状態）がなくなり、各電極が独立する構成となって本来のチップ構造となる。
【００１９】
上記構成において、上記プローブコンタクトの少なくとも１ヵ所がチップ以外の領域であることが好ましい。
【００２０】
この場合、プローブコンタクトの少なくとも１ヵ所がチップ以外の領域であるので、チップ上でプローブコンタクトすることと比較して、プローブコンタクトによるチップの破損を防止するのに好ましい。また、現在、圧電フィルタ等の圧電振動デバイスの小型化が進んでおり、それに伴って、各電極の面積も小さくなっているが、プローブコンタクトする位置をチップ以外の領域にすることで、各電極の面積が小さくなっても確実にプローブコンタクトでき、コンタクト外れを防止することが可能となる。
【００２１】
また、上記の目的を達成するため、本発明に係る圧電振動デバイス用ウエハは、少なくとも１つ以上のチップと前記チップ外周の枠体とからなり、前記枠体から前記チップが切断されて前記チップが形成される圧電振動デバイス用ウエハにおいて、前記チップには、その両主面にそれぞれ少なくとも１つ以上の電極が形成され、前記枠体から前記チップを切断する前、前記両主面それぞれに形成された前記電極が前記圧電振動デバイス用ウエハ上で導通されてショートサーキットが構成されることを特徴とする。
【００２２】
本発明によれば、チップには、その両主面にそれぞれ少なくとも１つ以上の電極が形成され、枠体からチップを切断する前、両主面それぞれに形成された電極が圧電振動デバイス用ウエハ上で導通されてショートサーキットが構成されるので、各電極を導通状態にするため、すなわちショートサーキットを構成するための外部機器を用いる必要がなく、圧電振動デバイス用ウエハにチップが形成された状態で簡易な構成の測定器を用いてチップの周波数測定を行なうことが可能となる。特に、圧電振動デバイス用ウエハがＦａ及びＦｓの音響結合を利用したフィルタとして用いられた場合、Ｆａ及びＦｓの２つのピーク値と、通過帯域幅との各特性をリアルタイムに同時に測定するとともに確認することが可能となる。その結果、短時間で効率的なフィルタ特性の調整を行なうことが可能となる。なお、この時、Ｆａ及びＦｓ波形のピーク高さは発振レベルを示し、Ｆａ及びＦｓピーク間の幅はフィルタの通過帯域幅を決定する要因となる。また、本発明によれば、枠体からチップを切断する前、一主面に形成された電極と他主面に形成された電極とが圧電振動デバイス用ウエハ上で導通されるので、圧電振動デバイス用ウエハ上でショートサーキットを構成することが可能となり、複数の電極の数に対するプローブコンタクトの数を減らすことが可能となる。例えば、電極が入出力電極とアース電極とから構成されている場合、入出力電極とアース電極とが導通状態であるため、入出力電極に対応させたプローブコンタクトをするだけでよく、プローブコンタクトの数を減らすことが可能となる。また、チップを切断形成した際、導通状態となる電極間のショート（導通状態）がなくなり、各電極が独立する構成となって本来のチップ構造となる。
【００２３】
上記構成において、上記各電極の導通経路には、上記枠体が含まれてもよい。
【００２４】
この場合、各電極の導通経路には枠体が含まれているので、圧電振動デバイス用ウエハからチップを切断形成する前においてのみ、ウエハ上のチップにショートサーキットを構成することが可能となる。
【００２５】
上記構成において、上記チップはブリッジを介して上記枠体に保持されるとともに、上記チップと上記枠体との間に空隙領域が形成され、上記各電極の導通経路には、上記ブリッジおよび上記各チップの側面が含まれてもよい。
【００２６】
この場合、チップはブリッジを介して枠体に保持されるとともに、チップと枠体との間に空隙領域が形成され、各電極の導通経路には、ブリッジおよび各チップの側面が含まれているので、一主面側に形成された電極を他主面に、または、他主面側に形成された電極を一主面に引き回すことが可能となり、チップの片主面においてプローブコンダクトして、チップの周波数測定を行なうことが可能となる。そのため、容易にチップの周波数測定を行なうことが可能となる。また、チップの両主面による周波数測定と異なり、チップの両主面へのプローブコンタクトの挟み込みによるチップの割れを防止することが可能となる。また、パッケージへのチップの搭載の際、チップのパッケージ端子への接着面積が広がり、チップの搭載が容易になる。また、導通経路にブリッジおよびチップの側面が含まれているので、チップをブリッジにおいて切断して形成した際、導通状態となる電極間のショート（導通状態）がなくなり、各電極が独立する構成となって本来のチップ構造となる。
【００２７】
また、上記の目的を達成するため、本発明に係る圧電振動デバイスは、上記した圧電振動デバイス用ウエハから形成された上記チップが搭載されたことを特徴とする。この圧電振動デバイスは、例えば、圧電振動フィルタであってもよい。
【００２８】
本発明によれば、上記した圧電振動デバイス用ウエハから形成されたチップが搭載されているので、上記した圧電振動デバイス用ウエハと同様の効果を有することが可能となる。また、圧電振動デバイスが圧電振動フィルタであることが好ましく、水晶フィルタであることがさらに好ましい。
【発明の効果】
【００２９】
本発明に係るチップの周波数測定方法、または圧電振動デバイス用ウエハ及び圧電振動デバイスによれば、複数の電極の数に対するプローブコンタクトの数を減らし、圧電振動デバイス用ウエハにチップが形成された状態で簡易な構成の測定器を用いてチップの周波数測定を行なうことができる。特に、圧電振動デバイス用ウエハがＦａ及びＦｓの音響結合を利用したフィルタとして用いられた場合、Ｆａ及びＦｓの２つのピーク値と、通過帯域幅との各特性をリアルタイムに同時に測定するとともに確認することができる。その結果、短時間で効率的なフィルタ特性の調整を行なうことができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態について図面を参照して説明する。なお、以下に示す実施の形態では、圧電振動デバイスとして水晶フィルタに本発明を適用し、圧電振動デバイス用ウエハに水晶ウエハを適用した場合を示す。
【００３１】
本実施の形態にかかる水晶フィルタ（図示省略）は、その内部にチップ１１（図２参照）が搭載されている。このチップ１１は、図１に示す水晶ウエハ１（以下、ウエハという）から形成される。
【００３２】
ウエハ１は、図１に示すように、チップ１１と、このチップ１１の外周に位置し、チップ１１をブリッジ１２を介して保持する枠体１３と、から構成されている。枠体１３とチップ１１とはブリッジ１２を介在しているので、図２に示すように、枠体１３とチップ１１との間に空隙領域１４が形成される。なお、本実施の形態では、ウエハ１から４８個のチップ１１が形成される。これらチップ１１は、８×６行列のマトリックス状に配されている。
【００３３】
図２に示すように、チップ１１の一主面１１１には分割電極２１、２２が形成され、他主面１１２には共通電極２３が形成される。
【００３４】
また、枠体１３からチップ１１を切断する前、分割電極２１、２２の一方（本実施の形態では分極電極２１）と共通電極２３とを導通させる導通経路２４、２５が形成され、これら分極電極２１と共通電極２３とが導通することによりウエハ１上のチップ１１にはショートサーキットが構成される。これら導通経路２４、２５には、枠体１３、ブリッジ１２およびチップ１１の側面１１３が含まれている。
【００３５】
このウエハ１の枠体１３からチップ１１がブリッジ１２において切断されて（図３参照）、チップ１１が形成される（図４参照）。
【００３６】
そして、上記した構成からなるチップ１１の周波数を、チップ１１がウエハ１から切断形成される前にプローブコンタクトして測定する。この測定工程を、以下に説明する。なお、本実施の形態では、地点Ａ、Ｂにおいてプローブコンタクトする（図２参照）。
【００３７】
まず、図１、２に示すように、ウエハ１に４８個のチップ１１の外形を形成する。このチップ１１の外形の形成は、エッチング法により形成する。
【００３８】
ウエハ１にチップ１１の外形を形成することにより、ウエハ１は、チップ１１とこのチップ１１の外周の枠体１３とからなる。また、チップ１１は、ブリッジ１２を介して枠体１３に保持される。このチップ１１の外形の形成により、チップ１１と枠体１３との間に空隙領域１４を形成する（本発明でいう空隙領域形成工程）。
【００３９】
ウエハ１にチップ１１の外形を形成した後に、チップ１１の両主面１１１、１１２に分割電極２１、２２と共通電極２３とを形成する。ここでいう分割電極２１、２２は入出力電極の役割をし、共通電極２３は、アース電極の役割をする。
【００４０】
また、上記した電極形成と同時に、分割電極２１と共通電極２３とを導通させるように、電極パターンを形成する（本発明でいう導通工程）。この電極パターンの導通経路は、図２に示すように、ブリッジ１２及び枠体１３を通る導通経路２４と、チップ１１の側面１１３を通る導通経路２５とから構成される。
【００４１】
電極形成の後に、チップ１１の一主面１１１においてプローブコンタクトして、チップ１１の周波数測定を行なう。このプローブコンタクトは、地点Ａ、Ｂにおいて行う。そして、この段階で、４８個のチップ１１の良否判定を行なう。
【００４２】
チップ１１の良否判定を行った後に、良品であるチップ１１を枠体１３から切断する。この切断はブリッジ１２において行なう。このブリッジ１２において切断したチップ１１の断面を、図３に示す。なお、不良品であるチップ１１は、枠体１３から切断してもしなくてもどちらでもよい。
【００４３】
そして、切断形成したチップ１１（図４参照）をパッケージ（図示省略）内部に接着搭載し、チップ１１を搭載したパッケージ内部をキャップ（図示省略）によって封止して水晶フィルタ（図示省略）を製造する。
【００４４】
上記したチップ１１の周波数測定方法によれば、分割電極２１と共通電極２３とをウエハ１上で導通させる導通工程を有しているので、分割電極２１と共通電極２３とを導通状態にするために外部機器を用いる必要がなく、ウエハ１にチップ１１が形成された状態で簡易な構成の測定器を用いてチップ１１の周波数測定を行なうことができる。特に、本実施の形態に示すようにウエハ１がＦａ及びＦｓの音響結合を利用したフィルタとして用いられた場合、Ｆａ及びＦｓの２つのピーク値と、通過帯域幅との各特性をリアルタイムに同時に測定するとともに確認することができる。その結果、短時間で効率的なフィルタ特性の調整を行なうことができる。なお、この時、Ｆａ及びＦｓ波形のピーク高さは発振レベルを示し、Ｆａ及びＦｓピーク間の幅はフィルタの通過帯域幅を決定する要因となる。
【００４５】
また、導通工程を有することで、ウエハ１上でショートサーキットを構成することができ、複数の電極の数に対するプローブコンタクトの数を減らすことができる。本実施の形態のように、電極が分割電極２１、２２（入出力電極）と共通電極２３（アース電極）とから構成されている場合、入出力電極の一方（本実施の形態では入力電極２１）とアース電極２３とが導通状態であるため、入出力電極に対応させたプローブコンタクトをするだけでよく、アース電極２３に対応させたプローブコンタクトをする必要がなくなり、プローブコンタクトの数を減らすことができる。なお、本実施の形態とは異なり、導通工程により出力電極２２と共通電極２３とを導通状態にさせてもよい。
【００４６】
また、チップ１１を切断形成した際、導通経路２４、２５を介して導通状態となる電極２１、２３間のショート（導通状態）がなくなり、各電極２１、２２、２３が独立する構成となって本来のチップ構造となる。
【００４７】
また、導通工程において各電極２１、２２、２３を導通させる導通経路２４には、チップ１１以外の領域（ブリッジ１２及び枠体１３）が含まれているので、ブリッジ１２においてウエハ１からチップ１１を切断する前においてのみ、ウエハ１上のチップ１１にショートサーキットを構成することができる。
【００４８】
また、空隙領域形成工程を有し、導通工程において分割電極２１と共通電極２３とを導通させる導通経路２４、２５には、チップ１１の側面１１３が含まれているので、一主面１１１側に形成された分割電極２１を他主面１１２に、または、他主面１１２側に形成された共通電極２３を一主面１１１に引き回すことができ（図３参照）、チップ１１の一主面１１１（地点Ａ、Ｂ）においてプローブコンダクトして、チップ１１の周波数測定を行なうことができる。そのため、容易にチップ１１の周波数測定を行なうことができる。また、チップ１１の両主面１１１、１１２による周波数測定と異なり、チップ１１の両主面１１１、１１２へのプローブコンタクトの挟み込みによるチップ１１の割れを防止することができる。また、パッケージへのチップ１１の搭載の際、チップ１１のパッケージ端子への接着面積が広がり、チップ１１の搭載が容易になる。
【００４９】
また、プローブコンタクトの少なくとも１ヵ所がチップ１１以外の領域（枠体１３の地点Ａ）であるので、チップ１１上でプローブコンタクトすることと比較して、プローブコンタクトによるチップ１１の破損を防止するのに好ましい。
【００５０】
また、上記したように、チップ１１には、その両主面１１１、１１２に分割電極２１、２２と共通電極２３が形成され、枠体１３からチップ１１を切断する前、ウエハ１上で分割電極２１と共通電極２３とが導通経路２４、２５を介して導通されてショートサーキットが構成されるので、上記したチップ１１の周波数測定方法と同様の効果を有する。また、分割電極２１と共通電極２３との導通経路２４、２５には枠体が含まれているので、同様に上記したチップ１１の周波数測定方法と同様の効果を有する。さらに、チップ１１はブリッジ１２を介して枠体１３に保持されるとともに、チップ１１と枠体１３との間に空隙領域１４が形成され、分割電極２１と共通電極２３との導通経路２４、２５には、チップ１１の側面１１３が含まれているので、同様に上記したチップ１１の周波数測定方法と同様の効果を有する。
【００５１】
さらに、上記したように、水晶フィルタには、ウエハ１から形成されたチップ１１が搭載されているので、上記したウエハ１と同様の効果を有する。
【００５２】
なお、本実施の形態では、ウエハ１に４８個のチップ１１が形成されるが、これに限定されるものではなく、チップの個数は任意に設定してもよい。例えばウエハに形成されるチップの個数が１つであってもよい。
【００５３】
また、チップ１１が、８×６行列のマトリックス状に配されているが、これに限定されるものではなく、チップの配列は任意に設定してもよい。
【００５４】
また、ブリッジ１２は１つからなるが、これに限定されるものではなく、ブリッジは複数個であってもよい。例えば図５に示すように２つから構成されてもよい。また、図５に示すように、導通経路２５をブリッジ１２を介して枠体１３に延出させ、この延出部分（地点Ｃ）においてプローブコンタクトしてもよい。この場合、図２に示すチップ１１上（地点Ｂ）でプローブコンタクトすることと比較して、プローブコンタクトによるチップ１１の破損を防止するのにより好ましい。また、現在、水晶フィルタの小型化が進んでおり、それに伴って、各電極２１、２２、２３の面積も小さくなっているが、プローブコンタクトする位置を地点Ａ、Ｃにすることで、各電極２１、２２、２３の面積が小さくなっても確実にプローブコンタクトでき、コンタクト外れを防止することができる。
【００５５】
また、ブリッジ１２が形成されているが、このブリッジの形状は本実施の形態に限定されるものではなく、ブリッジにウエハの両主面方向を貫通する貫通孔が形成され、両主面における貫通孔周囲を通るように導通経路である電極パターンを形成してもよい。また、ブリッジの高さをチップの側面と同等の高さに設定しなくてもよい。例えばチップより低く形成してもよい。さらに、ブリッジ自体を形成しなくてもよく、この時、導通経路は、枠体の任意の位置に形成してもよい。例えばこの場合、枠体側面を通してチップ両主面に形成された電極を導通することが好ましい。
【００５６】
また、プローブコンタクトは、地点Ａ、Ｂにおいて行うが、これに限定されるものではなく、各電極２１、２２、２３および導通経路２４、２５であって、入出力側それぞれでのコンタクトであれば任意の位置でプローブコンタクトを行ってもよい。
【００５７】
また、プローブコンタクトは、地点Ａ、Ｂの２ヵ所において行うが、これに限定されるものではない。すなわち、本実施の形態によれば、少なくとも入出力電極に対応させてプローブコンタクトを行なうことができ、本実施の形態より多い電極を用いた場合であっても、導通経路による少なくとも１組以上の電極の導通により、電極の数より少ない点数でプローブコンタクトを行なうことができる。
【００５８】
また、チップ１１の一主面１１１においてプローブコンダクトしているが、これに限定されるものではなく、チップ１１の他主面１１２であってもよい。また、チップ１１の両主面１１１、１１２であってもよい。しかしながら、チップ１１の両主面１１１、１１２でプローブコンタクトする際、その両主面１１１、１１２へのプローブコンタクトの挟み込みによりチップ１１を割る可能性がある。そのため、チップ１１の片主面においてプローブコンダクトすることが好ましい。
【００５９】
また、本実施の形態では、チップ１１の側面１１３の一部分にブリッジ１２を形成したが、これに限定されるものではなく、チップの側面の任意の領域にブリッジを形成してもよい。例えば、チップ１１の側面１１３の全体にブリッジ１２を形成し、ブリッジ１２において切断したチップ１１の断面が、図６に示す断面であってもよい。
【００６０】
また、導通経路２４、２５の形状が、図２に示すような形状からなっているが、これに限定されるものではなく、少なくともチップ１１の側面１１３が導通経路に含まれていれば任意に形状を変更してもよい。例えば、本実施の形態では、導通経路２４に枠体１３とブリッジ１２とが含まれているが、図７に示すように、ブリッジ１２だけであってもよい。
【産業上の利用可能性】
【００６１】
本発明は、チップの周波数を測定するチップの周波数測定方法、周波数を測定したチップを形成する圧電振動デバイス用ウエハ及びこの形成したチップを搭載する圧電振動デバイスに適用できる。特に、圧電振動デバイス用ウエハが水晶ウエハであるときに好適である。また、圧電振動デバイスが圧電フィルタであるときに好適である。
【図面の簡単な説明】
【００６２】
【図１】本実施の形態にかかるウエハの概略平面図である。
【図２】本実施の形態にかかるウエハに形成されたチップの概略平面図である。
【図３】本実施の形態にかかる、ブリッジにおいて切断したチップの図２に示すＡ−Ａ線断面図である。
【図４】本実施の形態にかかるウエハから切断形成されたチップの概略平面図である。
【図５】本実施の他の形態にかかるウエハに形成されたチップの概略平面図である。
【図６】本実施の他の形態にかかる、ブリッジにおいて切断したチップの図５に示すＢ−Ｂ線断面図である。
【図７】本実施の他の形態にかかるウエハに形成されたチップの概略平面図である。
【図８】従来のチップの周波数調整を行なった状態のチップの概略側面図である。
【図９】図８に示す従来のチップの周波数調整で用いる周波数調整装置の制御部の概略構成ブロック図である。
【符号の説明】
【００６３】
１１１  一主面
１１２  他主面
２１、２２  分割電極（電極）
２３  共通電極（電極）
１１  チップ
１  ウエハ（圧電振動デバイス用ウエハ）
１３  枠体
１２  ブリッジ
１４  空隙領域
１１３  チップの側面
２４、２５  導通経路
【図１】
2005191811.tif 000003
【図２】
2005191811.tif 000004
【図３】
2005191811.tif 000005
【図４】
2005191811.tif 000006
【図５】
2005191811.tif 000007
【図６】
2005191811.tif 000008
【図７】
2005191811.tif 000009
【図８】
2005191811.tif 000010
【図９】
2005191811.tif 000011