(57)【要約】【課題】  所望する半導体チップを積層することができ、反復工程を最小化し、製造工程における不良を低減し、且つ薄型化した積層チップパッケージを提供することにある。【解決手段】  マルチチップパッケージは、上側のパッケージ３０ａ及び下側のパッケージ３０ｂを備える複数の積層パッケージから構成されている。各パッケージ３０ａ、３０ｂは、中央に開放するポケットと金属パターンのある連結基板と、連結基板に実装される少なくとも一つのチップと、連結基板に形成されている複数の金属パターンと、ボンディングパッドと連結基板パッドを電気的に接続する複数のボンディングワイヤとを備える。【選択図】図９
2005005709.tif 000002
【特許請求の範囲】
【請求項１】
上パッケージ及び下パッケージを備えた複数の積層パッケージに構成されるマルチチップパッケージにおいて、
前記上パッケージおよび前記下パッケージは、
中央に開放しているポケットを有する連結基板と、
前記連結基板に実装されている少なくとも一つのチップと、
前記連結基板に形成され第１連結部及び第２連結部を連結する複数の金属パターンと、
ボンディングパッド及び連結基板パッドを電気的に接続する複数のボンディングワイヤーとを備え、
前記連結基板により隣接しているパッケージが電気的に接続され、前記上パッケージ及び前記下パッケージの各連結基板は垂直に配列していることを特徴とするマルチチップパッケージ。
【請求項２】
前記複数の金属パターンは、前記ポケットを形成するポケット壁の上部及び前記ポケットの外部に位置する側部に形成されていることを特徴とする請求項１に記載のマルチチップパッケージ。
【請求項３】
前記複数の金属パターンは金属メッキにより形成されていることを特徴とする請求項２に記載のマルチチップパッケージ。
【請求項４】
隣接している２つの積層パッケージの前記第１連結部及び前記第２連結部は互いに垂直に配列していることを特徴とする請求項１に記載のマルチチップパッケージ。
【請求項５】
前記連結基板パッドは前記ポケットの周辺部に形成されていることを特徴とする請求項２に記載のマルチチップパッケージ。
【請求項６】
前記ボンディングワイヤーは対応する前記連結基板パッドと電気的に接続し、前記ポケットを形成するポケット壁の上部より低く位置していることを特徴とする請求項１に記載のマルチチップパッケージ。
【請求項７】
前記ポケットは印刷回路基板の下方に対向していることを特徴とする請求項１に記載のマルチチップパッケージ。
【請求項８】
外部からの保護のために少なくとも一つのチップを覆う封止材を更に備えることを特徴とする請求項１に記載のマルチチップパッケージ。
【請求項９】
前記連結基板は、テープ回路基板、印刷回路基板、及びセラミック基板より選択されるいずれかからなることを特徴とする請求項１に記載のマルチチップパッケージ。
【請求項１０】
前記連結基板は、第１基板体、及び前記第１基板体の上部を取り囲む第２基板体を備えることを特徴とする請求項１に記載のマルチチップパッケージ。
【請求項１１】
前記連結基板は、前記チップを一つの基板体に位置させるための中央開放面が形成されていることを特徴とする請求項１に記載のマルチチップパッケージ。
【請求項１２】
上パッケージ及び下パッケージを備えるマルチチップパッケージを連結するマルチチップパッケージ用連結基板において、
上部及び側部を有する壁と下パッケージが実装される開口部とを有する基板と、
前記壁の前記上部及び前記側部に形成される連結部と、
を備えることを特徴とするマルチチップパッケージ用連結基板。
【請求項１３】
前記連結基板は、
前記下パッケージが実装される第１基板と、
前記第１基板に実装され、前記下パッケージが実装されるように開放面を提供するパラメータ基板を更に有し、
前記パラメータ基板は、上部に上パッケージ用の連結基板が実装されるとき、前記下パッケージのために余裕のある高さを提供するための充分な高さを確保することを特徴とする請求項１２に記載のマルチチップパッケージ用連結基板。
【請求項１４】
前記連結部は前記上パッケージ及び前記下パッケージを電気的に接続する配線パターンであることを特徴とする請求項１２に記載のマルチチップパッケージ用連結基板。
【請求項１５】
前記連結部はボンディングワイヤー線と連結されている連結基板パッドを有し、前記ボンディングワイヤーの他端は前記下パッケージのチップボンディングパッドと連結されていることを特徴とする請求項１４に記載のマルチチップパッケージ用連結基板。
【請求項１６】
前記連結基板パッドは前記開放面より提供されることを特徴とする請求項１４に記載のマルチチップパッケージ用連結基板。
【請求項１７】
前記連結部は前記パラメータ基板上に形成される第１連結部を有することを特徴とする請求項１４に記載のマルチチップパッケージ用連結基板。
【請求項１８】
前記第１連結部は前記上パッケージの連結基板の第２連結部と連結されていることを特徴とする請求項１７に記載のマルチチップパッケージ用連結基板。
【請求項１９】
前記下パッケージの第１連結部と前記上パッケージの連結基板の第２連結部とは、実質的に垂直に配列していることを特徴とする請求項１８に記載のマルチチップパッケージ用連結基板。
【請求項２０】
前記連結部は前記第１基板のエッジ部に形成される第２連結部を備えることを特徴とする請求項１４に記載のマルチチップパッケージ用連結基板。
【請求項２１】
前記第２連結部は更に下部に位置するパッケージの連結基板の第１連結部と連結されていることを特徴とする請求項２０に記載のマルチチップパッケージ用連結基板。
【請求項２２】
前記下パッケージの前記第２連結部より更に下部に位置するパッケージの連結基板の第１連結部は実質的に垂直に配列していることを特徴とする請求項２１に記載のマルチチップパッケージ用連結基板。
【請求項２３】
前記第１基板及び前記パラメータ基板は一体となっていることを特徴とする請求項１３に記載のマルチチップパッケージ用連結基板。
【請求項２４】
前記第１基板は、前記上パッケージ用の連結基板が前記パラメータ基板の上部に位置するとき、前記上パッケージに余裕のある高さを確保するために中央に位置している凸凹を有することを特徴とする請求項１３に記載のマルチチップパッケージ用連結基板。
【請求項２５】
前記連結基板及び前記上パッケージの連結基板は実質的に垂直に配列していることを特徴とする請求項１３に記載のマルチチップパッケージ用連結基板。
【請求項２６】
前記パラメータ基板及び前記上パッケージのパラメータ基板は実質的に垂直に配列であることを特徴とする請求項１２に記載のマルチチップパッケージ用連結基板。
【請求項２７】
外部より保護するために、上チップ及び下チップの周囲を取り囲む封止材を更に備えることを特徴とする請求項１２記載のマルチチップパッケージ用連結基板。
【請求項２８】
前記連結基板は、テープ回路基板、回路配線基板及びセラミック基板より選択されるいずれかであることを特徴とする請求項１２に記載のマルチチップパッケージ用連結基板。
【請求項２９】
上パッケージ及び下パッケージを備えるマルチチップパッケージの連結方法において、
上部、側部、及び連結部が形成されている壁と下パッケージが実装されている開口部とを有する第１連結基板を用意する段階と、
前記第１連結基板と実質的に垂直に配列した前記上パッケージ用の第２連結基板を用意する段階と、
前記連結部を通して前記上パッケージと前記下パッケージとを連結する段階と、
を含むことを特徴とするマルチチップパッケージの連結方法。
【請求項３０】
上部、側部、及び連結部が形成されている壁と下パッケージが実装されている開口部とを有する連結基板を備えるパッケージが、上下に積層されるマルチチップパッケージの連結方法において、
上部及び側部に連結部が形成されている壁と下パッケージが実装されている開口部とを有する第１連結基板を用意する段階と、
前記第１連結基板と実質的に垂直に配列した上パッケージ用の第２連結基板を用意する段階と、
前記連結部を通して前記上パッケージと前記下パッケージとを連結する段階と、
を有するマルチチップパッケージの連結方法。
【請求項３１】
上パッケージ及び下パッケージを有する複数の積層パッケージを備えるマルチチップパッケージにおいて、
前記上パッケージ及び前記下パッケージは、
上部及び側部に連結部が形成されている壁、及び前記下パッケージが実装されている開口部を有する連結基板と、
前記連結基板に実装されている少なくとも一つのチップと、
前記連結基板に形成され、第１連結部と第２連結部とを連結する複数の金属パターンと、
ボンディングパッドと前記連結基板のパッドとを電気的に接続する複数のボンディングワイヤーと、
を備えることを特徴とするマルチチップパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体チップパッケージ、連結基板、並びに積層半導体チップの連結方法に関するものである。
【背景技術】
【０００２】
近年、電子分野において、軽薄短小で、かつ、多機能の優れた製品を低コストによる製造努力が行われてきた。このような要求に応じて回路チップは高集積化の傾向にある。
しかしながら、チップの高集積化の向上には、コストと技術における限界があるため、３次元半導体パッケージの技術が導入された。一般に、複数個のチップが積層されるようなマルチチップパッケージの形態がよく知られている。例えば、二つの半導体メモリ素子を結合して製造した積層半導体は、半導体メモリ容量が二倍にまで増加する。一方、チップ積層構造は、複雑な製造工程とパッケージ肉厚の増加といった問題を有している。
【０００３】
従来の、ボールグリッドアレイパッケージを使用したマルチチップパッケージを製造するためには、一般に、上部チップが下部チップと同じであるか、またはもっと大きいものであった。そして、上部チップが下部チップのボンディングワイヤーと接触しないように、チップ間にスペーサが挿入される。該スペーサの挿入により上部チップの下部面が、下部チップのボンディングワイヤーと接触して生じ得る電気的な干渉を低減したり防止することができる。
【０００４】
図１及び図２に、マルチチップパッケージ製造に用いられるスペーサの一例を示す。図１は、従来技術によるマルチチップパッケージを示す断面図である。
図１及び図２を参照すると、従来のマルチチップパッケージ１０、２０は、印刷回路基板１１と、接着剤１５を用いて印刷回路基板１１に実装される下部チップ１４と、該下部チップ１４上に複数の絶縁フィルタ１８を有する液状接着剤１７を用いて積層した上部チップ１９と、から構成される。一般に、ボンディングワイヤー１６は、印刷回路基板１１の金属パターン１３と電気的に接続する。上記金属パターン１３の他端は、印刷回路基板の後面に形成される電気的素子と電気的に接続する。下部チップ１４と同じ大きさであるか、またはそれより大きい上部チップ１９をボンディングする過程において、ボンディングワイヤー１６の上部と接触する。このように上部チップ１９の下部面とボンディングワイヤー１とが接触すると電気的な干渉が発生する。
【０００５】
上記したように、下部チップ１４と上部チップ１９との間に絶縁フィルタ１８のようなスペーサが挿入される。絶縁フィルタ１８が挿入することによって、ボンディングワイヤー１６のループに、充分の高さが確保される。しかし、絶縁フィルタ１８の高さが充分であるとしても、チップボンディング工程、またはワイヤーボンディング工程の少なくともいずれかにおいて上部チップ１９が圧着する。すなわち、熱圧着方法によりワイヤー１６が上部チップ１９のボンディングパッド（図示せず）に連結されることがある。
【０００６】
図２は、従来技術によるマルチチップパッケージ２０の他の実施例を示す断面図である。マルチチップパッケージ２０は、印刷回路基板２１と、接着剤２５とを用いて印刷回路基板２１に実装される下部チップ２４と、絶縁接着テープ２７を用いて下部チップ２４に積層される上部チップ２９と、から構成される。同様に、ボンディングワイヤー２６は、チップボンディング工程またはワイヤーボンディングの少なくともいずれかの工程において、上部チップ２９の下部面により影響を受けることがある。そのため、下部チップ２４と上部チップ２９との間に絶縁接着テープ２７を挿入し、ボンディングワイヤー２６のループに充分な高さを確保している。
【０００７】
従って、従来技術によるマルチチップパッケージ１０、２０は、上、下部チップ配列に問題点がある。二つ以上のチップからなるマルチチップパッケージは、スペーサ、絶縁フィルタ、並びに絶縁接着テープなどの挿入により、肉厚が厚くなる。また、実装されているチップの数が増加するほど、ボンディングワイヤー不良や、電気的欠陥、あるいは信頼性などの問題を招く。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、従来の半導体パッケージの製造工程をそのまま使用しつつ、所望する分だけ半導体チップを積層することにある。また、積層チップパッケージの製造工程において、反復工程を最小化するとともに、製造工程の不良を低減し且つ薄型化した積層チップパッケージを提供することにある。
【課題を解決するための手段】
【０００９】
本発明の実施例において、マルチチップパッケージは、上パッケージ及び下パッケージを備える複数の積層パッケージから構成される。上パッケージ及び下パッケージは、中央に開放しているポケット及び金属パターンのある連結基板と、連結基板に実装されている少なくとも一つのチップと、連結基板に形成されている複数の金属パターンと、ボンディングパッドと連結基板パッドとを電気的に接続する複数のボンディングワイヤーと、を含む。各パッケージは、上パッケージの連結基板により下パッケージと電気的に接続し、上パッケージおよび下パッケージの連結基板は、印刷回路基板と垂直に配列する。
【００１０】
上記複数のチップを積層することによって、製造されたマルチチップパッケージの各チップは、金属パターンにより連結基板と電気的に接続する。実施例において、互いに積層している二つの上パッケージおよび下パッケージの第１連結部及び第２連結部は互に垂直に配列された関係である。実施例において、金属パターンは、ポケット壁の上部とポケット外部側部に形成される。実施例において、連結基板パッドはポケットからチップの周辺部に形成される。
【００１１】
マルチチップパッケージは、外部環境よりチップを保護するために、封止物質を更に含む。印刷回路基板の後面に形成しているハンダボールパッドを更に含む。ハンダボールパッドは、金属パターンによって連結基板の複数の連結基板パッドと電気的に接続する。
更に他の実施例において、ポケットが封止物質を充填せず密封されるため、マルチチップパッケージのポケットに配列されるチップは印刷回路基板の下に向かう。実施例において、連結基板は、第１基板体と、該第１基板体の上部を取り囲む第２基板体とを備える。連結基板の中央にチップが実装できるように開口部が形成される。
【００１２】
更に他の実施例において、連結基板は、壁と開口部とを備える基板であり、壁は上部及び側部を有する。壁の上部及び側部に位置する連結部開口部に下パッケージが固定（安着）される。
更に他の実施例において、連結方法は、上部及び側部を有する壁と、開口部とを備える第１連結基板を提供し、壁の上部及び側部に形成している連結部開口部に下パッケージが固定（安着）される。連結方法は、第１連結基板と垂直配列しており、連結部を通して上パッケージと下パッケージとを連結する第２連結基板を提供する。
【発明を実施するための最良の形態】
【００１３】
以下、添付図面を参照して本発明の実施例を更に詳細に説明する。
図３乃至図１２を参照して本発明の実施例によるマルチチップパッケージの製造に用いる連結基板の構造について説明する。連結基板ストリップ４１は、図３及び図４に示したように、多数個のマルチチップパッケージが同時に製造できるように、複数個の連結基板４０を備えるストリップ型である。本発明の実施例による連結基板ストリップ４１は、２列（以上）の連結基板４０を配列した構造を有し、連結基板４０の間には不連続に複数のスロット４８を形成している。
【００１４】
連結基板４０は、基板体４２のポケット壁４５の中央部に位置しているポケット４３を備える。配線パターン４４は、ポケット壁４５の上部４５ａ及びポケット４３の外部に位置している側部に形成される。図４に示したように、連結基板パッド４６は、ポケット４３の周辺部に位置している第１連結部４７と電気的に接続する。第１連結部４７は、ポケット４３の外部に位置している第２連結部４９と電気的に接続する。チップの活性面の裏面は、ポケット４３の上部領域４３ａに位置しており、エポキシのような接着剤により実装される。
【００１５】
実施例において、第１連結基板４０の第１連結部４７は、積層されたマルチチップパッケージ製造に用いられるもう一つの連結基板４０の第２連結部４９と連結する。実施例において、積層したパッケージのうち隣接している２つのパッケージの連結部４７、４９は互に垂直に配列されている。実施例において、第１連結部４７及び第２連結部４７は、ポケット壁４５の上部４５ａと底部４５ａにそれぞれ位置する。
【００１６】
実施例において、連結基板４０は、一つ以上の絶縁物質から形成され、金属パターン４４はメッキにより形成される。実施例において、連結基板４０には、テープ配線基板、印刷回路基板、並びにセラミック基板が用いられる。実施例において、連結基板４０は、所定の領域を除去して中央に開口部を形成することができ、この中央の開口部にチップが安着（固定）される。そして、これを繰り返し二つ以上の基板体を積層することができる。実施例において、連結基板４０は、第１基板体４２ａ及び第１基板体４２ａの平面を取り囲む第２基板体４２ｂを備える。
【００１７】
本発明の実施例による金属パターン４４は、金または金合金素材により基板体４２の外側面に形成される。実施例において、各パッケージは電気的に接続され、熱圧着方法により積層される。
図５に示したように、エポキシのような接着剤５４を用いてチップ５０がポケット４３の上部領域４３ａに取り付けられる。ボンディングワイヤー６０の一端は、チップ５０のボンディングパッド５２と電気的に接続し、他端は連結基板パッド４６と電気的に接続している。このとき、ボンディングワイヤー６０は、ポケット壁４５の上部４５ａより下方に位置したほうが望ましい。更に望ましくは、ボンディングワイヤー６０のループ（loop）の高さを縮めるために、リバースワイヤボンディング（reverse wire bonding）法を使用すると良い。リバースワイヤーボンディングは、ボールボンディング方法により連結基板パッド４６に連結した後、ステッチボンディング方法によりチップ５０のボンディングパッド５２に連結する。連結基板ストリップ４１は、スロット４８を切断することで分離できる。
【００１８】
図６に示したように、マルチチップパッケージの上部側のパッケージ３０ａ及び下部側の下部パッケージ３０ｂが重力方向において上下に積層される。積層している二つの隣接するパッケージ３０ａ、３０ｂの連結部４７ａ、４９ｂは互いに垂直に配列されている。本発明の実施例においては、２つのパッケージ３０ａ、パッケージ３０ｂが積層している例を開示したが、このような技術を用いて二つ以上の半導体素子を積層することができる。
【００１９】
図７に示したように、マルチチップパッケージのパッケージ３０ａ、３０ｂが印刷回路基板７０に接合される。積層しているパッケージ３０ａ、３０ｂが印刷回路基板７０に位置した状態で圧着、接合させる。圧着方法としては、熱圧着方法や超音波圧着方法が用いられる。このとき、下部側のパッケージ３０ｂの第１連結部４７ｂは、印刷回路基板７０の隣接面に形成される印刷回路基板パッド７２に接合される。下部側のパッケージ３０ｂの第２連結部４９ｂと上側のパッケージ３０ａの第１連結部４７ａとは圧着方法により電気的、機械的に接合される。ポケット４３が印刷回路基板７０の上方または下方のいずれを向いても、チップは封止物質を充填せず密封することができる。なお、エポキシ成形樹脂を用いてポケット４３を充填してチップを更に絶縁させることができる。連結基板４０を下方または上方に対向させることによって、一層パッケージ３０ａ、パッケージ３０ｂの自由な設計が可能となる。
【００２０】
実施例において、印刷回路基板７０としては、固い基板またはフレキシブルなテープ配線基板が適用される。印刷回路基板７０は、下部面にハンダボール９０が取り付けられるハンダボールパッド７４を備え、上部面に印刷回路基板パッド７２を備えている。印刷回路基板パッド７２は、多層に積層した印刷回路基板７０の内部に形成される金属メッキされたビアホールを介してハンダボールパッド７４と電気的に接続する。
【００２１】
図８に示したように、外部環境よりチップを保護するため、エポキシ成形樹脂、その他のポリマー混合物から、上部側のパッケージ３０ａ及び下部側のパッケージ３０ｂと連結基板４０との周囲を密封することにより、マルチチップパッケージ体８０を形成している。マルチチップパッケージ体８０は、トランスファー成形方法、インジェクション成形（injecting molding）方法、スクリーン印刷（screen printing）方法、そして、ディスフェンシング（dispensing）方法のいずれかを選択して使用することができる。
【００２２】
図９に示したように、ハンダボール９０は、印刷回路基板７０の底面側のハンダボールパッド７４に形成される。ハンダボール９０は、印刷回路基板７０と他の基板、例えば、モジュール基板を電気的に接続することに用いる。ハンダボール９０はボール配置（ball placement）、メッキ（plating）、ステンシルプリンティング（stencil printing）、またはメタルジェット（metal jet）方法により形成することができる。ハンダボール９０の代わりに、ニッケル（Ｎｉ）または金（Ａｕ）バンプを形成してもよい。少なくとも二つのパッケージ３０ａ、３０ｂは、印刷回路基板７０上に積層され連結基板４０により印刷回路基板７０と電気的に接続する。所望の数のパッケージを積層することにより、チップステックパッケージを構成することができる。
【００２３】
上記したように、マルチチップパッケージは、モジュール内に、メモリ、中央処理装置（ＣＰＵ）、並びにその他電子ディバイスを備えたシステムインモジュールに適用することができる。エポキシ成形樹脂でポケットを充填することにより外部環境よりチップを保護することができる。また、連結基板を下方または上方に対向させることによりパッケージを多様に設計することができる。
【００２４】
一方、本明細書及び図面に開示した本発明の実施例は理解を助けるために特定例を提示したことに過ぎず、本発明の範囲を限定するものではない。ここで開示した実施例の他にも、本発明の技術的思想に基づき、他の変形例が実施可能であることは本発明が属する技術分野における通常の知識を有する者にとって自明であろう。
【図面の簡単な説明】
【００２５】
【図１】従来技術によるマルチチップパッケージを示す断面図である。
【図２】従来技術によるマルチチップパッケージの他の実施例を示す断面図である。
【図３】本発明の実施例によるマルチチップパッケージの製造に用る基板を示す平面図である。
【図４】図３の４−４線の断面図において、本発明の実施例による連結基板を示す。
【図５】図４に示した本発明の実施例による連結基板に第１チップが実装された状態を示す断面図である。
【図６】図５に示した本発明の実施例によるマルチチップパッケージにて他の連結基板に第２チップが実装された３次元半導体パッケージを示す断面図である。
【図７】図６に示した本発明の実施例によるマルチチップパッケージにて印刷回路基板に複数の連結基板が実装された状態を示す断面図である。
【図８】図７に示した本発明の実施例によるマルチチップパッケージにて複数の連結基板が樹脂により密封された状態を示す断面図である。
【図９】図8に示した本発明の実施例によるマルチチップパッケージにて印刷回路基板に複数のソルダボールが形成された状態を示す断面図である。
【符号の説明】
【００２６】
３０  半導体素子、４０  連結基板、４１  連結基板ストリップ、４２  基板体、  ４３  ポケット、４４  配線パターン、４５  ポケット壁、４６  連結基板パッド、４７  第１連結部、４９  第２連結部、５０  チップ、５２  チップボンディング、５４  接着剤、６０  ボンディングワイヤ、７０  印刷回路基板、７２  印刷回路基板パッド、７４  ハンダボールパッド、９０  ハンダボール
【図１】
2005005709.tif 000003
【図２】
2005005709.tif 000004
【図３】
2005005709.tif 000005
【図４】
2005005709.tif 000006
【図５】
2005005709.tif 000007
【図６】
2005005709.tif 000008
【図７】
2005005709.tif 000009
【図８】
2005005709.tif 000010
【図９】
2005005709.tif 000011