(57)【要約】【課題】  製造工程を簡略化し、製造コストを低減させる利点を有し、微細な回路の作成能力を高めるとともに、インナーリードをＩＣチップに接続する場合の位置決めと照準能力を高め、ボンディング工程の製品の歩留まりを高めるフィルム基板を用いたパッケージ構造の製造方法を提供する。【解決手段】  ベースを提供するステップと、該ベース上にパターン化回路を形成するステップと、バンプ化したＩＣチップを提供し、該ＩＣチップのバンプを対応する該パターン化回路に合わせ、且つ該バンプを対応する該パターン化回路にボンディングするステップと、該ベースを除去し、該パターン化回路の一部表面に保護フィルムを形成するステップとによってフィルム基板を用いたパッケージ構造の製造方法を構成する。【選択図】  図３Ｅ
2005191188.tif 000002
【特許請求の範囲】
【請求項１】
ベースを提供するステップと、
該ベース上にパターン化回路を形成するステップと、
バンプ化したＩＣチップを提供し、該ＩＣチップのバンプを対応する該パターン化回路に合わせ、且つ該バンプを対応する該パターン化回路にボンディングするステップと、
該ベースを除去し、該パターン化回路の一部表面に保護フィルムを形成するステップとを含むことを特徴とするフィルム基板を用いたパッケージ構造の製造方法。
【請求項２】
前記パッケージ構造の製造方法が、パターン化回路の表面に導電層を形成し、該導電層によって該ＩＣチップ上のバンプと、該パターン化回路とを電気的に接続するステップを更に含むことを特徴とする請求項１に記載のフィルム基板を用いたパッケージ構造の製造方法。
【請求項３】
前記導電層が異方性導電フィルムか、異方性導電ペイントか、もしくはこれらの組み合わせから選択されることを特徴とする請求項２に記載のフィルム基板を用いたパッケージ構造の製造方法。
【請求項４】
前記パターン化回路の形成方法が、該ベース上のパターン化回路を限定しない部分の表面にフォトレジスト層を形成するステップと、
該ベース上に少なくとも１以上の金属層を電気メッキで形成してパターン化回路とするステップと、
該フォトレジスト層を除去するステップとを含むことを特徴とする請求項１に記載のフィルム基板を用いたパッケージ構造の製造方法。
【請求項５】
前記パターン化回路が、インナーリードか、リード肩か、アウターリードか、受動素子の電極パッドか、テスト回路か、テスト端子か、もしくはその組み合わせであることを特徴とする請求項１に記載のフィルム基板を用いたパッケージ構造の製造方法。
【請求項６】
前記パターン化回路を形成する材料が、金か、ニッケルか、銅か、パラジウムか、白金か、タングステンか、ニッケルと金か、パラジウムとニッケルか、チタンとパラジウムと金か、チタンと白金と金か、クロムとニッケルと金か、チタンとタングステンと金か、もしくはそれらの組み合わせから選択されることを特徴とする請求項１に記載のフィルム基板を用いたパッケージ構造の製造方法。
【請求項７】
前記パッケージ構造の製造方法が、該パターン化回路の他の一部表面領域に保護フィルムを形成するステップを更に含むことを特徴とする請求項１に記載のフィルム基板を用いたパッケージ構造の製造方法。
【請求項８】
前記保護フィルムが、ポリイミドか、ポリエチルアミンか、エポキシ樹脂か、ポリエステル材か、アクリル樹脂か、もしくはこれらの組み合わせによってなる高分子フィルム材から選択されることを特徴とする請求項７に記載のフィルム基板を用いたパッケージ構造の製造方法。
【請求項９】
前記パッケージ構造の製造方法が、該パターン化回路の他の一部表面領域に軟性のはんだ保護ペイント層を形成するステップを更に含むことを特徴とする請求項１に記載のフィルム基板を用いたパッケージ構造の製造方法。
【請求項１０】
前記はんだ保護ペイント層が、軟性のエポキシ樹脂か、もしくはアクリル樹脂から選択されることを特徴とする請求項９に記載のフィルム基板を用いたパッケージ構造の製造方法。
【請求項１１】
前記ベースを除去するステップの後において、軟性のはんだ保護ペイント層を該パターン化回路の下部表面に形成することを特徴とする請求項１に記載のフィルム基板を用いたパッケージ構造の製造方法。
【請求項１２】
前記パッケージ構造の製造方法が、ベースを提供し、且つ該ベースの下部表面に仮被覆層を形成し、該パターン化回路を形成した後、該仮被覆層を除去するステップを含むことを特徴とする請求項１に記載のフィルム基板を用いたパッケージ構造の製造方法。
【請求項１３】
前記ベースが、銅か、アルミニウムか、鉄か、ニッケルか、亜鉛か、鋼鉄か、ステンレスか、もしくはこれらの組み合わせから選択されることを特徴とする請求項１に記載のフィルム基板を用いたパッケージ構造の製造方法。
【請求項１４】
ベースを提供するステップと、
該ベースの上部表面の一部に保護フィルムを形成するステップと、
該ベースを除去し、且つ該パターン化回路の他の表面の一部領域にはんだ保護ペイント層を形成することを特徴とするフィルム基板を用いたパッケージ構造の製造方法。
【請求項１５】
前記パターン化回路の形成方法が、該ベース上のパターン化回路を限定しない部分の表面にフォトレジスト層を形成するステップと、
該ベース上に少なくとも１以上の金属層を電気メッキで形成してパターン化回路とするステップと、
該フォトレジスト層を除去するステップとを含むことを特徴とする請求項１４に記載のフィルム基板を用いたパッケージ構造の製造方法。
【請求項１６】
前記パターン化回路が、インナーリードか、リード肩か、アウターリードか、受動素子の電極パッドか、テスト回路か、テスト端子か、もしくはその組み合わせであることを特徴とする請求項１４に記載のフィルム基板を用いたパッケージ構造の製造方法。
【請求項１７】
前記パターン化回路を形成する材料が、金か、ニッケルか、銅か、パラジウムか、白金か、タングステンか、ニッケルと金か、パラジウムとニッケルか、チタンとパラジウムと金か、チタンと白金と金か、クロムとニッケルと金か、チタンとタングステンと金か、もしくはそれらの組み合わせから選択されることを特徴とする請求項１４に記載のフィルム基板を用いたパッケージ構造の製造方法。
【請求項１８】
前記保護フィルムと、メッキ保護ペイント層が、ポリイミドか、ポリエチルアミンか、エポキシ樹脂か、ポリエステル材か、アクリル樹脂か、もしくはこれらの組み合わせによってなる高分子フィルム材から選択されることを特徴とする請求項１４に記載のフィルム基板を用いたパッケージ構造の製造方法。
【請求項１９】
前記パッケージ構造の製造方法が、ベースを提供し、且つ該ベースの下部表面に仮被覆層を形成し、該パターン化回路を形成した後、該仮被覆層を除去するステップを含むことを特徴とする請求項１４に記載のフィルム基板を用いたパッケージ構造の製造方法。
【請求項２０】
前記ベースが、銅か、アルミニウムか、鉄か、ニッケルか、亜鉛か、鋼鉄か、ステンレスか、もしくはこれらの組み合わせから選択されることを特徴とする請求項１４に記載のフィルム基板を用いたパッケージ構造の製造方法。
【請求項２１】
少なくともインナーリードを含むパターン化回路と、
該パターン化回路の表面に設けられる保護フィルムと、
該パターン化回路の他の表面の一部領域に形成されるはんだ保護ペイント層とを含んでなることを特徴とするフィルム基板を用いたパッケージ構造。
【請求項２２】
前記パターン化回路が、アウターリードか、リード肩か、受動素子の電極パッドか、テスト回路か、テスト端子か、もしくはその組み合わせを含むことを特徴とする請求項２１に記載のフィルム基板を用いたパッケージ構造。
【請求項２３】
前記パターン化回路を形成する材料が、金か、ニッケルか、銅か、パラジウムか、白金か、タングステンか、ニッケルと金か、パラジウムとニッケルか、チタンとパラジウムと金か、チタンと白金と金か、クロムとニッケルと金か、チタンとタングステンと金か、もしくはそれらの組み合わせから選択されることを特徴とする請求項２１に記載のフィルム基板を用いたパッケージ。
【請求項２４】
前記保護フィルムと、メッキ保護ペイント層が、ポリイミドか、ポリエチルアミンか、エポキシ樹脂か、ポリエステル材か、アクリル樹脂か、もしくはこれらの組み合わせによってなる高分子フィルム材から選択されることを特徴とする請求項２１に記載のフィルム基板を用いたパッケージ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はＩＣチップのパッケージ構造に関し、特にフィルム基板を用いたパッケージ構造における基板の作成と、インナーリードのボンディングを同時に行うパッケージ構造と、その製造方法に関する。
【背景技術】
【０００２】
集積回路の製造技術が弛まぬ発展を遂げる中で、同等の面積における記憶媒体の横領は幾何学的態様で増加し、電子製品に対する軽量化、スリム化、サイズの縮小、機能の強化などの製品設計の理念に適合するようになってきた。目下ラインの幅が０．１８μmの半導体素子がすでに量産されようとしている。相対的に外部の環境から受ける力が微小で脆い集積回路素子に影響、もしくは損害を与えること防ぐために、各種の高密度のパッケージ構造も発展してきた。例えばチップスケールパッケージ（Chip Scale Package：ＣＳＰ）などが挙げられる。集積回路素子は、実装構造において回路と電気的に接続して、はじめて既存する機能を発揮することができる。即ち、半導体パッケージ構造においては、電気的接続技術の良し悪しが集積回路素子の設計の優劣に直接影響する。
【０００３】
各種集積回路素子の電気的接続技術において、テープ・オートマテッド・ボンディング（Tape Automated Bonding以下ＴＡＢと称する）技術は、高密度なリードピン（リードピン間のピッチを微小にする）の提供、ボンディングの自動化、実装前の通電動作テスト可能、製造コストの節減などといった特徴を具えるため、超大規模集積回路、高速電子素子構造、宇宙航空、医学、もしくは各種消費性電子製品などに幅広く応用されている。
【０００４】
前記ＴＡＢは、次に掲げる（１）から（６）の主なステップを含む。
（１）リードピン化するフィルムを製造する。即ち、ポリイミドフィルム上に銅フィルム層を形成し、該銅フィルム層上にフォトレジストの塗布、エッチングなどの工程を行い、ポリイミドフィルムにスプロケット、デバイスホール、及びリードピンのパターンを形成する。
（２）集積回路素子（ＩＣチップ）のバンプ化を行う。
（３）リードピン化したフィルムとバンプ化した集積回路素子とを接合してインナーリードのボンディングを完成させる。
（４）シーリング、電気的特性のテストを行う。
（５）アウターリードを実装するユニットにボンディングする。
（６）ユニットと整合させてテストを行う。
【０００５】
以上のステップにおいて、インナーリードのボンディングは、集積回路素子が正常に作動するか否かに関わる重要なステップである。リードピン間のピッチも十分に微小である。よって、インナーリードのボンディング技術と構造は、ＴＡＢを幅広く応用し、量産できるか否かに関わる重要な課題である。
【０００６】
図１Ａ、１Ｂは、従来のＴＡＢ技術においてインナーリードを接合するボンディング構造の説明図である。図面によれば、先ずテープキャリア（１５）を提供する。テープキャリア（１５）は  複数の金属製のリード（１５３）と、絶縁作用を有するポリイミドによるテープ層（１５５）を具え、該リード（１５３）の一部分はエッチングによって該テープ層（１５５）の表面に形成される。また、テープキャリア（１５）のその他部分はテープ層（１５５）の外部に露出する。
【０００７】
次に、ＩＣチップ（１１）を提供する。ＩＣチップ（１１）の上部表面には不動態皮膜（Passivation）（１１５）を形成する。また、ＩＣチップ（１１）上部表面の表層には複数の電極パッド（１１３）を設ける。それぞれの電極パッド（１１３）は、不動態皮膜（１１５）のバンプ（１３）を貫通して外部との電気的接続を保持する。
【０００８】
次に、それぞれのリード（１５３）を対応するバンプ（１３）に合わせて、接合工具（熱圧着ヘッド）（１７）でバンプ（１３）とリード（１５３）とを均一に加熱して加圧し、それぞれのバンプ（１３）を対応するリード（１５３）に接合させる。よって、ＩＣチップ（１１）内の電極パッド（１１３）は、バンプ（１３）を介してリード（１５３）と電気的に接続してインナーリードのボンディング（ＩＬＢ）が完成する（図１Ｂ参照）。
【０００９】
但し、上述のＴＡＢ技術によるインナーリードのボンディングは、その過程においてリード（１５３）の直径が極めて細微であるため、外部の力を受けると容易に湾曲する。また、リード（１５３）を対応するバンプ（１３）に合わせて、これを圧着することは難度の高い作業である。さらに、それぞれのバンプ（１３）の高さは全て一致しているとは限らないが、高さの差を極めて微小な誤差の範囲内に制御しなければならない。さもなくば、リード（１５３）とバンプ（１３）とのボンディングの信頼度が低下し、製品の品質保持に対して影響を与える。また、バンプ（１３）とリード（１５３）の接合の品質を保つためには、バンプ（１３）とリード（１５３）に対して正確に、かつ均一に加熱して圧着させなければならない。その他、バンプ（１３）とリード（１５３）上のはんだ材料の清潔度も接合の効果に影響を与える要因の一となる。
【００１０】
従来のＴＡＢ技術によるインナーリードのボンディングに関しては、上述する欠点が挙げられる。このため、業界ではチップオンフィルム（chip  on  film、以下ＣＯＦと称する）なる技術が開発された。該ＣＯＦ技術は、ＴＡＢ技術に比してさらに軽量化とスリム化を達成することができ、リード間のピッチが微細であるといった特徴を有する。よって、数年来半導体パッケージ技術の領域で注目を集めている。
【００１１】
図２Ａ、図２Ｂは、従来のＣＯＦ技術によるインナーリードのボンディング工程を示した断面図である。図面によれば、先ず基板となるフィルム（２５）を提供する。フィルム（２５）には複数の金属製のリード（２５３）と、ポリイミドによってなり絶縁効果を有するテープ（２５５）とを含み、該
リード（２５３）はテープ（２５５）の下部表面に貼着する。
【００１２】
次に、ＩＣチップ（２１）を提供する。ＩＣチップ（２１）の上部表面には不動態皮膜（Passivation）（２１５）を形成する。また、ＩＣチップ（２１）上部表面の表層には複数の電極パッド（２１３）を設ける。それぞれの電極パッド（２１３）は、不動態皮膜（２１５）のバンプ（２３）を貫通して外部との電気的接続を保持する。
【００１３】
次に、それぞれのリード（２５３）の下部表面を異方性導電フィルム（Ａｎｔｉ-ｉｓｏｔｒｏｐｉｃ  Conductive  Film：ＡＣＦ）か、もしくは異方性導電ペースト（Ａｎｔｉ-ｉｓｏｔｒｏｐｉｃ  Conductive  Paste：ＡＣＰ）によってなる導電層（２５７）に貼着する。さらにそれぞれのリード（２５３）を対応するバンプ（２３）に合わせて、接合工具（熱圧着ヘッド）（２７）でバンプ（２３）とリード（２５３）とを均一に加熱して加圧し、それぞれのバンプ（２３）を対応するリード（２５３）に接合させる。よって、ＩＣチップ（２１）内の電極パッド（２１３）は、バンプ（２３）と導電層（２５７）を介してリード（２５３）と電気的に接続してインナーリードのボンディング（ＩＬＢ）が完成する（図２Ｂ参照）。
【００１４】
但し、上述のＣＯＦ技術によるインナーリードのボンディングにおいて、その過程において最も重要となる技術はリード（２５３）をバンプ（２３）に接続する技術である。それぞれのリード（２５３）は、直径が極めて細微であり、かつテープ（２５５）の厚さはＴＡＢ技術によるテープ層（１５５）に比してはるかに薄い。よって、リード（２５３）が熱応力の影響を受けて位置がずれる減少が起こりやすく、リード（２５３）を対応するバンプ（２３）に合わせて圧着することが、さらに難しくなる。また、それぞれのバンプ（１３）の高度、ＩＣチップ（２１）とバンプ（２３）とを均一に加熱して加圧するステップ、バンプ（２３）とリード（２５３）上のはんだ材料の清潔度などに影響は、ＴＡＢ技術と同様に存在する。
【００１５】
また、基板となるフィルム（２５）は、製造コストがＴＡＢ技術によるテープ層（１５５）に比してさらに高く、歩留まりが低い。このため、ＣＯＦ技術は今日に至るも、なお幅広く量産に応用されることがない。
【００１６】
さらに、ＴＡＢ技術におけるテープキャリアであろうと、もしくはＣＯＦ技術において基板となるフィルムであろうと、いずれも湾曲できる軟性の材質によってなる。このため、インナーリードのボンディングの過程において、素子に対する高い照準度が要求される。したがって、その製造時における製造の難度が相対的に高まり、製造コストも上昇する。よって、ＴＡＢ、もしくはＣＯＦ技術における欠点を改善し、低コストで、工程を簡略化でき、かつ歩留まりを高めることのできる実用的な技術が望まれている。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
この発明は、製造工程を簡略化し、製造コストを低減させることのできるフィルム基板を用いたパッケージ構造と、その製造方法を提供することを課題とする。
【００１８】
また、この発明は、微細な回路の作成能力を高め、ＣＯＦ技術、もしくはＴＡＢ技術における配線密度を高めることのできるフィルム基板を用いたパッケージ構造と、その製造方法を提供することを課題とする。
【００１９】
また、この発明は、インナーリードをＩＣチップに接続する場合、位置決めと照準能力を高め、ボンディング工程の難度を低減させ、製品の歩留まりを高めることのできるフィルム基板を用いたパッケージ構造と、その製造方法を提供することを課題とする。
【００２０】
さらに、この発明は、既存するフリップチップ・ボンディング技術の機械を応用することができ、生産性と歩留まりを高め、製品の低コスト化を達成できるパッケージ構造と、その製造方法を提供することを課題とする。
【課題を解決するための手段】
【００２１】
そこで本発明者は、従来の技術に鑑み鋭意研究を重ねた結果、ベースを提供し、該ベース上にパターン化回路を形成し、バンプ化したＩＣチップを提供し、該ＩＣチップのバンプを対応する該パターン化回路に合わせ、且つ該バンプを対応する該パターン化回路にボンディングし、さらに該ベースを除去し、該パターン化回路の一部表面に保護フィルムを形成してなるパッケージ構造と、その製造方法によって課題を解決できる点に着眼し、係る知見に基づき本発明を完成させた。
以下、この発明について具体的に説明する。
【００２２】
請求項１に記載するフィルム基板を用いたパッケージ構造の製造方法は、ベースを提供するステップと、
該ベース上にパターン化回路を形成するステップと、
バンプ化したＩＣチップを提供し、該ＩＣチップのバンプを対応する該パターン化回路に合わせ、且つ該バンプを対応する該パターン化回路にボンディングするステップと、
該ベースを除去し、該パターン化回路の一部表面に保護フィルムを形成するステップとを含む。
【００２３】
請求項２に記載するフィルム基板を用いたパッケージ構造の製造方法は、請求項１におけるパッケージ構造の製造方法が、パターン化回路の表面に導電層を形成し、該導電層によって該ＩＣチップ上のバンプと、該パターン化回路とを電気的に接続するステップを更に含む。
【００２４】
請求項３に記載するフィルム基板を用いたパッケージ構造の製造方法は、請求項２における導電層が異方性導電フィルムか、異方性導電ペイントか、もしくはこれらの組み合わせから選択される。
【００２５】
請求項４に記載するフィルム基板を用いたパッケージ構造の製造方法は、請求項１におけるパターン化回路の形成方法が、該ベース上のパターン化回路を限定しない部分の表面にフォトレジスト層を形成するステップと、
該ベース上に少なくとも１以上の金属層を電気メッキで形成してパターン化回路とするステップと、
該フォトレジスト層を除去するステップとを含む。
【００２６】
請求項５に記載するフィルム基板を用いたパッケージ構造の製造方法は、請求項１におけるパターン化回路が、インナーリードか、リード肩か、アウターリードか、受動素子の電極パッドか、テスト回路か、テスト端子か、もしくはその組み合わせである。
【００２７】
請求項６に記載するフィルム基板を用いたパッケージ構造の製造方法は、請求項１におけるパターン化回路を形成する材料が、金か、ニッケルか、銅か、パラジウムか、白金か、タングステンか、ニッケルと金か、パラジウムとニッケルか、チタンとパラジウムと金か、チタンと白金と金か、クロムとニッケルと金か、チタンとタングステンと金か、もしくはそれらの組み合わせから選択される。
【００２８】
請求項７に記載するフィルム基板を用いたパッケージ構造の製造方法は、請求項１におけるパッケージ構造の製造方法が、該パターン化回路の他の一部表面領域に保護フィルムを形成するステップを更に含む。
【００２９】
請求項８に記載するフィルム基板を用いたパッケージ構造の製造方法は、請求項７における保護フィルムが、ポリイミドか、ポリエチルアミンか、エポキシ樹脂か、ポリエステル材か、アクリル樹脂か、もしくはこれらの組み合わせによってなる高分子フィルム材から選択される。
【００３０】
請求項９に記載するフィルム基板を用いたパッケージ構造の製造方法は、請求項１におけるパッケージ構造の製造方法が、該パターン化回路の他の一部表面領域に軟性のはんだ保護ペイント層を形成するステップを更に含む。
【００３１】
請求項１０に記載するフィルム基板を用いたパッケージ構造の製造方法は、請求項９におけるはんだ保護ペイント層が、軟性のエポキシ樹脂か、もしくはアクリル樹脂から選択される。
【００３２】
請求項１１に記載するフィルム基板を用いたパッケージ構造の製造方法は、請求項１におけるベースを除去するステップの後において、軟性のはんだ保護ペイント層を該パターン化回路の下部表面に形成する。
【００３３】
請求項１２に記載するフィルム基板を用いたパッケージ構造の製造方法は、請求項１におけるパッケージ構造の製造方法が、ベースを提供し、且つ該ベースの下部表面に仮被覆層を形成し、該パターン化回路を形成した後、該仮被覆層を除去するステップを含む。
【００３４】
請求項１３に記載するフィルム基板を用いたパッケージ構造の製造方法は、請求項１におけるベースが、銅か、アルミニウムか、鉄か、ニッケルか、亜鉛か、鋼鉄か、ステンレスか、もしくはこれらの組み合わせから選択される。
【００３５】
請求項１４に記載するフィルム基板を用いたパッケージ構造の製造方法は、ベースを提供するステップと、
該ベースの上部表面の一部に保護フィルムを形成するステップと、
該ベースを除去し、且つ該パターン化回路の他の表面の一部領域にはんだ保護ペイント層を形成する。
【００３６】
請求項１５に記載するフィルム基板を用いたパッケージ構造の製造方法は、請求項１４におけるパターン化回路の形成方法が、該ベース上のパターン化回路を限定しない部分の表面にフォトレジスト層を形成するステップと、
該ベース上に少なくとも１以上の金属層を電気メッキで形成してパターン化回路とするステップと、
該フォトレジスト層を除去するステップとを含む。
【００３７】
請求項１６に記載するフィルム基板を用いたパッケージ構造の製造方法は、請求項１４におけるパターン化回路が、インナーリードか、リード肩か、アウターリードか、受動素子の電極パッドか、テスト回路か、テスト端子か、もしくはその組み合わせである。
【００３８】
請求項１７に記載するフィルム基板を用いたパッケージ構造の製造方法は、請求項１４におけるパターン化回路を形成する材料が、金か、ニッケルか、銅か、パラジウムか、白金か、タングステンか、ニッケルと金か、パラジウムとニッケルか、チタンとパラジウムと金か、チタンと白金と金か、クロムとニッケルと金か、チタンとタングステンと金か、もしくはそれらの組み合わせから選択される。
【００３９】
請求項１８に記載するフィルム基板を用いたパッケージ構造の製造方法は、請求項１４における保護フィルムと、メッキ保護ペイント層が、ポリイミドか、ポリエチルアミンか、エポキシ樹脂か、ポリエステル材か、アクリル樹脂か、もしくはこれらの組み合わせによってなる高分子フィルム材から選択される。
【００４０】
請求項１９に記載するフィルム基板を用いたパッケージ構造の製造方法は、請求項１４におけるパッケージ構造の製造方法が、ベースを提供し、且つ該ベースの下部表面に仮被覆層を形成し、該パターン化回路を形成した後、該仮被覆層を除去するステップを含む。
【００４１】
請求項２０に記載するフィルム基板を用いたパッケージ構造の製造方法は、請求項１４におけるベースが、銅か、アルミニウムか、鉄か、ニッケルか、亜鉛か、鋼鉄か、ステンレスか、もしくはこれらの組み合わせから選択される。
【００４２】
請求項２１に記載するフィルム基板を用いたパッケージ構造は、少なくともインナーリードを含むパターン化回路と、
該パターン化回路の表面に設けられる保護フィルムと、
該パターン化回路の他の表面の一部領域に形成されるはんだ保護ペイント層とを含んでなる。
【００４３】
請求項２２に記載するフィルム基板を用いたパッケージ構造は、請求項２１におけるパターン化回路が、アウターリードか、リード肩か、受動素子の電極パッドか、テスト回路か、テスト端子か、もしくはその組み合わせを含む。
【００４４】
請求項２３に記載するフィルム基板を用いたパッケージ構造は、請求項２１におけるパターン化回路を形成する材料が、金か、ニッケルか、銅か、パラジウムか、白金か、タングステンか、ニッケルと金か、パラジウムとニッケルか、チタンとパラジウムと金か、チタンと白金と金か、クロムとニッケルと金か、チタンとタングステンと金か、もしくはそれらの組み合わせから選択される。
【００４５】
請求項２４に記載するフィルム基板を用いたパッケージは、請求項２１における保護フィルムと、メッキ保護ペイント層が、ポリイミドか、ポリエチルアミンか、エポキシ樹脂か、ポリエステル材か、アクリル樹脂か、もしくはこれらの組み合わせによってなる高分子フィルム材から選択される。
【発明の効果】
【００４６】
本発明のフィルム基板を用いたパッケージ構造の製造方法は、基板の作成とボンディングを同時に完成させることができ、製造工程を簡略化し、製造コストを低減させる利点を有する。また、微細な回路の作成能力を高めるとともに、インナーリードをＩＣチップに接続する場合の位置決めと照準能力を高め、ボンディング工程の製品の歩留まりを高める利点を有する。
【発明を実施するための最良の形態】
【００４７】
図３Ａから図３Ｅに、この発明による方法を開示する。即ち、フィルム基板を用いたパッケージ構造における基板の製造と、インナーリードのボンディングを同時に行う方法であって、その好ましい実施例のそれぞれのステップを断面図に基づき説明する。
【００４８】
先ず、銅か、アルミニウムか、鉄か、ニッケルか、亜鉛か、鋼鉄か、ステンレスか、もしくはこれら材質を組み合わせてなるベース（３１）を提供する。図３Ａに開示するように、ベース（３１）の一部表面には、レイアウトに基づいて、インナーリード、リード肩、アウターリード、受動素子電極パッド、テスト回路、もしくはテスト端子を包括するパターン化回路位置（３３３）を限定する。ベース（３１）のパターン化回路位置（３３３）を限定しない部分の表面は、ドライフィルムか、もしくは液体レジスト材から選択されるフォトレジスト（３１５）で被覆する。また、ベース（３１）の下部表面には、後続の工程におけるメッキ材の付着を隔絶する仮被覆層（３５）を形成する。
【００４９】
次に、図３Ｂに開示するように、メッキか、もしくはエッチングなどによってベース（３１）の上部表面に少なくとも１以上の金属層を形成し、さらにフォトレジスト（３１５）と仮被覆層（３５）を除去する。予め限定された該パターン化回路位置（３３３）の金属層は、インナーリード、リード肩、アウターリード、受動素子電極パッド、テスト回路、もしくはテスト端子を包括するパターン化回路となる。該パターン化回路に選択される材質は、ＩＣチップ形成されるバンプに対して好ましい接合性を具え、かつ後続の工程におけるベース（３１）を剥離して除去するステップにおいて、ベースとともに剥離しない特性を有することが要求される。よって、金か、ニッケルか、銅か、パラジウムか、白金か、タングステンか、ニッケルと金か、パラジウムとニッケルか、チタンとパラジウムと金か、チタンと白金と金か、クロムとニッケルと金か、チタンとタングステンと金から選択するか、もしくはこれらを組み合わせて組成した多層、もしくは単層構造とする。
【００５０】
次いで、図３Ｃに開示するようにチップ孔の領域を具える保護フィルム（３７）をインナーリード（３３）の上部表面に貼着する。該保護フィルム（３７）はポリイミドか、ポリエチルアミンか、エポキシ樹脂か、ポリエステル材か、もしくはアクリル樹脂などの高分子プラスチックフィルム材料によってなる。このステップにおいて、インナーリード（３３）の一部を保護フィルム（３７）の外部に露出させ、後続のステップにおけるチップの取り付けの便宜を図る。
【００５１】
次に、図３Ｄに開示するように、インナーリード（３３）の表面を異方性導電フィルム（ＡＣＦ）か、もしくは異方性導電ペースト（ＡＣＰ）によってなる導電層（３９）に貼着する。さらに、すでにバンプ化したＩＣチップ（４１）か、受動素子を反転させて、バンプ（４３）と、対応するインナーリード（３３）との位置を合わせ、それぞれのリード（２５３）を対応するバンプ（２３）に合わせて、加熱と加圧を経て両者を接続する。次いでアフタキュアとポッティングなどのステップを進行させてバンプ（４３）とインナーリード（３３）の永久的な接続を完成させる。ＩＣチップ（もしくは受動素子）（４１）は、電極パッド（４１３）と、バンプ（４３）と、導電層（３９）を介してインナーリード（３３）と電気的に接続し、かかるステップによって製品の信頼度が高められる。
【００５２】
最後に、図３Ｅに開示するように、乾式か湿式エッチングによってベース（３１）を除去し、感光型か、吸熱型の軟性エポキシ樹脂か、アクリル樹脂によってなる軟性のはんだ保護ペイント層（４５）（もしくは保護フィルム）を湿式の塗布か、乾式の貼着などの方法でインナーリード（３３）の下部表面に形成してインナーリード（３３）を保護する。当然のことながら、はんだ保護ペイント層（４５）を形成するステップにおいては、アウターリード、テスト回路、もしくはテスト端子のスペース領域を保留するか、もしくは製品の必要に応じて錫、ニッケル、もしくは金メッキを施し、後続のアウターリード、テスト回路、もしくはテスト端子のボンディングの便宜を図る。以上のステップによってソフト基板を用いるチップのパッケージ構造における基板の製造と、インナーリードのボンディングを同時に達成することができる。
【００５３】
この発明においては、パターン化回路の形成とインナーリードのボンディングは所定の硬度を有するベースの上で行われる。よって、ＩＣチップとボンディングを行う場合の位置決め、照準にかかる難度は高くない。しかも、既存するフリップチップ・ボンディング技術に関する装置を利用してボンディングを行うことができるため、インナーリードのボンディングの難度を低下させるのみならず、製造工程におけるコストを節減することができる。また、回路の作成は従来のエッチング方式に代わりメッキ方式を採用するため、ソフト基板を用いるチップのパッケージ構造における基板の微細な回路の製造能力と、チップ・オン・フィルム（ＣＯＦ）技術の配線密度とを大幅に高めることができる。当然のことながら、この発明におけるインナーリード（３３）とバンプ（４３）とのボンディングは熱圧着ボンディングか、超音波ボンディングか、熱超音波ボンディングか、レーザーボンディングか、もしくはソルダー・リフローなどの方法で行うことができる。
【００５４】
図４に、他の実施形態による構造を示した断面図を開示する。該技術は、ＴＡＢ技術に応用することができ、第１の実施例の図３Ｄにおけるステップでインナーリード（３３）の周辺に導電層（３９）を設けることなく、既にバンプ化したＩＣチップ（４１）を直接反転し、バンプ（４３）を対応するインナーリードに位置決めし、更に加熱、加圧、ベーク、及び樹脂注入などの後続のステップを行う。
【００５５】
また、保護フィルム（３７）は、感光型か、もしくは熱吸収型の軟性エポキシ樹脂か、アクリル樹脂によってなる軟性のはんだ保護ペイント層（４５）を湿式塗布か、乾式の貼着方式でインナーリード（３３）の上部表面に設ける。該軟性のはんだ保護ペイント層（４５）は、ポリイミドか、ポリエチルアミンか、エポキシ樹脂か、ポリエステル材か、もしくはアクリル樹脂などの高分子プラスチックフィルム材料によってなり、且つチップホールを予め設けた保護フィルム（４７）を設けて代替としてもよい。即ち、保護フィルム（４７）を電極（３３）の下部表面に設けて、インナーリード（３３）を保護する。
【００５６】
ここににおいては、同様にパターン化回路の形成と、インナーリードのボンディングをベース上で完成させることができる。よって、インナーリードのボンディングの難度を低下させ、製造コストを節減し、フィルム基板を用いたパッケージ構造における基板の微細な回路を形成する能力と、ＣＯＦ技術の配線密度を大幅に高めることができる。
【００５７】
図５Ａから図５Ｄにテープの製造にかかる実施例のそれぞれのステップを説明する断面図を開示する。図面に開示するこの発明の技術は、ＴＡＢ技術におけるテープの製造に応用することができる。その主なステップを以下に説明する。
【００５８】
先ず、同様にベース（３１）を提供する。図５Ａに開示するように、ベース（３１）の一部表面には、レイアウトに基づいて、パターン化回路位置（３３３）を限定する。ベース（３１）のパターン化回路位置（３３３）を限定しない部分の表面は、フォトレジスト（３１５）で被覆する。また、ベース（３１）の下部表面には、後続の工程におけるメッキ材の付着を隔絶する仮被覆層（３５）を形成する。
【００５９】
次に、図５Ｂに開示するように、ベース（３１）の上部表面に少なくとも１以上の金属層を形成する。予め限定された該パターン化回路位置（３３３）の金属層は、インナーリード、リード肩、アウターリード、受動素子電極パッド、テスト回路、もしくはテスト端子を包括するパターン化回路となる。さらにフォトレジスト（３１５）と仮被覆層（３５）を除去する。
【００６０】
次に、図５Ｃに開示するように、パターン化回路上に塗布か、圧着方式で保護フィルム（５７）を設け、電気メッキによって形成するパターン化回路を保護する。
【００６１】
最後に、図５Ｄに開示するように、乾式か湿式エッチングによってベース（３１）を除去し、軟性のはんだ保護ペイント層（４５）を湿式の塗布か、乾式の貼着などの方法で形成してパターン化回路を保護するとともに、アウターリード領域を保留して後続のアウターリード（図示しない）のボンディングの便宜を図る。以上のステップによってテープの製造を達成することができる。インナーリード、アウターリード領域の表面処理は、製品の要求に基づき、錫、ニッケルか、金をメッキして後続のインナーリード、アウターリードのボンディングの便宜を図る。
【００６２】
上述の実施例においては、パターン化回路の形成が所定の硬度を有するベースの上で行われ、且つ回路の作成は従来のエッチング方式に代わり電気メッキ方式を採用するため、テープの微細な回路の製造能力と、配線密度とを大幅に高め、製造工程におけるコストを節減することができる。
【００６３】
以上はこの発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。
【図面の簡単な説明】
【００６４】
【図１Ａ】従来のＴＡＢ技術によるボンディング工程の断面構造を示した説明図である。
【図１Ｂ】従来のＴＡＢ技術によるボンディング工程の断面構造を示した他の説明図である。
【図２Ａ】従来のＣＯＦ技術によるボンディング工程の断面構造を示した説明図である。
【図２Ｂ】従来のＣＯＦ技術によるボンディング工程の断面構造を示した他の説明図である。
【図３Ａ】この発明の方法におけるベースを提供するステップを示した説明図である。
【図３Ｂ】この発明の方法におけるベース上に金属層を形成し、フォトレジスト層と仮被覆層を除去するステップを示した説明図である。
【図３Ｃ】この発明の方法における保護フィルムを形成するステップを示した説明図である。
【図３Ｄ】この発明の方法におけるバンプとインナーリードとの接続を完成させるステップを示した説明図である。
【図３Ｅ】この発明の方法におけるベースを除去し、インナーリードの保護層を形成するステップを示した説明図である。
【図４】この発明の他の実施形態によるパッケージ構造を示した説明図である。
【図５Ａ】この発明のテープの製造方法におけるベースを提供するステップを示した説明図である。
【図５Ｂ】この発明のテープの製造方法におけるベース上に金属層を形成し、フォトレジストと仮被覆層を除去するステップを示した説明図である。
【図５Ｃ】この発明のテープの製造方法におけるパターン化回路の保護層を形成するステップを示した説明図である。
【図５Ｄ】この発明のテープの製造方法におけるベースを除去し、アウターリード領域を保留するステップを示した説明図である。
【符号の説明】
【００６５】
１１                 ＩＣチップ
１１３             電極パッド
１１５             不動態皮膜
１３                 バンプ
１５                 テープキャリア
１５３             リード
１５５             テープ層
１７                 接合工具
２１                 ＩＣチップ
２１３             電極パッド
２１５             不動態皮膜
２３                 バンプ
２５                 フィルム
２５３             リード
２５５             テープ
２５７             導電層
２７                 接合工具
３１                 ベース
３１５             フォトレジスト
３３                 インナーリード
３３３             パターン化回路位置
３５                 仮被覆層
３７                 保護フィルム
３９                 導電層
４１                 ＩＣチップ
４１３             電極パッド
４３                 バンプ
４５                 はんだ保護ペイント層
４７                 保護フィルム
５７                 保護フィルム
【図１Ａ】
2005191188.tif 000003
【図１Ｂ】
2005191188.tif 000004
【図２Ａ】
2005191188.tif 000005
【図２Ｂ】
2005191188.tif 000006
【図３Ａ】
2005191188.tif 000007
【図３Ｂ】
2005191188.tif 000008
【図３Ｃ】
2005191188.tif 000009
【図３Ｄ】
2005191188.tif 000010
【図３Ｅ】
2005191188.tif 000011
【図４】
2005191188.tif 000012
【図５Ａ】
2005191188.tif 000013
【図５Ｂ】
2005191188.tif 000014
【図５Ｃ】
2005191188.tif 000015
【図５Ｄ】
2005191188.tif 000016