(57)【要約】【課題】プラグ内に隙間が生じた場合であっても、素子特性が劣化するのを防止することができる半導体装置を提供すること。【解決手段】本発明の半導体装置は、基板１と、基板１上に形成された配線２と、基板１上に形成され、配線２の上方に貫通孔４を有する絶縁膜３と、貫通孔４の内面を覆う第１のバリア膜５と、第１のバリア膜５を覆う導電膜６と、導電膜６の表面を化学的処理して形成される第２のバリア膜２１とを備える。  本発明の半導体装置は、第２のバリア膜２１を備えるので、この半導体装置の上に形成される配線などの構造物を形成する材料がプラグ内の隙間に入り込んだ場合であっても、第２のバリア膜２１によって、素子特性に影響を与える元素が基板又は又はその上に形成される素子中に拡散することを防ぎ、素子特性などの劣化を防止することができる。【選択図】図１
2005317788.tif 000002
【特許請求の範囲】
【請求項１】
基板と、基板上に形成された配線と、基板上に配線を覆って形成され、配線の上方に貫通孔を有する絶縁膜と、貫通孔の内面を覆う第１のバリア膜と、第１のバリア膜を覆う導電膜と、導電膜の表面を化学的処理して形成される第２のバリア膜とを備える半導体装置。
【請求項２】
導電膜は、タングステンからなり、第２のバリア膜は、導電膜の表面を窒化処理して形成される請求項１に記載の装置。
【請求項３】
第１のバリア膜は、貫通孔の内面を覆うように、チタン層及び窒化チタン層をこの順に積層して形成される請求項１に記載の装置。
【請求項４】
基板上に形成された配線を覆う絶縁膜を形成する工程と、配線を露出させる貫通孔を形成する工程と、貫通孔の内面を覆う第１のバリア膜を形成する工程と、第１のバリア膜を覆う導電膜を形成する工程と、得られた基板の表面を研磨する工程と、導電膜の表面を化学的処理して第２のバリア膜を形成する工程とを備える半導体装置の製造方法。
【請求項５】
導電膜は、タングステンからなり、第２のバリア膜は、導電膜の表面を窒化処理して形成される請求項４に記載の製造方法。
【請求項６】
窒化処理は、アンモニアを用いて行われる請求項５に記載の製造方法。
【請求項７】
第１のバリア膜は、貫通孔の内面を覆うように、チタン層及び窒化チタン層をこの順に積層して形成される請求項４に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
１．従来の配線方法
集積回路の配線方法としてよく用いられる工程を図４及び図５を用いて説明する。
まず、トランジスタ等の素子が形成されたシリコンウエハ１上に配線２を形成した後に、全面を絶縁膜３で覆い、図４（ａ）に示す構造を得る。
次に、フォトリソグラフィーとエッチングにより素子への導通を得るための貫通孔４を形成し、図４（ｂ）に示す構造を得る。
次に、全面にバリア膜５と導電膜６を形成して、貫通孔４を埋め込み、図４（ｃ）に示す構造を得る。
次に、貫通孔４以外の部分に成膜された導電膜６をＣＭＰ（化学機械研磨等）で取り除いてプラグを形成し、図４（ｄ）に示す構造を得る。
次に、得られた基板上の全面に絶縁膜８を形成し、フォトリソグラフィーとエッチングにより配線溝９を形成し、図５（ｅ）に示す構造を得る。
次に、得られた基板上の全面に配線バリア膜１０、配線用導電膜１１を形成して溝の中を金属で埋め込み、図５（ｆ）に示す構造を得る。
次に、溝内以外の部分についた導電膜１１をＣＭＰ（化学機械研磨）等で取り除いて配線１２を形成し、図５（ｇ）に示す構造を得る。配線用導電膜１１としてはアルミに代えて銅を用いるようになってきた。銅を用いる理由は比抵抗がアルミより低く、配線抵抗が抑えられること、配線信頼性が得やすいことが主な理由である。
【０００３】
２．従来の配線方法の問題点
導電膜６の材料には、タングステンが用いられることが多い。タングステンは通常はＣＶＤ（化学気相成長法）を用いて成膜されるが、タングステンで貫通孔４を埋め込む際に、導電膜６内にタングステンが完全に充填されず隙間（ボイド）になる部分が生じることがある。このような隙間が生じる原因は複数存在する。図６を用いて、その原因の１つについて説明する。
【０００４】
図６（ａ）に示すように、配線２上に絶縁膜３が形成され、絶縁膜３に貫通孔４が形成されている。また、貫通孔４の内面には、チタン層１３及び窒化チタン層１４が形成されている。図４、図５などで示したバリア膜５は、チタン層１３及び窒化チタン層１４からなる。チタン層１３はスパッタで形成されることが多い。スパッタの場合、貫通孔の開口部付近に膜が形成されやすいので、開口部付近にオーバーハング１５が生じる。
この状態で導電膜６を成膜すると、オーバーハング１５が存在するため、貫通孔４内に導電膜６が形成されにくく、開口部付近で導電膜６が形成されやすい。そのため、貫通孔４が十分に充填されていないにもかかわらず、開口部が徐々に狭くなる。この状態を図６（ｂ）に示す。
この状態で、さらに続けて導電膜１６を成膜していくと隙間１７を生じ、図６（ｃ）に示す構造を得る。図６（ｃ）中の点線部分の位置までＣＭＰを行うと隙間１７が表面に現れる。
【０００５】
また、主な原因のもう１つはバリア膜５を構成する窒化チタンが有機金属化学気相成長法で形成されるため、その膜中に原料の一部である有機成分が含まれていることである。  導電膜６を成膜する際に、その有機成分が表面から脱離して導電膜６が成膜されるのを妨害するためといわれている。
【０００６】
このようにして生じた隙間が表面に現れた場合に、大きな問題を生じる。これについて、図７及び図８を用いて説明する。図７（ａ）〜（ｄ）、図８（ｅ）〜（ｇ）は、それぞれ図４（ａ）〜（ｄ）、図５（ｅ）〜（ｇ）に対応している。
図４及び図５に示す方法で、プラグを形成すると、図６に示す原理により、導電膜６内に隙間１７が形成される場合がある。その状態を図７（ｃ）に示す。
また、この状態で、ＣＭＰによりプラグ形成部分以外の導電膜６を除去すると、隙間１７の上端が開口となって表面に現れ、図７（ｄ）に示す構造を得る。
次に、絶縁膜８を形成し、絶縁膜８に配線溝９を設け、図８（ｅ）に示す構造を得る。このとき、隙間１７の開口が表面に現れている。
次に、配線バリア膜１０及び配線用導電膜１１を形成する。配線バリア膜１０は、通常は、得られた基板上の全面に形成されるが、隙間１７の開口の部分で破れる場合がある。このとき、配線バリア膜１０と配線用導電膜１１が導電膜６の隙間１７に入り込む。この状態を図８（ｆ）に示す。
次に、配線用導電膜１１をＣＭＰにより研磨し、図８（ｇ）に示す構造を得る。
ここで問題になるのは、配線バリア膜１０が隙間１７内に入り込んだ部分１９や配線用導電膜１１が隙間１７内に入り込んだ部分の存在である。前者は主にＴａやその化合物であり、後者は銅がよく用いられる。このうち特に銅はシリコンやシリコン酸化膜中に容易に拡散し、素子の電気的特性を著しく損なうことが知られている。隙間１７の開口の径が２５ｎｍ程度になると銅が入り込む現象が見られるようになる。
【０００７】
３．従来の解決法
この問題を回避するには２つの方法が考えられる。１つはバリア膜５により銅が基板上に形成された素子へ拡散するのを防ぐ方法であり、もう１つは導電膜６内に隙間が生じないようにすることである。現状では、集積回路の量産に使用できるレベルでは、配線に影響が出ないほど完全に銅の拡散を防止できるバリア膜５の形成方法は、存在しない。このため上記の問題を防ぐには導電膜６に隙間が生じないようにする以外にない。
【０００８】
これを実現する従来の方法として特許文献１に記載の方法がある。この中では図４（ａ）から（ｄ）に相当する部分の工程について述べられ、特に図４（ｃ）に示されているタングステン膜の形成方法に関して改良方法が述べられている。この特許においてはタングステン成膜時に３０〜５０Ｔｏｒｒの高い圧力下でシランとＷＦ６により第１のタングステン核層を設け、さらに圧力５Ｔｏｒｒ以下でシランとＷＦ６により第２のタングステン核層を設け、さらに水素とＷＦ６の反応により第３のタングステン層を形成する方法が述べられている。この方法を試してみたところ、貫通孔の直径が０．３５μｍ程度であれば良好な埋め込み特性が得られたが直径０．２５μｍ程度になると、開口部の直径が２５ｎｍ程度になる隙間のあるプラグを生じ、通常の方法と比較して利点が無かった。この原因はバリア膜の窒化チタンによるものが大きいように思われる。タングステンには密着層として窒化チタンが必要であり、窒化チタンはＭＯ−ＣＶＤ（有機金属化学気相成長法）を用いて成膜される。ＭＯ−ＣＶＤは原料ガス中に含まれる有機成分が膜中に残る欠点があり、通常は残留した有機成分を除くために成膜後にプラズマ処理等を行い、有機成分を除去する。その際に貫通孔の径が小さくなると貫通孔内にプラズマ粒子が入りにくくなり、この結果として窒化チタンに十分にプラズマ粒子が作用しなくなり有機成分が残りやすくなる。有機成分が残っているとタングステン成膜時にこれが放出され、タングステンの材料ガスが貫通孔内に到達しなくなり、タングステンによる埋め込みが十分に行われなくなる。ＭＯ−ＣＶＤ窒化チタンの有機成分を減らすには反応温度を上げる方法があるが、この場合反応が起こりやすくなるために貫通孔の開口部付近に厚く窒化チタンが成膜されて開口部が狭くなり、タングステン成膜時に開口部が早く塞がり、結果としてむしろプラグに隙間を生じやすくなる。この他に貫通孔の側壁が垂直に近いか傾いているかによってもプラズマ粒子の貫通孔への入り易さが変わってくる。傾きを大きくするほどプラズマ粒子が中に入りやすいが貫通孔の上端が広くなり配線の微細化が困難になる。
【特許文献１】特許第３０７０５７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は係る事情に鑑みてなされたものであり、プラグを形成する導電膜内に隙間が生じた場合であっても、素子特性が劣化するのを防止することができる半導体装置を提供するものである。
【課題を解決するための手段】
【００１０】
本発明の半導体装置は、基板と、基板上に形成された配線と、基板上に配線を覆って形成され、配線の上方に貫通孔を有する絶縁膜と、貫通孔の内面を覆う第１のバリア膜と、第１のバリア膜を覆う導電膜と、導電膜の表面を化学的処理して形成される第２のバリア膜とを備える。
【発明の効果】
【００１１】
第１のバリア膜、導電膜及び第２のバリア膜は、全体でプラグを形成する。また、本発明の半導体装置上には、通常、配線などの構造物が形成される。下部の配線と上部の構造物とは、プラグを介して電気的に接続される。
【００１２】
上述のように、従来の方法では、プラグに隙間が生じたとき、上部の構造物を形成する材料がその隙間に入り込み、これが基板又は又はその上に形成される素子中に拡散して素子特性に悪影響を与える場合があった。
【００１３】
一方、本発明の半導体装置は、第２のバリア膜を備えるので、上部の構造物を形成する材料がプラグ内の隙間に入り込んだ場合であっても、第２のバリア膜によって、素子特性に影響を与える元素が基板又は又はその上に形成される素子中に拡散することを防ぎ、素子特性などの劣化を防止することができる。
【発明を実施するための最良の形態】
【００１４】
１．半導体装置の構造
本発明の半導体装置は、基板と、基板上に形成された配線と、基板上に配線を覆って形成され、配線の上方に貫通孔を有する絶縁膜と、貫通孔の内面を覆う第１のバリア膜と、第１のバリア膜を覆う導電膜と、導電膜の表面を化学的処理して形成される第２のバリア膜とを備える。
【００１５】
１−１．基板、配線
基板は、シリコンなどの半導体などからなる。配線は、例えば、基板の素子形成面上に形成される。配線は、アルミニウム又は銅などからなる。「配線」には、配線層に形成された配線のみならず、トランジスタを構成するゲート電極なども含まれる。また、「基板上に」には、絶縁膜又は保護膜などの他の膜又は層を介して、基板上に形成される場合も含まれる。
【００１６】
１−２．絶縁膜
絶縁膜は、酸化シリコンなどからなる。絶縁膜は、好ましくは、その厚さが５００〜１０００ｎｍである。絶縁膜は、ＣＶＤ法などで形成することができる。また、絶縁膜の表面が平坦でない場合には、ＣＭＰ法などで絶縁膜の表面を平坦化してもよい。
【００１７】
絶縁膜は、基板上に配線を覆って形成され、配線の上方に貫通孔を有する。貫通孔は、好ましくは、横断面が実質的に円形であり、その直径は、好ましくは、０．１〜０．１８μｍである。貫通孔は、例えば、ドライエッチングという方法で形成することができる。
【００１８】
１−３．第１のバリア膜
第１のバリア膜は、貫通孔の内面を覆うように形成される。ここで、「貫通孔の内面」には、貫通孔内に露出した配線の表面も含まれる。第１のバリア膜は、導電膜の材料が基板又はその上に形成される素子中に拡散して素子特性などを悪化させるのを防止する。第１のバリア膜は、好ましくは、その厚さが１２〜４０ｎｍである。
【００１９】
例えば導電膜がタングステンからなる場合、第１のバリア膜は、貫通孔の内面を覆うように、チタン層及び窒化チタン層をこの順に積層して形成される。この場合、チタン層は、指向性スパッタなどで形成することができ、窒化チタン層は、ＭＯ−ＣＶＤ法などで形成することができる。チタン層は、好ましくは、その厚さが８〜２０ｎｍであり、窒化チタン層は、好ましくは、その厚さが４〜２０ｎｍである。
【００２０】
１−４．導電膜
導電膜は、好ましくは、タングステンからなる。この場合、導電膜は、１層からなってもよく、例えば、ＷＦ6（六フッ化タングステン）をシランで還元して形成される第１導電膜と、ＷＦ6を水素で還元して形成される第２導電膜の２層構造になっていてもよい。導電膜は、例えば、ＣＶＤ法などで形成することができる。
導電膜は、貫通孔を完全に充填するように形成することが好ましい。しかし、本発明によれば、導電膜内に隙間が発生した場合であっても、後工程で形成される配線などの材料が基板又はその上に形成される素子中に拡散することを防止することができるため、導電膜内に隙間が発生していてもよい。
【００２１】
１−５．第２のバリア膜
第１のバリア膜、導電膜及び第２のバリア膜は、全体でプラグを形成する。プラグ内に隙間が形成された場合、第２のバリア膜は、隙間の内面を覆う。従来の方法によれば、プラグ上に形成される配線などの構造物の材料が隙間に入り込み、そこからその材料が基板又はその上に形成される素子中に拡散して素子特性などを悪化させる場合があったが、本発明によれば、第２のバリア膜がこのような拡散を防止する。
【００２２】
第２のバリア膜は、導電膜の表面を化学的処理して形成される。第２のバリア膜は、好ましくは、導電膜の表面を窒化処理して形成される。第２のバリア膜は、さらに好ましくは、タングステンからなる導電膜の表面を窒化処理して形成される。この場合は、第２のバリア膜は、窒化タングステンからなる。窒化タングステンは、銅に対して高いバリア特性を有する。従って、例えば、プラグ上に銅配線が形成される場合に、特に効果的に、素子特性の劣化を防止する。窒化処理は、好ましくは、アンモニア又は窒素ガスを用いて行われる。窒化処理は、ガス雰囲気中で行うことができる。この場合、窒化処理は、３００〜５００℃で行われることが好ましい。また、窒化処理は、プラズマ雰囲気中で行ってもよい。プラズマ雰囲気中で行うと、反応の活性を高め、又は処理温度を下げることができる。
【００２３】
第２のバリア膜は、好ましくは、その厚さが、１〜５ｎｍである。１ｎｍ以上であれば本発明の効果が十分に得られ、５ｎｍ以下であればプラグの抵抗値を低く抑えることができるからである。
【００２４】
２．半導体装置の製造方法
本発明の半導体装置の製造方法は、基板上に形成された配線を覆う絶縁膜を形成する工程と、配線を露出させる貫通孔を形成する工程と、貫通孔の内面を覆う第１のバリア膜を形成する工程と、第１のバリア膜を覆う導電膜を形成する工程と、得られた基板の表面を研磨する工程と、導電膜の表面を化学的処理して第２のバリア膜を形成する工程とを備える。
【００２５】
導電膜は、タングステンからなり、第２のバリア膜は、導電膜の表面を窒化処理して形成されることが好ましい。この場合、窒化処理は、アンモニアを用いて行うことが好ましい。また、第１のバリア膜は、貫通孔の内面を覆うように、チタン層及び窒化チタン層をこの順に積層して形成することが好ましい。得られた基板の表面を研磨する工程は、ＣＭＰ法などで行うことができる。また、この研磨は、基板に形成された複数のプラグが互いに電気的に絶縁されるように行う。なお、半導体装置の構造についての説明は、その趣旨に反しない限り、半導体装置の製造方法についても当てはまる。
【実施例１】
【００２６】
１．半導体装置の構造
図１は、実施例１に係る半導体装置の構造を示す断面図である。本実施例の半導体装置は、基板１と、基板１上に形成された配線２と、基板１上に配線２を覆って形成され、配線２の上方に貫通孔４を有する絶縁膜３と、貫通孔４の内面を覆う第１のバリア膜５と、第１のバリア膜５を覆う導電膜６と、導電膜６の表面を化学的処理して形成される第２のバリア膜２１とを備える。第２のバリア膜２１上には、配線バリア膜１０を介して、配線１２が形成される。
【００２７】
第１のバリア膜５、導電膜６及び第２のバリア膜２１は、全体でプラグを形成する。図１は、プラグに隙間が発生し、配線１２を形成する材料が配線バリア膜１０を突き破って、隙間内に侵入したときの状態を示す。従来の方法によれば、配線１２を形成する材料が隙間に入り込み、そこからその材料が基板又はその上に形成される素子中に拡散して素子特性などを悪化させる場合があったが、本実施例によれば、第２のバリア膜２１がこのような拡散を防止する。
【００２８】
２．半導体装置の製造方法
以下、図２及び図３を用いて、本発明の半導体装置の製造方法について説明する。
まず、トランジスタ等の素子を形成したシリコンウエハからなる基板１上に、配線２及び絶縁膜３をこの順で積層し、図２（ａ）に示す構造を得る。素子が形成された基板表面には凹凸があるため、絶縁層表面はＣＭＰにより平坦化する。平坦化の後の絶縁膜の厚さは、９００ｎｍ程度である。絶縁膜は酸化シリコンをＣＶＤにより形成する。最表面に次のフォトリソグラフィーのための反射防止膜を形成しているが図２では省略している。
【００２９】
次に、フォトリソグラフィーとエッチングにより、配線２を露出させる貫通孔４を形成し、図２（ｂ）に示す構造を得る。貫通孔４の直径は０．１５μｍ程度である。貫通孔４は、ドライエッチングという方法で形成する。
【００３０】
次に、貫通孔４の内面を覆うように、チタン層及び窒化チタン層をこの順に積層して第１のバリア膜５を形成する。チタンは指向性スパッタにより、窒化チタンはＭＯ−ＣＶＤにより形成する。
【００３１】
さらに、第１のバリア膜５を覆う導電膜６を形成し、図２（ｃ）に示す構造を得る。導電膜６はタングステンからなる。第１のバリア膜５及び導電膜６は、いずれも枚葉式のマルチチャンバー装置を使用して成膜する。導電膜６は、ＷＦ6（６フッ化タングステン）をシランで還元する下地層とＷＦ6を水素で還元する埋め込み層の２層構造になっているが図では１層で表している。この際に導電膜６中に隙間１７が形成される。隙間１７は全ての貫通孔４において生じるわけではない。隙間１７のサイズは大きいところでは直径数十ｎｍに達するものもあるが、同一ウエハ上の大部分の領域ではＣＭＰの後に表面に開口部があまり見られない場合もある。
【００３２】
次に、貫通孔４以外の部分についた導電膜６をＣＭＰ（化学機械研磨）等で取り除いて、図２（ｄ）に示す構造を得る。このとき、導電膜６中の隙間１７が開口部となって表面に露出する。
【００３３】
次に、導電膜６の表面を窒化処理する。窒化処理はアンモニアガス中で圧力１Ｔｏｒｒ，温度４００℃で行う。これにより、厚さ３ｎｍの窒化タングステンからなる第２のバリア膜２１が形成され、図３（ｅ）に示す構造を得る。
【００３４】
次に、得られた基板上の全面に絶縁膜８を形成し、フォトリソグラフィーとエッチングにより配線溝９を形成し、図３（ｆ）に示す構造を得る。絶縁膜８は酸化シリコンであり、ＣＶＤにより形成する。
【００３５】
次に、得られた基板上の全面に配線バリア膜１０、配線用導電膜１１を形成して溝の中を金属で埋め込む。配線用導電膜１１は銅からなる。この際にプラグ７に直径２５ｎｍ以上の開口を有する隙間１７があると銅の一部がプラグ７の隙間１７の中に入り込む。この状態を図３（ｇ）に示す。ただし大部分のプラグ７は隙間があっても小さいためタングステンをＣＭＰで研磨した後に、表面に隙間の開口が現れることはない。配線バリア膜１０はタンタルと窒化タンタルの積層膜であり膜厚はそれぞれ１５ｎｍと１５ｎｍである。配線用導電膜１１は、銅をスパッタで成膜してメッキの下地層を設け、さらにメッキにより銅を成膜して溝を埋め込んで形成する。
【００３６】
次に、溝内以外の部分についた導電膜をＣＭＰ（化学機械研磨）等で取り除いて配線１２を形成し、図３（ｈ）に示す構造を得る。
【００３７】
本発明を用いた場合とそうでない場合のデバイスの収率を比較したところ約５．５％の改善が得られた。通常こうした半導体チップの利益率が１０から２０％程度と考えると良品が５．５％増えるこの改善は大きな効果が得られていると考えられる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施例１に係る半導体装置の構造を示す断面図である。
【図２】本発明の実施例１に係る半導体装置の製造工程を示す断面図である。
【図３】本発明の実施例１に係る半導体装置の製造工程を示す断面図である。
【図４】従来の半導体装置の製造工程を示す断面図である。
【図５】従来の半導体装置の製造工程を示す断面図である。
【図６】従来の工程において隙間を発生する原因の１つを説明するための断面図である。
【図７】従来の工程において隙間が発生した際に生じる問題を説明するための断面図である。
【図８】従来の工程において隙間が発生した際に生じる問題を説明するための断面図である。
【符号の説明】
【００３９】
１  基板
２  配線
３  絶縁膜
４  貫通孔
５  第１のバリア膜
６  導電膜
８  絶縁膜
９  配線溝
１０  配線バリア膜
１１  配線用導電膜
１２  配線
１３  チタン層
１４  窒化チタン層
１５  オーバーハング
１６  導電膜
１７  プラグ内に生じた隙間
１９  配線バリア膜１０が隙間内に入り込んだ部分
２１  第２のバリア膜
【図１】
2005317788.tif 000003
【図２】
2005317788.tif 000004
【図３】
2005317788.tif 000005
【図４】
2005317788.tif 000006
【図５】
2005317788.tif 000007
【図６】
2005317788.tif 000008
【図７】
2005317788.tif 000009
【図８】
2005317788.tif 000010