(57)【要約】【課題】メモリ容量とフィルタ回路の規模を削減し、安価な動き適応ＩＰ変換回路を含む走査線変換装置を提供する。【解決手段】動き適応ＩＰ変換で使用するラインメモリと垂直フィルタ処理で使用するラインメモリを統合し、動作内容に応じてこれを切り替え制御するラインメモリ制御手段を設けることでメモリ容量を削減する。さらに、フィールド内補間フィルタ、適応補間フィルタ、垂直フィルタを統合し、動作内容に応じてこれを切り替えることにより、フィルタ演算器の回路規模を削減する。【選択図】図５
2005277523.tif 000002
【特許請求の範囲】
【請求項１】
入力された映像信号の走査線数を変換して出力する走査線変換装置であって、
少なくとも２つ以上のフィールドの映像信号を入力として映像の動き情報を検出する動き検出手段と、現フィールドの映像信号からフィルタ処理により補間信号を生成するフィールド内補間フィルタと、前記フィールド内補間フィルタの出力と現フィールド以外の映像信号とを用い前記動き検出手段の出力に応じて補間ライン信号を生成する適応補間フィルタと、走査線数の増減のためのフィルタ処理を行う垂直フィルタと、現フィールドの映像信号のライン遅延信号を保持しさらに前記適応補間フィルタの出力を保持する少なくとも２本以上のラインメモリと、前記ラインメモリの何れかを選択して書き込み前記ラインメモリの何れかを選択して読み出すように前記ラインメモリの入出力の制御を行うラインメモリ制御手段とを備えたことを特徴とする走査線変換装置。
【請求項２】
前記ラインメモリは単一のメモリに構成され、前記ラインメモリ制御手段は前記単一のメモリに少なくとも２つ以上のラインメモリをマッピングして制御し、それぞれのラインメモリの長さが可変であることを特徴とする請求項１に記載の走査線変換装置。
【請求項３】
前記ラインメモリ制御手段は、少なくとも２つ以上のフィールドの映像信号入力と、前記動き検出手段への出力とをさらに備え、前記ラインメモリは前記２つ以上のフィールドの映像信号のライン遅延信号を保持することを特徴とする請求項１または２に記載の走査線変換装置。
【請求項４】
入力された映像信号の走査線数を変換して出力する走査線変換装置であって、
少なくとも２つ以上のフィールドの映像信号を入力として映像の動き情報を検出する動き検出手段と、現フィールドの映像信号からフィルタ処理により補間信号を生成する機能と走査線数の増減のためのフィルタ処理を行う機能を有するフィルタ回路と、前記フィルタ回路の出力と現フィールド以外の映像信号とを用い前記動き検出手段の出力に応じて補間ライン信号を生成する適応補間フィルタと、現フィールドの映像信号のライン遅延信号を保持しさらに前記適応補間フィルタの出力を保持する少なくとも２本以上のラインメモリと、前記ラインメモリの何れかを選択して書き込み前記ラインメモリの何れかを選択して読み出すように前記ラインメモリの入出力の制御を行うラインメモリ制御手段とを備えたことを特徴とする走査線変換装置。
【請求項５】
入力された映像信号の走査線数を変換して出力する走査線変換装置であって、
少なくとも３つ以上のフィールドの映像信号を入力として映像の動き情報を検出する動き検出手段と、現フィールドの映像信号からフィルタ処理により現フィールド補間信号を生成する機能と走査線数の増減のためのフィルタ処理を行う機能と前記フィールド内補間信号と現フィールド以外の信号とを用いて前記動き検出手段の出力に応じて補間を行う適応補間フィルタ機能を有するフィルタ回路と、前記フィルタ回路の出力を保持するレジスタと、前記レジスタの出力および前記現フィールド以外の信号と前記現フィールド信号の何れかを選択するセレクタと、現フィールドの映像信号のライン遅延信号を保持しさらに前記適応補間フィルタの出力を保持する少なくとも３本以上のラインメモリと、前記ラインメモリの何れかを選択して書き込み前記ラインメモリの何れかを選択して読み出すように前記ラインメモリの入出力の制御を行うラインメモリ制御手段とを備えたことを特徴とする走査線変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビジョン受像機等の画像表示装置に関し、特に、映像信号の走査線数の増減を行う走査線変換装置に関するものである。
【背景技術】
【０００２】
国内デジタル放送では４８０ｉ、４８０ｐ、７２０ｐ、１０８０ｉの４種類の映像フォーマットが規定されており、これを表示装置に映すためには、表示解像度に合わせた走査線数の変換に加え、データ放送で規定された映像の拡大・縮小に伴う走査線数の変換が必要である。特に入力映像が飛び越し操作で、かつ走査線数を約２倍ないしそれ以上に拡大する場合、画質改善のため複数のフィールドに渡る映像信号から映像の動きを検出し、その結果に基づいて走査線の補間を行う、動き適応ＩＰ変換と呼ばれる方法により順次走査に変換してから拡大を行う必要がある。
【０００３】
従来、動き適応ＩＰ変換機能を含む走査線変換装置は図６のように構成される。以下、従来の走査線変換装置について図６を参照しながら説明する。１００、１０１はフィールドメモリで、入力された信号に対するフィールド遅延信号を生成する。１０２、１０３はラインメモリで、それぞれ現フィールド信号、前フィールド信号、後フィールド信号のライン遅延信号を出力する。２００は現フィールド信号、前フィールド信号、後フィールド信号およびこれらのライン遅延信号から、映像信号の動きを検出する動き検出手段、３００はフィールド内の信号を使用して補間ライン信号を生成するフィールド内補間フィルタ、３０１はフィールド内補間信号、前フィールド信号から動きに応じて補間ラインを生成する動き適応補間フィルタ、４００は飛び越し走査の映像信号に補間ライン信号を加えて順次走査の映像信号を出力する倍速変換回路、５００は走査線数増減のためのライン遅延信号を保持するラインメモリ、６００は走査線数増減のフィルタ処理を行う垂直フィルタである。
【０００４】
以上のように構成された、従来の走査線変換装置について、以下その動作について説明する。入力された映像信号はフィールドメモリ１００、１０１に入力され、フィールド遅延信号が生成される。ここでは、１フィールド遅延信号を基準として現フィールド信号、フィールド遅延無しの信号を前フィールド信号、２フィールド遅延信号を後フィールド信号とする。現フィールド信号、前後フィールド信号は、それぞれラインメモリ１０２、１０３に入力される。ラインメモリ１０２、１０３はＦＩＦＯ構造になっており、その本数に応じて、それぞれ１ラインないし数ライン時間の遅延信号が生成される。図６では、一例として現フィールドについては遅延なしの信号を合わせて４ライン分、前後フィールドはそれぞれ３ライン分を、フィールド数についても前１フィールド、後１フィールドを記載している。現フィールド信号、前後フィールド信号、およびラインメモリ１０２，１０３から出力されるこれらの遅延信号は、動き検出手段２００に入力される。
【０００５】
動き検出手段２００は、入力された各フィールド、ラインの信号から規定されたアルゴリズムで映像の動きを検出し、動き信号として出力する。また、現フィールド信号およびラインメモリ１０２の出力は、フィールド内補間フィルタ３００に入力され、同一フィールド内での補間信号が生成される。フィールド内補間フィルタ３００が出力する前記フィールド内補間信号と、前記前フィールドの同一ラインの信号は、適応補間フィルタ３０１に入力される。適応補間フィルタ３０１では、動き検出手段２００が出力した前記動き信号に応じて適応的にフィルタ処理を行い、補間ライン信号を出力する。
【０００６】
前記現フィールド信号および前記補間ライン信号は、倍速変換回路４００に入力される。倍速変換回路４００では、現フィールド信号と補間ライン信号とをそれぞれラインメモリに入力しつつ、２倍の速度でそれぞれのラインメモリから交互に読み出すことにより、入力された飛び越し走査映像信号に対して、アップコンバートされた順次走査映像信号を出力する。前記順次走査映像信号は、ラインメモリ５００に入力され、垂直フィルタ処理用にライン遅延信号が生成される。前記ライン遅延信号は垂直フィルタ６００に入力され、垂直方向スケーリング用のフィルタ処理が行われ、最終的な出力映像信号として出力される。
【特許文献１】特開平１１−１５５１３２号公報
【非特許文献１】ＡＲＩＢ  ＳＴＤ−Ｂ２０
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記のように、従来の動き適応ＩＰ変換機能を含む走査線変換装置では、処理に多くのラインメモリと多くのフィルタ回路を必要とするため、回路規模が大きく安価に実現できないという問題があった。
【０００８】
本発明の目的は、メモリ容量とフィルタ回路の規模を削減し、安価な動き適応ＩＰ変換回路を含む走査線変換装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の第１の発明に係る走査線変換装置は、現フィールドの映像信号のライン遅延信号を保持し、さらに前記適応補間フィルタの出力を保持する、少なくとも２本以上のラインメモリと、前記ラインメモリの入出力の制御を行うラインメモリ制御手段を備え、前記ラインメモリ制御手段は、その入力のそれぞれに対して前記ラインメモリの何れかを選択して書き込み、その出力のそれぞれに対して前記ラインメモリの何れかを選択して読み出すことを特徴とするものである。
【００１０】
本発明の第２の発明に係る走査線変換装置は、第１の発明に係る走査線変換装置のラインメモリを単一のメモリにより構成し、ラインメモリ制御手段は、前記単一のメモリに少なくとも２つ以上のラインメモリをマッピングして制御し、それぞれのラインメモリの長さが可変であることを特徴とするものである。
【００１１】
本発明の第３の発明に係る走査線変換装置は、第１の発明に係る走査線変換装置または第２の発明に係る走査線変換装置において、ラインメモリ制御手段は、少なくとも２つ以上のフィールドの映像信号入力と、動き検出手段への出力とをさらに備え、ラインメモリは前記２つ以上のフィールドの映像信号のライン遅延信号を保持することを特徴とするものである。
【００１２】
本発明の第４の発明に係る走査線変換装置は、第１の発明に係る走査線変換装置におけるフィールド内補間フィルタと垂直フィルタを単一のフィルタ回路として構成することを特徴とするものである。
【００１３】
本発明の第５の発明に係る走査線変換装置は、第１の発明に係る走査線変換装置に対して、フィールド内補間フィルタ結果を保持するレジスタを備え、フィールド内補間フィルタと適応補間フィルタと垂直フィルタを単一のフィルタ回路として構成することを特徴とするものである。
【発明の効果】
【００１４】
本発明によれば、動き適応ＩＰ変換および走査線数の増減のためのフィルタ処理に必要なメモリ容量および回路規模を削減し、安価に動き適応ＩＰ変換機能を含む走査線変換装置を提供できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明に係る走査線変換装置の一例について図面を用いて説明する。
【００１６】
（実施の形態１）
本発明の走査線変換装置に関する第１の実施の形態について図１を用いて説明する。
【００１７】
図１において、１００、１０１は入力された信号に対するフィールド遅延信号を生成するフィールドメモリ、１０３、１１０はラインメモリ、１２０はラインメモリ１１０の制御を行うラインメモリ制御手段である。２００は現フィールド信号、前フィールド信号、後フィールド信号およびこれらのライン遅延信号から、映像信号の動きを検出する動き検出手段、３００はフィールド内の信号を使用して補間ライン信号を生成するフィールド内補間フィルタ、３０１はフィールド内補間信号、前フィールド信号から動きに応じて補間ラインを生成する動き適応補間フィルタ、６００は垂直フィルタである。
【００１８】
以上のように構成された本実施の形態に係る走査線変換装置について、以下その動作について説明する。
【００１９】
入力された映像信号はフィールドメモリ１００、１０１に入力され、フィールド遅延信号が生成される。ここでは、１フィールド遅延信号を基準として現フィールド信号、フィールド遅延無しの信号を前フィールド信号、２フィールド遅延信号を後フィールド信号とする。前後フィールド信号は、ラインメモリ１０３に入力される。ラインメモリ１０３はＦＩＦＯ構造になっており、その本数に応じて、それぞれ１ラインないし数ライン時間の遅延信号が生成される。また、現フィールド信号は、ラインメモリ１１０に入力される。現フィールド信号、前後フィールド信号、およびラインメモリ１０３，１１０から出力されるこれらの遅延信号は、動き検出手段２００に入力される。なお、入力するライン数、フィールド数については、現フィールドについては４ライン、前後フィールドはそれぞれ３ライン分、フィールド数についても現フィールドと前後各１フィールドとしているが、本実施例によらず異なるライン数、フィールド数により実現してもかまわない。
【００２０】
動き検出手段２００は、入力された各フィールド、ラインの信号から規定されたアルゴリズムで映像の動きを検出し、動き信号として出力する。また、ラインメモリ１１０の出力は、フィールド内補間フィルタ３００に入力され、現フィールド内での補間信号が生成される。フィールド内補間フィルタ３００が出力する前記フィールド内補間信号と、前記前フィールドの同一ラインの信号は、適応補間フィルタ３０１に入力される。適応補間フィルタ３０１は、動き検出手段２００が出力した前記動き信号に応じて適応的にフィルタ処理を行って、補間ライン信号を出力する。補間ライン信号は、再びラインメモリ１１０に入力される。
【００２１】
ラインメモリに格納されている、現フィールド信号および前記補間ライン信号が読み出されて、垂直フィルタ６００に入力され、走査線数増減用のフィルタ処理が行われ、最終的な出力映像信号として出力される。
【００２２】
これら一連の動作におけるラインメモリ１１０の制御をメモリ制御回路１１１が行う。この様子を、図２を用いて説明する。ラインメモリ１１０の入力は、現フィールド信号、および補間ライン信号があり、これらは、ラインメモリ制御回路１２０の指定により、それぞれ何れか１本のメモリに書き込まれる。また、ラインメモリの出力は、動き検出手段２００およびフィールド内補間回路３００に入力される、現フィールドおよびその遅延信号と、垂直フィルタに入力される、現フィールドおよびその遅延信号があり、これらは、ラインメモリ制御回路１２０の指定により、それぞれ何れか１本のメモリから読み出される。図２は、横軸に時間をとり、それぞれの時刻におけるラインメモリの内容を示したものであり、ＬＭ０〜ＬＭ６はラインメモリ、Ｃ０〜Ｃ５は現フィールド信号、ＩＰ０１〜ＩＰ２３は補間ライン信号をそれぞれ表している。
【００２３】
まず、初期状態Ｓ０としてラインメモリＬＭ０〜ＬＭ２には現フィールドのライン０〜２の信号Ｃ０〜Ｃ２がそれぞれ格納されており、ＬＭ３には現フィールドのライン３の信号が入力中であり、ＬＭ５にはライン０とライン１の間の補間ライン信号ＩＰ０１が格納されているとする。
【００２４】
Ｃ３の入力が完了すると、次の状態Ｓ１に遷移する。状態Ｓ１では、ＩＰ変換処理が行われ、このとき動き検出手段２００およびフィールド内補間回路３００には、ＬＭ０、ＬＭ１、ＬＭ２、ＬＭ３が選択され、現フィールドＣ０〜Ｃ３が入力される。生成された補間ライン信号ＩＰ１２は、ＬＭ６に入力される。このとき、同時に入力される現フィールド信号Ｃ４はＬＭ４に格納される。
【００２５】
１ラインのＩＰ変換処理が完了すると次の状態Ｓ２に遷移する。状態Ｓ２では、垂直フィルタ処理が行われる。垂直フィルタは補間ライン信号を含む順次走査信号に対して行われるため、ＬＭ０、ＬＭ５、ＬＭ１、ＬＭ６が選択され、現フィールドＣ０、補間ラインＩＰ０１、現フィールドＣ１、補間ラインＩＰ１２が垂直フィルタ回路に入力される。
【００２６】
１ラインの垂直フィルタ処理が完了すると次の状態Ｓ３に遷移する。状態Ｓ３では、垂直フィルタ処理が行われる。ＬＭ５、ＬＭ１、ＬＭ６、ＬＭ２が選択され、現フィールドＣ０、補間ラインＩＰ０１、現フィールドＣ１、補間ラインＩＰ１２が垂直フィルタ回路に入力される。
【００２７】
１ラインの垂直フィルタ処理が完了し、かつ現フィールド信号Ｃ４の入力が完了すると次の状態Ｓ４に遷移する。以降Ｓ４はＳ１と同様ＩＰ変換処理が行われ、Ｓ５、Ｓ６ではそれぞれＳ２、Ｓ３と同様垂直フィルタ処理が行われる。すなわち、現フィールドの１ライン入力期間のうちに１ラインのＩＰ変換処理と２ライン垂直フィルタ処理を行うことにより、ＩＰ変換と垂直フィルタ処理が行われる。
【００２８】
また、ＩＰ変換を行わない場合には、補間ライン信号をラインメモリに書き込まず、現フィールド信号のみを用いて垂直フィルタ処理を行う。
【００２９】
以上のように、本発明の実施の形態１によれば、従来、動き検出手段、倍速変換回路、垂直フィルタでそれぞれ必要としていたラインメモリを統合して削減でき、メモリ容量を削減することができる。
【００３０】
（実施の形態２）
本発明の第２の実施の形態に係る走査線変換装置は、第１の実施の形態とラインメモリ１１０とラインメモリ制御手段１２０の内部構成のみが異なるため、他の部分についての説明は省略する。
【００３１】
本発明の第２の実施の形態に係る走査線変換装置は、第１の実施の形態に対して、ラインメモリ１１０を、１つの大きなメモリに対して各ラインメモリの領域をマッピングする構成とし、入力および出力の映像フォーマットに応じてラインメモリの大きさを変更できるようにしたものである。
【００３２】
たとえば入力の映像フォーマットが４８０ｉで、出力の映像フォーマットが７２０ｐである場合、ＩＰ変換を行うため、１ライン７２０画素×７本＝５０４０画素分のラインメモリが必要である。一方、入力の映像フォーマットが１０８０ｉで、出力の映像フォーマットが４８０ｐである場合、１ラインは１９２０画素であるが、ＩＰ変換は不要であるため、必要なラインメモリの容量は１９２０画素×５本＝９６００画素分となる。入出力に応じてマッピングを変更することにより、ラインメモリ全体で必要な容量は９６００画素分で済む。
【００３３】
以上のように、本発明の実施の形態２によれば、ラインメモリのメモリ容量を削減することができる。
【００３４】
（実施の形態３）
本発明の走査線変換装置に関する第３の実施の形態について図３を用いて説明する。
【００３５】
図３において、１１１はラインメモリ、１２１はラインメモリ１１１の制御を行うラインメモリ制御手段である。他の部分は第２の実施の形態と同一であるため、説明は省略する。
【００３６】
本発明の第３の実施の形態に係る走査線変換装置は、第２の実施の形態におけるラインメモリ１１０およびラインメモリ１０３を統合したもので、前フィールド信号、後フィールド信号もラインメモリ１１１に入力する。入力の映像フォーマットが４８０ｉで、出力の映像フォーマットが７２０ｐである場合、ＩＰ変換を行うため、１ライン７２０画素×（７＋３＋３）本＝９３６０画素分のラインメモリが必要である。一方、入力の映像フォーマットが１０８０ｉで、出力の映像フォーマットが４８０ｐである場合、１ラインは１９２０画素であるが、ＩＰ変換は不要であるため、必要なラインメモリの容量は１９２０画素×５本＝９６００画素分となる。したがって、ラインメモリ全体で必要な容量は、前後フィールドで使用するラインメモリも含めて９６００画素分で済む。
【００３７】
以上のように、本発明の実施の形態２によれば、ラインメモリのメモリ容量を削減することができる。
【００３８】
（実施の形態４）
本発明の走査線変換装置に関する第４の実施の形態について図４を用いて説明する。
【００３９】
本発明の第４の実施の形態に係る走査線変換装置は、第３の実施の形態における、フィールド内補間フィルタと垂直フィルタの機能を統合したものである。図４において、１１２はラインメモリ、１２２はラインメモリ１１２の制御を行うラインメモリ制御手段、６０１は、フィールド内補間フィルタ、垂直フィルタに動作に切り替え可能なフィルタ回路である。一般的に線形フィルタ回路では、数１で示されるような積和演算を行うが、
【００４０】
【数１】
2005277523.tif 000003
【００４１】
フィルタ回路６０１では、係数ｋｉをフィールド内補間フィルタとして動作する場合と垂直フィルタとして動作する場合とで切り替えを行う機能を持っている。他の部分は第３の実施の形態と同一であるため、説明は省略する。
【００４２】
また、動作については第１の実施の形態と同じであるため、図２を用いて動作を説明する。図２においてＩＰ変換を行う場合、すなわちＳ１，Ｓ４の場合はフィルタ回路６０１をフィールド内補間フィルタとして動作させ、Ｓ２，Ｓ３，Ｓ５，Ｓ６の場合は垂直フィルタとして動作させる。
【００４３】
以上のように、本発明の第４の実施の形態によれば、フィルタ処理に使用する積和演算回路の数を削減し、回路規模を削減できる。
【００４４】
（実施の形態５）
本発明の走査線変換装置に関する第５の実施の形態について図５を用いて説明する。
【００４５】
本発明の第５の実施の形態に係る走査線変換装置は、第４の実施の形態におけるフィールド内補間フィルタおよび垂直フィルタと適応補間フィルタとの機能を統合し、単一のフィルタ回路として構成したものである。
【００４６】
図５において、６０２はフィルタでフィールド内補間フィルタおよび垂直フィルタに加え、適応補間フィルタとして切り替えて使用する機能を有する。また、６０３はフィルタ６０２の出力信号を一時的に保持するレジスタ、６０４はラインメモリ１１２の出力とレジスタ６０３の出力および前フィールド信号の何れかを選択するセレクタである。他の部分は第４の実施の形態と同一であるため、説明は省略する。
【００４７】
また、動作については第４の実施の形態と異なる部分のみを説明する。ＩＰ変換を行う場合、１画素につき２回、フィルタ６０２を使用する。まず１回目は、セレクタ６０４は入力ａを選択し、フィルタ６０２はフィールド内補間フィルタとして動作し、フィルタ６０２の出力はレジスタ６０３に保持される。つぎに２回目は、セレクタ６０４は入力ｂを選択し、フィルタ６０２は適応補間フィルタとして動作させ、その結果がラインメモリ１１４に格納される。ＩＰ変換を行わない場合には、セレクタ６０４は入力ａに固定し、フィルタ６０２は垂直フィルタとして動作させ、フィルタ結果は最終的な出力映像信号として出力される。
【００４８】
たとえば入力の映像フォーマットが４８０ｉで、出力の映像フォーマットが７２０ｐである場合、ＩＰ変換を行うため、フィルタ６０２は１ラインにつき７２０×２回＝１４４０回の演算を行う性能が必要となるが、入力の映像フォーマットとして１０８０ｉを入力可能な仕様であれば、１ラインにつき１９２０回の垂直フィルタ処理が可能であるため、フィルタ処理のための演算器は第４の実施の形態として増加しない。
【００４９】
以上のように、本発明の第５の実施の形態によれば、フィルタ処理に使用する積和演算回路の数をさらに削減し、回路規模を削減できる。
【産業上の利用可能性】
【００５０】
本発明に係る走査線変換装置は、少ない回路規模で動き適応ＩＰ変換機能を含む走査線変換を可能とするもので、複数の放送方式を表示するテレビジョン受像機等の画像表示装置に有用である。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態１における走査線変換装置の構成を示すブロック図
【図２】本発明の実施の形態１におけるラインメモリの内容を示すタイミングチャート
【図３】本発明の実施の形態３における走査線変換装置の構成を示すブロック図
【図４】本発明の実施の形態４における走査線変換装置の構成を示すブロック図
【図５】本発明の実施の形態５における走査線変換装置の構成を示すブロック図
【図６】従来の走査線変換装置の構成を示すブロック図
【符号の説明】
【００５２】
１００，１０１    フィールドメモリ
１０２，１０３，１１０，１１１，１１２，５００    ラインメモリ
１２０，１２１，１２２    ラインメモリ制御手段
２００    動き検出手段
３００    フィールド内補間フィルタ
３０１    適応補間フィルタ
４００    倍速変換回路
６００    垂直フィルタ
６１０，６２０    フィルタ
【図１】
2005277523.tif 000004
【図２】
2005277523.tif 000005
【図３】
2005277523.tif 000006
【図４】
2005277523.tif 000007
【図５】
2005277523.tif 000008
【図６】
2005277523.tif 000009