(57)【要約】【課題】Ｃｕ膜をＣＭＰ法により研磨する際、基板周縁部における低誘電率膜の膜剥離や構造破壊を防止する。【解決手段】シリコン基板１上に低誘電率膜５を形成し、低誘電率膜５上にキャップ膜６を形成する。低誘電率膜５及びキャップ膜６内に開口を形成し、この開口を含むシリコン基板１全面にバリアメタル膜８を形成する。バリアメタル膜８上にＣｕ膜９を形成して、開口を埋め込む。Ｃｕ膜９をＣＭＰ法により研磨する際、研磨キャリアからシリコン基板１に加わる圧力よりもリテーナーリング１１に加わる圧力を高くすることにより、基板中心部よりも基板周縁部の研磨速度を遅くして、基板周縁部にＣｕ膜９を残存させる。基板周縁部に残存するＣｕ膜９を薬液により溶解させて除去する。【選択図】        図３
2005038935.tif 000002
【特許請求の範囲】
【請求項１】
低誘電率膜と銅配線とを有する半導体装置の製造方法であって、
基板上に、比誘電率が２．７以下の低誘電率膜を形成する工程と、
前記低誘電率膜内に開口を形成する工程と、
基板全面に銅膜を形成し、前記開口を埋め込む工程と、
前記銅膜をＣＭＰ法により研磨する研磨工程であって、基板周縁部の研磨速度が基板中心部の研磨速度よりも遅くなる条件で前記銅膜を研磨し、前記基板周縁部に前記銅膜を残す工程と、
前記基板周縁部に残された前記銅膜を薬液により除去し、前記開口内に銅配線を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の製造方法において、
前記低誘電率膜を形成した後、前記低誘電率膜上にキャップ膜を形成する工程を更に含み、
前記キャップ膜及び前記低誘電率膜内に前記開口を形成することを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載の製造方法において、
前記キャップ膜が、ＳｉＣ膜、ＳｉＯＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＯ２膜から選択される単層膜または積層膜であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１から３の何れかに記載の製造方法において、
前記低誘電率膜が、水素またはメチル基を含有するシリコン酸化膜もしくはポリマー膜であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１から４の何れかに記載の製造方法において、
前記研磨工程で、研磨キャリアからリテーナーリングに加わる圧力を、基板に加わる圧力よりも０．１ｐｓｉ以上５ｐｓｉ以下高くして研磨することを特徴とする半導体装置の製造方法。
【請求項６】
請求項１から４の何れかに記載の製造方法において、
前記研磨工程で、研磨キャリアから前記基板周縁部にかかる圧力を、前記基板中心部にかかる圧力よりも低くして研磨することを特徴とする半導体装置の製造方法。
【請求項７】
請求項１から６の何れかに記載の製造方法において、
前記研磨工程で、基板エッジから基板中心に向かって２ｍｍ以上１５ｍｍ以下の領域に前記銅膜を残すことを特徴とする半導体装置の製造方法。
【請求項８】
請求項１から７の何れかに記載の製造方法において、
前記薬液は、ＨＦ／Ｈ２Ｏ２、Ｈ２ＳＯ４／Ｈ２Ｏ２、ＨＣｌ／Ｈ２Ｏ２、ＮＨ４／Ｈ２Ｏ２、有機酸／Ｈ２Ｏ２から選択される何れかまたはそれらの混合液であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、半導体装置の製造方法に係り、特に低誘電率膜と銅配線とを有する埋め込み配線構造の形成方法に関する。
【０００２】
【従来の技術】
ＬＳＩ等の半導体装置の高集積化、高性能化に伴って、微細加工技術が開発されている。その１つとして化学機械研磨（以下「ＣＭＰ」という。）法があり、特に、多層配線形成工程における層間絶縁膜の平坦化、金属プラグの形成、埋め込み配線の形成に用いられている（例えば、特許文献１参照）。
また、配線抵抗を低減するため、配線材料を従来のアルミニウム合金から銅合金に変更する動きが進んでおり、ダマシン法を用いた配線形成技術が提案されている（例えば、特許文献２参照）。
近年、配線ピッチが縮小するにつれ、層間絶縁膜の容量増大による信号遅延の問題が深刻化してきている。そこで、層間絶縁膜として、従来のシリコン酸化膜に代えて、比誘電率ｋが１．５〜２．７である低誘電率膜を用いる技術が提案されている。
【０００３】
以下、図６を参照して、低誘電率膜と銅配線とを組み合わせた配線構造を有する半導体装置の従来の製造方法を説明する。
先ず、シリコン基板１上に形成された層間絶縁膜２内に、下層配線３としての金属配線又はコンタクトプラグを形成する。次に、層間絶縁膜２及び下層配線３上に拡散防止膜４を形成し、拡散防止膜４上に低誘電率膜５を形成する。さらに、低誘電率膜５上に、キャップ膜６を形成する。
次に、フォトリソグラフィ技術及びドライエッチングにより、キャップ膜６、低誘電率膜５および拡散防止膜４内に、上層の金属配線（又はコンタクトプラグ）を形成するための開口を形成する。そして、開口内を含むシリコン基板１全面に、バリアメタル膜８を形成し、その上にＣｕ（銅）膜９を形成する。
次に、所望の研磨レートと面内均一性が得られる研磨条件で、Ｃｕ膜９をＣＭＰ法により研磨する。研磨条件としては、例えば、研磨圧力：２．５ｐｓｉ〜４．５ｐｓｉ；研磨パッド（１０）−基板（１）間の相対速度：６０ｍ／ｍｉｎ〜１８０ｍ／ｍｉｎである。その後、バリアメタル膜８をＣＭＰ法により除去し、洗浄処理を行う。
【０００４】
しかしながら、低誘電率膜５の機械的特性は、従来層間絶縁膜として用いられたシリコン酸化膜と比較して一桁低く脆弱である。このため、Ｃｕ膜９を研磨する際に加わる応力に対する耐性も、シリコン酸化膜と比較して著しく低い。従って、Ｃｕ膜９をＣＭＰ法により研磨する際に、低誘電率膜５自体が構造破壊してしまうという問題や、キャップ膜６との界面で低誘電率膜５が剥離してしまうという問題があった。特に、基板周縁部における低誘電率膜５の剥離現象が問題となっていた（例えば、非特許文献１参照）。
【０００５】
【特許文献１】
米国特許第４，９４４，８３６号公報  （第１例、第２Ａ−２Ｂ図）
【特許文献２】
特開平２−２７８８２２号公報  （第３−７頁）
【非特許文献１】
Ｓｔａｎ  Ｔｓａｉ、外６名、“Ｃｏｐｐｅｒ  ＣＭＰ  ａｔ  Ｌｏｗ  Ｓｈｅａｒ  Ｆｏｒｃｅ  ｆｏｒ  Ｌｏｗ−ｋ  Ｃｏｍｐａｔａｂｉｌｉｔｙ”、ＩＩＴＣ  ２００２
【０００６】
【発明が解決しようとする課題】
上述した基板周縁部における低誘電率膜の剥離現象について、図７を参照して説明する。
【０００７】
図７に示すように、基板周縁部には低誘電率膜５が形成されないため、基板周縁部においてＣｕ膜９の段差が存在する。Ｃｕ膜９の研磨中にＣｕ膜９に研磨圧力及び摩擦力が加わるほか、研磨パッド１０移動時に基板周縁部に横方向から圧力が加わる。このため、基板平坦部に作用する研磨圧力１７や摩擦力１９と比較して、基板周縁部の段差に作用する研磨圧力１６は局所的に増大し、その結果相対的に大きな摩擦力１８が働く。これにより、基板周縁部において、低誘電率膜５の剥離現象が起こりやすい。
【０００８】
本発明は、上記従来の課題を解決するためになされたもので、Ｃｕ膜をＣＭＰ法により研磨する際、基板周縁部における低誘電率膜の膜剥離や構造破壊を防止することを目的とする。
【０００９】
【課題を解決する為の手段】
本発明に係る半導体装置の製造方法は、低誘電率膜と銅配線とを有する半導体装置の製造方法であって、
基板上に、比誘電率が２．７以下の低誘電率膜を形成する工程と、
前記低誘電率膜内に開口を形成する工程と、
基板全面に銅膜を形成し、前記開口を埋め込む工程と、
前記銅膜をＣＭＰ法により研磨する研磨工程であって、基板周縁部の研磨速度が基板中心部の研磨速度よりも遅くなる条件で前記銅膜を研磨し、前記基板周縁部に前記銅膜を残す工程と、
前記基板周縁部に残された前記銅膜を薬液により除去し、前記開口内に銅配線を形成する工程と、
を含むことを特徴とするものである。
【００１０】
本発明に係る半導体装置の製造方法において、前記低誘電率膜を形成した後、前記低誘電率膜上にキャップ膜を形成する工程を更に含み、
前記キャップ膜及び前記低誘電率膜内に前記開口を形成することが好適である。
また、前記キャップ膜が、ＳｉＣ膜、ＳｉＯＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＯ２膜から選択される単層膜または積層膜であることが好適である。
【００１１】
本発明に係る半導体装置の製造方法において、前記低誘電率膜が、水素またはメチル基を含有するシリコン酸化膜もしくはポリマー膜であることが好適である。
【００１２】
本発明に係る半導体装置の製造方法において、前記研磨工程で、研磨キャリアからリテーナーリングに加わる圧力を、基板に加わる圧力よりも０．１ｐｓｉ以上５ｐｓｉ以下高くして研磨することが好適である。
【００１３】
本発明に係る半導体装置の製造方法において、前記研磨工程で、研磨キャリアから前記基板周縁部にかかる圧力を、前記基板中心部にかかる圧力よりも低くして研磨することが好適である。
【００１４】
本発明に係る半導体装置の製造方法において、前記研磨工程で、基板エッジから基板中心に向かって２ｍｍ以上１５ｍｍ以下の領域に前記銅膜を残すことが好適である。
【００１５】
本発明に係る半導体装置の製造方法において、前記薬液は、ＨＦ／Ｈ２Ｏ２、Ｈ２ＳＯ４／Ｈ２Ｏ２、ＨＣｌ／Ｈ２Ｏ２、ＮＨ４／Ｈ２Ｏ２、有機酸／Ｈ２Ｏ２から選択される何れかまたはそれらの混合液であることが好適である。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一または相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
図１〜図４は、本発明の実施の形態による半導体装置の製造方法を説明するための断面図である。
【００１７】
先ず、図１に示すように、基板１としてのシリコン基板上に形成された層間絶縁膜２内に、下層配線３としての金属配線又はコンタクトプラグを形成する。
次に、下層配線３及び層間絶縁膜２上に拡散防止膜４を形成する。下層配線３の拡散防止膜４としては、例えば、シリコン窒化膜のような絶縁膜を用いることができる。
【００１８】
そして、拡散防止膜４上に、比誘電率ｋが２．７以下である低誘電率膜５を、例えば、１００ｎｍ以上１０００ｎｍ以下の膜厚で形成する。低誘電率膜５としては、例えば、水素基（−Ｈ）又はメチル基（−ＣＨ３）を含有するシリコン酸化膜若しくはポリマー膜を用いることができる。低誘電率膜５の形成方法は、塗布法又はＣＶＤ法を用いることが好適である。
【００１９】
次に、低誘電率膜５上にキャップ膜６を、例えば、５ｎｍ以上１００ｎｍ以下の膜厚で形成する。キャップ膜６としては、ＳｉＣ膜、ＳｉＯＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＯ２膜から選ばれる単層膜または積層膜を用いることができる。このキャップ膜６により、後工程である拡散防止膜形成時に、プラズマによる低誘電率膜５のダメージを防止できる。
【００２０】
次に、フォトリソグラフィ技術及びドライエッチングにより、キャップ膜６、低誘電率膜５および拡散防止膜４内に、上層配線としての金属配線（例えば、Ｃｕ配線）又はコンタクトプラグを形成するための開口７を形成する。この開口７の底部には、下層配線３が露出する。
【００２１】
次に、図２に示すように、開口７の内部を含むシリコン基板１の全面に、バリアメタル膜８を、例えば、２ｎｍ以上５０ｎｍ以下の膜厚で形成する。バリアメタル膜８としては、Ｔａ膜、ＴａＮ膜、Ｗ膜、ＷＮ膜、ＷＳｉＮ膜、Ｔｉ膜、ＴｉＮ膜、ＴｉＳｉＮ膜から選ばれる単層膜または積層膜を用いることができる。そして、バリアメタル膜８上にＣｕ膜９を形成することにより、開口７が完全に埋め込まれる。その後、図中矢印で示すように、シリコン基板１に対して熱処理を行う。
【００２２】
次に、図３に示すように、基板周縁部の研磨速度が、基板中心部の研磨速度よりも遅くなる研磨条件で、Ｃｕ膜９をＣＭＰ法により研磨する。上記研磨条件としては、例えば、シリコン基板１の外周を囲むように配置されたリテーナーリング１１を研磨パッド１０に対して５ｐｓｉの圧力で押圧し、シリコン基板１を研磨パッド１０に対して２ｐｓｉの圧力で押圧する条件を挙げることができる。この研磨工程では、研磨キャリアからリテーナーリング１１に加わる圧力を、該研磨キャリアからシリコン基板１に加わる圧力よりも０．１ｐｓｉ以上５ｐｓｉ以下高くして、Ｃｕ膜９の研磨を行うことが好適である。このような圧力でリテーナーリング１１とシリコン基板１とを研磨パッドに対して押圧することにより、基板周縁部に対応する部分の研磨パッド１０が窪み、該周縁部に形成されたＣｕ膜９が研磨されずに残存する。例えば、基板エッジ（外縁）から基板中心に向かって８ｍｍまでの領域に形成されたＣｕ膜９が残存し、その他の領域に形成されたＣｕ膜９が研磨される。すなわち、この研磨により、基板エッジから基板中心に向かって２ｍｍ以上１５ｍｍ以下の領域で、Ｃｕ膜９が残るようにすることが好適である。このとき、基板周縁部に加わる圧力は低いため、該部分の摩擦力が著しく減少し、該部分で低誘電率膜５が受ける応力が著しく低減する。
【００２３】
また、他の研磨条件として、図示しないが、シリコン基板の中心部及び周縁部の圧力を独立制御可能なメンブレイン型キャリアを用いて、基板中心部よりも基板周縁部の研磨圧力が低くなるような圧力プロファイルを形成することができる。例えば、シリコン基板のエッジから１０ｍｍまでの範囲に加わる圧力が０．５ｐｓｉ以下、その他の範囲に加わる圧力が約３．５ｐｓｉである研磨条件を挙げることができる。この研磨条件でＣｕ膜を研磨する場合も、基板エッジから基板中心に向かって２ｍｍ以上１５ｍｍ以下の領域で、Ｃｕ膜が残るようにすることが好適である。
【００２４】
次に、図４に示すように、薬液噴射ノズル１２からＣｕを溶かす薬液１３を噴射することにより、基板周縁部に残存するＣｕ膜９を除去する。この基板周縁部のＣｕ膜９の除去により、開口内にＣｕ配線が形成される。ここで、薬液１３としては、ＨＦ／Ｈ２Ｏ２、Ｈ２ＳＯ４／Ｈ２Ｏ２、ＨＣｌ／Ｈ２Ｏ２、ＮＨ４／Ｈ２Ｏ２、有機酸／Ｈ２Ｏ２から選択される何れかまたはそれらの混合液を用いることができ、さらに、希釈液を加えてもよい。また、図中の矢印で示すように、薬液噴射ノズル１２は、基板周縁部近傍を揺動することにより、Ｃｕ膜９を均一に且つ素早く除去することができる。
【００２５】
その後、図示しないが、バリアメタル膜８をＣＭＰ法により研磨し、シリコン基板１を洗浄する。バリアメタル膜８の研磨は、低い研磨圧力で行うことが好適である。
【００２６】
以上説明したように、本実施の形態では、Ｃｕ膜９をＣＭＰ法により研磨する際、基板中心部よりも基板周縁部の研磨速度を遅くすることにより基板周縁部にＣｕ膜９を残存させた後、基板エッジに残存するＣｕ膜９を薬液と接触させて除去することとした。よって、Ｃｕ膜９の研磨時に、基板周縁部に加わる摩擦力を著しく減少させることができ、基板周縁部で低誘電率膜が受ける応力を大幅に低減することができる。従って、Ｃｕ膜９をＣＭＰ法により研磨する際、基板周縁部における低誘電率膜の膜剥離や構造破壊を防止することができる。
【００２７】
次に、本実施の形態の変形例について説明する。
図５は、本発明の実施の形態の変形例を説明するための図である。詳細には、基板周縁部に残存するＣｕ膜９を除去する他の方法を説明するための図である。
本変形例では、図５に示すように、Ｃｕを溶かす薬液１５が入れられた薬液槽１４内に、基板周縁部を浸漬させる。そして、シリコン基板１を回転させることにより、基板周縁部に残存するＣｕ膜９が除去され、開口内にＣｕ配線が形成される。薬液１５としては、上記実施の形態で用いられた薬液１３を用いることができる。
本変形例によっても、上記実施の形態と同様の効果が得られる。
【００２８】
【発明の効果】
本発明によれば、Ｃｕ膜をＣＭＰ法により研磨する際、基板周縁部における低誘電率膜の膜剥離や構造破壊を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その１）。
【図２】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その２）。
【図３】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その３）。
【図４】本発明の実施の形態による半導体装置の製造方法を説明するための断面図である（その４）。
【図５】本発明の実施の形態による半導体装置の製造方法の変形例を説明するための断面図である。
【図６】Ｃｕ配線と低誘電率膜を組み合わせた配線構造を有する半導体装置の従来の製造方法を説明するための断面図である。
【図７】基板周縁部における低誘電率膜の剥離現象を説明する断面図である。
【符号の説明】
１  基板（シリコン基板）
２  層間絶縁膜
３  下層配線（金属配線、コンタクトプラグ）
４  拡散防止膜
５  低誘電率膜
６  キャップ膜
７  開口
８  バリアメタル膜
９  Ｃｕ膜（Ｃｕ配線）
１０  研磨パッド
１１  リテーナーリング
１２  薬液ノズル
１３  薬液
１４  薬液槽
１５  薬液
【図１】
2005038935.tif 000003
【図２】
2005038935.tif 000004
【図３】
2005038935.tif 000005
【図４】
2005038935.tif 000006
【図５】
2005038935.tif 000007
【図６】
2005038935.tif 000008
【図７】
2005038935.tif 000009