(57)【要約】【課題】半導体レーザと実装基体の間のはんだ接合の強度の均一化。【解決手段】半導体レーザ３は、ＬＤストライプ６で仕切られた複数のエミッター７を備える。実装基板１には、半導体レーザ３の両端部に対応して溝２が形成される。実装時に、溶融はんだが溝２内でフィレット９を形成し、半導体レーザ３の両端部におけるはんだ接合を補強し、接合強度を均一化する。溝２に代えて、凹部、切欠部、貫通穴等を形成しても良い。エミッター７は溝２の直上を避けて配置される。半導体レーザ３と実装基板１のはんだ接合と、実装基板１と冷却器８のはんだ接合を同時に行なうことも出来る。化学的エッチング、プレス加工等を用いて同一の板材から複数の実装基板を作製することも出来る。両端の溝２等を冷却器８の上面に形成して、半導体レーザ３の実装基体として用いることも出来る。【選択図】          図１
2005005511.tif 000002
【特許請求の範囲】
【請求項１】
半導体レーザと、該半導体レーザを実装する実装基体を備え、前記実装基体の実装面に前記半導体レーザがはんだ接合されている半導体レーザ装置において、
前記実装基体は、前記半導体レーザの端部に対応する部分の少なくとも一部に、溶融状態のはんだの流入を許容する空所を有し、
該空所内には、前記実装基体に対する前記半導体レーザの実装強度を補強するはんだのフィレットが形成されている、半導体レーザ装置。
【請求項２】
前記半導体レーザは、該半導体レーザのエミッターが前記実装基体の前記空所に重ならないように配置されている、請求項１に記載の半導体レーザ装置。
【請求項３】
前記半導体レーザは、該半導体レーザの電極形成面、エミッター及び該エミッターに対向して共振器を構成する反射面のいずれも前記実装基体の前記空所に重ならないように配置されている、請求項１に記載の半導体レーザ装置。
【請求項４】
前記実装基体が、前記半導体レーザと該半導体レーザの熱を除去するための冷却器との間に介挿配置される実装基板である、請求項１〜請求項３の内の何れか１項に記載の半導体レーザ装置。
【請求項５】
前記実装基板の外周の少なくとも一部が、プレス装置のオス金型を前記実装基板の半導体レーザ実装面側に配置し、プレス装置を用いて打ち抜きあるいは切断することによって成形された、請求項４に記載の半導体レーザ装置。
【請求項６】
前記空所が、化学的エッチング又は化学的ハーフエッチングによって形成された、請求項１〜請求項５の内の何れか１項に記載の半導体レーザ装置。
【請求項７】
前記空所が切削加工によって形成された、請求項１〜請求項５の内の何れか１項に記載の半導体レーザ装置。
【請求項８】
前記実装基体の前記実装面、あるいは、該実装面に対向する前記半導体レーザの面の少なくとも一方に予めはんだ層が形成され、該はんだを溶融させることにより、前記半導体レーザが前記実装面にはんだ付けされるとともに、前記空所内に溶融状態のはんだが流入して前記フィレットが形成される、請求項１〜請求項７の内の何れか１項に記載の半導体レーザ装置。
【請求項９】
予め形成される前記はんだ層が蒸着もしくはメッキによって形成されるものである、請求項８に記載の半導体レーザ装置。
【請求項１０】
前記はんだがＳｎ、Ｓｎと共晶を形成する材料を含む２元以上の合金、Ｉｎ、Ｉｎを含む２元以上の合金の何れかである、請求項１〜請求項９の内の何れか１項に記載の半導体レーザ装置。
【請求項１１】
前記実装基体の少なくとも前記実装面に、前記はんだの下地処理として金属被膜が形成されている、請求項１〜請求項１０の内の何れか１項に記載の半導体レーザ装置。
【請求項１２】
前記金属被膜が、Ｎｉ、ＰｔまたはＣｒの皮膜である、請求項１２に記載の半導体レーザ装置。
【請求項１３】
前記半導体レーザが、複数個の前記エミッターを含む半導体レーザアレイである、請求項１〜請求項１２の内の何れか１項に記載の半導体レーザ装置。
【請求項１４】
前記半導体レーザアレイは、前記複数のエミッターを横切る方向に沿った幅が、０．５ｃｍ〜２ｃｍの範囲にある、１次元半導体レーザアレイである、請求項１３に記載の半導体レーザ装置。
【請求項１５】
前記複数のエミッターは、いずれも前記空所と重ならないような位置に配置されている、請求項１３または請求項１４に記載の半導体レーザ装置。
【請求項１６】
前記実装基体が、前記半導体レーザと該半導体レーザの熱を除去するための冷却器との間に介挿配置される実装基板であり、
該実装基板が、銅、銅の化合物または銅と酸化銅の複合材である、請求項５〜請求項１５の内の何れか１項に記載の半導体レーザ装置。
【請求項１７】
前記実装基体が、前記半導体レーザと該半導体レーザの熱を除去するための冷却器との間に介挿配置される実装基板であり、
前記実装基板が、シリコン、炭化シリコン、窒化アルミニウムまたはアルミナ材料で形成され、該実装基板の側面の内、少なくとも一方に金属皮膜が形成されている、請求項６〜請求項１５の内、何れか１項に記載の半導体レーザ装置。
【請求項１８】
前記実装基体が、前記半導体レーザと該半導体レーザの熱を除去するための冷却器との間に介挿配置される実装基板であり、
該実装基板は化学的エッチング工程によって同一の板材中に一括で複数個形成されたうちの一個片である、請求項６〜請求項１５の内、何れか１項に記載の半導体レーザ装置。
【請求項１９】
前記一個片は、前記板材中に形成された複数個の実装基板の半導体レーザ実装面側にプレス装置のオス金型を配置し、各実装基板の外周の少なくとも一部をプレス装置を用いて打ち抜きあるいは切断することによって成形されて個別に分割形成されたものである、請求項１８に記載の半導体レーザ装置。
【請求項２０】
前記実装基体が、前記半導体レーザと該半導体レーザの熱を除去するための冷却器との間に介挿配置される実装基板であり、
前記実装基板に、化学的エッチング工程もしくは化学的ハーフエッチング工程によって、文字、記号、図柄の少なくとも１つを含むキャラクタが記されている、請求項６〜請求項１９の内、何れか１項に記載の半導体レーザ装置。
【請求項２１】
前記実装基板に、化学的エッチング工程もしくは化学的ハーフエッチング工程によって、文字、記号、図柄の少なくとも１つを含むキャラクタが記されており、
該キャラクタは、前記同一の板材中のどの場所に形成された実装基板であるかを識別出来るように配列されている、請求項１８又請求項１９に記載の半導体レーザ装置。
【請求項２２】
前記実装基体が、前記半導体レーザと該半導体レーザの熱を除去するための冷却器との間に介挿配置される実装基板であり、
前記実装基板の前記冷却器側の面にもはんだ層が形成されており、
該冷却器上への前記実装基板のはんだ付けと、該実装基板上への前記半導体レーザのはんだ付けが同時に行われる、請求項８または請求項９に記載の半導体レーザ装置。
【請求項２３】
前記実装基体が、前記半導体レーザと該半導体レーザの熱を除去するための冷却器との間に介挿配置される実装基板であり、
前記実装基板は、そのレーザ光出射側の面が、前記冷却器のレーザ光出射側の面より、前記冷却器の内側に入った位置に来るように配置されている、請求項１〜請求項２２の内の何れか１項に記載の半導体レーザ装置。
【請求項２４】
前記半導体レーザのレーザ光出射面と、前記実装基体のレーザ光出射側の面との間の間隔が５０μｍ以下である、請求項１〜請求項２３の内何れか１項に記載の半導体レーザ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体レーザ装置に関し、特に、半導体レーザ実装基板の構造に改良を加え、導体レーザとのはんだ接合強度を高めた半導体レーザ装置に関する。
【０００２】
【従来の技術】
近年、半導体レーザ、特に、多数のＬＤ（レーザダイオード）素子を各々の発光領域が直線状に整列するように構成した１次元ＬＤアレイを発光源に用いた半導体レーザ装置が、ＹＡＧレーザのような固体レーザの励起源として頻繁に用いられるようになっている。これは主として、従来のキセノンランプ等の放電ランプを励起源として用いた場合よりも、励起効率が高く、また寿命が長いといった長所があるためである。
【０００３】
ところで、周知の通り、半導体レーザを駆動すると熱を発生し、半導体レーザ全体が高温になる。そこで、半導体レーザの昇温を抑制するために、冷却器上に実装する方法が採用されている。半導体レーザと冷却器は電気的結合を必要とし、そのためにはんだ接合が用いられている。ここで問題となるのは、一般に半導体レーザと冷却器とでは構成する材料の熱膨張係数が異なっているために、はんだ接合部に残留応力が発生することである。この残留応力を軽減する１つの方法は、低融点のはんだを使用することである。
【０００４】
また、熱膨張係数が半導体レーザに近い材料を実装基板として使用する方法がある。この方法によれば、実装基板が緩衝材の役割を果たすことで残留応力が緩和される。図６は、この手法によって構成された従来の半導体レーザ装置の構造を示した図である。同図において、実装基板が符号１で示されており、この実装基板１上に、ＬＤストライプ６とエミッター７を持つ半導体レーザ３がはんだ１０を用いて接合されている。
【０００５】
一方、実装基板１は冷却器８に対してもはんだ１０を用いて接合されている。なお、冷却器８には、内部に冷媒を流動させる流路を有するものが多く使用されるが、内部に冷媒を流動させる流路を有しないヒートシンクで代用されることもある。本明細書では、これらをまとめて「冷却器」と呼ぶことにする。
【０００６】
このような冷却器の使用により、半導体レーザ３と冷却器８の間に電気的結合が確保され、また、半導体レーザ３で発生した熱は、実装基板１を介して冷却器８に流れ、半導体レーザ３の温度上昇が抑制される。なお、半導体レーザ（レーザダイオードアレイ）の冷却に言及した関連文献として、下記非特許文献１がある。
【０００７】
【非特許文献１】
Ｈ．Ｐ．Ｇｏｄｆｒｉｅｄ  ｅｔ．  ａｌ．“Ｕｓｅ  ｏｆ  ＣＶＤ  ｄｉａｍｏｎｄ  ｉｎ  ｈｉｇｈ−ｐｏｗｅｒ  ＣＯ２  ｌａｓｅｒｓ  ａｎｄ  ｌａｓｅｒ  ｄｉｏｄｅ  ａｒｒａｙｓ  ”；Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＳＰＩＥ  Ｖｏｌ．３８８９  （２０００）；ｐｐ５５３−５６３．
【０００８】
【発明が解決しようとする課題】
上記した従来技術の内、低融点はんだを用いる方法には先ずコストの問題がある。例えば、低融点はんだとしてＩｎ（インジウム）あるいはＩｎを含む２元以上の合金を使用することが考えられるが、いずれも非常に高価である。また、酸化しやすいためにはんだ付け作業が難しく、はんだ接合状態の信頼性が低い。
【０００９】
次に、熱膨張係数が半導体レーザに近い実装基板用の材料としては、シリコン、炭化シリコン、窒化アルミニウムまたはアルミナ等が考えられるが、こちらも材料が高価である。また、これら材料は絶縁物であるため金属皮膜を形成することが望まれるが、そうした場合、材料費に加えて金属皮膜形成プロセスで更に高コストになってしまう。
【００１０】
更に、半導体レーザと冷却器をはんだ接合した場合、あるいは、図６に示したように、半導体レーザと実装基板をはんだ接合した場合、接合に不均一な部分があれば冷却性能が悪くなり、更に、良好に接合している部分だけがレーザ光を出射し、半導体レーザ装置の信頼性を低下させるようなことも起こり得る。そのため、均一なはんだ接合が厳しく要求される。なお、この場合の「均一なはんだ接合」とは、「電気的、熱的いずれの面から見ても均一な接合」を意味している。
【００１１】
このような均一な接合にとって、はんだ接合後に残る残留応力は阻害要因であり、接合の強さを低下させ、長時間の使用や振動等により、電気的あるいは熱的に不均一な部分を発生させる原因となる。はんだ接合後の残留応力は、半導体レーザ中央部と両端（エミッターが並んでいる方向の始点と終点）とを比較すると、両端の方がより大きくなる性質がある。そのため、従来の技術を用いた場合、半導体レーザ中央部に比べて両端部周辺ではんだ接合強度の低下が起こる。このような接合強度の低下は、当然、半導体レーザ装置の信頼性低下の原因となる。
【００１２】
以上の背景の下で、本発明は、実装基板を介して半導体レーザを冷却器に電気的・熱的に結合する構造を改良し、高コスト化を避けつつ、半導体レーザと実装基板との間に均一で高い接合強度を確保する技術を提供しようとするものである。
【００１３】
【課題を解決するための手段】
本発明は、実装基板の半導体レーザ実装面に溝、凹部、切欠部または貫通穴等の空所を形成し、ここに溶融はんだを集めて実装基板と半導体レーザの両端の間にはんだのフィレットを形成させることで半導体レーザ両端と実装基板のはんだ接合強度を高め、均一な接合が得られるようにして、上記課題を解決するものである。
【００１４】
本発明は、半導体レーザを実装基体の実装面にはんだ接合して構成される半導体レーザ装置に適用され、その基本的な要件は、前記実装基体が、前記半導体レーザの端部に対応する部分の少なくとも一部に、溶融状態のはんだの流入を許容する空所を有し、該空所内に、前記実装基体に対する前記半導体レーザの実装強度を補強するはんだのフィレットが形成されていることである。ここで、前記半導体レーザは、該半導体レーザのエミッターが前記実装基体の前記空所に重ならないように配置されていることが好ましく、該半導体レーザの電極形成面、エミッター及び該エミッターに対向して共振器を構成する反射面のいずれも前記実装基体の前記空所に重ならないように配置されていることが更に好ましい。
【００１５】
前記実装基体としては、前記半導体レーザと該半導体レーザの熱を除去するための冷却器との間に介挿配置される実装基板を採用することが出来る。その場合、前記実装基板は、その外周の少なくとも一部が、プレス装置のオス金型を前記実装基板の半導体レーザ実装面側に配置し、プレス装置を用いて打ち抜きあるいは切断することによって成形したものを用いることが出来る。
【００１６】
溶融はんだを流入させて内部にフィレットを形成させるための前記空所は、例えば化学的エッチングもしくは化学的ハーフエッチング、あるいは切削加工によって形成することが出来る。また、前記実装基体の前記実装面、あるいは、該実装面に対向する前記半導体レーザの面の少なくとも一方に予めはんだ層を形成しておき、該はんだを溶融させることにより、前記半導体レーザが前記実装面にはんだ付けされるとともに、前記空所内に溶融状態のはんだが流入して前記フィレットが形成されるようにすることも出来る。ここで、予め形成される前記はんだ層は、例えば蒸着もしくはメッキによって形成することが出来る。
【００１７】
はんだの材料としては、例えばＳｎ、Ｓｎと共晶を形成する材料を含む２元以上の合金、Ｉｎ、Ｉｎを含む２元以上の合金が採用出来る。また、実装基体の少なくとも実装面に、前記はんだの下地処理として金属被膜を形成しておくことも出来る。この金属被膜の材料としては、例えばＮｉ、ＰｔまたはＣｒがある。
【００１８】
実装基体に実装される典型的な半導体レーザは、複数個のエミッターを含む半導体レーザアレイの形態を有しており、複数のエミッターを横切る方向に沿った幅が例えば、０．５ｃｍ〜２ｃｍの範囲にあるものである。ここで、複数のエミッターは、いずれも前記空所と重ならないような位置に配置されることが好ましい。
【００１９】
実装基体が、半導体レーザと該半導体レーザの熱を除去するための冷却器との間に介挿配置される実装基板である場合、その材料には、例えば銅、銅の化合物または銅と酸化銅の複合材を採用することが出来る。また、実装基板の材料にシリコン、炭化シリコン、窒化アルミニウムまたはアルミナ材料を採用し、該実装基板の側面の内、少なくとも一つに金属皮膜を形成するようにしても良い。
【００２０】
実装基板は化学的エッチング工程によって同一の板材中に一括で複数個形成されたうちの一個片であって良い。
その場合、同一の板材中に形成された複数個の実装基板として、プレス装置により打抜かれてあるいは切断されて個別に分割されて形成されたものを用いることも出来る。即ち、前記板材中に形成された複数個の実装基板の半導体レーザ実装面側にプレス装置のオス金型を配置し、各実装基板の外周の少なくとも一部をプレス装置を用いて打ち抜きあるいは切断することによって成形されて個別に分割形成された各個片を実装基板として用いることが出来る。
【００２１】
更に、実装基板に、化学的エッチング工程もしくは化学的ハーフエッチング工程によって、文字、記号、図柄の少なくとも１つを含むキャラクタを記すことも出来る。このようなキャラクタは、前記同一の板材中のどの場所に形成された実装基板であるかを識別出来るように配列することも出来る。
【００２２】
実装基板のはんだ付けについては、冷却器側の面にもはんだ層を形成しておき、該冷却器上への前記実装基板のはんだ付けと、該実装基板上への前記半導体レーザのはんだ付けを同時に行われるようにしても良い。
実装基板の前記冷却器上での配置位置は、実装基板のレーザ光出射側の面が、冷却器のレーザ光出射側の面より前記冷却器の内側に入った位置に来るように配置されていることが好ましい。また、半導体レーザのレーザ光出射面と、実装基体のレーザ光出射側の面との間の間隔は５０μｍ以下とすることが出来る。
なお、本発明において半導体レーザを実装する基体（実装基板あるいはそれに代わるもの、例えば冷却器の外装部）に形成される「空所」について、溶融はんだの流入を許容する限り、特に形状の制限はなく、例えば、溝、凹部、切欠部、貫通穴等の形態をとり得る。また、そのサイズ（実装基体の実装面を提供する面の内、空所が形成された領域の占める面積）も、空所を除いた部分（中央部とその周り）で十分なはんだ接合面積を確保出来る限り、特に制限はない。また、空所は実装される半導体レーザの外周部全体に対応して回廊状に形成されても良く、半導体レーザの外周の一部（例えば平行な２辺）にだけ対応させて形成しても良い。
【００２３】
【発明の実施の形態】
図１は、本発明に係る１つの実施形態をレーザ光出射方向から見た平面図で示したものである。同図に示したように、本実施形態では半導体レーザ３をマウントする実装基体は、符号１で示された実装基板であり、半導体レーザ３は１次元ＬＤアレイである。半導体レーザ３（１次元ＬＤアレイ）は、ＬＤストライプ６によって分かれた複数のエミッター７（光出射部）を有し、各エミッター７はレーザ光を同図において手前側に向けて出射する。図中Ｄは、複数のエミッター７を横切る方向に沿った半導体レーザ３の幅で、例えば０．５ｃｍ〜２ｃｍの範囲にある。
【００２４】
実装基板１には、半導体レーザ３の両端部に対応した部位に空所として溝２を有するものを採用する。空所は、後述するように、半導体レーザ側の開口から溶融はんだを流入させてはんだのフィレット９を形成するためのもので、ここではコの字状の断面を持つ溝２が示されているが、溶融はんだの流入を許容し、はんだのフィレット９を形成することができれば、特に形態の制限はない。図２（ａ）〜図２（ｄ）には、このコの字状の断面を持つ溝２を持つ実装基板の例（ａ）を含めて４つの例を示した。図２（ｂ）は空所を凹部２１の形態で形成した例、図２（ｃ）は空所を切欠部２２の形態で形成した例、図２（ｄ）は空所を貫通穴２３の形態で形成した例をそれぞれ表している。なお、図２（ａ）の例では、溝２は奥行き方向の途中まで切り込んだ形状に描かれているが、奥行き方向の全長に切り込んだ形状であっても良い。一般には、半導体レーザ３の奥行き方向の少なくとも一部が溝２あるいはそれに代わる空所の上に配置されればはんだのフィレット９の形成は可能である。
【００２５】
ここで、半導体レーザ３のエミッター７は、両端部の溝２（あるいはそれに代わる凹部、切欠部、貫通穴等。一般には空所；以下、同様）の直上を避けて形成されており、両端の各空所２の内側の縁５から距離ｄ（例えば数百μｍ  程度）内側に入った位置に最外側のＬＤストライプ６が位置している。このように、実装基板１の溝２の重なる位置にエミッター７を配置しないことが望ましい理由は、溝２の直上部とその近傍は、フィレット９があっても冷却不足になり易いからである。
【００２６】
半導体レーザ３を実装基板１に対する実装及び実装基板１の冷却器８の外表面上への実装は、はんだ接合によって行なわれる。半導体レーザ３と実装基板１の間をはんだ接合させるだけでなく、実装基板１と冷却器８の間もはんだ接合を行うことは、電気的接触と熱的接触を良好にする上で有利である。また、この場合に半導体レーザ３と実装基板１のはんだ接合と、実装基板１と冷却器８のはんだ接合を同時に行えば工数がかからなくて良い。
【００２７】
使用されるはんだ１０は、予め実装基板１の両面（半導体レーザ３側の面と冷却器８側の面）に形成しておくと便利であり、それには例えば蒸着もしくはメッキを利用することが出来る。半導体レーザ３と実装基板１のはんだ接合を行う際には、加熱により溶融状態となったはんだの一部が溝２の近傍（半導体レーザ３の両端の電極付近）から溝２の内部に進入する。ここで、溝２に集まった溶融はんだは、溝２の上に配置された半導体レーザ３の両端の電極と溝２の内壁に濡れて、凝固時にはんだのフィレット９を形成する。このフィレット９の形成により、半導体レーザ３の両端部におけるはんだ接合が補強され、全体として、接合強度が均一化され、はがれ等が起こり難くなる。
【００２８】
また、特に、図１に示した例のように、半導体レーザ３の両側面４が実装基板１の溝２の上に丁度来るように配置されれば、側面４にはんだが付着する可能性が小さくなるという利点もある。即ち、もしも半導体レーザ３の側面４にはんだが付着するとそこで導通してしまい、エミッター７に電流が流れず、レーザ光が出射しなくなることになるが、側面４が溝２の上に位置すれば、側面４にはんだが付着する危険性を低下させることが出来る。
【００２９】
なお、はんだ１０と実装基板１の材質によっては、はんだ接合後に金属間化合物の形成が進行し、接合強度が時間経過と共に低下してしまうことがある。例としてはんだ１０にＳｎを含む材料を使用し、実装基板１に銅を含む材料を使用した場合が挙げられる。これを避けるためには、はんだ１０の下地処理としてＮｉ、Ｔｉ、ＰｔまたはＣｒ等の皮膜を実装基板１に形成しておくと良い。
【００３０】
はんだ接合時にははんだ表面の酸化膜を除去し濡れ性を向上させるために、フラックスが頻繁に使用される。但し、半導体レーザ装置においては、半導体レーザ３のレーザ光出射部分（エミッター７）がはんだ１０に非常に近い（例えば約１０μｍ  以下）位置にあり、フラックスの残さがレーザ光出射部分に付着することがある。もしもエミッター７がフラックスの残さで汚れると、出射光を遮ってしまい出力が低下するおそれがある。また、半導体レーザのレーザ光出射面を腐食し、半導体レーザ装置の信頼性低下の原因となる可能性もある。そこで、低残さタイプのフラックスを使用する等、フラックス残さの影響がほとんど無いようにすることが望ましい。
【００３１】
これとは別の方法として、はんだ接合時に水素ガスを使用する手法があり、これを適用すると、水素の還元作用によりはんだ表面の酸化膜が除去されて濡れ性が向上し、はんだ接合信頼性が向上する。フラックスを使用する必要がないため残さの影響が無いという利点が得られる。実装基板１と冷却器８のはんだ接合においては、冷却器表面にはんだが濡れ広がることが必要であるため、既述したように、冷却器の少なくとも実装基板を実装する面に予めはんだを蒸着またはメッキしておくことが望ましい。但し、電気的接触、熱的接触が確保出来るなら、実装基板１と冷却器８は必ずしもはんだ接合されていなくてもかまわない。
半導体レーザ３の冷却性能を考慮すると、半導体レーザ３、実装基板１及び冷却器８の、レーザ光出射方向（奥行き方向）の長さと配置は重要なファクターである。実装基板１のこの奥行き方向の長さ（幅Ｄと垂直な方向；以下、同様）は、半導体レーザ３の奥行き方向の長さと同じかそれをある程度上回ることが好ましい。更に、冷却器８の奥行き方向の長さは、実装基板１の奥行き方向の長さと同じかそれをある程度上回ることが好ましい。
【００３２】
そして、実装基板１のレーザ光出射側の面は、冷却器８のレーザ光出射側の面より若干距離奥まって配置されることが好ましい。また、半導体レーザ３は、レーザ光出射面（エミッター７の光放出面）と、実装基体１のレーザ光出射側の面との間の距離が例えば５０μｍ  かそれ以下となるように配置されることが好ましい。
【００３３】
実装基板１の材質やはんだの材質には幅広い選択の自由度がある。はんだのフィレット９を溝２内に形成しなければならないが、そのために特に実装基板やはんだの材質が制限されることはない。例えば、残留応力が比較的大きくなることでフィレット９の補強効果は多少減殺されるが、実装基板１の材料として安価な銅を使用することが出来る。また、はんだ１０として、濡れ性が良く、はんだ付け作業が容易なＳｎＰｂ共晶はんだを使用することも出来る。この場合、低コストでもはんだ接合部の信頼性を向上させることが出来る。なお、濡れ性が確保できれば更に高融点のはんだを使用してもかまわない。
【００３４】
このように、コストの面及びはんだ付け作業性を考慮すると銅製の実装基板とＳｎＰｂ共晶はんだを使用することが好ましいが、残留応力の観点を重視する場合には、熱膨張係数が半導体レーザに近い材料を実装基板に用いることが好ましく、はんだは、低融点の材質（いわゆる低融点はんだ）であることが好ましい。例えば、銅より高価ではあるがシリコン、炭化シリコン、窒化アルミニウムまたはアルミナ等の実装基板を使用してもかまわない。但し、この場合は絶縁物であるので表面に導電処理を行った方が良い。
【００３５】
ところで、実装基板の材料によっては、空所（溝、凹部、貫通穴等）を形成するためのコストがかかるおそれがあるが、次に述べるように、実装基板を複数個取りする作製方法を採用することで、低コストを実現出来る。また、この実装基板を複数個取りする作製方法を銅製の実装基板に適用すれば、更なる低コスト化を図ることが出来る。
【００３６】
図３は実装基板を複数個取りする作製方法の一例について説明する図であり、ここでは、化学的エッチング工程（あるいは化学的ハーフエッチング工程）を利用して１枚の板材（例えば銅板）１１から１０枚の実装基板１を作成する例が示されている。即ち、板材１１の両端の長方形の開口１３、及び、隣合う実装基板１の間の開口１４を周知の化学的エッチング工程によって形成し、ほぼ線Ａ−Ａ、線Ｂ−Ｂに沿った切り出しあるいは打ち抜きを行なうことで、１０枚の同形、同寸の実装基板を得ることが出来る。
【００３７】
ここで、溝２（あるいはそれに代わる凹部、切欠部、貫通穴等の空所）についても、化学的エッチング工程（あるいは化学的ハーフエッチング工程）を利用してまとめて形成することが出来る。このように、同一の板材１１の中に複数個形成することは、製造コストを下げる上で非常に有利であり、高価な材料を採用する場合であっても、全体としては実装基板１の個片を安価にすることが出来るし、銅のような安価な材料を使用すれば更に利点がある。更に、はんだの蒸着やメッキも、切断前の板材１１の状態のうちに行うことで一括で複数個の実装基板１に処理することが出来る。
【００３８】
なお、実装基板１を板材１１の中に複数個形成する際には、各々の実装基板１に記号、文字、図柄等（まとめてキャラクタと言う；こここではアルファベットａ、ｂ、ｃ・・・・ｊを例示）１２を書き込んでおけば、板材１１のどこに由来するアイテムであるか識別する上で便利である。これらキャラクタ１２は、化学的エッチング工程もしくは化学的ハーフエッチング工程によって書込可能であるため、実装基板１を形成する工程の中で処理することが出来る。
【００３９】
板材１１から実装基板１の個片を形成するには、ほぼ線Ａ−Ａ、Ｂ−Ｂに沿った切断を行なっても良いが、プレス装置で打抜くのが容易且つ安価な方法である。
【００４０】
図４（ａ）〜（ｄ）はその一例について説明する図である。先ず、図４（ａ）には、オス金型３１とメス金型３２が示されている。オス金型３１の外周輪郭（メス金型３２の内周縁に対応）の幅は、図３中示したラインＡ−Ａ、Ｂ−Ｂの間の距離に対応し、長さは図３中示した左端の基板（符号ａ）の左側の縁から右端の基板（符号ｊ）の右側の縁までに対応している。
【００４１】
そして、図４（ｂ）に示した如く、板材１１を各実装基板の実装面がオス金型３１と対向するようにメス金型３２上に配置し、プレス装置（図示省略）を用いて打ち抜き乃至切断による成形を実行する。図４（ｃ）は、成形実行された状態（オス金型３１がメス金型３２の開口部内へ進入した状態）を示している。次いで、オス金型３１を上方に復帰させることで、図４（ｄ）に示したように複数個の実装基板の個片４１が得られる。
【００４２】
なお、実装基板１の打抜き箇所あるいは切断箇所にはバリが発生することがあり、このバリがはんだ接合部に存在すると、はんだ接合信頼性が低下する原因となる。バリの影響をなくすためには、半導体レーザ３の幅（レーザ光出射面の複数のエミッター７を横切る方向に沿った長さ）よりも実装基板１の幅が大きくなるように、プレス装置のオス金型を実装基板１の半導体レーザ実装面側に配置した状態で打抜きあるいは切断するのが良い。上記説明した図４の例でもそのような手法がとられている。また、上記のプレス成形の例では複数個の実装基板を１枚の板材１１から得ているが、１個の実装基板を１枚の板材から得るケースについても同様のプレス成形の手法が適用可能であることは言うまでもない。
【００４３】
ところで以上の実施形態の説明では、半導体レーザ３をマウントする実装基体は、半導体レーザ３と冷却器８との間に介挿配置される実装基板１であったが、半導体レーザ３を直接冷却器８上に実装するケースでも、本発明の考え方を適用することが出来る。図５にその一例を示した。同図も、図１と同じく光出射方向から見た平面図で描かれており、半導体レーザ３は１次元ＬＤアレイである。半導体レーザ３（１次元ＬＤアレイ）は、ＬＤストライプ６によって分かれた複数のエミッター７（光出射部）を有し、各エミッター７はレーザ光を同図において手前側に向けて出射する。
【００４４】
冷却器８の上面には、半導体レーザ３の両端部に対応した部位に空所として溝２が形成されている。既後の通り、溝２は半導体レーザ側の開口から溶融はんだを流入させてはんだのフィレット９を形成するためのもので、溶融はんだの流入を許容し、はんだのフィレット９を形成することができれば、特に形態の制限はない。図２（ａ）〜図２（ｄ）に示した空所の形態のバリエーションは、冷却器８自身を実装基体に用いるケースにも転用出来る。図５中に示した破線は、空所を貫通穴とした場合を表している。
【００４５】
半導体レーザ３のエミッター７は、図１に示した例と同じく、両端部の溝２（あるいはそれに代わる凹部、切欠部、貫通穴等。一般には空所；以下、同様）の直上を避けて形成されており、両端の各空所２の内側の縁５から距離ｄ（例えば数百μｍ  程度）内側に入った位置に最外側のＬＤストライプ６が位置している。このように、冷却器（実装基体）８の溝２の重なる位置にエミッター７を配置しないことが望ましい理由は、既述の通り、溝２の直上部とその近傍は、フィレット９があっても冷却不足になり易いからである。
半導体レーザ３の冷却器８の外表面上への実装は、はんだ接合によって行なわれる。半導体レーザ３と冷却器８の間もはんだ接合を行うことは、両者の間の電気的接触と熱的接触を良好にする上で非常に有利である。使用されるはんだ１０は、蒸着またはメッキ等により予め冷却器８の上面に形成しておくと便利である。半導体レーザ３と冷却器８のはんだ接合を行う際には、加熱により溶融状態となったはんだの一部が溝２の近傍（半導体レーザ３の両端の電極付近）から溝２の内部に進入する。ここで、溝２に集まった溶融はんだは、溝２の上に配置された半導体レーザ３の両端の電極と溝２の内壁に濡れて、凝固時にはんだのフィレット９を形成する。このフィレット９の形成により、半導体レーザ３の両端部におけるはんだ接合が補強され、全体として、接合強度が均一化され、はがれ等が起こり難くなる。
【００４６】
また、特に、図１の場合と同じく、半導体レーザ３の両側面４が実装基板１の溝２の上に丁度来るように配置されれば、側面４にはんだが付着する可能性が小さくなるという利点もある。
【００４７】
なお、前述したのと同様に、はんだ１０と冷却器８の材質によっては、はんだ接合後に金属間化合物の形成が進行し、接合強度が時間経過と共に低下してしまうことがある。これを避けるためには、はんだ１０の下地処理としてＮｉ、Ｔｉ、ＰｔまたはＣｒ等の皮膜を冷却器８の上面に予め形成しておくと良い。
【００４８】
半導体レーザ３の冷却性能を考慮すると、冷却器８の長さ（図５において奥行き方向の長さ）は、半導体レーザ３の奥行き方向の長さと同じかそれをある程度上回ることが好ましい。また、半導体レーザ３は、レーザ光出射面（エミッター７の光放出面）と、冷却器８のレーザ出射面側の面との間の距離が例えば５０μｍ  かそれ以下となるように配置されることが好ましい。
【００４９】
冷却器８の上面部の材質やはんだの材質には幅広い選択の自由度がある。はんだのフィレット９を溝２内に形成しなければならないが、そのために特に冷却器８の上面部やはんだの材質が制限されるということはない。例えば、残留応力が比較的大きくなることでフィレット９の補強効果は多少減殺されるが、冷却器８の材料として汎用され、安価な銅の使用に特に問題はない。
【００５０】
本例においても、はんだ１０として、濡れ性が良く、はんだ付け作業が容易なＳｎＰｂ共晶はんだを使用することも出来る。この場合、低コストでもはんだ接合部の信頼性を向上させることが出来る。なお、濡れ性が確保できれば更に高融点のはんだを使用してもかまわない。残留応力の観点を重視する場合には、はんだは、低融点の材質（いわゆる低融点はんだ）であることが好ましい。
【００５１】
【発明の効果】
本発明によれば、実装基体の半導体レーザ実装面に溝、凹部、切欠部または貫通穴等の空所を形成し、ここに溶融はんだを集めて実装基体と半導体レーザの両端の間にはんだのフィレットを形成させて接合強度を高め、半導体レーザと実装基体の全体の均一な接合強度を得ることが出来る。また、化学的エッチング、化学的ハーフエッチング、プレス加工等の簡便な加工手法を利用して、実装基体として用いる実装基板を複数同一板材から作成することでが出来るので、低コスト化が実現される。
【図面の簡単な説明】
【図１】本発明の１つの実施形態を説明するための図で、レーザ光出射方向から見た平面図を表している。
【図２】本発明の第１の実施形態で使用される実装基板の例を示す図で、順に、コの字状の断面を持つ溝を持つ実装基板の例（ａ）、空所を凹部の形態で形成した例（ｂ）、切欠部の形態で空所を形成した例（ｃ）、空所を貫通穴の形態で形成した例（ｄ）をそれぞれ表している。
【図３】実装基板を複数個取りする作製方法の一例について説明する図で、半導体レーザ実装面方向から見た平面図として描かれている。
【図４】実装基板を複数個取りする作製方法において、プレス成形を利用した場合の説明図で、順に、オス金型及びメス金型の配置（ａ）、メス金型上への板材の配置、（ｃ）プレス成形が実行された状態、（ｄ）プレス成形で得られた実装基板個片を表している。
【図５】本発明の第２の実施形態を説明するための図で、レーザ光出射方向から見た平面図を表している。
【図６】従来の技術を説明するための図で、レーザ光出射方向から見た平面図を表している。
【符号の説明】
１、４１  実装基板
２  溝
３  半導体レーザ（１次元ＬＤアレイ）
４  半導体レーザの側面
５  空所の内側の縁
６  ＬＤストライプ
７  エミッター
８  冷却器
９  はんだのフィレット
１０  はんだ
１１  板材
１２  キャラクタ（記号、文字、図柄等）
１３、１４  開口
２１  凹部
２２  切欠部
２３  貫通穴
３１  オス金型
３２  メス金型
【図１】
2005005511.tif 000003
【図２】
2005005511.tif 000004
【図３】
2005005511.tif 000005
【図４】
2005005511.tif 000006
【図５】
2005005511.tif 000007
【図６】
2005005511.tif 000008