(57)【要約】【課題】  画素の開口率を向上させて、低い消費電力で良好な表示性能が得られるアクティブマトリクス型液晶表示装置を構成することを目的とする。【解決手段】  蓄積容量線１５上に薄膜トランジスタ８を構成する半導体層３２及びゲート絶縁膜１６と同一材料からなる半導体層３２及び絶縁膜９を介して蓄積容量電極４２を設け、この蓄積容量電極４２上に設けられた薄膜トランジスタ８の保護絶縁膜３６及び層間絶縁膜９を貫通するコンタクトホール１８を介して画素電極１０を蓄積容量電極４２に接続し、蓄積容量電極４２と画素電極１０との間に第１の蓄積容量を形成し、蓄積容量電極４２と蓄積容量線１５との間に第２の蓄積容量を形成した。【選択図】  図３
2005215702.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板面上に複数個の薄膜トランジスタ、複数本の蓄積容量線及び互いに交差する方向に複数本の走査線と複数本の信号線が設けられ、これら薄膜トランジスタ、蓄積容量線、走査線及び信号線上に上記薄膜トランジスタの保護絶縁膜及び層間絶縁膜が形成され、これら保護絶縁膜及び層間絶縁膜を介して上記走査線と信号線とにより区画された各領域に画素電極が設けられ、この画素電極が上記保護絶縁膜及び層間絶縁膜を貫通するコンタクトホールを介して上記薄膜トランジスタのソース電極に接続されてなるアレイ基板を備えるアクティブマトリクス型液晶表示装置において、
上記蓄積容量線の下部には上記薄膜トランジスタの半導体層及びゲート絶縁膜と同一材料からなる半導体層および絶縁膜を介して蓄積容量電極が設けられ、この蓄積容量電極に上記保護絶縁膜及び層間絶縁膜を貫通するコンタクトホールを介して上記画素電極が接続され、上記蓄積容量電極と上記画素電極との間に第１の蓄積容量が形成され、上記蓄積容量電極と上記蓄積容量線との間に第２の蓄積容量が形成されることを特徴とするアクティブマトリクス型液晶表示装置。
【請求項２】
前段の走査線が自段の蓄積容量線を兼ね、画素電極が保護絶縁膜及び層間絶縁膜を介してこの前段の走査線と重なり合い、この前段の走査線上の保護絶縁膜及び層間絶縁膜を貫通するコンタクトホールを介して上記画素電極と蓄積容量電極が接続されていることを特徴とする請求項１記載のアクティブマトリクス型液晶表示装置。
【請求項３】
蓄積容量線と画素電極との間の層間絶縁膜の厚さが他の部分の層間絶縁膜の厚さよりも薄いことを特徴とする請求項１記載のアクティブマトリクス型液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、薄膜トランジスタをスイッチング素子として画素電極がマトリクス状に設けられたアレイ基板を備えるアクティブマトリクス型液晶表示装置に関する。
【背景技術】
【０００２】
近年、高密度かつ大容量でありながら、高機能、高精細な表示が得られる液晶表示装置の実用化が進められている。
【０００３】
この液晶表示装置には、各種方式があるが、なかでも、隣接画素間のクロストークがなく、高コントラストの表示が得られ、透過型表示が可能かつ大面積化も容易などの理由から、互いに交差する方向に設けられた複数本の走査線と複数本の信号線により区画された複数個の領域に薄膜トランジスタ（ＴＦＴ）をスイッチング素子として画素電極がマトリクス状に設けられたアレイ基板を備えるアクティブマトリクス型液晶表示装置が多く用いられている。
【０００４】
従来、このアクティブマトリクス型液晶表示装置は、図１２に示すように、液晶１を介して対向するアレイ基板２と対向基板３を備える。
【０００５】
そのアレイ基板２には、透明絶縁基板５の対向基板３との対向面に互いに交差する方向に複数本の走査線６と複数本の信号線７が設けられ、これら走査線６と信号線７の交差部の近くにＴＦＴ８が、また光透過性層間絶縁膜９を介して走査線６と信号線７により区画された領域に画素電極１０が設けられている。
【０００６】
そのＴＦＴ８は、ドレイン電極１１が信号線７に接続され、ソース電極１２が層間絶縁膜９を貫通するコンタクトホール１３を介して画素電極１０に接続されている。
【０００７】
また、画素電極１０の下部の絶縁基板面上には、ＴＦＴ８のゲート電極１４や走査線６と同一遮光性材料からなる蓄積容量線１５が設けられ、この蓄積容量線１５上にＴＦＴ８のゲート絶縁膜１６（絶縁膜）の延長部分を介して、ドレイン電極１１、ソース電極１２及び信号線７と同一遮光性材料からなる蓄積容量電極１７が設けられている。
【０００８】
そしてこの蓄積容量電極１７は、上記層間絶縁膜９を貫通するコンタクトホール１８を介して画素電極１０に接続され、蓄積容量線１５との間に補助容量を形成する構造に形成されている。
【０００９】
一方、対向基板３には、透明絶縁基板１９のアレイ基板２との対向面に遮光膜２０及び共通電極２１が設けられている。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記のように、従来のアクティブマトリクス型液晶表示装置は、走査線と信号線の交差部の近くにＴＦＴが、また光透過性層間絶縁膜を介して走査線と信号線により区画された領域に画素電極が、更に、この画素電極の下部に設けられた蓄積容量線と絶縁膜を介して蓄積容量電極が設けられ、その層間絶縁膜を貫通するコンタクトホールを介して、ＴＦＴのソース電極及び蓄積容量電極と画素電極とが接続された構造に形成されている。
【００１１】
しかし、このような構造の液晶表示装置でクロストークのない良好な表示を得るためには、信号線と画素電極との間の層間絶縁膜を数μｍの厚さに薄くしなければならない。
【００１２】
更に、十分大きなＴＦＴのオン電流を確保するためには、ＴＦＴのソース電極と画素電極とのコンタクト抵抗を十分に小さくしなければならず、そのためには大きなコンタクトホールが必要となる。
【００１３】
しかも非常に薄い透明導電膜からなる画素電極に段切れを発生させることなく形成するために、コンタクトホールをテーパーホールとしたり、更にフォトエッチング法により形成されるコンタクトホールの露光時の合わせずれ等を考慮して、形成されるコンタクトホールよりも、かなり大きなソース電極を形成することが必要となる。その結果、ソース電極は、遮光性材料からなるため、画素の開口率を大きくすることが困難である。
【００１４】
また、この液晶表示装置では、ＴＦＴのゲート電極や走査線と同一工程で形成される蓄積容量線と、ＴＦＴのソース電極、ドレイン電極及び信号線と同一工程で形成される蓄積容量電極との間に補助容量が形成されるため、これら蓄積容量線と蓄積容量電極との合わせずれを考慮して、図１２（ａ）に示したように、蓄積容量電極１８の幅を蓄積容量線１４の幅よりもｄ（μｍ）大きく形成するか、あるいは図１３に示すように、小さく形成する必要がある。
【００１５】
このように、蓄積容量電極の幅と蓄積容量線の幅を異ならしめると、蓄積容量電極の幅が蓄積容量線の幅よりも大きい場合は、必要な補助容量は容易に得られるが、蓄積容量電極が遮光性材料からなるため、画素の開口率を減少させる。
【００１６】
また、蓄積容量電極の幅が蓄積容量線の幅よりも小さい場合は、必要な補助容量を得るために、蓄積容量線の幅を大きくしなければならず、同様に画素の開口率を減少させる。
【００１７】
また、このような液晶表示装置では、画素電極と信号線やドレイン電極との容量結合や短絡不良を防ぐため、画素電極を信号線やドレイン電極から所定距離離して設けられる。
【００１８】
更に、画素電極と走査線や信号線との隙間から漏れる光によるコントラストの低下を防ぐため、対向基板に遮光膜が設けられる。しかもこの遮光膜の大きさは、アレイ基板との貼合わせ精度を考慮して設定されるため、この遮光膜により画素の開口が規制される。その結果、画面の輝度が低下し、バックライトの光量を上げなければならず、消費電力が上昇する。
【００１９】
この発明は、上記問題点を解決するためになされたものであり、画素の開口率を向上させて、低い消費電力で良好な表示が得られるアクティブマトリクス型液晶表示装置を構成することを目的とする。
【課題を解決するための手段】
【００２０】
（１）絶縁基板面上に複数個の薄膜トランジスタ、複数本の蓄積容量線及び互いに交差する方向に複数本の走査線と複数本の信号線が設けられ、これら薄膜トランジスタ、蓄積容量線、走査線及び信号線上に薄膜トランジスタの保護絶縁膜及び層間絶縁膜が形成され、これら保護絶縁膜及び層間絶縁膜を介して走査線と信号線とにより区画された各領域に画素電極が設けられ、この画素電極が保護絶縁膜及び層間絶縁膜を貫通するコンタクトホールを介して薄膜トランジスタのソース電極に接続されてなるアレイ基板を備えるアクティブマトリクス型液晶表示装置において、蓄積容量線の下部に薄膜トランジスタの半導体層及びゲート絶縁膜と同一材料からなる半導体層及び絶縁膜を介して蓄積容量電極を設け、この蓄積容量電極に保護絶縁膜及び層間絶縁膜を貫通するコンタクトホールを介して画素電極を接続し、蓄積容量電極と画素電極との間に第１の蓄積容量を形成し、蓄積容量電極と蓄積容量線との間に第２の蓄積容量を形成する構造とした。
【００２１】
（２）  （１）のアクティブマトリクス型液晶表示装置において、前段の走査線が自段の蓄積容量線を兼ね、画素電極を保護絶縁膜及び層間絶縁膜を介してこの前段の走査線と重ね合わせ、この前段の走査線上の薄膜トランジスタ保護膜及び層間絶縁膜を貫通するコンタクトホールを介して画素電極と蓄積容量電極を接続した。
【００２２】
（３）  （１）のアクティブマトリクス型液晶表示装置において、蓄積容量線と画素電極との間の層間絶縁膜の厚さを他の部分の層間絶縁膜の厚さよりも薄くした。
【発明の効果】
【００２３】
上記のようにアクティブマトリクス型液晶表示装置を構成すると、次のような効果が得られる。
【００２４】
即ち、蓄積容量線上に薄膜トランジスタを構成する半導体層及びゲート絶縁膜と同一材料からなる半導体層及び絶縁膜を介して蓄積容量電極を設け、この蓄積容量電極上に設けられた薄膜トランジスタの保護絶縁膜及び層間絶縁膜を貫通するコンタクトホールを介して画素電極を蓄積容量電極に接続し、蓄積容量電極と画素電極との間に第１の蓄積容量を形成し、蓄積容量電極と蓄積容量線との間に第２の蓄積容量を形成すると、より具体的には、前段の走査線が自段の蓄積容量線を兼ねたり、あるいは蓄積容量線と画素電極との間の層間絶縁膜の厚さを他の部分の層間絶縁膜の厚さよりも薄くすることにより、比較的小面積の蓄積容量線や蓄積容量電極で必要な蓄積容量が得られ、画素の開口率を低下させることなく、表示不良が生じない液晶表示装置とすることができる。
【００２５】
しかも薄膜トランジスタ構成材料を用いて、薄膜トランジスタと同一工程で蓄積容量を構成する部分を形成できるため、スループットを低下することなく液晶表示装置を製造することができる。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照してこの発明の実施の形態につき説明する。
【００２７】
図１に本発明に係るアクティブマトリクス型液晶表示装置の基本形態を示す。この液晶表示装置は、液晶部材１を介して対向するアレイ基板２と対向基板３を備える。
【００２８】
そのアレイ基板２には、ガラスからなる透明絶縁基板５の対向基板３との対向面に互いに交差する方向に複数本の走査線６と複数本の信号線７が設けられ、これら走査線６と信号線７の交差部の近くに夫々薄膜トランジスタ８（ＴＦＴ）が、また走査線６と信号線７により区画された複数の領域に画素電極１０が設けられている。
【００２９】
また、その各画素電極１０の中央部を横切るように走査線６と平行に蓄積容量線１５が設けられている。更に、このアレイ基板２の液晶物質１と接する面には配向膜３０ａが設けられている。
【００３０】
なお、４０ａ，４０ｂは、各基板２，３の外面に貼着された偏光板である。
【００３１】
そのＴＦＴ８は、透明絶縁基板５の対向基板３との対向面に遮光性材料、例えばＴａ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕ等の単体又はその積層膜あるいは合金膜等の遮光性材料からなるゲート電極１４と、このゲート電極１４及び走査線６を覆うように透明絶縁基板５の全面に設けられた酸化シリコン（ＳｉＯｘ）からなる絶縁膜１６（ゲート絶縁膜）と、この絶縁膜１６を介してゲート電極１４上に設けられたｉ型の水素化アモルファスシリコン（ｉ型ａ−Ｓｉ：Ｈ）からなる半導体層３２と、この半導体層３２上に設けられた窒化シリコン（ＳｉＮｘ）からなるエッチング保護層３３と、このエッチング保護層３３で覆われない半導体層３２及びエッチング保護層３３上に設けられたｎ型の水素化アモルファスシリコン（ｎ型ａ−Ｓｉ：Ｈ）からなるオーミックコンタクト層３４と、このオーミックコンタクト層３４上に遮光性材料、例えばＴｉ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕ等の単体又はその積層膜あるいは合金膜等の遮光性材料からなるソース電極３５及びドレイン電極１１と、これらソース電極３５及びドレイン電極１１を覆うＳｉＮｘからなる保護絶縁膜３６とから構成されている。
【００３２】
走査線６及び蓄積容量線１５は、上記ＴＦＴ８のゲート電極１４と同一遮光性材料からなり、その走査線６とゲート電極１４とは一体に接続されている。これら走査線６及び蓄積容量線１５上には、上記ＴＦＴ８の絶縁膜１６が延在しており、信号線７は、この絶縁膜１６を介して走査線６および蓄積容量線１５と交差している。
【００３３】
この液晶表示装置においては、画素電極１０の設けられる領域の絶縁膜１６上に透明導電膜３８（導電部材）が設けられている。この透明導電膜３８は上記ＴＦＴ８のソース電極３５に電気的に接続され、画素電極１０の設けられる領域を通って蓄積容量線１５上の絶縁膜１６を介して設けられている。
【００３４】
また、上記絶縁基板５の全面には、上記走査線６、信号線７、ＴＦＴ８、蓄積容量線１５及び透明導電膜３８等を覆う有機物質等の比較的誘電率の小さい光透過性層間絶縁膜９が設けられている。画素電極１０は、この層間絶縁膜９上に設けられ、上記蓄積容量線１５上に延在するＴＦＴ８の保護絶縁膜３６及び層間絶縁膜９を貫通するコンタクトホール１８を介して、蓄積容量線１５上で透明導電膜３８と電気的に接続されている。
【００３５】
一方、対向基板３は、ガラスからなる透明絶縁基板１９のアレイ基板２との対向面に遮光膜２０、この遮光膜２０上に共通電極２１が設けられ、更に、この共通電極２１上の液晶物質１と接する面に配向膜３０b が設けられている。
【００３６】
この液晶表示装置は、次のように製造される。
【００３７】
アレイ基板２については、まず絶縁基板５の対向基板３との対向面に、スパッターリング法により、前述したＴａ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕ等の単体又はその積層膜あるいは合金膜からなる被膜を成膜し、フォトエッチング法によりパターニングして、走査線６、この走査線６と一体に接続されたゲート電極１４及び蓄積容量線１５を形成する。
【００３８】
次に、プラズマＣＶＤ法により、これら走査線６、ゲート電極１４及び蓄積容量線１５を覆うように絶縁基板５の全面にＳｉＯｘからなる絶縁膜１６を成膜する。
【００３９】
次に、プラズマＣＶＤ法により、順次ｉ型ａ−Ｓｉ：Ｈの被膜及びＳｉＮｘの被膜を成膜し、上記ゲート電極１４を利用した自己整合法によりパターニングしてエッチング保護層３３を形成する。即ち、上記ＳｉＮｘ被膜上にレジストを塗布し、ゲート電極１４の形成されている絶縁基板５の背面側から露光し、現像して、エッチング保護層３３形成部分のみにレジストを残存させた後、エッチングしてエッチング保護層３３を形成する。
【００４０】
この方法により、ゲート電極１４よりも、０〜３μｍだけ小さいエッチング保護層３３が形成される。
【００４１】
次に、プラズマＣＶＤ法によりｎ型ａ−Ｓｉ：Ｈの被膜を成膜した後、フォトエッチング法により、このｎ型ａ−Ｓｉ：Ｈの被膜及び上記ｉ型ａ−Ｓｉ：Ｈの被膜をパターニングして、半導体層３２及びオーミックコンタクト層３４を形成する。
【００４２】
次に、スパッター法によりＩＴＯ（Indium Tin Oxide）の被膜を成膜し、フォトエッチング法によりパターニングして透明導電膜３８を形成する。
【００４３】
次に、スパッターリング法により、前述したＴｉ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕ等の単体又はその積層膜あるいは合金膜からなる被膜を成膜し、フォトエッチング法によりパターニングして、ソース電極３５、ドレイン電極１１及び信号線７を形成する。
【００４４】
次に、プラズマＣＶＤ法により、絶縁基板５の全面にＳｉＮｘからなる保護絶縁膜３６を成膜し、フォトエッチング法により蓄積容量線１５上にコンタクトホール１８を構成する開孔を形成する。
【００４５】
次に、スピンコート法により、絶縁基板５の全面に有機物質等の比較的誘電率の小さい光透過性層間絶縁膜９を成膜し、フォトエッチング法により蓄積容量線１５上に上記保護絶縁膜３６の開孔と同軸のコンタクトホール１８を構成する開孔を形成する。
【００４６】
次に、スパッター法によりＩＴＯの被膜を成膜し、フォトエッチング法によりパターニングして画素電極１０を形成する。
【００４７】
その後、低温キュア型ポリイミド樹脂を印刷塗布し、このポリイミド樹脂の被膜をラビング処理して配向膜３０ａを形成する。
【００４８】
一方、対向基板３については、透明絶縁基板１９のアレイ基板２との対向面にスパッターリング法によりＣｒ等の被膜を成膜し、フォトエッチング法によりパターニングして遮光膜２０を形成する。
【００４９】
次に、スパッター法によりＩＴＯの被膜を成膜し、フォトエッチング法によりパターニングして共通電極２１を形成する。その後、低温キュア型ポリイミド樹脂を印刷塗布し、このポリイミド樹脂の被膜をラビング処理して配向膜３０ｂを形成する。
【００５０】
次に、上記のように形成されたアレイ基板２と対向基板３を、配向方向が略９０°になるように組合せて接着し、これら両基板２，３間に液晶物質１を注入する。その後、そのアレイ基板２及び対向基板３の外面に偏光板４０ａ，４０ｂを貼着する。
【００５１】
上記のように液晶表示装置を構成すると、ＴＦＴ８のソース電極３５と画素電極１０とは透明導電膜３８を介して接続され、かつソース電極３５と透明導電膜３８とは、コンタクトホールを介することなく直接接続されるため、遮光性材料からなるソース電極３５の大きさを小さくでき、画素の開口率を大きくすることができる。
【００５２】
しかも、画素電極１０と透明導電膜３８とを接続するためのコンタクトホール１８を十分に大きく形成して接触抵抗を小さくできる。従ってＴＦＴ８の十分なオン電流を確保して明るい表示が得られる。
【００５３】
また、画素電極１０は、蓄積容量線１５上に設けられたコンタクトホール１８を介して透明導電膜３８と接続され、蓄積容量線１５と絶縁膜１６を介して対向する透明導電膜３８を蓄積容量電極として、これら蓄積容量線１５と透明導電膜３８との間に蓄積容量が形成されるため、画素の開口率を下げることなく必要な蓄積容量が得られる。
【００５４】
上記図１に示した基本形態の液晶表示装置では、画素電極の中央部を横切るように走査線と平行に蓄積容量線を設けた場合について例示しているが、これを前段の走査線６と自段の蓄積容量線１５を兼ねる構造となるように、蓄積容量線１５を画素電極の中央部ではなく、前段もしくは自段のＴＦＴ８側に偏倚させて配置することも可能で、この形態を採用した場合のアクティブマトリクス型液晶表示装置のアレイ基板を図２に示す。
【００５５】
即ち、この液晶表示装置では、透明導電膜３８及び画素電極１０は、夫々前段の走査線６上まで延在し、画素電極１０は、この前段の走査線６（蓄積容量線１５）上に設けられたコンタクトホール１８を介して透明導電膜３８と接続され、その前段の走査線６と絶縁膜１６を介して対向する透明導電膜３８との間に蓄積容量が形成される。
【００５６】
なお、このアレイ基板２の他の構成については、上記のアレイ基板と同じであるので、同一部分に同一符号を付して説明を省略する。
【００５７】
このように構成すると、上記の液晶表示装置と同様に、ソース電極３５と導電膜３８とはコンタクトホールを介することなく直接接続されるため、遮光性材料からなるソース電極３５の大きさを小さくでき、かつ画素電極を横切る蓄積容量線がないため、画素の開口率をより大きくすることができる。
【００５８】
図３にアクティブマトリクス型液晶表示装置のアレイ基板を示す。
【００５９】
このアレイ基板２は、ガラスからなる透明絶縁基板５の対向基板との対向面に絶縁膜４４（アンダーコート）が設けられ、この絶縁膜４４上に互いに交差する方向に複数本の走査線６と複数本の信号線７が設けられ、これら走査線６と信号線７の交差部の近くに夫々ＴＦＴ８が、また走査線６と信号線７により区画された領域に設けられた画素電極１０を横切るように走査線６と平行に蓄積容量線１５及び蓄積容量電極４２が設けられている。
【００６０】
特に、このアレイ基板２では、ＴＦＴ８は、上記絶縁膜４４上に設けられた、例えばＭｏからなるソース電極３５及びドレイン電極１１と、これらソース電極３５及びドレイン電極１１上に設けられたａ−Ｓｉからなる半導体層３２と、この半導体層３２上に設けられたＳｉＮｘからなる絶縁膜１６（ゲート絶縁膜）と、この絶縁膜１６上に設けられたＡｌとＭｏの積層膜からなるゲート電極１４と、これらソース電極３５、ドレイン電極１１、半導体層３２、絶縁膜１６、ゲート電極１４を覆うＳｉＮｘからなる保護絶縁膜３６とから構成されている。
【００６１】
このＴＦＴ８の構造に対応して、このアレイ基板２では、絶縁基板５上に設けられた絶縁膜４４上にソース電極３５及びドレイン電極１１と同一遮光性材料からなる信号線７及び蓄積容量線１５が設けられている。その信号線７とソース電極３５とは一体に接続されている。
【００６２】
また、蓄積容量線１５上には、上記ＴＦＴ８の半導体層３２及び絶縁膜１６と同一材料からなる半導体層３２ａ及び絶縁膜１６ａが順次積層形成され、その絶縁膜１６ａ上に上記ＴＦＴ８のゲート電極１４と同一遮光性材料からなる蓄積容量電極４２が蓄積容量線１５の幅よりも狭い幅で設けられている。
【００６３】
また、ＴＦＴ８の保護絶縁膜３６は、順次積層された上記蓄積容量線１５、半導体層３２ａ、絶縁膜１６ａ及び蓄積容量電極４２を覆って絶縁基板５の全面に設けられ、更にこの保護絶縁膜３６上に光透過性層間絶縁膜３９が設けられている。
【００６４】
画素電極１０は、この層間絶縁膜９上に設けられ、上記ＴＦＴ８のソース電極３５及び蓄積容量線１５と夫々保護絶縁膜３６及びその上に位置する光透過性層間絶縁膜９を貫通する各１個のコンタクトホール４５、１８を介して接続されている。
【００６５】
このようなアレイ基板２は、次のように製造される。
【００６６】
まず、絶縁基板５の対向基板との対向面の全面に、スパッターリング法又はプラズマＣＶＤ法によりＳｉＯｘからなる絶縁膜４４を成膜する。
【００６７】
次に、この絶縁膜４４上にスパッターリング法によりＭｏの被膜を成膜し、フォトエッチング法によりパターニングして、ソース電極３５、ドレイン電極１１、信号線７及び蓄積容量線１５を形成する。
【００６８】
次に、プラズマＣＶＤ法によりｉ型ａ−Ｓｉ：Ｈの被膜を０．１μｍの厚さに成膜し、フォトエッチング法によりパターニングして、ソース電極３５及びドレイン電極１１上に半導体層３２、蓄積容量線１５上に半導体層３２ａを形成する。
【００６９】
次に、プラズマＣＶＤ法によりＳｉＮｘの被膜を０．４μｍの厚さに成膜する。
【００７０】
次に、スパッターリング法によりＡｌの被膜とＭｏの被膜を積層して形成し、フォトエッチング法によりパターニングして、ゲート電極１４、蓄積容量電極４２および走査線６を形成する。
【００７１】
次いで、フォトエッチング法により上記ＳｉＮｘの被膜をパターニングしてゲート電極１４のない部分の半導体層３２を露出させ、同時にゲート電極１４下の絶縁膜１６を形成するとともに、蓄積容量電極４２下の絶縁膜１６ａを形成する。
【００７２】
次に、ゲート電極１４をマスクとして上記半導体層３２に、例えばリンをドープし、更にレーザアニールを行なって、半導体層３２にソース電極３５及びドレイン電極１１と共にソース領域及びドレイン領域を構成するｎ＋ポリＳｉ領域を形成する。
【００７３】
次に、プラズマＣＶＤ法により絶縁基板５の全面にＳｉＮｘからなる保護絶縁膜３６を成膜し、フォトエッチング法によりソース電極３５及び蓄積容量線１５上に、夫々コンタクトホール４５，１８を構成する開孔を形成する。
【００７４】
次に、スピンコート法により、絶縁基板５の全面に前述した有機物質等の比較的誘電率の小さい光透過性層間絶縁膜９を成膜する。そしてフォトエッチング法により上記ソース電極３５及び蓄積容量線１５上の保護絶縁膜３６を貫通する開孔と同軸のコンタクトホール４５，１８を構成する開孔を形成する。
【００７５】
次に、スパッター法によりＩＴＯの被膜を成膜し、フォトエッチング法によりパターニングして画素電極１０を形成する。
【００７６】
その後、低温キュア型ポリイミド樹脂を印刷塗布し、このポリイミド樹脂の被膜をラビング処理して配向膜を形成する。
【００７７】
上記のようにアレイ基板２を構成すると、このアレイ基板２を用いて形成される液晶表示装置は、蓄積容量電極４２と画素電極１０との間及び蓄積容量電極４２と蓄積容量線１５との間に蓄積容量が形成される。それにより、必要な蓄積容量を形成するための蓄積容量線１５の面積を小さくして、画素の開口率を大きくすることができる。
【００７８】
即ち、ＴＦＴには、ゲート電極とソース電極との間に容量Ｃｇｓが存在し、この容量Ｃｇｓのために、走査信号電圧がＶｇ，ｏｎからＶｇ，ｏｆｆに切換わる際に、容量分割によりより画素電極の電位のシフト量ΔＶｐは、画素電極と対向基板の共通電極との間の液晶の容量をＣｌｃ、蓄積容量をＣｓとし、
ΔＶｇ＝Ｖｇ，ｏｎ−Ｖｇ，ｏｆｆ
とすると、数１の関係があり、
【数１】
2005215702.tif 000003
【００７９】
このΔＶｐの値が大きいと、表示品位の低下を招く。そのため、一般に液晶表示装置は、蓄積容量Ｃｓを大きくする方法が採られている。
【００８０】
この蓄積容量Ｃｓは、蓄積容量線と画素電極との間に介在する絶縁膜の誘電率をεｘ、この絶縁膜の膜厚をＴｘ、蓄積容量線と画素電極とのオーバーラップ面積をＳｃｓとすると、
Ｃｓ＝ε０・εｘ・Ｓｃｓ／Ｔｘ
で表される。
【００８１】
従って、Ｃｓを大きくするためには、蓄積容量線の面積を大きくすればよいが、蓄積容量線の面積を大きくすると、画素の開口率が低下する。
【００８２】
なお、εｘやＴｘは、製造プロセス上、歩留り等に影響を及ぼすため、容易に変化させることができない。
【００８３】
このような蓄積容量Ｃｓについて、従来の液晶表示装置では、図４に示すように、画素電極１０と蓄積容量線１５との間に介在する保護絶縁膜３６によって形成される容量をＣａ、層間絶縁膜９によって形成される容量をＣｂとすると、
Ｃｓ＝Ｃ１
＝Ｃａ・Ｃｂ／（Ｃａ＋Ｃｂ）
となっている。
【００８４】
これに対して、上述した図３に示した液晶表示装置では、図５に示すように、画素電極１０と蓄積容量電極４２との間に保護絶縁膜３６と層間絶縁膜３９が介在するため、これら画素電極１０と蓄積容量電極４２との間に
Ｃ１´＝Ｃａ´・Ｃｂ´／（Ｃａ´＋Ｃｂ´）
で表される第１の蓄積容量Ｃ１´が形成されるとともに、蓄積容量電極４２と蓄積容量線１５との間に絶縁膜１６ａと半導体層３２ａとが介在するため、その絶縁膜１６ａにより形成される容量をＣｃ、半導体層３２ａにより形成される容量をＣｄとすると、これら蓄積容量電極４２と蓄積容量線１５との間に
Ｃ２＝Ｃｃ・Ｃｄ／（Ｃｃ＋Ｃｄ）
で表される第２の蓄積容量Ｃ２が形成され、
Ｃｓ´＝Ｃ１´＋Ｃ２
で表される蓄積容量Ｃｓ´が形成される。
【００８５】
従って、図３に示す液晶表示装置において、例えば蓄積容量電極４２の面積が従来の液晶表示装置の蓄積容量線１５と同じで、
Ｃ１＝Ｃ１´
であるとすると、
Ｃｓ´＞Ｃｓ
となり、従来の液晶表示装置に比べて面積の利用効率がよくなる。
【００８６】
つまり、従来の液晶表示装置の蓄積容量と同じ蓄積容量を面積の小さい蓄積容量線１５で形成でき、画素の開口率を向上させることができる。
【００８７】
しかも、蓄積容量電極４２と蓄積容量線１５との間の絶縁膜１６ａ及び半導体層３２ａでＴＦＴを形成するとき、同一工程で形成できるため、スループットを低下させることなく液晶表示装置を製造することができる。
【００８８】
図６に他のアクティブマトリクス型液晶表示装置のアレイ基板を示す。
【００８９】
上記図３に示した液晶表示装置では、画素電極をＴＦＴのソース電極及び蓄積容量線と接続するために各１個のコンタクトホールを設けたが、このアレイ基板２は、そのコンタクトホール４５，１８を夫々複数個（図示例では２個）ずつ設けたものである。
【００９０】
なお、このアレイ基板２のその他の構成については、図３に示したアレイ基板と同じであるので、同一部分に同一符号を付して説明を省略する。
【００９１】
このように画素電極１０とＴＦＴ８のソース電極３５及び画素電極１０と蓄積容量線１５とを接続するためのコンタクトホール４５，１８を複数個ずつ設けると、画素電極１０とソース電極３５及び蓄積容量線１５との接触抵抗を低くすることができる。
【００９２】
図７に更に異なるアクティブマトリクス型液晶表示装置のアレイ基板を示す。
【００９３】
図３に示した液晶表示装置では、蓄積容量線に対して蓄積容量電極の幅を狭く形成したが、このアクティブマトリクス型液晶表示装置のアレイ基板２は、蓄積容量線１５に対して蓄積容量電極４２の幅を広くしたものである。
【００９４】
なお、このアレイ基板２のその他の構成については、上記図３のアレイ基板と同じであるので、同一部分に同一符号を付して説明を省略する。
【００９５】
このように蓄積容量電極４２の幅を蓄積容量線１５の幅よりも広くすると、蓄積容量電極４２と蓄積容量線１５との間に合わせずれが生じても、これら蓄積容量電極４２と蓄積容量線１５との間の蓄積容量Ｃ２の変化を避けることができるばかりでなく、蓄積容量電極４２と画素電極１０との間の第１の蓄積容量Ｃ１´′を大きくすることができる（図５参照）。
【００９６】
図８に別のアクティブマトリクス型液晶表示装置のアレイ基板を示す。
【００９７】
上記図３乃至図７に示す液晶表示装置のアレイ基板では、画素電極を横切るように走査線と平行に蓄積容量線及び蓄積容量電極を設けたが、このアレイ基板２は、前段の走査線６が自段の蓄積容量電極４２を兼ね、この前段の走査線６と一部が重なるように蓄積容量線１５が設けられ、且つ、これら走査線６及び蓄積容量電極４２と一部が重なるように画素電極１０が設けられている。
【００９８】
なお、このアレイ基板２のその他の構成については、上記図３のアレイ基板と同じであるので、同一部分に同一符号を付して説明を省略する。
【００９９】
このように構成すると、蓄積容量線が画素電極を横切るアレイ基板に比べて画素の開口をより大きくすることができる。
【０１００】
図９に別のアクティブマトリクス型液晶表示装置のアレイ基板を示す。
【０１０１】
このアレイ基板２は、走査線６と平行に画素電極１０を横切る蓄積容量線１５を走査線６と信号線７との交差部近くに設けられたＴＦＴ８方向に延長させて、ＴＦＴ８のソース電極３５に接続するとともに、蓄積容量電極４２もＴＦＴ８方向に延長させ、ＴＦＴ８の近くの保護絶縁膜３６及び層間絶縁膜９を貫通する１個のコンタクトホール１８を介して画素電極１０を蓄積容量線１５の延在部又はソース電極３５に接続したものである。
【０１０２】
なお、このアレイ基板２のその他の構成については、上記図３のアレイ基板と同じであるので、同一部分に同一符号を付して説明を省略する。
【０１０３】
このように構成すると、１個のコンタクトホール１８でソース電極３５と画素電極１０を接続でき、画素の開口を大きくすることができる。
【０１０４】
図１０及び図１１に更に異なるアクティブマトリクス型液晶表示装置のアレイ基板を示す。
【０１０５】
図１０のアレイ基板２は、蓄積容量電極４２上の層間絶縁膜９の厚さを蓄積容量電極４２の面積よりも狭い領域で他の部分よりも薄くしたものである。
【０１０６】
また、図１１のアレイ基板２は、蓄積容量電極４２上の層間絶縁膜９の厚さを蓄積容量電極４２の面積よりも広い領域で他の部分よりも薄くしたものである。
【０１０７】
なお、これらアレイ基板２のその他の構成については、上記図３のアレイ基板と同じであるので、同一部分に同一符号を付して説明を省略する。
【０１０８】
このように蓄積容量電極４２上の層間絶縁膜９の厚さを他の部分よりも薄くすると、蓄積容量電極４２と画素電極１０との間の蓄積容量Ｃ１を大きくすることができる。
【０１０９】
更に、このように層間絶縁膜９の厚さを薄くする場合、フォトエッチング法により、蓄積容量電極４２をマスクとして絶縁基板５側から露光して薄くする部分を形成することにより、合わせずれによる第１の蓄積容量Ｃ１の変化を防止することができる。
【図面の簡単な説明】
【０１１０】
【図１】図１（ａ）は、この発明の基本形態を説明するための液晶表示装置の構成を示す平面図、図１（ｂ）は、そのＢ−Ｂ断面図、図１（ｃ）は、Ｃ−Ｃ断面図である。
【図２】図２は、この基本形態における蓄積容量線の配置位置を変更した場合を説明するための液晶表示装置のアレイ基板の構成を示す平面図である。
【図３】図３（ａ）は、この発明の実施の形態を説明するための液晶表示装置の構成を一部切欠いて示した平面図、図３（ｂ）は、そのＢ−Ｂ断面図、図３（ｃ）は、Ｃ−Ｃ断面図である。
【図４】図４（ａ）及び（ｂ）は、夫々図３に示した液晶表示装置の蓄積容量と比較するために示した従来の液晶表示装置の蓄積容量の説明図である。
【図５】図５（ａ）及び（ｂ）は、夫々図３に示した液晶表示装置の蓄積容量を説明するための図である。
【図６】この発明の実施の形態を説明するための異なる液晶表示装置のアレイ基板の構成を一部切欠いて示した平面図である。
【図７】この発明の実施の形態を説明するための別の液晶表示装置のアレイ基板の構成を一部切欠いて示した平面図である。
【図８】図８（ａ）は、この発明の実施の形態を説明するための更に異なる液晶表示装置の構成を示す平面図、図８（ｂ）は、そのＢ−Ｂ断面図である。
【図９】図９（ａ）は、この発明の実施の形態を説明するための異なる液晶表示装置の構成を示す平面図、図９（ｂ）は、そのＢ−Ｂ断面図、図９（ｃ）は、Ｃ−Ｃ断面図である。
【図１０】図１０は、この発明の実施の形態を説明するための別の液晶表示装置のアレイ基板の要部構成を示す断面図である。
【図１１】図１１は、同じく液晶表示装置の異なるアレイ基板の要部構成を示す断面図である。
【図１２】図１２（ａ）は、従来の液晶表示装置の構成を示す平面図、図１２（ｂ）は、そのＢ−Ｂ断面図、図１２（ｃ）は、Ｃ−Ｃ断面図である。
【図１３】図１３は、従来の異なる液晶表示装置の構成を示す平面図である。
【符号の説明】
【０１１１】
２…アレイ基板
３…対向基板
５…絶縁基板
６…走査線
７…信号線
８…薄膜トランジスタ
９…層間絶縁膜
１０…画素電極
１５…蓄積容量線
１６…ゲート絶縁膜
１８…コンタクトホール
３２…半導体層
３５…ソース電極
３６…絶縁保護膜
３８…透明導電膜
４２…蓄積容量電極
４７…遮光膜
【図１】
2005215702.tif 000004
【図２】
2005215702.tif 000005
【図３】
2005215702.tif 000006
【図４】
2005215702.tif 000007
【図５】
2005215702.tif 000008
【図６】
2005215702.tif 000009
【図７】
2005215702.tif 000010
【図８】
2005215702.tif 000011
【図９】
2005215702.tif 000012
【図１０】
2005215702.tif 000013
【図１１】
2005215702.tif 000014
【図１２】
2005215702.tif 000015
【図１３】
2005215702.tif 000016