(57)【要約】【課題】  必要とするラインの個数を減少し単位セルの面積が８Ｆ２となるＤＲＡＭと類似する構造のマグネチックラムに関する。【解決手段】  マグネチックラムは素子分離膜により定義され所定の間隔を置いてマトリックス状に配置される活性領域と、活性領域に垂直な方向に延びて活性領域を３分割するワードラインと、ワードラインの間に備えられワードラインに平行な方向に延びる書込みワードラインと、ワードラインに垂直な方向に延びて活性領域に重畳するよう備えられるビットラインと、ビットラインに平行な方向に延びて２つのビットラインの間毎に１つずつ備えられるグラウンドラインと、ビットライン及び書込みワードラインの交差点毎に形成されるＭＴＪセルとを備え、ＭＴＪセルの上部面及び下部面はそれぞれビットライン及びワードラインの両側のドレイン領域に電気的に接続され、グラウンドラインはワードラインの間のソース領域に電気的に接続されている。【選択図】図１
2005191523.tif 000002
【特許請求の範囲】
【請求項１】
素子分離膜により定義され、所定の間隔を置いてマトリックス状に配置される活性領域と、
前記活性領域に垂直な方向に延びて、前記活性領域を３分割するワードラインと、
前記ワードラインの間に備えられ、前記ワードラインに平行な方向に延びる書込みワードラインと、
前記ワードラインと垂直な方向に延びて、前記活性領域と重畳するように備えられるビットラインと、
前記ビットラインと平行な方向に延びて、２つのビットラインの間毎に１つずつ備えられるグラウンドラインと、
前記ビットライン及び前記書込みワードラインの交差点毎に形成されるＭＴＪセルとを備え、
前記ＭＴＪセルの上部面及び下部面は、それぞれ前記ビットライン及び前記ワードラインの両側のドレイン領域に電気的に接続され、前記グラウンドラインは前記ワードラインの間のソース領域に電気的に接続されることを特徴とするマグネチックラム。
【請求項２】
半導体基板上に形成されたワードラインと、
前記ワードラインの間の活性領域に備えられたソース領域と、
前記ワードラインの両側の活性領域に備えられたドレイン領域と、
前記ソース領域に電気的に接続され、前記ワードラインに垂直なグラウンドラインと、
前記ワードラインの間に前記活性領域と電気的に絶縁されて設けられた書込みワードラインと、
前記書込みワードラインの上部に前記書込みワードラインと電気的に絶縁されて設けられたＭＴＪセルと、
前記ＭＴＪセルの上部に前記の活性領域と重畳するように備えられたビットラインとを含み、
前記ＭＴＪセルの上部面及び下部面はそれぞれ前記ビットライン及び前記ワードラインの両側のドレイン領域に電気的に接続され、前記グラウンドラインは前記ワードラインの間のソース領域に電気的に接続され、前記グラウンドラインは２つのビットラインの間毎に１つずつ備えられ、前記書込みワードラインは２つのワードラインの間毎に１つずつ備えられることを特徴とするマグネチックラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はマグネチックラム（ｍａｇｎｅｔｉｃ  ＲＡＭ：以下、ＭＲＡＭと記す）に関し、ＭＲＡＭセルを２つのワードライン毎に１つの書込みワードラインを必要とし、２つのビットライン毎に１つのグラウンドラインだけを必要とするよう配置して必要とするラインの個数が減少し、単位セルの面積が８Ｆ２となるＤＲＡＭと類似する構造のマグネチックラムに関する。
【背景技術】
【０００２】
マグネチックラムはＳＲＡＭより速い速度、ＤＲＡＭと同じ集積度、そしてフラッシュメモリと同様の非揮発性メモリの特性を有する。
大部分の半導体メモリ製造会社等は、次世代記憶素子の１つに強磁性体物質を利用するＭＲＡＭの開発を進めている。
【０００３】
前記のＭＲＡＭは、強磁性薄膜を多層に形成して各薄膜の磁化方向に伴う電流の変化を感知することにより情報を読出し及び書込みできる記憶素子であり、磁性薄膜固有の特性により高速、低電力及び高集積化を可能にするだけでなく、フラッシュメモリのように非揮発性メモリ動作が可能な素子である。
前記のＭＲＡＭは、スピンが電子の伝達現象に多大な影響を及ぼすため発生する巨大磁気抵抗（Ｇｉａｎｔ  Ｍａｇｎｅｔｏ  Ｒｅｓｉｓｔｉｖｅ、ＧＭＲ）現象や、スピン偏極磁気透過現象を利用してメモリ素子を具現する方法がある。
前記の巨大磁気抵抗（ＧＭＲ）現象を利用したＭＲＡＭは、非磁性層を挟んだ２つの磁性層のスピン方向が同じ場合より、異なる場合の抵抗が大きく異なる現象を利用してＧＭＲ磁気メモリ素子を具現するものである。
前記のスピン偏極磁気透過現象を利用したＭＲＡＭは、絶縁層を挟んだ２つの磁性層でスピン方向の同じ場合が、異なる場合より電流の透過が遥かによく発生するという現象を利用して磁気透過接合メモリ素子を具現するものである。
【０００４】
図３は、従来の技術に係るＭＲＡＭセルを示す概略図である。図４は、従来の技術に係るＭＲＡＭを示す断面図である。図３及び図４に示されているように、ＭＲＡＭはトランジスタ１つとＭＴＪセル８０とからなる。ＭＴＪセル８０は、ビットライン９０と連結層６０及びコンタクトプラグ５０を介し前記トランジスタのドレイン３０に接続され、ＭＲＡＭはＭＴＪセル８０内の磁化方向を変更して情報を格納するための書込みワードライン７０を含む。前記トランジスタのゲート２０は、情報を読出すときに利用されるワードラインとして機能する。前記トランジスタのソース４０は、グラウンドライン４５を介し接地される。
前記の従来の技術に係るＭＲＡＭは、一般的なＤＲＡＭと別にグラウンドライン、ワードライン、書込みワードライン及びビットラインを含んでおり、セル毎に４つの独立的な配線を必要にするという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の課題は、ＭＲＡＭセルを２つのワードライン毎に１つの書込みワードラインを必要とし、２つのビットライン毎に１つのグラウンドラインだけを必要とするよう配置し、単位セル面積が８Ｆ２になるフォールデッドビットラインＤＲＡＭと類似する構造のＭＲＡＭを提供することである。
【課題を解決するための手段】
【０００６】
請求項１記載の発明におけるマグネチックラムは、
素子分離膜により定義され、所定の間隔を置いてマトリックス状に配置される活性領域と、
前記活性領域に垂直な方向に延びて、前記活性領域を３分割するワードラインと、
前記ワードラインの間に備えられ、前記ワードラインに平行な方向に延びる書込みワードラインと、
前記ワードラインと垂直な方向に延びて、前記活性領域と重畳するように備えられるビットラインと、
前記ビットラインと平行な方向に延びて、２つのビットラインの間毎に１つずつ備えられるグラウンドラインと、
前記ビットライン及び前記書込みワードラインの交差点毎に形成されるＭＴＪセルとを備え、
前記ＭＴＪセルの上部面及び下部面は、それぞれ前記ビットライン及び前記ワードラインの両側のドレイン領域に電気的に接続され、前記グラウンドラインは前記ワードラインの間のソース領域に電気的に接続されることを特徴としている。
【０００７】
請求項２記載の発明におけるマグネチックラムは、
半導体基板上に形成されたワードラインと、
前記ワードラインの間の活性領域に備えられたソース領域と、
前記ワードラインの両側の活性領域に備えられたドレイン領域と、
前記ソース領域に電気的に接続され、前記ワードラインに垂直なグラウンドラインと、
前記ワードラインの間に前記活性領域と電気的に絶縁されて設けられた書込みワードラインと、
前記書込みワードラインの上部に前記書込みワードラインと電気的に絶縁されて設けられたＭＴＪセルと、
前記ＭＴＪセルの上部に前記の活性領域と重畳するように備えられたビットラインとを含み、
前記ＭＴＪセルの上部面及び下部面はそれぞれ前記ビットライン及び前記ワードラインの両側のドレイン領域に電気的に接続され、前記グラウンドラインは前記ワードラインの間のソース領域に電気的に接続され、前記グラウンドラインは２つのビットラインの間毎に１つずつ備えられ、前記書込みワードラインは２つのワードラインの間毎に１つずつ備えられることを特徴としている。
【発明の効果】
【０００８】
本発明に係るマグネチックラムは、ＲＡＭセルを２つのワードライン毎に１つの書込みワードラインを必要とし、２つのビットライン毎に１つのグラウンドラインだけを必要とするよう配置しラインの個数を減少させて集積度を高めるという効果がある。
【発明を実施するための最良の形態】
【０００９】
以下では、本発明に係る実施の形態を図面を参照して詳しく説明する。
図１は、本発明に係るＭＲＡＭの平面図である。図１に示されているように、本発明に係るＭＲＡＭは素子分離膜１１０により定義され、所定の間隔を置いてマトリックス状に配置される活性領域１００と、垂直な方向に延びて活性領域１００をドレイン領域（図示省略）、ソース領域（図示省略）、ドレイン領域（図示省略）に３分割するワードライン１２０−１，１２０−２と、ワードライン１２０−１，１２０−２の間に備えられワードライン１２０−１，１２０−２に平行な方向に延びる書込みワードライン１７０−１，１７０−２と、ワードライン１２０−１，１２０−２と垂直な方向に延びて活性領域と重畳するよう備えられるビットライン１９０と、ビットライン１９０に平行な方向に延びて２つのビットライン１９０の間毎に１つずつ備えられるグラウンドライン１４５と、ビットライン１９０及び書込みワードライン１７０−１，１７０−２の交差点毎に形成されるＭＴＪセル１８０−１，１８０−２とを含む。ここで、ＭＴＪセル１８０−１，１８０−２の上部面及び下部面はそれぞれビットライン１９０及びワードライン１２０−１，１２０−２の両側のドレイン領域に電気的に接続され、グラウンドライン１４５はコンタクトプラグ１５５を介しワードライン１２０−１，１２０−２の間のソース領域に電気的に接続される。
【００１０】
図２は、本発明に係るＭＲＡＭの断面図である。図２に示されているように、半導体基板の上部に素子分離膜１１０により定義された活性領域１００を３分割するワードライン１２０−１，１２０−２が形成されている。ワードライン１２０−１，１２０−２の間の活性領域にソース領域１４０が形成されており、ワードライン１２０−１，１２０−２の両側の活性領域にはドレイン領域１３０−１，１３０−２が形成されている。平坦化した層間絶縁膜２００の上部には、ソース領域１４０に電気的に接続されワードライン１２０−１，１２０−２に垂直なグラウンドライン１４５が形成されており、層間絶縁膜２１０の上部には書込みワードライン１７０−１，１７０−２が形成されている。ここで、書込みワードライン１７０−１，１７０−２はワードライン１２０−１，１２０−２の間に形成される。ＭＴＪセル１８０−１，１８０−２は、書込みワードライン１７０−１，１７０−２の上部に前記の書込みワードラインと電気的に絶縁して形成され、ビットライン１９０はＭＴＪセル１８０−１，１８０−２の上部に活性領域１００と重畳するよう形成される。ここで、ＭＴＪセル１８０−１，１８０−２の上部面及び下部面はそれぞれビットライン１９０及びワードライン１２０−１，１２０−２の両側のドレイン領域１３０−１，１３０−２と、連結層１６０及びコンタクトプラグ１５５，１５０を介し電気的に接続され、グラウンドライン１９０はワードライン１２０−１，１２０−２の間のソース領域１４０と電気的に接続される。書込みワードライン１７０−１，１７０−２は、２つのワードライン１２０−１，１２０−２の間毎に１つずつ形成され、グラウンドライン１４５は２つのビットライン１９０の間毎に１つずつ形成される。このように、２つのワードライン１２０−１，１２０−２毎に１つの書込みワードライン１７０−１，１７０−２を必要とし、２つのビットライン１９０毎に１つのグラウンドライン１４５だけを必要とするように配置されていれば、従来のＭＲＡＭよりもラインの個数を減少させて集積度を高めることができる。したがって、本実施形態のＭＲＡＭを、単位セル面積が８Ｆ２になるフォールデッドビットラインＤＲＡＭに類似させることが可能である。
【図面の簡単な説明】
【００１１】
【図１】本発明に係るＭＲＡＭの概略構成を表す平面図である。
【図２】図１のＭＲＡＭの概略構成を表す断面図である。
【図３】従来の技術に係るＭＲＡＭセルを示す概略図である。
【図４】図３のＭＲＡＭの概略構成を表す断面図である。
【符号の説明】
【００１２】
１００      活性領域
１１０      素子分離膜
１２０−１，１２０−２      ワードライン
１３０−１，１３０−２      ドレイン領域
１４０      ソース領域
１４５      グラウンドライン
１５０，１５５      コンタクトプラグ
１６０      連結層
１７０−１，１７０−２      書込みワードライン
１８０−１，１８０−２      ＭＴＪセル
１９０      ビットライン
２００，２１０      層間絶縁膜
【図１】
2005191523.tif 000003
【図２】
2005191523.tif 000004
【図３】
2005191523.tif 000005
【図４】
2005191523.tif 000006