(57)【要約】【課題】付加容量素子１８の容量を維持しつつ開口率を向上させると共に、付加容量素子１８におけるリーク電流を低減して耐圧を向上させる。【解決手段】液晶表示装置Ｓは、絶縁性基板１の上で互いに交差して延びる複数のゲート配線５及びソース配線１２と、マトリクス状に設けられると共に画素開口部３７を有する複数の画素と、各画素に設けられた画素電極２６及び付加容量素子１８とを備えている。付加容量素子１８は、下部電極２０と、下部電極２０の上に容量絶縁膜１４を介して積層された上部電極１９とにより構成され、ゲート配線５に重なっている。そして、画素開口部３７を区画する付加容量素子１８の端部２３では、下部電極２０、容量絶縁膜１４、及び上部電極１９の各側端が、絶縁性基板１の法線方向に揃っている。【選択図】図２
2005128053.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板の上にマトリクス状に設けられた複数の画素と、
上記各画素に設けられ、スイッチング素子により駆動される画素電極と、
上記画素電極の電位を保持する付加容量素子とを備える液晶表示装置であって、
上記付加容量素子は、上記絶縁性基板の上に設けられた下部電極と、該下部電極の上に容量絶縁膜を介して積層された上部電極とにより構成され、
上記付加容量素子の端部の少なくとも一部は、上記下部電極、容量絶縁膜、及び上部電極の各側端が、上記絶縁性基板の法線方向に揃っている
ことを特徴とする液晶表示装置。
【請求項２】
請求項１において、
上記スイッチング素子に接続され、互いに交差して延びる複数のゲート配線及びソース配線を備え、
上記付加容量素子の少なくとも一部は、上記ゲート配線に重なっている
ことを特徴とする液晶表示装置。
【請求項３】
請求項１において、
上記画素は、光が透過する画素開口部を備え、
上記画素開口部の少なくとも一部は、付加容量素子の端部により区画され、
上記画素開口部を区画する付加容量素子の端部は、下部電極、容量絶縁膜、及び上部電極の各側端が、絶縁性基板の法線方向に揃っている
ことを特徴とする液晶表示装置。
【請求項４】
請求項１において、
上記容量絶縁膜は、シリコン窒化膜により構成され、
画素開口部には、上記シリコン窒化膜が設けられていない
ことを特徴とする液晶表示装置。
【請求項５】
請求項１において、
上記下部電極は、金属材料により構成されている
ことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の液晶表示装置に関し、特に、付加容量素子を有する液晶表示装置に関するものである。
【背景技術】
【０００２】
近年、液晶表示装置は、軽量、薄型、低消費電力等の利点を有するディスプレイとして注目され、研究開発が盛んに行われている。液晶表示装置は、液晶層を透明電極で挟んで構成された画素がマトリクス状に配置された構造を有している。そして、各画素の透明電極間に任意の電圧を加え、液晶層における液晶分子の配向状態を変化させることにより、液晶層を通過する光の偏光度を変化させ、光の透過率を制御するようになっている。
【０００３】
液晶表示装置は、その動作原理から単純マトリクス型とアクティブマトリクス型とに分類される。アクティブマトリクス型の液晶表示装置は、各画素をオン又はオフするために、薄膜トランジスタ（以下、ＴＦＴと略称する）等のアクティブ素子をスイッチング素子として備えている。したがって、各画素毎に独立に信号を送ることができるため、解像度が優れ、鮮明な画像を得ることができる。
【０００４】
また、ＴＦＴに接続された画素電極の電位を保持するために、付加容量を設けることも知られている（例えば、特許文献１参照）。付加容量は、液晶容量に対して並列に接続されている。
【０００５】
ここで、付加容量を備える従来のアクティブマトリクス型液晶表示装置について、図１２及び図１３を参照して説明する。図１２は、液晶表示装置の画素を拡大して示す平面図であり、図１３は、図１２におけるXIII−XIII線断面図である。
【０００６】
図１３に示すように、絶縁性基板８１の上には、活性層となる多結晶シリコン薄膜８２が４０〜８０ｎｍの厚さで形成されている。さらに、絶縁性基板８１の上には、多結晶シリコン薄膜８２を覆うように、ゲート絶縁膜８３が形成されている。ゲート絶縁膜８３は、スパッタリングやＣＶＤ法等により８０〜１５０ｎｍの厚さで形成されている。
【０００７】
上記多結晶シリコン薄膜８２は、上記ゲート絶縁膜８３が形成された後に、イオン注入される。これは、イオン注入を後述のゲート電極８４や、付加容量９８の上部電極８５の形成後に行なうと、これらの電極８４，８５に遮断されて電極８４，８５の下方にイオンが注入されないためである。そして、特に、後に下部電極８２ａを構成する領域（図１２及び図１３に斜線で示す領域）には、リンが１×１０15ｃｍ-2のドーズ量でイオン注入されている。
【０００８】
上記ゲート絶縁膜８３の上には、図１２及び図１３に示すように、ゲート電極８４及び上部電極８５が形成されている。ゲート電極８４及び上部電極８５は、金属又は低抵抗の多結晶シリコンを用いて所定の形状にパターニングされている。上部電極８５は、多結晶シリコン膜８２の一部８２ａと重なっている。すなわち、上部電極８５と、下部電極８２ａと、これら各電極の間の絶縁膜とにより、付加容量９８が構成されている。
【０００９】
ところで、付加容量の電極のパターン形成時に、フォトリソグラフィ等におけるアライメントのずれや、エッチングにおけるエッチシフト等により、上部電極８５と下部電極８２ａとが重なり合う領域の面積が減少して、付加容量が所望の容量よりも小さくなる虞れがある。これに対して、図１２及び図１３に示すように、付加容量の上部電極８５は、下部電極８２ａよりもはみ出して形成され、マージンをもたせるようになっている。
【００１０】
上記上部電極８５及びゲート電極８４の形成後には、ゲート電極８４をマスクとして、上方からリンを１×１０15ｃｍ-2のドーズ量でイオン注入を行なう。このことにより、多結晶シリコン膜８２に、ソース領域及びドレイン領域を形成すると共に、ゲート電極８４の下方にチャネル領域８６を形成する。
【００１１】
また、上記ゲート絶縁膜８３の上には、第１の層間絶縁膜８７が積層されている。第１の層間絶縁膜８７には、コンタクトホール８８，８９が形成されている。そして、第１の層間絶縁膜８７の上には、コンタクトホール８８を介してソース領域に導通するデータ線９０と、コンタクトホール８９を介してドレイン領域に導通するドレイン電極９１とが形成されている。これらデータ線９０及びドレイン電極９１は、Ａｌ等の低抵抗の金属により形成されている。
【００１２】
上記第１の層間絶縁膜８７の上には、シリコン窒化膜である第２の層間絶縁膜９２がプラズマＣＶＤ法により形成されている。第２の層間絶縁膜９２を形成した後に、アニールを行なってシリコン窒化膜中に含まれる水素によるトランジスタの水素化処理を行なう。
【００１３】
上記第２の層間絶縁膜９２の上には、コンタクトホール９３が形成され、このコンタクトホール９３を介してドレイン電極９１に導通する画素電極９４が形成されている。画素電極９４は、ＩＴＯ等の透明電極により構成されている。
【００１４】
こうして、ＴＦＴによりスイッチングされた画素電極９４により液晶層（図示省略）を駆動して表示を行うと共に、付加容量９８により画素電極９４を所定の電位に保持するようにしている。
【特許文献１】特開２０００−３０５１１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかし、上記従来の液晶表示装置では、図１２に示すように、ゲート電極（ゲート配線）８４及び上部電極（容量線）８５が、ゲート絶縁膜８３の上でゲート配線８４の幅方向に横並びに形成されているため、画素における開口領域が、ゲート配線８４の幅方向に狭くなってしまうという問題がある。また、容量を充分に確保するために、付加容量をゲート配線８４の長さ方向に延長すると、開口領域もゲート配線８４の長さ方向に長くなってしまう。すなわち、開口率を高めようとすると、上部電極８５の面積が小さくなって、付加容量９８の容量が低下することが避けられない。
【００１６】
また、上部電極８５の一部が下部電極８２ａからはみ出して形成されているため、そのはみ出し部分は、付加容量として機能しておらず、開口率の低下を招いている。これは、上部電極に対して下部電極がはみ出して構成されている場合も同様である。
【００１７】
さらに、下部電極８２ａに対して上部電極８５がはみ出している部分では、下部電極８２ａのエッジ（角）部分において電界集中が発生するため、はみ出しているエッジ部分の長さが長くなるほど、付加容量におけるリーク電流の増大や耐圧の低下を招いてしまうという問題もある。
【００１８】
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、付加容量素子の容量を維持しつつ開口率を向上させると共に、付加容量素子におけるリーク電流を低減して耐圧を向上させようとすることにある。
【課題を解決するための手段】
【００１９】
上記の目的を達成するために、この発明では、下部電極、容量絶縁膜、及び上部電極の各側端を、付加容量素子の端部の少なくとも一部において絶縁性基板の法線方向に揃えるようにした。
【００２０】
具体的に、本発明に係る液晶表示装置は、絶縁性基板の上にマトリクス状に設けられた複数の画素と、上記各画素に設けられ、スイッチング素子により駆動される画素電極と、上記画素電極の電位を保持する付加容量素子とを備える液晶表示装置であって、上記付加容量素子は、上記絶縁性基板の上に設けられた下部電極と、該下部電極の上に容量絶縁膜を介して積層された上部電極とにより構成され、上記付加容量素子の端部の少なくとも一部は、上記下部電極、容量絶縁膜、及び上部電極の各側端が、上記絶縁性基板の法線方向に揃っている。
【００２１】
上記スイッチング素子に接続され、互いに交差して延びる複数のゲート配線及びソース配線を備え、上記付加容量素子の少なくとも一部は、上記ゲート配線に重なっていることが好ましい。
【００２２】
上記画素は、光が透過する画素開口部を備え、上記画素開口部の少なくとも一部は、付加容量素子の端部により区画され、上記画素開口部を区画する付加容量素子の端部は、下部電極、容量絶縁膜、及び上部電極の各側端が、絶縁性基板の法線方向に揃っているようにしてもよい。
【００２３】
上記容量絶縁膜は、シリコン窒化膜により構成され、画素開口部には、上記シリコン窒化膜が設けられていないことが好ましい。
【００２４】
上記下部電極は、金属材料により構成されていることが望ましい。
【００２５】
すなわち、本発明によると、付加容量素子を構成する下部電極、容量絶縁膜、及び上部電極の各側端が、付加容量素子の少なくとも一部において絶縁性基板の法線方向に揃っているため、上部電極又は下部電極の不要なはみ出し部分の面積が減少する。すなわち、付加容量素子の容量を減少させることなく、開口率を大きくすることが可能となる。そのことに加え、上部電極又は下部電極のはみ出し部分は、これら電極の周囲長さ方向に短くなるため、下部電極及び上部電極の一方と、他方のエッジとの重なり長さが短縮される。その結果、これら一方の電極と、他方の電極のエッジとの間で生じる電界集中が抑制されるので、付加容量素子のリーク電流が低減されると共に耐圧が低下する。
【００２６】
また、付加容量素子の少なくとも一部をゲート配線に重ねることにより、ゲート配線と付加容量素子との間に、絶縁性基板に平行な方向にスペースを設ける必要がないため、開口率をさらに大きくすることが可能となる。
【００２７】
また、下部電極、容量絶縁膜、及び上部電極の各側端を、画素開口部を区画する付加容量素子の端部において揃えることにより、互いに揃えられる各側端と画素開口部とを、同じ工程で容易に形成することが可能となる。この場合、下部電極及び上部電極を揃えるために除去される余分な電極領域を、画素開口部の形成時に除去される領域と別個に設ける必要がないので、開口率を向上させる点で好ましい。
【００２８】
また、容量絶縁膜をシリコン窒化膜により構成した場合には、シリコン窒化膜がシリコン酸化膜よりも高い比誘電率を有するため、同一の電極面積に対する付加容量素子の容量が増大する。さらに、このシリコン窒化膜が、画素開口部に設けられていないため、画素開口部における光の透過率を向上させることが可能となる。
【発明の効果】
【００２９】
本発明によれば、付加容量素子を構成する下部電極、容量絶縁膜、及び上部電極の各側端を、付加容量素子の少なくとも一部において絶縁性基板の法線方向に揃えることにより、不要な電極面積による開口率の低下を防止することができる。さらに、下部電極及び上部電極の一方と、他方のエッジとの重なり長さを短縮できるため、付加容量素子のリーク電流を低減させることができると共に、耐圧を低下させることができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【００３１】
《発明の実施形態１》
図１〜図１１は、本発明に係る液晶表示装置の実施形態１を示している。本実施形態の液晶表示装置Ｓは、バックライト等の光源の光を透過して表示を行う透過領域Ｔを備える透過型の液晶表示装置である。
【００３２】
液晶表示装置Ｓは、スイッチング素子であるＴＦＴ３０を有する第１基板３１と、該第１基板３１上に積層された液晶層（図示省略）と、該液晶層上に積層された第２基板（図示省略）とを備えている。つまり、上記液晶層は、対向する一対の基板間に介装されている。また、上記第２基板は、カラー表示用のＲＧＢのカラーフィルタ（図示省略）や、ＩＴＯ等により形成された透明電極（図示省略）等を有している。
【００３３】
上記第１基板３１は、拡大平面図である図１に示すように、絶縁性基板１と、ゲート配線５及びソース配線１２と、ＴＦＴ３０と、付加容量素子１８と、画素電極２６とを備えている。
【００３４】
上記絶縁性基板１は、例えばガラス等の透明絶縁材料により構成されている。
【００３５】
上記ゲート配線５は、絶縁性基板１の上に複数設けられ、図１で左右方向に互いに平行に延びている。一方、複数のソース配線１２は、絶縁性基板１の上において、図１で上下方向に互いに平行に延びると共に、上記各ゲート配線５に交差している。これらゲート配線５及びソース配線１２により区画された領域には、画素３５が形成されている。つまり、各画素３５は、絶縁性基板１の上にマトリクス状に配置されている。
【００３６】
上記ＴＦＴ３０は、上記各画素３５にそれぞれ設けられている。つまり、絶縁性基板１の上に複数設けられ、マトリクス状に配置されている。ＴＦＴ３０は、図２に示すように、絶縁性基板１の上に設けられたＴＦＴ半導体層２２と、該ＴＦＴ半導体層２２を覆うゲート絶縁膜３と、該ゲート絶縁膜３の上に形成されたゲート電極４とを備え、第１の層間絶縁膜９により覆われている。
【００３７】
ＴＦＴ半導体層２２は、図１に示すように、上方から見て略Ｌ字状に形成され、ソース配線１２に沿って延びる第１部分２２ａと、第１部分２２ａの一端部から画素３５側へゲート配線４に沿って延びる第２部分２２ｂとにより形成されている。また、ＴＦＴ半導体層２２は、図２に示すように、ソース領域６と、ドレイン領域７と、該ドレイン領域７とソース領域６との間に設けられたチャネル領域８とにより構成されている。第１部分２２ａには、ソース領域６、ドレイン領域７、及びチャネル領域８が形成されている。一方、第２部分２２ｂには、ドレイン領域７が形成されている。
【００３８】
上記ゲート絶縁膜３は、絶縁性基板１の上面とＴＦＴ半導体層２２との双方を覆うように形成されている。ゲート絶縁膜３の上面には、上記ゲート配線５が形成されている。
【００３９】
上記ゲート電極４は、ゲート配線５の一部により構成され、ゲート絶縁膜３の上面における少なくともチャネル領域８の上方位置に設けられている。すなわち、ゲート電極４は、ゲート配線５と、ＴＦＴ半導体層２２の第１部分２２ａとの交差部分に形成されている。
【００４０】
上記ＴＦＴ半導体層２２における第１部分２２ａのソース領域６と、第２部分２２ｂのドレイン領域７との上方には、ゲート絶縁膜３及び第１の層間絶縁膜９を上下に貫通するコンタクトホール１０，１１がそれぞれ形成されている。そして、ソース領域６には、コンタクトホール１０を介してソース配線１２が接続される一方、ドレイン領域７には、コンタクトホール１１を介して後述の下部電極２０が接続されている。言い換えれば、下部電極２０は、ドレイン電極により構成されている。これら、ソース配線１２及び下部電極２０は、第１の層間絶縁膜９の上面に形成されている。
【００４１】
上記付加容量素子１８は、第１の層間絶縁膜９の上面に形成され、上記下部電極２０と、下部電極２０の上に形成された容量絶縁膜１４と、容量絶縁膜１４の上に積層された上部電極１９とにより構成されている。言い換えると、上部電極１９は、下部電極２０の上に容量絶縁膜１４を介して積層されている。上記容量絶縁膜１４は、シリコン窒化膜により構成されている。また、下部電極２０及び上部電極１９は、比較的抵抗が小さいＡｌ等の金属材料により構成されている。こうして、画素電極２６の充電電荷を安定して保持するようにしている。
【００４２】
上部電極１９の側部には、共通配線１６が連続して形成されている。共通配線１６は、図１で左右方向に延びており、左右に隣接する画素３５の上部電極１９同士を接続するように構成されている。共通配線２９とソース配線１２との交差部分には、図２に示すように、シリコン窒化膜により構成された絶縁膜１４ａが設けられている。
【００４３】
そして、上記付加容量素子１８の少なくとも一部は、上記ゲート配線５に重なっている。本実施形態では、付加容量素子１８は、ゲート配線５の上方で該ゲート配線５に沿って延びると共に、ゲート配線５よりも上下方向の幅が大きくなっている。
【００４４】
上記画素３５には、光源の光が透過する画素開口部３７が設けられている。画素開口部３７は、第１の層間絶縁膜９の上方であり且つ付加容量素子１８の側方に形成されている。画素開口部３７は、隣り合う一組のソース配線の間に形成されると共に、図１で上下に隣接する付加容量素子１８の向かい合う端部２３により区画されている。すなわち、画素開口部３７の少なくとも一部は、付加容量素子１８の端部２３により区画されている。
【００４５】
さらに、図２に示すように、画素開口部３７を区画する付加容量素子１８の端部２３は、下部電極２０、容量絶縁膜１４、及び上部電極１９の各側端が、絶縁性基板１の法線方向に揃っている。言い換えれば、画素開口３７に面する下部電極２０、容量絶縁膜１４、及び上部電極１９の各側端は、絶縁性基板１に垂直な平面を構成している。
【００４６】
第１の層間絶縁膜９の上には、付加容量素子１８、ソース配線１２、共通配線１６を覆うように、第２の層間絶縁膜２４が設けられている。すなわち、画素開口部３７には、上記シリコン窒化膜が設けられていない。
【００４７】
上記画素電極２６は、各画素３５毎に設けられており、少なくとも画素開口部３７を覆うように形成されている。画素電極２６は、上記第２の層間絶縁膜２４の上面に形成され、第２の層間絶縁膜２４に形成されたコンタクトホール２５を介して下部電極２０に接続されている。つまり、画素電極２６は、下部電極２０を介してＴＦＴ３０のドレイン領域７に接続されている。こうして、画素電極２６は、ゲート配線５から供給される走査信号と、ソース配線１２から供給されるデータ信号とに基づいてＴＦＴ３０により駆動され、液晶層の液晶分子の配向状態を変化させるようになっている。
【００４８】
−製造方法−
次に、本発明に係る液晶表示装置Ｓの製造方法について、図３〜図１１を参照して説明する。この製造方法は、ＴＦＴ形成工程と、第１の金属膜形成工程と、第２の金属膜形成工程と、付加容量素子形成工程と、画素電極形成工程とを備えている。そして、本実施形態では、付加容量素子１８の端部２３を揃える加工を、画素開口部３７の形成と同時に行う。
【００４９】
ＴＦＴ形成工程では、断面図である図３に示すように、絶縁性基板１の上に活性層となる多結晶シリコン薄膜２を４０〜１００ｎｍ程度の厚さで形成する。続いて、絶縁性基板１の上にＣＶＤ法等によりゲート絶縁膜３を８０〜１５０ｎｍ程度の厚さで形成する。その後、ゲート配線５（ゲート電極４）を、金属又は低抵抗の多結晶シリコンを用いて所定の形状にパターニングする。
【００５０】
続いて、上記多結晶シリコン薄膜２からＴＦＴ半導体層２２を形成するために、ゲート電極４をマスクとして、Ｎ型不純物元素を１〜３Ｅ１５ｃｍ-2のドーズ量でイオン注入を行なう。このとき、ＴＦＴ半導体層２２には、ソース領域６及びドレイン領域７が形成されると同時に、ゲート電極４の下方にチャネル領域８が形成される。
【００５１】
次に、第１の金属膜形成工程では、後に下部電極２０となる第１の金属膜１３ａを形成する。まず、断面図である図４に示すように、シリコン酸化膜を用いて、第１の層間絶縁膜９を全面に形成した後に、コンタクトホール１０，１１の形成を行う。
【００５２】
続いて、平面図である図５と、図５のVI−VI線断面図である図６とに示すように、Ａｌ等の低抵抗の金属膜を全面に堆積させた後、ソース配線１２と第１の金属膜１３ａとをパターニングする。
【００５３】
このとき、図５に示すように、第１の金属膜１３ａを、隣り合うソース配線１２の間で、ソース配線１２に沿って延びるように形成する。すなわち、第１の金属膜１３ａは、後に画素開口部３７となる部分と、付加容量素子１８となる部分の双方に形成されている。
【００５４】
次に、第２の金属膜形成工程では、平面図である図７と、図７のVIII−VIII線断面図である図８とに示すように、後に上部電極１９となる第２の金属膜１３ｂを形成する。まず、基板の全面に対し、プラズマＣＶＤ法によりシリコン窒化膜１４ａを堆積させた後、そのシリコン窒化膜１４ａの上に、Ａｌ等の金属膜を堆積させる。続いて、上記シリコン窒化膜１４ａと、該シリコン窒化膜１４ａに堆積された金属膜とを、同時にパターニングし、第２の金属膜１３ｂを形成する。すなわち、第２の金属膜１３ｂの側端と、シリコン窒化膜１４ａの側端とは、絶縁性基板１の法線方向に揃っている。
【００５５】
このとき、共通配線１６をパターン形成すると共に、ＴＦＴ半導体層２２の第２部分２２ｂの上方の領域を、切り欠き状にパターン形成する。そして、第２の金属膜１３ｂの周縁部分は、図７に示すように、第２部分２２ｂの上方の領域を除いて、第１の金属膜１３ａよりも外側にはみ出すように形成する。その後、水素化処理を施す。
【００５６】
次に、付加容量素子形成工程では、平面図である図９に示すように、付加容量素子１８を形成するための領域と、ソース配線１２との双方を覆うように、レジスト１７を形成する。このとき、隣り合うソース配線１２の間に配置されているＴＦＴ半導体層２２の第２部分２２ｂと、ゲート配線５と、第１及び第２の金属膜１３ａ，１３ｂの一部とを、レジスト１７により被覆する。また、ソース配線１２を覆うレジスト１７の幅を、そのソース配線１２よりも僅かに広くしておく。
【００５７】
続いて、平面図である図１０と、図１０のXI−XI線断面図である図１１に示すように、レジスト１７をマスクとして、露出している第１及び第２の金属膜１３ａ，１３ｂと、シリコン窒化膜１４ａとをエッチングにより除去する。尚、図１０では、説明のため、レジスト１７を図示していない。
【００５８】
このことにより、画素開口部３７を形成する。その後、レジスト１７を除去する。そして、この画素開口部３７の形成と同時に、第１の金属膜１３ａから下部電極２０が形成され、シリコン窒化膜１４ａから容量絶縁膜１４が形成され、第２の金属膜１３ｂから上部電極１９が形成される。つまり、付加容量素子１８は、画素開口部３７と同時に形成される。
【００５９】
このとき、画素開口部３７に面する下部電極２０、容量絶縁膜１４、及び上部電極１９の各側端は、一回のエッチングにより一括してパターニングされるため、そのパターンエッジが、図１０及び図１１において一点鎖線で囲んで示すように、絶縁性基板１の法線方向に揃っている。
【００６０】
次に、画素電極形成工程では、図２に示すように、まず、基板の平坦化するために、付加容量素子１８等の上にアクリル樹脂等を設けて第２の層間絶縁膜２４を形成する。続いて、第２の層間絶縁膜２４に対してコンタクトホール２５を形成し、このコンタクトホール２５の上にＩＴＯ（インジウムすず酸化物）等の透明導電膜を積層する。この透明導電膜をパターニングすることにより画素電極２６を形成する。
【００６１】
尚、下部電極２０をＡｌにより形成した場合には、下部電極２０と画素電極２６とのオーミックコンタクトをとるために、電極間にＴｉ、ＴｉＷ、Ｍｏ、ＭｏＳｉ等からなるバリアメタルを設ける。また、ＴＦＴ３０のオフ電流を低減するために、ＴＦＴ３０の構造をいわゆるＬＤＤ構造としてもよい。
【００６２】
−実施形態１の効果−
したがって、この実施形態１によると、付加容量素子１８を構成する下部電極２０、容量絶縁膜１４、及び上部電極１９の各側端が、付加容量素子１８の周縁の少なくとも一部において、絶縁性基板１の法線方向に揃っているため、下部電極２０に対する上部電極１９の不要なはみ出し部分を減少させることができる。すなわち、付加容量素子１８の容量を減少させることなく、画素の開口率を大きくすることができる。言い換えれば、付加容量素子１８の容量を確保しつつ画素開口部３７の面積を最大限に確保することができる。
【００６３】
さらに、下部電極２０、容量絶縁膜１４、及び上部電極１９の各側端を、画素開口部３７を区画する部分で揃えることにより、互いに揃えられる各側端と画素開口部３７とを、同じ工程で容易に形成することができる。この場合、下部電極２０及び上部電極１９を揃えるために除去される余分な電極領域を、画素開口部３７の形成時に除去される領域と別個に設ける必要がないので、開口率を向上させる点で好ましい。
【００６４】
そのことに加え、上部電極１９のはみ出し部分を、これら電極１９，２０の周囲長さ方向に短くできるため、上部電極１９と下部電極２０のエッジとの重なり長さを短縮することができる。その結果、下部電極２０と上部電極１９との間で生じる電界集中を抑制できるため、付加容量素子１８のリーク電流を低減できると共に耐圧を低下させることができる。
【００６５】
さらに、付加容量素子１８をゲート配線５に上下に重ねて形成することにより、ゲート配線５と付加容量素子１８との間に、絶縁性基板１に平行な方向にスペースを設ける必要がないため、開口率をさらに大きくすることができる。
【００６６】
さらに、容量絶縁膜１４をシリコン窒化膜で構成することにより、シリコン窒化膜がシリコン酸化膜よりも高い比誘電率を有するため、同一の電極面積に対する付加容量素子１８の容量を増大させることができる。さらに、このシリコン窒化膜が、画素開口部３７に設けられていないため、画素開口部３７における光の透過率を向上させることができる。また、下部電極２０を金属材料の膜により構成したので、下部電極２０の下方に金属膜を別個独立に設ける必要がなく、製造工程を容易化することができる。
【００６７】
《その他の実施形態》
上記実施形態１では、容量絶縁膜１４をシリコン窒化膜により構成したが、その他に、シリコン酸化膜により構成してもよい。シリコン酸化膜は、シリコン窒化膜よりも透過性に優れるため、画素開口部３７から除去せずに残すことができ、第１基板３１の形成を簡単に行うことが可能となる。
【００６８】
また、下部電極２０、容量絶縁膜１４、及び上部電極１９の各側端を揃える部分は、付加容量素子１８における画素開口部３７を区画する端部２３に限定されず、その他の部分に設けてもよい。すなわち、付加容量素子１８の少なくとも一部において揃っていればよい。
【産業上の利用可能性】
【００６９】
以上説明したように、本発明は、付加容量素子を有するアクティブマトリクス型の液晶表示装置について有用であり、特に、付加容量素子の容量を維持しつつ開口率を向上させると共に、付加容量素子におけるリーク電流を低減して耐圧を向上させる場合に適している。
【図面の簡単な説明】
【００７０】
【図１】実施形態１の液晶表示装置を拡大して示す平面図である。
【図２】図１におけるII−II線断面図である。
【図３】ＴＦＴ形成工程で形成されたＴＦＴを示す断面図である。
【図４】第１の金属膜形成工程で形成されたコンタクトホールを示す断面図である。
【図５】第１の金属膜形成工程で形成されたソース配線及び第１の金属膜を示す平面図である。
【図６】図５におけるVI−VI線断面図である。
【図７】第２の金属膜形成工程で形成された第２の金属膜を示す平面図である。
【図８】図７におけるVIII−VIII線断面図である。
【図９】付加容量素子形成工程で形成されたレジストを示す平面図である。
【図１０】付加容量形成工程で形成された付加容量素子を示す平面図である。
【図１１】図１０におけるXI−XI線断面図である。
【図１２】従来の液晶表示装置を拡大して示す平面図である。
【図１３】図１２におけるXIII−XIII線断面図である。
【符号の説明】
【００７１】
Ｓ  液晶表示装置
１  絶縁基板
５  ゲート配線
１２  ソース配線
１４  容量絶縁膜
１８  付加容量素子
１９  上部電極
２０  下部電極
２３  付加容量素子の端部
２６  画素電極
３０  ＴＦＴ（スイッチング素子）
３５  画素
３７  画素開口部
【図１】
2005128053.tif 000003
【図２】
2005128053.tif 000004
【図３】
2005128053.tif 000005
【図４】
2005128053.tif 000006
【図５】
2005128053.tif 000007
【図６】
2005128053.tif 000008
【図７】
2005128053.tif 000009
【図８】
2005128053.tif 000010
【図９】
2005128053.tif 000011
【図１０】
2005128053.tif 000012
【図１１】
2005128053.tif 000013
【図１２】
2005128053.tif 000014
【図１３】
2005128053.tif 000015