(57)【要約】【課題】  高誘電率ゲート絶縁膜を用いたMISFETにおける、しきい値電圧のズレ、及び、ゲート漏れ電流の抑制を、絶縁膜の膜厚の増大を防ぎつつ実現する。【解決手段】  シリコン基板１上に形成した高誘電率絶縁膜２の上に、単原子層レベルないしは1ｎｍ以下の膜厚を有する、シリコン酸化膜３ａないしはシリコン酸窒化膜３ｂを形成し、その上にゲート電極材料層４を形成する。高誘電率絶縁膜２の膜中に単原子層レベルないしは1ｎｍ以下の膜厚を有する、シリコン酸化膜３ａないしはシリコン酸窒化膜３ｂを挿入してもよい。【選択図】    図１
2005277223.tif 000002
【特許請求の範囲】
【請求項１】
高誘電率絶縁膜上にゲート電極が形成されたＭＩＳ構造を有する半導体装置において、前記高誘電率絶縁膜と前記ゲート電極との間には単原子層または膜厚１ｎｍ以下の低誘電率絶縁物膜が形成されていることを特徴とする半導体装置。
【請求項２】
前記高誘電率絶縁膜は、単原子層または膜厚１ｎｍ以下の１ないし複数層の低誘電率絶縁物膜により複数層に分離されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
高誘電率絶縁膜上にゲート電極が形成されたＭＩＳ構造を有する半導体装置において、前記高誘電率絶縁膜は、単原子層または膜厚１ｎｍ以下の１ないし複数層の低誘電率絶縁物膜により複数層に分離されていることを特徴とする半導体装置。
【請求項４】
前記低誘電率絶縁物膜は、シリコン酸化膜またはシリコン酸窒化膜であることを特徴とする請求項１から３のいずれかに記載の半導体装置。
【請求項５】
ゲート絶縁膜に高誘電率絶縁膜を含むＭＩＳ構造を有する半導体装置の製造方法において、高誘電率絶縁膜上に気相成長法により単原子層で成長が実質的に停止する条件でシリコン酸化膜を成膜することを特徴とする半導体装置の製造方法。
【請求項６】
ゲート絶縁膜に高誘電率絶縁膜を含むＭＩＳ構造を有する半導体装置の製造方法において、高誘電率絶縁膜上に有機ケイ化物を原料とする化学気相成長法によりシリコン酸化膜を膜厚１ｎｍ以下に成膜することを特徴とする半導体装置の製造方法。
【請求項７】
原料にアルコキシド系化合物を用いることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
原料にアミノ系化合物を用いることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
成膜温度が６００℃以下であることを特徴とする請求項６から８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
熱処理またはプラズマ処理を施して成膜されたシリコン酸化膜の酸素の一部を窒素に置換してシリコン酸窒化膜を形成することを特徴とする請求項５から８のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に高誘電率絶縁膜をゲート絶縁膜に有する半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
情報化社会を支えている半導体集積回路技術は、素子の微細化と回路の高密度化を推進することで性能向上が図られている。微細化の中でも特に重要なのは、トランジスタのゲート絶縁膜の薄膜化であり、半導体技術ロードマップによると、2006年ごろには、シリコン酸化膜の膜厚に換算して、１ｎｍ以下の膜厚にまで薄くすることが要求されている。
【０００３】
トランジスタのゲート絶縁膜には従来、シリコン酸化膜が用いられているが、絶縁膜厚さが１ｎｍレベルになると、この絶縁膜を介して直接トンネル機構による漏れ電流が流れ、素子性能を阻害することが大きな問題となる。これを解決する手段として高誘電率絶縁膜材料を用いたゲート絶縁膜が注目を集めている。高誘電率絶縁膜はシリコン酸化膜に比べて比誘電率が大きいので、物理膜厚の厚い薄膜でも１ｎｍ膜厚のシリコン酸化膜と同等の性能が発揮でき、さらに、シリコン酸化膜で問題となる漏れ電流を小さくすることが可能である。高誘電率絶縁膜に対する期待は大いに高まっている。
【０００４】
しかしながら、高誘電率絶縁膜をゲートに用いたトランジスタを試作した場合、しきい値電圧が設計値からずれてしまうことが問題となっている（例えば、非特許文献１）。特に問題となっているのは、Ｎ型トランジスタおよびＰ型トランジスタのしきい値電圧の絶対値がいずれも大きくなる現象であり、これは従来のシリコン酸化膜をゲート絶縁膜に用いた場合には起こらなかった問題である。しきい値電圧はトランジスタのオン・オフ動作を規定する電圧であり、これが設計値からずれることは、トランジスタ性能の劣化ひいては集積回路の不良につながる。しきい値電圧は回路を設計する上で重要なパラメーターである。
【０００５】
Ｎ型トランジスタおよびＰ型トランジスタのしきい値電圧の絶対値が大きくなる現象は、ゲート電極材料と高誘電率絶縁膜の界面でフェルミレベルピンニング現象が発生し、ゲート電極材料の仕事関数が、本来とは異なるエネルギー位置に固定されるためであることが理解されている。
【０００６】
すなわち、高誘電率絶縁膜を導入したことによる最大の問題の一つは、ゲート電極との界面にフェルミレベルピンニング現象が生じることである。本発明者は、ゲート電極材料と高誘電率絶縁膜の界面で生じるフェルミレベルピンニング現象を解消するためには、高誘電率絶縁膜とゲート電極の間に、シリコン酸化膜を挿入する必要があるという考えに到った。先にも記したように、従来のゲート電極材料とシリコン酸化膜の界面では、フェルミレベルピンニング現象が問題になっていないことからも、シリコン酸化膜を挿入する方法が有効であると推測できる。ところが、厚いシリコン酸化膜を挿入すると、フェルミレベルピンニングの解消に十分な効果が期待できるものの、ゲート絶縁膜の膜厚が大きく増加し、近い将来に要求されている１ｎｍ以下というゲート絶縁膜の仕様が実現できない。要約すると、フェルミレベルピンニング現象を解消し、かつ、ゲート絶縁膜の膜厚増大を阻止するためには、高誘電率絶縁膜の表面を完全に被覆し、かつ、単原子層レベルにまで膜厚を薄く制御した、高度なシリコン酸化膜形成技術が要求される。しかしながら、従来技術ではこのような要請を満足させることはできない。
【０００７】
一方で、高誘電率ゲート絶縁膜では、漏れ電流の低減効果が期待されているものの、トランジスタの製作工程で加えられる高温熱処理などによって、結晶化といった相変化が生じることがあり、その際に膜を貫通する結晶粒界が発生すると、漏れ電流の低減効果が小さくなるという問題も指摘されている。
【０００８】
本発明者は、高誘電率絶縁膜の内部にシリコン酸化膜層を挿入することが出来れば、高誘電率絶縁膜が相変化して結晶化する際に、結晶粒はシリコン酸化膜層の上下に分断されるので、膜を貫通する結晶粒界の発生が防止でき、漏れ電流の低減効果に貢献できると考えた。この場合にも、前記のように、シリコン酸化膜には、完全被覆性および、単原子層レベルに薄く制御した膜厚という、2つの厳しい条件が要請されるが、従来技術では、その実現は困難である。
【非特許文献１】2003 Symposium on VLSI Technology Digest of Technical Papers, 2003, Session 2-1.
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上述した従来技術の問題点を解決すべくなされたものであって、その目的は、第１に、高誘電率絶縁膜をゲート絶縁膜に導入したことに起因するフェルミレベルピンニング現象を解消できるようにすることであり、第２に、高誘電率絶縁膜を貫通して流れる漏れ電流を抑制できるようにすることであり、第３に、第１、第２の目的を達成するために形成される低誘電率絶縁膜が、高誘電率絶縁膜の表面を完全に被覆し、かつ、等価的酸化物膜厚（ＥＯＴ）を厚くすることのないように単原子層レベルにまで膜厚を薄くできるようにすることである。そして、これらの目的を達成することにより、しきい値電圧のずれ、および、漏れ電流の抑制された、超微細のトランジスタを実現できるようにしようとするものである。
【課題を解決するための手段】
【００１０】
上記の目的を達成するため、本発明によれば、高誘電率絶縁膜上にゲート電極が形成されたＭＩＳ構造を有する半導体装置において、前記高誘電率絶縁膜と前記ゲート電極との間には単原子層または膜厚１ｎｍ以下の低誘電率絶縁物膜が形成されていることを特徴とする半導体装置、が提供される。
【００１１】
また、上記の目的を達成するため、本発明によれば、高誘電率絶縁膜上にゲート電極が形成されたＭＩＳ構造を有する半導体装置において、前記高誘電率絶縁膜は、単原子層または膜厚１ｎｍ以下の１ないし複数層の低誘電率絶縁物膜により複数層に分離されていることを特徴とする半導体装置、が提供される。
そして、好ましくは、上記の低誘電率絶縁物膜は、シリコン酸化膜またはシリコン酸窒化膜である。
【００１２】
また、上記の目的を達成するため、本発明によれば、ゲート絶縁膜に高誘電率絶縁膜を含むＭＩＳ構造を有する半導体装置の製造方法において、高誘電率絶縁膜上に気相成長法により単原子層で成長が実質的に停止する条件でシリコン酸化膜を成膜することを特徴とする半導体装置の製造方法、が提供される。
【００１３】
また、上記の目的を達成するため、本発明によれば、ゲート絶縁膜に高誘電率絶縁膜を含むＭＩＳ構造を有する半導体装置の製造方法において、高誘電率絶縁膜上に有機ケイ化物を原料とする化学気相成長法によりシリコン酸化膜を膜厚１ｎｍ以下の膜厚に成膜することを特徴とする半導体装置の製造方法、が提供される。
そして、好ましくは、上記の原料に、アルコキシド系化合物またはアミノ系化合物を用いる。また、一層好ましくは、６００℃以下の温度で成膜がなされる。
【発明の効果】
【００１４】
本発明による半導体装置は、高誘電率絶縁膜とゲート電極との界面に、低誘電率絶縁膜を挿入しているので、フェルミレベルピニングを解消し、高誘電率ゲート絶縁膜を用いたトランジスタで問題となっているしきい値ずれを改善することができる。
また、本発明による半導体装置は、高誘電率絶縁膜の層間に低誘電率絶縁膜を挿入しているので、高誘電率絶縁膜を貫通した結晶粒界の発生を防ぐことができ、高誘電率ゲート絶縁膜における漏れ電流低減性能を十分に発揮させることができる。
そして、高誘電率絶縁膜上、または、高誘電率絶縁膜間に挿入される低誘電率絶縁膜は単原子層程度の膜厚に抑えられるので、等価的酸化物膜厚（ＥＯＴ）を増加させることなく上記の効果を享受することができる。
【００１５】
本発明の低誘電率絶縁膜の形成方法においては、本質的に高誘電率絶縁膜の表面のイオン分極を利用して、共有結合性を有する有機金属原料である、Ｓｉ系原料の分解反応を促進し、シリコン酸化膜の形成を実現している。高誘電率材料は一般にイオン結合性が強い材料であり、その膜の表面はイオン結合性の原子間結合で構成されている。Ｓｉ系有機金属原料は共有結合性が強く、熱分解温度が高いことで知られている。Ｓｉ系有機金属原料を、例えば600℃以下の温度に保たれた基板上に供給した場合、通常、シリコン酸化膜は形成されない。ところが、本発明者は、詳細な実験を行った結果、基板表面に高誘電率材料のイオン分極性の原子間結合サイトが存在すると、このイオン分極部分がＳｉ系原料の分解を促進し、シリコン酸化膜の形成が可能になることを見出した。このことは、本発明の本質に関わる、重要な現象をもたらす。すなわち、高誘電率絶縁膜の表面に、十分な量のＳｉ系有機原料を供給することで、高誘電率絶縁膜表面に存在する全てのイオン分極性の結合サイトにおいて、シリコン酸化膜の形成反応が、余すところなく進行し、シリコン酸化膜による表面の完全な被覆が実現でき、さらに、シリコン酸化膜で覆われた表面ではイオン分極の効果は遮蔽されるので、さらなるＳｉ原料の分解反応、言い換えればシリコン酸化膜の成長は阻止されることになる。すなわち、シリコン酸化膜の成長は、究極的には、単原子層で自動的に終端することが可能であり、膜の表面粗さによって発生する分解反応サイトの増加や、熱統計的に起きると想定されるＳｉ系原料の自己分解反応といった作用による成長量を多めに見積もっても、１ｎｍ以下の膜厚に留めることができる。
【発明を実施するための最良の形態】
【００１６】
図１（ａ）は、本発明の第１の実施の形態を示す断面図である。図1（ａ）に示すように、シリコン基板上１上には、高誘電率絶縁膜２が形成されており、その上にシリコン酸化膜３ａが形成され、これを介してゲート電極材料層４が形成されている。シリコン基板と高誘電率絶縁膜の界面に界面層が挿入されていることもある。
本実施の形態によれば、ゲート電極の直下にシリコン酸化膜が形成されたことにより、ゲート電極と高誘電率絶縁膜との界面でフェルミレベルピンニング現象が発生することを防止することができる。
図１（ｂ）は、本発明の第１の実施の形態の変更例を示す断面図である。この変更例では、図1（ａ）に示すシリコン酸化膜３ａに代えてシリコン酸窒化膜３ｂが用いられている。シリコン酸化膜に代えシリコン酸窒化膜を用いる場合にもシリコン酸化膜を用いた場合と同様の効果を期待することができる。
【００１７】
図２（ａ）は、本発明の第２の実施の形態を示す断面図である。図２（ａ）に示すように、シリコン基板１上には、間にシリコン酸化膜３ａが挿入された高誘電率絶縁膜２が形成されており、その上にはゲート電極材料層４が形成されている。
本実施の形態によれば、高誘電率絶縁膜２がシリコン酸化膜３ａにより分断されたことにより、高誘電率絶縁膜２を貫通する結晶粒界が発生することを防止することができ、ＭＩＳ構造における漏れ電流を低減させることができる。図示した例は、シリコン酸化膜が１層挿入したものであるが、２層ないしそれ以上の層数のシリコン酸化膜を高誘電率絶縁膜２中に挿入するようにしてもよい。
図２（ｂ）は、本発明の第２の実施の形態の変更例を示す断面図である。この変更例では、図２（ａ）に示すシリコン酸化膜３ａに代えてシリコン酸窒化膜３ｂが用いられている。シリコン酸化膜に代えシリコン酸窒化膜を用いる場合にもシリコン酸化膜を用いた場合と同様の効果を期待することができる。
【００１８】
図３（ａ）は、本発明の第３の実施の形態を示す断面図である。図３（ａ）に示すように、シリコン基板１上には、間にシリコン酸化膜３ａが挿入された高誘電率絶縁膜２が形成されており、その上にシリコン酸化膜３ａが形成され、これを介してゲート電極材料層４が形成されている。高誘電率絶縁膜２中に形成されるシリコン酸化膜３ａは２層以上であってもよい。
本実施の形態によれば、上記した第１の実施の形態の効果と第２の実施の形態の効果とを併せ持つ半導体装置を得ることができる。
図３（ｂ）は、本発明の第３の実施の形態の変更例を示す断面図である。この変更例では、図３（ａ）に示すシリコン酸化膜３ａに代えてシリコン酸窒化膜３ｂが用いられている。シリコン酸化膜に代えシリコン酸窒化膜を用いる場合にもシリコン酸化膜を用いた場合と同様の効果を期待することができる。
上記の実施の形態において、シリコン酸化膜３ａ、シリコン酸窒化膜３ｂは、本発明にしたがって、究極的には単原子層レベルの膜厚の絶縁膜であり、かつ、高誘電率絶縁膜表面を完全に被覆している膜である。
上記の実施の形態では、シリコン基板上にＭＩＳ構造を形成していたが、本発明はこれに限定されず、ＳＯＩ基板のシリコン層を用いてもよい。
【実施例】
【００１９】
本発明の実施例においては、高誘電率絶縁膜として、化学気相成長法で形成したＨｆＯ２膜を使用し、その表面に化学気相成長法でＳｉ系有機原料を供給することで試料を作成した。基板には主面を（００１）面とするシリコン基板を使用した。化学気相成長法の基板温度は５００℃、反応室圧力は１００Ｐａに保ち、有機原料と酸素ガスを供給した。
【００２０】
本発明の実施例において、ＨｆＯ２の形成に用いた有機原料は、Ｈｆ（ＭＭＰ）４〔テトラキス（１−メトキシ−２−メチル−２−プロポキシ）ハフニウム〕、シリコン酸化膜の形成に用いた有機原料はＳｉ（ＭＭＰ）４〔テトラキス（１−メトキシ−２−メチル−２−プロポキシ）シリコン〕である。これらは、具体的には次のような化学式で表される、有機金属原料である。
Ｈｆ（Ｏ−Ｃ（ＣＨ３）２−ＣＨ２−Ｏ−ＣＨ３）４
Ｓｉ（Ｏ−Ｃ（ＣＨ３）２−ＣＨ２−Ｏ−ＣＨ３）４
【００２１】
シリコン基板の上に薄い酸化膜を形成し、この上にＳｉ（ＭＭＰ）４原料を供給してシリコン酸化膜の形成を試みた。エリプソメーターでシリコン酸化膜の膜厚を測定したところ、最初の下地酸化膜と膜厚に変化が見られなかった。すなわち、シリコン酸化膜は形成されなかった。
ＨｆＯ２膜を１０ｎｍ形成した後に、Ｓｉ原料を供給することなく、あるいは、Ｓｉ原料を一定量供給し、その後、Ｘ線光電子分光法（ＸＰＳ）で分析を行った。図４には、基準試料のＨｆＯ２膜の測定結果を示す。ＨｆＯ２膜表面で分析した場合、Ｈｆ−４ｆ信号は現れるが、シリコン基板からの信号は表面に到達しないので、Ｓｉ−２ｐに起因する信号は現れていない。一方、ＨｆＯ２膜表面にＳｉ原料を供給した試料で測定した結果を、図５に示す。この場合には、Ｓｉ−２ｐに相当する信号が現れており、そのエネルギー位置から、酸化したシリコンであることが分かる。すなわち、シリコン酸化膜が形成されている。
【００２２】
ＸＰＳ分析のＨｆ−４ｆ信号の強度とＳｉ−２ｐ信号の強度の比率から、表面を被覆しているシリコン酸化膜の膜厚を解析した。シリコン原料の供給量と、形成されたシリコン酸化膜の膜厚の関係を図６に示す。シリコン酸化膜の膜厚は、１．５ｘ１０１７分子／ｃｍ２量のシリコン原料を供給した場合において、およそ０．２５ｎｍ厚さを実現している（図中、原点の隣のデータ）。因みに、この供給量は、本発明者が実験を行った化学気相成長装置において、５０分という非常に長い成膜時間に相当する供給量であり、本発明を単原子層厚さに相当する０．２ｎｍ膜厚の形成に用いる場合にも、膜厚の制御性が十分に高いことが示された。さらにシリコン原料を供給して作成した試料においても、形成されたシリコン酸化膜の膜厚は０．６ｎｍ以下であり、膜の成長に終端機能が存在することが示された。
【００２３】
シリコン酸化膜の膜厚が、単原子層に相当する０．２ｎｍから、少しずつ増加していることについては、３つの原因を推定している。一つは下地となるＨｆＯ２膜の表面が長時間にわたる成膜時間中に次第に荒れ、シリコン酸化膜の形成がその波打った表面を被覆して生成したために、シリコン酸化膜の膜厚が厚くなったように見えている可能性である。二つ目は、生成したシリコン酸化膜が長時間にわたって５００℃という成膜温度に曝されている間に、その一部が次第にＨｆＯ２膜中に拡散し、再びイオン結合性が現れたＨｆＯ２膜表面部分に新たなシリコン酸化膜が形成された可能性である。三つ目は、Ｓｉ系原料の自己分解が非常に小さい確率ながらも発生したか、あるいはＨｆＯ２膜表面のイオン分極性がほんのわずかながら、シリコン酸化膜の表面にも染み出しているために、シリコン酸化膜の形成がゆっくりと進行した可能性である。いずれにせよ、１ｎｍ以下の膜厚でシリコン酸化膜が形成しており、その成長様式から勘案して、高誘電率絶縁膜ＨｆＯ２膜表面は完全に被覆されている。
【００２４】
本発明の実施例においてはＳｉ系原料にアルコキシド系原料のＳｉ（ＭＭＰ）４を用いているが、同様の効果は同じアルコキシド系に属し、性質が類似したＳｉ（Ｏ−ＣＨ２−ＣＨ３）４（一般名称：ＴＥＯＳ）でも可能である。さらに、Ｓｉ（Ｎ−（ＣＨ３）２）４といったアミノ系材料でも可能である。
【００２５】
本発明の実施例において、積層構造試料の表面に電極を堆積してＭＩＳ構造を形成してＣ−Ｖ測定を行い、フラットバンド電圧Ｖｆｂを調べた。ＭＩＳ構造のフラットバンド電圧は、トランジスタにおけるしきい値に対応するもので、そこから得られる情報は等価なものである。電極にはＡｕを用いた。ＭＩＳ構造の絶縁膜は、比較を行うために、（ａ）２２ｎｍのシリコン酸化膜から成る基準試料、（ｂ）２２ｎｍのシリコン酸化膜の上に１ｎｍのＨｆＯ２を堆積した構造から成る参照試料、（ｃ）２２ｎｍのシリコン酸化膜の上に１ｎｍのＨｆＯ２を堆積しその上に本願発明のシリコン酸化膜を形成した構造から成る実施例試料、の３つを作成した。
図７には、Ｃ−Ｖ測定の結果を示す。（ａ）に比較して（ｂ）の試料ではＶｆｂが正バイアス方向に約１．０Ｖずれている。これに対して、（ｃ）の試料ではＶｆｂのずれ量が０．６Ｖに留まっており、ゲート電極材料と高誘電率材料の界面で発生しているフェルミレベルピンニングの解消に貢献していることが分かる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施の形態とその変更例を示す断面図。
【図２】本発明の第２の実施の形態とその変更例を示す断面図。
【図３】本発明の第３の実施の形態とその変更例を示す断面図。
【図４】ＨｆＯ２表面のＸ線光電子分光の測定結果を示すグラフ。
【図５】本発明の実施例により形成された、ＨｆＯ２表面にシリコン酸化膜が形成された試料のＸ線光電子分光の測定結果を示すグラフ。
【図６】本発明の実施例により形成されたシリコン酸化膜の膜厚と供給したシリコン原料量の関係を示すグラフ。
【図７】本発明の実施例及び参考例として形成されたＭＩＳ構造のＣ−Ｖ測定結果を示すグラフ。
【符号の説明】
【００２７】
１  シリコン基板
２  高誘電率絶縁膜
３ａ  シリコン酸化膜
３ｂ  シリコン酸窒化膜
４  ゲート電極材料層
【図１】
2005277223.tif 000003
【図２】
2005277223.tif 000004
【図３】
2005277223.tif 000005
【図４】
2005277223.tif 000006
【図５】
2005277223.tif 000007
【図６】
2005277223.tif 000008
【図７】
2005277223.tif 000009