(57)【要約】      （修正有）【課題】低消費電力動作、高信頼性、多階調化が可能な、電子源素子を用いた表示装置を提供する。【解決手段】各画素に電子源素子１０４と、２つのスイッチング用ＴＦＴ１０１，１０２及び容量素子１０３を配置する。また、１フレーム期間を複数のサブフレーム期間に分割し、サブフレーム期間それぞれにおいて、各画素の発光状態または非発光状態を選択し、発光状態が選択された期間の積算によって階調を表現する、時間階調方式を用いる。【選択図】図１
2005346098.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と第２の電極とを有し、前記第１の電極と前記第２の電極の間に電圧を印加することによって電子が放出される電子源素子と、容量素子と、第１のスイッチと、第２のスイッチとを有し、
オン状態となった前記第１のスイッチを介して入力される信号に応じて、前記第２のスイッチのオン状態またはオフ状態が選択され、
前記第２のスイッチがオン状態となっている間、前記第１の電極と前記第２の電極の間に電圧が印加され続け、
前記第２のスイッチのオン状態は、前記容量素子によって保持され、
前記容量素子の電荷を放電することによって、前記第２のスイッチをオフ状態とすることを特徴とする表示装置。
【請求項２】
第１の電極と第２の電極とを有し、前記第１の電極と前記第２の電極の間に電圧を印加することによって電子が放出される電子源素子と、容量素子と、第１のスイッチと、第２のスイッチと、第３のスイッチとを有し、
オン状態となった前記第１のスイッチを介して入力される信号に応じて、前記第２のスイッチのオン状態またはオフ状態が選択され、
前記第２のスイッチがオン状態となっている間、前記第１の電極と前記第２の電極の間に電圧が印加され続け、
前記第２のスイッチのオン状態は、前記容量素子によって保持され、
前記第３のスイッチをオン状態とすることによって前記容量素子の電荷を放電し、前記第２のスイッチをオフ状態とすることを特徴とする表示装置。
【請求項３】
第１の電極と第２の電極とを有し、前記第１の電極と前記第２の電極の間に電圧を印加することによって電子が放出される電子源素子と、
容量素子と、
第１の信号線と、
前記容量素子の一方の電極と前記第１の信号線の接続を選択する第１のスイッチと、
前記容量素子に保持された電圧に応じてオン状態またはオフ状態が切り替えられる第２のスイッチと、
オン状態となった前記第２のスイッチによって前記第１の電極に接続される第２の信号線と、
前記容量素子の２つの電極を短絡する第３のスイッチとを有することを特徴とする表示装置。
【請求項４】
第１の電極と第２の電極とを有し、前記第１の電極と前記第２の電極の間に電圧を印加することによって電子が放出される電子源素子と、第１の信号線と、第２の信号線と、第３の信号線と、第４の信号線と、第１の薄膜トランジスタと、第２の薄膜トランジスタと、第３の薄膜トランジスタと、第３の電極と第４の電極とを有し、前記第３の電極と前記第４の電極の間に電圧を保持する容量素子とを有し、
前記第１の薄膜トランジスタのゲート電極は前記第２の信号線に接続され、
前記第１の薄膜トランジスタのソース領域とドレイン領域は、一方は前記第２の薄膜トランジスタのゲート電極及び前記第３の電極に接続され、他方は前記第１の信号線に接続され、
前記第２の薄膜トランジスタのソース領域とドレイン領域は、一方は前記第３の信号線に接続され、他方は前記第１の電極に接続され、
前記第３の薄膜トランジスタのゲート電極は前記第４の信号線に接続され、
前記第３の薄膜トランジスタのソース領域とドレイン領域は、一方は前記第３の電極に接続され、他方は前記第３の信号線に接続され、
前記第４の電極は、前記第３の信号線に接続されていることを特徴とする表示装置。
【請求項５】
第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間の絶縁層とを有し、前記第１の電極の電位を前記第２の電極の電位より高くして、前記第１の電極から電子を放出する電子源素子と、第１の信号線と、第２の信号線と、第３の信号線と、第４の信号線と、第１の薄膜トランジスタと、第２の薄膜トランジスタと、第３の薄膜トランジスタと、第３の電極と第４の電極とを有し、前記第３の電極と前記第４の電極の間に電圧を保持する容量素子とを有し、
前記第１の薄膜トランジスタのゲート電極は前記第２の信号線に接続され、
前記第１の薄膜トランジスタのソース領域とドレイン領域は、一方は前記第２の薄膜トランジスタのゲート電極及び前記第３の電極に接続され、他方は前記第１の信号線に接続され、
前記第２の薄膜トランジスタのソース領域とドレイン領域は、一方は前記第３の信号線に接続され、他方は前記第１の電極に接続され、
前記第３の薄膜トランジスタのゲート電極は前記第４の信号線に接続され、
前記第３の薄膜トランジスタのソース領域とドレイン領域は、一方は前記第３の電極に接続され、他方は前記第３の信号線に接続され、
前記第４の電極は、前記第３の信号線に接続されていることを特徴とする表示装置。
【請求項６】
第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間の絶縁層とを有し、前記第１の電極の電位を前記第２の電極の電位より高くして、前記第１の電極から電子を放出する電子源素子と、第１の信号線と、第２の信号線と、第３の信号線と、第４の信号線と、第１の薄膜トランジスタと、第２の薄膜トランジスタと、第３の薄膜トランジスタと、第３の電極と第４の電極とを有し、前記第３の電極と前記第４の電極の間に電圧を保持する容量素子とを有し、
前記第１の薄膜トランジスタのゲート電極は前記第２の信号線に接続され、
前記第１の薄膜トランジスタのソース領域とドレイン領域は、一方は前記第２の薄膜トランジスタのゲート電極及び前記第３の電極に接続され、他方は前記第１の信号線に接続され、
前記第２の薄膜トランジスタのソース領域とドレイン領域は、一方は前記第３の信号線に接続され、他方は前記第２の電極に接続され、
前記第３の薄膜トランジスタのゲート電極は前記第４の信号線に接続され、
前記第３の薄膜トランジスタのソース領域とドレイン領域は、一方は前記第３の電極に接続され、他方は前記第３の信号線に接続され、
前記第４の電極は、前記第３の信号線に接続されていることを特徴とする表示装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記電子源素子は、電界放出型素子、表面伝導型素子、ＭＩＭ型素子のいずれかであることを特徴とする表示装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記表示装置を用いることを特徴とする電子機器。
【請求項９】
２つの電極の間に電圧を印加することによって電子が放出される電子源素子を有し、
信号線に入力された信号が有する電位を、容量素子の一方の電極に入力し、
前記容量素子に保持された電圧に応じて、電源線と前記電子源素子の２つの電極のうちの一方の電極との間の接続を選択し、
２つの電極のうちの一方の電極の電位と他方の電極の電位との電位差に応じて、前記電子源素子が電子を放出する段階と、
前記容量素子に保持された電荷を放電することによって、前記電源線と前記電子源素子の２つの電極のうちの一方の電極との間の接続を切る段階とを有することを特徴とする表示装置の駆動方法。
【請求項１０】
第１の電極と第２の電極の間に電圧を印加することによって電子が放出される電子源素子を有し、
第１の信号によって第１のスイッチのオン状態を選択し、
オン状態となった前記第１のスイッチを介して入力された第２の信号によって、第２のスイッチのオン状態を選択し、
前記第２のスイッチのオン状態は保持され、
オン状態の前記第２のスイッチを介して前記第１の電極に第３の信号が入力され、
前記第３の信号が入力された前記第１の電極の電位と前記第２の電極の電位との電位差に応じて、前記電子源素子が電子を放出する段階と、
前記容量素子と並列に接続された第３のスイッチをオン状態とし前記容量素子に保持された電荷を放電することによって、前記第２のスイッチをオフ状態とする段階とを有することを特徴とする表示装置の駆動方法。
【請求項１１】
第１の電極と第２の電極の間に電圧を印加することによって電子が放出される電子源素子を有し、
第１のデジタル信号を第１の薄膜トランジスタのゲート電極に入力し、前記第１の薄膜トランジスタのオン状態を選択し、
オン状態となった前記第１の薄膜トランジスタのソース領域とドレイン領域の間を介して、第２のデジタル信号を第２の薄膜トランジスタのゲート電極に入力し、第２の薄膜トランジスタのオン状態を選択し、
オン状態となった前記第２の薄膜トランジスタのソース領域とドレイン領域の間を介して前記第１の電極に電源電位を入力し、
前記電源電位が入力された前記電子源素子が電子を放出する段階と、
前記容量素子と並列に接続された第３の薄膜トランジスタをオン状態とし前記容量素子に保持された電荷を放電することによって、前記第２の薄膜トランジスタをオフ状態とする段階とを有することを特徴とする表示装置の駆動方法。
【請求項１２】
請求項１１において、
前記第２のデジタル信号は、１フレーム期間の間に複数回、前記第２の薄膜トランジスタのゲート電極に入力されることを特徴とする表示装置の駆動方法。
【請求項１３】
請求項９乃至請求項１２のいずれか一項において、
前記電子源素子は、電界放出型素子、表面伝導型素子、ＭＩＭ型素子のいずれかであることを特徴とする表示装置の駆動方法。                                                                          
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子源素子（電子放出素子）を用いた表示装置（以下、ＦＥＤ（Fi
eld Emission Display）と呼ぶ）に関する。また、前記ＦＥＤの駆動方法に関す
る。更に、前記ＦＥＤを用いた電子機器に関する。
【背景技術】
【０００２】
電子源素子を用いた表示装置（ＦＥＤ：Field Emission Display）について説
明する。ここで、電界効果によって電子を放出する素子を、電子源素子と呼ぶこ
とにする。
【０００３】
ＦＥＤの各画素に配置された電子源素子は、電界効果によって電極より電子を
放出する。放出された電子は、加速されて蛍光体に入射する。電子が入射した領
域の蛍光体は、発光する。各画素の電子源素子が放出する電子の量は、ＦＥＤに
入力されたビデオ信号によって制御される。放出される電子が多いほど、それら
の電子が蛍光体に入射した場合の、蛍光体の発光輝度は高くなる。こうして、Ｆ
ＥＤは階調を表現する。
【０００４】
電子源素子の形状は、様々なものがある。代表的には、局所的な強い電界が生
じる凸部電極先端から電子を放出させる電界放出（ＦＥ：Field Emission）型素
子や、局所的に破壊した薄膜表面に平行に電流を流すことにより電子を放出させ
る表面伝導型素子や、第１の電極と第２の電極と前記第１の電極と前記第２の電
極の間に絶縁膜を挟んだ構成で、第１の電極と第２の電極間に電圧をかけること
によって電子を放出するＭＩＭ（Metal-Insulator-Metal）型素子等が挙げられ
る。
【０００５】
ここで、ＦＥＤに用いる電子源素子において重要視されるのは、素子の微細化
が可能か、均一な特性の素子を作製することが可能か、また、低電圧で駆動可能
かという点である。そこでこれらの条件を満たす構造のＭＩＭ型の電子源素子が
開発されている。
【０００６】
ＭＩＭ型の電子源素子の一例を図６に示す。この構造は、SID 01 Digest p193
-195 “Novel Device Structure of MIM Cathode Array for Field Emission Di
splays”に記載されている。
【０００７】
図６において、絶縁表面を有する基板２０上に、下部電極２１と、上部電極２
３と、前記下部電極２１と前記上部電極２３の間に挟まれた絶縁膜２２とが形成
されている。また、２４は保護絶縁層、２５ａはコンタクト電極、２５ｂは上部
電極バスライン、２６は保護電極である。なお、上部電極２３と保護絶縁層２４
の開口部の重なった部分を電子放出領域と呼び、図中２７で示す。
【０００８】
上部電極２３と下部電極２１の間に電圧を印加することによって、この絶縁膜
２２に、ホットキャリアが注入される。この注入されたホットキャリアのうち、
上部電極２３の材料の仕事関数より大きなエネルギーをもつホットキャリアは、
上部電極２３を通過し真空中に放出される。
【０００９】
図６に示した構造のＭＩＭ型の電子源素子は、１０（Ｖ）程度の電圧が上部電
極２３と下部電極２１の間に印加されると電子を放出する。電子源素子において
、電子が放出された際の上部電極と下部電極の間に印加された電圧を電子源素子
の駆動電圧と呼ぶ事にする。電子源素子の上部電極の電位は、下部電極の電位に
比べて高く設定されている。こうして、上部電極より電子が放出される。
【００１０】
図６において示した電子源素子を用いた表示装置（ＦＥＤ）の例を、図７に示
す。なお、図６と同じ部分は同じ符号を用いて示す。
【００１１】
図７においてＦＥＤは、絶縁表面を有する第１の基板２０上に、列方向に配置
されたｘ（ｘは、自然数）本の信号線Ｓ１〜Ｓｘ及び、行方向に配置されたｙ（
ｙは、自然数）本の走査線Ｇ１〜Ｇｙを有する。前記ｘ本の信号線Ｓ１〜Ｓｘと
、前記ｙ本の走査線Ｇ１〜Ｇｙの交点それぞれにおいて、電子源素子が配置され
ている。１つの電子源素子と、その電子源素子が接続された走査線と信号線の一
部が、１画素に相当する。図７において、１画素を３００に示す。電子源素子の
下部電極２１は、前記ｙ本の走査線Ｇ１〜Ｇｙのうちの一本に接続され、上部電
極２３は、前記ｘ本の信号線Ｓ１〜Ｓｘのうちの１本に接続されている。
【００１２】
なお逆に、下部電極２１は、前記ｘ本の信号線Ｓ１〜Ｓｘのうちの１本に接続
され、上部電極２３は、前記ｙ本の走査線Ｇ１〜Ｇｙのうちの一本に接続されて
いてもよい。
【００１３】
前記第１の基板２０の前記電子源素子が設けられた面と対向するように第２の
基板１９が設けられる。第２の基板１９は透光性を有する。第２の基板１９上に
は、前記電子源素子と向かい合うように蛍光体１８が配置されている。蛍光体１
８の周囲は、ブラックマトリクス１５が配置されている。なお、蛍光体１８の表
面は、メタルバック層１７が形成されている。前記第１の基板と前記第２の基板
の間１６は、真空に保たれている。
【００１４】
走査線に入力された信号と、信号線に入力された信号によって、上部電極２３
と下部電極２１の間に電圧が印加された画素の電子源素子において、上部電極２
３から電子が放出される。放出された電子は、メタルバック層１７と上部電極の
間の電圧によって、真空中１６の間を加速される。加速された電子は、第２の基
板１９側に設けられた蛍光体１８にメタルバック層１７を介して入射する。こう
して、電子が入射した領域の蛍光体１８は、発光する。
【００１５】
ここで、例えば走査線に入力される信号を一定の振幅に保ち、信号線に入力さ
れる信号の振幅を変化させる。電子源素子２８の放出する電子の量は、上部電極
２３と下部電極２１の間の電圧に対応して増える。放出される電子が増えれば、
それらを加速して第２の基板１９上の蛍光体１８に入射させた場合に、より高い
輝度を表現することができる。
【００１６】
図８に、図７で示した構成の表示装置を駆動した場合のタイミングチャートを
示す。タイミングチャートにおいて、１フレーム期間（Ｆ）は１つの画像を表示
する期間である。
【００１７】
始めに、走査線Ｇ１が選択される。ここで、その他の走査線Ｇ２〜Ｇｙは、非
選択の状態である。なお、図７及び図８において走査線を選択するとは、電子源
素子の一方の電極に接続された信号線に入力された信号の電位に対応して、電子
源素子から放出される電子の量が変化するように、電子源素子のもう一方の電極
に接続された走査線をある一定の電位とすることである。
【００１８】
例えば、電子源素子の下部電極２１に走査線が接続され、上部電極２３に信号
線が接続されている場合、選択状態の走査線には、−８（Ｖ）の電位が入力され
ているものとする。一方、非選択の状態の走査線には、８（Ｖ）の電位が入力さ
れているものとする。また、信号線には、−８〜８（Ｖ）の電位が入力されてい
るとする。ここで、電子源素子の上部電極２３の電位が下部電極２１の電位より
１０（Ｖ）程度高い場合、電子源素子の上部電極２３は電子を放出するものとす
る。このとき、選択状態の走査線に下部電極２１が接続された電子源素子の上部
電極２３に、信号線より５（Ｖ）の信号電位が入力されると、電子源素子は電子
を放出する。一方、非選択の状態の走査線に下部電極２１が接続された電子源素
子の上部電極２３に５（Ｖ）の信号電位が入力されても、電子源素子の上部電極
２３の電位が、下部電極２１の電位より低くなり、電子は放出されない。
【００１９】
走査線Ｇ１が選択されている期間を第１のライン期間（Ｌ１）と呼ぶことにす
る。このとき、信号線Ｓ１〜Ｓｘに順に信号が入力される。この入力された信号
に応じて、電子源素子は上部電極２３より電子を放出する。放出された電子は、
対向する基板（第２の基板）１９上に設けられた蛍光体１８を発光させる。こう
して第１行の画素は、入力された信号に応じて発光する。次に走査線Ｇ２が選択
される。ここで、Ｇ１、Ｇ３〜Ｇｙは、非選択の状態である。走査線Ｇ２が選択
されている期間を第２のライン期間（Ｌ２）と呼ぶことにする。このとき、信号
線Ｓ１〜Ｓｘに順に信号が入力される。この入力された信号に応じて、電子源素
子２８は上部電極２３より電子を放出する。放出された電子は、対向する基板（
第２の基板）１９上に設けられた蛍光体１８を発光させる。こうして第２行の画
素は入力された信号に応じて発光する。同様の動作を全てのゲート信号線につい
て繰り返し、１フレーム期間が終了する。こうして、ＦＥＤは画像を表示する。
【００２０】
しかし、上記駆動方法はパッシブ型の駆動方法であるため、表示を行わない画
素の電子源素子の電極にも直接信号が入力される。そのため、消費電力が増大す
るといった問題がある。
【００２１】
そこで、特開２００１−８４９２７号公報において、各画素毎に薄膜トランジ
スタ（以下、ＴＦＴと表記する）を配置した構成のＦＥＤが提案されている。こ
の構成を図９に示す。なお、図９において、電子源素子は、模式的に９０２で示
す。９０３は下部電極、９０４は上部電極である。
【００２２】
図９において、画素毎に配置されたＴＦＴ９０１（以下、画素ＴＦＴと表記す
る）のソース領域またはドレイン領域の一方は、ｘ（ｘは自然数）本の信号線Ｓ
１〜Ｓｘのうちの１本に接続され、もう一方は電子源素子９０２の下部電極９０
３に接続されている。また、画素ＴＦＴ９０１のゲート電極は、ｙ（ｙは自然数
）本の走査線Ｇ１〜Ｇｙのうちの１本に接続されている。電子源素子９０２の上
部電極９０４は、一定の電位Ｖｃｏｍに保たれている。
【００２３】
走査線Ｇ１〜Ｇｙには、選択信号が入力される。選択信号が入力された走査線
に接続された画素ＴＦＴ９０１は、オンの状態となる。オンの状態となった画素
ＴＦＴ９０１を介して、信号線に入力された信号が電子源素子９０２の下部電極
９０３に入力される。
【００２４】
下部電極９０３に入力された信号の電位と、上部電極９０４の電位の電位差に
よって、電子源素子９０２は電子を放出する。放出された電子によって蛍光体が
発光させられ、画素は発光する。なお、電子源素子９０２が電子を上部電極９０
４より放出する際、上部電極９０４の電位は、下部電極９０３の電位より高く保
たれている。
【００２５】
このような、各画素に画素ＴＦＴ９０１を配置し画素ＴＦＴ９０１がオンの状
態となった画素においてのみ、電子源素子９０２の下部電極９０３に信号線より
信号を入力する構造の表示装置では、表示を行わない（走査線及び信号線に共に
信号が入力されていない）画素において消費される電力（無効電力）を大きく低
減することができる。
【発明の開示】
【発明が解決しようとする課題】
【００２６】
ＭＩＭ型素子は、上部電極と下部電極の間に電圧が印加されている間のみ電子を
放出する。そのため、上記のような特開２００１−８４９２７号公報に記載され
た構成の表示装置の画素では、走査線に信号が入力されて画素ＴＦＴ９０１がオ
ンの状態となった画素において、信号線に信号が入力されている期間のみ、電子
源素子９０２の上部電極９０４と下部電極９０３の間に電圧が印加されて、電子
が放出される。電子が放出されている期間のみ、蛍光体に電子が入力され、画素
は発光する。
【００２７】
例えば、１画素ずつ信号線より信号が入力される場合（点順次駆動）では、表
示装置が有する全画素数がＬであるとすると、１つの画素の発光期間は、１フレ
ーム期間の１／Ｌ以下となってしまう。また、１行が有する画素全てに同時に信
号が入力される場合、つまり、ソース信号線Ｓ１〜Ｓｘより１行分の画素に同時
に信号が入力される場合（線順次駆動）では、表示装置がｙ行の画素を有すると
すると、１つの画素の発光期間は、１フレーム期間の１／ｙ以下となってしまう
。
【００２８】
ここで、大型の表示装置や高精細な表示装置等、表示装置の有する画素数が多
くなった場合、上記画素構成の表示装置では、１画素を発光させ続ける期間が短
くなる。そのため、１フレーム期間において、十分な輝度を表現しようとすると
、短期間により高い電圧を電子源素子の上部電極と下部電極の間に印加する必要
が生じる。このため駆動回路は駆動電圧が高くなり、該駆動回路を構成する素子
にかかる負荷が大きくなる。そのため表示装置の信頼性が悪化するという問題が
ある。
【００２９】
また、信号線Ｓ１〜Ｓｘにアナログの信号を入力するため、各階調に対応する
信号電圧を、複数設定しなくてはならない。そのため、多階調化に適さないとい
った問題がある。
【００３０】
そこでＦＥＤにおいて、低消費電力動作及び高信頼性、また多階調化を実現す
ることを目的とする。
【課題を解決するための手段】
【００３１】
各画素に、電子源素子と、第１のＴＦＴと、第２のＴＦＴと、容量素子とを配
置する。第１のＴＦＴをスイッチング用ＴＦＴと呼び、第２のＴＦＴを駆動用Ｔ
ＦＴと呼ぶことにする。
【００３２】
スイッチング用ＴＦＴのゲート電極は走査線に接続され、スイッチング用ＴＦ
Ｔのソース領域とドレイン領域のうち一方は、信号線に接続され、もう一方は、
駆動用ＴＦＴのゲート電極及び容量素子（保持容量）の一方の電極に接続される
。容量素子のもう一方の電極は電源供給線に接続される。駆動用ＴＦＴのソース
領域とドレイン領域のうち、一方は電源供給線に接続され、もう一方は電子源素
子の一方の電極に接続される。
【００３３】
なお、駆動用ＴＦＴのゲートの寄生容量を積極的に利用する場合は、上記容量
素子は必ずしも必要ない。
【００３４】
上記構成の画素においては、スイッチング用ＴＦＴのソース・ドレイン間を介
して駆動用ＴＦＴのゲート電極に信号電位が入力される。ここで、容量素子（保
持容量）は、入力された信号電位によって変化した駆動用ＴＦＴのゲート電圧を
保持する。
【００３５】
ゲート電極に入力された信号電位によってオンの状態となった駆動用ＴＦＴは
、そのソース・ドレイン間を介して電子源素子の一方の電極に所定の電位を与え
る。例えば、電源供給線の電位にほぼ等しい電位を与える。こうして、電子源素
子の上部電極と下部電極の間に電圧が印加され、電子源素子は電子を放出する。
ここで、保持容量に保持された電圧は、次にスイッチング用ＴＦＴを介して信号
線から信号が入力されるまで保持され続ける。その間電子源素子は電子を放出し
続け、その画素は発光し続ける。
【００３６】
上記構成によって、一旦画素に入力された信号は保持され画素は発光し続ける
。そのため、１フレーム期間あたりの発光時間を長く設定することが可能となる
。こうして、時間あたりの輝度を小さくすることができる。つまり、電子源素子
の両電極（上部電極と下部電極）間に印加する電圧を低く設定することができる
。よって、低消費電力で動作する表示装置が実現できる。また上記駆動方法を用
いる場合、駆動回路は、高い振幅電圧の信号の出力を要求されないため、駆動回
路を構成する素子の負荷が少ない。こうして、信頼性の高い表示装置を実現する
ことができる。
【００３７】
また、上記構成の画素を有する表示装置において、時間階調方式を用いてもよ
い。時間階調方式では、１フレーム期間を複数のサブフレーム期間に分割し、サ
ブフレーム期間それぞれにおいて、各画素の駆動用ＴＦＴのオンまたはオフの状
態が選択され、各画素の発光状態または非発光状態が選択される。ある画素にお
いて、１フレーム期間中に発光状態が選択された期間の積算によって、輝度が表
現される。
【００３８】
上記駆動方法では、サブフレーム期間の分割の仕方によって階調数を任意に設
定することができる。そのため、電圧を段階的に変化させ階調を表現する表示装
置と比較して、多階調化に適している。
【００３９】
こうしてＦＥＤにおいて、低消費電力動作、多階調化及び高信頼性を実現する
ことができる。
【００４０】
本発明の表示装置の構成及び駆動方法の例を挙げる。
【００４１】
本発明は、第１の電極と第２の電極の間に電圧を印加することによって電子が
放出される電子源素子を有する表示装置において、容量素子と、第１の信号線と
、前記容量素子の一方の電極と前記第１の信号線の接続を選択する第１のスイッ
チと、前記容量素子に保持された電圧に応じてオン・オフが切り替えられる第２
のスイッチと、前記第２のスイッチを介して前記電子源素子の第１の電極に接続
される第２の信号線とを有することを特徴とする。
【００４２】
本発明は、第１の電極と第２の電極の間に電圧を印加することによって電子が
放出される電子源素子を有する表示装置において、容量素子と、第１の信号線と
、前記容量素子の一方の電極と前記第１の信号線の接続を選択するスイッチと、
前記電子源素子の第１の電極の電位を、前記容量素子に保持された電圧に応じて
変化させる素子とを有することを特徴とする。
【００４３】
本発明は、第１の電極と第２の電極の間に電圧を印加することによって電子が
放出される電子源素子を有する表示装置において、容量素子と、第１の信号線と
、前記容量素子の一方の電極と前記第１の信号線の接続を選択する第１のスイッ
チと、前記容量素子に保持された電圧に応じてオン・オフが切り替えられる第２
のスイッチと、前記容量素子の２つの電極を短絡する第３のスイッチとを有する
ことを特徴とする。
【００４４】
前記電子源素子は、前記第１の電極と前記第２の電極と、前記第１の電極と前
記第２の電極の間の絶縁層より構成されることを特徴としてもよい。
【００４５】
本発明は、第１の電極と第２の電極の間に電圧を印加することによって電子が
放出される電子源素子を有する表示装置において、第１の信号線と、第２の信号
線と、第３の信号線と、第１のＴＦＴと、第２のＴＦＴとを有し、前記第１のＴ
ＦＴのゲート電極は、前記第２の信号線に接続され、前記第１のＴＦＴのソース
領域とドレイン領域は、一方は前記第２のＴＦＴのゲート電極に接続され、もう
一方は前記第１の信号線に接続され、前記第２のＴＦＴのソース領域とドレイン
領域は、一方は前記第３の信号線に接続され、もう一方は、前記電子源素子の第
１の電極に接続されていることを特徴とする。
【００４６】
本発明は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の
間の絶縁層とによって構成され、前記第１の電極の電位を前記第２の電極の電位
より高くして、前記第１の電極から電子を放出する電子源素子を有する表示装置
において、第１の信号線と、第２の信号線と、第３の信号線と、第１のＴＦＴと
、第２のＴＦＴとを有し、前記第１のＴＦＴのゲート電極は、前記第２の信号線
に接続され、前記第１のＴＦＴのソース領域とドレイン領域は、一方は前記第２
のＴＦＴのゲート電極に接続され、もう一方は前記第１の信号線に接続され、前
記第２のＴＦＴのソース領域とドレイン領域は、一方は前記第３の信号線に接続
され、もう一方は、前記電子源素子の第２の電極に接続されていることを特徴と
する。
【００４７】
本発明は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の
間の絶縁層とによって構成され、前記第１の電極の電位を前記第２の電極の電位
より高くして、前記第１の電極から電子を放出する電子源素子を有する表示装置
において、第１の信号線と、第２の信号線と、第３の信号線と、第１のＴＦＴと
、第２のＴＦＴとを有し、前記第１のＴＦＴのゲート電極は、前記第２の信号線
に接続され、前記第１のＴＦＴのソース領域とドレイン領域は、一方は前記第２
のＴＦＴのゲート電極に接続され、もう一方は前記第１の信号線に接続され、前
記第２のＴＦＴのソース領域とドレイン領域は、一方は前記第３の信号線に接続
され、もう一方は、前記電子源素子の第１の電極に接続されていることを特徴と
する。
【００４８】
第３の電極と第４の電極の間に電圧を保持する容量素子を有し、前記第３の電
極は、前記第３の信号線と接続され、前記第４の電極は、前記第２のＴＦＴのゲ
ート電極に接続されていることを特徴としてもよい。
【００４９】
本発明は、第１の電極と第２の電極の間に電圧を印加することによって電子が
放出される電子源素子を有する表示装置において、第１の信号線と、第２の信号
線と、第３の信号線と、第４の信号線と、第１のＴＦＴと、第２のＴＦＴと、第
３のＴＦＴと、第３の電極と第４の電極の間に電圧を保持する容量素子とを有し
、前記第１のＴＦＴのゲート電極は、前記第２の信号線に接続され、前記第１の
ＴＦＴのソース領域とドレイン領域は、一方は前記第２のＴＦＴのゲート電極に
接続され、もう一方は前記第１の信号線に接続され、前記第２のＴＦＴのソース
領域とドレイン領域は、一方は前記第３の信号線に接続され、もう一方は、前記
電子源素子の第１の電極に接続され、前記第３のＴＦＴのゲート電極は、前記第
４の信号線に接続され、前記第３のＴＦＴのソース領域とドレイン領域は、一方
は前記容量素子の第３の電極に接続され、もう一方は前記第３の信号線に接続さ
れ、前記容量素子の第４の電極は、前記第３の信号線に接続されていることを特
徴とする。
【００５０】
本発明は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の
間の絶縁層とによって構成され、前記第１の電極の電位を前記第２の電極の電位
より高くして、前記第１の電極から電子を放出する電子源素子を有する表示装置
において、第１の信号線と、第２の信号線と、第３の信号線と、第４の信号線と
、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、第３の電極と第４の電極
の間に電圧を保持する容量素子とを有し、前記第１のＴＦＴのゲート電極は、前
記第２の信号線に接続され、前記第１のＴＦＴのソース領域とドレイン領域は、
一方は前記第２のＴＦＴのゲート電極に接続され、もう一方は前記第１の信号線
に接続され、前記第２のＴＦＴのソース領域とドレイン領域は、一方は前記第３
の信号線に接続され、もう一方は、前記電子源素子の第２の電極に接続され、前
記第３のＴＦＴのゲート電極は、前記第４の信号線に接続され、前記第３のＴＦ
Ｔのソース領域とドレイン領域は、一方は前記容量素子の第３の電極に接続され
、もう一方は前記第３の信号線に接続され、前記容量素子の第４の電極は、前記
第３の信号線に接続されていることを特徴とする。
【００５１】
本発明は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の
間の絶縁層とによって構成され、前記第１の電極の電位を前記第２の電極の電位
より高くして、前記第１の電極から電子を放出する電子源素子を有する表示装置
において、第１の信号線と、第２の信号線と、第３の信号線と、第４の信号線と
、第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、第３の電極と第４の電極
の間に電圧を保持する容量素子とを有し、前記第１のＴＦＴのゲート電極は、前
記第２の信号線に接続され、前記第１のＴＦＴのソース領域とドレイン領域は、
一方は前記第２のＴＦＴのゲート電極に接続され、もう一方は前記第１の信号線
に接続され、前記第２のＴＦＴのソース領域とドレイン領域は、一方は前記第３
の信号線に接続され、もう一方は、前記電子源素子の第１の電極に接続され、前
記第３のＴＦＴのゲート電極は、前記第４の信号線に接続され、前記第３のＴＦ
Ｔのソース領域とドレイン領域は、一方は前記容量素子の第３の電極に接続され
、もう一方は前記第３の信号線に接続され、前記容量素子の第４の電極は、前記
第３の信号線に接続されていることを特徴とする。
【００５２】
前記表示装置を用いることを特徴とする電子機器でもよい。
【００５３】
本発明は、２つの電極の間に電圧を印加することによって電子が放出される電
子源素子を有する表示装置の駆動方法において、信号線に入力された信号が有す
る電位を容量素子の一方の電極に選択的に入力して、前記容量素子に所定の電圧
を保持させる。保持された電圧に応じて、電源線と前記電子源素子の一方の電極
の間の接続を選択する。こうして、前記電源線と接続された前記電子源素子の一
方の電極の電位と、もう一方の電極の電位との間に所定の電位差を与える。これ
によって、前記電子源素子は電子を放出し、放出された電位は蛍光体に入射され
る。こうして、蛍光体は発光し、画素は発光状態となることを特徴とする。
【００５４】
本発明は、２つの電極の間に電圧を印加することによって電子が放出される電
子源素子を有する表示装置の駆動方法において、信号線に入力された信号が有す
る電位を容量素子の一方の電極に選択的に入力して、前記容量素子に所定の電圧
を保持させる。保持された電圧に応じて、電源線と前記電子源素子の一方の電極
の間の接続を選択する。こうして、前記電源線と接続された前記電子源素子の一
方の電極と、もう一方の電極の間に所定の電位差を与える。これによって、前記
電子源素子は電子を放出し、放出された電位は蛍光体に入射される。こうして、
蛍光体は発光し画素は発光状態となる。また、前記容量素子に保持された電圧を
放電し、前記電源線と前記電子源素子の一方の電極の間の接続を切る。こうして
、前記電子源素子からの電子の放出を停止し、画素を非発光状態とすることを特
徴とする。
【００５５】
本発明は、第１の電極と第２の電極の間に電圧を印加することによって電子が
放出される電子源素子を有する表示装置の駆動方法において、第１の信号によっ
て第１のスイッチのオン状態を選択して、第２の信号を第２のスイッチに入力す
る。こうして、前記第２のスイッチのオン状態を選択する。なお、第２のスイッ
チの状態は保持される。前記オン状態の第２のスイッチを介して前記電子源素子
の第１の電極に第３の信号が入力される。前記第３の信号が入力された前記電子
源素子の一方の電極の電位と、もう一方の電極の電位との電位差によって、前記
電子源素子が電子を放出し、放出された電位は蛍光体に入射される。こうして、
蛍光体は発光し画素は発光状態となることを特徴とする。
【００５６】
本発明は、第１の電極と第２の電極の間に電圧を印加することによって電子を
放出する電子源素子を用いた表示装置の駆動方法において、第１のデジタル信号
を、第１のＴＦＴのゲート電極に入力し、前記第１のＴＦＴのオン状態を選択す
る。こうして、前記オン状態の第１のＴＦＴのソース・ドレイン間を介して、第
２のデジタル信号を第２のＴＦＴのゲート電極に入力する。前記第２のデジタル
信号によって、前記第２のＴＦＴのオン状態を選択する。前記オン状態の第２の
ＴＦＴのソース・ドレイン間を介して、電源電位を前記電子源素子の第１の電極
に入力し、前記電子源素子の前記第１の電極と前記第２の電極に間に所定の電圧
を与える。こうして、前記電子源素子は電子を放出し、放出された電位は蛍光体
に入射される。こうして、蛍光体は発光し画素は発光状態となることを特徴とす
る。
【００５７】
前記第２のデジタル信号は、１フレーム期間の間に複数回、前記第２のＴＦＴ
に入力されることを特徴としてもよい。
【００５８】
本発明は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の
間の絶縁層とによって構成され、前記第１の電極の電位を前記第２の電極の電位
より高くして、前記第１の電極から電子を放出する電子源素子を有する表示装置
の駆動方法において、第１のデジタル信号を、第１のＴＦＴのゲート電極に入力
して、前記第１のＴＦＴのオン状態を選択する。前記オン状態の第１のＴＦＴの
ソース・ドレイン間を介して、第２のデジタル信号を第２のＴＦＴのゲート電極
に入力する。こうして、前記第２のＴＦＴのオン状態を選択する。前記オン状態
の第２のＴＦＴのソース・ドレイン間を介して、電源電位を前記電子源素子の第
２の電極に入力し、前記電子源素子の前記第１の電極と前記第２の電極に間に所
定の電圧を与える。こうして、前記電子源素子は電子を放出し、放出された電位
は蛍光体に入射される。こうして、蛍光体は発光し画素は発光状態となることを
特徴とする。
【００５９】
本発明は、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の
間の絶縁層とによって構成され、前記第１の電極の電位を前記第２の電極の電位
より高くして、前記第１の電極から電子を放出する電子源素子を有する表示装置
の駆動方法において、第１のデジタル信号を、第１のＴＦＴのゲート電極に入力
して、前記第１のＴＦＴのオン状態を選択する。前記オン状態の第１のＴＦＴの
ソース・ドレイン間を介して、第２のデジタル信号を第２のＴＦＴのゲート電極
に入力する。こうして、前記第２のＴＦＴのオン状態を選択する。前記オン状態
の第２のＴＦＴのソース・ドレイン間を介して、電源電位を前記電子源素子の第
１の電極に入力し、前記電子源素子の前記第１の電極と前記第２の電極に間に所
定の電圧を与える。こうして、前記電子源素子は電子を放出し、放出された電位
は蛍光体に入射される。こうして、蛍光体は発光し画素は発光状態となることを
特徴とする。
【００６０】
前記第２のデジタル信号は、１フレーム期間の間に複数回、前記第２のＴＦＴ
に入力されることを特徴としてもよい。
【００６１】
前記第２のデジタル信号によって定められた前記第２のＴＦＴのゲート電圧は
、前記第２のＴＦＴのゲート電極と、ソース領域またはドレイン領域の間の寄生
容量部分によって、保持されることを特徴としてもよい。
【００６２】
本発明は、第１の電極と第２の電極の間に電圧を印加することによって電子を
放出する電子源素子を用いた表示装置の駆動方法において、第１のデジタル信号
を、第１のＴＦＴのゲート電極に入力し、前記第１のＴＦＴのオン状態を選択す
る。前記オン状態の第１のＴＦＴのソース・ドレイン間を介して、第２のデジタ
ル信号を、第２のＴＦＴのゲート電極に入力し、前記第２のＴＦＴのオン状態を
選択する。前記第２のデジタル信号によって定まった前記第２のＴＦＴのゲート
電圧を、容量素子を用いて保持する。こうして、前記オン状態の第２のＴＦＴの
ソース・ドレイン間を介して前記電子源素子の第１の電極に、所定の電源電位を
入力する。前記電子源素子の前記第１の電極と前記第２の電極に間に所定の電圧
を与える。こうして、前記電子源素子は電子を放出し、放出された電位は蛍光体
に入射される。蛍光体は発光し画素は発光状態となる。また、前記容量素子と並
列に接続された第３のＴＦＴをオン状態とすることによって、前記容量素子に保
持された電荷を放電する。こうして、前記第２のＴＦＴをオフの状態とし、前記
電子源素子は電子を放出しないようにする。そして、画素を非発光状態とするこ
とを特徴とする。
【００６３】
前記表示装置の駆動方法を用いることを特徴とする電子機器であってもよい。
【発明の効果】
【００６４】
本発明は、第１の電極と第２の電極の間に電圧を印加することによって電子が
放出される電子源素子を有する表示装置において、容量素子と、第１の信号線と
、前記容量素子の一方の電極と前記第１の信号線の接続を選択するスイッチと、
前記電子源素子の第１の電極の電位を、前記容量素子に保持された電圧に応じて
変化させる素子とを有することを特徴とする。上記構成によって、消費電力が少
なく、信頼性の高いＦＥＤを提供することができる。
【００６５】
また、本発明は、２つの電極の間に電圧を印加することによって電子が放出さ
れる電子源素子を有する表示装置の駆動方法において、信号線に入力された信号
が有する電位を容量素子の一方の電極に選択的に入力して、前記容量素子に所定
の電圧を保持させる。保持された電圧に応じて、電源線と前記電子源素子の一方
の電極の間の接続を選択する。こうして、前記電源線と接続された前記電子源素
子の一方の電極の電位と、もう一方の電極の電位との間に所定の電位差を与える
。これによって、前記電子源素子は電子を放出し、放出された電位は蛍光体に入
射される。こうして、蛍光体は発光し、画素は発光状態となることを特徴とする
。上記駆動方法によって、消費電力が少なく、信頼性が高く、また、多階調化可
能なＦＥＤの駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００６６】
本発明の表示装置の構成について、図１を用いて説明する。なお、図１におい
て、電子源素子は、模式的に１０４で示す。１０５と１０６は、電子源素子を構
成する２つの電極である。
【００６７】
電子源素子１０４としては、図６に示した構成の素子を用いることが可能であ
る。なお、図６に示したような電子源素子に限定されない。公知の電子源素子を
用いることも可能である。
【００６８】
画素領域には、ｘ方向（列方向）に順に配置された信号線Ｓ１〜Ｓｘ及び電源
供給線Ｖ１〜Ｖｘ、ｙ方向（行方向）に順に配置された走査線Ｇ１〜Ｇｙが配置
されている。これら複数の走査線と信号線の交点毎に、画素が配置されている。
【００６９】
各画素は、スイッチング用ＴＦＴ１０１と、駆動用ＴＦＴ１０２と、保持容量
１０３と、電子源素子１０４とを有する。スイッチング用ＴＦＴ１０１のソース
領域とドレイン領域のうち、一方は信号線Ｓ１〜Ｓｘのうちの１本に接続され、
もう一方は駆動用ＴＦＴ１０２のゲート電極及び保持容量１０３の一方の電極に
接続されている。スイッチング用ＴＦＴ１０１のゲート電極は、走査線Ｇ１〜Ｇ
ｙのうちの１本に接続されている。駆動用ＴＦＴ１０２のソース領域とドレイン
領域のうち、一方は電源供給線Ｖ１〜Ｖｘのうちの１本に接続され、もう一方は
、電子源素子１０４の一方の電極１０５に接続されている。保持容量１０３の駆
動用ＴＦＴ１０２のゲート電極と接続されていない側は、電源供給線Ｖ１〜Ｖｘ
のうちの１本に接続されている。
【００７０】
なお、駆動用ＴＦＴ１０２のゲート電極の寄生容量等を積極的に用いることで
、保持容量１０３の代用とすることも可能である。
【００７１】
ここで、電子源素子１０４の２つの電極（上部電極及び下部電極）のうち、駆
動用ＴＦＴ１０２と接続されている側を、画素電極と呼び、駆動用ＴＦＴ１０２
と接続されていない側を対向電極と呼ぶことにする。
【００７２】
すべての画素の電子源素子１０４の対向電極１０６には、一定の電位Ｖｃｏｍ
が与えられている。
【００７３】
走査線Ｇ１〜Ｇｙ及び信号線Ｓ１〜Ｓｘに入力される信号は、「０」か「１」
のデジタル信号で、それぞれ「Ｈｉ」か「Ｌｏ」に対応する電位である。走査線
の信号によって、スイッチング用ＴＦＴ１０１がオンの状態となった画素では、
信号線より駆動用ＴＦＴ１０２のゲート電極にデジタル信号が入力され、駆動用
ＴＦＴ１０２のオンまたはオフの状態が選択される。
【００７４】
なお、駆動用ＴＦＴ１０２のゲート電圧は、保持容量１０３によって保持され
るので、一旦信号線よりスイッチング用ＴＦＴ１０１を介して信号が入力され、
駆動用ＴＦＴ１０２がオンの状態となった画素においては、次に信号線よりスイ
ッチング用ＴＦＴ１０１を介して駆動用ＴＦＴ１０２のゲート電極に信号が入力
されるまで、オンの状態が続く。
【００７５】
駆動用ＴＦＴ１０２がオンの状態となった画素において、電源供給線の電位が
、駆動用ＴＦＴ１０２のソース・ドレイン間を介して電子源素子１０４の画素電
極１０５に電位が入力される。電源供給線Ｖ１〜Ｖｘは、電源電位ＶＶＬに保た
れている。ここで、電子源素子１０４の対向電極の電位Ｖｃｏｍと電源電位ＶＶ
Ｌは、その電位差に対応する電圧が電子源素子１０４の２つの電極間に印加され
た際に、電子源素子が電子を放出するように設定されている。電子源素子が電子
を放出するような、対向電極の電位Ｖｃｏｍと電源電位ＶＶＬの電位差に対応す
る電圧を駆動電圧とよぶことにする。
【００７６】
駆動用ＴＦＴ１０２のオン状態・オフ状態を切り替えることによって、電子源
素子１０４の画素電極１０５と対向電極１０６の間に、駆動電圧が印加されるか
、印加されないかが選択される。こうして、画素において、電子源素子１０４は
電子を放出するかしないかが選択され、各画素を発光状態とするか非発光状態と
するかを選択することができる。
【００７７】
図２に、図１に示した構成の表示装置の駆動方法を示すタイミングチャートを
示す。
【００７８】
ここで、走査線が選択されるとは、その走査線にゲート電極が接続されたＴＦ
Ｔがオンの状態となることを示すものとする。
【００７９】
１フレーム期間は、複数のサブフレーム期間ＳＦ１〜ＳＦｎに分割される。第
１のサブフレーム期間において、走査線Ｇ１が選択され、信号線Ｓ１〜Ｓｘに順
に信号が入力される。なおこのとき他の走査線Ｇ２〜Ｇｙは選択されていない。
こうして第１行の画素の駆動用ＴＦＴ１０２のオンまたはオフの状態が選択され
、第１行の画素の発光状態または非発光状態が選択される。次に、走査線Ｇ２の
みが選択され、信号線Ｓ１〜Ｓｘに順に信号が入力される。こうして第２行の画
素の駆動用ＴＦＴ１０２がオンまたはオフの状態が選択され、第２行の画素の発
光状態または非発光状態が選択される。同様の操作を全ての走査線Ｇ１〜Ｇｙに
ついて繰り返し、全ての画素の発光状態または非発光状態が選択される。各画素
に信号線より信号が入力されて、駆動用ＴＦＴ１０２のオンまたはオフの状態が
選択される期間を書き込み期間Ｔａと表記する。特に、第１のサブフレーム期間
ＳＦ１における書き込み期間をＴａ１と表記する。書き込み期間Ｔａにおいて、
オンの状態を選択された駆動用ＴＦＴ１０２のゲート電圧は、スイッチング用Ｔ
ＦＴ１０１がオフの状態となった後も、保持容量によって保持され続ける。よっ
て、オンの状態が選択された駆動用ＴＦＴ１０２を有する画素は、書き込み期間
後も発光し続ける。書き込み期間Ｔａの後、各画素が表示を行う期間を表示期間
Ｔｓと表記する。特に、第１のサブフレーム期間に対応する表示期間をＴｓ１と
表記する。こうして、第１のサブフレーム期間ＳＦ１が終了する。
【００８０】
第２のサブフレーム期間において、第１のサブフレーム期間と同様に、書き込
み期間Ｔａ２において、全ての画素の駆動用ＴＦＴ１０２のオンまたはオフ状態
が選択され、表示期間Ｔｓ２が始まる。
【００８１】
上記動作を全てのサブフレーム期間ＳＦ１〜ＳＦｎにおいて繰り返す。
【００８２】
１フレーム期間中の各サブフレーム期間の表示期間Ｔｓ１〜Ｔｓｎにおいて、
各画素の発光状態が選択された期間の積算によって階調が表現される。
【００８３】
例えば、ｎビットのデジタル信号を入力して、２ｎ階調を表現する表示装置に
おいて、1フレーム期間をｎ個のサブフレーム期間ＳＦ１〜ＳＦｎに分割し、各
サブフレーム期間の表示期間Ｔｓ１〜Ｔｓｎの長さを、２０：２−１：２−２：
・・・：２−（ｎ−２）：２−（ｎー１）として、発光状態とするサブフレーム
期間を選択することによって階調を表現することができる。
【００８４】
上記サブフレーム期間の設定方法について具体例を挙げて説明する。８階調を
表現するため、ｎを３とし、1フレーム期間を３つのサブフレーム期間ＳＦ１〜
ＳＦ３に分割し、そのサブフレーム期間の表示期間の長さを、Ｔｓ１：Ｔｓ２：
Ｔｓ３＝４：２：１とする。このとき、サブフレーム期間ＳＦ１において、画素
の発光状態を選択し、その他のサブフレーム期間ＳＦ２、ＳＦ３において、非発
光状態を選択した画素は、全てのサブフレーム期間の表示期間において発光した
場合の約５７％の輝度を表現する。一方、ＳＦ３においてのみ発光状態が選択さ
れた画素は、全てのサブフレーム期間の表示期間において発光した場合の約１４
％の輝度を表現する。
【００８５】
なお、サブフレーム期間の長さの設定の仕方は上記に限定されない。
【００８６】
なお、１行分の画素に同時に信号を書き込む駆動方法（線順次駆動）を行って
も良い。
【００８７】
本発明は上記構成によって、低消費電力で動作可能で、高階調化可能で、信頼
性の高いＦＥＤを提供することができる。
【実施例１】
【００８８】
本実施例では、本発明の表示装置の画素の構造の一例について詳しく説明する
。
【００８９】
本発明の表示装置の構成例を示す断面図を図３に示す。図３において、絶縁表
面を有する基板４０上にスイッチング用ＴＦＴ４１、駆動用ＴＦＴ４２、保持容
量４３、電子源素子５７が形成されている。電子源素子５７は、絶縁体によって
形成された層間膜５６上に、下部電極５８と、上部電極６３と、下部電極５８と
上記電極６３との間に挟まれた絶縁膜５９とによって構成される。ここで、４６
はゲート絶縁膜、５３は層間膜、６１は保護絶縁層、６０ａはコンタクト電極、
６０ｂは上部電極バスライン、６２は保護電極である。
【００９０】
スイッチング用ＴＦＴ４１のゲート電極５０は、走査線（図示せず）に接続さ
れている。スイッチング用ＴＦＴの不純物領域４４は、信号線５４に接続され、
不純物領域４５は、駆動用ＴＦＴ４２のゲート電極５１及び保持容量４３の一方
の電極５２に接続されている。保持容量４３のもう一方の電極４９は、配線によ
り電源供給線（図示せず）に接続されている。駆動用ＴＦＴの不純物領域４７は
、配線により電源供給線（図示せず）に接続され、不純物領域４８は、電極５５
によって電子源素子５７の下部電極５８に接続されている。電子源素子５７の上
部電極６３は、コンタクト電極６０ａ及び上部電極バスライン６０ｂを介して、
全ての画素において一定の電位が与えられている。
【００９１】
ここで、不純物領域とは、ＴＦＴのソース領域またはドレイン領域に相当する
。なお、不純物領域４４がソース領域の場合、不純物領域４５はドレイン領域に
相当し、不純物領域４４がドレイン領域の場合、不純物領域４５はソース領域に
相当する。同様に、不純物領域４７がソース領域の場合、不純物領域４８はドレ
イン領域に相当し、不純物領域４７がドレイン領域の場合、不純物領域４８はソ
ース領域に相当する。
【００９２】
図３では、画素電極が下部電極５８となっているが、画素電極を上部電極とす
る構成でも構わない。このとき、下部電極には全ての画素において一定の電位が
与えられている。
【００９３】
スイッチング用ＴＦＴ４１及び駆動用ＴＦＴ４２は、ｎチャネル型ＴＦＴでも
ｐチャネル型ＴＦＴでも構わない。
【００９４】
基板４０の前記電子源素子５７が設けられた面と対向するように基板６４が設
けられる。なお、基板６４は透光性を有する。基板６４上には、前記電子源素子
５７の電子放出領域６９と向かい合うように蛍光体６５が配置されている。蛍光
体６５の周囲には、ブラックマトリクス６８が配置されている。なお、蛍光体６
５の表面は、メタルバック層６６が形成されている。基板４０と基板６４の間６
６は、真空に保たれている。
【００９５】
スイッチング用ＴＦＴ４１、駆動用ＴＦＴ４２及び保持容量４３を作製する手
法は、公知の構成の手法を自由に用いればよい。また、これらのＴＦＴが形成さ
れたら、絶縁体によって構成された層間膜５６を形成し、その上に電子源素子を
形成する。この際、層間膜５３及び５６として、スイッチング用ＴＦＴ４１、駆
動用ＴＦＴ４２、保持容量４３、配線５４及び５５等による凹凸を十分緩和し、
平坦な面が得られるような材質及び厚さを選択する必要がある。
【００９６】
平坦化された絶縁表面上に電子源素子５７を形成する。なお、電子源素子を形
成する以前に、平坦化された層間膜５６に、駆動用ＴＦＴ４２の配線５５につな
がるコンタクトホールを作製しておき、下部電極形成と同時に、下部電極と駆動
用ＴＦＴ４２の配線５５との接続をとっても良い。または、下部電極と駆動用Ｔ
ＦＴ４２の配線５５との接続をとる配線を形成した後、下部電極を形成してもよ
い。電子源素子５７の作製方法は、公知の手法を用いればよい。
【００９７】
ここで、電子源素子５７の下部電極５８を、画素の各ＴＦＴ（スイッチング用
ＴＦＴ４１、駆動用ＴＦＴ４２）の遮光膜として利用することが可能である。な
お、必ずしも電子源素子を、画素を構成するＴＦＴ（スイッチング用ＴＦＴや駆
動用ＴＦＴ）と重ねて配置する必要はない。
【００９８】
上記構成の表示装置の駆動方法は、実施の形態において示したものと同様であ
るので、ここでは説明は省略する。
【００９９】
本実施例に示した構成の画素を有する表示装置では、各画素のＴＦＴと重ねて
電子源素子を配置しているので、微細な画素を形成することが可能である。
【０１００】
なお、本実施例においては、図３に示したような構成のＭＩＭ型電子源素子の
電極に入力される信号を、２つのＴＦＴ及び保持容量を用いて操作し表示を行う
表示装置（ＦＥＤ）を例に示したが、その他の構成を有するＭＩＭ型電子源素子
や、ＭＩＭ型以外の構造を有する電子源素子など、公知のあらゆる構成の電子源
素子に本発明を適用することができる。
【実施例２】
【０１０１】
本実施例では、実施の形態において示した構成の画素とは異なる構成の画素を
有する表示装置について、以下に説明する。
【０１０２】
図４に本実施例の表示装置の画素領域の構成を示す。画素領域には、信号線Ｓ
１〜Ｓｘ、走査線Ｇ１〜Ｇｙ、電源供給線Ｖ１〜Ｖｘ、リセット信号線Ｒ１〜Ｒ
ｙが配置されている。各画素はそれぞれ、スイッチング用ＴＦＴ（第１のＴＦＴ
）１０１と、駆動用ＴＦＴ（第２のＴＦＴ）１０２と、消去用ＴＦＴ（第３のＴ
ＦＴ）１０８と、電子源素子１０４と、保持容量１０３とを有している。
【０１０３】
各画素において、スイッチング用ＴＦＴ１０１のソース領域とドレイン領域と
のうち一方は、信号線Ｓ１〜Ｓｘのうちの１本に接続され、もう一方は駆動用Ｔ
ＦＴ１０２のゲート電極及び保持容量１０３の一方の電極に接続され、保持容量
１０３のもう一方の電極は、電源供給線Ｖ１〜Ｖｘのうちの１本に接続され、ス
イッチング用ＴＦＴ１０１のゲート電極は、走査線Ｇ１〜Ｇｙのうちの１本に接
続され、駆動用ＴＦＴ１０２のソース領域とドレイン領域は、一方は電源供給線
Ｖ１〜Ｖｘのうちの１本に接続され、もう一方は、電子源素子１０４の下部電極
１０５に接続され、消去用ＴＦＴ１０８のゲート電極は、リセット信号線Ｒ１〜
Ｒｙのうちの１本に接続され、消去用ＴＦＴ１０８のソース領域とドレイン領域
は、一方は駆動用ＴＦＴ１０２のゲート電極に接続され、もう一方は、電源供給
線Ｖ１〜Ｖｘのうちの１本に接続されている。
【０１０４】
図４において、画素電極が下部電極となり、上部電極には全ての画素において
一定の電位が与えられている。しかし、画素電極を上部電極とする構成でも構わ
ない。このとき、下部電極には全ての画素において一定の電位が与えられている
。
【０１０５】
スイッチング用ＴＦＴ、駆動用ＴＦＴ及び消去用ＴＦＴは、ｎチャネル型ＴＦ
Ｔでもｐチャネル型ＴＦＴでも構わない。
【０１０６】
上記構成の画素を有する表示装置の駆動方法について、図５のタイミングチャ
ートを用いて、以下に説明する。
【０１０７】
各画素の保持容量１０３に電荷を保持し、駆動用ＴＦＴ１０２をオンの状態と
して電子源素子１０４から電子を放出する過程については、実施の形態で示した
方法と同様であるので、ここでは説明は省略する。なお、信号線Ｓ１〜Ｓｘより
その保持容量１０３に信号が書き込まれている際の画素の消去用ＴＦＴ１０８は
、オフの状態にあるものとする。
【０１０８】
なお図５において、走査線Ｇ１〜Ｇｙが順に選択されているが、それぞれにお
いて、信号線Ｓ１〜Ｓｘが順に選択（点順次駆動）されているものとする。
【０１０９】
なお、１行分の画素に同時に信号を書き込む駆動方法（線順次駆動）を行って
も良い。
【０１１０】
各画素の保持容量１０３に電荷が保持され、駆動用ＴＦＴ１０２がオンの状態
となる。こうして、電子源素子１０４から電子が放出される。このように、書き
込み期間Ｔａの後、表示期間Ｔｓが始まる。表示期間Ｔｓが始まった後、一定の
時間が経過したら、リセット用信号線Ｒ１〜Ｒｘに入力された信号によって、消
去用ＴＦＴ１０８がオンの状態となる。すると、保持容量１０３の２つの電極が
短絡され、保持容量１０３に蓄積された電荷は放電される。こうして、駆動用Ｔ
ＦＴ１０２は、オフの状態となる。この様な動作をリセット動作と呼ぶことにす
る。またリセット動作を行う期間をリセット期間と呼び図中Ｒｅ１〜Ｒｅｎで示
す。
【０１１１】
本実施例のように、消去用ＴＦＴ１０８を設けてリセット動作を行うことによ
って、次の書き込み期間が開始されるまで、画素を非発光状態とすることができ
る（図５中、非表示期間と表記）。
【０１１２】
図１に示したような画素構成の表示装置の駆動方法では、あるサブフレーム期
間の書き込み期間が、それとは異なるサブフレーム期間の書き込み期間と重なる
と、各画素への信号の入力が正常に行われない。そのため、１つのサブフレーム
期間において全ての画素に信号を入力するのに要する期間（書き込み期間Ｔａ）
よりも長い表示期間Ｔｓを設定する必要があったが、図４に示したような構成の
表示装置を用いれば、表示期間Ｔｓを、１つのサブフレーム期間において全ての
画素に信号を入力するのに要する期間より短く設定することが可能となる。
【０１１３】
本実施例は、実施例１と自由に組み合わせて実施することが可能である。
【実施例３】
【０１１４】
本実施例では、本発明の表示装置の信号線に信号を入力する信号線駆動回路の
例を示す。
【０１１５】
なお、１画素ずつ信号を入力する駆動方法（点順次駆動）を用いる場合の信号
線駆動回路の例を示す。
【０１１６】
図１０に信号線駆動回路の構成を示す。信号線駆動回路は、シフトレジスタ８
８０１と、ラッチ回路８８０２によって構成されている。シフトレジスタ８８０
１及びラッチ回路８８０２は、公知の構成の回路を自由に用いることができる。
【０１１７】
ここで、図１０では、信号線Ｓ３に対応するラッチ回路８８０２のみを代表で
示すが、全ての信号線Ｓ１〜Ｓｘに対してラッチ回路８８０２が設けられている
。
【０１１８】
シフトレジスタ８８０１には、クロックパルスＣＬＫ及びクロックパルスＣＬ
Ｋの極性が反転した反転クロックパルスＣＬＫＢ、スタートパルスＳＰ、走査方
向切り替えか信号ＳＬ／Ｒが入力される。こうして、シフトレジスタ８８０１の
各段が有するＮＡＮＤ回路よりサンプリングパルスが出力される。ラッチ回路８
８０２には、デジタル信号入力線ＶＤよりデジタル信号が入力され、シフトレジ
スタ８８０１から出力されたサンプリングパルスにしたがって、デジタル信号が
ラッチ回路８８０２に順に保持される。こうして、デジタル信号は、各信号線に
順に出力される。
【０１１９】
この信号線駆動回路は、ＴＦＴを用いて絶縁表面を有する基板上に作製するこ
とができる。信号線駆動回路を構成するＴＦＴは、画素を構成する各ＴＦＴ（ス
イッチング用ＴＦＴ、駆動用ＴＦＴ等）と同時に形成することができる。
【０１２０】
画素と信号線駆動回路を同一基板上に形成すれば、画素と信号線駆動回路の間
の配線容量や配線抵抗を大幅に小さくすることができる。また、表示装置を作製
する上でのコストも低く、表示装置の小型化も可能である。
【０１２１】
なお、本実施例ではシフトレジスタを有する信号線駆動回路を例に挙げたが、
本発明の信号線駆動回路としては、デコーダ等を用いる構成のものでもよい。
【０１２２】
本実施例は、実施例１や実施例２と自由に組み合わせて実施することが可能で
ある。
【実施例４】
【０１２３】
本実施例では、本発明の表示装置の走査線に信号を入力する走査線駆動回路の
例を図１１に示す。
【０１２４】
走査線駆動回路は、シフトレジスタ３６０１及びバッファ３６１０によって構
成される。
【０１２５】
シフトレジスタ３６０１には、クロックパルスＧ＿ＣＬＫ及びクロックパルス
Ｇ＿ＣＬＫの極性が反転した反転クロックパルスＧ＿ＣＬＫＢ、スタートパルス
Ｇ＿ＳＰ、走査方向切り替えか信号Ｕ／Ｄが入力される。こうして、シフトレジ
スタ３６０１の各段が有するＮＡＮＤ回路より順にパルスが出力される。このパ
ルスは、バッファ３６１０を介して走査線Ｇ１〜Ｇｙに出力される。こうして、
走査線駆動回路は、信号線を１本ずつ順に選択する。
【０１２６】
この走査線駆動回路は、ＴＦＴを用いて絶縁表面を有する基板上に作製するこ
とができる。走査線駆動回路を構成するＴＦＴは、画素を構成する各ＴＦＴ（ス
イッチング用ＴＦＴ、駆動用ＴＦＴ等）と同時に形成することができる。
【０１２７】
画素と走査線駆動回路を同一基板上に形成すれば、画素と走査線駆動回路の間
の配線容量や配線抵抗を大幅に小さくすることができる。また、表示装置を作製
する上でのコストも低く、表示装置の小型化も可能である。
【０１２８】
なお、実施例２において示した画素構造を有する表示装置において、リセット
信号線に信号を入力する駆動回路は、走査線駆動回路と同様の構成の回路を用い
ることができる。
【０１２９】
なお、本実施例ではシフトレジスタを有する走査線駆動回路を例に挙げたが、
本発明の走査線駆動回路としては、デコーダ等を用いる構成のものでもよい。
【０１３０】
本実施例は、実施例１〜実施例３と自由に組み合わせて実施することが可能で
ある。
【実施例５】
【０１３１】
本実施例では、本発明の表示装置を利用した電子機器について図１２を用いて
説明する。
【０１３２】
図１２（Ａ）に本発明の表示装置を用いたパーソナルコンピュータの模式図を
示す。パーソナルコンピュータは、本体２７０２ａ、筐体２７０２ｂ、表示部２
７０２ｃ、操作スイッチ２７０２ｄ、電源スイッチ２７０２ｅ、外部入力ポート
２７０２ｆによって構成されている。本発明の表示装置は、表示部２７０２ｃに
用いることができる。
【０１３３】
図１２（Ｂ）に本発明の表示装置を用いた画像再生装置の模式図を示す。画像
再生装置は、本体２７０３ａ、筐体２７０３ｂ、記録媒体２７０３ｃ、表示部２
７０３ｄ、音声出力部２７０３ｅ、操作スイッチ２７０３ｆによって構成されて
いる。本発明の表示装置は、表示部２７０３ｄに用いることができる。
【０１３４】
図１２（Ｃ）に本発明の表示装置を用いたテレビ受像機の模式図を示す。テレ
ビ受像機は、本体２７０４ａ、筐体２７０４ｂ、表示部２７０４ｃ、操作スイッ
チ２７０４ｄによって構成されている。本発明の表示装置は、表示部２７０４ｃ
に用いることができる。
【０１３５】
本発明は、上記応用電子機器に限定されず、様々な電子機器に応用することが
できる。
【０１３６】
本実施例は、実施例１〜実施例４と自由に組み合わせて実施することが可能で
ある。
【実施例６】
【０１３７】
本実施例では、本発明の表示装置の各画素が有する駆動ＴＦＴの構造について
説明する。なお、画素の構成については、実施の形態や、実施例２等で示したも
のと同様であるのでここでは説明は省略する。
【０１３８】
電子源素子の駆動電圧は、エレクトロルミネッセンス効果を利用した素子等を
発光させるのに要する電圧に対して、高い。そのため本発明の表示装置は、各画
素に配置されたＴＦＴ、特に、電子源素子と直列に接続される駆動用ＴＦＴには
、高電圧が印加される。よって、信頼性を向上させるため、耐圧性の高いＴＦＴ
を用いる。
【０１３９】
各画素の駆動用ＴＦＴの構造について説明する。ここでは、駆動用ＴＦＴをｎ
チャネル型ＴＦＴとした場合の例を示す。また、ｎチャネル型の駆動用ＴＦＴの
ドレイン領域が、電子源素子の電極と接続し、ソース領域が電源供給線に接続さ
れた構成を例に示す。
【０１４０】
図１３（Ａ）は、本発明の表示装置の各画素が有するＴＦＴの構成を示す上面
図である。また、図１３（Ｂ）は、図１３（Ａ）におけるａ〜ａ’の断面図であ
る。図１３（Ａ）と図１３（Ｂ）で同じ部分は同じ符号を用いて示す。なお、Ｔ
ＦＴ上に形成される層間膜や、ソース領域やドレイン領域と電気的接続をとる配
線（ソース配線、ドレイン配線）や、電子源素子等は省略した。
【０１４１】
４００は絶縁表面を有する基板である。４０５は半導体活性層である。４０４
はゲート電極である。４０１はゲート絶縁膜である。半導体活性層４０５は第１
の不純物領域４０２（４０２ａ、４０２ｂ）、第２の不純物領域４０３、チャネ
ル領域４０６を有する。第１の不純物領域４０２ａはドレイン領域に相当する。
また、４０２ｂはソース領域に相当する。第２の不純物領域４０３は、第１の不
純物領域４０２に対して導電型を決定する不純物濃度が低い領域（以下、ＬＤＤ
領域という）である。このように、ドレイン領域側にＬＤＤ領域を設けることに
よって、ＴＦＴの耐圧を高くすることができる。なお、ＬＤＤ領域の幅（図１３
（Ｂ）中、ＷＬＤＤと表記）を、２μｍ〜６μｍ程度とすることが望ましい。
【０１４２】
ここでは、駆動用ＴＦＴをｎチャネル型ＴＦＴとした場合の例に説明したが、
ｐチャネル型ＴＦＴとした場合にも、適用することが可能である。
【０１４３】
こうして、信頼性の高い表示装置が得られる。
【０１４４】
本実施例は、実施例１〜実施例５と自由に組み合わせて実施することが可能で
ある。
【図面の簡単な説明】
【０１４５】
【図１】本発明の表示装置の画素領域の構造を示す図。
【図２】本発明の表示装置の駆動方法を示すタイミングチャートを示す図。
【図３】本発明の表示装置の画素の構造を示す断面図。
【図４】本発明の表示装置の画素領域の構造を示す図。
【図５】本発明の表示装置の駆動方法を示すタイミングチャートを示す図。
【図６】ＭＩＭ型の電子源素子の構成を示す図。
【図７】従来の表示装置の画素領域の構成を示す回路図及び画素の構成を示す断面図。
【図８】従来の表示装置の駆動方法を示すタイミングチャートを示す図。
【図９】従来の表示装置の画素領域の構成を示す図。
【図１０】本発明の表示装置の信号線駆動回路の構成を示す図。
【図１１】本発明の表示装置の走査線駆動回路の構成を示す図。
【図１２】本発明の表示装置を応用した電子機器を示す図。
【図１３】本願の表示装置の画素の駆動ＴＦＴの構造を示す図。
【図１】
2005346098.tif 000003
【図２】
2005346098.tif 000004
【図３】
2005346098.tif 000005
【図４】
2005346098.tif 000006
【図５】
2005346098.tif 000007
【図６】
2005346098.tif 000008
【図７】
2005346098.tif 000009
【図８】
2005346098.tif 000010
【図９】
2005346098.tif 000011
【図１０】
2005346098.tif 000012
【図１１】
2005346098.tif 000013
【図１２】
2005346098.tif 000014
【図１３】
2005346098.tif 000015