(57)【要約】【課題】  搭載された回路の接続状態を容易に変更することが可能な技術を提供する。【解決手段】  半導体基板に形成された一の回路が、他の回路或いは外部端子と接続されている半導体装置において、前記一の回路と、他の回路或いは外部端子とが相変化膜を介して接続され、加熱による相変化膜の結晶状態の変化により、相変化膜に接続された回路の接続状態を変更する。また、その製造方法において、前記一の回路と、他の回路或いは外部端子とが相変化膜を介して接続され、前記回路形成後に、加熱により前記相変化膜の結晶状態を変化させて、相変化膜に接続された回路の接続状態を変更する。【選択図】        図１
2005317713.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された一の回路が、他の回路或いは外部端子と接続されている半導体装置において、
前記一の回路と、他の回路或いは外部端子とが相変化膜を介して接続され、加熱による相変化膜の結晶状態の変化により、相変化膜に接続された回路の接続状態を変更することを特徴とする半導体装置。
【請求項２】
前記相変化膜がヒューズとして機能することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記相変化膜が可変抵抗として機能することを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記相変化膜の近傍に電圧の印加によって熱を発生させるヒータを配置することを特徴とする請求項１乃至請求項３の何れか一項に記載の半導体装置。
【請求項５】
前記相変化膜にＧＳＴを用いることを特徴とする請求項１乃至請求項４の何れか一項に記載の半導体装置。
【請求項６】
半導体基板に形成された一の回路が、他の回路或いは外部端子と接続されている半導体装置の製造方法において、
前記一の回路と、他の回路或いは外部端子とが相変化膜を介して接続され、
前記回路形成後に、加熱により前記相変化膜の結晶状態を変化させて、相変化膜に接続された回路の接続状態を変更することを特徴とする半導体装置の製造方法。
【請求項７】
前記相変化膜がヒューズとして機能することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記相変化膜が可変抵抗として機能することを特徴とする請求項６又は請求項７に記載の半導体装置の製造方法。
【請求項９】
前記相変化膜の近傍に電圧の印加によって熱を発生させるヒータを配置することを特徴とする請求項６乃至請求項８の何れか一項に記載の半導体装置の製造方法。
【請求項１０】
前記相変化膜にＧＳＴを用いることを特徴とする請求項６乃至請求項９の何れか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、ヒューズを有する半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体記憶装置、例えばＳＲＡＭ(Static Random Access Memory)では、単一の半導体チップに同種の記憶回路が多数形成されているが、規格に適合する容量の記憶回路に加えて予備の記憶回路である冗長回路を形成し、形成された記憶回路の一部に不良が生じた場合に、この冗長回路と不良の回路とを切り換えることによって、半導体チップ全体として規格に適合した記憶容量を確保した良品とする救済処理が行なわれている。
【０００３】
このような冗長回路と不良の回路とを切り換えるためにヒューズが設けられており、ウェハプロセス終了後の試験結果に基づき、必要に応じて所望のヒューズを切断することによって回路の接続状態を変更し、冗長回路による半導体チップの救済を行なっている。
【０００４】
また、このようなヒューズは、冗長回路の切り換え以外にも、例えば電源電圧を回路特性の微調整等を目的として設けられることがある。前記ヒューズとして、従来の半導体装置では、例えば多結晶シリコン等の配線をレーザ光線の照射によって切断する方法が用いられている。
【０００５】
また、相変化膜では加熱により結晶状態が短時間で変化するが、この性質を利用して書き換えが可能でありデータの保持に電源を要しない不揮発性記憶装置のメモリセルとして用いる技術が開発されている。
【０００６】
例えば、下記特許文献１或いは非特許文献１には、相変化材料をメモリセルとして利用する不揮発性記憶装置が記載されている。
【０００７】
【特許文献１】特開２００３−１０００８４号公報
【０００８】
【非特許文献１】日経ＢＰ社刊  日経エレクトロニクス  ２００４．１．１９  ６３頁−７２頁
【発明の開示】
【発明が解決しようとする課題】
【０００９】
微細化の進展により、半導体装置の集積度が向上し、搭載される回路の規模も拡大している。このため、回路の接続に用いられるヒューズの数も増加しており、ヒューズの調整に要する時間が長くなっている。この問題は、更なる集積度の向上によって、ますます重要性を帯びることになる。
【００１０】
また、従来のヒューズでは、一端切断すると再び接続することができないため、ヒューズの切断結果を充分に予測した上で切断を行なう必要があり、また、特性試験とは別にヒューズの切断を行なうために、ヒューズの切断工程の開始前に、すべてのヒューズの接続状態を決定しなければならなかった。
【００１１】
本発明の課題は、これらの問題点を解決し、搭載された回路の接続状態を容易に変更することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体基板に形成された一の回路が、他の回路或いは外部端子と接続されている半導体装置において、前記一の回路と、他の回路或いは外部端子とが相変化膜を介して接続され、加熱による相変化膜の結晶状態の変化により、相変化膜に接続された回路の接続状態を変更する。また、その製造方法において、前記一の回路と、他の回路或いは外部端子とが相変化膜を介して接続され、前記回路形成後に、加熱により前記相変化膜の結晶状態を変化させて、相変化膜に接続された回路の接続状態を変更する。
【発明の効果】
【００１３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、相変化膜をヒューズ或いは可変抵抗として利用し、相変化膜の状態変化によって回路の接続状態を変更することができるという効果がある。
（２）本発明によれば、上記効果（１）により、電圧の印加によって容易に回路の切り換えを行なうことができるという効果がある。
（３）本発明によれば、上記効果（２）により、特性試験と併行してヒューズを切断することが可能になるという効果がある。
（４）本発明によれば、上記効果（１）により、切断したヒューズを再び接続することも可能になるという効果がある。
（５）本発明によれば、上記効果（３）により、作業を効率化することができるという効果がある。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１５】
図１は、本発明の一実施の形態の半導体装置であるＳＲＡＭを示す部分縦断面図である。図１に示すＳＲＡＭでは、１つのメモリセルは、ｎ型の駆動用ＦＥＴ及び転送用ＦＥＴと、ｐ型の負荷用ＦＥＴとを組み合わせた相補型のインバータをクロス接続した構成となっている。
【００１６】
メモリセルを構成する各ＦＥＴは、単結晶シリコンを用いた半導体基板１に形成されたウェル２をトレンチ状のフィールド絶縁膜３によって、各メモリセルに分離した活性領域にＦＥＴのソース領域４及びドレイン領域４が形成されており、半導体基板主面上にゲート絶縁膜５を介してゲート電極６が形成されている。ゲート電極６の側面にはサイドウォール７が形成され、ゲート電極６の上面は酸化シリコン等の絶縁膜８によって覆われている。
【００１７】
メモリセル回路としては、駆動用ＦＥＴ、負荷用ＦＥＴ及び転送用ＦＥＴが、層間絶縁膜９を介して半導体基板主面上に形成されたセル内配線１０によって接続され、セル内配線１０と半導体基板主面とはコンタクトプラグ１１によって接続されている。
【００１８】
メモリセルアレイでは、このメモリセルが対称パターンで縦横に配列させて多数形成されており、形成されたメモリセルは、層間絶縁膜１２，１３を介して形成された上層の金属配線１４，１５によって互いに接続されている。
【００１９】
上層の金属配線１４，１５は、アルミニュウム或いは銅を用い、例えば、１層目の金属配線層１４は、データ信号の伝送に用いられるワード線或いはデータ線となっており、２層目の金属配線層１５は、メモリセルを動作させるための電源配線或いは接地配線となっている。金属配線１４、１５及びセル内配線１０は他の配線とコンタクトプラグ１６によって接続され、２層目の金属配線１５は層間絶縁膜１７によって覆われている。
【００２０】
半導体記憶装置では、このようなメモリセルアレイが複数形成されており、各メモリセルアレイの周囲に、メモリセルアレイとデータの授受を行なうためのデコーダ或いはＩ／Ｏ制御回路等の周辺回路が形成されている。こうした周辺回路と同様に、前述したヒューズもメモリセルアレイの周囲のフィールド絶縁膜３上に形成されている。
【００２１】
本実施の形態の半導体装置に用いられるヒューズとしては、層間絶縁膜１２上に相変化膜１８を配置し、例えば、この相変化膜１８の一端はプラグ１６を介して電源電位の金属配線１５に接続し、他端はプラグ１６を介して接続メモリセルアレイの電源配線となる金属配線１５に接続してある。なお、相変化膜１８の接続に関して、同層の金属配線１４と接続する場合には、相変化膜１８の端部に金属配線１４を被せる形で接続することも可能である。
【００２２】
この相変化膜１８に絶縁膜１９を介してヒータ２０を積層し、このヒータ２０の両端には、電圧印加のために、金属配線１５及びプラグ１６を介して一対の電極２１を導通させてある。電極２１は、相変化膜１８の状態を測定するために相変化膜１８の両端と導通させた一対の電極２２とともに、層間絶縁膜１７上に形成し、保護絶縁膜によって覆い、保護絶縁膜に設けた開口から露出する。
【００２３】
相変化膜１８としては、カルコゲナイド化合物例えばＧｅ２Ｓｂ２Ｔｅ５（ＧＳＴと称されている）を用い、その周囲をＴｉＮのバリアメタル２３で覆ってある。ヒータ２０としては、例えばタングステン、チタン、タンタル、ルテニウム或いはモリブデンといった比抵抗の大きな金属或いはそれらの合金を用い、電圧の印加によって熱を発生させ、ヒータ２０による加熱によって相変化膜１８の結晶状態を変化させて、この相変化による抵抗値の変化を利用して、相変化膜をヒューズとして用い、相変化膜に接続された回路の接続状態を変更する構成となっている。
【００２４】
この相変化膜１８の結晶状態の変化について以下に説明する。先ず、相変化膜１８がアモルファス状態の場合には、ヒータ２０と導通する電極２１間に電圧を印加してヒータ２０に通電すると、発生するジュール熱によって近傍の相変化膜１８が加熱され、やがて相変化膜１８がＧＳＴの結晶化温度である１６０℃に達すると相変化膜１８の結晶化が始まり、更に加熱を続けることによって、やがて相変化膜１８は完全に結晶化する。この時点で通電を停止して常温に急冷すると、相変化膜１８は結晶状態に遷移する。
【００２５】
次に、相変化膜１８が結晶状態の場合には、ヒータ２０と導通する電極２１間に電圧を印加してヒータ２０に通電すると、発生するジュール熱によって相変化膜１８が加熱され、やがて相変化膜１８がＧＳＴの融点である６００℃に達すると相変化膜１８の溶融が始まり、更に加熱を続けることによって、やがて相変化膜１８は完全に溶融する。この時点で通電を停止して常温に急冷すると、相変化膜１８は結晶化温度を短時間で通過するため、殆ど結晶化せずにアモルファス状態に遷移する。
【００２６】
また、アモルファス状態から相変化膜１８の結晶化が始まり、完全に結晶化するまでの中間で加熱を停止して急冷する、或いは相変化膜１８の溶融が始まり、完全に溶融するまでの中間で加熱を停止して急冷すると、相変化膜１８は結晶状態とアモルファス状態との中間状態になる。
【００２７】
このように、相変化膜１８に加える加熱温度・加熱時間を変えることによって、例えば印加するパルス電圧の時間幅によって加熱量を制御して、相変化膜１８をアモルファス状態から結晶状態に遷移させる或いは結晶状態からアモルファス状態に遷移させることができる。
【００２８】
この相変化によって、相変化膜１８は、アモルファス状態ではＧΩ程度の絶縁状態に近い高抵抗となり、結晶状態では数１０Ω程度の低抵抗となる。本実施の形態の半導体装置は、この相変化膜１８の高抵抗状態をヒューズのオフとし、低抵抗状態をヒューズのオンとしている。
【００２９】
具体的には、この相変化膜１８の一端は、電源電位に接続されており、他端はメモリセルアレイの電源用の金属配線１５に接続されているから、接続されているメモリセルアレイを作動させるのであれば、この相変化膜１８を低抵抗の結晶状態にしてヒューズをオンとすることにより、メモリセルアレイに電源を供給し、このメモリセルアレイを作動させないのであれば、この相変化膜１８を高抵抗のアモルファス状態にしてヒューズをオフとすることにより、電源の供給を停止する。
【００３０】
また、加熱の時間を調整することにより、相変化膜１８を前述したアモルファス状態と結晶状態との中間状態とすることによって、相変化膜１８の結晶状態を変えて任意の抵抗値を得ることも可能であり、相変化膜１８を可変抵抗として機能させ、例えばトランジスタに流れる電流の調整を行なうことも可能である。例えば電流について多段階の調整を行なう場合には、オン・オフの機能しかないヒューズでは、段階の数に比例した数の抵抗及びヒューズが必要となる。しかし、相変化膜１８を可変抵抗として機能させる場合には、単一の相変化膜１８で多段階の調整を行なうことが可能になる。
【００３１】
ヒューズとしては、前述した冗長回路の切り替えの他にも用途がある。例えば、ウェハプロセスが終了したウェハは特性検査を行なうが、その結果、例えばウェハ間のプロセス変動によって閾値のバラツキが生じることがある。こうした場合に、ヒューズの切断によって、動作電圧を調整することによって閾値の変動を吸収することができる。
【００３２】
例えば、動作速度が規定よりも遅い場合には、回路に供給される電源電圧を上げることによって動作速度を速めて、規格に適合した製品とすることができる。このプロセス変動は、動作電圧の低電圧化によって、より大きな問題となるが、ヒューズを使った調整によって、プロセス変動を吸収することが可能になる。
【００３３】
続いて、このヒューズの形成される半導体装置の製造方法について、図２乃至図８を用いて工程毎に説明する。
先ず、ｎ型単結晶シリコン等の半導体基板１に、酸化膜をパターニングしたマスクを用いて不純物を注入し、注入した不純物のアニールを行なってウェル２を形成する。続いて、半導体基板１主面にトレンチ状のフィールド絶縁膜３を形成して各ＦＥＴの活性領域を分離する。ＦＥＴの活性領域に酸化シリコン等のゲート絶縁膜５を形成した上に、多結晶シリコン膜に金属膜を積層し、絶縁膜８によって上面を覆ってパターニング加工したゲート電極６を形成する。
【００３４】
続いて、ゲート電極６をマスクとして用い不純物を注入し、熱処理によって注入した不純物のアニールを行なってソース領域４及びドレイン領域４を形成し、半導体基板１全面に例えば酸化シリコンを堆積させ、異方性エッチングを行ないゲート電極６の側面にサイドウォール７を形成し、半導体基板全面に堆積させた酸化シリコン等をＣＭＰ(Chemical Mechanical Polishing)により平坦化処理して層間絶縁膜９を形成する。この状態を図２に示す。
【００３５】
次に、層間絶縁膜９をパターニングして、半導体基板主面を露出させる所定の開口を設け、タングステン等を用いた金属膜を半導体基板全面に形成し、ＣＭＰによって平坦化処理を行ない、図３に示すように層間絶縁膜９の開口を埋めるプラグ１１を形成し、このプラグ１１と接続するセル内配線１０を形成し、セル内配線１０を覆う層間絶縁膜１２を全面に形成する。
【００３６】
次に、この層間絶縁膜１２上に、例えばアルミニュウムを用いた１層目の金属配線１４を形成し、コンタクトプラグ１６を介してセル内配線１０と導通させ、この１層目の金属配線１４によってメモリセル間の接続或いはメモリセルと周辺回路とを接続して記憶回路を構成すると、図４に示す状態となる。
【００３７】
次に、図５に示すように、層間絶縁膜１２上にＧＳＴを用いた相変化膜１８を形成する。相変化膜１８は、拡散防止のために窒化チタン等のバリアメタル２３で被覆した構成としてある。続いて、図６に示すように、バリアメタル２３上に絶縁膜１９を介してヒータ２０を形成する。なお、相変化膜１８及びヒータ２０の形成は、金属配線１４の形成に先立って行なうことも可能である。
【００３８】
次に、図７に示すように、半導体基板全面を層間絶縁膜１３によって覆い、金属配線１４並びに相変化膜１８及びヒータ２０を被覆し、金属配線１４並びに相変化膜１８及びヒータ２０と接続するプラグ１６を形成する。層間絶縁膜１３は、窒化シリコン膜１３ａに酸化シリコン膜１３ｂを積層した構成となっており、プラグ１６形成のために酸化シリコン膜１３ｂをエッチング加工する際に、窒化シリコン膜１３ａがエッチングストッパとして機能する。
【００３９】
次に、図８に示すように、層間絶縁膜１３上に、例えばアルミニュウムを用いた２層目の金属配線１５を形成し、メモリセル間の配線或いは電源配線として、各メモリセル間及びメモリセルアレイと周辺回路とを接続して記憶回路を構成し、全体を覆う層間絶縁膜１７を形成する。層間絶縁膜１７は、窒化シリコン膜１７ａに酸化シリコン膜１７ｂを積層した構成となっており、プラグ１６形成のために酸化シリコン膜１７ｂをエッチング加工する際に、窒化シリコン膜１７ａがエッチングストッパとして機能する。
【００４０】
この層間絶縁膜１７にプラグ１６を介して電極２１，２２を接続すると図１に示す状態となる。この後、保護絶縁膜によって全面を覆い、保護絶縁膜に電極２１，２２を露出させる開口を設けるとウェハプロセスが終了する。
【００４１】
ウェハプロセスが終了すると、ウェハを半導体チップに個片化するダイシングの工程、個片化された半導体チップを基板等に実装し、半導体装置の外部端子と半導体チップの接続端子とを導通させるボンディングの工程、封止樹脂等により半導体チップ等を被覆するモールディングの工程等の実装工程を経て製品となる。
【００４２】
前記ダイシングに先立って、規格外の半導体チップを実装工程から排除するために、形成された回路の特性等を測定する特性試験が行なわれる。通常、特性試験では、ウェハに形成された回路と接続したパッドにプローブと呼ばれる針状の接触子の先端を接触させて、プローブを前記回路に電気的に導通させ、プローブに接続された測定装置によって測定が行なわれている。
【００４３】
本実施の形態の半導体装置では、特性試験を行なった状態で、測定用のプローブと同様の構成をした電圧印加用のプローブを電極２１に接触させてヒータ２０に電圧を加えることによって、相変化膜１８の状態変化を行なわせ、ヒューズの切断或いは接続といった調整を行なうことができる。また、必要があれば、その結果を測定用のプローブで再測定することができる。
【００４４】
従来のヒューズでは、特性試験の終了後に、ヒューズ切断の工程にウェハを搬送しヒューズの切断を行なっていたが、本実施の形態の半導体装置では、特性試験と併行してヒューズの切断が可能になる。このため、ヒューズ切断のための工程が不要になるので、作業を効率化することができる。加えて、相変化膜１８の結晶状態によってヒューズの切断を行なうので、一度切断したヒューズについて、良い結果が得られなかった場合等には、切断したヒューズを結晶化させて再び接続することも可能である。
【００４５】
また、本実施の形態の半導体装置では、製品出荷後にヒューズの状態を変更することはないので、半導体装置の外部端子とヒータ２０とは電気的に接続する必要がない。このため、特性試験及びヒューズの調整の終了した後に、実装工程にて電極２１は外部端子との接続を行なわずに封止樹脂等により封止される。従って、ヒューズによって外部端子が増加することはない。
【００４６】
前述した実施の形態では、相変化膜１８の上にヒータ２０を積層したが、ヒータ２０は相変化膜１８を加熱することが可能な近傍に配置されていれば、他の構成とすることも可能であり、例えば図９に示すように、ヒータ２０を相変化膜１８の下に配置する構成としてもよい。この例では、層間絶縁膜１２に溝を形成し、この溝を含む全面に窒化シリコン膜２４を形成し、この溝に充填した金属を平坦化するダマシン法によってヒータ２０を形成しており、例えば、ヒータ２０の材質が加工性の悪いものである場合等に有効である。もちろん、ダマシン法を使わずに、層間絶縁膜１２の上にヒータ２０と相変化膜１８とを積層する構成とすることも可能である。
【００４７】
また、ヒータ２０は、相変化膜１８の上下の他に、相変化膜の左右の近傍に配置することも可能である。微細化によって、相変化膜１８のアスペクト比が高くなる場合には、相変化膜１８の側面にヒータ２０を配置することにより、相変化膜１８を有効に加熱することができる。
【００４８】
更に、前述した例では、ヒータ２０を相変化膜１８とは別体として、層変化膜１８の近傍に配置することにより、相変化膜１８の結晶状態にかかわらず所定の加熱を定量的に行なうことが容易となる。しかし、ヒューズの構造を簡略化したい場合には、図１０に示すように、電圧印加のための電極２１を相変化膜１８に接続し、この電極２１から相変化膜１８に通電して相変化膜１８を発熱させることによって相変化膜１８の結晶状態を変化させる構成として、ヒータ２０をなくすことも可能である。
【００４９】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施の形態である半導体装置の要部を示す縦断面図である。
【図２】本発明の一実施の形態である半導体装置の要部を工程毎に示す縦断面図である。
【図３】本発明の一実施の形態である半導体装置の要部を工程毎に示す縦断面図である。
【図４】本発明の一実施の形態である半導体装置の要部を工程毎に示す縦断面図である。
【図５】本発明の一実施の形態である半導体装置の要部を工程毎に示す縦断面図である。
【図６】本発明の一実施の形態である半導体装置の要部を工程毎に示す縦断面図である。
【図７】本発明の一実施の形態である半導体装置の要部を工程毎に示す縦断面図である。
【図８】本発明の一実施の形態である半導体装置の要部を工程毎に示す縦断面図である。
【図９】本発明の一実施の形態である半導体装置の変形例の要部を示す縦断面図である。
【図１０】本発明の一実施の形態である半導体装置の変形例の要部を示す縦断面図である。
【符号の説明】
【００５１】
１…半導体基体、２…ウェル、３…フィールド絶縁膜、４…ソース領域，ドレイン領域、５…ゲート絶縁膜、６…ゲート電極、７…サイドウォール、８…絶縁膜、９…層間絶縁膜、１０…セル内配線、１１，１６…コンタクトプラグ、１２，１３，１７…層間絶縁膜、１４，１５…金属配線、１８…相変化膜、１９…絶縁膜、２０…ヒータ、２１，２２…電極、２３…バリアメタル、２４…窒化シリコン膜。
【図１】
2005317713.tif 000003
【図２】
2005317713.tif 000004
【図３】
2005317713.tif 000005
【図４】
2005317713.tif 000006
【図５】
2005317713.tif 000007
【図６】
2005317713.tif 000008
【図７】
2005317713.tif 000009
【図８】
2005317713.tif 000010
【図９】
2005317713.tif 000011
【図１０】
2005317713.tif 000012