(57)【要約】【課題】  半導体装置がオフしているときに、その半導体装置に過渡的に過電圧が印加されたのを検知して、その半導体装置の主ゲート電極を素早くオンさせる。【解決手段】  半導体装置は、ボディ領域２８にゲート絶縁膜３２を介して対向するトレンチゲート電極３４と、そのボディ領域２８の電位に追随して電位が上下動するチャネル対向領域４８を備えるＭＯＳトランジスタ４０とを備えている。さらに、ＭＯＳトランジスタ４０に形成されている補助ソース領域４４が、ゲート電極引き出し領域５４を介してトレンチゲート電極に接続している。ボディ領域２８の電位が上昇すると、ＭＯＳトランジスタ４０が動通して、ＭＯＳトランジスタに形成されている補助ドレイン領域４３に印加されている電圧(Ｖ２)がトレンチゲート電極３４に印加される。【選択図】  図１
2005277122.tif 000002
【特許請求の範囲】
【請求項１】
半導体ボディ領域に絶縁膜を介して対向する主ゲート電極と、
その半導体ボディ領域の電位に追従して電位が上下動する領域を副ゲート電極とする電界効果型トランジスタと、
そのトランジスタの一方の電極と主ゲート電極を接続する導体領域を備えており、
前記ボディ領域の電位が上昇すると、前記トランジスタが導通してトランジスタの他方の電極に印加されている電圧が主ゲート電極に印加されることを特徴とする半導体装置。
【請求項２】
前記トランジスタは、半導体装置の主電極間に電源電圧を超える電圧が印加されると導通し、電源電圧が印加されても導通しないことを特徴とする請求項１の半導体装置。
【請求項３】
前記副ゲート電極は、半導体ボディ領域自体、半導体ボディ領域に隣接する導体領域、半導体ボディ領域に隣接する不純物高濃度半導体領域、半導体ボディ領域に絶縁膜を介して対向する導体領域のいずれかであることを特徴とする請求項２の半導体装置。
【請求項４】
前記トランジスタが、前記半導体装置内に分散配置されていることを特徴とする請求項３の半導体装置。
【請求項５】
前記トランジスタが、周辺耐圧確保領域に形成されていることを特徴とする請求項３の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オフ状態の半導体装置に過電圧が印加された場合に、その半導体装置のゲート電極を過渡的にオンすることで、半導体装置の破壊を抑制する技術に関する。
【背景技術】
【０００２】
半導体装置がオフしているときに、例えばリカバリーサージ電圧に代表される過電圧がその半導体装置に過渡的に印加される場合がある。この過電圧(過渡的にかかる電源電圧以上の電圧をいう)による半導体装置の破壊を防止するために、従来は通常動作に耐えられるだけでなく、過渡的に加えられる過電圧分をも考慮して半導体装置が設計されていた。よく知られているように、半導体装置の耐圧とオン抵抗はトレードオフの関係にあり、耐圧が高く設定された半導体装置ではそのオン抵抗が高くなり、電力損失が増大するという問題がある。
リカバリーサージ電圧等の過電圧が過渡的に発生する継続時間は20〜30μsecほどの極めて短い間隔であり、半導体装置の動作時間に対して過渡的に発生しているにすぎない。したがって、従来の半導体装置は過渡的な過電圧に対処するために、通常の動作時のオン抵抗を犠牲にしていると言える。
そこで、過渡的に発生する過電圧を検知し、その間に半導体装置が破壊されることを防止する技術が開発され、その一例が特許文献１に記載されている。
【特許文献１】特開平１１−２７４４７７号公報（その公報の図１参照）
【０００３】
特許文献１の半導体装置では、オフしている半導体装置に過渡的に過電圧が印加されると、その半導体装置を一時的にオンさせて、半導体装置が破壊されるのを防止する。
具体的に説明すると、この半導体装置はトレンチゲート電極によって駆動されるスイッチング素子が半導体基板内に繰返し形成されており、そのトレンチゲート電極のうち特定のトレンチゲート電極だけはゲート電源に接続されておらず、半導体ボディ領域内でフローティングしている。フローティングしているトレンチゲート電極の電位は、半導体ボディ領域の電位に追従して変動する。フローティングしているトレンチゲート電極は、配線を介して半導体装置とは別個に設けられている比較回路に接続される。半導体装置に過渡的に過電圧が印加されると、フローティングしているトレンチゲート電極の電位も高くなる。比較回路で所定電圧以上に昇圧したことが判別された場合には、その比較回路に内蔵されているＭＯＳＦＥＴがオンされる。そのＭＯＳＦＥＴのオンを合図にして他のトレンチゲート電極群に電圧が供給されてスイッチング素子がオンとなる。これにより半導体装置に過渡的に過電圧が印加されているのを検知して、半導体装置を過渡的にオンすることができる。半導体装置がオンすると、半導体装置の主電極間のインピーダンスが低下するとともに電位が低下するために、半導体装置が破壊されるのを回避することができる。この技術によると半導体装置の耐圧を過渡的に作用する過電圧に耐えられるほどには高くする必要がなく、通常動作時のオン抵抗を低く維持することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記の技術では、過渡的な過電圧を判別するための比較回路が配線を介して別個に構成されているために、その動作速度が遅いという問題がある。つまり、配線の寄生容量や寄生抵抗の影響によりその動作速度が遅く、リカバリーサージ電圧のような高速現象にはタイムラグが生じて対処しきれず、半導体装置が破壊されてしまうという問題がある。
また、特許文献１の明細書中でも記載されているように、スイッチング素子とは別にその半導体基板にアバランシェダイオードを形成しておく技術が開発されている。過電圧が印加されるとそのダイオードがオンすることによってゲート電極が直接駆動される。この技術によれば、過電圧に対して素早くゲート電極をオンさせることができるかもしれない。しかしながら、この技術の場合、通常動作時でスイッチング素子がオフされる場合に、半導体基板内に蓄積していた過剰キャリアがそのダイオードを介して流動するという現象が生じるために、通常動作のスイッチング速度が遅くなるという問題がある。
本発明の目的は、半導体装置がオフしているときに過渡的に印加される過電圧を検知して半導体装置のゲート電圧を素早くオンさせ、半導体装置の破壊を抑制する技術を提供する。
【課題を解決するための手段】
【０００５】
本発明の半導体装置は、ＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタなどゲート電極によって導通・非導通が制御される半導体装置に具現化される。ここでは、半導体装置の主電極間の導通・非導通を切換えるゲート電極を主ゲート電極という。主ゲート電極の形状はトレンチ型、プレーナ型のいずれであってもよく、特に限定されない。
主ゲート電極に絶縁膜を介して対向する半導体領域を半導体ボディ領域という。主ゲート電極の電位によって半導体ボディ領域にチャネルが形成されたり、されなかったりする。
本発明の半導体装置では、半導体ボディ領域の電位に追従して電位が上下動する領域を副ゲート電極とする電界効果型トランジスタを形成し、そのトランジスタの一方の電極と主ゲート電極を導体領域で接続する。副ゲート電極は半導体ボディ領域と直接接している必要はなく、半導体ボディ領域の電位の変動に対応してその電位が変動する領域であればよい。
半導体ボディ領域の電位が上昇すると、トランジスタが導通してトランジスタの他方の電極に印加されている電圧が主ゲート電極に印加される。主ゲート電極を導通させる電位をトランジスタの他方の電極に印加しておけば、半導体装置に過電圧がかかって半導体ボディ領域の電位が上昇すると、主ゲート電極に電位が印加されて半導体装置が導通する。半導体装置が導通するために、半導体装置が破壊されることはない。
【０００６】
この種の半導体装置で絶縁破壊が生じる箇所は、一般的に半導体ボディ領域自体、あるいはその界面であり、したがって半導体ボディ領域の電位をモニターすることが重要である。本発明の半導体装置では、半導体ボディ領域の電位に追随して電位が上下動する領域を副ゲート電極として電界効果型トランジスタを構成する。この電界効果型トランジスタは、半導体装置と同一の半導体基板を利用して形成されている。
したがって、この半導体装置に過電圧が印加されてから主ゲート電極がオンするまでの一連の動作は、従来技術のように配線を介して行われておらず、そのため配線の寄生容量や寄生抵抗などが問題となることもなく、極めて短い時間で動作することができる。これにより、例えばリカバリーサージ電圧に代表されるような高速現象であっても対処することができ、半導体装置の破壊が抑制される。
【０００７】
電界効果型トランジスタは、半導体装置の主電極間に電源電圧を超える電圧が印加されると導通し、電源電圧が印加されても導通しないことが好ましい。
上記の半導体装置では、半導体装置が通常動作でオンしているときに(電源電圧が印加されているときに)トランジスタが導通してしまうと、主ゲート電極に電圧を印加する電源と、トランジスタの他方の電極に電圧を印加する電源とが短絡して半導体装置の破壊を生じる恐れがある。したがって、通常動作でオンしているときは、トランジスタが導通していないことが好ましい。そして、主電極間に電源電圧を超える電圧が印加されたときにはトランジスタが導通するのが好ましい。これにより、半導体装置に過電圧が印加された場合には半導体装置が導通することになり、半導体装置の破壊が抑制される。なお、この場合は、通常動作で主電極に電圧を印加する電源と主電極とが電気的に切断されているので、その電源と電界効果トランジスタの他方の電極に電圧を印加する電源とが短絡することはない。安全動作が確保されている。
【０００８】
副ゲート電極は、半導体ボディ領域自体、半導体ボディ領域に隣接する導体領域、半導体ボディ領域に隣接する不純物高濃度半導体領域、半導体ボディ領域に絶縁膜を介して対向する導体領域のいずれかであることが好ましい。
副ゲート電極が半導体ボディ領域自体であれば、当然に半導体ボディ領域の電位に追従して副ゲート電極の電位は上下動することができる。副ゲート電極が半導体ボディ領域に隣接する導体領域であれば、半導体ボディ領域と導体領域は直接的に接続しているので半導体ボディ領域の電位に追従して副ゲート電極の電位は上下動することができる。副ゲート電極が不純物高濃度半導体領域であっても、半導体ボディ領域とその不純物高濃度半導体領域は直接的に接続することになるので同様である。副ゲート電極が半導体ボディ領域に絶縁膜を介して間接的に対向する導体領域であれば、その導体領域は半導体ボディ領域に対してフローティング領域となるので、そのフローティング領域がコンデンサとして作用する。その結果、半導体ボディ領域の電位に追随してフローティング領域の電位は上下動することができる。
したがって、副ゲート電極が上記のいずれかで構成されていると、副ゲート電極は半導体ボディ領域と直接あるいは間接的に接しているので、その電位に追随してその電位を正確に上下動することができる。半導体ボディ領域に過電圧に対応する電位が印加されると、電界効果トランジスタを確実に導通させることができる。半導体装置が破壊されることが抑制される。
【０００９】
前記の電界効果型トランジスタが、半導体装置内に分散配置されているのが好ましい。
半導体装置内に形成されているスイッチング素子を規則性に沿って繰返し形成したとしても、その製造プロセス上のバラツキによりその半導体装置内で電位分布に偏りが生じて優先的に電位状態が高くなる箇所が発生する場合がある。トランジスタが半導体装置内に分散配置されていると、その偏りが生じたとしても、優先的に電位状態が高い箇所を確実に検知することができ、半導体装置が破壊されるのを抑制することができる。
【００１０】
前記のトランジスタが、周辺耐圧確保領域に形成されているのが好ましい。周辺耐圧確保領域とは、スイッチング素子が繰返されているメイン領域の周辺に形成されており、例えばガードリング構造や、ＦＬＲ(Field Limiting Ring)などの構造を備えている領域をいう。
メイン領域内にトランジスタを形成すると、その箇所は通常動作のオンのときの主電極間の導通経路として活用することができない。
一方、周辺耐圧確保領域にトランジスタを形成すると、メイン領域の導通経路を邪魔することなく、過電圧を検出することができるために好適である。
【発明の効果】
【００１１】
本発明によると、半導体装置に過電圧が印加されたときに、主ゲート電極を素早くオンすることができ、半導体装置が破壊されるのを抑制することができる。過電圧が作用しない限り、従来の半導体装置と同等に作動し、ターンオフ時間が長時間化する等の問題をもたらさない。
【発明を実施するための最良の形態】
【００１２】
最初に本発明の主要な特徴を列記する。
（第１実施形態）  電界効果型トランジスタは広義に解釈されるべきであり、ＭＯＳトランジスタのみならず、半導体接合やショットキー接合を利用し、副ゲート電極によって導通・非導通する半導体構造を広く含む。要は主ゲート電極の半導体ボディ領域の電位に追随して上下動する副ゲート電極の電位状態に基づいて、チャネル領域の電位状態が変動可能に構成されていればよい。
（第２実施形態）  副ゲート電極は、導電性の材料で構成されていればよい。各種の導電性の金属や不純物がドープされた半導体であればよい。不純物がドープされた半導体で構成されていると、半導体基板上に通常の半導体製造プロセスによって容易に形成することができるために好適である。
【実施例】
【００１３】
図面を参照して以下に各実施例を詳細に説明する。
(第１実施例)  図１に第１実施例の半導体装置の模式的な断面図を示す。図１に示す半導体装置は、ゲート絶縁膜３２で被覆されているトレンチゲート電極３４によって動通・非道通が制御されるＩＧＢＴ(Insulated Gate Bipolar Transistor)の一例である。このトレンチゲート電極３４には、第１電源Ｇ(Ｖ１)から電圧が供給されており、この第１電源Ｇ(Ｖ１)からの電圧のオン・オフによって、半導体装置の導通・非導通が制御されている。
半導体基板２０の裏面にはコレクタ電極Ｃが形成されている。半導体基板２０には、コレクタ電極Ｃに接続する単結晶シリコンからなるｐ＋型のコレクタ層２２が形成されており、そのコレクタ層２２上にはｎ＋型のバッファ層２４が形成されており、そのバッファ層２４上にはｎ型のドリフト層２６が形成されており、そのドリフト層２６上にはｐ型のボディ層２８が形成されている。
ボディ層２８内には、後述する電位検知領域４７ａを除外して、選択的にｎ＋型のエミッタ領域２９が形成されている。このエミッタ領域２９はエミッタ電極３６に接している。エミッタ電極３６同士は接続されているとともに、エミッタ絶縁膜３８によって後述するゲート電極引き出し領域５４からは電気的に分離されている。エミッタ電極３６の電位はＧＮＤ(0Ｖ)に固定されている。
エミッタ領域２９とドリフト層２６を隔てているボディ層２８を貫通するトレンチゲート電極３４が形成されている。トレンチゲート電極３４はゲート絶縁膜３２で被覆されている。
このトレンチゲート電極３４やエミッタ領域２９などは、後述する電位検知領域４７ａ以外の領域において、繰返しパターンに沿って半導体基板２０内に繰返し形成され、複数の半導体スイッチング素子が形成されている。
【００１４】
本実施例の半導体装置では、このスイッチング素子の繰返しパターンの規則性から独立している領域が半導体基板２０内に形成されており、その領域に電位検知素子４０が形成されている。ここでは、この電位検知素子４０の領域に対応するボディ層２８を電位検知領域４７ａと称する。
電位検知領域４７ａの上部には、チャネル対向領域４８(副ゲート電極の一例)が積層されており、導体層４８の両サイドと上方は絶縁層４１，４５で被覆されている。絶縁層４５の上部に、ポリシリコンからなるｐ型のチャネル領域４２が形成されている。チャネル領域４２は左右一対に形成されている。この一対のチャネル領域４２の間にポリシリコンからなるｎ型の補助ドレイン領域４３が形成されている。この補助ドレイン領域４３には、第２電源Ｖ２からの電圧が補助ドレイン引き出し領域５２を介して常時供給されている。補助ドレイン引き出し領域５２は、絶縁層５６によりその周囲の領域とは電気的に分離されており、補助ドレイン領域４３のみと電気的に接続されている。
一対のチャネル領域４２の両サイドにポリシリコンからなるｎ型の補助ソース領域４４が形成されている。補助ソース領域４４は左右一対に形成されている。この補助ソース領域４４は、補助ドレイン領域４３とはチャネル領域４２によって隔てられているとともに、トレンチゲート電極３４にゲート電極引き出し領域５４(導体領域の一例)を介して電気的に接続されている。このゲート電極引き出し領域５４は、繰返し形成されているトレンチゲート電極３４を電気的に連結している。
電位検知領域４７ａは、ｐ型のポリシリコンからなるチャネル対向領域４８と電気的に接続されており、そのチャネル対向領域４８はチャネル絶縁膜４５を介して、補助ドレイン領域４３と補助ソース領域４４を隔てているチャネル領域４２に対向している。したがって、この電位検知素子４０は、チャネル対向領域４８とチャネル絶縁膜４５とチャネル領域４２によって構成されるＭＯＳトランジスタ(電界効果型トランジスタの一例)であることが分かる。また、このチャネル対向領域４８は、電位検知領域４７ａの電位に追随してその電位が上下に変動可能である。
【００１５】
図２には、本実施例の半導体装置を含む等価回路が示されており、この等価回路を参照すると本実施例の主要な構成を理解し易い。なお、この等価回路では、半導体装置のコレクタ側のインダクタンス成分１０によってこの半導体装置に過電圧が印加される場合の一例を示している。図示Ｔｒ１が本実施例の半導体装置であり、図示４０がチャネル対向領域４８とチャネル絶縁膜４５とチャネル領域４２によって構成されるＭＯＳトランジスタである。
半導体装置Ｔｒ１のコレクタ側にはインダクタンス成分１０とコレクタ・エミッタ電源Ｖ３が接続されている。また、半導体装置Ｔｒ１のコレクタと、ＭＯＳトランジスタ４０のゲートは電気的に接続している。ＭＯＳトランジスタ４０のドレイン側は第２電源Ｖ２に接続しており、ソース側は半導体装置Ｔｒ１のゲート側に接続している。半導体装置Ｔｒ１のゲート側には、制御回路１１からの指令に基づいて、抵抗Ｒ１により調整されたゲート電圧(Ｖ１)が供給可能となっている。
【００１６】
トレンチゲート電極３４に供給されている第１電源Ｇ(Ｖ１)からの電圧がオフすると、コレクタ側のインダクタンス成分１０からこの半導体装置に過渡的に過電圧が印加される。この半導体装置に過電圧が印加されると、半導体基板２０内の電位状態が上昇するのに伴なって電位検知領域４７ａの電位状態も上昇する。この電位検知領域４７ａの電位は電気的に接続されているチャネル対向領域４８に伝わり、そのチャネル対向領域４８の電位状態がチャネル絶縁膜４５を介してチャネル領域４２の電位状態を変化させる。つまり、電位検知領域４７ａの電位は、チャネル対向領域４８を介して間接的にチャネル領域４２の電位状態を変化させる。これによりチャネル領域４２には反転層が形成されて、補助ドレイン領域４３と補助ソース領域４４との間が導通される。すると、第２電源Ｖ２からの電圧が、補助ドレイン領域４３と、チャネル領域４２と、補助ソース領域４４と、トレンチゲート電極引き出し領域５４とを亘って、全てのトレンチゲート電極３４に供給される。これにより、トレンチゲート電極３４の電位状態が上昇し、そのトレンチゲート電極３４とゲート絶縁膜３２を介して対向するボディ層２８に反転層が形成され、この半導体装置はオンとなる。半導体装置がオンすると、半導体基板２０内の内部インピーダンスが低減され、それに伴ない半導体基板２０内の電位状態が低下し、ひいては半導体装置の破壊が抑制される。
【００１７】
本実施例の半導体装置では、電位検知領域４７ａの電位状態の変動に基づいて、配線などを介することなく、チャネル領域４２の電位状態を変化させることができる。したがって、半導体装置に過渡的に過電圧が印加されるとすぐに、チャネル領域４２は導通されて、トレンチゲート電極４３に第２電源Ｖ２からの電圧を供給することができる。
本実施例のチャネル領域４２の閾値は、この半導体装置のコレクタ・エミッタ間に電圧を供給するコレクタ・エミッタ電源Ｖ３が作用しただけではオンしない値に設定されている。したがって、半導体装置が通常動作でオンしているときに、チャネル領域４２がオンすることがないために、安定的な動作を実現している。この閾値の設定は、例えば、チャネル領域４２の不純物濃度を調整することで可能である。あるいは電位検知領域４７ａの形状などを工夫してもよい(この例は次段落以降で説明する)。
なお、電位検知素子４０に対応するトレンチゲート電極３４の距離(Ｌ１)は、その周囲のトレンゲート電極３４の間隔(Ｌ２)と等しいことが好ましい。トレンチゲート電極３４を形成するまでの製造プロセスを同一の工程で実施することができる。製造プロセスが煩雑になることがない。
【００１８】
電位検知素子４０に対応する箇所のボディ層２８には、さまざまな変形例を例示することができる。
図３の例では電位検知素子４０に対応する箇所のボディ層４７ａの一部が突出した一例である（図示４６）。この半導体装置では、突出部４６の曲率などを最適化することで、この個所の電位状態を周囲のボディ層２８に比して高電位状態とすることができる。したがって、チャネル領域４２の閾値がこの半導体装置のブレークダウン電圧に対応して設定されている場合、周囲のボディ層２８がブレークダウンする電位状態になるのに先だって、チャネル領域４２を導通させることができる。
図４に別の変形例を示す。この例の電位検知素子４０には、ボディ層２８が形成されておらず、高濃度のｐ＋型の電位検知領域４７ｂが形成されている。この電位検知領域４７ｂは、その周囲のボディ層２８よりも不純物濃度が高く、所定の曲率に沿って形成されているために、その電位状態が周囲のボディ層２８に追随するとともに、その電位状態は周囲のボディ層２８よりも高くなり易い。したがって、周囲のボディ層２８がブレークダウンする電位状態になるのに先だって、チャネル領域４２を導通させることができる。なお、上記の電位検知領域４７ｂをｎ型の高濃度領域で形成してもよい。
【００１９】
(第２実施例)  図５に第２実施例の半導体装置の断面図を示す。なお、第１実施例とほぼ同一の構成に関しては、同一符号を付してその説明を省略する。
この半導体装置は、繰返しパターンに沿って形成されているトレンチゲート電極の一部をフローティングのトレンチゲート電極として構成した一例である(図示３４ａ)。
このフローティングトレンチゲート電極３４ａは、周囲の電位状態に追随してその電位状態を変動することができる。したがって、このフローティングトレンチゲート電極３４ａが電位検知領域として機能する。
このフローティングトレンチゲート電極３４ａの高さＬ３や幅Ｌ４を、その周囲のトレンチゲート電極３４と同一に構成してもよい。この場合、チャネル領域４２の不純物濃度を調整して閾値を最適化することで、周囲のボディ層２８がブレークダウンする電位状態になるのに先だって、チャネル領域４２を導通させることができる。フローティングトレンチゲート電極３４ａを周囲のトレンチゲート電極３４と同一の構成にすると、フローティングトレンチゲート電極３４ａとトレンチゲート電極３４を同一の製造工程で形成することができるために、製造工程が煩雑にならないことから好適である。
また、フローティングトレンチゲート電極３４ａの高さＬ３や幅Ｌ４を、その周囲のトレンチゲート電極３４と異なる形状で構成することで、周囲のボディ層２８の電位状態よりも高電位な状態となるようにしてもよい。
【００２０】
(第３実施例)  図６に第３実施例の半導体装置の模式的な断面図を示す。電位検知素子４０に対応する箇所には不純物がドープされた拡散領域が形成されていない(もちろん、形成されていても構わない)。さらに、その電位検知領域素子４０に対応する半導体基板２０側と、チャネル領域４２に対向する領域が絶縁分離層４１ａを介して電気的に分離されており、チャネル領域４２に対向する導体領域４９がフローティングとなっている。このフローティング対向領域４９がチャネル絶縁膜４５を介してチャネル領域４２に対向している。この例では、絶縁分離層４１と半導体基板２０の界面に電位検知領域４７ｃが位置することになる。
上記の半導体装置では、電位検知領域４７ｃの電位状態に対応して、フローティング対向領域４９がコンデンサとして機能するために、電位検知領域４７ｃの電位状態が上昇するほど、フローティング対向領域４９の表面側の電位状態が上昇する。結局は電位検知領域４７ｃの電位状態に基づいて間接的にチャネル領域４２のポテンシャルが変化する。
電位検知領域４７ｃの電位状態が所定値を超えると、チャネル領域４２が導通されて、第２電源Ｖ２の電圧がトレンチゲート電極３４に供給されて、半導体装置がオンされる。
【００２１】
(第４実施例)  図７に第４実施例の半導体装置の模式的な断面図を示す。この半導体装置は、第３実施例のフローティング対向領域４９が形成されていない一例であり、電位検知領域４７ｃの電位状態をそのまま用いて、チャネル領域４２の電位状態を直接変化させる一例である。
本実施例では、電位検知領域４７ｃが、チャネル絶縁膜４５を介してチャネル領域４２に直接対向している。したがって、電位検知領域４７ｃの電位状態が、チャネル領域４２の電位状態を直接変化させることができる。
【００２２】
(第５実施例)  図８に第５実施例の半導体装置の断面図を示す。図面左側に対応する領域はスイッチング素子が繰返し形成されているメイン領域Ａであり、図面右側に対応する領域はメイン領域Ａの周辺に形成されている周辺耐圧確保領域Ｂである。この実施例では、周辺耐圧確保領域Ｂに、メイン領域Ａを一巡するＦＬＲ(Field Limiting Ring)が形成されている(図示１２１ａ〜１２１ｄ)。本実施例では、便宜上の点からＦＬＲ１２１は４本のみを図示しているが、通常は高耐圧化を図るためにさらに多くのＦＬＲ１２１が形成されている。なお、本実施例のＦＬＲ１２１を用いた技術思想は、ガードリングと称されるものや、周辺耐圧確保領域Ｂの最外周に形成されているチャネルストッパ領域(空乏層が側方へ伸びるのを禁止する領域)などにも適用してもよい。
【００２３】
図８に示す半導体装置では、周辺耐圧確保領域ＢのＦＬＲ１２１のうち、メイン領域Ａ側に形成されている最内周のＦＬＲ１２１ａが、電位検知領域１４７となっている。このＦＬＲ１２１ａの電位状態は、ＦＬＲ１２１ａと電気的に接続するとともに、メイン領域Ａに向かって伸びる電位伝達領域１７２を介して、その電位伝達領域１７２の端部に形成されているチャネル対向領域１４８まで伝達される。
このチャネル対向領域１４８はチャネル絶縁膜１４５を隔ててチャネル領域１４２に対向している。チャネル領域１４２に隣接するとともに、第２電源Ｖ２から電圧が供給されている補助ドレイン領域１４３が形成されている。チャネル領域１４２に隣接するとともに、補助ドレイン領域１４３とはチャネル領域１４２によって隔てられ、トレンチゲート電極１３４にトレンチゲート電極引き出し領域１５４を介して電気的に接続されている補助ソース領域１４４が形成されている。
【００２４】
この実施例の半導体装置に、電圧が印加されると周辺耐圧確保領域ＢのＦＬＲ１２１ａの電位状態が変動するとともに、その電位状態はチャネル対向領域１４８に伝わり、チャネル領域１４２の電位状態を変化させる。ＦＬＲ１２１ａの電位状態が所定値を超えると、チャネル対向領域１４８の電位状態も所定値を超えるために、チャネル領域１４２は導通される。これにより、第２電源Ｖ２からの電圧がトレンチゲート電極１３４に供給されて半導体装置がオンとなる。したがって、半導体装置が破壊されるのを抑制することができる。
本実施例では、電位検知領域１４７が周辺耐圧確保領域Ｂに形成されていることが一つの特徴である。電位検知領域１４７がメイン領域Ａに形成されていると、その電位検知領域１４７が形成されている箇所は、その半導体装置が通常動作でオンしているときに、主電流の経路として活用することができない。一方、本実施例では、周辺耐圧確保領域Ｂがそもそも主電流の導通経路として活用されていない領域であるから、電位検知領域１４７が周辺耐圧確保領域Ｂに形成されていてもオン抵抗が高くなるなどの問題が生じない。
なお、本実施例では、電位検知領域１４７をＦＬＲ１２１のうち最内周のＦＬＲ１２１ａを利用したが、どのＦＬＲ２２１を用いても構わない。その半導体装置の構成に沿って、適宜選択すればよい。
【００２５】
図９は第６実施例の変形例の一例である。チャネル領域２４２と、補助ドレイン領域２４３と、補助ソース領域２４４が周辺耐圧確保領域Ｂの半導体基板２２０上に形成されている。チャネル領域２４２にはチャネル対向領域２４８がチャネル絶縁膜２４５を介して対向するとともに、そのチャネル対向領域２４８はＦＬＲ２２１ａと電気的に接続している。補助ソース領域２４４とメイン領域Ａのトレンチゲート電極２３４は、ゲート電極引き出し領域２５４を介して電気的に接続されている。
本実施例では、ＦＬＲ２２１ａの電位状態がチャネル対向領域２４８に伝わるとともに、そのチャネル対向領域２４８の電位状態によってチャネル領域２４２の電位状態を変化させる。ＦＬＲ２２１ａの電位状態が所定値以上になると、チャネル領域２４２が導通されて、半導体装置がオンされる。
【００２６】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００２７】
【図１】第１実施例の半導体装置の模式的な断面図を示す。
【図２】第１実施例の半導体装置の等価回路を示す。
【図３】第１実施例の半導体装置の変形例の一例を示す(１)。
【図４】第１実施例の半導体装置の変形例の一例を示す(２)。
【図５】第２実施例の半導体装置の模式的な断面図を示す。
【図６】第３実施例の半導体装置の模式的な断面図を示す。
【図７】第４実施例の半導体装置の模式的な断面図を示す。
【図８】第５実施例の半導体装置の模式的な断面図を示す。
【図９】第５実施例の半導体装置の変形例の一例を示す。
【符号の説明】
【００２８】
２０：半導体基板
２２：コレクタ層
２４：バッファ層
２６：ドリフト層
２８：ボディ層
２９：エミッタ領域
３２：ゲート絶縁膜
３４：トレンチゲート電極
３６：エミッタ電極
３８：エミッタ絶縁膜
４０：電位検知素子
４２：チャネル領域
４３：補助ドレイン領域
４４：補助ソース領域
４５：チャネル絶縁膜
４７：電位検知領域
４８：チャネル対向領域
５２：補助ドレイン引き出し領域
５４：ゲート電極引き出し領域
【図１】
2005277122.tif 000003
【図２】
2005277122.tif 000004
【図３】
2005277122.tif 000005
【図４】
2005277122.tif 000006
【図５】
2005277122.tif 000007
【図６】
2005277122.tif 000008
【図７】
2005277122.tif 000009
【図８】
2005277122.tif 000010
【図９】
2005277122.tif 000011