(57)【要約】  【課題】  電源投入時に不安定となる増幅回路の内部電位を強制的に制御することで、増幅回路の後段に外部接続された素子が破壊されることを防止し得る増幅回路を提供する。  【解決手段】  フォトダイオード３の一端を、増幅部Ａ１の入力端に逆バイアス接続し、フォトダイオード３の光電流出力を電圧変換する回路において、電源投入・遮断時のみに動作するスタートアップ機能を果たす素子としての第９ＭＯＳトランジスタＭ９に同期して動作する第１０ＭＯＳトランジスタＭ１０を追加することで、増幅部Ａ１の内部電位を強制的にLow又はHighに固定する構成とした。【選択図】図１
2005277613.tif 000002
【特許請求の範囲】
【請求項１】
信号発生手段により発生する電気信号を増幅する複数の増幅段からなる増幅部と、電源起動時に前記増幅部の電源電圧が所定の電圧以上に立ち上がるまではオン動作する第９のＭＯＳトランジスタを含むバイアス回路を有する増幅回路において、
前記増幅部は、内部構成回路として増幅器と増幅器出力と所定の基準電圧とを比較するコンパレータと波形整形回路としての奇数段直列接続されたインバータとを備えており、さらに、ソースが電源電圧端子に接続され、ドレインが前記増幅回路の出力とは逆相となる前記直列接続されたインバータの奇数段目の入力又は偶数段目の出力に接続され、ゲートが前記第９のＭＯＳトランジスタのゲートと共通接続された第１０のＭＯＳトランジスタを備え、電源起動時に前記増幅回路の出力をＬｏｗに固定することを特徴とする増幅回路。
【請求項２】
信号発生手段により発生する電気信号を増幅する複数の増幅段からなる増幅部と、電源起動時に前記増幅部の電源電圧が所定の電圧以上に立ち上がるまではオン動作する第９のＭＯＳトランジスタを含むバイアス回路を有する増幅回路において、
前記増幅部は、内部構成回路として増幅器と増幅器出力と所定の基準電圧とを比較するコンパレータと波形整形回路としての偶数段直列接続されたインバータとを備えており、さらに、ソースが電源電圧端子に接続され、ドレインが第２の抵抗を介して接地され、ゲートが前記第９のＭＯＳトランジスタのゲートと共通接続された第１０のＭＯＳトランジスタと、ソース接地され、ドレインが前記増幅回路の出力とは同相となる前記直列接続されたインバータの奇数段目の入力又は偶数段目の出力に接続され、ゲートが前記第１０のＭＯＳトランジスタのドレインと前記第２の抵抗との接続点に接続された第１１のＭＯＳトランジスタを備え、電源起動時に前記増幅回路の出力をＬｏｗに固定することを特徴とする増幅回路。
【請求項３】
請求項１〜２に記載するいずれか１つの増幅回路において、前記信号発生手段が前記増幅部の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子であり、前記増幅部が光電流・電圧変換回路として機能することを特徴とする増幅回路。
【請求項４】
請求項３に記載の増幅回路において、前記受光素子がフォトダイオードであることを特徴とする増幅回路。
【請求項５】
請求項１〜４に記載のいずれか１つの増幅回路において、前記バイアス回路は、各ソースが電源電圧端子に接続され、各ゲートが共通接続された第１〜第４ＭＯＳトランジスタと、各ドレインが前記各第１〜第４ＭＯＳトランジスタのドレインに接続された第５〜第８ＭＯＳトランジスタと、ソースが前記第２ＭＯＳトランジスタのドレインに接続され、ドレインが前記第７ＭＯＳトランジスタのドレインに接続された第９ＭＯＳトランジスタと、アノード端子が第１の抵抗を介して前記第６ＭＯＳトランジスタのソースに接続され、カソード端子が接地された第１ダイオードと、アノード端子が前記第７ＭＯＳトランジスタのソースに接続され、カソード端子が接地された第２ダイオードとから構成されていることを特徴とする増幅回路。
【請求項６】
内部構成回路として増幅器と増幅器出力と所定の基準電圧とを比較するコンパレータと波形整形回路としての奇数段直列接続されたインバータとを備え、前記増幅部の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、各ソースが電源電圧端子に接続され、各ゲートが共通接続された第１〜第４ＭＯＳトランジスタと、各ドレインが前記各第１〜第４ＭＯＳトランジスタのドレインに接続された第５〜第８ＭＯＳトランジスタと、ソースが前記第２ＭＯＳトランジスタのドレインに接続され、ドレインが前記第７ＭＯＳトランジスタのドレインに接続された第９ＭＯＳトランジスタと、アノード端子が第１の抵抗を介して前記第６ＭＯＳトランジスタのソースに接続され、カソード端子が接地された第１ダイオードと、アノード端子が前記第７ＭＯＳトランジスタのソースに接続され、カソード端子が接地された第２ダイオードと、電源起動時に前記増幅部の電源電圧が所定の電圧以上に立ち上がるまではオン動作する第９のＭＯＳトランジスタを含むバイアス回路と、ソースが前記電源電圧端子に接続され、ドレインが前記増幅回路の出力とは逆相となる前記直列接続されたインバータの奇数段目の入力又は遇数段目の出力に接続された第１０のＭＯＳトランジスタを有することを特徴とする増幅回路。
【請求項７】
内部構成回路として増幅器と増幅器出力と所定の基準電圧とを比較するコンパレータと波形整形回路としての偶数段直列接続されたインバータとを備え、前記増幅部の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、各ソースが電源電圧端子に接続され、各ゲートが共通接続された第１〜第４ＭＯＳトランジスタと、各ドレインが前記各第１〜第４ＭＯＳトランジスタのドレインに接続された第５〜第８ＭＯＳトランジスタと、ソースが前記第２ＭＯＳトランジスタのドレインに接続され、ドレインが前記第７ＭＯＳトランジスタのドレインに接続された第９ＭＯＳトランジスタと、アノード端子が第１の抵抗を介して前記第６ＭＯＳトランジスタのソースに接続され、カソード端子が接地された第１ダイオードと、アノード端子が前記第７ＭＯＳトランジスタのソースに接続され、カソード端子が接地された第２ダイオードと、電源起動時に前記増幅部の電源電圧が所定の電圧以上に立ち上がるまではオン動作する第９のＭＯＳトランジスタを含むバイアス回路と、ソースが電源電圧端子に接続され、ドレインが第２の抵抗を介して接地され、ゲートが前記第９のＭＯＳトランジスタのゲートと共通接続された第１０のＭＯＳトランジスタと、ソース接地され、ドレインが前記増幅回路の出力とは同相となる前記直列接続されたインバータの奇数段目の入力又は遇数段目の出力に接続され、ゲートが前記第１０のＭＯＳトランジスタのドレインと前記第２の抵抗との接続点に接続された第１１のＭＯＳトランジスタを備え、電源起動時に前記増幅回路の出力をＬｏｗに固定することを特徴とする増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号発生手段からの微弱信号を増幅器、比較器、インバータを介して出力する増幅回路に関し、特に電源起動時に外部素子の破壊を防止する回路を備えた増幅回路に関する。
【背景技術】
【０００２】
例えば、入出力間を電気的に絶縁することを目的として、入力側の発光素子に電気信号を供給し、発光素子から出力側の受光素子へ光で信号を伝え、受光素子から電気信号を取出すフォトカプラが、ＦＡ関連やホームエレクトロニクス関連等多くの分野で使用されている。このフォトカプラは発光素子や受光素子を含む受光ＩＣから構成されており、発光素子をドライブするドライバＩＣを有するものもある。受光ＩＣの具体的構成として、受光素子や受光素子により発生する光電流を電圧に変換する光電流・電圧変換回路に加え、バイアス回路をはじめとする内臓される増幅器周辺の種々の回路がある。
【０００３】
以下にフォトカプラに設けられる受光ＩＣの増幅回路の一例２００について、図３を参照して説明する。図において、３は受光素子としてのフォトダイオード、４はフォトダイオード３に受信された光信号によって発生した光電流を増幅する増幅部、５は増幅部４を保護するための保護回路である。フォトダイオード３は、アノード端子が増幅部４の入力端に接続され、カソード端子が保護回路５を介して電源回路６に接続され、増幅部４は電源回路７から正電源が、電源回路８から負電源が供給されている。さらに、電源回路７に並列にバイパス・コンデンサ９、電源回路８に並列にバイパス・コンデンサ１０が接続されており、共に等しい容量値Ｃ１に設定されている。
【０００４】
保護回路５は、電源回路６にカソード端子が接続されアノード端子がフォトダイオード３に接続されたダイオード１１と、このダイオード１１に並列接続された抵抗値Ｒ１の抵抗１２と、一端がダイオード１１のアノード端子に接続され他端が接地された容量値Ｃ２のコンデンサ１３とから構成されている。ダイオード１１の端子間には接合容量ＣＤが、フォトダイオード３の端子間には接合容量ＣＰＤが、さらに増幅部４の入力側には入力容量ＣＩＮが生じ、また、増幅部４の入力抵抗はＲＩＮである。これらの各接合容量を図中に破線で表示する。
【０００５】
各電源回路６，７，８は供給源ＶＰＤ、ＶＤＤ、ＶＳＳから電圧及び電流を出力し、電源回路６はフォトダイオード３に必要とされる約３０[Ｖ]の電圧を出力し、電源回路７，８は増幅部４に＋５[Ｖ]、−５[Ｖ]の電圧を出力する。
【０００６】
尚、電源回路６及び７の供給源ＶＰＤ、ＶＤＤは図面では別個に表示されているが、実際は同一の装置によって構成されており、供給源ＶＤＤは供給源ＶＰＤを分圧したものであり、各電源回路６，７，８の内部抵抗は等しくＺＰである。これらの各内部抵抗も各電源回路内に表示する。
【０００７】
実際の回路においては、抵抗１２の抵抗値Ｒ１は電源回路６の内部抵抗ＺＰよりも充分大きく
Ｒ１>>ＺＰ
であり、また、コンデンサ１３の容量値Ｃ２は接合容量ＣＤ、接合容量ＣＰＤ、及び入力容量ＣＩＮよりも充分大きく
Ｃ２>>ＣＤ、ＣＰＤ、ＣＩＮ
である。そして、増幅部４の入力抵抗ＲＩＮは無限大に近似されるものとする。（ＲＩＮ≒∞）
【０００８】
フォトダイオード３への電源供給の立ち上がり（電源投入時の）時定数Ｔ１はコンデンサ１３と抵抗１２とでほぼ決定され
Ｔ１＝２π×Ｃ２×Ｒ１
になる。また、フォトダイオード３への電源供給の立ち下がり（電源遮断時の）時定数Ｔ２は電源回路６の内部抵抗ＺＰ及びダイオード１１の順方向抵抗ＲＦの和とコンデンサー１３とで決定され
Ｔ２＝２π×Ｃ２×（ＺＰ＋ＲＦ）
になる。またさらに、増幅部４への電源供給の立ち上がり及び立ち下がりの各時定数Ｔ０はコンデンサ９，１０と電源回路７，８の内部抵抗ＺＰとで決定され
Ｔ０＝２π×Ｃ１×ＺＰ
になる。そして、各時定数の間には
Ｔ２<Ｔ０<Ｔ１・・・・・（１）
の関係が成り立つように各回路素子の定数が設定されている。
【０００９】
つまり、増幅部４への電源供給の立ち上がり及び立ち下がりも各時定数Ｔ０は、フォトダイオード３への電源供給の立ち上がり時定数Ｔ１よりも小さく、且つ、フォトダイオード３への電源供給の立ち下がり時定数Ｔ２よりも大きく設定されている。
【００１０】
上記構成の増幅回路２００の動作を説明する。上述したように、電源回路６及び７は同時にその電源電圧が所定の電圧以上に立ち上がって安定し、また、増幅部４の入力端につながるａａ点の電位は、電源回路７及び８から増幅部４に供給される電源電圧が所定の電圧以上に立ち上がる以前においてはフローティング状態である。ここで、フォトダイオード３のカソード端とダイオード１１のアノード端子との接続点をｂｂ点とし、電源回路６の供給源ＶＰＤとその内部抵抗ＺＰとの接続点をｃｃ点とする。ｂｂ点における電圧変化の立ち上がり時間は、ほぼ時定数Ｔ１によって決定され、そこからフォトダイオード３の接合容量ＣＰＤを介して決まるａａ点の電圧変化は増幅部４の入力容量ＣＩＮなどの入力インピーダンスによりｂｂ点の電圧変化よりもやや遅れる。
【００１１】
しかし、増幅部４の入力端につながるこのａａ点の電圧は、増幅部４の電源電圧が所定の電圧以上に立ち上がるにつれてフローティング状態から固定電位に推移する。ここで、増幅部４への電源供給の立ち上がり時間の時定数Ｔ０はｂｂ点における電圧の立ち上がり時間Ｔ１よりも小さく設定されているため、増幅部４の電源電圧が所定の電圧以上に立ち上がってから、つまり、増幅部４の入力端の電圧が所定の電圧で確定してからフォトダイオード３の接合容量ＣＰＤを介した電圧がａａ点に印加されることになる。従って、フォトダイオード３への光入力によらない電源投入時過渡応答によるａａ点の電位変動がなく、増幅部４の入力端の電圧が許容できる入力範囲を超えて変動することが無いため、電源投入時において、増幅部４が破壊されることはなくなる。
【００１２】
逆に、電源電圧が所定の電圧以下に立ち下がるときのｂｂ点及びｃｃ点の各電圧変化は、ダイオード１１が順方向に機能するためほぼ等しくなる。従って、ｂｂ点の電圧は電源電圧が所定の電圧以下に立ち下がると同時に低下し、この時の立ち下がり時定数Ｔ２は前述したように増幅部４の電源電圧立ち下がりの時定数Ｔ０よりも小さい。このためａａ点の電圧、つまり、増幅部４の入力端の電圧は、ｂｂ点の電圧が完全に立ち下がるまでは増幅部４の内部回路で決定される所定の電圧に固定される。従って、フォトダイオード３への光入力によらない電源遮断時過渡応答によるａａ点の電位変動がなく、増幅部４の入力端の電圧が許容できる入力範囲を超えて変動することが無いため、電源遮断時において、増幅部４が破壊されることはなくなる。
【００１３】
このように従来の増幅回路では、電源供給の立ち上がり及び立ち下がりの各時定数を好適に設定することで、電源投入時や電源遮断時において増幅部４の入力端の電圧が許容できる入力範囲を超えて変動することが無いため、増幅部４が破壊されることを防止している（例えば、特許文献１参照）。
【特許文献１】特開平３−１２８５０９号公報  （第２、〜４項、第３図〜第６図）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところが、図３の増幅回路２００のように電源投入、遮断時の増幅部４の入力端電圧を制御する手段では増幅部４の破壊を防止することは可能であるが、増幅回路の後段に外部接続された素子の破壊を経験している。破壊のメカニズムとしては、以下のように考えられる。すなわち、増幅回路内部構成回路として増幅器と増幅器出力と所定の基準電圧とを比較するコンパレータと波形整形回路としてのインバータとを備えているが、電源投入時や電源遮断時において、各回路の定数や回路構成によって立ち上がり立ち下がりが区々であるため、ある条件においては電源電圧が所定の電圧以上に立ち上がった状態でＬｏｗになる増幅回路の出力がＨｉｇｈになったことで、増幅回路の後段に外部接続された素子の破壊を招いたと考えられる。
【００１５】
本発明は、上記問題点に鑑み増幅回路の内部電位を強制的に制御することで、増幅回路の後段に外部接続された素子が破壊されることを防止し得る増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
請求項１記載の発明は、信号発生手段により発生する電気信号を増幅する複数の増幅段からなる増幅部と、電源起動時に増幅部の電源電圧が所定の電圧以上に立ち上がるまではオン動作する第９のＭＯＳトランジスタを含むバイアス回路を有する増幅回路において、増幅部は、内部構成回路として増幅器と増幅器出力と所定の基準電圧とを比較するコンパレータと波形整形回路としての奇数段直列接続されたインバータとを備えており、さらに、ソースが電源電圧端子に接続され、ドレインが増幅回路の出力とは逆相となる直列接続されたインバータの奇数段目の入力又は偶数段目の出力に接続され、ゲートが第９のＭＯＳトランジスタのゲートと共通接続された第１０のＭＯＳトランジスタを備え、電源起動時に増幅回路の出力をＬｏｗに固定することを特徴とする増幅回路である。
【００１７】
請求項２記載の発明は、信号発生手段により発生する電気信号を増幅する複数の増幅段からなる増幅部と、電源起動時に増幅部の電源電圧が所定の電圧以上に立ち上がるまではオン動作する第９のＭＯＳトランジスタを含むバイアス回路を有する増幅回路において、増幅部は、内部構成回路として増幅器と増幅器出力と所定の基準電圧とを比較するコンパレータと波形整形回路としての偶数段直列接続されたインバータとを備えており、さらに、ソースが電源電圧端子に接続され、ドレインが第２の抵抗を介して接地され、ゲートが第９のＭＯＳトランジスタのゲートと共通接続された第１０のＭＯＳトランジスタと、ソース接地され、ドレインが増幅回路の出力とは同相となる直列接続されたインバータの奇数段目の入力又は偶数段目の出力に接続され、ゲートが第１０のＭＯＳトランジスタのドレインと第２の抵抗との接続点に接続された第１１のＭＯＳトランジスタを備え、電源起動時に増幅回路の出力をＬｏｗに固定することを特徴とする増幅回路である。
【００１８】
請求項３記載の発明は、信号発生手段が増幅部の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子であり、増幅部が光電流・電圧変換回路として機能することを特徴とする増幅回路である。
【００１９】
請求項４記載の発明は、受光素子がフォトダイオードであることを特徴とする増幅回路である。
【００２０】
請求項５記載の発明は、バイアス回路は、各ソースが電源電圧端子に接続され、各ゲートが共通接続された第１〜第４ＭＯＳトランジスタと、各ドレインが各第１〜第４ＭＯＳトランジスタのドレインに接続された第５〜第８ＭＯＳトランジスタと、ソースが第２ＭＯＳトランジスタのドレインに接続され、ドレインが第７ＭＯＳトランジスタのドレインに接続された第９ＭＯＳトランジスタと、アノード端子が第１の抵抗を介して第６ＭＯＳトランジスタのソースに接続され、カソード端子が接地された第１ダイオードと、アノード端子が第７ＭＯＳトランジスタのソースに接続され、カソード端子が接地された第２ダイオードとから構成されていることを特徴とする増幅回路である。
【００２１】
請求項６記載の発明は、内部構成回路として増幅器と増幅器出力と所定の基準電圧とを比較するコンパレータと波形整形回路としての奇数段直列接続されたインバータとを備え、増幅部の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、各ソースが電源電圧端子に接続され、各ゲートが共通接続された第１〜第４ＭＯＳトランジスタと、各ドレインが各第１〜第４ＭＯＳトランジスタのドレインに接続された第５〜第８ＭＯＳトランジスタと、ソースが第２ＭＯＳトランジスタのドレインに接続され、ドレインが第７ＭＯＳトランジスタのドレインに接続された第９ＭＯＳトランジスタと、アノード端子が第１の抵抗を介して第６ＭＯＳトランジスタのソースに接続され、カソード端子が接地された第１ダイオードと、アノード端子が第７ＭＯＳトランジスタのソースに接続され、カソード端子が接地された第２ダイオードと、電源起動時に増幅部の電源電圧が所定の電圧以上に立ち上がるまではオン動作する第９のＭＯＳトランジスタを含むバイアス回路と、ソースが電源電圧端子に接続され、ドレインが増幅回路の出力とは逆相となる直列接続されたインバータの奇数段目の入力又は遇数段目の出力に接続された第１０のＭＯＳトランジスタを有することを特徴とする増幅回路である。
【００２２】
請求項７記載の発明は、内部構成回路として増幅器と増幅器出力と所定の基準電圧とを比較するコンパレータと波形整形回路としての偶数段直列接続されたインバータとを備え、増幅部の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、各ソースが電源電圧端子に接続され、各ゲートが共通接続された第１〜第４ＭＯＳトランジスタと、各ドレインが各第１〜第４ＭＯＳトランジスタのドレインに接続された第５〜第８ＭＯＳトランジスタと、ソースが第２ＭＯＳトランジスタのドレインに接続され、ドレインが第７ＭＯＳトランジスタのドレインに接続された第９ＭＯＳトランジスタと、アノード端子が第１の抵抗を介して第６ＭＯＳトランジスタのソースに接続され、カソード端子が接地された第１ダイオードと、アノード端子が第７ＭＯＳトランジスタのソースに接続され、カソード端子が接地された第２ダイオードと、電源起動時に増幅部の電源電圧が所定の電圧以上に立ち上がるまではオン動作する第９のＭＯＳトランジスタを含むバイアス回路と、ソースが電源電圧端子に接続され、ドレインが第２の抵抗を介して接地され、ゲートが第９のＭＯＳトランジスタのゲートと共通接続された第１０のＭＯＳトランジスタと、ソース接地され、ドレインが増幅回路の出力とは同相となる直列接続されたインバータの奇数段目の入力又は遇数段目の出力に接続され、ゲートが第１０のＭＯＳトランジスタのドレインと第２の抵抗との接続点に接続された第１１のＭＯＳトランジスタを備え、電源起動時に増幅回路の出力をＬｏｗに固定することを特徴とする増幅回路である。
【発明の効果】
【００２３】
請求項１〜７記載の増幅器によれば、電源投入・遮断時のみに動作するバイアス回路内のスタートアップ機能を果たす素子とこれと同じタイミングで動作する回路を追加し、電源投入時に不安定となる増幅回路の出力をＬｏｗに固定する構成としたので、増幅回路の後段に外部接続された素子が破壊されることを防止することができる。
【発明を実施するための最良の形態】
【００２４】
電源投入時に不安定となる増幅回路の出力をＬｏｗに固定するという目的を、電源投入・遮断時のみに動作するスタートアップ機能を果たす素子とこれと同じタイミングで動作する回路を追加することにより実現した。
【実施例１】
【００２５】
以下、請求項１、３〜６記載に係る本発明の第１実施例の増幅回路１００を図１を参照して説明する。図において、３は信号発生手段としてのフォトダイオード、Ａ１はフォトダイオード３に受信された信号を増幅する増幅部、Ｂ１は増幅部Ａ１をバイアスするためのバイアス回路である。フォトダイオード３は、カソード端子が増幅部Ａ１の入力端子に接続され、アノード端子が接地（接地端子をＧｎｄとする）されている。
【００２６】
そして、増幅部Ａ１は、増幅器Ｐ−Ａｍｐと、増幅器の出力と基準電圧とを比較するコンパレータＣｏｍｐ及び波形整形回路としてのインバータ（Ｉｎｖ１，Ｉｎｖ２、Ｉｎｖ３）が３段直列接続されている。
【００２７】
バイアス回路Ｂ１は、各ソースが電源電圧端子ＶＤＤ（電源電圧端子をＶＤＤとする）に接続され、各ゲートが共通接続された第１〜第４ＭＯＳトランジスタ（Ｐｃｈ型）Ｍ１、Ｍ２、Ｍ３、Ｍ４と、各ドレインが各第１〜第４ＭＯＳトランジスタのドレインに接続された第５〜第８ＭＯＳトランジスタ（Ｎｃｈ型）Ｍ５、Ｍ６、Ｍ７、Ｍ８と、ソースが第２ＭＯＳトランジスタＭ２のドレインに接続され、ドレインが第７ＭＯＳトランジスタＭ７のドレインに接続された第９ＭＯＳトランジスタ（Ｐｃｈ）Ｍ９と、アノード端子が抵抗Ｒ１を介して第６ＭＯＳトランジスタＭ６のソースに接続され、カソード端子が接地されたダイオードＤ１と、アノード端子が第７ＭＯＳトランジスタＭ７のソースに接続され、カソード端子が接地されたダイオードＤ２とから構成されている。また、第８ＭＯＳトランジスタＭ８のドレインが、増幅器Ｐ−Ａｍｐ及びコンパレータＣｏｍｐのカレントミラーの電流決定素子となるようにそれぞれ接続され、第５、第８ＭＯＳトランジスタＭ５、Ｍ８のソースがそれぞれ接地端子Ｇｎｄに接続されている。
【００２８】
さらに、ソースが電源電圧端子ＶＤＤに接続され、ドレインが前述のコンパレータＣｏｍｐとインバータＩｎｖ１との接続点（この点をａとする）に接続された第１０ＭＯＳトランジスタ（Ｐｃｈ型）Ｍ１０を備えて増幅回路１００が構成されている。
【００２９】
そして、バイアス回路Ｂ１の第２ＭＯＳトランジスタＭ２のゲートとドレインは共通接続され、同じく、第５、第７、第８の各ＭＯＳトランジスタＭ５、Ｍ７、Ｍ８の各ゲートとドレインが共通接続され、第９、第１０の各ＭＯＳトランジスタＭ９、Ｍ１０の各ゲートは第１ＭＯＳトランジスタＭ１のドレインと共に共通接続されている。この共通点をｂ点とする。尚、従来例の増幅回路２００で図３に示した電源電圧供給源ＶＤＤは、図１では表示していないが、増幅部Ａ１の各内部構成回路は、バイアス回路Ｂ１と同じく電源電圧ＶＤＤと接地間で動作する接続であってもよいし、また、別の電源を供給される接続であってもよい。
【００３０】
次に、図１に示す増幅回路１００の動作を、電源電圧ＶＤＤの立ち上がりに注目して説明する。一般的な増幅回路を含む集積回路においては、これに含まれるバイアス回路からの定電流が集積回路を構成する各回路ブロック（本例では、増幅部Ａ１の内部構成回路としての増幅器Ｐ−ＡｍｐやコンパレータＣｏｍｐ、インバータＩｎｖ１、Ｉｎｖ２、Ｉｎｖ３）へ供給され回路動作を開始する。
【００３１】
そして、電源電圧ＶＤＤの立ち上がり時は、第９ＭＯＳトランジスタＭ９のゲート電圧ＶｇｓがＬｏｗであり、オンとなるため、第２ＭＯＳトランジスタＭ２→第９ＭＯＳトランジスタＭ９→第７ＭＯＳトランジスタＭ７の経路で電流が流れ、起動を開始する。その後、第１〜第４ＭＯＳトランジスタＭ１〜Ｍ４で構成されるカレントミラー回路の電流が、これに接続されている各第５〜第８ＭＯＳトランジスタＭ５〜Ｍ８に流れ、その結果、第５ＭＯＳトランジスタＭ５のドレイン電位が上昇すると共に第９ＭＯＳトランジスタＭ９のゲート電位の上昇により第９ＭＯＳトランジスタＭ９はカットオフして、起動動作が完了し定常動作状態へと遷移していく。第９ＭＯＳトランジスタＭ９は、スタートアップ機能を果たす素子として機能していくことになる。
【００３２】
第１実施例１００では、上記の起動途中で第９ＭＯＳトランジスタＭ９のオン状態の時に、同じくオン状態となるゲートが共通接続された第１０ＭＯＳトランジスタＭ１０が追加されている。従って、第１０ＭＯＳトランジスタＭ１０は、電源電圧ＶＤＤの立ち上がり時（起動時）は第９ＭＯＳトランジスタＭ９と同じくオンとなるため、そのドレインをコンパレータＣｏｍｐの出力に接続すると、起動時に強制的にコンパレータＣｏｍｐの出力をＨｉｇｈに、そして増幅回路の出力をＬｏｗとすることができる。
【００３３】
尚、ダイオードＤ１、ダイオードＤ２、抵抗Ｒ１はバンドギャップ回路を構成しており、ダイオードＤ１とダイオードＤ２の素子サイズの違いによる順方向電圧の差を抵抗Ｒ１による電圧降下で相殺し、バイアス回路における電流の温度特性をフラットなものにしている。
【００３４】
このように、スタートアップ機能を果たす素子として第９ＭＯＳトランジスタＭ９に同期して動作する第１０ＭＯＳトランジスタＭ１０を追加することで、電源投入時に不安定となる増幅部Ａ１の内部電位を強制的にＬｏｗに固定することができ、増幅回路の後段に外部接続された素子が破壊されることを防止することができる。
【実施例２】
【００３５】
次に、請求項２〜５、７記載に係る本発明の第２実施例の増幅回路１１０を図２を参照して説明する。尚、図１と同一のものについては同一符号を付してその説明を省略する。図１に示す増幅回路１００と異なる点は、増幅部Ａ１の内部構成回路としてのインバータが偶数段である点と、これによる論理整合を取るための素子を追加している点である。第１実施例と逆論理の構成となっている。
【００３６】
図２において、増幅部Ａ２は、内部構成回路として、増幅器Ｐ−Ａｍｐと、増幅器の出力と基準電圧とを比較するコンパレータＣｏｍｐ及び波形整形回路としてのインバータ（Ｉｎｖ１，Ｉｎｖ２）が２段直列接続されている。そして、第１０ＭＯＳトランジスタＭ１０のドレインが抵抗Ｒ２を介して接地されている。この第１０ＭＯＳトランジスタＭ１０と抵抗Ｒ２との接続点をｃ点とする。さらに、ソースが接地され、ドレインがコンパレータＣｏｍｐの出力に接続され、ゲートがｃ点に接続された第１１ＭＯＳトランジスタ（Ｎｃｈ型）Ｍ１１を備えている。
【００３７】
次に、図２に示す増幅回路１１０の動作を、電源電圧ＶＤＤの立ち上がりに注目して説明する。、電源電圧ＶＤＤの立ち上がり時は、第９ＭＯＳトランジスタＭ９のゲート電圧ＶｇｓがＬｏｗであり、オンとなるため、第２ＭＯＳトランジスタＭ２→第９ＭＯＳトランジスタＭ９→第７ＭＯＳトランジスタＭ７の経路で電流が流れ、起動を開始する。
【００３８】
その後、第１〜第４ＭＯＳトランジスタＭ１〜Ｍ４で構成されるカレントミラー回路の電流が、これに接続されている各第５〜第８ＭＯＳトランジスタＭ５〜Ｍ８に流れ、その結果、第５ＭＯＳトランジスタＭ５のドレイン電位が上昇すると共に第９ＭＯＳトランジスタＭ９のゲート電位の上昇により第９ＭＯＳトランジスタＭ９はカットオフして、起動動作が完了し定常動作状態へと遷移していく。
【００３９】
第２実施例では、上記の起動途中で第９ＭＯＳトランジスタＭ９のオン状態の時に、同じくオン状態となるゲートが共通接続された第１０ＭＯＳトランジスタＭ１０に加え、第９ＭＯＳトランジスタＭ９のオン状態の時に、オン状態となる第１１ＭＯＳトランジスタＭ１１により、そのドレイン電位、すなわちコンパレータＣｏｍｐ出力のａ点は強制的にＬｏｗとなり、そして増幅回路の出力をＬｏｗとすることができる。
【００４０】
このように、スタートアップ機能を果たす素子として第９ＭＯＳトランジスタＭ９に同期して動作する第１０ＭＯＳトランジスタＭ１０に加え、さらに第１１ＭＯＳトランジスタＭ１１を追加することで、電源投入時に不安定となる増幅部Ａ１の内部電位を強制的にＬｏｗに固定することができ、増幅回路の後段に外部接続された素子が破壊されることを防止することができる。
【００４１】
尚、波形整形回路としてのインバータの段数として、実施例１、２ではそれぞれ３段、２段で構成されているが、これに限定されるものではない。また、実施例１、２では強制的にＬｏｗ又はＨｉｇｈに固定するａ点をコンパレータＣｏｍｐ出力にしているが、これに直列接続されているインバータの段数とスタートアップ機能を果たす素子としての第９ＭＯＳトランジスタＭ９に同期して動作するＭＯＳトランジスタを好適に選定すれば同様の効果が得られる。
【産業上の利用可能性】
【００４２】
本発明の増幅回路は、フォトカプラや赤外線通信、光ケーブル通信等の受光回路に広く適用できる。また、レーザーダイオードの出力モニタ回路や位置決めレーザー干渉計の受光計数回路などにも応用できる。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１実施例の増幅回路１００を示す回路図。
【図２】本発明の第２実施例の増幅回路１１０を示す回路図。
【図３】従来の一実施例の増幅回路２００を示す回路図。
【図４】図３に示す増幅回路２００の電源起動時動作を説明する波形図。
【符号の説明】
【００４４】
３    フォトダイオード
４    増幅部
６、７、８    電源回路
９、１０、１３    コンデンサ
１１    ダイオード
１２    抵抗
P-Amp    増幅器
Comp    コンパレータ
Inv    インバーター
Ａ１、Ａ２    増幅部
Ｒ１、Ｒ２    抵抗
ＶＤＤ    電源電圧端子
Ｇｎｄ    接地端子
ＺＰ    内部抵抗
Ｂ１    バイアス回路
Ｄ１、Ｄ２    ダイオード
Ｍ１、Ｍ２、Ｍ３、Ｍ４    ＭＯＳトランジスタ
Ｍ５、Ｍ６、Ｍ７、Ｍ８    ＭＯＳトランジスタ
Ｍ９、Ｍ１０、Ｍ１１    ＭＯＳトランジスタ
１００、１１０、２００    増幅回路
ＶＰＤ、ＶＤＤ、ＶＳＳ    供給源
【図１】
2005277613.tif 000003
【図２】
2005277613.tif 000004
【図３】
2005277613.tif 000005
【図４】
2005277613.tif 000006