(57)【要約】【課題】ＤＣ−ＤＣコンバータを１．０Ｖ未満の低電圧で動作させることができるようにする。【解決手段】ＤＭＯＳトランジスタ３を能動素子として用いた自励発振器を用いる。この自励発振器からの発振出力をトランス２で変圧し、整流・平滑回路８で整流して、直流出力電圧Ｖoutを得る。【選択図】      図１
2005304231.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレッション型ＭＯＳトランジスタを能動素子として用いた自励発振器と、この自励発振器からの発振出力を変圧する変圧手段と、この変圧手段により変圧された発振出力を整流する整流手段とを具備したことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記ディスプレッション型ＭＯＳトランジスタに対して並列にバイポーラトランジスタまたはエンハンスメント型ＭＯＳトランジスタを接続し、このバイポーラトランジスタまたはエンハンスメント型ＭＯＳトランジスタを前記自励発振器の交流出力電圧によって前記ディスプレッション型ＭＯＳトランジスタと同期して動作させることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記ディスプレッション型ＭＯＳトランジスタに対して並列にバイポーラトランジスタまたはエンハンスメント型ＭＯＳトランジスタを接続し、かつ、前記自励発振器の交流出力電圧を方形波に整形する整形手段を設けて、この整形手段により整形された方形波で前記バイポーラトランジスタまたはエンハンスメント型ＭＯＳトランジスタをオン，オフさせることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記ディスプレッション型ＭＯＳトランジスタに対して並列にバイポーラトランジスタまたはエンハンスメント型ＭＯＳトランジスタを接続し、前記整流手段により整流された直流出力電圧が所定電圧に達すると前記バイポーラトランジスタまたはエンハンスメント型ＭＯＳトランジスタをオン，オフさせることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項５】
ディスプレッション型ＭＯＳトランジスタを能動素子として用いて自励発振器を構成し、この自励発振器からの発振出力を変圧・整流して直流出力電圧を得るＤＣ−ＤＣコンバータの出力電力増大方法であって、
前記ディスプレッション型ＭＯＳトランジスタに対して並列にバイポーラトランジスタまたはエンハンスメント型ＭＯＳトランジスタを接続し、このバイポーラトランジスタまたはエンハンスメント型ＭＯＳトランジスタを前記自励発振器の交流出力電圧によって前記ディスプレッション型ＭＯＳトランジスタと同期して動作させることにより、前記ＤＣ−ＤＣコンバータの出力電力を増大させることを特徴とするＤＣ−ＤＣコンバータの出力電力増大方法。
【請求項６】
ディスプレッション型ＭＯＳトランジスタを能動素子として用いて自励発振器を構成し、この自励発振器からの発振出力を変圧・整流して直流出力電圧を得るＤＣ−ＤＣコンバータの出力電力増大方法であって、
前記ディスプレッション型ＭＯＳトランジスタに対して並列にバイポーラトランジスタまたはエンハンスメント型ＭＯＳトランジスタを接続し、前記自励発振器の交流出力電圧を方形波に整形して、この方形波で前記バイポーラトランジスタまたはエンハンスメント型ＭＯＳトランジスタをオン，オフさせることにより、前記ＤＣ−ＤＣコンバータの出力電力を増大させることを特徴とするＤＣ−ＤＣコンバータの出力電力増大方法。
【請求項７】
ディスプレッション型ＭＯＳトランジスタを能動素子として用いて自励発振器を構成し、この自励発振器からの発振出力を変圧・整流して直流出力電圧を得るＤＣ−ＤＣコンバータの出力電力増大方法であって、
前記ディスプレッション型ＭＯＳトランジスタに対して並列にバイポーラトランジスタまたはエンハンスメント型ＭＯＳトランジスタを接続し、前記ＤＣ−ＤＣコンバータの直流出力電圧が所定電圧に達すると前記バイポーラトランジスタまたはエンハンスメント型ＭＯＳトランジスタをオン，オフさせることにより、前記ＤＣ−ＤＣコンバータの出力電力を増大させることを特徴とするＤＣ−ＤＣコンバータの出力電力増大方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を他の直流電圧に変換するＤＣ−ＤＣコンバータ、特に、携帯用電子機器に用いられるＤＣ−ＤＣコンバータとその出力電力増大方法に関する。
【背景技術】
【０００２】
一般に、ＤＣ−ＤＣコンバータは、入力直流電圧をチョッパして交流とし、その交流電圧を昇圧または降圧した後整流して所望の直流電圧を得ている。このものにおいて、チョッパに必要なスイッチとしては、バイポーラトランジスタやＭＯＳトランジスタ等の半導体素子が用いられている。
【０００３】
バイポーラトランジスタの場合、スイッチとして効率よく動作させるには振幅約１Ｖのパルスで駆動する必要がある。一方、ＭＯＳトランジスタをスイッチとして動作させるには振幅３Ｖ以上のパルスで駆動しなければならない。すなわち、従来のＤＣ−ＤＣコンバータを動作させるには、最低１Ｖの入力直流電圧が必要であり、現在市販されているＤＣ−ＤＣコンバータの動作可能最低入力直流電圧は１．０Ｖであった（例えば、特許文献１，２，３参照）。
【特許文献１】特開昭６３−２４５２５８
【特許文献２】特開平０６−０７０５４２
【特許文献３】特開２０００−２３６６６２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで近年、ＤＣ−ＤＣコンバータは、携帯型電子機器に利用されつつある。このため、携帯型電子機器の電源いわゆるユビキタス電源には、通常、１．５Ｖ以上の乾電池または二次電池が用いられていた。しかし、乾電池や二次電池は低温の環境下では電池電圧が著しく低下するという問題があった。
【０００５】
一方、太陽電池もユビキタス電源として有望である。しかし、太陽電池１セルの起電圧は通常、無負荷時で０．５Ｖであり、負荷によってさらに低下する。したがって、１．０Ｖ以上の電圧を得るためには太陽電池のセルを直列に接続する必要があり、コスト高が避けられないという問題があった。
【０００６】
本発明は、このような事情に基づいてなされたもので、その目的とするところは、１．０Ｖ未満の低電圧で動作するＤＣ−ＤＣコンバータ、及びこのＤＣ−ＤＣコンバータの出力電力を増大させる方法を提供しようとするものである。
【課題を解決するための手段】
【０００７】
本発明は、ディスプレッション型ＭＯＳトランジスタ（以下、ＤＭＯＳトランジスタと略称する）を能動素子として用いた自励発振器と、この自励発振器からの発振出力を変圧する変圧手段と、この変圧手段により変圧された発振出力を整流する整流手段とを備えたＤＣ−ＤＣコンバータにある。
【０００８】
このＤＣ−ＤＣコンバータにおいて、ＤＭＯＳトランジスタに対して並列にバイポーラトランジスタまたはエンハンスメント型ＭＯＳトランジスタ（以下、ＭＯＳトランジスタと略称する）を接続し、このバイポーラトランジスタまたはＭＯＳトランジスタを自励発振器の交流出力電圧によってＤＭＯＳトランジスタと同期して動作させることによって、ＤＣ−ＤＣコンバータの出力電力を増大させることが望ましい。
【０００９】
また、ＤＭＯＳトランジスタに対して並列にバイポーラトランジスタまたはＭＯＳトランジスタを接続し、かつ、自励発振器の交流出力電圧を方形波に整形する整形手段を設けて、この整形手段により整形された方形波でバイポーラトランジスタまたはＭＯＳトランジスタをオン，オフさせるようにして、ＤＣ−ＤＣコンバータの出力電力を増大させるようにしてもよい。
【００１０】
あるいは、ＤＣ−ＤＣコンバータの直流出力電圧が所定電圧に達するとバイポーラトランジスタまたはＭＯＳトランジスタをオン，オフさせることにより、ＤＣ−ＤＣコンバータの出力電力を増大させるようにしてもよい。
【発明の効果】
【００１１】
かかる手段を講じた本発明によれば、１．０Ｖ未満の低電圧で動作し得、乾電池や太陽電池等を電源とする携帯電子機器に極めて有用なＤＣ−ＤＣコンバータ及びこのＤＣ−ＤＣコンバータの出力電力を増大させる方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を実施するための最良な形態について、図面を用いて説明する。  
はじめに、第１の実施の形態について説明する。
【００１３】
図１は、第１の実施の形態のＤＣ−ＤＣコンバータを示す回路図であり、能動素子としてＤＭＯＳトランジスタを用いたブロッキング発振器を基本構成としたものである。すなわち、入力直流電圧Ｖinが印加される入力端子１の正極側にトランス２の一次巻線２-1の一端が接続され、この一次巻線２-1の他端がＤＭＯＳトランジスタ３のドレイン端子に接続されている。ＤＭＯＳトランジスタ３のソース端子は、入力端子１の負極側に接続されている。また、入力端子１の正極側と一次巻線２-1との接続点にバイアス用の抵抗４の一端が接続され、この抵抗４の他端にキャパシタ５の一端が接続されている。キャパシタ５の他端は、入力端子１の負極側に接続されている。
【００１４】
トランス２には、第１の二次巻線２-2と第２の二次巻線２-3が巻回されている。第１の二次巻線２-2は一次巻線２-1と逆極性となるように巻回され、第２の二次巻線２-3は一次巻線２-1と同極性となるように巻回されている。第１の二次巻線２-2の一端は、前記ＤＭＯＳトランジスタ３のゲート端子に接続され、他端は、前記抵抗４とキャパシタ５との接続点に接続されている。第２の二次巻線２-3は、ダイオード６とキャパシタ７とからなる整流・平滑回路８を介して直流電圧Ｖoutの出力端子９に接続されている。
【００１５】
ここに、ＤＭＯＳトランジスタ３とトランス２の一次巻線２-1及び第１の二次巻線２-2とによって自励発振器の一種であるブロッキング発振器が構成されている。また、トランスの一次巻線２-1及び第２の二次巻線２-3とによって自励発振器からの発振出力を変圧する変圧手段が構成され、整流・平滑回路８のダイオード６によって変圧手段により変圧された発振出力を整流する整流手段が構成されている。
【００１６】
図２はこの第１の実施の形態における具体的な回路構成図であり、図１と共通する部分には同一符号を付している。すなわち、図２においては、整流・平滑回路８をブリッジ接続されたショットキーダイオードとキャパシタから構成している。出力端子９には、負荷抵抗１０が接続されている。
【００１７】
かかる構成において、トランス２の一次巻線２-1の巻数Ｐ１と第１の二次巻線２-2の巻数Ｐ２と第２の二次巻線２-3の巻数Ｐ３の比Ｐ１：Ｐ２：Ｐ３を１：２：４とする。そうすると、入力電圧Ｖinが０．３３Ｖであるとき、出力電圧Ｖoutは３Ｖとなり、出力電力は３ｍＷとなり、電力変換効率は約３０％となる。ブロッキング発振周波数は、約２５０ｋＨｚである。
【００１８】
このように第１の実施の形態においては、自励発振器であるブロッキング発振器の能動素子としてＤＭＯＳトランジスタ３を用いている。ＤＭＯＳトランジスタ３は、ゲート・ソース間のバイアス電圧が０Ｖでも動作するので、直流入力電圧Ｖinが例えば０．５Ｖ以下の低電圧であってもブロッキング発振器を動作させることができる。本実施の形態のＤＣ−ＤＣコンバータは、直流入力電圧Ｖinによりブロッキング発振器を動作させ、その交流出力電圧を変圧・整流して直流出力電圧Ｖoutを得ている。したがって、入力直流電圧Ｖinが１．０Ｖ未満、より詳しくは０．５Ｖ以下の低電圧でも動作するＤＣ−ＤＣコンバータを実現することができる。
【００１９】
なお、第１の実施の形態では、自励発振器としてブロッキング発振器を用いた場合を示したが、自励発振器にはその他にも変形コルピッツ発振器，ハートレイ発振器，位相推移発振器，同調型発振器等がある。そこで次に、自励発振器として変形コルピッツ発振器を用いた第２の実施の形態について説明する。
【００２０】
図３は、第２の実施の形態のＤＣ−ＤＣコンバータを示す回路図であり、図１と共通する部分には同一符号を付している。このＤＣ−ＤＣコンバータは、入力端子１の正極側にトランス１１の一次巻線１１-1の一端が接続され、この一次巻線１１-1の他端がＤＭＯＳトランジスタ３のドレイン端子に接続されている。ＤＭＯＳトランジスタ３のソース端子は、入力端子１の負極側に接続されている。ＤＭＯＳトランジスタ３のゲート端子は、後述するコイル１４と抵抗１６との接続点に接続されている。
【００２１】
一次巻線１１-1の他端は、さらに第１のキャパシタ１２と第２のキャパシタ１３を直列に介して、入力端子１の負極側に接続されている。第２のキャパシタ１３には、コイル１４と第３のキャパシタ１５との直列回路が並列に接続されている。第３のキャパシタ１５には、バイアス用の抵抗１６が並列に接続されている。
【００２２】
ここに、ＤＭＯＳトランジスタ３と、コイル１４と、第２及び第３のキャパシタ１３，１５とによって変形コルピッツ発振器が構成されている。第１のキャパシタ１２は直流カット用として機能する。
【００２３】
かかる構成のＤＣ−ＤＣコンバータにおいても、変形コルピッツ発振器は、ＤＭＯＳトランジスタ３を能動素子として用いているので、電源電圧が例えば０．３Ｖ程度の低電圧であっても動作する。そして、この変形コルピッツ発振器の発振出力電圧がトランス１１によって変圧され、整流・平滑回路８によって整流・平滑されて直流出力電圧Ｖoutが得られるようになっている。したがって、入力直流電圧Ｖinが０．１Ｖ未満の低電圧でも動作するＤＣ−ＤＣコンバータを実現することができる。
【００２４】
図４は、自励発振器として位相推移発振器を用いた第３の実施の形態のＤＣ−ＤＣコンバータを示す回路図であり、図１と共通する部分には同一符号を付している。このＤＣ−ＤＣコンバータは、入力端子１の正極側にトランス１１の一次巻線１１-1の一端が接続され、この一次巻線１１-1の他端がＤＭＯＳトランジスタ３のドレイン端子に接続されている。ＤＭＯＳトランジスタ３のソース端子は、入力端子１の負極側に接続されている。
【００２５】
一次巻線１１-1の他端は、さらに第１〜第３のキャパシタ２２，２３，２４を直列に介してＤＭＯＳトランジスタ３のゲート端子に接続されている。第１のキャパシタ２２と第２のキャパシタ２３との接続点は、第１の抵抗２５を介して入力端子１の負極側に接続され、第２のキャパシタ２３と第３のキャパシタ２４との接続点は、第２の抵抗２６を介して入力端子１の負極側に接続され、第３のキャパシタ２４とゲート端子との接続点は、第３の抵抗２７を介して入力端子１の負極側に接続されている。
【００２６】
ここに、ＤＭＯＳトランジスタ３と、第１〜第３のキャパシタ２２〜２４と、第１〜第３の抵抗２５〜２７とによって位相推移発振器が構成されている。
【００２７】
かかる構成のＤＣ−ＤＣコンバータにおいても、位相推移発振器は、ＤＭＯＳトランジスタ３を能動素子として用いているので、電源電圧が例えば０．３Ｖ程度の低電圧であっても動作する。そして、この位相推移発振器の発振出力電圧がトランス２１によって変圧され、整流・平滑回路８によって整流・平滑されて直流出力電圧Ｖoutが得られるようになっている。したがって、入力直流電圧Ｖinが１．０Ｖ未満の低電圧でも動作するＤＣ−ＤＣコンバータを実現することができる。
【００２８】
この他、自励発振器としてはハートレイ発振器や同調型発振器等があるが、いずれの場合もその能動素子としてＤＭＯＳトランジスタを用いることによって、０．３Ｖ〜０．５Ｖ程度の低電圧で動作する。したがって、入力直流電圧Ｖinが０．３〜０．５Ｖという低電圧でも動作するＤＣ−ＤＣコンバータを実現できるものである。このような低電圧で動作するＤＣ−ＤＣコンバータは、乾電池や太陽電池を電源とする携帯電子機器に極めて有用である。
【００２９】
ところで、前述したＤＭＯＳトランジスタ３のみを能動素子として用いた自励発振器を基本構成としたＤＣ−ＤＣコンバータでは、その出力電力は１０ｍＷ以下である。そこで次に、この種のＤＣ−ＤＣコンバータの出力電力を増大させる方法について説明する。
【００３０】
図５は、図１，３及び４に記載したＤＣ−ＤＣコンバータの出力電力を増大させるための基本概念図であり、共通する部分には同一符号を付している。図示するように、能動素子であるＤＭＯＳトランジスタ３のゲート端子にＬＣ同調またはＲＣ位相回路３１が接続されて、自励発振器が構成されている。この自励発振器の交流出力電圧をトランス３２で変圧し、整流・平滑回路８で整流・平滑して、直流出力電圧Ｖoutを得ている。
【００３１】
また、前記ＤＭＯＳトランジスタ３に対してバイポーラトランジスタまたはＭＯＳトランジスタ３３が並列に接続されている。また、バイポーラトランジスタまたはＭＯＳトランジスタ３３の駆動回路３４が、ＤＭＯＳトランジスタ３とＬＣ同調またはＲＣ位相回路３１とからなる自励発振器に接続されている。
【００３２】
かかる構成により、バイポーラトランジスタまたはＭＯＳトランジスタ３３は、自励発振器の交流出力電圧によってＤＭＯＳトランジスタ３と同期してオン、オフ動作する。バイポーラトランジスタまたはＭＯＳトランジスタ３３は、ＤＭＯＳトランジスタ３よりも許容動作電力が大きく、また相互コンダクタンスも大きい。したがって、ＤＭＯＳトランジスタ３とバイポーラトランジスタまたはＭＯＳトランジスタ３３とを並列に動作させることによって、ＤＭＯＳトランジスタ３のみを能動素子とするＤＣ−ＤＣコンバータよりも大きな出力電力を得ることができる。以下に、その具体例について説明する。
【００３３】
図６は、第４の実施の形態のＤＣ−ＤＣコンバータを示す回路図である。本実施の形態は、ブロッキング発振器を基本構成とするＤＣ−ＤＣコンバータの出力電力増大を第１の方法で図った場合であり、図１と共通する部分には同一符号を付している。
【００３４】
本実施の形態では、ＤＭＯＳトランジスタ３に対して並列に、バイポーラトランジスタ４１を接続している。すなわち、ＤＭＯＳトランジスタ３のドレイン端子とバイポーラトランジスタ４１のコレクタ端子を接続し、バイポーラトランジスタ４１のエミッタ端子を接地している。また、バイポーラトランジスタ４１のベース端子を、ベース電流制限抵抗４２を介して、第１の二次巻線２-2とＤＭＯＳトランジスタ３のゲート端子との接続点に接続している。
【００３５】
かかる構成により、バイポーラトランジスタ４１は、ブロッキング発振器を構成する第１の二次巻線２-2の出力電圧で駆動される。したがって、第１の二次巻線２-2の交流振幅が十分に大きくなるようにトランス２の巻線比を設定することによって、バイポーラトランジスタ４１はＤＭＯＳトランジスタ３と同期して動作し、トランス２の一次巻線２-1にＤＭＯＳトランジスタ３が単独の場合よりも大きな電流を流す。その結果、トランス２の第２の二次巻線２-3にて変圧される発振出力電圧が増大するので、整流・平滑後の直流出力電圧Ｖoutを増大することができる。
【００３６】
図７はこの第４の実施の形態における具体的な回路構成図であり、図２及び図６と共通する部分には同一符号を付している。すなわち、図７においては、ベース電流制限抵抗４２を１ｋΩとしている。また、トランス２の一次巻線２-1の巻数Ｐ１と第１の二次巻線２-2の巻数Ｐ２と第２の二次巻線２-3の巻数Ｐ３の比Ｐ１：Ｐ２：Ｐ３を１：１０：２０としている。こうすることにより、入力電圧Ｖinが０．５Ｖであるとき、出力電圧Ｖoutは３Ｖとなり、出力電力は１０ｍＷとなり、電力変換効率は約４０％となる。ブロッキング発振周波数は、約１０５ｋＨｚである。
【００３７】
図８は、第５の実施の形態のＤＣ−ＤＣコンバータを示す回路図である。本実施の形態は、ブロッキング発振器を基本構成とするＤＣ−ＤＣコンバータの出力電力増大を第２の方法で図った場合であり、図１と共通する部分には同一符号を付している。
【００３８】
本実施の形態では、ＤＭＯＳトランジスタ３に対して並列に、ＭＯＳトランジスタ５１を接続している。すなわち、ＤＭＯＳトランジスタ３のドレイン端子とＭＯＳトランジスタ５１のドレイン端子を接続し、ＭＯＳトランジスタ５１のソース端子を接地している。また、ＭＯＳトランジスタ５１のゲート端子を駆動回路５２に接続している。
【００３９】
駆動回路５２は、高い利得を有する増幅器で構成されており、その電源電圧はＤＣ−ＤＣコンバータの直流出力電圧Ｖoutによって供給されている。また、その入力は、ブロッキング発振器を構成するトランス２の第１の二次巻線２-1の交流電圧であり、この交流電圧を方形波に整形して、ＭＯＳトランジスタ５１のゲート端子に供給している。ここに、駆動回路５２によって整形手段が構成されている。
【００４０】
かかる構成のＤＣ−ＤＣコンバータにおいては、ＭＯＳトランジスタ５１をスイッチとして動作させるには３Ｖ以上の電圧が必要なので、ＤＣ−ＤＣコンバータの直流出力電圧Ｖoutが３Ｖ以上の所定電圧に達すると、ＭＯＳトランジスタ５１がＤＭＯＳトランジスタ３と同期してオン，オフする。したがって、ＤＭＯＳトランジスタ３とＭＯＳトランジスタ５１とが同期して動作するので、第４の実施の形態と同様に、効率よくＤＣ−ＤＣコンバータの出力電力を増大させることができる。
【００４１】
図９はこの第５の実施の形態における具体的な回路構成図であり、図２及び図８と共通する部分には同一符号を付している。すなわち、図９においては、ＭＯＳトランジスタ５１の駆動回路５２を２段のＣＭＯＳインバータ回路で構成している。また、トランス２の一次巻線２-1の巻数Ｐ１と第１の二次巻線２-2の巻数Ｐ２と第２の二次巻線２-3の巻数Ｐ３の比Ｐ１：Ｐ２：Ｐ３を１：２：４としている。こうすることにより、入力電圧Ｖinが０．３３Ｖであるとき、出力電圧Ｖoutは３Ｖとなり、出力電力は４ｍＷとなり、電力変換効率は約３５％となる。ブロッキング発振周波数は、約２５０ｋＨｚである。
【００４２】
図１０は、第６の実施の形態のＤＣ−ＤＣコンバータを示す回路図である。本実施の形態は、ブロッキング発振器を基本構成とするＤＣ−ＤＣコンバータの出力電力増大を第３の方法で図った場合であり、図１と共通する部分には同一符号を付している。
【００４３】
本実施の形態では、トランス２の第１の二次巻線２-2の一端が接地され、他端が交流結合用キャパシタ６１を介してＤＭＯＳトランジスタ３のゲート端子に接続されている。また、ＤＭＯＳトランジスタ３のゲート端子と交流結合用キャパシタ６１との接続点にバイアス抵抗６２の一端が接続され、このバイアス抵抗６２の他端は、抵抗とキャパシタとダイオードとからなる整流回路６３の入力側に接続されている。整流回路６３は、トランス２の第１の二次巻線２-2に発生した交流電圧を整流して負の直流電圧Ｖｎを出力する。
【００４４】
また、本実施の形態では、ＤＭＯＳトランジスタ３に対して並列にＭＯＳトランジスタ６４を接続している。すなわち、ＤＭＯＳトランジスタ３のドレイン端子とＭＯＳトランジスタ６４のドレイン端子を接続し、ＭＯＳトランジスタ６４のソース端子を接地している。また、ＭＯＳトランジスタ６４のゲート端子を駆動回路６５に接続している。駆動回路６５は、二つのインバータからなる弛張発振器であって、その電源電圧として、ＤＣ−ＤＣコンバータの直流出力電圧Ｖoutが供給されている。
【００４５】
かかる構成のＤＣ−ＤＣコンバータにおいては、入力電圧Ｖinの供給によりＤＭＯＳトランジスタ３が動作してブロッキング発振を開始し、ＤＣ−ＤＣコンバータの直流出力電圧Ｖoutが３Ｖ以上の所定電圧に達すると、駆動回路６５が作動してパルス発振を開始する。これにより、ＭＯＳトランジスタ６４がオン，オフする。一方、整流回路６３からは負の直流電圧Ｖｎが出力される。これにより、ＤＭＯＳトランジスタ３がオフする。
【００４６】
したがって、このＤＣ−ＤＣコンバータは、その直流出力電圧Ｖoutが３Ｖ以上の所定電圧に達した後の定常状態では、ＭＯＳトランジスタ６４とトランス２とによるフライバック方式のＤＣ−ＤＣコンバータとして動作し、直流入力電圧Ｖinを効率よく直流出力電圧Ｖoutに変換することができる。
【００４７】
図１１はこの第６の実施の形態における具体的な回路構成図であり、図２及び図１０と共通する部分には同一符号を付している。すなわち、図１１においては、交流結合用キャパシタ６１を０．１μＦとし、バイアス抵抗６２と整流回路６３の抵抗（バイアス抵抗）をそれぞれ１００ｋΩとしている。また、駆動回路６５の発振周波数を約１００ｋＨｚとしている。さらに、トランス２の一次巻線２-1の巻数Ｐ１と第１の二次巻線２-2の巻数Ｐ２と第２の二次巻線２-3の巻数Ｐ３の比Ｐ１：Ｐ２：Ｐ３を１：２０：２０としている。こうすることにより、入力電圧Ｖinが０．５Ｖであるとき、出力電圧Ｖoutは５Ｖとなり、出力電力は５ｍＷとなり、電力変換効率はＭＯＳトランジスタ６４のみが動作している定常状態で約５０％となる。ブロッキング発振周波数は、約１０５ｋＨｚである。
【００４８】
このように、第４〜第６の各実施の形態によれば、ＤＭＯＳトランジスタ３のみを能動素子とする第１の実施の形態のＤＣ−ＤＣコンバータよりも大きな出力電力を得ることができる。
【００４９】
なお、前記第４〜６の各実施の形態では、ブロッキング発振器を基本構成とするＤＣ−ＤＣコンバータの出力電力を増大させる場合を示したが、その他の自励発振器、例えば変形コルピッツ発振器，ハートレイ発振器，位相推移発振器，同調型発振器等を基本構成とするＤＣ−ＤＣコンバータの出力電力を増大させる場合も同様に適用できるのは言うまでもないことである。
【００５０】
また、ＤＭＯＳトランジスタ３に対して並列に接続されるバイポーラトランジスタまたはＭＯＳトランジスタは１段のみに限定されるものではなく、並列に複数段接続してもよいのは言うまでもないことである。
【図面の簡単な説明】
【００５１】
【図１】本発明における第１の実施の形態のＤＣ−ＤＣコンバータを示す回路図。
【図２】この第１の実施の形態における具体的な回路構成図。
【図３】本発明における第２の実施の形態のＤＣ−ＤＣコンバータを示す回路図。
【図４】本発明における第３の実施の形態のＤＣ−ＤＣコンバータを示す回路図。
【図５】本発明の出力電力増大方法を説明するための基本概念図。
【図６】本発明における第４の実施の形態のＤＣ−ＤＣコンバータを示す回路図。
【図７】この第４の実施の形態における具体的な回路構成図。
【図８】本発明における第５の実施の形態のＤＣ−ＤＣコンバータを示す回路図。
【図９】この第５の実施の形態における具体的な回路構成図。
【図１０】本発明における第６の実施の形態のＤＣ−ＤＣコンバータを示す回路図。
【図１１】この第６の実施の形態における具体的な回路構成図。
【符号の説明】
【００５２】
２，１１，２１…トランス、３…ＤＭＯＳトランジスタ、８…整流・平滑回路、４１…バイポーラトランジスタ、５１，６４…ＭＯＳトランジスタ、５２，６５…駆動回路、６３…整流回路。
【図１】
2005304231.tif 000003
【図２】
2005304231.tif 000004
【図３】
2005304231.tif 000005
【図４】
2005304231.tif 000006
【図５】
2005304231.tif 000007
【図６】
2005304231.tif 000008
【図７】
2005304231.tif 000009
【図８】
2005304231.tif 000010
【図９】
2005304231.tif 000011
【図１０】
2005304231.tif 000012
【図１１】
2005304231.tif 000013