(57)【要約】【課題】  クラウンフェンスの形成を抑制した層間絶縁膜のエッチング処理方法を提供する。【解決の手段】  ビア用ＢＡＲＣ３０５上に形成した（ａ）ビア用レジスト３０６をマスクとしてＢＡＲＣ３０５をエッチングし（ｂ）、キャップ膜３０４と層間絶縁膜３０３をエッチングストッパ膜３０２までエッチングしてビアホール（ＶＨ）３０７ａを形成する（ｃ）。レジスト３０６とＢＡＲＣ３０５を除去した（ｄ）後、キャップ膜３０４上とＶＨ３０７ａ内にトレンチ用ＢＡＲＣ３０８を形成し、その上にトレンチパターン３１０を有するトレンチ用レジスト３０９を形成する（ｅ）。層間絶縁膜３０３上とＶＨ３０７ａ内のＢＡＲＣ３０８をＢＡＲＣ高さがトレンチ底部より常に低い状態を保つようエッチングする（ｆ）。キャップ膜３０４と層間絶縁膜３０３をエッチングしトレンチ３１０ａを形成する（ｇ）。【選択図】        図３
2005005687.tif 000002
【特許請求の範囲】
【請求項１】
基板上の絶縁膜にホールを形成し、該形成されたホール内に反射防止膜を埋め込んだ後、該埋め込み部にトレンチを形成するデュアルダマシン構造のプラズマエッチング処理方法において、
前記トレンチを形成する前工程として、前記ホール内に埋め込まれた反射防止膜を０．３Ｐａ〜３．０Ｐａの酸素ガスにより優先的にエッチングする工程を有することを特徴とするプラズマエッチング処理方法。
【請求項２】
基板上の絶縁膜にデュアルダマシン構造を形成するための、ビアファーストデュアルダマシンプロセスを用いたプラズマエッチング処理方法において、
前記基板上の絶縁膜にホールを形成する工程と、該形成されたホール内に反射防止膜を埋め込む工程と、該埋め込まれた反射防止膜を０．３Ｐａ〜３．０Ｐａの酸素ガスにより優先的にエッチングする工程と、エッチング後トレンチを形成する工程とを有することを特徴とするプラズマエッチング処理方法。
【請求項３】
請求項１または請求項２記載のいずれかのプラズマエッチング処理方法において、
酸素ガス流量は５〜３００ｍｌ／ｍｉｎの範囲内であることを特徴とするプラズマエッチング処理方法。
【請求項４】
請求項１または請求項２記載のいずれかのプラズマエッチング処理方法において、
基板に印加するバイアス電力密度は１Ｗ／ｃｍ２以下であることを特徴とするプラズマエッチング処理方法。
【請求項５】
請求項３記載のプラズマエッチング処理方法において、
基板に印加するバイアス電力密度は１Ｗ／ｃｍ２以下であることを特徴とするプラズマエッチング処理方法。
【請求項６】
請求項５記載のプラズマエッチング処理方法において、
基板温度が２０℃〜８０℃の間であることを特徴とするプラズマエッチング処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマ処理装置におけるプラズマ処理方法に係わり、特に、低誘電率の層間絶縁膜材料の加工に好適なプラズマエッチング処理方法に関する。
【背景技術】
【０００２】
半導体ＬＳＩは、高速化に伴って微細化だけでなく、低抵抗化のために配線材料もＣｕへ移行している。しかし、Ｃｕのドライエッチングが技術的に困難なことから、Ｃｕ配線周囲に配置する層間絶縁膜を先にエッチングした後、メッキ処理等によりＣｕを埋め込み、平坦化ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により配線上部にある余分なＣｕを削りとり配線とする、ダマシン（Ｄａｍａｓｃｅｎｅ）技術が採用されている。
【０００３】
ダマシン技術の中でも、下層配線との接続穴を配線溝と同時にエッチング形成するデュアルダマシン（Ｄｕａｌ  Ｄａｍａｓｃｅｎｅ）プロセスが用いられており、その応用として、下層配線とを接続する接続穴を上層配線よりも先に形成するビアファースト（Ｖｉａ  Ｆｉｒｓｔ）デュアルダマシンプロセスが採用されつつある（例えば、特許文献１参照）。
【０００４】
ビアファーストデュアルダマシンプロセスは、上層配線と下層配線とを接続する接続穴を形成するためのエッチング工程において、製造工程の簡略化およびＴＡＴ（Ｔｕｒｎ  ａｎｄ  Ａｒｏｕｎｄ  Ｔｉｍｅ）の短縮化を可能とし、半導体ＬＳＩの製造コストを大幅に低減することができるという利点がある（例えば、特許文献１参照）。
【０００５】
図１（ａ）〜図１（ｇ）の断面図を用いて、従来のビアファーストデュアルダマシンプロセスの工程を説明する。先ず、図１（ａ）に示すように、Ｃｕからなる下層配線１０１を形成し、その上にＳｉＣからなるエッチングストッパ膜１０２を形成する。次にＳｉＯＣからなる層間絶縁膜１０３を形成し、その上にたとえばＳｉＯ２からなるキャップ膜１０４を形成する。次に、ＢＡＲＣ（Ｂｏｔｔｏｍ  Ａｎｔｉ  Ｒｅｆｌｅｃｔｉｖｅ  Ｃｏａｔｉｎｇ）からなる反射防止膜１０５を形成し、その上にビア用レジスト１０６を形成する。ビア用レジスト１０６には、微細穴用のビアホールパターン１０７を形成する。
【０００６】
このビア用レジスト１０６をマスクとして、図１（ｂ）に示すように、反射防止膜１０５をエッチングした後、図１（ｃ）に示すように、キャップ膜１０４に引き続き、層間絶縁膜１０３をエッチングストッパ膜１０２までエッチングし、ビアホール１０７ａを形成する。
【０００７】
次に、図１（ｄ）に示すように、ビア用レジスト１０６およびビア用反射防止膜１０５を除去した後、図１（ｅ）に示すように、トレンチ用反射防止膜１０８を形成し、その上にトレンチ用レジスト１０９を形成する。このとき、ビアホール１０７ａ内にはトレンチ用反射防止膜１０８が埋め込まれた状態となっており、また、トレンチ用レジスト（トレンチ用マスク）１０９には、微細な配線溝用のトレンチパターン１１０を形成する。
【０００８】
このトレンチ用マスク１０９を用いて、図１（ｆ）に示すように、トレンチ用反射防止膜１０８をエッチングした後、図１（ｇ）に示すように、キャップ膜１０４に引き続き、層間絶縁膜１０３を所望の膜厚までエッチングしトレンチ１１０ａを形成する。
【０００９】
このとき、ビア内に埋め込まれたトレンチ用反射防止膜１０８と層間絶縁膜１０３を同時にエッチングするが、ビア内の反射防止膜１０８に対する層間絶縁膜１０３の選択比が高い場合（層間絶縁膜エッチング速度／反射防止膜エッチング速度＞１）、ビア内反射防止膜１０８が遅れてエッチングされるためエッチング残りが発生する。この反射防止膜のエッチング残りは、ビアホールとトレンチのファセット部に発生し、これを起点としてトレンチエッチング時の反応生成物が堆積し、図１（ｇ）に示すように、リング状のクラウンフェンス１１１が形成される。
【特許文献１】特開２００１−１０２４４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ビアファーストデュアルダマシンプロセスでは、トレンチ溝とビアホールを形成した後、Ｃｕ等の金属材料を埋め込むが、このときあらかじめトレンチ溝とビアホールの内壁に、金属皮膜を被覆しなければならない。しかし、上記のようなクラウンフェンスの形成は、金属皮膜による被覆に支障を生じさせ、後の工程であるＣｕ等の金属材料の埋込みが十分に形成できず、デバイスの特性を大きく劣化させる要因となる。
【００１１】
本発明の目的は、ビアファーストデュアルダマシンプロセスの層間絶縁膜のエッチング時に形成されるクラウンフェンスを防止しながら、かつ所望の加工形状を得、かつ層間絶縁膜の特性を損なうことのないエッチング処理方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、基板上の絶縁膜にホールを形成し、該形成されたホール内に反射防止膜を埋め込んだ後、該埋め込み部にトレンチを形成するデュアルダマシン構造のプラズマエッチング処理方法において、前記トレンチを形成する前工程として、前記ホール内に埋め込まれた反射防止膜を０．３Ｐａ〜３．０Ｐａの酸素ガスにより優先的にエッチングする工程を有することにより、上記課題を解決する。
【００１３】
本発明は、基板上の絶縁膜にデュアルダマシン構造を形成するための、ビアファーストデュアルダマシンプロセスを用いたプラズマエッチング処理方法であって、基板上の絶縁膜にホールを形成する工程と、該形成されたホール内に反射防止膜を埋め込む工程と、該埋め込まれた反射防止膜を０．３Ｐａ〜３．０Ｐａの酸素ガスによりエッチングする工程と、該エッチング後にトレンチを形成する工程とを有することにより、上記課題を達成する。
【００１４】
また、本発明は、上記処理方法において、前記酸素ガス流量を５〜３００ｍｌ／ｍｉｎの範囲内とし、また、前記基板に印加するバイアス電力密度を１Ｗ／ｃｍ２以下とし、さらに、前記基板温度を２０℃〜８０℃の間とすることにより、上記課題を達成する。
【発明の効果】
【００１５】
本発明によれば、層間絶縁膜の特性および加工形状を劣化させることなく、クラウンフェンスの形成を抑制することが可能となった。これによって、信頼性の高い半導体ＬＳＩの製造を実現することができる。
【発明を実施するための最良の形態】
【００１６】
本発明の一実施例を図面に基づいて説明する。図２は本発明にかかるエッチング処理方法が適用されるＵＨＦ波ＥＣＲプラズマエッチング装置の概略構成を示す断面図である。このエッチング装置では、真空排気したエッチング処理室２００内に、酸素、ＣＦ系ガス（例えばＣＦ４）、Ａｒガス等をボンベからガス配管、マスフローコントローラを介して（図示略）上部アンテナ２０１表面に設けられた微細な孔より、シャワー状に処理室２００に供給する。また可変バルブ（図示略）により、所望の圧力に調整する。
【００１７】
次に、周波数４５０ＭＨｚのＵＨＦ電源２０２から発生させた高周波をマッチング・フィルタ回路２０３、上部アンテナ２０１を介して処理室に導入する。処理室周辺に配置されたコイル２０４により形成された磁場とＵＨＦ波の電源との相互作用により、ＥＣＲ放電が生じ、エッチングガスを解離しプラズマ２０５を形成する。また、周波数１３．５６ＭＨｚのＲＦバイアス電源２１１から発生させた高周波をマッチング・フィルタ回路２１２を介して上部アンテナ２０１に印加し、アンテナ表面でFを消費し、プラズマ中の活性種の組成を変えることができる装置構成となっている。処理室下方に設けられた基板載置電極２０６上に基板２０７を設置する。また本実施例では、直径２００ｍｍの基板を使用した。基板載置電極２０６には、８００ＫＨｚのＲＦバイアス電源２０８がマッチング・フィルタ回路２０９を介して接続されている。これにより、プラズマ中のイオンを基板上に引き込み、表面に吸着したラジカルとの相互作用によるイオンアシスト反応により、異方性エッチングを進行させる。またエッチング中に生成した反応生成物は、ターボポンプ２１０により排気される。
【００１８】
図３（ａ）〜図３（ｇ）の断面図を用いて、前記プラズマエッチング装置を使用したクラウンフェンス形成を防止するためのビアファーストデュアルダマシンプロセスの処理工程を説明する。図３（ａ）〜図３（ｅ）に示す処理工程は、先に記述した従来のビアファーストデュアルダマシンの工程である図１（ａ）〜図１（ｅ）と同様であるため説明を省略する。図１における１００番代の符号は図３における３００番代の符号を同じ内容を示している。
【００１９】
図３（ｆ）に示すように、層間絶縁膜３０３上に形成したトレンチ用反射防止膜３０８のエッチングに引き続き、ビアホール３０７ａ内に埋め込まれたトレンチ用反射防止膜３０８を一定量エッチングする。このエッチング量は、図３（ｇ）に示すように、層間絶縁膜３０３のエッチング時に反射防止膜高さが、トレンチ底部より常に低い状態を保つよう適宜決められる。
【００２０】
このような方法で処理されたエッチング処理内容を以下説明する。表１にトレンチ用反射防止膜エッチング処理条件を示す。すなわち、トレンチ用反射防止膜のエッチング処理条件は、プラズマソース電力：４００Ｗ、酸素流量：２０ｍｌ／ｍｉｎ、処理圧力：０．３ｐａ、基板温度：８０℃、基板印加電力：２００Ｗ（８インチウェハ）で実施した。
【００２１】
また、上記実施例では、基板印加電力を２００Ｗで説明したが、本発明はこの数値に限定されるものではない。つまり、基板へのダメージレスを考慮した場合、基板印加電力は３００Ｗの範囲内まで有効であることを確認した。
【００２２】
【表１】
2005005687.tif 000003
【００２３】
次に、図４を用いて、表１の条件でのレジスト膜のエッチング速度の処理圧力依存性を説明する。図に示すように、レジスト膜のエッチング速度は、処理圧力に依存する。層間絶縁膜が低誘電率絶縁膜の場合には、エッチングにより比誘電率が増加することが懸念されるが、本発明のプロセス条件によれば、層間絶縁膜３０３の比誘電率は３．０のままでありその増加は認められなかった。
【００２４】
また、図３（ｆ）に示すように、レジストパターンの幅寸法にも変化は見られなかった。
【００２５】
なお、表１の処理条件は、ビアホール部埋込み膜および層間絶縁膜の種類に応じて適宜変更することが可能であり、表２に示す範囲で、特性を損なうことなく埋込み膜のエッチングを行うことができた。
【００２６】
次に、図５に、表２に示す範囲における比誘電率の変化を示す。すなわち、トレンチ用反射防止膜エッチング処理条件は、酸素流量：５〜３００ｍｌ／ｍｉｎ、処理圧力：０．３〜１．０Ｐａ、基盤温度：２０〜８０℃、基盤印加電力：０から３００Ｗ（８インチウェハ）の範囲で種種変更可能である。
【００２７】
【表２】
2005005687.tif 000004
【００２８】
この後に、従来と同様、図３（ｇ）に示すように、キャップ膜３０４に引き続き、層間絶縁膜３０３を所望の膜厚までエッチングし、トレンチ３１０ａを形成する。このとき、ビア内に埋め込まれたトレンチ用反射防止膜３０８と層間絶縁膜３０３を同時にエッチングするが、先に記述したエッチング処理方法により、ビアホール内の反射防止膜は、十分にエッチングされており、クラウンフェンスの発生を抑制することができた。
【００２９】
次に、図３（ｅ）〜図３（ｇ）の断面図を用いて、本発明による適用例を具体的数値により説明する。図３（ｅ）におけるトレンチ用レジスト３０９の膜厚：６００ｎｍ、トレンチ用反射防止膜３０８の膜厚：１００ｎｍ、キャップ膜３０４の膜厚：５０ｎｍ、層間絶縁膜３０３の膜厚：６００ｎｍの場合、ホール３０８に埋め込まれた反射防止膜の膜厚は７５０ｎｍ（トレンチ用反射防止膜３０８膜厚＋キャップ膜３０４膜厚＋層間絶縁膜３０３膜厚＝ホール３０７ａに埋め込まれた反射防止膜３０８膜厚）である。
【００３０】
図３（ｆ）に示すように、表１に示すエッチング条件にて反射防止膜３０８をエッチングする。このときホール３０７ａに埋め込まれた反射防止膜３０８も同時にエッチングされる。トレンチ用反射防止膜３０８およびホール３０７ａに埋め込まれた反射防止膜３０８のエッチング速度は、図４に示すように、３５０ｎｍ／ｍｉｎ程度である。
【００３１】
また、キャップ膜３０４のエッチング速度は酸素ガスによるエッチングであるため、０ｎｍ／ｍｉｎである。このときのエッチング時間は１分とした。よって、図３（ｆ）に示すホール３０７ａに埋め込まれた反射防止膜３０８の膜厚は、４００ｎｍとなる。
【００３２】
次に、図３（ｇ）に示すように、キャップ膜３０４および層間絶縁膜３０３をエッチング速度３００ｎｍ／ｍｉｎ、ホール３０７ａに埋め込まれた反射防止膜３０８をエッチング速度１５０ｎｍ／ｍｉｎ、選択比＝２（層間絶縁膜３０３のエッチング速度／ホール３０７ａに埋め込まれた反射防止膜３０８のエッチング速度）によりＡｒ／ＣＦ４／ＣＨＦ３等のエッチングガスにより、トレンチ３１０ａ深さ３００ｎｍまで１分でエッチングした場合、ホール３０７ａに埋め込まれた反射防止膜３０８の膜厚は２５０ｎｍとなり、反射防止膜３０８の高さが、トレンチ３１０ａの底部より常に低い状態を保つことにより、クラウンフェンスを防止できた。
【図面の簡単な説明】
【００３３】
【図１】従来のビアファーストデュアルダマシンプロセスの工程を示す断面図。
【図２】本発明のプラズマ処理方法の一実施例を示すために使用したＵＨＦ波ＥＣＲプラズマエッチング処理装置の概略構成を示す断面図。
【図３】本発明の実施例であるクラウンフェンス形成を防止するための、ビアファーストデュアルダマシンプロセスの処理工程を示す断面図。
【図４】本発明の実施例であるクラウンフェンス形成を抑制するための、エッチング加工条件を使用した場合における、レジスト膜のエッチング速度の圧力依存性。
【図５】本発明の実施例であるクラウンフェンス形成を抑制するための、エッチング加工条件を使用した場合における、比誘電率の圧力および酸素ガス流量依存性。
【符号の説明】
【００３４】
１０１…下層配線、  １０２…エッチングストッパ膜、  １０３…層間絶縁膜、  １０４…キャップ膜、  １０５…ビア用反射防止膜、  １０６…ビア用レジスト、  １０７…ビアホールパターン、  １０７ａ…ビアホール、  １０８…トレンチ用反射防止膜、  １０９…トレンチ用レジスト、  １１０…トレンチ用パターン、  １１０ａ…トレンチ、  １１１…クラウンフェンス、  ２００…処理室、  ２０１…アンテナ、  ２０２…ＵＨＦ電源、  ２０３…マッチング・フィルタ回路、  ２０４…コイル、  ２０５…プラズマ、  ２０６…基板載置電極、  ２０７…基板、  ２０８…マッチング・フィルタ回路、  ２０９…ＲＦバイアス電源、  ２１０…ターボポンプ、  ２１１…ＲＦバイアス電源、  ２１２…マッチング・フィルタ回路、  ３０１…下層配線、  ３０２…エッチングストッパ膜、  ３０３…層間絶縁膜、  ３０４…キャップ膜、  ３０５…ビア用反射防止膜、  ３０６…ビア用レジスト、  ３０７…ビアホールパターン、  ３０７ａ…ビアホール、  ３０８…トレンチ用反射防止膜、  ３０９…トレンチ用レジスト、  ３１０…トレンチ用パターン、  ３１０ａ…トレンチ
【図１】
2005005687.tif 000005
【図２】
2005005687.tif 000006
【図３】
2005005687.tif 000007
【図４】
2005005687.tif 000008
【図５】
2005005687.tif 000009