(57)【要約】      （修正有）【課題】低誘電率膜の変質や配線の性能劣化を抑えて、下層配線表面に形成された金属酸化膜を除去する。【解決手段】基板上に形成され、金属配線６を有する第１の絶縁膜４上に、第２の絶縁膜１２を形成し、この第２の絶縁膜を貫通し、金属配線表面を露出する開口１６を形成する。ここで、開口に導電部材を埋め込む前に、金属配線が酸化して形成された、金属配線表面の酸化膜に対して還元性を有する還元ガスを用いて、この金属配線表面の酸化膜を除去する。その後、開口に導電部材を埋め込んで金属配線に接続する配線を形成する。【選択図】図１
2005191471.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成され、金属配線を有する第１の絶縁膜上に、第２の絶縁膜を形成する第２の絶縁膜形成工程と、
前記第２の絶縁膜を貫通し、前記金属配線表面を露出する開口を形成する開口形成工程と、
前記金属配線が酸化して形成された、前記金属配線表面の酸化膜に対して還元性を有する還元ガスを用いて、前記酸化膜を除去する除去工程と、
前記開口に導電部材を埋め込む埋込工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記還元ガスは、アンモニアガス、水素ガス、または、ヒドラジンガスのいずれかを含むガス、あるいは、これらのガスのうち少なくとも１つのガスと不活性ガスとの混合ガスであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記不活性ガスは、ヘリウム、窒素、ネオン、アルゴン、クリプトン、キセノンのうち、少なくともいずれか１つを含むことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記除去工程における処理温度は、約２５０〜４５０℃であることを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記除去工程における圧力は、約１Ｐａ〜３０００Ｐａであることを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記第２の絶縁膜は、比誘電率が、約３未満の低誘電率絶縁膜であることを特徴とする請求項１から５のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置の製造方法に関する。更に具体的には、金属配線を含む半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の高集積化、微細化に伴い、特に、ＲＣ遅延の低減が必要となっている。このため、配線材料としては、抵抗率の低い材料、また、絶縁膜材料としては、誘電率の低い低誘電率（Low-k）絶縁膜を用いることが考えられている。
【０００３】
低誘電率（Low-k）絶縁膜としては、比誘電率ｋ＜３．０の絶縁膜の研究が進められている。このような低誘電率絶縁膜には、例えば、ＨＳＱ（hydrogen-silsesquioxane）、ＭＳＱ（methyl silsesquioxane）などがある。なかでも、近年、加熱処理や、加工処理における耐性の強いPoly-methyl-siloxane、ＭＳＱ等が広く用いられている。
【０００４】
また、比誘電率＜２．５程度の、多孔質絶縁膜（ポーラス絶縁膜）を用いることも検討されている。多孔質絶縁膜（ポーラス絶縁膜）とは、上述のような、低誘電率膜中に数Å〜数十Å程度の空孔を有するものである。
【０００５】
一方、抵抗率の低い配線材料としては、現在、ＣｕあるいはＣｕ合金の適用が研究されている。Ｃｕは、従来、配線材料として用いられてきたＡｌに比して、抵抗が３５％ほど低く、また、エレクトロマイグレーション耐性も高いことから、高集積化する半導体装置において、信頼性の高い配線材料として期待されている。
【０００６】
Ｃｕを材料として用いて配線を形成する有効な方法の１つに、ダマシン法がある。具体的に、ダマシン法では、まず、Ｃｕ配線を形成する絶縁膜を溝・ビア加工し、この溝・ビアの底部において露出する下層配線表面にできた高抵抗層を除去する。その後、溝・ビア内壁に、バリアメタル膜と、電解めっき用のＣｕシード膜を形成し、電解めっきにより、溝・ビアホール内に、Ｃｕを埋め込む。その後、ＣＭＰ（Chemical Mechanical Polishing）により平坦化を行う。これにより、Ｃｕを材料とした配線構造が形成される。
【０００７】
ここで、下層配線表面にできた高抵抗層は、主に、Ｃｕ等下層配線に用いた金属が酸化した金属酸化物である。この高抵抗層を除去する際には、一般に、イオン化されたＡｒを基板バイアスで引き込んで物理的に除去する。
【０００８】
また、高アスペクト比のホール内に形成された酸化物層を、効果的に除去する方法として、還元剤を含有するプラズマに基板を晒して、酸化物及び汚染物を除去する方法が提案されている（例えば、特許文献１参照）。
【０００９】
【特許文献１】特表２００２−５３０８４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、低誘電率膜、特に、多孔質絶縁膜は、機械的強度が弱い場合が多い。従って、ダマシン法により、低誘電率膜、特に、多孔質絶縁膜にＣｕ配線を形成するような場合、下層配線表面にできた高抵抗層をＡｒイオンで除去すると、溝・ビアの間口部分がＡｒイオンにより叩かれて、広がってしまう場合がある。この広がりが大きくなると、隣接するＣｕ配線同士がショートしてしまうことが考えられるため、微細化する配線パターンにおいては問題である。
【００１１】
また、ビア底部の高抵抗層除去の際同時にＡｒイオンで叩かれたＣｕ成分が溝・ビア側壁部に付着することが考えられる。付着したＣｕ成分は、絶縁膜中に拡散する。これにより、配線間のリーク電流が増大し、半導体装置のデバイス特性を劣化させることが考えられる。
【００１２】
また、Ａｒイオンにより、低誘電率膜がダメージを受け、配線間の容量の増加、膜の収縮率の増大を引き起こすことも考えられる。
【００１３】
また、還元プラズマを用いて、酸化物を除去するような場合には、プラズマにより低誘電率膜の形状が変化することが考えられる。また、プラズマにより低誘電率膜がダメージを受け、低誘電率膜が変質し、誘電率が増加し、配線間容量の増加を引き起こすことも考えられる。
【００１４】
従って、この発明は、以上のような問題を解決し、低誘電率膜にも、デバイス特性の劣化を抑えつつ、下層配線表面の高抵抗層を除去することができるように改良した半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【００１５】
この発明における半導体装置の製造方法は、基板上に形成され、金属配線を有する第１の絶縁膜上に、第２の絶縁膜を形成する第２の絶縁膜形成工程と、
前記第２の絶縁膜を貫通し、前記金属配線表面を露出する開口を形成する開口形成工程と、
前記金属配線が酸化して形成された、前記金属配線表面の酸化膜に対して還元性を有する還元ガスを用いて、前記酸化膜を除去する除去工程と、
前記開口に導電部材を埋め込む埋込工程と、
を備えるものである。
【発明の効果】
【００１６】
この発明においては、下層の金属配線に形成された酸化膜に対して還元作用を有する還元ガスを用いて除去する。これにより、ビア等の形状を劣化させることなく、かつ、配線の性能の悪化を抑えて、高性能な配線を形成することができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を簡略化ないし省略する。
【００１８】
実施の形態．
図１は、この発明の実施の形態における半導体装置を説明するための断面模式図である。
基板２には、図示していないが、トランジスタや絶縁膜、配線等が必要に応じて形成されている。基板２上には、絶縁膜４が形成され、絶縁膜４には、下層配線６が形成されている。下層配線は、絶縁膜４を貫通する溝に、バリアメタル膜８を介してＣｕ１０が埋め込まれて形成されている。
【００１９】
絶縁膜４の上には、ポーラスＭＳＱ１２が形成されている。ポーラスＭＳＱ１２は、比誘電率が約２．２の多孔質絶縁膜である。また、ポーラスＭＳＱの膜厚は約４００nmである。ポーラスＭＳＱ１２には、Ｃｕ配線１４が形成されている。Ｃｕ配線１４は、ポーラスＭＳＱ１２に形成された溝・ビア１６内壁に、ＴａＮ/Ｔａ膜１８を介して、Ｃｕシード膜２０をシード膜としてＣｕ２２が埋め込まれて構成されている。ここで、ＴａＮ/Ｔａ膜１８は、バリアメタル膜であり、ＴａＮ、Ｔａの膜厚は、それぞれ、約１０nm、約１５nmである。また、Ｃｕシード膜２０は、約１００nmである。
【００２０】
図２は、上述のように構成された半導体装置の製造方法を説明するためのフロー図である。また図３〜図７は、半導体装置の製造過程における状態を説明するための断面模式図である。
以下、図１〜図７を用いて、この発明の実施の形態における半導体装置の製造方法について具体的に説明する。
【００２１】
まず、図３に示すように、絶縁膜４に下層配線６を形成する（ステップＳ２）。下層配線材料としては、Ｃｕを用いる。
次に、図４に示すように、下層配線６を形成した絶縁膜４に、ポーラスＭＳＱ１２を形成する（ステップＳ４）。ポーラスＭＳＱ１２の膜厚は、約４００nmである。その後、ポーラスＭＳＱ１２に溝・ビア１６加工を施す（ステップＳ６）。ここでは、レジストを塗布して、これを露光、現像処理することにより、レジストマスクを形成した後、レジストマスクをマスクとして、エッチングを行う工程を繰り返し、溝及びビアを順次形成する。ここで、下層配線６表面は、酸化され、酸化銅からなる高抵抗層３０が形成される。ここで高抵抗層３０は、約２nm〜約４nmである。
【００２２】
次に、還元処理を行い、下層配線６表面に形成された高抵抗層３０を除去する（ステップＳ８）。ここでは、まず、基板を還元処理用のチャンバー内のヒータステージに載置する。その後、ＮＨ３ガスをチャンバー内に導入する。このとき、ヒータステージの温度は約３５０℃に加熱して保っておく。また、チャンバー内の圧力は、約４６６．６Ｐａ（約３．５Ｔｏｒｒ）に保つ。チャンバー内で、ＮＨ３に晒す還元処理時間は、約６０秒間とする。これにより、高抵抗層３０が除去される。
【００２３】
次に、真空を保持したまま、基板をＰＶＤ（physical Vapor Deposition）処理室に移動し、図６に示すように、溝・ビア１６内壁も含む表面に、ＴａＮ/Ｔａ膜１８を形成する（ステップ１０、Ｓ１２）。ここでは、ＴａＮを約１０nmとし、Ｔａを約１５nmとする。ＴａＮ、Ｔａは、共に、ＰＶＤ法により成膜する。その後、ＴａＮ/Ｔａ膜１８上にＣｕシード膜２０を形成する（ステップＳ１４）。Ｃｕシード膜２０は、ＰＶＤ法により、膜厚約１００nmになるように成膜する。
【００２４】
次に、図７に示すように、溝・ビア１６内に、Ｃｕ２２を埋め込む（ステップＳ１６）。ここでは、Ｃｕシード膜２０をシード膜として、電解めっき法によりＣｕ２２の埋め込み成膜を行う。
【００２５】
次に、ＣＭＰ（Chemical Mechanical Polishing）を行う（ステップＳ１８）。ＣＭＰは、ポーラスＭＳＱ１２の表面が露出するまで行われ、これにより、図１に示すように、ポーラスＭＳＱ１２上部の余分なＣｕ２２、Ｃｕシード膜２０、ＴａＮ/Ｔａ膜１８が除去され、また、ポーラスＭＳＱ１２及びＣｕ２２の表面が平坦化される。
その後、必要に応じて、ポーラスＭＳＱ上部に配線の形成等を行うことにより半導体装置が形成される。
【００２６】
以上説明したように、この実施の形態においては、高抵抗層３０の除去の際に、従来のように物理的な除去や還元プラズマによる除去を行わず、還元剤であるＮＨ３を用いた還元処理を行う。これにより、溝・ビア加工したポーラスＭＳＱ１２の間口等の形状を変化させることなく、高抵抗層２０の除去を行うことができる。実際に、上記の方法により形成したＣｕデュアルダマシン配線の形状を確認したところ、形状の変化はなく、また、高抵抗層２０が除去されていることが確認された。
【００２７】
また、従来のＡｒイオンにより高抵抗層３０を除去する方法においては、Ａｒイオンにより、Ｃｕがスパッタされて、溝・ビアに付着することが考えられた。しかし、この実施の形態においては、このようなＡｒイオンによるスパッタを行わないため、溝・ビア１６内壁へのＣｕの付着をも抑えることができる。従って、後の工程におけるＣｕのポーラスＭＳＱ１２内への拡散をも抑えることができ、デバイス特性の良好な半導体装置を得ることができる。
【００２８】
また、この実施の形態においては、Ａｒイオンや還元性プラズマを用いた除去を行わないため、ポーラスＭＳＱ１２の形状変化や変質を抑えることができる。これにより、配線容量の増加や、膜の収縮率を抑えて、Ｃｕ配線を形成することができる。従って、デバイス特性の良好な半導体装置を得ることができる。
【００２９】
なお、実施の形態においては、約３５０℃のステージ上で、圧力４６６．６Ｐａ下で、約６０秒間の還元を行う場合について説明した。しかし、この発明において、これらの条件は、実施の形態において説明したものに限るものではない。この実施の形態において用いた条件によれば、約２nm〜約４nm程度の高抵抗層を除去できるが、還元の際の条件は、用いる低誘電率絶縁膜の強度や除去する高抵抗層の膜厚等を考慮して、適宜決定し得るものである。但し、好適には、２５０℃〜４５０℃程度のステージ温度にすることが好ましい。また、処理時間は、これらの温度や圧力等を考慮して決定すればよいが、例えば、２５０℃の場合は、約１２００秒程度、４００℃の場合には、３０秒程度、４５０℃の場合には、１０秒程度の処理時間を持てば、充分に高抵抗層を除去することができ、好適である。また、必ずしもこれに限られるものではなく、他の条件を加味して決定し得るものであるが、圧力は、約１Ｐａ〜３０００Ｐａ程度に保つことが好ましい。
【００３０】
また、実施の形態においては、還元ガスとして、ＮＨ３を用いる場合について説明した。しかし、この発明において、還元ガスは、これに限るものではなく、下層配線上に形成された金属酸化物に対して、還元性を有するガスであれば、他のガスであってもよい。このようなガスとしては、例えば、Ｈ２ガス、または、ヒドラジンガスを含むガス、あるいは、ＮＨ３ガス、Ｈ２ガス、ヒドラジンガスのうち少なくとも１のガスと不活性ガスとの混合ガス等がある。また、必ずしもこれに限るものではないが、不活性ガスとしては、例えば、ヘリウム、窒素、ネオン、アルゴン、クリプトン、キセノン等が考えられる。
【００３１】
また、実施の形態においては、ポーラスＭＳＱ１２にＣｕ配線１４を形成する場合について説明した。しかし、この発明において用いる絶縁膜は、ポーラスＭＳＱ１２に限るものではなく、他の絶縁膜であってもよい。但し、この発明は、低誘電率膜、多孔質絶縁膜等、機械的強度の比較的弱い絶縁膜には、特に有効である。
【００３２】
また、実施の形態においては、バリアメタル膜として、ＴａＮ/Ｔａ膜１８をＰＶＤ法により成膜する場合について説明した。しかし、この発明において、バリアメタル膜は、ＴａＮ/Ｔａ膜に限るものではなく、例えば、ＴｉＳｉＮ膜、ＷＮ膜、ＷＣＮ膜など、他の膜であってもよい。また、成膜方法もＰＶＤ法に限るものではなく、例えば、ＣＶＤ法や、ＡＬＤ法など、他の成膜方法で形成したものであってもよい。
【００３３】
また、実施の形態においては、Ｃｕ配線１４をデュアルダマシン法により形成する場合について説明した。しかし、この発明においては、これに限るものではなく、下層配線に接続するビアプラグ等の配線を形成する前に、下層配線の酸化物等を除去する必要があるような場合に、広く適用することができる。
【００３４】
また、実施の形態においては、下層配線が銅配線であり、酸化銅を除去する場合について説明した。しかし、この発明において、下層配線は、これに限るものではなく、例えば、Ａｌ等、他の金属を用いた配線であってもよく、その金属の酸化物の除去に適用することができる。
【００３５】
なお、例えば、この実施の形態において、絶縁膜４、ポーラスＭＳＱ１２は、それぞれ、この発明の「第１の絶縁膜」、「第２の絶縁膜」に該当する。また、例えば、下層配線６は、この発明における「金属配線」に該当し、例えば、溝・ビア１６は、この発明の「開口」に該当する。また、例えば、ＮＨ３ガスは、この発明の「還元ガス」に該当し、高抵抗層３０は、この発明の「酸化膜」に該当する。また、Ｃｕ２２は、この発明の「導電部材」に該当する。
【００３６】
また、例えば、この実施の形態において、ステップＳ４、Ｓ６、Ｓ８を実行することにより、それぞれ、この発明の第２の絶縁膜形成工程、開口形成工程、除去工程が実行され、ステップＳ１６を実行することにより、埋込工程が実行される。
【図面の簡単な説明】
【００３７】
【図１】この発明の実施の形態における半導体装置を説明するための断面模式図である。
【図２】この発明の実施の形態における半導体装置の製造方法を説明するためのフロー図である。
【図３】この発明の実施の形態における半導体装置の製造過程における状態を説明するための断面模式図である。
【図４】この発明の実施の形態における半導体装置の製造過程における状態を説明するための断面模式図である。
【図５】この発明の実施の形態における半導体装置の製造過程における状態を説明するための断面模式図である。
【図６】この発明の実施の形態における半導体装置の製造過程における状態を説明するための断面模式図である。
【図７】この発明の実施の形態における半導体装置の製造過程における状態を説明するための断面模式図である。
【符号の説明】
【００３８】
２  基板
４  絶縁膜
６  下層配線
８  バリアメタル膜
１０  Ｃｕ
１２  ポーラスＭＳＱ
１４  Ｃｕ配線
１６  溝・ビア
１８  ＴａＮ/Ｔａ膜
２０  Ｃｕシード膜
２２  Ｃｕ
【図１】
2005191471.tif 000003
【図２】
2005191471.tif 000004
【図３】
2005191471.tif 000005
【図４】
2005191471.tif 000006
【図５】
2005191471.tif 000007
【図６】
2005191471.tif 000008
【図７】
2005191471.tif 000009