(57)【要約】      （修正有）【課題】消費電力を低減できる液晶駆動電源回路を提供する。【解決手段】Ｎ個（Ｎは２以上の整数）の異なる電圧を発生する電圧発生部４１と、バッファ部Ｍｎ／２と、制御回路４３とを具備し、所定期間（１Ｈ）において、制御回路４３が制御信号をＮ回出力し、バッファ部では、入力スイッチ部ＳＷａが第ｉ制御信号（ｉは、１≦ｉ≦Ｎを満たす整数）に応じてＮ個の電圧のうちの第ｉ電圧に切り替え、バッファアンプＡＭｎ／２が入力スイッチ部により切り替えられた第ｉ電圧をバッファリングし、出力スイッチ部ＳＷｂが第ｉ制御信号に応じて、第１電圧から、バッファアンプＡＭｎ／２によりバッファリングされた第ｉ電圧までのＮ個の出力電圧を出力する。出力されたＮ個の出力電圧は表示データの表示制御に用いられる。【選択図】図４
2005215052.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ個（Ｎは２以上の整数）の異なる電圧を発生する電圧発生部と、
前記電圧発生部に接続されたバッファ部と、
前記バッファ部に接続され、所定期間において、制御信号をＮ回出力する制御回路とを具備し、
前記バッファ部は、
前記所定期間において、第ｉ制御信号（ｉは、１≦ｉ≦Ｎを満たす整数）に応じて、前記Ｎ個の電圧のうちの第ｉ電圧に切り替える入力スイッチ部と、
前記入力スイッチ部により切り替えられた前記第ｉ電圧をバッファリングするバッファアンプと、
前記所定期間において、前記第ｉ制御信号に応じて、第１電圧から、前記バッファアンプによりバッファリングされた前記第ｉ電圧までのＮ個の出力電圧を出力する出力スイッチ部とを具備し、
前記Ｎ個の出力電圧のうちの｛Ｎ−（ｉ−１）｝個の出力電圧は、前記第ｉ電圧を表し、
前記Ｎ個の出力電圧は、表示データの表示制御に用いられる
液晶駆動電源回路。
【請求項２】
請求項１に記載の液晶駆動電源回路において、
前記Ｎ個の電圧は、前記第１電圧と、第２電圧とを含み、
前記出力スイッチ部は、前記第１電圧が印加される第１端子と、第１出力端子に接続された第２端子と、第２出力端子に接続された第３端子と、出力スイッチ部本体とを有し、
前記出力スイッチ部の第３端子には、前記バッファアンプによりバッファリングされた前記第ｉ電圧が印加され、
前記Ｎ個の出力電圧は、前記第１出力端子と前記第２出力端子とに印加される電圧を表し、
前記出力スイッチ部本体は、前記所定期間において、
第１制御信号に応じて、前記出力スイッチ部の第２端子と第３端子を接続し、
第２制御信号に応じて、前記出力スイッチ部の第１端子と第２端子を接続する
液晶駆動電源回路。
【請求項３】
請求項２に記載の液晶駆動電源回路において、
前記入力スイッチ部は、前記第１電圧が印加される第１端子と、前記第２電圧が印加される第２端子と、前記バッファアンプの入力に接続された第３端子と、入力スイッチ部本体とを有し、
前記入力スイッチ部本体は、前記所定期間において、
前記第１制御信号に応じて、前記入力スイッチ部の第１端子と第３端子を接続し、
前記第２制御信号に応じて、前記入力スイッチ部の第２端子と第３端子を接続する
液晶駆動電源回路。
【請求項４】
請求項１に記載の液晶駆動電源回路において、
前記Ｎ個の電圧は、前記第１電圧と、第２電圧と、第３電圧とを含み、
前記出力スイッチ部は、第１出力スイッチと、第２出力スイッチと、出力スイッチ部本体とを有し、
前記第１出力スイッチは、前記第１電圧が印加される第１端子と、第１出力端子に接続された第２端子と、第３端子とを有し、
前記第２出力スイッチは、前記第２電圧が印加される第１端子と、第２出力端子に接続された第２端子と、第３出力端子に接続された第３端子とを有し、
前記第１出力スイッチの第３端子と前記第２出力スイッチの第３端子には、前記バッファアンプによりバッファリングされた前記第ｉ電圧が印加され、
前記Ｎ個の出力電圧は、前記第１出力端子から前記第３出力端子に印加される電圧を表し、
前記出力スイッチ部本体は、前記所定期間において、
第１制御信号に応じて、前記第１出力スイッチの第２端子と第３端子を接続し、前記第２出力スイッチの第２端子と第３端子を接続し、
第２制御信号に応じて、前記第１出力スイッチの第１端子と第２端子を接続し、前記第２出力スイッチの第２端子と第３端子を接続し、
第３制御信号に応じて、前記第１出力スイッチの第１端子と第２端子を接続し、前記第２出力スイッチの第１端子と第２端子を接続する
液晶駆動電源回路。
【請求項５】
請求項４に記載の液晶駆動電源回路において、
前記入力スイッチ部は、前記第１電圧が印加される第１端子と、前記第２電圧が印加される第２端子と、前記第３電圧が印加される第３端子と、前記バッファアンプの入力に接続された第４端子と、入力スイッチ部本体とを有し、
前記入力スイッチ部本体は、前記所定期間において、
前記第１制御信号に応じて、前記入力スイッチ部の第１端子と第４端子を接続し、
前記第２制御信号に応じて、前記入力スイッチ部の第２端子と第４端子を接続し、
前記第３制御信号に応じて、前記入力スイッチ部の第３端子と第４端子を接続する
液晶駆動電源回路。
【請求項６】
請求項１に記載の液晶駆動電源回路において、
前記出力スイッチ部は、端子接続出力スイッチ部と、バッファ接続出力スイッチ部とを具備し、
前記端子接続出力スイッチ部は、第１端子と第２端子とを有するＮ個の端子接続出力スイッチと、端子接続出力スイッチ本体とを備え、第１端子接続出力スイッチから第Ｎ端子接続出力スイッチの第１端子には、それぞれ前記第１電圧から第Ｎ電圧が印加され、前記第１端子接続出力スイッチから前記第Ｎ端子接続出力スイッチの第２端子には、それぞれ第１出力端子から第Ｎ出力端子が接続され、
前記バッファ接続出力スイッチ部は、第１端子と第２端子とを有するＮ個のバッファ接続出力スイッチと、バッファ接続出力スイッチ本体とを備え、第１バッファ接続出力スイッチから第Ｎバッファ接続出力スイッチの第１端子には、前記バッファアンプによりバッファリングされた前記第ｉ電圧が印加され、前記第１バッファ接続出力スイッチから前記第Ｎバッファ接続出力スイッチの第２端子には、それぞれ前記第１出力端子から前記第Ｎ出力端子が接続され、
前記Ｎ個の出力電圧は、前記第１出力端子から前記第Ｎ出力端子に印加される電圧を表し、
前記端子接続出力スイッチ本体は、前記所定期間において、第ｉ制御信号に応じて、第ｉ端子接続出力スイッチから前記第Ｎ端子接続出力スイッチの第１端子と第２端子を非接続し、
前記バッファ接続出力スイッチ本体は、前記所定期間において、前記第ｉ制御信号に応じて、第ｉバッファ接続出力スイッチから前記第Ｎバッファ接続出力スイッチの第１端子と第２端子を接続する
液晶駆動電源回路。
【請求項７】
請求項６に記載の液晶駆動電源回路において、
前記入力スイッチ部は、第１端子と第２端子とを有するＮ個の入力スイッチと、入力スイッチ部本体とを備え、第１入力スイッチから第Ｎ入力スイッチの第１端子には、それぞれ前記第１電圧から前記第Ｎ電圧が印加され、前記第１入力スイッチから前記第Ｎ入力スイッチの第２端子には、前記バッファアンプの入力が接続され、
前記入力スイッチ部本体は、前記所定期間において、前記第ｉ制御信号に応じて、第ｉ入力スイッチの第１端子と第２端子を接続する
液晶駆動電源回路。
【請求項８】
液晶駆動電源回路と、
前記液晶駆動電源回路に接続され、表示データを入力するドライバー回路とを具備し、
前記液晶駆動電源回路は、
Ｎ個（Ｎは２以上の整数）の異なる電圧を発生する電圧発生部と、
前記電圧発生部に接続されたバッファ部と、
前記バッファ部に接続され、所定期間において、制御信号をＮ回出力する制御回路とを具備し、
前記バッファ部は、
前記所定期間において、第ｉ制御信号（ｉは、１≦ｉ≦Ｎを満たす整数）に応じて、前記Ｎ個の電圧のうちの第ｉ電圧に切り替える入力スイッチ部と、
前記入力スイッチ部により切り替えられた前記第ｉ電圧をバッファリングするバッファアンプと、
前記所定期間において、前記第ｉ制御信号に応じて、第１電圧から、前記バッファアンプによりバッファリングされた前記第ｉ電圧までのＮ個の出力電圧を出力する出力スイッチ部とを具備し、
前記Ｎ個の出力電圧のうちの｛Ｎ−（ｉ−１）｝個の出力電圧は、前記第ｉ電圧を表し、
前記ドライバー回路は、前記Ｎ個の出力電圧を用いて、前記表示データの表示制御を行う
液晶駆動装置。
【請求項９】
請求項８に記載の液晶駆動装置において、
前記Ｎ個の電圧は、前記第１電圧と、第２電圧とを含み、
前記出力スイッチ部は、前記第１電圧が印加される第１端子と、第１出力端子に接続された第２端子と、第２出力端子に接続された第３端子と、出力スイッチ部本体とを有し、
前記出力スイッチ部の第３端子には、前記バッファアンプによりバッファリングされた前記第ｉ電圧が印加され、
前記Ｎ個の出力電圧は、前記第１出力端子と前記第２出力端子とに印加される電圧を表し、
前記出力スイッチ部本体は、前記所定期間において、
第１制御信号に応じて、前記出力スイッチ部の第２端子と第３端子を接続し、
第２制御信号に応じて、前記出力スイッチ部の第１端子と第２端子を接続する
液晶駆動装置。
【請求項１０】
請求項９に記載の液晶駆動装置において、
前記入力スイッチ部は、前記第１電圧が印加される第１端子と、前記第２電圧が印加される第２端子と、前記バッファアンプの入力に接続された第３端子と、入力スイッチ部本体とを有し、
前記入力スイッチ部本体は、前記所定期間において、
前記第１制御信号に応じて、前記入力スイッチ部の第１端子と第３端子を接続し、
前記第２制御信号に応じて、前記入力スイッチ部の第２端子と第３端子を接続する
液晶駆動装置。
【請求項１１】
請求項８に記載の液晶駆動装置において、
前記Ｎ個の電圧は、前記第１電圧と、第２電圧と、第３電圧とを含み、
前記出力スイッチ部は、第１出力スイッチと、第２出力スイッチと、出力スイッチ部本体とを有し、
前記第１出力スイッチは、前記第１電圧が印加される第１端子と、第１出力端子に接続された第２端子と、第３端子とを有し、
前記第２出力スイッチは、前記第２電圧が印加される第１端子と、第２出力端子に接続された第２端子と、第３出力端子に接続された第３端子とを有し、
前記第１出力スイッチの第３端子と前記第２出力スイッチの第３端子には、前記バッファアンプによりバッファリングされた前記第ｉ電圧が印加され、
前記Ｎ個の出力電圧は、前記第１出力端子から前記第３出力端子に印加される電圧を表し、
前記出力スイッチ部本体は、前記所定期間において、
第１制御信号に応じて、前記第１出力スイッチの第２端子と第３端子を接続し、前記第２出力スイッチの第２端子と第３端子を接続し、
第２制御信号に応じて、前記第１出力スイッチの第１端子と第２端子を接続し、前記第２出力スイッチの第２端子と第３端子を接続し、
第３制御信号に応じて、前記第１出力スイッチの第１端子と第２端子を接続し、前記第２出力スイッチの第１端子と第２端子を接続する
液晶駆動装置。
【請求項１２】
請求項１１に記載の液晶駆動装置において、
前記入力スイッチ部は、前記第１電圧が印加される第１端子と、前記第２電圧が印加される第２端子と、前記第３電圧が印加される第３端子と、前記バッファアンプの入力に接続された第４端子と、入力スイッチ部本体とを有し、
前記入力スイッチ部本体は、前記所定期間において、
前記第１制御信号に応じて、前記入力スイッチ部の第１端子と第４端子を接続し、
前記第２制御信号に応じて、前記入力スイッチ部の第２端子と第４端子を接続し、
前記第３制御信号に応じて、前記入力スイッチ部の第３端子と第４端子を接続する
液晶駆動装置。
【請求項１３】
請求項８に記載の液晶駆動装置において、
前記出力スイッチ部は、端子接続出力スイッチ部と、バッファ接続出力スイッチ部とを具備し、
前記端子接続出力スイッチ部は、第１端子と第２端子とを有するＮ個の端子接続出力スイッチと、端子接続出力スイッチ本体とを備え、第１端子接続出力スイッチから第Ｎ端子接続出力スイッチの第１端子には、それぞれ前記第１電圧から第Ｎ電圧が印加され、前記第１端子接続出力スイッチから前記第Ｎ端子接続出力スイッチの第２端子には、それぞれ第１出力端子から第Ｎ出力端子が接続され、
前記バッファ接続出力スイッチ部は、第１端子と第２端子とを有するＮ個のバッファ接続出力スイッチと、バッファ接続出力スイッチ本体とを備え、第１バッファ接続出力スイッチから第Ｎバッファ接続出力スイッチの第１端子には、前記バッファアンプによりバッファリングされた前記第ｉ電圧が印加され、前記第１バッファ接続出力スイッチから前記第Ｎバッファ接続出力スイッチの第２端子には、それぞれ前記第１出力端子から前記第Ｎ出力端子が接続され、
前記Ｎ個の出力電圧は、前記第１出力端子から前記第Ｎ出力端子に印加される電圧を表し、
前記端子接続出力スイッチ本体は、前記所定期間において、第ｉ制御信号に応じて、第ｉ端子接続出力スイッチから前記第Ｎ端子接続出力スイッチの第１端子と第２端子を非接続し、
前記バッファ接続出力スイッチ本体は、前記所定期間において、前記第ｉ制御信号に応じて、第ｉバッファ接続出力スイッチから前記第Ｎバッファ接続出力スイッチの第１端子と第２端子を接続する
液晶駆動装置。
【請求項１４】
請求項１３に記載の液晶駆動装置において、
前記入力スイッチ部は、第１端子と第２端子とを有するＮ個の入力スイッチと、入力スイッチ部本体とを備え、第１入力スイッチから第Ｎ入力スイッチの第１端子には、それぞれ前記第１電圧から前記第Ｎ電圧が印加され、前記第１入力スイッチから前記第Ｎ入力スイッチの第２端子には、前記バッファアンプの入力が接続され、
前記入力スイッチ部本体は、前記所定期間において、前記第ｉ制御信号に応じて、第ｉ入力スイッチの第１端子と第２端子を接続する
液晶駆動装置。
【請求項１５】
液晶駆動電源回路と、
前記液晶駆動電源回路に接続され、表示データを入力するドライバー回路と、
前記ドライバー回路に接続された表示部である液晶パネルとを具備し、
前記液晶駆動電源回路は、
Ｎ個（Ｎは２以上の整数）の異なる電圧を発生する電圧発生部と、
前記電圧発生部に接続されたバッファ部と、
前記バッファ部に接続され、所定期間において、制御信号をＮ回出力する制御回路とを具備し、
前記バッファ部は、
前記所定期間において、第ｉ制御信号（ｉは、１≦ｉ≦Ｎを満たす整数）に応じて、前記Ｎ個の電圧のうちの第ｉ電圧に切り替える入力スイッチ部と、
前記入力スイッチ部により切り替えられた前記第ｉ電圧をバッファリングするバッファアンプと、
前記所定期間において、前記第ｉ制御信号に応じて、第１電圧から、前記バッファアンプによりバッファリングされた前記第ｉ電圧までのＮ個の出力電圧を出力する出力スイッチ部とを具備し、
前記Ｎ個の出力電圧のうちの｛Ｎ−（ｉ−１）｝個の出力電圧は、前記第ｉ電圧を表し、
前記ドライバー回路は、前記Ｎ個の出力電圧を用いて、前記液晶パネルに対して前記表示データの表示制御を行う
液晶表示装置。
【請求項１６】
請求項１５に記載の液晶表示装置において、
前記Ｎ個の電圧は、前記第１電圧と、第２電圧とを含み、
前記出力スイッチ部は、前記第１電圧が印加される第１端子と、第１出力端子に接続された第２端子と、第２出力端子に接続された第３端子と、出力スイッチ部本体とを有し、
前記出力スイッチ部の第３端子には、前記バッファアンプによりバッファリングされた前記第ｉ電圧が印加され、
前記Ｎ個の出力電圧は、前記第１出力端子と前記第２出力端子とに印加される電圧を表し、
前記出力スイッチ部本体は、前記所定期間において、
第１制御信号に応じて、前記出力スイッチ部の第２端子と第３端子を接続し、
第２制御信号に応じて、前記出力スイッチ部の第１端子と第２端子を接続する
液晶表示装置。
【請求項１７】
請求項１６に記載の液晶表示装置において、
前記入力スイッチ部は、前記第１電圧が印加される第１端子と、前記第２電圧が印加される第２端子と、前記バッファアンプの入力に接続された第３端子と、入力スイッチ部本体とを有し、
前記入力スイッチ部本体は、前記所定期間において、
前記第１制御信号に応じて、前記入力スイッチ部の第１端子と第３端子を接続し、
前記第２制御信号に応じて、前記入力スイッチ部の第２端子と第３端子を接続する
液晶表示装置。
【請求項１８】
請求項１５に記載の液晶表示装置において、
前記Ｎ個の電圧は、前記第１電圧と、第２電圧と、第３電圧とを含み、
前記出力スイッチ部は、第１出力スイッチと、第２出力スイッチと、出力スイッチ部本体とを有し、
前記第１出力スイッチは、前記第１電圧が印加される第１端子と、第１出力端子に接続された第２端子と、第３端子とを有し、
前記第２出力スイッチは、前記第２電圧が印加される第１端子と、第２出力端子に接続された第２端子と、第３出力端子に接続された第３端子とを有し、
前記第１出力スイッチの第３端子と前記第２出力スイッチの第３端子には、前記バッファアンプによりバッファリングされた前記第ｉ電圧が印加され、
前記Ｎ個の出力電圧は、前記第１出力端子から前記第３出力端子に印加される電圧を表し、
前記出力スイッチ部本体は、前記所定期間において、
第１制御信号に応じて、前記第１出力スイッチの第２端子と第３端子を接続し、前記第２出力スイッチの第２端子と第３端子を接続し、
第２制御信号に応じて、前記第１出力スイッチの第１端子と第２端子を接続し、前記第２出力スイッチの第２端子と第３端子を接続し、
第３制御信号に応じて、前記第１出力スイッチの第１端子と第２端子を接続し、前記第２出力スイッチの第１端子と第２端子を接続する
液晶表示装置。
【請求項１９】
請求項１８に記載の液晶表示装置において、
前記入力スイッチ部は、前記第１電圧が印加される第１端子と、前記第２電圧が印加される第２端子と、前記第３電圧が印加される第３端子と、前記バッファアンプの入力に接続された第４端子と、入力スイッチ部本体とを有し、
前記入力スイッチ部本体は、前記所定期間において、
前記第１制御信号に応じて、前記入力スイッチ部の第１端子と第４端子を接続し、
前記第２制御信号に応じて、前記入力スイッチ部の第２端子と第４端子を接続し、
前記第３制御信号に応じて、前記入力スイッチ部の第３端子と第４端子を接続する
液晶表示装置。
【請求項２０】
請求項１５に記載の液晶表示装置において、
前記出力スイッチ部は、端子接続出力スイッチ部と、バッファ接続出力スイッチ部とを具備し、
前記端子接続出力スイッチ部は、第１端子と第２端子とを有するＮ個の端子接続出力スイッチと、端子接続出力スイッチ本体とを備え、第１端子接続出力スイッチから第Ｎ端子接続出力スイッチの第１端子には、それぞれ前記第１電圧から第Ｎ電圧が印加され、前記第１端子接続出力スイッチから前記第Ｎ端子接続出力スイッチの第２端子には、それぞれ第１出力端子から第Ｎ出力端子が接続され、
前記バッファ接続出力スイッチ部は、第１端子と第２端子とを有するＮ個のバッファ接続出力スイッチと、バッファ接続出力スイッチ本体とを備え、第１バッファ接続出力スイッチから第Ｎバッファ接続出力スイッチの第１端子には、前記バッファアンプによりバッファリングされた前記第ｉ電圧が印加され、前記第１バッファ接続出力スイッチから前記第Ｎバッファ接続出力スイッチの第２端子には、それぞれ前記第１出力端子から前記第Ｎ出力端子が接続され、
前記Ｎ個の出力電圧は、前記第１出力端子から前記第Ｎ出力端子に印加される電圧を表し、
前記端子接続出力スイッチ本体は、前記所定期間において、第ｉ制御信号に応じて、第ｉ端子接続出力スイッチから前記第Ｎ端子接続出力スイッチの第１端子と第２端子を非接続し、
前記バッファ接続出力スイッチ本体は、前記所定期間において、前記第ｉ制御信号に応じて、第ｉバッファ接続出力スイッチから前記第Ｎバッファ接続出力スイッチの第１端子と第２端子を接続する
液晶表示装置。
【請求項２１】
請求項２０に記載の液晶表示装置において、
前記入力スイッチ部は、第１端子と第２端子とを有するＮ個の入力スイッチと、入力スイッチ部本体とを備え、第１入力スイッチから第Ｎ入力スイッチの第１端子には、それぞれ前記第１電圧から前記第Ｎ電圧が印加され、前記第１入力スイッチから前記第Ｎ入力スイッチの第２端子には、前記バッファアンプの入力が接続され、
前記入力スイッチ部本体は、前記所定期間において、前記第ｉ制御信号に応じて、第ｉ入力スイッチの第１端子と第２端子を接続する
液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶駆動電源回路、液晶駆動装置、液晶表示装置に関し、特に、液晶パネルで例示される容量性負荷を駆動するために用いられる液晶駆動電源回路、液晶駆動装置、液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、近年、携帯電話機で例示されるモバイル電子機器に使用されている。液晶表示装置がモバイル電子機器に使用される場合、消費電力がより小さい液晶表示装置が求められる。且つ、液晶表示装置の回路規模（チップサイズ）が小さいことが求められる。チップサイズを小さくする方法としては、チップのサイズそのものを小さくすること、チップに搭載される部品の数を少なくすることが挙げられる。
【０００３】
液晶表示装置は、液晶駆動装置と、表示部である液晶パネルとを具備する。液晶駆動装置は、チップにより構成された液晶駆動電源回路、ドライバー回路とを含む。液晶駆動電源回路は、複数の異なる電圧を生成する。ドライバー回路は、液晶駆動電源回路により生成された複数の電圧のうち、表示データ（デジタル階調データ）に応じた電圧を表示部（液晶パネル）に出力する。このような液晶表示装置に関する文献が公開されている（例えば、特許文献１、特許文献２参照）。特許文献１について紹介する。
【０００４】
図１は、第１従来例の液晶表示装置の液晶駆動装置として、特許文献１の図１１に記載された信号線駆動回路（特許文献１に記載された従来の技術）の構成を示す。第１従来例の液晶表示装置の液晶駆動装置（信号線駆動回路）は、特許文献１の段落［０００４］、［０００５］に記載されている。
第１従来例の液晶表示装置の液晶駆動装置（信号線駆動回路）は、シフトレジスタ１と、ｍ個（ｍは１以上の整数）のデータラッチ回路２と、ロードラッチ回路３と、レベルシフタ４と、デジタル／アナログ（Ｄ／Ａ）コンバータ５と、増幅度が１であるバッファアンプ６と、ブリーダ７とを具備する。ブリーダ７は、液晶駆動装置（信号線駆動回路）の液晶駆動電源回路を構成する。シフトレジスタ１とｍ個のデータラッチ回路２とロードラッチ回路３とレベルシフタ４とＤ／Ａコンバータ５とバッファアンプ６とは、液晶駆動装置（信号線駆動回路）のドライバー回路を構成する。バッファアンプ６は、ｍ個のバッファアンプを含む。ｍ個のバッファアンプの出力は、それぞれｍ個の出力端子に接続され、ｍ個の出力端子は、それぞれｍ本の信号線に接続されている。ｍ本の信号線は、表示部（液晶パネル）に接続されている。
シフトレジスタ１は、外部から供給されたシフトパルスを転送クロックに同期させて順にシフトさせる。第ｖ（ｖは、１≦ｖ≦ｍを満たす整数）データラッチ回路２は、外部からの表示データである第ｖデジタル階調データ（ｋビット；ｋは１以上の整数）をラッチして、シフトレジスタ１の第ｖ出力端子から出力されたシフトパルスに同期して第ｖデジタル階調データをロードラッチ回路３に出力する。ロードラッチ回路３は、ｍ個のデータラッチ回路２の出力を同タイミングでラッチする。レベルシフタ４は、ロードラッチ回路３の出力のレベル変換を行う。ブリーダ７は、外部電圧と接地電圧とを、直列接続された複数の抵抗素子により分圧することにより、ｎ個の異なる電圧を生成する。ここで、ｎは、階調数（２以上の整数）を表し、２ｋを満たす整数である。Ｄ／Ａコンバータ５は、ブリーダ７により生成されたｎ個の電圧のうち、レベルシフタ４の出力（第ｖデジタル階調データ）に応じた電圧Ｖｗ（Ｖｗは図示せず、ｗは、１≦ｗ≦ｎを満たす整数）を出力する。バッファアンプ６は、Ｄ／Ａコンバータ５の出力をバッファリングする。即ち、第ｖバッファアンプは、電圧Ｖｗをバッファリングする。第ｖバッファアンプにバッファリングされた電圧Ｖｗは、第ｖ出力端子を介して第ｖ信号線に出力される。
【０００５】
液晶パネル３０の画面のサイズを大きくしたり、高画素にするために、第１従来例の液晶表示装置の液晶駆動装置（信号線駆動回路）の出力数（上記ｍ）を増やす場合、出力数（上記ｍ）に対応してバッファアンプの数（上記ｍ）も増える。このため、バッファアンプの数は出力数（上記ｍ）に対応して増える分、消費電力が大きくなり、回路規模（チップサイズ）が大きくなる。そこで、特許文献１には、バッファアンプの数を増やすことなく、出力数（上記ｍ）を増やすことができる液晶駆動回路（第２従来例の液晶表示装置の液晶駆動装置）が記載されている。
【０００６】
図２、図３は、第２従来例の液晶表示装置の液晶駆動装置として、特許文献１の図１に記載された液晶駆動回路（特許文献１に記載された発明の実施の形態）の構成を示す。第２従来例の液晶表示装置の液晶駆動装置（液晶駆動回路）は、特許文献１の段落［００２２］〜［００５０］に記載されている。
図２に示されるように、第２従来例の液晶表示装置の液晶駆動装置（液晶駆動回路）は、シフトレジスタ１と、ｍ個（ｍは１以上の整数）のデータラッチ回路（第１ラッチ回路）２と、ロードラッチ回路（第２ラッチ回路）３と、レベルシフタ４と、デコーダ２１と、出力選択回路２２と、バッファアンプ６と、ブリーダ７とを具備する。第２従来例の液晶表示装置の液晶駆動装置（液晶駆動回路）は、更に、階調データ使用判定回路２３、階調モード回路２４、アンプイネーブル回路２５を具備するが、説明を省略する。
【０００７】
図３に示されるように、バッファアンプ６とブリーダ７とは、第２従来例の液晶表示装置の液晶駆動装置（液晶駆動回路）の液晶駆動電源回路１０を構成する。ｍ個のラッチ回路３１〜３ｍ（シフトレジスタ１、ｍ個のデータラッチ回路２、ロードラッチ回路３、レベルシフタ４）と、デコーダ２１１〜２１ｍ（デコーダ２１）と、出力選択回路２２１〜２２ｍ（出力選択回路２２）とは、第２従来例の液晶表示装置の液晶駆動装置（液晶駆動回路）のドライバー回路２０を構成する。出力選択回路２２１〜２２ｍとしては、マルチプレクサ（ＭＵＸ）、Ｄ／Ａコンバータ（ＤＡＣ）が例示される。
【０００８】
液晶駆動電源回路１０について説明する。
【０００９】
電圧発生部であるブリーダ７は、ｎ個の異なる電圧を発生するために直列接続された複数の抵抗素子Ｒ０〜Ｒｎを含む。ここで、ｎは、階調数（２以上の整数）を表し、２ｋを満たす整数である。ｋは１以上の整数である。抵抗素子Ｒｗ（ｗは、１≦ｗ≦ｎを満たす整数）と抵抗素子Ｒｗ−１との間には、端子ＴＰｗが設けられている。端子ＴＰｗには、電圧Ｖｗが印加される。抵抗素子Ｒｎの両端子のうち、端子ＴＰｎが設けられた端子以外の端子には、第１電源ＶＨが接続されている。抵抗素子Ｒ０の両端子のうち、端子ＴＰ１が設けられた端子以外の端子には、第２電源ＶＬが接続されている。第１電源ＶＨは第２電源ＶＬよりも電圧が高い。端子ＴＰ０〜ＴＰｎには、異なる電圧が印加される。
【００１０】
バッファアンプ６は、増幅度が１であるｎ個のバッファアンプＡＭ１〜ＡＭｎを含む。バッファアンプＡＭｗの入力には、端子ＴＰｗが接続されている。バッファアンプＡＭｗは、端子ＴＰｗに印加された電圧Ｖｗをバッファリングする。バッファアンプＡＭｗの出力には、出力端子ＬＶｗが接続されている。出力端子ＬＶｗには、バッファアンプＡＭｗによりバッファリングされた電圧Ｖｗ（レベル）が印加される。ｎ個の出力端子ＬＶ１〜ＬＶｎは、それぞれｎ本の信号線に接続されている。出力端子ＬＶ１〜ＬＶｎに印加されたｎ個の電圧は、表示データの表示制御に用いられる。
【００１１】
ドライバー回路２０について説明する。
【００１２】
ラッチ回路３１〜３ｍは、それぞれデコーダ２１１〜２１ｍに接続されている。デコーダ２１１〜２１ｍは、それぞれ出力選択回路２２１〜２２ｍに接続されている。出力選択回路２２１〜２２ｍは、ｎ本の信号線を介してｎ個の出力端子ＬＶ１〜ＬＶｎに接続されている。出力選択回路２２１〜２２ｍは、それぞれｍ個の出力端子ＯＵＴ１〜ＯＵＴｍに接続され、出力端子ＯＵＴ１〜ＯＵＴｍは、それぞれｍ本の信号線に接続されている。ｍ本の信号線は、表示部である液晶パネル３０に接続されている。
ラッチ回路３ｖ（ｖは、１≦ｖ≦ｍを満たす整数）は、外部からの表示データである第ｖデジタル階調データ（ｋビット）を入力する。第ｖデジタル階調データ（表示データ）は、Ｄｖ０〜Ｄｖｋ−１で表される。ラッチ回路３ｖは、外部からの第ｖデジタル階調データ（表示データ）Ｄｖ０〜Ｄｖｋ−１をラッチして、外部からのクロックＣＬＫ（転送クロック）に同期して表示データＤｖ０〜Ｄｖｋ−１をデコーダ２１ｖに出力する。デコーダ２１ｖは、表示データＤｖ０〜Ｄｖｋ−１をデコードする。
出力選択回路２２ｖは、出力端子ＬＶ１〜ＬＶｎに印加されたｎ個の出力電圧を用いて、液晶パネル３０に対して表示データＤｖ０〜Ｄｖｋ−１の表示制御（階調表示）を行う。この出力選択回路２２ｖは、出力端子ＬＶ１〜ＬＶｎに印加されたｎ個の電圧のうち、デコーダ２１ｖからの表示データＤｖ０〜Ｄｖｋ−１に応じた電圧Ｖｗを選択する。例えば、ｋが６であり、表示データＤｖ０、Ｄｖ１、Ｄｖ２、Ｄｖ３、Ｄｖ４、Ｄｖ５が１、１、１、１、１、１である場合、出力選択回路２２ｖは、出力端子ＬＶ１〜ＬＶｎに印加されたｎ個の電圧のうちの電圧Ｖｎを選択する。表示データＤｖ０、Ｄｖ１、Ｄｖ２、Ｄｖ３、Ｄｖ４、Ｄｖ５が０、０、０、０、０、０である場合、出力選択回路２２ｖは、出力端子ＬＶ１〜ＬＶｎに印加されたｎ個の電圧のうちの電圧Ｖ１を選択する。出力選択回路２２ｖは、選択した電圧Ｖｗを液晶パネル３０に出力端子ＯＵＴｖを介して出力する。
【００１３】
このように、第２従来例の液晶表示装置では、液晶パネル３０の画面のサイズを大きくしたり、高画素にする場合、出力数（上記ｍ）が増えても、バッファアンプの数は増えない。即ち、バッファアンプの数はｎ（階調数）で済む。
【００１４】
近年、画面のサイズ（画素数）の増大だけでなく、色数（階調数）も増大する場合がある。第２従来例の液晶表示装置の液晶駆動電源回路１０によれば、階調数（上記ｎ）を増やす場合、階調数（上記ｎ）に対応してバッファアンプの数（上記ｎ）も増える。例えば、液晶駆動電源回路１０により６４（＝２６）階調を実施する場合、（ブリーダ７により６４個の電圧を生成する場合）、ＲＧＢで考えると６４×６４×６４＝約２６万色が実現可能である。液晶駆動電源回路１０により６４（＝２６）階調を実施する場合、バッファアンプの数は６４個である。更に、自然色に近くするために、液晶駆動電源回路１０により、２５６（＝２８）階調を実施する場合、１０２４（＝２１０）階調を実施する場合がある。この場合、バッファアンプの数は、それぞれ２５６個、１０２４個である。このように、第２従来例の液晶表示装置では、バッファアンプの数が階調数（上記ｎ）に対応して増えるため、消費電力が大きくなり、回路規模（チップサイズ）が大きくなる。また、液晶駆動電源回路１０により１０２４（＝２１０）階調を実施する場合、第２従来例の液晶表示装置のドライバー回路２０の出力数（上記ｍ；出力端子ＯＵＴ１〜ＯＵＴｍ）が１０００以下であれば、第１従来例の液晶表示装置よりも消費電力が大きくなり、回路規模（チップサイズ）が大きくなる。
【００１５】
【特許文献１】特開２００２−１０８３０１号公報
【特許文献２】特開２０００−９８３３１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明の課題は、消費電力を低減することができる液晶駆動電源回路、液晶駆動装置、液晶表示装置を提供することにある。
【００１７】
本発明の他の課題は、回路規模を小さくすることができる液晶駆動電源回路、液晶駆動装置、液晶表示装置を提供することにある。
【００１８】
本発明の更に他の課題は、オーバーシュートが発生し難い液晶駆動電源回路、液晶駆動装置、液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１９】
以下に、［発明を実施するための最良の形態］で使用する番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２０】
本発明の液晶駆動電源回路は、液晶表示装置に適用される。本発明の液晶表示装置は、液晶駆動装置と、表示部である液晶パネル（３０）とを具備する。液晶駆動装置は、液晶駆動電源回路（４０、５０、６０）と、ドライバー回路（２０）とを含む。ドライバー回路（２０）は、液晶駆動電源回路（４０、５０、６０）に接続され、表示データを入力する。液晶パネル（３０）は、ドライバー回路（２０）に接続されている。
液晶駆動電源回路（４０、５０、６０）は、Ｎ個（Ｎは２以上の整数）の異なる電圧を発生する電圧発生部（４１、５１、６１）と、電圧発生部（４１、５１、６１）に接続されたバッファ部（Ｍｊ／２、Ｍ（ｎ−α）／３、Ｍ）と、バッファ部（Ｍｊ／２、Ｍ（ｐ−α）／３、Ｍ）に接続された制御回路（４３、５３、６３）とを具備する。ここで、バッファ部（Ｍｊ／２）の（）内に記載されたｊについては後述する。また、バッファ部（Ｍ（ｐ−α）／３）の（）内に記載されたｐ、αについては後述する。制御回路（４３、５３、６３）は、所定期間（１Ｈ）において、制御信号をＮ回出力する。
バッファ部（Ｍｊ／２、Ｍ（ｐ−α）／３、Ｍ）は、入力スイッチ部（ＳＷａ、ＳＷｃ、ＭＵＸｂ）と、バッファアンプ（ＡＭｊ／２、ＡＭ（ｐ−α）／３、ＡＭ）と、出力スイッチ部（ＳＷｂ、ＳＷｄ、ＭＵＸａ、ＭＵＸｃ）とを具備する。入力スイッチ部（ＳＷａ、ＳＷｃ、ＭＵＸｂ）は、所定期間（１Ｈ）において、第ｉ制御信号（ｉは、１≦ｉ≦Ｎを満たす整数）に応じて、Ｎ個の電圧のうちの第ｉ電圧に切り替える。バッファアンプ（ＡＭｊ／２、ＡＭ（ｐ−α）／３、ＡＭ）は、入力スイッチ部（ＳＷａ、ＳＷｃ、ＭＵＸｂ）により切り替えられた第ｉ電圧をバッファリングする。出力スイッチ部（ＳＷｂ、ＳＷｄ、ＭＵＸａ、ＭＵＸｃ）は、所定期間（１Ｈ）において、第ｉ制御信号に応じて、第１電圧から、バッファアンプ（ＡＭｊ／２、ＡＭ（ｐ−α）／３、ＡＭ）によりバッファリングされた第ｉ電圧までのＮ個の出力電圧を出力する。ここで、Ｎ個の出力電圧のうちの｛Ｎ−（ｉ−１）｝個の出力電圧は、第ｉ電圧を表す。
ドライバー回路（２０）は、Ｎ個の出力電圧を用いて、液晶パネル（３０）に対して表示データの表示制御を行う。
【００２１】
本発明の液晶表示装置の液晶駆動電源回路（４０、５０、６０）によれば、以上の構成により、バッファアンプの数が１／Ｎに低減される。従って、本発明の液晶表示装置によれば、液晶パネル（３０）の画面のサイズ（画素数）を増大したり、色数（階調数）を増大する場合でも、バッファアンプの数を前述の第２従来例よりも１／Ｎに低減しているため、バッファアンプのバイアス電流の合計値が前述の第２従来例よりも１／Ｎに低減され、消費電力を前述の第２従来例よりも１／Ｎに低減することができる。
【００２２】
本発明の液晶表示装置の液晶駆動電源回路（４０、５０、６０）によれば、入力スイッチ部（ＳＷａ、ＳＷｃ、ＭＵＸｂ）、出力スイッチ部（ＳＷｂ、ＳＷｄ、ＭＵＸａ、ＭＵＸｃ）は単純な選択回路であり、バッファアンプの数を前述の第２従来例よりも１／Ｎに低減しているため、レイアウト面積を前述の第２従来例よりも低減可能である。従って、本発明の液晶表示装置では、液晶駆動電源回路（４０、５０、６０）全体の回路規模（チップサイズ）を小さくすることができる。
【００２３】
出力スイッチ部（ＳＷｂ）から出力される電圧は、出力端子を介して、ドライバー回路（２０）に接続されたＮ本の信号線に印加される。本発明の液晶表示装置の液晶駆動電源回路（４０、５０、６０）によれば、バッファ部（Ｍｊ／２、Ｍ（ｐ−α）／３、Ｍ）は、Ｎ個の電圧を１水平期間（１Ｈ）内に出力できればよいため、制御回路（４３、５３、６３）からの制御信号により段階的に出力電圧を制御する。このため、本発明の液晶表示装置の液晶駆動電源回路（４０、５０、６０）によれば、電位差が少なく、オーバーシュートが発生し難い。その理由を説明する。まず、バッファ部（Ｍｊ／２、Ｍ（ｐ−α）／３、Ｍ）の入力スイッチ部（ＳＷａ、ＳＷｃ、ＭＵＸｂ）が第１制御信号に応じてＮ個の電圧のうちの第１電圧に切り替えたとき、Ｎ本のうちの第１信号線に印加される電圧は、徐々に第１電圧に達する。バッファ部（Ｍｊ／２、Ｍ（ｐ−α）／３、Ｍ）の入力スイッチ部（ＳＷａ、ＳＷｃ、ＭＵＸｂ）が第２制御信号に応じてＮ個の電圧のうちの第２電圧に切り替えたとき、第２電圧は第１電圧の次の電圧であるため、Ｎ本のうちの第２信号線に印加される電圧は、直ちに、第１電圧から第２電圧に達する。このように、本発明の液晶表示装置の液晶駆動電源回路（４０、５０、６０）によれば、バッファ部（Ｍｊ／２、Ｍ（ｐ−α）／３、Ｍ）は、制御回路（４３、５３、６３）からの制御信号により段階的に出力電圧を制御するため、電位差が少なく、オーバーシュートが発生し難い。
【００２４】
本発明の液晶表示装置の液晶駆動電源回路（４０）は、発明を実施するための最良の形態における第１実施形態にて説明される。バッファ部（Ｍｊ／２）の（）内に記載されたｊは、２の倍数であり、２、４、…、ｎを満たす整数である。ｎは、階調数（２以上の整数）を表し、２ｋを満たす整数である。ｋは１以上の整数である。そこで、Ｎは２であり、Ｎ個の電圧は、第１電圧（Ｖｊ−１）と、第２電圧（Ｖｊ）とを含む。
出力スイッチ部（ＳＷｂ）は、第１電圧（Ｖｊ−１）が印加される第１端子（４５１）と、第１出力端子（ＬＶｊ−１）に接続された第２端子（４５２）と、第２出力端子（ＬＶｊ）に接続された第３端子（４５３）と、出力スイッチ部本体（４５）とを有する。出力スイッチ部（ＳＷｂ）の第３端子（４５３）には、バッファアンプ（ＡＭｊ／２）によりバッファリングされた第ｉ電圧が印加される。
Ｎ個の出力電圧は、第１出力端子（ＬＶｊ−１）と第２出力端子（ＬＶｊ）とに印加される電圧を表す。
出力スイッチ部本体（４５）は、所定期間（１Ｈ）において、第１制御信号（ＣＴＲＬ１）に応じて、出力スイッチ部（ＳＷｂ）の第２端子（４５２）と第３端子（４５３）を接続する。
出力スイッチ部本体（４５）は、所定期間（１Ｈ）において、第２制御信号（ＣＴＲＬ２）に応じて、出力スイッチ部（ＳＷｂ）の第１端子（４５１）と第２端子（４５２）を接続する。
【００２５】
本発明の液晶表示装置の液晶駆動電源回路（４０）において、入力スイッチ部（ＳＷａ）は、第１電圧（Ｖｊ−１）が印加される第１端子（４４１）と、第２電圧（Ｖｊ）が印加される第２端子（４４２）と、バッファアンプ（ＡＭｊ／２）の入力に接続された第３端子（４４３）と、入力スイッチ部本体（４４）とを有する。
入力スイッチ部本体（４４）は、所定期間（１Ｈ）において、第１制御信号（ＣＴＲＬ１）に応じて、入力スイッチ部（ＳＷａ）の第１端子（４４１）と第３端子（４４３）を接続する。
入力スイッチ部本体（４４）は、所定期間（１Ｈ）において、第２制御信号（ＣＴＲＬ２）に応じて、入力スイッチ部（ＳＷａ）の第２端子（４４２）と第３端子（４４３）を接続する。
【００２６】
本発明の液晶表示装置の液晶駆動電源回路（５０）は、発明を実施するための最良の形態における第２実施形態にて説明される。バッファ部（Ｍ（ｐ−α）／３）の（）内に記載されたｐは、３の倍数であり、３、６、…、ｎ−αを満たす整数である。ｎは、階調数（２以上の整数）を表し、２ｋを満たす整数である。ｋは１以上の整数である。αは、ｎを３で割ったときの余りを表し、ｎが６４であるとき、αは１である。そこで、Ｎは３であり、Ｎ個の電圧は、第１電圧（Ｖｐ−２）と、第２電圧（Ｖｐ−１）と、第３電圧（Ｖｐ）とを含む。
出力スイッチ部（ＳＷｄ）は、第１出力スイッチ（５６）と、第２出力スイッチ（５７）と、出力スイッチ部本体（５５）とを有する。第１出力スイッチ（５６）は、第１電圧（Ｖｐ−２）が印加される第１端子（５６１）と、第１出力端子（ＬＶｐ−２）に接続された第２端子（５６２）と、第３端子（５６３）とを有する。第２出力スイッチ（５７）は、第２電圧（Ｖｐ−１）が印加される第１端子（５７１）と、第２出力端子（ＬＶｐ−１）に接続された第２端子（５７２）と、第３出力端子（ＬＶｐ）に接続された第３端子（５７３）とを有する。第１出力スイッチ（５６）の第３端子（５６３）と第２出力スイッチ（５７）の第３端子（５７３）には、バッファアンプ（ＡＭ（ｐ−α）／３）によりバッファリングされた第ｉ電圧が印加される。
Ｎ個の出力電圧は、第１出力端子（ＬＶｐ−２）から第３出力端子（ＬＶｐ）に印加される電圧を表す。
出力スイッチ部本体（５５）は、所定期間（１Ｈ）において、第１制御信号（ＣＴＲＬ１）に応じて、第１出力スイッチ（５６）の第２端子（５６２）と第３端子（５６３）を接続し、第２出力スイッチ（５７）の第２端子（５７２）と第３端子（５７３）を接続する。
出力スイッチ部本体（５５）は、所定期間（１Ｈ）において、第２制御信号（ＣＴＲＬ２）に応じて、第１出力スイッチ（５６）の第１端子（５６１）と第２端子（５６２）を接続し、第２出力スイッチ（５７）の第２端子（５７２）と第３端子（５７３）を接続する。
出力スイッチ部本体（５５）は、所定期間（１Ｈ）において、第３制御信号（ＣＴＲＬ３）に応じて、第１出力スイッチ（５６）の第１端子（５６１）と第２端子（５６２）を接続し、第２出力スイッチ（５７）の第１端子（５７１）と第２端子（５７２）を接続する。
【００２７】
本発明の液晶表示装置の液晶駆動電源回路（５０）において、入力スイッチ部（ＳＷｃ）は、第１電圧（Ｖｐ−２）が印加される第１端子（５４１）と、第２電圧（Ｖｐ−１）が印加される第２端子（５４２）と、第３電圧（Ｖｐ）が印加される第３端子（５４３）と、バッファアンプ（ＡＭ（ｐ−α）／３）の入力に接続された第４端子（５４４）と、入力スイッチ部本体（５４）とを有する。
入力スイッチ部本体（５４）は、所定期間（１Ｈ）において、第１制御信号（ＣＴＲＬ１）に応じて、入力スイッチ部（ＳＷｃ）の第１端子（５４１）と第４端子（５４４）を接続する。
入力スイッチ部本体（５４）は、所定期間（１Ｈ）において、第２制御信号（ＣＴＲＬ２）に応じて、入力スイッチ部（ＳＷｃ）の第２端子（５４２）と第４端子（５４４）を接続する。
入力スイッチ部本体（５４）は、所定期間（１Ｈ）において、第３制御信号（ＣＴＲＬ３）に応じて、入力スイッチ部（ＳＷｃ）の第３端子（５４３）と第４端子（５４４）を接続する。
【００２８】
本発明の液晶表示装置の液晶駆動電源回路（６０）は、発明を実施するための最良の形態における第３実施形態にて説明される。そこで、Ｎはｎであり、ｎは、階調数（２以上の整数）を表し、２ｋを満たす整数である。ｋは１以上の整数である。
出力スイッチ部（ＭＵＸａ、ＭＵＸｃ）は、端子接続出力スイッチ部（ＭＵＸａ）と、バッファ接続出力スイッチ部（ＭＵＸｃ）とを具備する。
端子接続出力スイッチ部（ＭＵＸａ）は、第１端子と第２端子とを有するＮ個の端子接続出力スイッチ（６４１〜６４ｎ）と、端子接続出力スイッチ本体（６４）とを備えている。第１端子接続出力スイッチ（６４１）から第Ｎ端子接続出力スイッチ（６４ｎ）の第１端子には、それぞれ第１電圧（Ｖ１）から第Ｎ電圧（Ｖｎ）が印加される。第１端子接続出力スイッチ（６４１）から第Ｎ端子接続出力スイッチ（６４ｎ）の第２端子には、それぞれ第１出力端子（ＬＶ１）から第Ｎ出力端子（ＬＶｎ）が接続されている。
バッファ接続出力スイッチ部（ＭＵＸｃ）は、第１端子と第２端子とを有するＮ個のバッファ接続出力スイッチ（６６１〜６６ｎ）と、バッファ接続出力スイッチ本体（６６）とを備えている。第１バッファ接続出力スイッチ（６６１）から第Ｎバッファ接続出力スイッチ（６６ｎ）の第１端子には、バッファアンプ（ＡＭ）によりバッファリングされた第ｉ電圧が印加される。第１バッファ接続出力スイッチ（６６１）から第Ｎバッファ接続出力スイッチ（６６ｎ）の第２端子には、それぞれ第１出力端子（ＬＶ１）から第Ｎ出力端子（ＬＶｎ）が接続されている。
Ｎ個の出力電圧は、第１出力端子（ＬＶ１）から第Ｎ出力端子（ＬＶｎ）に印加される電圧を表す。
端子接続出力スイッチ本体（６４）は、所定期間（１Ｈ）において、第ｉ制御信号に応じて、第ｉ端子接続出力スイッチ（６４ｉ）から第Ｎ端子接続出力スイッチ（６４ｎ）の第１端子と第２端子を非接続する。
バッファ接続出力スイッチ本体（６６）は、所定期間（１Ｈ）において、第ｉ制御信号に応じて、第ｉバッファ接続出力スイッチ（６６ｉ）から第Ｎバッファ接続出力スイッチ（６６ｎ）の第１端子と第２端子を接続する。
【００２９】
本発明の液晶表示装置の液晶駆動電源回路（６０）において、入力スイッチ部（ＭＵＸｂ）は、第１端子と第２端子とを有するＮ個の入力スイッチ（６５１〜６５ｎ）と、入力スイッチ部本体（６５）とを備えている。第１入力スイッチ（６５１）から第Ｎ入力スイッチ（６５ｎ）の第１端子には、それぞれ第１電圧（Ｖ１）から第Ｎ電圧（Ｖｎ）が印加される。第１入力スイッチ（６５１）から第Ｎ入力スイッチ（６５ｎ）の第２端子には、バッファアンプ（ＡＭ）の入力が接続されている。
入力スイッチ部本体（６５）は、所定期間（１Ｈ）において、第ｉ制御信号に応じて、第ｉ入力スイッチ（６５ｉ）の第１端子と第２端子を接続する。
【発明の効果】
【００３０】
以上の説明により、本発明の液晶駆動電源回路、液晶駆動装置、液晶表示装置は、消費電力を低減することができる。
【００３１】
本発明の液晶駆動電源回路、液晶駆動装置、液晶表示装置は、回路規模を小さくすることができる。
【００３２】
本発明の液晶駆動電源回路、液晶駆動装置、液晶表示装置は、オーバーシュートが発生し難い。
【発明を実施するための最良の形態】
【００３３】
本発明の液晶駆動電源回路は、液晶表示装置に適用される。添付図面を参照して、本発明による液晶表示装置を実施するための最良の形態を以下に説明する。
【００３４】
（第１実施形態）
図４は、本発明の第１実施形態に係る液晶表示装置の構成を示す。本発明の第１実施形態に係る液晶表示装置は、液晶駆動装置と、表示部である液晶パネル３０とを具備する。液晶駆動装置は、チップにより構成された液晶駆動電源回路４０と、ドライバー回路２０とを含む。ドライバー回路２０は、液晶駆動電源回路４０と液晶パネル３０とに接続されている。液晶パネル３０は、画素電極（図示しない）と、画素電極に対向する対向電極（図示しない）とを備えている。
【００３５】
液晶駆動電源回路４０について説明する。液晶駆動電源回路４０は、電圧発生部（ブリーダ）４１と、バッファ部４２と、スイッチ制御回路４３とを具備する。
【００３６】
電圧発生部４１は、ｎ個の異なる電圧を発生するために直列接続された複数の抵抗素子Ｒ０〜Ｒｎを含む。ここで、ｎは、階調数（２以上の整数）を表し、２ｋを満たす整数である。ｋは１以上の整数である。
抵抗素子Ｒｊと抵抗素子Ｒｊ−１との間には、端子ＴＰｊが設けられ、抵抗素子Ｒｊ−１と抵抗素子Ｒｊ−２との間には、端子ＴＰｊ−１が設けられている。ここで、ｊは、２の倍数であり、２、４、…、ｎを満たす整数である。抵抗素子Ｒｎの両端子のうち、端子ＴＰｎが設けられた端子以外の端子には、第１電源ＶＨが接続されている。抵抗素子Ｒ０の両端子のうち、端子ＴＰ１が設けられた端子以外の端子には、第２電源ＶＬが接続されている。第１電源ＶＨは第２電源ＶＬよりも電圧が高い。端子ＴＰ０〜ＴＰｎに印加される電圧は異なる。この場合、端子ＴＰｊ−１には、第１電圧として電圧Ｖｊ−１が印加され、端子ＴＰｊには、第２電圧として電圧Ｖｊが印加される。
【００３７】
バッファ部４２は、ｎ／２個のバッファ部Ｍ１〜Ｍｎ／２を含む。バッファ部Ｍｊ／２は、入力スイッチ部ＳＷａと、出力スイッチ部ＳＷｂと、増幅度が１であるバッファアンプＡＭｊ／２とを含む。入力スイッチ部ＳＷａは、端子ＴＰｊと端子ＴＰｊ−１とに接続されている。バッファアンプＡＭｊ／２の入力は、入力スイッチ部ＳＷａに接続されている。バッファアンプＡＭｊ／２の出力は、出力スイッチ部ＳＷｂに接続されている。出力スイッチ部ＳＷｂは、入力スイッチ部ＳＷａを介して端子ＴＰｊ−１に接続されている。出力スイッチ部ＳＷｂには、第１出力端子である出力端子ＬＶｊ−１と、第２出力端子である出力端子ＬＶｊとが接続されている。出力端子ＬＶ１〜ＬＶｎは、それぞれｎ本の信号線に接続されている。
【００３８】
スイッチ制御回路４３は、外部からの１水平期間信号ＳＬに応じて、バッファ部Ｍｊ／２の入力スイッチ部ＳＷａと出力スイッチ部ＳＷｂとに制御信号を２回出力する。１水平期間信号ＳＬは、所定期間として１水平期間（１Ｈ）を表す。
バッファ部Ｍｊ／２の入力スイッチ部ＳＷａは、１水平期間（１Ｈ）において、第ｉ制御信号（ｉは、ｊ−１≦ｉ≦ｊを満たす整数）に応じて、２個の電圧（端子ＴＰｊ、ＴＰｊ−１に印加された電圧Ｖｊ、Ｖｊ−１）のうちの第ｉ電圧に切り替える。
バッファ部Ｍｊ／２のバッファアンプＡＭｊ／２は、バッファ部Ｍｊ／２の入力スイッチ部ＳＷａにより切り替えられた第ｉ電圧をバッファリングする。
バッファ部Ｍｊ／２の出力スイッチ部ＳＷｂは、バッファアンプＡＭｊ／２によりバッファリングされた第ｉ電圧を入力する。バッファ部Ｍｊ／２の出力スイッチ部ＳＷｂは、１水平期間（１Ｈ）において、第ｉ制御信号に応じて、第１電圧、第ｉ電圧の２個の出力電圧を、出力端子ＬＶｊ−１、ＬＶｊを介して出力する。２個の出力電圧のうちの｛２−（ｉ−１）｝個の出力電圧は、第ｉ電圧を表す。
【００３９】
バッファ部Ｍｊ／２は、端子ＴＰｊ−１、ＴＰｊに印加された電圧Ｖｊ−１、Ｖｊを１水平期間（１Ｈ）内に出力できればよいため、スイッチ制御回路４３からの制御信号により段階的に出力電圧を制御する。この理由については後述する。
【００４０】
このように、ｎ個の出力端子ＬＶ１〜ＬＶｎには、バッファ部Ｍ１〜Ｍｎ／２により、ｎ個の出力電圧が印加される。出力端子ＬＶ１〜ＬＶｎに印加されたｎ個の出力電圧は、表示データの表示制御に用いられる。
【００４１】
ドライバー回路２０について説明する。ドライバー回路２０は、ｍ個のラッチ回路３１〜３ｍと、デコーダ２１１〜２１ｍと、出力選択回路２２１〜２２ｍとを具備する。出力選択回路２２１〜２２ｍとしては、マルチプレクサ（ＭＵＸ）、Ｄ／Ａコンバータ（ＤＡＣ）が例示される。
【００４２】
ラッチ回路３１〜３ｍは、それぞれデコーダ２１１〜２１ｍに接続されている。デコーダ２１１〜２１ｍは、それぞれ出力選択回路２２１〜２２ｍに接続されている。出力選択回路２２１〜２２ｍは、ｎ本の信号線を介してｎ個の出力端子ＬＶ１〜ＬＶｎに接続されている。出力選択回路２２１〜２２ｍは、それぞれｍ個の出力端子ＯＵＴ１〜ＯＵＴｍに接続され、出力端子ＯＵＴ１〜ＯＵＴｍは、それぞれｍ本の信号線に接続されている。ｍ本の信号線は、表示部である液晶パネル３０に接続されている。
ラッチ回路３ｖ（ｖは、１≦ｖ≦ｍを満たす整数）は、外部からの表示データである第ｖデジタル階調データ（ｋビット）を入力する。第ｖデジタル階調データ（表示データ）は、Ｄｖ０〜Ｄｖｋ−１で表される。ラッチ回路３ｖは、外部からの第ｖデジタル階調データ（表示データ）Ｄｖ０〜Ｄｖｋ−１をラッチして、外部からのクロックＣＬＫに同期して表示データＤｖ０〜Ｄｖｋ−１をデコーダ２１ｖに出力する。クロックＣＬＫは、上記の１水平期間信号ＳＬに同期している。デコーダ２１ｖは、表示データＤｖ０〜Ｄｖｋ−１をデコードする。
出力選択回路２２ｖは、出力端子ＬＶ１〜ＬＶｎに印加されたｎ個の出力電圧を用いて、液晶パネル３０に対して表示データＤｖ０〜Ｄｖｋ−１の表示制御（階調表示）を行う。この出力選択回路２２ｖは、出力端子ＬＶ１〜ＬＶｎに印加されたｎ個の出力電圧のうち、デコーダ２１ｖからの表示データＤｖ０〜Ｄｖｋ−１に応じた電圧Ｖｗ（ｗは、１≦ｗ≦ｎを満たす整数）を選択する。例えば、ｋが６であり、表示データＤｖ０、Ｄｖ１、Ｄｖ２、Ｄｖ３、Ｄｖ４、Ｄｖ５が１、１、１、１、１、１である場合、出力選択回路２２ｖは、出力端子ＬＶ１〜ＬＶｎに印加されたｎ個の出力電圧のうちの電圧Ｖｎを選択する。表示データＤｖ０、Ｄｖ１、Ｄｖ２、Ｄｖ３、Ｄｖ４、Ｄｖ５が０、０、０、０、０、０である場合、出力選択回路２２ｖは、出力端子ＬＶ１〜ＬＶｎに印加されたｎ個の出力電圧のうちの電圧Ｖ１を選択する。出力選択回路２２ｖは、選択した出力電圧Ｖｗを液晶パネル３０に出力端子ＯＵＴｖを介して出力する。
【００４３】
以上の構成により、本発明の第１実施形態に係る液晶表示装置では、液晶パネル３０の画面のサイズを大きくしたり、高画素にする場合、前述の第２従来例と同様に、出力数（上記ｍ）が増えても、バッファアンプの数は増えない。
【００４４】
また、本発明の第１実施形態に係る液晶表示装置では、バッファアンプの数はｎ／２（階調数の１／２）で済む。従って、本発明の第１実施形態に係る液晶表示装置では、液晶パネル３０の画面のサイズ（画素数）を増大したり、色数（階調数）を増大する場合でも、バッファアンプの数を前述の第２従来例よりも１／２に低減しているため、バッファアンプのバイアス電流の合計値が前述の第２従来例よりも１／２に低減され、消費電力を前述の第２従来例よりも１／２に低減することができる。
【００４５】
また、本発明の第１実施形態に係る液晶表示装置では、入力スイッチ部ＳＷａ、出力スイッチ部ＳＷｂは単純な選択回路であり、バッファアンプの数を前述の第２従来例よりも１／２に低減しているため、レイアウト面積を前述の第２従来例よりも低減可能である。従って、本発明の第１実施形態に係る液晶表示装置では、液晶駆動電源回路４０全体の回路規模（チップサイズ）を小さくすることができる。
【００４６】
図５Ａ、図５Ｂは、本発明の第１実施形態に係る液晶表示装置のバッファ部Ｍｊ／２の構成を示す。
バッファ部Ｍｊ／２の入力スイッチ部ＳＷａは、第１電圧である電圧Ｖｊ−１が印加される第１端子４４１と、第２電圧である電圧Ｖｊが印加される第２端子４４２と、バッファ部Ｍｊ／２のバッファアンプＡＭｊ／２の入力に接続された第３端子４４３と、入力スイッチ部本体４４とを有する。
バッファ部Ｍｊ／２の出力スイッチ部ＳＷｂは、第１電圧である電圧Ｖｊ−１が印加される第１端子４５１と、第１出力端子である出力端子ＬＶｊ−１に接続された第２端子４５２と、第２出力端子である出力端子ＬＶｊに接続された第３端子４５３と、出力スイッチ部本体４５とを有する。バッファ部Ｍｊ／２の出力スイッチ部ＳＷｂの第３端子４５３には、バッファ部Ｍｊ／２のバッファアンプＡＭｊ／２によりバッファリングされた第ｉ電圧が印加される。
【００４７】
図６は、本発明の第１実施形態に係る液晶表示装置のバッファ部Ｍｊ／２、スイッチ制御回路４３の動作を示すタイミングチャートである。バッファ部Ｍｊ／２の動作については図５Ａ、図５Ｂ、図６を用いて説明する。バッファ部Ｍｊ／２は、端子ＴＰｊ−１、ＴＰｊに印加された電圧Ｖｊ−１、Ｖｊを１水平期間（１Ｈ）内に出力できればよいため、スイッチ制御回路４３からの制御信号により段階的に出力電圧を制御する。このため、電位差（第１電圧Ｖｊ−１と第２電圧Ｖｊとの電位差）が少なく、オーバーシュートが発生し難い。
【００４８】
液晶パネル３０の対向電極ＣＯＭの電位が設定電位よりも低い電位であるときに（図６参照）、上記の１水平期間信号ＳＬが外部からスイッチ制御回路４３に供給される。このとき、スイッチ制御回路４３は、最初の１／２水平期間（０〜１／２Ｈ）において、外部からの１水平期間信号ＳＬに応じて、第１制御信号である制御信号ＣＴＲＬ１をバッファ部Ｍｊ／２の入力スイッチ部ＳＷａと出力スイッチ部ＳＷｂとに出力する。スイッチ制御回路４３は、次の１／２水平期間（１／２〜１Ｈ）において、外部からの１水平期間信号ＳＬに応じて、第２制御信号である制御信号ＣＴＲＬ２をバッファ部Ｍｊ／２の入力スイッチ部ＳＷａと出力スイッチ部ＳＷｂとに出力する。
【００４９】
図５Ａに示されるように、バッファ部Ｍｊ／２の入力スイッチ部ＳＷａの入力スイッチ部本体４４は、制御信号ＣＴＲＬ１に応じて、バッファ部Ｍｊ／２の入力スイッチ部ＳＷａの第１端子４４１と第３端子４４３を接続する。バッファ部Ｍｊ／２の出力スイッチ部ＳＷｂの出力スイッチ部本体４５は、制御信号ＣＴＲＬ１に応じて、バッファ部Ｍｊ／２の出力スイッチ部ＳＷｂの第２端子４５２と第３端子４５３を接続する。
このとき、最初の１／２水平期間（０〜１／２Ｈ）において、出力端子ＬＶｊ−１、ＬＶｊには、第１電圧である電圧Ｖｊ−１が印加される。バッファ部Ｍｊ／２の入力スイッチ部ＳＷａが制御信号ＣＴＲＬ１に応じて２個の電圧（端子ＴＰｊ−１、ＴＰｊに印加された電圧Ｖｊ−１、Ｖｊ）のうちの第１電圧Ｖｊ−１に切り替えたとき、図６に示されるように、出力端子ＬＶｊ−１、ＬＶｊに接続された信号線に印加される電圧は、徐々に第１電圧Ｖｊ−１に達する。
【００５０】
図５Ｂに示されるように、バッファ部Ｍｊ／２の入力スイッチ部ＳＷａの入力スイッチ部本体４４は、制御信号ＣＴＲＬ２に応じて、バッファ部Ｍｊ／２の入力スイッチ部ＳＷａの第２端子４４２と第３端子４４３を接続する。バッファ部Ｍｊ／２の出力スイッチ部ＳＷｂの出力スイッチ部本体４５は、制御信号ＣＴＲＬ２に応じて、バッファ部Ｍｊ／２の出力スイッチ部ＳＷｂの第１端子４５１と第２端子４５２を接続する。
このとき、次の１／２水平期間（１／２〜１Ｈ）において、出力端子ＬＶｊ−１には、第１電圧である電圧Ｖｊ−１が印加され、出力端子ＬＶｊには、第２電圧である電圧Ｖｊが印加される。バッファ部Ｍｊ／２の入力スイッチ部ＳＷａが制御信号ＣＴＲＬ２に応じて２個の電圧（端子ＴＰｊ−１、ＴＰｊに印加された電圧Ｖｊ−１、Ｖｊ）のうちの第２電圧Ｖｊに切り替えたとき、第２電圧Ｖｊは第１電圧Ｖｊ−１の次の電圧であるため、図６に示されるように、出力端子ＬＶｊに接続された信号線に印加される電圧は、直ちに、第１電圧Ｖｊ−１から第２電圧Ｖｊに達する。
【００５１】
また、図示しないが、液晶パネル３０の対向電極ＣＯＭの電位が設定電位以上の電位であるときに、上記の１水平期間信号ＳＬとは異なる１水平期間信号ＳＨが外部からスイッチ制御回路４３に供給される。このとき、スイッチ制御回路４３は、最初の１／２水平期間（０〜１／２Ｈ）において、外部からの１水平期間信号ＳＨに応じて、第２制御信号である制御信号ＣＴＲＬ２をバッファ部Ｍｊ／２の入力スイッチ部ＳＷａと出力スイッチ部ＳＷｂとに出力する。スイッチ制御回路４３は、次の１／２水平期間（１／２〜１Ｈ）において、外部からの１水平期間信号ＳＨに応じて、第１制御信号である制御信号ＣＴＲＬ１をバッファ部Ｍｊ／２の入力スイッチ部ＳＷａと出力スイッチ部ＳＷｂとに出力する。
【００５２】
この場合、最初の１／２水平期間（０〜１／２Ｈ）において、出力端子ＬＶｊ−１には、第１電圧である電圧Ｖｊ−１が印加され、出力端子ＬＶｊには、第２電圧である電圧Ｖｊが印加される。次の１／２水平期間（１／２〜１Ｈ）において、出力端子ＬＶｊ−１、ＬＶｊには、第１電圧である電圧Ｖｊ−１が印加される。
【００５３】
以上の説明により、本発明の第１実施形態に係る液晶表示装置では、バッファアンプの数を前述の第２従来例よりも１／２に低減しているため、消費電力を前述の第２従来例よりも１／２に低減することができる。
【００５４】
また、本発明の第１実施形態に係る液晶表示装置では、入力スイッチ部ＳＷａ、出力スイッチ部ＳＷｂは単純な選択回路であり、バッファアンプの数を前述の第２従来例よりも１／２に低減しているため、液晶駆動電源回路４０全体の回路規模（チップサイズ）を小さくすることができる。
【００５５】
また、本発明の第１実施形態に係る液晶表示装置では、バッファ部Ｍｊ／２は、１水平期間（１Ｈ）において、スイッチ制御回路４３からの制御信号により段階的に出力電圧を制御するため、電位差が少なく、オーバーシュートが発生し難い。
【００５６】
（第２実施形態）
図７は、本発明の第２実施形態に係る液晶表示装置の構成を示す。本発明の第２実施形態に係る液晶表示装置は、液晶駆動装置と、液晶パネル３０（表示部）とを具備する。液晶駆動装置は、チップにより構成された液晶駆動電源回路５０と、ドライバー回路２０とを含む。ドライバー回路２０は、液晶駆動電源回路５０と液晶パネル３０とに接続されている。ドライバー回路２０と液晶パネル３０は、第１実施形態と同じであるため、説明を省略する。
【００５７】
液晶駆動電源回路５０について説明する。液晶駆動電源回路５０は、電圧発生部（ブリーダ）５１と、バッファ部５２と、スイッチ制御回路５３とを具備する。
【００５８】
電圧発生部５１は、ｎ個の異なる電圧を発生するために直列接続された複数の抵抗素子Ｒ０〜Ｒｎを含む。ここで、第１実施形態と同様に、ｎは、階調数（２以上の整数）を表し、２ｋを満たす整数である。ｋは１以上の整数である。また、第２実施形態では、ｎを６４としたとき、抵抗素子Ｒ０〜Ｒｎは、抵抗素子Ｒ０〜Ｒｎ−α、Ｒｎ（Ｒα１）で表される。ここで、αは、ｎを３で割ったときの余りを表し、ｎが６４であるとき、αは１である。
抵抗素子Ｒｐと抵抗素子Ｒｐ−１との間には、端子ＴＰｐが設けられ、抵抗素子Ｒｐ−１と抵抗素子Ｒｐ−２との間には、端子ＴＰｐ−１が設けられている。ここで、ｐは、３の倍数であり、３、６、…、ｎ−αを満たす整数である。抵抗素子Ｒｎ−αの両端子のうち、端子ＴＰｎ−αが設けられた端子以外の端子には、端子ＴＰｎ（ＴＰα１）が設けられている。抵抗素子Ｒｎの両端子のうちの一方の端子には、端子ＴＰｎが設けられ、端子ＴＰｎが設けられた端子以外の端子には、第１電源ＶＨが接続されている。抵抗素子Ｒ０の両端子のうち、端子ＴＰ１が設けられた端子以外の端子には、第２電源ＶＬが接続されている。第１電源ＶＨは第２電源ＶＬよりも電圧が高い。端子ＴＰ０〜ＴＰｎに印加される電圧は異なる。この場合、端子ＴＰｐ−２には、第１電圧として電圧Ｖｐ−２が印加され、端子ＴＰｐ−１には、第２電圧として電圧Ｖｐ−１が印加され、端子ＴＰｐには、第３電圧として電圧Ｖｐが印加され、端子ＴＰｎには、電圧Ｖｎが印加される。
【００５９】
バッファ部５２は、（ｎ−α）／３個のバッファ部Ｍ１〜Ｍ（ｎ−α）／３と、バッファアンプＡＭα１とを含む。
バッファアンプＡＭα１の入力は、端子ＴＰｎに接続されている。バッファアンプＡＭα１の出力には、出力端子ＬＶｎ（ＬＶα１）が接続されている。バッファアンプＡＭα１は、端子ＴＰｎ（ＴＰα１）に印加された電圧Ｖｎをバッファリングする。出力端子ＬＶｎ（ＬＶα１）には、バッファアンプＡＭα１によりバッファリングされた電圧Ｖｎ（レベル）が印加される。
バッファ部Ｍｐ／３は、入力スイッチ部ＳＷｃと、出力スイッチ部ＳＷｄと、増幅度が１であるバッファアンプＡＭｐ／３とを含む。入力スイッチ部ＳＷｃは、端子ＴＰｐと端子ＴＰｐ−１と端子ＴＰｐ−２とに接続されている。バッファアンプＡＭｐ／３の入力は、入力スイッチ部ＳＷｃに接続されている。バッファアンプＡＭｐ／３の出力は、出力スイッチ部ＳＷｄに接続されている。出力スイッチ部ＳＷｄは、入力スイッチ部ＳＷｃを介して端子ＴＰｐ−１と端子ＴＰｐ−２とに接続されている。出力スイッチ部ＳＷｄには、第１出力端子である出力端子ＬＶｐ−２と、第２出力端子である出力端子ＬＶｐ−１と、第３出力端子である出力端子ＬＶｐとが接続されている。出力端子ＬＶ１〜ＬＶｎは、それぞれｎ本の信号線に接続されている。
【００６０】
スイッチ制御回路５３は、外部からの１水平期間信号ＳＬに応じて、バッファ部Ｍｐ／３の入力スイッチ部ＳＷｃと出力スイッチ部ＳＷｄとに制御信号を３回出力する。１水平期間信号ＳＬは、所定期間として１水平期間（１Ｈ）を表す。
バッファ部Ｍｐ／３の入力スイッチ部ＳＷｃは、１水平期間（１Ｈ）において、第ｉ制御信号（ｉは、ｐ−２≦ｉ≦ｐを満たす整数）に応じて、３個の電圧（端子ＴＰｐ−２〜ＴＰｐに印加された電圧Ｖｐ−２〜Ｖｐ）のうちの第ｉ電圧に切り替える。
バッファ部Ｍｐ／３のバッファアンプＡＭｐ／３は、バッファ部Ｍｐ／３の入力スイッチ部ＳＷｃにより切り替えられた第ｉ電圧をバッファリングする。
バッファ部Ｍｐ／３の出力スイッチ部ＳＷｄは、バッファアンプＡＭｐ／３によりバッファリングされた第ｉ電圧を入力する。バッファ部Ｍｐ／３の出力スイッチ部ＳＷｄは、１水平期間（１Ｈ）において、第ｉ制御信号に応じて、第１電圧〜第ｉ電圧の３個の出力電圧を、出力端子ＬＶｐ−２〜ＬＶｐを介して出力する。３個の出力電圧のうちの｛３−（ｉ−１）｝個の出力電圧は、第ｉ電圧を表す。
【００６１】
バッファ部Ｍｐ／３は、端子ＴＰｐ−２〜ＴＰｐに印加された電圧Ｖｐ−２〜Ｖｐを１水平期間（１Ｈ）内に出力できればよいため、スイッチ制御回路５３からの制御信号により段階的に出力電圧を制御する。この理由については後述する。
【００６２】
このように、ｎ個の出力端子ＬＶ１〜ＬＶｎには、バッファ部Ｍ１〜Ｍｎ／２とバッファアンプＡＭα１とにより、ｎ個の出力電圧が印加される。出力端子ＬＶ１〜ＬＶｎに印加されたｎ個の出力電圧は、表示データの表示制御に用いられる。
【００６３】
以上の構成により、本発明の第２実施形態に係る液晶表示装置では、液晶パネル３０の画面のサイズを大きくしたり、高画素にする場合、前述の第２従来例と同様に、出力数（上記ｍ）が増えても、バッファアンプの数は増えない。
【００６４】
また、本発明の第２実施形態に係る液晶表示装置では、バッファアンプの数は｛（ｎ−α）／３｝＋１（階調数の約１／３）で済む。従って、本発明の第２実施形態に係る液晶表示装置では、液晶パネル３０の画面のサイズ（画素数）を増大したり、色数（階調数）を増大する場合でも、バッファアンプの数を前述の第２従来例よりも約１／３に低減しているため、バッファアンプのバイアス電流の合計値が前述の第２従来例よりも約１／３に低減され、消費電力を前述の第２従来例よりも約１／３に低減することができる。
【００６５】
また、本発明の第２実施形態に係る液晶表示装置では、入力スイッチ部ＳＷｃ、出力スイッチ部ＳＷｄは単純な選択回路であり、バッファアンプの数を前述の第２従来例よりも約１／３に低減しているため、レイアウト面積を前述の第２従来例よりも低減可能である。従って、本発明の第２実施形態に係る液晶表示装置では、液晶駆動電源回路５０全体の回路規模（チップサイズ）を小さくすることができる。
【００６６】
図８Ａ〜図８Ｃは、本発明の第２実施形態に係る液晶表示装置のバッファ部Ｍｐ／３の構成を示す。
バッファ部Ｍｐ／３の入力スイッチ部ＳＷｃは、第１電圧である電圧Ｖｐ−２が印加される第１端子５４１と、第２電圧である電圧Ｖｐ−１が印加される第２端子５４２と、第３電圧である電圧Ｖｐが印加される第３端子５４３と、バッファ部Ｍｐ／３のバッファアンプＡＭ（ｐ−α）／３の入力に接続された第４端子５４４と、入力スイッチ部本体５４とを有する。
バッファ部Ｍｐ／３の出力スイッチ部ＳＷｄは、第１出力スイッチ５６と、第２出力スイッチ５７と、出力スイッチ部本体５５とを有する。その第１出力スイッチ５６は、第１電圧である電圧Ｖｐ−２が印加される第１端子５６１と、第１出力端子である出力端子ＬＶｐ−２に接続された第２端子５６２と、第３端子５６３とを有する。その第２出力スイッチ５７は、第２電圧である電圧Ｖｐ−１が印加される第１端子５７１と、第２出力端子である出力端子ＬＶｐ−１に接続された第２端子５７２と、第３出力端子である出力端子ＬＶｐに接続された第３端子５７３とを有する。その第１出力スイッチ５６の第３端子５６３とその第２出力スイッチ５７の第３端子５７３には、バッファアンプＡＭ（ｐ−α）／３によりバッファリングされた第ｉ電圧が印加される。
【００６７】
図９は、本発明の第２実施形態に係る液晶表示装置のバッファ部Ｍｐ／３、スイッチ制御回路５３の動作を示すタイミングチャートである。バッファ部Ｍｐ／３の動作については図８Ａ〜図８Ｃ、図９を用いて説明する。バッファ部Ｍｐ／３は、端子ＴＰｐ−２〜ＴＰｐに印加された電圧Ｖｐ−２〜Ｖｐを１水平期間（１Ｈ）内に出力できればよいため、スイッチ制御回路５３からの制御信号により段階的に出力電圧を制御する。このため、電位差（第１電圧Ｖｐ−２と第２電圧Ｖｐ−２との電位差、第２電圧Ｖｐ−１と第３電圧Ｖｐとの電位差）が少なく、オーバーシュートが発生し難い。
【００６８】
液晶パネル３０の対向電極ＣＯＭの電位が設定電位よりも低い電位であるときに（図９参照）、上記の１水平期間信号ＳＬが外部からスイッチ制御回路５３に供給される。このとき、スイッチ制御回路５３は、最初の１／３水平期間（０〜１／３Ｈ）において、外部からの１水平期間信号ＳＬに応じて、第１制御信号である制御信号ＣＴＲＬ１をバッファ部Ｍｐ／３の入力スイッチ部ＳＷｃと出力スイッチ部ＳＷｄとに出力する。スイッチ制御回路５３は、次の１／３水平期間（１／３〜２／３Ｈ）において、外部からの１水平期間信号ＳＬに応じて、第２制御信号である制御信号ＣＴＲＬ２をバッファ部Ｍｐ／３の入力スイッチ部ＳＷｃと出力スイッチ部ＳＷｄとに出力する。スイッチ制御回路５３は、次の１／３水平期間（２／３〜１Ｈ）において、外部からの１水平期間信号ＳＬに応じて、第３制御信号である制御信号ＣＴＲＬ３をバッファ部Ｍｐ／３の入力スイッチ部ＳＷｃと出力スイッチ部ＳＷｄとに出力する。
【００６９】
図８Ａに示されるように、バッファ部Ｍｐ／３の入力スイッチ部ＳＷｃの入力スイッチ部本体５４は、制御信号ＣＴＲＬ１に応じて、バッファ部Ｍｐ／３の入力スイッチ部ＳＷｃの第１端子５４１と第４端子５４４を接続する。バッファ部Ｍｐ／３の出力スイッチ部ＳＷｄの出力スイッチ部本体５５は、制御信号ＣＴＲＬ１に応じて、その出力スイッチ部ＳＷｄの第１出力スイッチ５６の第２端子５６２と第３端子５６３を接続し、その出力スイッチ部ＳＷｄの第２出力スイッチ５７の第２端子５７２と第３端子５７３を接続する。
このとき、最初の１／３水平期間（０〜１／３Ｈ）において、出力端子ＬＶｐ−２、ＬＶｐ−１、ＬＶｐには、第１電圧である電圧Ｖｐ−２が印加される。バッファ部Ｍｐ／３の入力スイッチ部ＳＷｃが制御信号ＣＴＲＬ１に応じて３個の電圧（端子ＴＰｐ−２〜ＴＰｐに印加された電圧Ｖｐ−２〜Ｖｐ）のうちの第１電圧Ｖｐ−２に切り替えたとき、図９に示されるように、出力端子ＬＶｐ−２〜ＬＶｐに接続された信号線に印加される電圧は、徐々に第１電圧Ｖｐ−２に達する。
【００７０】
図８Ｂに示されるように、バッファ部Ｍｐ／３の入力スイッチ部ＳＷｃの入力スイッチ部本体５４は、制御信号ＣＴＲＬ２に応じて、バッファ部Ｍｐ／３の入力スイッチ部ＳＷｃの第２端子５４２と第４端子５４４を接続する。バッファ部Ｍｐ／３の出力スイッチ部ＳＷｄの出力スイッチ部本体５５は、制御信号ＣＴＲＬ２に応じて、その出力スイッチ部ＳＷｄの第１出力スイッチ５６の第１端子５６１と第２端子５６２を接続し、その出力スイッチ部ＳＷｄの第２出力スイッチ５７の第２端子５７２と第３端子５７３を接続する。
このとき、次の１／３水平期間（１／３〜２／３Ｈ）において、出力端子ＬＶｐ−２には、第１電圧である電圧Ｖｐ−２が印加され、出力端子ＬＶｐ−１、ＬＶｐには、第２電圧である電圧Ｖｐ−１が印加される。バッファ部Ｍｐ／３の入力スイッチ部ＳＷｃが制御信号ＣＴＲＬ２に応じて３個の電圧（端子ＴＰｐ−２〜ＴＰｐに印加された電圧Ｖｐ−２〜Ｖｐ）のうちの第２電圧Ｖｐ−１に切り替えたとき、第２電圧Ｖｐ−１は第１電圧Ｖｐ−２の次の電圧であるため、図９に示されるように、出力端子ＬＶｐ−１、ＬＶｐに接続された信号線に印加される電圧は、直ちに、第１電圧Ｖｐ−２から第２電圧Ｖｐ−１に達する。
【００７１】
図８Ｃに示されるように、バッファ部Ｍｐ／３の入力スイッチ部ＳＷｃの入力スイッチ部本体５４は、制御信号ＣＴＲＬ３に応じて、バッファ部Ｍｐ／３の入力スイッチ部ＳＷｃの第３端子５４３と第４端子５４４を接続する。バッファ部Ｍｐ／３の出力スイッチ部ＳＷｄの出力スイッチ部本体５５は、制御信号ＣＴＲＬ３に応じて、その出力スイッチ部ＳＷｄの第１出力スイッチ５６の第１端子５６１と第２端子５６２を接続し、その出力スイッチ部ＳＷｄの第２出力スイッチ５７の第１端子５７１と第２端子５７２を接続する。
このとき、次の１／３水平期間（１／３〜２／３Ｈ）において、出力端子ＬＶｐ−２には、第１電圧である電圧Ｖｐ−２が印加され、出力端子ＬＶｐ−１には、第２電圧である電圧Ｖｐ−１が印加され、出力端子ＬＶｐには、第３電圧である電圧Ｖｐが印加される。バッファ部Ｍｐ／３の入力スイッチ部ＳＷｃが制御信号ＣＴＲＬ３に応じて３個の電圧（端子ＴＰｐ−２〜ＴＰｐに印加された電圧Ｖｐ−２〜Ｖｐ）のうちの第３電圧Ｖｐに切り替えたとき、第３電圧Ｖｐは第２電圧Ｖｐ−１の次の電圧であるため、図９に示されるように、出力端子ＬＶｐに接続された信号線に印加される電圧は、直ちに、第２電圧Ｖｐ−１から第３電圧Ｖｐに達する。
【００７２】
また、図示しないが、液晶パネル３０の対向電極ＣＯＭの電位が設定電位以上の電位であるときに、上記の１水平期間信号ＳＬとは異なる１水平期間信号ＳＨが外部からスイッチ制御回路５３に供給される。このとき、スイッチ制御回路５３は、最初の１／３水平期間（０〜１／３Ｈ）において、外部からの１水平期間信号ＳＨに応じて、第３制御信号である制御信号ＣＴＲＬ３をバッファ部Ｍｐ／３の入力スイッチ部ＳＷｃと出力スイッチ部ＳＷｄとに出力する。スイッチ制御回路５３は、次の１／３水平期間（１／３〜２／３Ｈ）において、外部からの１水平期間信号ＳＨに応じて、第２制御信号である制御信号ＣＴＲＬ２をバッファ部Ｍｐ／３の入力スイッチ部ＳＷｃと出力スイッチ部ＳＷｄとに出力する。スイッチ制御回路５３は、次の１／３水平期間（２／３〜１Ｈ）において、外部からの１水平期間信号ＳＨに応じて、第１制御信号である制御信号ＣＴＲＬ１をバッファ部Ｍｐ／３の入力スイッチ部ＳＷｃと出力スイッチ部ＳＷｄとに出力する。
【００７３】
この場合、最初の１／３水平期間（０〜１／３Ｈ）において、出力端子ＬＶｐ−２には、第１電圧である電圧Ｖｐ−２が印加され、出力端子ＬＶｐ−１には、第２電圧である電圧Ｖｐ−１が印加され、出力端子ＬＶｐには、第３電圧である電圧Ｖｐが印加される。次の１／３水平期間（１／３〜２／３Ｈ）において、出力端子ＬＶｐ−２には、第１電圧である電圧Ｖｐ−２が印加され、出力端子ＬＶｐ−１、ＬＶｐには、第２電圧である電圧Ｖｐ−１が印加される。次の１／３水平期間（２／３〜１Ｈ）において、出力端子ＬＶｐ−２、ＬＶｐ−１、ＬＶｐには、第１電圧である電圧Ｖｐ−２が印加される。
【００７４】
スイッチ制御回路５３は、１／３周期に制御信号を出力しているが、これに限定されない。
図示しないが、スイッチ制御回路５３は、最初の１／２水平期間（０〜１／２Ｈ）において、外部からの１水平期間信号ＳＬに応じて、制御信号ＣＴＲＬ１を出力することもできる。この場合、スイッチ制御回路５３は、最初の１／２水平期間の後の１／４水平期間（１／２〜３／４Ｈ）において、外部からの１水平期間信号ＳＬに応じて、制御信号ＣＴＲＬ２を出力する。スイッチ制御回路５３は、次の１／４水平期間（３／４〜１Ｈ）において、外部からの１水平期間信号ＳＬに応じて、制御信号ＣＴＲＬ３を出力する。
また、図示しないが、スイッチ制御回路５３は、最初の１／２水平期間（０〜１／２Ｈ）において、外部からの１水平期間信号ＳＨに応じて、制御信号ＣＴＲＬ３を出力することもできる。この場合、スイッチ制御回路５３は、最初の１／２水平期間の後の１／４水平期間（１／２〜３／４Ｈ）において、外部からの１水平期間信号ＳＨに応じて、制御信号ＣＴＲＬ２を出力する。スイッチ制御回路５３は、次の１／４水平期間（３／４〜１Ｈ）において、外部からの１水平期間信号ＳＨに応じて、制御信号ＣＴＲＬ１を出力する。
【００７５】
以上の説明により、本発明の第２実施形態に係る液晶表示装置では、バッファアンプの数を前述の第２従来例よりも約１／３に低減しているため、消費電力を前述の第２従来例よりも約１／３に低減することができる。
【００７６】
また、本発明の第２実施形態に係る液晶表示装置では、入力スイッチ部ＳＷｃ、出力スイッチ部ＳＷｄは単純な選択回路であり、バッファアンプの数を前述の第２従来例よりも約１／３に低減しているため、液晶駆動電源回路５０全体の回路規模（チップサイズ）を小さくすることができる。
【００７７】
また、本発明の第２実施形態に係る液晶表示装置では、バッファ部Ｍｐ／３は、１水平期間（１Ｈ）において、スイッチ制御回路５３からの制御信号により段階的に出力電圧を制御するため、電位差が少なく、オーバーシュートが発生し難い。
【００７８】
（第３実施形態）
図１０は、本発明の第３実施形態に係る液晶表示装置の構成を示す。本発明の第３実施形態に係る液晶表示装置は、液晶駆動装置と、液晶パネル３０（表示部）とを具備する。液晶駆動装置は、チップにより構成された液晶駆動電源回路６０と、ドライバー回路２０とを含む。ドライバー回路２０は、液晶駆動電源回路６０と液晶パネル３０とに接続されている。ドライバー回路２０と液晶パネル３０は、第１実施形態と同じであるため、説明を省略する。
【００７９】
液晶駆動電源回路６０について説明する。液晶駆動電源回路６０は、電圧発生部（ブリーダ）６１と、バッファ部６２と、スイッチ制御回路６３とを具備する。
【００８０】
電圧発生部６１は、ｎ個の異なる電圧を発生するために直列接続された複数の抵抗素子Ｒ０〜Ｒｎを含む。ここで、第１実施形態と同様に、ｎは、階調数（２以上の整数）を表し、２ｋを満たす整数である。ｋは１以上の整数である。
抵抗素子Ｒｉと抵抗素子Ｒｉ−１との間には、端子ＴＰｉが設けられ、抵抗素子Ｒｉ−１と抵抗素子Ｒｉ−２との間には、端子ＴＰｉ−１が設けられている。ここで、ｉは、１≦ｉ≦ｎを満たす整数である。抵抗素子Ｒｎの両端子のうち、端子ＴＰｎが設けられた端子以外の端子には、第１電源ＶＨが接続されている。抵抗素子Ｒ０の両端子のうち、端子ＴＰ１が設けられた端子以外の端子には、第２電源ＶＬが接続されている。第１電源ＶＨは第２電源ＶＬよりも電圧が高い。端子ＴＰ０〜ＴＰｎに印加される電圧は異なる。この場合、端子ＴＰ１には、第１電圧である電圧Ｖ１が印加され、端子ＴＰｉには、第ｉ電圧である電圧Ｖｉが印加され、端子ＴＰｎには、第ｎ電圧である電圧Ｖｎが印加される。
【００８１】
バッファ部６２は、１個のバッファ部Ｍを含む。バッファ部Ｍは、マルチプレクサである入力スイッチ部ＭＵＸｂと、マルチプレクサである出力スイッチ部ＭＵＸａ、ＭＵＸｃと、増幅度が１であるバッファアンプＡＭとを含む（図１１Ａ〜図１１Ｃ参照）。以下、出力スイッチ部ＭＵＸａを端子接続出力スイッチ部ＭＵＸａと称し、出力スイッチ部ＭＵＸｃをバッファ接続出力スイッチ部ＭＵＸｃと称する。
入力スイッチ部ＭＵＸｂと端子接続出力スイッチ部ＭＵＸａは、端子ＴＰ０〜ＴＰｎに接続されている。バッファアンプＡＭの入力は、入力スイッチ部ＭＵＸｂに接続されている。バッファアンプＡＭの出力は、バッファ接続出力スイッチ部ＭＵＸｃに接続されている。端子接続出力スイッチ部ＭＵＸａとバッファ接続出力スイッチ部ＭＵＸｃには、第１出力端子である出力端子ＬＶ１から、第ｎ出力端子である出力端子ＬＶｎ（出力端子ＬＶ１〜ＬＶｎ）が接続されている。出力端子ＬＶ１〜ＬＶｎは、それぞれｎ本の信号線に接続されている。
【００８２】
スイッチ制御回路６３は、外部からの１水平期間信号ＳＬに応じて、バッファ部Ｍの入力スイッチ部ＭＵＸｂと端子接続出力スイッチ部ＭＵＸａとバッファ接続出力スイッチ部ＭＵＸｃとに制御信号をｎ回出力する。１水平期間信号ＳＬは、所定期間として１水平期間（１Ｈ）を表す。
バッファ部Ｍの入力スイッチ部ＭＵＸｂは、１水平期間（１Ｈ）において、第ｉ制御信号（ｉは、１≦ｉ≦ｎを満たす整数）に応じて、ｎ個の電圧（端子ＴＰ１〜ＴＰｎに印加された電圧Ｖ１〜Ｖｎ）のうちの第ｉ電圧に切り替える。
バッファ部ＭのバッファアンプＡＭは、バッファ部Ｍの入力スイッチ部ＭＵＸｂにより切り替えられた第ｉ電圧をバッファリングする。
バッファ部Ｍのバッファ接続出力スイッチ部ＭＵＸｃは、バッファアンプＡＭによりバッファリングされた第ｉ電圧を入力する。バッファ部Ｍの出力スイッチ部（端子接続出力スイッチ部ＭＵＸａ、バッファ接続出力スイッチ部ＭＵＸｃ）は、１水平期間（１Ｈ）において、第ｉ制御信号に応じて、第１電圧〜第ｉ電圧のｎ個の出力電圧を、出力端子ＬＶ１〜出力端子ＬＶｎを介して出力する。ｎ個の出力電圧のうちの｛ｎ−（ｉ−１）｝個の出力電圧は、第ｉ電圧を表す。
【００８３】
バッファ部Ｍは、端子ＴＰ１〜ＴＰｎに印加された電圧Ｖ１〜Ｖｎを１水平期間（１Ｈ）内に出力できればよいため、スイッチ制御回路６３からの制御信号により段階的に出力電圧を制御する。この理由については後述する。
【００８４】
このように、ｎ個の出力端子ＬＶ１〜ＬＶｎには、バッファ部Ｍにより、ｎ個の出力電圧が印加される。出力端子ＬＶ１〜ＬＶｎに印加されたｎ個の出力電圧は、表示データの表示制御に用いられる。
【００８５】
以上の構成により、本発明の第３実施形態に係る液晶表示装置では、液晶パネル３０の画面のサイズを大きくしたり、高画素にする場合、前述の第２従来例と同様に、出力数（上記ｍ）が増えても、バッファアンプの数は増えない。
また、本発明の第３実施形態に係る液晶表示装置では、バッファアンプの数は１（階調数の１／ｎ）で済む。従って、本発明の第３実施形態に係る液晶表示装置では、液晶パネル３０の画面のサイズ（画素数）を増大したり、色数（階調数）を増大する場合でも、バッファアンプの数を前述の第２従来例よりも１／ｎに低減しているため、バッファアンプのバイアス電流の合計値が前述の第２従来例よりも１／ｎに低減され、消費電力を前述の第２従来例よりも１／ｎに低減することができる。
【００８６】
また、本発明の第３実施形態に係る液晶表示装置では、入力スイッチ部ＭＵＸｂ、出力スイッチ部（端子接続出力スイッチ部ＭＵＸａ、バッファ接続出力スイッチ部ＭＵＸｃ）は単純な選択回路であり、バッファアンプの数を前述の第２従来例よりも１／ｎに低減しているため、レイアウト面積を前述の第２従来例よりも低減可能である。従って、本発明の第３実施形態に係る液晶表示装置では、液晶駆動電源回路６０全体の回路規模（チップサイズ）を小さくすることができる。
【００８７】
図１１Ａ〜図１１Ｃは、本発明の第３実施形態に係る液晶表示装置のバッファ部Ｍの構成を示す。
【００８８】
バッファ部Ｍの入力スイッチ部ＭＵＸｂは、第１端子と第２端子とを有するＮ個の入力スイッチ６５１〜６５ｎと、入力スイッチ部本体６５とを備えている。入力スイッチ６５１〜６５ｎの第１端子は、それぞれ端子ＴＰ１〜ＴＰｎに接続され、入力スイッチ６５１〜６５ｎの第１端子には、それぞれ電圧Ｖ１〜Ｖｎが印加される。入力スイッチ６５１〜６５ｎの第２端子には、バッファアンプＡＭの入力が接続されている。
【００８９】
バッファ部Ｍの端子接続出力スイッチ部ＭＵＸａは、第１端子と第２端子とを有するＮ個の端子接続出力スイッチ６４１〜６４ｎと、端子接続出力スイッチ本体６４とを備えている。端子接続出力スイッチ６４１〜６４ｎの第１端子は、それぞれ端子ＴＰ１〜ＴＰｎに接続され、端子接続出力スイッチ６４１〜６４ｎの第１端子には、それぞれ電圧Ｖ１〜Ｖｎが印加される。端子接続出力スイッチ６４１〜６４ｎの第２端子には、それぞれ出力端子ＬＶ１〜ＬＶｎが接続されている。
【００９０】
バッファ部Ｍのバッファ接続出力スイッチ部ＭＵＸｃは、第１端子と第２端子とを有するＮ個のバッファ接続出力スイッチ６６１〜６６ｎと、バッファ接続出力スイッチ本体６６とを備えている。バッファ接続出力スイッチ６６１〜６６ｎの第１端子には、バッファアンプＡＭによりバッファリングされた第ｉ電圧が印加される。バッファ接続出力スイッチ６６１〜６６ｎの第２端子には、それぞれ出力端子ＬＶ１〜ＬＶｎが接続されている。
【００９１】
図１２は、本発明の第３実施形態に係る液晶表示装置のバッファ部Ｍ、スイッチ制御回路６３の動作を示すタイミングチャートである。バッファ部Ｍの動作については図１１Ａ〜図１１Ｃ、図１２を用いて説明する。バッファ部Ｍは、端子ＴＰ１〜ＴＰｎに印加された電圧Ｖ１〜Ｖｎを１水平期間（１Ｈ）内に出力できればよいため、スイッチ制御回路６３からの制御信号により段階的に出力電圧を制御する。このため、電位差（第１電圧Ｖ１と第２電圧Ｖ２との電位差、第２電圧Ｖ２と第３電圧Ｖ３との電位差、…、第（ｎ−１）電圧Ｖｎ−１と第ｎ電圧Ｖｎとの電位差、）が少なく、オーバーシュートが発生し難い。
【００９２】
液晶パネル３０の対向電極ＣＯＭの電位が設定電位よりも低い電位であるときに（図１２参照）、上記の１水平期間信号ＳＬが外部からスイッチ制御回路６３に供給される。このとき、スイッチ制御回路６３は、最初の１／２水平期間（０〜１／２Ｈ）において、外部からの１水平期間信号ＳＬに応じて、第１制御信号である制御信号ＣＴＲＬ１をバッファ部Ｍの入力スイッチ部ＭＵＸｂと出力スイッチ部（端子接続出力スイッチ部ＭＵＸａ、バッファ接続出力スイッチ部ＭＵＸｃ）とに出力する。スイッチ制御回路６３は、１／２水平期間の後の１／｛２（ｎ−１）水平期間＜１／２〜［１／２＋１／｛２（ｎ−１）｝］Ｈ＞において、外部からの１水平期間信号ＳＬに応じて、第２制御信号である制御信号ＣＴＲＬ２をバッファ部Ｍの入力スイッチ部ＭＵＸｂと出力スイッチ部（端子接続出力スイッチ部ＭＵＸａ、バッファ接続出力スイッチ部ＭＵＸｃ）とに出力する。スイッチ制御回路６３は、次の１／｛２（ｎ−１）水平期間＜［１／２＋１／｛２（ｎ−１）｝］〜［１／２＋２／｛２（ｎ−１）｝］Ｈ＞において、外部からの１水平期間信号ＳＬに応じて、第３制御信号である制御信号ＣＴＲＬ３をバッファ部Ｍの入力スイッチ部ＭＵＸｂと出力スイッチ部（端子接続出力スイッチ部ＭＵＸａ、バッファ接続出力スイッチ部ＭＵＸｃ）とに出力する。スイッチ制御回路６３は、（ｎ−１）番目の１／｛２（ｎ−１）水平期間＜［１／２＋（ｎ−２）／｛２（ｎ−１）｝］〜１Ｈ＞において、外部からの１水平期間信号ＳＬに応じて、第ｎ制御信号である制御信号ＣＴＲＬｎをバッファ部Ｍの入力スイッチ部ＭＵＸｂと出力スイッチ部（端子接続出力スイッチ部ＭＵＸａ、バッファ接続出力スイッチ部ＭＵＸｃ）とに出力する。
【００９３】
図１１Ａに示されるように、バッファ部Ｍの入力スイッチ部ＭＵＸｂの入力スイッチ部本体６５は、制御信号ＣＴＲＬ１に応じて、その入力スイッチ部ＭＵＸｂの入力スイッチ６５１の第１端子と第２端子を接続する。バッファ部Ｍの端子接続出力スイッチ部ＭＵＸａの端子接続出力スイッチ本体６４は、制御信号ＣＴＲＬ１に応じて、その端子接続出力スイッチ部ＭＵＸａの端子接続出力スイッチ６４１〜６４ｎの第１端子と第２端子を非接続する。バッファ部Ｍのバッファ接続出力スイッチ部ＭＵＸｃのバッファ接続出力スイッチ本体６６は、制御信号ＣＴＲＬ１に応じて、そのバッファ接続出力スイッチ部ＭＵＸｃのバッファ接続出力スイッチ６６１〜６６ｎの第１端子と第２端子を接続する。
このとき、最初の１／２水平期間（０〜１／２Ｈ）において、出力端子ＬＶ１〜ＬＶｎには、第１電圧である電圧Ｖ１が印加される。バッファ部Ｍの入力スイッチ部ＭＵＸｂが制御信号ＣＴＲＬ１に応じてｎ個の電圧（端子ＴＰ１〜ＴＰｎに印加された電圧Ｖ１〜Ｖｎ）のうちの第１電圧Ｖ１に切り替えたとき、図１２に示されるように、出力端子ＬＶ１〜ＬＶｎに接続された信号線に印加される電圧は、徐々に第１電圧Ｖ１に達する。
【００９４】
図１１Ｂに示されるように、バッファ部Ｍの入力スイッチ部ＭＵＸｂの入力スイッチ部本体６５は、制御信号ＣＴＲＬ２に応じて、その入力スイッチ部ＭＵＸｂの入力スイッチ６５２の第１端子と第２端子を接続する。バッファ部Ｍの端子接続出力スイッチ部ＭＵＸａの端子接続出力スイッチ本体６４は、制御信号ＣＴＲＬ２に応じて、その端子接続出力スイッチ部ＭＵＸａの端子接続出力スイッチ６４２〜６４ｎの第１端子と第２端子を非接続する（端子接続出力スイッチ６４１の第１端子と第２端子を接続する）。バッファ部Ｍのバッファ接続出力スイッチ部ＭＵＸｃのバッファ接続出力スイッチ本体６６は、制御信号ＣＴＲＬ２に応じて、そのバッファ接続出力スイッチ部ＭＵＸｃのバッファ接続出力スイッチ６６２〜６６ｎの第１端子と第２端子を接続する。
このとき、１／２水平期間の後の１／｛２（ｎ−１）水平期間＜１／２〜［１／２＋１／｛２（ｎ−１）｝］Ｈ＞において、出力端子ＬＶ１には、第１電圧である電圧Ｖ１が印加され、出力端子ＬＶ２〜ＬＶｎには、第２電圧である電圧Ｖ２が印加される。バッファ部Ｍの入力スイッチ部ＭＵＸｂが制御信号ＣＴＲＬ２に応じてｎ個の電圧（端子ＴＰ１〜ＴＰｎに印加された電圧Ｖ１〜Ｖｎ）のうちの第２電圧Ｖ２に切り替えたとき、第２電圧Ｖ２は第１電圧Ｖ１の次の電圧であるため、図１２に示されるように、出力端子ＬＶ２に接続された信号線に印加される電圧は、直ちに、第１電圧Ｖ１から第２電圧Ｖ２に達する。
【００９５】
図１１Ｃに示されるように、バッファ部Ｍの入力スイッチ部ＭＵＸｂの入力スイッチ部本体６５は、制御信号ＣＴＲＬｎに応じて、その入力スイッチ部ＭＵＸｂの入力スイッチ６５ｎの第１端子と第２端子を接続する。バッファ部Ｍの端子接続出力スイッチ部ＭＵＸａの端子接続出力スイッチ本体６４は、制御信号ＣＴＲＬｎに応じて、その端子接続出力スイッチ部ＭＵＸａの端子接続出力スイッチ６４ｎの第１端子と第２端子を非接続する（端子接続出力スイッチ６４１〜６４ｎ−１の第１端子と第２端子を接続する）。バッファ部Ｍのバッファ接続出力スイッチ部ＭＵＸｃのバッファ接続出力スイッチ本体６６は、制御信号ＣＴＲＬｎに応じて、そのバッファ接続出力スイッチ部ＭＵＸｃのバッファ接続出力スイッチ６６ｎの第１端子と第２端子を接続する。
このとき、（ｎ−１）番目の１／｛２（ｎ−１）水平期間＜［１／２＋（ｎ−２）／｛２（ｎ−１）｝］〜１Ｈ＞において、出力端子ＬＶ１〜ＬＶｎには、それぞれ第１電圧である電圧Ｖ１から第ｎ電圧である電圧Ｖｎ（電圧Ｖ１〜Ｖｎ）が印加される。バッファ部Ｍの入力スイッチ部ＭＵＸｂが制御信号ＣＴＲＬｎに応じてｎ個の電圧（端子ＴＰ１〜ＴＰｎに印加された電圧Ｖ１〜Ｖｎ）のうちの第ｎ電圧Ｖｎに切り替えたとき、第ｎ電圧Ｖｎは第（ｎ−１）電圧Ｖｎ−１の次の電圧であるため、図１２に示されるように、出力端子ＬＶｎに接続された信号線に印加される電圧は、直ちに、第（ｎ−１）電圧Ｖｎ−１から第ｎ電圧Ｖｎに達する。
【００９６】
また、図示しないが、液晶パネル３０の対向電極ＣＯＭの電位が設定電位以上の電位であるときに、上記の１水平期間信号ＳＬとは異なる１水平期間信号ＳＨが外部からスイッチ制御回路６３に供給される。このとき、スイッチ制御回路６３は、最初の１／２水平期間（０〜１／２Ｈ）において、外部からの１水平期間信号ＳＨに応じて、第ｎ制御信号である制御信号ＣＴＲＬｎをバッファ部Ｍの入力スイッチ部ＭＵＸｂと出力スイッチ部（端子接続出力スイッチ部ＭＵＸａ、バッファ接続出力スイッチ部ＭＵＸｃ）とに出力する。スイッチ制御回路６３は、１／２水平期間の後の１／｛２（ｎ−１）水平期間＜１／２〜［１／２＋１／｛２（ｎ−１）｝］Ｈ＞において、外部からの１水平期間信号ＳＨに応じて、第（ｎ−１）制御信号である制御信号ＣＴＲＬ（ｎ−１）をバッファ部Ｍの入力スイッチ部ＭＵＸｂと出力スイッチ部（端子接続出力スイッチ部ＭＵＸａ、バッファ接続出力スイッチ部ＭＵＸｃ）とに出力する。スイッチ制御回路６３は、次の１／｛２（ｎ−１）水平期間＜［１／２＋１／｛２（ｎ−１）｝］〜［１／２＋２／｛２（ｎ−１）｝］Ｈ＞において、外部からの１水平期間信号ＳＨに応じて、第（ｎ−２）制御信号である制御信号ＣＴＲＬ（ｎ−２）をバッファ部Ｍの入力スイッチ部ＭＵＸｂと出力スイッチ部（端子接続出力スイッチ部ＭＵＸａ、バッファ接続出力スイッチ部ＭＵＸｃ）とに出力する。スイッチ制御回路６３は、（ｎ−１）番目の１／｛２（ｎ−１）水平期間＜［１／２＋（ｎ−２）／｛２（ｎ−１）｝］〜１Ｈ＞において、外部からの１水平期間信号ＳＨに応じて、第１制御信号である制御信号ＣＴＲＬ１をバッファ部Ｍの入力スイッチ部ＭＵＸｂと出力スイッチ部（端子接続出力スイッチ部ＭＵＸａ、バッファ接続出力スイッチ部ＭＵＸｃ）とに出力する。
【００９７】
この場合、最初の１／２水平期間（０〜１／２Ｈ）において、出力端子ＬＶ１〜ＬＶｎには、第ｎ電圧である電圧Ｖｎが印加される。１／２水平期間の後の１／｛２（ｎ−１）水平期間＜１／２〜［１／２＋１／｛２（ｎ−１）｝］Ｈ＞において、出力端子ＬＶｎには、電圧Ｖｎが印加され、出力端子ＬＶ１〜ＬＶｎ−１には、電圧Ｖｎ−１が印加される。次の１／｛２（ｎ−１）水平期間＜［１／２＋１／｛２（ｎ−１）｝］〜［１／２＋２／｛２（ｎ−１）｝］Ｈ＞において、出力端子ＬＶｎには、電圧Ｖｎが印加され、出力端子ＬＶｎ−１には、電圧Ｖｎ−１が印加され、出力端子ＬＶ１〜ＬＶｎ−２には、電圧Ｖｎ−２が印加される。（ｎ−１）番目の１／｛２（ｎ−１）水平期間＜［１／２＋（ｎ−２）／｛２（ｎ−１）｝］〜１Ｈ＞において、出力端子ＬＶ１〜ＬＶｎには、それぞれ電圧Ｖ１〜Ｖｎが印加される。
【００９８】
以上の説明により、本発明の第３実施形態に係る液晶表示装置では、バッファアンプの数を前述の第２従来例よりも１／ｎに低減しているため、消費電力を前述の第２従来例よりも１／ｎに低減することができる。
【００９９】
また、本発明の第３実施形態に係る液晶表示装置では、入力スイッチ部ＭＵＸｂ、出力スイッチ部（端子接続出力スイッチ部ＭＵＸａ、バッファ接続出力スイッチ部ＭＵＸｃ）は単純な選択回路であり、バッファアンプの数を前述の第２従来例よりも１／ｎに低減しているため、液晶駆動電源回路６０全体の回路規模（チップサイズ）を小さくすることができる。
【０１００】
また、本発明の第３実施形態に係る液晶表示装置では、バッファ部Ｍは、１水平期間（１Ｈ）において、スイッチ制御回路６３からの制御信号により段階的に出力電圧を制御するため、電位差が少なく、オーバーシュートが発生し難い。
【図面の簡単な説明】
【０１０１】
【図１】図１は、特許文献１の図１１に記載された信号線駆動回路の構成を示す。（第１従来例）
【図２】図２は、特許文献１の図１に記載された液晶駆動回路の構成を示す。（第２従来例）
【図３】図３は、従来の液晶表示装置の液晶駆動装置の構成を示す。（第２従来例）
【図４】図４は、本発明の液晶表示装置の構成を示す。（第１実施形態）
【図５Ａ】図５Ａは、本発明の液晶表示装置のバッファ部の構成を示す。（第１実施形態）
【図５Ｂ】図５Ｂは、本発明の液晶表示装置のバッファ部の構成を示す。（第１実施形態）
【図６】図６は、本発明の液晶表示装置のバッファ部、スイッチ制御回路の動作を示すタイミングチャートである。（第１実施形態）
【図７】図７は、本発明の液晶表示装置の構成を示す。（第２実施形態）
【図８Ａ】図８Ａは、本発明の液晶表示装置のバッファ部の構成を示す。（第２実施形態）
【図８Ｂ】図８Ｂは、本発明の液晶表示装置のバッファ部の構成を示す。（第２実施形態）
【図８Ｃ】図８Ｃは、本発明の液晶表示装置のバッファ部の構成を示す。（第２実施形態）
【図９】図９は、本発明の液晶表示装置のバッファ部、スイッチ制御回路の動作を示すタイミングチャートである。（第２実施形態）
【図１０】図１０は、本発明の液晶表示装置の構成を示す。（第３実施形態）
【図１１Ａ】図１１Ａは、本発明の液晶表示装置のバッファ部の構成を示す。（第３実施形態）
【図１１Ｂ】図１１Ｂは、本発明の液晶表示装置のバッファ部の構成を示す。（第３実施形態）
【図１１Ｃ】図１１Ｃは、本発明の液晶表示装置のバッファ部の構成を示す。（第３実施形態）
【図１２】図１２は、本発明の液晶表示装置のバッファ部、スイッチ制御回路の動作を示すタイミングチャートである。（第３実施形態）
【符号の説明】
【０１０２】
１    シフトレジスタ
２    データラッチ回路
３    ロードラッチ回路
４    レベルシフタ
５    デジタル／アナログ（Ｄ／Ａ）コンバータ
６    バッファアンプ
７    ブリーダ
１０    液晶駆動電源回路
２０    ドライバー回路
３１〜３ｍ（ｍは１以上の整数）    ラッチ回路
２１、２１１〜２１ｍ    デコーダ
２２、２２１〜２２ｍ    出力選択回路
３０    液晶パネル
Ｒ０〜Ｒｎ（ｎは階調数（２以上の整数））    抵抗素子
ＬＶ１〜ＬＶｎ（ｎは階調数（２以上の整数））    出力端子
ＯＵＴ１〜ＯＵＴｍ    出力端子
ＴＰ０〜ＴＰｎ（ｎは階調数（２以上の整数））    端子
ＶＨ    第１電源
ＶＬ    第２電源
４０    液晶駆動電源回路
４１    電圧発生部（ブリーダ）
４２    バッファ部
４３    スイッチ制御回路
４４    入力スイッチ部本体
４４１    第１端子
４４２    第２端子
４４３    第３端子
４５    出力スイッチ部本体
４５１    第１端子
４５２    第２端子
４５３    第３端子
ＡＭ１〜ＡＭｎ／２（ｎは階調数（２以上の整数））    バッファアンプ
ＡＭｊ／２（ｊは、２、４、…、ｎを満たす整数）    バッファアンプ
ＬＶｊ（ｊは、２、４、…、ｎを満たす整数）    出力端子
Ｍ１〜Ｍｎ／２（ｎは階調数（２以上の整数））    バッファ部
Ｍｊ／２（ｊは、２、４、…、ｎを満たす整数）    バッファ部
Ｒｊ（ｊは、２、４、…、ｎを満たす整数）    抵抗素子
ＳＬ    １水平期間信号
ＳＷａ    入力スイッチ部
ＳＷｂ    出力スイッチ部
ＴＰｊ（ｊは、２、４、…、ｎを満たす整数）    端子
Ｖｊ（ｊは、２、４、…、ｎを満たす整数）    電圧
５０    液晶駆動電源回路
５１    電圧発生部（ブリーダ）
５２    バッファ部
５３    スイッチ制御回路
５４    入力スイッチ部本体
５４１    第１端子
５４２    第２端子
５４３    第３端子
５４４    第４端子
５５    出力スイッチ部本体
５６    第１出力スイッチ
５６１    第１端子
５６２    第２端子
５６３    第３端子
５７    第２出力スイッチ
５７１    第１端子
５７２    第２端子
５７３    第３端子
ＡＭ１〜ＡＭ（ｎ−α）／３（ｎは階調数（２以上の整数）、αは、ｎを３で割ったときの余り）    バッファアンプ
ＡＭｐ（ｐは、３、６、…、ｎ−αを満たす整数）    バッファアンプ
ＬＶｐ（ｐは、３、６、…、ｎ−αを満たす整数）    出力端子
Ｍ１〜Ｍ（ｎ−α）／３（ｎは階調数（２以上の整数）、αは、ｎを３で割ったときの余り）    バッファ部
Ｍｐ（ｐは、３、６、…、ｎ−αを満たす整数）    バッファ部
Ｒｐ（ｐは、３、６、…、ｎ−αを満たす整数）    抵抗素子
ＳＷｃ    入力スイッチ部
ＳＷｄ    出力スイッチ部
ＴＰｐ（ｐは、３、６、…、ｎ−αを満たす整数）    端子
Ｖｐ（ｐは、３、６、…、ｎ−αを満たす整数）    電圧
６０    液晶駆動電源回路
６１    電圧発生部（ブリーダ）
６２    バッファ部
６３    スイッチ制御回路
６４    端子接続出力スイッチ本体
６４１〜６４ｎ    端子接続出力スイッチ
６５    入力スイッチ部本体
６５１〜６５ｎ    入力スイッチ
６６    バッファ接続出力スイッチ本体
６６１〜６６ｎ    バッファ接続出力スイッチ
ＡＭ    バッファアンプ
Ｍ    バッファ部
ＭＵＸａ    出力スイッチ部（端子接続出力スイッチ部）
ＭＵＸｂ    入力スイッチ部
ＭＵＸｃ    出力スイッチ部（バッファ接続出力スイッチ部）
Ｖ１〜Ｖｎ（ｎは階調数（２以上の整数））    電圧
【図１】
2005215052.tif 000003
【図２】
2005215052.tif 000004
【図３】
2005215052.tif 000005
【図４】
2005215052.tif 000006
【図５Ａ】
2005215052.tif 000007
【図５Ｂ】
2005215052.tif 000008
【図６】
2005215052.tif 000009
【図７】
2005215052.tif 000010
【図８Ａ】
2005215052.tif 000011
【図８Ｂ】
2005215052.tif 000012
【図８Ｃ】
2005215052.tif 000013
【図９】
2005215052.tif 000014
【図１０】
2005215052.tif 000015
【図１１Ａ】
2005215052.tif 000016
【図１１Ｂ】
2005215052.tif 000017
【図１１Ｃ】
2005215052.tif 000018
【図１２】
2005215052.tif 000019