(57)【要約】【課題】  半導体層へのＡｕの異常拡散を防止することができる半導体装置の製造方法を提供する。【解決手段】  Ｐｔ層およびＡｕ層を含み、どちらか一方が半導体層とショットキー接合またはオーミック接合を形成する電極１００を備えた半導体装置の製造方法において、電子線蒸着法により半導体層上に電極材料である、Ｔｉ、Ｐｔ、Ａｕを蒸着する蒸着工程と、上記蒸着工程で電極端に形成された上記Ｐｔ層およびＡｕ層を含んでなる薄層部２０から、上記半導体層とショットキー接合またはオーミック接合を形成する層以外の層を除去する除去工程と、リフトオフ法により電極を形成する電極形成工程と、を含んでいる。【選択図】  図１
2005191372.tif 000002
【特許請求の範囲】
【請求項１】
Ｐｔ層およびＡｕ層を含み、どちらか一方が半導体層とショットキー接合またはオーミック接合を形成する電極を備えた半導体装置の製造方法において、
電子線蒸着法により半導体層上に電極材料を蒸着する蒸着工程と、
上記蒸着工程で電極端に形成された上記Ｐｔ層およびＡｕ層を含んでなる薄層部から、Ｐｔ層およびＡｕ層のうち上記半導体層とショットキー接合またはオーミック接合を形成する層以外の層を除去する除去工程と、
リフトオフ法により電極を形成する電極形成工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
上記薄層部には、上記除去工程において取り除かれる層以外の層の厚みが５０ｎｍ未満である領域が含まれていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
上記半導体層にＧａを含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
半導体装置を加熱して３００℃以上とする熱処理工程を、上記除去工程の後に含むことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
上記電極が、電界効果型トランジスタのゲート電極またはバイポーラトランジスタのベース電極であることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
上記除去工程が、上記蒸着工程の後であり、かつ上記リフトオフ法による電極形成工程の前になされることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
電子線蒸着法により半導体層上に電極材料を蒸着する蒸着工程により形成されたＰｔ層およびＡｕ層を含み、どちらか一方が半導体層とショットキー接合またはオーミック接合を形成する電極を備えた半導体装置において、
上記電極の電極端の薄層部は、Ｐｔ層又はＡｕ層のうち、半導体層とショットキー接合またはオーミック接合を形成する層のみを含んでいることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、より詳細には、Ａｕを電極材料として含む電極を備えた半導体装置において、半導体層へのＡｕの異常拡散を防止した半導体装置の製造方法および半導体装置に関するものである。
【背景技術】
【０００２】
電界効果型トランジスタ（ＦＥＴ、ＨＥＭＴ）およびヘテロバイポーラトランジスタは、ＧａＡｓなどの化合物半導体基板上に形成され、パワートランジスタや超低雑小信号トランジスタ等に用いられる。以下に、これまでのＧａＡｓイオン注入型電界効果型半導体装置および、ＧａＡｓ／ＡｌＧａＡｓヘテロバイポーラトランジスタまたはＧａＡｓ／ＩｎＧａＰヘテロバイポーラトランジスタの製造方法を図１１および図１２に基づいて説明する。
【０００３】
図１１は、従来のＧａＡｓイオン注入型電界効果型半導体装置の製造方法を示す概略図である。まず半絶縁性ＧａＡｓ基板１上に、従来のフォト工程、注入工程、アニール工程によって、ｎ型不純物としてＳｉを注入し、ｎ型能動層２およびｎ型コンタクト層３を形成する（図１１（ａ））。次にリフトオフ法、アロイ法を用いてＡｕＧｅ／Ｎｉ／Ａｕからなるソース電極４、ドレイン電極５を形成する（図１１（ｂ））。その後、プラズマ装置を用いてＳｉＮ層７を形成し、ゲート電極形成用レジストパターン６を通常のフォト工程により形成する（図１１（ｃ））。形成したゲート電極形成用レジストパターン６をマスクとして、その下層のＳｉＮ層７をバッファードフッ酸（ＢＨＦ）などを用いてエッチングし、電子線蒸着機を用いて電極材料であるＴｉ、Ｐｔ、Ａｕを蒸着し、ゲート電極８を形成する（図１１（ｄ））。次にアセトン、ＩＰＡなどの有機溶剤を用いて、ゲート電極形成用レジストパターン６上に蒸着された電極材料、およびゲート電極形成用レジストパターン６を除去する（図１１（ｅ））。一般的に、このような除去方法はリフトオフ法と呼ばれる。最後に、ＳｉＮ膜７でゲート電極を保護し、４００℃１分間の熱処理を行う。これにより、Ｔｉ／Ｐｔ／Ａｕからなるゲート電極をもつ電界効果型トランジスタが完成する（図１１（ｆ））。
【０００４】
図１２は、従来のＧａＡｓ／ＡｌＧａＡｓヘテロバイポーラトランジシスタあるいはＧａＡｓ／ＩｎＧａＰヘテロバイポーラトランジシスタの製造方法を示す概略図である。まず図１２（ａ）に示すような結晶構造を、有機金属気層成長法などを用いることよって作製する。上記結晶構造は、ＧａＡＳ基板１の上に積層される形で、ＧａＡｓバッファー層９、ＧａＡｓサブコレクタ層１０、ＧａＡｓコレクタ層１１、ＧａＡｓベース層１２、ＡｌＧａＡｓエミッタ層あるいはＩｎＧａＰエミッタ層１３、ＧａＡｓコンタクト層１４、ＩｎＧａＡｓコンタクト層１５が順次積層された構造となっている。次に通常のフォトエッチングにより、エミッタ部のメサエッチング、ベース部のメサエッチング、コレクタ部にメサエッチングを行う。これにより、エミッタ、ベース、コレクタ部分を作製する（図１２（ｂ））。その後、通常のフォトエッチングによりＡｕＧｅ／Ｎｉ／Ａｕからなるエミッタ電極１６、コレクタ電極１７を形成する（図１２（ｃ））。その後、プラズマ装置を用いてウエハ上にＳｉＮ層７を形成する（図１２（ｄ））。次にベース電極形成用レジストパターン１８を通常のフォト工程により形成し、ベース電極形成用レジストパターン１８をマスクとして、その下層のＳｉＮ層７をＢＨＦを用いてエッチングする（図１２（ｅ））。その後、電子線蒸着装置を用いて電極材料であるＰｔ、Ｔｉ、Ｐｔ、Ａｕを蒸着し、ベース電極１９を形成する（図１２（ｆ））。その後アセトン、ＩＰＡなどの有機溶剤を用いて、ベース電極形成用レジストパターン１８上に蒸着された金属材料、およびベース電極形成用レジストパターン１８をリフトオフ法により除去する。最後にＳｉＮ膜７でベース電極を保護し、かつ、４００℃で１分間の熱処理を行う。これにより、エミッタ電極１７、ベース電極１９、コレクタ電極１６がそれぞれの半導体層とオーミック接合を形成し、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕからなるベース電極をもつヘテロバイポーラトランジスタが完成する。
【特許文献１】特開平１０−１７８１８７号（公開日：１９９８年６月３０日）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の半導体装置では、半導体層へのＡｕの異常拡散が発生してしまうという問題がある。
【０００６】
すなわち、上述した従来の半導体装置は、電子線蒸着機およびリフトオフ法で多層構造の電極が形成される。しかしながらこの方法では、電極を構成する電極材料を完全に垂直に蒸着することが容易ではなく、また、蒸着時に電極端および半導体層表面に非常に僅かな厚みではあるが、電極材料が付着してしまうことが知られている。
【０００７】
図１３は、図１１および図１２に示す工程で形成されたＰｔ、Ａｕを含む電極をもつゲート電極および、ベース電極を示す図である。図１３（ａ）は、図１１に示す工程によって製造されたＴｉ／Ｐｔ／Ａｕからなるゲート電極の断面図であり、図１３（ｂ）は、図１２に示す工程によって製造されたＰｔ／Ｔｉ／Ｐｔ／Ａｕからなるベース電極の断面図である。これらに示されるように、電極材料が、電極端および半導体層表面に意図せず付着してしまう。電極端および半導体層表面に電極材料が付着した状態でトランジスタの製造を続けた場合、製造工程中の熱処理で電極端のＡｕ薄膜は半導体層（能動層）に拡散してしまう。
【０００８】
Ａｕが半導体層へ拡散すると次のような問題が発生する。電界効果型トランジスタの場合では、ゲート耐圧の劣化および、トランジスタの閾値電圧をばらつかせる原因となる。また、ベース電極をもつヘテロバイポーラトランジスタでは、ベース、コレクタ間の耐圧をばらつかせる原因となる。
【０００９】
このようなＡｕの半導体層中への異常拡散を防止するために、特許文献１では、半導体上にＴ字型の構造を有するゲート電極が備えられた半導体装置が開示されている。上記ゲート電極がＴ字型構造をしていることから、電極端は半導体表面に接触していない。これにより半導体装置の製造工程に含まれる熱処理によって電極を構成している金属、具体的にはＡｕが電極端に付着した場合であってもＡｕが半導体層（能動層）に付着することを避けることができる。
【００１０】
したがって、このような構成を備えた半導体装置は、上述したような電極特性の劣化を防ぐことができるとしている。
【００１１】
しかしながら、このようなＴ字型構造の電極を半導体層上に形成して製造する半導体装置は、上述したようなＡｕの半導体層中への異常拡散は防止することができるが、その半導体装置の製造工程は従来の製造工程と比較して煩雑となる。
【００１２】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、従来の半導体装置の製造方法を大きく変えることなく、半導体層へのＡｕの異常拡散を防止した半導体装置を製造することができる製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の発明者らは、半導体装置の製造方法につき鋭意検討した結果、半導体層上にＡｕが単体で存在する場合には、Ａｕの半導体層への異常拡散は起こらないことを見出した。さらに、ＰｔとＡｕとが混在しており、かつ、半導体層とショットキー接合またはオーミック接合を形成しているＰｔ層の厚さが薄い部分において、Ａｕが半導体層へ異常拡散することを見出し、本発明を完成するに至った。
【００１４】
本発明に係る半導体装置の製造方法は、上記課題を解決するために、Ｐｔ層およびＡｕ層を含み、どちらか一方が半導体層とショットキー接合またはオーミック接合を形成する電極を備えた半導体装置の製造方法において、電子線蒸着法により半導体層上に電極材料を蒸着する蒸着工程と、上記蒸着工程で電極端に形成された上記Ｐｔ層およびＡｕ層を含んでなる薄層部から、Ｐｔ層およびＡｕ層のうち上記半導体層とショットキー接合またはオーミック接合を形成する層以外の層を除去する除去工程と、リフトオフ法により電極を形成する電極形成工程と、を含むことを特徴としている。
【００１５】
このように、本発明の半導体装置の製造方法は、上記除去工程以外は従来の製造方法と同様の工程であり、また、除去工程はエッチングなどにより実現できるから、従来の製造方法を変えることなく、そのまま従来の製造方法に追加することができる。このため、本発明の製造方法によれば、これまでの製造工程を大きく変える必要がなく、これまでの半導体装置の製造における生産効率を維持しつつ、上述した問題点を解決する半導体装置を提供することができる。
【００１６】
本発明の半導体装置の製造方法では、蒸着工程において半導体層上に電極材料を蒸着する際に、半導体層上の意図しない領域にも電極材料が蒸着され、非常に僅かな厚みの電極材料の層が形成されてしまう。このため、蒸着工程において電極材料を積層すると、非常に僅かな厚みの電極材料が複数積層されてなる領域が半導体層上に形成されることとなる。本発明においては、蒸着工程において必然的に形成されることとなる、電極を形成するための意図して形成された電極材料の厚みと比して非常に薄い領域を「薄層部」という。また、「電極端」とは、電極における半導体層との接触面を底面とした場合の、電極の側面および側面の薄層部と連続して形成されている半導体層上の薄層部のことをいう。
【００１７】
上述したとおり、Ａｕの半導体層への異常拡散はＰｔとＡｕとが混在し、かつＰｔ層の厚さが薄い場合に生じるが、本発明の半導体装置の製造方法は、上記蒸着工程で電極端に形成された薄層部から、Ｐｔ層およびＡｕ層のうち上記半導体層とショットキー接合またはオーミック接合を形成する層以外の層を除去する除去工程を含んでいる。このため、例えば、上記半導体層とＰｔ層とが上記接合を形成している場合には、除去工程により薄層部からＡｕ層を取り除くことができる。よって、本発明の製造方法により製造された半導体装置に対し熱処理等がなされた場合も、薄層部が共晶状態となってＡｕが半導体層へ異常拡散することがない。したがって、本発明の製造方法によれば、電極を構成するＡｕ層が半導体層に異常拡散することがない半導体装置を効率良く製造することができる。
【００１８】
本発明の半導体装置の製造方法は、上記薄層部には、上記除去工程において取り除かれる層以外の層の厚みが５０ｎｍ未満である領域が含まれていることが好ましい。
【００１９】
蒸着工程において形成される薄層部は意図せずに形成されるものであるから、通常その厚みを制御することはできない。ここで、Ｐｔ層およびＡｕ層を含んでなる薄層部において、Ｐｔ層が半導体層とショットキー接合またはオーミック接合を形成している場合、Ａｕ層以外の層の厚みが５０ｎｍ未満であると、半導体層に対するＡｕ層の異常拡散が生じやすくなる。したがって、蒸着工程においてＡｕ層以外の層が５０ｎｍ未満である領域が形成される場合には、上記除去工程により薄層部のＡｕ層を取り除くことが、半導体層へのＡｕの異常拡散を防止するために特に重要となる。
【００２０】
なお、「除去工程において取り除かれる層以外の層」とは、必ずしも単層で形成されていなくてもよい。すなわち、半導体層とショットキー接合またはオーミック接合を形成する層が１層で形成されている必要はなく、複数の層により形成されていてもよい。すなわち、「除去工程において取り除かれる層以外の層」は、除去工程において取り除かれる層と熱処理により共晶状態となる電極材料であればよく、複数の電極材料層からなり、そのうちの１層が半導体層とショットキー接合またはオーミック接合を形成するものであればよい。また、薄層部のＰｔ層およびＡｕ層が共晶状態になることが可能な範囲であれば、上記Ｐｔ層およびＡｕ層が順次積層された構造である必要はなく、この２層の間に別の電極材料が積層されていてもよい。
【００２１】
また、本発明に係る半導体装置の製造方法は、上記半導体層にＧａを含むことを特徴としている。
【００２２】
これにより、上記の効果に加えて、Ｇａを半導体基板に含んでいることから、シリコンを基板に用いる半導体装置に比べ高性能な半導体装置を製造することができる。また、Ｇａを含む半導体基板は、直接イオン（ｎ型またはｐ型）を注入し、電極を形成し、配線を行うという比較的簡単な方法によって半導体装置を形成できる。
【００２３】
本発明の半導体の製造方法は、半導体装置を加熱して３００℃以上とする熱処理工程を、上記除去工程の後に含むものであってもよい。
【００２４】
半導体装置の製造方法においては、種々の理由で半導体装置が加熱処理されることがあるが、この加熱処理工程によって半導体層へのＡｕの異常拡散が生じることがある。本発明の製造方法は、熱処理工程の前に上記除去工程を備えているから、半導体装置が３００℃以上に加熱されることによるＡｕの半導体装置への異常拡散を確実に防止することができる。
【００２５】
また、本発明に係る半導体装置の製造方法は、上記電極が、電界効果型トランジスタのゲート電極またはバイポーラトランジスタのベース電極であることを特徴としている。
【００２６】
これにより、電界効果型トランジスタの場合では、ゲート電極の電極材料が半導体層に異常拡散することがないため、上述したようなゲート耐圧の劣化等の問題が発生せず、性能の高いトランジスタを提供することができる。また、バイポーラトランジスタの場合では、ベース電極の電極材料が半導体層に異常拡散することがないため、上述したようなベース、コレクタ間の耐圧のばらつき等の問題が発生しないため性能の高いトランジスタを提供することができる。
【００２７】
また、本発明に係る半導体装置の製造方法は、上記除去工程が、上記蒸着工程の後であり、かつ上記電極形成工程の前になされることを特徴としている。
【００２８】
これにより、本発明の半導体装置は、電界効果トランジスタではソース電極およびドレイン電極、バイポーラトランジスタではエミッタ電極およびコレクタ電極が絶縁層（酸化層）で覆われていない状態であっても、これらの電極の電極材料を除去することなく、ゲート電極またはベース電極の異常拡散する電極材料を除去することができる。
【００２９】
また、上述した工程を含む製造方法によって製造される本発明の半導体装置は、電子線蒸着法により半導体層上に電極材料を蒸着する蒸着工程により形成されたＰｔ層およびＡｕ層を含み、どちらか一方が半導体層とショットキー接合またはオーミック接合を形成する電極を備えた半導体装置において、上記電極の電極端の薄層部は、Ｐｔ層又はＡｕ層のうち、半導体層とショットキー接合またはオーミック接合を形成する層のみを含んでいることを特徴としている。
【００３０】
上述したように、半導体層へのＡｕの異常拡散は、薄層部にＰｔとＡｕとが混在している場合に起こるが、発明の半導体装置は、Ｐｔ層とＡｕとのうち、薄層部が半導体層と上記接合を形成する層のみを含んでおり他方の層は含んでいない。このため、本発明の半導体装置は、熱処理工程された場合であっても、Ｐｔ層およびＡｕ層が共晶状態となることはないから、半導体層へのＡｕ（またはＰｔ）の異常拡散が起こらない。
【００３１】
これにより、上述したような電極の耐圧等の問題を解決することができ、良好なショットキー接合あるいはオーミック接合を形成することができる。すなわち、高い性能と信頼性をもつ半導体装置を提供することができる。
【発明の効果】
【００３２】
本発明に係る半導体装置の製造方法は、蒸着工程で電極端に形成された上記Ｐｔ層およびＡｕ層を含んでなる薄層部から、Ｐｔ層およびＡｕ層のうち上記半導体層とショットキー接合またはオーミック接合を形成する層以外の層を除去する除去工程を含んでいる。
【００３３】
これにより、ＰｔまたはＡｕが半導体層に異常拡散することがない半導体装置を、これまでの半導体装置の製造方法を大きく変えることなく製造することができる。したがって、これまでの半導体装置の製造における生産効率を維持し、かつ、高い性能をもつ半導体装置を提供することができるという効果を奏する。
【００３４】
また、本発明の半導体装置は、電極端の薄層部がＰｔ層又はＡｕ層のうち、半導体層とショットキー接合またはオーミック接合を形成する層のみを含んでいる。
【００３５】
これにより、従来では電極の形成過程における熱処理において、電極端に付着していた電極材料の半導体層への異常拡散を防ぐことができる。
【００３６】
半導体層内へのＰｔまたはＡｕの異常拡散は、その拡散の程度が僅かであっても、電界効果型トランジスタのゲート電極端で起った場合では、ゲート耐圧の劣化および、トランジスタの閾値電圧をばらつかせる原因となる。またヘテロバイポーラトランジスタのベース電極端で異常拡散が起った場合でも、ベース、コレクタ間の耐圧をばらつかせる原因となる。
【００３７】
本発明の半導体装置は、上記のように電極の電極端の薄層部がＰｔ層又はＡｕ層のうち、半導体層とショットキー接合またはオーミック接合を形成する一方の層のみを含んでいるから、電界効果型トランジスタでは、ゲート電極直下および、電極端付近での半導体層（能動層）領域に広がる空乏層の深さが均一になり、閾値電圧の安定化につながる。また、上記のような特徴をもつヘテロバイポーラトランジスタでは、ベース電極の電極端での金属のベース層への拡散が安定し、ベース・コレクタのＰＮ接合にまでベース電極の電極材料が拡散することがなくなり、ベース・コレクタダイオード特性が著しく安定するという効果を奏する。
【発明を実施するための最良の形態】
【００３８】
本発明の実施の形態を説明する前に、Ａｕの半導体層への異常拡散について具体的に説明する。
【００３９】
上述した電界効果型トランジスタおよびヘテロバイポーラトランジスタはともに、Ｔｉ、Ａｕ、Ｐｔを電極材料として含むものである。ＡｕおよびＰｔは半導体層と固相反応しやすい金属である。しかしながら、Ａｕの半導体層との反応は、本発明に係る半導体装置においては、電界効果型トランジスタの場合はゲート耐圧の劣化および、トランジスタの閾値電圧をばらつかせる原因となり、ベース電極をもつヘテロバイポーラトランジスタでは、ベース、コレクタ間の耐圧をばらつかせる原因となる。そこで、Ａｕと半導体層との固相反応を防ぐためにＴｉ層を用いる。このＴｉ層は、通常５０〜２００ｎｍ程度の厚みで積層され、Ａｕと半導体層との接触を防ぐ。
【００４０】
半導体装置は、従来から上述したような電子線蒸着機およびリフトオフ法で多層構造の電極形成される。しかしながらこの方法では、電極材料の蒸着時に電極端および半導体層表面に非常に僅かな厚みではあるが、電極材料が付着してしまうことが知られている。図１３は、図１１および図１２に示す工程で形成されたＰｔ、Ａｕを含む電極をもつゲート電極および、ベース電極を示す図である。これらに示されるように、電極材料が、電極端および半導体層表面に意図せず付着してしまう。この付着は、その厚みが制御できず、かつ非常に薄い。すなわち、電極端および半導体層表面に意図せず付着してしまった箇所ではＴｉ層も非常に薄く（１ｎｍ以下）なっている。そのため、Ａｕと半導体層との固相反応を防ぐために設けられているはずのＴｉ層はその効果を十分に奏することができない。このため、電極端および半導体層表面に電極材料が付着した状態でトランジスタの製造を続けた場合、製造工程中の熱処理で電極端のＡｕ薄膜は半導体層に拡散してしまう。この拡散が、Ａｕの半導体層への異常拡散である。すなわち、「異常拡散」とは、ショットキー接合またはオーミック接合を形成するための電極材料とは異なる電極材料の半導体層への拡散をいい、この拡散によりショットキー接合またはオーミック接合に悪影響を及ぼすものである。
【００４１】
またここでいう熱処理とは、例えば図１２に示すようなヘテロバイポーラトランジスタの製造の場合、ベース電極の最下層の電極材料であるＰｔを確実にｐ型ＧａＡｓベース層に到達させて、ベース電極とｐ型ＧａＡｓベース層とのオーミック接合の接合抵抗を低減するためのアロイ処理（例えば約４００℃で１分間）や、２５０℃から３００℃程度の温度で半導体層上に形成されたゲート電極またはベース電極の保護のためのＳｉＮ層を形成する工程も、上記熱処理として含んで考える必要がある。
【００４２】
図１４には、上記アロイ処理（３８０℃で１分間）後にＡｕの異常拡散が発生した場合のヘテロバイポーラトランジスタのベース電極付近の断面図を示す。これによれば、ベース電極の電極端でその下部にあたるＡｌＧａＡｓエミッタ層１３、ｐ型ＧａＡｓベース層１２中にもＡｕが異常拡散していることが、元素分析により確認された。また、この現象は、ベース電極下にＡｌＧａＡｓエミッタ層あるいはＩｎＧａＰエミッタ層１３がなく、直接ｐ型ＧａＡｓベース層１２の上にあった場合でも同様に発生する。
【００４３】
ヘテロバイポーラトランジスタのベース電極の場合、通常はエミッタ層であるＡｌＧａＡｓエミッタ層あるいはＩｎＧａＰエミッタ層上にベース電極を形成し、アロイ処理によってベース電極最下層のＰｔを半導体層に拡散させ、ｐ型ＧａＡｓベース層にコンタクトする方法が用いられる。このｐ型ＧａＡｓベース層はトランジシタの高性能化のため、具体的には高周波トランジスタの場合ではキャリアの走行時間を短くするため、高濃度化、薄層化されており、通常５０ｎｍ〜１００ｎｍの厚みがもちいられるのが一般的である。このような非常に薄いｐ型ＧａＡｓベース層にＰｔを拡散させることでコンタクトする方法で形成されるベース電極端でＡｕのＡｌＧａＡｓエミッタ層とその下のｐ型ＧａＡｓベース層へのＡｕの異常拡散が起った場合、この異常拡散が僅かなものであっても、ベース、コレクタ間の耐圧をばらつかせる原因となる。
【００４４】
そこでまず、本発明者らは、半導体層へのＡｕの異常拡散について、その拡散メカニズムを調べた。具体的に説明すると以下の通りである。
【００４５】
これまでに、図１１から図１３に示したようにＴｉ、Ｐｔ、Ａｕ、またはＰｔ、Ｔｉ、Ｐｔ、Ａｕを電極材料にもつ電極では、熱処理を行うことによって、Ａｕが半導体層へ異常拡散することがわかっている。そこで、他の電極材料をもつ電極について、その電極材料の異常拡散の有無を調べた。具体的には、電極材料として、Ｔｉ単層、Ｐｔ単層、Ａｕ単層、ＴｉとＡｕとの積層構造（Ｔｉ／Ａｕ層）、ＴｉとＰｔとの積層構造（Ｔｉ／Ｐｔ層）を用い、上述したような電子線蒸着機およびリフトオフ法によって半導体層上にそれぞれ形成した。次に形成した各種の電極に４００℃、１分間の熱処理を行った。半導体層への異常拡散を調べるため、それぞれの半導体層について元素分析を行った。その結果、これら各種の電極のうち、Ｔｉ単層、Ｐｔ単層、Ａｕ単層、ＴｉとＡｕとの積層構造、ＴｉとＰｔとの積層構造はいずれも図５に示すような電極端における電極材料の異常拡散は発生しなかった。すなわち、各種単層および、ＰｔとＡｕとが混在していない積層構造では、図１３に示すような電極端での金属の異常拡散は全く発生しないことがわかった。
【００４６】
次にＰｔとＡｕとの積層構造（Ｐｔ／Ａｕ層）をもつ電極について、Ａｕの異常拡散条件を調べた。具体的には、半導体層上に形成するＰｔ／Ａｕ層をもつ電極の各々の層厚をＰｔ（層の厚み：Ｘｎｍ）／Ａｕ（層の厚み：２００ｎｍ）とし、Ｘ＝２ｎｍ、５ｎｍ、１０ｎｍ、５０ｎｍ、１００ｎｍと変化させた電極を用い、上述した方法と同様の方法で半導体層上にそれぞれ形成した。形成した電極には、上記と同じく４００℃、１分間の熱処理を行った。その後、半導体層への異常拡散の深さを調べるため、それぞれの半導体層について元素分析を行った。なおここで、異常拡散の深さとは、半導体層の表面から電極材料の積層方向とは反対方向の半導体層中へ拡散した距離のことをいう。表１はその結果をまとめたものである。また、図１５は、表１に基づいて作成したグラフである。
【００４７】
【表１】
2005191372.tif 000003
【００４８】
これらの結果を表１および図１５に基づいて説明すると次の通りである。まず、Ｐｔ層の厚みが０ｎｍとは、Ａｕ単層ということである。上述したようにＡｕ単層の場合では、Ａｕの異常拡散は見られない。次に、電極中心部におけるＡｕの異常拡散には、Ｐｔ層の厚みによって差が見られた。すなわち、Ｐｔ層の厚みが１０ｎｍ以下（Ｘ＝２ｎｍ、５ｎｍ、１０ｎｍ）では、図１６に示すような電極中心部におけるＧａＡｓへのＡｕの異常拡散の深さが約２００ｎｍ見られた。一方、Ｐｔ層の厚みが５０ｎｍ以上（Ｘ＝５０ｎｍ、１００ｎｍ）の場合は、電極の中心部分におけるＧａＡｓへのＡｕの異常拡散は見られなかった。しかしながら、Ｐｔ層の厚みが２ｎｍ、５ｎｍ、１０ｎｍ、５０ｎｍ、１００ｎｍのいずれの電極でも、電極端付近におけるＧａＡｓへのＡｕの異常拡散の深さは約２００ｎｍ見られた。
【００４９】
また、これらの電極の下地となる層の材料をＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＰそれぞれに変え、Ｐｔ／Ａｕ層をもつ電極のＡｕの異常拡散を上記と同様の方法で調べた。その結果、いずれの場合でも、電極端付近におけるＡｕの異常拡散が見られた。すなわち、Ａｕの異常拡散にＧａが関係していることがわかった。
【００５０】
さらに、これらの調査により、図１３および図１４に示す電極上部（Ａｕの部分）にＧａが析出していることも元素分析で合わせて確認できた。
【００５１】
これらの結果は、Ｐｔが触媒として作用し、ＧａとＡｕの固相反応が促進され、Ａｕの半導体層への拡散と、Ｇａの電極の金属材料への拡散とが同時に発生していることが示唆できるものであった。
【００５２】
また、上記の現象はＰｔとＡｕとが逆の場合であっても同様のことが言え、Ａｕ層の厚みが薄い場合に、Ｐｔが触媒として作用し、ＧａとＡｕの固相反応が促進され、Ａｕの半導体層への拡散と、Ｇａの電極の金属材料への拡散とが同時に発生する。
【００５３】
以上のことから、本発明者らは、上記ＰｔおよびＡｕのうち、半導体層に近い側に積層された一方の電極材料の層の厚みが５０ｎｍ未満となる箇所から他方の電極材料を除去（エッチング）することで、従来の半導体装置の製造工程を変えることなく製造でき、かつ、電極材料の異常拡散を防いだ半導体装置を実現した。例えば、半導体層に近い側にＰｔ層が形成されている場合には、当該Ｐｔ層の厚みが５０ｎｍ未満となる領域からＡｕ層を取り除くことにより、Ａｕ層から半導体層にＡｕが異常拡散することを防止することができる。
【００５４】
本発明の実施の一形態について図１または図２に基づいて説明すれば、以下の通りである。なお、以下に説明するのはＡｕがＧａを含む半導体層へ異常拡散する場合についてである。
【００５５】
図１は、本発明に係るゲート電極をもつ電界効果型トランジスタの断面図および、ゲート電極１００の拡大断面図である。後述する工程により製造された電界効果型トランジスタは、図１（ａ）に示すように半絶縁性ＧａＡｓ基板１上に、ｎ型能動層（半導体層）２、ｎ型コンタクト層３、ソース電極４、ドレイン電極５、ＳｉＮ層７、ゲート電極１００が形成されている。このゲート電極１００は、図１（ｂ）に示すように、電極の最上層に形成されたＡｕ層がその下層の電極端および半導体層表面における薄層部２０には存在していないことがわかる。
【００５６】
これにより、本発明に係るゲート電極をもつ電界効果型トランジスタは、図１（ａ）に示されるような構造のゲート電極を構成しているため、製造工程における熱処理を行っても、半導体層であるｎ型能動層２へのＡｕの異常拡散が発生しない。
【００５７】
以下に図１に示したようなゲート電極をもつ電界効果型トランジスタの製造工程を説明する。
【００５８】
図３は、図１（ａ）に示したゲート電極１００をもつ電界効果型トランジスタの製造方法を示す模式図である。半絶縁性ＧａＡｓ基板上に、通常のイオン注入工程、アニール工程、フォト工程を用いて、ｎ型能動層２とｎ型コンタクト層３を形成する（図３ Ｓ１）。次にリフトオフ法、アロイ処理を用いてソース電極４、ドレイン電極５を形成する（図３ Ｓ２および図４）。その後、プラズマ装置を用いて例えばＳｉＮ層といった絶縁層７を形成し（図３ Ｓ３）、次にゲート電極形成用のフォトレジストを通常のフォト工程により形成する（図３ Ｓ４）。形成したフォトレジストをマスクとして、その下層の絶縁層７をエッチングにより除去する。
【００５９】
次に、ゲート電極１００を形成する。ゲート電極１００の形成には、従来と同じく電子線蒸着機を用いてｎ型能動層２上に複数の電極材料（例えばＴｉ／Ｐｔ／Ａｕ）を蒸着させる（図３ Ｓ５および図５）。蒸着後、リフトオフ法にてゲート電極形成用レジストパターン上に蒸着された電極材料、およびゲート電極形成用レジストパターンを除去する（図３ Ｓ６）。
【００６０】
次に、よう素およびよう化アンモニウムの水溶液で、ゲート電極全体、具体的には電極端および半導体層上の薄層部のＡｕをエッチングすることによって取り除く（図３ Ｓ７）。また、Ａｕのエッチング量は、ゲート電極１００の電極端および半導体層表面における薄層部２０に蒸着したＡｕの厚みを考慮し、当該Ａｕを取り除くために十分となるように適宜設定する。一般的なＡｕのエッチング量は、５〜１５ｎｍが好ましく、さらには約１０ｎｍであることが好ましい。
【００６１】
なお、Ａｕのエッチングに関しては、ソース電極およびドレイン電極がＳｉＮ等の絶縁層で覆われていない場合は、上述した工程のうち、ゲート電極のリフトオフの前にＡｕのエッチングを行う必要がある。この理由としては、ソース電極およびドレイン電極が絶縁層で覆われていない状態でゲート電極のＡｕをエッチングすると、ソース電極およびドレイン電極の電極材料であるＡｕも同時にエッチングされてしまうためである。
【００６２】
上述したようにゲート電極のＡｕを、薄層部２０に形成されたＡｕが取り除かれるのに十分である厚みほど、Ａｕをエッチングすることにより、図１（ｂ）に示すようなゲート電極１００が完成する。
【００６３】
最後に、保護層として例えばＳｉＮ膜７を半導体のゲート電極が形成された半導体層表面に形成することにより電界効果型トランジスタが得られる（図３ Ｓ８）。
【００６４】
すなわち、本発明の半導体装置の製造方法によれば、図１にゲート電極１００の最上層を構成するＡｕは、その下層（図中ではＰｔおよびＴｉ）の電極端および半導体層表面における薄層層領域２０には存在しないため、半導体層、具体的にはｎ型能動層２に異常拡散することはなくなる。すなわち、電極端での半導体層（能動層）領域に広がる空乏層の深さが均一になる。したがって、電極の特性、具体的には閾値電圧の安定した電界効果型トランジスタを常に提供することができる。さらに、本発明の製造方法は、従来の半導体装置の製造方法と比較して、Ａｕのエッチング工程を加えたのみである。そのため、本発明の半導体装置の製造方法によれば、生産効率は従来のものと変わらず、従来の半導体装置よりも性能の良い電界効果型トランジスタを提供することができる。
【００６５】
以上の方法によって製造した電界効果型トランジスタの特性を従来の半導体装置と比較した結果、ノーマリーＯＮ型トランジスタの場合、従来は閾値電圧が１．５±０．２Ｖであったものを、本発明の製造方法をもちいて製造した場合、１．５±０．０５Ｖと均一にすることが可能となった。
【００６６】
次にベース電極をもつヘテロバイポーラトランジスタについて以下に説明する。
【００６７】
図２は、本発明に係るベース電極をもつヘテロバイポーラトランジシスタの断面図および、ベース電極２００の拡大断面図である。後述する工程により製造されたヘテロバイポーラトランジシスタは、図２（ａ）に示すように、半絶縁性基板（例えばＧａＡｓ基板）１上に、ＧａＡｓバッファー層９、ｎ型ＧａＡｓサブコレクタ層１０、ｎ型ＧａＡｓコレクタ層１１、ｐ型ＧａＡｓベース層１２、ｎ型ＡｌＧａＡｓエミッタ層１３（またはＩｎＧａＰエミッタ層）、ｎ型ＧａＡｓコンタクト層１４、ｎ型ＩｎＧａＡｓコンタクト層１５、エミッタ電極１６、コレクタ電極１７、ＳｉＮ層７、ベース電極２００が形成されている。このベース電極２００は、図２（ｂ）に示すように、電極の最上層に形成されたＡｕ層がその下層の電極端および半導体層表面における薄層部２０には存在していない。
【００６８】
これにより、本発明に係るベース電極をもつヘテロバイポーラトランジシスタは、図２（ａ）に示されるような構造のベース電極を構成しているため、製造工程における熱処理を行っても、Ａｕが半導体層へ異常拡散しない。すなわち、金属（図２では電極の最下層であるＰｔ）のＧａＡｓベース層１２への拡散が安定し、ベース・コレクタのＰＮ接合にまでベース電極の電極材料が拡散することがなくなり、ベース・コレクタダイオード特性が著しく安定する。
【００６９】
以下に図２に示したようなベース電極２００をもつヘテロバイポーラトランジシスタの製造工程を説明する。
【００７０】
図６は、図２（ａ）に示したベース電極２００をもつヘテロバイポーラトランジシスタの製造方法を示す模式図である。半絶縁性基板１上に、ＧａＡｓバッファー層９、ＧａＡｓサブコレクタ層１０、ＧａＡｓコレクタ層１１、ＧａＡｓベース層１２、ＡｌＧａＡｓエミッタ層１３、ＧａＡｓコンタクト層１４、ＩｎＧａＡｓコンタクト層１５を有機金属気層成長法などを用いることよって積層する（図６ Ｓ１１）。次に通常のフォトエッチング法、選択エッチング法をもちいて、エミッタ、ベース、コレクタのメサ構造を形成する（図６ Ｓ１２および図７）。さらに通常のフォトエッチングによりエミッタ電極１６を形成する。上記エミッタ電極１６には、Ｔｉ／Ｐｔ／Ａｕ、ＡｕＧｅ／Ｎｉ／Ａｕ、ＷＳｉ、ＷＮなどを用いることができる。さらに、例えばＡｕＧｅ／Ｎｉ／Ａｕからなるコレクタ電極１７を通常のフォトエッチングにより形成し、アロイ処理を行う（図６ Ｓ１３および図８）。その後、プラズマ装置を用いてウエハ上に絶縁層（例えばＳｉＮ層）７を形成する（図６ Ｓ１４）。次にベース電極形成用のフォトレジストを通常のフォト工程により形成する（図６ Ｓ１５）。形成したフォトレジストをマスクとして、その下層の絶縁層（ＳｉＮ層）７をエッチングにより除去する。
【００７１】
次に、ベース電極２００を形成する。ベース電極２００の形成には、従来と同じく電子線蒸着機を用いて上記ＧａＡｓベース層１２上に電極材料（例えばＰｔ／Ｔｉ／Ｐｔ／Ａｕ）を蒸着させる（図６ Ｓ１６および図９）。蒸着後、リフトオフ法にてベース電極形成用のフォトレジスト上に蒸着された電極材料、およびフォトレジストを除去する（図６ Ｓ１７）。
【００７２】
次に、よう素およびよう化アンモニウムの水溶液で、ベース電極全体のＡｕをエッチングする（図６ Ｓ１８）。Ａｕのエッチング量は、ベース電極２００の電極端および半導体層表面における薄層部のＡｕの厚みを考慮し、薄層部のＡｕを取り除くのに十分となるように適宜設定する。一般的なＡｕのエッチング量は、５〜１５ｎｍが好ましく、さらには約１０ｎｍであることが好ましい。
【００７３】
なお、Ａｕのエッチングに関しては、エミッタ電極およびコレクタ電極がＳｉＮ等の絶縁層で覆われていない場合は、上述した工程のうち、ベース電極のリフトオフの前にＡｕのエッチングを行う必要がある。この理由としては、エミッタ電極およびコレクタ電極が絶縁層で覆われていない状態でベース電極のＡｕをエッチングすると、エミッタ電極およびコレクタ電極の電極材料であるＡｕも同時にエッチングされてしまうためである。
【００７４】
上述したようにベース電極のＡｕを所定の厚みほどエッチングすることにより、図２（ｂ）に示すようなベース電極２００が完成する。ベース電極２００の最上層を構成するＡｕは、その下層（図中ではＰｔおよびＴｉ）の電極端および半導体層表面における薄層部２０には存在しない。これにより、半導体層に、具体的にはＧａＡｓベース層１２に異常拡散することはなくなる。
【００７５】
最後に、保護層として例えばＳｉＮ膜７でベース電極が形成された半導体表面を保護することで、Ａｕの異常拡散しないベース電極をもつヘテロバイポーラトランジスタが完成する（図６ Ｓ１９）。
【００７６】
すなわち、本発明の半導体装置の製造方法によれば、図２にベース電極２００の最上層に蒸着されたＡｕは、その下層（図中ではＰｔ、Ｔｉ、Ｐｔ）の電極端および半導体層表面における薄層部には存在しないため、半導体層に異常拡散することはなくなる。したがって、電極の特性の安定したヘテロバイポーラトランジスタを常に提供することができる。さらに、本発明の製造方法は、従来の半導体装置の製造方法と比較して、Ａｕのエッチング工程を加えたのみである。そのため、本発明の半導体装置の製造方法によれば、生産効率は従来のものと変わらず、従来の半導体装置よりも性能の良いヘテロバイポーラトランジスタを提供することができる。
【００７７】
以上の方法によって製造したヘテロバイポーラトランジスタの特性を従来の半導体装置と比較するため、それぞれのベース・コレクタブレークダウン電圧を測定した。
【００７８】
図１０（ａ）に従来の構造のベース電極をもつヘテロバイポーラトランジスタのベース・コレクタ間のダイオードブレークダウン特性を示す。１８Ｖ付近でそのブレークダウン特性のピークを持っているが、そのブレークダウン電圧は広く分布しているのが判る。次に図１０（ｂ）は、本発明によって製造されたヘテロバイポーラトランジスタのベース・コレクタブレークダウン電圧のヒストグラムである。これによると、本発明によって製造されたヘテロバイポーラトランジスタはブレークダウン特性のピークが略２２Ｖに集中していることがわかる。これは、本発明によって製造されたベース電極ではＡｕが異常拡散を引き起こさないことから、半導体層へはＰｔのみが拡散する。Ｐｔの拡散の程度は、Ｐｔ層の厚みを制御することによって容易に調整することができる。すなわちＰｔの拡散は調整することにより常に一定にすることができるため、本発明によって製造されたヘテロバイポーラトランジスタは、常に一定の特性、すなわち一定のベース・コレクタブレークダウン電圧、が得られる。すなわち、本発明によって製造されたヘテロバイポーラトランジスタは、従来技術により製造されたヘテロバイポーラトランジスタのベース・コレクタブレークダウン電圧のヒストグラム（図７（ａ））と比較して、安定したトランジスタを提供することが可能となる。
【００７９】
以下、本発明を実施例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。
【実施例１】
【００８０】
以下に、本発明の半導体装置の製造方法を用いた電界効果型トランジスタについて詳細に説明する。まず、半絶縁性ＧａＡｓ基板１に通常のイオン注入工程、アニール工程、フォト工程、アロイ処理工程を用いて、ピークキャリア濃度１〜５×１０１７／ｃｍ３のｎ型能動層２とピークキャリア濃度１〜２×１０１８／ｃｍ３のｎ型コンタクト層３を形成し、ＡｕＧｅ／Ｎｉ／Ａｕからなるソース電極４およびドレイン電極５を形成する。その後、フォトレジスト６を形成する。ゲート電極の電極材料としては、Ｔｉ（層の厚み：１００ｎｍ）、Ｐｔ（層の厚み：１００ｎｍ）、Ａｕ（層の厚み：３００ｎｍ）を用いる。これらの電極材料を電子線蒸着機を用いて蒸着し、図５に示したようなゲート電極（Ｔｉ／Ｐｔ／Ａｕ）８を形成する。蒸着後、アセトン、ＩＰＡなどの有機溶剤を用いてゲート電極形成用のフォトレジスト上に蒸着された電極材料（Ｔｉ／Ｐｔ／Ａｕ）、およびフォトレジスト６をリフトオフ法にて除去する。
【００８１】
次に、よう素およびよう化アンモニウムの水溶液（例えば体積比率１：３０）で、ゲート電極全体のＡｕを１０ｎｍエッチングする。その後、４００℃、１分間の熱処理を行い、ゲート電極１００の形成を終了する。最後に、プラズマ装置によりＳｉＮ膜７を形成し、図１（ａ）に示したような電界効果型トランジスタが得られる。
【実施例２】
【００８２】
以下に、本発明の半導体装置の製造方法を用いたヘテロバイポーラトランジスタについて詳細に説明する。まず、半絶縁性基板１上に、ＧａＡｓバッファー層９、ｎ型ＧａＡｓサブコレクタ層１０、ｎ型ＧａＡｓコレクタ層１１、ｐ型ＧａＡｓベース層１２、ｎ型ＡｌＧａＡｓエミッタ層１３、ｎ型ＧａＡｓコンタクト層１４、ｎ型ＩｎＧａＡｓコンタクト層１５を積層する。次に図７に示すように、通常のフォトエッチング法、選択エッチング法をもちいて、エミッタ、ベース、コレクタのメサ構造を形成する。図８に示すようなＡｕＧｅ／Ｎｉ／Ａｕからなるエミッタ電極１６およびコレクタ電極１７を形成し、アロイ処理を行う。フォトレジスト１８を形成し、ベース電極の電極材料にはＰｔ（層の厚み：３０ｎｍ）、Ｔｉ（層の厚み：５０ｎｍ）、Ｐｔ（層の厚み：１００ｎｍ）、Ａｕ（層の厚み：３００ｎｍ）を用いて、これらを電子線蒸着機を用いて蒸着し、図９に示すようなベース電極（Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ）２００を形成する。蒸着後、アセトン・ＩＰＡなどの有機溶剤を用いてベース電極形成用のフォトレジスト上に蒸着された金属材料（Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ）、およびフォトレジスト６をリフトオフ法にて除去する。
【００８３】
次に、よう素およびよう化アンモニウムの水溶液（例えば体積比率１：３０）で、ベース電極全体のＡｕを１０ｎｍほどエッチングする。その後、４００℃、１分間の熱処理を行い、ベース電極２００の形成を終了する。最後に、プラズマ装置によりＳｉＮ膜７を形成し、図２（ａ）に示したようなヘテロバイポーラトランジスタが得られる。
【産業上の利用可能性】
【００８４】
本発明は、半導体層上にショットキー接合またはオーミック接合により電極を形成する半導体装置の製造において、これらの接合を形成するにあたって悪影響を与える電極材料の半導体層への異常拡散を防ぐことができる。
【００８５】
したがって、本発明の製造方法により製造された半導体装置は、従来の製造方法によって製造された半導体装置に比べ、高い性能および信頼性を有し、かつ、その製造方法は従来のものと比較して大きく変化したものではない。そのため、従来の半導体装置と比較しても、その生産量およびコスト等にも大きな差はない。
【００８６】
すなわち、本発明によって製造される半導体装置は、携帯電話、無線ＬＡＮ等に応用されるパワートランジスタや、衛星放送受信用の超低雑小信号トランジスタ等、半導体装置を組み込んだあらゆる製品に対して好適に用いることができ、これらの製品の性能および信頼性の向上が期待できる。
【図面の簡単な説明】
【００８７】
【図１】（ａ）は本発明の一実施形態を示すものであり、ゲート電極をもつ電界効果型トランジスタの構成を示す断面図であり、（ｂ）は（ａ）のゲート電極の拡大図である。
【図２】（ａ）は本発明の一実施形態を示すものであり、ベース電極をもつヘテロバイポーラトランジスタの構成を示す断面図であり、（ｂ）は（ａ）のベース電極の拡大図である。
【図３】本発明の一実施形態であるゲート電極をもつ電界効果型トランジスタの製造工程を示す図である。
【図４】本発明の一実施形態であるゲート電極をもつ電界効果型トランジスタの製造工程途中の構成を示す断面図である。
【図５】本発明の一実施形態であるゲート電極をもつ電界効果型トランジスタの製造工程途中の別の構成を示す断面図である。
【図６】本発明の一実施形態であるベース電極をもつヘテロバイポーラトランジスタの製造工程を示す図である。
【図７】本発明の一実施形態であるベース電極をもつヘテロバイポーラトランジスタの製造工程途中の構成を示す断面図である。
【図８】本発明の一実施形態であるベース電極をもつヘテロバイポーラトランジスタの製造工程途中の別の構成を示す断面図である。
【図９】本発明の一実施形態であるベース電極をもつヘテロバイポーラトランジスタの製造工程途中のさらに別の構成を示す断面図である。
【図１０】（ａ）従来技術によるヘテロバイポーラトランジスタのベース・コレクタブレークダウン電圧のヒストグラムであり、（ｂ）は本発明によるヘテロバイポーラトランジスタのベース・コレクタブレークダウン電圧のヒストグラムである。
【図１１】（ａ）〜（ｆ）は、従来技術によるゲート電極をもつ電界効果型トランジスタの製造工程を示す図である。
【図１２】（ａ）〜（ｆ）は、従来技術によるゲート電極をもつヘテロバイポーラトランジスの製造工程を示す図である。
【図１３】（ａ）従来技術による電界効果型トランジスタのゲート電極の構造断面図であり、（ｂ）は従来技術によるヘテロバイポーラトランジスタのベース電極の構造断面図である。
【図１４】熱処理工程後の従来技術によるヘテロバイポーラトランジスタのベース電極の構造断面図である。
【図１５】ＰｔとＡｕとの積層構造を電極にもつ半導体装置におけるＰｔ層の厚みを変化させた場合のＡｕの半導体層への異常拡散を示すグラフである。
【図１６】熱処理後のＰｔ／Ａｕ電極の構造断面図である。
【符号の説明】
【００８８】
１      半絶縁性ＧａＡｓ基板
２      ｎ型能動層（半導体層）
３      ｎ型コンタクト層
４      ソース電極
５      ドレイン電極
６      ゲート電極形成用フォトレジスト
７      ＳｉＮ膜
８      ゲート電極
９      ＧａＡｓバッファー層
１０    ｎ型ＧａＡｓサブコレクタ層
１１    ｎ型ＧａＡｓコレクタ層
１２    ｐ型ＧａＡｓベース層
１３    ｎ型ＩｎＧａＰエミッタ層（またはｎ型ＡｌＧａＡｓエミッタ層）
１４    ｎ型ＧａＡｓコンタクト層
１５    ｎ型ＩｎＧａＡｓコンタクト層
１６    エミッタ電極
１７    コレクタ電極
１８    ベース電極形成用フォトレジスト
１９    ベース電極
２０    薄層部
１００  Ａｕがエッチングされたゲート電極
２００  Ａｕがエッチングされたベース電極
【図１】
2005191372.tif 000004
【図２】
2005191372.tif 000005
【図３】
2005191372.tif 000006
【図４】
2005191372.tif 000007
【図５】
2005191372.tif 000008
【図６】
2005191372.tif 000009
【図７】
2005191372.tif 000010
【図８】
2005191372.tif 000011
【図９】
2005191372.tif 000012
【図１０】
2005191372.tif 000013
【図１１】
2005191372.tif 000014
【図１２】
2005191372.tif 000015
【図１３】
2005191372.tif 000016
【図１４】
2005191372.tif 000017
【図１５】
2005191372.tif 000018
【図１６】
2005191372.tif 000019