(57)【要約】【課題】  誤った情報が書き込まれにくい磁気記憶装置を提供する。【解決手段】  本発明の磁気トンネル接合素子１は、コンタクト３ａと、自由磁性体膜３０と、固定磁性体膜２９と、絶縁膜２４とを備えている。自由磁性体膜３０は、コンタクト３ａの外周を覆い、磁場の方向によって磁化の方向が変化する。固定磁性体膜２９は、コンタクト３ａの外周を覆い、磁化の方向が固定されている。絶縁膜２４は、自由磁性体膜３０と固定磁性体膜２９との間に配置されている。自由磁性体膜３０と絶縁膜２４と固定磁性体膜２９とはコンタクト３ａの径方向に積層されている。自由磁性体膜３０は強磁性体膜２７と反強磁性体膜２６と強磁性体膜２５とを有している。強磁性体膜２７と反強磁性体膜２６と強磁性体膜２５とはコンタクト３ａの径方向に積層されており、かつ反強磁性体膜２６は強磁性体膜２７と強磁性体膜２５との間に配置されている。【選択図】        図３
2005277189.tif 000002
【特許請求の範囲】
【請求項１】
配線と、
前記配線の外周を覆い、磁場の方向によって磁化の方向が変化する自由磁性体膜と、
前記配線の外周を覆い、磁化の方向が固定された固定磁性体膜と、
前記自由磁性体膜と前記固定磁性体膜との間に配置された第１の絶縁膜とを備え、
前記自由磁性体膜と前記第１の絶縁膜と前記固定磁性体膜とは前記配線の径方向に積層されており、
前記自由磁性体膜は第１の強磁性体膜と第１の反強磁性体膜と第２の強磁性体膜とを有し、
前記第１の強磁性体膜と前記第１の反強磁性体膜と前記第２の強磁性体膜とは前記配線の径方向に積層されており、かつ前記第１の反強磁性体膜は前記第１の強磁性体膜と前記第２の強磁性体膜との間に配置されていることを特徴とする、磁気記憶装置。
【請求項２】
前記自由磁性体膜の磁化バランス比Ｍbrが０＜|Ｍbr|≦０．１を満たすことを特徴とする、請求項１に記載の磁気記憶装置。
【請求項３】
前記固定磁性体膜は第３の強磁性体膜と第２の反強磁性体膜とを有し、前記第３の強磁性体膜と前記第２の反強磁性体膜とは前記配線の径方向に積層されていることを特徴とする、請求項１または２に記載の磁気記憶装置。
【請求項４】
前記固定磁性体膜は第４の強磁性体膜をさらに有し、
前記第２の反強磁性体膜は前記第３の強磁性体膜と前記第４の強磁性体膜との間に配置されており、
前記第３の強磁性体膜と前記第４の強磁性体膜と前記第２の反強磁性体膜とは前記配線の径方向に積層されていることを特徴とする、請求項３に記載の磁気記憶装置。
【請求項５】
ワード線と、
前記ワード線に平行に配置され、前記配線と電気的に接続されたディジット線と、
前記ワード線および前記ディジット線と交差して配置され、前記固定磁性体膜に電気的に接続されたビット線と、
一端が前記配線と電気的に接続されたスイッチ素子とをさらに備え、
前記スイッチ素子のスイッチ動作が前記ワード線の電位によって制御されていることを特徴とする、請求項１〜４のいずれかに記載の磁気記憶装置。
【請求項６】
ワード線と、
前記ワード線に平行に配置され、前記固定磁性体膜に電気的に接続されたビット線と、
前記ワード線および前記ビット線と交差して配置され、前記配線と電気的に接続されたディジット線と、
一端が前記配線と電気的に接続されたスイッチ素子とをさらに備え、
前記スイッチ素子のスイッチ動作が前記ワード線の電位によって制御されていることを特徴とする、請求項１〜４のいずれかに記載の磁気記憶装置。
【請求項７】
第２の絶縁膜と、前記第２の絶縁膜上に形成されたシリコン膜とをさらに備え、
前記スイッチ素子は、前記シリコン膜の表面に形成されていることを特徴とする、請求項５または６に記載の磁気記憶装置。
【請求項８】
前記スイッチ素子はＦｉｎＦＥＴであることを特徴とする、請求項５または６に記載の磁気記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気記憶装置に関し、より特定的には、自由磁性体膜と固定磁性体膜とを備えた磁気記憶装置に関する。
【背景技術】
【０００２】
不揮発性メモリは、電子機器において極めて重要な要素である。不揮発性メモリの中でも、フラッシュメモリは、今日使われている主要な不揮発性メモリである。フラッシュメモリは、電気的にフローティングな絶縁膜層に、電荷を捕獲することで情報を蓄えている。
【０００３】
しかしながら、フラッシュメモリは、動作に高い電圧が必要であり、書き込みおよび消去に時間がかかるという欠点を有している。また、フラッシュメモリは、１０4〜１０6サイクルの読み出し／書き込みを繰り返すとメモリが壊れて誤作動してしまい、書き込み耐性（write endurance）が低い。さらに、フラッシュメモリは、ゲート絶縁膜の膜厚を一定以下の薄さにすることができないという欠点を有する。すなわち、ゲート絶縁膜の膜厚を薄くしすぎると、書き込み／消去の信号と関わりなくトンネル現象が起きてしまい、誤動作の原因となってしまう。このため、データ・リテンション（data retention）を妥当なレベルに維持するために、フラッシュメモリは、その動作が保証される範囲でしかゲート絶縁膜の膜厚をスケーリングすることができない。
【０００４】
これらの短所を克服するために、磁気記憶装置が近年評価されている。その中の一つに、磁気抵抗ＲＡＭ（Magnetoresistive Random Access Memory, 以下ＭＲＡＭと示す）がある。ＭＲＡＭの記憶状態は、電力によって維持されるのではなく、磁気モーメント・ベクトルの方向によって維持される。データ蓄積は、磁場を印加することによって行なわれる。すなわち、ＭＲＡＭの中の磁性体が２つの可能な状態に磁化される。データの読み出しは、ＭＲＡＭの２つの状態の間の抵抗差をセンスすることによって行なわれる。書き込みのための磁場は、磁性体の外部の金属配線を流れる電流や磁性体そのものを流れる電流によって発生する。ＭＲＡＭは高集積であり、また、読み出し／書き込みが速いので、ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）の代替メモリとして位置付けられている。
【０００５】
ＭＲＡＭを構成する素子には大きく分けて２つの種類がある。１つは磁気トンネル接合（Magnetic Tunnel Junction, 以下ＭＴＪと示す）素子を用いたＭＲＡＭであり、もう１つは巨大磁気抵抗（Giant Magnetoresistive, 以下ＧＭＲと示す）素子を用いたＭＲＡＭである。このようなＭＲＡＭのアレイは、書き込み線あるいはビット線と、ディジット線とが互いに交差している構成を有している。書き込み線とディジット線との各々の交差点には、ＭＴＪ素子やＧＭＲ素子が配設され、ＭＴＪ素子やＧＭＲ素子がビット情報を蓄積する機能を有している。
【０００６】
これらのＭＲＡＭのうち、ＭＴＪ素子を用いたＭＲＡＭは、固定磁性体膜と自由磁性体膜と絶縁膜とにより構成されている。固定磁性体膜は磁気モーメント・ベクトルの方向が固定された磁性体膜であり、自由磁性体膜は磁場の方向によって磁気モーメント・ベクトルの方向が変化する磁性体膜である。また、絶縁膜は固定磁性体膜と自由磁性体膜との間に挟まれている。固定磁性体膜と自由磁性体膜との各々の磁気モーメント・ベクトルが互いに平行である場合、磁気トンネル抵抗は小さくなる。一方、固定磁性体膜と自由磁性体膜との磁気モーメント・ベクトルが互いに反平行である場合、磁気トンネル抵抗は大きくなる。
【０００７】
ＭＴＪ素子を用いたＭＡＲＭでは、固定磁性体膜と自由磁性体膜との各々の磁気モーメント・ベクトルが平行である場合と反平行である場合とが、ビットの“０”と“１”とにそれぞれ割り当てられ、これにより、ビット情報がＭＴＪ素子に記憶される。そして、固定磁性体膜と絶縁膜と自由磁性体膜との磁気トンネル抵抗を電流や電圧でセンスすることにより、ＭＴＪ素子に蓄積された情報を読み出される。また、外部の金属配線を流れる電流や磁性体膜そのものを流れる電流から発生する磁場により、自由磁性体膜の磁気モーメント・ベクトルの方向が決定され、これにより書き込みが行なわれる。
【０００８】
なお、固定磁性体膜と自由磁性体膜と絶縁膜とを有するＭＴＪ素子を用いたＭＲＡＭが、たとえば特開２００２−３５３４１５号公報（特許文献１）、米国特許第６，６２１，７３０号（特許文献２）、および米国特許第６，５４５，９０６号（特許文献３）に開示されている。
【特許文献１】特開２００２−３５３４１５号公報
【特許文献２】米国特許第６，６２１，７３０号
【特許文献３】米国特許第６，５４５，９０６号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ＭＲＡＭの高集積化、微細化を進めるために、ＭＲＡＭの横方向のサイズを小さくしようとすると、以下の３つの問題が起こる。
【００１０】
第１に、特定の形状や膜厚の磁性体膜について、磁気モーメント・ベクトルの方向を変化させるのに必要な磁場（スイッチング磁場）が大きくなるという問題が起こる。
【００１１】
第２に、磁性体膜の体積が減少するので、磁気モーメント・ベクトルを反転させるのに必要なエネルギ障壁が小さくなるという問題が起こる。エネルギ障壁とは、磁気モーメント・ベクトルを一つの状態から別の状態へスイッチするのに必要なエネルギ量である。エネルギ障壁は、ＭＲＡＭのデータ・リテンションやエラー率に影響を与える。すなわち、エネルギ障壁が小さすぎると、熱ゆらぎ（superparamagnetism）により、誤った情報が書き込まれるという問題が起こる。また、ＭＲＡＭのメモリセルにおいて選択したメモリセルに電流を流し、その磁場によって情報を書き込もうとすると、電流のフリンジ磁場に起因して隣接するメモリセルにも磁場が影響を与え、隣接するメモリセルに誤った情報が書き込まれるという問題が起こる。
【００１２】
第３に、スイッチング磁場のばらつきも大きくなるという問題が起こる。すなわち、ＭＲＡＭのサイズが小さくなるにつれてＭＲＡＭセルの形状のばらつきは大きくなる。スイッチング磁場は磁性体膜の形状に依存するので、ＭＲＡＭセルの形状のばらつきが大きくなれば、スイッチング磁場のばらつきが大きくなるという問題が起こる。ＭＲＡＭセルは転写や加工技術により形成されるので、スイッチング磁場のばらつきを抑えることは難しい問題である。
【００１３】
上記特許文献１〜３に開示された技術では、特に第２の問題、すなわち、磁気モーメント・ベクトルを反転させるのに必要なエネルギ障壁が小さくなるので、誤った情報が書き込まれやすいという問題があった。
【００１４】
特に、上記特許文献１および３に開示された技術では、メモリセル内に２つの書き込み用配線が配置されている。書き込みの際には、選択したメモリセル内の２つの書き込み用配線に電流を流して磁場を発生させ、この磁場により選択したメモリセルへの書き込みが行なわれる。このように、２つの書き込み用配線に電流を流すことにより書き込みが行なわれる構成においては、書き込みの際に、非選択のメモリセルのうち一部のメモリセルにおいて、メモリセル内の１つの書き込み用配線に電流が流れる。つまり、上記技術ではメモリセル内に発生する磁場の大きさでメモリセルの選択および非選択の区別をしているので、非選択のメモリセルにも磁場が発生する。このため、非選択のメモリセルにおいて誤った情報が書き込まれやすいという問題があった。
【００１５】
したがって、本発明の目的は、誤った情報が書き込まれにくい磁気記憶装置を提供することである。
【課題を解決するための手段】
【００１６】
本発明の磁気記憶装置は、配線と、自由磁性体膜と、固定磁性体膜と、第１の絶縁膜とを備えている。自由磁性体膜は、配線の外周を覆い、磁場の方向によって磁化の方向が変化する。固定磁性体膜は、配線の外周を覆い、磁化の方向が固定されている。第１の絶縁膜は、自由磁性体膜と固定磁性体膜との間に配置されている。自由磁性体膜と第１の絶縁膜と固定磁性体膜とは配線の径方向に積層されている。自由磁性体膜は第１の強磁性体膜と第１の反強磁性体膜と第２の強磁性体膜とを有している。第１の強磁性体膜と第１の反強磁性体膜と第２の強磁性体膜とは配線の径方向に積層されており、かつ第１の反強磁性体膜は第１の強磁性体膜と第２の強磁性体膜との間に配置されている。
【発明の効果】
【００１７】
本発明の磁気記憶装置では、第１の強磁性体膜の磁気モーメント・ベクトルと第２の強磁性体膜の磁気モーメント・ベクトルとが第１の反強磁性体膜により互いに反平行となるように保たれる。これにより、自由磁性体膜の残留磁気モーメント・ベクトルを反転させるためには、第１の強磁性体膜の磁気モーメント・ベクトルと第２の強磁性体膜の磁気モーメント・ベクトルとの各々を反転させるだけの大きさの磁場が必要となる。したがって、自由磁性体膜の残留磁気モーメント・ベクトルが小さな磁場では反転しなくなるので、誤った情報が磁気記憶装置に書き込まれにくくなる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図に基づいて説明する。
【００１９】
（実施の形態１）
図１は、本発明の実施の形態１の磁気記憶装置におけるメモリセルアレイ内に配置されるメモリセルの構成を示す回路図である。
【００２０】
図１に示すように、メモリセルアレイ内では、複数のビット線ＢＬ１，ＢＬ２および複数のグランド線ＶＧＬ１，ＶＧＬ２の各々は行方向（図中横方向）に延びており、複数のディジット線ＤＬ１〜ＤＬ４および複数のワード線ＷＬ１〜ＷＬ４の各々は列方向（図中縦方向）に延びている。複数のビット線ＢＬ１，ＢＬ２および複数のグランド線ＶＧＬ１，ＶＧＬ２の各々と、複数のディジット線ＤＬ１〜ＤＬ４および複数のワード線ＷＬ１〜ＷＬ６の各々とは、互いに交差するように配置されている。複数のビット線ＢＬ１，ＢＬ２の各々と複数のワード線ＷＬ１〜ＷＬ４の各々との各交差部近傍に複数のメモリセルの各々が配置されており、それにより複数のメモリセルは行列状に配置されている。
【００２１】
複数のメモリセルのうち、メモリセル１０１は、磁気トンネル接合素子１２１と、スイッチ素子としてのトランジスタ１１１とを備えている。ワード線ＷＬ１はトランジスタ１１１のゲートに電気的に接続されており、それにより、トランジスタ１１１のスイッチ動作がワード線ＷＬ１の電位によって制御されている。また、ディジット線ＤＬ１とトランジスタ１１１のソース／ドレインの一方とが端子１３２で電気的に接続されている。また、ディジット線ＤＬ１およびトランジスタ１１１のソース／ドレインの一方と、磁気トンネル接合素子１２１とは図示しない絶縁膜により電気的に絶縁されている。しかし、磁気トンネル接合素子１２１はトンネル電流を流す性質を有しているので、図１においては、ディジット線ＤＬ１およびトランジスタ１１１のソース／ドレインの一方と、磁気トンネル接合素子１２１とが電気的に接続されているものとして示されている。さらに、磁気トンネル接合素子１２１とビット線ＢＬ１とは端子１３１で電気的に接続されている。
【００２２】
同様に、メモリセル１０２は、磁気トンネル接合素子１２２とトランジスタ１１２とを備えている。メモリセル１０１の構成とメモリセル１０２の構成とは互いに線対称となっている。また、メモリセル１０１のトランジスタ１１１の他方と、メモリセル１０２のトランジスタ１１２の一方とは、共通の配線により端子１３３においてグランド線ＶＧＬ１に電気的に接続されている。また、メモリセル１０３は、磁気トンネル接合素子１２３と、トランジスタ１１３とを備えている。メモリセル１０１の構成とメモリセル１０３の構成とはほぼ同様となっている。
【００２３】
続いて、本実施の形態の磁気記憶装置におけるメモリセルの具体的構成について説明する。
【００２４】
図２は、本発明の実施の形態１の磁気記憶装置におけるメモリセルアレイの構造の一部を模式的に示す図である。なお、図２には、図１のメモリセル１０１とメモリセル１０２とが示されている。
【００２５】
図２に示すように、たとえばシリコンよりなる基板２の表面にｐウェル領域９が形成されている。ｐウェル領域９には、ｎ型不純物領域５ａ，５ｂ，１５ａの各々が形成されている。
【００２６】
基板２の表面には、トランジスタ１１１およびトランジスタ１１２が形成されている。トランジスタ１１１は、一対のソース／ドレイン領域としてのｎ型不純物領域５ａおよび５ｂと、ｎ型不純物領域５ａおよび５ｂの間の基板２の表面上に形成されたゲート絶縁膜８ｂと、ゲート絶縁膜８ｂを挟んで基板２の表面上に形成されたゲート電極８ａとを有している。なお、ゲート電極８ａは、図１におけるワード線ＷＬ１に対応している。
【００２７】
同様に、トランジスタ１１２は、一対のソース／ドレイン領域としてのｎ型不純物領域１５ａおよび５ｂと、ｎ型不純物領域１５ａおよび５ｂの間の基板２の表面上に形成されたゲート絶縁膜１８ｂと、ゲート絶縁膜１８ｂを挟んで基板２の表面上に形成されたゲート電極１８ａとを有している。なお、ゲート電極１８ａは、図１におけるワード線ＷＬ２に対応している。ゲート電極８ａおよび１８ａは、紙面に垂直な方向に延びている。トランジスタ１１１とトランジスタ１１２とは、ｎ型不純物領域５ｂを共有している。
【００２８】
基板２の表面上には、ｎ型不純物領域５ａと電気的に接続するように、コンタクト３ｃと、導電層４ｂと、コンタクト３ｂと、導電層４ａと、配線としてのコンタクト３ａとが積層して形成されている。コンタクト３ａは、上部にてディジット線６に電気的に接続されている。
【００２９】
同様に、基板２の表面上には、ｎ型不純物領域１５ａと電気的に接続するように、コンタクト１３ｃと、導電層１４ｂと、コンタクト１３ｂと、導電層１４ａと、コンタクト１３ａとが積層して形成されている。コンタクト１３ａは、上部にてディジット線１６に電気的に接続されている。ディジット線６は図１におけるディジット線ＤＬ１に対応しており、ディジット線１６は図１におけるディジット線ＤＬ２に対応している。ディジット線６および１６は、ゲート電極８ａおよび１８ａと互いに平行になるように、紙面に垂直な方向に延びている。
【００３０】
さらに、基板２の表面上には、ｎ型不純物領域５ｂと電気的に接続するように、コンタクト３ｅと、導電層４ｄと、コンタクト３ｄと、導電層４ｃとが形成されている。コンタクト３ｅと、導電層４ｄと、コンタクト３ｄと、導電層４ｃとを通じて、ｎ型不純物領域５ｂは図１のグランド線ＶＧＬ１に電気的に接続されている。
【００３１】
コンタクト３ａの外周を覆うように、磁性体膜などがコンタクト３ａの径方向に積層されて形成されている。この部分が本実施の形態の磁気トンネル接合素子１となる。同様に、コンタクト１３ａの外周を覆うように、磁性体膜などがコンタクト１３ａの径方向に積層されて形成されている。この部分が本実施の形態の磁気トンネル接合素子１０となる。磁気トンネル接合素子１は図１の磁気トンネル接合素子１２１に対応しており、磁気トンネル接合素子１０は図１の磁気トンネル接合素子１２２に対応している。磁気トンネル接合素子１および１０を互いに電気的に接続するように、ビット線７が図１中横方向に延びている。ビット線７は、ゲート電極８ａ，１８ａおよびディジット線６，１６と互いに交差するように配置されている。ビット線７は、図１のビット線ＢＬ１に対応している。なお、ビット線７の周囲には、ビット線の寄生容量を小さくするための図示しない絶縁膜が形成されている。この絶縁膜は、たとえば比誘電率が３．０以下の材料であるＳｉＯＣ，ＯＳＧ（organosilicate glass），ＨＳＱ（hydrogen silsesquioxane），またはＭＳＱ（methylsilsesquioxane）などよりなっている。
【００３２】
続いて、本実施の形態の磁気トンネル接合素子について説明する。
【００３３】
図３は、本発明の実施の形態１における磁気トンネル接合素子の構成を示す平面図である。図４は、図３のＩＶ−ＩＶ線に沿った断面図である。なお、図４中の×印は、磁気モーメント・ベクトルが紙面に垂直に手前側から向こう側へ向かっていることを意味しており、図４中の点は、磁気モーメント・ベクトルが紙面に垂直に向こう側から手前側へ向かっていることを意味している。
【００３４】
図３および図４に示すように、磁気トンネル接合素子１は、コンタクト３ａと、自由磁性体膜３０と、固定磁性体膜２９と、絶縁膜２４とを有している。コンタクト３ａの外周を覆うように、絶縁膜２８を挟んで自由磁性体膜３０が形成されている。また、自由磁性体膜３０の外周を覆うように、絶縁膜２４が形成されている。さらに、絶縁膜２４の外周を覆うように、固定磁性体膜２９が形成されている。言い換えれば、自由磁性体膜３０と絶縁膜２４と固定磁性体膜２９とはコンタクト３ａの径方向に積層されており、自由磁性体膜３０と固定磁性体膜２９との間に絶縁膜２４が配置されている。なお、図２のビット線７は固定磁性体膜２９に電気的に接続されている。
【００３５】
自由磁性体膜３０は、コンタクト３ａを流れる電流による磁場の方向によって磁化の方向が変化する性質を有している。自由磁性体膜３０の磁化の方向は、残留磁気モーメント・ベクトル３０ａで表わされる。また、固定磁性体膜２９は、磁化の方向が固定されており、コンタクト３ａを流れる電流による磁場の方向によって磁化の方向が変化しない性質を有している。固定磁性体膜２９の磁化の方向は、残留磁気モーメント・ベクトル２９ａで表わされる。
【００３６】
自由磁性体膜３０は、第１の強磁性体膜としての強磁性体膜２７と、第１の反強磁性体膜としての反強磁性体膜２６と、第２の強磁性体膜としての強磁性体膜２５とを有している。絶縁膜２８の外周を覆うように強磁性体膜２７が形成されている。また、強磁性体膜２７の外周を覆うように反強磁性体膜２６が形成されている。さらに、反強磁性体膜２６の外周を覆うように強磁性体膜２５が形成されている。言い換えれば、強磁性体膜２７と反強磁性体膜２６と強磁性体膜２５とはコンタクト３ａの径方向に積層されており、かつ反強磁性体膜２６は強磁性体膜２７と強磁性体膜２５との間に配置されている。
【００３７】
強磁性体膜２７および強磁性体膜２５は、反強磁性体膜２６によって互いに反平行になるように保たれた磁気モーメント・ベクトル２７ａ，２５ａの各々を有している。具体的には、反強磁性体膜２６内には図２中右回りの方向の磁気モーメント・ベクトル（図示なし）と、図２中左回りの方向の磁気モーメント・ベクトル（図示なし）とが交互に存在している。たとえば、強磁性体膜２７と反強磁性体膜２６との接触面において、反強磁性体膜２６の磁気モーメント・ベクトルが図３中右回りの方向であれば、磁気モーメント・ベクトル２７ａはその影響を受けて図２中右回りの方向になる。このとき、強磁性体膜２５と反強磁性体膜２６との接触面において、反強磁性体膜２６の磁気モーメント・ベクトルが図３中左回りの方向となるように調整することにより、磁気モーメント・ベクトル２５ａはその影響を受けて図２左回りの方向になる。このようにして、磁気モーメント・ベクトル２７ａと磁気モーメント・ベクトル２５ａとが、互いに反平行となるように保たれている。
【００３８】
自由磁性体膜３０の残留磁気モーメント・ベクトル３０ａは、磁気モーメント・ベクトル２７ａと磁気モーメント・ベクトル２５ａとの和になる。本実施の形態では、磁気モーメント・ベクトル２７ａの方が磁気モーメント・ベクトル２５ａよりも大きいため、自由磁性体膜３０の残留磁気モーメント・ベクトル３０ａは磁気モーメント・ベクトル２７ａと同じ右回りになっている。
【００３９】
固定磁性体膜２９は、第３の強磁性体膜としての強磁性体膜２３と、第２の反強磁性体膜としての反強磁性体膜２２と、第４の強磁性体膜としての強磁性体膜２１とを有している。絶縁膜２４の外周を覆うように強磁性体膜２３が形成されている。また、強磁性体膜２３の外周を覆うように反強磁性体膜２２が形成されている。さらに、反強磁性体膜２２の外周を覆うように強磁性体膜２１が形成されている。言い換えれば、強磁性体膜２３と反強磁性体膜２２と強磁性体膜２１とはコンタクト３ａの径方向に積層されており、かつ反強磁性体膜２２は強磁性体膜２７と強磁性体膜２５との間に配置されている。
【００４０】
強磁性体膜２３および強磁性体膜２１は、反強磁性体膜２２によって互いに反平行になるように保たれた磁気モーメント・ベクトル２３ａ，２１ａの各々を有している。磁気モーメント・ベクトル２３ａはたとえば右回りの方向に固定されており、磁気モーメント・ベクトル２１ａはたとえば左回りの方向に固定されている。
【００４１】
固定磁性体膜２９の残留磁気モーメント・ベクトル２９ａは、磁気モーメント・ベクトル２３ａと磁気モーメント・ベクトル２１ａとの和になる。本実施の形態では、磁気モーメント・ベクトル２３ａの方が磁気モーメント・ベクトル２１ａよりも大きいため、固定磁性体膜２９の残留磁気モーメント・ベクトル２９ａは磁気モーメント・ベクトル２３ａと同じ右回りになっている。
【００４２】
なお、強磁性体膜２１，２３，２５，２７の磁気モーメント・ベクトル２１ａ，２３ａ，２５ａ，２７ａの各々の方向や大きさは、磁場アニールの温度や、磁場の大きさなどの条件や、材質や膜厚などの製造条件などによって決定される。強磁性体膜２１，２３，２５，２７は、たとえばＮｉ（ニッケル），Ｆｅ（鉄），Ｍｎ（マンガン），およびＣｏ（コバルト）のうち少なくともいずれか１つか、あるいはこれらを組み合わせた合金よりなっている。強磁性体膜２１，２３，２５，２７の膜厚は、たとえば０．５〜５ｎｍである。
【００４３】
また、反強磁性体膜２２，２６は、たとえばＣｒ（クロム），Ｃｕ（銅），Ｏｓ（オスミウム），Ｒｅ（レニウム），Ｒｕ（ルテニウム），およびＲｈ（ロジウム）のうち少なくともいずれか１つか、あるいはこれらを組み合わせた合金よりなっている。反強磁性体膜２２，２６の膜厚は、たとえば０．５〜５ｎｍである。
【００４４】
また、絶縁膜２４，２８はたとえばＡｌ2Ｏ3や、金属の窒化膜などよりなっている。さらに、絶縁膜２４，２８は、たとえばＨｆＳｉＯxＮy（以下、ｘ，ｙは組成比を示している），ＨｆＳｉＯx，ＨｆＡｌＯx，ＨｆＡｌＯxＮy，ＬａＯx，ＬａＯxＮy，ＹＯx，ＹＯxＮy，ＰｒＯx，またはＰｒＯxＮyなどよりなっていてもよい。絶縁膜２４，２８の膜厚は、たとえば０．２〜２ｎｍである。
【００４５】
次に、磁気モーメント・ベクトル２７ａおよび磁気モーメント・ベクトル２５ａと、自由磁性体膜３０の磁化バランス比Ｍbrとの関係について説明する。
【００４６】
磁気モーメント・ベクトル２７ａの大きさをＭ1とし、磁気モーメント・ベクトル２５ａの大きさをＭ2とすると、残留磁気モーメント・ベクトル３０ａの大きさΔＭは式（１）で表わされる。
【００４７】
ΔＭ＝Ｍ1−Ｍ2    ・・・（１）
また、自由磁性体膜３０の磁化バランス比Ｍbrは、式（２）で表わされる。
【００４８】
Ｍbr＝（Ｍ1−Ｍ2）／（Ｍ1＋Ｍ2）＝ΔＭ／Ｍtotal    ・・・（２）
本実施の形態においては、自由磁性体膜３０の磁化バランス比Ｍbrが、たとえば０＜|Ｍbr|≦１とされている。
【００４９】
続いて、本実施の形態における磁気記憶装置の動作について説明する。
【００５０】
図５〜図７は、本発明の実施の形態１における磁気記憶装置の動作を説明するための模式図である。
【００５１】
図２および図５を参照して、スタンバイの状態では、ディジット線６，１６と、ビット線７と、ゲート電極８ａ，１８ａとにＬｏｗの電位が与えられ、ｎ型不純物領域５ｂにＨｉｇｈの電位が与えられている。
【００５２】
メモリセル１０１にデータ“１”の書き込みをする場合には、ディジット線６およびゲート電極８ａにＨｉｇｈの電位が与えられ、ｎ型不純物領域５ｂにＬｏｗの電位が与えられる。これにより、トランジスタ１１１がオンし、コンタクト３ａ、導電層４ａ、コンタクト３ｂ、導電層４ｂ、コンタクト３ｃ、およびｎ型不純物領域５ａとを通じて、ディジット線６からｎ型不純物領域５ｂへ図５中下向きの電流Ｉ1が流れる。この電流Ｉ1は、アンペールの法則にしたがって図５中右回りの磁場Ｈ1を発生する。
【００５３】
磁気モーメント・ベクトル２７ａが元々図５中左回りの方向であった場合には、磁場Ｈ1の影響を受けて図５中右回りの向きに反転する。しかし、上述のように、磁気モーメント・ベクトル２７ａと磁気モーメント・ベクトル２５ａとは反強磁性体膜２６により互いに反平行となるように保たれている。このため、磁気モーメント・ベクトル２７ａが反転する際には、磁気モーメント・ベクトル２７ａと磁気モーメント・ベクトル２５ａとがお互いに反平行のバランスを保ちながら反転することになる。その結果、残留磁気モーメント・ベクトル３０ａも図５中右回りの向きに反転する。すなわち、自由磁性体膜３０の残留磁気モーメント・ベクトル３０ａが反転するためには、磁気モーメント・ベクトル２７ａと磁気モーメント・ベクトル２５ａとの各々を反転させるだけの大きさの磁場Ｈ1が必要となる。磁気モーメント・ベクトル２７ａ，２５ａの各々が磁場Ｈ1の影響を受けて反転し、その結果、残留磁気モーメント・ベクトル３０ａが図５中右回りの向きに反転し、安定な状態となる。残留磁気モーメント・ベクトル３０ａが図５中右回りの向きに反転すると、残留磁気モーメント・ベクトル３０ａと残留磁気モーメント・ベクトル２９ａとは互いに平行となる。この状態が、データ“１”の記憶状態となる。
【００５４】
図２および図６を参照して、メモリセル１０１にデータ“０”の書き込みをする場合には、スタンバイの状態からｎ型不純物領域５ｂおよびゲート電極８ａにＨｉｇｈの電位が与えられ、ディジット線６にＬｏｗの電位が与えられる。これにより、トランジスタ１１１がオンし、ｎ型不純物領域５ｂからディジット線６へ図６中上向きの電流Ｉ2が流れる。この電流Ｉ2は、アンペールの法則にしたがって図６中左回りの磁場Ｈ2を発生する。
【００５５】
磁気モーメント・ベクトル２７ａが元々図６中右回りの方向であった場合には、磁場Ｈ2の影響を受けて図６中左回りの向きに反転する。また、磁気モーメント・ベクトル２７ａの反転とともに、磁気モーメント・ベクトル２５ａが図６中右回りの向きに反転する。その結果、残留磁気モーメント・ベクトル３０ａが図６中左回りの向きに反転し、安定な状態となる。このとき、残留磁気モーメント・ベクトル３０ａと残留磁気モーメント・ベクトル２９ａとは反平行となる。この状態が、データ“０”の記憶状態となる。
【００５６】
メモリセル１０１への上述の書き込み動作について図１を用いて再度説明すると、スタンバイの状態では、ディジット線ＤＬ１〜ＤＬ４と、ビット線ＢＬ１，ＢＬ２と、ワード線ＷＬ１〜ＷＬ４とにＬｏｗの電位が与えられ、グランド線ＶＧＬ１，ＶＧＬ２にＨｉｇｈの電位が与えられている。
【００５７】
メモリセル１０１にデータ“１”の書き込みをする場合には、ディジット線ＤＬ１およびワード線ＷＬ１にＨｉｇｈの電位が与えられ、グランド線ＶＧＬ１にＬｏｗの電位が与えられる。また、メモリセル１０１にデータ“０”の書き込みをする場合には、グランド線ＶＧＬ１およびワード線ＷＬ１にＨｉｇｈの電位が与えられ、ディジット線ＤＬ１にＬｏｗの電位が与えられる。データ“１”および“０”の書き込みの際にはメモリセル１０３のトランジスタ１１３もオンするが、グランド線ＶＧＬ２はＨｉｇｈに保たれたままなので、ディジット線ＤＬ１とグランド線ＶＧＬ２との間に電流が流れることはなく、メモリセル１０３にデータが書き込まれることはない。また、メモリセル１０３の上を通るディジット線ＤＬ１（図２におけるディジット線６）には電流が流れるが、ディジット線ＤＬ１は基板２（図２）に対して平行であるため、ディジット線ＤＬ１を流れる電流による磁場は、メモリセル１０３内の磁気トンネル接合素子１２３の磁気モーメント・ベクトルを反転させる方向（基板２に対して垂直な方向）とは異なっている。したがって、非選択のメモリセル１０３に誤った情報が書き込まれることはない。
【００５８】
図２および図７を参照して、メモリセル１０１の読み出しをする場合には、ディジット線６およびビット線７にＨｉｇｈの電位が与えられ、ｎ型不純物領域５ｂにＬｏｗの電位が与えられる。このとき、ビット線７の電位はディジット線６の電位よりも低い。そして、ゲート電極８ａにＨｉｇｈの電位が与えられる。これにより、トランジスタ１１１がオンし、ディジット線６からコンタクト３ａに電流Ｉ3が流れ、この電流Ｉ3が磁気トンネル電流として磁気トンネル接合素子１を通ってビット線７へ流れる。
【００５９】
磁気トンネル接合素子１にデータ“１”が書き込まれている場合には、残留磁気モーメント・ベクトル３０ａと残留磁気モーメント・ベクトル２９ａとは、図５に示すように平行となっている。このため、磁気トンネル接合素子１の磁気トンネル抵抗は小さくなり、ビット線７に流れる電流Ｉ3は大きくなる。一方、磁気トンネル接合素子１にデータ“０”が書き込まれている場合には、残留磁気モーメント・ベクトル３０ａと残留磁気モーメント・ベクトル２９ａとは、図６に示すように反平行となっている。このため、磁気トンネル接合素子１の磁気トンネル抵抗は大きくなり、電流Ｉ3は小さくなる。
【００６０】
以上のように、磁気トンネル接合素子１の記憶状態によって電流Ｉ3は変化するので、この電流Ｉ3をセンスすることでメモリセル１０１のデータの読み出しが行なわれる。
【００６１】
メモリセル１０１の上述の読み出し動作について図１を用いて再度説明すると、ディジット線ＤＬ１およびビット線ＢＬ１にＨｉｇｈの電位が与えられ、グランド線ＶＧＬ１にＬｏｗの電位が与えられる。そして、ワード線ＷＬ１にＨｉｇｈの電位が与えられる。これにより、トランジスタ１１１がオンし、ディジット線ＤＬ１から磁気トンネル接合素子１２１を通ってビット線ＢＬ１へ磁気トンネル電流が流れる。このとき、メモリセル１０３のトランジスタ１１３もオンするので、ビット線ＢＬ２には、メモリセル１０３の磁気トンネル接合素子１２３の磁気トンネル電流が流れる。したがって、列方向に並んでいるメモリセル１０１，１０３の並列読み出しが可能となる。
【００６２】
本実施の形態の磁気記憶装置では、磁気モーメント・ベクトル２７ａと磁気モーメント・ベクトル２５ａとが反強磁性体膜２６により互いに反平行となるように保たれる。これにより、自由磁性体膜３０の残留磁気モーメント・ベクトル３０ａを反転させるためには、磁気モーメント・ベクトル２７ａと磁気モーメント・ベクトル２５ａとの各々を反転させるだけの大きさの磁場が必要となる。したがって、自由磁性体膜３０の残留磁気モーメント・ベクトル３０ａが小さな磁場では反転しなくなるので、誤った情報が磁気記憶装置に書き込まれにくくなる。
【００６３】
本実施の形態の磁気記憶装置においては、自由磁性体膜３０の磁化バランス比Ｍbrが０＜|Ｍbr|≦０．１を満たしている。
【００６４】
磁化バランス比Ｍbrの絶対値を０より大きくすることにより、自由磁性体膜３０に残留磁気モーメント・ベクトル３０ａを発生させることができる。また、磁化バランス比Ｍbrの絶対値を０．１以下とすることにより、磁気モーメント・ベクトル２７ａと磁気モーメント・ベクトル２５ａとが、互いに反平行を保ちながら回転し、残留磁気モーメント・ベクトル３０ａが最終的に磁場方向に向くような動作を実現しやすくなる。
【００６５】
本実施の形態の磁気記憶装置において、固定磁性体膜２９は強磁性体膜２３と反強磁性体膜２２とを有しており、強磁性体膜２３と反強磁性体膜２２とはコンタクト３ａの径方向に積層されている。
【００６６】
これにより、強磁性体膜２３の磁気モーメント・ベクトル２３ａが反強磁性体膜２２の磁気モーメント・ベクトルの影響を受けるので、磁気モーメント・ベクトル２３ａの方向を一定方向に固定しやすくなる。
【００６７】
本実施の形態の磁気記憶装置において、固定磁性体膜２９は強磁性体膜２１をさらに有ており、反強磁性体膜２２は強磁性体膜２３と強磁性体膜２１との間に配置されており、強磁性体膜２３と強磁性体膜２１と反強磁性体膜２２とはコンタクト３ａの径方向に積層されている。これにより、磁気モーメント・ベクトル２３ａの方向を一定方向にさらに固定しやすくなる。
【００６８】
本実施の形態の磁気記憶装置は、ワード線ＷＬ１と、ディジット線６と、ビット線７と、トランジスタ１１１とをさらに備えている。ディジット線６は、ワード線ＷＬ１に平行に配置されており、コンタクト３ａと電気的に接続されている。ビット線７は、ワード線ＷＬ１およびディジット線６と交差して配置されており、固定磁性体膜２９に電気的に接続されている。トランジスタ１１１の一端はコンタクト３ａと電気的に接続されている。トランジスタ１１１のスイッチ動作はワード線ＷＬ１の電位によって制御されている。
【００６９】
これにより、磁場の大きさではなく磁場の方向によってメモリセルの選択および非選択の区別がされるので、非選択のメモリセルには誤った情報が一層書き込まれにくくなる。また、書き込み時にはビット線７がＬｏｗに保たれるので、ビット線７に接続する書き込み電流発生回路などを設ける必要がなく、書き込み時にビット線７に電流を流す必要もない。これにより、磁気記憶装置の占有面積の削減および消費電力の低減を実現することができる。さらに、同じワード線ＷＬ１に電気的に接続されているメモリセル１０１，１０３の情報を並列して読み出すことができる。
【００７０】
なお、本発明の磁気記憶装置は、図３および図４に示す磁気トンネル接合素子１を有していればよい。また、図２に示すように、ワード線と、ワード線に平行に配置され、配線と電気的に接続されたディジット線と、ワード線およびディジット線と交差して配置され、固定磁性体膜に電気的に接続されたビット線と、一端が配線と電気的に接続されたスイッチ素子とをさらに備えており、スイッチ素子のスイッチ動作がワード線の電位によって制御されていてもよい。
【００７１】
さらに、本実施の形態においては、自由磁性体膜３０が絶縁膜２４よりも内周側に配置され、固定磁性体膜２９が絶縁膜２４よりも外周側に配置されている場合について示した。しかし、本発明はこのような場合の他、自由磁性体膜が絶縁膜よりも外周側に配置され、固定磁性体膜が絶縁膜よりも内周側に配置されていてもよい。また、固定磁性体膜の残留磁気モーメント・ベクトルの方向は任意である。
【００７２】
（実施の形態２）
図８は、本発明の実施の形態２の磁気記憶装置におけるメモリセルアレイの構造の一部を模式的に示す図である。
【００７３】
図８に示すように、本実施の形態の磁気記憶装置では、基板２としてＳＯＩ（Silicon On Insulator）基板を用いている。すなわち、第２の絶縁膜として埋め込み層３１が基板２内に形成されており、埋め込み層３１の上にシリコン膜３２が形成されている。埋め込み層３１は絶縁膜であり、たとえば酸化シリコンなどよりなっている。シリコン膜３２の表面にトランジスタ１１１および１１２のｎ型不純物領域５ａ，５ｂ，１５ａの各々が形成されている。
【００７４】
なお、これ以外の磁気記憶装置の構成および動作は、図１〜図７に示す実施の形態１の磁気記憶装置の構成および動作とほぼ同様である。よって、同一の部材には同一の符号を付し、その説明を省略する。
【００７５】
本実施の形態の磁気記憶装置は、絶縁膜である埋め込み層３１と、埋め込み層３１上に形成されたシリコン膜３２とをさらに備えている。トランジスタ１１１は、シリコン膜３２の表面に形成されている。
【００７６】
本実施の形態の磁気記憶装置によれば、ソフトエラーの発生を抑止することができる。すなわち、メモリセルの形成されている基板２の空乏層にα線が入射して、電子および正孔が基板内に発生しても、電子および正孔はともに埋め込み層３１で遮断される。このため、たとえば基板２表面に形成されたトランジスタ１１１などが、α線により発生した電子によって誤作動することを抑止できる。また、たとえばｎ型不純物領域５ａ，５ｂ，１５ａから電子が基板２の下部へ流出することを埋め込み層３１で抑止することができる。このため、トランジスタ１１１の消費電力を低減することができ、トランジスタ１１１の動作速度を向上することができる。
【００７７】
（実施の形態３）
図９は、本発明の実施の形態３の磁気記憶装置におけるメモリセルアレイの構造の一部を模式的に示す図である。
【００７８】
図９に示すように、本実施の形態の磁気記憶装置では、スイッチ素子としてＦｉｎＦＥＴ（Field Effect Transistor）２０９ａ，２０９ｂが用いられている。ＦｉｎＦＥＴ２０９ａは、一対のソース／ドレイン電極５ｃ，５ｄと、２つのゲート電極２０８ａ，２０８ｂと、ゲート絶縁膜２０８ｃとを備えている。一対のソース／ドレイン電極５ｃ，５ｄと、２つのゲート電極２０８ａ，２０８ｂとは、ともに基板２の表面上に形成されている。ソース／ドレイン電極５ｃとソース／ドレイン電極５ｄとの間に２つのゲート電極２０８ａ，２０８ｂが形成されており、ソース／ドレイン電極５ｃとソース／ドレイン電極５ｄとの間のチャネルとなる領域の周囲に、ゲート絶縁膜２０８ｃが形成されている。ソース／ドレイン電極５ｃはｎ型不純物領域５ａと電気的に接続されており、ソース／ドレイン電極５ｄはｎ型不純物領域５ｂと電気的に接続されている。ゲート電極２０８ａは図９中手前側に形成されており、ゲート電極２０８ｂは図９中向こう側に形成されている。
【００７９】
ＦｉｎＦＥＴ２０９ａは、以下のように動作する。ゲート電極２０８ａに正の電圧が印加されると、ソース／ドレイン電極５ｃとソース／ドレイン電極５ｄとの間の図９中手前側の領域にチャネルが形成され、ソース／ドレイン電極５ｃとソース／ドレイン電極５ｄとの間に電流が流れる。また、ゲート電極２０８ｂに正の電圧が印加されると、ソース／ドレイン電極５ｃとソース／ドレイン電極５ｄとの間の図９中向こう側の領域にチャネルが形成され、ソース／ドレイン電極５ｃとソース／ドレイン電極５ｄとの間に電流が流れる。
【００８０】
同様に、ＦｉｎＦＥＴ２０９ｂは、一対のソース／ドレイン電極５ｅ，５ｆと、２つのゲート電極２１８ａ，２１８ｂと、ゲート絶縁膜２１８ｃとを備えている。ソース／ドレイン電極５ｅはｎ型不純物領域５ｂと電気的に接続されており、ソース／ドレイン電極５ｆはｎ型不純物領域１５ａと電気的に接続されている。なお、ＦｉｎＦＥＴ２０９ｂの構成および動作は、ＦｉｎＦＥＴ２０９ａの構成および動作とほぼ同様であるので、その説明を省略する。
【００８１】
本実施の形態の磁気記憶装置のスイッチ素子はＦｉｎＦＥＴ２０９ａ，２０９ｂである。
【００８２】
ＦｉｎＦＥＴ２０９ａは、２つのゲート電極によって電流を制御するので、チャネルを流れる電流の平均量を低減することができる。電流の平均量が低減すれば、トランジスタの電流のリークが減少する。したがって、トランジスタを流れる電流の量を増やすことができるので、スイッチ素子の単位面積あたりの駆動力が増大する。
【００８３】
（実施の形態４）
図１０は、本発明の実施の形態４の磁気記憶装置におけるメモリセルアレイ内に配置されるメモリセルの構成を示す回路図である。
【００８４】
図１０に示すように、メモリセルアレイ内では、複数のディジット線ＤＬ１，ＤＬ２および複数のグランド線ＶＧＬ１，ＶＧＬ２の各々は行方向（図中横方向）に延びており、複数のビットＢＬ１〜ＢＬ４および複数のワード線ＷＬ１〜ＷＬ４の各々は列方向（図中縦方向）に延びている。複数のディジット線ＤＬ１，ＤＬ２および複数のグランド線ＶＧＬ１，ＶＧＬ２の各々と、複数のビットＢＬ１〜ＢＬ４および複数のワード線ＷＬ１〜ＷＬ４の各々とは、互いに交差するように配置されている。複数のディジット線ＤＬ１，ＤＬ２の各々と複数のワード線ＷＬ１〜ＷＬ４の各々との各交差部近傍に複数のメモリセルの各々が配置されており、それにより複数のメモリセルは行列状に配置されている。
【００８５】
複数のメモリセルのうち、メモリセル１４１は、磁気トンネル接合素子１６１と、スイッチ素子としてのトランジスタ１５１とを備えている。ワード線ＷＬ１はトランジスタ１５１のゲートに電気的に接続されており、それにより、トランジスタ１５１のスイッチ動作がワード線ＷＬ１の電位によって制御されている。また、ディジット線ＤＬ１とトランジスタ１５１のソース／ドレインの一方とが端子１７２で電気的に接続されている。また、ディジット線ＤＬ１およびトランジスタ１５１のソース／ドレインの一方と、磁気トンネル接合素子１６１とは図示しない絶縁膜により電気的に絶縁されている。しかし、磁気トンネル接合素子１６１はトンネル電流を流す性質を有しているので、図１０においては、ディジット線ＤＬ１およびトランジスタ１５１のソース／ドレインの一方と、磁気トンネル接合素子１６１とが端子１７３で電気的に接続されているものとして示されている。さらに、磁気トンネル接合素子１６１とビット線ＢＬ１とは端子１７１で電気的に接続されている。
【００８６】
同様に、メモリセル１４２は、磁気トンネル接合素子１６２とトランジスタ１５２とを備えている。メモリセル１４１の構成とメモリセル１４２の構成とは互いに線対称となっている。また、メモリセル１４１のトランジスタ１５１の他方と、メモリセル１４２のトランジスタ１５２の一方とは、共通の配線により端子１７４においてグランド線ＶＧＬ１に電気的に接続されている。また、メモリセル１４３は、磁気トンネル接合素子１６３と、トランジスタ１５３とを備えている。メモリセル１４１の構成とメモリセル１４３の構成とはほぼ同様となっている。
【００８７】
続いて、本実施の形態の磁気記憶装置におけるメモリセルの具体的構成について説明する。
【００８８】
図１１は、本発明の実施の形態４の磁気記憶装置におけるメモリセルアレイの構造の一部を模式的に示す図である。なお、図１１には、図１０のメモリセル１４１とメモリセル１４２とが示されている。
【００８９】
図１１に示すように、本実施の形態の磁気記憶装置では、ビット線２０７および２１７は、ゲート電極８ａおよび１８ａと互いに平行になるように、紙面に垂直な方向に延びている。また、ディジット線２０６は、ゲート電極８ａ，１８ａおよびビット線２０７，２１７と互いに交差するように、図１１中横方向に延びている。ビット線２０７は、磁気トンネル接合素子１の固定磁性体膜２９（図１）と電気的に接続されており、ビット線２１７は、磁気トンネル接合素子１０の固定磁性体膜と電気的に接続されている。
【００９０】
続いて、本実施の形態における磁気記憶装置の動作について説明する。
【００９１】
図１０を参照して、スタンバイの状態では、ディジット線ＤＬ１，ＤＬ２と、ビット線ＢＬ１〜ＢＬ４と、ワード線ＷＬ１〜ＷＬ４とにＬｏｗの電位が与えられ、グランド線ＶＧＬ１，ＶＧＬ２にＨｉｇｈの電位が与えられている。
【００９２】
メモリセル１４１にデータ“１”の書き込みをする場合には、ディジット線ＤＬ１およびワード線ＷＬ１にＨｉｇｈの電位が与えられ、グランド線ＶＧＬ１にＬｏｗの電位が与えられる。また、メモリセル１４１にデータ“０”の書き込みをする場合には、グランド線ＶＧＬ１およびワード線ＷＬ１にＨｉｇｈの電位が与えられ、ディジット線ＤＬ１にＬｏｗの電位が与えられる。メモリセル１４１への書き込みの際にはメモリセル１４３のトランジスタ１１３もオンするので、列方向に並んでいるメモリセル１４１，１４３の並列書き込みが可能となる。具体的には、メモリセル１４１の書き込みの際に、ディジット線ＤＬ２にＨｉｇｈの電位を与え、グランド線ＶＧＬ２にＬｏｗの電位を与えることによってメモリセル１４３をデータ“１”の記憶状態にすることができる。また、メモリセル１４１の書き込みの際に、ディジット線ＤＬ２にＬｏｗの電位を与え、グランド線ＶＧＬ２にＨｉｇｈの電位を与えることによってメモリセル１４３をデータ“０”の記憶状態にすることができる。
【００９３】
メモリセル１４１の読み出しの際には、ディジット線ＤＬ１およびビット線ＢＬ１にＨｉｇｈの電位が与えられ、グランド線ＶＧＬ１にＬｏｗの電位が与えられる。このとき、ビット線ＢＬ１の電位はディジット線ＤＬ１の電位よりも低い。そして、ワード線ＷＬ１にＨｉｇｈの電位が与えられる。これにより、トランジスタ１５１がオンし、ディジット線ＤＬ１から磁気トンネル接合素子１６１を通ってビット線ＢＬ１へ磁気トンネル電流が流れる。メモリセル１４１の読み出しの際にはメモリセル１４３のトランジスタ１５３もオンするが、グランド線ＶＧＬ２がＨｉｇｈに保たれたままなので、磁気トンネル接合素子１６３に電流は流れず、非選択のメモリセル１４３の情報がビット線ＢＬ１から重複して読み出されることはない。
【００９４】
なお、これ以外の磁気記憶装置の構成および動作は、図１〜図７に示す実施の形態１の磁気記憶装置の構成および動作とほぼ同様であるので、同一の部材には同一の符号を付し、その説明を省略する。
【００９５】
本実施の形態の磁気記憶装置は、ワード線ＷＬ１と、ディジット線２０６と、ビット線２０７と、トランジスタ１５１とをさらに備えている。ビット線２０７は、ワード線ＷＬ１に平行に配置されており、固定磁性体膜２９に電気的に接続されている。ディジット線２０６は、ワード線ＷＬ１およびビット線２０７と交差して配置されており、コンタクト３ａと電気的に接続されている。トランジスタ１５１の一端はコンタクト３ａと電気的に接続されている。トランジスタ１５１のスイッチ動作はワード線ＷＬ１の電位によって制御されている。
【００９６】
これにより、磁場の大きさではなく磁場の方向によってメモリセルの選択および非選択の区別がされるので、非選択のメモリセルには誤った情報が一層書き込まれにくくなる。また、書き込み時にはビット線２０７がＬｏｗに保たれるので、ビット線２０７に接続する書き込み電流発生回路などを設ける必要がなく、書き込み時にビット線２０７に電流を流す必要もない。これにより、磁気記憶装置の占有面積の削減および消費電力の低減を実現することができる。さらに、同じワード線ＷＬ１に電気的に接続されているメモリセル１４１，１４３の情報を並列して読み出すことができる。
【００９７】
実施の形態１〜４では、磁気トンネル接合素子１が円筒形である場合について示されたが、本発明の磁気トンネル接合素子は円筒形の他、円錐形であってもよい。
【００９８】
また、実施の形態１〜４では、ＭＲＡＭの半導体装置について説明したが、本発明は半導体装置に限定されるものではなく、広く磁気記憶装置に適用することが可能である。
【００９９】
以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
【図面の簡単な説明】
【０１００】
【図１】本発明の実施の形態１の磁気記憶装置におけるメモリセルアレイ内に配置されるメモリセルの構成を示す回路図である。
【図２】本発明の実施の形態１の磁気記憶装置におけるメモリセルアレイの構造の一部を模式的に示す図である。
【図３】本発明の実施の形態１における磁気トンネル接合素子の構成を示す平面図である。
【図４】図３のＩＶ−ＩＶ線に沿った断面図である。
【図５】本発明の実施の形態１における磁気記憶装置のデータ“０”の書き込み動作を説明するための模式図である。
【図６】本発明の実施の形態１における磁気記憶装置のデータ“０”の書き込み動作を説明するための模式図である。
【図７】本発明の実施の形態１における磁気記憶装置の読み取り動作を説明するための模式図である。
【図８】本発明の実施の形態２の磁気記憶装置におけるメモリセルアレイの構造の一部を模式的に示す図である。
【図９】本発明の実施の形態３の磁気記憶装置におけるメモリセルアレイの構造の一部を模式的に示す図である。
【図１０】本発明の実施の形態４の磁気記憶装置におけるメモリセルアレイ内に配置されるメモリセルの構成を示す回路図である。
【図１１】本発明の実施の形態４の磁気記憶装置におけるメモリセルアレイの構造の一部を模式的に示す図である。
【符号の説明】
【０１０１】
１，１０  磁気トンネル接合素子、２  基板、３ａ〜３ｅ，１３ａ〜１３ｃ  コンタクト、４ａ〜４ｄ，１４ａ，１４ｂ  導電層、５ａ，５ｂ，１５ａ  ｎ型不純物領域、５ｃ〜５ｆ  ソース／ドレイン電極、６，１６，２０６  ディジット線、７，２０７，２１７  ビット線、８ａ，１８ａ，２０８ａ，２０８ｂ，２１８ａ，２１８ｂ  ゲート電極、８ｂ，１８ｂ，２０８ｃ，２１８ｃ  ゲート絶縁膜、９  ｐウェル領域、２１，２３，２５，２７  強磁性体膜、２１ａ，２３ａ，２５ａ，２７ａ  磁気モーメント・ベクトル、２２，２６  反強磁性体膜、２４，２８  絶縁膜、２９  固定磁性体膜、２９ａ，３０ａ  残留磁気モーメント・ベクトル、３０  自由磁性体膜、３１  埋め込み層、３２  シリコン膜、１０１〜１０３，１４１〜１４３  メモリセル、１１１〜１１３，１５１〜１５３  トランジスタ、１２１〜１２３，１６１〜１６３  磁気トンネル接合素子、１３１〜１３３，１７１〜１７４  端子、２０９ａ，２０９ｂ  ＦｉｎＦＥＴ、ＢＬ１〜ＢＬ４  ビット線、ＷＬ１〜ＷＬ４  ワード線、ＤＬ１〜ＤＬ４  ディジット線、ＶＧＬ１，ＶＧＬ２  グランド線。
【図１】
2005277189.tif 000003
【図２】
2005277189.tif 000004
【図３】
2005277189.tif 000005
【図４】
2005277189.tif 000006
【図５】
2005277189.tif 000007
【図６】
2005277189.tif 000008
【図７】
2005277189.tif 000009
【図８】
2005277189.tif 000010
【図９】
2005277189.tif 000011
【図１０】
2005277189.tif 000012
【図１１】
2005277189.tif 000013