(57)【要約】【課題】平面的に重ねて接続孔を設けて画素を微細化した表示装置において、接続孔を介して接続される導電層の電気的な不具合を防止することが可能な表示装置およびその製造方法を提供する。【解決手段】基板１上の各画素にＴＦＴ２が設けられた駆動基板を有する表示装置であり、ＴＦＴ２を覆う状態で基板１上に形成された第２層間絶縁膜（下層絶縁膜）５と、さらにその上部に形成された第３層間絶縁膜（上層絶縁膜）７を有し、それぞれに形成された第２接続孔（下部接続孔）５ａと第３接続孔（上部接続孔）７ａとが平面的に重なる位置に配置され、第３接続孔（上部接続孔）７ａの底面形状における第１方向の幅は、第２接続孔（下部接続孔）５ａの開口形状における第１方向の幅よりも大きい。【選択図】図１
2005215003.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた画素電極駆動用のトランジスタを覆うと共に当該トランジスタに接続された下部接続孔を有する下層絶縁膜と、前記下部接続孔を介して前記トランジスタに接続された状態で前記下層絶縁膜上にパターン形成された中継電極と、当該中継電極を覆うと共に当該中継電極に達する上部接続孔を有する上層絶縁膜と、前記上部接続孔を介して前記中継電極に接続された状態で当該上層絶縁膜上にパターン形成された画素電極とを有する駆動基板を備えた表示装置において、
前記下部接続孔と上部接続孔とは、平面的に重なる位置に配置され、
前記上部接続孔の底面形状における第１方向の幅が、前記下部接続孔の開口形状における第１方向の幅よりも大きく設定されている
ことを特徴とする表示装置。
【請求項２】
請求項１記載の表示装置において、
前記下部接続孔の内壁に沿って設けられている前記中継電極部分上には、前記上層絶縁膜の構成材料が残されている
ことを特徴とする表示装置。
【請求項３】
請求項１記載の表示装置において、
前記第１方向が、前記トランジスタに接続された走査線の延設方向に設定されている
ことを特徴とする表示装置。
【請求項４】
請求項１記載の表示装置において、
前記上部接続孔の平面形状は、前記第１方向の幅が当該第１方向と直交する第２方向の幅よりも大きい
ことを特徴とする表示装置。
【請求項５】
基板上に設けられた画素電極駆動用のトランジスタを覆う状態で下層絶縁膜を形成する工程と、
前記下層絶縁膜に当該トランジスタに接続される下部接続孔を形成する工程と、
前記下部接続孔を介して前記トランジスタに接続された状態で前記下層絶縁膜上に中継電極をパターン形成する工程と、
前記中継電極を覆う状態で上層絶縁膜を形成する工程と、
前記上層絶縁膜に前記中継電極に達する上部接続孔を形成する工程と、
前記上部接続孔を介して前記中継電極に接続された状態で当該上層絶縁膜上に画素電極をパターン形成する工程とを行う表示装置の製造方法において、
前記上部接続孔を形成する際には、底面形状における第１方向の幅を前記下部接続孔の開口形状における第１方向の幅よりも大きく設定し、かつ前記下層絶縁膜上における前記中継電極部分が露出した状態で前記上層絶縁膜のエッチングを停止させる
ことを特徴とする表示装置の製造方法。
【請求項６】
請求項５記載の表示装置の製造方法において、
前記上部接続孔を形成する際のエッチングは、前記下部接続孔の内壁に沿って設けられている前記中継電極部分上に前記上層絶縁膜の構成材料を残した状態で終了する
ことを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および表示装置の製造方法に関し、画素電極駆動用のトランジスタが設けられたアクティブマトリックス駆動方式の表示装置およびその製造方法に関する。
【背景技術】
【０００２】
アクティブマトリックス駆動方式の表示装置（例えば液晶表示装置）は、画素毎に駆動用の薄膜トランジスタ（thin film transistor：以下ＴＦＴと記す）が設けられた駆動用基板を備えている。このような表示装置は、例えば図５に示すような層構造になっている。すなわち、基板１の表面側には、ＴＦＴ２が形成されている。そして、このＴＦＴ２を覆う第１層間絶縁膜３には、ＴＦＴ２のソース／ドレインに達する第１接続孔３ａが設けられ、この第１接続孔３ａを介してＴＦＴ２のソース／ドレインに接続されたＳ／Ｄ電極４ａが形成されている。またさらに、Ｓ／Ｄ電極４ａを覆う第２層間絶縁膜５には、Ｓ／Ｄ電極４ａに達する第２接続孔５ａが設けられ、この第２接続孔５ａを介してＳ／Ｄ電極４ａに接続された中継電極６ａが形成されている。尚、この中継電極６ａは、例えば、ここでの図示を省略した遮光膜と同一層で構成されている。そして、これらの中継電極６ａおよび遮光膜を覆う第３層間絶縁膜７には、中継電極６ａに達する第３接続孔７ａが設けられており、第３層間絶縁膜７上には第３接続孔７ａを介して中継電極６ａに接続された画素電極８が形成されている。
【０００３】
以上のような層構成の表示装置において、第２接続孔５ａと第３接続孔７ａとは、平面的に重なることのないように、各画素における表示領域の周辺に配置されている。したがって、周辺領域の面積を縮小して表示領域の開口率の向上を図るため、ひいては画素面積の微細化を図るためには、第２接続孔５ａと第３接続孔７ａとの距離を短く設定し、かつ第２接続孔５ａおよび第３接続孔７ａのそれぞれの径を縮小する必要がある。しかしながら、接続孔の径を縮小することは、製造技術面での限界がある。
【０００４】
例えば、接続孔の径に対する深さ（すなわちアスペクト比）が大きくなると、接続孔の上層に形成される電極のカバレッジが悪化し、電気的な接続を図ることができなくなると言った問題が発生する。特に、画素電極８は、液晶表示における表示品質を確保するために、ある範囲の膜厚で構成されることが要求されている。この膜厚範囲は、画素電極８に用いられる材料にもよるが、およそ２０ｎｍ〜２００ｎｍ程度、場合によってはこれ以上の膜厚で形成されることもある。このような膜厚で画素電極８を形成すると、第３接続孔７ａの側壁に形成される画素電極８部分の膜厚は、平坦部分と比較して薄くなり、第３接続孔７ａのアスペクト比が大きくなるほど薄くなる。そして、このように第３接続孔７ａの側壁に形成される画素電極８部分の膜厚が薄くなることで、第３接続孔７ａ内の画素電極８は抵抗値が高くなり、場合によっては電極が形成されず断線することもある。
【０００５】
図６には、接続孔のアスペクト比と、接続孔の側壁に形成される電極膜の膜厚との関係を示すグラフである。このグラフに示すように、アスペクト比の上昇に伴い、側壁に形成される電極膜の膜厚が減少することが分かる。また図７には、接続孔のアスペクト比と、接続孔内に形成される電極部分の抵抗値との関係を示すグラフである。このグラフに示すように、アスペクト比の上昇に伴い、接続孔内における電極部分の抵抗値が上昇することが分かる。
【０００６】
そこで、ＴＦＴのソース／ドレインと中継電極とを接続するための接続孔と、中継電極と画素電極とを接続するための接続孔とを平面的に重ね合わせることにより、これらの接続孔が占有する面積を１つの接続孔分とする構成が提案されている。これにより、接続孔の径をある程度に保って、１つの画素においての表示領域以外の領域が占める面積を縮小することが可能になる（下記特許文献１参照）。
【０００７】
【特許文献１】特開２００１−１８８２５３号公報（特に請求項１，段落００９３，段落０１２３）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、このように上下層に配置される接続孔を平面視的に重ねた構成には、新たに次のような課題が発生する。
【０００９】
すなわち、図５を例に説明すると、第２接続孔５ａ上に重ねて第３接続孔７ａを形成する際には、第２接続孔５ａ部分において、下層の中継電極６ａに達するまで第３層間絶縁膜７をエッチングする必要がある。この場合、通常は第３接続孔７ａの底面の全面に中継電極６ａが露出されるように、第３層間絶縁膜７のエッチングが行われる。しかしながら、第２接続孔５ａ上に形成される第３接続孔７ａの底面の全面に中継電極６ａが露出されるように、第３層間絶縁膜７のエッチングを行うと、先に露出している中継電極６ａ部分の膜厚がエッチングによって薄くなる。これにより、中継電極６ａと画素電極８との接続部分が高抵抗となったり、さらには断線に至ることも懸念される。また、これにより、第３接続孔７ａの深さが第３層間絶縁膜７の膜厚よりも深くなる。つまり、第３接続孔７ａのアスペクト比が高くなるのである。このため、この第３接続孔７ａの上方肩部においても画素電極８のカバレッジが悪化し、画素電極８と中継電極６ａとの接続が困難になる。尚、メッキ法によって接続孔部分に導電性層を埋め込むことにより、微細な接続孔内に導電層を埋め込むことが可能になるが、この場合には製造工程数の増加によるコストの上昇が問題となる。
【００１０】
そこで本発明は、平面的に重ねて配置された接続孔を設けることにより画素の微細化を図る構成の表示装置において、製造工程を変更することなく、これらの接続孔を介して接続される導電層の接続不良を防止することが可能な表示装置およびその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
このような目的を達成するための本発明の表示装置は、次のように構成されている。すなわち、基板上に設けられた画素電極駆動用のトランジスタを覆う下層絶縁膜には、トランジスタに接続された下部接続孔が設けられている。そして、この下層絶縁膜上には、下部接続孔を介してトランジスタに接続された中継電極がパターン形成され、さらにこの中継電極を覆う上層絶縁膜が設けられている。また、この上層絶縁膜には、中継電極に達する上部接続孔が設けられている。そして、この上層絶縁膜上には、上部接続孔を介して中継電極に接続された画素電極がパターン形成されている。本発明では、特にこのような積層構造において、下部接続孔と上部接続孔とが平面的に重なる位置に配置され、かつ上部接続孔の底面形状における第１方向の幅が、下部接続孔の開口形状における第１方向の幅よりも大きいことを特徴としている。
【００１２】
このような構成の表示装置においては、下層絶縁膜に形成された下部接続孔と、上層絶縁膜に形成された上部接続孔とが、平面的に重なる位置に配置されるため、画素領域内においての接続孔を配置するための面積が縮小される。しかも、上部接続孔の底面形状における第１方向の幅が、下部接続孔の開口形状における第１方向の幅よりも大きく設定されていることにより、上部接続孔の底部を覆う画素電極部分の端部が、当該第１方向において下部接続孔の開口よりも外側にはみ出した状態となる。このため、画素電極における上記「端部」は、下層絶縁膜の上部に形成された中継電極に対して接続された状態となる。
したがって、上部接続孔の深さは、下層絶縁膜の上部に形成された中継電極部分に達する深さで良く、上部接続孔のアスペクト比が小さく抑えられる。つまり、下部接続孔内の中継電極部分が下部接続孔の内壁に沿った形状となっていても、このような中継電極部分に接続させて画素電極を設ける必要がない。このため、下部接続孔内の中継電極分部上に上層絶縁膜を残した状態としても良く、これにより上部接続孔のアスペクト比が小さく抑えられるのである。
【００１３】
また、本発明はこのような表示装置の製造方法でもあり、特に、上部接続孔を形成する際に、下層絶縁膜上における中継電極部分が露出した状態で上層絶縁膜のエッチングを停止させることを特徴としている。これにより、上述した構成の表示装置の作製に際し、中継電極部分の過剰なエッチングによる高抵抗化および断線が防止されると共に、上述したようなアスペクト比が小さく抑えられた上部接続孔が形成される。
【発明の効果】
【００１４】
以上のように本発明の表示装置およびその製造方法によれば、上下層の接続孔を平面的に重なる位置に配置した構成において、上部接続孔のアスペクト比を小さく抑えることが可能になる。これにより、上部接続孔を介して中継電極に接続される画素電極の、上部接続孔部分におけるカバレッジを良好にし、中継電極に対して良好な接続状態を保つことが可能になる。この結果、画素面積の縮小を可能にしつつも、製造工程を変更することなく、これらの接続孔を介して接続される導電層の接続不良を防止することが可能になる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて、表示装置の構成、表示装置の製造方法の順に詳細に説明する。
【００１６】
＜表示装置＞
図１（ａ）は本発明の表示装置における駆動基板部分の要部断面図であり、図１（ｂ）は図１（ａ）におけるＡ部の拡大図である。尚、図５を用いて説明した従来の構成と同一の要素には同一の符号を付している。
【００１７】
これらの図に示す表示装置は、アクティブマトリックス駆動方式の液晶表示装置であり、図５を用いて説明した従来の構成と同様に、次のような層構造となっている。
【００１８】
すなわち、基板１の表面側には、ＴＦＴ２が形成されている。そして、このＴＦＴ２を覆う第１層間絶縁膜３には、ＴＦＴ２のソース／ドレインに達する第１接続孔３ａが設けられ、この第１接続孔３ａを介してＴＦＴ２のソース／ドレインに接続されたＳ／Ｄ電極４ａが形成されている。
【００１９】
またさらに、第１層間絶縁膜３上には、Ｓ／Ｄ電極４ａを覆う状態で、第２層間絶縁膜５（請求項に示す下層絶縁膜）が設けられ、この第２層間絶縁膜（下層絶縁膜）５には、Ｓ／Ｄ電極４ａに達する第２接続孔５ａ（請求項に示す下部接続孔）が設けられている。そして、この第２層間絶縁膜（下層絶縁膜）５上に、第２接続孔（下部接続孔）５ａを介してＳ／Ｄ電極４ａに接続された中継電極６ａが設けられている。尚、第２層間絶縁膜（下層絶縁膜）５上には、Ｓ／Ｄ電極４ａと同一層で遮光膜６ｂも設けられている。
【００２０】
またさらに、第２層間絶縁膜（下層絶縁膜）５上には、これらの中継電極６ａおよび遮光膜６ｂを覆う第３層間絶縁膜７（請求項に示す上層絶縁膜）が設けられている。この第３層間絶縁膜（上層絶縁膜）７には、中継電極６ａに達する第３接続孔７ａ（請求項に示す上部接続孔）が設けられている。そして、この第３層間絶縁膜（上層絶縁膜）７上に、この第３接続孔（上部接続孔）７ａを介して中継電極６ａに接続された画素電極８が形成されている。
【００２１】
以上のような層構成において、特に本発明の表示装置においては、第２接続孔（下部接続孔）５ａと、その上層の第３接続孔（上部接続孔）７ａとが、平面的に重なる位置に配置されており、さらに接続孔５ａ、７ａの開口径が次のように構成されていることを特徴としている。すなわち、拡大図に示すように、第３接続孔（上部接続孔）７ａの底面形状における第１方向の幅Ｗ７は、第２接続孔（下部接続孔）５ａの上部の開口形状における第１方向の幅Ｗ５よりも大きいく設定されているのである。
【００２２】
このような状態を、図２の平面図でさらに詳しく説明する。図２（ａ）は、本発明の表示装置における駆動基板部分の要部平面図であり、図２（ｂ）は図２（ａ）におけるＢ部の拡大図である。これらの平面図においては、絶縁膜の図示を省略した。尚、図１（ａ）は、図２（ａ）のＣ−Ｃ’部分の断面に相当する。
【００２３】
これらの図に示すように、基板１上に配列された各画素ａの周縁領域は、遮光膜６ｂで覆われている。また、画素ａの周辺領域には、遮光膜６ｂの一部を独立してパターニングした状態で、中継電極６ａが設けられている。この中継電極６ａは、上述したように、平面図での図示を省略した第２層間絶縁膜（下層絶縁膜）に形成された第２接続孔（下部接続孔）５ａを介して、下層のＳ／Ｄ電極に接続されている。
【００２４】
また、各画素ａには、この遮光膜６ｂの開口している領域（表示領域）上をさらに覆う状態で、画素電極８が個別にパターン形成されている。これらの画素電極８は、上述したように、平面図での図示は省略した第３層間絶縁膜（上層絶縁膜）に形成された第３接続孔（上部接続孔）７ａを介して、下層の中継電極６ａに接続されている。
【００２５】
そして、上述したように、第２接続孔（下部接続孔）５ａと第３接続孔（上部接続孔）７ａとは、平面的に重なる位置に配置されて、第３接続孔（上部接続孔）７ａの底面形状における第１方向の幅Ｗ７が、第２接続孔（下部接続孔）５ａの上部の開口形状における第１方向の幅Ｗ５よりも大きく設定されているのである。また、第２接続孔（下部接続孔）５ａの平面視的な開口形状は、例えば正方形あるいは円形であって良い。これに対して、第３接続孔（上部接続孔）７ａの平面視的な開口形状は、第１方向の幅Ｗ７が当該第１方向と直交する第２方向の幅Ｔ７よりも大きい、すなわち上記第１方向に幅広の矩形あるいは楕円形であって良い。そして、第２接続孔（下部接続孔）５ａと第３接続孔（上部接続孔）７ａにおける、第１方向と直交する第２方向の開口幅Ｔ５，Ｔ７は同程度であって良い。
【００２６】
ここで、第１方向とは、第２接続孔（下部接続孔）５ａおよび第３接続孔（上部接続孔）７ａが配置される位置によって、適宜設定される。例えば、図示したように、これらの接続孔５ａ，７ａが垂直方向Ｖに隣接して配置された画素ａ間に配置される場合には、この第１方向を水平方向Ｈとする。これにより、接続孔５ａ，７ａの垂直方向Ｖに位置する表示領域に、第３接続孔（上部接続孔）７ａが突出することを防止し、表示領域の面積を確保する。尚、通常、これらの接続孔５ａ，７ａは、図示した例のように、垂直方向Ｖに隣接して配置された画素ａ間に配置される。また、ＴＦＴに接続される走査線（以下の製造方法で詳細に説明）が水平方向Ｈに延設される。このため、上述の第１方向は、走査線が延設される方向として良い。
【００２７】
尚、これらの接続孔５ａ，７ａが、水平方向Ｈに隣接して配置された画素ａ間に配置される場合には、上記の第１方向を垂直方向Ｖと一致させる。これにより、接続孔５ａ，７ａの水平方向Ｈに位置する表示領域に、第３接続孔（上部接続孔）７ａが突出することを防止し、表示領域の面積を確保する。
【００２８】
またここで、上述した第３接続孔（上部接続孔）７ａは、第１方向におけるアスペクト比が１．０以下に設定されていることが好ましい。また、第３接続孔７ａの底部においての中継電極６ａと画素電極８との接触面積が０．２５μｍ2程度となるように、第２接続孔（下部接続孔）５ａに対する第３接続孔（上部接続孔）７ａの開口面積が設定されていることが好ましい。
【００２９】
以上の他、特に、本実施形態の表示装置においては、図１に示したように、第２接続孔（下部接続孔）５ａの内壁に沿って設けられている中継電極６ａ部分上には、第３層間絶縁膜（上層絶縁膜）７の構成材料が残されていることとする。そして、この第２接続孔（下部接続孔）５ａの内部に残された第３層間絶縁膜（上層絶縁膜）７によって、第２接続孔（下部接続孔）５ａによる凹部が埋め込まれた状態となっている。
【００３０】
以上説明した構成の表示装置においては、第２層間絶縁膜（下層絶縁膜）５ａに形成された第２接続孔（下部接続孔）５ａと、第３層間絶縁膜（上層絶縁膜）７に形成された第３接続孔（上部接続孔）７ａとを、平面的に重なる位置に配置したことにより、画素ａ領域内においての接続孔５ａ，７ａを配置するための面積が、１つの接続孔分に縮小される。しかも、第３接続孔（上部接続孔）７ａの底面形状における水平方向Ｈの幅が、その下部に配置された第２接続孔（下部接続孔）５ａの開口形状における水平方向Ｈの幅よりも大きく設定されている。これにより、図１（ｂ）を参照して明らかなように、第３接続孔（上部接続孔）７ａの底部を覆う画素電極８部分の水平方向Ｈの端部が、第２接続孔（下部接続孔）５ａの開口よりも外側にはみ出した状態となる。
【００３１】
このため、画素電極８における水平方向Ｈの端部は、第２層間絶縁膜（下層絶縁膜）５の上部に形成された中継電極６ａ部分に対して接続された状態となる。したがって、第３接続孔（上部接続孔）７ａの深さは、第２層間絶縁膜（下層絶縁膜）５の上部に形成された中継電極６ａ部分に達する深さで良く、第３接続孔（上部接続孔）７ａのアスペクト比が小さく抑えられる。つまり、第２接続孔（下部接続孔）５ａ内の中継電極６ａ部分が、第２接続孔（下部接続孔）５ａの内壁に沿った形状となっていても、このような中継電極６ａ部分に接続させて画素電極８を設ける必要がない。このため、第２接続孔（下部接続孔）５ａ内の中継電極６ａ分部上に第３層間絶縁膜（上層絶縁膜）７を残した状態としても良く、これにより第３接続孔（上部接続孔）７ａのアスペクト比が小さく抑えられるのである。
【００３２】
さらに、本実施形態において第３接続孔（上部接続孔）７ａの開口形状を、水平方向Ｈに広い矩形形状とした。これにより、第３接続孔（上部接続孔）７ａの水平方向Ｈにおけるアスペクト比はさらに小さく抑えられるのである。
【００３３】
そして以上のように、第３接続孔（上部接続孔）７ａのアスペクト比が小さく抑えられることにより、第３接続孔（上部接続孔）７ａを介して中継電極６ａに接続される画素電極８の、第３接続孔（上部接続孔）７ａ部分におけるカバレッジを良好にすることができる。したがって、画素電極８と中継電極６ａとの接続状態を良好に保つことが可能になる。この結果、上下層の接続孔５ａ，７ａを積層して画素面積の縮小を可能にしつつも、製造工程を変更することなく（すなわちメッキ法などを適用することなく）、これらの接続孔５ａ，７ａを介して接続される画素電極８および中継電極６ａの電気的な不具合を防止することが可能になる。
【００３４】
図３には、接続孔５ａ，７ａの専有面積と、第３接続孔（上部接続孔）７ａ内の画素電極８部分の抵抗値との関係を示すグラフである。ここでは、本案実施形態のように上下層の接続孔５ａ，７ａを平面的に重ねた構成についてのグラフと、図５を用いて説明した従来例のように上下層の接続孔５ａ，７ａをずらして配置した構成についてのグラフを示す。なお、図３のグラフにおいては、標準となる径の接続孔１個分の面積を１としている。このため、接続孔５ａ、７ａが重ならないように形成された従来の構造において、その面積は２となる。また抵抗値は、従来の第３接続孔（上部接続孔）７ａと第２接続孔（下部接続孔）５ａとを合わせた占有面積が２となるときの抵抗値を１として相対的な抵抗値を示している。
【００３５】
この図３のグラフから、従来の技術では、接続孔５ａ，７ａを微細化することによりこれらの占有面積を２以下にすると、抵抗値が急激に増加してしまう。このような抵抗値の急激な上昇は、微細化により第３接続孔（上部接続孔）７ａ部分における画素電極８のカバレッジが急激に悪化し、第３接続孔（上部接続孔）７ａの側壁部分に形成される膜厚が薄くなることに起因している。
【００３６】
一方、上述した実施形態のように、接続孔５ａ，７ａを平面的に重なる様に配置し、かつ第３接続孔（上部接続孔）７ａの第１方向の径を、第２接続孔（下部接続孔）５ａの第１方向の径よりも大きくした本案の構成では、接続孔５ａ，７ａの占有面積を従来よりも小さいものとした場合でも抵抗値の上昇を低く抑えることが可能になる。これは、従来よりも接続孔５ａ，７ａの占有面積を小さくしても、第３接続孔（上部接続孔）７ａにおける第１方向の径を実質大きくすることができ、これにより第３接続孔（上部接続孔）７ａにおける画素電極８のカバレッジが良好になったためである。
【００３７】
＜表示装置の製造方法＞
次に、表示装置の製造方法の実施形態として、図１を用いて説明した構成の表示装置の製造方法を図４の断面工程図に基づいて詳細に説明する。
【００３８】
先ず、図４（１）に示すように、基板１上に、遮光膜を兼ねた走査線４１をパターン形成する。この走査線４１は、上述したように、例えば水平方向に沿って延設形成されることとする。次に、この走査線４１を覆う状態で絶縁膜４２を形成し、この絶縁膜４２上にシリコンからなる半導体薄膜４３を形成してこれをパターニングする。次に、半導体薄膜４３上をゲート電極（図面においては絶縁膜４２）で覆う。
【００３９】
その後、絶縁膜４２に、走査線４１に達する接続孔を形成した後、半導体薄膜４３に一部を重ねた状態で、走査線４１に接続されたゲート電極４４をパターン形成してＴＦＴ２とする。また、ゲート電極４４と同一工程で、半導体薄膜４３上に重ねたキャパシタ上部電極４５をパターン形成して蓄積容量４６とする。
【００４０】
次いで、ＴＦＴ２および蓄積容量４６とを覆う状態で、絶縁膜４２上に第１層間絶縁膜３を形成する。そして、この第１層間絶縁膜３に、ＴＦＴ２のソース・ドレインに達する第１接続孔３ａ、蓄積容量４６に達する接続孔３ｂ、およびＴＦＴ２に達する接続孔３ｃを形成する。その後、第１層間絶縁膜３上に、第１接続孔３ａを介してＴＦＴ２に接続されたＳ／Ｄ電極４ａを形成し、これと同一工程で蓄積容量４６に接続された取出電極４ｂ、ＴＦＴ２（ドレイン）に接続されたデータ線４ｃを形成する。このデータ線４ｃは、上述したように、例えば垂直方向に沿って延設形成されることとする。
【００４１】
次に、図４（２）に示すように、Ｓ／Ｄ電極４ａ、取り出し電極４ｂ、およびデータ線４ｃを覆う状態で、第１層間絶縁膜３上に第２層間絶縁膜（下層絶縁膜）５を成膜する。そして、この第２層間絶縁膜（下層絶縁膜）５に、Ｓ／Ｄ電極４ａに達する第２接続孔（下部接続孔）５ａ、および取出電極４ｂに達する接続孔５ｂを形成する。
【００４２】
その後、この第２層間絶縁（下層絶縁膜）５上に、第２接続孔（下部接続孔）５ａを介してＳ／Ｄ電極４ａに接続された中継電極６ａ、および接続孔５ｂを介して取出電極４ｂに接続された遮光膜６ｂを形成する。ここでは、ＰＶＤ法等によって、光を遮光する作用を有する導電膜を成膜し、この導電膜を所望の形状にパターニングすることにより、中継電極６ａと遮光膜６ｂとを形成する。尚、これらの中継電極６ａおよび遮光膜６ｂを構成する導電膜の膜厚は、この後形成する画素電極よりも厚く形成することが好ましい。一例として、第２接続孔（下部接続孔）５ａおよび接続孔５ｂの側壁部分のカバレッジを良好なものとするためにも、５００ｎｍ以上の膜厚を有し、かつ複数の材料金属幕等を積層させて形成することが好ましい。
【００４３】
次に、図４（３）に示すように、中継電極６ａおよび遮光膜６ｂを覆う状態で、酸化シリコン等からなる第３層間絶縁膜（上層絶縁膜）７を成膜する。この第３層間絶縁膜（上層絶縁膜）７は、第２接続孔（下部接続孔）５ａによる凹部を埋め込むように形成されることとする。
【００４４】
その後、第３層間絶縁膜（上層絶縁膜）７に、第２接続孔（下部接続孔）５ａと重なる第３接続孔（上部接続孔）７ａを形成する。この第３接続孔（上部接続孔）７ａは、図１および図２を用いて説明した位置および平面形状で形成されることとする。この第３接続孔（上部接続孔）７ａの形成においては、第２接続孔（下部接続孔）５ａ上の第３層間絶縁膜（上層絶縁膜）７部分のパターンエッチングを行う。そして特に、このパターンエッチングにおいては、中継電極６ａが露出した状態でエッチングを終了させ、第２接続孔（下部接続孔）５ａ内壁に沿って設けられている中継電極６ａ部分上には、第３層間絶縁膜（上層絶縁膜）７の構成材料を残す。
【００４５】
以上の後、図１に示すように、第３接続孔（上部接続孔）７ａを介して中継電極６ａに接続された画素電極８を形成する。この画素電極８は、例えばスパッタ法によってＩＴＯ（Indium Tin Oxide）のような透明導電性材料を成膜して、これをパターニングにすることにより画素毎の形状にパターン形成される。
【００４６】
また、この後には、画素電極８上にここでの図示を省略した配向膜を形成して表示装置の駆動基板を得る。そしてさらに、この駆動基板に対して対向基板を対向配置し、これらの基板間に液晶を封入して密閉することにより液晶表示装置を完成させる。
【００４７】
以上説明した表示装置の製造方法においては、特に図４（３）を用いて説明したように、第２接続孔（下部接続孔）５ａに重ねて第３接続孔（上部接続孔）７ａを形成する際に、中継電極６ａ部分が露出した状態で第３層間絶縁膜（上層絶縁膜）７のエッチングを停止させている。このため、中継電極６ａ部分の過剰なエッチングによる高抵抗化および断線が防止される。また、これと共に、第２接続孔（下部接続孔）５ａ内壁に沿って設けられている中継電極６ａ部分上に、第３層間絶縁膜（上層絶縁膜）７の構成材料を残すことで、第３接続孔（上部接続孔）７ａのアスペクト比を小さく抑ることができる。したがって、次に画素電極８を形成する工程では、第３層間絶縁膜（上層絶縁膜）７部分における画素電極８のカバレッジを良好に保つことができる。特に、画素電極８をスパッタ成膜する場合には、第３接続孔（上部接続孔）７ａの底部にまでスパッタ粒子が到達し易くなるいため、有効である。
【図面の簡単な説明】
【００４８】
【図１】実施形態の表示装置の要部断面図である。
【図２】実施形態の表示装置の要部平面図である。
【図３】上下層の接続孔の占有面積と抵抗値との関係を示すグラフである。
【図４】実施形態の表示装置の製造方法を示す断面工程図である。
【図５】従来の表示装置の要部断面図である。
【図６】接続孔のアスペクト比と接続孔側壁の電極膜厚との関係を示すグラフである。
【図７】接続孔のアスペクト比と抵抗値との関係を示すグラフである。
【符号の説明】
【００４９】
１…基板、２…ＴＦＴ（トランジスタ）、５…第２層間絶縁膜（下層絶縁膜）、５ａ…第２接続孔（下部接続孔）、６ａ…中継電極、７…第３層間絶縁膜（上層絶縁膜）、７ａ…第３接続孔（上部接続孔）、８…画素電極、４１…走査線、Ｈ…水平方向（第１方向）、Ｖ…垂直方向（第２方向）
【図１】
2005215003.tif 000003
【図２】
2005215003.tif 000004
【図３】
2005215003.tif 000005
【図４】
2005215003.tif 000006
【図５】
2005215003.tif 000007
【図６】
2005215003.tif 000008
【図７】
2005215003.tif 000009