(57)【要約】【課題】  多結晶シリコン膜を採用した薄膜トランジスタの製造方法、それによって製造された薄膜トランジスタ及び前記薄膜トランジスタを具備した平板表示装置を提供する。【解決手段】  絶縁基板上に非晶質シリコン膜を形成する段階と、前記非晶質シリコン膜の表面に形成されたシリコン酸化物層を除去する段階と、前記非晶質シリコン膜の表面にシリコン酸化物層を形成する段階と、前記非晶質シリコン膜を結晶化して多結晶シリコン膜を形成する段階と、を含む薄膜トランジスタの製造方法。また、本発明は前記薄膜トランジスタの製造方法によって製造された薄膜トランジスタ及びそれを具備した平板表示装置に関する。それにより製造された薄膜トランジスタは、均一なスレショルド電圧を有する。【選択図】  図１
2005317910.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に非晶質シリコン膜を形成する段階と、
前記非晶質シリコン膜の表面に形成されたシリコン酸化物層を除去する段階と、
前記非晶質シリコン膜の表面にシリコン酸化物層を形成する段階と、
前記非晶質シリコン膜を結晶化して多結晶シリコン膜を形成する段階と、を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記シリコン酸化物層の除去段階前にシリコン酸化物層に存在する汚染物除去段階を行うことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記シリコン酸化物層の除去段階は、フッ酸水を利用することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項４】
前記シリコン酸化物層の除去段階に利用された溶液の濃度が０．１〜０．７ｗｔ％であることを特徴とする請求項３に記載の薄膜トランジスタの製造方法。
【請求項５】
前記シリコン酸化物層の除去段階は、８０〜２００秒間行われることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項６】
前記シリコン酸化物層の形成段階は、オゾン水を利用することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項７】
前記シリコン酸化物層の形成段階に利用された溶液の濃度が０．０００１〜５ｗｔ％であることを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項８】
前記シリコン酸化物層の形成段階は、１００秒以上行われることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項９】
前記非晶質シリコン膜結晶化時にＥＬＡ法を利用することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項１０】
多結晶シリコン膜をパターニングして形成された活性層と、前記活性層から絶縁されたゲート電極と、前記活性層に電気的に連結されたソース及びドレイン電極とを備えた、請求項１ないし請求項９のうち何れか１項に記載の薄膜トランジスタの製造方法によって製造された薄膜トランジスタ。
【請求項１１】
ＰＭＯＳスレショルド電圧が−０．９４〜−１．０７Ｖであり、前記スレショルド電圧の標準偏差が０．０９〜０．１９Ｖであることを特徴とする請求項１０に記載の薄膜トランジスタ。
【請求項１２】
請求項１０に記載の薄膜トランジスタを各画素に具備し、前記薄膜トランジスタのソース電極またはドレイン電極に画素電極が接続されたことを特徴とする平板表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多結晶シリコン膜を採用した薄膜トランジスタの製造方法、薄膜トランジスタ及びそれを具備した平板表示装置に係り、より具体的には非晶質シリコン膜の結晶化前に非晶質シリコン膜の表面制御を通じて多結晶シリコン膜の表面の表面粗度を均一にすることによってスレショルド電圧の均一性が改善された薄膜トランジスタの製造方法、前記方法によって製造された薄膜トランジスタ及びそれを具備した平板表示装置に関する。
【背景技術】
【０００２】
従来の低温多結晶シリコンは、非晶質シリコンを低温で結晶化させたものであって、薄膜トランジスタのチャンネル層として広く使われている。薄膜トランジスタのチャンネル層として使われる低温多結晶シリコン膜は、非晶質シリコン膜を多様な結晶化方法を利用して結晶化させて得られる。
【０００３】
非晶質シリコン膜の結晶化方法のうち、レーザーを利用した結晶化方法は、ガラス基板のような絶縁基板に及ぶ熱的影響が比較的少なく、固相結晶化方法に比べて優秀な物性を有する多結晶シリコンを形成できるために広く利用されている。
【０００４】
しかし、レーザーで結晶化する時に非晶質シリコン膜の表面に不均一に形成された自然酸化膜によって薄膜トランジスタのスレショルド電圧の均一性が低下しうる。
【０００５】
しかし、レーザーを利用した結晶化方法は、シリコン液相が固相に変化しながら発生する密度差が不均一になるところ、相対的に結晶化が遅くなる部分では表面突起部が生成して多結晶シリコン膜の表面粗度が不良になる短所を有する。レーザーを利用した低温結晶化方法によって形成された多結晶シリコン膜の表面に形成された突起は、多結晶シリコン膜の厚さの１／２ないし２倍の高さを有する。
【０００６】
このような突起部の形成は、非晶質シリコン膜を多結晶シリコン膜に結晶化する結晶化工程では避けられないものであって、後続工程で幾つかの欠陥を引き起こす原因になる。例えば、多結晶シリコン膜上にゲート絶縁膜とゲート電極用の金属物質とを蒸着する時、多結晶シリコンの表面突起に沿ってゲート絶縁膜とゲート電極用の金属物質とが蒸着されるので、ゲート絶縁膜及びゲート電極用の金属物質は、多結晶シリコン膜の表面突起と類似した突起部を有する。
【０００７】
このように突起部が形成されたゲート絶縁膜は、突起部によって破壊電圧が低くなり、漏れ電流が増加し、突起部が形成されたゲート電極用の金属物質は、前記金属物質がアルミニウム系である場合には、ゲート電極用の金属物質の劣悪な表面粗度によりヒロックが発生して素子特性の低下を引き起こす。また、このような突起部は、エッチング工程と露光工程時に不均一性を誘発して素子の信頼性の低下を引き起こす。
【０００８】
これを克服するために、多結晶シリコン膜の形成前の非晶質シリコン膜の表面制御を通じて多結晶シリコン膜の表面特性を改善させる研究が行われている。
【０００９】
特許文献１には、非晶質シリコン膜をオゾン水で洗浄して酸化物層を形成した後、フッ酸水で洗浄して酸化物層を完全に除去した後、多結晶シリコン膜を形成する段階が開示されている。
【００１０】
しかし、前記方法によって洗浄された非晶質シリコン膜を利用して形成された多結晶シリコン膜で得たスレショルド電圧は、満足すべきレベルに至らない。
【００１１】
特に、多様な平板表示装置のうち能動駆動型の有機電界発光表示装置（ＡＭＯＬＥＤ：Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）は、有機ＥＬ層に流れる電流を調節して画像を具現し、前記有機ＥＬ層に流れる電流は、各画素内にある薄膜トランジスタゲート電圧によって調節されるが、薄膜トランジスタのゲート電圧と電流特性、すなわちスレショルド電圧の均一性は、薄膜トランジスタの信頼性確保が重要な役割をする。したがって、スレショルド電圧の均一性を改善するための新しい非晶質シリコン膜の表面制御方法が要求されている実情である。
【特許文献１】特開平１１−３５４８０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明が解決しようとする技術的課題は、結晶化前の非晶質シリコン膜の表面制御を通じて均一な表面粗度を有する多結晶シリコン膜を具備した薄膜トランジスタの製造方法を提供することである。また、前記薄膜トランジスタの製造方法によって製造されてスレショルド電圧の均一性が向上した薄膜トランジスタ及びそれを具備した平板表示装置を提供することである。
【課題を解決するための手段】
【００１３】
前記本発明の課題を解決するために、本発明の第１様態は、絶縁基板上に非晶質シリコン膜を形成する段階と、前記非晶質シリコン膜の表面に形成されたシリコン酸化物層を除去する段階と、前記非晶質シリコン膜の表面にシリコン酸化物層を形成する段階と、前記非晶質シリコン膜を結晶化して多結晶シリコン膜を形成する段階と、を含むことを特徴とする薄膜トランジスタの製造方法を提供する。
【００１４】
本発明の薄膜トランジスタの製造方法のうち、前記シリコン酸化物層の除去段階は、フッ酸水を利用して行われ、前記シリコン酸化物層の形成段階は、オゾン水を利用して行われうる。
【００１５】
前記本発明の他の課題を解決するために、本発明の第２様態は、多結晶シリコン膜をパターニングして形成された活性層と、前記活性層に絶縁されたゲート電極と、前記活性層に電気的に連結されたソース及びドレイン電極と、を含む、前記のような方法で製造された薄膜トランジスタを提供する。
【００１６】
本発明の薄膜トランジスタの製造方法によって形成された薄膜トランジスタのＰＭＯＳスレショルド電圧は、−０．９４〜−１．０７Ｖであり、前記スレショルド電圧の標準偏差は、０．０９〜０．１９Ｖである。
【００１７】
前記本発明のさらに他の課題を解決するために、本発明の第３様態は、前記のような薄膜トランジスタを各画素に具備し、前記薄膜トランジスタのソース電極またはドレイン電極に画素電極が接続された平板表示装置を提供する。
【００１８】
本発明の薄膜トランジスタの製造方法によれば、非晶質シリコン膜の表面に自然に形成されたシリコン酸化物層を完全に除去した後、さらに、非晶質シリコン膜の表面に均一な厚さのシリコン酸化物層を形成した後、多結晶シリコン膜を形成することによって多結晶シリコン膜の表面粗度が均一になるので、前記多結晶シリコン膜を採用した薄膜トランジスタは、均一なスレショルド電圧を有することができる。
【発明の効果】
【００１９】
本発明の薄膜トランジスタの製造方法によれば、非晶質シリコン膜に本来自然に形成される不均一なシリコン酸化物層を除去した後、均一な厚さのシリコン酸化物層を形成した後、多結晶シリコン膜を形成することによって、表面粗度が均一な多結晶シリコン膜を採用した薄膜トランジスタを得られる。前記薄膜トランジスタは、均一なスレショルド電圧を有するが、これを利用すれば、信頼性が改善された平板表示装置を製造できる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明をより詳細に説明する。
【００２１】
まず、本発明の薄膜トランジスタの製造方法は、絶縁基板上に非晶質シリコン膜を形成する段階を含む。前記絶縁基板は、例えばガラス基板上に酸化膜または窒化膜が形成された絶縁基板とすることができる。絶縁基板上に非晶質シリコン膜を形成する方法は、例えば化学的気相蒸着工程を含む。絶縁基板上に形成された非晶質シリコン膜の表面には、その厚さ及び形成位置が一定でないシリコン酸化物層が形成される。前記シリコン酸化物層の厚さは約４５０〜５５０Åとなり得る。
【００２２】
この後、非晶質シリコン膜の表面に不均一に形成されたシリコン酸化物層が除去されるように非晶質シリコン膜を洗浄する。
【００２３】
シリコン酸化物層の除去前に、シリコン酸化物層の形成直後に存在しうる各種有機汚染物などを除去する工程を選択的に追加できる。これを通じてシリコン酸化物層をより効果的に除去することができる。シリコン酸化物層の形成直後に存在しうる各種有機汚染物などの除去には、例えばオゾン水などを使用できる。
【００２４】
シリコン酸化物層の除去段階は、例えばフッ酸水を利用できる。前記シリコン酸化物層の除去に適した溶液の濃度は、０．１〜０．７ｗｔ％、望ましくは０．２〜０．６ｗｔ％である。このうち、０．５ｗｔ％が特に望ましい。前記溶液の濃度が０．７ｗｔ％以上であれば、非晶質シリコン層までエッチングされる過度エッチングの問題が生じ、０．１ｗｔ％未満であれば、シリコン酸化物層が効果的に除去されない問題が生じる可能性があるためである。
【００２５】
前記シリコン酸化物層の除去段階は、８０〜２００秒間、望ましくは９０〜１８０秒間行うことができる。このうち、特に１００秒間行われることが望ましい。シリコン酸化物層の除去時間が２００秒以上であれば、非晶質シリコン層まで過度にエッチングされる問題が生じ、シリコン酸化物層の除去時間が８０秒未満であれば、シリコン酸化物層が効果的に除去されない問題が生じる可能性があるためである。
【００２６】
この後、前記非晶質シリコン膜の表面を湿式酸化条件で洗浄してシリコン酸化物層を均一に形成する。
【００２７】
均一なシリコン酸化物層の形成段階は、オゾン水を利用する。
【００２８】
前記均一な厚さのシリコン酸化物層の形成段階に利用した溶液の濃度は、０．０００１〜５ｗｔ％、望ましくは０．００１〜３ｗｔ％である。このうち、０．００５ｗｔ％が特に望ましい。前記溶液の濃度が５ｗｔ％以上であれば、過度にシリコン酸化物層が生成され、以後生成する多結晶シリコン膜の表面特性が低下する問題が生じることがあり、０．０００１ｗｔ％未満であれば、シリコン酸化物層が均一に生成されなくなる問題が生じる可能性があるためである。
【００２９】
前記均一な厚さのシリコン酸化物層の形成段階は、１００秒以上行われる。このうち、特に１２０秒間行われることが望ましい。シリコン酸化物層の形成時間が１００秒未満であれば、シリコン酸化物層が十分に生成されない問題が生じる可能性があるためである。
【００３０】
前記のような自然に形成されていたシリコン酸化物層の除去段階及びシリコン酸化物層の形成段階を通じて、非晶質シリコン膜の表面には、均一なシリコン酸化物層が形成される。このように均一なシリコン酸化物層が形成されれば、レーザーによる結晶化で形成される多結晶シリコン膜の結晶粒径と表面粗度とを均一に制御できる。したがって、表面粗度が均一な多結晶シリコン膜を形成できる。
【００３１】
この後、均一なシリコン酸化物層が形成された非晶質シリコン膜を結晶化させて多結晶シリコン膜を形成する。多様な非晶質シリコン膜の結晶化方法があるが、このうちレーザーを利用した結晶化方法が最近主に使われている。レーザーを利用した結晶化方法の例としては、エキシマレーザーアニーリング（ＥＬＡ：Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）のようなレーザーアニーリングがある。通常的なＥＬＡ法によって、数Ｈｚないし数十ＫＨｚのパルスレーザーを非晶質シリコン膜に照射すれば、非晶質シリコンが溶融し、これを冷却させる過程でシリコン結晶が形成される。本発明は、均一なシリコン酸化物層が形成された非晶質シリコン膜を結晶化させるので、前記均一なシリコン酸化物層が多結晶シリコン膜の結晶粒径及び表面粗度を一定にして均一な多結晶シリコン膜を得られる。
【００３２】
本発明は多結晶シリコン膜をパターニングして形成された活性層と、前記活性層に絶縁されたゲート電極と、前記活性層に電気的に連結されたソース及びドレイン電極と、を含み、前記のような薄膜トランジスタの製造方法によって製造された薄膜トランジスタを提供する。図１は、本発明の一実施例による薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面構造を示した図面である。
【００３３】
図１を参照すれば、ガラス基板のような絶縁基板１上にバッファ層２が形成されている。バッファ層２の上部にはゲート絶縁膜３が具備され、ゲート絶縁膜３上部の所定領域には導電性金属膜としてゲート電極１３が形成されている。前記ゲート電極は、ＭｏＷ、Ａｌ、Ｃｒ、Ａｌ／Ｃｕなどの導電性金属膜よりなるが、これらに限定されるものではない。前記ゲート電極１３が形成される領域は、半導体活性層の多結晶シリコン膜１２のチャンネル領域Ｃ１に対応する。ゲート電極１３の上部には、層間絶縁膜４が形成されており、この層間絶縁膜４とゲート絶縁膜３とにコンタクトホールが穿孔された状態でソース電極１４及びドレイン電極１５が前記層間絶縁膜４の上部に形成されている。
【００３４】
本発明の薄膜トランジスタの製造方法によって製造された薄膜トランジスタは、平板表示装置に有効に使うことができる。より具体的には、前記薄膜トランジスタは、平板表示装置の各画素に具備され、前記薄膜トランジスタのソース電極またはドレイン電極は、画素電極に接続された形態で使われうる。平板表示装置には、例えばプラズマ平板表示装置（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、あるいは、有機電界発光表示装置（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などが含まれる。このうち、ＯＬＥＤの一実施形態は、複数の画素を備えた発光素子；シリコン薄膜から形成されてチャンネル領域、ソース領域、及びドレイン領域を具備した活性層と、絶縁膜から形成されかつ前記活性層の上部に配置されたゲート絶縁膜と、前記ゲート絶縁膜の上部の前記チャンネル領域に対応する領域に導電膜から形成されたゲート電極とを含み、前記各画素に少なくとも１つ以上具備された薄膜トランジスタ；及び前記ゲート電極と電気的に連結されたゲートラインを備えることができる。
【００３５】
以下、図面を参照して、本発明の一実施形態を通じて本発明をより詳細に説明する。下記実施形態は本発明を例示するためのものであって、本発明はこれに限定されない。
【００３６】
〔実施例〕
実施例１
非晶質シリコン膜の形成段階
まず、ガラス基板上にシリコン酸化膜かシリコン窒化膜バッファ層が形成された絶縁基板を準備した。前記絶縁基板上に化学気相蒸着（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を利用して５００Å厚の非晶質シリコン膜を形成した。
シリコン酸化物層の除去段階
まず、前記非晶質シリコン膜の表面をオゾン水で処理した後、０．５ｗｔ％のフッ酸水を使用してスピン方式で１００秒間洗浄した。
シリコン酸化物層の形成段階
前記非晶質シリコン膜の表面に０．００５ｗｔ％のオゾン水を使用してスピン方式で１２０秒間形成した。
多結晶シリコン膜の形成段階
前記非晶質シリコン膜に対して常温、常圧の雰囲気のレーザーアニーリングを行って多結晶シリコン膜を形成した。このように製造された多結晶シリコン膜をサンプル１とする。
【００３７】
比較例Ａ
非晶質シリコン膜の形成直後にバッファオキシドエッチング液（ＢＯＥ：Ｂｕｆｆｅｒｅｄ Ｏｘｉｄｅ Ｅｔｃｈａｎｔ）を利用して予め洗浄した点を除いては前記実施例１と同様な方法で多結晶シリコン膜を製造した。前記多結晶シリコン膜をサンプルＡとする。
【００３８】
比較例Ｂ
シリコン酸化物層の形成段階を行っていない点を除いては、前記実施例１の製造方法と同様な方法で多結晶シリコン膜を製造した。前記多結晶シリコン膜をサンプルＢとする。
【００３９】
評価例−スレショルド電圧の評価
前記サンプル１、Ａ及びＢを利用して薄膜トランジスタ(ＴＦＴ)１、Ａ及びＢを製作した。前記３個の薄膜トランジスタそれぞれに対してＨＰ４２８４ｓｅｍｉｃｏｎｄｕｃｔｏｒ ａｎａｌｙｚｅｒを利用してスレショルド電圧を測定した。各薄膜トランジスタのスレショルド電圧の測定結果は、図２のグラフを参照されたい。
【００４０】
図２のグラフから、本発明に従う薄膜トランジスタ１のスレショルド電圧は、平均−１．００Ｖであって、薄膜トランジスタＡ及びＢの平均スレショルド電圧である−０．９４Ｖ及び−１．３６Ｖに比べて同一であるか、または低かった。薄膜トランジスタ１のスレショルド電圧の標準偏差は、０．１３Ｖであって、薄膜トランジスタＡ及びＢのスレショルド電圧の標準偏差である０．１９Ｖ及び０．１７Ｖに比べて小さいことが分かる。スレショルド電圧の標準偏差が小さいほどスレショルド電圧の均一性が向上したことが分かる。
【産業上の利用可能性】
【００４１】
本発明の薄膜トランジスタは、均一なスレショルド電圧を有するので、多様な平板表示装置に有用に使うことができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の薄膜トランジスタの製造方法によって製造された薄膜トランジスタの一実施形態の断面構造を示す図である。
【図２】多様な方法で形成された多結晶シリコン膜を採用した薄膜トランジスタのスレショルド電圧を比較したグラフの図である。
【符号の説明】
【００４３】
１    絶縁基板
２    バッファ層
３    ゲート絶縁膜
４    層間絶縁膜
１２    半導体活性層
１３    ゲート電極
１４    ソース電極
１５    ドレイン電極
Ｃ１    チャンネル領域
【図１】
2005317910.tif 000003
【図２】
2005317910.tif 000004