(57)【要約】【課題】  内部電極を多層に積層した場合の電極段差の吸収と積層コンデンサの低インダクタンス化の両立を図る。【解決手段】  積層セラミックコンデンサ１０は、第１積層体１１と第２積層体１２に便宜上区画でき、第１積層体１１と第２積層体１２は、共にセラミック層１４を挟んで内部電極（内部電極１３ａ、内部電極１３ｂ）を対向するよう交互に多数積層させる。第２積層体１２は、そのセラミック層１４の厚みが第１積層体１１のセラミック層１４より厚くされており、電極段差の吸収機能を果たす。また、第２積層体１２は、自身の内部電極１３ｂをビア電極１５ｂと導通させることで、ビア電極１５ｂが内部電極１３ｂに導通しないまま延びる部分を短くする。【選択図】  図１
2005191562.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層を挟んで対向した内部電極を複数積層させた電極積層部を備え、該内部電極の積層方向に形成されたビア電極で前記内部電極を導通するようにしたコンデンサであって、
コンデンサ表層側に、誘電体層が複数積層された誘電体積層部を前記電極積層部に重ねて備え、
前記誘電体積層部は、
前記誘電体層を挟んで内部電極を対向して備え、前記誘電体積層部中の前記内部電極の間隔は、前記電極積層部中の内部電極間隔よりも広くされ、
前記ビア電極は、
前記誘電体積層部における前記内部電極にも導通する
コンデンサ。
【請求項２】
請求項１に記載のコンデンサであって、
前記誘電体積層部中の前記内部電極の間隔は、前記電極積層部中の内部電極間隔の２〜２０倍とされている
コンデンサ。
【請求項３】
請求項１または請求項２記載のコンデンサであって、
前記ビア電極に接続された端子となるようビア電極ごとに前記誘電体積層部の表面に形成された端子を備える
コンデンサ。
【請求項４】
請求項３に記載のコンデンサであって、
前記ビア電極に接続された端子となるようビア電極ごとに、前記誘電体積層部と反対側の前記電極積層部の表面に形成された端子を備える
コンデンサ。
【請求項５】
誘電体層を挟んで対向した内部電極を複数積層させた電極積層部を備え、該内部電極の積層方向に形成されたビア電極で前記内部電極を導通するようにしたコンデンサであって、
コンデンサ表層側に、誘電体層が複数積層された誘電体積層部を前記電極積層部に重ねて備え、
前記誘電体積層部は、
コンデンサ表層の側に位置し、導体部を有する表層側積層部と、
前記電極積層部の側に位置する厚肉部と、を含む
コンデンサ。
【請求項６】
請求項５に記載のコンデンサであって、
前記表層側積層部は、前記導体部を内部電極として前記誘電体層の一部を挟んで対向させて形成したコンデンサ部分を含み、
前記ビア電極は、
前記表層側積層部における前記内部電極にも導通する
コンデンサ。
【請求項７】
請求項６に記載のコンデンサであって、
前記表層側積層部における、コンデンサ表面に最も近い内部電極とコンデンサ表面との間隔は、前記表層側積層部における前記コンデンサ部分の厚み以下とされている
コンデンサ。
【請求項８】
請求項１ないし請求項７いずれか記載のコンデンサの前記ビア電極に導通するように、前記誘電体積層部の側で半導体素子を接続して備える半導体素子付きコンデンサ。
【請求項９】
請求項１ないし請求項７いずれか記載のコンデンサの前記ビア電極に導通するように、前記誘電体積層部の側で電源線およびグランド線を含む配線を備えた配線基板を接続して備える配線基板一体型コンデンサ。
【請求項１０】
請求項１ないし請求項９いずれか記載のコンデンサの前記ビア電極に導通するように、前記誘電体積層部と反対側の前記電極積層部の表面で、電源線およびグランド線を含む配線を備えた基板が接続された基板一体型コンデンサ。
【請求項１１】
誘電体層を挟んで対向した内部電極を複数積層させた電極積層部と、該電極積層部と重なるように前記誘電体層を複数積層した誘電体積層部とを備え、内部電極の積層方向のビア電極で前記内部電極を導通するようにしたコンデンサでの製造方法であって、
前記内部電極を形成するよう、第１電極層と該電極層に対向する第２電極層となる内部電極形成材料を、前記誘電体層となる誘電材料を挟んで交互に積層し、前記電極積層部となる第１の積層体と、内部電極を形成するための第３電極層と該電極層に対向する第４電極層となる内部電極形成材料を、前記第１の積層体における前記内部電極の間隔よりも広くなるように前記誘電体層となる誘電材料を挟んで積層して前記誘電体積層部となる第２の積層体の二つの積層体を積層して一体とする工程（１）と、
一体となって形成された前記第１の積層体と前記第２の積層体の前記第１の積層体における積層状の前記第１電極層同士と前記第２の積層体における前記第３電極層をそれぞれ貫通する貫通孔と、前記第１の積層体における前記第２電極層同士と前記第２の積層体における前記第４電極層をそれぞれ貫通する貫通孔とを形成し、各貫通孔に導電性ペーストを充填する工程（２）とを有する
コンデンサの製造方法。
【請求項１２】
請求項１１記載のコンデンサの製造方法であって、
前記工程（１）は、
前記第１の積層体と前記第２の積層体のうちの一方の積層体を形成する工程（１ａ）と、
他方の積層体を前記形成済みの一方の積層体に重なるようにして形成して、前記第１の積層体と前記第２の積層体を積層して一体とする工程（１ｂ）とを含む
コンデンサの製造方法。
【請求項１３】
請求項１２記載のコンデンサの製造方法であって、
前記工程（１ｂ）は、
前記他方の積層体を前記形成済みの一方の積層体に重なるようにして形成するに際し、前記他方の積層体を形成するための前記誘電材料を前記形成済みの一方の積層体に順次積層する
コンデンサの製造方法。
【請求項１４】
誘電体層を挟んで対向した内部電極を複数積層させた電極積層部と、該電極積層部と重なるように前記誘電体層を複数積層した誘電体積層部とを備え、内部電極の積層方向のビア電極で前記内部電極を導通するようにしたコンデンサでの製造方法であって、
前記電極積層部となる第１の積層体と前記誘電体積層部となる第２の積層体のうちの一方の積層体を形成する工程（１）と、
他方の積層体を前記形成済みの一方の積層体に重なるようにして形成して、前記第１の積層体と前記第２の積層体を積層して一体とする工程（２）とを含み、
前記第１の積層体は、
前記内部電極を形成するよう、第１電極層と該電極層に対向する第２電極層となる内部電極形成材料が、前記誘電体層となる誘電材料を挟んで交互に積層され、得られた積層体における積層状の前記第１電極層同士と前記第２電極層同士をそれぞれ貫通するよう形成された第１積層体貫通孔に導電性ペーストを充填して備え、
前記第２の積層体は、
内部電極を形成するための第３電極層と第４電極層となる内部電極形成材料が、前記第１の積層体における前記内部電極の間隔よりも広くなるように前記誘電体層となる誘電材料を挟んで積層され、得られた積層体における前記第３電極層と前記第４電極層をそれぞれ貫通するよう形成された第２積層体貫通孔が、前記第３電極層を貫通する第２積層体貫通孔は前記第１積層体における第１電極層を貫通する前記第１積層体貫通孔と重なり、前記第４電極層を貫通する第２積層体貫通孔は前記第１積層体における第２電極層を貫通する前記第１積層体貫通孔と重なるようにされ、前記第２積層体貫通孔に導電性ペーストを充填して備え、
前記工程（２）は、
前記他方の積層体を前記形成済みの一方の積層体に重なるようにして形成するに際し、前記他方の積層体を形成するための前記誘電材料を、前記第２積層体貫通孔に前記導電性ペーストを充填済みの状態で、前記形成済みの一方の積層体に順次積層する工程を含む
コンデンサの製造方法。
【請求項１５】
誘電体層を挟んで対向した内部電極を複数積層させた電極積層部と、該電極積層部と重なるように前記誘電体層を複数積層した誘電体積層部とを備え、内部電極の積層方向のビア電極で前記内部電極を導通するようにしたコンデンサでの製造方法であって、
前記電極積層部となる第１の積層体と前記誘電体積層部となる第２の積層体のそれぞれの積層体を形成する工程（１）と、
前記第１と第２の積層体を一体化する工程（２）とを備え、
前記工程（１）で形成される前記第１の積層体は、
前記内部電極を形成するよう、第１電極層と該電極層に対向する第２電極層となる内部電極形成材料が、前記誘電体層となる誘電材料を挟んで交互に積層され、得られた積層体における積層状の前記第１電極層同士と前記第２電極層同士をそれぞれ貫通する第１積層体貫通孔が形成されており、
前記工程（１）で形成される前記第２の積層体は、
内部電極を形成するための第３電極層と第４電極層となる内部電極形成材料が、前記第１の積層体における前記内部電極の間隔よりも広くなるように前記誘電体層となる前記誘電材料を挟んで積層され、得られた積層体における前記第３電極層と前記第４電極層をそれぞれ貫通する第２積層体貫通孔が、前記第３電極層を貫通する第２積層体貫通孔は前記第１積層体における第１電極層を貫通する前記第１積層体貫通孔と重なり、前記第４電極層を貫通する第２積層体貫通孔は前記第１積層体における第２電極層を貫通する前記第１積層体貫通孔と重なるように形成されており、
前記工程（２）は、
前記第１と第２の積層体を一体化するに際して、前記第２の積層体の前記第３電極層を貫通する前記第２積層体貫通孔が前記第１積層体における前記第１電極層を貫通する前記第１積層体貫通孔と重なり、前記第４電極層を貫通する第２積層体貫通孔が前記第１積層体における第２電極層を貫通する前記第１積層体貫通孔と重なるようにする
コンデンサの製造方法。
【請求項１６】
請求項１５記載のコンデンサの製造方法であって、
前記工程（１）は、
前記第１の積層体と前記第２の積層体を形成するに際して、前記第１積層体貫通孔と前記第２積層体貫通孔に、それぞれ導電性ペーストを充填して積層体を形成する
コンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体層を挟んで対向するよう内部電極を交互に複数積層させたコンデンサ、特に端子電極から内部電極への導通にビア電極が用いられている積層コンデンサとその製造方法に関する。
【背景技術】
【０００２】
上記のような積層コンデンサでは、内部電極を誘電体層を挟んで対向する第１電極層と第２電極層とし、これら電極層にそれぞれ導通するビア電極が積層方向に多数設けられている（例えば、特許文献を参照）。こうした積層コンデンサは、例えば、ＩＣの電源ノイズを低減させるためのデカップリングコンデンサとしての利用が考えられている。
【０００３】
【特許文献１】特開２００２−３５９１４１号公報
【特許文献２】特開２００３−１５８０３０号公報
【０００４】
こうしたコンデンサでは、その高容量化が不可欠であり、その手法としては内部電極の多層化が一般的であった。一つの誘電体層では、電極が形成された部分と電極が形成されない部分があることから、電極の多層化によりこうした誘電体層が積層されると、電極形成部分と電極非形成部分でコンデンサ厚みに若干の段差（電極段差）ができる。こうした電極段差を吸収するために、一般にベース層と呼ばれる厚肉部分の誘電体層部分がコンデンサ表層に設けられている。このベース層は、電極段差吸収を目的とするため、比較的厚く形成されている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記した従来のコンデンサでは、次のような問題点が指摘されるに至った。
【０００６】
上述したビア電極を有する積層コンデンサでは、ビア電極がベース層を貫通してベース層下方の内部電極に導通する。このため、ビア電極では、内部電極に導通しないまま延びる部分がベース層の厚みだけ存在することになる。
【０００７】
近年では、コンデンサと併用されるＩＣの高速化が進んだため、デカップリングコンデンサにはますますの低インダクタンス化が要求されている。ところが、上述したように、内部電極に導通しないまま延びる部分が長いままのビア電極では、当該部分が長いために、インダクタンスを高めてしまう。インダクタンスの増加量は、ベース層が厚くなるほど大きく、積層セラミックコンデンサの電気的特性の向上を阻害し、特に高周波域では、その影響は大きい。こうした問題はベース層の薄肉化で解消或いは抑制できるものの、ベース層の薄肉化には上記した電極段差吸収の観点から限界がある。このため、ベース層の薄肉化では現実的な解決とならない。
【０００８】
本発明は、上記した問題点を解決するためになされ、内部電極を多層に積層した場合の電極段差の吸収と積層コンデンサの低インダクタンス化の両立を図ることをその目的とする。
【課題を解決するための手段】
【０００９】
上記した課題を解決するため、本発明のコンデンサは、誘電体層を挟んで対向するよう内部電極を複数積層させるに当たり、電極積層部と誘電体積層部とを備え、この誘電体層部をコンデンサ表層側に重ねて備える。電極積層部は、誘電体層を挟んで対向した内部電極を複数積層させており、誘電体積層部は、電極積層部と重なるように誘電体層を複数積層させている。そして、内部電極の積層方向に形成されたビア電極で、電極積層部における内部電極を導通させている。
【００１０】
こうした構成を採ることに加え、本発明のコンデンサは、誘電体積層部については、これを、誘電体層を挟んで内部電極を対向して備えものとすると共に、当該誘電体積層部中の内部電極の間隔を、電極積層部中の内部電極間隔よりも広くした。そして、ビア電極については、誘電体層における内部電極にも導通するものとした。
【００１１】
従って、この本発明のコンデンサでは、コンデンサ表層側の誘電体層で、従来のコンデンサにおけるベース層としての機能、即ち、厚肉なために電極段差の吸収機能を発揮する。しかも、この誘電体層における内部電極をビア電極と導通させることで、ビア電極が内部電極に導通しないまま延びる部分を短くできる。この結果、本発明のコンデンサによれば、内部電極を多層に積層した場合の電極段差を吸収した上で、低インダクタンス化を図ることができる。
【００１２】
上記構成の本発明のコンデンサは、種々の態様を採ることができ、例えば、誘電体積層部中の内部電極の間隔を、電極積層部中の内部電極間隔の２〜２０倍とすることが好ましい。こうすれば、誘電体層部の個々の誘電体層を不用意に厚くしない、即ち、内部電極に導通しないまま延びるビア電極部分を不用意に長くしないので、低インダクタンス化の確保の上から好ましい。
【００１３】
また、ビア電極に接続された端子を、ビア電極ごとに誘電体層部表面に形成するようにすることもできる。こうすれば、端子を介してのビア電極へのリード接続、実装品との間の接続が容易となる。なお、誘電体積層部と反対側の電極積層部の表面において、ビア電極に接続された端子を形成することもできる。
【００１４】
上記課題を解決するための別の手段としては、誘電体層を挟んで対向した内部電極を複数積層させた電極積層部を備え、該内部電極の積層方向に形成されたビア電極で前記内部電極を導通するようにしたコンデンサであって、コンデンサ表層側に、誘電体層が複数積層された誘電体積層部を前記電極積層部に重ねて備え、前記誘電体積層部は、コンデンサ表層の側に位置し、導体部を有する表層側積層部と、前記電極積層部の側に位置する厚肉部と、を含むコンデンサ、がある。
【００１５】
本発明によると、表層側積層部により、ビア電極のインダクタンス寄与分を低減し、かつ厚肉部により、電極段差を吸収することができる。特にコンデンサ表面側（実装されるＩＣに近い側）において、導体部（例えば内部電極）に導通しないまま伸びるビア電極の長さが全体のインダクタンスに大きく影響することに鑑み、誘電体積層部におけるコンデンサ表層の側に、導体部を有する表層側積層部を設けた構造としたものである。
【００１６】
表層側積層部は、前記導体部を内部電極として誘電体層の一部を挟んで対向させることで形成したコンデンサ部分を含み、ビア電極は、表層側積層部における内部電極にも導通することがよい。半導体素子（ＩＣ）が各素子の同時スイッチングなどにより電圧降下を生じようとする際、まず、ＩＣに対して近くにある誘電体積層部における表層側積層部のコンデンサ部分から電源供給される。当該コンデンサ部分は、その低インダクタンス特性故に高速に電源供給するので、低容量ながら、電圧降下初期において十分な効果を発揮する。次いで、高容量である電極積層部から電源供給され、電圧降下によるノイズを効果的に抑制する。即ち、一つの積層コンデンサにより、効果的なデカップリング作用を果たすことが可能となる。
【００１７】
よって、誘電体積層部における表層側積層部のコンデンサ部分の厚みは、コンデンサ全体の厚みの２０％以下、より好ましくは１０％以下、また、電極積層部の厚みの半分以下、より好ましくは２５％以下とすることがよい。当該コンデンサ部分の静電容量は電極積層部の静電容量の半分以下とすることがよく２５％以下とすることが好ましい。ここで、コンデンサ全体の厚み、およびコンデンサ部分の厚みとはコンデンサの積層方向の厚みを表し、積層体の厚みとは積層体の積層方向の厚みを表す。
【００１８】
表層側積層部における、コンデンサ表面に最も近い内部電極とコンデンサ表面との間隔（言い換えると表層側積層部からコンデンサ部分を除いた部分の厚み）は、表層側積層部における前記コンデンサ部分の厚み以下とされている（同等もしくは、狭くされている）ことがよい。
【００１９】
電極積層部の側に位置する厚肉部は、誘電体層の積層から或いは厚肉の誘電体層から形成でき、この厚肉部の厚みは、前記表層側積層部の厚みより大きいことが好ましい。また、厚肉部の厚みは、電極積層部の厚みの１／３以下とされていることが好ましい。ここで厚肉部とは、少なくとも、電極積層部における誘電体層より厚い誘電体層のことをいう。
【００２０】
ビア電極は、第１ビア電極と第２ビア電極とからなり誘電体積層部の側から、電極積層部における内部電極の第１電極層と第２電極層をそれぞれ貫通するよう形成されていることがよい。ビア電極は、誘電体積層部の表層側積層部と電極積層部を同時に貫通する貫通ビア電極とすることができる。かかる構造とすると、ビア電極間の磁界の相殺効果により、インダクタンス低減に効果的である。また、実質上全てのビア電極（少なくとも全体のビア電極のうち半数以上のビア電極）が、貫通ビア電極である積層セラミックコンデンサにおいて、より有効な構造である。
【００２１】
上記した本発明のコンデンサは、単独での形態の他、電子デバイス等を実装済みの形態を採ることもできる、例えば、上記のコンデンサのビア電極に導通するように誘電体層部側で半導体素子を接続して備える半導体素子付きコンデンサとしての形態や、上記のコンデンサのビア電極に導通するように誘電体積層部の側で電源線およびグランド線を含む配線を備えた配線基板を接続して備える配線基板一体型コンデンサとしての形態の他、コンデンサにおける誘電体積層部と反対側の電極積層部の表面の側で、ビア電極に導通するように、電源線およびグランド線を含む配線を備えた基板が接続された基板一体型コンデンサとしての形態を採ることができる。半導体と基板をコンデンサ表裏に備えた形態も可能である。
【００２２】
また、上記したコンデンサを製造するために採用した本発明の第１の手順は、
誘電体層を挟んで対向した内部電極を複数積層させた電極積層部と、該電極積層部と重なるように前記誘電体層を複数積層した誘電体積層部とを備え、内部電極の積層方向のビア電極で前記内部電極を導通するようにしたコンデンサでの製造方法であって、
前記内部電極を形成するよう、第１電極層と該電極層に対向する第２電極層となる内部電極形成材料を、前記誘電体層となる誘電材料を挟んで交互に積層し、前記電極積層部となる第１の積層体と、内部電極を形成するための第３電極層と該電極層に対向する第４電極層となる内部電極形成材料を、前記第１の積層体における前記内部電極の間隔よりも広くなるように前記誘電体層となる誘電材料を挟んで積層して前記誘電体積層部となる第２の積層体の二つの積層体を積層して一体とする工程（１）と、
一体となって形成された前記第１の積層体と前記第２の積層体の前記第１の積層体における積層状の前記第１電極層同士と前記第２の積層体における前記第３電極層をそれぞれ貫通する貫通孔と、前記第１の積層体における前記第２電極層同士と前記第２の積層体における前記第４電極層をそれぞれ貫通する貫通孔とを形成し、各貫通孔に導電性ペーストを充填する工程（２）とを有する
ことをその要旨とする。
【００２３】
この場合、工程（１）は、
前記第１の積層体と前記第２の積層体のうちの一方の積層体を形成する工程（１ａ）と、
他方の積層体を前記形成済みの一方の積層体に重なるようにして形成して、前記第１の積層体と前記第２の積層体を積層して一体とする工程（１ｂ）とを含むものとすることができる。
【００２４】
上記した工程（１ｂ）においては、前記他方の積層体を前記形成済みの一方の積層体に重なるようにして形成するに際し、前記他方の積層体を形成するための前記誘電材料を前記形成済みの一方の積層体に順次積層するようにすることができる。なお、前記他方の積層体が前記誘電体積層部となる第２の積層体であれば、内部電極形成材料を用いて第３電極層と第４電極層を形成済みの厚肉の誘電材料を、形成済みの一方の積層体（第１の積層体）に、複数積層することが簡便である。
【００２５】
また、上記したコンデンサを製造するために採用した本発明の第２の手順は、
誘電体層を挟んで対向した内部電極を複数積層させた電極積層部と、該電極積層部と重なるように前記誘電体層を複数積層した誘電体積層部とを備え、内部電極の積層方向のビア電極で前記内部電極を導通するようにしたコンデンサでの製造方法であって、
前記電極積層部となる第１の積層体と前記誘電体積層部となる第２の積層体のうちの一方の積層体を形成する工程（１）と、
他方の積層体を前記形成済みの一方の積層体に重なるようにして形成して、前記第１の積層体と前記第２の積層体を積層して一体とする工程（２）とを含み、
前記第１の積層体は、
前記内部電極を形成するよう、第１電極層と該電極層に対向する第２電極層となる内部電極形成材料が、前記誘電体層となる誘電材料を挟んで交互に積層され、得られた積層体における積層状の前記第１電極層同士と前記第２電極層同士をそれぞれ貫通するよう形成された第１積層体貫通孔に導電性ペーストを充填して備え、
前記第２の積層体は、
内部電極を形成するための第３電極層と第４電極層となる内部電極形成材料が、前記第１の積層体における前記内部電極の間隔よりも広くなるように前記誘電体層となる誘電材料を挟んで積層され、得られた積層体における前記第３電極層と前記第４電極層をそれぞれ貫通するよう形成された第２積層体貫通孔が、前記第３電極層を貫通する第２積層体貫通孔は前記第１積層体における第１電極層を貫通する前記第１積層体貫通孔と重なり、前記第４電極層を貫通する第２積層体貫通孔は前記第１積層体における第２電極層を貫通する前記第１積層体貫通孔と重なるようにされ、前記第２積層体貫通孔に導電性ペーストを充填して備え、
前記工程（２）は、
前記他方の積層体を前記形成済みの一方の積層体に重なるようにして形成するに際し、前記他方の積層体を形成するための前記誘電材料を、前記第２積層体貫通孔に前記導電性ペーストを充填済みの状態で、前記形成済みの一方の積層体に順次積層する工程を含む
ことをその要旨とする。
【００２６】
また、上記したコンデンサを製造するために採用した本発明の第３の手順は、
誘電体層を挟んで対向した内部電極を複数積層させた電極積層部と、該電極積層部と重なるように前記誘電体層を複数積層した誘電体積層部とを備え、内部電極の積層方向のビア電極で前記内部電極を導通するようにしたコンデンサでの製造方法であって、
前記電極積層部となる第１の積層体と前記誘電体積層部となる第２の積層体のそれぞれの積層体を形成する工程（１）と、
前記第１と第２の積層体を一体化する工程（２）とを備え、
前記工程（１）で形成される前記第１の積層体は、
前記内部電極を形成するよう、第１電極層と該電極層に対向する第２電極層となる内部電極形成材料が、前記誘電体層となる誘電材料を挟んで交互に積層され、得られた積層体における積層状の前記第１電極層同士と前記第２電極層同士をそれぞれ貫通する第１積層体貫通孔が形成されており、
前記工程（１）で形成される前記第２の積層体は、
内部電極を形成するための第３電極層と第４電極層となる内部電極形成材料が、前記第１の積層体における前記内部電極の間隔よりも広くなるように前記誘電体層となる前記誘電材料を挟んで積層され、得られた積層体における前記第３電極層と前記第４電極層をそれぞれ貫通する第２積層体貫通孔が、前記第３電極層を貫通する第２積層体貫通孔は前記第１積層体における第１電極層を貫通する前記第１積層体貫通孔と重なり、前記第４電極層を貫通する第２積層体貫通孔は前記第１積層体における第２電極層を貫通する前記第１積層体貫通孔と重なるように形成されており、
前記工程（２）は、
前記第１と第２の積層体を一体化するに際して、前記第２の積層体の前記第３電極層を貫通する前記第２積層体貫通孔が前記第１積層体における前記第１電極層を貫通する前記第１積層体貫通孔と重なり、前記第４電極層を貫通する第２積層体貫通孔が前記第１積層体における第２電極層を貫通する前記第１積層体貫通孔と重なるようにする
ことをその要旨とする。
【００２７】
この場合、工程（１）においては、前記第１の積層体と前記第２の積層体を形成するに際して、前記第１積層体貫通孔と前記第２積層体貫通孔に、それぞれ導電性ペーストを充填して積層体を形成するようにすることもできる。つまり、導電性ペーストの充填済みの状態で第１の積層体と第２の積層体を、続く工程（２）にて積層・一体化することもできる。
【００２８】
上記した第２、第３の手順において誘電体積層部となる第２の積層体を形成するに際しては、内部電極形成材料を用いて第３電極層と第４電極層を形成済みの厚肉の誘電材料を複数積層することが簡便である。
【００２９】
こうした各手順を経てコンデンサを製造すれば、電極段差の吸収を図りつつ、ビア電極が内部電極に導通しないまま延びる部分を短くして低インダクタンス化を図ることができるコンデンサを容易に製造することができる。
【発明を実施するための最良の形態】
【００３０】
以上説明した本発明の構成および作用を一層明らかにするために、以下、本発明の実施の形態を、以下の順序で説明する。
Ａ．実施例：
Ａ−１．積層セラミックコンデンサ１０の構成：
Ａ−２．積層セラミックコンデンサ１０の製造工程：
Ａ−３．作用効果：
Ｂ．変形例１：
Ｃ．変形例２：
Ｄ．実施例（変形例）と比較例のインダクタンス値の比較
【００３１】
Ａ．実施例：
Ａ−１．積層セラミックコンデンサ１０の構成：
図１は本発明の実施例である積層セラミックコンデンサ１０の設置例を縦断面で示す説明図である。図１に示す設置例では、ＩＣチップ３０とパッケージ５０とが積層セラミックコンデンサ１０を介して接続されている。
【００３２】
ＩＣチップ３０は、１枚のシリコン基板（ウェハ）上に、トランジスタや抵抗等の多数の回路素子が形成された細片である。形成された回路素子間は多数のアルミ配線で接続されている。回路素子に接続されたアルミ配線は、ＩＣチップ３０の下側表面に引き出され、パンプ状のパッド３２に接続されている。パッド３２は、アルミ配線の引き出し位置に対応するＩＣチップ３０の下側表面に、格子状に多数個配列されている。
【００３３】
パッケージ５０は、ＩＣチップ３０を積層セラミックコンデンサ１０を介在させたまま装着する容器であり、積層セラミックコンデンサ１０が配置される絶縁層として下部層５４を備える。本実施例では、下部層５４をエポキシ樹脂を用いて成形している。勿論、他の絶縁材（例えば、エポキシ樹脂以外の樹脂材料やセラミック）で下部層５４を成形することも可能である。なお、こうした下部層５４に加えて、ＩＣチップ３０を積層セラミックコンデンサ１０と共に下部層５４上に被覆する絶縁層として上部層５２を設ける構成を採ってもよい（図１における二点鎖線を参照）。こうすれば、ＩＣチップ３０が絶縁層内に封入されるので、ＩＣチップ３０を外部から有効に保護することができる。
【００３４】
下部層５４は、矩形形状を有するエポキシ樹脂製の板状体を、多数積層することによって形成されている。下部層５４の各層間は、銅めっき層や銅箔によって形成されたリード５６によって導通されている。リード５６は、下部層５４の上面（図１における上方向の面）に露出したバンプ５７と、下部層５４の下面（図１における下方向の面）に露出した端子５８とを備える。バンプ５７は、後述の積層セラミックコンデンサ１０に接続される端子であり、下部層５４の上面に、格子状に多数個配列されている。また、端子５８は、電源線或いはグランド線として含む配線が半田を用いて接続される。なお、図１では、電源線として用いられるリード５６，バンプ５７，端子５８を黒色の塗りつぶしを用いて示し、グランド線として用いられるリード５６を斜線ハッチングを用いて示しており、信号線として用いられるリードの記載を省略している。
【００３５】
積層セラミックコンデンサ１０は、図中に示す二点鎖線にて上下に分けて捕らえることができ、下部を第１積層体１１とし、上部を第２積層体１２とする。この場合、図示した二点鎖線は、第１積層体１１と第２積層体１２の厚みを反映した位置に描画されたものではなく、積層セラミックコンデンサ１０を上記の第１積層体１１と第２積層体１２に便宜的に区画するためのものである。
【００３６】
第１積層体１１は、図示するコンデンサ下面側（コンデンサ裏面側）に位置し、内部電極１３ａを多層に積層し、各電極間に誘電体としてのセラミック層１４を備え、このセラミック層１４を挟んで内部電極１３ａが対向するよう交互に多数積層された構造（以下、多層構造という）を有する。よって、この第１積層体１１は、本願における電極積層部となり、対向する内部電極１３ａは本願における第１電極層、第２電極層となる。また、第２積層体１２は、コンデンサ上面側（コンデンサ表面側）に位置し、セラミック層１４を挟んで他の内部電極１３ｂが対向するよう交互に多数積層した多層構造を有する。そして、第１積層体１１の最上層の内部電極１３ａと第２積層体１２の最下層の内部電極１３ｂの間にあってもセラミック層１４が介在する。
【００３７】
第１積層体１１における各内部電極１３ａは、一層おきに、図中黒塗りの第１の電極層と斜線ハッチングの第２の電極層として所定の繰り返しパターンで交互に形成されて対向する。この内部電極１３ａは、上記の第１、第２の電極層のそれぞれについて、共通にビア電極１５ａに導通し、このビア電極１５ａは、裏面側端子１７を介して、外部の電源や回路等に接続される。
【００３８】
第２積層体１２における内部電極１３ｂにあっても、一層おきに、図中黒塗りの第１の電極層と斜線ハッチングの第２の電極層として所定の繰り返しパターン（第２の繰り返しパターン）で交互に形成されて対向する。この内部電極１３ｂは、上記の第１、第２のそれぞれについて、共通にビア電極１５ｂに導通し、このビア電極１５ｂは、表面側端子１６を介して、外部の電源や回路等に接続される。
【００３９】
第１積層体１１と第２積層体１２におけるビア電極１５ａ、１５ｂは、連続しており、積層セラミックコンデンサ１０の表面１０ａから裏面１０ｂに向けて形成されている。
【００４０】
図示するように、第１積層体１１と第２積層体１２では、それぞれの電極層の間に介在するセラミック層１４の厚みが相違する。第２積層体１２は、そのセラミック層１４の厚みを、第１積層体１１のセラミック層１４の厚み（約５μｍ）の約２〜２０倍の１０〜１００μｍとしている。このように、第２積層体１２は、コンデンサ表層側で第１積層体１１（電極積層部）に重なり、セラミック層１４の厚みも厚く、内部電極間隔が第１積層体１１の内部電極間隔より広いことから、本願の誘電体積層部となり、内部電極１３ｂが本願における第３電極層、第４電極層となる。また、第２積層体１２は、電極層の積層数が第１積層体１１に比して少なくされ、積層セラミックコンデンサ１０の全体の厚みに占める第２積層体１２全体の厚みは、約５〜２０％前後である。例えば、本実施例では、積層セラミックコンデンサ１０の厚みを１ｍｍとし、第２積層体１２を１２５μｍ程度の厚みとした。そして、この第２積層体１２を５層の積層体、即ち、２５μｍの厚みのセラミック層１４が内部電極１３ｂを介在させてこの内部電極１３ｂが４層になるように積層したものとした。この場合、第１積層体１１の厚みは第２積層体１２の残余の厚みとなるが、積層セラミックコンデンサ１０を薄くしても、第１積層体１１は４００μｍ以上の厚みがあることが、コンデンサ容量確保の上から好ましい。
【００４１】
ここで、上記した内部電極１３ａ、１３ｂやビア電極１５ａ、１５ｂの様子について説明する。なお、内部電極１３ａと内部電極１３ｂは同一パターンとすることもできるほか、異なるパターンとすることもできる。ビア電極１５ａとビア電極１５ｂは同一ピッチで形成されているので、両内部電極が同一パターンであるとして、以下、第１積層体１１を例に取り、説明する。図２は第１積層体１１における内部電極１３ａとビア電極１５ａの形成の様子を説明する説明図である。
【００４２】
図２（Ａ）に示すように、図示の内部電極１３ａは、図中黒塗りのビア電極１５ａが貫通することによりこのビア電極１５ａに接続されるとともに、図中斜線ハッチのビア電極１５ａの貫通する部分の周囲の窓部２０ａにより、当該ビア電極に対して電気的に絶縁されている。黒塗りのビア電極１５ａと斜線ハッチのビア電極１５ａは、所定の繰り返しピッチＰ１で繰り返し形成されている。
【００４３】
また、図２（Ｂ）に示すように、図示の内部電極１３ａは、図中斜線ハッチのビア電極１５ａが貫通することによりこのビア電極１５ａに接続されるとともに、図中黒塗りのビア電極１５ａの貫通する周囲の窓部２０ｂにより、当該ビア電極に対して電気的に絶縁されている。
【００４４】
この図示する内部電極１３ａが積層されることから、窓部２０ａ、２０ｂの領域においては、内部電極同士は対向しない。よって、積層された内部電極１３ａ同士は、窓部２０ａ、２０ｂを除いた面積で対向し、内部電極同士で重なることになる。
【００４５】
第２積層体１２にあっては、第１積層体１１と同一パターンであれば上記と同様であり、内部電極・ビア電極を形成するセラミック層１４の厚みが第１積層体１１と相違するに過ぎず、内部電極パターン・ビア電極ピッチ等は第１積層体１１と同じである。第２積層体１２を第１積層体１１と異なるパターンとする例としては、図２に示す窓部２０ａ、２０ｂを大きくするような場合を挙げることができる。内部電極間隔の広い第２積層体１２においては、窓部２０ａ、２０ｂを小さくしても、静電容量を高めることにそれほど寄与しないため、このように、窓部を大きくして、内部電極とビア電極の接触回避を図る方が有効である。
【００４６】
このように本実施例の積層セラミックコンデンサ１０は、誘電体中に内部電極１３ａと内部電極１３ｂを有するが、それぞれの内部電極が対向することで、コンデンサとして機能する。つまり、内部電極１３ａがビア電極１５ａに接続されることにより、および、内部電極１３ｂがビア電極１５ｂに接続されることにより、第１の電極層と第２の電極層とが対向する多層のコンデンサとして機能する。このような多層構造の積層セラミックコンデンサ１０では、小型で大きな静電容量を実現することができる。
【００４７】
Ａ−２．積層セラミックコンデンサ１０の製造工程：
上記した構成の積層セラミックコンデンサ１０は次の製造方法により製造可能である。図３は積層セラミックコンデンサ１０の製造工程を示す工程図、図４は第１積層体１１についての図３の工程の様子を説明する説明図、図５は第２積層体１２についての図３の工程の様子を説明する説明図である。積層セラミックコンデンサ１０は、図３のステップＳ１００〜Ｓ１８０の各工程を経て製造される。各工程の内容につき、以下、工程順に説明する。
【００４８】
（２）−１  キャリアフィルム上へのシート形成（ステップＳ１００）
まず、ＰＥＴ（ポリエチレンテレフタレート）フィルム等の長尺状のキャリアフィルムにチタン酸バリウム（ＢａＴｉＯ３）などから成るセラミックスラリを均一に薄く塗布して乾燥させる。これにより、キャリアフィルム上にセラミックグリーンシート２２Ａが形成される。このセラミックグリーンシート２２Ａは、焼成後に第１積層体１１における誘電体層としてのセラミック層１４となり、本願における誘電材料となる。
【００４９】
第２積層体１２については、同一の手法を採用しつつ、第１積層体１１とは別のラインにて、キャリアフィルム上にセラミックグリーンシート２２Ｂを形成する。図４と図５に示すように、第１積層体１１のセラミックグリーンシート２２Ａと第２積層体１２のセラミックグリーンシート２２Ｂとは肉厚が相違し、セラミックグリーンシート２２Ｂはセラミックグリーンシート２２Ａの約５倍の厚みとされている。このセラミックグリーンシート２２Ｂは、焼成後に第２積層体１２における誘電体層としてのセラミック層１４となり、本願における誘電材料となる。
【００５０】
（２）−２  シート上への電極層の形成（ステップＳ１１０）
次に、乾燥後のセラミックグリーンシート２２Ａ、２２Ｂに、スクリーン印刷手法などによってＡｇ−Ｐｄ製の電極パターンを印刷する。これにより、セラミックグリーンシート２２Ａ、２２Ｂの表面には、電極パターンが印刷された部分に内部電極層２４（２４ａ，２４ｂ）が形成される（図４、図５参照）。また、セラミックグリーンシート２２Ａ、２２Ｂの表面には、電極パターンが印刷されていない窓部２５（２５ａ，２５ｂ）がある。本実施例では、内部電極層２４の厚みが２〜３μｍ、セラミックグリーンシート２２Ａが６μｍ、セラミックグリーンシート２２Ｂが３０μｍとなるようにされている。こうして形成された内部電極層２４（２４ａ，２４ｂ）は、焼成後に第１積層体１１および第２積層体１２における内部電極１３ａ、１３ｂとなることから、印刷済みの電極パターン（Ａｇ−Ｐｄ製の電極パターン）が本願における内部電極形成材料となる。また、セラミックグリーンシート２２Ａ、２２Ｂの表面には、同一の電極パターン２４ａ，２４ｂが形成されているが、セラミックグリーンシート２２Ａ、２２Ｂに形成される電極パターンは、既述したように窓部の大きさを変えるようなことで、異なるパターンであっても構わない。
【００５１】
（２）−３  積層用セラミックシートの切り出しおよびキャリアフィルムの剥離（ステップＳ１２０、Ｓ１３０）
次に、上記のセラミックグリーンシート２２Ａ、２２Ｂが形成された長尺状のキャリアフィルムを搬送させながら、セラミックグリーンシート２２Ａ、２２Ｂをその表面の内部電極層２４と共に一定形状で切り出す。切り出したセラミックグリーンシート２２Ａ、２２Ｂは、キャリアフィルムの巻き取り等によりこのキャリアフィルムから剥離される。こうしたセラミックグリーンシート２２Ａ、２２Ｂの切り出しに際しては、図４・図５の（Ａ），（Ｂ）に示すように、内部電極層２４および窓部２５のレイアウトが異なる２種類のセラミックグリーンシート２２Ａ、２２Ｂの切り出しが行なわれる。図４・図５の（Ａ）が図２（Ａ）の断面に、図４・図５の（Ｂ）が図２（Ｂ）の断面に対応する。
【００５２】
（２）−４  セラミックシートの積層（ステップＳ１４０）
図６はシートの積層が完了したときの状況と後述するステップにおけるレーザー照射の様子を模式的に表す説明図である。次に、上記のように形成された複数枚のセラミックグリーンシート２２Ａ、２２Ｂを所定枚数だけ積層する。この積層に際しては、まず、カバーシート２９を予め敷設しておく。このカバーシート２９は、図６に示すように、ＰＥＴ（ポリエチレンテレフタレート）製の剥離シート２７上にセラミックスラリを厚めに塗布して乾燥させて形成したカバー層２８を有する。このカバー層２８は、セラミックグリーンシート２２Ｂとほぼ同じ厚みとされている。
【００５３】
続いて、敷設されたカバーシート２９のカバー層２８上に、図４（Ａ），（Ｂ）に示した２種類のセラミックグリーンシート２２Ａを図６に示すように交互に所定枚数積層する。この積層に際しては、図示するように、最下段（図示する最上段）のセラミックグリーンシート２２Ａをその内部電極層２４がカバー層２８に接するようにし、その後は、次のセラミックグリーンシート２２Ａをその内部電極層２４が積層済みのセラミックグリーンシート２２Ａに重なるようにする。
【００５４】
セラミックグリーンシート２２Ａの積層に続いては、セラミックグリーンシート２２Ｂを、積層済みのセラミックグリーンシート２２Ａに重ねて所定枚（図では５枚）積層する。この積層時には、積層済みのセラミックグリーンシート２２Ａに、内部電極層２４が接するようにセラミックグリーンシート２２Ｂを重ね、それ以降は、同じようにセラミックグリーンシート２２Ｂを積層する。こうしたセラミックグリーンシート２２Ｂの所定枚の積層により、セラミックのシート積層体１００ができあがる。
【００５５】
このように第１積層体１１と第２積層体１２が積層したシート積層体１００を形成するには、上記したように、まず、第１積層体１１を積層形成した後に、セラミックグリーンシート２２Ｂを順次積層して第２積層体１２を形成するほか、次のようにすることもできる。つまり、予め、第１積層体１１と第２積層体１２をそれぞれ各セラミックグリーンシートの積層で形成しておき、両積層体を重ねるようにすることもできる。或いは、上記した積層体の形成順と逆に、先に第２積層体１２を積層形成し、これに重なるようにしてセラミックグリーンシート２２Ａを積層して第１積層体１１を第２積層体１２に重ねるようにすることもできる。
【００５６】
カバーシート２９を含むシート積層体１００全体の厚みｄａは、完成品の積層セラミックコンデンサ１０の厚みを規定する。この厚みｄａを定めるセラミックグリーンシート２２Ａ、２２Ｂの厚みｄ０、ｄ１（図４、図５参照）やその総積層数、カバー層２８の厚みは、所望される積層セラミックコンデンサ１０のスペック、サイズで定まる。本実施例では、焼成後のコンデンサの厚みが１ｍｍとなることを想定し、セラミックシート積層体全体の厚みｄａを１．２ｍｍとした。上記したセラミックグリーンシート２２Ａ、２２Ｂは、焼成後に第１積層体１１および第２積層体１２におけるセラミック層１４となることから、これらセラミックグリーンシートの厚みｄ０、ｄ１は、内部電極１３ａ間の間隔、および内部電極１３ｂ間の間隔を規定する。
【００５７】
こうして積層が終わった状況では、グリーンシートである都合上、窓部２５（２５ａ，２５ｂ）においてその上部のグリーンシートが撓んで当該窓部にある程度入り込んでいる。また、シート体端部では、セラミックグリーンシート２２Ａ、２２Ｂの各層が撓んだ状態となる。この場合、厚みが薄い分、セラミックグリーンシート２２Ａでの窓部への入り込み、撓みが顕著である。
【００５８】
図６に示すように、窓部２５が上下に並んだ領域（窓部上下領域２５Ａ）では、内部電極層２４が一層おきに存在しないことになる。一方、窓部２５を取り囲む領域（窓部周辺領域２５Ｂ）では、内部電極層２４がグリーンシートごとに対向して上下に並ぶので、グリーンシートの撓みが起きない。このため、窓部周辺領域２５Ｂは、窓部上下領域２５Ａより若干凸状となる。
【００５９】
（２）−５  レーザー照射による貫通孔の形成（ステップＳ１５０）
次に、レーザー加工機を用いて、上記のシート積層体１００に導電材料充填用の貫通孔２６を次のようにして形成する。本実施例では、この貫通孔２６に充填された導電材料（導電性ペースト）は、製品完成後に図１に示すビア電極１５ａ、１５ｂとなる。
【００６０】
図６に示すように、上記のシート積層体１００では、セラミックグリーンシート２２Ａ、２２Ｂに設けられたそれぞれの窓部２５が、一層おきにシート積層方向に上下に並ぶ。レーザー加工機は、この上下に並んだ窓部２５の中心を結ぶ軸線（図６における一点鎖線）に沿ってレーザービーム１５０を照射する。これにより、上記軸線上に位置するセラミックグリーンシート２２Ａ、２２Ｂと、内部電極層２４およびカバーシート２９がレーザー照射による熱で溶融され、上記軸線の周囲に、積層体を上下に貫通する貫通孔２６が形成される。
【００６１】
図７は貫通形成された貫通孔２６をその形状をストレート状であるとして模式的に示す説明図である。この図７に示すように、貫通孔２６は、窓部２５を取り囲む内部電極層２４と貫通孔２６に充填形成されたビア電極１５ａ、１５ｂとを非導通の状態に維持するために、窓部２５よりも小さな孔径で形成される。本実施例では、焼成後の貫通孔径が１００μｍとなるよう貫通孔２６の孔径を１２０μｍとし、窓部２５の径を３５０μｍとした。なお、これら径はこうした数値のものに限られるわけではなく、貫通孔２６にあっては６０〜１５０μｍとすることもできる。この場合、貫通孔孔径の決定に際しては、貫通孔２６に充填する後述の導電材料（充填材）の粘度等を考慮すればよい。また、窓部２５の径にあっては、窓部２５の形成ピッチ等を考慮すればよい。
【００６２】
図６に示すシート積層体１００は、上面視すれば方形形状であるため、窓部２５をマトリックス状に有する。従って、上記のレーザービーム１５０の照射は、図７に示した８箇所のみならず、方形形状のシート積層体の上面から、マトリックス状の個々の窓部２５について、同様に行なわれる。このため、シート積層体１００には多数の貫通孔２６がマトリックス状に形成されることになる。
【００６３】
このようにシート積層体１００の異なる複数の位置に貫通孔２６を形成する手法として、本実施例では、いわゆるサイクル加工法を採用している。サイクル加工法は、図６に示すように、各貫通孔形成位置に順次にレーザービーム１５０を照射する工程ＣＹを何回か繰り返し、各貫通孔形成位置における穴の深さを徐々に深めながら、最終的に全ての貫通孔形成位置に貫通孔を形成する手法である。
【００６４】
図示するように、本実施例では、レーザービーム１５０の照射の照射側にカバーシート２９が位置するようにした。よって、レーザービーム１５０の照射による溶融物（例えば、電極やグリーンシート中の有機成分の溶融物）がセラミックグリーンシート２２Ａの表面に付着することがないので、好ましい。
【００６５】
上記したステップＳ１５０までの工程において、工程の前後を変更することもできる。例えば、ステップＳ１３０のキャリアフィルム剥離とステップＳ１４０のシート積層を逆に行なったり、ステップＳ１２０のシート切り出しをステップＳ１１０の電極層の形成に先だって行なうこともできる。なお、ステップＳ１２０とステップＳ１１０の順に工程を行なって、更にステップＳ１４０、ステップＳ１３０の順に工程を行なうようにすることもできる。
【００６６】
（２）−６  貫通孔への導電材料の充填（ステップＳ１６０）
次に、シート積層体１００の各貫通孔２６に導電材料を充填する。充填に際しては、図示しない充填容器にシート積層体１００をセットし、充填容器の内部にて、導電材料を貫通孔２６に加圧注入する。こうして加圧注入された導電材料は、貫通孔２６に充填されると共に、この貫通孔２６内から内部電極層２４の端面にまで達して固化する。このように固化した導電材料が、既述したビア電極１５ａ、１５ｂとして機能する（図１参照）。
【００６７】
（２）−７  本圧着工程（ステップＳ１７０）
次に、導電材料充填済みのシート積層体１００を圧着する工程を行なう。この圧着工程では、図示しない加圧容器にシート積層体１００をセットし、高温・高圧プレスを施す。そうすると、シート積層体１００の表面のうち内部電極層２４のある凸部となっている窓部周辺領域２５Ｂに大きな力が加わって、それぞれのセラミックグリーンシート２２Ａ、２２Ｂは強固に圧着される。
【００６８】
（２）−８  表面電極の形成・溝入れ・脱脂・焼成・ブレーク（ステップＳ１８０）
次に、シート積層体１００を加圧容器から取り出し、スクリーン印刷などにより別途表面電極（表面側端子１６、裏面側端子１７）を設ける。表面側端子１６の端子間ピッチは、概ねビア電極の形成ピッチとされ、それぞれの端子は、接合済み積層体上下面（コンデンサ表裏面）から導電性ペーストが露出した部位（既述したビア電極１５ｂの上端に相当する部位）に形成される。一方、裏面側端子１７のそれぞれは、接合済み積層体上下面（コンデンサ表裏面）から導電性ペーストが露出した部位（既述したビア電極１５ａの上端に相当する部位）に形成される。こうした端子形成に際しても、そのサイズや端子間ピッチは、後述する焼成による導電性ペーストの収縮率を加味して決定される。この場合、裏面側端子１７については、その接続対象となるパッケージ５０（詳しくはバンプ５７）のピッチに適合したピッチで形成される。本実施例では、表面側端子１６と同一ピッチで裏面側端子１７を形成したが、その接続対象となるパッケージの形成位置によっては、同一になるとは限らない。
【００６９】
続いて、シート積層体１００に、使用される積層セラミックコンデンサ１０の大きさに合わせて溝を入れ、溝入れ後の積層体を脱脂した後に焼成する。こうした焼成の後に、図１に示したような積層セラミックコンデンサ１０が形成される。なお、焼成後のシート積層体１００を、溝入れ工程において入れられた溝（図示せず）に沿ってブレークすれば、より小型の積層セラミックコンデンサ１０を形成することができる。
【００７０】
Ａ−３．作用効果：
以上説明したように、本実施例の積層セラミックコンデンサ１０では、図１に示すように、積層セラミックコンデンサ１０の大部分を占める第１積層体１１はもとより、この第１積層体１１におけるセラミック層１４より厚肉のセラミック層１４を有する第２積層体１２にあっても、それぞれセラミック層１４を挟んで内部電極１３ａ、１３ｂを対向させ、これら内部電極をビア電極１５ａ、１５ｂで導通させている。しかも、この積層セラミックコンデンサ１０は、第２積層体１２については、セラミック層１４ごとに内部電極１３ｂを備え付けてビア電極１５ｂと導通させている。
【００７１】
従って、第２積層体１２の表層、即ちコンデンサ表層側の誘電体層（セラミック層１４）で、従来のコンデンサにおけるベース層が担っていた電極段差の吸収機能を、第２積層体１２のセラミック層１４を厚肉とすることで発揮しつつ、ビア電極１５ｂが内部電極１３ｂに導通しないまま延びる部分を短くできる。よって、本実施例の積層セラミックコンデンサ１０によれば、内部電極を多層に積層した場合の電極段差を吸収した上で、低インダクタンス化を図ることができる。
【００７２】
また、積層セラミックコンデンサ１０では、こうしたコンデンサ機能を実現しつつ、コンデンサの表面１０ａの側から裏面１０ｂに至るまで、ビア電極１５ａとビア電極１５ｂを一本のものとしている。よって、積層セラミックコンデンサ１０の表裏を貫いてビア電極１５ａとビア電極１５ｂを導電線として機能させることができるので、従来は内部電極層への通電の用途しか想定しなかったビア電極を、コンデンサ表裏を貫く導電線として新たに利用できるようになる。このため、積層セラミックコンデンサ１０によれば、図１に示すように、コンデンサ表裏への電子デバイス（ＩＣチップ３０やパッケージ５０）の実装が可能となり実装の多様化を図ることができる。この場合、表面１０ａにおける表面側端子１６のピッチ（ビア電極１５ａピッチ）をＩＣチップ３０の端子ピッチに適合させたり、裏面１０ｂにおける裏面側端子１７（ビア電極１５ｂピッチの正数倍の間隔）をパッケージ５０のバンフピッチに適合させることができるので、コンデンサ表裏へのデバイス実装の自由度をより高めることができる。
【００７３】
また、コンデンサの表裏面に、ビア電極１５ａとビア電極１５ｂの端子となる表面側端子１６と裏面側端子１７を各ビア電極ごとに形成した。このため、端子を介してのビア電極へのリード接続、実装品との間の接続が容易となる。具体的には、パッケージ５０のバンプ５７を積層セラミックコンデンサ１０の裏面側端子１７に容易、かつ確実に接続できる。ＩＣチップ３０のパッド３２に対しても同様である。
【００７４】
Ｂ．変形例：
上記実施例では、パッケージ５０とＩＣチップ３０との間に積層セラミックコンデンサ１０を介装したが、他の電子デバイス間に積層セラミックコンデンサ１０を介装してもよい。図８は積層セラミックコンデンサ１０の変形例を示す説明図である。
【００７５】
この図８に示す変形例では、ＩＣチップ３０が装着されたパッケージ５０とマザーボード等の配線基板６０とが積層セラミックコンデンサ１０を介して接続されている。ＩＣチップ３０やパッケージ５０については、既述した実施例と変わるものではない。
【００７６】
配線基板６０は、制御用の配線や部品が実装されたエポキシ樹脂製の多層基板である。こうした配線基板６０としては、マザーボード等のプリント基板を考えることができる。配線基板６０の各層間は、銅めっき層や銅箔によって形成されたリード６６によって導通されている。リード６６は、配線基板６０の上面（図８における上方向の面）に露出した端子６７を備える。この端子６７は、積層セラミックコンデンサ１０の裏面側端子１７に、半田を用いて接続される。なお、図８では、電源ラインに接続されたリード６６，端子６７を黒色の塗りつぶしを用いて示し、グランドラインに接続されたリード６６，端子６７を斜線ハッチングを用いて示しており、信号線としてのリードの記載を省略している。
【００７７】
また、上記実施例や各変形例の積層セラミックコンデンサに予めＩＣチップやパッケージ，配線基板を装着しておく形態を採ることもできる。こうした形態としては、積層セラミックコンデンサのビア電極にＩＣチップが接続されたＩＣチップ付きコンデンサ、積層セラミックコンデンサのビア電極が有する端子もしくは端子にパッケージが接続されたコンデンサ付きパッケージ、積層セラミックコンデンサのビア電極が有する端子に配線基板が接続されたコンデンサ付き配線基板、上記の積層セラミックコンデンサを介してＩＣチップとパッケージとを接続してなる構造体等を考えることができる。
【００７８】
なお、この発明は上記実施例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能である。例えば、上記の実施例では、コンデンサ表裏面に表面側端子１６や裏面側端子１７を有するものとしたが、図９に示すように、一方のコンデンサ表面にのみ端子（例えば、表面側端子１６）を有するものとすることもできる。このように一方のコンデンサ表面にのみ端子を有するものでは、ビア電極は必ずしもコンデンサを貫通する必要はなく、最下段の内部電極にまでビア電極が達していればよい。
【００７９】
次に、上記した実施例と異なる製造手法（変形例）について説明する。上記した実施例が第１積層体１１と第２積層体１２を順次積層させながら形成するのに対し、この変形例では、第１積層体１１と第２積層体１２を予め作成して、その後、積層セラミックコンデンサ１０とする点に特徴がある。この特徴点につき、以下、説明する。図１０は積層セラミックコンデンサ１０の製造工程の変形例を示す工程図である。
【００８０】
この変形例での製造手法では、図１に二点鎖線で区画できる第１積層体１１と第２積層体１２を、図１０に示すように、別々に製造し（ステップＳ２００）、それぞれの積層体について次の工程を経る。まず、第１積層体１１について説明する。
【００８１】
第１積層体１１の形成に際しては、図３で説明したステップＳ１００〜１６０までの工程を経て、予め、内部電極１３ａをセラミック層１４を挟んで積層した第１積層体１１を形成する。そして、レーザーによる貫通孔形成、および貫通孔への導電材料充填を済ませる。その一方、こうした第１積層体１１の形成と並行して、第２積層体１２についても、図３で説明したステップＳ１００〜１６０までの工程を経て、内部電極１３ｂをセラミック層１４を挟んで積層させた第２積層体１２を形成し、貫通孔形成、および貫通孔への導電材料充填を済ませる。この場合、第１積層体１１と第２積層体１２では、貫通孔の形成ピッチは同じとされている。
【００８２】
こうして第１積層体１１と第２積層体１２が形成されると、両積層体を接合する（ステップＳ２１０）。この積層体接合に際しては、第１積層体１１において積層体を貫通する充填孔の導電性ペーストを、第２積層体１２の充填孔充填済みの導電性ペーストに接合するようにして、両積層体を積層する。
【００８３】
次に、こうして接合させた積層体を、図３で説明した本圧着の工程に処し、高温・高圧プレスによって圧着する（ステップＳ１７０）。その後、コンデンサ表裏面での表面側端子１６と裏面側端子１７の形成・溝入れ・脱脂・焼成・ブレークを行い（ステップＳ１８０）、図１に示したような積層セラミックコンデンサ１０が完成する。
【００８４】
この製造方法によれば、第２積層体１２を、そのセラミック層１４の厚みが種々のもの、或いは第２積層体１２自体の厚みが種々のものを予め用意して、これらを積層セラミックコンデンサ１０の用途に応じて交換できる、といった利点がある。例えば、低インダクタンスをある程度維持しつつ、コンデンサとしての強度も求められる場合には、セラミック層１４が約３０μｍといった厚めのセラミック層１４とされた第２積層体１２を用いることができる。
【００８５】
上記した変形例の製造方法は、次のように更に変形することもできる。つまり、上記の変形例では、第１積層体１１と第２積層体１２を、貫通孔に導電材料が充填済みのものとしたが、貫通孔のみがあけられた積層体とする。そして、貫通孔形成済みの状態で第１積層体１１と第２積層体１２を積層させ、導電材料を充填するように変形することもできる。
【００８６】
また、第１積層体１１に第２積層体１２を、貫通孔に導電材料が充填済みの状態で積層するに際しても、次のように変形することもできる。つまり、図５に示すセラミックグリーンシート２２Ｂの状態で、それぞれのシートに貫通孔を形成し、その貫通孔に導電材料を充填する。そして、こうして導電材料充填済みのセラミックグリーンシート２２Ｂを、貫通孔に導電材料が充填済みの第１積層体１１に順次積層して、第２積層体１２を形成するようにすることもできる。この場合、第２積層体１２を先に形成し、セラミックグリーンシート２２Ａを導電材料充填とした上で、第２積層体１２に順次重ねて第１積層体１１を形成するようにすることもできる。
【００８７】
上記したように、第１積層体１１と第２積層体１２の両積層体を、貫通孔形成、或いは導電材料充填済みの状態で重ねるようにすると、次に利点がある。
【００８８】
例えば、第２積層体１２を、第１積層体１１のビア電極ピッチの等倍ピッチ（例えば、２倍）でビア電極１５ｂを有するような積層体とした上で、第１積層体１１に重ねることができる。つまり、コンデンサ表裏で、ビア電極の端子（表面側端子１６と裏面側端子１７）のピッチや端子位置を異なるようにすることが容易である。
【００８９】
Ｃ．変形例２：
更に、次のように変形することもできる。図１１は積層セラミックコンデンサの別の変形例２を示す説明図である。この図１１に示す変形例では、ＩＣチップ３０やパッケージ５０については、既述した実施例と変わるものではない。
【００９０】
図示するように、この変形例では、積層セラミックコンデンサ１１０の表面１０ａの側（コンデンサ表層側）から、第２積層体１２Ｎ、第１積層体１１の順に各積層体を備える。この場合、第１積層体１１は先に説明した実施例の第１積層体１１と同一であり、本願における電極積層部となる。第２積層体１２Ｎは、本願における誘電体積層部となる。第２積層体１２Ｎは、コンデンサ表層の側である表面１０ａに位置する表層側積層部１２２と、第１積層体１１の側に位置する厚肉部１２１とを含み、表層側積層部１２２は、内部電極１３ｂが対向したコンデンサ部分１２３を含む。厚肉部１２１は、既述したセラミック層１４の積層からなる。変形例の積層セラミックコンデンサ１１０において、上記した第２積層体１２Ｎ以外の構造は、先に説明した実施例の積層セラミックコンデンサ１０と同じである。
【００９１】
本変形例では、積層セラミックコンデンサ１１０の厚みを約０．５ｍｍとした。第１積層体１１（電極積層部）は３５０μｍ程度の厚みとした。第２積層体１２Ｎ（誘電体積層部）は１４０μｍ程度の厚みとした。厚肉部１２１は１２５μｍ程度の厚みとした。表層側積層部１２２は１５μｍ程度の厚みとした。コンデンサ部分１２３は１０μｍ程度の厚みとした。表層側積層部１２２は、厚み約５μｍのセラミック層１４と厚み約２μｍの内部電極１３ｂとをそれぞれ２層積層して備えている。そして、厚肉部１２１は２５μｍの厚みのセラミック層１４を５層積層して備えている。第１積層体１１（電極積層部）は、厚み約５μｍのセラミック層１４と厚み約２μｍの内部電極１３ａとをそれぞれ５０層積層して備えている。
【００９２】
この変形例にあっても、図１で説明した積層セラミックコンデンサ１０と同様の効果を奏することができる。
【００９３】
Ｄ．実施例（変形例）と比較例のインダクタンス値の比較：
・実施例１
実施例（図１）の積層セラミックコンデンサにおいて、積層方向と垂直な方向の外形寸法を５．２ｍｍ×５．２ｍｍとして形成した。各内部電極１３ａ、１３ｂ（１３）の外形寸法を４．６ｍｍ×４．６ｍｍとし、ビア電極は、合計１９６個（行方向１４個×列方向１４個）形成した。また、ビア電極１５ａ、１５ｂ（１５）は第１ビア電極、第２ビア電極を交互に等ピッチ（３３０μｍ間隔）で形成した。第１ビア電極１５（図中斜線ハッチング）は、電極積層部１１１（第１積層体１１）を貫通し、第１電極層１３（図中斜線ハッチング）と導通する一方、第２電極層１３（図中黒塗り）とは絶縁されている。第２ビア電極（図中黒塗り）は電極積層部１１１を貫通し、第２電極層と導通する一方、第１電極層とは絶縁されている。電極積層部１１１は、内部電極としての第１電極層１３ａを２６層と、内部電極としての第２電極層１３ａを２５層とを厚み約５μｍのセラミック層１４を介して一層ずつ交互に形成した。よって、電極積層部１１１は、内部電極を挟んだセラミック層１４を５１層形成し、厚みを約３５０μｍとした。誘電体積層部１１２（第２積層体１２）は、内部電極としての第１電極層１３ｂを２層と、内部電極としての第２電極層１３ｂを２層とを厚み約１０μｍのセラミック層１４を介して一層ずつ交互に形成した。よって、誘電体積層部１１２は、内部電極を挟むセラミック層１４を５層形成し、厚みを５８μｍとした。
【００９４】
・実施例２
実施例１の積層セラミックコンデンサにおいて、誘電体積層部１１２は、内部電極としての第１電極層１３ｂを２層と、内部電極としての第２電極層１３ｂを２層とを厚み約２０μｍのセラミック層１４を介して一層ずつ交互に形成した。また、コンデンサ表面に最も近い内部電極とコンデンサ表面との間隔は１０μｍとした。よって、誘電体積層部１１２は、内部電極を挟むセラミック層１４を５層形成し、厚みを９８μｍとした。
【００９５】
・実施例３
変形例２（図１１）の積層セラミックコンデンサにおいて、積層方向と垂直な方向の外形寸法を５．２ｍｍ×５．２ｍｍとして形成した。各内部電極１３ａ、１３ｂ（１３）の外形寸法を４．６ｍｍ×４．６ｍｍとし、ビア電極は、合計１９６個（行方向１４個×列方向１４個）形成した。また、ビア電極１５ａ、１５ｂ（１５）は第１ビア電極、第２ビア電極を交互に等ピッチ（３３０μｍ間隔）で形成した。第１ビア電極１５（図中斜線ハッチング）は、電極積層部１１１（第１積層体１１）を貫通し、第１電極層１３（図中斜線ハッチング）と導通する一方、第２電極層１３（図中黒塗り）とは絶縁されている。第２ビア電極（図中黒塗り）は電極積層部を貫通し、第２電極層と導通する一方、第１電極層とは絶縁されている。電極積層部１１１は、内部電極としての第１電極層１３ａを２６層と、内部電極としての第２電極層１３ａを２５層と、を厚み約５μｍのセラミック層１４を介して一層ずつ交互に形成した。よって、電極積層部１１１は、セラミック層１４を５１層形成し、厚みを約３５０μｍとした。誘電体積層部１１２は、厚肉部１２１と、表層側積層部１２２とから形成した。厚肉部１２１は、セラミック層１４のみで形成し、厚みを４３μｍとした。表層側積層部１２２は、厚みを２４μｍとし、一部に厚み１４μｍのコンデンサ部分１２３を表面１０ａの側に有する。コンデンサ部分１２３は、厚み約２μｍの内部電極としての第１電極層１３ｂと、厚み約２μｍの内部電極としての第２電極層１３ｂとを、厚み約１０μｍのセラミック層１４を介して形成した。よって言い換えると、コンデンサ部分は、厚み約１０μのセラミック層（誘電体層）１層の両面に内部電極を備えたコンデンサ部分とした。ここで、コンデンサ部分の厚みとは、内部電極の厚みと、内部電極間に形成されたセラミック層との厚みを足した値ともいえる。
【００９６】
・実施例４
実施例３の積層セラミックコンデンサにおいて、厚肉部１２１の厚さを７４μｍとした。
【００９７】
・実施例５
実施例３の積層セラミックコンデンサにおいて、表層側積層部１２２は、厚みを７２μｍとし、一部に厚み６２μｍのコンデンサ部分１２３を形成した。コンデンサ部分１２３は、厚み約２μｍの内部電極としての第１電極層１３ｂ（３層）と、厚み約２μｍの内部電極としての第２電極層１３ｂ（３層）とを、厚み約１０μｍのセラミック層１４を介して一層ずつ交互に積層して形成した。よって言い換えると、コンデンサ部分１２３は、厚み約１０μのセラミック層（誘電体層）５層がそれぞれ両面に内部電極を備えたコンデンサ部分とした。
【００９８】
・比較例１〜８
実施例１〜３の積層セラミックコンデンサと同様の電極積層部１１１を形成し、誘電体積層部１１２中には内部電極（導体層）を形成しなかった。内部電極のない誘電体積層部１１２の厚みを１０μｍ、１９μｍ、３９μｍ、５８μｍ、６７μｍ、９８μｍ、１１５μｍ、１７０μｍとした積層セラミックコンデンサを作製した。図１２はこれら比較例の積層セラミックコンデンサの積層の様子を示す説明図である。なお、誘電体積層部１１２は表１の厚みとなるようセラミック層１４を積層した積層構成を有するが、図１２においてはセラミック層１４の積層の様子の描画を省略した。
【００９９】
これらのサンプルについて以下の方法によりインダクタンス値Ｌを測定した。測定器は自動平衡ブリッジ方式のインピーダンスアナライザを使用し、積層セラミックコンデンサの表層電極にエアコプレナー型のマイクロプローブを接することで測定器端子とを導通させた。測定周波数1kHzにおける静電容量値Ｃと自己共振周波数ｆｏを測定し、計算式Ｌ＝１／(４・π２・ｆｏ２・Ｃ)よりインダクタンス値Ｌを算出した。表１に各実施例と各比較例のインダクタンス値を示す。
【０１００】
【表１】
2005191562.tif 000003
【０１０１】
誘電体積層部１１２に内部電極を備えず、その厚みも薄い比較例１と２では、内部電極の段差を吸収しきれず、サンプル作製時の積層工程においてシート同士の接着不良を生じ、サンプルを作製することができなかった。比較例３〜１０は、誘電体積層部１１２により電極段差を十分吸収できるものの、誘電体積層部１１２に内部電極を設けた実施例１〜３に比べて、インダクタンス値が高い結果となった。従って、誘電体積層部１１２を電極段差を十分吸収できる厚さとする一方、内部電極に導通しないまま延びるビア電極を短くすることで、インダクタンス値の低い積層セラミックコンデンサを作製することができた。また、誘電体積層部１１２の厚みが２０μｍ以上の比較例３〜１０では、ビア電極が長くなるためインダクタンス値が大きく増加する傾向があるが、実施例１〜３では、誘電体積層部１１２の厚みを持つ比較例と比較しても、誘電体積層部１１２は内部電極を有するため、インダクタンス値を低くすることができた。
【図面の簡単な説明】
【０１０２】
【図１】本発明の実施例である積層セラミックコンデンサ１０の設置例を縦断面で示す説明図である。
【図２】第１積層体１１における内部電極１３ａとビア電極１５ａの形成の様子を説明する説明図である。
【図３】積層セラミックコンデンサ１０の製造工程を示す工程図である。
【図４】第１積層体１１についての図３の工程の様子を説明する説明図である。
【図５】第２積層体１２についての図３の工程の様子を説明する説明図である。
【図６】シートの積層が完了したときの状況とレーザー照射の様子を模式的に表す説明図である。
【図７】貫通形成された貫通孔２６をその形状をストレート状であるとして模式的に示す説明図である。
【図８】積層セラミックコンデンサ１０の変形例を示す説明図である。
【図９】一方のコンデンサ表面にのみ表面側端子１６を有するよう変形した積層セラミックコンデンサ１０を示す説明図。
【図１０】積層セラミックコンデンサ１０の製造工程の変形例を示す工程図である。
【図１１】積層セラミックコンデンサの別の変形例を示す説明図である。
【図１２】比較例の積層セラミックコンデンサの積層の様子を示す説明図である。
【符号の説明】
【０１０３】
１０，１１０...積層セラミックコンデンサ
１０ａ...表面
１０ｂ...裏面
１１...第１積層体
１２...第２積層体
１３ａ...内部電極
１３ｂ...内部電極
１４...セラミック層
１５ａ...ビア電極
１５ｂ...ビア電極
１６...表面側端子
１７...裏面側端子
２０ａ...窓部
２０ｂ...窓部
２２Ａ...セラミックグリーンシート
２２Ｂ...セラミックグリーンシート
２４（２４ａ，２４ｂ）...内部電極層
２５（２５ａ，２５ｂ）...窓部
２５Ａ...窓部上下領域
２５Ｂ...窓部周辺領域
２６...貫通孔
２７...剥離シート
２８...カバー層
２９...カバーシート
３２...パッド
５０...パッケージ
５２...上部層
５４...下部層
５６...リード
５７...バンプ
５８...端子
６０...配線基板
６６...リード
６７...端子
１００...シート積層体
１１１...電極積層部
１１２...誘電体積層部
１２１...厚肉部
１２２...表層側積層部
１２３...コンデンサ部分
１５０...レーザービーム
【図１】
2005191562.tif 000004
【図２】
2005191562.tif 000005
【図３】
2005191562.tif 000006
【図４】
2005191562.tif 000007
【図５】
2005191562.tif 000008
【図６】
2005191562.tif 000009
【図７】
2005191562.tif 000010
【図８】
2005191562.tif 000011
【図９】
2005191562.tif 000012
【図１０】
2005191562.tif 000013
【図１１】
2005191562.tif 000014
【図１２】
2005191562.tif 000015