(57)【要約】【課題】高い歩留まりで製造可能でありかつ得られたＳＯＩ基板上にデバイスを製造する際にわずかなエラー頻度が保証される適当なドナー基板を提供すること【解決手段】支持基板と、５００ｎｍよりも薄い厚さを有する単結晶シリコン層とを有し、前記のシリコン層の全体積中で格子間ケイ素原子の過剰が優勢であるＳＯＩ基板【選択図】なし【特許請求の範囲】
【請求項１】
支持基板と、５００ｎｍより薄い厚さの単結晶シリコン層とを有し、前記のシリコン層の全体積中で格子間ケイ素原子の過剰が優勢である、ＳＯＩ基板。
【請求項２】
シリコン層の部分領域において少なくともアグロメレートした格子間ケイ素原子の過剰が優勢であることを特徴とする、請求項１記載のＳＯＩ基板。
【請求項３】
シリコン層が３×１０１７／ｃｍ３〜７×１０１７／ｃｍ３の酸素含有量を示す、請求項１又は２記載のＳＯＩ基板。
【請求項４】
シリコン層が５×１０１７／ｃｍ３〜７×１０１７／ｃｍ３の酸素含有量を示す、請求項３記載のＳＯＩ基板。
【請求項５】
シリコン層が５×１０１７／ｃｍ３〜６×１０１７／ｃｍ３の酸素含有量を示す、請求項４記載のＳＯＩ基板。
【請求項６】
シリコン層と支持基板との間に酸化ケイ素層が存在し、この酸化ケイ素層は３ｎｍ〜３０ｎｍの範囲内の厚さで１％より小さい層厚均一性を有するか、又は１ｎｍ〜３ｎｍ未満の範囲内の厚さで２％より小さい層厚均一性を有することを特徴とする、請求項１から５までのいずれか１項記載のＳＯＩ基板。
【請求項７】
次の工程：
−  シリコン単結晶をチョクラルスキー法による坩堝引き上げにより製造する工程、その際、全体の結晶断面にわたり結晶化フロントで  ｖ／Ｇ  ＜  （ｖ／Ｇ）ｃｒｉｔ  ＝  １．３×１０−３ｃｍ２／（Ｋ×ｍｉｎ）の条件が満たされていて、生じたシリコン単結晶中で格子間ケイ素原子の過剰が優勢である、
−  少なくとも１つのドナー基板を前記のシリコン単結晶から切り離す工程、
−  前記のドナー基板を支持基板と接合させる工程、及び
−  前記のドナー基板の厚さを減少させて、支持基板と接合した、５００ｎｍより薄い厚さを有するシリコン層を残留させる工程、
を有する、請求項１から６までのいずれか１項記載のＳＯＩ基板の製造方法。
【請求項８】
ドナー基板中に分離層を作成し、その後で前記のドナー基板を支持基板と接合させ、かつ支持基板との接合の後で分離層に沿った分割によりドナー基板の厚さを減少させることを特徴とする、請求項７記載の方法。
【請求項９】
分離層の作成はイオンの注入を含むことを特徴とする、請求項８記載の方法。
【請求項１０】
分離層に沿った分割を、熱処理により又は機械的な力の作用により又はこれらの組み合わせにより達成することを特徴とする、請求項８又は９記載の方法。
【請求項１１】
ドナー基板の分割された、支持基板と接合されていない部分を、表面の平滑化の後に再びドナー基板として使用することを特徴とする、請求項７から１０までのいずれか１項記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ基板並びに、支持基板上にドナー基板のシリコン層を転写することによる前記のＳＯＩ基板の製造方法に関する。
【背景技術】
【０００２】
ＳＯＩ（silicon on insulator）基板は、一般にいわゆるドナー基板（英語でdonor wafer）のシリコン層を支持基板（英語でhandle wafer又はbase wafer）上に転写することにより製造される。シリコン層の転写によるＳＯＩ基板の製造方法は、例えばSmart Cut（Ｒ）（ＥＰ５３３５５１Ａ１）又はGenesis Process（Ｒ）の名称で公知である。他の方法はＷＯ０３／００３４３０Ａ２に記載されている。ＳＯＩ基板は、支持基板と、前記の支持基板と接合されたシリコンカバー層（英語でtop layer又はdevice layer）とを有し、前記のシリコンカバー層は、電子デバイスの製造が予定されているいわゆる活性層である。完全な支持基板は電気的に絶縁する材料、例えばガラス又はサファイアからなり、又はシリコンカバー層は電気的に絶縁する中間層、例えば二酸化ケイ素からなる中間層（この場合、中間層はburied oxide layer, BOXと表される）を介して支持基板と接合している。この後者の場合には、支持基板は絶縁体である必要はなく、例えば半導体基板、有利にシリコン基板であることができる。
【０００３】
このシリコンカバー層には、極めて高度な要求が課せられる。例えば、このカバー層はいわゆるＨＦ欠陥を有するべきではない。これは、カバー層中の「穴」であり、この穴は特にドナー基板から転写された層が、臨界サイズを上回るＣＯＰｓ（crystal originated particles; 空孔アグロメレート）を含有することにより生じることがある。カバー層をフッ酸水溶液（ＨＦ）で処理する際に、このフッ酸溶液は穴を通して酸化ケイ素層にまで侵入し、この層を局所的に溶解してしまう。ＨＦ欠陥の存在は、カバー層上に作成されるデバイスの機能に不利な影響を及ぼす（A. J. Auberton-Herve, T. Barge, F. Metral, M. Bruel, B. Aspar, H. Moriceau著, The Electrochem. Soc. PV98-1 (1998) 1341）。
【０００４】
一般に、シリコン基板中には、点欠陥の存在、例えば空孔又は格子間ケイ素原子の存在に起因している次のような欠陥種を有する：
空孔のアグロメレートは仕上げ法又は検出法に応じて、"Flow Pattern Defects" (FPD)、"Gate Oxide Integrity (GOI) Defects"又は"Crystal Originated Particles" (COPs)といわれる（D. Graef, M. Suhren, U. Lambert, R. Schmolke, A. Ehlert, W. v.Ammon, P. Wagner著, J. Electrochem. Soc. 145 (1998) 275）。
【０００５】
空孔がアグロメレートしていない空孔に富んだ領域中では、更に酸素誘起積層欠陥（Oxidation Induced Stacking Faults, OSF）が形成される、それというのもアグロメレートされていない空孔は酸化されやすいためである（G. Kissinger, J. Vanhellemont, U. Lambert, D. Graef, E. Dornberger, H. Richter著; J. Electrochem. Soc. 145 (1998) L75）。このＯＳＦの発端の形成並びにＯＳＦのサイズは、シリコン基板の酸素含有量と共に増大する。従って、空孔に富んだ完全なシリコン基板を使用する場合に、ＳＯＩ基板にとって有害な欠陥を回避するために、付加的に低い酸素含有量が必要である。これを達成するためには、例えば磁場の使用下での高価な成長方法を使用しなければならない。完全なシリコン基板とは、全面が、点欠陥（空孔及び／又は格子間ケイ素原子）が存在しているが、その中には前記の点欠陥のアグロメレーションが出現していない、いわゆるニュートラルな領域からなる基板であると解釈される。
【０００６】
空孔−アグロメレート及びＯＳＦ欠陥は、ＳＯＩ基板のシリコンカバー層中の穴を生じさせるか又は有効な層厚を減少させ、それによりこの箇所で相応するデバイスの損傷が生じてしまう。
【０００７】
格子間ケイ素原子のアグロメレートは、シリコン結晶内に数マイクロメータの大きさを有する転位ループを生じさせ（R. Schmolke, W. Angelberger, W. von Ammon, H. Bender著, Solid State Phenomena Vols. 82-84 (2002) 231）、これは同様に、そこに作成されたデバイスの機能に不利に影響する。
【０００８】
ＳＯＩ基板のシリコンカバー層上に電子デバイスを作成する場合に、前記の多様な欠陥から生じる問題を最小化するために、ドナー基板として原則としてエピタキシャル被覆されたシリコン基板（R. Schmolke, D. Graef著, The Electrochem. Soc. PV99-1 (1999) 386）が使用されるか又はいわゆる完全なシリコン基板（英語でperfect silicon wafer, ＵＳ６３４２７２５Ｂ２参照）が使用される。特にエピタキシャル被覆された基板からは、その基板が低い欠陥密度を有する優れた材料特性を有することは公知である。従って、エピタキシャル被覆された基板は、特に要求の多いデバイスの適用のために使用される（S. S. Kim, W. Wijaranakula著, J. Electrochem. Soc. 141, (1991) 1872）。
【０００９】
エピタキシャル被覆されたシリコン基板をドナー基板として使用する際に、次の欠点が生じる：シリコン層を支持層に転写した後に、ドナー基板は一般に複数回使用され、ＳＯＩ基板のできる限り低コストの製造を可能にしている。エピタキシャル被覆されたシリコン基板をドナー基板として使用する場合には、最初の使用の前に極めて厚いエピタキシャル層を析出させなければならないか、又はドナー基板としてそれぞれ使用した後に再び新たなエピタキシャル析出を実施しなければならない。この二つの方法は、高コストに結びつき、従って不経済である。更に、エピタキシャル被覆されたシリコン基板が構造的な欠陥、例えば小丘、スパイク、及びエピ積層欠陥（R. Passek, R. Schmolke, U. Lambert, G. Puppe, P. Wagner著, The Electrochem. Soc. PV97-22 (1997) 40）を有し、これらの構造的な欠陥は、ドナー基板と支持基板との接合（英語でbonding）の際に複数の問題を引き起こす。
【００１０】
ＥＰ１１７０４０５Ａ１及びＵＳ６３４２７２５Ｂ２では、チョクラルスキー法による坩堝引き上げ法（以後、ＣＺ法と表す）を用いて製造された単結晶から作成されたドナー基板の使用が記載されている。このＣＺ法のパラメータは、生じる単結晶が、点欠陥（空孔又は格子間ケイ素原子）は存在するがこの点欠陥のアグロメレーションは生じていないいわゆるニュートラルな領域を有するように選択される。それにもかかわらず、完全なシリコン基板も潜在的に空孔アグロメレートを有していない。アグロメレーションした点欠陥を有していない完全なシリコン単結晶を製造するために、ＣＺ法の間に次の条件を維持しなければならない：
ｖ／Ｇ  ＝  （ｖ／Ｇ）ｃｒｉｔ              （１）
その際、ｖは引き上げ速度であり、Ｇは結晶化フロントでの軸方向の温度勾配である。
（ｖ／Ｇ）ｃｉｒｔ  ＝  １．３×１０−３ｃｍ２／（Ｋ×ｍｉｎ）は、この商の、シミュレーション計算から導き出され（T. Mori, T. Sinno, R. Brown著, The Electrochem. Soc. PV99-1 (1999) 425）かつ経験的に確認された値であり、この値を維持した場合にアグロメレーションした点欠陥は生成されず、いわゆる「完全な」材料が製造できる。従って、結晶引き上げの際に、極端に狭いプロセスウィンドウが提供されるだけである。この狭いプロセスウィンドウはＣＺ法の際に低い歩留まりを生じさせ、かつ結晶品質が必要な要求を満たすことを保証するために更に煩雑な試験法を必要とする。この場合に、更に、少なくとも半径方向の欠陥特性が不均一になるという傾向が強まる。これは、シリコン基板中に空孔に富んだ領域（潜在的なＯＳＦ欠陥を有する）も格子間ケイ素原子を有する領域も出現することを意味する。
【００１１】
ドナー基板中の欠陥をできる限り小さく保ちかつ欠陥密度を低下させるという他の試みは、同時ドーピングとして窒素を用いた空孔に富んだ結晶を使用することにある（D. Graef, M. Suhren, U. Lambert, R. Schmolke, A. Ehlert, W. v. Ammon, P. Wagner著, The Electrochem. Soc. Proc. Vol. 96-13 (1996) 117）。窒素を用いたこの同時ドーピングにより、空孔に富んだ結晶中に存在する空孔アグロメレート（英語ではVoids）は、サイズの成長について抑制され、かつＳＯＩ構造に関する有害な影響を低減することができる（ＥＰ９６９５０５Ａ２）。もちろん、小さな空孔アグロメレートも、特にシリコンカバー層の厚さが１００ｎｍ以下である場合に、ＳＯＩ構造に不利に影響を引き起こす。これは、特にＳＯＩ基板において、いわゆる「部分空乏型（Partially Depleted）」の、及び特に「完全空乏型（Fully Depleted）」ＳＯＩ構造の製造が予定されている場合である。
【特許文献１】ＥＰ５３３５５１Ａ１
【特許文献２】ＷＯ０３／００３４３０Ａ２
【特許文献３】ＵＳ６３４２７２５Ｂ２
【特許文献４】ＥＰ１１７０４０５Ａ１
【特許文献５】ＵＳ６３４２７２５Ｂ２
【非特許文献１】A. J. Auberton-Herve, T. Barge, F. Metral, M. Bruel, B. Aspar, H. Moriceau著, The Electrochem. Soc. PV98-1 (1998) 1341
【非特許文献２】D. Graef, M. Suhren, U. Lambert, R. Schmolke, A. Ehlert, W. v.Ammon, P. Wagner著, J. Electrochem. Soc. 145 (1998) 275
【非特許文献３】G. Kissinger, J. Vanhellemont, U. Lambert, D. Graef, E. Dornberger, H. Richter著; J. Electrochem. Soc. 145 (1998) L75
【非特許文献４】R. Schmolke, W. Angelberger, W. von Ammon, H. Bender, Solid State Phenomena Vols. 82-84 (2002) 231
【非特許文献５】R. Schmolke, D. Graef著, The Electrochem. Soc. PV99-1 (1999) 386
【非特許文献６】S. S. Kim, W. Wijaranakula著, J. Electrochem. Soc. 141, (1991) 1872
【非特許文献７】R. Passek, R. Schmolke, U. Lambert, G. Puppe, P. Wagner著, The Electrochem. Soc. PV97-22 (1997) 40
【非特許文献８】T. Mori, T. Sinno, R. Brown著, The Electrochem. Soc. PV99-1 (1999) 425
【非特許文献９】D. Graef, M. Suhren, U. Lambert, R. Schmolke, A. Ehlert, W. v. Ammon, P. Wagner著, The Electrochem. Soc. Proc. Vol. 96-13 (1996) 117
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従って、本発明の課題は、高い歩留まりで製造可能でありかつ得られたＳＯＩ基板上にデバイスを製造する際にわずかなエラー頻度が保証される適当なドナー基板を提供することであった。
【課題を解決するための手段】
【００１３】
前記の課題は、支持基板と、５００ｎｍよりも薄い厚さを有する単結晶シリコン層とを有し、前記のシリコン層の全体積中で格子間ケイ素原子の過剰が優勢であるＳＯＩ基板により解決される。
【発明を実施するための最良の形態】
【００１４】
本発明の場合に、ドナー基板として、先行技術の教示とは反対に、完全なシリコン基板（前記されたような）を使用するのではなく、格子間ケイ素原子が過剰であることを特徴とするシリコン基板を使用する。有利に、このドナー基板は（それによりこのドナー基板から製造された、ＳＯＩ基板のシリコンカバー層も）、少なくとも部分領域において、アグロメレーションした格子間ケイ素原子の過剰を有する。このドナー基板は、デバイスの適用の要求により生じる任意の結晶方位、例えば＜１００＞、＜１１０＞、＜１１１＞又は＜１１３＞を有することができる。
【００１５】
格子間ケイ素原子が優勢な欠陥種であるシリコン基板中で大きな転位ループが形成され、この大きな転位ループは電子デバイスの製造のために利用できないことは公知である（R. Winkler, M. Sano著, J. Electrochem. Soc. 141 (1994) 1398）。ＵＳ６３４２７２５Ｂ２にも、２つの種類（空孔及び格子間ケイ素原子）のアグロメレーションした点欠陥は、デバイスの性能に不利に影響を及ぼすことが記載されている。これらの欠陥はＳＯＩ基板のシリコンカバー層中でも同様に不利な影響を及ぼすことが期待されるため、ＳＯＩ基板の製造のためにドナー層としてこのような基板を使用することは容易に想到されなかった。むしろ、前記されたように、先行技術では常にエピタキシャル被覆されたシリコン基板、ニュートラルな領域を有するシリコン基板又は完全なシリコン基板をドナー層として使用していた。
【００１６】
本発明による調査は、アグロメレーションした格子間ケイ素原子がバルクシリコン中でのみ不利な影響を及ぼすだけであり、このバルクシリコンでは、アグロメレーションにより生じるケイ素格子中での応力が大きな容量の転位ループの形成により相殺されることを示した。本発明の場合のように５００ｎｍよりも薄い層厚の場合では、この転位ループは生じない：この転位ループは、その成長において、５００ｎｍを下回るサイズで、表面の真下にある絶縁体（電気的に絶縁性の支持基板又は電気的に導電性の層、ＢＯＸ）により制限される。
【００１７】
本発明の対象は、次の工程：
−  シリコン単結晶をチョクラルスキー法による坩堝引き上げにより製造する工程、その際、全体の結晶断面にわたる結晶化フロントで  ｖ／Ｇ  ＜  （ｖ／Ｇ）ｃｉｒｔ  ＝  １．３×１０−３ｃｍ２／（Ｋ×ｍｉｎ）の条件が満たされていて、生じたシリコン単結晶中で格子間ケイ素原子の過剰が優勢である、
−  少なくとも１つのドナー基板を前記のシリコン単結晶から切り離す工程、
−  前記のドナー基板を支持基板と接合させる工程、及び
−  前記のドナー基板の厚さを減少させて、支持基板と接合した、５００ｎｍより薄い厚さを有するシリコン層を残留させる工程、
を有する本発明によるＳＯＩの製造方法でもある。
【００１８】
全体積中で優勢である欠陥として格子間ケイ素原子を有する（及び有利に部分領域においてアグロメレーションした格子間ケイ素原子が優勢である）シリコン単結晶を製造するために、ＣＺ法の間に、次の条件
ｖ／Ｇ  ＜  （ｖ／Ｇ）ｃｒｉｔ      （２）
を維持し、その際、このパラメータは等式（１）についてと同様に定義される（E. Dornberger, W. von Ammon著, J. Electrochem. Soc. 143 (1996) 1648）。この条件は、完全な単結晶の製造のための等式（１）よりも著しく簡単に満たすことができる。
【００１９】
この単結晶を、引き続き慣用の方法、例えば内周刃ブレード又はワイヤソーでウェハの形に切断する。このウェハを、次いで、一般に、例えばラッピング、研削、ベベリング、エッチング、ポリシングのグループから選択されかつ適当な方法で相互に前後して実施される複数の機械的及び／又は化学的研磨工程にかける。
【００２０】
この仕上がったドナー基板を支持基板と接合させて、ドナー基板と支持基板との間に強固な結合を生じさせる。本発明による方法の最後の工程において、ドナー基板の厚さを慣用の方法を用いて減少させて、このドナー基板から、支持基板と強固に結合している５００ｎｍより薄い厚さのシリコン層だけを残す。
【００２１】
この厚さの減少は、例えば適当な公知の薄膜化方法、例えば研削、エッチング、ポリシング又はこれらの組み合わせを用いて行うことができる。しかしながら、有利にドナー基板中に分離層を作成し、その後でこの分離層を支持基板と接合させることが有利である。支持基板との接合させた後でドナー層の厚さを減少させることは、この場合に有利に分離層に沿った分割により行う。この分離層は有利にイオン注入により、例えば水素イオン又はヘリウムイオンの注入により作成される。更に、アルゴンイオン又はケイ素イオンの注入によりゲッタリング層を作成し、引き続き水素をゲッタリング層内へ拡散侵入させ、このように分離層を作成することもできる。この分離層に沿った分割は熱処理又は機械的な力の作用又はこれらの組み合わせにより行うことができる。分離層を作成するため及びこの分離層に沿った分割の有利な方法は、ＥＰ５３３５５１Ａ１に記載されている。
【００２２】
優勢である欠陥として格子間ケイ素原子を有するドナー基板は、先行技術によるドナー基板、つまりエピタキシャル被覆されたか又は完全なシリコン基板と比較して、次の多様な利点を有する。
【００２３】
本発明によるドナー基板は、エピタキシャル被覆されたシリコン基板と比較して著しく低コストで製造できる、それというのもエピタキシャル被覆の製造工程を行わないためである。更に、本発明によるドナー基板はエピタキシャル被覆されたシリコン基板にとって典型的な、支持基板との接合時に問題を引き起こす構造的欠陥を有していない。更なる利点は、本発明によるドナー基板が主に容易に再使用可能であることにある。このドナー基板は、支持基板上にシリコン層を転写した後に、特別な再加工プロセス（英語でre-work）にかけられ、その後で、これはドナー基板として再使用することができる。このプロセスは、表面の材料を平坦に除去する処理でもあり、例えばポリシングである。エピタキシャル被覆されたシリコンウェハをドナー層として使用した場合に、一般に残りのエピタキシャル層は除去される。従って、ドナー層として再使用するためには新たに高価なエピタキシャル被覆が必要となる。これは本発明によるドナー層の使用の場合に行われない。
【００２４】
完全なシリコン基板又はニュートラルな領域を有するシリコン基板とは反対に、本発明によるドナー基板は、検出限度（約１×１０３／ｃｍ３；図５参照）の範囲内で、有害な空孔アグロメレート及びＯＳＦ欠陥が完全に不在であることを特徴とする。ＣＯＰを測定するための試験は、ＳＣ１処理を用いて行われ、この処理によって（処理時間に応じて）極めて小さな欠陥が検出される（D. Graef, M. Suhren, U. Lambert, R. Schmolke, A. Ehlert, W. von Ammon, P. Wagner著; J. Electrochem. Soc. 145 (1998) 275）。この場合に、ＳＣ１処理を用いて空孔アグロメレートだけが検出されるのではなく、ＣＯＰ（凹陥部）とは反対に酸化物を有する欠陥もＳＣ１の後に隆起部として出現する（M. Hourai, H. Nishikawa, T. Tanaka, S. Ueno, E. Asayama, T. Nomachi, G. Kelly著; The Electrochem. Soc. PV98-1 (1998) 453）。ＯＳＦ欠陥は、空孔の富んだ領域内でのみ出現するだけで、格子間ケイ素原子が優勢である範囲内では出現しない（D. Zemke, P. Gerlach, W. Zulehner, K. Jacobs著, Journal of Crystal Growth; Volume 139, Issues 1-2 (1994), 37）。
【００２５】
格子間ケイ素原子が優勢であるシリコン基板は、所定の酸素含有量の場合に、酸素析出の傾向が少ないという利点を有する（図１〜３）。従って、例えば、ドナー基板を支持基板と接合させた後に結合力を強化するために熱処理（bond anneal）する場合にドナー基板中で出現することがある酸素析出物の形成は抑制される。更に、本発明によるドナー基板を使用することにより、空孔が優勢である領域並びに格子間ケイ素原子も優勢である領域を有する完全なシリコン基板よりも半径方向でより均一なＢＭＤ密度及び酸素析出が生じる。酸素析出物は、特にドナー基板の複数回の再使用の際に表面付近の欠陥を生じさせる、この複数回の再使用は合計で著しい材料除去と関連する。この表面付近の欠陥は、ＳＯＩ基板のシリコンカバー層中で、前記の層上に作成されるデバイスの機能に悪い影響を与える。格子間ケイ素原子が優勢であるドナー基板を使用することにより、比較的高い酸素含有量の場合でもＢＭＤの形成は有効に抑制される。従って、この種の基板の製造時に付加的な利点が生じる、それというのも、例えば結晶引き上げ時に高価な磁場装置を使用しなくてよいためである。例えば、酸素含有量３×１０１７／ｃｍ３〜７×１０１７／ｃｍ３、有利に５×１０１７／ｃｍ３〜７×１０１７／ｃｍ３及び特に有利に５×１０１７／ｃｍ３〜６×１０１７／ｃｍ３の単結晶から製造されたドナー基板を使用することができる。酸素含有量の測定は、ＡＳＴＭ  Ｆ１２１−８３の規格と同様に行われる。
【００２６】
格子間ケイ素原子が優勢であるシリコンは、空孔に富んだシリコンよりも酸化の際にわずかな酸化物成長速度を有する。半径方向の２つの種類の領域を有する完全なシリコン基板は、従って不均一に酸化し、その際、酸化層は空孔に富んだ領域内で、格子間ケイ素原子が優勢である領域内よりも急速に成長し、それにより、より厚い厚さが達成される。本発明によるドナー基板はその全体積中に格子間ケイ素原子を有するため、この基板は完全なシリコン基板よりも明らかに均一に酸化する。従って、酸化の際にシリコン基板の全体の面上に均一な酸化層が達成される。
【００２７】
この特性は、ドナー基板の表面が酸化されかつドナー基板は引き続き、例えばシリコンからなる支持基板と接合される場合に特に有利に作用する。この酸化ケイ素層（ＢＯＸ）はこの場合に絶縁体である。できる限り均一な層厚の酸化ケイ素層が望ましい。本発明は、シリコン層と支持基板との間に酸化ケイ素層が存在し、前記の酸化ケイ素層は、３ｎｍ〜３０ｎｍの範囲内の厚さで１％より小さい層厚均一性を有するか又は１ｎｍ〜３ｎｍ未満の範囲内の厚さで２％より小さい層厚均一性を有するＳＯＩ基板の製造を可能にする。層厚均一性とは、平均層厚に対して基板当たりの最大の層厚と最小の層厚との差異を表す。有利にこの酸化は７００〜９００℃の温度範囲で５〜６０ｍｉｎで純粋な酸素雰囲気中で又は酸素と水蒸気との混合物中で行われる。目標の厚さは、この場合に基本的なパラメータの温度、時間及び酸素雰囲気中の水蒸気含有量の選択によって制御される。
【００２８】
全体として、本発明によるドナー基板中で測定された欠陥密度（＝アグロメレーションした格子間ケイ素原子が原因の欠陥の密度）は、１０４／ｃｍ３よりも小さく、従っていわゆるＳＩＭＯＸ法により製造されたＳＯＩ基板中の典型的な空孔欠陥密度よりも又は典型的な転位密度よりも数桁少ない。この文献中では、格子間ケイ素原子のアグレガートの欠陥密度について１×１０３／ｃｍ３〜８×１０３／ｃｍ３の値が挙げられている（R. Winkler, M. Sano著; J. Electrochem. Soc. 141 (1994) 1398）もしくは３．６×１０３／ｃｍ３（R. Schmolke, W. Angelberger, W. von Ammon, H. Bender著, Gadest (2001)）。１０４／ｃｍ３を下回る欠陥密度は、１００ｎｍの厚さを有するシリコンカバー層の場合に０．１／ｃｍ２を下回る面積に対する欠陥密度に相当する。本発明によるドナー基板のこの欠陥密度はエピタキシャル層又は浮融帯域融解法（ＦＺ法）により作成されたシリコン単結晶から製造されたシリコン基板中の欠陥密度と同等である（D. Graef, M. Suhren, U. Lambert, R. Schmolke, A. Ehlert, W. v. Ammon, P. Wagner著; J. Electrochem. Soc. 145 (1998) 275; R. Schmolke, D. Graef著, The Electrochem. Soc. PV99-1 (1999) 386）。特に、欠陥密度が最高に集積されたデバイスの製造及び使用に対して無害であるエピタキシャル被覆されたシリコン基板は公知である。
【００２９】
更に、本発明によるドナー基板は、完全なシリコン基板よりも著しく高い歩留まりで、従って、より経済的に製造可能である。完全なシリコン単結晶の製造は、等式（１）の正確な維持を必要とするが、これは結晶の全体の長さにわたり及び／又は全体の断面にわたり可能ではない。従って、完全なシリコン基板は比較的わずかな歩留まりで製造可能なだけである。それに対して、本発明によるドナー基板の製造のためには単に不等式（２）を満たすだけである。これは、明らかに大きなプロセスウィンドウを可能にし、従って、所望の製品の高い歩留まりが生じる安定なＣＺ方が可能である。
【００３０】
全体積中で格子間ケイ素原子が出現する本発明によるドナー基板は、ドナー基板からシリコン層が支持基板に転写される、ＳＯＩ基板を製造する全ての方法の範囲内で使用できる。
【実施例】
【００３１】
実施例１
２００ｍｍの直径を有するシリコン単結晶を、ｖ／Ｇの適切な変更によって製造し、完全に空孔に富んだ領域１（図１）からの、空孔もしくは格子間ケイ素原子の過剰を有する半径方向に分かれた領域を有するリング−ウェハ２への移行並びに格子間ケイ素原子だけが存在する領域３への移行を軸方向で適切に調節した。格子間ケイ素原子が優勢である領域中では、０．４ｍｍ／ｍｉｎよりも低い引き上げ速度が選択された。この引き上げ速度では、使用した結晶引き上げプロセスの場合に及びその際に結晶化フロントの温度勾配で、条件ｖ／Ｇ＜（ｖ／Ｇ）ｃｒｉｔ  ＝  １．３×１０−３ｃｍ２／（Ｋ×ｍｉｎ）を満たしている（E.Dornberger and W. v. Ammon著, J. Electrochem. Soc. 143 (1996) 1648）。
【００３２】
この結晶からの縦断物を２工程で熱処理にかけ、この熱処理により適切なＢＭＤを作成することができる（７８０℃で３ｈ及び引き続き１０００℃で１６ｈ；Toshiba BMD-Test）。ＢＭＤの作成のために、この縦断物を引き続き鏡面エッチングし、その際に２００μｍの材料が除去され、次いで８分間Ｓｅｃｃｏ処理にかけた。図１には、空孔に富んだ領域の高い析出、リング領域の析出の半径方向の不均一性及び格子間ケイ素原子が優勢である領域内でのＢＭＤの均一で低い数が対照的に明らかに認識できる。この格子間ケイ素原子が優勢である領域の欠陥密度は、Ｓｅｃｃｏエッチングにより約３×１０３／ｃｍ３〜４×１０３／ｃｍ３であった。
【００３３】
この結晶の一つの異なる位置の基板に関して、酸素濃度（Ｏｉ、格子間酸素）及びToshiba BMD-Test（３ｈ／７８０℃＋１６ｈ／１０００℃）による平均ＢＭＤ密度を測定した（表１）。
【００３４】
【表１】
2005317973.tif 000002
【００３５】
結晶棒位置８ｃｍから得られたこのシリコン基板は、図１中で符号２で示される領域からなるいわゆるリング−ウェハである。位置３５及び６２ｃｍのシリコン基板は、格子間ケイ素原子が優勢であることを特徴とする（図１、領域３）。全ての基板は類似した酸素含有量Ｏｉを示しているが、この領域３からなる基板は、領域２からの基板よりも明らかに低い平均ＢＭＤ密度を示す。この平均ＢＭＤの比較の際に、試験したリング−ウェハでのＯＳＦリングの位置がほぼ半径／２にあるため、格子間ケイ素原子が優勢である、より低く析出する外側領域対より強く析出する空孔に富んだ内側領域の面積割合は、約３：１であることを考慮することができる。
【００３６】
実施例２
リング領域２（図１参照）からなるシリコン基板を、ＢＭＤ試験（３ｈ／７８０℃＋１６ｈ／１０００℃）の後で割り、ＢＭＤをエッチングするためにＳｅｃｃｏエッチングで処理した。図２は空孔に富んだ領域１から、格子間ケイ素原子が優勢である領域３への移行に関して、析出の明らかな変化を示す：ＢＭＤ密度は領域３では、領域１よりも明らかに低い。
【００３７】
実施例３
領域１もしくは３（図１参照）からなる、異なる酸素含有量Ｏを有するシリコン基板は、ＢＭＤ試験（３ｈ／７８０℃＋１６ｈ／１０００℃）により処理し、析出に関して調査した。図３はこの調査の結果を示す。この析出についての尺度として、格子間酸素含有量の変化ｄＯが使用される。格子間酸素含有量の減少ｄＯが高ければそれだけ、該当するシリコン基板の析出及びＢＭＤ密度は高くなる。格子間酸素の濃度が明らかに高い場合には、格子間原子に富んだ基板３中では、明らかに低い酸素含有量を有する空孔に富んだ基板１の場合と同様に、同等な析出が達成される。記入されたＳ字曲線は、領域１からなるシリコン基板の変化ｄＯを記載し、これはW. v. Ammon, A. Ehlert, W. Hensel著, The Electrochem. Soc. Proc. Vo. 93-15 (1993) 36に詳細に記載されている。
【００３８】
実施例４
２００ｍｍの直径を有する格子間原子に富んだシリコン基板を、８５℃でＳＣ１溶液（ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ  ＝  １：１：５）で異なる時間処理した。引き続きこの基板を表面検査装置（ＳＰ１−ＴＢＩ；ＤＷＯチャンネル；ＬＬＳ＞９０ｎｍ）を用いて試験した。この結果として、シリコン基板当たりの欠陥の数Ｎをシリコン除去の関数として図４に示した。４の点はＳＣ１溶液で処理されなかったシリコン基板に属する。５及び６の点は、ＳＣ１溶液を用いて表面から３６０ｎｍもしくは１０００ｎｍの材料を除去したシリコン基板の欠陥密度を示す。この測定は、シリコン基板上の欠陥のわずかな数Ｎを示し、この数は除去された材料の厚さと共に線状に増加する。これから測定された欠陥密度は７．５×１０３／ｃｍ３である。
【００３９】
実施例５
３００ｍｍの直径を有する格子間原子に富んだシリコン基板を、８５℃で実施例４で使用したＳＣ１溶液で処理し、その際に７２０ｎｍの材料を除去した。この基板を引き続き実施例４と同様に調査し、欠陥密度を測定した。この結果を、図５の８の点に示した。この測定は、これから算定された７．８×１０３／ｃｍ３の欠陥密度ＤＤを有する欠陥の数が得られた。この値は、実施例４による２００ｍｍの直径を有する格子間原子に富んだ基板と（図５中の７の点）、及び２００ｍｍの直径を有するエピタキシャル被覆されたシリコン基板（図５中の９の点）の場合の文献（R. Schmolke, D. Graef, The Electrochem. Soc. PV99-1 (1999) 368）から公知の欠陥密度と同等である。
【００４０】
実施例６
直径２００ｍｍもしくは３００ｍｍの直径を有するシリコン基板（実施例４及び５参照）の場合に測定された約８×１０３／ｃｍ３の欠陥密度により、１００ｎｍの厚さｄのシリコンカバー層を有するＳＯＩ基板の製造のためのドナー基板（図６）として使用する場合に、０．０８／ｃｍ２の欠陥密度が生じた。２０ｎｍの層厚の場合には、この欠陥密度は０．０２／ｃｍ２を下回り、２００ｍｍの基板直径（グラフ１０）の場合に、基板当たり１０個よりも少ない欠陥の数ＮＤに相当し、３００ｍｍの基板直径（グラフ１１）の場合に、基板当たり１５個よりも少ない欠陥の数ＮＤに相当した。
【００４１】
実施例７
それぞれ２００ｍｍの直径を有する、格子間原子に富んだシリコン基板１２（図７）及びエピタキシャル被覆されたシリコン基板１３をゲート−酸化物試験にかけた。このためにこれらの基板の表面を酸化させ、その際、２５ｎｍの厚さを有する酸化層が作成された。この測定は、８ｍｍ２のサイズのコンタクトで、時間的に連続して増大する荷電密度Ｊ×ｔで行った。両方の種類の基板は、同等のブレークダウン挙動及び欠陥挙動を示した。このことから、両方の種類の基板に対して、０．１／ｃｍ２未満の著しく低い欠陥密度が測定された。図７中では、Ｆは、所定の荷電密度でブレークダウンを示すキャパシタの割合を表す。
【００４２】
実施例８
２００ｍｍの直径を有する格子間原子に富んだシリコン基板１４及び空孔に富んだシリコン基板１５（図８）は、約５０Å（＝５ｎｍ）の目標の厚さに酸化させた。この酸化は１５％の水蒸気含有量を有する純粋な酸素中で８００℃で９ｍｉｎで行った。得られた酸化物の厚さは、市販の楕円偏光計を用いて、基板当たり４９個の測定点で、周囲２ｍｍを除外して測定した。
【００４３】
格子間原子に富んだ材料と空孔に富んだ材料はこの場合異なる挙動を示す。箱ひげ図を用いた統計的評価は、両方の材料グループについて得られた酸化物の厚さの有意な差異を示した。従って、点欠陥に関して半径方向に不均一な材料は、半径方向に異なる厚さの酸化物を生じさせた。
【図面の簡単な説明】
【００４４】
【図１】空孔が優勢である領域と格子間ケイ素原子が優勢である領域とを有する２００ｍｍの直径を有するシリコン単結晶の縦断面図。
【図２】ＢＭＤ試験による、空孔が優勢である領域と格子間ケイ素原子が優勢である領域とを有する２００ｍｍの直径を有するシリコン基板の断面図。
【図３】空孔に富んだシリコン基板１について及び格子間ケイ素原子が優勢であるシリコン基板３についてのＢＭＤ試験による、初期の酸素含有量Ｏと析出された酸素の含有量ｄＯとの間の関係を示す図。
【図４】全体積中にアグロメレーションした格子間ケイ素原子が優勢であるシリコン基板に関して、ＳＣ１溶液での処理時間の関数としての、９０ｎｍよりも大きなサイズを有する光散乱中心の数を示す図。
【図５】エピタキシャル被覆されたシリコン基板と比較した、全体積中にアグロメレーションした格子間ケイ素原子が優勢であるシリコン基板の欠陥密度ＤＤを示す図。
【図６】シリコンカバー層の厚さｄの関数としての、ＳＯＩ基板当たりの欠陥の数ＮＤを示す図。
【図７】エピタキシャル被覆されたシリコン基板及びアグロメレーションした格子間ケイ素原子が優勢であるシリコン基板に関してそれぞれ実施されたゲート−酸化物−試験の結果を示す図。
【図８】空孔に富んだシリコン基板と、アグロメレーションした格子間ケイ素原子を有するシリコン基板とに関する、酸化物層厚の統計的評価を示す図。
【図３】
2005317973.tif 000003
【図４】
2005317973.tif 000004
【図５】
2005317973.tif 000005
【図６】
2005317973.tif 000006
【図７】
2005317973.tif 000007
【図８】
2005317973.tif 000008
【図１】
2005317973.tif 000009
【図２】
2005317973.tif 000010