(57)【要約】【課題】任意の形状の受光部を持つ半導体装置を短期間で作製する。【解決手段】半導体装置は、複数の出力端子と、第１受光部と、第２受光部と、結線回路とを備えている。第１受光部は、特定波長の光を選択的に透過させる第１光学フィルタを受光面側に有し、受光量に応じた信号を出力する。第２受光部は、第１光学フィルタとは透過光の波長域が異なる第２光学フィルタを受光面側に有し、受光量に応じた信号を出力する。結線回路は、第１受光部、第２受光部、及び複数の出力端子に対する所望の結線パターンを指示するプログラミングを受けて、これらを変更可能に結線する。従って、例えば、プログラミング前の半導体装置を予め多数作製しておき、顧客の仕様に合わせてプログラミングのみを後から行えば、任意の形状の受光部を持つ半導体装置を短納期で提供できる。【選択図】      図１
2005005420.tif 000002
【特許請求の範囲】
【請求項１】
複数の出力端子と、
特定波長の光を選択的に透過させる第１光学フィルタを受光面側に有し、受光量に応じた信号を出力する第１受光部と、
前記第１光学フィルタとは透過光の波長域が異なる第２光学フィルタを受光面側に有し、受光量に応じた信号を出力する第２受光部と、
前記第１受光部、前記第２受光部、及び前記複数の出力端子に対する所望の結線パターンを指示するプログラミングを受けて、前記第１受光部、前記第２受光部、及び前記複数の出力端子を変更可能に結線する結線回路と
を備えていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記結線回路は、前記プログラミングにより指示された結線パターンを記憶する記憶部を備えている
ことを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記記憶部は、書き換え可能な不揮発性半導体記憶装置である
ことを特徴とする半導体装置。
【請求項４】
端子Ａと、端子Ｂと、端子Ｃとを有し、前記端子Ａにプログラミングによる信号を受けて、これに応じて前記端子Ｂ及び前記端子Ｃ間の導通または絶縁を切り替える第１スイッチと、
端子Ｄと、端子Ｅと、前記端子Ｃに接続された端子Ｆとを有し、前記端子Ｄに前記プログラミングによる信号を受けて、これに応じて前記端子Ｅ及び前記端子Ｆ間の導通または絶縁を切り替える第２スイッチと、
端子Ｇと、前記端子Ｂに接続された端子Ｈと、前記端子Ｅに接続された端子Ｉとを有し、前記端子Ｇに前記プログラミングによる信号を受けて、これに応じて前記端子Ｈ及び前記端子Ｉ間の導通または絶縁を切り替える第３スイッチと、
端子Ｊと、端子Ｋと、前記端子Ｅに接続された端子Ｌとを有し、前記端子Ｊに前記プログラミングによる信号を受けて、これに応じて前記端子Ｋ及び前記端子Ｌ間の導通または絶縁を切り替える第４スイッチと、
端子Ｍと、端子Ｎと、前記端子Ｅに接続された端子Ｏとを有し、前記端子Ｍに前記プログラミングによる信号を受けて、これに応じて前記端子Ｎ及び前記端子Ｏ間の導通または絶縁を切り替える第５スイッチと、
端子Ｐと、端子Ｑと、前記端子Ｎに接続された端子Ｒとを有し、前記端子Ｐに前記プログラミングによる信号を受けて、これに応じて前記端子Ｑ及び前記端子Ｒ間の導通または絶縁を切り替える第６スイッチと、
前記端子Ｅと前記端子Ｉと前記端子Ｌと前記端子Ｏとの接続ノードＸに接続された受光素子と
を備えていることを特徴とする単位回路。
【請求項５】
請求項４記載の複数の単位回路と、複数の出力端子とを、以下の（１）〜（８）を満たすように規則的に接続したことを特徴とする半導体装置。
（１）  １つの前記単位回路の前記第６スイッチの前記端子Ｑには、この単位回路に隣接する別の前記単位回路の前記第６スイッチの前記端子Ｒを接続するか、または、別の前記単位回路を接続しない。
（２）  １つの前記単位回路の前記接続ノードＸには、この単位回路に隣接する別の前記単位回路の前記第４スイッチの前記端子Ｋを接続するか、または、別の前記単位回路を接続しない。
（３）  １つの前記単位回路の前記第２スイッチの前記端子Ｆには、この単位回路に隣接する最大３つまでの別の前記単位回路の前記第２スイッチの前記端子Ｆを接続するか、または、別の前記単位回路を接続しない。
（４）  別の前記単位回路の前記端子Ｆとは接続されない前記単位回路の前記端子Ｆには、前記出力端子を接続する。
（５）  前記（３）の接続方法により、互いに隣接する２つの前記単位回路の前記端子Ｆ同士の接続ノードが存在する場合、この接続ノードには、前記出力端子を接続する。
（６）  前記（３）の接続方法により、互いに隣接する３つの前記単位回路の前記端子Ｆ同士の接続ノードが存在する場合、この接続ノードには、前記出力端子を接続する。
（７）  前記（３）の接続方法により、互いに隣接する４つの前記単位回路の前記端子Ｆ同士の接続ノードが存在する場合、この接続ノードには、前記出力端子を接続しない。
（８）  前記出力端子同士を互いに接続しない。
【請求項６】
複数の出力端子と、
受光量に応じた信号を出力する複数の受光部と、
前記複数の受光部及び前記複数の出力端子に対する所望の結線パターンを指示するプログラミングを受けて、これを記憶する書き換え可能な不揮発性半導体記憶装置と、
前記不揮発性半導体記憶装置に記憶された情報に基づいて、前記複数の受光部及び前記複数の出力端子を変更可能に結線する結線回路と
を備えていることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の受光部を備えた半導体装置において、複数の受光部の出力信号を、所望の組み合わせで複数の出力端子に出力させる技術に関する。
【０００２】
【従来の技術】
カメラの分割測光用の受光素子、自動焦点検出装置等では、１チップ内に多数の受光部を有する光センサ回路が利用されている。このような光センサ回路では、複数の出力端子を有すると共に任意の受光部の信号を所望の出力端子に出力可能なものが望まれていた。
【０００３】
また、半導体露光装置のアライメント用受光素子、ＤＶＤの光ピックアップＩＣ等では、受光部の形状を、顧客仕様に合わせる必要がある。即ち、顧客仕様に合わせて、所望の形状の受光部を持つ半導体装置を作製する必要がある。通常、任意の形状の受光部を持つ半導体装置を作製する場合、受光部形状に合わせたフォトマスク工程を行う。しかし、この方法では、設計及び製造に時間がかかり、製造コストも高くなってしまう。
【０００４】
そこで、特許文献１は、ｍ個の受光部１とｎ個の出力端子との組み合わせの全ての間にスイッチを設けると共に、各スイッチに割り当てられたシフトレジスタを設ける方法を考案している。そして、シフトレジスタの各段に適宜オン、オフのデータを入力することにより、任意のスイッチを独立に開閉し、任意の受光部の光電流を所望の出力端子に出力させている。
【０００５】
【特許文献１】
特開平８−１７２５６３号公報  （第２−３項、図１）
【０００６】
【発明が解決しようとする課題】
特許文献１の発明は、上述したように優れた作用効果を有している。しかし、使用の都度、シフトレジスタにオン、オフのデータを入力する必要があり、より使い易いものが望まれていた。また、任意の形状の受光部を持つ半導体装置を短納期で提供することが要望されていた。
【０００７】
本発明の目的は、任意の形状の受光部を持つ半導体装置を短期間で作製する技術を提供することである。
【０００８】
【課題を解決するための手段】
以下、本発明の内容を、請求項毎に分けて説明する。
【０００９】
＜請求項１＞
請求項１の半導体装置は、複数の出力端子と、第１受光部と、第２受光部と、結線回路とを備えていることを特徴とする。第１受光部は、特定波長の光を選択的に透過させる第１光学フィルタを受光面側に有し、受光量に応じた信号を出力する。第２受光部は、第１光学フィルタとは透過光の波長域が異なる第２光学フィルタを受光面側に有し、受光量に応じた信号を出力する。結線回路は、第１受光部、第２受光部、及び複数の出力端子に対する所望の結線パターンを指示するプログラミングを受けて、第１受光部、第２受光部、及び複数の出力端子を変更可能に結線する。
【００１０】
＜請求項２＞
請求項２の半導体装置は、請求項１記載の発明において、『プログラミングにより指示された結線パターンを記憶する記憶部を、結線回路が備えている』ことを特徴とする。
【００１１】
＜請求項３＞
請求項３の半導体装置は、請求項２記載の発明において、『記憶部が、書き換え可能な不揮発性半導体記憶装置である』ことを特徴とする。
【００１２】
＜請求項４＞
請求項４の単位回路は、第１スイッチと、第２スイッチと、第３スイッチと、第４スイッチと、第５スイッチと、第６スイッチと、受光素子とを備えていることを特徴とする。
第１スイッチは、端子Ａと、端子Ｂと、端子Ｃとを有し、端子Ａにプログラミングによる信号を受けて、これに応じて端子Ｂ及び端子Ｃ間の導通または絶縁を切り替える。
【００１３】
第２スイッチは、端子Ｄと、端子Ｅと、端子Ｃに接続された端子Ｆとを有し、端子Ｄにプログラミングによる信号を受けて、これに応じて端子Ｅ及び端子Ｆ間の導通または絶縁を切り替える。
第３スイッチは、端子Ｇと、端子Ｂに接続された端子Ｈと、端子Ｅに接続された端子Ｉとを有し、端子Ｇにプログラミングによる信号を受けて、これに応じて端子Ｈ及び端子Ｉ間の導通または絶縁を切り替える。
第４スイッチは、端子Ｊと、端子Ｋと、端子Ｅに接続された端子Ｌとを有し、端子Ｊにプログラミングによる信号を受けて、これに応じて端子Ｋ及び端子Ｌ間の導通または絶縁を切り替える。
【００１４】
第５スイッチは、端子Ｍと、端子Ｎと、端子Ｅに接続された端子Ｏとを有し、端子Ｍにプログラミングによる信号を受けて、これに応じて端子Ｎ及び端子Ｏ間の導通または絶縁を切り替える。
第６スイッチは、端子Ｐと、端子Ｑと、端子Ｎに接続された端子Ｒとを有し、端子Ｐにプログラミングによる信号を受けて、これに応じて端子Ｑ及び端子Ｒ間の導通または絶縁を切り替える。
受光素子は、端子Ｅと端子Ｉと端子Ｌと端子Ｏとの接続ノードＸに接続されている。
【００１５】
＜請求項５＞
請求項５の半導体装置は、請求項４記載の複数の単位回路と、複数の出力端子とを、以下の（１）〜（８）を満たすように規則的に接続したことを特徴とする。
（１）  １つの単位回路の第６スイッチの端子Ｑには、この単位回路に隣接する別の単位回路の第６スイッチの端子Ｒを接続するか、または、別の単位回路を接続しない。
【００１６】
（２）  １つの単位回路の接続ノードＸには、この単位回路に隣接する別の単位回路の第４スイッチの端子Ｋを接続するか、または、別の単位回路を接続しない。
（３）  １つの単位回路の第２スイッチの端子Ｆには、この単位回路に隣接する最大３つまでの別の単位回路の第２スイッチの端子Ｆを接続するか、または、別の単位回路を接続しない。
【００１７】
（４）  別の単位回路の端子Ｆとは接続されない単位回路の端子Ｆには、出力端子を接続する。
（５）  （３）の接続方法により、互いに隣接する２つの単位回路の端子Ｆ同士の接続ノードが存在する場合、この接続ノードには、出力端子を接続する。
【００１８】
（６）  （３）の接続方法により、互いに隣接する３つの単位回路の端子Ｆ同士の接続ノードが存在する場合、この接続ノードには、出力端子を接続する。
（７）  （３）の接続方法により、互いに隣接する４つの単位回路の端子Ｆ同士の接続ノードが存在する場合、この接続ノードには、出力端子を接続しない。
（８）  出力端子同士を互いに接続しない。
【００１９】
＜請求項６＞
請求項６の半導体装置は、複数の出力端子と、受光量に応じた信号を出力する複数の受光部と、書き換え可能な不揮発性半導体記憶装置と、結線回路とを備えていることを特徴とする。不揮発性半導体記憶装置は、複数の受光部及び複数の出力端子に対する所望の結線パターンを指示するプログラミングを受けて、これを記憶する。結線回路は、不揮発性半導体記憶装置に記憶された情報に基づいて、複数の受光部及び複数の出力端子を変更可能に結線する。
【００２０】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態を説明する。なお、各図において、同一要素には同一符号を付し、重複する説明を省略する。
全請求項に対応する本実施形態の半導体装置は、４つの単位回路からなる単位セルを結線ルールに従って多数接続することで構成され、所望の単位回路の受光素子の出力信号を、プログラミングにより所望の端子に出力可能である。以下、単位回路、単位セル、結線ルール、プログラミング方法の順番に説明する。
【００２１】
＜本実施形態の単位回路＞
図１は、本実施形態の半導体装置の単位回路の回路図である。図に示すように、不図示の半導体基板上に形成された単位回路Ａは、スイッチＡＳ１、ＡＳ２、ＡＳ３、ＡＳ４、ＡＳ５、ＡＳ６と、書き換え可能な不揮発性半導体記憶装置（本実施形態では一例としてフラッシュメモリを用いる）ＡＭ１、ＡＭ２、ＡＭ３、ＡＭ４、ＡＭ５、ＡＭ６と、フォトダイオードＡＤとを有している。そして、スイッチＡＳ１、ＡＳ２の接続ノードには、出力端子ＡＴが接続されている。
【００２２】
なお、出力端子ＡＴは、単位回路Ａに含まれると考えてもよい。また、スイッチＡＳ１〜ＡＳ６はどれも同じ構造であり、フラッシュメモリＡＭ１〜ＡＭ６はどれも同じ構造である。また、後述するように単位回路Ａと同様の回路構成の単位回路Ｂ、Ｃ、Ｄを用いるので、単位回路Ａに属することを示すために付けた各符号の先頭の”Ａ”は、適宜省略して説明する。
【００２３】
各スイッチＳ１〜Ｓ６は、Ｎチャネルエンハンスメント型ＭＯＳトランジスタである。各スイッチＳ１〜Ｓ６のゲートは、フラッシュメモリＭ１〜Ｍ６のソース端子にそれぞれ接続されており、所定の電位が与えられている。即ち、フラッシュメモリＭ１〜Ｍ６に所定の電荷を蓄えておくことによって、各スイッチＳ１〜Ｓ６のゲート電位を固定して、各スイッチＳ１〜Ｓ６のオン（導通）及びオフ（絶縁）の結線状態を固定する。
【００２４】
以下、後述する単位回路の結線ルールの説明を簡単化するため、単位回路に関して、請求項と同じになるように端子名を定義する。
請求項記載の第１スイッチはスイッチＳ１に対応し、そのゲートを端子Ａとする。スイッチＳ１のソース及びドレインの内、スイッチＳ２に接続されている方を端子Ｃ、他方を端子Ｂとする。
【００２５】
請求項記載の第２スイッチはスイッチＳ２に対応し、そのゲートを端子Ｄとする。スイッチＳ２のソース及びドレインの内、スイッチＳ１に接続されている方を端子Ｆ、他方を端子Ｅとする。
請求項記載の第３スイッチはスイッチＳ３に対応し、そのゲートを端子Ｇとする。スイッチＳ３のソース及びドレインの内、スイッチＳ１に接続されている方を端子Ｈ、他方を端子Ｉとする。
【００２６】
請求項記載の第４スイッチはスイッチＳ４に対応し、そのゲートを端子Ｊとする。スイッチＳ４のソース及びドレインの内、スイッチＳ２に接続されている方を端子Ｌ、他方を端子Ｋとする。
請求項記載の第５スイッチはスイッチＳ５に対応し、そのゲートを端子Ｍとする。スイッチＳ５のソース及びドレインの内、スイッチＳ３に接続されている方を端子Ｏ、他方を端子Ｎとする。
請求項記載の第６スイッチはスイッチＳ６に対応し、そのゲートを端子Ｐとする。スイッチＳ６のソース及びドレインの内、スイッチＳ５に接続されている方を端子Ｒ、他方を端子Ｑとする。
請求項記載の受光素子はフォトダイオードＤに対応し、スイッチＳ２、Ｓ３、Ｓ４、Ｓ５、フォトダイオードＤの接続ノードを接続ノードＸとする。
【００２７】
図２は、フラッシュメモリＭ１〜Ｍ６（以下、区別が不要な場合にはフラッシュメモリと略記する）の詳細を示している。各フラッシュメモリは、抵抗１８を介して接地線ＧＮＤに接続されたソース端子２０と、高濃度Ｎ型ソース領域２２と、高濃度Ｎ型ドレイン領域２４と、ドレイン端子２６と、絶縁膜３０と、フローティングゲート３２と、絶縁膜３４と、コントロールゲート３６と、ゲート端子３８とを有している。以下、フラッシュメモリの動作を簡単に説明する。
【００２８】
書き込み動作をする場合、例えば、ドレイン端子２６に約７Ｖの電圧を印加してチャネル領域付近の電子を活性化すると共に、ゲート端子３８に約１２Ｖの電圧を印加する。これにより、絶縁膜３４を通してフローティングゲート３２に電子が取り込まれ、フラッシュメモリはオン状態になる。
消去動作を行う場合、例えば、ゲート端子３８に約−９Ｖ、ソース端子２０に約６Ｖの電圧をそれぞれ印加することにより、フローティングゲート３２中の電子を高濃度Ｎ型ソース領域２２側に引き抜く。これにより、フラッシュメモリはオフ状態になる。
【００２９】
読み出し動作を行う場合、例えば、ゲート端子３８に約５Ｖの電圧を印加すると共にドレイン端子２６に約１Ｖの電圧を印加する。これにより、ソース端子２０及びドレイン端子２６間に流れる電流の有無をデータとして読み出す。即ち、フラッシュメモリがオン状態であればソース端子２０の電圧は高レベルになり、フラッシュメモリがオフ状態であればソース端子２０の電圧は低レベルになる。
【００３０】
＜本実施形態の単位セル＞
図３は、本実施形態の半導体装置を構成する単位セルの回路図である。図に示すように、単位セル５０は、上述の単位回路Ａと、単位回路Ｂと、単位回路Ｃと、単位回路Ｄとで構成されている。単位回路Ｂ、Ｃ、Ｄは、後述するフォトダイオードの受光面を覆う光学フィルタの光学的特性を除いて、単位回路Ａと同じである。
【００３１】
なお、図では、単位回路Ｂに対しては、フォトダイオードをＢＤ、スイッチをＢＳ１〜ＢＳ６、フラッシュメモリをＢＭ１〜ＢＭ６と区別して表記してある。また、単位回路Ｃに対しては、フォトダイオードをＣＤ、スイッチをＣＳ１〜ＣＳ６、フラッシュメモリをＣＭ１〜ＣＭ６と区別して表記してある。また、単位回路Ｄに対しては、フォトダイオードをＤＤ、スイッチをＤＳ１〜ＤＳ６、フラッシュメモリをＤＭ１〜ＤＭ６と区別して表記してある。
【００３２】
そして、単位回路Ｂ、Ｃ、Ｄには、出力端子ＢＴ、ＣＴ、ＤＴがそれぞれ接続されている。なお、出力端子ＢＴ、ＣＴ、ＤＴは、それぞれ単位回路Ｂ、Ｃ、Ｄに含まれると考えてもよい。
また、以下の説明では、単位回路Ａ〜Ｄの区別が不要な場合には、符号を省いて単位回路と記載する。同様に、フォトダイオードＡＤ〜ＤＤ、出力端子ＡＴ〜ＤＴに関しても、区別が不要な場合には、符号を省いてフォトダイオード、出力端子とそれぞれ記載する。
【００３３】
単位回路ＡのフォトダイオードＡＤの受光面は、波長が約６５０ｎｍの光を選択的に透過させる光学フィルタ（図示せず）で覆われている。従って、例えばＤＶＤ−ＲＯＭ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ  Ｒｅａｄ−Ｏｎｌｙ−Ｍｅｍｏｒｙ）の光ピックアップＩＣとして本実施形態の半導体装置を用いる場合、単位回路ＡのフォトダイオードＡＤの出力信号を抽出すればよい。
【００３４】
単位回路ＢのフォトダイオードＢＤの受光面は、波長が約４０５ｎｍの光を選択的に透過させる光学フィルタ（図示せず）で覆われている。従って、例えばＢｌｕｅ−Ｒａｙ−Ｄｉｓｃの光ピックアップＩＣとして用いる場合、単位回路ＢのフォトダイオードＢＤの出力信号を抽出すればよい。
単位回路ＣのフォトダイオードＣＤの受光面は、波長が約７８０ｎｍの光を選択的に透過させる光学フィルタ（図示せず）で覆われている。従って、例えばＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ  Ｒｅａｄ−Ｏｎｌｙ−Ｍｅｍｏｒｙ）の光ピックアップＩＣとして用いる場合、単位回路ＣのフォトダイオードＣＤの出力信号を抽出すればよい。
【００３５】
単位回路ＤのフォトダイオードＤＤの受光面は、波長が約６３５ｎｍの光を選択的に透過させる光学フィルタ（図示せず）で覆われている。従って、例えばＤＶＤ−Ｒ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ  Ｒｅｃｏｒｄａｂｌｅ）の光ピックアップＩＣとして用いる場合、単位回路ＤのフォトダイオードＤＤの出力信号を抽出すればよい。
【００３６】
＜本実施形態の結線ルール＞
図４は、１６個の単位セル５０を縦４×横４に、即ち、６４個の単位回路を縦８×横８に接続することで構成された本実施形態の半導体装置６０の模式図である。図４では、１つの単位回路を升目の１つの四角に見立てて記載した。図５は、図４に示した半導体装置６０の詳細を示す回路図である。なお、図５では、回路素子が多く煩雑となるので、符合やフラッシュメモリを省略している。
【００３７】
以下、（１）〜（５）に示すように、半導体装置６０の結線に適用された、単位回路の結線ルールを説明する。なお、単位セル５０は以下に示す結線ルールを満たすように４つの単位回路を接続したものであり、以下に示す結線ルールは、単位セル５０に対する結線ルールでもある。また、単位回路は前記したＡ、Ｂ、Ｃ、Ｄのいずれでもよく、出力端子を有さないものとして考える。
【００３８】
（１）  各単位回路を正方形として見て、平面的に考えれば、各単位回路は、升目に合わせて正方形をはめ込むように配置される。スイッチＳ２とスイッチＳ３とを接続している配線を正方形の４辺の内の基準辺と考えれば（図１、図３参照）、ここでの升目の線の方向は、基準辺に平行な方向、及び基準辺に直交する方向である。
【００３９】
（２）  １つの単位回路のスイッチＳ６の端子Ｑには、『この単位回路に隣接する別の単位回路のスイッチＳ６の端子Ｒ』を接続するか、または、別の単位回路を接続しない。以下、図４及び図５において上から３つ目、左から３つ目の単位回路Ａ（図５ではフォトダイオードを黒く塗りつぶして大きめに記載したもの）を、基準の単位回路として着目して説明する。また、上下左右の方向を、図４、図５の矢印に示すように前記した升目の線に沿った方向に定義する。ここでの基準の単位回路と、上下左右の方向は、後述するプログラミング方法の説明でも同様に用いる。
【００４０】
この項目の結線ルールは、図４及び図５において、基準の単位回路と、その下に隣接する単位回路Ｃとの接続関係に該当する。なお、図５では、基準の単位回路のフォトダイオードの回路記号の向きと、その下に隣接する単位回路Ｃのフォトダイオードの回路記号の向きとは、９０°異なって記載されている。また、図４において基準の単位回路に対して右側に隣接する単位回路Ｂから見れば、この結線ルールは、基準の単位回路との接続関係に該当する。
【００４１】
（３）  １つの単位回路の接続ノードＸには、『この単位回路の基準辺に沿って、この単位回路に隣接する別の単位回路のスイッチＳ４の端子Ｋ』を接続するか、または、別の単位回路を接続しない。この結線ルールは、図４及び図５において、基準の単位回路と、その上に隣接する単位回路Ｃとの接続関係に該当する。なお、図５では、基準の単位回路のフォトダイオードの回路記号の向きと、その上に隣接する単位回路Ｃのフォトダイオードの回路記号の向きとは、９０°異なって記載されている。
【００４２】
（４）  １つの単位回路のスイッチＳ２の端子Ｆには、この単位回路に隣接する最大３つまでの別の単位回路のスイッチＳ２の端子Ｆを接続するか、または、別の単位回路を接続しない。
図５では、基準の単位回路の端子Ｆに対して、３つの別の単位回路の端子Ｆが接続されている。これら３つの単位回路は、図４において、基準に対して上に隣接する単位回路Ｃと、基準に対して左に隣接する単位回路Ｂと、基準に対して左上に隣接する単位回路Ｄとである。
【００４３】
以上の条件を満たすように接続すれば、以下の（５）の条件も満たす。
（５）  ４つの単位回路の接続により、これら４つの単位回路のスイッチＳ６が環状に互いに直列接続されている場合、スイッチＳ６とスイッチＳ６との接続ノードには、スイッチＳ５の端子Ｎのみが接続されている。
【００４４】
以上が単位回路及び単位セルの結線ルールである。また、結線ルール（１）から明らかなように、本実施形態の単位回路は格子状に無限に接続可能である。
【００４５】
次に、以下の（６）〜（１０）に示すように、出力端子の結線ルールを説明する。
【００４６】
（６）  別の単位回路の端子Ｆとは接続されない単位回路の端子Ｆには、出力端子を接続する。本実施形態の半導体装置６０では、図４において出力端子Ｚと区別して表記した４個がこれに該当する。
【００４７】
（７）  （４）の接続方法により、隣接する２つの単位回路の端子Ｆ同士の接続ノードが存在する場合、この接続ノードには、出力端子を接続する。本実施形態の半導体装置６０では、図４において括弧で囲んで区別した１２個の出力端子がこれに該当する。
【００４８】
（８）  （４）の接続方法により、隣接する３つの単位回路の端子Ｆ同士の接続ノードが存在する場合、この接続ノードには、出力端子を接続する。本実施形態の半導体装置６０では、これに該当する出力端子がないので、後述する図６に例示する。
【００４９】
（９）  （４）の接続方法により、隣接する４つの単位回路の端子Ｆ同士の接続ノードが存在する場合、この接続ノードには、出力端子を接続しない。本実施形態の半導体装置６０では、図４において×印をつけた９個の接続ノードがこれに該当する。
【００５０】
（１０）  出力端子同士を互いに接続しない。
以上が出力端子の結線ルールである。本実施形態の半導体装置６０は、以上の（１）〜（１０）のルールに基づいて単位回路及び出力端子を結線した一例にすぎない。従って例えば、図６（ａ）に示すように、１０個の単位回路Ａ及び６個の出力端子を結線してもよい。図６（ｂ）は、図６（ａ）の詳細を示す回路図である。なお、図６では、回路素子が多く煩雑となるので、符合やフラッシュメモリを省略している。
【００５１】
図６の例では、本実施形態の半導体装置６０ではなかった、隣接する３つの単位回路の端子Ｆ同士の接続ノードが１つ存在する。このため、図６の例では、結線ルール（８）に従って、この接続ノードに出力端子が接続されている。
【００５２】
＜本実施形態のプログラミング方法＞
以下、（１１）〜（１５）の項目別に分けて、所望のフォトダイオードの出力信号を所望の出力端子に出力させるためのプログラミング方法を説明する。
【００５３】
なお、以下の説明では、オンするスイッチ（Ｓ１〜Ｓ６のいずれか、以下、適宜符号を省略する）のみを主に取り上げ、特に触れないスイッチはオフされるものとする。但し、ここでの『オンする』とは、書き込み動作によりフラッシュメモリをオン状態にして、スイッチのゲートに高レベルの電圧を供給して、スイッチをオン（導通）にすることである。また、ここでの『オフする』とは、消去動作によりフラッシュメモリをオフ状態にして、スイッチのゲートに低レベルの電圧を供給して、スイッチをオフ（絶縁）にすることである。
【００５４】
（１１）  上下左右に互いに隣接する単位回路のフォトダイオード同士の出力信号を結合させる場合、これら単位回路のスイッチＳ４、Ｓ５、Ｓ６の少なくともいずれかをオンする。例えば、結線ルールの説明の際に基準とした単位回路Ａ（図４及び図５参照）に着目すれば、以下のようになる。
上に隣接する単位回路Ｃのフォトダイオードと結合する場合、上に隣接する単位回路ＣのスイッチＳ４をオンする。
【００５５】
下に隣接する単位回路Ｃのフォトダイオードと結合する場合、基準の単位回路のスイッチＳ５、Ｓ６、下に隣接する単位回路ＣのスイッチＳ５をオンする。
右に隣接する単位回路Ｂのフォトダイオードと結合する場合、基準の単位回路のスイッチＳ５、右に隣接する単位回路ＢのスイッチＳ５、Ｓ６をオンする。
左に隣接する単位回路Ｂのフォトダイオードと結合する場合、基準の単位回路のスイッチＳ４をオンにする。
【００５６】
このようにして、基準の単位回路の接続ノードＸに、フォトダイオードの出力信号和を導く。接続ノードＸに導かれたフォトダイオードの出力信号和は、後述する（１５）の方法により、所望の出力端子に導かれる。
なお、上記のルールは、半導体装置６０内の他の単位回路Ａにも適用できる。また、基準辺の方向が単位回路Ａとは異なる単位回路Ｂ、Ｃ、Ｄ（単位回路Ｄの基準辺の方向は単位回路Ａの基準辺の方向と１８０°異なると考える）についても、上下左右に互いに隣接する単位回路のフォトダイオード同士の出力信号の結合させる場合のルールは同様であるので、詳細な説明を省略する。
【００５７】
（１２）  上下左右のいずれかの方向に１つ隔てて位置する単位回路のフォトダイオード同士の出力信号を結合させる場合、結合させる双方の単位回路については、スイッチＳ２、Ｓ３のいずれかをそれぞれオンする。さらに、結合させる単位回路の少なくともいずれかに隣接する別の１つまたは２つの単位回路のスイッチＳ１をオンする。
例えば、上記（１１）と同じ単位回路Ａを基準として着目し、上下左右のいずれかの方向に、基準との間に１つのみの単位回路を挟む単位回路のフォトダイオードと、基準のフォトダイオードとの出力信号を結合させる場合を考える。
【００５８】
図４において、基準に対して２つ上に位置する単位回路Ａのフォトダイオードと結合する場合、基準の単位回路のスイッチＳ２、２つ上の単位回路ＡのスイッチＳ２をオンする（以下の説明での各スイッチの位置は、図５を参照）。また、基準に対して上に隣接する単位回路ＣのスイッチＳ１、基準の２つ上の単位回路Ａに対して左に隣接する単位回路ＢのスイッチＳ１をオンする。
【００５９】
図４において、基準に対して２つ下に位置する単位回路Ａのフォトダイオードと結合する場合、基準の単位回路のスイッチＳ２、２つ下の単位回路ＡのスイッチＳ２をオンする。また、基準に対して下に隣接する単位回路ＣのスイッチＳ１、基準に対して左に隣接する単位回路ＢのスイッチＳ１をオンする。
【００６０】
図４において、基準に対して２つ右に位置する単位回路Ａのフォトダイオードと結合する場合、基準の単位回路のスイッチＳ３、２つ右の単位回路ＡのスイッチＳ２をオンする。また、基準に対して右上に隣接する単位回路ＤのスイッチＳ１をオンする。
【００６１】
図４において、基準に対して２つ左に位置する単位回路Ａのフォトダイオードと結合する場合、基準の単位回路のスイッチＳ２、２つ左の単位回路ＡのスイッチＳ３をオンする。また、基準に対して左上のに隣接する単位回路ＤのスイッチＳ１をオンする。
【００６２】
このようにして、（１１）と同様に、基準の単位回路の接続ノードＸに、フォトダイオードの出力信号和を導く。
なお、このルールは半導体装置６０内の他の単位回路Ａに適用できる。また、基準辺の方向が単位回路Ａとは異なる単位回路Ｂ、Ｃ、Ｄについても、上下左右に１つ隔てて位置する単位回路のフォトダイオード同士の出力信号の結合させる場合のルールは同様であるので、詳細な説明を省略する。
【００６３】
（１３）  上下左右のいずれかの方向に２つ以上隔てて位置する単位回路のフォトダイオード同士の出力信号を結合させる場合、（１２）と同様である。即ち、結合させる双方の単位回路については、スイッチＳ２、Ｓ３のいずれかをそれぞれオンする。さらに、他の２つ以上の単位回路のスイッチＳ１をオンする。
【００６４】
（１４）  その出力信号を抽出したくないフォトダイオードが属する単位回路については、スイッチＳ２、Ｓ３、Ｓ４、Ｓ５を、必ずオフさせる。
【００６５】
（１５）  １つの単位回路のフォトダイオードの出力信号を（接続ノードＸから）出力端子に導く場合、この単位回路のスイッチＳ２、Ｓ３の内、出力させたい出力端子に近い方をオンする。そして、オンしたスイッチＳ２またはＳ３と、出力端子との間の他の単位回路のスイッチＳ１をオンする。これにより出力端子に接続された接続ノードＸに、上記の（１１）〜（１３）のルールに従って別の単位回路のフォトダイオードの出力信号が導かれている場合、出力端子には、フォトダイオードの出力信号和が出力される。
以上がプログラミング方法の説明である。
【００６６】
＜本実施形態の効果＞
本実施形態の単位回路は、上記した結線ルールに従えば、面方向に無限個を接続できる。また、単位回路自体にスイッチ及び配線が含まれているので、面方向に拡張していく際に、単位回路間を接続する別の配線は不要である。さらに、多数の単位回路の結線により形成される半導体装置の形状は、平面的に見た場合に長方形に限定されず、例えば図６に示したように所望の形状にできる。
【００６７】
本実施形態のプログラミング方法では、上下左右に隣接する単位回路のフォトダイオード同士の出力信号を結合させることが可能である。また、上下左右のいずれかの方向に１つ以上隔てて位置する単位回路のフォトダイオード同士の出力信号を結合させることも可能である。さらに、所望のフォトダイオードの出力信号を所望の出力端子に出力可能である。この結果、所望のフォトダイオード同士の出力信号を結合でき、結合した出力信号を所望の出力端子から出力できる。
【００６８】
従って、例えば以下のステップＳ１〜Ｓ３に示すように本実施形態を適用すれば、任意の形状の受光部を持つ半導体受光素子を短期間で作製できる。
【００６９】
［ステップＳ１］
まず、充分な個数の単位セルをマトリクス状に並べて、結線ルールに従って出力端子と共に接続した半導体装置を、ＩＣパッケージとして多数作製しておく。なお、ここでのＩＣパッケージは、出力端子、及びフラッシュメモリに対する書き込みに必要な配線に接続された端子をパッケージの外側に出したものである。
【００７０】
［ステップＳ２］
顧客固有の仕様に合わせて、受光部の受光波長域を選択する。例えば本実施形態の単位セルでは、次のステップＳ３のプログラミングの際に単位回路ＡのフォトダイオードＡＤの出力信号を抽出すれば、ＤＶＤ−ＲＯＭの光ピックアップＩＣとして使用できる。また、フォトダイオードＢＤの出力信号を抽出すればＢｌｕｅ−Ｒａｙ−Ｄｉｓｃの光ピックアップＩＣとして、フォトダイオードＣＤの出力信号を抽出すればＣＤ−ＲＯＭの光ピックアップＩＣとして、フォトダイオードＤＤの出力信号を抽出すればＤＶＤ−Ｒの光ピックアップＩＣとして、それぞれ使用できる。
【００７１】
［ステップＳ３］
顧客仕様に合わせて、所望の単位セルにおけるステップＳ２で選択した単位回路（Ａ、Ｂ、Ｃ、Ｄのいずれか）の接続ノードＸを所望の出力端子に接続するために、ＩＣパッケージの端子を介してプログラミングを行う。
【００７２】
このようにプログラミング前のＩＣパッケージを予め大量に作製しておき、プログラミングのみを顧客仕様に応じて後から行えば、単価当たりの製造コストを低減できる。
さらに、プログラミングは、フラッシュメモリに対する書き込み動作及び消去動作として行われる。従って、一度書き込んだ情報が失われることはなく、結線情報を使用の都度プログラミングする必要はない。また、再度プログラミングを行うことにより、どのフォトダイオードの出力信号をどの出力端子から出力させるかのパターンを、際限なく変更できる。
【００７３】
＜本実施形態の補足事項＞
［１］  なお、本実施形態の半導体装置６０では、４つの単位回路からなる単位セル５０を多数結線する例を述べた。本発明は、かかる実施形態に限定されるものではない。
例えば、単位セル５０という概念を用いずに、充分な個数の単位回路をマトリクス状に並べて、結線ルールに従って出力端子と共に接続した半導体装置を半導体基板上に１つまたは複数作製してもよい。以下、この半導体基板をベースウェハといい、これを多数作製しておく。但し、ここでのベースウェハは、光学フィルタを有さないものとする。
【００７４】
そして、顧客の仕様に合った透過波長域を有する光学フィルタで、半導体装置の全面を覆う。この後、パッケージングしてから、前記ステップＳ３と同様にプログラミングを行えば、所望の形状及び受光波長域を有する受光部を備えた半導体装置を、短期間で作製できる。
【００７５】
［２］  ＤＶＤの光ピックアップＩＣ等を想定して、単位セル５０の各単位回路のフォトダイオードの受光波長域を予め設定する例を述べた。本発明は、かかる実施形態に限定されるものではない。
例えば、ベイヤー配列になるように単位セル５０の受光波長域を設定してもよい。即ち、フォトダイオードＡＤ、ＤＤの受光波長域を緑色光近辺にし、フォトダイオードＢＤの受光波長域を赤色光近辺にし、フォトダイオードＣＤの受光波長域を青色光近辺にしてもよい。
【００７６】
このように、光学フィルタの透過波長域により各フォトダイオードの受光特性を変えて、これらフォトダイオードの出力信号の任意の和を出力端子に導けば、所望の分光特性を得ることができる。
【００７７】
［３］  １つの単位回路に、１つのフォトダイオードを形成する例を述べた。本発明は、かかる実施形態に限定されるものではない。例えば、１つの単位回路内に接続ノードＸに接続された複数のフォトダイオードを形成して、これらフォトダイオードの受光面を異なる受光波長域の光学フィルタでそれぞれ覆ってもよい。
【００７８】
［４］  上述したプログラミング方法では、上下左右のいずれかの方向に隣接する、または、１つ以上隔てて位置する単位回路同士のフォトダイオードの出力信号を結合させる例を扱った。本発明は、かかる実施形態に限定されるものではない。斜めに位置する単位回路同士のフォトダイオードの出力信号を結合させるようにしてもよい。
【００７９】
［５］  どのフォトダイオードの出力信号をどの出力端子から出力させるかのパターンを、フラッシュメモリに対する書き込みにより行う例を述べた。本発明は、かかる実施形態に限定されるものではない。
例えば、図１に示した単位回路Ａにおいて、フラッシュメモリＡＭ１〜ＡＭ６及びスイッチＳＷ１〜ＳＷ６を省いて、スイッチＳＷ１〜ＳＷ６が省かれた６箇所を配線で接続したものを単位回路とする。そして、単位回路の結線には、スイッチＳＷ１〜ＳＷ６の端子Ａ〜Ｑがあるものと仮定して、これら端子Ａ〜Ｑの位置に基づいて、上述した結線ルールをそのまま適用すればよい。
【００８０】
さらに、スイッチＳＷ１〜ＳＷ６があるものと仮定して、上述したプログラミング方法をそのまま適用する。具体的には、『プログラミングにおいてオフさせるスイッチ』に対応する位置にある配線を、レーザー等で切断すればよい。このようにすれば、書き換えはできないものの、フラッシュメモリに対する書き込みとは別の形態で本発明を実施できる。
【００８１】
［６］  最後に、請求項と実施形態との対応関係を説明する。なお、以下に示す対応関係は、参考のための一解釈であり、本発明を限定するものではない。
請求項記載の第１受光部は、フォトダイオードＡＤ、ＢＤ、ＣＤ、ＤＤのいずれかに対応する。
請求項記載の第１光学フィルタは、前記した第１受光部の受光面を覆う光学フィルタに対応する。
【００８２】
請求項記載の第２受光部は、フォトダイオードＡＤ、ＢＤ、ＣＤ、ＤＤの内、前記した第１受光部に該当しないいずれかに対応する。
請求項記載の第２光学フィルタは、前記した第２受光部の受光面を覆う光学フィルタに対応する。
請求項記載の『プログラミング』は、『フラッシュメモリをオン状態またはオフ状態にすることにより、所望のフォトダイオードの出力信号を所望の出力端子に出力させること』に対応する。
【００８３】
請求項記載の結線回路は、フラッシュメモリＭ１〜Ｍ６及びスイッチＳ１〜Ｓ６に対応する。
請求項記載の記憶部は、フラッシュメモリＭ１〜Ｍ６に対応する。
請求項記載の『プログラミングによる信号』は、『フラッシュメモリの読み出し動作時に、スイッチＳ１〜Ｓ６のゲートに印加される高レベルまたは低レベルの電圧』に対応する。
【００８４】
【発明の効果】
本発明の一形態では、半導体装置は、複数の出力端子と、複数の受光部と、結線回路とを備えている。結線回路は、複数の出力端子及び複数の受光部に対する所望の結線パターンを指示するプログラミングを受けて、これらを変更可能に結線する。従って、例えば、プログラミング前の半導体装置を予め多数作製しておき、顧客固有の仕様に合わせてプログラミングのみを後から行えば、任意の形状の受光部を持つ半導体装置を短納期で提供できる。
【００８５】
本発明の別の形態では、単位回路は、プログラミングに応じて導通または絶縁を切り替える複数のスイッチと、受光素子とを備え、結線ルールに従えば無限に接続可能である。従って、この単位回路を結線ルールに従って多数接続して構成された半導体装置を予め作製しておき、プログラミングのみを後から行えば、上述と同様の効果が得られる。
【図面の簡単な説明】
【図１】本実施形態の半導体装置の単位回路の回路図である。
【図２】図１のフラッシュメモリの詳細を示す断面模式図である。
【図３】４つの単位回路により構成された単位セルの回路図である。
【図４】本実施形態の半導体装置の模式的ブロック図である。
【図５】図４の半導体装置の詳細を示す回路図である。
【図６】隣接する３つの単位回路の端子Ｆ同士の接続ノードが存在するときの回路図の一例である。
【符号の説明】
Ａ、Ｂ、Ｃ、Ｄ  単位回路
１８  抵抗
２０  ソース端子
２２  高濃度Ｎ型ソース領域
２４  高濃度Ｎ型ドレイン領域
２６  ドレイン端子
３０  絶縁膜
３２  フローティングゲート
３４  絶縁膜
３６  コントロールゲート
３８  ゲート端子
５０  単位セル
６０  半導体装置
ＡＤ、ＢＤ、ＣＤ、ＤＤ  フォトダイオード
Ｍ１〜Ｍ６  フラッシュメモリ
Ｓ１〜Ｓ６  スイッチ
【図１】
2005005420.tif 000003
【図２】
2005005420.tif 000004
【図３】
2005005420.tif 000005
【図４】
2005005420.tif 000006
【図５】
2005005420.tif 000007
【図６】
2005005420.tif 000008