(57)【要約】【課題】  回転制御信号によるスピンドルモータへの負担を軽減することができる、光ディスク装置を提供する。【解決手段】  光ディスク媒体回転用モータを駆動する駆動部に対して、前記光ディスク媒体回転用モータを所定方向へ回転させるための回転制御信号を出力する制御部、を有する光ディスク装置において、光ディスク媒体が前記光ディスク媒体回転用モータの回転に伴って回転した場合、前記光ディスク媒体から読み出される情報に基づいて、前記回転制御信号が第１所定期間連続して出力されているか否かを判別する判別部、を備え、前記判別部が、前記回転制御信号が前記第１所定期間連続して出力されているものと判別した場合、前記制御部は、前記判別部の判別結果に基づいて、前記回転制御信号の出力を第２所定期間停止する、ことを特徴とする。【選択図】    図３
2005332498.tif 000002
【特許請求の範囲】
【請求項１】
光ディスク媒体回転用モータを駆動する駆動部に対して、前記光ディスク媒体回転用モータを所定方向へ回転させるための回転制御信号を出力する制御部、を有する光ディスク装置において、
光ディスク媒体が前記光ディスク媒体回転用モータの回転に伴って回転した場合、前記光ディスク媒体から読み出される情報に基づいて、前記回転制御信号が第１所定期間連続して出力されているか否かを判別する判別部、を備え、
前記判別部が、前記回転制御信号が前記第１所定期間連続して出力されているものと判別した場合、前記制御部は、前記判別部の判別結果に基づいて、前記回転制御信号の出力を第２所定期間停止する、ことを特徴とする光ディスク装置。
【請求項２】
前記制御部は、
前記判別部が、前記回転制御信号が前記第１所定期間連続して出力されていないものと判別した場合、前記判別部の判別結果に基づいて、前記回転制御信号を出力する、ことを特徴とする請求項１に記載の光ディスク装置。
【請求項３】
前記制御部は、
前記判別部が、前記回転制御信号が前記第１所定期間連続して出力されているものと判別した場合、前記判別部の判別結果に基づいて、前記光ディスク媒体回転用モータへの前記駆動部からの駆動力を遮断するための駆動力遮断信号を、前記駆動部に対して前記第２所定期間出力する、ことを特徴とする請求項２に記載の光ディスク装置。
【請求項４】
前記判別部は、
複数のタイミングにおいて、前記回転制御信号、前記駆動力遮断信号のうち、どちらの信号が前記制御部から出力されているかを示す複数の出力情報を記憶する記憶部と、
前記記憶部に記憶された前記複数の出力情報に基づいて、前記複数のタイミングで定まる前記第１所定期間において前記回転制御信号が出力されているか否かを判別する論理回路と、
を有することを特徴とする請求項３に記載の光ディスク装置。
【請求項５】
前記論理回路は、
前記複数のタイミングにおける、前記記憶部に記憶された前記複数の出力情報が、すべて前記回転制御信号を示すものであると判別した場合、一方の論理値を出力し、前記記憶部に記憶された前記複数の出力情報のうち少なくとも１つが前記回転制御信号を示すものでないと判別した場合、他方の論理値を出力し、
前記制御部は、
前記論理回路からの出力が前記一方の論理値である場合、前記駆動部に対して前記駆動力遮断信号を出力し、前記論理回路からの出力が前記他方の論理値である場合、前記駆動部に対して前記回転制御信号を出力する、ことを特徴とする請求項４に記載の光ディスク装置。
【請求項６】
前記判別部は、
前記論理回路からの出力と、前記複数のタイミング後のタイミングにおいて前記制御部から出力される前記回転制御信号と、が所定の関係を有しているか否かを判別する比較制御部を有し、
前記制御部は、
前記比較制御部の判別結果に基づいて、前記回転制御信号または前記駆動力遮断信号を、前記駆動部に対して出力させるための切替部を有し、
前記論理回路からの出力が前記一方の論理値である場合、前記制御部は、前記比較制御部の判別結果に基づいて、前記切替部を、前記駆動力遮断信号を前記駆動部に対して出力させるように切り替え、
前記論理回路からの出力が前記他方の論理値である場合、前記制御部は、前記比較制御部の判別結果に基づいて、前記切替部を、前記回転制御信号を前記駆動部に対して出力させるように切り替える、
ことを特徴とする請求項５に記載の光ディスク装置。
【請求項７】
前記回転制御信号および前記駆動力遮断信号はデジタル値であり、前記回転制御信号の最上位ビットは一方の論理値であるとともに、前記駆動力遮断信号の最上位ビットは他方の論理値であり、
前記判別部は、
前記切替部を介して出力される前記回転制御信号または前記駆動力信号の最上位ビットを抽出する第１抽出部と、
前記制御部から出力される前記回転制御信号の最上位ビットである前記一方の論理値を抽出する第２抽出部と、を有し、
前記記憶部は、前記複数のタイミングにおいて、前記第１抽出部にて抽出される前記一方の論理値または前記他方の論理値を記憶し、
前記論理回路は、前記複数のタイミングにおいて定まる前記第１所定期間において、前記記憶部に前記一方の論理値のみが記憶されていると判別した場合、一方の論理値を出力し、前記記憶部に少なくとも１つ前記他方の論理値が記憶されていると判別した場合、他方の論理値を出力し、
前記比較制御部は、前記論理回路から出力される論理値と、前記第２抽出部からの出力とを比較し、
前記制御部は、前記比較制御部の比較結果に基づいて、前記切替部を、前記回転制御信号または前記駆動力遮断信号を前記駆動部に対して出力させるように切り替える、ことを特徴とする請求項６に記載の光ディスク装置。
【請求項８】
前記制御部は、
前記判別部が、前記回転制御信号が前記第１所定期間連続して出力されているものと判別した場合、前記判別部の判別結果に基づいて、前記光ディスク媒体回転用モータを前記所定方向とは逆方向へ回転させるための逆回転制御信号を、前記駆動部に対して前記第２所定期間出力する、ことを特徴とする請求項１または請求項２に記載の光ディスク装置。
【請求項９】
前記判別部は、
複数のタイミングにおいて、前記回転制御信号、前記逆回転制御信号のうち、どちらの信号が前記制御部から出力されているかを示す複数の回転方向情報を記憶する記憶部と、
前記記憶部に記憶された前記複数の回転方向情報に基づいて、前記複数のタイミングで定まる前記第１所定期間において前記回転制御信号が出力されているか否かを判別する論理回路と、を有することを特徴とする請求項８に記載の光ディスク装置。
【請求項１０】
前記論理回路は、
前記複数のタイミングにおける、前記記憶部に記憶された前記複数の回転方向情報が、すべて前記回転制御信号を示すものであると判別した場合、一方の論理値を出力し、前記記憶部に記憶された前記複数の回転方向情報のうち少なくとも１つが前記回転制御信号を示すものでないと判別した場合、他方の論理値を出力し、
前記制御部は、
前記論理回路からの出力が前記一方の論理値である場合、前記駆動部に対して前記逆回転制御信号を出力し、前記論理回路からの出力が前記他方の論理値である場合、前記駆動部に対して前記回転制御信号を出力する、ことを特徴とする請求項９に記載の光ディスク装置。
【請求項１１】
前記判別部は、
前記論理回路からの出力と、前記複数のタイミング後のタイミングにおいて前記制御部から出力される前記回転制御信号と、が所定の関係を有しているか否かを判別する比較制御部を有し、
前記制御部は、
前記比較制御部の判別結果に基づいて、前記回転制御信号または前記逆回転制御信号を、前記駆動部に対して出力させるための切替部を有し、
前記論理回路からの出力が前記一方の論理値である場合、前記制御部は、前記比較制御部の判別結果に基づいて、前記切替部を、前記逆回転制御信号を前記駆動部に対して出力させるように切り替え、
前記論理回路からの出力が前記他方の論理値である場合、前記制御部は、前記比較制御部の判別結果に基づいて、前記切替部を、前記回転制御信号を前記駆動部に対して出力させるように切り替える、
ことを特徴とする請求項１０に記載の光ディスク装置。
【請求項１２】
前記回転制御信号および前記逆回転制御信号はデジタル値であり、前記回転制御信号の最上位ビットは一方の論理値であるとともに、前記逆回転制御信号の最上位ビットは他方の論理値であり、
前記判別部は、
前記切替部を介して出力される前記回転制御信号または前記逆回転制御信号の最上位ビットを抽出する第１抽出部と、
前記制御部から出力される前記回転制御信号の最上位ビットである前記一方の論理値を抽出する第２抽出部と、を有し、
前記記憶部は、前記複数のタイミングにおいて、前記第１抽出部にて抽出された前記一方の論理値または前記他方の論理値を記憶し、
前記論理回路は、前記複数のタイミングにおいて定まる前記第１所定期間において、前記記憶部に前記一方の論理値のみが記憶されていると判別した場合、一方の論理値を出力し、前記記憶部に少なくとも１つ前記他方の論理値が記憶されていると判別した場合、他方の論理値を出力し、
前記比較制御部は、前記論理回路から出力される論理値と、前記第２抽出部からの出力を比較し、
前記制御部は、前記比較制御部の比較結果に基づいて、前記切替部を、前記回転制御信号または前記逆回転制御信号を前記駆動部に対して出力させるように切り替える、ことを特徴とする請求項１１に記載の光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク装置に関する。
【背景技術】
【０００２】
光ディスク装置は、光ディスク媒体（例えば、ＣＤ（Compact Disk）、ＤＶＤ（Digital Versatile Disk））の規格に応じて定められる所定の線速度（回転速度）で光ディスク媒体を回転させる。そして、光ディスク装置は、当該光ディスク媒体に対し情報の再生等のためのレーザー光を照射して、光ディスク媒体に記憶されたデータ（例えば、音楽や映像）の再生等を行う。
【０００３】
そこで、光ディスク媒体を所定の線速度にて回転させるために、スピンドルモータ（例えば、ブラシレスモータ）が用いられている。光ディスク装置は、このスピンドルモータを所定の回転方向、所定の回転速度にて駆動させるためのスピンドルサーボ制御を行うことによって、光ディスク媒体を所定の線速度にて回転させている。
【０００４】
詳述すると、光ディスク装置には、光ディスク媒体の反射光から得られた情報（例えば、ＲＦ信号）に基づいて、スピンドルサーボ制御を行うためのスピンドルサーボ処理部が設けられている。先ず、このスピンドルサーボ処理部は、当該光ディスク媒体の反射光から得られる情報に基づき、光ディスク媒体の線速度を検出する。そして、スピンドルサーボ処理部は、光ディスク媒体の線速度が所定の線速度よりも速い速度であるか、遅い速度であるかを判別する。例えば、スピンドルサーボ処理部は、光ディスク媒体の線速度が所定の線速度よりも遅いと判別したとき、スピンドルモータの回転速度を加速させるべく、当該回転速度の加速に応じた回転制御信号を発生する。そして、当該回転制御信号に基づいた電圧が、スピンドルモータのコイルに印加される。スピンドルモータは、コイルに当該電圧が印加されることによって所定の回転方向に加速し、光ディスク媒体を所定の線速度まで加速させることとなる。一方、スピンドルサーボ処理部は、光ディスク媒体の線速度が所定の線速度よりも速いと判別したとき、スピンドルモータの回転速度を減速させるべく、当該回転速度の減速に応じた回転制御信号を発生する。そして、当該回転制御信号に基づいた電圧が、スピンドルモータのコイルに印加される。スピンドルモータは、コイルに当該電圧が印加されることによって所定回転方向とは逆方向に加速し、光ディスク媒体を所定の線速度まで減速させることとなる。
【特許文献１】特開２００１−２０２６８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、光ディスク媒体の線速度が所定の線速度より遅く、光ディスク媒体の線速度と所定の線速度との速度差が大きい場合、スピンドルモータのコイルには、前述した加速に応じた回転制御信号に基づく電圧が印加され続けることとなる。或いは、光ディスク媒体が所定の線速度より速く、光ディスク媒体の線速度と所定の線速度との速度差が大きい場合、スピンドルモータのコイルには、前述した減速に応じた回転制御信号に基づく電圧が印加され続けることとなる。特に、光ディスク装置の起動時においては、光ディスク媒体を早く所定の線速度に到達させようとするため、加速に応じた回転制御信号に基づくレベルの電圧が一定の時間、スピンドルモータのコイルに印加され続けることとなる。そのため、スピンドルモータのコイルが発熱してしまい、コイルに負担がかかってしまっていた。そして、スピンドルモータのコイルが発熱により損傷し、スピンドルモータ自体の製品寿命を短くしてしまう問題があった。
【０００６】
そこで、本発明は、回転制御信号によるスピンドルモータへの負担を軽減することができる、光ディスク装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
光ディスク媒体回転用モータを駆動する駆動部に対して、前記光ディスク媒体回転用モータを所定方向へ回転させるための回転制御信号を出力する制御部、を有する光ディスク装置において、光ディスク媒体が前記光ディスク媒体回転用モータの回転に伴って回転した場合、前記光ディスク媒体から読み出される情報に基づいて、前記回転制御信号が第１所定期間連続して出力されているか否かを判別する判別部、を備え、前記判別部が、前記回転制御信号が前記第１所定期間連続して出力されているものと判別した場合、前記制御部は、前記判別部の判別結果に基づいて、前記回転制御信号の出力を第２所定期間停止する、ことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、回転制御信号によるスピンドルモータへの負担を軽減することができる、光ディスク装置を提供することが可能となる。
【発明を実施するための最良の形態】
【０００９】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１０】
＝＝＝光ディスク再生装置の全体構成＝＝＝
図１、図２を参照しつつ、本発明の光ディスク装置を適用する光ディスク再生装置等の全体構成について説明する。図１は、本発明の光ディスク装置を適用する光ディスク再生装置の全体を示す機能ブロック図である。図２は、スピンドルサーボ処理部７（制御部）の処理動作を示すフローチャートである。なお、本実施形態においては、光ディスク媒体を所定の線速度にて回転させるため、光ディスク媒体を加速させる場合のスピンドルモータへの駆動力を正の駆動力、光ディスク媒体を減速させる場合のスピンドルモータへの駆動力を負の駆動力として説明する。また、ＦＦｈ信号や００ｈ信号のｈは、１６進数での表示を示すヘキサデシマル（Hexadecimal）である。
【００１１】
図１において、光ピックアップ１は、レーザーダイオード２、光検出器３を有する。光ピックアップ１は、レーザーダイオード２を光源として備え、レーザーダイオード２から発光されるレーザー光を、対物レンズ（不図示）を介して光ディスク媒体４に対して照射する。光検出器３は、光ディスク媒体４から反射されたレーザー光の反射光を受光し、当該反射光に基づいて、ＲＦ信号（Radio Frequency）を生成する。このＲＦ信号は、光検出器３が受光した反射光に基づいて、例えば、ＤＰＤ法（Differential Phase Detection）により演算して生成される。
【００１２】
アナログ信号処理回路５は、光ピックアップ１からのＲＦ信号を最適レベルにゲインコントロールするとともに、所定のスライスレベルで２値データ化して１４ビットのＥＦＭ信号（Eight to Fourteen Modulation）を生成する。
【００１３】
動作制御部６は、スピンドルサーボ処理部７、スピンドル制御信号処理部８（制御部及び判別部）、Ｄ／Ａコンバータ９を有する。
【００１４】
スピンドルサーボ処理部７は、基準パルス幅検出部１０、演算部１１、減算部１２、変換部１３、ＥＦＭ復号化処理部１４を有し、アナログ信号処理回路５からのＥＦＭ信号が入力される（図２、Ｓ１０１）。基準パルス幅検出部１０は、所定期間におけるＥＦＭ信号の、例えばハイレベルのパルス幅のうち最も短いパルス幅を検出する（図２、Ｓ１０２）。演算部１１は、前述した所定期間における最小のパルス幅と、当該所定期間の例えば直前２回の所定期間において、前述と同様に検出したＥＦＭ信号のハイレベルのパルス幅のうち最も短いパルス幅との、平均値を算出する（図２、Ｓ１０３）。減算部１２は、演算部１１にて算出されたＥＦＭ信号のパルス幅の平均値と、予めマイコン１５内部のＲＡＭ等（不図示）に記憶された基準パルス幅との差をデジタル値として検出する（図２、Ｓ１０４）。この基準パルス幅とは、光ディスク媒体４の規格に応じて予め定められている。例えばＣＤでは、３Ｔ〜１１Ｔ（１Ｔは４．３２１８MHz）となる。つまり、前述したＥＦＭ信号のパルス幅の平均値が、基準パルス幅であれば、光ディスク媒体４は、所定の線速度で回転していることとなる。また、前述したＥＦＭ信号のパルス幅の平均値が、基準パルス幅より短い場合、光ディスク媒体４は、所定の線速度より速く回転していることとなる。さらに、前述したＥＦＭ信号のパルス幅の平均値が、基準パルス幅より長い場合、所定の線速度より遅く回転していることとなる。変換部１３は、前述した演算部にて算出されたＥＦＭ信号のパルス幅の平均値と、基準パルス幅との差であるデジタル値を２の補数に変換する（図２、Ｓ１０５）。ＥＦＭ復号化処理部１４は、２の補数に変換されたデジタル値を８ビットのデジタル値に変換する（図２、Ｓ１０６）。
【００１５】
マイコン１５は、光ディクス媒体４に記憶されているデータの再生等に係る光ディスク再生装置全体の制御を行う。なお、マイコン１５は、スピンドルサーボ処理部７のＥＦＭ復号化処理部１４において変換された８ビットのデジタル値に基づいて、光ディスク媒体４を所定の線速度で回転させるべく、ＥＦＭ信号のパルス幅の平均値と基準パルス幅との差に応じた、２の補数に変換された８ビットのスピンドル制御信号（回転制御信号）を生成する。また、マイコン１５は、スピンドル制御信号処理部８が処理を行うためのタイミングとして、所定周波数（例えば、１１kHz）のクロック信号をスピンドル制御信号処理部８に出力する。
【００１６】
スピンドル制御信号処理部８は、後述するようにスピンドルサーボ処理部７からのスピンドル制御信号によって、スピンドルモータ１７（光ディスク回転用モータ）を所定の回転方向、所定の回転速度で駆動させるか否かを判別し、判別結果に応じて、Ｄ／Ａコンバータ９に当該スピンドル制御信号、００ｈ信号（駆動力遮断信号）、ＦＦｈ信号（逆回転制御信号）を出力する。  
Ｄ／Ａコンバータ９は、スピンドル制御信号処理部８からのスピンドル制御信号、００ｈ信号、ＦＦｈ信号をアナログ値に変換する。  
ドライバ１６（駆動部）は、Ｄ／Ａコンバータ９からのアナログ値を、所定の倍率にて増幅してスピンドル駆動電圧を生成する。
【００１７】
ターンテーブル１８は、スピンドルモータ１７の回転軸１９に固着されている。スピンドルモータ１７は、スピンドルモータコイル（不図示）を有している。そして、スピンドルモータ１７は、ドライバ１６からのスピンドル駆動電圧がスピンドルモータコイルに印加されることにより、所定の回転方向、所定の回転速度で回転する。
【００１８】
＝＝＝スピンドル制御信号処理部の構成例＝＝＝
図１、図３、図７を参照しつつ、本発明にかかる光ディスク装置のスピンドル制御信号処理部について説明する。図３は、図５のスピンドル制御信号処理部８の構成の一例を示す図である。図７は、Ｖref（１．６５ボルト）と２の補数で表された８ビットデータとの相対を示す図である。なお、本実施形態においては、Ｄ／Ａコンバータ９に出力されるスピンドル制御信号、００ｈ信号、ＦＦｈ信号を、連続する３度のタイミングで記憶するため、ラッチ回路を３つ（ラッチ回路２０１、２０２、２０３）設けるものとして説明する。
【００１９】
スピンドル制御信号処理部８は、ＭＳＢ抽出部１０１（第２抽出部）、ＭＳＢ抽出部１０２（第１抽出部）、ラッチ回路２０１、２０２、２０３（記憶部）、論理積回路２１（論理回路）、論理和回路２２（論理回路）、比較制御部２４（比較制御部）、切替スイッチ２３、切替スイッチ２０（切替部）、レジスタ３０１、３０２を有する。  
ＭＳＢ抽出部１０２は、切替スイッチ２０からのスピンドル制御信号、ＦＦｈ信号、００ｈ信号の最上位ビットを抽出する。
【００２０】
ラッチ回路２０１は、マイコン１５からの所定周波数のクロック信号が入力される。また、ラッチ回路２０１は、ＭＳＢ抽出部１０２にて抽出された最上位ビットを記憶する。ラッチ回路２０２は、マイコン１５からの所定周波数のクロック信号が入力される。また、ラッチ回路２０２は、ラッチ回路２０１に記憶された最上位ビットを、ラッチ回路２０１にＭＳＢ抽出部１０２からの最上位ビットが記録されるタイミングと同じタイミングで記憶する。ラッチ回路２０３は、マイコン１５からの所定周波数のクロック信号が入力される。また、ラッチ回路２０３は、ラッチ回路２０２に記憶された最上位ビットを、ラッチ回路２０１にＭＳＢ抽出部１０２からの最上位ビットが記録されるタイミングと同じタイミングで記憶する。
【００２１】
論理積回路２１は、ラッチ回路２０１、２０２、２０３に記憶された最上位ビットがすべて“１”のとき、“１”を出力する。また、論理積回路２１は、ラッチ回路２０１、２０２、２０３に記憶された最上位ビットが少なくとも１つが“０”のとき、“０”を出力する。  
論理和回路２２は、ラッチ回路２０１、２０２、２０３に記憶された最上位ビットがすべて“０”のとき、“０”を出力する。また、論理和回路２２は、ラッチ回路２０１、２０２、２０３に記憶された最上位ビットが少なくとも１つが“１”のとき、“１”を出力する。
【００２２】
ＭＳＢ抽出部１０１は、スピンドルサーボ処理部７からのスピンドル制御信号（図３、○×ｈ）の最上位ビットを抽出する。
【００２３】
切替スイッチ２３の一端は、比較制御部２４からの切替信号Ｘがない場合、接点Ａ、Ｂどちらにも接続されておらず、他端は、比較制御部２４の入力側と接続されている。切替スイッチ２３の一端は、比較制御部２４からの切替信号Ｘに基づいて、接点Ａ、Ｂのうち、当該切替信号Ｘに応じた接点と接続する。
【００２４】
切替スイッチ２０の一端は、比較制御部２４からの切替信号Ｙがない場合、接点Ｃ、Ｄ、Ｅのどの接点にも接続されておらず、他端はＤ／Ａコンバータ９、ＭＳＢ抽出部１０２と接続されている。そして、切替スイッチ２０の一端は、比較制御部２４の切替信号Ｙに基づいて、接点Ｃ、Ｄ、Ｅのうち、当該切替信号Ｙに応じた接点に接続する。
【００２５】
比較制御部２４は、ＭＳＢ抽出部１０１にて抽出されたスピンドル制御信号の最上位ビットが、“１”のとき、切替スイッチ２３の一端を接点Ａと接続させ、“０”のとき、切替スイッチ２３の一端を接点Ｂと接続させるための切替信号Ｘを切替スイッチ２３に供給する。そして、比較制御部２４は、切替スイッチ２３の一端が接点Ａと接続され、論理積回路２１からの出力が“１”のとき、切替スイッチ２０の一端を接点Ｅと接続させるための切替信号Ｙを切替スイッチ２０に供給する。また、比較制御部２４は、切替スイッチ２３の一端が接点Ａと接続され、論理積回路２１からの出力が“０”のとき、切替スイッチ２０の一端を接点Ｃと接続させるための切替信号Ｙを切替スイッチ２０に供給する。また、比較制御部２４は、切替スイッチ２３の一端が接点Ｂと接続され、論理和回路２２からの出力が“１”のとき、切替スイッチ２０の一端を接点Ｃと接続させるための切替信号Ｙを切替スイッチ２０に供給する。さらに、比較制御部２４は、切替スイッチ２３の一端が接点Ｂと接続され、論理和回路２２からの出力が“０”のとき、切替部２０の一端を接点Ｄと接続させるための切替信号Ｙを切替スイッチ２０に送信する。また、比較制御部２４は、ラッチ回路２０１、２０２、２０３と同様に、マイコン１５からの所定周波数のクロック信号が入力され、ラッチ回路２０１、２０２、２０３と同じタイミングで前述した処理を行う。
【００２６】
レジスタ３０１は、ＦＦｈ信号を保持し、接点Ｄと接続されている。ＦＦｈ信号は、切替スイッチ２０の一端が接点Ｄと接続されたとき、Ｄ／Ａコンバータ９に供給される。なお、レジスタ３０１は、光ディスク装置の起動時に、マイコン１５からの入力によってＦＦｈ信号を保持してもよいし、或いは、始めから固定的にレジスタ３０１にＦＦｈ信号を記憶させてもよい。もしくは、レジスタ３０１を設けずにマイコン１５から直接ＦＦｈ信号を発生させてもよい。
【００２７】
レジスタ３０２は、００ｈ信号を保持し、接点Ｅと接続されている。００ｈ信号は、切替スイッチ２０の一端が接点Ｅと接続されたとき、Ｄ／Ａコンバータ９に供給される。なお、レジスタ３０２は、光ディスク装置の起動時に、マイコン１５からの入力によって００ｈ信号を保持してもよいし、或いは、始めから固定的にレジスタ３０２に００ｈ信号を記憶させてもよい。もしくは、レジスタ３０２を設けずにマイコン１５から直接００ｈ信号を発生させてもよい。
【００２８】
なお、ＦＦｈ信号のＦＦｈは、図７で示すように、Ｄ／Ａコンバータ９でアナログ値に変換されたとき、略Ｖref（１．６５ボルト）の電圧となる値である。また、００ｈ信号の００ｈは、図７で示すように、Ｄ／Ａコンバータ９でアナログ値に変換されたとき、Ｖref（１．６５ボルト）の電圧値となる値である。さらに、Ｖref（１．６５ボルト）は、ドライバ１６を介して、スピンドルモータ１７のスピンドルモータコイルに印加されるスピンドル駆動電圧となる。そして、スピンドルモータ１７は、このＶref（１．６５ボルト）によるスピンドル駆動電圧が、スピンドルモータコイルへの負担が最も小さくなるように設計されている。
【００２９】
＝＝＝光ディスク装置の動作＝＝＝
図１乃至図６を参照しつつ、本発明にかかる光ディスク装置の動作として、スピンドル制御信号処理部によるスピンドルモータの制御について説明する。図４は、スピンドル制御信号処理部の比較制御部による制御ついてのフローチャートである。図５は、比較制御部による比較結果を示す表である。図６は、Ｄ／Ａコンバータからドライバへ出力されるアナログ値を示す電圧波形図である。なお、本実施形態では、スピンドルモータ１７へ正の駆動力を与えるためのスピンドル制御信号の最上位ビットを“０”、負の駆動力を与えるためのスピンドル制御信号の最上位ビットを“１”として説明する。
【００３０】
先ず、ラッチ回路２０１、２０２、２０３に記憶されているスピンドル制御信号の最上位ビットが“０”である場合について説明する。例えば、光ディスク装置の起動時を図６・Ｔ０として所定の期間（図６、Ｔ０乃至Ｔ３間）、光ディスク媒体を所定の線速度にて回転させるべく、スピンドルモータ１７へ正の駆動力を与えるためのスピンドル制御信号がＤ／Ａコンバータ９に出力されているものとして説明する。そのため、ラッチ回路２０１は、図６・Ｔ２のタイミングでＭＳＢ抽出部１０２にて抽出されたスピンドル制御信号の最上位ビット“０”が記憶されている。また、ラッチ回路２０２は、図６・Ｔ１のタイミングでＭＳＢ抽出部１０２にて抽出されラッチ回路２０１に記憶されたスピンドル制御信号の最上位ビット“０”が、図６・Ｔ２のタイミングで記憶されている。さらに、ラッチ回路２０３は、図６・Ｔ０のタイミングでＭＳＢ抽出部１０２にて抽出され、図６・Ｔ１のタイミングでラッチ回路２０２に記憶されたスピンドル制御信号の最上位ビット“０”が図６・Ｔ２のタイミングで記憶されている。
【００３１】
スピンドルサーボ処理部７は、前述したアナログ信号処理回路５からのＥＦＭ信号に基づいて、２の補数に変換されたＥＦＭ信号のパルス幅の平均値と基準パルス幅との差である８ビットのデジタル値を算出する（図２、Ｓ１０１乃至Ｓ１０６参照）。マイコン１５は、当該８ビットのデジタル値に基づいて、光ディスク媒体を所定の線速度にて回転させるべく、当該ＥＦＭ信号のパルス幅の平均値と基準パルス幅との差に応じた、スピンドル制御信号（図３、図５の○×ｈ）を生成する。なお、本実施形態では、前述した図６・Ｔ０、Ｔ１、Ｔ２にてＤ／Ａコンバータ９に出力されたスピンドル制御信号による正の駆動力では、光ディスク媒体４が所定の線速度に到達していないものとして説明する。
【００３２】
ＭＳＢ抽出部１０１は、図６・Ｔ３のタイミングでスピンドル制御信号の最上位ビット“０”を抽出する。比較制御部２４は、ＭＳＢ抽出部１０１にて抽出されたスピンドル制御信号の最上位ビット“０”が入力される（図４、Ｓ２０１）。比較制御部２４は、ＭＳＢ抽出部１０１にて抽出されたスピンドル制御信号の最上位ビットが“０”であると判別すると（図４、Ｓ２０２・ＹＥＳ）、切替スイッチ２３の一端を接点Ｂと接続させるための切替信号Ｘを切替スイッチ２３に供給する。切替スイッチ２３の一端は、当該切替信号Ｘに基づいて、接点Ｂと接続される。論理和回路２２は、前述したようにラッチ回路２０１、２０２、２０３に記憶されている最上位ビットがすべて“０”であることから、切替スイッチ２３を介して、比較制御部２４に“０”を出力する。比較制御部２４は、論理和回路２２からの出力が“０”であると判別すると（図４、Ｓ２０３・ＹＥＳ）、切替スイッチ２０の一端を接点Ｄと接続させるための切替信号Ｙを切替スイッチ２０に供給する（図４、Ｓ２０４）。切替スイッチ２０の一端は、当該切替信号Ｙに基づいて、接点Ｄと接続される。レジスタ３０１に保持されているＦＦｈ信号は、切替スイッチ２０を介して、Ｄ／Ａコンバータ９に出力される。Ｄ／Ａコンバータ９は、ＦＦｈ信号をアナログ値（略１．６５ボルト）に変換する（図６、Ｔ３Ｔ４間参照）。ドライバ１６は、Ｄ／Ａコンバータ９からのアナログ値を、所定の倍率にて増幅してスピンドル駆動電圧を生成する。当該スピンドル駆動電圧は、スピンドルモータ１７のスピンドルモータコイルに印加される。
【００３３】
つまり、図６・Ｔ３Ｔ４間において、スピンドルモータコイルへのスピンドル駆動電圧による負担が最も小さくなる。また、ＭＳＢ抽出部１０２は、図６・Ｔ３のタイミングでＦＦｈ信号の最上位ビット“１”を抽出する。ラッチ回路２０１は、ＭＳＢ抽出部１０２にて抽出されたＦＦｈ信号の最上位ビット“１”が記憶される。また、ラッチ回路２０２は、図６・Ｔ２のタイミングでＭＳＢ抽出部１０２にて抽出されラッチ回路２０１に記憶されているスピンドル制御信号の最上位ビット“０”が図６・Ｔ３のタイミングで記憶される。さらに、ラッチ回路２０３は、図６・Ｔ１にＭＳＢ抽出部１０２にて抽出され、図６・Ｔ２のタイミングでラッチ回路２０２に記憶されているスピンドル制御信号の最上位ビット“０”が図６・Ｔ３のタイミングで記憶される。
【００３４】
なお、ラッチ回路２０１、２０２、２０３に記憶されているスピンドル制御信号の最上位ビットのうち、少なくとも１つの最上位ビットが“１”である場合、論理和回路２２は、比較制御部２４に“１”を出力する。比較制御部２４は、論理積和回路２２からの出力が“１”であると判別すると（図４、Ｓ２０３・ＮＯ）、切替スイッチ２０の一端を接点Ｃと接続させるための切替信号Ｙを切替スイッチ２０に供給する（図４、Ｓ２０５）。切替スイッチ２０の一端は、当該切替信号Ｙに基づいて、接点Ｃと接続される。そして、前述のスピンドルサーボ処理部７による、ＥＦＭ信号のパルス幅の平均値と基準パルス幅との差に応じて生成されたスピンドル制御信号が、切替スイッチ２０を介して、Ｄ／Ａコンバータ９に出力される。Ｄ／Ａコンバータ９は、当該スピンドル制御信号をアナログ値に変換する（例えば、図６、Ｔ４Ｔ５間参照）。ドライバ１６は、Ｄ／Ａコンバータ９からのアナログ値を、所定の倍率にて増幅してスピンドル駆動電圧を生成する。当該スピンドル駆動電圧は、スピンドルモータ１７のスピンドルモータコイルに印加される。
【００３５】
つまり、図６・Ｔ４Ｔ５間において、スピンドルモータコイルへ正の駆動力が与えられる。また、ＭＳＢ抽出部１０２は、図６・Ｔ４のタイミングでスピンドル制御信号の最上位ビット“０”を抽出する。ラッチ回路２０１は、ＭＳＢ抽出部１０２にて抽出されたスピンドル制御信号の最上位ビット“０”が記憶される。また、ラッチ回路２０２は、図６・Ｔ３のタイミングでＭＳＢ抽出部１０２にて抽出されラッチ回路２０１に記憶されているスピンドル制御信号の最上位ビット“１”が図６・Ｔ１０のタイミングで記憶される。さらに、ラッチ回路２０３は、図６・Ｔ２のタイミングでＭＳＢ抽出部１０２にて抽出され、図６・Ｔ３のタイミングでラッチ回路２０２に記憶されているスピンドル制御信号の最上位ビット“０”が図６・Ｔ４のタイミングで記憶される。
【００３６】
次にラッチ回路２０１、２０２、２０３に記憶されているスピンドル制御信号の最上位ビットが“１”である場合について説明する。例えば、図６・Ｔ８のタイミングにおいて、ラッチ回路２０１は、図６・Ｔ８のタイミングでＭＳＢ抽出回路１０２にて抽出されたスピンドル制御信号の最上位ビット“１”が記憶されている。また、ラッチ回路２０２は、図６・Ｔ７のタイミングでＭＳＢ抽出部１０２にて抽出されラッチ回路２０１に記憶されたスピンドル制御信号の最上位ビット“１”が図６・Ｔ８のタイミングで記憶される。さらに、ラッチ回路２０３は、図６・Ｔ６のタイミングでＭＳＢ抽出部１０２にて抽出され、図６・Ｔ７のタイミングでラッチ回路２０２に記憶されたスピンドル制御信号の最上位ビット“１”が図６・Ｔ８のタイミングで記憶されている。
【００３７】
スピンドルサーボ処理部７は、前述したアナログ信号処理回路５からのＥＦＭ信号に基づいて、２の補数に変換されたＥＦＭ信号のパルス幅の平均値と基準パルス幅との差である８ビットのデジタル値を算出する（図２、Ｓ１０１乃至Ｓ１０６参照）。マイコン１５は、当該８ビットのデジタル値に基づいて、光ディスク媒体を所定の線速度にて回転させるべく、当該ＥＦＭ信号のパルス幅の平均値と基準パルス幅との差に応じた、スピンドル制御信号を生成する。なお、本実施形態では、前述した図６・Ｔ６、Ｔ７、Ｔ８にてＤ／Ａコンバータ９に出力されたスピンドル制御信号による負の駆動力では、光ディスク媒体４が所定の線速度に達していないものとして説明する。
【００３８】
ＭＳＢ抽出部１０１は、スピンドル制御信号の最上位ビット“１”を抽出する。比較制御部２４は、ＭＳＢ抽出部１０１にて抽出されたスピンドル制御信号の最上位ビット“１”が入力される（図４、Ｓ２０１）。比較制御部２４は、ＭＳＢ抽出部１０１にて抽出されたスピンドル制御信号の最上位ビットが“１”であると判別すると（図４、Ｓ２０２・ＮＯ）、切替スイッチ２３の一端を接点Ａと接続させるための切替信号Ｘを切替スイッチ２３に供給する。切替スイッチ２３の一端は、当該切替信号Ｘに基づいて、接点Ａと接続される。論理積回路２１は、前述したようにラッチ回路２０１、２０２、２０３に記憶されている最上位ビットがすべて“１”であることから、切替スイッチ２３を介して、比較制御部２４に“１”を出力する。比較制御部２４は、論理積回路２１からの出力が“１”であると判別すると（図４、Ｓ２０６・ＹＥＳ）、切替スイッチ２０の一端を接点Ｅと接続させるための切替信号Ｙを切替スイッチ２０に供給する（図４、Ｓ２０７）。切替スイッチ２０の一端は、当該切替信号Ｙに基づいて、接点Ｅと接続される。レジスタ３０２に保持されている００ｈ信号は、切替スイッチ２０を介して、Ｄ／Ａコンバータ９に出力される。Ｄ／Ａコンバータ９は、００ｈ信号をアナログ値（１．６５ボルト）に変換する（図６、Ｔ９Ｔ１０間参照）。ドライバ１６は、Ｄ／Ａコンバータ９からのアナログ値を、所定の倍率にて増幅してスピンドル駆動電圧を生成する。当該スピンドル駆動電圧は、スピンドルモータ１７のスピンドルモータコイルに印加される。
【００３９】
つまり、図６・Ｔ９Ｔ１０間において、スピンドルモータコイルへのスピンドル駆動電圧による負担が最も小さくなる。また、ＭＳＢ抽出部１０２は、図６・Ｔ９のタイミングで００ｈ信号の最上位ビット“０”を抽出する。ラッチ回路２０１は、ＭＳＢ抽出部１０２にて抽出された００ｈ信号の最上位ビット“０”が記憶される。また、ラッチ回路２０２は、図６・Ｔ８のタイミングでＭＳＢ抽出部１０２にて抽出されラッチ回路２０１に記憶されているスピンドル制御信号の最上位ビット“１”が図６・Ｔ９のタイミングで記憶される。さらに、ラッチ回路２０３は、図６・Ｔ７のタイミングでＭＳＢ抽出部１０２にて抽出され、図６・Ｔ８のタイミングでラッチ回路２０２に記憶されているスピンドル制御信号の最上位ビット“１”が図６・Ｔ９のタイミングで記憶される。
【００４０】
なお、ラッチ回路２０１、２０２、２０３に記憶されているスピンドル制御信号の最上位ビットのうち、少なくとも１つの最上位ビットが“０”である場合、論理積回路２１は、比較制御部２４に“０”を出力する。比較制御部２４は、論理積回路２１からの出力が“０”であると判別すると（図４、Ｓ２０６・ＮＯ）、切替スイッチ２０の一端を接点Ｃと接続させるための切替信号Ｙを切替スイッチ２０に供給する（図４、Ｓ２０５）。切替スイッチ２０の一端は、当該切替信号Ｙに基づいて、接点Ｃと接続される。そして、前述のスピンドルサーボ処理部７による、ＥＦＭ信号のパルス幅の平均値と基準パルス幅との差に応じて生成されたスピンドル制御信号が、切替スイッチ２０を介して、Ｄ／Ａコンバータ９に出力される。Ｄ／Ａコンバータ９は、当該スピンドル制御信号をアナログ値に変換する（図６、Ｔ１０Ｔ１１間参照）。ドライバ１６は、Ｄ／Ａコンバータ９からのアナログ値を、所定の倍率にて増幅してスピンドル駆動電圧を生成する。当該スピンドル駆動電圧は、スピンドルモータ１７のスピンドルモータコイルに印加される。
【００４１】
つまり、図６・Ｔ１０Ｔ１１間において、スピンドルモータコイルへ負の駆動力が与えられる。また、ＭＳＢ抽出部１０２は、図６・Ｔ１０にてスピンドル制御信号の最上位ビット“１”を抽出する。ラッチ回路２０１は、ＭＳＢ抽出部１０２にて抽出されたスピンドル制御信号の最上位ビット“１”が記憶される。また、ラッチ回路２０２は、図６・Ｔ９のタイミングでＭＳＢ抽出部１０２にて抽出されラッチ回路２０１に記憶されているスピンドル制御信号の最上位ビット“０”が図６・Ｔ１０のタイミングで記憶される。さらに、ラッチ回路２０３は、図６・Ｔ８にＭＳＢ抽出部１０２にて抽出され、図６・Ｔ９のタイミングでラッチ回路２０２に記憶されているスピンドル制御信号の最上位ビット“１”が図６・Ｔ１０のタイミングで記憶される。
【００４２】
本実施形態によれば、所定の期間（例えば図６、Ｔ０Ｔ３間）スピンドルモータ１７に正（または負）の駆動力を与えるためのスピンドル制御信号が連続して出力され続けている場合、さらにスピンドルモータ１７に正（または負）の駆動力を与えるためのスピンドル制御信号がＤ／Ａコンバータ９に出力されることを遮断することが可能となる。よって、スピンドルモータ１７は、当該スピンドル制御信号に基づく駆動力を受けず、スピンドルモータ１７の負担を軽減することができる。
【００４３】
また、本実施形態によれば、所定の期間（例えば図６、Ｔ４Ｔ７間）スピンドルモータ１７に同じ極性の駆動力を与えるためのスピンドル制御信号が連続して出力され続けていない場合、ＥＦＭ信号のパルス幅の平均値と基準パルス幅との差に応じて生成されたスピンドル制御信号をＤ／Ａコンバータ９に出力させることが可能となる。
【００４４】
また、本実施形態によれば、所定の期間（例えば、図６、Ｔ６Ｔ９間）スピンドルモータ１７に負の駆動力を与えるためのスピンドル制御信号が連続して出力され続けている場合、００ｈ信号に基づくスピンドル駆動電圧（１．６５ボルト）がスピンドルモータ１７に与えられるため、スピンドルモータ１７の負担を最も軽減できる。
【００４５】
また、本実施形態によれば、複数のタイミングでＤ／Ａコンバータ９に出力された００ｈ信号、またはスピンドルモータ１７に負の駆動力を与えるためのスピンドル制御信号を、ラッチ回路２０１、２０２、２０３に記憶することが可能となる。さらに、当該ラッチ回路２０１、２０２、２０３の記憶に基づいて、論理積回路２１は、複数のタイミングで当該スピンドル制御信号が出力されたか否かを判別することが可能となる。
【００４６】
また、本実施形態によれば、論理積回路２１が複数のタイミングにおいて、スピンドルモータ１７に負の駆動力を与えるためのスピンドル制御信号のみが出力されていると判別した場合、一方の論理値である“１”を出力することにより、論理積回路２１の判別結果を容易なものとすることができる。また、００ｈ信号をＤ／Ａコンバータ９に出力することを確実なものとすることができる。さらに、論理積回路２１が複数のタイミングにおいて、少なくとも１つのタイミングで００ｈ信号またはスピンドルモータ１７に正の駆動力を与えるためのスピンドル制御信号が出力されていると判別した場合、他方の論理値である“０”を出力することにより、論理積回路２１の判別結果を容易なものとすることができる。また、当該スピンドル制御信号をＤ／Ａコンバータ９に出力することを確実なものとすることができる。
【００４７】
また、本実施形態によれば、論理積回路２１の判別結果と、複数のタイミング後のタイミングにおけるスピンドルモータ１７に負の駆動力を与えるためのスピンドル制御信号とを判別することが可能となる。つまり、論理積回路２１からの出力が他方の論理値“０”の場合、切替スイッチ２０の一端を接点Ｃに接続させることで容易かつ確実に、当該スピンドル制御信号をＤ／Ａコンバータ９に出力することができる。また、論理積回路２１からの出力が一方の論理値“１”の場合、切替スイッチ２０の一端を接点Ｅと接続させることで容易かつ確実に、００ｈ信号をＤ／Ａコンバータ９に出力することができる。
【００４８】
また、本実施形態によれば、負の駆動力を与えるためのスピンドル制御信号および００ｈ信号がデジタル値であり、当該スピンドル制御信号の最上位ビット“１”、００ｈ信号の最上位ビット“０”を抽出部１０１、１０２にて抽出することにより、ラッチ回路２０１、２０２、２０３への記憶、比較制御部２４の判別を容易かつ確実なものとすることができる。
【００４９】
また、本実施形態によれば、所定の期間（例えば、図６、Ｔ０Ｔ３間）スピンドルモータ１７に正の駆動力を与えるためのスピンドル制御信号が連続して出力され続けている場合、ＦＦｈ信号に基づくスピンドル駆動電圧（略１．６５ボルト）がスピンドルモータ１７に与えられるため、スピンドルモータ１７の負担を軽減できる。
【００５０】
また、本実施形態によれば、複数のタイミングでＤ／Ａコンバータ９に出力されたＦＦｈ信号、またはスピンドルモータ１７に正の駆動力を与えるためのスピンドル制御信号を、ラッチ回路２０１、２０２、２０３に記憶することが可能となる。さらに、当該ラッチ回路２０１、２０２、２０３の記憶に基づいて、論理和回路２２は、複数のタイミングで当該スピンドル制御信号が出力されたか否かを判別することが可能となる。
【００５１】
また、本実施形態によれば、論理和回路２２が複数のタイミングにおいて、スピンドルモータ１７に正の駆動力を与えるためのスピンドル制御信号のみが出力されていると判別した場合、一方の論理値である“０”を出力することにより、論理和回路２２の判別結果を容易なものとすることができる。また、ＦＦｈ信号をＤ／Ａコンバータ９に出力することを確実なものとすることができる。さらに、論理和回路２２が複数のタイミングにおいて、少なくとも１つのタイミングでＦＦｈ信号またはスピンドルモータ１７に負の駆動力を与えるためのスピンドル制御信号が出力されていると判別した場合、他方の論理値“１”を出力することにより、論理和回路２２の判別結果を容易なものとすることができる。また、スピンドルモータ１７に正の駆動力を与えるためのスピンドル制御信号をＤ／Ａコンバータ９に出力することを確実なものとすることができる。
【００５２】
また、本実施形態によれば、論理和回路２２の判別結果と、複数のタイミング後のタイミングにおけるスピンドルモータ１７に正の駆動力を与えるためのスピンドル制御信号とを判別することが可能となる。つまり、論理和回路２２からの出力が他方の論理値“１”の場合、切替スイッチ２０の一端を接点Ｃに接続させることで容易かつ確実に、当該スピンドル制御信号をＤ／Ａコンバータ９に出力することが出来る。また、論理和回路２２からの出力が一方の論理値“０”の場合、切替スイッチ２０の一端を接点Ｄと接続させることで容易かつ確実に、ＦＦｈ信号をＤ／Ａコンバータ９に出力することができる。
【００５３】
また、本実施形態によれば、正の駆動力を与えるためのスピンドル制御信号およびＦＦｈ信号がデジタル値であり、当該スピンドル制御信号の最上位ビット“０”、ＦＦｈ信号の最上位ビット“１”を抽出部１０１、１０２にて抽出することにより、ラッチ回路２０１、２０２、２０３への記憶、比較制御部２４の判別を容易かつ確実なものとすることができる。
【００５４】
なお、本実施形態においては、ラッチ回路２０１、２０２、２０３を設け、連続する３度のタイミングにおけるＤ／Ａコンバータ９への各信号の出力を記憶しているが、これに限るものではない。例えば、ラッチ回路の数を増やし、クロック信号の周波数を高くすれば、論理積回路２１、論理和回路２２の判別結果がよる精度がより高いものとなる。また、ラッチ回路の数を減らして、論理積回路２１、論理和回路２２による判別ための処理速度を速くすることも可能である。
【００５５】
以上、本発明に係る光ディスク装置において、スピンドル制御信号処理部によるスピンドルモータの制御について説明したが、上記の説明は、本発明の理解を容易とするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得る。
【図面の簡単な説明】
【００５６】
【図１】本発明を適用する光ディスク再生装置の全体を示す機能ブロック図である。
【図２】スピンドルサーボ処理部の処理動作を示すフローチャートである。
【図３】スピンドル制御信号処理部の構成の一例を示す図である。
【図４】スピンドル制御信号処理部の比較制御部による制御についてのフローチャートである。
【図５】比較制御部による比較結果を示す表である。
【図６】Ｄ／Ａコンバータからドライバへ出力されるアナログ値を示す電圧波形図である。
【図７】Ｖref（１．６５ボルト）と２の補数で表された８ビットデータとの相対を示す図である。
【符号の説明】
【００５７】
１      光ピックアップ
２      レーザーダイオード
３      光検出器
４      光ディスク媒体
５      アナログ信号処理回路
６      動作制御部
７      スピンドルサーボ処理部
８      スピンドル制御信号処理部
９      Ｄ／Ａコンバータ
１０    基準パルス幅検出部
１１    演算部
１２    減算部
１３    変換部
１４    ＥＦＭ復号化処理部
１５    マイコン
１６    ドライバ
１７    スピンドルモータ
１８    ターンテーブル
１９    回転軸
２０、２３    切替スイッチ
２１    論理積回路
２２    論理和回路
２４    比較制御部
１０１、１０２  ＭＳＢ抽出部
２０１、２０２、２０３  ラッチ回路
３０１、３０２  レジスタ
【図１】
2005332498.tif 000003
【図２】
2005332498.tif 000004
【図３】
2005332498.tif 000005
【図４】
2005332498.tif 000006
【図５】
2005332498.tif 000007
【図６】
2005332498.tif 000008
【図７】
2005332498.tif 000009