(57)【要約】【課題】抵抗性フィールドプレートの間隙を広く確保しつつ、高耐圧特性を実現する。【解決手段】基板上における半導体層の表面領域において形成された内側の第１の主電極及び外側の第２の主電極とを抵抗性フィールドプレートで接続する。この抵抗性フィールドプレートは、第１の主電極を囲み、且つ、第１の主電極から第２の主電極に順次近づくように配置された複数の周回フィールドプレートと、隣り合う周回フィールドプレート同士を接続する接続フィールドプレートとを有する。複数の周回フィールドプレートによる間隙上には層間絶縁膜を介して第１及び第２の主電極間への電圧印加時に、抵抗性フィールドプレートとの間で容量を形成する導電性フィールドプレートを設ける。【選択図】  図１
2005005443.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された半導体層と、
前記半導体層の表面領域に形成され、内側の第１の主電極と、外側の第２の主電極を有し、前記第１及び第２の主電極間に主電流を流すようにした横型半導体素子と、
前記第２の主電極の内側において、前記第１の主電極を囲むように前記半導体層上に形成されたフィールド絶縁膜と、
それぞれ前記フィールド絶縁膜上に形成され、前記第１の主電極を囲み、且つ、前記第１の主電極から前記第２の主電極に順次近づくように配置された、略周回形状を有する複数の周回フィールドプレートであって、最内側の前記周回フィールドプレートが前記第１の主電極に接続され、最外側の前記周回フィールドプレートが前記第２の主電極に接続された複数の周回フィールドプレートと、隣り合う前記周回フィールドプレート同士を接続する接続フィールドプレートと、を有する抵抗性フィールドプレートと、
前記複数の周回フィールドプレートによる間隙上において層間絶縁膜を介してフローティング状態に形成され、前記第１及び第２の主電極間への電圧印加時に、前記抵抗性フィールドプレートとの間で容量を形成する導電性フィールドプレートと、
を備えることを特徴とする高耐圧半導体装置。
【請求項２】
前記複数の周回フィールドプレートは、それぞれ同心円状に構成されたことを特徴とする請求項１に記載の高耐圧半導体装置。
【請求項３】
前記導電性フィールドプレートは、前記複数の周回フィールドプレートによる間隙上に沿って同心円状に形成されたことを特徴とする請求項２に記載の高耐圧半導体装置。
【請求項４】
前記導電性フィールドプレートは、前記複数の周回フィールドプレートによる間隙の複数を覆うように形成されたことを特徴とする請求項３に記載の高耐圧半導体装置。
【請求項５】
前記抵抗性フィールドプレートは、渦巻き状に形成されたことを特徴とする請求項１に記載の高耐圧半導体装置。
【請求項６】
前記導電性フィールドプレートは、前記抵抗性フィールドプレートによる間隙上に沿って渦巻き状に形成され、且つ、複数に分断されたことを特徴とする請求項５に記載の高耐圧半導体装置。
【請求項７】
半導体基板の第１面及び第２面側においてそれぞれ第１及び第２の主電極を有し、前記第１及び第２の主電極間に主電極を流すようにした、前記半導体基板中に形成された縦型半導体素子と、
終端部であって、
前記半導体基板の第１面側において、前記第１の主電極と基板面に平行方向に離間した状態で前記半導体基板の外周部に形成されたフィールド電極と、
前記フィールド電極の内側において前記第１の主電極を囲むように前記半導体基板上に形成されたフィールド絶縁膜と、
それぞれ前記フィールド絶縁膜上に形成され、前記第１の主電極を囲み、且つ、前記第１の主電極から前記フィールド電極に順次近づくように配置された、略周回形状を有する複数の周回フィールドプレートであって、最内側の前記周回フィールドプレートが前記第１の主電極に接続され、最外側の前記周回フィールドプレートが前記フィールド電極に接続された複数の周回フィールドプレートと、隣り合う前記周回フィールドプレート同士を接続する接続フィールドプレートと、を有する抵抗性フィールドプレートと、
前記複数の周回フィールドプレートによる間隙上において層間絶縁膜を介してフローティング状態に形成され、前記第１の主電極及び前記フィールド電極間への電圧印加時において、前記抵抗性フィールドプレートとの間で容量を形成する導電性フィールドプレートと、
を有する終端部と、
を備えたことを特徴とする高耐圧半導体装置。
【請求項８】
前記複数の周回フィールドプレートは、それぞれ同心円状に構成されたことを特徴とする請求項７に記載の高耐圧半導体装置。
【請求項９】
前記導電性フィールドプレートは、前記複数の周回フィールドプレートによる間隙上に沿って同心円状に形成されたことを特徴とする請求項８に記載の高耐圧半導体装置。
【請求項１０】
前記抵抗性フィールドプレートは、渦巻き状に形成され、
前記導電性フィールドプレートは、前記抵抗性フィールドプレートによる間隙上に沿って渦巻き状に形成され、且つ、複数に分断されたことを特徴とする請求項７に記載の高耐圧半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高耐圧半導体装置に関し、特に抵抗性フィールドプレートを備えた高耐圧半導体装置に関する。
【０００２】
【従来の技術】
高耐圧半導体素子の中には、基板の同一面上に形成された、高電圧電極（例えばアノード電極）と低電圧電極（例えばカソード電極）との間に、抵抗性フィールドプレートを備えたタイプのものがある。
【０００３】
この抵抗性フィールドプレートは、高電圧電極と低電圧電極との間に、例えば耐圧電圧が印加された場合に、抵抗性フィールドプレート中に微少電流を流すことで、高電圧電極及び低電圧電極間における基板の表面電界を緩和するものである。
【０００４】
図９は、このような抵抗性フィールドプレートを備えた従来の高耐圧半導体装置を示す平面図であり、図１０は、図９の高耐圧半導体装置における抵抗性フィールドプレートを示した平面図である。図１１は、図９の高耐圧半導体装置のＸＩ−ＸＩ線における断面図である。
【０００５】
図１１に示すように、単結晶シリコン基板５１と、シリコン酸化膜による絶縁膜５２と、高抵抗のｎ型基板５４とから構成されたＳＯＩ基板５３が設けられている。ｎ型基板５４の表面には、ｐ型アノード領域５５及びｎ型カソード領域５６が選択的に形成されている。これらｐ型アノード領域５５及びｎ型カソード領域５６の表面には、高不純物濃度のｐ型コンタクト領域５８及びｎ型コンタクト領域５９がそれぞれ選択的に形成されている。
【０００６】
ｐ型アノード領域５５とｎ型カソード領域５６との間におけるｎ型基板５４の表面には、選択酸化により形成されたいわゆるＬＯＣＯＳ酸化膜６０が形成されている。このＬＯＣＯＳ酸化膜６０上には、ポリシリコンからなる渦巻き状の平面パターンを有する抵抗性フィールドプレート６１が形成されている（図１０参照）。
【０００７】
特に図９に示すように、この抵抗性フィールドプレート６１は、３つの構成要素、即ち、アノード電極６２に接続された環状の第１の抵抗性フィールドプレート６１１と、この第１の抵抗性フィールドプレート６１１に囲まれ且つカソード電極６３に接続された第２の抵抗性フィールドプレート６１２と、一端が第１の抵抗性フィールドプレート６１１に接続され且つ他端が第２の抵抗性フィールドプレート６１２に接続された渦巻き状の抵抗性フィールドプレート６１ａとから構成されている。なお、図１１中、符号６４は、層間絶縁膜を示す。
【０００８】
上の構成において、図１１に示すように、ｎ型基板５４の表面における電界を緩和するためには、即ち、ｎ型基板５４の表面において均一な電界分布を発生させるためには、抵抗性フィールドプレート６１ａにおける渦の間隔を狭くして、渦の巻き数を増やすことが考えられる。
【０００９】
しかし、渦の間隔を狭くすると、製造プロセスにおいて渦の間にダスト等が入り込んだ場合、入り込んだダスト等が隣り合うプレートを短絡してしまう恐れがある。したがって、渦の間隔としてある程度の広さを確保する必要がある。
【００１０】
このため、上述した構造では、耐圧の向上に限界があった。
【００１１】
これに対し、別の高耐圧半導体装置として、横型半導体装置の表面に容量接合型のフィールドプレートを設け、これにより高耐圧化を図るものもある（特許文献２参照）。
【００１２】
より詳しくは、この高耐圧半導体装置における容量接合型フィールドプレートは上下２段構造になっていて、下段には、複数の環状の導電性フィールドプレートを同心円状且つフローティング状に配設する。一方、上段には、下段のフィールドプレートの各間隙上に沿って、環状の導電性フィールドプレートを配設する。
【００１３】
この構造においては、アノード電極及びカソード電極間に電圧を印加した際に、アノード電極と下段の導電性フィールドプレート間、下段の導電性フィールドプレートと上段の導電性フィールドプレート間、及び下段の導電性フィールドプレートとカソード電極間に容量が形成される。即ち、アノード電極及びカソード電極間は、複数の容量によって接合される。これによって、基板表面において均一な電界分布を得るようにしている。
【００１４】
しかし、上の容量接合型のフィールドプレート構造では、各導電性フィールドプレートの電位が、特定の電位に固定されていないため、耐圧が変動する問題があった。
【００１５】
【特許文献１】
特開２０００−２２１７５号公報
【特許文献２】
特開２００２−３５３４４８号公報
【特許文献３】
米国特許第５５４１４３９号明細書
【００１６】
【発明が解決しようとする課題】
以上のように、アノード電極及びカソード電極間に渦巻き形状の抵抗性フィールドプレートを用いる場合、渦巻きの間隔を、製造上の制約から広くする必要があり、このため、十分な耐圧を取得できない問題があった。一方、容量接合型のフィールドプレートを用いた場合、導電性フィールドプレートの電位が安定しないため、耐圧が変動する問題があった。
【００１７】
本発明は、上記問題点に鑑みてなされたものであり、その目的とするところは、抵抗性フィールドプレートの間隙を広く確保しつつ、高耐圧特性を有する高耐圧半導体装置を提供することにある。
【００１８】
【課題を解決するための手段】
本発明の第１の高耐圧半導体装置は、基板と、前記基板上に形成された半導体層と、前記半導体層の表面領域に形成され、内側の第１の主電極と、外側の第２の主電極を有し、前記第１及び第２の主電極間に主電流を流すようにした横型半導体素子と、前記第２の主電極の内側において、前記第１の主電極を囲むように前記半導体層上に形成されたフィールド絶縁膜と、それぞれ前記フィールド絶縁膜上に形成され、前記第１の主電極を囲み、且つ、前記第１の主電極から前記第２の主電極に順次近づくように配置された、略周回形状を有する複数の周回フィールドプレートであって、最内側の前記周回フィールドプレートが前記第１の主電極に接続され、最外側の前記周回フィールドプレートが前記第２の主電極に接続された複数の周回フィールドプレートと、隣り合う前記周回フィールドプレート同士を接続する接続フィールドプレートと、を有する抵抗性フィールドプレートと、前記複数の周回フィールドプレートによる間隙上において層間絶縁膜を介してフローティング状態に形成され、前記第１及び第２の主電極間への電圧印加時に、前記抵抗性フィールドプレートとの間で容量を形成する導電性フィールドプレートと、を備えることを特徴とする。
【００１９】
本発明の第２の高耐圧半導体装置は、第１の高耐圧半導体装置において、前記複数の周回フィールドプレートがそれぞれ同心円を構成されたことを特徴とする。
【００２０】
本発明の第３の高耐圧半導体装置は、第２の高耐圧半導体装置において、前記導電性フィールドプレートが、前記複数の周回フィールドプレートによる間隙上に沿って同心円状に形成されたことを特徴とする。
【００２１】
本発明の第４の高耐圧半導体装置は、前記導電性フィールドプレートが、前記複数の周回フィールドプレートによる間隙の複数を覆うように形成されたことを特徴とする。
【００２２】
本発明の第５の高耐圧半導体装置は、第１の高耐圧半導体装置において、前記抵抗性フィールドプレートが、渦巻き状に形成されたことを特徴とする。
【００２３】
本発明の第６の高耐圧半導体装置は、第５の高耐圧半導体装置において、前記導電性フィールドプレートが、前記抵抗性フィールドプレートによる間隙上に沿って渦巻き状に形成され、且つ、複数に分断されたことを特徴とする。
【００２４】
本発明の第７の高耐圧半導体装置は、半導体基板の第１面及び第２面側においてそれぞれ第１及び第２の主電極を有し、前記第１及び第２の主電極間に主電極を流すようにした、前記半導体基板中に形成された縦型半導体素子と、終端部であって、前記半導体基板の第１面側において、前記第１の主電極と基板面に平行方向に離間した状態で前記半導体基板の外周部に形成されたフィールド電極と、前記フィールド電極の内側において前記第１の主電極を囲むように前記半導体基板上に形成されたフィールド絶縁膜と、それぞれ前記フィールド絶縁膜上に形成され、前記第１の主電極を囲み、且つ、前記第１の主電極から前記フィールド電極に順次近づくように配置された、略周回形状を有する複数の周回フィールドプレートであって、最内側の前記周回フィールドプレートが前記第１の主電極に接続され、最外側の前記周回フィールドプレートが前記フィールド電極に接続された複数の周回フィールドプレートと、隣り合う前記周回フィールドプレート同士を接続する接続フィールドプレートと、を有する抵抗性フィールドプレートと、前記複数の周回フィールドプレートによる間隙上において層間絶縁膜を介してフローティング状態に形成され、前記第１の主電極及び前記フィールド電極間への電圧印加時において、前記抵抗性フィールドプレートとの間で容量を形成する導電性フィールドプレートと、を有する終端部と、を備えたことを特徴とする。
【００２５】
本発明の第８の高耐圧半導体装置は、前記複数の周回フィールドプレートが、それぞれ同心円状に構成されたことを特徴とする。
【００２６】
本発明の第９の高耐圧半導体装置は、第８の高耐圧半導体装置において、前記導電性フィールドプレートが、前記複数の周回フィールドプレートによる間隙上に沿って同心円状に形成されたことを特徴とする。
【００２７】
本発明の第１０の高耐圧半導体装置は、第７の高耐圧半導体装置において、前記抵抗性フィールドプレートが渦巻き状に形成され、さらに、前記導電性フィールドプレートが、前記抵抗性フィールドプレートによる間隙上に沿って渦巻き状に形成され且つ複数に分断されたことを特徴とする。
【００２８】
【発明の実施の形態】
図１は、本発明の第１の実施の形態に係る高耐圧半導体装置を示す平面図である。この高耐圧半導体装置は、横型ダイオードの一例を示すものである。
【００２９】
図２は、この高耐圧半導体装置における抵抗性フィールドプレートを示した平面図である。
【００３０】
図３は、図１のＩＩＩ−ＩＩＩ線における断面図である。
【００３１】
この高耐圧半導体装置は、同心円状に配置された複数の環状の抵抗性フィールドプレートと、隣り合う抵抗性フィールドプレート同士を接続する帯状の抵抗性フィールドプレートと、環状の抵抗性フィールドプレート同士による間隙上に沿ってフローティング状（島状）に配設された導電性のフィールドプレートとを備えることを特徴とする。
【００３２】
以下、図１〜図３を用いて、この高耐圧半導体装置について詳しく説明する。
【００３３】
図３に示すように、単結晶シリコンによる支持基板３と、シリコン酸化膜（ＳｉＯ２膜）からなる絶縁膜４と、高抵抗のｎ型基板６とから構成されたＳＯＩ基板５が設けられている。ｎ型基板６の表面には、ｐ型アノード領域８及びｎ型カソード領域９がそれぞれ選択的に形成されている。ｐ型アノード領域８の表面には、高不純物濃度のｐ型コンタクト領域１０が選択的に形成され、一方、ｎ型カソード領域９の表面には、高不純物濃度のｎ型コンタクト領域１１が選択的に形成されている。
【００３４】
ｐ型アノード領域８とｎ型カソード領域９との間におけるｎ型基板６の表面にはＬＯＣＯＳ酸化膜１２が形成されている。このＬＯＣＯＳ酸化膜１２上には、ポリシリコン等の高抵抗性材料からなる抵抗性フィールドプレート１が形成されている。
【００３５】
図２に示すように、この抵抗性フィールドプレート１は、同心円環状に配置された、複数の抵抗性フィールドプレート１ａ（抵抗性フィールドプレート１ａ１〜１ａ７）と、隣り合う抵抗性フィールドプレート同士を接続する帯状の抵抗性フィールドプレート１ｂとから構成される。図中、１ｃは、孔である。
【００３６】
図３に示すように、ｐ型コンタクト領域１０上には、例えばシリコン酸化膜による層間絶縁膜１７を介して、第１のアノード電極１３が抵抗性フィールドプレート１ａ１と接続された状態で形成されている。また、ｎ型コンタクト領域１１上には、層間絶縁膜１７を介して、第１のカソード電極１４が抵抗性フィールドプレート１ａ７と接続された状態で形成されている。従って、第１のアノード電極１３と第１のカソード電極１４とは、高抵抗の抵抗性フィールドプレート１（抵抗性フィールドプレート１ａ１〜１ａ７及び抵抗性フィールドプレート１ｂ）を介して電気的に接続される。
【００３７】
これら第１のアノード電極１３及び第１のカソード電極１４上には、それぞれに厚みを持たせるため、第２のアノード電極１５及び第２のカソード電極１６が一体に形成されている。
【００３８】
上述した電極、つまり、第１及び第２のアノード電極１３、１５、並びに、第１及び第２のカソード電極１４、１６は、例えばアルミニウムや銅、タングステン等により形成されている。
【００３９】
一方、図３に示すように、環状の抵抗性フィールドプレート１ａ及び帯状の抵抗性フィールドプレート１ｂ（図２参照）上には層間絶縁膜１７を介して、例えばアルミニウムによる導電性フィールドプレート２（導電性フィールドプレート２１〜２６）が形成されている。この導電性フィールドプレート２は、図１に示すように、抵抗性フィールドプレート１ａ１〜１ａ７による間隙上に沿って同心円状且つフローティング状に配設されている。このような導電性フィールドプレート２は、図３に示すように、上述の第１のアノード電極１３及び第１のカソード電極１４と同一工程あるいは別工程により形成される。
【００４０】
そして、導電性フィールドプレート２の表面には第２の層間絶縁膜１８が設けられている。
【００４１】
以上の構成における動作を説明する。
【００４２】
図３に示すように、第２のカソード電極１６に正、第２のアノード電極１５に負の電圧を印加する。つまり、この横型ダイオードに逆方向の電圧（例えば耐圧電圧）を印加する。このとき、第２のカソード電極１６と第２のアノード電極１５とは高抵抗の抵抗性フィールドプレート１を介して電気的に接続されているため、第２のカソード電極１６から第２のアノード電極１５へ微少電流が流れる。この結果、図３において、各抵抗性フィールドプレート１ａ１〜１ａ７は、それぞれ、抵抗性フィールドプレート１ａ７から抵抗性フィールドプレート１ａ１へと段階的に下がった状態の電位を有する。
【００４３】
一方、環状の抵抗性フィールドプレート１ａと導電性フィールドプレート２との間には、図４（ａ）に示すように、電圧印加時に、容量が形成される。
【００４４】
図４（ｂ）は、図４（ａ）に示す容量接合関係を等価的に表した図である。
【００４５】
図４（ｂ）に示すように、図４（ａ）の状態は、隣接する抵抗性フィールドプレート間において複数の容量が接合された状態とみなすことができる。従って、隣り合う抵抗性フィールドプレート間の電位は、一方の抵抗性フィールドプレートの電位から、他方の抵抗性フィールドプレートの電位へと滑らかに変化する。
【００４６】
以上から分かるように、電圧印加時においては、抵抗性フィールドプレート１に微少電流が流れるため、各抵抗性フィールドプレート１ａ１〜１ａ７における電位は特定されるとともに、各抵抗性フィールドプレート１ａ１〜１ａ７の間隙における電位は滑らかに変化する。すなわち、高電位側の抵抗性フィールドプレート１ａ７から低電位側のフィールドプレート１ａ１へと行くに従い、抵抗性フィールドプレート１ａ７〜１ａ１間の電位は滑らかに下がっていく。このようにして形成された電位が、図３に示すように、ｎ型基板６の表面に作用して、表面において、第１のカソード電極１４側から第１のアノード電極１３側へ緩やかに下がった電位が得られる。従って、ｐ型アノード領域８とｎ型基板６との間で形成される空乏層は、図中左方向に広く拡げられる。これにより、高耐圧特性が得られる。
【００４７】
以上のように本実施の形態によれば、電位の安定した抵抗性フィールドプレートの間隙上に、抵抗性フィールドプレートとの間で容量を形成する導電性フィールドプレートを設配するようにしたので、環状の抵抗性フィールドプレート同士による間隙を広くしつつも、均一な電界分布を得ることができる。つまり、抵抗性フィールドプレートの間隔を広くしつつも高耐圧特性を得ることができる。
【００４８】
以上では、図１に示すように、環状の抵抗性フィールドプレート１ａ１〜１ａ７による間隙のそれぞれに対応させて導電性フィールドプレート２１〜２６を設けた。
【００４９】
これに対し、例えば、図５に示すように、２つの間隙に対して１つの導電性フィールドプレート（導電性フィールドプレート７１〜７３）を設けるようにしてもよい。この構成によっても、各抵抗性フィールドプレート１ａ１〜１ａ７の間隙の電位変化を滑らかにすることができるので、上述と同様に、均一な電界分布を得ることができる。
【００５０】
図６は、本発明の第２の実施の形態にかかる高耐圧半導体装置の平面図である。
【００５１】
この高耐圧半導体装置における抵抗性フィールドプレート２１は、第１の実施の形態における抵抗性フィールドプレートと異なり、渦巻き状に形成されている（図１０参照）。渦巻きの最も内側の部分２１１は、第２のカソード電極１６に接続され、渦巻きの最も外側の部分２１２は第２のアノード電極１５に接続されている。そして、この抵抗性フィールドプレート２１の間隙上には、図示しない層間絶縁膜を介して、渦巻き状の導電性フィールドプレート２２が形成されている。この導電性フィールドプレート２２は複数に分割されている。その他の構成は、第１の実施の形態と同様であるので、詳細な説明を省略する。
【００５２】
以上の構成によっても、上述の第１の実施の形態と同等の効果を得ることができる。即ち、渦巻きの間隙を広くしつつも、基板表面において、均一な電界分布を得ることができる。これにより、高耐圧特性を得ることができる。
【００５３】
上述では、第１及び第２の実施の形態をそれぞれ別個のものとして説明したが、これらを組み合わせることもできる。例えば、渦巻き状の抵抗性フィールドプレート上に環状の導電性フィールドプレートを配置することもできる。この場合、抵抗性フィールドプレートによる間隙上に導電性フィールドプレートが位置しない部分が生じるものの、上述した第１及び第２の実施の形態と同等の効果を得ることが可能である。
【００５４】
また、上述した第１及び第２の実施の形態では、横型ダイオードを例として説明したが、本発明は、ＩＧＢＴやＭＯＳＦＥＴ等、他の横型の高耐圧半導体装置にも適用することができる。
【００５５】
また、上述した第１及び第２の実施の形態では、基板としてＳＯＩ基板を用いたが、本発明の適用範囲は、ＳＯＩ基板に限定されるものではない。
【００５６】
次に、本発明の第３の実施の形態について説明する。
【００５７】
本発明の第３の実施の形態は、接合終端技術として、抵抗性フィールドプレート及び導電性フィールドプレートを用いることを特徴とする。以下、本実施の形態についてさらに詳しく説明する。
【００５８】
図７は、本発明の第３の実施の形態にかかる高耐圧半導体装置の平面図である。
【００５９】
この高耐圧半導体装置は、パワーＭＯＳＦＥＴの一例を示し、素子部３１と、終端部３２とからなる。素子部３１の幅Ｌ１は例えば２ｍｍである。なお、図中３３はソース電極である。
【００６０】
図８は、この高耐圧半導体装置のＶＩＩＩ−ＶＩＩＩ線における断面図である。
【００６１】
図８に示すように、ｎ＋型基板３４上にｎ−型エピタキシャル層３５が形成されている。
【００６２】
素子部３１におけるｎ−型エピタキシャル層３５の表面には、ｐ型ベース領域３６が選択的に形成され、このｐ型ベース領域３６内には、ｎ型ソース領域３７が選択的に形成されている。ｎ型ソース領域３７、ｐ型ベース領域３６及びｎ−型エピタキシャル層３５上には、層間絶縁膜３８を介してゲート電極３９が形成されている。ゲート電極３９の表面を覆うように絶縁膜４０が形成されており、素子部３１の全面を覆うようにソース電極３３が形成されている。
【００６３】
一方、終端部３２におけるｎ−型エピタキシャル層３５の表面には酸化膜４１が形成されている。素子部３１との間でこの酸化膜４１を挟むように、ｎ−型エピタキシャル層３５の表面にｎ＋型コンタクト領域４２が形成されている。このｎ＋型コンタクト領域４２、酸化膜４１及びこの酸化膜４１に隣接したｐ型ベース領域３６上には抵抗性フィールドプレート４３が形成されている。最も内側の抵抗性フィールドプレート４３１はソース電極３３に電気的に接続され、最も外側の抵抗性フィールドプレート４３７はｎ＋型コンタクト領域４２に電気的に接続されている。
【００６４】
各抵抗性フィールドプレート４３１〜４３７の平面パターンは、図７を参照して、終端部３２に沿った環状（図示せず）をなしている。相隣り合う抵抗性フィールドプレート同士は、第１の実施の形態と同様、帯状の抵抗性フィールドプレート（図示せず）により接続されている。
【００６５】
図８に示すように、抵抗性フィールドプレート４３上には層間絶縁膜４５が形成され、この層間絶縁膜４５上には導電性フィールドプレート４６（導電性フィールドプレート４６１〜４６６）が、抵抗性フィールドプレート４３１〜４３７による間隙上に沿って形成されている。つまり、各導電性フィールドプレート４６１〜４６６は、環状且つフローティング状に形成されている。
【００６６】
上述のｎ＋型コンタクト領域４２及び環状の抵抗性フィールドプレート４３７上には、終端電極４４が形成されている。従って、終端電極４４とソース電極３３とは高抵抗の抵抗性フィールドプレート４３を介して電気的に接続される。
【００６７】
一方、ｎ＋型基板３４の裏側にはドレイン電極４７が形成されている。
【００６８】
以上の構成において、ドレイン電極４７に正の電圧を、ソース電極３３に負（あるいは０）の電圧をそれぞれ印加する（例えばソース電極−ドレイン電極間に耐圧電圧を印加する）。
【００６９】
このとき、終端電極４４からソース電極３３に高抵抗の抵抗性フィールドプレート４３を介して微少電流が流れる。一方、抵抗性フィールドプレート４３１〜４３７と導電性フィールドプレート４６１〜４６６との間には、第１の実施の形態と同様に、容量が形成される。
【００７０】
よって、上述から分かるように、終端部３２におけるｎ−型エピタキシャル層３５の表面電界は均一に分布する。従って、酸化膜４１に隣接するｐ型ベース領域３６とｎ−型エピタキシャル層３５との間で形成された空乏層は、ｎ＋型コンタクト領域４２の側に広く伸びる。これにより、高耐圧特性を得ることができる。
【００７１】
上述した第３の実施の形態では、縦型ＭＯＳＦＥＴを例として説明したが、本発明は、ＩＧＢＴやダイオード等、他の縦型の高耐圧半導体装置についても適用することができる。
【００７２】
【発明の効果】
本発明によれば、一端が第１の主電極に、他端が第２の主電極に接続された抵抗性フィールドプレートの間隙上に、第１及び第２の主電極間への電圧印加時に抵抗性フィールドプレートとの間で容量を形成する導電性フィールドプレートを設けたので、各間隙における電位を容量によって滑らかに変化させ、これにより、基板表面の電界を緩和することができる。よって、高耐圧特性を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る高耐圧半導体装置を示す平面図である。
【図２】図１の高耐圧半導体装置における抵抗性フィールドプレートを取り出して示した平面図である。
【図３】図１のＩＩＩ−ＩＩＩ線における断面図である。
【図４】抵抗性フィールドプレートと導電性フィールドプレート間に形成された容量を示す図である。
【図５】別の導電性フィールドプレート例を示す図である。
【図６】本発明の第２の実施の形態にかかる高耐圧半導体装置の平面図である。
【図７】本発明の第３の実施の形態にかかる高耐圧半導体装置の平面図である。
【図８】図７のＶＩＩＩ−ＶＩＩＩ線における断面図である。
【図９】抵抗性フィールドプレートを備えた従来の高耐圧半導体装置を示す平面図である。
【図１０】図９の高耐圧半導体装置におけるフィールドプレートを取り出して示した図である。
【図１１】図９のＸＩ−ＸＩ線における断面図である。
【符号の説明】
１、４３  抵抗性フィールドプレート
２、７、２２、４６  導電性フィールドプレート
３  支持基板
４  絶縁層（シリコン酸化膜）
５  ＳＯＩ基板
６  ｎ型基板
８  ｐ型アノード領域
９  ｎ型カソード領域
１０  ｐ型コンタクト領域
１１、４２  ｎ型コンタクト領域
１２  ＬＯＣＯＳ酸化膜
１３  第１のアノード電極
１４  第１のカソード電極
１５  第２のアノード電極
１６  第２のカソード電極
１７  層間絶縁膜
１８  第２の層間絶縁膜
３１  素子部
３２  終端部
３３  ソース電極
３４  ｎ＋型基板
３５  ｎ−型エピタキシャル層
３６  ｐ型ベース領域
３７  ｎ型ソース領域
３８  ゲート絶縁膜
３９  ゲート電極
４０  絶縁膜
４１  酸化膜
４４  終端電極
【図１】
2005005443.tif 000003
【図２】
2005005443.tif 000004
【図３】
2005005443.tif 000005
【図４】
2005005443.tif 000006
【図５】
2005005443.tif 000007
【図６】
2005005443.tif 000008
【図７】
2005005443.tif 000009
【図８】
2005005443.tif 000010
【図９】
2005005443.tif 000011
【図１０】
2005005443.tif 000012
【図１１】
2005005443.tif 000013