(57)【要約】  【課題】  半導体チップであっても、配線基板の両面の任意の位置に搭載でき、オープン不良の発生のない半導体実装体及びその製造方法を提供する。  【解決手段】  配線基板２の両面それぞれに半導体チップ３ａ、３ｂを実装した半導体実装体８において、第１面に実装された第１の半導体チップ３ａとその周辺のうち、少なくとも第２面に実装される第２の半導体チップ３ｂの突起電極４と配線基板２を挟んで対向する領域が同じ高さで樹脂封止されている。【選択図】  図１
2005191329.tif 000002
【特許請求の範囲】
【請求項１】
配線基板の両面に半導体チップを実装した半導体実装体において、前記配線基板の第１面に実装された第１の半導体チップとその周辺のうち、少なくとも第２面に実装される第２の半導体チップの突起電極と配線基板を挟んで対向する領域が同じ高さで樹脂封止されていることを特徴とする半導体実装体。
【請求項２】
配線基板の両面に半導体チップを実装した半導体実装体において、前記配線基板の第１面に実装された第１の半導体チップとその周辺のうち、少なくとも第２面に実装される第２の半導体チップと配線基板を挟んで対向する領域が同じ高さで樹脂封止されていることを特徴とする半導体実装体。
【請求項３】
請求項１又は２記載の半導体実装体において、封止樹脂の高さが半導体チップの高さと同一で、半導体チップの裏面が封止樹脂から露出していることを特徴とする半導体実装体。
【請求項４】
配線基板の両面に半導体チップを実装する半導体実装体の製造方法において、前記配線基板の第１面に第１の半導体チップを実装し、次に前記第１の半導体チップとその周辺のうち、少なくとも第２面に実装される第２の半導体チップの突起電極と配線基板を挟んで対向する領域を同じ高さで樹脂封止し、その後、第２面に前記第２の半導体チップを実装することを特徴とする半導体実装体の製造方法。
【請求項５】
配線基板の両面に半導体チップを実装する半導体実装体の製造方法において、前記配線基板の第１面に第１の半導体チップを実装し、次に前記第１の半導体チップとその周辺のうち、少なくとも第２面に実装される第２の半導体チップと配線基板を挟んで対向する領域を同じ高さで樹脂封止し、その後、第２面に前記第２の半導体チップを実装することを特徴とする半導体実装体の製造方法。
【請求項６】
請求項４又は５記載の半導体実装体の製造方法において、封止樹脂の高さが半導体チップの高さと同一で、半導体チップの裏面が封止樹脂から露出していることを特徴とする半導体実装体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを配線基板の両面に実装した半導体実装体及びその製造方法に関し、特に、半導体チップの実装位置が配線基板の両面で異なる半導体実装体及びその製造方法に関するものである。
【背景技術】
【０００２】
電子機器の小型化薄型化の要求から半導体チップパターンが微細化されると共に、半導体チップを配線基板の両面に搭載し実装効率を上げる方法が採られている。
【０００３】
半導体チップを配線基板の両面に搭載した半導体実装体の例を、図５に示す。半導体実装体８はその両面の対向する位置で、配線基板２の図示しない電極パッドと半導体チップ３の突起電極４が電気的機械的に接合しており、配線基板２と半導体チップ３はアンダーフィル樹脂５によって接着されている。
【０００４】
半導体実装体の製造方法を図６（ａ）〜（ｃ）に示す。先ず、図６（ａ）に示すように、図示しない加熱装置を有するステージ６上に配線基板２を載せ、配線基板２上の図示しない電極パッドと半導体チップ３の対応する突起電極４を重ね合わせ、加熱加圧によって接続する。次に、図６（ｂ）に示すように、配線基板２と半導体チップ３の間にアンダーフィル樹脂５を流し込み、加熱硬化によって配線基板２と半導体チップ３を接着する。アンダーフィル樹脂５は、図６（ａ）で説明した突起電極４の接続前に配線基板２又は半導体チップ３に塗布しておき、突起電極４の接続と同時に加熱硬化される場合もある。その後、図６（ｃ）に示すように、配線基板２を上下反転してステージ６上に載せ、配線基板２の他面に搭載済みの前記半導体チップと対向して、上記と同様に新たな半導体チップを搭載する。
【０００５】
しかし、前述の半導体実装体及びその製造方法は、配線基板の電極パッドと半導体チップの突起電極を接続する際に加圧する必要があるため、配線基板の両面で半導体チップの搭載位置が配線基板を挟んで対向している必要があり、配線基板を挟んで対向していない場合には、図７に示すように半導体チップ３の加圧時に配線基板２がたわみ、突起電極４と配線基板２の電極パッド（図示せず）が接触せずオープン不良発生の原因となっていた。
【０００６】
このため、ほぼ同サイズの半導体チップを配線基板を挟んで対向した位置に搭載することが、半導体実装体の設計上大きな制約となっていた。
【０００７】
これに対し、図８に示すように、実装時に加圧の必要のない表面実装ＩＣを、配線基板を挟んで対向しない位置に搭載する方法（特許文献１参照）が開示されている。
【特許文献１】特許第２６３４３５１号公報（第２〜４頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前述の表面実装ＩＣを用いる方法は、半導体実装体の設計上の制約は回避されるが、半導体チップに比べ面積、厚さが大きくなり、また、パッケージングのためのコストがかかるという問題があった。
【０００９】
本発明の課題は、半導体チップであっても、配線基板の両面の任意の位置に搭載でき、オープン不良の発生のない半導体実装体及びその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の請求項１記載の半導体実装体は、配線基板の両面に半導体チップを実装した半導体実装体において、前記配線基板の第１面に実装された第１の半導体チップとその周辺のうち、少なくとも第２面に実装される第２の半導体チップの突起電極と配線基板を挟んで対向する領域が同じ高さで樹脂封止されている。
【００１１】
本発明の請求項２記載の半導体実装体は、配線基板の両面に半導体チップを実装した半導体実装体において、前記配線基板の第１面に実装された第１の半導体チップとその周辺のうち、少なくとも第２面に実装される第２の半導体チップと配線基板を挟んで対向する領域が同じ高さで樹脂封止されている。
【００１２】
本発明の請求項４記載の半導体実装体の製造方法は、配線基板の両面に半導体チップを実装する半導体実装体の製造方法において、前記配線基板の第１面に第１の半導体チップを実装し、次に前記第１の半導体チップとその周辺のうち、少なくとも第２面に実装される第２の半導体チップの突起電極と配線基板を挟んで対向する領域を同じ高さで樹脂封止し、その後、第２面に前記第２の半導体チップを実装する。
【００１３】
本発明の請求項５記載の半導体実装体の製造方法は、配線基板の両面に半導体チップを実装する半導体実装体の製造方法において、前記配線基板の第１面に第１の半導体チップを実装し、次に前記第１の半導体チップとその周辺のうち、少なくとも第２面に実装される第２の半導体チップと配線基板を挟んで対向する領域を同じ高さで樹脂封止し、その後、第２面に前記第２の半導体チップを実装する。
【発明の効果】
【００１４】
本発明の半導体実装体及びその製造方法によれば、半導体チップであっても、配線基板の両面の任意の位置に搭載でき、オープン不良の発生のない半導体実装体を提供できるという優れた産業上の効果を奏し得る。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を添付図面を参照し、従来例と同一物には同一の符号を用いて説明する。
【００１６】
本発明の実施形態である半導体実装体は、図１に示すように、配線基板２の両面で、配線基板２の図示しない電極パッドと半導体チップ３ａ、３ｂの突起電極４が電気的機械的に接合しており、配線基板２と半導体チップ３ａ、３ｂはアンダーフィル樹脂５によって接着されている。さらに、第１面に実装された第１の半導体チップ３ａとその周辺のうち、少なくとも第２面に実装される第２の半導体チップ３ｂの突起電極４と配線基板２を挟んで対向する領域が封止樹脂１により封止されていることが、本発明の半導体実装体８の特徴である。
【００１７】
本発明の実施形態である半導体実装体の製造方法は、図２（ａ）〜（ｂ）に示すように、配線基板２の第１面の図示しない電極パッド上に第１の半導体チップ３ａの突起電極４を重ね合わせ、加熱加圧によって接続するまでは、背景技術の項で図６（ａ）〜（ｂ）を用いて説明したのと同様である。次に、図２（ｃ）に示すように、前記第１の半導体チップ３ａとその周辺のうち、少なくとも第２面に実装される第２の半導体チップ３ｂの突起電極４と配線基板を挟んで対向する領域を封止樹脂１により封止することが、本発明の半導体実装体の製造方法の特徴である。次に、図２（ｄ）〜（ｅ）に示すように、配線基板２を上下反転してステージ６上に載せ、従来技術を用いて配線基板２の第２面に第２の半導体チップ３ｂを搭載する。
【００１８】
この時、第２の半導体チップ３ｂの突起電極４の直下の配線基板２は、封止樹脂１によって支えられているため加熱加圧によってたわむことが無く、配線基板２の電極パッドと突起電極４が確実に接続され、オープン不良が発生することが無い。また、第１の半導体チップ３ａ側の樹脂封止領域は、第２の半導体チップ３ｂを搭載する位置に対応して随時変更可能なため、第２の半導体チップ３ｂの位置も任意に選ぶことができ、半導体実装体の設計上の制約が無くなる。
【００１９】
また、図３に示すように、前記第１の半導体チップ３ａとその周辺のうち、少なくとも第２面に実装される第２の半導体チップ３ｂと配線基板を挟んで対向する領域全てを樹脂封止しても良い。これにより、樹脂封止金型の構造を簡単にすることができる。
【００２０】
さらにまた、図４（ａ）及び（ｂ）に示すように、封止樹脂の高さが半導体チップの高さと同一で、半導体チップの裏面が封止樹脂から露出するように樹脂封止しても良い。これにより、熱抵抗の小さい半導体実装体が実現できる。
【００２１】
半導体チップ３ａ、３ｂの突起電極４は、金属細線を半導体チップにボンディングした後引きちぎって形成したバンプやめっきによるバンプに加え、低加圧実装の半田バンプであっても適用可能である。
【００２２】
本発明によれば、第２の半導体チップの突起電極の直下の配線基板が、封止樹脂によって支えられているため加熱加圧によってたわむことが無く、半導体チップであっても、配線基板の両面の任意の位置に搭載でき、オープン不良の発生のない半導体実装体が実現できる。
【００２３】
尚、本発明の半導体実装体及びその製造方法は、上記の実施例に限定されるものではなく、両面配線基板上に搭載される電子部品であれば、本発明の要旨を逸脱しない範囲内において種々変更を加え得る。
【図面の簡単な説明】
【００２４】
【図１】本発明の半導体実装体の実施形態を示す断面図。
【図２】（ａ）〜（ｅ）本発明の半導体実装体の製造方法を示す断面図。
【図３】本発明の半導体実装体の別の実施形態を示す断面図。
【図４】（ａ）〜（ｂ）本発明の半導体実装体のさらに別の実施形態を示す断面図。
【図５】従来の半導体実装体の実施形態を示す断面図。
【図６】（ａ）〜（ｃ）従来の半導体実装体の製造方法を示す断面図。
【図７】従来の半導体実装体の問題点を説明する断面図。
【図８】従来の別の半導体実装体の実施形態を示す断面図。
【符号の説明】
【００２５】
１  封止樹脂
２  配線基板
３  半導体チップ
３ａ  第１の半導体チップ
３ｂ  第２の半導体チップ
４  突起電極
５  アンダーフィル樹脂
６  ステージ
７  表面実装ＩＣ
８  半導体実装体
【図１】
2005191329.tif 000003
【図２】
2005191329.tif 000004
【図３】
2005191329.tif 000005
【図４】
2005191329.tif 000006
【図５】
2005191329.tif 000007
【図６】
2005191329.tif 000008
【図７】
2005191329.tif 000009
【図８】
2005191329.tif 000010