(57)【要約】【課題】オブジェクト符号化で必要なパディング処理等の画素処理を高速に行う回路を提供することを目的とする。【解決手段】取得手段は画素区画内の画素の有無をそれぞれ示す所定数の形状信号と、前記所定数の形状信号にそれぞれ対応し各画素区画の位置を示す前記所定数の画素アドレスとを取得し、セレクト信号出力手段は、１個の特定の形状信号について、前記所定数の形状信号から２個選択し、選択した形状信号が対応する画素アドレスを出力し、画素セレクト手段は、受け取った画素アドレスが示す画素区画の画素を画素メモリから読み出し、演算手段が読み出した画素の平均値を算出することによって、画素を有しない画素区画の画素を生成する。この構成によって、パディング等の画素処理を高速に行うことが出来る。【選択図】  図４
2005005898.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素から構成される画像を内部に有する座標空間において、画素が存在しない座標位置に近隣の画素を用いて生成した画素を埋め込む画素処理回路であって、
前記座標空間内の一部であって、一列に構成される所定数の座標位置により示される前記所定数の画素区画を備える画素メモリと、
前記画素区画内の画素の有無をそれぞれ示す前記所定数の形状信号と、前記前記所定数の形状信号にそれぞれ対応し、前記画素メモリにおける各画素区画の位置をそれぞれ示す前記所定数の画素アドレスとを取得する取得手段と、
取得した前記形状信号のうち１個の特定の形状信号について、前記特定の形状信号が画素が存在しないことを示す場合に、前記形状信号以外の他の画素が存在することを示す形状信号を１個又は２個選択し、選択した形状信号に対応する１個又は２個の画素アドレスを出力するセレクト信号出力手段と、
出力された１個又は２個の画素アドレスにより位置が示される１個又は２個の画素区画にそれぞれ含まれる１個又は２個の画素を前記画素メモリから読み出す画素セレクト手段と、
２個の画素が読み出された場合に、前記２個の平均値を算出し、読み出した１個の画素が有する画素値又は算出した平均値を、前記対象となる形状信号に対応する前記画素区画に埋め込むべき画素を示す画素値として出力する演算手段と、
から構成されることを特徴とする画素処理回路。
【請求項２】
前記取得手段により取得される各形状信号は、前記画素区画が画素を有することを示す第１形状値又は前記画素区画が画素を有しないことを示す第２形状値であり、
前記特定の形状信号が前記第１形状値である場合、前記特定の形状信号を選択する
ことを特徴とする請求項１記載の画素処理回路。
【請求項３】
前記取得手段は、並んで構成される前記所定数の形状信号を取得し、
前記セレクト信号出力手段は、前記特定の形状信号が前記第２形状値であり、並んで構成される前記所定数の形状信号のうち、前記特定の形状信号が存在する位置の一方の側には、前記第１形状値である形状信号が１個以上存在し、他方の側には、前記第１形状値である形状信号は存在しない場合に、前記一方の側から前記特定の形状信号に最も近い位置に存在する前記第１形状値である形状信号を選択する
ことを特徴とする請求項２記載の画素処理回路。
【請求項４】
前記取得手段は、並んで構成される前記所定数の形状信号を取得し、
前記セレクト信号出力手段は、前記特定の形状信号が前記第２形状値であり、並んで構成される前記所定数の形状信号の、前記特定の形状信号の両側に、それぞれ前記第１形状値である形状信号が１個以上存在する場合、前記両側からそれぞれ、前記特定の形状信号に最も近い位置に存在する前記第１形状値である形状信号を選択する
ことを特徴とする請求項２記載の画素処理回路。
【請求項５】
前記取得手段により取得される各形状信号は、各画素区画に対応しており、各画素区画が画素を有しない場合、対応する形状信号は前記第２形状値であり、各画素区画が画素を有する場合、対応する形状信号は前記第１形状値である
ことを特徴とする請求項２記載の画素処理回路。
【請求項６】
前記取得手段は、前記第１形状値及び第２形状値の繰り返しから構成される前記所定数の形状信号を取得する
ことを特徴とする請求項２記載の画素処理回路。
【請求項７】
前記取得手段は、前記第１形状値及び第２形状値が所定数並んで構成され、前記第１形状値が一方の端にのみ存在し、その他は前記第２形状値である前記所定数の形状信号を取得する
ことを特徴とする請求項２記載の画素処理回路。
【請求項８】
前記セレクト信号出力手段は、左側回路と右側回路とから構成され、
前記左側回路は、左側定数発生部と、前記所定数並んで構成されている左側セレクト信号生成回路とから構成され、
前記右側回路は、右側定数発生部と、前記所定数並んで構成されている右側セレクト信号生成回路とから構成され、
前記所定数の左側セレクト信号生成回路のそれぞれと、並んでいる順に前記所定数の右側セレクト信号生成回路のそれぞれと対応しており、
左側定数発生部は、所定の左側定数を生成し、
各左側セレクト信号生成回路は、左側第１セレクタと左側比較部と左側第２セレクタとから構成され、
前記所定数の左側セレクト信号生成回路のうち、最左端に位置する左側セレクト信号生成回路の左側第１セレクタは、前記特定の形状信号が対応する画素区画の位置を示す画素アドレスと、前記左側定数と、前記形状信号とを受け取り、受け取った前記形状信号が前記第２形状値の場合、前記左側定数を選択し、前記受け取った形状信号が前記第１形状値の場合、前記画素アドレスを選択し、選択した値を出力し、
前記左端以外の左側第１セレクタは、前記特定の形状信号が対応する画素区画の位置を示す画素アドレスと、当該セレクト信号生成回路に対して左隣の左側セレクト信号生成回路の左側第１セレクタから出力する値と、前記形状信号とを受け取り、受け取った前記形状信号が前記第２形状値の場合、前記左隣の左側セレクト信号生成回路の左側第１セレクタから受け取る値を選択し、前記受け取った形状信号が前記第１形状値の場合、前記画素アドレスを選択し、選択した値を出力し、
前記左側比較部は、前記左側第１セレクタが出力した値を受け取り、受け取った値を、前記左側定数と同値であるか比較し、比較結果を出力し、
前記左側第２セレクタは、前記左側第１セレクタと、前記右側セレクト信号生成回路の右側第１セレクタと、前記左側比較部とが出力した値を受け取り、前記左側比較部から受け取った値が、前記左側定数と同値であることを示す値であれば、前記右側第１セレクタが出力した値を選択し、前記左側比較部から受け取った値が、前記左側定数と同値でないことを示す値であれば、前記左側第１セレクタが出力した値を選択し、選択した値を出力し、
右側定数発生部は、所定の右側定数を生成し、
各右側セレクト信号生成回路は、右側第１セレクタと右側比較部と右側第２セレクタとから構成され、
前記所定数の右側セレクト信号生成回路のうち、最右端に位置する右側セレクト信号生成回路の右側第１セレクタは、前記特定の形状信号が対応する画素区画の位置を示す画素アドレスと、前記右側定数と、前記形状信号とを受け取り、受け取った前記形状信号が前記第２形状値の場合、前記右側定数を選択し、前記受け取った形状信号が前記第１形状値の場合、前記画素アドレスを選択し、選択した値を出力し、
前記右端以外の右側第１セレクタは、前記特定の形状信号が対応する画素区画の位置を示す画素アドレスと、当該セレクト信号生成回路に対して右隣の右側セレクト信号生成回路の右側第１セレクタから出力する値と、前記形状信号とを受け取り、受け取った前記形状信号が前記第２形状値の場合、前記右隣の右側セレクト信号生成回路の右側第１セレクタから受け取る値を選択し、前記受け取った形状信号が前記第１形状値の場合、前記画素アドレスを選択し、選択した値を出力し、
前記右側比較部は、前記右側第１セレクタが出力した値を受け取り、受け取った値を、前記右側定数と同値であるか比較し、比較結果を出力し、
前記右側第２セレクタは、前記右側第１セレクタと、前記左側セレクト信号生成回路の左側第１セレクタと、前記右側比較部とが出力した値を受け取り、前記右側比較部から受け取った値が、前記右側定数と同値であることを示す値であれば、前記左側第１セレクタが出力した値を選択し、前記右側比較部から受け取った値が、前記右側定数と同値でないことを示す値であれば、前記右側第１セレクタが出力した値を選択し、選択した値を出力する
ことを特徴とする請求項２記載の画素処理回路。
【請求項９】
前記セレクト信号出力手段は、１個の形状信号と、前記形状信号に対して、前記所定数の形状信号に基づいて、前記所定数の形状信号から選択された１個又は２個の形状信に対応する画素アドレスとを対応付けて記憶している対応テーブルと、
取得した前記所定数の形状信号の内、１個の前記特定の形状信号に対して、
前記特定の形状信号に対応する１個又は２個のアドレスを、前記対応テーブルから取得する取得部とを含む
ことを特徴とする請求項２記載の画素処理回路。
【請求項１０】
複数の画素から構成される画像を内部に有する座標空間において、画素が存在しない座標位置に近隣の画素を用いて生成した画素を埋め込む復号装置であって、
前記座標空間内の一部であって、一列に構成される所定数の座標位置により示される前記所定数の画素区画を備える画素メモリと、
前記画素区画内の画素の有無をそれぞれ示す前記所定数の形状信号と、前記前記所定数の形状信号にそれぞれ対応し、前記画素メモリにおける各画素区画の位置をそれぞれ示す前記所定数の画素アドレスとを取得する取得手段と、
取得した前記形状信号のうち１個の特定の形状信号について、前記特定の形状信号が画素が存在しないことを示す場合に、前記形状信号以外の他の画素が存在することを示す形状信号を１個又は２個選択し、選択した形状信号に対応する１個又は２個の画素アドレスを出力するセレクト信号出力手段と、
出力された１個又は２個の画素アドレスにより位置が示される１個又は２個の画素区画にそれぞれ含まれる１個又は２個の画素を前記画素メモリから読み出す画素セレクト手段と、
２個の画素が読み出された場合に、前記２個の平均値を算出し、読み出した１個の画素が有する画素値又は算出した平均値を、前記対象となる形状信号に対応する前記画素区画に埋め込むべき画素を示す画素値として出力する演算手段と、
から構成されることを特徴とする復号装置。
【請求項１１】
複数の画素から構成される画像を内部に有する座標空間において、画素が存在しない座標位置に近隣の画素を用いて生成した画素を埋め込む画素処理方法であって、
前記座標空間内の一部であって、一列に構成される所定数の座標位置により示される前記所定数の画素区画を備える画素メモリを備え、
前記画素区画内の画素の有無をそれぞれ示す前記所定数の形状信号と、前記前記所定数の形状信号にそれぞれ対応し、前記画素メモリにおける各画素区画の位置をそれぞれ示す前記所定数の画素アドレスとを取得する取得ステップと、
取得した前記形状信号のうち１個の特定の形状信号について、前記特定の形状信号が画素が存在しないことを示す場合に、前記形状信号以外の他の画素が存在することを示す形状信号を１個又は２個選択し、選択した形状信号に対応する１個又は２個の画素アドレスを出力するセレクト信号生成ステップと、
出力された１個又は２個の画素アドレスにより位置が示される１個又は２個の画素区画にそれぞれ含まれる１個又は２個の画素を前記画素メモリから読み出す画素セレクトステップと、
２個の画素が読み出された場合に、前記２個の平均値を算出し、読み出した１個の画素が有する画素値又は算出した平均値を、前記対象となる形状信号に対応する前記画素区画に埋め込むべき画素を示す画素値として出力する演算ステップと、
から構成されることを特徴とする画素処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像圧縮データを復号する技術に関する。
【０００２】
【従来の技術】
ＭＰＥＧ等の画像圧縮技術では、伝送するビット数を削減するため、現画像と基準となる参照画像との差を表す差分データを符号化することにより、現画像を圧縮する。
ＭＰＥＧ４では、シーンを構成するビデオやオーディオのオブジェクトに注目し、オブジェクト毎に符号化することが出来る。ビデオ符号化において、ビデオ・オブジェクト（ＶＯ：Ｖｉｄｅｏ  Ｏｂｊｅｃｔ）を構成する各画面をビデオ・オブジェクト・プレーン（ＶＯＰ：Ｖｉｄｅｏ  Ｏｂｊｅｃｔ  Ｐｌａｎｅ）と呼ぶ。
【０００３】
符号化の際の単位であるマクロブロック（ＭＢ：Ｍａｃｒｏｂｌｏｃｋ）は、１６×１６又は８×８画素区画から成る。ＶＯＰは、図２（ｂ）のように任意の形状をしているため、ＶＯＰの境界を含むＭＢは、ＶＯＰである部分と、ＶＯＰでない部分を含む。ＶＯＰである部分の画素区画であるＶＯＰ内画素区画には、画素値が存在するが、ＶＯＰでない部分の画素区画であるＶＯＰ外画素区画には画素値が存在せず、動き補償を行う場合着目するＶＯＰと参照するＶＯＰの形状とは、必ずしも一致するとは限らない。このため、参照ＶＯＰに対してＶＯＰ内画素区画の画素値を用いて、ＶＯＰ外画素区画の画素値を生成し、参照ＭＢを作成するパディング処理が行われ、その後、動き補償が行われる。
【０００４】
パディング処理では、ＭＢの水平方向１列にＶＯＰ外画素区画及びＶＯＰ内画素区画が存在する場合、ＶＯＰ外画素区画に対して両側にＶＯＰ内画素区画が存在するとき、両側のＶＯＰ内画素区画の内、ＶＯＰ外画素区画との境目に存在する２画素区画の画素値の平均値をＶＯＰ外画素区画の画素値とする。ＶＯＰ外画素区画に対して片側にＶＯＰ内画素区画が存在するとき、ＶＯＰ内画素区画の内、ＶＯＰ外画素区画との境目に存在する画素区画の画素値をコピーしてＶＯＰ外画素区画の画素値とする。
【０００５】
ＭＢの水平方向１列にＶＯＰ内画素区画が存在しない場合、垂直方向に同様の処理を行う。
このようなパディング処理を所定のソフトウェアにより行う場合、１画素区画毎に上記処理を行うため、相当の処理時間を要する。
上記処理時間を短縮するために、特許文献１によると、画素値の有無を示す形状信号によって、パターン判定ブロックが出力する、形状信号のパターンを抽出するために必要なビットシフト量と、メモリに書き込みを許可するか否かを示すデータ乃至一方向が何れの方向のオブジェクト境界画素かを示すデータとに従って、一方向に位置するオブジェクト境界画素の画素値又は両方向に位置するオブジェクト境界画素の画素値の平均値を、メモリにおけるパターン内のオブジェクト外の画像領域に画素値として書き込む。この技術によって、パターン判定ブロックが、形状信号からＶＯＰ外の画素とその一方又は両方に位置するＶＯＰ境界画素とから成るパターンを抽出し、抽出されたパターン内のＶＯＰ外の画素に対して、両側のＶＯＰ境界画素の平均値又は一方側のＶＯＰ境界画素の画素値がメモリに書き込まれるので、パディング処理を高速化することが出来る。
【０００６】
【特許文献１】
特開２００１−３０９３８２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、特開２００１−３０９３８２号公報記載の方法では、形状信号からＶＯＰ外の画素とその一方又は両方に位置するＶＯＰ境界画素とから成るパターンを繰り返し抽出し、抽出したパターン内のＶＯＰ外の画素に対して、パディングを行うため、多くの場合、一つの形状信号に対して複数回パディング処理を行うことになる。この方法は、１画素ずつパディングを行うよりは高速に処理できるが、更に高速化が望まれる。
【０００８】
本発明は上記課題を解決するものであり、オブジェクト符号化で必要なパディング処理等の画素処理を高速に行う回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を解決するために、取得手段は、画素区画内の画素の有無をそれぞれ示す前記所定数の形状信号と、前記前記所定数の形状信号にそれぞれ対応し、前記画素メモリにおける各画素区画の位置をそれぞれ示す前記所定数の画素アドレスとを画素メモリから取得し、セレクト信号出力手段は、取得した前記形状信号のうち１個の特定の形状信号について、前記特定の形状信号が画素が存在しないことを示す場合に、前記形状信号以外の他の画素が存在することを示す形状信号を１個又は２個選択し、選択した形状信号に対応する１個又は２個の画素アドレスを出力し、画素セレクト手段は、出力された１個又は２個の画素アドレスにより位置が示される１個又は２個の画素区画にそれぞれ含まれる１個又は２個の画素を前記画素メモリから読み出し、演算手段は、２個の画素が読み出された場合に、前記２個の平均値を算出し、読み出した１個の画素が有する画素値又は算出した平均値を、前記対象となる形状信号に対応する前記画素区画に埋め込むべき画素を示す画素値として出力する。
【００１０】
この画素処理回路を用いて、各画素区画を並行して処理することによって、パディング等の画素処理を高速に行うことが出来る。
また、画像処理装置であって、形状信号生成部とセレクト信号生成回路と複数の画素セレクタと複数の画素演算回路とで構成され、前記形状信号生成部より入力された形状信号により前記セレクト信号生成回路でセレクト信号を生成し、セレクト信号は前記複数の画素セレクタに入力され、メモリより読み出した画素を選択し、選択された画素を用いて前記画素演算回路により演算が行われ、結果をメモリに書き戻す画素処理回路である。
【００１１】
画素処理回路は、画素セレクタ、画素演算回路の並列が８である。形状信号が０１１００１００の場合に、前記形状信号がセレクト信号生成回路に入力され、セレクト信号生成回路はそれにより、同じ位置から見て初めて１が出てくる箇所の情報を左右に対して行う。左に見ていく場合に右端に０がある場合は初めて左に１が現れた番号をセレクト信号とする。左から０番、１番、・・・、７番とすると、前記形状信号の場合、右に見ていくと１１２５５５５５というセレクト信号が生成され、左に見ていくと１１２２２５５５というセレクト信号が生成される。このセレクト信号により、画素セレクタで選択された画素は画素演算回路で加算され２で除算され、メモリに書かれる。
【００１２】
以上のように、セレクト信号生成回路を設けることにより、各々のプロセッサがどの画素を使って演算を行うのかの判定が高速に出来る。
ここで、上記画素処理装置は、各画素演算回路で、形状信号により自らのデータもしくは隣接する画素演算回路のデータの内有効なデータを選択し、それを左右に複数回繰り返すことにより、各画素演算回路が演算を行う有効なデータが、各画素演算回路に転送されるようにしても良い。
【００１３】
このように、並列型プロセッサに対して、隣接するプロセッサ間で画素を移動させることにより、パディング処理が可能となる。
また、上記画素処理装置は、ＭＰＥＧ４−ＡＶＣ／Ｈ．２６４におけるハーフペルで、形状信号を０１の繰り返しにすることにより、２つのデータの平均値を求めることができ、ＭＰＥＧ４の領域外参照に使用するデータを、形状信号を１００・・・０もしくは０・・・０１とすることにより生成することができる。
【００１４】
さらに、入力された形状信号によりテーブルから上記と同じセレクト信号を選択することによって、同様の処理を行うことが出来る。
【００１５】
【発明の実施の形態】
本発明を利用したノート型パソコン１００は、インターネットを介して動画像を取得し、取得した動画像をモニタ２００に表示する。
ノート型パソコン１００は、図１に示すように、インターネットから動画像を取得する送受信部１０１と、取得した画像を記憶しているメモリ２０１と、ノート型パソコン１００を動作させるプログラムを記憶しているプログラムメモリ１０２、ノート型パソコン１００の動作を制御するＣＰＵ１０３、モニタ２００と接続されメモリ２０１に記憶している画像情報から読み出した画素情報を記憶する画素メモリ１０４及び後述するパディング処理等画像の復号処理を行う画素処理部１０５がバスで接続されて構成されている。
【００１６】
ここで、画素処理部１０５により行われる画像圧縮技術におけるパディング処理について説明する。
ＭＰＥＧなどの画像圧縮技術では、伝送するビット数を削減するため、現画像と、基準となる参照画像との差を表す差分画像を符号化することにより、現画像を圧縮する。復号するときは基準の参照画像に差分画像を加えて現画像を生成する。
【００１７】
また、参照画像と現画像でオブジェクトの動きを検出し、参照画像のオブジェクトを検出した動きの分だけ移動させた画像を抽出するようにすれば、予測の精度が向上し、更なるビット数の削減に繋がる。これを動き補償という。
ＭＰＥＧ４では、オブジェクト毎に符号化する際、シーンを構成するビデオやオーディオのオブジェクトに注目し、個別に最適な符号化をすることが出来る。この構成オブジェクトのことをＡＶオブジェクト  （Ａｕｄｉｏ／Ｖｉｓｕａｌ  Ｏｂｊｅｃｔｓ）と呼ぶ。
【００１８】
図２を例にしてＡＶオブジェクトの概念を説明する。前景には「人物」が一人、背景には「パネル」「机」その上に「地球儀」がある。これをある方向から撮影した画像が、図２（ａ）のようにディスプレイに写し出される。オーディオとしては「人物の音声」、「パネルからの再生音」があり、その合成音がスピーカから出力される。
【００１９】
従来のＭＰＥＧ１／２では画面や背景音楽全体を一つの符号化対象とみなし符号化を行う。「人物」「パネル」「机」「地球儀」などの画像の区別なく、「音声」「パネルからの再生音」などの音源も区別はない。
しかしＭＰＥＧ４ではシーンを構成するＡＶオブジェクトに着目した符号化ができる。「人物」「机」「人物の音声」「パネルからの再生音」などのＡＶオブジェクトごとに、独立かつ最適な符号化が可能である。
【００２０】
符号化する際の単位であるマクロブロック（ＭＢ）は、１６×１６又は８×８の画素区画から成る。画素区画は、画素値を格納するための場所を示す。ビデオ符号化において、ＶＯ（Ｖｉｄｅｏ  Ｏｂｊｅｃｔ）  を構成する画面であるＶＯＰ（Ｖｉｄｅｏ  Ｏｂｊｅｃｔ  Ｐｌａｎｅ）は、図２（ｂ）のように任意の形状をしているため、ＶＯＰの境界を含むＭＢは、ＶＯＰである部分と、ＶＯＰでない部分を含む。このＭＢの、ＶＯＰである部分のＶＯＰ内画素区画には画素値が存在するが、ＶＯＰでない部分のＶＯＰ外画素区画には画素値が存在しない。また、ＶＯＰは任意の形状をしているため、着目したＭＢのＶＯＰが動き補償の際に参照するＭＢのＶＯＰと必ずしも一致するとは限らない。
【００２１】
このため、ＶＯＰを含むＭＢは、ＶＯＰ内画素区画の画素値を用いて、ＶＯＰ外画素区画の画素値を生成し、参照ＭＢを作成するパディング処理を行い、その後動き補償を行う。
このとき、パディング処理を行うＭＢの例を図３に示す。このＭＢは、８×８の画素区画から構成され、格子状に区切られた一つ一つの区画が１個の画素区画を示す。この図において、斜線を付している画素区画は画素値が存在するＶＯＰ内画素区画、斜線を付していない画素区画は画素値が存在しないＶＯＰ外画素区画である。
【００２２】
列２０のＶＯＰ外画素区画である２１〜２５の、水平方向の一方にＶＯＰ内画素区画が存在する。この場合、パディング処理では、ＶＯＰ内画素区画のうち、ＶＯＰ外画素区画と境目にある画素区画２６の画素値をコピーし、コピーした画素値をＶＯＰ外画素区画である２１〜２５の画素値とする。
列１０のＶＯＰ外画素区画である１２〜１４の、水平方向の両側にＶＯＰ内画素区画が存在する。この場合、パディング処理では、両側のＶＯＰ内画素区画のうち、ＶＯＰ外画素区画との境目にある画素区画１１及び１５の画素値の平均値を出し、平均値をＶＯＰ外画素区画１２〜１４の画素値とする。また、画素区画１８については、列２０の画素区画２１〜２５と同様に水平方向の一方にＶＯＰ内画素区画が存在するので、ＶＯＰ外画素区画との境目にある画素区画１７の画素値をコピーし、コピーした画素値を画素区画１８の画素値とする。
【００２３】
その他の列も同様にパディング処理を行う。
列３０のように、水平方向にＶＯＰ内画素区画が存在しない場合、垂直方向に、上記と同様のパディング処理を行う。
このようにして、ＶＯＰ外画素区画をパディングして画素値を生成し、画像データを生成する。
【００２４】
前記画素メモリ１０４及び画素処理部１０５について、以下に詳しく説明する。
１．１  画素メモリ１０４
画素メモリ１０４は、メモリ２０１に記憶している画像情報から読み出した画素値を記憶しており、読み出した画素値の画像上における位置を記憶している。
【００２５】
画素メモリ１０４は、後述する画素セレクタ１０８〜１１１が出力する演算結果を、ＣＰＵ１０３が指示する画素アドレスにより示される位置へ書き込み、モニタ２００に出力する。
１．２  画素処理部１０５
画素処理部１０５は図４に示すように、形状信号生成部１０６、セレクト信号生成部１０７、画素セレクタ１０８，１０９，１１０，・・・，１１１及び画素演算回路１１２，１１３，１１４，・・・，１１５から構成される。画素セレクタ１０８〜１１１は、処理するＭＢが８×８の場合、８並列で、画素セレクタ１０８〜１１１と対応している画素演算回路１１２〜１１５も８並列である。また、画素セレクタ１０８〜１１１と画素メモリ１０４とはバスで接続されているが、図４では簡単のため、省略して示している。
【００２６】
以下、各構成について説明する。
１．２．１  形状信号生成部１０６
形状信号生成部１０６は、ＭＢの水平方向一列の画素値をＣＰＵ１０３から受け取ると、画素値の有無を示す形状信号を生成する。形状信号は、１画素の画素値の有無を１ビットで表し、ＭＢの１列を８ビットで表す。形状情報は、ＶＯＰ内画素区画の画素値が存在する画素区画を「１」で、ＶＯＰ外画素区画の画素値が存在しない画素区画を「０」で表す。
【００２７】
形状信号生成部１０６は、生成した形状信号をセレクト信号生成部１０７へ出力する。
１．２．２  セレクト信号生成部１０７
セレクト信号生成部１０７は、一例として図５に示すセレクト信号生成回路である。本来、このセレクト信号生成回路は８並列であるが、図５では、簡単のため４並列に省略して示す。
【００２８】
セレクト信号生成回路は、定数生成部１２０，１２１、セレクタ１２２〜１２９、比較部１３０〜１３７及びセレクタ１３８〜１４５が接続されて構成される。
セレクト信号生成回路は、形状信号生成部１０６が出力しセレクタ１２２〜１２９が受け取る形状信号が「１」か「０」かによって、ＣＰＵが出力する画素アドレスのうち、どの画素アドレスの画素値を選択すればよいか示すセレクト信号を生成する。
【００２９】
以下、各構成について詳しく説明する。
（１）定数生成部１２０，１２１
定数生成部１２０は、１６進数の定数「１０」を生成して出力し、定数生成部１２１は、１６進数の定数「１ｆ」を生成して出力する。なお、定数生成部１２０，１２１が生成する「１０」及び「１ｆ」は画素アドレスの値と異なる値であれば、「１０」や「１ｆ」以外の値でも良い。
（２）セレクタ１２２〜１２９
セレクタ１２２〜１２９は、形状信号と画素アドレスを受け取る。このとき、セレクタ１２２と１２６が同じ形状信号及び画素アドレスを受け取る。同様に、セレクタ１２３と１２７、１２４と１２８及び１２５と１２９が同じ形状信号及び画素アドレスを受け取る。
【００３０】
セレクタ１２２〜１２９は、それぞれ２つの信号と１つの形状信号を受け取り、形状信号により、２つの信号のうち、何れか一方を選択し、選択した信号を出力する。
セレクタ１２２は、定数生成部１２０が出力する定数「１０」と、ＣＰＵが出力する画素アドレスと、形状信号生成部１０６が出力する形状信号とを受け取る。セレクタ１２２は、受け取る形状信号の値が「０」である場合、定数生成部１２０から受け取る値「１０」を選択する。また、受け取る形状信号の値が「１」である場合、ＣＰＵから受け取る画素アドレスの値を選択する。選択した値を、セレクタ１２３、比較部１３０、セレクタ１３８及びセレクタ１４２に出力する。
【００３１】
セレクタ１２３は、形状信号生成部１０６が出力する形状信号と、ＣＰＵが出力する画素アドレスと、隣のセレクタ１２２が出力する値を受け取る。セレクタ１２３は、受け取る形状信号の値が「０」である場合、セレクタ１２２から受け取る値を選択する。また、受け取る形状信号の値が「１」である場合、ＣＰＵから受け取る画素アドレスの値を選択する。選択した値を、セレクタ１２４、比較部１３１、セレクタ１３９及びセレクタ１４３に出力する。
【００３２】
セレクタ１２４，１２５もセレクタ１２３と同様の構成である。
セレクタ１２９は、定数生成部１２１が出力する定数「１ｆ」と、ＣＰＵが出力する画素アドレスと、形状信号生成部１０６が出力する形状信号とを受け取る。セレクタ１２９は、受け取る形状信号の値が「０」である場合、定数生成部１２１から受け取る値「１ｆ」を選択する。また、受け取る形状信号の値が「１」である場合、ＣＰＵから受け取る画素アドレスの値を選択する。選択した値を、セレクタ１２８、比較部１３７、セレクタ１４５及びセレクタ１４１に出力する。
【００３３】
セレクタ１２８は、形状信号生成部１０６が出力する形状信号と、ＣＰＵが出力する画素アドレスと、隣のセレクタ１２９が出力する値とを受け取る。受け取る形状信号の値が「０」である場合、隣のセレクタ１２９から受け取る値を選択する。また、形状信号の値が「１」である場合、画素アドレスの値を選択する。選択した値を、セレクタ１２７、比較部１３６、セレクタ１４４及びセレクタ１４０に出力する。
【００３４】
セレクタ１２６，１２７も同様の構成である。
（３）比較部１３０〜１３７
比較部１３０は、セレクタ１２２が出力する値を受け取り、受け取った値が「１０」であるか否かを判定する。受け取った値が「１０」であれば、「１」を、「１０」で無ければ「０」を、セレクタ１３８へ出力する。
【００３５】
比較部１３１〜１３３は、比較部１３０と同様の構成である。
比較部１３７は、セレクタ１２９が出力する値を受け取り、受け取った値が「１ｆ」であるか否かを判定する。受け取った値が「１ｆ」であれば、「１」を、「１ｆ」で無ければ「０」を、セレクタ１４５へ出力する。
比較部１３４〜１３６は、比較部１３３と同様の構成である。
（４）セレクタ１３８〜１４５
セレクタ１３８は、セレクタ１２２が出力した値と、セレクタ１２６が出力した値と、比較部１３０が出力した値とを受け取る。比較部１３０から受け取った値が「１」であるか「０」であるかによって、セレクタ１２２から受け取った値を出力するか、セレクタ１２６から受け取った値を出力するか、選択する。
【００３６】
比較部１３０から受け取った値が「１」である場合、セレクタ１３８は、セレクタ１２６から受け取った値を選択し、セレクト信号として出力する。比較部１３０から受け取った値が「０」である場合、セレクタ１２２から受け取った値を選択し、セレクト信号として出力する。
セレクタ１３９〜１４５は、セレクタ１３８と同様の構成である。
【００３７】
セレクタ１３８が出力する値と、セレクタ１４２が出力する値は、同じ画素セレクタへ送られる。同様に、セレクタ１３９と１４３、１４０と１４４及び１４１と１４５が出力した値は、それぞれ同じ画素セレクタに送られる。
１．２．３  画素セレクタ１０８，１０９，１１０，・・・，１１１
処理するＭＢが８×８画素区画で構成されるので、画素セレクタ１０８〜１１１は、」８並列としている。また、画素セレクタ１０８〜１１１は、後述の画素演算回路１１２〜１１５とそれぞれ対応して構成される。
【００３８】
画素セレクタ１０８は、セレクト信号生成部１０７からセレクト信号を２つ受け取ると、受け取ったセレクト信号が示す画素アドレスの画素値を画素メモリ１０４から読み出し、読み出した画素値を画素演算回路１１２へ出力する。
画素セレクタ１０８は、画素演算回路１１２から演算結果を受け取り、受け取った演算結果を画素メモリ１０４へ出力する。
【００３９】
なお、画素セレクタ１０９〜１１１は、画素セレクタ１０８と同様の構成をしているため、説明を省略する。
１．２．４  画素演算回路１１２，１１３，１１４，・・・，１１５
画素演算回路１１２は、同様の構成をした画素演算回路１１３〜１１５と８並列に構成されており、それぞれ画素セレクタ１０８〜１１１と対応して接続されている。
【００４０】
画素演算回路１１２は、画素セレクタ１０８から受け取った２つの画素値を加算し、２で除算して平均値を算出し、算出した平均値を演算結果として画素セレクタ１０８に出力する。
画素演算回路１１３〜１１５は、画素演算回路１１２と同様の構成のため、説明を省略する。
１．２．５  画素処理部１０５の動作
形状信号生成部１０６は、ＭＢの水平方向一列の画素区画における、画素値の情報を示す形状情報をＣＰＵ１０３から受け取ると、画素値の有無を示す形状信号を生成する。
【００４１】
形状信号生成部１０６は、生成した形状信号をセレクト信号生成部１０７へ出力する。
セレクト信号生成部１０７のセレクタ１２２は、ＣＰＵが出力した画素アドレスと、定数生成部１２０が出力した定数「１０」と、形状信号生成部１０６が出力した形状信号とを受け取り、受け取った形状信号の値が「０」の場合、定数「１０」を選択し、形状信号の値が「１」の場合、画素アドレスを選択する。セレクタ１２２は、選択した値をセレクタ１２３、比較部１３０、セレクタ１３８及びセレクタ１４２へ出力する。
【００４２】
セレクタ１２９は、画素アドレスと、定数「１ｆ」と、形状信号とを受け取ると、受け取った形状信号の値が「０」の場合、定数「１ｆ」を選択し、形状信号の値が「１」の場合、画素アドレスを選択する。セレクタ１２９は、選択した値をセレクタ１２８、比較部１３７、セレクタ１４５及びセレクタ１４１へ出力する。
【００４３】
セレクタ１２３，１２４，１２７，１２８は、画素アドレス、隣のセレクタが出力する値及び形状信号を受け取ると、受け取った形状信号が「０」であれば隣のセレクタから受け取った値を選択し、形状信号が「１」であれば画素アドレスを選択する。選択した値は、セレクタ１２４，１２５，１２６，１２７、比較部１３１，１３２，１３５，１３６、セレクタ１３９，１４０，１４３，１４４及びセレクタ１４３，１４４，１３９，１４０へ出力する。
【００４４】
セレクタ１２５，１２６は、画素アドレス、隣のセレクタが出力する値及び形状信号を受け取ると、受け取った形状信号が「０」であれば隣のセレクタから受け取った値を選択し、形状信号が「１」であれば画素アドレスを選択する。選択した値は、比較部１３３，１３４、セレクタ１４１，１４２及びセレクタ１４５，１３８へ出力する。
【００４５】
比較部１３０〜１３３は、セレクタ１２２〜１２５が出力する値を受け取り、受け取った値が「１０」であるか否か判定する。受け取った値が「１０」であれば「１」を、「１０」でなければ「０」をセレクタ１３８〜１４１へ出力する。
比較部１３４〜１３７は、セレクタ１２６〜１２９が出力する値を受け取り、受け取った値が「１ｆ」であるか否か判定する。受け取った値が「１ｆ」であれば「１」を、「１ｆ」でなければ「０」をセレクタ１４２〜１４５へ出力する。
【００４６】
セレクタ１３８は、セレクタ１２２、比較部１３０及びセレクタ１２６が出力した値を受け取ると、比較部１３０から受け取る値が「１」である場合は、セレクタ１２６から受け取る値を選択し、比較部１３０から受け取る値が「０」である場合は、セレクタ１２２から受け取る値を選択し、選択した値を出力する。
セレクタ１３９〜１４５は、セレクタ１３８と同様の処理を行う。
【００４７】
このとき、セレクタ１３８と１４２が出力した値は、同じ画素セレクタへ送られ、同様にセレクタ１３９と１４３、１４０と１４４及び１４１と１４５が出力した値はそれぞれ同じ画素セレクタへ送られる。
画素セレクタ１０８〜１１１は、セレクト信号生成部１０７が出力する２つのセレクト信号を受け取ると、セレクト信号が示す画素アドレスの画素値を画素メモリ１０４から読み出し、読み出した画素値を、それぞれの画素セレクタ１０８〜１１１が対応する画素演算回路１１２〜１１５に出力する。
【００４８】
画素演算回路１１２〜１１５は、画素セレクタ１０８〜１１１から受け取った２つの画素値を加算し、加算したものを２で除算し、平均値を算出する。算出した平均値を演算結果として画素セレクタ１０８〜１１１に出力する。
画素セレクタ１０８〜１１１は、画素演算回路１１２〜１１５から受け取る演算結果を出力する。
【００４９】
画素メモリ１０４は、画素セレクタ１０８〜１１１が出力した演算結果を受け取り、ＣＰＵが示す画素アドレスの画素区画に演算結果を書き込み、画像をモニタ２００に出力する。モニタ２００は、受け取った画像を表示する。
２  セレクト信号生成テーブルを利用してパディング処理を行う場合
２．１  セレクト信号生成テーブルを利用してパディング処理を行う場合の構成前述のパディング処理を、図５のセレクト信号生成回路でなく、図６のセレクト信号生成テーブルで行う場合の構成について、以下に説明する。
【００５０】
なお、画素メモリ１０４、形状信号生成部１０６、画素セレクタ１０８〜１１１及び画素演算回路１１２〜１１５の構成は、セレクト信号生成回路を利用する場合と同様の構成のため、説明を省略する。
（１）セレクト信号生成部１０７
セレクト信号生成部１０７は、一例として図６に示す、形状信号の各パターンに対応するセレクト信号生成テーブルである。セレクト信号生成テーブルは、画素アドレスと、画素アドレスに対応する形状信号の各パターンと、各パターンに対応するそれぞれ２通りのセレクト信号と、各セレクト信号が送られる画素セレクタを示す番号とから構成される。図６では、画素セレクタを示す番号をＡ〜Ｈで表している。形状信号の各パターンに対応するセレクト信号は、形状信号のパターンによって各画素区画がどの画素アドレスの画素値を選択すればよいかを示す。各セレクト信号は、出力される画素セレクタ１０８〜１１１と対応している。
【００５１】
セレクト信号生成部１０７は、形状信号生成部１０６から形状信号を受け取ると、セレクト信号生成テーブルから、受け取った形状信号と同じパターンの形状信号を探す。同じパターンを見つけると、そのパターンと対応する２通りのセレクト信号を読み出し、読み出したセレクト信号を、それぞれ対応する画素セレクタ１０８〜１１１に出力する。各画素セレクタ１０８〜１１０にはそれぞれ２つのセレクト信号が送られる。
２．２  セレクト信号生成テーブルを利用してパディング処理を行う場合の動作セレクト信号生成テーブルを利用してパディング処理を行う場合の動作について説明する。なお、画素メモリ１０４、形状信号生成部１０６、画素セレクタ１０８〜１１１及び画素演算回路１１２〜１１５については、セレクト信号生成回路を利用する場合と同様の動作をするため、説明を省略する。
【００５２】
セレクト信号生成部１０７は、形状信号生成部１０６から形状信号を受け取ると、受け取った形状信号と同じパターンをセレクト信号生成テーブルから探す。同じパターンを見つけると、見つけたパターンと対応する２通りのセレクト信号を読み出し、読み出したセレクト信号を、それぞれが対応する画素セレクタ１０８〜１１１に出力する。
【００５３】
以上のようにして、セレクト信号生成テーブルを用いてパディング処理を行うことが出来る。
３  半画素精度動き補償
本発明は、上記パディング処理の他の画素処理にも利用できる。その一つとして以下に説明する半画素精度動き補償（ハーフ・ペルＭＣ：Ｈａｌｆ  Ｐｅｌ  Ｍｏｔｉｏｎ  Ｃｏｍｐｅｎｓａｔｉｏｎ）がある。
【００５４】
動きベクトルは、通常半画素（ハーフ・ペル）単位で表し、ＭＢが参照画像を参照するとき、２画素値の間の平均値を参照することが出来る。
図７は、参照画像の一部を示し、○は参照画像の画素区画を示す。ハーフ・ペルでは、図７の□で示す位置にあたる画素区画の画素値を生成し、新しく画像を作成する。水平方向は、画素区画３０１及び３０２の画素値の平均値で、画素区画３０６の画素値を生成し、画素区画３０２及び３０３の画素値の平均値で画素区画３０７の画素値を生成する。これを繰り返して水平方向の画素区画の画素値を生成する。垂直方向は、画素区画３０１及び３０４の画素値の平均値で画素区画３０８の画素値を生成し、画素区画３０４及び３０５の画素値の平均値で画素区画３０９の画素値を生成する。これを繰り返して垂直方向の画素区画の画素値を生成する。このようにして、２画素区画の間の画素値の平均値を生成し、新しい画素値を生成することによって新しい画像を作成する。半画素精度動き補償では、この新しく作成された画像を参照する。
【００５５】
このハーフ・ペルを、本発明の画素処理部１０５を用いて行う場合、形状信号生成部１０６がＣＰＵの指示に従って、形状信号「０１０１０１０１」を出力することにより実行できる。
４  無制限動きベクトル
本発明は、以下に説明する場合にも利用できる。
【００５６】
ＭＰＥＧ４では、図８に示すように、ＭＢ４０３は、参照画像４０１の外側に位置するＭＢ４０４や、参照画像の境界に跨るＭＢ４０５を参照することが出来る。この参照画像４０１の外側の画素区画４０２は、参照画像４０１の最も端に位置する画素区画の画素値をそれぞれコピーして、参照画像４０１から外側に向かって無限に拡張したものを意味する。実際に参照画像４０１の外側を参照する場合、ＭＢを単位として参照するため、参照画像４０１から１ＭＢ分だけ外側に拡張すればよい。まず、図８に示すように、参照画像４０１の外側を囲むように、画素区画４０２を作る。次に、参照画像４０１の端に位置している画素区画の画素値をコピーして、新しく作った画素区画４０２の画素値として埋めていく。
【００５７】
このような、参照画像４０１の外側の画像を作成する処理を、本発明の画素処理部１０５を利用して実行する場合、形状信号は、「１０００００００」又は「０００００００１」を用いる。
図９に示す場合を例として説明する。参照画像４０１内の画素区画４１１〜４１８の画素値から、画素区画４０２内の各画素区画４２１〜４２８の画素値を生成する場合、まず、参照画像４０１の外側を囲むように画素区画４０２を作る。
【００５８】
次に、形状信号「０００００００１」により、画素区画４１１〜４１７に、画素区画４１８の画素値をコピーし、画素区画４１８の画素値が８個並んだデータを生成する。
生成したデータを、画素区画４０２の各画素区画４２１〜４２８の画素値とする。
【００５９】
以上の処理を繰り返し、参照画像の外側にパディング処理を行うことで、参照画像４０１の外側に画像を生成することが出来る。
【００６０】
【発明の効果】
（１）以上説明したように、本発明は、複数の画素から構成される画像を内部に有する座標空間において、画素が存在しない座標位置に近隣の画素を用いて生成した画素を埋め込む画素処理回路であって、前記座標空間内の一部であって、一列に構成される所定数の座標位置により示される前記所定数の画素区画を備える画素メモリと、前記画素区画内の画素の有無をそれぞれ示す前記所定数の形状信号と、前記前記所定数の形状信号にそれぞれ対応し、前記画素メモリにおける各画素区画の位置をそれぞれ示す前記所定数の画素アドレスとを取得する取得手段と、取得した前記形状信号のうち１個の特定の形状信号について、前記特定の形状信号が画素が存在しないことを示す場合に、前記形状信号以外の他の画素が存在することを示す形状信号を１個又は２個選択し、選択した形状信号に対応する１個又は２個の画素アドレスを出力するセレクト信号出力手段と、出力された１個又は２個の画素アドレスにより位置が示される１個又は２個の画素区画にそれぞれ含まれる１個又は２個の画素を前記画素メモリから読み出す画素セレクト手段と、２個の画素が読み出された場合に、前記２個の平均値を算出し、読み出した１個の画素が有する画素値又は算出した平均値を、前記対象となる形状信号に対応する前記画素区画に埋め込むべき画素を示す画素値として出力する演算手段とから構成されることを特徴とする画素処理回路である。
【００６１】
この構成によると、画素が存在しないことを示す特定の形状信号が示す画素区画について、他の画素区画から独立して、埋め込むべき画素値を求めることが出来るので、形状信号が示す各画素区画について、本発明の画素処理回路を複数個並列して設けることが出来るという効果がある。この様に、本発明の画素処理回路を並列して設けることで、各画素区画について、並行して画素の埋め込みが出来、全体の処理時間が短縮できる。
【００６２】
（２）ここで、前記取得手段により取得される各形状信号は、前記画素区画が画素を有することを示す第１形状値又は前記画素区画が画素を有しないことを示す第２形状値であり、前記特定の形状信号が前記第１形状値である場合、前記特定の形状信号を選択するようにしても良い。
この構成によると、特定の形状信号が画素区画内に画素が存在することを示す値である場合に選択する形状信号を決定することが出来るという効果がある。
【００６３】
（３）ここで、前記取得手段は、並んで構成される前記所定数の形状信号を取得し、前記セレクト信号出力手段は、前記特定の形状信号が前記第２形状値であり、並んで構成される前記所定数の形状信号のうち、前記特定の形状信号が存在する位置の一方の側には、前記第１形状値である形状信号が１個以上存在し、他方の側には、前記第１形状値である形状信号は存在しない場合に、前記一方の側から前記特定の形状信号に最も近い位置に存在する前記第１形状値である形状信号を選択するようにしても良い。
【００６４】
この構成によると、各形状信号は、所定数の形状信号の並び方によって、形状信号の選択の仕方を決定することが出来るという効果がある。
（４）ここで、前記取得手段は、並んで構成される前記所定数の形状信号を取得し、前記セレクト信号出力手段は、前記特定の形状信号が前記第２形状値であり、並んで構成される前記所定数の形状信号の、前記特定の形状信号の両側に、それぞれ前記第１形状値である形状信号が１個以上存在する場合、前記両側からそれぞれ、前記特定の形状信号に最も近い位置に存在する前記第１形状値である形状信号を選択するようにしても良い。
【００６５】
この構成によると、各形状信号は、所定数の形状信号の並び方によって、形状信号の選択の仕方を決定することが出来るという効果がある。
（５）ここで、前記取得手段により取得される各形状信号は、各画素区画に対応しており、各画素区画が画素を有しない場合、対応する形状信号は前記第２形状値であり、各画素区画が画素を有する場合、対応する形状信号は前記第１形状値であるようにしても良い。
【００６６】
この構成によると、パディング処理の際、参照画像の画素区画の構成に従って、画素を有する画素区画の画素を利用して、画素を有しない画素区画の画素を生成することが出来るという効果がある。
（６）ここで前記取得手段は、前記第１形状値及び第２形状値の繰り返しから構成される前記所定数の形状信号を取得するようにしても良い。
【００６７】
この構成によると、半画素単位で動き補償を行う場合の、半画素に位置する画素区画の画素を生成することが出来るという効果がある。
（７）ここで、前記取得手段は、前記第１形状値及び第２形状値が所定数並んで構成され、前記第１形状値が一方の端にのみ存在し、その他は前記第２形状値である前記所定数の形状信号を取得するようにしても良い。
【００６８】
この構成によると、参照画像の領域外を参照する際に、領域外に拡張した部分の画素区画の画素を生成することが出来るという効果がある。
（８）ここで、前記セレクト信号出力手段は、左側回路と右側回路とから構成され、前記左側回路は、左側定数発生部と、前記所定数並んで構成されている左側セレクト信号生成回路とから構成され、前記右側回路は、右側定数発生部と、前記所定数並んで構成されている右側セレクト信号生成回路とから構成され、前記所定数の左側セレクト信号生成回路のそれぞれと、並んでいる順に前記所定数の右側セレクト信号生成回路のそれぞれと対応しており、左側定数発生部は、所定の左側定数を生成し、各左側セレクト信号生成回路は、左側第１セレクタと左側比較部と左側第２セレクタとから構成され、前記所定数の左側セレクト信号生成回路のうち、最左端に位置する左側セレクト信号生成回路の左側第１セレクタは、前記特定の形状信号が対応する画素区画の位置を示す画素アドレスと、前記左側定数と、前記形状信号とを受け取り、受け取った前記形状信号が前記第２形状値の場合、前記左側定数を選択し、前記受け取った形状信号が前記第１形状値の場合、前記画素アドレスを選択し、選択した値を出力し、前記左端以外の左側第１セレクタは、前記特定の形状信号が対応する画素区画の位置を示す画素アドレスと、当該セレクト信号生成回路に対して左隣の左側セレクト信号生成回路の左側第１セレクタから出力する値と、前記形状信号とを受け取り、受け取った前記形状信号が前記第２形状値の場合、前記左隣の左側セレクト信号生成回路の左側第１セレクタから受け取る値を選択し、前記受け取った形状信号が前記第１形状値の場合、前記画素アドレスを選択し、選択した値を出力し、前記左側比較部は、前記左側第１セレクタが出力した値を受け取り、受け取った値を、前記左側定数と同値であるか比較し、比較結果を出力し、前記左側第２セレクタは、前記左側第１セレクタと、前記右側セレクト信号生成回路の右側第１セレクタと、前記左側比較部とが出力した値を受け取り、前記左側比較部から受け取った値が、前記左側定数と同値であることを示す値であれば、前記右側第１セレクタが出力した値を選択し、前記左側比較部から受け取った値が、前記左側定数と同値でないことを示す値であれば、前記左側第１セレクタが出力した値を選択し、選択した値を出力し、右側定数発生部は、所定の右側定数を生成し、各右側セレクト信号生成回路は、右側第１セレクタと右側比較部と右側第２セレクタとから構成され、前記所定数の右側セレクト信号生成回路のうち、最右端に位置する右側セレクト信号生成回路の右側第１セレクタは、前記特定の形状信号が対応する画素区画の位置を示す画素アドレスと、前記右側定数と、前記形状信号とを受け取り、受け取った前記形状信号が前記第２形状値の場合、前記右側定数を選択し、前記受け取った形状信号が前記第１形状値の場合、前記画素アドレスを選択し、選択した値を出力し、前記右端以外の右側第１セレクタは、前記特定の形状信号が対応する画素区画の位置を示す画素アドレスと、当該セレクト信号生成回路に対して右隣の右側セレクト信号生成回路の右側第１セレクタから出力する値と、前記形状信号とを受け取り、受け取った前記形状信号が前記第２形状値の場合、前記右隣の右側セレクト信号生成回路の右側第１セレクタから受け取る値を選択し、前記受け取った形状信号が前記第１形状値の場合、前記画素アドレスを選択し、選択した値を出力し、前記右側比較部は、前記右側第１セレクタが出力した値を受け取り、受け取った値を、前記右側定数と同値であるか比較し、比較結果を出力し、前記右側第２セレクタは、前記右側第１セレクタと、前記左側セレクト信号生成回路の左側第１セレクタと、前記右側比較部とが出力した値を受け取り、前記右側比較部から受け取った値が、前記右側定数と同値であることを示す値であれば、前記左側第１セレクタが出力した値を選択し、前記右側比較部から受け取った値が、前記右側定数と同値でないことを示す値であれば、前記右側第１セレクタが出力した値を選択し、選択した値を出力するようにしても良い。
【００６９】
この構成によると、左右の回路で、各形状信号に対応する画素アドレスを選択するため、各形状信号に対する画素アドレスを一度に出力することが出来るという効果がある。
（９）ここで、前記セレクト信号出力手段は、１個の形状信号と、前記形状信号に対して、前記所定数の形状信号に基づいて、前記所定数の形状信号から選択された１個又は２個の形状信に対応する画素アドレスとを対応付けて記憶している対応テーブルと、取得した前記所定数の形状信号の内、１個の前記特定の形状信号に対して、前記特定の形状信号に対応する１個又は２個のアドレスを、前記対応テーブルから取得する取得部とを含むようにしても良い。
【００７０】
この構成によると、所定数の形状信号と、前記所定数の形状信号に基づいて選択された形状信号に対応する画素アドレスとを対応付けて記憶しているため、前記各形状信号に対する画素アドレスを一度に出力することが出来るという効果がある。
【図面の簡単な説明】
【図１】ノート型パソコン１００の構成を示すブロック図である。
【図２】（ａ）ＡＶオブジェクトの概念を説明する図である。
（ｂ）複数のＡＶオブジェクトから抽出したＶＯＰを示す図である。
【図３】ＭＢのＶＯＰ内画素及びＶＯＰ外画素を示す図である。
【図４】画素処理部１０５を示すブロック図である。
【図５】セレクト信号生成回路の構成を示す。
【図６】セレクト信号生成テーブルの構成を示す。
【図７】ハーフ・ペルで生成される画素を示す。
【図８】参照画像の領域外に画像を拡張した状態を示す。
【図９】参照画像の領域外に拡張する画素の一部分を示す。
【符号の説明】
１００  ノート型パソコン
１０１  送受信部
１０２  プログラムメモリ
１０３  ＣＰＵ
１０４  画素メモリ
１０５  画素処理部
１０６  形状信号出力部
１０７  セレクト信号生成部
１０８〜１１１  画素セレクタ
１１２〜１１５  画素演算回路
１２０，１２１  定数生成部
１２２〜１２９  セレクタ
１３０〜１３７  比較部
１３８〜１４５  セレクタ
２００  ディスプレイ
２０１  メモリ
【図１】
2005005898.tif 000003
【図２】
2005005898.tif 000004
【図３】
2005005898.tif 000005
【図４】
2005005898.tif 000006
【図５】
2005005898.tif 000007
【図６】
2005005898.tif 000008
【図７】
2005005898.tif 000009
【図８】
2005005898.tif 000010
【図９】
2005005898.tif 000011