(57)【要約】【課題】  ソース／ドレイン領域のリン（Ｐ）ドーパント拡散を使用してＬＤＤ接合の勾配を緩和して、しきい値電圧のロールオフ特性並びにＢＶＤssを改善する。【解決手段】  本発明による半導体デバイスは、半導体基体上にあって、下側に位置するゲート絶縁層を有するゲート電極と、半導体基体内において互いに離間し、ゲート電極と位置合わせされている１対の軽度にドープされた領域と、半導体基体内において互いに離間し、１対の軽度にドープされた領域とそれぞれ部分的に重なっている１対の重度にドープされた領域と、１対の軽度にドープされた領域を囲っている１対の拡散ソース／ドレイン領域とを含む。【選択図】      図２
2005191576.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスであって、
上記半導体基体上にあって下側に位置するゲート絶縁層を有するゲート電極と、
上記半導体基体内において互いに離間し、上記ゲート電極と位置合わせされている１対の軽度にドープされた領域と、
上記半導体基体内において互いに離間し、上記１対の軽度にドープされた領域とそれぞれ部分的に重なっている１対の重度にドープされた領域と、
上記１対の軽度にドープされた領域を囲っている１対の拡散ソース／ドレイン領域と、を含むことを特徴とする半導体デバイス。
【請求項２】
上記１対の拡散ソース／ドレイン領域は、付加的なドーパントを用いて重度にドープすることを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
上記付加的なドーパントは、リン（Ｐ）であることを特徴とする請求項２に記載の半導体デバイス。
【請求項４】
上記軽度にドープされた領域の接合プロファイルは、付加的なドーパントの横方向拡散によって勾配緩和されていることを特徴とする請求項２に記載の半導体デバイス。
【請求項５】
半導体デバイスの製造方法であって、
下側にゲート絶縁層を有するゲート電極を半導体基体上に形成させるステップと、
半導体基体内において互いに離間し、上記ゲート電極と位置合わせされている１対の軽度にドープされた領域を形成させるステップと、
上記ゲート電極の側壁にスペーサを形成させるステップと、
上記半導体基体内において互いに離間し、上記１対の軽度にドープされた領域とそれぞれ部分的に重なっている１対の重度にドープされた領域を形成させるステップと、
上記重度にドープされた領域を付加的なドーパントを用いて重度にドープするステップと、
上記付加的なドーパントを上記軽度にドープされた領域に向かって横方向に拡散させ、上記１対の軽度にドープされた領域を囲っている１対の拡散ソース／ドレイン領域を形成させるステップと、
を含むことを特徴とする方法。
【請求項６】
上記付加的なドーパントは、リン（Ｐ）であることを特徴とする請求項５に記載の方法。
【請求項７】
上記付加的なドーパントを拡散させ、上記１対の軽度にドープされた領域を囲むことによって二重拡散ドレイン構造（ＤＤＤ）を回避することを特徴とする請求項５に記載の方法。
【請求項８】
上記軽度にドープされた領域の接合プロファイルは、上記付加的なドーパントの横方向拡散によって勾配緩和されることを特徴とする請求項５に記載の方法。
【請求項９】
上記ゲート電極及び上記１対の重度にドープされた領域上にシリサイド層を形成させるステップを更に含むことを特徴とする請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス及びその製造方法に関し、本方法においては、重度にドープされたソース／ドレイン領域内に追加注入されるドーパントの拡散特性を使用して、軽度にドープされたドレイン（LＤＤ）接合の勾配を緩和する。
【背景技術】
【０００２】
二重拡散ドレイン（ＤＤＤ）構造は、一般に0.35μｍよりも長いチャンネル長を有するデバイスのホットキャリヤ効果等を改善するために使用されてきた。このようなデバイスにおいては、ソースとドレインとの間の降伏電圧（ＢＶＤss）、並びにしきい値電圧のロールオフは問題にならない。
【０００３】
最近になって、半導体デバイスの集積度を高くするためにチャンネル長が短縮されるにようにつれて、短チャンネル効果が増加するためにＤＤＤ構造は徐々に使用されなくなってきた。
【０００４】
小電力デバイスにとっては、接合漏洩を小さくするために、しきい値電圧及びＢＶＤssを高くすることが有利である。従って、ＤＤＤ構造が部分的に使用されている。
【０００５】
それでも、短チャンネル効果が上述した問題を有しているために、ＤＤＤ構造を使用するのを困難にしている。
【０００６】
例えば、漏洩電流が小さい小電力デバイスとしてのトランジスタは、短縮されたチャンネル長に起因する短チャンネル効果を改善するために、普通のＤＤＤ構造の代わりにＬＤＤ構造を使用する傾向がある。接合構成をこのように変更すると、ソースとドレインとの間の降伏電圧（ＢＶＤss）が低くなる。これは、ＬＤＤドーパントを増加させると、ｎ型ＬＤＤとｐ型ウェルとの間に急速に接合が形成され、この接合領域からの漏洩が増加するからであると説明することができる。
【０００７】
一方、従来のｐ型ドーパントを追加注入するプロセスは、ＬＤＤ領域においてではなく、ソース／ドレイン領域における接合プロファイルの勾配を緩和することによって、主として漏洩特性及びキャパシタンスを改善するために使用されている。
【０００８】
図１ａは、従来技術による二重拡散ドレインを有する半導体デバイスの断面図であり、図１ｂは軽度にドープされたドレインを有する半導体デバイスの断面図である。
【０００９】
図１ａを参照する。半導体基体上に、浅いトレンチ絶縁層（ＳＴＩ）１６、及びｎ-ウェルまたはｐ-ウェル１１を形成させる。30Å厚のゲート酸化物層１２を、基体上に形成させる。次いで、ポリシリコン層１３を基体上に堆積させる。
【００１０】
次いで、フォトリソグラフィによってポリシリコン層をパターン化することにより、ゲート１３を形成させる。
【００１１】
次に、イオン注入によって、ｎ-またはｐ-ウェル１１内にＰＭＯＳまたはＮＭＯＳ  ＤＤＤ領域１４を形成させる。
【００１２】
基体上に窒化物層を堆積させ、その窒化物層をエッチングすることによってゲート１３に側壁スペーサ１８を設ける。
【００１３】
次に、ヒ素（Ａs）及びリン（Ｐ）イオンのドーパントを使用し、基体に対してイオン注入を遂行し、ソース領域１５及びドレイン領域１９を形成させる。
【００１４】
次いで、基体に対してシリサイド化を遂行し、ゲート１３、ソース領域１５、及びドレイン領域１９上にコバルト（Ｃo）のシリサイド層１７を形成させる。
【００１５】
図１ｂを参照する。ＬＤＤ構造を有する半導体デバイスの製造プロセスは、図１ａのＤＤＤ構造を有する半導体デバイスの製造プロセスに類似しているが、図１ａにおいてはイオン注入によってＰＭＯＳまたはＮＭＯＳ  ＤＤＤ領域１４を形成しているのに対して、図１ｂにおいてはＰＭＯＳまたはＮＭＯＳ  ＬＤＤ領域を形成することが異なる。
【００１６】
しかしながら、従来技術においては、小電力デバイスに対してＤＤＤまたはＬＤＤ構造を適用する場合には、短チャンネル効果問題が発生する。
【００１７】
更に、ＬＤＤ領域には、高い電界が印加されるようになる。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
従って、本発明は、従来技術の制限及び欠陥に起因する１もしくはそれ以上の問題を実質的に解消した半導体、及びその製造方法を提供しようとするものである。
【課題を解決するための手段】
【００１９】
本発明の目的は、半導体及びその製造方法を提供することであり、本方法においてはソース／ドレイン領域のリンドーパント拡散を使用してＬＤＤ接合の勾配を緩和し、それによってしきい値電圧のロールオフ特性並びにＢＶＤssを改善する。
【００２０】
本発明の他の長所、目的、及び特色は以下の説明から明白になるであろう。また、当業者ならば、以下の説明を精査することにより部分的に理解することも、または本発明の実施から学習することもできよう。本発明の目的及び他の長所は、以下の説明、特許請求の範囲、及び添付図面に特定的に指摘されている構造から理解されよう。
【００２１】
これらの目的、及び他の長所を達成するために、及び本発明の目的によれば、本発明による半導体デバイスは、半導体基体上にあって下側に位置するゲート絶縁層を有するゲート電極と、上記半導体基体内において互いに離間し、上記ゲート電極と位置合わせされている１対の軽度にドープされた領域と、上記半導体基体内において互いに離間し、上記１対の軽度にドープされた領域とそれぞれ部分的に重なっている１対の重度にドープされた領域と、上記１対の軽度にドープされた領域を囲っている１対の拡散ソース／ドレイン領域とを含む。
【００２２】
好ましくは、上記１対の拡散ソース／ドレイン領域は、付加的なドーパントを用いて重度にドープする。
【００２３】
好ましくは、上記付加的なドーパントは、リン（Ｐ）である。
【００２４】
より好ましくは、上記軽度にドープされた領域の接合プロファイルは、付加的なドーパントの横方向拡散によって勾配を緩和させる。
【００２５】
本発明の別の面における半導体デバイスの製造方法は、下側にゲート絶縁層を有するゲート電極を半導体基体上に形成させるステップと、半導体基体内において互いに離間し、上記ゲート電極と位置合わせされている１対の軽度にドープされた領域を形成させるステップと、上記半導体基体内において互いに離間し、上記１対の軽度にドープされた領域とそれぞれ部分的に重なっている１対の重度にドープされた領域を形成させるステップと、上記重度にドープされた領域を付加的なドーパントを用いて重度にドープするステップと、上記付加的なドーパントを上記軽度にドープされた領域に向かって横方向に拡散させ、上記１対の軽度にドープされた領域を囲っている１対の拡散ソース／ドレイン領域を形成させるステップとを含む。
【００２６】
好ましくは、付加的なドーパントは、リン（Ｐ）である。
【００２７】
好ましくは、付加的なドーパントを拡散させ、上記１対の軽度にドープされた領域を囲むことによって二重拡散ドレイン構造を回避する。
【００２８】
好ましくは、上記軽度にドープされた領域の接合プロファイルは、上記付加的なドーパントの横方向拡散によって勾配を緩和させる。
【００２９】
好ましくは、本方法は更に、上記ゲート電極及び上記１対の重度にドープされた領域上にシリサイド層を形成させるステップを含む。
【００３０】
本発明は、ＬＤＤ半導体デバイスのソース／ドレイン領域に高い電界が印可されることを因として劣化するＢＶＤssを高めること、及び短チャンネル効果を減少させることを特徴とする。
【００３１】
本発明においては、ソース／ドレイン領域に追加されるｐ型ドーパントの横方向拡散を使用することによってＬＤＤ領域がｐ型ドーパントによって囲われ、それによって、ＢＶＤss特性及び短チャンネル効果が改善され、プロセスマージンが改善される。
【００３２】
以上の本発明の概要説明、及び以下の詳細な説明は単なる例示に過ぎず、本発明の範囲は特許請求の範囲によってのみ限定されるものであることを理解されたい。
【発明を実施するための最良の形態】
【００３３】
以下に、添付図面に基づいて本発明の好ましい実施の形態を詳細に説明する。添付図面においては、可能な限り、同一のまたは類似の部品に対しては類似の参照番号を付してある。
【００３４】
本発明の主たる特色は、本発明においては小電力デバイスに適用可能なデバイスのソース／ドレイン領域内にｐ型ドーパントを追加注入し、このｐ型ドーパントの横方向拡散を使用してＬＤＤ領域を追加されたｐ型ドーパントによって囲うことである。このようにするには、ＬＤＤ領域のドーパントプロファイルを勾配緩和するように注入エネルギ及びドーパントを最適化し、ＬＤＤ接合に印加される電界を減少させるようにする。また、ＬＤＤ領域の接合の深さを引き下げることによってドーパントプロファイルを勾配緩和し、短チャンネル効果を防止し、そしてしきい値電圧のロールオフ特性を改善する。
【００３５】
即ち、本発明は、ゲート側壁スペーサを形成した後のｐ型ドーパントの拡散を使用することによって、しきい値電圧のロールオフ特性及びＢＶＤss特性が改善されたＭＯＳトランジスタを実現する。
【００３６】
本発明は、0.18μｍ標準ＣＭＯＳプロセスを使用し、以下の諸ステップを含む。
【００３７】
最初に、ゲートを2,500Å 厚に形成させる。ｎまたはｐ型のＬＤＤを形成させる。側壁スペーサをゲートに設ける。イオン注入を遂行し、重度にドープされたソース及びドレイン領域を形成させる。ｐ型ドーパントを重度に再注入し、拡散ソース／ドレイン領域を形成させる。次いで、ｐ型ドーパントの線量及び注入エネルギを最適化しながらｐ型ドーパントの横方向拡散を使用し、拡散ソース／ドレイン領域を形成させる。
【００３８】
図２は、拡散ソース／ドレイン領域によって囲われたＬＤＤ領域を有する本発明による半導体デバイスの断面図である。
【００３９】
図３を参照する。ｐまたはｎ型の単結晶半導体基体上にフィールド酸化物層３６を形成させて、ｎ-またはｐ-ウェル３１のためのｎ活動領域を限定する。
【００４０】
酸化によって、基体の活動領域上にゲート酸化物層３２を形成させる。
【００４１】
ポリシリコンのゲート電極３３を、ゲート酸化物層３２上に形成させる。
【００４２】
基体の活動領域内のゲート電極３３と位置を合わせて、ドーパントによって軽度にドープされたＬＤＤ領域３４を形成させる。
【００４３】
ゲート電極３３の側壁に絶縁層スペーサ３８を設ける。
【００４４】
ヒ素（Ａs）不純物を使用し、ＬＤＤ領域３４に接する基体の活動領域内にｎまたはｐ型ドーパントで重度にドープされたソース及びドレイン領域３５をそれぞれ形成させる。次いで、ソース及びドレイン領域３５内に付加的なｐ型ドーパントを注入し、それらの中にＬＤＤ領域を囲う。
【００４５】
ゲート電極３３、及びソース及びドレイン領域３５の上だけに、コバルト（Ｃo）シリサイド層３７を形成させる。
【００４６】
図３ａ乃至３ｆは、半導体デバイスがＭＯＳトランジスタである場合に、拡散ソース／ドレイン領域によって囲われたＬＤＤ領域を有する本発明による半導体デバイスの製造方法を説明する断面図である。
【００４７】
再度図３ａを参照する。半導体基体のフィールド領域内に、浅いトレンチ絶縁層（ＳＴＩ）によってデバイス絶縁層３６を形成させ、その中に活動領域を限定する。この場合、半導体基体はｎまたはｐ型単結晶半導体基体である。
【００４８】
ｐ-またはｎ-ウェル３１を、半導体基体の活動領域内に形成させる。
【００４９】
半導体基体に対して、しきい値電圧調整のためのイオン注入を遂行する。
【００５０】
半導体基体の活動領域上に30Å 厚の薄い酸化物層３２を形成させる。
【００５１】
薄い酸化物層３２上に、2,500Å 厚のポリシリコン層３３を形成させる。
【００５２】
図３ｂを参照する。ポリシリコン層３３をフォトリソグラフィによってパターン化し、ゲート３３を形成させる。
【００５３】
ゲート３３をＬＤＤイオン注入マスクとして使用して基体に対してＬＤＤイオン注入を遂行し、ゲート３３と位置合わせされたＬＤＤ領域３４を形成させる。
【００５４】
図３ｃを参照する。基体上に1,000乃至1,300Å 厚の酸化物層３８を堆積させる。
【００５５】
図３ｄを参照する。ゲート酸化物層３２だけを含むゲート３３の側壁を残すように酸化物層３８をエッチングし、側壁スペーサ３８を形成させる。
【００５６】
基体に対してソース／ドレインイオン注入を遂行し、ｎ+またはｐ+ソース及びドレイン領域３５を形成させる。このようにすると、ソース／ドレイン領域３５はゲート３３と位置合わせされ、ＬＤＤ領域３４とそれぞれ部分的に重なるようになる。
【００５７】
図３ｅを参照する。基体に対して付加的なｐ型不純物イオン注入を遂行し、ソース及びドレイン領域３５をｐ型ドーパントによって重度にドープする。即ち、ｐ型ドーパントの横方向拡散を使用して、ｐ型拡散ソース／ドレイン領域３９を形成させる。
【００５８】
図３ｆを参照する。基体上に90Å厚のコバルト層を形成させる。次いで、コバルト層の上に150Å 厚のＴiＮ層をスタックさせる。
【００５９】
基体に対して第１の焼鈍を遂行し、ゲート３３及びソース／ドレイン領域３９上にシリサイド層を形成させる。
【００６０】
反応しなかったコバルト及びＴiＮ層を除去する。
【００６１】
次いで、基体に対して第２の焼鈍を遂行し、サリサイド化を完了させる。
【００６２】
即ち、0.18μｍ以下の短チャンネル型の小電力デバイスを実現するために、ｎ+ソース及びドレイン領域３５内にｐ型ドーパントを追加注入してｐ型拡散ソース及びドレイン領域３９を形成させる。次いで、ｐ型ドーパントの拡散特性を使用して、ＬＤＤ領域３４の接合プロファイルの勾配を緩和する。
【００６３】
従って、本発明はＢＶＤssを高め、それによって漏洩電流を減少させる。
【００６４】
図４は、ソースとドレインとの間の降伏電圧（ＢＶＤss）のグラフであって、‘Ｉds’はドレイン飽和電流を表している。
【００６５】
図４において、曲線Ａは、本発明による新しいＬＤＤ構造を用いた場合のＢＶＤssの増加を表している。
【００６６】
図５は、本発明による半導体デバイスにおける短チャンネル効果の改善を示すグラフであって、‘Ｖtl’はしきい値電圧を表している。
【００６７】
図５は、本発明による新しいＬＤＤ構造を用いた場合の短チャンネル効果の改善を示している。
【００６８】
以上説明したように、本発明によれば、ＬＤＤ領域の接合プロファイルの勾配を緩和したことによってソースとドレインとの間の降伏電圧が高められ、それによってＭＯＳトランジスタのオフ状態における漏洩電流を減少させることができる。
【００６９】
また、本発明は、従来技術によるＤＤＤ構造のしきい値電圧のロールオフ特性をも改善する。
【００７０】
更に、本発明は、単にリン（Ｐ）及びコバルト（Ｃo）の注入を適用するだけで、ＬＤＤ領域のプロファイルを制御している。
【００７１】
当業者ならば、本発明に多くの変更及び変化を考案することができよう。従って、本発明はこれらの変更及び変化をも含むことを意図するものである。本発明は、特許請求の範囲によって限定されるものであることを理解されたい。
【図面の簡単な説明】
【００７２】
【図１ａ】従来技術による二重拡散ドレインを有する半導体デバイスの断面図である。
【図１ｂ】軽度にドープされたドレインを有する半導体デバイスの断面図である。
【図２】本発明による拡散ソース／ドレイン領域によって囲われたＬＤＤ領域を有する半導体デバイスの断面図である。
【図３ａ】本発明による拡散ソース／ドレイン領域によって囲われたＬＤＤ領域を有する半導体デバイスの製造方法を説明するための断面図である。
【図３ｂ】本発明による拡散ソース／ドレイン領域によって囲われたＬＤＤ領域を有する半導体デバイスの製造方法を説明するための断面図である。
【図３ｃ】本発明による拡散ソース／ドレイン領域によって囲われたＬＤＤ領域を有する半導体デバイスの製造方法を説明するための断面図である。
【図３ｄ】本発明による拡散ソース／ドレイン領域によって囲われたＬＤＤ領域を有する半導体デバイスの製造方法を説明するための断面図である。
【図３ｅ】本発明による拡散ソース／ドレイン領域によって囲われたＬＤＤ領域を有する半導体デバイスの製造方法を説明するための断面図である。
【図３ｆ】本発明による拡散ソース／ドレイン領域によって囲われたＬＤＤ領域を有する半導体デバイスの製造方法を説明するための断面図である。
【図４】ソースとドレインとの間の降伏電圧を示すグラフである。
【図５】本発明による半導体デバイスにおける短チャンネル効果の改善を示すグラフである。
【符号の説明】
【００７３】
１１、２１、３１    ウェル
１２、２２、３２    ゲート酸化物
１３、２３、３３    ゲート電極
１４    ＤＤＤ領域
２４、３４    ＬＤＤ領域
１５、２５、３５    ソース／ドレイン領域
１６、２６、３６    フィールド酸化物層
１７、２７、３７    シリサイド層
１８、２８、３８    スペーサ
１９、２９、３９    拡散ソース／ドレイン領域
【図１ａ】
2005191576.tif 000003
【図１ｂ】
2005191576.tif 000004
【図２】
2005191576.tif 000005
【図３ａ】
2005191576.tif 000006
【図３ｂ】
2005191576.tif 000007
【図３ｃ】
2005191576.tif 000008
【図３ｄ】
2005191576.tif 000009
【図３ｅ】
2005191576.tif 000010
【図３ｆ】
2005191576.tif 000011
【図４】
2005191576.tif 000012
【図５】
2005191576.tif 000013