(57)【要約】【課題】より少ない結晶欠陥のIII族窒化物半導体エピタキシャル膜をＡｌＸＧａ１−ＸＮ基板上に形成できるエピタキシャル基板を製造する方法を提供する。【解決手段】  エピタキシャル基板を製造する方法では、ＡｌＸＧａ１−ＸＮ基板２１（０＜Ｘ≦１）の研磨された主面１ａ上に、ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜２３（０≦Ｙ１≦１、０≦Ｙ２≦１、Ｙ１＋Ｙ２≦１）が形成される。ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜２３を形成した後に、ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜２３に熱処理２５を施してＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜２７（０≦Ｙ３≦１、０≦Ｙ４≦１、０≦Ｙ３＋Ｙ４≦１）が形成される。ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ単結晶膜２７を形成した後に、ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜２９（０≦Ｚ１≦１、０≦Ｚ２≦１、０≦Ｚ１＋Ｚ２≦１）がエピタキシャル成長される。【選択図】  図２
2005317560.tif 000002
【特許請求の範囲】
【請求項１】
III族窒化物のエピタキシャル基板を製造する方法であって、
ＡｌＸＧａ１−ＸＮ基板（０＜Ｘ≦１）の研磨された主面上に、ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜（０≦Ｙ１≦１、０≦Ｙ２≦１、Ｙ１＋Ｙ２≦１）を形成するステップと、
前記ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜に熱処理を施してＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜（０≦Ｙ３≦１、０≦Ｙ４≦１、Ｙ３＋Ｙ４≦１）を形成するステップと、
前記ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜を形成した後に、ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜（０≦Ｚ１≦１、０≦Ｚ２≦１、Ｚ１＋Ｚ２≦１）をエピタキシャル成長するステップと
を備える、ことを特徴とする方法。
【請求項２】
前記ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜の成長温度は摂氏７００度以下であり、
前記ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜の成長温度は摂氏２００度以上である、ことを特徴とする請求項１に記載された方法。
【請求項３】
前記熱処理の温度は摂氏１２００度以下であり、
前記熱処理の温度は摂氏８００度以上である、ことを特徴とする請求項１または請求項２に記載された方法。
【請求項４】
前記熱処理の時間は１０分以上であり、
前記熱処理の時間は３０分以下である、ことを特徴とする請求項１から請求項３のいずれか一項に記載された方法。
【請求項５】
前記ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜の成長温度は、摂氏９００度以上であり、
前記ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜の成長温度は、摂氏１２００度以下である、ことを特徴とする請求項１から請求項４のいずれか一項に記載された方法。
【請求項６】
前記ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ膜の厚さは２０ナノメートル以上であり、
前記ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ膜の厚さは２００ナノメートル以下である、ことを特徴とする請求項１から請求項５のいずれか一項に記載された方法。
【請求項７】
III族窒化物半導体デバイスを製造する方法であって、
請求項１から請求項６のいずれか一項に記載されたエピタキシャル基板を製造する方法によって作製されたエピタキシャル基板を準備するステップと、
前記エピタキシャル基板上に一又は複数のIII族窒化物半導体膜を形成するステップと、
前記III族窒化物半導体膜を形成した後に、前記エピタキシャル基板上に電極を形成するステップと
を備えることを特徴とする方法。
【請求項８】
研磨された表面を有するＡｌＸＧａ１−ＸＮ基板（０＜Ｘ≦１）を備え、該研磨された表面は複数の研磨キズを有しており、該研磨された表面は第１の平均自乗平方根粗さを有しており、
前記ＡｌＸＧａ１−ＸＮ基板上に設けられたＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜（０≦Ｚ１≦１、０≦Ｚ２≦１、Ｚ１＋Ｚ２≦１）を備え、前記ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜の表面は、第２の平均自乗平方根粗さを有しており、
前記ＡｌＸＧａ１−ＸＮ基板と前記ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜との間に設けられており、前記研磨キズを埋め込んでおり前記第２の平均自乗平方根粗さを前記第１の平均自乗平方根粗さより小さくするＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶化膜（０≦Ｙ３≦１、０≦Ｙ４≦１、Ｙ３＋Ｙ４≦１）を備え、前記ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶化膜は、ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜（０≦Ｙ１≦１、０≦Ｙ２≦１、０≦Ｙ１＋Ｙ２≦１）を熱処理することで形成される、ことを特徴とするエピタキシャル基板。
【請求項９】
前記ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜の前記第２の平均自乗平方根粗さは０．２ナノメートル以下である、ことを特徴とする請求項８に記載されたエピタキシャル基板。
【請求項１０】
前記ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜の貫通転位密度は１×１０６ｃｍ―２以下である、ことを特徴とする請求項８または請求項９に記載されたエピタキシャル基板。
【請求項１１】
前記ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜のＸ線回折の半値幅は２００秒以下である、ことを特徴とする請求項８から請求項１０のいずれかに記載されたエピタキシャル基板。
【請求項１２】
前記ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ膜の厚さは２０ナノメートル以上であり、
前記ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ膜の厚さは２００ナノメートル以下である、ことを特徴とする請求項８から請求項１１のいずれか一項に記載されたエピタキシャル基板。
【請求項１３】
III族窒化物半導体デバイスを製造する方法であって、
請求項８から請求項１２のいずれか一項に記載されたエピタキシャル基板を準備するステップと、
前記エピタキシャル基板上に一又は複数のIII族窒化物半導体膜を形成するステップと、
前記III族窒化物半導体膜を形成した後に、前記エピタキシャル基板上に電極を形成するステップと
を備えることを特徴とする方法。
【請求項１４】
研磨された表面を有するＡｌＸＧａ１−ＸＮ支持基体（０＜Ｘ≦１）を備え、前記研磨された表面は複数の研磨キズを有しており、前記研磨された表面は第１の平均自乗平方根粗さを有しており、
前記ＡｌＸＧａ１−ＸＮ支持基体上に設けられたＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル層（０≦Ｚ１≦１、０≦Ｚ２≦１、Ｚ１＋Ｚ２≦１）を備え、前記ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル層の表面は、第２の平均自乗平方根粗さを有しており、
前記ＡｌＸＧａ１−ＸＮ支持基体と前記ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル層との間に設けられており、前記研磨キズを埋め込み前記第２の平均自乗平方根粗さを前記第１の平均自乗平方根粗さより小さくするＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶化層（０≦Ｙ３≦１、０≦Ｙ４≦１、Ｙ３＋Ｙ４≦１）を備え、前記ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶化層は、ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質層（０≦Ｙ１≦１、０≦Ｙ２≦１、Ｙ１＋Ｙ２≦１）を熱処理することで形成されることを特徴とするIII族窒化物半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャル基板を製造する方法、III族窒化物半導体デバイスを製造する方法、エピタキシャル基板、およびIII族窒化物半導体デバイスに関する。
【背景技術】
【０００２】
文献１には、ＧａＮ単結晶基板が記載されている。ＧａＮ単結晶基板の研磨された表面は、アンモニア（ＮＨ３）ガスを含む混合ガス雰囲気中、摂氏１０２０度以上の基板温度で１０分以上熱処理されている。このＧａＮ単結晶基板の表面には、研磨により微細な欠陥が多数形成されているけれども、熱処理の後にはＧａＮ単結晶基板の表面が平坦化されている。この平坦化は、ＧａＮ単結晶基板の表面において熱処理によって生じる原子の再配列によって得られる。原子の再配列によって、このＧａＮ単結晶基板上に形成するエピタキシャル層の表面を平坦にすることが可能である。
【特許文献１】特開２００３−３２７４９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
高電子移動度トランジスタ等のデバイスには、同じIII族窒化物であり、且つＧａＮ単結晶基板より絶縁性に優れるＡｌＸＧａ１−ＸＮ基板（０＜Ｘ≦１、ＡｌＮ単結晶基板など）の方が好ましい。
【０００４】
ＡｌＮ基板といったＡｌＸＧａ１−ＸＮ基板（０＜Ｘ≦１）の表面は研磨されている。この研磨により、ＡｌＸＧａ１−ＸＮ基板の表面には多数の研磨キズが残っている。このＡｌＸＧａ１−ＸＮ基板上に、ＡｌＹＧａＺＩｎ１−Ｙ−ＺＮ膜といったIII族窒化物膜をエピタキシャル成長すると、ＡｌＹＧａＺＩｎ１−Ｙ−ＺＮ膜の表面には、上記の研磨キズに起因する結晶欠陥が形成される。この膜上に形成されるIII族窒化物半導体膜は、上記結晶欠陥に起因する多数の貫通転位を含む。つまり、下地の窒化物膜の結晶欠陥は、その上に形成される窒化物膜に引き継がれる。このような結晶欠陥は、デバイスの特性が悪化する原因となる。より少ない結晶欠陥を有するエピタキシャル膜をＡｌＸＧａ１−ＸＮ基板上に形成することが求められている。
【０００５】
本発明は、このような事情を鑑みて為されたものであり、より少ない結晶欠陥のエピタキシャル膜を形成できるエピタキシャル基板を製造する方法、このエピタキシャル基板を用いてIII族窒化物半導体デバイスを製造する方法を提供することにあり、また、より少ない結晶欠陥を有しておりＡｌＸＧａ１−ＸＮ基板上に形成されたエピタキシャル膜を含むエピタキシャル基板、およびエピタキシャル基板を用いるIII族窒化物半導体デバイスを提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一側面によれば、III族窒化物半導体のエピタキシャル基板を製造する方法が提供される。この方法は、（ａ）ＡｌＸＧａ１−ＸＮ基板（０＜Ｘ≦１）の研磨された主面上に、ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜（０≦Ｙ１≦１、０≦Ｙ２≦１、Ｙ１＋Ｙ２≦１）を形成するステップと、（ｂ）前記ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜に熱処理を施してＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜（０≦Ｙ３≦１、０≦Ｙ４≦１、Ｙ３＋Ｙ４≦１）を形成するステップと、（ｃ）前記ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜を形成した後に、ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜（０≦Ｚ１≦１、０≦Ｚ２≦１、Ｚ１＋Ｚ２≦１）をエピタキシャル成長するステップとを備える。
【０００７】
既に説明したように、研磨されたＡｌＸＧａ１−ＸＮ基板（０＜Ｘ≦１）の主面は、多数の研磨傷を有している。ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜を熱処理してＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜を形成するので、ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜は研磨傷を埋めることができ、ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜の表面が平坦化されることができる。この方法によれば、ＡｌＸＧａ１−ＸＮ基板上に直接にIII族窒化物膜を成長するとき、研磨傷に対応する窪みがＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜の表面に発生しにくい。
【０００８】
本発明の方法では、前記ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜の成長温度は摂氏２００度以上であるようにしてもよい。この方法によれば、成長温度が摂氏２００度より低いと、結晶化可能なＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜が適切に成長されない。
【０００９】
また、本発明の方法では、前記ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜の成長温度は摂氏７００度以下であることが好ましい。成長温度が摂氏７００度より高いと、形成された窒化物領域は部分的に結晶領域を含む。
【００１０】
本発明の方法では、前記熱処理の温度は摂氏８００度以上であるようにしてもよい。熱処理の温度が摂氏８００度より低いと、ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜が十分に結晶化されない。
【００１１】
また、本発明の方法では、前記熱処理の温度は摂氏１２００度以下であるようにしてもよい。熱処理の温度が摂氏１２００度より高いと、成長された窒化物領域が分解して、ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ膜の表面モフォロジが悪くなる。
【００１２】
本発明の方法では、前記熱処理の時間は１０分以上であることが好ましい。この方法によれば、熱処理の時間が１０分より短いと、ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質III族窒化物膜が十分に結晶化されない。
【００１３】
また、本発明の方法では、前記熱処理の時間は３０分以下であるようにしてもよい。熱処理の時間が３０分を超えると、ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜が分解して表面モフォロジが悪くなる。
【００１４】
本発明の方法では、前記ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜の成長温度は、摂氏９００度以上であることが好ましい。成長温度が摂氏９００度より低いと、高品質のＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜をエピタキシャル成長することができない。
【００１５】
また、本発明の方法では、前記ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜の成長温度は、摂氏１２００度以下であるようにしてもよい。成長温度が摂氏１２００度より高いと、ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜が分解して表面モフォロジが悪くなる。
【００１６】
本発明の方法では、前記ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ膜の厚さは２０ナノメートル以上であるようにしてもよい。ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ膜の厚さが２０ナノメートルより小さいと、基板の主面全体を十分に覆うことができず、この膜上にＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜をエピタキシャルに成長すると、結晶性の良くない膜が成長される。
【００１７】
また、本発明の方法では、前記ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ膜の厚さは２００ナノメートル以下であるようにしてもよい。ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ膜の厚さが２００ナノメートルより大きいと、窒化物膜の結晶性が悪化する。
【００１８】
本発明の別の側面によれば、III族窒化物半導体デバイスを製造する方法が提供される。この方法は、（ａ）上記のエピタキシャル基板を製造する方法によって作製されたエピタキシャル基板を準備するステップと、（ｂ）前記エピタキシャル基板上に一又は複数のIII族窒化物半導体膜を形成するステップと、（ｃ）前記エピタキシャル基板上に電極を形成するステップとを備える。
【００１９】
この方法によれば、平坦性および結晶性の優れたエピタキシャル基板上に、半導体デバイスのための一又は複数のIII族窒化物半導体膜を形成できる。
【００２０】
本発明の更なる別の側面によれば、エピタキシャル基板は、（ａ）研磨された表面を有するＡｌＸＧａ１−ＸＮ基板（０＜Ｘ≦１）を備え、前記研磨された表面は複数の研磨キズを有しており、前記研磨された表面は第１の平均自乗平方根粗さを有しており、（ｂ）前記ＡｌＸＧａ１−ＸＮ基板上に設けられたＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜（０≦Ｚ１≦１、０≦Ｚ２≦１、Ｚ１＋Ｚ２≦１）を備え、前記ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜の表面は、第２の平均自乗平方根粗さを有しており、（ｃ）前記ＡｌＸＧａ１−ＸＮ基板と前記ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜との間に設けられており、前記研磨キズを埋め込み前記第２の平均自乗平方根粗さを前記第１の平均自乗平方根粗さより小さくするＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶化膜（０≦Ｙ３≦１、０≦Ｙ４≦１、Ｙ３＋Ｙ４≦１）を備え、前記ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶化膜は、熱処理されたＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜（０≦Ｙ１≦１、０≦Ｙ２≦１、Ｙ１＋Ｙ２≦１）であることを特徴とする。
【００２１】
このエピタキシャル基板は、多数の研磨傷を有する研磨されたＡｌＸＧａ１−ＸＮ基板（０＜Ｘ≦１）を用いる。ＡｌＸＧａ１−ＸＮ基板とＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜との間に、ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜を熱処理して形成されたＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶化膜を設けることによって、研磨キズを埋め込むことで第２の平均自乗平方根粗さを第１の平均自乗平方根粗さより小さくしている。研磨傷に対応する窪みがＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜の表面に発生しにくいので、平坦性が優れる共に結晶欠陥が低減されたエピタキシャル基板が得られる。
【００２２】
本発明のエピタキシャル基板では、前記ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜の前記第２の平均自乗平方根粗さは、０．２ナノメートル以下とすることが好ましい。
【００２３】
このエピタキシャル基板によれば、ＡｌＸＧａ１−ＸＮ基板とＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜との間のＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ層がＡｌＸＧａ１−ＸＮ基板表面の研磨キズを埋めるので、ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜の表面を平坦化することが可能である。ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜の表面の平均自乗平方根粗さを０．２ナノメートル以下にすると、良好な特性を持つデバイスを作製できる。
【００２４】
本発明のエピタキシャル基板では、前記ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜の貫通転位密度は１×１０６ｃｍ―２以下であることが好ましい。
【００２５】
このエピタキシャル基板によれば、ＡｌＸＧａ１−ＸＮ基板とＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜との間にＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶化膜を設けるので、貫通転位密度は１×１０６ｃｍ―２以下にできる。貫通転位密度を１×１０６ｃｍ−２以下に抑えることで優れた特性を持つデバイスを作製できる。
【００２６】
本発明のエピタキシャル基板では、前記ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜のＸ線回折の半値幅は２００秒以下であることが好ましい。
【００２７】
このエピタキシャル基板によれば、ＡｌＸＧａ１−ＸＮ基板とＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜との間にＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶化膜を設けるので、Ｘ線回折の半値幅は２００秒以下にできる。Ｘ線回折の半値幅を２００秒以下に抑えることで優れた特性を持つデバイスを作製できる。
【００２８】
本発明のエピタキシャル基板では、前記ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ膜の厚さは２０ナノメートル以上であり、前記ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ膜の厚さは２００ナノメートル以下であることが好ましい。
【００２９】
このエピタキシャル基板によれば、ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ膜の厚さが２０ナノメートルより小さいと、基板の主面全体を十分に覆うことができず、この膜上にＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜をエピタキシャル成長すると、結晶性の良い膜が得られない。ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ膜の厚さが２００ナノメートルより大きいと、結晶性の良くないＡｌＺ３ＧａＺ４Ｉｎ１−Ｚ３−Ｚ４Ｎ膜が成長される。
【００３０】
本発明の更なる別の側面によれば、III族窒化物半導体デバイスを製造する方法が提供される。この方法は、（ａ）上記のエピタキシャル基板を準備するステップと、（ｂ）前記エピタキシャル基板上に一又は複数のIII族窒化物半導体膜を形成するステップと、（ｃ）前記III族窒化物半導体膜を形成した後に、前記エピタキシャル基板上に電極を形成するステップとを備える。
【００３１】
この方法によれば、平坦性および結晶性の優れたエピタキシャル基板上に、半導体デバイスのための一又は複数のIII族窒化物半導体膜を形成できる。
【００３２】
本発明の更なる別の側面によれば、III族窒化物半導体デバイスは、（ａ）研磨された表面を有するＡｌＸＧａ１−ＸＮ支持基体（０＜Ｘ≦１）を備え、前記研磨された表面は複数の研磨キズを有しており、前記研磨された表面は第１の平均自乗平方根粗さを有しており、（ｂ）前記ＡｌＸＧａ１−ＸＮ支持基体上に設けられたＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル層（０≦Ｚ１≦１、０≦Ｚ２≦１、Ｚ１＋Ｚ２≦１）を備え、前記ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル層の表面は、第２の平均自乗平方根粗さを有しており、（ｃ）前記ＡｌＸＧａ１−ＸＮ支持基体と前記ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル層との間に設けられており、前記研磨キズを埋め込み前記第２の平均自乗平方根粗さを前記第１の平均自乗平方根粗さより小さくするＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶化層（０≦Ｙ３≦１、０≦Ｙ４≦１、Ｙ３＋Ｙ４≦１）を備え、前記ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶化層は、熱処理されたＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質層（０≦Ｙ１≦１、０≦Ｙ２≦１、Ｙ１＋Ｙ２≦１）であることを特徴とする。
【００３３】
このIII族窒化物半導体デバイスは、多数の研磨傷を有する研磨されたＡｌＸＧａ１−ＸＮ基板（０＜Ｘ≦１）を用いる。ＡｌＸＧａ１−ＸＮ基板とＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜との間に、ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜を熱処理して形成されたＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶化層を設けることによって、研磨キズを埋め込むことで第２の平均自乗平方根粗さを第１の平均自乗平方根粗さより小さくできる。研磨傷に対応する窪みがＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜の表面に発生しにくいので、III族窒化物半導体デバイスは、平坦性が優れる共に結晶欠陥が低減されたエピタキシャル層を用いて提供される。
【００３４】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【００３５】
以上説明したように、本発明によれば、より少ない結晶欠陥を有するエピタキシャル膜をＡｌＸＧａ１−ＸＮ基板上に形成できるエピタキシャル基板を製造する方法、このエピタキシャル基板を用いてIII族窒化物半導体デバイスを製造する方法を提供することができ、また、より少ない結晶欠陥を有しておりＡｌＸＧａ１−ＸＮ基板上に形成されたエピタキシャル膜を含むエピタキシャル基板、およびエピタキシャル基板を用いるIII族窒化物半導体デバイスを提供することができる。
【発明を実施するための最良の形態】
【００３６】
添付図面を参照しながら、本発明のエピタキシャル基板を製造する方法、III族窒化物半導体デバイスを製造する方法、エピタキシャル基板、およびIII族窒化物半導体デバイスに係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００３７】
（第１の実施の形態）
図１（Ａ）、図１（Ｂ）、図１（Ｃ）および図１（Ｄ）は、第１の実施の形態に係るIII族窒化物膜を含むエピタキシャル基板を製造する方法を示す図面である。図１（Ａ）を参照すると、研磨された主面を有するＡｌＸＧａ１−ＸＮ基板１（０＜Ｘ≦１）が準備される。ＡｌＸＧａ１−ＸＮ基板１の主面１ａは研磨されているので、多数の研磨キズ１ｂを有する。引き続く説明では、必要に応じて、ＡｌＸＧａ１−ＸＮ基板としては、例えば窒化アルミニウム（ＡｌＮ）基板が参照される。
【００３８】
図１（Ａ）に示されるように、ＡｌＸＧａ１−ＸＮ基板１の研磨された主面１ａ上に、例えば、有機金属気相成長（ＭＯＶＰＥ）法を用いてIII族窒化物膜を成長する。本実施の形態では、有機金属気相成長装置３のリアクタにＡｌＸＧａ１−ＸＮ基板１を配置する。ＡｌＸＧａ１−ＸＮ基板１上にIII族窒化物膜を成長するに先立って、ＡｌＸＧａ１−ＸＮ基板１のサーマルクリーニングを行う。サーマルクリーニングは、アンモニア（ＮＨ３）ガス含む混合ガス雰囲気にして行う。基板温度は、摂氏１０００度以上が好ましく、本実施例では摂氏１１５０度を用いる。
【００３９】
サーマルクリーニングの後に、図１（Ｂ）に示されるように、非晶質のＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ膜５（０≦Ｙ１≦１、０≦Ｙ２≦１、Ｙ１＋Ｙ２≦１）を形成する。基板温度の摂氏１１５０度から下げる。本実施例では、基板温度は、例えば摂氏５００度である。有機金属気相成長装置３のリアクタに、トリメチルアルミニウム（ＴＭＡ）およびアンモニアを供給する。本実施例では、ＡｌＮ基板上にはＡｌＮ非晶質膜が成長される。
【００４０】
ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜５の成長温度は摂氏７００度以下であることが好ましい。成長温度が摂氏７００度より高いと、形成された窒化物領域は部分的に結晶領域を含む。また、ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜５の成長温度は摂氏２００度以上であることが好ましい。成長温度が摂氏２００度より低いと、結晶化可能なＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜が適切に成長されない。
【００４１】
また、ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜５の厚さは２０ナノメートル以上であることが好ましい。ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ膜５の厚さが２０ナノメートルより小さいと、基板１の主面１ａの全体を十分に覆うことができず、この膜５上にIII族窒化物半導体膜をエピタキシャルに成長すると、良質なエピタキシャル膜が形成されない。ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜５の厚さは２００ナノメートル以下であることが好ましい。ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ膜の厚さが２００ナノメートルより大きいと、引き続く工程において成長されるエピタキシャル膜の結晶性が悪化する。
【００４２】
図１（Ｃ）に示されるように、非晶質窒化物膜を成長した後に、ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜５に熱処理を施して、ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜７（０≦Ｙ３≦１、０≦Ｙ４≦１、０≦Ｙ３＋Ｙ４≦１）を形成する。有機金属気相成長装置３に水素ガスやアンモニアガスを含む混合ガスを供給してリアクタ内に混合ガス雰囲気を形成する。基板温度の摂氏５００度から上げて、例えば摂氏１１７０度にする。この温度を約２０分程度保つ。ＡｌＸＧａ１−ＸＮ基板１上のＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜５が結晶化されて、ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜７が形成される。本実施例では、ＡｌＮ基板上のＡｌＮ非晶質膜が結晶化されて、ＡｌＮ単結晶膜が形成される。
【００４３】
熱処理の温度は、摂氏１２００度以下であることが好ましい。熱処理の温度が摂氏１２００度より高いと、成長された窒化物半導体層が分解してＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ膜７の表面モフォロジが悪くなる。また、熱処理の温度は、摂氏８００度以上であることが好ましい。熱処理の温度が摂氏８００度より低いと、ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜５が十分に結晶化されない。
【００４４】
熱処理の時間は、１０分以上であることが好ましい。熱処理の時間が１０分より短いと、ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜５が十分に結晶化されない。また、熱処理の時間は、３０分以下であることが好ましい。熱処理の時間が３０分を超えると、ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜５が分解して表面モフォロジが悪くなる。
【００４５】
図１（Ｄ）に示されるように、ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜７を形成した後に、ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜９（０≦Ｚ１≦１、０≦Ｚ２≦１、０≦Ｚ１＋Ｚ２≦１）を形成する。基板温度の摂氏５００度から上げて、例えば摂氏１１７０度にする。有機金属気相成長装置３のリアクタに、トリメチルアルミニウム（ＴＭＡ）およびアンモニアを供給する。ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜７上には、ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜９がエピタキシャル成長される。
【００４６】
ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜９の成長温度は、摂氏９００度以上であることが好ましい。成長温度が摂氏９００度より低いと、高品質のＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜９をエピタキシャル成長することができない。ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜９の成長温度は、摂氏１２００度以下であることが好ましい。成長温度が摂氏１２００度より高いと、ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜９が分解して表面モフォロジが悪くなる。
【００４７】
一実施例のエピタキシャル基板は、下記の
ＡｌＸＧａ１−ＸＮ基板１：絶縁性ＡｌＮ単結晶基板
ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜５：アンドープＡｌＮ非晶質膜
膜厚１００ナノメートル
ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜７：アンドープＡｌＮ単結晶膜
膜厚１００ナノメートル
ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜９：アンドープＡｌＮエピタキシャル膜
膜厚２マイクロメートル
を用いる。ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜としては、ＡｌＮ膜に加えて、ＧａＮ膜、ＡｌＧａＮ膜、ＩｎＧａＮ膜およびＡｌＧａＩｎＮ膜といったIII族窒化物膜を用いることができる。同様に、ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜としては、ＡｌＮ膜に加えて、ＧａＮ膜、ＡｌＧａＮ膜、ＩｎＧａＮ膜およびＡｌＧａＩｎＮ膜といったIII族窒化物膜を用いることができる。
【００４８】
以上説明したように、これらの工程によってエピタキシャル基板１１が提供される。研磨されたＡｌＸＧａ１−ＸＮ基板１の主面１ａは、多数の研磨傷１ｂを有している。ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜５を熱処理してＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶化膜７を形成するので、ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶化膜７は研磨傷を埋める。これによって、ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜９の表面が平坦になる。この方法によれば、ＡｌＸＧａ１−ＸＮ基板１上に直接にIII族窒化物膜を成長するとき、研磨傷に対応する窪みがＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜９の表面に発生しにくい。
【００４９】
図２（Ａ）〜図２（Ｄ）並びに図２（Ｅ）および図２（Ｆ）を参照して、本実施の形態を説明する。図２（Ａ）、図２（Ｂ）、図２（Ｃ）および図２（Ｄ）は、非晶質膜を形成する工程を含むIII族窒化物エピタキシャル基板を製造する方法を模式的に示す図面であり、図２（Ｅ）および図２（Ｆ）は、非晶質膜を形成しないエピタキシャル基板を製造する方法を模式的に示す図面である。
【００５０】
図２（Ａ）を参照すると、有機金属気相成長装置においてサーマルクリーニングが為されたＡｌＮ単結晶基板２１が示されている。この基板２１の表面２１ａには研磨キズ２１ｂがある。図２（Ｂ）に示されるように、ＡｌＮ単結晶基板２１上に非晶質のＡｌＮ膜２３を堆積する。この後に、非晶質ＡｌＮ膜２３に熱処理２５を施して、非晶質ＡｌＮ膜２３をエピタキシャル膜２７に変える。エピタキシャル膜２７の表面２７ａには、図２（Ｃ）に示されるように、基板２１の研磨キズ２１ｂに対応する欠陥が生じない。エピタキシャル膜２７上に半導体膜を堆積すると、図２（Ｄ）に示されるように、良質のエピタキシャル膜２９が成長される。
【００５１】
図２（Ｅ）にもＡｌＮ単結晶基板２１が示されている。ＡｌＮ単結晶基板２１には、有機金属気相成長装置においてサーマルクリーニングが施されている。図２（Ｆ）に示されるように、この基板２１の表面２１ａに直接にエピタキシャル膜３１を堆積すると、エピタキシャル膜３１の表面３１ａには、基板２１の研磨キズ２１ｂに対応する欠陥３１ｂが生じる。
【００５２】
以上説明したように、本実施の形態によれば、より少ない結晶欠陥を有するエピタキシャル膜をＡｌＸＧａ１−ＸＮ基板上に形成できるエピタキシャル基板を製造する方法が提供される。
【００５３】
図１（Ｄ）に示されるように、エピタキシャル基板１１は、ＡｌＸＧａ１−ＸＮ基板１と、ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜７と、ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜９とを有している。ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜７は、ＡｌＸＧａ１−ＸＮ基板１とＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜９との間に設けられている。ＡｌＸＧａ１−ＸＮ基板１の研磨された表面１ａは第１の平均自乗平方根粗さを有しており、ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜９の表面９ａは、第２の平均自乗平方根粗さを有している。例えば、ＡｌＸＧａ１−ＸＮ基板１の平均自乗平方根粗さは１ナノメートル程度である。ＡｌＸＧａ１−ＸＮ基板１の表面には、研磨キズ等があるので、平均自乗平方根粗さは比較的大きい。
【００５４】
ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶化膜７は、ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜５を熱処理することによって形成されており、これによって研磨キズ１ｂを埋め込み、ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜７の表面を平坦にしている。これ故に、ＡｌＸＧａ１−ＸＮ基板１とＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜９との間にＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜７を設けると、第２の平均自乗平方根粗さを第１の平均自乗平方根粗さより小さくできる。研磨傷に対応する窪みがＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜の表面に発生しにくいので、平坦性が優れる共に結晶欠陥が低減されたエピタキシャル基板が得られる。
【００５５】
このエピタキシャル基板１１では、ＡｌＸＧａ１−ＸＮ基板１とＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル膜９との間にＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜７を設けるので、エピタキシャル膜９の平均自乗平方根粗さが０．２ナノメートル以下にできる。この値であれば、優れた結晶性のエピタキシャル膜を成長できる。加えて、このＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜７を用いると、エピタキシャル膜９の貫通転位密度は１×１０６ｃｍ―２以下にでき、またエピタキシャル膜９のＸ線回折半値幅は２００秒以下にできる。
【００５６】
ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎエピタキシャル膜の厚さは２０ナノメートル以上であれば、ＡｌＸＧａ１−ＸＮ基板１の研磨キズを埋め込むことができる。また、ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎエピタキシャル膜の厚さは２００ナノメートル以下であれば、単結晶膜７上に形成されるエピタキシャル膜の結晶性が良好である。
【００５７】
（第２の実施の形態）
引き続いて、エピタキシャル基板を製造する方法によって作製されたエピタキシャル基板を用いて、高移動度トランジスタといったIII族窒化物半導体デバイスを製造する方法を説明する。
【００５８】
図３（Ａ）に示されるように、エピタキシャル基板１１上にIII族窒化物半導体（ＡｌＵ１ＧａＵ２Ｉｎ１−Ｕ１−Ｕ２Ｎ）膜４１を形成する。エピタキシャル基板１１の表面には、ＡｌＸＧａ１−ＸＮ基板１の研磨キズに関連する凹みが無いので、平坦なIII族窒化物半導体（ＡｌＵ１ＧａＵ２Ｉｎ１−Ｕ１−Ｕ２Ｎ）膜４１がエピタキシャル成長される。本実施例では、トリメチルガリウム（ＴＭＧ）およびアンモニアを有機金属気相成長装置３のリアクタに供給して、例えばＧａＮ半導体膜をエピタキシャル基板１１上に堆積する。成膜温度は、例えば摂氏１１５０度である。ＧａＮ半導体膜の厚さは、例えば３０ナノメートルである。
【００５９】
次いで、図３（Ｂ）に示されるように、III族窒化物半導体膜４１上に別のIII族窒化物半導体（ＡｌＶ１ＧａＶ２Ｉｎ１−Ｖ１−Ｖ２Ｎ）膜４３を形成する。III族窒化物半導体膜４１の表面には、ＡｌＸＧａ１−ＸＮ基板１の研磨キズに関連する凹みが無いので、平坦なIII族窒化物半導体（ＡｌＶ１ＧａＶ２Ｉｎ１−Ｖ１−Ｖ２Ｎ）膜４３がエピタキシャル成長される。本実施例では、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）およびアンモニアを有機金属気相成長装置３のリアクタに供給して、例えばＡｌＧａＮ膜をエピタキシャル基板１１上に堆積する。成膜温度は、例えば摂氏１１５０度である。ＡｌＧａＮ半導体膜の厚さは、例えば２５ナノメートルである。
【００６０】
この方法によれば、平坦性および結晶性の優れたエピタキシャル基板１１上に、半導体デバイスのための一又は複数のIII族窒化物半導体膜４１、４３を形成できる。基板のサーマルクリーニングから全てのエピタキシャル膜が作製されるまで、チャンバに大気が入ることなく処理がされることが好ましい。
【００６１】
図３（Ｃ）に示されるように、III族窒化物半導体膜４３上に、ソース電極４５、ドレイン電極４７およびゲート電極４９を形成する。ソース電極４５およびドレイン電極４７は、例えばＴｉ／Ａｌ電極とすることができ、ゲート電極４９は、例えばＮｉ／Ａｕ電極とすることができる。半導体デバイスのための基板生産物５１が完成された。
【００６２】
これらの電極を形成した後に、基板生産物５１をＣＵＴ１およびＣＵＴ２で切断して半導体チップを形成する。個々のIII族窒化物半導体デバイス５３には、例えば高移動度トランジスタ５５が設けられている。
【００６３】
このIII族窒化物半導体デバイス５３によれば、研磨されたＡｌＸＧａ１−ＸＮ支持基体（０＜Ｘ≦１）の主面には、多数の研磨傷が残っている。ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ非晶質半導体膜を熱処理して形成されたＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶半導体層が、ＡｌＸＧａ１−ＸＮ支持基体とＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎエピタキシャル層との間に設けられているので、研磨キズを埋め込むことによって第２の平均自乗平方根粗さを第１の平均自乗平方根粗さより小さくするように働く。故に、研磨傷に対応する窪みがＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ層の表面にない。III族窒化物半導体デバイスは、平坦性が優れる共に結晶欠陥が低減されたＡｌＮ層、ＧａＮ半導体層およびＡｌＧａＮ半導体層といったエピタキシャル層で構成されるので、高性能なトランジスタが提供される。
【００６４】
以上説明したように、研磨された表面を有するＡｌＸＧａ１−ＸＮ単結晶基板上に半導体デバイスのためのエピタキシャル半導体膜を直接に形成すると、研磨キズに起因する窪みが形成され、および／又は貫通転位が生じる。この窪みおよび貫通転位のために、ゲート電極でのリーク電流が増加するなどのデバイス特性が損なわれる。しかしながら、ＡｌＸＧａ１−ＸＮ単結晶基板上にアモルファスＡｌＷ１ＧａＷ２Ｉｎ１−Ｗ１−Ｗ２Ｎ領域を形成すると共に該アモルファスＡｌＷ１ＧａＷ２Ｉｎ１−Ｗ１−Ｗ２Ｎ領域を熱処理してＡｌＸＧａ１−ＸＮ単結晶基板上にＡｌＷ３ＧａＷ４Ｉｎ１−Ｗ３−Ｗ４Ｎ単結晶領域を形成すると、この半導体単結晶領域の表面は、基板表面の研磨キズが埋め込まれて該基板表面よりもより平坦になり、良好なデバイスを作製することができる。
【００６５】
アモルファスＡｌＷ１ＧａＷ２Ｉｎ１−Ｗ１−Ｗ２Ｎ領域を熱処理することによって、ＡｌＷ３ＧａＷ４Ｉｎ１−Ｗ３−Ｗ４Ｎ単結晶領域は、ＡｌＸＧａ１−ＸＮ単結晶基板の原子配列を引き継いだエピタキシャル膜にアモルファス膜から変わる。このエピタキシャル膜の表面は、基板表面の凹凸とは独立したものとなる。
【００６６】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本実施の形態では、高移動度トランジスタ（ＨＥＭＴ）について例示的に説明しているけれども、本発明は、本実施の形態に開示された特定の構成に限定されるものではない。ヘテロ接合バイポーラトランジスタ（ＨＢＴ）および発光ダイオード（ＬＥＤ）等も同様に作製できる。また、本実施の形態では、有機金属気相成長法を用いてIII族窒化物半導体膜を堆積したけれども、III族窒化物半導体膜は、別の成長法を用いて堆積されることができる。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【図面の簡単な説明】
【００６７】
【図１】図１（Ａ）、図１（Ｂ）、図１（Ｃ）および図１（Ｄ）は、第１の実施の形態に係るIII族窒化物半導体のエピタキシャル基板を製造する方法を示す図面である。
【図２】図２（Ａ）、図２（Ｂ）、図２（Ｃ）および図２（Ｄ）は、非晶質膜を形成する工程を含むIII族窒化物半導体エピタキシャル基板を製造する方法を模式的に示す図面であり、図２（Ｅ）および図２（Ｆ）は、非晶質膜を形成しないエピタキシャル基板を製造する方法を模式的に示す図面である。
【図３】図３（Ａ）、図３（Ｂ）および図３（Ｃ）は、本実施の形態に係るIII族窒化物半導体デバイスを製造する工程を示す図面である。まず、エピタキシャル基板１１を準備する。
【符号の説明】
【００６８】
１…ＡｌＸｎ１−ＸＮ基板、１ａ…ＡｌＸｎ１−ＸＮ基板主面、１ｂ…研磨キズ、３…有機金属気相成長装置、５…ＡｌＹ１ＧａＹ２Ｉｎ１−Ｙ１−Ｙ２Ｎ非晶質膜、７…ＡｌＹ３ＧａＹ４Ｉｎ１−Ｙ３−Ｙ４Ｎ単結晶膜、９…ＡｌＺ１ＧａＺ２Ｉｎ１−Ｚ１−Ｚ２Ｎ膜、１１…エピタキシャル基板、２１…ＡｌＮ単結晶基板、２１ａ…基板の表面、２３…非晶質ＡｌＮ膜、２７…エピタキシャル膜、２１ｂ…研磨キズ、２９…エピタキシャル膜、３１…別のエピタキシャル膜、３１ａ…エピタキシャル膜の表面、４１…III族窒化物半導体（ＡｌＵ１ＧａＵ２Ｉｎ１−Ｕ１−Ｕ２Ｎ）膜、４３…III族窒化物半導体（ＡｌＶ１ＧａＶ２Ｉｎ１−Ｖ１−Ｖ２Ｎ）膜、４５…ソース電極、４７…ドレイン電極、４９…ゲート電極、５１…基板生産物、５３…III族窒化物半導体デバイス、５５…高移動度トランジスタ  
【図１】
2005317560.tif 000003
【図２】
2005317560.tif 000004
【図３】
2005317560.tif 000005