(57)【要約】【課題】  内部回路に定電圧を供給する際にも外部電源電圧による変動ノイズの影響を抑制することができるようにする。【解決手段】  昇圧回路２が、ノードＮ１に与えられる電源電圧＋Ｂを昇圧して電圧調整回路４により直流的に降圧調整されると共にローパスフィルタ回路ＬＰＦを通じてｎチャネル型のＭＯＳトランジスタＴｒ１のゲート電極に電圧が印加される。これにより、電源電圧＋Ｂの変動ノイズを除去してＭＯＳトランジスタＴｒ１のゲート−ソース間に十分な電圧を与えることができるようになる。【選択図】  図１
2005284849.tif 000002
【特許請求の範囲】
【請求項１】
外部電源電圧が供給される供給側のノードと定電圧出力側のノードとの間にドレインおよびソース間が接続されたｎチャネル型のＭＯＳトランジスタと、
前記供給側のノードの電圧から、昇圧電圧を生成する昇圧回路と、
前記ＭＯＳトランジスタのソース側の電圧に基づいて前記昇圧回路の昇圧電圧を調整する電圧調整回路とを備え、
前記ｎチャネル型のＭＯＳトランジスタのゲートには、前記昇圧回路により昇圧され前記電圧調整回路により調整された電圧が印加されるように構成されていることを特徴とする定電圧供給回路。
【請求項２】
前記昇圧回路はチャージポンプ回路であって、
前記昇圧回路の昇圧電圧をローバスフィルタ処理するフィルタ回路を備えたことを特徴とする請求項１記載の定電圧供給回路。
【請求項３】
前記供給側のノードの電圧から、基準電圧にボルテージフォロワする定電圧を生成する電圧フォロワ回路を備え、
前記昇圧回路は、前記電圧フォロワ回路によりボルテージフォロワされた電圧を昇圧することを特徴とする請求項１または２記載の定電圧供給回路。
【請求項４】
前記ｎチャネル型のＭＯＳトランジスタは、グランド電位となるｐ型の半導体基板にｎ型のソース／ドレイン拡散層領域が形成されているトランジスタであることを特徴とする請求項１ないし３の何れかに記載の定電圧供給回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧を生成する定電圧供給回路に関する。
【背景技術】
【０００２】
この種の定電圧供給回路の一例が特許文献１に開示されている。この構成によれば、ｐＭＯＳレギュレータ発生電源による発生電圧のフラット性の高さや省面積化，ｎＭＯＳレギュレータ発生電源による耐ノイズ性の長所を生かし、外部電源電圧が所定の電圧より高い場合にはｎＭＯＳレギュレータ発生電源の出力電圧に切替えて内部回路に供給することで外部電源電圧のノイズの影響を小さくすることができ、外部電源電圧が所定の電圧より低い場合にはｐＭＯＳレギュレータ発生電源の出力電圧に切替えて内部回路に供給することで供給電圧のバラツキをなくしている。
【特許文献１】特開２００３−１６８２９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
この特許文献１に開示されている構成では、高電圧を供給する場合には、ｎＭＯＳレギュレータ発生電源を使用することにより外部ノイズの影響を小さくすることができるが、低電圧時にはｎＭＯＳレギュレータ発生電源を使用することなくｐＭＯＳレギュレータ発生電源を使用するため、外部電源電圧によるノイズの影響を避けられないという問題点があった。
【０００４】
本発明は、上記事情に鑑みてなされたものであり、その目的は、内部回路に定電圧を供給する際にも外部電源電圧によるノイズの影響を抑制することができる定電圧供給回路を提供することにある。
【課題を解決するための手段】
【０００５】
請求項１記載の発明によれば、次のように作用する。すなわち、昇圧回路は、外部電源電圧が供給される供給側のノードの電圧を昇圧する。そして、電圧調整回路は、この昇圧電圧を昇圧回路の昇圧電圧をＭＯＳトランジスタのソース側の電圧に基づいて調整する。ｎチャネル型のＭＯＳトランジスタは、外部電源電圧が供給される供給型のノードと定電圧出力側のノードとの間にはドレインおよびソース間が接続されており、ｎチャネル型のＭＯＳトランジスタのゲートには、昇圧回路により昇圧されると共に電圧調整回路により調整された電圧が印加されるようになっているため、当該ｎチャネル型のＭＯＳトランジスタには安定的な電圧がゲート−ソース間に印加されるようになる。
【０００６】
ｎチャネル型のＭＯＳトランジスタをソースフォロワとして機能するように使用しているため、内部回路に定電圧を供給する際にも外部電源電圧の電圧変動の影響を抑制することができるようになる。また、電圧源ノイズ除去用のフィルタを削減して構成しながら電源電圧変動（ノイズ）に強いレギュレータ回路を構成することができる。
請求項２記載の発明によれば、昇圧回路がチャージポンプ回路である場合には、フィルタ回路は昇圧回路の昇圧電圧をローバスフィルタ処理するようになっているため、より安定的な電圧をＭＯＳトランジスタのゲートに供給することができるようになる。
【０００７】
請求項３記載の発明によれば、電圧フォロワ回路は、供給側のノードの電圧をボルテージフォロワし、昇圧回路は、電圧フォロワ回路によりボルテージフォロワされた電圧を昇圧するため、供給側のノードの電圧変動の影響を抑制して昇圧回路に供給することができるようになる。
請求項４記載の発明によれば、ｎチャネル型のＭＯＳトランジスタが、グランドに接続されたｐ型の半導体基板にｎ型のソース／ドレイン拡散層領域が形成されたトランジスタの場合であっても、請求項１ないし３の何れかに係る発明に適用できるようになる。すなわち、ｎチャネル型のＭＯＳトランジスタのバックゲートの電位がソース電位等の高電位に固定されない場合であっても、昇圧回路により昇圧してＭＯＳトランジスタのゲートに電圧が与えられるようになっているため、ＭＯＳトランジスタのゲートに必要な電圧を印加できるようになる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明を半導体集積回路装置内に形成されたレギュレータ回路に適用した一実施形態について、図１ないし図３を参照しながら説明する。
図１は、定電圧供給回路としてのレギュレータ回路を概略的に示している。この図１において、定電圧供給回路としてのレギュレータ回路１は、車両に搭載されるものであり、車両に搭載されたバッテリから供給された外部電源電圧としての電圧＋Ｂを一定の所定電圧にして定電圧出力側の出力端子ＯＵＴから定電圧を出力し内部回路（図示せず）に供給するようになっている。
【０００９】
電圧＋Ｂ（例えば＋１２Ｖや＋９Ｖ）が供給されるノードＮ１と出力端子ＯＵＴに接続されるノードＮ２との間には、ｎチャネル型のＭＯＳトランジスタＴｒ１（本発明のＭＯＳトランジスタに相当）のドレイン−ソース間が接続されている。
図２（ａ）および図２（ｂ）は、このＭＯＳトランジスタＴｒ１の構造の一例を模式的に示している。図２（ａ）に示すＭＯＳトランジスタＴｒ１は、グランド電位となるｐ型の半導体基板Ｈにｎ型のソース／ドレイン拡散層領域ＳｏおよびＤｒが形成されており、このソース／ドレイン拡散層領域ＳｏおよびＤｒの形成領域を挟んで半導体基板Ｈの上に絶縁膜Ｚを介してゲート電極Ｇａｔｅが形成されている。このとき、ｐ型の半導体基板Ｈはグランド電位に一致している。
【００１０】
また他の一例として、図２（ｂ）に示すＭＯＳトランジスタＴｒ１は、グランド電位となるｐ型の半導体基板Ｈにｎウェル領域ｎｗが形成されており、当該ｎウェル領域ｎｗ内にｐウェル領域ｐｗが形成されており、そのｐウェル領域ｐｗ内にＭＯＳトランジスタＴｒ１のソース／ドレイン拡散層ＳｏおよびＤｒが形成され、さらに半導体基板Ｈ上に絶縁膜Ｚを挟んでゲート電極Ｇａｔｅが形成された構成を示している。
【００１１】
ｐウェル領域ｐｗ内には、ＭＯＳトランジスタＴｒ１のソース／ドレイン拡散層ＳｏおよびＤｒの形成領域の他に不純物濃度の高いｐ型不純物領域Ｂが形成されており、このｐ型不純物領域Ｂおよびソース拡散層領域Ｓｏが接続されている。この接続により所謂ＭＯＳトランジスタＴｒ１のバックゲートとして機能するようになる。
図２（ａ）の構成の場合、図２（ｂ）の構成に比較してＭＯＳトランジスタＴｒ１のゲートＧａｔｅに印加される電圧を高くする必要がある。これは図２（ｂ）に示す構成の場合、ＭＯＳトランジスタＴｒ１のチャネル領域が高電位に保たれるため比較的低い電圧をゲートに印加したとしてもＭＯＳトランジスタＴｒ１を飽和領域で動作させることができるためであり、逆に図２（ａ）の構成の場合、ＭＯＳトランジスタＴｒ１のチャネル領域が略グランド電位になるため、比較的低い電圧をゲートに印加したとしてもＭＯＳトランジスタＴｒ１が飽和領域で動作することがない。
【００１２】
本実施形態においては、昇圧回路２を用いてトランジスタＴｒ１のゲートに昇圧電圧を印加する構成にすることにより、ＭＯＳトランジスタＴｒ１のゲート電極Ｇａｔｅに与えられる電圧を高電圧にすることができ、図２（ａ）のような回路構成であったとしても、ＭＯＳトランジスタＴｒ１に十分なゲート電圧を供給できるようになる。
また、電圧＋Ｂが供給されるノードＮ１とグランドＧＮＤとの間には、定電流回路３，ｎチャネル型のＭＯＳトランジスタＴｒ２のゲート−ソース間，および複数のダイオードが直列接続されることによるダイオード群Ｄが接続されている。このときＭＯＳトランジスタＴｒ２のドレイン−ゲート間は接続されている。この回路の作用によりＭＯＳトランジスタＴｒ２のゲート電圧は一定に保たれる。
【００１３】
また、ノードＮ１にはｎチャネル型のＭＯＳトランジスタＴｒ３のドレインが接続されており、ＭＯＳトランジスタＴｒ２およびＴｒ３のゲートは互いに接続されている。ＭＯＳトランジスタＴｒ３は、ノードＮ１の電圧をボルテージフォロワするソースフォロワ（電圧フォロワ）として機能するものであり、ボルテージフォロワされた電圧を昇圧回路２に印加するようになっている。
【００１４】
図３は、昇圧回路の一例を概略的に示している。
この昇圧回路２は、所謂チャージポンプ回路により構成されるもので、図示しない制御回路からクロック信号ＣＬＫが与えられることにより入力電圧を昇圧するようになっている。この図３に示すように、昇圧回路２としてのチャージポンプ回路は、複数のＮＯＴゲートＮＴ１〜ＮＴ２や複数のダイオードＤ１〜Ｄ２，複数のコンデンサＣ２〜Ｃ４が組み合わされることにより構成されている。この昇圧回路２は一般的なチャージポンプ回路のため動作説明を省略するが、クロック信号ＣＬＫが与えられることにより昇圧するため、所謂スイッチングノイズがＮＯＴゲートＮＴ１〜ＮＴ２およびコンデンサＣ２〜Ｃ４を通じて昇圧回路２の後段にもスイッチングノイズの影響が及ぼされる。
【００１５】
そこで昇圧回路２の後段には、ローパスフィルタ回路ＬＰＦ（フィルタ回路に相当）が設けられており、このローバスフィルタ回路ＬＰＦを介してＭＯＳトランジスタＴｒ１のゲートに昇圧電圧が与えられるようになっている。
このローパスフィルタ回路ＬＰＦの具体的な回路構成を説明する。ローパスフィルタ回路ＬＰＦは、抵抗Ｒ１〜Ｒ３およびコンデンサＣ１により構成されている。昇圧回路２の出力とＭＯＳトランジスタＴｒ１のゲートとの間には、抵抗Ｒ１およびＲ２が直列接続されており、ＭＯＳトランジスタＴｒ１のゲートとグランドＧＮＤとの間にはコンデンサＣ１が接続されている。
【００１６】
抵抗Ｒ１およびＲ２の共通接続点とグランドＧＮＤとの間には、抵抗Ｒ３とフィードバック用のｎチャネル型のＭＯＳトランジスタＴｒ４のドレイン−ソース間が直列接続されている。このようにしてＲＣフィルタによるローパスフィルタ回路ＬＰＦが形成されている。このローパスフィルタ回路ＬＰＦによりスイッチングノイズを除去することができるようになる。
【００１７】
出力端子ＯＵＴが接続されるソース側のノードＮ２とグランドＧＮＤとの間には、出力電圧検出用の抵抗Ｒ４およびＲ５が直列接続されている。これらの抵抗Ｒ４およびＲ５により出力端子ＯＵＴの電圧が分圧された分圧電圧がオペアンプＯＰ１の反転入力端子に与えられるようになっている。また、オペアンプＯＰ１の非反転入力端子には基準電圧Ｖｒｅｆが与えられるようになっている。このオペアンプＯＰ１には、ノードＮ１に与えられる電圧が電源電圧として与えられており、オペアンプＯＰ１の出力がＭＯＳトランジスタＴｒ４のゲートに与えられるようになっている。
【００１８】
これらのオペアンプＯＰ１，抵抗Ｒ１〜Ｒ５並びにＭＯＳトランジスタＴｒ４によりＭＯＳトランジスタＴｒ１のゲートに与えられる電圧を調整する電圧調整回路４として機能するようになっている。
上記構成の作用について説明する。
本実施形態においては、供給側のノードＮ１に対して電源電圧変動（ノイズ）の大きな電圧が与えられた場合について、その作用説明を行う。すなわち、電圧＋Ｂが、ＭＯＳトランジスタＴｒ１のスレッショルド電圧に近い電圧に低下するような電源電圧変動が生じたとしても、出力端子ＯＵＴに接続される内部回路（図示せず）に安定的な定電圧を供給できることについて説明する。
【００１９】
電圧＋ＢがＭＯＳトランジスタＴｒ１のスレッショルド電圧に近い電圧に低下した場合であってもＭＯＳトランジスタＴｒ３はソースフォロワとして機能するため、電源電圧変動を除去しながら昇圧回路２に電圧＋Ｂに近い電圧を供給することができる。昇圧回路２は、与えられた電圧を昇圧し、ローパスフィルタ回路ＬＰＦに与える。すると、ローパスフィルタ回路ＬＰＦはクロック信号ＣＬＫに基づくノイズを除去して、トランジスタＴｒ１のゲート電極Ｇａｔｅに印加する。
【００２０】
昇圧回路２を通じてＭＯＳトランジスタＴｒ１のゲート電極Ｇａｔｅに印加するようにしているため、昇圧回路２を設けていない回路に比較してより高い電圧をＭＯＳトランジスタＴｒ１のゲートに印加できるようになり、トランジスタＴｒ１のゲート−ソース間電圧を十分に高くすることができる。また、昇圧回路Ｔｒ１がたとえチャージポンプ回路により構成されていたとしてもローパスフィルタ回路ＬＰＦを通じてＭＯＳトランジスタＴｒ１のゲートに電圧が与えられるため、クロック信号ＣＬＫに基づくディジタルノイズを抑制した電圧をゲートに印加することができるようになる。
【００２１】
さらに、この作用と同時に電圧調整回路４により降圧調整された状態でＭＯＳトランジスタＴｒ１のゲート電極Ｇａｔｅに電圧が印加される。抵抗Ｒ４およびＲ５による出力電圧の分圧電圧がオペアンプＯＰ１の反転入力端子に印加され当該オペアンプＯＰ１の出力がＭＯＳトランジスタＴｒ４のゲートに印加されるようになっているため、ＭＯＳトランジスタＴｒ１のゲート入力容量の電荷をグランドＧＮＤに逃がすことができるようになり、ＭＯＳトランジスタＴｒ１のゲート電圧を降圧調整できるようになる。したがって、ＭＯＳトランジスタＴｒ１のゲートに適切な定電圧を与えることができるようになり、適切な定電圧を出力することができるようになる。
【００２２】
以上説明したように、本実施形態によれば、たとえ電圧＋Ｂが、ＭＯＳトランジスタＴｒ１のスレッショルド電圧Ｖｔｈに近い電圧に低下するような電源電圧変動が生じたとしても、昇圧回路２によりｎチャネル型のＭＯＳトランジスタＴｒ１のゲート電圧を高くすることができるため、十分なゲート−ソース間電圧を得ることができるようになり、後段に接続される内部回路（図示せず）に安定的な定電圧を供給できるようになる。
【００２３】
しかも、ＭＯＳトランジスタＴｒ３がボルテージフォロワとして機能するように構成されているため、電圧＋Ｂの電圧変動が昇圧回路２に与える悪影響を抑制することができる。さらにローパスフィルタ回路ＬＰＦを通じてＭＯＳトランジスタＴｒ１のゲートに電圧が印加されるようになっているため、さらに電圧＋Ｂの電圧電動（ノイズ）の影響を抑制することができるようになる。
【００２４】
（他の実施形態）
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示すように変形もしくは拡張が可能である。
昇圧回路２として、チャージポンプ回路を適用した実施形態を説明したが、電圧を昇圧する回路であればどのような回路により構成しても良い。
【００２５】
必要に応じて、電圧＋Ｂの供給側や定電圧出力側に抵抗等の回路を付加しても良い。
図１に示す回路の後段にｐ型のＭＯＳトランジスタやオペアンプ、抵抗器を組み合わせたｐＭＯＳレギュレータ回路を付加して構成しても良い。このように構成することにより、外部電源変動（ノイズ）に強い高精度のレギュレータ回路を構成できるようになる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態を示す概略的な電気的構成図
【図２】ＭＯＳトランジスタの半導体集積回路装置内の構成を模式的に示す構成図
【図３】昇圧回路の一例を概略的に示す図
【符号の説明】
【００２７】
図面中、１はレギュレータ回路（定電圧供給回路）、ＬＰＦはローパスフィルタ回路（フィルタ回路）、４は電圧調整回路、Ｔｒ１はｎチャネル型のＭＯＳトランジスタ、Ｔｒ１〜Ｔｒ４はｎチャネル型のＭＯＳトランジスタ、Ｎ１は供給側のノード、Ｎ２は定電圧出力側のノード、ＧａｔｅはＭＯＳトランジスタのゲート電極（ＭＯＳトランジスタのゲート）を示す。
【図１】
2005284849.tif 000003
【図２】
2005284849.tif 000004
【図３】
2005284849.tif 000005