(57)【要約】【課題】多層配線化に伴う寄生容量により、所定値に保持することが必要な電位が揺籃されるのを抑制した電子回路およびそれを用いた液晶表示装置を提供する。【解決手段】基板３０上に、第１導電層３１ｂ、第２導電層３３ｂおよび第３導電層３６が絶縁膜（３２，３４）を介して積層されており、第２導電層３３ｂは第１導電層３１ｂおよび第３導電層３６よりも導電率が低く、第３導電層３６に周期的に変化する信号電位（信号線電位ＶS）が印加され、第２導電層３３ｂに、直流あるいは第１導電層３１ｂに印加される電位（画素電位ＶP）よりも長い間隔で変化する交流電位（ＣS電位ＶCS）が印加される構成とする。【選択図】図２
2005284080.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された第１導電層と、
前記第１導電層の上層に絶縁膜を介して形成された第２導電層と、
前記第２導電層の上層に絶縁膜を介して形成された第３導電層と
を有し、
前記第２導電層は前記第１導電層および前記第３導電層よりも導電率が低く、
前記第３導電層に周期的に変化する信号電位が印加され、
前記第２導電層に直流もしくは前記第１導電層に印加される電位よりも長い間隔で変化する交流電位が印加される
電子回路。
【請求項２】
前記第１導電層が金属材料からなり、
前記第２導電層が半導体材料からなり、
前記第３導電層が金属材料からなる
請求項１に記載の電子回路。
【請求項３】
基板上に形成された第１導電層と、
前記第１導電層の上層に絶縁膜を介して形成された第２導電層と、
前記第２導電層の上層に絶縁膜を介して形成された第３導電層と
を有し、
前記第１導電層と前記第３導電層との容量結合を前記第２導電層により遮蔽する
電子回路。
【請求項４】
対向配置された一対の基板間に液晶層が挟持された液晶表示装置であって、
一方の前記基板の前記液晶層側の面に形成された第１導電層と、
前記第１導電層の上層に絶縁膜を介して形成された第２導電層と、
前記第２導電層の上層に絶縁膜を介して形成された第３導電層と
を有し、
前記第２導電層は前記第１導電層および前記第３導電層よりも導電率が低く、
前記第３導電層に周期的に変化する信号電位が印加され、
前記第２導電層に直流もしくは前記第１導電層に印加される電位よりも長い間隔で変化する交流電位が印加される
液晶表示装置。
【請求項５】
前記一方の基板は表示開口領域と非開口である配線領域とに区分されており、
前記第１導電層、前記第２導電層および前記第３導電層は、前記配線領域において絶縁膜を介して積層されている
請求項４に記載の液晶表示装置。
【請求項６】
前記第１導電層、前記第２導電層および前記第３導電層を含む層から、マトリクス状に配置された画素毎にスイッチ素子と蓄積容量素子が構成されて、アクティブマトリクス駆動形式で駆動する
請求項４に記載の液晶表示装置。
【請求項７】
前記第１導電層が金属材料からなり、
前記第２導電層が半導体材料からなり、
前記第３導電層が金属材料からなる
請求項６に記載の液晶表示装置。
【請求項８】
前記第１導電層に画素電位を印加し、
前記第２導電層に保持容量用電位を印加し、
前記第３導電層には信号線電位を印加する
請求項６に記載の液晶表示装置。
【請求項９】
対向配置された一対の基板間に液晶層が挟持された液晶表示装置であって、
一方の前記基板の前記液晶層側の面に形成された第１導電層と、
前記第１導電層の上層に絶縁膜を介して形成された第２導電層と、
前記第２導電層の上層に絶縁膜を介して形成された第３導電層と
を有し、
前記第１導電層と前記第３導電層との容量結合を前記第２導電層により遮蔽する
液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子回路と液晶表示装置に関し、特に、アクティブマトリクス駆動方式の液晶表示装置に用いる電子回路とそれを用いた液晶表示装置に関するものである。
【背景技術】
【０００２】
液晶表示装置（以下ＬＣＤという）は、ＣＲＴ（Cathode Ray Tube）よりも、薄型、軽量、低消費電力といった利点を有しており、パーソナルコンピュータ、携帯電話、デジタルカメラなど、様々な電子機器の表示装置に使用されている。さらには、液晶プロジェクタなどの投射型表示装置におけるライトバルブとしても使用されている。
ＣＲＴに匹敵するような大容量の表示に適した上記の液晶表示装置の駆動方式として、薄膜トランジスタ（以下ＴＦＴという）駆動によるアクティブマトリクス駆動方式が広く用いられている。
【０００３】
アクティブマトリクス駆動方式のＬＣＤのほとんどは、ネマティック液晶が用いられており、主な表示方式としては、旋光モードのＬＣＤがある。旋光モードのＬＣＤでは、９０度捩れた分子配列を持つツイステッドネマティック（ＴＮ型）液晶であり、原理的に白黒表示で、高いコントラスト比と良好な階調表示性を示す。
【０００４】
上記のＬＣＤは、例えば、ＴＦＴおよび画素電極などが形成されたＴＦＴアレイ基板と対向電極が形成された対向基板とをシール材を介して貼り合わせた空の基板間に液晶層が封入された構成である。
上記のＴＦＴアレイ基板は、表示開口領域と開口に寄与しない配線領域とに区分されているが、一般的に画質を向上させようとすると電気的な回避処理が増えるため、配線領域が増大し、開口効率は減少してしまう。一方、高開口化を達成するためには、開口に寄与しないＡｌ、Ｍｏ、ポリシリコンなどからなる配線領域を同じ領域に集約し、絶縁膜を介して多層配線化することが必要となってくる。
【０００５】
図７（ａ）は、Ａｌ、Ｍｏ、ポリシリコンなどからなる配線を多層配線化したアクティブマトリクス駆動方式のＬＣＤの画素部の模式図である。
ＬＣＤの画像表示領域を構成するマトリクス状に複数形成された画素電極１３には、隣接する位置に各画素電極１３をスイッチング制御する画素スイッチング用ＴＦＴ２２が設けられている。
画素信号が供給される信号線２３は、ＴＦＴ２２のソース２４に電気的に接続されている。
また、ＴＦＴ２２のゲートに走査線２５が電気的に接続されており、所定のタイミングで走査線２５にパルス的に走査信号を印加するように構成されている。
【０００６】
画素電極１３は、ＴＦＴ２２のドレイン２６に電気的に接続されており、スイッチング素子であるＴＦＴ２２のスイッチを一定期間だけ導通させることにより、信号線２３から供給される画素信号を所定のタイミングで書き込む。
画素電極１３を介して液晶に書き込まれた所定レベルの画素信号は、対向基板に形成された対向電極１４との間で一定期間保持され、画素信号に応じた電圧を画素電極１３と対向電極１４との間に封入された液晶層１６に印加する。
【０００７】
液晶層１６は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより光を変調し、階調表示を可能にする。ノーマリホワイト表示であれば、印加された電圧に応じた入射光がこの液晶層部分を通過可能とされ、全体として液晶表示装置から画素信号に応じたコントラストを持つ光が出射される。
【０００８】
ここで、保持された画素信号がリークするのを防ぐために、画素電極１３と対向電極１４との間に形成される液晶容量と並列に蓄積容量２７が付加されている。これにより、保持特性はさらに改善され、コントラスト比の高い液晶教示素子が実現できる。また、このような蓄積容量２７を形成するために、抵抗化された保持容量用線（以下Ｃs線ともいう）２８が設けられている。
【０００９】
図７（ｂ）は、上記のＬＣＤのＴＦＴアレイ基板に形成された配線領域の模式的断面図である。
基板４０上に、Ｍｏ層（４１ａ，４１ｂ）がパターン形成されており、それを被覆して酸化シリコンなどの絶縁膜４２が形成されており、その上層にポリシリコン層（４３ａ，４３ｂ）がパターン形成されている。
ポリシリコン層４３ａには、導電性不純物が導入されてソース領域およびドレイン領域が形成されており、ソース領域およびドレイン領域の間のポリシリコン層４３ａにおけるチャネル形成領域に対向して、絶縁膜（ゲート絶縁膜）４２を介してＭｏ層（ゲート電極）４１ａが配置されたボトムゲート型のＴＦＴ２２が構成されている。
一方、絶縁膜（容量絶縁膜）４２を介して下部電極であるＭｏ層４１ｂと上部電極であるポリシリコン層４３ｂが対向して配置された蓄積容量２７が構成されている。
上記のＴＦＴ２２および蓄積容量２７を被覆して全面に酸化シリコンなどからなる絶縁膜４４が形成されており、さらに、ＴＦＴ２２のドレイン２６に接続して、画素電極に接続するためのコンタクトプラグ４５が形成されており、また、ＴＦＴ２２のソース２４に接続して、画素信号が供給される信号線２３となるＡｌ層４６が形成されている。
【００１０】
上記のように、Ａｌ、Ｍｏ、ポリシリコンなどからなる配線を多層配線化しており、図面左側の蓄積容量領域ＲCSにおいて、Ｍｏ層４１ｂ、ポリシリコン層４３ｂおよびＡｌ層４６がオーバーラップ部分を有する、即ち、Ｍｏ層４１ｂ、ポリシリコン層４３ｂおよびＡｌ層４６が絶縁膜（４２，４４）を介して積層している構成となっている。
【００１１】
ここで、最上層のＡｌ層４６には信号線電位ＶSが、また、中間のポリシリコン層４３ｂには画素電位ＶPが、さらに最下層のＭｏ層４１ｂにはＣS電位ＶCSがそれぞれ印加され、さらに、Ｍｏ層（ゲート電極）４１ａには走査信号電位ＶGが印加される。
【００１２】
図８は上記の構成を説明するための模式図である。
基板（不図示）上に、ＣS電位ＶCSが印加されるＭｏ層４１ｂ、画素電位ＶPが印加されるポリシリコン層４３ｂおよび信号線電位ＶSが印加されるＡｌ層４６が絶縁膜（不図示）を介して積層しており、さらにＡｌ層４４から斜め上方において、ＩＴＯなどの透明電極４７が絶縁膜（不図示）を介して形成されている。
【００１３】
ところで、上記の構成おいて、Ａｌ層４６には信号線電位ＶSが、ポリシリコン層４３ｂには画素電位ＶPが、Ｍｏ層４１ｂにはＣS電位ＶCSがそれぞれ印加されている。このとき、Ａｌ層４６とポリシリコン層４３ｂの間には図に示すような寄生容量ＣPが存在し、ポリシリコン層４３ｂとＭｏ層４１ｂの間にはＣS容量が存在する。寄生容量ＣPの大きさはＣS容量の大きさの約１／４程度もあり、このような各導電層の間の寄生容量の存在のため、等価回路的には容量結合しているとみなすことができる。
ここで、液晶表示装置などでは、信号線には周波数が高いパルス信号が印加されているため、Ａｌ層４６の電位は信号の周期で変化する。これに対して、Ａｌの下方に形成されている画素電極の電位は液晶表示を維持する必要があり、必要以外の時間で電位が変動してはならない。
このとき、上述の容量結合や信号線に印加されるパルス電圧の立ち上がりおよび立ち下がりに含まれる高周波電流成分がＡｌ層とポリシリコン層の間に存在する寄生容量を通して飛び込んでくることにより、電位を保持することが必要な画素電位ＶPが揺籃されてしまう現象が起こり、クロストークや筋などの画質劣化の要因となっていた。
【００１４】
図９（ａ）〜（ｃ）は、上記のＡｌ層４６、ポリシリコン層４３ｂおよびＭｏ層４１ｂがオーバーラップする領域におけるＡｌ層４６、ポリシリコン層４３ｂおよびＭｏ層４１ｂにそれぞれ印加される、信号線電位ＶS、画素電位ＶPおよびＣS電位ＶCSのそれぞれの波形である。
このように、信号線電位ＶSの立ち上がりあるいは立ち下がりのタイミングで、容量結合により画素電位ＶPおよびＣS電位ＶCSが影響を受ける様子が示されている。特に必要以外の時間で電位が変動してはならない画素電位ＶPの変動が大きく、画質劣化を引き起こしてしまう。
【００１５】
例えば、特許文献１には、液晶表示装置の画素電極を平坦化してコンタクト部の段差に起因するディスクリネーションを防止し、ブラックマトリクスの面積を低減して高精細かつ高コントラストを達成する技術が開示されている。
しかし、特許文献１に記載の方法は、多層配線化に伴って発生する寄生容量を低減することはできない。
【００１６】
また、特許文献２には、液晶表示装置のマトリクスアレイと同一基板上に形成されたブラックマトリクスの構造を最適化することで、開口率を向上させる技術が開示されている。
しかし、特許文献２に記載の方法でも、多層配線化に伴って発生する寄生容量を低減することはできない。
【特許文献１】特開平１１−２０２３６８号公報
【特許文献２】特開２０００−２９０７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
解決しようとする問題点は、アクティブマトリクス駆動方式の液晶表示装置などを構成する電子回路において、多層配線化に伴う寄生容量により、所定値に保持することが必要な電位が揺籃されてしまい、液晶表示装置としては画質劣化を招いてしまうという点である。
【課題を解決するための手段】
【００１８】
本発明の電子回路は、基板上に形成された第１導電層と、前記第１導電層の上層に絶縁膜を介して形成された第２導電層と、前記第２導電層の上層に絶縁膜を介して形成された第３導電層とを有し、前記第２導電層は前記第１導電層および前記第３導電層よりも導電率が低く、前記第３導電層に周期的に変化する信号電位が印加され、前記第２導電層に直流もしくは前記第１導電層に印加される電位よりも長い間隔で変化する交流電位が印加される。
【００１９】
上記の本発明の電子回路は、基板上に、第１導電層、第２導電層および第３導電層が絶縁膜を介して積層されている。
ここで、第２導電層は第１導電層および第３導電層よりも導電率が低く、第３導電層に周期的に変化する信号電位が印加され、第２導電層に直流もしくは第１導電層に印加される電位よりも長い間隔で変化する交流電位が印加される構成である。
【００２０】
また、本発明の電子回路は、基板上に形成された第１導電層と、前記第１導電層の上層に絶縁膜を介して形成された第２導電層と、前記第２導電層の上層に絶縁膜を介して形成された第３導電層とを有し、前記第１導電層と前記第３導電層との容量結合を前記第２導電層により遮蔽する。
【００２１】
上記の本発明の電子回路は、基板上に、第１導電層、第２導電層および第３導電層が絶縁膜を介して積層されている。
ここで、第１導電層と第３導電層との容量結合を第２導電層により遮蔽する構成である。
【００２２】
また、本発明の液晶表示装置は、対向配置された一対の基板間に液晶層が挟持された液晶表示装置であって、一方の前記基板の前記液晶層側の面に形成された第１導電層と、前記第１導電層の上層に絶縁膜を介して形成された第２導電層と、前記第２導電層の上層に絶縁膜を介して形成された第３導電層とを有し、前記第２導電層は前記第１導電層および前記第３導電層よりも導電率が低く、前記第３導電層に周期的に変化する信号電位が印加され、前記第２導電層に直流もしくは前記第１導電層に印加される電位よりも長い間隔で変化する交流電位が印加される。
【００２３】
上記の本発明の液晶表示装置は、対向配置された一対の基板間に液晶層が挟持された液晶表示装置であって、一方の基板の前記液晶層側の面に、第１導電層、第２導電層および第３導電層が絶縁膜を介して積層されている。
ここで、第２導電層は第１導電層および第３導電層よりも導電率が低く、第３導電層に周期的に変化する信号電位が印加され、第２導電層に直流もしくは第１導電層に印加される電位よりも長い間隔で変化する交流電位が印加される構成である。
【００２４】
また、本発明の液晶表示装置は、対向配置された一対の基板間に液晶層が挟持された液晶表示装置であって、一方の前記基板の前記液晶層側の面に形成された第１導電層と、前記第１導電層の上層に絶縁膜を介して形成された第２導電層と、前記第２導電層の上層に絶縁膜を介して形成された第３導電層とを有し、前記第１導電層と前記第３導電層との容量結合を前記第２導電層により遮蔽する。
【００２５】
上記の本発明の液晶表示装置は、対向配置された一対の基板間に液晶層が挟持された液晶表示装置であって、一方の基板の前記液晶層側の面に、第１導電層、第２導電層および第３導電層が絶縁膜を介して積層されている。
ここで、第１導電層と第３導電層との容量結合を第２導電層により遮蔽する構成である。
【発明の効果】
【００２６】
本発明の電子回路は、第１導電層と周期的に変化する信号電位が印加される第３導電層の間に、直流あるいは第１導電層に印加される電位よりも長い間隔で変化する交流電位が印加される第２導電層が形成された構成であり、第２導電層が第３導電層の電位変動の影響から第１導電層をシールドする機能を持つ。
【００２７】
本発明の液晶表示装置は、液晶層を挟持する一方の基板上に絶縁膜を介して積層された第１導電層、第２導電層および第３導電層において、第１導電層と周期的に変化する信号電位が印加される第３導電層の間に、直流あるいは第１導電層に印加される電位よりも長い間隔で変化する交流電位が印加される第２導電層が形成された構成であり、第２導電層が第３導電層の電位変動の影響から第１導電層をシールドする機能を持つ。
【発明を実施するための最良の形態】
【００２８】
以下に、本発明のアクティブマトリクス駆動方式の液晶表示装置用の電子回路と、それを用いた液晶表示装置の実施の形態について、図面を参照して説明する。
【００２９】
図１は、本実施形態に係る液晶表示装置（ＬＣＤ）の模式構成図である。
ＬＣＤ１０は、ＴＦＴアレイ基板１１と、これに対向する透明な対向基板１２を備えている。ＴＦＴアレイ基板１１は、例えば石英基板からなり、対向基板１２は、例えばガラス基板あるいは石英基板からなる。
ＴＦＴアレイ基板１１には、複数のマトリクス状に配置された画素毎に、例えばＩＴＯ膜（酸化インジウム・スズ膜）などの透明導電性薄膜からなる画素電極１３が設けられて、また、ＴＦＴおよび蓄積容量などが形成されている。一方、対向基板１２には、全面にＩＴＯ膜の対向電極１４が形成されている。
ＴＦＴアレイ基板１１の画素電極１３などの上層と、対向基板１２の対向電極１４の上層には、液晶層１６を所定方向に配向させるための配向膜（１７，１８）が形成されており、所定間隙で配向膜（１７，１８）が対向するようにシール材１５で貼り合わせた一対の基板間に、液晶層１６が封入および挟持されている。
配向膜（１７，１８）間の距離を所定値とするために、例えば柱状スペーサ、グラスファイバあるいはガラスビーズなどのスペーサを用いることができる。配向膜（１７，１８）は例えばポリイミド膜などからなり、液晶層１６は例えば１種類または数種類のネマティック液晶を混合した液晶からなる。また、必要に応じて、例えば対向電極１４上に赤、緑あるいは青のカラーフィルタを画素毎に有する構成としてカラー画像を表示するＬＣＤとすることもできる。
【００３０】
図２（ａ）は、本実施形態に係るアクティブマトリクス駆動方式のＬＣＤの画素部の模式図である。
ＬＣＤの画像表示領域を構成するマトリクス状に複数形成された画素電極１３には、隣接する位置に各画素電極１３をスイッチング制御する画素スイッチング用ＴＦＴ２２が設けられている。
画素信号が供給される信号線２３は、ＴＦＴ２２のソース２４に電気的に接続されている。
また、ＴＦＴ２２のゲートに走査線２５が電気的に接続されており、所定のタイミングで走査線２５にパルス的に走査信号を印加するように構成されている。
【００３１】
画素電極１３は、ＴＦＴ２２のドレイン２６に電気的に接続されており、スイッチング素子であるＴＦＴ２２のスイッチを一定期間だけ導通させることにより、信号線２３から供給される画素信号を所定のタイミングで書き込む。
画素電極１３を介して液晶に書き込まれた所定レベルの画素信号は、対向基板に形成された対向電極１４との間で一定期間保持され、画素信号に応じた電圧を画素電極１３と対向電極１４との間に封入された液晶層１６に印加する。
【００３２】
液晶層１６は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより光を変調し、階調表示を可能にする。ノーマリホワイト表示であれば、印加された電圧に応じた入射光がこの液晶層部分を通過可能とされ、全体として液晶表示装置から画素信号に応じたコントラストを持つ光が出射される。
【００３３】
さらに、保持された画素信号がリークするのを防ぐために、画素電極１３と対向電極１４との間に形成される液晶容量と並列に蓄積容量２７が付加されている。これにより、保持特性はさらに改善され、コントラスト比の高い液晶教示素子が実現できる。また、このような蓄積容量２７を形成するために、抵抗化された保持容量線（Ｃs線）２８が設けられている。
【００３４】
図２（ｂ）は、上記のＬＣＤのＴＦＴアレイ基板に形成された配線領域の模式的断面図である。
基板３０上に、Ｍｏ層（３１ａ，３１ｂ）などの金属材料層（第１導電層）がパターン形成されており、それを被覆して酸化シリコンなどの絶縁膜３２が形成されており、その上層にポリシリコン層（３３ａ，３３ｂ）などの半導体材料層（第２導電層）がパターン形成されている。
ポリシリコン層３３ａには、導電性不純物が導入されて、例えばＬＤＤ（Lightly Doped Drain）構造を有するソース領域およびドレイン領域が形成されており、ソース領域およびドレイン領域の間のポリシリコン層３３ａにおけるチャネル形成領域の下方に絶縁膜（ゲート絶縁膜）３２を介してＭｏ層（ゲート電極）３１ａが配置されたボトムゲート型のＴＦＴ２２が構成されている。
一方、絶縁膜（容量絶縁膜）３２を介して下部電極であるＭｏ層３１ｂと上部電極であるポリシリコン層３３ｂが対向して配置された蓄積容量２７が構成されている。
上記のＴＦＴ２２および蓄積容量２７を被覆して全面に酸化シリコンなどからなる絶縁膜３４が形成されており、さらに、ＴＦＴ２２のドレイン２６に接続して、表示を略しているＩＴＯなどからなる画素電極に接続するためのコンタクトプラグ３５が形成されており、また、ＴＦＴ２２のソース２４に接続して、画素信号が供給される信号線２３となるＡｌ層３６などの金属材料層（第３導電層）が形成されている。
【００３５】
上記のＬＣＤにおいて、ＴＦＴアレイ基板１１は、表示開口領域と開口に寄与しない配線領域とに区分されているが、高開口化を達成するために、開口に寄与しないＭｏ層、ポリシリコン層およびＡｌ層などからなる配線領域が同じ領域に集約され、絶縁膜を介して多層配線化されている。
図面左側の蓄積容量領域ＲCSにおいて、Ｍｏ層３１ｂ、ポリシリコン層３３ｂおよびＡｌ層３６がオーバーラップ部分を有する、即ち、Ｍｏ層３１ｂ、ポリシリコン層３３ｂおよびＡｌ層３６が絶縁膜（３２，３４）を介して積層している構成となっている。
【００３６】
ここで、最上層のＡｌ層３４には信号線電位ＶSが、また、中間のポリシリコン層３３ｂにはＣS電位ＶCSが、さらに最下層のＭｏ層３１ｂには画素電位ＶPがそれぞれ印加され、さらに、Ｍｏ層（ゲート電極）３１ａには走査信号電位ＶGが印加される構成となっている。
【００３７】
本実施形態に係る液晶表示装置は、従来の問題点を解決するために、層構造はそのままで、画素電位ＶPとＣS電位ＶCSを入れ換えた構成となっている。
画素電位の結合による影響を排除するためには、
（１）画素電位を信号線の下に置かない。加えて、平面として並列に配置する。
（２）層構造を変えないで、画素電位とＣS電位の役割を交換する。
の２つの方法が考えられるが、（１）の場合には開口効率が低下してしまうため、本発明では開口率が低下しない（２）の方法を採用している。
【００３８】
本実施形態のＬＣＤにおいては、第１導電層（Ｍｏ層３１ｂ）、第２導電層（ポリシリコン層３３ｂ）および第３導電層（Ａｌ層３６）が絶縁膜を介して積層されており、第２導電層は第１導電層および第３導電層よりも導電率が低く、第３導電層に周期的に変化する信号電位が印加され、第２導電層に直流あるいは第１導電層に印加される電位よりも長い間隔で変化する交流電位が印加される構成となっている。
即ち、上記の新しい構成では、信号線電位ＶSが印加される第３導電層（Ａｌ層３６）と画素電位ＶPが印加される第１導電層（Ｍｏ層３１ｂ）との間に、Ｃs電位ＶCS（ＤＣレベル）が印加される第２導電層（ポリシリコン層３３ｂ）を配置することにより、電気的結合を排除し、画素電位ＶPの揺籃を防ぐ遮蔽構造とすることができる。
本実施形態の液晶表示装置の場合、有効画面サイズが１．５インチの場合、開口率７０％以上を維持し、クロストーク発生に寄与する実電位増加分を４０％低減できる。
【００３９】
一般にクロストークは実効電位に増加分で定義され、以下のように表される。
【００４０】
（数１）
クロストーク（実効電位増加分）
＝（グレー−黒−グレーを表示したときの実効電位増加分）−（グレーを表示したときの実効電位増加分）
＝（２Ａ／３＋Ｂ／３）1/2−Ａ1/2
【００４１】
ここで、Ａはグレー表示時の実効電位増加分、Ｂは黒表示時の実効電位増加分を表す。Ａ，Ｂはそれぞれの表示時の”画素への飛び込み電位”を含んだ計算値であり、トータルの実効電位増加分が”０”に近いほど”クロストークレベルが良い”ことになる。
【００４２】
図３は、本実施形態に係るＬＣＤの画素のレイアウトを示す図である。
各画素の中央に開口領域が設けられ、その外周にＭｏ層３１ｂ、ポリシリコン層３３ｂおよびＡｌ層３６がパターン形成された配線領域が配置されている。
ここで、上記のように、Ｍｏ層３１ｂ、ポリシリコン層３３ｂおよびＡｌ層３６がオーバーラップ部分を有しており、上記のような電圧印加を行うために、ＣS電位ＶＣCSをポリシリコン層３３ｂに印加するコンタクトＣＴ1と、画素電位ＶPをＭｏ層３１ｂに印加するための画素電極（ＩＴＯ膜）とのコンタクトＣＴ2とが設けられている。
【００４３】
図４は本実施形態に係るＬＣＤの構成を説明するための模式図である。
基板（不図示）上に、画素電位ＶPが印加されるＭｏ層３１ｂ、ＣS電位ＶCSが印加されるポリシリコン層３３ｂおよび信号線電位ＶSが印加されるＡｌ層３６が絶縁膜（不図示）を介して積層しており、さらにＡｌ層３４から斜め上方において、ＩＴＯなどの透明電極（画素電極）３７が絶縁膜（不図示）を介して形成されている。
【００４４】
上記の構成においては、ＣS電位ＶCSは例えば直流電圧であるため、信号線電位ＶSによる揺籃を吸収することができる。言い換えれば、画素電位ＶPが印加されるＭｏ層３１ｂと信号線電位ＶSが印加されるＡｌ層３６との容量結合をＣS電位ＶCSが印加されるポリシリコン層３３ｂで遮蔽する効果が生まれる。従って、画素電位ＶPは乱されることはなく、安定した画面表示が得られる。
また、ＣS電位ＶCSは直流電圧に限らず、画素電位ＶPよりも長い間隔で変化するような交流電位である場合もあるが、この場合でも画素電位ＶPが印加されるＭｏ層３１ｂと信号線電位ＶSが印加されるＡｌ層３６との容量結合をＣS電位ＶCSが印加されるポリシリコン層３３ｂで遮蔽することが可能である。
【００４５】
本実施形態のＬＣＤは、配線の構成は従来と同じであるが、電位の印加の仕方が異なり、前述したように、Ａｌ層に信号線電位が印加されるのは同じであるが、ポリシリコン層にはＣS電位が、また、Ｍｏ層には画素電位がそれぞれ印加される。
この場合にもＡｌ層３６とポリシリコン層３３の間に寄生容量ＣPは存在するが、その値はＣS容量の大きさの約１／１０以下と小さく、かなり改善されている。
【００４６】
図５（ａ）〜（ｃ）は、上記のＡｌ層３６、ポリシリコン層３３ｂおよびＭｏ層３１ｂがオーバーラップする領域におけるＡｌ層３６、ポリシリコン層３３ｂおよびＭｏ層３１ｂにそれぞれ印加される、信号線電位ＶS、ＣS電位ＶCSおよび画素電位ＶPの波形である。
このように、信号線電位ＶSの立ち上がりあるいは立ち下がりのタイミングで、信号線電位ＶSの画素電位ＶPに対する影響がＣS電位により遮蔽され、画素電位ＶPがほとんど影響を受けない様子が示されている。
【００４７】
（実施例）
図６は、本実施形態に係るＬＣＤと従来例に係るＬＣＤのクロストークに関して、縦軸にクロストークを実効電位増加分として表した量をとり、横軸に開口率をとったグラフである。
本実施形態に係るＬＣＤでは、図に示されるように従来型と同等の７０％の開口率を維持し、クロストークを約４０％改善させることができた。ＣS電位ＶCSおよび画素電位ＶPの電位入れ換えによる信号線電位ＶSの遮蔽効果が現れているものと考えられる。
【００４８】
本実施形態に係るＬＣＤによれば、カップリングを気にせず、開口に寄与しない領域を一か所にまとめることができ、これによって例えば７０％と高い開口率を損なうことなく、画質を改善することが可能である。
【００４９】
本発明は上記の説明に限定されない。
例えば、上記の実施形態においては、ＬＣＤとＬＣＤに用いる電子回路について説明をしたが、これに限らず、３層の導電層が絶縁膜を介して積層し、これらの容量結合によるクロストークを低減が望まれる電子回路に適用することができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【産業上の利用可能性】
【００５０】
本発明の電子回路は、液晶表示装置の駆動回路あるいはその他の３層の導電層が絶縁膜を介して積層した電子回路に適用できる。
また、本発明の液晶表示装置は、パーソナルコンピュータ、携帯電話、デジタルカメラなど、様々な電子機器の表示装置に、さらには、液晶プロジェクタなどの投射型表示装置におけるライトバルブに適用できる。
【図面の簡単な説明】
【００５１】
【図１】図１は本発明の実施形態に係る液晶表示装置（ＬＣＤ）の模式構成図である。
【図２】図２（ａ）は、本発明の実施形態に係るアクティブマトリクス駆動方式のＬＣＤの画素部の模式図であり、図２（ｂ）は、ＬＣＤのＴＦＴアレイ基板に形成された配線領域の模式的断面図である。
【図３】図３は本発明の実施形態に係るＬＣＤの画素のレイアウトを示す図である。
【図４】図４は本発明の実施形態に係るＬＣＤの構成を説明するための模式図である。
【図５】図５（ａ）〜（ｃ）は、本発明の実施形態に係るＬＣＤのＡｌ層、ポリシリコン層およびＭｏ層にそれぞれ印加される、信号線電位ＶS、ＣS電位ＶCSおよび画素電位ＶPの波形である。
【図６】図６は、本発明の実施例において、実施形態と従来例に係るＬＣＤに関して、縦軸にクロストークを実効電位増加分として表した量をとり、横軸に開口率をとったグラフである。
【図７】図７（ａ）は、従来例に係るアクティブマトリクス駆動方式のＬＣＤの画素部の模式図であり、図７（ｂ）は、ＬＣＤのＴＦＴアレイ基板に形成された配線領域の模式的断面図である。
【図８】図８は従来例に係るＬＣＤの構成を説明するための模式図である。
【図９】図９（ａ）〜（ｃ）は、従来例に係るＬＣＤのＡｌ層、ポリシリコン層およびＭｏ層にそれぞれ印加される、信号線電位ＶS、画素電位ＶPおよびＣS電位ＶCSの波形である。
【符号の説明】
【００５２】
１０…液晶表示装置、１１…ＴＦＴアレイ基板、１２…対向基板、１３…画素電極、１４…対向電極、１５…シール材、１６…液晶層、１７，１８…配向膜、２２…ＴＦＴ、２３…信号線、２４…ソース、２５…走査線、２６…ドレイン、２７…蓄積容量、２８…保持容量線（ＣS線）、３０，４０…基板、３１ａ，３１ｂ，４１ａ，４１ｂ…Ｍｏ層、３２，４２…絶縁膜、３３ａ，３３ｂ，４３ａ，４３ｂ…ポリシリコン層、３４，４４…絶縁膜、３５，４５…コンタクトプラグ、３６，４６…Ａｌ層、３７，４７…透明電極、Ｃs…蓄積容量、ＣP…寄生容量
【図１】
2005284080.tif 000003
【図２】
2005284080.tif 000004
【図３】
2005284080.tif 000005
【図４】
2005284080.tif 000006
【図５】
2005284080.tif 000007
【図６】
2005284080.tif 000008
【図７】
2005284080.tif 000009
【図８】
2005284080.tif 000010
【図９】
2005284080.tif 000011