(57)【要約】【課題】  発光素子の駆動電流を得るための駆動回路のパターン面積を小さくするとともに、効率改善を図る。【解決手段】  白色ＬＥＤ２５のアノード２６には正の電源電圧Ｖｄｄが印加され、そのカノード２７には、Ｎチャネル型ＭＯＳトランジスタＭ４２を介して、−０．５Ｖｄｄ発生回路４０からの電圧−０．５Ｖｄｄが印加される。−０．５Ｖｄｄ発生回路４０は、クロック発生回路３０からのクロックφに応じて、電圧−０．５Ｖｄｄを発生する回路である。白色ＬＥＤ２５のアノード・カソード間には図６の駆動回路と等価的に１．５Ｖｄｄの電圧が印加される。−０．５Ｖｄｄ発生回路４０では、Ｎチャネル型ＭＯＳトランジスタが多用される結果、従来と同等のＬＥＤ２５の駆動電流を得るための回路のパターン面積を小さくできる。また、それにより寄生容量が小さくなり、駆動回路の効率改善を実現できる。【選択図】図１
2005284710.tif 000002
【特許請求の範囲】
【請求項１】
発光素子に電流を供給する駆動回路において、前記発光素子に電流を供給する駆動トランジスタと、正の電源電圧Ｖｄｄに応じた負の電圧を発生する負電圧発生回路とを備え、前記発光素子のアノードに前記正の電源電圧を印加し、前記発光素子のカソードに前記駆動トランジスタを介して前記負の電圧を印加することを特徴とする駆動回路。
【請求項２】
前記負の電圧は−０．５Ｖｄｄであることを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記負電圧発生回路は、入力端子に接地電圧が印加された第１のスイッチング素子と、この第１のスイッチング素子と直列に接続された第２のスイッチング素子と、一方の端子にクロックが供給された第１のコンデンサと、一方の端子が前記第１のスイッチング素子と前記第２のスイッチング素子との接続点に接続された第２のコンデンサと、前記第２のコンデンサの他方の端子と接地電圧の間に接続された第３のスイッチング素子と、前記第１のコンデンサの他方の端子と前記第２のコンデンサの他方の端子の間に接続された第４のスイッチング素子と、前記第１のコンデンサの他方の端子と前記第２のスイッチング素子の出力端子に接続された第５のスイッチング素子と、を備え、
前記クロックが第１の電圧レベルのときに、前記第１、第４のスイッチング素子をオンして前記第１及び第２のコンデンサを前記第１のスイッチング素子を介して前記第１の電圧レベルと接地電圧との間に直列に接続して充電し、前記クロックが第２の電圧レベルのときに、前記第５のスイッチング素子をオンして、前記第１のコンデンサを接地電圧と前記出力端子との間に接続して放電すると共に、前記第２及び第３のスイッチング素子をオンして前記第２のコンデンサを前記第２のスイッチング素子を介して接地電圧と前記出力端子との間に接続して放電し、
少なくとも前記第１、第２、第３及び第５のスイッチング素子をＮチャネル型ＭＯＳトランジスタで構成したことを特徴とする請求項２に記載の駆動回路。
【請求項４】
前記第４のスイッチング素子をＮチャネル型ＭＯＳトランジスタで構成したことを特徴とする請求項３に記載の駆動回路。
【請求項５】
前記第４のスイッチング素子をＰチャネル型ＭＯＳトランジスタで構成したことを特徴とする請求項３に記載の駆動回路。
【請求項６】
前記駆動トランジスタをカレントミラー型のＮチャネル型ＭＯＳトランジスタで構成したことを特徴とする請求項１乃至請求項５のいずれかに記載の駆動回路。
【請求項７】
前記発光素子は白色発光ダイオードであることを特徴とする請求項１乃至請求項６のいずれかに記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路に関し、特に発光素子を駆動するための駆動回路に関する。
【背景技術】
【０００２】
従来、液晶表示パネルのバックライト用として白色発光ダイオード（以下、白色ＬＥＤと称する）が用いられている。この白色ＬＥＤは３．２Ｖ〜３．８ＶのＶＦ（順方向しきい値電圧）を有するため、白色ＬＥＤを発光させるために、このＶＦ程度の電圧を白色ＬＥＤのアノード・カソード間に印加する必要がある。ところで、白色ＬＥＤの駆動回路の動作電源電圧の規格として、例えば２．７Ｖ〜５．５Ｖという電源電圧範囲が要求されているため、電源電圧Ｖｄｄがある程度低い場合には電源電圧Ｖｄｄを１．５倍に昇圧して白色ＬＥＤに供給していた。
【０００３】
図６は、かかる白色ＬＥＤを駆動するための駆動回路の回路図である。図６において、白色ＬＥＤ５０のアノードには１．５Ｖｄｄ昇圧回路６０から１．５Ｖｄｄという昇圧電圧が供給され、白色ＬＥＤ５０のカソードにはドライバートランジスタ７０を介して接地電圧Ｖｓｓ（０Ｖ）が印加される。１．５Ｖｄｄ昇圧回路６０は、電源電圧Ｖｄｄから１．５Ｖｄｄを生成する回路である。かかる１．５Ｖｄｄ昇圧回路６０は、特許文献１に開示されている。
【特許文献１】特開２００１−２３１２４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、１．５Ｖｄｄ昇圧回路６０では回路構成上の制約からＰチャネル型ＭＯＳトランジスタが多用されるため、駆動回路のパターン面積が大きくなるという問題を有していた。
【課題を解決するための手段】
【０００５】
そこで、本発明の駆動回路は、正の電源電圧Ｖｄｄに応じた負の電圧を発生する負電圧発生回路を設けることで、発光素子のアノードに正の電源電圧を印加し、発光素子のカソードに駆動トランジスタを介して負の電圧を印加することを特徴とするものである。
また、上記構成において、負の電圧は−０．５Ｖｄｄであることを特徴とするものである。
【０００６】
さらにまた、上記構成において、前記負電圧発生回路は、接地電圧が印加された第１のスイッチング素子と、この第１のスイッチング素子と直列に接続された第２のスイッチング素子と、一方の端子にクロックが供給された第１のコンデンサと、一方の端子が前記第１のスイッチング素子と前記第２のスイッチング素子との接続点に接続された第２のコンデンサと、前記第２のコンデンサの他方の端子と接地電圧の間に接続された第３のスイッチング素子と、前記第１のコンデンサの他方の端子と前記第２のコンデンサの他方の端子の間に接続された第４のスイッチング素子と、前記第１のコンデンサの他方の端子と前記第２のスイッチング素子の出力端子に接続された第５のスイッチング素子と、を備え、前記クロックが第１の電圧レベルのときに、前記第１、第４のスイッチング素子をオンして前記第１及び第２のコンデンサを前記第１のスイッチング素子を介して前記第１の電圧レベルと接地電圧との間に直列に接続して充電し、前記クロックが第２の電圧レベルのときに、前記第５のスイッチング素子をオンして、前記第１のコンデンサを接地電圧と前記出力端子との間に接続して放電すると共に、前記第２及び第３のスイッチング素子をオンして前記第２のコンデンサを前記第２のスイッチング素子を介して接地電圧と前記出力端子との間に接続して放電し、少なくとも前記第１、第２、第３及び第５のスイッチング素子をＮチャネル型ＭＯＳトランジスタで構成したことを特徴とするものである。
【発明の効果】
【０００７】
本発明によれば、発光素子の電源として、従来のような正電圧昇圧回路の代わりに、負電圧発生回路を用いているので、Ｎチャネル型ＭＯＳトランジスタが多用されるようになる結果、正電圧昇圧回路に比して、ＭＯＳトランジスタのパターン面積を小さくできる。その分、駆動回路のパターン面積も小さくできる。また、ＭＯＳトランジスタのパターン面積が小さくなることから、それに付随した寄生容量も低減され、その分消費電流も低減され、駆動回路の効率向上を図ることができる。
【発明を実施するための最良の形態】
【０００８】
次に本発明の実施形態について、図面を参照しながら説明する。図１は、本実施形態に係る駆動回路の回路図である。ボルテージフォロワ用のオペアンプ１０の正入力端子（＋）には電圧ｓｅｔが印加され、その出力はＮチャネル型ＭＯＳトランジスタＭ３０のゲートに印加され、負入力端子（−）はＮチャネル型ＭＯＳトランジスタＭ３０のソースに接続されている。ソースは端子２０に接続され、端子２０と接地電圧Ｖｓｓの間に外付け抵抗Ｒ１が接続されている。したがって、端子２０の電圧Ｖｘは電圧ｓｅｔに等しくなるようにオペアンプ１０によって制御され、その結果、外付け抵抗Ｒ１には電流Ｉ（＝Ｖｓｅｔ／Ｒ１）が発生する。この電流Ｉは、第１のカレントミラー回路を構成する一対のＰチャネル型ＭＯＳトランジスタＭ３１，Ｍ３２（電流比１：ｍ）に流れる。
【０００９】
そして、この電流Ｉは第１のカレントミラー回路が折り返された第２のカレントミラー回路に入力される。第２のカレントミラー回路は一対のＮチャネル型ＭＯＳトランジスタＭ４１，Ｍ４２（電流比１：ｎ）から構成される。そして、駆動トランジスタであるＮチャネル型ＭＯＳトランジスタＭ４２には電流Ｉがｍ×ｎ倍された電流ｍｎＩが流れ、この大きな電流ｍｎＩが端子２１に外付けされた白色ＬＥＤ２５に供給されることになる。
【００１０】
白色ＬＥＤ２５のアノード２６には正の電源電圧Ｖｄｄが印加され、そのカノード２７には、Ｎチャネル型ＭＯＳトランジスタＭ４２を介して、−０．５Ｖｄｄ発生回路４０からの電圧−０．５Ｖｄｄが印加される。−０．５Ｖｄｄ発生回路４０は、クロック発生回路３０からのクロックφに応じて、電圧−０．５Ｖｄｄを発生する回路である。
【００１１】
したがって、本実施形態によれば、白色ＬＥＤ２５のアノード・カソード間には図６の駆動回路と等価的に１．５Ｖｄｄの電圧が印加されることになり、しかも駆動トランジスタであるＮチャネル型ＭＯＳトランジスタＭ４２によって大電流を流すことが可能である。また、−０．５Ｖｄｄ発生回路４０では、後述するようにＮチャネル型ＭＯＳトランジスタが多用される結果、従来と同等のＬＥＤ２５の駆動電流ｎＩを得るための回路のパターン面積を小さくでき、さらに効率改善も実現している。
【００１２】
次に、−０．５Ｖｄｄ発生回路４０の具体的な回路構成及び動作について図面を参照しながら説明する。図２は、−０．５Ｖｄｄ発生回路４０の回路図であり、図２（ａ）は、クロックドライバーＣＤの入力クロックであるクロックφがＬｏｗレベル（ロウレベル）の場合、図２（ｂ）はクロックφがＨｉｇｈレベル（ハイレベル）の場合を示している。
第１のスイッチング用ＭＯＳトランジスタＭ１のソースに接地電圧Ｖｓｓ（０Ｖ）が印加され、この第１のスイッチング用ＭＯＳトランジスタＭ１のドレインは、第２のスイッチング用ＭＯＳトランジスタＭ２のソースに接続されている。第１のスイッチング用ＭＯＳトランジスタＭ１及び第２のスイッチング用ＭＯＳトランジスタＭ２は、電荷転送素子として機能する。
【００１３】
ここで、第１のスイッチング用ＭＯＳトランジスタＭ１及び第２のスイッチング用ＭＯＳトランジスタＭ２は、いずれもＮチャネル型である。これは、第１のスイッチング用ＭＯＳトランジスタＭ１及び第２のスイッチング用ＭＯＳトランジスタＭ２をオンオフさせるための電圧を同じ回路内から得るためである。第１のスイッチング用ＭＯＳトランジスタＭ１及び第２のスイッチング用ＭＯＳトランジスタＭ２をオンさせるためにはそれらのゲートに電源電圧Ｖｄｄを与えればよいし、オフさせる場合にはそれらのゲートにこの回路の出力電圧Ｖｏｕｔ（＝−０．５Ｖｄｄ）を与えればよい。
【００１４】
また、第１のコンデンサＣ１の一方の端子には、クロックドライバーＣＤの出力が接続されている。クロックドライバーＣＤは、電源電圧Ｖｄｄと接地電圧Ｖｓｓの間に、Ｐチャネル型ＭＯＳトランジスタＭ６、Ｎチャネル型ＭＯＳトランジスタＭ７を直列に接続してＣＭＯＳインバータとして構成される。そして、クロックドライバーＣＤにはクロックφが入力され、このクロックφはクロックドライバーＣＤによって反転される。その反転クロック＊φが、クロックドライバーＣＤの出力として第１のコンデンサＣ１の一方の端子に印加される。
【００１５】
なお、クロックドライバーＣＤの貫通電流を低減するために、Ｐチャネル型ＭＯＳトランジスタＭ６のゲートにクロックφを印加し、Ｎチャネル型ＭＯＳトランジスタＭ７のゲートにクロックφを遅延したクロックφ’を印加するように構成してもよい。また、第２のコンデンサＣ２は、その一方の端子が第１及び第２のスイッチング用ＭＯＳトランジスタＭ１，Ｍ２の接続点に接続されている。第３のスイッチング用ＭＯＳトランジスタＭ３は、第２のコンデンサＣ２の他方の端子と接地電圧Ｖｓｓ（０Ｖ）の間に接続されている。
【００１６】
また、第４のスイッチング用ＭＯＳトランジスタＭ４は、第１のコンデンサＣ１の他方の端子と第２のコンデンサＣ２の他方の端子の間に接続されている。第５のスイッチング用ＭＯＳトランジスタＭ５は、第１のコンデンサＣ１の他方の端子と第２のスイッチング用ＭＯＳトランジスタＭ２のドレインである出力端子に接続されている。そして、この回路は、第２のスイッチング用ＭＯＳトランジスタＭ２のドレインから出力電圧Ｖｏｕｔ（＝−０．５Ｖｄｄ）を得るものである。
【００１７】
ここで、第３、第５のスイッチング用ＭＯＳトランジスタＭ３，Ｍ５は、Ｎチャネル型である。これは、第１のスイッチング用ＭＯＳトランジスタＭ１及び第２のスイッチング用ＭＯＳトランジスタＭ２と同様に、これらのトランジスタをオンオフさせるための電圧を同じ回路内から得るためである。即ち、第３のスイッチング用ＭＯＳトランジスタＭ３及び第５のスイッチング用ＭＯＳトランジスタＭ５をオンさせるためにはそれらのゲートに電源電圧Ｖｄｄを与えればよいし、オフさせる場合にはそれらのゲートにこの回路の出力電圧Ｖｏｕｔ（＝−０．５Ｖｄｄ）を与えればよい。
【００１８】
第４のスイッチング用ＭＯＳトランジスタＭ４については、Ｐチャネル型でもＮチャネル型でもよいが、パターン面積を小さくするためにはＮチャネル型であることが好ましい。第４のスイッチング用ＭＯＳトランジスタＭ４がＮチャネル型である場合、これをオンさせるためには、そのゲートに電源電圧Ｖｄｄを与えればよいし、オフさせる場合にはそのゲートにこの回路の出力電圧Ｖｏｕｔ（＝−０．５Ｖｄｄ）を与えればよい。第４のスイッチング用ＭＯＳトランジスタＭ４がＰチャネル型である場合、これをオンさせるためには、そのゲートに接地電圧Ｖｓｓもしくは、出力電圧Ｖｏｕｔを与えればよいし、オフさせる場合にはそのゲートに電源電圧Ｖｄｄを与えればよい。
【００１９】
また、第１及び第２のコンデンサＣ１，Ｃ２は互いに等しい容量値を有しているものとする。また、第１，第２，第３，第４，第５のスイッチング用ＭＯＳトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５は、クロックφの電圧レベルに応じて、不図示の制御回路によってゲート電圧を制御することにより、後述するようにそれらのオン（ＯＮ）、オフ（ＯＦＦ）が制御されている。
【００２０】
次に、この−０．５Ｖｄｄ発生回路４０の動作について図２（ａ）（ｂ）、図３を参照しながら説明する。図３はこの−０．５Ｖｄｄ発生回路４０の定常状態における動作タイミング図である。
【００２１】
まず、クロックφがＬｏｗレベルの時のチャージポンプ回路の動作について説明する（図２（ａ）、図３参照）。このとき、クロックドライバーＣＤのＰチャネル型ＭＯＳトランジスタＭ６はオンし、Ｎチャネル型ＭＯＳトランジスタＭ７はオフするので、反転クロック＊φはＨｉｇｈレベル（Ｖｄｄレベル）となる。また、第１，第４のスイッチング用ＭＯＳトランジスタＭ１，Ｍ４をオンし、第２、第３、第５のスイッチング用ＭＯＳトランジスタＭ２，Ｍ３，Ｍ５をオフする。
【００２２】
すると、図２（ａ）中の太線で示すように、クロックドライバーＣＤのＰチャネル型ＭＯＳトランジスタＭ６、第１のコンデンサＣ１、第４のスイッチング用ＭＯＳトランジスタＭ４、第２のコンデンサＣ２、第１のスイッチング用ＭＯＳトランジスタＭ１、接地電圧Ｖｓｓを通る経路で、第１のコンデンサＣ１及び第２のコンデンサＣ２が直列接続されて充電される。
【００２３】
これにより、第１のコンデンサＣ１の一方の端子はＶｄｄに充電され、その他方の端子の電圧Ｖ１は＋０．５Ｖｄｄに充電され、第２のコンデンサＣ２の他方の端子の電圧Ｖ１も＋０．５Ｖｄｄに充電される。
【００２４】
次に、クロックφがＨｉｇｈレベルの時の回路動作について説明する（図２（ｂ）、図３参照）。このとき、クロックドライバーＣＤのＮチャネル型ＭＯＳトランジスタＭ７がオンし、Ｐチャネル型ＭＯＳトランジスタＭ６がオフするため、反転クロック＊φはＬｏｗレベルとなる。（Ｖｓｓレベル）また、第１，第４のスイッチング用ＭＯＳトランジスタＭ１，Ｍ４をオフし、第２，第３，第５のスイッチング用ＭＯＳトランジスタＭ２，Ｍ３，Ｍ５をオンする。
【００２５】
すると、図２（ｂ）中の太い破線で示すように、２つの経路から出力端子に−０．５Ｖｄｄが供給される。１つの経路は、接地電圧Ｖｓｓから、第３のスイッチング用ＭＯＳトランジスタＭ３、第２のコンデンサＣ２、第２のスイッチング用ＭＯＳトランジスタＭ２を通して、第２のコンデンサＣ２の電荷が放電され、出力端子に−０．５Ｖｄｄが供給される。これは、第２のコンデンサＣ２の他方の電圧Ｖ３はクロックφがＬｏｗレベルのときに＋０．５Ｖｄｄに充電されているため、第３のスイッチング用ＭＯＳトランジスタＭ３がオンすることにより、電圧Ｖ３が＋０．５ＶｄｄからＶｓｓに変化することに伴って、第２のコンデンサＣ２の容量結合により、第２のコンデンサＣ２の一方の端子の電圧Ｖ２はＶｓｓ（０Ｖ）から−０．５Ｖｄｄに降圧されるためである。
【００２６】
もう１つの経路は、接地電圧Ｖｓｓから、クロックドライバーＣＤのＮチャネル型ＭＯＳトランジスタＭ７、第１のコンデンサＣ１、第５のスイッチング用ＭＯＳトランジスタＭ５を通して、第１のコンデンサＣ１の電荷が放電され、出力端子に−０．５Ｖｄｄが供給される。これは、クロックφがＬｏｗレベルのときに、第１のコンデンサＣ１の他方端子の電圧Ｖ１は＋０．５Ｖｄｄに充電されるが、クロックφがＨｉｇｈレベルに変化すると、Ｎチャネル型ＭＯＳトランジスタＭ７がオンすることにより、第１のコンデンサＣ１の一方の端子の電圧がＶｄｄからＶｓｓに変化することに伴い、第１のコンデンサＣ１の容量結合により、第１のコンデンサＣ１の他方の端子の電圧Ｖ１は＋０．５Ｖｄｄから−０．５Ｖｄｄに降圧されるためである。
【００２７】
このクロックφがＬｏｗレベルの時の動作と、Ｈｉｇｈレベル時の動作を交互に繰り返すことにより、出力電圧Ｖｏｕｔとして、電源電圧Ｖｄｄを−０．５倍した−０．５Ｖｄｄが得られる。
【００２８】
このように、本実施形態によれば、−０．５Ｖｄｄ発生回路４０を採用したので、Ｎチャネル型ＭＯＳトランジスタが多用される結果、従来と同等のＬＥＤ２５の駆動電流ｍｎＩを得るための回路のパターン面積を小さくでき、かつ効率改善を実現している。
【００２９】
次に、本発明の効果をより明確にするために、−０．５Ｖｄｄ発生回路４０と１．５Ｖｄｄ発生回路６０との対比を行う。そのために、１．５Ｖｄｄ発生回路６０の具体的な構成について図４を参照して説明する。図４（ａ）は、クロックドライバーＣＤの入力クロックであるクロックφがＨｉｇｈレベルの場合、図４（ｂ）はクロックφがＬｏｗレベルの場合を示している。
【００３０】
第１のスイッチング用ＭＯＳトランジスタＭ１１のソースに電源電圧Ｖｄｄが印加され、この第１のスイッチング用ＭＯＳトランジスタＭ１１のドレインは、第２のスイッチング用ＭＯＳトランジスタＭ１２のソースに接続されている。第１のスイッチング用ＭＯＳトランジスタＭ１１及び第２のスイッチング用ＭＯＳトランジスタＭ１２は、電荷転送素子として機能する。
【００３１】
ここで、第１のスイッチング用ＭＯＳトランジスタＭ１１及び第１２のスイッチング用ＭＯＳトランジスタＭ２は、いずれもＰチャネル型である。その理由は、第１のスイッチング用ＭＯＳトランジスタＭ１１及び第２のスイッチング用ＭＯＳトランジスタＭ１２をオンオフさせるための電圧を同じ回路内から得るためである。第１のスイッチング用ＭＯＳトランジスタＭ１１及び第２のスイッチング用ＭＯＳトランジスタＭ１２をオンさせるためにはそれらのゲートに接地電圧Ｖｓｓを与えればよいし、オフさせる場合にはそれらのゲートにこの回路の出力電圧Ｖｏｕｔ（＝１．５Ｖｄｄ）を与えればよい。
【００３２】
また、第１のコンデンサＣ１の一方の端子には、クロックドライバーＣＤの出力が接続されている。クロックドライバーＣＤは、電源電圧Ｖｄｄと接地電圧Ｖｓｓの間に、Ｐチャネル型ＭＯＳトランジスタＭ１６、Ｎチャネル型ＭＯＳトランジスタＭ１７を直列に接続してＣＭＯＳインバータとして構成される。そして、クロックドライバーＣＤにはクロックφが印加され、このクロックφはクロックドライバーＣＤによって反転される。その反転クロック＊φが、クロックドライバーＣＤの出力として第１のコンデンサＣ１の一方の端子に印加される。
【００３３】
また、第２のコンデンサＣ２は、その一方の端子が第１及び第２のスイッチング用ＭＯＳトランジスタＭ１１，Ｍ１２の接続点に接続されている。第３のスイッチング用ＭＯＳトランジスタＭ１３は、第２のコンデンサＣ２の他方の端子と電源電圧Ｖｄｄの間に接続されている。
【００３４】
また、第４のスイッチング用ＭＯＳトランジスタＭ１４は、第１のコンデンサＣ１の他方の端子と第２のコンデンサＣ２の他方の端子の間に接続されている。第５のスイッチング用ＭＯＳトランジスタＭ１５は、第１のコンデンサＣ１の他方の端子と第２のスイッチング用ＭＯＳトランジスタＭ１２のドレインである出力端子に接続されている。そして、この回路は、第２のスイッチング用ＭＯＳトランジスタＭ１２のドレインから出力電圧Ｖｏｕｔ（＝１．５Ｖｄｄ）を得るものである。
【００３５】
ここで、第３及び第５のスイッチング用ＭＯＳトランジスタＭ１３，Ｍ１５はＰチャネル型、第４のスイッチング用ＭＯＳトランジスタＭ１４はＮチャネル型である。第３及び第５のスイッチング用ＭＯＳトランジスタＭ１３，Ｍ１５をＰチャネル型とした理由は、前述と同様に、第３のスイッチング用ＭＯＳトランジスタＭ１３及び第５のスイッチング用ＭＯＳトランジスタＭ１５をオンオフさせるための電圧を同じ回路内から得るためである。
【００３６】
また、第１及び第２のコンデンサＣ１，Ｃ２は互いに等しい容量値を有しているものとする。また、第１，第２，第３，第４，第５のスイッチング用ＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１４，Ｍ１５は、クロックφの電圧レベルに応じて、不図示の制御回路によってゲート電圧を制御することにより、後述するようにそれらのオン（ＯＮ）、オフ（ＯＦＦ）が制御されている。
【００３７】
次に、この回路の動作について図４（ａ）（ｂ）、図５を参照しながら説明する。図５はこのチャージポンプ回路の定常状態における動作タイミング図である。
【００３８】
まず、クロックφがＨｉｇｈレベルの時のチャージポンプ回路の動作について説明する（図４（ａ）、図５参照）。このとき、クロックドライバーＣＤのＮチャネル型ＭＯＳトランジスタＭ１７はオンし、反転クロック＊φはＬｏｗレベル（０Ｖ）となる。また、第１，第４のスイッチング用ＭＯＳトランジスタＭ１１，Ｍ１４をオンし、第２，第３，第５のスイッチング用ＭＯＳトランジスタＭ１２，Ｍ１３，Ｍ１５をオフする。すると、図４（ａ）中の太い破線で示すように、電源電圧Ｖｄｄから、第１のスイッチング用ＭＯＳトランジスタＭ１１、第２のコンデンサＣ２、第４のスイッチング用ＭＯＳトランジスタＭ１４、第１のコンデンサＣ１、クロックドライバーＣＤのＮチャネル型ＭＯＳトランジスタＭ１７を通る経路で、第１のコンデンサＣ１及び第２のコンデンサＣ２が直列接続されて充電される。これにより、第２のコンデンサＣ２の一方の端子の電圧Ｖ２はＶｄｄに充電され、その他方の端子の電圧Ｖ３は０．５Ｖｄｄに充電され、第１のコンデンサＣ１の他方の端子の電圧Ｖ１も０．５Ｖｄｄに充電される。
【００３９】
次に、クロックφがＬｏｗレベルの時のチャージポンプ回路の動作について説明する（図４（ｂ）、図５参照）。このとき、クロックドライバーＣＤのＰチャネル型ＭＯＳトランジスタＭ７はオンし、反転クロック＊φはＨｉｇｈレベルとなる。また、第１，第４のスイッチング用ＭＯＳトランジスタＭ１１，Ｍ１４をオフし、第２，第３，第５のスイッチング用ＭＯＳトランジスタＭ１２，Ｍ１３，Ｍ１５をオンする。
【００４０】
すると、図４（ｂ）中の太い線で示すように、２つの経路から出力端子に１．５Ｖｄｄが供給される。１つの経路は、電源電圧Ｖｄｄから、第３のスイッチング用ＭＯＳトランジスタＭ１３、第２のコンデンサＣ２、第２のスイッチング用ＭＯＳトランジスタＭ１２を通して、第２のコンデンサＣ２の電荷が放電され、出力端子に１．５Ｖｄｄが供給される。これは、第２のコンデンサＣ２の他方の電圧Ｖ１２はクロックφがＨｉｇｈレベルのときに０．５Ｖｄｄに充電されているため、第３のスイッチング用ＭＯＳトランジスタＭ１３がオンすることにより、電圧Ｖ１２が０．５ＶｄｄからＶｄｄに変化することに伴って、第２のコンデンサＣ２の容量結合により、第２のコンデンサの一方の端子の電圧Ｖ１１はＶｄｄから１．５Ｖｄｄに昇圧されるためである。
【００４１】
もう１つの経路は、電源電圧Ｖｄｄから、クロックドライバーＣＤのＰチャネル型ＭＯＳトランジスタＭ１６、第１のコンデンサＣ１、第５のスイッチング用ＭＯＳトランジスタＭ１５を通して、第１のコンデンサＣ１の電荷が放電され、出力端子に１．５Ｖｄｄが供給される。
【００４２】
これは、クロックφがＨｉｇｈレベルのときに、第１のコンデンサＣ１の他方端子の電圧Ｖ１３は０．５Ｖｄｄに充電されるが、クロックφがＬｏｗレベルに変化すると、Ｐチャネル型ＭＯＳトランジスタＭ１６がオンすることにより、第１のコンデンサＣ１の一方の端子の電圧が０ＶからＶｄｄに変化することに伴い、第１のコンデンサＣ１の容量結合により、第１のコンデンサＣ１の他方の端子の電圧Ｖ１３は０．５Ｖｄｄから１．５Ｖｄｄに昇圧されるためである。
【００４３】
このクロックφがＬｏｗレベルの時の動作と、Ｈｉｇｈレベル時の動作を交互に繰り返すことにより、出力電圧Ｖｏｕｔとして、電源電圧Ｖｄｄを１．５倍した１．５Ｖｄｄが得られる。
【００４４】
上述のように、−０．５Ｖｄｄ発生回路４０においては、第１、第２、第３、及び第５のスイッチング用ＭＯＳトランジスタＭ１，Ｍ２，Ｍ３，Ｍ５がＮチャネル型であることが必要であり、１．５Ｖｄｄ発生回路６０では、第１、第２、第３及び第５のスイッチング用ＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１５がＰチャネル型であることが必要であることが明らかとなった。そこで、−０．５Ｖｄｄ発生回路４０における第４のスイッチング用ＭＯＳトランジスタＭ４をＰチャネル型、１．５Ｖｄｄ発生回路６０における第４のスイッチング用ＭＯＳトランジスタＭ１４をＮチャネル型、クロックドライバーＣＤはＰチャネル型、Ｎチャネル型１個ずつから構成されるとして、２つの回路で使用されるトランジスタの種類の数を計算すると、表１のように、１．５Ｖｄｄ発生回路６０では、Ｐチャネル型が５個、Ｎチャネル型２個となり、−０．５Ｖｄｄ発生回路４０では逆に、Ｎチャネル型が５個、Ｐチャネル型２個となり、Ｎチャネル型が多用されている。そこで、Ｐチャネル型とＮチャネル型のパターン面積比を３：１とすると、１．５Ｖｄｄ発生回路６０と−０．５Ｖｄｄ発生回路４０との面積比（ただし、トランジスタ部分のみ）は、１７：１１となる。即ち、−０．５Ｖｄｄ発生回路４０は１．５Ｖｄｄ発生回路６０に比して３５％程度小さなパターン面積で形成できる。その分、駆動回路全体の面積も小さくできる。
【００４５】
また、ＭＯＳトランジスタのゲート容量等の寄生容量を小さくできるため、駆動回路の消費電流が低減され、その効率改善を実現できる。
【００４６】
なお、本発明は白色ＬＥＤに限らず、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤ、アノードとカソードを有する他の発光素子の駆動回路にも広く適用できるものである。また、本実施形態では−０．５Ｖｄｄという負電圧を発生し、電源電圧Ｖｄｄとの間で１．５Ｖｄｄの電位差を得ているが、負電圧の大きさは−０．５Ｖｄｄに限らず、−０．４Ｖｄｄあるいは−０．６Ｖｄｄでもよいし、他の値であってもよい。
【００４７】
【表１】
2005284710.tif 000003
【図面の簡単な説明】
【００４８】
【図１】本発明の実施形態に係る駆動回路の回路図である。
【図２】本発明の実施形態に係る駆動回路の−０．５Ｖｄｄ発生回路の回路図である。
【図３】−０．５Ｖｄｄ発生回路の動作タイミング図である。
【図４】１．５Ｖｄｄ発生回路の回路図である。
【図５】１．５Ｖｄｄ発生回路の動作タイミング図である。
【図６】従来例に係る駆動回路の回路図である。
【符号の説明】
【００４９】
Ｍ１    第１のスイッチング用ＭＯＳトランジスタ
Ｍ２    第２のスイッチング用ＭＯＳトランジスタ
Ｍ３    第３のスイッチング用ＭＯＳトランジスタ
Ｍ４    第４のスイッチング用ＭＯＳトランジスタ
Ｍ５    第５のスイッチング用ＭＯＳトランジスタ
Ｍ６    Ｐチャネル型ＭＯＳトランジスタ
Ｍ７    Ｎチャネル型ＭＯＳトランジスタ  
ＣＤ  クロックドライバー          Ｃ１  第１のコンデンサ
Ｃ２  第２のコンデンサ            ２０  端子      
２１  端子                        ２５  白色ＬＥＤ
３０  クロック発生回路            ４０  −０．５Ｖｄｄ発生回路
【図１】
2005284710.tif 000004
【図２】
2005284710.tif 000005
【図３】
2005284710.tif 000006
【図４】
2005284710.tif 000007
【図５】
2005284710.tif 000008
【図６】
2005284710.tif 000009