(57)【要約】【課題】外部負荷容量が大きくデータ転送速度が高い場合においても、アイパターンの開口を改善する急峻な立上りおよび立下り時間を有する出力信号波形を生成する出力ドライバ回路を提供する。【解決手段】高電位側と低電位側に２個の定電流源８，９を備えるとともに、その高電位側と低電位側の定電流源８，９との間に、定電流源８，９で生成された電流を一対の伝送線路１，２に流し込み電流の向きを切り替える電流スイッチ素子１０，１１，１２，１３を備え、小振幅差動信号を伝播する出力ドライバ回路３であって、高電位側の定電流源８の電流出力端子１８と高電位側の電流スイッチ素子１０，１１の高電位側端子２８，２９との間に電荷移動阻害用抵抗２０，２１を備えるとともに、高電位側の電流スイッチ素子１０，１１の高電位側端子２８，２９と低電位電源との間に高速動作補助用容量２４，２５を具備している。【選択図】  図１
2005217840.tif 000002
【特許請求の範囲】
【請求項１】
高電位電源に接続される高電位側定電流源と、低電位電源に接続される低電位側定電流源と、前記高電位側定電流源と前記低電位側定電流源との間に接続され、前記高電位側定電流源および前記低電位側定電流源で生成される電流を一対の伝送線路に流し込むとともに、前記電流の向きを切り替えることにより小振幅差動信号を伝播する電流切り替え部とを備える出力ドライバ回路であって、
前記電流切り替え部は、前記高電位側定電流源および前記低電位側定電流源で生成される電流が流れる抵抗性素子と、
前記抵抗性素子に前記電流が流れることにより発生する電圧と、前記電流が流れない状態の電圧との電位差により充電される容量性素子とを備えることを特徴とする出力ドライバ回路。
【請求項２】
請求項１記載の出力ドライバ回路であって、
前記高電位側定電流源および前記低電位側定電流源で生成される電流の向きが切り替わる場合に、前記容量性素子の充電電流および放電電流が、前記高電位側定電流源および前記低電位側定電流源で生成される電流に重畳されることを特徴とする出力ドライバ回路。
【請求項３】
請求項１記載の出力ドライバ回路であって、
前記電流切り替え部は、前記高電位側定電流源および前記低電位側定電流源で生成される電流の向きを切り替える電流スイッチ素子を備え、
前記抵抗性素子は、一端が前記高電位側定電流源または前記低電位側定電流源に接続されるとともに、他端が前記電流スイッチ素子に接続され、
前記容量性素子は、一端が前記抵抗性素子と前記電流スイッチ素子の接続点に接続されるとともに、他端が前記低電位電源に接続されることを特徴とする出力ドライバ回路。
【請求項４】
請求項１記載の出力ドライバ回路であって、
前記電流切り替え部は、前記電流の向きを切り替えることにより小振幅差動信号を伝播する直列に接続された高電位側電流スイッチ素子および低電位側電流スイッチ素子とを備える出力ドライバ回路であって、
前記高電位側定電流源と前記高電位側電流スイッチ素子との間に接続される高電位側抵抗性素子と、
前記高電位側抵抗性素子と前記高電位側電流スイッチ素子の接続点と前記低電位電源との間に接続される高電位側容量性素子と、
前記低電位側電流スイッチ素子と前記低電位側定電流源との間に接続される低電位側抵抗性素子と、
前記低電位側抵抗性素子と前記低電位側電流スイッチ素子の接続点と前記低電位電源との間に接続される低電位側容量性素子とを備えることを特徴とする出力ドライバ回路。
【請求項５】
請求項４記載の出力ドライバ回路であって、
前記高電位側容量性素子は、前記高電位側定電流源で生成される電流が前記高電位側抵抗性素子に流れることにより発生する電圧と、前記電流が流れない状態の電圧との電位差ににより充電され、
前記低電位側容量性素子は、前記低電位側定電流源で生成される電流が前記低電位側抵抗性素子に流れることにより発生する電圧と、前記電流が流れない状態の電圧との電位差により充電されることを特徴とする出力ドライバ回路。
【請求項６】
請求項５記載の出力ドライバ回路であって、
前記高電位側容量性素子および前記低電位側容量性素子の充電電流および放電電流は、前記高電位側定電流源および前記低電位側定電流源で生成される電流に重畳されることを特徴とする出力ドライバ回路。
【請求項７】
請求項４記載の出力ドライバ回路であって、
前記電流切り替え部は、前記高電位側定電流源および前記低電位側定電流源で生成される電流の向きを切り替える第１と第２の高電位側電流スイッチ素子および第１と第２の低電位側電流スイッチ素子を備え、
前記抵抗性素子は、一端が前記高電位側定電流源に接続され、他端が前記第１の高電位側電流スイッチ素子に接続される第１の高電位側抵抗性素子と、一端が前記高電位側定電流源に接続され、他端が前記第２の高電位側電流スイッチ素子に接続される第２の高電位側抵抗性素子と、一端が前記低電位側定電流源に接続され、他端が前記第１の低電位側電流スイッチ素子に接続される第１の低電位側抵抗性素子と、一端が前記低電位側定電流源に接続され、他端が前記第２の低電位側電流スイッチ素子に接続される第２の低電位側抵抗性素子とを含み、
前記容量性素子は、一端が前記第１の高電位側抵抗性素子と前記第１の高電位側電流スイッチ素子の接続点に接続され、他端が前記低電位電源に接続される第１の高電位側容量性素子と、一端が前記第２の高電位側抵抗性素子と前記第２の高電位側電流スイッチ素子の接続点に接続され、他端が前記低電位電源に接続される第２の高電位側容量性素子と、一端が前記第１の低電位側抵抗性素子と前記第１の低電位側電流スイッチ素子の接続点に接続され、他端が前記低電位電源に接続される第１の低電位側容量性素子と、一端が前記第２の低電位側抵抗性素子と前記第２の低電位側電流スイッチ素子の接続点に接続され、他端が前記低電位電源に接続される第２の低電位側容量性素子とを含むことを特徴とする出力ドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力ドライバ回路に係り、特に、高速小振幅インタフェースに用いられる定電流駆動型の出力ドライバ回路において、高速信号伝送を実現するための回路構成に関するものである。
【背景技術】
【０００２】
近年、データ量の増加に伴い、高速データ転送が必要不可欠になってきている。その高速データ転送実現のために、低電圧差動信号(ＬＯＷ  ＶＯＬＴＡＧＥ  ＤＩＦＦＥＲＥＮＣＩＡＬ  ＳＩＧＮＡＬ:ＬＶＤＳ)インタフェースが注目されている。
【０００３】
図３は、出力ドライバ回路３と入力回路４を含む一般的なＬＶＤＳインタフェースの説明図である。図３に示すように、ＬＶＤＳインタフェースでは、特性インピーダンス５０Ωの伝送線路１，２により出力ドライバ回路３と入力回路４が接続され、伝送線路１，２と入力回路４との接続部が１００Ωの終端抵抗５で終端される。
【０００４】
出力ドライバ回路３は、出力ドライバ回路３自身の容量や、そのパッケージ、ＰＣＢボードなど出力ドライバ回路３の出力端子から入力回路４までのノードに存在する容量の総和である（等価的な）負荷容量６，７を駆動（再充電）する。
【０００５】
図４（ａ）は、従来のＬＶＤＳインタフェースとその出力ドライバ回路３の概略構成を示す説明図である。この出力ドライバ回路３は、ＣＭＯＳトランジスタを用いて構成され、ＰＭＯＳトランジスタ１４のドレインノードに接続される定電流源１５と、ＰＭＯＳトランジスタ１４とカレントミラー回路を構成する高電位側の定電流源ＰＭＯＳトランジスタ８と、ＮＭＯＳトランジスタ１６のドレインノードに接続される定電流源１７と、ＮＭＯＳトランジスタ１６とカレントミラー回路を構成する低電位側の定電流源ＮＭＯＳトランジスタ９と、定電流源ＰＭＯＳトランジスタ８と定電流源ＮＭＯＳトランジスタ９との間にそれぞれ直列に接続される電流スイッチングトランジスタ１０，１２および電流スイッチングトランジスタ１１，１３とを備える。
【０００６】
電流スイッチングトランジスタ１０，１３のゲート端子には入力信号ＶＩＮ２が入力され、電流スイッチングトランジスタ１１，１２のゲート端子には入力信号ＶＩＮ１が入力される。
【０００７】
図４（ｂ）は、出力ドライバ回路３の入力信号ＶＩＮ１，ＶＩＮ２の関係を表す説明図である。入力信号ＶＩＮ１，ＶＩＮ２は、横軸の時間（ｎｓ）に対して、低電位電源ＶＳＳと高電位電源ＶＤＤの間でそれぞれ逆相に変化する信号である。
【０００８】
次に、図４ａに示した出力ドライバ回路３の動作について説明する。出力ドライバ回路３の高電位側の定電流源トランジスタ８には、定電流源１５をドレインノードに持つＰＭＯＳトランジスタ１４とで構成されたカレントミラー回路により、約３ｍＡの電流が流れるように、定電流源１５の電流値とカレントミラー回路のミラー比を調整する。
【０００９】
同様に、低電位側の定電流源トランジスタ９には、定電流源１７をドレインノードに持つＮＭＯＳトランジスタ１６とで構成されたカレントミラー回路により、約３ｍＡの電流が流れるように、定電流源１７の電流値とカレントミラー回路のミラー比を調整する。
【００１０】
そして、出力ドライバ回路３の正相出力ＶＯＵＴＡを“Ｈ”論理に制御する場合には、入力信号ＶＩＮ１を“Ｈ”論理、入力信号ＶＩＮ２を“Ｌ”論理にすることにより、電流スイッチングトランジスタ１１、１２をＯＮにし、電流スイッチングトランジスタ１０，１３をＯＦＦに制御して、高電位側の定電流源トランジスタ８から流れる約３ｍＡの定電流を、電流スイッチングトランジスタ１１→伝送線路１→終端抵抗５→伝送線路２→電流スイッチングトランジスタ１２→低電位側定電流源トランジスタ９の経路に流し込むことによって、終端抵抗５の両端には、
ΔV＝RI＝１００Ω＊約３ｍＡ＝約３００ｍV
の出力信号を発生させる。この場合は、出力ドライバ回路３の正相出力ＶＯＵＴＡは“Ｈ”論理、逆相出力ＶＯＵＴＢは“Ｌ”論理になっている。
【００１１】
逆に、出力ドライバ回路３の正相出力ＶＯＵＴＢを“Ｌ”の論理に制御するときには、入力信号ＶＩＮ１を“Ｌ”論理、入力信号ＶＩＮ２を“Ｈ”論理にすることにより、電流スイッチングトランジスタ１１，１２をＯＦＦにし、電流スイッチングトランジスタ１０，１３をＯＮに制御して、高電位側の定電流源トランジスタ８から出力される約３ｍＡの電流を、
電流スイッチングトランジスタ１０→伝送線路２→終端抵抗５→伝送線路１→電流スイッチングトランジスタ１３→低電位側定電流源トランジスタ９
の経路に流し込むことによって、終端抵抗５の両端に出力信号を発生させる。この場合は、出力ドライバ回路３の正相出力ＶＯＵＴＡは“Ｌ”論理、逆相出力ＶＯＵＴＢは“Ｈ”論理になっている。
【００１２】
このように終端抵抗５の両端に生成される約３００ｍVの小振幅差動信号により信号伝送を行っている（例えば、特許文献１参照）。
【特許文献１】特開平９―２１４３１４号公報（第７頁、第６図）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
従来の回路構成においては、出力ドライバ回路３の正相出力ＶＯＵＴＡと逆相出力ＶＯＵＴＢの論理が、それぞれ“Ｌ”論理から“Ｈ”論理に、“Ｈ”論理から“Ｌ”論理に変化するときに、電流スイッチングトランジスタ１０，１３がＯＮ状態からＯＦＦ状態になり、電流スイッチングトランジスタ１１，１２がＯＦＦ状態からＯＮ状態に切り替わる。
【００１４】
そして、“Ｌ”論理を出力していた正相出力ＶＯＵＴＡを “Ｈ”論理に変化させるために、高電位側の定電流源トランジスタ８で生成される定電流で負荷容量６の充電を行い、低電位側の定電流源トランジスタ９で生成される定電流で負荷容量７の放電を行う。
【００１５】
同様に、出力ドライバ回路３の正相出力ＶＯＵＴＡと逆相出力ＶＯＵＴＢの論理がそれぞれ“Ｈ”論理から“Ｌ”論理に、“Ｌ”論理から“Ｈ”論理に変化するときには、電流スイッチングトランジスタ１０，１３がＯＦＦ状態からＯＮ状態になり、電流スイッチングトランジスタ１１、１２がＯＮ状態からＯＦＦ状態に切り替わる。
【００１６】
そして、“Ｈ”論理を出力していた正相出力ＶＯＵＴＡを “Ｌ”論理に変化させるために、高電位側の定電流源トランジスタ８で生成される定電流で負荷容量７の充電を行い、低電位側の定電流源トランジスタ９で生成される定電流で負荷容量６の放電を行う。
【００１７】
このように、定電流源トランジスタ８および定電流源トランジスタ９で生成される定電流により負荷容量６，７の充放電を行うが、従来の回路構成では、充放電を行う定電流量は約３ｍＡ程度と非常に少ない。
【００１８】
このため、負荷容量が１５ｐＦ程度の大きさで高速動作が必要な場合は、出力ドライバ回路３の差動出力信号の立上りおよび立下りがなまり、信号の遷移が終わる前に次サイクルの変化が来てしまい、信号品質を示すアイパターンの開口が小さくなり、データを受信側チップに正しく伝播できないという問題があった。
【００１９】
なお、この場合の負荷容量とは出力ドライバ回路３自身の容量やそのパッケージ、ＰＣＢボードなど出力ドライバ回路３の出力から入力回路４までのノードに付加されるすべての容量を指す。
【００２０】
本発明は、前記実情に鑑みてなされたものであって、負荷容量が大きくデータ転送速度が速い場合において、送信側チップから受信側チップに正しくデータを転送するために、アイパターンの開口を改善する急峻な立上りおよび立下り時間を有する信号を供給する出力ドライバ回路を提供することを目的としている。
【課題を解決するための手段】
【００２１】
また、本発明の出力ドライバ回路は、高電位電源に接続される高電位側定電流源と、低電位電源に接続される低電位側定電流源と、前記高電位側定電流源と前記低電位側定電流源との間に接続され、前記高電位側定電流源および前記低電位側定電流源で生成される電流を一対の伝送線路に流し込むとともに、前記電流の向きを切り替えることにより小振幅差動信号を伝播する電流切り替え部とを備える出力ドライバ回路であって、前記電流切り替え部は、前記高電位側定電流源および前記低電位側定電流源で生成される電流が流れる抵抗性素子と、前記抵抗性素子に前記電流が流れることにより発生する電圧と前記電流が流れない状態の電圧との電位差により充電される容量性素子とを備えることを特徴とする。
【００２２】
本発明の出力ドライバ回路によれば、伝送線路に付加される負荷容量の充放電を補助する容量性素子を備えるので、負荷容量が大きな場合においても急峻な立上りおよび立下り時間を持つ信号を出力することができ、高速なデータ転送を行うことができる。
【００２３】
また、本発明の出力ドライバ回路は、前記高電位側定電流源および前記低電位側定電流源で生成される電流の向きが切り替わる場合に、前記容量性素子の充電電流および放電電流が、前記高電位側定電流源および前記低電位側定電流源で生成される電流に重畳されることを特徴とする。
【００２４】
本発明の出力ドライバ回路によれば、容量性素子の充電電流および放電電流が、高電位側定電流源および低電位側定電流源で生成される電流に重畳されるので、負荷容量が大きな場合においても負荷容量を急速に充放電することができ、高速なデータ転送を行うことができる。
【００２５】
また、本発明の出力ドライバ回路の前記電流切り替え部は、前記高電位側定電流源および前記低電位側定電流源で生成される電流の向きを切り替える電流スイッチ素子を備え、前記抵抗性素子は、一端が前記高電位側定電流源または前記低電位側定電流源に接続されるとともに、他端が前記電流スイッチ素子に接続され、前記容量性素子は、一端が前記抵抗性素子と前記電流スイッチ素子の接続点に接続されるとともに、他端が前記低電位電源に接続されることを特徴とする。
【００２６】
本発明の出力ドライバ回路によれば、高電位側定電流源および低電位側定電流源で生成される電流が抵抗性素子に流れることにより発生する電圧と前記電流が流れない状態の電圧との電位差により充電される容量性素子を備えるので、負荷容量が大きな場合においても、消費電力を増大させることなく、急峻な立上りおよび立下り時間を持つ信号を出力することができ、高速なデータ転送を行うことができる。
【００２７】
本発明の出力ドライバ回路は、高電位側と低電位側に２個の定電流源を備えるとともに、その高電位側と低電位側の定電流源との間に、定電流源で生成された電流を一対の伝送線路に流し込み電流の向きを切り替える電流スイッチ素子を備え、小振幅差動信号を伝播する出力ドライバ回路であって、高電位側の定電流源の電流出力端子と高電位側の電流スイッチ素子の高電位側端子との間に電荷移動阻害用抵抗を備えるとともに、高電位側の電流スイッチ素子の高電位側端子と低電位電源との間に高速動作補助用容量を備え、同様に、低電位側の定電流源の電流入力端子と低電位側の電流スイッチ素子の低電位側端子との間に電荷移動阻害用抵抗を備えるとともに、低電位側の電流スイッチ素子の低電位側端子と低電位電源との間に高速動作補助用容量を備えることを特徴とする。
【００２８】
本発明の出力ドライバ回路によれば、高速動作補助用容量を接続している高電位側の電流スイッチ素子の高電位側端子と高電位側の定電流源の電流出力端子とが、電荷移動阻害用抵抗によって分離され電位差が生じるとともに、高速動作補助用容量を接続している低電位側の電流スイッチ素子の低電位側端子と低電位側の定電流源の電流入力端子とが、電荷移動阻害用抵抗によって分離され電位差が生じる。
【００２９】
したがって、高電位側のＯＦＦ状態の電流スイッチ素子の高電位側端子に接続された高速動作補助用容量には、高電位側のＯＮ状態の電流スイッチ素子の高電位側端子に接続された高速動作補助用容量に比べて、
（高電位側の電荷移動阻害用抵抗値）＊（高電位側の電荷移動阻害用抵抗に流れる電流）の電位差分の電荷が多く充電される。
【００３０】
一方、低電位側のＯＦＦ状態の電流スイッチ素子の低電位側端子に接続された高速動作補助用容量には、低電位側のＯＮ状態の電流スイッチ素子の低電位側端子に接続された高速動作補助用容量に比べて、
（低電位側の電荷移動阻害用抵抗値）＊（低電位側の電荷移動阻害用抵抗に流れる電流）の電位差分の電荷が少なく充電される。
【００３１】
これにより、ＯＦＦ状態の電流スイッチ素子をＯＮ状態に、ＯＮ状態の電流スイッチ素子をＯＦＦ状態に変化させる場合に、“Ｈ”論理にすべき出力ドライバ回路３の差動出力に付加された負荷容量に、高電位側のＯＦＦ状態であった電流スイッチ素子の高電位側端子に接続された高速動作補助用容量に蓄えられている
（高電位側の電荷移動阻害用抵抗値）＊（高電位側の電荷移動阻害用抵抗に流れる電流）の電位差分の電荷と、高電位電源からの定電流による電荷とを合わせて供給することにより、従来よりも速く充電を行うことができる。
【００３２】
同時に、“Ｌ”論理にすべき出力ドライバ回路３の差動出力に付加された負荷容量から、低電圧側のＯＦＦ状態であった電流スイッチ素子の低電位側端子に接続された高速動作補助用容量に、
（低電位側の電荷移動阻害用抵抗値）＊（低電位側の電荷移動阻害用抵抗に流れる電流）の電位差分の電荷を放電することにより、従来の定電流だけによるＧＮＤへの負荷容量の電荷の放電よりも速く放電を行うことができる。
【００３３】
これによって負荷容量が大きく高速動作が必要な場合において、従来よりも高速で負荷容量を充放電でき、出力信号の急峻な立上りおよび立下りを実現することができるため、高速データ転送が可能となる。
【００３４】
また、本発明の出力ドライバ回路は、高電位電源に接続される高電位側定電流源と、低電位電源に接続される低電位側定電流源と、前記高電位側定電流源と前記低電位側定電流源との間に接続され、前記高電位側定電流源および前記低電位側定電流源で生成される電流を一対の伝送線路に流し込むとともに、前記電流の向きを切り替えることにより小振幅差動信号を伝播する直列に接続された高電位側電流スイッチ素子および低電位側電流スイッチ素子とを備える出力ドライバ回路であって、前記高電位側定電流源と前記高電位側電流スイッチ素子との間に接続される高電位側抵抗性素子と、前記高電位側抵抗性素子と前記高電位側電流スイッチ素子の接続点と前記低電位電源との間に接続される高電位側容量性素子と、前記低電位側電流スイッチ素子と前記低電位側定電流源との間に接続される低電位側抵抗性素子と、前記低電位側抵抗性素子と前記低電位側電流スイッチ素子の接続点と前記低電位電源との間に接続される低電位側容量性素子とを備えることを特徴とする。
【００３５】
本発明の出力ドライバ回路によれば、伝送線路に付加される負荷容量の充放電を補助する高電位側容量性素子および低電位側容量性素子を備えるので、負荷容量が大きな場合においても急峻な立上りおよび立下り時間を持つ信号を出力することができ、高速なデータ転送を行うことができる。
【００３６】
また、本発明の出力ドライバ回路の前記高電位側容量性素子は、前記高電位側定電流源で生成される電流が前記高電位側抵抗性素子に流れることにより発生する電圧に対応した電圧により充電され、前記低電位側容量性素子は、前記低電位側定電流源で生成される電流が前記低電位側抵抗性素子に流れることにより発生する電圧に対応した電圧により充電されることを特徴とする。
【００３７】
本発明の出力ドライバ回路によれば、高電位側定電流源および低電位側定電流源で生成される電流が高電位側抵抗性素子または低電位側抵抗性素子に流れることにより発生する電圧に対応した電圧により充電される高電位側容量性素子および低電位側容量性素子を備えるので、負荷容量が大きな場合においても、消費電力を増大させることなく、急峻な立上りおよび立下り時間を持つ信号を出力することができ、高速なデータ転送を行うことができる。
【００３８】
また、本発明の出力ドライバ回路の前記高電位側容量性素子および前記低電位側容量性素子の充電電流および放電電流は、前記高電位側定電流源および前記低電位側定電流源で生成される電流に重畳されることを特徴とする。
【００３９】
本発明の出力ドライバ回路によれば、高電位側容量性素子および低電位側容量性素子の充電電流および放電電流が、高電位側定電流源および低電位側定電流源で生成される電流に重畳されるので、負荷容量が大きな場合においても負荷容量を急速に充放電することができ、高速なデータ転送を行うことができる。
【００４０】
また、本発明の出力ドライバ回路の前記電流切り替え部は、前記高電位側定電流源および前記低電位側定電流源で生成される電流の向きを切り替える第１と第２の高電位側電流スイッチ素子および第１と第２の低電位側電流スイッチ素子を備え、前記抵抗性素子は、一端が前記高電位側定電流源に接続され、他端が前記第１の高電位側電流スイッチ素子に接続される第１の高電位側抵抗性素子と、一端が前記高電位側定電流源に接続され、他端が前記第２の高電位側電流スイッチ素子に接続される第２の高電位側抵抗性素子と、一端が前記低電位側定電流源に接続され、他端が前記第１の低電位側電流スイッチ素子に接続される第１の低電位側抵抗性素子と、一端が前記低電位側定電流源に接続され、他端が前記第２の低電位側電流スイッチ素子に接続される第２の低電位側抵抗性素子とを含み、前記容量性素子は、一端が前記第１の高電位側抵抗性素子と前記第１の高電位側電流スイッチ素子の接続点に接続され、他端が前記低電位電源に接続される第１の高電位側容量性素子と、一端が前記第２の高電位側抵抗性素子と前記第２の高電位側電流スイッチ素子の接続点に接続され、他端が前記低電位電源に接続される第２の高電位側容量性素子と、一端が前記第１の低電位側抵抗性素子と前記第１の低電位側電流スイッチ素子の接続点に接続され、他端が前記低電位電源に接続される第１の低電位側容量性素子と、一端が前記第２の低電位側抵抗性素子と前記第２の低電位側電流スイッチ素子の接続点に接続され、他端が前記低電位電源に接続される第２の低電位側容量性素子とを含むことを特徴とする。
【００４１】
本発明の出力ドライバ回路によれば、伝送線路に付加される負荷容量の充放電を補助する高電位側容量性素子および低電位側容量性素子を備えるので、負荷容量が大きな場合においても急峻な立上りおよび立下り時間を持つ信号を出力することができ、高速なデータ転送を行うことができる。
【発明の効果】
【００４２】
以上説明したように、本発明にかかる出力ドライバ回路によれば、負荷容量が大きく高速動作が必要な場合において、受信側チップ端子に信号を正しく伝播するために十分急峻な立上りおよび立下り時間を持つ信号を送信することができ、高速データ転送が可能になる。
【発明を実施するための最良の形態】
【００４３】
図１は、本発明の実施の形態におけるＬＶＤＳインタフェースとその出力ドライバ回路３の概略構成を示す説明図である。図１では、定電流源および電流スイッチ素子をＭＯＳトランジスタで構成する。
【００４４】
本発明の実施の形態のＬＶＤＳインタフェースの出力ドライバ回路３は、ＰＭＯＳトランジスタ１４のドレインノードに接続される定電流源１５と、ＰＭＯＳトランジスタ１４とカレントミラー回路を構成する高電位側の定電流源ＰＭＯＳトランジスタ８と、ＮＭＯＳトランジスタ１６のドレインノードに接続される定電流源１７と、ＮＭＯＳトランジスタ１６とカレントミラー回路を構成する低電位側の定電流源ＮＭＯＳトランジスタ９と、定電流源ＰＭＯＳトランジスタ８と定電流源ＮＭＯＳトランジスタ９との間にそれぞれ直列に接続される電流スイッチングトランジスタ１０，１２および電流スイッチングトランジスタ１１，１３と、スイッチング動作を高速化させるための高速動作補助用容量２４，２５，２６，２７と、高速動作補助用容量２４，２５，２６，２７に充電された電荷の移動経路を規制する電荷移動阻害用抵抗２０，２１，２２，２３とを備える。
【００４５】
電流スイッチングトランジスタ１１，１３の接続部は伝送線路１に接続され、電流スイッチングトランジスタ１０，１２の接続部は伝送線路２に接続される。また、伝送線路１，２は終端抵抗５で終端され、受信側の入力回路４に接続される。
【００４６】
伝送線路１，２の入力側には、出力ドライバ回路３の差動正相出力ＶＯＵＴＡおよび差動逆相出力ＶＯＵＴＢが供給され、正相と逆相各々のＬＶＤＳ差動信号が伝播するノードに存在する等価的容量を負荷容量６，７で表す。
【００４７】
このようなＬＶＤＳインタフェースの出力ドライバ回路３では、入力信号ＶＩＮ１，ＶＩＮ２に逆相信号を供給することにより、定電流源トランジスタ８，９で生成される定電流の向きを変えて信号の伝播を行う。
【００４８】
この場合、出力ドライバ回路３の出力波形のバランスを保つために、電荷移動阻害用抵抗２０，２１を同抵抗値、電荷移動阻害用抵抗２２，２３を同抵抗値、高速動作補助用容量２４，２５を同容量値、高速動作補助用容量２６，２７を同容量値にすることが望ましい。
【００４９】
〔正相出力ＶＯＵＴＡが“Ｌ”論理から“Ｈ”論理に変化する場合〕
次に、図１に示した出力ドライバ回路３の動作について説明する。まず、出力ドライバ回路３の差動正相出力ＶＯＵＴＡが“Ｌ”論理から“Ｈ”論理に、差動逆相出力ＶＯＵＴＢが“Ｈ”論理から“Ｌ”論理に変化する場合を考える。
【００５０】
〔モードＩ：ＶＯＵＴＡが“Ｌ”論理、ＶＯＵＴＢが“Ｈ”論理〕
出力ドライバ回路３の差動正相出力ＶＯＵＴＡが“Ｌ”論理、差動逆相出力ＶＯＵＴＢが“Ｈ”論理の定常状態においては、入力信号ＶＩＮ１に“Ｌ”論理が、入力信号ＶＩＮ２に“Ｈ”論理が入力され（図１におけるモードＩ）、電流スイッチングトランジスタ１１，１２がＯＦＦ状態、電流スイッチングトランジスタ１０，１３がＯＮ状態になっている。
【００５１】
その時に、高電位側の定電流源ＰＭＯＳトランジスタ８で生成される電流（図１の実線Ｉ）は、
電荷移動阻害用抵抗２０→電流スイッチングトランジスタ１０→伝送線路２→終端抵抗５→伝送線路１→電流スイッチングトランジスタ１３→電荷移動阻害用抵抗２３→低電位側の定電流源ＮＭＯＳトランジスタ９→ＧＮＤ
の経路で流れるので、高電位側の定電流源ＰＭＯＳトランジスタ８の電流出力端子１８と電流スイッチングトランジスタ１０の高電位側端子２８との間に、
（上記経路に流れる電流値）＊（電荷移動阻害用抵抗２０の抵抗値）
の電位差が生じる。
【００５２】
また、低電位側の定電流源ＮＭＯＳトランジスタ９の電流入力端子１９と電流スイッチングトランジスタ１３の低電位側端子３１との間に、
（上記経路に流れる電流値）＊（電荷移動阻害用抵抗２３の抵抗値）
の電位差が生じる。
【００５３】
この場合、ＯＦＦ状態の電流スイッチングトランジスタ１１の高電位側端子２９は、高電位側の定電流源ＰＭＯＳトランジスタ８の電流出力端子１８と同電位であり、同様にＯＦＦ状態の電流スイッチングトランジスタ１２の低電位側端子３０は、低電位側の定電流源ＮＭＯＳトランジスタ９の電流入力端子１９と同電位となっている。
【００５４】
ここで、高速動作補助用容量２４，２５，２６，２７が接続されている電流スイッチングトランジスタ１０，１１，１２，１３の端子２８，２９，３０，３１の電位Ｖ２８，Ｖ２９，Ｖ３０，Ｖ３１と、高電位側および低電位側の定電流源トランジスタ８，９のドレイン端子１８，１９の電位Ｖ１８，Ｖ１９の関係は、
（Ｖ１８）＝（Ｖ２９）＞（Ｖ２８）
（Ｖ３１）＞（Ｖ１９）＝（Ｖ３０）
である。なお、Ｖ１８，Ｖ１９，Ｖ２８，Ｖ２９，Ｖ３０，Ｖ３１はそれぞれＧＮＤ基準の端子電圧を示している。
【００５５】
また、各高速動作補助用容量２４，２５，２６，２７に充電されている電荷量をＱ２４，Ｑ２５，Ｑ２６，Ｑ２７とし、それぞれの容量値をＣ２４，Ｃ２５，Ｃ２６，Ｃ２７とすると、各高速動作補助用容量２４，２５，２６，２７には、式Ｑ＝ＣＶにより下記のような電荷が充電されている。
Ｑ２４＝（Ｃ２４）＊（Ｖ２８）
Ｑ２５＝（Ｃ２５）＊（Ｖ１８）
Ｑ２６＝（Ｃ２６）＊（Ｖ１９）
Ｑ２７＝（Ｃ２７）＊（Ｖ３１）
【００５６】
したがって、
Ｑ２５＝Ｑ２４＋（高電位側高速動作補助用容量値）＊（高電位側の電荷移動阻害用抵抗における電圧降下）
Ｑ２６＝Ｑ２７−（低電位側高速動作補助用容量値）＊（低電位側の電荷移動阻害用抵抗における電圧降下）
となる。
【００５７】
すなわち、高電位側のＯＦＦ状態の電流スイッチングトランジスタ１１に接続された高速動作補助用容量２５に充電される電荷量Ｑ２５は、高電位側のＯＮ状態の電流スイッチングトランジスタ１０に接続された高速動作補助用容量２４に充電される電荷量Ｑ２４より、電荷移動阻害用抵抗２０における電圧降下に対応する電荷量だけ大きい。
【００５８】
一方、低電位側のＯＦＦ状態の電流スイッチングトランジスタ１２に接続された高速動作補助用容量２６に充電される電荷量Ｑ２６は、低電位側のＯＮ状態の電流スイッチングトランジスタ１３に接続された高速動作補助用容量２７に充電される電荷量Ｑ２７より、電荷移動阻害用抵抗２３における電圧降下に対応する電荷量だけ小さい。
【００５９】
〔モードＩＩ：ＶＯＵＴＡが“Ｈ”論理、ＶＯＵＴＢが“Ｌ”論理〕
次に、入力信号ＶＩＮ１が“Ｌ”論理から“Ｈ”論理に、入力信号ＶＩＮ２が“Ｈ”論理から“Ｌ”論理に遷移すると、電流スイッチングトランジスタ１１，１２がＯＦＦからＯＮになり、電流スイッチングトランジスタ１０，１３がＯＮからＯＦＦ状態になる。
【００６０】
この場合、高電位側の定電流源ＰＭＯＳトランジスタ８で生成される電流（図１の点線II)が流れる経路は、
電荷移動阻害用抵抗２１→電流スイッチングトランジスタ１１→伝送線路１→終端抵抗５→伝送線路２→電流スイッチングトランジスタ１２→電荷移動阻害用抵抗２２→低電位側の定電流源ＮＭＯＳトランジスタ９→ＧＮＤ
に変化する。
【００６１】
その遷移時に、“Ｌ”論理を出力していた出力ドライバ回路３の正相出力ＶＯＵＴＡと電流スイッチングトランジスタ１１の高電位側端子が導通することにより、高速動作補助用容量２５に充電されていた電荷と高電位電源から高電位側の定電流源ＰＭＯＳトランジスタ８を介した電荷の両方によって負荷容量６が充電される。
【００６２】
これによって、高電位電源から高電位側の定電流源ＰＭＯＳトランジスタ８を介した電荷だけによって負荷容量６を充電していた従来に比べ、負荷容量６を高速に充電することができる。
【００６３】
また、“Ｈ”論理を出力していた出力ドライバ回路３の逆相出力ＶＯＵＴＢと電流スイッチングトランジスタ１２の低電位側端子が導通することにより、負荷容量７に蓄積されていた電荷が高速動作補助用容量２６に充電されると同時に低電位側の定電流源ＮＭＯＳトランジスタ９を介してＧＮＤへ放電される。
【００６４】
これによって、負荷容量７に蓄積されていた電荷を低電位側の定電流源ＮＭＯＳトランジスタ９だけでＧＮＤへ放電していた従来に比べ、負荷容量７を高速に放電することができる。
【００６５】
このとき、高速動作補助用容量２４は、電流スイッチングトランジスタ１０がＯＦＦ状態になるので、電流スイッチングトランジスタ１０の高電位側端子２８が高電位側の定電流源ＰＭＯＳトランジスタ８の電流出力端子１８と同電位となり、遷移状態前のＱ２５と同電荷量となる。
【００６６】
同様に、高速動作補助用容量２７については、電流スイッチングトランジスタ１３がＯＦＦ状態になるので、電流スイッチングトランジスタ１３の低電位側端子３１が低電位側の定電流源ＮＭＯＳトランジスタ９の電流入力端子１９と同電位となり、遷移状態前のＱ２６と同電荷量となる。
【００６７】
〔正相出力ＶＯＵＴＡが“Ｈ”論理から“Ｌ”論理に変化する場合〕
次に、出力ドライバ回路３の差動正相出力ＶＯＵＴＡが“Ｈ”論理から“Ｌ”論理に、差動逆相出力ＶＯＵＴＢが“Ｌ”論理から“Ｈ”論理に変化する場合を考えると、電流スイッチングトランジスタ１１，１２がＯＮからＯＦＦになり、電流スイッチングトランジスタ１０，１３がＯＦＦからＯＮ状態になる。
【００６８】
遷移時に“Ｈ”論理を出力していた出力ドライバ回路３の正相出力ＶＯＵＴＡと電流スイッチングトランジスタ１３の低電位側端子３１が導通することにより、負荷容量６に蓄積されていた電荷が高速動作補助用容量２７に充電されると同時に低電位側の定電流源ＮＭＯＳトランジスタ９を介してＧＮＤへ放電される。
【００６９】
これにより、負荷容量６に蓄積されていた電荷を低電位側の定電流源ＮＭＯＳトランジスタ９だけでＧＮＤへ放電していた従来に比べ、負荷容量６を高速に放電することができる。
【００７０】
また、“Ｌ”論理を出力していた出力ドライバ回路３の逆相出力ＶＯＵＴＢと電流スイッチングトランジスタ１０の高電位側端子が導通することにより、高速動作補助用容量２４に貯まっていた電荷と高電位電源から高電位側の定電流源ＰＭＯＳトランジスタ８を介した電荷の両方によって負荷容量７を充電する。
【００７１】
これにより、高電位電源から高電位側の定電流源ＰＭＯＳトランジスタ８を介した電荷だけによって負荷容量７を充電していた従来に比べ、負荷容量７を高速に充電することができる。
【００７２】
このとき、高速動作補助用容量２５は、電流スイッチングトランジスタ１１がＯＦＦ状態になるので、電流スイッチングトランジスタ１１の高電位側端子２９が高電位側の定電流源ＰＭＯＳトランジスタ８の電流出力端子１８と同電位となり、遷移状態前のＱ２４と同電荷量となる。
【００７３】
同様に、高速動作補助用容量２６については、電流スイッチングトランジスタ１２がＯＦＦ状態になるので、電流スイッチングトランジスタ１２の低電位側端子３０が低電位側の定電流源ＮＭＯＳトランジスタ９の電流入力端子１９と同電位となり、遷移状態前のＱ２７と同電荷量となる。
【００７４】
このように、出力ドライバ回路３の差動出力が遷移するときに、従来と同様に定電流により負荷容量６，７を充放電するのに加えて、高速動作補助用容量２４，２５，２６，２７により負荷容量６，７の充放電を補助することにより、出力ドライバ回路３の差動出力を急峻に変化させることができる。
【００７５】
また、本実施の形態の出力ドライバ回路３によれば、電流スイッチ素子の遷移が終了して所定の時間が経過し、直流的に安定した状態では、従来と同様に、高電位側の定電流源ＰＭＯＳトランジスタ８から流れる約３ｍＡ程度の定電流によって終端抵抗５の両端に約３００ｍV程度の電位差を生じさせることができるので、負荷容量６，７が大きい場合においても、電力消費を増大させることなく高速のデータ転送を行うことができる。
【００７６】
図２ａ（１）は、本実施の形態における出力ドライバ回路３において、負荷容量６，７が１５ｐＦでデータ転送速度が１Ｇｂｐｓのデータ転送時における出力波形を示す。また、図２ａ（２）は、比較のために、同様の条件における従来の出力ドライバ回路の出力波形を示す。
【００７７】
また、図２ｂは、同様の条件において、本実施の形態における出力ドライバ回路３の出力波形と従来の出力波形とを重ねて比較した図である。
【００７８】
このように本実施の形態によれば、出力ドライバ回路３の差動出力が遷移するときに、高速動作補助用容量２４，２５，２６，２７により負荷容量６，７の充放電を補助することにより、出力ドライバ回路３の差動出力を急峻に変化させることができる。
【００７９】
なお、電荷移動阻害用抵抗２０，２１，２２，２３あるいは高速動作補助用容量２４，２５，２６，２７の大きさを調整することにより、出力ドライバ回路３の同相出力ＶＯＵＴＡおよび逆相出力ＶＯＵＴＢの直流電圧レベルや立上りおよび立下り時間を調整することも可能である。
【産業上の利用可能性】
【００８０】
本発明にかかる出力ドライバ回路は、差動出力端子による同相および逆相信号の急峻な立上りおよび立下りを実現するために抵抗素子および容量素子を備えるので、外部負荷容量容量が大きく高速動作が必要な場合に高速データ転送が可能な技術として有用である。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施の形態におけるＬＶＤＳインタフェースとその出力ドライバ回路３の概略構成を示す説明図
【図２】（ａ）は本実施の形態における出力ドライバ回路３における負荷容量６，７が１５ｐＦでデータ転送速度が１Ｇｂｐｓのデータ転送時における出力波形  （ｂ）は本実施の形態における出力ドライバ回路３の出力波形と従来の出力波形とを重ねて比較した図
【図３】出力ドライバ回路３と入力回路４を含む一般的なＬＶＤＳインタフェースの説明図
【図４】（ａ）は従来のＬＶＤＳインタフェースとその出力ドライバ回路３の概略構成を示す説明図  （ｂ）は  出力ドライバ回路３の入力信号ＶＩＮ１，ＶＩＮ２の関係を表す説明図
【符号の説明】
【００８２】
１，２  伝送線路
３  出力ドライバ回路
４  入力回路
５  終端抵抗（１００Ω）
６，７  出力ドライバ回路の出力端子に付加される総負荷容量
８  高電位側の定電流源
９  低電位側の定電流源
１０，１１  高電位側の電流スイッチング素子
１２，１３  低電位側の電流スイッチング素子
１４  高電位側の定電流源とカレントミラー回路を構成するＰＭＯＳトランジスタ
１５  高電位側の定電流源
１６  低電位側の定電流源とカレントミラー回路を構成するＮＭＯＳトランジスタ
１７  低電位側の定電流源
１８  高電位側の定電流源の電流出力端子
１９  低電位側の定電流源の電流入力端子
２０〜２３  電荷移動阻害用抵抗
２４〜２７  高速動作補助用容量
２８  電流スイッチング素子１０の高電位側端子
２９  電流スイッチング素子１１の高電位側端子
３０  電流スイッチング素子１２の低電位側端子
３１  電流スイッチング素子１３の低電位側端子
【図１】
2005217840.tif 000003
【図２】
2005217840.tif 000004
【図３】
2005217840.tif 000005
【図４】
2005217840.tif 000006