(57)【要約】【課題】容易に、情報の記録及び読み出しが可能な表示パネル、表示パネル母材及び表示パネルの製造方法を提供する。【解決手段】表示領域９と表示領域９の周りに設けられた非表示領域とを有する液晶表示パネル３０ａであって、その非表示領域には、電気的に情報を記録する記憶素子１と記憶素子１に接続されたアンテナ配線２とが設けられ、記憶素子１は、アンテナ配線２を介して情報の記録及び読み出しが行われるように構成されている。【選択図】図１
2005250365.tif 000002
【特許請求の範囲】
【請求項１】
表示領域と、該表示領域の周りに設けられた非表示領域と、を有する表示パネルであって、
上記非表示領域には、電気的に情報を記録する記憶素子と、該記憶素子に接続されたアンテナと、が設けられ、
上記記憶素子は、上記アンテナを介して情報の記録及び読み出しが行われるように構成されていることを特徴とする表示パネル。
【請求項２】
請求項１に記載された表示パネルにおいて、
上記記憶素子は、半導体メモリであることを特徴とする表示パネル。
【請求項３】
請求項１又は２に記載された表示パネルを複数有し、
上記各表示パネルがマトリクス状に配置して一体に形成されていることを特徴とする表示パネル母材。
【請求項４】
表示領域と、該表示領域の周りに設けられた非表示領域と、を有する表示パネルを製造する方法であって、
基板上に上記表示領域及び非表示領域を形成する表示領域形成工程と、
上記非表示領域に、電気的に情報を記録する記憶素子、及び該記憶素子に接続されたアンテナを形成する記憶素子形成工程と、
所定の情報を上記アンテナを介して記憶素子に記録する情報記録工程と、
を備えることを特徴とする表示パネルの製造方法。
【請求項５】
請求項４に記載された表示パネルの製造方法において、
上記情報記録工程では、基板の製造情報を上記記憶素子に記録することを特徴とする表示パネルの製造方法。
【請求項６】
請求項４に記載された表示パネルの製造方法において、
上記基板を検査する基板検査工程を備え、
上記情報記録工程では、基板の検査情報を上記記憶素子に記録することを特徴とする表示パネルの製造方法。
【請求項７】
請求項４に記載された表示パネルの製造方法において、
上記記憶素子に記録された情報を読み出す情報読出工程を備えることを特徴とする表示パネルの製造方法。
【請求項８】
請求項４に記載された表示パネルの製造方法において、
上記記憶素子に記録された情報は、暗号化されていることを特徴とする表示パネルの製造方法。
【請求項９】
請求項４に記載された表示パネルの製造方法において、
複数の上記表示領域及び非表示領域を有する表示パネル母材を、各表示領域及び非表示領域毎に分断する分断工程を備え、
上記記憶素子形成工程は、上記分断工程の前に行われることを特徴とする表示パネルの製造方法。
【請求項１０】
請求項４に記載された表示パネルの製造方法において、
複数の上記表示領域及び非表示領域を有する表示パネル母材を、各表示領域及び非表示領域毎に分断する分断工程を備え、
上記表示領域形成工程では、表示領域及び非表示領域を形成すると共に、該非表示領域にアンテナを形成し、
上記記憶素子形成工程では、上記分断工程の後に、上記表示領域形成工程で形成されたアンテナに接続するように記憶素子を形成することを特徴とする表示パネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネル、表示パネル母材及び表示パネルの製造方法に関する。特に、液晶表示パネル及びその製造管理方法に係るものである。
【背景技術】
【０００２】
液晶表示装置は、小型、薄型、低消費電力及び軽量という特徴を有するため、現在、各種の電子機器に広く用いられている。
【０００３】
特に、画像の最小単位である画素毎に薄膜トランジスタ（ＴＦＴ）等のスイッチング素子を有するアクティブ駆動型の液晶表示装置は、個々の画素を確実に点灯することができるため、液晶テレビやデジタルカメラ等のディスプレイとして、急速に普及している。
【０００４】
この液晶表示装置は、スイッチング素子を備えた素子基板（ＴＦＴアレイ基板）と、その素子基板に対向するように設けられた対向基板と、それら両基板間に挟持されるように設けられた液晶層と、を備える液晶表示パネルにより構成されている。
【０００５】
液晶表示パネルは、一般に、大型の１枚のマザー基板上に複数個を同時に作製して、そのマザー基板を個々に分断することにより、製造されている。
【０００６】
また、近年、この液晶表示パネルの製造効率を向上させるために、上記マザー基板の大型化が、益々進んでいる。特に、中小型の液晶表示パネルについては、１枚のマザー基板から数百枚の液晶表示パネルが製造されるので、その個々の液晶表示パネルに対して、製造情報を正確に管理するのが難しくなっている。そのため、個々の液晶表示パネルに対して、トレーサビリティ管理が重要視されている。
【０００７】
そこで、個々の液晶表示パネルのトレーサビリティ管理をするために、液晶表示パネル等の電気光学装置の表示部以外に光学素子を設け、その光学素子に製造に関する情報を可視的に記録させる方法が、特許文献１に開示されている。
【特許文献１】特開２００２−３０３８４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記のように液晶表示パネルに光学素子を設けた場合には、液晶表示パネル毎に記録された情報を読み出すのに手間がかかるため、全ての液晶表示パネルの情報を読み出すためには、膨大な時間と労力が必要である。また、その記録された情報は、可視的な情報であるために、表示部以外のスペースを利用して記録するには、その記録される情報量に限度がある。
【０００９】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、容易に、情報の記録及び読み出しが可能な表示パネル、表示パネル母材及び表示パネルの製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、表示パネルの非表示領域に電気的に情報を記録する記憶素子を設けるようにしたものである。
【００１１】
具体的に、本発明の表示パネルは、表示領域と、該表示領域の周りに設けられた非表示領域と、を有する表示パネルであって、上記非表示領域には、電気的に情報を記録する記憶素子と、該記憶素子に接続されたアンテナと、が設けられ、上記記憶素子は、上記アンテナを介して情報の記録及び読み出しが行われるように構成されていることを特徴とする。
【００１２】
上記の構成によれば、表示パネルに設けられた記憶素子には、アンテナを介して情報が電気的に記憶されると共に読み出される。すなわち、アンテナを介して情報が交換されるので、表示パネルの記憶素子と、例えば、記録及び読み出しを行う装置との間の情報交換は非接触で行われる。さらに、複数の表示パネルの記憶素子に対し、情報の記録及び読み出しを同時に行うことも可能となる。これにより、表示パネルに対して、容易に、情報の記録及び読み出しが可能となる。
【００１３】
本発明の表示パネルは、上記記憶素子が、半導体メモリであってもよい。
【００１４】
上記の構成によれば、記憶素子が、半導体メモリであるので、従来のように光学素子をに記録する場合と比較して、大容量の情報を電気的に記録することが可能である。また、記憶素子内の情報の書き換えも容易になる。
【００１５】
本発明の表示パネル母材は、請求項１又は２に記載された表示パネルを複数有し、上記各表示パネルがマトリクス状に配置して一体に形成されていることを特徴とする。
【００１６】
上記の構成によれば、表示パネル母材に配設した各表示パネルが、記憶素子を有することになる。そのため、表示パネル母材が各表示パネルに分断されても、それぞれの表示パネルに対して、トレーサビリティ管理が容易である。
【００１７】
本発明の表示パネルの製造方法は、表示領域と、該表示領域の周りに設けられた非表示領域と、を有する表示パネルを製造する方法であって、基板上に上記表示領域及び非表示領域を形成する表示領域形成工程と、上記非表示領域に、電気的に情報を記録する記憶素子、及び該記憶素子に接続されたアンテナを形成する記憶素子形成工程と、所定の情報を上記アンテナを介して記憶素子に記録する情報記録工程と、を備えることを特徴とする。
【００１８】
上記の製造方法によれば、まず、表示領域形成工程において、基板上に表示領域及び非表示領域を形成して、次いで、記憶素子形成工程において、非表示領域に記憶素子及びアンテナを形成して、次いで、情報記録工程において、アンテナを介して記憶素子に所定の情報を記録することになる。そのため、記憶素子に接続されたアンテナを介して、情報の記録が行われるので、表示パネルと、例えば、記録及び読み出しを行う装置との間の情報の記録は非接触で行われる。そして、複数の表示パネルの記憶素子に対し、情報の記録を同時に行うことも可能となる。これにより、表示パネルに対して、容易に、情報の記録が可能となる。
【００１９】
本発明の表示パネルの製造方法は、上記情報記録工程では、基板の製造情報を上記記憶素子に記録してもよい。
【００２０】
上記の製造方法によれば、記憶素子に基板の、例えば、製造ロット番号や製造プロセスデータ等の製造情報を記録するので、基板（表示パネル）のトレーサビリティ管理が容易になる。
【００２１】
本発明の表示パネルの製造方法は、上記基板を検査する基板検査工程を備え、上記情報記録工程では、基板の検査情報を上記記憶素子に記録してもよい。
【００２２】
上記の製造方法によれば、基板検査工程において、表示パネルを検査して、情報記録工程において、記憶素子に基板の、例えば、検査結果等の検査情報を記録するので、基板（表示パネル）の記憶素子に、製造に関する情報だけでなく、検査に関する情報も記録することができる。
【００２３】
本発明の表示パネルの製造方法は、上記記憶素子に記録された情報を読み出す情報読出工程を、備えてもよい。
【００２４】
上記の製造方法によれば、情報読出工程において、アンテナを介して記憶素子に所定の情報を記録することになる。そのため、記憶素子に接続されたアンテナを介して、情報の記録及び読み出しが行われるので、表示パネルと、例えば、記録及び読み出しを行う装置との間の情報の記録及び読み出しは非接触で行われる。そして、複数の表示パネルの記憶素子に対し、情報の記録及び読み出しを同時に行うことも可能となる。また、例えば、基板の製造情報や検査情報等の所定の情報を読み出すことにより、基板（表示パネル）の情報を確認することができるので、表示パネルのトレーサビリティ管理が容易になる。
【００２５】
本発明の表示パネルの製造方法は、上記記憶素子に記録された情報は、暗号化されていてもよい。
【００２６】
上記の製造方法によれば、記憶素子に書き込まれた情報は、暗号化されているので、プロセスデータや検査データ等が書き込まれたまま、表示パネルが製品として出荷されても、情報の流出を防止することができる。
【００２７】
本発明の表示パネルの製造方法は、複数の上記表示領域及び非表示領域を有する表示パネル母材を、各表示領域及び非表示領域毎に分断する分断工程を備え、上記記憶素子形成工程は、上記分断工程の前に行われてもよい。
【００２８】
上記の製造方法によれば、表示パネル母材の段階で基板上に記憶素子が形成されるので、例えば、表示パネルが表示領域に結晶性の高いシリコンで形成されたＴＦＴを備えるものである場合には、基板上に表示領域（ＴＦＴ）を形成する工程を利用して、記憶素子を形成することができる。
【００２９】
本発明の表示パネルの製造方法は、複数の上記表示領域及び非表示領域を有する表示パネル母材を、各表示領域及び非表示領域毎に分断する分断工程を備え、上記表示領域形成工程では、表示領域及び非表示領域を形成すると共に、該非表示領域にアンテナを形成し、上記記憶素子形成工程では、上記分断工程の後に、上記表示領域形成工程で形成されたアンテナに接続するように記憶素子を形成してもよい。
【００３０】
上記の製造方法によれば、表示パネル母材を分断した基板上に記憶素子が形成されるので、例えば、予め準備した記憶素子を、基板上のアンテナに接続するように実装することにより、記憶素子を有する表示パネルを製造することができる。
【発明の効果】
【００３１】
本発明の表示パネル形成板は、表示パネルの非表示領域には、電気的に情報を記憶する記憶素子と、その記憶素子に接続されたアンテナと、が設けられ、そのアンテナを介して情報が交換されるので、容易に、情報の記録及び読み出しが可能となる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明に係る実施形態を図面に基づいて詳細に説明する。以下の実施形態では、表示パネルとして、ＴＦＴをスイッチング素子に用いた場合の液晶表示パネルを例にして説明する。但し、本発明の表示パネルは、これに限らず、ＴＦＤ（Thin Film Diode）に代表される二端子型のスイッチング素子を用いたアクティブ駆動型の液晶表示パネルに適用できる。また、アクティブ駆動型の液晶表示パネルだけでなく、パッシブ（マルチプレックス）駆動型の液晶表示パネルにも適用できる。さらに、本発明の表示パネルは、液晶表示パネル以外の例えば、有機エレクトロルミネッセンス（ＥＬ）表示パネル、無機ＥＬ表示パネル、プラズマディスプレイパネル（ＰＤＰ）等の他の表示パネルにも適用することができる。
【００３３】
《発明の実施形態１》
以下に、本発明の実施形態１に係る液晶表示パネルについて、図面を用いて説明する。
【００３４】
図１は、本発明の実施形態１に係る液晶表示パネル３０ａの平面模式図であり、図２及び図４は、図１中のＡ−Ａ’断面における断面模式図である。
【００３５】
液晶表示パネル３０ａは、ＴＦＴアレイ基板３と、それに対向するように設けられたカラーフィルタ基板４と、両基板３及び４との間に挟持されるように設けられた液晶層１１と、を備えている。
【００３６】
ＴＦＴアレイ基板３は、相互に並行に延びるように設けられた複数のゲート線と、それらのゲート線と直交する方向に相互に並行に延びるように設けられた複数のソース線と、各ゲート線の間に方向に相互に並行に延びるように設けられた複数の容量線３５と、ゲート線及びソース線の各交差部分に設けられたＴＦＴ１４と、各ＴＦＴ１４に対応して一対のゲート線及びソース線で囲われる領域に設けられ、画素を構成する画素電極３７と、を備えている。
【００３７】
また、ＴＦＴアレイ基板３は、ガラス基板１５上に、ゲート絶縁膜３２、層間絶縁膜３６が順に積層された積層構造となっている。
【００３８】
絶縁基板１とゲート絶縁膜３２との層間には、ゲート線及び容量線３５が設けられている。このゲート線は、各ＴＦＴ１４に対応してその側方に突出したゲート電極３１を有している。
【００３９】
ゲート絶縁膜３２と層間絶縁膜３６との層間には、ＴＦＴ１４を構成する半導体層３３が設けられ、半導体層３３の上層には、上記ソース線、各ＴＦＴ１４に対応してソース線から側方に突出したソース電極３４ａ、ソース電極３４ａと対峙するドレイン電極３４ｂが設けられている。
【００４０】
層間絶縁膜３６上には、ドレイン電極３４ｂにコンタクトホール３７ａを介して接続された画素電極３７が設けられている。そして、画素電極３７上には、配向膜３８が設けられている。
【００４１】
また、ドレイン電極３４ｂの延設された部分で容量線３５と対向する部分は、補助容量電極となっており、ゲート絶縁膜３２を介して容量線３５と共に、補助容量を構成している。
【００４２】
また、ＴＦＴアレイ基板３において、画素電極３７がマトリクス状に配設している領域が、表示領域９となっており、その外側の領域が非表示領域となっている。
【００４３】
この非表示領域には、上記各ゲート線及びソース線をドライバＩＣに接続する外部回路接続端子８が設けられている。そして、その非表示領域の周端部分には、記憶素子１及びそれに接続されたアンテナ配線２が設けられている。
【００４４】
記憶素子１は、電気的に情報を記録する半導体メモリである。記憶素子１としては、例えば、ＥＰＲＯＭ（Erasable Programmable Read Only Memory）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）等が挙げられ、大容量の情報を記録することができ、また、情報の書き換えも可能である。
【００４５】
以下の説明には、記憶素子１としてＥＰＲＯＭを例示する。
【００４６】
この記憶素子１は、図３に示すように、ガラス基板１５上に、第１絶縁膜１６、第２絶縁膜１８、第３絶縁膜２０及び第４絶縁膜２２が、順に積層された多層積層構造である。
【００４７】
第１絶縁膜１６と第２絶縁膜１８との層間には、その第２絶縁膜１８側にソース部１７ａ及びドレイン部１７ｂを有する第１ポリシリコン層１７が設けられている。
【００４８】
第２絶縁膜１８と第３絶縁膜２０との層間には、フローティングゲートとして機能する第２ポリシリコン層１９が設けられている。
【００４９】
第３絶縁膜２０と第４絶縁膜２２との層間には、第３ポリシリコン層２１が設けられている。
【００５０】
第４絶縁膜２２の上には、ソース部１７ａに第１コンタクトホール２４ａを介して接続されたソース電極２３ａと、第３ポリシリコン層２１に第２コンタクトホール２４ｂを介して接続されたゲート電極２３ｂと、ドレイン部１７ｂに第３コンタクトホール２４ｃを介して接続されたドレイン電極２３ｃと、が設けられている。
【００５１】
アンテナ配線２は、非表示領域を１周するようにループ状に形成され、記憶素子１の信号送受信用の電極に接続されている。本実施形態では、アンテナ配線２は、１周のループ状のものを例示したが、２周以上のループ状のものであってもよい。
【００５２】
ここで、記憶素子１の具体的な動作について説明する。
【００５３】
（記録動作）
ゲート電極２３ｂに高電圧（例えば、〜１２．５Ｖ）を印加すると共に、ドレイン電極２３ｃに高電圧（例えば、〜８Ｖ）を印加する。
【００５４】
このようにバイアスすると、第１ポリシリコン層１７において、ソース部１７ａとドレイン部１７ｂの間のチャネル中をソース部１７ａからドレイン部１７ｂに向かって移動する電子が、ドレイン部１７ｂ近傍で高い運動エネルギーを獲得して、ホットエレクトロンになり、その一部が第２絶縁膜１８を飛び越えて、第２ポリシリコン層１９（フローティングゲート）に注入される。これにより、フローティングゲートに電荷が保持され、記憶素子１に情報が記録される。
【００５５】
（読み出し動作）
ゲート電極２３ｂに低電圧（例えば、５Ｖ）を印加すると共に、ドレイン電極２３ｃに低電圧（例えば、２Ｖ）を印加する。
【００５６】
このようにバイアスすると、ホットエレクトロンは、５Ｖという低電圧のため、フローティングゲートに入り込むことなく、フローティングゲートに電子が注入されていないトランジスタは、オン状態になり、読み出し電流が流れる。一方、フローティングゲートに電子が注入されているトランジスタは、オフ状態になり、読み出し電流が流れない。
【００５７】
そして、この読み出し電流による電圧降下をドレイン電極２３ｃに接続するアンプにより出力する。これにより、フローティングゲートに保持された電荷が出力され、記憶素子１の情報が読み出される。
【００５８】
（消去動作）
記憶素子１に紫外線を照射して、フローティングゲートに保持された電荷（電子）を励起して、フローティングゲートから放出することにより、情報が消去される。
【００５９】
カラーフィルタ基板４は、ガラス基板１５’上に、ＴＦＴアレイ基板３の表示領域９に対応するようにカラーフィルタ層３９、オーバーコート層４５、共通電極４６及び配向膜３８’が順に設けられている。
【００６０】
カラーフィルタ層３９には、各画素に対応して、赤、緑及び青のうちの１色の着色層３９ａが設けられ、各着色層３９ａの間にはブラックマトリクス３９ｂが設けられている。
【００６１】
液晶層１１は、電気光学特性を有するネマチック液晶材料から構成されている。
【００６２】
そして、ＴＦＴアレイ基板３とカラーフィルタ基板４との間には、その周端部分に液晶注入口の部分を欠いた枠状のシール部６が形成され、それら両基板の隙間に液晶材料が注入されると共に、液晶封止部７によって密閉されることにより、液晶層１１が形成されている。
【００６３】
また、液晶表示パネル３０ａは、ＴＦＴアレイ基板３及びカラーフィルタ基板４のそれぞれの外面に、偏光板１０が設けられている。
【００６４】
また、カラーフィルタ基板４の内面には、表示領域９を囲むように遮光膜５が設けられている。
【００６５】
このような構成の液晶表示パネル３０ａは、各画素電極３７ごとに１つの画素が構成されており、各画素において、ゲート線からゲート信号がゲート電極３１を介して送られてＴＦＴ１４をオン状態になったときに、ソース線からソース信号が送られてソース電極３４ａ及びドレイン電極３４ｂを介して、画素電極３７に所定の電荷を書き込まれ、画素電極３７と共通電極４６との間で電位差が生じることになり、液晶層１１からなる液晶容量及び補助容量に所定の電圧が印加されるように構成されている。そして、液晶表示パネル３０ａでは、その印加電圧の大きさに応じて液晶分子の配向状態が変わることを利用して、外部から入射する光の透過率を調整することにより、画像が表示される。
【００６６】
次に、液晶表示パネル３０ａの製造方法について説明する。
【００６７】
図７は、液晶表示パネル３０ａの製造工程を示す工程図である。
【００６８】
＜ＴＦＴアレイ基板作製工程＞
〜表示領域形成工程〜
まず、ガラス基板１５上の基板全体に、アルミニウム等からなる金属膜（厚さ２００ｎｍ程度）をスパッタリング法により成膜し、その後、フォトリソグラフィー技術（Photo Engraving Process、以下、「ＰＥＰ技術」と称する）によりパターン形成して、ゲート線、ゲート電極３１及び容量線３５を形成する。
【００６９】
次いで、ゲート線、ゲート電極３１及び容量線３５上の基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により窒化シリコン膜（厚さ４００ｎｍ程度）等を成膜し、ゲート絶縁膜３２を形成する。
【００７０】
次いで、ゲート絶縁膜３２上の基板全体に、ＣＶＤ法により真性アモルファスシリコン膜（厚さ１５０ｎｍ程度）と、リンがドープされたｎ＋アモルファスシリコン膜（厚さ５０ｎｍ程度）とを連続して成膜し、その後、ＰＥＰ技術によりゲート電極３１上に島状にパターン形成して、真性アモルファスシリコン層とｎ＋アモルファスシリコン層からなる半導体層３３を形成する。
【００７１】
ここで、半導体層３３は、上記のようにアモルファスシリコン膜から形成させてもよいが、直接、ポリシリコン膜を成膜させてもよく、また、アモルファスシリコン膜及びポリシリコン膜にレーザーアニール処理を行って結晶性を向上させてもよい。
【００７２】
次いで、半導体層３３が形成されたゲート絶縁膜８上の基板全体に、アルミニウム等からなる金属膜（厚さ２００ｎｍ程度）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターン形成して、ソース線、ソース電極３４ａ及びドレイン電極３４ｂを形成する。
【００７３】
次いで、ソース電極３４ａ及びドレイン電極３４ｂをマスクとして半導体層３３のｎ＋アモルファスシリコン層をエッチング除去することにより、チャネル部を形成する。
【００７４】
次いで、ソース電極３４ａ及びドレイン電極３４ｂ上の基板全体に、ＣＶＤ法を用いて窒化シリコン膜（厚さ３００ｎｍ程度）等を成膜し、層間絶縁膜３６を形成する。
【００７５】
次いで、層間絶縁膜３６のドレイン電極３４ｂに対応する部分をエッチング除去して、コンタクトホール３７ａを形成する。
【００７６】
次いで、層間絶縁膜３６上の基板全体に、ＩＴＯ（Indium Tin Oxide）膜からなる透明導電膜（厚さ１０ｎｍ程度）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターン形成して、画素電極３７を形成する。
【００７７】
次いで、画素電極７上の基板全体に、ポリイミド樹脂を厚さ１００ｎｍ程度で塗布して、配向膜３８を形成する。
【００７８】
ここで、記憶素子及びアンテナの形成方法について説明する。
【００７９】
〜記憶素子の形成〜
まず、ガラス基板１５上の基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により窒化シリコン膜（厚さ１００ｎｍ程度）等を成膜し、第１絶縁膜１６を形成する。
【００８０】
次いで、第１絶縁膜１６上の基板全体に、ＣＶＤ法により真性アモルファスシリコン膜（厚さ５０ｎｍ程度）を成膜した後、レーザーアニール処理を行って、ポリシリコン化する。さらに、ホウ素をドープした後、ＰＥＰ技術によりパターン形成して、Ｐ型の第１ポリシリコン層１７を形成する。
【００８１】
次いで、第１ポリシリコン層１７に、フォトレジストによってリンを部分的にドープして、Ｎ型ポリシリコンで構成されたソース部１７ａ及びドレイン部１７ｂを形成する。
【００８２】
次いで、第１ポリシリコン層１７の基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により窒化シリコン膜（厚さ１００ｎｍ程度）等を成膜し、第２絶縁膜１８を形成する。
【００８３】
次いで、第２絶縁膜１８上の基板全体に、ＣＶＤ法により真性アモルファスシリコン膜（厚さ５０ｎｍ程度）を成膜した後、ＰＥＰ技術によりパターン形成して、さらに、レーザーアニール処理を行って、第２ポリシリコン層１９を形成する。
【００８４】
次いで、第２ポリシリコン層１９の基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により窒化シリコン膜（厚さ１００ｎｍ程度）等を成膜し、第３絶縁膜２０を形成する。
【００８５】
次いで、第３絶縁膜２０上の基板全体に、ＣＶＤ法により真性アモルファスシリコン膜（厚さ５０ｎｍ程度）を成膜した後、ＰＥＰ技術によりパターン形成して、さらに、レーザーアニール処理を行って、第３ポリシリコン層２１を形成する。
【００８６】
次いで、第３ポリシリコン層２１の基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により窒化シリコン膜（厚さ１００ｎｍ程度）等を成膜し、第４絶縁膜２２を形成する。
【００８７】
次いで、第２絶縁膜１８、第３絶縁膜２０及び第４絶縁膜２２からなる積層膜のソース部１７ａ及びドレイン部１７ｂに対応する部分をそれぞれエッチング除去して、コンタクトホール２４ａ及び２４ｃを形成する。
【００８８】
次いで、第４絶縁膜２２上の基板全体に、アルミニウム膜（厚さ２５０ｎｍ程度）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターン形成して、ソース電極２３ａ、ゲート電極２３ｂ及びドレイン電極２３ｃを形成する。
【００８９】
なお、各ポリシリコン層１７、１８及び２１は、直接、ポリシリコン膜を成膜した後、パターン形成することにより、形成してもよい。
【００９０】
このようにして、ガラス基板１５上に記憶素子１が形成される。
【００９１】
〜アンテナの形成〜
ガラス基板１５上の基板全体に、アルミニウム等からなる金属膜（厚さ２００ｎｍ程度）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターン形成して、アンテナ配線２（アンテナ）を形成する。
【００９２】
ここで、ＴＦＴ１４を構成する半導体層３３が結晶性の高いポリシリコン膜である場合には、記憶素子１の形成工程に、ＴＦＴ１４の形成工程を利用することもできる。
【００９３】
以上のようにしてＴＦＴアレイ基板３を作製することができる。
【００９４】
＜カラーフィルタ基板作製工程＞
まず、ガラス基板１５’上に、クロム薄膜を成膜した後、ＰＥＰ技術によりパターン形成してブラックマトリクス３９ｂを形成する。
【００９５】
次いで、ブラックマトリクス３９ｂ間のそれぞれに、赤、緑及び青の何れかの着色層３９ａをパターン形成してカラーフィルタ層３９を形成する。
【００９６】
次いで、カラーフィルタ層３９上の基板全体に、アクリル樹脂を塗布してオーバーコート層４５を形成する。
【００９７】
次いで、オーバーコート層４５上の基板全体に、ＩＴＯ膜を成膜して共通電極４６を形成する。
【００９８】
次いで、共通電極４６上の基板全体に、ポリイミド樹脂を塗布して、配向膜３８’を形成する。
【００９９】
このようにして、カラーフィルタ基板４を作製することができる。
【０１００】
＜基板貼合せ工程＞
まず、ＴＦＴアレイ基板３及びカラーフィルタ基板４のうちの一方にスクリーン印刷により、熱硬化性エポキシ樹脂等からなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、樹脂又はシリカからなる球状のスペーサーを散布する。
【０１０１】
次いで、ＴＦＴアレイ基板３とカラーフィルタ基板４とを貼り合わせ、シール材料を硬化させてシール部６を形成し、空の液晶表示パネルを作製する。
【０１０２】
液晶表示パネルの製造工程においては、上記空の液晶表示パネルを、同時に複数個を作製するのが一般的であり、上記の各工程を完了することにより、各空の液晶表示パネルがマトリクス状（縦横）に配置され一体に形成された空の液晶表示パネル第１母材が作製されることになる。
【０１０３】
＜１次分断工程＞
上記液晶表示パネル第１母材を分断して、空の液晶表示パネルが一列に配設した空の液晶表示パネル第２母材を作製する。
【０１０４】
＜液晶注入・封止工程＞
上記液晶表示パネル第２母材の各空の液晶表示パネルに、減圧法により液晶材料を注入した後、液晶注入口にＵＶ硬化樹脂を塗布し、ＵＶ照射により液晶封止部７を形成する。これにより、液晶材料が封止されて液晶層１１が形成される。
【０１０５】
＜２時分断工程＞
液晶層１１が形成された液晶表示パネル第２母材を、各液晶表示パネル毎に分断する。
【０１０６】
以上の工程を完了することにより、記憶素子１に情報が記録されていない液晶表示パネル３０ａが製造される。
【０１０７】
＜製造情報記録工程＞
図９に示すように、液晶表示パネル３０ａを、無線リード・ライター装置１３のゲートを通過させて、液晶表示パネル３０ａ上の記憶素子１に、製造ロット番号や製造プロセスデータ等の製造情報を記録する。
【０１０８】
ここで、無線リード・ライター装置１３は、そのゲートにゲートアンテナを有しており、そのゲートアンテナを介して、液晶表示パネル３０ａ上の記憶素子１と情報を交換するものである。
【０１０９】
＜検査工程＞
例えば、ゲート線にバイアス電圧−１０Ｖ、周期１６．７ｍｓｅｃ、パルス幅５０μｓｅｃの＋１５Ｖのパルス電圧のゲート検査信号を入力して全てのＴＦＴ１４をオン状態にする。さらに、ソース線に１６．７ｍｓｅｃごとに極性が反転する±２Ｖの電位のソース検査信号を入力して各ＴＦＴ１４のソース電極３４ａ及びドレイン電極３４ｂを介して画素電極３７に±２Ｖに対応した電荷を書き込む。同時に、共通電極４６に直流で−１Ｖの電位の共通電極検査信号を入力する。
【０１１０】
これにより、画素電極３７と共通電極４６との間で構成される液晶容量に電圧が印加され、その画素電極３７で構成する画素が点灯状態になり、ノーマリーホワイトモード（電圧無印加時に白表示）では、白表示から黒表示となる。
【０１１１】
このとき、異常のある画素は、その画素電極３７に所定の電荷が書き込むことができず、非点灯（輝点）となる。
【０１１２】
＜検査情報記録工程＞
図９に示すように、液晶表示パネル３０ａを、無線リード・ライター装置１３のゲートを通過させて、液晶表示パネル３０ａ上の記憶素子１に、例えば、輝点の位置や個数等の検査結果を記録する。
【０１１３】
以上のようにして、記憶素子１に所定の情報が記録された液晶表示パネル３０ａを製造することができる。
【０１１４】
＜情報読出工程＞
必要に応じて、記憶素子１に所定の情報が記録された液晶表示パネル３０ａを、無線リード・ライター装置１３のゲートを通過させて、記憶素子１に記録された情報を読み出す。
【０１１５】
これにより、液晶表示パネル第１母材及び液晶表示パネル第２母材が各液晶表示パネル３０ａに分断されても、液晶表示パネル３０ａのトレーサビリティ管理が容易になる。
【０１１６】
また、記録する情報は、暗号化されていてもよい。これにより、プロセスデータや検査データ等が書き込まれたまま、液晶表示パネル３０ａが製品として出荷されても、情報の流出を防止することができる。
【０１１７】
具体的には、無線リード・ライター装置１３で情報を記録する際、情報を交換する為の規則（アルゴリズム）と鍵となるビット列とを決めて記録することにより暗号化する。
【０１１８】
さらに、製造情報及び検査情報だけでなく、液晶表示パネル３０ａの製品出荷情報等も記憶素子１に記録することが可能である。
【０１１９】
以上工程が完了した液晶表示パネル３０ａの記憶素子１には、アンテナ配線２を介して情報が電気的に記憶されると共に読み出される。すなわち、アンテナ配線２を介して情報が交換されるので、液晶表示パネル３０ａの記憶素子１と、無線リード・ライター装置１３との間の情報交換は非接触で行われる。さらに、複数の液晶表示パネル３０ａの各記憶素子１に対し、情報の記録及び読み出しを同時に行うことも可能となる。これにより、液晶表示パネル３０ａに対して、容易に、情報の記録及び読み出しが可能となる。
【０１２０】
《発明の実施形態２》
以下に、本発明の実施形態２に係る液晶表示パネルについて、図面を用いて説明する。
【０１２１】
図５は、本発明の実施形態２に係る液晶表示パネル３０ｂの平面模式図であり、図６は、図５中のＢ−Ｂ’断面における断面模式図である。
【０１２２】
液晶表示パネル３０ｂは、ＴＦＴアレイ基板３’と、それに対向するように設けられたカラーフィルタ基板４と、両基板３’及び４との間に挟持されるように設けられた液晶層１１と、を備えている。
【０１２３】
ＴＦＴアレイ基板３’は、その非表示領域の周端部分に、ループ状に形成されたアンテナ配線２が設けられている。
【０１２４】
記憶素子１’は、実施形態１で基板上にパターン形成された記憶素子１とは機能的には同じでも構成が異なっており、例えば、ＩＣタグと呼ばれる半導体メモリである。そして、記憶素子１’はボンディング樹脂層１２によって、アンテナ配線２に接続される状態で、基板に実装固定されている。
【０１２５】
その他、ＴＦＴアレイ基板３’の構成は、実施形態１のＴＦＴアレイ基板３の構成と実質的に同じであるため、その説明は省略する。
【０１２６】
カラーフィルタ基板４、液晶層１１及びその他の構成についても、実施形態１と実質的に同じであるため、その説明は省略する。
【０１２７】
次に、液晶表示パネル３０ｂの製造方法について説明する。
【０１２８】
図７は、液晶表示パネル３０ｂの製造工程を示す工程図である。
【０１２９】
＜ＴＦＴアレイ基板作製工程＞
実施形態１に記載された内容から記憶素子１の形成の内容を省いた作製方法により、ＴＦＴアレイ基板３’が作製される。
【０１３０】
このＴＦＴアレイ基板作製工程に続く、カラーフィルタ基板作製工程、基板貼合せ工程、１次分断工程、液晶注入・封止工程及び２次分断工程については、実施形態１と実質的に同じであるため、その説明は省略する。
【０１３１】
＜記憶素子実装工程＞
まず、２次分断工程により製造された液晶表示パネルのアンテナ配線２上に、記憶素子１’を配置する。
【０１３２】
次いで、基板と記憶素子１’の間に、熱硬化性エポキシ樹脂を充填した後、硬化させ、ボンディング樹脂層１２を形成する。
【０１３３】
これにより、ＴＦＴアレイ基板３’に記憶素子１’が実装される。
【０１３４】
この記憶素子実装工程に続く、製造情報記録工程、検査工程、検査情報記録工程及び情報読出工程については、実施形態１と実質的に同じであるため、その説明は省略する。
【０１３５】
以上のように、液晶表示パネル母材を分断した後に、液晶表示パネル３０ｂ上に、別途準備した記憶素子１’を実装することにより、液晶表示パネル３０ｂは製造される。
【０１３６】
この液晶表示パネル３０ｂは、実施形態１の液晶表示パネル３０ａと同様に、記憶素子を有しており、容易に、情報の記録及び読み出しが可能となる。
【０１３７】
《その他の実施形態》
次に、本発明に係る液晶表示パネルを用いた電子機器について、説明する。
【０１３８】
図１０（ａ）は、折畳み型の携帯電話４０の平面図である。
【０１３９】
この携帯電話４０は、複数の操作ボタン４１、受話口４２、送話口４３及び本発明の液晶表示パネルを適用した表示部４４を備えている。
【０１４０】
図１０（ｂ）は、可搬型のＰＤＡ（Personal Digital Assistants）５０の斜視図である。
【０１４１】
このＰＤＡ５０は、手書き入力タッチペン５１を備えた本体部５２及び本発明の液晶表示パネルを適用した表示部５３を備えている。
【０１４２】
また、本発明の液晶表示パネルが適用可能な電子機器としては、上記携帯電話４０及びＰＤＡ５０の他にも、デジタルカメラ、パーソナルコンピュータ、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末等が挙げられる。
【０１４３】
さらに、本発明の液晶表示パネルは、その製造ロット番号や製造プロセスデータ等の製造情報及び検査情報等が記憶素子に記録されているので、無線リード・ライター装置のゲートを通過させるだけで瞬時にロット番号等の所定の情報を確認することができる。そして、上記電子機器自体は、通常、筐体で覆われているが、そのままの状態で、無線リード・ライター装置のゲートを通過させることにより、容易に記録された情報を確認及び変更することができる。そのため、最終製品となった後に不具合が発見されたような場合でも、容易に記録された情報を確認することができる。
【０１４４】
また、液晶表示パネルの製造情報及び検査情報が確実に収集されるので、検査結果が液晶表示パネルの製造工程の製造条件にフィードバックされ、工程内不良に対して早期対策が可能となる。これは、特に、新規に製造ラインを立上げる場合において有効である。
【０１４５】
さらに、スイッチング素子として、ポリシリコンＴＦＴやＣＧＳ（連続粒界結晶シリコン）ＴＦＴ等の結晶性の高いシリコンで形成され、高精細な表示が可能なＴＦＴを用いた場合には、表示領域にＴＦＴを形成する時に、非表示領域に記憶素子１を同時に作り込むことができる。
【０１４６】
なお、本発明は、上記記載の実施形態に限定されるものではなく、他の構成であってもよい。
【産業上の利用可能性】
【０１４７】
以上説明したように、本発明の表示パネルは、その非表示領域に記憶素子が形成されているので、スイッチング素子としてＴＦＴが用いられた液晶表示パネルについて有用である。
【図面の簡単な説明】
【０１４８】
【図１】本発明の実施形態１に係る液晶表示パネル３０ａの平面模式図である。
【図２】本発明の実施形態１に係る液晶表示パネル３０ａの断面模式図であり、図１中のＡ−Ａ’断面に対応する。
【図３】本発明の実施形態１に係る液晶表示パネル３０ａの記憶素子１の断面模式図である。
【図４】本発明の実施形態１に係る液晶表示パネル３０ａの断面模式図であり、ＴＦＴアレイ基板３及びカラーフィルタ基板４の内部構成を示したものであり、図２の断面模式図に対応する。
【図５】本発明の実施形態２に係る液晶表示パネル３０ａの平面模式図である。
【図６】本発明の実施形態２に係る液晶表示パネル３０ａの断面模式図であり、図５中のＢ−Ｂ’断面に対応する。
【図７】本発明の実施形態１に係る液晶表示パネル３０ａの製造工程を示す工程図である。
【図８】本発明の実施形態２に係る液晶表示パネル３０ａの製造工程を示す工程図である。
【図９】本発明の実施形態１に係る液晶表示パネル３０ａの記録動作、読み出し動作を示す斜視図である
【図１０】本発明に係る液晶表示パネルを電子機器の例を示す模式図である。
【符号の説明】
【０１４９】
１，１’  記憶素子
２        アンテナ配線
３，３’  ＴＦＴアレイ基板
４        カラーフィルタ基板
５        遮光膜
６        シール部
７        液晶封止部
８        外部回路接続端子
９        表示領域
１０      偏光板
１１      液晶層
１２      ボンディング樹脂層
１３      無線リード・ライター装置
１４      ＴＦＴ
１５，１５’    ガラス基板
１６      第１絶縁膜
１７      第１ポリシリコン層
１７ａ    ソース部
１７ｂ    ドレイン部
１８      第２絶縁膜
１９      第２ポリシリコン層
２０      第３絶縁膜
２１      第３ポリシリコン層
２２      第４絶縁膜
２３ａ    ソース電極
２３ｂ    ゲート電極
２３ｃ    ドレイン電極
２４ａ    第１コンタクトホール
２４ｂ    第２コンタクトホール
２４ｃ    第３コンタクトホール
３０ａ，３０ｂ    液晶表示パネル
３１      ゲート電極
３２      ゲート絶縁膜
３３      半導体層
３４ａ    ソース電極
３４ｂ    ドレイン電極
３５      容量線
３６      層間絶縁膜
３７      画素電極
３７ａ    コンタクトホール
３８，３８’    配向膜
３９      カラーフィルタ層
３９ａ    着色層
３９ｂ    ブラックマトリクス
４０      携帯電話
４１      操作ボタン
４２      受話口
４３      送話口
４４      表示部
４５      オーバーコート層
４６      共通電極
５０      ＰＤＡ
５１      手書き入力タッチペン
５２      本体部
５３      表示部
【図１】
2005250365.tif 000003
【図２】
2005250365.tif 000004
【図３】
2005250365.tif 000005
【図４】
2005250365.tif 000006
【図５】
2005250365.tif 000007
【図６】
2005250365.tif 000008
【図７】
2005250365.tif 000009
【図８】
2005250365.tif 000010
【図９】
2005250365.tif 000011
【図１０】
2005250365.tif 000012