(57)【要約】      （修正有）【課題】カラムドライバＩＣ間での特性の相違による有機ＥＬ表示装置の画面上での輝度むらを低減でき、カラムドライバＩＣの製造コストを低減できる有機ＥＬ駆動回路あるいは有機ＥＬ表示装置を提供する。【解決手段】第１の入力端子から入力される電流と内部の基準電流発生回路で生成した基準電流とが同相関係で基準電流選択回路に入力されていずれか一方を基準電流選択回路により選択する。選択した電流を一旦電流反転回路で反転させて、基準電流を複製して分配する電流分配回路のカレントミラー回路を駆動する。カレントミラー回路の出力側トランジスタには基準電流あるいは入力される電流と同相で同じ電流値の電流を発生させることができる。カレントミラー回路に第２の出力側トランジスタを設けて、基準電流に対して同相で選択された電流に実質的に等しい電流を次段に設けられたＩＣに供給する入力基準電流として出力端子から出力する。【選択図】図１
2005352460.tif 000002
【特許請求の範囲】
【請求項１】
基準電流発生回路からの基準電流に基づいて有機ＥＬパネルの端子ピン対応に駆動電流を生成して前記有機ＥＬパネルを電流駆動するＩＣ化された有機ＥＬ駆動回路において、
このＩＣの外部から前記基準電流に対して同相で前記基準電流の電流値に相当する電流値の電流が入力される第１の入力端子と、
出力端子と、
前記第１の入力端子から入力される前記電流と前記基準電流のいずれか一方を選択する基準電流選択回路と、
前記基準電流選択回路により選択された電流を前記基準電流に対して逆相に反転させる電流反転回路と、
この電流反転回路の電流を入力側トランジスタに受けて複数の第１の出力側トランジスタに前記駆動電流あるいはその基礎となる電流を前記基準電流に対して同相で発生するカレントミラー回路とを備え、
前記カレントミラー回路は、さらに前記基準電流に対して同相で前記基準電流選択回路により選択される前記電流の電流値に実質的に等しい電流値の電流を前記出力端子に出力するための第２の出力側トランジスタを有する有機ＥＬ駆動回路。
【請求項２】
前記第２の出力側トランジスタは、前記入力側トランジスタに対して前記第１の出力側トランジスタより手前に配置されている請求項１記載の有機ＥＬ駆動回路。
【請求項３】
前記第２の出力側トランジスタの出力電流は、前記ＩＣと同一構成の他のＩＣにおける前記第１の入力端子に供給される請求項２記載の有機ＥＬ駆動回路。
【請求項４】
前記第１の入力端子は、前記ＩＣと同一構成の他のＩＣにおける前記第２の出力側トランジスタの出力電流を受ける請求項２記載の有機ＥＬ駆動回路。
【請求項５】
前記複数の第１の出力側トランジスタは、前記端子ピン対応にぞれぞれ設けられ、前記駆動電流あるいはその基礎となる電流は前記端子ピン対応に生成される請求項３記載の有機ＥＬ駆動回路。
【請求項６】
前記複数の第１の出力側トランジスタは、前記端子ピン対応にぞれぞれ設けられ、前記駆動電流あるいはその基礎となる電流は前記端子ピン対応に生成され、前記電流反転回路は、カレントミラー回路で構成されている請求項４記載の有機ＥＬ駆動回路。
【請求項７】
前記基準電流選択回路は、製造過程での接続配線の選択によりあるいはこのＩＣの外部から第２の入力端子を介して所定の選択信号を受けることにより前記電流と前記基準電流のいずれか一方を選択する請求項２記載の有機ＥＬ駆動回路。
【請求項８】
前記カレントミラー回路の前記入力側トランジスタと前記第２の出力側トランジスタと前記出力端子とは、それぞれ複数個設けられ、前記複数の入力側トランジスタのうちの少なくとも２個は、複数の前記第１および第２の出力側トランジスタのトランジスタ配列の両端に配置されてこれら出力側トランジスタを両側から駆動し、前記第２の出力側トランジスタは、前記２個のうちいずれか一方の前記入力側トランジスタに対して前記複数の第１の出力側トランジスタより手前に配置されている請求項７記載の有機ＥＬ駆動回路。
【請求項９】
前記所定の選択信号は、１ビットの信号であり、前記基準電流選択回路は、２個のアナログスイッチで構成され、これらアナログスイッチの一方の一端が前記基準電流発生回路に接続され、他方の一端が前記第１の入力端子に接続され、前記２個のアナログスイッチの他端が共通に前記電流反転回路に接続されて前記１ビットの信号により前記２つのアナログスイッチが相補的にＯＮ／ＯＦＦされる請求項８記載の有機ＥＬ駆動回路。
【請求項１０】
前記入力側トランジスタと前記複数の第１の出力側トランジスタとによるカレントミラー回路によりＤ／Ａ変換回路が構成され、かつ、前記複数の第１の出力側トランジスタが前記Ｄ／Ａ変換回路のＤ／Ａ変換ブロックとされる請求項７記載の有機ＥＬ駆動回路。
【請求項１１】
前記カレントミラー回路は、ＰチャネルＭＯＳトランジスタで構成され、前記Ｄ／Ａ変換ブロックは、前記端子ピン対応にそれぞれ設けられている請求項８記載の有機ＥＬ駆動回路。
【請求項１２】
前記カレントミラー回路は、ＰチャネルＭＯＳトランジスタで構成され、前記Ｄ／Ａ変換ブロックは、三原色のＲ，Ｇ，Ｂ対応に設けられ、Ｒ，Ｇ，Ｂ対応に前記基準電流を調整する回路とされる請求項８記載の有機ＥＬ駆動回路。
【請求項１３】
基準電流発生回路からの基準電流に基づいて有機ＥＬパネルの端子ピン対応に駆動電流を生成して前記有機ＥＬパネルを電流駆動するＩＣを複数個有する有機ＥＬ駆動回路において、
各前記ＩＣは、それぞれ、外部から前記基準電流に対して同相で前記基準電流の電流値に相当する電流値の電流が入力される第１の入力端子と、出力端子と、前記第１の入力端子から入力される前記電流と前記基準電流のいずれか一方を選択する基準電流選択回路と、前記基準電流選択回路により選択された電流を前記基準電流に対して逆相に反転させる電流反転回路と、この電流反転回路の電流を入力側トランジスタに受けて複数の第１の出力側トランジスタに前記駆動電流あるいはその基礎となる電流を前記基準電流に対して同相で発生するカレントミラー回路とを備え、前記カレントミラー回路は、さらに前記基準電流に対して同相で前記基準電流選択回路により選択される前記電流の電流値に実質的に等しい電流値の電流を前記出力端子に出力するための第２の出力側トランジスタを有するものであって、
複数の前記ＩＣの１つの前記第２の出力側トランジスタの出力電流がそれの前記出力端子を介して残りの前記ＩＣの少なくとも１つの前記第１の入力端子に入力される有機ＥＬ駆動回路。
【請求項１４】
各前記ＩＣの前記第２の出力側トランジスタは、前記入力側トランジスタに対して前記第１の出力側トランジスタより手前に配置されている請求項１３記載の有機ＥＬ駆動回路。
【請求項１５】
各前記ＩＣの前記複数の第１の出力側トランジスタは、前記端子ピン対応にぞれぞれ設けられ、前記駆動電流あるいはその基礎となる電流は自己の前記ＩＣに割当てられた前記端子ピン対応に生成される請求項１４記載の有機ＥＬ駆動回路。
【請求項１６】
前記基準電流選択回路は、製造過程での接続配線の選択によりあるいはこのＩＣの外部から第２の入力端子を介して所定の選択信号を受けることにより前記電流と前記基準電流のいずれか一方を選択する請求項１４記載の有機ＥＬ駆動回路。
【請求項１７】
基準電流発生回路からの基準電流に基づいて有機ＥＬパネルの端子ピン対応に駆動電流を生成して前記有機ＥＬパネルを電流駆動するＩＣを複数個有する有機ＥＬ表示装置において、
各前記ＩＣは、それぞれ、外部から前記基準電流に対して同相で前記基準電流の電流値に相当する電流値の電流が入力される第１の入力端子と、出力端子と、前記第１の入力端子から入力される前記電流と前記基準電流のいずれか一方を選択する基準電流選択回路と、前記基準電流選択回路により選択された電流を前記基準電流に対して逆相に反転させる電流反転回路と、この電流反転回路の電流を入力側トランジスタに受けて複数の第１の出力側トランジスタに前記駆動電流あるいはその基礎となる電流を前記基準電流に対して同相で発生するカレントミラー回路とを備え、前記カレントミラー回路は、さらに前記基準電流に対して同相で前記基準電流選択回路により選択される前記電流の電流値に実質的に等しい電流値の電流を前記出力端子に出力するための第２の出力側トランジスタを有するものであって、
複数の前記ＩＣの１つの前記第２の出力側トランジスタの出力電流がその前記出力端子を介して残りの前記ＩＣの少なくとも１つの前記第１の入力端子に入力される有機ＥＬ駆動回路。
【請求項１８】
各前記ＩＣの前記第２の出力側トランジスタは、前記入力側トランジスタに対して前記第１の出力側トランジスタより手前に配置されている請求項１７記載の有機ＥＬ表示装置。
【請求項１９】
各前記ＩＣの前記複数の第１の出力側トランジスタは、前記端子ピン対応にぞれぞれ設けられ、前記駆動電流あるいはその基礎となる電流は自己の前記ＩＣに割当てられた前記端子ピン対応に生成される請求項１８記載の有機ＥＬ表示装置。
【請求項２０】
前記基準電流選択回路は、製造過程での接続配線の選択によりあるいはこのＩＣの外部から第２の入力端子を介して所定の選択信号を受けることにより前記電流と前記基準電流のいずれか一方を選択する請求項１８記載の有機ＥＬ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置に関し、詳しくは、携帯電話機等で使用される有機ＥＬパネルにおいて、カラムドライバＩＣ間での特性の相違による有機ＥＬ表示装置の画面上での輝度むらを低減でき、カラムドライバＩＣの製造コストを低減でき、特に、高輝度カラー表示に適した有機ＥＬ駆動回路および有機ＥＬ表示装置に関する。
【背景技術】
【０００２】
携帯電話機用のアクティブ型あるいはパッシブ型の有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムライン（有機ＥＬ素子の陽極側駆動ラインあるいはデータ線）の数が３９６個（１３２×３）の端子ピン、ローラインが１６２個の端子ピンを持つものが提案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。
このような端子ピン数の増加により、特に、カラムライン側では複数のカラムドライバＩＣが必要になる。例えば、ＱＶＧＡのフルカラーでは三原色のＲ，Ｇ，Ｂ各１２０端子ピンの３６０端子ピンとなり、現在ところ３ドライバは必要になる。そのためカラムドライバＩＣ相互間の特性の相違、特に、その駆動電流のばらつきにより、有機ＥＬ表示装置の画面上に輝度むらが発生する問題がある。
この種の問題を解決する技術として特開２００１−４２８２７号「ディスプレイ装置及びディスプレイパネルの駆動回路」を挙げることができる（特許文献１）。
【特許文献１】特開２００１−４２８２７号公報
【０００３】
図３は、特許文献１に示される実施例の回路であって、２１は、初段のカラムドライバＩＣ（マスターチップの第１の陽極線ドライブ回路）であり、基準電流制御回路ＲＣ、制御電流出力回路ＣＯ、スイッチＳ1〜ＳmからなるスイッチブロックＳＢ、ｍ個の電流駆動源としてトランジスタＱ1〜Ｑm及びバイアス抵抗Ｒ1〜Ｒmからなる端子ピンに対応して設けられた回路とを有している。２２は、次段のカラムドライバＩＣ（スレーブチップの第２の陽極線ドライブ回路）であり、駆動電流制御回路ＣＣ、スイッチＳ1〜ＳmからなるスイッチブロックＳＢ、ｍ個の電流駆動源としてトランジスタＱ1〜Ｑm及びバイアス抵抗Ｒ1〜Ｒmからなる回路とを有している。各ドライバのトランジスタＱ1〜Ｑmの出力がカラム側の端子ピンに対する駆動電流とされてスイッチＳ1〜Ｓm，出力端子Ｘ1〜Ｘmを介して駆動電流ｉがそれぞれの端子ピンに出力される。
【０００４】
基準電流制御回路ＲＣは、基準電圧ＶREFを外部から受けるオペアンプＯＰと、このオペアンプＯＰの出力をベースに受けて駆動されるトランジスタＱa、このトランジスタＱaのエミッタとグランドＧＮＤ間に設けられた抵抗Ｒp、トランジスタＱaの上流でこのトランジスタのコレクタにそのコレクタが接続されたトランジスタＱbからなる。トランジスタＱbは、トランジスタＱ1〜Ｑmおよび制御電流出力回路ＣＯのトランジスタＱoとカレントミラー接続され、これらトランジスタの入力側カレントミラー接続のトランジスタとなっていて、基準電流制御回路ＲＣで発生する基準電流ＩREFにより駆動される。
カラムドライバＩＣ２２の駆動電流制御回路ＣＣは、基準電流制御回路ＲＣに対応している。その構成は、トランジスタＱc、Ｑdのカレントミラー回路と、カレントミラー接続の出力側トランジスタＱdで駆動されるトランジスタＱeとからなる。入力側トランジスタＱcが制御電流出力回路ＣＯからの電流Ｉout＝ｉcの電流を受けてカラムドライバＩＣ２２のトランジスタＱeを駆動する。このトランジスタＱeは、トランジスタＱ1〜Ｑmとカレントミラー接続された入力側トランジスタとなっている。
なお、抵抗Ｒo、抵抗Ｒrの抵抗値は等しく、抵抗Ｒsの抵抗値は抵抗Ｒ1〜Ｒmと等しい。また、ＧＡ1〜ＧＡm、ＧＢ1〜ＧＢmは、スイッチブロックＳＢの各スイッチＳ1〜ＳmのＯＮ／ＯＦＦを制御する制御信号である。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような回路は、マスターチップ（あるいはマスタＩＣ）から基準電流に相当する電流をスレーブチップ（あるいはスレーブＩＣ）が受けて、基準電流をチップ間で一致させるものである。この場合、各ドライバＩＣにおいて基準電流を発生させる制御回路が基準電流制御回路ＲＣ、駆動電流制御回路ＣＣと異なるので、次段のカラムドライバＩＣ２２の基準電流ｉとカラムドライバＩＣ２１の基準電流ＩREFとの差が大きくなって、ドライバの境目での輝度むらが十分に解消できない。
このような問題を解決するために、出願人は、特開２００３−２８８０４５号「有機ＥＬ駆動回路およびこれを用いる有機ＥＬ表示装置」を出願している（特許文献２）。これは、集積されたペア抵抗の抵抗値が実質的に等しいことを利用してカラムドライバＩＣ間での駆動電流のばらつきを抑える技術である。
これら特許文献１、２のカラムドライバＩＣは、マスターチップとスレーブチップでそれぞれ基準電流発生回路が相違するために、それぞれにドライバＩＣを製造しなければならないので、ドライバＩＣの製造コストが高くなる問題がある。
【０００６】
一方、有機ＥＬパネルは、大型化の傾向にあって、パネルが大きい場合には、カラムドライバＩＣは現在では３個か、それ以上必要になる。その上、端子ピン数の増加は、端子ピン間の駆動電流のばらつきを大きくする。そのため、より精度の高い駆動電流が要求される。前記のペア抵抗を利用する駆動電流の電流制御は、ペア抵抗の抵抗値のばらつきが駆動電流に影響を与えるので、さらに輝度むらを低減する現在の要求には十分応えられなくなってきている。
この発明の目的は、このような従来技術の問題点を解決するものであって、有機ＥＬパネルを電流駆動するカラムドライバＩＣ間での特性の相違による有機ＥＬ表示装置の画面上での輝度むらを低減でき、カラムドライバＩＣの製造コストを低減でできる有機ＥＬ駆動回路あるいは有機ＥＬ表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
このような目的を達成するためのこの発明の有機ＥＬ駆動回路あるいはこれを用いる有機ＥＬ表示装置の特徴は、基準電流発生回路からの基準電流に基づいて有機ＥＬパネルの端子ピン対応に駆動電流を生成して有機ＥＬパネルを電流駆動するＩＣ化された有機ＥＬ駆動回路において、
このＩＣの外部から基準電流に対して同相で基準電流の電流値に相当する電流値の電流が入力される第１の入力端子と、出力端子と、第１の入力端子から入力される電流と基準電流のいずれか一方を選択する基準電流選択回路と、基準電流選択回路により選択された電流を基準電流に対して逆相に反転させる電流反転回路と、この電流反転回路の電流を入力側トランジスタに受けて複数の第１の出力側トランジスタに駆動電流あるいはその基礎となる電流を基準電流に対して同相で発生するカレントミラー回路とを備えていて、カレントミラー回路が、さらに基準電流に対して同相で基準電流選択回路により選択される前記電流の電流値に実質的に等しい電流値の電流を出力端子に出力するための第２の出力側トランジスタを有するものである。
【発明の効果】
【０００８】
このように、この発明は、第１の入力端子から入力される電流と内部の基準電流発生回路で生成した基準電流とが同相関係で基準電流選択回路に入力されてこれらのうちのいずれか一方が基準電流選択回路により選択される。そして、この選択された電流を一旦電流反転回路で反転させて、基準電流を複製して分配する電流分配回路（あるいは基準電流調整回路）のカレントミラー回路を駆動する。これによりカレントミラー回路の出力側トランジスタには基準電流あるいは入力される電流と同相で同じ電流値の電流を発生させることができる。そこで、カレントミラー回路に第２の出力側トランジスタを設けて、カレントミラー回路に基準電流に対して同相で前記選択された電流に実質的に等しい電流を次段に設けられたＩＣに供給する入力基準電流としてこの発明を適用したＩＣの出力端子から出力できるようにする。あるいは前段の同じ構成のＩＣの出力端子から第１の入力端子に前記の入力基準電流を受けることができる。
【０００９】
この発明を適用したＩＣは、第１の入力端子に入力される電流を基準電流として選択することも内部の基準電流を使用することも自由に選択することができる。しかも、ＩＣ外部には基準電流に相当する電流値の電流を基準電流と同相状態で出力端子から出力して他のＩＣに供給することができる。そこで、前記と同じ構成のＩＣを有機ＥＬ駆動回路として複数個設ければ、それぞれのＩＣは、第１の入力端子に入力された電流を基準電流として受けてこれに基づいて駆動電流を生成すればスレーブＩＣ（スレーブチップ）になるし、出力端子から出力する電流で他の同様なＩＣを駆動すればマスターＩＣ（マスターチップ）にもなる。したがって、同じ有機ＥＬ駆動回路のドライバＩＣがマスターＩＣにもスレーブＩＣにもできる。
スレーブＩＣは、マスターＩＣの出力端子から基準電流と実質的に等しい電流をこれと同相で受けてマスターＩＣと同じ基準電流選択回路と電流反転回路とを経てマスターＩＣと同じ回路のカレントミラー回路が駆動される。基準電流を受ける電流反転回路からカレントミラー回路までの回路はマスターＩＣもスレーブＩＣも同じ回路構成である。もちろん、カレントミラー回路より後の駆動電流発生までも同じ回路にすることができる。
その結果、各ＩＣの出力端子から出力される駆動電流のばらつきが低減されて、有機ＥＬパネルを電流駆動するカラムドライバＩＣ間での特性の相違による有機ＥＬ表示装置の画面上での輝度むらを低減できる。
【００１０】
特に、第２の出力側トランジスタをカレントミラー回路の入力側トランジスタに対して第１の出力側トランジスタより手前に配置するようにし、かつ、これを多数設ければ、多数の第２の出力側トランジスタのそれぞれにより複数個のスレーブＩＣのそれぞれに基準電流を提供することができる。その結果、１個のマスターＩＣで複数個のスレーブＩＣをの駆動することができ、１個のマスターＩＣと複数個のスレーブＩＣのそれぞれの各出力端子から出力される電流のばらつきを抑えることができる。
また、カレントミラー回路の入力側トランジスタを２個設けて、第１および第２の出力側トランジスタのトランジスタ配列の両端においてこれら第１および第２の出力側トランジスタを駆動するようにすれば、マスターとなるあるドライバＩＣにおける最後のカラムラインとスレーブとなる次のドライバＩＣにおける最初のカラムラインの駆動電流のばらつきの差を減少させることができ、表示画面の輝度むらを低減することができる。
その結果、この発明は、携帯電話機等において、端子ピン数が増加した場合でも、有機ＥＬパネルを電流駆動するカラムドライバＩＣ間での特性の相違による有機ＥＬ表示装置の画面上での輝度むらを低減できる。また、同じカラムドライバＩＣがマスターにもスレーブにも使用できるので、カラムドライバＩＣの製造コストを低減でできる。
なお、この明細書におけるカラムドライバは、アクティブマトリックス型の有機ＥＬパネルにおいてデータ線を駆動するドライバであってもパッシブマトリックス型の有機ＥＬパネルのカラムラインを駆動するドライバであってもよいので、これらを区別していない。
【発明を実施するための最良の形態】
【００１１】
図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の有機ＥＬ表示装置のブロック図、図２は、そのカラムドライバの内部構成の説明図である。。
図１において、１０は、アクティブマトリックス型の有機ＥＬ表示装置であって、１１、１２、１３は、その有機ＥＬ駆動回路のカラムドライバＩＣ（以下ドライバ）である。  ドライバ１１〜１３は、同一の構成であって、図２にドライバ１１としてその詳細を示すように、それぞれ基準電流発生回路１と、基準電流選択回路２、基準電流分配回路３、有機ＥＬパネルの各端子ピン対応に設けられたＤ／Ａ変換ブロック（Ｄ／Ａ）４とからなる。
Ｄ／Ａ変換ブロック４は、ＭＰＵ７からレジスタ６を介して表示データＤＡＴを受けて基準駆動電流を表示データ値分増幅してそのときどきの表示輝度に応じた駆動電流（吐き出し電流）を生成する。そして、生成したそれぞれの駆動電流をデータ線（カラムライン）側の出力端子Ｐ1，…Ｐi，……Ｐnを介してそれぞれにアクティブマトリックス型の有機ＥＬパネル５のピクセル回路９に送出してピクセル回路９に内蔵されたコンデンサＣを充電して、ピクセル回路９の有機ＥＬ素子９ａを駆動する。
なお、Ｄ／Ａ変換ブロック４は、基準電流分配回路３のカレントミラー回路の入力側トランジスタを入力側トランジスタとし、これにカレントミラー接続された多数の出力側トランジスタ群と多数のスイッチ回路群（図示せず，図２参照）とからなる回路である。ここで、基準電流分配回路３の入力側トランジスタと出力側トランジスタ群とスイッチ回路群とは、カレントミラー回路による電流スイッチングＤ／Ａを構成している。
また、有機ＥＬパネル５におけるＸa…Ｘi…Ｘｎ，Ｘ2a…Ｘ2i…Ｘ2ｎ，Ｘ3a…Ｘ3i…Ｘ3ｎ（図示せず）は、それぞれドライバ１１〜１３の出力端子Ｐ1…Ｐi…Ｐnに対応するデータ線（カラムライン）であり、これら全体で１水平ライン分の画素数に対応している。
【００１２】
１１ａ，１１ｂは、それぞれドライバ１１の入力端子であり、１１ｃ〜１１ｈは、それぞれ、出力端子Ｐ1，…Ｐi，……Ｐnとは別の、ドライバ１１の出力端子である。これら端子１１ａ〜１１ｆに対応するものとしてドライバ１２には入力端子１２ａ，１２ｂと、出力端子１２ｃ〜１２ｈが設けられている。同様に、ドライバ１３には入力端子１３ａ，１３ｂと、出力端子１３ｃ〜１３ｈ（図示せず）が設けられている。
ところで、Ｒ，Ｇ，Ｂ表示色によるカラー表示では、基準電流分配回路３とＤ／Ａ４とがＲ，Ｇ，Ｂ対応にそれぞれ設けられる。そして、基準電流分配回路３に、あるいは基準電流発生回路１と基準電流分配回路３との間にＲ，Ｇ，Ｂ対応に基準電流調整回路（図示せず）が設けられる。Ｒ，Ｇ，Ｂ対応に設けられるこれらの基準電流調整回路により基準駆動電流が調整されて画面上でのホワイトバランス調整が行われる。
Ｒ，Ｇ，Ｂの相違とこれらの基準電流調整回路はこの実施例では直接関係していないので、ここでは、これを省略し、Ｒ，Ｇ，Ｂそれぞれを区別せずに以下説明する。
【００１３】
図２に示すように、基準電流発生回路１は、基準電流源１ａと電流反転回路１ｂとからなり、これらの間に基準電流選択回路２が設けられている。基準電流選択回路２は、アナログスイッチ（トランスミッションゲート）２ａ、２ｂ、インバータ２ｃとからなる。アナログスイッチ２ａは、基準電流源１ａと電流反転回路１ｂとの間に設けられ、アナログスイッチ２ｂは、入力端子１１ａと電流反転回路１ｂとの間に設けられている。
インバータ２ｃは、入力端子側が入力端子１１ｂに接続され、出力端子側がアナログスイッチ２ａのＯＮ／ＯＦＦコントロール信号の非反転側入力端子およびアナログスイッチ２ｂのＯＮ／ＯＦＦコントロール信号の反転側入力端子にそれぞれ接続されている。さらに、入力端子１１ｂは、アナログスイッチ２ａのＯＮ／ＯＦＦコントロール信号の反転側入力端子とアナログスイッチ２ｂのＯＮ／ＯＦＦコントロール信号の非反転側入力端子に直接に接続されている。
これにより、入力端子１１ｂにビット“０”が入力されているときには、アナログスイッチ２ａがＯＮとなり、これと相補的にアナログスイッチ２ｂがＯＦＦとなる。このときには、基準電流源１ａの基準電流Ｉrefが電流反転回路１ｂに加えられる。一方、入力端子１１ｂにビット“１”が入力されているときには、アナログスイッチ２ｂがＯＮとなり、アナログスイッチ２ａがＯＦＦとなる。このときには、このＩＣ（ドライバ１１）の外部から入力端子１１ａに加えられる電流が電流反転回路１ｂに送出される。
なお、図１に示すように、各ドライバの入力端子１１ｂ，１２ｂ，１３ｂには、コントロール回路８からそれぞれぞ基準電流値を選択する選択ビット信号Ｂ1，Ｂ2，Ｂ3が入力される。また、基準電流源１ａは、＋ＶDDの電源ラインに接続され電力供給を受ける。
【００１４】
図２に戻り、電流反転回路１ｂは、Ｎチャネルの入力側ＭＯＳトランジスタＴN1とＮチャネルの出力側ＭＯＳトランジスタＴN2からなるカレントミラー回路で構成されている。ダイオード接続のトランジスタＴN1は、そのドレインがアナログスイッチ２ａ，２ｂの出力端子に接続され、そのソースが接地されている。
トランジスタＴN2のドレインは、基準電流分配回路３のカレントミラー回路の両端に設けられた入力側トランジスタＴPa，ＴPbのドレインに接続され、そのソースが接地されている。
これにより、基準電流源１ａの基準電流Ｉref、および入力端子１１ａから入力される、基準電流Ｉrefと同相の電流Ｉr（Ｉr：外部から供給される基準電流に相当する。）のいずれかの電流が電流反転回路１ｂに入力される。電流反転回路１ｂは、受けたいずれかの基準電流Ｉref又はＩrを反転して出力側にシンク電流（入力電流に対して逆相の出力電流）をミラー電流として発生し、この電流を基準電流分配回路３の入力側トランジスタＴPa，ＴPbのドレインに供給する。
基準電流分配回路３は、入力側の電流をミラー電流として出力側に複製して端子ピン対応に分配する電流複製分配回路であって、ダイオード接続の２個のＰチャネルの入力側ＭＯＳトランジスタＴPa，ＴPbと、６個の出力側のＰチャネルのＭＯＳトランジスタＴP1〜ＴP6、そして各出力端子Ｐ1，…Ｐi，……Ｐnに対応に設けられた各Ｄ／Ａ変換ブロック４とからなる。
【００１５】
ここでは、各Ｄ／Ａ変換ブロック４が表示データに対するＤ／Ａ変換を行うとともにその出力側トランジスタが同時に基準電流分配回路の出力側トランジスタを兼ねている。すなわち、図１に示す基準電流分配回路３と各Ｄ／Ａ変換ブロック４とが図２に示すように１つのカレントミラー回路で構成され、基準電流分配型のＤ／Ａ変換回路となっている。
各出力側のＰチャネルのトランジスタＴPc〜ＴPmは、それぞれ各Ｄ／Ａ変換ブロック４の多数の出力側トランジスタの１つをその代表として示してある。以下、各Ｄ／Ａ変換ブロック４の多数の出力側トランジスタをこれら出力側トランジスタＴPc〜ＴPmをもって説明する。
多数のＤ／Ａ変換ブロック４の手前にある出力側の各トランジスタＴP1〜ＴP6のソースと各Ｄ／Ａ変換ブロック４の各出力側トランジスタＴPc〜ＴPmのソースは、電源ライン＋ＶDDより高い電圧の電源ライン＋Ｖccに接続されている。各トランジスタＴP1〜ＴP6のドレインは、それぞれ出力端子１１ｃ〜１１ｈに接続されている。
【００１６】
各Ｄ／Ａ変換ブロック４は、その各出力側トランジスタＴPc〜ＴPmが基準電流分配回路３のトランジスタＴPa，ＴPbを入力側トランジスタとしたカレントミラー回路とされることで電流スイッチングＤ／Ａ変換回路を構成している。各Ｄ／Ａ変換ブロック４は、この電流スイッチングＤ／Ａにおいて、８ビットの表示データの重み桁に対応する重み桁の多数の出力側トランジスタとこれに直列に接続されたスイッチ回路とで構成されている。そこで、各Ｄ／Ａ変換ブロック４の各出力側トランジスタＴPc〜ＴPmは、８ビットの重み桁を持つ多数の出力側トランジスタの１つに当たる。図２に示す多数の各出力側トランジスタに直列に接続された各スイッチ回路は、表示データに応じてＯＮ／ＯＦＦされる。各Ｄ／Ａ変換ブロック４は、各端子ピン対応に設けられ、それぞれの各Ｄ／Ａ変換ブロック４の各出力端子が各出力端子Ｐ1，…Ｐi，……Ｐnの１つにそれぞれ接続されている。
そこで、各Ｄ／Ａ変換ブロック４の複数の出力側トランジスタの出力電流は、レジスタ６の表示データＤＡＴに応じてＯＮ／ＯＦＦする各スイッチ回路により選択されて各Ｄ／Ａ変換ブロック４の選択された各出力側トランジスタの出力電流を合計した電流値が各Ｄ／Ａ変換ブロック４のアナログ変換値として発生する。その合計電流値の出力が駆動電流として各出力端子Ｐ1，…Ｐi，……Ｐnに各Ｄ／Ａ変換ブロック４からそれぞれに出力される。
【００１７】
ここで、６個の各トランジスタＴP1〜ＴP6は、スレーブチップとなるドライバに基準電流を送出する回路である。これらは、図面左側の入力側トランジスタＴPaに対して各Ｄ／Ａ変換ブロック４の各出力側トランジスタＴPc〜ＴPmよりもトランジスタＴPaに近い手前側に配置されている。一方、入力側トランジスタＴPbは、最後のＤ／Ａ変換ブロック４の出力側トランジスタの後ろに設けられている。なお、入力側トランジスタＴPbは、最後の出力側トランジスタＴPmの手前か、これの後ろに配置されてもよい。
トランジスタＴP1〜ＴP6は６個程度であるが、トランジスタＴPc〜ＴPmは、数十個は配列される。そこで、入力側トランジスタＴPaに対してトランジスタＴP1〜ＴP6をトランジスタＴPaに近い位置に配置してこれらトランジスタの出力電流の精度を上げる。
したがって、入力側トランジスタＴPaから離れ、入力側トランジスタＴPaから最も遠い位置にあるトランジスタＴPmの出力電流の精度はその分悪くなる。そこで、出力側トランジスタＴPmの近傍あるいはこの後に入力側トランジスタＴPbを設けることでトランジスタＴPc〜ＴPmの出力電流のばらつきを抑えることができる。さらに、これにより、最後の出力側トランジスタＴPmの出力電流値を最初の出力側トランジスタＴPcの出力電流値に実質的に等しいものとして、次段のスレーブチップにおける最初のカラムライン（データ線）に対応する（最初の端子ピンに対応する）トランジスタＴPcとの駆動電流のばらつきの差を低減する。
【００１８】
ところで、通常ドライバＩＣでは、エリアの端にレイアウトされるトランジスタセルは、その動作特性が他の内側にレイアウトされるトランジスタセルの動作特性と多少相違するので、ダミートランジスタとされる。このダミートランジスタは、端子ピンへ駆動電流を発生させる回路には用いられない。
カレントミラーの出力側トランジスタの両側に位置する入力側トランジスタＴPa，ＴPbは、基準電流分配回路３を構成するトランジスタセルあるいはこれとＤ／Ａ変換ブロック４を構成するトランジスタセルが配列される端部に設けられる前記のダミートランジスタを割り当てることができる。
これにより、２個の入力側トランジスタＴPa，ＴPbは、出力側の各トランジスタＴP1〜ＴP6，ＴPc〜ＴPmのトランジスタ配列の両端に配置されてこれら出力側トランジスタを両側から駆動することができる。
【００１９】
図１に示すように、ここでは、基準電流の発生に関してドライバ１１がマスターチップ、ドライバ１２，１３がドライバ１１から基準電流Ｉrを受けるスレーブチップとなっている。トランジスタＴPa，ＴPbと各トランジスタＴP1〜ＴP6とのチャネル幅（ゲート幅）は、１：１で等しい。各トランジスタＴP1〜ＴP6のドレインからは、それぞれ出力端子１１ｃ〜１１ｈに基準電流Ｉrefと実質的に等しい基準電流Ｉrが基準電流Ｉrefと同相の吐き出し電流として出力される。
そこで、トランジスタＴP1のドレインの電流が出力端子１１c，配線ライン２０（図１参照）を介してスレーブチップ１２の入力端子１２ａに入力される。また、トランジスタＴP2のドレインの電流が出力端子１１d，配線ライン２１（図１参照）を介してスレーブチップ１３の入力端子１３ａに入力される。
その他の出力端子１１e〜１１ｈは、グランドＧＮＤに接続される。なお、このとき各トランジスタＴP1〜ＴP6，ＴPc〜ＴPmの出力電流は、μＡオーダのものであるので、直接グランドＧＮＤへ流しても、全体の消費電力はほとんど増加しない。
ドライバ１２の出力端子１２e〜１２ｈおよびドライバ１３の出力端子１３e〜１３ｈも同様である。
【００２０】
ドライバ１１は、マスターチップであるので、入力端子１２ａからの電流の入力はない。そこで、コントロール回路８から選択ビット信号Ｂ1（＝“０”）を受けて基準電流源１ａが選択される。そこで、基準電流源１ａからの基準電流Ｉrefが電流反転回路１ｂに入力される。なお、この場合、ビット“０”は、信号が加えられない状態に対応するので、選択ビット信号Ｂ1の信号は加えられなくても基準電流源１ａの選択が可能である。なお、おの場合、入力端子１２ａは、抵抗によりグランドＧＮＤへプルダウンしておくとよい。
一方、スレーブチップのドライバ１２は、コントロール回路８から選択ビット信号Ｂ2（＝“１”）を受けて、基準電流源１ａからの基準電流Ｉrefではなく、入力端子１２ａを選択する。そこで、ドライバ１１のトランジスタＴP6のドレインに分配され、これから送出された基準電流Ｉrがドライバ１２の電流反転回路１ｂに入力される。
スレーブチップのドライバ１３もコントロール回路８から選択ビット信号Ｂ3（＝“１”）を受けて、入力端子１３ａを選択して、ドライバ１１のトランジスタＴP5のドレインから送出された基準電流Ｉrがドライバ１３の電流反転回路１ｂに入力される。
【００２１】
これにより、ドライバ１１，１２，１３は、ドライバ１１の内部の基準電流発生回路１ａの基準電流Ｉrefに相当するこれと同相の基準電流Ｉrにより、ドライバ１１と同様に同じ電流反転回路１ｂを経て基準電流分配回路３の入力側ＰチャネルのＭＯＳトランジスタＴPa，ＴPbをそれぞれに駆動する。
その結果、スレーブチップのドライバ１２，１３の基準電流分配回路３は、それぞれ基準電流Ｉrに基づいて各ドライバ１２，１３の各Ｄ／Ａ変換ブロック４が有機ＥＬパネルの端子ピンに送出する駆動電流を生成する。
この場合、スレーブチップのドライバ１２，１３は、マスターチップのドライバ１１の出力端子１１ｃ，１１ｄから基準電流Ｉrefと実質的に等しい電流Ｉrをこれと同相で受けてドライバ１１と同じ基準電流選択回路２と電流反転回路１ｂとを経てドライバ１１と同じ回路の基準電流分配回路３と各Ｄ／Ａ変換ブロック４を構成するカレントミラー回路が駆動される。
このように、ドライバ１１の基準電流発生回路１ａの基準電流Ｉrefを基準としてスレーブチップのドライバ１２，１３が同じ回路構成の回路を経て駆動電流を発生するので、各駆動電流のばらつきが低減される。
【００２２】
ところで、実施例では、基準電流選択回路２は、コントロール回路８から設定信号を受けて内部の基準電流Ｉrefか、外部から入力される電流Ｉrかのいずれかを選択している。しかし、この基準電流選択回路２は、ＲＯＭデータと同一層にコンタクト配線パターンを形成してそのデータの書込みと同時に選択すべき側のコンタクトに接続するようにすることができる。このようにすれば、製造工程のＲＯＭのデータ書込みの際のマスクオプション処理で選択される選択回路とすることができる。したがって、この場合には選択するためのビットデータを基準電流選択回路２に入力する必要がない。しかも、この接続については、特別な論理回路等を伴うハードウエア回路が不要である。また、選択回路は、各配線ラインにヒューズを設けておき、製造過程で一方のヒューズを遮断するような回路であってもよい。
なお、実施例のように選択ビット信号Ｂ1，Ｂ2，Ｂ3によりマスターチップかスレーブチップかを選択できるようにしておけば、表示装置にドライバＩＣが組み込まれ、画面を表示したときの、画面上の輝度むらを見て後から各ＩＣ内部で基準電流Ｉrefか、外部から入力される電流Ｉrのいずれか最適な方を選択することができる。
さらに、実施例では、基準電流分配回路３において、入力側トランジスタに近い側の出力側トランジスタＴP1〜ＴP6の６個を６個分のスレーブドライバに対して基準電流を発生する出力トランジスタとして割当ているが、このトランジスタの数は１個であってもよい。逆に６個よりもさらに多くてもよい。
また、実施例では、入力側トランジスタＴPa，ＴPbの２個を用いて出力側トランジスタの両側に配置して両端で駆動しているので、基準電流Ｉrを出力する出力側トランジスタＴP1〜ＴP6は、カレントミラー回路の出力側トランジスタにおいてどの位置の出力側トランジスタが割当てられていてもよい。
なお、マスターチップのドライバ１１とスレーブチップのドライバ１２，１３とは同じ回路構成になっているので、スレーブチップのドライバ１２，１３から他のスレーブチップのドライバに基準電流Ｉrを分配することも可能である。もちろん、画面上の輝度むらに応じてマスターチップのドライバが複数個併存することになってもよい。
【００２３】
ところで、ホワイトバランス調整をするために、Ｒ，Ｇ，Ｂ対応の基準電流調整回路を設ける場合には、図２に示す基準電流分配回路３を使用することができる。それは、実施例におけるＤ／Ａ変換ブロック４を３個としてＲ，Ｇ，Ｂにそれぞれ対応させ、これら全体を基準電流調整回路とする。基準電流調整回路の３個のＤ／Ａ変換ブロック４は、所定の設定データをＤ／Ａ変換することでＲ，Ｇ，Ｂ対応に基準駆動電流をそれぞれ発生することができるからである。
基準電流分配回路３＋３個のＤ／Ａ変換ブロック４からなる１つのカレントミラー回路でＲ，Ｇ，Ｂに対応させてホワイトバランス調整の基準電流調整回路とすることができる。この場合には、端子ピン対応の基準電流分配回路は別途設けることが必要になる。それは、Ｒ，Ｇ，Ｂ対応に設けたこれら３個のＤ／Ａ変換ブロック４の下流にそれぞれ基準電流分配回路３とＤ／Ａ変換ブロック４とからなるカレントミラー回路の基準電流分配回路を設けることによる。ただし、この場合のカレントミラー回路は、図２の基準電流分配回路３とＤ／Ａ変換ブロック４とを構成するカレントミラー回路の２個のＰチャネルの入力側ＭＯＳトランジスタＴPa，ＴPbと、多数の出力側トランジスタＴPc〜ＴPmとがそれぞれＮチャネルの入力側ＭＯＳトランジスタになる。このカレントミラー回路は、ソース側がグランドＧＮＤに接続され、Ｎチャネルの出力側トランジスタＴPc〜ＴPmのドレイン側が出力端子に接続された電流シンク型の出力回路になる。ＮチャネルのトランジスタＴPa，ＴPbのドレインは、基準電流調整回路から前記の基準駆動電流を受けることになる。
実施例では、マスターチップのドライバ１１の位置が初段（先頭）にあって、その後段としてスレーブチップのドライバ１２，１３が設けられている。しかし、マスターチップのドライバ１１の位置は先頭に置かれなくてもよい。特に、スレーブチップのドライバ１２，マスターチップのドライバ１１，スレーブチップのドライバ１３の順のように複数のスレーブチップのドライバがあるときには、マスターチップのドライバを中央位置に配置し、マスターチップの左右両側にスレーブチップのドライバを設けてもよい。
【産業上の利用可能性】
【００２４】
以上説明してきたが、実施例の基準電流分配回路（カレントミラー回路）は、基準電流値Ｉrを出力側トランジスタに生成して出力端子１１ｃ〜１１ｈと端子ピンＰ1〜Ｐｎとにそれぞれ対応してそれぞれに分配している。この場合、Ｄ／Ａの入力側トランジスタと出力側トランジスタとの関係については、チャネル幅（ゲート幅）を変えて電流値Ｉrに対応してＫ×Ｉrの電流を生成するようにしてもよい。なお、Ｋは１以下の値であってもよい。
さらに、この発明は、Ｒ，Ｇ，Ｂ対応のＤ／Ａが前記した基準電流調整回路とは別の形態で設けられてこの基準電流調整回路により基準駆動電流が調整されて画面上でのホワイトバランス調整が行われてもよい。
さらに、実施例の電流駆動回路は、入力側駆動トランジスタ２個に対してカレントミラー接続された多数の出力側トランジスタを有するものであるが、この発明は、入力側の駆動トランジスタは１であってもよく、また、２個以上であってもよい。
また、実施例では、ＭＯＳＦＥＴトランジスタを主体として構成しているが、バイポーラトランジスタを主体として構成してもよいことはもちろんである。また、実施例のＮチャンネル型（あるいはｎｐｎ型トランジスタ）は、Ｐチャンネル型（あるいはｐｎｐ型）トランジスタに、Ｐチャンネル型（あるいはｐｎｐ型）トランジスタは、Ｎチャンネル（あるいはｎｐｎ型）トランジスタに置き換えることができる。
【図面の簡単な説明】
【００２５】
【図１】図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の有機ＥＬ表示装置のブロック図である。
【図２】図２は、そのカラムドライバの内部構成の説明図である。
【図３】図３は、従来の複数のカラムドライバを使用する有機ＥＬ駆動回路の説明図である。
【符号の説明】
【００２６】
１…基準電流発生回路、２…基準電流選択回路、
３…基準電流分配回路、４…Ｄ／Ａ変換ブロック、
５…有機ＥＬパネル、６…レジスタ、
７…ＭＰＵ、８…コントロール回路、
９…ピクセル回路、９ａ…有機ＥＬ素子、
１０…有機ＥＬ表示装置、
１１、１２、１３…カラムドライバＩＣ、
ＴN1，ＴN2…ＮチャネルＭＯＳトランジスタ、
ＴP1〜ＴP6，ＴPa，ＴPb〜ＴPm…ＰチャネルＭＯＳトランジスタ、
ＲＣ…基準電流制御回路、ＣＣ…駆動電流制御回路、
ＣＯ…制御電流出力回路、ＯＰ…オペアンプ、
ＳＷ1，ＳＷ2…アナログスイッチ、
Ｓ1〜Ｓm…スイッチ、ＳＢ…スイッチブロック。
【図１】
2005352460.tif 000003
【図２】
2005352460.tif 000004
【図３】
2005352460.tif 000005