(57)【要約】【課題】  ウェーハ工程において一貫してバンプを形成することによってバンプ形成までの工数を低減することができる半導体装置の製造方法を提供する。【解決手段】  半導体基板２表面に配線パターン５を形成し、配線パターンの上層に１０〜４０μｍ程度の金属層を形成し、この金属層の上層に所定のパターンを有するレジスト８を形成した後にエッチングを行う。続いて、レジストを除去し、配線パターン及び金属層を被覆するパッシベーション膜７を形成した後、金属層の表面が露出する様に絶縁層のエッチングを行う。【選択図】    図２
2005217113.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
該半導体基板表面に形成された配線層と、
該配線層上に形成された金属バンプと、
前記配線層及び前記金属バンプの側面部を被覆する絶縁層を備える
ことを特徴とする半導体装置。
【請求項２】
半導体基板表面に配線層を形成する工程と、
該配線層の上層に所定の膜厚の金属層を形成する工程と、
該金属層の上層に所定のマスクパターンを有するマスク層を形成する工程と、
該マスクパターンを前記金属層に転写する工程と、
前記マスク層を除去した後に、前記配線層及び前記金属層を被覆する絶縁層を形成する工程と、
前記金属層の表面が露出する様に、前記絶縁層を除去する工程を備える
ことを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板表面に配線層を形成する工程と、
該配線層の上層に金属層を形成する工程と、
該金属層の上層に所定のマスクパターンを有するマスク層を形成する工程と、
該マスク層の開口部に金属バンプ層を形成する工程と、
前記マスク層を除去した後に、前記金属バンプ層の非形成領域の前記金属層を除去し、前記配線層及び前記金属バンプ層を被覆する絶縁層を形成する工程と、
前記金属バンプ層の表面が露出する様に、前記絶縁層を除去する工程を備える
ことを特徴とする半導体装置の製造方法。
【請求項４】
前記金属バンプ層は、前記金属層に通電して電解めっき法により形成する
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関する。詳しくは、ウェーハ工程において一貫して金属バンプを形成することによって、工数削減を図ることができる半導体装置及びその製造方法に係るものである。
【背景技術】
【０００２】
例えば液晶ドライバーＩＣの実装は、テープ状のフィルムに繰り返し形成された導体リードと、チップのボンディングパッドの対応する部分とを重ね合わせ、適当な手段により接合し配線を行うＴＡＢ（tape automated bonding）構造やチップをパッケージにアセンブリすることなく、電子機器のマザー基板本体やモジュール基板の様なドータ基板にチップを直接基板上に実装するＣＯＢ（chip on board）構造を有するものが大半を占めており、これらＴＡＢ構造やＣＯＢ構造を採用する場合には金属バンプを形成する必要がある。
【０００３】
以下、図面を用いて上記した金属バンプが形成された従来の半導体装置及びその製造方法について説明する。
図４は従来の半導体装置を説明するための模式的な断面図であり、ここで示す半導体装置１０１は、半導体基板１０２の表面に銅配線層１０３及び絶縁層間膜１０４から成る配線パターン１０５が形成され、この配線パターンの上層にアルミニウムから成るボンディングパッド１０６が形成されると共に、半導体チップの表面特性の安定化を図るために窒化シリコン層及び酸化シリコン層または酸窒化シリコン層及び酸化シリコン層から成るパッシベーション膜１０７が形成されている。このパッシベーション膜はボンディングパッドの表面が露出する様に開口部１０８が形成され、パッシベーション膜の上にチタンタングステンをスパッタリングすることにより第１のバリアメタル層１０９が形成され、第１のバリアメタル層の上層に銅または金からから成る第２のバリアメタル層１１０が形成され、これら第１のバリアメタル層及び第２のバリアメタル層を介してボンディングパッド上に金から成るバンプ１１１が形成されている（例えば、特許文献１参照。）。
【０００４】
ここで、上記した様な従来の半導体装置を製造する場合には、先ず、図５（ａ）で示す様に、半導体基板１０２の表面に銅配線層１０３及び絶縁層間膜１０４を形成し、更に、これら銅配線層及び絶縁層間膜の上層に図５（ｂ）で示す様に銅配線層を形成し、余分な数μｍ程度の銅配線層をＣＭＰ（Chemical Mechanical Polishing）装置を用いて除去することによって、図５（ｃ）で示す様に、半導体基板の表面に配線パターン１０５を形成する。
【０００５】
次に、配線パターン上にアルミニウムから成るボンディングパッド１０６を形成した後、図５（ｄ）で示す様に、ボンディングパッドの上に窒化シリコン層及び酸化シリコン層または酸窒化シリコン層及び酸化シリコン層から成るパッシベーション膜１０７を形成する。
【０００６】
続いて、リソグラフィー技術及びエッチング技術によって図５（ｅ）で示す様に、ボンディングパッドの接続領域にパッシベーション膜の開口部を形成する。
なお、図５（ａ）〜図５（ｅ）までの工程を一般にウェーハ工程と称している。
【０００７】
次に、チタンタングステンのスパッタリングを行った後に、銅または金のスパッタリングを行うことによって、図６（ｆ）で示す様に、パッシベーション膜の上層に第１のバリアメタル層１０９を形成し、第１のバリアメタル層の上層に第２のバリアメタル層１１０を形成する。なお、以下では第１のバリアメタル層及び第２のバリアメタル層の両層をまとめてバリアメタル層と表現する。
【０００８】
続いて、図６（ｇ）で示す様にバリアメタル層の上層に、後の工程で形成するバンプの高さよりも大きな膜厚となる様にレジスト１１２を塗布し、リソグラフィー技術により図６（ｈ）で示す様にレジストに開口部１１３を形成する。
なお、膜厚が後の工程で形成するバンプの高さよりも大きくなる様にレジストを塗布するのは、バンプの側面の仕上がりをストレート状にするためである。
【０００９】
次に、バリアメタル層を陰極として電解めっきを行い、図６（ｉ）で示す様にバリアメタル層の上層に厚さが１０〜４０μｍ程度の金から成るバンプ１１１を形成する。
【００１０】
その後、図６（ｊ）で示す様にレジストを溶解して除去し、更にバンプ非形成領域のバリアメタル層の除去を行うことによって、上記図４に示す様な半導体装置を得ることができる。
なお、図６（ｆ）〜図６（ｊ）までの工程を一般にバンプ工程と称している。
【００１１】
なお、配線パターン上にボンディングパッドが形成されているのは、半導体基板をワイヤーボンディングによる接続を行う場合を想定しているためである。即ち、従来はウェーハ工程において、バンプ接続にもワイヤーボンディングによる接続にも対応できる半導体基板を形成すべく、全ての半導体基板にボンディングパッドを形成しており、バンプによる接続を行う場合であってもボンディングパッドが形成されている。
【００１２】
【特許文献１】特開平９−１９９５０５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記した半導体装置の製造方法では、バンプの形成にあたって、ウェーハ工程で配線パターン上全面に形成した銅配線層を一旦除去し、バンプ工程で改めてバリアメタル層を形成しており、工数が多く、コスト高となる。
【００１４】
本発明は上記の点に鑑みて創案されたものであって、ウェーハ工程において一貫してバンプを形成することによってバンプ形成までの工数を削減することができる半導体装置及びその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
上記の目的を達成するために、本発明の半導体装置は、半導体基板と、該半導体基板表面に形成された配線層と、該配線層上に形成された金属バンプと、前記配線層及び前記金属バンプの側面部を被覆する絶縁層を備える。
【００１６】
ここで、配線層上に金属バンプが形成されているために、即ち、ボンディングパッドを介することなく配線層上に金属バンプが形成されているために、ボンディングパッドの形成工程を省略することができる。
【００１７】
また、上記の目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板表面に配線層を形成する工程と、該配線層の上層に所定の膜厚の金属層を形成する工程と、該金属層の上層に所定のマスクパターンを有するマスク層を形成する工程と、該マスクパターンを前記金属層に転写する工程と、前記マスク層を除去した後に、前記配線層及び前記金属層を被覆する絶縁層を形成する工程と、前記金属層の表面が露出する様に、前記絶縁層を除去する工程を備える。
【００１８】
ここで、配線層の上層に所定の膜厚の金属層を形成し、金属層の上層に所定のマスクパターンを有するマスク層を形成した後、マスクパターンを金属層に転写することによって、配線層上に金属バンプを形成することができる。
なお、所定の膜厚とは所望の金属バンプを得ることができる程度の膜厚を意味している。
【００１９】
また、配線層及び金属層を被覆する絶縁層を形成した後、金属層の表面が露出する様に、絶縁層を除去することによって、配線層及び金属バンプの側面を被覆した絶縁層を形成することができる。
【００２０】
また、本発明に係る半導体装置の製造方法は、半導体基板表面に配線層を形成する工程と、該配線層の上層に金属層を形成する工程と、該金属層の上層に所定のマスクパターンを有するマスク層を形成する工程と、該マスク層の開口部に金属バンプ層を形成する工程と、前記マスク層を除去した後に、前記金属バンプ層の非形成領域の前記金属層を除去し、前記配線層及び前記金属バンプ層を被覆する絶縁層を形成する工程と、前記金属バンプ層の表面が露出する様に、前記絶縁層を除去する工程を備える。
【００２１】
ここで、配線層の上層に金属層を形成し、金属層の上層に所定のマスクパターンを有するマスク層を形成した後、マスク層の開口部に金属バンプ層を形成し、金属バンプ層の非形成領域の金属層を除去することによって、配線層上に金属バンプを形成することができる。
【００２２】
なお、金属バンプ層を電解めっき法により形成する場合には、配線層の上層に形成した金属層に通電することにより、通電層としてのバリアメタル層を新たに形成する必要は無い。
【発明の効果】
【００２３】
上記した本発明の半導体装置では、ボンディングパッドの形成工程及びバリアメタル層の形成工程を省略することができるために、タクトの短縮が可能となる。また、ボンディングパッド及びバリアメタル層が不要となるために材料費の低減を図ることができる。
【００２４】
また、金属バンプの側面部が絶縁層で被覆されているために、金属バンプの防錆効果の増大を図ることができ、例えばＣｕ等の腐食しやすい材料で金属バンプを形成したとしても、より高い信頼性を得ることができる。
【００２５】
本発明を適用した半導体装置の製造方法では、ボンディングパッドの形成工程及びバリアメタル層の形成工程を省略できるためにバンプ形成までの工程数を削減でき、タクトの短縮が可能となる。また、ボンディングパッド及びバリアメタル層が不要となるために材料費の低減を図ることができる。
【００２６】
更に、高価なＣＭＰ装置が不要であり、パッシベーション膜のパターニング工程が不要となるために、大幅に半導体装置の製造コストを低減することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用した半導体装置の一例を説明するための模式的な断面図であり、ここで示す半導体装置１は、半導体基板２の表面に銅配線層３及び絶縁層間膜４から成る配線パターン５が形成され、この配線パターン上に厚さが１０〜４０μｍ程度の銅から成るバンプ６が形成されている。また、配線パターン及びバンプの側面部を被覆する様に窒化シリコン層及び酸化シリコン層または酸窒化シリコン層及び酸化シリコン層から成るパッシベーション膜７が形成されている。
【００２８】
ここで、上記では銅配線上に銅から成るバンプが形成された半導体装置を例に挙げているが、配線層としてＡｌやその他の抵抗値の低い金属材料を用いても良く、また、配線層の上にはんだから成るバンプや、例えば銅から成る層とはんだから成る層の２層構造を有する様な複数の材料から成るバンプを形成しても良い。
【００２９】
以下、上記した半導体装置の製造方法について説明する。即ち、本発明を適用した半導体装置の製造方法の一例について説明する。
【００３０】
本発明を適用した半導体装置の製造方法の一例では、先ず、上記した従来の半導体装置の製造方法と同様に、半導体基板２の表面に銅配線層３及び絶縁層間膜４を形成し、更に、これら銅配線層及び絶縁層間膜の上層に銅配線層を形成する。
【００３１】
ここで、銅配線層及び絶縁層間膜の上層に銅配線層を形成する際に、図２（ａ）で示す様に、銅配線層及び絶縁層間膜から成る配線パターン５の上層に厚みが１０〜４０μｍ程度の銅配線層を形成する。
また、以下では説明の便宜上、配線パターンの上層に形成した１０〜４０μｍ程度の銅配線層をバンプ形成層と表現する。
【００３２】
次に、図２（ｂ）で示す様に、バンプ形成層の上層にレジスト８を塗布し、リソグラフィー技術及びエッチング技術によって図２（ｃ）で示す様にバンプ形成領域のみにレジストが残存する様にレジストのパターニングを行う。
【００３３】
続いて、バンプ形成層の上層のバンプ形成領域のみにレジストが残存した状態でウェットエッチングやドライエッチング等を行い、図２（ｄ）で示す様に、バンプ形成領域以外のバンプ形成層を除去し、銅から成るバンプ６を形成する。
【００３４】
次に、図２（ｅ）で示す様にレジストを溶解して除去した後、図２（ｆ）で示す様に窒化シリコン層及び酸化シリコン層または酸窒化シリコン層及び酸化シリコン層から成るパッシベーション膜７を全面に形成する。
【００３５】
その後、バンプ上部に形成されたパッシベーション膜を研磨等の方法により除去してバンプの導通を確保することによって上記図１に示す様な半導体装置を得ることができる。
【００３６】
また、上記した半導体装置は以下の方法によっても製造することができる。即ち、本発明を適用した半導体装置の製造方法の他の一例について説明する。
【００３７】
本発明を適用した半導体装置の製造方法の他の一例では、先ず、上記した従来の半導体装置の製造方法と同様に、半導体基板２の表面に銅配線層３及び絶縁層間膜４を形成し、更に、これら銅配線層及び絶縁層間膜の上層に銅配線層を形成する。
【００３８】
ここで、銅配線層及び絶縁層間膜の上層に銅配線層を形成する際に、図３（ａ）で示す様に、銅配線層及び絶縁層間膜から成る配線パターン５の上層に厚みが数μｍ程度の銅配線層を形成する。なお、上記した従来の半導体装置の製造方法においても、意図的ではないが配線パターンの上層に数μｍ程度の銅配線層が形成されており、ここまでの工程は従来の方法と何ら変わりはない。
また、以下では説明の便宜上、配線パターンの上層に形成した数μｍ程度の銅配線層を通電層と表現する。
【００３９】
次に、図３（ｂ）で示す様に、通電層の上層に後の工程で形成するバンプの高さよりも大きな膜厚となる様にレジスト８を塗布し、リソグラフィー技術及びエッチング技術によってバンプ形成領域のみが開口する様にレジストのパターニングを行う。
【００４０】
続いて、通電層を陰極として電解めっきを行い、図３（ｃ）で示す様に通電層の上に厚さが１０〜４０μｍ程度の銅から成るバンプ６を形成する。
【００４１】
ここで、本製造方法では、電解めっきを行うことによって通電層の上に銅から成るバンプを形成しているが、バンプは必ずしも電解めっき法により形成する必要は無く、例えば印刷法によりはんだバンプを形成しても良い。
【００４２】
また、例えば、銅から成る層とはんだから成る層や、銅から成る層と錫及び銀から成る層といった２層構造を有するバンプを形成する場合には、銅から成る層を電解めっき法や印刷法で形成した後にはんだから成る層や錫及び銀から成る層を電解めっき法や印刷法により形成する。
【００４３】
次に、図３（ｄ）で示す様にレジストを溶解して除去し、図３（ｅ）で示す様に、バンプ形成領域以外の通電層を除去した後、図３（ｆ）で示す様に窒化シリコン層及び酸化シリコン層または酸窒化シリコン層及び酸化シリコン層から成るパッシベーション膜７を全面に形成する。
【００４４】
その後、バンプ上部に形成されたパッシベーション膜を研磨等の方法により除去してバンプの導通を確保することによって上記図１に示す様な半導体装置を得ることができる。
【００４５】
上記した本発明を適用した半導体装置では、従来の半導体装置に形成されているアルミニウムから成るボンディングパッドが形成されていないために、ボンディングパッドの形成工程を省略することができると共に、製造コストの低減を図ることができる。
同様に、従来の半導体装置に形成されているチタンタングステン等から構成されるバリアメタル層が形成されていないために、スパッタリング等のバリアメタル層の形成工程を省略することができると共に、製造コストの低減を図ることができる。
【００４６】
また、本発明を適用した半導体装置では、銅から成るバンプの側面部がパッシベーション膜によって被覆されているために、バンプの側面部が露出している従来の半導体装置と比較するとバンプの防錆効果の向上が期待できる。
【００４７】
また、本発明を適用した半導体装置の製造方法では、配線パターンの上層にバンプ形成層及び通電層を形成し、バンプ形成層をエッチングすることにより若しくは通電層を陰極として電解めっき法によりバンプを形成しており、従来の半導体装置の製造方法と比較してバンプの形成までの工程数を低減することができる。
【００４８】
また、従来の半導体装置の製造方法で行っていた配線パターンの上層に形成された数μｍ程度の銅配線層の除去が不要であるために、高価なＣＭＰ装置が不要となり、また、従来の半導体装置の製造方法で行っていたパッシベーション膜のパターニング工程が不要となるために大幅なコスト削減が実現する。
【図面の簡単な説明】
【００４９】
【図１】本発明を適用した半導体装置の一例を説明するための模式的な断面図である。
【図２】本発明を適用した半導体装置の製造方法の一例を説明するための模式的な断面図（１）である。
【図３】本発明を適用した半導体装置の製造方法の他の一例を説明するための模式的な断面図（１）である。
【図４】従来の半導体装置を説明するための模式的な断面図である。
【図５】従来の半導体装置の製造方法を説明するための模式的な断面図（１）である。
【図６】従来の半導体装置の製造方法を説明するための模式的な断面図（２）である。
【符号の説明】
【００５０】
１    半導体装置
２    半導体基板
３    銅配線層
４    絶縁層間膜
５    配線パターン
６    バンプ
７    パッシベーション膜
８    レジスト
【図１】
2005217113.tif 000003
【図２】
2005217113.tif 000004
【図３】
2005217113.tif 000005
【図４】
2005217113.tif 000006
【図５】
2005217113.tif 000007
【図６】
2005217113.tif 000008