(57)【要約】      （修正有）【課題】  半導体チップに悪影響を及ぼさず、かつ容易に製造することができ、かつ放熱性を向上することができる半導体装置の製造方法を提供する。【解決手段】  本半導体パッケージの製造方法は、以下の工程を備えている。半導体チップ１の主表面１ｂに形成された電極９と実装基板２の表面に形成されたボンディングパッド１１とを半田バンプ１０を用いて電気的に接続するように、半導体チップ１が実装基板２の表面上に搭載される。半田バンプ１０がアンダーフィル樹脂３により封止される。半田バンプ１０がアンダーフィル樹脂３により封止された後に、半導体チップ１の主表面１ａがプラズマ処理される。半導体チップ１の主表面１ａ上にヒートスプレッダが配置される。【選択図】        図８
2005217295.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの一方の主表面に形成された第１電極と基板表面に形成された第２電極とを導電材を用いて電気的に接続するように、前記半導体チップを前記基板表面上に搭載する搭載工程と、
前記導電材を樹脂により封止する封止工程と、
前記封止工程後に、前記半導体チップの他方の主表面をプラズマ処理する工程と、
前記半導体チップの前記他方の主表面上に放熱部材を配置する工程とを含む、半導体装置の製造方法。
【請求項２】
前記放熱部材を保持するための保持部材を前記基板表面上に配置する配置工程をさらに含む、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、より特定的には半導体チップの主表面上に放熱部材が配置された半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年の電子情報機器等の進展に伴なって、半導体チップの高集積化、半導体パッケージの小型化、および接続端子の狭ピッチ化が進んでいる。そのような高密度実装化に対応するため、半導体チップを搭載した半導体パッケージの製造方法において、半導体チップを実装基板に搭載する技術であるフリップチップ実装技術に対するニーズが高まっている。この実装技術では、たとえば以下の方法で半導体チップが実装基板上に搭載される。すなわち、半導体チップの下面（一方の主表面）の電極上にバンプを形成し、このバンプと実装基板の表面の電極とを位置合わせして接触させた状態で、実装基板の表面に半導体チップが搭載される。そして、バンプを加熱溶融し、その後再びバンプを固化することにより、半導体チップの電極と実装基板の電極とが電気的に接続される。このようにして、半導体チップが実装基板に搭載される。
【０００３】
上記のフリップチップ実装技術では、通常、半導体チップが実装基板に搭載された後で
半導体チップと実装基板との間に形成される隙間が樹脂によって封止される。これをアンダーフィルという。アンダーフィルは、シリンジを用いて半導体チップの端部から隙間に液状の樹脂を注入することにより行なわれる。このアンダーフィルにより、バンプを補強して半導体チップと実装基板との接合強度を高めることができる。また、半導体チップと実装基板との隙間に大気中の水分が浸入するのを防止して半導体パッケージの耐久性を向上できる。
【０００４】
しかしながら、アンダーフィルの際には半導体チップの端部から液状の樹脂を注入するので、半導体チップの上面（もう一方の主表面）に樹脂が這い上がりやすく、樹脂が付着しやすい。また、半導体チップのダイシングの際に半導体チップの上面に貼られるダイシングテープが、ダイシング後に十分に除去されずに残っていることがある。このように、樹脂やダイシングテープなどの異物によって半導体チップの上面が汚染されると、半導体パッケージの放熱性を向上するために半導体チップの上面に配置される放熱部材と、半導体チップとの密着性が悪化し、半導体パッケージの放熱性が低下するという問題が生じる。
【０００５】
この問題を解決することができる技術が、たとえば特開２００２−９３８３１号公報（特許文献１）や、特開２００３−１５２００１号公報（特許文献２）等に開示されている。上記特許文献１および２では、アンダーフィル後に半導体チップの上面が研磨されている。半導体チップの上面が研磨されれば、半導体チップの上面に付着した異物は除去されるので、上記問題を解決可能である。
【特許文献１】特開２００２−９３８３１号公報
【特許文献２】特開２００３−１５２００１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１および２に開示された技術では、研磨する際に半導体チップに力が加えられるので、半導体チップの変形や半導体チップの安定性の低下などの悪影響を及ぼしやすい。また、半導体チップの研磨量を一定にするために、加える力や研磨する時間などを制御する必要があるので、容易な方法ではない。
【０００７】
したがって、本発明の目的は、半導体チップに悪影響を及ぼさず、かつ容易に製造することができ、かつ放熱性を向上することができる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の半導体装置の製造方法は、以下の工程を備えている。半導体チップの一方の主表面に形成された第１電極と基板表面に形成された第２電極とを導電材を用いて電気的に接続するように、半導体チップが基板表面上に搭載される。導電材が樹脂により封止される。導電材が樹脂により封止された後に、半導体チップの他方の主表面がプラズマ処理される。半導体チップの他方の主表面上に放熱部材が配置される。
【発明の効果】
【０００９】
本発明の半導体装置の製造方法によれば、プラズマ処理の際に、プラズマを構成する粒子が半導体チップの他方の主表面に付着した異物に衝突し、異物を弾き出す。このようなプラズマの物理的な作用により半導体チップの他方の主表面に付着した異物が除去される。したがって、半導体チップの他方の主表面に配置される放熱部材と半導体チップとの密着性が良好になり、半導体パッケージの放熱性が向上する。また、異物を除去する際に半導体チップに力が加えられないので、半導体チップに悪影響を及ぼさず、かつ容易に製造することができ、かつ放熱性を向上することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について、図に基づいて説明する。
【００１１】
（実施の形態１）
図１は、本発明の実施の形態１における半導体パッケージの構成を概略的に示す断面図である。
【００１２】
図１に示すように、本実施の形態の半導体装置としての半導体パッケージ２０は、半導体チップ１と、実装基板２と、放熱部材としてのヒートスプレッダ７とを主に備えている。半導体チップ１と、実装基板２と、ヒートスプレッダ７との各々は、略正方形の平面形状を有している。実装基板２の裏面（図１中下側）には複数の外部電極１２が形成されており、複数の外部電極１２の各々には複数の半田ボール１３の各々が配置されている。
【００１３】
半導体チップ１はフェイスダウン方式により実装基板２上に搭載されている。すなわち、半導体チップ１の図１中下側の主表面１ｂに集積回路が形成されており、この面と実装基板２の表面とが互いに向かい合わせになるように半導体チップ１が搭載されている。半導体チップ１の主表面１ｂには複数の電極９（第１電極）が形成されている。また、実装基板２の表面（図１中上側）には複数のボンディングパッド１１（第２電極）が形成されている。複数の電極９の各々と、複数のボンディングパッド１１の各々とが、導電材としての半田バンプ１０の各々により電気的に接続されている。半導体チップ１と実装基板２との隙間を埋めるようにアンダーフィル樹脂３が形成されている。これにより、半田バンプ１０が封止されている。
【００１４】
半導体チップ１の図１中上側の主表面１ａ上にはヒートスプレッダ７が配置されている。ヒートスプレッダ７と半導体チップ１とは放熱樹脂８により接着されている。
【００１５】
続いて、本実施の形態の半導体パッケージ２０の製造方法について説明する。
【００１６】
図２は、本発明の実施の形態１における実装基板の表面を示す平面図であり、図３は図２のＩＩＩ−ＩＩＩ線に沿った断面図である。図４は、本発明の実施の形態１における半導体チップの一方の主表面を示す平面図である。
【００１７】
始めに、図２および図３に示すような実装基板２と、図４に示すような半導体チップ１とを準備する。すなわち、実装基板２の裏面（図３中下側）に複数の外部電極１２が形成され、複数の外部電極１２の各々には複数の半田ボール１３の各々が配置される。また、実装基板２の表面（図３中上側）にボンディングパッド１１が形成される。ボンディングパッド１１は、たとえばマトリクス状に配置される。また半導体チップ１の主表面１ｂには複数の電極９が形成される。複数の電極９は、たとえばマトリクス状に配置され、実装基板２のボンディングパッド１１と重なるような位置に配置される。
【００１８】
図５〜図８は、本発明の実施の形態１における半導体パッケージの製造方法を工程順に示す図である。図５、図７、図８は断面図であり、図６は平面図である。
【００１９】
図５を参照して、半導体チップ１の複数の電極９の各々に半田バンプ１０の各々が配置される。そして、半田バンプ１０とボンディングパッド１１とを位置合わせして接触させることにより、実装基板２の表面に半導体チップ１が搭載される。次に、半田バンプ１０を加熱溶融し、その後再び半田バンプ１０を固化することにより、半導体チップ１の電極９と実装基板２のボンディングパッド１１とが電気的に接続される。
【００２０】
なお、半導体チップ１の電極９上に半田バンプ１０を形成する代わりに、実装基板のボンディングパッド１１上に半田バンプ１０を形成してもよい。要は、半導体チップ１の電極９と実装基板２表面に形成されたボンディングパッド１１とを半田バンプ１０を用いて電気的に接続するように、半導体チップ１が実装基板２表面上に搭載されればよい。
【００２１】
次に、図６および図７に示すように、たとえばシリンジなどを用いて半導体チップ１の端部から隙間に液状のアンダーフィル樹脂３が注入される（アンダーフィルされる）。アンダーフィル樹脂３としてはたとえばエポキシ系の樹脂が用いられる。注入されたアンダーフィル樹脂３は毛細管現象により隙間の奥の部分へ進行するので、隙間はアンダーフィル樹脂３で完全に埋められ、半田バンプ１０の各々は封止される。アンダーフィルの際には半導体チップ１の主表面１ａ上にアンダーフィル樹脂３が這い上がり、主表面１ａにアンダーフィル樹脂３ａが付着する。また、半導体チップ１の主表面１ａには、アンダーフィル樹脂３ａの他にもダイシングテープ（図示なし）などの異物が付着している。
【００２２】
次に、図８に示すように、半導体チップの主表面１ａがプラズマ処理される。プラズマ処理の方法としては、たとえば、エッチャントを供給するためのＯ2（酸素）ガス５００ｃｃｍ（cubic centimeter per minute）が平行平板型プラズマ装置内に充填され、平行平板電極に１３．５６ＭＨｚの高周波を印可しプラズマが発生される。その他のプラズマ処理の条件は、圧力８０Ｐａ、ＲＦ（高周波）電力４００Ｗである。プラズマ処理には、Ｏ2の他、たとえばＡｒ（アルゴン）などを用いてもよい。
【００２３】
プラズマ装置内にプラズマが発生されると、プラズマを構成する粒子が半導体チップ１の主表面１ａに付着した異物に衝突し、異物を弾き出す。このように、プラズマの物理的な作用により半導体チップ１の主表面１ａに付着した異物が除去される。なお、半導体チップ１と実装基板２との隙間を埋めているアンダーフィル樹脂３は、半導体チップ１および実装基板２によりプラズマから遮蔽されているので、プラズマ処理の影響を受けることはない。
【００２４】
その後、図１に示すように、半導体チップ１とヒートスプレッダ７とを放熱樹脂８により接着することにより、半導体チップ１の主表面１ａ上にヒートスプレッダ７が配置される。ヒートスプレッダ７は半導体チップ１で発生した熱を外部に放出するためのものであり、ヒートスプレッダ７により半導体パッケージ２０の放熱性を向上することができる。ヒートスプレッダ７および放熱樹脂８は熱伝導率の高い材料よりなっている。ヒートスプレッダ７はたとえば銅よりなっており、放熱樹脂８はたとえば銀ペーストよりなっている。以上のようにして、本実施の形態の半導体パッケージ２０が完成する。
【００２５】
本実施の形態の半導体パッケージ２０の製造方法によれば、プラズマ処理の際に、プラズマを構成する粒子が半導体チップ１の主表面１ａに付着した異物に衝突し、異物を弾き出す。このようなプラズマの物理的な作用により半導体チップ１の主表面１ａに付着した異物が除去される。したがって、半導体チップ１の主表面１ａに配置されるヒートスプレッダ７と半導体チップ１との密着性が良好になり、半導体パッケージ２０の放熱性が向上する。また、異物を除去する際に半導体チップ１に力が加えられないので、半導体チップ１に悪影響を及ぼさない。さらに、プラズマ処理は、半導体チップを研磨する場合に比べて異物を除去する速さが遅いので、容易に異物のみを除去することができる。したがって、半導体チップに悪影響を及ぼさず、かつ容易に製造することができ、かつ放熱性を向上することができる。
【００２６】
（実施の形態２）
図９は、本発明の実施の形態２における半導体パッケージの構成を概略的に示す断面図である。
【００２７】
図９に示すように、本実施の形態の半導体パッケージ２１は、さらに保持部材としてのスティフナ５を備えている。スティフナ５は、半導体チップ１の外周を取り囲むように実装基板２上に配置されており、ヒートスプレッダ７を半導体チップ１上に保持している。スティフナ５と実装基板２とは接着テープ６ａにより接着されており、スティフナ５とヒートスプレッダ７とは接着テープ６ｂにより接着されている。
【００２８】
なお、これ以外の半導体パッケージ２１の構成は、図１に示す実施の形態１の半導体パッケージ２０の構成とほぼ同様であるので、同一の構成要素については同一の符号を付し、その説明を省略する。
【００２９】
続いて、本実施の形態の半導体パッケージ２１の製造方法について説明する。
【００３０】
本実施の形態の半導体パッケージ２０の製造方法は、まず図２〜図８に示す実施の形態１の製造工程と同様の製造工程を経る。よってその説明を省略する。
【００３１】
図１０は、本発明の実施の形態２の半導体装置の製造方法を示す平面図である。図１１は図１０のＸＩ−ＸＩ線に沿った断面図である。
【００３２】
図１０および図１１に示すように、実装基板２とスティフナ５とを接着テープ６ａにより接着することにより、半導体チップ１の外周を取り囲むように実装基板２上にスティフナ５が配置される。スティフナ５は、線膨張率が実装基板２およびヒートスプレッダ７に近い材料であることが好ましく、たとえば銅よりなっている。
【００３３】
図９に示すように、スティフナ５とヒートスプレッダ７とを接着テープ６ｂにより接着することにより、スティフナ５上にヒートスプレッダ７が配置される。接着テープ６ａ，６ｂは、たとえば接着性の高いエポキシ系の樹脂よりなっている。このようにして、本実施の形態の半導体パッケージ２１が完成する。
【００３４】
本実施の形態の半導体パッケージ２１の製造方法によれば、半導体チップ１に加えて、スティフナ５によりヒートスプレッダ７がさらに保持されるので、ヒートスプレッダ７の平坦性および安定性を向上することができる。
【００３５】
なお、本実施の形態の製造方法においては、半導体チップ１の主表面１ａをプラズマ処理した後でスティフナ５を配置する場合について示したが、本発明はこのような場合に限定されるものではなく、スティフナ５はどの段階で配置されてもよい。
【００３６】
以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施の形態１における半導体パッケージの構成を概略的に示す断面図である。
【図２】本発明の実施の形態１における実装基板の表面を示す平面図である。
【図３】図２のＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】本発明の実施の形態１における半導体チップの一方の主表面を示す平面図である。
【図５】本発明の実施の形態１における半導体パッケージの製造方法の第１工程を示す断面図である。
【図６】本発明の実施の形態１における半導体パッケージの製造方法の第２工程を示す平面図である。
【図７】図６のＶＩＩ−ＶＩＩ線に沿った断面図である。
【図８】本発明の実施の形態１における半導体パッケージの製造方法の第３工程を示す断面図である。
【図９】本発明の実施の形態２における半導体パッケージの構成を概略的に示す断面図である。
【図１０】本発明の実施の形態２の半導体装置の製造方法を示す平面図である。
【図１１】図１０のＸＩ−ＸＩ線に沿った断面図である。
【符号の説明】
【００３８】
１  半導体チップ、１ａ，１ｂ  主表面、２  実装基板、３，３ａ  アンダーフィル樹脂、５  スティフナ、６ａ，６ｂ  接着テープ、７  ヒートスプレッダ、８  放熱樹脂、９  電極、１０  半田バンプ、１１  ボンディングパッド、１２  外部電極、１３  半田ボール、２０，２１  半導体パッケージ。
【図１】
2005217295.tif 000003
【図２】
2005217295.tif 000004
【図３】
2005217295.tif 000005
【図４】
2005217295.tif 000006
【図５】
2005217295.tif 000007
【図６】
2005217295.tif 000008
【図７】
2005217295.tif 000009
【図８】
2005217295.tif 000010
【図９】
2005217295.tif 000011
【図１０】
2005217295.tif 000012
【図１１】
2005217295.tif 000013