(57)【要約】【課題】  トレンチの外壁がサイドエッチングされることによって埋め込み不良が発生することを防止できる半導体装置の製造方法を提供する。【解決手段】  トレンチ１１が形成される予定の領域の両側に不純物注入領域７を形成しておき、サイドエッチング量が大きい領域において、サイドエッチングが不純物注入領域７に達するようにする。これにより、酸化膜１２を形成する際の熱酸化時に、サイドエッチングが大きかった領域は、不純物注入領域７が増速酸化され、サイドエッチング量が大きい領域のトレンチ１１も、サイドエッチング量が小さい領域のトレンチ１１と同等の開口幅となるようにすることができる。従って、ポリシリコン１３によるトレンチ１１の埋め込み時に、トレンチ１１が十分に埋め込まれないような埋め込み不良が発生することを防止することができる。【選択図】        図２
2005216944.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（４）にトレンチ（１１）を形成したのち、このトレンチ（１１）内を埋め込み材料（１３）で埋め込んでなる半導体装置の製造方法において、
前記半導体基板（４）のうち、前記トレンチ（１１）を形成する予定の領域の両側において、その領域の端部から所定距離離れた位置に不純物注入領域（７）を形成する工程と、
前記半導体基板（４）の表面に、前記不純物注入領域（７）の端部から前記所定距離離れた位置が開口端となる開口部（１０）を有するマスク（８、９）を配置する工程と、
前記マスク（８、９）を用いて、前記開口部（１０）を通じたエッチングを行うことで、前記半導体基板（４）に前記トレンチ（１１）を形成する工程と、
熱処理を行うことにより、前記トレンチ（１１）の内壁面に酸化膜（１２）を形成する工程と、
前記酸化膜（１２）の上に埋め込み材料（１３）を成膜することにより、前記トレンチ（１１）を前記埋め込み材料（１３）によって埋め込む工程と、を有していることを特徴とする半導体装置の製造方法。
【請求項２】
前記不純物注入領域（７）を形成する工程では、前記不純物注入領域（７）を前記半導体基板（７）のうち前記トレンチの入口、中央部および底部のいずれかの部位に形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記不純物注入領域（７）を形成する工程では、前記半導体基板（４）のうち外縁部において、前記トレンチ（１１）を形成する際のエッチングでのサイドエッチングにより、前記トレンチ（１１）が前記不純物注入領域（７）まで達するように、前記所定距離を設定することを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記不純物注入領域（７）を形成する工程では、前記所定距離が０．２μｍ程度となるように設定することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記酸化膜（１２）を形成する工程では、前記半導体基板（４）の外縁部において、前記半導体基板（４）の内部よりも、前記酸化膜（１２）の膜厚を厚くすることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
半導体基板（４）に複数のトレンチ（１１）を形成したのち、前記複数のトレンチ（１１）内を埋め込み材料（１３）で埋め込んでなる半導体装置の製造方法において、
前記半導体基板（４）の表面に、開口部（１０）を有するマスク（８、９）を配置する工程と、
前記マスク（８、９）を用いて、前記開口部（１０）を通じたエッチングを行うことで、前記半導体基板（４）に前記複数のトレンチ（１１）を形成する工程と、
前記半導体基板（４）に対して斜めイオン注入を行うことで、前記複数のトレンチ（１１）の両側において不純物注入領域（７）を形成する工程と、
前記複数のトレンチ（１１）のうち、前記半導体基板（４）の外縁部に形成されたものに対し、前記不純物注入領域（７）の表面に選択エピを施すことで、前記不純物注入領域の端部を前記トレンチ（１１）の端部よりも前記半導体基板（４）の内側に位置させる工程と、
熱処理を行うことにより、前記トレンチ（１１）の内壁面に酸化膜（１２）を形成する工程と、
前記酸化膜（１２）の上に埋め込み材料（１３）を成膜することにより、前記トレンチ（１１）を前記埋め込み材料（１３）によって埋め込む工程と、を有していることを特徴とする半導体装置の製造方法。
【請求項７】
前記複数のトレンチを形成する工程における前記エッチングの途中に、前記不純物注入領域（７）を形成する工程を行うことを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板にトレンチを形成したのち、そのトレンチ内を埋め込み材料で埋め込む半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来、ＥＣＲ（Electron cyclotron resonance）エッチングによってトレンチを形成する工程が知られている（例えば、特許文献１参照）。このＥＣＲエッチングでは、エッチングガスをチャンバーないに導入したのち、高周波電界によってプラズマを発生させ、シリコン基板中のシリコンをプラズマと化学反応させることでエッチングを行っている。
【０００３】
このＥＣＲエッチングによって形成されたトレンチは、その後、ポリシリコンなどが成膜されて完全に埋め込まれ、素子分離などに用いられている。
【特許文献１】特開２００２−３３３８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記ＥＣＲエッチングは、エッチングを行う際にトレンチの側壁がサイドエッチングによって除去されてしまわないように、その側壁の表面に保護膜を形成しながら行われており、エッチングガスをチャンバー内に導入するときに保護膜形成用のガスも共に導入される。
【０００５】
しかしながら、シリコン基板の内部と外縁部とでガスの流速が異なり、外縁部の方が内部よりもガスの流速が早くなるため、その外縁部において保護膜の厚みが薄くなってしまう。この現象について、図６および図７に示す従来のトレンチ形成およびトレンチ埋め込み工程の断面図を参照して説明する。
【０００６】
図６（ａ）〜（ｃ）および図７（ａ）〜（ｃ）は、トレンチ形成およびトレンチ埋め込み工程の概略を順に示したものであり、各工程の紙面左側はシリコン基板の内部のようにサイドエッチング量が比較的少ない場所のトレンチ、紙面右側はシリコン基板の外縁部のようにサイドエッチングが比較的多い場所のトレンチを示している。
【０００７】
まず、図６（ａ）に示す工程のように、シリコン基板Ｊ１の表面にＰａｄ酸化膜Ｊ２を形成し、続いて、図６（ｂ）に示す工程のように、Ｐａｄ酸化膜Ｊ２の上にトレンチマスク用のＳｉＮ膜Ｊ３およびＮＳＧ膜Ｊ４を順に成膜する。次に、図６（ｃ）に示す工程のように、所定のマスクを用いたエッチングにより、ＮＳＧ膜Ｊ４、ＳｉＮ膜Ｊ３およびＰａｄ酸化膜Ｊ２のうちのトレンチ形成予定領域に開口部Ｊ５を形成する。
【０００８】
この後、図７（ａ）に示す工程にて、開口部Ｊ５を通じてＥＣＲエッチングを行い、トレンチＪ６を形成する。このとき、上述したように、シリコン基板Ｊ１の外縁部においては、保護膜の厚みが薄くなってしまうことから、トレンチＪ６の側壁がサイドエッチングによって除去されてしまう。
【０００９】
このため、この後、図７（ｂ）に示す工程のようにトレンチＪ６の側壁に酸化膜Ｊ７を形成したのち、図７（ｃ）に示す工程のようにトレンチＪ６内をポリシリコンＪ８で埋め込んでも、シリコン基板Ｊ１の内部ではトレンチＪ６がポリシリコンＪ８で完全に埋め込まれた状態となるが、シリコン基板Ｊ１の外縁部においては、ポリシリコンＪ８による埋め込みが不十分となってしまう。これにより、シリコン基板Ｊ１の外縁部では、「す」と呼ばれる空洞状の埋め込み不良が発生し、半導体装置の製造歩留まりを低下させるという問題がある。
【００１０】
本発明は上記点に鑑みて、トレンチの外壁がサイドエッチングされることによって埋め込み不良が発生することを防止できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、請求項１に記載の発明では、半導体基板（４）にトレンチ（１１）を形成したのち、このトレンチ（１１）内を埋め込み材料（１３）で埋め込んでなる半導体装置の製造方法において、半導体基板（４）の表層部のうち、トレンチ（１１）を形成する予定の領域の両側において、その領域の端部から所定距離離れた位置に不純物注入領域（７）を形成する工程と、半導体基板（４）の表面に、不純物注入領域（７）の端部から所定距離離れた位置が開口端となる開口部（１０）を有するマスク（８、９）を配置する工程と、マスク（８、９）を用いて、開口部（１０）を通じたエッチングを行うことで、半導体基板（４）にトレンチ（１１）を形成する工程と、熱処理を行うことにより、トレンチ（１１）の内壁面に酸化膜（１２）を形成する工程と、酸化膜（１２）の上に埋め込み材料（１３）を成膜することにより、トレンチ（１１）を埋め込み材料（１３）によって埋め込む工程と、を有していることを特徴としている。
【００１２】
このように、トレンチ（１１）が形成される予定の領域の両側に不純物注入領域（７）を形成しておけば、サイドエッチング量が大きい領域において、サイドエッチングが不純物注入領域（７）に達するようにできる。このため、熱酸化時に、サイドエッチングが大きかった領域は、不純物注入領域（７）が増速酸化され、サイドエッチング量が大きい領域のトレンチ（１１）も、サイドエッチング量が小さい領域のトレンチ（１１）とほぼ同等の開口幅となるようにすることができる。これにより、埋め込み材料（１３）によるトレンチ（１１）の埋め込み時に、トレンチ（１１）が十分に埋め込まれないような埋め込み不良が発生することを防止することができる。
【００１３】
なお、不純物注入領域（７）は、請求項２に示されるように、半導体基板（７）のうちトレンチの入口、中央部および底部のいずれの部位に形成されても良い。
【００１４】
請求項３に記載の発明では、不純物注入領域（７）を形成する工程では、半導体基板（４）のうち外縁部において、トレンチ（１１）を形成する際のエッチングでのサイドエッチングにより、トレンチ（１１）が不純物注入領域（７）まで達するように、所定距離を設定することを特徴としている。このように、特に、半導体基板（４）の外縁部において、サイドエッチング量が大きくなることから、トレンチ（１１）を形成する際のエッチングでのサイドエッチングにより、トレンチ（１１）が不純物注入領域（７）まで達するように、所定距離を設定するのが好ましい。例えば、請求項４に示されるように、所定距離が０．２μｍ程度となるように設定される。
【００１５】
このようにすれば、請求項５に示されるように、酸化膜（１２）を形成する工程では、半導体基板（４）の外縁部において、半導体基板（４）の内部よりも、酸化膜（１２）の膜厚を厚くなり、請求項１に示した効果を得ることが可能となる。
【００１６】
請求項６に記載の発明では、半導体基板（４）の表面に、開口部（１０）を有するマスク（８、９）を配置する工程と、マスク（８、９）を用いて、開口部（１０）を通じたエッチングを行うことで、半導体基板（４）に複数のトレンチ（１１）を形成する工程と、半導体基板（４）に対して斜めイオン注入を行うことで、複数のトレンチ（１１）の両側において不純物注入領域（７）を形成する工程と、複数のトレンチ（１１）のうち、半導体基板（４）の外縁部に形成されたものに対し、不純物注入領域（７）の表面に選択エピを施すことで、不純物注入領域の端部をトレンチ（１１）の端部よりも半導体基板（４）の内側に位置させる工程と、熱処理を行うことにより、トレンチ（１１）の内壁面に酸化膜（１２）を形成する工程と、酸化膜（１２）の上に埋め込み材料（１３）を成膜することにより、トレンチ（１１）を埋め込み材料（１３）によって埋め込む工程と、を有していることを特徴としている。
【００１７】
このような方法によっても、請求項１と同様の効果を得ることができる。この場合、請求項７に示されるように、複数のトレンチを形成する工程におけるエッチングの途中に、不純物注入領域（７）を形成する工程を行うようにしても良い。
【００１８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１９】
（第１実施形態）
本発明の一実施形態を適用した半導体装置の製造工程を図１および図２に示す。以下、この図に基づいて、本実施形態の半導体装置の製造方法について説明する。
【００２０】
図１（ａ）〜（ｄ）および図２（ａ）〜（ｃ）は、トレンチ形成およびトレンチ埋め込み工程の概略を順に示したものであり、各工程の紙面左側はシリコン基板の内部のようにサイドエッチング量が比較的少ない場所のトレンチ、紙面右側はシリコン基板の外縁部のようにサイドエッチングが比較的多い場所のトレンチを示している。以下、図１、図２に示す各製造工程について順に説明する。
【００２１】
〔図１（ａ）に示す工程〕
まず、第１シリコン基板１と第２シリコン基板２とが酸化膜３を介して貼り合わされた、いわゆるＳＯＩ基板４を用意する。そして、このＳＯＩ基板４のうち、第２シリコン基板２の表面にイオン注入時のスルー膜として用いられるＰａｄ酸化膜５を、例えば４２５Åの厚みで形成する。
【００２２】
〔図１（ｂ）に示す工程〕
Ｐａｄ酸化膜５の表面に、フォトリソグラフィにより、リンイオン注入用のマスク６を形成する。このとき、マスク６のうち、後述する工程において形成されるトレンチの両側の位置において、トレンチを形成する予定の領域から所定距離、例えば０．２μｍ離れるように開口部６ａを形成する。
【００２３】
次いで、マスク６の上からＰａｄ酸化膜５を通過するようにリンイオンを注入する。このときのドーズ量は、例えば３．２５×１０15［dose］とし、加速電圧は１００ｋｅＶとしている。これにより、トレンチを形成する予定の領域から０．２μｍ離れた位置に、リンイオンが注入された不純物注入層７が形成される。
【００２４】
〔図１（ｃ）に示す工程〕
リンイオン注入用のマスク６を除去した後、Ｐａｄ酸化膜５の表面にＬＯＣＯＳ酸化膜形成時のマスクとなるＳｉＮ膜８をデポジションする。このとき、ＳｉＮ膜８の膜厚を１５００Åとしている。
【００２５】
続けて、トレンチエッチング時のマスクとなるＮＳＧ膜９をデポジションする。このとき、ＮＳＧ膜９の膜厚を１．８μｍとしている。
【００２６】
〔図１（ｄ）に示す工程〕
フォトリソグラフィおよびドライエッチングにより、ＮＳＧ膜９、ＳｉＮ膜８およびＰａｄ酸化膜５のうちトレンチを形成する予定の領域を順に除去することで開口部１０を形成し、トレンチエッチング用のマスクを形成する。このとき、開口部１０の幅を１．０μｍとしており、開口部１０における開口端が不純物注入層７の端部から約０．２μｍ離れた状態となるようにしている。
【００２７】
〔図２（ａ）に示す工程〕
図示しないドライエッチング用のチャンバ内において、ＮＳＧ膜９、ＳｉＮ膜８およびＰａｄ酸化膜５をマスクとして用いたＥＣＲドライエッチングを行い、ＳＯＩ基板４における酸化膜３に達するトレンチ１１を形成する。このとき、エッチングガスと共に保護膜形成用のガスもチャンバ内に導入することで、トレンチ１１の外壁の表面に保護膜が形成されることになるため、ＳＯＩ基板４の内部においては、ほとんどサイドエッチングが行われず、トレンチ１１は、開口部１０の開口端とほぼ同等の開口幅を有するものとなる。
【００２８】
これに対し、ＳＯＩ基板４の外縁部においては、ガスの流速が早くなるため、保護膜が薄くなり、サイドエッチング量が大きくなり、トレンチ１１は、特に、トレンチ１１の入口近辺において、開口部１０の開口端よりも入り込むようなアンダーカット状態となる。そして、トレンチ１１のうち入口近辺においては、サイドエッチングにより不純物形成領域７に達した状態となる。
【００２９】
具体的には、ＳＯＩ基板４の内部および外縁部において、サイドエッチング量が０．１〜０．２６μｍとなることから、サイドエッチング量が大きくなる外縁部においては、そのサイドエッチング量分だけ不純物形成領域７に達した状態となる。
【００３０】
〔図２（ｂ）に示す工程〕
ＮＳＧ膜９をフッ酸で除去したのち、ＣＤＥ（Chemical Dry Etching）を行うことで、トレンチ１１の内壁面の形状を滑らかにする。その後、熱酸化処理を行うことで、トレンチ１１の側壁に酸化膜１２を形成する。このとき、酸化膜１２の膜厚の狙い値を、例えば０．６７μｍとしているが、トレンチ１１のうちサイドエッチング量が大きかったものに関しては、リンイオンが不純物としてドーピングされている不純物注入領域７が酸化されることになることから、増速酸化により酸化膜１２の膜厚が厚くなる。
【００３１】
このため、トレンチ１１のうちサイドエッチング量が大きかったＳＯＩ基板４の外縁部に形成されたものに関しても、サイドエッチング量が小さかったＳＯＩ基盤４の内部に形成されたものとほぼ同等の開口幅となる。
【００３２】
〔図２（ｃ）に示す工程〕
ポリシリコン１３を成膜することにより、トレンチ１１の内部を埋め込む。このとき、酸化膜１２により、ＳＯＩ基板４の内部および外縁部に形成された各トレンチ１１の開口幅がほぼ同等とされていることから、これら各部のトレンチ１１いずれもポリシリコン１３により十分に埋め込まれる。このため、トレンチ１１により、確実に素子分離を行うことが可能となる。
【００３３】
以上説明したように、本実施形態では、トレンチ１１が形成される予定の領域の両側に不純物注入領域７を形成しておき、サイドエッチング量が大きい領域において、サイドエッチングが不純物注入領域７に達するようにしている。このため、熱酸化時に、サイドエッチングが大きかった領域は、不純物注入領域７が増速酸化され、サイドエッチング量が大きい領域のトレンチ１１も、サイドエッチング量が小さい領域のトレンチ１１と同等の開口幅となるようにすることができる。これにより、ポリシリコン１３によるトレンチ１１の埋め込み時に、トレンチ１１が十分に埋め込まれないような埋め込み不良が発生することを防止することができる。
【００３４】
（第２実施形態）
本発明の第２実施形態について説明する。図３は、本実施形態における半導体装置の製造工程を示したものである。
【００３５】
上記第１実施形態では、トレンチ１１を形成する前に不純物注入領域７を形成するようにしているが、本実施形態では、トレンチ１１を形成した後に不純物注入領域７を形成する。具体的には、第１実施形態における図１（ｂ）に示す工程を行わないで図２（ａ）に示す工程まで実施し、その後、図３（ａ）に示す工程において、ＳＯＩ基板４の外縁部のみが露出し、内部が覆われるマスクを用いた斜めイオン注入によってトレンチ１１の側壁部にリンイオンを注入することで不純物注入領域７を形成する。
【００３６】
そして、図３（ｂ）に示す工程において、ＳＯＩ基板４の外縁部のみが露出し、内部が覆われるマスクを用いて選択エピを行う。これにより、ＳＯＩ基板４の外縁部におけるトレンチ１１の側面にエピ膜を形成し、不純物注入領域７の端部をトレンチ１１の端部（側壁面）よりも第２シリコン基板３の内側に位置させ、トレンチ１１の側壁表面から不純物注入領域７の端部までの距離を調整する。この後、熱酸化を行う。このとき、エピ膜の膜厚に応じて増速酸化の量が調整されることから、サイドエッチングが大きかった領域は、不純物注入領域７が増速酸化され、サイドエッチング量が大きい領域のトレンチ１１も、サイドエッチング量が小さい領域のトレンチ１１と同等の開口幅となるようにすることができる。これにより、ポリシリコン１３によるトレンチ１１の埋め込み時に、トレンチ１１が十分に埋め込まれないような埋め込み不良が発生することを防止することができる。
【００３７】
（第３実施形態）
本発明の第３実施形態について説明する。図４は、本実施形態における半導体装置の製造工程を示したものである。本実施形態では、トレンチ１１の形成途中に不純物注入領域７を形成する場合について説明する。
【００３８】
まず、第１実施形態における図１（ｂ）に示す工程を行わないで図２（ａ）に示す工程の途中まで実施する。その後、図４（ａ）に示す工程において、斜めイオン注入によってトレンチ１１の側壁部にリンイオンを注入することで不純物注入領域７を形成する。そして、選択エピを行うことで、トレンチ１１の側面にエピ膜を形成し、トレンチ１１の側壁表面から不純物注入領域７の端部までの距離を調整する。
【００３９】
次いで、図４（ｂ）に示す工程のように、再びトレンチ１１のエッチングを進めれば、トレンチ１１が酸化膜３に達し、トレンチ１１の入口近辺において不純物注入領域７が形成された状態となる。
【００４０】
この後は、第２実施形態と同様であり、サイドエッチングが大きかった領域は、不純物注入領域７が増速酸化され、サイドエッチング量が大きい領域のトレンチ１１も、サイドエッチング量が小さい領域のトレンチ１１と同等の開口幅となるようにすることができる。これにより、ポリシリコン１３によるトレンチ１１の埋め込み時に、トレンチ１１が十分に埋め込まれないような埋め込み不良が発生することを防止することができる。
【００４１】
（他の実施形態）
上記各実施形態では、トレンチ１１の入口近辺においてサイドエッチング量が大きくなる場合について説明したが、この他の部位においてサイドエッチング量が大きくなる場合についても、本発明を適用することが可能である。例えば、図５（ａ）に示すようにトレンチ１１の中央位置近辺、もしくは図５（ｂ）に示すようにトレンチ１１の底部近辺においてサイドエッチング量が大きくなる場合には、その部位に不純物注入領域７を形成すれば良い。この場合、上述したイオン注入工程と比べて、イオン注入エネルギーを調整することにより、そのサイドエッチングが大きくなる部位に不純物注入領域７を形成することが可能である。
【００４２】
なお、トレンチ１１の底部においてサイドエッチング量が大きくなることが想定される場合には、ＳＯＩ基板４を貼り合わせる前に、シリコン基板２のうちトレンチ１１を形成する予定の領域の両側に、シリコン基板２の貼り合わせ面からイオン注入するようにすることも可能である。
【００４３】
上記実施形態では、半導体基板としてＳＯＩ基板４を例に挙げて説明したが、単なる例示であり、他の半導体基板にトレンチを形成するような場合においても、本発明における製造方法を採用することが可能である。
【００４４】
また、上記実施形態では、不純物注入領域７に注入されるイオンとしてリンイオンを用いているが、この他のイオンを用いることも可能である。なお、ここでのイオン注入を、例えば半導体基板の素子形成領域へのイオン注入の際に兼ねて行うようにすれば、不純物注入領域７を形成するためのみにイオン注入工程を行わなく手も良いため、製造工程の簡略化を図ることが可能である。
【００４５】
また、上記実施形態において、トレンチ１１を形成する予定の領域の端部から不純物注入領域７の端部までの距離を約０．２μｍとしたが、これも単なる例示である。すなわち、この距離は、トレンチ１１を形成する際のサイドエッチング量に応じて設定されるものであり、トレンチ１１のアスペクト比等に応じて適宜調整される。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１実施形態における半導体装置の製造工程を示した断面図である。
【図２】図１に続く半導体装置の製造工程を示した断面図である。
【図３】本発明の第２実施形態における半導体装置の製造工程を示した断面図である。
【図４】本発明の第３実施形態における半導体装置の製造工程を示した断面図である。
【図５】本発明の他の実施形態における半導体装置の製造工程を示した断面図である。
【図６】従来の半導体装置の製造工程を示した断面図である。
【図７】図６に続く半導体装置の製造工程を示した断面図である。
【符号の説明】
【００４７】
１、２…シリコン基板、３…酸化膜、４…ＳＯＩ基板、５…Ｐａｄ酸化膜、
６…マスク、６ａ…開口部、７…不純物注入領域、８…ＳｉＮ膜、９…ＮＳＧ膜、
１０…開口部、１１…トレンチ、１２…酸化膜、１３…ポリシリコン。
【図１】
2005216944.tif 000003
【図２】
2005216944.tif 000004
【図３】
2005216944.tif 000005
【図４】
2005216944.tif 000006
【図５】
2005216944.tif 000007
【図６】
2005216944.tif 000008
【図７】
2005216944.tif 000009