(57)【要約】      （修正有）【課題】  炭素ドーピングされた低誘電膜上に酸化物キャッピング層を形成する間に、炭素ドーピングされた低誘電膜が劣化することを防止する半導体素子の配線方法と、その半導体素子の配線方法による配線構造体とを提供する。【解決手段】  半導体素子の配線方法は、半導体基板上に層間絶縁膜１０４を形成することを含み、該層間絶縁膜１０４は炭素ドーピングされた低誘電率膜で形成される。該層間絶縁膜１０４上に酸化防止膜１０６を形成する。該酸化防止膜１０６上に酸化物キャッピング層１０８を形成する。前記酸化物キャッピング層１０８、前記酸化防止膜１０６及び前記層間絶縁膜１０４を貫通するビアホールを形成する。該ビアホール内に導電膜パターン１１６’を形成する。【選択図】  図４
2005217412.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に層間絶縁膜を形成し、該層間絶縁膜は炭素ドーピングされた低誘電膜で形成される段階と、
前記層間絶縁膜上に酸化防止膜を形成する段階と、
前記酸化防止膜上に酸化物キャッピング層を形成する段階と、
前記酸化物キャッピング層、前記酸化防止膜及び前記層間絶縁膜を貫通するビアホールを形成する段階と、
前記ビアホール内に導電膜パターンを形成する段階と、
を含むことを特徴とする半導体素子の配線方法。
【請求項２】
前記炭素ドーピングされた低誘電膜は、ＯＳＧ膜または有機スピンオンポリマー膜であることを特徴とする請求項１に記載の半導体素子の配線方法。
【請求項３】
前記酸化防止膜は、１００Å以下の厚さに形成されることを特徴とする請求項１に記載の半導体素子の配線方法。
【請求項４】
前記酸化防止膜は、ＳｉＣＮ膜で形成することを特徴とする請求項１に記載の半導体素子の配線方法。
【請求項５】
前記導電膜パターンを形成する段階は、
前記ビアホールを埋める導電膜を形成する段階と、
前記酸化物キャッピング層が露出されるように前記導電膜を研磨する段階と、
を含むことを特徴とする請求項１に記載の半導体素子の配線方法。
【請求項６】
前記導電膜を研磨する段階は、前記層間絶縁膜が露出されるように前記酸化物キャッピング層及び前記酸化防止膜を研磨する段階を含むことを特徴とする請求項５に記載の半導体素子の配線方法。
【請求項７】
前記層間絶縁膜を形成する前にエッチング停止膜を形成する段階をさらに含むことを特徴とする請求項１に記載の半導体素子の配線方法。
【請求項８】
前記ビアホールを形成する間に前記エッチング停止膜を除去する段階をさらに含むことを特徴とする請求項７に記載の半導体素子の配線方法。
【請求項９】
前記ビアホールを形成した後に湿式エッチング工程を用いて前記エッチング停止膜を除去する段階をさらに含むことを特徴とする請求項７に記載の半導体素子の配線方法。
【請求項１０】
前記酸化物キャッピング層上と、前記ビアホールの内壁上とに拡散障壁層を形成する段階をさらに含むことを特徴とする請求項１に記載の半導体素子の配線方法。
【請求項１１】
半導体基板上に層間絶縁膜を形成し、該層間絶縁膜は炭素ドーピングされた低誘電膜で形成される段階と、
前記層間絶縁膜上に酸化防止膜を形成する段階と、
前記酸化防止膜上に酸化物キャッピング層を形成する段階と、
前記酸化物キャッピング層、前記酸化防止膜及び前記層間絶縁膜を貫通するデュアルダマシーンパターンを形成する段階と、
前記デュアルダマシーンパターン内に導電膜パターンを形成する段階と、
を含むことを特徴とする半導体素子の配線方法。
【請求項１２】
前記炭素ドーピングされた低誘電膜は、ＯＳＧ膜または有機スピンオンポリマー膜であることを特徴とする請求項１１に記載の半導体素子の配線方法。
【請求項１３】
前記酸化防止膜は、１００Å以下の厚さに形成されることを特徴とする請求項１１に記載の半導体素子の配線方法。
【請求項１４】
前記酸化防止膜は、ＳｉＣＮ膜で形成することを特徴とする請求項１１に記載の半導体素子の配線方法。
【請求項１５】
前記導電膜パターンを形成する段階は、
前記デュアルダマシーンパターンを埋める導電膜を形成し、
前記酸化物キャッピング層が露出するように前記導電膜を研磨する段階と、
を含むことを特徴とする請求項１１に記載の半導体素子の配線方法。
【請求項１６】
前記導電膜を研磨する段階は、前記層間絶縁膜が露出するように前記酸化物キャッピング層及び前記酸化防止膜を研磨する段階を含むことを特徴とする請求項１５に記載の半導体素子の配線方法。
【請求項１７】
前記層間絶縁膜を形成する前にエッチング停止膜を形成する段階をさらに含むことを特徴とする請求項１１に記載の半導体素子の配線方法。
【請求項１８】
前記酸化物キャッピング層上と、前記デュアルダマシーンパターンの内壁上とに拡散障壁層を形成する段階をさらに含むことを特徴とする請求項１１に記載の半導体素子の配線方法。
【請求項１９】
半導体基板上に積層絶縁膜を形成し、該積層絶縁膜は順に積層された下部エッチング停止膜、第１層間絶縁膜、上部エッチング停止膜及び第２層間絶縁膜を含み、少なくとも前記第２層間絶縁膜は炭素ドーピングされた低誘電膜で形成される段階と、
前記第２層間絶縁膜上に酸化防止膜を形成する段階と、
前記酸化防止膜上に酸化物キャッピング層を形成する段階と、
前記酸化物キャッピング層内、前記酸化防止膜内及び前記積層絶縁膜内にデュアルダマシーンパターンを形成する段階と、
前記デュアルダマシーンパターン内に導電膜パターンを形成する段階と、
を含むことを特徴とする半導体素子の配線方法。
【請求項２０】
半導体基板上に形成されている炭素ドーピングされた低誘電膜と、
前記炭素ドーピングされた低誘電膜上に形成されている酸化防止膜と、
前記酸化防止膜内、及び前記炭素ドーピングされた低誘電膜内の開口部と、
前記開口部を埋める導電膜パターンと、
を備えることを特徴とする半導体素子の配線構造体。
【請求項２１】
前記酸化防止膜は、１００Å以下の厚さを有することを特徴とする請求項２０に記載の半導体素子の配線構造体。
【請求項２２】
前記酸化防止膜は、ＳｉＣＮ膜であることを特徴とする請求項２０に記載の半導体素子の配線構造体。
【請求項２３】
前記開口部は、前記酸化防止膜内、及び前記炭素ドーピングされた低誘電膜内のビアホールであることを特徴とする請求項２０に記載の半導体素子の配線構造体。
【請求項２４】
前記半導体基板と前記炭素ドーピングされた低誘電膜との間に介在しているエッチング停止膜と、
前記炭素ドーピングされた低誘電膜上に配置された酸化物キャッピング層と、
前記ビアホールの内壁をコンフォーマルに覆う拡散障壁層と、
をさらに備えることを特徴とする請求項２３に記載の半導体素子の配線構造体。
【請求項２５】
前記開口部は、前記炭素ドーピングされた低誘電膜の上部領域内及び下部領域内に連続的に形成されたトレンチ及びビアホールを有するデュアルダマシーンパターンであることを特徴とする請求項２０に記載の半導体素子の配線構造体。
【請求項２６】
半導体基板上に配置され、順に積層された下部エッチング停止膜、第１層間絶縁膜、上部エッチング停止膜及び第２層間絶縁膜を含み、少なくとも前記第２層間絶縁膜は炭素ドーピングされた低誘電膜からなる積層絶縁膜と、
前記第２層間絶縁膜上に形成された酸化防止膜と、
前記酸化防止膜内及び前記積層絶縁膜内のデュアルダマシーンパターンと、
前記デュアルダマシーンパターンを埋める導電膜パターンと、
を備えることを特徴とする半導体素子の配線構造体。
【請求項２７】
前記炭素ドーピングされた低誘電膜上に形成された酸化物キャッピング層と、
前記デュアルダマシーンパターンの内壁をコンフォーマルに覆う拡散障壁層と、
をさらに備えることを特徴とする請求項２６に記載の半導体素子の配線構造体。
【請求項２８】
前記酸化防止膜は、１００Å以下の厚さを有することを特徴とする請求項２６に記載の半導体素子の配線構造体。
【請求項２９】
前記酸化防止膜は、ＳｉＣＮ膜であることを特徴とする請求項２６に記載の半導体素子の配線構造体。
【請求項３０】
前記第１層間絶縁膜は、４以上の誘電率を有する絶縁膜であることを特徴とする請求項２６に記載の半導体素子の配線構造体。
【請求項３１】
前記第１層間絶縁膜は、炭素ドーピングされた低誘電膜であることを特徴とする請求項２６に記載の半導体素子の配線構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関し、特に半導体素子の配線方法及び配線構造体（method of forming interconnection line and interconnection line structure in semiconductor device）に関する。
【背景技術】
【０００２】
半導体素子のデザインルールが微細化するにつれて、該半導体素子を構成する各構成要素を電気的に連結させて回路装置として動作させるための配線の密度は増加し、線の幅は減少する。その結果、配線間の間隔の減少によって寄生キャパシタンスが増加し、配線の断面積の減少によって配線抵抗が増加する。このような配線抵抗及び寄生キャパシタンスの増加は、回路により伝達される電気的信号の流れを遅滞させる抵抗−キャパシタンス遅延（RC delay）をもたらす。該抵抗−キャパシタンス遅延は、半導体素子の全体的な動作速度を減少させて、電力消費を増加させることになり、半導体素子の高集積化のためには解決せねばならない問題である。
【０００３】
前記配線抵抗を減少させるための方案としては、低い比抵抗を有する導電性材料を適用する方法が考えられ、このような導電性材料としての銅は前記半導体素子の配線材料として相応しい。銅を使用して半導体素子の配線を形成する方法にはダマシーン（damascene）工程が適用される。該ダマシーン工程は、シングルダマシーン（single damascene）工程とデュアルダマシーン（dual damascene）工程に分類される。これに関し、典型的なシングルダマシーン工程は特許文献１に開示されており、デュアルダマシーン工程は特許文献２に開示されている。また、犠牲充填膜（sacrificial filling layer）を適用したデュアルダマシーン工程が特許文献３に開示されている。
【０００４】
一方、前記寄生キャパシタンスを減少させるためには、前記配線間の隔離のための層間絶縁膜（inter layer dielectric）または金属間絶縁膜（inter metallic dielectric）を低誘電率物質で形成する必要があり、代表的な低誘電率物質としてはオルガノシリケートガラス（organo silicate glass；ＯＳＧ）がある。しかしながら、前記低誘電率物質は、従来の半導体素子の層間絶縁膜または金属間絶縁膜として使われたシリコン酸化膜に比べて機械的、化学的に脆弱な特性を有する。その結果、前記低誘電率物質を前記層間絶縁膜または金属間絶縁膜として使って半導体素子の配線を形成する場合、特にダマシーン工程による場合には後続工程、例えばプラズマ方式の乾式エッチングまたは平坦化工程で前記低誘電率物質が劣化することがある。従って、後続工程で前記低誘電率物質が劣化することを防ぐために前記低誘電率物質上に酸化物キャッピング層（oxide capping layer）が形成される。
【０００５】
しかしながら、前記層間絶縁膜または金属間絶縁膜が前記ＯＳＧ膜の場合には、前記ＯＳＧ膜上に前記酸化物キャッピング層を形成する間に酸化剤として使われるプラズマによる反応性酸素によって、前記ＯＳＧ膜内の炭素がデプレーション（depletion）されて前記ＯＳＧ膜の上部が酸化される。このようにＯＳＧ膜の上部が酸化されると、酸化された部分の膜の密度が落ちて多孔質の特性をあらわすことになる。その結果、前記酸化物キャッピング層及び前記ＯＳＧ膜をパターニングして前記ＯＳＧ膜内にビアホールまたはトレンチを形成した後、湿式洗浄を実施する場合に前記ビアホール上部またはトレンチ上部の前記ＯＳＧ膜から発生するアンダーカット（undercut）がさらに激しくなることもある。また、前記ＯＳＧ膜の誘電率の特性が変わる場合は、全体的な半導体素子の信頼性が低下する恐れがある。
【０００６】
【特許文献１】米国特許第４，９４４，８３６号明細書
【特許文献２】米国特許第４，７８９，６４８号明細書
【特許文献３】米国特許第６，０５７，２３９号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする技術的課題は、炭素ドーピングされた低誘電膜上に酸化物キャッピング層を形成する間に前記炭素ドーピングされた低誘電膜が劣化することを防止する半導体素子の配線方法を提供することにある。
本発明が解決しようとする他の技術的課題は、前記半導体素子の配線方法による半導体素子の配線構造体を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様によると、シングルダマシーン工程による半導体素子の配線方法を提供する。この方法は、半導体基板上に層間絶縁膜を形成して、前記層間絶縁膜は炭素ドーピングされた低誘電膜で形成する段階を含む。前記層間絶縁膜上に酸化防止膜を形成する。次に、前記酸化防止膜上に酸化物キャッピング層を形成する。前記酸化物キャッピング層、前記酸化防止膜及び前記層間絶縁膜を貫通するビアホールを形成する。前記ビアホール内に導電膜パターンを形成する。
【０００９】
本発明の他の態様によると、デュアルダマシーン工程による半導体素子の配線方法を提供する。この方法は、半導体基板上に層間絶縁膜を形成する段階を含み、前記層間絶縁膜は炭素ドーピングされた低誘電膜で形成する。前記層間絶縁膜上に酸化防止膜を形成する。次に、前記酸化防止膜上に酸化物キャッピング層を形成する。前記キャッピング層、前記酸化防止膜及び前記層間絶縁膜を貫通するデュアルダマシーンパターンを形成する。前記デュアルダマシーンパターン内に導電膜パターンを形成する。
【００１０】
本発明のまた他の態様によると、半導体素子の配線構造体を提供する。前記半導体素子の配線構造体は、半導体基板上に配置されている炭素ドーピングされた低誘電膜を備える。前記炭素ドーピングされた低誘電膜上に酸化防止膜が配置される。前記酸化防止膜内、及び前記炭素ドーピングされた低誘電膜内に開口部が配置される。導電膜パターンが前記開口部を埋める。
【発明の効果】
【００１１】
本発明では、炭素ドーピングされた低誘電膜上に酸化防止膜を形成して前記酸化防止膜上に酸化物キャッピング層を形成することになる。その結果、前記酸化物キャッピング層を形成する間に、前記炭素ドーピングされた低誘電膜の上部が酸化され酸化された部分の膜の密度が落ちて多孔質化することを防止することができる。
【００１２】
また、前記炭素ドーピングされた低誘電膜の酸化が防止されることによって、後続の湿式洗浄中に前記炭素ドーピングされた低誘電膜の上部から発生する可能性があるアンダーカットを抑制することができる。
また、本発明によると、半導体素子の配線の形成において、層間絶縁膜として使われる前記炭素ドーピングされた低誘電膜の特性が工程中に変わることを防止して、全体的な半導体素子の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１３】
以下、添付した図面を参照して本発明の好ましい実施形態を詳しく説明する。しかしながら、本発明はここで説明される実施形態に限定されず、他の形態でも具体化される。むしろ、ここで紹介される実施形態は、開示された内容が徹底的で完全になるように、そして当業者に本発明の思想を充分に伝達できるようにするために提供されるものである。図面において、層及び領域の厚さは明確性を期するために誇張されたものである。明細書全体にかけて同一の参照番号は同一の構成要素をあらわす。
【００１４】
図１から図４は、本発明の第１実施形態による半導体素子の配線方法を説明するための断面図である。
図１に示すように、まず半導体基板１００上に層間絶縁膜１０４を形成する。前記半導体基板１００には、導電領域１０２が形成される。前記導電領域１０２は、半導体基板内にＰ型またはＮ型の不純物イオンを注入して形成された不純物拡散領域でもある。前記層間絶縁膜１０４は、炭素ドーピングされた低誘電膜で形成する。前記低誘電膜は、およそ４の誘電率を有するシリコン酸化膜よりも低い誘電率を有する誘電膜を意味する。好ましくは、前記炭素ドーピングされた低誘電膜は、化学組成物ＳｉＯＣまたはＳｉＯＣＨとして簡略に表されるＯＳＧ膜でもある。また、前記炭素ドーピングされた低誘電膜は、例えば米国ミシガン州ミドルランド所在のＤｏｗ  Ｃｈｅｍｉｃａｌｓ社から入手できる商品名ＳｉＬＫTM（登録商標）のような有機スピンオンポリマー（organic spin on polymer）膜でもあり、その他に炭素を含む低誘電膜として当業者によって適用できる低誘電膜を含む。以下、本明細書で使われる「炭素ドーピングされた低誘電膜」という用語は、同じ意味で使われる。前記層間絶縁膜１０４を前記ＯＳＧ膜で形成する場合に前記ＯＳＧ膜は、好ましくはＰＥＣＶＤ（plasma enhenced ＣＶＤ）法を適用して形成することができる。この際、前駆物質としては、例えば米国カリフォルニア州サンホセ所在のＮｏｖｅｌｌｕｓ社の商品名ＣＯＲＡＬ（登録商標）、米国カリフォルニア州サンタクララ所在のＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ社の商品名Ｂｌａｃｋ  Ｄｉａｍｏｎｄ（登録商標）、米国サンタクララに所在するＳｕｍｉｔｏｍｏ  Ｃｈｅｍｉｃａｌ  Ａｍｅｒｉｃａ社の商品名Ｓｕｍｉｋａ  Ｆｉｌｍ（登録商標）、または日本のＡＳＭ  ＩｎｔｅｒｎａＴｉｏｎａｌ社の商品名ＡＵＲＯＲＡ（登録商標）などが使われる。
【００１５】
続いて、図１に示すように、前記層間絶縁膜１０４上に酸化防止膜１０６を形成する。前記酸化防止膜１０６は、窒化シリコンカーバイド（ＳｉＣＮ）膜で形成することができる。前記ＳｉＣＮは、例えばＰＥＣＶＤ法で形成することができる。このとき、シリコン及び炭素ソースとしてはメチルシラン（methyl silane）、デメチルシラン（dimethyl silane）、トリメチルシラン（trimethyl silane）またはテトラメチルシラン（tetramethyl silane）が使われ、反応ガスとしてアンモニア（ＮＨ3）及びヘリウム（Ｈｅ）が使われる。
【００１６】
次に、前記酸化防止膜１０６上に酸化物キャッピング層１０８を形成する。前記酸化物キャッピング層１０８は、乾式エッチング工程のような後続工程中で前記層間絶縁膜１０４が劣化することを防ぐために形成する。前記酸化物キャッピング層１０８は、例えばＰＥＣＶＤ法によるＵＳＧ（undoped silicate glass）膜、ＦＳＧ（fluorinated silicate glass）膜、またはＴＥＯＳ（tetra ethyl ortho silicate）膜で形成することができる。前記酸化物キャッピング層１０８を形成する過程で発生するプラズマによる反応性酸素は、炭素ドーピングされた低誘電膜で構成された前記層間絶縁膜１０４上部を酸化させることができる。しかし、本実施形態においては、前述したように前記層間絶縁膜１０４と前記酸化物キャッピング層１０８との間に前記酸化防止膜１０６を介在させることによって、前記層間絶縁膜１０４の上部が酸化されることを防ぐことができる。前記酸化防止膜１０６は、全体の配線形成工程に負担を与えない範囲で前記層間絶縁膜１０４の酸化を防ぐことができる厚さを有することが好ましい。前記酸化防止膜１０６は、およそ１００Å以下の厚さを有するように形成することができ、好ましくは、およそ５０Å以下の厚さを有するように形成することができる。
【００１７】
図２に示すように、前記酸化物キャッピング層１０８上に前記酸化物キャッピング層１０８の所定領域を露出させるフォトレジストパターン１１０を形成する。以後、前記フォトレジストパターン１１０をエッチングマスクとして使って、前記酸化物キャッピング層１０８、前記酸化防止膜１０６及び前記層間絶縁膜１０４を連続的にパターニングする。前記パターニングは、例えばプラズマ方式の異方性エッチングによって実施される。その結果、前記酸化物キャッピング層１０８、前記酸化防止膜１０６及び前記層間絶縁膜１０４を貫いて前記導電領域１０２を露出させるビアホール１１２が形成される。一方、場合によっては、前記異方性エッチング過程で前記導電領域１０２上部が損傷されることを防ぐために、前記層間絶縁膜１０４を形成する前に、前記半導体基板１００上にエッチング停止膜（図示せず）をさらに形成することもできる。前記エッチング停止膜を形成した場合には、前記導電領域１０２上部の前記エッチング停止膜は前記異方性エッチング過程で同時にエッチングされるか、または別途の湿式エッチング工程によって除去することができる。
【００１８】
図３に示すように、まずは前記フォトレジストパターン１１０を除去する。該フォトレジストパターン１１０は、アッシング（ashing）工程を通して除去することができる。次に、前記異方性エッチング過程で発生したエッチング副産物を除去するか、または前記導電領域１０２上に形成された自然酸化膜を除去するための湿式洗浄を実施する。該湿式洗浄は、例えばＤＨＦ（dilute ＨＦ）のような弗素系列の化学溶液をエッチング液として使って実施することができる。本実施形態による場合、前述したようにＳｉＣＮの酸化防止膜１０６を形成することによって、前記酸化物キャッピング層１０８の形成中に前記炭素ドーピングされた低誘電膜からなる前記層間絶縁膜１０４の上部が酸化されて酸化された部分の膜質が劣化することを防止することができる。その結果、前記湿式洗浄中に前記層間絶縁膜１０４上部から発生するアンダーカット（undercut）を最大に抑制することができる。
【００１９】
前記湿式洗浄を実施した後に、前記ビアホール１１２を埋める導電膜１１６を形成する。好ましくは、該導電膜１１６は銅で形成される。その他に該導電膜１１６は、アルミニウム（Ａｌ）、タングステン（Ｗ）などの金属膜、またはポリシリコン膜で形成することができる。一方、場合によっては前記導電膜１１６を形成する前に、前記導電膜１１６と前記層間絶縁膜１０４との間の拡散または反応を防ぐために前記ビアホール１１２の内壁、前記ビアホール１１２によって露出した前記導電領域１０２、及び前記酸化物キャッピング層１０８上にコンフォーマルな拡散障壁層１１４をさらに形成することができる。前記拡散障壁層１１４は、Ｔａ、ＴａＮ、ＴａＡｌＮ、ＴａＳｉＮ、ＴａＳｉ2、Ｔｉ、ＴｉＮ、ＷＮ及びＴｉＳｉＮからなる一群から選択された一つの物質膜、または少なくとも二つの物質の積層膜で形成することができる。
【００２０】
図４に示すように、前記導電膜１１６を平坦化させて前記ビアホール１１２内に導電膜パターン１１６′を形成する。すなわち、前記酸化物キャッピング層１０８が露出するように前記導電膜１１６を化学的機械的研磨（chemical mechanical polishing）して、前記ビアホール１１２内に残存する導電膜パターン１１６′を形成する。前記拡散障壁層１１４を形成した場合には、前記層間絶縁膜１０４の上部に形成された部分の前記拡散障壁層１１４もこの過程で同時に研磨されて除去される。この場合、前記酸化物キャッピング層１０８は、前記層間絶縁膜１０４が研磨環境に露出されて研磨スラリーによって汚染されるか、または研磨途中で機械的な損傷を受けることを防止する役目をする。一方、前記化学的機械的研磨は、前記層間絶縁膜１０４が露出されるまで実施することができる。すなわち、前記層間絶縁膜１０４が露出されるように前記導電膜１１６、前記酸化物キャッピング層１０８及び前記酸化防止膜１０６を連続的に化学的機械的研磨（chemical mechanical polishing）することによって、前記酸化物キャッピング層１０８及び前記酸化防止膜１０６により寄生キャパシタンスが増加することを防止することができる。
【００２１】
以下、図４を参照して本発明の第１実施形態による半導体素子の配線構造体を説明する。
本発明の第１実施形態による半導体素子の配線構造体は、半導体基板１００、及び前記半導体基板１００上に形成された層間絶縁膜１０４を備える。該層間絶縁膜１０４は、炭素ドーピングされた低誘電膜で形成される。前記半導体基板１００と前記層間絶縁膜１０４との間には、エッチング停止膜（図示せず）を介在させることができる。前記層間絶縁膜１０４上に酸化防止膜１０６が形成される。該酸化防止膜１０６はＳｉＣＮ膜でもある。また、該酸化防止膜１０６は、およそ１００Å以下の厚さ、好ましくは、およそ５０Å以下の厚さを有することができる。前記酸化防止膜１０６は、前記炭素ドーピングされた低誘電膜からなった前記層間絶縁膜１０４の上部が酸化されることを防止する役目をする。前記酸化防止膜１０６上に酸化物キャッピング層１０８が形成される。前記酸化物キャッピング層１０８、前記酸化防止膜１０６及び前記層間絶縁膜１０４を貫通するビアホール１１２内に該ビアホール１１２を埋める導電膜パターン１１６′が形成される。前記ビアホール１１２の内壁と前記導電膜パターン１１６′との間に拡散障壁層１１４がさらに介在する。
【００２２】
図５から図１１は、本発明の第２実施形態による半導体素子の配線方法を説明するための断面図である。
図５に示すように、半導体基板３００上にエッチング停止膜３０４を形成する。前記半導体基板３００には導電領域３０２が形成される。該導電領域３０２は、半導体基板内にＰ型またはＮ型の不純物イオンを注入して形成された不純物拡散領域でもある。前記エッチング停止膜３０４は、シリコン窒化膜（ＳｉＮ）、シリコンカーバイド膜（ＳｉＣ）または窒化シリコンカーバイド膜（ＳｉＣＮ）で形成することができる。前記エッチング停止膜３０４は、後続のビアホール形成のための異方性エッチング工程の時、または湿式洗浄時に前記導電領域３０２が露出されて電気的特性が損傷されることを防ぐために形成する。次に、前記本発明の第１実施形態と同様な方法、及び同様な物質を適用して前記エッチング停止膜３０４上に炭素ドーピングされた低誘電膜からなる層間絶縁膜３０６、酸化防止膜３０８、及び酸化物キャッピング層３１０を順に形成する。前記酸化防止膜３０８は、ＳｉＣＮ膜で形成することができ、およそ１００Å以下の厚さを有するように形成することができる。好ましくは、前記酸化防止膜３０８は、およそ５０Å以下の厚さを有するように形成することができる。
【００２３】
次に、前記酸化物キャッピング層３１０、前記酸化防止膜３０８及び前記層間絶縁膜３０６を貫いて前記導電領域３０２上部の前記エッチング停止膜３０４を露出させるデュアルダマシーンパターンを形成する。以下では、ビアファースト（via first）法を例にあげて前記デュアルダマシーンパターンを形成する方法について説明する。しかし、本発明の思想はここに限定されず、トレンチファースト（trench first）法などのデュアルダマシーンパターンを形成する多様な方法に適用されることは勿論のことである。
【００２４】
図６に示すように、まずは、前記酸化物キャッピング層３１０上に前記酸化物キャッピング層３１０の所定領域を露出させる第１フォトレジストパターン３１２を形成する。以後、前記第１フォトレジストパターン３１２をエッチングマスクとして使って、前記酸化物キャッピング層３１０、前記酸化防止膜３０８及び前記層間絶縁膜３０６を順に異方性エッチングして、前記導電領域３０２上部の前記エッチング停止膜３０４を露出させるビアホール３１４を形成する。
【００２５】
図７に示すように、アッシング工程を実施して前記第１フォトレジストパターン３１２を除去する。次に、前記酸化物キャッピング層３１０上に少なくとも前記ビアホール３１４の一部と重畳する、好ましくは、前記ビアホール３１４を含む開口部を有する第２フォトレジストパターン３１８を形成する。一方、前記第２フォトレジストパターン３１８を形成する前に前記ビアホール３１４を埋める犠牲充填膜（sacrificial filling layer）３１６をさらに形成することができる。前記犠牲充填膜３１６は、後続のトレンチ形成のための異方性エッチング工程中で前記ビアホール３１４によって露出した部分の前記エッチング停止膜３０４が早期にオープンされて、前記エッチング停止膜３０４下部の導電領域３０２が露出されることを防ぐために形成する。前記犠牲充填膜３１６は、スピンオン（spin on）方式のＨＳＱ（hydro silses quioxane）膜で形成することができる。前記犠牲充填膜３１６を形成した場合に、前記第２フォトレジストパターン３１８は、前記犠牲充填膜３１６上に形成される。以下では前記犠牲充填膜３１６を形成した場合について説明する。
【００２６】
図８に示すように、前記第２フォトレジストパターン３１８をエッチングマスクとして使って、前記層間絶縁膜３０６の上部が部分的に除去されるように前記犠牲充填膜３１６、前記酸化物キャッピング層３１０、前記酸化防止膜３０８及び前記層間絶縁膜３０６を異方性エッチングして、前記層間絶縁膜３０６の上部に少なくとも前記ビアホール３１４の一部と重畳するトレンチ３２０を形成する。その結果、前記層間絶縁膜３０６内に前記ビアホール３１４及び前記トレンチ３２０で構成されるデュアルダマシーンパターン３２２が形成される。
【００２７】
図９に示すように、アッシング工程を実施して前記第２フォトレジストパターン３１８を除去する。次に、前記ビアホール３１４の内部、及び前記層間絶縁膜３０６の上部に残存する前記犠牲充填膜３１６を除去する。前記犠牲充填膜３１６がＨＳＱ膜の場合に残存する前記ＨＳＱ膜は、ＨＦを含む化学溶液をエッチング液として使った湿式エッチングによって除去することができる。以後、前記デュアルダマシーンパターン３２２によって露出した部分の前記エッチング停止膜３０４を取り除いて、前記エッチング停止膜３０４下部の前記導電領域３０２を露出させる。前記エッチング停止膜３０４がシリコン窒化膜の場合に前記露出した部分のエッチング停止膜３０４は、燐酸（phosphoric acid）を含む化学溶液をエッチング液として使った湿式エッチングを通じて除去することができる。
【００２８】
一方、前述の工程を実施する過程で、複数回の湿式エッチングまたは湿式洗浄が実施される。例えば、前記ビアホール３１４及び前記トレンチ３２０を形成した後に残存するエッチングの副産物を取り除くための湿式洗浄、または前述したように犠牲充填膜３１６として使われた残存ＨＳＱ膜を取り除くための湿式エッチングが実施される。その他に前記デュアルダマシーンパターン３２２によって露出された導電領域３０２上に形成された自然酸化膜を取り除くための湿式洗浄工程が実施される。本実施形態によれば、前述したように酸化防止膜３０８を形成することによって、前記酸化物キャッピング層３１０の形成中に前記炭素ドーピングされた低誘電膜からなる前記層間絶縁膜３０６の上部が酸化されて、酸化された部分の膜質が劣化することを防ぐことができる。その結果、前記湿式洗浄または湿式エッチング中に前記層間絶縁膜３０６上部で発生するアンダーカット（undercut）を最大に抑制することができる。
【００２９】
図１０に示すように、前記デュアルダマシーンパターン３２２によって露出された部分の前記エッチング停止膜３０４を取り除いた後に、前記デュアルダマシーンパターン３２２を完全に埋める導電膜３２６を形成する。好ましくは、前記導電膜３２６は銅膜で形成することができる。一方、前記導電膜３２６を形成する前に、前記デュアルダマシーンパターン３２２の内壁、前記デュアルダマシーンパターン３２２によって露出された前記導電領域３０２、及び前記酸化物キャッピング層３１０上にコンフォーマルな拡散障壁層３２４をさらに形成することができる。前記拡散障壁層３２４は、Ｔａ、ＴａＮ、ＴａＡｌＮ、ＴａＳｉＮ、ＴａＳｉ2、Ｔｉ、ＴｉＮ、ＷＮ及びＴｉＳｉＮからなる一群から選択された一つの物質膜、または少なくとも二つの物質の積層膜で形成することができる。
【００３０】
図１１に示すように、前記導電膜３２６を平坦化させて前記デュアルダマシーンパターン３２２内に導電膜パターン３２６′を形成する。すなわち、前記酸化物キャッピング層３１０が露出するように前記導電膜３２６を化学的機械的研磨（chemical mechanical polishing）して、前記デュアルダマシーンパターン３２２内に残存する導電膜パターン３２６′を形成する。前記拡散障壁層３２４を形成した場合には、前記層間絶縁膜３０６の上部に形成された部分の前記拡散障壁層３２４もこの過程で同時に研磨されて除去される。この場合、前記酸化物キャッピング層３１０は、前記層間絶縁膜３０６が研磨環境に露出されて研磨スラリーによって汚染されたり、研磨途中に機械的な損傷を受けたりすることを防止する役目をする。一方、前記化学的機械的研磨は、前記層間絶縁膜３０６が露出するまで実施することができる。すなわち、前記層間絶縁膜３０６が露出するように前記導電膜３２６、前記酸化物キャッピング層３１０及び前記酸化防止膜３０８を連続的に化学的機械的研磨（chemical mechanical polishing）することによって、前記酸化物キャッピング層３１０及び前記酸化防止膜３０８により寄生キャパシタンスが増加することを防ぐことができる。
【００３１】
以下、図１１を参照して本発明の第２実施形態による半導体素子の配線構造体を説明する。
半導体基板３００上に層間絶縁膜３０６が形成される。前記層間絶縁膜３０６は、炭素ドーピングされた低誘電膜で形成される。前記半導体基板３００と前記層間絶縁膜３０６との間には、エッチング停止膜３０４が介在することができる。前記層間絶縁膜３０６上に酸化防止膜３０８が形成される。前記酸化防止膜３０８はＳｉＣＮ膜でもある。また、前記酸化防止膜３０８は、およそ１００Å以下の厚さを有することができ、好ましくは、およそ５０Å以下の厚さを有することができる。前記酸化防止膜３０８は、前記炭素ドーピングされた低誘電膜からなる前記層間絶縁膜３０６の上部が酸化されることを防止する役目をする。前記酸化防止膜３０８上に酸化物キャッピング層３１０がさらに配置される。前記酸化物キャッピング層３１０、前記酸化防止膜３０８及び前記層間絶縁膜３０６内にそれらを貫通するデュアルダマシーンパターン３２２が形成される。該デュアルダマシーンパターン３２２を埋めるように導電膜パターン３２６′が配置される。前記デュアルダマシーンパターン３２２は、前記層間絶縁膜３０６の上部領域及び下部領域に連続的に形成されて、前記半導体基板３００、もっと詳しくは、前記半導体基板３００の導電領域３０２を露出させるトレンチ３２０及びビアホール３１４を含む。前記デュアルダマシーンパターン３２２の内壁と前記導電膜パターン３２６′との間に拡散障壁層３２４が介在される。
【００３２】
図１２及び図１３は、本発明の第３実施形態による半導体素子の配線方法を説明するための断面図である。
図１２に示すように、導電領域５０２を有する半導体基板５００上に下部エッチング停止膜５０４、第１層間絶縁膜５０６、上部エッチング停止膜５０８及び第２層間絶縁膜５１０を順に形成する。前記下部エッチング停止膜５０４及び前記上部エッチング停止膜５０８は、それぞれＳｉＮ膜、ＳｉＣ膜またはＳｉＣＮ膜で形成することができる。前記第１層間絶縁膜５０６は、前記本発明の第１実施形態で説明したような炭素ドーピングされた低誘電膜で形成することもできるが、これに限定されるのではない。例えば、前記第１層間絶縁膜５０６は、前記炭素ドーピングされた低誘電膜よりも高い誘電率を有するが、より強化された機械的特性を有する物質で形成することができる。前記第１層間絶縁膜５０６は、前記炭素ドーピングされた低誘電膜以外に、例えば、通常のＣＶＤ法によるシリコン酸化膜、ＰＳＧ（phosphor silicate glass）膜、ＵＳＧ膜、ＦＳＧ膜、ＨＤＰ（high density plasma）膜、ＴＥＯＳ膜、またはＳＯＧ（spin on glass）膜で形成されることができ、これに限定されない。前記第２層間絶縁膜５１０は、前記本発明の第１実施形態で説明したような炭素ドーピングされた低誘電膜で形成する。次に、前記本発明の第１実施形態で説明したような方法及び物質を適用して、前記第２層間絶縁膜５１０上に酸化防止膜５１２及び酸化物キャッピング層５１４を形成する。
【００３３】
図１３に示すように、前記酸化物キャッピング層５１４、前記ＳｉＣＮ酸化防止膜５１２、前記第２層間絶縁膜５１０、前記上部エッチング停止膜５０８及び前記第１層間絶縁膜５０６を貫いて前記導電領域５０２上部の前記下部エッチング停止膜５０４を露出させるデュアルダマシーンパターン５２０を形成する。本発明の第３実施形態によると、前記本発明の第２実施形態で説明したようなビアファースト法を適用して前記デュアルダマシーンパターン５２０を形成することができる。以下では、前記本発明の第２実施形態と異なるところについて説明する。まず、前記酸化物キャッピング層５１４、前記酸化防止膜５１２、前記第２層間絶縁膜５１０、前記上部エッチング停止膜５０８及び前記第１層間絶縁膜５０６を順にパターニングして前記導電領域５０２上部の前記下部エッチング停止膜５０４を露出させるビアホール５１６を形成する。次に、本発明の第２実施形態で説明したような犠牲充填膜の形成工程を追加として実施することができる。以後、前記上部エッチング停止膜５０８が露出されるまで前記酸化物キャッピング層５１４、前記ＳｉＣＮ酸化防止膜５１２及び前記第２層間絶縁膜５１０をパターニングして、前記第２層間絶縁膜５１０内に、少なくとも前記ビアホール５１６と重畳するトレンチ５１８を形成する。以下の工程は、前記本発明の第２実施形態で説明したものと同様である。ただし、前記デュアルダマシーンパターン５２０によって露出された部分の前記下部エッチング停止膜５０４を取り除く工程の中で、前記トレンチ５１８によって露出された部分の前記上部エッチング停止膜５０８も同時に除去することができる。
【００３４】
図１４Ａ及び図１４Ｂは、従来の半導体素子の配線方法、及び本発明の一実験形態による半導体素子の配線方法を比較説明するための電子顕微鏡の写真である。
図１４Ａに示すように、比較例では、従来のように半導体基板１０上にＯＳＧ膜１２、及びキャッピング層としてのＵＳＧ膜１４を順に形成した。以後、前記ＵＳＧ膜１４及び前記ＯＳＧ膜１２を連続的にパターニングして前記ＯＳＧ膜１２内にトレンチ１６を形成した後、ＬＡＬ溶液（ＨＦ溶液及びNH4Ｃｌ溶液の混合溶液）を使って９０秒間の湿式洗浄を実施した。その結果、図１４Ａに示すように前記トレンチ１６上部の前記ＯＳＧ膜１２にアンダーカット（Ｕ）が発生することを確認できた。
【００３５】
図１４Ｂに示すように、本発明の一実験形態では、半導体基板２０上にＯＳＧ膜２２、ＳｉＣＮ酸化防止膜２４、及びキャッピング層としてのＵＳＧ膜２６を順に形成した。前記ＳｉＣＮ酸化防止膜２４は、ＰＥＣＶＤ法によって７０Åの厚さに形成した。この際、前記半導体基板２０の温度は３００℃から４００℃にして、チャンバの圧力は１Ｔｏｒｒ（１３３Ｐａ）から１０Ｔｏｒｒ（１．３３ｋＰａ）に維持し、シリコン及び炭素ソースとしてトリメチルシランを、反応ガスとしてアンモニア及びヘリウムを前記チャンバ内に注入した。以後、前記ＵＳＧ膜２６、前記ＳｉＣＮ酸化防止膜２４及び前記ＯＳＧ膜２２を連続的にパターニングして前記ＯＳＧ膜２２内にトレンチを形成した後、図１４Ａに示す比較例のようにＬＡＬ溶液を使って９０秒間湿式洗浄を実施した。その結果、図１４Ｂに示すように前記ＳｉＣＮ酸化防止膜２４を前記ＯＳＧ膜２２と前記ＵＳＧ膜２６との間に形成した場合、前記トレンチ２８上部の前記ＯＳＧ膜２２から発生したアンダーカットＵが抑制されることが確認された。このような結果は、本実験形態によると、キャッピング層である前記ＵＳＧ膜２６を形成する間に前記ＳｉＣＮ酸化防止膜２４によって、前記ＯＳＧ膜２２の上部が酸化されて膜質が劣化することが防止されるためである。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１実施形態による半導体素子の配線方法を説明するための断面図である。
【図２】本発明の第１実施形態による半導体素子の配線方法を説明するための断面図である。
【図３】本発明の第１実施形態による半導体素子の配線方法を説明するための断面図である。
【図４】本発明の第１実施形態による半導体素子の配線方法を説明するための断面図である。
【図５】本発明の第２実施形態による半導体素子の配線方法を説明するための断面図である。
【図６】本発明の第２実施形態による半導体素子の配線方法を説明するための断面図である。
【図７】本発明の第２実施形態による半導体素子の配線方法を説明するための断面図である。
【図８】本発明の第２実施形態による半導体素子の配線方法を説明するための断面図である。
【図９】本発明の第２実施形態による半導体素子の配線方法を説明するための断面図である。
【図１０】本発明の第２実施形態による半導体素子の配線方法を説明するための断面図である。
【図１１】本発明の第２実施形態による半導体素子の配線方法を説明するための断面図である。
【図１２】本発明の第３施形態による半導体素子の配線方法を説明するための断面図である。
【図１３】本発明の第３施形態による半導体素子の配線方法を説明するための断面図である。
【図１４Ａ】比較例としての従来の半導体素子の配線方法と、本発明の一実験形態による半導体素子の配線方法とを比較説明するための電子顕微鏡写真である。
【図１４Ｂ】比較例としての従来の半導体素子の配線方法と、本発明の一実験形態による半導体素子の配線方法とを比較説明するための電子顕微鏡写真である。
【符号の説明】
【００３７】
１００  半導体基板、１０４  層間絶縁膜、１０６  酸化防止膜、１０８  酸化物キャッピング層、１１２  ビアホール、１１６  導電膜、１１６′  導電膜パターン
【図１】
2005217412.tif 000003
【図２】
2005217412.tif 000004
【図３】
2005217412.tif 000005
【図４】
2005217412.tif 000006
【図５】
2005217412.tif 000007
【図６】
2005217412.tif 000008
【図７】
2005217412.tif 000009
【図８】
2005217412.tif 000010
【図９】
2005217412.tif 000011
【図１０】
2005217412.tif 000012
【図１１】
2005217412.tif 000013
【図１２】
2005217412.tif 000014
【図１３】
2005217412.tif 000015
【図１４Ａ】
2005217412.tif 000016
【図１４Ｂ】
2005217412.tif 000017