(57)【要約】【課題】  効率、歪特性などの電力増幅器の特性を劣化させることなく、利得に対する温度補償を実現する。【解決手段】  高周波増幅用半導体素子５の入力と出力とを接続する帰還回路１５を設ける。帰還回路１５が電気的特性に温度特性を有する受動回路素子１３，１４を含むことによって、帰還回路１５が周囲温度変化に伴う利得変化を受動回路素子１３，１４の温度特性に基づく帰還量の変化によって補償する。受動回路素子１３，１４としては、例えば抵抗もしくはキャパシタが用いられる。【選択図】        図１
2005217628.tif 000002
【特許請求の範囲】
【請求項１】
増幅用の半導体素子と、前記半導体素子の入力と出力とを接続する帰還回路とを備えた電力増幅器であって、前記帰還回路が電気的特性に温度特性を有する受動回路素子を含むことによって、前記帰還回路が周囲温度変化に伴う利得変化を前記受動回路素子の温度特性に基づく帰還量の変化によって補償する電力増幅器。
【請求項２】
前記受動回路素子は所定の温度特性を有する抵抗素子もしくは容量素子である請求項１に記載の電力増幅器。
【請求項３】
縦続接続された複数段の高周波増幅用の半導体素子を備えた多段構成の電力増幅器であって、前記半導体素子の入力と出力を接続する少なくとひとつの帰還回路をさらに備え、前記帰還回路が電気的特性に温度特性を有する受動回路素子を含むことによって、前記帰還回路が周囲温度変化に伴う利得変化を前記受動回路素子の温度特性に基づく帰還量の変化によって補償する電力増幅器。
【請求項４】
前記帰還回路が前記半導体素子の熱的な変化に対して敏感になるように、前記帰還回路が、前記半導体素子が形成されている半導体集積回路内に形成されている請求項１または３記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力増幅器、例えば移動体通信機器等に用いられる電力増幅器に関するものである。
【背景技術】
【０００２】
近年、移動体通信機等に用いられるマイクロ波帯の電波を使用する無線通信機では、変調された低電力な高周波電力を増幅するために、モジュール化もしくはＭＭＩＣ（モノリシックマイクロ波集積回路）化された電力増幅器が多く使用されている。
【０００３】
以下、９００ＭＨｚ帯の高周波信号を増幅する、ＭＭＩＣを用いた電力増幅器を例にとって説明する。先行技術として、整合回路に温度特性を有する受動回路素子を適用して、周囲温度の上昇時にインピーダンスを変化させることで高周波電力増幅器の出力電力の低下を抑制するように構成された高周波電力増幅器がある。
【０００４】
図１２にその高周波電力増幅器の回路図を示す。図中、符号１は高周波信号が入力される入力端子を示し、符号２は電力増幅器の制御端子を示す。符号３はＭＭＩＣ部１１に供給するための直流バイアス印加端子を示し、符号４は増幅された高周波信号が出力される出力端子を示す。符号５，６，７はそれぞれ化合物ＨＢＴやＦＥＴ等の高周波電力増幅用の半導体素子を示し、この例では３段に縦続接続されている。符号８，９，１０は整合回路を示している。符号１２はＭＭＩＣ部１１と出力整合回路１６を結ぶ端子を示している。
【０００５】
符号２８，２９はマイクロストリップ線路を示し、符号３０，３１はマイクロストリップ線路２９とグランドとの間に並列接続されたチップキャパシタを示し、符号３２はマイクロストリップ線路２９と出力端子４との間に直列に接続されたキャパシタを示す。出力整合回路１６は、マイクロストリップ線路２８，２９、チップキャパシタ３０，３１，３２から構成されている。
【０００６】
ＭＭＩＣ部１１は、上記したように、化合物ＨＢＴやＦＥＴ等の高周波電力増幅用の半導体素子５，６，７による多段構成になっており、それぞれの半導体素子は整合回路８，９，１０により相互に接続されている。整合回路とは各能動素子に効率的に電力を伝えるために、インダクタ、キャパシタ等の受動回路素子やマイクロストリップライン等の分布定数回路により構成されているインピーダンス変換回路である。
【０００７】
先行技術では、出力整合回路１６は、外付けの部品により実現されており、例えばガラスエポキシ基板上にマイクロストリップ線路やチップキャパシタ、チップコイル等のチップ部品からなる。
【０００８】
また、先行技術では、チップキャパシタ３１，３２の容量変化によって出力整合回路１６のインピーダンスに変化が見られる。図１３は、チップキャパシタ３１，３２の容量値がそれぞれ変化した場合の出力整合回路１６のインピーダンスの変化をスミスチャート上に表したものである。この図１３より、チップキャパシタ３１，３２の容量値を変えることにより、この出力整合回路１６のインピーダンスを変えることができることがわかる。このことから、チップキャパシタ３１，３２として、周囲温度の変化により容量値が変化するチップキャパシタを適用すれば、ＭＭＩＣ部１１から異なる効率で異なる出力電力を取り出せる。ロードプル測定の結果、出力電力最大のインピーダンス(Pout_max)と効率最大のインピーダンス(Eff_max)とが図１４のような位置関係にあるものとし、常温において出力整合回路１６のインピーダンスは出力電力と効率のトレードオフによりＢ点に設定されているものとする。
【０００９】
ここで、常温における出力整合回路１６の中のチップキャパシタ３１，３２には、周囲温度が上昇すると容量値が小さくなるという温度変化率を有するチップキャパシタが使用されている。すなわち、図１４において、並列容量であるチップキャパシタ３１の容量値を小さくすることにより、点Ｂより点Ｂ′へ、そして直列容量であるチップキャパシタ３２の容量値を小さくすることにより点Ｂ′よりPout_maxの点へ矢印で示すように、出力整合回路１６のインピーダンスを変化させることができる。このことにより、周囲温度の上昇によりＭＭＩＣ部１１の出力電力が低下するが、出力整合回路１６のインピーダンスは出力の高くなる方向へ移動するため、出力端子４から出力される高周波電力増幅器全体の温度上昇による出力電力の低減は抑えられる。
【特許文献１】特開平１１−２６６１３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図１２に示した先行技術の電力増幅器では、電力増幅器の出力整合回路内にある電気的特性に温度特性を有するキャパシタの作用により、電力増幅器のインピーダンスを変化させることで電力増幅器の利得を変化させ、電力増幅器の出力電力の温度補償を実現している。ところが一方で、図１４に示すように出力電力と効率はそれぞれの最大となるインピーダンスが異なることから、出力インピーダンスの変化に対して独立した変化をする。そのため、例えば上記先行技術のように、出力電力の最大となるインピーダンス(Po_max)に近づくように、温度変化時の出力インピーダンスを変化させた場合、効率の最大となるインピーダンス(Eff_max)からは遠ざかるため、効率が低下するという問題があった。
【００１１】
さらに、近年のＰＤＣ方式、ＣＤＭＡ方式、Ｗ−ＣＤＭＡ方式等のデジタル方式の電力増幅器では、出力電力、効率に加えて歪特性も重要になり、歪特性についても出力電力、効率の関係を示した先行技術と同様に、出力インピーダンスに対して独立に変化するので、出力電力が高くなるように出力インピーダンスを変化させると、効率、歪特性が悪くなるという問題点があった。
【００１２】
一般に、移動体通信端末用としての電力増幅器の使用では、周囲温度が変化したときの、利得、効率、歪特性が規定されているが、周囲温度が高くなった場合にはトランジスタの利得が減少することに起因して、利得のみならず、効率、歪特性が変化するという問題があった。
【００１３】
したがって、本発明の目的は、効率、歪特性などの不要な電力増幅器の特性変化を抑制しつつ、利得を温度補償することができる電力増幅器を提供するである。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、第１の発明の電力増幅器は、増幅用の半導体素子と、半導体素子の入力と出力とを接続する帰還回路とを備えており、帰還回路が電気的特性に温度特性を有する受動回路素子を含むことによって、帰還回路が周囲温度変化に伴う利得変化を受動回路素子の温度特性に基づく帰還量の変化によって補償する構成となっている。
【００１５】
この構成によれば、帰還回路が周囲温度変化に伴う利得変化を受動回路素子の温度特性に基づく帰還量の変化によって補償するので、効率、歪特性などの電力増幅器の特性を劣化することなく、利得に対する温度補償を実現することができる。
【００１６】
ここで、受動回路素子としては、例えば所定の温度特性を有する抵抗素子もしくは容量素子が用いられる。
【００１７】
第２の発明の電力増幅器は、縦続接続された複数段の高周波増幅用の半導体素子を備えた多段構成を有し、半導体素子の入力と出力を接続する少なくとひとつの帰還回路をさらに備えており、帰還回路が電気的特性に温度特性を有する受動回路素子を含むことによって、帰還回路が周囲温度変化に伴う利得変化を受動回路素子の温度特性に基づく帰還量の変化によって補償する構成となっている。
【００１８】
この構成によれば、多段構成の電力増幅器において、温度補償量を調整することが可能であり、またより大きな利得補償効果が得ることもできる。その他の作用効果は第１の発明と同様である。
【００１９】
第１または第２の発明の電力増幅器においては、帰還回路が半導体素子の熱的な変化に対して敏感になるように、帰還回路が、半導体素子が形成されている半導体集積回路内に形成されていることが好ましい。
【００２０】
この構成によれば、電力増幅器での発熱源は半導体素子であることから、より正確に半導体素子の温度変化に対応した温度補償が可能となる。
【発明の効果】
【００２１】
本発明の電力増幅器は、電力増幅器を構成する半導体素子の入出力を接続する帰還回路に、所定の温度特性を有する受動回路素子を適用して温度補償を行うことで、効率、歪特性などの電力増幅器の特性を劣化させることなく、利得に対する温度補償を実現することができる。したがって、周囲温度が変化したときの電力増幅器の利得の温度特性変化を大幅に改善できる。
【００２２】
また、多段構成の電力増幅器において複数の帰還回路を使用することで、利得の温度補償のレベルを調整することができる。
【発明を実施するための最良の形態】
【００２３】
本発明の電力増幅器の実施の形態の説明に先立って、図１２に示す先行技術の電力増幅器の回路構成に対して、電力増幅器の第１段の半導体素子５に帰還回路１５を適用し、出力整合回路１６内の回路をブラックボックス化した図８に示す電力増幅器の動作を説明する。ここで、出力整合回路１６をブラックボックス化したのは、本発明の実施の形態では、先行技術のように出力整合回路１６のインピーダンスを積極的に変化させることは不要であるためである。
【００２４】
図８において、符号１は高周波信号が入力される入力端子を示し、符号２は電力増幅器の制御端子を示し。符号３はＭＭＩＣ部１１に供給するための直流バイアス印加端子を示し、符号４は増幅された高周波信号が出力される出力端子を示す。符号５，６，７はそれぞれ化合物ＨＢＴやＦＥＴ等の高周波電力増幅用の半導体素子を示し、この例では３段に縦続接続されている。符号８，９，１０は整合回路を示している。符号１２はＭＭＩＣ部１１と出力整合回路１６を結ぶ端子を示す。出力整合回路１６は例えばセラミック基板等の上に形成されている。
【００２５】
ＭＭＩＣ部１１は、上記したように、化合物ＨＢＴやＦＥＴ等の高周波電力増幅用の半導体素子５，６，７による多段構成になっており、それぞれの半導体素子は整合回路８，９，１０により相互に接続されている。符号１５はたとえば電力増幅器の第１段目の半導体素子５の入出力を接続する帰還回路を示している。この帰還回路１５は、例えば出力整合回路１６が形成されているセラミック基板上に形成されている。符号１７は帰還回路１５内部のチップ抵抗で半導体素子５の入力に接続されている。符号１４はチップ抵抗１７と半導体素子５の出力を接続するチップキャパシタを示している。
【００２６】
図９は図８に示す電力増幅器の周囲温度が変化したときの利得の変化を示したもので、半導体素子の温度特性により、周囲温度が上昇すると利得は減少し、周囲温度が低下すると利得は増加する。
【００２７】
一方、帰還回路１５の内部のチップ抵抗１７の抵抗値を周囲温度が一定の状態で変化させた場合、図１０に示すように、抵抗値を小さくすると帰還回路１５の帰還量が増加して利得が減少し、抵抗値を大きくすると帰還回路１５の帰還量が減少して利得が増加する。
【００２８】
また、帰還回路１５の内部のチップキャパシタ１４の容量値を周囲温度が一定の状態で変化させた場合、図１１に示すように、容量値を大きくすると帰還回路１５の帰還量が増加して利得が減少し、容量値を小さくすると帰還回路１５の帰還量が減少して利得が増加する。
【００２９】
このように、電力増幅器の周囲温度変化により生じる利得の変化を、帰還回路１５の内部のチップ抵抗１７もしくはチップキャパシタ１４に所望の温度特性を持たせることで抑制することができることに、本発明は着目し、本発明を創作するにいたったものである。
【００３０】
（実施の形態１）
図１に本発明の電力増幅器における実施の形態１を示す。この実施の形態では、図８に示した帰還回路１５の内部のチップ抵抗１７に代えて、図１に示すように、電気的特性（抵抗値）が正温度特性を有するチップ抵抗１３を用いた例を挙げている。この実施の形態においては、チップ抵抗１３の抵抗値が正温度特性を有している。そのため、チップ抵抗１３は、室温での抵抗値に対して周囲温度低下時には抵抗値が小さくなり、帰還回路１５の帰還量を増加させることで利得の上昇を抑制し、逆に周囲温度上昇時には抵抗値が大きくなり、帰還回路１５の帰還量を減少させることで利得の減少を抑制することができる。
【００３１】
図６に実施の形態１の効果を示している。図６においては、実線は先行技術における利得の温度特性を示し、破線は実施の形態１における利得の温度特性を示している。
【００３２】
この実施の形態によれば、電力増幅器を構成する半導体素子５の入出力を接続する帰還回路１５に、所定の温度特性を有するチップ抵抗１３を適用して温度補償を行うことで、効率、歪特性などの電力増幅器の特性を劣化させることなく、利得に対する温度補償を実現することができる。
【００３３】
（実施の形態２）
図２に本発明の電力増幅器における実施の形態２を示す。この実施の形態では、図８に示した帰還回路１５の内部のチップキャパシタ１４に代えて、電気的特性（容量値）が負温度特性を有するチップキャパシタ１８を用いた例を挙げている。この実施の形態においては、チップキャパシタ１４の容量が負温度特性を有している。そのため、チップキャパシタ１８は、室温での容量値に対して周囲温度低下時には容量値が大きくなり、帰還回路１５の帰還量を増加させることで利得の上昇を抑制し、逆に周囲温度上昇時には容量値が小さくなり、帰還回路１５の帰還量を減少させることで利得の減少を抑制することができる。
【００３４】
実施の形態２の効果についても図６と同様の結果になる。すなわち、図６において、破線が実施の形態２における利得の温度特性を示すことになる。
【００３５】
この実施の形態によれば、電力増幅器を構成する半導体素子５の入出力を接続する帰還回路１５に、所定の温度特性を有するチップキャパシタ１８を適用して温度補償を行うことで、効率、歪特性などの電力増幅器の特性を劣化させることなく、利得に対する温度補償を実現することができる。
【００３６】
この実施の形態２においては、帰還回路１５内のチップ抵抗１７を、実施の形態１に示すような正温度特性を有したチップ抵抗１３に代えて、チップ抵抗とチップ容量の両方で利得の温度補償を行うことも可能である。この場合、実施の形態２で得られる利得補償効果より、さらに大きな利得補償の効果を得ることができる。
【００３７】
（実施の形態３）
図３に本発明の電力増幅器における実施の形態３を示す。この実施の形態は、実施の形態１を示した図１の構成に、図３に示すように、半導体素子６の入出力を接続する帰還回路２１を付加したもので、帰還回路２１内に抵抗値が正温度特性を有するチップ抵抗１９と通常のチップキャパシタ２０とを有するもので、その他の構成は図１と同様である。
【００３８】
また、帰還回路２１における利得変動の抑制効果は、実施の形態１で示したとおりであるが、この実施の形態３においては、帰還回路１５と帰還回路２１の両方で利得変動の抑制ができるので、図７に示すように実施の形態１よりもよりさらに大きな利得の温度補償の効果が得られる。図７において、実線は先行技術における利得の温度特性を示し、破線は実施の形態１，２における利得の温度特性を示し、短破線は実施の形態３における利得の温度特性を示している。
【００３９】
この実施の形態３においては、実施の形態１と実施の形態２の関係のように、帰還回路１５，２１内のチップキャパシタに容量値が負温度特性を有するチップキャパシタを適用することもでき、図７に示すようにさらに大きな利得の温度補償の効果が得られる。また、帰還回路１５，２１内のチップ抵抗、チップキャパシタの全てに所定の温度特性を有するものを使用するなどの様々な組み合わせで、温度補償効果の程度を調整することも可能である。
【００４０】
（実施の形態４）
図４に本発明の電力増幅器における実施の形態４を示す。この実施の形態は、実施の形態１を示した図１におけるセラミック基板上にチップ抵抗１３とチップキャパシタ１４で構成された帰還回路１５に代えて、図４に示すように、ＭＭＩＣ部１１内に形成された、すなわち半導体素子５〜７および整合回路８〜１０が形成された半導体基板上に形成された帰還回路２４を用いたものである。この帰還回路２４は、抵抗値が正温度特性を有する抵抗２２と通常のキャパシタ２３とからなる。
【００４１】
ＭＭＩＣ部１１上に帰還回路２４を形成することで、セラミック基板上に帰還回路を配置したときよりも、より敏感に半導体素子５での温度変化に対応することができる。通常、電力増幅器での発熱源は半導体素子５であるために、より正確に半導体素子５の温度変化に対応した、温度補償が可能となる。
【００４２】
図５は、この実施の形態４の応用例を示すものであり、この実施の形態４に示すＭＭＩＣ部１１上の帰還回路２４と同様の帰還回路２７を追加し、帰還回路２７が半導体素子６の入出力を接続している。帰還回路２７は、抵抗値が正温度特性を有する抵抗２５と通常のキャパシタ２６とからなる。
【００４３】
この構成によれば、半導体素子５，６の温度変化に、より正確に対応しながら、利得の温度補償を大きくすることができる。また、図５に示す回路において、ＭＭＩＣ部１１内に形成した帰還回路２４，２７にあるキャパシタ２３，２６に、実施の形態２に示したような所定の温度特性を有するキャパシタを適用しても、実施の形態４と同様の利得の温度補償効果が得られる。
【００４４】
以上、本発明では、温度特性を有する素子について、上記実施の形態のようにチップ抵抗、チップキャパシタ、ＭＭＩＣ部内に形成した抵抗、ＭＭＩＣ部内に形成したキャパシタに限定されるものではなく、所定の温度特性を有した種々の受動回路素子を適用することができる。
【００４５】
また、半導体素子の入出力を接続する帰還回路についても、本発明の実施の形態で示した、１段目、２段目への適用のみならず、多段構成の電力増幅器を構成するいずれの半導体素子にも適用することができる。
【００４６】
さらに、本発明では、帰還回路の帰還量に着目して利得の温度補償を行うため、各整合回路のインピーダンスを変化させない。そのため、先行技術であったような、利得以外の電力増幅器の特性を変化させることなく、利得の温度補償を実現することができる。
【産業上の利用可能性】
【００４７】
本発明にかかる電力増幅器は、効率、歪特性などの電力増幅器の特性を劣化させることなく、利得に対する温度補償を実現することができるという効果を有し、移動体通信機器等の電力増幅器として有用である。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施の形態１における電力増幅器の構成を示す回路図である。
【図２】本発明の実施の形態２における電力増幅器の構成を示す回路図である。
【図３】本発明の実施の形態３における電力増幅器の構成を示す回路図である。
【図４】本発明の実施の形態４における電力増幅器の構成を示す回路図である。
【図５】本発明の実施の形態４における電力増幅器の構成の応用例を示す回路図である。
【図６】本発明の実施の形態１，２と先行技術における温度−利得特性を示す特性図である。
【図７】本発明の実施の形態１，２，３と先行技術における温度−利得特性を示す特性図である。
【図８】本発明の実施の形態を説明する基礎となる回路構成を示す回路図である。
【図９】図８の構成における温度−利得特性を示す特性図である。
【図１０】図８の帰還回路内の抵抗と利得の関係を示す特性図である。
【図１１】図８の帰還回路内のキャパシタの容量と利得の関係を示す特性図である。
【図１２】本発明の先行技術を示す回路図である。
【図１３】本発明の先行技術を説明するスミスチャートである。
【図１４】本発明の先行技術を説明するスミスチャートである。
【符号の説明】
【００４９】
１  電力増幅器の入力端子
２  電力増幅器の制御端子
３  直流バイアス印加端子
４  電力増幅器の出力端子
５，６，７  半導体素子
８，９，１０  整合回路
１１  ＭＭＩＣ部
１２  ＭＭＩＣ部と出力整合回路を結ぶ端子
１３  帰還回路内の温度特性を有するチップ抵抗
１４  帰還回路内のチップキャパシタ
１５  帰還回路
１６  出力整合回路
１７  帰還回路内のチップ抵抗
１８  帰還回路内の温度特性を有するチップキャパシタ
１９  帰還回路内の温度特性を有するチップ抵抗
２０  帰還回路内のチップキャパシタ
２１  帰還回路
２２  ＭＭＩＣ部内に形成した帰還回路の温度特性を有する抵抗
２３  ＭＭＩＣ部内に形成した帰還回路のキャパシタ
２４  ＭＭＩＣ部内に形成した帰還回路
２５  ＭＭＩＣ部内に形成した帰還回路の温度特性を有する抵抗
２６  ＭＭＩＣ部内に形成した帰還回路のキャパシタ
２７  ＭＭＩＣ部内に形成した帰還回路
２８，２９  出力整合回路内のマイクロストリップ線路
３０，３１  マイクロストリップ線路に並列に接続したキャパシタ
３２  マイクロストリップ線路と出力端子を直列に接続するキャパシタ
【図１】
2005217628.tif 000003
【図２】
2005217628.tif 000004
【図３】
2005217628.tif 000005
【図４】
2005217628.tif 000006
【図５】
2005217628.tif 000007
【図６】
2005217628.tif 000008
【図７】
2005217628.tif 000009
【図８】
2005217628.tif 000010
【図９】
2005217628.tif 000011
【図１０】
2005217628.tif 000012
【図１１】
2005217628.tif 000013
【図１２】
2005217628.tif 000014
【図１３】
2005217628.tif 000015
【図１４】
2005217628.tif 000016