(57)【要約】【課題】静止状態の監視画像の動きを検知する監視カメラや、手ぶれ補正等のために動き検出が必要なデジタルビデオカメラに用いるのに好適な、前フレームとの差分イメージ信号を検出する、回路構成の規模が小さくて済み、しかも光入力信号のレベルを１００％付近に設定しても飽和は少なく大きな変動分を生成することが出来る、ＣＭＯＳイメージセンサの差分信号検出回路を提供する。【解決手段】ＣＭＯＳイメージセンサの１画素構成をフォトダイオードと２つのメモリとし、フォトダイオードに１フレーム期間ずつ蓄積された光信号入力の電荷を撮像信号として２つのメモリに１フレーム置きに別々に交互に記憶し、これを１フレーム時間差のある撮像信号として読み出し、この読み出した２つの撮像信号を１フレーム期間内に複数回交互に切り替えてＣＤＳ回路に加えることにより２つの撮像信号の差分を得るものである。【選択図】      図１
2005217471.tif 000002
【特許請求の範囲】
【請求項１】
被写体光学像を撮像して得た、１フレーム分の第１の撮像信号と前記第１の撮像信号の直前に存在する１フレーム分の第２の撮像信号とを１組にして、１フレーム分の時間差がある前記第１の撮像信号と前記第２の撮像信号との差分を検出して、前記差分に係る撮像信号のみを出力するＣＭＯＳイメージセンサ差分信号検出回路において、
前記被写体光学像を受光して光電変換出力するための画素を、マトリクス状に多数配置した受光手段と、
前記受光手段の各前記画素にそれぞれ接続されており、各前記画素から出力しかつ前記１組の前記第１、第２の撮像信号に係る光電変換出力をそれぞれ、１フレーム分の帰線消去期間内に、１フレーム分の時間差で順次交互に書き換え可能なように記憶し、書き換え可能なように記憶しかつ１フレーム分の時間差のある前記１組の前記第１、第２の撮像信号に係る光電変換出力を同時に読み出す記憶手段と，
前記記憶手段から同時に読み出した前記光電変換出力から、前記１組の前記第１、第２の撮像信号を生成し、生成した前記第１、第２の撮像信号との差分を前記差分に係る撮像信号として出力する差動手段とを、
有することを特徴とするＣＭＯＳイメージセンサ差分信号検出回路。
【請求項２】
前記請求項１に記載されたＣＭＯＳイメージセンサ差分信号検出回路において、
前記差動手段は、前記第１と第２の撮像信号を１フレーム期間内に複数回交互に切り替えてＣＤＳ回路に加えることにより前記第１と第２の撮像信号の差分を得ることを特徴とするＣＭＯＳイメージセンサ差分信号検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサに係り、静止状態の監視画像の動きを検知する監視カメラや、手ぶれ補正等のために動き検出が必要なデジタルビデオカメラに用いるのに好適な、前フレームとの差分イメージ信号(以下差分信号と記す)を検出して出力する半導体によるＣＭＯＳイメージセンサの差分信号検出回路に関するものである。
【背景技術】
【０００２】
まず、従来のＣＭＯＳイメージセンサ３の全体の構成図を図５に、１画素部分の構成を図６に示し、以下に説明する。
【０００３】
この従来のＣＭＯＳイメージセンサ３は図５に示すように垂直選択回路３ａ，水平選択回路３ｂ，画素構成部３ｃを有する。
【０００４】
画素構成部３ｃは被写体光学像を受光しアナログ電気信号に変換するマトリクス状に複数の画素で配列され、垂直選択回路３ａは画素構成部３ｃへ垂直ラインの画素列を選択するパルス列を生成して送り、水平選択回路３ｂは画素構成部３ｃの水平画素を選択するスイッチ列から構成される。
【０００５】
そして、このＣＭＯＳイメージセンサ３の動作を次に説明する。まず、被写体光学像が結像され被写体光学像の光量に応じた電荷を蓄積した画素（０，０），（０，１），．．．（ｎ，ｍ−１），（ｎ，ｍ）を、垂直選択回路３ａから出力されるパルス列ｒｏｗ０，ｒｏｗ１，．．．ｒｏｗｎで垂直ラインの画素列を選択し、Ｓｏｕｔ０，Ｓｏｕｔ１，．．．Ｓｏｕｔｍ−１，Ｓｏｕｔｍを水平選択回路３ｂへ送り、水平選択回路でこの水平方向のＳｏｕｔ０，Ｓｏｕｔ１，．．．Ｓｏｕｔｍ−１，Ｓｏｕｔｍを順次選択して、被写体光学像をアナログ電気信号Ｓ０に変換して出力する。
【０００６】
次に、画素構成部３ｃを構成する１画素の回路例を図６に示す。この回路はトランジスタＴｒ１，Ｔｒ２，Ｔｒ３、フォトダイオードＰＤ１より構成される。そして、この回路例の動作を説明する。
【０００７】
まず、トランジスタＴｒ１をＰＤＲＳＴ１パルスによりＯＮにしてフォトダイオードＰＤ１の電荷をリセットする。次にＴｒ１をＰＤＲＳＴ１パルスによりＯＦＦにする。このＴｒ１をＯＦＦにした状態で、フォトダイオードＰＤ１に被写体光学像による光を結像すると、被写体光学像の光量に応じてフォトダイオードＰＤ１に電荷が供給される。
【０００８】
フォトダイオードＰＤ１に供給された電荷を所定時間（例えば１フレーム）蓄積した後、垂直選択回路３ａから供給されるＲＯＷＳ１パルスによりトランジスタＴｒ３をＯＮにしてフォトダイオードＰＤ１に蓄積された電荷をＴｒ２，Ｔｒ３経由で被写体光学像を電気信号に変換した出力信号Ｓｏｕｔとして取りだし、水平選択回路３ｂに加える。
【０００９】
水平選択回路３ｂでは水平方向の画素の出力信号Ｓｏｕｔを選択すると共に水平選択回路３ｂに内蔵されている図示しないＣＤＳ（Correlated  Double  Sampling：相関二重サンプリング）回路により雑音の一部を除去したのちアナログ電気信号Ｓ０として出力する。この時、フォトダイオードＰＤ１に蓄積された電荷はＴｒ３がＯＮになると同時に出力信号として放出されるから一度の読み出しで消滅する。
【００１０】
次に、図７にＣＤＳ回路例を示す。このＣＤＳ回路はＳＷ０，ＳＷ１，ＳＷ２と容量Ｃ０，Ｃ１から構成される。ＣＭＯＳイメージセンサから出力される信号ＳｏｕｔがＣＤＳ回路のＳｏｕｔ−ｉｎに入力される前に、ＳＷ２はＯＦＦにしておいて、ＳＷ０とＳＷ１をＯＮにし容量Ｃ１の電荷をリセットする。
【００１１】
そして、Ｓｏｕｔに被写体光学像成分が入力された時、ＳＷ０をＯＦＦに、ＳＷ１はＯＮにして容量Ｃ１に被写体光学像成分の電荷を蓄積する。被写体光学像成分の電荷の蓄積が終了するとＳＷ１をＯＦＦにしＳＷ２をＯＮにすればＳｃｄｓ−ｏｕｔから信号Ｓｏｕｔから雑音を除去したアナログ電気信号Ｓ０がＣＤＳ回路から出力される。
【００１２】
以上説明したＣＭＯＳイメージセンサ３を用いたデジタル差分信号検出システム例を図８（Ａ）に示す。このシステムは撮像レンズ２、ＣＭＯＳイメージセンサ３、アナログ／デジタル変換回路ＡＤＣ４、デジタル差分信号処理回路５、フレームメモリ６から構成される。
【００１３】
このデジタル差分信号検出システムの動作を説明すると、まず、被写体光学像１を撮像レンズ２によりＣＭＯＳイメージセンサ３の受光部に結像させる。そしてＣＭＯＳイメージセンサ３からはアナログイメージ信号Ｓ０が出力されＡＤＣでデジタルイメージ信号Ｄ０に変換する。
【００１４】
最初のフレームでは、まずデジタルイメージ信号Ｄ０はデジタル差分信号処理回路５を経由してフレームメモリ６に記憶される。そして次のフレームでデジタル差分信号処理回路５において最初のフレームのデジタルイメージ信号Ｄ０との差分信号処理を行い、差分信号Ｄｓｏｕｔをデジタル差分信号処理回路５から出力する。
【００１５】
このとき得られる差分信号例を図９に示す。（ａ）に示す波形は図８（Ａ）のＣＭＯＳイメージセンサ３から出力されたアナログ信号Ｓ０で、略１００％近いレベルの被写体光学像１を撮像したものである。このアナログ信号Ｓ０の２フレーム目のＳ０ｂに変動分Ｌ１とＨ１が混入しＨ１は１００％以上のレベルとなっている。
【００１６】
ＣＭＯＳイメージセンサ出力は通常４００％程度までは被写体光学像１の光量に対応し、１００％を超えたあたりから圧縮し１２０％から１５０％のレベルに変換している。しかし、差分信号としては正確な情報が必要であり、このため出来るだけ圧縮しない信号が望ましいので、ＣＭＯＳイメージセンサ出力は圧縮を掛けずそのまま用いる。
【００１７】
このため、ＣＭＯＳイメージセンサ３から出力されたアナログ信号Ｓ０をＡＤＣ４でデジタル信号Ｄ０に変換する時、１００％以上の信号レベルはＡＤＣ４において１００％に制限されるから、アナログ信号Ｓ０に混入した２フレーム目の信号Ｓ０ｂの変動分Ｌ１とＨ１の中のＨ１における１００％以上のレベルは、１００％に制限されてデジタルイメージ信号Ｄ０に変換される。
【００１８】
このデジタルイメージ信号Ｄ０と１フレーム前にフレームメモリ６に記憶されたデジタルイメージ信号Ｄｍｅｍとの差分信号Ｄｓｏｕｔを、デジタル差分信号処理回路５で生成する。そうすると、この時、Ｓ０ｂの変動分Ｌ１とＨ１が、Ｄｓｏｕｔａ及びＤｓｏｕｔｂに差分信号として生成される（図９（ｄ））。
【００１９】
ところで、Ｈ１はＡＤＣ４において１００％を超える変動成分がカットされている。このため、図９（ｅ）に示すように、デジタル信号Ｄ０に変換する時にアナログ信号Ｓ０は１００％以下の略５０％付近のレベルに通常設定し、変動分Ｌ２及びＨ２が生じても１００％のレベルを超えないようにする。このようにすれば、差分信号Ｄｓｏｕｔは図９（ｇ）に示されるように変動分のみが正確に検出される。
【００２０】
しかし、アナログ信号Ｓ０は出来るだけ信号レベルを大きくして雑音成分の影響を受けないように、撮像レンズの絞りを開けて１００％近い信号レベル状態にしておくことが望ましく、そうすれば、変動分のレベルも大きく検出されるから正確な処理が出来る。
【００２１】
このため図１０、図１１に示すように画素毎にアナログメモリを２組持つＣＭＯＳイメージセンサを用いて、１００％以上のアナログ信号Ｓ０においても変動分を検出できる図８（Ｂ）に示すアナログ差分信号検出システムがある。
【００２２】
この図８（Ｂ）におけるアナログ差分信号検出システムは、撮像レンズ２、アナログメモリを２組持つＣＭＯＳイメージセンサ３、アナログ差分信号処理回路７、ＡＤＣ４から構成される。
【００２３】
このアナログ差分信号検出システムの動作を説明すると、まず、被写体光学像１を撮像レンズ２によりＣＭＯＳイメージセンサ３の受光部に結像させる。そしてＣＭＯＳイメージセンサ３から１フレームの時間差のあるアナログメモリに記憶されたアナログ信号Ｓａとアナログ信号Ｓｂとをアナログ差分信号処理回路７に加えアナログ差分信号Ｓｄを得る。
【００２４】
このアナログ差分信号ＳｄをＡＤＣ４でデジタル信号Ｄｓｏｕｔに変換すれば変動分のレベルがカットされない良好な差分信号を得ることが出来る。
【００２５】
図８（Ｂ）に用いるＣＭＯＳイメージセンサ３の例を図１０に、画素構成例とアナログ差分信号回路例を図１１に示す。アナログメモリは図１１に示される浮遊容量Ｃ１とＣ２でありＰＤ１からの電荷を１フレーム毎に交互に記憶する。またこの容量に蓄積された電荷は電圧成分として扱われるため読み出しても保持されるため、２フレーム期間連続して読み出して用いる。
【００２６】
アナログ差分信号検出システムでは、アナログメモリが２組のため、図１１に示すように各アナログメモリ出力にそれぞれのＣＤＳ回路を設置する必要があり、このため、ＣＤＳ回路を内臓した水平選択回路を図１０で示すように２組設置する。従って従来のＣＭＯＳイメージセンサに比較し回路構成の規模が増大した。
【特許文献１】「特開２０００−３２３４７号公報」
【発明の開示】
【発明が解決しようとする課題】
【００２７】
ところで、光入力信号のレベルを１００％付近に設定しても飽和はなく正確な差分信号を得られる従来のＣＭＯＳイメージセンサを用いた差分信号検出回路は、ＣＭＯＳイメージセンサの画素部に２組のアナログメモリを設置して１フレームの時間差のある２組のアナログイメージ信号を生成すると、この２組のアナログイメージ信号を用いて行う差分処理のために、ＣＤＳ回路を付加した２組の水平選択回路と、アナログ差分信号処理回路と、が必要になり従来のＣＭＯＳイメージセンサに比較し回路構成の規模が大きくなり、小型化が困難になると共にコストアップになると言う問題点がある。
【００２８】
そこで本発明は、上記問題点を解決して、回路構成の規模が小さくて済み、しかも光入力信号のレベルを１００％付近に設定しても飽和のない大きな変動分を生成することが出来る、ＣＭＯＳイメージセンサを用いた差分信号検出回路を得ることを目的とする。
【課題を解決するための手段】
【００２９】
上記目的を達成するため、第１の発明のＣＭＯＳイメージセンサを用いた差分信号検出回路は、被写体光学像を撮像して得た、１フレーム分の第１の撮像信号と前記第１の撮像信号の直前に存在する１フレーム分の第２の撮像信号とを１組にして、１フレーム分の時間差がある前記第１の撮像信号と前記第２の撮像信号との差分を検出して、前記差分に係る撮像信号のみを出力するＣＭＯＳイメージセンサ差分信号検出回路において、前記被写体光学像を受光して光電変換出力するための画素を、マトリクス状に多数配置した受光手段（ＣＭＯＳイメージセンサ３）と、前記受光手段の各前記画素にそれぞれ接続されており、各前記画素から出力しかつ前記１組の前記第１、第２の撮像信号に係る光電変換出力をそれぞれ、１フレーム分の帰線消去期間内に、１フレーム分の時間差で順次交互に書き換え可能なように記憶し、書き換え可能なように記憶しかつ１フレーム分の時間差のある前記１組の前記第１、第２の撮像信号に係る光電変換出力を同時に読み出す記憶手段（（画素部＋メモリ部）３ｃ‘）と、前記記憶手段から同時に読み出した前記光電変換出力から、前記１組の前記第１、第２の撮像信号を生成し、生成した前記第１、第２の撮像信号との差分を前記差分に係る撮像信号として出力する差動手段（（ＣＤＳ部＋アナログ差分信号処理部）３ｃｄｓ’）とを、有する。
【００３０】
上記目的を達成するため、第２の発明のＣＭＯＳイメージセンサを用いた差分信号検出回路は、前記第１の手段に記載されたＣＭＯＳイメージセンサ差分信号検出回路において、
前記差動手段は、前記第１と第２の撮像信号を１フレーム期間内に複数回交互に切り替えてＣＤＳ回路に加えることにより前記第１と第２の撮像信号の差分を得るものである。
【発明の効果】
【００３１】
本発明のＣＭＯＳイメージセンサ差分信号検出回路によれば、１フレームの時間差による差分信号として大きな変動分を生成することが出来、しかも、回路構成の規模が小さくて済み、小型化が容易でコスト低減が可能な、省資源・省電力効果を持つＣＭＯＳイメージセンサ差分信号検出回路を得ることが出来る。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施の最良の形態につき、好ましい実施例により、図面を参照して説明する。
【実施例１】
【００３３】
本発明に係るＣＭＯＳイメージセンサの画素及び周辺回路の一部分を図１に示す。図１のＣＭＯＳイメージセンサは（画素部＋メモリ部）３ｃ‘と（ＣＤＳ部＋アナログ差分信号処理回路）３ｃｄｓ’から構成される。
【００３４】
まず、（画素部＋メモリ部）３ｃ‘について説明する。画素部はフォトダイオードＰＤ１、リセットトランジスタＴｒ１、トランスファーゲートＴｒ２，Ｔｒ３から構成され、メモリ部は浮遊容量Ｃ１，Ｃ２と浮遊容量に蓄積された電荷をリセットするトランジスタＴｒ８，Ｔｒ９と浮遊容量に蓄積された電荷をソースフォロワで読み出すトランジスタＴｒ４，Ｔｒ５とラインを選択するトランジスタＴｒ６，Ｔｒ７とから構成される。
【００３５】
そして、最初にＴｒ１をパルスＰＤＲＳＴ１によりＯＮにして、ＰＤ１をリセットする。同時にＴｒ８をパルスｏｒｓｔ、Ｔｒ９をパルスｅｒｓｔ、をＯＮにすることにより浮遊容量Ｃ１，Ｃ２をリセットする。
【００３６】
次に、ＯＮにしたパルスを全てＯＦＦにして、フォトダイオードＰＤ１に被写体光学像を撮像レンズ２により結像し、被写体光学像による光を電荷として蓄積する。そして、１フレーム分被写体光学像の光による電荷を蓄積した後、Ｔｒ２をパルスｇｘｌｏによりＯＮにして、フォトダイオードＰＤ１に蓄積された電荷を浮遊容量Ｃ１に転送する。
【００３７】
１フレーム分フォトダイオードＰＤ１に蓄積された電荷を浮遊容量Ｃ１に転送後、パルスｇｘｌｏをＯＦＦにし、次にＴｒ１をパルスＰＤＲＳＴ１によりＯＮにしてフォトダイオードＰＤ１をリセットした後、Ｔｒ１をパルスＰＤＲＳＴ１によりＯＦＦにして、次の１フレーム期間フォトダイオードＰＤ１に次の１フレーム分被写体光学像の光による電荷を蓄積する。
【００３８】
そして、１フレーム分被写体光学像の光による電荷を蓄積した後、Ｔｒ３をパルスｇｘｌｅによりＯＮにして、フォトダイオードＰＤ１に蓄積された電荷を浮遊容量Ｃ２に転送する。１フレーム分フォトダイオードＰＤ１に蓄積された電荷を浮遊容量Ｃ２に転送後、パルスｇｘｌｅをＯＦＦにする。
【００３９】
更に、Ｔｒ１をパルスＰＤＲＳＴ１によりＯＮにしてフォトダイオードＰＤ１をリセットした後、Ｔｒ１をパルスＰＤＲＳＴ１によりＯＦＦにして、２回目の次の１フレーム期間フォトダイオードＰＤ１に次の１フレーム分被写体光学像の光による電荷を蓄積する。
【００４０】
浮遊容量Ｃ１に最初のフレームの電荷が、浮遊容量Ｃ２に次のフレームの電荷が、蓄積されると、パルスｒｏｗによりＴｒ６とＴｒ７を同時にＯＮにして、浮遊容量Ｃ１に蓄積された最初のフレームの電荷によるアナログ信号ＳｏｕｔａがＴｒ４経由でＴｒ６より出力され、浮遊容量Ｃ２に蓄積された次のフレームの電荷によるアナログ信号ＳｏｕｔｂがＴｒ５経由でＴｒ７より同じタイミングで出力される。
【００４１】
次に（ＣＤＳ部＋アナログ差分信号処理回路）３ｃｄｓ’について説明する。この（ＣＤＳ部＋アナログ差分信号処理回路）３ｃｄｓ’は、電流源Ｉ１，Ｉ２とスイッチＳ１，Ｓ２，Ｓ３，Ｓ４と容量Ｃ３，Ｃ４と増幅器Ａ１とから構成される。
【００４２】
この回路の動作を説明すると、まず、スイッチＳ１，Ｓ２をＯＦＦに、Ｓ３，Ｓ４をＯＮにするとＣ４のＥ点の電圧がＶｒｅｆ１となりこれを電荷Ｑｒｅｆとして蓄積する。
Ｑｒｅｆ＝Ｃ４ｘＶｒｅｆ１
【００４３】
次にスイッチＳ２，Ｓ３をＯＮにし、スイッチＳ１，Ｓ４をＯＦＦとすると、Ｃ３に蓄積される電荷Ｑｂは、
Ｑｂ＝Ｃ３ｘ（Ｖｒｅｆ１−Ｖｓｂ）
となる。          （Ｖｓｂ：信号Ｓｏｕｔｂが電流源Ｉ２に流れて生じた電圧）
【００４４】
そして、スイッチＳ１をＯＮにし、スイッチＳ２，Ｓ３，Ｓ４をＯＦＦにすると、Ｄ点の電圧Ｖｄは、
Ｖｄ＝Ｖｓａ＋（Ｖｒｅｆ１−Ｖｓｂ）
＝（Ｖｓａ−Ｖｓｂ）＋Ｖｒｅｆ１
となる。            （Ｖｓａ：信号Ｓｏｕｔｂが電流源Ｉ１に流れて生じた電圧）
【００４５】
次に、スイッチＳ１，Ｓ４をＯＮにし、スイッチＳ２，Ｓ３をＯＦＦにすると、Ｅ点の電圧Ｖｅは、
Ｖｅ＝Ｃ４／（Ｃ４＋Ｃ３）ｘ（Ｖｓａ−Ｖｓｂ）＋Ｖｒｅｆ１
となる。
【００４６】
増幅器Ａ１の増幅率Ｋを（Ｃ４＋Ｃ３）／Ｃ４としオフセット電圧を−Ｖｒｅｆ１とすれば、増幅器Ａ１から出力される信号電圧Ｓｄは、
Ｓｄ＝Ｖｓａ−Ｖｓｂ
となり、最初のフレームの電荷によるアナログ信号Ｓｏｕｔａと次のフレームの電荷によるアナログ信号Ｓｏｕｔｂの差分信号Ｓｄが生成される。
【００４７】
このように、（ＣＤＳ部+アナログ差分信号処理回路）３ｃｄｓ‘は、図１１の従来の２組のＣＤＳ部とアナログ差分信号処理回路部を、図１に示すように略１つのＣＤＳ回路の規模でＣＤＳ部とアナログ差分信号処理回路部の動作を行えるよう構成したものである。従って、図１０に示すような２組の水平選択回路も不要で１つの水平選択回路でよい。このため回路規模は大幅に縮小出来る効果がある。
【００４８】
次に、図２に本発明に係るＣＭＯＳイメージセンサ３の概要図を示す。このＣＭＯＳイメージセンサ３は垂直選択回路３ａ、図１の（ＣＤＳ部＋アナログ差分信号処理回路）３ｃｄｓ’を含む水平選択回路３ｂ“、１画素ごとに２組のメモリを持つ画素構成部３ｃ‘で構成する。
【００４９】
そして、このＣＭＯＳイメージセンサ３の動作を次に説明する。まず、被写体光学像が結像され被写体光学像の光量に応じた電荷を蓄積した画素（０，０），（０，１），．．．（ｎ，ｍ−１），（ｎ，ｍ）を、垂直選択回路３ａから出力されるパルス列ｒｏｗ０，ｒｏｗ１，．．．ｒｏｗｎで垂直ラインの画素列を選択し、Ｓｏｕｔ０，Ｓｏｕｔ１，．．．Ｓｏｕｔｍ−１，Ｓｏｕｔｍを水平選択回路３ｂ“へ送り、水平選択回路３ｂ”でこの水平方向のＳｏｕｔａ０，Ｓｏｕｔ１，．．．Ｓｏｕｔｍ−１，Ｓｏｕｔｍを順次選択したのち差分信号を生成し、被写体光学像をアナログ差分信号Ｓｄに変換して出力する（Ｓｏｕｔ０＝Ｓｏｕｔａ０，Ｓｏｕｔｂ０とする。以下同様）。
【００５０】
図３に図１及び図２で説明したＣＭＯＳイメージセンサ３のタイミングチャートを示す。（Ｂ）は（Ａ）のＶｓｙｎｃ部分を拡大したものである。さらに図４に各部分の波形図を示し差分信号が得られる状態を説明する。差分信号Ｓｄのレベルが小さい場合、図１の増幅器Ａ１の増幅率Ｇ０を図４（ｉ）に示すように最大値１００％付近に調整する。
【００５１】
そして、図８（Ｃ）に、本発明に係るＣＭＯＳイメージセンサ３を用いたアナログ差分信号検出システム例を示す。このＣＭＯＳイメージセンサ３からは差分信号Ｓｄが直接出力されるので、そのままアナログ差分信号として用いてもよく、ＡＤＣ４を経由してデジタル差分信号Ｄｓｏｕｔとして用いても良い。
【００５２】
このように、本発明によれば、図８の従来例（Ａ），（Ｂ）に比較し簡単な構成の差分信号処理システム（Ｃ）を得ることが出来る。
【図面の簡単な説明】
【００５３】
【図１】本発明に係るＣＭＯＳイメージセンサに内蔵されるアナログ差分信号処理回路例を示す図である。
【図２】本発明係るＣＭＯＳイメージセンサの構成例を示す図である。
【図３】本発明係るＣＭＯＳイメージセンサのタイミングチャートを示す図である。
【図４】本発明係るＣＭＯＳイメージセンサの波形図を示す図である。
【図５】従来のＣＭＯＳイメージセンサの構成例を示す図である。
【図６】ＣＭＯＳイメージセンサの画素構成例を示す図である。
【図７】ＣＭＯＳイメージセンサに用いるＣＤＳ回路例を示す図である。
【図８】差分信号処理システム例を示す図である。
【図９】従来のデジタル差分信号処理における波形を示す図である。
【図１０】従来のメモリを内臓するＣＭＯＳイメージセンサの構成例を示す図である。
【図１１】従来のメモリを内臓するＣＭＯＳイメージセンサの回路構成例を示す図である。
【符号の説明】
【００５４】
１          被写体光学像
２          撮像レンズ
３          ＣＭＯＳイメージセンサ
３ａ        垂直選択回路
３ｂ        水平選択回路
３ｃ        画素構成部
３ｃ‘      画素部＋メモリ部                  （記憶手段）
３ｃｄｓ    ＣＤＳ部
３ｃｄｓ‘  ＣＤＳ部＋アナログ差分信号処理部  （差動手段）
４          ＡＤＣ
５          デジタル差分信号処理回路
６          フレームメモリ
７          アナログ差分信号処理回路
【図１】
2005217471.tif 000003
【図２】
2005217471.tif 000004
【図３】
2005217471.tif 000005
【図４】
2005217471.tif 000006
【図５】
2005217471.tif 000007
【図６】
2005217471.tif 000008
【図７】
2005217471.tif 000009
【図８】
2005217471.tif 000010
【図９】
2005217471.tif 000011
【図１０】
2005217471.tif 000012
【図１１】
2005217471.tif 000013