(57)【要約】【課題】  半導体素子と半導体キャリア基板のギャップ部周辺の接続特性を向上させ、且つ高放熱化を実現させる接続構造を提供する。【解決手段】  半導体素子の回路形成面の外周部１ａに複数個の電極パッド部２ａを配列し、かつ、外周部の電極パッド部２ａより内側の領域であるエリア内部１ｂに、一つ以上の電極パッド部２ｂを設けた半導体素子１と、半導体素子を搭載する半導体キャリア基板４とを備え、外周部の電極パッド部２ａとエリア内部の電極パッド部２ｂに、互いに寸法が異なるバンプ３を形成し、バンプに半田あるいは導電性接着材６を転写させ、半導体キャリア基板とフリップチップ接続した。これにより、半導体素子と半導体キャリア基板の反り形状に応じて発生するギャップをバンプ３の寸法をコントロール補正することで、組立検査工程でのＯＰＥＮ不良率を大きく低減させ、組立歩留の向上を図ることができる。【選択図】  図１
2005217264.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の回路形成面の外周部に複数個の電極パッド部を配列し、かつ、前記外周部の前記電極パッド部より内側の領域であるエリア内部に、一つ以上の電極パッド部を設けた半導体素子と、前記半導体素子を搭載する半導体キャリア基板とを備えた半導体装置であって、前記外周部の電極パッド部と前記エリア内部の電極パッド部に、互いに寸法が異なるバンプを形成し、前記バンプに半田あるいは導電性接着材を転写させ、前記半導体キャリア基板とフリップチップ接続したことを特徴とする半導体装置。
【請求項２】
前記バンプは、ボールボンディング法によるスタッドバンプ法で形成した請求項１記載の半導体装置。
【請求項３】
前記バンプの寸法は、前記半導体キャリア基板の反り形状に応じて、外周部よりエリア内部のバンプを大きく、または、エリア内部より外周部のバンプを大きくした請求項１記載の半導体装置。
【請求項４】
前記バンプは、隣接する電極パッド間と、バンプ上に転写塗布される半田あるいは導電性接着材とがショートしない範囲でバンプの寸法を大きくすることができる許容範囲を設けている請求項３記載の半導体装置。
【請求項５】
前記寸法が大きいバンプは、表面積を大きくするために窪みを形成したバンプ台座部を有し、かつ、前記バンプ台座部の周辺部より高くした凸部を中央部に有する形状である請求項３記載の半導体装置。
【請求項６】
半導体素子の回路形成面の外周部に形成した電極パッド部と、前記外周部の電極パッド部より内側の領域であるエリア内部に形成した電極パッド部に、互いに寸法が異なるバンプを形成する工程と、凹型または凸型を有したレベリングツールを用いて、前記外周部と前記エリア内部のバンプを同時に一括平坦化するレベリング工程と、高さが異なるレベリング済みのバンプに半田或いは導電性接着材を転写し、半導体キャリア基板にフリップチップ接続するフリップチップ実装工程と、樹脂を前記半導体素子と前記半導体キャリア基板の間に充填硬化させる封止工程とを含む半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法に用いる凹型または凸型を有したレベリングツールを備えた半導体装置の製造装置であって、前記レベリングツールは、半導体素子の寸法より大きく、かつ、高い剛性および熱伝導率と耐熱性を有した金属材質からなることを特徴とする半導体装置の製造装置。
【請求項８】
請求項６記載の半導体装置の製造方法に用いる凹型または凸型を有したレベリングツールを備えた半導体装置の製造装置であって、半導体素子の回路形成面の外周部とエリア内部の電極パッド部に形成したバンプを、半導体素子を回転させることなく、前記レベリングツールで、一括で同時に平坦化することができることを特徴とする半導体装置の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、従来の半導体素子の外周部にペリフェラル配置した複数個あるＡｌ等の電極パッド部と、回路形成内部に一つ以上のＡｌ等の電極パッド部を形成させたパッドオンエレメント（ＰＯＥ）と称するＰＯＥ素子（半導体素子）を用いてフリップチップ（ＦＣ）実装した構造を有する半導体装置に関するものである。特に、フリップチップするＰＯＥ素子を支持する半導体キャリア基板の凹型の大きな反りにより、半導体素子の中央部（エリア内部）に形成したスタットバンプボンディング（ＳＢＢ）部の接続性及びその接合信頼性を大きく低下するのを防止できるエリアパッド化した小型半導体装置とその製造方法に関するものである。本発明の半導体キャリア基板の大きな反り（２０〜３０μｍ）にも対応できるエリアパッド化した小型半導体装置は、従来のＦＣ実装構造の半導体装置では対応できなかった半導体素子の特性向上の為の電源補強（ＩＲドロップ電圧低下防止）等が十分できるものである。また、エリアパッド内部に複数の電気的接続端子である電極パッドを有していることから、半導体装置の多ピン化や高機能化、また高い放熱性を実現することができることを目的とした半導体装置およびその製造方法、およびバンプ寸法（径と高さ）を半導体素子の内外の領域で可変する製造装置に関するものである。
【背景技術】
【０００２】
以下、図面を参照して従来のフリップチップ（ＦＣ）実装したエリアパッド化半導体装置について説明する。図１３および図１４は、従来のＦＣ方式で実装した、エリアパッド化した小型半導体装置の断面図である。
【０００３】
図１３および図１４に示すように、従来のエリアパッド化した小型半導体装置では、半導体素子１を支持する半導体キャリア基板４の大きな反り（例えば凹型）の影響により、前記半導体素子１とそれを支持する前記半導体キャリア基板４の中央部であるエリア内部１ｂで、大きな隙間（ギャップ）が発生した。この現象により、前記半導体素子１のエリア内部１ｂとその中央部１ｃのＡｌ電極パッド２ｂ，２ｃ上に形成したＡｕ等のバンプ３ｂ，３ｃ（半田或いは導電性接着材６を介している）と前記半導体キャリア基板４上の複数の配線電極部５とが十分接続されずＯＰＥＮ不良となり、エリアパッド化した小型半導体装置の組立歩留（％）が大きく低下する構造であった。また、組立後においてＡｕバンプ３と半導体キャリア４の配線電極部５とが、半田或いは導電性接着材６を介して、絶縁材であるエポキシ系樹脂７を充填被覆させて電気的に接続されていても、熱疲労試験等の信頼性試験において負荷される熱ストレスの影響により、半田或いは導電性接着材６の部分でクラックが発生し、Ａｕバンプ３（半田或いは導電性接着材６を介している）と半導体キャリア基板４上の配線電極部５とが接続されたＳＢＢ接続部の接続抵抗値が高くなり、ＯＰＥＮ不良に至るといった技術的課題があった。更に、従来技術では、エリア内部に電源強化用の端子が増加し、他ピン化だけでなく、高機能化されたことで、従来よりも高い放熱性も必要であった。しかし、エリア内部１ｂでは、接続不良が多発しており、ＯＰＥＮ不良だけでなく、半導体素子１の熱的破壊を生じるといった致命的な技術的課題も発生していた。
【０００４】
尚、エリアパッド化した小型半導体装置のＦＣ接続特性に大きく起因する半導体キャリア基板４の面全体の反り量は重要なファクターであるが、前記半導体キャリア基板４の反り量を現行の２０〜３０μｍより小さくすることは現実的には不可能であり、半導体キャリア基板４の反り形状に対応できる新たな接続手段が必要不可欠であった。
【０００５】
以上の背景技術により、実験的にＡｕバンプ３の高さを可変する試みをした。その結果、前記ギャップが大きい部分では、Ａｕバンプ３の寸法（高さと径）を大きくすることでＳＢＢ接続性の向上化が図れる傾向が確認できた。しかし、半導体素子１上の領域で、部分的にＡｕバンプ３の高さを可変することは、生産性に大きな課題があった。
【０００６】
つまり、図１５（改善前のバンプ形成工程）に示すように、改善前の工程では、Ａｕバンプ３の高さが最も低いＡｕバンプ３ａを形成し、その後、Ａｕバンプ３を平坦（以下レベリングと称す）する。次に、２番目に高いバンプ３ｂを形成し、またレベリングを行う。そして、更に最も高いＡｕバンプ３ｃを形成し、またレベリングを行うといた、多大なバンプ形成工程を有しており、生産工程数と生産タクトに多大な時間を要するといった製造的観点の大きな技術課題があった（例えば、特許文献１，２）。
【特許文献１】特開平１0−２９４３３０号公報
【特許文献２】特開昭６３−６５４３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記のように従来の半導体装置の構造では、回路形成部を上面にした半導体素子の外周部では、電極パッド部に形成したＡｕバンプと半田或いは導電性接着材がエポキシ系の樹脂を充填被覆させ、半導体キャリア基板の配線電極部と接続されているが、半導体素子の電源補強に対応しているエリア内部では、半導体キャリア基板の反り形状（特に凹型）の影響により、半導体素子と半導体キャリア基板間のギャップが大きくなる為、形成したＡｕバンプ（半田或いは導電性接着材が転写済み）と半導体キャリア基板の配線電極部とが十分接続されずにＯＰＥＮ不良となり組立歩留（％）が大きく低下するという技術的課題があった。また、回路形成部を上面にした半導体素子の外周部とエリア内部に形成したＡｕバンプ（半田或いは導電性接着材が転写済み）と半導体キャリア基板の配線電極部とがエポキシ系樹脂を介して、一旦、電気的に接続された場合においても熱疲労試験等の信頼性試験において負荷される熱ストレスの影響により、半田或いは導電性接着材の部分のクラック発生により、Ａｕバンプと半導体キャリアの配線電極部との接続抵抗値が著しく高くなり、ＯＰＥＮ不良に至るといった技術課題が発生していた。
【０００８】
今後、半導体素子設計において必要性が高まっている電源強化対策（半導体素子の回路形成部を構成するメモリ−機能やプロセッサー部等の電源強化）を実現させるには、半導体素子のエリア内部に電極パッド部を形成し、半田或いは導電性接着材を転写塗布させたＡｕバンプが、エポキシ系の樹脂材を介して半導体キャリアの配線電極部と高い接続信頼性を確保する接続構造を実現させることが必要である。そのためには、半導体キャリア基板の反りに対応できる新たな接続手段が必要不可欠であった。
【０００９】
したがって、この発明の目的は、前記従来のエリアパッド化した半導体装置を解決するもので、フリップチップ実装するＰＯＥと称する半導体素子とそれを支持する半導体キャリア基板の反り形状に応じて大きな隙間（ギャップ）が発生し、半導体装置の接続信頼性が低下することを防止することである。更に、エリア内部に電源補強の端子が増加したことによる他ピン・高機能化されたことで、従来よりも高い放熱性が必要であったが、前記ギャップ部分でのＯＰＥＮ不良の影響による致命的な半導体素子の熱的破壊が発生することを防止することである。従って、前記ギャップ部周辺の接続特性を向上させ、且つ高放熱化を実現させる接続構造を有したエリアパッド化した半導体装置およびその製造方法および製造装置を提供することである。
【課題を解決するための手段】
【００１０】
前記課題を解決するためにこの発明の請求項１記載の半導体装置は、半導体素子の回路形成面の外周部に複数個の電極パッド部を配列し、かつ、前記外周部の前記電極パッド部より内側の領域であるエリア内部に、一つ以上の電極パッド部を設けた半導体素子と、前記半導体素子を搭載する半導体キャリア基板とを備えた半導体装置であって、前記外周部の電極パッド部と前記エリア内部の電極パッド部に、互いに寸法が異なるバンプを形成し、前記バンプに半田あるいは導電性接着材を転写させ、前記半導体キャリア基板とフリップチップ接続した。
【００１１】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、前記バンプは、ボールボンディング法によるスタッドバンプ法で形成した。
【００１２】
請求項３記載の半導体装置は、請求項１記載の半導体装置において、前記バンプの寸法は、前記半導体キャリア基板の反り形状に応じて、外周部よりエリア内部のバンプを大きく、または、エリア内部より外周部のバンプを大きくした。
【００１３】
請求項４記載の半導体装置は、請求項３記載の半導体装置において、前記バンプは、隣接する電極パッド間と、バンプ上に転写塗布される半田あるいは導電性接着材とがショートしない範囲でバンプの寸法を大きくすることができる許容範囲を設けている。
【００１４】
請求項５記載の半導体装置は、請求項３記載の半導体装置において、前記寸法が大きいバンプは、表面積を大きくするために窪みを形成したバンプ台座部を有し、かつ、前記バンプ台座部の周辺部より高くした凸部を中央部に有する形状である。
【００１５】
請求項６記載の半導体装置の半導体装置の製造方法は、半導体素子の回路形成面の外周部に形成した電極パッド部と、前記外周部の電極パッド部より内側の領域であるエリア内部に形成した電極パッド部に、互いに寸法が異なるバンプを形成する工程と、凹型または凸型を有したレベリングツールを用いて、前記外周部と前記エリア内部のバンプを同時に一括平坦化するレベリング工程と、高さが異なるレベリング済みのバンプに半田或いは導電性接着材を転写し、半導体キャリア基板にフリップチップ接続するフリップチップ実装工程と、樹脂を前記半導体素子と前記半導体キャリア基板の間に充填硬化させる封止工程とを含む。
【００１６】
請求項７記載の半導体装置の半導体装置の製造装置は、請求項６記載の半導体装置の製造方法に用いる凹型または凸型を有したレベリングツールを備えた半導体装置の製造装置であって、前記レベリングツールは、半導体素子の寸法より大きく、かつ、高い剛性および熱伝導率と耐熱性を有した金属材質からなる。
【００１７】
請求項８記載の半導体装置の半導体装置の製造装置は、請求項６記載の半導体装置の製造方法に用いる凹型または凸型を有したレベリングツールを備えた半導体装置の製造装置であって、半導体素子の回路形成面の外周部とエリア内部の電極パッド部に形成したバンプを、半導体素子を回転させることなく、前記レベリングツールで、一括で同時に平坦化することができる。
【発明の効果】
【００１８】
この発明の請求項１記載の半導体装置によれば、外周部の電極パッド部とエリア内部の電極パッド部に、互いに寸法が異なるバンプを形成し、バンプに半田あるいは導電性接着材を転写させ、半導体キャリア基板とフリップチップ接続したので、フリップチップ実装するＰＯＥと称する半導体素子とそれを支持する半導体キャリア基板の反り形状に応じて発生する大きな隙間である、ギャップをバンプの寸法（径や高さ）をコントロール補正することで、組立検査工程でのＯＰＥＮ不良率を大きく低減させ、組立歩留の向上を図ることができる。また、このようにギャップの補正を講じることで、バンプ接続部は電気的に安定した構造を維持し、従来発生していたＯＰＥＮ不良の発生を防止することができることで、熱疲労等による熱ストレスも十分緩和でき、高い接続信頼性を確保することもできる。
【００１９】
請求項２では、バンプは、ボールボンディング法によるスタッドバンプ法で形成したので、スタットバンプボンディング（ＳＢＢ）部の接続信頼性を確保維持できる。
【００２０】
請求項３では、バンプの寸法は、半導体キャリア基板の反り形状に応じて、外周部よりエリア内部のバンプを大きく、または、エリア内部より外周部のバンプを大きくしたので、半導体キャリア基板の反り形状が凹型の場合は、半導体素子のエリア内部の電極パッドに形成するバンプ寸法（特にバンプ径やバンプ高さ）を大きく形成させることでギャップを補正することが可能となる。また、半導体キャリア基板の反り形状が凸型の場合は、凹型の場合と逆に、半導体素子の外周部の電極パッドに形成するバンプ寸法を、エリア内部よりも大きく形成させることで、半導体素子の外周部の大きなギャップを補正することが同様にできる。これにより高温高荷重を負荷することなくバンプ部の接続性の安定化が図れる。
【００２１】
請求項４では、バンプは、隣接する電極パッド間と、バンプ上に転写塗布される半田あるいは導電性接着材とがショートしない範囲でバンプの寸法を大きくすることができる許容範囲を設けているので、レベリング後のバンプに転写塗布する半田あるいは導電性接着材と隣接するバンプや電極パッドとショートを起こさないようにできる。
【００２２】
請求項５では、寸法が大きいバンプは、表面積を大きくするために窪みを形成したバンプ台座部を有し、かつ、バンプ台座部の周辺部より高くした凸部を中央部に有する形状であるので、レベリング後のバンプに転写塗布する半田或いは導電性接着材を十分に転写確保することができ、安定した接続歩留（％）と高いバンプの接続信頼性を確保維持できる。さらに、発熱する半導体素子からの熱を従来の外周部だけからでなく、エリア内部のバンプ接続部からも熱放散する経路が増加したことにより、熱抵抗値を従来の２０〜３０％程度も低下させることができ、致命的であった半導体素子の熱的破壊をも防止できる。
【００２３】
この発明の請求項６記載の半導体装置の製造方法によれば、半導体素子の回路形成面の外周部に形成した電極パッド部と、外周部の電極パッド部より内側の領域であるエリア内部に形成した電極パッド部に、互いに寸法が異なるバンプを形成する工程と、凹型または凸型を有したレベリングツールを用いて、外周部とエリア内部のバンプを同時に一括平坦化するレベリング工程とを含むので、半導体素子の外周部とエリア内部のバンプ形状は異なっており、バンプ高さが高い方に凹みを設けたレベリングツールを用いて、半導体素子の外周部とエリア内部に形成したそれぞれのバンプを同時に一括でレベリングすることで、レベリング工程に費やす時間を大きく低減し、生産性が著しく向上できる。また、ギャップが大きい部で、バンプ高さを可変した部分があれば、レベリングツールの凹部を調整することで、自由自在にバンプ高さを調整することが可能となる。
【００２４】
従って、従来の半導体装置（半導体素子の外周部のみに電極パッドを有していた半導体装置）では対応できなかった半導体素子の特性向上の為の電源補強（ＩＲドロップ電圧低下防止）等が十分できるだけでなく、エリアパッド内部に複数の電気的接続端子である電極パッドを有していることから、半導体装置の多ピン化や高機能化の実現だけでなく、高放熱化にも十分に対応できる。
【００２５】
この発明の請求項７記載の半導体装置の製造装置によれば、請求項６記載の半導体装置の製造方法に用いる凹型または凸型を有したレベリングツールを備えた半導体装置の製造装置であって、レベリングツールは、半導体素子の寸法より大きく、かつ、高い剛性および熱伝導率と耐熱性を有した金属材質からなるので、半導体素子の回路形成面の外周部とエリア内部のバンプを同時に一括平坦化することができる。
【００２６】
この発明の請求項８記載の半導体装置の製造装置によれば、請求項６記載の半導体装置の製造方法に用いる凹型または凸型を有したレベリングツールを備えた半導体装置の製造装置であって、半導体素子の回路形成面の外周部とエリア内部の電極パッド部に形成したバンプを、半導体素子を回転させることなく、レベリングツールで、一括で同時に平坦化することができるので、レベリング工程に費やす時間を大きく低減し、生産性が著しく向上できる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の半導体装置及びその製造方法に関する実施形態について図面を参照しながら説明する。
【００２８】
この発明の第１の実施の形態を図１および図２に基づいて説明する。図１は、本発明の第１の実施形態の半導体装置を示す断面図、図２はその概略平面図である。
【００２９】
図１および図２に示すように、半導体素子１の回路形成面の外周部１ａに複数個の電極パッド部２ａを配列し、かつ、外周部１ａの電極パッド部２ａより内側の領域であるエリア内部１ｂに、一つ以上の電極パッド部２ｂを設けた半導体素子１と、半導体素子１を搭載する半導体キャリア基板４とを備えている。
【００３０】
この場合、回路形成面を上面した半導体素子１上の外周部１ａとエリア内部１ｂの領域にあるＡｌ等の電極パッド部２（２ａ，２ｂ）に、それぞれ、Ａｕバンプ３の寸法（径と高さ）や形状を変えたＡｕバンプ３（３ａ，３ｂ）が、それぞれ半導体キャリア基板４上の複数の配線電極部５に半田或いは導電性接着材６を介して、液状の絶縁性を有したエポキシ系樹脂７が充填被覆されて電気的に接続されたフリップチップ実装構造を有している。尚、半導体キャリア基板４は、その裏面に外部端子８を有し、複数の配線電極部５と外部端子８とは半導体キャリア基板４内に形成されたビア９により内部接続されている。
【００３１】
この図１および図２に示す第１の実施形態の場合、前記半導体キャリア基板４の反りが凹型の場合であることから、半導体素子１上のエリア内部１ｂの電極パッド部２ｂに形成するバンプ３ｂを、外周部１ａの電極パッド部２ａ上に形成するバンプ３ａの径（φ）と高さ（ｈ）より、約１〜１．５の範囲で大きくしている。尚、Ａｕバンプ３の寸法を大きくする最大規格の範囲としては、レベリング後のＡｕバンプ３に転写塗布する半田或いは導電性接着材６と隣接するＡｕバンプ３や電極パッド２とショートを起さない範囲でＡｕバンプ３の形状を管理しているものである。また、前記記載の半導体素子１と半導体キャリア基板４との大きな隙間（ギャップ）部分を補正させるために、Ａｕバンプ３の寸法を大きくするだけでなく、半田或いは導電性接着材６を十分に転写塗布できるようにＡｕバンプ３の台座部分の表面積を大きくするため、バンプ台座部３−１に窪みをつけ、且つバンプ台座部３−１の周辺部より中央部の凸部を高くした形状を有したことを特徴とする構造を有している。
【００３２】
この発明の第２の実施の形態を図３および図４に基づいて説明する。図３は、本発明の第２の実施形態の半導体装置を示す断面図、図４はその概略平面図である。本実施形態は、半導体キャリア基板４の反り形状が凸型を示す場合である。第１の実施形態と同一部分には同一符号を付す。
【００３３】
図３および図４に示すように、回路形成面を上面した半導体素子１上の外周部１ａとエリア内部１ｂの領域にあるＡｌ等の電極パッド部２ａ，２ｂに、それぞれ、Ａｕバンプ３の寸法（径と高さ）や形状を変えたＡｕ等のバンプ３（３ａ，３ｂ）が、それぞれ半導体キャリア基板４上の複数の配線電極部５に半田或いは導電性接着材６を介して、液状の絶縁性を有したエポキシ系樹脂７が充填被覆されて電気的に接続されたフリップチップ実装構造を有している。尚、半導体キャリア基板４は、その裏面に外部端子８を有し、複数の配線電極部５と外部端子８とは半導体キャリア基板４内に形成されたビア９により内部接続されている。
【００３４】
この図３および図４に示す第２の実施形態の場合は、前記半導体キャリア基板４の反りが凸型をしている為、第１の実施形態とは逆に、半導体素子１上のエリア内部１ｂの電極パッド部２ｂに形成するバンプ３ｂより、外周部１ａの電極パッド部２ａ上に形成するバンプ３ａの寸法である径（φ）と高さ（ｈ）を、約１〜１．５の範囲で大きくしているものである。尚、Ａｕバンプ３の形状を大きくする最大規格の範囲しては、第１の実施形態と同じ管理規準で実施管理しているものである。また、前記記載の第１の実施形態と同様に、半導体素子１と半導体キャリア基板４との大きな隙間（ギャップ）部分を補正させるために、Ａｕバンプ３の寸法を大きくするだけでなく、半田或いは導電性接着材６を十分に転写塗布できるようにバンプ台座部３−１の表面積を大きくするため、バンプ台座部３−１に窪みをつけ、且つバンプ台座部３−１の周辺部より中央部の凸部を高くした形状を有する構造にしている。
【００３５】
次に、第１および第２の実施形態において、半導体素子１とそれを支持する半導体キャリア基板４とがフリップチップ実装した際、半導体キャリア基板４の反り形状に応じて発生する大きな隙間のギャップを補正するために、半導体素子１の外周部１ａとエリア内部１ｂ領域に異なる寸法と形状を有したＡｕバンプ３を形成する半導体装置の製造方法について説明する。
【００３６】
まず、半導体キャリア基板４の反り形状が凹型の場合における半導体素子１上へのＡｕバンプ３形成に伴う本発明の第１の実施形態の半導体装置の製造方法を図５に基づいて説明する。
【００３７】
図１および図５に示すように、半導体素子１の回路形成面の外周部に形成した電極パッド部２ａと、外周部の電極パッド部２ａより内側の領域であるエリア内部に形成した電極パッド部２ｂに、互いに寸法が異なるバンプ３ａ，３ｂを形成する工程と、凹型または凸型を有したレベリングツール１０を用いて、外周部とエリア内部のバンプ３ａ，３ｂを同時に一括平坦化するレベリング工程とを行う。半導体素子の外周部とエリア内部のバンプ高さを変える手法としては、同一のキャピラリで、外周部とエリア内部を異なるサイズのバンプを形成させ、半導体素子寸法より大きなレベリングツールを用いて、半導体素子の外周部とエリア内部のバンプを同時に一括レベリングする。
【００３８】
この場合、半導体素子１上の外周部１ａの電極パッド２ａにＡｕバンプ３ａを形成する。また、エリア内部１ｂ領域の電極パッド２ｂ上にＡｕバンプ３ｂ（前記３ａより寸法が大きい）を形成する。尚、前記Ａｕバンプ３ａより寸法が大きいＡｕバンプ３ｂ部の台座形状は表面積を大きくするため、バンプ台座部３−１に窪みをつけ、且つバンプ台座部３−１の周辺部より中央部の凸部を高くした形状を有している。そして、前記Ａｕバンプ３（３ａ，３ｂ）を形成した向きに、半導体素子１のサイズより大きく、且つ、強い剛性と高い熱伝導性と耐熱性のある金属材から成ることを特徴としたレベリングツール１０−１で、形成済みのＡｕバンプ３（３ａ，３ｂ）のレベリングを実施する。この際、半導体素子１の外周部１ａとエリア内部１ｂの領域に形成しているＡｕバンプ３（３ａ，３ｂ）は、それぞれの領域において、バンプ３の高さが異なるため、前記レベリングツール１０−１の形状を凹型に設けたことで、異なるバンプ３の高さの状態で、半導体素子１上の外周部１ａとエリア内１ｂ領域のＡｕバンプ３を同時に一括でレベリングすることができる生産性の優れたレベリング機構を有したバンプ形成方法の工程を有しているものである。
【００３９】
本実施形態では、特に、半導体キャリア基板の反り形状は凹型が多く、この場合、半導体素子と半導体キャリア基板のギャップは、半導体素子の電源補強用電極パッドを有するエリア内部が大きくなる。そのため、半導体素子のエリア内部の電極パッドに形成するＡｕバンプ寸法（特にバンプ径やバンプ高さ）を大きく形成させることでギャップを補正することが可能となり、高温高荷重を負荷することなくＳＢＢ部の接続性の安定化が図れるといった手段を講じている。
【００４０】
一方、半導体キャリア基板４の反り形状が凸型の場合における半導体素子１上へのＡｕ等のバンプ３の形成に伴う本発明の第２の実施形態の半導体装置の製造方法を図６に基づいて説明する。
【００４１】
図３および図６に示すように、半導体素子１上の外周部１ａのＡｌ電極パッド２ａにＡｕバンプ３ａを形成する。また、エリア内部１ｂ領域の電極パッド部２ｂにＡｕバンプ３ｂ（前記３ａのパンプ寸法が大きい）を形成する。尚、バンプ３の寸法が大きいＡｕバンプ３ａ部の台座形状は表面積を大きくするため、バンプ台座部３−１に窪みをつけ、且つバンプ台座部３−１の周辺部より中央部の凸部を高くした形状を有している。
【００４２】
以下、前記Ａｕバンプ３を形成する製造方法の第１の実施形態と同様に、Ａｕバンプ３（３ａ，３ｂ）を形成した向きに、半導体素子１の寸法より大きく、且つ強い剛性と高い熱伝導性と耐熱性がある金属材から成ることを特徴としたもう一つのレベリングツール１０−２で、形成済みのＡｕバンプ３（３ａ，３ｂ）のレベリングを実施する。この際、半導体素子１の外周部１ａとエリア内部１ｂの領域に形成しているＡｕバンプ３（３ａ，３ｂ）は、それぞれの領域において、バンプ３の高さが異なるため、前記もう一つのレベリングツール１０−２の形状を凸型に設けたことで、異なるバンプ３の高さの状態で、半導体素子１上の外周部１ａとエリア内１ｂ領域のＡｕバンプ３を同時に一括でレベリングすることができる生産性の優れたレベリング機構を有したＡｕバンプ３の形成方法の工程を有するものである。
【００４３】
次に、半導体キャリア基板４の反り形状が凹型に著しく大きい場合の半導体素子１上へのＡｕバンプ３の形成に伴う本発明の第３の実施形態の半導体装置の製造方法を図７および図８に基づいて説明する。第１および第２の実施形態と同一部分には同一符号を付して説明を省略する。
【００４４】
図７および図８に示すように、半導体素子１に形成するＡｕバンプ３は、特に半導体素子１の中央部１ｃを最も高く、外周部１ａを最も低く、また中央部と外周部の中間部１ｂにもバンプ寸法が異なるＡｕバンプ３（３ａ〜３ｃ）を形成している。この場合も前記同様に、２段階の凹型形状を有する別のレベリングツール１０−３の形状を用いることで、容易に半導体素子１と半導体キャリア基板４のＦＣ実装時の大きな隙間のギャップを補正することができるレベリング済みのＡｕバンプ３（３ａ〜３ｃ）を形成することができるものである。
【００４５】
更に、半導体キャリア基板４の反り形状が凸型に著しく大きい場合の半導体素子１上へのＡｕバンプ３の形成に伴う本発明の第４の実施形態の半導体装置の製造方法を図９および図１０に基づいて説明する。第１および第２の実施形態と同一部分には同一符号を付して説明を省略する。
【００４６】
図９および図１０に示すように、半導体素子１に形成するＡｕバンプ３は、特に半導体素子１の外周部１ａを最も高く、中央部１ｃを最も低く、また中央部と外周部の中間部１ｂにも異なるバンプ寸法のＡｕバンプ３（３ａ〜３ｃ）を形成している。この場合も前記同様に、２段階の凸型形状を有する別のレベリングツール１０−４の形状を用いることで、容易に半導体素子１と半導体キャリア基板４のＦＣ実装時の大きな隙間のギャップを補正することができるもう一つのレベリング済みのＡｕバンプ３（３ａ〜３ｃ）を形成することができるものである。
【００４７】
次に、上記実施形態において、前記エリアパッド配列の半導体素子１（Ａｕバンプ３形成済み）と半導体キャリア基板４を半田或いは導電性接着材６を介して電気的に接続し、その周辺を絶縁性のエポキシ系封止樹脂で充填被覆されたエリアパッド化した小型半導体装置の製造方法について、図１１および図１２を用いて以下、説明する。なお、図１１および図１２は第３の実施形態の半導体キャリア基板４が凹型の場合であるが、他の実施形態でも同様である。
【００４８】
図１１に示すように、回路形成部を上面にした半導体素子１上の外周部１ａの電極パッド２ａ部とエリア内部１ｂ，１ｃの電極パッド部２ｂ，２ｃに、Ａｕバンプ３の寸法や形状が異なるＡｕ等のバンプ３（３ａ〜３ｃ）を形成する工程（図１１（１））と、凹型を有した剛性力と高い熱伝導性と耐熱性を有した金属材から成るレベリングツール１０−３を用いて半導体素子１の外周部１ａとエリア内部１ｂ，１ｃに形成したＡｕバンプ３のレベリングを同時に一括して平坦化することができるバンプレベリング工程（図１１（２））とを有する。次に、Ａｕバンプ３の高さが異なるレベリング済みＡｕバンプ３に半田或いは導電性接着材６塗布した転写ステージ１１で転写し（図１１（３）、図１２（１））、複数の配線電極５を有する向きを上面にした半導体キャリア基板４上にＡｕバンプ３形成済みの半導体素子１をＦＣ実装し、その後、熱硬化するフリップチップ実装工程と、エポキシ系の封止樹脂７を半導体素子１と半導体キャリア基板４間に充填し、硬化させる封止工程（図１２（２））とを有していることを特徴としたエリアパッド化した小型半導体装置の製造方法である。
【００４９】
以上説明したように、半導体素子１とそれを支持する半導体キャリア基板４とがフリップチップ実装した際、半導体キャリア基板４の反り形状に応じて発生する大きな隙間のギャップを補正するために、Ａｕバンプ３の寸法（径や高さ等）を大きくするだけでなく、半田或いは導電性接着材６を十分に転写塗布できるようにＡｕバンプ３の台座部分の表面積を大きくするため、バンプ台座部３−１に窪みをつけ、且つバンプ台座部３−１の周辺部より中央部の凸部を高くした形状を有している。また、半導体素子１のエリア内部（１ｂ，１ｃ）と外周部１ａの領域とで、Ａｕバンプ３の高さを可変するが、生産性を向上させるため、形成したＡｕバンプの寸法（径や高さ）に応じた、強い剛性と高い熱伝導性及び耐熱性のある凹み部を有した金属製のレベリングルール装置１０を用いて同時に一括レベリングすることができ、その後、レベリング済みのＡｕバンプ３に半田或いは導電性接着材６を転写塗布させ、半導体キャリア基板４上の複数の配線電極部５とが電気的に接続されている。尚、半導体素子１と半導体キャリア基板４の間に絶縁材であるエポキシ系の液状樹脂７が充填被覆された構造を有したエリアパッド化した小型半導体装置とその製造方法である。
【産業上の利用可能性】
【００５０】
本発明にかかる半導体装置およびその製造方法および製造装置は、半導体キャリア基板の反り形状に応じて発生する大きな隙間である、ギャップをバンプの寸法（径や高さ）をコントロール補正することで、組立検査工程でのＯＰＥＮ不良率を大きく低減させ、組立歩留の向上を図ることができる等の効果を有し、半導体素子の回路形成部の電源系を強化する電源補強を目的とするものだけでなく、シグナルパッドとしても利用する必要性のある半導体素子を用いた半導体装置すべてに有効である。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施形態の半導体装置を示す断面図である。
【図２】図１の概略平面図である。
【図３】本発明の第２の実施形態の半導体装置を示す断面図である。
【図４】図３の概略平面図である。
【図５】本発明の第１の実施形態の半導体装置の製造方法の断面図である。
【図６】本発明の第２の実施形態の半導体装置の製造方法の断面図である。
【図７】本発明の第３の実施形態の半導体装置の製造方法の断面図である。
【図８】第３の実施形態の概略平面図である。
【図９】本発明の第４の実施形態の半導体装置の製造方法の断面図である。
【図１０】第４の実施形態の概略平面図である。
【図１１】本発明の実施形態の半導体装置の製造方法の工程断面図である。
【図１２】図１１の次の工程断面図である。
【図１３】従来例の半導体装置の断面図である。
【図１４】図１３の概略平面図である。
【図１５】従来例のバンプ形成工程フロー図である。
【符号の説明】
【００５２】
１  半導体素子
1ａ  半導体素子上の外周部領域
1ｂ  半導体素子上のエリア内部領域
1ｃ  半導体素子上の中央部領域
２  Ａｌ等の電極パッド
2ａ  半導体素子上の外周部領域にあるＡｌ電極パッド部
２ｂ  半導体素子上のエリア内部領域にあるＡｌ電極パッド部
２ｃ  半導体素子上の中央部領域にあるＡｌ電極パッド部
３  Ａｕ等のバンプ
３ａ  半導体素子上の外周部領域にあるＡｌ電極パッド部に形成したＡｕバンプ
３ｂ  半導体素子上のエリア内部領域にあるＡｌ電極パッド部に形成したＡｕバンプ
３ｃ  半導体素子上の中央部領域にあるＡｌ電極パッド部に形成したＡｕバンプ
３−１  表面積を大きくした山型やイカリ型等のバンプ台座部
４  半導体キャリア基板
５  半導体キャリア基板上にある複数の配線電極部
６  半田或いは導電性接着材
７  液状のエポキシ系封止樹脂
８  半導体キャリア基板裏面の外部端子
９  半導体キャリア基板内に形成したビア
１０  強い剛性力と熱伝導性を有した金属材ら成るレベリングルール装置
１０−１凹型の逆形状を有したレベリングルール
１０−２  凸型の逆形状を有するもう一つのレベリングツール
１０−３  ２段階の凹がたの逆形状を有するレベリングツール
１０−４  ２段階の凸型の逆形状を有するレベリングツール
１１  半田或いは導電性接着材を塗布した転写ステージ
【図１】
2005217264.tif 000003
【図２】
2005217264.tif 000004
【図３】
2005217264.tif 000005
【図４】
2005217264.tif 000006
【図５】
2005217264.tif 000007
【図６】
2005217264.tif 000008
【図７】
2005217264.tif 000009
【図８】
2005217264.tif 000010
【図９】
2005217264.tif 000011
【図１０】
2005217264.tif 000012
【図１１】
2005217264.tif 000013
【図１２】
2005217264.tif 000014
【図１３】
2005217264.tif 000015
【図１４】
2005217264.tif 000016
【図１５】
2005217264.tif 000017