(57)【要約】【課題】従来の液晶表示装置では、メモリ回路に画像データを高速に書き込まなければならず、このため消費電力が増加し、また液晶表示装置が組み込まれている携帯電話端末の受信感度が低下する。【解決手段】クロック信号発生回路８は、第１のクロック信号を発生し、ＣＰＵ／ホスト側２から画像データがメモリ回路３に転送される期間である画像転送期間には、第２のクロック信号がＣＰＵ／ホスト側２から供給され、画像転送期間以外の期間には、第２のクロック信号がホスト側から供給されず、切替回路７は、画像転送期間には、第２のクロック信号をメモリ回路及び制御信号回路９に供給し、画像転送期間以外の期間には、第１のクロック信号をメモリ回路３及び制御信号回路９に供給する。【選択図】  図１
2005024985.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に配置された信号電極及び走査電極、及び前記信号電極及び走査電極の交点に設けられた液晶表示素子を有する液晶表示パネルと、
前記走査電極を駆動する走査電極駆動回路と、
前記信号電極を駆動する信号電極駆動回路と、
前記信号電極駆動回路に画像データを転送し、前記走査電極駆動回路及び前記信号電極駆動回路を制御する信号を発生する制御信号回路と、
前記制御信号回路に転送する前記画像データを蓄積するメモリ回路と、
第１のクロック信号を発生するクロック信号発生回路と、
切替回路とを備え、
ホスト側から画像データが前記メモリ回路に転送される画像転送期間であって、画像転送のブランキング期間をも含む一連の前記画像転送期間には、第２のクロック信号が前記ホスト側から供給され、前記画像転送期間以外の期間には、前記第２のクロック信号が前記ホスト側から供給されず、
前記切替回路は、前記画像転送期間には、前記第２のクロック信号を前記メモリ回路及び前記制御信号回路に供給し、前記画像転送期間以外の期間には、前記第１のクロック信号を前記メモリ回路及び前記制御信号回路に供給する、液晶表示装置。
【請求項２】
前記第１のクロック信号の周波数は、前記第２のクロック信号の周波数よりも低く、
前記メモリ回路は、前記ホスト側から転送されてくる前記画像データを書き込むための書き込み回路と、蓄積している前記画像データを読み出して前記制御信号回路に転送する読み出し回路とを有し、
前記画像転送期間には、前記切替回路は、前記書き込み回路に対して前記第２のクロック信号を供給し、前記読み出し回路及び前記制御信号回路に対して、前記第２のクロック信号を所定の周波数に分周したクロック信号を供給し、
前記画像転送期間以外の期間には、前記切替回路は、前記読み出し回路及び前記制御信号回路に前記第１のクロック信号を供給する、請求項１記載の液晶表示装置。
【請求項３】
マトリックス状に配置された信号電極及び走査電極、及び前記信号電極及び走査電極の交点に設けられた液晶表示素子を有する液晶表示パネルと、
前記走査電極を駆動する走査電極駆動回路と、
前記信号電極を駆動する信号電極駆動回路と、
前記信号電極駆動回路に画像データを転送し、前記走査電極駆動回路及び前記信号電極駆動回路を制御する信号を発生する制御信号回路と、
前記制御信号回路に転送する前記画像データを蓄積するメモリ回路と、
第１のクロック信号を発生するクロック信号発生回路と、
切替回路とを備えた液晶表示装置を駆動する液晶表示装置の駆動方法であって、
ホスト側から画像データが前記メモリ回路に転送される期間である画像転送期間であって、画像転送のブランキング期間をも含む一連の前記画像転送期間には、第２のクロック信号を前記ホスト側から供給し、前記画像転送期間以外の期間には、前記第２のクロック信号を前記ホスト側から供給しないステップと、
前記切替回路が、前記画像転送期間には、前記第２のクロック信号を前記メモリ回路及び前記制御信号回路に供給し、前記画像転送期間以外の期間には、前記第１のクロック信号を前記メモリ回路及び前記制御信号回路に供給するステップとを備えた、液晶表示装置の駆動方法。
【請求項４】
送信すべき送信信号をアンテナに出力する送信回路と、
前記アンテナから受信された受信信号を入力する受信回路と、
前記受信回路から出力された信号を情報処理することにより画像データを出力する情報処理手段と、
出力された画像データを表示する表示手段とを備え、
前記表示手段には、請求項１または２に記載の液晶表示装置が用いられている、移動体通信端末。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像を表示する液晶表示装置、及び液晶表示装置の駆動方法に関するものである。
【０００２】
【従来の技術】
携帯電話などに用いられる液晶表示装置は、ホスト側から転送されてくる画像データをメモリ回路（ＧＲＡＭ）に一旦蓄積した後、メモリ回路から１水平期間毎に１水平走査期間分の画像データを読み出して、順次液晶表示パネルに表示している（例えば、特許文献１及び特許文献２参照。）。
【０００３】
図３に、このような従来の液晶表示装置のブロック図を示す。
【０００４】
液晶表示装置２１は、メモリ回路３、クロック発生回路８、制御信号回路９、走査電極／信号電極駆動回路１０、及び液晶表示パネル１１から構成される。
【０００５】
また、ＣＰＵ／ホスト側２は、携帯電話などに備えられたＣＰＵなどであり表示すべき画像データの転送元である。
【０００６】
メモリ回路（ＧＲＡＭ）３は、ＣＰＵ／ホスト側２から転送されてくる画像データを１フレーム分だけ蓄積するメモリを備えた回路であり、このメモリにＣＰＵ／ホスト側２から転送されてくる画像データを書き込む書き込み回路４と、このメモリに蓄積されている画像データを１水平期間毎に１水平期間分の画像データを読み出す読み出し回路５とを備えている。
【０００７】
クロック発生回路８は、読み出し回路５及び制御信号回路９が動作する際の基準となるクロック信号である第１のクロック信号を発生して読み出し回路５及び制御信号回路９に供給する回路である。クロック発生回路８は、製造コスト削減のため容量及び抵抗からなる安価な回路で構成されている。
【０００８】
制御信号回路９は、クロック発生回路８から供給される第１のクロック信号に基づいて動作する回路である。すなわち、制御信号回路９は、１水平期間毎に、読み出し回路５で読み出された１水平期間分の画像データを信号処理して画像表示信号を生成し、生成した画像表示信号を走査電極／信号電極駆動回路１０に出力する回路である。また、制御信号回路９は、走査電極／信号電極駆動回路１０の動作タイミングを制御するタイミング制御信号を走査電極／信号電極駆動回路１０に送る回路である。
【０００９】
走査電極／信号電極駆動回路１０は、走査電極駆動回路と信号電極駆動回路とから構成され、走査電極駆動回路は、液晶表示パネルの各走査電極に線順次走査を行うための選択走査信号を供給する回路であり、信号電極駆動回路は、各信号電極に画像信号電圧を供給する回路である。
【００１０】
液晶表示パネル１１は、マトリックス状に配置された信号電極及び走査電極を有し、走査電極と信号電極とが交差する交点毎に画素電極が設けられ、この画素電極と対向電極との間に液晶層が設けられているパネルである。
【００１１】
次に、このような従来の液晶表示装置の動作を説明する。
【００１２】
ＣＰＵ／ホスト側２は、画像データをメモリ回路３に転送する画像転送期間（画像転送のブランキング期間も含む一連の画像転送期間）にのみメモリ回路３の書き込み回路４の動作の基準となるクロック信号である第２のクロック信号を供給する。そして、ＣＰＵ／ホスト側２は、画像データをメモリ回路３に転送しない期間すなわち、画像転送期間以外の期間（ホストからの一切の画像転送が行われない期間）には、第２のクロック信号を書き込み回路４には供給しない。
【００１３】
すなわち、書き込み回路４は、画像転送期間にＣＰＵ／ホスト側２から転送されてくる画像データをＣＰＵ／ホスト側２から送られてくる第２のクロック信号に基づいて、メモリ回路３が有するメモリに書き込む。一方、画像転送期間以外の期間には、第２のクロック信号がＣＰＵ／ホスト側２から送られてこないので、書き込み回路４は動作を停止する。
【００１４】
一方、液晶表示パネル１１は、１垂直期間毎に１フレームずつ画像を表示する動作を行っている。
【００１５】
すなわち、クロック発生回路８は、読み出し回路５及び制御信号回路９に第１のクロック信号を供給する。
【００１６】
液晶表示装置２１の読み出し回路５及び制御信号回路９は、上記の画像転送期間であるまたは上記の画像転送期間以外の期間であるとに関わらず、クロック発生回路８から供給される第１のクロック信号に基づいて動作している。
【００１７】
読み出し回路５は、１水平期間毎に、メモリ回路３のメモリに蓄積されている１フレーム分の画像データから次に表示する１水平期間分の画像データを読み出して、制御信号回路９に転送する。
【００１８】
制御信号回路９は、１水平期間毎に、読み出し回路５で読み出された１水平期間分の画像データを信号処理して画像表示信号を生成し、生成した画像表示信号を走査電極／信号電極駆動回路１０に出力する。また、制御信号回路９は、走査電極／信号電極駆動回路１０の動作タイミングを制御するタイミング制御信号を走査電極／信号電極駆動回路１０に送る。
【００１９】
走査電極／信号電極駆動回路１０の走査電極駆動回路は、制御信号回路９から送られてくるタイミング制御信号に従って、液晶表示パネルの各走査電極に線順次走査を行うための選択走査信号を供給する。また、走査電極／信号電極駆動賀露１０の信号電極駆動回路は、制御信号回路９から送られてくるタイミング制御信号に従って、制御信号回路９から送られてくる画像表示信号に基づき各信号電極に画像信号電圧を供給する。
【００２０】
このようにして、液晶表示パネル１１に画像が表示される。
【００２１】
図４（ａ）、（ｂ）にメモリ回路３への画像データの書き込みとメモリ回路３から画像データの読み出しとのタイミングを示す。図４（ａ）は、１垂直期間の間にメモリ回路３に１フレーム分の画像データを書き込むとともに、その１垂直期間の間にメモリ回路３に書き込まれた１フレーム分の画像データを読み出して表示する場合の画像データの書き込みと読み出しのタイミングを示す図である。また、図４（ｂ）は、図４（ａ）のタイミングで画像データの書き込み及び読み出しを行う場合の、画像データのうちすでに書き込んだライン数と画像データのうちすでに読み出したライン数とが時間の経過とともにどのように変化するかを示した図である。すなわち、図４（ｂ）では、横軸が時間であり、縦軸が書き込んだライン数及び読み出したライン数である。
【００２２】
図４（ａ）において、書き込み回路４は、垂直同期信号からｔｓ時間後にＣＰＵ／ホスト側２から転送されてくる画像データのメモリ回路３への書き込みを開始し、メモリ回路３への書き込みを開始してからｔｂ２時間後に１フレーム分の画像データすなわちｎライン分の画像データの書き込みを完了する。
【００２３】
一方、図４（ａ）において、書き込み回路４がＣＰＵ／ホスト側２から転送されてくる画像データをメモリ回路３へ書き込むことを開始してからｔａ２時間後に、読み出し回路５は、メモリ回路３から画像データの読み出しを開始する。そして、書き込み回路４が１フレーム分（ｎライン分）の画像データをメモリ回路３へ書き込むことが完了した後に、読み出し回路５は、１フレーム分（ｎライン分）の画像データの読み出しを完了する。
【００２４】
ところが、クロック発生回路８は容量や抵抗から構成される簡単で安価な発振回路であり、水晶などを用いた高精度な発振回路ではない。このため、クロック発生回路８が発生する第１のクロック信号の発振周波数は、温度や電圧変動の影響や発振回路に属する抵抗や容量のバラツキにより変動する。このように、第１のクロック信号は、ＣＰＵ／ホスト側２から供給される第２のクロック信号に比べて発振周波数に多くの誤差がある。
【００２５】
このため、図４（ｂ）のクロック発生回路原発振クロック３３に示すように、読み出し回路５が１フレーム分（ｎライン分）の画像データを読み出す時間は、ｔ０＋時間からｔ０−時間までの範囲にばらつくことになる。従って、メモリ回路３への書き込みとメモリ回路３からの読み出しとが競合しないようにするため、すなわち、メモリ回路３への書き込みがメモリ回路３からの読み出しに追い越されないようにするためには、書き込み回路４は、１フレーム分（ｎライン分）の画像データの書き込みを図４（ｂ）のＧＲＡＭ書き込みｍｉｎ３２に示す時刻より早く完了している必要がある。従って、書き込み回路４は、最も速く書き込み動作を行った場合に１フレーム分（ｎライン分）の画像データをメモリ回路３のメモリに書き込む時間であるＧＲＡＭｍａｘ３１と、最も遅く書き込み動作を行った場合に１フレーム分（ｎライン分）の画像データをメモリ回路３のメモリに書き込む時間であるＧＲＡＭ書き込みｍｉｎ３２との間の時間で１フレーム分（ｎライン分）の画像データをメモリ回路３のメモリに書き込まなければならない。
【００２６】
【特許文献１】
特開平８−３０２３６号公報
【特許文献２】
特開平８−３０２３７号公報
【００２７】
【発明が解決しようとする課題】
一方、ＣＰＵ／ホスト側２からメモリ回路３への画像データの書き込みは出来るだけゆっくり行いたいという要望がある。その第１の理由は、書き込み回路４がＣＰＵ／ホスト側２から転送されてくる画像データをゆっくり書き込むことにより、消費電力を低減することができるからである。また、その第２の理由は、書き込み回路４がＣＰＵ／ホスト側２から転送されてくる画像データをゆっくり書き込むことにより、液晶表示装置２１が組み込まれている携帯電話端末の受信感度を向上することが出来るからである。すなわち、ＣＰＵ／ホスト側２から供給されてくる第２のクロック信号の周波数が高いと、液晶表示装置２１が組み込まれている携帯電話端末の受信感度を低下させてしまうことになる。
【００２８】
しかしながら、クロック発生回路８が発生する第１のクロック信号の発振周波数が変動するため、ＣＰＵ／ホスト側２から転送されてくる画像データを１フレーム分（ｎライン分）書き込む時間は、ＧＲＡＭ書き込みｍｉｎ３２で示す時間より高速に書き込む必要がある。つまり、ＣＰＵ／ホスト側２から転送されてくる画像データを１フレーム分（ｎライン分）書き込む時間は、ＧＲＡＭ書き込みｍｉｎ３２より短い時間である必要がある。すなわち、ＣＰＵ／ホスト側２から供給される第２のクロック信号の周波数は十分高い周波数でなければならない。従って、消費電力が増加し、また、液晶表示装置２１が組み込まれている携帯電話端末の受信感度が低下してしまう。
【００２９】
すなわち、従来の液晶表示装置では、メモリ回路に画像データを高速に書き込まなければならず、このため消費電力が増加し、また液晶表示装置が組み込まれている携帯電話端末の受信感度が低下するという課題がある。
【００３０】
本発明は、上記課題を考慮し、メモリ回路に画像データをゆっくり書き込むことが出来、従って、消費電力が少なく、また液晶表示装置が組み込まれている携帯電話端末の受信感度が低下しない液晶表示装置、及び液晶表示装置の駆動方法を提供することを目的とするものである。
【００３１】
【課題を解決するための手段】
上述した課題を解決するために、第１の本発明は、マトリックス状に配置された信号電極及び走査電極、及び前記信号電極及び走査電極の交点に設けられた液晶表示素子を有する液晶表示パネルと、
前記走査電極を駆動する走査電極駆動回路と、
前記信号電極を駆動する信号電極駆動回路と、
前記信号電極駆動回路に画像データを転送し、前記走査電極駆動回路及び前記信号電極駆動回路を制御する信号を発生する制御信号回路と、
前記制御信号回路に転送する前記画像データを蓄積するメモリ回路と、
第１のクロック信号を発生するクロック信号発生回路と、
切替回路とを備え、
ホスト側から画像データが前記メモリ回路に転送される期間である画像転送期間であって、画像転送のブランキング期間をも含む一連の前記画像転送期間には、第２のクロック信号が前記ホスト側から供給され、前記画像転送期間以外の期間には、前記第２のクロック信号が前記ホスト側から供給されず、
前記切替回路は、前記画像転送期間には、前記第２のクロック信号を前記メモリ回路及び前記制御信号回路に供給し、前記画像転送期間以外の期間には、前記第１のクロック信号を前記メモリ回路及び前記制御信号回路に供給する、液晶表示装置である。
【００３２】
また、第２の本発明は、前記第１のクロック信号の周波数は、前記第２のクロック信号の周波数よりも低く、
前記メモリ回路は、前記ホスト側から転送されてくる前記画像データを書き込むための書き込み回路と、蓄積している前記画像データを読み出して前記制御信号回路に転送する読み出し回路とを有し、
前記画像転送期間には、前記切替回路は、前記書き込み回路に対して前記第２のクロック信号を供給し、前記読み出し回路及び前記制御信号回路に対して、前記第２のクロック信号を所定の周波数に分周したクロック信号を供給し、
前記画像転送期間以外の期間には、前記切替回路は、前記読み出し回路及び前記制御信号回路に前記第１のクロック信号を供給する、第１の本発明の液晶表示装置である。
【００３３】
また、第３の本発明は、マトリックス状に配置された信号電極及び走査電極、及び前記信号電極及び走査電極の交点に設けられた液晶表示素子を有する液晶表示パネルと、
前記走査電極を駆動する走査電極駆動回路と、
前記信号電極を駆動する信号電極駆動回路と、
前記信号電極駆動回路に画像データを転送し、前記走査電極駆動回路及び前記信号電極駆動回路を制御する信号を発生する制御信号回路と、
前記制御信号回路に転送する前記画像データを蓄積するメモリ回路と、
第１のクロック信号を発生するクロック信号発生回路と、
切替回路とを備えた液晶表示装置を駆動する液晶表示装置の駆動方法であって、
ホスト側から画像データが前記メモリ回路に転送される期間である画像転送期間であって、画像転送のブランキング期間をも含む一連の前記画像転送期間には、第２のクロック信号を前記ホスト側から供給し、前記画像転送期間以外の期間には、前記第２のクロック信号を前記ホスト側から供給しないステップと、
前記切替回路が、前記画像転送期間には、前記第２のクロック信号を前記メモリ回路及び前記制御信号回路に供給し、前記画像転送期間以外の期間には、前記第１のクロック信号を前記メモリ回路及び前記制御信号回路に供給するステップとを備えた、液晶表示装置の駆動方法である。
【００３４】
また、第４の本発明は、送信すべき送信信号をアンテナに出力する送信回路と、
前記アンテナから受信された受信信号を入力する受信回路と、
前記受信回路から出力された信号を情報処理することにより画像データを出力する情報処理手段と、
出力された画像データを表示する表示手段とを備え、
前記表示手段には、第１または２の本発明の液晶表示装置が用いられている、移動体通信端末である。
【００３５】
【発明の実施の形態】
以下に、本発明の実施の形態を図面を参照して説明する。
【００３６】
（第１の実施の形態）
図１に、第１の実施の形態の液晶表示装置１のブロック図を示す。図１に示す液晶表示装置１は、携帯電話などに用いられる液晶表示装置であり、ＣＰＵ／ホスト側２から転送されてくる画像データをメモリ回路３（ＧＲＡＭ）に一旦蓄積した後、メモリ回路３から１水平期間毎に１水平走査期間分の画像データを読み出して、順次液晶表示パネル１１に表示する装置である。
【００３７】
液晶表示装置１は、メモリ回路３、分周回路６、切替回路７、クロック発生回路８、制御信号回路９、走査電極／信号電極駆動回路１０、及び液晶表示パネル１１から構成される。
【００３８】
また、ＣＰＵ／ホスト側２は、携帯電話などに備えられたＣＰＵなどであり表示すべき画像データの転送元である。
メモリ回路（ＧＲＡＭ）３は、ＣＰＵ／ホスト側２から転送されてくる画像データを１フレーム分だけ蓄積するメモリを備えた回路であり、このメモリにＣＰＵ／ホスト側２から転送されてくる画像データを書き込む書き込み回路４と、このメモリに蓄積されている画像データを１水平期間毎に１水平期間分の画像データを読み出す読み出し回路５とを備えている。
【００３９】
分周回路６は、ＣＰＵ／ホスト側２から供給されてくる第２のクロック信号を分周する回路であり、例えば、マルチバイブレータやブロッキング発振による回路を用いることが出来る。なお、第２のクロック信号については後述する。
【００４０】
切替回路７は、ＣＰＵ／ホスト側２から送られてくる第２のクロック信号を分周回路６で分周したクロック信号と、クロック発生回路８が発生する第１のクロック信号とを切り替える回路であり、切り替えた方のクロック信号を読み出し回路５及び制御信号回路９に供給する回路である。なお、第１のクロック信号については後述する。
【００４１】
クロック発生回路８は、読み出し回路５及び制御信号回路９が動作する際の基準となるクロック信号である第１のクロック信号を発生して切替回路７に供給する回路であり、容量及び抵抗などで構成される回路である
制御信号回路９は、切替回路７から供給される第１のクロック信号に基づいて動作する回路である。すなわち、制御信号回路９は、１水平期間毎に、読み出し回路５で読み出された１水平期間分の画像データを信号処理して画像表示信号を生成し、生成した画像表示信号を走査電極／信号電極駆動回路１０の信号電極駆動回路に出力する回路である。また、制御信号回路９は、走査電極／信号電極駆動回路１０の動作タイミングを制御するタイミング制御信号を走査電極／信号電極駆動回路１０に送る回路である。
【００４２】
走査電極／信号電極駆動回路１０は、走査電極駆動回路と信号電極駆動回路とから構成され、走査電極駆動回路は、液晶表示パネルの各走査電極に線順次走査を行うための選択走査信号を供給する回路であり、信号電極駆動回路は、各信号電極に画像信号電圧を供給する回路である。
【００４３】
液晶表示パネル１１は、マトリックス状に配置された信号電極及び走査電極を有し、走査電極と信号電極とが交差する交点毎に画素電極が設けられ、この画素電極と対向電極との間に液晶層が設けられているパネルである。
【００４４】
次に、このような本実施の形態の動作を説明する。
【００４５】
ＣＰＵ／ホスト側２は、画像データをメモリ回路３に転送する画像転送期間（画像転送のブランキング期間も含む一連の画像転送期間）にのみメモリ回路３の書き込み回路４の動作の基準となるクロック信号である第２のクロック信号を供給する。この第２のクロック信号は、６ＭＨｚ程度の周波数の信号である。そして、ＣＰＵ／ホスト側２は、画像データをメモリ回路３に転送しない期間すなわち、画像転送期間以外の期間（ホストからの一切の画像転送が行われない期間）には、第２のクロック信号を書き込み回路４や分周回路６には供給しない。
【００４６】
すなわち、書き込み回路４は、画像転送期間にＣＰＵ／ホスト側２から転送されてくる画像データをＣＰＵ／ホスト側２から送られてくる第２のクロック信号に基づいて、メモリ回路３が有するメモリに書き込む。一方、画像転送期間以外の期間には、第２のクロック信号がＣＰＵ／ホスト側２から送られてこないので、書き込み回路４は動作を停止する。
【００４７】
一方、液晶表示パネル１１は、１垂直期間毎に１フレームずつ画像を表示する動作を行っている。
【００４８】
すなわち、クロック発生回路８は、切替回路７に第１のクロック信号を供給する。第１のクロック信号は、２００ＫＨｚから４００ＫＨｚ程度の周波数の信号である。
【００４９】
また、分周回路６は、画像転送期間にＣＰＵ／ホスト側２から送られてくる第２のクロック信号を第１のクロック信号と同程度の周波数のクロック信号に分周する。そして、分周回路６は、分周したクロック信号を切替回路７に出力する。
【００５０】
切替回路７は、画像転送期間には、分周回路６から出力される分周されたクロック信号を読み出し回路５及び制御信号回路９に供給する。また、切替回路７は、画像転送期間以外の期間には、クロック発生回路８から出力された第１のクロック信号を読み出し回路５及び制御信号回路９に供給する。
【００５１】
つまり、読み出し回路５及び制御信号回路９は、画像転送期間には、第２のクロック信号に基づくクロック信号が供給され、画像転送期間以外の期間には、第１のクロック信号が供給される。
【００５２】
従って、読み出し回路５及び制御信号回路９は、画像転送期間には、ＣＰＵ／ホスト側２から供給された第２のクロック信号に基づいて動作し、また、画像転送期間以外の期間には、クロック発生回路８から出力された第１のクロック信号に基づいて動作する。
【００５３】
すなわち、読み出し回路５は、１水平期間毎に、メモリ回路３のメモリに蓄積されている１フレーム分の画像データから次に表示する１水平期間分の画像データを読み出して、制御信号回路９に転送する。
【００５４】
制御信号回路９は、１水平期間毎に、読み出し回路５で読み出された１水平期間分の画像データを信号処理して画像表示信号を生成し、生成した画像表示信号を走査電極／信号電極駆動回路１０の信号電極駆動回路に出力する。また、制御信号回路９は、走査電極／信号電極駆動回路１０の動作タイミングを制御するタイミング制御信号を走査電極／信号電極駆動回路１０に送る。
【００５５】
走査電極／信号電極駆動回路１０の走査電極駆動回路は、制御信号回路９から送られてくるタイミング制御信号に従って、液晶表示パネルの各走査電極に線順次走査を行うための選択走査信号を供給する。また、走査電極／信号電極駆動回路１０の信号電極駆動回路は、制御信号回路９から送られてくるタイミング制御信号に従って、制御信号回路９から送られてくる画像表示信号に基づき各信号電極に画像信号電圧を供給する。
【００５６】
このようにして、液晶表示パネル１１に画像が表示される。
【００５７】
図２（ａ）、（ｂ）にメモリ回路３への画像データの書き込みとメモリ回路３から画像データの読み出しとのタイミングを示す。図２（ａ）は、１垂直期間の間にメモリ回路３に１フレーム分の画像データを書き込むとともに、その１垂直期間の間にメモリ回路３に書き込まれた１フレーム分の画像データを読み出して表示する場合の画像データの書き込みと読み出しのタイミングを示す図である。また、図２（ｂ）は、図２（ａ）のタイミングで画像データの書き込み及び読み出しを行う場合の、画像データのうちすでに書き込んだライン数が時間の経過とともにどのように変化するかを示した図である。すなわち、図２（ｂ）では、横軸が時間であり、縦軸が書き込んだライン数である。
【００５８】
図２（ａ）において、書き込み回路４は、垂直同期信号からｔｓ時間後にＣＰＵ／ホスト側２から転送されてくる画像データのメモリ回路３への書き込みを開始し、メモリ回路３への書き込みを開始してからｔｂ１時間後に１フレーム分の画像データすなわちｎライン分の画像データの書き込みを完了する。
【００５９】
一方、図２（ａ）において、書き込み回路４がＣＰＵ／ホスト側２から転送されてくる画像データをメモリ回路３へ書き込むことを開始してからｔａ１時間後に、読み出し回路５は、メモリ回路３から画像データの読み出しを開始する。そして、書き込み回路４が１フレーム分（ｎライン分）の画像データをメモリ回路３へ書き込むことが完了した時点から、読み出し回路５は、最後の１ライン分の画像データを読み出して、１フレーム分（ｎライン分）の画像データの読み出しを完了する。
【００６０】
図２（ａ）から明らかなように、本実施の形態の液晶表示装置では、書き込み回路４がＣＰＵ／ホスト側２から転送されてくる画像データをメモリ回路３に書き込むことを開始した後、１ライン分の画像データを書き込み回路４がメモリ回路３に書き込んだ時点から読み出し回路５は、メモリ回路３から画像データの読み出しを開始している。そして、書き込み回路４が最後の１ライン分の画像データをメモリ回路３に書き込んだ時点から読み出し回路５は、最後の１ライン分の画像データをメモリ回路３から読み出している。
【００６１】
すなわち、図２（ｂ）から明らかなように、ＧＲＡＭ書き込みｍｉｎ２２に示す時刻から、読み出し回路５は、最後の１ライン分の画像データのメモリ回路３からの読み出しを開始して表示している。
【００６２】
すなわち、従来の技術とは異なり、本実施の形態では、画像転送期間には、読み出し回路５及び制御信号回路９に供給されるクロック信号は、ＣＰＵ／ホスト側２から供給される第２のクロック信号に基づくものであるので、読み出し回路５や制御信号回路９の動作速度が、書き込み回路４に対して相対的に速くなったり遅くなったりすることがない。従って、従来の技術とは異なり、書き込み回路４が最初の１ライン分の画像データをメモリ回路３に書き込んだ時点から、読み出し回路５が、最初の１ライン分の画像データの読み出しを開始しても、読み出し回路５の動作が書き込み回路４の動作を追い越してしまうというようなことは起こらない。
【００６３】
従って、書き込み回路４は、ＣＰＵ／ホスト側２から供給される第２のクロック信号の周波数を調整することにより、最も速く書き込み動作を行った場合の１フレーム分（ｎライン分）の画像データをメモリ回路３のメモリに書き込む時間であるＧＲＡＭｍａｘ２１と、最も遅く書き込み動作を行った場合の１フレーム分（ｎライン分）の画像データをメモリ回路３のメモリに書き込む時間であるＧＲＡＭ書き込みｍｉｎ２２との間の時間で１フレーム分（ｎライン分）の画像データをメモリ回路３に書き込むことが出来る。
【００６４】
つまり書き込み回路４が１フレーム分（ｎライン分）の画像データをメモリ３に書き込む時間の範囲が従来の技術より広くなる。また、従来の技術のＧＲＡＭ書き込みｍａｘ３１と本実施の形態のＧＲＡＭ書き込みｍａｘ２１とは同じ時間である。従って、書き込み回路４が最もゆっくりと画像データをメモリ回路３に書き込む際の１フレーム分（ｎライン分）の画像データを書き込む時間はＧＲＡＭ書き込みｍｉｎ２２である。そして、このＧＲＡＭ書き込みｍｉｎ２２は、従来の技術で説明したＧＲＡＭ書き込みｍｉｎ３２より長い。すなわち、ＣＰＵ／ホスト側２から供給される第２のクロック信号の周波数を調整することにより、１フレーム分（ｎライン分）の画像データをメモリ回路３に書き込む時間をＧＲＡＭｍｉｎ２２にすることが出来る。
【００６５】
すなわち、本実施の形態では、従来の技術とは異なり、読み出し回路５や制御信号回路９の動作速度が、書き込み回路４に対して相対的に速くなったり遅くなったりすることがないので、書き込み回路４が１フレーム分（ｎライン分）の画像データをメモリ回路３に書き込む速度を従来の技術より遅くすることが出来る。従って、消費電力を低減することが出来、また、液晶表示装置１が組み込まれている携帯電話端末の受信感度を向上することが出来る。
【００６６】
このように、本実施の形態によれば、画像転送期間には、ＣＰＵ／ホスト側２から供給される第２のクロック信号が書き込み回路４、読み出し回路５、及び制御信号回路９で共通して用いられるので、書き込み回路４より１ライン分だけ遅れて読み出し回路５が読み出し動作を行っても、書き込み回路４による画像データの書き込み動作が、読み出し回路５による読み出し動作に追い越されるということが起こらない。従って、従来の技術よりゆっくりと画像データをメモリ回路３に書き込むことが出来る。
【００６７】
なお、本実施の形態では、ＣＰＵ／ホスト側２から供給される第２のクロック信号の周波数を調整することにより、１フレーム分（ｎライン分）の画像データをメモリ回路３に書き込む時間をＧＲＡＭｍｉｎ２２にするとして説明したが、従来の技術よりゆっくりと１フレーム分（ｎライン分）の画像データを書き込む時間であれば、１フレーム分（ｎライン分）の画像データを書き込む時間をＧＲＡＭｍｉｎ２２以外の時間にしても構わない。
【００６８】
なお、本実施の形態の走査電極／信号電極駆動回路１０は本発明の走査電極の例であり、本実施の形態の走査電極／信号電極駆動回路１０は本発明の信号電極駆動回路の例であり、本実施の形態のＣＰＵ／ホスト側２は本発明のホスト側の例である。
【００６９】
さらに、送信すべき送信信号をアンテナに出力する送信回路と、前記アンテナから受信された受信信号を入力する受信回路と、前記受信回路から出力された信号を情報処理することにより画像データを出力する情報処理手段と、出力された画像データを表示する表示手段とを備え、前記表示手段には、本発明の液晶表示装置が用いられている、移動体通信端末も本発明に属する。
【００７０】
なお、本発明の移動体通信端末とは、例えば、携帯電話端末や、ＰＨＳ端末などである。
【００７１】
【発明の効果】
以上説明したところから明らかなように、本発明は、メモリ回路に画像データをゆっくり書き込むことが出来、従って、消費電力が少なく、また液晶表示装置が組み込まれている携帯電話端末の受信感度が低下しない液晶表示装置、及び液晶表示装置の駆動方法を提供することが出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における液晶表示装置の構成を示すブロック図
【図２】（ａ）本発明の第１の実施の形態における１垂直期間の間にメモリ回路３に１フレーム分の画像データを書き込むとともに、その１垂直期間の間にメモリ回路３に書き込まれた１フレーム分の画像データを読み出して表示する場合の画像データの書き込みと読み出しのタイミングを示す図
（ｂ）本発明の第１の実施の形態における図２（ａ）のタイミングで画像データの書き込み及び読み出しを行う場合の、画像データのうちすでに書き込んだライン数が時間の経過とともにどのように変化するかを示した図
【図３】従来の液晶表示装置の構成を示すブロック図
【図４】（ａ）従来の液晶表示装置における１垂直期間の間にメモリ回路３に１フレーム分の画像データを書き込むとともに、その１垂直期間の間にメモリ回路３に書き込まれた１フレーム分の画像データを読み出して表示する場合の画像データの書き込みと読み出しのタイミングを示す図
（ｂ）従来の液晶表示装置における図４（ａ）のタイミングで画像データの書き込み及び読み出しを行う場合の、画像データのうちすでに書き込んだライン数と画像データのうちすでに読み出したライン数とが時間の経過とともにどのように変化するかを示した図
【符号の説明】
１  液晶表示装置
２  ＣＰＵ／ホスト側
３  メモリ回路
４  書き込み回路
５  読み出し回路
６  分周回路
７  切替回路
８  クロック発生回路
９  制御信号回路
１０  走査電極／信号電極駆動回路
１１  液晶表示パネル
【図１】
2005024985.tif 000003
【図２】
2005024985.tif 000004
【図３】
2005024985.tif 000005
【図４】
2005024985.tif 000006