(57)【要約】      （修正有）【課題】  発光表示パネルにおいて、特に前記画素における発光駆動用トランジスタに欠陥が生じた場合に、これを補償することができるアクティブ駆動型発光表示パネルを提供すること。【解決手段】  電位保持用の２つのコンデンサＣ1 ，Ｃ2 が直列に接続されている。また前記２つのコンデンサのうちの１つＣ2 には電荷消去用トランジスタＴr5が接続されている。走査選択用トランジスタＴr1のオン動作により２つのコンデンサＣ1 ，Ｃ2 に対してデータ電圧が書き込まれ、ＥＬ素子Ｅ1 の発光動作時には前記消去用トランジスタＴr5がオンされる。一方の発光駆動用トランジスタに欠陥が生じた場合には、消去用トランジスタＴr5のオン動作を阻止することで、１つの発光駆動用トランジスタにより、今までと同様の駆動電流をＥＬ素子Ｅ1 に供給するように動作する。【選択図】  図２
2005352398.tif 000002
【特許請求の範囲】
【請求項１】
多数の発光画素がマトリクス状に配置された発光表示パネルであって、
前記発光画素のそれぞれには少なくても１つの自発光素子が備えられ、当該自発光素子は、ソース、ドレインおよびゲートがそれぞれ共通接続されている複数の発光駆動用トランジスタに対して直列に接続されると共に、前記複数の発光駆動用トランジスタのゲートには、当該ゲートの電位を保持するための少なくても１つの電位保持用コンデンサが接続されていることを特徴とするアクティブマトリクス型発光表示パネル。
【請求項２】
前記電位保持用コンデンサは、直列に接続された複数のコンデンサからなることを特徴とする請求項１に記載のアクティブマトリクス型発光表示パネル。
【請求項３】
多数の発光画素がマトリクス状に配置された発光表示パネルであって、
前記発光画素のそれぞれには自発光素子が備えられ、当該自発光素子は、ソースおよびドレインがそれぞれ共通接続されている複数の発光駆動用トランジスタに対して直列に接続されると共に、前記複数の発光駆動用トランジスタのゲートには、当該ゲートの電位を保持するための電位保持用コンデンサがそれぞれ接続されていることを特徴とするアクティブマトリクス型発光表示パネル。
【請求項４】
前記電位保持用コンデンサの全てもしくはいずれか１つを除いて、当該コンデンサに蓄積された電荷を放電させるための消去用トランジスタが接続されていることを特徴とする請求項２または請求項３に記載のアクティブマトリクス型発光表示パネル。
【請求項５】
多数の発光画素がマトリクス状に配置された発光表示パネルであって、
前記発光画素のそれぞれには複数の自発光素子が備えられ、前記複数の自発光素子のそれぞれには、発光駆動用トランジスタが直列に接続されると共に、前記複数の発光駆動用トランジスタの各ゲートには、各ゲート電位を保持するための電位保持用コンデンサがそれぞれ接続され、前記電位保持用コンデンサの全てもしくはいずれか１つを除いて、当該コンデンサに蓄積された電荷を放電させるための消去用トランジスタが接続されていることを特徴とするアクティブマトリクス型発光表示パネル。
【請求項６】
多数の発光画素がマトリクス状に配置された発光表示パネルであって、
前記発光画素のそれぞれには複数の自発光素子と、各自発光素子のそれぞれに直列に接続された発光駆動用トランジスタが備えられ、前記複数の発光駆動用トランジスタのゲートは共通接続されると共に、共通接続されたゲートの電位を保持するために直列に接続された複数の電位保持用コンデンサがさらに備えられ、前記電位保持用コンデンサの全てもしくはいずれか１つを除いて、当該コンデンサに蓄積された電荷を放電させるための消去用トランジスタが接続されていることを特徴とするアクティブマトリクス型発光表示パネル。
【請求項７】
前記複数の発光駆動用トランジスタは、ゲート・ソース間電圧対ドレイン電流（Ｖgs−Ｉd ）特性がほぼ同特性になされ、前記複数のコンデンサもほぼ同容量になされていることを特徴とする請求項２ないし請求項６のいずれか１項に記載のアクティブマトリクス型発光表示パネル。
【請求項８】
前記自発光素子が、有機化合物を発光層に用いた有機ＥＬ素子であることを特徴とする請求項１ないし請求項７のいずれか１項に記載のアクティブマトリクス型発光表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば有機ＥＬ（エレクトロルミネッセンス）素子などの電流駆動型発光素子と、これを発光駆動させるＴＦＴ（Thin Film Transistor）等による発光駆動用トランジスタを備えた画素を多数配列した発光表示パネルに関し、特に前記画素に欠陥が生じた場合に、これを補償することができるアクティブ駆動型発光表示パネルに関する。
【背景技術】
【０００２】
発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められており、このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機ＥＬ素子が注目されている。これはＥＬ素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。
【０００３】
前記した有機ＥＬ素子は、電気的にはダイオード特性を有する発光エレメントと、この発光エレメントに並列に結合する寄生容量成分とによる構成に置き換えることができる。そして、この有機ＥＬ素子は、発光駆動電圧が印加されると、先ず当該素子の電気容量に相当する電荷が電極に変位電流として流れ込み蓄積される。続いて当該素子固有の一定の電圧（発光閾値電圧＝Ｖth）を越えると、一方の電極（ダイオード成分のアノード側）から発光層を構成する有機層に電流が流れ初め、この電流に比例した強度で発光すると考えることができる。すなわち、有機ＥＬ素子は電流駆動型発光素子であると言うことができる。
【０００４】
かかる有機ＥＬ素子を用いた表示パネルとして、互いに直交するデータ線と走査線との交点位置にＥＬ素子をマトリクス状に配列させたパッシブマトリクス型表示パネルと、マトリクス状に配列させた各ＥＬ素子の各々に、ＴＦＴからなる能動素子を加えたアクティブマトリクス型表示パネルが提案されている。
【０００５】
前者のパッシブマトリクス型表示パネルにおいては、比較的単純な構成において表示パネルを構成することができるという特質を備えている。一方、後者のアクティブマトリクス型表示パネルは、前者のパッシブマトリクス型表示パネルに比較して、低消費電力化を実現することができ、画素間のクロストークが少ないなどの特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。
【０００６】
ところで、前記したアクティブマトリクス型表示パネルにおいては、それぞれの画素を構成する発光素子としての有機ＥＬ素子と、これを電流駆動するＴＦＴのいずれにも欠陥が発生するという問題を抱えている。前者のように有機ＥＬ素子に欠陥が発生した場合には、その多くはレーザビームによりリペア（修復）させることが可能である。しかしながら、後者のようにＴＦＴに欠陥が生じた場合には、その構造上の問題で前記したレーザビーム等によるリペアは不可能な場合が多い。
【０００７】
前記したＴＦＴに欠陥が生ずる問題は、従来から提供されているアクティブマトリクス型液晶表示パネルにおいても同様のことが言える。そこで、液晶表示パネルにおいては、個々の画素を形成する前記ＴＦＴを並列に接続することで、一方のＴＦＴに欠陥が発生しても、並列接続された他方のＴＦＴにより画素の駆動動作を補償するようにした構成が特許文献１に開示されている。
【特許文献１】特開平６−１０２５３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、前記した液晶表示パネルにおいては、その表示画素が電圧駆動素子であるため、駆動用ＴＦＴは単なるスイッチとして動作する。したがって、特許文献１に開示されたように互いにＴＦＴを並列接続させることで、一方のＴＦＴに発生した欠陥を他方のＴＦＴで補償することができる。
【０００９】
しかしながら、前記した有機ＥＬ素子に代表される電流駆動型発光素子を表示画素として利用する発光表示パネルにおいては、これを駆動するＴＦＴは所定の定電流特性を持たせた制御がなされる。このために、前記したようにＴＦＴを単に並列接続させた構成とした場合には、並列接続されたＴＦＴの数に対応した整数倍の駆動電流が発光素子に対して流れることになる。したがって、前記特許文献１に開示された手段をそのまま採用しても発光素子に無理な駆動電流を流す結果となり、ＴＦＴの欠陥に対して満足に対応することはできない。
【００１０】
この発明は、前記したような技術的な観点に基づいてなされたものであり、電流駆動型発光素子を画素とする駆動用ＴＦＴに欠陥が生じた場合において、前記発光素子に無理を与えることなくＴＦＴの欠陥を補償することができるアクティブ駆動型発光表示パネルを提供することを技術課題とするものである。
【課題を解決するための手段】
【００１１】
前記した課題を解決するためになされたこの発明にかかるアクティブマトリクス型発光表示パネルの一つの好ましい形態は、請求項１に記載のように、多数の発光画素がマトリクス状に配置された発光表示パネルであって、前記発光画素のそれぞれには少なくても１つの自発光素子が備えられ、当該自発光素子は、ソース、ドレインおよびゲートがそれぞれ共通接続されている複数の発光駆動用トランジスタに対して直列に接続されると共に、前記複数の発光駆動用トランジスタのゲートには、当該ゲートの電位を保持するための少なくても１つの電位保持用コンデンサが接続されている点に特徴を有する。
【００１２】
また、この発明にかかるアクティブマトリクス型発光表示パネルの他の一つの好ましい形態は、請求項３に記載のように、多数の発光画素がマトリクス状に配置された発光表示パネルであって、前記発光画素のそれぞれには自発光素子が備えられ、当該自発光素子は、ソースおよびドレインがそれぞれ共通接続されている複数の発光駆動用トランジスタに対して直列に接続されると共に、前記複数の発光駆動用トランジスタのゲートには、当該ゲートの電位を保持するための電位保持用コンデンサがそれぞれ接続されている点に特徴を有する。
【００１３】
さらに、この発明にかかるアクティブマトリクス型発光表示パネルの他の一つの好ましい形態は、請求項５に記載のように、多数の発光画素がマトリクス状に配置された発光表示パネルであって、前記発光画素のそれぞれには複数の自発光素子が備えられ、前記複数の自発光素子のそれぞれには、発光駆動用トランジスタが直列に接続されると共に、前記複数の発光駆動用トランジスタの各ゲートには、各ゲート電位を保持するための電位保持用コンデンサがそれぞれ接続され、前記電位保持用コンデンサの全てもしくはいずれか１つを除いて、当該コンデンサに蓄積された電荷を放電させるための消去用トランジスタが接続されている点に特徴を有する。
【００１４】
さらにまた、この発明にかかるアクティブマトリクス型発光表示パネルの他の一つの好ましい形態は、請求項６に記載のように、多数の発光画素がマトリクス状に配置された発光表示パネルであって、前記発光画素のそれぞれには複数の自発光素子と、各自発光素子のそれぞれに直列に接続された発光駆動用トランジスタが備えられ、前記複数の発光駆動用トランジスタのゲートは共通接続されると共に、共通接続されたゲートの電位を保持するために直列に接続された複数の電位保持用コンデンサがさらに備えられ、前記電位保持用コンデンサの全てもしくはいずれか１つを除いて、当該コンデンサに蓄積された電荷を放電させるための消去用トランジスタが接続されている点に特徴を有する。
【発明を実施するための最良の形態】
【００１５】
以下、この発明にかかる発光表示パネルについて、図に示す実施の形態に基づいて説明するが、これに先立ってこの発明にかかる発光表示パネルに採用される基本的な画素の構成例について図１に基づいて説明する。この図１に示した画素構成は、２つのＴＦＴからなるコンダクタンスコントロール（Conductance Controlled）方式と呼ばれる有機ＥＬ素子を発光素子とした場合の最も基本的な回路構成を示している。
【００１６】
図１に示すように、Ｎチャンネル型ＴＦＴで構成された走査選択用トランジスタ（データ書込み用トランジスタ）Ｔr1のゲートＧは、表示パネルに配列された走査信号線Ａ1 に接続され、そのソースＳはデータ信号線Ｂ1 に接続されている。また、走査選択用トランジスタＴr1のドレインＤは、Ｐチャンネル型ＴＦＴで構成された発光駆動用トランジスタのゲートＧに接続されると共に、電位保持用用のコンデンサＣ1 の一方の端子に接続されている。
【００１７】
前記発光駆動用トランジスタＴr2のソースＳは前記コンデンサＣ1 の他方の端子に接続されると共に、電源ラインＶａに接続されている。さらに、発光駆動用トランジスタＴr2のドレインＤには、発光素子としての有機ＥＬ素子Ｅ1 のアノードが接続されると共に、当該ＥＬ素子Ｅ1 のカソードは電源ラインＶC に接続されている。
【００１８】
図１に示した画素構成において、走査選択用トランジスタＴr1のゲートに、走査信号線Ａ1 を介して図示せぬ走査ドライバより走査信号（Select）が供給されると、走査選択用トランジスタＴr1はオン状態になされる。この時、走査選択用トランジスタＴr1のソースにはデータ信号線Ｂ1 を介して図示せぬデータドライバよりデータ信号（Ｖdata）が供給される。したがって、トランジスタＴr1はそのソースに供給されるデータ信号（Ｖdata）に対応した電流をソースからドレインに流す。
【００１９】
これにより、走査選択用トランジスタＴr1がオンの期間に、前記コンデンサＣ1 にはデータ信号（Ｖdata）に対応した電圧が充電され、その電圧が発光駆動用トランジスタＴr2のゲートに供給される。それ故、発光駆動用トランジスタＴr2は、そのゲート電圧とソース電圧（Ｖgs）に基づいた電流を、ＥＬ素子Ｅ1 にドレイン電流（Ｉd ）として流し、ＥＬ素子を発光駆動させる。
【００２０】
一方、走査選択用トランジスタＴr1のゲートに対する走査信号（Select）の供給が停止されると、走査選択用トランジスタＴr1はいわゆるカットオフとなり、当該トランジスタのドレインは開放状態となるものの、発光駆動用トランジスタＴr2はコンデンサＣ1 に蓄積された電荷によりゲート電位が保持される。したがって、次の走査まで駆動用トランジスタＴr2の駆動電流が維持され、これによりＥＬ素子Ｅ1 の発光動作も維持される。
【００２１】
斯くして、前記した構成の発光表示画素は、表示パネル上に縦横方向にマトリクス状に多数配列されて、アクティブマトリクス型表示パネルを構成している。そして、走査ドライバより走査信号線に対して走査信号（Select）が順次供給され、これに同期してデータドライバよりデータ信号線に対してビデオ信号に基づくデータ信号（Ｖdata）がそれぞれ供給されることにより、前記した各発光画素は選択的に点灯される。これにより、表示パネルには前記ビデオ信号に基づく画像が再生される。
【００２２】
図２は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第１の実施の形態を示したものであり、この図２に示す発光画素の構成は請求項１、請求項２および請求項４に記載の発明に基づくものである。なお、この図２においては図１に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は適宜省略する。
【００２３】
図２に示す実施の形態においては、すでに説明した図１における発光画素の構成に対して、Ｐチャンネル型ＴＦＴによる第２の発光駆動用トランジスタＴr3が加えられている。そして、この第２の発光駆動用トランジスタＴr3におけるソース、ドレインおよびゲートは、発光駆動用トランジスタＴr2（以下、これを説明の便宜上、第１の発光駆動用トランジスタと呼ぶこともある。）のソース、ドレインおよびゲートにそれぞれ共通接続されている。
【００２４】
前記第１と第２の発光駆動用トランジスタにおけるゲートとソース間には、電位保持用コンデンサＣ1 （以下、これを説明の便宜上、第１の電位保持用コンデンサと呼ぶこともある。）に加えて、第２の電位保持用コンデンサＣ2 が直列に接続されている。また、前記した第２の電位保持用コンデンサＣ2 の両端には、Ｎチャンネル型ＴＦＴによる消去用トランジスタＴr5のソースおよびドレインが接続されており、この消去用トランジスタＴr5のオン動作により、前記第２の電位保持用コンデンサＣ2 に蓄積された電荷を放電させることができるように構成されている。
【００２５】
図２に示した画素構成において、走査選択用トランジスタＴr1がオン状態になされる場合に、前記消去用トランジスタＴr5はオフ状態になされ、また走査選択用トランジスタＴr1がオフ状態になされる場合に、消去用トランジスタＴr5はオン状態になされるように制御される。すなわち、両トランジスタはトグル動作が実行されるように制御される。なお、前記消去用トランジスタＴr5の各ゲートには、特に図には示していないが消去信号線を介して消去信号が供給されるように構成されている。
【００２６】
したがって、走査選択用トランジスタＴr1が走査選択動作になされるデータ書込み時には、データ信号（Ｖdata）に対応した電流をソースからドレインに流し、直列接続された第１と第２の電位保持用コンデンサＣ1 ，Ｃ2 に対してデータ信号（Ｖdata）に対応した電圧を充電するように動作する。一方、前記したデータ書込み時以外の画素の点灯動作時においては、消去用トランジスタＴr5はオン状態になされるため、第２の電位保持用コンデンサＣ2 に蓄積された電荷は放電される。
【００２７】
ここで、第１と第２の電位保持用コンデンサＣ1 ，Ｃ2 が共に同一の容量であるとすれば、画素の点灯動作時においては、第２の電位保持用コンデンサＣ2 に蓄積された電荷は放電されるため、データ信号（Ｖdata）の１／２に対応した電圧が、第１と第２の発光駆動用トランジスタＴr2，Ｔr3におけるゲートとソース間に供給されることになる。
【００２８】
したがって、第１と第２の発光駆動用トランジスタＴr2，Ｔr3には、共に本来のデータ信号（Ｖdata）のほぼ１／２に対応したゲート・ソース間電圧によるドレイン電流がそれぞれ流れることになり、これがＥＬ素子Ｅ1 に対して発光駆動電流としてそれぞれ供給される。したがって、ＥＬ素子Ｅ1 には図１に示した例とほぼ同様のドレイン電流を供給することができ、これにより正常な点灯駆動動作を実現させることができる。
【００２９】
なお、図２に示した構成および後で説明する各構成においても同様であるが、第１と第２の電位保持用コンデンサＣ1 ，Ｃ2 は前記したとおりほぼ同容量になされ、また第１と第２の発光駆動用トランジスタＴr2，Ｔr3におけるゲート・ソース間電圧対ドレイン電流（Ｖgs−Ｉd ）特性はほぼ同特性になされていることが好ましく、さらに前記Ｖgs−Ｉd 特性がほぼリニアになされるＴＦＴの飽和領域において動作させることが望ましい。
【００３０】
ここで、図２に示す構成において第１と第２の発光駆動用トランジスタＴr2，Ｔr3のいずれか一方に欠陥が発生し、開放状態になされた場合について説明する。例えば第１発光駆動用トランジスタＴr2に欠陥が発生して開放状態になされた場合においては、前記したデータ信号（Ｖdata）のほぼ１／２に対応した電圧（Ｖgs）によるドレイン電流が、第２の発光駆動用トランジスタＴr3を介してＥＬ素子Ｅ1 に流れることになる。
【００３１】
そこで、前記したように欠陥が発生した画素における前記消去用トランジスタＴr5を動作不能に、すなわち、画素の点灯動作時においてもオフ状態を維持させるようにすることで、第１と第２の電位保持用コンデンサＣ1 ，Ｃ2 に充電されたデータ信号（Ｖdata）に対応した電圧を、正常に動作する第２の発光駆動用トランジスタＴr3のゲート・ソース間電圧（Ｖgs）として、そのまま供給することができる。これにより、第２の発光駆動用トランジスタＴr3を介して、今までとはほぼ２倍の値に相当する正常な画素点灯用電流がＥＬ素子に供給される。
【００３２】
換言すれば、正常な状態の第１と第２の発光駆動用トランジスタＴr2，Ｔr3によって、それぞれ本来の１／２のドレイン電流により１つのＥＬ素子を点灯駆動させていたのを、一方の発光駆動用トランジスタＴr2に欠陥が生じたことにより、他方の発光駆動用トランジスタＴr3のみによって、正常な画素点灯用電流をＥＬ素子に供給するように制御されることになる。なお、以上の説明は第１の発光駆動用トランジスタＴr2に欠陥が発生した場合を例にしているが、第２の発光駆動用トランジスタＴr3に欠陥が発生した場合であっても、その作用は同一である。
【００３３】
ここで、前記したように第１と第２の発光駆動用トランジスタＴr2，Ｔr3のいずれか一方に欠陥が発生し、欠陥が発生した画素における消去用トランジスタＴr5の動作を不能にするには、当該トランジスタＴr5のゲート、ソースもしくはドレインのいずれかのラインを切断すればよい。この場合、例えばレーザビームを用いて、該当する消去用トランジスタＴr5の前記いずれかのラインを焼き切ることで容易に達成できる。
【００３４】
図３は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第２の実施の形態を示したものであり、この図３に示す発光画素の構成は同じく請求項１、請求項２および請求項４に記載の発明に基づくものである。なお、この図３においては図２に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
【００３５】
図３に示す実施の形態においては、すでに説明した図２に示す発光画素の構成に対して、さらにＰチャンネル型ＴＦＴによる第３の発光駆動用トランジスタＴr4が加えられている。そして、この第３の発光駆動用トランジスタＴr4におけるソース、ドレインおよびゲートは、第１および第２の発光駆動用トランジスタＴr2，Ｔr3のソース、ドレインおよびゲートに対してそれぞれ共通接続されている。
【００３６】
また、前記第１〜第３の発光駆動用トランジスタにおける各ゲートとソース間には、第１と第２の電位保持用コンデンサＣ1 ，Ｖ2 に加えて、さらに第３の電位保持用コンデンサＣ3 が直列に接続されている。そして、前記した第３の電位保持用コンデンサＣ3 の両端には、Ｎチャンネル型ＴＦＴによる消去用トランジスタＴr6のソースおよびドレインが接続されており、この消去用トランジスタＴr6のオン動作により、前記第３の電位保持用コンデンサＣ3 に蓄積された電荷を放電させることができるように構成されている。なお、以下の説明においては、トランジスタＴr5を第１の消去用トランジスタと呼び、トランジスタＴr6を第２の消去用トランジスタと呼ぶことにする。
【００３７】
また、図３に示す実施の形態においては、自発光素子としての第１と第２のＥＬ素子Ｅ1 ，Ｅ2 が、前記第１〜第３の発光駆動用トランジスタに対して直列に接続された構成にされている。
【００３８】
図３に示した画素構成において、走査選択用トランジスタＴr1がオン状態になされる場合に、前記第１および第２の消去用トランジスタＴr5，Ｔr6はオフ状態になされ、また走査選択用トランジスタＴr1がオフ状態になされる場合に、消去用トランジスタＴr5，Ｔr6は共にオン状態になされるように制御される。すなわち、走査選択用トランジスタと第１および第２の消去用トランジスタとはトグル動作が実行されるように制御される。
【００３９】
したがって、走査選択用トランジスタＴr1が走査選択動作になされるデータ書込み時には、データ信号（Ｖdata）に対応した電流をソースからドレインに流し、直列接続された第１〜第３の電位保持用コンデンサＣ1 ，Ｃ2 ，Ｃ3 に対してデータ信号（Ｖdata）に対応した電圧を充電するように動作する。一方、前記したデータ書込み時以外の画素の点灯動作時においては、第１と第２の消去用トランジスタＴr5，Ｔr6は共にオン状態になされるため、第２および第３の電位保持用コンデンサＣ2 ，Ｃ3 に蓄積された電荷は放電される。
【００４０】
ここで、第１〜第３の電位保持用コンデンサＣ1 ，Ｃ2 ，Ｃ3 が共に同一の容量であるとすれば、画素の点灯動作時においては、第２と第３の電位保持用コンデンサＣ2 ，Ｃ3 に蓄積された電荷は放電されるため、データ信号（Ｖdata）の１／３に対応した電圧が、第１〜第３の発光駆動用トランジスタＴr2，Ｔr3，Ｔr4におけるゲートとソース間に供給されることになる。
【００４１】
したがって、第１〜第３の発光駆動用トランジスタＴr2，Ｔr3，Ｔr4には、共に本来のデータ信号（Ｖdata）のほぼ１／３に対応したゲート・ソース間電圧によるドレイン電流がそれぞれ流れることになり、これがＥＬ素子Ｅ1 ，Ｅ2 に対して発光駆動電流としてそれぞれ供給される。したがって、ＥＬ素子Ｅ1 ，Ｅ2 には図１に示した例とほぼ同様のドレイン電流を供給することができ、これにより正常な点灯駆動動作を実現させることができる。
【００４２】
なお、図３に示した構成においては第１〜第３の電位保持用コンデンサＣ1 ，Ｃ2 ，Ｃ3 は前記したとおりほぼ同容量になされると共に、第１〜第３の発光駆動用トランジスタＴr2，Ｔr3，Ｔr4におけるゲート・ソース間電圧対ドレイン電流（Ｖgs−Ｉd ）特性はほぼ同特性になされていることが好ましく、さらに前記Ｖgs−Ｉd 特性がほぼリニアになされるＴＦＴの飽和領域において動作させることが望ましい。
【００４３】
ここで、図３に示す構成において第１〜第３の発光駆動用トランジスタＴr2，Ｔr3，Ｔr4のいずれかに欠陥が発生し、開放状態になされた場合について説明する。例えば第１発光駆動用トランジスタＴr2に欠陥が発生して開放状態になされた場合においては、前記したデータ信号（Ｖdata）のほぼ２／３に対応した電圧（Ｖgs）によるドレイン電流が、第２および第３の発光駆動用トランジスタＴr3，Ｔr4を介してＥＬ素子Ｅ1 ，Ｅ2 に流れることになる。
【００４４】
そこで、前記したように欠陥が発生した画素における前記消去用トランジスタＴr5，Ｔr6のうちのいずれか一方を動作不能に、例えば第１の消去用トランジスタＴr5を、画素の点灯動作時においてもオフ状態が維持されるようにすることで、第１と第２の電位保持用コンデンサＣ1 ，Ｃ2 に充電されたデータ信号（Ｖdata）の２／３に対応した電圧を、正常に動作する第２および第３の発光駆動用トランジスタＴr3，Ｔr4のゲート・ソース間電圧（Ｖgs）として供給することができる。これにより、第２および第３の発光駆動用トランジスタＴr3，Ｔr4には、今までに対して約１．５倍のドレイン電流がそれぞれ流れることになり、結果として正常な画素点灯用電流をＥＬ素子Ｅ1 ，Ｅ2 に供給することができる。
【００４５】
換言すれば、正常な状態の第１〜第３の発光駆動用トランジスタＴr2，Ｔr3，Ｔr4によって、それぞれ本来の１／３のドレイン電流により、直列接続されたＥＬ素子Ｅ1 ，Ｅ2 を点灯駆動させていたのを、１つの発光駆動用トランジスタＴr2に欠陥が生じたことにより、他の２つの発光駆動用トランジスタＴr3，Ｔr4によって、正常な画素点灯用電流をＥＬ素子に供給するように制御されることになる。なお、以上の説明は第１の発光駆動用トランジスタＴr2に欠陥が発生した場合を例にしているが、第２もしくは第３の発光駆動用トランジスタＴr3，Ｔr4に欠陥が発生した場合であっても、その作用は同一である。
【００４６】
さらに図３に示した実施の形態によると、第１〜第３の発光駆動用トランジスタＴr2，Ｔr3，Ｔr4のうちの２つのトランジスタに欠陥が発生した場合において、前記した第１と第２の消去用トランジスタＴr5，Ｔr6の両方を動作不能に、すなわち、画素の点灯動作時においてもいずれもがオフ状態が維持されるようにすることで、欠陥が発生していない１つの発光駆動用トランジスタにより正常な発光駆動電流を供給させることができる。
【００４７】
なお、図３に示した実施の形態においても、消去用トランジスタの動作を不能にするには、当該トランジスタのゲート、ソースもしくはドレインのいずれかのラインを例えばレーザビームなどを用いて切断すればよい。また、図３に示した実施の形態においは、１つの画素について、２つのＥＬ素子Ｅ1 ，Ｅ2 が直列接続されて配置されているが、これは１つの素子により構成されていてもよい。また、後述する他の実施の形態においても、図３に示す形態と同様に２つもしくはそれ以上の数のＥＬ素子を直列接続させた構成も採用することができる。
【００４８】
図４は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第３の実施の形態を示したものであり、この図４に示す発光画素の構成は同じく請求項１、請求項２および請求項４に記載の発明に基づくものである。なお、この図４においては図２に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
【００４９】
図４に示す実施の形態においては、すでに説明した図２に示す発光画素の構成に対して、さらにＮチャンネル型ＴＦＴによる第２の消去用トランジスタＴr6が具備され、このトランジスタＴr6のソースおよびドレインが、直列接続された第１および第２の電位保持用コンデンサＣ1 ，Ｃ2 の両端間に接続されている。これにより、第２の消去用トランジスタＴr6のオン動作により、前記第１と第２の電位保持用コンデンサＣ1 ，Ｃ2 に蓄積された電荷を放電させることができるように構成されている。
【００５０】
この図４に示す実施の形態においては、時分割階調表現を実現する同時消去法（ＳＥＳ＝Simultaneous Erasing Scan ）と呼ばれる点灯駆動方式を実現させると共に、前記したように一方の発光駆動用トランジスタに欠陥が生じた場合に、これを補償する機能を持たせた作用が実現される。すなわち、前記したＳＥＳは１フレーム期間もしくは１フレーム期間を時間分割した１サブフレーム期間の途中で、電位保持用コンデンサに蓄積された電荷を放電させることでＥＬ素子を消灯させるように制御するものである。これにより多階調表現を実現させることができる。
【００５１】
図４に示す画素構成において、第１と第２の発光駆動用トランジスタＴr2，Ｔr3が共に正常に動作する場合においては、図２に基づいて説明した動作と同様に走査選択用トランジスタＴr1と、第１の消去用トランジスタＴr5とは、相反する位相関係でオン・オフ動作される。すなわち前記したように両トランジスタはトグル動作が実行されるように制御される。これにより、画素の点灯動作時においては、第１の消去用トランジスタＴr5がオンされるため、データ信号（Ｖdata）のほぼ１／２に対応した前記Ｖgs基づいて第１と第２の発光駆動用トランジスタＴr2，Ｔr3がそれぞれ駆動される。したがって、画素を構成するＥＬ素子には両トランジスタＴr2，Ｔr3により、本来必要な点灯電流が供給されて正常に点灯される。
【００５２】
そして、１フレーム期間もしくは１サブフレーム期間の途中において、第２の消去用トランジスタＴr6がオンされる消去信号をそのゲートに供給することで、第１および第２の電位保持用コンデンサＣ1 ，Ｃ2 に蓄積された電荷が放電される。この結果、第１と第２の発光駆動用トランジスタＴr2，Ｔr3に印加される前記Ｖgsがほぼゼロとなり、画素を構成するＥＬ素子は消灯される。すなわち、図４に示す画素構成によると第２の消去用トランジスタＴr6をオンさせる消去信号の発生タイミングを制御することで、前記したＳＥＳの制御が実現できる。
【００５３】
ここで、図４に示す構成において、第１と第２の発光駆動用トランジスタＴr2，Ｔr3のいずれか一方に欠陥が発生し開放状態になされた場合においても、残りの他方の正常な発光駆動用トランジスタは、データ信号（Ｖdata）のほぼ１／２に対応した電圧（Ｖgs）によるドレイン電流により点灯される。すなわち、この画素が完全に暗点になるのを防ぐことができる。そして、前記したように、１フレーム期間もしくは１サブフレーム期間の途中において、第２の消去用トランジスタＴr6がオンされる消去信号がゲートに供給されるので、前記したＳＥＳの機能はそのまま発揮させることができる。
【００５４】
図５は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第４の実施の形態を示したものであり、この図４に示す発光画素の構成は、請求項３および請求項４に記載の発明に基づくものである。なお、この図５においては図１に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
【００５５】
図５に示す実施の形態においては、すでに説明した図１に示す第１の発光駆動用トランジスタＴr2のソースおよびドレインに対して、同特性の第２の発光駆動用トランジスタＴr3におけるソースおよびドレインが共通接続されている。そして、Ｎチャンネル型ＴＦＴで構成された第２の走査選択用トランジスタ（データ書込み用トランジスタ）Ｔr7のソースがデータ線側に接続され、そのドレインは前記第２の発光駆動用トランジスタＴr3におけるゲートに接続されている。
【００５６】
さらに、第２の発光駆動用トランジスタＴr3のゲートとドレイン間には第２の電位保持用コンデンサＣ2 が接続され、このコンデンサＣ2 の両端には第１の消去用トランジスタＴr5のソースおよびドレインが接続されている。これにより、第２の電位保持用コンデンサＣ2 に蓄積された電荷を消去用トランジスタＴr5によって放電させることができる。
【００５７】
図５に示した画素構成においては、第１と第２の走査選択用トランジスタＴr1，Ｔr7のゲートは共通接続されて、図示せぬ走査信号線に接続されている。すなわち、第１と第２の走査選択用トランジスタＴr1，Ｔr7は同期してデータ書込み動作を実行する。また、前記した第１と第２の走査選択用トランジスタＴr1，Ｔr7と、消去用トランジスタＴr5とは前記したようにトグル動作の関係でオン・オフ制御される。
【００５８】
したがって、図５に示した構成によると、データ書込み時において第１および第２の電位保持用コンデンサＣ1 ，Ｃ2 には、同時にデータ信号（Ｖdata）に対応する電圧が書き込まれる。そして、データ書込み動作から画素の点灯駆動動作に移った瞬間に、前記消去用トランジスタＴr5はオンになされるため、第２の電位保持用コンデンサＣ2 に蓄積された電荷は消去用トランジスタＴr5によって放電される。これにより、第２の発光駆動用トランジスタＴr3はオフ状態になされ、画素を構成するＥＬ素子Ｅ1 は第１の発光駆動用トランジスタＴr2によって、正常に点灯駆動される。
【００５９】
ここで、例えば前記した第２の発光駆動用トランジスタＴr3に欠陥が発生して開放状態になされた場合には、前記と同様の作用により画素を構成するＥＬ素子Ｅ1 は第１の発光駆動用トランジスタＴr2によって、正常に点灯駆動される。一方、前記した第１の発光駆動用トランジスタＴr2に欠陥が発生して開放状態になされた場合には、前記ＥＬ素子Ｅ1 に駆動電流を供給することができなくなる。
【００６０】
そこで、欠陥が発生した画素における前記消去用トランジスタＴr5を動作不能に、すなわち、画素の点灯動作時においてもトランジスタＴr5のオフ状態を維持させるようにすることで、第２の電位保持用コンデンサＣ2 に充電されたデータ信号（Ｖdata）に対応した電圧によって、第２の発光駆動用トランジスタＴr3を動作せしめ、ＥＬ素子Ｅ1 に対して正常な点灯駆動電流を供給するように作用する。
【００６１】
なお、前記消去用トランジスタＴr5を動作不能にするには、すでに図２に基づいて説明したとおり、消去用トランジスタＴr5のゲート、ソースもしくはドレインのいずれかのラインを切断すればよい。この場合、前記したとおり例えばレーザビームを用いて、該当する消去用トランジスタＴr5の前記いずれかのラインを焼き切ることで容易に達成できる。
【００６２】
図６は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第５の実施の形態を示したものであり、この図６に示す発光画素の構成は同じく請求項３および請求項４に記載の発明に基づくものである。なお、この図６においては図５に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
【００６３】
図６に示す実施の形態においては、すでに説明した図５に示す発光画素の構成に対して、さらにＮチャンネル型ＴＦＴによる第２の消去用トランジスタＴr6が具備され、このトランジスタＴr6のソースおよびドレインが、第１の電位保持用コンデンサＣ1 の両端に接続されている。そして、消去用トランジスタＴr6のオン動作により、前記第１の電位保持用コンデンサＣ1 に蓄積された電荷を放電させることができるように構成されている。
【００６４】
この図６に示す実施の形態においては、すでに説明した図４に示す実施の形態と同様にＳＥＳによる点灯駆動方式を実現させると共に、一方の発光駆動用トランジスタに欠陥が生じた場合に、これを補償する機能を持たせた作用が実現される。
【００６５】
すなわち、図６に示す画素構成においては、２つの発光駆動用トランジスタＴr2，Ｔr3のいずれもが正常である場合には、図５に基づく説明と同様に第１と第２の走査選択用トランジスタＴr1，Ｔr7と、消去トランジスタＴr5とはトグル動作が実行され、第１の発光駆動用トランジスタＴr2によってＥＬ素子Ｅ1 には正常な点灯駆動電流が供給される。
【００６６】
そして、１フレーム期間もしくは１サブフレーム期間の途中において、第２の消去用トランジスタＴr6がオンされる消去信号をそのゲートに供給することで、第１の電位保持用コンデンサＣ1 に蓄積された電荷が放電される。この結果、第１の発光駆動用トランジスタＴr2に印加される前記Ｖgsがほぼゼロとなり、画素を構成するＥＬ素子は消灯される。すなわち、図６に示す画素構成によると第２の消去用トランジスタＴr6をオンさせる消去信号の発生タイミングを制御することで、前記したＳＥＳの制御が実現できる。
【００６７】
ここで、例えば第１の発光駆動用トランジスタＴr2に欠陥が発生し、開放状態になされた場合には、図５に基づいて説明したように第１の消去用トランジスタＴr5を動作不能に、すなわち、画素の点灯動作時においてもトランジスタＴr5のオフ状態を維持させるようにすることで、第２の電位保持用コンデンサＣ2 に充電されたデータ信号（Ｖdata）に対応した電圧によって、第２の発光駆動用トランジスタＴr3を動作せしめ、ＥＬ素子Ｅ1 に対して正常な点灯駆動電流を供給するように作用する。
【００６８】
この時には、第１の発光駆動用トランジスタＴr2は欠陥状態であるので、前記したＳＥＳの動作は期待することはできない。しかしながら、ＳＥＳの動作が不能になるのは第１の発光駆動用トランジスタＴr2に欠陥が発生した画素のみであり、他の画素によりＳＥＳの動作が実行されるので、表示パネルの全体から見た場合においては、階調制御に与える影響はきわめて少ない。
【００６９】
一方、例えば前記した第２の発光駆動用トランジスタＴr3に欠陥が発生して開放状態になされた場合には、前記と同様の作用により画素を構成するＥＬ素子Ｅ1 は第１の発光駆動用トランジスタＴr2によって、正常に点灯駆動される。そして、第２の消去用トランジスタＴr6の作用によりＳＥＳの動作が実行される。
【００７０】
図７は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第６の実施の形態を示したものであり、この図７に示す発光画素の構成は請求項５に記載の発明に基づくものである。なお、この図７においては図１に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
【００７１】
この図７に示す実施の形態においては、いわば図１に示した画素の構成を２組備えた構成にされている。すなわち、図１に示した基本構成に加えて、第２の走査選択用トランジスタＴr7、第２の発光駆動用トランジスタＴr3、第２の電位保持用コンデンサＣ2 、第２の自発光素子としてのＥＬ素子Ｅ2 が備えられている。そして、図７に示す実施の形態においては、これに加えて第２の電位保持用コンデンサＣ2 の両端に、Ｎチャンネル型ＴＦＴによる消去用トランジスタＴr5のソースおよびドレインが接続されており、この消去用トランジスタＴr5のオン動作により、前記第２の電位保持用コンデンサＣ2 に蓄積された電荷を放電させることができるように構成されている。
【００７２】
なお、前記第１と第２の走査選択用トランジスタＴr1，Ｔr7のゲートは共通接続されて、図示せぬ走査信号線に接続されている。すなわち、第１と第２の走査選択用トランジスタＴr1，Ｔr7は同期してデータ書込み動作を実行する。また、前記した第１と第２の走査選択用トランジスタＴr1，Ｔr7と、消去トランジスタＴr5とは前記したようにトグル動作が実行されるように制御される。
【００７３】
したがって、図７に示した構成によると、データ書込み時において第１および第２の電位保持用コンデンサＣ1 ，Ｃ2 には、同時にデータ信号（Ｖdata）に対応する電圧が書き込まれる。そして、データ書込み動作から画素の点灯駆動動作に移った瞬間に、前記消去トランジスタＴr5はオンになされるため、第２の電位保持用コンデンサＣ2 に蓄積された電荷は消去トランジスタＴr5によって放電される。これにより、第２の発光駆動用トランジスタＴr3はオフ状態になされ、一方のＥＬ素子Ｅ1 が第１の発光駆動用トランジスタＴr2によって、正常に点灯駆動される。
【００７４】
ここで、例えば前記した第２の発光駆動用トランジスタＴr3もしくは第２のＥＬ素子Ｅ2 に欠陥が発生して開放状態になされた場合には、前記と同様の作用により第１のＥＬ素子Ｅ1 が第１の発光駆動用トランジスタＴr2によって、正常に点灯駆動される。一方、前記した第１の発光駆動用トランジスタＴr2もしくは第１のＥＬ素子Ｅ1 に欠陥が発生して開放状態になされた場合には、前記第１のＥＬ素子Ｅ1 に駆動電流を供給することができなくなる。
【００７５】
そこで、欠陥が発生した画素における前記消去用トランジスタＴr5を動作不能に、すなわち、画素の点灯動作時においてもトランジスタＴr5のオフ状態を維持させるようにすることで、第２の電位保持用コンデンサＣ2 に充電されたデータ信号（Ｖdata）に対応した電圧によって、第２の発光駆動用トランジスタＴr3を動作せしめ、これに接続された第２のＥＬ素子Ｅ2 に対して正常な点灯駆動電流を供給するように作用する。
【００７６】
以上説明したとおり、図７に示した実施の形態によると、それぞれの発光駆動用トランジスタの欠陥に加え、それぞれの自発光素子としてのＥＬ素子の欠陥も補償することができる。
【００７７】
図８は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第７の実施の形態を示したものであり、この図８に示す発光画素の構成は同じく請求項５に記載の発明に基づくものである。なお、この図８においては図７に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
【００７８】
図８に示す実施の形態においては、すでに説明した図７に示す発光画素の構成に対して、さらにＮチャンネル型ＴＦＴによる第２の消去用トランジスタＴr6が具備され、このトランジスタＴr6のソースおよびドレインが、第１の電位保持用コンデンサＣ1 の両端に接続されている。そして、消去用トランジスタＴr6のオン動作により、前記第１の電位保持用コンデンサＣ1 に蓄積された電荷を放電させることができるように構成されている。
【００７９】
この図８に示す実施の形態においては、すでに説明したＳＥＳによる点灯駆動方式を実現させると共に、一方の発光駆動用トランジスタもしくは自発光素子としてのＥＬ素子に欠陥が生じた場合に、これを補償する機能を持たせた作用が実現される。
【００８０】
すなわち、図８に示す画素構成においては、２つの発光駆動用トランジスタＴr2，Ｔr3および２つの自発光素子としてのＥＬ素子Ｅ1 ，Ｅ2 のいずれもが正常である場合には、第１と第２の走査選択用トランジスタＴr1，Ｔr7と、消去トランジスタＴr5とはトグル動作が実行される。この結果、画素の点灯駆動時には第２の発光駆動用トランジスタＴr3はオフ状態が維持され、第１の発光駆動用トランジスタＴr2によって第１のＥＬ素子Ｅ1 には正常な点灯駆動電流が供給される。
【００８１】
そして、１フレーム期間もしくは１サブフレーム期間の途中において、第２の消去用トランジスタＴr6がオンされる消去信号をそのゲートに供給することで、第１の電位保持用コンデンサＣ1 に蓄積された電荷が放電される。この結果、第１の発光駆動用トランジスタＴr2に印加される前記Ｖgsがほぼゼロとなり、第１のＥＬ素子Ｅ1 は消灯される。すなわち、図８に示す画素構成によると第２の消去用トランジスタＴr6をオンさせる消去信号の発生タイミングを制御することで、前記したＳＥＳの制御が実現できる。
【００８２】
ここで、例えば第１の発光駆動用トランジスタＴr2もしくは第１のＥＬ素子Ｅ1 に欠陥が発生し、開放状態になされた場合には、第１の消去用トランジスタＴr5を動作不能に、すなわち、画素の点灯動作時においてもトランジスタＴr5のオフ状態を維持させるようにすることで、第２の電位保持用コンデンサＣ2 に充電されたデータ信号（Ｖdata）に対応した電圧によって、第２の発光駆動用トランジスタＴr3を動作せしめ、第２のＥＬ素子Ｅ2 に対して正常な点灯駆動電流を供給するように作用する。
【００８３】
この時には、第１の発光駆動用トランジスタＴr2もしくは第１のＥＬ素子Ｅ1 は欠陥状態であるので、前記したＳＥＳの動作は期待することはできない。しかしながら、ＳＥＳの動作が不能になるのは第１の発光駆動用トランジスタＴr2もしくは第１のＥＬ素子Ｅ1 に欠陥が発生した画素のみであり、他の画素によりＳＥＳの動作が実行されるので、表示パネルの全体から見た場合においては、階調制御に与える影響はきわめて少ない。
【００８４】
一方、例えば前記した第２の発光駆動用トランジスタＴr3もしくは第２のＥＬ素子Ｅ2 に欠陥が発生して開放状態になされた場合には、前記と同様の作用により第１のＥＬ素子Ｅ1 は第１の発光駆動用トランジスタＴr2によって、正常に点灯駆動される。そして、第２の消去用トランジスタＴr6の作用によりＳＥＳの動作が実行される。
【００８５】
図９は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第８の実施の形態を示したものであり、この図９に示す発光画素の構成は請求項６に記載の発明に基づくものである。なお、この図９においては図２に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
【００８６】
図９に示す実施の形態においては、図２に示した構成に比較すると、第２の自発光素子としてのＥＬ素子Ｅ2 が加わり、また第２の発光駆動用トランジスタＴr3が前記ＥＬ素子Ｅ2 に直列に接続されて、電源ラインＶａ，Ｖｃ間に挿入されている。そして第２の発光駆動用トランジスタＴr3のゲートは、第１の発光駆動用トランジスタＴr2のゲートに共通接続されている。
【００８７】
図９に示す構成において、走査選択用トランジスタＴr1と消去用トランジスタＴr5とはトグル動作が実行されるように制御され、したがって、データ書込み時以外の画素の点灯動作時においては、消去用トランジスタＴr5はオン状態になされる。このために、第２の電位保持用コンデンサＣ2 に蓄積された電荷は放電される。
【００８８】
したがって、図２に基づいてすでに説明したとおり、第１と第２の発光駆動用トランジスタＴr2，Ｔr3には、第１のコンデンサＣ1 に蓄積された本来のデータ信号（Ｖdata）のほぼ１／２に対応したゲート・ソース間電圧によるドレイン電流がそれぞれ流れることになり、これが第１および第２のＥＬ素子Ｅ1 ，Ｅ2 に対してそれぞれ発光駆動電流として供給される。すなわち、図９に示す実施の形態においては、２つのＥＬ素子が点灯駆動電流の少ない状態で共に点灯されることで、本来のＥＬ素子の１つ分の発光輝度を補償するように作用する。
【００８９】
前記した図９に示す構成において、例えば第１発光駆動用トランジスタＴr2もしくはこれに接続された第１のＥＬ素子Ｅ1 に欠陥が発生して開放状態になされた場合においては、当該画素の光量は端的に表現すれば半減する。そこで、消去用トランジスタＴr5を動作不能に、すなわち、画素の点灯動作時においてもトランジスタＴr5がオフ状態になされるようにすることで、第１と第２の電位保持用コンデンサＣ1 ，Ｃ2 に充電されたデータ信号（Ｖdata）に対応した電圧を、正常に動作する第２の発光駆動用トランジスタＴr3のゲート・ソース間電圧（Ｖgs）として、そのまま供給することができる。
【００９０】
これにより、第２の発光駆動用トランジスタＴr3に接続された第２のＥＬ素子Ｅ2 には、今までとはほぼ２倍の値に相当する正常な点灯駆動電流が供給される。なお、以上の説明は第１の発光駆動用トランジスタＴr2に欠陥が発生した場合を例にしているが、第２の発光駆動用トランジスタＴr3もしくは第２のＥＬ素子Ｅ2 に欠陥が発生した場合であっても、その作用は同一である。
【００９１】
なお、前記した消去用トランジスタＴr5の動作を不能にするには、すでに説明したようにトランジスタＴr5のゲート、ソースもしくはドレインのいずれかのラインを切断すればよい。
【００９２】
図１０は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第９の実施の形態を示したものであり、この図１０に示す発光画素の構成は同じく請求項６に記載の発明に基づくものである。なお、この図１０においては図９に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
【００９３】
図１０に示す実施の形態においては、すでに説明した図９に示す発光画素の構成に対して、さらにＮチャンネル型ＴＦＴによる第２の消去用トランジスタＴr6が具備され、このトランジスタＴr6のソースおよびドレインが、直列接続された第１および第２の電位保持用コンデンサＣ1 ，Ｃ2 の両端間に接続されている。これにより、第２の消去用トランジスタＴr6のオン動作により、前記第１と第２の電位保持用コンデンサＣ1 ，Ｃ2 に蓄積された電荷を放電させることができるように構成されている。
【００９４】
この図１０に示す実施の形態においては、すでに説明したＳＥＳによる点灯駆動方式を実現させると共に、一方の発光駆動用トランジスタもしくは自発光素子としてのＥＬ素子に欠陥が生じた場合に、これを補償する機能を持たせた作用が実現される。
【００９５】
図１０に示す画素構成において、第１と第２の発光駆動用トランジスタＴr2，Ｔr3および第１と第２のＥＬ素子Ｅ1 ，Ｅ2 が共に正常に動作する場合においては、図９に基づいて説明したとおり第１と第２のＥＬ素子は点灯駆動電流の少ない状態で共に点灯され、これにより本来のＥＬ素子の１つ分の発光輝度を補償するように作用する。
【００９６】
そして、１フレーム期間もしくは１サブフレーム期間の途中において、第２の消去用トランジスタＴr6がオンされる消去信号をそのゲートに供給することで、第１および第２の電位保持用コンデンサＣ1 ，Ｃ2 に蓄積された電荷が放電される。この結果、第１と第２の発光駆動用トランジスタＴr2，Ｔr3に印加される前記Ｖgsはほぼゼロとなり、２つのＥＬ素子は共に消灯される。すなわち、図１０に示す画素構成によると第２の消去用トランジスタＴr6をオンさせる消去信号の発生タイミングを制御することで、前記したＳＥＳの制御が実現できる。
【００９７】
ここで、図１０に示す構成において、第１と第２の発光駆動用トランジスタＴr2，Ｔr3もしくは第１と第２のＥＬ素子Ｅ1 ，Ｅ2 のいずれかに欠陥が発生した場合においては、残りの他方の正常な発光駆動用トランジスタおよびＥＬ素子は、データ信号（Ｖdata）のほぼ１／２に対応した電圧（Ｖgs）によるドレイン電流により点灯される。すなわち、この画素が完全に暗点になるのを防ぐことができる。そして、前記したように、１フレーム期間もしくは１サブフレーム期間の途中において、第２の消去用トランジスタＴr6がオンされる消去信号がゲートに供給されるので、前記したＳＥＳの機能はそのまま発揮させることができる。
【００９８】
図１１は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第１０の実施の形態を示したものであり、この図１１に示す発光画素の構成は請求項１に記載の発明に基づくものである。なお、この図１１においては図１に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
【００９９】
図１１に示す実施の形態においては、図１に示した構成に加えてＰチャンネル型ＴＦＴによる第２の発光駆動用トランジスタＴr3が加えられており、この第２の発光駆動用トランジスタＴr3におけるソース、ドレインおよびゲートは、第１の発光駆動用トランジスタＴr2のソース、ドレインおよびゲートにそれぞれ共通接続されている。
【０１００】
この図１１に示した実施の形態においては、第１と第２の発光駆動用トランジスタＴr2，Ｔr3のドレイン電流により、１つの自発光素子としてのＥＬ素子Ｅ1 を発光駆動させるように構成されている。換言すれば第１または第２の発光駆動用トランジスタＴr2，Ｔr3のいずれかに欠陥が発生した場合には、他方の発光駆動用トランジスタによるドレイン電流により、すなわち通常の１／２の駆動電流でＥＬ素子Ｅ1 は発光駆動される。この構成により、第１または第２の発光駆動用トランジスタＴr2，Ｔr3のいずれかに欠陥が発生した場合に、この画素が完全に暗点になるのを防ぐことができる。
【０１０１】
図１２は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第１１の実施の形態を示したものであり、この図１２に示す発光画素の構成は同じく請求項１に記載の発明に基づくものである。なお、この図１２においては図１１に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
【０１０２】
この図１２に示す実施の形態においては、すでに説明した図１１に示す発光画素の構成に対して、さらにＮチャンネル型ＴＦＴによる消去用トランジスタＴr5が具備され、このトランジスタＴr5のソースおよびドレインが、電位保持用コンデンサＣ1 の両端に接続されている。そして、消去用トランジスタＴr5のオン動作により、前記電位保持用コンデンサＣ1 に蓄積された電荷を放電させることができるように構成されている。
【０１０３】
この図１２に示す実施の形態においては、すでに説明したＳＥＳによる点灯駆動方式を実現させると共に、一方の発光駆動用トランジスタに欠陥が生じた場合に、これを補償する機能を持たせた作用が実現される。
【０１０４】
図１２に示す画素構成において、第１と第２の発光駆動用トランジスタＴr2，Ｔr3が共に正常に動作する場合においては、図１１に基づいて説明したとおり第１と第２のＥＬ素子は点灯駆動電流の少ない状態で共に点灯され、これにより本来のＥＬ素子の１つ分の発光輝度を補償するように作用する。
【０１０５】
そして、１フレーム期間もしくは１サブフレーム期間の途中において、消去用トランジスタＴr5がオンされる消去信号をそのゲートに供給することで、電位保持用コンデンサＣ1 に蓄積された電荷が放電される。この結果、第１と第２の発光駆動用トランジスタＴr2，Ｔr3に印加される前記Ｖgsはほぼゼロとなり、２つのＥＬ素子は共に消灯される。すなわち、図１２に示す画素構成によると消去用トランジスタＴr5をオンさせる消去信号の発生タイミングを制御することで、前記したＳＥＳの制御が実現できる。
【０１０６】
ここで、図１２に示す構成において、第１と第２の発光駆動用トランジスタＴr2，Ｔr3のいずれかに欠陥が発生した場合においては、残りの他方の正常な発光駆動用トランジスタは、本来のほぼ１／２に対応したドレイン電流によりＥＬ素子Ｅ1 を点灯させる。すなわち、この画素が完全に暗点になるのを防ぐことができる。そして、前記したように、１フレーム期間もしくは１サブフレーム期間の途中において、消去用トランジスタＴr5がオンされる消去信号がゲートに供給されるので、前記したＳＥＳの機能はそのまま発揮させることができる。
【０１０７】
図１３は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第１２の実施の形態を示したものであり、この図１３に示す発光画素の構成は請求項５に記載の発明に基づくものである。なお、この図１３においては図１に示した各素子と同一の機能を果たす素子を同一の符号で示しており、したがってその詳細な説明は省略する。
【０１０８】
この図１３に示す実施の形態においては、すでに説明した図１に示す第１の発光駆動用トランジスタＴr2のソースおよびドレインに対して、同特性の第２の発光駆動用トランジスタＴr3におけるソースおよびドレインが共通接続されている。そして、Ｎチャンネル型ＴＦＴで構成された第２の走査選択用トランジスタ（データ書込み用トランジスタ）Ｔr7のソースがデータ線側に接続され、そのドレインは前記第２の発光駆動用トランジスタＴr3におけるゲートに接続されている。さらに、第２の発光駆動用トランジスタＴr3のゲートとドレイン間には第２の電位保持用コンデンサＣ2 が接続されている。
【０１０９】
この図１３に示す構成においても、第１と第２の発光駆動用トランジスタＴr2，Ｔr3の各ドレイン電流により、１つの自発光素子としてのＥＬ素子Ｅ1 を発光駆動させるように構成されている。換言すれば第１または第２の発光駆動用トランジスタＴr2，Ｔr3のいずれかに欠陥が発生した場合には、他方の発光駆動用トランジスタによるドレイン電流により、すなわち通常の１／２の駆動電流でＥＬ素子Ｅ1 は発光駆動される。この構成により、第１または第２の発光駆動用トランジスタＴr2，Ｔr3のいずれかに欠陥が発生した場合に、この画素が完全に暗点になるのを防ぐことができる。
【０１１０】
図１４は、この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第１３の実施の形態を示したものであり、この図１４に示す発光画素の構成は請求項２および請求項５に記載の発明に基づくものである。なお、この図１４においてはすでに説明した図２に示す構成に対して、第１と第２の発光駆動用トランジスタＴr2，Ｔr3と、これに直列接続されるＥＬ素子Ｅ1 との位置が、電源ラインＶａ，Ｖｃ間において入れ替えた構成にされている。したがって、この図１４に示す構成においても、すでに説明した図２に示した実施の形態と同様の作用効果を得ることができる。
【０１１１】
以上説明した各実施の形態は、いずれも画素構成としてコンダクタンスコントロール方式、またはこれに消去用トランジスタを加えたＳＥＳ駆動方式を例にしているが、図１５に示す実施の形態は、カレントミラー動作により電位保持用コンデンサへの書き込み処理を行なうカレントミラー駆動方式の画素構成にこの発明を適用した第１４の実施の形態を示している。なお、図１５においては図１に示した各素子と同一の機能を果たす素子を同一の符号で示している。
【０１１２】
この図１５に示す構成においては、Ｐチャンネル型の第１の発光駆動トランジスタＴr2にゲートが共通接続された同じくＰチャンネル型のミラー動作トランジスタＴr8が対称的に備えられており、両トランジスタＴr2，Ｔr8のソースが共通接続されて、そのソースとゲートと間に電位保持用の第１と第２のコンデンＣ1 ，Ｃ2 が直列に接続されている。そして、前記両トランジスタＴr2，Ｔr8のソースに対して、電源ラインＶａからのアノード側駆動電圧が供給されるように構成されている。
【０１１３】
また、前記ミラー動作トランジスタＴr8のゲートとドレイン間には同じくＰチャンネル型ＴＦＴで構成された走査選択用トランジスタＴr1が接続されており、この走査選択トランジスタＴr1のオン動作により、トランジスタＴr2，Ｔr8はカレントミラー回路として機能する。また、走査選択トランジスタＴr1のオン動作と共にＮチャンネル型ＴＦＴにより構成された書き込み用トランジスタＴr9もオン動作されるように構成されており、これにより、データ書き込み用トランジスタＴr9を介してデータ書き込み用電流源Ｉd が接続されるように構成されている。
【０１１４】
以上説明した範囲は、周知のカレントミラー駆動方式の画素構成を示しているが、この図１５に示す実施の形態においては、さらにＰチャンネル型ＴＦＴによる第２の発光駆動用トランジスタＴr3が加えられている。そして、この第２の発光駆動用トランジスタＴr3におけるソース、ドレインおよびゲートは、第１の発光駆動用トランジスタＴr2のソース、ドレインおよびゲートにそれぞれ共通接続されている。
【０１１５】
また、前記した電位保持用コンデンＣ1 ，Ｃ2 のうち、第２のコンデンＣ2 の両端には、Ｎチャンネル型ＴＦＴによる消去用トランジスタＴr5のソースおよびドレインが接続されており、この消去用トランジスタＴr5のオン動作により、前記第２の電位保持用コンデンサＣ2 に蓄積された電荷を放電させることができるように構成されている。
【０１１６】
図１５に示した画素構成において、アドレス期間（データ書き込み期間）においては電源Ｖａから、トランジスタＴr8，Ｔr9を介して書き込み用電流源Ｉd に至る電流経路が形成される。またカレントミラーの作用により、電流源Ｉd に流れる書き込み電流に対応した電流が、発光駆動トランジスタＴr2を介してＥＬ素子Ｅ1 に供給される。前記した動作により直列接続された第１と第２の電位保持用コンデンサシタＣ1 ，Ｃ2 には書き込み用電流源Ｉd に流れる電流に対応したミラー動作トランジスタＴr8のゲート電圧が書き込まれる。
【０１１７】
ここで、走査選択トランジスタＴr1と前記した消去用トランジスタＴr5とは、互いにトグル動作の関係に制御される。すなわち、第１と第２のコンデンサＣ1 ，Ｃ2 に前記した作用によりゲート電圧値が書き込まれた後には、走査選択トランジスタＴr1はオフ状態になされ、消去用トランジスタＴr5はオンされる。ここで、第１と第２の電位保持用コンデンサＣ1 ，Ｃ2 が共に同一の容量であるとすれば、画素の点灯動作時においては、書き込み用電流源Ｉd に対応するほぼ１／２の電圧が、第１と第２の発光駆動用トランジスタＴr2，Ｔr3におけるゲートとソース間に供給されることになる。
【０１１８】
したがって、第１と第２の発光駆動用トランジスタＴr2，Ｔr3には、共に本来の書き込み用電流源Ｉd に基づくほぼ１／２に対応したゲート・ソース間電圧によるドレイン電流がそれぞれ流れることになり、これがＥＬ素子Ｅ1 に対して発光駆動電流としてそれぞれ供給される。したがって、ＥＬ素子Ｅ1 には図１に示した例とほぼ同様のドレイン電流を供給することができ、これにより正常な点灯駆動動作を実現させることができる。
【０１１９】
ここで、図１５に示す構成において第１と第２の発光駆動用トランジスタＴr2，Ｔr3のうち、例えば第１発光駆動用トランジスタＴr2に欠陥が発生して開放状態になされた場合においては、前記した書き込み用電流源Ｉd に基づくほぼ１／２に対応した電圧（Ｖgs）によるドレイン電流が、第２の発光駆動用トランジスタＴr3を介してＥＬ素子Ｅ1 に流れることになる。
【０１２０】
そこで、前記したように欠陥が発生した画素における前記消去用トランジスタＴr5を動作不能に、すなわち、画素の点灯動作時においてもオフ状態を維持させるようにすることで、第１と第２の電位保持用コンデンサＣ1 ，Ｃ2 に充電された書き込み用電流源Ｉd に基づく電圧を、正常に動作する第２の発光駆動用トランジスタＴr3のゲート・ソース間電圧（Ｖgs）として、そのまま供給することができる。これにより、第２の発光駆動用トランジスタＴr3を介して、今までとはほぼ２倍の値に相当する正常な画素点灯用電流がＥＬ素子に供給される。
【０１２１】
換言すれば、正常な状態の第１と第２の発光駆動用トランジスタＴr2，Ｔr3によって、それぞれ本来の１／２のドレイン電流により１つのＥＬ素子を点灯駆動させていたのを、一方の発光駆動用トランジスタＴr2に欠陥が生じたことにより、他方の発光駆動用トランジスタＴr3のみによって、正常な画素点灯用電流をＥＬ素子に供給するように制御されることになる。なお、以上の説明は第１の発光駆動用トランジスタＴr2に欠陥が発生した場合を例にしているが、第２の発光駆動用トランジスタＴr3に欠陥が発生した場合であっても、その作用は同一である。
【０１２２】
以上説明した図２〜図１５に示すアクティブ駆動型の画素構成において、その適用例としてコンダクタンスコントロール駆動方式、ＳＥＳ駆動方式、カレントミラー駆動方式を挙げたが、これはＥＬ素子が発光駆動用トランジスタと直列に接続されて発光駆動される他の形式の画素構成、例えば電流プログラミング駆動方式、電圧プログラミング駆動方式、さらにはスレッショルド電圧補正駆動方式などの各画素構成にも同様に採用することができる。
【０１２３】
また、以上説明した実施の形態においては、表示パネルに配列される自発光素子として有機ＥＬ素子を用いた例を示しているが、前記自発光素子としては、電流駆動型の他の自発光素子を用いることもできる。
【０１２４】
さらにこの発明にかかる発光表示パネルにおいては、基板側から発光を取り出すボトムエミッションの構成に採用した場合においては、前記した例えば発光駆動トランジスタ等の数が増加することにより、開口率が低下するという問題を含むことになるが、基板の反対側から発光を取り出すトップエミッションの構成に採用することで、開口率の低下という問題からは免れることができる。したがって、前記した各実施の形態においては、特にトップエミッションの構成に採用することで、表示パネルの歩留まりを大幅に向上させることが期待できる。
【図面の簡単な説明】
【０１２５】
【図１】この発明にかかる発光表示パネルに採用される発光画素の基本的な回路構成図である。
【図２】この発明にかかる発光表示パネルにおいて好適に採用される発光画素の第１の実施の形態を示した回路構成図である。
【図３】同じく発光画素の第２の実施の形態を示した回路構成図である。
【図４】同じく発光画素の第３の実施の形態を示した回路構成図である。
【図５】同じく発光画素の第４の実施の形態を示した回路構成図である。
【図６】同じく発光画素の第５の実施の形態を示した回路構成図である。
【図７】同じく発光画素の第６の実施の形態を示した回路構成図である。
【図８】同じく発光画素の第７の実施の形態を示した回路構成図である。
【図９】同じく発光画素の第８の実施の形態を示した回路構成図である。
【図１０】同じく発光画素の第９の実施の形態を示した回路構成図である。
【図１１】同じく発光画素の第１０の実施の形態を示した回路構成図である。
【図１２】同じく発光画素の第１１の実施の形態を示した回路構成図である。
【図１３】同じく発光画素の第１２の実施の形態を示した回路構成図である。
【図１４】同じく発光画素の第１３の実施の形態を示した回路構成図である。
【図１５】同じく発光画素の第１４の実施の形態を示した回路構成図である。
【符号の説明】
【０１２６】
Ａ1     走査信号線
Ｂ1     データ信号線
Ｃ1     第１電位保持用コンデンサ
Ｃ2     第２電位保持用コンデンサ
Ｅ1     第１自発光素子（有機ＥＬ素子）
Ｅ2     第２自発光素子（有機ＥＬ素子）
Ｉd     データ書込み用電流源
Ｔr1    第１走査選択用トランジスタ（データ書込み用トランジスタ）
Ｔr2    第１発光駆動用トランジスタ
Ｔr3    第２発光駆動用トランジスタ
Ｔr4    第３発光駆動用トランジスタ
Ｔr5    第１消去用トランジスタ
Ｔr6    第２消去用トランジスタ
Ｔr7    第２走査選択用トランジスタ（データ書込み用トランジスタ）
Ｔr8    ミラー動作トランジスタ
Ｔr9    データ書き込み用トランジスタ
Ｖａ    電源ライン（アノード側）
Ｖｃ    電源ライン（カソード側）
【図１】
2005352398.tif 000003
【図２】
2005352398.tif 000004
【図３】
2005352398.tif 000005
【図４】
2005352398.tif 000006
【図５】
2005352398.tif 000007
【図６】
2005352398.tif 000008
【図７】
2005352398.tif 000009
【図８】
2005352398.tif 000010
【図９】
2005352398.tif 000011
【図１０】
2005352398.tif 000012
【図１１】
2005352398.tif 000013
【図１２】
2005352398.tif 000014
【図１３】
2005352398.tif 000015
【図１４】
2005352398.tif 000016
【図１５】
2005352398.tif 000017