(57)【要約】     【課題】  所望のテーパ形状のコンタクト孔またはメタル配線を精度良く簡単,安価に形成できる半導体装置の製造方法を提供する。    【解決手段】  この半導体装置の製造方法では、露光感度が異なる第１,第２のレジスト層３,４を下地被加工層であるＳｉＯ２膜２上に塗布し、レジストパターン形成工程における１度の露光、現像処理を行うだけで、第１,第２のレジストパターン３ａ,４ａの開口部３ａ-１,４ａ-１における段差勾配を減少する。したがって、各レジストパターン３ａ,４ａの寸法制御性や再現性に優れ、様々なサイズのコンタクト孔２ａにおいて急峻な段差変化を低減できる。【選択図】  図１
2005217023.tif 000002
【特許請求の範囲】
【請求項１】
露光感度が異なる複数のレジスト層を下地被加工層上に積層塗布するレジスト塗布工程と、
上記複数のレジスト層に対して露光と現像を行なうことによって、少なくとも、第１の開口部または第１の残存部を含む第１のレジストパターンと、上記第１の開口部の開口幅よりも広い開口幅を有する第２の開口部または上記第１の残存部の残存幅よりも狭い残存幅を有する第２の残存部を含む第２のレジストパターンとを形成するレジストパターン形成工程と、
少なくとも上記第１、第２のレジストパターンをマスクとして、上記第１、第２のレジストパターンの形状を反映するように、上記下地被加工層をエッチングすることによって、上記下地被加工層に、狭口部と上記狭口部に連なり上記狭口部の口幅よりも口幅が広い広口部とを含む開口部、または、狭残部と上記狭残部に連なり上記狭残部の残存幅よりも残存幅が広い広残部とを含む残存部を形成するエッチング工程とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
上記エッチング工程における上記エッチングによる複数の上記レジストパターンのエッチング速度と上記下地被加工層のエッチング速度との比率と、上記下地被加工層に形成すべき断面形状とに基づいて、上記レジスト塗布工程において上記下地被加工層上に塗布する複数のレジスト層の層厚を決定することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
上記レジスト塗布工程では、
下層のレジスト層から上層のレジスト層に向かって露光感度が高くなるように、上記複数のレジスト層を塗布することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法において、
上記レジスト塗布工程では、
露光感度が異なる２層または３層のレジスト層を下地被加工層上に塗布することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１に記載の半導体装置の製造方法において、
上記エッチング工程によって上記下地被加工層に形成する上記狭口部と広口部を含む各口部の厚さ、または、上記エッチング工程によって上記下地被加工層に形成する上記狭残部と広残部とを含む各残部の厚さを等しくすることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法において、
上記レジスト塗布工程で上記下地被加工層上に塗布する複数のレジスト層の層厚の合計値を、上記エッチング工程で上記エッチングによって各レジストパターンの厚さが減少する値の合計値よりも大きくすることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１に記載の半導体装置の製造方法において、
上記エッチング工程における上記エッチングでは、各レジストパターンのエッチング速度が、上記下地被加工層のエッチング速度に対して、２分の１乃至２分の３であることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１に記載の半導体装置の製造方法において、
上記下地被加工層は絶縁膜であり、
上記エッチング工程における上記エッチングによって、上記下地被加工層に上記開口部からなるコンタクト孔を形成することを特徴とする半導体装置の製造方法。
【請求項９】
請求項１に記載の半導体装置の製造方法において、
上記下地被加工層はメタル配線材料からなり、上記エッチング工程における上記エッチングによって、上記下地被加工層を上記残存部からなるメタル配線に加工することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法に関し、特に、一例として光ピックアップ用デバイス、光通信デバイス等の高速素子に使用される微細なコンタクト孔およびメタル配線を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来から、半導体装置の製造においてコンタクト孔およびメタル配線を形成するために、フォトリソグラフィ技術とエッチング技術が用いられている。以下に、コンタクト孔を形成する一般的な方法と、メタル配線を形成する一般的な方法を順に説明する。
【０００３】
まず、図７(Ａ)〜図７(Ｆ)を参照して、コンタクト孔の形成方法(第１従来例)を説明する。図７(Ａ)に示すように、半導体基板１０１上に層間絶縁膜１０２を形成し、次に層間絶縁膜１０２上にレジスト膜１０３を形成する。
【０００４】
次に、図７(Ｂ)に示すように、マスクパターン１０４を通してレジスト膜１０３を露光することによって、マスクパターン１０４による所定のパターンをレジスト膜１０３上に転写し、その後、図７(Ｃ)に示すように、レジスト膜１０３を現像してマスクパターン１０４に対応するレジストパターン１０３ａを形成する。
【０００５】
こうして得られたレジストパターン１０３ａをマスクとして、図７(Ｄ)に示すように、層間絶縁膜１０２をドライエッチングし、その後、図７(Ｅ)に示すように、不要となったレジストパターン１０３ａを除去することで、コンタクト孔１０２ａを形成することができる。
【０００６】
この後、図７(Ｆ)に示すように、メタル配線材料１０５を成膜してコンタクト孔１０２ａを経由して半導体基板１０１の下部導電層とコンタクトを取ることができる。
【０００７】
次に、図８(Ａ)〜図８(Ｆ)を参照して、メタル配線の形成方法(第２従来例)を説明する。
【０００８】
図８(Ａ)に示すように、半導体基板に形成した層間絶縁膜１０６上にメタル配線膜１０７を形成し、次にメタル配線膜１０７上にレジスト膜１０８を形成する。
【０００９】
次に、図８(Ｂ)に示すように、マスクパターン１０９を通してレジスト膜１０８を露光することによって所定のパターンをレジスト膜１０８上に転写し、その後、図８(Ｃ)に示すように、レジスト膜１０８を現像してマスクパターン１０９に対応するレジストパターン１０８ａを形成する。こうして得られたレジストパターン１０８ａをマスクとして、図８(Ｄ)に示すように、メタル配線膜１０７をドライエッチングし、図８(Ｅ)に示すように、その後不要となったレジストパターン１０８ａを除去することでメタル配線１０７ａを形成することができる。
【００１０】
この後、さらに上層にメタル配線を形成する場合には、図８(Ｆ)に示すように、まず、層間絶縁膜１１０を形成し、その後にメタル配線１１１を形成することにより、多層配線を形成することができる。
【００１１】
上述のような一般的な方法で形成された図７(Ｆ)に示すコンタクト孔１０２ａおよび図８(Ｆ)に示すメタル配線１０７ａの断面形状は矩形状をしている。
【００１２】
図７(Ｆ)に示すように、コンタクト孔１０２ａの断面形状が矩形状の場合には、コンタクト孔１０２ａの側壁部及び底部におけるメタル配線材料の被覆性が低下し、結果として導通不良、マイグレーション耐性の低下といった不具合が懸念される。
【００１３】
また、図８(Ｆ)に示すように、メタル配線１０７ａの断面形状が矩形状の場合には、後工程で上記メタル配線１０７ａ上に形成される層間絶縁膜１１０が急峻な段差を有するメタル配線１０７ａ上に形成されることになる。このため、上記層間絶縁膜１１０に発生するストレスが大きくなり、層間絶縁膜１１０にクラック等の発生が懸念される。また、上記層間絶縁膜１１０も急峻な段差を有するので、さらに、上層に形成されたメタル配線１１１の被覆性が低下し、メタル配線１１の断線といった不具合も懸念される。
【００１４】
上述の理由により、デバイスへの応用上、テーパ角のついたコンタクト孔やメタル配線を得ることが望ましい場合があり、コンタクト孔やメタル配線をテーパ角のついた断面形状とすることにより上記問題を回避することができる。
【００１５】
このようなテーパ形状を有するコンタクト孔およびメタル配線を得る方法として、従来からウエットエッチングとドライエッチングとを組み合わせた方法、重合物を側壁に堆積させながらドライエッチングする方法、高温ベークを施すことでレジストパターンにテーパ角をつけておく方法がある。
【００１６】
しかし、上記いずれの方法でも再現性および制御性が悪いという問題点がある。
【００１７】
そこで、上記問題点に鑑みて、特許文献１(特開平８−１７７９７号公報)に記載の製造方法が提案された。この製造方法(第３従来例)を、図９(Ａ)〜図９(Ｇ)を参照して、説明する。
【００１８】
まず、図９(Ａ)に示すように、半導体基板１３２上にＳｉＯ２膜１３３を形成し、このＳｉＯ２膜１３３上にレジストを回転塗布し第１のレジスト層１３４を形成する。次に、図９(Ｂ)に示すように、マスクパターン１３５を通して第１のレジスト層１３４を露光することによって所定のパターンを第１のレジスト層１３４上に転写する。その後、図９(Ｃ)に示すように、レジスト１３４を現像してマスクパターン１３５に対応するパターンの第１のレジストパターン１３４ａを形成する。
【００１９】
次に、図９(Ｄ)に示すように、第１のレジストパターン１３４ａ上に新たにレジストを回転塗布して第２のレジスト層１３６を形成する。このとき、第１のレジストパターン１３４ａ上の平坦部１３６ａおよび凹部１３６ｂの中心付近に比べて、上記凹部１３６ｂにおける段差部内側部１３６ｂ-１の上下方向の厚さが厚く形成されるようにする。
【００２０】
次に、図９(Ｅ)に示すように、第２のレジスト層１３６の薄膜部分のみが感光するような露光条件で全面露光し、その後に現像すると、図９(Ｆ)に示すように、第１のレジストパターン１３４ａ上に形成された第２のレジスト層１３６のうちの平坦部１３６ａおよび凹部１３６ｂの中心付近の部分は除去されるが、上記凹部１３６ｂの上下方向に厚く塗布された段差部内側部１３６ｂ-１の部分１３６ｃは除去されずに残る。これにより、上記コンタクト孔形成用の第１のレジストパターン１３４ａの凹部１３４ｂの段差部内側に、テーパ状の部分１３６ｃが形成される。
【００２１】
その後、第１のレジストパターン１３４ａおよび第２のレジストパターンであるテーパ状の部分１３６ｃをマスクとしてエッチングを行なうことにより、図９(Ｇ)に示すように、テーパ角を有するコンタクト孔１３３ａをＳｉＯ２膜１３３に形成することができる。
【００２２】
ところで、上記特許文献１に示す製造方法の場合でも、第１のレジストパターン１３４ａの凹部１３４ｂにおける第２のレジスト層１３６の塗布膜厚は凹部１３４ｂのサイズに大きく依存する。このため、様々なサイズのコンタクト孔１３３ａに対して均一なテーパ角を有するコンタクト孔１３３ａを得ることが困難である。
【００２３】
すなわち、実際のデバイスにおいては、様々なサイズのコンタクト孔が存在するので、全てのサイズのコンタクト孔にてメタル配線材料のステップカバレッジの良好なコンタクト孔を得ることができないという問題が残る。
【００２４】
また、レジストは回転塗布にて形成するので、コンタクト孔のウエハ内周側壁部と外周側壁部に形成される第２のレジスト層１３６の塗布膜厚も異なる。このため、コンタクト孔１３３ａがウエハの内周側壁部分と外周側壁部分とで、テーパ角が異なるという問題も招いてしまう。
【００２５】
また、図９に示す製造方法では、レジスト塗布、露光、現像といった一連のフォトリソグラフィ工程を２度行なう必要があり、工程数の増加、スループットの低下といった製造原価の上昇、ひいてはチップコストの上昇という問題も招いてしまう。
【特許文献１】特開平８−１７７９７号公報
【特許文献２】特開平９−１２９６０４号公報
【特許文献３】特開平１０−１４９９６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
そこで、この発明の課題は、所望のテーパ形状のコンタクト孔またはメタル配線を精度良く簡単,安価に形成できる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００２７】
上記課題を解決するため、この発明の半導体装置の製造方法は、露光感度が異なる複数のレジスト層を下地被加工層上に積層塗布するレジスト塗布工程と、
上記複数のレジスト層に対して露光と現像を行なうことによって、少なくとも、第１の開口部または第１の残存部を含む第１のレジストパターンと、上記第１の開口部の開口幅よりも広い開口幅を有する第２の開口部または上記第１の残存部の残存幅よりも狭い残存幅を有する第２の残存部を含む第２のレジストパターンとを形成するレジストパターン形成工程と、
少なくとも上記第１、第２のレジストパターンをマスクとして、上記第１、第２のレジストパターンの形状を反映するように、上記下地被加工層をエッチングすることによって、上記下地被加工層に、狭口部と上記狭口部に連なり上記狭口部の口幅よりも口幅が広い広口部とを含む開口部、または、狭残部と上記狭残部に連なり上記狭残部の残存幅よりも残存幅が広い広残部とを含む残存部を形成するエッチング工程とを備えることを特徴としている。
【００２８】
この発明の半導体装置の製造方法では、レジスト塗布工程で、露光波長に対する感度が異なる複数のレジスト層を下地被加工層上に積層塗布し、レジストパターン形成工程で、上記複数のレジスト層に対して露光と現像を行うことにより、第１の開口部(または第１の残存部)を含む第１のレジストパターンと第２の開口部(または第２の残存部)を含む第２のレジストパターンを形成する。
【００２９】
ここで、上記第１の開口部の開口幅は第２の開口部の開口幅よりも狭く、第１の残存部の残存幅は第２の残存部の残存幅よりも広い。
【００３０】
そして、エッチング工程で、少なくとも上記第１,第２のレジストパターンをマスクとして、上記第１,第２のレジストパターンの形状を反映するように、上記下地被加工層をエッチング(例えばドライエッチング)する。これにより、下地被加工層に、狭口部とこの狭口部に連なる広口部(または狭残部とこの狭残部に連なる広残部)を形成する。
【００３１】
したがって、この発明によれば、露光波長に対する感度が異なる複数のレジスト層を下地被加工層上に塗布し、その後のレジストパターン形成工程で、１度の露光、現像処理を行うだけで、第１,第２のレジストパターンによる狭い第１の開口部と広い第２の開口部(もしくは広い第１の残存部と狭い第２の残存部)を形成する。したがって、この第１,第２の開口部(もしくは第１,第２の残存部)によって、第１,第２のレジストパターンの開口部(もしくは残存部)における段差勾配を減少できる。
【００３２】
したがって、上記第１、第２のレジストパターンの断面形状を反映するように、上記下地被加工層をエッチング(例えばドライエッチング)することで、下地被加工層に狭口部と広口部がなす開口部(または狭残部と広残部がなす残存部)を形成して、上記開口部または残存部における段差勾配を低減できる。
【００３３】
すなわち、下地被加工層の狭,広口部がなす開口部(一例としてコンタクト孔)や下地被加工層の狭,広残部がなす残存部(一例としてメタル配線)の段差勾配を低減でき、急峻な段差変化を低減できる。
【００３４】
このように、この発明によれば、露光波長に対する感度が異なる複数のレジスト層を下地被加工層上に塗布し、レジストパターン形成工程における１度の露光、現像処理を行うだけで、第１,第２のレジストパターンの開口部(もしくは残存部)における段差勾配を減少できる。したがって、この発明によれば、各レジストパターンの寸法制御性や再現性に優れ、様々なサイズのコンタクト孔やメタル配線において急峻な段差変化を低減する効果を等しく得ることができる。また、段差部分にレジストを回転塗布する従来例と異なり、ウエハ内周側とウエハ外周側とでコンタクト孔やメタル配線の形状が異なる現象も無くすることができ、すべてのコンタクト孔やメタル配線において急峻な段差変化を低減する効果を等しく得ることができる。
【００３５】
よって、この発明の製造方法によれば、工程数の増加、スループットの低下といった不具合を招くことなく、ステップカバレッジ(段差被覆性)が良好なコンタクト孔やメタル配線を形成できるから、製造原価の上昇を招かず、安価であり、かつ高い信頼性の半導体装置を製造できる。
【００３６】
また、一実施形態の半導体装置の製造方法では、上記エッチング工程における上記エッチングによる複数の上記レジストパターンのエッチング速度と上記下地被加工層のエッチング速度との比率と、上記下地被加工層に形成すべき断面形状とに基づいて、上記レジスト塗布工程において、上記下地被加工層上に塗布する複数のレジスト層の層厚を決定する。
【００３７】
この実施形態では、上記複数のレジストパターンのエッチング速度と上記下地被加工層のエッチング速度との比率と、上記下地被加工層に形成すべき断面形状とに応じて、上記下地被加工層上に塗布する複数のレジスト層の層厚を決定する。これにより、上記複数のレジストパターンをマスクとする上記エッチング(例えばドライエッチング)によって上記下地被加工層を所望の断面形状にすることができる。
【００３８】
また、一実施形態は、上記レジスト塗布工程では、下層のレジスト層から上層のレジスト層に向かって露光感度が高くなるように、上記複数のレジスト層を塗布する。
【００３９】
この実施形態では、第１のレジストパターンが下層となり第２のレジストパターンが上層となるから、第１,第２のレジストパターンによって、下層から上層に向かって開口幅が広くなる開口部(または残存幅が狭くなる残存部)が形成される。したがって、下層の第１のレジストパターンの開口幅(残存幅)が上層の第２のレジストパターンの開口幅(残存幅)よりも狭く(広く)なるから、下層の第１のレジストパターンの開口幅(または残存幅)および上層の第２のレジストパターンの開口幅(または残存幅)を、エッチング(一例としてドライエッチング)の前に測定することが可能になる。この下層の第１のレジストパターンの開口幅(または残存幅)が下地被加工層の開口部のうちの下部の開口幅(または残存部のうちの下部の残存幅)を決定する。また、上層の第２のレジストパターンの開口幅(または残存幅)が下地被加工層の開口部のうちの上部の開口幅(または残存部のうちの上部の残存幅)を決定する。したがって、上記エッチングによって下地被加工層の開口部(残存部)を制御性良く形成できる。
【００４０】
また、一実施形態は、上記レジスト塗布工程では、露光感度が異なる２層または３層のレジスト層を下地被加工層上に塗布する。
【００４１】
この実施形態では、露光波長に対する感度が異なる２層または３層のレジスト層を下地被加工層上に塗布するから、各レジスト層の塗布膜厚の制御性が良く、生産性が良くなる。
【００４２】
すなわち、塗布するレジスト層の層数を４層以上とすると、各レジスト層の厚さがより薄くなり、塗布膜厚の制御性が低下する、段差被覆性が低下するといった不具合が発生する。また、レジスト層の層数を４層以上とすると、感度の異なるレジスト層を多数用意する必要が生じ、生産性の面からも好ましくない。また、レジスト層の層数を４層以上とした場合でも、ステップカバレッジの改善効果は、３層積層塗布の場合に比べて大差がなかった。
【００４３】
また、一実施形態は、上記エッチング工程によって上記下地被加工層に形成する上記狭口部と広口部を含む各口部の厚さ、または、上記エッチング工程によって上記下地被加工層に形成する上記狭残部と広残部とを含む各残部の厚さを等しくする。
【００４４】
この実施形態では、上記下地被加工層に形成する上記各口部または上記各残部の厚さを等しくするから、ステップカバレッジ(段差被覆性)を最も良好にできる。
【００４５】
また、一実施形態は、上記レジスト塗布工程で上記下地被加工層上に塗布する複数のレジスト層の層厚の合計値を、上記エッチング工程で上記エッチングによって各レジストパターンの厚さが減少する値の合計値よりも大きくする。
【００４６】
この実施形態では、上記エッチング工程のエッチング完了時に、下地被加工層上にレジストパターンが残存しているので、上記エッチング(一例としてドライエッチング)により、上記レジストパターンの形状を反映した所望の断面形状を下地被加工層に形成できる。
【００４７】
また、一実施形態は、上記エッチング工程における上記エッチングでは、各レジストパターンのエッチング速度が、上記下地被加工層のエッチング速度に対して、２分の１乃至２分の３である。
【００４８】
この実施形態では、レジスト層の塗布膜厚の制御性が良く、段差被覆性が良くなる。すなわち、各レジストパターンのエッチング速度が、下地被加工層のエッチング速度に対して、２分の１未満では、下地被加工層上に塗布するレジスト層の厚さが薄くなり、塗布膜厚の制御性が悪くなり、段差被覆性の悪化を招く。一方、各レジストパターンのエッチング速度が、下地被加工層のエッチング速度に対して、２分の３を超えると、下地被加工層のエッチング速度が相対的に遅くなり、エッチング時間の増大やレジスト層の厚さの増加によるフォトリソグラフィの解像度の低下といった不具合を招く。
【００４９】
また、一実施形態は、上記下地被加工層は絶縁膜であり、上記エッチング工程における上記エッチングによって、上記下地被加工層に上記開口部からなるコンタクト孔を形成する。
【００５０】
この実施形態では、絶縁膜である下地被加工層に、ステップカバレッジ(段差被覆性)の良いコンタクト孔を形成できる。
【００５１】
また、一実施形態は、上記下地被加工層はメタル配線材料からなり、上記エッチング工程における上記エッチングによって、上記下地被加工層を上記残存部からなるメタル配線に加工する。
【００５２】
この実施形態では、メタル配線材料からなる下地被加工層を、ステップカバレッジ(段差被覆性)の良いメタル配線に加工できる。
【発明の効果】
【００５３】
この発明の半導体装置の製造方法によれば、露光感度が異なる複数のレジスト層を下地被加工層上に塗布し、レジストパターン形成工程における１度の露光、現像処理を行うだけで、第１,第２のレジストパターンの開口部(もしくは残存部)における段差勾配を減少できる。したがって、この発明によれば、各レジストパターンの寸法制御性や再現性に優れ、様々なサイズのコンタクト孔やメタル配線において急峻な段差変化を低減する効果を等しく得ることができる。また、段差部分にレジストを回転塗布する従来例と異なり、ウエハ内周側とウエハ外周側とでコンタクト孔やメタル配線の形状が異なる現象も無くすることができ、すべてのコンタクト孔やメタル配線において急峻な段差変化を低減する効果を等しく得ることができる。
【００５４】
したがって、この発明によれば、工程数の増加、スループットの低下といった不具合が発生することなく、ステップカバレッジ(段差被覆性)が良好なコンタクト孔やメタル配線を形成できるから、製造原価の上昇を招かず、安価であり、かつ高い信頼性の半導体装置を製造できる。
【発明を実施するための最良の形態】
【００５５】
以下、この発明を図示の実施の形態により詳細に説明する。
【００５６】
(第１の実施の形態)
この発明の半導体装置の製造方法の第１実施形態を、図１(Ａ)〜図１(Ｇ)を順に参照しながら説明する。
【００５７】
まず、図１(Ａ)に示すように、Ｐ型の半導体基板１上に、層間絶縁膜として厚さ１０００ｎｍのＳｉＯ２膜２を形成する。このＳｉＯ２膜２が下地被加工層である。
【００５８】
次に、レジスト塗布工程で、露光波長に対する感度が異なる第１,第２のレジストを用い、まず初めに、露光波長に対して露光感度の低い第１のレジストを上記ＳｉＯ２膜２上に回転塗布して、厚さ５００ｎｍの第１のレジスト層３を形成する。続いて、上記第１のレジストよりも露光感度が高い第２のレジストを上記第１のレジスト層３上に回転塗布し、厚さ７００ｎｍの第２のレジスト層４を第１のレジスト層３上に形成する。この後、９０℃で６０秒間プリベークを行い、第１のレジスト層３と第２のレジスト層４中に含まれる有機溶剤を除去する。
【００５９】
ここで、図５に、上記第１のレジスト層３をなす第１のレジストの露光特性を特性Ｋ２で示し、第２のレジスト層４をなす第２のレジストの露光特性を特性Ｋ１で示す。この露光特性は、露光時間の単位(ｍ秒)で表した露光量とレジスト開口幅(ｎｍ)との関係を示す特性である。この特性Ｋ１,Ｋ２から分かるように、第１のレジストの露光感度よりも第２のレジストの露光感度の方が高い。
【００６０】
次に、レジストパターン形成工程で、図１(Ｂ)に示すように、第１,第２のレジスト層３,４を露光量６００ｍ秒の露光条件で露光して、マスク５のマスクパターン５ａを第１,第２のレジスト層３,４に転写し、続いて、第１,第２のレジスト層３,４の現像処理を行なう。これにより、図１(Ｃ)に示すように、下層と上層とで開口幅の異なる第１,第２のレジストパターン３ａ,４ａを形成する。具体的には、下層の第１のレジストパターン３ａの第１の開口部３ａ-１の開口幅は８００ｎｍであり、上層の第２のレジストパターン４ａの第２の開口部４ａ-１の開口幅は１０００ｎｍとなっている。
【００６１】
次のエッチング工程では、上記レジストパターン形成工程で得られた開口幅の異なる第１,第２のレジストパターン３ａ,４ａをエッチングマスクとして、下地被加工層である上記ＳｉＯ２膜２のドライエッチングを行なう。このドライエッチングにおいて、レジストパターン３ａ,４ａのエッチング速度と下地被加工層であるＳｉＯ２膜２のエッチング速度の比率、つまり、(レジストパターン３ａ,４ａのエッチング速度)÷(下地被加工層(ＳｉＯ２膜２)のエッチング速度)を選択比と称する。
【００６２】
この第１の実施形態では、選択比１のドライエッチング条件にて上記ＳｉＯ２膜２のエッチングを行なった。選択比を１と設定しているため、図１(Ｄ)に示すように、上記ＳｉＯ２膜２を５００ｎｍだけエッチングした時点で、各レジストパターン３ａ,４ａも５００ｎｍだけエッチングされた状態となる。つまり、図１(Ｄ)に示すように、上記ＳｉＯ２膜２に、口幅が８００ｎｍで深さが５００ｎｍの凹部２ａ-０が形成され、第２のレジストパターン４ａは、厚さが７００ｎｍから２００ｎｍに減少する。また、第１のレジストパターン３ａは、厚さは５００ｎｍのままで、開口幅が８００ｎｍの開口部３ａ-１が開口幅が１０００ｎｍの開口部３ａ-２となり、開口部３ａ-２の開口幅が開口部４ａ-１の開口幅と等しくなる。
【００６３】
したがって、その後のエッチングでは、第２開口部４ａ-１を有する第２のレジストパターン４ａと第２開口部４ａ-１と同じ開口幅の第１開口部３ａ-２を有する第１のレジストパターン３ａをマスクとして、凹部２ａ-０を有するＳｉＯ２膜２がエッチングされる。すなわち、図１(Ｅ)に示すように、実質的に、第２のレジストパターン４ａをエッチングマスクとして、ＳｉＯ２膜２のエッチングが進行する。
【００６４】
このように、上記エッチングの進行にしたがって、初めに、第１レジストパターン３ａの第１開口部３ａ-１の断面形状をＳｉＯ２膜２に転写して、図１(Ｄ)に示すように、ＳｉＯ２膜２に凹部２ａ-０が形成され、次に、第２レジストパターン４ａをマスクとして、ＳｉＯ２膜２がさらにエッチングされる。これによって、図１(Ｅ)に示すように、ＳｉＯ２膜２に、下層の狭口部２ａ-２とこの狭口部２ａ-２よりも口幅が広い上層の広口部２ａ-１が形成される。これにより、上記ドライエッチングが完了する。
【００６５】
ここで、上記狭口部２ａ-２は口幅が８００ｎｍで深さが５００ｎｍであり、広口部２ａ-１は口幅が１０００ｎｍで深さが５００ｎｍである。また、広口部２ａ-１の中心軸Ｊ１と狭口部２ａ-２の中心軸Ｊ１とは略一致している。
【００６６】
そして、ＳｉＯ２膜２上に残った第１レジストパターン３ａを除去して、図１(Ｆ)に示すように、第１,第２のレジストパターン３ａ,４ａの第１,第２の開口部３ａ-１,４ａ-１の開口形状を反映した広口部２ａ-１と狭口部２ａ-２をＳｉＯ２膜２に形成できる。すなわち、図１(Ｆ)に示すように、ＳｉＯ２膜２に開口下部の幅よりも開口上部の幅が広いコンタクト孔２ａを形成できる。
【００６７】
この後、図１(Ｇ)に示すように、メタル配線材料からなる厚さ６００ｎｍのメタル配線６を成膜して、半導体基板１に含まれる下部導電層(図示せず)とコンタクトを取る。ここで、コンタクト孔２ａは、開口下部である狭口部２ａ-２よりも開口上部である広口部２ａ-１の口幅が広くなっているので、メタル配線６によるステップカバレッジ(段差被覆性)が良好なコンタクト孔２ａとなる。
【００６８】
上述した如く、この第１実施形態の製造方法によれば、露光波長に対する感度が異なる第１,第２のレジスト層３,４を下地被加工層であるＳｉＯ２膜２上に塗布し、レジストパターン形成工程における１度の露光、現像処理を行うだけで、第１,第２のレジストパターン３ａ,４ａの開口部３ａ-１,４ａ-１における段差勾配を減少できる。したがって、この第１実施形態によれば、各レジストパターン３ａ,４ａの寸法制御性や再現性に優れ、様々なサイズのコンタクト孔２ａにおいて急峻な段差変化を低減する効果を等しく得ることができる。また、段差部分にレジストを塗布する従来例と異なり、ウエハ内周側とウエハ外周側とでコンタクト孔の形状が異なる現象も無くすることができ、すべてのコンタクト孔において急峻な段差変化を低減する効果を等しく得ることができる。
【００６９】
よって、この第１実施形態の製造方法によれば、工程数の増加、スループットの低下といった不具合が発生することなく、ステップカバレッジ(段差被覆性)が良好なコンタクト孔やメタル配線を形成できるから、製造原価の上昇を招かず、安価であり、かつ高い信頼性の半導体装置を製造できる。
【００７０】
また、この実施形態において、第１のレジスト層３の層厚と第２のレジスト層４の層厚は、上記選択比と上記コンタクト孔２ａに所望する断面形状に応じて最適化することが望ましい。このレジスト層厚の最適化方法の一例として、図２に示すようなコンタクト孔２ａの所望の断面形状を得るためには、第１のレジスト層３の層厚を、(選択比)×(コンタクト孔２ａの狭口部２ａ-２の深さｄ１）に設定すればよい。具体的には、選択比が０.５で、コンタクト孔２ａの狭口部２ａ-２の深さｄ１が６００ｎｍの場合には、第１のレジスト層３の層厚を３００ｎｍに設定すればよい。また、選択比が１.０で、コンタクト孔２ａの狭口部２ａ-２の深さｄ１が６００ｎｍの場合には、第１のレジスト層３の層厚を６００ｎｍに設定すればよい。また、選択比が１.５で、コンタクト孔２ａの狭開口部２ａ-２の深さｄ１が６００ｎｍの場合には、第１のレジスト層３の層厚を９００ｎｍに設定すればよい。この方法で決定したレジスト層厚以外を採用すると、コンタクト孔２ａに所望する断面形状が得られなくなってしまう。
【００７１】
また、レジスト塗布工程では、下層のレジスト層３から上層のレジスト層４に向かって露光波長に対する感度が高く(早く)なるように、レジスト層３とレジスト層４を塗布することが望ましい。なお、上記実施形態とは逆に、レジスト層４の上にレジスト層３を塗布した場合、下層から上層に向かって露光波長に対する感度が低く(遅く)なる。この場合、図３に示すように、得られるレジストパターン４ａと３ａによる断面形状は、上記実施形態とは逆に、下層の開口部４ａ-１が広く、上層の開口部３ａ-１が狭い開口パターンとなる。
【００７２】
この図３に示すレジストパターンでも、このレジストパターンをマスクとしてＳｉＯ２膜２のドライエッチングを行なうことで、開口上部の幅が開口下部の幅よりも広くて、メタル配線のステップカバレッジ(段差被覆性)が良好なコンタクト孔２ａを形成することができる。ただし、この場合、コンタクト孔２ａの開口上部の寸法を決定する第１のレジスト層４ａの開口部４ａ-１の開口幅ｄ２の測定をドライエッチングの前に行なうことができない。したがって、この場合、上記第１実施形態に比べて、コンタクト孔の寸法の制御性が低下する。
【００７３】
また、レジスト塗布工程において、積層塗布するレジスト層の層数は、２〜３層であることが望ましい。塗布するレジスト層の１層だけでは開口上部の幅が広がったコンタクト孔を形成できないことは言うまでもない。
【００７４】
一方、レジスト塗布工程において、積層塗布するレジスト層の層数をより多くすれば、理論上は、よりステップカバレッジ(段差被覆性)が良好なコンタクト孔を形成できる。しかし、実際には、レジスト塗布工程において、４層以上のレジスト層を積層塗布した場合でも、３層のレジスト層を積層塗布した場合とステップカバレッジの改善効果は大差がなかった。しかも、４層以上積層塗布する場合、各レジスト層の層厚が非常に薄くなり、塗布膜厚の制御性が低下し、かえって段差被覆性が低下するといった不具合が発生する。また、４層以上のレジスト層を積層塗布する場合、露光波長に対する感度の違うレジスト材料を多数用意する必要があるから、生産性の面からも好ましくない。
【００７５】
また、上記第１実施形態の如く、コンタクト孔２ａに形成する断面形状としては、口幅の異なる各部分(つまり狭口部２ａ-２と広口部２ａ-１)におけるＳｉＯ２膜(層間絶縁膜)２の厚さが等しいことが望ましい。つまり、上記各部分の膜厚が異なる場合には、膜厚が厚い部分におけるメタル配線材料のステップカバレッジ(段差被覆性)が、各部分の膜厚が等しい場合の段差被覆性と比較して低下する。
【００７６】
また、上記レジスト塗布工程において、積層塗布した複数のレジスト層のトータル膜厚はドライエッチング完了時に十分な膜厚が残存していることが要求される。つまり、ドライエッチングが完了する前に、レジスト(第１のレジストパターン３ａ)が消失してしまうと、図１(Ｅ)に示すＳｉＯ２膜２の最上層２ｂがエッチングされてしまうから、コンタクト孔２ａの所望の断面形状を得ることができなくなる。
【００７７】
また、上記ドライエッチングにおける上記選択比は、０.５〜１.５までの範囲で選択することが望ましい。すなわち、上記選択比が０.５未満では、第１のレジスト層の層厚が非常に薄くなり、塗布膜厚の制御性が低下する、段差被覆性が低下するといった不具合が発生する。一方、上記選択比が１.５を超えると、下地被加工層であるＳｉＯ２膜２のエッチング速度が低下することによるエッチング時間の増大やレジスト層の厚さが増加することによるフォトリソグラフィの解像度の低下といった不具合を招く。したがって、上記選択比は、上述した０.５〜１.５の範囲で選択することが望ましい。
【００７８】
(第２の実施の形態)
次に、図４(Ａ)〜図４(Ｇ)を順に参照して、この発明の半導体装置の製造方法の第２実施形態を説明する。
【００７９】
前述の第１実施形態では層間絶縁膜であるＳｉＯ２膜２を下地被加工層とし、このＳｉＯ２膜２上に感度が異なるレジスト層３,４を積層塗布したが、この第２実施形態では、層間絶縁膜１１上に、メタル配線材料からなる厚さ６００ｎｍのＡｌＳｉ層１２を下地被加工層として形成し、この下地被加工層としてのＡｌＳｉ層１２上にレジスト塗布を行なう。この点が、この第２の実施形態が、前述の第１実施形態と異なる点である。
【００８０】
この第２実施形態では、まず、図４(Ａ)に示すように、半導体基板(図示せず)上に形成した層間絶縁膜１１上に、メタル配線材料からなる厚さ６００ｎｍのＡｌＳｉ層１２を形成する。このＡｌＳｉ層１２が下地被加工層である。
【００８１】
次に、レジスト塗布工程で、露光波長に対する感度が異なる第１,第２のレジストを用い、まず初めに、露光波長に対して感度の低い第１のレジストをＡｌＳｉ層１２上に回転塗布し、厚さ４５０ｎｍの第１のレジスト層１３を下地被加工層としてのＡｌＳｉ層１２上に形成する。
【００８２】
続いて、上記第１のレジスト層１３上に上記第１のレジストよりも露光感度が高い第２のレジストを回転塗布し、第１のレジスト層１３上に厚さ７００ｎｍの第２のレジスト層１４を形成する。この後、９０℃で６０秒間プリベークを行い、第１のレジスト層１３と第２のレジスト層１４中に含まれる有機溶剤を除去する。
【００８３】
ここで、図６に、上記第１のレジスト層１３をなす第１のレジストの露光特性を特性Ｌ１で示し、第２のレジスト層１４をなす第２のレジストの露光特性を特性Ｌ２で示す。この露光特性は、露光時間の単位(ｍ秒)で表した露光量とレジスト残り幅(ｎｍ)との関係を示す特性である。この特性Ｌ１,Ｌ２から分かるように、第１のレジストの露光感度よりも第２のレジストの露光感度の方が高い。
【００８４】
次に、レジストパターン形成工程で、図４(Ｂ)に示すように、第１,第２のレジスト層１３,１４を、露光量４００ｍ秒の露光条件で露光して、マスク１５のマスクパターンを第１,第２のレジスト層１３,１４に転写し、続いて、現像処理を行なう。これにより、図４(Ｃ)に示すように、下層と上層とでレジスト残存幅の異なる第１,第２のレジストパターン１３ａ,１４ａを形成する。具体的には、下層の第１レジストパターン１３ａの残存幅は１０００ｎｍであり、上層の第２レジストパターン１４ａの残存幅は８００ｎｍとなっている。
【００８５】
次のエッチング工程では、上記レジストパターン形成工程で得られた残存幅の異なる第１,第２のレジストパターン１３ａ,１４ａをエッチングマスクとして、下地被加工層である上記ＡｌＳｉ層１２のドライエッチングを行なう。このドライエッチングにおいて、選択比が１.５のドライエッチング条件にて上記ＡｌＳｉ層１２をエッチングした。この第２実施形態では、上記選択比を１.５と設定したので、図４(Ｄ)に示すように、上記ＡｌＳｉ層１２を３００ｎｍだけエッチングした時点で、各レジストパターン１３ａ,１４ａは４５０ｎｍだけエッチングされて、第１の残存部１３ａ-１,第２の残存部１４ａ-１になる。つまり、図４(Ｄ)に示すように、上記ＡｌＳｉ層１２に、残存幅が１０００ｎｍで厚さが３００ｎｍの凸部１２ｆが形成され、第２のレジストパターン１４ａは、厚さが７００ｎｍから２５０ｎｍに減少して、第２の残存部１４ａ-１となる。また、第１のレジストパターン１３ａは、厚さが４５０ｎｍのままで、残存幅が１０００ｎｍから８００ｎｍに減少して、第１の残存部１３ａ-１となる。したがって、第１の残存部１３ａ-１の残存幅と第２の残存部１４ａ-１の残存幅とは等しい。
【００８６】
したがって、その後のエッチングでは、第１,第２の残存部１３ａ-１,１４ａ-１をマスクとして、凸部１２ｆを有するＡｌＳｉ層１２がエッチングされる。すなわち、図４(Ｅ)に示すように、実質的に、第２のレジストパターン１４ａをエッチングマスクとして、ＡｌＳｉ層１２のエッチングが進行する。
【００８７】
このように、上記エッチングの進行にしたがって、初めに、第１のレジストパターン１３ａの断面形状をＡｌＳｉ層１２に転写して、図４(Ｄ)に示すように、ＡｌＳｉ層１２に凸部１２ｆが形成され、次に、第１,第２の残存部１３ａ-１,１４ａ-１をマスクとして、ＡｌＳｉ層１２がさらにエッチングされる。これにより、図１(Ｅ)に示すように、ＡｌＳｉ層１２に、下層の広残部１２ａ-１とこの広残部１２ａ-１よりも残存幅が狭い狭残部１２ａ-２が形成される。これにより、上記ドライエッチングが完了する。
【００８８】
ここで、上記広残部１２ａ-１は、残存幅が１０００ｎｍで厚さが３００ｎｍであり、狭残部１２ａ-２は、残存幅が８００ｎｍで厚さが３００ｎｍである。また、広残部１２ａ-１の中心軸Ｊ２と狭残部１２ａ-２の中心軸Ｊ２とは略一致している。
【００８９】
そして、ＡｌＳｉ層１２の狭残部１２ａ-２上に残った第１の残存部１３ａ-１を除去して、図４(Ｆ)に示すように、第１,第２のレジストパターン１３ａ,１４ａによる第１,第２の残存部１３ａ-１,１４ａ-１の残存形状を反映した広残部１２ａ-１と狭残部１２ａ-２とからなる残存部としてメタル配線１２ａを形成できる。つまり、図４(Ｆ)に示すように、下部の配線幅よりも上部の配線幅が狭いメタル配線１２ａを形成できる。
【００９０】
この後、図４(Ｇ)に示すように、メタル配線１２ａ上に層間絶縁膜１６を形成する。ここで、このメタル配線１２ａは、下から上に向かって配線幅が狭くなっているから、層間絶縁膜１６の段差被覆性を良好にできるメタル配線１２ａとなる。つまり、メタル配線１２ａによれば、下から上に向かってストレート形状であるメタル配線に比べて、層間絶縁膜１６に発生するストレスを緩和できる。
【００９１】
また、図４(Ｇ)に示すように、層間絶縁膜１６の急峻な段差変化が緩和されることで、さらに上層として形成されるメタル配線１７の断線不良を防止することができる。
【００９２】
なお、上記第１、第２の実施形態では、第１,第２の２つのレジストパターン３ａ,４ａ、１３ａ,１４ａを形成したが、露光感度が異なる３つ以上のレジスト層による３つ以上のレジストパターンを形成してもよい。もっとも、レジスト層の層数が３層を上回ると、第１実施形態において述べたように、層厚制御性の低下や工程の複雑化を招くので、レジスト層の層数は３層以下が好ましい。
【図面の簡単な説明】
【００９３】
【図１】図１(Ａ)〜図１(Ｇ)は、この発明の半導体装置の製造方法の第１実施形態の工程を順に示す断面図である。
【図２】上記第１実施形態におけるコンタクト孔２ａの断面形状の制御を説明する断面図である。
【図３】上記第１実施形態の比較例を示す断面図である。
【図４】図４(Ａ)〜図４(Ｇ)は、この発明の半導体装置の製造方法の第２実施形態の工程を順に示す断面図である。
【図５】上記第１実施形態における第１のレジストの露光特性Ｋ２と第２のレジストの露光特性Ｋ１を示す特性図である。
【図６】上記第２実施形態における第１のレジストの露光特性Ｌ１と第２のレジストの露光特性Ｌ２を示す特性図である。
【図７】図７(Ａ)〜図７(Ｆ)は第１の従来例の半導体装置の製造方法を順に説明する断面図である。
【図８】図８(Ａ)〜図８(Ｆ)は第２の従来例の半導体装置の製造方法を順に説明する断面図である。
【図９】図９(Ａ)〜図９(Ｇ)は第３の従来例の半導体装置の製造方法を順に説明する断面図である。
【符号の説明】
【００９４】
１  半導体基板
２  ＳｉＯ２膜
２ａ  コンタクト孔
２ａ-０  凹部
２ａ-１  広口部
２ａ-２  狭口部
２ｂ  最上層
３  第１のレジスト層
３ａ  第１のレジストパターン
３ａ-１  第１の開口部
３ａ-２  開口部
４  第２のレジスト層
４ａ  第２のレジストパターン
４ａ-１  第２の開口部
５  マスク
５ａ  マスクパターン
６  メタル配線
１１  層間絶縁膜
１２  ＡｌＳｉ膜
１２ａ  メタル配線
１２-１ 広残部
１２-２  狭残部
１３  第１のレジスト層
１３ａ  第１のレジストパターン
１３ａ-１  第１の残存部
１４  第２のレジスト層
１４ａ  第２のレジストパターン
１４ａ-１  第２の残存部
１５  マスク
１６  層間絶縁膜
１７  メタル配線
【図１】
2005217023.tif 000003
【図２】
2005217023.tif 000004
【図３】
2005217023.tif 000005
【図４】
2005217023.tif 000006
【図５】
2005217023.tif 000007
【図６】
2005217023.tif 000008
【図７】
2005217023.tif 000009
【図８】
2005217023.tif 000010
【図９】
2005217023.tif 000011