(57)【要約】【課題】  高速応答可能で、集光特性の向上を簡便且つ安価に達成し得るＰＩＮフォトダイオードを提供する。【解決手段】  ＰＩＮフォトダイオードＰ１では、第一導電型半導体低比抵抗層２と、第一導電型半導体高比抵抗層３と、受光部である第二導電型半導体拡散層４とを具備し、前記第一導電型半導体高比抵抗層３を表面層とする基板（半導体基板）１の異方性エッチングにより形成した基板凹部５の底面６に第二導電型半導体拡散層４を有するので、第一導電型半導体高比抵抗層３の異方性エッチング加工の深さを制御でき、第一導電型半導体高比抵抗層３の厚みをも制御可能となり、これを十分薄く形成することにより、高速応答可能なＰＩＮフォトダイオードとできる。また、ＰＩＮフォトダイオードＰ１では、基板凹部５の内側面８に光反射面９ａを設けることにより集光特性の向上を簡便且つ安価に達成し得る。【選択図】図１
2005216874.tif 000002
【特許請求の範囲】
【請求項１】
第一導電型半導体低比抵抗層と、第一導電型半導体高比抵抗層と、受光部である第二導電型半導体拡散層とを具備してなるＰＩＮフォトダイオードにおいて、前記第一導電型半導体高比抵抗層を表面層とする基板の異方性エッチングにより形成した基板凹部の底面に前記受光部である第二導電型半導体拡散層を有することを特徴とするＰＩＮフォトダイオード。
【請求項２】
前記基板凹部の内側面に光反射面を設けることを特徴とする請求項１記載のＰＩＮフォトダイオード。
【請求項３】
前記第二導電型半導体拡散層を形成した後、前記第一導電型半導体低比抵抗層を形成したことを特徴とする請求項１または請求項２記載のＰＩＮフォトダイオード。
【請求項４】
前記第一導電型半導体高比抵抗層に第一導電型イオンを注入することにより、前記第一導電型半導体低比抵抗層を形成したことを特徴とする請求項３記載のＰＩＮフォトダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速応答可能で、高い集光特性を備えたＰＩＮフォトダイオードに関するものである。
【背景技術】
【０００２】
図４は、従来例に係るＰＩＮフォトダイオードＰ０の構成の要部を模式的に示す断面図である。かかる従来のＰＩＮフォトダイオードＰ０は、通常、表面が平面のエピ基板、または、拡散基板等により作成される。
【０００３】
一般に、ＰＩＮフォトダイオードの応答速度は、それを構成する第一導電型半導体高比抵抗層３や第一導電型半導体低比抵抗層２の厚さ等の影響を受ける。例えば、第一導電型半導体高比抵抗層３の厚みに関していえば、一般的には、これが薄いほど応答速度に優れるとされる。理論的には、例えば、ＰＩＮフォトダイオードの受光する光の波長が、０．８μｍ帯のとき、前記第一導電型半導体高比抵抗層３の厚みは、半導体としてシリコンを使用する場合では、約３０〜５０μｍ程度であることが望ましいことが知られている（例えば、米津宏雄著  「光通信素子光学」、工学図書株式会社刊、ｐ．３６６等参照）。しかし、実際には、製造技術上の制約等の理由から、通常は、１００μｍ程度以上の厚みを有する結果となっている。
【０００４】
一方、かかる従来のＰＩＮフォトダイオードにおいては、その受光感度向上のため、実装時にその受光面前方に集光用レンズ１３を設けたり、受光部周辺に集光用反射体１２を配設したりしているため、実装形態が大きくなることに加えて、製造コストの上昇という問題にも直結する結果となっている。
【非特許文献１】米津宏雄著  「光通信素子光学」、工学図書株式会社刊、ｐ．３５９〜３６９
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本願発明は、上記背景技術に鑑みて発明されたものであり、その課題は、高速応答可能で、集光特性の向上を簡便且つ安価に達成し得るＰＩＮフォトダイオードを提供することである。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、請求項１に係る発明のＰＩＮフォトダイオードにあっては、第一導電型半導体低比抵抗層と、第一導電型半導体高比抵抗層と、受光部である第二導電型半導体拡散層とを具備してなるＰＩＮフォトダイオードにおいて、前記第一導電型半導体高比抵抗層を表面層とする基板の異方性エッチングにより形成した基板凹部の底面に前記受光部である第二導電型半導体拡散層を有することを特徴とするものである。
【０００７】
請求項２に係る発明のＰＩＮフォトダイオードにあっては、請求項１記載のＰＩＮフォトダイオードにおいて、前記基板凹部の内側面に光反射面を設けることを特徴とするものである。
【０００８】
請求項３に係る発明のＰＩＮフォトダイオードにあっては、請求項１または請求項２記載のＰＩＮフォトダイオードにおいて、前記第二導電型半導体拡散層を形成した後、前記第一導電型半導体低比抵抗層を形成したことを特徴とするものである。
【０００９】
請求項４に係る発明のＰＩＮフォトダイオードにあっては、請求項３記載のＰＩＮフォトダイオードにおいて、前記第一導電型半導体高比抵抗層に第一導電型イオンを注入することにより、前記第一導電型半導体低比抵抗層を形成したことを特徴とするものである。
【発明の効果】
【００１０】
本願発明のＰＩＮフォトダイオードでは、第一導電型半導体低比抵抗層と、第一導電型半導体高比抵抗層と、受光部である第二導電型半導体拡散層とを具備してなるＰＩＮフォトダイオードにおいて、前記第一導電型半導体高比抵抗層を表面層とする基板の異方性エッチングにより形成した基板凹部の底面に前記受光部である第二導電型半導体拡散層を有するので、基板の表面層である前記第一導電型半導体高比抵抗層の異方性エッチング加工の深さを制御することが可能で、これにより、結果的に前記第一導電型半導体高比抵抗層の厚みをも制御可能となり、これを十分薄く形成することにより、高速応答可能なＰＩＮフォトダイオードとすることができる。また、本願発明のＰＩＮフォトダイオードでは、前記基板凹部の内側面に光反射面を設けることにより、集光特性の向上を簡便且つ安価に達成し得るＰＩＮフォトダイオードとすることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を図面に基づき説明する。尚、本発明のＰＩＮフォトダイオードは、下記の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。すなわち、図１に示すように、本願発明の第一の実施形態に係るＰＩＮフォトダイオードＰ１は、第一導電型半導体低比抵抗層２と、第一導電型半導体高比抵抗層３と、受光部である第二導電型半導体拡散層４とを具備してなるＰＩＮフォトダイオードである。
【００１２】
さらに、本実施形態に係るＰＩＮフォトダイオードＰ１は、第一導電型半導体高比抵抗層３を表面層とする半導体基板１（ここでは、第一導電型半導体低比抵抗層２と第一導電型半導体高比抵抗層３を有する半導体基板１ａ）の異方性エッチングにより形成した基板凹部５の底面６に前記受光部である第二導電型半導体拡散層４を有するものである。
【００１３】
具体的には、本実施形態に係るＰＩＮフォトダイオードＰ１は、図２（ａ）〜（e）に示す工程で、製造できる。すなわち、（１）エピ基板、または拡散基板等を使用することにより、第一導電型半導体低比抵抗層２と第一導電型半導体高比抵抗層３を有し、第一導電型半導体高比抵抗層３を表面層とする半導体基板１ａを準備する（図２（ａ））。（２）半導体基板１ａに対し、表面層である第一導電型半導体高比抵抗層３に、その表面から異方性エッチングを施し、基板凹部５を形成する（図２（ｂ））。（３）基板凹部５を形成後、残された半導体基板１ａ表面の基板凹部５の周辺部の第一導電型半導体高比抵抗層３に第一導電型イオンを注入し第一導電型半導体拡散層７を形成する（チャネル・ストッパー形成）（図２（ｃ））。（４）基板凹部５の底面６に第二導電型イオンを注入して、受光部である第二導電型半導体拡散層４を形成する（図２（ｄ））。（５）基板凹部５の内側面８に光反射面９であるアルミニウム膜９ａを設ける（図２（e））。
【００１４】
以上のプロセスにより、基板の表面層である前記第一導電型半導体高比抵抗層の異方性エッチング加工による基板凹部５の深さを制御することが可能で、これにより、結果的に前記第一導電型半導体高比抵抗層３の厚みをも制御可能となり、これを十分薄く形成することができる。この場合、異方性エッチング加工により基板凹部５を形成し、第一導電型半導体高比抵抗層３の薄膜化を図るのは、受光部である第二導電型半導体拡散層４を形成する部位に限定されるため、基板凹部５の周辺部はエッチング加工されないので、上記した従来例に係るＰＩＮフォトダイオードの場合と異なり、製造技術上の制約等を回避でき、第一導電型半導体高比抵抗層３の厚みを１００μｍ以下としたものも製作可能となる。この結果、本実施形態に係るＰＩＮフォトダイオードＰ１は、高速応答可能なＰＩＮフォトダイオードとすることができる。また、同一基板使用によるＰＩＮフォトダイオードの作製自由度が増大し、製造コストの低減をも図ることができる。
【００１５】
さらに、本実施形態に係るＰＩＮフォトダイオードＰ１は、上記図２（e）に示すように、基板凹部５の内側面８に光反射面９であるアルミニウム膜９ａを設けているので、集光特性の向上を簡便且つ安価に達成し得ることとなる。基板凹部５及びその内側面８の具体的形状等について特に限定はないが、内側面８が斜面として形成される場合には、特に高い集光特性を確保し得るものである。また、光反射面９の材質もアルミニウム膜９ａに限定されるものではなく、十分な反射特性が確保できるものであれば、上記課題解決に寄与し得る限りにおいて、特に限定はない。
【００１６】
このように、本実施形態に係るＰＩＮフォトダイオードＰ１では、基板の表面層である前記第一導電型半導体高比抵抗層の異方性エッチング加工の深さを制御することが可能で、これにより、結果的に前記第一導電型半導体高比抵抗層の厚みをも制御可能となり、これを十分薄く形成することにより、高速応答可能なＰＩＮフォトダイオードとすることができる。また、本願発明のＰＩＮフォトダイオードでは、前記基板凹部の内側面に光反射面を設けることにより、集光特性の向上を簡便且つ安価に達成し得るＰＩＮフォトダイオードとすることができる。
【００１７】
一方、図３は、本願発明の第二の実施形態に係るＰＩＮフォトダイオードＰ２の製造工程を示すものである。すなわち、（１）第一導電型半導体高比抵抗層３のみからなる半導体基板１ｂを準備する（図３（ａ））。（２）半導体基板１ｂに対し、その表面から異方性エッチングを施し、基板凹部５を形成する（図３（ｂ））。（３）基板凹部５を形成後、残された半導体基板１ｂ表面の基板凹部５の周辺部の第一導電型半導体高比抵抗層３に第一導電型イオンを注入し第一導電型半導体拡散層７を形成する（チャネル・ストッパー形成）（図３（ｃ））。（４）基板凹部５の底面６に第二導電型イオンを注入して、受光部である第二導電型半導体拡散層４を形成する（図３（ｄ））。（５）半導体基板１ｂの裏面１０に第一導電型イオンを注入して、第一導電型半導体低比抵抗層２を形成する（図３（e））。（６）基板凹部５の内側面８に光反射面９であるアルミニウム膜９ａを設ける（図３（ｆ））。
【００１８】
このように、かかるプロセスにより形成された本実施形態に係るＰＩＮフォトダイオードＰ２は、第二導電型半導体拡散層４を形成した後、第一導電型半導体低比抵抗層２を形成するものであり、また、この際、第一導電型半導体高比抵抗層３に第一導電型イオンを注入することにより、第一導電型半導体低比抵抗層２を形成するため、結果的には、単一導電型半導体基板である第一導電型半導体高比抵抗層３のみからなる半導体基板１ｂのみから形成し得ることとなり、更なる製造コストの低減に寄与し得ることとなる。
【図面の簡単な説明】
【００１９】
【図１】本願発明の第一の実施形態であるＰＩＮフォトダイオードＰ１の構成の要部を模式的に示す断面図である。
【図２】本願発明の第一の実施形態であるＰＩＮフォトダイオードＰ１の製造工程を模式的に示すもので、（ａ）は、第一導電型半導体低比抵抗層２と第一導電型半導体高比抵抗層３を有し、第一導電型半導体高比抵抗層３を表面層とする半導体基板１ａを示す断面図、（ｂ）は、半導体基板１ａに対し、表面層である第一導電型半導体高比抵抗層３に、その表面から異方性エッチングを施し、基板凹部５を形成する工程を示す断面図、（ｃ）は、基板凹部５を形成後、残された半導体基板１ａ表面の基板凹部５の周辺部の第一導電型半導体高比抵抗層３に第一導電型イオンを注入し第一導電型半導体拡散層７を形成する工程を示す断面図、（ｄ）は、基板凹部５の底面６に第二導電型イオンを注入して、受光部である第二導電型半導体拡散層４を形成する工程を示す断面図、（e）は、基板凹部５の内側面８に光反射面９であるアルミニウム膜９ａを設ける工程を示す断面図である。
【図３】本願発明の第二の実施形態であるＰＩＮフォトダイオードＰ２の製造工程を模式的に示すもので、（ａ）は、第一導電型半導体高比抵抗層３のみからなる半導体基板１ｂを示す断面図、（ｂ）は、半導体基板１ｂに対し、その表面から異方性エッチングを施し、基板凹部５を形成する工程を示す断面図、（ｃ）は、基板凹部５を形成後、残された半導体基板１ｂ表面の基板凹部５の周辺部の第一導電型半導体高比抵抗層３に第一導電型イオンを注入し第一導電型半導体拡散層７を形成する工程を示す断面図、（ｄ）は、基板凹部５の底面６に第二導電型イオンを注入して、受光部である第二導電型半導体拡散層４を形成する工程を示す断面図、（e）は、半導体基板１ｂの裏面１０に第一導電型イオンを注入して、第一導電型半導体低比抵抗層２を形成する工程を示す断面図、（ｆ）は、基板凹部５の内側面８に光反射面９であるアルミニウム膜９ａを設ける工程を示す断面図である。
【図４】従来例に係るＰＩＮフォトダイオードＰ０の構成の要部を模式的に示す断面図である。
【符号の説明】
【００２０】
１    半導体基板
１ａ  半導体基板
１ｂ  半導体基板
２    第一導電型半導体低比抵抗層
３    第一導電型半導体高比抵抗層
４    第二導電型半導体拡散層（受光部）
５    基板凹部
６    底面（基板凹部５）
７    第一導電型半導体拡散層
８    内側面（基板凹部５）
９    光反射面
９ａ  アルミニウム膜
１０    裏面（半導体基板１ｂ）
１１    光
１２    集光用反射体
１３    集光用レンズ
Ｐ０    ＰＩＮフォトダイオード（従来例）
Ｐ１    ＰＩＮフォトダイオード
Ｐ２    ＰＩＮフォトダイオード
【図１】
2005216874.tif 000003
【図２】
2005216874.tif 000004
【図３】
2005216874.tif 000005
【図４】
2005216874.tif 000006