(57)【要約】【課題】  低コスト及び同期クロック信号の設定が不要な通信システムを提供する。【解決手段】  調歩同期式の通信方式により通信可能に接続された第１の通信装置１０及び第２の通信装置２０から構成され、第２の通信装置２０は、同期クロック信号Ｓ１及びデータ信号Ｓ３の排他的論理和により伝送信号Ｓ４を生成し、第１の通信装置１０に出力し、第１の通信装置１０は、伝送信号Ｓ４から同期クロック信号及びデータ信号Ｓ６を取得し、取得した同期クロック信号Ｓ５を基に、データ信号Ｓ６に含まれる送信データを読み出す。【選択図】      図１
2005217968.tif 000002
【特許請求の範囲】
【請求項１】
調歩同期式の通信方式により通信可能に接続された送信装置及び受信装置から構成される通信システムであって、
前記送信装置は、
同期クロック信号を生成する同期クロック信号生成手段と、
前記同期クロック信号と同期するデータ信号を生成するデータ信号生成手段と、
前記データ信号と、前記同期クロック信号とを合成して伝送信号を生成し、前記受信装置に出力する出力手段とを備え、
前記受信装置は、
前記伝送信号から前記同期クロック信号を取得する同期クロック信号取得手段と、
前記伝送信号から前記データ信号を取得するデータ信号取得手段と、
取得された同期クロック信号を基に、前記データ信号の送信データを読み出すデータ読出手段とを備えることを特徴とする通信システム。
【請求項２】
前記同期クロック信号は周波数がｎ（ｎは整数）×Ｆであり、
前記データ信号取得手段は、前記同期クロック信号に同期した周波数がＦのデータクロック信号を生成し、生成したデータクロック信号を用いて前記データ信号を生成し、
前記出力手段は、前記データ信号と前記同期クロック信号との排他的論理和により前記伝送信号を生成し、
前記同期クロック信号取得手段は、
前記伝送信号のエッジ間隔を検出するエッジ間隔検出手段と、
前記エッジ間隔検出手段によって検出されたエッジ間隔が、過去に検出されたエッジ間隔と一致するか否かを判定し、連続して所定回数一致した場合、当該エッジ間隔を前記同期クロック信号のエッジ間隔として予測し、当該間隔を有するインパルス列からなり、かつ、前記伝送インパルス信号に同期した基準インパルス信号を生成する基準インパルス信号生成手段とを備え、
前記基準インパルス信号を基に、前記同期クロック信号を取得することを特徴とする請求項１記載の通信システム。
【請求項３】
前記同期クロック信号取得手段は、
前記伝送信号の立ち上がり及び立ち下がりエッジに同期したインパルス列からなる伝送インパルス信号を生成する伝送インパルス信号生成手段と、
前記伝送インパルス信号を第１の時間遅延させ、第１の遅延インパルス信号を生成する遅延インパルス信号生成手段と、
前記基準インパルス信号の各インパルスを受信し、インパルスを受信してから前記第２の時間が経過するまでのウインド期間内に、前記第１の遅延インパルス信号のインパルスを少なくとも１つ検出した場合、前記ウインド期間経過時に、最初に検出したインパルスを出力し、一方、前記ウインド期間内に前記第１の遅延インパルス信号のインパルスを検出しなかった場合、前記ウインド期間経過時に、受信した前記基準インパルス信号のインパルスを出力し、予測インパルス信号を生成する予測インパルス信号生成手段とをさらに備え、
前記予測インパルス信号を基に、前記同期クロック信号を取得することを特徴とする請求項２記載の通信システム。
【請求項４】
前記遅延インパルス生成手段は、前記伝送インパルス信号を第２の時間（第２の時間＞第１の時間）遅延させ、第２の遅延インパルス信号を生成し、
前記データ信号取得手段は、
前記予測インパルス信号及び前記第２の遅延インパルス信号の排他的論理和をとることによりデータインパルス信号を生成するデータインパルス信号生成手段を備え、
前記データインパルス信号を基に、前記データ信号を取得することを特徴とする請求項３記載の通信システム。
【請求項５】
前記第１の時間は、前記第２の時間の略半分の時間であることを特徴とする請求項４記載の通信システム。
【請求項６】
前記データ信号は、前記同期クロック信号の立ち上がりエッジに同期し、
前記送信装置は、前記同期クロック信号の立ち下がりエッジに同期し、前記同期クロック信号を２分周した信号を生成する分周手段をさらに備え、
前記出力手段は、２分周された同期クロック信号及び前記データ信号の排他的論理和により前記伝送信号を生成し、
前記受信装置は、前記同期クロック信号生成手段によって生成された同期クロック信号を微分し、微分信号を生成する微分手段をさらに備え、
前記データ読出手段は、前記微分信号を用いて前記データ信号から前記送信データを読み出すことを特徴とする請求項４又は５記載の通信システム。
【請求項７】
前記送信装置は、
前記データクロック生成手段及びデータ信号生成手段を含む端末装置と、
前記同期クロック信号生成手段及び前記出力手段を含み、前記端末装置に対して着脱可能に構成された補助付加装置とにより構成したことを特徴とする請求項１〜６のいずれかに記載の通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、調歩同期式の通信方式の通信システムに関するものである。
【背景技術】
【０００２】
画像形成装置等の組み込み機器では、シリアルケーブルを介して接続された端末装置を用いて保守及び開発等が行なわれる。この場合、端末装置及び組み込み装置間は、調歩同期式の通信方式により種々のデータが送受信される。また、本体装置及び本体装置に対して通信可能に接続されたオプション装置からなる組み込み機器同士の通信においても、調歩同期式により種々のデータが送受信される。通信方式として、調歩同期式を採用する場合、送信装置は、送信データの開始及び終了を表す開始ビット及び終了ビットを、送信データの前後に付与して１つのフレームを作成し、受信装置に出力する。受信装置は、フレームに含まれる開始ビットを、自己が備える発振器からの同期クロック信号を用いて検出し、送信装置との同期をとり、送信データを読み出す。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の調歩同期式の通信システムでは、同期クロック信号を生成するための発振器を送信装置及び受信装置のそれぞれに設ける必要があった。そのため、コストが嵩むという問題があった。また、調歩同期式の場合、送信装置及び受信装置間において、同期クロック信号の周波数を一致させる必要があるが、両装置間において、同期クロック信号の周波数が相違する場合、周波数が一致するように発振器の設定を行なわなければならず、手間がかかるという問題があった。
【０００４】
本発明は、上記課題を解決するためになされたものであり、低コスト及び同期信号の設定が不要な通信システムを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明にかかる通信システムは、調歩同期式の通信方式により通信可能に接続された送信装置及び受信装置から構成される通信システムであって、前記送信装置は、同期クロック信号を生成する同期クロック信号生成手段と、前記同期クロック信号と同期するデータ信号を生成するデータ信号生成手段と、前記データ信号と、前記同期クロック信号とを合成して伝送信号を生成し、前記受信装置に出力する出力手段とを備え、前記受信装置は、前記伝送信号から前記同期クロック信号を取得する同期クロック信号取得手段と、前記伝送信号から前記データ信号を取得するデータ信号取得手段と、取得された同期クロック信号を基に、前記データ信号の送信データを読み出すデータ読出手段とを備えることを特徴とする。
【０００６】
また、前記同期クロック信号は周波数がｎ（ｎは整数）×Ｆであり、前記データ信号取得手段は、前記同期クロック信号に同期した周波数がＦのデータクロック信号を生成し、生成したデータクロック信号を用いて前記データ信号を生成し、前記出力手段は、前記データ信号と前記同期クロック信号との排他的論理和により前記伝送信号を生成し、前記同期クロック信号取得手段は、前記伝送信号のエッジ間隔を検出するエッジ間隔検出手段と、前記エッジ間隔検出手段によって検出されたエッジ間隔が、過去に検出されたエッジ間隔と一致するか否かを判定し、連続して所定回数一致した場合、当該エッジ間隔を前記同期クロック信号のエッジ間隔として予測し、当該間隔を有するインパルス列からなり、かつ、前記伝送インパルス信号に同期した基準インパルス信号を生成する基準インパルス信号生成手段とを備え、前記基準インパルス信号を基に、前記同期クロック信号を取得することが好ましい。
【０００７】
また、前記同期クロック信号取得手段は、前記伝送信号の立ち上がり及び立ち下がりエッジに同期したインパルス列からなる伝送インパルス信号を生成する伝送インパルス信号生成手段と、前記伝送インパルス信号を第１の時間遅延させ、第１の遅延インパルス信号を生成する遅延インパルス信号生成手段と、前記基準インパルス信号の各インパルスを受信し、インパルスを受信してから前記第２の時間が経過するまでのウインド期間内に、前記第１の遅延インパルス信号のインパルスを少なくとも１つ検出した場合、前記ウインド期間経過時に、最初に検出したインパルスを出力し、一方、前記ウインド期間内に前記第１の遅延インパルス信号のインパルスを検出しなかった場合、前記ウインド期間経過時に、受信した前記基準インパルス信号のインパルスを出力し、予測インパルス信号を生成する予測インパルス信号生成手段とをさらに備え、前記予測インパルス信号を基に、前記同期クロック信号を取得することが好ましい。
【０００８】
また、前記遅延インパルス生成手段は、前記伝送インパルス信号を第２の時間（第２の時間＞第１の時間）遅延させ、第２の遅延インパルス信号を生成し、前記データ信号取得手段は、前記予測インパルス信号及び前記第２の遅延インパルス信号の排他的論理和をとることによりデータインパルス信号を生成するデータインパルス信号生成手段を備え、前記データインパルス信号を基に、前記データ信号を取得することが好ましい。
【０００９】
また、前記第１の時間は、前記第２の時間の略半分の時間であることが好ましい。
【００１０】
また、前記データ信号は、前記同期クロック信号の立ち上がりエッジに同期し、前記送信装置は、前記同期クロック信号の立ち下がりエッジに同期し、前記同期クロック信号を２分周した信号を生成する分周手段をさらに備え、前記出力手段は、２分周された同期クロック信号及び前記データ信号の排他的論理和により前記伝送信号を生成し、前記受信装置は、前記同期クロック信号生成手段によって生成された同期クロック信号を微分し、微分信号を生成する微分手段をさらに備え、前記データ読出手段は、前記微分信号を用いて前記データ信号から前記送信データを読み出すことが好ましい。
【発明の効果】
【００１１】
請求項１記載の発明によれば、送信装置は、同期クロック信号とデータ信号とを合成した伝送信号を受信装置に送信する。受信装置は、伝送信号から同期クロック信号を取得し、取得した同期信号を基に、送信装置との同期をとり、送信データを読み出している。したがって、受信装置は、同期クロック信号を生成する発振器が不要となり、低コスト化を図ることができる。加えて、受信装置及び送信装置間で同期クロック信号を一致させるための設定作業も不要となる。
【００１２】
請求項２記載の発明によれば、送信装置は、周波数がｎ×Ｆの同期クロック信号に同期した周波数がＦのデータクロック信号を生成し、生成したデータクロック信号を基にデータ信号を生成する。そして、エッジ間隔検出手段は、伝送信号のエッジ間隔を検出し、基準インパルス信号生成手段は、検出したエッジ間隔と過去に検出したエッジ間隔とを比較することにより同期クロック信号のエッジ間隔を予測し、インパルス同士の間隔が予測したエッジ間隔となり、かつ、伝送インパルス信号に同期した基準インパルス信号を生成する。そして、同期クロック信号取得手段は、生成した基準インパルス信号を基に、同期クロック信号を取得している。したがって、排他的論理和をとることにより喪失された同期クロック信号のエッジが再現されることとなり、同期クロック信号を忠実に再現した信号を取得することができる。
【００１３】
請求項３記載の発明によれば、伝送インパルス信号生成手段は、伝送信号から伝送インパルス信号を生成し、遅延インパルス信号生成手段は、伝送インパルス信号を第１の時間遅延させ、第１の遅延インパルス信号を生成する。予測インパルス信号生成手段は、基準インパルス信号のインパルスを受信してからウインド期間内に第１のインパルス信号のインパルスを検出した場合、当該インパルスをウインド期間経過時に出力し、一方、ウインド期間内にインパルスを検出しなかった場合、基準インパルス信号のインパルスをウインド期間経過時に出力し、予測インパルス信号を生成している。これにより、同期クロック信号と正確に同期し（位相は第２の時間遅延している）、同期クロック信号の立ち上がり及び立ち下がり間隔を正確に再現した予測インパルス信号が生成される。そして、この予測インパルス信号を基に、同期クロック信号が取得される。そのため、同期クロック信号をより忠実に再現した信号を取得することができる。
【００１４】
請求項４記載の発明によれば、予測インパルス信号と第２の遅延インパルス信号との排他的論理和がとられ、第２の遅延インパルス信号に含まれる同期クロック信号の成分が除去されたデータインパルス信号が生成され、このデータインパルス信号を基に、データ信号が取得される。そのため、データ信号をより正確に再現することができる。
【００１５】
請求項５記載の発明によれば、第１の期間を第１の期間の略半分としているため、予測インパルス信号生成手段において、遅延インパルス信号のインパルスは、ウインド期間のほぼ真中の時刻に検出され、遅延インパルス信号のインパルスの検出精度を高めることができる。
【００１６】
請求項６記載の発明によれば、同期クロック信号の立ち下がりエッジに同期し、同期クロック信号を２分周した信号を用いて、データ信号を受信装置に送信しているため、同期クロック信号の周波数ｎ×Ｆを、ｎ＝１とした場合であっても、伝送信号から精度よく同期クロック信号を取得することができる。
【００１７】
請求項７記載の発明によれば、端末装置が補助付加装置を介して受信装置に接続されるため、端末装置の同期クロック信号の周波数に応じて、適切な周波数の同期クロック信号を生成する発振器を受信装置に設ける必要がなくなる。そのため、端末装置として通常に市販されているノート型のパーソナルコンピュータ等を使用することができる。
【発明を実施するための最良の形態】
【００１８】
（第１実施形態）
図１は、本発明にかかる第１実施形態の通信システムのブロック構成図を示している。本通信システムは、第１の通信装置１０と、第２の通信装置２０とから構成されている。第１の通信装置１０及び第２の通信装置２０は、ＲＳ−２３２Ｃ等のシリアルケーブルにより接続されている。
【００１９】
本実施形態では、第２の通信装置２０は、ファクシミリ、ネットワークプリンタ、デジタル復号機等の画像形成装置の本体装置の通信部であり、第１の通信装置１０は、この本体装置に通信可能に接続される給紙トレイ等のオプション装置の通信部である。そして、第１及び第２の通信装置１０及び２０は、調歩同期式の通信方式により種々のデータを送受信する。
【００２０】
第２の通信装置２０は、同期クロック信号生成部２１、ＵＡＲＴ（Univesal Asynchronous Reciver-Transceiver）２２及びＸＯＲ（排他的論理和）回路２３を備えている。
【００２１】
同期クロック信号生成部２１は、周波数がＦ×ｎ（ｎは整数）の同期クロック信号Ｓ１を生成する。なお、同期クロック信号Ｓ１のデューティー比は５０％である。
【００２２】
ＵＡＲＴ２２は、データクロック生成部２２１、送信部２２２及び受信部２２３を備えている。データクロック生成部２２１は、同期クロック信号Ｓ１をｎ分周し、同期クロック信号Ｓ１の立ち上がりに同期し、かつ、周波数がＦのデータクロック信号Ｓ２を生成する。
【００２３】
送信部２２２は、データクロック信号Ｓ２の立ち上がりに同期し、かつ、第１の通信装置１０への送信データを含むデータ信号Ｓ３を生成する。これによって、データクロック信号Ｓ２の１周期に、１ビットの送信データが含まれることとなる。本実施形態では、送信データは、８ビットの本文データと、本文データに対して付加された１ビットのパリティビットと、本文データ及びパリティビットの前に付加された１ビットのスタートビットと、本文データ及びパリティビットの後に付加された１ビットのストップビットとから構成される。
【００２４】
受信部２２３は、第１の通信装置１０から送信された伝送信号Ｓ８を受信する。
【００２５】
ＸＯＲ回路２３は、同期クロック信号Ｓ１とデータ信号Ｓ３との排他的論理和をとることにより伝送信号Ｓ４を生成する。
【００２６】
第１の通信装置１０は、取得部１１及びＵＡＲＴ１２を備えている。取得部１１は、同期クロック信号取得部１１１及びデータ信号取得部１１２を備えている。同期クロック信号取得部１１１は、伝送信号Ｓ４から同期クロック信号Ｓ１を取得する。以下、取得された同期クロック信号に対し、Ｓ５の符号を付し、同期クロック信号Ｓ１と区別する。同期クロック信号取得部１１１の詳細については、後述する。
【００２７】
データ信号取得部１１２は、伝送信号Ｓ４から、データ信号Ｓ３を取得する。以下、取得されたデータ信号に対し、Ｓ６の符号を付し、データ信号Ｓ３と区別する。データ信号取得部１１２の詳細については後述する。
【００２８】
ＵＡＲＴ１２は、データクロック生成部１２１、受信部１２２及び送信部１２３を備えている。データクロック生成部１２１は、同期クロック信号Ｓ５をｎ分周し、周波数がＦのデータクロック信号Ｓ７を生成する。受信部１２２は、データクロック信号Ｓ７を用いて、データ信号Ｓ６に含まれる送信データを読み出す。
【００２９】
送信部１２３は、データクロック信号Ｓ７の立ち上がりエッジに同期し、かつ、第２の通信装置１０への送信データを含む伝送信号Ｓ８を生成する。
【００３０】
次に、本通信システムの動作について説明する。図２は、第１実施形態にかかる通信システムのタイミングチャートを示し、（ａ）は同期クロック信号Ｓ１を示し、（ｂ）はデータクロック信号Ｓ２を示し、（ｃ）はデータ信号Ｓ３を示し、（ｄ）は伝送信号Ｓ４を示し、（ｅ）は同期クロック信号Ｓ５を示し、（ｆ）はデータ信号Ｓ６を示している。同期クロック信号生成部２１は、（ａ）に示す周波数が８×Ｆの同期クロック信号Ｓ１を生成する。
【００３１】
まず、同期クロック信号Ｓ１を受信したデータクロック生成部２２１は、（ｂ）に示すように、同期クロック信号の立ち上がりに同期した周波数がＦのデータクロック信号Ｓ２を生成する。次いで、送信部２２２は、（ｃ）に示すように、データクロック信号Ｓ２の立ち上がりに同期し、かつ、データクロック信号Ｓ２の１周期に０又は１の１ビットの送信データが含まれるデータ信号Ｓ３を生成する。（ｃ）に示すデータ信号Ｓ３は、（ｂ）に示すデータクロック信号Ｓ２に対し、時間Ｔ１遅延している。これは、送信部２２２が、データクロック信号Ｓ２を生成する際に生じた遅延である。
【００３２】
次いで、ＸＯＲ回路２３は、同期クロック信号Ｓ１及びデータ信号Ｓ３の排他的論理和をとり、（ｄ）に示す伝送信号Ｓ４を生成し、第２の通信装置１０に出力する。同期クロック信号取得部１１１は、伝送信号Ｓ４から、（ｅ）に示す同期クロック信号Ｓ５を取得する。データ信号取得部１１２は、伝送信号Ｓ４から、（ｆ）に示すデータ信号Ｓ６を取得する。
【００３３】
次に、同期クロック信号取得部１１１及びデータ信号取得部１１２の詳細な構成について説明する。図３は、同期クロック信号取得部１１１及びデータ信号取得部１１２の詳細な構成を示したブロック図である。
【００３４】
ノイズ除去部１１１ａは、例えば、ローパスフィルタから構成され、伝送信号Ｓ４に含まれる高周波ノイズを除去する。
【００３５】
伝送インパルス信号生成部１１１ｂは、例えば、微分回路から構成され、ノイズが除去された伝送信号Ｓ４の立ち上がり及び立ち下がりの両エッジをインパルスとする伝送インパルス信号Ｓ４１を生成する。
【００３６】
エッジ間隔検出部１１１ｃは、例えば、カウンタから構成され、伝送インパルス信号Ｓ４１のインパルス間隔を測定し、伝送信号のエッジ間隔を検出する。この場合、エッジ間隔検出部１１１ｃは、検出したエッジ間隔のうち、最新のエッジ間隔（最新エッジ間隔）を検出する毎に、その一つ前に検出したエッジ間隔（前回エッジ間隔）を前回間隔記憶部１１１ｄに記憶させ、前回間隔記憶部１１１ｄのデータを更新する。
【００３７】
前回間隔記憶部１１１ｄは、例えばレジスタから構成され、前回エッジ間隔を記憶する。
【００３８】
比較部１１１ｅは、例えば、コンパレータ及びカウンタ等から構成され、前回エッジ間隔と最新エッジ間隔とを比較し、前回エッジ間隔と最新エッジ間隔とが連続して所定回数（例えば３回）一致した場合、当該最新エッジ間隔を予測エッジ間隔Ｔとし、予測間隔記憶部１１１ｆに記憶させる。この場合、比較部１１１ｅは、一定の許容範囲を持たせて最新エッジ間隔と前回エッジ間隔との一致の有無を判定する。
【００３９】
基準インパルス信号生成部１１１ｇは、伝送インパルス信号Ｓ４１に同期し、予測エッジ間隔Ｔをインパルス間隔とする基準インパルス信号Ｓ４３を生成する。この場合、基準インパルス信号生成部１１１ｇは、予測間隔記憶部１１１ｆの予測エッジ間隔Ｔが更新される毎に、更新後、最初に受信した伝送インパルス信号Ｓ４１のインパルスを最初のインパルスとし、かつ、更新された予測エッジ間隔Ｔをインパルス間隔とする基準インパルス信号Ｓ４３を生成する。
【００４０】
遅延インパルス信号生成部１１１ｈは、例えば、遅延回路から構成され、伝送インパルス信号Ｓ４１を所定の時間τ１遅延させ、遅延インパルス信号Ｓ４２を生成する。
【００４１】
予測インパルス信号出力部１１１ｉは、基準インパルス信号Ｓ４３及び遅延インパルス信号Ｓ４２を受信し、基準インパルス信号Ｓ４３のあるインパルスを受信してから、ウインド期間τ２（＝２・τ１）内に遅延インパルス信号Ｓ４２のインパルスを検出した場合、検出したインパルスをウインド期間τ２経過時に予測インパルス信号Ｓ４４として出力する。なお、ウインド期間τ２内に遅延インパルス信号Ｓ４２のインパルスを２つ以上検出した場合、最初に検出したインパルスのみをウインド期間τ２経過時に出力し、２回目以降に検出したインパルスは出力しない。
【００４２】
一方、予測インパルス信号出力部１１１ｉは、基準インパルス信号Ｓ４３のあるインパルスを受信してから、ウインド期間τ２内に遅延インパルス信号Ｓ４２のインパルスを検出しなかった場合、ウインド期間τ２経過時に、受信した基準インパルス信号Ｓ４３のインパルスを、予測インパルス信号Ｓ４４として出力する。
【００４３】
同期クロック信号生成部１１１ｊは、例えばＴフリップフロップ回路から構成され、予測インパルス信号Ｓ４４のインパルスを受信する毎に、出力する信号の状態を反転させ、受信したインパルスをエッジとする同期クロック信号Ｓ５を生成する。
【００４４】
遅延部１１１ｋは、例えば、遅延回路から構成され、伝送インパルス信号Ｓ４１を時間τ２遅延させ、遅延インパルス信号Ｓ４５を生成する。
【００４５】
ＸＯＲ回路１１２ａは、予測インパルス信号Ｓ４４と、遅延インパルス信号Ｓ４５との排他的論理和をとり、データインパルス信号Ｓ６１を生成する。
【００４６】
データ信号生成部１１２ｂは、例えばＴフリップフロップ回路から構成され、データインパルス信号Ｓ６１のインパルスを受信する毎に、出力する信号の状態を反転させ、データ信号Ｓ６を生成する。
【００４７】
長期停止部１１２ｃは、８ビットの本文データと、１ビットのパリティビットとの和である９ビットを超える期間、データインパルス信号Ｓ６１のインパルスを受信しなかった場合、データ信号生成部１１２ｂを構成するＴフリップフロップをリセットする。
【００４８】
次に、図３に示すブロック図の動作を説明する。図４は、図３に示すブロック図のタイミングチャートを示し、（ａ）は伝送インパルス信号Ｓ４１を示し、（ｂ）は遅延インパルス信号Ｓ４２を示し、（ｃ）は基準インパルス信号Ｓ４３を示し、（ｄ）は予測インパルス信号Ｓ４４を示し、（ｅ）は同期クロック信号Ｓ５を示し、（ｆ）は遅延インパルス信号Ｓ４５を示し、（ｇ）はデータインパルス信号Ｓ６１を示し、（ｈ）はデータ信号Ｓ６を示している。
【００４９】
まず、伝送信号Ｓ４を受信したノイズ除去部１１１ａは、伝送信号Ｓ４からノイズ成分を除去する。次いで、ノイズ成分が除去された伝送信号Ｓ４を受信した伝送インパルス信号生成部１１１ｂは、伝送信号Ｓ４の立ち上がり及び立ち下がりエッジをインパルスとする伝送インパルス信号Ｓ４１を生成する。この場合、（ａ）に示すようなインパルス列からなる伝送インパルス信号Ｓ４１が生成される。
【００５０】
次いで、エッジ間隔検出部１１１ｃは、伝送インパルス信号Ｓ４１の最新エッジ間隔を検出すると、前回エッジ間隔を前回間隔記憶部１１１ｄに記憶させ、前回間隔記憶部１１１ｄのデータを更新する。
【００５１】
次いで、比較部１１１ｅは、前回間隔記憶部１１１ｄに記憶されたエッジ間隔と、エッジ間隔検出部１１１ｃで検出された最新エッジ間隔とを比較し、両エッジ間隔が連続して３回一致した場合、最新エッジ間隔を予測エッジ間隔Ｔとして、予測間隔記憶部１１１ｆに記憶させる。
【００５２】
遅延インパルス信号Ｓ４１を受信した遅延インパルス信号生成部１１１ｈは、伝送インパルス信号Ｓ４１を時間τ１遅延させ、遅延インパルス信号Ｓ４２を生成する。この場合、（ｂ）に示すように、伝送インパルス信号Ｓ４１に対して、時間τ１遅延した遅延インパルス信号Ｓ４２が生成される。
【００５３】
次いで、基準インパルス信号生成部１１１ｇは、伝送インパルス信号Ｓ４１に同期し、かつ、インパルス間隔が予測間隔Ｔの基準インパルス信号Ｓ４３を生成する。この場合、（ｃ）に示すように、予測間隔Ｔをインパルス幅とする基準インパルス信号Ｓ４３が生成される。
【００５４】
次いで、予測インパルス信号出力部１１１ｉは、基準インパルス信号Ｓ４３のあるインパルスを受信してから、ウインド期間τ２内に、遅延インパルス信号Ｓ４２のインパルスを検出した場合、ウインド期間τ２経過時に、検出したインパルスを予測インパルス信号Ｓ４４として出力する。この場合、（ｄ）に示すように、予測間隔Ｔをインパルス幅とする基準インパルス信号Ｓ４３が生成される。これにより、伝送インパルス信号Ｓ４１から、データ信号Ｓ３の成分を示すインパルスＰ１が除去された予測インパルス信号Ｓ４４を得ることができる。
【００５５】
一方、予測インパルス信号出力部１１１ｉは、基準インパルス信号Ｓ４３のあるインパルスを受信してから、ウインド期間τ２期間内に、遅延インパルス信号Ｓ４２のインパルスを検出できなかった場合、ウインド期間τ２経過時に、受信した基準インパルス信号のインパルスを予測インパルス信号Ｓ４４として出力する。これにより、同期クロック信号Ｓ１と、データ信号Ｓ３との排他的論理和をとることによって喪失された同期クロック信号Ｓ１の成分を示すインパルスＰ２が復元され、予測インパルス信号Ｓ４４のインパルス列中に含まれることとなる。
【００５６】
次いで、同期クロック信号生成部１１１ｊは、予測インパルス信号Ｓ４４のインパルスを検出する毎に出力状態を反転させ、（ｅ）に示す周期が２Ｔの同期クロック信号Ｓ５を生成する。これにより、伝送信号Ｓ４から同期クロック信号Ｓ１が取得される。生成された同期クロック信号Ｓ５は、図１に示すデータクロック生成部１２１に出力される。
【００５７】
一方、伝送インパルス信号Ｓ４１を受信した遅延部１１１ｋは、伝送インパルス信号Ｓ４１を時間τ２遅延させ、（ｆ）に示す遅延インパルス信号Ｓ４５を生成する。
【００５８】
次いで、ＸＯＲ回路１１２ａは、予測インパルス信号Ｓ４４及び遅延インパルス信号Ｓ４５の排他的論理和をとり、（ｇ）に示すデータインパルス信号Ｓ６１を生成する。これにより、伝送インパルス信号Ｓ４１から、同期クロック信号Ｓ１の成分を示すインパルスＰ３が除去されたデータインパルス信号Ｓ６１が得られる。
【００５９】
次いで、データ信号生成部１１２ｂは、データインパルス信号Ｓ６１のインパルスを受信する毎に、出力状態を反転させ、データ信号Ｓ６を生成する（ｈ）。これにより、伝送信号Ｓ４からデータ信号Ｓ３が取得される。生成されたデータ信号Ｓ６は、図１に示す受信部１２２に出力される。
【００６０】
このように第１実施形態にかかる通信システムによれば、第２の通信装置２０は、伝送信号Ｓ４に同期クロック信号Ｓ１を含ませ、一方、第１の通信装置１０は、伝送信号Ｓ４に含まれる同期クロック信号Ｓ５を取得し、取得した同期クロック信号Ｓ５に基づいて、データ信号Ｓ６に含まれる送信データを読み出しているため、第１の通信装置１０に、送信データを読み出すためのクロック信号を生成する発振器を設ける必要がなくなる。そのため、装置の低コスト化及び小型化を図ることができる。
【００６１】
第１の通信装置１０に送信データを読み出すためのクロック発生器を設けた場合、同期クロック信号Ｓ１に周波数に応じて、当該クロック発生器の周波数を設定する必要が生じるが、本通信システムによれば、伝送信号Ｓ４に含まれる同期クロック信号Ｓ５に基づいて、データ信号Ｓ６に含まれる送信データを読み出しているため、上記のような設定が不要となる。
【００６２】
さらに、本通信システムによれば、同期クロック信号Ｓ１のエッジ間隔のうち、連続して所定回数検出されるエッジ間隔、すなわち、多く検出されるエッジ間隔を予測間隔Ｔとし、この予測間隔Ｔをインパルス間隔とする基準インパルス信号Ｓ４３と、伝送インパルス信号Ｓ４１との検出の有無により、予測インパルス信号Ｓ４４を生成し、予測インパルス信号Ｓ４４を基に、同期クロック信号Ｓ５及びデータ信号Ｓ６を生成している。そのため、ＸＯＲ回路２３の演算によって喪失された同期クロック信号Ｓ１の成分を示すインパルスが復元され、同期クロック信号Ｓ１及びデータ信号Ｓ３を精度よく取得することができる。
【００６３】
さらに、τ１＝（１／２）・τ２としているため、遅延インパルス信号Ｓ４２のインパルスは、ウインド期間τ２のほぼ真中の時刻に検出され、遅延インパルス信号Ｓ４２のインパルスの検出精度を高めることができる。
【００６４】
さらに、予測インパルス信号Ｓ４４を生成するにあたり、基準インパルス信号Ｓ４３のあるインパルスを受信してから、ウインド期間τ２までの間に、遅延インパルス信号Ｓ４２のインパルスを２回以上検出した場合は、ウインド期間τ２経過時に、最初に検出されたインパルスのみを予測インパルス信号Ｓ４４として出力しているため、データ信号Ｓ３の成分を示すインパルスＰ１が除去された予測インパルス信号Ｓ４４得ることができる。
【００６５】
（第２実施形態）
図５は、本発明の第２実施形態にかかる通信システムのブロック構成図を示している。なお、第１実施形態にかかる通信システムと同一のものは、同一の符号を付して説明を省略する。本通信システムは、第２の通信装置２０において、同期クロック信号生成部２１及びＸＯＲ回路２３間にＴ−フリップフロップ２４がさらに接続され、第１の通信装置１０において、同期クロック信号取得部１１１及びデータクロック生成部１２１間に微分器１３がさらに接続されている。
【００６６】
同期クロック信号生成部２１は、周波数が１×Ｆの同期クロック信号Ｓ１を生成する。
【００６７】
Ｔ−フリップフロップ２４は、同期クロック信号Ｓ１の周波数を２分周し、同期クロック信号Ｓ１の立ち下がりエッジに同期し、かつ、周波数がＦ／２の同期クロック信号Ｓ１ａを生成する。
【００６８】
ＸＯＲ回路２３は、同期クロック信号Ｓ１ａとデータ信号Ｓ３との排他的論理和をとり、伝送信号Ｓ４を生成し、第１の通信装置１０に出力する。
【００６９】
微分器１３は、同期クロック信号Ｓ５を微分し、同期クロック信号Ｓ５の立ち上がり及び立ち下がりエッジをインパルスとする伝送インパルス信号Ｓ５ａを生成し、データクロック生成部１２１に出力する。
【００７０】
次に、図５に示す第２実施形態の調歩同期式通信システムの動作を説明する。図６は、第２実施形態にかかる通信システムのタイミングチャートを示し、（ａ）は同期クロック信号Ｓ１を示し、（ｂ）はデータクロック信号Ｓ２を示し、（ｃ）は同期クロック信号Ｓ１ａを示し、（ｄ）はデータ信号Ｓ３を示し、（ｅ）は伝送信号Ｓ４を示し、（ｆ）は同期クロック信号Ｓ５を示し、（ｇ）は伝送インパルス信号Ｓ５ａを示し、（ｈ）はデータ信号Ｓ６を示している。
【００７１】
まず、同期クロック信号Ｓ１を受信したデータクロック生成部２２１は、（ｂ）に示すように、同期クロック信号Ｓ１の立ち上がりエッジに同期し、周波数がＦのデータクロック信号Ｓ２を生成する。
【００７２】
次いで、送信部２２２は、（ｄ）に示すように、データクロック信号Ｓ２の立ち上がりエッジに同期し、第１の通信装置１０への送信データを含むデータ信号Ｓ３を生成する。
【００７３】
一方、Ｔ−フリップフロップ２４は、同期クロック信号Ｓ１を２分周し、（ｃ）に示すように、周波数がＦ／２であり、同期クロック信号Ｓ１の立ち下がりエッジに同期した同期クロック信号Ｓ１ａを生成する。
【００７４】
次いで、ＸＯＲ回路２３は、同期クロック信号Ｓ１ａ及びデータ信号Ｓ３の排他的論理和をとり、（ｅ）に示す伝送信号Ｓ４を生成する。
【００７５】
次いで、伝送信号Ｓ４を受信した同期クロック信号取得部１１１は、（ｆ）に示す同期クロック信号Ｓ５を生成し、伝送信号Ｓ４から同期クロック信号Ｓ１を取得する。
【００７６】
次いで、微分器１３は、（ｇ）に示すように、同期クロック信号の立ち上がり及び立ち下がりエッジをインパルスとする伝送インパルス信号Ｓ５ａを生成する。伝送インパルス信号Ｓ５ａのインパルス間隔は、同期クロック信号の周期Ｔである。
【００７７】
次いで、伝送信号Ｓ４を受信したデータ信号取得部１１２は、（ｈ）に示すデータ信号Ｓ６を生成することにより、伝送信号Ｓ４からデータ信号Ｓ３を取得する。
【００７８】
次いで、データクロック生成部１２１は、伝送インパルス信号Ｓ５ａのインパルス間隔Ｔを周期とする（すなわち、周波数をＦとする）データクロック信号Ｓ７を生成する。データクロック信号Ｓ７を受信した、受信部１２２は、データクロック信号Ｓ７を用いて、データ信号Ｓ６に含まれる送信データを読み出す。
【００７９】
同期クロック信号Ｓ１の周波数を高く設定すると、第１及び第２の通信装置１０及び２０間の伝送路が長い場合、通信精度が低下するとともに、ＥＭＩ（電磁波妨害）が問題となることが知られている。第２実施形態の通信システムでは、同期クロック信号Ｓ１の周波数を、Ｆ×１と低く設定しているため、同期クロック信号Ｓ１の周波数を高く設定した場合に生じる、通信精度の低下及びＥＭＩの問題を回避することができる。しかしながら、同期クロック信号Ｓ１の周波数を低く設定すると、ＸＯＲ回路２３の演算によって、伝送信号Ｓ４から同期クロック信号Ｓ１の成分の喪失量が多くなってしまう。
【００８０】
そこで、第２実施形態かかる通信システムでは、同期クロック信号Ｓ１の立ち下がりエッジに同期された周波数がＦ／２の同期クロック信号Ｓ１ａと、データ信号Ｓ３との排他的論理和がとられ、得られた信号を伝送信号Ｓ４とされているため、同期クロック信号Ｓ１ａ成分の喪失量を抑制することができる。そのため、第２の通信装置２０は、伝送信号Ｓ４から、より精度よく同期クロック信号Ｓ１ａを取得することができる。
【００８１】
図７は、Ｔ−フリップフロップ２４を設けたことによる効果を説明するためのタイミングチャートであり、（ａ）はＴ−フリップフロップ２４を設けた場合を示し、（ｂ）はＴ−フリップフロップ２４を設けていない場合を示している。（ｂ）の場合、同期クロック信号Ｓ１と、送信データ「１，０，１，０」を含むデータ信号Ｓ３との排他的論理和により両信号が合成され、伝送信号Ｓ４が生成されている。この場合、伝送信号Ｓ４は、エッジが４個しか存在していない。そのため、同期クロック信号Ｓ５を生成するために、図３に示す予測インパルス信号出力部１１１ｉは、遅延インパルス信号Ｓ４２に対して多くのインパルスを補間してやる必要が生じる。
【００８２】
一方、（ａ）の場合、同期クロック信号Ｓ１は、立ち下がりがりエッジに同期して２分周され、同期クロック信号Ｓ１ａが生成され、生成された同期クロック信号Ｓ１ａと、「１，０，１，０」からなる送信データを含むデータ信号との排他的論理和がとられ、伝送信号Ｓ４が生成されている。この場合、伝送信号のエッジは、８個存在することとなる。そのため、予測インパルス信号出力部１１１ｉは、（ｂ）の場合に比べ、遅延インパルス信号Ｓ４２に対して補間するインパルスの数が減少することとなる。その結果、伝送信号Ｓ４から、より精度よく同期クロック信号Ｓ１を取得することができる。
【００８３】
（第３実施形態）
図８は、本発明にかかる第３実施形態の通信システムの構成を示したブロック図である。本通信システムでは、第１の通信装置１０は、画像形成装置等の本体装置の通信部であり、第２の通信装置３０は、本体装置を操作するために使用される端末装置及び付加装置である。第１の通信装置１０は、第１及び第２実施形態の通信装置と同一構成であるため、説明を省略する。
【００８４】
第２の通信装置３０は、補助付加装置３１と端末装置３２とから構成されている。第１の通信装置１０及び補助付加装置３１間は、ＲＳ−２３２Ｃのシリアルケーブル４１を介して接続されている。
【００８５】
シリアルケーブル４１は、第１の通信装置１０から補助付加装置３１への送信データを伝送するライン４１１と、補助付加装置３１から第１の通信装置への送信データを伝送するライン４１２とを備えている。
【００８６】
端末装置３２及び補助付加装置３１間は、ＲＳ−２３２Ｃのシリアルケーブル４２を介して接続されている。シリアルケーブル４２は、補助付加装置３１から出力される送信データを伝送するライン４２１と、端末装置３２から出力される送信データを伝送するライン４２２と、同期クロック信号生成部３１１からの同期クロック信号Ｓ１を伝送するライン４２３とを備えている。
【００８７】
補助付加装置３１は、同期クロック信号生成部３１１、ＸＯＲ回路３１２、インバータ３１３及びインバータ３１４を備えている。
【００８８】
端末装置３２は、ＵＡＲＴ３２１の機能を備える通常のパーソナルコンピュータである。ＵＡＲＴ３２１は、受信部３２１ａ、送信部３２１ｂ及びデータクロック生成部３２１ｃを備えている。ＵＡＲＴ３２１は、第１実施形態にかかる通信システムの第２の通信装置２０のＵＡＲＴ２２と同一構成であるため説明を省略する。
【００８９】
補助付加装置３１は、同期クロック信号生成部３１１、ＸＯＲ回路３１２、インバータ３１３及びインバータ３１４を備えている。インバータ３１３は、入力端がライン４１１に接続され、出力端がライン４２１に接続されている。インバータ３１４は、出力端が、ＸＯＲ回路３１２の一方の入力端に接続され、入力端がライン４２２に接続されている。ＸＯＲ回路３１２は、出力端が、ライン４１２に接続され、他方の入力端が、同期クロック信号生成部３１１と接続されている。なお、インバータ３１３及び３１４は、信号を増幅するためのアンプとして用いられている。
【００９０】
従来、ノート型パソコン等をＲＳ−２３２Ｃケーブルを介して本体装置に接続し、本体装置の外部コンソールとして使用する場合、ノート型パソコンが出力する同期クロック信号の周波数に応じて、発振器が生成する同期クロック信号の周波数を設定する必要があった。
【００９１】
しかしながら、第３の実施形態にかかる通信システムによれば、第２の通信装置２０を、端末装置３２に対して着脱可能な補助付加装置３１により構成し、第１の通信装置１０は、補助付加装置３１が出力する同期クロック信号を用いて、端末装置３２からの送信データを読み出しているため、端末装置３２のスペック等に応じて、第１の通信装置１０の発振器の設定を行なうことなく、端末装置３２及び第１の通信装置１０間で通信を行なうことができる。
【００９２】
なお、上記実施形態では、取得部１１として図３に示すものを採用したが、これに限定されず、同期クロック信号取得部１１１にハイパスフィルタで構成し、データ信号取得部１１２をローパスフィルタで構成してもよい。
【図面の簡単な説明】
【００９３】
【図１】本発明にかかる第１実施形態の通信システムのブロック構成図を示している。
【図２】第１実施形態にかかる通信システムのタイミングチャートを示し、（ａ）は同期クロック信号Ｓ１を示し、（ｂ）はデータクロック信号Ｓ２を示し、（ｃ）はデータ信号Ｓ３を示し、（ｄ）は伝送信号Ｓ４を示し、（ｅ）は同期クロック信号Ｓ５を示し、（ｆ）はデータ信号Ｓ６を示している。
【図３】同期クロック信号取得部１１１及びデータ信号取得部１１２の詳細な構成を示したブロック図である。
【図４】図３に示すブロック図のタイミングチャートを示し、（ａ）は伝送インパルス信号Ｓ４１を示し、（ｂ）は遅延インパルス信号Ｓ４２を示し、（ｃ）は基準インパルス信号Ｓ４３を示し、（ｄ）は予測インパルス信号Ｓ４４を示し、（ｅ）は同期クロック信号Ｓ５を示し、（ｆ）は遅延インパルス信号Ｓ４５を示し、（ｇ）はデータインパルス信号Ｓ６１を示し、（ｈ）はデータ信号Ｓ６を示している。
【図５】本発明の第２実施形態にかかる通信システムのブロック構成図を示している。
【図６】第２実施形態にかかる通信システムのタイミングチャートを示し、（ａ）は同期クロック信号Ｓ１を示し、（ｂ）はデータクロック信号Ｓ２を示し、（ｃ）は同期クロック信号Ｓ１ａを示し、（ｄ）はデータ信号Ｓ３を示し、（ｅ）は伝送信号Ｓ４を示し、（ｆ）は同期クロック信号Ｓ５を示し、（ｇ）は伝送インパルス信号Ｓ５ａを示し、（ｈ）はデータ信号Ｓ６を示している。
【図７】Ｔ−フリップフロップを設けたことによる効果を説明するためのタイミングチャートであり、（ａ）はＴ−フリップフロップを設けた場合を示し、（ｂ）はＴ−フリップフロップを設けていない場合を示している。
【図８】本発明にかかる第３実施形態の通信システムの構成を示したブロック図である。
【符号の説明】
【００９４】
１０  第１の通信装置
１１  取得部
１２  ＵＡＲＴ
１３  微分器
１１１  同期クロック信号取得部
１１１ａ  ノイズ除去部
１１１ｂ  伝送インパルス信号生成部
１１１ｃ  エッジ間隔検出部
１１１ｄ  前回間隔記憶部
１１１ｅ  比較部
１１１ｆ  予測間隔記憶部
１１１ｇ  基準インパルス信号生成部
１１１ｈ  遅延インパルス信号生成部
１１１ｉ  予測インパルス信号出力部
１１１ｊ  同期クロック信号生成部
１１１ｋ  遅延部
１１２  データ信号取得部
１１２ａ  ＸＯＲ回路
１１２ｂ  データ信号生成部
１１２ｃ  長期停止部
１２１  データクロック生成部
１２２  受信部
１２３  送信部
２０  第２の通信装置
２１  同期クロック信号生成部
２２  ＵＡＲＴ
２２１  データクロック生成部
２２２  送信部
２２３  受信部
２３  ＸＯＲ回路
２４  Ｔ−フリップフロップ
３０  第２の通信装置
３１  補助付加装置
３２  端末装置
３１１  同期クロック信号生成部
３１２  ＸＯＲ回路
３１３  インバータ
３１４  インバータ
３２１ｃ  データクロック生成部
３２１ａ  受信部
３２１ｂ  送信部
【図１】
2005217968.tif 000003
【図２】
2005217968.tif 000004
【図３】
2005217968.tif 000005
【図４】
2005217968.tif 000006
【図５】
2005217968.tif 000007
【図６】
2005217968.tif 000008
【図７】
2005217968.tif 000009
【図８】
2005217968.tif 000010