(57)【要約】【課題】  ウェイト機能を持たないメモリバス上において、画像処理等の特定用途向け処理を行う機能メモリを接続した場合に簡単に擬似ウェイト機能を持たせることが可能であり、処理終了後のデータへのアクセスを確実に行うことができる機能メモリアクセス制御システム、機能メモリ装置及びその制御方法、プログラムを提供する。【解決手段】  中央処理ユニットからのアクセス要求に応じて、前記機能メモリが有する特定用途向けの処理部による処理の実行中の有無を示すステータス情報を生成する。生成したステータス情報を、前記中央処理ユニットと前記主記憶用メモリを接続するメモリバスを介して、該中央処理ユニットへ送信する。【選択図】  図１
2005352906.tif 000002
【特許請求の範囲】
【請求項１】
中央処理ユニットと、該中央処理ユニットに対する主記憶用メモリと、機能メモリからなる機能メモリアクセス制御システムであって、
前記機能メモリは、
前記中央処理ユニットと前記主記憶用メモリを接続するメモリバスに接続する接続手段と、
特定用途向けの処理を実行する処理手段と、
前記中央処理ユニットからのアクセス要求に応じて、前記処理手段による処理の実行中の有無を示すステータス情報を生成する生成手段と、
前記生成手段で生成したステータス情報を、前記中央処理ユニットへ送信する送信手段とを備え、
前記中央処理ユニットは、
前記機能メモリへのアクセス要求を前記メモリバスを介して、該機能メモリへ発行する発行手段と、
前記アクセス要求に対し、前記機能メモリより前記ステータス情報を前記メモリバスを介して受信する受信手段と、
前記受信手段で受信したステータス情報に基づいて、前記機能メモリへの前記アクセス要求を再発行する再発行手段と
を備えることを特徴とする機能メモリアクセス制御システム。
【請求項２】
前記ステータス情報は、前記処理手段による処理の終了を示す終了信号である
ことを特徴とする請求項１に記載の機能メモリアクセス制御システム。
【請求項３】
前記ステータス情報は、ＥＣＣである
ことを特徴とする請求項１に記載の機能メモリアクセス制御システム。
【請求項４】
前記生成手段は、前記処理手段が処理を実行中であるか否かを判定する判定手段を備え、
前記判定手段の判定結果に基づいて、前記ステータス情報を生成する
ことを特徴とする請求項１に記載の機能メモリアクセス制御システム。
【請求項５】
前記機能メモリは、更に、内部メモリを有し、
前記内部メモリは、前記処理手段による処理前のデータ、または処理結果のデータを記憶する
ことを特徴とする請求項１に記載の機能メモリアクセス制御システム。
【請求項６】
前記再発行手段は、前記内部メモリへのアクセス要求を再発行する
ことを特徴とする請求項５に記載の機能メモリアクセス制御システム。
【請求項７】
中央処理ユニットに対するメモリとして機能する機能メモリ装置であって、
前記中央処理ユニットと、該中央処理ユニットに対する主記憶用メモリを接続するメモリバスに接続する接続手段と、
特定用途向けの処理を実行する処理手段と、
前記中央処理ユニットからのアクセス要求に応じて、前記処理手段による処理の実行中の有無を示すステータス情報を生成する生成手段と、
前記生成手段で生成したステータス情報を、前記中央処理ユニットへ送信する送信手段と
を備えることを特徴とする機能メモリ装置。
【請求項８】
前記ステータス情報は、前記処理手段による処理の終了を示す終了信号である
ことを特徴とする請求項７に記載の機能メモリ装置。
【請求項９】
前記ステータス情報は、ＥＣＣである
ことを特徴とする請求項７に記載の機能メモリ装置。
【請求項１０】
前記生成手段は、前記処理手段が処理を実行中であるか否かを判定する判定手段を備え、
前記判定手段の判定結果に基づいて、前記ステータス情報を生成する
ことを特徴とする請求項７に記載のメモリアクセス制御装置。
【請求項１１】
更に、内部メモリを有し、
前記内部メモリは、前記処理手段による処理前のデータ、または処理結果のデータを記憶する
ことを特徴とする請求項７に記載の機能メモリ装置。
【請求項１２】
中央処理ユニットと、該中央処理ユニットに対する主記憶用メモリと、機能メモリからなる機能メモリアクセス制御システムの制御方法であって、
前記中央処理ユニットと前記主記憶用メモリを接続するメモリバスに接続された前記機能メモリに対するアクセス要求を、前記中央処理ユニットより前記機能メモリに対し発行する発行工程と、
前記アクセス要求に対し、前記機能メモリが有する特定用途向けの処理部による処理の実行中の有無を示すステータス情報を、前記機能メモリより前記メモリバスを介して前記中央処理ユニットへ送信する送信工程と、
前記ステータス情報を、前記機能メモリより前記メモリバスを介して前記中央処理ユニットで受信する受信工程と、
前記受信工程で受信したステータス情報に基づいて、前記機能メモリへの前記アクセス要求を前記中央処理ユニットより再発行する再発行工程と
を備えることを特徴とする機能メモリアクセス制御システムの制御方法。
【請求項１３】
中央処理ユニットに対するメモリとして機能する機能メモリ装置の制御方法であって、
前記中央処理ユニットからのアクセス要求に応じて、前記機能メモリが有する特定用途向けの処理部による処理の実行中の有無を示すステータス情報を生成する生成工程と、
前記生成工程で生成したステータス情報を、前記中央処理ユニットと前記主記憶用メモリを接続するメモリバスを介して、該中央処理ユニットへ送信する送信工程と
を備えることを特徴とする機能メモリ装置の制御方法。
【請求項１４】
中央処理ユニットと、該中央処理ユニットに対する主記憶用メモリと、機能メモリからなる機能メモリアクセス制御システムの制御を実現するプログラムであって、
前記中央処理ユニットと前記主記憶用メモリを接続するメモリバスに接続された前記機能メモリに対するアクセス要求を、前記中央処理ユニットより前記機能メモリに対し発行する発行工程のプログラムコードと、
前記アクセス要求に対し、前記機能メモリが有する特定用途向けの処理部による処理の実行中の有無を示すステータス情報を、前記機能メモリより前記メモリバスを介して前記中央処理ユニットへ送信する送信工程のプログラムコードと、
前記ステータス情報を、前記機能メモリより前記メモリバスを介して前記中央処理ユニットで受信する受信工程のプログラムコードと、
前記受信工程で受信したステータス情報に基づいて、前記機能メモリへの前記アクセス要求を前記中央処理ユニットより再発行する再発行工程のプログラムコードと
を備えることを特徴とするプログラム。
【請求項１５】
中央処理ユニットに対するメモリとして機能する機能メモリ装置の制御を実現するプログラムであって、
前記中央処理ユニットからのアクセス要求に応じて、前記機能メモリが有する特定用途向けの処理部による処理の実行中の有無を示すステータス情報を生成する生成工程のプログラムコードと、
前記生成工程で生成したステータス情報を、前記中央処理ユニットと前記主記憶用メモリを接続するメモリバスを介して、該中央処理ユニットへ送信する送信工程のプログラムコードと
を備えることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、中央処理ユニットのメモリバスに、主記憶用メモリの他に機能メモリと呼ばれる特定の処理を行うチップを接続し、前記中央処理ユニットから機能メモリへのアクセスを制御する機能メモリアクセス制御システム、そのシステムを構成する機能メモリ装置及びその制御方法、プログラムに関するものである。
【背景技術】
【０００２】
複写機やプリンタ、パーソナルコンピュータ等の機器に搭載される基板回路は、例えば、図６に示すような、中央処理装置（ＣＰＵ）のメモリバスに、主記憶用メモリ（ＲＯＭやＲＡＭ）を接続し、システムバス（汎用バス）にデバイスやＡＳＩＣを接続するのが一般的なシステム構成である。システムバスには、様々な処理を行うデバイスやＡＳＩＣが接続される。ここで、システムバス（汎用バス）とは、ＰＣＩバスや、ＰＣＩ  Ｅｘｐｒｅｓｓ（登録商標）等が一般的である。
【０００３】
また、図７に示すような、ＣＰＵ１０１のメモリバス１０２に機能メモリ１０４を接続する構成がある。機能メモリ１０４は、画像処理などの処理を行うチップであり、画像処理部１０７と内部メモリ１０５で構成されている。
【０００４】
機能メモリ１０４は、画像処理を行うチップであるが、メモリバス１０２に接続されているので、ＣＰＵ１０１から見た場合、単なるメモリにしか見えない。つまり、機能メモリ１０４は、画像処理を行っているにも関わらず、ＣＰＵ１０１からは通常のメモリと同様にデータの読出、または書込対象でしかない。
【０００５】
この機能メモリ１０４を有する構成では、汎用バスよりも周波数が高く、通常は、メモリ１０３以外には使用されないメモリバス１０２を、画像処理部１０７に対するデータ転送に使用するため、高速な画像処理を期待することができる。しかし、汎用バスでは、接続されたデバイスやＡＳＩＣからウェイト信号等の処理待ちを知らせる信号があるのに対し、このメモリバス１０２には、画像処理部１０７での処理の終了を知らせる信号が存在しない。
【０００６】
そのため、機能メモリ１０４の処理が未完了の状態で、ＣＰＵ１０１から内部メモリ１０５に対し読出アクセスがなされると、処理途中のデータにアクセスし、処理途中の誤ったデータを受け取ることになるため、機能メモリ１０４の処理の終了を判断する方法が必要になる。
【０００７】
このような問題を解決するために、例えば、特許文献１のように、機能メモリの特定領域（特定のアドレス）にアクセスして、その領域の内容を元に、機能メモリ内の処理が終了したかどうかを判断するといった方法がある。さらに、特許文献１では、処理後のメモリの内容は０以外にしておき、処理途中のデータにアクセスされたときには、０を返すようにして、処理が終了したときにのみ正しいデータを読み出す方法も提案している。
【特許文献１】特開平１０−２２２４５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、図７に示す構成において、ＣＰＵ１０１がウェイト機能を持たないメモリバスを介して、機能メモリ１０４へアクセスしたとき、データ処理が完了しているとは限らず、処理中の誤ったデータ受け取る可能性がある。
【０００９】
そのため、機能メモリを扱う場合には、機能メモリの処理終了後のデータへのアクセスが確実に行われる構成が必要とされている。
【００１０】
本発明は上記の課題を鑑みてなされたものであり、ウェイト機能を持たないメモリバス上において、画像処理等の特定用途向け処理を行う機能メモリを接続した場合に簡単に擬似ウェイト機能を持たせることが可能であり、処理終了後のデータへのアクセスを確実に行うことができる機能メモリアクセス制御システム、機能メモリ装置及びその制御方法、プログラムを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するための本発明による機能メモリアクセス制御システムは以下の構成を備える。即ち、
中央処理ユニットと、該中央処理ユニットに対する主記憶用メモリと、機能メモリからなる機能メモリアクセス制御システムであって、
前記機能メモリは、
前記中央処理ユニットと前記主記憶用メモリを接続するメモリバスに接続する接続手段と、
特定用途向けの処理を実行する処理手段と、
前記中央処理ユニットからのアクセス要求に応じて、前記処理手段による処理の実行中の有無を示すステータス情報を生成する生成手段と、
前記生成手段で生成したステータス情報を、前記中央処理ユニットへ送信する送信手段とを備え、
前記中央処理ユニットは、
前記機能メモリへのアクセス要求を前記メモリバスを介して、該機能メモリへ発行する発行手段と、
前記アクセス要求に対し、前記機能メモリより前記ステータス情報を前記メモリバスを介して受信する受信手段と、
前記受信手段で受信したステータス情報に基づいて、前記機能メモリへの前記アクセス要求を再発行する再発行手段と
を備える。
【００１２】
また、好ましくは、前記ステータス情報は、前記処理手段による処理の終了を示す終了信号である。
【００１３】
また、好ましくは、前記ステータス情報は、ＥＣＣである。
【００１４】
また、好ましくは、前記生成手段は、前記処理手段が処理を実行中であるか否かを判定する判定手段を備え、
前記判定手段の判定結果に基づいて、前記ステータス情報を生成する。
【００１５】
また、好ましくは、前記機能メモリは、更に、内部メモリを有し、
前記内部メモリは、前記処理手段による処理前のデータ、または処理結果のデータを記憶する。
【００１６】
また、好ましくは、前記再発行手段は、前記内部メモリへのアクセス要求を再発行する。
【００１７】
上記の目的を達成するための本発明による機能メモリ装置は以下の構成を備える。即ち、
中央処理ユニットに対するメモリとして機能する機能メモリ装置であって、
前記中央処理ユニットと、該中央処理ユニットに対する主記憶用メモリを接続するメモリバスに接続する接続手段と、
特定用途向けの処理を実行する処理手段と、
前記中央処理ユニットからのアクセス要求に応じて、前記処理手段による処理の実行中の有無を示すステータス情報を生成する生成手段と、
前記生成手段で生成したステータス情報を、前記中央処理ユニットへ送信する送信手段と
を備える。
【００１８】
また、好ましくは、前記ステータス情報は、前記処理手段による処理の終了を示す終了信号である
ことを特徴とする請求項７に記載の機能メモリ装置。
【００１９】
また、好ましくは、前記ステータス情報は、ＥＣＣである
ことを特徴とする請求項７に記載の機能メモリ装置。
【００２０】
また、好ましくは、前記生成手段は、前記処理手段が処理を実行中であるか否かを判定する判定手段を備え、
前記判定手段の判定結果に基づいて、前記ステータス情報を生成する。
【００２１】
また、好ましくは、更に、内部メモリを有し、
前記内部メモリは、前記処理手段による処理前のデータ、または処理結果のデータを記憶する。
【００２２】
上記の目的を達成するための本発明による機能メモリアクセス制御システムの制御方法は以下の構成を備える。即ち、
中央処理ユニットと、該中央処理ユニットに対する主記憶用メモリと、機能メモリからなる機能メモリアクセス制御システムの制御方法であって、
前記中央処理ユニットと前記主記憶用メモリを接続するメモリバスに接続された前記機能メモリに対するアクセス要求を、前記中央処理ユニットより前記機能メモリに対し発行する発行工程と、
前記アクセス要求に対し、前記機能メモリが有する特定用途向けの処理部による処理の実行中の有無を示すステータス情報を、前記機能メモリより前記メモリバスを介して前記中央処理ユニットへ送信する送信工程と、
前記ステータス情報を、前記機能メモリより前記メモリバスを介して前記中央処理ユニットで受信する受信工程と、
前記受信工程で受信したステータス情報に基づいて、前記機能メモリへの前記アクセス要求を前記中央処理ユニットより再発行する再発行工程と
を備える。
【００２３】
上記の目的を達成するための本発明による機能メモリ装置の制御方法は以下の構成を備える。即ち、
中央処理ユニットに対するメモリとして機能する機能メモリ装置の制御方法であって、
前記中央処理ユニットからのアクセス要求に応じて、前記機能メモリが有する特定用途向けの処理部による処理の実行中の有無を示すステータス情報を生成する生成工程と、
前記生成工程で生成したステータス情報を、前記中央処理ユニットと前記主記憶用メモリを接続するメモリバスを介して、該中央処理ユニットへ送信する送信工程と
を備える。
【００２４】
上記の目的を達成するための本発明によるプログラムは以下の構成を備える。即ち、
中央処理ユニットと、該中央処理ユニットに対する主記憶用メモリと、機能メモリからなる機能メモリアクセス制御システムの制御を実現するプログラムであって、
前記中央処理ユニットと前記主記憶用メモリを接続するメモリバスに接続された前記機能メモリに対するアクセス要求を、前記中央処理ユニットより前記機能メモリに対し発行する発行工程のプログラムコードと、
前記アクセス要求に対し、前記機能メモリが有する特定用途向けの処理部による処理の実行中の有無を示すステータス情報を、前記機能メモリより前記メモリバスを介して前記中央処理ユニットへ送信する送信工程のプログラムコードと、
前記ステータス情報を、前記機能メモリより前記メモリバスを介して前記中央処理ユニットで受信する受信工程のプログラムコードと、
前記受信工程で受信したステータス情報に基づいて、前記機能メモリへの前記アクセス要求を前記中央処理ユニットより再発行する再発行工程のプログラムコードと
を備える。
【００２５】
上記の目的を達成するための本発明によるプログラムは以下の構成を備える。即ち、
中央処理ユニットに対するメモリとして機能する機能メモリ装置の制御を実現するプログラムであって、
前記中央処理ユニットからのアクセス要求に応じて、前記機能メモリが有する特定用途向けの処理部による処理の実行中の有無を示すステータス情報を生成する生成工程のプログラムコードと、
前記生成工程で生成したステータス情報を、前記中央処理ユニットと前記主記憶用メモリを接続するメモリバスを介して、該中央処理ユニットへ送信する送信工程のプログラムコードと
を備える。
【発明の効果】
【００２６】
本発明によれば、ウェイト機能を持たないメモリバス上において、画像処理等の特定用途向け処理を行う機能メモリを接続した場合に簡単に擬似ウェイト機能を持たせることが可能であり、処理終了後のデータへのアクセスを確実に行うことができる機能メモリアクセス制御システム、機能メモリ装置及びその制御方法、プログラムを提供できる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００２８】
＜実施形態１＞
実施形態１では、画像処理機能を備えた機能メモリを例に挙げて説明する。
【００２９】
＜システム構成説明＞
図１は本発明の実施形態１の機能メモリアクセス制御システム全体の構成を示すブロック図である。
【００３０】
図１において、１０１はメモリアクセスを制御するための中央処理ユニット（ＣＰＵ）である。１０２は、後述する標準メモリ１０３と機能メモリ１０４とＣＰＵ１０１とを接続するためのウェイト不可能なメモリバスである。
【００３１】
メモリバス１０２は、データ入出力（ＤＡＴＡ）、Ｒｏｗアドレス・ストローブコマンド（ＲＡＳ）、Ｃｏｌｕｍｎアドレス・ストローブコマンド（ＣＡＳ）、ライトイネーブル（ＷＥ）、リードイネーブル（ＲＥ）、アドレス（Ａｄｄｒｅｓｓ）、ＥＣＣ信号等の各種信号用のバスから構成される。
【００３２】
１０３は、例えば、画像処理終了後のデータ等のほか、ＣＰＵ１１０の処理に関わるデータ全般を一時保存する標準メモリ（主記憶用メモリ）である。尚、標準メモリとは、ＣＰＵ１０１が主記憶として使用するＲＡＭに代表される。
【００３３】
１０４は、画像処理機能（画像処理部１０７）を備えた機能メモリであり、色変換処理、ハーフトーン処理等の決められた手順によって各種処理を実行する。また、この機能メモリ１０４は、画像処理機能等の特定用途向け（通信機能、データ処理機能、印刷制御機能等）の処理チップであり、画像処理部１０７と内部メモリ１０５で構成される。
【００３４】
１０５は、画像処理部１０７が画像処理を実行するためのデータを一時保持したり、画像処理の結果を記憶したり、データの作業領域として機能する内部メモリであり、機能メモリ１０４から読出・書込が行われるデータを記憶する。
【００３５】
１０６は、機能メモリ１０４の処理の実行中の有無を示すステータス情報（信号）であるエラーチェック符号を生成するＥＣＣ生成部である。特に、本発明では、機能メモリ１０４の処理の有無を示すステータス情報（信号）を生成する。特に、ステータス情報（処理終了信号）として、エラーチェック符号（例えば、ＥＣＣ）を用いる。
【００３６】
ＥＣＣとは、Error Correcting Codeの略であり、誤り訂正符合を意味する。元データに対してデータの正当性を検出するためのコードを別途生成して付加しておき、エラーの検出や訂正に利用するものである。メモリにデータが書き込まれる際、データと同時にＥＣＣのコードを書き込み、データが読み出される際には、メモリから読み出したＥＣＣと、読出データより計算したＥＣＣを照合し、食い違っていたらエラー発生とみなすものである（図２参照）。
【００３７】
本発明は、機能メモリ１０４の処理が終了していないときには、ＥＣＣにエラーコードを書き込む。処理未完了時には、ＣＰＵ１０１は、データとＥＣＣを照合して、エラーであると判定してウェイトし、再度、読出アクセスを行うことで、処理終了後のデータへのアクセスを確実に行うことを実現する。
【００３８】
＜動作説明＞
次に、実施形態１の機能メモリアクセス制御システムが実行する処理について、図３を用いて説明する。
【００３９】
図３は本発明の実施形態１の機能メモリアクセス制御システムが実行する処理を示すフローチャートである。
【００４０】
まず、ＣＰＵ１０１より、機能メモリ１０４内の内部メモリ１０５へのアクセス要求として、読出アクセスを実行する、つまり、アクセス要求を発行する（ステップＳ４０１）。内部メモリ１０５のデータとＥＣＣ生成部１０６が保持する値（ＥＣＣ）を読み出し、照合を行う（ステップＳ４０２）。ＥＣＣのエラーを検知した場合、ＣＰＵ１０１は内部メモリ１０５からの読出データを無効データとし、ウェイトする。その後、再度、内部メモリ１０５に読出アクセスを行う（ステップＳ４０３）。
【００４１】
一方、ステップＳ４０２において、ＥＣＣの照合が正しい場合、内部メモリ１０５からの読出データを有効データとする（ステップＳ４０４）。
【００４２】
尚、図３では、読出アクセスの場合を例に挙げて説明したが、書込アクセスの場合も同様である。
【００４３】
次に、ＣＰＵ１０１から機能メモリ１０４に対してデータの読出である、内部メモリ１０５への読出アクセス時のタイミングチャートについて、図４を用いて説明する。
【００４４】
図４は本発明の実施形態１のＣＰＵから機能メモリ内の内部メモリへの読出アクセス時のタイミングチャートである。
【００４５】
ＣＰＵ１０１から読出アクセスがあると、データ（ＤＡＴＡ）、ＥＣＣコードは、図４に示すようなタイミングで読み出され、ＤＡＴＡ１〜ＤＡＴＡ４において、それぞれ対応するＥＣＣ１〜ＥＣＣ４との照合を行い、有効データであるか、無効データであるかを判定する。
【００４６】
次に、ＥＣＣ生成部１０６の動作について、図５を用いて説明する。
【００４７】
図５は本発明の実施形態１のＥＣＣ生成部の動作を示す図である。
【００４８】
ＣＰＵ１０１からの読出アクセス時、機能メモリ１０４に読出アドレスが入力され、ＣＰＵ１０１は、機能メモリ１０４からその読出アドレスに対応する出力信号と、ＥＣＣ生成部１０６からＥＣＣの値を読み取る。
【００４９】
機能メモリ１０４は、処理が完了するとその旨を示す処理済信号をＥＣＣ生成部１０６に出力する。ＥＣＣ生成部１０６は、処理済信号から機能メモリ１０４の処理が終了している場合は、出力データから正しいＥＣＣを生成して出力する。一方、処理が終了していない場合は、ＥＣＣエラーを出力する。
【００５０】
尚、図４及び図５では、読出アクセスの場合を例に挙げて説明したが、書込アクセスの場合についても同様である。
【００５１】
以上説明したように、実施形態１によれば、ＥＣＣ機能を擬似ウェイト信号として利用することにより、ウェイト機能を持たないメモリバス上でも、簡単に擬似ウェイト機能を持たせることが可能になり、機能メモリの処理終了後のデータへのアクセスを確実に行うことが可能となる。
【００５２】
＜実施形態２＞
上記実施形態１では、画像処理機能を有する機能メモリについて説明したが、これに限定されるものではなく、ウェイト機能を持たないメモリバスを有するいかなる機能メモリに対して本発明を適用して、容易に擬似ウェイト機能を持たせることが可能となる。
【００５３】
また、本発明のメモリアクセス制御システムの実装例としては、例えば、プリンタ、複写機、デジタルカメラ、パーソナルコンピュータに搭載される拡張ボード等の各種機器に搭載することが可能である。
【００５４】
以上、実施形態例を詳述したが、本発明は、例えば、システム、装置、方法、プログラムもしくは記憶媒体等としての実施態様をとることが可能であり、具体的には、複数の機器から構成されるシステムに適用しても良いし、また、一つの機器からなる装置に適用しても良い。
【００５５】
尚、本発明は、前述した実施形態の機能を実現するソフトウェアのプログラム（実施形態では図に示すフローチャートに対応したプログラム）を、システムあるいは装置に直接あるいは遠隔から供給し、そのシステムあるいは装置のコンピュータが該供給されたプログラムコードを読み出して実行することによっても達成される場合を含む。
【００５６】
従って、本発明の機能処理をコンピュータで実現するために、該コンピュータにインストールされるプログラムコード自体も本発明を実現するものである。つまり、本発明は、本発明の機能処理を実現するためのコンピュータプログラム自体も含まれる。
【００５７】
その場合、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、ＯＳに供給するスクリプトデータ等の形態であっても良い。
【００５８】
プログラムを供給するための記録媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスク、ＭＯ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、磁気テープ、不揮発性のメモリカード、ＲＯＭ、ＤＶＤ（ＤＶＤ−ＲＯＭ，ＤＶＤ−Ｒ）などがある。
【００５９】
その他、プログラムの供給方法としては、クライアントコンピュータのブラウザを用いてインターネットのホームページに接続し、該ホームページから本発明のコンピュータプログラムそのもの、もしくは圧縮され自動インストール機能を含むファイルをハードディスク等の記録媒体にダウンロードすることによっても供給できる。また、本発明のプログラムを構成するプログラムコードを複数のファイルに分割し、それぞれのファイルを異なるホームページからダウンロードすることによっても実現可能である。つまり、本発明の機能処理をコンピュータで実現するためのプログラムファイルを複数のユーザに対してダウンロードさせるＷＷＷサーバも、本発明に含まれるものである。
【００６０】
また、本発明のプログラムを暗号化してＣＤ−ＲＯＭ等の記憶媒体に格納してユーザに配布し、所定の条件をクリアしたユーザに対し、インターネットを介してホームページから暗号化を解く鍵情報をダウンロードさせ、その鍵情報を使用することにより暗号化されたプログラムを実行してコンピュータにインストールさせて実現することも可能である。
【００６１】
また、コンピュータが、読み出したプログラムを実行することによって、前述した実施形態の機能が実現される他、そのプログラムの指示に基づき、コンピュータ上で稼動しているＯＳなどが、実際の処理の一部または全部を行ない、その処理によっても前述した実施形態の機能が実現され得る。
【００６２】
さらに、記録媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行ない、その処理によっても前述した実施形態の機能が実現される。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施形態１の機能メモリアクセス制御システム全体の構成を示すブロック図である。
【図２】本発明の実施形態１のＥＣＣ機能を説明するための図である。
【図３】本発明の実施形態１の機能メモリアクセス制御システムが実行する処理を示すフローチャートである。
【図４】本発明の実施形態１のＣＰＵから機能メモリ内の内部メモリへの読出アクセス時のタイミングチャートである。
【図５】本発明の実施形態１のＥＣＣ生成部の動作を示す図である。
【図６】システムの基本構成を示す図である。
【図７】機能メモリの基本構成を示す図である。
【符号の説明】
【００６４】
１０１  ＣＰＵ
１０２  メモリバス
１０３  メモリ
１０４  機能メモリ
１０５  内部メモリ
１０６  ＥＣＣ生成部
１０７  画像処理部
【図１】
2005352906.tif 000003
【図２】
2005352906.tif 000004
【図３】
2005352906.tif 000005
【図４】
2005352906.tif 000006
【図５】
2005352906.tif 000007
【図６】
2005352906.tif 000008
【図７】
2005352906.tif 000009