(57)【要約】【課題】  パルス幅変調増幅装置において、歪性能を向上させ、出力素子を保護する。【解決手段】  パルス幅変調増幅装置において、入力オーディオ信号をパルス幅変調するパルス幅変調手段と、パルス幅変調信号の振幅電圧を検出する振幅検出手段と、パルス幅変調信号波形の立ち上がり時間及び立ち下がり時間を調整する立ち上がり立ち下がり調整手段と、立ち上がり立ち下がり調整手段が出力するパルス幅変調信号をスイッチング増幅する増幅手段と、増幅手段に流れる電流を検出する電流検出手段と、振幅検出手段が検出する振幅電圧に基づいて立ち上がり時間及び立ち下がり時間の調整量を制御する制御手段とを備える。【選択図】      図１
2005217694.tif 000002
【特許請求の範囲】
【請求項１】
入力オーディオ信号をパルス幅変調するパルス幅変調手段と、前記パルス幅変調手段が出力するパルス幅変調信号の振幅電圧を検出する振幅電圧検出手段と、前記パルス幅変調手段が出力するパルス幅変調信号の波形の立ち上がり時間及び立ち下がり時間を調整する立ち上がり立ち下がり調整手段と、前記立ち上がり立ち下がり調整手段が出力するパルス幅変調信号をスイッチング増幅する増幅手段と、前記振幅電圧検出手段が検出する振幅電圧に基づいて前記立ち上がり立ち下がり調整手段による立ち上がり時間及び立ち下がり時間の調整量を制御する制御手段とを備えることを特徴とするパルス幅変調増幅装置。
【請求項２】
入力オーディオ信号をパルス幅変調するパルス幅変調手段と、前記パルス幅変調手段が出力するパルス幅変調信号の振幅電圧を検出する振幅電圧検出手段と、前記パルス幅変調手段が出力するパルス幅変調信号の波形の立ち上がり時間及び立ち下がり時間を調整する立ち上がり立ち下がり調整手段と、前記立ち上がり立ち下がり調整手段が出力するパルス幅変調信号をスイッチング増幅する増幅手段と、前記増幅手段に流れる電流を検出する電流検出手段と、前記振幅電圧検出手段が検出する振幅電圧と前記電流検出手段が出力する検出電流とに基づいて前記立ち上がり立ち下がり調整手段による立ち上がり時間及び立ち下がり時間の調整量を制御する制御手段とを備えることを特徴とするパルス幅変調増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオ信号を増幅するパルス幅変調増幅装置に関する。
【背景技術】
【０００２】
図３は、従来のパルス幅変調増幅装置の構成を示すブロック図である。入力端子２０は、パルス符号変調(Pulse Code Modulation、以下、ＰＣＭという。)されたオーディオ信号(以下、ＰＣＭ信号という。)を入力するための端子である。ＰＣＭ−ＰＷＭ変換回路２１は、入力端子２０から入力されたＰＣＭ信号をパルス幅変調(Pulse Width Modulation、以下、ＰＷＭという。)したオーディオ信号(以下、ＰＷＭ信号という。)に変換する。
【０００３】
立ち上がり立ち下がり調整回路２２は、ＰＣＭ−ＰＷＭ変換回路２１から入力されるＰＷＭ信号波形の立ち上がり時間及び立ち下がり時間を調整する。電力スイッチング回路２３は、立ち上がり立ち下がり調整回路２２から入力されるＰＷＭ信号をスイッチング増幅する。低周波通過フィルタ(Low Pass Filter、以下、ＬＰＦという。)２４は、電力スイッチング回路２３から入力されるＰＷＭ信号の高周波成分を除去し、アナログオーディオ信号に復調する。スピーカ２５は、ＬＰＦ２４から入力されるアナログオーディオ信号を音として出力する。
【０００４】
オーディオ信号の出力音量の制御は、電力スイッチング回路２３の増幅率を制御することによって行われる。音量調整器２６は、音量を調整するための音量調整つまみを備える。使用者は、音量調整つまみを操作して出力音量を決める。中央処理装置(Central Processing Unit、以下、ＣＰＵという。)２７は、音量調整器２６の操作入力に基づいて電源電圧調整回路２８が電力スイッチング回路２３に供給する電圧を調整する。電源電圧調整回路２８は、図示しない電力供給源に接続され、電圧を調整して電力スイッチング回路２３に電力を供給する。音量を大きくする場合、電源電圧調整回路２８が電力スイッチング回路２３に供給する電圧は高くなり、音量を小さくする場合、電源電圧制御回路２８が電力スイッチング回路２３に供給する電圧は低くなる。
【０００５】
図４は、図３の電力スイッチング回路２３の構成を示す図である。図５は、ＰＣＭ−ＰＷＭ変換回路２１が出力するＰＷＭ信号波形の一例を示す図である。図６は、電力スイッチング回路２３が出力するＰＷＭ信号波形の一例を示す図である。ＰＣＭ−ＰＷＭ変換回路２１は、図５(ａ)及び(ｂ)のＰＷＭ信号を出力し、立ち上がり立ち下がり調整回路２２が立ち上がり時間及び立ち下がり時間を調整しない場合、そのまま、図４の電力スイッチング回路において、図５(ａ)のＰＷＭ信号は端子２９に入力され、図５(ａ)のＰＷＭ信号と反転関係にある図５(ｂ)のＰＷＭ信号は端子３０に入力される。図５(ａ)のＰＷＭ信号は、端子２９から抵抗Ｒ１を介してトランジスタＴＲ１のベースに入力される。図５(ｂ)のＰＷＭ信号は、端子３０から抵抗Ｒ２を介してトランジスタＴＲ２のベースに入力される。
【０００６】
トランジスタＴＲ１のエミッタ、トランジスタＴＲ２のコレクタ、及び端子３１が接続される。トランジスタＴＲ１のコレクタ、トランジスタＴＲ２のエミッタには、それぞれ正電圧＋Ｖ、負電圧−Ｖが印加される。図５に示すＰＷＭ信号が、電力スイッチング素子として用いられるトランジスタＴＲ１、ＴＲ２に入力された場合、ＴＲ１、ＴＲ２が出力するＰＷＭ信号波形の立ち上がり、立ち下がりは、図６のｔ１、ｔ２に示す時間だけ遅れる。このとき、ｔ１、ｔ２の期間、トランジスタＴＲ１、ＴＲ２のスイッチング動作が両方ＯＮになることがある。トランジスタＴＲ１、ＴＲ２の両方がＯＮになった場合、短絡電流Ｉｄ(図４の矢印Ｉｄ)が流れ＋Ｖと−Ｖが短絡状態になり、トランジスタＴＲ１、ＴＲ２は発熱し、破損するおそれがある。
【０００７】
このため、立ち上がり立ち下がり調整回路２２を用いて、ＰＷＭ信号波形の立ち上がり時間及び立ち下がり時間を調整し、トランジスタＴＲ１とＴＲ２が同時にＯＮになることを防止する。図７は、立ち上がり立ち下がり調整回路２２が出力するＰＷＭ信号波形の一例を示す図である。図８は、電力スイッチング回路２３が出力するＰＷＭ信号波形の一例を示す図である。立ち上がり立ち下がり調整回路２２は、図７(ａ)に示す信号波形の立ち上がり時間、立ち下がり時間を、図７(ｂ)に示す信号波形の立ち上がり時間、立ち下がり時間に対して、時間ｔ３、ｔ４だけずらす調整をして出力する。電力スイッチング回路２３は、図７(ａ)(ｂ)に示すＰＷＭ信号波形が入力された場合、図８(ａ)(ｂ)に示すＰＷＭ信号を出力する。立ち上がり立ち下がり調整回路２２によって、トランジスタＴＲ１とトランジスタＴＲ２が両方ＯＮになることが防止される。
【０００８】
しかしながら、電力スイッチング素子として用いるトランジスタの立ち上がり時間、立ち下がり時間の遅れ時間は、入力信号の振幅電圧が大きくなると遅れ時間は大きくなり、入力信号の振幅電圧が小さくなると遅れ時間は小さくなる。図９(ａ)はＰＣＭ−ＰＷＭ変換回路２１が出力するＰＷＭ信号波形(振幅電圧が大きい場合)を示す図であり、図９(ｂ)は電力スイッチング回路２３が出力するＰＷＭ信号波形(振幅電圧が大きい場合)の一例を示す図である。図１０(ａ)はＰＣＭ−ＰＷＭ変換回路２１が出力するＰＷＭ信号波形(振幅電圧が小さい場合)を示す図であり、図１０(ｂ)は電力スイッチング回路２３が出力するＰＷＭ信号波形(振幅電圧が小さい場合)の一例を示す図である。図９に示すＰＷＭ信号波形の振幅電圧は、図１０に示すＰＷＭ信号波形の振幅電圧より大きい。電力スイッチング回路２３が出力するＰＷＭ信号波形の立ち上がり時間、立ち下がり時間は、図９のｔ５、ｔ６、図１０のｔ７、ｔ８に示す時間だけ、それぞれ遅れる。ここで、図９、図１０において、ｔ５＞ｔ７、ｔ６＞ｔ８となり、入力信号の振幅電圧が大きくなると遅れ時間は大きくなり、入力信号の振幅電圧が小さくなると遅れ時間は小さくなる。
【０００９】
トランジスタ間の短絡の発生を確実に防止しようとして、最大入力信号電圧における遅れ時間に合わせて調整量を設定した場合、入力信号電圧が小さくなると、調整量が大きくなる。立ち上がり時間、立ち下がり時間を調整することによって、トランジスタＴＲ１とトランジスタＴＲ２のスイッチングに時間差ができ連続性が失われ、電力スイッチング回路２３が出力するＰＷＭ信号の歪が発生する。立ち上がり時間、立ち下がり時間の調整量が増加すると、トランジスタＴＲ１とトランジスタＴＲ２のスイッチングの時間差が増加することにより、電力スイッチング回路２３が出力するＰＷＭ信号の歪が増加する。
【００１０】
また、パルス幅変調増幅装置において、ＰＷＭ信号のスイッチング速度を低下させて歪の発生を抑えるものがある（特許文献１参照）。
【００１１】
【特許文献１】特開２００１−２９２０４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
背景技術の欄において述べたように、電力スイッチング素子として用いるトランジスタの立ち上がり時間、立ち下がり時間の遅れ時間は、入力信号電圧によって異なる。従来のパルス幅変調増幅装置は、入力信号電圧を検出して立ち上がり時間、立ち下がり時間を調整するものではなく、電力スイッチング回路の出力電流を検出してＰＷＭ信号波形の立ち上がり時間、立ち下がり時間を調整するので、出力電流の検出から立ち上がり時間、立ち下がり時間の調整までに時間を要し、この時間に、電力スイッチング回路が出力するＰＷＭ信号の歪が増加したり、トランジスタが発熱、破損したりするおそれがある。
【００１３】
また、特許文献１に記載されたデジタルアンプは、ＰＷＭ信号のスイッチング速度を低下させて歪の発生を抑えるものであるが、ＰＷＭ波形の立ち上がり時間、立ち下がり時間を調整することはできないので、電力スイッチング回路が出力するＰＷＭ信号の歪の増加、トランジスタの発熱、破損の発生の課題があった。
【００１４】
上述の課題を解決するために、本発明は、電力スイッチング回路のスイッチング素子間の短絡を防止し出力信号の歪を抑制する手段を備えたパルス幅変調増幅装置を提供するものである。
【課題を解決するための手段】
【００１５】
本発明の請求項１に記載のパルス幅変調増幅装置は、入力オーディオ信号をパルス幅変調するパルス幅変調手段と、前記パルス幅変調手段が出力するパルス幅変調信号の振幅電圧を検出する振幅電圧検出手段と、前記パルス幅変調手段が出力するパルス幅変調信号の波形の立ち上がり時間及び立ち下がり時間を調整する立ち上がり立ち下がり調整手段と、前記立ち上がり立ち下がり調整手段が出力するパルス幅変調信号をスイッチング増幅する増幅手段と、前記振幅電圧検出手段が検出する振幅電圧に基づいて前記立ち上がり立ち下がり調整手段による立ち上がり時間及び立ち下がり時間の調整量を制御する制御手段とを備えるものである。
【００１６】
本発明の請求項２に記載のパルス幅変調増幅装置は、入力オーディオ信号をパルス幅変調するパルス幅変調手段と、前記パルス幅変調手段が出力するパルス幅変調信号の振幅電圧を検出する振幅電圧検出手段と、前記パルス幅変調手段が出力するパルス幅変調信号の波形の立ち上がり時間及び立ち下がり時間を調整する立ち上がり立ち下がり調整手段と、前記立ち上がり立ち下がり調整手段が出力するパルス幅変調信号をスイッチング増幅する増幅手段と、前記増幅手段に流れる電流を検出する電流検出手段と、前記振幅電圧検出手段が検出する振幅電圧と前記電流検出手段が出力する検出電流とに基づいて前記立ち上がり立ち下がり調整手段による立ち上がり時間及び立ち下がり時間の調整量を制御する制御手段とを備えるものである。
【発明の効果】
【００１７】
本発明のパルス幅変調増幅装置によれば、入力信号電圧を検出してＰＷＭ信号の立ち上がり時間、立ち下がり時間の調整を行い、電力スイッチング回路のスイッチング素子間の短絡を防止し出力信号の歪を抑制することができる。
また、本発明のパルス幅変調増幅装置によれば、入力信号電圧と電力スイッチング回路の出力電流とを検出してＰＷＭ信号の立ち上がり時間、立ち下がり時間の調整を行い、電力スイッチング回路のスイッチング素子間の短絡を防止し出力信号の歪を抑制することができる。
【発明を実施するための最良の形態】
【００１８】
図１は、本発明のパルス幅変調増幅装置の一実施例の構成を示すブロック図である。入力端子１は、外部からのＰＣＭ信号をＰＷＭ生成回路２に入力するための端子である。ＰＷＭ生成回路２は、デジタル信号処理回路（Digital Signal Processor、以下、ＤＳＰという。）によって構成され、入力端子１によって入力されたＰＣＭ信号をＰＷＭ信号に変換する。立ち上がり立ち下がり調整回路３は、ＰＷＭ生成回路２から入力されるＰＷＭ信号の立ち上がり時間及び立ち下がり時間を調整して出力する。立ち上がり立ち下がり調整回路３は、ＰＷＭ生成回路２とともに、ＤＳＰを用いて構成することができる。
【００１９】
電力スイッチング回路４は、立ち上がり立ち下がり調整回路３から入力されるＰＷＭ信号をスイッチング増幅する。ＬＰＦ５は、電力スイッチング回路４から入力されるＰＷＭ信号の高周波成分を除去しアナログオーディオ信号に復調する。スピーカ６は、ＬＰＦ５から入力されるアナログオーディオ信号を音として出力する。
【００２０】
立ち上がり立ち下がり調整回路３の調整量は、電力スイッチング素子の種類にもよるが、オーディオ用のデジタルアンプに用いる場合、一般的に10ナノ秒(nsec)程度となる。インバータ回路で使用される大容量のＦＥＴやトランジスタでは、立ち上がり立ち下がり調整回路３の調整量を20nsec〜40nsec程度とすることもある。
【００２１】
オーディオ信号の出力音量の制御は、電力スイッチング回路４の増幅率を制御することによって行われる。音量調整器７は、音量を調整するための音量調整つまみを備える。使用者は、音量調整つまみを操作して出力音量を決める。中央処理装置(Central Processing Unit、以下、ＣＰＵという。)１２は、音量調整器７の操作入力に基づいて電源電圧調整回路８が電力スイッチング回路４に供給する電圧を調整する。電源電圧調整回路８は、図示しない電力供給源に接続され、電圧を調整して電力スイッチング回路４に電力を供給する。音量を大きくする場合、電源電圧調整回路８が電力スイッチング回路４に供給する電圧は高くなり、音量を小さくする場合、電源電圧制御回路８が電力スイッチング回路４に供給する電圧は低くなる。
【００２２】
電圧検出回路９は、ＰＷＭ生成回路２が生成したＰＷＭ信号の振幅電圧を検出しデジタルデータとして出力する。ＣＰＵ１２は、電圧検出回路９から入力される振幅電圧データを演算処理して立ち上がり立ち下がり調整回路３の調整量を算出する。立ち上がり立ち下がり調整回路３は、ＣＰＵ１２から入力される調整量を立ち上がり立ち下がり調整回路３の調整量として設定する。
【００２３】
電流検出回路１０は、電力スイッチング回路４の電力スイッチング素子であるトランジスタＴＲ１、ＴＲ２に流れる電流を検出する。ＡＤ変換回路(以下、Ａ／Ｄという。)１１は、電流検出回路１０から入力される電流値をデジタルデータに変換する。ＣＰＵ１２は、Ａ／Ｄ１１から入力される電流値データを演算処理して立ち上がり立ち下がり調整回路３の調整量を算出する。立ち上がり立ち下がり調整回路３は、ＣＰＵ１２から入力される調整量を立ち上がり立ち下がり調整回路３の調整量として設定する。
【００２４】
図２は、本実施例の電力スイッチング回路４の構成を示す図である。電流検出用抵抗Ｒ３はトランジスタＴＲ１のコレクタに接続され、電流検出用抵抗Ｒ４はトランジスタＴＲ２のエミッタに接続される。電流検出回路１０は、電流検出用抵抗Ｒ３、Ｒ４の両端の電圧により電流を検出する。
【００２５】
図２に示す抵抗Ｒ３、抵抗Ｒ４に流れる電流は、トランジスタＴＲ１がＯＮであってトランジスタＴＲ２がＯＦＦであるとき、トランジスタＴＲ１から端子１７への矢印Ｉ１に示す電流が流れる。トランジスタＴＲ１がＯＦＦであってトランジスタＴＲ２がＯＮであるとき、端子１７からトランジスタＴＲ２への矢印Ｉ２に示す電流が流れる。また、トランジスタＴＲ１とトランジスタＴＲ２が同時にＯＮであるとき、トランジスタＴＲ１からトランジスタＴＲ２への矢印Ｉｄに示す短絡電流が流れる。ＣＰＵ１２は、電流検出回路１０、Ａ／Ｄ１１を介して、当該電流を検出し、電流Ｉ１、又は電流Ｉ２を検出したとき正常動作と判断し、短絡電流Ｉｄを検出したとき異常動作と判断する。
【００２６】
ＣＰＵ１２は、電圧検出回路９から入力される振幅電圧に基づく調整量によって立ち上がり立ち下がり調整回路３を制御して入力信号の立ち上がり立ち下がり時間を調整する。例えば、電圧検出回路９から入力される振幅電圧が5Vから70Vまでの値を取る場合、電圧検出回路９から入力される振幅電圧が5Vであれば立ち上がり立ち下がり時間の調整量を1nsecとし、振幅電圧が5Vを越えて12V以下であれば制御量を2nsecとし、振幅電圧が12Vを越えて20V以下であれば制御量を3nsecとし、振幅電圧が20Vを越えて28V以下であれば制御量を4nsecとし、振幅電圧が28Vを越えて36V以下であれば制御量を5nsecとし、振幅電圧が36Vを越えて44V以下であれば制御量を6nsecとし、振幅電圧が44Vを越えて52V以下であれば制御量を7nsecとし、振幅電圧が52Vを越えて60V以下であれば制御量を8nsecとし、振幅電圧が60Vを越えて68V以下であれば制御量を9nsecとし、振幅電圧が68Vを越えて70V以下であれば制御量を10nsecとして、実施することができる。
【００２７】
ＣＰＵ１２は、電流検出回路１０、Ａ／Ｄ１１を介して検出した電流が最大短絡電流値Ｉth未満の短絡電流Ｉｄであれば、立ち上がり立ち下がり調整回路３を制御して立ち上がり時間、立ち下がり時間の制御量を増加させる。最大短絡電流値Ｉthは、短絡電流ＩｄがＩth以上になった場合、電力スイッチング回路４への入力を停止させる制御、又は電力スイッチング回路４への電源の供給を停止させる制御を行う判断をするための基準となる電流であり、ＣＰＵ１２に予め設定する。例えば、Ｉthは55mAである。
【００２８】
例えば、短絡電流値がＩth未満であって5mAから50mAまでの場合、Ｉｄが5mA以下であれば制御量を1nsecとし、Ｉｄが5mAを越えて10mA以下であれば制御量を2nsecとし、Ｉｄが10mAを越えて15mA以下であれば制御量を3nsecとし、Ｉｄが15mAを越えて20mA以下であれば制御量を4nsecとし、Ｉｄが20mAを越えて25mA以下であれば制御量を5nsecとし、Ｉｄが25mAを越えて30mA以下であれば制御量を6nsecとし、Ｉｄが30mAを越えて35mA以下であれば制御量を7nsecとし、Ｉｄが35mAを越えて40mA以下であれば制御量を8nsecとし、Ｉｄが40mAを越えて45mA以下であれば制御量を9nsecとし、Ｉｄが45mAを越えて50mA以下であれば制御量を10nsecとして、実施することができる。
【００２９】
ＣＰＵ１２は、電流検出回路１０、Ａ／Ｄ１１を介して検出した電流において、トランジスタＴＲ１、ＴＲ２のどちらか一方の検出電流値がＩth未満である場合、正常動作と判断して、立ち上がり立ち下がり調整回路３を制御して立ち上がり時間、立ち下がり時間の制御量を増加させる。ここで、ＣＰＵ９は、トランジスタＴＲ１、ＴＲ２それぞれの検出電流値を比較し、トランジスタＴＲ１の検出電流値の方が大きければ、端子１３に入力されるＰＷＭ信号の立ち上がり時間、立ち下がり時間を調整するように立ち上がり立ち下がり調整回路３を制御し、トランジスタＴＲ２の検出電流値の方が大きければ、端子１４に入力されるＰＷＭ信号の立ち上がり時間、立ち下がり時間を調整するように立ち上がり立ち下がり調整回路３を制御する。例えば、Ｉthが55mAであって、トランジスタＴＲ１の検出電流値が5mA、トランジスタＴＲ２の検出電流値が10mAである場合、端子１４に入力されるＰＷＭ信号の立ち上がり時間、立ち下がり時間の制御量を2nsecとする。
【００３０】
ＣＰＵ１２は、電流検出回路１０、Ａ／Ｄ１１を介して検出した電流が、予めＣＰＵ１２に設定された最大短絡電流値Ｉth以上の短絡電流Ｉｄであれば、これ以上電流を流さないように制御する。トランジスタＴＲ１、ＴＲ２の検出電流値が各々Ｉth以上である場合、ＣＰＵ１２は、立ち上がり立ち下がり調整回路３を制御して電力スイッチング回路４への入力を停止させるか、図示しない制御回路によって電力スイッチング回路４への電源の供給を停止させる。
【００３１】
本実施例のパルス幅変調増幅装置は、以上述べたように、ＣＰＵ１２が、電圧検出回路９から入力される振幅電圧に基づく調整量によって立ち上がり立ち下がり調整回路３を制御して入力信号の立ち上がり立ち下がり時間を調整することによって、短絡電流Ｉｄの発生を防止する。そして、もし、電圧検出回路９から入力される振幅電圧に基づく立ち上がり立ち下がり時間の調整だけでは防止しきれなかった短絡電流Ｉｄが発生してしまった場合、ＣＰＵ１２は、電流検出回路１０から入力される短絡電流Ｉｄに基づいて立ち上がり立ち下がり調整回路３を制御して入力信号の立ち上がり立ち下がり時間を調整する。入力信号の振幅電圧が大きいとき、まず、振幅電圧に基づいて立ち上がり立ち下がり時間を調整することによって、短絡電流Ｉｄを未然に防止し、後に、短絡電流Ｉｄを監視して立ち上がり立ち下がり時間をより適した時間に調整することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明のパルス幅変調増幅装置の実施例の構成を示すブロック図である。
【図２】図１の電力スイッチング回路の構成を示す図である。
【図３】従来のパルス幅変調増幅装置の構成を示すブロック図である。
【図４】図３の電力スイッチング回路の構成を示す図である。
【図５】図３のＰＣＭ−ＰＷＭ変換回路が出力するＰＷＭ信号波形の一例を示す図である。
【図６】図３の電力スイッチング回路が出力するＰＷＭ信号波形の一例を示す図である。
【図７】図３の立ち上がり立ち下がり調整回路が出力するＰＷＭ信号波形の一例を示す図である。
【図８】図３の電力スイッチング回路が出力するＰＷＭ信号波形の一例を示す図である。
【図９】図３のＰＣＭ−ＰＷＭ変換回路が出力するＰＷＭ信号波形、及び電力スイッチング回路が出力するＰＷＭ信号波形の一例を示す図である。
【図１０】図３のＰＣＭ−ＰＷＭ変換回路が出力するＰＷＭ信号波形、及び電力スイッチング回路が出力するＰＷＭ信号波形の一例を示す図である。
【符号の説明】
【００３３】
１、２０  入力端子
２  ＰＷＭ生成回路
３、２２  立ち上がり立ち下がり調整回路
４、２３  電力スイッチング回路
５、２４  ＬＰＦ
６、２５  スピーカ
７、２６  音量調整器
８、２８  電源電圧調整回路
９  電圧検出回路
１０  電流検出回路
１１  Ａ／Ｄ
１２、２７  ＣＰＵ
２１  ＰＣＭ-ＰＷＭ変換回路
【図１】
2005217694.tif 000003
【図２】
2005217694.tif 000004
【図３】
2005217694.tif 000005
【図４】
2005217694.tif 000006
【図５】
2005217694.tif 000007
【図６】
2005217694.tif 000008
【図７】
2005217694.tif 000009
【図８】
2005217694.tif 000010
【図９】
2005217694.tif 000011
【図１０】
2005217694.tif 000012