(57)【要約】【課題】  多孔質絶縁膜を有する半導体装置の製造方法において、多孔質絶縁膜の中に形成するトレンチやコンタクトホールの側壁にボイド（空洞）が発生しないようにする。【解決手段】  多孔質低誘電率膜３ａを含む層間絶縁膜５をエッチングしてコンタクトホール７ａを形成するとき、フッ素系ガスを用いるため、フッ素Ａがコンタクトホール７ａの側壁３ｂ付近の多孔質低誘電率膜３ａの膜中に残留する。フッ素が残留すると、その後の洗浄工程の水洗などによりフッ素が水に溶解してフッ酸となり、多孔質低誘電率膜３ａをエッチングし、その後の工程でボイドが発生してしまう。そこで、残留フッ素Ａを除去するため、コンタクトホール７ａを形成後、半導体基板１の上から水素ラジカルＢを照射する。すると、フッ素Ａが気体のフッ酸Ｃに置換され、多孔質低誘電率膜３ａをエッチングすることなくフッ素Ａを除去することができる。【選択図】      図１
2005217292.tif 000002
【特許請求の範囲】
【請求項１】
基板上に多孔質絶縁膜を形成する工程と、
前記多孔質絶縁膜の上にレジストパターンを形成する工程と、
前記レジストパターンを介して、前記多孔質絶縁膜をフッ素を含むガスを用いて選択的にエッチングし、前記多孔質絶縁膜の中にトレンチ又はコンタクトホールを形成するエッチング工程とを備え、
前記エッチング工程の後に、前記基板上に水素ラジカルを照射する、水素ラジカル処理を行うことを特徴とする半導体装置の製造方法。
【請求項２】
基板上に多孔質絶縁膜を形成する工程と、
前記多孔質絶縁膜の上にハードマスクを形成する工程と、
前記ハードマスクを介して、前記多孔質絶縁膜をフッ素を含むガスを用いて選択的にエッチングし、前記多孔質絶縁膜の中にトレンチ又はコンタクトホールを形成するエッチング工程とを備え、
前記エッチング工程の後に、前記基板上に水素ラジカルを照射する、水素ラジカル処理を行うことを特徴とする半導体装置の製造方法。
【請求項３】
前記多孔質絶縁膜は低誘電率膜であって、塗布法又は化学気相成長法により形成され、比誘電率が３以下であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記多孔質絶縁膜は低誘電率膜であって、有機系ポリマーであるか、又は、シリコン、炭素、酸素、および水素を含む有機系シリコン酸化膜であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項５】
前記水素ラジカル処理を、２３℃〜４００℃の範囲の温度で行うことを特徴とする請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記水素ラジカルは、水素又は水素と不活性ガスとの混合ガスにより生成されることを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記水素ラジカル処理を、５０Ｐａ〜１×１０５Ｐａの範囲の圧力で行うことを特徴とする請求項１〜６のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものであり、特に多孔質絶縁膜を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路における金属配線は、配線ピッチの縮小に伴う配線抵抗の上昇と配線間の寄生容量増大により、信号遅延が深刻な問題となっている。この問題を解決するため、配線材料に銅を、層間絶縁膜に低誘電率膜（Ｌｏｗ−ｋ膜）を用いる技術が必要不可欠になっている。低誘電率膜の代表的なものとして、膜中に空孔を導入した多孔質低誘電率膜が知られている。
【０００３】
この金属配線形成方法は、低誘電率膜を選択的にエッチングしてトレンチまたはコンタクトホールを形成し、銅膜などの金属膜を埋め込んだ後、トレンチまたはコンタクトホールの外部に形成した金属膜を、化学機械研磨（Chemical Mechanical Polishing；ＣＭＰ）で除去することにより形成する、いわゆるダマシン法が主流になっている。
【０００４】
図３（ａ）〜（ｅ）は、多孔質低誘電率膜を有する半導体装置の、従来の製造方法を半導体装置の断面により順を追って説明する工程説明図である。
まず、図３（ａ）に示すように、半導体基板１の上に、エッチングのストッパー膜として、ＳｉＣ膜からなる第一絶縁膜２を形成後、多孔質低誘電率膜である、メチルシルセスキオキサン（Methyl Silses Quioxane；ＭＳＱ）からなる第二絶縁膜３を形成する。ここで、ＭＳＱは、メチル基およびシリコンを含む有機系の絶縁膜である。
次に、第二絶縁膜３の上に、シリコン酸化膜からなる第三絶縁膜４を形成し、さらに、第三絶縁膜４の上にレジストパターン６を形成する。
【０００５】
次に、図３（ｂ）に示すように、レジストパターン６をマスクとして、フッ素系ガスを用いたドライエッチングにより第三絶縁膜４、第二絶縁膜３（図３（ａ）参照）をエッチングして、コンタクトホール７を形成する。このとき、フッ素系ガスを用いてエッチングを行ったので、コンタクトホール７の側壁３ｂ付近の第二絶縁膜３ａの膜中にフッ素Ａが残留している。
次に、図３（ｃ）に示すように、レジストパターン６（図３（ｂ）参照）を除去し、図３（ｄ）に示すように、第三絶縁膜４ａをマスクとして第一絶縁膜２（図３（ｃ）参照）をエッチングし、コンタクトホール７ａを形成する。
【０００６】
次に、コンタクトホール７ａの内部に残留した反応生成物を除去するため、アミン系洗浄液などで洗浄した後、薬液残留分や除去物を水洗する。
このとき、洗浄液中に含まれる水や、水洗で使用される水が、コンタクトホール７ａの側壁３ｂから第二絶縁膜３ａの膜中に浸入し、フッ素Ａを溶解してフッ酸を形成する。
すると、このフッ酸が側壁３ｂ付近の第二絶縁膜３ａエッチングし、その後の工程において、図３（ｅ）に示すように、ボイド（空洞）Ｄが発生する。
【０００７】
このように、コンタクトホール７ａの側壁３ｂ付近にボイドＤが発生すると、配線の電気特性や絶縁膜の機械的強度を著しく劣化させてしまうおそれがある（例えば、特許文献１参照）。
【特許文献１】特開２００１−１６８１９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述のように、多孔質低誘電率膜を有する半導体装置の製造方法において、多孔質低誘電率膜をフッ素を用いたガスを用いて選択的にエッチングしてトレンチやコンタクトホールを形成するとき、エッチングにより絶縁膜中に残留するフッ素が、その後の洗浄工程による水に溶解してフッ酸を形成し、トレンチまたはコンタクトホールの側壁付近の多孔質低誘電率膜をエッチングし、その後の工程でボイドを発生させ、配線の電気特性や絶縁膜としての機械的強度を劣化させてしまうという課題があった。
【０００９】
本発明は、上記課題を解決するためになされたもので、多孔質低誘電率膜を有する半導体装置の製造方法において、多孔質低誘電率膜を選択的にエッチングしてトレンチやコンタクトホールを形成するとき、エッチング後の洗浄工程において、トレンチやコンタクトホールの側壁付近の多孔質低誘電率膜のエッチングを防止し、その後の工程でボイドが発生することを抑制した、優れた半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る半導体装置の製造方法は、基板上に多孔質絶縁膜を形成する工程と、前記多孔質絶縁膜の上にレジストパターンを形成する工程と、前記レジストパターンを介して、前記多孔質絶縁膜をフッ素を含むガスを用いて選択的にエッチングし、前記多孔質絶縁膜の中にトレンチ又はコンタクトホールを形成するエッチング工程とを備え、前記エッチング工程の後に、前記基板上に水素ラジカルを照射する、水素ラジカル処理を行うことを特徴とする。
【００１１】
また、本発明に係る別の半導体装置の製造方法は、基板上に多孔質絶縁膜を形成する工程と、前記多孔質絶縁膜の上にハードマスクを形成する工程と、前記ハードマスクを介して、前記多孔質絶縁膜をフッ素を含むガスを用いて選択的にエッチングし、前記多孔質絶縁膜の中にトレンチ又はコンタクトホールを形成するエッチング工程とを備え、前記エッチング工程の後に、前記基板上に水素ラジカルを照射する、水素ラジカル処理を行うことを特徴とする。
本発明のその他の特徴については、以下において詳細に説明する。
【発明の効果】
【００１２】
本発明によれば、多孔質低誘電率膜を有する半導体装置の製造方法において、多孔質低誘電率膜を選択的にエッチングしてトレンチやコンタクトホールを形成するとき、エッチング後の洗浄工程において、トレンチやコンタクトホールの側壁付近の多孔質低誘電率膜のエッチングを防止し、その後の工程でボイドが発生することを抑制した、優れた半導体装置の製造方法を得ることができる。
【発明を実施するための最良の形態】
【００１３】
実施の形態１．
図１（ａ）〜（ｊ）は、本発明の実施の形態１による半導体装置の製造方法を、半導体装置の断面により順を追って説明する工程説明図である。
【００１４】
まず、図１（ａ）に示すように、半導体基板１の主面上に、ＳｉＣからなる第一絶縁膜２をプラズマの化学気相成長（Chemical Vapor Deposition；以下、ＣＶＤと称する）法により５０ｎｍ程度の膜厚で形成する。
次に、第一絶縁膜２の上に、メチルシルセスキオキサン（Methyl Silses Quioxane；以下、ＭＳＱと称する）からなる第二絶縁膜３を塗布法により３００〜５００ｎｍ程度の膜厚で形成する。さらに、第二絶縁膜３の上に、シリコン酸化膜からなる第三絶縁膜４をプラズマＣＶＤ法により５０ｎｍ程度の膜厚で形成する。
なお、説明の便宜上、第一絶縁膜２、第二絶縁膜３、および第三絶縁膜４を全体として、層間絶縁膜５と称する。
【００１５】
ここで、第一絶縁膜２は、後の工程で、底部が半導体基板１の主面に達するコンタクトホールを形成するとき、エッチングのストッパー膜として用いる膜である。
また、第二絶縁膜３には、配線間の寄生容量低減のため、一般に広く用いられるシリコン酸化膜より比誘電率が低い、低誘電率膜を用いる。
さらに、第三絶縁膜４は、後の工程で、第一絶縁膜２をエッチングしてコンタクトホールを形成するとき、ハードマスクとして用いられる膜である。また、その後に形成するコンタクトホールの埋め込み配線形成において、化学機械研磨（Chemical Mechanical Polishing；以下、ＣＭＰと称する）を行う際に、第一絶縁膜２および第二絶縁膜３の剥離や亀裂を防止するための膜としても用いられる。
【００１６】
ここで、第二絶縁膜３に用いるＭＳＱは、膜中に空孔を有する多孔質低誘電率膜である。
ＭＳＱは、メチル基（ＣＨ３基）を含んだ有機系シリコン酸化膜であり、比誘電率がシリコン酸化膜よりも小さい低誘電率膜である。シリコン酸化膜の比誘電率が約３．９であるのに対し、ここで用いるＭＳＱの比誘電率は約２．２であり、十分に低い値であると言える。
【００１７】
また、ＭＳＱの分子構造について説明する。
ＭＳＱの分子は、シリコン（Ｓｉ）原子、炭素（Ｃ）原子、酸素（Ｏ）原子、および水素（Ｈ）原子を含み、これらの原子がＳｉ−ＯおよびＳｉ−ＣＨ３の結合により構成されている。シリコン酸化膜（ＳｉＯ２膜）の分子は、Ｓｉ−Ｏ結合のみで構成されているのに対し、ＭＳＱは、ＳｉＯ２膜のＳｉ−Ｏ結合のＯ原子の一部をＣＨ３基により置換した構造となっている。
Ｓｉ-ＣＨ３の結合距離は、Ｓｉ−Ｏの結合距離と比較して大きく、分子構造内に隙間が生じるため、ＭＳＱは多孔質（ポーラス）となり、空孔を有している。
【００１８】
このように、低誘電率膜は、膜中に空孔を有するように形成することにより多孔質低誘電率膜となり、より低い比誘電率を得ることができる。
すなわち、多孔質低誘電率膜を層間絶縁膜として用いることにより、配線間の寄生容量を低減することができる。
【００１９】
また、一般に配線間の寄生容量を低減するためには、比誘電率は低いほど良いが、低くしすぎると絶縁膜としての機械的強度が弱くなり、剥離や亀裂が生じやすくなる。このため、低い比誘電率を得ることと、絶縁膜としての機械的強度を保つことのバランスに留意して、比誘電率が３以下の低誘電率膜を用いることが好ましい。
【００２０】
なお、本実施の形態では、空孔を有する多孔質低誘電率膜を塗布法により形成する例を示した。変形例として、ＣＶＤ法により、比誘電率が３以下の多孔質低誘電率膜を形成するようにしても良い。
また、本実施の形態では、シリコン（Ｓｉ）原子、炭素（Ｃ）原子、酸素（Ｏ）原子、および水素（Ｈ）原子を含む有機系のシリコン酸化膜である、ＭＳＱを用いる例を示した。変形例として、ポリイミド系、パリレン系などの、有機系ポリマーを多孔質低誘電率膜として用いるようにしても良い。
【００２１】
次に、図１（ｂ）に示すように、第三絶縁膜４の上に、リソグラフィによりレジストパターン６を形成する。
【００２２】
次に、図１（ｃ）に示すように、レジストパターン６をマスクとして、第三絶縁膜４（図１（ｂ）参照）を選択的にエッチングしてハードマスク４ａを形成する。引き続き、レジストパターン６をマスクとして、第二絶縁膜３（図１（ｂ）参照）を選択的にエッチングして、エッチングのストッパー膜である第一絶縁膜２を露出させ、コンタクトホール７を形成する。
このとき、コンタクトホール７の内部において、側壁３ｂに第二絶縁膜３ａが露出している。
【００２３】
このとき使用するエッチング装置は、例えば、チャンバー内部に半導体基板を載置するステージおよび下部電極と、下部電極に対向する上部電極とを備え、上部電極に接続した高周波電源に６０ＭＨｚ、下部電極に接続した高周波電源に２ＭＨｚの高周波を印加する２周波励起平行平板型反応性イオンエッチング装置である。
【００２４】
ここで、第三絶縁膜４および第二絶縁膜３のエッチング条件について説明する。エッチングガスとして、フッ素を含むガスを用いる。例えば、エッチングチャンバー内にＣ４Ｆ８／Ｎ２／Ａｒ＝１５／２２５／１４００ｓｃｃｍの流量のガスを導入し、エッチングチャンバー内の圧力を１０Ｐａに保ち、上部電極に２４００Ｗ、下部電極に３３００Ｗの電力を印加してプラズマを発生させ、ＣＦ系エッチャントによりエッチングを行う。このとき、半導体基板１を載置するステージ温度を４０℃に保ったままエッチングを行う。
【００２５】
このとき、フッ素を含むガスを用いてエッチングを行ったので、コンタクトホール７の内部にフッ素を含む反応生成物が発生する。さらに、側壁３ｂには第二絶縁膜３ａの空孔が露出しているので、その空孔からフッ素Ａが浸入して、側壁３ｂ付近の第二絶縁膜３ａの膜中に残留する。
【００２６】
次に、図１（ｄ）に示すように、レジストパターン６（図１（ｃ）参照）をアッシングにより除去する。
このとき、誘電結合型プラズマ型のアッシング装置にて処理を行う。アンモニアガスまたは水素と窒素の混合ガスを用い、処理チャンバー内の温度を２３℃（室温）程度に保ち、１３０〜１３５Ｐａ程度の圧力で処理を行う。
【００２７】
次に、図１（ｅ）に示すように、ハードマスク４ａをマスクとして第一絶縁膜２（図１（ｄ）参照）をエッチングし、半導体基板１の主面を露出させ、コンタクトホール７ａを形成する。
このとき使用するエッチング装置は、前述の第三絶縁膜４および第二絶縁膜３（図１（ｂ）参照）のエッチング（図１（ｃ）参照）で用いた装置と同一の装置である。
【００２８】
ここで、第一絶縁膜２のエッチング条件について説明する。エッチングガスとして、フッ素を含むガスを用いる。例えば、エッチングチャンバー内にＣＦ４／Ｎ２＝５０／３００ｓｃｃｍの流量のガスを導入し、エッチングチャンバー内の圧力を２０Ｐａに保ち、上部電極に１０００Ｗ、下部電極に２００Ｗの電力を印加してプラズマを発生させ、エッチングを行う。このときのエッチングにおいても、半導体基板１を載置するステージ温度を４０℃に保ったままで行う。
【００２９】
また、第三絶縁膜４および第二絶縁膜３（図１（ｂ）参照）のエッチング（図１（ｃ）参照）と同様に、ここではフッ素を含むガスを用いてエッチングを行ったので、コンタクトホール７ａの内部にフッ素を含む反応生成物が発生し、フッ素Ａが側壁３ｂから第二絶縁膜３ａに浸入し、側壁３ｂ付近の膜中に残留する。
【００３０】
次に、側壁３ｂ付近の第二絶縁膜３ａの膜中に残留するフッ素（以下、残留フッ素と称する）Ａを除去するため、図１（ｆ）に示すように、半導体基板１の上から水素ラジカルＢを照射する、水素ラジカル処理を行い、残留フッ素Ａを除去する。
【００３１】
ここで、上述の水素ラジカル処理について詳細に説明する。
まず、水素ラジカル処理を行うチャンバーとは別のチャンバーで水素（Ｈ２）とヘリウム（Ｈｅ）の混合ガスにより水素ラジカルを発生させ、キャリアガスにより水素ラジカル処理を行うチャンバーへ輸送する。
次に、水素ラジカル処理を行うチャンバー内に水素ラジカルを含んだガスを導入し、例えば、チャンバー内部の圧力を１３０〜１３５Ｐａ程度、温度を３００℃程度に保ち、半導体基板１の上から水素ラジカルを２４０秒間照射する。
【００３２】
本実施の形態においては、水素ラジカル処理を行うチャンバー内部の温度を３００℃程度で行う例を示した。ここでは常温〜４００℃、具体的には、２３℃（クリーンルーム内の温度）〜４００℃の範囲の温度となるようにする。また、２００℃〜４００℃の範囲の温度で行うようにすることが好ましい。
上記範囲の温度にて高温で処理を行うことにより、水素ラジカルの活性が高まり、残留フッ素の置換効率が大きくなるため、短時間で処理を行うことが可能である。但し、４００℃よりも高い温度で行うと、トランジスタの閾値を変化させてしまうなど、素子特性に影響を与えるおそれがあるので、素子特性に影響を与えないように留意して、２００℃〜４００℃の範囲の温度で行うことが好ましい。
【００３３】
また、本実施の形態においては、水素ラジカル処理を行うチャンバー内部の圧力を１３０〜１３５Ｐａ程度で行う例を示した。ここでは、５０Ｐａ〜常圧、具体的には、５０Ｐａ〜１×１０５Ｐａの範囲の圧力となるようにする。
上記範囲の圧力にて低圧で処理を行うことにより、残留フッ素除去レートが大きくなり、短時間で処理を行うことが可能である。但し、５０Ｐａよりも低い圧力で行うと、排気能力が勝り、ラジカル密度が低下して残留フッ素除去レートが低下してしまうので、５０Ｐａ〜１×１０５Ｐａの範囲の圧力で行うことが好ましい。但し、圧力が５０Ｐａ未満であっても所定のラジカル密度を得られるなら、５０Ｐａ未満の圧力で行うようにしても良い。
【００３４】
また、本実施の形態においては、水素（Ｈ２）とヘリウム（Ｈｅ）の混合ガスにより水素ラジカルを生成する例を示した。ここでは、水素単独か、もしくは水素と不活性ガスとの混合ガスにより生成されるようにする。
このとき使用するガスは、水素単独であっても水素ラジカルを発生させることは可能であるが、水素濃度を爆発下限界（５％程度）より低濃度に保つ必要がある。ここで、水素を不活性ガスとの混合ガスとすることにより、水素濃度を爆発下限界よりも低濃度としながら、水素の活性状態を保つことができる。従って、水素と不活性ガスとの混合ガスとすることが好ましい。このとき使用する混合ガスに用いる不活性ガスは、Ｈｅ（ヘリウム）、Ｎｅ（ネオン）、Ａｒ（アルゴン）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）のうち、いずれかのガスである。
【００３５】
このとき、照射された水素ラジカルＢは、側壁３ｂから第二絶縁膜３ａの膜中に取り込まれ、残留フッ素Ａと結合し、図１（ｇ）に示すように、第二絶縁膜をエッチングすることなく、気体のフッ酸Ｃとして除去される。
【００３６】
このように、水素ラジカルＢを半導体基板１の上から照射することにより、図１（ｇ）に示すように、残留フッ素Ａが気体のフッ酸Ｃに置換され、多孔質の低誘電率膜である第二絶縁膜３ａをエッチングすることなくフッ素Ａを除去することができる。
【００３７】
次に、図１（ｈ）に示すように、半導体基板１をアミン系洗浄液などで洗浄し、薬液残留分や除去物を洗浄するため水洗し、乾燥処理を行う。
このとき、前述の水素ラジカル処理により、残留フッ素Ａ（図１（ｆ）参照）が除去されている。従って、水洗においてフッ酸が形成されることは無いので、第二絶縁膜３のエッチングを防止することができ、その後の工程でボイドが発生することを抑制できる。
【００３８】
このあと、図１（ｉ）に示すように、コンタクトホール７ａの内面および第三絶縁膜４ａの上に、ＴｉＮからなるバリアメタル膜８をＣＶＤ法により３０ｎｍの膜厚で形成し、さらにバリアメタル膜８で形成した溝を埋め込むように、銅膜９を３００〜５００ｎｍ程度の膜厚で形成する。
次に、銅膜９の安定化のため、１５０〜４５０℃程度の窒素雰囲気または水素雰囲気中で、１５分〜３０分間、銅膜９をアニールする。
【００３９】
このとき、フッ酸による第二絶縁膜３ａのエッチングを防止したので、銅膜９のアニールによるボイドの発生を抑制することができる。
【００４０】
さらに、図１（ｊ）に示すように、コンタクトホール７ａの外部に形成したバリアメタル膜８および銅膜９（図１（ｉ）参照）をＣＭＰにより除去し、バリアメタル８ａおよび埋め込み銅膜９ａからなる埋め込み銅配線１０を形成する。
【００４１】
なお、本実施の形態では、第二絶縁膜３ａの中に、底部が半導体基板１の主面に達するコンタクトホール７ａを形成する例（図１（ｅ）参照）を示した。ここで述べたコンタクトホールとは、例えば、半導体基板主面上から見て、各辺が０．２μｍの正方形あるいは、直径が０．２μｍの円形状であり、底部が半導体基板主面に達する第二絶縁膜３ａの中に形成した穴のことである。
これに置き換えて、例えば、半導体基板主面上から見て、短辺が０．２μｍ、長辺が５μｍの長方形であり、底部が半導体基板の主面に達する第二絶縁膜３ａの中に形成した溝、すなわちトレンチを形成するようにしても、同様の効果を有する。
【００４２】
また、本実施の形態では、半導体基板上に多孔質絶縁膜を形成する例として、膜中に空孔を有する多孔質絶縁膜であって、比誘電率がシリコン酸化膜よりも低い、多孔質低誘電率膜を形成する例を示した。
これに置き換えて、膜中に空孔を有する多孔質絶縁膜であって、比誘電率がシリコン酸化膜と同等、もしくは比誘電率が高いシリコンを含んだ酸化膜を用いた場合においても、トレンチまたはコンタクトホールの側壁付近の絶縁膜中の空孔にフッ素が残留すると、エッチング後に行う水を含んだ洗浄によりフッ酸が形成されると絶縁膜がエッチングされ、その後の工程でボイドが発生してしまう。
従って、本実施の形態の製造方法を適用することにより、同様の効果を発揮することができる。
【００４３】
また、本実施の形態では、水素ラジカル処理を行う処理を第一絶縁膜２のエッチング（図１（ｅ）参照）の後に行うようにしたが、水素ラジカル処理は、第二絶縁膜３ａの膜中の残留フッ素Ａを除去することが目的であるので、第二絶縁膜３ａのエッチング（図１（ｄ）参照）の後に行うようにしても良い。
【００４４】
以上説明したように、本実施の形態では図１（ａ）に示すように、半導体基板１の上に多孔質低誘電率膜である、第二絶縁膜３を含んだ層間絶縁膜５を形成するようにした。
次に、図１（ｂ）に示すように、層間絶縁膜５の上にレジストパターン６を形成し、図１（ｃ）に示すように、レジストパターン６をマスクとして第三絶縁膜４および第二絶縁膜３（図１（ｂ）参照）をフッ素を含むガスを用いて選択的にエッチングし、図１（ｅ）に示すように、第二絶縁膜３ａの中にコンタクトホール７ａを形成するようにした。
さらに、図１（ｆ）に示すように、半導体基板１の上から水素ラジカルＢを照射して、残留フッ素Ａを水素ラジカルＢにより気体のフッ酸Ｃに置換除去する、水素ラジカル処理を行うようにした。
【００４５】
このように行うことにより、多孔質低誘電率膜である第二絶縁膜３ａをエッチングすることなく除去することができる。従って、その後に行う工程において、第二絶縁膜３ａにボイドを発生させることなく、良好な配線形成を行うことができる。
【００４６】
また、図１（ａ）において形成した第二絶縁膜３は低誘電率膜であって、塗布法により形成された多孔質絶縁膜であり、比誘電率が３以下であるように形成したので、配線間の寄生容量を低減することができる。
また、前述の第二絶縁膜３は低誘電率膜であって、シリコン、炭素、酸素、および水素を含む有機系シリコン酸化膜を形成するようにしたので、絶縁膜中に空孔を形成することができ、さらに低い比誘電率を得ることができる。
【００４７】
また、前述の水素ラジカル処理を、２３℃（常温）℃〜４００℃の範囲の温度で行うことにより、素子特性に影響を与えることなく、残留フッ素を短時間で除去することが可能である。
また、前述の水素ラジカル処理を、５０Ｐａ〜１×１０５Ｐａの範囲の圧力で行うことにより、ラジカル密度を低下することなく、残留フッ素を短時間で除去することが可能である。
さらに、水素ラジカルを、水素と不活性ガスとの混合ガスにより発生させることにより、水素濃度を爆発下限界より低濃度にして、水素の活性状態を保つようにすることが可能である。
【００４８】
従って、多孔質低誘電率膜を有する半導体装置の製造方法において、多孔質低誘電率膜を選択的にエッチングしてトレンチやコンタクトホールを形成するとき、エッチング後の洗浄工程において、トレンチやコンタクトホールの側壁付近の多孔質低誘電率膜のエッチングを防止し、その後の工程でボイドが発生することを抑制した、優れた半導体装置の製造方法を得ることができる。
【００４９】
実施の形態２．
本発明の実施の形態２による半導体装置の製造方法について、実施の形態１で用いた図１（ａ）〜（ｊ）を援用して説明する。
【００５０】
本実施の形態においては、半導体基板１の主面に第一絶縁膜２を形成する工程から、第三絶縁膜４の上にレジストパターン６を形成するまでの工程（図１（ａ）および図１（ｂ）の工程）を、実施の形態１で説明した製造方法と同一の方法により形成する。
【００５１】
次に、図２（ａ）に示すように、レジストパターン６をマスクとして、第三絶縁膜４（図１（ｂ）参照）をエッチングしてハードマスク４ａを形成し、第二絶縁膜３を露出させる。
【００５２】
このとき使用するエッチング装置は、実施の形態１において第三絶縁膜４および第二絶縁膜３（図１（ｂ）参照）のエッチング（図１（ｃ）参照）で用いた装置と同一の装置である。
エッチングは、処理チャンバー内にＣＦ４＝１４０ｓｃｃｍの流量のガスを導入し、エッチングチャンバー内の圧力を約２０Ｐａに保ち、上部電極に１５００Ｗ、下部電極に８００Ｗの電力を印加してプラズマを発生させ、ＣＦ系エッチャントにより行う。このとき、半導体基板１を載置するステージ温度を４０℃に保ったままエッチングを行う。
【００５３】
次に、図２（ｂ）に示すように、レジストパターン６（図２（ａ）参照）をアッシングにより除去する。このとき、誘電結合型プラズマ型のアッシング装置を用いて、実施の形態１の図１（ｄ）において説明した方法と同様の方法により行う。
【００５４】
次に、図２（ｃ）に示すように、ハードマスク４ａをマスクとして、第二絶縁膜３（図２（ｂ）参照）をエッチングして、第一絶縁膜２の表面を露出させる。
【００５５】
このとき使用するエッチング装置は、本実施の形態において第三絶縁膜４（図１（ｂ）参照）のエッチング（図２（ａ）参照）で用いた装置と同一の装置である。また、実施の形態１における第三絶縁膜４および第二絶縁膜３（図１（ｂ）参照）のエッチング（図１（ｃ）参照）と同様の方法により行う。
【００５６】
このとき、実施の形態１と同様に、フッ素を含むガスを用いて第二絶縁膜３のエッチングを行ったので、図２（ｃ）に示すように、フッ素Ａが側壁３ｂから第二絶縁膜３ａの中に浸入し、側壁３ｂ付近の第二絶縁膜３ａの膜中に残留する。
【００５７】
ここで、実施の形態１においては、図１（ｃ）に示すように、レジストパターン６をマスクとして第二絶縁膜３（図１（ｂ）参照）のエッチングを行うのに対し、本実施の形態においては、図２（ｃ）に示すように、ハードマスク４ａをマスクとして第二絶縁膜３のエッチングを行うようにした。
このように、シリコン酸化膜であるハードマスク４ａをマスクとして第二絶縁膜３をエッチングするとき、レジストをマスクとした場合と比較すると、エッチング反応生成物が相対的に少なくなるため、エッチング生成物中に存在するフッ素も少なくなり、第二絶縁膜３ａに残留するフッ素も少なくなる。従って、実施の形態１で示した水素ラジカル処理の処理時間を短縮することができる。
【００５８】
次に、図２（ｄ）に示すように、ハードマスク４ａをマスクとして第一絶縁膜２（図２（ｃ）参照）をエッチングし、半導体基板１の主面を露出させ、コンタクトホール７ａを形成する。
このとき使用する装置は、本実施形態の第二絶縁膜３（図２（ｂ）参照）のエッチング（図２（ｃ）参照）で用いた装置と同一の装置である。また、エッチング条件は、実施の形態１で行った第一絶縁膜２（図１（ｄ）参照）のエッチング（図１（ｅ）参照）と同一の条件で行う。
【００５９】
ここで、実施の形態１と同様に、第二絶縁膜３のエッチングにおいて、フッ素Ａが側壁側壁３ｂから浸入し、第二絶縁膜３ａの膜中に残留するため、図２（ｅ）に示すように、実施の形態１と同様に、水素ラジカル照射を行う。
【００６０】
このとき行う水素ラジカル照射は、実施の形態１で用いた装置と同一の装置を用いて、実施の形態１と同様にして水素ラジカル処理を行う。また、水素ラジカル照射を行う処理時間を１２０秒間で行うようにする。
水素ラジカルの照射について、照射時間以外の条件については、実施の形態１と同一の条件で行うものとする。
【００６１】
ここで、実施の形態１においては、水素ラジカル照射を２４０秒間行うようにしたが、本実施の形態においては１２０秒間行うようにした。
この理由は、前述のように、シリコン酸化膜であるハードマスク４ａをマスクとして第二絶縁膜３をエッチングすることにより、レジストをマスクとした場合と比較すると、相対的にエッチング反応生成物が少なくなるため、エッチング生成物中に存在するフッ素が少なくなり、第二絶縁膜３ａの膜中の残留フッ素Ａも少なくなるためである。
【００６２】
このあと、図１（ｉ）に示すように、コンタクトホール７ａの内面および第三絶縁膜４ａの上に、ＴｉＮからなるバリアメタル膜８をＣＶＤ法により３０ｎｍの膜厚で形成し、さらにバリアメタル膜８で形成した溝を埋め込むように、銅膜９を３００〜５００ｎｍ程度の膜厚で形成する。
さらに、図１（ｊ）に示すように、コンタクトホール７ａの外部に形成したバリアメタル膜８および銅膜９（図１（ｉ）参照）をＣＭＰにより除去し、バリアメタル８ａおよび埋め込み銅膜９ａからなる埋め込み銅配線１０を形成する。
【００６３】
なお、本実施の形態においても、水素ラジカル処理を行う処理を第一絶縁膜２ａのエッチング（図２（ｄ）参照）の後に行うようにしたが、水素ラジカル処理は、第二絶縁膜３ａの膜中の残留フッ素Ａを除去することが目的であるので、第二絶縁膜３ａのエッチング（図２（ｃ）参照）の後に行うようにしても良い。
【００６４】
以上説明したように、本実施の形態では、図１（ａ）に示すように、半導体基板１の上に、多孔質低誘電率膜である、第二絶縁膜３を含んだ層間絶縁膜５を形成するようにした。
次に、図２（ａ）に示すように、第二絶縁膜３の上にハードマスク４ａを形成し、図２（ｃ）および（ｄ）に示すように、ハードマスク４ａをマスクとして第二絶縁膜３および第一絶縁膜２（図２（ｂ）参照）をフッ素を含むガスを用いて選択的にエッチングし、第二絶縁膜３ａの中にコンタクトホール７ａを形成するようにした。
さらに、図２（ｅ）に示すように、半導体基板１の上から水素ラジカルＢを照射して、残留フッ素Ａを水素ラジカルＢにより気体のフッ酸Ｃに置換除去する、水素ラジカル処理を行うようにした。
【００６５】
このように形成することにより、多孔質低誘電率膜である第二絶縁膜３ａをエッチングすることなく、フッ素Ａを除去することができる。
従って、その後に行う洗浄工程において第二絶縁膜３のエッチングを防止し、その後の工程でボイドを発生させることなく、良好な配線形成を行うことができる。
【００６６】
さらに、図２（ｃ）に示すようにハードマスク４ａを用いて第二絶縁膜３（図２（ｂ）参照）のエッチングを行うようにしたので、エッチング反応生成物が相対的に少なくなるため、エッチング生成物中に存在するフッ素も少なくなり、第二絶縁膜３ａに残留するフッ素も少なくなる。従って、実施の形態１で示した水素ラジカル処理の処理時間を短縮することができる。
【００６７】
また、前述の第二絶縁膜３は低誘電率膜であって、塗布法により形成された多孔質絶縁膜であり、比誘電率が３以下であるように形成されるようにしたので、配線間の寄生容量を低減することができる。
また、前述の第二絶縁膜３は低誘電率膜であって、シリコン、炭素、酸素、および水素を含む有機系シリコン酸化膜を形成するようにしたので、絶縁膜中に空孔を形成することができ、さらに低い比誘電率を得ることができる。
【００６８】
また、実施の形態１と同様に、前述の水素ラジカル処理を、２３℃（常温）℃〜４００℃の範囲の温度で行うことにより、素子特性に影響を与えることなく、残留フッ素を短時間で除去することが可能である。
また、前述の水素ラジカル処理を、５０Ｐａ〜１×１０５Ｐａの範囲の圧力で行うことにより、ラジカル密度を低下することなく、残留フッ素を短時間で除去することが可能である。
さらに、水素ラジカルを、水素と不活性ガスとの混合ガスにより発生させることにより、水素濃度を爆発下限界より低濃度にして、水素の活性状態を保つようにすることが可能である。
【００６９】
また、実施の形態１では、レジストパターンをマスクとして多孔質低誘電率膜をエッチングする製造方法の例を示し、実施の形態２では、シリコン酸化膜であるハードマスクをマスクとして多孔質低誘電率膜をエッチングする例を示した。
本実施の形態でも説明したように、ハードマスクでエッチングを行った方が、エッチング後に低誘電率膜中に残留するフッ素が少なくなる。従って、水素ラジカル処理を行わないときは、ハードマスクでエッチングを行った方が、ボイドの発生は少なくなる。
しかし、長期加熱試験などの信頼性試験においては、ボイドを起点とした膜剥がれなどの不良が発生する。このためハードマスクでエッチングを行う場合においても、絶縁膜中のフッ素の除去は必要であり、本発明の製造方法による効果は大きいと考えられる。
【００７０】
以上より、多孔質低誘電率膜を有する半導体装置の製造方法において、多孔質低誘電率膜を選択的にエッチングしてトレンチやコンタクトホールを形成するとき、エッチング後の洗浄工程において、トレンチやコンタクトホールの側壁付近の多孔質低誘電率膜のエッチングを防止し、その後の工程でボイドが発生することを抑制した、優れた半導体装置の製造方法を得ることができる。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施の形態１による半導体装置の製造方法を示す断面図。
【図２】本発明の実施の形態２による半導体装置の製造方法を示す断面図。
【図３】従来の半導体装置の製造方法を示す断面図。
【符号の説明】
【００７２】
１  半導体基板、２  第一絶縁膜（ＳｉＣ膜）、３  第二絶縁膜（多孔質低誘電率膜）、４  第三絶縁膜（ＳｉＯ２膜）、５  層間絶縁膜、７ａ  コンタクトホール、８ａ  バリアメタル、９ａ  埋め込み銅膜、１０  埋め込み配線、Ａ  残留フッ素、Ｂ  水素ラジカル、Ｃ  気体のフッ酸、Ｄ  ボイド（空洞）。
【図１】
2005217292.tif 000003
【図２】
2005217292.tif 000004
【図３】
2005217292.tif 000005