(57)【要約】【課題】  電源投入時に短時間で所定の基準電圧が得られ、かつ通常動作時の消費電力を低減することができるバイアス電圧発生回路を提供する。【解決手段】  起動部２０Ａの電源電位ＶＣＣとノードＮ４の間に、通常動作時に電圧発生部１０の動作を安定させるための最小限度の電流を流すＰＭＯＳ２６と、電源投入時に短時間で電圧発生部１０を安定させるための起動電流を流すＰＭＯＳ２７を並列に設ける。そして、電源投入時に制御信号ＣＯＮと待機信号ＳＴＢを“Ｌ”にして、２つのＰＭＯＳ２６，２７をオンにする。通常動作時には、制御信号ＣＯＮと待機信号ＳＴＢを、それぞれ“Ｈ”，“Ｌ”にしてＰＭＯＳ２７をオフにする。更に、待機状態では制御信号ＣＯＮと待機信号ＳＴＢを“Ｈ”にし、２つのＰＭＯＳ２６，２７をオフにして起動部２０Ａの電流を停止する。【選択図】      図１
2005217496.tif 000002
【特許請求の範囲】
【請求項１】
電源電位と第１ノードの間に接続され、第１基準電圧が出力される第２ノードの電位によって導通状態が制御される第１トランジスタと、
第２基準電圧が出力される第３ノードと前記第１ノードの間に接続された第１抵抗と、  前記第３ノードと接地電位の間にダイオード接続された第２トランジスタと、
前記電源電位と前記第２ノードの間にダイオード接続され、該第２ノードの電位によって導通状態が制御される第３トランジスタと、
前記第２ノードと前記接地電位の間に第２抵抗を介して接続され、前記第３ノードの電位によって導通状態が制御される第４トランジスタと、
前記電源電位と前記第２ノードの間に接続され、電源投入時及び通常動作時にオフとなり待機状態時にオンとなる第５トランジスタと、
第４ノードと前記接地電位の間にダイオード接続された第６トランジスタと、
前記第４ノードに陽極が接続され前記第１ノードに陰極が接続されたダイオードと、
前記電源電位と前記第４ノードの間に接続され、電源投入時及び通常動作時に該通常動作に必要な最小限度の電流を流し、待機状態時にはオフとなる第７トランジスタと、
前記電源電位と前記第４ノードの間に接続され、電源投入時に前記第７トランジスタよりも多い電流を流し、通常動作時と待機状態時にはオフとなる第８トランジスタとを、
備えたことを特徴とするバイアス電圧発生回路。
【請求項２】
前記第４ノードと前記接地電位の間に接続され、電源投入時にオフとなり、通常動作時と待機状態時にはオンとなる第９のトランジスタを設けたことを特徴とする請求項１記載のバイアス電圧発生回路。
【請求項３】
前記第４ノードと前記接地電位の間に接続され、電源投入時及び通常動作時にオフとなり、待機状態時にはオンとなる第９のトランジスタを設けたことを特徴とする請求項１記載のバイアス電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算増幅器等のアナログ回路においてバイアス用の基準電圧を発生させるバイアス電圧発生回路に関するものである。
【背景技術】
【０００２】
図２は、従来のバイアス電圧発生回路の回路図である。
このバイアス電圧発生回路は、基準電圧を発生させる電圧発生部１０と、電源投入時にこの電圧発生部１０に安定した動作を行わせるための起動部２０とで構成されている。
【０００３】
電圧発生部１０は、ソースが電源電位ＶＣＣに接続され、ドレインとゲートがそれぞれノードＮ１，Ｎ２に接続されたＰチャネルＭＯＳトランジスタ（以下、「ＰＭＯＳ」という）１１を有している。ノードＮ１は、抵抗１２を介してノードＮ３に接続されている。ノードＮ３は、ダイオード接続されたＮチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）１３を介して接地電位ＧＮＤに接続されている。即ち、ＮＭＯＳ１３のドレインとゲートがノードＮ３に、ソースが接地電位ＧＮＤに接続されている。
【０００４】
更に、この電圧発生部１０は、ＰＭＯＳ１１に対してカレントミラーを構成し、かつダイオード接続されたＰＭＳ１４を有している。即ち、ＰＭＯＳ１４のソースは電源電位ＶＣＣに接続され、ゲートとドレインはノードＮ２においてＰＭＯＳ１１のゲートと共通接続されている。ノードＮ２には、ＮＭＯＳ１３に対してカレントミラーを構成するＮＭＯＳ１５のソースが接続されている。即ち、ＮＭＯＳ１５のゲートは、ノードＮ３においてＮＭＯＳ１３のゲートと共通接続され、ソースは抵抗１６を介して接地電位ＧＮＤに接続されている。
【０００５】
また、電源電位ＶＣＣとノードＮ２の間には、待機信号／ＳＴＢ（但し、「／」は反転を意味する）によってオン・オフ制御されるＰＭＯＳ１７が接続されている。そして、通常動作時に、ノードＮ２，Ｎ３から基準電圧ＶＲＥＦ１，ＶＲＥＦ２がそれぞれ出力されるようになっている。
【０００６】
一方、起動部２０は、電源電位ＶＣＣとノードＮ４の間に、外部から与えられる待機信号ＳＴＢでオン・オフ制御されるＰＭＯＳ２１が接続され、このノードＮ４と接地電位ＧＮＤの間が、ダイオード接続されたＮＭＯＳ２２，２３の直列回路によって接続されている。更に、ノードＮ４にはダイオード２４のアノードが接続され、このダイオード２４のカソードが電圧発生部１０のノードＮ１に接続されている。また、待機信号ＳＴＢは、インバータ２５で反転されて、電圧発生部１０のＰＭＯＳ１７のゲートに与えられるようになっている。
【０００７】
このバイアス電圧発生回路の動作は、次のとおりである。
電源投入時には、待機信号ＳＴＢをレベル“Ｌ”にして電源電圧を印加する。これにより、ＰＭＯＳ１７，２１は、それぞれオフ、オンとなる。ＰＭＯＳ２１がオンとなることにより、ＮＭＯＳ２２，２３に電流が流れ、ノードＮ４の電位が上昇する。電源投入当初は、電圧発生部１０のトランジスタはすべてオフ状態であるので、ノードＮ４の電位がノードＮ１の電位よりも高くなり、ダイオード２４を介してノードＮ１に電流が流れる。
【０００８】
ノードＮ１に流れ込んだ電流は、抵抗１２とＮＭＯＳ１３を介して接地電位ＧＮＤに流れる。ＮＭＯＳ１３に電流が流れると、カラントミラーを構成するＮＭＯＳ１５にも電流が流れる。即ち、電源電位ＶＣＣから、ＰＭＯＳ１４、ＮＭＯＳ１５及び抵抗１６を介して、この抵抗１６の値で決定される大きさの電流が接地電位ＧＮＤに流れる。
【０００９】
更に、ＰＭＯＳ１４に対してカラントミラーを構成するＰＭＯＳ１１に電流が流れ，ノードＮ１の電位は上昇する。そして、ノードＮ４，Ｎ１間の電位差がダイオード２４の順方向電圧以下になると、このダイオード２４に流れる電流はなくなる。これにより、基準電圧ＶＲＥＦ１は電源電位ＶＣＣよりも１Ｖ程度低い電位となり、基準電圧ＶＲＥＦ２は接地電位ＧＮＤよりも１Ｖ程度高い電位に落ち着き、通常動作状態に移行する。
【００１０】
次に、通常動作から低消費電力モードの待機状態に移行する場合、待機信号ＳＴＢをレベル“Ｈ”にする。これにより、ＰＭＯＳ１７，２１は、それぞれオン、オフとなる。ＰＭＯＳ２１がオフになると、このＰＭＯＳ２１とＮＭＯＳ２２，２３を介して流れる電流は停止する。また、ＰＭＯＳ１７がオンとなることにより、ＰＭＯＳ１１，１４がオフとなり、これらのＰＭＯＳ１１，１４に流れる電流が停止し、ＮＭＯＳ１３，１５に流れる電流も停止する。この時、基準電圧ＶＲＥＦ１は電源電位ＶＣＣレベルに固定される。
【００１１】
このように、図２のバイアス電圧発生回路は、待機状態での消費電流を停止させることにより、消費電力の低減を図っている。
【００１２】
なお、下記の特許文献１にも、回路構成と動作原理は異なるが、待機信号ＳＴＢを用いて待機状態で起動部の電流を停止させることによって消費電力の低減を図ったバイアス回路が記載されている。
【００１３】
【特許文献１】特開２００１−３２６５３５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、前記バイアス電圧発生回路では、通常動作時にＰＭＯＳ２１がオン状態となっているため、起動部２０には電源電圧が安定した後も引き続き電源投入時と同じ電流が流れる。起動部２０の通常動作時における電流を低減するためには、オン抵抗の大きなＰＭＯＳ２１を使用すれば良いが、その場合には、安定した基準電圧が出力されるまでの時間が長くなるので、通常動作時の起動部２０の消費電力を減少させることができないという課題があった。
【００１５】
また、通常動作時に起動部２０の電流を完全に遮断すると、消費電力の低減効果はあるものの、この起動部２０のノードＮ４がフローティング状態となり、外来雑音等によってこのノードＮ４の電位が変動しやすくなる。このため、ノードＮ４の電位が上昇すると、ダイオード２４を介して電圧発生部１０のノードＮ１へ電流が流れ込み、基準電圧ＶＲＥＦ１，ＶＲＥＦ２が変動し、この基準電圧を用いる回路の誤動作を引き起こすおそれがあった。
【００１６】
本発明は、電源投入時に短時間で所定の基準電圧が得られ、かつ通常動作時の消費電力を低減することができるバイアス電圧発生回路を提供することを目的としている。
【課題を解決するための手段】
【００１７】
本発明のバイアス電圧発生回路は、電源電位と第１ノードの間に接続され、第１基準電圧が出力される第２ノードの電位によって導通状態が制御される第１トランジスタと、第２基準電圧が出力される第３ノードと前記第１ノードの間に接続された第１抵抗と、前記第３ノードと接地電位の間にダイオード接続された第２トランジスタと、前記電源電位と前記第２ノードの間にダイオード接続され、該第２ノードの電位によって導通状態が制御される第３トランジスタと、前記第２ノードと前記接地電位の間に第２抵抗を介して接続され、前記第３ノードの電位によって導通状態が制御される第４トランジスタと、前記電源電位と前記第２ノードの間に接続され、電源投入時及び通常動作時にオフとなり待機状態時にオンとなる第５トランジスタとを有する電圧発生部を備えている。
【００１８】
更に、このバイアス電圧発生回路は、第４ノードと前記接地電位の間にダイオード接続された第６トランジスタと、前記第４ノードに陽極が接続され前記第１ノードに陰極が接続されたダイオードと、前記電源電位と前記第４ノードの間に接続され、電源投入時及び通常動作時に該通常動作に必要な最小限度の電流を流し、待機状態時にはオフとなる第７トランジスタと、前記電源電位と前記第４ノードの間に接続され、電源投入時に前記第７トランジスタよりも多い電流を流し、通常動作時と待機状態時にはオフとなる第８トランジスタとを有する起動部を備えている。
【発明の効果】
【００１９】
本発明では、起動部において、電源投入時に第７と第８トランジスタに電流を流し、通常動作時には第７トランジスタのみに通常動作に必要な最小限度の電流を流すようにし、待機状態時にはこれらの第７と第８トランジスタをオフにしている。これにより、電源投入時には特に第８トランジスタによって大きな電流が流れるので、電圧発生部において、短時間で安定した基準電圧を発生させることができる。また、通常動作時には、第７トランジスタで最小限度の電流のみを流すので、低消費電流で安定した状態を保持することができる。また、待機状態では、起動部及び電圧発生部における消費電流を停止することができる。これにより、消費電力が少なく、かつ短時間で所定の基準電圧が得られるという効果がある。
【発明を実施するための最良の形態】
【００２０】
電源投入時に、起動部の並列する２つのＰＭＯＳをオンにして、電源電位ＶＣＣから電圧発生部に起動用の電流を流す。電圧発生部の動作が安定して基準電圧が出力される通常動作時には、２つのＰＭＯＳの内の１つをオフにして、残りのＰＭＯＳで最小限度の電流のみを流すようにする。そして、待機状態では、２つのＰＭＯＳをオフにして、起動部の電流を停止させる。
【００２１】
この発明の前記並びにその他の目的と新規な特徴は、次の、好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。また、下記の実施例は、この発明の技術内容を明らかにするためのものであり、下記実施例にのみ限定して狭義に解釈されるものではなく、この発明の特許請求の範囲に述べる範囲内で、種々変更して実施することができる。
【実施例１】
【００２２】
図１は、本発明の実施例１を示すバイアス電圧発生回路の説明図であり、図２中の要素と共通の要素には共通の符号が付されている。
【００２３】
このバイアス電圧発生回路は、図２と同様に基準電圧を発生させる電圧発生部１０と、電源投入時及び待機状態から通常動作への移行時にこの電圧発生部１０に安定した動作を行わせるための、図２とは若干構成の異なる起動部２０Ａとで構成されている。
【００２４】
なお、ここで待機状態とは、バイアス電圧発生回路とこのバイアス電圧発生回路から基準電圧が供給される対象回路に所定の電源電圧は供給されているが、その対象回路の動作が停止されているので所定の基準電圧を供給する必要がない状態をいう。
【００２５】
電圧発生部１０は、ソースが電源電位ＶＣＣに接続され、ドレインとゲートがそれぞれノードＮ１，Ｎ２に接続されたＰＭＯＳ１１を有している。ノードＮ１は、抵抗１２を介してノードＮ３に接続されている。ノードＮ３は、ダイオード接続されたＮＭＯＳ１３を介して接地電位ＧＮＤに接続されている。即ち、ＮＭＯＳ１３のドレインとゲートがノードＮ３に、ソースが接地電位ＧＮＤに接続されている。
【００２６】
更に、この電圧発生部１０は、ＰＭＯＳ１１に対してカレントミラーを構成し、かつダイオード接続されたＰＭＳ１４を有している。即ち、ＰＭＯＳ１４のソースは電源電位ＶＣＣに接続され、ゲートとドレインはノードＮ２においてＰＭＯＳ１１のゲートと共通接続されている。ノードＮ２には、ＮＭＯＳ１３に対してカレントミラーを構成するＮＭＯＳ１５のソースが接続されている。即ち、ＮＭＯＳ１５のゲートは、ノードＮ３においてＮＭＯＳ１３のゲートと共通接続され、ソースは抵抗１６を介して接地電位ＧＮＤに接続されている。
【００２７】
また、電源電位ＶＣＣとノードＮ２の間には、待機信号／ＳＴＢによってオン・オフ制御されるＰＭＯＳ１７が接続されている。そして、通常動作時に、ノードＮ２，Ｎ３から基準電圧ＶＲＥＦ１，ＶＲＥＦ２がそれぞれ出力されるようになっている。
【００２８】
一方、起動部２０Ａは、電源電位ＶＣＣとノードＮ４の間に、外部から与えられる待機信号ＳＴＢでオン・オフ制御されるＰＭＯＳ２６が接続されている。待機信号ＳＴＢは、電源投入時及び通常動作時には“Ｌ”となり、待機状態時に“Ｈ”となる信号である。また、このＰＭＯＳ２６は、通常動作時にノードＮ４の電位を安定させるための最小限の電流に対応する大きなオン抵抗を有するものである。
【００２９】
ノードＮ４と接地電位ＧＮＤの間は、ダイオード接続されたＮＭＯＳ２２，２３の直列回路によって接続されている。ノードＮ４にはダイオード２４のアノードが接続され、このダイオード２４のカソードが電圧発生部１０のノードＮ１に接続されている。また、待機信号ＳＴＢは、インバータ２５で反転されて、電圧発生部１０のＰＭＯＳ１７のゲートに与えられるようになっている。
【００３０】
更に、起動部２０Ａは、電源投入時にこの起動部２０Ａに大きな電流を流して短時間で電圧発生部１０の動作を安定させるために、ＰＭＯＳ２６よりもオン抵抗の小さなＰＭＯＳ２７を有している。ＰＭＯＳ２７のソースとドレインは、それぞれ電源電位ＶＣＣとノードＮ４に接続され、ゲートには制御信号ＣＯＮが与えられている。制御信号ＣＯＮは、電源投入時、即ち電源電圧が安定するまでの間“Ｌ”となり、電源電圧が安定した後、即ち通常動作時と待機状態時は“Ｈ”となる信号である。なお、この制御信号ＣＯＮは、電源投入時にシステムを初期状態にするために使用されるパワーオン・リセット信号等を利用することができる。
【００３１】
次に動作を説明する。
（１）  電源投入時
待機信号ＳＴＢと制御信号ＣＯＮが“Ｌ”に設定され、電源電位ＶＣＣに電源電圧が印加される。これにより、ＰＭＯＳ１７，２６，２７は、それぞれオフ、オン、オンとなる。これにより、電源電位ＶＣＣからＰＭＯＳ２６，２７を介して並列にノードＮ４に大きな電流が流れ、更にこの電流はＮＭＯＳ２２，２３を介して接地電位ＧＮＤに流れる。これにより、ノードＮ４の電位は急激に上昇する。電源投入当初は、電圧発生部１０のトランジスタはすべてオフ状態となっているので、ノードＮ４とノードＮ１の電位差がダイオード２４の順方向電圧以上となり、このダイオード２４を介してノードＮ１にも電流が流れる。
【００３２】
ノードＮ１に流れ込んだ電流は、抵抗１２とＮＭＯＳ１３を介して接地電位ＧＮＤに流れる。ＮＭＯＳ１３に電流が流れることにより、これとカラントミラーを構成するＮＭＯＳ１５にも電流が流れる。即ち、電源電位ＶＣＣから、ＰＭＯＳ１４、ＮＭＯＳ１５及び抵抗１６を介して、この抵抗１６の値で決定される大きさの電流が接地電位ＧＮＤに流れる。
【００３３】
更に、ＰＭＯＳ１４に対してカラントミラーを構成するＰＭＯＳ１１に電流が流れ、ノードＮ１の電位は上昇する。そして、ノードＮ４，Ｎ１間の電位差がダイオード２４の順方向電圧以下になると、このダイオード２４に流れる電流はなくなる。これにより、基準電圧ＶＲＥＦ１は電源電位ＶＣＣよりも１Ｖ程度低い電位となり、基準電圧ＶＲＥＦ２は接地電位ＧＮＤよりも１Ｖ程度高い電位に落ち着く。
【００３４】
（２）  通常動作時
待機信号ＳＴＢは“Ｌ”のままで、制御信号ＣＯＮが“Ｈ”に切り替えられると、通常動作に移行する。通常動作では、制御信号ＣＯＮが“Ｈ”となるので、ＰＭＯＳ２７はオフとなる。このとき、待機信号ＳＴＢは“Ｌ”であるので、ＰＭＯＳ１７，２６は、それぞれオフ、オンの状態が維持される。従って、電源電位ＶＣＣから起動部２０Ａに流れる電流は、ＰＭＯＳ２７に対応するものがなくなり、ＰＭＯＳ２６を流れるもの、即ちノードＮ４の電位を保持するための必要最小限の電流となる。なお、電圧発生部１０では、所定の基準電圧ＶＲＥＦ１，ＶＲＥＦ２がそのまま継続して出力される。
【００３５】
（３）  待機状態時
通常動作が終了して低消費電力モードにする場合、待機信号ＳＴＢが“Ｈ”に切り替えられると、待機状態に移行する。このとき、制御信号ＣＯＮは、“Ｈ”のままである。これにより、起動部２０ＡのＰＭＯＳ２６，２７はオンとなり、この起動部２０Ａに流れる電流は停止する。
【００３６】
一方、電圧発生部１０では、ＰＭＯＳ１７がオンとなることにより、ＰＭＯＳ１１，１４がオフとなり、これらのＰＭＯＳ１１，１４に流れる電流が停止し、更に、ＮＭＯＳ１３，１５に流れる電流も停止する。なお、この時、基準電圧ＶＲＥＦ１は電源電位ＶＣＣレベルに固定される。
【００３７】
（４）  待機状態から通常動作への復帰時
待機状態から通常動作への復帰時には、待機信号ＳＴＢが“Ｈ”から“Ｌ”に切り替えられる。このとき、制御信号ＣＯＮは、“Ｈ”のままである。これにより、電圧発生部１０及び起動部２０Ａは、通常動作時の状態に戻り、基準電圧ＢＲＥＦ１，ＶＲＥＦ２が出力される。
【００３８】
以上のように、この実施例１のバイアス電圧発生回路は、電源投入時には２つのＰＭＯＳ２６，２７から並列に起動電流を流し、通常動作時にはＰＭＯＳ２６のみからノードＮ４の電位を安定させるために必要最小限の電流を流すようにしている。これにより、ノードＮ４には常に安定した電位が与えられるので、外来雑音の影響が抑制され、回路の誤動作のおそれが減少するという利点がある。更に、電源投入時に短時間で安定した基準電圧ＶＲＥＦ１，ＶＲＥＦ２を発生することができ、かつ、通常動作時の消費電力を低減させることができるという利点を有する。
【実施例２】
【００３９】
図３は、本発明の実施例２を示すバイアス電圧発生回路の回路図であり、図１中の要素と共通の要素には共通の符号が付されている。
【００４０】
このバイアス電圧発生回路は、図１中の起動部２０Ａに代えて、若干構成の異なる起動部２０Ｂを設けたものである。
【００４１】
起動部２０Ｂは、起動部２０ＡのノードＮ４と接地電位ＧＮＤの間にＮＭＯＳ２８を設けるとともに、制御信号ＣＯＮを反転してこのＮＭＯＳ２８のゲートに与えるためのインバータ２９を設けたものである。その他の構成は、図１のバイアス電圧発生回路と同様である。
【００４２】
このバイアス電圧発生回路では、通常動作時と待機状態時にＮＭＯＳ２８がオンとなり、ノードＮ４が接地電位ＧＮＤに固定される。これにより、通常動作時における電圧発生部１０の動作が安定するとともに、待機状態から通常動作に移行するときに短時間で通常動作状態に復帰することができるという利点がある。
【００４３】
なお、このバイアス電圧発生回路では、通常動作時と待機状態時にＮＭＯＳ２８がオンとなるように制御しているが、例えば待機信号ＳＴＢをこのＮＭＯＳ２８のゲートに与えることにより、待機状態時にのみにこのＮＭＯＳ２８をオンとするようにしても良い。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施例１を示すバイアス電圧発生回路の説明図である。
【図２】従来のバイアス電圧発生回路の回路図である。
【図３】本発明の実施例２を示すバイアス電圧発生回路の回路図である。
【符号の説明】
【００４５】
１０    電圧発生部
１１，１４，１７，２６，２７    ＰＭＯＳ
１２，１６    抵抗
１３，１５，２２，２３，２８    ＮＭＯＳ
２０Ａ，２０Ｂ    起動部
２４    ダイオード
【図１】
2005217496.tif 000003
【図２】
2005217496.tif 000004
【図３】
2005217496.tif 000005