(57)【要約】【課題】プラズマディスプレイパネル（ＰＤＰ）駆動方法および装置を提供する。【解決手段】Ｘ電極ラインとＹ電極ラインとが交互に並んで配列される維持電極ライン対に対してアドレス電極ラインが交差する領域に放電セルが形成されるＰＤＰに対して、ディスプレイ周期としてのフレーム毎に時分割階調表示を実行するための複数のサブフィールドが存在し、それぞれのサブフィールド毎に、リセット周期ＰＲおよび維持放電周期ＰＳにはＹ電極ラインＹが基準レベルＧＮＤに維持され、アドレス周期ＰＡではＹ電極ラインＹが第１レベルにバイアスＶＳＣＡＮされた状態で、Ｙ電極ラインＹに基準レベルＧＮＤの走査信号が順次印加されることによってアドレスが行われる。これにより、スキャンドライブ集積回路に印加されるスキャン制御信号の電気的絶縁に使われる絶縁素子を除去して、走査電極の回路構成を簡素化し、かつ量産時の収率を上昇させうる。【選択図】  図９
2005134906.tif 000002
【特許請求の範囲】
【請求項１】
Ｘ電極ラインとＹ電極ラインとが交互に並んで配列される維持電極ライン対に対してアドレス電極ラインが交差する領域に放電セルが形成されるプラズマディスプレイパネルに対して、ディスプレイ周期としてのフレーム毎に時分割階調ディスプレイのための複数のサブフィールドが存在し、前記それぞれのサブフィールド毎にリセット周期、アドレス周期、および維持放電周期が存在するプラズマディスプレイパネル駆動方法において、
前記リセット周期および前記維持放電周期には前記Ｙ電極ラインが基準レベルに維持され、
前記アドレス周期では前記Ｙ電極ラインが第１レベルにバイアスされた状態で、前記Ｙ電極ラインに基準レベルの走査信号が順次印加されることによってアドレスが行われるプラズマディスプレイパネル駆動方法。
【請求項２】
前記リセット周期には、前記Ｘ電極ラインに第２レベルから第３レベルの下降ランプパルスの電圧が印加された後に基準レベルから第４レベルまで上昇するランプ波形の電圧が印加される請求項１に記載のプラズマディスプレイパネル駆動方法。
【請求項３】
前記アドレス周期には、前記Ｘ電極ラインに印加される電圧が第４レベルに維持される請求項２に記載のプラズマディスプレイパネル駆動方法。
【請求項４】
前記維持放電周期には、前記Ｘ電極ラインに基準レベルを基準に第２レベルの大きさを持つ正負の維持パルスが交互に印加される請求項１に記載のプラズマディスプレイパネル駆動方法。
【請求項５】
前記基準レベルの電圧が接地電圧である請求項１に記載のプラズマディスプレイパネル駆動方法。
【請求項６】
Ｘ電極ラインとＹ電極ラインとが交互に並んで配列される維持電極ライン対に対してアドレス電極ラインが交差する領域に放電セルが形成されるプラズマディスプレイパネルに対して、ディスプレイ周期としてのフレーム毎に時分割階調ディスプレイのための複数のサブフィールドが存在し、前記それぞれのサブフィールド毎にリセット周期、アドレス周期、および維持放電周期が存在するプラズマディスプレイパネル駆動方法において、
前記リセット周期が、前記Ｙ電極ラインが基準レベルを基準に第１レベルにバイアスされる第１リセット区間と、基準レベルを維持する第２リセット区間とを含んでなり、
前記アドレス周期では、前記Ｙ電極ラインが第１レベルにバイアスされた状態で基準レベルの走査信号が順次印加されることによってアドレスが行われ、
前記維持放電周期では、前記Ｙ電極ラインに基準レベルを基準に第１レベルのＹ維持パルスが反復して印加されるプラズマディスプレイパネル駆動方法。
【請求項７】
前記リセット周期では、前記Ｘ電極ラインに第５レベルから第６レベルの下降ランプパルスの電圧が印加された後に基準レベルから第４レベルまで上昇するランプ波形の電圧が印加される請求項６に記載のプラズマディスプレイパネル駆動方法。
【請求項８】
前記Ｘ電極ラインでは、前記第１リセット区間には前記下降ランプパルスの電圧が印加され、前記第２リセット区間には前記上昇するランプ波形の電圧が印加される請求項７に記載のプラズマディスプレイパネル駆動方法。
【請求項９】
前記アドレス周期では、前記Ｘ電極ラインに印加される電圧が第４レベルに維持される請求項７に記載のプラズマディスプレイパネル駆動方法。
【請求項１０】
前記維持放電周期では、前記Ｘ電極ラインに基準レベルを基準に第２レベルの大きさを持つ正の維持パルスと第５レベルの負の維持パルスとが交互に印加される請求項７に記載のプラズマディスプレイパネル駆動方法。
【請求項１１】
前記Ｙ電極ラインに印加されるＹ維持パルスおよび前記Ｘ電極ラインに印加される負の維持パルスがそれぞれ同時に同期されて印加される請求項１０に記載のプラズマディスプレイパネル駆動方法。
【請求項１２】
前記第５レベルは、前記Ｙ電極ラインに印加される第１レベルと前記Ｘ電極ラインに印加される第２レベルとの差に該当する請求項７に記載のプラズマディスプレイパネル駆動方法。
【請求項１３】
前記基準レベルの電圧が接地電圧である請求項６に記載のプラズマディスプレイパネル駆動方法。
【請求項１４】
Ｘ電極ラインとＹ電極ラインとが交互に並んで配列される維持電極ライン対に対してアドレス電極ラインが交差する領域に放電セルが形成されるプラズマディスプレイパネルに対して、ディスプレイ周期としてのフレーム毎に時分割階調ディスプレイのための複数のサブフィールドが存在し、前記それぞれのサブフィールド毎にリセット周期、アドレス周期、および維持放電周期が存在する駆動方法によってプラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動装置において、
外部から入力される映像データを処理してスキャン制御信号、アドレス制御信号、リセット／維持制御信号、および共通制御信号を発生させる制御部と、
前記スキャン制御信号によるスキャン駆動信号を前記Ｙ電極ラインに印加するＹ駆動部と、
前記アドレス制御信号によるアドレス駆動信号を前記アドレス電極ラインに印加するアドレス駆動部と、
前記リセットおよび維持制御信号によるリセット／維持駆動信号を前記Ｘ電極ラインに印加するリセット／維持回路部と、
前記共通制御信号による共通駆動信号をＸ電極ラインに印加するＸ駆動部と、を具備するプラズマディスプレイパネル駆動装置。
【請求項１５】
前記Ｙ駆動部が、
前記アドレス周期では、前記Ｙ電極ラインにスキャンパルスを印加してアドレスを行うスキャンドライバーを具備する請求項１４に記載のプラズマディスプレイパネル駆動装置。
【請求項１６】
前記制御部から前記スキャンドライバーに入力される前記スキャン制御信号が、電気的に絶縁されずに前記スキャンドライバーに電気的に直接入力される請求項１５に記載のプラズマディスプレイパネル駆動装置。
【請求項１７】
前記スキャンドライバーに連結されるグラウンドが絶対グラウンドである請求項１５に記載のプラズマディスプレイパネル駆動装置。
【請求項１８】
前記Ｘ駆動部が、
前記リセット周期および前記維持放電周期にはリセットパルスおよび維持放電パルスを通過させ、前記アドレス周期では前記Ｘ電極ラインを基準レベルを基準に第４レベルにバイアスさせる請求項１４に記載のプラズマディスプレイパネル駆動装置。
【請求項１９】
前記スキャン制御信号が、前記リセット周期および前記維持放電周期では接地レベルを維持する請求項１４に記載のプラズマディスプレイパネル駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマディスプレイパネル（以下、ＰＤＰ）駆動方法および装置に係り、より詳細にはスキャンドライブ集積回路に印加されるスキャン制御信号の電気的絶縁のために使われる絶縁素子を除去して走査電極の回路構成を簡素化し、量産時の収率を上昇させうるプラズマディスプレイパネル駆動方法および装置に関する。
【背景技術】
【０００２】
図１は通常的な３電極面放電方式のＰＤＰの構造を示す内部斜視図である。図２は図１のパネルの単位ディスプレイセルの構成を示す断面図である。
【０００３】
図面を参照すれば、通常的な面放電ＰＤＰ１の前方および後方のガラス基板１０、１３間には、アドレス電極ラインＡＲ１，ＡＧ１，…，ＡＧｍ，ＡＢｍ、誘電層１１、１５、Ｙ電極ラインＹ１，…，Ｙｎ、Ｘ電極ラインＸ１，…，Ｘｎ、蛍光層１６、隔壁１７および保護層としての一酸化マグネシウム（ＭｇＯ）層１２が設けられている。
【０００４】
アドレス電極ラインＡＲ１，ＡＧ１，…，ＡＧｍ，ＡＢｍは後方のガラス基板１３の前方に一定のパターンで形成される。下方の誘電層１５はアドレス電極ラインＡＲ１，ＡＧ１，…，ＡＧｍ，ＡＢｍの前方で全面塗布される。下方の誘電層１５の前方には隔壁１７がアドレス電極ラインＡＲ１，ＡＧ１，…，ＡＧｍ，ＡＢｍと平行した方向に形成される。この隔壁１７は各放電セルの放電領域を区画し、各放電セル間の光学的干渉を防止する機能をする。蛍光層１６は隔壁１７間で形成される。
【０００５】
Ｘ電極ラインＸ１，…，ＸｎおよびＹ電極ラインＹ１，…，Ｙｎはアドレス電極ラインＡＲ１，ＡＧ１，…，ＡＧｍ，ＡＢｍと直交するように前方のガラス基板１０の後方に一定のパターンで形成される。各交差点は相応する放電セルを設定する。各Ｘ電極ラインＸ１，…，Ｘｎおよび各Ｙ電極ラインＹ１，…，Ｙｎは、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などのような透明な導電性材質の透明電極ラインと、伝導度を高めるための金属電極ラインとが結合されて形成される。前方の誘電層１１は、Ｘ電極ラインＸ１，…，ＸｎおよびＹ電極ラインＹ１，…，Ｙｎの後方に全面塗布されて形成される。強い電界からパネル１を保護するための保護層１２、例えば、ＭｇＯ層は前方の誘電層１１の後方に全面塗布されて形成される。放電空間１４にはプラズマ形成用ガスが密封される。
【０００６】
前記のような構造のＰＤＰ１の駆動方法として、主に使われるアドレス−ディスプレイ分離駆動方法が特許文献１に開示されている。
【０００７】
図３は、図１のＰＤＰの通常的な駆動装置を示すブロック図である。
【０００８】
プラズマ表示パネル１の通常的な駆動装置２は、映像処理部２６、論理制御部２２、アドレス駆動部２３、Ｘ駆動部２４およびＹ駆動部２５を含む。
【０００９】
映像処理部２６は外部アナログ映像信号をデジタル信号に変換して内部映像信号、例えば、それぞれ８ビットの赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）映像データ、クロック信号、垂直および水平同期信号を発生させる。論理制御部２２は、映像処理部２６からの内部映像信号によって駆動制御信号ＳＡ、ＳＹ、ＳＸを発生させる。
【００１０】
この時、アドレス駆動部２３、Ｘ駆動部２４、Ｙ駆動部２５の駆動部は論理制御部２２から前記駆動制御信号ＳＡ、ＳＹ、ＳＸを入力されてそれぞれの駆動信号を発生させ、発生した駆動信号をそれぞれの電極ラインに印加する。
【００１１】
すなわち、アドレス駆動部２３は、論理制御部２２からの駆動制御信号ＳＡ、ＳＹ、ＳＸのうちアドレス信号ＳＡを処理して表示データ信号を発生させ、発生した表示データ信号をアドレス電極ラインに印加する。Ｘ駆動部２４は、論理制御部２２からの駆動制御信号ＳＡ、ＳＹ、ＳＸのうちＸ駆動制御信号ＳＸを処理してＸ電極ラインに印加する。Ｙ駆動部２５は、論理制御部２２からの駆動制御信号ＳＡ、ＳＹ、ＳＸのうちＹ駆動制御信号ＳＹを処理してＹ電極ラインに印加する。
【００１２】
図４は、図１のＰＤＰの通常的な駆動方法を示すタイミング図である。
【００１３】
図面を参照すれば、単位フレームは時分割階調表示を実現するために８つのサブフィールドＳＦ１，…，ＳＦ８に分割される。また、各サブフィールドＳＦ１，…，ＳＦ８はリセット周期Ｒ１，…，Ｒ８と、アドレス周期Ａ１，…，Ａ８および、維持放電周期Ｓ１，…，Ｓ８に分割される。
【００１４】
ＰＤＰの輝度は、単位フレームで占める維持放電周期Ｓ１，…，Ｓ８の長さに比例する。単位フレームで占める維持放電周期Ｓ１，…，Ｓ８の長さは２５５Ｔ（Ｔは単位時間）である。この時、第ｎサブフィールドＳＦｎの維持放電周期Ｓｎには２ｎに相応する時間がそれぞれ設定される。これにより、８つのサブフィールドのうち表示されるサブフィールドを適切に選択すれば、どのサブフィールドでも表示されていない０（ゼロ）階調を含んで全部２５６階調の表示が行われうることが分かる。
【００１５】
図５は、図４の単位サブフィールドで図１のＰＤＰの電極ラインに印加される駆動信号を示すタイミング図である。
【００１６】
図５で参照符号ＳＡＲ１…ＡＢｍは各アドレス電極ライン（図１のＡＲ１，ＡＧ１，…，ＡＧｍ，ＡＢｍ）に印加される駆動信号を、ＳＸ１…ＸｎはＸ電極ライン（図１のＸ１，…，Ｘｎ）に印加される駆動信号を、そしてＳＹ１…Ｙｎは各Ｙ電極ライン（図１のＹ１，…，Ｙｎ）に印加される駆動信号を示す。
【００１７】
図面を参照すれば、単位サブフィールドＳＦのリセット周期ＰＲでは、まずＸ電極ラインＸ１，…，Ｘｎに印加される電圧を接地電圧ＶＧから第１電圧Ｖｅ、例えば、１５５Ｖまで上昇させ続ける。ここで、Ｙ電極ラインＹ１，…，Ｙｎおよびアドレス電極ラインＡＲ１，ＡＧ１，…，ＡＧｍ，ＡＢｍには接地電圧ＶＧが印加される。
【００１８】
次に、Ｙ電極ラインＹ１，…，Ｙｎに印加される電圧が第２電圧ＶＳ、例えば、１５５Ｖから第２電圧ＶＳより第３電圧ＶＳＥＴほどさらに高い最高電圧ＶＳＥＴ＋ＶＳ、例えば、３５５Ｖまで上昇し続ける。ここで、Ｘ電極ラインＸ１，…，Ｘｎおよびアドレス電極ラインＡＲ１，ＡＧ１，…，ＡＧｍ，ＡＢｍには接地電圧ＶＧが印加される。
【００１９】
次に、Ｘ電極ラインＸ１，…，Ｘｎに印加される電圧が第２電圧ＶＳに維持された状態で、Ｙ電極ラインＹ１，…，Ｙｎに印加される電圧が第２電圧ＶＳから接地電圧ＶＧまで下降し続ける。ここで、アドレス電極ラインＡＲ１，ＡＧ１，…，ＡＧｍ，ＡＢｍには接地電圧ＶＧが印加される。
【００２０】
これにより、続くアドレス周期ＰＡで、アドレス電極ラインに表示データ信号が印加され、第２電圧ＶＳより低い第４電圧ＶＳＣＡＮにバイアスされたＹ電極ラインＹ１，…，Ｙｎに接地電圧ＶＧの走査信号が順次印加されることによって、円滑なアドレスが行われる。各アドレス電極ラインＡＲ１，ＡＧ１，…，ＡＧｍ，ＡＢｍに印加される表示データ信号は、放電セルを選択する場合に正極性アドレス電圧ＶＡが、そうでない場合に接地電圧ＶＧが印加される。これにより、接地電圧ＶＧの走査パルスが印加される間に正極性アドレス電圧ＶＡの表示データ信号が印加されれば、相応する放電セルでアドレス放電によって壁電荷が形成され、そうでない放電セルでは壁電荷が形成されない。ここで、より正確でかつ効率的なアドレス放電のために、Ｘ電極ラインＸ１，…，Ｘｎに第２電圧ＶＳが印加される。
【００２１】
続く維持放電周期ＰＳでは、あらゆるＹ電極ラインＹ１，…，ＹｎおよびＸ電極ラインＸ１，…，Ｘｎに第２電圧ＶＳのディスプレイ維持パルスが交互に印加されて、相応するアドレス周期ＰＡで壁電荷が形成された放電セルでディスプレイ維持のための放電を発生させる。
【００２２】
図６は、従来のＰＤＰ駆動装置のＹ駆動部を概略的に図示した回路図である。図７は、図６の駆動装置でのスキャン駆動時にスキャンドライブ集積回路に入力されるスキャン制御信号の例を図示したタイミング図である。図８は、従来のＰＤＰ駆動方法でのスキャン制御信号の例を図示したタイミング図である。
【００２３】
図面を参照すれば、Ｙ駆動部２５は、論理制御部（図３の２２）からの駆動制御信号ＳＡ、ＳＹ、ＳＸのうちＹ駆動制御信号ＳＹを処理してＹ電極ラインに印加する。ここで、Ｙ駆動部２５はリセット周期ＰＲ、アドレス周期ＰＡ、維持放電周期ＰＳそれぞれの場合にＹ電極ラインに多様なレベルの電源ＶＳ、ＶＳＥＴ、ＶＳＣＡＮを印加する回路部と、アドレス周期ＰＡでＹ電極ラインに順次にスキャンパルスを印加するスキャンドライブ集積回路２５１とを含んでなる。
【００２４】
この時、スキャンドライブ集積回路はそれぞれ所定個数の出力が可能に構成され、スキャンドライブ集積回路の出力個数およびＹ電極ラインの数によって必要な複数個のスキャンドライブ集積回路が使われる。
【００２５】
スキャンドライブ集積回路は、図７に示されたようなスキャン制御信号を入力されてスキャン駆動時にＹ電極ラインにスキャンパルスを出力する。スキャン制御信号は使われるスキャンドライブ集積回路によって変わるが、それら信号としては、通常的にクロック信号ＣＬＫ、データ信号Ｄａｔａ、出力可能信号ＳＴＢ、ブランキング制御信号ＢＬＫ、およびハイインピーダンス制御信号ＨＩＺなどがある。
【００２６】
スキャンドライブ集積回路２５１は、アドレス周期ＰＡではスキャンパルスを出力させることによってアドレスを行い、維持放電周期ＰＳおよびリセット周期ＰＲでは維持放電パルスおよびリセットパルスをスキャンドライブ集積回路の内部ダイオード経路に通過させる。したがって、図８に示したようにスキャンドライブ集積回路の接地電位レベルとしては、絶対ゼロ電位レベルではない、経時的にその電位が変わリ続けるフローティンググラウンドが使われる。これをハードウェア的に具現するためには、スキャンドライブ集積回路の制御信号の入出力を電気的に絶縁する装置が必要である。
【００２７】
従来、信号の入出力を電気的に絶縁して行うためには、絶縁素子としてオプトカプラ２５２またはトランスフォーマーが使われるが、一般的にＰＤＰ駆動装置の設計においては図６に示したように、主に前者のオプトカプラ２５２が使われている。しかし、前記ＰＤＰの量産段階において、オプトカプラの使用は、部品のばらつきや不良率を増大させ、量産収率を落とすという問題点がある。
【特許文献１】米国特許第５５４１６１８号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２８】
本発明は前記のような問題点を解決するためのものであり、スキャンドライブ集積回路に印加されるスキャン制御信号の電気的絶縁のために使われる絶縁素子なしでもＰＤＰを駆動できるＰＤＰ駆動方法および装置を提供することを目的とする。
【課題を解決するための手段】
【００２９】
前記のような目的を達成するための本発明によるＰＤＰ駆動方法は、Ｘ電極ラインとＹ電極ラインとが交互に並んで配列される維持電極ライン対に対してアドレス電極ラインが交差する領域に放電セルが形成されるＰＤＰに対して、ディスプレイ周期としてのフレーム毎に時分割階調ディスプレイのための複数のサブフィールドが存在し、それぞれのサブフィールド毎にリセット周期、アドレス周期、および維持放電周期が存在する。
【００３０】
前記リセット周期および前記維持放電周期にはＹ電極ラインが基準レベルに維持され、前記アドレス周期にはＹ電極ラインが第１レベルにバイアスされた状態で、Ｙ電極ラインに基準レベルの走査信号が順次印加されることによってアドレスが行われる。
【００３１】
前記リセット周期には、Ｘ電極ラインに第２レベルから第３レベルの下降ランプパルスの電圧が印加された後に基準レベルから第４レベルまで上昇するランプ波形の電圧が印加される。
【００３２】
前記アドレス周期には、前記Ｘ電極ラインに印加される電圧が第４レベルに維持される。
【００３３】
前記維持放電周期には、前記Ｘ電極ラインに基準レベルを基準に第２レベルの大きさを持つ正負の維持パルスが交互に印加される。
【００３４】
本発明の他の側面によるＰＤＰ駆動方法は、Ｘ電極ラインとＹ電極ラインとが交互に並んで配列される維持電極ライン対に対してアドレス電極ラインが交差する領域に放電セルが形成されるＰＤＰに対して、ディスプレイ周期としてのフレーム毎に時分割階調ディスプレイのための複数のサブフィールドが存在し、それぞれのサブフィールド毎にリセット周期、アドレス周期、および維持放電周期が存在する。
【００３５】
前記リセット周期は、Ｙ電極ラインが基準レベルを基準に第１レベルにバイアスされる第１リセット区間と、基準レベルを維持する第２リセット区間とを含んでなる。前記アドレス周期では、Ｙ電極ラインが第１レベルにバイアスされた状態で基準レベルの走査信号が順次印加されることによってアドレスが行われ、前記維持放電周期では、Ｙ電極ラインに基準レベルを基準に第１レベルのＹ維持パルスが反復して印加される。
【００３６】
前記リセット周期では、Ｘ電極ラインに第５レベルから第６レベルの下降ランプパルスの電圧が印加された後に基準レベルから第４レベルまで上昇するランプ波形の電圧が印加される。この時、Ｘ電極ラインでは、第１リセット区間には下降ランプパルスの電圧が印加され、第２リセット区間には上昇するランプ波形の電圧が印加される。
【００３７】
前記アドレス周期では、Ｘ電極ラインに印加される電圧が第４レベルに維持される。前記維持放電周期では、前記Ｘ電極ラインに基準レベルを基準に第２レベルの大きさを持つ正の維持パルスと第５レベルの負の維持パルスとが交互に印加される。
【００３８】
Ｙ電極ラインに印加されるＹ維持パルスおよび前記Ｘ電極ラインに印加される負の維持パルスがそれぞれ同時に同期されて印加されることが望ましい。
【００３９】
第５レベルは、Ｙ電極ラインに印加される第１レベルとＸ電極ラインに印加される第２レベルとの差に該当することが望ましい。
【００４０】
本発明の他の側面によるＰＤＰ駆動装置は、Ｘ電極ラインとＹ電極ラインとが交互に並んで配列される維持電極ライン対に対してアドレス電極ラインが交差する領域に放電セルが形成されるＰＤＰに対して、ディスプレイ周期としてのフレーム毎に時分割階調ディスプレイのための複数のサブフィールドが存在し、それぞれのサブフィールド毎にリセット周期、アドレス周期、および維持放電周期が存在する駆動方法によってＰＤＰを駆動するものであり、制御部と、Ｙ駆動部と、アドレス駆動部と、リセット／維持回路部と、Ｘ駆動部とを具備する。
【００４１】
前記制御部は、外部から入力される映像データを処理してスキャン制御信号、アドレス制御信号、リセット／維持制御信号および共通制御信号を発生させる。前記Ｙ駆動部は、スキャン制御信号によるスキャン駆動信号をＹ電極ラインに印加する。前記アドレス駆動部は、アドレス制御信号によるアドレス駆動信号をアドレス電極ラインに印加する。前記セット／維持回路部は、リセットおよび維持制御信号によるリセット／維持駆動信号をＸ電極ラインに印加する。前記Ｘ駆動部は、共通制御信号による共通駆動信号をＸ電極ラインに印加する。
【００４２】
前記Ｙ駆動部が、アドレス周期では、Ｙ電極ラインにスキャンパルスを印加してアドレスを行うスキャンドライバーを具備することが望ましい。
【００４３】
この時、制御部からスキャンドライバーに入力されるスキャン制御信号が、電気的に絶縁されずに前記スキャンドライバーに電気的に直接入力されることが望ましく、スキャンドライバーに連結されるグラウンドが絶対グラウンドであることが望ましい。また、スキャン制御信号が、リセット周期および維持放電周期では接地レベルを維持することが望ましい。
【００４４】
前記Ｘ駆動部が、前記リセット周期および前記維持放電周期にはリセットパルスおよび維持放電パルスを通過させ、前記アドレス周期では前記Ｘ電極ラインを基準レベルを基準に第４レベルにバイアスさせることが望ましい。
【発明の効果】
【００４５】
本発明によるＰＤＰ駆動方法および装置によれば、スキャンドライブ集積回路に印加されるスキャン制御信号の電気的絶縁のために使われる絶縁素子を除去して走査電極の回路構成を簡素化できる。
【００４６】
また、従来のＰＤＰの量産ラインにおいて最も困難な問題であったオプトカプラなどの絶縁素子不良による問題を解決して量産時の収率を大幅上昇させうる。
【００４７】
また、走査電極ではスキャン動作のみ行うことによりＸ、Ｙ統合駆動ボードの設計を容易にすることができる。
【００４８】
また、ＰＤＰの生産コストのうち相当な比重を占めるオプトカプラなどの絶縁素子をいずれも除去できるため、省コストとなる。
【発明を実施するための最良の形態】
【００４９】
以下、添付された図面を参照して望ましい実施例による本発明を詳細に説明する。
【００５０】
図９は、本発明の望ましい実施例によるＰＤＰ駆動方法を図示したタイミング図である。図１３は、本発明によるＰＤＰ駆動方法でのスキャン制御信号の例を図示したタイミング図である。
【００５１】
図面を参照すれば、本発明によるＰＤＰ駆動方法は、Ｘ電極ライン（図１のＸ１，…，Ｘｎ）とＹ電極ライン（図１のＹ１，…，Ｙｎ）とが交互に並んで配列される維持電極ライン対に対してアドレス電極ライン（図１のＡＲ１，ＡＧ１，…，ＡＧｍ，ＡＢｍ）が交差する領域に放電セルが形成されるＰＤＰに対して、ディスプレイ周期としてのフレーム毎に時分割階調ディスプレイを実行するための複数のサブフィールドＳＦが存在し、それぞれのサブフィールドＳＦごとにリセット周期ＰＲ、アドレス周期ＰＡ、および維持放電周期ＰＳが存在する。
【００５２】
前記リセット周期ＰＲおよび前記維持放電周期ＰＳにはＹ電極ライン（図１のＹ１，…，Ｙｎ）が基準レベルＧＮＤに維持される。
【００５３】
前記アドレス周期ＰＡでは、Ｙ電極ライン（図１のＹ１，…，Ｙｎ）が第１レベルＶＳＣＡＮにバイアスされた状態でＹ電極ライン（図１のＹ１，…，Ｙｎ）に基準レベルＧＮＤの走査信号が順次印加されることによってアドレスが行われる。
【００５４】
前記リセット周期ＰＲでは、Ｙ電極ライン（図１のＹ１，…，Ｙｎ）およびアドレス電極ライン（図１のＡＲ１，ＡＧ１，…，ＡＧｍ，ＡＢｍ）が基準レベルＧＮＤに維持され、Ｘ電極ライン（図１のＸ１，…，Ｘｎ）に第２レベルＶＳから第３レベルＶＳ＋ＶＳＥＴへの下降ランプパルスの電圧が印加された後に基準レベルＧＮＤから第４レベルＶＥまで上昇するランプ波形の電圧が印加される。
【００５５】
前記アドレス周期ＰＡでは、Ｘ電極ライン（図１のＸ１，…，Ｘｎ）に印加される電圧が第４レベルＶＥに維持される。Ｙ電極ライン（図１のＹ１，…，Ｙｎ）が第１レベルＶＳＣＡＮにバイアスされた状態で、Ｙ電極ライン（図１のＹ１，…，Ｙｎ）に基準レベルＧＮＤの走査信号が順次印加されることによってアドレスが行われる。この時、表示される放電セルに位置するアドレス電極ラインにはＹ電極ラインに印加される走査信号に同期されてアドレス電圧ＶＡが印加される。
【００５６】
前記維持放電周期ＰＳには、Ｘ電極ライン（図１のＸ１，…，Ｘｎ）に基準レベルＧＮＤを基準に第２レベルＶＳの大きさを持つ正負の維持パルスが交互に印加される。この時、アドレス電極ライン（図１のＡＲ１，ＡＧ１，…，ＡＧｍ，ＡＢｍ）は基準レベルＧＮＤに維持される。
【００５７】
したがって、Ｙ電極ラインには維持放電パルスおよびリセットパルスを印加せず、スキャンパルスのみ印加する。リセット放電および維持放電のための信号の印加はいずれもＸ電極で行われる。したがって、Ｘ電極とＹ電極間の壁電荷の生成および変化と放電の関係は、図５に図示した通常のＰＤＰ駆動方法の波形による場合と同一である。
【００５８】
本実施例で提示する駆動方法による場合には、Ｙ電極を駆動するためにはリセットおよび維持駆動のための回路部は不要となり、スキャンパルスを生成するスキャンドライブ集積回路だけで十分になる。したがって、通常の駆動装置とは違って、スキャンライブ集積回路のグラウンドとしては、フローティンググラウンドではない絶対グラウンドの使用が可能になる。また、フローティンググラウンド生成のためにスキャンドライブ集積回路を電気的に絶縁するために必要な絶縁素子が不要となる。
【００５９】
したがって、通常的にＰＤＰ駆動装置で絶縁素子として使われるオプトカプラ（図６の２５２）が不要となって、製品の量産段階において量産収率を向上することが可能となる。
【００６０】
またこの時、スキャンドライブ集積回路でフローティンググラウンドではない絶対グラウンドを使用できるようになることによって、スキャンドライブ集積回路に印加されるスキャン制御信号も絶対グラウンドＧＮＤを基準にアドレス周期でのみ必要な信号レベルを持つ。
【００６１】
図１３には本実施例によるＰＤＰ駆動方法の駆動波形による場合において、フローティンググラウンドではない絶対グラウンドを基準に印加されるスキャン制御信号の例が図示されている。スキャン制御信号としては、クロック信号ＣＬＫ、データ信号Ｄａｔａ、出力可能信号ＳＴＢ、ブランキング制御信号ＢＬＫ、およびハイインピーダンス制御信号ＨＩＺなどがあるが、データ信号Ｄａｔａは上位レベルの信号ＯＵＴＨと下位レベルの信号ＯＵＴＬ間のスイッチングよりなる。この時、下位レベルのデータ信号ＯＵＴＬは絶対グラウンドＧＮＤのレベルを持つ。
【００６２】
図１０は、本発明の望ましい他の実施例によるＰＤＰ駆動方法を図示したタイミング図である。図１３は、本発明によるＰＤＰ駆動方法でのスキャン制御信号の例を図示したタイミング図である。
【００６３】
図面を参照すれば、本発明の他の実施例によるＰＤＰ駆動方法は、Ｘ電極ライン（図１のＸ１，…，Ｘｎ）とＹ電極ライン（図１のＹ１，…，Ｙｎ）とが交互に並んで配列される維持電極ライン対に対してアドレス電極ライン（図１のＡＲ１，ＡＧ１，…，ＡＧｍ，ＡＢｍ）が交差する領域に放電セルが形成されるＰＤＰに対して、ディスプレイ周期としてのフレーム毎に時分割階調ディスプレイを実行するための複数のサブフィールドＳＦが存在し、それぞれのサブフィールドＳＦごとにリセット周期ＰＲ、アドレス周期ＰＡ、および維持放電周期ＰＳが存在する。
【００６４】
前記リセット周期ＰＲは、Ｙ電極ライン（図１のＹ１，…，Ｙｎ）が基準レベルＧＮＤを基準に第１レベルＶＳＣＡＮにバイアスされる第１リセット区間と、基準レベルＧＮＤを維持する第２リセット区間とを含んでなる。前記アドレス周期ＰＡには、Ｙ電極ライン（図１のＹ１，…，Ｙｎ）が第１レベルＶＳＣＡＮにバイアスされた状態で基準レベルＧＮＤの走査信号が順次印加されることによってアドレスが行われる。前記維持放電周期ＰＳでは、Ｙ電極ライン（図１のＹ１，…，Ｙｎ）に基準レベルＧＮＤを基準に第１レベルＶＳＣＡＮのＹ維持パルスＰｙｓが反復して印加される。
【００６５】
前記リセット周期ＰＲでは、Ｘ電極ライン（図１のＸ１，…，Ｘｎ）に第５レベルＶ５から第６レベルＶ６への下降ランプパルスの電圧が印加された後に基準レベルＧＮＤから第４レベルＶＥまで上昇するランプ波形の電圧が印加される。また、Ｙ電極ライン（図１のＹ１，…，Ｙｎ）は、基準レベルＧＮＤを基準に第１レベルＶＳＣＡＮにバイアスされる第１リセット区間と、基準レベルＧＮＤを維持する第２リセット区間とを含んでなる。また、アドレス電極ライン（図１のＡＲ１，ＡＧ１，…，ＡＧｍ，ＡＢｍ）が基準レベルＧＮＤに維持される。
【００６６】
この時、Ｘ電極ライン（図１のＸ１，…，Ｘｎ）に、第１リセット区間では下降ランプパルスの電圧が印加され、第２リセット区間では上昇するランプ波形の電圧が印加される。
【００６７】
前記アドレス周期では、Ｘ電極ライン（図１のＸ１，…，Ｘｎ）に印加される電圧が第４レベルＶＥに維持される。Ｙ電極ライン（図１のＹ１，…，Ｙｎ）が第１レベルＶＳＣＡＮにバイアスされた状態で基準レベルＧＮＤの走査信号が順次印加されることによってアドレスが行われる。この時、表示される放電セルに位置するアドレス電極ラインには、Ｙ電極ラインに印加される走査信号に同期されてアドレス電圧ＶＡが印加される。
【００６８】
前記維持放電周期では、Ｘ電極ライン（図１のＸ１，…，Ｘｎ）に、基準レベルＧＮＤを基準に第２レベルＶＳの大きさを持つ正の維持パルスＰｐｓと第５レベルＶ５の負の維持パルスＰｍｓとが交互に印加される。また、Ｙ電極ライン（図１のＹ１，…，Ｙｎ）に、基準レベルＧＮＤを基準に第１レベルＶＳＣＡＮのＹ維持パルスＰｙｓが反復して印加される。また、アドレス電極ライン（図１のＡＲ１，ＡＧ１，…，ＡＧｍ，ＡＢｍ）が基準レベルＧＮＤに維持される。
【００６９】
この時、Ｙ電極ライン（図１のＹ１，…，Ｙｎ）に印加されるＹ維持パルスＰｙｓおよびＸ電極ライン（図１のＸ１，…，Ｘｎ）に印加される負の維持パルスＰｍｓがそれぞれ時間的に同期されて印加されることが望ましい。すなわち、Ｙ電極に印加されるＹ維持パルスＰｙｓのレベルと、Ｘ電極ライン（図１のＸ１，…，Ｘｎ）に印加される負の維持パルスＰｍｓのレベルとの差が通常の維持パルスの大きさＶＳと同一になって、維持放電の条件が通常の場合と同一になることが望ましい。
【００７０】
また、第５レベルＶ５が、Ｙ電極ライン（図１のＹ１，…，Ｙｎ）に印加される第１レベルＶＳＣＡＮとＸ電極ライン（図１のＸ１，…，Ｘｎ）に印加される第２レベルＶＳとの差に該当することが望ましい。すなわち、第１リセット区間でのＸ電極とＹ電極間の電気的関係が通常の場合と同一になることが望ましい。
【００７１】
本実施例の場合も図９に図示した実施例と同じ機能を行うものであり、その作用および効果については、図９に図示した実施例に関する説明を参照して詳細な説明は省略する。
【００７２】
図１１は、本発明の望ましい他の実施例によるＰＤＰ駆動装置を概略的に図示したブロック図である。図１２は、図１１のＰＤＰ駆動装置のスキャンドライブを概略的に図示したブロック図である。図１３は、本発明によるＰＤＰ駆動方法でのスキャン制御信号の例を図示したタイミング図である。図１４は図１１のＰＤＰ駆動装置のＸ駆動部およびＹ駆動部を概略的に図示した回路図である。
【００７３】
図面を参照すれば、ＰＤＰ駆動装置４は、Ｘ電極ライン（図１のＸ１，…，Ｘｎ）とＹ電極ライン（図１のＹ１，…，Ｙｎ）とが交互に並んで配列される維持電極ライン対に対してアドレス電極ライン（図１のＡＲ１，ＡＧ１，…，ＡＧｍ，ＡＢｍ）が交差する領域に放電セルが形成されるＰＤＰに対して、ディスプレイ周期としてのフレーム毎に時分割階調ディスプレイを実行するための複数のサブフィールドＳＦが存在し、それぞれのサブフィールドＳＦごとにリセット周期ＰＲ、アドレス周期ＰＡ、および維持放電周期ＰＳが存在する駆動方法によってＰＤＰを駆動するものであり、制御部４１と、Ｙ駆動部４５と、アドレス駆動部４２と、リセット／維持回路部４４と、Ｘ駆動部４３とを具備する。
【００７４】
前記制御部４１は外部から入力される映像データを処理してスキャン制御信号、アドレス制御信号、リセット／維持制御信号、および共通制御信号を発生させる。前記Ｙ駆動部４５はスキャン制御信号によるスキャン駆動信号をＹ電極ライン（図１のＹ１，…，Ｙｎ）に印加する。前記アドレス駆動部４２はアドレス制御信号によるアドレス駆動信号をアドレス電極ラインに印加する。前記リセット／維持回路部４４は、リセットおよび維持制御信号によるリセット／維持駆動信号をＸ電極ライン（図１のＸ１，…，Ｘｎ）に印加する。前記Ｘ駆動部４３は共通制御信号による共通駆動信号をＸ電極ラインに印加する。
【００７５】
前記Ｙ駆動部４５が、アドレス周期ＰＡではＹ電極ライン（図１のＹ１，…，Ｙｎ）にスキャンパルスを印加してアドレスを行うスキャンドライバー４５１を具備することが望ましい。
【００７６】
この時、制御部４１からスキャンドライバー４５１に入力されるスキャン制御信号が、電気的に絶縁されずにスキャンドライバーに電気的に直接入力されることが望ましく、スキャンドライバー４５１に連結されるグラウンドが絶対グラウンドＧＮＤであることが望ましい。また、スキャン制御信号が、リセット周期および維持放電周期には接地レベルＧＮＤを維持することが望ましい。
【００７７】
前記Ｘ駆動部４３が、リセット周期ＰＲおよび維持放電周期ＰＳにはリセットパルスおよび維持放電パルスを通過させ、アドレス周期ＰＡにはＸ電極ライン（図１のＸ１，…，Ｘｎ）を基準レベルＧＮＤを基準に第４レベルＶＥにバイアスさせることが望ましい。
【００７８】
したがって、図１４に示されたように、ＰＤＰ駆動装置は、パネルキャパシタＣＰの両端にそれぞれＸ駆動部４３とＹ駆動部４５とが連結されるとモデリングできる。
【００７９】
ここで、Ｘ駆動部４３はエネルギー回収部４３１、維持電圧生成部４３２、リセット回路部４３３、およびバイアス電圧生成部４３４を具備できる。また、Ｙ駆動部４５は、Ｙ電極ラインにスキャン電圧ＶＳＣＡＮを供給するものとしてスキャンドライバー４５１を具備する。
【００８０】
この時、エネルギー回収部４３１はパネルキャパシタＣＰに充放電エネルギーを回収および充電する回路である。維持電圧生成部４３２はＸ電極ラインに維持電圧を印加するものであり、正の維持電圧ＶＳおよび負の維持電圧−ＶＳをそれぞれ印加する。リセット回路部４３３はＸ電極ラインにリセット電圧を印加するものであり、負のランプ電圧生成部Ｒ１を含む。バイアス電圧生成部４３４はアドレス周期でＸ電極ラインにバイアス電圧を印加するものであり、バイアス電圧を印加するためのランプ電圧生成部Ｒ２を含む。
【００８１】
従来のＰＤＰ駆動装置では、それぞれの電極ラインに図５に示されたような波形の電圧を印加するための駆動回路である、図６に示されたＹ駆動部２５が使われる。すなわち、維持電圧生成部、ランプ回路ＲＡＭＰを含むリセット回路部、バイアス電圧生成部がＹ駆動部２５に含まれる。しかし、図１４に示されたように、本発明による実施例では、それぞれの電極ラインに図９または図１０に示された波形の電圧を印加するために、エネルギー回収部４３１、維持電圧生成部４３２、リセット回路部４３３、およびバイアス電圧生成部４３４などがＸ駆動部４３に含まれる。
【００８２】
従来のＰＤＰ駆動装置では一つの電極ライン（すなわち、Ｙ電極ライン）にスキャンパルスと維持電圧、リセット電圧、およびバイアス電圧をいずれも印加するために、フローティンググラウンドを使用可能にするオプトカプラが必要であった。
【００８３】
しかし、本発明の実施例によるＰＤＰ駆動装置では、スキャンパルスを印加するためのスキャンドライバー４５１はＹ駆動部４５に含め、その他の維持電圧、リセット電圧、およびバイアス電圧を印加するためのエネルギー回収部４３１、維持電圧生成部４３２、リセット回路部４３３、およびバイアス電圧生成部４３４はＸ駆動部４３に含める。したがって、従来のＰＤＰ駆動装置で必要なオプトカプラが不要となる。
【００８４】
本実施例による駆動装置は図９または図１０に示された駆動方法を具現するためのものであり、図９または図１０に示された実施例のような駆動波形によって駆動され、かつ図９で説明した機能を行うものであり、その作用および効果に関する詳細な説明は省略する。
【００８５】
本発明は添付された図面に示された一実施例を参考として説明されたが、これは例示的なものに過ぎず、当業者ならばこれより多様な変形および均等な他の実施例が可能であるという点を理解できる。したがって、本発明の真の保護範囲は特許請求の範囲のみにより定められねばならない。
【産業上の利用可能性】
【００８６】
本発明は、オプトカプラの不要なＰＤＰ駆動装置に適用できる。
【図面の簡単な説明】
【００８７】
【図１】通常的な３電極面放電方式のＰＤＰの構造を示す内部斜視図である。
【図２】図１のパネルの単位ディスプレイセルの構成を示す断面図である。
【図３】図１のＰＤＰの通常的な駆動装置を示すブロック図である。
【図４】図１のＰＤＰの通常的な駆動方法を示すタイミング図である。
【図５】図４の単位サブフィールドで図１のＰＤＰの電極ラインに印加される駆動信号を示すタイミング図である。
【図６】従来のＰＤＰ駆動装置のＹ駆動部を概略的に示す回路図である。
【図７】図６の駆動装置でスキャン駆動時にスキャンドライブ集積回路に入力されるスキャン制御信号の例を図示したタイミング図である。
【図８】従来のＰＤＰ駆動方法でのスキャン制御信号の例を示すタイミング図である。
【図９】本発明の望ましい実施例によるＰＤＰ駆動方法を示すタイミング図である。
【図１０】本発明の望ましい他の実施例によるＰＤＰ駆動方法を示すタイミング図である。
【図１１】本発明の望ましい実施例によるＰＤＰ駆動装置を概略的に示すブロック図である。
【図１２】図１１のＰＤＰ駆動装置のスキャンドライバーを概略的に示すブロック図である。
【図１３】本発明によるＰＤＰ駆動方法でのスキャン制御信号の例を示すタイミング図である。
【図１４】図１１のＰＤＰ駆動装置のＸ駆動部およびＹ駆動部を概略的に示す回路図である。
【符号の説明】
【００８８】
４１…制御部、
４２…アドレス駆動部、
４３…Ｘ駆動部、
４４…リセット／維持回路部、
４５…Ｙ駆動部、
４５１…スキャンドライバー。
【図１】
2005134906.tif 000003
【図２】
2005134906.tif 000004
【図３】
2005134906.tif 000005
【図４】
2005134906.tif 000006
【図５】
2005134906.tif 000007
【図６】
2005134906.tif 000008
【図７】
2005134906.tif 000009
【図８】
2005134906.tif 000010
【図９】
2005134906.tif 000011
【図１０】
2005134906.tif 000012
【図１１】
2005134906.tif 000013
【図１２】
2005134906.tif 000014
【図１３】
2005134906.tif 000015
【図１４】
2005134906.tif 000016