(57)【要約】  【課題】  受光素子の応答速度を改善した光電流・電圧変換回路を提供する。  【解決手段】  フォトダイオード３の一端を、出力電圧を帰還抵抗５を介して入力端に帰還させた増幅器４の入力端に逆バイアス接続し、フォトダイオード３の光電流出力を電圧変換する回路において、増幅器４の入力端とこの入力端と同相で増幅された増幅器内の点とをコンデンサ１９で接続することにより、光入力に応じてフォトダイオード３に流れる光電流の変化を強調する電流が光電流に重畳されて電圧変換され、出力電圧の立上がり、立下りを急峻にし、回路の規模や動作電流を大きくすることなく回路の高速化と省電力化とを両立させるようにした。【選択図】図１
2005217468.tif 000002
【特許請求の範囲】
【請求項１】
受光素子により発生する光電流を複数の増幅段からなる増幅器により電圧変換する光電流・電圧変換回路において、
前記増幅器は、さらに、増幅器の入力端とこれと同相の電圧変化をする後段の増幅段の出力点との間に、コンデンサが接続されたことを特徴とする光電流・電圧変換回路。
【請求項２】
ソース接地ＭＯＳトランジスタからなる増幅段を複数段で構成した増幅器の入力端に光により光電流を発生する受光素子を接続した光電流・電圧変換回路において、
前記増幅器は、さらに、増幅器の入力端とこれと同相の電圧変化をする後段のソース接地ＭＯＳトランジスタからなる増幅段の出力点との間に、コンデンサが接続されたことを特徴とする光電流・電圧変換回路。
【請求項３】
入出力端間に帰還抵抗及び増幅器が接続された光電流・電圧変換回路であって、
前記増幅器が、ソース接地ＭＯＳトランジスタと定電流源との直列回路からなる同一構成の反転増幅段を奇数段直流結合して構成された反転増幅器で、
前記増幅器の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、
前記増幅器を構成する前記各増幅段の各ソース接地ＭＯＳトランジスタのドレインと前記各定電流源との各接続点にゲートとドレインが接続されると共にソースが接地された前記各ソース接地ＭＯＳトランジスタと同一極性のドレイン・ゲートショートＭＯＳトランジスタと、
前記増幅器の入力端とこれと同相の電圧変化をする後段の増幅段のソース接地ＭＯＳトランジスタのドレインと定電流源との接続点との間に接続されたコンデンサを含み、
前記受光素子に流れる光電流の時間変化の割合に応じた電流が、光電流波形の立上がり、立下り時のみに前記コンデンサに流れ、この電流が前記受光素子に流れる光電流に重畳されて前記帰還抵抗に流れることで前記増幅器の出力電圧波形の立上がり、立下りを急峻にすることを特徴とする光電流・電圧変換回路。
【請求項４】
前記各ソース接地及びドレイン・ゲートショートＭＯＳトランジスタがＮｃｈ型であり、前記受光素子のアノード端子が接地され、カソード端子が前記増幅器の入力端に接続されたことを特徴とする請求項３記載の光電流・電圧変換回路。
【請求項５】
前記各ソース接地及びドレイン・ゲートショートＭＯＳトランジスタがＰｃｈ型であり、前記受光素子のカソード端子が電源電圧端子に接続され、アノード端子が前記増幅器の入力端に接続されたことを特徴とする請求項３記載の光電流・電圧変換回路。
【請求項６】
請求項１〜５に記載のいずれか１つの光電流・電圧変換回路において、前記受光素子が、ＰＩＮフォトダイオードであることを特徴とする光電流・電圧変換回路。
【請求項７】
請求項１〜５に記載のいずれか１つの光電流・電圧変換回路において、前記受光素子が、アバランシェ・フォト・ダイオードであることを特徴とする光電流・電圧変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光素子により発生する光電流を電圧に変換する光電流・電圧変換回路に関し、特に光電流・電圧変換回路の増幅器の高速化回路に関する。
【背景技術】
【０００２】
入出力間を電気的に絶縁することを目的として、図３に基本構成を示すように、入力側の発光素子１に電気信号を供給すると、発光素子１から出力側の受光素子２へ光で信号が伝わり、受光素子２から電気信号が出力されるフォトカプラが従来から用いられている。最近では、受光素子２の具体的構成として、受光素子により発生する光電流を電圧に変換する光電流・電圧変換回路をＩＣ化した受光ＩＣを設けたフォトカプラ（以下、ＩＣカプラと記す）がＦＡ関連やホームエレクトロニクス関連等多くの分野で使用されてきている。
【０００３】
以下にＩＣカプラに設けられる受光ＩＣの光電流・電圧変換回路の一例２００について、本出願人が特許文献１で開示し説明している例を図４を参照して説明する。図において、３は受光素子としてのフォトダイオード、４は入出力位相が反転する増幅器である。フォトダイオード３は、アノード端子が接地（接地端子をＧndとする）され、カソード端子が増幅器４の入力端に接続されている。増幅器４は、入出力間に帰還抵抗５が接続され、出力端がコンパレータ６の２入力のうちの一方の入力端に接続されている。コンパレータ６の他方の入力端は、コンパレータ６の閾値電圧となる基準電圧Ｖrefを生成する基準電圧回路７の出力端に接続されている。
【０００４】
次に、増幅器４として用いられる従来の増幅器２０４について図５に示す光電流・電圧変換回路２１０を参照して説明する。増幅器２０４は、Ｎｃｈ型ＭＯＳトランジスタ１１のソースが接地（接地端子をＧndとする）され、ドレインと電源電圧端子ＶＤＤとの間に定電流源１２が接続され、ドレインと定電流源１２との接続点が次段への出力端となり、Ｎｃｈ型ＭＯＳトランジスタ１１のゲートが入力端となって初段の増幅段が構成されている。以下、Ｎｃｈ型ＭＯＳトランジスタ１３、定電流源１４、Ｎｃｈ型ＭＯＳトランジスタ１５、定電流源１６により同様の構成で複数の増幅段が直流結合され、初段の入力端が増幅器２０４の入力端１７となり、最終段の出力端が増幅器２０４の出力端１８となっている。フォトダイオード３は入力端１７に接続され、帰還抵抗５の一端は入力端１７に、他端は出力端１８に接続されている。尚、Ｎｃｈ型ＭＯＳトランジスタ１１、１３、１５及び定電流源１２、１４、１６はそれぞれ同一形状、同一サイズの素子で構成される。
【０００５】
上記構成の光電流・電圧変換回路２００の動作を説明する。フォトダイオード３に光入力が無い場合は、光電流Ｉpdは流れず、初段のＮｃｈ型ＭＯＳトランジスタ１１のゲートには定電流源１２から供給される電流に応じた電圧が発生する。さらに次段のＮｃｈ型ＭＯＳトランジスタ１３のゲートにも定電流源１４から供給される電流に応じた電圧が発生する。さらに次段も同様であり、それぞれのＮｃｈ型ＭＯＳトランジスタ１１、１３、１５及び定電流源１２、１４、１６は同一形状、同一サイズの素子となっているため、各ゲートに発生する電圧は同じである。すなわち、増幅器２０４の入力端１７と出力端１８は同一電圧Ｖｏとなる。この電圧Ｖｏが増幅器２０４の出力端１８からコンパレータ６に出力されると、コンパレータ６において、基準電圧回路７からの基準電圧Ｖref（>Ｖｏ）と比較され、基準電圧Ｖrefより低いので、信号が入っていないものとみなし、論理に応じたＬｏｗまたはｈｉｇｈのレベルの２値信号を出力する。
【０００６】
フォトダイオード３が光入力されると、その光量に応じた光電流Ｉpdが発生し、この光電流Ｉpdが帰還抵抗５に増幅器２０４の出力端１８から入力端１７の方向に流れ、帰還抵抗５の両端にＶｒ＝Ｉpd×Ｒｆ（Ｒｆ：帰還抵抗５の抵抗値）の電圧が発生することにより電圧変換され、出力端１８の電圧ＶａはＶａ＝Ｖｏ＋Ｖｒとなる。この電圧Ｖａが増幅器２０４の出力端１８からコンパレータ６に出力されると、コンパレータ６において、基準電圧回路７からの基準電圧Ｖrefと比較され、フォトダイオード３への光入力が、ある一定レベル以上であれば、Ｖａ>Ｖrefとなり、信号が入ったものとみなし、前述の光入力が無い場合とは逆のレベルを出力する。また、フォトダイオード３への光入力が、ある一定レベル以下であれば、Ｖａ<Ｖrefとなり、信号が入っていないものとみなし、前述の光入力が無い場合と同じレベルを出力する。
【０００７】
図４に示す光電流・電圧変換回路２００に増幅器２０４を用いてフォトカプラを構成した場合、例えば、ＩＣ論理素子から２値信号としてｈｉｇｈのレベルの信号が発光素子に供給されると、発光素子から受光ＩＣへ光で信号が伝わり、受光ＩＣから論理に応じたＬｏｗまたはｈｉｇｈのレベルの信号が出力される。また、Ｌｏｗのレベルの信号が発光素子に供給されると、発光素子から光が出力されず、受光ＩＣは光入力が無いので、受光ＩＣからはｈｉｇｈのレベルの信号が発光素子に供給される場合と逆のレベルを出力する。このようにして、ＩＣ論理素子からの２値信号が入出力間を電気的に絶縁して伝達される（例えば、特許文献１参照。）。
【０００８】
ところで、近年このＩＣカプラの特性として、高速化、低電力化、低電圧化などの特性がより求められるようになってきている。図４に示す光電流・電圧変換回路２００のフォトダイオード３の寄生容量をＣpdとし、増幅器４の増幅度をＡｖすると、この光電流の立上がり、立下り波形は、時定数（Ｃpd×Ｒｆ／Ａｖ）で決定され、光電流・電圧変換回路２００の動作周波数（帯域幅）はこの時定数に反比例したものとなる。
【０００９】
本出願人は、この時定数に着目し受光ＩＣの電源ノイズ耐性と共に高速応答性を改善した例として、図６に示す光電流・電圧変換回路２２０を特許文献２で提案している。図において、４３はフォトダイオード、４４は反転増幅器としての第１増幅器、４５は第１帰還抵抗で、第１増幅器４４の入力端４６と出力端４７間に接続されている（抵抗値をＲｆとする。）。５４は第１増幅器４４と同一構成の第２増幅器、５５は第１帰還抵抗４５と同一の第２帰還抵抗で、第２増幅器５４の入力端５６及び出力端５７間に接続され、バイアス設定回路として機能している。フォトダイオード４３は、内部回路が同一構成の第１増幅器４４、第２増幅器５４の各入力端４６、５６間に接続され、第１増幅器４４の出力端４７から出力電圧Ｖａを得るようにしている。５９はコンデンサで、第２増幅器５４の出力端５７と第１増幅器４４の入力端４６間に接続されている。第１増幅器４４及び第２増幅器５４は、例えば、電源電圧Ｖccと接地間に構成されるエミッタ接地の前段トランジスタ４１とエミッタフォロワの後段トランジスタ４２の二段構成のような反転増幅器である。
【００１０】
この回路の動作を以下に説明すると、光入力がない場合、フォトダイオード４３には光電流Ｉpdは発生せず、第１帰還抵抗４５にはほとんど電流が流れず、第１増幅器４４の出力電圧Ｖａは入力端４６とほぼ等しい電圧Ｖｏとなる。フォトダイオード４３に光入力されると、その光量に応じた光電流Ｉpdが発生し、この光電流Ｉpdがフォトダイオード４３から第１増幅器４４の入力端４６に流れ込む。一方、第２増幅器５４は、その出力端５７から第２帰還抵抗５５を経て入力端５６へ光電流Ｉpdに相当する電流をフォトダイオード４３に供給する。よって、第２増幅器５４の出力端５７の電圧は入力端５６のそれよりも電圧（Ｉpd×Ｒｆ）だけ高くなり、第１増幅器４４の出力端４７の電圧は入力端４６のそれよりも同じ電圧（Ｉpd×Ｒｆ）だけ低くなり、光電流・電圧変換が行なわれる。
【００１１】
また、この回路のフォトダイオード４３の両端にはそれぞれ同一構成の第１増幅器４４及び第２増幅器５４の前段トランジスタ４１のベース・エミッタ間順方向電圧Ｖbeがかかっているため、外部ノイズが重畳するなどの理由により電源電圧が変動してもフォトダイオード４３の両端の電圧差はほぼゼロである。したがって、フォトダイオード４３内部で光入力変化に起因しない充放電電流が発生せず、電源ノイズ耐性が向上する。
さらに、コンデンサ５９（容量をＣとする。）の両端にも電圧（Ｉpd×Ｒｆ）が発生し、出力端５７から入力端４６にコンデンサ５９を流れる電流Ｉｃは、光電流Ｉpdの時間変化の割合に応じたものとなる。つまり、
Ｉｃ＝Ｃ×ｄ（Ｉpd×Ｒｆ）／ｄｔ
＝Ｃ×Ｒｆ×ｄ（Ｉpd）／ｄｔ
で表わされる電流Ｉｃが、光電流Ｉpd波形の立上がり、立下り時のみにコンデンサ５９に流れ、この電流Ｉｃがフォトダイオード４３の光電流Ｉpdに重畳されて第１帰還抵抗４５に流れ電圧変換されるため、第１帰還抵抗４５の両端に電圧（（Ｉpd＋Ｉｃ）×Ｒｆ）が発生し、第１増幅器４４の出力端４７にはオーバーシュート、アンダーシュートを含む電圧（Ｖｏ−（Ｉpd＋Ｉｃ）×Ｒｆ）が表れる。
【００１２】
上記図６の構成の光電流・電圧変換回路２２０の動作を図７（ａ）、（ｂ）、（ｃ）、（ｅ）の波形図を用いて説明する。まず、図７（ａ）に示すようにフォトダイオード４３への光入力に応じた光電流Ｉpdが発生する。前記と同じく、フォトダイオード４３の寄生容量をＣpdとし、第１増幅器４４の増幅度をＡｖすると、この光電流波形の立上がり、立下り波形も、時定数（Ｃpd×Ｒｆ／Ａｖ）で決定される。一方、図７（ｂ）に示すように電流Ｉｃは、前述の通り図７（ａ）の光電流Ｉpdの微分波形となる。従って、第１帰還抵抗４５に流れる電流（Ｉpd＋Ｉｃ）は図７（ｃ）のようになり、この電流が電圧変換されるため、図７（ｅ）に実線で示す電流波形を反転したような出力波形Ｖａとなる。図７（ｅ）に示す破線は、コンデンサ５９がないときの波形である。立上がり、立下り時の傾きは、破線よりも実線の方が急峻で、図７（ｅ）の１点鎖線で示された出力５０％変化点までの応答時間の差ΔｔｐHL、ΔｔｐLHは、従来例よりも改善されていることを表わしている。
【００１３】
このように従来の光電流・電圧変換回路に第２増幅器５４、第２帰還抵抗５５、コンデンサ５９を好適に選定し追加することで、外来ノイズに対する回路の安定性を向上させると共に、回路の応答特性を向上させている（例えば、特許文献２参照。）。
【特許文献１】特開２００３−１３９６０８号公報  （第２、３頁、第３図、第４図、第５図）
【特許文献２】特願２００３−１１５９１８号  （第１図、第２図）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところが、図４の光電流・電圧変換回路２００のようにフォトダイオード３のアノード端子が接地され、カソード端子が増幅器４の入力端に接続され、フォトダイオードが逆バイアス接続されている場合には、図６の光電流・電圧変換回路２２０のようなバイアス設定回路として機能する第２増幅器５４や第２帰還抵抗５５を追加することができない。
【００１５】
また、同一構成の増幅器や帰還抵抗を２組必要とすることから回路規模も大きくなるという問題があった。加えて、近年の更なる高速化に応えるため、回路の動作電流そのものを増加させることで、増幅器を構成している半導体デバイス（トランジスタ）のより高い遮断周波数帯域を利用しようとすると、低電力化、低電圧化の面で不利となり、回路の高速化と省電力化とがトレードオフの関係となってしまう。
【００１６】
本発明は上記問題点に鑑み、フォトダイオードが逆バイアス接続されている場合においても増幅器内の動作電流を増加させずに増幅器の応答速度を改善することのできる光電流・電圧変換回路を提供することを目的とする。
【課題を解決するための手段】
【００１７】
請求項１記載の発明は、受光素子により発生する光電流を複数の増幅段からなる増幅器により電圧変換する光電流・電圧変換回路において、増幅器は、さらに、増幅器の入力端とこれと同相の電圧変化をする後段の増幅段の出力点との間に、コンデンサが接続されたことを特徴とする光電流・電圧変換回路である。
【００１８】
請求項２記載の発明は、ソース接地ＭＯＳトランジスタからなる増幅段を複数段で構成した増幅器の入力端に光により光電流を発生する受光素子を接続した光電流・電圧変換回路において、増幅器は、さらに、増幅器の入力端とこれと同相の電圧変化をする後段のソース接地ＭＯＳトランジスタからなる増幅段の出力点との間に、コンデンサが接続されたことを特徴とする光電流・電圧変換回路である。
【００１９】
請求項３記載の発明は、入出力端間に帰還抵抗及び増幅器が接続された光電流・電圧変換回路であって、増幅器が、ソース接地ＭＯＳトランジスタと定電流源との直列回路からなる同一構成の反転増幅段を奇数段直流結合して構成された反転増幅器で、増幅器の入力端に逆バイアス接続され光信号を受光して電気信号に変換する受光素子と、増幅器を構成する各増幅段の各ソース接地ＭＯＳトランジスタのドレインと各定電流源との各接続点にゲートとドレインが接続されると共にソースが接地された各ソース接地ＭＯＳトランジスタと同一極性のドレインゲートショートＭＯＳトランジスタと、増幅器の入力端とこれと同相の電圧変化をする後段の増幅段のソース接地ＭＯＳトランジスタのドレインと定電流源との接続点との間に接続されたコンデンサを含み、受光素子に流れる光電流の時間変化の割合に応じた電流が、光電流波形の立上がり、立下り時のみにコンデンサに流れ、この電流が受光素子に流れる光電流に重畳されて帰還抵抗に流れることで増幅器の出力電圧波形の立上がり、立下りを急峻にすることを特徴とする光電流電圧変換回路である。
【００２０】
請求項４記載の発明は、各ソース接地及びドレイン・ゲートショートＭＯＳトランジスタがＮｃｈ型であり、受光素子のアノード端子が接地され、カソード端子が増幅器の入力端に接続されたことを特徴とする請求項３記載の光電流・電圧変換回路である。
【００２１】
請求項５記載の発明は、各ソース接地及びドレイン・ゲートショートＭＯＳトランジスタがＰｃｈ型であり、受光素子のカソード端子が電源電圧端子に接続され、アノード端子が増幅器の入力端に接続されたことを特徴とする請求項３記載の光電流・電圧変換回路である。
【００２２】
請求項６記載の発明は、受光素子が、ＰＩＮフォトダイオードであることを特徴とする光電流・電圧変換回路である。
【００２３】
請求項７記載の発明は、受光素子が、アバランシェ・フォト・ダイオードであることを特徴とする光電流・電圧変換回路である。
【発明の効果】
【００２４】
請求項１〜７記載の光電流・電圧変換回路によれば、増幅器の入力端とこの入力端と同相で増幅された増幅器内の増幅段出力点とを数ｐF程度のコンデンサで接続する構成としたので、光入力に応じてフォトダイオードに流れる光電流の変化を強調する電流が光電流に重畳されて電圧変換され、出力電圧の立上がり、立下りを急峻にできるため、回路の規模や動作電流を大きくすることなく回路の高速化と省電力化とを両立させた光増幅回路を実現できる。
【発明を実施するための最良の形態】
【００２５】
光電流・電圧変換回路の動作電流を増加させずに応答速度を改善するという目的を、増幅器の入力端とこの入力端と同相で増幅された増幅器内の点とをコンデンサで接続することにより、光電流Ｉpdの立上がり、立下り波形がより急峻になるように工夫することで実現した。
【実施例１】
【００２６】
以下、本発明の第１実施例の光電流・電圧変換回路１００を図１を参照して説明する。尚、図５に示す光電流・電圧変換回路２１０と同一のものについては同一符号を付してその説明を省略する。図５に示す光電流・電圧変換回路２１０と異なるのは、増幅器２０４を増幅器１０４に置換えている点と、増幅器１０４の入力端１７とこれと同相の電圧変化をするＮｃｈ型ＭＯＳトランジスタ１３のドレインと定電流源１４との接続点との間に数ｐF程度のコンデンサ１９が接続されている点である。
【００２７】
増幅器１０４は、Ｎｃｈ型ＭＯＳトランジスタ１１、１３、１５及び定電流源１２、１４、１６がそれぞれ同一形状、同一サイズの素子で構成される増幅器２０４の構成に加えて、Ｎｃｈ型ＭＯＳトランジスタ１１のドレインと定電流源１２との接続点にゲート・ドレイン間ショートのＮｃｈ型ＭＯＳトランジスタ２０のドレインが接続されると共にソースが接地（接地端子をＧndとする）され、同じく増幅器１０４のＮｃｈ型ＭＯＳトランジスタ１３、１５の各ドレインと各定電流源１４、１６との各接続点にゲート・ドレイン間ショートの各Ｎｃｈ型ＭＯＳトランジスタ２１、２２のドレインが接続されると共にソースが接地されている。
【００２８】
但し、各Ｎｃｈ型ＭＯＳトランジスタ２０、２１、２２は同一形状、同一サイズの素子であるが、他の同一形状、同一サイズのＮｃｈ型ＭＯＳトランジスタ１１、１３、１５とは形状、サイズが違っていてもよい。
【００２９】
この実施例の光電流・電圧変換回路１００の動作を説明する。フォトダイオード３に光入力が無い場合は、光電流Ｉpdは流れず、増幅器１０４の入力端１７と出力端１８は同一電圧となる。従って、増幅器１０４の出力端１８すなわち入力端１７である初段のＭＯＳトランジスタ１１のゲートには定電流源１６から供給される電流とダイオード接続されたＮｃｈ型ＭＯＳトランジスタ２２に応じた電圧が発生する。さらに次段のＭＯＳトランジスタ１３のゲートにも定電流源１２から供給される電流とダイオード接続されたＮｃｈ型ＭＯＳトランジスタ２０に応じた電圧が発生する。さらに次段も同様であり、それぞれのＭＯＳトランジスタ２０、２１、２２及び定電流源１２、１４、１６は各々同一形状、同一サイズの素子となっているため、各ＭＯＳトランジスタ１１、１３、１５のゲートに発生する電圧は同一電圧Ｖｏとなる。
【００３０】
尚、ダイオード接続されたＮｃｈ型ＭＯＳトランジスタ２０、２１、２２が無くても各ＭＯＳトランジスタ１１、１３、１５のゲートに発生する電圧は同一電圧Ｖｏとなるが、各増幅段を構成する同一形状、同一サイズの各定電流源とダイオード接続された各Ｎｃｈ型ＭＯＳトランジスタにより各増幅段の感度が抑えられるため、電圧Ｖｏへの収束がより早く安定したものとなる。
【００３１】
この電圧Ｖｏが増幅器１０４の出力端１８からコンパレータ（図示せず）に出力されると、コンパレータにおいて、基準電圧回路（図示せず）からの基準電圧Ｖref（>Ｖｏ）と比較され、基準電圧Ｖrefより低いので、信号が入っていないものとみなし、論理に応じたＬｏｗまたはｈｉｇｈのレベルの２値信号を出力する。
【００３２】
フォトダイオード３に光入力があると、その光量に応じた光電流Ｉpdが発生し、この光電流Ｉpdが帰還抵抗５に増幅器１０４の出力端１８から入力端１７の方向に流れると共に、増幅器１０４内の各段の増幅作用によりコンデンサ１９の両電極間にも電圧差が生じ、これによりコンデンサ１９にも電流Ｉｃが同時に流れる。
【００３３】
このコンデンサ１９に流れる電流Ｉｃは、コンデンサ１９の１方の電極が接続されたＮｃｈ型ＭＯＳトランジスタ１３のドレインと定電流源１４との接続点が、増幅器１０４の出力端１８と逆相であるため、増幅器１０４の入力端１７からＮｃｈ型ＭＯＳトランジスタ１３のドレインと定電流源１４との接続点の方向に流れる。
【００３４】
従って、帰還抵抗５には（Ｉpd＋Ｉｃ）の合計電流が流れ、その両端にはＶｒ＝（Ｉpd＋Ｉｃ）×Ｒｆ（Ｒｆ：帰還抵抗５の抵抗値）の電圧が発生することになり、光電流が電圧変換されたかたちで増幅器１０４の出力端１８に電圧Ｖａ＝Ｖｏ＋Ｖｒが出力される。
【００３５】
コンデンサ１９を流れる電流Ｉｃは、前述の図６に示した光電流・電圧変換回路２２０の場合と同じく、光電流Ｉpdの時間変化の割合に応じたものとなる。つまり、
Ｉｃ＝Ｃ×ｄ（Ｉpd×Ｒｆ）／ｄｔ
＝Ｃ×Ｒｆ×ｄ（Ｉpd）／ｄｔ
で表わされる電流Ｉｃが、光電流Ｉpd波形の立上がり、立下り時のみにコンデンサ１９に流れ、この電流Ｉｃがフォトダイオード２３の光電流Ｉpdに重畳されて帰還抵抗５に流れ電圧変換されるため、帰還抵抗５の両端に電圧
Ｖｒ＝（（Ｉpd＋Ｉｃ）×Ｒｆ）
が発生し、増幅器１０４の出力端１８にはオーバーシュート、アンダーシュートを含む電圧
Ｖａ＝（Ｖｏ＋（Ｉpd＋Ｉｃ）×Ｒｆ）
が表れる。
【００３６】
上記図１の構成の光電流・電圧変換回路１００の動作を図７（ａ）、（ｂ）、（ｃ）、（ｄ）の波形図を用いて説明する。まず、図７（ａ）に示すようにフォトダイオード３への光入力に応じた光電流Ｉpdが発生する。フォトダイオード３の寄生容量をＣpdとし、増幅器１０４の増幅度をＡｖすると、この光電流波形の立上がり、立下りは、時定数（Ｃpd×Ｒｆ／Ａｖ）で決定される。一方、図７（ｂ）に示すように電流Ｉｃは、前述の通り図７（ａ）の光電流Ｉpdの微分波形となる。従って、帰還抵抗５に流れる電流（Ｉpd＋Ｉｃ）は図７（ｃ）のようになり、この電流が電圧変換されるため、図７（ｄ）に実線で示す電流波形を平行移動したような出力波形Ｖａとなる。図７（ｄ）に示す破線は、コンデンサ１９がないときの波形である。立上がり、立下り時の傾きは、破線よりも実線の方が急峻で、図７（ｄ）の１点鎖線で示された出力５０％変化点までの応答時間の差ΔｔｐLH、ΔｔｐHLは、従来例よりも改善されていることを表わしている。
【００３７】
このように従来の光電流・電圧変換回路２１０にコンデンサ１９を好適に選定し追加することで、回路の規模や動作電流を大きくすることなく回路の応答特性向上と省電力化とを実現できる。
【実施例２】
【００３８】
本発明の第２実施例の光電流・電圧変換回路１１０を図２を参照して説明する。図１に示す光電流・電圧変換回路１００と異なる点は、フォトダイオードの逆バイアスのかけ方を変え、実施例１ではフォトダイオード３のアノード端子が接地されているが、実施例２ではカソード端子を電源電圧端子ＶＤＤに接続し、各増幅段を構成する各ＭＯＳトランジスタをそれぞれ逆極性型に変えると共に、各ＭＯＳトランジスタのソースの接続先を電源電圧端子ＶＤＤにした点、及び各ＭＯＳトランジスタのドレインを定電流源を介して接地（接地端子をＧndとする）した点である。すなわち、増幅器１０４を増幅器１２４に置換え、増幅器１２４の入力端３７とこれと同相の電圧変化をするＰｃｈ型ＭＯＳトランジスタ３３のドレインと定電流源３４との接続点との間に数ｐF程度のコンデンサ３９が接続された構成となっている。
【００３９】
図２において、図１の構成要素に相当するものについては相当符号の数字に２０を加算した符号を付している。尚、増幅器１２４は、Ｐｃｈ型ＭＯＳトランジスタ３１のドレインと定電流源３２との接続点にゲート・ドレイン間ショートのＰｃｈ型ＭＯＳトランジスタ４０のドレインが接続されると共にソースが電源電圧端子ＶＤＤに接続され、同じくＰｃｈ型ＭＯＳトランジスタ３３、３５の各ドレインと各定電流源３４、３６との各接続点にゲート・ドレイン間ショートの各Ｐｃｈ型ＭＯＳトランジスタ４１、４２のドレインが接続されると共にソースが電源電圧端子ＶＤＤに接続されている。
【００４０】
但し、各Ｐｃｈ型ＭＯＳトランジスタ４０、４１、４２は同一形状、同一サイズの素子であるが、他の同一形状、同一サイズのＰｃｈ型ＭＯＳトランジスタ３１、３３、３５とは形状、サイズが違っていてもよい。
【００４１】
この実施例の光電流・電圧変換回路１１０の動作を説明する。フォトダイオード２３に光入力が無い場合は、光電流Ｉpdは流れず、増幅器１２４の入力端３７と出力端３８は同一電圧となる。従って、増幅器１２４の出力端３８すなわち入力端３７である初段のＭＯＳトランジスタ３１のゲートには定電流源３６から供給される電流とダイオード接続されたＰｃｈ型ＭＯＳトランジスタ４２に応じた電圧が発生する。さらに次段のＭＯＳトランジスタ３３のゲートにも定電流源３２から供給される電流とダイオード接続されたＰｃｈ型ＭＯＳトランジスタ４０に応じた電圧が発生する。さらに次段も同様であり、それぞれのＭＯＳトランジスタ４０、４１、４２及び定電流源３２、３４、３６は各々同一形状、同一サイズの素子となっているため、各ＭＯＳトランジスタ３１、３３、３５のゲートに発生する電圧は同一電圧Ｖｏとなる。
【００４２】
尚、ダイオード接続されたＰｃｈ型ＭＯＳトランジスタ４０、４１、４２が無くても各ＭＯＳトランジスタ３１、３３、３５のゲートに発生する電圧は同一電圧Ｖｏとなるが、各増幅段を構成する同一形状、同一サイズの各定電流源とダイオード接続された各Ｐｃｈ型ＭＯＳトランジスタにより各増幅段の感度が抑えられるため、電圧Ｖｏへの収束がより早く安定したものとなる。
【００４３】
この電圧Ｖｏが増幅器１２４の出力端３８からコンパレータ（図示せず）に出力されると、コンパレータにおいて、基準電圧回路（図示せず）からの基準電圧Ｖref（<Ｖｏ）と比較され、基準電圧Ｖrefより高いので、信号が入っていないものとみなし、論理に応じたＬｏｗまたはｈｉｇｈのレベルの２値信号を出力する。
【００４４】
フォトダイオード２３に光入力があると、その光量に応じた光電流Ｉpdが発生し、この光電流Ｉpdが帰還抵抗２５に増幅器１２４の出力端３８から入力端３７の方向に流れると共に、増幅器１２４内の各段の増幅作用によりコンデンサ３９の両電極間にも電圧差が生じ、これによりコンデンサ３９にも電流Ｉｃが同時に流れる。
【００４５】
このコンデンサ３９に流れる電流Ｉｃは、コンデンサ３９の１方の電極が接続されたＰｃｈ型ＭＯＳトランジスタ３３のドレインと定電流源３４との接続点が、増幅器１２４の出力端３８と逆相であるため、Ｐｃｈ型ＭＯＳトランジスタ３３のドレインと定電流源３４との接続点から増幅器１２４の入力端３７の方向に流れる。
【００４６】
従って、帰還抵抗２５には（Ｉpd＋Ｉｃ）の合計電流が流れ、その両端にはＶｒ＝（Ｉpd＋Ｉｃ）×Ｒｆ（Ｒｆ：帰還抵抗２５の抵抗値）の電圧が発生することになり、光電流が電圧変換されたかたちで増幅器１２４の出力端３８に電圧Ｖａ＝Ｖｏ−Ｖｒが出力される。
【００４７】
コンデンサ３９を流れる電流Ｉｃは、前述の図１に示した光電流・電圧変換回路１００の場合と同じく、光電流Ｉpdの時間変化の割合に応じたものとなる。つまり、
Ｉｃ＝Ｃ×ｄ（Ｉpd×Ｒｆ）／ｄｔ
＝Ｃ×Ｒｆ×ｄ（Ｉpd）／ｄｔ
で表わされる電流Ｉｃが、光電流Ｉpd波形の立上がり、立下り時のみにコンデンサ３９に流れ、この電流Ｉｃがフォトダイオード２３の光電流Ｉpdに重畳されて帰還抵抗２５に流れ電圧変換されるため、帰還抵抗２５の両端に電圧
Ｖｒ＝（（Ｉpd＋Ｉｃ）×Ｒｆ）
が発生し、増幅器１２４の出力端３８にはオーバーシュート、アンダーシュートを含む電圧
Ｖａ＝（Ｖｏ−（Ｉpd＋Ｉｃ）×Ｒｆ）
が表れる。
【００４８】
上記図２の構成の光電流・電圧変換回路１１０の動作を図８（ａ）、（ｂ）、（ｃ）、（ｄ）の波形図を用いて説明する。まず、図８（ａ）に示すようにフォトダイオード２３への光入力に応じた光電流Ｉpdが発生する。フォトダイオード２３の寄生容量をＣpdとし、増幅器１２４の増幅度をＡｖすると、この光電流波形の立上がり、立下りは、時定数（Ｃpd×Ｒｆ／Ａｖ）で決定される。一方、図８（ｂ）に示すように電流Ｉｃは、前述の通り図８（ａ）の光電流Ｉpdの微分波形となる。従って、帰還抵抗２５に流れる電流（Ｉpd＋Ｉｃ）は図８（ｃ）のようになり、この電流が電圧変換されるため、図８（ｄ）に実線で示す電流波形を平行移動したような出力波形Ｖａとなる。図８（ｄ）に示す破線は、コンデンサ３９がないときの波形である。立上がり、立下り時の傾きは、破線よりも実線の方が急峻で、図８（ｄ）の１点鎖線で示された出力５０％変化点までの応答時間の差ΔｔｐHL、ΔｔｐLHは、従来例よりも改善されていることを表わしている。
【００４９】
このように第２実施例においてもコンデンサ３９を好適に選定し追加することで、回路の規模や動作電流を大きくすることなく回路の応答特性向上と省電力化とを実現できる。
【００５０】
尚、反転増幅器の段数として、実施例１、２では３段で構成されているが、３段以上の奇数の増幅段を含んでいればよい。また、フォトダイオードに光入力が無い場合の増幅器の初期出力値となる電圧Ｖｏが安定するように、実施例１では増幅器１０４に各Ｎｃｈ型ＭＯＳトランジスタ２０、２１、２２を、実施例２では増幅器１２４に各Ｐｃｈ型ＭＯＳトランジスタ４０、４１、４２を接続しているが、これらが無くてもよい。さらにまた、受光素子として、ＰＩＮフォトダイオードの他、アバランシェ・フォトダイオードを用いてもよい。
【産業上の利用可能性】
【００５１】
本発明の光電流・電圧変換回路は、赤外線通信や光ケーブル通信等の光受信回路に広く適用できる。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１実施例の光電流・電圧変換回路１００を示す回路図。
【図２】本発明の第２実施例の光電流・電圧変換回路１１０を示す回路図。
【図３】フォトカプラの基本構成を示す図。
【図４】従来の一実施例の光電流・電圧変換回路２００を示す回路図。
【図５】光電流・電圧変換回路に用いられる増幅器の一例２１０を示す回路図。
【図６】従来の他の実施例の光電流・電圧変換回路２２０を示す回路図。
【図７】図１、図６に示す光電流・電圧変換回路の動作を説明する波形図。
【図８】図２に示す光電流・電圧変換回路の動作を説明する波形図。
【符号の説明】
【００５３】
１    発光素子
２    受光素子
３、２３、４３    フォトダイオード
４、１０４、１２４、２０４    増幅器
５、２５、４５    帰還抵抗
６    コンパレータ
７    基準電圧回路
１１、１３、１５    Ｎｃｈ型ＭＯＳトランジスタ
１２、１４、１６    定電流源
１７、３７、４６、５６    入力端
１８、３８、４７、５７    出力端
１９、３９、５９    コンデンサ
３１、３３、３５    Ｐｃｈ型ＭＯＳトランジスタ
３２、３４、３６    定電流源
４１    前段トランジスタ
４２    後段トランジスタ
ＶＤＤ    電源電圧端子
１００、１１０        本発明の光電流・電圧変換回路
２００、２１０、２２０    従来の光電流・電圧変換回路
【図１】
2005217468.tif 000003
【図２】
2005217468.tif 000004
【図３】
2005217468.tif 000005
【図４】
2005217468.tif 000006
【図５】
2005217468.tif 000007
【図６】
2005217468.tif 000008
【図７】
2005217468.tif 000009
【図８】
2005217468.tif 000010