(57)【要約】【課題】  半田材料の使用量が減少可能で、半田材料の浸透や架橋現象が回避可能でしかも電気接続パッドのピッチが縮小されるように、ファインピッチが許容される、半導体パッケージ基板のプリ半田構造及びその製法を提供する。【解決手段】  少なくとも表面に複数の電気接続パッドが形成された半導体パッケージ基板を備え、該半導体パッケージ基板が前段回路パターン工程が完成された基板であり、該基板の表面に絶縁保護層が形成され、該絶縁保護層にはそれらの電気接続パッドが露出するように複数の開孔があり、そして、該絶縁保護層及び開孔の表面に導電層が形成され、該導電層にパターンマスキング層が形成されることで、一部の導電層を被覆し電気メッキする開孔を限定し、最後に、該電気メッキする開孔に導電柱と半田材料とが順に電気メッキ形成されており、該レジスト層、該導電柱、及び半田材料に被覆されていない導電層を除去した後、該半田材料にリフローソルダリングの工程を行い、該導電柱の上表面を完全的に被覆するプリ半田バンプが形成されるようにする。【選択図】  なし【特許請求の範囲】
【請求項１】
半導体パッケージ基板の表面に形成された電気接続パッドと、
前記電気接続パッドに形成された導電柱と、
前記導電柱に形成された半田材料層とを備えることを特徴とする半導体パッケージ基板のプリ半田構造。
【請求項２】
前記電気接続パッドと前記導電柱との間に、前記電気接続パッドの上表面を完全に被覆する導電層をさらに備えることを特徴とする請求項1に記載の半導体パッケージ基板のプ
リ半田構造。
【請求項３】
前記電気接続パッドの周囲に絶縁保護層が形成され、該絶縁保護層には前記電気接続パッドが露出するように複数の開孔が設けられていることを特徴とする請求項1又は２に記
載の半導体パッケージ基板のプリ半田構造。
【請求項４】
前記導電柱の高さが、前記絶縁保護層の開孔の高さよりも低い、あるいは該開孔の高さと等しいことを特徴とする請求項３に記載の半導体パッケージ基板のプリ半田構造。
【請求項５】
前記導電柱の高さが前記絶縁保護層の開孔の高さよりも高いことを特徴とする請求項３に記載の半導体パッケージ基板のプリ半田構造。
【請求項６】
前記導電柱が、鉛、スズ、銀、銅、金、ビスマス、アンチモン、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、テルル及びガリウムからなる金属群から選択される一つの材料からなることを特徴とする請求項1又は２に記載の半導体パッケージ基板の
プリ半田構造。
【請求項７】
前記導電層が、銅、スズ、ニッケル、クロム、チタン、銅クロム合金及びスズ鉛合金からなる群から選択される一つの材料からなることを特徴とする請求項２に記載の半導体パッケージ基板のプリ半田構造。
【請求項８】
前記半田材料が、鉛、スズ、銀、銅、金、ビスマス、アンチモン、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、テルル及びガリウムからなる群の元素の混合物からなる合金から選択されることを特徴とする請求項1又は２に記載の半導体パッケージ
基板のプリ半田構造。
【請求項９】
前記半田材料が、リフローソルダリングの工程の後、プリ半田に形成されることを特徴とする請求項1又は２に記載の半導体パッケージ基板のプリ半田構造。
【請求項１０】
前記導電柱と前記半田材料層との間に段差が形成されていることを特徴とする請求項５に記載の半導体パッケージ基板のプリ半田構造。
【請求項１１】
前記プリ半田が、前記導電柱の上表面に完全に被覆されていることを特徴とする請求項９に記載の半導体パッケージ基板のプリ半田構造。
【請求項１２】
少なくとも一表面に複数の電気接続パッドを含む導電回路層が形成されたパッケージ基板を提供するステップと、
前記パッケージ基板の表面に絶縁保護層が形成され、該絶縁保護層には前記電気接続パッドが露出するように複数の開孔が形成されるようにするステップと、
前記絶縁保護層の開孔に導電柱と半田材料層とが順に形成されるようにするステップとを備えることを特徴とする半導体パッケージ基板のプリ半田構造の製法。
【請求項１３】
前記絶縁保護層と開孔との表面に導電層が形成され、前記導電層の上にパターン化レジスト層が形成され、電気メッキされる開孔が規定されるようにするステップと、
前記電気メッキされる開孔に導電柱と半田材料層とが順に電気メッキで形成されるようにするステップとをさらに備えることを特徴とする請求項１２に記載の半導体パッケージ基板のプリ半田構造の製法。
【請求項１４】
前記導電柱の高さが前記絶縁保護層の開孔の高さ以下であることを特徴とする請求項１２又は１３に記載の半導体パッケージ基板のプリ半田構造の製法。
【請求項１５】
前記導電柱の高さが前記絶縁保護層の開孔の高さより高いことを特徴とする請求項１２又は１３に記載の半導体パッケージ基板のプリ半田構造の製法。
【請求項１６】
前記レジスト層、前記導電柱、及び前記半田材料層で被覆されていない導電層を除去するステップをさらに備えることを特徴とする請求項１３に記載の半導体パッケージ基板のプリ半田構造の製法。
【請求項１７】
前記導電柱と前記半田材料層で被覆されていない導電層とをエッチング工程によって除去することを特徴とする請求項１３に記載の半導体パッケージ基板のプリ半田構造の製法。
【請求項１８】
前記導電柱と前記半田材料層との間に段差が形成されていることを特徴とする請求項１６又は１７に記載の半導体パッケージ基板のプリ半田構造の製法。
【請求項１９】
前記半田材料をリフローソルダリングして、プリ半田を形成するステップをさらに備えることを特徴とする請求項１６又は１７に記載の半導体パッケージ基板のプリ半田構造の製法。
【請求項２０】
印刷、スピンコーティング、もしくは貼合のいずれかによって、前記絶縁保護層を前記基板の表面に塗布し、
前記絶縁保護層がパターン化工程によって前記導電回路層に被覆され、前記電気接続パッドが前記基板の表面に露出されることを特徴とする請求項１２又は１３に記載の半導体パッケージ基板のプリ半田構造の製法。
【請求項２１】
前記導電層が前記導電柱の電気メッキに必要な電流伝導ルートとして用いられていることを特徴とする請求項１３に記載の半導体パッケージ基板のプリ半田構造の製法。
【請求項２２】
前記レジスト層がドライフィルム、又は液体フォトレジストのフォトレジスト層からなることを特徴とする請求項１３に記載の半導体パッケージ基板のプリ半田構造の製法。
【請求項２３】
前記レジスト層が、印刷、スピンコーティングもしくは貼合のいずれかによって前記導電層の表面に形成され、露光、現像によってパターン化されることを特徴とする請求項１３に記載の半導体パッケージ基板のプリ半田構造の製法。
【請求項２４】
前記導電柱が、鉛、スズ、銀、銅、金、ビスマス、アンチモン、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、テルル及びガリウムの金属から選択される材料の一つからなることを特徴とする請求項１２又は１３に記載の半導体パッケージ基板のプリ半田構造の製法。
【請求項２５】
前記導電層が、銅、スズ、ニッケル、クロム、チタン、銅クロム合金及びスズ鉛合金か
らなる群から選択される材料の一つからなることを特徴とする請求項１３に記載の半導体パッケージ基板のプリ半田構造の製法。
【請求項２６】
前記半田材料が、鉛、スズ、銀、銅、金、ビスマス、アンチモン、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、テルル及びガリウムからなる群の元素の混合物からなる合金から選択されることを特徴とする請求項１２又は１３に記載の半導体パッケージ基板のプリ半田構造の製法。
【請求項２７】
前記プリ半田が、前記導電柱の上表面に完全に被覆されていることを特徴とする請求項１９に記載の半導体パッケージ基板のプリ半田構造の製法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージ基板のプリ半田構造及びその製法に関し、特に、パッケージ基板の電気接続パッドにプリ半田構造を電気メッキとエッチング方式によって形成する製法に関するものである。
【背景技術】
【０００２】
パッケージをより軽薄短小にするために、業界では、回路幅やボンディングパッドサイズが小さくなるファインピッチ（Fine-pitch）製品を生産することを目標として継続的な努力を行っている。例えば、ボールグリッドアレイ（BGA、 Ball Grid Array）、フリッ
プチップ（Flip Chip）、チップサイズパッケージ（CSP、Chip Size Package）及びマル
チチップモジュール（MCM、Multi Chip Module）等のようにIC面積の縮小ができ、且つ高密度と多ピン化できる特性を有するパッケージは、次第にパッケージ市場の主流になってきている。フリップチップ技術を例に挙げれば、現行のフリップチップ技術は、半導体集積回路（IC）チップの表面上に電極電気接続パッド（Electrode pads）が配置され、有機配線板上に対応した電気接続パッドが形成され、該チップと配線板との間に半田バンプ（Solder bump）又はその他の導電接着材料が設けられ、該チップが電気接触面が下に向く
ように該配線板に設けられている。
【０００３】
該半田バンプ又は導電接着材料からなるプリ半田構造は、該チップと配線板との間の電気入力／出力（I／O）及び機械的な接続として用いられる。従来のフリップチップ技術のプリ半田構造を図1、図2、図3に示す。
【０００４】
図1に示すように、複数の金属バンプ11は、チップ13の電極パッド12に形成され、半田
からなる複数のプリ半田バンプ14は、配線板16の電気接続パッド15に形成されている。該プリ半田バンプ14を溶融させるに十分なリフローソルダリング温度の条件下で、プリ半田バンプ14を対応した金属バンプ11にリフローソルダリングすることによって、半田ジョイント（Joint）17が形成できる。半田バンプ、半田ジョイントとしては、さらに、該チッ
プ13及び該配線板16との隙間にベースペースト材料18を充填することで、該チップ13及び該配線板16との熱膨張を抑制し、該半田ジョイント17の応力を低減させる。
【０００５】
図2に示すように、有機配線板2の表面絶縁保護層22の上に複数の接触パッド21aと導電
トレース21bが形成され、それらの接触パッド21a及び導電トレース21bは、典型的には、
金属材料（例えば、銅）からなる。その後、該配線板2の表面上に形成された回路層の保
護や絶縁をするために、該配線板2の表面上に有機絶縁保護層24、例えば絶縁インク（緑
色のペイント）よりなる層が形成されている。そのうち、該有機絶縁保護層24には、該配線板2表面の接触パッド21aが露出するように複数の開孔が形成されている。最後に、該接触パッド21aには、その後のフリップチップ半田ジョイントの形成のために、プリ半田バ
ンプ25が形成されている。
【０００６】
図3はパッケージ基板30を示す。パッケージ基板30はその表面に例えば絶縁インク（緑
色のペイント）で構成される半田マスク31が形成され、半田ペースト（Solder Paste）である半田材料（図示せず）により形成箇所を限定するための複数の電気接続パッド32を備えている。まず、該パッケージ基板30に複数のグリッド33aを有するステンシル33が設け
られ、該ステンシル33上に半田材料を使用して、例えば、該ステンシル33上にローラ34を利用して往復ローリングし、あるいは該半田材料はスプレー方式（Spraying）によって該ステンシル33のグリッド33aを通過し、該ステンシル33が除去された後、該電気接続パッ
ド32の上に半田（図示せず）が形成される。その後、該半田を溶融させるに十分なリフロ
ーソルダリング（Reflow-soldering）の温度の条件下で、リフローソルダリング工程を行い、該半田がリフローソルダリングされ該基板30の電気接続パッド32に半田バンプが形成される。このように、半導体パッケージ基板上にプリ半田構造がステンシル印刷技術（Stencil printing technology）によって形成される。特許文献１、２、及び３には、これ
らステンシル印刷技術及び該ステンシル技術を利用したプリ半田バンプ工程が開示されている。
【０００７】
しかし、電子製品の微小化、及び機能の増加の需用に応じるように、配線板／パッケージ基板の回路設計がよりいっそう密集してきて、層間も軽薄となってきている。このため、高密度や多ピン化の特性を有するパッケージ構造とするためには、それに伴い回路幅とボンディングパッドのサイズを縮小しなければならない。こうした趨勢のもとで、ボンディングパッド等の回路の隙間は持続的に縮減している。この場合、これらボンディングパッドの間の絶縁保護層が接触パッド面積部分を一部マスクすることとなり、該絶縁保護層に露出したパッドのサイズがより縮小してしまい、その後、半田バンプを形成するときに位置合わせの問題が起こり、しかも、半田が該電気接続パッドに付着しにくくなり、ステンシル印刷技術の歩留まりが低くなるだけでなく、リフローソルダリングの場合、熱溶融された半田材料がオーバーフローする現象が発生する。
【０００８】
同時に、半田材料は粘度（viscosity）があるため、印刷の回数が多くなるに伴い、ス
テンシルの壁に残留した半田材料も多くなり、次の印刷に使用される半田材料の数量や形状及び設計のスペックに合わなくなるおそれがある。さらに、該絶縁保護層が占めた空間、形成された高さの影響で、ステンシル印刷技術におけるステンシル開孔サイズが小さくなるため該ステンシルの型開けが困難となり、該ステンシルの製造コストが上昇し、さらに該ステンシルの開孔がファインピッチであるため、半田材料は通過しにくく、工程上問題となっている。
【０００９】
したがって、上記のように、従来の技術を利用して、半導体パッケージ基板のプリ半田構造を形成する場合、工程に用いる材料費用の増加、工程が不便であることや信頼性の低下のみならず、各電気パッドの間にさらに必要とされるファインピッチ（Fine pitch）を達成することができないため銅粒子が遷移し、リフローソルダリングの場合熱溶融された半田材料の流動性が良くなり、オーバーフローして該銅粒子とリンクし、架橋（bridge）現象による回路短絡の問題が生じ、工程がこれら問題により制限されている。
【００１０】
これら問題を解決する手段として、特許文献４には、パッケージ基板上に非半田材料層を形成し、該非半田材料層の上に半田材料からなる柱状物（pillar）を形成し、該柱状物の表面に半田材料からなる半田バンプを収容して、リフローソルダリングの後に、半田バンプの形状や立ち上がり高度を該柱状物によって限定する発明が開示されている。しかし、特許文献４の発明では、半田材料を大量に使用し、半田バンプの半田ジョイントを確保しなければならないため、半田材料のコストが上昇するとともに、半田材料のメッキには長時間がかかり、しかも作業箇所の限定（define）が困難であるため、工程作業時間が増加し、工程作業が難しくなり、半田材料の大量使用による材料のコストの上昇だけでなく、工程のコストが大幅に上昇する。
【００１１】
しかも、電気メッキマスキング層の制限のため、該電気接続パッドには均一な電気メッキ半田材料からなる層が形成されず、充分に半田材料で電気接続パッドに電気メッキするには、形成される電気メッキマスキング層の特性や厚みへの要求は極めて煩雑となるため、工程が複雑になる。同時に、該方法は、ボンディングパッドと半田材料からなる層との接触面積による制限のため、半田材料から形成されるプリ半田の強度（結合力）が十分ではなく、プリ半田の信頼性のテストを通過することができない。
【００１２】
したがって、上記の問題に鑑みて、従来の技術におけるステンシル工程の歩留まりの低下、高材料費、工程作業の困難性、工程作業時間の増加、ファインピッチの供給不能、架橋現象の発生、及び半田材料の電気メッキの場合の信頼性の低下等が生じるような問題の解決、及び、半導体パッケージ基板のプリ半田構造を効率的に形成することは、実に解決すべき課題である。
【特許文献１】米国特許第５，６７２，５４２号明細書
【特許文献２】米国特許第６，０４７，６３７号明細書
【特許文献３】米国特許第６，５５１，９１７号明細書
【特許文献４】米国特許第５，９２６，７３１号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記のような従来の技術の欠点に鑑みて、本発明は、半田材料の使用量が減少可能な半導体パッケージ基板のプリ半田構造及びその製法を提供することを目的とする。
また、本発明は、半田材料の浸透が回避可能な半導体パッケージ基板のプリ半田構造及びその製法を提供することを目的とする。
【００１４】
また、本発明は、架橋現象が回避可能で、しかも電気接続パッドのピッチが縮小されるように、ファインピッチが許容される、半導体パッケージ基板のプリ半田構造及びその製法を提供することを目的とする。
【００１５】
また、本発明は、材料コストを低減可能な半導体パッケージ基板のプリ半田構造及びその製法を提供することを目的とする。
また、本発明は、工程の時間を短縮可能な半導体パッケージ基板のプリ半田構造及びその製法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的やその他の目的を達成するために、本発明に係る半導体パッケージ基板のプリ半田構造及びその製法においては、少なくとも表面に複数の電気接続パッドが形成された半導体パッケージ基板を備え、該半導体パッケージ基板が前段回路パターン工程が完成された基板であり、該基板の表面に絶縁保護層が形成され、該絶縁保護層にはそれらの電気接続パッドが露出するように複数の開孔があり、そして、該絶縁保護層及び開孔の表面に導電層が形成され、該導電層にパターンマスキング層が形成されることで、一部の導電層を被覆し電気メッキする開孔を規定し、最後に、該電気メッキする開孔に導電柱と半田材料層とが順に電気メッキ形成されている。
【００１７】
すなわち、本発明に係るプリ半田構造は、
半導体パッケージ基板の表面に形成された電気接続パッドと、
前記電気接続パッドに形成された導電柱と、
前記導電柱に形成された半田材料層とを備えることを特徴とする。
【００１８】
本発明に係るプリ半田構造は、前記電気接続パッドと前記導電柱との間に、前記電気接続パッドの上表面を完全に被覆する導電層をさらに備えることが好ましい。
本発明に係るプリ半田構造は、前記電気接続パッドの周囲に絶縁保護層が形成され、該絶縁保護層には前記電気接続パッドが露出するように複数の開孔が設けられていることが好ましい。
【００１９】
本発明に係るプリ半田構造は、前記導電柱の高さが前記絶縁保護層の開孔の高さよりも低いこと、あるいは、該開孔の高さと等しいことが好ましい場合がある。また、前記導電柱の高さが前記絶縁保護層の開孔の高さよりも高いことが好ましい場合もある。
【００２０】
本発明に係るプリ半田構造は、前記導電柱が、鉛、スズ、銀、銅、金、ビスマス、アンチモン、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、テルル及びガリウムからなる金属群から選択される一つの材料からなることが好ましい。
【００２１】
本発明に係るプリ半田構造は、前記導電層が、銅、スズ、ニッケル、クロム、チタン、銅クロム合金及びスズ鉛合金からなる群から選択される一つの材料からなることが好ましい。
【００２２】
本発明に係るプリ半田構造は、前記半田材料が、鉛、スズ、銀、銅、金、ビスマス、アンチモン、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、テルル及びガリウムからなる群の元素の混合物からなる合金から選択されることが好ましい。
【００２３】
本発明に係るプリ半田構造は、リフローソルダリングの工程の後、プリ半田に形成されることが好ましい。
本発明に係るプリ半田構造は、前記導電柱と前記半田材料層との間に段差が形成されていることが好ましい。
【００２４】
本発明に係るプリ半田構造は、前記プリ半田が、前記導電柱の上表面に完全に被覆されていることが好ましい。
本発明に係るプリ半田構造の製法は、
少なくとも一表面に複数の電気接続パッドを含む導電回路層が形成されたパッケージ基板を提供するステップと、
前記パッケージ基板の表面に絶縁保護層が形成され、該絶縁保護層には前記電気接続パッドが露出するように複数の開孔が形成されるようにするステップと、
前記絶縁保護層の開孔に導電柱と半田材料層とが順に形成されるようにするステップとを備えることを特徴とする。
【００２５】
本発明に係るプリ半田構造の製法では、
前記絶縁保護層と開孔との表面に導電層が形成され、前記導電層の上にパターン化レジスト層が形成され、電気メッキされる開孔が規定されるようにするステップと、
前記電気メッキされる開孔に導電柱と半田材料層とが順に電気メッキで形成されるようにするステップとをさらに備えることが好ましい。
【００２６】
本発明に係るプリ半田構造の製法では、前記導電柱の高さは前記絶縁保護層の開孔の高さよりも低い、あるいは該開孔の高さと等しいこと好ましい場合がある。また、前記導電柱の高さは前記絶縁保護層の開孔の高さより高いことが好ましい場合もある。
【００２７】
本発明に係るプリ半田構造の製法では、前記レジスト層、前記導電柱、及び前記半田材料層で被覆されていない導電層を除去するステップをさらに備えることが好ましい。
本発明に係るプリ半田構造の製法では、前記導電柱と前記半田材料層で被覆されていない導電層とをエッチング工程によって除去することが好ましい。
【００２８】
本発明に係るプリ半田構造の製法では、前記導電柱と前記半田材料層との間に段差が形成されていることが好ましい。
本発明に係るプリ半田構造の製法では、前記半田材料をリフローソルダリングして、プリ半田を形成するステップをさらに備えることが好ましい。
【００２９】
本発明に係るプリ半田構造の製法では、印刷、スピンコーティング、もしくは貼合のいずれかによって、前記絶縁保護層を前記基板の表面に塗布し、
前記絶縁保護層がパターン化工程によって前記導電回路層に被覆され、前記電気接続パッドが前記基板の表面に露出されることが好ましい。
【００３０】
本発明に係るプリ半田構造の製法では、前記導電層が前記導電柱の電気メッキに必要な電流伝導ルートとして用いられていることが好ましい。
本発明に係るプリ半田構造の製法では、前記レジスト層がドライフィルム、又は液体フォトレジストのフォトレジスト層からなることが好ましい。
【００３１】
本発明に係るプリ半田構造の製法では、前記レジスト層が、印刷、スピンコーティングもしくは貼合のいずれかによって前記導電層の表面に形成され、露光、現像によってパターン化されることが好ましい。
【００３２】
本発明に係るプリ半田構造の製法では、前記導電柱が、鉛、スズ、銀、銅、金、ビスマス、アンチモン、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、テルル及びガリウムの金属から選択される材料の一つからなることが好ましい。
【００３３】
本発明に係るプリ半田構造の製法では、前記導電層が、銅、スズ、ニッケル、クロム、チタン、銅クロム合金及びスズ鉛合金からなる群から選択される材料の一つからなることが好ましい。
【００３４】
本発明に係るプリ半田構造の製法では、前記半田材料が、鉛、スズ、銀、銅、金、ビスマス、アンチモン、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、テルル及びガリウムからなる群の元素の混合物からなる合金から選択されることが好ましい。
【００３５】
本発明に係るプリ半田構造の製法では、前記プリ半田が前記導電柱の上表面に完全に被覆されていることが好ましい。
前記工程によれば、本発明に係る半導体パッケージ基板のプリ半田構造は、電気接続パッド、導電層、導電柱、及び半田材料層を備える。該電気接続パッドは、半導体パッケージ基板の表面に形成され、それらの電気接続パッドの周囲に絶縁保護層が形成され、該絶縁保護層には該電気接続パッドが露出するように複数の開孔が設けられている。該導電層は該電気接続パッドの表面に形成され、該導電柱は該導電層に形成され、該半田材料は該導電柱に形成され、該半田材料がリフローソルダリングされたあとプリ半田バンプが形成され、該プリ半田バンプは該導電柱の上表面に完全に被覆されている。
【００３６】
本発明に係る半導体パッケージ基板のプリ半田構造の製法は、パッケージ基板の表面に導電層及び導電柱が形成させておき、該導電柱の上に半田材料層が電気メッキで形成されている。このようにすることにより、まず、材料コストが低く且つ電気メッキ速度が速い銅メッキ材料より銅質の導電柱をメッキにより形成し、その後、コストが高く且つ電気メッキ速度が遅い半田材料を電気メッキすることができるため、わずかな半田材料の使用で十分である。
【００３７】
また、電気接続パッドピッチ（pad pitch）とは、隣接した2つの電気接続パッドの中心間の距離のことをいい、電気接続パッドの間隔（pad distance）とは、隣接する2つの電
気接続パッドの外周の最短距離のことをいう。
【００３８】
該導電層をエッチングすることによって各導電柱をサイドエッチングすることができ、電気接続パッドピッチが変わらない場合でも、各導電柱の間の間隔を拡大することで、銅イオンがこれら導電柱の距離の接近しすぎによって遷移する現象を回避し、電気接続パッドに小さいピッチが許容される。さらに、従来のステンシル印刷工程における電気接続パッドサイズとピッチが縮小された場合のステンシル開孔がそれに伴って小さくなることに
よって発生する工程コストが上昇する問題や技術上の問題、また、ステンシル印刷回数の確認や清潔さに関わる問題による工程の不便さ等による欠点を解決することができる。
【００３９】
同時に、従来のように半田材料を電気メッキする場合は、半田材料を電気メッキする際に使用される該導電層に被覆された電気メッキマスキング層に電流伝導ルートである導電層が影響されること、電気メッキ過程において電気接続パッド、導電層及びその形成された半田材料層が該電気メッキマスキング層の汚染されること、により信頼性が低下するといった問題を生じるが、本発明に係る電気接続パッドは半田材料に直接接触しないので、これら問題を有効に防止することができる。
【００４０】
したがって、本発明に係る製法によって得られるプリ半田構造は、従来技術の種々の欠点を解決することができ、必要とする半田材料の使用量の減少のみならず、従来の工程において発生する電気メッキ半田材料による浸透や架橋現象を回避し、ファインピッチを有する電気接続パッドが提供されるようになり、さらに半田材料の使用量の低下によって材料コストが低減し、工程の時間が短縮する。
【発明の効果】
【００４１】
本発明に係る工程においては、まず電気メッキ方式によって材料コストが低い導電柱が形成され、一部の半田材料層が該導電柱に取って代わるので、必要とされる半田材料使用量が効果的に減少し、コストもこれに伴って低減し、且つ従来技術のように形成された回路が破壊されることはない。また、周知なステンシル印刷工程においては、電気接続パッドのサイズやピッチが小さくなる場合、ステンシルの開孔がそれに伴って小さくする必要があり、工程コストの上昇や技術上の課題が発生するが、本発明が適用される場合、これら課題などを回避することができ、ステンシル印刷の回数や、清潔さに関わる問題により生じる工程上の不便さ等の欠点を解決することができる。
【００４２】
同時に、エッチング工程を経た導電柱46はサイドエッチングされるため、それらの導電柱46の間隔（pad distance）を拡大することによって、該導電柱の間の銅イオンの遷移現象の回避のみならず、電気接続パッドの間に小さいピッチ（pad pitch）が許容され、フ
ァインピッチの半導体パッケージ基板のプリ半田構造が本発明に係る製法によって完成される。しかも、本発明においては、銅柱のような導電柱46の電気メッキに要する時間は半田材料の電気メッキに要する時間より短いため、低コストで且つ電気メッキ速度が大きい導電柱46を電気メッキしておくことにより、材料コストが低減することができるととともに、所要の工程時間も短縮され、工程プロセスが加速されるようにもできる。
【００４３】
さらに、本発明の工程においては、導電層に導電柱を形成させておき、その後、半田材料が電気メッキされることによって、従来のように半田材料が電気メッキされる場合と比べ、半田材料が電気メッキ液によって該導電層に被覆された電気メッキレジスト層に浸透することや、リフローソルダリングの場合に架橋現象が生じることを回避することができる。
【００４４】
本発明において示される図面は、電気接続パッドの一部について示しているが、実際には、該電気接続パッド及びプリ半田の数は、実際の工程の需要に応じて設計されており、パッケージ基板の表面に分布して存在している。また、該工程は、パッケージ基板の単一側面又は両側面に施されていても良い。そして、一般の配線板についてのレイアウト設計において精密配線やプリ半田の形成を必要とする場合には、本発明に記載の技術が適用されることは当然である。
【００４５】
下記実施の形態は本発明を例示する目的で示すものであり、本発明は、これらによって何ら限定されるものではない。本発明に係る実質的な技術内容は、下記の特許請求の範囲
に定義される。本発明はこの技術分野に精通したものが特許請求の範囲を脱しない範囲で色々な修飾や変更が可能であり、そうした修飾や変更は本発明の技術範囲に入るものである。
【発明を実施するための最良の形態】
【００４６】
以下に、特定の具体実施例に基づいて、本発明の実施方式を説明する。この技術分野の当業者は、本発明のその他の利点や効果を明細書に記載された内容によって容易に理解することができる。本発明に係る実質的な技術内容は、広汎に特許請求の範囲内に定義される。他人に完成されたいかなる技術や方法であっても、特許請求の範囲に定義されたものとまったく同然であり、又は同一であり、同等の効果を有する変更であれば、特許請求の範囲に含まれると思われる。また、本発明は図示の実施の形態に限定されるものではなく、本発明の技術思想の範囲内で数々の変更態様で実施が可能であることは言うまでもない。
【００４７】
以下の実施例は、本発明の観点をさらに詳しく説明するものである。ただし、本発明の範囲はこれらの実施例に限定されるものではない。
図4-Aないし図4-Iは本発明に係る半導体パッケージ基板のプリ半田構造の製法の好ましい実施例を示す断面図である。ここで、これら図面はいずれも簡略化されたイメージ図であって、本発明の基本構造を模式的に示したものである。その示された構成は実際に実施された場合の数、形状、及びサイズの縮尺に基づいて描かれたものではなく、実際に実施した場合の数、形状、及びサイズの縮尺は任意に選択して設計することができ、且つその構成レイアウトの形態はより複雑である場合がある。
【００４８】
図4-Aに示すように、半導体パッケージ基板41は前段回路パターン化工程が完成された
基板であって、その表面に電気接続パッド421を含む複数の導電回路層42が形成されてい
る。パッケージ基板に導電回路と電気接続パッドとが形成される工程についての技術は極めて雑多で、且つ業界で周知の工程技術であり、本願の目的とする技術特徴ではないため、ここでは詳しい説明を省略する。
【００４９】
図4-Bに示すように、電気接続パッド421が形成されたパッケージ基板4の表面に絶縁保
護層43が形成されている。本実施例においては、印刷、スピンコーティング（spin coating）及び貼合のいずれかの手段を利用して、該絶縁保護層43を該基板4の表面に塗布し、
パターン化工程によって該絶縁保護層43が該導電回路層42を被覆して、該電気接続パッド421が該基板4の表面に露出するようにする。
【００５０】
該絶縁保護層43は、例えば、エポキシ樹脂を基材とする絶縁インク（緑色のペイント）などのディウェッティング（dewetting）特性を有する半田マスク材料から構成され、該
電気接続パッド421が露出するように、該絶縁保護層43に複数の開孔431が形成されている。該電気接続パッド421のピッチ（pad pitch）とは、隣接する2つの電気接続パッド421の中心間の距離のことをいい、該電気接続パッド421の間隔（pad distance）とは、隣接し
た2つの電気接続パッド421の外周の最短距離のことをいう。そのうち、該絶縁保護層43は有機又は無機の耐酸化膜のいずれかであって、ディウェッティング（dewetting）特性を
有する半田マスク材料からなっても良く、絶縁インク（緑色のペイント）に限定されるものではない。
【００５１】
図4-Cに示すように、該絶縁保護層43及び開孔431の表面には導電層（seed layer）44が形成されている。該導電層44は主として後述の電気メッキ半田材料層に必要な電流伝導ルートとして用いられ、金属、合金又はこれら複数の組合せの層が積層された金属層からなり、例えば銅、スズ、ニッケル、クロム、チタン、銅クロム合金又はスズ鉛合金などの組合せから選ばれる金属から構成される。また、該導電層44は物理蒸着法（PVD）、化学蒸
着法（CVD）、無電解メッキ又は化学積層などの方法によって形成され、例えばスパッタ
リング法（sputtering）、蒸着法（evaporation）、アーク蒸着法（arc vapor deposition）、イオンビームスパッタリング法（ion beam sputtering）、レーザーアブレーション積層法（laser ablation deposition）、プラズマ促進の化学蒸着法（CVD）又は無電解メッキ法などの方法によって形成されている。ただし、実際の操作の経験によれば、該導電層44は無電解メッキ銅粒子からなるのが好ましい。
【００５２】
図4-Dに示すように、該パッケージ基板41には、フォトレジスト層45が該絶縁保護層43
における一部の導電層44を被覆するように、パターン化レジスト層45が形成されている。該レジスト層45は、例えばドライフィルム又は液体フォトレジスト等からなるフォトレジスト層（photoresist）であっても良く、印刷、スピンコーティング（spin coating）又
は貼合のいずれかにより該導電層44の表面に形成され、露光、現像等によってパターン化されることで、該レジスト層45が該絶縁保護層43における一部の導電層44のみを被覆し、複数の電気メッキされる開孔451が露出しており、該電気メッキされる開孔451は該電気接続パッド421に対応した箇所に形成されている。
【００５３】
図4-Eに示すように、該パッケージ基板41に電気メッキ（electroplation）工程の処理
を行い、該導電層44の有する導電特性によって、電気メッキの場合、電流伝導ルートとして、それらの電気メッキされる開孔451に導電柱46が形成されるようにする。導電柱46の
材料は、鉛、スズ、銀、銅、金、ビスマス、アンチモン、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、テルル及びガリウム等の金属のいずれかである。ただし、実際の操作経験によれば、銅はよく用いられる電気メッキ材料で且つコストが低いため、該導電柱46は電気メッキした銅からなるのが好ましいが、これに限定されるものではない。さらに、該導電柱46の先端部分は絶縁保護層開孔431の高さより高くても良く、該絶縁
保護層開孔431の高さと同じであってもあるいは低くても良い。本実施例の図面は該導電
柱46の先端部分が該絶縁保護層開孔431の高さより高いものを例に説明しているが、これ
に限定されるものではない。
【００５４】
図4-Fに示すように、導電柱46に電気メッキ（electroplating）工程による処理を行い
、これにより得られた導電柱46の導電特性によって、導電層44を電気メッキする場合の電流伝導ルートとして、導電柱46に半田材料層47が電気メッキ形成される。該半田材料層47は鉛、スズ、銀、銅、金、ビスマス、アンチモン、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、テルル及びガリウム等の金属のいずれかからなる組合せの元素の混合物からなる合金から選択される材料からなる。
【００５５】
図4-Gに示すように、さらにレジスト層45を除去することができる。そのうち、該レジ
スト層45を除去する工程は周知のものであるため、ここでは詳しい説明を省略する。
図4-Hに示すように、該電気接続パッド421に被覆された導電柱46や該半田材料層47の一部を残すように、例えば該導電柱46や該半田材料層47で被覆されていない導電層44をエッチング等の工程によって除去しても良い。エッチング工程において、エッチング液は該導電層44を除去するとともに、該導電柱46にもエッチングの働きをするため、該導電柱46がエッチングされることとなる。したがって、エッチング工程で処理した後は、導電柱46と半田材料47とに段差（step）が形成される。
【００５６】
該導電層44は極薄の膜層であってもよく、エッチングに要する時間が長すぎることによって、形成された回路が破壊することを回避することもできる。本発明では、導電層44が厚く形成されたものであっても良く、電流の通過が加速され、電気メッキの時間が短縮され、好ましい電気メッキ効果が得られる。しかも、エッチング現象が生じても、既に形成された回路が破壊されることはない。同時に、本発明において導電層44が厚く形成され一定の高さを有する導電柱46が形成されているため、電流の通過が加速し該半田材料47の使
用量が減少することができ、且つ、例えば、銅の金属からなる導電柱46を用いた場合はより良い信頼性があり、好ましい電気メッキ効果が得られ、半田材料の浸透が防止され、従来技術の欠点が解決される。
【００５７】
図に示すように、本発明に係る製法が適用された半導体パッケージ基板のプリ半田構造は、複数の電気接続パッド421と、導電層44と、導電柱46と、半田材料層47とを備える。
これら電気接続パッド421は基板41の表面に形成され、該電気接続パッド421の周囲に絶縁保護層43が形成され、該絶縁保護層43には、該電気接続パッド421が露出するように複数
の開孔が設けられている。該導電層44はこれら電気接続パッド421の表面に完全に被覆さ
れ、該導電柱46は電気メッキによって形成され該導電層44に被覆され、該半田材料層47は該導電柱46に形成される。該導電層44は金属層から選択された銅層であってもよく、該導電柱46は金属柱から選択された銅柱であってもよいが、これに限定されるものではない。
【００５８】
図4-Iに示すように、その後さらに、該電気メッキによって沈積された半田材料47が溶
融するに十分な温度条件下で、リフローソルダリング（reflow-soldering）工程の処理を行い、リフローソルダリングによって、該導電柱46に、該半田材料47によるプリ半田バンプ47’が形成される。図に示すように、該プリ半田バンプ47’は該導電柱46によって該電気接続パッド421に導通され、該プリ半田バンプ47’は完全に該導電柱46の上表面に被覆
される。そのうち、所要のプリ半田バンプ47’の高さに応じて該半田材料47の溶融の程度を調整することによって、高さの誤差を調整することができる。
【００５９】
本発明に係る半導体パッケージ基板のプリ半田構造及びその製法は、主として2回の電
気メッキによって導電柱と半田材料層とが順に基板電気接続パッドに形成され、これによって、該電気接続パッドの上に材料コストが低い導電柱が電気メッキ形成され、その後、該導電層と該導電柱とを電流伝導ルートとして、該導電柱上に材料コストは高いが使用量を少なくした半田材料が電気メッキされている。レジスト層、該導電柱、および半田材料層に被覆されていない導電層を除去した後、該半田材料にリフローソルダリング工程の処理を行い、該導電柱の上表面を完全に被覆するプリ半田バンプが形成される。
【００６０】
上述した実施の形態は、本発明を例示する目的で示すものであり、本発明は、これらによって何ら限定されるものではない。本発明に係る実質的な技術内容は、上述の特許請求の範囲に定義される。本発明はこの技術分野に精通したものが特許請求の範囲を脱しない範囲で色々な修飾や変更が可能であり、そうした修飾や変更は本発明の技術範囲に入るものである。
【図面の簡単な説明】
【００６１】
【図１】図１は従来のフリップチップ素子の断面図を模式的に示す。
【図２】図２は従来の絶縁保護層とプリ半田バンプのある配線板の断面図を模式的に示す。
【図３】図３は従来のステンシル印刷技術によって基板の電気接続パッドに半田材料が沈積された断面図を模式的に示す。
【図４−Ａ】図４−Ａは本発明に係る半導体パッケージ基板のプリ半田構造及びその製法を模式的に示す。
【図４−Ｂ】図４−Ｂは本発明に係る半導体パッケージ基板のプリ半田構造及びその製法を模式的に示す。
【図４−Ｃ】図４−Ｃは本発明に係る半導体パッケージ基板のプリ半田構造及びその製法を模式的に示す。
【図４−Ｄ】図４−Ｄは本発明に係る半導体パッケージ基板のプリ半田構造及びその製法を模式的に示す。
【図４−Ｅ】図４−Ｅは本発明に係る半導体パッケージ基板のプリ半田構造及びその製法を模式的に示す。
【図４−Ｆ】図４−Ｆは本発明に係る半導体パッケージ基板のプリ半田構造及びその製法を模式的に示す。
【図４−Ｇ】図４−Ｇは本発明に係る半導体パッケージ基板のプリ半田構造及びその製法を模式的に示す。
【図４−Ｈ】図４−Ｈは本発明に係る半導体パッケージ基板のプリ半田構造及びその製法を模式的に示す。
【図４−Ｉ】図４−Ｉは本発明に係る半導体パッケージ基板のプリ半田構造及びその製法を模式的に示す。
【符号の説明】
【００６２】
2、16：配線板、             11：金属バンプ、            12：電極パッド、
13：チップ、                14、47’：プリ半田バンプ、
15、32、421：電気接続パッド、      17：半田ジョイント、
18：ベースペースト材料、    21a：接触パッド、           21b：導電トレース、
30、41：基板、              31：半田マスク、            33：ステンシル、
33a：グリッド、             34：ローラ、                42：導電回路層、
43：絶縁保護層、            44：導電層、                45：フォトレジスト層、
46：導電柱、                47：半田材料、              421：電気接続パッド、
431：開孔、                 451：電気メッキされる開孔
【図１】
2005217388.tif 000002
【図２】
2005217388.tif 000003
【図３】
2005217388.tif 000004
【図４−Ａ】
2005217388.tif 000005
【図４−Ｂ】
2005217388.tif 000006
【図４−Ｃ】
2005217388.tif 000007
【図４−Ｄ】
2005217388.tif 000008
【図４−Ｅ】
2005217388.tif 000009
【図４−Ｆ】
2005217388.tif 000010
【図４−Ｇ】
2005217388.tif 000011
【図４−Ｈ】
2005217388.tif 000012
【図４−Ｉ】
2005217388.tif 000013