(57)【要約】【課題】  広い周波数範囲で通過帯域を可変可能で、通過帯域を連続的に変化させることができ、挿入損失が小さく、遮断特性が急峻で、小型化が可能で、信頼性および再現性に優れるチューナブルフィルタを提供する。【解決手段】  本発明に係るチューナブルフィルタは、フィルタ本体１１と、フィルタ本体１１を制御する制御回路１２とを備えている。モニタ回路である第１および第２電圧制御発振器１３，１４内の発振周波数に合わせて、フィルタ本体１１内のバリアブルキャパシタ７，９の容量を制御するフィードバック制御を通信中継続して行うことにより、デバイスの温度上昇などによる周波数ドリフトなどに影響されずに、安定したフィルタ特性を得ることができる。【選択図】  図１
2005217852.tif 000002
【特許請求の範囲】
【請求項１】
同一の基板上に形成される複数のバリアブルキャパシタおよび複数のインダクタ素子と、
前記複数のバリアブルキャパシタの少なくとも一部と前記複数のインダクタ素子の少なくとも一部とを用いて形成されるフィルタ回路と、
前記複数のバリアブルキャパシタの少なくとも一部と前記複数のインダクタ素子の少なくとも一部とを用いて形成されるモニタ回路と、
前記モニタ回路の所定の回路定数を検出する検出回路と、
前記モニタ回路の基準となる回路定数に関する情報を記憶する記憶部と、
前記検出回路の検出結果と前記記憶部に記憶された情報とに基づいて、前記モニタ回路および前記フィルタ回路内のバリアブルキャパシタの容量を制御する容量制御回路と、を備えることを特徴とするチューナブルフィルタ。
【請求項２】
前記モニタ回路は、電圧制御発振器であり、
前記検出回路は、前記モニタ回路の発振周波数を前記所定の回路定数として検出し、
前記記憶部は、前記モニタ回路の基準となる発振周波数に関する情報を記憶し、
前記容量制御回路は、前記モニタ回路が基準となる発振周波数で発振するように、前記モニタ回路および前記フィルタ回路内のバリアブルキャパシタの容量を制御することを特徴とする請求項１に記載のチューナブルフィルタ。
【請求項３】
前記検出回路は、前記モニタ回路内のバリアブルキャパシタの容量を前記所定の回路定数として検出し、
前記記憶部は、前記モニタ回路の基準となる容量に関する情報を記憶し、
前記容量制御回路は、前記モニタ回路内のバリアブルキャパシタが基準となる容量になるように、前記モニタ回路および前記フィルタ回路内のバリアブルキャパシタの容量を制御することを特徴とする請求項１に記載のチューナブルフィルタ。
【請求項４】
前記基板上に形成され、対応するバリアブルキャパシタの容量を可変制御する薄膜圧電アクチュエータを備え、
前記容量制御回路は、前記検出回路の検出結果と前記記憶部に記憶された情報とに基づいて、前記薄膜圧電アクチュエータを駆動することを特徴とする請求項１乃至３のいずれかに記載のチューナブルフィルタ。
【請求項５】
前記フィルタ回路を形成するバリアブルキャパシタの少なくとも一部と前記モニタ回路を形成するバリアブルキャパシタの少なくとも一部とは、同一の前記薄膜圧電アクチュエータで駆動されることを特徴とする請求項４に記載のチューナブルフィルタ。
【請求項６】
前記フィルタ回路を形成する複数のバリアブルキャパシタは、同一の前記薄膜圧電アクチュエータで駆動されることを特徴とする請求項４に記載のチューナブルフィルタ。
【請求項７】
前記複数のインダクタ素子は、薄膜圧電共振子または表面弾性波共振子であることを特徴とする請求項１乃至６のいずれかに記載のチューナブルフィルタ。
【請求項８】
前記フィルタ回路は、
入出力端子間に直列接続される１つ以上の共振ユニットからなる直列共振部と、
前記直列共振部と接地端子との間に並列接続される１つ以上の共振ユニットからなる並列共振部と、を有し、
前記直列共振部および前記並列共振部内の共振ユニットは、前記バリアブルキャパシタおよび前記インダクタ素子を組み合わせて形成されることを特徴とする請求項１乃至７のいずれかに記載のチューナブルフィルタ。
【請求項９】
前記直列共振部内の共振ユニットの共振周波数と、前記並列共振部内の共振ユニットの共振周波数とは互いに所定量だけ異なることを特徴とする請求項８に記載のチューナブルフィルタ。
【請求項１０】
前記直列共振部および前記並列共振部内の共振ユニットは、並列接続される第１バリアブルキャパシタおよびインダクタ素子と、これらに直列接続される第２バリアブルキャパシタと、を有することを特徴とする請求項８または９に記載のチューナブルフィルタ。
【請求項１１】
前記直列共振部および前記並列共振部内の共振ユニットは、直列接続される第１バリアブルキャパシタおよびインダクタ素子と、これらに並列接続される第２バリアブルキャパシタと、を有することを特徴とする請求項８または９に記載のチューナブルフィルタ。
【請求項１２】
前記フィルタ回路は、
それぞれが前記バリアブルキャパシタおよび前記インダクタ素子を組み合わせて形成され、互いに並列接続される複数の共振ユニットと、
直列接続される複数のキャパシタと、を有することを特徴とする請求項１乃至７のいずれかに記載のチューナブルフィルタ。
【請求項１３】
前記フィルタ回路は、それぞれが前記バリアブルキャパシタおよび前記インダクタ素子を組み合わせて形成される複数の共振ユニットをブリッジ接続して形成されることを特徴とする請求項１乃至７のいずれかに記載のチューナブルフィルタ。
【請求項１４】
前記複数のバリアブルキャパシタの少なくとも一部は、前記フィルタ回路および前記モニタ回路として利用可能であり、
前記バリアブルキャパシタを前記フィルタ回路として用いるか、前記モニタ回路として用いるかを切り替える切替回路を備えることを特徴とする請求項１乃至１３のいずれかに記載のチューナブルフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜圧電アクチュエータで容量が可変制御されるバリアブルキャパシタとインダクタ素子を備えたチューナブルフィルタに関する。
【背景技術】
【０００２】
無線通信分野において、通過帯域や阻止帯域を自由に連続して変化できるチューナブルフィルタの実現への要望は非常に強い。チューナブルフィルタに要求される特性は、帯域変化幅が大きいこと、帯域変化が連続であること、フィルタとして挿入損失が小さく遮断特性が急峻であること（Ｑが高いこと）、小型軽量であること、信頼性・再現性に優れていることなどである。ところが、現状では、極めて限定された性能のフィルタしか得られていない。
【０００３】
フィルタは、基本的にはインダクタ素子とキャパシタを組合せた回路であり、インダクタ素子のインダクタンスか、キャパシタのキャパシタンスを変化させることができれば、チューナブルフィルタを実現できる。
【０００４】
インダクタ素子のインダクタンスは、伝送路の長さ、形状、空間の透磁率などで決まる。Ｑの低いインダクタ素子を用いて、コイルの中心部に強磁性体コアを出し入れして、透磁率を変化させるバリアブルインダクタが実用化されている。しかしながら、携帯電話などのように数百ＭＨｚ以上の高周波数帯域で使われる高いＱのインダクタ素子では、大きな可変インダクタンスを得る試みは知られていない。
【０００５】
一方、キャパシタのキャパシタンスは、一対の対向する電極の面積、間隔、空間の誘電率で決まる。チタン酸バリウムやジルコン酸チタン酸鉛などの強誘電体は、直流バイアスを印加することで誘電率が最大で数倍変化する性質があり、これら強誘電体を使用してバリアブルキャパシタを形成することができる。ところが、強誘電体は、一般に誘電損が大きく、Ｑが低いという問題点がある。
【０００６】
また、電極間距離を可変にすればバリアブルキャパシタを構成できることから、モーターなどの電磁駆動機構を利用できるが、レスポンスが遅いことと、サイズが大きいため、携帯電話等の移動無線端末には適さない。
【０００７】
これに代わって最近注目を浴びているのが静電駆動型のMEMS（Micro-Electro-Mechanical System）技術を使用したバリアブルキャパシタの利用である。例えば、トロイダルコイルと多数の静電駆動型バリアブルキャパシタを接続したチューナブルフィルタの実験例が紹介されている（非特許文献１参照）。
【非特許文献１】2003 IEEE Microwave Theory and Technique Symposium Digest p.1781
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、静電駆動型バリアブルキャパシタは、動作原理上プルインという現象があり、オン-オフ動作では２桁程度の容量変化が得られるものの、連続容量可変範囲が通常１．５倍に限られるという短所を有する。このため、チューナブルフィルタに応用した場合、デジタル的に帯域を大きく切替えるという用途には使用できるが、最も望まれる、大きくかつ連続的に帯域を変化させる特性を実現するのは困難である。
【０００９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、広い周波数範囲で通過帯域を可変可能で、通過帯域を連続的に変化させることができ、挿入損失が小さく、遮断特性が急峻で、小型化が可能で、信頼性および再現性に優れたチューナブルフィルタを提供することにある。
【課題を解決するための手段】
【００１０】
上述した課題を解決するため、本発明は、同一の基板上に形成される複数のバリアブルキャパシタおよび複数のインダクタ素子と、前記複数のバリアブルキャパシタの少なくとも一部と前記複数のインダクタ素子の少なくとも一部とを用いて形成されるフィルタ回路と、前記複数のバリアブルキャパシタの少なくとも一部と前記複数のインダクタ素子の少なくとも一部とを用いて形成されるモニタ回路と、前記モニタ回路の所定の回路定数を検出する検出回路と、前記モニタ回路の基準となる回路定数に関する情報を記憶する記憶部と、前記検出回路の検出結果と前記記憶部に記憶された情報とに基づいて、前記モニタ回路および前記フィルタ回路内のバリアブルキャパシタの容量を制御する容量制御回路と、を備える。
【発明の効果】
【００１１】
本発明によれば、モニタ回路の回路定数に基づいてフィルタ回路内のバリアブルキャパシタの容量を制御するため、広い周波数範囲で通過帯域を可変可能で、通過帯域を連続的に変化させることができ、挿入損失が小さく、遮断特性が急峻で、小型化が可能で、信頼性および再現性に優れたチューナブルフィルタを実現できる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照しながら、本発明の一実施形態について説明する。
【００１３】
（第１の実施形態）
図１は本発明の第１の実施形態に係るチューナブルフィルタの等価回路図である。図１のチューナブルフィルタは、フィルタ本体１１と、フィルタ本体１１を制御する制御回路１２とを備えている。
【００１４】
フィルタ本体１１は、２つの共振ユニット１，２が直列接続された直列共振ユニット３と、２つの共振ユニット４，５が並列接続された並列共振ユニット６とを有するラダーフィルタである。共振ユニット１，２，４，５は、並列接続されたバリアブルキャパシタ７および薄膜圧電共振子（FBAR：Film Bulk Acoustic Resonator）８と、これらに直列接続されるバリアブルキャパシタ９とを有する。直列共振ユニット３内の薄膜圧電共振子８と並列共振ユニット６内の薄膜圧電共振子８は、互いに上部電極の厚さが異なっており、これにより、直列共振ユニット３の共振周波数と並列共振ユニット６の共振周波数を互いに所定量だけずらしている。なお、バリアブルキャパシタ７，９および薄膜圧電共振子８の構造については後述する。
【００１５】
制御回路１２は、第１発振周波数で発振する第１電圧制御発振器（VCO1）１３と、第２発振周波数で発振する第２電圧制御発振器（VCO2）１４と、基準周波数信号を生成する温度補償水晶発振器（TCXO）１５と、第１電圧制御発振器１３の発振周波数を制御するPLL回路（PLL1）１６と、チューナブルフィルタ内の一部のバリアブルキャパシタの容量を制御する電圧印加回路１７と、第２電圧制御発振器１４の発振周波数を制御するPLL回路（PLL2）１８と、残りのバリアブルキャパシタの容量を制御する電圧印加回路１９と、ベースバンド回路２０と、第１および第２電圧制御発振器１３，１４の基準周波数を記憶する記憶回路２１とを有する。第１電圧制御発振器１３と第２電圧制御発振器１４は、モニタ回路を構成する。
【００１６】
図２は図１のチューナブルフィルタに用いられるバリアブルキャパシタ７，９の上面図、図３は図２のＡ−Ａ’線断面図である。これらの図に示すように、バリアブルキャパシタ７，９は、例えばSi基板３１上に形成される固定電極３２と、この固定電極３２の上面に形成される誘電体膜３３と、この誘電体膜３３の上方に対向配置される可動電極３４とを有する。
【００１７】
可動電極３４の左右には、バイモルフ型薄膜圧電アクチュエータ３５，３６が形成されている。この薄膜圧電アクチュエータ３５，３６は、Si基板３１上にアンカー３７を介して形成される第１電極３８と、この第１電極３８の上面に形成される圧電膜３９と、この圧電膜３９上に形成される第２電極４０と、この第２電極４０の上面に形成される支持梁４１とを有する。
【００１８】
第１電極３８と第２電極４０の間に電圧を印加することにより、バイモルフ動作が生じてアクチュエータ３５，３６が変位し、可動電極３４と誘電体膜３３が接触したときに最大容量が得られ、可動電極３４が最も離れたときに最小の容量が得られる。固定電極３２の上面に形成された誘電体膜３３により、固定電極３２と可動電極３４の短絡が防止される。
【００１９】
図４は薄膜圧電アクチュエータ３５，３６に印加する駆動電圧とバリアブルキャパシタ７，９の容量との関係を示す図である。印加電圧に比例して電極間の距離が変化し、電極間の距離に反比例して容量が変化する。２桁程度の連続的な容量変化が可能であり、直流抵抗が低くなるように電極膜厚を厚くすれば、Ｑも非常に大きくなる。
【００２０】
薄膜圧電アクチュエータ３５，３６の第１電極３８、第２電極４０、バリアブルキャパシタ７，９の可動電極３４および固定電極３２の厚さは、抵抗値などを勘案すると、例えば10nm〜１μｍの範囲内から選択できるが、本実施形態ではすべて50nmとした。また、圧電膜３９の厚さは、変位量を勘案すると、例えば10nm〜１μｍの範囲内から選択できるが、本実施形態ではすべて500nmとした。さらに、誘電体膜３３の厚さは50nm、バリアブルキャパシタ７，９の等価面積は6400μｍとした。
【００２１】
薄膜圧電アクチュエータ３５，３６への制御電圧Ｖtuneを０〜３Ｖの範囲で変化させてバリアブルキャパシタ７，９の容量を測定したところ、最小34pF、最大286pFで、8.4倍と大きな可変幅が得られた。
【００２２】
図５は薄膜圧電共振子８の断面構造を示す図である。図５の薄膜圧電共振子８は、Si基板５１上にアンカー５２を介して形成される下部電極５３と、この下部電極５３の周囲を覆う圧電体５４と、この圧電体５４の上面に形成される上部電極５５とを有する。圧電体５４として、ｃ軸方向に配向成長したAIN膜が用いられる。上部電極５５と下部電極５３として、Alが用いられる。下部電極５３、圧電体５４および上部電極５５からなる共振部５６は、アンカー５２を介して基板に固定されている。
【００２３】
上部電極５５と下部電極５３の間に交流電圧を印加すると、圧電逆効果により交番応力が発生し、厚み縦モードの弾性波の共振が励起されるようになっている。圧電体５４の膜厚が共振周波数の半波長にほぼ相当する。
【００２４】
図６は薄膜圧電共振子８のインピーダンス特性を示す図、図７は薄膜圧電共振子８の位相特性を示す図である。共振点ｆrでインピーダンスが最小になり、反共振点ｆaでインピーダンスが最大になり、ｆrとｆaの間では非常にＱの高いインダクタとみなすことができる。
【００２５】
圧電体５４として配向したAlNやZnO薄膜を利用することで、ｆrとｆaの間隔を５〜６％取ることができるので、比較的広帯域のフィルタを構成することができる。
【００２６】
図１と図５を比較すればわかるように、薄膜圧電アクチュエータ３５，３６で駆動するバリアブルキャパシタ７，９と薄膜圧電共振子８は、非常に良く似た構造を持っており、製造プロセスを共通化できるとともに、共に中空封止することで、さらに大きなメリットが得られる。特に、同一基板上に同時に複数の素子を作り込むことで、素子間のばらつきを低減でき、フィルタの性能向上に寄与する。
【００２７】
本実施形態では、共振周波数を２GHzとするために、圧電体５４の膜厚を1100nm、下部電極５３の膜厚を100nm、上部電極５５の膜厚を150nmとした。
【００２８】
図１に示す第１電圧制御発振器１３は、並列接続されたタンク回路６１と増幅器６２を有する。第２電圧制御発振器１４は、並列接続されたタンク回路６３と増幅器６４を有する。タンク回路６１は、直列接続された薄膜圧電共振子６５とバリアブルキャパシタ６６を有し、タンク回路６３も、直列接続された薄膜圧電共振子６７とバリアブルキャパシタ６８を有する。タンク回路６１，６３内の薄膜圧電共振子６５，６７は図５と同様の構造を持ち、バリアブルキャパシタ６６，６８は図３と同様の構造を持つ。
【００２９】
電圧印加回路１７は、第１電圧制御発振器１３内のバリアブルキャパシタ６６の容量を制御するとともに、直列共振ユニット３内のバリアブルキャパシタ９と並列共振ユニット６内のバリアブルキャパシタ９の容量を制御する。
【００３０】
電圧印加回路１９は、第２電圧制御発振器１４内のバリアブルキャパシタ６８の容量を制御するとともに、直列共振ユニット３内のバリアブルキャパシタ７と並列共振ユニット６内のバリアブルキャパシタ７の容量を制御する。
【００３１】
図８は図１のチューナブルフィルタの動作原理を説明する図である。電圧印加回路１７が出力する制御電圧Ｖ１により、第１電圧制御発振器１３の発振周波数が決まり、電圧印加回路１９が出力する制御電圧Ｖ２により、第２電圧制御発振器１４の発振周波数が決まる。
【００３２】
記憶回路２１には、チューナブルフィルタの製造時等に通信システムに固有のチャネル選択に最適な帯域通過特性が得られるように、第１電圧制御発振器１３と第２電圧制御発振器１４の発振周波数に関する情報を記憶しておく。この情報をベースバンド回路２０が読み出して、PLL回路１６を制御することにより、第１電圧制御発振器１３と第２電圧制御発振器１４の発振周波数を正確に制御することができる。
【００３３】
また、ラダーフィルタの通過特性の中心周波数と帯域幅は、電圧印加回路１７，１９が出力する制御電圧Ｖ１，Ｖ２により決まる。より具体的には、図８に示すように、電圧印加回路１９が出力する制御電圧Ｖ２によりフィルタの中心周波数が決まり、電圧印加回路１７が出力する制御電圧Ｖ１によりフィルタの帯域幅が決まる。
【００３４】
図９は図１のチューナブルフィルタの通過特性を示す図である。図示のように、電圧印加回路１７，１９の印加電圧を０〜３Ｖの範囲内で変化させることにより、中心周波数が2.95MHz〜3.08MHzの範囲内で変化し、51％もの大きな可変周波数範囲が得られるとともに、非常に急峻な遮断特性が得られることが確かめられた。
【００３５】
このように、第１の実施形態では、モニタ回路である第１および第２電圧制御発振器１３，１４内の発振周波数に合わせて、フィルタ本体１１内のバリアブルキャパシタ７，９の容量を制御するフィードバック制御を通信中継続して行うことにより、デバイスの温度上昇などによる周波数ドリフトなどに影響されずに、安定したフィルタ特性を得ることができる。
【００３６】
図１では、第１および第２電圧制御発振器１３，１４からなるモニタ回路を用いたが、モニタ回路の回路構成は特に限定されない。この種のモニタ回路を使用して、使用動作中のバリアブルキャパシタの容量や、さらにインダクタ素子と組合せた共振回路の共振周波数を正確にモニタし、その結果に基づいて演算を行い、バリアブルキャパシタを駆動する電圧印加回路１７，１９にフィードバックすることにより、バリアブルキャパシタとインダクタ素子で構成されるフィルタ回路の特性を正確に制御することができる。
【００３７】
（第２の実施形態）
第２の実施形態は、フィルタ本体１１の回路構成が第１の実施形態と異なる他は、第１の実施形態と同様であるため、以下では相違点を中心に説明する。
【００３８】
図１０は第２の実施形態によるフィルタ本体１１の回路図である。図１０のフィルタ本体１１は、直列接続された２つのキャパシタ７１，７２と、並列接続された２つの共振ユニット７３，７４からなる並列共振ユニット７５とを有する。共振ユニット７３，７４は、図１と同様に、並列接続された薄膜圧電共振子８およびバリアブルキャパシタ７と、これらと直列接続されたバリアブルキャパシタ９とを有する。なお、並列共振ユニット６を構成する共振ユニットの数は特に２つに限定されない。
【００３９】
図１１は図１０のフィルタ本体１１を用いたチューナブルフィルタの通過特性を示す図である。この図は、図１に示す電圧印加回路が出力する印加電圧を変化させた場合の通過特性の変化を表している。
【００４０】
図１と図１０のフィルタ本体１１を比較すればわかるように、図１０のフィルタ本体１１は、図１のフィルタ本体１１よりも素子数が少なく、素子形成面積も削減でき、通過帯域幅は図９の半分になる。また、バリアブルキャパシタ７，９の容量を変化させたときのフィルタ全体のインピーダンス変化が小さいという特徴をもつ。一方、減衰特性は図９よりも緩やかになり、通過帯域外の遮断特性は、低周波数側と高周波数側で異なる特性を示す。
【００４１】
（第３の実施形態）
第３の実施形態は、フィルタ本体１１の回路構成が上述した実施形態と異なる他は、第１の実施形態と同様であるため、以下では相違点を中心に説明する。
【００４２】
図１２は第３の実施形態によるフィルタ本体１１の回路図である。図１２のフィルタ本体１１は、ブリッジ接続された４つの共振ユニット７６で構成されるラティスフィルタを有する。各共振ユニット７６は、図１と同様に、並列接続された薄膜圧電共振子８およびバリアブルキャパシタ７と、これらと直列接続されたバリアブルキャパシタ９とを有する。
【００４３】
図１２の４つの共振ユニット７６のうち、一方の対角線上の２つの共振ユニットに含まれる薄膜圧電共振子８と、他方の対角線上の２つの共振ユニットに含まれる薄膜圧電共振子８は、互いに上部電極５５の厚さが異なっている。これにより、一方の対角線上の共振ユニットと他方の対角線上の共振ユニットは共振周波数が所定量だけ異なっている。
【００４４】
図１３は図１２のフィルタ本体１１を用いたチューナブルフィルタの通過特性を示す図である。この図は、電圧印加回路が０〜３Ｖの制御電圧の範囲内でバリアブルキャパシタ７，９の容量を制御した場合の通過特性を示している。中心周波数は2.98MHz〜3.12GHzの範囲で変化し、5.2％もの大きな可変周波数範囲が得られるとともに、非常に大きな帯域外減衰特性が得られた。
【００４５】
このように、複数の共振ユニットでラティスフィルタを構成した場合でも、第１の実施形態と同様に、広範な可変周波数範囲が得られる。
【００４６】
（第４の実施形態）
第４の実施形態は、制御回路１２の回路構成が第１の実施形態とは異なっている。
【００４７】
図１４は本発明の第４の実施形態に係るチューナブルフィルタの等価回路図である。図１４のチューナブルフィルタは、図１とは異なる回路構成の制御回路１２を有する。図１４の制御回路１２は、電圧制御発振器を構成するモニタ回路８１と、温度補償水晶発振器１５と、電圧印加回路１７，１９と、ベースバンド回路２０と、記憶回路２１と、演算回路８２とを有する。
【００４８】
モニタ回路８１は、並列接続された増幅器６２と共振ユニット８３を有する。共振ユニット８３は、図１の共振ユニットと同様に、並列接続された薄膜圧電共振子８およびバリアブルキャパシタ７と、これらと直列接続されるバリアブルキャパシタ９とを有する。
【００４９】
電圧印加回路１７は、モニタ回路８１内のバリアブルキャパシタ９と、直列共振ユニット３内のバリアブルキャパシタ９と、並列共振ユニット６内のバリアブルキャパシタ９の容量を制御する。電圧印加回路１９は、モニタ回路８１内のバリアブルキャパシタ７と、直列共振ユニット３内のバリアブルキャパシタ７と、並列共振ユニット６内のバリアブルキャパシタ７の容量を制御する。
【００５０】
図１５は図１４のチューナブルフィルタの動作原理を説明する図である。図１５（ａ）に示すように電圧印加回路１９がモニタ回路８１に供給する制御電圧Ｖ２を制御することにより、モニタ回路８１の発振周波数はＦr〜Faの範囲で変化する。図１５（ｂ）に示すように電圧印加回路１９が出力する制御電圧Ｖ２により中心周波数が定まり、電圧印加回路１７が出力する制御電圧Ｖ１により通過帯域幅が定まる。
【００５１】
記憶回路２１には、製造時等に、通信システムに固有のチャネル選択に最適な帯域通過特性に対応したモニタ回路８１の発振周波数が予め記憶されている。これにより、演算回路８２は、通信中に望ましい通過特性に対応したモニタ回路８１の発振周波数を正確に制御することができる。このような発振周波数のフィードバック制御は、通信中継続して行われる。
【００５２】
このように、第４の実施形態では、第１の実施形態と同様に、デバイスの温度上昇などによる周波数ドリフトなどに影響されない、安定したフィルタ特性を得ることができる。
【００５３】
（第５の実施形態）
第５の実施形態は、第４の実施形態とはモニタ回路の回路構成が異なっている。
【００５４】
図１６は本発明の第５の実施形態に係るチューナブルフィルタの等価回路図である。図１６のチューナブルフィルタ内のモニタ回路９１は、図１４のモニタ回路８１と回路構成が異なっている。図１６のチューナブルフィルタには、外部に設けられる電圧制御発振器９２から所定の周波数の発振信号が入力される。
【００５５】
図１６のモニタ回路９１は、図１と同様の共振ユニットで構成されている。この共振ユニットは、並列接続された薄膜圧電共振子８およびバリアブルキャパシタ７と、これらに直列接続されたバリアブルキャパシタ９とを有する。
【００５６】
電圧印加回路１７は、モニタ回路９１内のバリアブルキャパシタ９と、直列共振ユニット３内のバリアブルキャパシタ９と、並列共振ユニット６内のバリアブルキャパシタ９の容量を制御する。電圧印加回路１９は、モニタ回路９１内のバリアブルキャパシタ７と、直列共振ユニット３内のバリアブルキャパシタ７と、並列共振ユニット６内のバリアブルキャパシタ７の容量を制御する。
【００５７】
図１７は図１６のチューナブルフィルタの動作原理を説明する図である。図示のように、電圧印加回路１７が出力する制御電圧Ｖ１と電圧印加回路１９が出力する制御電圧Ｖ２により、モニタ回路９１内のバリアブルキャパシタ７，９の容量が制御されて発振周波数が変化するとともに、フィルタ本体１１の通過帯域幅と中心周波数が制御される。主に、図１７（ｂ）に示すように、制御電圧Ｖ１によりフィルタ本体１１の中心周波数が制御され、制御電圧Ｖ２によりフィルタ本体１１の帯域幅が制御される。
【００５８】
電圧印加回路の制御電圧Ｖ１，Ｖ２の制御は、通信中に間欠的に行われる。
【００５９】
このように、第５の実施形態では、第１の実施形態と同様に、デバイスの温度上昇などによる周波数ドリフトなどに影響されない、安定したフィルタ特性を得ることができる。
【００６０】
（第６の実施形態）
第６の実施形態は、フィルタ本体１１のバリアブルキャパシタ７，９や薄膜圧電共振子８を制御回路１２の一部として利用するものである。
【００６１】
図１８は本発明の第６の実施形態に係るチューナブルフィルタの等価回路図である。図１８のチューナブルフィルタは、制御回路１２の回路構成が図１と異なっている。
【００６２】
図１８の制御回路１２は、温度補償水晶発振器１５と、電圧印加回路１０１と、ベースバンド回路２０と、記憶回路２１と、演算回路８２と、切替回路１０２，１０３，１０４とを有する。フィルタ本体１１は、図１と同様の回路で構成されるが、外部の電圧制御発振器から所定周波数の発振信号が入力される。
【００６３】
切替回路１０２は、フィルタ本体１１のいずれかのバリアブルキャパシタ７，９をモニタ回路８１の一部として利用するとともに、これらバリアブルキャパシタ７，９の容量を制御するために用いられる。切替回路１０２で選択されていないバリアブルキャパシタ７，９は、それ以前に切替回路１０２に接続されていたときの電荷を保持する。
【００６４】
切替回路１０３は、フィルタ本体１１のいずれかのバリアブルキャパシタ７，９をモニタする場合に切り替えられる。
【００６５】
本実施形態では、フィルタ本体１１に対して、電源投入時や通信の合間に間欠的に、電圧制御発振器の出力を切替回路１０４を介してスイープ入力し、フィルタ本体１１の出力を切替回路１０２を介して演算回路８２で解析する。これにより、デバイスの温度上昇などによる周波数ドリフトなどを検出でき、安定したフィルタ特性を得ることができる。
【００６６】
（第７の実施形態）
第７の実施形態は、モニタ回路の回路構成が上述した各実施形態と異なっている。
【００６７】
図１９は本発明の第７の実施形態に係るチューナブルフィルタの等価回路図である。図１９のチューナブルフィルタは、電圧印加回路１７，１９と、ベースバンド回路２０と、記憶回路２１と、モニタ回路１１１，１１２と、温度検出回路１１３とを備えている。
【００６８】
モニタ回路１１１，１１２はそれぞれ、並列接続されたバリアブルキャパシタ１１３および容量検出回路１１４を有する。容量検出回路１１４は、並列接続されたバリアブルキャパシタ７，９の容量を測定して、その測定結果を演算回路８２に伝達する。
【００６９】
電圧印加回路１７は、モニタ回路１１１のバリアブルキャパシタ１１３と、直列共振ユニット３内のバリアブルキャパシタ９と、並列共振ユニット６内のバリアブルキャパシタ９の容量を制御する。電圧印加回路１９は、モニタ回路１１２内のバリアブルキャパシタ１１３と、直列共振ユニット３内のバリアブルキャパシタ７と、並列共振ユニット６内のバリアブルキャパシタ７の容量を制御する。
【００７０】
以下、図１９のチューナブルフィルタの動作原理を説明する。フィルタ本体１１の共振ユニットの共振周波数Ｆr'と反共振周波数Ｆa'は、薄膜圧電共振子８の共振周波数Ｆr、反共振周波数Ｆa、並列接続されたバリアブルキャパシタ７の容量ＶC1、および直列接続されたバリアブルキャパシタ９の容量ＶC2を用いると、以下の（１）式および（２）式より計算できる。
【数１】
2005217852.tif 000003
【００７１】
ここで、キャパシタＣ０，Ｃ１は、薄膜圧電共振子８をBVDモデル等価回路で表した場合における等価容量と並列等価容量に相当する。
【００７２】
したがって、フィルタ本体１１の各共振ユニットの共振周波数および反共振周波数と、各共振ユニット内の並列接続バリアブルキャパシタ７および直列接続バリアブルキャパシタ９の容量とを、モニタ回路１１１，１１２内のバリアブルキャパシタ１１３の実測容量に基づいて制御することにより、フィルタ回路の帯域通過特性を通信システムに固有のチャネル選択に最適な値に設定できる。
【００７３】
このように、第７の実施形態では、モニタ回路１１１，１１２の構成を簡略化でき、第１の実施形態よりも簡易な回路で、デバイスの温度上昇などによる周波数ドリフトなどに影響されない、安定したフィルタ特性を得ることができる。
【００７４】
（第８の実施形態）
上述した第４、第５および第７の実施形態では、モニタ回路１１１，１１２内のバリアブルキャパシタ１１３とフィルタ本体１１内のバリアブルキャパシタ７，９が、それぞれの圧電駆動アクチュエータに同一の電圧を印加したときに、同一の容量が得られることが必要である。また、フィルタ内に複数設置された共振ユニットの並列接続バリアブルキャパシタ７、または直列接続バリアブルキャパシタ９のそれぞれが同一の特性や応答を示すことが必要である。
【００７５】
半導体プロセスにより同一基板上に形成されたMEMS素子は、ロットごと、あるいはウエハごとのばらつきが大きい場合でも、少なくとも同一ウエハの狭い領域内では同一の特性が得られることが普通であるため、第４、第５および第７の実施形態のような制御方式が可能である。
【００７６】
電圧印加回路からの制御電圧を受けて、各共振ユニットが同一の容量になるようにするには、各バリアブルキャパシタのアクチュエータを個別に設ける代わりに、図２０に示すように共用してもよい。
【００７７】
図２０では、一つのアクチュエータ１２１で、複数の共振ユニット内のバリアブルキャパシタを駆動する例を示している。これにより、個々のバリアブルキャパシタの特性ばらつきを減少させることができる。
【００７８】
なお、一つの電圧印加回路が制御電圧を供給するすべてのバリアブルキャパシタのアクチュエータを一つにまとめてもよいし、直列共振ユニット３内のすべてのバリアブルキャパシタのアクチュエータを一つにまとめ、並列共振ユニット６内のすべてのバリアブルキャパシタのアクチュエータを一つにまとめてもよい。
【００７９】
このように、第８の実施形態では、１つのアクチュエータで複数のバリアブルキャパシタの容量を制御するようにしたため、バリアブルキャパシタ７，９の特性を揃えることができる。
【００８０】
上述した各実施形態では、インダクタ素子として薄膜圧電共振子を用いる例を説明したが、表面弾性波素子（ＳＡＷデバイス）を使用しても良く、もちろん通常の導波路やコイルからなるインダクタも使用することができる。
【００８１】
図２１は表面弾性波素子の一例を示す平面図、図２２は図２１のＡ−Ａ線断面図である。これらの図に示すように、表面弾性波素子は、圧電単結晶基板１３１上に形成された櫛形電極１３２と、入出力電極１３３とを有する。
【００８２】
上述したバリアブルキャパシタのモニタ回路としてはさまざまな形式のものを使用することが可能であり、例えば、薄膜圧電共振子とバリアブルキャパシタを使用した電圧制御発振器、薄膜圧電共振子とバリアブルキャパシタを直列ないし並列に接続したフィルタモジュールなどでも良いし、またチューナブルフィルタそのものを使用して、使用動作の間にモニタを行ってもよい。
【００８３】
また、バリアブルキャパシタとインダクタ素子を用いて構成したフィルタ本体には、ラダー型やラティス型など多数の種類があり、またモニタ回路についても多数の回路方式が適用可能である。
【００８４】
上述した実施形態では、並列接続されたバリアブルキャパシタ７および薄膜圧電共振子８と、これらに直列接続されるバリアブルキャパシタ９とを有する共振ユニットを用いる例を説明したが、共振ユニットの回路構成は上述したものに限定されない。例えば、図２３は、直列接続されたバリアブルキャパシタおよび薄膜圧電共振子と、これらに並列接続されるバリアブルキャパシタとで共振ユニットを構成する例を示している。図２３の共振ユニットは、図１等のフィルタ本体１１や図１４のモニタ回路８３等で用いられることができる。
【図面の簡単な説明】
【００８５】
【図１】本発明の第１の実施形態に係るチューナブルフィルタの等価回路図。
【図２】図１のチューナブルフィルタに用いられるバリアブルキャパシタ７，９の上面図。
【図３】図２のＡ−Ａ’線断面図。
【図４】薄膜圧電アクチュエータ３５，３６に印加する駆動電圧とバリアブルキャパシタ７，９の容量との関係を示す図。
【図５】薄膜圧電共振子８の断面構造を示す図。
【図６】薄膜圧電共振子８のインピーダンス特性を示す図。
【図７】薄膜圧電共振子８の位相特性を示す図。
【図８】図１のチューナブルフィルタの動作原理を説明する図。
【図９】図１のチューナブルフィルタの通過特性を示す図。
【図１０】第２の実施形態によるフィルタ本体１１の回路図。
【図１１】図１０のフィルタ本体１１を用いたチューナブルフィルタの通過特性を示す図。
【図１２】第３の実施形態によるフィルタ本体１１の回路図。
【図１３】図１２のフィルタ本体１１を用いたチューナブルフィルタの通過特性を示す図。
【図１４】本発明の第４の実施形態に係るチューナブルフィルタの等価回路図。
【図１５】図１４のチューナブルフィルタの動作原理を説明する図。
【図１６】本発明の第５の実施形態に係るチューナブルフィルタの等価回路図。
【図１７】図１６のチューナブルフィルタの動作原理を説明する図。
【図１８】本発明の第６の実施形態に係るチューナブルフィルタの等価回路図。
【図１９】本発明の第７の実施形態に係るチューナブルフィルタの等価回路図。
【図２０】バリアブルキャパシタのアクチュエータを共用する例を示す図。
【図２１】表面弾性波素子の一例を示す平面図。
【図２２】図２１のＡ−Ａ線断面図。
【図２３】直列接続されたバリアブルキャパシタおよび薄膜圧電共振子と、これらに並列接続されるバリアブルキャパシタとで共振ユニットを構成する例を示す図。
【符号の説明】
【００８６】
１１  フィルタ本体
１２  制御回路
１３  第１電圧制御発振器
１４  第２電圧制御発振器
１５  温度補償水晶発振器
１６，１８  PLL回路
１７，１９  電圧印加回路
２０  ベースバンド回路
２１  記憶回路
３１  Si基板
３２  固定電極
３３  誘電体膜
３４  可動電極
３５，３６  薄膜圧電アクチュエータ
３７  アンカー
３８  第１電極
３９  圧電膜
４０  第２電極
４１  支持梁
５１  Si基板
５２  アンカー
５３  下部電極
５４  圧電体
５５  上部電極
５６  共振部
６１，６３  タンク回路
６２，６４  増幅器
６５，６７  薄膜圧電共振子
６６，６８  バリアブルキャパシタ
７１，７２  キャパシタ
７３，７４  共振ユニット
７５  並列共振ユニット
８１  モニタ回路
８２  演算回路
１０１  電圧印加回路
１０２，１０３，１０４  切替回路
１１１，１１２  モニタ回路
１１３  バリアブルキャパシタ
１３１  圧電単結晶基板
１３２  櫛形電極
１３３  入出力電極
【図１】
2005217852.tif 000004
【図２】
2005217852.tif 000005
【図３】
2005217852.tif 000006
【図４】
2005217852.tif 000007
【図５】
2005217852.tif 000008
【図６】
2005217852.tif 000009
【図７】
2005217852.tif 000010
【図８】
2005217852.tif 000011
【図９】
2005217852.tif 000012
【図１０】
2005217852.tif 000013
【図１１】
2005217852.tif 000014
【図１２】
2005217852.tif 000015
【図１３】
2005217852.tif 000016
【図１４】
2005217852.tif 000017
【図１５】
2005217852.tif 000018
【図１６】
2005217852.tif 000019
【図１７】
2005217852.tif 000020
【図１８】
2005217852.tif 000021
【図１９】
2005217852.tif 000022
【図２０】
2005217852.tif 000023
【図２１】
2005217852.tif 000024
【図２２】
2005217852.tif 000025
【図２３】
2005217852.tif 000026