(57)【要約】【課題】  撮像素子が出力する画像信号の黒レベルを定める装置において、サグを低減する。【解決手段】  本発明の黒レベル補正装置は、入力される画素信号から帰還信号を差し引いたものを画素値にして出力するＡ／Ｄ変換部と、帰還信号を生成するフィードバック制御部とを有する。フィードバック制御部は、ホールド部、帰還ゲイン調整部等を有する。ホールド部は、ＯＢ画素の画素信号の出力期間に、保持レベルを帰還信号のレベルに引き込み、有効画素の画素信号の出力期間に、保持レベルを保持して出力する。帰還ゲイン調整部は、ＯＢ画素の画素信号の読み出し開始に同期して、引き込み促進ゲインを帰還信号に乗じる。これにより、ホールド部の引き込み時間が短くなるので、有効画素の画素信号の読み出し開始前に、保持レベルを収束レベルに安定させることできる。この結果、サグを低減できる。【選択図】      図１
2005080263.tif 000002
【特許請求の範囲】
【請求項１】
撮像素子から出力されたアナログ画素信号から帰還信号を差し引いたものを、デジタル信号に変換して画素値として出力するＡ／Ｄ変換部と、前記帰還信号を生成するフィードバック制御部とを備えた黒レベル補正装置であって、
前記フィードバック制御部は、
基準値と、前記Ａ／Ｄ変換部から出力された画素値との差を、デジタルの前記帰還信号として出力する比較器と、
保持部を有し、前記撮像素子のオプティカルブラック画素からの画素信号が出力されている期間、前記比較器から出力された前記帰還信号を受けて、前記保持部の保持レベルを前記帰還信号のレベルに近づける引き込み動作を行い、前記撮像素子の有効画素からの画素信号が出力されている期間、前記保持部の保持レベルを保持して出力するホールド部と、
前記アナログ画素信号が前記Ａ／Ｄ変換部に入力される前に、前記アナログ画素信号から、前記ホールド部の保持レベルを差し引く減算部と、
前記帰還信号の帰還ループに直列に挿入されており、前記オプティカルブラック画素からの画素信号の読み出し開始に同期して、１より大きい引き込み促進ゲインを前記帰還信号に乗じ始め、前記引き込み動作の終了前に、前記引き込み促進ゲインより小さいゲインを前記帰還信号に乗じる帰還ゲイン調整部と
を備えていることを特徴とする黒レベル補正装置。
【請求項２】
請求項１記載の黒レベル補正装置において、
前記Ａ／Ｄ変換部が出力する画素値から前記基準値を減算して、減算後の画素値を、黒レベル設定がされた画素値として出力する基準値減算部を備えている
ことを特徴とする黒レベル補正装置。
【請求項３】
撮像素子と、前記撮像素子を用いて被写体を撮像して画像データを生成する信号処理部とを備えた電子カメラであって、
前記信号処理部は、前記撮像素子から出力されるアナログ画素信号を処理する請求項１または請求項２記載の黒レベル補正装置を備えている
ことを特徴とする電子カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号における黒レベルを定める技術に関する。
【背景技術】
【０００２】
通常、撮像素子は、遮光された画素（Optical Black、以下、ＯＢ画素という）を有している。このＯＢ画素から出力される画素信号は、黒色に相当する信号レベル（以下、黒レベルという）を定めるために用いられる（例えば、特許文献１参照）。図５は、従来の黒レベル補正装置の一例を示すブロック図である。図に示すように、黒レベル補正装置１０は、減算器１２と、プログラマブル増幅器１４（Programmable Gain Amplifier、以下ＰＧＡと略記）と、ホールド回路１６と、Ａ／Ｄ変換器１８と、Ｄ／Ａ変換器２０と、リファレンス設定部２４と、比較器２６と、スイッチ２８と、サンプルホールド部３２と、減算器３６とを有している。
【０００３】
以下、黒レベル補正装置１０の回路動作を説明する。なお、本明細書では、説明を分かり易くするため、ＯＢ画素以外の画素、即ち、受光量に応じて信号電荷を生成及び蓄積する画素を、『有効画素』と表記する。固体撮像素子４０が出力するアナログの画素信号は、ホールド回路１６が保持している信号レベル（以下、ホールドレベルといい、詳細は後述する）を減算器１２により差し引かれた後、ＰＧＡ１４により増幅される。この後、画素信号は、Ａ／Ｄ変換器１８によりデジタルの画素値に変換されてから、比較器２６、サンプルホールド部３２、及び減算器３６に入力される。
【０００４】
リファレンス設定部２４は、リファレンス値（正の値）を比較器２６に入力する。リファレンス値は、ＯＢ画素の画素信号を、Ａ／Ｄ変換直後にどのくらいの値にしたいかという目標値である。比較器２６は、画素値から、リファレンス値を差し引いた値を出力する。スイッチ２８は、固体撮像素子４０における第１のＯＢ画素領域からの画素信号が減算器１２に入力されているとき（図のＯＢタイミング信号１が高レベルのとき）のみ導通となる。
【０００５】
スイッチ２８が導通になると、比較器２６から出力される画素値は、Ｄ／Ａ変換器２０に入力されてアナログ信号に変換されてから、ホールド回路１６に入力される。ホールド回路１６は、そのホールドレベルを、入力される信号レベルに近づける。減算器１２は、固体撮像素子４０から入力される画素信号から、ホールドレベルを差し引く。この動作は、固体撮像素子４０のＯＢ画素の画素信号が出力されている間も、有効画素の画素信号が出力されている間も行われる。
【０００６】
このように減算器１２による負帰還ループとなっているので、ＯＢ画素の画素信号が最終的にリファレンス値に等しい画素値にＡ／Ｄ変換されるように制御される。即ち、ホールドレベルの収束レベルは、『ＯＢ画素の画素信号を単にＡ／Ｄ変換した値から、リファレンス値を差し引いた値』をアナログ信号に変換したレベルである。ここでの『単にＡ／Ｄ変換した値』とは、仮にＯＢ画素の画素信号が減算器１２により何も差し引かれずにＰＧＡ１４を介してＡ／Ｄ変換器１８に入力されて、Ａ／Ｄ変換された値である。
【０００７】
従って、Ａ／Ｄ変換器１８から出力される画素値は、リファレンス値付近が黒レベル（ＯＢ画素からの画素信号の平均レベル）となるように制御される。これにより、黒レベル近辺の画素信号がＡ／Ｄ変換直後にゼロにクリップされることは、防止される。サンプルホールド部３２は、固体撮像素子４０における第２のＯＢ画素領域からの画素信号が減算器１２に入力されているとき（図のＯＢタイミング信号２が高レベルのとき）、Ａ／Ｄ変換器１８から入力される画素値をホールドする。減算器３６は、Ａ／Ｄ変換器１８から入力される画素値から、サンプルホールド部３２がホールドしている画素値を差し引いて、後段に出力する。以上のように、黒レベル補正装置１０は、固体撮像素子４０から入力されるアナログの画素信号を、黒レベルがゼロとなるデジタルの画素値にして、後段に出力する。
【０００８】
このようなアナログ信号を処理する回路は、動作状態になってから安定した信号を出力するまでにある程度の時間を要するので、撮影前においても動作状態にしておく必要がある。このため、どの行も画素信号の読み出しのために選択されていない状態でも、固体撮像素子４０における垂直転送部及び水平転送部の各スイッチなどを動作させている。これにより、黒レベル補正装置１０も動作させて、撮像画像とは関係のない信号を出力させている（例えば、特許文献２参照）。以下、この動作を空読み動作という。
【特許文献１】特開平５−１５３４２９号公報  （第３−５項、図１−図７）
【特許文献２】特開２０００−２７８６１６号公報  （第４−５項、図６−図８）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述した従来の方式では、固体撮像素子４０から露光後の画素信号を読み出しているか否かに拘わらず、常に黒レベル補正のフィードバックが行われていた。従って、空読み動作時のＯＢ画素の信号レベルと、露光後の読み出し開始時のＯＢ画素の信号レベルとが異なると、ホールドレベルの収束レベルは、空読み動作時と、露光後の画素信号の読み出し時とで異なる。このため、露光後の画素信号の読み出しが開始されると、ホールドレベルは、『（空読み動作時のＯＢ画素の信号レベル）−（レファレンス値をＤ／Ａ変換した信号レベル）』から『（露光後のＯＢ画素の信号レベル）−（レファレンス値をＤ／Ａ変換した信号レベル）』に変化する。しかし、ホールド回路１６のホールドレベルが変化して収束レベルに安定するまでには、時間を要する。
【００１０】
従って、露光後の画素信号の読み出し開始時において、ホールド回路１６のホールドレベルは、過渡状態となり変動する。この結果、サグ（経路の時定数が短く、映像信号における直流の基準レベルが変動すること）が発生する問題があった。
また、黒レベル近辺の画素信号がＡ／Ｄ変換直後にゼロにされることを防止するために前段の減算器１２で加算したリファレンス値を、後段で引く動作が必要となる。しかし、サグが生じていると、リファレンス値をそのまま引くことはできない。従って、サンプルホールド部３２により、そのレベル変動を再度サンプリングしてから引く動作が必要となる（デジタルクランプ）。この結果、回路構成が複雑になるという問題があった。
【００１１】
本発明の目的は、撮像素子が出力する画像信号の黒レベルを定める装置、及びこの装置を搭載した電子カメラにおいて、サグを低減することである。
本発明の別の目的は、撮像素子が出力する画像信号の黒レベルを定める装置において、回路構成を簡単にすることである。
【課題を解決するための手段】
【００１２】
以下、本発明の内容を、請求項毎に分けて説明する。
＜請求項１＞
請求項１の黒レベル補正装置は、撮像素子から出力されたアナログ画素信号から帰還信号を差し引いたものを、デジタル信号に変換して画素値として出力するＡ／Ｄ変換部と、帰還信号を生成するフィードバック制御部とを備えている。本請求項の発明は、『フィードバック制御部が、比較器と、ホールド部と、減算部と、帰還ゲイン調整部とを備えている』ことを主な特徴とする。
【００１３】
比較器は、基準値と、Ａ／Ｄ変換部から出力された画素値との差を、デジタルの帰還信号として出力する。ホールド部は、保持部を有し、撮像素子のオプティカルブラック画素からの画素信号が出力されている期間、比較器から出力された帰還信号を受けて、保持部の保持レベルを帰還信号のレベルに近づける引き込み動作を行う。また、ホールド部は、撮像素子の有効画素からの画素信号が出力されている期間、保持部の保持レベルを保持して出力する。
【００１４】
減算部は、アナログ画素信号がＡ／Ｄ変換部に入力される前に、アナログ画素信号から、ホールド部の保持レベルを差し引く。帰還ゲイン調整部は、帰還信号の帰還ループに直列に挿入されており、オプティカルブラック画素からの画素信号の読み出し開始に同期して、１より大きい引き込み促進ゲインを帰還信号に乗じ始め、引き込み動作の終了前に、引き込み促進ゲインより小さいゲインを帰還信号に乗じる。
【００１５】
＜請求項２＞
請求項２の黒レベル補正装置は、請求項１記載の発明において、『Ａ／Ｄ変換部が出力する画素値から基準値を減算して、減算後の画素値を、黒レベル設定がされた画素値として出力する基準値減算部を備えている』ことを特徴とする。
＜請求項３＞
請求項３の電子カメラは、撮像素子と、この撮像素子を用いて被写体を撮像して画像データを生成する信号処理部とを備えている。本請求項の発明は、『信号処理部が、撮像素子から出力されるアナログ画素信号を処理する請求項１または請求項２記載の黒レベル補正装置を備えている』ことを特徴とする。
【発明の効果】
【００１６】
本発明の黒レベル補正装置は、入力される画素信号から帰還信号を差し引いたものを画素値にして出力するＡ／Ｄ変換部と、ホールド部及び帰還ゲイン調整部等を有すると共に帰還信号を生成するフィードバック制御部とを備えている。ホールド部は、ＯＢ画素の画素信号の出力期間に、保持レベルを帰還信号のレベルに引き込む。帰還ゲイン調整部は、ＯＢ画素の画素信号の読み出し開始に同期して、引き込み促進ゲインを帰還信号に乗じ始める。これにより、ホールド部の引き込み時間が短くできるので、有効画素の画素信号の読み出し開始前に、保持レベルを収束レベルに安定させることが可能となる。この結果、サグを低減できる。
【００１７】
本発明の黒レベル補正装置の一形態では、フィードバック制御部の後段の基準値減算部によってＡ／Ｄ変換部の出力画素値から基準値を差し引くだけで、固体撮像素子からの画素信号は、黒レベルがゼロとなる画素値に変換される。従って、回路構成を簡単にできる。
本発明の電子カメラは、上述の黒レベル補正装置を搭載しているので、上述と同様の効果を得ることができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を用いて本発明の実施の形態を説明する。なお、従来の技術で説明したものと同一要素には同一符号を付す。
＜本実施形態の構成＞
図１は、本実施形態の黒レベル補正装置のブロック図である。本実施形態は、請求項１及び請求項２に対応する。黒レベル補正装置５０は、減算器１２と、ＰＧＡ１４と、ホールド回路１６と、Ａ／Ｄ変換器１８と、Ｄ／Ａ変換器２０と、スイッチ６０と、ＰＧＡ６２と、比較器２６と、レファレンス設定部２４と、減算器３６とを有している。以下、黒レベル補正装置５０の各部の機能を説明する。
【００１９】
減算器１２は、固体撮像素子７０からアナログの画素信号を受けて、この画素信号からホールド回路１６のホールドレベルを差し引き、ＰＧＡ１４に入力する。
ＰＧＡ１４は、入力されたアナログの画素信号を増幅して、Ａ／Ｄ変換器１８に入力する。
Ａ／Ｄ変換器１８は、入力された画素信号をデジタルの画素値に変換して、比較器２６及び減算器３６に入力する。
【００２０】
リファレンス設定部２４は、リファレンス値（正の値）を、比較器２６及び減算器３６に入力する。リファレンス値は、固体撮像素子７０のＯＢ画素の画素信号を、Ａ／Ｄ変換直後にどのくらいの値にしたいかという目標値である。
比較器２６は、画素値からリファレンス値を差し引いた値を、ＰＧＡ６２に入力する。
ＰＧＡ６２は、固体撮像素子７０のＯＢ画素の画素信号が減算器１２に入力されているとき（図のＯＢタイミング信号が高レベルのとき）、入力される画素値に応じてゲインを変化させ、ホールド回路１６の引き込み時間を短縮する。この動作の詳細は、後述する。
【００２１】
スイッチ６０は、ＯＢ画素の画素信号が減算器１２に入力されている期間のみ、導通となってＰＧＡ６２からの画素値をＤ／Ａ変換器２０に入力させる。
Ｄ／Ａ変換器２０は、入力された画素値をアナログ信号に変換してから、ホールド回路１６に入力する。
ホールド回路１６は、スイッチ６０が導通の期間、入力される信号レベルにホールドレベルを近づける。また、スイッチ６０が遮断に切り替わると、ホールド回路１６は、ホールドレベルを保持して出力し続ける。減算器１２は、固体撮像素子７０から入力されるアナログの画素信号から、ホールドレベルを差し引く。この動作は、ＯＢ画素の画素信号が入力されている間も、有効画素の画素信号が入力されている間も行われる。減算器３６は、Ａ／Ｄ変換器１８から入力される画素値から、リファレンス値を差し引いて、後段に出力する。
【００２２】
＜本実施形態の引き込み促進動作＞
ここで、ＰＧＡ６２による引き込み促進動作の説明の前に、その説明に必要となる画素の読み出し順番を説明するため、固体撮像素子７０の構造を簡単に説明する。固体撮像素子７０は、例えばベイヤー正方配列として形成されたｍ行ｎ列の画素と、各列毎に形成されたｎ本の垂直ＣＣＤと、水平ＣＣＤと、読み出しアンプとを有している（図示せず）。各画素で生成された信号電荷（画素出力）は、まず垂直ＣＣＤに転送される。ｎ本の垂直ＣＣＤは、画素出力を、行単位で水平ＣＣＤに順次転送する。水平ＣＣＤは、転送された画素出力を、読み出しアンプに順次転送する。そして、読み出しアンプは、転送された画素出力を、アナログ画素信号として黒レベル補正装置５０の減算器１２に入力する。
【００２３】
本実施形態では説明の簡単化のため、上部ＯＢ画素等を考えず、各行の全画素（ｎ個）の内、読み出し順番が始めの幾つかはＯＢ画素（側部ＯＢ）であり、残りは有効画素であるとする。従って、１行目のＯＢ画素、１行目の有効画素、２行目のＯＢ画素、２行目の有効画素・・・の順番に読み出される。
図２は、ＰＧＡ６２のゲインを示すタイミング図である。図２（ａ）は各行の読み出し期間を示し、図２（ｂ）はＡ／Ｄ変換器１８の出力画素値を示し、図２（ｃ）はＰＧＡ６２のゲインの変化を示している。以下、図中に示した時刻ｔ１〜ｔ６のタイミングを用いて、ＰＧＡ６２の動作を説明する。なお、本実施形態では、１行目のＯＢ画素の画素信号の読み出し前に、空読み動作は行われない。
【００２４】
時刻ｔ１において、１行目のＯＢ画素の画素信号は、減算器１２に入力され始める。これに同期して、ＯＢタイミング信号は高レベルに切り替わり、スイッチ６０は導通に切り替わる。このときは引き込み開始時であるため、ホールド回路１６のホールドレベルは、収束レベルに達していない。
なお、減算器１２による負帰還ループとなっているので、ホールドレベルの収束レベルは、『ＯＢ画素の画素信号を単にＡ／Ｄ変換した値から、リファレンス値を差し引いた値』をアナログ信号に変換したレベルである。ここでの『単にＡ／Ｄ変換した値』とは、仮にＯＢ画素の画素信号が減算器１２により何も差し引かれずにＰＧＡ１４を介してＡ／Ｄ変換器１８に入力されて、Ａ／Ｄ変換された値である。また、比較器２６の出力画素値の絶対値は、引き込み開始時に最大であり、ホールドレベルが収束レベルに近づくに従って小さくなり、ホールドレベルが収束レベルに達するとゼロになる。
【００２５】
従って、図２（ｂ）に示すように、時刻ｔ１において、Ａ／Ｄ変換器１８の出力画素値とリファレンス値との差、即ち、比較器２６の出力画素値の絶対値は、所定値ａ（正の値）以上ある。なお、本実施形態では一例として、所定値ａは、リファレンス値を基準（１００％）とした場合に、Ａ／Ｄ変換器１８の出力画素値とリファレンス値との差が５０％になる値とする。
【００２６】
比較器２６の出力画素値の絶対値が所定値ａ以上である期間、ＰＧＡ６２は、図２（ｃ）に示すように、ゲインをＬ（少なくとも１より大きい値）にする。ゲインＬは、引き込み時間を十分短くする程度に大きい値であり、例えば１６である。ここでの引き込み時間とは、１行目のＯＢ画素の画素信号の減算器１２への入力開始時から、ホールドレベルが収束レベルに達するまでの時間である。
【００２７】
より詳細には、ホールド回路１６は、例えば公知の時定数回路（図示せず）で構成される。即ち、サンプル期間（本実施形態ではスイッチ６０が導通の期間）において、時定数回路内のコンデンサ（図示せず、請求項記載の保持部に対応）の充電電圧を、入力される電圧レベルに近づける。また、ホールド期間（本実施形態ではスイッチ６０が遮断の期間）において、コンデンサの充電電圧（請求項記載の保持レベル、及び本実施形態のホールドレベルに対応）を保持して出力し続ける。
【００２８】
そして、サンプル期間における入力レベルと、コンデンサの充電電圧との差が大きいほど、コンデンサの充電電圧は急激に上昇または下降する。このため、ホールド回路１６の引き込み開始時においてＰＧＡ６２のゲインを大きくすれば、比較器２６の出力画素値が大きいものとして、ホールド回路１６のコンデンサの充電電圧は急激に変化する。この結果、ホールド回路１６の引き込み時間は短縮される。
【００２９】
次に、時刻ｔ２において、比較器２６の出力画素値の絶対値は、所定値ａ未満になる。これに同期して、ＰＧＡ６２は、ゲインをＬからＭに下げる。また、ゲインＭは、１より大きく、ゲインＬより小さい値であり、例えば８である。ＰＧＡ６２は、比較器２６の出力画素値の絶対値が所定値ｂ以上、所定値ａ未満である期間、ゲインをＭに保つ。
次に、時刻ｔ３において、比較器２６の出力画素値の絶対値が所定値ｂ（所定値ａより小さい正の値）未満になる。これに同期して、ＰＧＡ６２は、ゲインをＳ（例えば４）に下げる。なお、本実施形態では一例として、所定値ｂは、リファレンス値を基準（１００％）とした場合に、Ａ／Ｄ変換器１８の出力画素値とリファレンス値との差が１５％になる値とする。この後、ホールドレベルは収束レベルに達し、比較器２６の出力画素値はゼロになる。
【００３０】
次に、時刻ｔ４において、１行目のＯＢ画素の画素信号の読み出しが終了し、１行目の有効画素の画素信号は、減算器１２に入力され始める。これに同期して、ＯＢタイミング信号は低レベルに切り替わり、スイッチ６０は遮断に切り替わる。スイッチ６０が遮断である期間、ホールド回路１６は、そのホールドレベルを保持して出力し続ける。また、ＰＧＡ６２は、スイッチ６０が遮断の期間、ゲインをＳのままにする。なお、スイッチ６０が遮断であるので、ＰＧＡ６２のゲインを任意の値にしても回路動作は変わらない。
【００３１】
次に、時刻ｔ５において、１行目の有効画素の画素信号の読み出しは終了する。
次に、時刻ｔ６において、２行目のＯＢ画素の画素信号は、減算器１２に入力され始める。これに同期して、ＯＢタイミング信号は高レベルに切り替わり、スイッチ６０は導通に切り替わる。このとき、ホールドレベルは、既に収束レベルに達している。従って、ＰＧＡ６２は、ゲインをＳのままに保つ。
【００３２】
ＰＧＡ６２は、以上のようにゲインを変化させて、ホールド回路１６の引き込み時間を短くする。従って、１行目の全ＯＢ画素の画素信号の読み出しが終了する前に、ホールド回路１６のホールドレベルは、収束レベルに安定する。これにより、黒レベル（ＯＢ画素からの画素信号の平均レベル）の画素信号は、リファレンス値に等しい画素値としてＡ／Ｄ変換器１８から出力される。
【００３３】
また、ホールドレベルが急速に収束レベルに安定するので、サグが生じない。従って、図１に示したように、後段の減算器３６によってＡ／Ｄ変換器１８の出力画素値からリファレンス値を引くことで、固体撮像素子７０からの画素信号は、黒レベルがゼロとなる画素値に変換される。
比較のため、図５に示した従来の黒レベル補正装置１０を用いて上述と同様に固体撮像素子７０の画素信号を読み出す場合の、Ａ／Ｄ変換器１８の出力画素値を図２（ｄ）に示す。従来の黒レベル補正装置１０では、図２（ｄ）のように、１行目のＯＢ画素の画素信号の読み出しが終了する時刻ｔ４においても、２行目のＯＢ画素の画素信号の読み出しが終了する時刻においても、引き込みは完了しない。従って、少なくとも１、２、３行目の有効画素は、それぞれ黒レベルが異なる画素値に変換されてしまう等の問題が生じる。
【００３４】
＜本実施形態の効果＞
本実施形態では、ＰＧＡ６２は、引き込み開始直後にゲインを大きくした後、徐々にゲインを下げる。このため、ホールド回路１６の引き込み時間（収束時間）を大幅に短縮できる。従って、各行のＯＢ画素数が少なくても、有効画素の画素信号の読み出し開始前に、ホールド回路１６のホールドレベルを収束レベルに安定させることができる。この結果、サグは殆ど生じない。また、露光後の画素信号の読み出し前に、空読み動作を行う必要はないので、回路安定時間を短縮できる。従って、本実施形態の黒レベル補正装置５０を電子カメラに搭載すれば、従来よりもレリーズタイムラグを短縮できる。
【００３５】
さらに、収束間際においてＰＧＡ６２のゲインを小さくする。従って、ＯＢ画素の画素信号のノイズが収束間際に増幅されて、ホールド回路１６のホールドレベルが変動することはない。このため、精度のよい黒レベル補正が可能となる。従って、横筋ノイズを低減できるので、画質を向上できる。
長時間露光の場合、ノイズ成分であるＯＢ画素の画素信号の直流レベルは高くなる。しかし、このような場合でも、上述のように精度のよい黒レベル補正ができる。即ち、ＯＢ画素の画素信号の平均レベルが正確にレファレンス値となるようにＡ／Ｄ変換器１８から画素値が出力された後、後段の減算器３６によって画素値からレファレンス値が差し引かれる。従って、有効画素に含まれるノイズ成分は一様に消去されるので、ＯＢ画素の画素信号のレベルに拘わらず、正確な暗電流補正ができる。
【００３６】
従来例では、サグが生じるため、前段の減算器１２で加算したリファレンス値を後段で引く際に、レベル変動を再度サンプリングしてから引く必要があった。このため、ＯＢ画素の画素信号の入力タイミングを示す同期信号は、前段の負帰還ループと、サンプルホールド部３２とにそれぞれタイミングの異なるものが必要であった。
一方、本実施形態では、サグが生じないので、後段の減算器３６によってＡ／Ｄ変換器１８の出力画素値からリファレンス値を引くだけで、固体撮像素子７０からの画素信号は、黒レベルがゼロとなる画素値に変換される。このため、ＯＢ画素の画素信号の入力タイミングを示す同期信号は、負帰還ループに対するものだけでよい。従って、回路構成を簡単にできる。
【００３７】
＜本実施形態の補足事項＞
［１］  なお、本実施形態では、比較器２６と、スイッチ６０との間に、直列にＰＧＡ６２を挿入する例を述べた。本発明は、かかる実施形態に限定されるものではない。ＰＧＡ６２は、例えば、ホールド回路１６とＤ／Ａ変換器２０との間、或いは、スイッチ６０とＤ／Ａ変換器２０との間に挿入してもよい。
【００３８】
［２］  本実施形態では一例として、リファレンス値を基準（１００％）とした場合に、所定値ｂを、Ａ／Ｄ変換器１８の出力画素値とリファレンス値との差が１５％になる値とした。即ち、収束レベルを基準（１００％）とした場合に、収束レベルとホールドレベルとの差が１５％に縮まるまで、引き込みを促進するための大きいゲイン（ゲインＬ、Ｍ）を用いる例を述べた。本発明は、かかる実施形態に限定されるものではない。例えば、収束レベルとホールドレベルとの差が１０％、或いは、２０％に縮まるまで、引き込みを促進するための大きいゲインを用いてもよい。
【００３９】
［３］  本実施形態では、１行目のＯＢ画素の画素信号の読み出し終了前に、ホールドレベルが収束レベルに達する例、即ち、１行目内において出力画素値が変化する例を述べた。本発明は、かかる実施形態に限定されるものではない。ホールドレベルが収束レベルに達するまでに、数行の画素出力が読み出される場合、即ち、１画面内において出力画素値が変化する場合もある。この場合も本実施形態と同様にＰＧＡ６２のゲインを変化させれば、従来よりも引き込み時間を短縮できる。この場合のＰＧＡ６２のゲインのタイミング図の一例を、図３に示す。
【００４０】
図３の例では、各行の画素出力は、ＯＢ画素、有効画素の順に読み出される。そして、スイッチ６０は、ＯＢ画素の画素出力が読み出されている期間において導通状態にされ、有効画素の画素出力が読み出されている期間において非導通状態にされる。ＰＧＡ６２は、ＯＢ画素の画素出力が読み出されている期間、比較器２６の出力画素値の絶対値に応じてゲインを変化させる。
【００４１】
スイッチ６０が導通であり、且つ、比較器２６の出力画素値（ＯＢ画素の画素出力に対するＡ／Ｄ変換器１８の出力値と、レファレンス値との差）の絶対値が所定値ａ以上である期間（この例では３行目まで）、ＰＧＡ６２は図３（ｃ）に示すようにゲインをＬにする。この期間において、ホールド回路１６のホールドレベルは、急速に収束レベルに近づく。
【００４２】
この後のスイッチ６０が導通である期間において、比較器２６の出力画素値の絶対値が所定値ａ未満になると、これに同期して、ＰＧＡ６２は、ゲインをＬからＭに下げ、これを維持する（この例では４、５行目）。
この後のスイッチ６０が導通である期間において、比較器２６の出力画素値の絶対値が所定値ｂ未満になると、これに同期して、ＰＧＡ６２は、ゲインをＭからＳに下げ、これを維持する（この例では６行目以降）。この後、ホールドレベルは収束レベルに達し（この例では８行目のＯＢ画素の画素出力の読み出し期間）、比較器２６の出力画素値はゼロになる。以上、図３のような形態においても、図２の形態と同様の効果を得ることができる。
【００４３】
［４］  図４に示すように、本発明の黒レベル補正装置を電子カメラに搭載してもよい（請求項３に対応）。図において、電子カメラ１００は、撮影レンズ１０４と、固体撮像素子７０と、黒レベル補正装置５０と、タイミングジェネレータ１０８と、ＭＰＵ（Micro Processor Unit）１１２と、操作部１１６と、システムバス１２０と、画像処理部１２４と、画像メモリ１２８と、プログラムメモリ１３２と、カードインターフェース１３６と、交換可能なメモリカード１４０とを有している。ＭＰＵ１１２は、システムバス１２０を用いて、電子カメラ１００のシステム制御を行う。操作部１１６は、電源釦、レリーズ釦などの設定用の釦群を有している（図示せず）。
【００４４】
黒レベル補正装置５０は、固体撮像素子７０からアナログ画素信号を受けると共にタイミングジェネレータ１０８からＯＢタイミング信号を受けて、デジタルの画素値を出力する。露光後の全有効画素の画素値は、画像データとして、画像処理部１２４により画像処理を施された後、メモリカード１４０に記録される。電子カメラ１００は、本発明の黒レベル補正装置５０を搭載していることを主な特徴とし、その詳細な撮像動作は公知なので説明を省略する。
【００４５】
［５］  最後に、請求項と実施形態との対応関係を説明する。なお、以下に示す対応関係は、参考のための一解釈であり、本発明を限定するものではない。
請求項記載のＡ／Ｄ変換部は、Ａ／Ｄ変換器１８に対応する。
請求項記載のフィードバック制御部は、減算器１２と、ホールド回路１６と、Ｄ／Ａ変換器２０と、スイッチ６０と、ＰＧＡ６２と、比較器２６とに対応する。
【００４６】
請求項記載の比較器は、比較器２６に対応する。
請求項記載の基準値は、レファレンス値に対応する。
請求項記載の帰還信号は、比較器２６から画素値として出力されて、ＰＧＡ６２及びＤ／Ａ変換器２０を介して、ホールド回路１６から減算器１２に入力される信号に対応する。
【００４７】
請求項記載のホールド部は、ホールド回路１６、Ｄ／Ａ変換器２０、及びスイッチ６０に対応する。
請求項記載の減算部は、減算器１２に対応する。
請求項記載の帰還ループは、比較器２６、ＰＧＡ６２、スイッチ６０、Ｄ／Ａ変換器２０、ホールド回路１６、減算器１２の順に経由する信号経路に対応する。
【００４８】
請求項記載の帰還ゲイン調整部は、ＰＧＡ６２に対応する。
請求項記載の引き込み促進ゲインは、ＰＧＡ６２のゲインＬ及びゲインＭに対応する。
請求項記載の『引き込み動作の終了』が意味するタイミングは、『ホールド回路１６のホールドレベルが収束レベルに達した瞬間』である。
請求項記載の基準値減算部は、減算器３６に対応する。
【００４９】
請求項記載の信号処理部は、黒レベル補正装置５０と、タイミングジェネレータ１０８と、画像処理部１２４と、これら３つ及び固体撮像素子７０に撮像動作を指令して画像データを生成させるＭＰＵ１１２の機能とに対応する。
【産業上の利用可能性】
【００５０】
以上詳述したように本発明は、黒レベル補正装置及び電子カメラの分野において多いに利用可能である。
【図面の簡単な説明】
【００５１】
【図１】本実施形態の黒レベル補正装置のブロック図である。
【図２】図１のＰＧＡ６２のゲインを示すタイミング図の一例である。
【図３】図１のＰＧＡ６２のゲインをタイミング図の、別の例である。
【図４】本実施形態の黒レベル補正装置を搭載した電子カメラのブロック図である。
【図５】従来の黒レベル補正装置のブロック図の一例である。
【符号の説明】
【００５２】
１０  黒レベル補正装置
１２  減算器
１４  プログラマブル増幅器
１６  ホールド回路
１８  Ａ／Ｄ変換器
２０  Ｄ／Ａ変換器
２４  リファレンス設定部
２６  比較器
２８  スイッチ
３２  サンプルホールド部
３６  減算器
４０  固体撮像素子
５０  黒レベル補正装置
６０  スイッチ
６２  ＰＧＡ
７０  固体撮像素子
１００  電子カメラ
１０４  撮影レンズ１０４
１０８  タイミングジェネレータ
１１２  ＭＰＵ
１１６  操作部
１２０  システムバス
１２４  画像処理部
１２８  画像メモリ
１３２  プログラムメモリ
１３６  カードインターフェース
１４０  メモリカード
【図１】
2005080263.tif 000003
【図２】
2005080263.tif 000004
【図３】
2005080263.tif 000005
【図４】
2005080263.tif 000006
【図５】
2005080263.tif 000007