(57)【要約】【課題】基板１１０の上の埋め込み酸化膜層１３０、この埋め込み酸化膜層の上にある少なくとも１層の第１のフィン構造１１２、およびこの埋め込み酸化膜層の上にある少なくとも１層の第２のフィン構造１１４を有するフィン型電界効果トランジスタ（ＦｉｎＦＥＴ）の構造および製造方法を提供すること。【解決手段】第１のスペーサ１２０はこの第１のフィン構造１１２に隣接し、第２のスペーサ１１８はこの第２のフィン構造１１４に隣接する。第１のスペーサが第１のフィン構造を覆う部分は、第２のスペーサが第２のフィン構造を覆う部分より広い。広いスペーサを有するフィンほど、相対的に狭い半導体ドーピング領域１１３が与えられ、狭いスペーサを有するフィンほど、相対的に広い半導体ドーピング領域１１５が与えられる。したがって、異なる寸法のスペーサによって、第１のフィンと第２のフィンのドーピングに差が出る。第１のフィンと第２のフィンのドーピングの差によって、第１のフィンと比べて第２のフィンの実効幅が変わる。【選択図】図１１
2005217418.tif 000002
【特許請求の範囲】
【請求項１】
基板上にある第１のフィン構造と、
前記基板上にある第２のフィン構造と、
前記第１のフィン構造に隣接した第１のスペーサと、
前記第２のフィン構造に隣接した第２のスペーサとを備え、
前記第１のスペーサが前記第１のフィン構造を覆う部分の方が、前記第２のスペーサが前記第２のフィン構造を覆う部分より大きい構造にしたフィン型電界効果トランジスタ。
【請求項２】
第１のスペーサが前記第２のスペーサより大きく、前記第１のスペーサと前記第２のスペーサの寸法差が、前記第１のフィン構造と前記第２のフィン構造のドーピングに差をもたらすようになされている、請求項１に記載のフィン型電界効果トランジスタ。
【請求項３】
前記第１のフィン構造と前記第２のフィン構造の前記ドーピングの差が、前記第１のフィン構造の実効チャネル幅を前記第２のフィン構造と比べて変える、請求項２に記載のフィン型電界効果トランジスタ。
【請求項４】
前記第１のスペーサおよび前記第２のスペーサが、各フィン構造の各スペーサに隣接した部分にデバイスの電気的不活性部分を備えさせるように、前記第１のフィン構造および前記第２のフィン構造の前記隣接した部分中に拡散するようになされたドープ不純物を含む、請求項１に記載のフィン型電界効果トランジスタ。
【請求項５】
前記第１のフィン構造が前記第２のフィン構造と同じ物理寸法である、請求項１に記載のフィン型電界効果トランジスタ。
【請求項６】
前記第１のフィン構造および前記第２のフィン構造の上方の少なくとも１つのゲート導体と、
前記ゲート導体と前記第１のフィン構造と前記第２のフィン構造の間にあるゲート絶縁体とをさらに備える、請求項１に記載のフィン型電界効果トランジスタ。
【請求項７】
前記第１のスペーサおよび前記第２のスペーサが同じ材料を含む、請求項１に記載のフィン型電界効果トランジスタ。
【請求項８】
基板の上方の埋め込み酸化膜層と、
前記埋め込み酸化膜層上にある第１のフィン構造と、
前記埋め込み酸化膜層上にある第２のフィン構造と、
前記第１のフィン構造のみに隣接したスペーサと、
前記第２のフィン構造の全長を覆うゲート絶縁体とを備えるフィン型電界効果トランジスタ。
【請求項９】
前記スペーサが、前記第１のフィン構造と前記第２のフィン構造のドーピングに差をもたらすようになされる、請求項８に記載のフィン型電界効果トランジスタ。
【請求項１０】
前記第１のフィン構造と前記第２のフィン構造の前記ドーピングの差が、前記第１のフィン構造の実効チャネル幅を前記第２のフィン構造と比べて変える、請求項９に記載のフィン型電界効果トランジスタ。
【請求項１１】
前記スペーサが、前記第１のスペーサに隣接した前記第１のフィン構造の部分にデバイスの電気的不活性部分を備えさせるように、前記第１のフィン構造の前記隣接した部分中に拡散するようになされたドープ不純物を含む、請求項８に記載のフィン型電界効果トランジスタ。
【請求項１２】
前記第１のフィン構造が前記第２のフィン構造と同じ物理寸法である、請求項８に記載のフィン型電界効果トランジスタ。
【請求項１３】
前記第１のフィン構造と前記第２のフィン構造の上方に少なくとも１つのゲート導体を備える、請求項８に記載のフィン型電界効果トランジスタ。
【請求項１４】
前記ゲート導体が、さらに、前記第１のフィン構造の前記スペーサによって覆われない部分に沿っている、請求項８に記載のフィン型電界効果トランジスタ。
【請求項１５】
前記第１のスペーサと前記第２のスペーサが同じ材料を含む、請求項８に記載のフィン型電界効果トランジスタ。
【請求項１６】
フィン型電界効果トランジスタを製造する方法であって、
基板上に第１のフィン構造および第２のフィン構造を形成するステップと、
前記第１のフィン構造に隣接して第１のスペーサを、前記第２のフィン構造に隣接して第２のスペーサを形成するステップと、
前記第１のスペーサが前記第１のフィン構造を覆う部分の方が前記第２のスペーサが前記第２のフィン構造を覆う部分より大きくなるように前記第２のスペーサの一部分を除去するステップとを含む、方法。
【請求項１７】
前記第２のスペーサの前記部分を除去するステップの後、前記第１のフィン構造と前記第２のフィン構造の上に少なくとも１つのゲート導体を形成するステップをさらに含む、請求項１６に記載の方法。
【請求項１８】
前記ゲート導体を形成するステップの前に、前記第１のフィン構造および前記第２のフィン構造上にゲート絶縁体を形成するステップをさらに含む、請求項１７に記載の方法。
【請求項１９】
前記第２のスペーサの前記部分を除去するステップの後、前記第１のフィン構造と前記第２のフィン構造のドーピングに差が生じるように、前記第１のフィン構造および前記第２のフィン構造のうちの前記第１のスペーサおよび前記第２のスペーサによって保護されていない部分をドープするステップをさらに含む、請求項１６に記載の方法。
【請求項２０】
前記第１のフィン構造と前記第２のフィン構造の前記ドーピングの差が、前記第１のフィン構造と比べて前記第２のフィン構造の実効幅を変える、請求項１９に記載の方法。
【請求項２１】
前記第１のフィン構造が前記第２のフィン構造と同じ寸法であり、前記幅が前記埋め込み酸化膜層の表面に垂直な方向の距離の測度である、請求項１６に記載の方法。
【請求項２２】
前記第１のスペーサおよび前記第２のスペーサが同じ材料を含む、請求項１６に記載の方法。
【請求項２３】
フィン型電界効果トランジスタ構造の製造方法であって、
基板上に埋め込み酸化膜層を形成するステップと、
前記酸化膜層上に第１のフィン構造および第２のフィン構造を形成するステップと、
第１のスペーサを前記第１のフィン構造に隣接して形成し、第２のスペーサを前記第２のフィン構造に隣接して形成するステップと、
前記第２のスペーサの一部分を除去するステップとを含む、方法。
【請求項２４】
前記第２のスペーサの前記部分を除去するステップの後、前記第１のフィン構造および前記第２のフィン構造上に少なくとも１つのゲート導体を形成するステップをさらに含む、請求項２３に記載の方法。
【請求項２５】
前記ゲート導体を形成するステップの前に、前記第１のフィン構造、前記第２のフィン構造、前記第１のスペーサ、および前記第２のスペーサ上にゲート絶縁体を形成するステップをさらに含む、請求項２３に記載の方法。
【請求項２６】
前記第２のスペーサの前記部分を除去するステップの後、前記第１のフィン構造と前記第２のフィン構造のドーピングに差が生じるように、前記第１のフィン構造および前記第２のフィン構造のうちの前記第１のスペーサおよび前記第２のスペーサによって保護されていない部分をドープするステップをさらに含む、請求項２３に記載の方法。
【請求項２７】
前記第１のフィン構造と前記第２のフィン構造の前記ドーピングの差が、前記第１のフィン構造と比べて前記第２のフィン構造の実効幅を変える、請求項２６に記載の方法。
【請求項２８】
前記第１のフィン構造が前記第２のフィン構造と同じ寸法であり、前記幅が前記埋め込み酸化膜層の表面に垂直な方向の距離の測度である、請求項２３に記載の方法。
【請求項２９】
前記第１のスペーサおよび前記第２のスペーサが同じ材料を含む、請求項２３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）およびその製造方法に関し、より詳細には、フィンの実効幅を変える働きをする、フィンに隣接した相異なる寸法のスペーサを備える、改善された構造に関する。
【背景技術】
【０００２】
平面状相補型金属酸化膜半導体（ＣＭＯＳ）寸法の直線的縮小が限界に近づく中で、代わりのデバイス構造が評価されている。その主な候補の１つはＦｉｎＦＥＴ技術である。フィン技術ではシリコンの薄いフィンまたはピラーがサブリソグラフィ技法を使用して製造され、それによって、フィンの各側面にゲートを載置にオン状態でフィン内のシリコンを完全に空乏化させることが可能になり、その結果、高性能デバイスが得られる。本明細書に参照により組み込まれているフー（Ｈｕ）（以後「フー」）らの米国特許第６，４１３，８０２号には、ＦｉｎＦＥＴ構造の一例が開示されている。
【特許文献１】米国特許第６，４１３，８０２号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来のＣＭＯＳ設計者には、様々な性能およびパワー特性に対して任意の（設計格子の増大によって制限されるが）幅のデバイスならびに任意のゲート長を使用する柔軟性があった。ＦｉｎＦＥＴ技術を使用する場合は、現在の集積技術では、ゲート長のみ可変（変更可能）であり幅は可変ではない（ＦｉｎＦＥＴの幅はフィンの高さで決まる）。このデバイス設計の制限によって、既存の設計をＦｉｎＦＥＴ技術に移植する場合、ならびに設計者が自身のツール・キット中に持っている多数の回路を設計する場合に問題が生じる。
【０００４】
この限界を回避するための業界の現在の解決策は、同一のゲートによって制御される複数の平行なフィンを使用することであった。これによって、従来の格子限界をはるかに越えるデバイスの実効幅が量子化される。さらに、多くの設計では、最小よりわずかに大きいデバイスを採用して、それほど多くの電力損失を伴わずに、あるいはチップ横断ライン幅変動（ＡＣＬＶ）の影響をそれほど多く受けずに、高性能デバイスと同様の特性を得ている。１個のフィン、２個のフィン、３個のフィン等の量子化によって、最小よりわずかに大きいフィーチャの設計が不可能になる。ついでに言えば、バルク・フィン集積方式の場合、各フィンを基板から電気的に分離する方法は、比較的難しいかまたは費用がかかり、複数のデバイス幅を作り出す手段にならない。
【課題を解決するための手段】
【０００５】
本発明は、（ブロック・マスクを使用して不要なスペーサを除去／削減することによって）いくつかのＦｉｎＦＥＴの下側部分にスペーサを載置すること、および若干の潜在的に可能なドーピング方式を使用することによってスペーサの裏側で保護されている区域を電気的に不活性にすることに関する。ゲートを、スペーサ付きのフィンの上面で連続的にパターン形成すると、スペーサなしのフィンの場合と異なる幅のデバイスが得られる。ウェハ上に相異なる高さのスペーサを同時にいくつ載置できるかに関しては制限がない。しかし、設計の柔軟性と製造コストのバランスが取れる最適な数がある。
【０００６】
したがって、本発明では、まず、基板上に埋め込み酸化膜を形成することから始める（または単にシリコン基板から出発する）フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）構造を製造する方法を提供する。次いで、本発明では、フィンおよびフィンに隣接した絶縁スペーサを形成する。これらのフィン構造は全て同じ高さである。フィンにとっては、電気的な幅は、基板表面または埋め込み酸化膜表面に垂直な方向の距離の測度である。本発明では、いくつかの絶縁スペーサの少なくとも一部分を除去して、第１の絶縁スペーサが第１のフィン構造を覆う部分の方が、第２の絶縁スペーサが第２のフィン構造を覆う部分より大きくなるようにする。
【０００７】
絶縁スペーサの部分を除去した後で、本発明では、フィン構造をドープしてそれらを活性な半導体にする。スペーサは、フィンの隣接した部分中に拡散するドープ不純物を含有できる。これらのドープ不純物は、この領域をフィンの残余部分と電気的に分離し、フィンのスペーサによって保護された部分（下側部分）を絶縁体として維持する効果を有する。この方法では、大きいスペーサを備えるフィンほど活性デバイスになる露出区域が小さくなり、小さいスペーサを備えるフィンほど活性デバイスになる露出フィンが多くなる。したがって、異なる寸法のスペーサにより、第１のフィンと第２のフィンのドーピングに差が出る。第１のフィンと第２のフィンのこのドーピングの差によって、第１のフィンと比べて第２のフィンの実効幅が変わる。
【０００８】
ゲート導体を形成する前に、本発明では、フィン構造および絶縁スペーサ上にゲート絶縁体を形成する。次いで、本発明では、このゲート酸化膜の上に少なくとも１つのゲート導体を形成する。
【０００９】
この方法によって、基板の上の埋め込み酸化膜層があり、この埋め込み酸化膜層上に少なくとも１つの第１のフィン構造および少なくとも１つの第２のフィン構造が配置されるフィン型電界効果トランジスタ（ＦｉｎＦＥＴ）が製造される。第１の絶縁スペーサは第１のフィン構造に隣接し、第２の絶縁スペーサは第２のフィン構造に隣接する。第１の絶縁スペーサが第１のフィン構造を覆う部分の方が、第２の絶縁スペーサが第２のフィン構造を覆う部分より大きい。
【００１０】
大きいスペーサを有するフィンほど、小さい活性ドーピング区域が与えられ、小さいスペーサを有するフィンほど、大きい活性ドーピング区域が与えられる。したがって、異なる寸法のスペーサにより、第１のフィンと第２のフィンのドーピングに差が出る。第１のフィンと第２のフィンのこのドーピングの差によって、従来必要とされたような相異なる物理幅のフィンあるいは各トランジスタ内での複数のフィンの使用を必要とせずに、第１のフィンと比べて第２のフィンの実効幅が変わる。
【００１１】
本発明の上記その他の態様および目的は、以下の説明および添付の図面と併せて考察すると、よりよく評価され理解されるであろう。しかし、以下の説明は、本発明の好ましい実施形態およびその具体的な詳細を多数示しているが、説明のためになされたものであり、限定するものではないことを理解すべきである。本発明の精神から逸脱することなく本発明の範囲内で多くの変更形態および修正形態をなし得、本発明には、このような修正形態が全て含まれる。
【００１２】
本発明は、図面を参照しておこなう以下の詳細な説明からよりよく理解されるであろう。
【発明を実施するための最良の形態】
【００１３】
本発明ならびに本発明の様々な特徴および利点を、添付の図面および以下の説明で詳細を述べる非限定的な諸実施形態に則してより詳しく説明する。各図面に示すフィーチャは必ずしも実寸に比例して描かれていないことに留意されたい。周知の部品および処理技法の説明は、本発明が不必要に判り難くならないように省略した。本明細書で使用した諸例は、単に、本発明を実施することができる方法の理解を助け、さらに当業者が本発明を実施できるようにすることを意図したものにすぎない。したがって、これらの例を本発明の範囲を限定するものと解釈すべきではない。
【００１４】
図１ないし１４に本発明のバルク・シリコンの実施形態を示し、図１５ないし２８に第２のシリコン・オン・インシュレータ（ＳＯＩ）構造を示す。全ての図面中、「奇数番号の」図は断面図を表し、「偶数番号の」図は、それに沿って断面図が描かれる線Ｘ−Ｘ’を示す上面図を表す。以下で論じる諸構造を形成するために使用することができる方法は多数あり、このような方法は当業者には周知である。本発明の際立った特徴が不必要な詳細説明で判り難くなることを回避するために、周知の製造方法の議論は以下の議論から省略する。
【００１５】
より具体的には、図１、２に、周知の技法を使用してシリコン基板１１０の上に形成した２つのフィン１１２、１１４を示す。図３、４中では、周知の技法を使用してこの構造の上に絶縁体１１６（最終的にはスペーサになる）を堆積させた。この絶縁体１１６は、（たとえば、加熱によって）絶縁体１１６からフィン１１２、１１４に拡散してフィンのこの部分を後の活性部分から電気的に分離させるように設計されたドープ不純物を含むことができる。選択するドープ不純物は、使用する半導体不純物のタイプに応じて変わり、このような化学物質は当業者には周知である。たとえば、相補形（たとえば、ＮＦＥＴ、ＰＦＥＴ）ＦＥＴを同時に製造する場合、あるタイプの不純物（不純物ドープ・スペーサと反対の）をトランジスタの第１のタイプに使用し、異なるタイプの不純物（また、不純物ドープ・スペーサと同じ）をトランジスタの他のタイプに使用する。図５、６中では、絶縁体材料１１６を選択的異方性エッチング法でエッチングして、周知の技法を使用してフィン１１２、１１４の側壁の下側のみに絶縁体材料１１６を残す。各図面中、スペーサは、番号１１８および１２０で表す。
【００１６】
図７、８中では、周知の技法を用いて、フィンの１つ１１２およびそれに付随する１組のスペーサ１２０の上に、保護マスク１２２を形成する。これによって、フィン１１４およびスペーサ１１８が露出したままになる。次いで図９、１０中では、エッチング（または他の同様な）方法を使用して、周知の技法を用いてスペーサ１１８の高さを減少させる。保護マスク１２２のため、スペーサ１２０の高さはこのエッチング・プロセスによって影響されないことに留意されたい。図１１、１２中では、保護マスク１２２を除去し、周知の技法を用いて半導体活性区域の不純物をフィン１１２、１１４の露出部分１１３，１１５中に注入する。スペーサ１１８、１２０には、不純物がスペーサを貫通して移動するのを防ぐのに充分な材料組成および寸法特性を付与することができる。また、スペーサ１１８、１２０には、フィン１１２、１１４の隣接部分中に拡散するドープ不純物を含有させることもできる。これらのドープ不純物により、フィン・デバイスのこの部分の閾値が増大し、フィンのスペーサ１１８、１２０によって保護される部分（下側部分）が絶縁体として維持される。この方法では、高いスペーサほど相対的に小さい半導体ドープ区域１１３が与えられ、低いスペーサほど相対的に大さい半導体ドープ区域１１５が与えられる。
【００１７】
したがって、フィン１１２、１１４のスペーサ１１８、１２０によって保護される部分は、電気的に活性にならない。当業者には理解されるように、不純物により、フィン１１２、１１４の材料が不良導体から半導体１１３、１１５に変わる。したがって、スペーサ１１８、１２０の寸法により、フィン１１２、１１４のどれだけ（長さ、面積）が半導体１１３、１１５になるかが制御される。フィンの残余部分（スペーサ１１８、１２０によって保護される部分）は真性シリコンのままであり、各フィン１１２、１１４の露出部分１１３、１１５はドープされて活性半導体として働くようになる。このようにして、スペーサ１１８、１２０の寸法により、フィンの実効半導体幅が制御される。
【００１８】
次に、図１３、１４に示すように、周知の技法を用いて、ゲート導体１２４およびゲート酸化膜１２６をフィンの上に形成する。この例では、ゲート導体１２４、１２６が離れており（スペース１２８と図示）、そのため、フィン１１２、１１４が個々のトランジスタを形成する。しかし、本発明が、トランジスタ１個当たり複数のフィンを使用し、共通のゲート導体がいくつかのフィンを覆うトランジスタにも同様に適用できることは、当業者には理解されるはずである。周知の技法を用いて形成される追加の構造物には、追加の側壁絶縁体、ソース／ドレイン領域、コンタクト等が含まれる。
【００１９】
図１５ないし２８には、ＳＯＩ構造を使用する本発明の第２の実施形態を示す。本実施形態では、１組のスペーサを構造から完全に除去する。一貫性を保つために、上記の第１の実施形態で議論したものと同じ材料および構造物については、この第２の実施形態においても同じ番号付け方式を用いる。
【００２０】
より具体的には、図１５，１６に、周知の技法を用いてシリコン基板１１０上、埋め込み酸化膜層１３０の上に形成した２つのフィン１１２、１１４を示す。図１７、１８では、周知の技法を使用してこの構造の上に絶縁体１１６（最終的にはスペーサになる）を堆積させた。図１９、２０では、絶縁体材料１１６を選択的異方性エッチング法でエッチングして、周知の技法を使用してフィン１１２、１１４の側壁の下側のみに絶縁体材料１１６を残す。各図面中、スペーサは、やはり、番号１１８および１２０で表す。
【００２１】
図２１、２２中では、周知の技法を用いて、フィンの１つ１１２およびそれに付随する１組のスペーサ１２０の上に、保護マスク１２２を形成する。これによって、フィン１１４およびスペーサ１１８が露出したままになる。次いで図２３、２４中では、エッチング（または他の同様な）方法を使用して、周知の技法を用いてスペーサ１１８を除去する。保護マスク１２２のため、スペーサ１２０の高さはこのエッチング・プロセスの影響を受けないことに留意されたい。図２５、２６では、保護マスク１２２を除去し、周知の技法を用いて半導体活性区域の不純物をフィン１１２、１１４中に注入する。スペーサ１２０には、不純物がスペーサを貫通して移動するのを防ぐのに充分な材料組成および寸法特性を付与することができる。また、スペーサ１２０は、フィン１１２の隣接部分中に拡散するドープ不純物を含有することもできる。これらのドープ不純物により、フィンのスペーサ１２０によって保護される部分（下側部分）が不良導体として維持される。この方法では、高いスペーサほど相対的に小さい半導体ドープ区域１１３が与えられ、低いスペーサほど相対的に大きい半導体ドープ区域１１５が与えられる。
【００２２】
当業者には理解されるように、不純物により、フィン１１２、１１４の材料が真性半導体から半導体デバイス１１３、１１５に変わる。したがって、スペーサ１２０の有無により、フィン１１２のどれだけが半導体になるかが制御される。フィンの残余部分（スペーサ１２０によって保護される部分）は絶縁体として働き、フィン１１２の露出部分１１３は活性半導体になる。このようにして、スペーサ１２０の有無および寸法により、フィンの実効半導体幅が制御される。
【００２３】
次いで図２７、２８中に示すように、周知の技法を用いて、ゲート導体１２４、１２６をフィンの上に形成する。この例では、ゲート導体１２４、１２６が離れており（スペース１２８と図示）、そのために、フィン１１２、１１４が個々のトランジスタを形成する。しかし、本発明が、トランジスタ１個当たり複数のフィンを使用し、共通のゲート導体がいくつかのフィンを覆う、トランジスタにも同様に適用できることは、当業者には理解されるはずである。周知の技法を用いて形成される追加の構造物には、追加の側壁絶縁体、ソース／ドレイン領域、コンタクト等が含まれる。
【００２４】
この処理を、図２９のフロー・チャート手順に示す。より具体的には、本発明では、基板上に埋め込み酸化膜を形成する（１５０）ことから始める（または、単にシリコン基板から出発する）。次いで、本発明では、フィンおよびフィンに隣接した絶縁スペーサを形成する（１５２、１５４）。これらのフィン構造は全て同じ寸法でもよい。本発明では、いくつかの絶縁スペーサの少なくとも一部分を除去して（１５６）（あるいは完全に除去して）、第１の絶縁スペーサが第１のフィン構造を覆う部分の方が第２の絶縁スペーサが第２のフィン構造を覆う部分より大きくなるようにする。
【００２５】
いくつかの絶縁スペーサの全体または一部分を除去した後で、本発明では、フィン構造の絶縁スペーサで保護されない部分をドープして（１５８）それらの部分をフィン半導体にする。この方法では、大きいスペーサを有するフィンほど小さいドープ区域が与えられ、小さいスペーサを有する（またはスペーサなしの）フィンほど大きいドープ区域が与えられる。したがって、異なる寸法のスペーサにより、第１のフィンと第２のフィンのドーピングに差が出る。第１のフィンと第２のフィンのこのドーピングの差によって、第１のフィンと比べて第２のフィンの実効幅が変わる。
【００２６】
この方法では、基板の上に埋め込み酸化膜層があり、この埋め込み酸化膜層上に少なくとも１つの第１のフィン構造および少なくとも１つの第２のフィン構造が配置されたフィン型電界効果トランジスタ（ＦｉｎＦＥＴ）を製造する。第１の絶縁スペーサは第１のフィン構造に隣接し、第２の絶縁スペーサは第２のフィン構造に隣接する。第１の絶縁スペーサが第１のフィン構造を覆う部分の方が、第２の絶縁スペーサが第２のフィン構造を覆う部分より大きい。これによって、フィンの全高ではないＦｉｎＦＥＴが生じる。
【００２７】
大きいスペーサを有するフィンほど小さいドープ区域が与えられ、小さいスペーサを有するフィンほど大きいドープ区域が与えられる。したがって、異なる寸法のスペーサによって、第１のフィンと第２のフィンのドーピングに差が出る。第１のフィンと第２のフィンのこのドーピングの差によって、従来必要とされるような物理幅の異なるフィンあるいは各トランジスタ内での複数のフィンの使用を必要とせずに、第１のフィンと比べて第２のフィンの実効幅が変わる。
【００２８】
本発明を好ましい実施形態に関して説明したが、添付の特許請求の範囲の精神および範囲内で本発明に修正を加え得ることは当業者なら判るであろう。
【図面の簡単な説明】
【００２９】
【図１】バルク・シリコン構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略側面図である。
【図２】バルク・シリコン構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略上面図である。
【図３】バルク・シリコン構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略側面図である。
【図４】バルク・シリコン構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略上面図である。
【図５】バルク・シリコン構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略側面図である。
【図６】バルク・シリコン構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略上面図である。
【図７】バルク・シリコン構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略側面図である。
【図８】バルク・シリコン構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略上面図である。
【図９】バルク・シリコン構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略側面図である。
【図１０】バルク・シリコン構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略上面図である。
【図１１】バルク・シリコン構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略側面図である。
【図１２】バルク・シリコン構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略上面図である。
【図１３】バルク・シリコン構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略側面図である。
【図１４】バルク・シリコン構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略上面図である。
【図１５】ＳＯＩ構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略側面図である。
【図１６】ＳＯＩ構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略上面図である。
【図１７】ＳＯＩ構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略側面図である。
【図１８】ＳＯＩ構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略上面図である。
【図１９】ＳＯＩ構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略側面図である。
【図２０】ＳＯＩ構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略上面図である。
【図２１】ＳＯＩ構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略側面図である。
【図２２】ＳＯＩ構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略上面図である。
【図２３】ＳＯＩ構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略側面図である。
【図２４】ＳＯＩ構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略上面図である。
【図２５】ＳＯＩ構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略側面図である。
【図２６】ＳＯＩ構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略上面図である。
【図２７】ＳＯＩ構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略側面図である。
【図２８】ＳＯＩ構造の一ステップにおける部分的に完成したＦｉｎＦＥＴ構造の概略上面図である。
【図２９】本発明の好ましい方法を示すフロー図である。
【符号の説明】
【００３０】
１１０  シリコン基板
１１２  第１のフィン（構造）
１１３  半導体ドープの相対的に狭い区域
１１４  第２のフィン（構造）
１１５  半導体ドープの相対的に広い区域
１１６  絶縁体（材料）
１１８  第２の（絶縁）スペーサ
１２０  第１の（絶縁）スペーサ
１２２  保護マスク
１２４  ゲート導体
１２６  ゲート酸化膜
１３０  埋め込み酸化膜層
【図１】
2005217418.tif 000003
【図２】
2005217418.tif 000004
【図３】
2005217418.tif 000005
【図４】
2005217418.tif 000006
【図５】
2005217418.tif 000007
【図６】
2005217418.tif 000008
【図７】
2005217418.tif 000009
【図８】
2005217418.tif 000010
【図９】
2005217418.tif 000011
【図１０】
2005217418.tif 000012
【図１１】
2005217418.tif 000013
【図１２】
2005217418.tif 000014
【図１３】
2005217418.tif 000015
【図１４】
2005217418.tif 000016
【図１５】
2005217418.tif 000017
【図１６】
2005217418.tif 000018
【図１７】
2005217418.tif 000019
【図１８】
2005217418.tif 000020
【図１９】
2005217418.tif 000021
【図２０】
2005217418.tif 000022
【図２１】
2005217418.tif 000023
【図２２】
2005217418.tif 000024
【図２３】
2005217418.tif 000025
【図２４】
2005217418.tif 000026
【図２５】
2005217418.tif 000027
【図２６】
2005217418.tif 000028
【図２７】
2005217418.tif 000029
【図２８】
2005217418.tif 000030
【図２９】
2005217418.tif 000031