(57)【要約】【課題】  本発明は、より低電圧動作の可能な電圧発生回路を提供することを目的とする。【解決手段】  本発明の電圧発生回路は、環境温度の増加に比例して大きな値の第１電圧を出力する第１温度電圧変換回路と、環境温度の増加に比例して小さな値の第２電圧を出力する第２温度電圧変換回路と、上記第１温度電圧変換回路の温度変化に対する第１電圧の傾きを、第２温度電圧変換回路の温度変化に対する第２電圧の傾きの絶対値と同じ値に調整する傾き調整回路と、上記傾き調整回路により傾きの調整された第１電圧に第２電圧を加算し、加算した値を所定倍することにより温度変化に依存しない基準電圧を生成する基準電圧生成手段と、第１電圧に上記基準電圧を加算して求められる電圧を第３電圧として出力する加算回路とで構成されることを特徴とする。【選択図】  図１
2005134298.tif 000002
【特許請求の範囲】
【請求項１】
環境温度の変化に対して正の傾きを持つ第１電圧を出力する第１温度電圧変換回路と、
温度変化に依存しない基準電圧を生成する基準電圧生成部と、
第１電圧に上記基準電圧を加算して求められる電圧を第３電圧として出力する加算回路とで構成されることを特徴とする電圧発生回路。
【請求項２】
上記基準電圧生成部は、
環境温度の変化に対して負の傾きを持つ第２電圧を出力する第２温度電圧変換回路と、
上記第１電圧の正の傾きを、上記第２電圧の負の傾きの絶対値と同じ値に調整する傾き調整回路と、
上記傾き調整回路により傾きの調整された第１電圧に第２電圧を加算し、加算した値を所定倍することにより温度変化に依存しない基準電圧を生成する基準電圧生成回路とで構成されていることを特徴とする請求項１に記載の電圧発生回路。
【請求項３】
第１温度電圧変換回路は、同一の導電型のチャンネルを持つ２個のＦＥＴであって、上記と同じ導電型であるが、互いに異なる濃度の不純物の注入されているゲートを持つ２個のＦＥＴのしきい値の差を第１電圧として出力するものである請求項１又は請求項２に記載の電圧発生回路。
【請求項４】
第２温度電圧変換回路は、同一の導電型のチャンネルを持つ２個のＦＥＴであって、一方が、上記と同じ導電型の不純物の注入されているゲートを有し、他方が、上記とは異なる導電型の不純物の注入されているゲートを有する２個のＦＥＴのしきい値の差を第２電圧として出力するものである請求項２又は請求項３に記載の電圧発生回路。
【請求項５】
上記加算回路は、第１電圧及び基準電圧の合計の１／２倍の加算電圧を生成する第１抵抗分割回路と、上記加算電圧をｎ倍して出力する増幅器と、上記増幅器の出力を２／ｎ倍した信号を第３電圧として出力する第２抵抗分割回路とで構成される請求項１乃至請求項４の何れかに記載の電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、環境温度に比例する値の電圧を出力する電圧発生回路に関する。
【背景技術】
【０００２】
従来より、電界効果トランジスタ（以下、ＦＥＴと表す）のしきい値の値が温度により変化することを利用して、ある環境温度における、２個のＦＥＴの仕事関数差、即ち、しきい値の差を表す電圧を出力する電圧発生回路が知られている。上記電圧発生回路は、例えば、以下の特許文献１に開示されている。
【特許文献１】特開２００１−２８４４６４号公報
【０００３】
図７は、従来の電圧発生回路２００の一例を示す図である。３個のデプレッション型ＭＯＳＦＥＴ２０１、２０２及び２０３の内、ＭＯＳＦＥＴ２０１及び２０２は、基板の導電型、チャンネルのドープ量、及び、ゲートサイズ等は全て同一で、かつ、共にソースを基板に接続したものであるが、唯一異なる濃度の不純物がドープされた高濃度ｎ型ゲートを有する。このため、ＭＯＳＦＥＴ２０１とＭＯＳＦＥＴ２０２のしきい値は異なる。ＭＯＳＦＥＴ２０１は、ＭＯＳＦＥＴ２０２に比べて高濃度の不純物のドープされたｎ型ゲートを有し、ゲート・ソース間が短絡されている。ＭＯＳＦＥＴ２０１は、ＭＯＳＦＥＴ２０２に対して定電流源として働く。ＭＯＳＦＥＴ２０２のゲートには、ゲートに対してドープの施されていない通常のＭＯＳＦＥＴ２０３、抵抗２０４及び抵抗２０５とで構成されるソースフォロア回路より電圧が印加される。
【０００４】
上記構成の回路において、ＭＯＳＦＥＴ２０２のゲート電圧は、温度Ｔの時におけるＭＯＳＦＥＴ２０１のしきい値Ｖｔｈ２０１とＭＯＳＦＥＴ２０２のしきい値Ｖｔｈ２０２の差を表す出力電圧Ｖｎｎとして出力される。また、当該電圧Ｖｎｎの温度変化に対する値を、抵抗２０４及び抵抗２０５の値に応じて調節した出力電圧Ｖｔｅｍｐ０（＝（抵抗２０４＋抵抗２０５）／抵抗２０５×Ｖｎｎ）が出力される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記構成の電圧発生回路の出力Ｖｔｅｍｐ０（図８のＬ１のグラフ）は、後段の減算器２０６において、基準電圧Ｖｒｅｆだけ下げられ、温度Ｔ０〜Ｔ１の間で下限Ｖ０、上限Ｖ１の範囲で変化する電圧Ｖｔｅｍｐ１に変換される（図８のＬ２のグラフ）。
【０００６】
従来の電圧発生回路２００は、上記出力Ｖｔｅｍｐ０から基準電圧Ｖｒｅｆを減算するものであった。このため、Ｖｔｅｍｐ０は、温度Ｔ１の時に常に上限Ｖ１以上の値である必要がある。例えば、図８のＬ３のグラフに示すように、温度Ｔ１の時に上限値がＶ１に満たない場合、回路に要求される出力を得ることができなかった。そこで、上記従来の電圧発生回路２００では、ＦＥＴの製造精度が原因して生じる特性のばらつきにより、図８のＬ２のグラフを下回る特性のＦＥＴが製造されることを防ぐため、比較的出力の大きなＦＥＴ、換言すればサイズの大きなＦＥＴが必要になり、これが原因で回路全体の消費電力及び回路規模が大きくなるといった問題があった。
【０００７】
また、上記減算器２０６で用いる基準電圧Ｖｒｅｆは、温度変化に依存せずに動作する基準電圧発生回路２０７により生成する必要があった。このため、上記同様に消費電力及び回路規模が大きくなるといった問題があった。
【０００８】
本発明は、より低電圧動作が可能で、かつ、小型な電圧発生回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１の電圧発生回路は、環境温度の変化に対して正の傾きを持つ第１電圧を出力する第１温度電圧変換回路と、温度変化に依存しない基準電圧を生成する基準電圧生成部と、第１電圧に上記基準電圧を加算して求められる電圧を第３電圧として出力する加算回路とで構成されることを特徴とする。
【００１０】
本発明の第２の電圧発生回路は、上記第１の電圧発生回路において、上記基準電圧生成部が、環境温度の変化に対して負の傾きを持つ第２電圧を出力する第２温度電圧変換回路と、上記第１電圧の正の傾きを、上記第２電圧の負の傾きの絶対値と同じ値に調整する傾き調整回路と、上記傾き調整回路により傾きの調整された第１電圧に第２電圧を加算し、加算した値を所定倍することにより温度変化に依存しない基準電圧を生成する基準電圧生成回路とで構成されることを特徴とする。
【００１１】
本発明の第３の電圧発生回路は、上記第１又は第２の電圧発生回路において、第１温度電圧変換回路は、同一の導電型のチャンネルを持つ２個のＦＥＴであって、上記と同じ導電型であるが、互いに異なる濃度の不純物の注入されているゲートを持つ２個のＦＥＴのしきい値の差を第１電圧として出力するものである。
【００１２】
本発明の第４の電圧発生回路は、上記第２又は第３の電圧発生回路において、第２温度電圧変換回路は、同一の導電型のチャンネルを持つ２個のＦＥＴであって、一方が、上記と同じ導電型の不純物の注入されているゲートを有し、他方が、上記とは異なる導電型の不純物の注入されているゲートを有する２個のＦＥＴのしきい値の差を第２電圧として出力するものである。
【００１３】
本発明の第５の電圧発生回路は、上記何れかの電圧発生回路において、上記加算回路は、第１電圧及び基準電圧の合計の１／２倍の加算電圧を生成する第１抵抗分割回路と、上記加算電圧をｎ倍して出力する増幅器と、上記増幅器の出力を２／ｎ倍した信号を第３電圧として出力する第２抵抗分割回路とで構成される。
【発明の効果】
【００１４】
本発明の第１の電圧発生回路は、第１電圧に基準電圧を加算する方式を採用することにより、第１電圧変換回路において生成する第１電圧の電位レベルを低くすることができ、回路全体の消費電力低減を図ることができる。
【００１５】
本発明の第２の電圧発生回路は、更に、温度変化に依存しない基準電圧を別に基準電圧発生回路を用意することなく、第１温度電圧変換回路を利用して生成することで、回路規模の小型化及び低消費電力化を図ることができる。
【００１６】
本発明の第３の電圧発生回路は、第１温度電圧変換回路として、同一の導電型のチャンネルを持つ２個のＦＥＴであって、上記と同じ導電型であるが、互いに異なる濃度の不純物の注入されているゲートを持つ２個のＦＥＴのしきい値の差を第１電圧として出力することで、チャンネルのドープ量を調節する場合に比べてしきい値の製造上のばらつきを減少することができる。
【００１７】
本発明の第４の電圧発生回路は、第２温度電圧変換回路として、同一の導電型のチャンネルを持つ２個のＦＥＴであって、一方が、上記と同じ導電型の不純物の注入されているゲートを有し、他方が、上記とは異なる導電型の不純物の注入されているゲートを有する２個のＦＥＴのしきい値の差を第２電圧として出力することで、チャンネルのドープ量を調節する場合に比べてしきい値の製造上のばらつきを減少することができる。
【００１８】
本発明の第５の電圧発生回路は、上記何れかの電圧発生回路において、上記加算回路は、第１抵抗分割回路を利用して第１電圧及び基準電圧の合計の１／２倍の加算電圧を生成し、上記加算電圧を、ｎ倍の利得を示す増幅器を介した後に、第２抵抗分割回路を用いて２／ｎ倍の信号に変換した信号を第３電圧として出力することで、簡単な構成で、加算電圧による電流の逆流を防止ししつつ、第１電圧と基準電圧の合計を求めることができる。
【発明を実施するための最良の形態】
【００１９】
図１は、実施の形態に係る電圧発生回路１００の動作特性を説明するためのグラフである。電圧発生回路１００では、温度変化に応じて出力される電圧ＶＴＥＭＰ０に、内部で生成した基準電圧ＶＲＥＦ１を加算したものを最終的な出力電圧信号ＶＴＥＭＰ３として出力する。このように、電圧発生回路１００では、出力電圧ＶＴＥＭＰ０に基準電圧ＶＲＥＦ１を加算する構成を採用したことで、温度Ｔ１時のＶＴＥＭＰ０の値が小さなＦＥＴ、即ち、低消費電力な小型のＦＥＴを用いることができる。また、基準電圧ＶＲＥＦ１を上記電圧ＶＴＥＭＰ０を利用して内部で生成することにより、別に温度変化に依存せずに定電圧を発生する基準電圧発生回路（定電圧源）を用意する場合に比べて、回路の小型化及び消費電力の低減を図る。
【００２０】
図２は、電圧発生回路１００の各機能ブロック図と共に、各ブロック図において生成される信号及び実行される処理の内容を示すグラフ（ａ）〜（ｅ）を示す図である。第１温度電圧変換回路１では、（ａ）のグラフに示すように、環境温度の増加に伴い正の傾きで値の増加する電圧ＶＴＥＭＰ０及び電圧ＶＮＮを出力する。
【００２１】
第２温度電圧変換回路２、傾き調整回路３及び基準電圧生成回路４は、別電源を利用せずに、温度変化に依存しない基準電圧を生成する基準電圧生成部として機能する。
【００２２】
第２温度電圧変換回路２では、（ｂ）のグラフに示すように、環境温度の増加に伴い負の傾きで値の減少する電圧ＶＴＥＭＰ２を出力する。傾き調整回路３では、（ｃ）のグラフに示すように、上記電圧ＶＮＮの傾きを、上記電圧ＶＴＥＭＰ２の負の傾きの絶対値と同じ値の傾きとなるように調節した電圧ＶＴＥＭＰ１を出力する。基準電圧生成回路４は、（ｄ）のグラフに示すように、上記傾きの調整された電圧ＶＴＥＭＰ１と電圧ＶＴＥＭＰ２の合計から、温度変化によらず常に一定の値を維持する基準電圧ＶＲＥＦ０を求め、求めた基準電圧ＶＲＥＦ０を所定倍だけ減少させた基準電圧ＶＲＥＦ１を生成し、出力する。
【００２３】
加算器５は、（ｅ）のグラフに示すように、上記電圧ＶＴＥＭＰ０に基準電圧ＶＲＥＦ１を加算した値を、最終的なＶＴＥＭＰ３として出力する。
【００２４】
図３は、電圧発生回路１００の具体的な構成を示す図である。図中、図２で示した機能ブロックに対応する領域を、点線で囲んで、又は、点線で区切って示す。
第１温度検出回路１は、３個のＮチャンネル型ＭＯＳＦＥＴ１０，１１，１２と抵抗分割用の２個の可変抵抗１３ａ，１３ｂと定抵抗１４とで構成される。ＭＯＳＦＥＴ１０のドレインとＭＯＳＦＥＴ１２のドレインには、共に電源電圧Ｖｃｃ（＝５Ｖ）が印加されており、互いのゲートが接続されている。ＭＯＳＦＥＴ１０のソースは、ＭＯＳＦＥＴ１１のドレインに接続されている。ＭＯＳＦＥＴ１１のゲートは、可変抵抗１３ｂ及び１３ａを介してＭＯＳＦＥＴ１２のソースに接続されている。
【００２５】
ＭＯＳＦＥＴ１０及びＭＯＳＦＥＴ１１は、基板の導電型、チャンネルの電気特性、ゲートサイズ等は同一で、かつ、共にソースを基板に接続してあるが、唯一異なる濃度のｎ＋型の不純物がドープされた高濃度ｎ型ゲートを有するものである。このため、ＭＯＳＦＥＴ１０のしきい値Ｖｔｈ１０とＭＯＳＦＥＴ１１のしきい値Ｖｔｈ１１は異なる。ＭＯＳＦＥＴ１０のゲート・ソース間は短絡されている。ＭＯＳＦＥＴ１２は、ドープの施されていない通常のゲートを有し、ソースを基板に接続してある。ＭＯＳＦＥＴ１０は、ＭＯＳＦＥＴ１１に比べて高濃度のｎ型ゲートを有している。また、ＭＯＳＦＥＴ１０は、ゲート・ソース間が接続されており、ＭＯＳＦＥＴ２０２に対して定電流源として働く。ＭＯＳＦＥＴ１１は、ＭＯＳＦＥＴ１２、３個の抵抗１３ａ，１３ｂ，１４とで構成されるソースフォロア回路によりゲート電位が与えられる。
【００２６】
上記構成の第１温度電圧変換回路１では、ＭＯＳＦＥＴ１１のゲート・ソース間電圧は、ＭＯＳＦＥＴ１０のしきい値電圧Ｖｔｈ１０とＭＯＳＦＥＴ１１のしきい値Ｖｔｈ１１との差を表す電圧ＶＮＮとなる。また、上記第１温度電圧変換回路１は、電圧ＶＮＮの温度変化に対する傾きを、可変抵抗１３ａ，１３ｂ及び定抵抗１４の値に応じて調節した出力電圧ＶＴＥＭＰ０＝（可変抵抗１３ａ＋可変抵抗１３ｂ＋定抵抗１４）／定抵抗１４×ＶＮＮが出力される。
【００２７】
点線で囲んで示す、直列に接続されている可変抵抗１３ａ，可変抵抗１３ｂ及び定抵抗１４は、図２に示した傾き調整回路３に相当し、可変抵抗１３ｂの値を調節することにより、出力電圧ＶＮＮの傾きを、以下に説明する第２温度電圧変換回路２が内部で生成する出力電圧ＶＴＥＭＰ２の負の傾きの絶対値に調整した電圧ＶＴＥＭＰ１（当該電圧は、（（可変抵抗１３ｂ＋定抵抗１４）／定抵抗１４×ＶＮＮ）で表される）を出力する。
【００２８】
具体的には、回路内の信号を検出するプローブ（図示せず）を用いてＶＲＥＦ０又はＶＲＥＦ１を検出し、これらの信号が温度に依存せず一定の値になるように可変抵抗１３ｂの値を調節する。可変抵抗１３ｂの調節した後、上記プローブを用いて、今度はＶＴＥＭＰ０の検出を行い、温度変化に対する傾きが所望値となるように可変抵抗１３ａの値の調節を行う。
【００２９】
以下に説明する第２温度電圧変換回路２に相当する回路は、温度の上昇に対して出力の低下するＶＴＥＭＰ２を生成するが、同時に、点線で囲んで示す部分が基準電圧生成回路４として機能し、回路の出力端において、電圧ＶＴＥＭＰ２に上記電圧ＶＴＥＭＰ１を加算した基準電圧ＶＲＥＦ０を出力する。
【００３０】
第２温度電圧変換回路２は、２個のｎチャンネル型ＭＯＳＦＥＴ１５，１６と、３個のＰチャンネル型ＭＯＳＦＥＴ１７，１８，１９と、可変抵抗２０と、定抵抗２１と、定電流源２２とで構成されている。Ｐチャンネル型のＭＯＳＦＥＴ１７，１８，１９のソースには電源電圧Ｖｃｃ（＝５Ｖ）が印加されている。ＭＯＳＦＥＴ１７のゲートとＭＯＳＦＥＴ１８のゲートは接続されており、各ＭＯＳＦＥＴのドレインは、ＭＯＳＦＥＴ１５，１６のドレインに接続されている。ＭＯＳＦＥＴ１９のゲートは、ＭＯＳＦＥＴ１５のドレインに接続されている。ＭＯＳＦＥＴ１５，１６のソースは、共に定電流源２２に接続されている。ＭＯＳＦＥＴ１５のゲートには、上記第１温度電圧変換回路１の出力する電圧ＶＴＥＭＰ１が印加されている。ＭＯＳＦＥＴ１６のゲートは、ＭＯＳＦＥＴ１９のドレインに接続されている。
【００３１】
ＭＯＳＦＥＴ１５，１６は、基板の導電型、チャンネルの電気特性、ゲートサイズ等は同一であり、ソースを基板に接続したものであるが、互いに異なる導電型（Ｎ−及びＰ＋）の不純物が高濃度にドープされたゲートを有するものである。このため、ＭＯＳＦＥＴ１５とＭＯＳＦＥＴ１６のしきい値は異なる。一方、Ｐチャンネル型のＭＯＳＦＥＴ１７，１８，１９のゲートは、ドープされておらず、ドレインが基板に接続されている。ＭＯＳＦＥＴ１８のゲート・ドレイン間は短絡されている。また、ＭＯＳＦＥＴ１７，１８は、カレントミラー回路を構成する。また、ＭＯＳＦＥＴ１５，１６は、定電流源２２とで差動増幅器を構成する。
【００３２】
上記構成において、ＭＯＳＦＥＴ１５の高濃度Ｎ型ゲートには、上記第１温度電圧変換回路１の出力ＶＴＥＭＰ１が印加される。ＭＯＳＦＥＴ１５，１６で構成される差動増幅器は、ＭＯＳＦＥＴ１５のしきい値Ｖｔｈ１５とＭＯＳＦＥＴ１６のしきい値Ｖｔｈ１６との差であるＶＴＥＭＰ２分のオフセットを持つ差動増幅器と、ＭＯＳＦＥＴ１９からの帰還回路の働きにより、ＶＴＥＭＰ１にＶＴＥＭＰ２を加算した電圧を基準電圧ＶＲＥＦ０として出力する。なお、上記差動増幅器の構成及び動作については、例えば、従来技術の欄でも挙げた特開２００１−２８４４６４号公報に詳しく記載されている。
【００３３】
基準電圧ＶＲＥＦ０は、そのまま用いるには値が大きいため、可変抵抗２０及び定抵抗２１で構成される抵抗分割回路を利用して適切な値ＶＲＥＦ１（＝（抵抗２１／（可変抵抗２０＋抵抗２１））×ＶＲＥＦ０）に変える。より具体的には、回路内の信号を検出するプローブ（図示せず）を用いて基準電圧ＶＲＥＦ１を検出し、所望の電圧になるように、可変抵抗２０の値を変える。なお、場合によっては、基準電圧ＶＲＥＦ０を数倍に大きくして用いることも考えられる。
【００３４】
加算回路５は、大きく分けて３つの部分、即ち、電圧ＶＴＥＭＰ０と基準電圧ＶＲＥＦ１の合計を２で割った電圧ＶＩＮを求める回路５ａと、演算増幅器５ｂと、演算増幅器５ｂの出力ＶＯＵＴを帰還させる抵抗分割回路５ｃとで構成される。
【００３５】
回路５ａは、互いに同じ値の定抵抗２３及び定抵抗２４を直列に接続して成り、（抵抗２３／（抵抗２３＋抵抗２４））×ＶＴＥＭＰ０＋（抵抗２４／（抵抗２３＋抵抗２４））×ＶＲＥＦ１＝（ＶＴＥＭＰ０＋ＶＲＥＦ１）／２により求められるＶＩＮを出力する。
【００３６】
回路５ｂは、３個のＰチャンネル型ＭＯＦＥＴ２５，２６，２７、２個のＮチャンネル型ＭＯＳＦＥＴ２８，２９、及び、定電流源３０で構成される。ＭＯＳＦＥＴ２５，２６，２７のソースには、電源電圧Ｖｃｃ（＝５Ｖ）が印加されている。ＭＯＳＦＥＴ２５とＭＯＳＦＥＴ２６のゲートは互いに接続されており、各々のドレインは、ＭＯＳＦＥＴ２８，２９のドレインに接続されている。ＭＯＳＦＥＴ２８，２９のソースは、互いに定電流源３０に接続されている。
【００３７】
ＭＯＳＦＥＴ２５，２６，２７のドレインは基板に接続されており、ドレインが基板に接続されている。また、ＭＯＳＦＥＴ２のゲート・ドレイン間は接続されている。ＭＯＳＦＥＴ２５，２６は、カレントミラー回路を構成する。ＭＯＳＦＥＴ２８，２９は、利得が１倍の差動増幅器を構成し、電圧ＶＩＮの入力に応じて電圧ＶＯＵＴ０を出力する。
【００３８】
回路５ｃは、直列接続された抵抗３１及び抵抗３２で構成され、抵抗３１と抵抗３２の間にＭＯＳＦＥＴ２９のゲートが接続されている。抵抗３１の他端は、ＭＯＳＦＥＴ２７のドレインに接続されている。ＭＯＳＦＥＴ２８，２９で構成される上記差動増幅器の出力（ＭＯＳＦＥＴ２９のゲート電位）ＶＯＵＴ０を２倍、即ち、ＶＴＥＭＰ０＋ＶＲＥＦ１にして、ＶＯＵＴ１として出力する。なお、回路５ｃより出力されるＶＯＵＴ１は、回路５ｂを構成するＭＯＳＦＥＴ２７のソースに出力される。ＭＯＳＦＥＴ２７のゲートは、ＭＯＳＦＥＴ２８のドレインに接続されている。
【００３９】
図４は、上記加算回路５の変形例を表したものである。本図では、演算増幅器５ｂ’より出力される電圧が抵抗分割回路５ｃにより半分にされた後に、演算増幅器５ｂ’の負の帰還信号入力端子に入力されている。演算増幅器５ｂ’は、負の帰還信号入力端子に入力される信号のレベル（電位）を正の信号入力端子に入力される信号のレベル（電位）と同じになるように出力ＶＯＵＴ１を増加する。当該構成を採用することにより、演算増幅器５ｂ’は、電圧ＶＩＮを２倍にした電圧ＶＯＵＴ１を出力する。
【００４０】
加算回路５の別の変形例として、図５に示すように２個の反転増幅器４３，４４を直列に接続してなる回路を採用することも考えられる。この場合、抵抗２３＝抵抗２４＝抵抗４０、及び、抵抗４１＝抵抗４２の関係を満たすとき、出力ＶＯＵＴ０’は、−抵抗４０／（抵抗２３又は抵抗２４）×（ＶＴＥＭＰ０＋ＶＲＥＦ１）＝−（ＶＴＥＭＰ０＋ＶＲＥＦ１）で表され、出力ＶＯＵＴ１は、−抵抗４２／抵抗４１×ＶＯＵＴ０’＝−ＶＯＵＴ０’＝ＶＴＥＭＰ０＋ＶＲＥＦ１と成る。
【００４１】
図６（ａ）は、図３の回路に示した可変抵抗１３ａ及び１３ｂの具体的な構成例を示し、図６（ｂ）は、図３の回路に示した可変抵抗２０の具体的な構成例を示す。図示するように、各可変抵抗は、小さな抵抗値の多数の抵抗であって、両端を短絡させる配線を備えるものを直列に多数接続したものである。抵抗値の変更は、レーザーカッターにより上記配線を切断することにより行う。
【図面の簡単な説明】
【００４２】
【図１】実施の形態の電圧発生回路の動作説明を行うためのグラフである。
【図２】実施の形態の電圧発生回路の機能ブロックと、各機能ブロックで生成される信号を表すグラフを示す図である。
【図３】実施の形態の電圧発生回路の具体例を示す図である。
【図４】加算回路の変形例の構成を示す図である。
【図５】加算回路の別の変形例の構成を示す図である。
【図６】（ａ）及び（ｂ）は、可変抵抗の具体例を示す図である。
【図７】従来の電圧発生回路の構成を示す図である。
【図８】従来の電圧発生回路における信号の状態を示す図である。
【符号の説明】
【００４３】
１  第１温度電圧変換回路、２  第２温度電圧変換回路、３  傾き調整回路、４  基準電圧生成回路、５  加算回路
【図１】
2005134298.tif 000003
【図２】
2005134298.tif 000004
【図３】
2005134298.tif 000005
【図４】
2005134298.tif 000006
【図５】
2005134298.tif 000007
【図６】
2005134298.tif 000008
【図７】
2005134298.tif 000009
【図８】
2005134298.tif 000010