(57)【要約】【課題】スイッチング用トランジスタのオフ電流を低く抑える必要はなく、容量素子の容量も大きくする必要はなく、寄生容量による影響も受けにくい、発光装置、発光装置の駆動方法及び素子基板の提案を課題とする。【解決手段】本発明の発光装置は、ゲート電位を固定した駆動用トランジスタと、前記駆動用トランジスタに直列に接続した電流制御用トランジスタを配し、スイッチング用トランジスタを介して画素の発光、非発光の信号を伝えるビデオ信号を前記電流制御用トランジスタのゲートに入力する構成を有している。ここで、駆動用トランジスタと直列に接続した電流制御用トランジスタを設け、当該電流制御用トランジスタによって発光素子への電流の入力・非入力を制御している。【選択図】  図１
2005024758.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、
信号線および第１の走査線に接続した第１のトランジスタと、
第１の電源線に接続した第２のトランジスタと、
第２の走査線に接続した第４のトランジスタと、
を有し、
前記第１のトランジスタと前記第４のトランジスタとは直列に接続され、
前記発光素子と前記第２のトランジスタとは、
第２の電源線にゲートが接続された第３のトランジスタを挟んで、
直列に接続されていること
を特徴とする発光装置。
【請求項２】
発光素子と、
信号線および第１の走査線に接続した第１のトランジスタと、
電源線に接続した第２のトランジスタと、
第２の走査線に接続した第４のトランジスタと、
を有し、
前記第１のトランジスタと前記第４のトランジスタとは直列に接続され、
前記発光素子と前記第２のトランジスタとは、
第２の走査線にゲートが接続された第３のトランジスタを挟んで、
直列に接続されていること
を特徴とする発光装置。
【請求項３】
発光素子に供給される電流を、
ビデオ信号が入力されるスイッチング用トランジスタと、
前記スイッチング用トランジスタからの信号がゲート電極に入力されるように接続された電流供給用トランジスタと、
で制御する発光装置の駆動方法であって、
スイッチング用トランジスタに入力されたビデオ信号によって前記電流供給用トランジスタがオン状態となり、
ゲート電位が固定されることによりオン状態となった前記駆動用トランジスタを介して、前記電流供給用トランジスタに接続された電源線から前記発光素子に電流が供給されることにより発光状態となり、
消去用トランジスタがオン状態となることによって、前記電流制御用トランジスタがオフ状態となり、前記発光素子への電流供給が停止し、非発光状態となる
ことを特徴とする発光装置の駆動方法。
【請求項４】
請求項３に記載の発光装置の駆動方法において、前記駆動用トランジスタは、線形領域で動作していることを特徴とする発光装置の駆動方法。
【請求項５】
発光素子と、
信号線および第１の走査線に接続した第１のトランジスタと、
第１の電源線に接続した第２のトランジスタと、
第２の走査線に接続した第４のトランジスタと、
を有し、
前記発光素子と前記第２のトランジスタとは、
第２の電源線にゲートが接続された第３のトランジスタを挟んで、
直列に接続されていること
を特徴とする素子基板。
【請求項６】
発光素子と、
信号線および第１の走査線に接続した第１のトランジスタと、
電源線に接続した第２のトランジスタと、
第２の走査線に接続した第４のトランジスタと、
を有し、
前記発光素子と前記第２のトランジスタとは、
第２の走査線にゲートが接続された第３のトランジスタを挟んで、
直列に接続されていること
を特徴とする素子基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発光素子の発光を制御する手段が備えられた発光装置及び当該制御手段を基板上に形成した素子基板に関する。
【０００２】
【従来の技術】
発光素子は自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため近年、発光素子を用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。なお、本明細書において発光素子は、電流または電圧によって輝度が制御される素子を意味しており、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）や、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）に用いられているＭＩＭ型の電子源素子（電子放出素子）等を含んでいる。
【０００３】
なお発光装置とは、パネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を作製する過程における、パネルが完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。
【０００４】
発光素子の１つであるＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）は、電場を加えることで発生するエレクトロルミネッセンス（Ｅｌｅｃｔｒｏ    ｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる発光物質を含む層と、陽極層と、陰極層とを有している。発光物質を含む層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。発光物質を含む層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【０００５】
発光装置の一例としては、例えば、特許文献１に示されるようなものがよく知られている。この種の表示パネルの画素構成とその動作について、以下、図面を参照して簡単に説明する。
【０００６】
図８に示す画素には、スイッチング用トランジスタ８００は、ゲートが走査線８０５に接続されており、ソースとドレインが一方は信号線８０４に、もう一方は駆動用トランジスタ８０１のゲートに接続されている。駆動用トランジスタ８０１は、ソースが電源線８０６に接続されており、ドレインが発光素子８０３の陽極に接続されている。発光素子８０３の一方の端子は対向電極８０７に接続されている。容量素子８０２は、駆動用トランジスタ８０１のゲートとソース間の電位差を保持するように設けられている。また、電源線８０６、対向電極８０７には、電源からそれぞれ所定の電圧が印加されており、互いに電位差を有している。
【０００７】
走査線８０５の信号によりスイッチング用トランジスタ８００がオンになると、信号線８０４に入力されたビデオ信号が駆動用トランジスタ８０１のゲートに入力される。この入力されたビデオ信号の電位と電源線８０６の電位差が駆動用トランジスタ８０１のゲート・ソース間電圧Ｖｇｓとなり、発光素子８０３に電流が供給されて発光素子８０３が発光する。
【０００８】
【特許文献１】
特開平８−２３４６８３号公報  （第５頁、第１図）
【０００９】
【発明が解決しようとする課題】
上記のような発光装置において、容量素子８０２の電位変化を抑制するために、スイッチング用トランジスタ８００のオフ電流を低く抑え、且つ、容量素子に充電をするためにオン電流を高くすることが要求されている。さらに、スイッチング用トランジスタ８００のスイッチングや信号線、走査線の電位の変化等に伴い、駆動用トランジスタ８０１のＶｇｓが変化してしまうという問題がある。これは、駆動用トランジスタ８０１のゲートにつく寄生容量によるものである。
【００１０】
本発明は上述した問題に鑑み、スイッチング用トランジスタのオフ電流を低く抑える必要はなく、容量素子の容量も大きくする必要はなく、寄生容量による影響も受けにくい、発光装置、発光装置の駆動方法及び素子基板の提案を課題とする。
【００１１】
【課題を解決するための手段】
本発明の発光装置及び素子基板は、駆動用トランジスタのゲートの電位を固定して動作させることを特徴としている。
【００１２】
具体的には、ゲート電位を固定した駆動用トランジスタと、前記駆動用トランジスタに直列に接続した電流制御用トランジスタを配し、スイッチング用トランジスタを介して画素の発光、非発光の信号を伝えるビデオ信号を前記電流制御用トランジスタのゲートに入力する構成を有している。
【００１３】
このように、駆動用トランジスタのゲート電位を固定することにより、容量素子の電位変化や寄生容量などからの影響を受けて、駆動用トランジスタのＶｇｓ（ゲートとソース間の電位差）が変化してしまうことを抑制できる。
【００１４】
なお、駆動用トランジスタの電位を固定したままでは、発光素子への電流の入力・非入力を制御できないため、駆動用トランジスタと直列に接続した電流制御用トランジスタを設け、当該電流制御用トランジスタによって発光素子への電流の入力・非入力を制御している。
【００１５】
なお、上記構成に、さらに、書き込まれたビデオ信号の電位を消去するための消去用トランジスタを有する構成としてもよい。
【００１６】
上記に示したような構成の発光装置では、駆動用トランジスタのゲートに固定電位を入力するための電源線が増加する。そのため、プロセス起因のごみなどが原因のショートのリスクが増大する。そこで、配線を減らすために、複数個配列された画素において、隣接する画素間では、駆動用トランジスタのゲート電極は、配線で接続され、且つ該ゲート電極は発光素子に電流を供給された第１の電源とは独立して設けられた第２の電源と接続されている構造としてもよい。
【００１７】
すなわち、駆動用トランジスタのゲート電極は、隣接する画素間で配線によって接続され、且つ該ゲート電極は第２の電源と接続されているものであり、少なくとも隣接する画素間でゲート電極の電位は共通であることを特徴とするものである。そして、駆動用トランジスタのゲート電極を連結する配線は、画素部の内側に設けられている構成であってもよい。
【００１８】
以上のような構成とすることにより、配線の隣接間ショートによる不良の発生確率を低下させることができる。
【００１９】
【発明の実施の形態】
（実施の形態１）
本発明の一態様について図１を用いて説明する。
【００２０】
図１に、本発明の発光装置が有する画素の一実施形態を示す。図１に示す画素は、発光素子１０４と、ビデオ信号の画素への入力を制御するためのスイッチング用トランジスタ（第１のトランジスタ）１０１と、ゲート電位を固定された駆動用トランジスタ（第３のトランジスタ）１０２と、発光素子１０４への電流の供給を制御する電流制御用トランジスタ（第２のトランジスタ）１０３、ビデオ信号の電位を消去するための消去用トランジスタ（第４のトランジスタ）１０６とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子１０５を画素に設けても良い。なお、発光素子１０４と駆動用トランジスタ１０２と電流制御用トランジスタ１０３とは直列に接続している。
【００２１】
駆動用トランジスタ１０２及び電流制御用トランジスタ１０３は同じ極性を有する。本実施の形態において、駆動用トランジスタ１０２と電流制御用トランジスタ１０３はいずれも線形領域で動作させる。なお、飽和領域とは、Ｖｄｓ＞Ｖｇｓ−Ｖｔｈ（Ｖｄｓはドレイン・ソース間電圧、Ｖｔｈは閾値電圧を表す。）を満たす領域であり、これ以外の領域は線形領域である。
【００２２】
通常、駆動用トランジスタ１０２を飽和領域で動作させた場合には、発光素子の劣化に起因した順方向電圧の増加による影響は受けにくくなるが、一方で移動度や閾値のばらつきに起因した駆動用トランジスタ１０２のドレイン電流のばらつきによる表示ムラが生じ易くなる。これは、飽和領域におけるドレイン電流と、線形領域におけるドレイン電流とがそれぞれ（式１）、（式２）により表されることからも分かるように、線形領域での動作と比較して飽和領域での動作の方がＶｔｈからの影響を受けやすいためである。
Ｉｄｓ＝１／２・μ・Ｃｏ・Ｗ／Ｌ・（Ｖｇｓ−Ｖｔｈ）２          ・・・（式１）
Ｉｄｓ＝μ・Ｃｏ・Ｗ／Ｌ・（Ｖｇｓ−Ｖｔｈ）・Ｖｄｓ          ・・・（式２）
なお、μは移動度（ｃｍ２／Ｖｓ）、Ｃｏはゲート容量（Ｆ／ｃｍ２）、Ｌはゲート長（μｍ）、Ｗはゲート幅（μｍ）を表す。
【００２３】
しかしながら、上記のように、線形領域で駆動用トランジスタ１０２を動作せることにより、移動度や閾値のばらつきに起因した駆動用トランジスタ１０２のドレイン電流のばらつきによる表示ムラの少ない発光装置とすることができる。
【００２４】
スイッチング用トランジスタ１０１のゲートは、走査線駆動回路（ゲート信号線駆動回路）から選択信号を入力するための走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ１０１のソースとドレインは、一方が信号線駆動回路（ソース信号線駆動回路）からの信号を入力するための信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用トランジスタ１０３のゲートに接続されている。駆動用トランジスタ１０２のゲートは第２の電源線Ｗｉ（ｉ＝１〜ｘ）に接続されている。そして駆動用トランジスタ１０２及び電流制御用トランジスタ１０３は、第１の電源線Ｖｉ（ｉ＝１〜ｘ）から供給される電流が、駆動用トランジスタ１０２及び電流制御用トランジスタ１０３のドレイン電流として発光素子１０４に供給されるように、第１の電源線Ｖｉ（ｉ＝１〜ｘ）、発光素子１０４と接続されている。本実施の形態では、電流制御用トランジスタ１０３のソースが第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、駆動用トランジスタ１０２のドレインが発光素子１０４の画素電極に接続される。また消去用トランジスタ１０６のゲートは、第２走査線Ｇｅｊ（ｊ＝１〜ｙ）に接続されており、ソースとドレインは、一方が第１の電源線Ｖｉ（ｉ＝１〜ｘ）に、他方が電流制御用トランジスタ１０３のゲートに接続されている
【００２５】
なお駆動用トランジスタ１０２のソースを第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続し、電流制御用トランジスタ１０３のドレインを発光素子１０４の画素電極に接続する構成であってもよい。この場合でも、駆動用トランジスタのゲート電位は固定されるものとする。
【００２６】
本実施の形態において、駆動用トランジスタ１０２にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。
【００２７】
また、発光素子１０４は陽極と陰極と、陽極と陰極との間に設けられた発光物質を含む層とからなる。図１のように、陽極が駆動用トランジスタ１０２と接続している場合、陽極が画素電極、陰極が対向電極となる。発光素子１０４の対向電極と、第１の電源線Ｖｉ（ｉ＝１〜ｘ）のそれぞれには、発光素子１０４に順バイアス方向の電流が供給されるように、電位差が設けられている。
【００２８】
容量素子１０５が有する２つの電極は、一方は第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続されており、もう一方は電流制御用トランジスタ１０３のゲートに接続されている。容量素子１０５はスイッチング用トランジスタ１０１が非選択状態（オフ状態）にある時、容量素子１０５の電極間の電位差を保持するために設けられている。なお図１では容量素子１０５を設ける構成を示したが、本発明はこの構成に限定されず、容量素子１０５を設けない構成にしても良い。
【００２９】
図１では駆動用トランジスタ１０２および電流制御用トランジスタ１０３をｐチャネル型トランジスタとし、駆動用トランジスタ１０２のドレインと発光素子１０４の陽極とを接続した。逆に駆動用トランジスタ１０２および電流制御用トランジスタ１０３をｎチャネル型トランジスタとするならば、駆動用トランジスタ１０２のソースと発光素子１０４の陰極とを接続する。この場合、発光素子１０４の陰極が画素電極、陽極が対向電極となる。
【００３０】
次に、図１に示した画素の駆動方法について説明する。図１に示す画素は、その動作を書き込み期間と保持期間と消去期間とに分けて説明することができる。まず書き込み期間において走査線Ｇｊ（ｊ＝１〜ｙ）が選択されると、走査線Ｇｊ（ｊ＝１〜ｙ）にゲートが接続されているスイッチング用トランジスタ１０１がオンになる。そして、信号線Ｓ１〜Ｓｘに入力されたビデオ信号が、スイッチング用トランジスタ１０１を介して電流制御用トランジスタ１０３のゲートに入力される。なお、駆動用トランジスタ１０２はゲートが第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続されているため、常にオン状態である。
【００３１】
ビデオ信号によって電流制御用トランジスタ１０３がオンになる場合は、第１の電源線Ｖｉ（ｉ＝１〜ｘ）を介して電流が発光素子１０４に供給され、発光素子１０４は発光する。
【００３２】
またビデオ信号によって電流制御用トランジスタ１０３がオフになる場合は、発光素子１０４への電流の供給は行なわれず、発光素子１０４は発光しない。
【００３３】
保持期間では、走査線Ｇｊ（ｊ＝１〜ｙ）の電位を制御することでスイッチング用トランジスタ１０１をオフにし、書き込み期間において書き込まれたビデオ信号の電位を保持する。書き込み期間において電流制御用トランジスタ１０３をオンにした場合、ビデオ信号の電位は容量素子１０５によって保持されているので、発光素子１０４への電流の供給は維持されている。逆に、書き込み期間において電流制御用トランジスタ１０３をオフにした場合、ビデオ信号の電位は容量素子１０５によって保持されているので、発光素子１０４への電流の供給は行なわれていない。
【００３４】
消去期間では、第２走査線Ｇｅｊ（ｊ＝１〜ｙ）が選択されて消去用トランジスタ１０６がオンになり、電源線Ｖ１〜Ｖｘの電位が消去用トランジスタ１０６を介して電流制御用トランジスタ１０３のゲートに与えられる。よって、電流制御用トランジスタ１０３がオフになるため、発光素子３０４に強制的に電流が供給されない状態を作り出すことができる。
【００３５】
上記の駆動方法における駆動タイミングの一例は実施の形態６において詳しく述べることとする。
【００３６】
なお素子基板は、本発明の発光装置を作製する過程における、発光素子が形成される前の一形態に相当する。
【００３７】
本発明の発光装置において用いられるトランジスタは、単結晶シリコンを用いて形成されたトランジスタであっても良いし、ＳＯＩを用いたトランジスタであっても良いし、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。
【００３８】
上記に示した本発明の発光装置では、駆動用トランジスタ１０２のゲートは第２の電源線Ｗｉ（ｉ＝１〜ｘ）に接続され、電位を固定されているため、従来技術の発光装置で問題となっていたような、容量素子の電位変化、およびスイッチング用トランジスタのスイッチングや信号線、走査線の電位の変化等に伴った駆動用トランジスタ７０１のＶｇｓの変化が抑制されている。また、上記に示したような消去用トランジスタを設けた構成とすることは、特に時間分割法により階調表示を行う場合に、発光のデューティー比を上げたり、階調数を上げたりするのに対し有効である。
【００３９】
（実施の形態２）
本実施の形態では、本発明の発光装置が有する画素の、図１とは異なる形態について説明する。
【００４０】
図１で示した画素と同様に、図２に示す画素は、発光素子２０４と、ビデオ信号の画素への入力を制御するためのスイッチング用トランジスタ（第１のトランジスタ）２０１と、ゲート電位を固定された駆動用トランジスタ（第３のトランジスタ）２０２、発光素子２０４への電流の供給を制御する電流制御用トランジスタ（第２のトランジスタ）２０３と、ビデオ信号の電位を消去するための消去用トランジスタ（第４のトランジスタ）２０６とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子２０５を画素に設けても良い。なお、発光素子２０４と駆動用トランジスタ２０２と電流制御用トランジスタ２０３とは直列に接続している。
【００４１】
なお、図２に示した画素では、第２の走査線Ｇｅｊが設けられており、駆動用トランジスタ２０２のゲートは第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）に接続されている。消去用トランジスタ２０６のゲートは、第２走査線Ｇｅｊ（ｊ＝１〜ｙ）に接続されており、ソースとドレインは、一方が第１の電源線Ｖｉ（ｉ＝１〜ｘ）に、他方が電流制御用トランジスタ２０３のゲートに接続されている。そのため、本実施の形態では、第２の電源線は設けられていない。但し、その他の構成は、図１と同様である。
【００４２】
次に、図２に示した画素の駆動方法について説明する。図２に示す画素は、その動作を書き込み期間、点灯期間および非点灯期間と、消去期間に分けて説明することができる。
【００４３】
まず書き込み期間において、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）が選択されると、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）にゲートが接続されているスイッチング用トランジスタ２０１がオンになる。そして、信号線Ｓ１〜Ｓｘに入力されたビデオ信号が、スイッチング用トランジスタ２０１を介して電流制御用トランジスタ２０３のゲートに入力される。同時に、ビデオ信号の電位は容量素子２０５によって保持される。
【００４４】
点灯期間では第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）が選択され、第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）にゲートが接続されている駆動用トランジスタ２０２がオンになる。このとき容量素子２０５によって保持されたビデオ信号の電位により、電流制御用トランジスタ２０３がオンになる場合は、電源線Ｖｉ（ｉ＝１〜ｘ）を介して電流が発光素子２０４に供給される。また容量素子２０５によって保持されたビデオ信号の電位によって電流制御用トランジスタ２０３がオフになる場合は、発光素子２０４への電流の供給は行なわれず、発光素子２０４は発光しない。非点灯期間では、第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）により、駆動用トランジスタ２０２はオフとする。これにより、発光素子２０４への電流の供給は行なわれない。なお、書き込み期間において、第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）を選択しても、非選択としてもよい。
【００４５】
消去期間では、第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）の電位を制御することで、消去用トランジスタ２０６をオン、駆動用トランジスタ２０２をオフにする。電源線Ｖ（１〜ｘ）の電位が消去用トランジスタ２０６を介して電流制御用トランジスタ２０３のゲートに与えられるため、電流制御用トランジスタ２０３がオフになる。よって、電源線Ｖ（１〜ｘ）から発光素子２０４に電流が供給されない状態を作り出すことができる。電流制御トランジスタ２０３のゲート電位は保持されるので、消去期間中消去用トランジスタ２０６をオンしつづけてもよいし、消去期間よりも短い期間だけオンさせてもよい。なお、駆動用トランジスタ２０２のゲートは、１行前の第２の走査線に接続しても良いし、１行後の第２の走査線に接続しても良い。
【００４６】
上記に示した本発明の発光装置では、駆動用トランジスタ１０２のゲートは、容量素子ではなく、走査線Ｇｅｊ（ｊ＝１〜ｙ）によって電位を固定されているため、従来技術の発光装置で問題となっていたような、容量素子の電位変化、およびスイッチング用トランジスタのスイッチングや信号線、走査線の電位の変化等に伴った駆動用トランジスタ７０１のＶｇｓの変化が抑制されている。また、上記に示したような消去用トランジスタを設けた構成とすることは、特に時間分割法により階調表示を行う場合に、発光のデューティー比を上げたり、階調数を上げたりするのに対し有効である。
【００４７】
（実施の形態３）
実施の形態１〜３に示した画素を有する発光装置では、駆動用トランジスタのゲートに固定電位を入力するための電源線または走査線が増加する。そのため、プロセス起因のごみなどが原因のショートのリスクが増大する。そこで本実施の形態では、配線を減らすためにトランジスタの接続に新規の構成を用いた発光装置について図４〜６、７を用いて説明する。
【００４８】
図３は画素の詳細な構成を説明する上面図であり、また、図５は図３に示した画素部の一画素の構成を表した回路図である。また、図７は、基板３００８に画素部３００９、走査線駆動回路３００７、信号線駆動回路３００６、ＦＰＣ接続部（外部入力端子）３００５が配置される本発明の素子基板の構成を示しており、画素部３００９には図５で表される構成を有する画素３０００が複数個備えられ、マトリクス状に配置されている。
【００４９】
図３において、ビデオ信号線５００１、第１の電源線５００２、第２の電源線５０１１に相当し、第１の走査線５００４、第２の走査線５００３が囲む領域にＴＦＴが配置された画素を示している。
【００５０】
本実施の形態では、ビデオ信号線５００１と第１の電源線５００２と第２の電源線５０１１は同じ導電膜で形成し、第１の走査線５００４と第２の走査線５００３は同じ導電膜で形成する。また５００５はスイッチング用トランジスタであり、第１の走査線５００４の一部がそのゲート電極として機能する。また５００６は消去用トランジスタであり、第２の走査線５００３の一部がそのゲート電極として機能する。５００７は駆動用トランジスタ、５００８は電流制御用トランジスタに相当する。５００９は画素電極に相当している。発光物質を含む層（発光層）や陰極（共に図示せず）と重なる領域（発光エリア）において発光する。
【００５１】
図４はこの画素の縦断面図であり、図３で示すＡ−Ａ’線に対応する部位を示している。基板３００８上には半導体膜１０〜１３が形成されている。この半導体膜は例えば、窒化シリコン、酸窒化シリコンなどのガスバリア性の無機絶縁膜で挟まれていることが好ましい。本実施の形態においてトランジスタはトップゲート型の構造で示しているが、ボトムゲート型の構造を採用しても良い。駆動用トランジスタのゲート電極５０１０は、配線５０１１と第１の層間絶縁膜１５を介して接続している。画素電極５００１は第２の層間絶縁膜１７を介してその下層の配線１６と接続されている。
【００５２】
ここで、図５における駆動用トランジスタ７０２の記号について説明する。この記号はゲート電極の異なる２点にコンタクト領域を設けたトランジスタを表したものであり、接続関係が通常と異なるため、特にこの様に表した。図５に示す画素では、駆動用トランジスタ７０２の接続において、ゲート電極と配線とのコンタクトを２箇所で取り、ゲートを配線の一部として用い、第２の電源線Ｗｉ（ｉ＝１〜ｘ）が同層で信号線Ｓｉ（ｉ＝１〜ｘ）や第１の電源線と並列して配置されている部分を少なくしている。図５において点線７１０で囲まれた部分は、図３において点線７１０で囲まれた部分に相当する。
【００５３】
なお、図５に示す画素は、上記に述べた駆動用トランジスタ７０２の接続に関する構成以外の部分については、図１に示した画素と同様の動作をするものである。
【００５４】
本実施の形態のように、駆動トランジスタのゲート電圧を制御する配線を、ゲート電極と配線とのコンタクトを２箇所で取り、ゲートを配線の一部として用い、第２の電源線が同層で信号線や第１の電源線と並列して配置されている部分を少なくすることで、これらの配線の隣接間ショートによる不良の発生確率を低下させることができる。例えば、信号線や電源線を形成する層の前後におけるプロセス中に発生するごみを原因として、配線ショートが発生する確率を減少させることができる。
【００５５】
なお図３に示した上面図は一実施例であり、本発明はこれに限定されるものではない。
【００５６】
（実施の形態４）
本実施例では、本発明における発光装置の一態様について図面を参照して説明する。
【００５７】
本実施の形態では、薄膜トランジスタ（ＴＦＴ）で駆動するアクティブマトリクス型の画素構成を有する発光装置の構成と駆動について説明する。
【００５８】
図８に外部回路のブロック図とパネルの概略図を示す。図８に示すように、アクティブマトリクス型表示装置は外部回路３００４及びパネル３０１０を有する。外部回路３００４はＡ／Ｄ変換部３００１、電源部３００２及び信号生成部３００３を有する。Ａ／Ｄ変換部３００１はアナログ信号で入力された映像データ信号をデジタル信号（ビデオ信号）に変換し、信号線駆動回路３００６へ供給する。電源部３００２はバッテリーやコンセントより供給された電源から、それぞれ所望の電圧値の電源を生成し、信号線駆動回路（ソース信号線駆動回路）３００６、走査線駆動回路（ゲート信号線駆動回路）３００７、発光素子３０１１、信号生成部３００３等に供給する。信号生成部３００３には、電源、映像信号及び同期信号等が入力され、各種信号の変換を行う他、信号線駆動回路３００６及び走査線駆動回路３００７を駆動するためのクロック信号等を生成する。
【００５９】
外部回路３００４からの信号及び電源はＦＰＣを通し、パネル３０１０内のＦＰＣ接続部３００５から内部回路等に入力される。
【００６０】
また、パネル３０１０は図７に示されるように基板３００８上に、ＦＰＣ接続部３００５、内部回路が配置され、また、発光素子３０１１を有する。内部回路は信号線駆動回路３００６、走査線駆動回路３００７及び画素部３００９を有する。図７には例として実施形態４に記載の画素を採用しているが、前記画素部３００９に実施の形態１〜３に挙げたいずれかの画素構成を採用することができる。
【００６１】
基板中央には画素部３００９が配置され、その周辺には、信号線駆動回路３００６及び走査線駆動回路３００７が配置されている。発光素子３０１１及び、前記発光素子の対向電極は画素部３００９全体面に形成されている。
【００６２】
より詳しく、図９に信号線駆動回路３００６のブロック図を示す。信号線駆動回路３００６はＤ−フリップフロップ４００１を複数段用いてなるシフトレジスタ４００２、データラッチ回路４００３、ラッチ回路４００４、レベルシフタ４００５及びバッファ４００６等を有する。入力される信号はクロック信号線（Ｓ−ＣＫ）、反転クロック信号線（Ｓ−ＣＫＢ）、スタートパルス（Ｓ−ＳＰ）、ビデオ信号（ＤＡＴＡ）及びラッチパルス（ＬａｔｃｈＰｕｌｓｅ）とする。
【００６３】
まず、クロック信号、クロック反転信号及びスタートパルスのタイミングに従って、シフトレジスタ４００２より、順次サンプリングパルスが出力される。サンプリングパルスはデータラッチ回路４００３へ入力され、そのタイミングで、ビデオ信号を取り込み、保持する。この動作が一列目から順に行われる。
【００６４】
最終段のデータラッチ回路４００３においてビデオ信号の保持が完了すると、水平帰線期間中にラッチパルスが入力され、データラッチ回路４００３において保持されているビデオ信号は一斉にラッチ回路４００４へと転送される。その後、レベルシフタ４００５においてレベルシフトされ、バッファ４００６において整形された後、信号線Ｓ１からＳｎへ一斉に出力される。その際、走査線駆動回路３００７によって選択された行の画素へ、Ｈレベル（高レベル）、Ｌレベル（低レベル）が入力され、発光素子３０１１の発光、非発光を制御する。
【００６５】
本実施の形態にて示したアクティブマトリクス型表示装置はパネル３０１０と外部回路３００４が独立されているが、これらを同一基板上に一体形成して作製してもよい。また、表示装置は例として、発光素子を使用したものとしたが、それ以外の発光素子を利用した発光装置でもよい。また、信号線駆動回路３００６内にレベルシフタ４００５及びバッファ４００６が無くてもよい。
【００６６】
（実施の形態５）
本実施例では、画素の断面構造について説明する。図１０（Ａ）に、駆動用トランジスタ９０２１がＰ型で、発光素子９０２２から発せられる光が陽極９０２３側に抜ける場合の画素の断面図を示す。
【００６７】
図１０（Ａ）では、発光素子９０２２の陽極９０２３と駆動用トランジスタ９０２１が電気的に接続されており、陽極９０２３上に発光層９０２４、陰極９０２５が順に積層されている。陰極９０２５は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層９０２４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陽極９０２３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極９０２３は光を透過する透明導電膜を用いて形成し、例えばＩＴＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。
【００６８】
陽極９０２３と、発光層９０２４と、陰極９０２５とが重なっている部分が発光素子９０２２に相当する。図１０（Ａ）に示した画素の場合、発光素子９０２２から発せられる光は、白抜きの矢印で示すように陽極９０２３側に抜ける。
【００６９】
図１０（Ｂ）に、駆動用トランジスタ９００１がＮ型で、発光素子９００２から発せられる光が陽極９００５側に抜ける場合の、画素の断面図を示す。図１０（Ｂ）では、発光素子９００２の陰極９００３と駆動用トランジスタ９００１が電気的に接続されており、陰極９００３上に発光層９００４、陽極９００５が順に積層されている。陰極９００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層９００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極９００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極９００５は光を透過する透明導電膜を用いて形成し、例えばＩＴＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。
【００７０】
陰極９００３と、発光層９００４と、陽極９００５とが重なっている部分が発光素子９００２に相当する。図１０（Ｂ）に示した画素の場合、発光素子９００２から発せられる光は、白抜きの矢印で示すように陽極９００５側に抜ける。
【００７１】
図１０（Ｃ）に、発光素子９０３２から発せられる光が陰極９０３５および陽極９０３３の両側に抜ける場合の、画素の断面図を示す。図１０（Ｃ）では、発光素子９０３２の陽極９０３３と駆動用トランジスタ９０３１が電気的に接続されており、陽極９０３３上に発光層９０３４、陰極９０３５が順に積層されている。陰極９０３５は例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等の仕事関数が小さい材料からなる薄膜、若しくはこれらの材料を含有する薄膜であって透光性を有するものと透明導電膜とが積層された構造であることが望ましい。そして発光層９０３４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陽極９０３３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極９０２３は光を透過する透明導電膜を用いて形成し、例えばＩＴＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。
【００７２】
陰極９０３３と、発光層９０３４と、陽極９０３５とが重なっている部分が発光素子９０３２に相当する。図１０（Ｃ）に示した画素の場合、発光素子９０３２から発せられる光は、白抜きの矢印で示すように陰極９０３５および陽極９０３３の両側に抜ける。
【００７３】
なお本実施例では、駆動用トランジスタと発光素子が電気的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタが接続されている構成であってもよい。
【００７４】
（実施の形態６）
本発明の画素構成を用いた駆動タイミングの一例を、図１１を用いて説明する。
【００７５】
図１１（Ａ）はデジタル時間階調方式を用い、４ビット階調を表現する場合の例である。データ保持期間Ｔｓ１〜Ｔｓ４は、その長さの比をＴｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４＝２３：２２：２１：２０＝８：４：２：１としている。
【００７６】
動作について説明する。まず、書き込み期間Ｔｂ１において、１行目から順に第１の走査線が選択され、スイッチング用トランジスタがオンする。次に、信号線よりビデオ信号が各画素に入力され、その電位によって各画素の発光、非発光が制御される。ビデオ信号の書き込みが完了した行においては、直ちにデータ保持期間Ｔｓ１へと移る。同じ動作が、最終行まで行われ、期間Ｔａ１が終了する。このとき、データ保持期間Ｔｓ１が終了した行から順に書き込み期間Ｔｂ２へ移る。
【００７７】
ここで、書き込み期間よりも短いデータ保持期間を有するサブフレーム期間（ここではＳＦ４が該当する）においては、データ保持期間の終了後、直ちに次の期間が開始しないよう、消去期間２１０２を設ける。消去期間において発光素子は、強制的に非発光状態とされる。
【００７８】
ここでは４ビット階調を表現する場合について説明したが、ビット数及び階調数はこれに限定されない。また、発光の順番はＴｓ１〜Ｔｓ４である必要はなく、ランダムでもよいし、複数に分割して発光をしてもよい。
【００７９】
また、図１１（Ｂ）に書き込みパルス及び消去パルスの例を示す。前記消去パルスは消去パルス▲１▼に示すように、１行ずつパルスを入力し、消去期間中は容量手段等によって保持してもよいし、消去パルス▲２▼に示すように、消去期間中ずっと、Ｈレベルを入力しつづけてもよい。なお、図１１（Ｂ）に示すパルスはいずれもスイッチング用トランジスタ及び消去用トランジスタがｎ型である場合であり、前記スイッチング用トランジスタ及び前記消去用トランジスタがｐ型である場合は、図１１（Ｂ）のパルスはいずれもＨレベルとＬレベルが反転する。
【００８０】
（実施の形態７）
本発明の発光装置は様々な電子機器の表示部に用いることができる。特に低消費電力が要求されるモバイル機器には本発明の発光装置を用いることが望ましい。
【００８１】
図１２は、本発明に係る発光装置であって、外部回路との接続配線まで組み立てた状態を示している。図１２（Ａ）は上面図であり、第１の基板１２０４には画素部１２０２、信号線駆動回路１２０１、走査線駆動回路１２０３が形成されている。この各種回路は実施の形態１乃至６で説明した構成をもって作製されるものである。第２の基板はシール材１２０５で第１の基板１２１０と対向して固着されている。これらの基板は、代表的には、ガラス基板（無アルカリ基板と呼ばれるものであり、アルミノシリケートガラスやバリウムホウケイ酸ガラスなど）を用いるが、その他のプラスチック基板を用いても良い。プラスチック基板を用いる場合は、表面をハードコート処理したり、水蒸気などの侵入を防ぐためにガスバリア膜を設けておくことが望ましい。
【００８２】
図１２（Ｂ）はＡ−Ａ’に対応する縦断面図であり、第１の基板１２０１上に画素部１２０２、信号線駆動回路１２０１が形成されている状態を模式的に示している。本実施の形態の場合、信号線駆動回路１２０１は、ｎチャネル型トランジスタ１２２３及びｐチャネル型トランジスタ１２２４で構成されているが、一方のチャネル型のトランジスタのみを用いて回路を形成しても良い。また、全ての回路構成を画素部１２０２と一体形成しても良いが、シフトレジスタなどの信号選択回路のみを形成し、他は外付けのＩＣチップで実装しても良い。
【００８３】
画素部１２０２はスイッチング用トランジスタ１２１１、駆動用トランジスタ１２１２を含み、他のトランジスタは図示していないが、実施の形態１乃至４と同様に形成したものが配置されることになる。
【００８４】
駆動用トランジスタ１２１２と接続する発光素子１２１８は、第１の電極１２１３と、第２の電極１２１６との間に有機化合物を含む発光層を介在させた構成であり、トランジスタ上に層間絶縁膜を介して積層形成されている。発光素子１２１８は、第１の電極１２１３と第２の電極１２１６の一方を透光性の電極で形成することにより第１の基板１２０２側、または第２の基板１２０４側に光を放射させる発光装置とすることができる。また、両方の電極を透光性の電極とすることにより、両面に発光素子の光を放射する、所謂一画面両面表示型の発光装置とすることができる。
【００８５】
発光素子１２１８上にはパッシベーション層１２０８が形成され、封止用に樹脂１２３０を介して第２の基板１２０４が固着されている。封止を強固なものとするためには、基板の周辺部にシール材１２０５でシールパターンを形成し、固着しても良い。外部回路との接続部では、第１の基板１２１０の端部において接続配線１２０８が駆動回路側から引き出され、フレキシブルプリント配線基板（ＦＰＣ）と異方性導電材を用いて接着されている。このような形態としてモジュールが提供される。
【００８６】
このようなモジュールを搭載できる電子機器として、携帯情報端末（携帯電話、モバイルコンピュータ、携帯型ゲーム機または電子書籍等）、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、表示ディスプレイ、ナビゲーションシステム等が挙げられる。これら電子機器の具体例を図１３に示す。
【００８７】
図１３（Ａ）はモニタ装置であり、筐体６００１、音声出力部６００２、表示部６００３等を含む。前記したモジュールは表示部６００３として組み込むことができ、この装置を完成させることができる。このモニタ装置は、パソコン用、ＴＶ放送受信用、広告表示用など全ての情報表示装置が含まれる。
【００８８】
図１３（Ｂ）はモバイルコンピュータであり、本体６１０１、スタイラス６１０２、表示部６１０３、操作ボタン６１０４、外部インターフェイス６１０５等を含む。前記したモジュールは表示部６１０３として組み込むことができ、この装置を完成させることができる。
【００８９】
図１３（Ｃ）はゲーム機であり、本体６２０１、表示部６２０２、操作ボタン６２０３等を含む。前記したモジュールは表示部６２０２として組み込むことができ、この装置を完成させることができる。
【００９０】
図１３（Ｄ）は携帯電話であり、本体６３０１、音声出力部６３０２、音声入力部６３０３、表示部６３０４、操作スイッチ６３０５、アンテナ６３０６等を含む。前記したモジュールは表示部６３０４として組み込むことができ、この装置を完成させることができる。
【００９１】
以上のように、本発明の表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【００９２】
【発明の効果】
本発明により、スイッチング用トランジスタのオフ電流を低く抑える必要はなく、容量素子の容量も大きくする必要はなく、寄生容量による影響も受けにくい、発光装置を得ることができる。
【００９３】
【図面の簡単な説明】
【図１】本発明の一実施形態であって画素の構成を示す回路図。
【図２】本発明の一実施形態であって画素の構成を示す回路図。
【図３】本発明の一実施形態であって画素の詳細な構成を説明する図。
【図４】図３に対応した画素の構造を示す縦断面図。
【図５】本発明の一実施形態であって画素の構成を示す回路図。
【図６】従来技術について説明する図。
【図７】本発明の一実施形態であって画素部の構成を説明する図。
【図８】本発明の一実施形態であって外部回路とパネルとの概要を示す図。
【図９】信号線駆動回路の一構成例を示す図。
【図１０】本発明の画素の断面構造の一例を示す図。
【図１１】本発明に係る発光装置の動作タイミングの一例を示す図。
【図１２】本発明に係るモジュールの一態様を示す図。
【図１３】本発明が適用可能な電子機器の例を示す図。
【図１】
2005024758.tif 000003
【図２】
2005024758.tif 000004
【図３】
2005024758.tif 000005
【図４】
2005024758.tif 000006
【図５】
2005024758.tif 000007
【図６】
2005024758.tif 000008
【図７】
2005024758.tif 000009
【図８】
2005024758.tif 000010
【図９】
2005024758.tif 000011
【図１０】
2005024758.tif 000012
【図１１】
2005024758.tif 000013
【図１２】
2005024758.tif 000014
【図１３】
2005024758.tif 000015