(57)【要約】【課題】入力信号の周波数によって２つの演算アルゴリズムを切り換えて使用しなければならないために、切り換え点での測定の連続性を確保することができず、かつアルゴリズムが複雑になってコストアップになっていたという課題を解決する。【解決手段】一定周波数のクロックを分周し、この分周した出力のエッジの数を数えることにより、分周出力の周期の単位で入力信号の周期を測定し、入力信号の最初と最後のエッジの直前の前記分周出力のエッジから前記入力信号のエッジまでの間前記クロックをカウントしてその間の時間を求め、これらの時間で分周出力の周期単位で求めた入力信号の周期を補正するようにした。全周波数領域を単一のアルゴリズムで演算できるので、周波数測定値の連続性を確保できる。【選択図】            図１
2005009916.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の周波数を測定する周波数測定装置において、
周期が一定なクロックを分周する分周カウンタと、
前記入力信号のエッジ個数をカウントし、前記分周カウンタの分周クロックのタイミングでカウントがラッチされる第１のカウンタと、
前記分周カウンタの分周クロックでカウントがクリアされ、前記入力信号の最初のエッジ発生時までの第１のカウントと前記入力信号の最後のエッジ発生時までの第２カウントとがラッチされる第２のカウンタと、
前記第１のカウンタのカウントが２以上になったときの分周クロックのカウントと、前記第１及び第２のカウントとから前記入力信号の周波数を演算する制御部、
を設けたことを特徴とした周波数測定装置。
【請求項２】
入力信号の周波数を測定する周波数測定装置において、
周期が一定なクロックを分周する分周カウンタと、
前記入力信号のエッジの個数をカウントし、前記分周カウンタの分周クロックのタイミングでカウントがラッチされる第１のカウンタと、
前記クロックの個数をカウントし、前記分周カウンタの分周クロックでカウントがクリアされ、入力信号にエッジが発生するとカウントがラッチされ、前記入力信号の最初のエッジ発生時における第１のカウント、前記入力信号の最後のエッジ発生時における第２のカウントがラッチされる第２のカウンタと、
前記第１のカウンタがカウントしたエッジ個数が２以上になったときに、分周クロック数のカウントから分周クロック単位で入力信号の周期を求め、求めた周期を前記第１及び第２のカウントから求めた端数時間で補正し、補正した周期から入力信号の周波数を算出する制御部と、
を有することを特徴とする周波数測定装置。
【請求項３】
下記（１）式によって前記入力信号の周期を算出し、この周期から前記入力信号の周波数を算出するようにしたことを特徴とする請求項１または請求項２記載の周波数測定装置。
前記入力信号の周期＝（Ｔ−ΔＴＳ＋ΔＴＥ）／Ｃ  ・・・・・  （１）
ここにおいて、Ｔは前記入力信号の最初のエッジ直前の前記分周カウンタの出力エッジから前記入力信号の最後のエッジ直前の前記分周カウンタの出力のエッジまでの時間、ΔＴＳは前記入力信号の最初のエッジにおける前記第２のカウンタのカウント値から算出した時間、ΔＴＥは前記入力信号の最後のエッジにおける前記第２のカウンタのカウント値から算出した時間、Ｃは前記入力信号のエッジの個数である。
【請求項４】
前記入力信号のエッジによってセットされ、前記分周カウンタの出力のエッジによってリセットされるフリップフロップを有し、このフリップフロップの出力を入力信号に関連する信号として前記制御部に入力するようにしたことを特徴とする請求項１乃至請求項３のいずれかに記載の周波数測定装置。
【請求項５】
前記クロックの周波数を２のｎ乗あるいはそれに近い値に設定するようにしたことを特徴とする請求項１乃至請求項４いずれかに記載の周波数測定装置。
【発明の詳細な説明】
【発明の属する技術分野】
この発明は、周波数を測定する装置に関し、特に回転体の回転速度などを測定するのに用いて好適な周波数測定装置に関するものである。
【０００１】
【従来の技術】
図４に周波数測定装置の構成を示す。図４において、カウンタ８１は入力信号をカウントし、ラッチ８２は信号ＭＣＬＫ１の立ち上がりでカウンタ８１のカウント値をラッチする。ＭＣＬＫ１はカウンタ８１および図示しないＣＰＵにも入力され、その立ち上がりでカウント値をクリアすると共にＣＰＵに割り込みを発生させる。ＣＰＵはこの割り込みでラッチ８２にラッチされたカウント値Ｎ１を読み込む
【０００２】
また、カウンタ９１はＭＣＬＫ１より高速のクロックＭＣＬＫ２をカウントし、ラッチ９２は入力信号の立ち上がりでカウンタ９１のカウント値をラッチする。この入力信号はカウンタ９１および図示しないＣＰＵにも入力され、その立ち上がりでカウント値をクリアすると共にＣＰＵに割り込みを発生させる。ＣＰＵはこの割り込みでラッチ９２にラッチされたカウント値Ｎ２を読み込む
【０００３】
この周波数測定装置は入力信号の周波数によって２種類の測定回路でその周波数を測定する。このことを図５に基づいて説明する。図５（１）は測定周期に比べて入力信号の周波数が十分高い場合の測定であり、（１−１）はＭＣＬＫ１、（１−２）は入力信号の波形である。カウンタ８１はＭＣＬＫ１の立ち上がりからその次の立ち上がりまでの間入力信号をカウントする。
【０００４】
このカウント値Ｎ１はラッチ８２にラッチされてＣＰＵに読み込まれる。ＣＰＵは下記（２）式によって入力信号の周波数を算出する。但し、Ｔ１はＭＣＬＫ１の周期である。
入力信号の周波数＝Ｎ１／Ｔ１  ・・・・・・・・  （２）
【０００５】
入力信号の周波数が測定周期より低い場合は、（２）の測定を用いる。（２−１）はＭＣＬＫ２、（２−２）は入力信号の波形である。カウンタ９１は入力信号の立ち上がりからその次の立ち上がりまでの期間、ＭＣＬＫ２をカウントする。このカウント値Ｎ２はラッチ９２にラッチされてＣＰＵに読み込まれる。ＣＰＵは下記（３）式によって入力信号の周波数を算出する。但し、Ｔ２はＭＣＬＫ２の周期である。
入力信号の周波数＝１／（Ｔ２×Ｎ２）  ・・・・・・・・  （３）
【発明が解決しようとする課題】
しかしながら、このような周波数測定装置には、次のような課題があった。
【０００６】
前述したように、ＣＰＵは入力信号の周波数によって前記（２）式か（３）式のどちらを用いるかを判断しなければならず、ソフトウエアが複雑になるという課題があった。
【０００７】
また、（２）式は入力信号の周波数が高くなるほど分解能が高くなり、（３）式では周波数が低くなるほど分解能が高くなる。そのため、（２）式と（３）式を切り換えるところで連続性が保たれず、かつ切り換え付近で分解能が低下してしまうという課題もあった。
【０００８】
さらに、２種類のアルゴリズムを搭載しなければならないので、コストアップになってしまうという課題もあった。
【０００９】
従って本発明の目的は、低い周波数から高い周波数まで連続して同じ手法で測定することができる周波数測定装置を提供することにある。
【００１０】
【課題を解決するための手段】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
入力信号の周波数を測定する周波数測定装置において、
周期が一定なクロックを分周する分周カウンタと、
前記入力信号のエッジ個数をカウントし、前記分周カウンタの分周クロックのタイミングでカウントがラッチされる第１のカウンタと、
前記分周カウンタの分周クロックでカウントがクリアされ、前記入力信号の最初のエッジ発生時までの第１のカウントと前記入力信号の最後のエッジ発生時までの第２カウントとがラッチされる第２のカウンタと、
前記第１のカウンタのカウントが２以上になったときの分周クロックのカウントと、前記第１及び第２のカウントとから前記入力信号の周波数を演算する制御部、
を設けたことを特徴とした周波数測定装置である。
入力信号の周波数に関わらず同じ回路で測定できる。
【００１１】
請求項２記載の発明は、
入力信号の周波数を測定する周波数測定装置において、
周期が一定なクロックを分周する分周カウンタと、
前記入力信号のエッジの個数をカウントし、前記分周カウンタの分周クロックのタイミングでカウントがラッチされる第１のカウンタと、
前記クロックの個数をカウントし、前記分周カウンタの分周クロックでカウントがクリアされ、入力信号にエッジが発生するとカウントがラッチされ、前記入力信号の最初のエッジ発生時における第１のカウント、前記入力信号の最後のエッジ発生時における第２のカウントがラッチされる第２のカウンタと、
前記第１のカウンタがカウントしたエッジ個数が２以上になったときに、分周クロック数のカウントから分周クロック単位で入力信号の周期を求め、求めた周期を前記第１及び第２のカウントから求めた端数時間で補正し、補正した周期から入力信号の周波数を算出する制御部と、
を有することを特徴とする周波数測定装置である。
入力信号の周波数に関わらず同じ回路で測定できる。
【００１２】
請求項３記載の発明は、
下記（１）式によって前記入力信号の周期を算出し、この周期から前記入力信号の周波数を算出するようにしたことを特徴とする請求項１または請求項２記載の周波数測定装置である。
前記入力信号の周期＝（Ｔ−ΔＴＳ＋ΔＴＥ）／Ｃ  ・・・・・  （１）
ここにおいて、Ｔは前記入力信号の最初のエッジ直前の前記分周カウンタの出力エッジから前記入力信号の最後のエッジ直前の前記分周カウンタの出力のエッジまでの時間、ΔＴＳは前記入力信号の最初のエッジにおける前記第２のカウンタのカウント値から算出した時間、ΔＴＥは前記入力信号の最後のエッジにおける前記第２のカウンタのカウント値から算出した時間、Ｃは前記入力信号のエッジの個数である。アルゴリズムが簡単になる。
【００１３】
請求項４記載の発明は、
前記入力信号のエッジによってセットされ、前記分周カウンタの出力のエッジによってリセットされるフリップフロップを有し、このフリップフロップの出力を入力信号に関連する信号として前記制御部に入力するようにしたことを特徴とする請求項１乃至請求項３のいずれかに記載の周波数測定装置である。アルゴリズムが簡単になる。
【００１４】
請求項５記載の発明は、
前記クロックの周波数を２のｎ乗あるいはそれに近い値に設定するようにしたことを特徴とする請求項１乃至請求項４いずれかに記載の周波数測定装置である。演算が簡単になる。
【発明の実施の形態】
以下に、図に基づいて本発明を詳細に説明する。
図１は本発明に係る周波数測定装置の一実施例を示す構成図である。図１において、１は分周カウンタであり、所定の周期のクロックＣＬＫが入力され、このクロックを分周する。この実施例では、クロックの周波数は２６．８４３５ＭＨｚであり、２の２８乗に近い値に設定している。また、分周カウンタ１のビット数は１６ビットである。そのため、分周カウンタ１の出力パルスの周期は２．４４１４ｍＳになる。
【００１５】
２はカウンタであり、周波数を測定する入力信号が入力され、この信号の立ち上がりでカウントアップする。この実施例ではカウンタ２として８ビットのカウンタを用いる。３はラッチであり、分周カウンタ１の出力の立ち上がりでカウンタ２のカウント値をラッチする。なお、カウンタ２は後述するＣＰＵ７で前回との差分を演算するので、クリアする必要はない。４はフリップフロップであり、入力信号の立ち上がりでセットされ、分周カウンタ１の出力の立ち上がりでリセットされる。
【００１６】
５はカウンタであり、ＣＬＫが入力されこのＣＬＫの立ち上がりでカウントアップされ、分周カウンタ１出力の立ち上がりでクリアされる。カウンタ５として１６ビットカウンタを用いる。６はラッチであり、フリップフロップ４の出力の立ち上がりでカウンタ５のカウント値をラッチする。７はＣＰＵであり、分周カウンタ１の出力（ＩＮＴ１），ラッチ３の出力（Ｃｎカウント値）、フリップフロップ４の出力（ＩＮＴ２）およびラッチ６の出力（ΔＴｎカウント値）が入力され、これらの入力値から入力信号の周波数を算出する。
【００１７】
分周カウンタ１の出力であるＩＮＴ１の立ち上がりでＣＰＵ７に割り込みが発生する。ＣＰＵ７はこの割り込みの数をカウントする。また、このときのカウンタ２のカウント値はラッチ３にラッチされる。ＣＰＵ７はこのラッチされたカウント値（Ｃｎカウント値）を読み込んで前回との差分を演算する。
【００１８】
フリップフロップ４がセットされると、その出力ＩＮＴ２によってカウンタ５のカウント値はラッチ６にラッチされ、ＣＰＵ７に割り込みが発生する。ＣＰＵ７はこの割り込みによってラッチ６にラッチされたカウント値（ΔＴｎカウント値）を読み込む。
【００１９】
次に、図２に基づいてこの実施例の動作を説明する。図２（１）は入力信号の周期が分周カウンタ１の出力の周期より長い場合のタイムチャートであり、（１Ａ）はＩＮＴ１による割り込みの数（ＩＮＯ）、（１Ｂ）は入力信号の累積カウント、すなわち入力信号の立ち上がりの回数、（１Ｃ）は入力信号の波形、（１Ｄ）は割り込みが発生する時点を表す。ＩＮＴ１の上向き矢印の時点でＩＮＴ１による割り込みが発生し、ＩＮＴ２の上向き矢印の時点でＩＮＴ２による割り込みが発生する。（１Ｂ）のＣ０〜Ｃ４はＩＮＴ１による割り込みが発生した時点での値を表す。
【００２０】
（１Ａ）に示すように、ＩＮＴ１の割り込みが発生する毎にＩＮＯの値が増加する。（１Ｂ）のＣ０〜Ｃ４は入力信号の立ち上がりの累積数であり、（１Ａ）が０と３で入力信号が立ち上がっているので、Ｃ０＝０、Ｃ１〜Ｃ３＝１，Ｃ４＝２になる。
【００２１】
（１Ｃ）のΔＴＳはＩＮＴ１が立ち上がってから入力信号が立ち上がるまでの時間である。カウンタ５はＣＬＫをカウントし、かつ分周カウンタ１出力の立ち上がりでクリアされるので、このΔＴＳはラッチ６にラッチされたΔＴｎカウント値にＣＬＫの周期を乗算した値に等しい。ΔＴＥも同様にしてΔＴｎカウント値から求めることができる。
【００２２】
図２（１）からわかるように、入力信号の周期は、隣り合う入力信号の立ち上がりが発生するＩＮＯの差にＩＮＴ１の周期を乗算した値からΔＴＳを減算し、さらにΔＴＥを加算した値に等しい。ＩＮＴ１の周期は既知であり、ΔＴＳ，ΔＴＥは前述したようにカウンタ５のカウント値から求めることができる。
【００２３】
図２（２）は入力信号の周期がＩＮＴ１の周期より短い場合のタイムチャートである。（２Ａ）〜（２Ｄ）および記号の意味は（１Ａ）〜（１Ｄ）と同じなので、説明を省略する。この場合は、ＩＮＴ１の１周期の間に入力信号の立ち上がりが複数回発生する。立ち上がりの回数はカウンタ２のカウント値であるＣｎカウント値から求めることができる。
【００２４】
図２（２）の例では、Ｃ０＝０、Ｃ１＝２であり、ＩＮＴ１の１周期の間に入力信号が２回立ち上がっていることがわかる。従って、入力信号の平均周期は、（（ＩＮＴ１の周期）―ΔＴＳ＋ΔＴＥ）／２
で算出することができる。
【００２５】
ＩＮＴ１の周期をＴ、入力信号が２回以上立ち上がる直前までのＩＮＴ１の立ち上がりの回数をｍ、その間の入力信号の立ち上がりの回数をｎとすると、入力信号の周期は下記（５）式で求めることができる。すなわち、入力信号の周期がＩＮＴ１の周期より長いときでも短いときでも同じ式で周期を算出することができる。
入力信号の周期＝（ｍ×Ｔ―ΔＴＳ＋ΔＴＥ）／ｎ  ・・・・  （５）
このように、カウンタ２がカウントしたエッジ個数が２以上になったときに、分周カウンタ１の分周クロック数のカウントから分周クロック単位で入力信号の周期を求め、求めた周期をカウンタ５のカウントから求めた端数時間ΔＴＳ、ΔＴＥで補正し、補正した周期から入力信号の周波数を算出する。周波数は周期の逆数で求めることができる。
【００２６】
図３（Ａ）に測定の例を示す。ＩＮＴ１が１〜４では入力信号が２回以上立ち上がらないので、測定値は更新されない。ＩＮＴ１のカウントが５の直前で入力信号が立ち上がっているので、前記（５）式によって入力信号の周期が演算される。この時点から、次の測定が開始される。同様にして、ＩＮＴ１が８〜１０の点でも周期演算が実行される。
【００２７】
図３（Ｂ）は計算の例である。（Ａ）と同様に、ＩＮＴ１が５，８〜１０，１２〜１６で前記（５）式に基づいて周期演算が実行され、その周期から周波数が演算される。
【００２８】
なお、この実施例では、ＩＮＴ１の周期が入力信号の周期より長いときはＩＮＴ１の周期の頻度で、入力信号の周期より短いときには入力信号の周期で測定値を得ることができる。また、分周カウンタ１，カウンタ５に入力するクロックＣＬＫの周波数を２のｎ乗に近い値に設定すると、演算のほとんどをビットシフトのみで行うことができるので、演算処理を大幅に簡略化することができる。
【００２９】
さらに、この実施例では入力信号や分周カウンタ１の出力の立ち上がりでカウンタ２，５の値をラッチし、ＣＰＵに割り込みを発生させるようにしたが、たち下がりであってもよい。
【発明の効果】
以上説明したことから明らかなように、本発明によれば次の効果が期待できる。  請求項１乃至３記載の発明によれば、周波数が一定のクロックを分周カウンタで分周し、この分周した出力のエッジとそれに続く入力信号のエッジの間前記クロックを第２のカウンタでカウントして、このカウント値によって前記分周カウンタの周期より短い時間（端数時間）を補正するようにした。また、下記（６）式によって周期を算出するようにした。
前記入力信号の周期＝（Ｔ−ΔＴＳ＋ΔＴＥ）／Ｃ  ・・・・・  （６）
ΔＴＳ、ΔＴＥは補正値、Ｔは前記分周カウンタの出力で測定した時間、Ｃは前記入力信号のエッジの個数である。
【００３０】
入力信号の全周波数領域の周波数を単一の式で算出することができるためアルゴリズムを切り換える必要がないので、全周波数領域において測定値の連続性を確保することができ、かつ高分解能で測定することができるという効果がある。また、全周波数領域を単一のアルゴリズムで測定することができるので、構成が簡単になり、コストを低下させることができるという効果もある。
【００３１】
請求項４記載の発明は、請求項１または請求項３記載の発明において、入力信号のエッジでセットされ、前記分周カウンタの出力のエッジでリセットされるフリップフロップを有し、このフリップフロップの出力を前記第２のカウンタのカウント値を読み込む信号とするようにした。
【００３２】
入力信号の最初と最後のエッジのみでフリップフロップがセットされるので、使用しない値を読み込むことがなくなり、制御部の負荷を軽減することができるという効果がある。
【００３３】
請求項５記載の発明は、請求項１ないし請求項４いずれかに記載の発明において、前記クロックの周波数として、２のｎ乗またはそれに近い値を設定するようにした。演算のほとんどをビットシフトで行うことができるので、演算を大幅に簡単化することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の一実施例の動作を示すタイムチャートである。
【図３】本発明の一実施例の計算例を示す表である。
【図４】従来の周波数測定装置の構成図である。
【図５】従来の周波数測定装置の動作を示すタイムチャートである。
【符号の説明】
１  分周カウンタ
２、５  カウンタ
３、６  ラッチ
４  フリップフロップ
７  ＣＰＵ
【図１】
2005009916.tif 000003
【図２】
2005009916.tif 000004
【図３】
2005009916.tif 000005
【図４】
2005009916.tif 000006
【図５】
2005009916.tif 000007