(57)【要約】【課題】光雑音除去や波長変換等の動作に適用が可能であり，挿入損失が小さく，入力光パワーを大きくすることのできる光信号処理装置を提供する。【解決手段】光信号が入出力され，直流電圧が印加される接地されたＥＡチップ２０と，ＥＡチップ２０と直列に接続され，さらに外部電圧印加手段Ａに接続された外部抵抗体３０とを含んだ構成であり，ＥＡチップ２０で発生した光吸収電流が外部抵抗体３０を流れて電圧降下を起こすことにより，ＥＡチップ２０に印加される直流電圧を変化させることを特徴とする光信号処理装置１０が提供される。ここで，ＥＡチップ２０から外部抵抗体３０までの伝送路長さは，その長さの２倍を電磁波の速度で除して得られる時間が，ＥＡチップ２０に入力する光信号のビットレートの逆数の１／４よりも小さいことが望ましい。【選択図】  図１
2005024614.tif 000002
【特許請求の範囲】
【請求項１】
光信号の処理を行う光信号処理装置において；
前記光信号が入出力され，直流電圧が印加されるＥＡ変調器チップと，
前記ＥＡ変調器チップと直列に接続され，前記ＥＡ変調器チップで発生する光吸収電流が流れる抵抗体と，
を含み，
前記ＥＡ変調器チップまたは前記抵抗体のいずれか一方が接地され，他方が外部電圧印加手段に接続されることを特徴とする光信号処理装置。
【請求項２】
前記ＥＡ変調器チップから前記抵抗体までの伝送路長さの２倍を電磁波の速度で除して得られる時間は，前記ＥＡ変調器チップに入力する光信号のビットレートの逆数の１／４よりも小さいことを特徴とする請求項１に記載の光信号処理装置。
【請求項３】
前記ＥＡ変調器チップは，前記抵抗体と半導体基板上に一体形成されることを特徴とする請求項１または２に記載の光信号処理装置。
【請求項４】
前記ＥＡ変調器チップから前記外部電圧印加手段までの伝送路に前記外部電圧印加手段と同じ特性インピーダンスを有する高周波伝送路が形成されることを特徴とする請求項１，２または３のいずれかに記載の光信号処理装置。
【請求項５】
光信号の処理を行う光信号処理装置において；
前記光信号が入出力され，直流電圧が印加されるＥＡ変調器チップと，
前記ＥＡ変調器チップと直列に接続され，前記ＥＡ変調器チップで発生する光吸収電流が流れる抵抗体と，
前記ＥＡ変調器チップ及び前記抵抗体と並列に接続され，前記光吸収電流の高周波成分電流が流れるキャパシタと，
を含み，
前記ＥＡ変調器チップまたは前記抵抗体のいずれか一方が接地され，他方が外部電圧印加手段に接続されることを特徴とする光信号処理装置。
【請求項６】
前記ＥＡ変調器チップから前記抵抗体までの伝送路長さの２倍を電磁波の速度で除して得られる時間は，前記ＥＡ変調器チップに入力する光信号のビットレートの逆数の１／４よりも小さいことを特徴とする請求項５に記載の光信号処理装置。
【請求項７】
前記ＥＡ変調器チップまたは前記抵抗体のいずれか一方は，インダクタを介して前記外部電圧印加手段に接続されることを特徴とする請求項５または６に記載の光信号処理装置。
【請求項８】
光信号の処理を行う光信号処理装置において；
前記光信号が入出力され，直流電圧が印加されるＥＡ変調器チップと，
前記ＥＡ変調器チップと直列に接続され，前記ＥＡ変調器チップで発生する光吸収電流が流れる抵抗体と，
前記ＥＡ変調器チップ及び前記抵抗体と直列に接続され，高周波終端手段に接続された，前記光吸収電流の高周波成分電流が流れるキャパシタと，
を含み，
前記ＥＡ変調器チップまたは前記抵抗体のいずれか一方と前記キャパシタとの接続部が外部電圧印加手段に接続され，他方が接地されることを特徴とする光信号処理装置。
【請求項９】
前記ＥＡ変調器チップから前記抵抗体までの伝送路長さの２倍を電磁波の速度で除して得られる時間は，前記ＥＡ変調器チップに入力する光信号のビットレートの逆数の１／４よりも小さいことを特徴とする請求項８に記載の光信号処理装置。
【請求項１０】
前記ＥＡ変調器チップまたは前記抵抗体のいずれか一方と前記キャパシタとの前記接続部は，インダクタを介して前記外部電圧印加手段に接続されることを特徴とする請求項８または９に記載の光信号処理装置。
【請求項１１】
光信号の処理を行う光信号処理装置において；
前記光信号が入出力され，直流電圧が印加されるＥＡ変調器チップと，
前記ＥＡ変調器チップと直列に接続され，前記ＥＡ変調器チップで発生する光吸収電流が流れる抵抗体と，
前記ＥＡ変調器チップ及び前記抵抗体と並列に接続され，前記光吸収電流の高周波成分電流が流れるキャパシタと，
前記ＥＡ変調器チップと前記抵抗体との接続部と，外部終端手段との間に接続される高周波伝送路と，
を含み，
前記抵抗体は前記高周波伝送路の特性インピーダンスと同程度の抵抗値を有し，前記ＥＡ変調器チップまたは前記抵抗体のいずれか一方が接地され，他方が外部電圧印加手段に接続されることを特徴とする光信号処理装置。
【請求項１２】
前記ＥＡ変調器チップから前記抵抗体までの伝送路長さの２倍を電磁波の速度で除して得られる時間は，前記ＥＡ変調器チップに入力する光信号のビットレートの逆数の１／４よりも小さいことを特徴とする請求項１１に記載の光信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，半導体電界吸収型光変調器（ＥＡ変調器）を用いて，光信号における光雑音の除去や波長変換等を行う光信号処理装置に関するものである。
【０００２】
【従来の技術】
昨今，光通信システムでの伝送容量の増大の要求に伴い，いくつかの問題点が出てきている。その１つとして，ビットレートがより高くなればなるほど，電気信号自体の振幅電圧を十分に大きく取れない，あるいは，その電気信号のもつ帯域が制限されることにより波形のアイ開口が劣化する問題である。これらは，具体的には動的な消光比が十分に取れないなどの光信号の品質劣化の原因となる。
【０００３】
また，伝送後の光信号を再生する場合，通常は光信号を一旦，電気信号に変換し，電気信号にて再生してから再び光信号に変換している。この場合，ビットレートが高くなればなるほど，上記と同様に光信号の劣化が起こるため，光信号のままで直接再生することが望まれている。
【０００４】
さらに，光信号の伝送損失を補償するために光増幅器を用いるが，その際，光増幅器による自然放出光雑音であるＡＳＥ（Ａｍｐｌｉｆｉｅｄ  Ｓｐｏｎｔａｎｅｏｕｓ  Ｅｍｉｓｓｉｏｎ）雑音が光信号に加えられてしまう。そのため光増幅器の後段に狭帯域のフィルタを介してＡＳＥ雑音を除去するのだが，ビットレートが高い場合には光信号の持つ帯域も広いために，それに合わせて雑音除去フィルタの帯域も広くする必要があり，ビットレートが高くなればなるほど，中継増幅による雑音が増加してしまう。
【０００５】
上記の問題を解決するために，光信号を光のままで加工，あるいは処理する，光信号処理装置についての研究が行われている。非特許文献１では，過飽和吸収素子を用いて，光増幅器のＡＳＥ雑音を除去することにより，伝送距離を拡大したことが報告されている。一方，非特許文献２では，ＥＡ変調器の一方の光入力ポートに連続光（プローブ光）が入力した状態で，他方の光入力ポートに信号光が入力したときに，その信号がプローブ光に転写され，波長変換を行うものである。また，非特許文献３では光入力レベル，ＥＡ長吸収回復時間について議論されている。また特許文献１においても，過飽和吸収体を用いてＡＳＥ雑音を除去する方法が例示されている。
【０００６】
【非特許文献１】
“２０Ｇｂｉｔ／ｓ  ｐｏｌａｒｉｚａｔｉｏｎ−ｉｎｓｅｎｓｉｔｉｖｅｑｕａｎｔｕｍ−ｗｅｌｌ  ｓａｔｕｒａｂｌｅ  ａｂｓｏｒｂｅｒ  ｆｏｒｌ．５ｕｍ  ｌｏｎｇ−ｈａｕｌ  ｔｒａｎｓｍｉｓｓｉｏｎ．”０ｌｉｖｉｅｒ  Ｌｅｃｌｅｒｃ，ｅｔ  ａｌ．，ＥＣＯＣ  ２００１．
【非特許文献２】
“Ｎｏｖｅｌ  ｗａｖｅｌｅｎｇｔｈ  ｃｏｎｖｅｒｔｅｒ  ｕｓｉｎｇａｎ  ｅｌｅｃｔｒｏａｂｓｏｒｐｔｉｏｎ  ｍｏｄｕｌａｔｏｒ  ｃｏｎｖｅｒｓｉｏｎ  ｅｘｐｅｒｉｍｅｎｔｓ  ａｔ  ｕｐ４０Ｇｂ／ｓ．”Ｎ．Ｅｄａｇａｗａ，ｅｔ  ａｌ．，ＯＦＣ  １９９７．
【非特許文献３】
“Ａｌｌ−ｏｐｔｉｃａｌ  ｗａｖｅｌｅｎｇｔｈ  ｃｏｎｖｅｒｓｉｏｎ  ａｎｄ  ｓｉｇｎａｌ  ｒｅｇｅｎｅｒａｔｉｏｎ  ｕｓｉｎｇ  ａｎ  ｅｌｅｃｔｒｏａｂｓｏｒｐｔｉｏｎ  ｍｏｄｕｌａｔｏｒ．”Ｓ．Ｈｏｊｆｅｌｄｔ，ｅｔ  ａｌ．，ＬＥＯＳ  １９９９
【特許文献１】
特開平１１−１６８４３１号公報
【０００７】
【発明が解決しようとする課題】
ところで，従来の光信号処理装置においては，動作時のバイアス電圧での，挿入損失が大きかった。また，入力光が大きく，かつ，バイアス電圧が負側に大きいとき，発生する光電流と印加電圧の積で規定されるパワーが，素子の破壊パワーに達するかもしくは近くなり，素子の動作安定性，長期信頼性を劣化させるという問題があった。
【０００８】
本発明は，従来の光信号処理装置が有する上記問題点に鑑みてなされたものであり，本発明の目的は，光雑音除去や波長変換等の動作に適用が可能であり，挿入損失が小さく，入力光パワーを大きくすることのできる，新規かつ改良された光信号処理装置を提供することである。
【０００９】
【課題を解決するための手段】
上記課題を解決するため，本発明によれば，光信号が入出力され，直流電圧が印加される接地されたＥＡ変調器チップと，ＥＡ変調器チップと直列に接続され，さらに外部電圧印加手段に接続された抵抗体と，を含んだ構成であり，ＥＡ変調器チップで発生した光吸収電流が抵抗体を流れて電圧降下を起こすことにより，ＥＡ変調器チップに印加される直流電圧を変化させることを特徴とする光信号処理装置が提供される。この構成は，ＥＡ変調器チップと抵抗体との接続は逆でもよく，抵抗体が接地され，ＥＡ変調器チップが外部電圧印加手段に接続されていてもよい。
【００１０】
ここで，ＥＡ変調器チップから抵抗体までの伝送路長さ，詳細にはＥＡ変調器チップの光吸収層から抵抗体のＥＡ変調器チップ側の抵抗部開始点までの長さは，その長さの２倍を電磁波の速度で除して得られる時間が，ＥＡ変調器チップに入力する光信号のビットレートの逆数の１／４よりも小さいことが望ましい。これは，ＥＡ変調器チップから抵抗体で光吸収電流が発生して抵抗体での電圧降下が起こり，それがＥＡ変調器チップに反映されるまでの時間を規定するものであり，パターン効果等の不具合が起きないように，できるだけ短いことが好ましい。また，ＥＡ変調器チップと抵抗体とを半導体基板上に一体形成することにより，上記長さを縮めることができ，より高いビットレートの光信号にも対応することができる。
【００１１】
本発明では，ＥＡ変調器チップを高周波電気信号を印加して光信号を出力する変調器として用いるのではなく，過飽和吸収効果を利用することにより光信号の雑音除去や波長変換等の処理装置として用いている。この時，ＥＡ変調器チップと抵抗体とを直列に接続し，光吸収電流が流れることによる抵抗体での電圧降下を利用してＥＡ変調器チップに印加される電圧が制御でき，光信号の透過率を大きくすることができるため，消光比が高くなり，挿入損失が改善される。よって平均光出力が大きくなる。また，ＥＡ変調器チップに入力する光が大きくなるほどＥＡ変調器チップに掛かる電圧が減少するので，半導体素子内での電力を抑えることができ，入力光パワーの許容レベルを改善し，素子の信頼性を高めることができる。
【００１２】
また，上記の構成のＥＡ変調器チップ及び抵抗体と並列に，キャパシタを接続して接地する構成とすることにより，光吸収電流の高周波成分がキャパシタを介して接地され，外部電圧印加手段に流れないため，高周波用のコネクタを不要とすることができる。その他にも，ＥＡ変調器チップ及び抵抗体と直列に，キャパシタを接続し，そのキャパシタを介して光吸収電流の高周波成分を検出することにより，ＥＡ変調器チップに印加される電圧へのフィードバック用のモニタとすることもでき，装置の小型化や低コスト化を実現できる。
【００１３】
【発明の実施の形態】
以下に添付図面を参照しながら，本実施の形態にかかる光信号処理装置について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００１４】
（第１の実施の形態）
第１の実施の形態の光信号処理装置１０の基本的構成について，図１を用いて説明する。ＥＡ（Ｅｌｅｃｔｒｏ−Ａｂｓｏｒｐｔｉｏｎ：電界吸収型）変調器のチップ（以降ＥＡチップとする）２０と抵抗値ＲＳの抵抗体である外部抵抗体３０とが，外部電圧印加手段Ａと接地との間に，電気的に直列接続された回路構成になっている（図１（ａ））。ここで，外部抵抗体とＥＡチップの順序は不問であり，接地側に外部抵抗体を接続する構成でもよい。抵抗値ＲＳについては，入力される光信号により好適な値が異なるが，１０Ω以上であることが好ましい。ただし，抵抗値ＲＳが大きすぎた場合には，より大きな電圧が必要になる。従って現実的な電源の供給電圧を考慮して，光信号に応じた設定にする必要がある。
【００１５】
また，ＥＡチップに光信号を入力する場合，光吸収によって発生した高周波の光吸収電流が外部電圧印加手段Ａとの伝送線路に流れることになるため，高周波コネクタやバイアスＴなどを介して外部電圧印加手段Ａと接続される（高周波終端する）。そのため，あらかじめ高周波コネクタなどの特性インピーダンスＺ０を有する高周波伝送路４０を上記直列回路に導入することがより好ましい（図２（ａ））。また，外部抵抗を作りこんだ高周波伝送路４５を導入してもよい（図２（ｂ））。
【００１６】
ここで，外部抵抗体３０とＥＡチップ２０との伝送路長さ，詳細にはＥＡチップ２０の光吸収層と外部抵抗体３０の抵抗部との長さについて以下のような長さで実装されていることが好ましい。距離の２倍，つまり往復距離を電流の速度で除して得られる時間が，ＥＡチップ２０に入力する光信号のビットレートの逆数の１／４よりも小さくなるように構成することが好ましい。
【００１７】
また，通常の高周波変調用のＥＡチップの実装では，終端抵抗として５０Ωの抵抗がＥＡチップと並列に接続され接地されるが，本実施の形態におけるＥＡチップ２０には並列に終端抵抗を接続する必要はなく，そのまま外部電圧印加手段Ａと接続することができる。これは，本実施の形態では，ＥＡチップを変調器として用いていないため高周波電気信号を印加しておらず，過飽和吸収素子として用い，一定のＤＣ電圧を印加して駆動するため，インピーダンスマッチングの処理は不要となるためである。
【００１８】
次に，本実施の形態の動作原理を，図１（ｂ）を用いて説明する。ＥＡチップ２０には，外部電圧印加手段から電圧Ｖｅｘが掛かっている。なお電圧の極性は，ＥＡチップのＰＮ接合になっている光吸収層に逆バイアスがかかるように設定する。まず，外部より光信号が入力されていない場合を考える。このとき，逆バイアスが掛かった状態のＰＮ接合は電気的にはキャパシタであるためインピーダンスは非常に大きい。一般的にＰＭ接合の逆方向飽和電流はμＡオーダー以下であるので，逆バイアス電圧を−２Ｖとすると，ＰＮ接合の抵抗ＲＥＡは０．５ＭΩ程度になる。これに対して外部抵抗ＲＳを５ｋΩ以下に設定すれば，ＰＮ接合の抵抗ＲＥＡに対して１／１００以下となるので，外部電圧の９９％がＰＮ接合に掛かる。すなわちＥＡチップ２０に印加される電圧ＶＥＡ＝Ｖｅｘとなる。
【００１９】
また，光信号の“０”レベルが入力されている場合を考える。“０”レベルのパワーが０ｄＢｍ（１ｍＷ）でかつその全てが吸収されたとすると，端面光結合効率を６０％程度と仮定して，約０．７ｍＡの逆方向電流が流れる。外部抵抗ＲＳ１００Ωの場合，この光電流が外部抵抗を流れるときに生じる電圧降下ＶＲは７０ｍＶと計算される，よって，ＶＥＡは−１．９３Ｖとなる。やはりほとんどの電圧がＰＮ接合に掛かることになる。
【００２０】
次に，外部より光信号の“１”レベルが入力された場合を考える。光信号の“１”レベルのパワーが＋１３ｄＢｍであるとすると，約１４ｍＡの逆方向電流が流れるので，電圧降下ＶＲは１．４Ｖと計算されるので，ＶＥＡは−０．６Ｖとなる。この場合，吸収層の電界強度が大幅に減少するので，光吸収係数は小さくなり，よって，光透過率が大きくなる。
【００２１】
以上から，本発明の動作原理が，光吸収電流が外部抵抗体３０を流れるときに発生する電圧降下が，ＥＡチップ２０のＰＮ接合に掛かる電界強度を低減して光信号の透過率を大きくするということに基づいていることを説明した。これを以降では光電流自己電圧降下による吸収飽和効果と言うこととする。
【００２２】
次に，静的な動作原理の確認結果を説明する。実際に作製したＥＡチップの光吸収層の構造は，ＰＬ波長１．５μｍで１０層の多重量子井戸構造である。ＥＡ部（光吸収層）の長さは１００μｍである。図３（ａ）は外部抵抗体の抵抗値ＲＳが４０Ωの場合の消光曲線の入力光パワー依存性を示す。比較として，従来例である０Ωの場合も示す（図３（ｂ））。抵抗値ＲＳが４０Ωの場合，光入力パワーが大きくなるに従い，特に−１Ｖ付近での消光曲線が膨らんでいる。一方０Ωの場合，入力光パワー依存性が非常に小さい。図３（ｃ）は，印加電圧に対して，光入力パワーが−１０ｄＢｍの時と＋１３ｄＢｍの時の消光比の差を示している。ＲＳが４０Ωの場合，−１Ｖよりも深いバイアスでは約２ｄＢの差があることがわかる。
【００２３】
次に，本実施の形態の応答時間について説明する。光電流が発生して，外部抵抗体３０での電圧降下がＥＡチップ２０に反映されるまでの時間が，応答時間限界を与える。その時間ｔは，ｔ＝２Ｌ／ｖで表わされる。ここで，Ｌは先にも説明したＥＡチップ２０の光吸収層と外部抵抗体の抵抗部分との距離。ｖは電磁波の速度である。一方，光信号のビットレートがＢの時，１ビットの時間幅は１／Ｂである。上記のｔが，１／Ｂよりもなるべく小さいことが望ましい。
【００２４】
理由としては，例えばｔと１／Ｂが等しい場合はちょうど１ビット分遅れて本実施の形態の効果が現れ，ｔが１／Ｂの半分の場合はちょうどビットとビットの間に表れてしまい，パターン効果（あるビットの応答波形に注目した時，その波形がそれ以前ビット情報に影響を受けること）の原因となるからである。ｔとＢの関係を，ｔ＜１／４Ｂと定義すると，上記のｔ＝２Ｌ／ｖの式からＬとＢの関係Ｌ＜ｖ／８Ｂが導かれる。ここで，ビットレートＢ＝１０Ｇｂｐｓとし，速度ｖ＝ｃ０／３（ｃ０は光速，３は実効的な誘電率の平方根の例）で求められるとすると，おおよそのＬの値として，Ｌ＜１．２５ｍｍを得る。
【００２５】
次に，動的な動作確認について説明する。この時，動的消光比９．２ｄＢ，平均光パワー＋８．８ｄＢｍの１０ＧｂｐｓのＲＺ（Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）光信号を用いた。また，ＥＡチップの光吸収層と外部抵抗体の距離Ｌは，約３００μｍとした。また，外部抵抗体は，伝送路であるストリップのパターン内につくりこんだ。
【００２６】
図４（ａ）には，印加電圧に対する動的消光比を示す。抵抗ＲＳが０，４０，１００Ωの場合，最大消光比はそれぞれ，１２．４，１３．０，１３．６ｄＢと改善されていることがわかる。図４（ｂ）には，平均光出力に対する動的消光比を示す。直列抵抗Ｒｓが０Ωの場合の最大消光比１２．４ｄＢを得る平均光出力が−６ｄＢｍであるのに対して，ＲＳ＝４０Ωでは−３．５ｄＢｍ，ＲＳ＝１００Ωで−２．５ｄＢｍが得られた。０Ωの場合の−６ｄＢｍから見て，３．５ｄＢｍの平均光出力が改善されていることがわかる。また変調ロスも含めた全挿入損失は，０Ωの場合が１４．８ｄＢであるのに対し，４０Ωで１２．３ｄＢ，１００Ωで１１．３ｄＢと低減されている。
【００２７】
こうして本実施の形態を光伝送システムに適用することで，伝送距離の拡大が期待される。また同一消光比で比較すると，挿入損失が改善され，平均光出力が大きくなる。これにより，光信号の入力パワーをより低いレベルに設定することが可能となる。これは，前段の光増幅器などへの負担を小さくするだけでなく，システム全体の光パワーバジェットの設計自由度を大きくすることに大きく貢献するものである。
【００２８】
さらに本実施の形態では，ＥＡチップに入力する光が大きければ大きいほど，光吸収層に掛かる電圧が減少するので，半導体素子内でのパワーが自動的に抑えられる。具体的には，１００ｍＷの光が入力した場合，約７０ｍＡの光電流が発生し，消費電力が１４０ｍＷとなる。直列抵抗が無い場合には，ＥＡチップは破壊電力に達し，破壊する可能性がある。一方，直列抵抗を１００Ωとした場合には，光電流が７０ｍＡに達する前に電圧降下が起こり，ＥＡチップに掛かる電界が抑えられ，破壊電力には達しない。こうして，入力光パワーの許容レベルを改善し，素子の長期信頼性を高めることができる。
【００２９】
（第２の実施の形態）
第２の実施の形態について基本的な構成を，図５を用いて説明する。ＥＡチップ２０と外部抵抗体３０とキャパシタ５０と外部電圧印加手段Ｅとから構成されており，外部電圧印加手段Ｅと接地との間に，ＥＡチップ２０と外部抵抗体３０が，電気的に直列接続され，且つ，ＥＡチップ２０と並列にキャパシタ５０を接続した回路構成になっている（図５（ａ））。なお，第１の実施の形態と同様に外部抵抗体３０とＥＡ変調器２０の順序は逆になっても良く，ＥＡチップ２０に並列に終端抵抗が接続する必要はない。その他，外部抵抗体３０とＥＡチップ２０との距離についても，第１の実施の形態と同様に距離の２倍を電流の速度で除して得られる時間が，ＥＡチップに入力する光信号のビットレートの逆数の１／４よりも小さくなるように構成することが望ましい。
【００３０】
また，図示していないが，キャパシタ５０に直列に抵抗を挿入しても良い。また，図５（ｂ）に示すように，図５（ａ）の回路の外側に，外部からの高周波成分の除去のために電気的に直列にインダクタ６０を介して外部電圧印加手段Ｅに接続してもよい。さらに第１の実施の形態で示したように，外部抵抗体の代わりに外部抵抗を作りこんだ高周波伝送路を導入してもよい。
【００３１】
次に，本実施の形態の動作原理を，図５（ｃ）を用いて説明する。本実施の形態においても，ＥＡチップ２０と外部抵抗体３０を直列に接続したことにより，光電流自己電圧降下による吸収飽和効果が，第１の実施の形態と同様に得られる。第１の実施の形態と異なるのは，外部抵抗体３０を通った後にキャパシタ５０が接地されていることである。これによりＥＡチップ２０で発生した光吸収電流の交流成分（高周波成分）は，キャパシタ５０を介して接地される。一方，光吸収電流の直流成分は，外部電圧印加手段に接続された外部電圧印加手段Ｅに流れる。
【００３２】
以上のように，本実施の形態によれば，第１の実施の形態の効果に加えて以下の効果が得られる。電流の高周波電流成分はキャパシタを介して接地され，つまり高周波の光吸収電流信号が終端されるため，外部電圧印加手段に高周波用のコネクタを用いる必要が無い。これにより，装置の小型化，低コスト化を実現することができる。
【００３３】
（第３の実施の形態）
第３の実施の形態について，基本的な構成を図６を用いて説明する。ＥＡチップ２０と外部抵抗体３０とキャパシタ５５と外部電圧印加手段Ｅと高周波終端手段Ｆとの５つから構成され，高周波終端手段Ｆと接地との間に，ＥＡチップ２０と外部抵抗体３０とキャパシタ５５とが電気的に直列接続された回路構成になっている（図６（ａ））。
【００３４】
外部抵抗体３０とＥＡチップ２０の距離については，距離の２倍を電流の速度で除して得られる時間が，ＥＡ変調器に入力する光信号のビットレートの逆数の１／４よりも小さくなるように設定することや，ＥＡチップ２０に並列に終端抵抗が接続する必要はないことについては，第１の実施の形態と同様である。また，外部抵抗体３０とＥＡチップ２０の順序を逆に構成してもよい。さらに，外部電圧印加手段Ｅに外部からの高周波成分の除去のためにインダクタ６５を挿入してもよい。
【００３５】
本実施の形態についても，光電流自己電圧降下による吸収飽和効果について第１の実施の形態と同様に得ることができる。第１の実施の形態と異なるのは，外部抵抗体３０を通った後に，外部電圧印加手段Ｅと高周波終端手段Ｆに分かれることである。実際には，高周波電流の終端端子である高周波終端手段Ｆを通して，交流電流の大きさをモニタし，ＤＣ電圧を調整するためのフィードバックに用いることができる。
【００３６】
こうして本実施の形態によれば，第１の実施の形態の効果に加えて以下の効果が得られる。例えば外部環境の変化により，ＥＡチップへのＤＣバイアス電圧の設定変更の必要が生じた場合などに，通常であればその変化を検出するセンサを設けるなど別の装置を準備する必要があるが，本実施の形態では，発生した光電流の高周波電流を直接検出して，ＤＣバイアス電圧を調整するためのモニタとすることができる。これにより，装置の小型化，低コスト化を実現することができる。
【００３７】
（第４の実施の形態）
第４の実施の形態について，図７を用いて説明する。第１の実施の形態の構成を同一基板上に（モノリシックに）構成したものであり，同一チップ内にＥＡ部２４の上部電極２５と抵抗体３５とが伝送路１５によって接続され，下部電極２６は接地される。抵抗体３５とＥＡ部２４の光吸収層２７との距離は，ほぼＬ１となり，その距離Ｌ１の２倍を電流の速度で除して得られる時間が，ＥＡ部２４に入力する光信号のビットレートの逆数の１／４よりも小さくなるように設定する。
【００３８】
本実施の形態においても，１チップ内で光電流自己電圧降下による吸収飽和効果が第１の実施の形態と同様に得られる。直列に接続した抵抗体とＥＡ部の光吸収層との距離について，同一基板上に抵抗を作りこむことで，距離Ｌ１を１００μｍ以下にすることが可能である。光信号のビットレートが８０Ｇｂｐｓの場合には，Ｌを１５０μｍ以下にする必要があるが，それを実現するには外部抵抗体を用いた場合には難しい。しかし，同一基板上に抵抗体を作りこめば，１５０μｍ以下にすることは容易となる。こうして本実施の形態を用いることにより，非常に高速な処理に適用が可能となる。
【００３９】
（第５の実施の形態）
本実施の形態について基本的構成を，図８を用いて説明する。第１〜第４の実施の形態における吸収飽和や波長変換の機能だけでなく，従来のＥＡ変調動作にも使用可能とする構成である。ＥＡチップ２０と外部抵抗体３０とＥＡチップ２０と並列にキャパシタ５０を接続した回路構成に加え，ＥＡチップ２０と外部抵抗体３０との接続部から特性インピーダンスＺ０の高周波伝送路４０を設置し，外部抵抗体３０の抵抗値ＲＳを上記高周波伝送路４０の特性インピーダンスＺ０と同程度に設定している。
【００４０】
吸収飽和や波長変換の機能として用いる場合は，図８（ａ）に示すように，ＥＡチップ２０と並列にキャパシタ５０を接続した側の外部抵抗体３０は，外部電圧印加手段Ｅに接続され，反対側の高周波伝送路４０は，キャパシタ５６やインピーダンスＺ０の外部抵抗３２を介して接地し，終端する。また，ＥＡチップを従来のＥＡ変調機能として用いる場合は，図８（ｂ）のように，インダクタ６６やキャパシタ５７を介して高周波電圧印加手段Ｄから高周波信号を印加する。
【００４１】
本実施の形態では，高周波電圧印加手段Ｄから電気信号を加えることで，通常のＥＡ変調器としても動作させることが可能である。その理由は，外部抵抗体３０は，高周波電気信号を印加する高周波伝送路４０からみると，ＥＡチップ２０と並列接続されているように見える。よって，終端抵抗として機能する。つまり図８（ａ）のように構成することで吸収飽和や波長変換の動作が達成されるが，図８（ｂ）の構成にして高周波電気信号を印加することにより，通常のＥＡ変調動作を得ることができる。
【００４２】
こうして，本実施の形態による構成により，光雑音の除去や波長変換だけでなく，通常の変調器の動作も得ることができる。従って，同一の構成（製品）にて，複数の動作，応用に対応できるため，低コスト化に寄与できる。
【００４３】
以上，添付図面を参照しながら本実施形態にかかる光信号処理装置の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００４４】
また，本発明は第１〜第５の実施の形態に説明した構成だけでなく，本実施の形態による素子を他の半導体光デバイスと同一基板上に集積化したり，あるいは，同一パッケージ内にハイブリット集積化したりすることも可能である。たとえば，光増幅器，光変調器，レーザ，波長変換器，光フィルタ，光スイッチなどが上げられる。
【００４５】
【発明の効果】
以上説明したように，本発明の光信号処理装置によれば，ＥＡチップと抵抗体を直列に接続し，抵抗体での電圧降下によりＥＡチップにかかる電圧を低減して，光信号の透過率を大きくすることができるため，消光比が高くなり，挿入損失が改善される。また，入力光パワーが大きくなるほどＥＡチップに掛かる電圧が減少するので，半導体素子内でのパワーを自動的に抑えることができ，入力光パワーの許容レベルを改善し，素子の信頼性を高めることができる。
【図面の簡単な説明】
【図１】第１の実施の形態にかかる説明図であり，（ａ）は回路構成を示す説明図であり，（ｂ）は動作を示す説明図である。
【図２】第１の実施の形態の他の構成を示す説明図であり，（ａ）は伝送路を導入した構成であり，（ｂ）は抵抗体を含む伝送路を導入した構成である。
【図３】第１の実施の形態にかかる静的特性を示す図であり，（ａ）はＲＳが４０Ωの時の消光比を示す特性図であり，（ｂ）はＲＳが０Ωの時の消光比を示す特性図であり，（ｃ）は入力パワーが−１０ｄＢｍと＋１３ｄＢｍとの消光比の差を示す特性図である。
【図４】第１の実施の形態にかかる動的特性を示す図であり，（ａ）はＲＳを変化させた時の印加電圧に対する消光比を示す特性図であり，（ｂ）はＲＳを変化させた時の平均光出力に対する消光比を示す特性図である。
【図５】第２の実施の形態にかかる説明図であり，（ａ）は回路構成を示す説明図であり，（ｂ）は他の回路構成を示す説明図であり，（ｃ）は動作を示す説明図である。
【図６】第３の実施の形態にかかる説明図であり，（ａ）は回路構成を示す説明図であり，（ｂ）は他の回路構成を示す説明図である。
【図７】第４の実施の形態の構成を示す説明図である。
【図８】第５の実施の形態にかかる説明図であり，（ａ）は光雑音の除去や波長変換の機能に用いる場合の回路構成を示す説明図であり，（ｂ）はＥＡ変調器として用いる場合の回路構成を示す説明図である。
【符号の説明】
１０    光信号処理装置
２０    ＥＡチップ
３０    外部抵抗体
４０    高周波伝送路
４５    高周波伝送路
５０    キャパシタ
５５    キャパシタ
６０    インダクタ
６５    インダクタ
Ａ    外部電圧印加手段
Ｅ    外部電圧印加手段
Ｆ    高周波終端手段
【図１】
2005024614.tif 000003
【図２】
2005024614.tif 000004
【図３】
2005024614.tif 000005
【図４】
2005024614.tif 000006
【図５】
2005024614.tif 000007
【図６】
2005024614.tif 000008
【図７】
2005024614.tif 000009
【図８】
2005024614.tif 000010