(57)【要約】【課題】本発明は、消費電力を削減しつつ、ＰＣＩ接続したボードへの過電流を適切に検知して安全性を確保する画像形成装置に関する。【解決手段】プリンタ装置１は、ＰＣマザーボード１０に、ホストＣＰＵ１１の制御下でプリンタエンジン４０を制御して画像形成機能を実行させるプリンタコントローラボード２０と、スキャナ２を制御してスキャナ機能を実行させるスキャナコントローラボード３０が接続され、各コントローラボード２０、３０が電源制御ＬＳＩ２７、３５を備え、電源制御ＬＳＩ２７、３５は、制御信号線ＳＬｐを介してホストＣＰＵ１１から電源制御信号Ｓｐが入力されると、オン／オフ遅延時間だけ遅延させて、Ｉ／Ｏ２４、３２及び内部ローカルバス２５、３３等への制御電源のオン／オフを制御するとともに、制御電源の過電流を検知すると、オフ遅延時間に関わらず制御電源の供給をオフする。【選択図】          図２
2005254653.tif 000002
【特許請求の範囲】
【請求項１】
ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジ及びＰＣＩバスが配置されたマザーボードに、少なくともＩ／Ｏ及び内部ローカルバスが配設されて前記マザーボードの前記ホストＣＰＵの制御下でプリンタユニットを制御して当該プリンタユニットに画像形成機能を実行させるプリンタ機能ボードが接続されているとともに、少なくともＩ／Ｏ及び内部ローカルバスが配設され接続される拡張機能ユニットを前記ホストＣＰＵの制御下で制御して当該拡張機能ユニットに当該拡張機能を実行させる拡張機能ボードが複数接続可能であり、前記プリンタユニットと当該拡張機能ユニットを相互に利用した機能を実行するとともに、前記プリンタ機能ボード及び前記接続される拡張機能ボードが、前記ＰＣＩバスに接続されて当該ＰＣＩバスを介してオン／オフ遅延時間が設定されるとともに、当該ＰＣＩバスとは別の制御線で前記ホストＣＰＵに接続されて、当該制御線を介して前記ホストＣＰＵからの制御電源のオン／オフを指示する電源制御信号が入力される電源制御手段を搭載し、当該電源制御手段が、前記ホストＣＰＵから前記電源制御信号が入力されると、前記オン／オフ遅延時間だけ遅延させて、前記Ｉ／Ｏ及び内部ローカルバス等の各部への制御電源のオン／オフを制御する画像形成装置であって、前記電源制御手段が、前記Ｉ／Ｏ及び内部ローカルバス等の各部に供給している前記制御電源の過電流を所定の検知基準に基づいて検知する過電流検知手段を備えていることを特徴とする画像形成装置。
【請求項２】
前記過電流検知手段は、前記制御電源の供給開始時及び供給中に所定電流値以上の電流を検知するか否かを前記検知基準として前記過電流の検知を行い、前記電源制御手段は、当該過電流検知手段が当該過電流を検知すると、前記オフ遅延時間に関わらず当該制御電源の供給を速やかにオフすることを特徴とする請求項１記載の画像形成装置。
【請求項３】
前記過電流検知手段は、前記電源の供給開始時及び供給中に所定電流値以上の電流が所定の継続時間以上供給されていることを検知するか否かを前記検知基準として前記過電流の検知を行い、前記電源制御手段は、当該過電流検知手段が当該過電流を検知すると、前記オフ遅延時間に関わらず当該制御電源の供給を速やかにオフすることを特徴とする請求項１記載の画像形成装置。
【請求項４】
前記検知基準としての前記電流値及び前記継続時間は、適宜設定可能であることを請求項２または請求項３記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置に関し、詳細には、消費電力を削減しつつ、ＰＣＩ接続したボードへの過電流を適切に検知して安全性を確保する画像形成装置に関する。
【背景技術】
【０００２】
プリンタ装置等の画像処理装置においては、その普及に伴って機能も多様化してきており、特に、複合装置として機能拡張されて、プリンタ装置等としての単独の機能だけでなく、例えば、プリンタ装置では、基本機能のプリンタ機能に、拡張ユニットを追加することで、スキャナ機能、複写機能、ファクシミリ機能等の機能を順次拡張できるようになってきている。そして、本出願人も、先に、拡張ボード間でのデータ転送を可能として、処理速度を向上させたＰＣＩシステムを提案している（特許文献１等参照）。
【０００３】
また、ファクシミリ装置、プリンタ装置、複写装置等の画像形成装置においては、画像形成装置と拡張ユニットに供給する電源を、一つの電源装置から供給しているものが多い。この場合、電源装置の仕様で、過電流特性は、画像形成装置と拡張ユニットを合わせた突入電流値にマージンを加えた値が設定されており、拡張ユニットのみの突入電流で電源が落ちることは少ない。
【０００４】
ところが、拡張ユニットは、オプションであるため、画像形成装置と拡張ユニットの電源がそれぞれ別電源装置から供給するものもあり、この場合、拡張ユニット用の電源装置では、過電流特性として、拡張ユニットのみの突入電流とマージンを加えた値が設定されるため、拡張ユニット内のコンデンサの容量によっては、より大きな突入電流が流れ、電源が落ちてしまい、画像形成装置や拡張ユニットが誤動作する恐れがある。
【０００５】
そして、従来、電源から制御回路を介して定着ヒータに電圧を印加するヒータ制御装置において、定着ヒータに直列に接続した突入電流抑制用の第１抵抗と第１リレー素子と電流検知素子及び前記第１抵抗に並列に接続した突入電流抑制用の第２抵抗と第２リレー素子とを備え、電源投入後に前記第１リレー素子がＯＮして前記定着ヒータ並びに第１抵抗が通電した際に電流検知素子に流れる電流を検知すると第２リレー素子がＯＮして第２抵抗に電流が流れることにより、通電時に発生する突入電流を１次、２次に制御する時に発生する突入電流を１次、２次に制御するヒータ制御装置が提案されている（特許文献２参照）。
【０００６】
【特許文献１】特開平５−２８９８５６号公報
【特許文献２】特開２００１−３１２１７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来技術にあっては、コントローラボードをマザーボードにＰＣＩ接続して、機能を実行したり、機能拡張する場合、過電流の発生を適切に検知することが行われておらず、誤動作や安全を確保する上で改良の必要があった。
【０００８】
そこで、請求項１記載の発明は、ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジ及びＰＣＩバスが配置されたマザーボードに、少なくともＩ／Ｏ及び内部ローカルバスが配設されてマザーボードのホストＣＰＵの制御下でプリンタユニットを制御して当該プリンタユニットに画像形成機能を実行させるプリンタ機能ボードが接続されているとともに、少なくともＩ／Ｏ及び内部ローカルバスが配設され接続される拡張機能ユニットをホストＣＰＵの制御下で制御して当該拡張機能ユニットに当該拡張機能を実行させる拡張機能ボードが複数接続可能であり、プリンタユニットと拡張機能ユニットを相互に利用した機能を実行するとともに、プリンタ機能ボード及び接続される拡張機能ボードが、ＰＣＩバスに接続されて当該ＰＣＩバスを介してオン／オフ遅延時間が設定されるとともに、当該ＰＣＩバスとは別の制御線でホストＣＰＵに接続されて、当該制御線を介してホストＣＰＵからの制御電源のオン／オフを指示する電源制御信号が入力される電源制御手段を搭載し、当該電源制御手段が、ホストＣＰＵから電源制御信号が入力されると、オン／オフ遅延時間だけ遅延させて、Ｉ／Ｏ及び内部ローカルバス等の各部への制御電源のオン／オフを制御するに際して、電源制御手段に、Ｉ／Ｏ及び内部ローカルバス等の各部に供給している制御電源の過電流を所定の検知基準に基づいて検知する過電流検知手段を設けることにより、プリンタ機能ボードや拡張機能ボードへの制御電源の過電流を、制御電源のオン／オフを指示する電源制御信号後の遅延動作時、制御対象システムへのイニシャル処理及びエンド処理等の時間に依存することなく、また、ホストＣＰＵの制御が介在することなく検出し、適切な処理を行えるようにして、誤動作や安全を適切に確保することのできる画像形成装置を提供することを目的としている。
【０００９】
請求項２記載の発明は、過電流検知手段が、制御電源の供給開始時及び供給中に所定電流値以上の電流を検知するか否かを検知基準として過電流の検知を行い、電源制御手段が、当該過電流検知手段が当該過電流を検知すると、オフ遅延時間に関わらず当該制御電源の供給を速やかにオフすることにより、マザーボード以外の複数の拡張機能ボードの増設等による電流増加に対しては正常動作させるとともに、素子破壊等に至る過電流のみを適切に検出して、制御電源を、オフ遅延時間に関わらず、即時に遮断し、過電流による素子絶縁破壊の確率を低く抑えて、誤動作や安全の確保をより一層向上させる画像形成装置を提供することを目的としている。
【００１０】
請求項３記載の発明は、過電流検知手段が、電源の供給開始時及び供給中に所定電流値以上の電流が所定の継続時間以上供給されていることを検知するか否かを検知基準として過電流の検知を行い、電源制御手段が、当該過電流検知手段が当該過電流を検知すると、オフ遅延時間に関わらず当該制御電源の供給を速やかにオフすることにより、マザーボード以外の複数の拡張機能ボードの増設等による電流増加及び所定時間以内の電流増加に対しては電源ノイズ等の検知として正常動作させるとともに、素子破壊に至る過電流のみを正確に検出して、制御電源を、オフ遅延時間に関わらず即時に遮断し、誤検知を低減させつつ過電流による素子絶縁破壊の確率を低く抑えて、誤動作や安全性の確保をより一層向上させつつ利用性を向上させる画像形成装置を提供することを目的としている。
【００１１】
請求項４記載の発明は、検知基準としての電流値及び継続時間を、適宜設定可能とすることにより、より適切な過電流を検出可能とするとともに、利用形態に適した利用を可能とし、誤動作や安全性の確保をより一層向上させつつ利用性を向上させる画像形成装置を提供することを目的としている。
【課題を解決するための手段】
【００１２】
請求項１記載の発明の画像形成装置は、ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジ及びＰＣＩバスが配置されたマザーボードに、少なくともＩ／Ｏ及び内部ローカルバスが配設されて前記マザーボードの前記ホストＣＰＵの制御下でプリンタユニットを制御して当該プリンタユニットに画像形成機能を実行させるプリンタ機能ボードが接続されているとともに、少なくともＩ／Ｏ及び内部ローカルバスが配設され接続される拡張機能ユニットを前記ホストＣＰＵの制御下で制御して当該拡張機能ユニットに当該拡張機能を実行させる拡張機能ボードが複数接続可能であり、前記プリンタユニットと当該拡張機能ユニットを相互に利用した機能を実行するとともに、前記プリンタ機能ボード及び前記接続される拡張機能ボードが、前記ＰＣＩバスに接続されて当該ＰＣＩバスを介してオン／オフ遅延時間が設定されるとともに、当該ＰＣＩバスとは別の制御線で前記ホストＣＰＵに接続されて、当該制御線を介して前記ホストＣＰＵからの制御電源のオン／オフを指示する電源制御信号が入力される電源制御手段を搭載し、当該電源制御手段が、前記ホストＣＰＵから前記電源制御信号が入力されると、前記オン／オフ遅延時間だけ遅延させて、前記Ｉ／Ｏ及び内部ローカルバス等の各部への制御電源のオン／オフを制御する画像形成装置であって、前記電源制御手段が、前記Ｉ／Ｏ及び内部ローカルバス等の各部に供給している前記制御電源の過電流を所定の検知基準に基づいて検知する過電流検知手段を備えていることにより、上記目的を達成している。
【００１３】
この場合、例えば、請求項２に記載するように、前記過電流検知手段は、前記制御電源の供給開始時及び供給中に所定電流値以上の電流を検知するか否かを前記検知基準として前記過電流の検知を行い、前記電源制御手段は、当該過電流検知手段が当該過電流を検知すると、前記オフ遅延時間に関わらず当該制御電源の供給を速やかにオフするものであってもよい。
【００１４】
また、例えば、請求項３に記載するように、前記過電流検知手段は、前記電源の供給開始時及び供給中に所定電流値以上の電流が所定の継続時間以上供給されていることを検知するか否かを前記検知基準として前記過電流の検知を行い、前記電源制御手段は、当該過電流検知手段が当該過電流を検知すると、前記オフ遅延時間に関わらず当該制御電源の供給を速やかにオフするものであってもよい。
【００１５】
さらに、例えば、請求項４に記載するように、前記検知基準としての前記電流値及び前記継続時間は、適宜設定可能であるものであってもよい。
【発明の効果】
【００１６】
請求項１記載の発明の画像形成装置によれば、ホストＣＰＵ、Ｉ／Ｏ、メモリ、ホストバス、ＰＣＩホストブリッジ及びＰＣＩバスが配置されたマザーボードに、少なくともＩ／Ｏ及び内部ローカルバスが配設されてマザーボードのホストＣＰＵの制御下でプリンタユニットを制御して当該プリンタユニットに画像形成機能を実行させるプリンタ機能ボードが接続されているとともに、少なくともＩ／Ｏ及び内部ローカルバスが配設され接続される拡張機能ユニットをホストＣＰＵの制御下で制御して当該拡張機能ユニットに当該拡張機能を実行させる拡張機能ボードが複数接続可能であり、プリンタユニットと拡張機能ユニットを相互に利用した機能を実行するとともに、プリンタ機能ボード及び接続される拡張機能ボードが、ＰＣＩバスに接続されて当該ＰＣＩバスを介してオン／オフ遅延時間が設定されるとともに、当該ＰＣＩバスとは別の制御線でホストＣＰＵに接続されて、当該制御線を介してホストＣＰＵからの制御電源のオン／オフを指示する電源制御信号が入力される電源制御手段を搭載し、当該電源制御手段が、ホストＣＰＵから電源制御信号が入力されると、オン／オフ遅延時間だけ遅延させて、Ｉ／Ｏ及び内部ローカルバス等の各部への制御電源のオン／オフを制御するに際して、電源制御手段に、Ｉ／Ｏ及び内部ローカルバス等の各部に供給している制御電源の過電流を所定の検知基準に基づいて検知する過電流検知手段を設けているので、プリンタ機能ボードや拡張機能ボードへの制御電源の過電流を、制御電源のオン／オフを指示する電源制御信号後の遅延動作時、制御対象システムへのイニシャル処理及びエンド処理等の時間に依存することなく、また、ホストＣＰＵの制御が介在することなく検出することができ、適切な処理を行えるようにして、誤動作や安全を適切に確保することができる。
【００１７】
請求項２記載の発明の画像形成装置によれば、過電流検知手段が、制御電源の供給開始時及び供給中に所定電流値以上の電流を検知するか否かを検知基準として過電流の検知を行い、電源制御手段が、当該過電流検知手段が当該過電流を検知すると、オフ遅延時間に関わらず当該制御電源の供給を速やかにオフするので、マザーボード以外の複数の拡張機能ボードの増設等による電流増加に対しては正常動作させることができるとともに、素子破壊に至る過電流のみを適切に検出して、制御電源を、オフ遅延時間に関わらず、即時に遮断することができ、過電流による素子絶縁破壊の確率を低く抑えて、誤動作や安全の確保をより一層向上させことができる。
【００１８】
請求項３記載の発明の画像形成装置によれば、過電流検知手段が、電源の供給開始時及び供給中に所定電流値以上の電流が所定の継続時間以上供給されていることを検知するか否かを検知基準として過電流の検知を行い、電源制御手段が、当該過電流検知手段が当該過電流を検知すると、オフ遅延時間に関わらず当該制御電源の供給を速やかにオフするので、マザーボード以外の複数の拡張機能ボードの増設等による電流増加及び所定時間以内の電流増加に対しては電源ノイズ等の検知として正常動作させることができるとともに、素子破壊に至る過電流のみを正確に検出して、制御電源を、オフ遅延時間に関わらず即時に遮断することができ、誤検知を低減させつつ過電流による素子絶縁破壊の確率を低く抑えて、誤動作や安全性の確保をより一層向上させることができるとともに、利用性を向上させることができる。
【００１９】
請求項４記載の発明の画像形成装置によれば、検知基準としての電流値及び継続時間を、適宜設定可能としているので、より適切な過電流を検出可能とすることができるとともに、利用形態に適した利用を可能とすることができ、誤動作や安全性の確保をより一層向上させることができるとともに、利用性を向上させることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【実施例１】
【００２１】
図１〜図４は、本発明の画像形成装置の一実施例を示す図であり、図１は、本発明の画像形成装置の一実施例を適用したプリンタ装置１の外観斜視図である。
【００２２】
図１において、プリンタ装置１は、スキャナ２が接続されることで、スキャナ機能が拡張されており、プリンタ装置１の本体が、設置架台３の下部テーブル３ａ上に設置され、スキャナ２が、設置架台３の上部テーブル３ｂ上に設置されている。
【００２３】
プリンタ装置１は、図２に示すようにブロック構成されており、ＰＣマザーボード（マザーボード）１０のコネクタ１０ａに、プリンタコントローラボード（プリンタ機能ボード）２０のコネクタ２０ａが挿入されているとともに、ＰＣマザーボード１０のコネクタ１０ｂに拡張機能ボードであるスキャナコントローラボード３０のコネクタ３０ａが挿入されることで、プリンタ機能にスキャナ機能が拡張されて、本来のプリンタ機能に、スキャナ機能及びコピー機能が拡張されたものとなっている。
【００２４】
すなわち、図３に示すように、ＰＣマザーボード１０のコネクタ１０ａに、プリンタコントローラボード２０のコネクタ２０ａが挿入されることで、プリンタコントローラボード２０がＰＣマザーボード１０に接続され、ＰＣマザーボード１０のコネクタ１０ｂにスキャナコントローラボード３０のコネクタ３０ａが挿入されることで、スキャナコントローラボード３０がＰＣマザーボード１０に接続されている。
【００２５】
ＰＣマザーボード１０は、ホストＣＰＵ（Central Processing Unit ）１１とメモリ１２がホストバス（内部ローカルバス）１３に接続されており、汎用のＰＣＩバス１４に、データ量の大きいデバイスであるハードディスク（ＨＤＤ）１５やデータを高速に転送する必要のあるデバイスであるビデオデバイス等の高速Ｉ／Ｏ１６等が接続されている。また、ＰＣマザーボード１０は、ＰＣＩバス１４とホストバス１３がＰＣＩ（Peripheral Component Interconnect）ホストブリッジ（バス・ブリッジ回路）１７を介して接続されており、ホストＣＰＵ１１が、ＰＣマザーボード１０全体の制御を行うことができる。
【００２６】
プリンタコントローラボード２０は、プリンタ装置１に内蔵されているプリンタエンジン（プリンタユニット）４０を制御してプリンタ機能を実現するプリンタモジュール部である。
【００２７】
プリンタエンジン４０は、例えば、電子写真方式等の印刷方式で、プリンタコントローラボード２０の制御下で印刷データに基づいて印刷処理を行う。
【００２８】
プリンタコントローラボード２０は、ＡＳＩＣ（Application Specific Integrated Circuit）２１、ＣＰＵ２２、メモリ２３、Ｉ／Ｏ２４、ＲＩＳＣ（Reduced Instruction Set Computer）バスからなる内部ローカルバス２５、ＰＣＩバス変換ＬＳＩ（Large Scale Integrated circuit ）２６、電源制御ＬＳＩ２７及び電源線２８等を備えているとともに、図示しないが、必要に応じてＬＡＮ（Local Area Network）や電話回線と接続するためのＮＩＣ（Network Interface Card）等のインターフェース、ハードディスク等の拡張メモリが設けられている。
【００２９】
ＡＳＩＣ２１は、プリンタエンジン４０との間でデータのやり取りを行い、ＣＰＵ２２は、プリンタエンジン４０の動作を制御して、プリンタ装置１のプリンタ機能の制御を行う。メモリ２３は、プリンタエンジン４０の制御に必要な各種データを記憶し、Ｉ／Ｏ２４は、プリンタエンジン４０との各種信号のインタフェースを行って、プリンタコントローラボード２０によるプリンタエンジン４０の制御を可能とする。
【００３０】
ＰＣＩバス変換ＬＳＩ２６は、プリンタコントローラボード２０のコネクタ２０ａとＲＩＳＣバスからなるプリンタコントローラボード２０の内部ローカルバス２５を接続し、プリンタコントローラボード２０のコネクタ２０ａがＰＣマザーボード１０側のＰＣＩコネクタ１０ａに挿入されて接続されることにより、プリンタコントローラボード２０の内部ローカルバス２５とＰＣマザーボード１０のＰＣＩバス１４とを接続する。
【００３１】
電源制御ＬＳＩ２７は、ＰＣマザーボード１０上のＰＣＩバス１４とは別に、制御信号線（制御線）ＳＬｐでＰＣマザーボード１０上のホストＣＰＵ１１に接続されており、この制御信号線ＳＬｐを介してＰＣマザーボード１０上のホストＣＰＵ１１から入力される制御信号Ｓｐに基づいて、ＡＳＩＣ２１、ＣＰＵ２２、メモリ２３、Ｉ／Ｏ２４、内部ローカルバス２５及びＰＣＩバス変換ＬＳＩ２６の電源の供給／停止を電源線２８を介して制御し、また、上記図示しないＬＡＮや電話回線と接続するためのＮＩＣ等のインターフェース及びハードディスク等の拡張メモリの電源についても制御する。
【００３２】
スキャナコントローラボード３０は、プリンタ装置１側からスキャナ２を制御してスキャナ機能を実現するスキャナモジュール部であるスキャナ２の制御基板である。
【００３３】
スキャナ２は、コンタクトガラス上にセットされた原稿を主走査及び副走査して当該原稿の画像を読み取ってスキャナコントローラボード３０に出力するとともに、ＡＤＦ（Auto Document Feeder）２ａを備えていてＡＤＦにセットされた複数枚の原稿を１枚ずつコンタクトガラス上に搬送して、複数枚の原稿の画像を順次読み取ってスキャナコントローラボード３０に転送する。
【００３４】
スキャナコントローラボード３０は、ＡＳＩＣ３１、Ｉ／Ｏ３２、ＲＩＳＣバスからなる内部ローカルバス３３、ＰＣＩバス変換ＬＳＩ３４、電源制御ＬＳＩ３５及び電源線３６等を備えているとともに、必要に応じてＣＰＵやハードディスク等の拡張メモリが設けられている。
【００３５】
ＡＳＩＣ３１は、スキャナ２との間でデータのやり取りを行い、Ｉ／Ｏ３２は、スキャナ２との間の各種データのインタフェースを行って、プリンタ装置１側からスキャナ機能を実現する。
【００３６】
ＰＣＩバス変換ＬＳＩ３４は、スキャナコントローラボード３０のコネクタ３０ａとＲＩＳＣバスからなるスキャナコントローラボード３０の内部ローカルバス３３を接続し、スキャナコントローラボード３０のコネクタ３０ａがＰＣマザーボード１０側のＰＣＩコネクタ１０ｂに挿入されて接続されることにより、スキャナコントローラボード３０の内部ローカルバス３３とＰＣマザーボード１０のＰＣＩバス１４とを接続する。
【００３７】
電源制御ＬＳＩ３５は、ＰＣマザーボード１０上のＰＣＩバス１４とは別に、制御信号線（制御線）ＳＬｐでＰＣマザーボード１０上のホストＣＰＵ１１に接続されており、この制御信号線ＳＬｐを介してＰＣマザーボード１０上のホストＣＰＵ１１から入力される制御信号Ｓｐに基づいて、ＡＳＩＣ３１、Ｉ／Ｏ３２、内部ローカルバス３３及びＰＣＩバス変化ＬＳＩ３４の電源の供給／停止を電源線２８を介して制御し、また、上記図示しないＣＰＵやハードディスク等の拡張メモリの電源についても制御する。
【００３８】
上記プリンタコントローラボード２０の電源制御ＬＳＩ２７及びスキャナコントローラボード３０の電源制御ＬＳＩ３５は、図４に示すように、遅延回路部５１と電源制御回路部５２を備えており、遅延回路部５１は、不揮発メモリ５３を備え、電源制御回路部５２は、不揮発メモリ５４と過電流検知回路５５を備えている。
【００３９】
遅延回路部５１は、上記ＰＣマザーボード１０のホストＣＰＵ１１と制御信号線ＳＬｐに接続され、遅延回路部５１には、当該制御信号線ＳＬｐを介してホストＣＰＵ１１から電源制御信号Ｓｐが入力される。不揮発性メモリ５３及び不揮発性メモリ５４は、それぞれ内部ローカルバス２５及び内部ローカルバス３４に接続され、不揮発性メモリ５４には、任意の遅延時間が制御電源Ｐｗのオン遅延時間及びオフ遅延時間として設定され、また、不揮発性メモリ５３には、制御電源Ｐｗの過電流を検知するための過電流検知電流値が設定される。
【００４０】
遅延回路部５１は、ホストＣＰＵ１１から入力される電源制御信号Ｓｐを、不揮発性メモリ５３に予め設定されている遅延時間であるオン遅延時間やオフ遅延時間だけ遅延させた後、次段の電源制御回路５２に入力している制御信号Ｓｔの状態を変化させる。
【００４１】
電源制御回路５２には、遅延回路５１から制御信号Ｓｔが入力されるとともに、電源線２８、３６が接続されており、電源制御回路５２は、遅延回路５１から入力されている制御信号Ｓｔの状態変化に応じて電源線２８、３６を介して供給している制御電源Ｐｗをオン／オフ制御することで、各デバイスであるＡＳＩＣ２１、ＣＰＵ２２、メモリ２３、Ｉ／Ｏ２４、内部ローカルバス２５及びＰＣＩバス変換ＬＳＩ２６や、ＡＳＩＣ３１、Ｉ／Ｏ３２、内部ローカルバス３３及びＰＣＩバス変化ＬＳＩ３４の電源の供給／停止を制御する。すなわち、電源制御ＬＳＩ２７、３５は、プリンタコントローラボード２０及びスキャナコントローラボード３０の各部への電源の停止を所定の遅延時間だけ遅延させて行うことで、消費電力を削減し、また、プリンタコントローラボード２０及びスキャナコントローラボード３０の各部への電源の供給開始を所定の遅延時間だけ遅延させて行うことで、当該遅延時間内に各デバイスの初期化動作を実行して通常状態に復帰させる。
【００４２】
また、電源制御回路５２は、内部ローカルバス２５、３３から不揮発メモリ５４に予め設定された過電流検知電流値のデータに基づいて、過電流検知回路５５に、制御電源Ｐｗの供給開始時及び供給中の過電流の検知を行わせ、過電流検知回路５５が過電流を検知すると、制御電源Ｐｗのオフ遅延時間設定値に関わらず、過電流検知回路５５に制御電源Ｐｗを即時に遮断させて電源供給を停止する。この場合、過電流検知回路５５は、制御電源Ｐｗの電流値が過電流検知電流値以上になると、過電流と判定する。
【００４３】
次に、本実施例の作用を説明する。本実施例のプリンタ装置１は、スキャナ２が設置されて、プリンタコントローラボード２０の挿入されている本体のＰＣマザーボード１０の機能拡張用コネクタであるコネクタ１０ｂに拡張機能ボードであるスキャナコントローラボード３０が挿入されることで、スキャナ２をプリンタ装置１側から制御して、プリンタ機能の他に、スキャナ機能及びコピー機能が拡張されている。そして、これらのプリンタコントローラボード２０及びスキャナコントローラボード３０では、各デバイスへの制御電源Ｐｗの供給及び停止（オン／オフ）に遅延時間を設けて消費電力の削減と初期化処理の実行を行うとともに、過電流の有無を検知して、過電流を検知すると、当該オフ遅延時間に関わらず速やかに制御電源Ｐｗをオフにする。
【００４４】
すなわち、プリンタ装置１は、ＰＣマザーボード１０のコネクタ１０ａに、プリンタエンジン４０に接続されているプリンタコントローラボード２０が挿入されることで、ＰＣマザーボード１０がプリンタコントローラボード２０を介してプリンタエンジン４０の動作を制御して、プリンタ機能を実行するとともに、ＰＣマザーボード１０のコネクタ１０ｂに、スキャナ２０に接続されているスキャナコントローラボード３０が挿入されることで、ＰＣマザーボード３０がスキャナコントローラボード３０を介してスキャナ２の動作を制御して、スキャナ機能を実行し、かつ、プリンタ機能とスキャナ機能を利用してコピー機能を実行する。
【００４５】
プリンタコントローラボード２０の電源制御ＬＳＩ２７及びスキャナコントローラボード３０の電源制御ＬＳＩ３５は、内部ローカルバス２５及び内部ローカルバス３３に接続されていて、その内部ローカルバス２５、３４を介して、その不揮発メモリ５３に、予め任意の遅延時間が制御電源Ｐｗのオン遅延時間及びオフ遅延時間として設定され、また、不揮発性メモリ５４に、制御電源Ｐｗの過電流を検知するための過電流検知電流値が設定される。
【００４６】
また、プリンタコントローラボード２０の電源制御ＬＳＩ２７及びスキャナコントローラボード３０の電源制御ＬＳＩ３５は、コネクタ２０４〜２０７を介して、ＰＣマザーボード１０のホストＣＰＵ１１に制御信号線ＳＬｐで接続されており、ＰＣマザーボード１０のホストＣＰＵ１１から当該制御信号線ＳＬｐを介して電源オフの電源制御信号Ｓｐがあると、遅延回路５１が、不揮発メモリ５３内に設定されているオフ遅延時間だけ遅延させて制御信号Ｓｔの状態をオフ状態に変化させて、当該オフ遅延時間だけ遅延させて、各デバイスであるＡＳＩＣ２１、ＣＰＵ２２、メモリ２３、Ｉ／Ｏ２４、内部ローカルバス２５及びＰＣＩバス変換ＬＳＩ２６や、ＡＳＩＣ３１、Ｉ／Ｏ３２、内部ローカルバス３３及びＰＣＩバス変化ＬＳＩ３４への制御電源Ｐｗをオフすることで、消費電力を削減する。
【００４７】
また、プリンタコントローラボード２０の電源制御ＬＳＩ２７及びスキャナコントローラボード３０の電源制御ＬＳＩ３５は、ＰＣマザーボード１０のホストＣＰＵ１１から制御信号線ＳＬｐを介して電源オンの電源制御信号Ｓｐがあると、遅延回路５１が、不揮発メモリ５３内に設定されているオン遅延時間だけ遅延させて制御信号Ｓｔの状態をオン状態に変化させて、当該オン遅延時間だけ遅延させて、各デバイスであるＡＳＩＣ２１、ＣＰＵ２２、メモリ２３、Ｉ／Ｏ２４、内部ローカルバス２５及びＰＣＩバス変換ＬＳＩ２６や、ＡＳＩＣ３１、Ｉ／Ｏ３２、内部ローカルバス３３及びＰＣＩバス変化ＬＳＩ３４への制御電源Ｐｗをオンすることで、当該オン遅延時間内に各デバイスの初期化動作を実行して通常状態に復帰させる。
【００４８】
そして、プリンタコントローラボード２０の電源制御ＬＳＩ２７の電源制御回路５２及びスキャナコントローラボード３０の電源制御ＬＳＩ３５の電源制御回路５２は、内部ローカルバス２５、３３から不揮発メモリ５４に予め設定された過電流検知電流値のデータに基づいて、過電流検知回路５５に、制御電源Ｐｗの供給開始時及び供給中の過電流の検知を行わせ、過電流検知回路５５が過電流を検知すると、制御電源Ｐｗのオフ遅延時間設定値に関わらず、過電流検知回路５５に制御電源Ｐｗを即時に遮断させて電源供給を停止する。このとき、過電流検知回路５５は、制御電源Ｐｗの電流値が過電流検知電流値以上になると、過電流と判定する。
【００４９】
なお、上記説明では、プリンタコントローラボード２０の電源制御ＬＳＩ２７の電源制御回路５２及びスキャナコントローラボード３０の電源制御ＬＳＩ３５の電源制御回路５２の不揮発メモリ５４に、過電流検知電流値のみを設定して、過電流検知回路５５が、当該過電流検知電流値のみに基づいて、過電流の検知を行っているが、過電流の検知は、過電流検知電流値のみに基づくものに限るものではなく、例えば、不揮発メモリ５４に、過電流検知電流値と検知時間（継続時間）を設定し、過電流検知電流値と検知時間に基づいて過電流の検知を行うようにしてもよい。この場合、過電流検知回路５５は、設定された過電流検知電流値の電流が設定された検知時間以上継続して検知された場合に、過電流として検知する。
【００５０】
このように、本実施例のプリンタ装置１は、ホストＣＰＵ１１、Ｉ／Ｏ１６、メモリ１２、ホストバス（内部ローカルバス）１３、ＰＣＩホストブリッジ１７及びＰＣＩバス１４が配置されたＰＣマザーボード１０に、少なくともＩ／Ｏ２４及び内部ローカルバス２５等が配設されてマザーボード１０のホストＣＰＵ１１の制御下でプリンタユニットであるプリンタエンジン４０を制御してプリンタエンジン４０に画像形成機能を実行させるプリンタ機能ボードであるプリンタコントローラボード２０が接続されているとともに、少なくともＩ／Ｏ３２及び内部ローカルバス３３が配設され接続される拡張機能ユニットであるスキャナ２等をホストＣＰＵ１１の制御下で制御して当該拡張機能ユニットであるスキャナ２に当該拡張機能を実行させる拡張機能ボードであるスキャナコントローラボード３０等が複数接続可能であり、プリンタエンジン４０とスキャナ２等の拡張機能ユニットを相互に利用した機能を実行するとともに、プリンタコントローラボード２０及び接続されるスキャナコントローラボード３０が、ＰＣＩバス１４に接続されてＰＣＩバス１４を介してオン／オフ遅延時間が設定されるとともに、ＰＣＩバス１４とは別の制御信号線ＳＬｐでホストＣＰＵ１１に接続されて、当該制御信号線ＳＬｐを介してホストＣＰＵ１１からの制御電源Ｐｗのオン／オフを指示する電源制御信号Ｓｐが入力される電源制御ＬＳＩ２７、３５を搭載し、電源制御ＬＳＩ２７、３５が、ホストＣＰＵ１１から電源制御信号Ｓｐが入力されると、オン／オフ遅延時間だけ遅延させて、Ｉ／Ｏ２４、３２及び内部ローカルバス２５、３３等の各部への制御電源Ｐｗのオン／オフを制御するに際して、電源制御ＬＳＩ２７、３５に、Ｉ／Ｏ２４、３２及び内部ローカルバス２５、３３等の各部に供給している制御電源Ｐｗの過電流を所定の検知基準に基づいて検知する過電流検知回路５５を設けている。
【００５１】
したがって、プリンタコントローラボード２０やスキャナコントローラボード３０への制御電源Ｐｗの過電流を、制御電源Ｐｗのオン／オフを指示する電源制御信号Ｓｐ後の遅延動作時、制御対象システムへのイニシャル処理及びエンド処理等の時間に依存することなく、また、ホストＣＰＵ１１の制御が介在することなく検出することができ、適切な処理を行えるようにして、誤動作や安全を適切に確保することができる。
【００５２】
また、本実施例のプリンタ装置１は、過電流検知回路５５が、制御電源Ｐｗの供給開始時及び供給中に所定電流値以上の電流を検知するか否かを検知基準として過電流の検知を行い、電源制御ＬＳＩ２７、３５が、過電流検知回路５５が当該過電流を検知すると、オフ遅延時間に関わらず制御電源Ｐｗの供給を速やかにオフしている。
【００５３】
したがって、ＰＣマザーボード１０以外の複数の拡張機能ボード２０、３０の増設等による電流増加に対しては正常動作させることができるとともに、素子破壊に至る過電流のみを適切に検出して、制御電源Ｐｗを、オフ遅延時間に関わらず、即時に遮断することができ、過電流による素子絶縁破壊の確率を低く抑えて、誤動作や安全の確保をより一層向上させことができる。
【００５４】
さらに、本実施例のプリンタ装置１は、過電流検知回路５５が、電源の供給開始時及び供給中に所定電流値以上の電流が所定の継続時間以上供給されていることを検知するか否かを検知基準として過電流の検知を行い、電源制御ＬＳＩ２７、３５が、過電流検知回路５５が過電流を検知すると、オフ遅延時間に関わらず当該制御電源Ｐｗの供給を速やかにオフしている。
【００５５】
したがって、ＰＣマザーボード１０以外の複数の拡張機能ボード２０、３０の増設等による電流増加及び所定時間以内の電流増加に対しては電源ノイズ等の検知として正常動作させることができるとともに、素子破壊に至る過電流のみを正確に検出して、制御電源Ｐｗを、オフ遅延時間に関わらず即時に遮断することができ、誤検知を低減させつつ過電流による素子絶縁破壊の確率を低く抑えて、誤動作や安全性の確保をより一層向上させることができるとともに、利用性を向上させることができる。
【００５６】
また、本実施例のプリンタ装置１は、検知基準としての電流値及び継続時間を、適宜設定可能としている。
【００５７】
したがって、より適切な過電流を検出可能とすることができるとともに、利用形態に適した利用を可能とすることができ、誤動作や安全性の確保をより一層向上させることができるとともに、利用性を向上させることができる。
【００５８】
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００５９】
ＰＣＩシステムを用いた複合装置等のように、消費電力を削減しつつ、ＰＣＩ接続したボードへの過電流を適切に検知して安全性を確保する画像形成装置に適用することができる。
【図面の簡単な説明】
【００６０】
【図１】本発明の画像形成装置の一実施例を適用したプリンタ装置の外観斜視図。
【図２】図１のプリンタ装置のブロック構成図。
【図３】図２のＰＣマザーボードへのプリンタコントローラボード及びスキャナコントローラボードの装着状態を示す斜視図。
【図４】図２の電源制御ＬＳＩの回路ブロック図。
【符号の説明】
【００６１】
１  プリンタ装置
２  スキャナ
２ａ  ＡＤＦ
３  設置架台
３ａ  下部テーブル
３ｂ  上部テーブル
１０  ＰＣマザーボード
１０ａ、１０ｂ  コネクタ
１１  ホストＣＰＵ
１２  メモリ
１３  内部ローカルバス
１４  ＰＣＩバス
１５  ハードディスク
１６  Ｉ／Ｏ
１７  ＰＣＩホストブリッジ（バス・ブリッジ回路）
２０  プリンタコントローラボード
２０ａ  コネクタ
２１  ＡＳＩＣ
２２  ＣＰＵ
２３  メモリ
２４  Ｉ／Ｏ
２５  内部ローカルバス
２６  ＰＣＩバス変換ＬＳＩ
２７  電源制御ＬＳＩ
２８  電源線
３０  スキャナコントローラボード
３０ａ  コネクタ
３１  ＡＳＩＣ
３２  Ｉ／Ｏ
３３  内部ローカルバス
３４  ＰＣＩバス変換ＬＳＩ
３５  電源制御ＬＳＩ
３６  電源線
４０  プリンタエンジン
５１  遅延回路部
５２  電源制御回路部
５３、５４  不揮発メモリ
５５  過電流検知回路
ＳＬｐ  制御信号線
【図１】
2005254653.tif 000003
【図２】
2005254653.tif 000004
【図３】
2005254653.tif 000005
【図４】
2005254653.tif 000006