(57)【要約】【課題】  例えばボルテージレギュレータの高品質化と低コスト化を両立させることができ、かつ、生産性の向上を図る。【解決手段】  定電圧源ＩＣの出力電流を制御する電流制限装置として、ボルテージレギュレータＩＣ（定電圧源ＩＣ）１に外付けされた出力ドライバ用トランジスタＭ１で制御される出力電流をモニタして出力電流制御を行う電流制限回路Ａ２（第１の電流制限回路）と、ボルテージレギュレータＩＣ（定電圧源ＩＣ）１内部の出力アンプ１２の出力をモニタして出力電流制御を行う電流制限回路Ｂ３（第２の電流制限回路）とを有する構成とし、高精度な電流制限を行う場合には電流制限回路Ａ２を選択的に動作させ、低コストな電流制限を行う場合には電流制限回路Ｂ３を選択的に動作させて抵抗ＲＡを不要とする。【選択図】        図１
2005115601.tif 000002
【特許請求の範囲】
【請求項１】
定電圧源ＩＣ内に設けられ、該定電圧源ＩＣの出力電流を制御する電流制限装置であって、
上記定電圧源ＩＣに外付けされた出力ドライバ用トランジスタで制御される出力電流をモニタして出力電流制御を行う第１の電流制限回路と、
上記定電圧源ＩＣ内部の出力アンプの出力をモニタして出力電流制御を行う第２の電流制限回路と
を有することを特徴とする電流制限装置。
【請求項２】
請求項１に記載の電流制限装置であって、
上記第１の電流制御回路は、
上記出力ドライバ用トランジスタに接続された外付け抵抗で生成される電圧と、予め設定された基準電圧との比較を行う比較器を有し、
該比較器の比較結果に基づき上記定電圧源ＩＣの出力電流制御を行うことを特徴とする電流制限装置。
【請求項３】
請求項１に記載の電流制限装置であって、
上記第１の電流制御回路は、
上記出力ドライバ用トランジスタに接続された外付け抵抗で生成される電圧に応じて出力変化するトランジスタを有し、
該トランジスタの出力に基づき上記定電圧源ＩＣの出力電流制御を行うことを特徴とする電流制限装置。
【請求項４】
請求項１から請求項３のいずれかに記載の電流制限装置であって、
上記第２の電流制御回路は、
上記出力アンプの出力に応じた検出電圧を生成する検出電圧生成手段と、
該検出電圧生成手段で生成した検出電圧と予め設定された基準電圧との比較を行う比較器を有し、
該比較器の比較結果に基づき上記定電圧源ＩＣの出力電流制御を行うことを特徴とする電流制限装置。
【請求項５】
請求項１から請求項３のいずれかに記載の電流制限装置であって、
上記第２の電流制御回路は、
上記出力アンプの出力に応じた検出電圧を生成する検出電圧生成手段と、
該検出電圧生成手段で生成した検出電圧に応じて出力変化するトランジスタ回路を有し、
該トランジスタ回路の出力に基づき上記定電圧源ＩＣの出力電流制御を行うことを特徴とする電流制限装置。
【請求項６】
請求項４もしくは請求項５のいずれかに記載の電流制限装置であって、
上記検出電圧生成手段は、
上記定電圧源ＩＣ内部に設けられ上記出力アンプの出力を入力して上記出力ドライバ用トランジスタに出力する第１のトランジスタとカレントミラーを構成する第２のトランジスタと、
該第２のトランジスタと直列に接続された抵抗とを有し、
上記第２のトランジスタを介して上記抵抗に流れる電流による電圧降下で上記検出電圧を生成することを特徴とする電流制限装置。
【請求項７】
請求項４もしくは請求項５のいずれかに記載の電流制限装置であって、
上記検出電圧生成手段は、
上記出力ドライバ用トランジスタとカレントミラーを構成する第３のトランジスタと、
該第３のトランジスタと直列に接続された抵抗とを有し、
上記トランジスタを介して上記抵抗に流れる電流による電圧降下で上記検出電圧を生成することを特徴とする電流制限装置。
【請求項８】
請求項１から請求項７のいずれかに記載の電流制限装置であって、
上記第１の電流制御回路および上記第２の電流制御回路のそれぞれは、
レーザトリミング可能な抵抗を有することを特徴とする電流制限装置。
【請求項９】
請求項１から請求項８のいずれかに記載の電流制限装置であって、
上記第１の電流制限回路は、定電圧源ＩＣの絶対最大定格電流以上で動作し、
上記第２の電流制限回路によって設定される電流制限は、上記上記第１の電流制限回路の電流制限値よりも小さな電流値で設定される
ことを特徴とする電流制限装置。
【請求項１０】
請求項１から請求項９のいずれかに記載の電流制限装置を具備したことを特徴とするボルテージレギュレータ。
【請求項１１】
請求項１０に記載のボルテージレギュレータと上記出力ドライバ用トランジスタからなる定電源装置であって、
上記第１の電流制御回路の動作を停止する手段を有することを特徴とする定電源装置。
【請求項１２】
請求項１０に記載のボルテージレギュレータを具備したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧源ＩＣ内に設けられ、この定電圧源ＩＣの出力電流を制御する電流制限装置に係わり、特に、高品質化と低コスト化が可能でかつ生産性の良い電流制限装置とボルテージレギュレータおよび定電源装置と電子機器に関するものである。
【背景技術】
【０００２】
冷蔵庫や炊飯器等の家庭用電気製品、カーオーディオやカーナビエーション、ノートパソコンやデジタルテレビ、複写機やプリンタ、ファクシミリ、スキャナ、レーダ、無線、トランシーバー等の多くの電子機器には、定電圧源ＩＣ（ボルテージレギュレータ）が設けられている。そして、この定電圧源ＩＣには、その出力電流を制御するための電流制限装置が、例えば、特許文献１に記載のように、設けられている。
【０００３】
特許文献１に記載の技術（ボルテージレギュレータの過電流保護回路）では、負荷に電流を供給する出力ドライバトランジスタと、負荷に供給される電流を検出するセンストランジスタの動作状態を常に同じにすることで、出力ドライバトランジスタとセンストランジスタに流れる電流の比が両者のトランジスタサイズ比で決まるようにし、ボルテージレギュレータ入力電圧と出力電圧の差が小さく、出力ドライバトランジスタが非飽和状態となった場合でも過電流保護回路の異常動作を防止し、かつ出力ドライバトランジスタとセンストランジスタのソース・ドレイン間電圧の差異によるチャネル長変調の影響を抑制することで、過電流保護が動作する負荷電流を正確に設定することができる。
【０００４】
また、従来のボルテージレギュレータ等において用いられる電流制限装置として、図５に示す構成の電流制限装置（過電流保護回路）がある。
【０００５】
図５に示すボルテージレギュレータＩＣ５１においては、基準電圧回路１１からの電圧が出力アンプ１２に入力されＮＭＯＳトランジスタＭ１０および外付けのバイポーラ型の出力ドライバ用トランジスタ（図中「出力段トランジスタ」と記載）Ｍ１を介して出力端子ＶＯＵＴに出力し、出力端子ＶＯＵＴの出力を抵抗Ｒ１,Ｒ２を介して出力アンプ１２にフィードバックする構成となっている。
【０００６】
このボルテージレギュレータＩＣ５１内に設けられた電流制限回路５３は、抵抗ＲＣ,ＲＥとＮＭＯＳトランジスタＭ２０および比較器５３ａからなり、出力アンプ１２からの出力に基づきＮＭＯＳトランジスタＭ２０に流れる電流値を制御し、抵抗ＲＣで発生する電圧と基準抵抗ＲＥで発生する電圧とを比較器５３ａにおいて比較し、この比較器５３ａの比較結果に基づき出力アンプ１２の動作制御を行うことで、ボルテージレギュレータＩＣ５１からの過電流の出力を制御する。
【０００７】
また、図６に示すような電流制限装置も従来技術として用いられている。この図６に示すボルテージレギュレータＩＣ６１においても、基準電圧回路１１からの電圧が出力アンプ１２に入力されＮＭＯＳトランジスタＭ１０および外付けのバイポーラ型の出力ドライバ用トランジスタ（図中「出力段トランジスタ」と記載）Ｍ１を介して出力端子ＶＯＵＴに出力し、出力端子ＶＯＵＴの出力を抵抗Ｒ１,Ｒ２を介して出力アンプ１２にフィードバックする構成となっている。
【０００８】
そして、このボルテージレギュレータＩＣ６１内に設けられた電流制限回路６２は、抵抗ＲＢと比較器６２ａからなり、出力ドライバ用トランジスタＭ１に流れる電流で抵抗ＲＡに発生する電圧と基準抵抗ＲＢに発生する電圧とを比較器６２ａにおいて比較し、この比較器６２ａの比較結果に基づき出力アンプ１２の動作制御を行うことで、ボルテージレギュレータＩＣ６１からの過電流の出力を制御する。
【０００９】
図５に示す電流制限回路５３では、ＮＭＯＳトランジスタＭ２０は、ボルテージレギュレータＩＣ５１のＮＭＯＳトランジスタＭ１０とゲート電位が等しくカレントミラーの関係なっている。しかし、ソース・ドレイン間の電圧は等しくない。このため、Ｖdd電位によってカレントミラー比は変化する。すなわち、Ｖdd電位によって電流制限値が変化する。
【００１０】
このようなＶdd電位による電流制限値の変化は、入力電圧範囲が小さく、低出力電流のボルテージレギュレータでは問題ないが、入力電圧範囲が大きかったり、出力電流が大きいボルテージレギュレータの場合、このＶdd電位による電流制限値の変化は無視できない。
【００１１】
また、図６に示す電流制限回路６２では、外付け部品として抵抗ＲＡが必要となり、電流制限値に高い精度を要求しないボルテージレギュレータの場合、図５に示す電流制限回路５３よりも余計なコストアップとなる。
【特許文献１】特開２００３−２９８５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
解決しようとする問題点は、従来の技術では、例えばボルテージレギュレータの高品質化と低コスト化を両立させることができない点である。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明では、定電圧源ＩＣ内に設けられ、定電圧源ＩＣの出力電流を制御する電流制限装置として、定電圧源ＩＣに外付けされた出力ドライバ用トランジスタで制御される出力電流をモニタして出力電流制御を行う第１の電流制限回路と、定電圧源ＩＣ内部の出力アンプの出力をモニタして出力電流制御を行う第２の電流制限回路とを設けた構成とする。例えば、図５と図６のそれぞれで示した従来の電流制限回路５３，６２とを設けた構成とし、高精度な電流制限を行う場合には図６に示す構成の電流制限回路６２を選択的に動作させ、低コストな電流制限を行う場合には図５に示す構成の電流制限回路５３を選択的に動作させて抵抗ＲＡを不要とする。
【発明の効果】
【００１４】
本発明によれば、例えばボルテージレギュレータの高品質化と低コスト化を両立させることができ、かつ、生産性の向上を図ることが可能である。
【発明を実施するための最良の形態】
【００１５】
以下、図を用いて本発明を実施するための最良の形態例を説明する。
【実施例】
【００１６】
図１は、本発明に係わる電流制限装置を内蔵したボルテージレギュレータの第１の構成例を示すブロック・回路図であり、本例の電流制限装置は、定電圧源ＩＣとしてのボルテージレギュレータＩＣ１内に設けられ、ボルテージレギュレータＩＣ１の出力電流の制御を高精度・低コストに行うために、図５と図６に示した従来の電流制限回路５３，６２の双方を設けた構成としている。
【００１７】
このボルテージレギュレータＩＣ１においては、基準電圧回路１１からの電圧が出力アンプ１２に入力されＮＭＯＳトランジスタＭ１０および外付けのバイポーラ型の出力ドライバ用トランジスタ（図中「出力段トランジスタ」と記載）Ｍ１を介して出力端子ＶＯＵＴに出力し、出力端子ＶＯＵＴの出力を抵抗Ｒ１,Ｒ２を介して出力アンプ１２にフィードバックする構成となっている。
【００１８】
このボルテージレギュレータＩＣ１内には、電流制限回路Ａ２と電流制限回路Ｂ３が設けられ、電流制限回路Ｂ３は、本発明に係わる検出電圧生成手段を構成する抵抗ＲＣとＮＭＯＳトランジスタＭ２０、および、比較器３ａと基準抵抗ＲＥからなり、出力アンプ１２からの出力に基づきＮＭＯＳトランジスタＭ２０に流れる電流値を制御し、抵抗ＲＣで発生する電圧（出力アンプ１２の出力に応じた検出電圧）と基準抵抗ＲＥで発生する電圧（基準電圧）とを比較器３ａにおいて比較し、この比較器３ａの比較結果に基づき出力アンプ１２の動作制御を行うことで、ボルテージレギュレータＩＣ１の過電流の出力を制御する。
【００１９】
すなわち、電流制限回路Ｂ３では、出力ドライバ用トランジスタＭ１のベース電流を制御するＮＭＯＳトランジスタＭ１０とカレントミラーを構成するトランジスタＭ２０によって、出力ドライバ用トランジスタＭ１のベース電流に比例した電流を抵抗ＲＣに流し、この抵抗ＲＣによる電圧降下分（Ｂ点）と、基準抵抗ＲＥに定電流を流したときの電圧降下分（Ｃ点）を比較器３ａで比較する。
【００２０】
また、電流制限回路Ａ２は、抵抗ＲＢと比較器２ａからなり、出力ドライバ用トランジスタＭ１に流れる電流で抵抗ＲＡに発生する電圧と基準抵抗ＲＢに発生する電圧とを比較器２ａにおいて比較し、この比較器２ａの比較結果に基づき出力アンプ１２の動作制御を行うことで、ボルテージレギュレータＩＣ１からの過電流の出力を制御する。
【００２１】
すなわち、電流制限回路Ａ２では、外付け抵抗ＲＡに流れる電圧のモニタを、この抵抗ＲＡによる電圧降下（Ａ点）と、基準抵抗ＲＢによる電圧降下（Ｄ点）とを比較器２ａにおいて比較することによって行っている。通常、バイポーラトランジスタ（出力ドライバ用トランジスタＭ１）では「Ic=Ie+Ib≒Ie」であるので、外付け抵抗ＲＡによって出力電流をモニタすることができる。
【００２２】
このように、本例では、ボルテージレギュレータＩＣ１内に設けられ、このボルテージレギュレータＩＣ１の出力電流を制御する電流制限装置として、ボルテージレギュレータＩＣ１に外付けされた出力ドライバ用トランジスタＭ１で制御される出力電流をモニタして出力電流制御を行う電流制限回路Ａ２と、ボルテージレギュレータＩＣ１内部の出力アンプ１２の出力をモニタして出力電流制御を行う電流制限回路Ｂ３とを設けた構成とする。
【００２３】
このような構成のボルテージレギュレータＩＣ１と出力ドライバ用トランジスタＭ１からなる定電源装置において、電流制限回路Ａ２による高精度な電流制御が必要でない場合には、外付け抵抗ＲＡの両端をショートさせ、あるいは、外付け抵抗ＲＡを用いずＡ点をＶddにプルアップさせることにより、電流制限回路Ａ２の動作を停止させ、電流制限回路Ｂ３のみによる電流制御を行う。
【００２４】
また、ＩＣ外付け抵抗ＲＡで出力電流をモニタする電流制限回路Ａ２による電流制限値は、電流制限回路Ｂ３による電流制限値よりも小さく設定した時にしか動作しない。ユーザは、安全面等から電流制限回路Ｂ３で設定された電流制限値よりも小さな値で電流制限を設定したい場合、または、Ｖdd電位依存性をなくしたい場合には、少々コストがかかるが、ＩＣ外付け抵抗ＲＡで出力電流をモニタする電流制限回路Ａ２を用いて電流制限値を設定できる。
【００２５】
さらに、電流制限回路Ｂ３も具備しているので、ＩＣ外付け抵抗ＲＡで出力電流をモニタする電流制限回路Ａ２が故障しても、ＩＣ（ボルテージレギュレータＩＣ１）の破壊には至らない。尚、抵抗ＲＢ，ＲＣ，ＲＥのそれぞれはレーザトリミング可能なものである。
【００２６】
図２は、本発明に係わる電流制限装置を内蔵したボルテージレギュレータの第２の構成例を示すブロック・回路図であり、本例の電流制限装置は、定電圧源ＩＣとしてのボルテージレギュレータＩＣ２１内に設けられ、ボルテージレギュレータＩＣ２１の出力電流の制御を高精度・低コストに行うために、２つの電流制限回路２２，２３を設けた構成としている。
【００２７】
本例のボルテージレギュレータＩＣ２１においては、基準電圧回路１１からの電圧が出力アンプ１２に入力されＮＭＯＳトランジスタＭ１０および外付けのバイポーラ型の出力ドライバ用トランジスタ（図中「出力段トランジスタ」と記載）Ｍ１を介して出力端子ＶＯＵＴに出力し、出力端子ＶＯＵＴの出力を抵抗Ｒ１,Ｒ２を介して出力アンプ１２にフィードバックする構成となっている。
【００２８】
このボルテージレギュレータＩＣ２１内には、電流制限回路Ｃ２２と電流制限回路Ｄ２３が設けられ、電流制限回路Ｄ２３は、本発明に係わる検出電圧生成手段を構成する抵抗ＲＣとＮＭＯＳトランジスタＭ２０、および、ＮＭＯＳトランジスタＭ５０からなり、出力アンプ１２からの出力に基づきＮＭＯＳトランジスタＭ２０に流れる電流値を制御し、抵抗ＲＣで発生する電圧（出力アンプ１２の出力に応じた検出電圧）に基づきＮＭＯＳトランジスタＭ５０を制御し、このＮＭＯＳトランジスタＭ５０出力に基づき出力アンプ１２の動作制御を行うことで、ボルテージレギュレータＩＣ２１の過電流の出力を制御する。
【００２９】
すなわち、電流制限回路Ｂ２３は、出力ドライバ用トランジスタＭ１のベース電流を制御するＮＭＯＳトランジスタＭ１０とカレントミラーを構成するトランジスタＭ２０によって、出力ドライバ用トランジスタＭ１のベース電流に比例した電流を抵抗ＲＣに流し、この抵抗ＲＣによる電圧降下分（Ｂ点）が、ＮＭＯＳトランジスタＭ５０のしきい値を超えたときに作用する。
【００３０】
また、電流制限回路Ａ２２は、ＮＭＯＳトランジスタＭ４０からなり、出力ドライバ用トランジスタＭ１に流れる電流で抵抗ＲＡに発生する電圧に基づきＮＭＯＳトランジスタＭ４０を制御し、このＮＭＯＳトランジスタＭ４０の出力に基づき出力アンプ１２の動作制御を行うことで、ボルテージレギュレータＩＣ２１の過電流の出力を制御する。
【００３１】
すなわち、電流制限回路Ａ２２は、外付け抵抗ＲＡに流れる電圧のモニタを、この抵抗ＲＡによる電圧降下（Ａ点）によって行い、この抵抗ＲＡによる電圧降下分（Ａ点）が、ＮＭＯＳトランジスタＭ４０のしきい値を超えたときに作用する。
【００３２】
このような構成のボルテージレギュレータＩＣ２１と出力ドライバ用トランジスタＭ１からなる定電源装置においても、図１と同様にして、電流制限回路Ａ２２による高精度な電流制御が必要でない場合には、外付け抵抗ＲＡの両端をショートさせ、あるいは、外付け抵抗ＲＡを用いずＡ点をＶddにプルアップさせることにより、電流制限回路Ａ２２の動作を停止させ、電流制限回路Ｂ２３のみによる電流制御を行うことができる。
【００３３】
また、ＩＣ外付け抵抗ＲＡで出力電流をモニタする電流制限回路Ａ２２による電流制限値は、電流制限回路Ｂ２３による電流制限値よりも小さく設定した時にしか動作しない。ユーザは、安全面等から電流制限回路Ｂ２３で設定された電流制限値よりも小さな値で電流制限を設定したい場合、または、Ｖdd電位依存性をなくしたい場合には、少々コストがかかるが、ＩＣ外付け抵抗ＲＡで出力電流をモニタする電流制限回路Ａ２２を用いて電流制限値を設定できる。
【００３４】
さらに、電流制限回路Ｂ２３も具備しているので、ＩＣ外付け抵抗ＲＡで出力電流をモニタする電流制限回路Ａ２２が故障しても、ＩＣ（ボルテージレギュレータＩＣ２１）の破壊には至らない。尚、抵抗ＲＣはレーザトリミング可能なものである。
【００３５】
図３は、本発明に係わる電流制限装置を内蔵したボルテージレギュレータの第３の構成例を示すブロック・回路図であり、本例の電流制限装置は、定電圧源ＩＣとしてのボルテージレギュレータＩＣ３１内に設けられ、ボルテージレギュレータＩＣ３１の出力電流の制御を高精度・低コストに行うために、２つの電流制限回路３２，３３を設けた構成としている。
【００３６】
尚、本例においては、これらの電流制限回路３２，３３のそれぞれは、図１における電流制限装置と同じ構成であり、ボルテージレギュレータＩＣ３１内には、図１のボルテージレギュレータＩＣ１内のＮＭＯＳトランジスタＭ１０は無く、かつ図１のバイポーラ型の出力ドライバ用トランジスタＭ２の代わりに、ＰＭＯＳ型の出力ドライバ用トランジスタＭ２を用いている。
【００３７】
本例のボルテージレギュレータＩＣ３１においては、基準電圧回路１１からの電圧が出力アンプ１２に入力され外付けのＰＭＯＳ型の出力ドライバ用トランジスタ（図中「出力段トランジスタ」と記載）Ｍ２を介して出力端子ＶＯＵＴに出力し、出力端子ＶＯＵＴの出力を抵抗Ｒ１,Ｒ２を介して出力アンプ１２にフィードバックする構成となっている。
【００３８】
このボルテージレギュレータＩＣ３１内には、電流制限回路Ａ３２と電流制限回路Ｂ３３が設けられ、電流制限回路Ｂ３３は、本発明に係わる検出電圧生成手段を構成する抵抗ＲＦとＰＭＯＳトランジスタＭ３０、および、比較器３３ａと基準抵抗ＲＥからなり、出力アンプ１２からの出力に基づきPＭＯＳトランジスタＭ３０に流れる電流値を制御し、抵抗ＲＦで発生する電圧（出力アンプ１２の出力に応じた検出電圧）と基準抵抗ＲＥで発生する電圧（基準電圧）とを比較器３３ａにおいて比較し、この比較器３３ａの比較結果に基づき出力アンプ１２の動作制御を行うことで、ボルテージレギュレータＩＣ３１の過電流の出力を制御する。
【００３９】
すなわち、電流制限回路Ｂ３３では、出力ドライバ用トランジスタＭ２とカレントミラーを構成するトランジスタＭ３０によって、出力ドライバ用トランジスタＭ２のゲート電流に比例した電流を抵抗ＲＦに流し、この抵抗ＲＦによる電圧降下分（Ｂ点）と、基準抵抗ＲＥに定電流を流したときの電圧降下分（Ｃ点）を比較器３３ａで比較する。
【００４０】
また、電流制限回路Ａ３２は、抵抗ＲＢと比較器３２ａからなり、出力ドライバ用トランジスタＭ２に流れる電流で抵抗ＲＡに発生する電圧（Ａ点）と基準抵抗ＲＢに発生する電圧（Ｄ点）とを比較器３２ａにおいて比較し、この比較器３２ａの比較結果に基づき出力アンプ１２の動作制御を行うことで、ボルテージレギュレータＩＣ３１からの過電流の出力を制御する。
【００４１】
このように、本例では、ボルテージレギュレータＩＣ３１内に設けられ、このボルテージレギュレータＩＣ３１の出力電流を制御する電流制限装置として、ボルテージレギュレータＩＣ３１に外付けされた出力ドライバ用トランジスタＭ２で制御される出力電流をモニタして出力電流制御を行う電流制限回路Ａ３２と、ボルテージレギュレータＩＣ３１内部の出力アンプ１２の出力をモニタして出力電流制御を行う電流制限回路Ｂ３３とを設けた構成とする。
【００４２】
このような構成のボルテージレギュレータＩＣ３１と出力ドライバ用トランジスタＭ２からなる定電源装置において、電流制限回路Ａ３２による高精度な電流制御が必要でない場合には、外付け抵抗ＲＡの両端をショートさせ、あるいは、外付け抵抗ＲＡを用いずＡ点をＶddにプルアップさせることにより、電流制限回路Ａ３２の動作を停止させ、電流制限回路Ｂ３３のみによる電流制御を行う。
【００４３】
また、ＩＣ外付け抵抗ＲＡで出力電流をモニタする電流制限回路Ａ３２による電流制限値は、電流制限回路Ｂ３３による電流制限値よりも小さく設定した時にしか動作しない。ユーザは、安全面等から電流制限回路Ｂ３３で設定された電流制限値よりも小さな値で電流制限を設定したい場合、または、Ｖdd電位依存性をなくしたい場合には、少々コストがかかるが、ＩＣ外付け抵抗ＲＡで出力電流をモニタする電流制限回路Ａ３２を用いて電流制限値を設定できる。
【００４４】
さらに、電流制限回路Ｂ３３も具備しているので、ＩＣ外付け抵抗ＲＡで出力電流をモニタする電流制限回路Ａ３２が故障しても、ＩＣ（ボルテージレギュレータＩＣ３１）の破壊には至らない。尚、抵抗ＲＢ，ＲＥ，ＲＦのそれぞれはレーザトリミング可能なものである。
【００４５】
図４は、本発明に係わる電流制限装置を内蔵したボルテージレギュレータの第４の構成例を示すブロック・回路図であり、本例の電流制限装置は、定電圧源ＩＣとしてのボルテージレギュレータＩＣ４１内に設けられ、ボルテージレギュレータＩＣ４１の出力電流の制御を高精度・低コストに行うために、２つの電流制限回路４２，４３を設けた構成としている。
【００４６】
本例のボルテージレギュレータＩＣ４１においては、基準電圧回路１１からの電圧が出力アンプ１２に入力され外付けのＰＭＯＳ型の出力ドライバ用トランジスタ（図中「出力段トランジスタ」と記載）Ｍ２を介して出力端子ＶＯＵＴに出力し、出力端子ＶＯＵＴの出力を抵抗Ｒ１,Ｒ２を介して出力アンプ１２にフィードバックする構成となっている。
【００４７】
このボルテージレギュレータＩＣ４１内には、電流制限回路Ｃ４２と電流制限回路Ｄ４３が設けられ、電流制限回路Ｄ４３は、本発明に係わる検出電圧生成手段を構成する抵抗ＲＦとＰＭＯＳトランジスタＭ３０、および、ＮＭＯＳトランジスタＭ５０からなり、出力アンプ１２からの出力に基づきＰＭＯＳトランジスタＭ３０に流れる電流値を制御し、抵抗ＲＦで発生する電圧（出力アンプ１２の出力に応じた検出電圧）に基づき、インバータ４３ａを介してＮＭＯＳトランジスタＭ５０を制御し、このＮＭＯＳトランジスタＭ５０出力に基づき出力アンプ１２の動作制御を行うことで、ボルテージレギュレータＩＣ４１の過電流の出力を制御する。
【００４８】
すなわち、電流制限回路Ｂ４３は、出力ドライバ用トランジスタＭ２とカレントミラーを構成するトランジスタＭ３０によって、出力ドライバ用トランジスタＭ２のゲート電流に比例した電流を抵抗ＲＦに流し、この抵抗ＲＦによる電圧降下分（Ｂ点）が、ＮＭＯＳトランジスタＭ５０のしきい値を超えたときに作用する。
【００４９】
また、電流制限回路Ａ３２は、ＮＭＯＳトランジスタＭ４０からなり、出力ドライバ用トランジスタＭ２に流れる電流で抵抗ＲＡに発生する電圧に基づきＮＭＯＳトランジスタＭ４０を制御し、このＮＭＯＳトランジスタＭ４０の出力に基づき出力アンプ１２の動作制御を行うことで、ボルテージレギュレータＩＣ４１の過電流の出力を制御する。
【００５０】
すなわち、電流制限回路Ａ４２は、外付け抵抗ＲＡに流れる電圧のモニタを、この抵抗ＲＡによる電圧降下（Ａ点）によって行い、この抵抗ＲＡによる電圧降下分（Ａ点）が、ＮＭＯＳトランジスタＭ４０のしきい値を超えたときに作用する。
【００５１】
このような構成のボルテージレギュレータＩＣ４１と出力ドライバ用トランジスタＭ２からなる定電源装置においても、図１〜図３に示す電流制限装置と同様にして、電流制限回路Ａ４２による高精度な電流制御が必要でない場合には、外付け抵抗ＲＡの両端をショートさせ、あるいは、外付け抵抗ＲＡを用いずＡ点をＶddにプルアップさせることにより、電流制限回路Ａ４２の動作を停止させ、電流制限回路Ｂ４３のみによる電流制御を行うことができる。
【００５２】
また、ＩＣ外付け抵抗ＲＡで出力電流をモニタする電流制限回路Ａ４２による電流制限値は、電流制限回路Ｂ４３による電流制限値よりも小さく設定した時にしか動作しない。ユーザは、安全面等から電流制限回路Ｂ４３で設定された電流制限値よりも小さな値で電流制限を設定したい場合、または、Ｖdd電位依存性をなくしたい場合には、少々コストがかかるが、ＩＣ外付け抵抗ＲＡで出力電流をモニタする電流制限回路Ａ４２を用いて電流制限値を設定できる。
【００５３】
さらに、電流制限回路Ｂ４３も具備しているので、ＩＣ外付け抵抗ＲＡで出力電流をモニタする電流制限回路Ａ４２が故障しても、ＩＣ（ボルテージレギュレータＩＣ１）の破壊には至らない。尚、抵抗ＲＦはレーザトリミング可能なものである。
【００５４】
以上、図１〜図４を用いて説明したように、本例の電流制限装置では、ボルテージレギュレータＩＣ（定電圧源ＩＣ）１，２１，３１，４１に外付けされた出力ドライバ用トランジスタＭ１,Ｍ２で制御される出力電流をモニタして出力電流制御を行う電流制限回路Ａ２，Ａ３２，Ｃ２２，Ｃ４２（第１の電流制限回路）と、ボルテージレギュレータＩＣ（定電圧源ＩＣ）１，２１，３１，４１内部の出力アンプ１２の出力をモニタして出力電流制御を行う電流制限回路Ｂ３，Ｂ３３，Ｄ２３，Ｄ４３（第２の電流制限回路）とを有する構成とする。
【００５５】
このような構成とすることにより、出力ドライバがバイポーラトランジスタのボルテージレギュレータＩＣ１，２１と、出力ドライバがＭＯＳトランジスタのボルテージレギュレータＩＣ３１，４１のそれぞれにおいては、ＩＣ内蔵の電流制限回路Ｂ３，Ｂ３３，Ｄ２３，Ｄ４３とＩＣ外付けの電流制限回路Ａ２，Ａ３２，Ｃ２２，Ｃ４２を設けることで二重の保護となると共に、ＩＣ内蔵の電流制限回路Ｂ３，Ｄ２３を使ってコストを削減することと、ＩＣ外付けの抵抗ＲＡを用いて、電流制限値を入力電圧Ｖddに依存しない値にすることの選択が可能である。
【００５６】
また、各抵抗ＲＢ，ＲＣ，ＲＥ，ＲＦのそれぞれはレーザトリミング可能なものであり、後工程で出力電流制限値を制御して精度向上を実現できると共に、歩留まりを向上させることができ、生産性の向上を図ることが可能である。
【産業上の利用可能性】
【００５７】
尚、本発明は、図１〜図４を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、図１における電流制限回路Ａ２と電流制限回路Ｂ３の組み合わせを、電流制限回路Ａ２と図２における電流制限回路Ｄ２３との組み合わせとすることでも良く、また、図１における電流制限回路Ｂ３と図２における電流制限回路Ｃ２２との組み合わせ等とすることでも良い。
【００５８】
また、本例の各電流制限装置のそれぞれを設けたボルテージレギュレータＩＣ１，２１，３１，４１は、低電圧源ＩＣとして、冷蔵庫や炊飯器等の家庭用電気製品、カーオーディオやカーナビエーション、ノートパソコンやデジタルテレビ、複写機やプリンタ、ファクシミリ、スキャナ、レーダ、無線、トランシーバー等の多くの電子機器に用いることができる。
【図面の簡単な説明】
【００５９】
【図１】本発明に係わる電流制限装置を内蔵したボルテージレギュレータの第１の構成例を示すブロック・回路図である。
【図２】本発明に係わる電流制限装置を内蔵したボルテージレギュレータの第２の構成例を示すブロック・回路図である。
【図３】本発明に係わる電流制限装置を内蔵したボルテージレギュレータの第３の構成例を示すブロック・回路図である。
【図４】本発明に係わる電流制限装置を内蔵したボルテージレギュレータの第４の構成例を示すブロック・回路図である。
【図５】従来の電流制限装置を用いたボルテージレギュレータの構成例を示すブロック・回路図である。
【図６】従来の電流制限装置を用いたボルテージレギュレータの他の構成例を示すブロック・回路図である。
【符号の説明】
【００６０】
１，２１，３１，４１，５１，６１：ボルテージレギュレータＩＣ、２，３２：電流制限回路Ａ、３，３３：電流制限回路Ｂ、２ａ，３ａ，３２ａ，３３ａ，５３ａ，６２ａ：比較器、１１：基準電圧、１２：出力アンプ、２２：電流制限回路Ｃ、２３：電流制限回路Ｄ、４３ａ：インバータ、５３，６２：電流制限回路、Ｍ１：出力ドライバ用トランジスタ（バイポーラ型）、Ｍ２：出力ドライバ用トランジスタ（ＰＭＯＳ型）、Ｍ１０，Ｍ２０，Ｍ４０，Ｍ５０：ＮＭＯＳトランジスタ、Ｍ３０：ＰＭＯＳトランジスタ、Ｒ１，Ｒ２，ＲＡ，ＲＢ，ＲＣ，ＲＥ，ＲＦ：抵抗、ＶＯＵＴ：出力端子。
【図１】
2005115601.tif 000003
【図２】
2005115601.tif 000004
【図３】
2005115601.tif 000005
【図４】
2005115601.tif 000006
【図５】
2005115601.tif 000007
【図６】
2005115601.tif 000008