(57)【要約】【課題】高性能なＡ／Ｄコンバータを用いず高精度な検出を可能にする。【解決手段】基準信号Ｖｏｒｅｆを量子化器１９に入力し、所定ビット分の上位ビットの値を有効にした量子化基準信号Ｖｏｒｅｆ’を得て、Ｄ／Ａコンバータ１８でＶｏｒｅｆ’をアナログ基準信号ｖｏｒｅｆａ’に変換し、アナログ減算器２１でｖｏｒｅｆａ’及び検出信号ｖｏの誤差信号ｖｏ’を得る。アナログ乗算器２２でｖｏ’に所定のゲインを掛け検出信号ｖｏｇを得て、Ａ／Ｄコンバータ１２でｖｏｇをデジタル検出信号Ｖｏｇ’に変換し、シフタ２０でＶｏｇ’を所定ビット分、下位ビットの位置にシフトし出力電圧を元の検出レベルに変換し検出信号Ｖｏ’を得る。デジタル加算器１７でＶｏ’とＶｏｒｅｆ’を加えてデジタル電圧検出信号Ｖｏを得て、デジタル減算器１３でＶｏとＶｏｒｅｆの誤差信号ΔＶを得て、ΔＶに基づく電圧基準信号Ｖｒｅｆにより交流直流変換器２を制御する。【選択図】      図１
2005080404.tif 000002
【特許請求の範囲】
【請求項１】
交流電力を直流電力に変換して直流負荷に供給する交流直流変換器の出力電圧を検出し、その検出信号と予め設定された基準信号とから所定の出力電圧リップル許容値以下となるように電圧基準信号を生成し、該電圧基準信号に基づき前記交流直流変換器を制御する制御装置において、
前記基準信号として所定ビットの分解能をもつデジタル基準信号を入力し、該デジタル基準信号のうち所定ビット分の上位ビットの値を有効にした量子化基準信号を得る量子化器と、
前記量子化器により得られた量子化基準信号をこれに対応するアナログ基準信号に変換するＤ／Ａコンバータと、
前記Ｄ／Ａコンバータにより変換されたアナログ基準信号と、前記出力電圧の検出信号との誤差に応じたアナログ誤差信号を得るアナログ減算器と、
前記アナログ減算器からのアナログ誤差信号に所定のゲインを掛けて前記出力電圧の検出レベルを変換するアナログ乗算器と、
前記アナログ乗算器で得られたアナログ検出信号をこれに対応する所定ビットの分解能をもつデジタル検出信号に変換するＡ／Ｄコンバータと、
前記Ａ／Ｄコンバータにより変換されたデジタル検出信号を所定ビット分、下位ビットの位置にシフトさせて前記出力電圧の検出レベルを元の検出レベルに変換するシフタと、
前記シフタにより得られたデジタル検出信号と前記量子化基準信号とを加算してデジタル電圧検出信号を得るデジタル加算器と、
前記デジタル加算器により得られたデジタル電圧検出信号と前記デジタル基準信号との誤差信号を得るデジタル減算器とを備え、
前記デジタル減算器で得られた誤差信号から所定の出力電圧リップル許容値以下となるように電圧基準信号を生成し、該電圧基準信号に基づき前記交流直流変換器を制御することを特徴とするデジタル制御直流電源の制御装置。
【請求項２】
前記デジタル基準信号は、
１６ビットの分解能をもち、前記Ａ／Ｄコンバータは、１０ビット以下の分解能をもつＡ／Ｄコンバータであることを特徴とする請求項１記載のデジタル制御直流電源の制御装置。
【請求項３】
前記量子化器、前記Ｄ／Ａコンバータ、前記Ａ／Ｄコンバータ、前記シフタ、前記デジタル加算器、及び前記デジタル減算器は、
マイクロコンピュータに搭載されることを特徴とする請求項１又は２記載のデジタル制御直流電源の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信用ＩＴ機器やバッテリなどに直流電力を供給するデジタル制御直流電源の出力電圧を制御する制御装置に関し、とくに低分解能のＡ／Ｄコンバータを使用しても高精度の制御を行なえる制御装置に関する。
【背景技術】
【０００２】
図４は、従来例のデジタル制御直流電源（交流直流変換器）とその制御装置（制御ブロック）を示す。図４に示すデジタル制御直流電源は、三相交流電源１からの三相交流電力を直流電力に変換し、その直流電力を平滑コンデンサ３を介して直流負荷４に供給する交流直流変換器（整流器）２と、この交流直流変換器２の出力電圧を検出し、その検出信号と予め設定された基準信号とから所定の出力電圧リップル許容値以下となるように交流直流変換器２をデジタル制御する例えばマイクロコンピュータ（以下、「マイコン」と略称する）６を含む制御装置５とを有する。
【０００３】
制御装置５は、図４に示すように、交流直流変換器２の出力側に、検出器１１、マイコン６、及びゲートドライブ回路１６を備え、ゲートドライブ回路１６の出力パルスを交流直流変換器２内の半導体スイッチ素子（例えば、ＩＧＢＴ）のゲート電極へのオンオフ制御信号として供給する。
【０００４】
検出器１１は、平滑コンデンサ３の端子電圧を入力とし、この端子電圧を検出し、そのアナログ検出信号ｖｏをマイコン６に出力する。
【０００５】
マイコン６は、図４に示すように、Ａ／Ｄコンバータ１２、デジタル減算器１３、演算器１４、及びＰＷＭ（Pulse Width Modulation）発生器１５を有する。
【０００６】
Ａ／Ｄコンバータ１２は、アナログ検出信号ｖｏを入力とし、このアナログ検出信号ｖｏをこれに対応するデジタル電圧検出信号Ｖｏに変換して出力する。デジタル減算器１３は、デジタル電圧検出信号Ｖｏと予め設定されたデジタル基準信号Ｖｏｒｅｆとを入力とし、両信号Ｖｏ、Ｖｏｒｅｆの誤差（偏差）を示す誤差信号ΔＶ（Ｖｏ−Ｖｏｒｅｆ）を演算して出力する。演算器１４は、誤差信号ΔＶに適切なゲインを掛けて電圧基準信号Ｖｒｅｆを生成し、出力する。ＰＷＭ発生器１５は、電圧基準信号Ｖｒｅｆを入力とし、この電圧基準信号Ｖｒｅｆに応じたパルス幅をもつゲートパルス（ＰＷＭ信号）Ｐを生成してゲートドライブ回路１６に出力する。
【０００７】
ゲートドライブ回路１６は、ＰＷＭ発生器１５からのゲートパルスＰを入力し、これに応じた交流直流変換器２のゲート電極へのオンオフ制御信号を生成し、そのオンオフ制御信号により交流直流変換器２を制御する。
【０００８】
上記直流電源のうち、例えば加速器用電磁石電源に適用される電源装置として、交流直流変換器で交流を直流に変換して直流負荷に与える構成において、直流負荷に対し直流電流リプルの低減と直流電流の安定性確保を図るものが提案されている(例えば、特許文献１参照）。この電源装置は、直流負荷に流れる直流電流検出値と直流出力目標値である直流電流指令値との偏差を適値に調整してＡ／Ｄ変換し、そのデジタル信号に変換された偏差に基づき交流直流変換器の直流電流を制御する。
【特許文献１】特開平２００２−２３３１５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
通常、通信用直流電源装置においては、定常状態における出力電圧のリップル許容値は０．１Ｖ以下となっている。この直流電源の制御装置に、産業用で通常用いられるマイコン内蔵の例えば１０ビットの分解能（精度）をもつＡ／Ｄコンバータを用いて、交流直流変換器からの例えば−４８Ｖの出力電圧を制御する場合、検出分解能が数十ｍＶ（４８Ｖ／２１０）となるため、上記リップル許容値の特性を満足することができない。このため、上記制御装置では、より高性能且つ高価な１６ビットの分解能をもつＡ／Ｄコンバータをマイコンに外付けせざるを得なかった。この問題は、上記特許文献１に開示されている電源装置を適用した場合でも同様である。
【００１０】
本発明は、上記に鑑みてなされたもので、高性能なＡ／Ｄコンバータを用いずに高精度な検出を可能にするデジタル制御直流電源の制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、請求項１記載の発明にかかるデジタル制御直流電源の制御装置は、交流電力を直流電力に変換して直流負荷に供給する交流直流変換器の出力電圧を検出し、その検出信号と予め設定された基準信号とから所定の出力電圧リップル許容値以下となるように電圧基準信号を生成し、該電圧基準信号に基づき前記交流直流変換器を制御する制御装置において、前記基準信号として所定ビットの分解能をもつデジタル基準信号を入力し、該デジタル基準信号のうち所定ビット分の上位ビットの値を有効にした量子化基準信号を得る量子化器と、前記量子化器により得られた量子化基準信号をこれに対応するアナログ基準信号に変換するＤ／Ａコンバータと、前記Ｄ／Ａコンバータにより変換されたアナログ基準信号と、前記出力電圧の検出信号との誤差に応じたアナログ誤差信号を得るアナログ減算器と、前記アナログ減算器からのアナログ誤差信号に所定のゲインを掛けて前記出力電圧の検出レベルを変換するアナログ乗算器と、前記アナログ乗算器で得られたアナログ検出信号をこれに対応する所定ビットの分解能をもつデジタル検出信号に変換するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータにより変換されたデジタル検出信号を所定ビット分、下位ビットの位置にシフトさせて前記出力電圧の検出レベルを元の検出レベルに変換するシフタと、前記シフタにより得られたデジタル検出信号と前記量子化基準信号とを加算してデジタル電圧検出信号を得るデジタル加算器と、前記デジタル加算器により得られたデジタル電圧検出信号と前記デジタル基準信号との誤差信号を得るデジタル減算器とを備え、前記デジタル減算器で得られた誤差信号から所定の出力電圧リップル許容値以下となるように電圧基準信号を生成し、該電圧基準信号に基づき前記交流直流変換器を制御することを要旨とする。
【００１２】
また、請求項２記載の発明では、前記デジタル基準信号は、１６ビットの分解能をもち、前記Ａ／Ｄコンバータは、１０ビット以下の分解能をもつＡ／Ｄコンバータであることを要旨とする。
【００１３】
さらに、請求項３記載の発明では、前記量子化器、前記Ｄ／Ａコンバータ、前記Ａ／Ｄコンバータ、前記シフタ、前記デジタル加算器、及び前記デジタル減算器は、マイクロコンピュータに搭載されることを要旨とする。
【発明の効果】
【００１４】
請求項１記載の発明によれば、低分解能なＡ／Ｄコンバータを用いて高精度な検出を可能にするデジタル制御直流電源の制御装置を提供することができ、これにより高性能且つ高価なＡ／Ｄコンバータを使用しないで済むので、低コスト化を図ることができる。
【００１５】
とくに、請求項２記載の発明によれば、１０ビット以下の分解能をもつＡ／Ｄコンバータにより１６ビットの分解能をもつデジタル検出信号を検出して高性能な制御が可能になるので、高価な１６ビットＡ／Ｄコンバータを使用せずに、低コスト化を図ることができる。
【００１６】
また、請求項３記載の発明によれば、例えば産業用で用いられる１０ビットＡ／Ｄコンバータを内蔵するマイコンを用いて制御装置の要部を構築することができ、より一層低コスト化を図ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明にかかるデジタル制御直流電源の制御装置を実施するための最良の形態を添付図面を参照して説明する。なお、前述した図４に示す従来例と同様の構成要素については同一符号を付し、その説明を省略又は簡略する。
【００１８】
図１は、デジタル制御直流電源の全体構成を示す。この直流電源は、従来同様に、三相交流電源１からの三相交流電力を直流電力に変換して平滑コンデンサ３を介して直流負荷４に供給する交流直流変換器２と、この交流直流変換器２の出力電圧を検出し、その検出信号と予め設定された基準信号とから所定の出力電圧リップル許容値以下となるように交流直流変換器２を制御するマイコン６を有する制御装置５とを備える。
【００１９】
制御装置５は、図１に示すように、交流直流変換器２の出力側に、検出器１１、マイコン６（Ａ／Ｄコンバータ１２、デジタル減算器１３、演算器１４、ＰＷＭ発生器１５）、及びゲートドライブ回路１６の従来と同様の構成に加え、マイコン６内にデジタル加算器１７、Ｄ／Ａコンバータ１８、量子化器１９、シフタ２０を備え、検出器１１とマイコン６との間にアナログ減算器２１、及びアナログ乗算器２２を追加した構成となっている。
【００２０】
検出器１１は、平滑コンデンサ３の端子電圧を入力とし、この端子電圧を検出し、そのアナログ検出信号ｖｏを出力する。
【００２１】
量子化器１９は、マイコン６内で予め設定される所定ビット（例えば、１６ビット）のデジタル基準信号Ｖｏｒｅｆ（後述の図３（ａ）参照）を入力し、次段のＤ／Ａコンバータ１８の分解能（例えば、８ビット）に合わせた上位ビット（例えば、８ビット）の値を全て有効にし且つその他の下位ビットの値を全て「０」にした量子化基準信号Ｖｏｒｅｆ’（後述の図３（ｂ）参照）をデジタル加算器１７及びＤ／Ａコンバータ１８に出力する。
【００２２】
Ｄ／Ａコンバータ１８は、量子化器１９からの量子化基準信号Ｖｏｒｅｆ’を入力し、これに応じたアナログ基準信号ｖｏｒｅｆａ’に変換してアナログ減算器２１に出力する。
【００２３】
アナログ減算器２１は、検出器１１からのアナログ検出信号ｖｏと、Ｄ／Ａコンバータ１８からのアナログ基準信号ｖｏｒｅｆａ’とを入力し、両信号ｖｏ、ｖｏｒｅｆａ’の誤差（ｖｏ−ｖｏｒｅｆａ’）を演算し、その誤差信号に対応するアナログ誤差信号ｖｏ’を出力する。このアナログ誤差信号ｖｏ’は、例えば数十ｍＶのオーダーの値となる。
【００２４】
アナログ乗算器２２は、アナログ誤差信号ｖｏ’を入力し、所定のゲイン（例えば２８＝２５６倍）を掛けて出力電圧の検出レベルを変換し、その変換後のアナログ検出信号ｖｏｇを出力する。これにより、例えば出力電圧０〜５２Ｖの検出レベルをもつアナログ検出信号ｖｏが、例えば出力電圧５１〜５３Ｖの検出レベルをもつアナログ検出信号ｖｏｇに変換される。
【００２５】
Ａ／Ｄコンバータ１２は、出力電圧の検出レベルが変換されたアナログ検出信号ｖｏｇを入力とし、そのアナログ検出信号ｖｏｇをこれに対応する所定ビット（例えば１０ビット）の分解能をもつデジタル検出信号Ｖｏｇ’（後述の図３（ｃ））に変換して出力する。
【００２６】
シフタ２０は、Ａ／Ｄコンバータ１２からのデジタル検出信号Ｖｏｇ’を入力とし、所定ビット分（例えば、８ビット分）、下位ビットの位置にシフトさせたデジタル検出信号Ｖｏ’（後述の図３（ｄ）参照）を生成して出力する。これにより、例えば出力電圧５１〜５３Ｖの検出レベルのデジタル検出信号Ｖｏｇ’が、例えば出力電圧０〜５２Ｖの検出レベル、すなわち元の検出レベルをもつデジタル検出信号Ｖｏ’に変換される。このデジタル検出信号Ｖｏ’は、Ａ／Ｄコンバータ１２からのデジタル検出信号Ｖｏｇ’に対しアナログ乗算器２２で設定したゲインの逆数（例えば１／２８倍）を乗算したものと等価である。
【００２７】
デジタル加算器１７は、元の検出レベルに変換されたデジタル検出信号Ｖｏ’と、量子化器１９からの量子化基準信号Ｖｏｒｅｆ’を入力とし、両信号Ｖｏ’、Ｖｏｒｅｆ’を加算（Ｖｏ’＋Ｖｏｒｅｆ’）し、その加算値であるデジタル電圧検出信号Ｖｏ（後述の図３（ｅ）参照）を出力する。
【００２８】
デジタル減算器１３は、デジタル加算器１７からのデジタル電圧検出信号Ｖｏと、マイコン６内で予め設定されるデジタル基準信号Ｖｏｒｅｆを入力とし、両信号Ｖｏ、Ｖｏｒｅｆの誤差（偏差）を演算し、その誤差信号ΔＶ（Ｖｏ−Ｖｏｒｅｆ）を出力する。この誤差信号ΔＶは、例えば１０ビットの分解能をもつＡ／Ｄコンバータ１２では従来検出できなかった下位６ビットの位置にも値をもつ（後述の動作例参照）。このため、従来できなかった数十ｍＶの高性能な制御を可能にする。
【００２９】
演算器１４は、デジタル減算器１３からの誤差信号ΔＶに適切なゲインを掛けて電圧基準信号Ｖｒｅｆを生成して出力する。
【００３０】
ＰＷＭ発生器１５は、演算器１４からの電圧基準信号Ｖｒｅｆを入力とし、この電圧基準信号Ｖｒｅｆの大小に応じたパルス幅をもつゲートパルス（ＰＷＭ信号）Ｐを生成して出力する。
【００３１】
ゲートドライブ回路１６は、ＰＷＭ発生器１５からのゲートパルスＰを入力し、これに応じた交流直流変換器２内のゲート電極へのオンオフ制御信号を生成し、そのオンオフ制御信号により交流直流変換器２の出力電圧を制御する。
【００３２】
ここで、図２及び図３に基づき、本実施例の動作を従来例と対比して説明する。ここでは、Ａ／Ｄコンバータ１２として１０ビットの分解能をもつものを、またＤ／Ａコンバータ１８として、８ビットの分解能をもつものを想定する。
【００３３】
図２は、従来例のデジタル制御直流電源の制御装置５を用いたデジタル電圧検出信号Ｖｏの例を示す。この例は、マイコン６内の１６ビットレジスタの各ビット位置に格納される２進数の値を示すものである。この例では、１０ビットの分解能をもつＡ／Ｄコンバータ１２を使用しているため、従来例の場合、１６ビットレジスタの最上位ビットから上位１０ビットの値は認識可能であるが、最下位ビットから下位６ビットの値はマイコン６内部で常に認識されない。
【００３４】
従って、従来例の１０ビットＡ／Ｄコンバータ１２を内蔵したマイコン６を有する制御装置５では、前述したように、出力電圧０〜４８Ｖを制御しようとすると、数十ｍＶレベルは検出できない。
【００３５】
これに対し、図３は、本実施例のデジタル制御直流電源の制御装置５を用いた場合を説明するものである。
【００３６】
図３（ａ）は、マイコン６内部に予め設定されるデジタル基準信号Ｖｏｒｅｆの例を示す。この例では、デジタル基準信号Ｖｏｒｅｆは、１６ビットで設定されるため、上位１０ビットのみならず、下位６ビットにも値がある。
【００３７】
図３（ｂ）は、図３（ａ）に示すデジタル基準信号Ｖｏｒｅｆから量子化器１９により得られる量子化基準信号Ｖｏｒｅｆ’の例を示す。この例では、８ビットのＤ／Ａコンバータ１８を使用するため、量子化基準信号Ｖｏｒｅｆ’は、１６ビットのデジタル基準信号Ｖｏｒｅｆのうち、上位８ビットの値を有効とし、下位８ビットを全て「０」の値としたものに相当する。この量子化基準信号Ｖｏｒｅｆ’は、デジタル加算器１７及びＤ／Ａコンバータ１８に出力される。
【００３８】
図３（ｃ）は、検出器１１からのアナログ検出信号ｖｏとＤ／Ａコンバータ１８からのアナログ基準信号ｖｏｒｅｆａ’とのアナログ誤差信号ｖｏ’をアナログ乗算器２２にて所定のゲインを掛けて増幅し、そのアナログ検出信号ｖｏｇをＡ／Ｄコンバータ１２で変換したデジタル検出信号Ｖｏｇ’の例を示す。このデジタル検出信号Ｖｏｇ’は、従来検出できなかった範囲（数十ｍＶ）の電圧に対応する。
【００３９】
図３（ｄ）は、図３（ｃ）に示すデジタル検出信号Ｖｏｇ’をマイコン６内部のシフタ２０により正規化して得られるデジタル検出信号Ｖｏ’の例を示す。このシフタ２０で得られるデジタル検出信号Ｖｏ’は、図３（ｃ）に示すデジタル検出信号Ｖｏｇ’を８ビット分、下位ビットの位置にシフトさせたものである。
【００４０】
図３（ｅ）は、デジタル加算器１７により、デジタル検出信号Ｖｏ’に、量子化基準信号Ｖｏｒｅｆ’を加算して得られるデジタル電圧検出信号Ｖｏ（Ｖｏｒｅｆ’＋Ｖｏ’）の例を示す。この例に示すように、デジタル加算器１７で得られるデジタル電圧検出信号Ｖｏには、図２に示す従来例では検出し得なかった下位６ビットに値が入る。従って、この１６ビットのデジタル電圧検出信号Ｖｏを、図３（ａ）に示す１６ビットのデジタル基準信号Ｖｏｒｅｆと比較し両信号Ｖｏ、Ｖｏｒｅｆの誤差信号ΔＶを求めることによって、従来できなかった数十ｍＶの誤差演算が可能となり、高性能な制御を実現可能となる。
【００４１】
このように、デジタル制御直流電源の制御装置５は、所定ビットのデジタル基準信号Ｖｏｒｅｆを量子化器１９に入力し、所定ビット分の上位ビットの値を有効にした量子化基準信号Ｖｏｒｅｆ’を得て、Ｄ／Ａコンバータ１８で量子化基準信号Ｖｏｒｅｆ’をこれに対応するアナログ基準信号ｖｏｒｅｆａ’に変換する。アナログ減算器２１でアナログ基準信号ｖｏｒｅｆａ’及びアナログ検出信号ｖｏの誤差に相当するアナログ誤差信号ｖｏ’を得る。アナログ乗算器２２でアナログ誤差信号ｖｏ’に所定のゲインを掛けてアナログ検出信号ｖｏｇを得て、Ａ／Ｄコンバータ１２でアナログ検出信号ｖｏｇをこれに対応する所定ビットのデジタル検出信号Ｖｏｇ’に変換し、シフタ２０でデジタル検出信号Ｖｏｇ’を所定ビット分、下位ビットの位置にシフトさせて出力電圧を元の検出レベルに変換しデジタル検出信号Ｖｏ’を得る。デジタル加算器１７でデジタル検出信号Ｖｏ’と量子化基準信号Ｖｏｒｅｆ’を加算してデジタル電圧検出信号Ｖｏを得て、デジタル減算器１３でデジタル電圧検出信号Ｖｏとデジタル基準信号Ｖｏｒｅｆの誤差信号ΔＶを得て、誤差信号ΔＶに基づく電圧基準信号Ｖｒｅｆにより交流直流変換器２を制御する。
【００４２】
従って、本実施形態によれば、高価な１６ビットＡ／Ｄコンバータを使用せずに高性能な制御でき、低コスト化を図ることができる。
【００４３】
なお、本発明は、代表的に例示した上述の実施例に限定されるものではなく、当業者であれば、特許請求の範囲の記載内容に基づき、その要旨を逸脱しない範囲内で種々の態様に変形、変更することができる。これらの変更、変形例も本発明の権利範囲に属するものである。
【産業上の利用可能性】
【００４４】
本発明は、通信用ＩＴ機器やバッテリなどに直流電力を供給するデジタル制御直流電源の制御装置に適用できる。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施例によるデジタル制御直流電源の制御装置の全体構成を示すブロック図である。
【図２】実施例の動作を説明する従来例のデジタル電圧検出信号の例を示す図である。
【図３】（ａ）〜（ｅ）は、実施例の動作を説明する図である。
【図４】従来例のデジタル制御直流電源の制御装置を示すブロック図である。
【符号の説明】
【００４６】
１  三相交流電源
２  交流直流変換器
３  平滑コンデンサ
４  直流負荷
５  制御装置
６  マイコン
１１  検出器
１２  Ａ／Ｄコンバータ
１３  デジタル減算器
１４  演算器
１５  ＰＷＭ発生器
１６  ゲートドライブ回路
１７  デジタル加算器
１８  Ｄ／Ａコンバータ
１９  量子化器
２０  シフタ
２１  アナログ減算器
２２  アナログ乗算器
【図１】
2005080404.tif 000003
【図２】
2005080404.tif 000004
【図３】
2005080404.tif 000005
【図４】
2005080404.tif 000006