(57)【要約】【課題】  結晶化の過程で生じる膜のラフネスと結晶欠陥を低減した高品質で均質な半導体薄膜を得る。【解決手段】  基板上に形成された半導体薄膜の任意の領域に、レーザ光または前記基板を走査してレーザ照射を行うことにより、前記走査方向に結晶粒が成長する如く結晶化された略帯状結晶を形成する半導体薄膜の製造方法であって、走査方向に略同一方向に測った前記レーザ光のビーム寸法Ｗ（μｍ）の値ｘをＸ軸とし、走査速度Ｖｓ（ｍ／ｓ）の値ｙをＹ軸としたＸＹ座標上で、条件１：前記ビーム寸法Ｗはレーザビームの波長より大きく、条件２：前記走査速度Ｖｓは結晶成長速度の上限より小さく、条件３：ｘ×（１／ｙ）＜２５μｓの全てが成立する領域内で前記結晶化処理を行う。【選択図】    図１
2005217214.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された半導体薄膜の任意の領域に、レーザ光または前記基板を走査してレーザ照射を行うことにより、前記走査方向に結晶粒が成長する如く結晶化された略帯状結晶を形成する半導体薄膜の製造方法であって、
走査方向に略同一方向に測った前記レーザ光のビーム寸法Ｗ（μｍ）の値ｘをＸ軸とし、走査速度Ｖｓ（ｍ／ｓ）の値ｙをＹ軸としたＸＹ座標上で、次の（条件１）、（条件２）、（条件３）の全てが成立する領域内で前記結晶化処理を行うことを特徴とする半導体薄膜の製造方法。
（条件１）前記ビーム寸法Ｗはレーザビームの波長より大きく
（条件２）前記走査速度Ｖｓは結晶成長速度の上限より小さく
（条件３）ｘ×（１／ｙ）＜２５μｓ
【請求項２】
請求項１において、前記ビーム寸法Ｗは、ビームスポットを照射する半導体薄膜上で、最大ビーム光強度の１３．５％以上の光強度を有する寸法であることを特徴とする半導体薄膜の製造方法。
【請求項３】
請求項１又は２において、ｘ×（１／ｙ）≦１２．５μｓであることを特徴とする半導体薄膜の製造方法。
【請求項４】
請求項１から３の何れかにおいて、ｘ×（１／ｙ）≦１０μｓであることを特徴とする半導体薄膜の製造方法。
【請求項５】
請求項１から４の何れかにおいて、前記レーザ光の波長は０．５３２μｍであることを特徴とする半導体薄膜の製造方法。
【請求項６】
請求項１から５の何れかにおいて、前記半導体薄膜の厚さは２００ｎｍ以下であることを特徴とする半導体薄膜の製造方法。
【請求項７】
請求項１から６の何れかにおいて、前記レーザ光が照射される半導体薄膜は非晶質シリコン又は多結晶シリコンであり、ｙ＜５ｍ／ｓであることを特徴とする半導体薄膜の製造方法。
【請求項８】
請求項１から７の何れかにおいて、前記基板に照射されるレーザ光は、連続発振の固体レーザのレーザ光、あるいは連続発振の固体レーザのレーザ光を時間ベースのパルス幅および／またはパルス間隔に時間変調したレーザ光であることを特徴とする半導体薄膜の製造方法。
【請求項９】
請求項１から８の何れかにおいて、前記基板に照射されるレーザ光は、連続発振レーザのレーザ光、あるいは連続発振レーザを時間ベースのパルス幅および／またはパルス間隔に時間変調したレーザ光であり、
前記走査方向に直交する方向のビーム長さが、前記走査方向に直交する方向の前記半導体薄膜の寸法よりも小さいことを特徴とする半導体薄膜の製造方法。
【請求項１０】
請求項１から８の何れかにおいて、前記基板に照射されるレーザ光は、連続発振レーザのレーザ光、あるいは連続発振レーザを時間ベースのパルス幅および／またはパルス間隔に時間変調したレーザ光であり、
前記レーザ光が照射される半導体薄膜は島状あるいは線状に加工されており、
前記走査方向に直交する方向のビーム長さが、前記走査方向に直交する方向の前記島状あるいは線状に加工された半導体薄膜の寸法よりも大きいか等しいことを特徴とする半導体薄膜の製造方法。
【請求項１１】
基板上に形成された半導体薄膜の任意の領域に、レーザ光または前記基板を走査してレーザ照射を行うことにより、前記走査方向に結晶粒が成長する如く結晶化された略帯状結晶を形成する半導体薄膜の製造方法であって、
レーザビームの半導体薄膜への滞在時間ｔｓ（μｓ）の値ｘをＸ軸とし、レーザフルーエンス（Ｊ／ｃｍ2）の値ｙをＹ軸としたＸＹ座標上で、ｙ＞０．０４ｘ＋０．１（式１）、ｘ＞０．１（式２）、ｙ＜５（式３）、ｘ＜２５（式４）としたとき、（式１）（式２）（式３）（式４）で囲まれた領域内で前記結晶化を行うことを特徴とする半導体薄膜の製造方法。
【請求項１２】
請求項１１において、前記走査方向に略同一方向に測った前記レーザ光のビーム寸法をＷ（μｍ）とし、走査速度をＶｓ（ｍ／ｓ）としたとき、前記レーザビームの半導体薄膜への滞在時間ｔｓ＝Ｗ×（１／Ｖｓ）であり、前記ビーム寸法Ｗは、ビームスポットを照射する半導体薄膜上で、最大ビーム光強度の１３．５％以上の光強度を有する寸法であることを特徴とする半導体薄膜の製造方法。
【請求項１３】
請求項１１又は１２において、ｘ≦１２．５であることを特徴とする半導体薄膜の製造方法。
【請求項１４】
請求項１１から１３の何れかにおいて、ｘ≦１０であることを特徴とする半導体薄膜の製造方法。
【請求項１５】
請求項１１から１４の何れかにおいて、前記レーザ光の波長は０．５３２μｍであることを特徴とする半導体薄膜の製造方法。
【請求項１６】
請求項１１から１５の何れかにおいて、前記半導体薄膜の厚さは２００ｎｍ以下であることを特徴とする半導体薄膜の製造方法。
【請求項１７】
請求項１１から１６の何れかにおいて、前記レーザ光が照射される半導体薄膜は非晶質シリコン又は多結晶シリコンであることを特徴とする半導体薄膜の製造方法。
【請求項１８】
請求項１１から１７の何れかにおいて、前記基板に照射されるレーザ光は、連続発振の固体レーザのレーザ光、あるいは連続発振の固体レーザのレーザ光を時間ベースのパルス幅および／またはパルス間隔に時間変調したレーザ光であることを特徴とする半導体薄膜の製造方法。
【請求項１９】
請求項１１から１８の何れかにおいて、前記基板に照射されるレーザ光は、連続発振レーザのレーザ光、あるいは連続発振レーザを時間ベースのパルス幅および／またはパルス間隔に時間変調したレーザ光であり、
前記走査方向に直交する方向のビーム長さが、前記走査方向に直交する方向の前記半導体薄膜の寸法よりも小さいことを特徴とする半導体薄膜の製造方法。
【請求項２０】
請求項１１から１８の何れかにおいて、前記基板に照射されるレーザ光は、連続発振レーザのレーザ光、あるいは連続発振レーザを時間ベースのパルス幅および／またはパルス間隔に時間変調したレーザ光であり、
前記レーザ光が照射される半導体薄膜は島状あるいは線状に加工されており、
前記走査方向に直交する方向のビーム長さが、前記走査方向に直交する方向の前記島状あるいは線状に加工された半導体薄膜の寸法よりも大きいか等しいことを特徴とする半導体薄膜の製造方法。
【請求項２１】
請求項１から２０の何れかに記載の前記略帯状結晶の半導体薄膜をチャネルに用いた薄膜トランジスタを備えたことを特徴とする画像表示装置。
【請求項２２】
請求項２１において、前記基板上に、マトリクス状に配置された画素と、前記画素をマトリクス駆動する走査線駆動回路及び信号線駆動回路とを備え、
少なくとも前記信号線駆動回路は前記略帯状結晶の半導体薄膜をチャネルに用いた薄膜トランジスタを有することを特徴とする画像表示装置。
【請求項２３】
請求項２２において、前記基板上に、前記画素、前記走査線駆動回路及び前記信号線駆動回路以外の回路であって、前記略帯状結晶の半導体薄膜をチャネルに用いた薄膜トランジスタを有する回路を備えたことを特徴とする画像表示装置。
【請求項２４】
請求項２１から２３の何れかにおいて、前記基板に対して所定の間隔で対向配置された対向基板と、前記基板と前記対向基板との間に封入された液晶とを有することを特徴とする画像表示装置。
【請求項２５】
請求項２１から２３の何れかにおいて、前記基板は有機ＥＬ層を有することを特徴とする画像表示装置。
【請求項２６】
基板上に形成された半導体薄膜の任意の領域に、レーザ光または前記基板を走査してレーザ照射を行うことにより、前記走査方向に結晶粒が成長する如く結晶化された略帯状結晶を形成する半導体薄膜の製造方法であって、
前記基板に照射されるレーザ光として、入射された連続発振レーザを制御電圧に応じて時間変調して出射する変調器によって時間変調されたレーザ光を用い、
前記変調器として、前記制御電圧が高い時には前記入射された連続発振レーザの強度をゼロまたは小さく変化させて出射し、前記制御電圧が低い時には前記入射された連続発振レーザの強度をほとんど変化させずに出射する変調器を用い、
前記変調器によって時間ベースのパルス幅の方がパルス間隔より長くなるように時間変調したレーザ光を前記基板に照射することを特徴とする半導体薄膜の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体薄膜の製造方法および画像表示装置に関し、特に絶縁基板上に形成された半導体薄膜にレーザ光を照射して結晶化することで高品質の半導体薄膜を得る製造方法に係り、アクティブ・マトリクス方式の画像表示装置に好適なものである。
【背景技術】
【０００２】
マトリクス配列された画素の駆動素子として薄膜トランジスタ等のアクティブ素子を用いたアクティブ・マトリクス方式の表示装置（または、アクティブ・マトリクス型駆動方式の画像表示装置、あるいは単にディスプレイ装置とも称する）が広く使用されている。この種の画像表示装置の多くは、半導体膜としてシリコン膜を用いて形成された薄膜トランジスタ（ＴＦＴ）等のアクティブ素子で構成された多数の画素回路と駆動回路とを絶縁基板上に配置することで良質の画像を表示することができる。ここでは、上記アクティブ素子として、その典型例である薄膜トランジスタを例として説明する。
【０００３】
半導体膜としてこれまで一般的に用いられてきた非晶質シリコン半導体膜（アモルファスシリコン半導体膜）を用いた薄膜トランジスタでは、そのキャリア（電子またはホール）移動度に代表される薄膜トランジスタの性能に限界があるために、高速、高機能が要求される回路を構成することは困難であった。より優れた画像品質を提供するのに必要な高移動度の薄膜トランジスタの実現には、アモルファスシリコン膜（以下、非晶質シリコン膜とも称する）をあらかじめポリシリコン膜（以下、多結晶シリコン膜とも称する）に改質（結晶化）し、ポリシリコン膜を用いて薄膜トランジスタを形成するのが有効である。この改質のためにはエキシマレーザ光等のレーザ光を照射してアモルファスシリコン膜をアニールする手法が用いられている。
【０００４】
エキシマレーザ光照射を使用するアモルファスシリコン膜の結晶化による改質方法を図２４で説明する。図２４は最も一般的なエキシマパルスレーザ光照射を走査することによるアモルファスシリコン膜の結晶化方法の説明図であり、図２４（ａ）は照射される半導体層を形成した絶縁基板の構成、同（ｂ）はレーザ光の照射で改質される状態を示す。この絶縁基板にはガラスやプラスチック基板が用いられる。
【０００５】
図２４において、絶縁基板ＳＵＢ上に下地膜（ＳｉＮ、ＳｉＯ2等、図示せず）を介して堆積したアモルファスシリコン膜ＡＳＩに幅が数ｎｍ乃至数１００ｎｍ程度の線状のエキシマレーザ光ＥＬＡを照射し、矢印で示したように一方向（Ｘ方向）に沿って１乃至数パルス毎に照射位置を移動する走査を行うことによりアモルファスシリコン膜ＡＳＩをアニールし、絶縁基板ＳＵＢ全体のアモルファスシリコン膜ＡＳＩをポリシリコン膜ＰＳＩに改質する。この方法で改質したポリシリコン膜ＰＳＩにエッチング、配線形成、イオン打ち込み等の種々の加工を施して、各々の画素部あるいは駆動部に薄膜トランジスタ等のアクティブ素子を有する回路を形成する。
【０００６】
この絶縁基板を用いて液晶表示装置や有機ＥＬ表示装置等のアクティブ・マトリクス方式の画像表示装置を製造する。従来のエキシマレーザを用いたシリコン膜の改質では、レーザ光照射部には０．０５μｍ乃至０．５μｍ程度の結晶化した多数のシリコン粒子（ポリシリコン）がランダムに成長する。このようなポリシリコン膜からなるＴＦＴの電界効果移動度としてはおよそ２００ｃｍ2 ／Ｖ・ｓ以下、平均的には１２０ｃｍ2 ／Ｖ・ｓ程度である。
【０００７】
さらに、高品質な半導体薄膜を得る方法として、特許文献１に示すように連続発振レーザ（ＣＷレーザ）を一方向に走査しながら半導体薄膜に照射することで、走査方向に連続した結晶が成長し、その方向に長く伸びた結晶を形成する技術がある。さらに、あらかじめ島状又は線状に加工した半導体薄膜にＣＷレーザを照射しながら基板を走査する、あるいはレーザアニール時に熱勾配をつける、などの方法により、平坦で結晶粒が一方向に大きく成長した結晶を得る（以下、ラテラル結晶と称する）ことができる。この文献以外に、連続発振レーザを用いた例としては、特許文献２がある。一方、特許文献１、特許文献２以外には、スリット幅が数μｍ以下のスリットあるいはマスクを介してＥＬＡを照射することで熱勾配をつけ、ラテラル結晶を誘起させる手段もある。このような半導体薄膜を適用すると、電界効果移動度はおよそ３００ｃｍ2 ／Ｖ・ｓ以上と高性能な特性が得られる。
【特許文献１】特開２００３−８６５０５号公報
【特許文献２】特開２００３−１２４１３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来のレーザ結晶化方法は、画像表示装置の製造に使用されるような大面積のガラス基板の全面に良質で均質な半導体薄膜を形成しようとすると、膜の不安定性や不均一性、あるいはレーザ照射条件の不安定、不均一性が要因のため、液体Ｓｉ中の凝集による膜の一部の剥がれ（以下、凝集と称する）が生じたり、ラテラルに充分成長し切れずに粒状の結晶が生成されたり、などの不具合が発生する。特に、半導体薄膜の膜が２００ｎｍ以下と薄い場合、レーザ照射による熱が基板側に逃げてしまい、冷却による凝固が速く進み、ラテラル結晶成長する前に結晶核が自然発生し、これが原因で大きな粒が得られないという問題があった。また、照射時間が長くなったり、レーザフルーエンスが過剰に与えられると、凝集が起こりやすりという問題、さらに下地膜に熱ストレスやダメージを与えてしまうという問題があった。
【０００９】
本発明は、上記従来技術の問題を鑑みてなされたものであり、その第１の目的は、粒界、粒径を制御でき、結晶化の過程で生じる膜のラフネスと結晶欠陥を低減した高品質で均質な半導体薄膜の製造方法を提供することにある。
【００１０】
本発明の第２の目的は、製造工程数の低減、大面積基板に適用容易、高いスループット、低価格で高品質の半導体薄膜の製造方法を提供することにある。
【００１１】
本発明の第３の目的は、ガラスなどの安価な絶縁基板上に高性能、高信頼で動作し、デバイス間の均一性が優れた、高特性の半導体薄膜トランジスタを適応した画像表示装置を提供することにある。
【課題を解決するための手段】
【００１２】
以下に、本発明の構成の一例を列記する。
（１）、基板上に形成された半導体薄膜の任意の領域に、レーザ光または前記基板を走査してレーザ照射を行うことにより、前記走査方向に結晶粒が成長する如く結晶化された略帯状結晶を形成する半導体薄膜の製造方法であって、
走査方向に略同一方向に測った前記レーザ光のビーム寸法Ｗ（μｍ）の値ｘをＸ軸とし、走査速度Ｖｓ（ｍ／ｓ）の値ｙをＹ軸としたＸＹ座標上で、次の（条件１）、（条件２）、（条件３）の全てが成立する領域内で前記結晶化処理を行うことを特徴とする。
（条件１）前記ビーム寸法Ｗはレーザビームの波長より大きく
（条件２）前記走査速度Ｖｓは結晶成長速度の上限より小さく
（条件３）ｘ×（１／ｙ）＜２５μｓ
（２）、（１）において、前記ビーム寸法Ｗは、ビームスポットを照射する半導体薄膜上で、最大ビーム光強度の１３．５％以上の光強度を有する寸法である。
（３）、（１）又は（２）において、ｘ×（１／ｙ）≦１２．５μｓである。
（４）、（１）から（３）の何れかにおいて、ｘ×（１／ｙ）≦１０μｓである。
（５）、（１）から（４）の何れかにおいて、前記レーザ光の波長は０．５３２μｍである。
（６）、（１）から（５）の何れかにおいて、前記半導体薄膜の厚さは２００ｎｍ以下である。
（７）、（１）から（６）の何れかにおいて、前記レーザ光が照射される半導体薄膜は非晶質シリコン又は多結晶シリコンであり、ｙ＜５ｍ／ｓである。
（８）、（１）から（７）の何れかにおいて、前記基板に照射されるレーザ光は、連続発振の固体レーザのレーザ光、あるいは連続発振の固体レーザのレーザ光を時間ベースのパルス幅および／またはパルス間隔に時間変調したレーザ光である。
（９）、（１）から（８）の何れかにおいて、前記基板に照射されるレーザ光は、連続発振レーザのレーザ光、あるいは連続発振レーザを時間ベースのパルス幅および／またはパルス間隔に時間変調したレーザ光であり、
前記走査方向に直交する方向のビーム長さが、前記走査方向に直交する方向の前記半導体薄膜の寸法よりも小さい。
（１０）、（１）から（８）の何れかにおいて、前記基板に照射されるレーザ光は、連続発振レーザのレーザ光、あるいは連続発振レーザを時間ベースのパルス幅および／またはパルス間隔に時間変調したレーザ光であり、
前記レーザ光が照射される半導体薄膜は島状あるいは線状に加工されており、
前記走査方向に直交する方向のビーム長さが、前記走査方向に直交する方向の前記島状あるいは線状に加工された半導体薄膜の寸法よりも大きいか等しい。
（１１）、基板上に形成された半導体薄膜の任意の領域に、レーザ光または前記基板を走査してレーザ照射を行うことにより、前記走査方向に結晶粒が成長する如く結晶化された略帯状結晶を形成する半導体薄膜の製造方法であって、
レーザビームの半導体薄膜への滞在時間ｔｓ（μｓ）の値ｘをＸ軸とし、レーザフルーエンス（Ｊ／ｃｍ2）の値ｙをＹ軸としたＸＹ座標上で、ｙ＞０．０４ｘ＋０．１（式１）、ｘ＞０．１（式２）、ｙ＜５（式３）、ｘ＜２５（式４）としたとき、（式１）（式２）（式３）（式４）で囲まれた領域内で前記結晶化を行うことを特徴とする。
（１２）、（１１）において、前記走査方向に略同一方向に測った前記レーザ光のビーム寸法をＷ（μｍ）とし、走査速度をＶｓ（ｍ／ｓ）としたとき、前記レーザビームの半導体薄膜への滞在時間ｔｓ＝Ｗ×（１／Ｖｓ）であり、前記ビーム寸法Ｗは、ビームスポットを照射する半導体薄膜上で、最大ビーム光強度の１３．５％以上の光強度を有する寸法である。
（１３）、（１１）又は（１２）において、ｘ≦１２．５である。
（１４）、（１１）から（１３）の何れかにおいて、ｘ≦１０である。
（１５）、（１１）から（１４）の何れかにおいて、前記レーザ光の波長は０．５３２μｍである。
（１６）、（１１）から（１５）の何れかにおいて、前記半導体薄膜の厚さは２００ｎｍ以下である。
（１７）、（１１）から（１６）の何れかにおいて、前記レーザ光が照射される半導体薄膜は非晶質シリコン又は多結晶シリコンである。
（１８）、（１１）から（１７）の何れかにおいて、前記基板に照射されるレーザ光は、連続発振の固体レーザのレーザ光、あるいは連続発振の固体レーザのレーザ光を時間ベースのパルス幅および／またはパルス間隔に時間変調したレーザ光である。
（１９）、（１１）から（１８）の何れかにおいて、前記基板に照射されるレーザ光は、連続発振レーザのレーザ光、あるいは連続発振レーザを時間ベースのパルス幅および／またはパルス間隔に時間変調したレーザ光であり、
前記走査方向に直交する方向のビーム長さが、前記走査方向に直交する方向の前記半導体薄膜の寸法よりも小さい。
（２０）、（１１）から（１８）の何れかにおいて、前記基板に照射されるレーザ光は、連続発振レーザのレーザ光、あるいは連続発振レーザを時間ベースのパルス幅および／またはパルス間隔に時間変調したレーザ光であり、
前記レーザ光が照射される半導体薄膜は島状あるいは線状に加工されており、
前記走査方向に直交する方向のビーム長さが、前記走査方向に直交する方向の前記島状あるいは線状に加工された半導体薄膜の寸法よりも大きいか等しい。
（２１）、（１）から（２０）の何れかに記載の前記略帯状結晶の半導体薄膜をチャネルに用いた薄膜トランジスタを備えたことを特徴とする画像表示装置。
（２２）、（２１）において、前記基板上に、マトリクス状に配置された画素と、前記画素をマトリクス駆動する走査線駆動回路及び信号線駆動回路とを備え、
少なくとも前記信号線駆動回路は前記略帯状結晶の半導体薄膜をチャネルに用いた薄膜トランジスタを有する。
（２３）、（２２）において、前記基板上に、前記画素、前記走査線駆動回路及び前記信号線駆動回路以外の回路であって、前記略帯状結晶の半導体薄膜をチャネルに用いた薄膜トランジスタを有する回路を備えた。
（２４）、（２１）から（２３）の何れかにおいて、前記基板に対して所定の間隔で対向配置された対向基板と、前記基板と前記対向基板との間に封入された液晶とを有する。
（２５）、（２１）から（２３）の何れかにおいて、前記基板は有機ＥＬ層を有する。
（２６）、基板上に形成された半導体薄膜の任意の領域に、レーザ光または前記基板を走査してレーザ照射を行うことにより、前記走査方向に結晶粒が成長する如く結晶化された略帯状結晶を形成する半導体薄膜の製造方法であって、
前記基板に照射されるレーザ光として、入射された連続発振レーザを制御電圧に応じて時間変調して出射する変調器によって時間変調されたレーザ光を用い、
前記変調器として、前記制御電圧が高い時には前記入射された連続発振レーザの強度をゼロまたは小さく変化させて出射し、前記制御電圧が低い時には前記入射された連続発振レーザの強度をほとんど変化させずに出射する変調器を用い、
前記変調器によって時間ベースのパルス幅の方がパルス間隔より長くなるように時間変調したレーザ光を前記基板に照射することを特徴とする。
【００１３】
さらに、本発明による画像表示装置は、ガラスなどの安価な絶縁基板上に高性能、高信頼で動作し、デバイス間の均一性が優れた、高特性の半導体薄膜トランジスタを有するアクティブ・マトリクス基板を備えたことを特徴とする。
【００１４】
なお、本発明は、上記の構成および後述する本発明の詳細な説明に記載の構成に限定されるものではなく本願の特許請求の範囲に記載された発明の技術思想を逸脱することなく、種々の変更が可能であることは言うまでもない。
【発明の効果】
【００１５】
粒界、粒径を制御することで結晶化の過程で生じる膜のラフネスと結晶欠陥を低減した高品質で均質な半導体薄膜が得られ、この半導体薄膜を画像表示装置のアクティブ・マトリクス基板に形成する駆動回路に適用することで、デバイス間の動作特性の均一性が優れた半導体薄膜トランジスタ、さらには画像表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。なお、ここでは半導体薄膜としては、主にシリコン（Ｓｉ）を用いることを想定しているが、Ｇｅ，ＳｉＧｅ，化合物半導体、カルコゲナイドなどの薄膜材料を用いても同様の効果がある。以下に示す実施の形態においては、一般的であるシリコンで説明する。また、本発明は、画像表示装置のためのガラス等の絶縁基板に形成された非晶質半導体膜あるいは多結晶半導体膜の改質に限るものではなく、他の基板例えばプラスチック基板やシリコンウエハ上に形成された同様の半導体膜の改質等にも同様に適用できる。
【００１７】
さらに、ここでは、使用するレーザビームとして、連続発振（ＣＷ）でＬＤ（レーザダイオード）励起Ｎｄ：ＹＶＯ4レーザの第二高調波固体レーザ（波長λ＝５３２ｎｍ）を用いることを想定しているが、アモルファスあるいはポリシリコンの半導体薄膜に対して吸収のある波長、２００ｎｍから７００ｎｍ  の領域の波長を有するレーザが望ましい。より具体的には、Ｎｄ：ＹＡＧレーザ、Ｎｄ：ＹＶＯ4レーザ、Ｎｄ：ＹＬＦレーザの第二高調波、第三高調波、第四高調波、などが適用可能であるが、出力の大きさ及び安定性を考慮すると、ＬＤ励起Ｎｄ：ＹＡＧレーザの第二高調波（波長λ＝５３２ｎｍ）あるいはＮｄ：ＹＶＯ4レーザの第二高調波が最も望ましい。またエキシマレーザ、Ａｒレーザ、半導体レーザ、固体パルスレーザ、などを用いても同様の効果が得られる。
【００１８】
はじめに、以下に開示される実施の形態の発明がどのようにして完成されたかについて説明する。図８は、結晶化におけるレーザ光ＳＸＬの走査を説明する模式図、図９は結晶モードを比較する図である。ガラス基板ＳＵＢ１上に下地バッファ層ＢＦＬを介して形成された、膜厚が２００ｎｍ以下であり、ポリシリコンまたはアモルファスシリコンからなるプリカーサ膜ＰＲＥにレーザ光ＳＸＬを、基板あるいはレーザ光を走査しながら照射する。図８では基板を走査速度Ｖｓで走査する様子を示す。また走査方向にほぼ同一方向に測った該レーザ光のビーム寸法はＷ（μｍ）（以下ビーム幅Ｗと記す。）である。このようなレーザ照射により、シリコン薄膜はアニールされ、走査方向とほぼ同一方向にシリコン結晶粒は成長し、略帯状結晶シリコン膜ＳＰＳＩが形成される。
【００１９】
略帯状結晶シリコン膜ＳＰＳＩの結晶を、以下ではラテラル結晶と称する。図９の上段に示すように、ラテラル結晶の平均的な粒の寸法は、レーザ光ＳＸＬのレーザ照射走査方向（粒の長さ）に約５〜５０μｍ程度（図では約５μｍ）成長し、走査方向と直角方向（粒の幅）が約０．２〜２μｍ（図では約０．５μｍ）のフロー状の結晶である。走査方向に粒が延在している。表面に凹凸構造がなく、平坦である。ただし粒界領域の膜厚は粒の厚さよりも薄いので、粒界で凹構造を有する半導体薄膜となる。走査方向の粒の寸法は、レーザ光ＳＸＬのパワー、レーザフルーエンス、走査速度、ビーム幅Ｗ、プリカーサ膜の厚さ、プリカーサの結晶状態、等の条件で可変である。
【００２０】
さらに上記の略帯状結晶シリコン膜ＳＰＳＩとしては、下記の特徴を有することが特に望ましい。
（ａ）表面に対する主配向が｛１１０｝である。
（ｂ）キャリアの移動方向に略垂直な面の主配向が｛１００｝である。
上記（ａ）、（ｂ）の２つの方位は、電子線回折法あるいはＥＢＳＰ（Ｅｌｅｃｔｒｏｎ  Ｂａｃｋｓｃａｔｔｅｒ  Ｄｉｆｆｒａｃｔｉｏｎ  Ｐａｔｔｅｒｎ）法により評価できる。
（ｃ）膜の欠陥密度が１×１０17ｃｍ-3より小さい。膜中の結晶欠陥数は、電気的特性、あるいは電子スピン共鳴（ＥＳＲ）による不対電子の定量的評価から定義される値である。
（ｄ）膜のホール移動度が５０ｃｍ2 ／Ｖｓ以上、７００ｃｍ2 ／Ｖｓ以下である。
（ｅ）膜の熱伝導率は、温度依存性があり、ある温度で最大値を示す。熱伝導率は温度が上昇すると一旦上昇し、最大値５０Ｗ／ｍＫ以上、１００Ｗ／ｍＫ以下の値を示す。高温領域では、熱伝導率は温度上昇に伴い低下する。熱伝導率は３オメガ方法などから評価、定義される値である。
（ｆ）薄膜のラマン散乱分光から評価、定義されるラマンシフトは、５１２ｃｍ-1以上、５１８ｃｍ-1以下である。
（ｇ）膜の結晶粒界のΣ値の分布は、Σ１１に最大値を有し、ガウス型に分布する。なお、Σ値は電子線回折法あるいはＥＢＳＰ（Ｅｌｅｃｔｒｏｎ  Ｂａｃｋｓｃａｔｔｅｒ  Ｄｉｆｆｒａｃｔｉｏｎ  Ｐａｔｔｅｒｎ法から計測される値である。
（ｈ）膜の光学定数は、下記の条件を満たす領域であることを特徴とする。波長５００ｎｍにおける屈折率ｎは２．０以上、４．０以下であり、かつ減衰係数ｋは０．３以上、１以下であること。さらに、波長３００ｎｍにおける屈折率ｎは３．０以上、４．０以下であり、かつ減衰係数ｋは３．５以上、４以下であること。なお、光学定数は、分光エリプソメータによって計測された値である。
このようなラテラル結晶である略帯状結晶シリコン膜ＳＰＳＩを適用した薄膜トランジスタは、高性能と高信頼、さらには低ばらつきという特長を有する。
【００２１】
結晶化のプロセス条件によっては、図９の中段に示すように、粒状の結晶が得られる。これはレーザフルーエンスが低い場合、あるいは凝固時間がラテラル成長するのに不足している場合にランダムな核生成が生じるからである。従来のＥＬＡで得られた結晶と同様に大きさが約１μｍ以下であり、シリコン膜中にランダムに形成された結晶核から成長した結晶であるので、結晶成長方向が一様ではない。さらに粒と粒が結晶成長の際に衝突するため、膜の表面に１０ｎｍ以上の凹凸構造が存在する。特に、粒界の領域で、高さ１０ｎｍ以上の突起を生じる。
【００２２】
一方、図９の下段に示すように、レーザフルーエンスが半導体薄膜に過剰に照射されると、レーザアニール時の液体シリコン状態で凝集は起こる。膜の一部が剥がれた状態であり、表中に示すようにかまぼこ状のストライプの結晶が形成される。膜表面には結晶の有無により凹凸構造が存在する。以上示した、ラテラル結晶、粒状結晶、凝集状態は、レーザビーム照射による熱の吸収と熱伝導、液相から固相への凝固過程とその過程での潜熱の放出と基板への熱伝導などが関与している。
【００２３】
図１は、本発明によるラテラル結晶が高歩留まりで得られる条件と原理説明図である。すなわち図１は、基板上に形成された半導体薄膜の任意の領域に、波長が５３２ｎｍで、走査方向にほぼ同一方向に測ったレーザ光のビーム寸法（ビーム幅）がＷのレーザ光を基板をビーム幅方向と同一な方向に走査速度Ｖｓ（ｍ／ｓ）で走査してレーザを照射することにより、走査方向とほぼ平行に結晶粒がラテラル成長するときの必要条件を示す。図１において、レーザ光のビーム幅Ｗ（μｍ）の値ｘをＸ軸とし、走査速度Ｖｓ（ｍ／ｓ）の値ｙをＹ軸としたＸＹ座標上で、
（条件１）ビーム幅Ｗはレーザビームの波長より大きい、
（条件２）走査速度Ｖｓ（ｍ／ｓ）は結晶成長速度の上限より小さい、
（条件３）ｘ×（１／ｙ）＜２５μｓ、
の全てが成立する領域内で前記結晶化処理を行うことにより、大面積基板上に均一で再現良く、高歩留まりでラテラル結晶を得ることができる。ここで、ビーム幅Ｗとは、ビームスポットを照射する半導体薄膜上で、最大ビーム光強度の１３．５％以上の光強度を有する寸法で定義する。ビーム幅方向の強度分布であるビームプロファイルは、ガウス、台形型、あるいはトップフラット型の分布であることが望ましい。この必要条件は、シリコン半導体薄膜の厚さが５００ｎｍ以下である場合、あるいは基板がガラス以外である場合、たとえば石英、単結晶シリコン、プラスチック、セラミックスなどから構成されていても成立する。
【００２４】
条件１は、ビームの大きさを光学系により絞り込む限界は、その波長であることから決まる。
条件２は、レーザアニールにより溶融した液体シリコンが結晶化する速度であり、これは図２（ａ）（ｂ）に示す物理的な状態で決定される。
【００２５】
図２は固体シリコンと液体シリコンの界面の動く速度と結晶核生成率を説明する図である。図２（ａ）は固体と液体シリコンの界面温度Ｔｉ（Ｋ）による固体／液体界面の動く速度Ｖｉｎ（ｍ／ｓ）を示したもので、固体／液体界面の動く速度Ｖｉｎが正では凝固すなわち結晶化を、Ｖｉｎが負では溶融化が進む。どちらに進むかは界面の温度Ｔｉに依存し、界面の温度がシリコンの融点Ｔｍよりも低いときは過冷却状態であり、このような状態では凝固が進む。シリコンの場合凝固速度の最大値は温度Ｔ１の地点における約５ｍ／ｓである。
【００２６】
図２（ｂ）は、溶融Ｓｉのバルク温度Ｔｂ（Ｋ）に対する結晶核生成率Ｒｎ（ｅｖｅｎｔｓ／ｓ・ｃｍ3）を表す。過冷却度が大きくなるほど（バルク温度Ｔｂが低くなるほど）結晶核生成率は増加する。以上のことから、条件２は半導体薄膜の最大結晶化速度で決まり、薄膜シリコンの場合、結晶成長速度の上限は５ｍ／ｓとなる。
【００２７】
条件３は、シリコン半導体薄膜の過剰な温度上昇による膜の剥がれや凝集、基板や下地バッファ層へのダメージやストレス、その他の不具合を回避するための条件である。シリコンプリカーサ膜への最適な照射レーザフルーエンスは、０．５Ｊ／ｃｍ2以上５．０Ｊ／ｃｍ2以下であることが望ましい。ビーム滞在時間ｔｓ（μｓ）を延長する、あるいはパワー密度Ｐ（Ｗ／ｃｍ2）を増加させることにより、結晶化に必要なレーザフルーエンスを確保することができる。しかしながら、適切なレーザ照射条件は、ビーム滞在時間ｔｓよりもパワー密度Ｐに依存して変化する。パワー密度Ｐを増加させると、シリコンの最高到達温度、溶融時間の増大が見られる。
【００２８】
一方、走査速度Ｖｓを遅くする、あるいはビーム幅Ｗを大きくすることでビーム滞在時間ｔｓを延長しても、シリコンの最高温度はそれに比例して変化せず、溶融時間のみが延長される。これには２つの物理的要因が関係している。第１の要因は、ビーム滞在時間ｔｓが長いとき、溶融しても過剰なエネルギーが与えられることになり熱は下地を介して基板に拡散してしまうので、結果としてエネルギーを損失してしまう。さらに、溶融時間が長くなることにより定常状態に近づくため、シリコンの凝集の発生率が上がる、基板や下地バッファ層へのダメージやストレスを生じる、不純物の巻き込み量が増えるため薄膜トランジスタの特性の劣化を生じる、などの問題が発生する。
【００２９】
第２の要因は、Ｓｉの表面が溶融開始すると液体シリコンのレーザ光に対する反射率が固相シリコンの３０％増加するため、ビーム滞在時間ｔｓを長くしてもレーザ光の吸収量は増加せず、結果としてエネルギーを損失してしまう。
【００３０】
そして、これらの問題を生じないようにするための限界のビーム滞在時間ｔｓ（図１においてｘ×（１／ｙ））が２５μｓ未満である。以上の理由により、短時間でレーザを照射することでシリコンの凝集が抑制され、下地への熱のダメージを回避し、安定したラテラル結晶が得られることがわかった。
【００３１】
図７は、基板の深さ方向の熱拡散の走査速度依存性を示す説明図である。横軸は、基板の深さ方向の距離を規格化した値Ｚ*（ａ．ｕ．）であり、縦軸は、基板表面（Ｚ*＝０）を基準として温度を規格化した値Ｔ*（ａ．ｕ．）である。規格化した値で示しているので、縦軸、横軸に示した数字は相対値である。走査速度Ｖｓを規格化した値Ｖｓ*（ａ．ｕ．）が０．０１、０．１、１、１０の４種類について、それぞれグラフに示した。この図から、Ｖｓ*が大きくなるほど基板に熱が拡散しにくくなっていることが読み取れる。したがって、走査速度Ｖｓを高速化する、すなわちビーム滞在時間ｔｓを低減すると、膜の最高の到達温度は一定のまま、熱拡散距離と基板の温度は低減させることができる。この結果からも、下地バッファ層や基板への熱ダメージを回避し、シリコンの凝集を抑制するには、ビーム滞在時間ｔｓの低減が有効であるといえる。
【００３２】
図３は、図１で説明したＸＹ座標上の領域を領域Ａ，Ｂ，Ｃ，Ｄに区分した図である。図４は、図３に示す領域Ａ，Ｂ，Ｃ，Ｄに対応したｎチャネル薄膜トランジスタの特性を示す図であり、図４（ａ）（ｂ）（ｃ）（ｄ）はそれぞれ領域Ａ，Ｂ，Ｃ，Ｄに対応する。尚、トランジスタ特性は、横軸をゲート電圧ＶＧ（Ｖ）とし、縦軸をドレイン電流ＩＤ（Ａ）と電界効果移動度μｅｆ（ｃｍ2／Ｖｓ）とし、ドレイン電圧ＶＤ＝０．１（Ｖ）、ゲート幅４μｍ、ゲート長４μｍという条件のもとで複数個測定し、グラフに示した。
【００３３】
図３の領域Ａは最適ラテラル結晶が得られる条件であり、図４（ａ）に示すように電界効果移動度μｅｆがいずれも３５０ｃｍ2／Ｖｓ以上と高性能で、なおかつトランジスタ間の均一性に優れた特性が得られる。図３の領域Ｂでは、過剰に温度が上昇する領域が含まれるため、一部でシリコン薄膜の剥がれや凝集が起こる。このため、図４（ｂ）に示すように、コンタクト不良のトランジスタや移動度が低下するトランジスタが含まれるようになる。したがってばらつきが大きく、性能が一部低下してしまう問題があり、高速で動作させる回路には適用できない。図３の領域Ｃでは、ラテラル結晶が充分に成長していないため、図４（ｃ）に示すように電界効果移動度μｅｆが２００ｃｍ2／Ｖｓ以下の特性となる。このため、高速で動作させる回路には適用できない。図３の領域Ｄでは、シリコン薄膜の剥がれと凝集が５０％以上の割合で生じてしまうため、図４（ｄ）に示すように良好なトランジスタが得られない。
【００３４】
以上説明したように、
（条件１）ビーム幅Ｗはレーザビームの波長より大きい、
（条件２）走査速度Ｖｓ（ｍ／ｓ）は結晶成長速度の上限より小さい、
（条件３）ｘ×（１／ｙ）＜２５μｓ、
の全てが成立する領域内で前記結晶化処理を行うことにより、大面積基板上に均一で再現良く、高歩留まりでラテラル結晶を得ることができる。
【００３５】
以下、より望ましい条件を例示する。
条件３については、ｘ×（１／ｙ）≦１２．５μｓとすれば、より安定した結晶を得ることができる。さらに、ｘ×（１／ｙ）≦１０μｓとすれば、高歩留まり化を達成できる。
半導体膜としてシリコンを用いる場合、シリコン膜厚が２００ｎｍ以下であることが望ましく、４０ｎｍ〜２００ｎｍであることがさらに望ましいが、これに限られるものではない。
また、半導体膜としてシリコンを用いる場合、波長が５３２ｎｍのレーザを照射することが望ましいが、これに限られるものではない。
【００３６】
既に述べたように、ビーム滞在時間ｔｓは短い方が良い。これを達成する方法としてはビーム幅Ｗを小さくする方法と、走査速度Ｖｓを大きくする方法の２種類が考えられる。
走査速度Ｖｓについては、０．３ｍ／ｓ以上であることが望ましい。より望ましくは、０．５ｍ／ｓ以上である。但し、あまり大きすぎると振動が発生したり装置の制御が困難になるため、現実的な上限としては１ｍ／ｓ以下であることが望ましい。
ビーム幅Ｗとしては、２〜１０μｍであることが望ましい。さらに望ましい条件は、２〜６μｍである。また、２〜４μｍであればさらに望ましい。
【００３７】
尚、ビーム幅Ｗを小さくし、走査速度Ｖｓを大きくすれば、既に説明した通りエネルギー損失が小さくなるため、より小さい出力のレーザを用いることが可能となる。別の見方をすれば、同じ出力のレーザを用いたとしても、ビーム幅Ｗを小さくし、走査速度Ｖｓを大きくすれば、必要なレーザ出力小さくて済むので、あまったパワーをレーザビームの長さ方向（走査方向に垂直な方向）に割り当てて一度にレーザ光を照射できる領域を広げることが可能になるので、スループットを向上できるという効果もある。
【００３８】
基板に照射されるレーザ光は、連続発振のレーザ光、あるいは連続発振のレーザ光を時間ベースのパルス幅および／またはパルス間隔に時間変調したレーザ光であることが望ましい。尚、メンテナンスの観点からはガスレーザよりは固体レーザであることが望ましい。
以上が望ましい条件であるが、あくまで例示であるため、これらの条件に限られるものではない。
【００３９】
図５は、ラテラル結晶が得られる条件を示す図である。図５は、波長７００ｎｍ以下の任意のレーザビームに適用できるように、波長で規格化した値をＸ軸に対応させた場合のプロセス条件を示す。したがって、横軸Ｘは走査方向に測ったレーザ光のビーム寸法Ｗ（μｍ）／ビーム波長λ（μｍ）の値ｘとなる。よって、条件１がｘ＞１と書き換えられる。例えば、ＵＶ領域のエキシマレーザによる結晶化、あるいは固体レーザの第３、第４高調波長にも適用可能である。
【００４０】
図６は、ラテラル結晶が高歩留まりで得られる条件を表す図である。図６は、レーザビームの半導体薄膜への滞在時間ｔｓ（μｓ）の値ｘをＸ軸とし、レーザフルーエンス（Ｊ／ｃｍ2）の値ｙをＹ軸としたＸＹ座標上で、ラテラル結晶を得ることができる最適アニール条件を示している。
ラテラルに結晶成長が誘起された略帯状結晶を形成する限界条件が、
ｙ＞０．０４ｘ＋０．１・・・・・（式１）
ｘ＞０．１・・・・・・・・・・・（式２）
である。
また、半導体薄膜の剥れが発生する境界条件が、
ｙ＜５・・・・・・・・・・・・・（式３）
ｘ＜２５・・・・・・・・・・・・（式４）
である。
【００４１】
これら（式１）（式２）（式３）（式４）で囲まれた領域内で結晶化を行うとよい。（式１）の直線の傾きが正の値である理由は、前述のようにビーム滞在時間ｔｓが長くなると、基板への熱伝導が増加するため、照射レーザフルーエンスが効率よくシリコンの温度上昇に消費されないからである。（式３）の傾きがゼロもしくは負の値である理由は、前述のようにビーム滞在時間ｔｓが長くなると下地バッファ層と基板の温度が上昇する、あるいは溶融シリコンの温度が過剰に上昇する、さらには溶融時間が長くなるので、膜の剥がれや凝集、あるいは基板のダメージやストレスが増加してしまうためである。
【００４２】
図１０および図１１は、本発明による結晶化方法を説明する図である。図１０は、これまでに説明した結晶化プロセス条件を適用し、任意の領域にラテラル結晶をタイル状に所定の間隔で形成する方法を示す。絶縁基板ＳＵＢ１に有するバッファ層ＢＦＬ上に形成されたアモルファスあるいはポリシリコンからなるプリカーサＰＲＥに、図１、図３、図５、図６で示した範囲を満たすプロセス条件でレーザ光ＳＸＬを照射することにより、ラテラル結晶（略帯状に成長した結晶）からなるシリコン膜の改質領域ＴＬを形成する。本実施例ではこの改質領域ＴＬを複数個、空間的に離して不連続に形成しており、タイル状に形成しているので、この改質領域ＴＬをタイルＴＬと記す場合もある。
【００４３】
連続発振のレーザ光は、変調器（例えば、電気光学効果を利用したＥＯ（Ｅｌｅｃｔｒｏ−Ｏｐｔｉｃ  Ｄｅｖｉｃｅ）、または音響光学効果を利用したＡＯ（Ａｃｏｕｓｔｉｃ−Ｏｐｔｉｃ  Ｄｅｖｉｃｅ）モジュレータなど）により、所定のパルス幅および／またはパルス間隔に時間変調されており、レーザまたは基板を走査することにより、任意の大きさの改質領域ＴＬを任意の間隔で１または複数行列配置することができる。レーザ光ＳＸＬは連続発振レーザを１００ｎｓ乃至１００ｍｓのパルス幅で、１０μｓ以下のパルス間隔に時間変調すると本発明の目的を容易に達成できる。図中に示すように、パルス幅とパルス間隔が制御され、レーザビーム幅Ｗが５μｍのレーザ光ＳＸＬを照射しながら基板を速度０．５ｍ／ｓでｘ方向に走査し、ｙ方向にシフトさせた後に−ｘ方向に走査することで、当該走査方向ｘ、−ｘ方向にラテラル結晶を有する改質領域のタイルＴＬが得られる。
【００４４】
また、絶縁基板ＳＵＢ１には位置決めのためのマークＭＫを有し、このマークＭＫを位置決めターゲットとしてレーザ光ＳＸＬの走査を行う。このように断続的にレーザを照射しながら基板を走査するので複数の改質領域ＴＬを配列することができる。尚、１つの改質領域ＴＬを作るだけであればレーザ光の時間変調は必ずしも必要ではない。
【００４５】
尚、本実施例では走査方向に直交する方向のビーム長さが、走査方向に直交する方向の前記半導体薄膜の寸法よりも小さい。これにより、ビームの長さ方向の端部において熱を外側に逃がすことができ、凝集が発生しにくいという効果がある。
【００４６】
図１１は、図１、図３、図５、図６で示した結晶化条件に従った、第２の結晶化方法を示す図である。絶縁基板ＳＵＢ１に有するバッファ層ＢＦＬ上に、アモルファスあるいはポリシリコンからなるプリカーサＰＲＥ（図８参照）が、任意の領域、任意の大きさで島状あるいは線状に予め加工されている。この加工された島状又は線状のプリカーサＰＲＥに、例えばレーザビーム幅Ｗが５μｍのレーザ光ＳＸＬを照射しながら基板を速度０．５ｍ／ｓでｘ方向に走査し、ｙ方向にシフトさせた後に−ｘ方向に走査することで、当該走査方向ｘ、−ｘ方向にラテラル結晶を有する任意の島状あるいは線状の改質領域ＴＬが得られる。なお、絶縁基板ＳＵＢ１には位置決めのためのマークＭＫを有し、このマークＭＫを位置決めターゲットとしてレーザ光ＳＸＬの走査を行う。尚、本実施例ではレーザ光の時間変調は必ずしも必要ではない。
【００４７】
尚、本実施例では前記レーザ光が照射される半導体薄膜は島状あるいは線状に加工されており、前記走査方向に直交する方向のビーム長さが、前記走査方向に直交する方向の前記島状あるいは線状に加工された半導体薄膜の寸法よりも大きいか等しい。但し、この場合は図１０の場合に比べて半導体薄膜の端部において凝集が発生しやすくなり、薄膜トランジスタへの適用には不向きな結晶状態の良くない無効領域が広くなってしまうため、注意を要する。尚、２つ以上の加工された半導体薄膜に対して同時にレーザ光を照射しても良い。
【００４８】
図１０、図１１の何れの場合も、１つの改質領域ＴＬの中に１つの薄膜トランジスタを形成しても良いし、１つの改質領域ＴＬの中に複数の薄膜トランジスタを形成しても良い。
【００４９】
図１２は、本発明によるレーザ光の照射装置例と高品質結晶化領域の配置の説明図であり、レーザ光の照射装置と照射方法の一例を説明するための図である。図１２（ａ）はレーザ光照射装置の構成図、図１２（ｂ）は改質領域のレイアウトの一例を説明する平面図、図１２（ｃ）は変調器（ＥＯあるいはＡＯモジュレータなど）への印加電圧とレーザ光の出力関係を時間軸で示した図である。
【００５０】
図１２（ａ）に示されたように、この照射装置では半導体プリカーサ膜ＰＲＥを形成したガラス基板ＳＵＢ１をｘ−ｙ方向に駆動するステージＸＹＴ上に設置し、基準位置測定用カメラを用いて位置合わせを行う。基準位置測定信号ＬＥＣは制御装置ＣＲＬに入力され、駆動設備ＭＤに入力された制御信号ＣＳに基づいて照射位置の微調整を行い、所定の速度でステージＸＹＴを移動させて一方向に走査する。かかる走査に同期して照射設備ＬＵからレーザ光ＳＸＬをアモルファスシリコンまたはポリシリコン膜のプリカーサＰＲＥに照射して、略帯状結晶シリコン膜ＳＰＳＩに改質する。
【００５１】
照射設備ＬＵ内には一例として半導体ダイオード（ＬＤ）励起の連続発振（ＣＷ）固体レーザの発振器ＬＳ、発振器ＬＳからのレーザ出力２０８を入力する光学系ＨＯＳ、反射ミラーＭＬ、集光レンズ系ＬＺを配置することにより、所望のビーム幅Ｗ、ビーム長さＬ、強度分布を有する照射レーザビームを形成できる。尚、光学系ＨＯＳは、ビーム整形器（ホモジナイザ）と、連続発振レーザを所定のパルス幅および／またはパルス間隔に時間変調する変調器（例えば、ＥＯあるいはＡＯモジュレータ等）とを有している。走査速度Ｖｓを低減すると、レーザのビーム幅Ｗが細いもの、例えば１０μｍ以下が必要となるが、これは主に集光レンズ系ＬＺによって実現できる。集光レンズ系ＬＺはなくても本発明を実施できるが、集光レンズ系ＬＺを挿入することで本発明をより容易に実現できる。
【００５２】
レーザ光ＳＸＬの照射時間、照射強度などは制御装置ＣＲＬで制御される。ラテラル結晶が形成される改質領域ＴＬの長さと間隔に対応して、パルス幅とパルス間隔を連動して変化させる。このようにして形成される改質領域ＴＬはタイル状に配置される場合があるので、前記したようにタイルＴＬと称する場合もある。
【００５３】
略帯状結晶半導体薄膜、すなわちラテラル結晶からなる改質領域ＴＬのレイアウトの一例を図１２（ｂ）に示す。本実施例では、１つの基板から複数のパネルＰＡＮを製造する場合を例にして説明する。改質領域ＴＬ内には、複数の薄膜トランジスタや回路が形成される。本例では、改質領域ＴＬの長さは、画像表示装置のパネルＰＡＮの１つ分の一辺の長さに相当する。例えば表示領域ＰＡＲの一辺が２．５インチのパネルＰＡＮであれば、最低２．５インチの長さであることが望ましいが、これ以下、あるいは以上の長さであってもよい。以下では、ｘ方向については、１つの改質領域ＴＬを１つのパネルＰＡＮ分の高性能回路領域ＣＣに対応させている。ｙ方向については、所定のオーバラップ領域幅ＯＬでオーバラップさせて必要な回路配置領域幅を確保する。もしくは改質領域ＴＬを所定の間隔（例えば５μｍ以下間隔）を置いて配置してもよい。このような配置は、連続発振レーザを例えばＥＯモジュレータあるいはＡＯモジュレータなどの変調器によりレーザ光のオン、オフを断続的に時間変調することにより実現される。
【００５４】
時間軸でのＥＯあるいはＡＯモジュレータへの印加電圧（制御電圧）とレーザ光の出力の関係は、図１２（ｃ）の波形図に示されたように、印加電圧が高いとき（Ｖｏｎ）にレーザはオフ、低いときにオンになるように設定する。尚、図１２（ｃ）の横軸は時間ｔ、縦軸は、上側の波形図が変調器（ＥＯ／ＡＯモジュレータ）への印加電圧（制御電圧）で、下側の波形図がレーザ出力である。このように設定すると、モジュレータへのダメージが少なく、オフ時の低ノイズ状態をレーザアニールに使うことができる。高性能回路領域ＣＣの長さに対して、パネルＰＡＮどうしの間隔は小さいので、レーザがオンの時間はオフの時間よりも長い。よってモジュレータへの電圧のオン時間とオフ時間の比（Ｔｏｎ／Ｔｏｆｆ）は０．１以下となる。
【００５５】
ここで、薄膜トランジスタの電流方向、あるいはソースとドレインを結ぶ方向と、改質領域ＴＬのｘ方向を平行にすると、トランジスタはさらに高性能となり、トランジスタ流れる電流量が多い。これは、結晶粒がチャネル方向に延在する疑似単結晶で構成されるからである。図２５がこれに対応した薄膜トランジスタの例である。図２５については後述する。
【００５６】
本実施例で説明したように、基板に照射されるレーザ光として、入射された連続発振レーザを制御電圧に応じて時間変調して出射する変調器によって時間変調されたレーザ光を用い、変調器として、制御電圧が高い時には入射された連続発振レーザの強度をゼロまたは小さく変化させて出射し、制御電圧が低い時には入射された連続発振レーザの強度をほとんど変化させずに出射する変調器を用い、変調器によって時間ベースのパルス幅の方がパルス間隔より長くなるように時間変調したレーザ光を基板に照射することによって、変調器へのダメージが少なく、ノイズの少ないレーザ光でアニールが可能となる。
【００５７】
図１３は、本発明による高品質結晶化領域の配列に関する説明図である。図１３（ａ）は、図１０及び図１１に対応し、改質領域ＴＬをｘ方向にもｙ方向にもオーバラップさせず、所定の間隔Ｘｓ、Ｙｓを置いて配列した場合を示す。レーザが照射されて溶融している半導体薄膜と接している未溶融の半導体領域への熱拡散により、溶融領域の周辺は中央部分よりも早く冷却が進む。このため周辺部は、ｘ方向に対してある角度を持って結晶成長が進み、トランジスタ特性も低下する。この領域の大きさをＹｄとする。Ｙｄは、ビームのパワー、走査速度、ビーム幅に依存して変化する。一例として図１３（ｂ）にＹｄの走査速度依存性を示す。図１３（ｂ）において、横軸は、走査速度Ｖｓ（ｍ／ｓ）で、縦軸は、エッジからの熱の拡散距離（μｍ）である。エッジからの熱の拡散距離は、走査速度Ｖｓの１／√に依存して変化するのでＹｄも同様に変化する。図１３（ｃ）に示すように、領域Ｙｄの大きさはパワーに対して√の依存性、走査速度Ｖｓに関しては１／√、ビーム幅Ｗに対しても√の依存性を示す。
【００５８】
一方、ｘ方向に関しては、以下の特徴がある。ラテラル結晶は、改質領域ＴＬの終端の形状に特徴がある。改質領域ＴＬの終端は、レーザビームの照射がオフになる領域、あるいは島状に加工された半導体薄膜にレーザを照射した場合の島状半導体の終端領域に形成される。この領域にライン状で高さ５０ｎｍ以上の突起（以下、終端突起と称する）を生じる。これはビームが切断されるとき、あるいは島状に加工された終端領域では、レーザ光の照射と走査によって生じる結晶成長方向だけでなく、この結晶成長方向と逆の方向にも結晶が成長するため、ここで衝突がおこるためである。この領域は突起が大きいため、薄膜トランジスタを配置することができない。領域の幅を図１３（ａ）にＸｅで示すと、Ｘｅはパワーに対して比例の依存性、走査速度Ｖｓに関しては反比例、ビーム幅Ｗに対しては比例の依存性を示す。薄膜トランジスタのばらつきを増大させるための要因となるため、以上示したＹｄとＸｅで示す領域にはチャネルを配置しないほうがよい。
【００５９】
尚、本実施例で説明した内容は、図１０のように予めプリカーサ膜ＰＲＥを加工せずにレーザ照射を行った場合でも、図１１のように予めプリカーサ膜ＰＲＥを島状あるいは線状に加工してからレーザ照射を行った場合でもほぼ同様の傾向を示す。但し、図１１のように予めプリカーサ膜をパターニングした場合の方がＹｄが大きくなる傾向にあるので、図１０のようにした方が好ましい。
【００６０】
上記したように、本実施例によれば、プリカーサのアモルファスシリコンあるいはポリシリコン膜をさらに大きな結晶に改質し、その結晶成長方向の配置により、ソースとドレイン間の電流が粒界を横切る確率を低減できる。その結果、薄膜トランジスタの動作速度を向上して最良の薄膜トランジスタ回路を得ることが可能となる。そして、画像表示装置の駆動回路部分に略帯状結晶シリコン膜の半導体膜を用いた薄膜トランジスタ回路を配置することができる。本実施例で得られる薄膜トランジスタの性能は、例えばＮチャンネルＭＩＳトランジスタを作成する場合に、電界効果移動度が約３００ｃｍ2 ／Ｖ・ｓ以上でかつ、閾値電圧のバラツキを±０．２Ｖ以下に抑制することができ、高性能、高信頼で動作し、デバイス間の均一性が優れたアクティブ・マトリクス基板を用いた表示装置を製造することができる。
【００６１】
ここで、基板上に、マトリクス状に配置された画素と、画素をマトリクス駆動する走査線駆動回路及び信号線駆動回路とを備え、少なくとも信号線駆動回路は略帯状結晶の半導体薄膜をチャネルに用いた薄膜トランジスタを有する画像表示装置とすることが好ましい。また、基板上に、画素、走査線駆動回路及び信号線駆動回路以外の回路であって、略帯状結晶の半導体薄膜をチャネルに用いた薄膜トランジスタを有する回路を備えるようにしても良い。また、画素、走査線駆動回路を構成する薄膜トランジスタにこの半導体薄膜を用いることもできる。
【００６２】
画素領域を構成する第１の薄膜トランジスタと、信号線駆動回路を構成する第２の薄膜トランジスタと、走査線駆動回路を構成する第３の薄膜トランジスタと、その他の回路を構成する第４の薄膜トランジスタが同一基板上に設けられ、少なくとも第２、第４の薄膜トランジスタは本実施例で示したラテラル結晶を有する半導体薄膜をチャネルに有することが望ましい。
【００６３】
また、本発明は、基板に対して所定の間隔で対向配置された対向基板と、基板と対向基板との間に封入された液晶とを有するような、液晶表示装置に適用ができる。あるいは、基板に有機ＥＬ層を有する有機ＥＬ表示装置に適用することもできる。
【００６４】
次に、本発明の画像表示装置の実施例につき図１４乃至図１９を参照した製造方法で説明する。ここで説明する製造方法はＣＭＯＳの薄膜トランジスタの製造を例としており、Ｎ型薄膜トランジスタは自己整合ＧＯＬＤＤ（Ｇａｔｅ  Ｏｖｅｒｌａｐｐｅｄ  Ｌｉｇｈｔ  Ｄｏｐｅｄ  Ｄｒａｉｎ）、Ｐ型薄膜トランジスタはカウンタードープによって形成する。
【００６５】
図１４乃至図１９は一連の製造プロセスを示し、この一連の製造プロセスを図１４の（Ａ）から図１９の（Ｎ）に従って説明する。
【００６６】
図１４（Ａ）：先ず、アクティブ・マトリクス基板となる絶縁基板として、厚さが０．３ｍｍ乃至１．０ｍｍ程度で、好ましくは４００°Ｃ乃至６００°Ｃの熱処理で変形や収縮の少ない耐熱性のガラス基板ＳＵＢ１を準備する。好ましくは、このガラス基板ＳＵＢ１の上に熱的、化学的なバリア膜として機能するおよそ約１４０ｎｍ厚のＳｉＮ膜および約１００ｎｍ厚のＳｉＯ膜をＣＶＤ法で連続かつ均一に堆積する。このガラス基板ＳＵＢ１上にＣＶＤ等の手段でアモルファスシリコン膜ＡＳＩを形成する。
【００６７】
図１４（Ｂ）：次に、エキシマレーザ光ＥＬＡをｘ方向に走査し、アモルファスシリコン膜ＡＳＩを溶解し、結晶化してガラス基板ＳＵＢ１上のアモルファスシリコン膜ＡＳＩ全体を多結晶シリコン膜、すなわちポリシリコン膜ＰＳＩに改質する。
【００６８】
なお、エキシマレーザ光ＥＬＡに替えて、他の方法、例えば固体パルスレーザアニールによる結晶化、シリコン膜の形成時にポリシリコン膜となるＣａｔ−ＣＶＤ膜、ＳｉＧｅ膜を採用することもできる。
【００６９】
図１４（Ｃ）：レーザアニールにより、後述するパルス変調レーザ等のレーザ光ＳＸＬ（なお、ここではパルス幅変調レーザを用いるものとして説明する）の照射位置決め等のターゲットとなる位置決めマークＭＫを形成する。
【００７０】
図１５（Ｄ）：マークＭＫを参照しながら、パルス変調レーザ光ＳＸＬをｘ方向に走査しながら所定の領域を選択しながら不連続で照射する。この選択的な照射でポリシリコン膜ＰＳＩを改質し、当該走査方向に連続した粒界を持つ略帯状結晶シリコン膜ＳＰＳＩ（改質領域）を形成する。尚、図では略帯状結晶シリコン膜ＳＰＳＩを薄膜トランジスタごとに分けて２つ形成しているが、これを分けずに１つの略帯状結晶シリコン膜ＳＰＳＩを形成しておき、あとからパターニングしても良い。
【００７１】
図１５（Ｅ）：ホトリソグラフィー法を用いて略帯状結晶シリコン膜ＳＰＳＩを加工し、薄膜トランジスタを作り込むアイランドＳＰＳＩ−Ｌを形成する。
【００７２】
図１５（Ｆ）：略帯状結晶シリコン膜ＳＰＳＩのアイランドＳＰＳＩ−Ｌを覆ってゲート絶縁膜ＧＩを形成する。
【００７３】
図１６（Ｇ）：Ｎ型薄膜トランジスタを形成する領域に閾値を制御するためのインプランテーションＮＥを行う。このとき、Ｐ型薄膜トランジスタを形成する領域をホトレジストＲＮＥで覆う。
【００７４】
図１６（Ｈ）：次に、Ｐ型薄膜トランジスタを形成する領域に閾値を制御するためのインプランテーションＰＥを行う。このとき、Ｐ型薄膜トランジスタを形成する領域をホトレジストＲＰＥで覆う。
【００７５】
図１６（Ｉ）：この上に、スパッタリング法またはＣＶＤ法を用いて薄膜トランジスタのゲート電極となる二層の金属ゲート膜ＧＴ１，ＧＴ２を形成する。
【００７６】
図１７（Ｊ）：金属ゲート膜ＧＴ１，ＧＴ２の形成領域をホトレジストＲＮで覆い、ホトリソグラフィー法により、金属ゲート膜ＧＴ１，ＧＴ２をパターニングする。このとき、ＬＤＤ領域を形成するため、上層の金属ゲート膜ＧＴ２を所要量サイドエッチングし、下層の金属ゲート膜ＧＴ１より後退させる。この状態で、ホトレジストＲＮをマスクとしてＮ型の不純物Ｎをインプランテーションし、Ｎ型薄膜トランジスタのソース・ドレイン領域ＮＳＤを形成する。
【００７７】
図１７（Ｋ）：ホトレジストＲＮを剥離し、金属ゲート膜ＧＴ２をマスクとしてインプランテーションＬＤＤを行い、Ｎ型薄膜トランジスタのＬＤＤ領域ＮＬＤＤを形成する。
【００７８】
図１８（Ｌ）：Ｎ型薄膜トランジスタの形成領域をホトレジストＲＰで覆い、Ｐ型薄膜トランジスタのソース・ドレイン形成領域にＰ型の不純物Ｐをインプランテーションし、Ｐ型薄膜トランジスタのソース・ドレイン領域ＰＳＤを形成する。
【００７９】
図１８（Ｍ）：ホトレジストＲＰを剥離し、インプランテーションによる不純物を活性化した後、ＣＶＤ法等で層間絶縁膜ＬＩを形成する。
【００８０】
図１９（Ｎ）：ホトリソグラフィー法により層間絶縁膜ＬＩとゲート絶縁膜ＧＩにコンタクトホールを形成し、このコンタクトホールを介してＮ型薄膜トランジスタとＰ型薄膜トランジスタの各ソース・ドレインＮＳＤ、ＰＳＤに配線用の金属層を接続し、配線Ｌを形成する。この上に、層間絶縁膜Ｌ２を形成し、さらに保護絶縁膜ＰＡＳＳを形成する。
【００８１】
図２５は、本発明による薄膜トランジスタの一例を示す平面図である。図２５に示したように、シリコンアイランドの略帯状結晶シリコン膜の単結晶間に存在する粒界ＣＢは結晶方向ＣＧＲに略同一方向となるように存在する。この結晶方向ＣＧＲと対向する位置にソース電極ＳＤ１とドレイン電極ＳＤ２がそれぞれ形成される。ソース電極ＳＤ１とドレイン電極ＳＤ２の間に流れる電流（チャネル電流）Ｉｃｈの方向が結晶方向ＣＧＲと略平行となる方向に設定される。このように、結晶方向ＣＧＲと電流Ｉｃｈの方向を同一とすることにより、チャネルにおける電子の移動度を大きくすることができる。
【００８２】
以上の工程により、略帯状結晶シリコン膜ＳＰＳＩにＣＭＯＳ薄膜トランジスタが形成される。なお一般に、Ｎ型薄膜トランジスタは劣化が激しい。チャネルとソース・ドレイン領域との間に低濃度不純物領域ＬＤＤ（Ｌｉｇｈｔ  Ｄｏｐｅｄ  Ｄｒａｉｎ領域）を形成すると、この劣化が緩和される。ＧＯＬＤＤは低濃度不純物領域にゲート電極が被さった構造を有している。この場合、ＬＤＤで観測される性能低下が緩和される。Ｐ型薄膜トランジスタでは、その劣化がＮ型薄膜トランジスタほど深刻でなく、低濃度不純物領域ＬＤＤやＧＯＬＤＤは通常は採用されない。本実施例ではＧＯＬＤＤ構造を用いたが、シングルドレイン構造やＬＤＤ構造を用いても、同様の効果が得られる。
【００８３】
図２０は本発明の画像表示装置の第１例としての液晶表示装置の構成を説明する展開斜視図である。また、図２１は図２０のＺ−Ｚ線方向で切断した断面図である。この液晶表示装置は前記したアクティブ・マトリクス基板を用いて液晶表示装置を製造する。図２０と図２１において、参照符号ＰＮＬはアクティブ・マトリクス基板ＳＵＢ１と対向基板ＳＵＢ２の貼り合わせ間隙に液晶を封入した液晶セルで、その表裏に偏光板ＰＯＬ１，ＰＯＬ２が積層されている。また、参照符号ＯＰＳは拡散シートやプリズムシートからなる光学補償部材、ＧＬＢは導光板、ＣＦＬは冷陰極蛍光ランプ、ＲＦＳは反射シート、ＬＦＳはランプ反射シート、ＳＨＤはシールドフレーム、ＭＤＬはモールドケースである。
【００８４】
前記した実施例の何れかの構成を有するアクティブ・マトリクス基板ＳＵＢ１上に液晶配向膜層を形成し、これにラビング等の手法で配向規制力を付与する。画素領域ＡＲの周辺にシール剤を形成した後、同様に配向膜層を形成した対向基板ＳＵＢ２を所定のギャップで対向配置させ、このギャップ内に液晶を封入し、シール剤の封入口を封止材で閉鎖する。こうして構成した液晶セルＰＮＬの表裏に偏光板ＰＯＬ１，ＰＯＬ２を積層し、導光板ＧＬＢと冷陰極蛍光ランプＣＦＬ等からなるバックライト等を光学補償部材ＯＰＳを介して実装することで液晶表示装置を製造する。なお、液晶セルの周辺に有する駆動回路にはフレキシブルプリント基板ＦＰＣ１，ＦＰＣ２を介してデータやタイミング信号が供給される。参照符号ＰＣＢは外部信号源と各フレキシブルプリント基板ＦＰＣ１，ＦＰＣ２の間において、当該外部信号源から入力する表示信号を液晶表示装置で表示する信号形式に変換するタイミングコントローラ等が搭載されている。
【００８５】
本実施例のアクティブ・マトリクス基板を使用した液晶表示装置は、その画素回路に上記した優れたポリシリコン薄膜トランジスタ回路を配置することで、電流駆動能力に優れることから高速動作に適している。さらに、閾値電圧のバラツキが小さいために画質の均一性に優れ液晶表示装置を安価に提供できるのが特長である。
【００８６】
また、本実施例のアクティブ・マトリクス基板を用いて有機ＥＬ表示装置を製造することができる。図２２は本発明の画像表示装置の第２例としての有機ＥＬ表示装置の構成例を説明する展開斜視図である。また、図２３は図２２に示された構成要素を一体化した有機ＥＬ表示装置の平面図である。前記した各実施例の何れかのアクティブ・マトリクス基板ＳＵＢ１に有する画素内の電極上に有機ＥＬ素子を形成する。有機ＥＬ素子は、画素内の電極表面から順次、ホール輸送層、発光層、電子輸送層、陰極金属層などを蒸着した積層体から構成される。このような積層層を形成したアクティブ・マトリクス基板ＳＵＢ１の画素領域ＰＡＲの周囲にシール材を配置し、封止基板ＳＵＢＸまたは封止缶で封止する。また、これらの代わりに、保護フィルムを用いても良い。
【００８７】
この有機ＥＬ表示装置は、その駆動回路領域ＤＤＲ、ＧＤＲに外部信号源からの表示用信号をプリント基板ＰＬＢで供給する。このプリント基板ＰＬＢにはインターフェース回路チップＣＴＬが搭載されている。そして、上側ケースであるシールドフレームＳＨＤと下側ケースＣＡＳで一体化して有機ＥＬ表示装置とする。
【００８８】
有機ＥＬ表示装置用のアクティブ・マトリクス駆動では、有機ＥＬ素子が電流駆動発光方式であるために高性能の画素回路の採用が良質な画像の提供には必須であり、ＣＭＯＳ型薄膜トランジスタの画素回路を用いるのが望ましい。また、駆動回路領域に形成する薄膜トランジスタ回路も高速、高精細化には必須である。本実施例のアクティブ・マトリクス基板ＳＵＢ１は、このような要求を満たす高い性能を有している。本実施例の製造方法で製造したアクティブ・マトリクス基板を用いた有機ＥＬ表示装置は本実施例の特長を最大限に発揮する表示装置の１つである。
【００８９】
本発明の半導体膜の製造方法は上記した画像表示装置のアクティブ・マトリクス基板に限るものではなく、また、本発明の製造方法は特許請求の範囲に記載の構成および実施例に記載の構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能であり、例えば各種の半導体装置の製造にも適用することもできる。
【図面の簡単な説明】
【００９０】
【図１】本発明によるラテラル結晶が高歩留まりで得られる条件と原理説明図である。
【図２】固体シリコンと液体シリコンの界面の動く速度と結晶核生成率を説明する図である。
【図３】図１で説明したＸＹ座標上の領域を領域Ａ，Ｂ，Ｃ，Ｄに区分した図である。
【図４】図３に示す領域Ａ，Ｂ，Ｃ，Ｄに対応したｎチャネル薄膜トランジスタの特性を示す図である。
【図５】ラテラル結晶が得られる条件を示す図である。
【図６】ラテラル結晶が高歩留まりで得られる条件を表す図である。
【図７】基板の深さ方向の熱拡散の走査速度依存性を示す説明図である。
【図８】結晶化におけるレーザ光ＳＸＬの走査を説明する模式図である、
【図９】結晶モードを比較する図である。
【図１０】本発明による結晶化方法を説明する図である。
【図１１】本発明による結晶化方法を説明する図である。
【図１２】本発明によるレーザ光の照射装置例と高品質結晶化領域の配置の説明図である。
【図１３】本発明による高品質結晶化領域の配列に関する説明図である。
【図１４】本発明による画像表示装置の製造方法の実施例を説明する工程図である。
【図１５】本発明による画像表示装置の製造方法の実施例を説明する図１４に続く工程図である。
【図１６】本発明による画像表示装置の製造方法の実施例を説明する図１５に続く工程図である。
【図１７】本発明による画像表示装置の製造方法の実施例を説明する図１６に続く工程図である。
【図１８】本発明による画像表示装置の製造方法の実施例を説明する図１７に続く工程図である。
【図１９】図１８に示された構成要素を一体化した有機ＥＬ表示装置の平面図である。
【図２０】本発明の画像表示装置の第１例としての液晶表示装置の構成を説明する展開斜視図である。
【図２１】図２０のＺ−Ｚ線方向で切断した断面図である。
【図２２】本発明の画像表示装置の第２例としての有機ＥＬ表示装置の構成例を説明する展開斜視図である。
【図２３】図２２に示された構成要素を一体化した有機ＥＬ表示装置の平面図である。
【図２４】最も一般的なエキシマパルスレーザ光照射を走査することによるアモルファスシリコン膜の結晶化方法の説明図である。
【図２５】本発明による薄膜トランジスタの一例を示す平面図である。
【符号の説明】
【００９１】
ＳＵＢ１・・・・基板、ＰＡＮ・・・・パネル、ＰＡＲ・・・・画素領域、ＴＬ・・・・改質領域、ＳＸＬ・・・・レーザ光、ＳＰＳＩ・・・・略帯状結晶シリコン膜、ＰＲＥ・・・・プリカーサ膜、ＡＳＩ・・アモルファスシリコン膜、ＰＳＩ・・・・ポリシリコン膜、ＣＣ・・・高性能回路領域、ＯＬ・・・・ビーム間オーバラップ寸法、Ｌ・・・・ビームの長さ、Ｖｓ・・・・走査速度、Ｗ・・・・ビーム幅。
【図１】
2005217214.tif 000003
【図２】
2005217214.tif 000004
【図３】
2005217214.tif 000005
【図４】
2005217214.tif 000006
【図５】
2005217214.tif 000007
【図６】
2005217214.tif 000008
【図７】
2005217214.tif 000009
【図８】
2005217214.tif 000010
【図９】
2005217214.tif 000011
【図１０】
2005217214.tif 000012
【図１１】
2005217214.tif 000013
【図１２】
2005217214.tif 000014
【図１３】
2005217214.tif 000015
【図１４】
2005217214.tif 000016
【図１５】
2005217214.tif 000017
【図１６】
2005217214.tif 000018
【図１７】
2005217214.tif 000019
【図１８】
2005217214.tif 000020
【図１９】
2005217214.tif 000021
【図２０】
2005217214.tif 000022
【図２１】
2005217214.tif 000023
【図２２】
2005217214.tif 000024
【図２３】
2005217214.tif 000025
【図２４】
2005217214.tif 000026
【図２５】
2005217214.tif 000027