(57)【要約】【課題】送信部と、受信部と、送受信データ格納部を備え、外部バスを介してデータ通信を行う複数の通信インタフェースを有するデータ通信装置であって、複数の通信インタフェースとして、同一回路構成の複数の通信インタフェースを設ければ足りるようにし、設計の効率化を図り、費用対効果の高いシステムを構築することができるようにしたデータ通信装置を提供する。【解決手段】ＣＡＮマクロ（通信インタフェース）１８Ａ、１８Ｂ、１８Ｃは、そのいずれかがデータ送信を行う場合、他のＣＡＮマクロにおいては、ＣＡＮバス１上に送出された送信データの受信に応答したＡＣＫ信号の送信が禁止される。【選択図】          図１
2005217577.tif 000002
【特許請求の範囲】
【請求項１】
送信部と、受信部と、送受信データ格納部を備え、外部バスを介してデータ通信を行う複数の通信インタフェースを有するデータ通信装置であって、
前記複数の通信インタフェースは、そのいずれかがデータ送信を行う場合、他の通信インタフェースにおいては、前記外部バス上に送出された送信データの受信に応答して受信応答信号の送信を行わないことを特徴とするデータ通信装置。
【請求項２】
前記複数の通信インタフェースは、受信応答信号送信制御回路を構成するための同一回路構成の受信応答信号送信制御部分回路を有し、前記複数の通信インタフェースの受信応答信号送信制御部分回路間を所定接続して前記受信応答信号送信制御回路が構成され、
前記受信応答信号送信制御回路は、前記複数の通信インタフェースの送信部のいずれかがデータ送信を行う場合には、他の通信インタフェースの送信部が受信応答信号の送信を行うことを禁止することを特徴とする請求項１記載のデータ通信装置。
【請求項３】
前記複数の通信インタフェースの送信部は、データ送信を行うか否かを示す送信表示部を有し、
前記受信応答信号送信制御回路は、前記送信表示部の表示内容に基づいて前記複数の通信インタフェースの送信部を制御することを特徴とする請求項２記載のデータ通信装置。
【請求項４】
前記複数の通信インタフェースの受信応答信号送信制御部分回路間の所定接続は、カスケード接続であることを特徴とする請求項３記載のデータ通信装置。
【請求項５】
前記複数の通信インタフェースは、ＣＡＮプロトコルによる通信を行うＣＡＮマクロであり、
前記送受信データ格納部は、送信／受信メッセージを格納するメッセージバッファであることを特徴とする請求項１記載のデータ通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアル通信プロトコルの一種であるＣＡＮ（Controller Area Network）を採用したシステム（ＣＡＮシステム）を構築する場合等に使用して好適なデータ通信装置に関する。
【背景技術】
【０００２】
図７は従来のＣＡＮシステムの一例の一部分を示す回路図である（例えば、特許文献１参照）。図７中、１はＣＡＮバス、２、３はＣＡＮバス１を介してデータ通信を行うＣＡＮノード、４、５はそれぞれＣＡＮノード２、３用のトランシーバである。
【０００３】
ＣＡＮノード２は、例えば、ＣＡＮ内蔵マイクロコンピュータであり、６は制御用のＣＰＵ（central processing unit）、７は内部バス、８はＣＡＮプロトコルによるデータ通信を行うためのインタフェースであるＣＡＮマクロである。
【０００４】
ＣＡＮマクロ８において、９はデータ送信を行う送信部、１０はデータの受信を行う受信部、１１、１２、１３は送信／受信メッセージを格納するメッセージバッファであり、ＣＡＮプロトコルを用いたデータ通信においては、各ＣＡＮノードは、自分自身のタイミングでデータを送出することができる。
【０００５】
図８はＣＡＮノードからのデータ送信時のＣＡＮバス１上の信号を示すタイムチャートである。図８中、ＳＯＦ、ＩＤ、ＤＡＴＡ、ＥＯＦはデータを送信するＣＡＮノードからの送信信号であり、ＳＯＦはデータフレームの開始を示す信号、ＩＤはＣＡＮノードや送信データの種別等を示す識別子、ＤＡＴＡはデータ本体、ＥＯＤはデータフレームの終了を示す信号である。
【０００６】
また、ＡＣＫはメッセージを受信したＣＡＮノードが送信する受信応答信号であり、ＣＡＮプロトコルを用いたデータ通信においては、メッセージを受信したＣＡＮノードは、ＡＣＫ信号を返すことになっている。
【特許文献１】特開２００２―１７６４２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、ＣＡＮノード２が受信するデータはメッセージバッファ１１〜１３に格納されるが、通常、１つのＩＤに対して１つのメッセージバッファが用いられるため、ＣＡＮバス１に接続されるＣＡＮノードが増加し、ＣＡＮノード２が受信すべきメッセージが増えると、ＣＡＮノード２のメッセージバッファを増やす必要がある。
【０００８】
この場合、単純にＣＡＮマクロ８に搭載するメッセージバッファの数を増やすように設計する場合には、必要とするメッセージバッファの数が異なるごとにＣＡＮマクロの設計が必要となり、設計効率が良くない。
【０００９】
そこで、例えば、メッセージバッファの数を従来の３倍に増やす必要がある場合には、図９に示すように、ＣＡＮマクロ８と同一回路構成のＣＡＮマクロ８Ａ、８Ｂを増設すると共に、ＣＡＮマクロ８、８Ａ、８Ｂの送信部９とトランシーバ４との間に３入力のＯＲ回路１４を設けるように設計することが考えられる。
【００１０】
この設計手法によれば、必要とするメッセージバッファの数に応じて従来構成のＣＡＮマクロ８を増設すると共に、ＣＡＮマクロの送信部とトランシーバとの間にＯＲ回路を設けるだけで足り、必要とするメッセージバッファの数が異なるごとにＣＡＮマクロを設計するということが不必要となる。
【００１１】
しかしながら、ＣＡＮプロトコルでは、メッセージを受信したＣＡＮノードはＡＣＫ信号を返すことになっているので、図９に示すように、必要とするメッセージバッファの数に応じて単純に従来構成のＣＡＮマクロ８を増設すると、ＣＡＮマクロ８、８Ａ、８Ｂのいずれか、例えば、ＣＡＮマクロ８がメッセージを送信すると、同一ＣＡＮノード２内のＣＡＮマクロ８Ａ、８ＢがＡＣＫ信号を返してしまうという不都合が生じる。
【００１２】
本発明は、かかる点に鑑み、送信部と、受信部と、送受信データ格納部を備え、外部バスを介してデータ通信を行う複数の通信インタフェースを有するデータ通信装置であって、複数の通信インタフェースとして、同一回路構成の複数の通信インタフェースを設ければ足りるようにし、設計の効率化を図り、費用対効果の高いシステムを構築することができるようにしたデータ通信装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、送信部と、受信部と、送受信データ格納部を備え、外部バスを介してデータ通信を行う複数の通信インタフェースを有するデータ通信装置であって、複数の通信インタフェースは、そのいずれかがデータ送信を行う場合、他の通信インタフェースにおいては、外部バス上に送出された送信データの受信に応答して受信応答信号の送信を行わないというものである。
【発明の効果】
【００１４】
本発明によれば、複数の通信インタフェースのいずれかが送信を行う場合、他の通信インタフェースにおいては、外部バス上に送出された送信データの受信に応答して受信応答信号の送信を行わないので、複数の通信インタフェースとして、同一回路構成の複数の通信インタフェースを設ければ足りる。したがって、必要とする送受信データ格納部の数が異なるごとに通信インタフェースを設計するということが不必要となり、設計の効率化を図り、費用対効果の高いシステムを構築することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図１〜図６を参照して、本発明の一実施形態について、本発明をＣＡＮシステムを構成するＣＡＮノードとしてのＣＡＮ内蔵マイクロコンピュータに適用した場合を例にして説明する。
【００１６】
図１は本発明の一実施形態を用いてなるＣＡＮシステムの一例の一部分を示す回路図である。図１に示すＣＡＮシステムは、図７に示すＣＡＮノード２の代わりに、本発明の一実施形態であるＣＡＮノード１５を設け、その他については、図７に示す従来のＣＡＮシステムと同様に構成したものである。
【００１７】
ＣＡＮノード１５において、１６は制御用のＣＰＵ、１７は内部バス、１８Ａ、１８Ｂ、１８Ｃは同一回路構成のＣＡＮマクロである。ＣＡＮマクロ１８Ａ、１８Ｂ、１８ＣはＣＡＮプロトコルによるデータ通信を行うためのインタフェースであり、ＣＰＵ１６とＣＡＮマクロ１８Ａ、１８Ｂ、１８Ｃとは内部バス１７を介して接続されている。
【００１８】
ＣＡＮマクロ１８Ａ、１８Ｂ、１８Ｃにおいて、１９Ａ、１９Ｂ、１９Ｃはデータの送信を行う送信部であり、受信応答信号であるＡＣＫ信号を送信する機能を有するものである。
【００１９】
２０Ａ、２０Ｂ、２０Ｃはデータの受信を行う受信部、２１Ａ〜２３Ａ、２１Ｂ〜２３Ｂ、２１Ｃ〜２３Ｃは送信／受信メッセージの格納に使用するメッセージバッファ、２４Ａ、２４Ｂ、２４Ｃは２入力のＯＲ回路である。
【００２０】
ＯＲ回路２４Ａは、一方の入力端子を送信部１９Ａの送信データ出力端子２５Ａに接続され、他方の入力端子をＯＲ回路２４Ｂの出力端子に接続され、出力端子をトランシーバ４の送信データ入力端子に接続されている。
【００２１】
ＯＲ回路２４Ｂは、一方の入力端子を送信部１９Ｂの送信データ出力端子２５Ｂに接続され、他方の入力端子をＯＲ回路２４Ｃの出力端子に接続されている。ＯＲ回路２４Ｃは、一方の入力端子を送信部１９Ｃの送信データ出力端子２５Ｃに接続され、他方の入力端子を接地されている。
【００２２】
したがって、送信部１９Ａからの送信データはＯＲ回路２４Ａ及びトランシーバ４を経由してＣＡＮバス１に送出され、送信部１９Ｂからの送信データはＯＲ回路２４Ｂ、２４Ａ及びトランシーバ４を経由してＣＡＮバス１に送出され、送信部１９Ｃからの送信データはＯＲ回路２４Ｃ、２４Ｂ、２４Ａ及びトランシーバ４を経由してＣＡＮバス１に送出される。
【００２３】
また、トランシーバ４の受信データ出力端子は、受信部２０Ａ、２０Ｂ、２０Ｃの受信データ入力端子に接続されている。したがって、トランシーバ４が受信した受信データは、トランシーバ４から受信部２０Ａ、２０Ｂ、２０Ｃに転送される。
【００２４】
また、送信部１９Ａにおいて、２６Ａは送信部１９Ａがデータを送信中であるか否かを示す送信フラグ、２７Ａは送信フラグ出力端子であり、送信部１９Ａがデータ送信時である場合には、送信フラグ２６Ａの出力＝Ｈレベル（高電位、論理１）となり、データ送信時でない場合には、送信フラグ２６Ａの出力＝Ｌレベル（低電位、論理０）となる。
【００２５】
２８ＡはＡＣＫ送信制御端子であり、送信部１９Ａは、ＡＣＫ送信制御端子２８ＡがＬレベルとされる場合には、ＡＣＫ信号の出力が非禁止とされ、ＡＣＫ送信制御端子２８ＡがＨレベルとされる場合には、ＡＣＫ信号の出力が禁止される。
【００２６】
また、送信部１９Ｂにおいて、２６Ｂは送信部１９Ｂがデータ送信時であるか否かを示す送信フラグ、２７Ｂは送信フラグ出力端子であり、送信部１９Ｂがデータ送信時である場合には、送信フラグ２６Ｂの出力＝Ｈレベルとなり、データ送信時でない場合には、送信フラグ２６Ｂの出力＝Ｌレベルとなる。
【００２７】
２８ＢはＡＣＫ送信制御端子であり、送信部１９Ｂは、ＡＣＫ送信制御端子２８ＢがＬレベルとされる場合には、ＡＣＫ信号の出力が非禁止とされ、ＡＣＫ送信制御端子２８ＢがＨレベルとされる場合には、ＡＣＫ信号の出力が禁止される。
【００２８】
また、送信部１９Ｃにおいて、２６Ｃは送信部１９Ｃがデータ送信時であるか否かを示す送信フラグ、２７Ｃは送信フラグ出力端子であり、送信部１９Ｃがデータ送信時である場合には、送信フラグ２６Ｃの出力＝Ｈレベルとなり、データ送信時でない場合には、送信フラグ２６Ｃの出力＝Ｌレベルとなる。
【００２９】
２８ＣはＡＣＫ送信制御端子であり、送信部１９Ｃは、ＡＣＫ送信制御端子２８ＣがＬレベルとされる場合には、ＡＣＫ信号の出力が非禁止とされ、ＡＣＫ送信制御端子２８ＣがＨレベルとされる場合には、ＡＣＫ信号の出力が禁止される。
【００３０】
また、ＣＡＮマクロ１８Ａ、１８Ｂ、１８Ｃにおいて、２９Ａ、２９Ｂ、２９ＣはＡＣＫ送信制御回路を構成するためのＡＣＫ送信制御部分回路であり、３０Ａ〜３２Ａ、３０Ｂ〜３２Ｂ、３０Ｃ〜３２Ｃは２入力のＯＲ回路である。
【００３１】
３３Ａ，３３Ｂ、３３Ｃはカスケード上位入力端子、３４Ａ、３４Ｂ、３４Ｃはカスケード上位出力端子、３５Ａ、３５Ｂ、３５Ｃはカスケード下位入力端子、３６Ａ、３６Ｂ、３６Ｃはカスケード下位出力端子である。
【００３２】
ＯＲ回路３０Ａは、一方の入力端子をカスケード上位入力端子３３Ａに接続され、他方の入力端子を送信フラグ出力端子２７Ａに接続され、出力端子をカスケード上位出力端子３４Ａに接続されている。
【００３３】
ＯＲ回路３１Ａは、一方の入力端子を送信フラグ出力端子２７Ａに接続され、他方の入力端子をカスケード下位入力端子３５Ａに接続され、出力端子をカスケード下位出力端子３６Ａに接続されている。
【００３４】
ＯＲ回路３２Ａは、一方の入力端子をカスケード上位入力端子３３Ａに接続され、他方の入力端子をカスケード下位入力端子３５Ａに接続され、出力端子をＡＣＫ送信制御端子２８Ａに接続されている。
【００３５】
ＯＲ回路３０Ｂは、一方の入力端子をカスケード上位入力端子３３Ｂに接続され、他方の入力端子を送信フラグ出力端子２７Ｂに接続され、出力端子をカスケード上位出力端子３４Ｂに接続されている。
【００３６】
ＯＲ回路３１Ｂは、一方の入力端子を送信フラグ出力端子２７Ｂに接続され、他方の入力端子をカスケード下位入力端子３５Ｂに接続され、出力端子をカスケード下位出力端子３６Ｂに接続されている。
【００３７】
ＯＲ回路３２Ｂは、一方の入力端子をカスケード上位入力端子３３Ｂに接続され、他方の入力端子をカスケード下位入力端子３５Ｂに接続され、出力端子をＡＣＫ送信制御端子２８Ｂに接続されている。
【００３８】
ＯＲ回路３０Ｃは、一方の入力端子をカスケード上位入力端子３３Ｃに接続され、他方の入力端子を送信フラグ出力端子２７Ｃに接続され、出力端子をカスケード上位出力端子３４Ｃに接続されている。
【００３９】
ＯＲ回路３１Ｃは、一方の入力端子を送信フラグ出力端子２７Ｃに接続され、他方の入力端子をカスケード下位入力端子３５Ｃに接続され、出力端子をカスケード下位出力端子３６Ｃに接続されている。
【００４０】
ＯＲ回路３２Ｃは、一方の入力端子をカスケード上位入力端子３３Ｃに接続され、他方の入力端子をカスケード下位入力端子３５Ｃに接続され、出力端子をＡＣＫ送信制御端子２８Ｃに接続されている。
【００４１】
また、カスケード上位入力端子３３Ａは、接地されてＬレベルに固定され、カスケード上位出力端子３４Ａはカスケード上位入力端子３３Ｂに接続され、カスケード上位出力端子３４Ｂはカスケード上位入力端子３３Ｃに接続され、カスケード上位出力端子３４Ｃは外部に対して非接続とされている。
【００４２】
カスケード下位入力端子３５Ｃは、接地されてＬレベルに固定され、カスケード下位出力端子３６Ｃはカスケード下位入力端子３５Ｂに接続され、カスケード下位出力端子３６Ｂはカスケード下位入力端子３５Ａに接続され、カスケード下位出力端子３６Ａは外部に対して非接続とされている。このように、本実施形態では、ＡＣＫ送信制御部分回路２９Ａ、２９Ｂ、２９Ｃを同一回路構成とされ、カスケード接続されている。
【００４３】
図２及び図３はそれぞれＣＡＮマクロ１８Ａがデータを送信する場合の動作を説明するための回路図及びタイムチャートであり、図３（Ａ）はＣＡＮマクロ１８Ａがデータを送信する場合のＣＡＮバス１上の信号、図３（Ｂ）は送信フラグ２６Ａの出力である。
【００４４】
即ち、ＣＡＮマクロ１８Ａがデータを送信する場合には、図２に示すように、送信部１９Ａの送信フラグ２６Ａの出力＝Ｈレベル、送信部１９Ｂ、１９Ｃの送信フラグ２６Ｂ、２６Ｃの出力＝Ｌレベルとなる。
【００４５】
この結果、ＯＲ回路３０Ａの出力＝Ｈレベル、ＯＲ回路３２Ｂの出力＝Ｈレベル、送信部１９ＢのＡＣＫ送信制御端子２８Ｂのレベル＝Ｈレベルとなり、送信部１９ＢからのＡＣＫ信号の送信が禁止される。
【００４６】
また、ＯＲ回路３０Ｂの出力＝Ｈレベル、ＯＲ回路３２Ｃの出力＝Ｈレベル、送信部１９ＣのＡＣＫ送信制御端子２８Ｃのレベル＝Ｈレベルとなり、送信部１９ＣからのＡＣＫ信号が送信されることが禁止される。
【００４７】
したがって、ＣＡＮマクロ１８Ａがデータを送信する場合には、ＣＡＮマクロ１８Ａの送信部１９Ａの送信データ出力端子２５ＡにＳＯＦ信号、ＩＤ信号、ＤＡＴＡ信号、ＥＯＦ信号が順に出力されることになるが、ＣＡＮマクロ１８Ｂ、１８Ｃの送信部１９Ｂ、１９Ｃの送信データ出力端子２５Ｂ、２５Ｃには、受信部２０Ｂ、２０Ｃによる送信部１９Ａからの送信データの受信に応答してＡＣＫ信号が出力されることがない。
【００４８】
図４はＣＡＮマクロ１８Ｂがデータを送信する場合の動作を説明するための回路図である。即ち、ＣＡＮマクロ１８Ｂがデータを送信する場合には、図４に示すように、送信部１９Ｂの送信フラグ２６Ｂの出力＝Ｈレベル、送信部１９Ａ、１９Ｃの送信フラグ２６Ａ、２６Ｃの出力＝Ｌレベルとなる。
【００４９】
この結果、ＯＲ回路３０Ｂの出力＝Ｈレベル、ＯＲ回路３２Ｃの出力＝Ｈレベル、送信部１９ＣのＡＣＫ送信制御端子２８Ｃのレベル＝Ｈレベルとなり、送信部１９ＣからのＡＣＫ信号の送信が禁止される。
【００５０】
また、ＯＲ回路３１Ｂの出力＝Ｈレベル、ＯＲ回路３２Ａの出力＝Ｈレベル、送信部１９ＡのＡＣＫ送信制御端子２８Ａのレベル＝Ｈレベルとなり、送信部１９ＡからのＡＣＫ信号の送信が禁止される。
【００５１】
したがって、ＣＡＮマクロ１８Ｂがデータを送信する場合には、ＣＡＮマクロ１８Ｂの送信部１９Ｂの送信データ出力端子２５ＢにＳＯＦ信号、ＩＤ信号、ＤＡＴＡ信号、ＥＯＦ信号が順に出力されることになるが、ＣＡＮマクロ１８Ａ、１８Ｃの送信部１９Ａ、１９Ｃの送信データ出力端子２５Ａ、２５Ｃには、受信部１９Ａ、１９Ｃによる送信部１９Ｂからの送信データの受信に応答してＡＣＫ信号が出力されることがない。
【００５２】
図５はＣＡＮマクロ１８Ｃがデータを送信する場合の動作を説明するための回路図である。即ち、ＣＡＮマクロ１８Ｃがデータを送信する場合には、図５に示すように、送信部１９Ｃの送信フラグ２６Ｃの出力＝Ｈレベル、送信部１９Ａ、１９Ｂの送信フラグ２６Ａ、２６Ｂの出力＝Ｌレベルとなる。
【００５３】
この結果、ＯＲ回路３１Ｃの出力＝Ｈレベル、ＯＲ回路３２Ｂの出力＝Ｈレベル、送信部１９ＢのＡＣＫ送信制御端子２８Ｂのレベル＝Ｈレベルとなり、送信部１９ＢからのＡＣＫ信号の送信が禁止される。
【００５４】
また、ＯＲ回路３１Ｂの出力＝Ｈレベル、ＯＲ回路３２Ａの出力＝Ｈレベル、送信部１９ＡのＡＣＫ送信制御端子２８Ａのレベル＝Ｈレベルとなり、送信部１９ＡからのＡＣＫ信号の送信が禁止される。
【００５５】
したがって、ＣＡＮマクロ１８Ｃがデータを送信する場合には、ＣＡＮマクロ１８Ｃの送信部１９Ｃの送信データ出力端子２５ＣにＳＯＦ信号、ＩＤ信号、ＤＡＴＡ信号、ＥＯＦ信号が順に出力されることになるが、ＣＡＮマクロ１８Ａ、１８Ｂの送信部１９Ａ、１９の送信データ出力端子２５Ａ、２５Ｂには、受信部２０Ａ、２０Ｂによる送信部１９Ｃからの送信データの受信に応答してＡＣＫ信号が出力されることがない。
【００５６】
図６はＣＡＮノード１５がデータを送信しない場合の動作を説明するため回路図である。即ち、ＣＡＮノード１５がデータを送信しない場合には、送信部１９Ａ、１９Ｂ、１９Ｃの送信フラグ２６Ａ、２６Ｂ、２６Ｃの出力＝Ｌレベルとなる。
【００５７】
この結果、ＯＲ回路３０Ａの出力＝Ｌレベル、ＯＲ回路３０Ｂの出力＝Ｌレベル、ＯＲ回路３２Ｃの出力＝Ｌレベル、送信部１９ＣのＡＣＫ送信制御端子２８Ｃのレベル＝Ｌレベルとなり、送信部１９ＣからのＡＣＫ信号の送信が非禁止とされる。
【００５８】
また、ＯＲ回路３１Ｃの出力＝Ｌレベル、ＯＲ回路３２Ｂの出力＝Ｌレベル、送信部１９ＢのＡＣＫ送信制御端子２８Ｂのレベル＝Ｌレベルとなり、送信部１９ＢからのＡＣＫ信号の送信が非禁止とされる。
【００５９】
また、ＯＲ回路３１Ｂの出力＝Ｌレベル、ＯＲ回路３２Ａの出力＝Ｌレベル、送信部１９ＡのＡＣＫ送信制御端子２８Ａのレベル＝Ｌレベルとなり、送信部１９ＡからのＡＣＫ信号の送信が非禁止とされる。
【００６０】
以上のように、本発明の一実施形態においては、メッセージバッファの数を図７に示す従来のＣＡＮノード２の場合の３倍としているが、これを同一回路構成の３個のＣＡＮマクロ１８Ａ、１８Ｂ、１８Ｃを設け、ＡＣＫ送信制御部分回路２９Ａ、２９Ｂ、２９Ｃをカスケード接続することで行っている。
【００６１】
そして、ＣＡＮマクロ１８Ａ、１８Ｂ、１８Ｃのいずれかがデータ送信を行う場合には、他のＣＡＮマクロにおいては、ＣＡＮバス１上に送出された送信データの受信に応答してＡＣＫ信号の送信を行うことがないように、送信部１９Ａ、１９Ｂ、１９Ｃ及びＡＣＫ送信制御部分回路２９Ａ、２９Ｂ、２９Ｃを構成している。
【００６２】
したがって、本発明の一実施形態の設計手法によれば、必要とするメッセージバッファの数が異なるごとにＣＡＮマクロを設計するということが不必要となり、設計の効率化を図り、費用対効果の高いＣＡＮシステムを構築することができる。
【００６３】
なお、本発明の一実施形態では、メッセージバッファの数を図７に示す従来例の３倍にする場合を例にして述べたが、本発明は、メッセージバッファの数を図７に示す従来例の２倍以上にする場合に適用することができる。
【００６４】
また、ＡＣＫ送信制御部分回路２９Ａ、２９Ｂ、２９Ｃは、いずれかのＣＡＮマクロの送信フラグの出力を他のＣＡＮマクロのＡＣＫ送信制御端子に伝播できるものであれば良く、図１に示す回路に限定されない。
【００６５】
また、本発明の一実施形態では、本発明をＣＡＮ内蔵マイクロコンピュータに適用した場合を例にして説明したが、本発明は、これに限らず、ＡＣＫ信号のような受信応答信号を送信する機能を有する送信部と、受信部と、送受信データ格納部を備え、外部バスを介してデータ通信を行う複数の通信インタフェースを有するデータ通信装置に広く適用することができる。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施形態を用いてなるＣＡＮシステムの一例の一部分を示す回路図である。
【図２】本発明の一実施形態内のＣＡＮマクロがデータを送信する場合の動作を説明するための回路図である。
【図３】本発明の一実施形態内のＣＡＮマクロがデータを送信する場合の動作を説明するためのタイムチャートである。
【図４】本発明の一実施形態内のＣＡＮマクロがデータを送信する場合の動作を説明するための回路図である。
【図５】本発明の一実施形態内のＣＡＮマクロがデータを送信する場合の動作を説明するための回路図である。
【図６】本発明の一実施形態がデータを送信しない場合の動作を説明するための回路図である。
【図７】従来のＣＡＮシステムの一例の一部分を示す回路図である。
【図８】ＣＡＮノードからのデータ送信時のＣＡＮバス上の信号を示すタイムチャートである。
【図９】ＣＡＮシステムの参考例の一部分を示す回路図である。
【符号の説明】
【００６７】
１…ＣＡＮバス
２、３…ＣＡＮノード
４、５…トランシーバ
６…ＣＰＵ
７…内部バス
８、８Ａ、８Ｂ…ＣＡＮマクロ
９…送信部
１０…受信部
１１、１２、１３…メッセージバッファ
１４…ＯＲ回路
１５…ＣＡＮノード
１６…ＣＰＵ
１７…内部バス
１８Ａ、１８Ｂ、１８Ｃ…ＣＡＮマクロ
１９Ａ、１９Ｂ、１９Ｃ…送信部
２０Ａ、２０Ｂ、２０Ｃ…受信部
２１Ａ〜２３Ａ、２１Ｂ〜２３Ｂ、２１Ｃ〜２３Ｃ…メッセージバッファ
２４Ａ、２４Ｂ、２４Ｃ…ＯＲ回路
２５Ａ、２５Ｂ、２５Ｃ…送信データ出力端子
２６Ａ、２６Ｂ、２６Ｃ…送信フラグ
２７Ａ、２７Ｂ、２７Ｃ…送信フラグ出力端子
２８Ａ、２８Ｂ、２８Ｃ…ＡＣＫ送信制御端子
２９Ａ、２９Ｂ、２９Ｃ…ＡＣＫ送信制御部分回路
３０Ａ〜３２Ａ、３０Ｂ〜３２Ｂ、３０Ｃ〜３２Ｃ…ＯＲ回路
３３Ａ，３３Ｂ、３３Ｃ…カスケード上位入力端子
３４Ａ、３４Ｂ、３４Ｃ…カスケード上位出力端子
３５Ａ、３５Ｂ、３５Ｃ…カスケード下位入力端子
３６Ａ、３６Ｂ、３６Ｃ…カスケード下位出力端子
【図１】
2005217577.tif 000003
【図２】
2005217577.tif 000004
【図３】
2005217577.tif 000005
【図４】
2005217577.tif 000006
【図５】
2005217577.tif 000007
【図６】
2005217577.tif 000008
【図７】
2005217577.tif 000009
【図８】
2005217577.tif 000010
【図９】
2005217577.tif 000011