(57)【要約】      （修正有）【課題】有効誘電率ｋeffを低下させ、相互接続のレベル間垂直容量を低く維持し、強度の高い半導体デバイスおよび製造方法を提供する。【解決手段】デバイスを製造するための方法は、少なくとも１つの相互接続１３０を有する絶縁層１２０を有する構造を設けるステップと、絶縁層の上にサブ・リソグラフィ・テンプレート・マスク１５０を形成するステップとを含む。選択的なエッチング・ステップを用いて、サブ・リソグラフィ・テンプレート・マスクを介して絶縁層をエッチングして、少なくとも１つの相互接続の付近にサブ・リソグラフィ・フィーチャ１３５ａを形成する。【選択図】図４
2005217420.tif 000002
【特許請求の範囲】
【請求項１】
構造を製造する方法であって、
少なくとも１つの相互接続を有する絶縁層を含む構造を設けるステップと、
前記絶縁層の上にサブ・リソグラフィ・テンプレート・マスクを形成するステップと、
前記サブ・リソグラフィ・テンプレート・マスクを介して前記絶縁層を選択的にエッチングして、前記少なくとも１つの相互接続の側壁に及ぶサブ・リソグラフィ・フィーチャを形成するステップと、
を備える方法。
【請求項２】
前記サブ・リソグラフィ・フィーチャが、前記絶縁層における実質的に垂直なカラムであることを特徴とする、請求項１に記載の方法。
【請求項３】
前記サブ・リソグラフィ・フィーチャが、更に、前記サブ・リソグラフィ・テンプレート・マスクの下のキャッピング層に形成され前記少なくとも１つの相互接続の直径または断面よりも小さく前記絶縁層における前記実質的に垂直なカラムと実質的に等しい直径または断面を有する複数のホールを含むことを特徴とする、請求項２に記載の方法。
【請求項４】
前記エッチング・ステップが、異方性エッチングであり、ナノ・カラムとして画定される複数の前記サブ・リソグラフィ・フィーチャを形成することを特徴とする、請求項１に記載の方法。
【請求項５】
前記エッチング・ステップが、少なくとも隣接したナノ・カラムを併合させ前記少なくとも１つの相互接続の下にアンダーカットを設ける等方性エッチングを含むことを特徴とする、請求項４に記載の方法。
【請求項６】
前記サブ・リソグラフィ・フィーチャが、前記絶縁層における実質的に垂直なカラムであり、
前記サブ・リソグラフィ・フィーチャが、更に、前記少なくとも１つの相互接続の直径よりも小さく前記絶縁層における前記実質的に垂直なカラムと実質的に等しい直径を有する複数のホールを含み、該ホールの上部は先細になっていることを特徴とする、請求項１に記載の方法。
【請求項７】
前記形成するステップの前にキャッピング層を付着し、前記キャッピング層の上部をピンチオフしてサブ・リソグラフィ直径を有するピンチオフ構造を形成するステップを更に備えることを特徴とする、請求項１に記載の方法。
【請求項８】
前記キャッピング層の上部上に絶縁層を付着して前記ピンチオフ構造を形成するステップを更に備えることを特徴とする、請求項７に記載の方法。
【請求項９】
前記絶縁層を付着するステップが、前記少なくとも１つの相互接続の前記側壁に絶縁材料を形成し、これが前記エッチング・ステップの間にエッチングにより除去されたことを特徴とする、請求項８に記載の方法。
【請求項１０】
前記サブ・リソグラフィ・テンプレート・マスクが、拡散層上に形成された遮断コポリマー・ナノテンプレートであり、前記拡散層が、前記遮断コポリマー・ナノテンプレートから転写されたフィーチャを有するマスクとして機能することを特徴とする、請求項１に記載の方法。
【請求項１１】
前記遮断コポリマー・ナノテンプレートが、隣接する相互接続間の間隔よりも小さいフィーチャを有することを特徴とする、請求項１０に記載の方法。
【請求項１２】
前記遮断コポリマー・ナノテンプレートが、自己集合して実質的に均一に離間したホールまたはフィーチャになる物質であることを特徴とする、請求項１０に記載の方法。
【請求項１３】
前記遮断コポリマー・ナノテンプレートの前記フィーチャが、５ｎｍ未満から１００ｎｍ間での範囲であることを特徴とする、請求項１０に記載の方法。
【請求項１４】
前記遮断コポリマー・ナノテンプレートが、（ｉ）部分的に、前記絶縁層上の遮断レジストの上、および（ｉｉ）前記遮断レジストの下、の一方に形成され、前記遮断レジストが、隣接する相互接続間の間隔よりも大きいフィーチャを含むことを特徴とする、請求項１に記載の方法。
【請求項１５】
前記絶縁層に前記サブ・リソグラフィ・フィーチャを形成した後に、前記遮断コポリマー・ナノテンプレートおよび前記遮断レジストを除去するステップを更に備えることを特徴とする、請求項１４に記載の方法。
【請求項１６】
前記絶縁層の上にキャッピング層を設けるステップを更に備えることを特徴とする、請求項１５に記載の方法。
【請求項１７】
前記サブ・リソグラフィ・テプレート・マスクが、凝集を生じるように処理された金属付着層であることを特徴とする、請求項１に記載の方法。
【請求項１８】
前記金属付着層が、Ａｕ、Ａｇ、Ｉｎ、Ｓｎ、およびＧａの１つの物質を含むことを特徴とする、請求項１７に記載の方法。
【請求項１９】
前記凝集が、アニーリングによって形成され、前記凝集が、１ｎｍから５０ｎｍまでの範囲のサブ・リソグラフィ・フィーチャを作成することを特徴とする、請求項１８に記載の方法。
【請求項２０】
前記アニーリングが、エッチング・ステップにおいてマスクとして用いられるナノ・アイランドを生じさせることを特徴とする、請求項１９に記載の方法。
【請求項２１】
前記金属付着層が、キャッピング層の上に付着されることを特徴とする、請求項１７に記載の方法。    
【請求項２２】
前記キャッピング層が、ＳｉＮ、ＳｉＣ、およびＳｉＣＯＨの１つからの物質から形成されることを特徴とする、請求項２１に記載の方法。
【請求項２３】
前記金属付着層に形成された前記サブ・リソグラフィ・フィーチャを介して前記キャッピング層をエッチングして、前記金属付着層における前記フィーチャに対応して孔を形成するステップと、
前記金属付着層を除去するステップと、
前記キャッピング層をマスクとして前記絶縁層をエッチングして、前記サブ・リソグラフィ・フィーチャを形成するステップと、
を更に備えることを特徴とする、請求項２１に記載の方法。
【請求項２４】
前記サブ・リソグラフィ・フィーチャが実質的に垂直な孔であることを特徴とする、請求項２３に記載の方法。
【請求項２５】
前記少なくとも１つの相互接続間で隣接する垂直孔を併合させるステップを更に備えることを特徴とする、請求項２４に記載の方法。
【請求項２６】
前記サブ・リソグラフィ・フィーチャが、前記絶縁層のものよりも第２の材料によって埋め戻されていることを特徴とする、請求項２３に記載の方法。
【請求項２７】
前記サブ・リソグラフィ・フィーチャの上に封止キャップを設けるステップを更に備えることを特徴とする、請求項２３に記載の方法。
【請求項２８】
前記サブ・リソグラフィ・フィーチャが、前記絶縁層のものとは異なる第２の材料によって埋められていることを特徴とする、請求項１に記載の方法。
【請求項２９】
前記封止キャップが、５ｎｍから５０ｎｍまでの範囲の厚さを有するＳｉＮまたはＳｉＣの物質から選択されることを特徴とする、請求項２７に記載の方法。
【請求項３０】
前記封止キャップ層上に異なる特性を有する絶縁材料を付着するステップを更に備えることを特徴とする、請求項２７に記載の方法。
【請求項３１】
前記サブ・リソグラフィ・テンプレート・マスクが、電子ビーム、ｘ線、またはＥＵＶリソグラフィを用いて、レジストにおけるランダムなホール・パターンから形成されることを特徴とする、請求項１に記載の方法。
【請求項３２】
前記サブ・リソグラフィ・テンプレート・マスクが、細孔形成剤を用いた２相ポリマー・マスクにおけるランダムなホール・パターンであることを特徴とする、請求項１に記載の方法。
【請求項３３】
前記サブ・リソグラフィ・テンプレート・マスクの下にダイブロック・パターニング・マスクを形成するステップを更に備えることを特徴とする、請求項１に記載の方法。
【請求項３４】
前記サブ・リソグラフィ・テンプレート・マスクの上または下のいずれかにスプラ・リソグラフィ・マスクを設けるステップを更に備えることを特徴とする、請求項３４に記載の方法。
【請求項３５】
前記スプラ・リソグラフィ・マスクが、最小相互接続間隔よりも大きい寸法を有する少なくとも１つの領域の上にギャップが形成されるのを防ぐことを特徴とする、請求項３４に記載の方法。
【請求項３６】
構造を製造する方法であって、
複数の相互接続を有する絶縁層を有する構造を設けるステップと、
前記絶縁層の上に絶縁拡散バリア層を形成するステップと、
前記絶縁拡散バリア層の上に遮断構造を形成するステップと、
前記絶縁拡散バリア層の上にサブ・リソグラフィ・フィーチャを有するサブ・リソグラフィ・テンプレート・マスクを形成するステップと、
前記サブ・リソグラフィ・テンプレート・マスクを介して前記絶縁拡散バリア層および前記絶縁層を選択的にエッチングして、前記絶縁層にサブ・リソグラフィ・フィーチャを形成するステップと、
を備えることを特徴とする方法。
【請求項３７】
前記遮断構造が、前記サブ・リソグラフィ・テンプレート・マスクの下または上の一方に形成されることを特徴とする、請求項３６に記載の方法。
【請求項３８】
前記サブ・リソグラフィ・フィーチャが、前記複数の相互接続の各々の直径よりも小さく前記絶縁層に形成された垂直カラムよりも小さい直径を有する複数のホールを含むことを特徴とする、請求項３６に記載の方法。
【請求項３９】
前記エッチング・ステップが、異方性エッチングおよび等方性エッチングを含み、前記サブ・リソグラフィ・フィーチャ間の区画を溶解し前記複数の相互接続の少なくとも１つの下にアンダーカットを設けることを特徴とする、請求項３６に記載の方法。
【請求項４０】
前記サブ・リソグラフィ・フィーチャが、前記絶縁層における実質的に垂直なカラムであり、
前記サブ・リソグラフィ・フィーチャが、更に、前記絶縁層における前記実質的に垂直なカラムの直径または断面にほぼ等しい直径または断面を有する前記絶縁拡散バリア層における複数のホールを含むことを特徴とする、請求項３６に記載の方法。
【請求項４１】
キャッピング層によって前記ホールの上部をピンチオフするステップを更に備えることを特徴とする、請求項４０に記載の方法。
【請求項４２】
前記サブ・リソグラフィ・テンプレート・マスクが、５ｎｍ未満から１００ｎｍまでの範囲のフィーチャを有する遮断コポリマー・ナノテンプレートを含み、
前記遮断構造がダイブロック・マスクであることを特徴とする、請求項３６に記載の方法。
【請求項４３】
前記サブ・リソグラフィ・テンプレート・マスクが、凝集を生じるように処理された金属付着層であり、前記凝集が、前記エッチング・ステップにおいてマスクとして用いられるナノ・メートル規模のアイランドを作成することを特徴とする、請求項３６に記載の方法。
【請求項４４】
前記サブ・リソグラフィ・フィーチャが、前記絶縁層のものとは異なる第２の材料によって埋められていることを特徴とする、請求項３６に記載の方法。
【請求項４５】
前記絶縁層における前記サブ・リソグラフィの上に封止キャップを付着してピンチオフを形成するステップと、
前記封止キャップ層上に絶縁材料を付着するステップと、
を備えることを特徴とする、請求項３６に記載の方法。
【請求項４６】
前記サブ・リソグラフィ・テンプレート・マスクが、（ｉ）電子ビーム、ｘ線、またはＥＵＶリソグラフィを用いた、レジストにおけるランダムなホール・パターン、および（ｉｉ）細孔形成剤を用いた、２相ポリマー・マスクにおけるランダムなホール・パターンの一方から形成されることを特徴とする、請求項３６に記載の方法。
【請求項４７】
前記エッチング・ステップが、前記複数の相互接続の側壁から絶縁材料を除去し、前記絶縁材料が後にその上に再付着されることを特徴とする、請求項３６に記載の方法。
【請求項４８】
前記サブ・リソグラフィ・フィーチャの上に絶縁材料を付着してピンチオフ部を形成し、前記複数の相互接続の一部の側壁上に絶縁材料を設けるステップを更に備えることを特徴とする、請求項３６に記載の方法。
【請求項４９】
半導体デバイスであって、
少なくとも１つの相互接続を有する絶縁層と、
前記絶縁層に形成され、前記相互接続の最小間隔よりも大きい少なくとも１つのギャップと、
を備えることを特徴とする、半導体デバイス。
【請求項５０】
前記絶縁層の上部の上に形成され、前記少なくとも１つのギャップと連通し、前記少なくとも１つのギャップのいずれよりも小さい直径を有する複数のサブ・リソグラフィ・フィーチャを更に備えることを特徴とする、請求項４９に記載のデバイス。
【請求項５１】
前記サブ・リソグラフィ・フィーチャが、前記少なくとも１つのギャップと連通するピンチオフ部であることを特徴とする、請求項５０に記載のデバイス。
【請求項５２】
少なくとも１つのギャップの各々をピンチオフするために前記絶縁層上に形成された封止層を更に備えることを特徴とする、請求項５１に記載のデバイス。
【請求項５３】
前記ピンチオフ部が、前記絶縁層上に付着された拡散バリア層に形成されることを特徴とする、請求項５２に記載のデバイス。    
【請求項５４】
前記少なくとも１つのギャップが、前記少なくとも１つの相互接続フィーチャに隣接した側壁上の絶縁材料を含むことを特徴とする、請求項５１に記載のデバイス。
【請求項５５】
前記少なくとも１つのギャップおよび前記複数のサブ・リソグラフィ・フィーチャが、各々、前記少なくとも１つの相互接続のものよりも小さい断面を有することを特徴とする、請求項５４に記載のデバイス。
【請求項５６】
前記ギャップが、スクライブ線領域には存在しないことを特徴とする、請求項４９に記載のデバイス。
【請求項５７】
前記ギャップがバイア付近には存在しないことを特徴とする、請求項４９に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスおよび製造方法に関し、更に具体的には、誘電材料内にサブ・リソグラフィ・フィーチャ（feature）を製造して、かかる材料の有効誘電率を小さくする半導体デバイスおよび製造方法に関する。
【背景技術】
【０００２】
集積回路（ＩＣ）等の超小型電子半導体デバイスを製造するため、シリコン・ウエハ上に多くの異なる金属層および絶縁層を選択的に付着する。絶縁層は、例えば、二酸化シリコン、酸窒化シリコン、フッ素化シリケート・ガラス（ＦＳＧ：fluorinated silicate glass）等とすることができる。これらの絶縁層は、金属層間に付着され、すなわちレベル間誘電体（ＩＬＤ：interlevel dielectric）であり、それらの間の電気的絶縁として作用したり、他の既知の機能を発揮したりすることができる。これらの層は、通常、例えば、プラズマ・エンハンス化学気相付着法（ＰＥＣＶＤ：plasma enhanced chemical vapor deposition）、化学気相付着法（ＣＶＤ：chemical vapor deposition）または他のプロセス等のいずれかの周知の方法によって付着する。
【０００３】
金属層は、それらの間にある絶縁層にエッチングしたバイアを通るメタライゼーションによって、相互に接続されている。更に、相互接続は、誘電（絶縁）層内で別個に設けられる。これを達成するため、積層された金属層および絶縁層に、フォトリソグラフィ処理を行って、所定のＩＣ設計と一致するパターンを設ける。一例として、構造の上層を、マスクを介してパターニングするための光反応性ポリマー物質のフォトレジスト層で被覆する。次いで、マスクを介してフォトレジスト層上に、可視光または紫外線光を用いたフォトリソグラフィ・プロセスを行って、マスク・パターン中のフォトレジスト層を露光する。ウエハ基板の上部に反射防止コーティング（ＡＲＣ：antireflective coating）層を設けて、フォトレジスト層に戻る光の反射を最小限に抑え、いっそう均一な処理を行うことができる。エッチングは、材料の物理的および化学的特性に応じて、異方性または等方性エッチング、およびウエットまたはドライ・エッチングによって実行することができる。製造プロセスにかかわらず、超大規模集積回路（ＶＬＳＩ：very large scale integration）においてデバイス・コンポーネントの集積度を最大限にするため、コンポーネントの密度を高めることが必要である。
【０００４】
二酸化シリコン材料は、その熱安定性および機械的強度のために絶縁材料として用いられてきたが、近年、もっと低い誘電率の材料を用いることによって、より優れたデバイス性能を達成可能であることがわかっている。より低い誘電率の絶縁材料を用いることにより、構造のキャパシタンスを低減することができ、このためデバイス速度が上がる。しかしながら、例えばＳｉＬＫ（Ｄｏｗ  Ｃｈｅｍｉｃａｌ  Ｃｏ．（ミシガン州ミッドランド）によって製造される）等の有機低ｋ誘電材料を用いると、例えば二酸化シリコン等の従来の誘電材料よりも機械的強度が低くなる傾向がある。用途によっては、以下の材料を、デバイス内で他の材料と組み合わせると、ある有効誘電率を有することがわかっている。例えば、（ｉ）ドーピングしていないシリコン・グラス（ＵＳＧ：undoped silicon glass）は、ｋが４．１であり、ｋeffが約４．３である。（ｉｉ）ＵＳＧおよびフルオロシリケート・ガラス（ＦＳＧ：fluorosilicate glass）（ｋは３．６）は、二層ｋeffが約３．８である。（ｉｉｉ）有機シリケート・ガラス（ＯＳＧ：organo silicate glass）は、ｋが２．９であり、ｋeffが約３．０である。（ｉｖ）多孔性ＯＳＧは、ｋが２．２であり、多孔性ＯＳＧおよびＯＳＧの二層はｋeffが約２．４である。
【０００５】
低ｋ誘電体またはハイブリッド低ｋ誘電体積層を有するデバイスを構築することによって、配線容量結合の大きなレベル内配線間成分は低減し、このため、最終構造の全体的な頑強さおよび信頼性を改善しながら、低ｋ材料の利点を最大限にする。有機および半有機低ｋ誘電体の高い熱膨張係数（ＣＴＥ）が引き起こす熱サイクル応力によるバイア抵抗劣化またはバイアの剥離が比較的生じやすいことが知られているが、酸化物／低ｋ誘電体ハイブリッド積層構造は、「全て低ｋ」の誘電体積層よりもはるかに頑強である。しかし、より低い誘電率の誘電体の全体的な強度は著しく低下する。
【０００６】
例えば酸化物／低ｋ誘電体ハイブリッド積層構造を含む誘電率の低い材料を用いる場合であっても、相互接続およびバイア間の誘電材料内に空隙のチャネルを形成することにより、多レベル構造の有効ｋ（ｋeff）または誘電材料のｋを低くすることによって、デバイスの電気的特性を更に改善する可能性がある。チャネルは、真空充填され、約１の誘電率を有する。かかるチャネルを用いることによって、誘電率の高い誘電材料を用いて、電気的特性を低下させることなく、構造の全体的な強度を高めることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
既知のシステムにおいては、解像度以下（sub-resolution）のリソグラフィ・プロセスを用いて、かかるチャネルを形成している。これは、通常、新しい製造プロセスおよびツール・セットから成り、半導体デバイスの製造の全体的なコストを増す。更に、解像度以下のリソグラフィ・プロセスでは、空のスペースに広い溝をエッチングする必要があるが、このスペースは、ＩＬＤ  ＰＥＣＶＤ付着によってピンチオフすることができない。加えて、チャネルにより配線間容量は小さくなるが、広い配線では、レベル間容量は大きいままである。これは、むろん、デバイスの全体的な電気的特性に影響を及ぼす。また、より高いレベルからのバイア付近にエア・ギャップが生じ、これらの領域においてめっき浴または金属充填を危険にさらす可能性がある。最後に、既知のプロセスでは、等方性エッチングを行う必要があるが、これは相互接続の下部をエッチングして、これを支持なしまたは浮動状態とし、これによってデバイスの全構造および電気的性能を劣化させる恐れがある。
【０００８】
本発明は、これらおよび他の問題を解決することを意図している。
【課題を解決するための手段】
【０００９】
本発明の第１の態様では、半導体構造を製造するための方法は、少なくとも１つの相互接続を有する絶縁層を有する構造を設けるステップと、その絶縁層の上にサブ・リソグラフィ・テンプレート・マスクを形成するステップとを含む。選択的なエッチング・ステップを用いて、サブ・リソグラフィ・テンプレート・マスクを介して絶縁層をエッチングして、少なくとも１つの相互接続の側壁に及ぶサブ・リソグラフィ・フィーチャを形成する。
【００１０】
本発明の別の態様では、この方法は、複数の相互接続を有する絶縁層を含む構造を設けるステップと、絶縁層の上に遮断構造を形成するステップとを含む。この方法は、更に、遮断構造の上にサブ・リソグラフィ・フィーチャを有するサブ・リソグラフィ・テンプレート・マスクを形成するステップと、サブ・リソグラフィ・テンプレート・マスクを介して遮断構造および絶縁層を選択的にエッチングして、絶縁層にサブ・リソグラフィ・フィーチャを形成するステップとを含む。
【００１１】
本発明の更に別の態様では、半導体デバイスは、相互接続の最小間隔よりも広くにわたる絶縁層に形成された少なくとも１つのギャップを有する絶縁層を含む。
【発明を実施するための最良の形態】
【００１２】
本発明は、誘電（絶縁）材料にチャネル（または孔）を設けて全体的なデバイス性能を改善するための半導体デバイスおよび製造方法を対象とする。本発明の方法は、新しい製造プロセスもツールも必要とせず、新しい材料を最終構造に導入せず、更に、解像度以下のフォトリソグラフィ・プロセスの欠点の多くを回避する。加えて、本発明の方法は、高い誘電率を有するハイブリッド構造であれ材料であれ、いずれかの誘電材料と共に用いるために容易に適合可能である。本発明は、１つの態様において、浮動状態の相互接続を防止し、また、有効誘電率ｋeffを低下させながら、相互接続のレベル間垂直容量を低く維持することができる。また、本発明の方法を用いて、全体的なデバイス強度を維持することができる。
【００１３】
図１は、半導体デバイスにおいて用いられる、従来の方法で製造された構造を示す。この構造は、全体的に参照番号１００として示すが、単一レベルの構造すなわち単一配線層であり、例示の目的のために示す。しかしながら、本明細書中で図示し説明する構造は、いくつかの異なる層から成る多レベル構造とすることも可能であることは、当業者には容易に理解されよう。本明細書中で説明する製造方法は、かかる多レベル構造に等しく適用可能である。
【００１４】
図１の構造１００は、例えばシリコン等のいずれかの従来の材料の基板１１０を含む。基板は、配線レベルまで積層した集積回路とすることができる。例えば、プラズマ・エンハンス化学気相付着法（ＰＥＣＶＤ）、化学気相付着法（ＣＶＤ）、または他のプロセス等のいずれかの既知の方法を用いて、基板１１０上に、絶縁層１２０を付着する。絶縁層１２０は、例えば、（ｉ）ドーピングされていないシリコン・ガラス（ＵＳＧ）、（ｉｉ）ＵＳＧおよびフルオロシリケート・ガラス（ＦＳＧ）、（ｉｉｉ）有機シリケート・グラス（ＯＳＧ）、（ｉｖ）多孔性ＯＳＧおよびＯＳＧ、（ｖ）これらの材料または他のいずれかの誘電材料のいずれかの組み合わせ、とすることができる。絶縁層１２０は、１つの実施形態では、好ましくは、ＯＳＧ、または、ＯＳＧおよび多孔性ＯＳＧの積層構造のいずれかである。絶縁層１２０に、１つ以上の相互接続１３０を形成する。絶縁層１２０上に、本明細書中で論じるような、ＳｉＣ、ＳｉＮ、または他のいずれかの既知の材料とすることができる拡散バリア層１３５を付着して、相互接続１３０を保護する。拡散バリア層１３５は、更に、以降のプロセスにおいて、エッチ・マスクとして機能することができる。拡散バリア層１３５は、２５０Åから５００Åの範囲の厚さ、または、用途に応じて他の厚さとすることができる。
【００１５】
図２は、本発明の方法の第１のステップを表す。このステップでは、拡散バリア層１３５の上に、遮断パターン化レジスト１４０（スプラ・リソグラフィ・マスク(supra lithographic mask)）を付着または形成する。遮断パターン化レジスト１４０は、１つの実施形態では、厚さが２０００Åから１ミクロンであり、いずれかの従来の方法で付着される。遮断パターン化レジスト１４０は、いずれかの従来のフォトレジスト材料とすることができる。遮断パターン化レジスト１４０は、最小解像度のフィーチャ（feature）または機構よりも大きいホールまたはフィーチャを含む。すなわち、１つの実施形態では、遮断パターン化レジスト１４０のフィーチャは、相互接続１３０間の間隔よりも大きい。
【００１６】
図３は、本発明の第２のステップを表す。図３において、遮断パターン化レジスト１４０の上および拡散バリア層１３５の一部の上に、遮断コポリマー・ナノテンプレート１５０を形成する。遮断コポリマー・ナノテンプレート１５０は、最小解像度のフィーチャよりも小さいフィーチャを有する薄い層である。換言すると、遮断コポリマー・ナノテンプレート１５０のフィーチャは、１つの実施形態では、相互接続１３０間の間隔よりも小さい。遮断コポリマー・ナノテンプレート１５０は、自己集合し、実質的に均一に離間したホールまたはフィーチャになる物質とすることができる。例えば、遮断コポリマー・ナノテンプレート１５０は、自己集合する単層テンプレート化多孔膜または透過膜とすることができる。遮断コポリマー・ナノテンプレート１５０は、電子ビーム、紫外線、または熱によって硬化することができる。更に、いくつかの実施形態において、代替的に、遮断パターン・レジスト１４０を遮断コポリマー・ナノテンプレート１５０上に形成することも可能であることは認められよう。
【００１７】
１つの実施形態において、遮断コポリマー・ナノテンプレート１５０のホールは、直径が約２０ｎｍであり、それらの間の間隔は約２０ｎｍである。他の実施形態では、フィーチャの間隔および直径は、例えば５ｎｍ未満から１００ｎｍまでの範囲とすることができる。遮断コンポリマー・ナノテンプレート１５０の厚さは、１つの実施形態では約２０ｎｍであり、ホールのメッシュを有する有機ポリマー・マトリックスから形成される。しかしながら、遮断コポリマー・ナノテンプレート１５０（および遮断レジスト）の厚さは、絶縁層の厚さ、所望のフィーチャ解像度、および他のファクタに応じて変動し得ることは理解されよう、それらの全ては、本明細書中の説明により、当業者には明らかである。
【００１８】
図４は、本発明のエッチング・ステップを示す。構造上に、遮断コポリマー・ナノテンプレート１５０および遮断パターン化レジスト１４０が形成されており、１つの実施形態では、ＲＩＥを用いたエッチングを用いて、相互接続１３０間にチャネル１６０またはナノ・カラムを形成する。このステップでは、遮断コポリマー・ナノテンプレート１５０のホール間で絶縁体１５０がエッチングされているので、絶縁層１２０を故意に浸食させて、隣接した相互接続間に１つ以上のナノ・カラムを形成することができる。いくつかの実施形態では、絶縁層を、基板またはもっと下の層レベルまで浸食させることができる。このステップでは、選択性が非常に高いエッチング・プロセスは用いないので、遮断コポリマー・ナノテンプレート１５０も浸食し始める場合がある。しかしながら、遮断コポリマー・ナノテンプレート１５０のフィーチャは拡散バリア層１３５に転写され、この拡散バリア層１３５が、転写されたフィーチャを有するマスクとして機能する。また、相互接続の下のアンダーカットも形成することができる。
【００１９】
図４に見られるように、小さい、すなわちチャネル１６０とほぼ同じ大きさのホール１３５ａが、遮断コポリマー・ナノテンプレート１５０のフィーチャのサイズに基本的に対応して、絶縁材料１２０の表面に残る。ホール１３５ａは、例えば、直径が約２０Åから２００Åであり得る。更に、エッチングの間、相互接続１３０の側壁から絶縁材料１２０ａをエッチングするが、更に別の付着ステップにおいて再付着することができる。１つの実施形態では、側壁材料１２０ａは、５Åから２００Åの範囲の厚さとすることができ、側壁のもっと厚い部分が、遮断コポリマー・ナノテンプレート１５０または拡散バリア層１３５に近接している。マスク１３０および１５０、ならびにエッチング・プロセスは、パターンを制御するように調整され、これによって、例えばバイア・ランド等の付近のギャップを防ぐことは、当業者には理解されよう。また、エッチング・プロセスを調整することによって、チャネル１６０は、部分的にもしくは完全に絶縁層１２０内に延出することができ、または、相互接続の側壁付近の絶縁層は、完全にもしくは実質的に完全に浸食させることができる。この後者の状況において、以降の、より高レベルの相互接続層を形成するステップの間に、側壁付近の絶縁材料の付着を行うことができる。
【００２０】
ＲＩＥは、異方性エッチングであり、絶縁材料をエッチングにより除去してチャネル１６０を形成するために、主として直下にエッチングを行う。ＲＩＥエッチングの後に、ウエット・クリーン・プロセスを行って、エッチング・プロセスの結果として生じたポリマー残留物を除去することができる。このクリーニング化学成分は、絶縁層の等方性エッチングを継続して相互接続の下にアンダーカット（図５）を形成するためのエッチング液を含むことができる。ＵＳＧまたはＦＳＧを含む絶縁層のエッチングは、希釈フッ化水素酸（ＤＨＦ：dilute hydrofluoric acid）を用いると比較的低速である。例えば、Ｈ2Ｏ：ＨＦ比が２００：１で、エッチング速度は毎分１０Åから２０Åとすることができる。
【００２１】
一方、ＯＳＧは、ＤＨＦ中で極めて低い化学エッチング速度を示し、ほとんど測定不可能である。ＯＳＧの実施形態では、プラズマＯ2によるＲＩＥを用いると、露出したＯＳＧの第１の表面層を酸化または「損傷（damaging）」させることにより、より完全なエッチング機能を与える。次いで、この損傷した層は、このＤＨＦにおいて極めて容易にエッチングする。しかしながら、Ｏ2を用いた場合、ＯＳＧ絶縁層または拡散層を損傷させる可能性がある。この損傷は、損傷した部分に別のエッチングを行うことによって補正することができる。
【００２２】
図５は、複数のナノ・カラムを、遮断コポリマー・ナノテンプレート１５０の最初のホールよりも大きい単一のカラム１６０ａに拡張すると共に、形成したチャネルにアンダーカットを与える等方性エッチング・ステップを表す。このステップにおいて、例えばＯ2を加えることによってＲＩＥを変更する。このステップでは、等方性エッチングは、アンダーカット１６０ｂを形成するが、相互接続１３０の下の全領域をエッチングにより除去してはならない。この場合も、デバイス全体の性能の所望に応じて、もっと極端なアンダーカットを設けるように、エッチングを調整することも可能である。しかしながら、アンダーカットは、相互接続１３０の下の全領域の下で行わないことが好ましい。１つの実施形態では、アンダーカットは、幅の広い配線の垂直容量を小さくする。
【００２３】
図６は、本発明の他の処理ステップを表す。例えば、アンダーカットを形成した後、遮断コポリマー・ナノテンプレート１５０および遮断レベル・パターン化レジスト１４０をエッチングまたは剥離し、その下の小さいホール１３５ａを残す。これらのマスクは、エッチング・プロセスの間に、全体的にまたは部分的にすでに浸食している場合があり、このため拡散バリア層１３５をマスクとして残す。また、溶媒、ＤＨＦ、または他の酸によって、ウエット・エッチング・プロセスを実行して、先に損傷を受けたいずれかの誘電材料をエッチングで除去することができる。１つの実施形態では、ＤＨＦは、Ｈ2Ｏ：ＨＦの濃度が約１０００：１から１０：１である。本発明の１つの態様では、チャネル１６０を広げることによって、チャネル内に、異なる誘電率および他の特性、例えばもっと高い伝達性（ductability）、高い破損耐性等を有する埋め戻し材料を設けることができる。
【００２４】
更に図６を参照すると、次いで、例えばＰＥＶＣＤ等のいずれかの既知の付着方法を用いて、このように形成された構造上に、第２の絶縁層１７０を付着する。第２の絶縁層１７０は、キャップを含むことができ、これは、少量の付着の後、相互接続１３０（例えば銅線）および拡散バリア層１３５を被覆し、ならびに、チャネルを封止することに加えて、ピンチオフ領域１３５を形成する。キャップ層は、いくつかの実施形態では、形状を最小限に抑える。ピンチオフ部１３５ａは、例えば、サブ・リソグラフィ・フィーチャである２０Åから２００Åの範囲とすることができる。ピンチオフは、隣接する層間のいずれかのレベル間容量の問題を最小に抑えるように作用することができる。
【００２５】
絶縁材料の最初の付着の間、ホール１３５ａの小さいサイズによって、著しく厚い物質がカラム１６０内に付着されるのを実質的に防ぐ。第２の絶縁層１７０の材料は、例えば、（ｉ）ドーピングされていないシリコン・ガラス（ＵＳＧ）、（ｉｉ）ＵＳＧおよびフルオロシリケート・ガラス（ＦＳＧ）、（ｉｉｉ）有機シリケート・ガラス（ＯＳＧ）、（ｉｖ）多孔性ＯＳＧおよびＯＳＧ、（ｖ）これらの材料または他のいずれかの既知の誘電材料の組み合わせ、とすることができる。絶縁層１７０は、１つの実施形態では、ＯＳＧまたはＯＳＧおよび多孔性ＯＳＧの積層構造のいずれかであると好ましく、ＯＳＧがカラムを密閉するためのキャップとして作用する。
【００２６】
図７は、本発明の１つの態様に従って形成した構造の上面図を示す。この図において、遮断パターン化レジスト１４０を用いて、遮断レジスト・パターン１７５を形成することができる。遮断レジスト・パターン１７５を用いて、形成したチャネル以外の位置に、形成した構造に追加の機械的補強を与えることができる。一例として、遮断レジスト・パターン１７５を、スクライブ線（scribe lane）上またはバイアの上に形成して、切断動作の付近で追加の強度を与え、孔を防ぐことができる。スクライブ線領域にチャネルがあると、結果として、壊れやすい材料の粉砕のために破滅的な失敗に終わる場合があることを認識しなければならない。また、遮断レジスト・パターン１７５は、同時に発生する極端なカットアウトによる誘電体の補強を可能とし、また、バイア領域の近くにギャップが形成されるのを回避するかまたは防ぐことができる。
【００２７】
上述のように、本発明のステップおよび構造は、もっと高いレベルの絶縁層について反復可能であることは理解されよう。このため、図７に示すように、本発明の方法を用いて、バイア、相互接続、およびチャネルを有するいくつかの絶縁層を形成することができる。また、チャネルを設けることによって、デバイス全体の完全性、頑強さ、および強度に著しい影響を与えることなく、絶縁材料の有効誘電率を低下させることができることも理解されよう。実際、本発明の方法は、２．７以上のｋeffを有する材料により、２．０未満のｋeffを達成することができる。更に、本発明の方法を用いることによって、絶縁層において多孔性材料の使用を回避することができ、これによって、デバイスの機械的強度および熱機能を増大させる、すなわち、熱を基板へと下方向に伝えることができる。また、この構造は、本明細書中で記載した他の方法によって形成することも可能である。
【００２８】
図９から１４は、本発明の別の実施形態を示す。図９は、上述のいずれかのタイプの２つの絶縁層２００および２１０を有する構造を表す。例えば、絶縁層２１０は、ＳｉＯ2、ＦＳＧ、ＳｉＣＯＨ、ＳｉＬＫまたは他の物質とすることができる。絶縁層２００は、相互接続２２０を含み、絶縁層２１０は、バイア２３０およびいくつかの相互接続２４０を含む。絶縁層２１０および相互接続の上に、ＳｉＮ、ＳｉＣ、ＳｉＣＯＨ等の誘電キャップ（拡散層）２５０が付着されている。キャップ２５０は、１つの実施形態では、５ｎｍから５０ｎｍの範囲の厚さである。相互接続、例えば銅線にキャップを形成する場合、ＳｉＯ2キャップを設けることができる。これらの材料またはいずれかの組み合わせから成る多層を、本発明と共に使用可能である。この同じフィーチャまたは同様のフィーチャを、本明細書中に記載する他の実施形態に適用可能であることは理解されよう。
【００２９】
ここで図１０から１４を参照すると、キャップ２５０の上に、ＳｉＯ2から成るブランケット付着層２６０の後に、５ｎｍから５０ｎｍの範囲であるＡｕ、Ａｇ、Ｉｎ、Ｓｎ、またはＧａの付着層２７０が設けられている。付着層２６０および２７０の間または付着層２７０の上に、遮断パターン化レジストを付着可能であることは、理解されよう。先の実施形態においてと同様、遮断パターン化レジストは、デバイスのもっと大きな領域上のギャップの形成を防ぐためのスプラ・リソグラフィ・マスクとしなければならない。後の段階において容易に除去するため、本発明では、酸、酸性塩、およびＳｎまたはＩｎ等のアルカリ溶液に容易に溶解する金属を使用することができる。しかしながら、他の金属も、本発明のこの態様と共に用いることが考えられる。１ｎｍから５０ｎｍまでの範囲のサブ・リソグラフィ・フィーチャを形成するため、層２７０は、例えばアニーリング等の処理を行って、凝集（すなわちビーズ形成(beading)）を引き起こす。このようにして、層２７０からナノ・アイランド２７０ａを形成し、これが更に別の処理ステップのためのマスクとして作用する。層２７０は、厚さが１ｎｍから５０ｎｍまでの範囲であり、１つの実施態様では、厚さが５ｎｍから２０ｎｍの範囲である。
【００３０】
図１１において、層２６０に孔をエッチングする。このエッチングは、従来の方法で、ＲＩＥによって実行可能である。ウエットまたはドライ・エッチングにより金属アイランド２７０ａを剥離する。ＲＩＥによりエッチングを継続して層２５０内に到る。金属アイランド２７０ａを除去する間、キャップ２５０等の下にあるハードマスクを用いて、下にある構造を保護することができる。このＲＩＥエッチングにより、チャネルまたは孔２５０ａ（図１２）を形成する。エッチングは継続してＳｉＯ2層２１０に至り、１ｎｍから５０ｎｍの範囲で、層２７０のサブ・リソグラフィ・フィーチャと実質的に同じサイズの孔またはナノ・チャネル２１０ａを形成する。ＲＩＥエッチングは、１つの実施形態では、異方性エッチングである。
【００３１】
絶縁層２１０の上に、ＰＥＣＶＤまたはいずれかの既知の方法を用いて付着可能であるＳｉＯ2等の誘電キャップ層２８０を付着して、チャネル２５０ａを封止する（図１４）。誘電キャップ２８０は、本発明の１つの態様では、５ｎｍから５０ｎｍの範囲の厚さとすることができる。（むろん、他の厚さも、本明細書中で用いる全ての他の物質と同様、本発明によって考えられる。）誘電キャップ２８０は、同様に、例えば、ＳｉＣ、ＳｉＣＯＨ、またはＳｉＮ等の他の物質とすることも可能である。１つの実施形態では、キャッピング誘電層による封止の前に、ナノ・チャネルに堅固な誘電体を充填することができる。キャッピング誘電層２８０に、ピンチオフ部を形成することができる。
【００３２】
この実施形態の態様では、電子ビーム、ｘ線、または極紫外線（ＥＵＶ）リソグラフィを用いて、レジストにランダムなホール・パターンを形成することができる。この場合、レジストは、誘電体を残す領域をマスクし、誘電体内に垂直孔またはカラムがエッチングされる。誘電体が有機物質である場合、窒化物等のハードマスクをレジストの下で用いることができる。
更に別の代替案として、細孔形成剤（porogen）を用いた２相ポリマー・マスクにおけるランダムなホール・パターンを用いて、孔を形成することができる。このマスクを製造するため、ポリマーを塗布し、次いで高温硬化または溶剤によって細孔形成剤を除去する。これは、当技術分野において周知である。これによって、更に別の処理のためのサブ・リソグラフィ・ホールを形成する。これまたは他のプロセスにおいて、光リソグラフィ露光もフォトマスクも必要ない。次いで、上述のように、垂直孔またはナノ・カラムをエッチングする。
【００３３】
あるいは、金属ゾル等の微細な金属粒子を用いたスピン・オン・フィルムを用いて、層２７０によって表せるような必要なホールを形成することができる。このプロセスでは、ゾルからの微細金属粒子の単一層を付着する。これを実行するには、表面に単層を形成しゾル粒子を表面まで引き付けてゾル粒子層を形成する表面活性剤によって、層２６０を予め処理すれば良い。すなわち、この層は燃え尽くされて表面上に金属粒子が残り、これを次いでマスクに用いることができる。また、遮断コポリマー等の相分離可能なスピン・オン溶液をマスクとして使用可能である。ダイブロック（diblock）・パターニング・マスクを使用することもできる。更に、この実施形態では、図７を参照して述べたように、選択的なマスキングを用いて、チップの重要領域に選択的に頑強さを加えることができる。
【００３４】
本発明について実施形態に関連付けて説明してきたが、本発明は、変形を行って、更に特許請求の範囲の精神および範囲内で実施可能であることは当業者には認められよう。
【図面の簡単な説明】
【００３５】
【図１】本発明と共に用いる開始構造を表す。
【図２】本発明に従った処理ステップを表す。
【図３】本発明に従った処理ステップを表す。
【図４】本発明に従った処理ステップを表す。
【図５】本発明に従った処理ステップを表す。
【図６】本発明に従った処理ステップ（および形成された構造）を表す。
【図７】本発明に従った形成された構造の上面図である。
【図８】本発明に従って形成された多層構造の側面切欠図である。
【図９】本発明に従った処理ステップを表す。
【図１０】本発明に従った処理ステップを表す。
【図１１】本発明に従った処理ステップを表す。
【図１２】本発明に従った処理ステップを表す。
【図１３】本発明に従った処理ステップを表す。
【図１４】本発明に従った処理ステップ（および形成された構造）を表す。
【図１】
2005217420.tif 000003
【図２】
2005217420.tif 000004
【図３】
2005217420.tif 000005
【図４】
2005217420.tif 000006
【図５】
2005217420.tif 000007
【図６】
2005217420.tif 000008
【図７】
2005217420.tif 000009
【図８】
2005217420.tif 000010
【図９】
2005217420.tif 000011
【図１０】
2005217420.tif 000012
【図１１】
2005217420.tif 000013
【図１２】
2005217420.tif 000014
【図１３】
2005217420.tif 000015
【図１４】
2005217420.tif 000016