(57)【要約】 【課題】  巻線型のヘリカルインダクタ間の相互作用を抑制して、電源制御回路の信頼性を高めたＬＳＩモジュール用電源制御回路ブロックを提供する。【解決手段】  複数の半導体チップを搭載したＬＳＩモジュール２に供給する複数の電源電力を制御するための複数の巻線型のヘリカルインダクタ１０と複数の固定コンデンサ１２からなる制御回路部品が配設され、複数の系統の制御ができるように複数の回路が形成され、一体化された電源制御回路ブロックとし、前記巻線型のヘリカルインダクタ１０間に軟磁性シート１１を配設する。【選択図】  図１
2005217234.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップを搭載したＬＳＩモジュールに供給する複数の電源電力を制御するための複数の巻線型のヘリカルインダクタと複数の固定コンデンサからなる制御回路部品が配設され、複数の系統の制御ができるように複数の回路が形成され、一体化された電源制御回路ブロックであって、前記巻線型のヘリカルインダクタ間に軟磁性体が配設されていることを特徴とする電源制御回路ブロック。
【請求項２】
複数の半導体チップを搭載したＬＳＩモジュールに供給する複数の電源電力を制御するための複数の巻線型のヘリカルインダクタと複数の固定コンデンサと電力制御用半導体からなる制御回路部品が配設され、複数の系統の制御ができるように複数の回路が形成され、一体化された電源制御回路ブロックであって、前記巻線型のヘリカルインダクタ間に軟磁性体が配設されていることを特徴とする電源制御回路ブロック。
【請求項３】
前記制御回路部品の各々の面積が、０．０４〜１５ｍｍ2の範囲内にあることを特徴とする請求項１または２記載の電源制御回路ブロック。
【請求項４】
前記巻線タイプのヘリカル型インダクタは、導電材料として銅を主成分とした外径が１０〜１２０μｍの巻線コイルが用いられていることを特徴とする請求項１または２記載の電源制御回路ブロック。
【請求項５】
前記ＬＳＩモジュールの基板実装面にはんだボールを用いて実装できる接続端子を有し、前記電源制御回路ブロックの形状は前記ＬＳＩモジュールと略同一以上の大きな面積を有し、厚みが、２００〜１０００μｍの範囲内にある平板型であることを特徴とする請求項１または２記載の電源制御回路ブロック。
【請求項６】
前記ＬＳＩモジュールからマザーボードにいたる、前記制御回路部品と接続されていない複数の配線を有することを特徴とする請求項１または２記載の電源制御回路ブロック。
【請求項７】
前記ＬＳＩモジュールの基板実装面と反対の面に搭載できる接続端子を有し、放熱板または電磁遮蔽板を備えたことを特徴とする請求項１または２記載の電源制御回路ブロック。
【請求項８】
電源ラインに接続されるバイヤホールの大きさは、前記巻線型のヘリカルインダクタの巻線の導電体部分の断面積の１ないし３倍の範囲内の断面積を有することを特徴とする請求項１または２記載の電源制御回路ブロック。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種の半導体チップから構成される多機能なＬＳＩモジュール用の電源の制御回路に使用する電源制御回路ブロックに関するものである。
【背景技術】
【０００２】
半導体技術の進展に伴い、モバイル機器用ＬＳＩモジュールを更なる高密度化、小型化を促進する技術開発が盛んに行われている。
【０００３】
特に最近は、高度な実装技術の進展にともない、マイクロプロセッサ、ディスプレイ、メモリ、インターフェース、音響部品といった半導体チップを複数搭載して、１チップ化するＬＳＩモジュール技術が開発されている。そこでは、モバイル機器を駆動させる１つのバッテリーパックや市販の交流電圧からモバイル機器用に降圧した出力電圧を、ＬＳＩモジュール内部の複数半導体の動作電圧に変換して供給するための制御回路が使用されるが、このＬＣＲ回路からなる制御回路も低床面積で、かつ高密度実装が可能で、かつ安価に製造できるものが求められている。
【０００４】
このような問題を解決するために、多層構造の基板内に制御回路用の受動部品を内蔵する技術や、半導体基板上に高周波特性に優れた平面型のヘリカルコイル等のインダクタを形成する技術が開発されている。
【０００５】
例えば、特許文献１には、回路を形成した半導体基板上に、絶縁層を介して薄膜トランスを形成することで、個別部品実装に比べ小型化・軽量化を実現することが記載されている。また、特許文献２には、インダクタやコンデンサ等の受動部品を内蔵したマザーボードを形成し、ＬＳＩモジュールを搭載することが記載されている。ここでは、ＬＳＩ直下にバイパスコンデンサを配置し、その近傍に制御回路用部品を平面的に配設しているため、マザーボードの製造が煩雑になり、また、大きな基板を扱うので、配線精度を確保するために、余裕のある回路設計が必要となり、面積が大きくなるという結果になっている。
【０００６】
また、ヘリカルンインダクタ等を半導体基板上に製作し、半導体と電源とを一体化した技術を用い、単一機能を有する半導体を使用する場合は、実装面積が小さくなり有効であるが、複数の半導体を平面的に多数個配置する場合は、半導体の面積が広く、煩雑になること等の理由から十分な効果が得られていない。
【０００７】
さらに、広い床面積に制御回路を配設する方法は、配線の長さを長く引き回すことになり、浮遊容量分や不要インダクタンス分が生じるため十分な高周波特性が得られないという欠点を有している。
【０００８】
【特許文献１】特開平５−１０９５５６号公報
【特許文献２】特開２００１−２１０９５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
モバイル機器等が有するバッテリーから出力される出力電圧を複数の作動電圧にして供給できるように制御回路を一括してブロック化し、多機能を有する半導体パッケージやマザーボードに直接はんだ付けできるよう構成することにより、実装時の配線長さを短くし、高周波特性を向上させ、さらには、実装床面積を小面積化することができる。
【００１０】
この電源制御回路ブロックは、少なくとも複数の、積層磁性体に導線を巻きつけた巻線型のヘリカルインダクタと固定コンデンサの受動部品や必要に応じて電力制御用半導体や抵抗を有する複数の制御回路を、配線パターンが形成された有機フィルム基板を介して１ブロック化される。この電源制御回路ブロックは、複数の半導体の動作を必要とするＬＳＩモジュールと電源用制御回路部品を内蔵していない単純化された多層基板との間にはんだ付け実装して使用することができるために、総実装床面積を小さくでき、あわせて高周波特性の向上を達成できると期待される。
【００１１】
しかしながら、このような電源制御回路ブロックを単機能として配置する場合は、問題がないが、上記のように複数の動作電圧に対応するために、複数の巻線タイプの薄型のヘリカルインダクタを用いて１ブロック化する場合は、インダクタ間の相互作用が無視できなくなり、単純にブロック化するだけでは、信頼性の高い電源制御回路ブロックを構成するのは困難である。
【００１２】
ヘリカルインダクタ間の間隔を取ることにより相互作用を低減する方法では、床面積が増加するため、意味がない。ヘリカルインダクタにヨークを設けて閉磁路構造として、洩れ磁束を低減する方法も考えられるが、薄膜磁性体に巻線したヘリカルインダクタの場合は巻線からの洩れ磁束もあり、ブロック化するために近接して配置するような場合の相互作用の防止には不十分である。
【００１３】
従って、本発明の目的は、巻線型のヘリカルインダクタ間の相互作用を抑制して、電源制御回路の信頼性を高めたＬＳＩモジュール用電源制御回路ブロックを提供しようとするものである。
【課題を解決するための手段】
【００１４】
巻線タイプのヘリカルインダクタと必要に応じて電力制御用半導体チップ、固定コンデンサ、その他受動部品を組み込んだ制御回路ブロックは、複数の機能を有する半導体群を１チップ化したＬＳＩモジュールの上部もしくは下部に一括して実装することができるように構成し、電源とＬＳＩモジュールとの総実装床面積を小さく、高周波特性の向上を達成する。バイパスコンデンサも同時に制御回路ブロックに実装することで、更なる効果が実現できる。この制御回路ブロックのヘリカルインダクタ間に軟磁性体を配置する。また、好ましくはヘリカルインダクタの上下面に磁性層（磁性シート）を配置する。
【００１５】
即ち、本発明は、複数の機能を有することを目的として複数の半導体チップを搭載したＬＳＩモジュールに供給する複数の電源電力を制御するための電源制御回路ブロックであり、当該電源制御回路ブロック内には複数の電源電圧を制御するための複数の制御回路部品が配設され、一体化された制御回路ブロックである。
【００１６】
この制御回路部品として、磁性体に絶縁被覆導線を巻きつけたタイプの複数の巻線型のヘリカルインダクタと複数の固定コンデンサを含み、複数の系統の制御ができるように複数の回路を形成し、巻線型のヘリカルインダクタ間に軟磁性体を配置したことを特徴とする電源制御回路ブロックである。
【００１７】
また、本発明では、この電源制御回路ブロックの制御回路部品として、必要に応じて電力制御用半導体を搭載する。
【００１８】
また、制御回路部品の個々の面積が、０．０４〜１５ｍｍ2の範囲内にある部品を用いることを特徴とする電源制御回路ブロックである。
【００１９】
また、巻線型のヘリカルインダクタは、導電材料として銅を主成分とした外径が１０〜１２０μｍの巻線コイルを用いることを特徴とする電源制御回路ブロックである。
【００２０】
また、この電源制御回路ブロックは、ＬＳＩモジュールの基板実装面にはんだボールを用いて実装できる接続端子を有し、この電源制御回路ブロックの形状はＬＳＩモジュールと略同一以上の面積を有し、厚みが、２００〜１０００μｍの範囲内にある平板型の構造体であることを特徴とする電源制御回路ブロックである。
【００２１】
また、この電源制御回路ブロック内には、ＬＳＩモジュールからマザーボードにいたる、前記制御用部品と接続されていない複数の配線が含まれることを特徴とする電源制御回路ブロックである。
【００２２】
また、この電源制御回路ブロックは、ＬＳＩモジュールの基板実装面と反対の面に搭載できる接続端子を有し、さらに放熱板または電磁遮蔽板を備えることができる構造とすることを特徴とする電源制御回路ブロックである。
【００２３】
また、この電源制御回路ブロック内のグランドライン、電源ラインに接続されるバイヤホールの大きさは、インダクタを構成する巻線の導電体部分の断面積よりも１ないし３倍の範囲内の断面積を有することを特徴とする電源制御回路ブロックである。
【発明の効果】
【００２４】
本発明によれば、ヘリカルインダクタ間の相互作用を抑制して、電源制御回路の信頼性を高めることができるので、複数の差動電圧を供給できる電源制御回路を一体化してブロック化することが可能となる。本発明の電源制御回路ブロックを用いることで、１チップ化された多機能ＬＳＩモジュールの上部もしくは下部に本電源制御回路ブロックを設けることにより、多機能ＬＳＩモジュールと電源回路とを含めた実効的な搭載面積を小さくできる効果がある。
【発明を実施するための最良の形態】
【００２５】
モバイル機器内には、マイクロプロセッサ、プログラム・データメモリ、ディスプレイ、各種センサ、インターフェース、データ通信、オーディオ、カメラ部品用等の様々な機能を有する半導体チップが実装してあり、これらの半導体チップを１チップ化する多機能ＬＳＩモジュールの開発が進んでいる。このＬＳＩモジュール内には、電力制御用半導体が前もって実装されている場合と外付けされた電源を必要とする場合がある。電源制御回路ブロックは、基本的にはＬＣＲアレイであるが、このブロック内の電力制御用半導体の有無にかかわらず両方とも電圧制御回路ブロックと規定している。さらに、入力電圧を昇圧もしくは降圧して出力するのにかかわらず、電圧制御回路ブロックと規定している。
【００２６】
また、ここでいう複数の電圧とは、マイクロプロセッサやパワーアンプ、センサ、データメモリ等に用いる０．５Ｖ、０．７Ｖ、１．２Ｖ、１．５Ｖ、１．８Ｖ、液晶表示や液晶コントロールや通信等に用いる、２．５Ｖ、±３．３Ｖ、各種アクチュエータに用いる±５Ｖ、１２Ｖ等の各種機能を動作するために必要な電圧であり、電力の供給元はバッテリーパックや市販の１００Ｖの交流電圧からモバイル機器用に降圧した電源を想定している。さらに、通常は、これらの作動電流は数百ｍＡｍａｘで設計されており、出力電流は１Ａｍａｘ程度である。
【００２７】
電源制御回路ブロックには、磁性層の周りを絶縁被覆導線にて密巻線した０．１〜４．７μＦの特性を有する巻線型のヘリカルインダクタを用いると良い。具体的には、積層磁性体は、ＣｏＦｅＳｉＢ系、もしくはＣｏＺｒＮｂ系等の軟磁性材料を用い、ポリイミド系樹脂等の有機絶縁フィルム上に帯状の１つの列もしくは水平方向に分割した複数の列からなる磁性層を形成し、この磁性層を単層もしくは複数枚積層した複合多層構造の磁性体を用いることができる。
【００２８】
さらに、この磁性体に絶縁被覆銅線を用いて所定のインダクタンスが得られるように、所定回数の巻線を施したインダクタである。所望のインダクタンスを得ることができる磁性体はその他にも各種あるが、ここでは例示を省略する。また、Ｑ値を向上させるために、閉磁路を構成すると良いが、インダクタの厚みに直接影響するので、閉磁路を最小限の厚みで形成することが望ましい。
【００２９】
電源制御回路ブロックには０．０１〜１０μＦの特性を有する固体コンデンサを用いると良い。固体コンデンサは形状が０．４ｍｍｍ×０．２ｍｍ（Ｃ０４０８）、０．６ｍｍ×０．３ｍｍ（Ｃ０６０３）、１ｍｍ×０．５ｍｍ（Ｃ１００５）、１．６ｍｍ×０．８ｍｍ（Ｃ１６０８）等の積層セラミックコンデンサ等を用いると薄型にできる。使用するコンデンサは電源用や半導体メモリ用の制御の方法で容量に違いが生じるため、適宜選択する必要があるが、通常は前述のコンデンサで間に合う。
【００３０】
また、電源制御回路ブロックには、必要に応じて、電力制御用半導体やスイッチや抵抗を実装する。さらに、電源制御回路ブロックには、必要に応じて、信号ラインのように、制御回路ブロック内で制御用部品に接続されることなしに、ＬＳＩモジュールからマザーボードに直接接続される多数の配線を実装することにより全体の実装をコンパクトにできる。
【００３１】
制御回路部品のうち、市販されているチップコンデンサ、チップ抵抗、チップインダクタの各受動部品の面積は既に０．０４ｍｍ2の製品が開発されており、さらに面積が半分の０．０２ｍｍ2（０．２ｍｍ×０．１ｍｍ）のものも開発が進んでいる。また、同時にインダクタやコンデンサ等の各受動部品では、大きな形状を自由に作製することも可能である。しかしながら、ＬＳＩモジュールの低床面積化の制約と大きさと厚みの関係に起因する信頼性を確保するためには、最大形状として１５ｍｍ2（４．５×３．２）の面積の受動部品を選択することが望ましい。
【００３２】
各機能を有する多数の半導体チップを１パッケージとすると、多機能ＬＳＩモジュールのパッケージの大きさが、５ｍｍ×５ｍｍ以上の大きさになる場合が多いが、この多機能ＬＳＩモジュールのパッケージに合わせて、電源制御回路ブロックも比例して大きな形状を有することになる。
【００３３】
電源制御回路ブロックを構成する基板は、エポキシ樹脂やポリイミド樹脂やポリオレフィン系樹脂等の有機フィルムを用いると良い。通常は、薄い有機フィルムを用いるため、大きくなるほどブロック全体の剛性が少なく、非常に変形しやすい構造であるので、制御回路ブロック内に曲げ強度の弱いセラミック部品を実装する場合には、信頼性を劣化させない部品の配置を考慮した設計が必要になる。例えば、比較的大きく、強度のあるヘリカルインダクタと弱いセラミック部品を交互に配置することや、ヘリカルインダクタを周辺に配置し、中心部にセラミック部品を配置することで、曲げ強度に対して弱い部品を保護する対策を講じると良い。
【００３４】
電源制御回路ブロックが物理的限界の２００μｍ近傍まで薄くなると、機械的応力に対して信頼性が不足する、この場合は、放熱や電磁遮蔽を目的とした金属や複合コンポジット基板を配設することが望ましい。
【００３５】
受動部品の上下に用いられる積層配線基板は、前述のポリイミド系やエポキシ系樹脂等が主成分の５ないし５０μｍの厚みの基板を用いると良い。この基板に、圧延法やメッキ法を用いて、銅等の金属からなる配線パターンを形成する。配線パターンの厚みは５〜２０μｍの厚みが適当である。
【００３６】
配線パターンを施された基板上のバイヤホール部分に導電樹脂を塗布することで、突起を形成し、形成後に板キュアする。次いで、所定の位置にバイヤホールを開けたプリプレグを積層し、バイヤホールやランド部分を露出させる。次いで制御回路部品の接続ランドに導電樹脂を塗布し、制御回路部品を実装する。
【００３７】
制御回路部品を実装する際に、ヘリカルインダクタとヘリカルインダクタとの間に軟磁性体を配置する。この軟磁性体は、軟磁性シートを用いることにより制御ブロック全体の厚みを抑えることができる。軟磁性シートはヘリカルインダクタに用いた磁心材料と同じものを使用できる。これは、ポリイミドフィルムに蒸着法やスパッタリングにより、ＣｏＦｅＳｉＢ系、もしくはＣｏＺｒＮｂ系等の軟磁性材料を両面もしくは片面に製膜したものを必要枚数を積層して用いると良い。このようなフィルム状の軟磁性シートを用いることにより、ヘリカルインダクタを覆うように配置することが容易にできる。なお、バイヤホール等の配線と接触する部分は、軟磁性シートに孔を開けて回避すれば良く、軟磁性シートに配線部分の孔程度の隙間があっても電磁シールド上は問題がない。
【００３８】
再度このバイヤホールに導電樹脂を塗工し突起をさらに所望の高さまで高くして、キュアする。さらに、プリプレグを貼り付けた積層回路基板を用いて、プリプレグが制御回路部品実装側になるように温度と圧力を加えて圧着することで一体化する。その後、はんだボールを用いて、端子を形成し、電源制御回路ブロックを製作完了する。
【００３９】
制御用ブロックの作製方法としては、プリプレグ方式、オーバーモールド方式、基板にて制御用部品を実装する収納空間を設けておき、部品と基板との収納空間に樹脂を注入する方式等の種々の方法が採用できる。
【００４０】
電源制御回路ブロックとＬＳＩモジュールとの面積については、電磁遮蔽等を考慮し実験を行った結果、制御回路ブロックがＬＳＩモジュールの面積と略同一か、それ以上に大きなほうが良好である。
【００４１】
制御回路ブロックのブロック部分の厚みについて、下限の厚みは、巻線コイルを用いたインダクタ製造の際の物理的限界と極薄の基板の厚みから、２００μｍ程度であり、上限の厚みは、蓄熱の点で問題が発生しない１０００μｍ程度が適当である。また、制御回路ブロックの面積としては、３ｍｍ×２ｍｍ（６ｍｍ2）から１０ｍｍ×１０ｍｍ（１００ｍｍ2）の範囲のものが、作業上扱いやすく、かつ製作しやすい。
【００４２】
また、本発明の制御回路ブロックは厚みを薄く形成されているために熱がこもり難い構造となっているが、インダクタ等の電源ラインに接続する部品やグランドラインに導電樹脂を用いて接続されるバイヤホールの面積を、インダクタの巻線に使用する導体の断面積の１〜３倍とすることで熱伝導性が向上する。バイヤホールの形状は円形、楕円形、角型のいずれでもよく形状には拘束されない。また、バイヤホール径は３倍以上に大きくすると、熱伝導効率はさらに上がるが、制御回路ブロックの大きさからは、３倍以下が適当である。また、１倍以下の場合には、導電樹脂の熱伝導性の問題が生じるので、できれば１．３倍以上で、金属成分が多く含有するペーストを使用するのが望ましい。回路基板やプリプレグ等の樹脂についても、絶縁性を有する熱伝導粒子を加えると熱伝導性が向上する。
【００４３】
バイヤホール径の大きさは、回路制御ブロックを小さくするために、２０〜２００μｍ程度が良く、できれば、１２０μｍ以下が望ましい。また、ＬＳＩモジュールからマザーボード間に制御回路ブロックを実装する場合、電源ラインやグランドライン以外の最低限必要な信号ライン等の配線が必要となるが、これら配線に関しては、制御回路ブロック内に部品を含めて偏りのないような設計を行い、配設する。
【実施例】
【００４４】
（実施例１）
図１は、本発明の実施例１に係る制御回路ブロック１とＬＳＩモジュール２とマサーボード３との接続状態を示す断面図である。ここで、ＬＳＩモジュール２とマザーボード３の断面は省略してある。図２は、制御回路ブロックの平面上でのインダクタ１０、軟磁性シート１１、コンデンサ１２、バイパスコンデンサ１４の配置を示す模式図である。配線等は省略してある。
【００４５】
ＬＳＩモジュール２はマイクロプロセッサ、データメモリ、ディスプレイ、通信、および１．５Ｖ〜３．３Ｖまでの４種類の出力端子を有するＤＣ−ＤＣコンバータ用の各半導体チップをモジュール化したもので、ＬＳＩモジュール２の大きさは７ｍｍ×８ｍｍ×１．３ｍｍである。このＬＳＩモジュール２用に１．５Ｖ〜３．３Ｖまでの４種類の電圧制御回路と所定数のバイパスコンデンサ１４を接続する回路を設計した。図２に示されるように、回路は、大型の部品が互い違いに配置されるように設計した。この設計に基づき形状が７ｍｍ×８ｍｍ×０．５ｍｍの大きさの制御回路ブロック１を製造した。
【００４６】
１２．５μｍ厚みのポリイミドフィルム上に１０μｍ厚みの銅箔を貼り付けて配線パターン８を形成した２枚の回路基板を積層した有機フィルム基板５を準備し、制御回路部品の周辺にＬＳＩモジュール２とマザーボード３とを直接接続する信号ライン用バイヤホール９を所定数配置した。
【００４７】
上部および下部用の有機フィルム基板５には、全体で、個々の巻線型のヘリカルインダクタ１０を覆うような構造となる軟磁性シート１１を接着剤で貼り付けた。軟磁性シート１１は、バイヤホール９、ランド７の部分を回避するように、予め孔を開け、所定の形状に曲げておいたシートを使用した。
【００４８】
下部用有機フィルム基板５に製造作業をしやすくするサポート板（図示せず）を取り付け、有機フィルム基板５の所定の部品取り付け部分とバイヤホール９形成部分に導電樹脂を塗工した。次いで、ランド７部分と特に大きな部品が実装される一部分を打ち抜いて削除した１００μｍ厚みのエポキシ系プリプレグ６シートを圧接した。ここでは、軟磁性シート１１を有機フィルム基板５に貼り付けて組み立てたが、プリプレグ６のインダクタ１０部品が装着される部分に予め軟磁性シート１１を組み込んでおいても良い。
【００４９】
プリプレグ６シートから突き出したバイヤホール９形成部分に再度導電樹脂を塗工し、バイヤホール９形成電極を盛り上げ、有機フィルム基板５上のランド７部分に、インダクタ１０等の制御回路用部品を接合した。さらに、上部用有機フィルム基板５を圧着し、バイヤホール９形成部に導電樹脂を埋め込んだ。最後に、マザーボード３やＬＳＩモジュール２の端子に接続する部分に予備はんだ処理を行った。ここで、今回用いたバイヤホール径は、インダクタ形成用の巻線コイルの径から、８０μｍとした。
【００５０】
ここで用いた巻線型のヘリカルインダクタの製造方法について詳しく記載する。本インダクタの磁芯は、予め補助材料上にスパッタリングで形成し、磁場中で長手方向を磁化困難軸方向に揃えた、ＣｏＦｅＳｉＢ系軟磁性体を、ポリイミド系の有機絶縁基板上に転写形成した磁性薄膜を、厚みが総厚で１２μｍになるように８層繰り返し積み重ねた積層磁性体を、さらに、インダクタ形成に必要な１．２ｍｍ幅に分割して用いた。
【００５１】
この分割した積層磁性体の所定の位置に外径が４０μｍの自己融着性絶縁被覆銅線を用いて、端子を形成する部分に銅線を１−５ターン巻回し、続けて８０μｍ離して主銅線群を６０ターン等の所望ターン数巻回し、続けて再度８０μｍ離して対向する接続端子を形成する部分に巻回した。さらに、続けて、同様な巻回を繰り返して複数個分の巻線を行った。次に、ＵＶレーザを用いて絶縁被覆導線の接続端子形成部分の絶縁被覆を除去し、露出した銅線を端子とした。その後、個片のインダクタとするために、２．８ｍｍ長さに切り分けた。
【００５２】
ここで用いた４個のインダクタは、代表値としてインダクタンス特性が０．３３μＨのものを用いた。さらに、Ｃ１６０８形状を有する代表値として２．２μＦのＢ特性を有する積層セラミックコンデンサ４個と小さいために曲げ強度が強いＣ０６０３形状の０．１μＦのＢ特性を有する積層セラミックコンデンサを所定数用いた。
【００５３】
出来上がった制御回路ブロック１をＬＳＩモジュール２とマザーボード３との間に接合用はんだ４としてはんだボールを用いて実装した。
【００５４】
（実施例２）
図３は、本発明の実施例２に係るＬＳＩモジュール２上に制御回路ブロック１を搭載し、マザーボード３に接続した状態を示す断面図である。ここで、ＬＳＩモジュール２とマザーボード３の断面は省略してある。本実施例では、放熱金属板１６をＬＳＩモジュール２上に挿入し、制御回路ブロック１上面まで折り曲げている。
【００５５】
ＬＳＩモジュール２は、マイクロプロセッサ、ディスプレイ、通信をモジュール化したものを用いた。ＬＳＩモジュール２の大きさは５ｍｍ×５ｍｍ×０．９ｍｍである。このＬＳＩモジュール２用に降圧および昇圧を含む１．５Ｖ〜５Ｖまでの３種類の電源電圧制御回路を設計し、５ｍｍ×５ｍｍ×０．９ｍｍの制御回路ブロック１を製造した。電力供給元のバッテリーパックからの入力電圧を、３Ｖに設定した。
【００５６】
１２．５μｍ厚みのポリイミドフィルムに１２μｍ厚みの銅箔により所定の部品が配置されるように設計した配線パターン８を有する有機フィルム基板５を準備した。この有機フィルム基板５のランド７形成部分に３種類の出力電圧を出力する電力制御用半導体１３ベアチップ、ヘリカルインダクタ１０、固定コンデンサ１２、抵抗（図示せず）を接続し、巻線型のヘリカルインダクタ１０を軟磁性シート１１で覆った。さらに、有機フィルム基板５のＬＳＩモジュール２との接続側に、ＬＳＩモジュール２との接続端子を設けた放熱金属板１６に接合した。この制御回路ブロック１の端子１８部分に予備はんだ処理を行い、基板全体を薄くオーバーモールド処理を行った。
【００５７】
ここで用いたインダクタの製造方法について詳しく記載する。インダクタの積層磁性体の基本構成は、ポリイミド系等の有機絶縁基板上に、予め補助材料上に形成し、磁場中で長手方向を磁化困難軸方向に揃えたＣｏＦｅＳｉＢ系軟磁性体を転写形成し、この磁性薄膜の厚みが総厚で８μｍになるように２０層繰り返し積み重ねた。これをインダクタ形成に必要な１．２ｍｍ幅に分割した。次に、この積層磁性体の所定の位置に外径が６０μｍの絶縁被覆銅線を用いて、端子を形成する部分に銅線を１．５ターン巻回し、続けて８０μｍ離して主銅線群を３０ターン等の所望数巻回し、続けて再度８０μｍ離して対向する接続端子とする部分に巻回した。さらに、続けて、同様な巻回を繰り返して、複数個分の巻線を行った。次にＵＶレーザを用いて絶縁被覆導線の接続端子形成部分の絶縁被覆を除去し、端子とした。その後２．１ｍｍ長さのインダクタに仕上げた。代表的なインダクタンス特性は２．２μＨを示した。これらのインダクタンス値は、巻線数により０．０５μＨから５μＨ程度まで変動可能である。
【００５８】
さらに、電力制御用ベア半導体チップとＣ１６０８形状の４．７μＦのＢ特性を有する積層セラミックコンデンサやＣ０６０３の抵抗を用いた。
【００５９】
ＬＳＩモジュール２上に熱伝導性エラストマー１５および放熱金属板１６を設けた制御回路ブロック１を接続した。さらに、ＬＳＩモジュール２をマザーボード３上に接合用はんだ４としてはんだボールを用いて実装した。
【００６０】
（従来例）
図４は、従来例を示す断面図である。ＬＳＩモジュール２、電力制御用半導体１９の断面は省略している。ここでは代表的な従来例として、電源制御用スパイラル型インダクタ１０とコンデンサ１２等の受動部品とメモリ用のバイパスコンデンサ１４を内蔵したマザーボード３とマザーボード３表面には各々対応する位置に複数の電力制御用半導体１９およびＬＳＩモジュール２を表面実装した様子を模式的に記載した。
【００６１】
以上、本発明の実施例１、実施例２の図面（図１、図２、図３）と従来例を示す図（図４）との比較からも分かるように、本発明では、実装面積が縮小され、さらに、配線距離を短くする効果があり、高周波特性を向上させる効果が認められた。また、本発明の電源制御回路ブロックでは、巻線型のヘリカルインダクタを近接して配置しているが、従来例と比較して信頼性は低下していないことを確認した。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施例１に係る制御回路ブロックとＬＳＩモジュールとマザーボードとの接続状態を示す断面図。但し、ＬＳＩモジュールとマザーボードの断面は省略。
【図２】本発明の制御ブロックの平面上のインダクタ、軟磁性シート、コンデンサ、バイパスコンデンサの配置例を示す模式図。
【図３】本発明の実施例２に係る制御回路ブロックとＬＳＩモジュールとマザーボードとの接続状態を示す断面図。但し、ＬＳＩモジュールとマザーボードの断面は省略。
【図４】従来例を示す断面図。但しＬＳＩモジュール、電力制御用半導体の断面は省略。
【符号の説明】
【００６３】
１    制御回路ブロック
２    ＬＳＩモジュール
３    マザーボード
４    接合用はんだ
５    有機フィルム基板
６    プリプレグ
７    ランド
８    配線パターン
９    バイヤホール
１０    インダクタ
１１    軟磁性シート
１２    コンデンサ
１３    電力制御用半導体
１４    バイパスコンデンサ
１５    熱伝導性エラストマー
１６    放熱金属板
１７    有機樹脂
１８    制御回路ブロックの端子
１９    電力制御用半導体
【図１】
2005217234.tif 000003
【図２】
2005217234.tif 000004
【図３】
2005217234.tif 000005
【図４】
2005217234.tif 000006