(57)【要約】【課題】コア基板を用いる場合よりも薄型化でき、高歩留りで製造コストを抑制して生産のリードタイムを短縮できる電子部品を内蔵する／しない基板と製造方法を提供する。【解決手段】第１ビルトアップ層１４’の一方の面に第１導電層１３が形成され、他方の面に電子部品（半導体チップ２０）がマウントされ、これを被覆して第２ビルトアップ層１９’と、第２導電層１８が形成されている。ここで、第１導電層１３、第２導電層１８および電子部品（半導体チップ２０）の間のうちのいずれか２点間を接続するように第１ビルトアップ層１４’および／または第２ビルトアップ層１９’を貫通して第１貫通配線２５、第２貫通配線２６などの貫通配線が形成されている構成とする。【選択図】図１
2005217372.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性樹脂からなる第１ビルトアップ層と、
前記第１ビルトアップ層の一方の面にパターン形成された第１導電層と、
前記第１ビルトアップ層の他方の面にマウントされた電子部品と、
前記電子部品を埋め込んで前記第１ビルトアップ層の上層に積層された絶縁性樹脂からなる第２ビルトアップ層と、
前記第２ビルトアップ層の前記第１ビルトアップ層と積層している面と反対側の面にパターン形成された第２導電層と、
前記第１導電層、前記第２導電層および前記電子部品の間のうちのいずれか２点間を接続するように前記第１ビルトアップ層および／または第２ビルトアップ層を貫通して形成された貫通配線と
を有する電子部品を内蔵する基板。
【請求項２】
前記電子部品が半導体チップである
請求項１に記載の電子部品を内蔵する基板。
【請求項３】
前記第１ビルトアップ層および／または前記第２ビルトアップ層は未硬化樹脂シートを硬化した層である
請求項１に記載の電子部品を内蔵する基板。
【請求項４】
前記第１導電層または前記第２導電層に接続して突起電極が形成され、
前記突起電極を介して実装基板に実装されて用いられる
請求項１に記載の電子部品を内蔵する基板。
【請求項５】
前記第１導電層および／または前記第２導電層に接続して外部電子部品が実装されて用いられる
請求項１に記載の電子部品を内蔵する基板。
【請求項６】
前記第１導電層および／または前記第２導電層の上層に、第３ビルトアップ層および第３導電層が積層されており、
前記第１導電層、前記第２導電層および前記電子部品と、前記第３導電層の間のうちのいずれか２点間を接続するように少なくとも前記第３ビルトアップ層を貫通してさらなる貫通配線が形成されている
請求項１に記載の電子部品を内蔵する基板。
【請求項７】
絶縁性樹脂からなる第１ビルトアップ層と、
前記第１ビルトアップ層の一方の面にパターン形成された第１導電層と、
前記第１ビルトアップ層の上層に積層された絶縁性樹脂からなる第２ビルトアップ層と、
前記第２ビルトアップ層の前記第１ビルトアップ層と積層している面と反対側の面にパターン形成された第２導電層と、
前記第１導電層および前記第２導電層の間のうちのいずれか２点間を接続するように前記第１ビルトアップ層および第２ビルトアップ層を貫通して形成された貫通配線と
を有する基板。
【請求項８】
前記第１導電層および／または前記第２導電層の上層に、第３ビルトアップ層および第３導電層が積層されており、
前記第１導電層および前記第２導電層と、前記第３導電層の間のうちのいずれか２点間を接続するように少なくとも前記第３ビルトアップ層を貫通してさらなる貫通配線が形成されている
請求項７に記載の基板。
【請求項９】
少なくとも表面が導電性である第１導電性基板上の第１導電層形成領域を除く領域において、当該第１導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第１樹脂パターンを形成して第１導電層形成用の第１マスター基板を形成する工程と、
前記第１樹脂パターンをマスクとして、前記第１導電層形成領域における前記第１導電性基板上に第１導電層をパターン形成する工程と、
前記第１導電層側から前記第１マスター基板に第１未硬化樹脂シートを貼り合わせる工程と、
少なくとも表面が導電性である第２導電性基板上の第２導電層形成領域を除く領域において、当該第２導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第２樹脂パターンを形成して第２導電層形成用の第２マスター基板を形成する工程と、
前記第２樹脂パターンをマスクとして、前記第２導電層形成領域における前記第２導電性基板上に第２導電層をパターン形成する工程と、
前記第２導電層側から前記第２マスター基板に第２未硬化樹脂シートを貼り合わせる工程と、
前記第２未硬化樹脂シートと前記第２樹脂パターンの界面および前記第２導電層と前記第２導電性基板の界面で剥離し、前記第２導電層を前記第２未硬化樹脂シート上に転写する工程と、
前記第１未硬化樹脂シート上に、電子部品をマウントする工程と、
前記電子部品を被覆して、前記第１未硬化樹脂シート上に前記第２未硬化樹脂シートの前記第２導電層が転写された面の反対側の面から積層する工程と、
前記第１未硬化樹脂シートおよび前記第２未硬化樹脂シートを硬化して第１ビルトアップ層および第２ビルトアップ層とする工程と、
前記第１ビルトアップ層と前記第１樹脂パターンの界面および前記第１導電層と前記第１導電性基板の界面で剥離し、前記第１導電層を前記第１ビルトアップ層上に転写する工程と、
前記第１導電層、前記第２導電層および前記電子部品の間のうちのいずれか２点間を接続するように前記第１ビルトアップ層および／または第２ビルトアップ層を貫通する貫通配線を形成する工程と
を有する電子部品を内蔵する基板の製造方法。
【請求項１０】
前記電子部品が半導体チップである
請求項９に記載の電子部品を内蔵する基板の製造方法。
【請求項１１】
前記第１導電層または前記第２導電層に接続して突起電極を形成する工程をさらに有する
請求項９に記載の電子部品を内蔵する基板の製造方法。
【請求項１２】
前記第１導電層および／または前記第２導電層に接続して外部電子部品を実装する工程をさらに有する
請求項９に記載の電子部品を内蔵する基板の製造方法。
【請求項１３】
第３導電層が転写された第３未硬化樹脂シートを形成する工程と、
前記第３未硬化樹脂シートを前記第１導電層および／または前記第２導電層の上層に積層させ、前記第３未硬化樹脂シートを硬化して第３ビルトアップ層とする工程と、
前記第１導電層、前記第２導電層および前記電子部品と、前記第３導電層の間のうちのいずれか２点間を接続するように少なくとも前記第３ビルトアップ層を貫通するさらなる貫通配線を形成する工程と
をさらに有する請求項９に記載の電子部品を内蔵する基板の製造方法。
【請求項１４】
少なくとも表面が導電性である第１導電性基板上の第１導電層形成領域を除く領域において、当該第１導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第１樹脂パターンを形成して第１導電層形成用の第１マスター基板を形成する工程と、
前記第１樹脂パターンをマスクとして、前記第１導電層形成領域における前記第１導電性基板上に第１導電層をパターン形成する工程と、
前記第１導電層側から前記第１マスター基板に第１未硬化樹脂シートを貼り合わせる工程と、
少なくとも表面が導電性である第２導電性基板上の第２導電層形成領域を除く領域において、当該第２導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第２樹脂パターンを形成して第２導電層形成用の第２マスター基板を形成する工程と、
前記第２樹脂パターンをマスクとして、前記第２導電層形成領域における前記第２導電性基板上に第２導電層をパターン形成する工程と、
前記第２導電層側から前記第２マスター基板に第２未硬化樹脂シートを貼り合わせる工程と、
前記第２未硬化樹脂シートと前記第２樹脂パターンの界面および前記第２導電層と前記第２導電性基板の界面で剥離し、前記第２導電層を前記第２未硬化樹脂シート上に転写する工程と、
前記第１未硬化樹脂シート上に前記第２未硬化樹脂シートの前記第２導電層が転写された面の反対側の面から積層する工程と、
前記第１未硬化樹脂シートおよび前記第２未硬化樹脂シートを硬化して第１ビルトアップ層および第２ビルトアップ層とする工程と、
前記第１ビルトアップ層と前記第１樹脂パターンの界面および前記第１導電層と前記第１導電性基板の界面で剥離し、前記第１導電層を前記第１ビルトアップ層上に転写する工程と、
前記第１導電層および前記第２導電層の間のうちのいずれか２点間を接続するように前記第１ビルトアップ層および第２ビルトアップ層を貫通する貫通配線を形成する工程と
を有する基板の製造方法。
【請求項１５】
第３導電層が転写された第３未硬化樹脂シートを形成する工程と、
前記第３未硬化樹脂シートを前記第１導電層および／または前記第２導電層の上層に積層させ、前記第３未硬化樹脂シートを硬化して第３ビルトアップ層とする工程と、
前記第１導電層および前記第２導電層と、前記第３導電層の間のうちのいずれか２点間を接続するように少なくとも前記第３ビルトアップ層を貫通するさらなる貫通配線を形成する工程と
をさらに有する請求項１４に記載の基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子部品を内蔵する基板、基板およびそれらの製造方法に関し、特に積層されたビルトアップ層に電子部品を内蔵する基板、ビルトアップ層を積層して構成される基板、およびそれらの製造方法に関するものである。
【背景技術】
【０００２】
従来の電子部品内蔵モジュールなどの半導体装置の製造方法としては、例えば、コアとなる基板上へ半導体チップやその他の受動部品を搭載し、その上に絶縁樹脂層を介して銅箔を積層し、レーザーの照射によりビアホールを開口し、ビアホール内に埋め込んで導電層を形成するようにメッキ処理を行い、エッチングにより銅箔をパターン加工して導電層パターンを形成する。さらに、その上層に絶縁樹脂層を介した銅箔の積層、ビアホールの開口およびメッキ処理、銅箔のパターン加工などの各工程を繰り返すことで導電層パターンを積層し、電子部品に対する再配線層として形成する。
【０００３】
しかしながら、上記の従来の電子部品内蔵モジュールなどの半導体装置の製造方法においては、コア基板に対して絶縁樹脂層や電子部品などを積み上げていく構造なので、半導体装置の厚みが厚くなってしまい、セットの薄型化の点で不利であった。
また、さらに上記の従来の半導体装置の製造方法においては、特に微細な配線パターンを形成するためのエッチング工程において不良が多発しやすく、いったん不良になってしまうと、モジュール全体が不良となってしまい、エッチング工程よりも前の工程において既に内蔵されていた高価な半導体チップなどを含めて全体を廃棄する以外になく、低歩留りとなって製造コストが高くなってしまうという欠点があった。
【０００４】
一方、従来の微細な配線パターンが形成された多層実装基板の製造方法としては、例えば特許文献１に記載されているように、表面が導電性である基板上に形成しようとするパターンに沿ってメッキレジストを形成してマスター基板とし、基板に通電する電解メッキ法によりメッキレジストをマスクとして導電層をパターン形成し、得られた導電層を未硬化樹脂シートなどに貼り合わせ、基板を剥離あるいはエッチングなどで除去することで導電層を転写する方法が知られている。
【０００５】
しかし、上記の多層実装基板の製造方法では、基板をエッチングして除去する場合はもちろん、剥離する場合においても、メッキレジストが本来繰り返しの使用に耐えられるものではないため、導電層をパターン形成するときに毎回表面が導電性である基板を準備し、メッキレジストをパターン形成する必要があり、製造コストが高くなってしまうという問題があった。
また、剥離する工程自体が非常に困難であって不良が発生しやすく、低歩留まりであるため、現状では事実上製造に耐える方法ではなかった。
また、上記の方法では基板の製造ロット毎に表面が導電性である基板を準備し、メッキレジストをパターン形成する必要があるため、製造のリードタイムが長くなるという問題もあった。
【０００６】
上記のように、コア基板を用いる場合よりも薄型化でき、高歩留りで製造コストを抑制して生産のリードタイムを短縮して製造可能な電子部品内蔵モジュールなどに適用能な電子部品を内蔵する基板あるいは電子部品を内蔵しない多層実装基板などの基板、および、これらの製造方法が求められていた。
【特許文献１】特開２０００−１５１０７８号公報
【特許文献２】特開２００３−１３２４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
解決しようとする問題点は、従来の電子部品を内蔵する基板あるいは電子部品を内蔵しない多層実装基板などの基板は、コア基板に絶縁樹脂層を積み上げていくので厚みが厚くなってしまう問題があり、それらの製造方法については、薄型化が困難である他、製造工程における歩留まりが低く、製造コストが高くなってしまい、生産のリードタイムが長くなってしまうという点である。
【課題を解決するための手段】
【０００８】
本発明の電子部品を内蔵する基板は、絶縁性樹脂からなる第１ビルトアップ層と、前記第１ビルトアップ層の一方の面にパターン形成された第１導電層と、前記第１ビルトアップ層の他方の面にマウントされた電子部品と、前記電子部品を埋め込んで前記第１ビルトアップ層の上層に積層された絶縁性樹脂からなる第２ビルトアップ層と、前記第２ビルトアップ層の前記第１ビルトアップ層と積層している面と反対側の面にパターン形成された第２導電層と、前記第１導電層、前記第２導電層および前記電子部品の間のうちのいずれか２点間を接続するように前記第１ビルトアップ層および／または第２ビルト配線とを有する。
【０００９】
上記の本発明の電子部品を内蔵する基板は、第１ビルトアップ層の一方の面に第１導電層が形成され、他方の面に電子部品がマウントされ、これを被覆して第２ビルトアップ層と、第２導電層が形成されている。
ここで、第１導電層、第２導電層および電子部品の間のうちのいずれか２点間を接続するように第１ビルトアップ層および／または第２ビルトアップ層を貫通して貫通配線が形成されている。
【００１０】
また、本発明の基板は、絶縁性樹脂からなる第１ビルトアップ層と、前記第１ビルトアップ層の一方の面にパターン形成された第１導電層と、前記第１ビルトアップ層の上層に積層された絶縁性樹脂からなる第２ビルトアップ層と、前記第２ビルトアップ層の前記第１ビルトアップ層と積層している面と反対側の面にパターン形成された第２導電層と、前記第１導電層および前記第２導電層の間のうちのいずれか２点間を接続するように前記第１ビルトアップ層および第２ビルトアップ層を貫通して形成された貫通配線とを有する。
【００１１】
上記の本発明の基板は、第１ビルトアップ層の一方の面に第１導電層が形成され、他方の面に第２ビルトアップ層と、第２導電層が形成されている。
ここで、第１導電層および第２導電層の間のうちのいずれか２点間を接続するように第１ビルトアップ層および第２ビルトアップ層を貫通して貫通配線が形成されている。
【００１２】
また、本発明の電子部品を内蔵する基板の製造方法は、少なくとも表面が導電性である第１導電性基板上の第１導電層形成領域を除く領域において、当該第１導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第１樹脂パターンを形成して第１導電層形成用の第１マスター基板を形成する工程と、前記第１樹脂パターンをマスクとして、前記第１導電層形成領域における前記第１導電性基板上に第１導電層をパターン形成する工程と、前記第１導電層側から前記第１マスター基板に第１未硬化樹脂シートを貼り合わせる工程と、少なくとも表面が導電性である第２導電性基板上の第２導電層形成領域を除く領域において、当該第２導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第２樹脂パターンを形成して第２導電層形成用の第２マスター基板を形成する工程と、前記第２樹脂パターンをマスクとして、前記第２導電層形成領域における前記第２導電性基板上に第２導電層をパターン形成する工程と、前記第２導電層側から前記第２マスター基板に第２未硬化樹脂シートを貼り合わせる工程と、前記第２未硬化樹脂シートと前記第２樹脂パターンの界面および前記第２導電層と前記第２導電性基板の界面で剥離し、前記第２導電層を前記第２未硬化樹脂シート上に転写する工程と、前記第１未硬化樹脂シート上に、電子部品をマウントする工程と、前記電子部品を被覆して、前記第１未硬化樹脂シート上に前記第２未硬化樹脂シートの前記第２導電層が転写された面の反対側の面から積層する工程と、前記第１未硬化樹脂シートおよび前記第２未硬化樹脂シートを硬化して第１ビルトアップ層および第２ビルトアップ層とする工程と、前記第１ビルトアップ層と前記第１樹脂パターンの界面および前記第１導電層と前記第１導電性基板の界面で剥離し、前記第１導電層を前記第１ビルトアップ層上に転写する工程と、前記第１導電層、前記第２導電層および前記電子部品の間のうちのいずれか２点間を接続するように前記第１ビルトアップ層および／または第２ビルトアップ層を貫通する貫通配線を形成する工程とを有する。
【００１３】
上記の本発明の電子部品を内蔵する基板の製造方法は、まず、少なくとも表面が導電性である第１導電性基板上の第１導電層形成領域を除く領域において、第１導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第１樹脂パターンを形成して第１導電層形成用の第１マスター基板を形成し、第１樹脂パターンをマスクとして、第１導電層形成領域における第１導電性基板上に第１導電層をパターン形成し、第１導電層側から第１マスター基板に第１未硬化樹脂シートを貼り合わせる。
一方、少なくとも表面が導電性である第２導電性基板上の第２導電層形成領域を除く領域において、第２導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第２樹脂パターンを形成して第２導電層形成用の第２マスター基板を形成し、第２樹脂パターンをマスクとして、第２導電層形成領域における第２導電性基板上に第２導電層をパターン形成し、第２導電層側から第２マスター基板に第２未硬化樹脂シートを貼り合わせ、第２未硬化樹脂シートと第２樹脂パターンの界面および第２導電層と第２導電性基板の界面で剥離し、第２導電層を第２未硬化樹脂シート上に転写する。
次に、第１未硬化樹脂シート上に、電子部品をマウントし、さらに、電子部品を被覆して、第１未硬化樹脂シート上に第２未硬化樹脂シートの第２導電層が転写された面の反対側の面から積層し、第１未硬化樹脂シートおよび第２未硬化樹脂シートを硬化して第１ビルトアップ層および第２ビルトアップ層とする。
次に、第１ビルトアップ層と第１樹脂パターンの界面および第１導電層と第１導電性基板の界面で剥離し、第１導電層を第１ビルトアップ層上に転写する。
次に、第１導電層、第２導電層および電子部品の間のうちのいずれか２点間を接続するように第１ビルトアップ層および／または第２ビルトアップ層を貫通する貫通配線を形成する。
【００１４】
また、本発明の基板の製造方法は、少なくとも表面が導電性である第１導電性基板上の第１導電層形成領域を除く領域において、当該第１導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第１樹脂パターンを形成して第１導電層形成用の第１マスター基板を形成する工程と、前記第１樹脂パターンをマスクとして、前記第１導電層形成領域における前記第１導電性基板上に第１導電層をパターン形成する工程と、前記第１導電層側から前記第１マスター基板に第１未硬化樹脂シートを貼り合わせる工程と、少なくとも表面が導電性である第２導電性基板上の第２導電層形成領域を除く領域において、当該第２導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第２樹脂パターンを形成して第２導電層形成用の第２マスター基板を形成する工程と、前記第２樹脂パターンをマスクとして、前記第２導電層形成領域における前記第２導電性基板上に第２導電層をパターン形成する工程と、前記第２導電層側から前記第２マスター基板に第２未硬化樹脂シートを貼り合わせる工程と、前記第２未硬化樹脂シートと前記第２樹脂パターンの界面および前記第２導電層と前記第２導電性基板の界面で剥離し、前記第２導電層を前記第２未硬化樹脂シート上に転写する工程と、前記第１未硬化樹脂シート上に前記第２未硬化樹脂シートの前記第２導電層が転写された面の反対側の面から積層する工程と、前記第１未硬化樹脂シートおよび前記第２未硬化樹脂シートを硬化して第１ビルトアップ層および第２ビルトアップ層とする工程と、前記第１ビルトアップ層と前記第１樹脂パターンの界面および前記第１導電層と前記第１導電性基板の界面で剥離し、前記第１導電層を前記第１ビルトアップ層上に転写する工程と、前記第１導電層および前記第２導電層の間のうちのいずれか２点間を接続するように前記第１ビルトアップ層および第２ビルトアップ層を貫通する貫通配線を形成する工程とを有する。
【００１５】
上記の本発明の基板の製造方法は、まず、少なくとも表面が導電性である第１導電性基板上の第１導電層形成領域を除く領域において、第１導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第１樹脂パターンを形成して第１導電層形成用の第１マスター基板を形成し、第１樹脂パターンをマスクとして、第１導電層形成領域における第１導電性基板上に第１導電層をパターン形成し、第１導電層側から第１マスター基板に第１未硬化樹脂シートを貼り合わせる。
一方、少なくとも表面が導電性である第２導電性基板上の第２導電層形成領域を除く領域において、第２導電性基板の表面よりも未硬化樹脂シートの表面に対して接着性が低い第２樹脂パターンを形成して第２導電層形成用の第２マスター基板を形成し、第２樹脂パターンをマスクとして、第２導電層形成領域における第２導電性基板上に第２導電層をパターン形成し、第２導電層側から第２マスター基板に第２未硬化樹脂シートを貼り合わせ、第２未硬化樹脂シートと第２樹脂パターンの界面および第２導電層と第２導電性基板の界面で剥離し、第２導電層を第２未硬化樹脂シート上に転写する。
次に、第１未硬化樹脂シート上に第２未硬化樹脂シートの第２導電層が転写された面の反対側の面から積層し、第１未硬化樹脂シートおよび第２未硬化樹脂シートを硬化して第１ビルトアップ層および第２ビルトアップ層とし、第１ビルトアップ層と第１樹脂パターンの界面および第１導電層と第１導電性基板の界面で剥離して第１導電層を第１ビルトアップ層上に転写し、さらに、第１導電層および第２導電層の間のうちのいずれか２点間を接続するように第１ビルトアップ層および第２ビルトアップ層を貫通する貫通配線を形成する。
【発明の効果】
【００１６】
本発明の電子部品を内蔵する基板は、第１ビルトアップ層の一方の面に第１導電層が形成され、他方の面に電子部品がマウントされ、これを被覆して第２ビルトアップ層と、第２導電層が形成されており、従来のようなコア基板を用いずにビルトアップ層および電子部品と導電層を積み重ねて構成されているので、従来のようなコア基板を用いる場合よりも薄型化できる。
【００１７】
本発明の基板は、第１ビルトアップ層の一方の面に第１導電層が形成され、他方の面に第２ビルトアップ層と、第２導電層が形成されており、従来のようなコア基板を用いずにビルトアップ層と導電層を積み重ねて構成されているので、従来のようなコア基板を用いる場合よりも薄型化できる。
【００１８】
本発明の電子部品を内蔵する基板の製造方法は、未硬化樹脂シートとの剥離性が良く何度も使用可能な第１マスター基板を用いて第１導電層を形成してこれを第１ビルトアップ層に転写し、一方、第２マスター基板を用いて第２導電層を形成してこれを第２ビルトアップ層となる第２未硬化樹脂シートに転写するので、第１導電層と第２導電層について良品のみを用いることが可能となり、製造工程における歩留まりが向上し、製造コストの抑制が可能である。また、第１導電層と第２導電層を予め別工程で形成するので生産のリードタイムを短縮できる。
さらに、電子部品を内蔵する基板を最終的にコア基板を用いずに構成するので、従来のようなコア基板を用いる場合よりも薄型化して製造することができる。
【００１９】
本発明の基板の製造方法は、未硬化樹脂シートとの剥離性が良く何度も使用可能な第１マスター基板を用いて第１導電層を形成してこれを第１ビルトアップ層に転写し、一方、第２マスター基板を用いて第２導電層を形成してこれを第２ビルトアップ層となる第２未硬化樹脂シートに転写するので、第１導電層と第２導電層について良品のみを用いることが可能となり、製造工程における歩留まりが向上し、製造コストの抑制が可能である。また、第１導電層と第２導電層を予め別工程で形成するので生産のリードタイムを短縮できる。
さらに、基板を最終的にコア基板を用いずに構成するので、従来のようなコア基板を用いる場合よりも薄型化して製造することができる。
【発明を実施するための最良の形態】
【００２０】
以下に、本発明の電子部品を内蔵する基板、基板およびそれらの製造方法の実施の形態について、図面を参照して説明する。
【００２１】
第１実施形態
本実施形態に係る電子部品を内蔵する基板は、電子部品として半導体チップを内蔵する多層基板であり、半導体チップなどに接続して突起電極が形成されていて、さらに他の実装基板に実装されて用いられるようにモジュール化されたＳｉＰ（システムインパッケージ）形態の半導体装置である。
【００２２】
図１は本実施形態に係る電子部品を内蔵する基板の模式断面図である。
例えば、未硬化樹脂シートを硬化して得られた絶縁性の樹脂層である第１ビルトアップ層１４’の一方の面に第１導電層１３がパターン形成されており、他方の面上に例えばトランジスタなどの能動素子を含む電子回路が設けられた半導体チップ２０がダイアタッチフィルム２４を介してマウントされている。
ここで、半導体チップ２０は半導体チップ本体の表面にパッド２２が設けられており、パッドを除く領域における半導体チップ本体の表面は酸化シリコンなどの保護層により被覆されている。
また、パッド２２の最表面に光を反射する導電性のパッド保護層２２ｂが形成されている。
【００２３】
上記の半導体チップの代わりに、あるいは半導体チップに加えて、受動素子などのその他の電子部品がマウントされている構成としてもよい。
この場合の電子部品は、上記の半導体チップと同様に、電子部品本体の表面に設けられた電極の最表面に、光を反射する導電性の電極保護層が形成されている構成とする。
【００２４】
上記の第１ビルトアップ層１４’および半導体チップ２０の上層に、未硬化樹脂シートを硬化して得られた絶縁性の樹脂層である第２ビルトアップ層１９’が積層されており、その上層に第２導電層１８がパターン形成されている。
第２導電層１８と第２ビルトアップ層１９’および第１ビルトアップ層１４’を貫通して第１導電層１３に達する第１貫通開口部Ｖ1が形成されており、第１導電層１３と第２導電層１８を接続するように第２ビルトアップ層１９’および第１ビルトアップ層１４’を貫通する第１貫通配線２５が形成されている。
【００２５】
さらに、第２導電層１８と第２ビルトアップ層１９’を貫通してパッド保護層２２ｂに達する第２貫通開口部Ｖ2が形成されており、パッド保護層２２ｂを介して半導体チップ２０のパッド２２と第２導電層１８を接続するように第２ビルトアップ層１９’を貫通して第２貫通配線２６が形成されている。
上記のように半導体チップの代わりに、あるいは半導体チップに加えて、受動素子などのその他の電子部品がマウントされている場合には、貫通開口部が第２導電層と第２ビルトアップ層を貫通して電極保護層に達するように形成されており、電極保護層を介して電子部品の電極と第２導電層を接続するように貫通配線が形成されているものとする。
【００２６】
また、第２導電層１８を被覆して、第２ビルトアップ層１９’の上層に、未硬化樹脂シートを硬化して得られた絶縁性の樹脂層である第３ビルトアップ層２８’が積層されており、その上層に第３導電層２７がパターン形成されている。
第３導電層２７と第３ビルトアップ層２８’を貫通して第２導電層１８に達する第３貫通開口部Ｖ3が形成されており、第２導電層１８と第３導電層２７を接続するように第３ビルトアップ層２８’を貫通する第３貫通配線２９が形成されている。
また、第３導電層２７、第３ビルトアップ層２８’、第２ビルトアップ層１９’および第１ビルトアップ層１４’を貫通して第１導電層１３に達する第４貫通開口部Ｖ4が形成されており、第１導電層１３と第３導電層２７を接続するように第３ビルトアップ層２８’、第２ビルトアップ層１９’および第１ビルトアップ層１４’を貫通する第４貫通配線３０が形成されている。
【００２７】
第３導電層２７の形成面において、露出するように選択された第３導電層２７の形成領域を除いて、第３ビルトアップ層２８’および選択されなかった第３導電層２７上にソルダーレジスト３１が形成されている。
一方、第１導電層１３の形成面において、露出するように選択された第１導電層１３の形成領域を除いて、第１ビルトアップ層１４’および選択されなかった第１導電層１３上にソルダーレジスト３２が形成されている。
【００２８】
上記ように、本実施形態は、第１ビルトアップ層１４’、第２ビルトアップ層１９’および第３ビルトアップ層２８’が積層して、その表面および界面などに第１導電層１３、第２導電層１８、第３導電層２７および半導体チップ２０と、これらを接続するように第１貫通配線２５、第２貫通配線２６、第３貫通配線２９および第４貫通配線３０などが設けられて構成された電子部品を内蔵する基板である。
【００２９】
第３導電層２７の形成面において、上記の選択されて露出している第３導電層２７の必要箇所にハンダボールなどからなるバンプ（突起電極）３３が形成され、バンプ３３によりさらに他の実装基板に実装されて用いられるようにモジュール化されたＳｉＰ形態の半導体装置となっている。
一方、第１導電層１３の形成面において、上記の選択されて露出している第１導電層１３の必要箇所に外部電子部品（３４，３５）が実装された構成とすることもできる。
【００３０】
上記の構成において、第１導電層１３、第２導電層１８および第３導電層２７の最小加工寸法は１０μｍ程度（ライン／スペース＝１０／１０μｍ程度）であり、微細なパターンとなっている。但し、第１〜第４貫通開口部が設けられるコンタクト部分においては数１０μｍ程度の幅または径を持つ領域が形成され、コンタクト部分内において、例えば１５〜３０μｍ程度の径の第１〜第４貫通開口部が形成されている。
【００３１】
本実施形態のＳｉＰ形態の半導体装置の構成となっている電子部品を内蔵する基板は、従来のようなコア基板を用いずに、ビルトアップ層と半導体チップなどの電子部品および導電層を積み重ねて構成されているので、従来のようなコア基板を用いる場合よりも薄型化できる。
【００３２】
次に、本実施形態に係るＳｉＰ形態の半導体装置の構成となっている電子部品を内蔵する基板の製造方法について説明する。
まず、図２（ａ）に示すような紫外線などの光を透過する耐熱ガラスなどからなる板厚３ｍｍのガラス基板１０上に、図２（ｂ）に示すように、例えば、真空蒸着法、スパッタリング法により５μｍの膜厚のＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜などの導電膜１１を形成し、少なくとも表面が導電性である第１導電性基板を形成する。
ＩＴＯ膜の成膜は、例えばＩＴＯペレット（５重量％）を蒸着源とし、基板温度３００℃で２０分間処理して行う。
また、予めＩＴＯ膜などの導電膜が設けられた基板を購入して上記導電性基板として用いてもよい。
ＩＴＯ膜の場合、他の金属との接着性が低いことから後工程で第１導電層と剥離する際に有利であり、光透過性が高いので未硬化樹脂シートを積層して剥離する際に用いるエキシマレーザなどのレーザ光を効果的に照射できる。また、第１導電層を形成するときの共通電極として機能する。
【００３３】
次に、図２（ｃ）に示すように、例えば、逆スパッタリング法により、導電膜１１の表面に微細な凹部１１ａを形成し、１μｍ程度の表面粗さを有する面に加工する。例えば、Ａｒガスを用いて、ＲＦ５０Ｗ、処理時間５分とするなど、通常の逆スパッタリング条件で行う。
これにより、後に形成するパターン形成用の樹脂層との接着性が向上する。さらにまた、この導電膜上に後工程で形成する第１導電層に凹凸形状が転写され、第１導電層と未硬化樹脂シートとの接着性が向上する。
【００３４】
次に、図２（ｄ）に示すように、例えば、スピン塗布により、導電性基板の表面に形成されている導電膜１１よりも未硬化樹脂シートの表面に対して接着性が低い特性を有する液状の樹脂を塗布し、乾燥し、プリベーク処理をして、５μｍの膜厚で樹脂層１２を形成する。樹脂層１２を構成する樹脂としては、フッ素系樹脂（みのる産業社製、商品名ＧＴ２３００  ＰＦＡ）などを用いることができる。フッ素系樹脂は、耐薬品特性、耐熱特性に優れているので、得られたマスター基板の耐久性を向上させ、繰り返し使用することができるので好ましい。
スピンコート条件は、例えば、８００ｒｐｍで３０秒、さらに１２００ｒｐｍで３０秒とし、プリベーク条件は９０℃で４分、さらに１１０℃で４分とする。
【００３５】
次に、図３（ａ）に示すように、例えば、レーザ描画などにより、第１導電層形成領域における樹脂層１２を除去し、第１導電層形成領域を除く領域に残された第１樹脂パターン１２ｐを形成し、第１導電層形成用のマスター基板を形成する。例えば、第１樹脂パターン１２ｐの最小加工寸法は１０μｍ（ライン／スペース幅は１０μｍ／１０μｍ）とする。
レーザ描画の条件は、レーザ描画装置を用いた通常の条件で、周波数２５ｋＨｚで行う。
あるいは、不図示のレジスト膜をパターン形成し、エッチングにより樹脂層１２をパターン加工して上述のような第１樹脂パターン１２ｐとしてもよい。
【００３６】
次に、図３（ｂ）に示すように、例えば、ガラス基板１０上に導電膜１１が形成された第１導電性基板に通電し、導電膜１１を共通電極とする電解メッキ法において、硫酸銅水溶液などのメッキ液中に浸漬して導電膜１１に通電し、第１樹脂パターン１２ｐをマスクとして、第１導電層形成領域における第１導電性基板上に第１導電層１３をパターン形成する。
上記のように、樹脂パターンの最小加工寸法を１０μｍ（ライン／スペース幅を１０μｍ／１０μｍ）として形成し、これをマスクとして第１導電層１３をパターン形成することで、第１導電層１３についても最小加工寸法を１０μｍ（ライン／スペース幅を１０μｍ／１０μｍ）として形成することができる。
このとき、第１導電層１３の膜厚は、第１樹脂パターン１２ｐの膜厚よりも厚くなるように形成する。例えば、第１樹脂パターン１２ｐの膜厚が５μｍ程度であるとすると、第１導電層１３の膜厚を６μｍ程度とする。
【００３７】
次に、図３（ｃ）に示すように、例えば、表面粗化剤（荏原電産製、商品名ＮＢＳ２）に５分程度浸漬することにより、第１導電層１３の表面に微細な凹部１３ａを形成し、１〜２μｍ程度の表面粗さを有する面に加工する。
このとき、樹脂パターン１２ｐは耐薬品性があるため、ダメージを受けない。
【００３８】
次に、図４（ａ）に示すように、例えば、第１導電層１３側から第１導電層形成用のマスター基板に、プリプレグとも呼ばれる、不織布に未硬化のアラミド系樹脂を含浸させてなり、約２０〜数１０μｍの膜厚であるＢステージの第１未硬化樹脂シート１４（例えば新神戸電機社製、商品名ＣＥＬ−５４１）を貼り合わせ、温度８０℃、圧力２ｋｇなどの樹脂が完全硬化しない半硬化条件により、ラミネートする。上記の第１未硬化樹脂シート１４の材料としては、エポキシ樹脂なども用いることができる。
このとき、第１未硬化樹脂シート１４は第１導電層１３との接着性が高く、強く接着しているが、第１樹脂パターン１２ｐは表面が潤滑状なので接着性が低く、剥がれ易い構成となっている。
第１未硬化樹脂シート１４には、予め、取り扱いを容易にする耐熱透明シート１４ｓが設けられており、図４（ｂ）に示すように、耐熱透明シート１４ｓを剥がして用いる。
【００３９】
一方、上記とは別の工程において、図２（ａ）〜図３（ａ）に示す第１導電層形成用のマスター基板を形成する工程と同様にして、第２導電層形成用のマスター基板を形成する。即ち、図５（ａ）に示すように、ガラス基板１５上に導電膜１６を形成し、その表面に微細な凹部１６ａを形成し、導電膜１６上に第２樹脂パターン１７ｐを形成して、第２導電層形成用のマスター基板を形成する。例えば、第３導電層形成用の第３樹脂パターンの最小加工寸法についても、第１樹脂パターンと同様に、１０μｍ（ライン／スペース幅は１０μｍ／１０μｍ）とする。ここで、第３導電層形成用の第３樹脂パターンはその設計パターンに応じたパターンとして形成する。
【００４０】
次に、図３（ｂ）〜図４（ａ）に示す工程と同様にして、硫酸銅水溶液などのメッキ液中に浸漬して導電膜１６に通電し、第２樹脂パターン１７ｐをマスクとして第２導電層１８をパターン形成し、その表面に微細な凹部１８ａを形成する。
次に、第２導電層１８側から第２導電層形成用のマスター基板にＢステージの第２未硬化樹脂シート１９を貼り合わせる。第２未硬化樹脂シート１９には、予め耐熱透明シート１９ｓが設けられている。
以上で、図５（ａ）に示すような構成とする。
【００４１】
次に、図５（ｂ）に示すように、第２未硬化樹脂シート１９と第２樹脂パターン１７ｐの界面、および、第２導電層１８と導電性基板の表面に形成されている導電膜１６の界面で剥離し、第２導電層１８を第２未硬化樹脂シート１９上に転写する。
このとき、透明なガラス基板１５に導電膜１６が設けられてなる導電性基板を通して、第２未硬化樹脂シート１９と第２樹脂パターン１７ｐの界面に対する剥離の補助となるように、レーザ光ＬＳを全面に照射する。レーザ光の衝撃により、容易に剥離することができる。レーザ光ＬＳとしては、例えばエキシマレーザを用いる。エキシマレーザの出力は例えば２３ｍＪ／ｃｍ2 として、数分間照射する。
エキシマレーザ光は、これを吸収したものに衝撃波を与え、接着部を剥がれやすくする効果がある。フッ素系樹脂は白色に近く、エキシマレーザ光は透過するが、銅は金属なのでレーザに影響を受けやすい。
上記のように、導電膜１６に微細な凹部１６ａが形成されているので、第２導電層１８の表面にこの形状が転写して、微細な凸部１８ｂが形成される。
【００４２】
上記の工程において、第２未硬化樹脂シート１９と第２導電層１８は強く接着しているが、第２樹脂パターン１７ｐは、導電性基板の表面に形成されている導電膜１６よりも第２未硬化樹脂シート１９の表面に対して接着性が低い特性を有するので、第２導電層１８は第２未硬化樹脂シート１９に接着したままで、第２未硬化樹脂シート１９と第２樹脂パターン１７ｐの界面で容易に剥離することができ、第２樹脂パターン１７ｐが導電性基板から剥がれてしまったり、第２導電層１８が導電性基板上に残ってしまう問題がない。
従って、第２樹脂パターン１７ｐを再び形成することなく、第２導電層形成用のマスター基板として再使用が可能となり、例えば、マスター基板の構成するガラス基板１５を耐熱ガラスから構成し、第２樹脂パターン１７ｐをフッ素系樹脂などの耐薬品特性、耐熱特性の高い材料で構成することにより、数千回繰り返して使用することが可能であり、同一のパターンの導電層を量産することができ、製造コストを抑制することができる。
さらに、上記のようにして形成された第２導電層１８について、不図示の工程により正確に形成されているかどうか、厚さや形状などの外観検査や、さらに必要に応じて電子検査などをすることができる。この場合、正確に形成された良品のみを次工程において用いることができ、歩留りの向上に寄与する。
【００４３】
一方、上記とは別の工程である通常の半導体プロセスにより、図６（ａ）に示すように、トランジスタなどの能動素子などを含む電子回路が設けられた半導体チップ２０を形成する。これは、図１に示すようにＳｉＰ形態の半導体装置の構成となっている基板に内蔵するためのものであり、半導体としてはＳｉ系やＧａＡｓ系など、特に限定されない。
半導体チップ２０は、上記のような電子回路が形成された半導体チップ本体２１の表面に電子回路に接続するようにアルミニウムなどからなるパッド２２が設けられ、パッド２２を除く領域における半導体チップ本体２１の表面は酸化シリコンなどの保護層２３により被覆されて構成されている。
ＳｉＰ形態の半導体装置の構成となっている基板に内蔵するため、半導体チップ２０の厚さは例えば３０μｍ程度にまで薄くしておく。半導体チップ２０を薄くすることにより、ＳｉＰ形態の半導体装置全体の薄型化につながるので好ましい。ウェハの状態で薄く加工した後でダイシング（個片化）してもよく、また、ダイシングした後に、薄く加工してもよい。ウェハの状態で３０μｍまで薄く加工する場合には、割れに対して十分注意する必要がある。
【００４４】
次に、図６（ｂ）に示すように、上記のように形成した半導体チップ２０のパッド２２に対して、特許文献２に記載されているようなジンケート処理を施し、パッド２２を構成するアルミニウム層の表面の酸化物を除去し、パッド２２の表面に亜鉛層２２ａを０．３μｍ程度の膜厚で形成する。
アルミニウムのパッド２２には直接ニッケル層を成膜することができないが、このジンケート処理により形成される亜鉛層２２ａの表面は無電解メッキによるニッケル層の成膜が容易となる。
【００４５】
次に、図６（ｃ）に示すように、無電解メッキ処理により、パッド２２の表面に亜鉛層２２ａの上層に、ニッケルからなるパッド保護層２２ｂを５μｍ程度の膜厚で形成する。
このパッド保護層２２ｂは、後述のように、この上層に積層させる樹脂層を貫通してパッド２２に達する開口部を形成するときに用いるレーザ光を反射するので、レーザ光による開口のストッパとなり、これらを接続させる場合などにおいて歩留まりを高め、製造コストを削減することができる。
上記のパッド保護層２２ｂを形成する工程までをウェハ状態で行ってもよく、この場合には、ダイシング後に薄型化あるは薄型化後にダイシングの各工程を行う。あるいはダイシングの後に上記の亜鉛層２２ａおよびパッド保護層２２ｂの形成工程を行い、その後に薄型化することもできる。
【００４６】
ここで、半導体チップの代わりに、あるいは半導体チップに加えて、受動素子などのその他の電子部品をマウントする場合には、上記の半導体チップのパッドと同様に、電子部品の電極の最表面に、ニッケル層などからなる電極保護層を形成しておく。
この電極保護層は、この上層に積層させる樹脂層を貫通して電子部品の電極に達する開口部を形成するときに用いるレーザ光を反射するので、開口のストッパとなり、これらを接続させる場合などにおいて歩留まりを高め、製造コストを削減することができる。
【００４７】
次に、図７（ａ）に示すように、図６（ｃ）に示す構成の半導体チップ２０を、図４（ｂ）に示す構成の第１導電層用のマスター基板上に積層された第１導電層１３および第１未硬化樹脂シート１４の上層に、ダイアタッチフィルム２４を介してマウントする。
【００４８】
次に、図７（ｂ）に示すように、図５（ｂ）に示す工程で得られた第２未硬化樹脂シート１９から耐熱透明シート１９ｓを剥がした後、半導体チップ２０を被覆するように、第１未硬化樹脂シート１４の表面に、第２未硬化樹脂シート１９の第２導電層１８が転写された面と反対側の面とを貼り合わせる。この工程は、真空中で行うと気泡などが入りにくくなるので好ましい。このとき、第１未硬化樹脂シート１４および第２未硬化樹脂シート１９は半導体チップ２０の形状に合わせて回り込むように被覆することができ、例えば、半導体チップ２０による凹凸を吸収して第２未硬化樹脂シート１９の表面は略平坦となって貼り合わされる。図面上は、第２未硬化樹脂シート１９のみが変形している状態を示している。
次に、第１未硬化樹脂シート１４および第２未硬化樹脂シート１９を完全硬化させて、それぞれ、例えば膜厚２０〜数１０μｍの第１ビルトアップ層１４’および第２ビルトアップ層１９’とする。
上記の完全硬化は、例えば、第２未硬化樹脂シート１９と熱圧着治具が接着されるのを防止するため、第２未硬化樹脂シート１９上面にフッ素系樹脂フィルムを介して熱圧着治具で挟み込み、１５０℃、２時間の熱圧着処置で行う。
【００４９】
次に、図８（ａ）に示すように、次亜塩素酸ナトリウムによる酸化処理、いわゆる黒化処理（処理剤：荏原電産製、商品名ＢＯ４９９）を行い、第２導電層１８の表面に黒色の酸化膜１８ｃを形成する。
次に、レーザ光を用いて所定位置の第２導電層１８に照射し、第２導電層１８、第２ビルトアップ層１９’および第１ビルトアップ層１４’を貫通して第１導電層１３上に達する第１貫通開口部Ｖ1を形成し、また、半導体チップ２０のパッド２２のパッド保護層２２ｂに達する第２貫通開口部Ｖ2を形成する。
第１貫通開口部Ｖ1および第２貫通開口部Ｖ2の開口径は、例えば１５〜３０μｍ程度である。第１導電層１３および第２導電層１８の最小加工寸法は、上述のように例えば１０μｍ（ライン／スペース幅は１０μｍ／１０μｍ）となっているが、第１貫通開口部Ｖ1および第２貫通開口部Ｖ2の周辺において例えば数１０μｍ径程度に広く形成されているものである。
レーザ光照射の条件は、例えば、酸化膜１８ｃを含む第２導電層１８に対しては、紫外線レーザを用いたバースト加工とし、周波数２５ｋＨｚ、ショット数１４３とする。また、第２ビルトアップ層１９’および第１ビルトアップ層１４’に対しては、ＣＯ2 レーザを用いたサイクル加工とし、パルス幅５μｍで１ショット、さらにパルス幅２μｍで１ショット照射する。
【００５０】
上記の第１貫通開口部Ｖ1および第２貫通開口部Ｖ2の開口工程においては、第２導電層１８の表面に黒色の酸化膜１８ｃが形成されているので、紫外線レーザが反射されずに十分に吸収され、効率的に開口することができる。一方、第１貫通開口部Ｖ1および第２貫通開口部Ｖ2の開口領域において、第１導電層１３はレーザ光などの光を反射して吸収しないため、また、パッド２２の最表面にはパッド保護層２２ｂが形成されているので光を反射して吸収しないため、開口が第１導電層１３の表面およびパッド保護層２２ｂの表面で停止し、第１導電層１３あるいはパッド２２などが除去されるのを防止している。
【００５１】
さらにその後、デスミヤと呼ばれる工程により、第１および第２貫通開口部（Ｖ1，Ｖ2）内の樹脂残査などを除去、洗浄する。
【００５２】
次に、図８（ｃ）に示すように、例えばスクリーン印刷によって第１および第２貫通開口部（Ｖ1，Ｖ2）内に銅ペーストを充填し、加熱などで硬化させることで導電層を形成して、第１貫通配線２５および第２貫通配線２６とする。
ここで用いる銅ペーストは、例えばタツタ電線社製の商品名Ｍ−１５１（直径約５μｍの銅粒子とＳｎ／Ｂｉはんだの混合物）などであり、はんだ付けできる材料を用いる。
次に、ソフトエッチング処理により、第２導電層１８の表面に形成された酸化膜１８ｃを除去する。
【００５３】
図９は、上記の第１および第２貫通配線（２５，２６）などの貫通配線を形成するためのスクリーン印刷を行う工程を示す模式図である。その他の貫通配線などを形成するためにも用いることができる。
銅ペーストを埋め込む開口部Ｖが形成された印刷対象である基板ＳＢに、開口部Ｖのパターンと同じパターンで開口しているメタルマスクＭＳを開口部同士の位置合わせをして重ねて固定し、その上面に銅ペーストＰＳを供給し、スキージＳＱをメタルマスクＭＳに押圧するようにエア圧ＰをかけながらスキージＳＱの先端が印刷面を擦るように所定の方向Ｍに移動させことで、開口部Ｖに銅ペーストＰＳを埋め込む。
例えば、ニューロング社製の真空印刷機（ＬＺ−９９５７）を用い、メタルマスク厚：０．０５ｍｍ、スキージの硬度：８５、スキージスピード：３ｍｍ／秒、押し込み：＋０．５ｍｍ、エア圧：０．４ＭＰａ、クリアランス：０．５ｍｍ、定盤温度：常温として真空中においてスクリーン印刷し、供給した銅ペーストを例えば２００℃、３０分の加熱処理で硬化させる。
上記のように、導電層間の接続の開口部を設けて導電ペーストを印刷する方法では、メッキによる接続方法と比較して導電層のパターンを薄膜化でき、結果として実装基板全体を薄膜化することができる。また、メッキ処理が不要となるので、導電層のパターンも微細化でき、メッキ液が不要となって製造コストを削減できる。
【００５４】
次に、図１０（ａ）に示す構成に至るまでについて説明する。基本的には第２ビルトアップ層および第２導電層の積層と同様にして、第３ビルトアップ層２８’を介して第３導電層２７を積層し、第１および第２導電層（１３，１８）などに接続する貫通配線を形成する。
まず、第２導電層形成用のマスター基板を形成する工程と同様にして、第３導電層形成用のマスター基板を形成する。例えば、第３導電層形成用の第３樹脂パターンの最小加工寸法についても、上記と同様に１０μｍ（ライン／スペース幅は１０μｍ／１０μｍ）とする。ここで、第３導電層形成用の第３樹脂パターンはその設計パターンに応じたパターンとして形成する。
【００５５】
次に、第３導電層形成用のマスター基板を用いて、電解メッキ法により第３樹脂パターンをマスクとして第３導電層をパターン形成し、これを約２０〜数１０μｍの膜厚の第３未硬化樹脂シートに転写する。
上記のようにして得られた第３導電層２７が転写された第３未硬化樹脂シートの第３導電層２７が転写された面と反対側の面と、第２ビルトアップ層１９’の第２導電層１８が形成された面とを貼り合わせ、熱圧着処理により第３未硬化樹脂シートを完全硬化させて、約２０〜数１０μｍの膜厚の第３ビルトアップ層２８’とする。
【００５６】
次に、上記と同様にして、次亜塩素酸ナトリウムによる酸化処理、いわゆる黒化処理を行い、第３導電層２７の表面に黒色の酸化膜（不図示）を形成し、レーザ光を用いて所定位置の第３導電層２７に照射し、第３導電層２７および第３ビルトアップ層２８’を貫通して第２導電層１８に達する第３貫通開口部Ｖ3、さらには、第３導電層２７、第３ビルトアップ層２８’、第２ビルトアップ層１９’および第１ビルトアップ層１４’を貫通して第１導電層１３に達する第４貫通開口部Ｖ4を形成する。
【００５７】
次に、第３および第４貫通開口部（Ｖ3，Ｖ4）内の樹脂残査などを除去、洗浄した後、例えば図９に示すスクリーン印刷によって、第３および第４貫通開口部（Ｖ3，Ｖ4）内に銅ペーストを充填し、加熱などで硬化させることで導電層を形成して、第２導電層１８と第３導電層２７を接続する第３貫通配線２９を形成し、また、第１導電層１３と第３導電層２７を接続する第４貫通配線３０を形成する。
次に、ソフトエッチング処理により、第３導電層２７の表面に形成された酸化膜を除去する。
以上で、図１０（ａ）に示す構造とすることができる。
【００５８】
次に、図１０（ｂ）に示すように、上記のようにガラス基板１０側からエキシマレーザなどのレーザ光ＬＳを全面に照射して、レーザ光の衝撃を利用し、第１ビルトアップ層１４’と第１樹脂パターン１２ｐの界面、および、第１導電層１３と導電性基板の表面に形成されている導電膜１１の界面で剥離し、第１導電層１３を第１ビルトアップ層１４’上に転写する。
【００５９】
次に、図１に示すように、第３導電層２７の形成面において、露出するように選択された第３導電層２７の形成領域を除いて、第３ビルトアップ層２８’および選択されなかった第３導電層２７上にソルダーレジスト３１を形成する。
一方、第１導電層１３の形成面において、露出するように選択された第１導電層１３の形成領域を除いて、第１ビルトアップ層１４’および選択されなかった第１導電層１３上にソルダーレジスト３２を形成する。
次に、第３導電層２７の形成面において、上記の露出している第３導電層２７の必要箇所にハンダボールなどからなるバンプ（突起電極）３３を形成する。
また、第１導電層１３の形成面において、上記の露出している第１導電層１３の必要箇所に外部電子部品（３４，３５）を実装する。
以上で、本実施形態に係るＳｉＰ形態の半導体装置の構成となっている電子部品を内蔵する基板を製造することができる。
【００６０】
また、上記の本実施形態に係る電子部品を内蔵する基板の製造方法によれば、以下の利点を有する。
（１）上記のように、製造工程において形状を保持するためのコア基板として機能するガラス基板１０は最終的に剥離しており、電子部品を内蔵する基板自体にはコア基板を用いていないので、従来のようなコア基板を用いる場合よりも薄型化できる。これにより、モジュールなどのＳｉＰ形態の半導体装置としても薄型化でき、セットの薄型化に有利となっている。
（２）第１〜第３導電層などの導電パターンが電鋳法で形成されるので、パターンの幅や形状などの精度を高く形成することができ、高周波回路を構成した場合には、インピーダンスのばらつきが少なく、伝送損失などの少ないモジュールを実現できる。
（３）第１〜第３導電層などの導電パターンを形成するためのレジスト（フッ素系樹脂）のパターンニングをレーザーでの描画法により行うので、ライン／スペース＝１０μｍ／１０μｍ程度の微細パターンの形成が可能になり、結局小型で、高性能なモジュールを実現できる。
（４）第１〜３第３導電層などの導電パターンを形成するためのレジストとして耐熱・耐薬品性の高いフッ素系樹脂を使用し、さらに第一の基板に耐熱性ガラスを用いているので、これらからなるマスター基板は数千回等の繰り返し使用ができるので、低コストで量産することが可能となる。また、これらのツール類が繰り返し使用可能のため、製造のつどこれらを作成する必要がなく、その分製造のリードタイムを短縮できる。
（５）第１〜第３導電層などの導電パターンをガラス基板から剥離する際、未硬化樹脂シートと導電パターンは接着性が高く、一方、未硬化樹脂シートとフッ素系樹脂は接着性が悪く、さらにエキシマレーザーを併用するので、剥離時の歩留まりが良く、生産性が高い。
（６）第１〜第３導電層などの各層の導電パターンとそれらが転写された未硬化樹脂シートは、積層の前に検査され、良品のみを積層することができるので、歩留損が少なく、コストを低く抑えることができる。
（７）第１〜第３導電層間およびこれらと半導体チップなどの電子部品間に接続配線として、貫通開口部を介して導電ペーストを埋め込んで形成するので、メッキでの接続に比べて各導電層のパターンを薄くすることができ、半導体装置の薄型化に寄与する。また、メッキが不要なのでパターンを微細化でき、さらにメッキ液処理が不要となるのでコスト削減できる。
【００６１】
第２実施形態
本実施形態に係る基板は、電子部品を内蔵しない多層基板であり、図１１は本実施形態に係る基板の模式断面図である。
実質的に、第１実施形態に係る電子部品をを内蔵した基板から電子部品を除去した構成に相当する。
但し、電子部品である半導体チップと第１導電層とを接続する第１貫通配線の代わりに、第１導電層１３と第２導電層１８を接続する第２貫通配線２５が設けられており、また、バンプの代わりに、第３導電層２７の形成面においても、外部電子部品（３６，３７）が実装されている構成となっている。
【００６２】
上記の本実施形態に係る基板も、第１実施形態に係る電子部品を内蔵する基板と同様に、従来のようなコア基板を用いずに、ビルトアップ層と導電層を積み重ねて構成されているので、従来のようなコア基板を用いる場合よりも薄型化できる。
【００６３】
本実施形態に係る基板は、電子部品を用いないこと、および、バンプに代えて外部電子部品（３６，３７）を実装することで、第１実施形態と同様に製造可能であり、基板を最終的にコア基板を用いずに構成するので、従来のようなコア基板を用いる場合よりも薄型化して製造することができ、また、製造工程における歩留まりが向上し、製造コストの抑制が可能であり、生産のリードタイムを短縮できる。
【００６４】
本発明は上記の説明に限定されない。
例えば、内蔵する電子部品としては、能動素子が形成された半導体チップの他、受動素子などが形成された半導体チップあるい受動素子そのものなどを内蔵でき、また、内蔵しない構成とすることもできる。
また、上記の実施形態においては、半導体チップを第１ビルトアップ層と第２ビルトアップ層の界面にマウントしているが、これに限らず、その他の界面にマウントすることができる。
さらに、ビルトアップ層の層数、導電層の層数、あるいは設けられる貫通配線の種類などについても、実施形態に示した以外の構成を適宜採用することができる。
マスター基板に用いる樹脂パターンの材料としてはフッ素系樹脂に限定せず、マスター基板を構成する導電性基板の表面よりも未硬化の樹脂シートに対して接着性が低い材料であればよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【産業上の利用可能性】
【００６５】
本発明の電子部品を内蔵する基板は、ＳｉＰ形態の半導体装置に適用できる。
本発明の基板は、多層実装基板に適用できる。
本発明の電子部品を内蔵する基板の製造方法は、ＳｉＰ形態の半導体装置の製造方法に適用できる。
本発明の基板の製造方法は、多層実装基板の製造方法に適用できる。
【図面の簡単な説明】
【００６６】
【図１】図１は本発明の第１実施形態に係る電子部品を内蔵する基板の断面図である。
【図２】図２（ａ）〜（ｄ）は本発明の第１実施形態に係る電子部品を内蔵する基板の製造工程を示す断面図である。
【図３】図３（ａ）〜（ｃ）は本発明の第１実施形態に係る電子部品を内蔵する基板の製造工程を示す断面図である。
【図４】図４（ａ）および図４（ｂ）は本発明の第１実施形態に係る電子部品を内蔵する基板の製造工程を示す断面図である。
【図５】図５（ａ）および図５（ｂ）は本発明の第１実施形態に係る電子部品を内蔵する基板の製造工程を示す断面図である。
【図６】図６（ａ）〜（ｃ）は本発明の第１実施形態に係る電子部品を内蔵する基板の製造工程を示す断面図である。
【図７】図７（ａ）および図７（ｂ）は本発明の第１実施形態に係る電子部品を内蔵する基板の製造工程を示す断面図である。
【図８】図８（ａ）および図８（ｂ）は本発明の第１実施形態に係る電子部品を内蔵する基板の製造工程を示す断面図である。
【図９】図９は貫通配線を形成するためのスクリーン印刷を行う工程を示す模式図である。
【図１０】図１０（ａ）および図１０（ｂ）は本発明の第１実施形態に係る電子部品を内蔵する基板の製造工程を示す断面図である。
【図１１】図１１は本発明の第２実施形態に係る電子部品を内蔵する基板の断面図である。
【符号の説明】
【００６７】
１０…ガラス基板、１１…導電膜、１１ａ…凹部、１２…樹脂層、１２ｐ…第１樹脂パターン、１３…第１導電層、１３ａ…凹部、１３ｂ…凸部、１３ｃ…酸化膜、１４…第１未硬化樹脂シート、１４ｓ…耐熱透明シート、１４’…第１ビルトアップ層、１５…ガラス基板、１６…導電膜、１６ａ…凹部、１７ｐ…第２樹脂パターン、１８…第２導電層、１８ａ…凹部、１８ｂ…凸部、１９…第２未硬化樹脂シート、１９ｓ…耐熱透明シート、１９’…第２ビルトアップ層、２０…半導体チップ、２１…半導体チップ本体、２２…パッド、２２ａ…亜鉛層、２２ｂ…パッド保護層、２３…保護層、２４…ダイアタッチフィルム、２５…第１貫通配線、２６…第２貫通配線、２７…第３導電層、２８’…第３ビルトアップ層、２９…第３貫通配線、３０…第４貫通配線、３１，３２…ソルダーレジスト、３３…バンプ（突起電極）、３４，３５，３６，３７…外部電子部品、ＬＳ…レーザ光、Ｖ1…第１貫通開口部、Ｖ2…第２貫通開口部、Ｖ3…第３貫通開口部、Ｖ4…第４貫通開口部、ＳＢ…基板、ＭＳ…メタルマスク、ＳＱ…スキージ、ＰＳ…銅ペースト、Ｐ…エア圧、Ｍ…所定の方向
【図１】
2005217372.tif 000003
【図２】
2005217372.tif 000004
【図３】
2005217372.tif 000005
【図４】
2005217372.tif 000006
【図５】
2005217372.tif 000007
【図６】
2005217372.tif 000008
【図７】
2005217372.tif 000009
【図８】
2005217372.tif 000010
【図９】
2005217372.tif 000011
【図１０】
2005217372.tif 000012
【図１１】
2005217372.tif 000013