(57)【要約】【課題】疎部及び密部の両方において高精度に寸法保証することができるフォトマスクを提供する。【解決手段】このフォトマスクは、フォトマスク基板と、該フォトマスク基板上に形成されたマスクパターンであって、少なくとも１つの第１のパターン１１と、該少なくとも１つの第１のパターンよりも高い密度で配置された複数の第２のパターン１２と、該少なくとも１つの第１のパターンの一端と該複数の第２のパターンの各々の一端とを接続する接続部１３とを含むマスクパターンとを有する。【選択図】  図２
2005024962.tif 000002
【特許請求の範囲】
【請求項１】
フォトマスク基板と、
前記フォトマスク基板上に形成されたマスクパターンであって、少なくとも１つの第１のパターンと、前記少なくとも１つの第１のパターンよりも高い密度で配置された複数の第２のパターンと、前記少なくとも１つの第１のパターンの一端と前記複数の第２のパターンの各々の一端とを接続する接続部とを含むマスクパターンと、
を具備するフォトマスク。
【請求項２】
前記マスクパターンが、前記少なくとも１つの第１のパターンの他端と前記複数の第２のパターンの各々の他端とを接続する第２の接続部をさらに含む、請求項１記載のフォトマスク。
【請求項３】
第１のフォトマスクを用いて、半導体基板上に複数のゲート絶縁膜及び複数のゲート電極をパターン形成する工程（ａ）と、
第２のフォトマスクを用いて、前記半導体基板内に複数の不純物拡散領域を形成する工程（ｂ）と、
第３のフォトマスクを用いて、前記半導体基板上に層間絶縁膜を介して複数の配線をパターン形成する工程（ｃ）と、
を具備し、
前記第１〜第３のフォトマスクの内の少なくとも１つが、請求項１又は２記載のフォトマスクである、半導体装置の製造方法。
【請求項４】
半導体基板と、
前記半導体基板内に形成された複数の不純物拡散領域を含む不純物拡散層と、
前記半導体基板上に形成された複数のゲート絶縁膜を含む絶縁膜層と、
前記複数のゲート絶縁膜上に形成された複数のゲート電極を含むポリシリコン層と、
前記複数のゲート絶縁膜及び前記複数のゲート電極が形成された前記半導体基板上に層間絶縁膜を介して形成された複数の配線を含む配線層と、
を具備し、
前記不純物拡散層、前記絶縁膜層、前記ポリシリコン層、前記配線層の内の少なくとも１つにおいて、少なくとも１つの第１のパターンと、前記少なくとも１つの第１のパターンよりも高い密度で配置された複数の第２のパターンと、前記少なくとも１つの第１のパターンの一端と前記複数の第２のパターンの各々の一端とを接続する接続部を含む寸法保証パターンが形成されている半導体装置。
【請求項５】
前記寸法保証パターンが、前記少なくとも１つの第１のパターンの他端と前記複数の第２のパターンの各々の他端とを接続する第２の接続部をさらに含む、請求項４記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フォトマスクに関し、特に、フォトマスクを製造する際にパターン幅等の寸法を保証するために用いられる寸法測長用マークが形成されたフォトマスクに関する。さらに、本発明は、そのようなフォトマスクを用いて半導体装置を製造する方法、及び、そのようにして製造された半導体装置に関する。
【０００２】
【従来の技術】
ＩＣやＬＳＩ等の半導体装置を製造する際に用いられるフォトマスクには、フォトマスクにおけるパターン幅等の寸法を保証するために、パターン寸法を測長するために用いられるモニタマークが設けられている。図８は、従来用いられている寸法測長用マークを示している。また、図８において、矢印は寸法測長箇所を示している。
【０００３】
ところで、一般に、半導体装置のパターンには、ロジック部のようにパターンが疎になっている領域（疎部）と、メモリセル部のようにパターンが密集している領域（密部）との両方が含まれている。近年、フォトマスクを製造する際に、疎部と密部との両方において精度良くパターン形成することができないという問題が生じている。これは、紫外線や電子線等の露光光の波長とパターン密度との関係によって生じる光近接効果に起因するものである。
【０００４】
光近接効果とは、露光光の干渉や照射材料における後方散乱が大きいために、パターンの密部において、近接した透過光の光強度分布が歪んでしまい、疎部と密部との間においてパターンの寸法差が生じたり、パターン端部の形状が歪む現象のことをいう。このような光近接効果により、線幅（クリティカルディメンジョン）が、疎部においては密部におけるよりも細くなる傾向がある。これらの疎部と密部とにおける線幅の差は、デザインルールの微細化に伴ってますます顕著になっている。しかしながら、図８に示す従来の寸法測長用マークを用いる場合には、疎部における測長しか行うことができないので、密部における寸法保証ができなかった。
【０００５】
フォトマスクにおける寸法保証を高精度に行うために、特許文献１には、疎パターン１１と、該疎パターンよりも密度が高く形成される高密度配列パターン１０とが設けられたモニタマークを有するフォトマスクが開示されている（第１頁、図１）。これらのモニタマークの内、高密度配線パターン１０によって、本番パターンにおけるメモリセル部の寸法が保証され、疎パターン１１によって、本番パターンにおけるロジック部の素子寸法が保証される（特許文献１の図２）。
【０００６】
このように、複数種類のモニタマークを用いることにより、様々な素子パターンに対応した寸法保証を行うことができる。しかしながら、数多くの疎パターンや高密度配列パターンが周囲から完全に孤立した状態で形成されるので、ウエハ上にフォトレジストを形成する工程において、レジストパターンが倒れたり、剥離しやすくなり、他のパターンに影響を及ぼすことがある。
【０００７】
【特許文献１】
特開２００１−２０９１６７号公報
【０００８】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、ウエハ上に形成されるレジストパターンが倒れたり剥離することなく、パターンの疎部及び密部の両方において高精度に寸法が保証されるフォトマスクを提供することを目的とする。また、本発明は、そのようなフォトマスクを用いて製造された半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係るフォトマスクは、フォトマスク基板と、該フォトマスク基板上に形成されたマスクパターンであって、少なくとも１つの第１のパターンと、該少なくとも１つの第１のパターンよりも高い密度で配置された複数の第２のパターンと、該少なくとも１つの第１のパターンの一端と該複数の第２のパターンの各々の一端とを接続する接続部とを含むマスクパターンとを具備する。
ここで、上記マスクパターンは、該少なくとも１つの第１のパターンの他端と該複数の第２のパターンの各々の他端とを接続する第２の接続部をさらに含んでも良い。
【００１０】
本発明に係る半導体装置の製造方法は、第１のフォトマスクを用いて、半導体基板上に複数のゲート絶縁膜及び複数のゲート電極をパターン形成する工程（ａ）と、第２のフォトマスクを用いて、半導体基板内に複数の不純物拡散領域を形成する工程（ｂ）と、第３のフォトマスクを用いて、半導体基板上に層間絶縁膜を介して複数の配線をパターン形成する工程（ｃ）とを具備し、上記第１〜第３のフォトマスクの内の少なくとも１つは、フォトマスク基板と、該フォトマスク基板上に形成されたマスクパターンであって、少なくとも１つの第１のパターンと、該少なくとも１つの第１のパターンよりも高い密度で配置された複数の第２のパターンと、該少なくとも１つの第１のパターンの一端と該複数の第２のパターンの各々の一端とを接続する接続部とを含むマスクパターンとを具備する。
【００１１】
本発明に係る半導体装置は、半導体基板と、該半導体基板内に形成された複数の不純物拡散領域を含む不純物拡散層と、半導体基板上に形成された複数のゲート絶縁膜を含む絶縁膜層と、複数のゲート絶縁膜上に形成された複数のゲート電極を含むポリシリコン層と、複数のゲート絶縁膜及び複数のゲート電極が形成された半導体基板上に層間絶縁膜を介して形成された複数の配線を含む配線層とを具備し、上記不純物拡散層、上記絶縁膜層、上記ポリシリコン層、上記配線層の内の少なくとも１つにおいて、少なくとも１つの第１のパターンと、該少なくとも１つの第１のパターンよりも高い密度で配置された複数の第２のパターンと、該少なくとも１つの第１のパターンの一端と該複数の第２のパターンの各々の一端とを接続する接続部を含む寸法保証パターンが形成されている。
ここで、上記寸法保証パターンは、該少なくとも１つの第１のパターンの他端と該複数の第２のパターンの各々の他端とを接続する第２の接続部をさらに含んでも良い。
【００１２】
本発明によれば、低い密度でパターンが配置された第１のパターンと、該第１のパターンよりも高い密度で配置された第２のパターンとを用いることにより、パターンの疎部及び密部における寸法保証を高精度に行うことができる。また、第１及び第２のパターンの一端を接続することにより、半導体装置を製造する工程において、レジストパターンが倒れたり、レジストパターンが剥離することを防止することができる。従って、高品質の半導体装置を、高い歩留まりで製造することができる。
【００１３】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１の（ａ）は、本発明の一実施形態に係るフォトマスクを示す平面図であり、図１の（ｂ）は、その一部を示す断面図である。
【００１４】
フォトマスク基板１は、ガラス等の光透過性を有する材料によって形成されている。図１の（ａ）に示すように、フォトマスク基板１には、トランジスタ等の半導体素子を形成するためのマスクパターンを配置する半導体素子配置領域２と、アライメントマーク配置領域３と、寸法保証パターン配置領域４とが設けられている。図１の（ｂ）に示すように、フォトマスク基板１上のこれらの領域には、クロム（Ｃｒ）等の光を遮光する材料によって遮光帯（マスクパターン）５が形成されている。
【００１５】
半導体素子配置領域２は、トランジスタを構成するゲート電極や不純物拡散領域のマスクパターン、又は、配線等のマスクパターンが配置される領域である。アライメントマーク配置領域３は、露光装置とフォトマスクとの位置関係を設定するために用いられるアライメントマークや、素子パターンの寸法をモニタするためのモニタマークが配置される領域である。
【００１６】
アライメントマーク３ａは、十字形状を有するパターンである。この十字形状パターンを位置精度測定用の検査ビームを用いて走査することにより、パターンエッジが検出され、この検出値を用いて十字形状パターンの中心位置が算出される。
【００１７】
寸法保証パターン配置領域４は、フォトマスクにおけるパターン幅等を保証するために用いられるモニタマーク（寸法保証パターン）が配置される領域である。
図２は、寸法保証パターンを示す平面図である。この寸法保証パターン１０は、低密度測長パターン部１１と、高密度測長パターン部１２と、接続部１３とを含んでいる。低密度測長パターン部１１は、少なくとも１つの測長パターンが疎に配置されている部分であり、半導体素子パターンの疎部（例えば、ロジック部）をモニタするために用いられる。また、高密度測長パターン部１２は、低密度測長パターン部１１よりも高い密度で複数の測長パターンが配置されている部分であり、半導体素子パターンの密部（例えば、メモリセル部）をモニタするために用いられる。図２において、矢印は、これらの測長パターン部１１及び１２の寸法測長箇所を示している。
【００１８】
図２に示すように、低密度測長パターン部１１及び高密度測長パターン部１２の各測長パターンの一端は、図中の上側に示す接続部１３によって接続されており、各測長パターンの他端は、図中の下側に示す接続部１３によって接続されている。これにより、低密度測長パターン部１１及び高密度測長パターン部１２を含む寸法保証パターン１０が一体化され、１つのマークとしてフォトマスク上に配置される。本実施形態においては、低密度測長パターン部１１及び高密度測長パターン部１２の両端を２つの接続部１３によってそれぞれ接続しているが、低密度測長パターン部１１の一端と高密度測長パターン部１２の一端とを１つの接続部によって接続することにより、寸法保証パターンを一体化させても良い。
【００１９】
再び、図１を参照すると、図１には、このような寸法保証パターンが配置される寸法保証パターン配置領域４が示されている。寸法保証パターンは、各々の半導体素子配置領域２内に少なくとも１つ配置される。その際、できるだけ多くの寸法保証パターンを異なる場所に配置することが望ましく、図１においては、各々の半導体素子配置領域２内に、寸法保証パターンが２つずつ配置される例が示されている。さらに、このような寸法保証パターンを、フォトマスク基板１の中心付近に配置しても良い。
【００２０】
次に、本実施形態に係るフォトマスクを用いた半導体装置の製造方法について説明する。
まず、半導体装置の基板となるシリコンウエハを製造する。次に、ＬＯＣＯＳ法等により、シリコンウエハ上に素子分離膜を形成する。一方、シリコンウエハ上にゲート絶縁膜、ゲート電極、不純物拡散領域、又は、配線等を形成するために用いるフォトマスクとして、本実施形態におけるような寸法保証パターンを含むフォトマスクを製造しておく。
【００２１】
次に、シリコンウエハにおいて、半導体素子を形成する。ここでは、半導体素子としてＭＯＳＦＥＴを形成する場合について説明する。まず、シリコンウエハを熱酸化して、半導体素子配置領域に酸化膜を形成し、さらにＣＶＤ法によって、不純物を含有する多結晶シリコンを形成する。次に、本実施形態に係るフォトマスクを用いたフォトリソグラフィー技術によってフォトレジストを形成し、フォトレジストが形成されていない半導体素子配置領域において酸化膜及び多結晶シリコンをエッチングすることにより、ゲート酸化膜及びゲート電極をパターニングする。
【００２２】
次に、本実施形態に係るフォトマスクを用いたフォトリソグラフィー技術によってフォトレジストを形成し、シリコンウエハのフォトレジストが形成されていない領域に不純物イオンを注入することにより、ソース・ドレインとなる不純物拡散領域を形成する。
【００２３】
その後、層間絶縁膜を形成し、層間絶縁膜にコンタクトホールを形成し、導電膜をスパッタリングする。さらに、本実施形態に係るフォトマスクを用いたフォトリソグラフィー技術によってフォトレジストを形成し、フォトレジストが形成されていない半導体素子配置領域において導電膜をエッチングすることにより、配線をパターニングする。必要な場合には、配線形成工程を繰り返すことにより、多層配線とすることができる。このようにして、半導体装置の主要部が形成される。ゲート電極や配線等が形成された際には、線幅の検査を行う。
【００２４】
ここで、フォトリソグラフィー工程及び線幅検査工程について、図３を参照しながら詳しく説明する。図３は、本実施形態に係る半導体装置の製造方法の一部を示すフローチャートである。まず、フォトレジスト塗布工程Ｓ１において、シリコンウエハ上にフォトレジストを塗布する。次に、露光工程Ｓ２において、光又は荷電粒子線露光装置と本実施形態に係るフォトマスクとを用いて、塗布されたフォトレジストを露光することにより、フォトマスク上のパターンをフォトレジストに転写する。
【００２５】
即ち、図４に示すように、フォトレジストが形成されたシリコンウエハ２０に対して、フォトマスク３０をアライメントして配置し、紫外線や電子線等の露光光Ｌ１を、フォトマスク３０及び露光光学系４０を通してフォトレジスト２７に照射する。これにより、フォトマスク３０上に形成されたマスクパターンが、露光光学系４０のレンズ４１及び４２を介して、例えば５分の１に縮小されて、シリコンウエハ２０上のフォトレジストに転写される。
【００２６】
再び図３を参照すると、現像工程Ｓ３において、フォトレジスト上の露光されたパターンを現像する。次に、エッチング工程Ｓ４において、現像されたフォトレジストのパターンをマスクとして、シリコンウエハ上に形成された導電膜等をエッチングすることにより、フォトマスク上のパターンに対応する配線等のパターンが、シリコンウエハ上に形成される。さらに、線幅検査工程Ｓ５において、このようにして形成された配線等の線幅を検査する。
【００２７】
図５及び図６は、例として配線層を形成する工程を詳しく説明するための図である。ここでは、ポジ型のフォトレジストを用いてアルミ配線をパターン形成する場合について説明する。
図５の（ａ）に示すように、シリコンウエハ２０上には、ゲート絶縁膜２１、ゲート電極２２、不純物拡散領域２３、及び、層間絶縁膜２４が形成されている。なお、層間絶縁膜２４の所定の位置には、コンタクトホール２５が形成されている。
【００２８】
図５の（ｂ）に示すように、これらの層２１〜２４の上に、例えば、スパッタ法を用いて、アルミニウム薄膜２６を形成し、その上に、ポジ型のフォトレジスト２７を塗布する。
次に、ステッパ等の露光装置を用いて、フォトレジスト２７を露光する。図５の（ｃ）は、フォトマスク３０のパターンを縮小して示す縮小パターン３１においてパターンが抜けている部分に対応するフォトレジスト２７の領域のみが、紫外線Ｌ１によって露光されている様子を示している。
【００２９】
次に、図６の（ａ）に示すように、フォトレジスト２７に対して現像処理を行う。これにより、照射光によって露光された領域のフォトレジストのみが除去される。次に、図６の（ｂ）に示すように、レジストパターン２８をマスクとして用いて、アルミニウム薄膜２６に対してドライエッチングを行う。さらに、図６の（ｃ）に示すように、レジストパターン２８を剥離することにより、アルミ配線２９が形成される。図７は、このアルミ配線２９までが形成された半導体装置の平面図である。図７に示すように、この半導体装置のアルミ配線層には、図２に示すフォトレジストの寸法保証パターン１０に対応する寸法保証パターン５０が形成される。
【００３０】
このように、寸法保証パターンが半導体素子配置領域２内に配置されたフォトマスク（図１参照）を使用した場合には、それによって製造された半導体装置のいずれかの層に寸法保証パターンが形成されることになる。そのため、半導体装置を検査することにより、本実施形態に係るフォトマスクを用いて製造されたか否かについて判別することが可能である。
【００３１】
本実施形態においては、配線パターンを形成する工程について説明したが、本発明に係るフォトマスクは、この他にも、絶縁膜層、ポリシリコン層、又は、不純物拡散層のように、パターン形成を行う必要がある様々な工程において使用することができる。
【００３２】
また、本実施形態においては、ポジ型のフォトレジストを用いてフォトリソグラフィーを行う場合について説明したが、ネガ型のフォトレジストを用いても良い。その場合には、図２に示す寸法保証パターンに対応する領域が露光されるように、フォトマスクを作製すれば良い。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るフォトマスクを示す図。
【図２】本発明の一実施形態における寸法保証パターンを示す平面図。
【図３】本発明の一実施形態に係る半導体装置の製造方法の一部を示すフローチャート。
【図４】フォトレジストを露光する様子を示す図。
【図５】配線層をパターン形成する工程を説明するための図（前半）。
【図６】配線層をパターン形成する工程を説明するための図（後半）。
【図７】本発明の一実施形態に係る半導体装置を示す図。
【図８】従来の寸法保証パターンを示す平面図。
【符号の説明】
１  フォトマスク基板、  ２  半導体素子配置領域、  ３  アライメントマーク配置領域、  ３ａ  アライメントマーク、  １０  フォトマスクの寸法保証パターン、  １１  低密度測長パターン部、  １２  高密度測長パターン部、  １３  接続部、  ２０  シリコンウエハ、  ２１  ゲート絶縁膜、  ２２  ゲート電極、  ２３  不純物拡散領域、  ２４  層間絶縁膜、  ２５  コンタクトホール、  ２６  アルミニウム薄膜、  ２７  フォトレジスト、  ２８  レジストパターン、  ２９  アルミ配線、  ３０  フォトマスク、  ３１  縮小パターン、４０  露光光学系、  ４１、４２  レンズ、  ５０  半導体装置の寸法保証パターン
【図１】
2005024962.tif 000003
【図２】
2005024962.tif 000004
【図３】
2005024962.tif 000005
【図４】
2005024962.tif 000006
【図５】
2005024962.tif 000007
【図６】
2005024962.tif 000008
【図７】
2005024962.tif 000009
【図８】
2005024962.tif 000010