(57)【要約】【課題】端子強度を充分に満たしつつ、高周波アイソレーション特性を確保でき、且つ小型の多層配線基板及び高周波モジュールを提供する。【解決手段】複数の誘電体層を積層してなる誘電体基板の表面および内部に導体回路層およびビア導体が形成されてなるとともに、前記誘電体基板底面に、外部回路と接続するための端子電極を具備してなる多層配線基板において、前記端子電極が１層の電極層または複数の電極層の積層体によって形成されているとともに、該端子電極の露出表面が基板底面の誘電体層と同一平面内に形成されていることを特徴とし、特に誘電体基板の底面が、誘電体層と、誘電体層と実質的に同一厚みからなる導体層が誘電体層を貫通して埋め込まれた複合層によって形成する。【選択図】図６
2005216999.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層を積層してなる誘電体基板の表面および内部に導体回路層および垂直導体が形成されてなるとともに、前記誘電体基板底面に、外部回路と接続するためのもので、前記垂直導体の断面積よりも大きい径の端子電極を具備してなる多層配線基板において、前記端子電極が１層の電極層または複数の電極層の積層体によって形成されているとともに、該端子電極の露出表面が基板底面の誘電体層と同一平面内に形成されていることを特徴とする多層配線基板。
【請求項２】
前記誘電体基板の底面が、誘電体層と、該誘電体層と実質的に同一厚みからなる導体層が誘電体層を貫通して埋め込まれた複合層によって形成されていることを特徴とする請求項１記載の多層配線基板。
【請求項３】
前記誘電体底面の誘電体層および１層の電極層の厚みが５０μm以下であることを特徴とする請求項１または請求項２記載の多層配線基板。
【請求項４】
前記端子電極の全体厚みが２０μｍ以上であることを特徴とする請求項１乃至請求項３のいずれか記載の多層配線基板。
【請求項５】
前記端子電極が、前記ビア導体の端部に形成されており、前記端子電極が実質的に２層以上の電極層による積層体によって形成されており、基板底面に露出している電極層の面積が、基板内側の電極層よりも小さいことを特徴とする請求項１乃至請求項４のいずれか記載の多層配線基板。
【請求項６】
前記端子電極が、実質的に３層以上の電極層による積層体によって形成されており、該３層構造の電極層のうちの中央の電極層の面積が両側の電極層よりも小さいことを特徴とする請求項１乃至請求項４のいずれか記載の多層配線基板。
【請求項７】
前記端子電極の露出面に対し、基板内側の電極層の少なくとも一部分が０．１ｍｍ以上大きいことを特徴とする請求項５または請求項６記載の多層配線基板。
【請求項８】
前記端子電極の露出面に対し、中央の電極層の少なくとも一部分が、０．１ｍｍ以上小さいことを特徴とする請求項６記載の多層配線基板。
【請求項９】
前記端子電極の露出面がメッキ処理されたことを特徴とする請求項１乃至８のいずれか記載の多層配線基板。
【請求項１０】
全体が、誘電体層と、該誘電体層と実質的に同一厚みからなる導体層が誘電体層を貫通して埋め込まれた複合層の積層体から構成されていることを特徴とする請求項１乃至請求項９のいずれか記載の多層配線基板。
【請求項１１】
前記複合層が、
（ａ）光透過可能なキャリアフィルム表面に、少なくとも金属粉末と、有機バインダとを含む導体ペーストによって、光非透過性の所定の導体パターン層を形成する工程と、
（ｂ）前記導体パターン層を形成したキャリアフィルム上に、少なくとも光硬化可能なモノマー、光重合開始剤、および誘電体材料を含有する光硬化スラリーを、前記導体パターン層の厚さ以上の厚さに塗布して光硬化誘電体層を形成する工程と、
（ｃ）前記キャリアフィルムの裏面より、光を照射して前記導体パターン層形成以外の領域の光硬化誘電体層を光硬化し、現像液を付与して、前記光硬化誘電体層の前記導体パターン層表面を含む非光硬化部を溶化、除去して、複合層を形成する工程と、
（ｄ）この複合層を焼成する工程と、
を形成されたものである請求項２乃至請求項１０のいずれか記載の多層配線基板。
【請求項１２】
請求項１乃至１１のいずれか記載の多層配線基板に対して、高周波回路を形成してなることを特徴とする高周波モジュール。
【請求項１３】
前記請求項１乃至請求項１２のいずれか記載の高周波モジュールを搭載したことを特徴とする携帯端末機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータや、携帯型情報端末機、無線ＬＡＮ、ＷＬＬ（Ｗｉｒｅｌｅｓｓ  Ｌｏｃａｌ  Ｌｏｏｐ）等の電子機器・電子装置等に用いられる多層配線基板に関するものである。
【背景技術】
【０００２】
近年、電子機器は小型軽量化、携帯化が進んでおり、それに用いられる回路ブロックも、小型化、複合モジュール化が押し進められており、セラミック多層配線基板などの積層部品の高密度化と小型化が進められている。
【０００３】
一方、従来のセラミック多層基板は、通常、グリーンシート法と呼ばれる製造方法により製造される。このグリーンシート法は、絶縁層となるセラミック粉末を含有するスラリーを用いてドクターブレード法などによってグリーンシートを作製し、次に、このグリーンシートにビアホール導体となる位置にＮＣパンチや金型などで貫通穴を形成し、導体ペーストを用いて、内部や表面の配線のパターンを印刷するとともに、前記貫通穴に導体ペーストを充填してビアホール導体を形成した後、同様にして作製した複数のグリーンシートを積層し、この積層体を一括同時焼成する製造方法である。
【０００４】
このグリーンシート法を用いた多層配線基板は、近年の高密度化と小型化の要求と、さらに高機能化の要求から多層配線基板と外部回路を接続する為、多層配線基板裏面の端子電極の面積の小型化と共に、端子の狭ピッチ化が求められている。
【０００５】
図９に従来の多層配線基板の概略断面図を示した。（ａ）は多層配線基板１０１の概略断面図、（ｂ）は端子電極１０５の断面図、（ｃ）は多層配線基板１０１の裏面からみた端子配置である。図１０（ａ）は端子電極１０５の他の例を示す断面図、（ｂ）はその裏面図である。また、同図（ａ）において、１０２は多層配線基板１０１内に形成された高周波回路、１０３は高周波回路から多層配線基板１０１上面にかけて導出される垂直導体、１０４は多層配線基板１０１上に実装された部品、１０５は多層配線基板１０１と外部回路を接続する為の端子電極を示している。
【０００６】
この従来のグリーンシート法によれば、図１０（ａ）（ｂ）に示すように、小型化の為に、ただ単に面積の小さい端子電極１０５を形成するだけでは、端子電極１０５の基板への密着強度が弱くなるという問題がある。そのため、図９（ｂ）（ｃ）に示すように端子電極１０５の周囲にオーバーコートガラス１０６を設けて端子電極１０５の周囲の浮き上がりを防止し密着強度を上げることが行われている（特許文献１）。
【特許文献１】特開２０００−２８６３５３号
【特許文献２】特開２００２−３６８４２６号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、この方法ではオーバーコートガラス１０６を端子電極１０５の端に０．１ｍｍ以上の重ねる必要があるため、端子電極１０５の面積が小さくなり、モジュールの半田付けに支障をきたすことになる。そのため、実質上、端子電極１０５の面積をぎりぎりまで大きくしてオーバーコートガラス１０６を設けていた。
【０００８】
しかしながら、近接する端子電極１０５との間隔Ａが小さくなると、高周波信号を取り扱う場合に、端子電極１０５などはアイソレーションの劣化が発生し、高周波特性が劣化するという問題があった。例えば、０．６ｍｍ角の端子電極１０５を０．６ｍｍの間隔を開けて配置する場合、オーバーコートガラス１０６を形成する幅を０．１ｍｍとすると、端子電極１０５は０．８ｍｍ角の大きさに形成する必要があり、その結果、隣接する端子電極１０５との間隔Ａは、０．４ｍｍまで近接することになり、両端子間のアイソレーションが劣化することになる。このアイソレーションを確保するために、間隔Ａを０．６ｍｍとするためには、基板のサイズを大きくせざるを得ないものであった。
【０００９】
また、このような問題に対して、垂直導体の端面によって端子電極を形成することが特許文献２に提案されているが、ビア導体などの垂直導体の端面の径は非常に小さく、外部回路との半田接続状態で強固な接続を得るための有効な接続面積が確保できず、信頼性に劣るものであった。
【００１０】
本発明は、上記のような従来の方法における問題を解消し、アイソレーションの劣化なく、端子電極を強固に形成し、且つ小型化が可能な多層配線基板及び高周波モジュールを提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
本発明は、複数の誘電体層を積層してなる誘電体基板の表面および内部に平面回路層および垂直導体が形成されてなるとともに、前記誘電体基板底面に、外部回路と接続するためのもので、前記垂直導体の断面積よりも大きい径の端子電極を具備してなる多層配線基板において、前記端子電極が１層の電極層または複数の電極層の積層体によって形成されているとともに、該端子電極の露出表面が基板底面の誘電体層と同一平面内に形成されていることを特徴とするものである。
【００１２】
かかる構造によれば、オーバーコート層を形成することなく、端子電極の接着強度を高めることができ、しかも、端子電極を設計どおりの大きさに形成することができる結果、従来のオーバーコート層の形成に伴うアイソレーションの低下などの問題が解消でき、基板の小型化にも対応することができる。
【００１３】
また、本発明によれば、前記誘電体基板の底面が、誘電体層と、該誘電体層と実質的に同一厚みからなる導体層が誘電体層を貫通して埋め込まれた複合層によって形成されていることが望ましい。
【００１４】
また、前記誘電体底面の誘電体層および１層の電極層の厚みが５０μm以下であることによって、電極層の形状を３次元的に自由に変更することができる。
【００１５】
そして、前記端子電極の全体厚みを２０μｍ以上とすることによって、端子電極の接着強度をさらに高めることができる。
【００１６】
特に、前記端子電極を前記垂直導体の端部に形成し、前記端子電極が実質的に２層の電極層による積層体によって形成し、基板底面に露出している電極層の面積を基板内側の電極層よりも小さくすること、または前記端子電極を前記ビア導体の端部に形成し、前記端子電極を実質的に３層の電極層による積層体によって形成し、該３層構造の電極層のうちの中央の電極層の面積を両側の電極層よりも小さくすることによって、端子電極と基板とを３次元的な構造によって強固に接続することができ、端子電極の剥離などを効果的に防止することができる。
【００１７】
とりわけ、前記端子電極の露出面に対し、基板内側の電極層の少なくとも一部分が０．１ｍｍ以上大きいこと、また、前記端子電極の露出面に対し、中央の電極層の少なくとも一部分が、０．１ｍｍ以上小さいことが望ましい。
【００１８】
なお、前記端子電極の露出面にメッキ処理を施すことによって、外部回路へ半田付けするための端子電極の半田濡れ性を向上させることができる。
【００１９】
また、本発明によれば、全体が、誘電体層と、該誘電体層と実質的に同一厚みからなる導体層が誘電体層を貫通して埋め込まれた複合層の積層体から構成されていることによって、多層配線基板内に形成される回路を複合層の組み合わせによって、３次元的に複雑な回路構造も容易に形成することができる。
【００２０】
かかる前記誘電体層と、該誘電体層と実質的に同一厚みからなる導体層が誘電体層を貫通して埋め込まれた複合層は、（ａ）光透過可能なキャリアフィルム表面に、少なくとも金属粉末材料と、有機バインダとを含む導体ペーストによって、光非透過性の所定の導体パターン層を形成する工程と、（ｂ）前記導体パターン層を形成したキャリアフィルム上に、少なくとも光硬化可能なモノマー、光重合開始剤、および誘電体材料を含有する光硬化スラリーを、前記導体パターン層の厚さ以上の厚さに塗布して光硬化誘電体層を形成する工程と、（ｃ）前記キャリアフィルムの裏面より、光を照射して前記導体パターン層形成以外の領域の光硬化誘電体層を光硬化し、現像液を付与して、前記光硬化誘電体層の前記導体パターン層表面を含む非光硬化部を溶化、除去して、複合層を形成する工程と、（ｄ）この複合層を焼成する工程と、を経て形成することができる。
【００２１】
なお、本発明における多層配線基板は、高周波回路を形成してなる高周波モジュールの形成に好適に使用される。
【発明の効果】
【００２２】
本発明の多層配線基板によれば、端子電極が、オーバーコート層を形成することなく、端子電極の接着強度を高めることができ、しかも、端子電極を設計どおりの大きさに形成することができる結果、高周波回路などを具備する高周波モジュールを形成した場合におけるアイソレーション特性を確保できるとともに、基板の小型化も図ることができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面に基づいて本発明の多層配線基板を詳細に説明する。
【００２４】
図１に、本発明における多層配線基板の一例の概略断面図を示した。この多層配線基板１は、複数の誘電体層２ａ〜２ｄを積層してなる誘電体基板２の表面および内部に平面回路層３と、平面回路層３同士を垂直方向に接続する垂直導体４が形成されている。また、誘電体基板２底面には、外部回路と接続するための端子電極５が設けられている。また、この多層配線基板１の表面には、ＩＣ、インダクタ、抵抗、コンデンサなどのチップ部品６が半田によって実装されている。
【００２５】
本発明によれば、かかる多層配線基板において、誘電体基板２の底面は、誘電体層２ａに対して、誘電体層２ａと実質的に同一厚みからなる電極層５ａが誘電体層２ａを貫通して埋め込まれた複合層Ｘ１によって形成されており、これによって、端子電極５の露出表面は基板底面の誘電体層２ａと同一平面内に形成されている。
【００２６】
これによって、図１（ｂ）の裏面の平面図に示すように、多層配線基板１の裏面には、誘電体層２ａ表面と露出面が同一平面となる端子電極５がオーバーコート層を形成することなく、形成されている。
【００２７】
また、本発明によれば、端子電極５の構造としては、図１の端子電極５は、垂直導体４の直径よりも大きい径の電極層５ａのみによって形成されたものであるが、この端子電極５は、２層以上の電極層の積層体によって形成することもできる。
【００２８】
図２は、端子電極５を２つの電極層５ａ，５ｂによって形成したものである。端子電極５は、垂直導体４の端部に形成されており、端子電極５を形成する電極層５ａ，５ｂのうち、基板底面に露出している電極層５ａの面積が、基板内側の電極層５ｂよりも小さく形成されている。
【００２９】
なお、この電極層５ｂは、電極層５ａと同様に、誘電体層２ｂと実質的に同一厚みからなり、この電極層５ａは誘電体層２ｂを貫通して埋め込まれた複合層Ｘ２によって形成されており、前記複合層ｘ１との複合層ｘ２との積層体によって構成されていることが望ましい。
【００３０】
また、電極層５ａ，５ｂの形状としては、たとえば、図３（ａ）に示すように、電極層５ｂが電極層５ａの全周にわたって、電極層５ａよりも０．１ｍｍ以上大きくなるように形成する。また、図３（ｂ）に示すように、電極層５ｂが電極層５ａの対向する２辺で電極層５ａよりも０．１ｍｍ以上大きくなるように形成する。さらに図３（ｃ）に示すように、電極層５ｂが電極層５ａの対称となる一部の辺部分で電極層５ａよりも０．１ｍｍ以上大きくなるように形成する。
【００３１】
これによって、端子電極５は、電極層５ａと電極層５ｂとの全周または部分的に形成された段差によって誘電体基板２への密着性をより高めることができる。
【００３２】
図４は、端子電極５を３つの電極層５ａ，５ｂ，５ｃによって形成したものである。また、端子電極５は、垂直導体４の端部に形成されており、３層構造の電極層のうちの中央の電極層５ｂの面積を両側の電極層５ａ，５ｃよりも０．１ｍｍ以上小さく形成されている。
【００３３】
なお、この電極層５ｂ、電極層５ｃは、電極層５ａと同様に、誘電体層２ｂ、２ｃと実質的に同一厚みからなり、この電極層５ｂ、５ｃは誘電体層２ｂ，２ｃをそれぞれ貫通して埋め込まれた複合層ｘ２、ｘ３によって形成されており、前記複合層ｘ１，ｘ２，ｘ３との積層体によって構成されていることが望ましい。
【００３４】
また、電極層５ａ、５ｂ、５ｃの形状としては、たとえば、図５（ａ）に示すように、電極層５ａ、５ｃに挟まれた電極層５ｂが電極層５ａ，５ｃの全周にわたって、電極層５ａ、５ｃよりも小さくなるように形成する。また、図５（ｂ）に示すように、電極層５ｂが電極層５ａ、５ｃよりも部分的に小さくなるように形成してもよい。
【００３５】
本発明によれば、上記のような構造によって、端子電極５は、電極層５a、５b、または５a、５b、５ｃとの全周または部分的に形成された段差によって誘電体基板２への密着性をより高めることができる。
【００３６】
本発明における上記の多層配線基板において、誘電体基板２は、（１）Ａｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４、ＳｉＣを主成分とする焼成温度が１１００℃以上のセラミック材料、（２）少なくともＳｉＯ２およびＢａＯ、ＣａＯ、ＳｒＯ、ＭｇＯなどのアルカリ土類金属酸化物を含有する金属酸化物による混合物からなる１１００℃以下、特に１０５０℃以下で焼成されるセラミック材料、（３）ガラス粉末、あるいはガラス粉末とセラミックフィラー粉末との混合物からなる１１００℃以下、特に１０５０℃以下で焼成される低温焼結性のセラミック材料の群から選ばれる少なくとも１種が選択される。
【００３７】
用いられる（２）の混合物や、（３）のガラス組成物としては、ＳｉＯ２−ＢａＯ−Ａｌ２Ｏ３系、ＳｉＯ２−Ｂ２Ｏ３系、ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３系、ＳｉＯ２−Ａｌ２Ｏ３−アルカリ金属酸化物系、さらにはこれらの系にアルカリ金属酸化物、ＺｎＯ、ＰｂＯ、Ｐｂ、ＺｒＯ２、ＴｉＯ２等を配合した組成物が挙げられる。（３）におけるセラミックフィラーとしては、Ａｌ２Ｏ３、ＳｉＯ２、フォルステライト、コージェライト、ムライト、ＡｌＮ、Ｓｉ３Ｎ４、ＳｉＣ、ＭｇＴｉＯ３、ＣａＴｉＯ３の群から選ばれる少なくとも１種が挙げられ、ガラスに対して２０〜８０質量％の割合で混合されることが望ましい。
【００３８】
一方、端子電極や、平面回路層、垂直導体は、セラミック材料の焼成温度に応じて種々組み合わせられ、例えば、セラミック材料が前記（１）の場合、タングステン、モリブデン、マンガンの群から選ばれる少なくとも１種を主成分とする導体材料が好適に用いられる。また、低抵抗化のために、銅などとの混合物としてもよい。セラミック材料が前記（２）の場合、銅、銀、金、アルミニウムの群から選ばれる少なくとも１種を主成分とする導体材料が好適に用いられる。上記の導体材料には、セラミック材料と同時焼成する上で、セラミック材料を構成する成分を含有することが望ましい。
【００３９】
上記の図１の例では、多層配線基板のうちの端子電極５を形成する部分のみを前述したような複合層によって形成した場合について説明したが、本発明によれば，図６に示すように、多層配線基板の全体を複合層ｘ１〜ｘ１７の積層体によって形成することもできる。
【００４０】
図６に示すような多層配線基板は、複合層ｘを作製し、それらを積層形成することによって作製される。
【００４１】
単一の複合層ｘは、望ましくは、以下の方法で作製することができる。図７に、前述の複合層ｘの工法を示す。図７によれば、（ａ）光透過可能なキャリアフィルム１０表面に、導体ペーストによって光非透過性の所定のパターンの導体パターン層１１を形成し、（ｂ）その上に、光硬化スラリーを導体パターン層１１の厚さ以上の厚さに塗布して光硬化セラミック層１２を形成した後、（ｃ）キャリアフィルム１０の裏面より、光を照射して、導体パターン層１１形成以外の領域の光硬化セラミック層１２を光硬化させ、（ｄ）現像して、（ｅ）光硬化セラミック層１２と導体パターン層１１からなる複合層ｘを作製する。そして、この複合層xを積層して、平面の導体層とビア導体による３次元的な回路を形成する。その後、これを焼成することによって、図７で示したような多層配線基板を形成することができる。
【００４２】
また、必要に応じて、表面処理として、さらに、基板表面に厚膜抵抗膜や厚膜保護膜の印刷・焼きつけ、メッキ処理、さらにＩＣチップを含む電子部品４の接合を行うことによって多層配線基板を作製することができる。
【００４３】
また、表面の平面回路層２は、焼成された積層体の表面に、印刷・乾燥し、所定雰囲気で焼きつけを行っても良い。
【００４４】
さらに、セラミック多層回路基板の表面に形成される表面の平面回路層２、端子電極５の表面には、半田との濡れ性を改善するために、ニッケル、金などのメッキ層が１〜３μｍの厚みで形成される。
【００４５】
かかる工法において、用いられる光硬化スラリーは、望ましくは、セラミック粉末に、光硬化可能なモノマーと、光重合開始剤と、有機バインダと、可塑剤とを、有機溶剤に混合し、ボールミルで混練して調製する。
【００４６】
光硬化可能なモノマーとしては、低温で短時間の焼成工程に対応するために、熱分解性に優れたものであることが望ましい。また、光硬化可能なモノマーは、スリップ材の塗布・乾燥後の露光によって光重合される必要があり、遊離ラジカルの形成、連鎖生長付加重合が可能で、２級もしくは３級炭素を有したモノマーが好ましく、例えば少なくとも１つの重合可能なエチレン系基を有するブチルアクリレート等のアルキルアクリレートおよびそれらに対応するアルキルメタクリレート等が挙げられる。また、テトラエチレングリコールジアクリレート等のポリエチレングリコールジアクリレートおよびそれらに対応するメタクリレートも有効である。また、光開始系材料としては、ベンゾフェノン類，アシロインエステル類化合物などが挙げられる。
【００４７】
また、有機バインダも、光硬化可能なモノマーと同様に熱分解性が良好であることが望まれ、同時にスリップの粘性を決めるものであるため、固形分との濡れ性も考慮することが必要である。本発明によれば、アクリル酸もしくはメタクリル酸系重合体のようなカルボキシル基、アルコール性水酸基を備えたエチレン性不飽和化合物が好ましい。
【００４８】
有機溶剤としては、エチルカルビトールアセテート、ブチルセルソルブ、３メトキシブチルアセテートの群から選ばれる少なくとも１種が挙げられる。
【００４９】
各成分の含有量は、セラミック粉末１００質量部あたり、光硬化モノマー及び光重合開始剤を５〜２０質量部、有機バインダを１０〜４０質量部、可塑剤を１〜５質量部、有機溶剤を５０〜１００質量部の割合が適当である。
【００５０】
また、導体パターン層１１を形成するための導体ペーストは、平均粒径が１〜３μｍ程度の前記導体材料の粉末に、必要に応じてセラミック材料を添加した無機成分に対して、エチルセルロース、アクリル樹脂などの有機バインダを加え、さらにジブチルフタレート、αテルピネオール、ブチルカルビトール、２・２・４−トリメチル−３・３−ペンタジオールモノイソブチレートなどの適当な溶剤を混合し、３本ローラ等により均質に混練して調製される。
【００５１】
図８は、本発明の多層配線基板を用いた高周波モジュールの概略断面図を示す。高周波モジュール２０は、多層配線基板２１と、多層配線基板２１内に形成された高周波用導体回路層２２、導体回路層２２から基板２１上面にかけて導出される垂直導体２３、基板２１上に実装された部品２４、多層配線基板２１と外部回路を接続する為の端子電極２５、基板上面にはアクティブ部品２６が実装され、樹脂２７などで封止され、高周波モジュールとして形成される。このような高周波モジュールは、アクティブ部品のバイアス端子や、検波回路の出力および受動部品のフィルタなどの入出力端子が多数必要となるため、モジュールにおける基板の底面の端子電極の面積が小さく、端子数も多く、狭ピッチで配置することが必要である。そのため、オーバーコート層が不要な本発明の多層配線基板がこのような高周波モジュールに好適に用いられる。
【００５２】
なお、上記の例は、あくまで本発明の例示であって、本発明はこれらに限定されるものではなく、本発明の趣旨を逸脱しない範囲での種々の変更や改良は何ら差し支えないものである。
【実施例】
【００５３】
厚さ１００μｍのＰＥＴ（ポリエチレンテレフタレート）からなる光透過可能なキャリアフィルム上に、導体ペーストをスクリーン印刷法により印刷して、厚さ２０μｍの端子電極となる導体パターン層を形成した。尚、導体ペーストは、Ａｇ粉末にバリウムホウ珪酸ガラス粉末と、エチルセルロース、有機溶剤として２・２・４−トリメチル−３・３−ペンタジオールモノイソブチレートを加え３本ロールミルで混合したものを使用した。
【００５４】
次に、上記導体パターン層の上に、感光性スラリーをドクターブレード法により塗布乾燥し、導体パターンの存在しない場所での乾燥後の厚みが２８μｍとなるように光硬化セラミック層を形成した。
【００５５】
感光性スラリーは、セラミック原料粉末１００質量部と、光硬化可能なモノマー（ポリオキシエチル化トリメチロールプロパントリアクリレート）８質量部と、有機バインダ（アルキルメタクリレート）３５質量部と、可塑剤を３質量部、有機溶剤（エチルカルビトールアセテート）に混合し、ボールミルで混練して作製した。
【００５６】
セラミック原料粉末は、０．９５モルＭｇＴｉＯ３−０．０５モルＣａＴｉＯ３で表される主成分１００質量部に対して、ＢをＢ２Ｏ３換算で１０質量部、ＬｉをＬｉＣＯ３換算で５質量部添加したものを用いた。
【００５７】
次に、キャリアフィルムの裏面側より光硬化セラミック層の裏面に、超高圧水銀灯（照度３０ｍＷ／ｃｍ２）を光源として２秒間全面露光した。そして希釈濃度２．５％のトリエタノールアミン水溶液を現像液として用いて３０秒間スプレー現像を行った。この後、現像後の純水洗浄の後、乾燥を行った。
【００５８】
こうして、出来上がった光硬化セラミック層は、電極層上の溶化部が現像により除去され電極層が露出して、その結果、厚みが２０μｍの電極層と、厚みが２０μｍの光硬化セラミック層とが一体化した複合シートを作製することができた。
【００５９】
同様に、内部配線導体層用、表面配線導体層用および垂直導体用の導体パターン層を具備した延べ５０層の複合シートを作製した。
【００６０】
上記のようにして作製した複合シートより、それぞれキャリアフィルムを剥離し、順番に位置合わせを行いながら、積層を行い、３次元的に回路を形成した。この後、プレス機を用いて、プレス圧1トン、温度６０℃にて５分間プレスを行い、積層体を圧着した。
【００６１】
その後、大気中で３００℃で４時間で脱バインダ処理した後、９００℃大気中で６時間焼成を行い、セラミック多層配線基板を作製した。
【００６２】
作製した多層配線基板については、端子電極の露出面は、裏面の誘電体層と同一平面内に形成されており、また、内部平面回路層自体の厚みによる段差も全くなく、絶縁層間のデラミネーションもなかった。また、平面回路層間の接続にあたり、導体層を３層以上垂直方向に積層することによって、垂直導体を形成したが、この垂直導体を含む回路における電気的接続についても全く問題は無かった。
【００６３】
なお、端子電極の構造について、接着強度を測定した。端子電極の露出部分の大きさは、０．６×０．６mmとした。また、端子電極の１層当たりの厚みはすべて１８μｍとし、図２，４に示した２層構造、または３層構造に形成し、各電極層の大きさを表１に示した。
【００６４】
形成した端子電極に対して、ワイヤを半田付けし、垂直に引っ張ることによって端子電極の接着強度を測定した。その結果を表１に示した。
【００６５】
また、比較例として、従来法に基づき、上記セラミック成形体に上記導体ペーストを印刷して形成した端子電極、さらに上記セラミックスラリーを端子電極の周囲に塗布してオーバーコート層を形成した配線基板について同様に接着強度を測定した。結果を表１に示す。
【表１】
2005216999.tif 000003
【００６６】
表１に示すように、従来の端子電極の場合に比較して、オーバーコート層を形成しなくても端子電極の接着強度を向上することができた。しかも、端子電極を２層、または３層とするとともに、図２、図４の形状とすることによって、さらに接着強度を高めることができた。
【図面の簡単な説明】
【００６７】
【図１】本発明の多層配線基板の一例を説明するための（ａ）概略断面図と、（ｂ）裏面における端子電極の配置を示す平面図である。
【図２】本発明の多層配線基板における端子構造の他の例を説明するための要部拡大断面図である。
【図３】図２の端子構造における２層の電極層の大きさの関係を示す図である。
【図４】本発明の多層配線基板における端子構造のさらに他の例を説明するための要部拡大断面図である。
【図５】図４の端子構造における３層の電極層の大きさの関係を示す図である。
【図６】本発明の多層配線基板の他の構造を説明するための概略断面図である。
【図７】複合層の製造工程を説明するための工程図である。
【図８】本発明の多層配線基板を用いた高周波モジュールの概略断面図を示す。
【図９】従来の多層配線基板の概略断面図を示し、（ａ）は概略断面図、（ｂ）は多層配線基板裏面からみた端子配置図、（ｃ）は端子電極の概略断面図、（ｄ）はその裏面図である。
【図１０】従来の端子電極の他の例を示す（ａ）断面図と、（ｂ）その裏面図である。
【符号の説明】
【００６８】
１  多層配線基板
２  誘電体基板
３  平面回路層
４  垂直導体
５  端子電極
５ａ，５ｂ，５ｃ  電極層
ｘ１，ｘ２、ｘ３  複合層
【図１】
2005216999.tif 000004
【図２】
2005216999.tif 000005
【図３】
2005216999.tif 000006
【図４】
2005216999.tif 000007
【図５】
2005216999.tif 000008
【図６】
2005216999.tif 000009
【図７】
2005216999.tif 000010
【図８】
2005216999.tif 000011
【図９】
2005216999.tif 000012
【図１０】
2005216999.tif 000013