(57)【要約】【課題】  温度変化に対し精度よく過電流保護を行うとともに、過電流時の出力トランジスタ２の損失を低減する。【解決手段】  負荷１に負荷電流を供給する出力トランジスタ２と並列に、制御端子が出力トランジスタ２の制御端子に接続された電流検出用トランジスタ３を接続し、電流検出用トランジスタ３と直列接続された第１のトランジスタ４とともに第２のトランジスタ２１でカレントミラー回路３００を構成し、第２のトランジスタ２１に流れる電流により負荷電流が過電流になったことを検出すると断続制御回路４００により出力トランジスタ２及び電流検出用トランジスタ３をオフさせる。【選択図】      図６
2005237028.tif 000002
【特許請求の範囲】
【請求項１】
負荷（１）に負荷電流を供給する出力トランジスタ（２）と、
この出力トランジスタと並列接続され、制御端子が前記出力トランジスタの制御端子に接続された電流検出用トランジスタ（３）と、
前記出力トランジスタと前記電流検出用トランジスタの制御端子に抵抗（７）を介して制御信号を供給する信号線（Ｌ１、Ｌ２）と、
前記電流検出用トランジスタと直列接続された第１のトランジスタ（４）と、
この第１のトランジスタとともにカレントミラー回路（５００）を構成する第２のトランジスタ（５）とを備え、
前記カレントミラー回路は、前記電流検出用トランジスタを介して前記第１のトランジスタに流れる前記負荷電流の一部の電流に対し、所定の割合となる電流が前記第２のトランジスタにより前記信号線に流れるように構成されたものであって、
前記信号線に流れる電流による前記抵抗の電圧変化にて前記制御信号の電圧レベルを変化させて、前記負荷電流を所定値に制限するようにし、
前記第１、第２のトランジスタとともにカレントミラー回路（５００）を構成する第３のトランジスタ（２１）と、
この第３のトランジスタに流れる電流により、前記負荷電流が過電流になったことを検出すると前記出力トランジスタおよび前記電流検出用トランジスタをオフさせ、この後、前記負荷電流が過電流でなくなったことを検出すると前記出力トランジスタおよび前記電流検出用トランジスタをオンさせる断続制御回路（４００）
を有することを特徴とする負荷駆動回路。
【請求項２】
前記断続制御回路は、前記過電流を検出してから所定時間後に前記出力トランジスタおよび前記電流検出用トランジスタをオフさせる遅延回路（２４、２５）を有することを特徴とする請求項１に記載の負荷駆動回路。
【請求項３】
負荷（１）に負荷電流を供給する出力トランジスタ（２）と、
この出力トランジスタと並列接続され、制御端子が前記出力トランジスタの制御端子に接続された電流検出用トランジスタ（３）と、
前記電流検出用トランジスタと直列接続された第１のトランジスタ（４）と、
この第１のトランジスタとともにカレントミラー回路（３００、５００）を構成する第２のトランジスタ（２１）と、
前記第２のトランジスタに流れる電流により、前記負荷電流が過電流になったことを検出すると前記出力トランジスタおよび前記電流検出用トランジスタをオフさせ、この後、前記負荷電流が過電流でなくなったことを検出すると前記出力トランジスタおよび前記電流検出用トランジスタをオンさせる断続制御回路（４００）と
を備えたことを特徴とする負荷駆動回路。
【請求項４】
前記断続制御回路は、前記過電流を検出してから所定時間後に前記出力トランジスタおよび前記電流検出用トランジスタをオフさせる遅延回路（２４、２５）を有することを特徴とする請求項３に記載の負荷駆動回路。
【請求項５】
前記出力トランジスタは、出力ＭＯＳトランジスタ（２）であり、前記電流検出用トランジスタは、前記出力ＭＯＳトランジスタとドレインおよびゲートが共通接続された電流検出用ＭＯＳトランジスタ（３）であって、
前記出力ＭＯＳトランジスタおよび電流検出用ＭＯＳトランジスタにゲート電圧を供給するゲート駆動回路（２００）を備え、
前記断続制御回路は、前記ゲート駆動回路を制御して、前記出力ＭＯＳトランジスタおよび電流検出用ＭＯＳトランジスタをオンオフさせることを特徴とする請求項３又は４に記載の負荷駆動回路。
【請求項６】
前記第１、第２のトランジスタとともに前記カレントミラー回路（５００）を構成する第３のトランジスタ（５）を備え、この第３のトランジスタに流れる電流に基づいて前記出力トランジスタに流れる負荷電流を所定値に制限するようにしたことを特徴とする請求項３乃至５のいずれか１つに記載の負荷駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷を駆動する負荷駆動回路に関し、特に負荷電流を所定電流に制限する機能あるいは負荷電流が過電流になったときに過電流保護を行う機能を備えた負荷駆動回路に関する。
【背景技術】
【０００２】
従来、負荷電流が過電流になったときに負荷電流を制限する負荷駆動回路として、特開平５−３２７４４２号公報に示すものがある。このものにおいては、負荷に負荷電流を供給する出力ＭＯＳトランジスタに対し、ドレイン、ゲート端子が共通接続された電流検出用ＭＯＳトランジスタが設けられている。また、電流検出用トランジスタのソースに電流制御用のＮＰＮトランジスタが設けられており、出力ＭＯＳトランジスタに流れる負荷電流が過電流となったとき、ＮＰＮトランジスタにより出力ＭＯＳトランジスタと電流検出用ＭＯＳトランジスタのゲート電圧を制御し、出力ＭＯＳトランジスタに流れる電流を所定値に制限するようにしている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記の構成においては、１つのＮＰＮトランジスタにより過電流時の電流制御を行っているため、その温度特性により電流制限を行う場合の精度が低下するという問題がある。
【０００４】
また、そのようなＮＰＮトランジスタを介在させていることにより、出力ＭＯＳトランジスタと電流検出用ＭＯＳトランジスタのゲート−ソース間電圧に差が生じ、動作点がずれて、電流検出作動が不安定になるという問題もある。
【０００５】
本発明は上記問題に鑑みたもので、カレントミラー回路による電流検出を用いた新規な構成の負荷駆動回路を提供することを目的とする。また、カレントミラー回路を用いた電流検出により、負荷電流を制限することを目的とする。
【０００６】
また、カレントミラー回路を用いた電流検出により、負荷電流を断続制御することを目的とする。
【０００７】
また、温度特性により電流制御の精度低下を防止することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明においては、出力トランジスタに電流検出用トランジスタを並列接続し、出力トランジスタと電流検出用トランジスタの制御端子に抵抗を介して制御信号を供給し、また第１、第２のトランジスタを有するカレントミラー回路を設けて、電流検出用トランジスタを介して第１のトランジスタに流れる負荷電流の一部の電流に対し、所定の割合となる電流が第２のトランジスタに流れるようにし、この第２のトランジスタに流れる電流により制御信号の電圧レベルを変化させて、負荷電流を所定値に制限するようにしたことを特徴としている。
【０００９】
カレントミラー回路では、カレントミラー回路を構成する第１、第２のトランジスタの温度特性が相殺されるため、温度変化に対し精度よく電流制限を行うことができる。
【００１０】
この場合、電流制限を過電流保護として用いたり、負荷電流を定電流にする定電流制御に用いることができる。
【００１１】
さらに、請求項１に記載の発明においては、第１、第２のトランジスタとともにカレントミラー回路を構成する第３のトランジスタを設け、この第３のトランジスタに流れる電流により、負荷電流が過電流になったことを検出すると出力トランジスタおよび電流検出用トランジスタをオフさせ、この後、負荷電流が過電流でなくなったことを検出すると出力トランジスタおよび電流検出用トランジスタをオンさせるようにしたことを特徴としている。
【００１２】
従って、負荷電流が過電流のときに出力トランジスタをオフさせているので、過電流時の出力トランジスタの損失を低減することができる。
【００１３】
この場合、請求項２に記載の発明のように、過電流を検出してから所定時間後に出力トランジスタおよび電流検出用トランジスタをオフさせるようにすれば、負荷起動時の突入電流を過電流として誤って出力トランジスタをオフさせるのを防ぐことができる。
【００１４】
請求項３に記載の発明においては、出力トランジスタに電流検出用トランジスタを並列接続し、また第１、第２のトランジスタを有するカレントミラー回路を設けて、第２のトランジスタに流れる電流により、負荷電流が過電流になったことを検出すると出力トランジスタおよび電流検出用トランジスタをオフさせ、この後、負荷電流が過電流でなくなったことを検出すると出力トランジスタおよび電流検出用トランジスタをオンさせるようにしたことを特徴としている。
【００１５】
従って、第１、第２のトランジスタによるカレントミラー回路を用いているため、温度変化に対し精度よく過電流保護を行うことができる。また、負荷電流が過電流のときに出力トランジスタをオフさせているので、過電流時の出力トランジスタの損失を低減することができる。
【００１６】
この場合、請求項４に記載の発明のように、過電流を検出してから所定時間後に出力トランジスタおよび電流検出用トランジスタをオフさせるようにすれば、負荷起動時の突入電流を過電流として誤って出力トランジスタをオフさせるのを防ぐことができる。
【００１７】
この場合、具体的には、請求項５に記載の発明のように、出力ＭＯＳトランジスタおよび電流検出用ＭＯＳトランジスタにゲート電圧を供給するゲート駆動回路を制御して、出力ＭＯＳトランジスタおよび電流検出用ＭＯＳトランジスタをオンオフさせることができる。
【００１８】
また、請求項６に記載の発明のように、第１、第２のトランジスタとともにカレントミラー回路を構成する第３のトランジスタを設けて、出力トランジスタに流れる負荷電流を所定値に制限するようにすれば、過電流時に出力トランジスタをオンオフさせる場合のオン期間において電流制限が行われるため、出力トランジスタの発熱を低減することができる。
【発明を実施するための最良の形態】
【００１９】
（第１参考実施形態）
図１において、本参考実施形態にかかる負荷駆動回路は、負荷１に負荷電流を供給する出力ＭＯＳトランジスタ２と、この出力ＭＯＳトランジスタ２と並列接続され、ドレイン、ゲートが出力ＭＯＳトランジスタ２のドレイン、ゲートと接続された電流検出用ＭＯＳトランジスタ３を備えている。
【００２０】
電流検出用ＭＯＳトランジスタ３のゲートには、第１の信号線Ｌ１により、抵抗７を介して制御信号としてのゲート電圧が入力される。また、抵抗７と電流検出用ＭＯＳトランジスタ３の接続点から出力ＭＯＳトランジスタ２のゲートに至る第２の信号線Ｌ２により、ダイオード８を介して出力ＭＯＳトランジスタ２にゲート電圧が入力される。
【００２１】
電流検出用ＭＯＳトランジスタ３のソースには、ＮＰＮトランジスタ４が接続されている。このＮＰＮトランジスタ４は、ベースおよびエミッタが共通接続されたＮＰＮトランジスタ５とともにカレントミラー回路１００を構成している。なお、ＮＰＮトランジスタ５のコレクタは、第２の信号線Ｌ２に接続されており、そのコレクタ電流により第２の信号線Ｌ２から電流を引き込んで電流制限を行う。
【００２２】
ＮＰＮトランジスタ４、５のベースには、定電流回路、抵抗、インダクタ等による構成される素子６が接続されている。これは、リークやノイズをグランドに逃がし、動作を安定させるために設けられているが、それらが問題とならない場合には、削除することもできる。
【００２３】
また、第２の信号線Ｌ２には、抵抗９を有する信号線が接続されている。これは、第２の信号線Ｌ２にダイオード８が挿入されているため、抵抗９を有する信号線を設けない場合には、出力ＭＯＳトランジスタ２のゲートに蓄積された電荷を放電することができず、従って、出力ＭＯＳトランジスタ２のゲートに蓄積された電荷を放電するために設けられている。
【００２４】
なお、１０、２０は、この負荷駆動回路の出力端子、接地端子であり、３０、４０は、この負荷駆動回路の入力端子である。また、この負荷駆動回路には、出力ＭＯＳトランジスタ２と電流検出用ＭＯＳトランジスタ３のゲートを駆動するためのゲート駆動回路２００が接続されている。このゲート駆動回路２００は、２つのスイッチング素子２００ａ、２００ｂと定電圧電源回路２００ｃを備えている。
【００２５】
上記構成においてその作動を説明する。
【００２６】
負荷１を駆動しない場合には、スイッチング素子２００ａをオフ、２００ｂをオンにする。このとき、出力ＭＯＳトランジスタ２は、ゲート−ソース間電圧が０Ｖになるため、オフ状態となっており、負荷１には負荷電流を供給しない。
【００２７】
負荷１を駆動する場合には、スイッチング素子２００ａをオン、２００ｂをオフにする。このとき、定電圧電源回路２００ｃから抵抗７を介し電流検出用ＭＯＳトランジスタ３のゲートにハイレベルのゲート電圧が入力され、電流検出用ＭＯＳトランジスタ３がオン状態になる。また、出力ＭＯＳトランジスタ２のゲートには、ダイオード８を介してハイレベルのゲート電圧が入力され、出力ＭＯＳトランジスタ２は負荷１に負荷電流を供給する。
【００２８】
この負荷駆動時において、負荷１がショートなど何らかの原因で低インピーダスになると、負荷電流が通常動作電流よりも大きくなり、出力端子１０の電圧は上昇する。その結果、出力端子１０の電圧が、ＮＰＮトランジスタ４にベース電流を供給できる電圧、すなわちベース−エミッタ間順方向電圧以上になると、電流検出用ＭＯＳトランジスタ３には、負荷電流の一部の電流が流れる。
【００２９】
この電流は、ＮＰＮトランジスタ４、５により構成されるカレントミラー回路１００によって、１／ｎ倍され、ＮＰＮトランジスタ５が、信号線Ｌ２から電流を引き抜く。この電流により、抵抗７で電圧降下が生じ、出力ＭＯＳトランジスタ２および電流検出用ＭＯＳトランジスタ３のゲート電圧が低下する。その結果、出力ＭＯＳトランジスタ２のドレイン電流、すなわち負荷電流が減少する。従って、負荷電流が所定値以上の過電流になると、負荷電流を減少させるように制御するので、負荷電流は所定値に制限される。
【００３０】
なお、カレントミラー回路１００の動作時においては、ＮＰＮトランジスタ４のベース−エミッタ間電圧分だけ電流検出用ＭＯＳトランジスタ３のソース電位が上昇するが、信号線Ｌ２にはダイオード８が挿入されているため、出力ＭＯＳトランジスタ２のゲート電圧がその順方向電圧分だけ上昇している。
【００３１】
従って、出力ＭＯＳトランジスタ２と電流検出用ＭＯＳトランジスタ３のゲート−ソース間電圧を同一にし、両ＭＯＳトランジスタ２、３の動作点を一致させることができる。このことにより、出力ＭＯＳトランジスタ２と電流検出用ＭＯＳトランジスタ３のドレイン電流の比を一定にして、安定した電流検出を行うことができる。
【００３２】
なお、ダイオード８は、ＮＰＮトランジスタ４のベース−エミッタ間電圧と等しい電圧を発生させるものであるため、ＰＮ接合を用いた順方向電圧を発生させる他の手段、例えばベースとエミッタを共通にしたトランジスタあるいはベースとコレクタを共通にしたトランジスタを用いることもできる。また、ＮＰＮトランジスタ４のベース−エミッタ間電圧と実質的に等しい電圧降下を生じさせるものであれば他の手段を用いてもよい。
【００３３】
この第１参考実施形態において、出力ＭＯＳトランジスタ２と電流検出用ＭＯＳトランジスタ３が理想的な特性を持つものとし、ＮＰＮトランジスタ４のベース−エミッタ間の順方向電圧とダイオード８の順方向電圧が等しいと考えると、入力端子３０に電圧Ｖ1 を印加し、出力端子１０の電圧がＮＰＮトランジスタ４のベース−エミッタ間の順方向電圧Ｖf より十分大きい場合には、出力ＭＯＳトランジスタ２に流れる電流Ｉ1 とＮＰＮトランジスタ４に流れる電流Ｉ2 の比を、ほぼｍ対１とし、またＮＰＮトランジスタ４に流れる電流Ｉ2 とＮＰＮトランジスタ５に流れる電流Ｉ3 の比をｎ対１とすると、出力ＭＯＳトランジスタ２のゲート−ソース間電圧ＶGS1 は、数式１で表される。
【００３４】
【数１】
2005237028.tif 000003
【００３５】
なお、Ｒ7 は抵抗７の抵抗値である。
【００３６】
一般に、ＭＯＳトランジスタの飽和領域のドレイン電流Ｉd とゲート−ソース間電圧ＶGSは、数式２で表される。
【００３７】
【数２】
2005237028.tif 000004
【００３８】
なお、β0 は定数、Ｗはチャネル幅、Ｌはチャネル長、ＶT はしきい値電圧である。上記した数式１、２から出力ＭＯＳトランジスタ２に流れる電流Ｉ1 は、数式３で表される。
【００３９】
【数３】
2005237028.tif 000005
【００４０】
出力ＭＯＳトランジスタ２の電流能力が負荷電流に対し十分大きいとすると、数式４と考えてよいため、数式３は、数式５のように近似できる。
【００４１】
【数４】
2005237028.tif 000006
【００４２】
【数５】
2005237028.tif 000007
【００４３】
従って、負荷電流は、出力ＭＯＳトランジスタ２、電流検出用ＭＯＳトランジスタ３の電流比ｍ、ＮＰＮトランジスタ４、５のカレントミラー比ｎ、入力端子３０の印加電圧Ｖ1 、ダイオード８の順方向電圧Ｖf に依存し、出力端子１０の電圧には依存しない。半導体集積回路においては、ｍ、ｎ、Ｖf を比較的精度よく製造することが可能であるから、素子の特性ばらつきに対して変動を受けにくく、安定した負荷電流が得られる。
【００４４】
また、抵抗７をトリミングするなどして抵抗値の精度を向上させれば、安定した特性を実現することができる。
【００４５】
図２に、ゲート駆動回路２００の具体的構成を示す。ゲート駆動回路２００は、ＮＰＮトランジスタ２０１〜２０３、抵抗２０４、ダイオード２０５〜２０９、ツェナーダイオード２１０、定電流回路２１１から構成されている。
【００４６】
端子５０の電圧がハイレベルのときには、ＮＰＮトランジスタ２０１がオンするため、ＮＰＮトランジスタ２０２がオフし、ＮＰＮトランジスタ２０３がオンする。従って、図１に示すスイッチング素子２００ｂがオンし、２００ａがオフする状態となる。このとき、出力ＭＯＳトランジスタ２がオフするため、負荷電流は流れない。
【００４７】
端子５０の電圧がローレベルになると、ＮＰＮトランジスタ２０１がオフするため、ＮＰＮトランジスタ２０２がオンし、ＮＰＮトランジスタ２０３がオフする。従って、図１に示すスイッチング素子２００ｂがオフし、２００ａがオンする状態となり、出力ＭＯＳトランジスタ２がオンして負荷電流を供給する。
【００４８】
このとき、Ｎ個のダイオード２０６〜２０９とツェナーダイオード２１０により発生される電圧、ＮＰＮトランジスタ２０２のベース−エミッタ間電圧、およびダイオード５による順方向電圧により、入力端子３０の電圧Ｖ1は数式６で表される。
【００４９】
【数６】
2005237028.tif 000008
数式５と数式６から、出力ＭＯＳトランジスタ２に流れる電流Ｉ1 は、数式７で表される。
【００５０】
【数７】
2005237028.tif 000009
【００５１】
ここで、Ｖz は正の温度係数を持ち、Ｖf は負の温度係数を持つため、この数式７における、Ｖz ＋（Ｎ−３）・Ｖf の項は、Ｎの値を変更することにより、正の温度係数にも負の温度係数にもすることが可能になる。従って、Ｒ7 やＶT等の温度特性に従い、Ｎ値を最適な値に設定すれば、負荷駆動回路の温度特性をほぼキャンセルすることが可能になる。
【００５２】
なお、ＮＰＮトンジスタ２０２のベース電圧を発生させる手段としては、上記したＮ個のダイオード２０６〜２０９とツェナーダイオード２１０以外に、複数個のダイオードを直列接続したもの、複数のツェナーダイオードを直列接続したもの、複数のＮチャンネルもしくはＰチャンネルのＭＯＳトランジスタを直列接続したもの、あるいは抵抗を用いることができる。
【００５３】
（第２参考実施形態）
上記第１参考実施形態では、出力端子１０の電圧が、ＮＰＮトランジスタ４のベース−エミッタ間電圧Ｖf １段分より大きくなると電流制限を行うものを示したが、負荷１によってはＶf １段分より高い電圧まで電流制限を行わないようにする場合もある。
【００５４】
そこで、電流検出用ＭＯＳトランジスタ３のソースに接続するＮＰＮトランジスタ４の代わりに、図３に示すように、ベース・コレクタを共通接続したＮ個のＮＰＮトランジスタ４ａ、４ｂ、…、４ｃを直列接続したものを用いれば、出力端子１０の電圧がＶf Ｎ段分の電圧になるまで電流制限を行わないようにすることができる。
【００５５】
この場合、電流検出用ＭＯＳトランジスタ３のゲート−ソース間電圧と出力ＭＯＳトランジスタ２のゲート−ソース間電圧を同一にするためには、ダイオード８の代わりに、Ｎ個のダイオード８ａ、８ｂ、…、８ｃを直列接続したものを用いる。
【００５６】
なお、Ｎ個のＮＰＮトランジスタ４ａ、４ｂ、…、４ｃ全体にて、第１のバイポーラトランジスタを構成している。
【００５７】
（第３参考実施形態）
上記した参考実施形態においては、Ｎチャンネル型の出力ＭＯＳトランジスタ２を用いてローサイドで負荷１を駆動するものを示したが、出力ＭＯＳトランジスタ２をＰチャンネル型とし、ハイサイドで負荷１を駆動するようにしてもよい。
【００５８】
この場合の構成を図４に示す。出力ＭＯＳトランジスタ２および電流検出用ＭＯＳトランジスタ３をＰチャンネル型とし、カレントミラー回路に用いるバイポーラトランジスタ４、５をＰＮＰトランジスタとしている。また、ハイサイド駆動としているため、図に示すような電気結線としている。
【００５９】
この参考実施形態における作動は、図１に示すものと同様であるが、電流制限を行う場合、ＰＮＰトランジスタ５に流れる電流をダイオード８を介して抵抗７に流し込むようにしており、その電流により抵抗７の端子電圧が上昇し、ゲート電圧が上昇するため、出力ＭＯＳトランジスタ２のドレイン電流が減少する。
【００６０】
（第４参考実施形態）
上記した種々の参考実施形態においては、カレントミラー回路１００をバイポーラトランジスタを用いて構成するものを示したが、ＭＯＳトランジスタを用いて構成してもよい。
【００６１】
この場合の構成を図５に示す。カレントミラー回路１００を第１、第２のＭＯＳトランジスタ１４、１５で構成し、動作点を一致させるための電圧降下手段を、ゲートとドレインが接続されたＭＯＳトランジスタ１８で構成している。
【００６２】
この参考実施形態における作動は、図１に示すものと同様である。但し、この参考実施形態においては、出力端子１０の電圧が第１のＭＯＳトランジスタ１４のしきい値電圧より大きくなると電流制限を行う。
【００６３】
なお、この参考実施形態においても、第２参考実施形態と同様、第１のＭＯＳトランジスタ１４を複数個直列接続して電流制限を行う電圧を高くしてもよく、また第３参考実施形態のように、ハイサイドで負荷駆動を行うようにしてもよい。
【００６４】
（第１実施形態）
上述した種々の参考実施形態では、負荷電流が過電流になったときに、出力ＭＯＳトランジスタ２に流れる電流を一定値に制限するものを示したが、出力ＭＯＳトランジスタ２には電流が常に流れ続けるため、出力ＭＯＳトランジスタ２の損失が大きくなるという問題がある。
【００６５】
そこで、本実施形態では、出力ＭＯＳトランジスタ２のドレイン電流を断続制御して、過電流に対する保護を行うとともに出力ＭＯＳトランジスタ２での損失を低減するようにしている。図６に本実施形態の具体的な回路構成を示す。
【００６６】
電流検出用ＭＯＳトランジスタ３のソースに接続されたＮＰＮトランジスタ４は、ベースおよびエミッタが共通接続されたＮＰＮトランジスタ２１とカレントミラー回路３００を構成しており、このＮＰＮトランジスタ２１は定電流源２２に接続されている。
【００６７】
ここで、出力ＭＯＳトランジスタ２のドレイン電流Ｉ1 とＮＰＮトランジスタ４に流れる電流の比を、ほぼｍ対１とし、また第１のＮＰＮトランジスタ４に流れる電流とＮＰＮトランジスタ２１に流れる電流の比をｎ’対１とすると、Ｎ
ＰＮトランジスタ２１に流れる電流は、Ｉ1 ／ｍ・ｎ’となる。
【００６８】
出力ＭＯＳトランジスタ２のドレイン電流が正常な電流値で、ＮＰＮトランジスタ２１に流れる電流が定電流源２２の設定電流Ｉ11以下のとき、すなわちＩ1／ｍ・ｎ’≦Ｉ11のときには、ＰＮＰトランジスタ２３はオフしている。
【００６９】
しかしながら、出力ＭＯＳトランジスタ２のドレイン電流が過電流になると、ＮＰＮトランジスタ２１に流れる電流は、定電流源２２の設定電流Ｉ11より大きくなる、すなわちＩ1 ／ｍ・ｎ’＞Ｉ11になり、ＰＮＰトランジスタ２３はベ
ース・エミッタ間が順バイアスとなってオン動作する。
【００７０】
その結果、ＰＮＰトランジスタ２３のコレクタ電流によりコンデンサ２４が充電される。そして、コンデンサ２４の端子電圧がヒステリシス付きのコンパレータ２６の基準電圧Ｖ0 を越えると、コンパレータ２６のハイレベル出力により、ゲート駆動回路２００のスイッチング素子２００ａをオフ、スイッチング素子２００ｂをオンさせる。また、コンパレータ２６のハイレベル出力によりコンパレータ２６の基準電圧がＶ0 から、それより低い電圧Ｖ0 ’（Ｖ0 ＞Ｖ0 
’）に変化する。
【００７１】
従って、出力ＭＯＳトランジスタ２、電流検出用ＭＯＳトランジスタ３はオフし、負荷電流は流れなくなる。また、ＰＮＰトランジスタ２３のコレクタ電流も流れなくなるため、コンデンサ２４は定電流源２５により放電され、コンデンサ２４の端子電圧は低下する。その端子電圧がコンパレータ２６の低い方の基準電圧Ｖ0 ’より低下すると、コンパレータ２６の出力がローレベルになり、ゲー
ト駆動回路２００のスイッチング素子２００ａをオン、スイッチング素子２００ｂをオフさせる。その結果、出力ＭＯＳトランジスタ２のドレイン電流が流れ始める。
【００７２】
上記した作動から分かるように、出力ＭＯＳトランジスタ２のドレイン電流が過電流になると、カレントミラー回路３００におけるＮＰＮトランジスタ２１に流れる電流が増大する。そして、定電流源２２、ＰＮＰトランジスタ２３、コンデンサ２４、定電流源２５、コンパレータ２６にて構成される断続制御回路４００は、コンデンサ２４の充電時間経過後、ゲート駆動回路２００をオフ制御し、出力ＭＯＳトランジスタ２をオフさせる。この後、断続制御回路４００は、コンデンサ２４の放電時間経過後、ゲート駆動回路２００をオン制御し、出力ＭＯＳトランジスタ２をオンさせる。このような作動を繰り返すことにより、出力ＭＯＳトランジスタ２は断続制御され、出力ＭＯＳトランジスタ２での損失は低減される。
【００７３】
なお、断続制御回路４００において、コンデンサ２４および定電流源２５による遅延回路を設けているのは、負荷起動時に負荷１に突入電流が流れるが、それを過電流と誤って出力ＭＯＳトランジスタ２をオフさせるのを防ぐためである。すなわち、一定時間以上継続して出力ＭＯＳトランジスタ２に大きな電流が流れたときに過電流として、出力ＭＯＳトランジスタ２を断続制御するようにしている。
【００７４】
また、出力ＭＯＳトランジスタ２、電流検出用ＭＯＳトランジスタ３がオンしているときに、ダイオード８に電流が流れないと、出力ＭＯＳトランジスタ２と電流検出用ＭＯＳトランジスタ３のゲート−ソース間電圧を同一にして、両ＭＯＳトランジスタ２、３の動作点を一致させることができないため、本実施形態では、抵抗、定電流源等のインピーダンス素子２７を設けて、ダイオード８に電流が流れるようにしている。
【００７５】
次に、本実施形態におけるゲート駆動回路２００の構成について説明する。図７にその具体的な構成を示す。
【００７６】
図２に示す構成に対し、端子５０とＮＰＮトランジスタ２０１の間に、２つのＮＰＮトランジスタ２１２、２１３と定電流源２１４が付加されている。この構成によれば、端子５０の電圧がハイレベルのとき、ＮＰＮトランジスタ２１３がオン、ＮＰＮトランジスタ２０１がオフし、その結果、出力ＭＯＳトランジスタ２がオンするようになっているため、出力ＭＯＳトランジスタ２をオン、オフさせる端子５０の電圧レベルが図２に示すものとは逆になっている。
【００７７】
そして、ＮＰＮトランジスタ２１３がオンして出力ＭＯＳトランジスタ２をオンさせる負荷駆動時において、負荷電流が過電流になり断続制御回路４００のコンパレータ２６の出力がハイレベルになると、ＮＰＮトランジスタ２１２がオンし、ＮＰＮトランジスタ２１３がオフして出力ＭＯＳトランジスタ２をオフさせる。
【００７８】
（第２実施形態）
上記した第１実施形態では、出力ＭＯＳトランジスタ２に過電流が流れたとき出力ＭＯＳトランジスタ２を断続制御するものを示したが、出力ＭＯＳトランジスタ２がオンしている期間においては過電流が流れるため、出力ＭＯＳトランジスタ２が発熱する。
【００７９】
そこで、本実施形態では、出力ＭＯＳトランジスタ２がオンしている期間において、第１参考実施形態に示すように電流制限を行うようにしている。図８に本実施形態の具体的な回路構成を示す。
【００８０】
電流検出用ＭＯＳトランジスタ３のソースに接続されたＮＰＮトランジスタ４には、ベース、エミッタが共通接続されてカレントミラー回路５００を構成するＮＰＮトランジスタ５とＮＰＮトランジスタ２１が設けられている。
【００８１】
断続制御回路４００は、出力ＭＯＳトランジスタ２のドレイン電流が例えば３Ａになったときに、出力ＭＯＳトランジスタ２を断続制御するように設定されており、ＮＰＮトランジスタ５による電流制限は、出力ＭＯＳトランジスタ２のドレイン電流が断続制御時の設定電流より大きい例えば５Ａになったときに作動するように設定されている。
【００８２】
従って、図９に示すように、負過電流が過電流になったとき、出力ＭＯＳトランジスタ２のドレイン電流Ｉ1 が３Ａになった時点からｔ1 時間（コンデンサ２４による遅延時間）が経過するまで、ドレイン電流Ｉ1 を５Ａに制限し、ｔ1 時間経過後に出力ＭＯＳトランジスタ２をオフさせる作動を繰り返す。
【００８３】
このことにより、断続制御回路４００により出力ＭＯＳトランジスタ２をオンオフさせる場合のオン期間において電流制限が行われるため、出力ＭＯＳトランジスタ２の発熱を低減することができる。
【００８４】
なお、この第２実施形態において、ゲート駆動回路２００は、図７に示すものを用いることができる。
【００８５】
また、上記した第１、第２実施形態において、電流制限を行う回路およびその他の構成について第２参考実施形態から第４参考実施形態に示したのと同様のものを適用することができる。例えば、図４の参考実施形態で示したように、Ｐチャンネル型のＭＯＳトランジスタとＰＮＰトランジスタで構成するようにしてもよく、またＮＰＮトランジスタ４、５、２１、２３およびダイオード８を全てＮチャンネル型のＭＯＳトランジスタで構成して図５に示す参考実施形態のようにしてもよい。
【００８６】
また、第１乃至第４参考実施形態において、負荷電流が過電流になったときに電流制限を行うものを示したが、カレントミラー回路が動作する領域を通常の動作領域とすれば、定電流で負荷を駆動する負荷駆動回路とすることができる。
【００８７】
さらに、上記した種々の実施形態において、出力トランジスタ、電流検出用トランジスタをＭＯＳトランジスタで構成するものを示したが、バイポーラトランジスタで構成するようにしてもよい。
【図面の簡単な説明】
【００８８】
【図１】本発明の第１参考実施形態を示す負荷駆動回路の電気結線図である。
【図２】図１中のゲート駆動回路２００の詳細構成を示した電気結線図である。
【図３】本発明の第２参考実施形態を示す負荷駆動回路の電気結線図である。
【図４】本発明の第３参考実施形態を示す負荷駆動回路の電気結線図である。
【図５】本発明の第４参考実施形態を示す負荷駆動回路の電気結線図である。
【図６】本発明の第１実施形態を示す負荷駆動回路の電気結線図である。
【図７】図６中のゲート駆動回路２００の詳細構成を示した電気結線図である。
【図８】本発明の第２実施形態を示す負荷駆動回路の電気結線図である。
【図９】本発明の第２実施形態の作動説明に供する説明図である。
【符号の説明】
【００８９】
１…負荷、２…出力ＭＯＳトランジスタ、
３…電流検出用ＭＯＳトランジスタ、
１００、３００、５００…カレントミラー回路、
２００…ゲート駆動回路、４００…断続制御回路。
【図１】
2005237028.tif 000010
【図２】
2005237028.tif 000011
【図３】
2005237028.tif 000012
【図４】
2005237028.tif 000013
【図５】
2005237028.tif 000014
【図６】
2005237028.tif 000015
【図７】
2005237028.tif 000016
【図８】
2005237028.tif 000017
【図９】
2005237028.tif 000018