(57)【要約】【課題】温度依存性と絶対値を独立に制御できる参照電位を生成する。【解決手段】ダミーキャパシタ駆動電位ＶＤＣは、ダミーキャパシタの一方の電極に与えられ、他方の電極には、メモリセルのデータの値を判定する基準となる参照電位が発生する。ＶＤＣを発生する電位発生回路は、温度依存性を持つＶＢＧＲＴＥＭＰを出力するＢＧＲ回路１１と、このＢＧＲ回路１１の出力端と接地点との間に直列接続される抵抗Ｒ３，Ｒ４とから構成される。ＶＤＣは、抵抗Ｒ３，Ｒ４の接続点から出力される。ＶＤＣの温度依存性は、抵抗Ｒ１−１，Ｒ１−２，Ｒ２の抵抗比により調節し、絶対値は、抵抗Ｒ３，Ｒ４の抵抗比により調節する。【選択図】      図１
2005339724.tif 000002
【特許請求の範囲】
【請求項１】
相補的なビット線対の一方にメモリセルからのデータが読み出され、他方に前記データの値を判定する基準となる参照電位を与える回路と、温度依存性を持つ電位に基づいて前記参照電位に温度依存性を持たせる電位発生回路とを具備し、前記電位発生回路は、前記参照電位の絶対値と温度依存性を独立に制御することを特徴とする半導体メモリ。
【請求項２】
温度範囲がＡ［Ｋ］＜Ｔ＜Ｂ［Ｋ］（Ａ，Ｂは、任意の数、Ｔは、温度、Ｋは、絶対温度を意味する。）である場合に、前記参照電位は、温度Ａ［Ｋ］における“１”読み出し電位分布の最小値と“０”読み出し電位分布の最大値の中間値と、温度Ｂ［Ｋ］における前記“１”読み出し電位分布の最小値と前記“０”読み出し電位分布の最大値の中間値とを結ぶ直線上を変化することを特徴とする請求項１に記載の半導体メモリ。
【請求項３】
前記電位発生回路は、温度依存性を持つ電位を出力するＢＧＲ回路と、前記ＢＧＲ回路の出力端と接地点との間に接続され、互いに直列接続される第１及び第２の抵抗とから構成され、前記出力電位は、前記第１及び第２の抵抗の接続点から出力されることを特徴とする請求項１に記載の半導体メモリ。
【請求項４】
前記電位発生回路は、温度依存性を持つダイオードと、前記ダイオードの一端と接地点との間に接続され、互いに直列接続される第１及び第２の抵抗とから構成され、温度依存性を持たない電位に基づいて、前記ダイオード並びに前記第１及び第２の抵抗からなる電流経路に電流を流し、前記出力電位は、前記第１及び第２の抵抗の接続点から出力されることを特徴とする請求項１に記載の半導体メモリ。
【請求項５】
ＭＯＳトランジスタから構成されるダミーキャパシタと、前記ＭＯＳトランジスタのゲートを充電する第１の電位発生回路と、前記ＭＯＳトランジスタのソース、ドレイン及び基板を駆動する第２電位発生回路とを具備し、前記第１の電位発生回路から出力される出力電位は、温度依存性を有し、前記第２の電位発生回路から出力される出力電位は、温度依存性を有しない、又は、前記第１の電位発生回路から出力される出力電位は、温度依存性を有さず、前記第２の電位発生回路から出力される出力電位は、温度依存性を有することを特徴とする半導体メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリの電位発生回路に関し、特に、強誘電体キャパシタを用いたメモリのセンスアンプ参照電位発生回路に関する。
【背景技術】
【０００２】
従来、半導体メモリ、例えば、強誘電体メモリに用いられるセンスアンプ参照電位は、温度に依存しない一定値を保っていた。従って、これに所望の温度依存性を持たせる、ということは検討されてこなかった。
【０００３】
また、ＢＧＲ回路に関しては、従来、温度依存性のない基準電位を発生させることのみを目的に使用されていた。図１９及び図２０に示すように、ダイオードの面積比又は抵抗比を変えることにより、温度依存性を持つ出力電位が得られることは知られていたが、温度依存性とその絶対値を独立にコントロールすることはできず、図２１に示すように、温度依存性を大きくすると、絶対値も大きくなってしまう、という問題があった。
【０００４】
しかし、例えば、強誘電体メモリの分野においては、強誘電体薄膜特性に応じて、センスアンプ参照電位に温度依存性を持たせ、かつ、その温度依存性の大きさと絶対値の大きさとを、独立にコントロールすることが望まれている。
【特許文献１】特開２００３−６８０７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、センスアンプ参照電位に温度依存性を持たせ、かつ、この温度依存性と絶対値とを独立にコントロールできるような半導体メモリを提案することにある。
【課題を解決するための手段】
【０００６】
本発明の例に係る半導体メモリは、相補的なビット線対の一方にメモリセルからのデータが読み出され、他方に前記データの値を判定する基準となる参照電位を与える回路と、温度依存性を持つ電位に基づいて前記参照電位に温度依存性を持たせる電位発生回路とを備え、前記電位発生回路は、前記参照電位の絶対値と温度依存性を独立に制御する。
【発明の効果】
【０００７】
本発明の例に係る半導体メモリよれば、センスアンプ参照電位に温度依存性を持たせることができ、かつ、この温度依存性と絶対値とを独立にコントロールできる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照しながら、本発明を実施するための最良の形態について詳細に説明する。
【０００９】
１．  概要
本発明の例では、例えば、１Ｔ１Ｃ型ＦｅＲＡＭにおいて、センスアンプを用いてビット線対間の電位差を増幅するに当たって、ビット線対の一方に与える参照電位を発生させるためのダミーキャパシタ駆動電位ＶＤＣに温度依存性を持たせる。
【００１０】
例えば、ダミーキャパシタ駆動電位ＶＤＣは、低温においては低い値とし、高温においては高い値とする。
【００１１】
一方、ロウデコーダ、カラムデコーダ、アドレスバッファなどの周辺回路には、温度変化に対しても常に一定値を保つような温度依存性のない電位を供給する。
【００１２】
ここで、ダミーキャパシタ駆動電位ＶＤＣについては、メモリセルの強誘電体キャパシタの諸特性、特に、面積、膜厚、強誘電性成分と常誘電性成分の割合などのばらつきに対応できるように、絶対値を独立にコントロールできるようにする。また、温度依存性自身もばらつく可能性があるため、コントロールする必要がある。
【００１３】
また、センスアンプ供給電位及びプレート駆動電位については、ヒステリシス曲線の大きさと正の相関があるため、これらとダミーキャパシタ駆動電位ＶＤＣとの間にも正の相関を持たせる必要がある。
【００１４】
本発明の例では、以下の実施の形態に示すように、センスアンプ参照電位、即ち、ダミーキャパシタ駆動電位ＶＤＣに温度依存性を持たせると共に、その温度依存性と絶対値とを独立にコントロールする技術、さらには、ダミーキャパシタ駆動電位ＶＤＣと、センスアンプ供給電位又はプレート駆動電位との間に、正の相関を持たせる技術を提案する。
【００１５】
２．  基本思想
図２２は、強誘電体メモリにおける“０”読み出し電位分布と“１”読み出し電位分布を示している。
【００１６】
センスアンプ参照電位としては、“０”読み出し電位分布の裾の部分（最大値）Ｘと“１”読み出し電位分布の裾の部分（最小値）Ｙとの中間値、即ち、（Ｘ＋Ｙ）／２とするのが理想である。
【００１７】
ここで、“０”読み出し電位分布の最大値Ｘの温度依存性と“１”読み出し電位分布の最小値Ｙの温度依存性について検討する。
【００１８】
図２３に示すように、“０”読み出し電位分布の最大値Ｘは、温度の上昇に比例して上昇する。これに対し、“１”読み出し電位分布の最小値Ｙは、所定温度Ｃ［Ｋ］を境に、それよりも低い範囲（領域１）では、温度の上昇に伴って上昇し、それよりも高い範囲（領域２）では、温度の上昇に伴って下降する。
【００１９】
“０”読み出し電位分布の最大値Ｘが温度の上昇に伴って上昇することと、“１”読み出し電位分布の最小値Ｙが領域２において温度の上昇に伴って下降することとの原因は、温度の上昇に依存して、強誘電体キャパシタの残留分極量が減少するためであると考えられている。
【００２０】
また、“１”読み出し電位分布の最小値Ｙが領域１において温度の上昇に比例して上昇することの原因は、温度の上昇に伴い、抗電圧が減少すること、即ち、動作点解析から信号量が上昇することにあると考えられている。
【００２１】
ここで、ある特定の温度範囲（Ａ［Ｋ］＜Ｔ＜Ｂ［Ｋ］）において、センスアンプ参照電位と、ロウ／ハイレベルの信号量分布との間のマージンを最大に確保するための簡単な方法としては、図２４に示すような方法が考えられる。
【００２２】
即ち、この方法では、センスアンプ参照電位の温度依存性として、センスアンプ参照電位が、最も低温である温度Ａ［Ｋ］における“０”読み出し電位分布の最大値Ｘ（＝ａ）と“１”読み出し電位分布の最小値Ｙ（＝ｂ）との中間値と、最も高温である温度Ｂ［Ｋ］における“０”読み出し電位分布の最大値Ｘ（＝ｃ）と“１”読み出し電位分布の最小値Ｙ（＝ｄ）との中間値とを結ぶ直線上を変化するように設定する。
【００２３】
また、他の方法としては、図２５に示すように、温度範囲（Ａ［Ｋ］＜Ｔ＜Ｂ［Ｋ］）の全てにおいて、センスアンプ参照電位と、ロウ／ハイレベルの信号量分布との間のマージンを最大に確保する方法がある。
【００２４】
この方法では、センスアンプ参照電位の温度依存性として、センスアンプ参照電位が、a.  最も低温である温度Ａ［Ｋ］における“０”読み出し電位分布の最大値Ｘ（＝ａ）と“１”読み出し電位分布の最小値Ｙ（＝ｂ）との中間値と、温度Ｃ［Ｋ］における“０”読み出し電位分布の最大値Ｘ（＝ｅ）と“１”読み出し電位分布の最小値Ｙ（＝ｆ）との中間値とを結ぶ直線上、及び、b.  温度Ｃ［Ｋ］における“０”読み出し電位分布の最大値Ｘ（＝ｅ）と“１”読み出し電位分布の最小値Ｙ（＝ｆ）との中間値と、最も高温である温度Ｂ［Ｋ］における“０”読み出し電位分布の最大値Ｘ（＝ｃ）と“１”読み出し電位分布の最小値Ｙ（＝ｄ）との中間値とを結ぶ直線上を変化するように設定する。
【００２５】
この方法では、結果として、センスアンプ参照電位の温度依存性を示すラインが、温度Ｃ［Ｋ］で折り曲がることになる。
【００２６】
これら２つの方法のいずれを採用するにしても、強誘電体キャパシタの強誘電体薄膜については、その性能にばらつきが発生するため、これによるメモリチップの特性のばらつきをなくすために、センスアンプ参照電位についても、温度依存性及び絶対値をそれぞれ独立にコントロールする必要がある。
【００２７】
３．  実施の形態  
(1)  第１実施の形態  
図１は、本発明の第１実施の形態に係る電位発生回路を示している。
【００２８】
この電位発生回路は、温度依存性を持つ電位ＶＢＧＲＴＥＭＰを出力するＢＧＲ回路１１と、ＢＧＲ回路１１の出力端と接地点Ｖｓｓとの間に接続され、互いに直列接続される抵抗Ｒ３，Ｒ４とから構成される。
【００２９】
温度依存性を持つセンスアンプ参照電位を生成するためのダミーキャパシタ駆動電位ＶＤＣは、抵抗Ｒ３（抵抗値ｒ３）と抵抗Ｒ４（抵抗値ｒ４）との接続点から出力される。
【００３０】
ＢＧＲ回路１１は、出力端と接地点Ｖｓｓとの間に接続され、互いに直列接続されるダイオードＤ２，Ｎ個と抵抗Ｒ１−２，Ｒ２とから構成される第１の電流パスと、出力端と接地点Ｖｓｓとの間に接続され、互いに直列接続されるダイオードＤ１と抵抗Ｒ１−１とから構成される第２の電流パスとを有する。
【００３１】
ダイオードＤ２は、Ｎ（Ｎは、複数）個並列に接続され、ダイオードＤ１は、１個のダイオードから構成される。ダイオードＤ２の面積とダイオードＤ１の面積は等しい。
【００３２】
抵抗Ｒ１−１，Ｒ１−２の抵抗値は、ｒ１であり、抵抗Ｒ２，Ｒ３，Ｒ４の抵抗値は、それぞれ、ｒ２，ｒ３，ｒ４であるものとする。
【００３３】
ＢＧＲ回路１１は、さらに、オペアンプＯＰ１と、ＰチャネルＭＯＳトランジスタＴＰ１を有する。オペアンプＯＰ１のプラス側入力端は、抵抗Ｒ１−２，Ｒ２の接続点に接続され、マイナス側入力端は、ダイオードＤ１及び抵抗Ｒ１−１の接続点に接続される。ＭＯＳトランジスタＴＰ１のゲートは、オペアンプＯＰ１の出力端に接続され、ソースは、電源端子Ｖｄｄに接続され、ドレインは、出力端に接続される。
【００３４】
このような電圧発生回路によれば、ＶＢＧＲＴＥＭＰ，ＶＤＣは、以下のように表される。  
ＶＢＧＲＴＥＭＰ  ＝  Ｖ−  ＋  ｒ１／ｒ２  ×  ｌｎＮ  ×  ｋ／ｑ×Ｔ  
ＶＤＣ  ＝  ＶＢＧＲＴＥＭＰ  ×  ｒ４／（ｒ３＋ｒ４）
ここで、Ｖ−は、オペアンプＯＰ１のマイナス側入力端の電位、ｌｎは、自然対数、Ｎは、ダイオードＤ２が並列接続される数、ｋは、ボルツマン定数、ｑは、電子１個当たりの電荷量、Ｔは、絶対温度をそれぞれ表している。
【００３５】
従って、  
ＶＤＣ  ＝  Ａ＋Ｂ×Ｔ  
の形で表すと、
Ａ  ＝  Ｖ−（＠０Ｋ）  ×  ｒ３／（ｒ３＋ｒ４）  
Ｂ  ＝  
（ｒ１／ｒ２  ×  ｌｎＮ  ×  ｋ／ｑ  −２×１０−３）×ｒ３／（ｒ３＋ｒ４）  
となる。
【００３６】
ここで、Ｖ−（＠０Ｋ）は、絶対零度におけるＶ−を意味する。
【００３７】
本発明の例に係る温度依存性の合わせ込みは、図２に示すように、まず、第１ステップとして、抵抗Ｒ３，Ｒ４の抵抗比ｒ３：ｒ４を調節することにより、絶対値の調節を行う。この後、第２ステップとして、抵抗Ｒ１−１，Ｒ１−２と抵抗Ｒ２の抵抗比ｒ１：ｒ２を調節し、温度依存性（直線の傾き）の調節を行う。
【００３８】
(2)  第２実施の形態  
図３は、本発明の第２実施の形態に係る電位発生回路を示している。
【００３９】
第２実施の形態は、第１実施の形態と比べると、ＶＢＧＲＴＥＭＰを生成するために必要な２つの電流パスのうちの１つを、温度に依存しないＶＢＧＲを生成するために必要な２つの電流パスのうちの１つと共有化を図り、電流パスの総数の削減による低消費電流化及び高集積化を実現した点に特徴を有する。
【００４０】
この電位発生回路は、温度依存性を持つ電位ＶＢＧＲＴＥＭＰと温度依存性を持たない電位ＶＢＧＲとを出力するＢＧＲ回路１１と、ＢＧＲ回路１１のＶＢＧＲＴＥＭＰ出力端と接地点Ｖｓｓとの間に接続され、互いに直列接続される抵抗Ｒ５，Ｒ６とから構成される。
【００４１】
温度依存性を持つセンスアンプ参照電位を生成するためのダミーキャパシタ駆動電位ＶＤＣは、抵抗Ｒ５（抵抗値ｒ５）と抵抗Ｒ６（抵抗値ｒ６）との接続点から出力される。
【００４２】
ＢＧＲ回路１１は、ＶＢＧＲを生成する第１の回路と、ＶＢＧＲＴＥＭＰを生成する第２の回路とを有する。
【００４３】
第１の回路は、ＶＢＧＲ出力端と接地点Ｖｓｓとの間に接続され、互いに直列接続されるダイオードＤ１と抵抗Ｒ１−１とから構成される第１の電流パスと、ＶＢＧＲ出力端と接地点Ｖｓｓとの間に接続され、互いに直列接続されるダイオードＤ２と抵抗Ｒ１−２，Ｒ２とから構成される第２の電流パスとを有する。但し、ダイオードＤ２は、Ｎ個並列に接続されている。
【００４４】
抵抗Ｒ１−１，Ｒ１−２の抵抗値は、ｒ１であり、抵抗Ｒ２の抵抗値は、ｒ２であるものとする。
【００４５】
第１の回路は、さらに、オペアンプＯＰ１を有する。オペアンプＯＰ１のプラス側入力端は、抵抗Ｒ１−２，Ｒ２の接続点に接続され、マイナス側入力端は、ダイオードＤ１及び抵抗Ｒ１−１の接続点に接続される。オペアンプＯＰ１の出力端からは、ＶＢＧＲが出力される。
【００４６】
第２の回路は、ＶＢＧＲ出力端と接地点Ｖｓｓとの間に接続され、互いに直列接続されるダイオードＤ１と抵抗Ｒ１−１とから構成される第１の電流パスと、ＶＢＧＲＴＥＭＰ出力端と接地点Ｖｓｓとの間に接続され、互いに直列接続されるダイオードＤ３と抵抗Ｒ１−３，Ｒ３，Ｒ４とから構成される第２の電流パスとを有する。但し、ダイオードＤ３は、Ｎ個並列に接続されている。
【００４７】
抵抗Ｒ１−１，Ｒ１−３の抵抗値は、ｒ１であり、抵抗Ｒ３，Ｒ４の抵抗値は、それぞれ、ｒ３，ｒ４であるものとする。
【００４８】
ここで、第１の電流パスαについては、第１及び第２の回路との間で共有化されているため、電流パスの総数の削減による低消費電流化を図ることができる。
【００４９】
第２の回路は、さらに、オペアンプＯＰ２を有する。オペアンプＯＰ２のプラス側入力端は、抵抗Ｒ３，Ｒ４の接続点に接続され、マイナス側入力端は、ダイオードＤ１及び抵抗Ｒ１−１の接続点に接続される。オペアンプＯＰ１の出力端からは、ＶＢＧＲＴＥＭＰが出力される。
【００５０】
本発明の例に係る温度依存性の合わせ込みは、図４に示すように、まず、第１ステップとして、抵抗Ｒ３，Ｒ４の抵抗比ｒ３：ｒ４を調節することにより、温度依存性と絶対値の比の調節を行う。この後、第２ステップとして、抵抗Ｒ５，Ｒ６の抵抗比ｒ５：ｒ６を調節し、絶対値の調節を行う。
【００５１】
(3)  第３実施の形態  
図５は、本発明の第３実施の形態に係る電位発生回路を示している。
【００５２】
第３実施の形態では、まず、従来型ＢＧＲ回路１１を用いて、温度に依存しない一定電位ＶＢＧＲを発生させ、続いて、このＶＢＧＲに基づいて、ＶＤＣコンバータ１２を用いて、温度依存性を持つダミーキャパシタ駆動電位ＶＤＣを生成する。
【００５３】
ＶＤＣコンバータ１２について説明する。
【００５４】
電源端子Ｖｄｄと接地点Ｖｓｓとの間には、ＰチャネルＭＯＳトランジスタＴＰ１、抵抗Ｒ１（抵抗値ｒ１）及び抵抗Ｒ２（抵抗値ｒ２）が直列接続される。オペアンプＯＰ１のマイナス側入力端には、ＶＢＧＲが入力され、プラス側入力端には、抵抗Ｒ１，Ｒ２の接続点が接続される。
【００５５】
ＭＯＳトランジスタＴＰ１のドレインと接地点Ｖｓｓとの間には、ダイオードＤ１、抵抗Ｒ３（抵抗値ｒ３）及び抵抗Ｒ４（抵抗値ｒ４）が直列接続される。ＶＤＣは、抵抗Ｒ３，Ｒ４の接続点から出力される。
【００５６】
ここで、ダイオードＤ１の両端に発生する電圧Ｖｄｉｏについては、約−２［ｍＶ／Ｋ］程度の温度依存性を持つことが知られている。
【００５７】
従って、抵抗値ｒ１，ｒ２，ｒ３，ｒ４を調節することにより、抵抗Ｒ３，Ｒ４の接続点からは、温度依存性を持つＶＤＣが出力される。
【００５８】
この回路において、Ｖｘ，Ｖｙ，ＶＤＣは、以下のように表される。  
Ｖｙ  ＝  ＶＢＧＲ  ×  （ｒ１＋ｒ２）／ｒ２  
Ｖｘ  ＝  Ｖｙ  −  Ｖｄｉｏ（＠０Ｋ）＋（２×１０−３）  ×  Ｔ  
ＶＤＣ  ＝  Ｖｘ  ×  ｒ４／（ｒ３＋ｒ４）
ここで、Ｖｄｉｏ（＠０Ｋ）は、絶対零度におけるＶｄｉｏを意味する。
【００５９】
即ち、  
ＶＤＣ  ＝  Ａ＋Ｂ×Ｔ  
Ａ  ＝  ｛ＶＢＧＲ×（ｒ１＋ｒ２）／ｒ２  −  Ｖｄｉｏ（＠０Ｋ）｝  
×  ｒ４／（ｒ３＋ｒ４）  
Ｂ  ＝  （２×１０−３）  ×  ｒ４／（ｒ３＋ｒ４）  
となる。
【００６０】
本発明の例に係る温度依存性の合わせ込みは、図６に示すように、まず、第１ステップとして、抵抗Ｒ３，Ｒ４の抵抗比ｒ３：ｒ４を調節することにより、温度依存性（直線の傾き）の調節を行う。この後、第２ステップとして、抵抗Ｒ１，Ｒ２の抵抗比ｒ１：ｒ２を調節し、絶対値の調節を行う。
【００６１】
(4)  第４実施の形態  
図７は、本発明の第４実施の形態に係る電位発生回路を示している。
【００６２】
第４実施の形態のコンセプトは、基本的には、第３実施の形態のそれと同じである。即ち、まず、従来型ＢＧＲ回路で生成した温度に依存しない一定電位ＶＢＧＲを基にして、周辺回路用に昇圧した電位を発生させる。そして、この電位を、ダイオードと抵抗とを直列接続した電流パスに与えて電流を流し、適当なポイントで、温度に依存する電位を取り出す。
【００６３】
第４実施の形態によれば、例えば、周辺回路用の昇圧電位発生回路の電位モニタ（ＶＩＮＴモニタ回路）１３から出力される基準電位ＶＲＥＦ’に基づいて、ＶＤＣコンバータ１３により、温度依存性を持つダミーキャパシタ駆動電位ＶＤＣを生成することができる。これにより、電流パスの数を１本減らすことができ、低消費電流化に貢献できる。
【００６４】
ＶＤＣコンバータ１２について説明する。
【００６５】
電源端子Ｖｄｄと接地点Ｖｓｓとの間には、ＰチャネルＭＯＳトランジスタＴＰ１、ダイオードＤ１、抵抗Ｒ３（抵抗値ｒ３）及び抵抗Ｒ４（抵抗値ｒ４）が直列接続される。オペアンプＯＰ１のマイナス側入力端には、ＶＩＮＴモニタ回路１３の出力信号ＶＲＥＦ’が入力され、プラス側入力端には、ＭＯＳトランジスタＴＰ１のドレインが接続され、出力端には、ＭＯＳトランジスタＴＰ１のゲートが接続される。ＶＤＣは、抵抗Ｒ３，Ｒ４の接続点から出力される。
【００６６】
ここで、ダイオードＤ１の両端に発生する電圧Ｖｄｉｏについては、例えば、−２［ｍＶ／Ｋ］程度の温度依存性を持つことが知られている。
【００６７】
従って、抵抗値ｒ３，ｒ４を調節することにより、抵抗Ｒ３，Ｒ４の接続点からは、温度依存性を持つＶＤＣが出力される。
【００６８】
この回路において、Ｖｘ，ＶＤＣは、以下のように表される。  
Ｖｘ  ＝  ＶＲＥＦ’  −  Ｖｄｉｏ（＠０Ｋ）  ＋  （２×１０−３）  ×  Ｔ  
ＶＤＣ  ＝  Ｖｘ  ×  ｒ４／（ｒ３＋ｒ４）
即ち、  
ＶＤＣ  ＝  Ａ＋Ｂ×Ｔ  
Ａ  ＝  ｛ＶＲＥＦ’  −  Ｖｄｉｏ（＠０Ｋ）｝  ×  ｒ４／（ｒ３＋ｒ４）  
Ｂ  ＝  （２×１０−３）  ×  ｒ４／（ｒ３＋ｒ４）  
となる。
【００６９】
本発明の例に係る温度依存性の合わせ込みは、図８に示すように、まず、第１ステップとして、抵抗Ｒ３，Ｒ４の抵抗比ｒ３：ｒ４を調節することにより、温度依存性（直線の傾き）の調節を行う。この後、第２ステップとして、ＶＲＥＦ’を調節し、絶対値の調節を行う。
【００７０】
(5)  第５実施の形態  
図１０は、本発明の第５実施の形態に係る電位発生回路を示している。
【００７１】
第５実施の形態は、第４実施の形態の変形例である。この例では、従来型ＢＧＲ回路で生成した温度に依存しない一定電位ＶＢＧＲを基に、ＶＩＮＴモニタ回路１３により、基準電位ＶＲＥＦ’を生成し、この基準電位ＶＲＥＦ’を、ダイオードＤ１−１，Ｄ１−２及び抵抗Ｒ１，Ｒ２からなる電流パスに与え、温度依存性を持つダミーキャパシタ駆動電位ＶＤＣを生成する。
【００７２】
ＶＤＣコンバータ１２について説明する。
【００７３】
電源端子Ｖｄｄと接地点Ｖｓｓとの間には、ＰチャネルＭＯＳトランジスタＴＰ１、ダイオードＤ１−１，Ｄ１−２、抵抗Ｒ１（抵抗値ｒ１）及び抵抗Ｒ２（抵抗値ｒ２）が直列接続される。オペアンプＯＰ１のマイナス側入力端には、ＶＩＮＴモニタ回路１３の出力信号ＶＲＥＦ’が入力され、プラス側入力端には、ＭＯＳトランジスタＴＰ１のドレインが接続され、出力端には、ＭＯＳトランジスタＴＰ１のゲートが接続される。ＶＤＣは、抵抗Ｒ１，Ｒ２の接続点から出力される。
【００７４】
ここで、ダイオードＤ１−１，Ｄ１−２の両端に発生する電圧Ｖｄｉｏについては、約−２［ｍＶ／Ｋ］程度の温度依存性を持つことが知られている。
【００７５】
従って、抵抗値ｒ１，ｒ２を調節することにより、抵抗Ｒ１，Ｒ２の接続点からは、温度依存性を持つＶＤＣが出力される。
【００７６】
この回路において、Ｖｘ，Ｖｙ，ＶＤＣは、以下のように表される。  
Ｖｘ  ＝  ＶＲＥＦ’  −  Ｖｄｉｏ（＠０Ｋ）  ＋  （２×１０−３）  ×  Ｔ  
Ｖｙ  ＝  ＶＲＥＦ’／２  
ＶＤＣ  ＝  Ｖｙ＋（Ｖｘ−Ｖｙ）  ×  （ｒ２−ｒ１）／（ｒ１＋ｒ２）
即ち、  
ＶＤＣ  ＝  Ａ＋Ｂ×Ｔ  
Ａ  ＝  ＶＲＥＦ’／２  ＋  ｛ＶＲＥＦ’／２  −  Ｖｄｉｏ（＠０Ｋ）｝  ×  （ｒ２−ｒ１）／（ｒ１＋ｒ２）  
Ｂ  ＝  （２×１０−３）  ×  （ｒ２−ｒ１）／（ｒ１＋ｒ２）  
となる。
【００７７】
本発明の例に係る温度依存性の合わせ込みは、図１１に示すように、まず、第１ステップとして、抵抗Ｒ１，Ｒ２の抵抗比ｒ１：ｒ２を調節することにより、温度依存性（直線の傾き）の調節を行う。この後、第２ステップとして、ＶＲＥＦ’を調節し、絶対値の調節を行う。
【００７８】
(6)  第６実施の形態  
図１２は、本発明の第６実施の形態に係る電位発生回路を示している。
【００７９】
第６実施の形態は、周辺回路などへ供給する内部電源電位ＶＩＮＴ（外部電源電位と温度の変化に対して一定に保たれる）を用いて、ダミーキャパシタ駆動電位ＶＤＣを生成するもので、消費電流の削減と回路面積の縮小に関しては、最も大きな効果を得ることができる。
【００８０】
電流パスは、直列接続されたダイオードＤ１及び抵抗Ｒ１，Ｒ２からなり、ダミーキャパシタ駆動電位ＶＤＣは、抵抗Ｒ１（抵抗値ｒ１）及び抵抗Ｒ２（抵抗値ｒ２）の接続点から出力される。
【００８１】
ＶＤＣ  ＝  ｛ＶＩＮＴ−Ｖｄｉｏ（＠０Ｋ）｝×ｒ２／（ｒ１＋ｒ２）  
＋  （２×１０−３）  ×  ｒ２／（ｒ１＋ｒ２）
この場合、温度依存性の合わせ込みは、まず、第１ステップとして、抵抗Ｒ１，Ｒ２の抵抗比ｒ１：ｒ２を調節することにより、温度依存性の調節を行う。この後、第２ステップとして、内部電源電位ＶＩＮＴを調節し、絶対値の調節を行う。
【００８２】
本例では、ダミーキャパシタ駆動電位ＶＤＣは、内部電源電位ＶＩＮＴ（外部電源電位と温度の変化に対して一定に保たれる）に依存して変化するため、内部電源電位ＶＩＮＴをダミーキャパシタ駆動電位ＶＤＣとは独立に変化させることはできない。
【００８３】
(7)  第７実施の形態  
図１３は、本発明の第７実施の形態に係る電位発生回路を示している。
【００８４】
第７実施の形態においても、内部電源電位ＶＩＮＴ（外部電源電位と温度の変化に対して一定に保たれる）を用いて、ダミーキャパシタ駆動電位ＶＤＣを生成する。
【００８５】
第１の電流パスは、直列接続されたダイオードＤ１−１，Ｄ１−２及び抵抗Ｒ１，Ｒ２からなり、ＶＤＣ’は、抵抗Ｒ１（抵抗値ｒ１）及び抵抗Ｒ２（抵抗値ｒ２）の接続点から出力される。
【００８６】
第２の電流パスは、直列接続されたＰチャネルＭＯＳトランジスタＴＰ１及び抵抗Ｒ３，Ｒ４からなり、ダミーキャパシタ駆動電位ＶＤＣは、抵抗Ｒ３（抵抗値ｒ３）及び抵抗Ｒ４（抵抗値ｒ４）の接続点から出力される。
【００８７】
オペアンプＯＰ１のマイナス側入力端には、ＶＤＣ’が入力され、プラス側入力端には、ＭＯＳトランジスタＴＰ１のドレインが接続され、出力端には、ＭＯＳトランジスタＴＰ１のゲートが接続される。
【００８８】
この回路において、Ｖｘ，Ｖｙ，ＶＤＣ’，ＶＤＣは、以下のように表される。  
Ｖｘ  ＝  ＶＩＮＴ  −  Ｖｄｉｏ（＠０Ｋ）  ＋  （２×１０−３）  ×  Ｔ  
Ｖｙ  ＝  ＶＩＮＴ／２  
ＶＤＣ’  ＝  Ｖｙ＋（Ｖｘ−Ｖｙ）  ×  （ｒ２−ｒ１）／（ｒ１＋ｒ２）
即ち、  
ＶＤＣ’  ＝  Ａ＋Ｂ×Ｔ  
Ａ  ＝  ＶＩＮＴ／２  ＋  ｛ＶＩＮＴ／２  −  Ｖｄｉｏ（＠０Ｋ）｝  ×  （ｒ２−ｒ１）／（ｒ１＋ｒ２）  
Ｂ  ＝  （２×１０−３）  ×  （ｒ２−ｒ１）／（ｒ１＋ｒ２）  
となる。
【００８９】
ＶＤＣ  ＝  ｒ４／（ｒ３＋ｒ４）  ×  ＶＤＣ’
本発明の例に係る温度依存性の合わせ込みは、まず、第１ステップとして、抵抗Ｒ１，Ｒ２の抵抗比ｒ１：ｒ２を調節することにより、絶対値と温度依存性の調節を行う。この後、第２ステップとして、抵抗Ｒ３，Ｒ４の抵抗比ｒ３：ｒ４を調節することにより、ＶＤＣを生成する。
【００９０】
(8)  第８実施の形態  
図１４は、本発明の第８実施の形態に係る電位発生回路を示している。
【００９１】
第８実施の形態は、第７実施の形態の変形例である。本例においても、内部電源電位ＶＩＮＴ（外部電源電位と温度の変化に対して一定に保たれる）を用いて、ダミーキャパシタ駆動電位ＶＤＣを生成する。本例の特徴は、絶対値と温度依存性との比を広い範囲でトリミングできるという点にある。
【００９２】
この回路において、Ｖｘ，Ｖｙ，ＶＤＣ’，ＶＤＣは、以下のように表される。  
Ｖｘ  ＝  ＶＩＮＴ  −  Ｖｄｉｏ（＠０Ｋ）×２  ＋  （４×１０−３）  ×  Ｔ  
Ｖｙ  ＝  ＶＩＮＴ／３  
ＶＤＣ’  ＝  Ｖｙ＋（Ｖｘ−Ｖｙ）  ×  （２×ｒ２−ｒ１）／２×（ｒ１＋ｒ２）
即ち、  
ＶＤＣ’  ＝  Ａ＋Ｂ×Ｔ  
Ａ  ＝  ＶＩＮＴ／３  ＋  ｛ＶＩＮＴ×２／３  −  Ｖｄｉｏ（＠０Ｋ）×２｝  ×  （２×ｒ２−ｒ１）／２×（ｒ１＋ｒ２）  
Ｂ  ＝  （４×１０−３）  ×  （２×ｒ２−ｒ１）／２×（ｒ１＋ｒ２）  
となる。
【００９３】
本発明の例に係る温度依存性の合わせ込みは、まず、第１ステップとして、抵抗Ｒ１，Ｒ２の抵抗比ｒ１：ｒ２を調節することにより、絶対値と温度依存性の調節を行う。この後、第２ステップとして、抵抗Ｒ３，Ｒ４の抵抗比ｒ３：ｒ４を調節することにより、ＶＤＣを生成する。
【００９４】
本例においても、ＶＤＣの温度依存性を実験値に合わすことができ、かつ、ＶＤＣをＶＩＮＴに対して正の相関を持たせることができる。
【００９５】
(9)  第９実施の形態  
図１５は、本発明の第９実施の形態に係る電位発生回路を示している。
【００９６】
従来型ＢＧＲ回路１１からは、温度依存性を持たない出力電位ＶＢＧＲが出力される。ＰチャネルＭＯＳトランジスタＴＰ１、ＮチャネルＭＯＳトランジスタＴＮ２及び抵抗Ｒ１，Ｒ２により、第１の電流パスが形成される。オペアンプＯＰ１のマイナス側入力端には、ＶＢＧＲが入力され、プラス側入力端には、抵抗Ｒ１（抵抗値ｒ１）及び抵抗Ｒ２（抵抗値ｒ２）の接続点が接続される。
【００９７】
ＭＯＳトランジスタＴＰ１のドレインには、ＮチャネルＭＯＳトランジスタＴＮ３のゲートが接続され、このＭＯＳトランジスタＴＮ３のソースからは、内部電源電位ＶＩＮＴ（外部電源電位と温度の変化に対して一定に保たれる）が出力される。
【００９８】
一方、ＮチャネルＭＯＳトランジスタＴＮ１、ダイオードＤ１及び抵抗Ｒ３，Ｒ４により、第２の電流パスが形成される。抵抗Ｒ３（抵抗値ｒ３）及び抵抗Ｒ４（抵抗値ｒ４）の接続点からは、ダミーキャパシタ駆動電位ＶＤＣが出力される。
【００９９】
ここで、第２の電流パスにおいて、ＭＯＳトランジスタＴＮ１とダイオードＤ１との接続ノードの電位は、ＭＯＳトランジスタＴＮ３のソースから出力される内部電源電位ＶＩＮＴ（外部電源電位と温度の変化に対して一定に保たれる）に等しくなる。
【０１００】
従って、この回路において、ＶＤＣは、  
ＶＤＣ  ＝  ｛ＶＩＮＴ−Ｖｄｉｏ（＠０Ｋ）｝×ｒ４／（ｒ３＋ｒ４）  ＋  （２×１０−３）×ｒ４／（ｒ３＋ｒ４）  
となる。
【０１０１】
本例の回路によれば、低消費電流及び回路面積の縮小という効果を得ることができる。また、本例の回路では、ＭＯＳトランジスタＴＮ１の閾値は、ＭＯＳトランジスタＴＮ３の閾値の変動に合わせて変動するため、ＭＯＳトランジスタＴＮ３によって供給される内部電源電位ＶＩＮＴ（外部電源電位と温度の変化に対して一定に保たれる）の変動に合わせて、ＭＯＳトランジスタＴＮ１によって供給されるＶＩＮＴ’を変動させることができる。
【０１０２】
(10)  第１０実施の形態  
図１６乃至図１８は、本発明の第１０実施の形態に係る電位発生回路を示している。
【０１０３】
第１０実施の形態は、複数種類の電位、例えば、温度依存性を持つ電位Ｖｃｈａｒｇｅと温度依存性を持たない電位Ｖｋｉｃｋとを出力する回路に関する。
【０１０４】
図１６に示すように、ビット線に与える参照電位は、例えば、ダミーキャパシタの一方の電極（ＭＯＳキャパシタのゲート）にＶｃｈａｒｇｅを予め充電しておき、この後、ダミーキャパシタの他方の電極（ＭＯＳキャパシタのソース・ドレイン及び基板）にＶｋｉｃｋを与えることにより生成する。
【０１０５】
この点に着目し、ダミーキャパシタの一方の電極に与えるＶｃｈａｒｇｅには、温度依存性を持たせ、かつ、ダミーキャパシタの他方の電極に与えるＶｋｉｃｋには、温度依存性を持たせないようにすれば、ビット線に与える参照電位に関して、温度依存性と絶対値とを独立に制御することができる。
【０１０６】
この場合、温度依存性を持つＶｃｈａｒｇｅについては、図１７に示すような回路（第１実施の形態の回路と同じ）により生成することができ、温度依存性を持たないＶｋｉｃｋについては、図１８に示すような回路により生成することができる。
【０１０７】
ＶＢＧＲＴＥＭＰ  ＝  Ｖ−’  ＋  ｒ１’／ｒ２’  ×  ｌｎＮ  ×  ｋ／ｑ  ×  Ｔ  
ＶＢＧＲ  ≒  １．２５  
Ｖｋｉｃｋ  ＝  ＶＢＧＲ  ×  ｒ４／（ｒ３＋ｒ４）  
Ｖｃｈａｒｇｅ  ＝  ＶＢＧＲＴＥＭＰ  ×  ｒ４’／（ｒ３’＋ｒ４’）
但し、Ｖ−’は、オペアンプＯＰ１’のマイナス側入力端の電位、ｒ１’は、抵抗Ｒ１’−１，Ｒ１’−２の抵抗値、ｒ２’，ｒ３’，ｒ４’は、それぞれ、抵抗Ｒ２’，Ｒ３’，Ｒ４’の抵抗値、ｌｎは、自然対数、Ｎは、ダイオードＤ２’の数、ｋは、ボルツマン定数、ｑは、電子１個当たりの電荷量、Ｔは、絶対温度である。
【０１０８】
また、ｒ３，ｒ４は、それぞれ、抵抗Ｒ３，Ｒ４の抵抗値である。
【０１０９】
温度依存性の合わせ込みは、例えば、まず、第１ステップとして、抵抗Ｒ１’，Ｒ２’の抵抗比ｒ１’：ｒ２’を調節することにより、温度依存性の調節を行う。この後、第２ステップとして、抵抗Ｒ３’，Ｒ４’の抵抗比ｒ３’：ｒ４’を調節することにより、絶対値の調節を行う。
【０１１０】
４．  その他  
本発明の例は、上述の形態に限定されるものではなく、その要旨を逸脱しない範囲で、構成要素を変形して具体化できる。また、上述の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０１１１】
【図１】本発明の第１実施の形態に係る電位発生回路を示す回路図。
【図２】図１の回路におけるＶＤＣの調節方法を示す図。
【図３】本発明の第２実施の形態に係る電位発生回路を示す回路図。
【図４】図３の回路におけるＶＤＣの調節方法を示す図。
【図５】本発明の第３実施の形態に係る電位発生回路を示す回路図。
【図６】図５の回路におけるＶＤＣの調節方法を示す図。
【図７】本発明の第４実施の形態に係る電位発生回路を示す回路図。
【図８】図７の回路におけるＶＤＣの調節方法を示す図。
【図９】ＶＳＡとＶＤＣとの関係を示す図。
【図１０】本発明の第５実施の形態に係る電位発生回路を示す回路図。
【図１１】図１０の回路におけるＶＤＣの調節方法を示す図。
【図１２】本発明の第６実施の形態に係る電位発生回路を示す回路図。
【図１３】本発明の第７実施の形態に係る電位発生回路を示す回路図。
【図１４】本発明の第８実施の形態に係る電位発生回路を示す回路図。
【図１５】本発明の第９実施の形態に係る電位発生回路を示す回路図。
【図１６】ビット線に与える参照電位の発生方法を示す図。
【図１７】本発明の第１０実施の形態に係る電位発生回路を示す回路図。
【図１８】本発明の第１０実施の形態に係る電位発生回路を示す回路図。
【図１９】温度に依存しないＶＢＧＲを発生するＢＧＲ回路を示す回路図。
【図２０】温度依存性を有するＶＢＧＲＴＥＭＰを発生するＢＧＲ回路を示す回路図。
【図２１】従来のＢＧＲ回路における温度依存性と絶対値の変化を示す図。
【図２２】強誘電体メモリの“０”／“１”読み出し電位分布を示す図。
【図２３】“０”／“１”読み出し電位分布の裾の温度変化を示す図。
【図２４】センスアンプ参照電位の温度依存性の設定方法の例を示す図。
【図２５】センスアンプ参照電位の温度依存性の設定方法の例を示す図。
【符号の説明】
【０１１２】
１１：  ＢＧＲ回路、  １２：  ＶＤＣコンバータ、  １３：  ＶＩＮＴモニタ回路、  Ｒ１−１，Ｒ１−２，Ｒ１−３，Ｒ２，Ｒ３，Ｒ４：  抵抗、  Ｄ１，Ｄ１−１，Ｄ１−２，Ｄ１−３，Ｄ２，Ｄ３：  ダイオード、  ＯＰ１，ＯＰ２：  オペアンプ、  ＴＰ１：  ＰチャネルＭＯＳトランジスタ、  ＴＮ１，ＴＮ２，ＴＮ３：  ＮチャネルＭＯＳトランジスタ。
【図１】
2005339724.tif 000003
【図２】
2005339724.tif 000004
【図３】
2005339724.tif 000005
【図４】
2005339724.tif 000006
【図５】
2005339724.tif 000007
【図６】
2005339724.tif 000008
【図７】
2005339724.tif 000009
【図８】
2005339724.tif 000010
【図９】
2005339724.tif 000011
【図１０】
2005339724.tif 000012
【図１１】
2005339724.tif 000013
【図１２】
2005339724.tif 000014
【図１３】
2005339724.tif 000015
【図１４】
2005339724.tif 000016
【図１５】
2005339724.tif 000017
【図１６】
2005339724.tif 000018
【図１７】
2005339724.tif 000019
【図１８】
2005339724.tif 000020
【図１９】
2005339724.tif 000021
【図２０】
2005339724.tif 000022
【図２１】
2005339724.tif 000023
【図２２】
2005339724.tif 000024
【図２３】
2005339724.tif 000025
【図２４】
2005339724.tif 000026
【図２５】
2005339724.tif 000027