(57)【要約】【課題】  多結晶シリコンから加工される能動素子を形成する基板に対し、該能動素子とは異なる種類の能動素子の貼り合わせを容易にする半導体装置の製造方法を提供する。【解決手段】  表示用デバイス３０の製造工程において、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所を避けて非晶質シリコン膜３ａの結晶化を行う。例えば、貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａ上にヒートシンク膜４を形成した後で上記結晶化を行う。これにより、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所においてシリコンの結晶化が行われることがない。よって、当該箇所の損傷を抑制でき、当該箇所をフラットに保つことができるため、当該箇所に対する貼付デバイス２０の貼り合わせが容易になる。【選択図】  図１
2005217050.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板と、該絶縁性基板上に成膜された多結晶シリコン膜から加工される第１能動素子と、該絶縁性基板上に貼り合わせてなる貼付デバイスとを含む半導体装置の製造方法であって、
上記絶縁性基板上に非晶質シリコン膜を形成し、上記絶縁性基板上における上記貼付デバイスの貼り合わせ箇所を避けて、上記非晶質シリコン膜を結晶化する多結晶シリコン膜形成工程を含む半導体装置の製造方法。
【請求項２】
上記多結晶シリコン膜形成工程は、
上記絶縁性基板上における貼付デバイスを貼り合わせる箇所に位置する上記非晶質シリコン膜上に、ヒートシンク膜をパターニングする（ａ）工程と、
上記ヒートシンク膜のパターニング後に、レーザ照射によって上記非晶質シリコン膜を結晶化する（ｂ）工程と、
を含む請求項１に記載の半導体装置の製造方法。
【請求項３】
上記多結晶シリコン膜形成工程は、
絶縁性基板上における貼付デバイスを貼り合わせる箇所に位置する上記非晶質シリコン膜をエッチングする（ｃ）工程と、
上記（ｃ）工程後に、レーザ照射によって上記非晶質シリコン膜を結晶化する（ｄ）工程と、
を含む請求項１に記載の半導体装置の製造方法。
【請求項４】
上記多結晶シリコン膜形成工程後に、絶縁性基板上の第１能動素子を加工する箇所に上記多結晶シリコン膜をパターニングする（ｅ）工程を含む請求項１または２に記載の半導体装置の製造方法。
【請求項５】
上記（ｅ）工程後、絶縁性基板上に絶縁膜を形成する（ｆ）工程を含む請求項４に記載の半導体装置の製造方法。
【請求項６】
上記（ｅ）工程は、ドライエッチング法またはウエットエッチング法によって行うと共に、演算により得られるエッチング処理時間の１００パーセント以上かつ１４０パーセント以下の時間、エッチング処理を行う請求項４に記載の半導体装置の製造方法。
【請求項７】
上記（ｅ）工程は、ドライエッチング法またはウエットエッチング法によって行うと共に、エッチング開始から基板全面のエッチング完了を目視により認められる時間の１００パーセント以上かつ１４０パーセント以下の時間、エッチング処理を行う請求項４に記載の半導体装置の製造方法。
【請求項８】
第２能動素子または第２能動素子の主要部を含み、水素イオンが注入された貼付デバイスを形成する（ｇ）工程と、
上記（ｅ）工程後、絶縁性基板上に上記貼付デバイスを貼り合わせる（ｈ）工程と、
上記（ｈ）工程後、上記貼付デバイスの一部を熱処理により剥離する（ｉ）工程とを含む請求項４ないし７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
上記ヒートシンク膜の膜厚を、レーザビームの反射率が最大となる膜厚に設定する請求項２に記載の半導体装置の製造方法。
【請求項１０】
上記第２能動素子は、単結晶シリコンデバイスである請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上にトランジスタ等の能動素子を形成する方法に関するものであって、特に、単結晶シリコンから製造した集積回路用能動素子と、基板上に成膜された多結晶シリコン膜から加工した表示用能動素子とを同一基板上に搭載する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来から、集積回路技術、薄膜トランジスタ（Thin Film Transistor:TFT）−液晶ディスプレイ技術、あるいは薄膜トランジスタ−有機EL（Electro Luminescence）ディスプレイ技術が存在する。
【０００３】
上記集積回路技術とは、単結晶シリコンウエハ基板を加工して、基板上に数億個程度の集積回路用能動素子（トランジスタ等）を形成する技術をいう。
【０００４】
また、薄膜トランジスタ−液晶ディスプレイ技術、および薄膜トランジスタ−有機ＥＬディスプレイ技術（以下、総称して「ディスプレイ技術」とする）とは、ガラス基板などの光透過性非晶質材料の上に多結晶シリコン膜などの多結晶体半導体膜を成膜した後、多結晶体半導体膜からトランジスタに加工して、ディスプレイにおける画素やドライバ等に用いられる表示用能動素子（トランジスタ等）を製造する技術をいう。これら技術は、コンピュータやフラットパネルディスプレイを用いたパーソナル情報端末の普及とともに大いなる発展をとげてきた。
【０００５】
これら技術のうち、上記集積回路技術では、単結晶シリコンから集積回路用能動素子を加工している。具体的には、市販されている厚さ1mm足らず、直径200mm程度の円形の単結晶シリコンウエハを加工することにより、多数の集積回路用能動素子を単結晶シリコンウエハ上に形成する。
【０００６】
また、集積回路技術の分野では、良好な集積回路用能動素子を作って集積回路の機能を飛躍的に向上させることを目的として、SOI（Silicon on Insulator）基板が活発に利用されている。このSOI基板とは、非晶質絶縁膜である基板上において、該基板と接触するように、シリコン膜である単結晶半導体薄膜を形成したものである。また、集積回路技術の分野においては、基板自体は絶縁膜であればよく、それが透明であっても不透明であっても、あるいは結晶質であっても非晶質であっても構わない。このSOI基板に関する研究は、1980年頃から盛んに行われている。
【０００７】
上記SOI基板を用いて集積回路を作成した場合、互いに隣接する集積回路用能動素子同士が完全分離されているため、動作上の制約が少なくなり、トランジスタとして良好な特性と高い性能を示す。なお、SOI基板は、現在はSIMOX（Separation by Implanted Oxygen）法やスマートカット法、あるいはELTRAN（Epitaxial Layer Transfer）法で作製するのが一般的である。
【０００８】
一方、上記ディスプレイ技術の分野では、表示用基板上における画素トランジスタ等の表示用能動素子を、表示用基板上に成膜した多結晶シリコン膜から加工している。具体的には、ガラス基板上に成膜した非晶質シリコン膜をレーザなどの熱で溶融・結晶化することにより、多結晶シリコン膜を形成する。そして、結晶化した多結晶シリコン膜を加工することにより、ガラス基板上にMOS（Metal Oxide Semiconductor）型トランジスタ等の表示用能動素子を形成している。なお、上記ガラス基板は、光透過性かつ非晶質かつ高歪点かつ無アルカリのものが使用される。
【０００９】
このようなディスプレイ技術の分野において、例えば、アクティブマトリクス型表示装置では基板面積が広いため、表示用能動素子の材料として、単結晶シリコンよりもコスト的に有利な多結晶シリコン膜を用いるのが一般的である。
【００１０】
ここで、ガラス基板上に成膜した単独の多結晶シリコン膜から表示用能動素子を加工した場合、該表示用能動素子に対して、単結晶シリコンから形成される集積回路用能動素子と同等な性能を持たせるのは、極めて困難である。つまり、通常の非晶質シリコン膜成膜−エネルギービームによる多結晶化という手法では、多結晶シリコン膜を単結晶シリコンの性能に近付けることはできても、その性能を完全に同一にするのは、まだ多段階の開発ステップを踏まなければならない。
【００１１】
具体的に説明すると、アクティブマトリクス型表示装置において、多結晶シリコン膜から表示用能動素子を加工しても、多結晶シリコン膜の結晶性が不完全であることから、単結晶シリコンほどの移動度を達成できない。例えば、ガラス基板上に低温多結晶シリコンを形成し、上記低温多結晶シリコンからNMOS(Negative-channel Metal Oxide Semiconductor)型の薄膜トランジスタを加工した場合であっても、３００cm2/Vs程度の移動度を達成するのが限度である。
【００１２】
ところで、アクティブマトリクス型表示装置に使用される画素トランジスタ、またはソースドライバ（データドライバ）に用いられるトランジスタ等の表示用能動素子は、３００cm2/Vs程度の移動度を達成していれば十分である。したがって、これら表示用能動素子は、ガラス基板上の多結晶シリコン膜から加工することができる。つまり、表示用のガラス基板に対し、画素トランジスタ、およびソースドライバやゲートドライバにおけるトランジスタをモノリシックに搭載することができる。
【００１３】
しかし、ソースドライバやゲートドライバ以上の特性が要求される集積回路に使用される集積回路用能動素子には、閾値電圧の均一化、極めて高い移動度が要求されるため、多結晶シリコン膜から加工できず、単結晶シリコンから加工しなければならない。なお、ソースドライバやゲートドライバ以上の特性が要求される集積回路として、マイクロコントローラ、D/A（Digital to Analog）コンバーター、増幅器、タイミング発生器、DSP（Digital Signal Processor）等が存在する。
【００１４】
近年、表示用のガラス基板に対して、マイクロコントローラ、D/Aコンバーター、増幅器、タイミング発生器、DSP等をモノリシックに搭載しようとする試みがなされている。したがって、表示用のガラス基板に対し、単結晶シリコンから加工される集積回路用能動素子をモノリシックに搭載する必要があり、表示用のガラス基板に形成した多結晶シリコン膜から画素トランジスタ等の表示用能動素子を加工すると共に、単結晶シリコンから加工される集積回路用能動素子を上記ガラス基板上に貼り合わせることが必要になる。
【００１５】
なお、単結晶シリコンを貼り合わせる先行技術として特許文献１が存在する。具体的に、特許文献１の技術は、単結晶シリコンから加工された２次元LSI同士を貼り合せているものである（特許文献１の図９）。
【特許文献１】特開平１１−１７１０７号公報（平成１１年１月２２日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
ところで、上記集積回路用能動素子を、表示用ガラス基板上に貼り合わせる場合、貼り合わせ箇所が極めてフラットである事が要求される。この理由を以下に説明する。半導体装置の製造においては極めてクリーンな製造プロセスが要求され、表示用ガラス基板に対して集積回路用能動素子を貼り合わせる場合、接着剤を用いない自発接着を行う必要がある。このとき、貼り合わせ箇所がフラットでなければ、自発接着が困難になるからである。
【００１７】
しかし、表示用ガラス基板上の上記多結晶シリコン膜は、表示用ガラス基板全面に成膜した非晶質シリコン膜を結晶化することによって形成するが、表示用ガラス基板上において、多結晶シリコン膜と接触している箇所がこの結晶化によって僅かに損傷する場合がある。ここで、基板上において、後の工程で、上記多結晶シリコン膜をパターニングし、該パターニングにより多結晶シリコン膜を除去した箇所に対して上記集積回路用能動素子を貼り合わせた場合、上記結晶化によって貼り合わせ箇所が損傷していると、貼り合わせ箇所が平坦でなくなり、上記集積回路用能動素子の貼り合わせに支障が生じる。
【００１８】
本発明は、以上の課題に鑑みてなされたものであり、基板と、基板上に成膜された多結晶シリコン膜から加工する能動素子と、基板に対して貼り合せてなる貼付デバイスとを含む半導体装置の製造方法であって、上記貼り合わせを容易にする方法を提供することにある。
【課題を解決するための手段】
【００１９】
本発明の半導体装置の製造方法は、上記課題を解決するために、絶縁性基板と、該絶縁性基板上に成膜された多結晶シリコン膜から加工される第１能動素子と、該絶縁性基板上に貼り合わせてなる貼付デバイスとを含む半導体装置の製造方法であって、上記絶縁性基板上に非晶質シリコン膜を形成し、上記絶縁性基板上における上記貼付デバイスの貼り合わせ箇所を避けて、上記非晶質シリコン膜を結晶化する多結晶シリコン膜形成工程を含む。
【００２０】
本発明の半導体装置の製造方法は、上記手順に加えて、上記多結晶シリコン膜形成工程は、上記絶縁性基板上における貼付デバイスを貼り合わせる箇所に位置する上記非晶質シリコン膜上に、ヒートシンク膜をパターニングする（ａ）工程と、上記ヒートシンク膜のパターニング後に、レーザ照射によって上記非晶質シリコン膜を結晶化する（ｂ）工程と、を含んでもよい。
【００２１】
本発明の半導体装置の製造方法は、上記手順に加えて、上記多結晶シリコン膜形成工程は、絶縁性基板上における貼付デバイスを貼り合わせる箇所に位置する上記非晶質シリコン膜をエッチングする（ｃ）工程と、上記（ｃ）工程後に、レーザ照射によって上記非晶質シリコン膜を結晶化する（ｄ）工程と、を含んでもよい。
【００２２】
本発明の半導体装置の製造方法は、上記手順に加えて、上記多結晶シリコン膜形成工程後に、絶縁性基板上の第１能動素子を加工する箇所に上記多結晶シリコン膜をパターニングする（ｅ）工程を含んでもよい。
【００２３】
本発明の半導体装置の製造方法は、上記手順に加えて、上記（ｅ）工程後、絶縁性基板上に絶縁膜を形成する（ｆ）工程を含んでもよい。
【００２４】
本発明の半導体装置の製造方法は、上記手順に加えて、上記（ｅ）工程は、ドライエッチング法またはウエットエッチング法によって行うと共に、演算により得られるエッチング処理時間の１００パーセント以上かつ１４０パーセント以下の時間、エッチング処理を行ってもよい。
【００２５】
本発明の半導体装置の製造方法は、上記手順に加えて、上記（ｅ）工程は、ドライエッチング法またはウエットエッチング法によって行われると共に、エッチング開始から基板全面のエッチング完了を目視により認められる時間の１００パーセント以上かつ１４０パーセント以下の時間、エッチング処理を行ってもよい。
【００２６】
本発明の半導体装置の製造方法は、上記手順に加えて、第２能動素子または第２能動素子の主要部を含み、水素イオンが注入された貼付デバイスを形成する（ｇ）工程と、上記（ｅ）工程後、絶縁性基板上に上記貼付デバイスを貼り合わせる（ｈ）工程と、上記（ｈ）工程後、上記貼付デバイスの一部を熱処理により剥離する（ｉ）工程とを含んでもよい。
【００２７】
本発明の半導体装置の製造方法は、上記手順に加えて、上記ヒートシンク膜の膜厚を、レーザビームの反射率が最大となる膜厚に設定してもよい。
【００２８】
また、上記第２能動素子は、単結晶シリコンデバイスであってもよい。
【発明の効果】
【００２９】
本発明の半導体装置の製造方法は、上記絶縁性基板上に非晶質シリコン膜を形成し、上記絶縁性基板上における上記貼付デバイスの貼り合わせ箇所を避けて、上記非晶質シリコン膜を結晶化する多結晶シリコン膜形成工程を含む。これにより、絶縁性基板上における貼付デバイスを貼り合わせる箇所において、非晶質シリコン膜の結晶化が行われることがないので、絶縁性基板上における貼付デバイスの貼り合わせ箇所の損傷を抑制でき、当該箇所をフラットに保つことができる。
【００３０】
したがって、非晶質シリコンの結晶化を行った絶縁性基板上であっても、当該結晶化によって成膜した多結晶シリコン膜から第１能動素子を加工できると共に、該絶縁性基板上に貼付デバイスを容易に貼り合わせることができる。
【００３１】
なお、本願明細書において、多結晶シリコン膜には、いわゆるCGシリコン（Continuous Grain Silicon）も含まれる。
【００３２】
本発明の半導体装置の製造方法は、上記多結晶シリコン膜形成工程が、上記絶縁性基板上における貼付デバイスを貼り合わせる箇所に位置する上記非晶質シリコン膜上に、ヒートシンク膜をパターニングする（ａ）工程と、上記ヒートシンク膜のパターニング後に、レーザ照射によって上記非晶質シリコン膜を結晶化する（ｂ）工程と、を含んでもよい。したがって、レーザ照射によって上記非晶質シリコン膜を結晶化する工程において、上記ヒートシンク膜がレーザ光の熱エネルギーを吸収するため、絶縁性基板上における貼付デバイスを貼り合わせる箇所に位置する非晶質シリコン膜の温度上昇を抑制できる。よって、絶縁性基板上における貼付デバイスを貼り合わせる箇所について非晶質シリコン膜の結晶化を妨げることが可能になる。つまり、上記各工程によれば、上記絶縁性基板上における貼付デバイスを貼り合わせる箇所を避けて多結晶シリコンを形成させることができる。
【００３３】
本発明の半導体装置の製造方法は、上記多結晶シリコン膜形成工程が、絶縁性基板上における貼付デバイスを貼り合わせる箇所に位置する上記非晶質シリコン膜をエッチングする（ｃ）工程と、上記（ｃ）工程後に、レーザ照射によって上記非晶質シリコン膜を結晶化する（ｄ）工程と、を含んでもよい。したがって、レーザ照射によって上記非晶質シリコン膜を結晶化する工程において、絶縁性基板上における貼付デバイスを貼り合わせる箇所で上記結晶化が行われることはない。よって、絶縁性基板上における貼付デバイスを貼り合わせる箇所を避けて多結晶シリコン膜を形成させることができる。
【００３４】
本発明の半導体装置の製造方法は、上記多結晶シリコン膜形成工程後に、絶縁性基板上の第１能動素子を加工する箇所に上記多結晶シリコン膜をパターニングする（ｅ）工程を含んでもよい。この（ｅ）工程におけるパターニングによって、絶縁性基板上の第１能動素子を加工する領域以外の箇所における多結晶シリコン膜が除去され、絶縁性基板上の第１能動素子を加工する領域のみ多結晶シリコン膜を残存させることができる。また、（ａ）工程および（ｂ）工程を含む場合は、この（ｅ）工程によって、絶縁性基板上における貼付デバイスを貼り合わせる箇所に対し、非晶質シリコン膜およびヒートシンク膜を除去することが可能になる。
【００３５】
また、本発明の半導体装置の製造方法において、（ａ）工程および（ｂ）工程を経て（ｅ）工程を行う場合、絶縁性基板上における貼付デバイスを貼り合わせる箇所について、非晶質シリコン膜が除去されることになる。この除去により、絶縁性基板上における貼付デバイスを貼り合わされる箇所が僅かに損傷する可能性があり、貼付デバイスの貼り合わせが不安定化するという問題が生じる。また、（ｃ）工程および（ｄ）工程を経て（ｅ）工程を行う場合は、（ｃ）工程のエッチングによって、絶縁性基板上における貼付デバイスを貼り合わされる箇所が僅かに損傷する可能性がある。そこで、（ｅ）工程後、絶縁性基板上に絶縁膜を形成する（ｆ）工程を行ってもよい。これにより、（ｅ）工程における非晶質シリコン膜の除去、または（ｃ）工程におけるエッチングによって絶縁性基板上に損傷が生じたとしても、当該損傷箇所を絶縁膜が覆うことになる。よって、当該損傷箇所を覆う絶縁膜に対して貼付デバイスを貼り付けることになり、結果として平坦な絶縁膜上に貼付デバイスを貼り付けることができる。なお、上記（ｅ）工程後、絶縁性基板上に絶縁膜を形成するという事は、多結晶シリコン膜上に絶縁膜が形成されることになる。よって、多結晶シリコン膜から第１能動素子を加工する際、該絶縁膜を例えばトランジスタのゲート絶縁膜として用いる事ができる。
【００３６】
本発明の半導体装置の製造方法は、上記手順に加えて、上記（ｅ）工程は、ドライエッチング法またはウエットエッチング法によって行うと共に、演算により得られるエッチング処理時間の１００パーセント以上かつ１４０パーセント以下の時間、エッチング処理を行ってもよい。これにより、（ｅ）工程をドライエッチング法またはウエットエッチング法によって行う場合、過剰なエッチングを防止することにより、絶縁性基板上のマイクロラフネス（表面粗さ）をできるだけ抑制できる事が、本発明者らの鋭意工夫の結果、明らかになった。したがって、以後の工程において、絶縁性基板上における貼付デバイスを貼り合わせる箇所をできるだけ平坦に保つことが可能となり、貼付デバイスの貼り合わせが容易になる。
【００３７】
本発明の半導体装置の製造方法は、上記手順に加えて、上記（ｅ）工程は、ドライエッチング法またはウエットエッチング法によって行うと共に、エッチング開始から基板全面のエッチング完了を目視により認められる時間の１００パーセント以上かつ１４０パーセント以下の時間、エッチング処理を行ってもよい。これにより、（ｅ）工程をドライエッチング法またはウエットエッチング法によって行う場合、過剰なエッチングを防止することにより、絶縁性基板上の損傷としてのマイクロラフネス（表面粗さ）をできるだけ抑制できる事が、本発明者らの鋭意工夫の結果、明らかになった。したがって、以後の工程において、絶縁性基板上における貼付デバイスを貼り合わせる箇所を平坦に保つことが可能となり、貼付デバイスの貼り付けが容易になる。
【００３８】
また、本発明の半導体装置の製造方法は、第２能動素子または第２能動素子の主要部を含み、水素イオンが注入された貼付デバイスを形成する（ｇ）工程と、上記（ｅ）工程後、絶縁性基板上に上記貼付デバイスを貼り合わせる（ｈ）工程と、上記（ｈ）工程後、上記貼付デバイスの一部を熱処理により剥離する（ｉ）工程とを含んでもよい。これにより第２能動素子の主要部または第２能動素子を絶縁性基板上に搭載することができる。よって、第１能動素子の主要部と、第１能動素子と製造プロセスの異なる第２能動素子の主要部とを同一絶縁性基板上に搭載させることができる。つまり、種類の異なる能動素子同士を明瞭かつ簡潔に製造でき、各能動素子を同一絶縁性基板上に搭載できる。
【００３９】
また、本発明の半導体装置の製造方法は、上記ヒートシンク膜の膜厚を、レーザビームの反射率が最大となる膜厚に設定してもよい。これにより、上記ヒートシンク膜がレーザビームを最大限に反射し、ヒートシンク膜が吸収する熱量を抑制できるため、絶縁性基板上における貼付デバイスを貼り合わせる箇所に位置する非晶質シリコン膜の温度上昇をさらに抑制できる。
【００４０】
また、上記第２能動素子は、単結晶シリコンデバイスであってもよい。これにより、単結晶シリコンからなる第２能動素子と、多結晶シリコンからなる第１能動素子とを同一絶縁性基板上にモノリシックに搭載することができる。
【発明を実施するための最良の形態】
【００４１】
〔実施の形態１〕
本発明の実施の一形態を図に基づいて説明すると以下の通りである。
【００４２】
本実施形態の表示用デバイスは、画素トランジスタ等の表示用能動素子（第１能動素子）が搭載される絶縁性基板に対して、マイクロコントローラ、D/Aコンバーター、増幅器、タイミング発生器、DSP等の集積回路をモノリシックに搭載したものである。この表示用デバイスの製造方法の概略を説明すると以下の通りである。
【００４３】
絶縁性基板上に成膜、形成した多結晶シリコン膜を加工することにより、該絶縁性基板上に表示用能動素子の主要部を形成し、表示用デバイスを構成する。また、別プロセスで、上記集積回路の構成要素となる集積回路用能動素子（第２能動素子）の主要部を含む貼付デバイスを単結晶シリコンデバイスから加工すると共に、該貼付デバイスを上記絶縁性基板上に貼り合わせる。
【００４４】
これにより、図５に示すように、表示用デバイス３０における絶縁性基板１上に、表示用能動素子の主要部である多結晶シリコン膜３ｂと、集積回路用能動素子の主要部を含む貼付デバイス２０とを形成することができる。以下では、表示用デバイス３０の製造工程、貼付デバイス２０の製造工程、貼付デバイス２０を絶縁性基板１上に貼り合わせる工程を順に説明する。
【００４５】
（表示用デバイス３０の製造工程）
図１は、レーザによって多結晶シリコンを形成する工程前の状態であって、絶縁性基板１上に非晶質シリコン膜３ａが形成されている表示用デバイス（半導体装置）３０を示した図であり、図１（ａ）は上面図、図１（ｂ）は図１（ａ）におけるＡＡ'線断面図、図１（ｃ）は図１（ａ）におけるＢＢ'線断面図を示したものである。なお、図１（ａ）において、点線で区切られている１単位が、１表示画面に該当する。つまり、本実施形態においては、１枚の絶縁性基板から多数の表示画面を製造し、表示用デバイス３０は多数の表示画面からなる。また、点線で区切られている１単位内（１表示画面）において、２点鎖線で囲まれている領域は、集積回路を搭載するための集積回路領域であり、それ以外の領域は、非単結晶シリコン領域である。
【００４６】
図１に示す状態までの製造工程を以下説明する。まず、絶縁性基板１は、ガラス基板１ａ上に、ベースコート絶縁膜１ｂを膜厚２００ｎｍ程度で成膜することにより形成される。なお、ガラス基板１ａは、非晶質かつ光透過性のものが使用される。また、ベースコート絶縁膜１ｂとしては、二酸化珪素系絶縁材料が用いられる。
【００４７】
つぎに、絶縁性基板１の表面、つまりベースコート絶縁膜１ｂ上に、非晶質シリコン膜３ａを膜厚２０〜２００ｎｍで形成する。
【００４８】
なお、ベースコート絶縁膜１ｂおよび非晶質シリコン膜３ａは、プラズマ化学気相成長法によって形成する。ここで、クラスタ型マルチチャンバー方式プラズマCVD（chemical vapor deposit）装置を用いれば、真空状態を維持したままベースコート絶縁膜１ｂおよび非晶質シリコン膜３ａを連続して成膜することができる。具体的には、複数の成膜チャンバーを備えたプラズマCVD装置において、あるチャンバーでガラス基板１ａ上にベースコート絶縁膜１ｂを成膜した後、真空状態を維持したまま別のチャンバーにガラス基板１ａを移動させ、非晶質シリコン膜３ａを成膜する。これにより、真空状態を維持したまま各膜を形成できる。
【００４９】
つぎに、非晶質シリコン膜３ａ内に存在する水素を離脱させるため、非晶質シリコン膜３ａに対してアニール処理を施す。なお、上記アニール処理は、４５０〜６００℃の熱で３０〜６０分間行う。上記アニール処理によって、非晶質シリコン膜３ａ内の水素含有量を、１×１０１９ｃｍ−３以下にすることができる。
【００５０】
さらに、非晶質シリコン膜３ａ上の全面にヒートシンク膜４を３００ｎｍ程の膜厚で成膜する。なお、このヒートシンク膜４の材料として、二酸化珪素系絶縁材料が用いられる。
【００５１】
そして、後の工程で絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａ上の領域に、ヒートシンク膜４をパターニングする（ａ工程）。つまり、貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａ上の領域にのみ、ヒートシンク膜４を形成する。なお、貼付デバイス２０を貼り合わせる箇所とは、前記集積回路領域が該当する。以上示した手順によって、図１（ｂ）に示すように、絶縁性基板１上に、非晶質シリコン膜３ａ、ヒートシンク膜４が順に積層されている表示用デバイス３０を製造できる。
【００５２】
その後、表示用デバイス３０に対して、非晶質シリコン膜３ａおよびヒートシンク膜４が形成されている側からレーザビームを照射する（ｂ工程）。ここで、本実施形態の表示用デバイス３０によれば、絶縁性基板１上において、貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａ上の領域にヒートシンク膜４が形成されている。
【００５３】
このレーザビームの照射によって、ヒートシンク膜４が形成されていない領域における非晶質シリコン膜３ａは、温度上昇が生じて溶融し、レーザ照射後の温度降下によって結晶化する。
【００５４】
しかしながら、ヒートシンク膜４が形成されている領域における非晶質シリコン膜３ａは、レーザビームによる熱エネルギーがヒートシンク膜４に吸収されるため、温度上昇が抑制され、溶融・結晶化という現象が生じない。
【００５５】
つまり、ヒートシンク膜４が形成されている箇所を除いた位置の非晶質シリコン膜３ａを結晶化することができ、当該位置における非晶質シリコン膜３ａは多結晶シリコン膜３ｂに変化する。
【００５６】
なお、上記レーザビームは、ビーム形状（強度分布）を矩形波などに整形したエキシマレーザであって、近紫外域に波長を持つ光線である（例えば、XeClエキシマレーザを用いる場合は、λ=３０８ｎｍとなる）。
【００５７】
すなわち、本実施の形態では、レーザ照射による非晶質シリコン膜３ａの結晶化を行う前に、絶縁性基板１上において、貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａ上の領域にヒートシンク膜４をパターニングしている。これにより、レーザ照射によって非晶質シリコン膜３ａを結晶化する工程において、ヒートシンク膜４がレーザビームの熱エネルギーを吸収する。そして、絶縁性基板１上において貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａの温度上昇を抑制できる。
【００５８】
これにより、絶縁性基板１上において、貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａの結晶化を妨げることが可能になる。したがって、絶縁性基板１上において、ガラス基板１ａに熱的ダメージを与えることなく、貼付デバイス２０を貼り合わせる箇所を避けて多結晶シリコン膜３ｂを形成させることができる（多結晶シリコン膜形成工程）。
【００５９】
よって、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所においてシリコンの結晶化が行われることがないので、絶縁性基板１における貼付デバイス２０を貼り合わせる箇所の損傷を抑制できる。したがって、上記貼り合わせ箇所を平坦に保つことができ、後の工程において、絶縁性基板１上におけるベースコート絶縁膜１ｂ表面に対して貼付デバイス２０を容易に貼り合わせることができる。
【００６０】
なお、ヒートシンク膜４が熱エネルギーを吸収できるのは、ヒートシンク膜４が非晶質シリコン膜３ａよりもはるかに厚いため、ヒートシンク膜４が形成されている箇所の熱容量が結果的に高くなっているからである。非晶質シリコン膜３ａにおいてヒートシンク膜４と接触している箇所は、シリコンの融点付近まで温度上昇することがない。
【００６１】
ここで、上記レーザビームとして波長が３０８ｎｍのエキシマレーザを用い、該エキシマレーザをヒートシンク膜４に照射した場合における、ヒートシンク膜４の膜厚ｄ（μｍ）とレーザビームの反射率との関係を図２に示す。なお、横軸はヒートシンク膜４の膜厚を示し、縦軸はヒートシンク膜の反射率を示す。図２から明らかであるが、ヒートシンク膜４の膜厚を変化させると、ヒートシンク膜４におけるレーザビームの反射率も変化する。
【００６２】
よって、照射されるレーザビームの反射率が最大となるように、ヒートシンク膜４の膜厚を設定すると、ヒートシンク膜４がレーザビームを最大限反射することになるため、ヒートシンク膜４が吸収する熱エネルギーを減少させることができる。これにより、非晶質シリコン膜３ａにおいてヒートシンク膜４と接触している箇所、すなわち絶縁性基板１上における貼付デバイス２０を貼りあわせる箇所に位置する非晶質シリコン膜３ａの温度上昇をさらに抑制できる。
【００６３】
図２によれば、波長が３０８ｎｍのエキシマレーザの場合、ヒートシンク膜４の膜厚を０．３１５μｍ、あるいは０．４２０μｍに設定すると、ヒートシンク膜４におけるレーザ光の反射率を最大にすることができることがわかる。
【００６４】
なお、以上の手順によれば、非晶質シリコン膜３ａの結晶化をレーザ照射によって実現しているが、レーザ照射による結晶化に限定されない。例えば、非晶質シリコン膜３ａに対するアニール処理と同時に固相結晶成長させる方法であっても構わない。このアニール処理と同時に固相結晶成長させる方法とは、上記アニール処理を５５０℃以上で行うことにより、アニール処理と同時に非晶質シリコン膜３ａの結晶化を行うことをいう。５５０℃以上の環境下では、非晶質シリコン膜３ａは結晶化するため、上記アニール処理を５５０℃以上で行えば、該結晶化とアニール処理とを同時に行うことができる。
【００６５】
つぎに、多結晶シリコン膜３ｂを形成した後は、表示用能動素子を形成する領域に、多結晶シリコン膜３ｂを島状にパターニングする（ｅ工程）。このパターニングは、フォトリゾグラフィーにより行う。これにより、絶縁性基板１上における表示用能動素子を形成する領域に対し、表示用能動素子の主要部としての多結晶シリコン膜３ｂを形成することができる。また、パターニングにより、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所について、ヒートシンク膜４、非晶質シリコン膜３ａを除去できる。
【００６６】
なお、上記パターニングは多結晶シリコン膜３ｂの除去を伴うものであり、この除去によって絶縁性基板１表面が僅かに損傷する可能性もある（マイクロラフネスが大きくなる）。しかし、この損傷は非晶質シリコンの結晶化により生じる損傷よりも遥かに程度が軽いものである。
【００６７】
ここで、ｅ工程におけるパターニングの際に、ドライエッチング法またはウエットエッチング法を用いる場合、プラズマダメージによる絶縁性基板１上のマイクロラフネス発生を抑制するため、実際にエッチングを行う時間を、目視により認められるエッチング開始から完了までの時間の１００％以上かつ１４０％程度以内にとどまらせておくのが好ましい。また、エッチングを機械的に行う場合、実際にエッチングを行う時間を、演算によって得られるエッチング時間の１００％以上かつ１４０％程度以内にとどまらせておくのが好ましい。つまり、エッチングが過剰に行われないようにすることが好ましい。なお、「演算によって得られる処理時間」とは、エッチング対象となる表示用デバイスの大きさ、エッチング条件（エッチング液の種類、設定温度等）に基づいてエッチング装置が自動演算する処理時間、つまり理論計算上最適とされるエッチング処理時間をいう。
【００６８】
以上のように、エッチングが過剰に行われないようにすると、プラズマダメージを抑制でき、絶縁性基板１上のマイクロラフネス（表面粗さ）をできるだけ小さくできる。具体的には、本発明者らの試験研究の結果、実際にエッチングを行う時間を、目視により認められるエッチング開始から完了までの時間の１００％以上かつ１４０％程度以内にとどまらせておくと、ベースコート絶縁膜１ｂの凸凹は図８に示す模式図のようになった。ここで、図８において、ガラス基板１ａの表面に対するベースコート絶縁膜１ｂの最大傾斜角の正接は、０．０６以下である。これにより、絶縁性基板１表面をできるだけ平坦に保つことができるため、以後の工程において、絶縁性基板１上に貼付デバイス２０を貼り合わせるのがさらに容易になると共に、十分な強度をもって貼りあわせることができる。
【００６９】
なお、ｅ工程における実際にエッチングを行う時間を、目視により認められるエッチング開始から完了までの時間の１５０％に設定して、多結晶シリコン膜３ｂを島状にパターニングした場合、絶縁性基板１上のマイクロラフネスにより、貼付デバイス２０を絶縁性基板１上に滞りなく接着できないことがあった。
【００７０】
また、以後の工程において、絶縁性基板１に対する貼付デバイス２０の接合強度をさらに高めるために、多結晶シリコン膜３ｂを島状にパターニングした後に、絶縁性基板１上に、図示しない新たな絶縁膜（絶縁膜）を１００ｎｍ程度成膜、形成しても良い（ｆ工程）。
【００７１】
この理由を以下に説明する。多結晶シリコン膜３ｂのパターニングの際、絶縁性基板１上の多結晶シリコン膜３ｂ、非晶質シリコン膜３ａの除去工程を伴うことになる。この除去工程によって、絶縁性基板１表面のベースコート絶縁膜１ｂが僅かに損傷する可能性があることは既に説明した。ここで、貼付デバイス２０を貼り合わせる面が損傷すると、貼り合わせが不安定化するという問題が生じる。
【００７２】
そこで、多結晶シリコン膜３ｂを島状にパターニングした後に、絶縁性基板１上全面に、新たな絶縁膜を形成する。これにより、絶縁性基板１上における新たに形成された絶縁膜の表面に、後の工程で貼付デバイス２０が貼り合わされる事になり、損傷箇所が覆われることになり、上記問題を払拭できる。ここで、図示しない新たな絶縁膜として、二酸化珪素系の絶縁性材料または窒化珪素系の絶縁材料が用いられる。
【００７３】
なお、多結晶シリコン膜３ｂを島状にパターニングした後、絶縁性基板１上全面に新たな絶縁膜を形成するという事は、多結晶シリコン膜３ｂ上に絶縁膜が形成されることになる。よって、多結晶シリコン膜３ｂから表示用能動素子を加工する際、該絶縁膜を例えば画素トランジスタのゲート絶縁膜として用いる事ができる。
【００７４】
（貼付デバイス２０の製造工程）
つぎに、絶縁性基板１上に貼り合わせられる貼付デバイス２０の製造工程（ｇ工程）について説明する。貼付デバイス２０は、図９（ａ）に示すような単結晶シリコンウエハから集積回路の微細加工プロセス（線幅０．５μm程度）を経て形成される。なお、この単結晶シリコンウエハの直径は１５ｃｍまたは２０ｃｍ（６インチまたは８インチ）程度である。
【００７５】
図１０（ａ）は、図９（ａ）の単結晶シリコンウエハの断面の一部を示した模式図である。まず、同図に示す単結晶シリコンウエハである単結晶シリコン層１１に対し、アイソレーション処理を行う（必要に応じて）。このアイソレーション処理とは、単結晶シリコン層１１にアラインメントマークを形成することにより、素子形成領域の位置決めを行う処理をいう。このアイソレーション処理は、ロコス酸化（local oxidation）処理またはシャロー・トレンチ処理によって行われる。なお、ロコス酸化とは、窒化シリコン膜を形成すると共に、窒化シリコン膜が形成されていない箇所を酸化する工程をいう。
【００７６】
その後、図１０（ｂ）に示すように、単結晶シリコン層１１上にゲート絶縁膜７を形成し、このゲート絶縁膜７の熱酸化を行う。さらに、図１０（ｃ）に示すように、ゲート絶縁膜７上においてゲート電極膜６のパターニングを行う。
【００７７】
つぎに、単結晶シリコン層１１に対して不純物注入を行う。ここで、注入した不純物を活性化すると、不純物を注入した領域がソース・ドレイン部１１ａとなる（図１０（ｄ）参照）。
【００７８】
その後、図１０（ｅ）に示すように、ゲート絶縁膜７およびゲート電極膜６上に層間絶縁膜９を成膜し、CMP（Chemical Mechanical Polishing）平坦化を行い、さらに単結晶シリコン層１１に対し水素イオン注入を行う。なお、図１０（ｅ）において、参照符ａによって示される点線は、水素イオン注入面である。ここで、以上の工程を経て加工された単結晶シリコンウエハを図９（ｂ）に示す。図９（ｂ）に示す単結晶シリコンウエハ上には素子が集積されている状態である。
【００７９】
その後、図９（ｂ）に示す単結晶シリコンウエハをレーザーダイシング法などでチップ状にカットする。このようにしてカットして得られたチップ状のデバイスが、絶縁性基板１上に貼り合わせられる貼付デバイス２０になる。この貼付デバイス２０の断面を示した模式図を図４に示す。
【００８０】
また、レーザーダイシング法によるカット前に、ソース・ドレイン部１１ａを開口するためのコンタクトホール形成工程、該コンタクトホールにメタルを形成するソース・ドレインメタル成膜工程、該ソース・ドレインメタルをパターニングする工程等、集積回路用能動素子の加工を先に進めておいても構わないが、本実施形態では、貼付デバイス２０を絶縁性基板１に貼り合せた後に、これら工程を実施する。
【００８１】
（貼付デバイス２０の貼り合わせ）
つぎに、以上のようにして準備した表示用デバイス３０における絶縁性基板１上に、貼付デバイス２０を貼り合わせる（ｈ工程）。図５は、絶縁性基板１上に貼付デバイス２０を貼り合わせた表示用デバイス３０の断面を示した模式図である。
【００８２】
絶縁性基板１上に対する貼付デバイス２０の貼り合わせ工程を説明すると以下のとおりである。まず、貼り合わせ前に、絶縁性基板１の表面（ベースコート絶縁膜１ｂ側の面）と、貼付デバイス２０における層間絶縁膜９の表面とを、SC1液で洗浄する。これにより、絶縁性基板１の表面および層間絶縁膜９の表面は水酸基（OH基）が付着され、接着するのに活性な状態となる。なお、SC1液とは、アンモニア水と過酸化水素水と純水との混合液をいう。
【００８３】
その後、絶縁性基板１の表面と層間絶縁膜９の表面とを接触させ、僅かな力で押してやることにより、自発的に接着が進行する。このようにして、絶縁性基板１上に貼付デバイス２０を貼り合わせる。なお、絶縁性基板１上に貼付デバイス２０を貼り合わせた表示用デバイス３０を図５に示す。
【００８４】
貼り合わせ後、図６に示すように、水素イオン注入面ａに沿って貼付デバイス２０から不要領域１１ｃを剥離する。
【００８５】
この剥離によって、ソース・ドレイン部１１ａが露出すると共に、ソース・ドレイン部１１ａ以外の単結晶シリコン層１１が露出する。なお、ソース・ドレイン部１１ａ以外の単結晶シリコン層１１がチャネル部１１ｂとなる。つまり、集積回路用能動素子の主要部であるソース・ドレイン部１１ａとチャネル部１１ｂとを絶縁性基板１上に残存させ、かつ不要な箇所を剥離している。これにより、表示用能動素子の主要部である多結晶シリコン膜３ｂと、集積回路用能動素子の主要部であるソース・ドレイン部１１ａおよびチャネル部１１ｂとを、異なるプロセスで加工しつつも同一基板上に搭載させることができる。なお、この剥離は、６００℃程度の熱処理、つまり劈開剥離によって行われる。
【００８６】
この後の表示用デバイス３０の製造プロセスの概略を以下説明する。ここで、図６に示すように、表示用デバイス３０において、多結晶シリコン膜３ｂがパターニングされている領域を非単結晶シリコン領域とし、貼付デバイス２０が貼り合わせられている領域を集積回路領域とする。なお、図６の非単結晶シリコン領域および集積回路領域は、図１における１表示画面内（点線中の１単位内）の非単結晶シリコン領域および集積回路領域の一部分と対応する。
【００８７】
まず、集積回路領域側において、集積回路用能動素子を形成する箇所のみに素子分離パターニングを行う。この素子分離パターニングによって、集積回路用能動素子の形成箇所以外の領域において除去されるチャネル部に対向する位置に、配線コンタクト部６ａが残存する。
【００８８】
つぎに、絶縁性基板１上全面に渡ってゲート絶縁膜１３を形成する。さらに、非単結晶シリコン領域側において、ゲート絶縁膜１３を挟んで多結晶シリコン膜３ｂと対向する位置上にゲート電極膜１２をパターニングする。
【００８９】
その後、多結晶シリコン膜３ｂにおけるソース・ドレインとなる箇所に対し不純物をドーピングすると共に、該不純物の活性化を行って、ソース・ドレイン部１４を形成する。なお、不純物注入の一例として、イオンドーピング法がある。
【００９０】
なお、不純物をドーピングする際には、集積回路領域側に不純物が入らない様な処置（フォトレジストで覆うなど）をしておく。
【００９１】
さらに、絶縁性基板１上全面に渡って、層間絶縁膜１８を２００〜３００ｎｍ程度の膜厚で形成する。なお、層間絶縁膜１８の材料として、二酸化珪素系絶縁材料が用いられる。
【００９２】
その後、集積回路領域側のソース・ドレイン部１１ａが開口するように、層間絶縁膜１８、ゲート絶縁膜１３に対してコンタクトホールを形成する。つぎに、配線コンタクト部６ａも開口するように、層間絶縁膜１８、ゲート絶縁膜１３に対してコンタクトホールを形成する。さらに、非単結晶シリコン領域側のソース・ドレイン部１４が開口するように、層間絶縁膜１８、ゲート絶縁膜１３に対してコンタクトホールを形成する。
【００９３】
これらコンタクトホールの形成は、フォトリソグラフィによって、層間絶縁膜１８、ゲート絶縁膜１３を部分的にエッチングすることにより行う。そして、コンタクトホールにメタル膜を成膜・パターニングすることによって配線２１ａ・２１ｂ・２１ｃ・２２ａ・２２ｂを形成する。これにより、非単結晶シリコン領域に表示用能動素子２７を形成でき、集積回路領域に集積回路用能動素子２５を形成でき、さらに、非単結晶シリコン領域と集積回路領域とを電気的に接続するための接続配線２６を形成できる。
【００９４】
また、配線２１・２２となるメタル膜を成膜する前に、集積回路領域側と非単結晶シリコン領域側との境界１７を、GCIB法（Gas Cluster Ion Beam：2002  IEEE International SOI Conference Proceedings ,p.192）などで平坦化してもよい。これにより、非単結晶シリコン領域と集積回路領域とを電気的に接続するための接続配線２６を形成しても、境界１７付近の断線を抑制できる。
【００９５】
なお、以上の実施の形態によれば、表示用能動素子の主要部として、絶縁性基板１上に多結晶シリコン膜３ｂを形成しているが、多結晶シリコン膜３ｂは単結晶シリコン以外のシリコン結晶であればよく、例えば、ＣＧシリコンも含まれる。さらに、多結晶シリコン膜３ｂから形成される表示用能動素子は、多結晶シリコンから加工可能な能動素子であればよく、例えば、画素トランジスタの他、ソースドライバ、ゲートドライバを構成するためのトランジスタまたはダイオードが該当する。
【００９６】
また、以上の実施の形態によれば、貼り合わせ前の貼付デバイス２０には集積回路用能動素子の主要部が含まれているが、加工済みの集積回路用能動素子自体含まれていてもよく、また、貼り合わせ前の貼付デバイス２０が集積回路用能動素子自体であっても構わない。つまり、本実施形態によれば、絶縁性基板上１に貼り合わせられる貼付デバイス２０は、集積回路用能動素子の未完成品であるが、未完成品に限られるものでなく、この貼付デバイス２０は、集積回路用能動素子の完成品であってもよい。
【００９７】
また、以上の実施の形態によれば、貼付デバイス２０には集積回路用能動素子の主要部が含まれているが、特に集積回路用能動素子に限定されるものではない。表示用デバイス３０に対して貼り合わせる能動素子であればいかなるものでも構わない。また、集積回路用能動素子および貼付デバイスの主要部としての第２能動素子は、単結晶シリコンから形成されているが、単結晶シリコンに限るものではなく、半導体材料から製造されるものであればいかなるものでも構わない。
【００９８】
さらに、以上の実施の形態によれば、ベースコート絶縁膜１ｂの材質として二酸化珪素系絶縁材料が使用されているが、これに限定されるものではなく、窒化珪素系絶縁材料であればいかなるものでもよい。
【００９９】
また、以上の実施の形態によれば、ヒートシンク膜４の材質として二酸化珪素系絶縁材料が使用されているが、これに限定されるものではなく、例えば、窒化珪素系絶縁材料であればいかなるものでもよい。
【０１００】
なお、上記集積回路領域に構成される集積回路として、マイクロコントローラ、D/Aコンバーター、増幅器、タイミング発生器、DSP等の等のデジタル回路が挙げられる。
【０１０１】
また、本発明の半導体装置の製造方法は、絶縁性基板と、該絶縁性基板上に成膜された多結晶シリコン膜から加工される第１能動素子と、該絶縁性基板上に貼り合わせてなる貼付デバイスとを含む半導体装置の製造方法であって、絶縁性基板上に非晶質シリコン膜を形成する工程と、上記貼付デバイスを貼り合わせる箇所に位置する上記非晶質シリコン膜上に、ヒートシンク膜をパターニングする工程と、上記ヒートシンク膜のパターニング後に、レーザ照射によって上記非晶質シリコン膜を結晶化する工程と、を含む半導体装置の製造方法と表現することもできる。
【０１０２】
〔実施の形態２〕
本発明の別の実施形態を図に基づいて説明すると以下の通りである。なお、本実施の形態では、実施の形態１と異なる箇所のみを説明する。そして、説明の便宜上、実施の形態１にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【０１０３】
実施の形態１では、非晶質シリコン膜３ａの上にヒートシンク膜４を形成することにより、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所を避けて多結晶シリコン膜３ｂを形成している。本実施の形態では、ヒートシンク膜４を形成せずに、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所を避けて多結晶シリコン膜３ｂを形成する方法を述べる。
【０１０４】
具体的に説明すると以下のとおりである。まず、ガラス基板１ａ上にベースコート絶縁膜１ｂを形成することにより、絶縁性基板１を構成する。さらに、絶縁性基板１上（ベースコート絶縁膜１ｂの表面）に非晶質シリコン膜３ａを形成する。そして、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａをエッチングにより除去する（ｃ工程）。ここまでの工程により、製造された表示用デバイス３０を図３に示す。なお、図３は、レーザによって多結晶シリコン膜３ｂを形成させる工程前の状態であって、絶縁性基板１上に非晶質シリコン膜３ａが形成されている表示用デバイス３０を示した図であり、図３（ａ）は上面図、図３（ｂ）は図３（ａ）におけるＣＣ´線断面図、図３（ｃ）は図３（ａ）におけるＤＤ´線断面図を示したものである。
【０１０５】
その後、レーザ照射によって非晶質シリコン膜３ａを結晶化することにより、多結晶シリコン膜３ｂを形成する（ｄ工程）。ここで、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａは除去されているため、当該箇所で上記結晶化が行われることはない。よって、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所を避けて多結晶シリコン膜３ｂを形成させることができる（多結晶シリコン膜形成工程）。これにより、絶縁性基板１上における貼付デバイス２０の貼り合わせ箇所の損傷を抑制でき、当該箇所をフラットに保つことができる。
【０１０６】
なお、絶縁性基板１上における貼付デバイス２０を貼り合わせ箇所に位置する非晶質シリコン膜３ａをエッチングにより除去すると、当該除去により上記貼り合わせ箇所が損傷する可能性もあるが、このエッチング除去による損傷は、非晶質シリコン膜３ａを結晶化することによって生じる損傷よりも遥かに軽い程度のものである。
【０１０７】
また、逐次横成長法（SLS法、Sequential Lateral Solidification法）によるレーザ結晶化法を用いれば、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所を避けて多結晶シリコン膜３ｂを成長させることができる。なお、逐次横成長法とは、エキシマレーザなどのパルスレーザを用い、該パルスレーザの任意のショットにおいて光路に光学マスクを挿入／非挿入することで、目標とする箇所にのみレーザ照射を行って結晶を形成する方法である。つまり、貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａに対しては、光学マスクを挿入してレーザショットを行って、それ以外の箇所に位置する非晶質シリコン膜３ａに対しては、光学マスクを挿入せずにレーザショットを行う。これにより、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所を避けて多結晶シリコン膜３ｂにレーザ照射を行うことができ、当該箇所を避けて多結晶シリコン膜３ｂの結晶化を行える（多結晶シリコン膜形成工程）。すなわち、本発明は、実施の形態１および本実施形態の手法に限定されるものではなく、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所を避けて多結晶シリコン膜３ｂを成長させることができれば、いかなる手法を用いても構わないものである。
【０１０８】
なお、実施の形態１および実施の形態２の手順によれば、非晶質シリコン膜３ａの結晶化をレーザ照射によって実現しているが、レーザ照射による結晶化に限定されない。例えば、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａをエッチングにより除去した後に、非晶質シリコン膜３ａに対してアニール処理を行い、このアニール処理と同時に固相結晶成長させる方法、あるいはこの固相結晶成長とレーザ照射による結晶成長との双方を含んだ結晶化方法であっても構わない。
【０１０９】
なお、アニール処理と同時に固相結晶成長させる方法とは、上記アニール処理を５５０℃以上で行うことにより、アニール処理と同時に非晶質シリコン膜３ａの結晶化を行うことをいう。５５０℃以上の環境下では、非晶質シリコン膜３ａは結晶化するため、上記アニール処理を５５０℃以上で行えば、該結晶化とアニール処理とを同時に行うことができる。
【０１１０】
また、本実施形態でも実施の形態１と同様、絶縁性基板１上の表示用能動素子を形成する箇所に多結晶シリコン膜３ｂをパターニングした後、絶縁性基板１上に図示しない新たな絶縁膜を形成してもよい。この理由を以下説明する。
【０１１１】
本実施の形態では、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａをエッチングにより除去している。このエッチングにより、絶縁性基板１表面（ベースコート絶縁膜１ｂ）が僅かに損傷する可能性があることは既に説明した。そこで、絶縁性基板１上の表示用能動素子を形成する箇所に多結晶シリコン膜３ｂをパターニングした後、絶縁性基板１上に図示しない絶縁膜を形成すれば、新たに絶縁膜を絶縁性基板１の上に形成することになる。これにより、新たに形成した図示しない絶縁膜が損傷箇所を覆うことになり、上記問題を払拭できる。
【０１１２】
また、絶縁性基板１上の表示用能動素子を形成する箇所に多結晶シリコン膜３ｂをパターニングした後、絶縁性基板１上に新たに絶縁膜を形成するという事は、多結晶シリコン膜３ｂ上に絶縁膜が形成されることになる。よって、多結晶シリコン膜３ｂから例えば画素トランジスタを加工する際、該絶縁膜を画素トランジスタのゲート絶縁膜として用いる事ができる。
【０１１３】
なお、特許文献１において、単結晶シリコンウエハ上の絶縁膜表面にSOIデバイスを貼り合わせる技術が記載されている。SOIデバイスは、ラッチアップフリーであることや、完全空乏化素子であるという点が特徴であり、シリコンウエハから直接作るバルク単結晶シリコン素子よりも優位性がある。しかし、SOIデバイスのチップサイズの制限から、当該デバイスは、半導体メモリー素子等のIC（Integrated Circuit）、LSI(Large Scale Integration)に対してしか貼り付けることができず、特許文献１の技術は応用範囲が制限される。
【０１１４】
また、本発明の半導体装置の製造方法は、絶縁性基板と、該絶縁性基板上に成膜された多結晶シリコン膜から加工される第１能動素子と、該絶縁性基板上に貼り合わせてなる貼付デバイスとを含む半導体装置の製造方法であって、絶縁性基板上に非晶質シリコン膜を形成する工程と、絶縁性基板上における貼付デバイスを貼り合わせる箇所に位置する上記非晶質シリコン膜をエッチングする工程と、上記エッチング後に、レーザ照射によって上記非晶質シリコン膜を結晶化する工程と、を含む半導体装置の製造方法と表現することもできる。
【０１１５】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１１６】
本発明は、基板上に形成した多結晶シリコンから能動素子を形成すると共に、該能動素子とは種類の異なる能動素子を該基板に対して貼り付ける半導体装置の製造方法に適用できる。例えば、集積回路および画素トランジスタをモノリシックに搭載するアクティブマトリクス型表示装置等の半導体装置に適用できる。具体的には、ガラス基板などの光透過性非晶質基板を用い、該基板上に形成する画素トランジスタの半導体材料として多結晶シリコン膜を用いると共に、単結晶シリコンから形成された集積回路用能動素子を該基板上に搭載する半導体装置の製造方法に適用できる。
【図面の簡単な説明】
【０１１７】
【図１】本発明の実施の一形態に係る表示用デバイスであって、レーザによって多結晶シリコン膜を形成する前の状態を示した図であり、（ａ）は上面図、（ｂ）は（ａ）におけるＡＡ´線断面図、（ｃ）は（ａ）におけるＢＢ´線断面図である。
【図２】図１の表示用デバイスにおけるヒートシンク膜の膜厚と、該ヒートシンク膜に対する波長３０８ｎｍのエキシマレーザの反射率を示したグラフであって、横軸は該ヒートシンク膜の膜厚ｄ（ｎｍ）を示し、縦軸は該反射率を示す。
【図３】本発明の異なる実施の形態に係る表示用デバイスであって、レーザによって多結晶シリコン膜を形成する工程前の表示用デバイスを示した図であり、（ａ）は上面図、（ｂ）は（ａ）におけるＣＣ´線の断面図、（ｃ）は（ａ）におけるＤＤ´線断面図である。
【図４】本発明の実施の一形態に係る貼付デバイスの断面を示した模式図である。
【図５】図４の貼付デバイスを貼り合わせた直後の表示用デバイスの断面を示した模式図である。
【図６】上記貼付デバイスの一部を剥離した状態の上記表示用デバイスの断面を示した模式図である。
【図７】表示用能動素子および集積回路用能動素子を形成した上記表示用基板の断面を示した模式図である。
【図８】ベースコート絶縁膜の凸凹を示す模式図であって、縦軸のスケールは膜厚を示し、横軸のスケールは絶縁性基板の面方向の長さを示す。
【図９】（ａ）は、単結晶シリコンウエハを示す斜視図であり、（ｂ）は、集積回路の微細加工プロセスを経た後の単結晶シリコンウエハを示す斜視図である。
【図１０】貼付デバイスの製造工程を説明するための模式図であり、（ａ）は図９（ａ）の単結晶シリコン基板の一部を示した図であり、（ｂ）はゲート絶縁膜を形成する工程を示した図であり、（ｃ）はゲート電極膜をパターニングする工程を示した図であり、（ｄ）はソース・ドレイン領域を形成する工程を示した図であり、（ｅ）は層間絶縁膜を形成する工程を示した図である。
【符号の説明】
【０１１８】
１    絶縁性基板
１ａ  ガラス基板
１ｂ  ベースコート絶縁膜
３ａ  非晶質シリコン膜
３ｂ  多結晶シリコン膜
４    ヒートシンク膜
６    ゲート電極膜
６ａ  配線コンタクト部
７    ゲート絶縁膜
９    層間絶縁膜
１１    単結晶シリコン層
１１ａ  ソース・ドレイン部
１１ｂ  チャネル部
１１ｃ  不要領域
１２    ゲート電極膜
１３    ゲート絶縁膜
１４    ソース・ドレイン部
１７    境界
１８    層間絶縁膜
２０    貼付デバイス
２１    配線
２２    配線
２５    集積回路用能動素子（第２能動素子）
２６    接続配線
２７    表示用能動素子（第１能動素子）
３０    表示用デバイス（半導体装置）
【図１】
2005217050.tif 000003
【図２】
2005217050.tif 000004
【図３】
2005217050.tif 000005
【図４】
2005217050.tif 000006
【図５】
2005217050.tif 000007
【図６】
2005217050.tif 000008
【図７】
2005217050.tif 000009
【図８】
2005217050.tif 000010
【図９】
2005217050.tif 000011
【図１０】
2005217050.tif 000012