(57)【要約】【課題】  制御回路の構成を簡略化させると共にリレーオン時及びリレーオフ時のゼロクロス制御を可能にするリレー制御装置を提供すること。【解決手段】  周波数検出手段と、ゼロクロスポイント検出手段と、ゼロクロスポイント検出手段によって検出された立下りゼロクロスポイント間の時間(Ｔ：交流周期)を算出する交流周期検出手段と、交流周期検出手段によって算出された交流周期(Ｔ)とリレーの定格動作遅延時間（ｔ１）とからリレー動作信号を出力するタイミングを決定して任意のゼロクロスポイントを起算点としてそこから仮のリレー制御遅延時間（ｔ２）後にリレー動作信号を出力し、該リレー動作信号の出力からリレー接点の実際の動作までの真のリレー動作遅延時間（ｔ３）を算出するリレー動作遅延時間算出手段とを具備したもの。  【選択図】  図３
2005216649.tif 000002
【特許請求の範囲】
【請求項１】
リレーのリレー接点に印加される交流電源の周波数（Ｎ）を検出する周波数検出手段と、
上記交流電源の立下りゼロクロスポイントを検出するゼロクロスポイント検出手段と、
上記ゼロクロスポイント検出手段によって検出された立下りゼロクロスポイント間の時間(Ｔ：交流周期)を算出する交流周期検出手段と、
上記交流周期検出手段によって算出された交流周期(Ｔ)と上記リレーの定格動作遅延時間（ｔ１）とからリレー動作信号を出力するタイミングを決定して任意のゼロクロスポイントを起算点としてそこから仮のリレー制御遅延時間（ｔ２）後にリレー動作信号を出力し、該リレー動作信号の出力から上記リレー接点の実際の動作までの真のリレー動作遅延時間（ｔ３）を算出するリレー動作遅延時間算出手段と、
を具備したことを特徴とするリレー制御装置。
【請求項２】
請求項１記載のリレー制御装置において、
上記リレー動作遅延時間算出手段によって算出された真のリレー動作遅延時間（ｔ３）に基づいてリレー動作信号を出力するタイミング、すなわち、上記仮のリレー制御遅延時間（ｔ２）を補正して真のリレー制御遅延時間（ｔ２´）を算出し該真のリレー制御遅延時間（ｔ２´）に基づいてリレー動作信号を出力させることによりリレー接点の動作のタイミングを上記ゼロクロスポイントに一致させる制御手段と、
を具備したことを特徴とするリレー制御装置。
【請求項３】
請求項１又は請求項２記載のリレー制御装置において、
上記リレー動作遅延時間算出手段は、次の式に基づいてリレー動作信号を出力するタイミング、すなわち、上記仮のリレー制御遅延時間（ｔ２）を決定することを特徴とするリレー制御装置。
ｔ２＝３／４Ｔ−ｔ１
ｔ１：リレーの定格動作遅延時間
ｔ２：仮のリレー制御遅延時間
【請求項４】
請求項１又は請求項２記載のリレー制御装置において、
上記リレー動作遅延時間算出手段は、交流電源波形の「＋」の領域であってピークを外した範囲内でリレー接点に動作させてリレー動作遅延時間を算出するものであることを特徴とするリレー制御装置。
【請求項５】
請求項４記載のリレー制御装置において、
上記リレー動作遅延時間算出段は、次の式に基づいてリレー動作信号を出力するタイミング、すなわち、上記仮のリレー制御遅延時間（ｔ２）を決定することを特徴とするリレー制御装置。
ｔ２＝Ｔ×ａ−ｔ１
ｔ１：リレーの定格動作遅延時間
ｔ２：仮のリレー制御遅延時間
ａ  ：０．５＜ａ＜１．０
【請求項６】
請求項５記載のリレー制御装置において、
上記乗数（ａ）の値を変えて複数回計測することを特徴とするリレー制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リレーを制御するリレー制御装置に係り、特に、複雑な回路構成を要することなく、リレー接点の動作タイミングを交流電源のゼロクロスポイントに一致させることを可能にし、それによって、リレー接点の劣化を防止してその寿命の延長を図ることができるように工夫したものに関する。
【背景技術】
【０００２】
例えば、各種電気機器等の制御装置においては、機械的なリレー接点を有するリレー回路が使用されている。その際、リレー接点の両極間の電位差によりリレー接点の両極間に気体放電、例えば、グロー放電やアーク放電が発生することがある。このような放電現象が発生すると、上記リレー接点が溶着したり或いは接触不良が発生することがあり、それによって、リレー接点の寿命が短くなってしまうという問題があった。
【０００３】
そこで、このような問題点を解決するものとして、例えば、特許文献１に開示されているような発明が提案されている。
【０００４】
【特許文献１】特開平８−１７１８４３号公報
【０００５】
上記特許文献１に開示されているリレー制御回路は、概略次のような構成をなしている。
まず、リレー接点に印加される交流電源のゼロクロスポイントを検出するゼロクロスポイント検出手段がある。ここでいうゼロクロスポイントとは、交流電源の波形において「０Ｖ」になるポイントである。又、このゼロクロスポイント検出手段により検出したゼロクロスポイント間の時間幅（Ｔ／２、Ｔ：交流周期）を検出する時間幅検出手段がある。又、上記リレーが動作するときの動作遅延時間を検出する動作遅延時間検出手段がある。そして、別途設けられた補正時間演算手段によって、上記時間幅検出手段により検出したゼロクロスポイント間の時間幅と上記動作遅延時間検出手段により検出した動作遅延時間とを基に、上記リレー接点が動作するタイミングを上記ゼロクロスポイントに一致させるための補正時間量を演算し、又、出力手段によって、上記補正時間量演算手段により演算して求めた補正時間量により出力タイミングの補正された制御信号を出力するように構成されている。それによって、リレー接点の動作のタイミングをゼロクロスポイントに一致させ、リレー接点の開閉の際に発生する気体放電を抑制してリレー接点の寿命を延長させようとするものである。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記従来の構成によると次のような問題があった。
まず、上記特許文献１に開示されているリレー制御回路の場合には、その回路構成が複雑であるという問題があった。具体的には、所望の制御を実現するために、整流回路やフォトカプラ回路等を必要とし、それによって、回路を構成する電子部品の点数が増大して、構成を複雑化させてしまうものである。
又、別の問題として、リレーをオフする場合におけるゼロクロス制御ができないという問題もあった。つまり、特許文献１記載の発明の場合には、フォトカプラ回路の波形変化によってリレー接点の実動作を検出するようにしているが、リレーがオンした後はフォトカプラ回路の出力波形は変化せず、その為、リレーがオフしたタイミングを検出することができず、リレーオフ時のゼロクロス制御ができないものである。
【０００７】
本発明はこのような点に基づいてなされたものでその目的とするところは、制御回路の構成を簡略化させると共にリレーオフ時のゼロクロス制御を可能にするリレー制御装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するべく本願発明の請求項１によるリレー制御装置は、リレーのリレー接点に印加される交流電源の周波数（Ｎ）を検出する周波数検出手段と、上記交流電源の立下りゼロクロスポイントを検出するゼロクロスポイント検出手段と、上記ゼロクロスポイント検出手段によって検出された立下りゼロクロスポイント間の時間(Ｔ：交流周期)を算出する交流周期検出手段と、上記交流周期検出手段によって算出された交流周期(Ｔ)と上記リレーの定格動作遅延時間（ｔ１）とからリレー動作信号を出力するタイミングを決定して任意のゼロクロスポイントを起算点としてそこから仮のリレー制御遅延時間（ｔ２）後にリレー動作信号を出力し、該リレー動作信号の出力から上記リレー接点の実際の動作までの真のリレー動作遅延時間（ｔ３）を算出するリレー動作遅延時間算出手段と、を具備したことを特徴とするものである。
又、請求項２によるリレー制御装置は、請求項１記載のリレー制御装置において、上記リレー動作遅延時間算出手段によって算出された真のリレー動作遅延時間（ｔ３）に基づいてリレー動作信号を出力するタイミング、すなわち、上記仮のリレー制御遅延時間（ｔ２）を補正して真のリレー制御遅延時間（ｔ２´）を算出し該真のリレー制御遅延時間（ｔ２´）に基づいてリレー動作信号を出力させることによりリレー接点の動作のタイミングを上記ゼロクロスポイントに一致させる制御手段と、を具備したことを特徴とするものである。
又、請求項３によるリレー制御装置は、請求項１又は請求項２記載のリレー制御装置において、上記リレー動作遅延時間算出手段は、次の式に基づいてリレー動作信号を出力するタイミング、すなわち、上記仮のリレー制御遅延時間（ｔ２）を決定することを特徴とするものである。
ｔ２＝３／４Ｔ−ｔ１
ｔ１：リレーの定格動作遅延時間
ｔ２：仮のリレー制御遅延時間
又、請求項４によるリレー制御装置は、請求項１又は請求項２記載のリレー制御装置において、上記リレー動作遅延時間算出手段は、交流電源波形の「＋」の領域であってピークを外した範囲内でリレー接点に動作させてリレー動作遅延時間を算出するものであることを特徴とするものである。
又、請求項５によるリレー制御装置は、請求項４記載のリレー制御装置において、上記リレー動作遅延時間算出段は、次の式に基づいてリレー動作信号を出力するタイミング、すなわち、上記仮のリレー制御遅延時間（ｔ２）を決定することを特徴とするものである。
ｔ２＝Ｔ×ａ−ｔ１
ｔ１：リレーの定格動作遅延時間
ｔ２：仮のリレー制御遅延時間
ａ  ：０．５＜ａ＜１．０
又、請求項６によるリレー制御装置は、請求項５記載のリレー制御装置において、上記乗数（ａ）の値を変えて複数回計測することを特徴とするものである。
【発明の効果】
【０００９】
以上述べたように本発明によるリレー制御装置によると、リレーのリレー接点に印加される交流電源の周波数（Ｎ）を検出する周波数検出手段と、上記交流電源の立下りゼロクロスポイントを検出するゼロクロスポイント検出手段と、上記ゼロクロスポイント検出手段によって検出された立下りゼロクロスポイント間の時間(Ｔ：交流周期)を算出する交流周期検出手段と、上記交流周期検出手段によって算出された交流周期(Ｔ)と上記リレーの定格動作遅延時間（ｔ１）とからリレー動作信号を出力するタイミングを決定して任意のゼロクロスポイントを起算点としてそこから仮のリレー制御遅延時間（ｔ２）後にリレー動作信号を出力し、該リレー動作信号の出力から上記リレー接点の実際の動作までの真のリレー動作遅延時間（ｔ３）を算出するリレー動作遅延時間算出手段と、を具備した構成になっているので、まず、リレーを制御するための回路の構成を簡略化させることができる。すなわち、従来例に挙げた特許文献１に記載された発明のように、整流回路やフォトカプラ回路等を必要としないからであり、又、そのような簡略化された回路であっても、所望のリレー制御を確実に実行して、リレーのリレー接点の閉成・開成動作のタイミングを、交流電源のゼロクロスポイントに一致させることができるからである。それによって、リレー接点の劣化を防止して寿命の延長を図ることができるものである。
又、リレーのオン動作はもとより、オフ動作時にも所望のゼロクロス制御を実行することができる。これは、リレー接点の開成動作を検知することができるからであり、よって、リレーのオン動作時はもとよりオフ動作時においても所望のゼロクロス制御が可能になり、リレーの寿命を確実に延長させることができる。
又、リレー動作遅延時間算出手段として、交流電源波形の「＋」の領域であってピークを外した範囲内でリレー接点に動作させてリレー動作遅延時間を算出するものとして構成した場合には、リレー動作遅延時間算出時におけるリレー接点の劣化をも軽減することができるので、リレー接点の劣化をさらに効果的に防止して寿命の延長を図ることができる。  
【発明を実施するための最良の形態】
【００１０】
以下、図１乃至図７を参照して本発明の第１の実施の形態を説明する。まず、図１を参照して、本実施の形態によるリレー制御装置の要部を構成を説明する。交流電源接続用端子１、３があり、リレー制御装置はこれら交流電源接続用端子１、３を介して、交流電源（ＡＣ１００Ｖ）に接続されることになる。上記交流電源接続端子１、３には、リレー５を介して負荷８が接続されている。上記リレー５は、励磁コイル７とリレー接点９とから構成されている。上記励磁コイル７の一端側は、トランジスタ回路１１を介して接地されている。又、励磁コイル７の他端側はマイクロコンピュータ１３に接続されている。
【００１１】
上記リレー接点９の一端側は交流電源接続用端子３に接続されていて、他端側は負荷８に接続されていると共に上記マイクロコンピュータ１３に接続されている。又、上記トランジスタ回路１１も上記マイクロコンピュータ１３に接続されている。
【００１２】
上記負荷８としては、例えば、電気カーペットのヒータ等が想定される。
尚、図１中符号１５、１７、１９、２１、２２、２４は抵抗であり、符号２３はコンデンサであり、符号２５、２７はダイオードである。又、交流電源接続用端子１からマイクロコンピュータ１３への入力ポートがポートＡ４５であり、負荷８からマイクロコンピュータ１３への入力ポートがポートＢ４７である。
【００１３】
又、上記マイクロコンピュータ１３には、交流電源の周波数（Ｎ）を検出する交流電源周波数検出手段３１、交流電源の立下りゼロクロスポイントを検出するゼロクロスポイント検出手段３３、タイマ３５、交流電源の交流周期（Ｔ）を検出する交流周期検出手段３７、この交流周期検出手段３７によって算出された交流周期(Ｔ)とリレー５の定格動作遅延時間（ｔ１）とからリレー動作信号を出力するタイミングを決定して任意のゼロクロスポイントを起算点としてそこから仮のリレー制御遅延時間（ｔ２）後にリレー動作信号を出力し、該リレー動作信号の出力から上記リレー接点９の実際の動作までの真のリレー動作遅延時間（ｔ３）を算出するリレー動作遅延時間算出手段３９、このリレー動作遅延時間算出手段３９によって算出された真のリレー動作遅延時間（ｔ３）に基づいてリレー動作信号を出力するタイミング、すなわち、上記仮のリレー制御遅延時間（ｔ２）を補正して真のリレー制御遅延時間（ｔ２´）を算出し該真のリレー制御遅延時間（ｔ２´）に基づいてリレー動作信号を出力させることによりリレー接点９の動作のタイミングを上記ゼロクロスポイントに一致させる制御手段４１、レジスタ４３、等が設けられている。
【００１４】
次に、図２乃至図５を参照して、リレー５をオンさせる場合の制御内容について説明する。まず、図２及び図３を参照して、リレー５をオンする場合の真のリレー制御遅延時間（ｔ２´）の算出に関して説明する。図２のフローチャートに沿って説明すると、まず、ステップＳ１において、初期設定を行う。ここでいう初期設定とは、マイクロコンピュータ１３における入出力ポート、レジスタ４３、タイマ３５のリセット等を意味している。次いで、ステップＳ２に移行して、交流電源の周波数（Ｎ）を計測する。すなわち、交流電源は図３に示すような正弦波形をなしている。又、ポートＡ４５を介して入力される入力波形の立下り割込みを検出することにより、上記交流波形のゼロクロスポイント（０Ｖの位置）を検出することができ、よって、一定時間内に発生したポートＡ４５を介して入力される入力波形の立下り割込みの数を計数することにより、交流電源の周波数（Ｎ）を算出することができる。
【００１５】
次に、ステップＳ３に移行して、上記ポートＡ４５を介して入力される入力波形の立下り割込みを検出することにより、交流電源のゼロクロスポイントを検出する。次いで、ステップＳ４に移行する。このステップＳ４では次のような処理が実行される。まず、ステップＳ２で求めた周波数（Ｎ）より交流周期（Ｔ）を算出する。一方、リレー５には定格リレー動作遅延時間（ｔ１）があり、これらの値に基づいて、次の式（Ｉ）より仮のリレー制御遅延時間（ｔ２）を算出する。
ｔ2＝３／４Ｔ−ｔ1―――（Ｉ）
Ｔ  ：交流周期
ｔ１：定格動作遅延時間
ｔ２：仮のリレー制御遅延時間
【００１６】
次に、ステップＳ５に移行して、ステップＳ３において検出したゼロクロスポイントを起算点として、そこから上記仮のリレー制御遅延時間（ｔ２）後にリレーオン動作出力を実行する。リレー５の実際の動作遅延時間が定格動作遅延時間（ｔ１）通りであれば、図３においてＡＣピーク時にリレー接点９の閉成動作が実行されるわけであるが、実際には定格通りにはなっていない。
【００１７】
次に、ステップＳ６に移行して、リレー接点９の動作時間を測定する。すなわち、リレー接点９が閉成すると、図３に示すように、ポートＢ４７を介して入力される入力波形が立下り、それによって、リレー接点９の動作時間を測定するものである。そして、その測定した時間がリレー５の実際の動作遅延時間（ｔ３）となる。
【００１８】
次に、ステップＳ７に移行して、計測したリレー５の実際の動作遅延時間（ｔ３）を記憶する。次いで、ステップＳ８に移行して、ゼロクロスポイント
を起算点としてそこから真のリレー制御遅延時間（ｔ２´）を算出する。そして、この算出した真のリレー制御遅延時間（ｔ２´）を記憶するものである（ステップＳ９）。
【００１９】
次に、図２のフローチャートに示した情報処理によって求めたリレー５の真の制御遅延時間（ｔ２´）を使用して、実際にリレー５を制御する場合について、図４及び図５を参照して説明する。
まず、ステップＳ１１において、ゼロクロスポイントを検出する。これは、図５に示すように、ポートＡ４５を介して入力される入力波形の立下りを検知することにより検出される。次に、ステップＳ１２に移行して、タイマ３５を起動させる。次いで、ステップＳ１３に移行して、ゼロクロスポイントの検出を起算点として、所定時間、すなわち、リレー５の真の制御遅延時間（ｔ２´）が経過したか否かを判別する。
【００２０】
リレー５の真の制御遅延時間（ｔ２´）が経過したと判別された場合は、ステップＳ１４に移行して、タイマ３５を停止すると共に、ステップＳ１５に移行して、リレー動作信号を出力する。それによって、そこからリレー５の実際の動作遅延時間（ｔ３）後に、リレー接点９の閉成動作が実行されることになり、図５に示すように、そのタイミングがまさにゼロクロスポイントということになる。これに対して、ステップＳ１３において、リレー５の真の制御遅延時間（ｔ２´）が未だ経過していないと判別された場合には、経過するまで繰り返し判別を繰り返すことになる。
【００２１】
次に、リレー５をオフさせる場合の制御について説明する。まず、図６及び図７を参照して、リレー５をオフする場合のリレー制御遅延時間の算出に関して説明する。図６のフローチャートに沿って説明すると、まず、ステップＳ２１において、初期設定を行う。ここでいう初期設定とは、マイクロコンピュータ１３におけるレジスタ４３やタイマ３５のリセット等を意味している。次いで、ステップＳ２２に移行して、交流電源の周波数（Ｎ）を計測する。すなわち、交流電源は図７に示すような正弦波形をなしている。又、ポートＡ４５を介して入力される入力波形の立下り割込みを検出することにより、上記交流波形のゼロクロスポイント（０Ｖの位置）を検出することができ、よって、一定時間内に発生したポートＡ４５を介して入力される入力波形の立下り割込みの数を計数することにより、交流電源の周波数（Ｎ）を算出することができる。
【００２２】
次に、ステップＳ２３に移行して、上記ポートＡ４５を介して入力される入力波形の立下り割込みを検出することにより、交流電源のゼロクロスポイントを検出する。次いで、ステップＳ２４に移行する。このステップＳ２４では次のような処理が実行される。まず、ステップＳ２２で求めた周波数（Ｎ）より交流周期（Ｔ）を算出する。一方、リレー５には定格リレー動作遅延時間（ｔ１）があり、これらの値に基づいて、次の式（ＩＩ）より仮のリレー制御遅延時間（ｔ２）を算出する。
ｔ2＝３／４Ｔ−ｔ1―――（ＩＩ）
Ｔ  ：交流周期
ｔ１：定格動作遅延時間
ｔ２：仮のリレー制御遅延時間
尚、前述したリレーをオンさせる制御の場合における定格動作遅延時間（ｔ１）とリレーをオフさせる制御の場合における定格動作遅延時間（ｔ１）とでは実際の値を異なるものであるが｛したがって、仮のリレー制御遅延時間（ｔ２）も実際の値は異なる｝、説明上何れも（ｔ１）、（ｔ２）としている。
【００２３】
次に、ステップＳ２５に移行して、ステップＳ２３において検出したゼロクロスポイントを起算点として、そこから上記仮のリレー制御遅延時間（ｔ２）後にリレーオフ動作出力を実行する。リレー５の動作遅延時間が定格動作遅延時間（ｔ１）通りであれば、図７においてＡＣピーク時に接点９の開成動作が実行されるわけであるが、実際には定格通りにはなっていない。
【００２４】
次に、ステップＳ２６に移行して、リレー接点９の動作時間を測定する。すなわち、リレー接点９が開成すると、図７に示すように、ポートＢ４７を介して入力される入力波形が立上り、それによって、リレー接点９の動作時間を測定するものである。そして、その測定した時間がリレー５の実際の動作遅延時間（ｔ３）となる。
【００２５】
次に、ステップＳ２７に移行して、計測したリレー５の実際の動作遅延時間（ｔ３）を記憶する。次いで、ステップＳ２８に移行して、ゼロクロスポイントからの真のリレー制御遅延時間（ｔ２´）を算出する。そして、この算出した真のリレー制御遅延時間（ｔ２´）を記憶するものである（ステップＳ２９）。
【００２６】
次に、図６のフローチャートに示した情報処理によって求めたリレー５の真のリレー制御遅延時間（ｔ２´）を使用して、実際にリレー５を制御する場合について、図８及び図９を参照して説明する。
まず、ステップＳ３１において、ゼロクロスポイントを検出する。これは、図９に示すように、ポートＡ４５を介して入力される入力波形の立下りを検知することにより検出される。次に、ステップＳ３２に移行して、タイマ３５を起動させる。次いで、ステップＳ３３に移行して、ゼロクロスポイントの検出を起算点として、所定時間、すなわち、リレー５の真のリレー制御遅延時間（ｔ２´）が経過したか否かを判別する。
【００２７】
リレー５の真のリレー制御遅延時間（ｔ２´）が経過したと判別された場合は、ステップＳ３４に移行して、タイマ３５を停止すると共に、ステップＳ３５に移行して、リレー動作信号を出力する。それによって、そこからリレー５の実際の動作遅延時間（ｔ３）後に、リレー接点９の開成動作が実行されることになり、図９に示すように、そのタイミングがまさにゼロクロスポイントに一致することになる。これに対して、ステップＳ３３において、リレー５の真の制御遅延時間（ｔ２´）が未だ経過していないと判別された場合には、経過するまで繰り返し判別を繰り返すことになる。
【００２８】
以上本実施の形態によると次のような効果を奏することができる。
まず、リレー５を制御するための回路の構成を簡略化させることができる。すなわち、従来例に挙げた特許文献１に記載された発明のように、整流回路やフォトカプラ回路等を必要としないからであり、又、そのような簡略化された回路であっても、所望のリレー制御を確実に実行して、リレー５のリレー接点９の閉成・開成動作のタイミングを、交流電源のゼロクロスポイントに確実に一致させることができるものである。それによって、リレー接点９の劣化を防止して寿命の延長を図ることができるものである。
又、この実施の形態の場合には、リレー５のオン動作はもとより、オフ動作時にも所望のゼロクロス制御を実行することができる。これは、ポートＢ波形の立上がりによって、リレー接点９の開成動作を検知することができるからである。よって、リレー５のオン動作時はもとよりオフ動作時においても所望のゼロクロス制御が可能になり、リレー５の寿命を確実に延長させることができる。
【００２９】
次に、図１０を参照して本発明の第２の実施の形態を説明する。前記第１の実施の形態の場合には、リレー５の実際の動作遅延時間（ｔ３）を計測するに際して、式（Ｉ）、式（ＩＩ）に基づいて、仮のリレー制御遅延時間（ｔ２）を算出し、それによって、交流波形の「＋」のＡＣピーク時においてリレー５のリレー接点９を動作させて、実際の動作遅延時間（ｔ３）を計測するようにしていた。その際、僅かではあるが、リレー５のリレー接点９を劣化させることになる。
【００３０】
そこで、この第２の実施の形態の場合には、リレー５のリレー接点９を交流波形の「＋」の領域内であってできるだけピーク値を外れた領域にて動作させるように工夫したものである。そこで、次の式（ＩＩＩ）に沿って仮のリレー制御遅延時間（ｔ２）を算出するようにしたものである。
ｔ2＝Ｔ×ａ−ｔ1―――（ＩＩＩ）
Ｔ  ：交流周期
ｔ１：定格動作遅延時間
ｔ２：仮のリレー制御遅延時間
ａ  ：乗数、０．５＜ａ＜０．９
【００３１】
具体的には、乗数ａ を「０．６」、「０．９」に設定して、２回の計測を行ったものである。その様子を図１０に示す。図１０（ａ）は乗数ａを「０．６」として計測したときの図であり、図１０（ｂ）は乗数ａを「０．９」として計測したときの図である。そして、この場合には、２回の計測の平均値を算出して、それをリレー５の実際の動作遅延時間（ｔ３）とするものでる。
尚、乗数ａの値によっては、リレー５のリレー接点９の動作タイミングが交流波形の「−」の領域に入り込んでしまう場合が想定される。但し、２回の計測の何れもがそのような領域に入り込むことは考え難く、よって、その場合には、何れか一方の計測値に基づいて、それをリレー５の実際の動作遅延時間（ｔ３）とするものでる。
尚、図１０中符号（ｔｘ）は動作遅延時間計測範囲を示している。
【００３２】
以上、この第２の実施の形態によると、前記第１の実施の形態の場合と同様の効果を奏することができると共に、リレー５の実際の動作遅延時間（ｔ３）を計測する際のリレー接点９への負荷を軽減させることができるので、リレー５のリレー接点９の劣化をさらに軽減させて寿命の延長を図ることができる。
【００３３】
尚、本発明は前記第１、第２の実施の形態に限定されるものではない。
まず、図１に示したリレー制御装置の回路構成は、あくまで一例であり、様々な構成が考えられる。
【産業上の利用可能性】
【００３４】
本発明は、複雑な回路構成を要することなく、リレー接点の動作タイミングを交流電源のゼロクロスポイントに一致させることを可能にし、それによって、簡単な構成でリレー接点の劣化を防止してその寿命の延長を図ることができるように工夫したリレー制御装置に係り、例えば、電気カーペット等の各種電気機器に使用されているリレー制御装置として最適である。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１の実施の形態を示す図で、リレー制御装置の要部の構成を示す回路図である。
【図２】本発明の第１の実施の形態を示す図で、リレーオン動作時の制御に関して、真のリレー制御遅延時間（ｔ２´）を算出するための手順を示すフローチャートである。
【図３】本発明の第１の実施の形態を示す図で、リレーオン動作時の制御に関して、真のリレー制御遅延時間（ｔ２´）を算出する際の各部の時系列的な変化を示すタイミングチャートである。
【図４】本発明の第１の実施の形態を示す図で、リレーオン動作時の制御に関して、実際の制御の手順を示すフローチャートである。
【図５】本発明の第１の実施の形態を示す図で、リレーオン動作時の制御に関して、実際の制御時の各部の時系列的な変化を示すタイミングチャートである。
【図６】本発明の第１の実施の形態を示す図で、リレーオフ動作時の制御に関して、真のリレー制御遅延時間（ｔ２´）を算出するための手順を示すフローチャートである。
【図７】本発明の第１の実施の形態を示す図で、リレーオフ動作時の制御に関して、真のリレー制御遅延時間（ｔ２´）を算出する際の各部の時系列的な変化を示すタイミングチャートである。
【図８】本発明の第１の実施の形態を示す図で、リレーオフ動作時の制御に関して、実際の制御の手順を示すフローチャートである。
【図９】本発明の第１の実施の形態を示す図で、リレーオフ動作時の制御に関して、実際の制御時の各部の時系列的な変化を示すタイミングチャートである。
【図１０】本発明の第２の実施の形態を示す図で、交流波形に基づいて制御の内容を示す図で、図１０（ａ）は乗数ａを０．６とした場合、図１０（ｂ）は乗数ａを０．９とした場合を夫々示している。
【符号の説明】
【００３６】
１  交流電源接続用端子
３  交流電源接続用端子
５  リレー
７  励磁コイル
８  負荷
９  リレー接点
１３  マイクロコンピュータ
【図１】
2005216649.tif 000003
【図２】
2005216649.tif 000004
【図３】
2005216649.tif 000005
【図４】
2005216649.tif 000006
【図５】
2005216649.tif 000007
【図６】
2005216649.tif 000008
【図７】
2005216649.tif 000009
【図８】
2005216649.tif 000010
【図９】
2005216649.tif 000011
【図１０】
2005216649.tif 000012