(57)【要約】 【課題】  特にアクティブマトリクス基板において用いられ得る、基板の製造の早い段階において欠陥を有するスイッチング素子を検出することを可能にする基板および方法を提供すること。【解決手段】  本発明による基板は、画素電極への接続用の第１の端子と、データラインに接続された第２の端子と、スイッチング素子を選択的にイネーブルするイネーブル信号を受信し、第１の端子を第２の端子に接続する第３の端子とを有するスイッチング素子を含む。基板には、さらに、基板上に集積された、スイッチング素子の動作についての情報を取得するテスト手段が設けられる。テスト手段は、スイッチング素子がそれぞれの測定について異なる状態であると想定される、データラインの容量の２回の測定を行う。【選択図】  図３（ａ）
2005024558.tif 000002
【特許請求の範囲】
【請求項１】
基板（１４）であって、該基板は、
スイッチング素子（８）であって、画素電極（１１）への接続用の第１の端子、データライン（Ｓｉ）に接続された第２の端子、および、該スイッチング素子（８）を選択的にイネーブルするイネーブル信号を受信し、該第１の端子を該第２の端子に接続する、第３の端子を有する、スイッチング素子（８）と、
該スイッチング素子（８）の動作についての情報を取得するテスト手段（１８）と
を備え、該テスト手段は、用いられるときに、該スイッチング素子（８）が異なる２つの状態であると想定される該データライン（Ｓｉ）の容量についての情報を取得する、基板。
【請求項２】
前記スイッチング素子の動作についての情報を取得するために前記テスト手段（１８）を制御する制御手段（２）をさらに備える、請求項１に記載の基板。
【請求項３】
第１の期間において、前記制御手段（２）は、前記スイッチング素子の前記第２の端子へのイネーブル信号の印加を防ぎ、該イネーブル信号の印加が防がれている間に、前記テスト手段（１８）は前記データライン（Ｓｉ）の容量の値についての第１の情報を取得する、請求項２に記載の基板。
【請求項４】
第２の期間において、前記制御手段（２）は、前記スイッチング素子（８）の前記第２の端子への前記イネーブル信号の印加を可能にし、該イネーブル信号が該スイッチング素子の該第２の端子に印加されている間に、前記テスト手段（１８）は前記データライン（Ｓｉ）の容量の値についての第２の情報を取得する、請求項３に記載の基板。
【請求項５】
前記テスト手段（１８）は、前記データライン（Ｓｉ）の容量と基準キャパシタの容量との間の差を判定するように調節されている、請求項１〜４のいずれかに記載の基板。
【請求項６】
前記テスト手段（１８）はセンスアンプ（１５）を含む、請求項１〜５のいずれかに記載の基板。
【請求項７】
前記テスト手段（１８）は、前記データラインの容量について取得した情報から、前記スイッチング素子の動作についての情報を取得する解析手段を含む、請求項１〜６のいずれかに記載の基板。
【請求項８】
前記テスト手段（１８）は、前記データラインの容量について取得した情報から、前記スイッチング素子の動作についての情報を取得する解析手段を含み、該解析手段は、前記データライン（Ｓｉ）の容量の値についての第１の情報を、該データライン（Ｓｉ）の容量の値についての第２の情報と比較するように調節される、請求項４に記載の基板。
【請求項９】
前記テスト手段（１８）は、前記データラインの容量について取得した情報から、前記スイッチング素子の動作についての情報を取得する解析手段を含み、該解析手段は、前記データライン（Ｓｉ）の容量の値についての第１の情報および／または第２の情報を所定の閾値と比較するように調節される、請求項３または４に記載の基板。
【請求項１０】
ロウおよびカラムに並べられた複数のディスプレイ画素電極（１１）と、
複数のデータライン（Ｓｉ）であって、各データラインは、それぞれの画素電極のカラムと関連付けられている、データライン（Ｓｉ）と、
複数のスイッチング素子（８）であって、各スイッチング素子（８）は、該画素電極（１１）のうちの対応する画素電極に接続された第１の端子、該画素電極（１１）のうちの対応する画素電極に関連付けられたデータライン（Ｓｉ）に接続された第２の端子、および、該スイッチング素子を選択的にイネーブルするイネーブル信号を受信し、該第１の端子を該第２の端子に接続する第３の端子を有する、複数のスイッチング素子（８）と
をさらに備え、前記制御手段（２）は、用いられるとき、該スイッチング素子（８）のそれぞれの動作についての情報を取得するために前記テスト手段（１８）を制御するように調節されている、請求項２〜９のいずれかに記載の基板。
【請求項１１】
請求項１〜６のいずれかに記載の基板（１４）と、前記テスト手段（１８）からの出力を受信し、該テスト手段からの出力から、前記スイッチング素子（８）の情報を取得する解析手段とを含む組合せ。
【請求項１２】
請求項１〜１０のいずれかに記載の基板（１４）を含むディスプレイデバイス。
【請求項１３】
請求項１〜１０のいずれかに記載の基板（１４）と、該基板（１４）に対向して配置されたカウンタ基板（４２）と、該基板と該カウンタ基板との間に配置された液晶材料とを含む、ディスプレイデバイス。
【請求項１４】
基板（１４）のスイッチング素子（８）をテストする方法であって、該スイッチング素子は、画素電極（１１）への接続用の第１の端子と、データライン（Ｓｉ）に接続された第２の端子と、該スイッチング素子（８）を選択的にイネーブルするイネーブル信号を受信し、該第１の端子を該第２の端子に接続する第３の端子とを有し、該スイッチング素子をテストする方法は、該スイッチング素子（８）が異なる２つの状態であると想定される該データライン（Ｓｉ）の容量についての情報を取得するステップを包含する、方法。
【請求項１５】
イネーブル電圧が前記スイッチング素子（８）の前記第２の端子に印加されていないときに、前記データライン（Ｓｉ）の容量の値についての第１の情報を取得するステップをさらに包含する、請求項１４に記載の方法。
【請求項１６】
イネーブル電圧が前記スイッチング素子（８）の前記第２の端子に印加されているときに、前記データライン（Ｓｉ）の容量の値についての第２の情報を取得するステップをさらに包含する、請求項１４または１５に記載の方法。
【請求項１７】
イネーブル電圧が前記スイッチング素子（８）の前記第２の端子に印加されているときに、前記データライン（Ｓｉ）の容量の値についての第２の情報を取得するステップと、該データライン（Ｓｉ）の容量の値についての第１の情報を、該データライン（Ｓｉ）の容量の値についての第２の情報と比較するステップをさらに包含する、請求項１５に記載の基板。
【請求項１８】
前記データライン（Ｓｉ）の容量の値についての第１の情報および／または第２の情報を予め設定された閾値と比較するステップをさらに包含する、請求項１５または１６に記載の方法。
【請求項１９】
前記データライン（Ｓｉ）の容量の値についての第１の情報が、該データラインの容量の値についての第２の情報と実質的に類似する場合、該データラインの容量の値についての第１の情報および第２の情報を、所定の閾値と比較するさらなるステップを包含する、請求項１７に記載の方法。
【請求項２０】
前記データライン（Ｓｉ）の容量の値についての情報として、該データライン（Ｓｉ）の容量と基準キャパシタの容量との間の差を判定するステップをさらに包含する、請求項１４〜１９のいずれかに記載の方法。
【請求項２１】
前記データライン（Ｓｉ）の容量と前記基準キャパシタの容量との間の差に比例する大きさを有する電圧を生成するステップをさらに包含する、請求項２０に記載の方法。
【請求項２２】
アクティブマトリクス基板（１４）をテストする方法であって、該アクティブマトリクス基板は、
ロウおよびカラムに並べられた複数のディスプレイ画素電極（１１）と、
複数のデータライン（Ｓｉ）であって、各データライン（Ｓｉ）は、それぞれの画素電極（１１）のカラムと関連付けられている、データライン（Ｓｉ）と、
複数のスイッチング素子（８）であって、各スイッチング素子は、該画素電極（１１）のうちの対応する画素電極に接続された第１の端子、該画素電極のうちの対応する画素電極に関連付けられたデータライン（Ｓｉ）に接続された第２の端子、および、該スイッチング素子（８）を選択的にイネーブルするイネーブル信号を受信し、該第１の端子を該第２の端子に接続する第３の端子を有する、スイッチング素子（８）と
を備え、該方法は、
イネーブル信号が該スイッチング素子（８）のいずれにも印加されないときに、各データライン（Ｓｉ）の容量についての第１の情報を取得するステップと、
イネーブル信号を他のロウのスイッチング素子に印加せずに、選択された第１のロウの各スイッチング素子（８）にイネーブル信号を印加するステップと、
該イネーブル信号が該選択された第１のロウの該スイッチング素子に印加されるときに、各データライン（Ｓｉ）の容量についての第２の情報を取得するステップと、
該選択された第１のロウの該スイッチング素子についての情報を、各データラインの容量についての該第１の情報および該第２の情報から取得するステップと
を包含する、方法。
【請求項２３】
他のロウのスイッチング素子にイネーブル信号を印加せずに、選択された第２のロウの各スイッチング素子（８）にイネーブル信号を印加するステップと、
該イネーブル信号が該選択された第２のロウの該スイッチング素子に印加されているときに、各データライン（Ｓｉ）の容量についての第３の情報を取得するステップと、
各データライン（Ｓｉ）の容量についての前記第１の情報および該第３の情報から、該選択された第２のロウの該スイッチング素子についての情報を取得するステップと
をさらに包含する、請求項２２に記載の方法。
【請求項２４】
イネーブル信号が前記スイッチング素子のいずれにも印加されないときに、各データライン（Ｓｉ）の容量についての第３の情報を取得するステップと、
他のロウのスイッチング素子にイネーブル信号を印加せずに、選択された第２のロウの各スイッチング素子（８）にイネーブル信号を印加するステップと、
該イネーブル信号が該選択された第２のロウの該スイッチング素子に印加されているときに、各データライン（Ｓｉ）の容量についての第４の情報を取得するステップと、
各データライン（Ｓｉ）の容量についての第３の情報および該第４の情報から、該選択された第２のロウのスイッチング素子についての情報を取得するステップと
をさらに包含する、請求項２２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板、例えば、各画素にポリシリコン薄膜トランジスタ（ＴＦＴ）のようなスイッチング素子を設けたアクティブマトリクス液晶ディスプレイ（ＡＭＬＣＤ）などのようなアクティブマトリクスディスプレイ用の基板に関する。より具体的には、本発明は、スイッチング素子が正常に動作しているか否かを判定するテスト手段が基板上に設けられた基板に関する。また、本発明は、このような基板を組み込んだディスプレイデバイスにも関する。
【背景技術】
【０００２】
図１は、代表的なアクティブマトリクス液晶ディスプレイデバイスを示す。デバイスは、参照符号１で図式的に示されたディスプレイ基板上に形成され、表示されるべきイメージデータとともにタイミングおよびコントロール信号を受信する入力３に接続されたタイミングおよびコントロール回路２を含む。回路２は、適切な信号を、ディスプレイソースドライバ４の形態のデータ信号発生器、およびゲートドライバ５の形態のスキャン信号発生器に供給する。
【０００３】
ディスプレイソースドライバ４は、複数のカラム電極Ｓ１、Ｓ２．．．Ｓｍに接続された複数の出力を有する。カラム電極Ｓ１、Ｓ２．．．Ｓｍは、参照符号６で示された画素（ピクセル）のアクティブマトリクスのカラムデータライン（または「ソースライン」）として機能する。カラム電極は、アクティブマトリクス６の高さにわたって伸び、それぞれのピクセルカラムのデータ入力に接続されている。同様に、ドライバ５は、マトリクス６の幅にわたって伸びるロウ電極Ｇ１、Ｇ２．．．Ｇｎに接続された複数の出力を有する。各ロウ電極は、ロウスキャンライン（または「ゲートライン」）として機能し、それぞれのピクセルロウのスキャン入力に接続されている。
【０００４】
ピクセルのうちの１つが、参照符号７でより詳細に示され、これは、標準的なアクティブマトリクス液晶タイプのピクセルである。ピクセルは、電子スイッチ８を含み、電子スイッチ８は、例えば、ソースがｉ番目のカラム電極Ｓｉに接続され、ゲートがｊ番目のロウ電極Ｇｊに接続された、ポリシリコン薄膜トランジスタの形態を有する。従って、このピクセルは、Ｐｉｊと表示される。スイッチ８のドレインは、液晶ピクセルイメージ生成素子９の一部を形成するピクセル電極１１に接続され、また、並列記憶キャパシタ１０にも接続されている。イメージディスプレイ素子９は、ピクセル電極１１と、ピクセル電極の反対側に配置されたカウンタ電極１３と、ピクセル電極１１とカウンタ電極１３との間に配置された液晶層１２とから構成される。
【０００５】
ロウおよびカラムについては、水平ロウおよび垂直カラムに限定することを意図するのではなく、イメージデータがロウごとに入力される標準的な周知の様式を参照する。ディスプレイにおいて、通常、ピクセルロウが水平に配置され、ピクセルカラムが垂直に配置されるが、これは、必須ではなく、例えば、ディスプレイ内でロウを垂直に配置してもよく、この場合、カラムは水平に配置される。
【０００６】
使用中、ディスプレイのためのイメージデータは、任意の適切なソースによって、この構成の入力３に供給され、ドライバ４および５の動作に従って、ピクセルアクティブマトリクス６によって表示される。データを特定のピクセルに書き込むため、「イネーブル」電圧が、そのピクセルのスイッチング素子に接続されたロウスキャンラインに印加される。従って、データをピクセルＰｉｊに書き込むため、「イネーブル」電圧は、ロウスキャンラインＧｊに印加されて、スイッチング素子８をオンにし、そのことにより、スイッチング素子８のソースとドレインとの間の電気伝導を可能にする。（イネーブル電圧をロウスキャンラインＧｊに印加することは、ロウスキャンラインＧｊに接続された他のスイッチング素子全てもオンにする。）結果として、ピクセル電極および記憶キャパシタは、カラム電極Ｓｉに電気的に接続され、カラム電極Ｓｉに印加された電圧は、液晶ピクセルイメージ生成素子９のピクセル電極１１に書き込まれ、また、記憶キャパシタ１０にも書き込まれる。その後、イネーブル電圧は、ロウスキャンラインＧｊから取り除かれ、スイッチング素子がオフにされる。このことによって、ピクセルは、カラム電極Ｓｉから電気的に切断され、カラム電極Ｓｉの電圧におけるその後の変化は、ピクセルＰｉｊに記憶された電圧に影響を与えない。
【０００７】
概して、図１に示すタイプのディスプレイは、ロウごとにリフレッシュされる。ピクセルイメージデータは、各フレームリフレッシュサイクルの開始を表すフレーム同期化パルスとともに、イメージフレームとして連続して供給される。ピクセルイメージデータのロウは、ディスプレイソースドライバ４において、１つずつ入力され、イネーブル信号は、イメージデータが適切なピクセルロウに記憶されることを可能にするように適切なロウスキャンラインに供給される。従って、マトリクス６のピクセルロウは、ゲートドライバ５が、通常、最上部ロウから開始して、フレームリフレッシュサイクルが完了したときに最下部ロウにおいて終了するまで、１度に１つのロウずつイネーブル信号を供給することによって、１度に１つのロウずつリフレッシュされる。
【０００８】
上記の説明から分かるように、アクティブマトリクスディスプレイデバイスの正常な動作は、必要に応じて、ピクセル電極をそのピクセル電極が関連付けられているカラム電極から絶縁するか、またはそのカラム電極に接続するかのいずれかを行うように正常に機能するスイッチング素子に依存する。スイッチング素子が正常に機能しない場合、所望される様態で、関連付けられたピクセルにアドレスすることはできない。スイッチング素子の故障状態のうち２つの最も一般的なものは、スイッチング素子が（ａ）恒久的に開回路になり、イネーブル電圧が関連付けられたロウスキャンラインに印加されたか否かに関わらず、ピクセル電極が関連付けられたカラム電極から恒久的に絶縁されること、または（ｂ）恒久的にショートして、イネーブル電圧が関連付けられたロウスキャンラインに印加されたか否かに関わらず、ピクセル電極が関連付けられたカラム電極に恒久的に接続されることである。（ａ）の場合は、フレッシュデータをピクセルに書き込むことが不可能であり、（ｂ）の場合、ピクセルに記憶されたデータは、関連付けられたカラムデータラインの電圧が変化するたびに変化する。
【０００９】
スイッチング素子の欠陥は、アクティブマトリクスディスプレイデバイスの製造の間に発生し得る。ディスプレイデバイスの製造の初期の段階において、欠陥を有するスイッチング素子を検出することが望ましい。なぜなら、これは、正常な動作が取られることを可能にし、欠陥が多すぎる場合には、ディスプレイを破棄することさえも可能にするからである。前者において、欠陥を有するディスプレイとなり得たものを修理し、後者においては、欠陥を有するディスプレイのさらなる製造工程をなくすことによって、コストが節約される。
【００１０】
アクティブマトリクスディスプレイデバイスの製造中に、欠陥を有するスイッチング素子を検出する従来の方法は、外部テスト機器を用いて、固定された電荷を各ピクセルに書き込むことである。この電荷は、ピクセル記憶キャパシタに記憶され、設定された期間後に、読み出される。読み出された電荷の量を書き込んだ電荷の量と比較することによって、アクティブマトリクスにおける各ピクルスイッチの整合性が確認され得る。故障を検出するために用いられる外部機器は、高価であり、時間を消費し、ディスプレイの異なる設計ごとに設定し直される必要がある。このような従来の方法の一例は、特許文献１に開示されている。
【００１１】
特許文献２は、テスト回路が基板上に取り付けられたアクティブマトリクスデバイスを開示している。２つのテスト回路が、各スキャンニングラインまたはデータラインに、ラインの端部に１つずつ接続された状態で接続されている。動作中、１つのテスト回路が、接続されているスキャニングラインまたはデータラインに電圧を印加し、そのスキャニングラインまたはデータラインの他方の端部のテスト回路が得られる電圧を測定して、ラインを流れる電流を判定することが可能になる。特定のラインを流れる電流は、ラインがショートしているか、または断線しているかについての表示を提供する。
【００１２】
特許文献３は、テストトランジスタのカラムから形成された「テスト部」が設けられたアクティブマトリクス液晶ディスプレイを開示する。動作中、ドライバ回路は、信号をスキャンラインまたはデータラインに供給し、そのスキャン／データライン上で得られる出力電圧レベル、および電圧レベルが整定されるまでにかかる時間が決定される。
【００１３】
特許文献４は、アクティブマトリクス基板のテストにおいて用いられる端子が設けられたアクティブマトリクス基板に関する。しかし、テスト回路部は、アクティブマトリクス基板上に設けられていない。「検査信号」は、外部ソースによって提供され、結果は、アナログ／デジタル変換器およびアクティブマトリクス基板とは別の外部にあるコンピュータによって読み出される。
【特許文献１】米国特許第５，３７７，０３０号明細書
【特許文献２】国際公開第９２／１１５６０号パンフレット
【特許文献３】米国特許第５，７７４，１００号明細書
【特許文献４】米国特許第５，５７６，７３０号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、特にアクティブマトリクス基板において用いられ得る、欠陥を有するスイッチング素子を基板の製造の早い段階において検出することを可能にする、基板および方法を提供することにある。
【課題を解決するための手段】
【００１５】
本発明により、基板（１４）であって、該基板は、スイッチング素子（８）であって、画素電極（１１）への接続用の第１の端子、データライン（Ｓｉ）に接続された第２の端子、および、該スイッチング素子（８）を選択的にイネーブルするイネーブル信号を受信し、該第１の端子を該第２の端子に接続する、第３の端子を有する、スイッチング素子（８）と、該スイッチング素子（８）の動作についての情報を取得するテスト手段（１８）とを備え、該テスト手段は、用いられるときに、該スイッチング素子（８）が異なる２つの状態であると想定される該データライン（Ｓｉ）の容量についての情報を取得する、基板が提供され、これにより上記目的が達成される。
【００１６】
前記スイッチング素子の動作についての情報を取得するために前記テスト手段（１８）を制御する制御手段（２）をさらに備えてもよい。
【００１７】
第１の期間において、前記制御手段（２）は、前記スイッチング素子の前記第２の端子へのイネーブル信号の印加を防ぎ、該イネーブル信号の印加が防がれている間に、前記テスト手段（１８）は前記データライン（Ｓｉ）の容量の値についての第１の情報を取得してもよい。
【００１８】
第２の期間において、前記制御手段（２）は、前記スイッチング素子（８）の前記第２の端子への前記イネーブル信号の印加を可能にし、該イネーブル信号が該スイッチング素子の該第２の端子に印加されている間に、前記テスト手段（１８）は前記データライン（Ｓｉ）の容量の値についての第２の情報を取得してもよい。
【００１９】
前記テスト手段（１８）は、前記データライン（Ｓｉ）の容量と基準キャパシタの容量との間の差を判定するように調節されてもよい。
【００２０】
前記テスト手段（１８）はセンスアンプ（１５）を含んでもよい。
【００２１】
前記テスト手段（１８）は、前記データラインの容量について取得した情報から、前記スイッチング素子の動作についての情報を取得する解析手段を含んでもよい。
【００２２】
前記解析手段は、前記データライン（Ｓｉ）の容量の値についての第１の情報を、前記データライン（Ｓｉ）の容量の値についての第２の情報と比較するように調節され、前記テスト手段（１８）は、前記データラインの容量について取得した情報から、前記スイッチング素子の動作についての情報を取得する解析手段を含んでもよい。
【００２３】
前記解析手段は、前記データライン（Ｓｉ）の容量の値についての第１の情報および／または第２の情報を所定の閾値と比較するように調節され、前記テスト手段（１８）は、前記データラインの容量について取得した情報から、前記スイッチング素子の動作についての情報を取得する解析手段を含んでもよい。
【００２４】
ロウおよびカラムに並べられた複数のディスプレイ画素電極（１１）と、複数のデータライン（Ｓｉ）であって、各データラインは、それぞれの画素電極のカラムと関連付けられている、データライン（Ｓｉ）と、複数のスイッチング素子（８）であって、各スイッチング素子（８）は、該画素電極（１１）のうちの対応する画素電極に接続された第１の端子、該画素電極（１１）のうちの対応する画素電極に関連付けられたデータライン（Ｓｉ）に接続された第２の端子、および、該スイッチング素子を選択的にイネーブルするイネーブル信号を受信し、該第１の端子を該第２の端子に接続する第３の端子を有する、複数のスイッチング素子（８）とをさらに備え、前記制御手段（２）は、用いられるとき、該スイッチング素子（８）のそれぞれの動作についての情報を取得するために前記テスト手段（１８）を制御するように調節されていてもよい。
【００２５】
前記適当な基板（１４）と、前記テスト手段（１８）からの出力を受信し、該テスト手段からの出力から、前記スイッチング素子（８）の情報を取得する解析手段とを含む組合せが提供されてもよい。
【００２６】
前記基板（１４）を含むディスプレイデバイスが提供されてもよい。
【００２７】
前記基板（１４）と、該基板（１４）に対向して配置されたカウンタ基板（４２）と、該基板と該カウンタ基板との間に配置された液晶材料とを含んでもよい。
【００２８】
本発明により、基板（１４）のスイッチング素子（８）をテストする方法であって、該スイッチング素子は、画素電極（１１）への接続用の第１の端子と、データライン（Ｓｉ）に接続された第２の端子と、該スイッチング素子（８）を選択的にイネーブルするイネーブル信号を受信し、該第１の端子を該第２の端子に接続する第３の端子とを有し、該スイッチング素子をテストする方法は、該スイッチング素子（８）が異なる２つの状態であると想定される該データライン（Ｓｉ）の容量についての情報を取得するステップを包含する、方法が提供され、これにより上記目的が達成される。
【００２９】
イネーブル電圧が前記スイッチング素子（８）の前記第２の端子に印加されていないときに、前記データライン（Ｓｉ）の容量の値についての第１の情報を取得するステップをさらに包含してもよい。
【００３０】
イネーブル電圧が前記スイッチング素子（８）の前記第２の端子に印加されているときに、前記データライン（Ｓｉ）の容量の値についての第２の情報を取得するステップをさらに包含してもよい。
【００３１】
前記データライン（Ｓｉ）の容量の値についての第１の情報を、前記データライン（Ｓｉ）の容量の値についての第２の情報と比較するステップをさらに包含してもよい。
【００３２】
前記データライン（Ｓｉ）の容量の値についての第１の情報および／または第２の情報を予め設定された閾値と比較するステップをさらに包含してもよい。
【００３３】
前記データライン（Ｓｉ）の容量の値についての第１の情報が、該データラインの容量の値についての第２の情報と実質的に類似する場合、該データラインの容量の値についての第１の情報および第２の情報を、所定の閾値と比較するさらなるステップを包含してもよい。
【００３４】
前記データライン（Ｓｉ）の容量の値についての情報として、該データライン（Ｓｉ）の容量と基準キャパシタの容量との間の差を判定するステップをさらに包含してもよい。
【００３５】
前記データライン（Ｓｉ）の容量と前記基準キャパシタの容量との間の差に比例する大きさを有する電圧を生成するステップをさらに包含してもよい。
【００３６】
本発明により、アクティブマトリクス基板（１４）をテストする方法であって、該アクティブマトリクス基板は、ロウおよびカラムに並べられた複数のディスプレイ画素電極（１１）と、複数のデータライン（Ｓｉ）であって、各データライン（Ｓｉ）は、それぞれの画素電極（１１）のカラムと関連付けられている、データライン（Ｓｉ）と、複数のスイッチング素子（８）であって、各スイッチング素子は、該画素電極（１１）のうちの対応する画素電極に接続された第１の端子、該画素電極のうちの対応する画素電極に関連付けられたデータライン（Ｓｉ）に接続された第２の端子、および、該スイッチング素子（８）を選択的にイネーブルするイネーブル信号を受信し、該第１の端子を該第２の端子に接続する第３の端子を有する、スイッチング素子（８）とを備え、該方法は、イネーブル信号が該スイッチング素子（８）のいずれにも印加されないときに、各データライン（Ｓｉ）の容量についての第１の情報を取得するステップと、イネーブル信号を他のロウのスイッチング素子に印加せずに、選択された第１のロウの各スイッチング素子（８）にイネーブル信号を印加するステップと、該イネーブル信号が該選択された第１のロウの該スイッチング素子に印加されるときに、各データライン（Ｓｉ）の容量についての第２の情報を取得するステップと、該選択された第１のロウの該スイッチング素子についての情報を、各データラインの容量についての該第１の情報および該第２の情報から取得するステップとを包含する、方法が提供され、これにより上記目的が達成される。
【００３７】
他のロウのスイッチング素子にイネーブル信号を印加せずに、選択された第２のロウの各スイッチング素子（８）にイネーブル信号を印加するステップと、該イネーブル信号が該選択された第２のロウの該スイッチング素子に印加されているときに、各データライン（Ｓｉ）の容量についての第３の情報を取得するステップと、各データライン（Ｓｉ）の容量についての前記第１の情報および該第３の情報から、該選択された第２のロウの該スイッチング素子についての情報を取得するステップとをさらに包含してもよい。
【００３８】
イネーブル信号が前記スイッチング素子のいずれにも印加されないときに、各データライン（Ｓｉ）の容量についての第３の情報を取得するステップと、他のロウのスイッチング素子にイネーブル信号を印加せずに、選択された第２のロウの各スイッチング素子（８）にイネーブル信号を印加するステップと、該イネーブル信号が該選択された第２のロウの該スイッチング素子に印加されているときに、各データライン（Ｓｉ）の容量についての第４の情報を取得するステップと、各データライン（Ｓｉ）の容量についての第３の情報および該第４の情報から、該選択された第２のロウのスイッチング素子についての情報を取得するステップとをさらに包含してもよい。
【００３９】
本発明の第１の局面は、基板であって、該基板は、ディスプレイ画素電極と、スイッチング素子であって、画素電極に接続された第１の端子、データラインに接続された第２の端子、および、該スイッチング素子を選択的にイネーブルするイネーブル信号を受信し、該第１の端子を該第２の端子に接続する、第３の端子を有する、スイッチング素子と、該スイッチング素子の動作についての情報を取得するテスト手段とを備え、該テスト手段は、用いられるときに、該スイッチング素子が異なる２つの状態であると想定される、該データラインの容量についての情報を取得する、基板を提供する。
【００４０】
テスト手段が基板上に集積されているので、高価な外部テスト機器は必要ない。スイッチング素子の正常な動作は、基板の製造における早い段階で、例えば、スイッチング素子の製造直後にチェックされ得る。基板を、スイッチング素子をテストする前に完成したデバイスに組み込む必要はない。
【００４１】
前記基板は、前記スイッチング素子の動作についての情報を取得するために前記テスト手段を制御する制御手段をさらに備え得る。
【００４２】
前記制御手段は、第１の期間において、前記スイッチング素子の前記第２の端子へのイネーブル信号の印加を防ぎ得、該イネーブル信号の印加が防がれている間に、前記テスト手段は前記データラインの容量の値についての第１の情報を取得する。
【００４３】
前記制御手段は、第２の期間において、前記スイッチング素子の前記第２の端子への前記イネーブル信号の印加を可能にし得、該イネーブル信号が該スイッチング素子の該第２の端子に印加されている間に、前記テスト手段は前記データラインの容量の値についての第２の情報を取得する。
【００４４】
前記テスト手段は、前記データラインの容量と基準キャパシタの容量との間の差を判定するように調節され得る。
【００４５】
前記テスト手段はセンスアンプを含み得る。
【００４６】
前記テスト手段は、前記データラインの容量について取得した情報から、前記スイッチング素子の動作についての情報を取得する解析手段をさらに含み得る。
【００４７】
前記解析手段は、前記データラインの容量の値についての第１の情報を、前記データラインの容量の値についての第２の情報と比較するように調節され得る。
【００４８】
前記解析手段は、前記データラインの容量の値についての第１の情報および／または第２の情報を所定の閾値と比較するように調節され得る。
【００４９】
前記基板は、ロウおよびカラムに並べられた複数のディスプレイ画素電極と、複数のデータラインであって、各データラインは、それぞれの画素電極のカラムと関連付けられている、データラインと、複数のスイッチング素子であって、各スイッチング素子は、該画素電極のうちの対応する画素電極に接続された第１の端子、該画素電極のうちの対応する画素電極に関連付けられたデータラインに接続された第２の端子、および、該スイッチング素子を選択的にイネーブルするイネーブル信号を受信し、該第１の端子を該第２の端子に接続する第３の端子を有する、複数のスイッチング素子とを備え得、前記制御手段は、用いられるとき、該スイッチング素子のそれぞれの動作についての情報を取得するために前記テスト手段を制御するように調節され得る。
【００５０】
本発明はまた、上記の基板と、前記テスト手段からの出力を受信し、該テスト手段からの出力から、前記スイッチング素子の情報を取得する解析手段とを含む組合せを提供する。前記テスト手段からの出力は、前記基板とは別の解析手段に送られ、従って、解析手段が前記基板に集積される必要はない。
【００５１】
本発明の第２の局面は、本発明の第１の局面に記載の基板を含むディスプレイデバイスを提供する。
【００５２】
前記ディスプレイデバイスは、本発明の第１の局面に記載の基板と、該基板に対向して配置されたカウンタ基板と、該基板と該カウンタ基板との間に配置された液晶材料とを含み得る。
【００５３】
本発明の第３の局面は、基板のスイッチング素子をテストする方法であって、該スイッチング素子は、画素電極に接続された第１の端子と、データラインに接続された第２の端子と、スイッチング素子を選択的にイネーブルするイネーブル信号を受信し、該第１の端子を該第２の端子に接続する第３の端子とを有し、該スイッチング素子をテストする方法は、該スイッチング素子が異なる２つの状態であると想定される、該データラインの容量についての情報を取得するステップを包含する、方法を提供する。
【００５４】
本発明のテスト方法の原理は、スイッチング素子にイネーブル信号を印加することで、スイッチング素子が正常に動作する場合、カラム電極（データライン）の容量を変化させることである。カラム電極に接続された全てのスイッチング素子が開かれている場合、カラム電極の容量の測定は、カラム電極の容量のみを測定する。しかし、そのカラム電極に関連付けられたピクセルのスイッチング素子が閉められている場合、カラム電極の容量の測定は、カラム電極の容量だけでなく、ピクセル容量（すなわち、記憶キャパシタおよびピクセル電極の容量）も測定する。従って、カラム電極の容量の測定は、例えば、アクティブマトリクス基板のスイッチング素子が正常に動作しているか否かをチェックする、速くて、簡略的な方法を提供する。
【００５５】
前記方法は、イネーブル電圧が前記スイッチング素子の前記第２の端子に印加されていないときに、前記データラインの容量の値についての第１の情報を取得するステップをさらに包含し得る。
【００５６】
前記方法は、イネーブル電圧が前記スイッチング素子の前記第２の端子に印加されているときに、前記データラインの容量の値についての第２の情報を取得するステップをさらに包含し得る。
【００５７】
前記方法は、前記データラインの容量の値についての第１の情報を、前記データラインの容量の値についての第２の情報と比較するステップをさらに包含し得る。
【００５８】
前記方法は、前記データラインの容量の値についての第１の情報および／または第２の情報を予め設定された閾値と比較するステップをさらに包含し得る。
【００５９】
前記方法は、前記データラインの容量の値についての第１の情報が、前記データラインの容量の値についての第２の情報と実質的に類似する場合、該データラインの容量の値についての第１の情報および第２の情報を、所定の閾値と比較するステップをさらに包含し得る。
【００６０】
前記方法は、前記データラインの容量の値についての情報として、該データラインの容量と基準キャパシタの容量との間の差を判定するステップを包含し得る。
【００６１】
前記方法は、前記データラインの容量と前記基準キャパシタの容量との間の差に比例する大きさを有する電圧を生成するステップをさらに包含し得る。
【００６２】
本発明の第４の局面は、アクティブマトリクス基板をテストする方法であって、該アクティブマトリクス基板は、ロウおよびカラムに並べられた複数のディスプレイ画素電極と、複数のデータラインであって、各データラインは、それぞれの画素電極のカラムと関連付けられている、データラインと、複数のスイッチング素子であって、各スイッチング素子は、該画素電極のうちの対応する画素電極に接続された第１の端子、該画素電極のうちの対応する画素電極に関連付けられたデータラインに接続された第２の端子、および、該スイッチング素子を選択的にイネーブルするイネーブル信号を受信し、該第１の端子を該第２の端子に接続する第３の端子を有する、スイッチング素子とを備え、該方法は、イネーブル信号が該スイッチング素子のいずれにも印加されないときに、各データラインの容量についての第１の情報を取得するステップと、イネーブル信号を他のロウのスイッチング素子に印加せずに、選択された第１のロウの各スイッチング素子にイネーブル信号を印加するステップと、該イネーブル信号が該選択された第１のロウの該スイッチング素子に印加されるときに、各データラインの容量についての第２の情報を取得するステップと、該選択された第１のロウの該スイッチング素子についての情報を、各データラインの容量についての該第１の情報および該第２の情報から取得するステップとを包含する、方法を提供する。
【００６３】
前記方法は、他のロウのスイッチング素子にイネーブル信号を印加せずに、選択された第２のロウの各スイッチング素子にイネーブル信号を印加するステップと、該イネーブル信号が該選択された第２のロウの該スイッチング素子に印加されているときに、各データラインの容量についての第３の情報を取得するステップと、各データラインの容量についての前記第１の情報および該第３の情報から、該選択された第２のロウの該スイッチング素子についての情報を取得するステップとをさらに包含し得る。
【００６４】
あるいは、イネーブル信号が前記スイッチング素子のいずれにも印加されないときに、各データラインの容量についての第３の情報を取得するステップと、他のロウのスイッチング素子にイネーブル信号を印加せずに、選択された第２のロウの各スイッチング素子にイネーブル信号を印加するステップと、該イネーブル信号が該選択された第２のロウの該スイッチング素子に印加されているときに、各データラインの容量についての第４の情報を取得するステップと、各データラインの容量についての第３の情報および該第４の情報から、該選択された第２のロウのスイッチング素子についての情報を取得するステップとをさらに包含し得る。
【発明の効果】
【００６５】
以上により、本発明によれば、テスト手段が基板上に集積されているため、高価な外部テスト機器は必要とされない。また、基板の製造の早い段階において、欠陥を有するスイッチング素子を検出することが可能になる。スイッチング素子の正常な動作は、スイッチング素子の製造直後等、基板の製造における早い段階でチェックされ得る。スイッチング素子をテストする前に、基板を完成したデバイスに組み込む必要はない。
【発明を実施するための最良の形態】
【００６６】
同一の参照符号は、図面を通じて同一の部材を指す。
【００６７】
本発明は、画素電極のマトリクスを含むアクティブマトリクス基板を特に参照しながら説明されるが、本発明は原則的にこれに限定されない。
【００６８】
図２は、本発明のある実施形態による、アクティブマトリクス基板１４の模式的なブロック図である。アクティブマトリクス基板１４は、基板１上に形成された、ソースドライバ４、ゲートドライバ５、および画素電極のアクティブマトリクス６を含む。各画素電極は、関連付けられたスイッチング素子によって制御される。基板が完成したディスプレイデバイスに組み込まれる場合、各画素電極は、デバイスのピクセル（画素）と対応する。
【００６９】
図２のアクティブマトリクス基板１４は、さらに、アクティブマトリクス６のスイッチング素子が正常に動作しているか否かをテストするテスト手段１８を含む。テスト手段１８は、基板１上に設けられ、例えば、基板１に集積された回路を含み得る。
【００７０】
図３（ａ）は、図２のアクティブマトリクス基板１４の部材をより詳細に示す。アクティブマトリクス基板１４の部材は、参照符号１で示された基板上に形成され、タイミングおよびコントロール信号を受信する（アクティブマトリクス基板１４が完成されたディスプレイデバイスに組み込まれた後には、表示されるべきイメージデータを受信する）入力３に接続されたタイミングおよびコントロール回路２を含む。タイミングおよびコントロール回路２は、適切な信号を、ディスプレイソースドライバ４の形態のデータ信号発生器およびゲートドライバ５の形態のスキャン信号発生器に供給する。ディスプレイソースドライバ４およびスキャンドライバ５は、任意の適切なタイプのもの、例えば、標準的または従来のタイプのものであり得、さらに説明されない。ディスプレイソースドライバ４は、複数のカラム電極Ｓ１、Ｓ２．．．Ｓｍに接続可能な複数の出力を有する。カラム電極Ｓ１、Ｓ２．．．Ｓｍは、参照符号６で示される画素（ピクセル）のマトリクス用のカラムデータラインとして機能する。タイミングおよびコントロール回路２は、ディスプレイソースドライバ４の出力が、データラインに電気的に接続されるか、または絶縁されるかを制御する。ディスプレイソースドライバ出力は、例えば、ディスプレイソースドライバ４がコントロール回路２によってイネーブルされる場合にのみ、データラインに接続され得る。データラインは、アクティブマトリクス６の高さにわたって伸び、各データラインは、それぞれのピクセルカラムのデータ入力に接続されている。同様に、ゲートドライバ５は、ロウ電極Ｇ１、Ｇ２．．．Ｇｎに接続された複数の出力を有する。ロウ電極Ｇ１、Ｇ２．．．Ｇｎは、マトリクス６の幅にわたって伸びる。各ロウ電極は、ロウスキャンラインとして機能し、それぞれのピクセルロウのスキャン入力に接続されている。
【００７１】
ピクセルのうちの１つが、参照符号７でより詳細に示されている。図３（ａ）のピクセル７は、図１のピクセル７にほぼ対応していることが明らかであり、ここでは説明を繰り返さない。しかし、図３（ａ）は、ディスプレイデバイス全体ではなく、アクティブマトリクス基板１４を示しているので、図１の液晶層１２およびカウンタ電極１３はなく、図３（ａ）には示されていない。
【００７２】
図３（ａ）の実施形態において、テスト手段１８は、ピクセルのマトリクス６の下端に沿って配置される。テスト手段１８は、入力がカラム電極のうちの対応する電極に接続された複数のセンスアンプ１５を含む。センスアンプは、タイミングおよびコントロール回路２からのコントロール信号によって、制御、例えば、イネーブルされる。センスアンプの出力は、アナログ−デジタル変換ブロック１６に供給される。アナログ−デジタル変換ブロック１６は、センスアンプ１５によって検出されたアナログ値を、パラレルデジタル出力に変換する。変換ブロック１６の出力は、読み出しシフトレジスタ１７に接続される。読み出しシフトレジスタ１７は、変換ブロック１６からのパラレル出力データを、シリアル出力データに変換して、これを出力ライン１９に供給する。
【００７３】
テスト手段１８は、データラインＳ１、Ｓ２．．．Ｓｍの容量についての情報を取得することができる。スイッチング素子８が、正常に動作しているか否かについての情報は、データラインの測定された容量から得ることができる。特に好ましい実施形態において、スイッチング素子の動作についての情報は、データラインの容量の測定を２回行うことによって取得され得る。データラインに接続されたスイッチング素子は、２回の測定が行われるとき、２つの異なる状態にあると想定される。
【００７４】
次に、テスト方法の原理を、データラインＳｉおよびロウ電極Ｇｊに関連付けられたピクセルＰｉｊを参照しながら説明する。
【００７５】
初めに、タイミングおよびコントロール回路は、第１の期間において、センスアンプ１５をイネーブルして、センスアンプ１５がデータラインＳｉの容量の測定を行い得る。この第１の期間において、タイミングおよびコントロール回路は、データラインＳｉが、ディスプレイソースドライバ４から電気的に絶縁されることを確実にする。タイミングおよびコントロール回路２はまた、ゲートドライバ５がイネーブル電圧をロウスキャンラインＧｊに印加することを防ぐ。実際、タイミングおよびコントロール回路２は、ゲートドライバ５がイネーブル電圧をロウスキャンラインＧｊのいずれに対しても印加することを防ぐ。従って、第１の期間における容量の測定は、ｉ番目のカラムデータラインに接続された全てのスイッチング素子８が開回路であると想定され、すなわち、スイッチング素子は正常に動作している場合開回路になっており、データラインＳｉがｉ番目のピクセルカラムの全てのピクセルの記憶容量１０およびピクセル電極１１から絶縁されていると想定される状態で行われる。データラインＳｉはまた、ディスプレイソースドライバ４から絶縁される。結果として、第１の期間で測定される容量は、そのデータラインに接続されたスイッチング素子が正常に動作している場合、データラインＳｉ固有容量である。
【００７６】
第２の期間において、タイミングおよびコントロール回路は、ロウスキャンラインＧｊにイネーブル電圧を印加し、他のロウスキャンラインにはイネーブル電圧を印加しないように、ゲートドライバ５に命令する。タイミングおよびコントロール回路は、ディスプレイソースドライバ４をソースラインＳｉから絶縁した状態に維持し続け、センスアンプ１５をイネーブルし続けて、ソースラインＳｉの容量を測定する。ピクセルＰｉｊのスイッチング素子はここでは閉じられていると想定される、すなわち、ピクセルＰｉｊのスイッチング素子は正常に動作している場合閉じられていることにより、ソースラインＳｉはピクセルＰｉｊに接続されていると想定されるので、第２の期間において測定される容量は、ピクセルＰｉｊの容量およびソースラインＳｉの固有容量の合計になり得る。ピクセル容量への主な寄与は、記憶容量である。従って、スイッチング素子が、製造プロセスにおいて、例えば、記憶容量１０が製造された後のある時点でテストされる場合、第２の期間において測定される容量は、記憶容量１０およびソースラインＳｉの固有容量の合計になる。
【００７７】
ピクセルのスイッチング素子の動作についての情報は、第１の期間において取得された容量と、第２の期間において測定された容量とを比較することによって取得され得る。第２の期間において測定された容量はデータラインＳｉの固有容量だけでなく、記憶容量を含むので、第２の期間において測定された容量は第１の期間において測定された容量よりも大きい。従って、この比較によって、第２の期間において測定された容量が、第１の期間において測定された容量よりも実際に大きいことが示される場合、このことは、スイッチング素子が正常に動作していることを示す。しかし、この比較によって、第１の期間において測定された容量が第２の期間において測定された容量とほぼ等しいことが示される場合、このことは、スイッチング素子が欠陥を有することを示す。これは、スイッチング素子が、恒久的に開回路になっている（従って、両方の測定が、データラインＳｉの固有容量のみの測定である）か、スイッチング素子が恒久的に閉じられている（従って、第１の期間における測定は、データラインＳｉの容量に加えて、記憶キャパシタ１０の合成容量の測定である）かのいずれかを示す。これらの２つの欠陥の状況は、第１の期間および第２の期間において測定された容量を予め設定された閾値と比較することによって、互いから区別され得る。閾値は、データラインＳｉの予測される容量よりも高いが、記憶キャパシタ１０の容量よりは低いレベルに設定される。従って、第１の期間において測定される容量が第２の期間において測定される容量と実質的に等しく、予め設定された閾値よりも低い場合、これは、容量の測定は、２回とも記憶キャパシタを含んでおらず、スイッチング素子が恒常的に開かれていることを示す。反対に、第１の期間において測定された容量が第２の期間において測定された容量と実質的に等しく、両方とも閾値より高い場合、これは、容量の測定が２回とも記憶キャパシタを含んでおり、スイッチング素子が恒常的に閉じられていることを示す。
【００７８】
上述したように、このような容量の測定は、スイッチング素子が正常に動作しているか否かを判定する簡略な技術を提供する。さらに、スイッチング素子が正常に動作しているか否かについての情報だけでなく、スイッチング素子が欠陥を有することを発見した場合、その欠陥の性質についての情報も提供する。
【００７９】
本発明のテスト技術は、基板の製造の間、アクティブマトリクス基板において行われ得る。この方法は、液晶層が存在する必要はなく、従って、基板は、完成したディスプレイデバイスに組み込まれる前にテストされ得る。本発明のテスト方法は、スイッチング素子および記憶キャパシタが基板上に製造された後、アクティブマトリクス基板の製造の任意の段階で行われ得る。従って、欠陥は、製造プロセスの比較的早い段階において検出され得る。これは、欠陥が直されること、または、欠陥スイッチング素子が多すぎる場合には基板が廃棄されることを可能にする。
【００８０】
本発明のテスト方法は、アクティブマトリクス基板の外部にある大きな機器を必要としない。唯一必要な外部機器は、シフトレジスタ１７からの出力を受信し、シフトレジスタからの出力を変換して、「合格／不合格」表示または任意の欠陥を有するスイッチング素子の位置などの有用な出力を提供する手段である（図３（ａ）において参照符号４４で示される）。（原則として、シフトレジスタ１７の出力から、「合格／不合格」表示または任意の欠陥を有するスイッチング素子の位置を生成する手段は、基板上の面積を占めるため外部にある手段を用いる場合よりも現行では非効率的になるが、基板上に集積されてもよい。）
原理的には、アナログ−デジタル変換ブロック１６およびシフトレジスタ１７は、アクティブマトリクス基板１４上に集積するのではなく、外部テスト機器に組み込むことが可能である。これは、ピクセルマトリクスのカラムと同程度に、外部テスト機器とパネルとの間に多くの余分な接続を必要とし得るという欠点を有するが、アクティブマトリクス基板１４上でテスト機器が占める空間を低減し得る。
【００８１】
上記の説明は、第１の期間および第２の期間において、ソースラインの容量を測定するセンスアンプについて述べている。原則的にこれが行われ得るが、好適な実施形態において、センスアンプは、アクティブマトリクス基板上に集積されたソースラインの容量と基準キャパシタの容量との差を測定する。この実施形態において、センスアンプは、基準キャパシタの容量とソースラインの容量との差に比例した電圧信号を出力する。アナログ−デジタル変換ブロックは、この電圧信号に比例したバイナリワードを生成する。基準キャパシタは、ソースラインの固有容量に等しい容量を有するように製造される。従って、第１の期間において、アナログ−デジタル変換ブロックからの出力バイナリワードは、（ソースラインに接続されたスイッチング素子で恒常的に閉じられているものはないと仮定して）ゼロである。
【００８２】
上記の説明は、アクティブマトリクス基板の１つのピクセルのスイッチング素子のテストについて述べている。実際には、当然、アクティブマトリクス基板上の全てのスイッチング素子をテストすることが望ましく、図４は、これを行う方法の１つを示す。
【００８３】
初めに、ステップ２０において、各データライン（ソースライン）の容量が測定される。各データラインについて、その容量は、名目上のオフ状態において、全てのスイッチング素子が、そのデータラインに接続された状態で測定される。ステップ２０は、例えば、タイミングおよびコントロール回路２が全てのデータラインをディスプレイソースドライバ４から絶縁すること、ゲートドライバがイネーブル電圧をあらゆるロウスキャンラインに印加することを防ぐこと、およびセンスアンプ１５がそれぞれのデータラインの容量を測定することを可能にすることを含み得る。
【００８４】
ステップ２０において、各センスアンプは、関連付けられたデータラインおよび基準キャパシタの容量の差に比例する電圧信号を生成し得る。本発明の基板の好適な実施形態において、複数の基準キャパシタが、各センスアンプにつき１つずつ、基板上に集積される。この場合、各センスアンプは、ステップ２０において、関連付けられたデータラインおよびそれぞれの基準キャパシタの容量の差に比例する第１の電圧信号を生成する。しかし、原則として、基板には、１つの基準キャパシタが設けられ得る。各センスアンプによって生成される第１の電圧信号は、ステップ２１において、参照符号２２で示される較正データファイルに記憶される。
【００８５】
原則として、この方法は、各データラインの容量を、１つのデータラインから取得された測定値が次のデータラインの容量が測定される前に記憶される状態で、連続して測定するステップを含み得る。しかし、実際に、ステップ２０において各データラインの容量を同時に測定し、ステップ２１において各測定値を同時に記憶することが、かかる時間を低減させ得るので、望ましい。ステップ２０において取得されたデータラインの容量の値は、そのデータラインに接続された全てのスイッチング素子が正常に動作している場合、データラインの固有容量と等しく、データラインのための較正値として考えられ得る。
【００８６】
ステップ２３において、第１のロウスキャンラインがアクティブにされる。これは、第１のロウスキャンライン、例えば、ロウスキャンラインＧ１に「イネーブル」電圧を印加するようにゲートドライバに命令するタイミングおよびコントロール回路２によって行われる。従って、「イネーブル」電圧は、第１のロウスキャンラインに接続された全てのスイッチング素子のゲート電極に印加され、第１のロウにおける各スイッチング素子は、（正常に動作していると仮定して）オンにされる。他のロウスキャンラインは、ステップ２３においてイナクティブであり続け、タイミングおよびコントロール回路が、ゲートドライバ５が他のロウスキャンラインに「イネーブル」電圧を印加することを防ぐ。
【００８７】
ステップ２４において、各データラインの容量は、センスアンプ１５によって再度測定される。ステップ２４は、各データラインにつき、第２の容量測定値を提供する。ステップ２４は、各データラインの容量を連続して測定することを含んでもよいし、または、各データラインの容量を同時に測定することを含んでもよい。
【００８８】
ステップ２５において、各データラインの第１の容量の値が、較正データファイル２２から取り出される。各データラインについて、ステップ２１において測定され、較正データファイルから取り出される容量は、ステップ２４において測定される容量から減算される。各減算の結果は、ステップ２６において、ピクセルステートマップファイル２７に記憶される。各減算は、それぞれのロウスキャンライン（この例においては、Ｇ１）に対して、かつ、それぞれのデータラインに対して、記憶される。
【００８９】
上述したように、スイッチング素子が正常に機能している場合、ステップ２５における減算の結果は正の値になるはずである。これは、ステップ２４において測定される容量は記憶容量を含むが、ステップ２０において測定された容量は含まないはずだからである。従って、ステップ２６において得られた結果は、（第１のロウ内の）スイッチング素子が正常に動作している（正の値が得られる）か、または、スイッチング素子が正常に動作していない（ゼロに近い値が得られる）かについて直ちに表示する。
【００９０】
ステップ２８において、全てのロウスキャンラインについて、テスト手順が実行されたか否かが判定される。ステップ２８において、「いいえ」という結果が出た場合、現在アクティブなロウスキャンラインはイナクティブにされて、ステップ２９において、次のロウスキャンラインがアクティブにされる。例えば、ゲートラインＧ１が現在アクティブなロウスキャンラインである場合、ステップ２９は、タイミングおよびコントロール回路２が、ロウスキャンラインＧ１から「イネーブル」電圧を取り除き、ロウスキャンラインＧ２に「イネーブル」電圧を印加するようにゲートドライバ５に命令することを含み得る。その後、次のロウスキャンラインに対して、ステップ２４、２５、および２６が繰り返される。ステップ２８において依然として「いいえ」という結果が得られる場合、ステップ２８において「はい」という結果が得られるまで、ステップ２９、２４、２５、および２６が繰り返される。
【００９１】
図４の方法によって生成されるピクセルステートファイルマップ２７は、アクティブマトリクス基板１４の各ピクセルについて、スイッチング素子が正常に動作しているか、または欠陥を有するかについての表示を含む。欠陥を有するピクセルについてより多くの情報を取得することが所望される場合、これは、例えば、関連付けられたデータラインについて、ステップ２０において測定される容量を取り出し、上述したように容量を閾値と比較することによって行われ得る。（容量を閾値と比較することは、基板が欠陥を有するスイッチング素子を少数有する場合にのみ有効であることに留意されたい。例えば、閾値との比較は、１本のデータラインが、１つ以上の恒常的に閉じられたスイッチング素子を有する場合、または、少なくとも１つの恒常的に閉じられたスイッチング素子と少なくとも１つの恒常的に開かれたスイッチング素子とを有する場合、有効でない。しかし、基板が多数の欠陥を有するスイッチング素子を有する場合、一般的に、スイッチング素子を修復することは費用対効果が低く、この場合、基板は単に廃棄される。）
図４の方法において、ステップ２０において測定された各データラインの容量は、テスト手順においてステップ２５が行われるたびに用いられる。実用的なアクティブマトリクス基板のテストは、通常、約１０ｍｓほどかかり、テストプロセスの正確さは、例えば、テストプロセスの間の、温度のばらつき、または供給電圧の変動によって影響されることがあり得る。従って、本発明の図５は、この欠点が解消された、アクティブマトリクス基板をテストする第２の方法を示す。
【００９２】
図５において、ステップ３０でカウンタがＮ＝１に初期化される。以下に説明するように、このカウンタは、ロウスキャンラインのインデックスを表す。
【００９３】
ステップ３１において、各データライン（ソースライン）の容量は、各ロウスキャンラインがイナクティブな状態で測定される。結果は、ステップ３２において、較正データファイル３３に記憶される。図５のステップ３１および３２は、図４のステップ２０および２１に相当し、さらに説明はされない。
【００９４】
ステップ３４において、Ｎ番目のロウスキャンラインがアクティブにされる。Ｎは現在１であるので、ステップ３４は、タイミングおよびコントロール回路２が、ロウスキャンラインＧ１に「イネーブル」電圧を印加し、他のロウスキャンラインには「イネーブル」電圧を印加しないようにゲートドライバ５に命令することを含む。
【００９５】
ステップ３５において、各カラムデータラインの容量が再度測定される。ステップ３６において、各データラインについて、ステップ３１において測定された容量の値が取り出され、ステップ３５において得られた値から減算され、ステップ３７において、結果がピクセルステートマップファイル３８に記憶される。図５のステップ３５、３６、および３７は、図４のステップ２４、２５、および２６に対応し、さらなる説明はしない。
【００９６】
ステップ３９において、各ロウスキャンラインについてテストプロセスの実行が完了したか否かが判定される。「いいえ」という決定が得られる場合、現在アクティブなロウスキャンラインは、ステップ４０においてイナクティブにされる。この実施例において、ステップ４０は、タイミングおよびコントロール回路が、ロウスキャンラインＧ１に対する「イネーブル」電圧の印加を止めるようにゲートドライバ５に命令することを含む。
【００９７】
ステップ４１において、カウンタＮは１つインクリメントされる。この場合、カウンタの新しい値は、Ｎ＝２になる。
【００９８】
その後、ロウスキャンラインＧ２について、ステップ３１〜３７が繰り返される。その後、カウンタＮをインクリメントさせるステップと、Ｎの各値についてステップ３１〜３７を繰り返すステップとが、ステップ３９において「はい」の結果が得られるまで、繰り返される。
【００９９】
図５の実施形態において、ステップ３１は、各ロウスキャンラインがアクティブにされる前に繰り返される。従って、ステップ３６において用いられる「較正」データは、ステップ３５が実行される直前に得られたデータである。これは、温度または供給電圧などの量のばらつきから生じるエラーを最小限化する。
【０１００】
本発明のアクティブマトリクス基板は、欠陥を有するスイッチング素子の数が十分に少ないことが判定された場合、または、欠陥と分かったスイッチング素子が修復または交換された場合、液晶ディスプレイデバイスに組み込まれ得る。図３（ｂ）は、図３（ａ）のアクティブマトリクス基板１４を組み込んだ液晶ディスプレイデバイスにわたる断面図であり、液晶ディスプレイデバイスの構造が、本発明のアクティブマトリクス基板を用いること以外は、完全に従来と同じであることが見受けられる。カウンタ基板４２は、アクティブマトリクス基板１４に対向するように配置されている。周知であるように、１つ以上のカウンタ電極１３がカウンタ基板上に設けられている（図３（ｂ）には、１つのカウンタ電極１３しか示されていない）。液晶層１２は、カウンタ基板とアクティブマトリクス基板との間に配置され、シール手段４３によって密封されている。カウンタ基板、シール手段および液晶層は、標準的、または従来のタイプなど任意の適切なタイプであってよく、ここでは説明されない。基板は、アクティブマトリクス基板のピクセル電極１１およびカウンタ基板のカウンタ電極が液晶層に隣接するように配置されている。（実際には、複数の層（図３（ｂ）には図示せず）、液晶層のアライメントのためのアライメント層が、アクティブマトリクス基板のピクセル電極１１およびカウンタ基板のカウンタ電極の上に設けられる。）
本発明は、ロウおよびカラムのマトリクスに配置された画素電極を含むアクティブマトリクス基板を参照しながら説明されたが、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
（要約）
本発明によると、基板（１）は、画素電極（１１）への接続用の第１の端子と、データライン（Ｓｉ）に接続された第２の端子と、スイッチング素子を選択的にイネーブルするイネーブル信号を受信し、第１の端子を第２の端子に接続する第３の端子とを有するスイッチング素子（８）を含む。基板（１）には、さらに、基板上に集積された、スイッチング素子の動作についての情報を取得するテスト手段（１８）が設けられる。テスト手段は、スイッチング素子がそれぞれの測定について異なる状態であると想定される、データラインの容量の測定を２回行う。本発明は、特に、アクティブマトリクス基板において用いられ得る。欠陥を有するスイッチング素子が、基板の製造の早い段階において検出されることを可能にする。
【図面の簡単な説明】
【０１０１】
【図１】図１は、代表的なアクティブマトリクスディスプレイの模式図である。
【図２】図２は、本発明のある実施形態によるアクティブマトリクス基板の模式的なブロック図である。
【図３（ａ）】図３（ａ）は、図２のアクティブマトリクス基板の図である。
【図３（ｂ）】図３（ｂ）は、図３（ａ）のアクティブマトリクス基板を組み込んだ液晶ディスプレイデバイスの模式図である。
【図４】図４は、本発明の第１の方法を示すフローチャートである。
【図５】図５は、本発明の第２の方法を示すフローチャートである。
【符号の説明】
【０１０２】
１  基板
２  タイミングおよびコントロール回路
３  入力
４  ディスプレイソースドライバ
５  ゲートドライバ
６  アクティブマトリクス
７  ピクセル
８  スイッチング素子
９  液晶ピクセルイメージ生成素子
１０  記憶キャパシタ
１１  画素電極
１４  アクティブマトリクス基板
１５  センスアンプ
１６  アナログデジタル変換
１７  読み出しシフトレジスタ
１８  テスト手段
１９  出力ライン
【図１】
2005024558.tif 000003
【図２】
2005024558.tif 000004
【図３（ａ）】
2005024558.tif 000005
【図３（ｂ）】
2005024558.tif 000006
【図４】
2005024558.tif 000007
【図５】
2005024558.tif 000008