(57)【要約】【課題】  本発明の目的は、アレイ反射ムラ及び電極の断線による部分滅点を抑制し、かつ透過率を向上させる、ＩＰＳ液晶ディスプレイを提供することにある。【解決手段】  本発明の液晶ディスプレイは、絶縁基板上に形成された共通電極線を含み、共通電極線に囲まれた画素が絶縁基板上に形成された液晶ディスプレイであって、画素は、絶縁基板上に該画素を横断して形成されたＣｓ線と、これを覆って絶縁基板上に積層された絶縁膜と、絶縁基板上にＣｓ線と絶縁して形成されたスイッチング素子と、スイッチング素子に接続され、絶縁膜上に形成された透明電極である第１画素電極と、これを覆って絶縁基板上に積層されたシールド絶縁層と、これを挟んで第１画素電極と重畳し、第１画素電極と電気的に接続されてシールド絶縁層上に形成された透明電極である第２画素電極とを有し、共通電極線は、第１画素電極と絶縁されてシールド絶縁層上に形成されている。【選択図】    図１
2005352067.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、該絶縁基板上に形成された共通電極線を含み、該共通電極線に囲まれた画素が前記絶縁基板上に形成された液晶ディスプレイであって、
前記画素は、
前記絶縁基板上に前記画素を横断して形成されたＣｓ線と、
前記Ｃｓ線を覆って前記絶縁基板上に積層された絶縁膜と、
前記絶縁基板上に前記Ｃｓ線と絶縁して形成されたスイッチング素子と、
前記スイッチング素子に接続され、前記絶縁膜上に形成された透明電極である第１画素電極と、
前記第１画素電極を覆って前記絶縁基板上に積層されたシールド絶縁層と、
前記シールド絶縁層を挟んで前記第１画素電極と重畳し、該第１画素電極と電気的に接続されて該シールド絶縁層上に形成された透明電極である第２画素電極と、
を有し、
前記共通電極線は、前記第１画素電極と絶縁されて前記シールド絶縁層上に形成されている、液晶ディスプレイ。
【請求項２】
前記画素は複数の第１画素電極及び前記シールド絶縁層を挟んで該複数の第１画素電極とそれぞれ重畳する第２画素電極を有し、隣り合う該第２画素電極に挟まれて前記共通電極
線から伸張する透明電極である第２画素内共通電極を前記シールド絶縁膜上に更に有する、請求項１に記載の液晶ディスプレイ。
【請求項３】
前記複数の第１画素電極のうち隣り合う該第１画素電極に挟まれて伸張し、前記シールド絶縁層を介して前記第２画素内共通電極と重畳し、該第２画素内共通電極と電気的に接続された透明電極である第１画素内共通電極を、前記第１画素電極が形成された絶縁膜上に更に有する、請求項２に記載の液晶ディスプレイ。
【請求項４】
前記透明電極はＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）から形成される、請求項１乃至請求項３に記載の液晶ディスプレイ。
【請求項５】
前記画素内において、
前記Ｃｓ線の一部がＣｓ電極を形成し、
前記第１画素電極は、前記絶縁膜を挟んで前記Ｃｓ電極上方にこれと重畳して対向電極を有し、
前記Ｃｓ電極及び対向電極が画素容量を形成する、
請求項１乃至請求項４に記載の液晶ディスプレイ。
【請求項６】
前記対向電極及び前記第１画素電極と、前記絶縁膜の間に半導体層を更に含む、請求項５に記載の液晶ディスプレイ。
【請求項７】
前記対向電極はＩＴＯから形成される透明電極である、請求項１乃至請求項６に記載の液晶ディスプレイ。
【請求項８】
前記シールド絶縁層は、フォトリソグラフィー法で形成されるポリマー樹脂である、請求項１乃至請求項７に記載の液晶ディスプレイ。
【請求項９】
ＩＰＳ（In−Plane  Switching）モ−ドの液晶ディスプレイである、請求項１乃至請求項８に記載の液晶ディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極の断線による部分滅点及び電極の反射ムラを抑制し、かつ透過率を向上させて、更に表示品位を高めたＩＰＳ液晶ディスプレイに関するものである。
【背景技術】
【０００２】
広視野角を得る液晶のＩＰＳ（In−Plane  Switching）方式は、印加する電界が基板面に平行であり、横電界方式とも呼ばれる。ＩＰＳ方式では基板に沿った電界のｏｎ／ｏｆｆにより液晶分子の配列が基板面内で変化する。そしてこの特有な分子配列の変化がツイスティド・ネマティク（Twisted  Nematic；ＴＮ）方式等の縦電界方式には見られない画期的な広視野角を生む。以下、本明細書においてＩＰＳ方式の液晶ディスプレイをＩＰＳ液晶ディスプレイという。
【０００３】
ＩＰＳ液晶ディスプレイは、絶縁基板とカラーフィルター基板が一定間隔で対向し、両基板の間に液晶が充填されている。例えば図１９に示すＩＰＳ液晶ディスプレイ１０１の製造は下記の（１）〜（８）の順でおこなう。以下図１７〜図１９を用いて当該工程を説明する。
【０００４】
まず、図１７を参照して工程（１）〜（５）を説明する。（１）ガラス基板１１０などの透明絶縁基板を準備する。（２）ガラス基板１１０上にゲート線１１２、Ｃｓ（storage capacity）線１１６、Ｃｓ線１１６に形成されたＣｓ電極１１４、及びＣｓ電極１１４からゲート線１１２方向に伸張した４本の軸部１１８を形成する。（３）ＣＶＤ（chemical vapor deposition）によって第１絶縁層１２０を形成する。（４）ゲート線１１２の一部をゲート電極１１３としたＴＦＴ（Thin Film Transistor）１２４、ＴＦＴ１２４のドレイン電極１２８に接続されるシグナル線１３２、第１絶縁層１２０を介してＣｓ電極１１４と対向する対向電極１３４、対向電極１３４とＴＦＴ１２４のソース電極１２６とを接続する金属製の画素内配線１３０を同一層に形成する。その後図１８のように第２絶縁層１２２を積層する。
【０００５】
次に、図１８を参照して工程（５）、（６）を説明する。（５）対向電極１３４上の第２絶縁層１２２にスルーホールを形成し、第２絶縁層１２２を覆ってシールド絶縁層１４０を積層する。（６）対向電極１３４上のシールド絶縁層１４０にスルーホール１３８を形成し、上記第２絶縁層１２２に形成したスルーホールを介して対向電極１３４に接続する。
【０００６】
最後に、図１９を参照して工程（７）、（８）を説明する。（７）画素電極１４２およびパッド１５２、共通電極線１４６、共通電極１４８、画素内共通電極１４８ａ、１４８ｂを形成する。（８）共通電極１４８及び画素電極１４２等を形成した層の上に配向層を形成する。
【０００７】
尚、以下特に区別する必要のない場合は、共通電極１４８と画素内共通電極１４８ａ、ｂを総称して共通電極１４８といい、画素内の４本の画素電極を総称して画素電極１４２ということとする。また、本明細書において共通電極線１４６は共通電極１４８を含む概念であり、共通電極線１４６から枝分かれして画素内に伸張する画素内共通電極１４８ａ、１４８ｂ、及び共通電極線のうち画素電極と平行に配置されて主に液晶の配向に寄与する部分を、特に総称して共通電極というものとする。
【０００８】
上記工程で製造されたＩＰＳ液晶ディスプレイ１０１は、共通電極１４８と画素電極１４２によってガラス基板１１０と平行な電界を発生させ、電界の強弱で液晶分子の配列を基板面内で変化させる。液晶分子の配列が基板面内で変化する。そしてこの特有な分子配列の変化がＴＮ方式等の縦電界方式には見られない画期的な広視野角を生む。
【０００９】
上記ＩＰＳ液晶ディスプレイ１０１は、共通電極線１４６、共通電極１４８及び画素電極１４２がＩＴＯ（Indium  Tin  Oxide）等から形成される透明電極であるため、金属電極を用いる場合より画素の透過率を上げることができる。ここで画素とは、隣り合う共通電極線１４６を接続する太い共通電極１４２と共通電極線１４６とで囲まれるディスプレイの単位領域をいい、画素の開口率とは液晶層１５０が形成されて画素中で実質的に表示を行なう領域の画素領域に対する割合である。又、透過率とは、画素を透過するバックライトからの光の透過率をいう。画素の開口率が高いほど透過率も高くなる。尚、以下本明細書においてＩＰＳ液晶ディスプレイ１０１は、共通電極１４８と画素電極１４２間に電圧差を与えない場合にディスプレイが黒の表示となる、ノーマリブラック型のＩＰＳ液晶ディスプレイとする。
【００１０】
また、ＩＰＳ液晶ディスプレイ１０１は、共通電極線１４６がゲート線１１２を、画素の両端の共通電極１４８がシグナル線１３２を覆っているので、ゲート線１１２及びシグナル線１３２からの漏れ電界をシールドすることができる。
【００１１】
換言すると、上記第５工程においてより厚いシールド絶縁層１４０を、ゲート線１１２等と画素電極１４２や共通電極１４８間に形成することにより、漏れ電界のシールドをより強化することができる。又、シールド絶縁層１４０を厚くして漏れ電界のシールドが強化されると、共通電極線１４６や共通電極１４８の漏れ電界のシールドの負担が減り、画素の両端の共通電極１４８や共通電極線１４６の面積を小さくでき、画素の開口率をより向上させることができる。更に、厚いシールド絶縁層１４０を形成することで、ゲート線１１２等と共通電極線１４６等の間に生じる寄生容量を小さくすることができる。
【００１２】
しかし従来のＩＰＳ液晶ディスプレイ１０１は、同時に以下の（１）〜（３）ような欠点も有していた。
【００１３】
（１）ＴＦＴ１２４のソース電極１２６と対向電極１３４とを接続する画素内配線１３０は、通常Ａｌ等の金属で画素内に形成されるため、透過率が画素内配線１３０の面積の分低下する。
【００１４】
（２）画素内配線１３０にＡｌ等の反射率の高い金属を使用した場合、もしくは反射率の低い層によりＡｌ等を覆う構造であっても工程不良によりＡｌ等が露出してしまった場合、ディスプレイ正面より入射する光がＡｌ表面で反射することによって、いわゆるアレイ反射ムラが生じ、表示品位を低下させる。
【００１５】
（３）製造工程において画素電極１４２又は共通電極１４８が断線することがあるが、この場合ノーマリブラック型のＩＰＳ液晶ディスプレイ１０１の画素中には部分滅点が生じる。
【００１６】
図８は、ＩＰＳ液晶ディスプレイ１０１の画素中の何れかの画素電極１４２又は共通電極１４８が根元で断線した場合の、画素中に現れる部分滅点を示している。図２０の画素電極１４２ａ〜ｄ、及び画素内共通電極１４８ａ、ｂが断線した場合に、図１２に示す画素１０２中の領域２ａ〜ｈ中のどの領域が部分滅点となるかを以下に示す。
【００１７】
まず画素電極１４２ａ〜ｄ、画素内共通電極１４８ａ、ｂ及び画素１０２中の領域２ａ〜ｈを定義する。
【００１８】
図２０においてＣｓ線１１６の上部左の画素電極を１４２ａ、上部右の画素電極を１４２ｂ、下部左の画素電極を１４２ｃ、下部右の画素電極を１４２ｄとする。
【００１９】
次に、同じく図２０において、画素を区切る両端の共通電極１４８間でこれと平行に共通電極線１４６からＣｓ線１１６方向に伸びる２本の画素内共通電極を定義する。Ｃｓ線１１６の上部の画素内共通電極を１４８ａ、下部の画素内共通電極を１４８ｂとする。
【００２０】
また、図１２において、左側の共通電極１４８と画素電極１４２ａで挟まれる領域を画素部分領域２ａ、画素電極１４２ａと画素内共通電極１４８ａで挟まれる領域を画素部分領域２ｂ、画素内共通電極１４８ａと画素電極１４２ｂで挟まれる領域を画素部分領域２ｃ、画素電極１４２ｂと右側の共通電極１４８で挟まれる領域を画素部分領域２ｄ、左側の共通電極１４８と画素電極１４２ｃで挟まれる領域を画素部分領域２ｅ、画素電極１４２ｃと画素内共通電極１４８ｂで挟まれる領域を画素部分領域２ｆ、画素内共通電極１４８ｂと画素電極１４２ｄで挟まれる領域を画素部分領域２ｇ、画素電極１４２ｄと右側の共通電極１４８で挟まれる領域を画素部分領域２ｈとする。
【００２１】
図８は、電極間に電位差を与えた場合に、画素中で明るく見える領域、やや暗く見える領域、及び真っ暗に見える領域を表す明暗図である。図８において、白い領域は明るく見える領域、ハッチングをかけた領域は暗く見える領域、及び斜線の領域は真っ暗に見える領域である。これらの明暗図８（ａ）〜（ｆ）は、それぞれ以下に示す画素電極又は画素内共通電極が断線した場合に対応する。
明暗図（ａ）：画素電極１４２ｄ
明暗図（ｂ）：画素電極１４２ｃ
明暗図（ｃ）：画素電極１４２ｂ
明暗図（ｄ）：画素電極１４２ａ
明暗図（ｅ）：画素内共通電極１４８ｂ
明暗図（ｆ）：画素内共通電極１４８ａ
【００２２】
図８より明らかなように、画素内配線１３０が形成されている位置は光が透過できないため、必ず真っ暗に見える。また、明暗図（ａ）では、画素電極１４２ｄが断線しても画素内配線１３０が他の画素電極１４２と等電位であるため、画素部分領域２ｇ及び画素部分領域２ｈは完全な滅点とはならず、やや暗く見えるにとどまる。
【００２３】
【特許文献１】特開平２００３−２０７８０３号公報（図１）
【特許文献２】特開平２００３−１４０１８８号公報（図１）
【特許文献３】特開平２００３−０１５１４６号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【００２４】
本発明の目的は、アレイ反射ムラ及びITO電極の断線による部分滅点を抑制し、かつ透過率を向上させる、ＩＰＳ液晶ディスプレイを提供することにある。
【課題を解決するための手段】
【００２５】
本発明の液晶ディスプレイは、絶縁基板と、該絶縁基板上に形成された共通電極線を含み、該共通電極線に囲まれた画素が前記絶縁基板上に形成された液晶ディスプレイであって、前記画素は、前記絶縁基板上に該画素を横断して形成されたＣｓ線と、前記Ｃｓ線を覆って前記絶縁基板上に積層された絶縁膜と、前記絶縁基板上に前記Ｃｓ線と絶縁して形成されたスイッチング素子と、前記スイッチング素子に接続され、前記絶縁膜上に形成された透明電極である第１画素電極と、前記第１画素電極を覆って前記絶縁基板上に積層されたシールド絶縁層と、前記シールド絶縁層を挟んで前記第１画素電極と重畳し、該第１画素電極と電気的に接続されて該シールド絶縁層上に形成された透明電極である第２画素電極と、を有し、前記共通電極線は、前記第１画素電極と絶縁されて前記シールド絶縁層上に形成されている。
【００２６】
本発明の液晶ディスプレイは、前記画素は複数の第１画素電極及び前記シールド絶縁層を挟んで該複数の第１画素電極とそれぞれ重畳する第２画素電極を有し、隣り合う該第２画素電極に挟まれて前記共通電極線から伸張する透明電極である第２画素内共通電極を前記シールド絶縁膜上に更に有してもよい。
【００２７】
本発明の液晶ディスプレイは、前記複数の第１画素電極のうち隣り合う該第１画素電極に挟まれて伸張し、前記シールド絶縁層を介して前記第２画素内共通電極と重畳し、該第２画素内共通電極と電気的に接続された透明電極である第１画素内共通電極を、前記第１画素電極が形成された絶縁膜上に更に有し得る。
【００２８】
本発明の液晶ディスプレイは、前記透明電極はＩＴＯ（Indium  Tin  Oxide）から形成され得る。
【００２９】
本発明の液晶ディスプレイは、前記画素内において、前記Ｃｓ線はＣｓ電極を有し、前記第１画素電極は、前記絶縁膜を挟んで前記該Ｃｓ電極上方にこれと重畳して対向電極を有し、前記Ｃｓ電極及び対向電極が画素容量を形成し得る。
【００３０】
本発明の液晶ディスプレイは、前記対向電極及び前記第１画素電極と、前記絶縁膜の間に半導体層を更に含んでもよい。
【００３１】
本発明の液晶ディスプレイは、前記対向電極はＩＴＯから形成される透明電極であってもよい。
【００３２】
本発明の液晶ディスプレイは、前記シールド絶縁層は、フォトリソグラフィー法で形成される厚さの自由度が高いポリマー樹脂であり得る。
【００３３】
本発明の液晶ディスプレイは、ＩＰＳモ−ドであり得る。
【００３４】
透明画素電極と透明共通電極を絶縁膜を介して二重に配置し、画素容量を稼ぐという文献は多数存在するものの（上記特許文献3を参照。）、等電位の画素電位を与える透明画素電極を絶縁膜を介して垂直に二重に配置する先行文献は存在しない。
【００３５】
本発明の液晶ディスプレイは、第１透明電極が電極と同時にＭＩＭもしくはＭＩＳ構造の画素容量を形成するのに機能する。
【００３６】
尚、本明細書において共通電極線とは共通電極を含む概念であり、共通電極線から枝分かれして画素内に伸張する画素内共通電極、及び共通電極線のうち画素電極と平行に配置されて液晶の配向に寄与する部分を、特に総称して共通電極というものとする。
【００３７】
又、本明細書において絶縁膜は、窒化膜等の絶縁膜であり、以下第１絶縁層、第２絶縁層等とよぶ。
【発明の効果】
【００３８】
本発明のＩＰＳ液晶ディスプレイは、画素内配線をITOで形成することにより透過率を向上させることができる。また、画素内配線をITO画素電極に置き換えることによりアレイ反射ムラを完全に防止することができる。
【００３９】
更に本発明のＩＰＳ液晶ディスプレイは、シールド絶縁層を介してその上下にＩＴＯ透明画素電極を重畳して配したため、シールド絶縁層上のＩＴＯ透明電極の断線による部分滅点を抑制することができる。
【発明を実施するための最良の形態】
【００４０】
図１に示す本発明の第１の実施形態のＩＰＳ液晶ディスプレイ１は、下記の（１）〜（９）の工程順に製造される。即ち、図２〜図６、及び図１を参照して、
（１）ガラス基板１０などの透明絶縁基板を準備する（図２）。
（２）ガラス基板１０上にゲート線１２、Ｃｓ（storage capacity）線１６、Ｃｓ線１６に形成されたＣｓ電極１４、及びＣｓ電極１４からゲート線１２方向に伸張した４本の軸部１８ａ、１８ｂ、１８ｃ、１８ｄを形成する（図２）。
（３）ＣＶＤ（chemical
vapor deposition）によって第１絶縁層２０を形成する（図３）。
（４）ゲート線１２の一部をゲート電極１３とし、ソース電極２６とドレイン電極２８を有するＴＦＴ（thin film transistor）２４、及びＴＦＴ２４のドレイン電極２８に接続されるシグナル線３２、を同一層に形成し、第２絶縁層２２を積層する（図４）。
（５）Ｃｓ線１６上に形成されたＣｓ電極１４と対向し、第１絶縁層２０及び第２絶縁層２２を介して形成された対向電極３４、対向電極３４からゲート線１２方向に第１画素電極４２を伸張し、第１画素電極４２とＴＦＴ２４のソース電極２６とを接続する（図５）。
（６）それらの上にシールド絶縁層４０を積層する（図６）。
（７）対向電極３４上のシールド絶縁層４０にスルーホール３８を形成する（図６）。
（８）対向電極３４及び第１画素電極４２に対向してパッド５２及び第２画素電極４４を形成し、更に共通電極線４６、共通電極４８、第２画素内共通電極４８ａ、４８ｂを形成する。対向電極３４とパッド５２はスルーホール３８を介して電気的に接続され、第１画素電極４２と第２画素電極４４はパッド５２を介して接続され等電位に保たれる（図１）。
（９）共通電極４８及び第２画素電極４４等を形成した層の上に配向層を形成する。
【００４１】
上記本発明のＩＰＳ液晶ディスプレイ１の製造工程は、従来のＩＰＳ液晶ディスプレイ１０１の製造工程より１工程多くなるが、両製造工程の最大の相違点は、第４工程と第５工程にある。従来のＩＰＳ液晶ディスプレイ１０１は、第４工程で対向電極１３４とソース電極１２６をＡｌ等の金属製画素内配線１３０で接続した。しかし、本発明のＩＰＳ液晶ディスプレイ１は、第４工程で対向電極１３４と金属の画素内配線１３０は形成せず、第２絶縁層２２を積層した後、ＩＴＯからなる対向電極３４及び第１画素電極４２を形成する。従って第１画素電極４２は透明電極であり、金属の画素内配線１３０とは異なり開口率の低下が少ない。尚、第１画素電極４２のうち少なくとも１つは、第２絶縁層２２に設けられたコンタクトホール３０を通じてソース電極２６と接続される。
【００４２】
両ＩＰＳ液晶ディスプレイ１及び１０１の他の製造工程は略同一である。結果として本発明のＩＰＳ液晶ディスプレイ１は従来と異なり、シールド絶縁層４０の上下に等電位であるＩＴＯ等の透明な第１画素電極４２と第２画素電極４４を重畳して配することとなる。
【００４３】
以下、上記工程により製造されるＩＰＳ液晶ディスプレイ１の構成を、上記工程に従って図を用いて詳細に説明する。
【００４４】
（１）透明絶縁基板１０を準備する。透明絶縁基板１０としては例えばガラス基板を用い、以下本明細書では透明絶縁基板１０をガラス基板１０と呼ぶこととする。
【００４５】
（２）図２のようにガラス基板１０上にゲート線１２およびＣｓ（storage capacity）線１６を形成する。複数のゲート線１２をガラス基板１０上に相互に平行に敷設させ、Ｃｓ線１６は相互に隣接するゲート線１２の間にゲート線１２と平行に敷設させる。ここでＣｓ線１６はＣｓ電極１４を有し、Ｃｓ電極１４の両端部からはゲート線１２の方向に軸部１８ａ、１８ｂ、１８ｃ、１８ｄが伸張している。又、軸部１８ａ、１８ｂ及び１８ｃ、１８ｄはそれぞれ平行に形成されている。以下  特に区別する必要のない場合は、軸部１８ａ、１８ｂ、１８ｃ、１８ｄを総称して軸部１８という。
【００４６】
（３）この工程では、図３に示すようにＣＶＤ（chemical vapor deposition）等によって、ＴＦＴ（thin film transistor）２４の形成に必要な半導体層等を形成し、その後、第１絶縁層２０を積層する。ここで、ＴＦＴ２４のチャネル部や、次の工程で形成するシグナル線３２とゲート線１２及びＣｓ線１６の交差部にエッチングストッパーを形成する。
【００４７】
（４）次に工程（４）では、図４に示すように、ゲート線１２の一部をゲート電極１３として、エッチングによりＴＦＴ２４のドレイン電極２８とソース電極２６が形成される。ドレイン電極２８に接続されるシグナル線３２は、Ｃｓ線１６の軸部１８を挟んで、軸部１８と平行に、ゲート線１２と交差して第１絶縁層２０上に敷設される。その後第２絶縁層２２を積層し、図４に示すようにソース電極２６上の第２絶縁層２２にコンタクトホール３０を形成する。第２絶縁層２２は、ソース電極２６等の電気素子を保護する。
【００４８】
（５）工程（５）を図５を用いて説明する。Ｃｓ線１６に形成されたＣｓ電極１４と対向し、第１絶縁層２０及び第２絶縁層２２を介して対向電極３４を形成し、対向電極３４からゲート線１２方向に第１画素電極４２を伸張する。第１画素電極４２とＴＦＴ２４のソース電極２６とを、コンタクトホール３０を介して接続する。尚、対向電極３４及び第１画素電極４２は、ＩＴＯ等から形成される透明電極である。
【００４９】
（６）また、工程（６）では図６のように、例えばフォトリソグラフィー法によりポリマー樹脂等からなるシールド絶縁層４０が対向電極３４及び第１画素電極４２を覆って積層される。続いて、対向電極３４上のシールド絶縁層４０にスルーホール３８が開口される。
【００５０】
（７）この工程では図１のように、画素電極４４およびパッド５２、共通電極線４６、共通電極４８、第２画素内共通電極４８ａ、ｂを形成する。パッド５２はシールド絶縁層４０を挟んで対向電極３４上に形成され、スルーホール３８を介して対向電極３４と電気的に接続される。又、シールド絶縁層４０上で、パッド５２からゲート線１２の方向にシグナル線２４と平行に第２画素電極４４を伸張させる。また、共通電極線４６はシールド絶縁層４０上で、ゲート線１２を覆ってこれと平行に敷設される。更に画素の境界の共通電極４８は、シグナル線３２及びＣｓ線１６の軸部１８ａ、１８ｂ、１８ｃ、１８ｄを覆って、隣接する共通電極線４６を接続する。パッド５２及び第２画素電極４４は、それぞれ対向電極３４及び第１画素電極４２に対向し、シールド絶縁層４０を介して重畳して形成される。更に第２画素内共通電極４８ａ、４８ｂは、それぞれ第２画素電極４４に挟まれて、共通電極線４６からパッド５２の方向に伸張する。
【００５１】
（８）共通電極４８及び画素電極４２等を形成したシールド絶縁層４０の上に配向層を形成する。
【００５２】
上記構成の本発明のＩＰＳ液晶ディスプレイ１において、１画素中の第１、第２画素電極４２、４４の数は任意であるが、第１画素電極４２のうち少なくとも一本はソース電極２６とコンタクトホール３０を介して接続され、対向電極３４に接続される。対向電極３４はスルーホール３８を通じてパッド５２に接続されるため、パッド５２から伸張する第２画素電極４４と第１画素電極４２は等電位となる。
【００５３】
また、上記工程（６）で積層されるシールド絶縁層４０は、例えばフォトリソグラフィー法によりポリマー樹脂等から形成されるため、厚さを広い範囲で自由に制御することが可能である。従って、厚いシールド絶縁層４０を、ゲート線１２等と第２画素電極４４や共通電極４８間に形成することにより、上記漏れ電界のシールドをより強化することができる。このため、画素の境界の共通電極４８等の面積を小さくでき、開口率を上げることができる。更に、厚いシールド絶縁層４０を形成することで、ゲート線１２等と共通電極線４６等の間に生じる寄生容量を小さくすることができる。
【００５４】
本発明のＩＰＳ液晶ディスプレイ１は、上述のようにシールド絶縁層４０の下にも第１画素電極４２を設け、部分滅点発生率を抑制する。シールド絶縁層４０上のＩＴＯ第２画素電極４４に断線があっても、シールド絶縁層４０下の第１画素電極の寄与により完全な滅点（透過率０を意味する）になることを防ぐことができる。但しここで第１画素電極４２をＡｌ等の金属による２重配線とすると、従来のＩＰＳ液晶ディスプレイ１０１と同様に透過率低下・アレイ反射ムラの問題が生じる。
【００５５】
そこで、これらの問題を回避するために本発明のＩＰＳ液晶ディスプレイ１は、シールド絶縁層４０の下に設ける第１画素電極にもＩＴＯ等の透明電極を使用する。ソース電極２６とＣｓ電極１４を接続する第１画素電極４２を、従来の画素内配線１３０に代えてＩＴＯ等の透明電極とするので、アレイ反射ムラの危険性をゼロにすることができ、また透過率向上にも寄与する。
【００５６】
従って本実施形態１において、上記構造を具現化する手段としてＩＴＯ−ＭＩＭ（Metal-Insulater-Metal）構造を採用する。即ち、Ｃｓ電極１４とＩＴＯ等からなる対向電極３４は、第１絶縁層２０及び第２絶縁層２２を挟んでＭＩＭ型画素容量を形成する。
【００５７】
図７の上段の図は、従来のＩＰＳ液晶ディスプレイ１０１及びＩＰＳ液晶ディスプレイ１の断面図であり、下段の図はそれぞれの上段の断面図に対応した各液晶ディスプレイ内の規格化透過率を表す図である。図７の断面図は、図１におけるＡ−Ａ’の断面図であり、図７の下段の図において中央の共通電極及びこれを挟む両端の画素電極で谷となる分布曲線は規格化透過率を、等高線は電位を表す。尚、図７の等電位線はいわゆる上書き込みの場合の電位分布の様子を表し、中央の共通電極付近が最低電位、両端の画素電極は等電位であり、かつ当該両画素電極の近傍が最高電位となる。
【００５８】
即ち、図７（ａ）は正常なＩＰＳ液晶ディスプレイ１０１の断面（上段）及び規格化透過率（下段）を表す図、図７（ｂ）は両画素電極１４２が断線した場合のＩＰＳ液晶ディスプレイ１０１の断面（上段）及び規格化透過率（下段）を表す図、図７（ｃ）は正常なＩＰＳ液晶ディスプレイ１の断面（上段）及び規格化透過率（下段）を表す図、図７（ｄ）は両第２画素電極４４が断線した場合のＩＰＳ液晶ディスプレイ１の断面（上段）及び規格化透過率（下段）を表す図である。
【００５９】
図７（ａ）、（ｃ）の下段図は、正常なＩＰＳ液晶ディスプレイ１０１及びＩＰＳ液晶ディスプレイ１のそれぞれ規格化透過率を表す図であるが、両者の規格化透過率分布は略等しい。しかし、図７（ｂ）、（ｄ）より、画素電極１４２が断線した場合のＩＰＳ液晶ディスプレイ１０１の規格化透過率は０であるのに対し、第２画素電極４４が断線した場合のＩＰＳ液晶ディスプレイ１の規格化透過率は、正常な場合（図７（ｃ））より劣るものの、１／４程度残存することがわかる。即ち、本発明のＩＰＳ液晶ディスプレイ１の当該画素はやや暗く見えるものの、ＩＰＳ液晶ディスプレイ１０１の画素のように完全な部分滅点となることは回避される。
【００６０】
図９（ａ）〜（ｆ）は、ＩＰＳ液晶ディスプレイ１の画素中の何れかの第２画素電極４４又は第２画素内共通電極４８ａ、４８ｂが断線した場合の、画素中に現れる部分滅点を示す。図８（ａ）〜（ｆ）は、上述のように従来のＩＰＳ液晶ディスプレイ１０１の部分滅点を表す図である。
【００６１】
上記従来のIPSディスプレイ１０１と同様に、第２画素電極４４ａ〜４４ｄ、第２画素内共通電極４８ａ、４８ｂ及び画素２中の領域２ａ〜２ｈを定義する。
【００６２】
図１１において、ＩＰＳ液晶ディスプレイ１のＣｓ線１６の上部左の第２画素電極を４４ａ、上部右の第２画素電極を４４ｂ、下部左の第２画素電極を４４ｃ、下部右の第２画素電極を４４ｄとする。
【００６３】
次に、同じく図１１において、画素を区切る境界の共通電極４８間でこれと平行に共通電極線４６からＣｓ線１６方向に伸びる２本の第２画素内共通電極を定義する。Ｃｓ線１６の上部の第２画素内共通電極を４８ａ、下部の第２画素内共通電極を４８ｂとする。
【００６４】
また、図１１及び図１２において、左側の共通電極４８と第２画素電極４４ａで挟まれる領域を画素部分領域２ａ、第２画素電極４４ａと第２画素内共通電極４８ａで挟まれる領域を画素部分領域２ｂ、第２画素内共通電極４８ａと第２画素電極４４ｂで挟まれる領域を画素部分領域２ｃ、第２画素電極４４ｂと右側の共通電極４８で挟まれる領域を画素部分領域２ｄ、左側の共通電極４８と第２画素電極４４ｃで挟まれる領域を画素部分領域２ｅ、第２画素電極４４ｃと第２画素内共通電極４８ｂで挟まれる領域を画素部分領域２ｆ、第２画素内共通電極４８ｂと第２画素電極４４ｄで挟まれる領域を画素部分領域２ｇ、第２画素電極４４ｄと右側の共通電極４８で挟まれる領域を画素部分領域２ｈとする。
【００６５】
図９（ａ）〜（ｆ）は上記図８（ａ）〜（ｆ）と同様に、電極間に電位差を与えた場合に、画素中で明るく見える領域、やや暗く見える領域、及び真っ暗に見える領域を表す明暗図である。図において、斜線の領域は真っ暗に見える領域、ハッチングの領域はやや暗く見える領域、白の領域は明るく見える領域である。図８（ａ）〜（ｆ）のＩＰＳ液晶ディスプレイ１０１と、各対応する図９（ａ）〜（ｆ）のＩＰＳ液晶ディスプレイ１は、同じ位置の画素電極又は第２画素内共通電極が断線している。断線している画素電極又は第２画素内共通電極を以下に示す。
明暗図（ａ）：第２画素電極４４ｄ
明暗図（ｂ）：第２画素電極４４ｃ
明暗図（ｃ）：第２画素電極４４ｂ
明暗図（ｄ）：第２画素電極４４ａ
明暗図（ｅ）：第２画素内共通電極４８ｂ
明暗図（ｆ）：第２画素内共通電極４８ａ
【００６６】
図９（ａ）〜（ｄ）より明らかなように、第２画素電極４４ａ〜４４ｄが断線しても、シールド絶縁層４０を挟んで重畳する第１画素電極４２ａ〜４２ｄに電位が与えられるため、各画素部分領域は真っ暗とはならずに、やや暗く見えるに留まる。また、ＩＰＳ液晶ディスプレイ１においては、従来のＩＰＳ液晶ディスプレイ１０１中の画素内配線１３０は透明なＩＴＯ第1画素電極４２に置き換えられているため、バックライトからの光を十分に透過させ、第1画素電極４２の配置された領域は従来のように真っ暗に見えない。
【００６７】
一方、図９（ｅ）、（ｆ）より、第２画素内共通電極４８ａ、４８ｂが断線した場合は、領域２ｂ、２ｃ領域及び２ｆ、２ｇがそれぞれ真っ暗に見える。これは、第1画素電極４２ａ、４２ｂ間及び第２画素電極４４ａ、４４ｂ間が等電位となり、又、第1画素電極４２ｃ、４２ｄ間及び第２画素電極４４ｃ、４４ｄ間が等電位となり、液晶層５０がバックライトからの光を透過させないためである。
【００６８】
以上のように、本実施形態のＩＰＳ液晶ディスプレイ１は、シールド絶縁層４０の上下にそれぞれ第２画素電極４４、第１画素電極４２を配したため、第２画素電極４４が断線した場合でも完全な部分滅点となることを防ぐことができる。即ち、断線した第２画素電極４４の周辺はやや暗く見えるものの、ＩＰＳ液晶ディスプレイ１０１の画素のように完全な部分滅点となることを防ぐことができる。但し、上記のように第２画素内共通電極４８ａ、４８ｂが断線した場合は、完全な部分滅点が発生することは免れない。
【００６９】
次に、本発明の第２の実施形態のＩＰＳ液晶ディスプレイ１００１について説明する。以下、本第２の実施形態の説明において、第1の実施形態と同一の構成を表す構成要素については、同一の符号及び同一の図を用いることとする。
【００７０】
本実施形態のＩＰＳ液晶ディスプレイ１００１の製造方法は、第１の実施形態のＩＰＳ液晶ディスプレイ１の上記（１）〜（８）の工程のうち、工程（５）〜（７）を除いて略同一である。
【００７１】
ＩＰＳ液晶ディスプレイ１００１の５番目の製造工程（１００５）では、図１３に示すように、シールド絶縁層４０の下に第1画素電極４２と共に、ITOを用いて第１画素内共通電極１０４８ａと１０４８ｂを形成する。即ち、ＩＰＳ液晶ディスプレイ１の製造工程（５）に加えて、第１画素内共通電極１０４８ａと１０４８ｂを、第１絶縁層２０及び第２絶縁層２２を介してゲート線１２と絶縁して、ゲート線１２の上方から第１画素電極４２間を第1画素電極４２と平行に対向電極３４の方向に伸張する。
【００７２】
次に、ＩＰＳ液晶ディスプレイ１００１の６番目の製造工程（１００６）では、図１４のように第１画素内共通電極１０４８ａと１０４８ｂの上方のシールド絶縁層４０にコンタクトホール１０３０を形成する。また、第１の実施形態と同様に、対向電極３４上のシールド絶縁層４０にスルーホール３８を形成する。
【００７３】
更に、ＩＰＳ液晶ディスプレイ１００１の７番目の製造工程（１００７）では、第１画素内共通電極１０４８ａ及び１０４８ｂと、共通電極線４６を、上記シールド絶縁層４０に形成したコンタクトホール１０３０を介して接続する工程が付加される。
【００７４】
本第２の実施形態においても第１の実施形態と同様に、Ｃｓ電極１４とＩＴＯ等からなる対向電極３４は、第１絶縁層２０及び第２絶縁層２２を挟んでＭＩＭ型画素容量を形成する。
【００７５】
図１０（ａ）〜（ｆ）は上記図８及び図９（ａ）〜（ｆ）と同様に、電極間に電位差を与えた場合に、画素中で明るく見える領域、やや暗く見える領域、及び真っ暗に見える領域を表す明暗図である。図８及び図９（ａ）〜（ｆ）のＩＰＳ液晶ディスプレイ１０１及び１と、各対応する図１０（ａ）〜（ｆ）のＩＰＳ液晶ディスプレイ１００１は、同じ位置の画素電極又は第２画素内共通電極が断線している。
【００７６】
上記工程で形成するＩＰＳ液晶ディスプレイ１００１においては、何れの第２画素電極又は第２画素内共通電極が断線しても、真っ暗に見える領域を無くすことができる。上記第１の実施形態においては、第２画素内共通電極４８ａ、４８ｂが断線した場合は、図９（ｅ）、（ｆ）のような真っ暗の領域が発生した。しかし、本第２の実施形態では、シールド絶縁層の下に形成された第１画素内共通電極１０４８ａ、１０４８ｂが共通電極として機能するため、第１又は第２画素電極との間に電圧を生じ、やや暗く見えるものの、真っ暗に見える完全な部分滅点領域となることを回避することができる。
【００７７】
以上のように、本第２の実施形態のＩＰＳ液晶ディスプレイ１は、シールド絶縁層４０の上下にそれぞれ重畳して第２画素電極４４と第１画素電極４２、及び第２画素内共通電極４８ａ、ｂと第１画素内共通電極１０４８ａ、ｂを配したため、第２画素電極４４又は第２画素内共通電極４８ａ、ｂが断線した場合でも完全な部分滅点の発生を防ぐことができる。
【００７８】
最後に、本発明の第３の実施形態のＩＰＳ液晶ディスプレイ２００１について説明する。以下、本第３の実施形態の説明において、第1又は第２の実施形態と同一の構成を表す構成要素については、同一の符号及び同一の図を用いることとする。
【００７９】
本第３の実施形態のＩＰＳ液晶ディスプレイ２００１は、以下の工程で製造される。工程（１）〜（３）は、上記ＩＰＳ液晶ディスプレイ１、１００１の製造工程と同一である。
【００８０】
（１）ガラス基板１０などの透明絶縁基板を準備する。
（２）図２のように、ガラス基板１０上にゲート線１２およびＣｓ線１６等を形成する。ここでＣｓ線１６には、画素内でＣｓ電極１４が形成される。
（３）図３のように、ＣＶＤ（chemical vapor deposition）によって第１絶縁層２０を形成する。
【００８１】
次に、本第３の実施形態のＩＰＳ液晶ディスプレイ２００１では、上記第１及び第２の実施形態と異なり、以下の製造工程（２００４）〜（２００９）が採用される。工程（２００４）を図１５に示す。
【００８２】
（２００４）以下の工程でＴＦＴ２４を形成すべく、第１絶縁層２０上に半導体層２０２０を積層する。半導体層２０２０は、例えばａ−Ｓｉ（アモルファス・シリコン）層及びｎ+層である。次に、Ｃｓ線１６に形成されたＣｓ電極１４と対向し、第１絶縁層２０及び半導体層２０２０を介して形成された対向電極３４、対向電極３４からゲート線１２方向に第１画素電極４２を伸張する。更に、第１画素内共通電極２０４８ａと２０４８ｂを、第１絶縁層２０及び半導体層２０２０を介してゲート線１２と絶縁し、ゲート線１２の上方から、第１画素電極４２間を第1画素電極４２と平行に対向電極３４の方向に伸張する。尚、対向電極３４、第１画素電極４２及び第１画素内共通電極２０４８ａと２０４８ｂは、ＩＴＯ等から形成される透明電極である。
【００８３】
（２００５）図１６に示すように、ゲート線１２の一部をゲート電極１３とし、ソース電極２６とドレイン電極２８を有するＴＦＴ（thin film transistor）２４、及びＴＦＴ２４のドレイン電極２８に接続されるシグナル線３２、を半導体層２０２０上に形成する。ソース電極２６と工程（２００４）で形成した第１画素電極４２の一つを接続して、第２絶縁層２２を積層する。尚、第２絶縁層２２には、下記の工程（２００７）でシールド絶縁層４０に形成されるコンタクトホール２０３１とスルーホール３８にそれぞれ対応する、コンタクトホール２０３０と２０３８が形成される。
【００８４】
（２００６）それらの上にシールド絶縁層４０を積層する。
【００８５】
（２００７）図１６のように第１画素内共通電極２０４８ａと２０４８ｂの上方のシールド絶縁層４０にコンタクトホール２０３１を形成し、上記第２絶縁層２２に形成されたコンタクトホール２０３０に接続する。また、第１の実施形態と同様に、対向電極３４上のシールド絶縁層４０にスルーホール３８を形成し、上記第２絶縁層２２のコンタクトホール２０３８に接続する。
【００８６】
（２００８）図１のように対向電極３４及び第１画素電極４２にそれぞれ対向してパッド５２及び第２画素電極４４を形成し、更に共通電極線４６、共通電極４８を形成する。また、第１画素内共通電極１０４８ａ及び１０４８ｂと、共通電極線４６を、上記第2絶縁層に形成したコンタクトホール２０３０およびシールド絶縁層４０に形成したコンタクトホール２０３１を介して接続する。同様に、上記第2絶縁層及びシールド絶縁層４０にそれぞれ形成したコンタクトホール２０３８及びスルーホール３８を介して、対向電極３４とパッド５２を接続する。
【００８７】
（２００９）共通電極４８及び第２画素電極４４を形成した層の上に配向層を形成する。
【００８８】
本第３の実施形態においては、上記第１及び第２の実施形態と異なり、ＩＴＯ対向電極３４の下方に形成された半導体層２０２０とＣｓ電極１４が、第１絶縁層２０を挟んでＭＩＳ（Metal-Insulater-Semiconductor）型画素容量を形成する。
【００８９】
上記工程で形成するＩＰＳ液晶ディスプレイ2００１においても、ＩＰＳ液晶ディスプレイ１００１と同様に図１０（ａ）〜（ｆ）に示すように、何れの第２画素電極又は第２画素内共通電極が断線しても、真っ暗に見える領域を無くすことができる。本第３の実施形態では、第２画素内共通電極が断線した場合、半導体層２０２０の上に形成された第１画素内共通電極２０４８ａ、２０４８ｂが共通電極として機能するため、第１又は第２画素電極との間に電界を生じ、やや暗く見えるものの、真っ暗に見える完全な滅点領域となることを回避することができる。
【００９０】
以上のように、本第３の実施形態のＩＰＳ液晶ディスプレイ１は、シールド絶縁層４０および第２絶縁層２２の上下にそれぞれ重畳して第２画素電極４４と第１画素電極４２、及び第２画素内共通電極４８ａ、ｂと第１画素内共通電極１０４８ａ、ｂを配したため、第２画素電極４４又は第２画素内共通電極４８ａ、ｂが断線した場合でも完全な部分滅点の発生を防ぐことができる。
【００９１】
上記第３の実施形態のようなＭＩＳ型構造の変形例として、半導体層上の第１画素内共通電極２０４８ａと２０４８ｂを形成しない構造も本発明のＩＰＳ液晶ディスプレイに含まれる。しかし、この場合は第１の実施形態と同様に、第２画素電極４４が断線した場合は完全な部分滅点が発生することを回避できるが、第２画素内共通電極４８ａ、４８ｂが断線した場合は、完全な部分滅点の発生を回避できない。
【００９２】
以上、本発明の実施形態について説明したが、本発明のＩＰＳ液晶ディスプレイの構成は、上記実施形態に限定されない。上記実施形態のＩＰＳ液晶ディスプレイは、Ｃｓ線１６を軸として形状が対称なデュアルドメイン構造をとるが、本発明のＩＰＳ液晶ディスプレイはデュアルドメイン構造でなくてもよい。電位の異なる、共通電極線又は共通電極と画素電極が櫛歯状に入れ違いに並列するＩＰＳモードのすべての液晶ディスプレイについて、本発明は適用し得る。
【００９３】
また、画素電極、共通電極等は、透明電極であれば、特に素材はＩＴＯに限定されない。
【００９４】
更に、シールド絶縁層４０は、例えばフォトリソグラフィー法によりポリマー樹脂等から形成されるが、厚さをある程度自由に調整できるのであれば材料は特にポリマー樹脂によらず、又、製法もフォトリソグラフィー法に限定されない。
【００９５】
その他、本発明は、その主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。
【実施例１】
【００９６】
表１は、従来型、第１画素電極が金属の場合、第１の実施形態、第２の実施形態のそれぞれのIPSディスプレイについて、断線個所を変えた場合の画素全体及び各領域の透過率を計算した表である。従来型IPSディスプレイで電極断線がない場合の透過率を１００％とし、シールド絶縁層上の第２画素電極及び第２画素内共通電極が断線した場合の透過率を示す。図１２を参照して、「左」領域は２a又は２ｅに、「中央左」は２ｂ又は２ｆに、領域「中央右」は２ｃ又は２ｇに、領域「右」領域は２ｄ又は２ｈに、それぞれ対応している。
【表１】
2005352067.tif 000003
【００９７】
また、図２１は、上記表１の透過光強度分布の計算における、従来型、第１画素電極が金属の場合、第１の実施形態、第２の実施形態のそれぞれのIPSディスプレイについて、断線がない場合、第２画素電極及び第２画素内共通電極が断線した場合の断面透過光強度分布を表す。図２１において、青の曲線は断線がない場合、赤の曲線はすべての第２画素電極が断線した場合、黄の曲線はすべての第２画素内共通電極が断線した場合の、それぞれ断面における透過光強度分布を表す。尚、「左」領域及び「右」領域では、青の曲線と黄の曲線は略重なっている。
【００９８】
従来のIPSディスプレイ１０１では、上記のように、第２画素電極及び第２画素内共通電極のいずれが断線しても部分滅点が生じる。
【００９９】
第１画素電極が金属の場合のIPSディスプレイとは、第１の実施形態と同様のMIM構造をとるものの、シールド絶縁層下に形成する第１画素電極を、Aｌ等の金属で形成したIPSディスプレイをいう。第１画素内共通電極は形成しない。この場合、４本の金属製の第１画素電極は光透過性がないため、全体透過率が大きくダウンする。また、第１の実施形態と同様に、第２画素内共通電極を断線した場合は真っ黒の部分滅点の発生は防げない。
【０１００】
第１の実施形態のIPSディスプレイ１００１は、上記第１画素電極が金属の場合のIPSディスプレイと異なり第１画素電極がITOであるため、全体透過率は略１００％となる。しかし上述のように、第２画素内共通電極を断線した場合は真っ黒の部分滅点の発生は回避できない。
【０１０１】
第２の実施形態のIPSディスプレイでは、第１の実施形態にITOの第１画素内共通電極１０４８ａ、１０４８ｂが形成されるため、第２画素電極第又は２画素内共通電極のどちらが断線しても、完全な部分滅点の発生が回避できる。即ち、何れかの電極が断線した場合でも第２の実施形態のIPSディスプレイでは完全に真っ黒な領域は生じず、表１からわかるように、断線箇所の近傍領域においても断線がない場合の１／４〜１／５程度の透過光強度を得ることができる。
【産業上の利用可能性】
【０１０２】
液晶テレビやパソコンディスプレイ、その他のＩＰＳ液晶ディスプレイすべてに利用可能である。
【図面の簡単な説明】
【０１０３】
【図１】本発明のＩＰＳ液晶ディスプレイの平面図である。
【図２】本発明のＩＰＳ液晶ディスプレイの製造方法の第２工程におけるＩＰＳ液晶ディスプレイの平面図である。
【図３】本発明のＩＰＳ液晶ディスプレイの製造方法の第３工程におけるＩＰＳ液晶ディスプレイの平面図である。
【図４】本発明の第１及び第２の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の第４工程におけるＩＰＳ液晶ディスプレイの平面図である。
【図５】本発明の第１の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の第５工程におけるＩＰＳ液晶ディスプレイの平面図である。
【図６】本発明の第１の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の第６工程におけるＩＰＳ液晶ディスプレイの平面図である。
【図７】上段の図は、従来のＩＰＳ液晶ディスプレイ及び本発明のＩＰＳ液晶ディスプレイの断面図であり、下段の図はそれぞれの上段の断面図に対応した各液晶ディスプレイ内の規格化透過率を表す図である。この断面図は、図１においてＡ−Ａ’における断面図である。（ａ）正常な従来のＩＰＳ液晶ディスプレイの断面（上段）及び規格化透過率（下段）を表す図である。（ｂ）画素電極が断線した場合の従来のＩＰＳ液晶ディスプレイの断面（上段）及び規格化透過率（下段）を表す図である。（ｃ）正常な本発明のＩＰＳ液晶ディスプレイ１の断面（上段）及び規格化透過率（下段）を表す図である。（ｄ）第２画素電極が断線した場合の本発明のＩＰＳ液晶ディスプレイ１の断面（上段）及び規格化透過率（下段）を表す図である。
【図８】画素中の何れかの画素電極又は共通電極が断線した場合の、画素中に現れる部分滅点を示す、従来のＩＰＳ液晶ディスプレイの平面図である。
【図９】画素中の何れかの画素電極又は共通電極が断線した場合の、画素中に現れる部分滅点を示す、本発明の第１の実施形態のＩＰＳ液晶ディスプレイの平面図である。
【図１０】画素中の何れかの画素電極又は共通電極が断線した場合の、画素中に現れる部分滅点を示す、本発明の第１及び第２の実施形態のＩＰＳ液晶ディスプレイの平面図である。
【図１１】本発明のＩＰＳ液晶ディスプレイの第２画素電極の４４ａ、４４ｂ、４４ｃ、４４ｄを定義するための平面図である。
【図１２】ＩＰＳ液晶ディスプレイの画素内の領域２ａ〜２ｈを定義するための平面図である。
【図１３】本発明の第２の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の５番目の製造工程（１００５）におけるＩＰＳ液晶ディスプレイの平面図である。
【図１４】本発明の第２の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の６番目の製造工程（１００６）におけるＩＰＳ液晶ディスプレイの平面図である。
【図１５】本発明の第３の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の４番目の製造工程（２００４）におけるＩＰＳ液晶ディスプレイの平面図である。
【図１６】本発明の第３の実施形態におけるＩＰＳ液晶ディスプレイの製造方法の製造工程（２００５）〜（２００７）を説明するためのＩＰＳ液晶ディスプレイの平面図である。
【図１７】従来のＩＰＳ液晶ディスプレイの製造工程を説明するための平面図である。
【図１８】従来のＩＰＳ液晶ディスプレイの製造工程を説明するための平面図である。
【図１９】従来のＩＰＳ液晶ディスプレイの平面図である。
【図２０】従来のＩＰＳ液晶ディスプレイの画素電極及び画素内共通電極を定義するための平面図である。
【図２１】下段の図は、従来型、第１画素電極が金属の場合、第１の実施形態、第２の実施形態のそれぞれのIPSディスプレイの断面図であり、上段の図はそれぞれの下段の断面図に対応した各液晶ディスプレイの断面における透過光強度を表す図である。下段の断面図は、図１においてＡ−Ａ’における断面図である。また、青の曲線は断線がない場合、赤の曲線はすべての第２画素電極が断線した場合、黄の曲線はすべての第２画素内共通電極が断線した場合の、それぞれ断面における透過光強度分布を表す。（ａ）従来のＩＰＳ液晶ディスプレイの断面（下段）及び、透過光強度（上段）を表す図である。（ｂ）第１画素電極が金属の場合のＩＰＳ液晶ディスプレイの断面（下段）及び、透過光強度（上段）を表す図である。（ｃ）本発明の第１の実施形態のＩＰＳ液晶ディスプレイの断面（下段）及び、透過光強度（上段）を表す図である。（ｄ）本発明の第２の実施形態のＩＰＳ液晶ディスプレイの断面（下段）及び、透過光強度（上段）を表す図である。
【符号の説明】
【０１０４】
１、１００１、２００１：本発明のＩＰＳ液晶ディスプレイ
２ａ、２ｂ、２ｃ、２ｄ、２ｅ：画素部分領域
１０、１１０：ガラス基板
１２、１１２：ゲート線
１３、１１３：ゲート電極
１４、１１４：Ｃｓ電極
１６、１１６：Ｃｓ線
１８、１１８：軸部
１８ａ、１８ｂ、１８ｃ、１８ｄ：軸部
２０、１２０：第１絶縁層
２２、１２２：第２絶縁層
２４、１２４：ＴＦＴ
２６、１２６：ソース電極
２８、１２８：ドレイン電極
３０、１０３０、２０３０、２０３１、２０３８：コンタクトホール
３２、１３２：シグナル線
３４、１３４：対向電極
３８、１３８：スルーホール
４０、１４０：シールド絶縁層
４２：第１画素電極
４４：第２画素電極
４６、１４６：共通電極線
４８：共通電極
４８ａ、４８ｂ：第２画素内共通電極
５０、１５０：液晶層
５２、１５２：パッド
１０１：従来のＩＰＳ液晶ディスプレイ
１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ、１０２ｅ：画素部分領域
１１８ａ、１１８ｂ、１１８ｃ、１１８ｄ：軸部
１３０：画素内配線
１４２、１４２ａ、１４２ｂ、１４２ｃ、１４２ｄ：画素電極
１４８：共通電極
１４８ａ、１４８ｂ：画素内共通電極
１０４８ａ、１０４８ｂ、２０４８ａ、２０４８ｂ：第１画素内共通電極
２０２０：半導体層
【図１】
2005352067.tif 000004
【図２】
2005352067.tif 000005
【図３】
2005352067.tif 000006
【図４】
2005352067.tif 000007
【図５】
2005352067.tif 000008
【図６】
2005352067.tif 000009
【図７】
2005352067.tif 000010
【図８】
2005352067.tif 000011
【図９】
2005352067.tif 000012
【図１０】
2005352067.tif 000013
【図１１】
2005352067.tif 000014
【図１２】
2005352067.tif 000015
【図１３】
2005352067.tif 000016
【図１４】
2005352067.tif 000017
【図１５】
2005352067.tif 000018
【図１６】
2005352067.tif 000019
【図１７】
2005352067.tif 000020
【図１８】
2005352067.tif 000021
【図１９】
2005352067.tif 000022
【図２０】
2005352067.tif 000023
【図２１】
2005352067.tif 000024