(57)【要約】【課題】  配線基板等への実装が容易であって品質を向上可能な半導体光検出装置及びその製造方法を提供する。【解決手段】  半導体光検出装置１は、同一半導体基板２上に形成された複数の柱状突起Ａ，Ｂ，Ｃ，Ｄを備えており、それぞれの柱状突起Ａ，Ｂ，Ｃ，Ｄの側面は光検出面ａ，ｂ，ｃ，ｄを備えている。半導体発光素子Ａ１，Ｂ１，Ｃ１，Ｄ１から出射された光は、光検出面ａ，ｂ，ｃ，ｄに入射する。半導体光検出装置１は、複数の柱状突起Ａ，Ｂ，Ｃ，Ｄの側面が光検出面ａ，ｂ，ｃ，ｄを備えているので、半導体発光素子Ａ１，Ｂ１，Ｃ１，Ｄ１からの出射光を光検出面ａ，ｂ，ｃ，ｄ上に容易に照射することができる。半導体光検出装置１及び半導体発光素子Ａ１，Ｂ１，Ｃ１，Ｄ１は、配線基板１０上にダイボンドされている。【選択図】  図１
2005217188.tif 000002
【特許請求の範囲】
【請求項１】
同一半導体基板上に形成された複数の柱状突起を備えた半導体光検出装置であって、それぞれの前記柱状突起の側面は光検出面を備えていることを特徴とする半導体光検出装置。
【請求項２】
前記柱状突起は、前記光検出面を含む側面によって囲まれ、厚み方向に半導体層を積層してなるホトダイオードを構成することを特徴とする請求項１に記載の半導体光検出装置。
【請求項３】
それぞれの前記柱状突起の前記側面は、それぞれ周方向全体に沿って前記光検出面を備えていることを特徴とする請求項２に記載の半導体光検出装置。
【請求項４】
それぞれの前記柱状突起の前記側面は、それぞれ周方向の一部に沿った１平面を有しており、この平面は前記光検出面を構成することを特徴とする請求項２に記載の半導体光検出装置。
【請求項５】
それぞれの前記柱状突起の前記側面は、それぞれ周方向の一部に沿った２平面を有しており、これらの平面は前記光検出面を構成することを特徴とする請求項２に記載の半導体光検出装置。
【請求項６】
半導体光検出装置の製造方法において、
第１導電型の半導体基板の表面をエッチングし複数の柱状突起を製造する工程と、
複数の前記柱状突起の側面及び頂面を覆うようにＩ型の半導体層をエピタキシャル成長させる工程と、
前記柱状突起毎の前記半導体層の表面から第２導電型の不純物を拡散する工程と、
を備えることを特徴とする半導体光検出装置。
【請求項７】
半導体光検出装置の製造方法において、
第１導電型の半導体基板の表面をエッチングし複数の柱状突起を製造する工程と、
複数の前記柱状突起の側面及び頂面から第２導電型の不純物を拡散する工程と、
を備えることを特徴とする半導体光検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光検出装置及び製造方法に関する。
【背景技術】
【０００２】
従来の半導体光検出装置を用いて通信を行う際には、配線基板上にホトダイオードと発光素子を設け、これらを光導波路で接続している。また、下記特許文献１に記載の半導体光検出装置においては、ホトダイオードチップの一部を加工し、チップ側面から入射する光をチップ内に形成された光感応領域に屈折させて入射するものである。
【０００３】
【特許文献１】特開平１１−３７０８０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述のような側面加工チップにおいては、チップの加工を高精度に行う必要があると同時に、チップを配線基板等にダイボンドする際、接着用樹脂がせり上がり、光路を塞ぐ可能性があるため、実装を慎重に行う必要があり、接着用樹脂のせり上がりにより品質が劣化するという問題がある。
【０００５】
本発明は、このような問題に鑑みてなされたものであり、配線基板等への実装が容易であって品質を向上可能な半導体光検出装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述の課題を解決するため、本発明に係る半導体光検出装置は、同一半導体基板上に形成された複数の柱状突起を備えた半導体光検出装置であって、それぞれの柱状突起の側面は光検出面を備えていることを特徴とする。
【０００７】
本発明の半導体光検出装置によれば、複数の柱状突起の側面が光検出面を備えているので、半導体基板の側方に半導体発光素子を設けると、半導体発光素子からの出射光を光検出面上に容易に照射することができる。この半導体光検出装置を配線基板上にダイボンドする場合、柱状突起の側面にはダイボンド時の接着剤がつかないので、品質を向上させることができる。また、複数の柱状突起があるため、半導体発光素子の配置のフレキシビリティを高めることができる。
【０００８】
この柱状突起は、光検出面を含む側面によって囲まれ、厚み方向に半導体層を積層してなるホトダイオードを構成することを特徴とする。積層された半導体層はＰＮ接合ホトダイオードやＰＩＮ型ホトダイオードを構成する。この場合、ホトダイオードの側面から半導体層に光が入射するため、厚み方向に沿って電流が流れ、入射した光を検出することができる。
【０００９】
また、本発明に係る半導体光検出装置における、それぞれの柱状突起の側面は、それぞれ周方向全体に沿って光検出面を備えていることを特徴とする。この場合、光検出面には、側方のいずれの方向からも光が入射することができるので、半導体発光素子から出射光の光軸と柱状突起のアライメントが容易となり、品質が向上する。
【００１０】
また、それぞれの柱状突起の前記側面は、それぞれ周方向の一部に沿った１平面を有しており、この平面は前記光検出面を構成することを特徴とする。この場合、当該平面において、半導体発光素子からの光を検出することができる。
【００１１】
また、本発明に係る半導体光検出装置における、それぞれの柱状突起の側面は、それぞれ周方向の一部に沿った２平面を有しており、これらの平面は光検出面を構成することを特徴とする。この場合、双方の平面において、半導体発光素子からの光を検出することができる。
【００１２】
また、本発明に係る半導体光検出装置の製造方法は、第１導電型の半導体基板の表面をエッチングし複数の柱状突起を製造する工程と、複数の柱状突起の側面及び頂面を覆うようにＩ型の半導体層をエピタキシャル成長させる工程と、柱状突起毎の半導体層の表面から第２導電型の不純物を拡散する工程とを備えることを特徴とする。なお、Ｉ型とは不純物濃度が極めて低い半導体のことであり、例えば不純物濃度が１×１０１５／ｃｍ３以下のものであるとする。
【００１３】
この場合、第１導電型の半導体基板、第２導電型の半導体層及びＩ型の半導体層が、積層方向に沿ってＰＩＮ型ホトダイオードを構成し、柱状突起の側方から光が側面に照射されると、当該ＰＩＮ型ホトダイオードで入射光を検出することができる。また、ダイボンドの際に邪魔にならない半導体基板表面上に、エッチングによって柱状突起を一度に複数形成することができるため、配線基板等への半導体光検出装置の実装が容易となる。
【００１４】
また、本発明に係る半導体光検出装置の製造方法は、第１導電型の半導体基板の表面をエッチングし複数の柱状突起を製造する工程と、複数の柱状突起の側面及び頂面から第２導電型の不純物を拡散する工程とを備えることを特徴とする。
【００１５】
この場合、第１導電型の半導体基板及び第２導電型の半導体層が、積層方向に沿ってＰＮ接合ホトダイオードを構成し、柱状突起の側方から光が側面に照射されると、当該ＰＮ接合ホトダイオードで入射光を検出することができる。また、この製造方法においても、ダイボンドの際に邪魔にならない半導体基板表面上に、エッチングによって柱状突起を一度に複数形成することができるため、配線基板等への半導体光検出装置の実装が容易となる。
【発明の効果】
【００１６】
本発明の半導体光検出装置及びその製造方法によれば、半導体光検出装置の配線基板等への実装が容易であって、また、その品質が向上する。
【発明を実施するための最良の形態】
【００１７】
以下、実施の形態にかかる半導体光検出装置及びその製造方法について説明する。同一要素には同一符号を用いることとし、重複する説明は省略する。
【００１８】
図１は、実施の形態に係る半導体光検出装置１を備えた投受光ユニットの平面図である。なお、明瞭化のため、同図では最表面に位置する上部配線基板１１（図２参照）を除いて示す。
【００１９】
この投受光ユニットは、パソコン等の電子機器に組み込まれるものであり、配線基板１０上に載置された半導体光検出装置１を備えている。半導体光検出装置１の周囲には半導体発光素子Ａ１，Ｂ１，Ｃ１，Ｄ１が配置されている。半導体発光素子Ａ１，Ｂ１，Ｃ１，Ｄ１は半導体レーザであって、これらは配線基板１０の４隅上にそれぞれ配置されている。
【００２０】
半導体光検出装置１は、同一半導体基板２上に形成された複数の柱状突起Ａ，Ｂ，Ｃ，Ｄを備えており、それぞれの柱状突起Ａ，Ｂ，Ｃ，Ｄの側面は光検出面ａ，ｂ，ｃ，ｄを備えている。半導体発光素子Ａ１，Ｂ１，Ｃ１，Ｄ１から出射された光は、光検出面ａ，ｂ，ｃ，ｄに入射する。
【００２１】
半導体光検出装置１は、複数の柱状突起Ａ，Ｂ，Ｃ，Ｄの側面が光検出面を備えているので、半導体発光素子Ａ１，Ｂ１，Ｃ１，Ｄ１からの出射光を光検出面ａ，ｂ，ｃ，ｄ上に容易に照射することができる。半導体光検出装置１及び半導体発光素子Ａ１，Ｂ１，Ｃ１，Ｄ１は、配線基板１０上にダイボンドされている。
【００２２】
図２は、投受光ユニットのＩＩ−ＩＩ矢印断面図である。なお、同図では、半導体発光素子Ａ１，Ｂ１及び柱状突起Ａ，Ｂが示されているが、半導体発光素子Ｃ１，Ｄ１及び柱状突起Ｃ，Ｄの構造もこれらと同一である。
【００２３】
半導体光検出装置１及び半導体発光素子Ａ１，Ｂ１は、下部配線基板１０と上部配線基板１１との間に挟まれている。なお、同図において下部配線基板１０の位置する方を「下側」とし、上部配線基板１１の位置する方を「上側」として説明する。
【００２４】
半導体光検出装置１の下面と、下部配線基板１０の上面との間には、導電性材料１２が介在している。導電性材料１２は、下部配線基板１０上の配線と、半導体光検出装置１の下面とを電気的に接続している。半導体光検出装置１の柱状突起Ａ，Ｂの頂面と上部配線基板１１の下面との間にも、導電性材料１３Ａ，１３Ｂが介在している。したがって、導電性材料１３Ａ，１３Ｂと導電性材料１２との間にバイアス電圧が印加され、柱状突起Ａ，Ｂの上下方向に沿ってバイアス電圧が印加されることとなる。
【００２５】
なお、半導体発光素子Ａ１，Ｂ１の下面と、下部配線基板１０との間には、導電性材料１４Ａ，１４Ｂが介在しており、半導体発光素子Ａ１，Ｂ１の上面と上部配線基板１１との間には、導電性材料１５Ａ，１５Ｂが介在している。したがって、導電性材料１５Ａ，１５Ｂから導電性材料１４Ａ，１４Ｂに電流が流れ、半導体発光素子Ａ１，Ｂ１の上下方向に電流が流れることとなる。
【００２６】
半導体発光素子Ａ１，Ｂ１に電流が流れると、半導体発光素子Ａ１，Ｂ１が発光し、半導体発光素子Ａ１，Ｂ１から出射された光は、半導体光検出装置１における光検出面ａ，ｂ（図１参照）に入射する。光検出面ａの内側にはＰＩＮ型ホトダイオード又はＰＮ接合ホトダイオードが形成されているため、入射光強度に応じて当該ホトダイオードの上下方向に沿って電流が流れる。この電流は、導電性材料１３Ａ，１３Ｂと導電性材料１２との間に流れ、したがって、当該電流又はこの電流に対応した電圧を検出することによって、入射光強度を検出することができる。
【００２７】
半導体発光素子Ａ１は、活性層Ａ１ａ、活性層Ａ１ａを挟むクラッド層Ａ１ｂ，Ａ１ｃを備えている。半導体レーザとしての半導体発光素子の一例としては、ｎ型ＧａＡｓ基板上に多重量子井戸構造の活性層Ａ１ａと、ｎ型ＡｌＧａＩｎＰのクラッド層Ａ１ｃと、ｐ型ＡｌＧａＩｎＰのクラッド層Ａ１ｂを設けたもの等があるが、半導体レーザ自体は市販されている。ここで、活性層Ａ１ａの主表面を含む平面は、略直角に光検出面ａと交差している。したがって、活性層Ａ１ａの端面から、この端面に垂直な方向に出射されたレーザ光は、光検出面ａに略垂直に入射する。
【００２８】
なお、半導体発光素子Ｂ１も、活性層Ｂ１ａ、活性層Ｂ１ａを挟むクラッド層Ｂ１ｂ，Ｂ１ｃを備えており、柱状突起Ｂの光検出面ｂに対する位置関係は、半導体発光素子Ａ１における柱状突起Ａの光検出面ａに対する位置関係と同一である。また、半導体素子Ｂ１の材料はＡ１と同一である。
【００２９】
この半導体光検出装置１では、柱状突起Ａ，Ｂの側面ａ，ｂには、配線基板１０へのダイボンド時の接着剤がつかないので、品質を向上させることができる。また、複数の柱状突起Ａ，Ｂがあるため、半導体発光素子Ａ１，Ｂ１の配置のフレキシビリティを高めることができる。
【００３０】
図３は、半導体光検出装置１の製造方法を示すための説明図である。
【００３１】
まず、Ｓｉからなる厚さ０．６２５ｍｍのＮ型の半導体基板２（体積抵抗率ρ＝０．０１Ω・ｃｍ）を用意し（図３（ａ））、半導体基板２の表面をエッチングする（図３（ｂ））。このエッチングによって、半導体基板２の表面には柱状突起Ａ，Ｂが形成される。このエッチングは、ＩＣＰドライエッチングであり、例えば柱状突起Ａ，Ｂの高さは０．３ｍｍ、残余の基板厚みは０．３２５ｍｍである。ここで、柱状突起Ａ，Ｂの高さが高い程、ＬＤとの実装が容易となる。また、高温Ｈ2処理により突起形状をなめらかにすることが望ましい。
【００３２】
次に、半導体基板２上にＩ型の半導体層３をエピタキシャル成長させる（図３（ｃ））。これにより、柱状突起Ａ，Ｂの頂面及び側面、更には柱状突起Ａ，Ｂ間の基板表面上にも半導体層３が形成される。
【００３３】
なお、エピタキシャル層としての半導体層３は、Ｉ型と表記したが、これは不純物濃度が極めて低いために抵抗率の高い層であるという意味であり（体積抵抗率ρ＝１ｋΩ・ｃｍ）、不純物濃度は１×１０１５／ｃｍ３以下のものであり、正確にはＮ型である。Ｎ型の不純物としてはＮ、Ｐ、Ａｓを用いることができる。
【００３４】
次に、半導体基板２の表面における柱状突起Ａ，Ｂ間及び基板裏面にＮ型不純物（表面抵抗率ρ＝１２Ω／sq.、厚みｔ＝１μｍ）を拡散し、アイソレーション領域６、裏面不純物層６１を形成する（図３（ｄ））。さらに、アイソレーション領域６を除く、柱状突起Ａ，Ｂの頂面及び側面上に位置する半導体層３の表面にＰ型の不純物（表面抵抗率ρ＝４４Ω／sq.、厚みｔ＝０．５μｍ）を拡散することで半導体層４を形成し、しかる後、その表面を熱酸化することで、絶縁層５を形成する（ＳｉＯ２、ｔ＝０．１μｍ）。
【００３５】
しかる後、絶縁層５の柱状突起Ａ，Ｂの頂面に位置する箇所にコンタクトホールを形成し、このコンタクトホール内に電極（Ａｌ：厚みｔ＝１μｍ）７ａを形成し、半導体基板２の裏面側にも電極（Ａｌ：厚みｔ＝１μｍ）８ａを形成する。しかる後、電極７ａ，８ａ上に、電極（Ｎｉ／Ａｕめっき）７ｂ，８ｂを形成する（Ｎｉの厚みｔ＝５μｍ、Ａｕの厚みｔ＝０．１μｍ）。
【００３６】
このように、柱状突起Ａ、Ｂは、光検出面ａ，ｂを含む側面によって囲まれ、厚み方向に半導体層を積層してなるホトダイオードを構成しており、本例における半導体層群はＰＩＮ型ホトダイオード（Ｎ型半導体基板２、Ｉ型エピタキシャル層３、Ｐ型半導体層４）を構成している。ホトダイオードの側面から半導体層（Ｉ型のエピタキシャル層３）に光が入射するため、厚み方向に沿って電流が流れ、入射した光を検出することができる。
【００３７】
また、それぞれの柱状突起Ａ，Ｂの側面は、それぞれ周方向全体に沿って光検出面ａ，ｂを備えているため、光検出面ａ．ｂには、側方のいずれの方向からも光が入射することができるので、半導体発光素子から出射光の光軸と柱状突起のアライメントが容易となり、品質が向上する。
【００３８】
以上の半導体光検出装置の製造方法は、Ｎ型（第１導電型）の半導体基板の表面をエッチングし複数の柱状突起Ａ，Ｂを製造する工程と、複数の柱状突起Ａ，Ｂの側面及び頂面を覆うようにＩ型の半導体層３をエピタキシャル成長させる工程と、柱状突起Ａ，Ｂ毎の半導体層３の表面からＰ型（第２導電型）の不純物を拡散する工程とを備えている。
【００３９】
この場合、Ｎ型の半導体基板２、Ｐ型の半導体層４及びＩ型の半導体層３が、積層方向に沿ってＰＩＮ型ホトダイオードを構成し、柱状突起Ａ，Ｂの側方から光が側面に照射されると、当該ＰＩＮ型ホトダイオードで入射光を検出することができる。また、ダイボンドの際に邪魔にならない半導体基板表面上に、エッチングによって柱状突起Ａ，Ｂを一度に複数形成することができるため、柱状突起Ａ，Ｂ間のアライメントが固定されており、配線基板１０への半導体光検出装置の実装が容易となる。
【００４０】
図４は、半導体光検出装置１の別の製造方法を示すための説明図である。
【００４１】
まず、Ｓｉからなる厚さ０．６２５ｍｍのＮ型の半導体基板２（体積抵抗率ρ＝１ｋΩ・ｃｍ）を用意し（図４（ａ））、半導体基板２の表面をエッチングする（図４（ｂ））。このエッチングによって、半導体基板２の表面には柱状突起Ａ，Ｂが形成される。このエッチングは、ＩＣＰドライエッチングであり、例えば柱状突起Ａ，Ｂの高さは０．３ｍｍ、残余の基板厚みは０．３２５ｍｍである。ここで柱状突起Ａ，Ｂの高さが高い程、ＬＤとの実装が容易となる。また、高温Ｈ2処理により突起形状をなめらかにすることが望ましい。
【００４２】
次に、半導体基板２の表面における柱状突起Ａ，Ｂ間、及び基板裏面にＮ型不純物（表面抵抗率ρ＝１２Ω／sq.、厚みｔ＝１μｍ）を拡散し、アイソレーション領域６、裏面不純物層６１を形成する（図４（ｃ））。さらに、アイソレーション領域６を除く、柱状突起Ａ，Ｂの頂面及び側面上にＰ型の不純物（表面抵抗率ρ＝４４Ω／sq.、厚みｔ＝０．５μｍ）を拡散して半導体層４を形成し、しかる後、その表面を熱酸化することで、絶縁層５を形成する（ＳｉＯ２、ｔ＝０．１μｍ）。
【００４３】
しかる後、絶縁層５の柱状突起Ａ，Ｂの頂面に位置する箇所にコンタクトホールを形成し、このコンタクトホール内に電極（Ａｌ：厚みｔ＝１μｍ）７ａを形成し、半導体基板２の裏面側にも電極（Ａｌ：厚みｔ＝１μｍ）８ａを形成する。しかる後、電極７ａ，８ａ上に、電極（Ｎｉ／Ａｕめっき）７ｂ，８ｂを形成する（Ｎｉの厚みｔ＝５μｍ、Ａｕの厚みｔ＝０．１μｍ）。
【００４４】
このように、柱状突起Ａ、Ｂは、光検出面ａ，ｂを含む側面によって囲まれ、厚み方向に半導体層を積層してなるホトダイオードを構成しており、本例における半導体層群はＰＮ接合ホトダイオード（Ｎ型半導体基板２、Ｐ型半導体層４）を構成している。ホトダイオードの側面から半導体層（ＰＮ接合界面近傍）に光が入射するため、厚み方向に沿って電流が流れ、入射した光を検出することができる。
【００４５】
また、それぞれの柱状突起Ａ，Ｂの側面は、それぞれ周方向全体に沿って光検出面ａ，ｂを備えているため、光検出面ａ，ｂには、側方のいずれの方向からも光が入射することができるので、半導体発光素子から出射光の光軸と柱状突起のアライメントが容易となり、品質が向上する。
【００４６】
また、以上の半導体光検出装置１の製造方法は、Ｎ型（第１導電型）の半導体基板２の表面をエッチングし複数の柱状突起Ａ，Ｂを製造する工程と、複数の柱状突起Ａ，Ｂの側面及び頂面からＰ型（第２導電型）の不純物を拡散する工程とを備えている。この場合、Ｎ型の半導体基板２及びＰ型の半導体層４が、積層方向に沿ってＰＮ接合ホトダイオードを構成し、柱状突起Ａ，Ｂの側方から光が側面に照射されると、当該ＰＮ接合ホトダイオードで入射光を検出することができる。また、この製造方法においても、ダイボンドの際に邪魔にならない半導体基板表面上に、エッチングによって柱状突起Ａ，Ｂを一度に複数形成することができるため、配線基板１０への半導体光検出装置の実装が容易となる。
【００４７】
なお、上述の例では、光検出面ａ，ｂ，ｃ，ｄが、柱状突起Ａ，Ｂ，Ｃ，Ｄの周方向全体に亘って形成されているものについて説明したが、半導体発光素子Ａ１，Ｂ１，Ｃ１，Ｄ１に対向していれば、光検出面ａ，ｂ，ｃ，ｄは１又は２平面とすることもできる。
【００４８】
図５は、別の実施の形態に係る半導体光検出装置１を備えた投受光ユニットの平面図である。本例では、柱状突起Ａ，Ｂ，Ｃ，Ｄの形状のみが上述の実施形態のものと異なる。
【００４９】
各柱状突起Ａ，Ｂ，Ｃ，Ｄの側面は、それぞれ周方向の一部に沿った１平面を有しており、この平面は光検出面ａ，ｂ，ｃ，ｄを構成している。この場合、当該平面において、半導体発光素子Ａ１，Ｂ１，Ｃ１，Ｄ１からの光を検出することができる。
【００５０】
図６は、更に別の実施の形態に係る半導体光検出装置１を備えた投受光ユニットの平面図である。本例では、柱状突起Ａ，Ｂ，Ｃ，Ｄの形状のみが上述の実施形態のものと異なる。
【００５１】
各柱状突起Ａ，Ｂ，Ｃ，Ｄの側面は、それぞれ周方向の一部に沿った２平面（対向２平面）を有しており、これらの平面は光検出面ａ，ｂ，ｃ，ｄを構成している。この場合、双方の平面において、半導体発光素子Ａ１，Ｂ１，Ｃ１，Ｄ１からの光を検出する構成とすることもできる。例えば、柱状突起Ａを形成しない場合には、半導体発光素子Ａ１，Ｂ１からの光を単一の柱状突起Ｂの２つの光検出面ｂによって検出することができる。
【産業上の利用可能性】
【００５２】
本発明は、半導体光検出装置及び製造方法に利用できる。
【図面の簡単な説明】
【００５３】
【図１】実施の形態に係る半導体光検出装置１を備えた投受光ユニットの平面図である。
【図２】投受光ユニットのＩＩ−ＩＩ矢印断面図である。
【図３】半導体光検出装置１の製造方法を示すための説明図である。
【図４】半導体光検出装置１の別の製造方法を示すための説明図である。
【図５】別の実施の形態に係る半導体光検出装置１を備えた投受光ユニットの平面図である。
【図６】更に別の実施の形態に係る半導体光検出装置１を備えた投受光ユニットの平面図である。
【符号の説明】
【００５４】
１・・・半導体光検出装置、２・・・半導体基板、３・・・半導体層、４・・・半導体層、５・・・絶縁層、６・・・アイソレーション領域、７ａ，８ａ・・・電極、１０・・・下部配線基板、１１・・・上部配線基板、１２・・・導電性材料、１３Ａ，１３Ｂ・・・導電性材料、１４Ａ，１４Ｂ・・・導電性材料、１５Ａ，１５Ｂ・・・導電性材料、ａ，ｂ，ｃ，ｄ・・・光検出面、Ａ，Ｂ，Ｃ，Ｄ・・・柱状突起、Ａ１，Ｂ１，Ｃ１，Ｄ１・・・半導体発光素子、６１…裏面不純物層、Ａ１ａ・・・活性層、Ａ１ｂ，Ａ１ｃ・・・クラッド層。
【図１】
2005217188.tif 000003
【図２】
2005217188.tif 000004
【図３】
2005217188.tif 000005
【図４】
2005217188.tif 000006
【図５】
2005217188.tif 000007
【図６】
2005217188.tif 000008