(57)【要約】  【課題】  チップサイズ半導体装置の耐湿性向上と欠け防止を図る。  【解決手段】  半導体基板１の素子の形成部の上面を被覆する表面保護膜３と、表面保護膜３に開口された窓から露出する電極２と、上面を被覆しパッケージとして働く上層樹脂７と、電極２上に形成され上層樹脂７から外部に露出する半田バンプ５，６とを有するチップサイズ半導体装置において、半導体基板１の周辺部上部に段差部１ａを設け、段差部１ａが上層樹脂７により覆われるようにした。【選択図】  図１
2005216941.tif 000002
【特許請求の範囲】
【請求項１】
素子が形成された半導体基板と、該半導体基板の少なくとも該素子の形成部の上面を被覆する表面保護膜と、該表面保護膜の一部の開口された窓から露出する電極と、上面を被覆しパッケージとして働く絶縁層と、前記電極上に形成され該絶縁層から外部に露出するバンプとを有するチップサイズ半導体装置において、
前記半導体基板の周辺部上部に段差部を設け、該段差部が前記絶縁層により覆われるようにしたことを特徴とするチップサイズ半導体装置。
【請求項２】
請求項１に記載のチップサイズ半導体装置において、
前記段差部は、その側壁がテーパ形状に形成されていることを特徴とするチップサイズ半導体装置。
【請求項３】
請求項１又は２に記載のチップサイズ半導体装置において、
前記絶縁層は、樹脂からなることを特徴とするチップサイズ半導体装置。
【請求項４】
請求項１又は２に記載のチップサイズ半導体装置において、
前記絶縁層は、ＳＯＧからなることを特徴とするチップサイズ半導体装置。
【請求項５】
請求項１又は２に記載のチップサイズ半導体装置において、
前記絶縁層は、ＳＯＧからなる下層絶縁層と、該下層絶縁層の上に形成された樹脂からなる上層絶縁層との２層構造であることを特徴とするチップサイズ半導体装置。
【請求項６】
ウエハへの素子の形成、該ウエハ上面への電極の形成、前記ウエハ上面への表面保護膜の形成を行う工程と、
前記ウエハの前記電極上にバンプを形成する工程と、
前記ウエハ上に予め定めた分割ラインに沿って前記ウエハの幅厚のほぼ中央の深さまで幅広溝を形成する工程と、
前記ウエハの表面を前記バンプが外部に露出するように絶縁層で被覆する工程と、
前記幅広溝のほぼ中央を通るように幅狭のダイシングブレードにより前記絶縁層から前記ウエハを切断して複数のチップに分離する工程と、
を具備することを特徴とするチップサイズ半導体装置の製造方法。
【請求項７】
請求項６に記載のチップサイズ半導体装置の製造方法において、
前記幅広溝を形成する工程は、幅広のダイシングブレードを用いて断面矩形状又は断面くさび形状の幅広溝を形成する工程であることを特徴とするチップサイズ半導体装置の製造方法。
【請求項８】
ウエハへの素子の形成、該ウエハ上面への電極の形成、前記ウエハ上面への表面保護膜の形成を行う工程と、
前記ウエハ上に予め定めた分割ラインに沿ってエッチングにより前記ウエハの幅厚のほぼ中央の深さまで幅広溝を形成する工程と、
前記ウエハの前記電極上にバンプを形成する工程と、
前記ウエハ表面を前記バンプが外部に露出するように絶縁層で被覆する工程と、
前記幅広溝のほぼ中央を通るように幅狭のダイシングブレードにより前記絶縁層から前記ウエハを切断して複数のチップに分離する工程と、
を具備することを特徴とするチップサイズ半導体装置の製造方法。
【請求項９】
請求項８に記載のチップサイズ半導体装置の製造方法において、
前記エッチングにより幅広溝を形成する工程は、異方性エッチングにより断面矩形状の幅広溝又は等方性エッチングにより断面くさび形状の幅広溝を形成する工程であることを特徴とするチップサイズ半導体装置の製造方法。
【請求項１０】
請求項６乃至９のいずれか１つ記載のチップサイズ半導体装置の製造方法において、
前記絶縁層で被覆する工程は、樹脂の塗布により、又はＳＯＧの回転塗布・焼成の後に樹脂を塗布することにより、又はＳＯＧの回転塗布・焼成により行うことを特徴とするチップサイズ半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、耐湿性向上と欠け防止を図ったチップサイズ半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
チップサイズ半導体装置は、シリコンウエハ上へのトランジスタや抵抗等の素子形成、配線／電極形成、表面保護膜形成の後に半田バンプを形成し、その後にダイシングブレードでチップサイズに分割して形成される（例えば、特許文献１参照）。
【０００３】
図１４は従来のチップサイズ半導体装置の断面を示す図である。１０１は半導体（シリコン）基板、１０２はその半導体基板１の上部に形成したトランジスタや抵抗等の素子を電気的に接続するための配線に接続されるアルミニウム等からなる電極、１０３は半導体基板１０１の上面を保護するための表面保護膜、１０４は表面保護膜１０３に形成された窓から臨む電極１０２に接続するよう形成された高融点金属からなるバリアメタル、１０５はそのバリアメタル４の上面に形成された下層半田バンプ、１０６はその下層半田バンプ１０５の上面に突出形成された上層半田バンプ、１０７は半導体基板１０１の上面を覆う上層樹脂、１０８は半導体基板１の下面を覆う下層樹脂である。バリアメタル１０４は加熱時に電極２と半田バンプ１０５との間で金属原子が拡散するのを阻止するストッパとして働く。なお、配線は電極１０２に連続されるように形成されるが図１４では省略した。上層半田バンプ１０６は、バリアメタル１０４の上に下層半田バンプ１０６を形成した後に上層樹脂１０７を形成してから、上面を平面に研削することにより下層半田バンプ１０６の研削された頭頂部を露出させ、その露出面に形成されている。
【０００４】
従来では、このような構造の半導体装置をウエハ上に複数形成してから、図１５に示すように、下層樹脂１０８の裏面にダイシングテープ１０９を貼付し、上層樹脂１０７の側から分割ラインにダイシングブレード１１０を切り込むことにより個々のチップサイズに分割し、さらに図１６に示すようにテスタのプローブ１１１を上層半田バンプ１０６に当てて電気的試験を行い、その後にダイシングテープ１０９から剥離することにより個々のチップサイズ半導体装置に分離し、それぞれをにキャリアテープに収納していた。
【特許文献１】特開２００３−３３８５１５
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、上記のような手法によりシリコンウエハをダイシングブレードで分割したチップサイズ半導体装置では、切断端面がそのまま側面に露出するので、その端面の耐湿性が劣化して短絡不良が生じ易く、また、その端面角部分に欠けが生じ易く、信頼性に問題が発生するおそれがあった。
【０００６】
本発明の目的は、切断端面の重要部分が樹脂で保護されるようにして、上記した問題が生じないようにしたチップサイズ半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
請求項１にかかる発明のチップサイズ半導体装置は、素子が形成された半導体基板と、該半導体基板の少なくとも該素子の形成部の上面を被覆する表面保護膜と、該表面保護膜の一部の開口された窓から露出する電極と、上面を被覆しパッケージとして働く絶縁層と、前記電極上に形成され該絶縁層から外部に露出するバンプとを有するチップサイズ半導体装置において、前記半導体基板の周辺部上部に段差部を設け、該段差部が前記絶縁層により覆われるようにしたことを特徴とする。
【０００８】
請求項２にかかる発明は、請求項１に記載のチップサイズ半導体装置において、前記段差部は、その側壁がテーパ形状に形成されていることを特徴とする。
【０００９】
請求項３にかかる発明は、請求項１又は２に記載のチップサイズ半導体装置において、前記絶縁層は、樹脂からなることを特徴とする。
【００１０】
請求項４にかかる発明は、請求項１又は２に記載のチップサイズ半導体装置において、前記絶縁層は、ＳＯＧからなることを特徴とする。
【００１１】
請求項５にかかる発明は、請求項１又は２に記載のチップサイズ半導体装置において、前記絶縁層は、ＳＯＧからなる下層絶縁層と、該下層絶縁層の上に形成された樹脂からなる上層絶縁層との２層構造であることを特徴とする。
【００１２】
請求項６にかかる発明のチップサイズ半導体装置の製造方法は、ウエハへの素子の形成、該ウエハ上面への電極の形成、前記ウエハ上面への表面保護膜の形成を行う工程と、前記ウエハの前記電極上にバンプを形成する工程と、前記ウエハ上に予め定めた分割ラインに沿って前記ウエハの幅厚のほぼ中央の深さまで幅広溝を形成する工程と、前記ウエハの表面を前記バンプが外部に露出するように絶縁層で被覆する工程と、前記幅広溝のほぼ中央を通るように幅狭のダイシングブレードにより前記絶縁層から前記ウエハを切断して複数のチップに分離する工程と、を具備することを特徴とする。
【００１３】
請求項７にかかる発明は、請求項６に記載のチップサイズ半導体装置の製造方法において、前記幅広溝を形成する工程は、幅広のダイシングブレードを用いて断面矩形状又は断面くさび形状の幅広溝を形成する工程であることを特徴とする。
【００１４】
請求項８にかかる発明のチップサイズ半導体装置の製造方法は、ウエハへの素子の形成、該ウエハ上面への電極の形成、前記ウエハ上面への表面保護膜の形成を行う工程と、前記ウエハ上に予め定めた分割ラインに沿ってエッチングにより前記ウエハの幅厚のほぼ中央の深さまで幅広溝を形成する工程と、前記ウエハの前記電極上にバンプを形成する工程と、前記ウエハ表面を前記バンプが外部に露出するように絶縁層で被覆する工程と、前記幅広溝のほぼ中央を通るように幅狭のダイシングブレードにより前記絶縁層から前記ウエハを切断して複数のチップに分離する工程と、を具備することを特徴とする。
【００１５】
請求項９にかかる発明は、請求項８に記載のチップサイズ半導体装置の製造方法において、前記エッチングにより幅広溝を形成する工程は、異方性エッチングにより断面矩形状の幅広溝又は等方性エッチングにより断面くさび形状の幅広溝を形成する工程であることを特徴とする。
【００１６】
請求項１０にかかる発明は、請求項６乃至９のいずれか１つ記載のチップサイズ半導体装置の製造方法において、前記絶縁層で被覆する工程は、樹脂の塗布により、又はＳＯＧの回転塗布・焼成の後に樹脂を塗布することにより、又はＳＯＧの回転塗布・焼成により行うことを特徴とする。
【発明の効果】
【００１７】
本発明によれば、チップに分割した際の切断端面の上部周囲が段差部に充填された絶縁層によって保護されるので、重要部分の耐湿性が向上するとともに上角部分の欠けが防止でき、さらに絶縁層の密着性も向上する。また、絶縁層の全部又は一部としてＳＯＧを使用する場合には半導体基板の反り発生を防止することができる。
【発明を実施するための最良の形態】
【００１８】
本発明では、シリコンウエハ上に形成した半導体装置を分割して複数のチップに分離する際に、切断端面の重要部分が絶縁層（パッケージとして機能する樹脂層）で保護されるようにして、その分割端面の耐湿性向上と欠けが発生しないようにし、高信頼のチップサイズ半導体装置が得られるようにする。以下、詳しく説明する。
【実施例１】
【００１９】
図１は実施例１のチップサイズ半導体装置の断面を示す図である。１は半導体（シリコン）基板、２はその半導体基板１の上部に形成したトランジスタや抵抗等の素子を電気的に接続するための配線に接続されるアルミニウム、ポリシリコン等からなる電極、３は半導体基板１の上面を保護するための酸化シリコン、ポリイミド等の表面保護膜、４は表面保護膜３に形成された窓から臨む電極２に接続するよう形成された高融点金属からなるバリアメタル、５はそのバリアメタル４の上面に形成された下層半田バンプ、６はその下層半田バンプ５の上面に突出形成された上層半田バンプ、７は半導体基板１の上面と側面の一部を覆う上部パッケージとしての上層樹脂（絶縁層）、８は半導体基板１の下面を覆う下部パッケージとしての下層樹脂（絶縁層）である。バリアメタル４は加熱時に電極２と半田バンプ５との間で金属原子が拡散するのを阻止するストッパとして働く。
【００２０】
本実施例１のチップサイズ半導体装置では、半導体基板１の周囲の上部に段差部１ａが形成され、その部分にまで上層樹脂７が充填され覆っている。このため、この段差部１ａの樹脂７によって、半導体基板１、表面保護膜３、配線、電極２等の互いの界面に外部から水分が侵入することが防止され、耐湿性が向上する。また、半導体基板１の上角部分も樹脂７によって覆われるので、その上角部分に欠けが発生することも防止される。さらに、上層樹脂７の密着性も向上する。
【００２１】
図２は図１に示したチップサイズ半導体装置を製造する製造プロセスの説明図、図３はその製造プロセスの一部の具体例である。まず、シリコンウエハ１Ａ上にトランジスタや抵抗等の素子を形成し、その上面に配線および電極２を形成し、シリコンウエハ１Ａの上面および配線の上面を表面保護膜３で覆い、その表面保護膜３に形成した窓から露出する電極２の上面にバリアメタル４を形成し、さらにそのバリアメタル４の上面に下層半田バンプ５Ａを形成すると、図３(a)に示すようになる（ステップＳ１）。
【００２２】
次に、幅広のダイシングブレード１１で複数のチップに分割する分割ライン上からシリコンウエハ１Ａの幅厚のほぼ中央深さまで切り込み、図３(b)に示すように、断面矩形状の幅広溝１２を形成する（ステップＳ２）。
【００２３】
次に、上層樹脂７Ａを塗布形成すると幅広溝１２は上層樹脂７Ａで埋められる。このとき下層樹脂８Ａも塗布形成する（ステップＳ３）。そして、上層樹脂７Ａおよび下層半田バンプ５Ａの上面を研削して、下層半田バンプ５Ａの研削面が上層樹脂７Ａの研削面と同一面となるようにすると、図３(c)に示すように、上面が平面の下層半田バンプ５が形成される（ステップＳ４）。さらに、下層半田バンプ５の上面に上層半田バンプ６を突出形成すると、図３(d)に示すようになる（ステップＳ５）。
【００２４】
以上の各ステップＳ１〜Ｓ５を経由することによって、最終的にチップサイズ半導体装置として機能する各チップブロックは機能的には互いに独立したものとなるので、テスタのプローブを各上層半田バンプ５に当てて電気的試験を行い、さらに下層樹脂８Ａの裏面に個々のチップサイズ半導体装置の型番等を示すマークを印刷する（ステップＳ６）。
【００２５】
次に、下層樹脂８Ａの下面をダイシングテープ１３に貼付してから、上層樹脂７Ａの上面から幅広溝１２の中央に向けて幅狭のダイシングブレード１４により切り込みを入れて、下層樹脂８Ａの下面まで切断し、複数チップに分離する（ステップＳ７、図３(e)）と、図１に示すような独立したチップサイズ半導体装置が得られる。このチップサイズ半導体装置はキャリアテープ（図示せず）に入れられて搬送／保管される。
【実施例２】
【００２６】
図４は実施例２のチップサイズ半導体装置の断面を示す図である。図１（実施例１）と同様のものには同様の符号を付けた。この実施例２のチップサイズ半導体装置は、上層樹脂７の下面に塗布・焼成により形成される二酸化シリコンを主成分とするＳＯＧ（Spin-on-glass)膜２１を介在させたものである。上層樹脂７を半導体基板１や表面保護膜３の上面に直接充填する場合は、樹脂硬化時に半導体基板１に応力を与えるが、ＳＯＧ膜２１はその膨張係数が樹脂よりも小さい（シリコン基板と同程度）ので、それを薄膜であっても介在させることにより、この応力を緩和させることができ、歩留まり向上に効果的である。
【００２７】
図５は図４に示した実施例２のチップサイズ半導体装置を製造する製造プロセスの説明図、図６はその製造プロセスの一部の具体例である。まず、シリコンウエハ１Ａ上にトランジスタや抵抗等の素子を形成し、その上面に配線および電極２を形成し、シリコンウエハ１Ａの上面および配線の上面を表面保護膜３で覆うと、図６(a)に示すようになる（ステップＳ１１）。
【００２８】
次に、分割ラインを除く全領域をマスクで覆ってから、その分割ラインを異方性エッチングして、図６(b)に示すように、シリコンウエハ１Ａの幅厚のほぼ中央の深さまで断面矩形状の幅広溝２２を形成する（ステップＳ１２）。
【００２９】
次に、シリコンウエハ１Ａ、表面保護膜３、幅広溝２２の上面にＳＯＧ膜２１Ａを高速回転塗布法により塗布して焼成（７００℃〜９００℃）すると、図６(c)に示すようになる。このとき、ＳＯＧ膜２１Ａは幅広溝２２内を側壁も含めて被覆するようになる（ステップＳ１３）。
【００３０】
次に、電極２の上面の表面保護膜３とＳＯＧ膜２１Ａに窓を形成してそこにバリアメタル４を形成し、さらにバリアメタル４の上面に下層半田バンプ５Ａを形成すると、図６(d)に示すようになる（ステップＳ１４）。
【００３１】
次に、上層樹脂７Ａを塗布形成するとＳＯＧ膜２１Ａで被覆された幅広溝１２も上層樹脂７Ａで充填される。このとき下層樹脂８Ａも形成する（ステップＳ１５）。そして、上層樹脂７Ａおよび下層半田バンプ５Ａを研削して、下層半田バンプ５Ａの研削面が上層樹脂７Ａの研削面と同一面となるようにすると、図６(e)に示すように、上面が平面の下層半田バンプ５が形成される（ステップＳ１６）。
【００３２】
次に、下層半田バンプ５の上面に上層半田バンプ６を突出形成すると、図７(f)に示すようになる（ステップＳ１７）。
【００３３】
以上の各ステップＳ１１〜Ｓ１７を経由することによって、最終的にチップサイズ半導体装置として機能する各ブロックは機能的には互いに独立したものとなるので、テスタのプローブを各上層半田バンプ５に当てて電気的試験を行い、さらに下層樹脂８Ａの裏面に各チップサイズ半導体装置の型番等を示すマークを印刷する（ステップＳ１８）。
【００３４】
次に、図７(g)に示すように、下層樹脂８Ａの下面をダイシングテープ１３に貼付してから、上層樹脂７Ａの上面から幅広溝１２の中央に向けて幅狭のダイシングブレード１４により切り込みを入れて、下層樹脂８Ａの下面まで切断し、複数チップに分離する（ステップＳ１９）と、図４に示すような独立したチップサイズ半導体装置が得られる。このチップサイズ半導体装置はキャリアテープ（図示せず）に入れられて搬送／保管される。
【００３５】
以上のように、この製造方法では、エッチングで幅広溝を形成するので、通常のウエハプロセスの一環工程でその幅広溝を形成することができ、ダイシングブレードを使用して幅広溝を形成する場合と比較して、工程時間の短縮が可能となる。また、ＳＯＧ膜２１Ａの形成も同様に通常のウエハプロセスの一環工程で可能であり、同様の利点がある。
【実施例３】
【００３６】
図８は実施例３のチップサイズ半導体装置の断面を示す図である。図１（実施例１）に示したものと同様のものには同様な符号を付けた。ここでは、図１における段差部１ａを側壁がテーパ形状に形成されたテーパ段差部１ｂに変形している。このようなテーパ段差部１ｂは、図９に示すように、先端にテーパ部２３ａをもつ幅広のダイシングブレード２３により断面がくさび形状の幅広溝１２’を形成することによって形成することができる。この図９のステップを図３(b)のステップと入れ替えることにより、図８のチップサイズ半導体装置を形成できる。このようなテーパ段差部１ｂは、半導体基板１の上角が９０度以上となるため、その角部分の欠け発生防止に効果的である。
【実施例４】
【００３７】
図１０は実施例４のチップサイズ半導体装置の断面を示す図である。図４（実施例２）に示したものと同様のものには同様な符号を付けた。ここでは、図４における段差部１ａを側壁がテーパ形状に形成されたテーパ段差部１ｂに変形している。このようなテーパ段差部１ｂは、図１１に示すように、エッチングにより幅広溝を形成する際に、そのエッチングを等方性エッチングにより行うことにより、断面がくさび形状の幅広溝２２’として形成できる。この図１１のステップを図６(b)のステップと入れ替えることにより、図１０のチップサイズ半導体装置を製造できる。このようなテーパ段差部１ｂを形成すると、半導体基板１の上角が９０度以上となるため、その角部分の欠け発生防止に効果的である。
【実施例５】
【００３８】
なお、以上説明した実施例１〜４は限定的なものではなく、エッチングにより幅広溝２２，２２’等を形成することは、ＳＯＧ膜２１を使用しないチップサイズ半導体装置の製造においても当然ながら適用可能である。また、上層半田バンプ６は必ずしも必要とされるものではなく、図１２に示すように、この上層半田バンプ６を省略して下層半田バンプ５’が頂部平面状態で露出したままとしても、また図１３に示すように、下層半田バンプ５が上層樹脂７から突出するようにしても良い。さらに、以上の実施例１〜４では下層樹脂８を設けたが、これは必ずしも必要とされるものではない。さらに、バリアメタル４は前記したように下層半田バンプ５と電極２との間の金属原子の拡散を防止するためのものであり、バンプ材料や電極材料に使用する材質によっては必ずしも必要とされるものではない。さらに、実施例２ではＳＯＧ膜２１を薄膜として使用したが、実施例１の上部樹脂７をそっくりＳＯＧ膜２１に置き換えることも可能である。
【図面の簡単な説明】
【００３９】
【図１】実施例１のチップサイズ半導体装置の断面図である。
【図２】実施例１のチップサイズ半導体装置の製造方法のフローチャートである。
【図３】実施例１のチップサイズ半導体装置の製造工程の一部の具体例の説明図である。
【図４】実施例２のチップサイズ半導体装置の断面図である。
【図５】実施例２のチップサイズ半導体装置の製造方法のフローチャートである。
【図６】実施例２のチップサイズ半導体装置の製造工程の一部の具体例の説明図である。
【図７】実施例２のチップサイズ半導体装置の製造工程の一部の具体例の説明図である。
【図８】実施例３のチップサイズ半導体装置の断面図である。
【図９】実施例３のチップサイズ半導体装置の製造工程の一部の具体例の説明図である。
【図１０】実施例４のチップサイズ半導体装置の断面図である。
【図１１】実施例４のチップサイズ半導体装置の製造工程の一部の具体例の説明図である。
【図１２】実施例５の１つの例のチップサイズ半導体装置の断面図である。
【図１３】実施例５の別の１つの例のチップサイズ半導体装置の断面図である。
【図１４】従来のチップサイズ半導体装置の断面図である。
【図１５】従来のチップサイズ半導体装置の製造工程の一部の具体例の説明図である。
【図１６】従来のチップサイズ半導体装置の電気的試験の説明図である。
【図１】
2005216941.tif 000003
【図２】
2005216941.tif 000004
【図３】
2005216941.tif 000005
【図４】
2005216941.tif 000006
【図５】
2005216941.tif 000007
【図６】
2005216941.tif 000008
【図７】
2005216941.tif 000009
【図８】
2005216941.tif 000010
【図９】
2005216941.tif 000011
【図１０】
2005216941.tif 000012
【図１１】
2005216941.tif 000013
【図１２】
2005216941.tif 000014
【図１３】
2005216941.tif 000015
【図１４】
2005216941.tif 000016
【図１５】
2005216941.tif 000017
【図１６】
2005216941.tif 000018