(57)【要約】【課題】  個々のパッケージに分割する前の状態においてショート／オープン検査の実現を可能とする。【解決手段】  セラミック多層基板１１の端部に形成されるキャステレーション部１２の底部に相当する位置に第１の導電層１３を形成し、この第１の導電層１３上に、絶縁層１４と第２の導電層１５とを順次積層する。また、第１の導電層１３と第２の導電層１５とをビア部１６によって接続する。第１の導電層１３の端縁部１３ａをセラミック多層基板１１の端縁部から所定量だけ後退して形成することにより、隣接するパッケージ同士の電気的な絶縁性を確保する。【選択図】  図１
2005216894.tif 000002
【特許請求の範囲】
【請求項１】
セラミック多層基板に形成されたキャステレーション部の位置で分割することによって形成される電子部品用パッケージにおいて、
前記セラミック多層基板の端部に形成されたキャステレーション部と、
前記キャステレーション部の底部に形成された第１の導電層と、
前記第１の導電層上に形成された絶縁層と、
前記絶縁層上に形成され、前記セラミック多層基板の主面から露出する第２の導電層と、
前記第１の導電層と前記第２の導電層とを接続するビア部とを備え、
前記キャステレーション部における前記第１の導電層の端縁部は、前記セラミック多層基板の端縁部から所定量だけ後退して形成されていること
を特徴とする電子部品用パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック多層基板に形成されたキャステレーション部の位置で分割することによって形成される電子部品用パッケージに関する。
【背景技術】
【０００２】
近年、各種電子機器における多機能化及び小型化が著しく、これに伴って、電子部品用パッケージも微細化、高密度化を図ることが要求されている。特に表面実装型のパッケージにおいては、低温同時焼結セラミックを多層積層した構造を有するＬＴＣＣ(Low Temperature Co-fired Ceramics)基板などが用いられている。
【０００３】
表面実装型の電子部品用パッケージに用いられるセラミック多層基板は、絶縁基板上に多数の導電層や絶縁層が積層して各種の薄膜形成技術を用いて形成され、同一基板上に多数個のパッケージが同時に形成された後に分割することにより作製される。（特許文献１などを参照）このとき、図３及び図４に示すように、絶縁基板の分割線Ｂ上には、配線用の導電層と導通したキャステレーション部１００が形成され、このキャステレーション部１００及びその周辺部１０１に鍍金が施される。この後、分割線Ｂに沿って切断され、個々のパッケージに分割されることとなる。分割後のパッケージ側面部を図５に示す。
【特許文献１】特開平１１−３０７６９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上述した従来の手法によって作製された電子部品用パッケージは、キャステレーション部１００の内部全面に鍍金が施されることとなるため、個々のパッケージに分割する前の状態においては、キャステレーション部１００で電気的に接続した状態とされている。このため、分割前の状態においては、個々のパッケージについて、ショート／オープン検査ができないといった問題があった。
【０００５】
そこで、本発明は、上述した従来の実情に鑑みてなされたものであり、個々のパッケージに分割する前の状態においても各々のパッケージに対してショート／オープン検査を行うことが可能な電子部品用パッケージを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る電子部品用パッケージは、セラミック多層基板に形成されたキャステレーション部の位置で分割することによって形成される電子部品用パッケージにおいて、前記セラミック多層基板の端部に形成されたキャステレーション部と、前記キャステレーション部の底部に形成された第１の導電層と、前記第１の導電層上に形成された絶縁層と、前記絶縁層上に形成され、前記セラミック多層基板の主面から露出する第２の導電層と、前記第１の導電層と前記第２の導電層とを接続するビア部とを備え、前記キャステレーション部における前記第１の導電層の端縁部は、前記セラミック多層基板の端縁部から所定量だけ後退して形成されていることを特徴とするものである。
【０００７】
以上のように構成された本発明に係る電子部品用パッケージによれば、キャステレーション部における第１の導電層の端縁部が、セラミック多層基板の端縁部から所定量だけ後退して形成されていることから、個々のパッケージに分割する前の状態においても隣接するパッケージ同士が電気的に隔離された状態となる。
【発明の効果】
【０００８】
本発明に係る電子部品用パッケージは、個々のパッケージに分割する前の状態において
も隣接するパッケージ同士が電気的に隔離された状態とすることができるため、個々のパッケージに分割する前の状態においても各々のパッケージに対してショート／オープン検査を行うことが可能となる。したがって、極めて迅速且つ効率的に検査を実施することができ、検査の作業効率を向上させて製造コストを低減することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。以下では、図１及び図２に示す電子部品用パッケージ１０について説明する。
【００１０】
電子部品用パッケージ１０は、図１及び図２に示すように、セラミック多層基板１１に形成されたキャステレーション部１２の位置で個々のパッケージに分割されてなるものである。したがって、分割後の状態では、図１に示すように、セラミック多層基板１１の端部にキャステレーション部１２が所定の深さで半円筒形状に形成された状態となる。
【００１１】
また、図２に示すように、キャステレーション部１２の底部に相当する位置には、第１の導電層１３が形成されている。第１の導電層１３上には、絶縁層１４と、第２の導電層１５とが順次積層して形成されている。第２の導電層１５は、セラミック多層基板１１の主面から露出しており、検査時に端子部として用いられる。また、第１の導電層１３と第２の導電層１５とは、ビア部１６によって電気的に接続されている。
【００１２】
また、電子部品用パッケージ１０において、キャステレーション部１２における第１の導電層１３の端縁部１３ａは、切断した状態におけるセラミック多層基板１１の端縁部１１ａ（すなわち、セラミック多層基板１１を個々のパッケージに分割するときの分割線）から所定量だけ後退して形成されている。
【００１３】
ここで、図２は、個々のパッケージに分割する前のセラミック多層基板１１を示す要部拡大断面図である。また、図２においては、セラミック多層基板１１を個々のパッケージに分割するときの分割線をＡ−Ａ線で示す。なお、図１及び図２は、電子部品用パッケージ１０の特徴部を示すための模式図であり、従来の電子部品用パッケージと同一又は同等とすることができる部位については省略して図示している。また、電子部品用パッケージ１０においては、上述した各層の他に多数の層が積層された構造を有しているが、これら他の各層については、図１及び図２において図示を省略している。
【００１４】
以上のように構成された電子部品用パッケージ１０は、キャステレーション部１２における第１の導電層１３の端縁部１３ａが、セラミック多層基板１１の端縁部から所定量だけ後退して形成されていることから、個々のパッケージに分割する前の状態においても隣接するパッケージ同士が電気的に隔離された状態となる。
【００１５】
したがって、電子部品用パッケージ１０は、個々のパッケージに分割する前の状態においても各々のパッケージに対してショート／オープン検査を行うことが可能となる。したがって、極めて迅速且つ効率的に検査を実施することができ、検査の作業効率を向上させて製造コストを低減することができる。
【００１６】
また、個々のパッケージに分割する前の状態において、各々のパッケージを電気的に隔離したまま、より隣接させて形成することができることから、単一の集合基板に形成可能なパッケージの個数を増大させることができる。したがって、この観点からも製造コストを低減することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態として例示する電子部品用パッケージを示す要部拡大斜視図である。
【図２】同電子部品用パッケージを個々のパッケージに分離する前の状態を示す概略断面図である。
【図３】従来の電子部品用パッケージを説明するための要部拡大斜視図である。
【図４】従来の電子部品用パッケージを説明するための平面図である。
【図５】従来の電子部品用パッケージを説明するための要部拡大斜視図である。
【符号の説明】
【００１８】
１０    電子部品パッケージ
１１    セラミック多層基板
１１ａ  端縁部
１２    キャステレーション部
１３    第１の導電層
１３ａ  端縁部
１４    絶縁層
１５    第２の導電層
１６    ビア部
【図１】
2005216894.tif 000003
【図２】
2005216894.tif 000004
【図３】
2005216894.tif 000005
【図４】
2005216894.tif 000006
【図５】
2005216894.tif 000007