(57)【要約】【課題】５００℃以下の低温プロセスのみでの形成が可能で、これにより半導体プロセスとの親和性が高く、かつプラスティック基板を用いることにより低コスト化を図ることが可能な三次元構造体の製造方法を提供する。【解決手段】基板１上に、原子層蒸着法によって窒化シリコン膜（ＡＬＤ−ＳｉＮ膜３）を成膜する。ＡＬＤ−ＳｉＮ膜３の上方にヘキサクロロジシランを用いた熱ＣＶＤ法によって窒化シリコン膜（第２ＨＣＤ−ＳｉＮ膜９）を成膜し、これをパターニングすることによって孔１１ａを形成することで犠牲層パターンを形成する。第２ＨＣＤ−ＳｉＮ膜９からなる犠牲層パターンを覆う状態で窒化チタン膜（第３ＴｉＮ膜１３）を成膜し、これをパターニングすることによって犠牲層パターンを跨いでその下地面上に端部が支持された振動ビーム（構造体パターン）１３ａを形成する。ＡＬＤ−ＳｉＮ膜３をストッパに用いて振動ビーム１３ａの隙間から第２ＨＣＤ−ＳｉＮ膜９からなる犠牲層パターンを選択的にエッチング除去することにより、振動ビーム１３ａの下方に空間部ａを形成する。【選択図】図３
2005138234.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、原子層蒸着法によって窒化シリコン膜を成膜する第１工程と、
前記窒化シリコン膜の上方にヘキサクロロジシランを用いた熱ＣＶＤ法によって窒化シリコン膜を成膜し、この窒化シリコン膜をパターニングすることによって犠牲層パターンを形成する第２工程と、
前記犠牲層パターンを覆う状態で窒化チタン膜を成膜し、当該窒化チタン膜をパターニングすることによって当該犠牲層パターンを跨いでその下地面上に端部が支持された構造体パターンを形成する第３工程と、
前記窒化シリコン膜をストッパに用いて前記構造体パターンの隙間から前記犠牲層パターンを選択的にエッチング除去することにより、当該構造体パターンの下方に空間部を形成する第４工程とを行う
ことを特徴とする三次元構造体の製造方法。
【請求項２】
請求項１記載の三次元構造体の製造方法において、
前記第１工程〜前記第３工程で行われる成膜は、プロセス温度を５００℃以下に保って行われる
ことを特徴とする三次元構造体の製造方法。
【請求項３】
基板上に立設された支持部と、当該支持部から前記基板の上方に空間部を介して延設された可動部とからなる構造体パターンを備え、
前記基板の表面が原子層蒸着法によって成膜された窒化シリコン膜で覆われ、
前記構造体パターンが窒化チタンからなる
ことを特徴とする三次元構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、三次元構造体の製造方法および三次元構造体に関し、特には基板上に空間部を介して可動部を設けてなる三次元構造体の製造方法に関する。
【背景技術】
【０００２】
基板上の微細化製造技術の進展に伴い、いわゆるマイクロマシン（ＭＥＭＳ：Micro Electro-Mechanical Systems、超小型電気的・機械的複合体）素子（以下、ＭＥＭＳ素子と言う）、およびＭＥＭＳ素子を組み込んだ小型機器が注目されている。マイクロマシンは、シリコン基板、ガラス基板等の基板上に形成された三次元構造体からなる可動部と、この可動部の駆動を制御する半導体集積回路等とを、電気的・機械的に結合させた素子である。従来、このようなマイクロマシン分野においては、三次元構造体を実現する技術の１つとして、基板上に予め犠牲層を形成し、この犠牲層上に構造体層を形成してパターニングした後、犠牲層をエッチングして除去することにより所望の構造を実現する方法が採用されている。犠牲層としてはＳｉＯ2（酸化シリコン）やＳｉ（シリコン）が用いられている。ＳｉＯ2により犠牲層を形成した場合には、Ｆ（フッ化水素）系のエッチング液、また、Ｓｉにより犠牲層を形成した場合には気相のＸｅＦ2（フッ化キセノン）やＢｒＦ3（フッ化臭素）等のエッチングガスがエッチャントとして用いられている（以上、下記特許文献１参照）。
【０００３】
【特許文献１】特開２００２−２１４５４８号公報
【０００４】
以下、図４の断面工程図に基づいて、３方向高周波フィルタとして動作する３次元構造体の製造方法の一例を説明する。先ず、図４（１）に示すように、シリコン基板１０１の表面を酸化処理することにより、酸化シリコン膜１０２を５００ｎｍ程度の膜厚で形成し、次いでＬＰ（low pressure）-ＣＶＤ（chemical vapor deposition）法によって窒化シリコンからなるＬＰ−ＳｉＮ膜１０３を３００ｎｍ程度の膜厚で形成する。次に、図４（２）に示すように、ＣＶＤ法によってリンを含有する非晶質シリコン膜１０４を４００ｎｍ程度の膜厚で成膜し、さらにこの非晶質シリコン膜１０４をパターニングすることにより、高周波フィルタの可動部（振動ビーム）を支持する端子１０４ａと、さらに２つの端子１０４ｂ，１０４ｃとを形成する。その後、図４（３）に示すように、ＨＤＰ（high density plasma）−ＣＶＤ法により酸化シリコンからなるＨＤＰ−ＳｉＯ2膜１０５を４５０ｎｍ程度の膜厚で成膜し、端子１０４ａ〜１０４ｃを埋め込む。次に、図４（４）に示すように、酸化シリコン膜１０５の大面積の凸部を除去するようにパターニングを行い、次いで図４（５）に示すように、ＣＭＰ（chemical mechanical polishing）法により端子１０４ａ〜１０４ｃ間に酸化シリコン膜１０５を埋め込んだ状態で表面平坦化を行う。
【０００５】
以上の後、図４（６）に示すように、ＴＥＯＳガスを用いたＬＰ−ＣＶＤ法によって、酸化シリコンからなるＰＬ−ＴＥＯＳ膜１０６を３０ｎｍ程度の膜厚で成膜し、さらにＣＶＤ法によってリンを含有する非晶質シリコン膜１０７を８０ｎｍの膜厚で成膜する。次に、図４（７）に示すように、非晶質シリコン膜１０７およびＰＬ−ＴＥＯＳ膜１０６をパターニングすることにより、端子１０４ａに達する孔１０７ａを形成する。しかる後、図４（８）に示すように、ＣＶＤ法によってリンを含有する非晶質シリコン膜１０８を３００ｎｍの膜厚で成膜し、非晶質シリコン膜１０８，１０７をパターニングすることにより、孔１０７ａを介して端子１０４ａに支持された帯状の可動部１０８ａを形成する。次に、８５０℃で３０分間のＮ2アニールを行う。その後、図４（９）に示すように、５０％程度の希フッ酸薬液を用いたウェットエッチングによって、ＰＬ−ＴＥＯＳ膜１０６およびＨＤＰ−ＳｉＯ2膜１０５を除去し、可動部１０８ａの下方に空間ａを形成する。その後さらに、図４（１０）に示すように、８００ｎｍ程度の膜厚のＡｌ−Ｃｕ膜からなる電極１０９を端子１０４ａに接続する形状で形成する。
【０００６】
以上により、端子１０４ａに支持され、かつ下方に空間部ａを介して配置された可動部１０８ａが構造体パターンとして形成され、この可動部１０８ａの下方に空間部ａを介して２つの端子１０４ｂ，１０４ｃが挿入された３方向高周波フィルタが得られる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、以上説明した三次元構造体の製造方法では、処理温度７００℃を越える高温プロセスが適用されている。例えば、図４（１）を用いて説明したＬＰ−ＳｉＮ膜１０３の成膜は処理温度が約７６０℃であり、図４（６）を用いて説明したＬＰ−ＴＥＯＳ膜１０６の成膜は処理温度が約７００℃である。このため、将来の他デバイス（例えば半導体集積回路）との１チップ化が困難であり、さらにまた低コストであるプラスティック基板への適用が困難であると言った問題がある。
【０００８】
そこで本発明は、５００℃以下の低温プロセスのみでの形成が可能で、これにより半導体プロセスとの親和性が高く、かつプラスティック基板を用いることにより低コスト化を図ることが可能な三次元構造体の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
このような目的を達成するための本発明の三次元構造体の製造方法は、次のような手順で行うことを特徴としている。先ず第１工程では、基板上に、原子層蒸着法（Atomic Layer Deposition：ＡＬＤ法）によって、窒化シリコン膜（ＡＬＤ−ＳｉＮ膜）を成膜する。次に、第２工程では、窒化シリコン膜の上方にヘキサクロロジシラン（hexa chloro disilane：ＨＣＤ：Ｓｉ2Ｃｌ6）を用いた熱ＣＶＤ法によって窒化シリコン膜（ＨＣＤ−ＳｉＮ膜）を成膜し、この窒化シリコン膜をパターニングすることによって犠牲層パターンを形成す。その後、第３工程では、犠牲層パターンを覆う状態で窒化チタン膜を成膜し、当該窒化チタン膜をパターニングすることによって当該犠牲層パターンを跨いでその下地面上に端部が支持された構造体パターンを形成する。しかる後、窒化シリコン膜をストッパに用いて構造体パターンの隙間から犠牲層パターンを選択的にエッチング除去することにより、当該構造体パターンの下方に空間部を形成する。
【００１０】
以上の製造方法では、その第１工程においてＡＬＤ法によって窒化シリコン膜を形成しているため、非常に緻密な構造であり、これによってエッチング耐性に優れたＡＬＤ−ＳｉＮ膜で基板上が覆われる。このため、ＨＣＤを用いた熱ＣＶＤ法によって成膜したＨＣＤ−ＳｉＮ膜からなる犠牲層パターンを、窒化チタンからなる構造体パターンに対して選択的にエッチング除去する工程では、ＡＬＤ−ＳｉＮ膜をエッチングストッパとした、選択比の高いエッチングが行われ、形状精度の良好な構造体パターンが得られる。そして特に、以上の一連の工程では、プロセス温度が５００℃以下に抑えられる。したがって、下層への高温処理の影響なく、３次元構造体の形成が行われることになる。
【００１１】
また本発明は、上述の製造方法によって得られる三次元構造体でもあり、基板上に立設された支持部と当該支持部から前記基板の上方に空間部を介して延設された可動部とからなる構造体パターンを備えている。そして特に、基板の表面がＡＬＤ−ＳｉＮ膜で覆われ、構造体パターンが窒化チタンからなることを特徴としている。
【発明の効果】
【００１２】
以上説明した三次元構造体の製造方法によれば、形状精度の良好な構造体パターンを、５００℃以下のプロセス温度で形成することが可能であるため、半導体集積回路等の他のデバイスとの１チップ化が容易になると共に、基板材料の選択範囲が広げられてプラスティック基板への適用が可能になり低コスト化を図ることが可能になる。
【発明を実施するための最良の形態】
【００１３】
次に、本発明の三次元構造体の製造方法を、図１に示す３方向高周波フィルタとして用いられる三次元構造体の製造に適用した実施の形態を詳細に説明する。尚、ここでは、図２および図３の断面工程図に基づき、必要に応じて図1（ａ）の平面図および図1（ｂ）断面図を参照しつつ実施の形態を説明する。尚、図２および図３の断面工程図は、図1（ａ）の平面図におけるＡ−Ａ’断面部分に対応している。
【００１４】
先ず、図２（１）に示すように、単結晶シリコンからなる基板１上に、ＡＬＤ法（Atomic Layer Deposition：原子層蒸着法）によって、窒化シリコンからなるＡＬＤ−ＳｉＮ膜３を３００ｎｍ程度の膜厚で形成する。ＡＬＤ法は、成膜ガスを交互に反応室内に流すことで1原子レベルでの成膜を行う成膜方法であり、これにより緻密な膜質を有する膜を形成する。
【００１５】
以下、典型的なＡＬＤ−ＳｉＮ膜３の成膜条件の一例を示す。
成膜温度：４５０℃、
成膜雰囲気内圧力：３０Ｐａ、
ガスおよび流量：Ｓｉ2Ｈ2Ｃｌ2(ジクロロジシラン：ＤＣＳ)＝５００ｓｃｃｍ、リモートプラズマＮＨ3
シーケンス：(1)Ｓｉ2Ｈ2Ｃｌ2ガス導入処理６秒、(2)反応室内パージ１３秒、(3)ＮＨ3ガス導入処理６秒、(4)反応室内パージ７秒
【００１６】
このような成膜条件にて得られたＡＬＤ−ＳｉＮ膜３の希フッ酸によるウェットエッチングレートは小さく、ＬＰ−ＣＶＤ法によって形成した窒化シリコン膜と比較して約５倍程度のエッチング耐性があることが実験結果から判明している。
【００１７】
次に、図２（２）に示すように、ＡＬＤ−ＳｉＮ膜３上に、ＣＶＤ法によって第１の窒化チタン膜（第１ＴｉＮ膜）５を４００ｎｍ程度の膜厚で成膜する。ここでの第１ＴｉＮ膜５の成膜は、スパッタ法、熱ＣＶＤ法、ＭＯ（metal organic）−ＣＶＤ法、またはＡＬＤ法によって行うことができる。このうち、熱ＣＶＤ法を行う場合には、ＴｉＣｌ4ガスとＮＨ3ガスとを成膜ガスに用いた成膜を行う。また、ＭＯ−ＣＶＤ法を行う場合には、ＴＤＭＡＴ(テトラキスジメチルアミノチタニウム)とＮＨ3ガスとを成膜ガスに用いた成膜を行う。さらに、ＡＬＤ法を行う場合には、ＴｉＣｌ4ガスとＮＨ3ガスとを交互に用いた成膜を行う。
【００１８】
その後、リソグラフィ法によって第１ＴｉＮ膜５上にレジストパターン（図示省略）を形成し、このレジストパターンをマスクに用いた異方性ドライエッチングにより、窒化チタン膜５をパターニングする。また、このパターニングの終了後にはレジストパターンを除去する工程が行われることとする。尚、以下の工程で行われるパターニングは、特に記載がない限りにおいてはレジストパターンをマスクに用いた異方性ドライエッチングによって行われ、パターニングの終了後にはレジストパターンを除去する工程が行われることとする。
【００１９】
以上により、窒化チタンからなる高周波フィルタの可動部（振動ビーム）を支持する端子５ａと、さらに２つの端子５ｂ，５ｃとを形成する。これらのパターン５ａ，５ｂ，５ｃは、図1（ａ）の平面図にも示すように、端子５ａ、端子５ｂ、端子５ｃ、端子５ａの順に配置され、２つの端子５ａ間に端子５ｂ，５ｃの先端が異なる方向から挿入された状態で配置される。
【００２０】
その後、図２（３）に示すように、端子５ａ〜５ｃを埋め込む状態で、ＨＣＤ（hexa chloro disilane：Ｓｉ2Ｃｌ6）ガスを用いたＬＰ−ＣＶＤ法によって、窒化シリコンからなる第１ＨＣＤ−ＳｉＮ膜７を４５０ｎｍ程度の膜厚で成膜する。
【００２１】
以下、典型的な第１ＨＣＤ−ＳｉＮ膜７の成膜条件の一例を示す。
成膜温度：４５０℃、
成膜雰囲気内圧力：１３３Ｐａ、
ガスおよび流量：Ｓｉ2Ｃｌ6＝１５ｓｃｃｍ、ＮＨ3＝４５０ｓｃｃｍ、Ｎ2＝２００ｓｃｃｍ
【００２２】
このような成膜条件にて得られた第１ＨＣＤ−ＳｉＮ膜７の希フッ酸によるウェットエッチングレートは非常に大きく、熱酸化膜よりも大きなウェットエッチングレートを有することが知られている。しかも、ＨＣＤ−ＳｉＮ膜７は段差被覆性に優れた膜であることがしられており、端子５ａ〜５ｃ間の微細な間隔を十分に埋め込むことができる。
【００２３】
次に、図２（４）に示すように、第１ＨＣＤ−ＳｉＮ膜７のパターニングを行うことにより、大面積の凸部を除去する。この工程は、次の平坦化工程においての平坦度を確保するために行う。
【００２４】
次いで図２（５）に示すように、ＣＭＰ（chemical mechanical polishing）法によりにより、窒化チタンからなる端子５ａ〜５ｃ間を第１ＨＣＤ−ＳｉＮ膜７で埋め込んだ状態で表面平坦化を行う。
【００２５】
以上の後、図３（６）に示すように、平坦化面上に、第２ＨＣＤ−ＳｉＮ膜９を３０ｎｍ程度の膜厚で成膜し、またさらに第２ＴｉＮ膜１１を８０ｎｍの膜厚で成膜する。尚、第２ＨＣＤ−ＳｉＮ膜９の成膜は、図２（３）を用いて説明した第１ＨＣＤ−ＳｉＮ膜７の成膜と同様に行われる。また、第２ＴｉＮ膜１１の成膜は、図２（２）を用いて説明した第１ＴｉＮ膜５の成膜と同様に行われる。
【００２６】
次に、図３（７）に示すように、第２ＴｉＮ膜１１および第２ＨＣＤ−ＳｉＮ膜９をパターニングすることにより、第１ＴｉＮ膜５からなる２つの端子５ａに達する孔１１ａを形成する。２つの孔１１ａは、振動ビームの共振周波数によって設定される間隔で形成されることとする。尚、ここでは、第２ＨＣＤ−ＳｉＮ膜９に孔１１ａを設けることにより、この第２ＨＣＤ−ＳｉＮ膜９と下層の第１ＨＣＤ−ＳｉＮ膜７とからなる犠牲層パターンが形成されたことになる。
【００２７】
しかる後、図３（８）に示すように、第３ＴｉＮ膜１３を３００ｎｍの膜厚で成膜して孔１１ａを埋め込む。尚、第３ＴｉＮ膜１３の成膜は、図２（２）を用いて説明した第１ＴｉＮ膜５の成膜と同様に行われる。
【００２８】
その後、第３ＴｉＮ膜１３とその下部の第２ＴｉＮ膜１１をパターニングすることにより、窒化チタンからなる振動ビーム（可動部）１３ａを形成する。この際、窒化チタンからなる振動ビーム１３ａが、孔１１ａ内に充填された第３ＴｉＮ膜１３部分を支持部として第１ＴｉＮ膜５からなる端子５ａ上に立設され、第２ＨＣＤ−ＳｉＮ膜９からなる犠牲層パターンを跨ぐように、第３ＴｉＮ膜１３および第２ＴｉＮ膜１１をパターニングする。また、図1（ａ）の平面図に示すように、振動ビーム１３ａは、その共振数端数によって設定される所定幅の帯状に形成されることとする。尚、ここでは、第３ＴｉＮ膜１３および第２ＴｉＮ膜１１のパターニングされた部分が、ここでの構造体パターンとなる。また、この構造体パターンが、同じく第１ＴｉＮ膜５からなる端子５ａ上に立設されていることからすれば、これらの端子５ａも含めた部分が構造体パターンともなる。そして、このような窒化チタンからなる構造体パターンは、ＡＬＤ−ＳｉＮ膜３に支持された形状で設けられる。
【００２９】
次に、図３（９）に示すように、５０％程度の希フッ酸薬液を用いたウェットエッチングによって、窒化チタンからなる振動ビーム１３ａおよび端子５ａ〜５ｃに対して選択的に第２ＨＣＤ−ＳｉＮ膜９および第１ＨＣＤ−ＳｉＮ膜７（犠牲層パターン）を除去する。これにより、振動ビーム１３ａの下方、特には振動ビーム１３ａと端子５ｂ，５ｃとの間に空間部ａを形成する。この際、基板１上を覆う緻密な構造のＡＬＤ−ＳｉＮ膜３がエッチング耐性に優れたエッチングストッパとなり、窒化チタンからなる振動ビーム１３ａおよび端子５ａ〜５ｃに対して選択比の高い第２ＨＣＤ−ＳｉＮ膜９および第１ＨＣＤ−ＳｉＮ膜７のエッチングが行われる。このため、形状精度の良好な構造体パターンが得られる。
【００３０】
その後さらに、図３（１０）に示すように、８００ｎｍ程度の膜厚のＡｌ−Ｃｕ膜からなる電極１５ａを、端子５ａの一方に接続させる形状にパターン形成する。この際、図1（ａ）の平面図に示すように、端子５ｂ，５ｃにそれぞれ接続される形状の電極１５ｂ，１５ｃも同時に形成する。
【００３１】
以上により、窒化チタンからなる２つの端子５ａ上に窒化チタンからなる２つの端子５ａを支持部とし、この上部に窒化チタンからなる振動ビーム１３ａを可動部として支持させた構造体パターンが、ＡＬＤ−ＳｉＮ膜３上に形成される。そして、振動ビーム１３ａの下方に空間部ａを介して２つの端子５ａ，５ｂが挿入された３方向高周波フィルタが得られる。
【００３２】
尚、このようにして得られた高周波フィルタにおいては、窒化チタンからなる振動ビーム１３ａが、高周波フィルタのビーム材として問題なく動作することが、シミュレーションによって確認されている。
【００３３】
以上説明した３方向高周波フィルタ（三次元構造体）の製造方法では、上述した一連の工程におけるプロセス温度が５００℃以下に抑えられている。例えば、図２（１）を用いて説明したＡＬＤ−ＳｉＮ膜３の成膜温度は４５０℃であり、図２（３）を用いて説明した第１ＨＣＤ−ＳｉＮ膜７および第２ＨＣＤ−ＳｉＮ膜９の成膜温度は４５０℃である。また、図２（２）を用いて説明した第１ＴｉＮ膜５および第２ＴｉＮ膜１１，第３ＴｉＮ膜１３の成膜温度は、何れの成膜方法であってもプロセス温度を４５０℃以下に抑えられる。したがって、基板１に対する高温処理の影響をなく３方向高周波フィルタ（三次元構造体）の形成を行うことが可能になる。したがって、半導体集積回路等の他のデバイスとの１チップ化（ＳＯＣ：system on chip）が容易になると共に、基板１材料の選択範囲が広げられてプラスティック基板への適用が可能になり低コスト化を図ることが可能になる。
【図面の簡単な説明】
【００３４】
【図１】実施形態の三次元構造体の構成を示す図である。
【図２】実施形態の三次元構造体の製造方法を示す断面工程図（その１）である。
【図３】実施形態の三次元構造体の製造方法を示す断面工程図（その２）である。
【図４】従来の三次元構造体の製造方法を示す断面工程図である。
【符号の説明】
【００３５】
１…基板、３…ＡＬＤ−ＳｉＮ膜、７…第１ＨＣＤ−ＳｉＮ膜，９…第２ＨＣＤ−ＳｉＮ膜、１１ａ…孔パターン、５…第１ＴｉＮ膜、１１…第２ＴｉＮ膜、１３…第３ＴｉＮ膜、１３ａ…振動ビーム（可動部）、ａ…空間部
【図１】
2005138234.tif 000003
【図２】
2005138234.tif 000004
【図３】
2005138234.tif 000005
【図４】
2005138234.tif 000006