(57)【要約】【課題】  画素回路に含まれる電流源トランジスタの素子特性の影響を排除し、表示むらのない画像表示装置を提供する。【解決手段】  画素駆動回路１２Ａは、電流源となるＴＦＴ素子Ｑ１ＡのドレインとノードＮ１Ｂとの間に配されるＴＦＴ素子Ｑ１Ｂ、キャパシタＣＨＢおよびスイッチＳ２Ｂからなるドレイン電圧上昇制限回路１４Ａを備える。データ書込モード時にスイッチＳ２Ａ，Ｓ２Ｂ，Ｓ１がオンし、データ線ＤＬからＴＦＴ素子Ｑ１Ｂ，Ｑ１Ａに駆動電流ＩＥＬが流れると、各ＴＦＴ素子のゲート電圧がキャパシタＣＨＢ，ＣＨＡにそれぞれ保持される。表示モード時にはスイッチＳ３のみがオンし、発光ダイオードＯＬＥＤを介して電源電圧ＶＨからＴＦＴ素子Ｑ１Ｂ，Ｑ１Ａに電流経路が形成する。ノードＮ１Ａの電圧はチャネル変調によらず一定に保持されることから、発光ダイオードＯＬＥＤには所望の電流ＩＥＬが流れる。【選択図】        図２
2005352063.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配列され、各々が電流駆動型発光素子を備える複数の画素回路と、
前記複数の画素回路の行にそれぞれ対応して配置され、一定周期で順に選択される複数の走査線と、
前記複数の画素回路の列に対応して配置される複数のデータ線と、
前記複数のデータ線に対応して配置され、前記複数の画素回路のうちの走査対象の画素回路での表示輝度に対応して設定される駆動電流を各前記複数のデータ線に供給する定電流回路とを備え、
各前記複数の画素回路は、
第１のモードにおいて、対応するデータ線と電気的に結合されて前記駆動電流が流入または流出され、前記第１のモードの後に実行される第２のモードにおいて、前記対応するデータ線と電気的に分離されるノードと、
前記ノードと第１の電圧源との間に接続され、前記第１のモードにおいて、前記ノードに流入または流出される前記駆動電流を書込むとともに、前記第２のモードにおいて、書込まれた前記駆動電流に応じた電流を前記電流駆動型発光素子に供給する画素駆動回路と、
前記ノードと第２の電圧源との間に配され、前記第２のモードにおいて導通状態となり、前記駆動電流に応じた電流が供給される前記電流駆動型発光素子とを含み、
前記画素駆動回路は、
前記ノードと前記第１の電圧源との間に直列に接続され、前記第１のモードにおいて、前記駆動電流が通過する第１および第２のトランジスタと、
前記第１のモードにおいて、前記第１および第２のトランジスタのゲート電極に前記駆動電流によって決定される電圧をそれぞれ保持するように接続される第１および第２の容量素子とを含む、画像表示装置。
【請求項２】
各前記複数の画素回路は、
前記対応するデータ線と前記ノードとの間に配され、前記第１のモードにおいてオンする一方で、前記第２のモードにおいてオフする第１のスイッチ素子と、
前記第１のトランジスタのゲート電極と第１の電極との間および前記第２のトランジスタのゲート電極と前記第１の電極との間にそれぞれ配され、前記第１のモードにおいてオンする一方で、前記第２のモードにおいてオフする第２のスイッチ素子と、
前記ノードと前記電流駆動型発光素子との間に配され、前記第１のモードにおいてオフする一方で、前記第２のモードにおいてオンする第３のスイッチ素子とをさらに含む、請求項１に記載の画像表示装置。
【請求項３】
各前記複数の画素回路は、
前記対応するデータ線と前記ノードとの間に配され、前記第１のモードにおいてオンする一方で、前記第２のモードにおいてオフする第１のスイッチ素子と、
前記第１のトランジスタのゲート電極と第１の電極との間および前記第２のトランジスタのゲート電極と前記第１の電極との間にそれぞれ配され、前記第１のモードにおいてオンする一方で、前記第２のモードにおいてオフする第２のスイッチ素子と、
前記第２の電圧源に対峙して配される第３の電圧源と、
前記第２の電圧源および前記第３の電圧源と前記電流駆動型発光素子との間に配され、前記第１のモードにおいて、前記電流駆動型発光素子と前記第３の電圧源とを電気的に結合し、前記第２のモードにおいて、前記電流駆動型発光素子と前記第２の電圧源とを電気的に結合する第３のスイッチ素子とを含み、
前記第３の電圧源の電圧は、前記電流駆動型発光素子と結合されたときに、前記ノードの電圧との関係において、前記電流駆動型発光素子を逆バイアス状態にする電圧とする、請求項１に記載の画像表示装置。
【請求項４】
各前記複数の画素回路は、
前記対応するデータ線と前記ノードとの間に配され、前記第１のモードにおいてオンする一方で、前記第２のモードにおいてオフする第１のスイッチ素子と、
前記第１のトランジスタのゲート電極と第１の電極との間および前記第２のトランジスタのゲート電極と前記第１の電極との間にそれぞれ配され、前記第１のモードにおいてオンする一方で、前記第２のモードにおいてオフする第２のスイッチ素子と、
前記第２の電圧源と前記電流駆動型発光素子との間に配され、前記第１のモードにおいて、前記電流駆動型発光素子と前記第２の電圧源とを電気的に分離し、前記第２のモードにおいて、前記電流駆動型発光素子と前記第２の電圧源とを電気的に結合する第３のスイッチ素子とをさらに含む、請求項１に記載の画像表示装置。
【請求項５】
各前記複数の画素回路は、
前記対応するデータ線と前記ノードとの間に配され、前記第１のモードにおいてオンする一方で、前記第２のモードにおいてオフする第１のスイッチ素子と、
前記第１のトランジスタのゲート電極と第１の電極との間および前記第２のトランジスタのゲート電極と前記第１の電極との間にそれぞれ配され、前記第１のモードにおいてオンする一方で、前記第２のモードにおいてオフする第２のスイッチ素子と、
前記第２の電圧源と前記電流駆動型発光素子との間に配され、前記第１のモードにおいて第３の電圧源の電圧を示し、かつ前記第２のモードにおいて前記第２の電圧源の電圧を示すパルス信号を前記電流駆動型発光素子に印加するパルス信号入力手段とをさらに含み、
前記第３の電圧源の電圧は、前記ノードの電圧との関係において、前記電流駆動型発光素子を逆バイアス状態にする電圧とする、請求項１に記載の画像表示装置。
【請求項６】
前記第１のスイッチ素子は、前記対応するデータ線と前記ノードとの間に電気的に結合され、前記走査線と結合されたゲートを有する第１の導電型の第１のトランジスタを含み、
前記第２のスイッチ素子は、前記第１および第２のトランジスタのゲート・ドレイン間にそれぞれ電気的に結合され、前記走査線と結合されたゲートを有する第１の導電型の第２のトランジスタを含み、
前記第３のスイッチ素子は、前記ノードと前記電流駆動型発光素子との間に電気的に結合され、前記走査線と結合されたゲートを有する第２の導電型のトランジスタを含み、
前記走査線の選択期間において、前記第１のモードが実行され、前記走査線の非選択期間において、前記第２のモードが実行される、請求項２から５のいずれか１項に記載の画像表示装置。
【請求項７】
前記定電流回路は、各前記複数のデータ線に対応して配置され、前記駆動電流を前記対応するデータ線に供給する複数の定電流源を含む、請求項１から６のいずれか１項に記載の画像表示装置。
【請求項８】
前記第１のトランジスタは、前記第１の電極が前記ノードに接続され、第２の電極が前記第２のトランジスタの前記第１の電極に接続され、
前記第２のトランジスタは、前記第２の電極が前記第１の電圧源に接続され、
前記第２のスイッチ素子は、前記第１のモードにおいて、前記第１のトランジスタのゲート電極および前記第１の電極が、前記第２のトランジスタのゲート電極および前記第１の電極よりも少なくとも先に電気的に分離するように設定される、請求項２から７のいずれか１項に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画像表示装置に関し、より特定的には、有機ＥＬ（Electro Luminescence)等の電流駆動型発光素子を各画素に備える画像表示装置に関する。
【背景技術】
【０００２】
近年、フラットパネル・ディスプレイの分野においては、液晶ディスプレイに加えて、有機ＥＬ表示装置が注目されている。有機ＥＬ表示装置は、液晶ディスプレイと比較して、高いコントラスト比、速い応答性および広い視野角を有する。有機ＥＬ表示装置においては、画素ごとに電流駆動型発光素子である、有機ＥＬ素子が配置されている。有機ＥＬ素子の代表例としては、有機発光ダイオードが知られている。
【０００３】
特に最近では、このような有機ＥＬ表示装置のうちでも、画像の高精細化および低消費電力化の観点から、低温多結晶シリコン（ポリシリコン）を用いた薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を有機発光ダイオードの駆動素子とする、低温ポリシリコン型ＴＦＴディスプレイが注目されている。しかしながら、低温ポリシリコン型ＴＦＴディスプレイには、移動度やしきい値電圧などのトランジスタ特性の製造ばらつきが、従来のＴＦＴよりも比較的大きい傾向にある。
【０００４】
このような背景から、有機ＥＬ表示装置の問題点の１つとして、画素ごとの表示輝度特性の非一様性、いわゆる表示むらの問題が指摘されている。この問題を指摘するための構成として、たとえば特許文献１に、画素回路の構成が開示されている。
【０００５】
図７は、特許文献１に記載される従来の画素回路を説明するための回路図である。
【０００６】
図７を参照して、従来の画素回路１００は、発光素子として設けられた有機発光ダイオードＯＬＥＤに対して、指示された表示輝度に対応した電流を供給するための画素駆動回路１１０とを含む。
【０００７】
画素駆動回路１１０は、電流駆動素子として用いられるＮ型ＴＦＴ素子Ｑ１と、電圧保持キャパシタＣＨと、スイッチＳ１１〜Ｓ１３とを含む。なお、以下において、ＴＦＴは、電界効果型トランジスタの代表例として示されるものとする。
【０００８】
有機発光ダイオードＯＬＥＤは、電流駆動型の発光素子であって、供給される電流に応じてその表示輝度が変化する。有機発光ダイオードＯＬＥＤのアノードは、電源電圧ＶＨに接続される。
【０００９】
Ｎ型ＴＦＴ素子Ｑ１は、有機発光ダイオードＯＬＥＤのカソードと電源電圧ＶＬとの間に接続される。電源電圧ＶＬには、接地電圧または所定の負電圧が印加される。Ｎ型ＴＦＴ素子Ｑ１のゲートは、電圧保持キャパシタＣＨを介して電源電圧ＶＬに接続されるとともに、スイッチＳ１２を介してＮ型ＴＦＴ素子Ｑ１のドレインに接続される。
【００１０】
スイッチＳ１１は、Ｎ型ＴＦＴ素子Ｑ１のドレインと等電圧であるノードＮ１とデータ線ＤＬとの間に接続される。
【００１１】
スイッチＳ１３は、Ｎ型ＴＦＴ素子Ｑ１のドレインと有機発光ダイオードＯＬＥＤのアノードとの間に接続される。
【００１２】
以上の構成からなる画素回路１００において、表示動作は２つのモードにおいて行なわれる。まず、アドレス周期に対応するデータ書込モードにおいては、有機発光ダイオードＯＬＥＤからの必要な出力を決定する駆動電流ＩＥＬが、定電流源６０からデータ線ＤＬに駆動される。
【００１３】
画素回路１００では、スイッチＳ１１をオンしてデータ線ＤＬとノードＮ１とを電気的に結合する。さらに、スイッチＳ１２をオンして、Ｎ型ＴＦＴ素子Ｑ１をダイオード接続するとともに、スイッチＳ１３をオフして、有機発光ダイオードＯＬＥＤを絶縁する。これにより、定電流源６０〜データ線ＤＬ〜Ｎ型ＴＦＴ素子Ｑ１〜電源電圧ＶＬの電流経路が形成されて、当該電流経路に駆動電流ＩＥＬが流される。
【００１４】
図８は、データ書込モードにおけるＮ型ＴＦＴ素子Ｑ１の等価回路図である。
【００１５】
図８を参照して、Ｎ型ＴＦＴ素子Ｑ１は、ダイオード接続状態となっているため、飽和領域で動作する。また、ゲート・ソース間電圧ＶＧＳが駆動電流ＩＥＬを流すために必要な電圧レベルに設定され、電圧保持キャパシタＣＨによって保持される。
【００１６】
ここで、ＴＦＴ素子を初めとする電界効果型トランジスタにおける飽和領域でのドレイン電流（ＩＥＬに相当）は、一般的に（１）式で示される。
【００１７】
ＩＥＬ＝（β／２）・（ＶＧＳ−ＶＴＮ）2  ・・・（１）
ただし、β＝μ・（Ｗ／Ｌ）・Ｃｏｘ
ここで、β：電流増幅係数、μ：移動度、Ｌ：ゲートチャネル長、Ｗ：ゲートチャネル幅、Ｃｏｘ：ゲート容量、ＶＴＮ：しきい値電圧である。
【００１８】
（１）式より、ゲート・ソース間電圧ＶＧＳは、
ＶＧＳ＝ＶＤＳ＝ＶＴＮ＋（２ＩＥＬ／β）1/2  ・・・（２）
となり、トランジスタのしきい値電圧ＶＴＮに駆動電流ＩＥＬによる電圧上昇分が加算された形で表わされる。
【００１９】
さらに、スイッチＳ１１，Ｓ１２をオフして、画素回路１００をデータ線ＤＬから絶縁するとともに、電圧保持キャパシタＣＨを絶縁する。これにより、電圧保持キャパシタＣＨの端子間電圧には、（２）式で示される、Ｎ型ＴＦＴ素子Ｑ１に駆動電流ＩＥＬを流すのに必要なゲート・ソース間電圧ＶＧＳが格納される。
【００２０】
電圧保持キャパシタＣＨにゲート・ソース間電圧ＶＧＳが格納されてデータ書込モードが終了すると、スイッチＳ１３をオンして有機発光ダイオードＯＬＥＤのカソードをＮ型ＴＦＴ素子Ｑ１のドレインに接続することにより、表示モードが開始する。
【００２１】
表示モードにおいては、Ｎ型ＴＦＴ素子Ｑ１は、先述の駆動電流ＩＥＬによって決定される出力を有機発光ダイオードＯＬＥＤから発生するために、電圧保持キャパシタＣＨに格納される電圧ＶＧＳに応じた電流を有機発光ダイオードＯＬＥＤに駆動する。すなわち、Ｎ型ＴＦＴ素子Ｑ１が電流源として動作することにより、駆動電流ＩＥＬに等しい電流が有機発光ダイオードＯＬＥＤを流れることになる。
【００２２】
以上のように、データ書込モードと表示モードとにおいて、同じＮ型ＴＦＴ素子Ｑ１を電流供給および電流発生に使用することから、駆動電流ＩＥＬは、Ｎ型ＴＦＴ素子Ｑ１のしきい値電圧ＶＴＮおよび移動度μに影響されることなく、一定レベルに保たれる。
【特許文献１】特表２００２−５１７８０６号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【００２３】
ここで、図７の画素回路１００において電流駆動素子として用いられる、ＴＦＴ素子をはじめとする電界効果型トランジスタ（以下、電流源トランジスタとも称する）は、一般的に、図９に示すドレイン・ソース間電流ＩＤＳとドレイン・ソース間電圧ＶＤＳとの関係を有する。
【００２４】
図９を参照して、電流源トランジスタの動作領域は、非飽和領域と飽和領域とに大別される。非飽和領域は、ドレイン・ソース間電圧ＶＤＳとともにドレイン・ソース間電流ＩＤＳが増加する領域である。一方、飽和領域は、ドレイン・ソース間電圧ＶＤＳとは無関係にゲート・ソース間電圧ＶＧＳだけで定まる定電流特性を示す領域である。
【００２５】
ここで、図８中の点線で示す直流特性は、寸法が十分大きい理想的なトランジスタの特性である。一方、実際の微細トランジスタは、実線で示すように、形状効果のためチャネル長、チャネル幅や電源電圧によってさらに複雑な特性を示すことが知られている。
【００２６】
理想的なトランジスタは、点線で示すように、ドレイン・ソース間電流ＩＤＳがいったん飽和すると、ドレイン・ソース間電圧ＶＤＳを増加してもドレイン・ソース間電流ＩＤＳは変わらない。これに対して、実際のトランジスタでは、飽和領域においても、ドレイン・ソース間電流ＩＤＳがドレイン・ソース間電圧ＶＤＳとともにわずかに増加する、いわゆるチャネル変調が現われる。これは、ドレインの空乏層端がソース側に動き、実効的にチャネル長が短くなることによる。このチャネル変調によって、飽和領域では、ドレイン・ソース間にある抵抗成分ｒが現われる。この抵抗成分ｒは、ドレイン・ソース間のチャネルコンダクタンスの逆数に相当する。
【００２７】
図７の画素回路１００において、データ書込モード時にスイッチＳ１１，Ｓ１２がオンされると、（２）式により、駆動電流ＩＥＬに応じたドレイン・ソース間電圧ＶＤＳが設定される。続いて、スイッチＳ１１，Ｓ１２がオフすると、この電圧がゲート・ソース間電圧ＶＧＳとして、電圧保持キャパシタＣＨに保持される。
【００２８】
表示モードでは、スイッチＳ１３がオンすると、有機発光ダイオードＯＬＥＤを介して電源電圧ＶＨから電圧が供給され、Ｎ型ＴＦＴ素子Ｑ１を電流が流れる。このとき、ノードＮ１には、有機発光ダイオードＯＬＥＤの順方向の電圧降下分（以下、ＶＦとも称する）により、電源電圧ＶＨよりほぼＶＦだけ低下した電圧（ＶＨ−ＶＦ）が与えられる。これにより、ノードＮ１の電圧は、先のＮ型ＴＦＴ素子Ｑ１のドレイン・ソース間電圧ＶＤＳから（ＶＨ−ＶＦ）に増加する。
【００２９】
ここで、Ｎ型ＴＦＴ素子Ｑ１においては、図９で示したように、実際には飽和領域においても、抵抗成分ｒに起因してチャネル変調が生じ、ドレイン・ソース間電圧ＶＤＳの増加に伴なってドレイン・ソース間電流ＩＤＳが増加する。
【００３０】
表示部に行列状に配列されるすべての画素回路１００において、内包するＮ型ＴＦＴ素子Ｑ１が互いに等しい抵抗成分ｒ、すなわちチャネルコンダクタンスを有していれば、電流ＩＤＳの増加分は電流源トランジスタ間で等しくなり、画素回路１００間において、有機発光ダイオードＯＬＥＤに駆動される電流を均一に保つことができる。
【００３１】
しかしながら、実際には、Ｎ型ＴＦＴ素子Ｑ１ごとに、製造ばらつき等によって抵抗成分ｒの大きさが異なることから、有機発光ダイオードＯＬＥＤに駆動される電流は、画素回路１００間で一致せず、表示むらを起こす原因となる。
【００３２】
この発明は、かかる課題を解決するためになされたものであり、その目的は、画素回路に含まれる電流源トランジスタの素子特性の影響を排除し、表示むらのない画像表示装置を提供することである。
【課題を解決するための手段】
【００３３】
この発明に従う画像表示装置は、行列状に配列され、各々が電流駆動型発光素子を備える複数の画素回路と、複数の画素回路の行にそれぞれ対応して配置され、一定周期で順に選択される複数の走査線と、複数の画素回路の列に対応して配置される複数のデータ線と、複数のデータ線に対応して配置され、複数の画素回路のうちの走査対象の画素回路での表示輝度に対応して設定される駆動電流を各複数のデータ線に供給する定電流回路とを備える。各複数の画素回路は、第１のモードにおいて、対応するデータ線と電気的に結合されて駆動電流が流入または流出され、第１のモードの後に実行される第２のモードにおいて、対応するデータ線と電気的に分離されるノードと、ノードと第１の電圧源との間に接続され、第１のモードにおいて、ノードに流入または流出される駆動電流を書込むとともに、第２のモードにおいて、書込まれた駆動電流に応じた電流を電流駆動型発光素子に供給する画素駆動回路と、ノードと第２の電圧源との間に配され、第２のモードにおいて導通状態となり、駆動電流に応じた電流が供給される電流駆動型発光素子とを含む。画素駆動回路は、ノードと第１の電圧源との間に直列に接続され、第１のモードにおいて、駆動電流が通過する第１および第２のトランジスタと、第１のモードにおいて、第１および第２のトランジスタのゲート電極に駆動電流によって決定される電圧をそれぞれ保持するように接続される第１および第２の容量素子とを含む。
【発明の効果】
【００３４】
この発明によれば、表示部に配される複数の画素回路において、電流源トランジスタの影響を排除し、発光素子に表示輝度に応じて設定された電流が高い精度を持って駆動されることから、表示むらの発生を抑えることができる。
【発明を実施するための最良の形態】
【００３５】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
【００３６】
実施の形態１．
図１は、この発明の実施の形態１に従う画像表示装置の構成を示す回路図である。
【００３７】
図１を参照して、画像表示装置は、表示部２０と、ゲート駆動回路３０と、ソース駆動回路４０とを備える。
【００３８】
表示部２０は、行列状に配された複数の画素回路１０Ａを含む。画素回路１０Ａの行（以下、画素行とも称する）の各々に対応して、走査線ＳＬが配置される。また、画素回路の列（以下、画素列とも称する）のそれぞれに対応して、データ線ＤＬがそれぞれ設けられる。図１には、第１行の第１列および第２列の画素回路ならびにこれに対応する走査線ＳＬ１およびデータ線ＤＬ１，ＤＬ２が代表的に示されている。
【００３９】
ゲート駆動回路３０は、所定の走査周期に基づいて、走査線ＳＬを走査期間において選択状態（ハイレベルの電位に相当）に設定し、それ以外の非走査期間において非選択状態（ローレベルの電位に相当）に設定するように、走査線ＳＬの電圧を制御する。
【００４０】
ソース駆動回路４０は、Ｎビット（Ｎ：自然数）のデジタル信号である表示信号ＳＩＧによって段階的に設定される表示電流をデータ線ＤＬに出力する。図１には、Ｎ＝６の場合、すなわち、表示信号ＳＩＧが表示信号ビットＤ０〜Ｄ５からなる場合の構成について代表的に示されている。
【００４１】
６ビットの表示信号に基づいて、各画素において、２6＝６４段階の階調的な輝度表示が可能となる。さらに、Ｒ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）およびＢ（Ｂｌｕｅ）の各１つの画素から１つのカラー表示単位を形成すれば、約２６万色のカラー表示が可能となる。
【００４２】
ソース駆動回路４０は、シフトレジスタ５０と、第１および第２のデータラッチ回路５２，５４と、定電流回路５６とを含む。
【００４３】
表示信号ＳＩＧは、画素回路１０Ａごとに表示輝度に対応してシリアルに生成される。すなわち、各タイミングにおける表示信号ビットＤ０〜Ｄ５は、表示部２０中の１つの画素回路１０Ａにおける表示輝度を示している。
【００４４】
シフトレジスタ５０は、表示信号ＳＩＧの設定が切換えられる所定周期に同期したタイミングで、第１のデータラッチ回路５２に対して、表示信号ビットＤ０〜Ｄ５の取込を指示する。第１のデータラッチ回路５２は、シリアルに生成される１つの画素行分の表示信号ＳＩＧを、順に取込んで保持する。
【００４５】
１つの画素行分の表示信号ＳＩＧが第１のデータラッチ回路５２に取込まれたタイミングで、ラッチ信号ＬＴの活性化に応答して、第１のデータラッチ回路５２にラッチされた表示信号群は、第２のデータラッチ回路５４に伝達される。
【００４６】
定電流回路５６は、第２のラッチ回路５４から１つの画素行分の画素データを受け、画素データに応じて駆動電流ＩＥＬを画素ごとに選択し、列方向に配置されたデータ線ＤＬへ一斉に出力する。
【００４７】
ゲート駆動回路３０が走査対象行に対応する走査線ＳＬを活性化すると、その走査線ＳＬに接続される画素回路１０Ａが一斉に活性化され、各画素回路１０Ａは、対応するデータ線ＤＬに印加されている駆動電流ＩＥＬに応じた輝度で表示を行ない、これによって１画素行分の画素データが表示される。
【００４８】
以上の動作を行方向に配置された走査線ごとに順次実行することにより、表示部２０に画像が表示される。
【００４９】
図２は、図１における画素回路１０Ａの構成を示す回路図である。
【００５０】
図２を参照して、画素回路１０Ａは、発光素子として設けられた有機発光ダイオードＯＬＥＤと、指示された表示輝度に応じた電流ＩＥＬを供給するための画素駆動回路１２Ａとを備える。
【００５１】
画素駆動回路１２Ａは、Ｎ型ＴＦＴ素子Ｑ１Ａと、電圧保持キャパシタＣＨＡと、スイッチＳ１，Ｓ２Ａ，Ｓ３とを含む。
【００５２】
Ｎ型ＴＦＴ素子Ｑ１Ａは、電流源トランジスタであり、有機発光ダイオードＯＬＥＤのカソードと電源電圧ＶＬとの間に直列に接続される。
【００５３】
電圧保持キャパシタＣＨＡは、Ｎ型ＴＦＴ素子Ｑ１Ａのゲートと電源電圧ＶＬとの間に接続される。
【００５４】
スイッチＳ１は、データ線ＤＬとノードＮ１Ｂとの間に配され、表示装置のモードを指示する制御信号に応じてオンし、データ線ＤＬと画素回路１０Ａとを電気的に結合する。
スイッチＳ３は、有機発光ダイオードＯＬＥＤのカソードとノードＮ１Ｂとの間に配され、表示装置のモードを指示する制御信号に応じてオンし、有機発光ダイオードＯＬＥＤとノードＮ１Ｂとを電気的に結合する。スイッチ２Ａは、Ｎ型ＴＦＴ素子Ｑ１Ａのゲートとドレインとの間に配され、表示装置のモードを指示する制御信号に応じてオンし、Ｎ型ＴＦＴ素子Ｑ１Ａをダイオード接続する。
【００５５】
画素駆動回路１２Ａは、さらに、有機発光ダイオードＯＬＥＤと電流源トランジスタであるＮ型ＴＦＴ素子Ｑ１Ａとの間に直列に接続されるＮ型ＴＦＴ素子Ｑ１Ｂと、キャパシタＣＨＢと、スイッチＳ２Ｂとを含む。
【００５６】
Ｎ型ＴＦＴ素子Ｑ１ＢとキャパシタＣＨＢとスイッチＳ２Ｂとは、後述するように、電流源トランジスタであるＮ型ＴＦＴ素子Ｑ１Ａのドレイン電圧（ノードＮＩＡに相当）の上昇を抑えるドレイン電圧上昇制限回路１４Ａを構成する。本実施の形態に係る画素回路１０Ａは、電流駆動回路１２Ａにドレイン電圧上昇制限回路１４Ａを備える点において、図７に示す従来の画素回路１００とは異なっている。
【００５７】
詳細には、Ｎ型ＴＦＴ素子Ｑ１Ｂは、ドレインがノードＮ１Ｂに接続され、ソースがＮ型ＴＦＴ素子Ｑ１Ａのドレイン（＝ノードＮ１Ａ）に接続される。Ｎ型ＴＦＴ素子Ｑ１Ｂのゲートと電源電圧ＶＬとの間には、キャパシタＣＨＢが接続される。さらに、Ｎ型ＴＦＴ素子Ｑ１Ｂのゲートとドレインとは、スイッチＳ２Ｂを介してダイオード接続される。
【００５８】
以上の構成において、画素回路１０Ａに含まれる複数のスイッチＳ１，Ｓ２Ａ，Ｓ２Ｂ，Ｓ３のオン／オフ動作は、表示装置のモードを指示する制御信号として、たとえばモード切換時に選択状態に活性化、または非選択状態に不活性化される走査線ＳＬによって行なわれる。
【００５９】
具体的には、スイッチＳ１，Ｓ２Ａ，Ｓ２Ｂ，Ｓ３は、たとえばＮ型ＴＦＴ素子をそれぞれ含み（図示せず）、これらのＮ型ＴＦＴ素子のゲートは、走査線ＳＬを選択する選択信号（図示せず）によって生成される走査線（図示せず）に接続される。
【００６０】
この場合、スイッチＳ１は、走査線の信号に応答してオンし、データ線ＤＬとノードＮ１Ｂとを電気的に結合する。スイッチＳ２Ａ，Ｓ２Ｂは、走査線の信号に応答してオンし、対応するＮ型ＴＦＴ素子Ｑ１Ａ，Ｑ２Ａにおいてダイオード接続を形成する。
【００６１】
スイッチＳ３は、走査線の信号に応答してオンすると、有機発光ダイオードＯＬＥＤのカソードとノードＮ１Ｂとを電気的に結合する。
【００６２】
図３は、スイッチＳ１，Ｓ２Ａ，Ｓ２Ｂ，Ｓ３の動作を説明するためのタイミング図である。
【００６３】
図３を参照して、データ書込モードの時刻ｔ０において、スイッチＳ２Ａ，Ｓ２Ｂ，Ｓ１は、同時にオンされる。スイッチＳ２Ａ，Ｓ２Ｂがオンしたことによって、Ｎ型ＴＦＴ素子Ｑ１Ａ，Ｑ１Ｂはそれぞれダイオード接続される。さらに、スイッチＳ１がオンしたことによって、データ線ＤＬからノードＮ１Ｂに、表示輝度に対応する駆動電流ＩＥＬが供給される。なお、図３においては、スイッチＳ１，Ｓ２Ａ，Ｓ２Ｂを同じタイミングでオンする構成としたが、互いに異なるタイミングであってもよく、その順序は問わない。
【００６４】
図４は、時刻ｔ０における画素回路１０Ａの等価回路図である。本図では、電源電圧ＶＬを接地電圧とする。
【００６５】
図４を参照して、駆動電流ＩＥＬがデータ線ＤＬからノードＮ１Ｂを介して、直列接続されるＮ型ＴＦＴ素子Ｑ１Ａ，Ｑ１Ｂを流れると、各ＴＦＴ素子のドレイン電圧はＶＤ１，ＶＤ２となる。また、ダイオード接続されていることによって、各ＴＦＴ素子のゲート電圧ＶＧ２，ＶＧ１は、それぞれドレイン電圧ＶＤ１，ＶＤ２と等価となる。
【００６６】
ここで、説明の簡単のため、Ｎ型ＴＦＴ素子Ｑ１Ａ，Ｑ１Ｂのトランジスタ寸法（ゲートチャネル長：Ｌ，ゲートチャネル幅：Ｗ）、しきい値電圧ＶＴＮおよび電流増幅係数βを互いに等しいものとする。
【００６７】
まず、Ｎ型ＴＦＴ素子Ｑ１Ａにおいて、ドレイン・ソース間電圧ＶＤＳ１とゲート・ソース間電圧ＶＧＳ１とは等しく、
ＶＤＳ１＝ＶＧＳ１＝ＶＴＮ＋（２ＩＥＬ／β）1/2  ・・・（３）
で示される。
【００６８】
Ｎ型ＴＦＴ素子Ｑ１Ｂにおいても同様に、ドレイン・ソース間電圧ＶＤＳ２とゲート・ソース間電圧ＶＧＳ２とは等しく、
ＶＤＳ２＝ＶＧＳ２＝ＶＴＮ＋（２ＩＥＬ／β）1/2  ・・・（４）
となる。両素子は、同サイズであることから、ドレイン・ソース間電圧には同電圧（ＶＤＳ１＝ＶＤＳ２に相当）が印加される。
【００６９】
Ｎ型ＴＦＴ素子Ｑ１Ｂのゲート電圧ＶＧ２とＮ型ＴＦＴ素子のゲート電圧ＶＧ１との間には、ＶＧ２＝２ＶＧ１の関係が成り立つ。この電圧ＶＧ１，ＶＧ２が図２のキャパシタＣＨＡ，ＣＨＢにそれぞれ保持される。
【００７０】
再び図３を参照して、スイッチＳ１，Ｓ２Ａ，Ｓ２Ｂは、データ書込モードから表示モードに移行するにあたって、オフ状態に遷移する。各スイッチがオフとなる時刻は、同時でもよいが、図３に示すように、スイッチＳ２Ｂが先立って時刻ｔ１でオフし、続いてスイッチＳ２Ａ，Ｓ１が時刻ｔ２（＞ｔ１）でオフするように設定することが望ましい。スイッチＳ２Ａが先にオフすることによって、ノードＮ１Ａの電位レベルが低下し、このレベルがｎ型ＴＦＴ素子のゲート電圧として保持されるのを回避するためである。
【００７１】
スイッチＳ１，Ｓ２Ａ，Ｓ２Ｂのいずれもがオフした時刻ｔ２において、スイッチＳ３がオンとなり、表示モードが開始する。スイッチＳ３がオンしたことに応じて、有機発光ダイオードＯＬＥＤを介して電源電圧ＶＨからＮ型ＴＦＴ素子Ｑ１Ｂ，Ｑ１Ａに電流ＩＥＬが駆動される。
【００７２】
このとき、ノードＮ１Ｂの電圧レベルは、データ書込モードにおけるＶＧ２（＝ＶＤ２）から、電源電圧ＶＨからダイオードの順方向電圧分ＶＦを差し引いた電圧（ＶＨ−ＶＦ）に増加する。
【００７３】
Ｎ型ＴＦＴ素子Ｑ１Ｂにおいては、ドレイン・ソース間電圧ＶＤＳが増加したことに伴なって、図９に示すチャネル変調により、ドレイン・ソース間電流ＩＤＳが増加する。すなわち、所望の電流ＩＥＬよりも大きい電流ＩＥＬ’が駆動されることになる。
【００７４】
ここで、仮にドレイン・ソース間電流がＩＥＬ’に増加したとすれば、同じ電流ＩＥＬ’が直列接続されるＮ型ＴＦＴ素子Ｑ１Ａのドレイン・ソース間にも流れることとなる。これにより、Ｎ型ＴＦＴ素子Ｑ１Ａにおいても電流の増加によって、ノードＮ１Ａの電圧レベルが増加する。
【００７５】
ところが、ノードＮ１Ａの電圧レベルが増加すると、Ｎ型ＴＦＴ素子Ｑ１Ｂのゲート・ソース間電圧ＶＧＳ２が減少することになる。ゲート・ソース間電圧ＶＧＳ２の減少は、Ｎ型ＴＦＴ素子Ｑ１Ｂのドレイン・ソース間電流を減少させる方向に作用する。ここで、ドレイン・ソース間電流の減少は、ノードＮＤ１Ａの電圧レベルを低下させることとなる。ノードＮＤ１Ａの電圧レベルが低下すれば、Ｎ型ＴＦＴ素子Ｑ１Ｂのゲート・ソース間電圧ＶＧＳ２が増加することから、ドレイン・ソース間電流を増加させることとなる。
【００７６】
結果として、ノードＮ１Ａの電圧レベルは、ほとんど変化せずに一定レベルに保持される。これにより、Ｎ型ＴＦＴ素子Ｑ１Ａのドレイン・ソース間電圧ＶＤＳ１は変化しないことから、ドレイン・ソース間電流ＩＤＳは駆動電流ＩＥＬに保たれることとなる。最終的に、ノードＮ１Ｂから電源電圧ＶＬを流れる電流は、最少電流の経路で決まり、所定の電流ＩＥＬとなる。以上の結果、有機発光ダイオードＯＬＥＤには、表示モードにおいて、トランジスタ特性に影響されない所望の電流ＩＥＬが流れることとなる。
【００７７】
したがって、表示部２０に配される複数の画素回路１０Ａにおいては、電流源トランジスタであるＮ型ＴＦＴ素子Ｑ１Ａのばらつきとは無関係に、各々の有機発光ダイオードＯＬＥＤに表示輝度に応じて設定された電流が高い精度を持って駆動されることから、表示むらの発生を抑えることができる。
【００７８】
以上のように、この発明の実施の形態１によれば、画素回路に配される電流源トランジスタのドレイン・ソース間電圧の変動を無くすことにより、所望の電流を精度良く発光素子に駆動でき、表示むらの発生を抑えることができる。
【００７９】
実施の形態２．
図５は、この発明の実施の形態２に従う画像表示装置における画素回路の構成を示す回路図である。なお、本実施の形態に係る画像表示装置は、以下に示す画素回路１０Ｂを除いて、実施の形態１の画像表示回路と同様の構成であるため、重複する部分についての説明は繰り返さない。
【００８０】
図５を参照して、画素回路１０Ｂは、有機発光ダイオードＯＬＥＤと、指示された表示輝度に応じた電流ＩＥＬを供給するための画素駆動回路１２Ｂとを備える。
【００８１】
画素駆動回路１２Ｂは、電流源トランジスタであるＮ型ＴＦＴ素子Ｑ１Ａと、電圧保持キャパシタＣＨＡと、スイッチＳ１，Ｓ２Ａ，Ｓ３とを含む。
【００８２】
画素駆動回路１２Ｂは、さらに、有機発光ダイオードＯＬＥＤと電流駆動素子であるＮ型ＴＦＴ素子Ｑ１Ａとの間に直列に接続されるＮ型ＴＦＴ素子Ｑ１Ｂと、キャパシタＣＨＢと、スイッチＳ２Ｂとを含む。
【００８３】
図５と図２とを対比して明らかなように、画素駆動回路１２Ｂは、先述の画素駆動回路１２Ａと同様の構成であるため、詳細な説明は繰り返さない。なお、Ｎ型ＴＦＴ素子Ｑ１Ｂ、キャパシタＣＨＢおよびスイッチＳ２Ｂとは、図２と同様に、Ｎ型ＴＦＴ素子Ｑ１Ａのドレイン電圧（ノードＮ１Ａに相当）の上昇を抑えるドレイン電圧上昇制限回路１４Ｂを構成する。
【００８４】
図５から明らかなように、本実施の形態に係る画素回路１０Ｂは、スイッチＳ３が有機発光ダイオードＯＬＥＤのアノードと電源電圧ＶＨとの間に配される点においてのみ、図２の画素回路１０Ａと異なる。
【００８５】
詳細には、スイッチＳ３は、表示装置のモードを指示する制御信号に応じて切換動作を行ない、有機発光ダイオードＯＬＥＤのアノードを、電源電圧ＶＨおよび接地電圧を与える電源ノードのいずれか一方に選択的に結合する。ここで、上記電源ノードは、接地電圧に限らず、有機発光ダイオードＯＬＥＤに順方向電流が流れない電圧であればよい。あるいは、有機発光ダイオードＯＬＥＤのアノードが、電源電圧ＶＨに結合された状態と開放された状態とのいずれか一方に選択されるように構成してもよい。
【００８６】
まず、データ書込モードにおいて、スイッチＳ３は、有機発光ダイオードＯＬＥＤのアノードと接地電圧とを電気的に結合する。このとき、有機発光ダイオードＯＬＥＤのカソードには、スイッチＳ１を通じてデータ線ＤＬから駆動電流ＩＥＬが供給される。しかしながら、有機発光ダイオードＯＬＥＤは逆バイアス状態となっているため、駆動電流ＩＥＬは、有機発光ダイオードＯＬＥＤには流れない。
【００８７】
次に、表示モードにおいては、スイッチＳ３は、有機発光ダイオードＯＬＥＤのアノードと電源電圧ＶＨとを電気的に結合する。この場合、画素回路１０Ｂは、先の実施の形態１の表示モードにおける回路構成と同じとなり、データに応じた駆動電流ＩＥＬが有機発光ダイオードＯＬＥＤに与えられることとなる。
【００８８】
なお、本実施の形態の変更例として、スイッチＳ３の替わりに、有機発光ダイオードＯＬＥＤのアノードに電源電圧ＶＨと接地電圧との間を遷移するパルス信号を印加する構成とすることもできる。このとき、当該パルス信号は、表示モードの期間に相当するパルス幅において電源電圧ＶＨを示し、これ以外の期間において接地電圧を示すように制御する。ここで、上記電源ノードは、接地電圧に限られず、有機発光ダイオードＯＬＥＤに順方向電流が流れない電圧であればよい。
【００８９】
このような構成とすることにより、画素回路１０ＢからスイッチＳ３とその制御信号とを省略することができ、画像表示装置の歩留まり低下の要因となるスイッチおよび配線の欠陥を低減することができる。
【００９０】
以上のように、この発明の実施の形態２によれば、電流源トランジスタ特性に影響されず、所望の電流を精度良く発光素子に駆動できることから、表示むらの発生を抑えることができる。
【００９１】
また、スイッチの切換機能をパルス信号で代替することにより、回路構成を簡易にし、歩留まりの改善を図ることができる。
【００９２】
実施の形態３．
実施の形態３においては、実施の形態１に従う構成のバリエーションとして、画素回路のＴＦＴ素子の極性を入れ換えた構成について説明する。
【００９３】
図６は、この発明の実施の形態３に従う画像表示装置における画素回路の構成を示す回路図である。
【００９４】
図６を参照して、画素回路１０Ｃは、有機発光ダイオードＯＬＥＤと、画素駆動回路１０Ｃとを備える。
【００９５】
有機発光ダイオードＯＬＥＤは、アノードがスイッチＳ３を介してノードＮ１Ｂに接続され、カソードが電源電圧ＶＬに接続される。
【００９６】
画素駆動回路１０Ｃは、電流駆動素子であるＰ型ＴＦＴ素子Ｑ１Ａと、電圧保持キャパシタＣＨＡと、スイッチＳ１，Ｓ２Ａ，Ｓ３とを含む。
【００９７】
Ｐ型ＴＦＴ素子Ｑ１Ａは、ソースが電源電圧ＶＨに接続され、ドレインがスイッチＳ２Ａを介してゲートとダイオード接続される。電圧保持キャパシタＣＨＡは、Ｐ型ＴＦＴ素子Ｑ１Ａのゲートと電源電圧ＶＨとの間に接続される。
【００９８】
画素駆動回路１０Ｃは、さらに、Ｐ型ＴＦＴ素子Ｑ１Ｂと、キャパシタＣＨＢと、スイッチＳ２Ｂとを備える。
【００９９】
Ｐ型ＴＦＴ素子Ｑ１Ｂは、ソースがＰ型ＴＦＴ素子Ｑ１Ａのドレイン（ノードＮ１Ａに相当）に接続され、ドレインがノードＮ１Ｂに接続され、ゲートがスイッチＳ２Ｂを介してダイオード接続される。
【０１００】
キャパシタＣＨＢは、Ｐ型ＴＦＴ素子Ｑ１Ｂのゲートと電源電圧ＶＨとの間に接続される。
【０１０１】
スイッチＳ１は、表示装置のモードを指示する制御信号に応じてオンし、データ線ＤＬとノードＮ１Ｂとを電気的に結合する。スイッチＳ２Ａ，Ｓ２Ｂは、表示装置のモードを指示する制御信号に応じてオンし、Ｐ型ＴＦＴ素子Ｑ１Ａ，Ｑ１Ｂをダイオード接続する。スイッチＳ３は、表示装置のモードを指示する制御信号に応じてオンし、有機発光ダイオードＯＬＥＤのアノードとノードＮ１Ｂとを電気的に結合する。
【０１０２】
Ｐ型ＴＦＴ素子Ｑ１Ｂと、キャパシタＣＨＢと、スイッチＳ２Ｂとは、図６に示すように、有機発光ダイオードＯＬＥＤとノードＮ１Ａとの間に配され、Ｐ型ＴＦＴ素子Ｑ１Ａのドレイン電圧の下降を制限するドレイン電圧下降制限回路１４Ｃを構成する。ドレイン電圧下降制限回路１４Ｃは、以下に示すように、電源電圧ＶＨからＰ型ＴＦＴ素子Ｑ１Ａを介して有機発光ダイオードＯＬＥＤに駆動される電流ＩＥＬを所望の大きさに調整する働きをする。
【０１０３】
詳細には、電流源トランジスタであるＰ型ＴＦＴ素子Ｑ１Ａのドレイン電圧（ノードＮ１Ａ）の変動を抑えることにより、駆動電流ＩＥＬからトランジスタ特性の影響を排除することで、駆動電流ＩＥＬを表示輝度に対応する所定のレベルに制御する。すなわち、これらの部位は、実施の形態１で述べたドレイン電圧上昇制限回路１４Ａと同等の機能を有する。
【０１０４】
以上の構成において、データ書込モードにおいては、まず、スイッチＳ１，Ｓ２Ａ，Ｓ２Ｂがオンする。これにより、電源電圧ＶＨからＰ型ＴＦＴ素子Ｑ１Ａ，Ｑ１Ｂを通じてデータ線ＤＬに接続される定電流源６０に至る電流ＩＥＬの電流経路が形成される。
【０１０５】
Ｐ型ＴＦＴ素子Ｑ１Ａ，Ｑ１Ｂでは、駆動電流ＩＥＬを流すのに必要なドレイン・ソース間電圧ＶＤＳ１，ＶＤＳ２がそれぞれ生じる。なお、Ｐ型ＴＦＴ素子Ｑ１Ａ，Ｑ１Ｂはいずれもダイオード接続されていることから、飽和領域での動作となる。
【０１０６】
ここで、Ｐ型ＴＦＴ素子Ｑ１Ａ，Ｑ１Ｂを互いにサイズおよび特性が同じであるとすれば、ドレイン・ソース間電圧は等しくなる（ＶＤＳ１＝ＶＤＳ２）。また、Ｐ型ＴＦＴ素子Ｑ１Ａ，Ｑ１Ｂのゲート・電源電圧ＶＨ間電圧ＶＧ１，ＶＧ２は、ＶＧ２＝２ＶＧ１となる。
【０１０７】
続いて、スイッチＳ１，Ｓ２Ａ，Ｓ２Ｂがオフすると、電圧保持キャパシタＣＨＡおよびキャパシタＣＨＢには、対応するＰ型ＴＦＴ素子Ｑ１Ａ，Ｑ１Ｂのゲート電圧ＶＧ１，ＶＧ２が保持される。
【０１０８】
次に、データ書込モードから表示モードに移行したことに応じて、スイッチＳ３がオンする。これにより、電源電圧ＶＨと電源電圧ＶＬとの間には、Ｐ型ＴＦＴ素子Ｑ１Ａ，Ｑ１Ｂと有機発光ダイオードＯＬＥＤとからなる電流経路が形成される。
【０１０９】
ここで、Ｐ型ＴＦＴ素子Ｑ１Ａが理想的なトランジスタであれば、ノードＮ１Ｂの電圧の変動によってドレイン・ソース間電圧ＶＤＳが変化しても、飽和領域においてドレイン・ソース間電流ＩＤＳは変化しない。
【０１１０】
しかしながら、実際には、ノードＮ１Ｂの電圧が（ＶＨ−２ＶＤＳ）から電源電圧ＶＬに有機発光ダイオードＯＬＥＤの電圧降下分ＶＦを加算した（ＶＦ＋ＶＬ）に低下すると、Ｐ型ＴＦＴ素子Ｑ１Ｂでは、ドレイン・ソース間電圧ＶＤＳ２が増大し、チャネル変調に起因してドレイン・ソース間電流がＩＥＬからＩＥＬ”に増加することになる。
【０１１１】
ここで、仮にＰ型ＴＦＴ素子Ｑ１Ｂのドレイン・ソース間電流ＩＤＳが増大すると、この電流が直列接続されるＰ型ＴＦＴ素子Ｑ１Ａにも流れる。Ｐ型ＴＦＴ素子Ｑ１Ａでは、電流増加によって、ノードＮ１Ａの電圧レベルが低下する。このため、Ｐ型ＴＦＴ素子Ｑ１Ｂのゲート・ソース間電圧ＶＧＳ２が減少して、ドレイン・ソース間電流ＩＤＳを減少させる方向に作用する。
【０１１２】
結果として、ノードＮ１Ａの電圧レベルは、ほとんど変化しないことから、Ｐ型ＴＦＴ素子Ｑ１Ａのドレイン・ソース間電圧ＶＤＳは一定となり、ドレイン・ソース間電流ＩＤＳを所定の電流ＩＥＬに保持する。したがって、有機発光ダイオードＯＬＥＤには、表示モードにおいて、トランジスタ特性に影響されない所望の電流ＩＥＬが流れることとなる。
【０１１３】
なお、本実施の形態に係る画素回路１０Ｃにおいても、実施の形態２と同様の構成を適用することが可能である。具体例としては、図６において、有機発光ダイオードＯＬＥＤのアノードとノードＮ１Ｂとの間に配されたスイッチＳ３を、有機発光ダイオードＯＬＥＤのカソードと電源電圧ＶＬとの間に配し、このスイッチＳ３により、有機発光ダイオードＯＬＥＤのカソードを、電源電圧ＶＬおよび所定の電圧を与える電源ノードのいずれか一方に選択的に結合される構成とすればよい。このときの所定の電圧には、有機発光ダイオードＯＬＥＤに順方向電流が流れない電圧が設定される。もしくは、スイッチＳ３により、有機発光ダイオードＯＬＥＤのカソードが電源電圧ＶＬに結合された状態および開放された状態のいずれか一方に選択される構成としてもよい。
【０１１４】
あるいは、実施の形態２の変更例と同様に、このようなスイッチＳ３の替わりに、有機発光ダイオードＯＬＥＤのカソードに電源電圧ＶＬと上記の所定の電圧との間を遷移するパルス信号を印加する構成とすることも可能である。
【０１１５】
以上のように、この発明の実施の形態３によれば、表示部に配される複数の画素回路において、電流源トランジスタの極性を入れ換えて構成したときにおいても、トランジスタのドレイン電圧の変動が抑えられ、各々の有機発光ダイオードＯＬＥＤに表示輝度に応じて設定された電流が高い精度を持って駆動されることから、表示むらの発生を抑えることができる。
【０１１６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１１７】
【図１】この発明の実施の形態１に従う画像表示装置の構成を示す回路図である。
【図２】図１における画素回路１０Ａの構成を示す回路図である。
【図３】スイッチＳ１，Ｓ２Ａ，Ｓ２Ｂ，Ｓ３の動作を説明するためのタイミング図である。
【図４】時刻ｔ０における画素回路１０Ａの等価回路図である。
【図５】この発明の実施の形態２に従う画像表示装置における画素回路の構成を示す回路図である。
【図６】この発明の実施の形態３に従う画像表示装置における画素回路の構成を示す回路図である。
【図７】特許文献１に記載される従来の画素回路を説明するための回路図である。
【図８】データ書込モードにおけるＮ型ＴＦＴ素子Ｑ１の等価回路図である。
【図９】電界効果型トランジスタのドレイン・ソース間電流ＩＤＳとドレイン・ソース間電圧ＶＤＳとの一般的な関係を示す図である。
【符号の説明】
【０１１８】
１０Ａ〜１０Ｃ，１００  画素回路、１２Ａ〜１２Ｃ，１１０  画素駆動回路、１４Ａ，１４Ｂ  ドレイン電圧上昇制限回路、１４Ｃ  ドレイン電圧下降制限回路、２０  表示部、３０  ゲート駆動回路、４０  ソース駆動回路、５０  シフトレジスタ、５２  第１のデータラッチ回路、５４  第２のデータラッチ回路、５６  定電流回路、ＯＬＥＤ  有機発光ダイオード、ＤＬ  データ線、ＳＬ  走査線、ＶＨ，ＶＬ  電源電圧、ＣＨ，ＣＨＡ  電圧保持キャパシタ、ＣＨＢ  キャパシタ、Ｓ１，Ｓ２Ａ，Ｓ２Ｂ，Ｓ３，Ｓ１１〜Ｓ１３  スイッチ。
【図１】
2005352063.tif 000003
【図２】
2005352063.tif 000004
【図３】
2005352063.tif 000005
【図４】
2005352063.tif 000006
【図５】
2005352063.tif 000007
【図６】
2005352063.tif 000008
【図７】
2005352063.tif 000009
【図８】
2005352063.tif 000010
【図９】
2005352063.tif 000011