(57)【要約】  【課題】捨て基板を低減して歩留まりを向上させる。    【解決手段】マザー基板４６を分断線Ｌ３に沿って切り離して複数の液晶セル３０を製造する方法であって、マザー基板４６は、分断線Ｌ３により各液晶セル３０となる領域を区画し、各領域の液晶セル３０の一辺に沿って端子群４３を設けていると共に同一辺にショートリング用配線４４を設け、かつ、分断線Ｌ３を介して隣接する液晶セル３０の端子群４３およびショートリング用配線４４を設けた辺同士を隣接対向配置すると共に、一方の液晶セル３０側の端子群４３と隣接する液晶セル３０側のショートリング用配線４４とを分断線Ｌ３を跨いで連結しておき、マザー基板４６を分断線Ｌ３に沿って切断し、ショートリング用配線４４と端子群４３との連結を絶って複数の液晶セル３０に切り分ける。  【選択図】図３
2005352419.tif 000002
【特許請求の範囲】
【請求項１】
マザー基板を分断線に沿って切り離して複数のデバイス基板を形成するデバイス基板の製造方法であって、
前記マザー基板は、前記分断線により各デバイス基板となる領域を区画し、各領域のデバイス基板の一辺に沿って端子群を設けていると共に同一辺にショートリング用配線を設け、かつ、前記分断線を介して隣接するデバイス基板の前記端子群および前記ショートリング用配線を設けた辺同士を隣接対向配置すると共に、一方のデバイス基板側の端子群と隣接する他方のデバイス基板側のショートリング用配線とを前記分断線を跨いで連結しておき、
前記マザー基板を前記分断線に沿って切断し、前記ショートリング用配線と前記端子群との連結を絶って複数のデバイス基板に切り分けることを特徴とするデバイス基板の製造方法。
【請求項２】
前記端子群は前記デバイス基板の前記一辺の片半分領域に形成していると共に、他半分領域に前記ショートリング用配線を形成し、該ショートリング用配線は前記マザー基板上で前記分断線を跨いで連続させて形成し、前記対向する各デバイス基板の各端子群同士を前記ショートリング用配線を介して相互連結させている請求項１に記載のデバイス基板の製造方法。
【請求項３】
前記対向する一方のデバイス基板の端子群を構成する各端子と、対向する他方のデバイス基板の端子群を構成する各端子とは、前記マザー基板上において前記分断線を跨ぎながら蛇行状に形成された前記ショートリング用配線で交互に連結されている請求項１に記載のデバイス基板の製造方法。
【請求項４】
前記対向する一方のデバイス基板側に存在する前記ショートリング用配線と、前記他方のデバイス基板側に存在する前記ショートリング用配線とは、形状、寸法あるいは／および位置が相違しており、
前記ショートリング用配線が互いに前記分断線を跨いで相互に接続されて、前記分断線を挟んで対向する前記各端子同士を交互に相互接続している請求項３に記載のデバイス基板の製造方法。
【請求項５】
前記マザー基板は、第１基板と第２基板とをシール材を介して貼り合わせ、前記第１基板および第２基板の対向面側には垂直配向膜を設けていると共に、前記シール材は前記各デバイス基板毎に開口部を残した状態で閉断面形状に形成し、
前記第１基板、第２基板およびシール材により囲繞された空間内に前記開口部を通して垂直配向型の液晶を封入し、前記デバイス基板を液晶セルとして形成している請求項１乃至請求項４のいずれか１項に記載のデバイス基板の製造方法。
【請求項６】
前記マザー基板は、第１基板と第２基板とをシール材を介して貼り合わせ、前記第１基板および第２基板の対向面側には垂直配向膜を設けていると共に、前記シール材は前記各デバイス基板毎に閉断面形状に形成し、
前記デバイス基板の領域内で前記シール材により枠状に囲まれた間隙に滴下注入法により垂直配向型の液晶を封入し、前記デバイス基板を液晶セルとして形成している請求項１乃至請求項４のいずれか１項に記載のデバイス基板の製造方法。
【請求項７】
前記デバイス基板となる液晶セルには、低温多結晶シリコンを用いた薄膜トランジスタと、前記薄膜トランジスタに接続されるゲートバスラインおよびソースバスラインと、前記ゲートバスラインおよびソースバスラインに対して電気信号を供給する駆動回路と、前記駆動回路に接続された前記端子群とを形成している請求項５または請求項６に記載のデバイス基板の製造方法。
【請求項８】
請求項１乃至請求項７のいずれか１項に記載の製造方法で製造されるデバイス基板であって、
前記デバイス基板の一辺に端子群が形成されていると共に、同一辺の該端子群のないブランク領域で前記ショートリング用配線が前記辺の端縁まで残存していることを特徴とするデバイス基板。
【請求項９】
請求項３乃至請求項７のいずれか１項に記載の製造方法で製造されるデバイス基板であって、
前記デバイス基板の一辺に端子群が形成されていると共に、同一辺の各端子から分断された端縁まで前記ショートリング用配線が残存していることを特徴とするデバイス基板。
【請求項１０】
複数のデバイス基板を分断線に沿って切り出して設けるためのマザー基板であって、
前記分断線により各デバイス基板となる領域が多数区画され、各領域のデバイス基板の一辺に沿って端子群が設けられていると共に同一辺にショートリング用配線が設けられ、かつ、前記分断線を介して隣接するデバイス基板の前記端子群および前記ショートリング用配線を設けた辺同士が隣接対向配置すると共に、一方のデバイス基板側の端子群は隣接する他方のデバイス基板側のショートリング用配線と前記分断線を跨いで連結されていることを特徴とするマザー基板。
【請求項１１】
前記端子群は前記デバイス基板の前記一辺の片半分領域に形成されていると共に、他半分領域に前記ショートリング用配線が形成され、該ショートリング用配線は前記分断線を跨いで連続させて形成されて、前記対向する各デバイス基板の各端子群同士が前記ショートリング用配線を介して相互連結されている請求項１０に記載のマザー基板。
【請求項１２】
前記対向する一方のデバイス基板の端子群を構成する各端子と、対向する他方のデバイス基板の端子群を構成する各端子とは、前記マザー基板上において前記分断線を跨ぎながら蛇行状に形成された前記ショートリング用配線で交互に連結されている請求項１０に記載のマザー基板。
【請求項１３】
前記対向する一方のデバイス基板側に存在する前記ショートリング用配線と、前記他方のデバイス基板側に存在する前記ショートリング用配線とは、形状、寸法あるいは／および位置が相違しており、
前記ショートリング用配線が互いに前記分断線を跨いで相互に接続されて、前記分断線を挟んで対向する前記各端子同士を交互に相互接続している請求項１２に記載のマザー基板。
【請求項１４】
第１基板と第２基板とがシール材を介して貼り合わされ、前記第１基板および第２基板の対向面側には垂直配向膜を設けていると共に、前記シール材は前記各デバイス基板毎に開口部を残した状態で閉断面形状に形成され、
前記第１基板、第２基板およびシール材により囲繞された空間内に前記開口部を通して垂直配向型の液晶が封入され、前記分断線に沿って切り離される前記デバイス基板が液晶セルとされるものである請求項１０乃至請求項１３のいずれか１項にに記載のマザー基板。
【請求項１５】
前記マザー基板は、第１基板と第２基板とをシール材を介して貼り合わされ、前記第１基板および第２基板の対向面側には垂直配向膜を設けていると共に、前記シール材は前記各デバイス基板毎に閉断面形状に形成され、
前記デバイス基板の領域内で前記シール材により枠状に囲まれた間隙に滴下注入法により垂直配向型の液晶が封入され、前記デバイス基板を液晶セルとして形成されるものである請求項１０乃至請求項１３のいずれか１項に記載のマザー基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デバイス基板の製造方法、該製造されたデバイス基板および製造方法に用いるマザー基板に関し、特に、液晶セルやＥＬ表示セル等のデバイス基板を１枚のマザー基板から多数個形成するものである。
【背景技術】
【０００２】
近年、携帯電話機やデジタルカメラ等のデジタル機器には、その表示画面として薄型かつ低消費電力である液晶表示装置が採用されている。液晶表示装置には画素毎に設けられるスイッチング素子としてＴＦＴ（薄膜トランジスタ）を用いたものが主流となっているが、その中でも低温多結晶シリコンＴＦＴを用いたものが普及し始めている。
低温多結晶シリコンは従来のアモルファスシリコンよりも電子移動度が高いため、従来外付けであった駆動回路を基板内に内蔵できる利点があり、小型化・軽量化や部品点数の削減を図ることができる。
【０００３】
図９（Ａ）（Ｂ）（Ｃ）は、前記のような低温多結晶シリコンをベースとしたＴＦＴ液晶表示装置の液晶セル（デバイス基板）１を示している。この液晶セル１は、ガラスなどの絶縁性透明基板からなる基板２、３が所定の間隔を維持するようにシール材４を介して貼り合わされており、この一対の基板２、３間にシール材４の開口部５を通して液晶が注入されて液晶層７を形成し、開口部５を紫外線硬化樹脂６などで封止している。
【０００４】
液晶セル１の表示領域では、一方の基板２の液晶層７側にはマトリクス状に画素電極（図示せず）が形成されていると共に、他方の基板３上は対向電極（図示せず）が形成され、両電極に電圧を印加することで画素毎に液晶分子の配向状態を制御している。一般には、液晶分子は電圧無印加時では基板２、３に対して僅かに角度がつけられていると共に、一方の基板２から他方の基板３にかけて所定の角度に捩じられるように螺旋状に配向されている。画像の表示は、たとえば背後に配置された光源等から出射した光がこの液晶層７を通過する際にその液晶分子の配向状態により偏光状態が変化することを利用して行われるため、液晶セル１の両外面には偏光板８、９が貼り付けられている。また、各画素には光の３原色である赤、緑、青のカラーフィルターを基板３に形成し、３原色を呈する画素を通過する光強度を独立して制御することによって、加法混色によるカラー表示が実現されている。
【０００５】
基板２上には画素電極を駆動するために、ゲートバスライン群とソースバスライン群が互いに交差するように配置され、ＴＦＴ（薄膜トランジスタ）が各画素のゲートバスラインとソースバスラインとの交差点付近に配置されている。各画素のＴＦＴは、ゲートバスラインによって行単位でＯＮ／ＯＦＦが制御され、ＯＮ時に所定の電圧をソースバスラインに加えることによって、各画素の電圧印加状態が制御される。
また、ＴＦＴは低温多結晶シリコンをベースにしているために、表示を制御するための駆動回路（ゲートドライバ１０、ソースドライバ１１）を外付けにすることなく基板２内に形成することができる。なお、表示に関係する駆動回路以外の付加価値的な回路を基板２内に形成することも可能である。
【０００６】
基板２上のゲートドライバ１０、ソースドライバ１１は所定の配線１２を介して、基板２の１辺の延在部２ａに複数並設された端子１４からなる端子群１３に引き出されている。このような１辺のみに端子群１３を設ける所謂３辺フリー構造は、最終製品への組み込みの自由度が高いために近年主流になっている。端子群１３には、電源、ビデオ信号、クロック信号、初期化信号などの所定の信号が印加される。
【０００７】
低温多結晶シリコンをベースにしたＴＦＴの場合は、莫大な数で存在するゲートバスラインやソースバスラインの各々に対して外部から直接信号を印加するのではなく、駆動回路（ゲートドライバ１０、ソースドライバ１１）に対する制御信号を端子群１３を介して表示装置の外部から入力すればよいので、端子群１３を構成する端子１４の本数は、制御すべき画素電極の数（例えば２４０×ＲＧＢ×３２０ドット）に比べて極めて少ない本数（数十本程度）で済む利点がある。
【０００８】
携帯電話機やデジタルカメラに代表される用途の小型の液晶表示装置は、液晶セルが小さいため、１枚のマザー基板から数１００枚の液晶セルを製造している場合もある。
図１０は１枚のマザー基板１５に対して液晶セル１を５×８個配置した例を示した平面図であり、図１１は図１０の一部を拡大して２×３個の液晶セル１が配置された領域を示す平面図である。一般に、マザー基板１５にパターンを形成する場合は、不良が生じやすいマザー基板１５の４辺の縁（無効領域）を避けた領域を有効領域１６としている。したがって、マーク類など液晶セル１そのものに関わらないパターンやダミーシール材１７を除き、精密パターンや安定した半導体膜を必要とする重要なパターンは有効領域１６内に形成される。
【０００９】
また、１枚のマザー基板１５に形成される夫々の液晶セル１は、全ての液晶セル１が同一方向を向くように配置される。これは所謂ラビングの処理の作業性を考慮した結果である。即ち、マザー基板１５を構成するマザーガラス２０若しくはマザーガラス２１に対して一括して１回のラビングを行うことにより、個々の液晶セル１の基板２若しくは基板３の内表面に塗布された配向膜が同一方向にラビングできるので、生産の効率上非常に好ましいからである。
【００１０】
また、マザーガラス２０、２１には前記４辺の無効領域の他に下記の理由で液晶セル１とならない領域、即ち、捨て基板ａが存在する。例えば、封止を確実にするために、シール材４の開口部５ではシール材４の樹脂が液晶セル１の外形線となる分断線Ｌ１を若干越えるように塗布される。したがって、この樹脂が隣接する液晶セル１の端子領域ｂにかかったり、分断性が悪化することを避ける目的で液晶セル１の開口部５が設けられている辺の隣接部分に捨て基板ａが設けられる。
【００１１】
さらに、半導体の特性を評価するための回路やパターン（ＴＥＧと称する）１９がマザーガラス２０、２１上に形成されることがあり、一般には捨て基板ａに配置される。また、端子群１３を構成する個々の端子１４が互いに電気的に離されている状態では、製造工程中で生じた静電気が１本の端子１４に集中して侵入することによって液晶セル１に不良が発生する恐れがあるため、導電性の薄膜で形成した配線１８（ショートリング、ガードリングなどと呼称される）を介して個々の端子１４を相互に連結させる必要がある。したがって、このショートリング用配線１８を配置するスペースとしても捨て基板ａが必要となっている。なお、液晶セル１を切り出した時点では端子１４同士が連結された状態を解消できるようにする必要があるので、ショートリング用配線１８は分断線Ｌ２から端子１４が存在しない方向の所定の距離にある捨て基板ａ上に形成されることが多い。
【００１２】
さて、図１０および図１１から分かるように、従来の液晶セル１のようなデバイス基板をマザーガラス２０、２１上に製造する場合は、１つの液晶セル１に対して１つの捨て基板ａを必要としている。
捨て基板ａの幅は数ｍｍ程度であるが、小型の液晶セル１をマザーガラス２０、２１上に多数個製造する場合は、液晶セル１のアレイの行または列が非常に多くなるので捨て基板ａの数はその行または列の数に比例して増える。場合によっては数１００ｍｍ四方のマザーガラス２０、２１に対してトータルで数１０ｍｍ幅の捨て基板ａを生じさせてしまうこともある。その結果、マザーガラス２０、２１に占める捨て基板ａの割合が大きくなり、マザーガラス２０、２１に配置できる液晶セル１の個数を増やせずに製造効率を悪化させる原因となっていた。
【特許文献１】特開平４−３０１６１９号公報
【特許文献２】特開平９−２５８２４０号公報
【特許文献３】特開２０００−８９６８５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、前記問題に鑑みてなされたもので、１つのマザー基板から切り分けて複数のデバイス基板を製造する際に、捨て基板を低減して歩留まりを向上させることを課題としている。
【課題を解決するための手段】
【００１４】
前記課題を解決するため、本発明は、マザー基板を分断線に沿って切り離して複数のデバイス基板を形成するデバイス基板の製造方法であって、
前記マザー基板は、前記分断線により各デバイス基板となる領域を区画し、各領域のデバイス基板の一辺に沿って端子群を設けていると共に同一辺にショートリング用配線を設け、かつ、前記分断線を介して隣接するデバイス基板の前記端子群および前記ショートリング用配線を設けた辺同士を隣接対向配置すると共に、一方のデバイス基板側の端子群と隣接する他方のデバイス基板側のショートリング用配線とを前記分断線を跨いで連結しておき、
前記マザー基板を前記分断線に沿って切断し、前記ショートリング用配線と前記端子群との連結を絶って複数のデバイス基板に切り分けることを特徴とするデバイス基板の製造方法を提供している。
【００１５】
前記構成とすると、マザー基板上で端子群を相互接続しておき静電気が１本の端子に集中して侵入するのを防止する前記ショートリング用配線は、対向配置された隣のデバイス基板上の端子群の無いブランク領域に形成されるので、マザー基板上において前記ショートリング用配線用の捨て基板を設ける必要がなく、歩留まりを向上させることができる。また、マザー基板の切断後には、端子群とショートリング用配線との電気接続が絶たれるので、分断後のデバイス基板上で隣接する端子間がショートしない配線となっている。
【００１６】
前記端子群は前記デバイス基板の前記一辺の片半分領域に形成していると共に、他半分領域に前記ショートリング用配線を形成し、該ショートリング用配線は前記マザー基板上で前記分断線を跨いで連続させて形成し、前記対向する各デバイス基板の各端子群同士を前記ショートリング用配線を介して相互連結させている。
【００１７】
前記構成とすると、連続したショートリング用配線により対向配置された各デバイス基板の端子群同士が電気的に接続されるので、マザー基板上におけるショートリング用配線を介した端子群の接続本数を多くすることができるので、製造工程中に発生して端子群へ侵入する静電気の分散度を向上させることが可能となる。また、マザー基板上の各デバイス基板を同方向に配置せずに対向配置しながらも、対向するデバイス基板を点対称に形成することでマザー基板上の全てのデバイス基板を同一種類とすることも可能となる。
【００１８】
また、前記対向する一方のデバイス基板の端子群を構成する各端子と、対向する他方のデバイス基板の端子群を構成する各端子とは、前記マザー基板上において前記分断線を跨ぎながら蛇行状に形成された前記ショートリング用配線で交互に連結しても好適である。
【００１９】
前記構成とした場合にも、マザー基板上で端子群を相互接続しておき静電気が１本の端子に集中して侵入するのを防止する前記ショートリング用配線は、対向配置された一対のデバイス基板上に形成されているので、マザー基板上において前記ショートリング用配線用の捨て基板を設ける必要がなく、歩留まりを向上させることができる。
また、前記ショートリング用配線は、分断線を跨ぎながらジグザクに形成して分断線を挟んで対向する端子同士を交互に接続しているため、分断後のデバイス基板上で隣接する端子間がショートしない配線となる工夫がなされている。
さらに、マザー基板上で対向する各デバイス基板の端子群同士を前記ショートリング用配線で全て連続的に接続することが可能となるので、製造工程中に発生して端子群へ侵入する静電気の分散度も向上する。
【００２０】
前記対向する一方のデバイス基板側に存在する前記ショートリング用配線と、前記他方のデバイス基板側に存在する前記ショートリング用配線とは、形状、寸法あるいは／および位置が相違しており、
前記ショートリング用配線が互いに前記分断線を跨いで相互に接続されて、前記分断線を挟んで対向する前記各端子同士を交互に相互接続している。
【００２１】
前記構成とすると、前記対向する一方のデバイス基板側に存在する前記ショートリング用配線と、前記他方のデバイス基板側に存在する前記ショートリング用配線とは非対称とし、即ち、形状、寸法あるいは／および位置を異ならせて対向させているので、デバイス基板に設けられた端子群を構成する端子の本数や位置等に制限されることなく、前記ショートリング用配線による静電気対策を目的とした端子同士の連結を実現できる。したがって、マザー基板上に複数のデバイス基板を密に配置することができ、歩留まりの良い効率的な製造を実施することができる。
【００２２】
前記マザー基板は、第１基板と第２基板とをシール材を介して貼り合わせ、前記第１基板および第２基板の対向面側には垂直配向膜を設けていると共に、前記シール材は前記各デバイス基板毎に開口部を残した状態で閉断面形状に形成し、
前記第１基板、第２基板およびシール材により囲繞された空間内に前記開口部を通して垂直配向型の液晶を封入し、前記デバイス基板を液晶セルとして形成している。
【００２３】
前記構成とすると、マザー基板上に配置する液晶セルに垂直配向型の液晶を用いると共に垂直配向膜を形成することで、配向膜のラビング処理を不要とすることができるので、液晶セルを同一方向に向けずにマザー基板上に形成しても、例えばマスキングを伴うラビングを複数回おこなう必要がなく、製造効率を低下させることがない。つまり、本発明は、マザー基板に配置できる液晶セルの向きの制限を外す手段として垂直配向モードを利用することにより捨て基板を低減できるという、従来見出されていなかった独特の効果を奏している。
【００２４】
前記マザー基板は、第１基板と第２基板とをシール材を介して貼り合わせ、前記第１基板および第２基板の対向面側には垂直配向膜を設けていると共に、前記シール材は前記各デバイス基板毎に閉断面形状に形成し、
前記デバイス基板の領域内で前記シール材により枠状に囲まれた間隙に滴下注入法により垂直配向型の液晶を封入し、前記デバイス基板を液晶セルとして形成している。
【００２５】
前記構成とすると、液晶セルの４辺の全てをシール材で閉鎖的に囲み、滴下注入法で液晶を封入しているので、シール材に液晶注入用の開口部を設ける必要がない。そうすると、開口部を紫外線硬化樹脂で確実に封止するための余領域である捨て基板を設ける必要が無く、マザー基板上の捨て基板を一層低減して歩留まりを向上させることが可能となる。
【００２６】
前記デバイス基板となる液晶セルには、低温多結晶シリコンを用いた薄膜トランジスタと、前記薄膜トランジスタに接続されるゲートバスラインおよびソースバスラインと、前記ゲートバスラインおよびソースバスラインに対して電気信号を供給する駆動回路と、前記駆動回路に接続された前記端子群とを形成している。
【００２７】
前記構成とすると、液晶セルのスイッチング素子として低温多結晶シリコンをベースにした薄膜トランジスタを用いているので、駆動回路を外付けにせずに基板上に内蔵することができる。これにより、端子群の数は、膨大な数のゲートバスラインおよびソースバスラインに接続する本数を用意する必要がなく、駆動回路に入力する本数だけとすることでき、端子群を液晶セルの所定の領域に集中配置させることが可能となる。
したがって、端子群同士を対向させて液晶セルをマザー基板上に配置しても端子群同士が干渉しないレイアウトが可能となり、その結果、静電気対策のための端子群同士の連結が単純な配線で実現できる。
【００２８】
本発明は、前記製造方法で製造されるデバイス基板であって、
前記デバイス基板の一辺に端子群が形成されていると共に、同一辺の該端子群のないブランク領域で前記ショートリング用配線が前記辺の端縁まで残存していることを特徴とするデバイス基板を提供している。
【００２９】
前記構成とすると、マザー基板を分断して生成された個々のデバイス基板に残存する前記ショートリング用配線は、ブランク領域に配置されており所定の回路に影響を及ぼすことがない。
【００３０】
また本発明は、前記ショートリング用配線を蛇行状に形成する製造方法で製造されるデバイス基板であって、
前記デバイス基板の一辺に端子群が形成されていると共に、同一辺の各端子から分断された端縁まで前記ショートリング用配線が残存していることを特徴とするデバイス基板を提供している。
【００３１】
前記構成とすると、マザー基板を分断して生成された個々のデバイス基板に残存する前記ショートリング用配線は隣接するショートリング用配線と隔離されるので、分断後に端子間が短絡しない配線形態が確保される。
【００３２】
本発明は、複数のデバイス基板を分断線に沿って切り出して設けるためのマザー基板であって、
前記分断線により各デバイス基板となる領域が多数区画され、各領域のデバイス基板の一辺に沿って端子群が設けられていると共に同一辺にショートリング用配線が設けられ、かつ、前記分断線を介して隣接するデバイス基板の前記端子群および前記ショートリング用配線を設けた辺同士が隣接対向配置すると共に、一方のデバイス基板側の端子群は隣接する他方のデバイス基板側のショートリング用配線と前記分断線を跨いで連結されていることを特徴とするマザー基板を提供している。
【００３３】
前記マザー基板は、前記端子群は前記デバイス基板の前記一辺の片半分領域に形成されていると共に、他半分領域に前記ショートリング用配線が形成され、該ショートリング用配線は前記分断線を跨いで連続させて形成されて、前記対向する各デバイス基板の各端子群同士が前記ショートリング用配線を介して相互連結されている。
【００３４】
また、前記対向する一方のデバイス基板の端子群を構成する各端子と、対向する他方のデバイス基板の端子群を構成する各端子とは、前記マザー基板上において前記分断線を跨ぎながら蛇行状に形成された前記ショートリング用配線で交互に連結しても好適である。
【００３５】
前記対向する一方のデバイス基板側に存在する前記ショートリング用配線と、前記他方のデバイス基板側に存在する前記ショートリング用配線とは、形状、寸法あるいは／および位置が相違しており、
前記ショートリング用配線が互いに前記分断線を跨いで相互に接続されて、前記分断線を挟んで対向する前記各端子同士を交互に相互接続している。
【００３６】
第１基板と第２基板とがシール材を介して貼り合わされ、前記第１基板および第２基板の対向面側には垂直配向膜を設けていると共に、前記シール材は前記各デバイス基板毎に開口部を残した状態で閉断面形状に形成され、
前記第１基板、第２基板およびシール材により囲繞された空間内に前記開口部を通して垂直配向型の液晶が封入され、前記分断線に沿って切り離される前記デバイス基板が液晶セルとされるものである。
【００３７】
あるいは、前記マザー基板は、第１基板と第２基板とをシール材を介して貼り合わされ、前記第１基板および第２基板の対向面側には垂直配向膜を設けていると共に、前記シール材は前記各デバイス基板毎に閉断面形状に形成され、
前記デバイス基板の領域内で前記シール材により枠状に囲まれた間隙に滴下注入法により垂直配向型の液晶が封入され、前記デバイス基板を液晶セルとして形成されても好適である。
【００３８】
なお、前記デバイス基板には自発光調光層を形成し、前記デバイス基板を自発光型表示セルとして形成しても好適である。こうすると、前記デバイス基板を自発光型の表示セルとしているので、シール材の形状やラビングに係るマザー基板上の表示セルの向きに制限がなく、効率的に表示セルを製造することができる。
【発明の効果】
【００３９】
以上の説明より明らかなように、本発明によれば、マザー基板上で端子群を相互接続して静電気対策を図るショートリング用配線は、マザー基板の切断前の状態において対向配置された隣のデバイス基板上に跨いで形成されているので、マザー基板上において前記ショートリング用配線用の捨て基板を設ける必要がなく歩留まりが向上する。
【発明を実施するための最良の形態】
【００４０】
本発明の実施形態を図面を参照して説明する。
図１乃至図４は第１実施形態を示す。
図１は低温多結晶シリコンをベースとしたＴＦＴ（薄膜トランジスタ）を画素毎のスイッチング素子として用いた液晶セル３０（デバイス基板）を示している。
液晶セル３０は、ガラスなどの絶縁性基板からなる基板３１と基板３２とが所定の間隔を維持するようにシール材３３を介して貼り合わされている。シール材３３は開口部３４を残して四角状に形成しており、真空注入法により液晶をシール材３３の開口部３４を通して基板３１、３２間の空隙に注入した後、開口部３４を紫外線硬化樹脂３５などで封止して液晶層３６を形成している。なお、シール材３３の開口部３４は、後述するように短冊状態での処理を考慮して、端子群４３を備えた１辺とは反対側の辺に設けている。
【００４１】
画像表示は、基板３１上の表示領域にはマトリクス状に配置された画素電極（図示せず）と、基板３２上に形成された対向電極（図示せず）に電圧を印加して液晶分子の配向状態を制御することによって実現している。本発明では、基板３１、３２の対向面側に垂直配向膜を形成すると共に負の誘電異方性を有するネマチック液晶を用いることで、電圧無印加時に基板３１、３２に対して垂直に液晶分子の長軸方向が向くように配向処理している。これは所謂、垂直配向型の液晶配向モードであり、広い視野角を実現できるので主にテレビ用の大型の液晶表示セルに採用されているものである。
【００４２】
表示は、液晶セル３０の背後に配置された光源（バックライト）から出射した光が液晶層３６を通過する際に液晶分子の配向状態により偏光状態が変化することを利用して行われるので、液晶セル３０の両側の表面には偏光板３７、３８が貼り付けられている。
また、観測者側の基板３２の各画素には光の３原色である赤、緑、青のカラーフィルターを配置し、３原色を呈する画素を通過する光強度を独立して制御することによって、加法混色によるカラー表示が実現されている。
【００４３】
背面側の基板３１上には、画素電極を駆動するためのゲートバスライン群とソースバスライン群が互いに交差するように配置され、ＴＦＴ（薄膜トランジスタ）が各画素のゲートバスラインとソースバスラインとの交差点付近に配置されている。各画素のＴＦＴはゲートバスラインによって行単位でＯＮ／ＯＦＦが制御され、ＯＮ時に所定の電圧をソースバスラインを介して加えることによって、各画素の電圧印加状態が制御される。
また、ＴＦＴは低温多結晶シリコンをベースにしているために、表示を制御するための駆動回路であるゲートドライバ３９およびソースドライバ４０を基板３１内に形成することができる。なお、表示に係る駆動回路３９、４０以外の付加価値的な回路を形成することも可能である。
【００４４】
ゲートドライバ３９およびソースドライバ４０は所定の接続線４１を介して、基板３１の延在部３１ａに形成された端子群４３の各端子４２に引き出されている。端子群４３には、電源、ビデオ信号、クロック信号、初期化信号などに代表される所定の信号が印加される。低温多結晶シリコンをベースにしたＴＦＴを用いた場合は、莫大な数で存在するゲートバスラインおよびソースバスラインの各々に対して外部から直接信号を印加するのではなく、ゲートドライバ３９およびソースドライバ４０に対する制御信号を端子群４３を介して液晶セル３０の外部から入力すればよいので、端子群４３を構成する端子４２の本数は、制御すべき画素電極の数（例えば２４０×ＲＧＢ×３２０ドット）に比べて極めて少ない本数（数十本程度）で済む。したがって、本発明の液晶セル３０においては、端子群４３を液晶セル３０の１辺の延在部３１ａの中央から一方の端までの片半分領域に収まるように配置させることが可能である。
【００４５】
また、導電性の薄膜からなるショートリング用配線４４が、端子群４３が無いブランク領域ＢＬとなる他半分領域で分断線Ｌ３に沿うように配置される。これは後述するように１枚のマザー基板４６上に向きを１８０°回転させた液晶セル３０同士を隣接させて配置させたときに、配線４４をショートリングとするための工夫である。
【００４６】
図２は複数の液晶セル３０を形成した１枚のマザー基板４６の平面図を示し、図３（Ａ）は図２の一部を拡大した平面図、図３（Ｂ）はその断面図である。
液晶セル３０、捨て基板ａの寸法、マザーガラス４６の有効領域の寸法は、図１０に図示した従来例と同一であるが、液晶セル３０を１枚のマザー基板４６あたり６×８個配置することを可能としている。即ち、従来方法による配置数（５×８個）よりもマザー基板４６に配置する液晶セル３０の数が多く、液晶セル３０の製造効率が改善されて歩留まりが向上している。
【００４７】
このような液晶セル３０の配置数の増加は、マザー基板４６に対して０°配置されている液晶セル３０と１８０°配置されている液晶セル３０とを混在させて対向配置していることにより実現されたものである。即ち、以下に説明する工夫により、２種類の配置方向で液晶セル３０をマザー基板４６に対して配置することができ、その結果、捨て基板ａを低減できたことによるものである。この効果はマザー基板４６に配置する液晶セル３０の数が多いほど、言い換えればマザー基板４６に対する液晶セル３０の大きさが小さいほど顕著にその効果が発揮される。
【００４８】
まず、上述したように液晶セル３０における端子群４３を液晶セル３０の１辺の片半分領域に集中して並設すると共に、ショートリング用配線４４を該１辺の残りの他半分領域に配置する。
その結果、対向する液晶セル３０の互いの端子群４３が分断線Ｌ３を挟んで対向するように隣接配置させると、ある液晶セル３０の端子群４３が、対向配置されている他の液晶セル３０に設けられているショートリング用配線４４によって相互に電気的に連結させることができる。したがって、静電気対策のショートリング用配線４４を配置するスペースとしての捨て基板を不要とすることができる。
【００４９】
また、液晶セル３０のシール材３３の開口部（注入口）３４が存在する１辺には捨て基板ａを必要とするが、０°配置させられた液晶セル３０と１８０°配置させられた液晶セル３０とが混在されて対向配置しているので、１つの捨て基板ａに開口部３４が２つ面するように液晶セル３０を配置させることができる。したがって、１つの液晶セル３０に対して１つの捨て基板ａを設ける必要がなくなり、２つの液晶セル３０に対応して１つの捨て基板ａを配置するだけで済み、１枚のマザー基板４６に占める捨て基板ａの割合を低減することができる。
【００５０】
また、この捨て基板ａにＴＥＧ４８を配置できるので、ＴＥＧ４８を配置するスペースとしての捨て基板を別に設ける必要がない。なお、１つのマザー基板４６あたりのＴＥＧ４８の数が十分でない場合には、液晶セル３０の端子群４３が配置されていないブランク領域ＢＬにＴＥＧ４８を配置することも可能である。
さらに、液晶セル３０には垂直配向型の液晶が注入されると共に垂直配向膜が用いられるので、液晶セル３０の配向膜に対して所謂ラビング処理を施す必要がない。したがって、マザー基板４６に配置方向が異なる複数の液晶セル３０が混在していても、例えばマスキングを伴うラビングを複数回おこなう等の手間が不要になり良好な生産性を維持できる利点がある。
【００５１】
このような垂直配向型の液晶配向モードは、高画質の液晶セル３０を得る手段として公知であるが、本発明は、マザー基板４６に配置できる液晶セル３０の向きの制限をはずす手段として垂直配向モードを利用することにより捨て基板ａを減らすことができるという、従来見出されていなかった垂直配向モードの新たな独特の効果を奏している。
また、捨て基板ａには分断作業時に基板５０、５１の破片を不用意に飛散させない目的で、ダミーシール材４７が配置されている。液晶セル３０内のシール材３３やダミーシール材４７のパターンは、例えば位置精度が良いディスペンサ方式で描画されるが、捨て基板ａが低減された分だけダミーシール材４７の描画本数が減ることになり、ダミーシール材４７の描画に要していた時間を抑制する効果も得られ、結果として液晶セル３０の製造効率を改善させることができる。
【００５２】
図４（Ａ）〜（Ｆ）は液晶セル３０の製造過程を示した斜視図である。
まず、マザーガラス（第１基板）５０の表面に、周知の方法にしたがってゲートバスライン、ソースバスライン、ＴＦＴ（薄膜トランジスタ）、画素電極などから構成される表示領域やゲートドライバ３９やソースバスライン４０や接続線４１や端子群４３やショートリング用配線４４を形成する。一般には、大型のマザーガラス５０上に多数個の液晶セル３０に相当するパターンを同時に形成する。このマザーガラス５０に対してシール材３３を介して、対向電極やカラーフィルタが形成されたマザーガラス（第２基板）５１を貼り合わせる（図４（Ａ））。なお、図４（Ａ）の平面図は図２に相当する。また、後述する短冊５４単位での処理を可能とするために、１つの短冊５４に含まれる液晶セル３０は同一方向の配置としている。
【００５３】
次に、液晶セル３０を個々に切断するが、生産時の作業性を考慮して、第１段階として行あるいは列に連なった複数の液晶セル３０の集合状態（短冊５４と称する）に切り出す。短冊５４は、図４（Ｂ）（Ｃ）に示すように、マザーガラス５０、５１に対して所定の位置に平行線状に割断を施すことによって切り出す。この際、捨て基板ａの他にも、液晶セル３０の端子部４３を露出させるため上側のマザーガラス５１の一部だけを取り除いた捨て基板５３も存在する。また、液晶セル３０の端子部４３が対向する位置の下側のマザーガラス５０は分断線Ｌ３に沿って分断される。
【００５４】
本発明のマザー基板４６においては、０°配置された液晶セル３０と１８０°配置された液晶セル３０とが混在しているので、見かけ上２種類の短冊５４が切り出されるが、
その実態は同一であることは言うまでもない。
次に、図４（Ｄ）に示すような短冊５４の状態のままで、短冊５４に含まれる液晶セル３０に対して一括して液晶の注入・封止、各種検査が実施される。次に、図４（Ｅ）に示すように最終的な液晶セル３０の外形位置に割断が施され、図４（Ｆ）に示すように、個々の液晶セル３０が切り出され、それぞれの液晶セル３０に偏光板３７、３８が貼り付けられると共にＦＰＣが端子群４３に取り付けられて液晶セル３０が完成する。
【００５５】
以上の構成によると、マザー基板４６上において液晶セル３０の端子群４３のショートリングの役目を果たす配線４４が、対向配置された隣の液晶セル３０に形成されているため、ショートリング用配線４４のための捨て基板を設ける必要がなく歩留まりを向上させることができる。
また、ショートリング用配線４４は、マザー基板４６上で隣接する液晶セル３０の別のショートリング用配線４４と互いに連続的に接続されているため、ショートリング用配線４４を介した端子４２の接続本数を多くすることができ、製造工程中に発生した静電気の分散度を向上させることができる。
なお、本実施形態ではマザー基板上に形成される個々のデバイス基板として液晶セル３０を例示しているが、１辺に端子群を有するデバイス基板であればあらゆるものに適用可能であることは言うまでもない。
【００５６】
図５（Ａ）（Ｂ）は第２実施形態を示す。
第１実施形態との相違点は、マザー基板７０上において異なる２種類の液晶セル６０、６１を混在させて形成している点である。
即ち、対向配置される液晶セル６０と液晶セル６１とでは、端子群６３、６５の仕様（本数、寸法あるいはピッチ）を相違させている。本実施形態では、一方の液晶セル６０は端子群６３を１辺の半分以上の領域に形成して端子６２の数を多くすると共に、他方の液晶セル６１は端子群６５を半分未満の領域に形成して端子６４の数を少なくし、オフセット状に配置している。
【００５７】
液晶セル６０、６１は端子群６３、６５を有する１辺の長さが互いに同一であり、一方の液晶セル６０には端子群６３とショートリング用配線６６が設けられ、他方の液晶セル６１には端子群６５とショートリング用配線６７が設けられている。
ここで、一方の液晶セル６０と他方の液晶セル６１とは端子群６３、６５以外の仕様も異なっていても良い。例えば、外形寸法、画素数、画素ピッチ、色配置（ストライプ配置／デルタ配置）、表示方式（透過型、半透過型など）、液晶注入口の位置などが異なっていてもよい。
【００５８】
このように端子群６３と端子群６５が互いに向き合った場合に、端子群６３、６５が互いに干渉し合わないように端子６２、６４の仕様（本数、寸法、ピッチ）を調整することができれば、単純な形状のショートリング用配線６６、６７により端子群６３、６５を構成する各端子６２、６４を電気的に連結させることができる。
したがって、少なくとも端子群６３、６５が配置されている１辺の長さが等しい２種類の液晶セル６０、６１を互いの端子群６３、６５が向き合うようにマザー基板７０上に隣接させて配置することによって、第１実施形態と同様の効果、即ち、マザー基板６８に占める捨て基板ａの割合を低減することができる。また、垂直配向型の液晶を採用することにより２種類の液晶セル６０、６１を工程数を増加させることなく作成できる利点もあることは言うまでもない。
なお、変形例として、第１の液晶セルの端子群が設けられている１辺の長さをｘとした場合、２ｘの長さの辺に端子群を設けた液晶セルを第２の液晶セルとし、第１の液晶セル２つと第２の液晶セル１つがマザー基板上で向かい合う構成としてもよい。また、他の構成は第１実施形態と同様であるため説明を省略する。
【００５９】
図６（Ａ）（Ｂ）は第３実施形態を示す。
本実施形態は１辺に並設される端子数が多い場合に特に好適に採用されるもので、例えば、端子の構成として所謂ＴＣＰまたはＣＯＧ実装方式を採用し端子本数の多いアモルファスシリコンをベースにしたＴＦＴを用いた液晶セルや、薄膜ダイオードを用いたアクティブマトリクス駆動型液晶表示セルや、あるいは、単純マトリクス駆動型の液晶セルなどに適用される。
【００６０】
図６（Ａ）（Ｂ）はアモルファスシリコンがベースのＴＦＴを用いた液晶セル７２、７３を例としている。液晶セル７２、７３はマザー基板に対して０°配置させた液晶セル７２と１８０°水平回転させて配置させた液晶セル７３との混在配置としている。液晶セル７２、７３の端子群７５、７７は分断線Ｌ５より距離を離して配置してブランク領域ＢＬを確保しており、そのブランク領域ＢＬには各端子７４、７６にそれぞれ独立して接続される分岐形状のショートリング用配線７８、７９を形成している。液晶セル７２、７３間の分断線Ｌ５を挟んで対向するショートリング用配線７８、７９は、ともに分岐形状であるものの、形状・寸法・位置を互いに相違させて非対称として分断線Ｌ５を跨ぎながら蛇行状となるように形成し、マザー基板８２上でショートリング用配線７８、７９同士を交互に連続的に接続させている。
【００６１】
端子群７５、７７は、液晶セル７２に対向する液晶セル７３を１８０°回転させて同方向とすると各端子７４、７６のパターンが同一となるようになっており、液晶セル７２と液晶セル７３は外形コンパチだけでなく実装コンパチでもある。即ち、液晶セル７２と液晶セル７３は見かけ上は２種類であるが実質的に同一である。
これら端子７４、７６に対して、互いに寸法、位置、形状の少なくとも１つを故意に変えたショートリング用配線７８とショートリング用配線７９とを用いて接続することで、全ての端子７４、７６とショートリング用配線７８、７９とが組み合わさった結果、分断線Ｌ５を蛇行しながら横切る形状のショートリングが形成される。
【００６２】
前記構成の本実施形態においても、第１、第２実施形態と同様の効果、即ち、捨て基板ａがマザー基板８２に占める割合を低減できる効果を得ることができる。また、垂直配向型の液晶を採用することによりラビングに伴う工程増が不要になり、実質的に１種類の液晶セル７２、７３を大量に作成できる利点もあることは言うまでもない。
【００６３】
図７（Ａ）（Ｂ）は第４実施形態を示す。
第３実施形態との相違点は、マザー基板９１上で１８０°対向配置された各液晶セル８５は、同方向に向けた場合に、ショートリング用配線８８および端子群８７が同一の形状、寸法、位置となるようにしている点である。
各液晶セル８５は、分断線Ｌ６を挟んで対向する端子８６が入れ違い状に配置されていると共に、ショートリング用配線８８が分断線Ｌ６を同一ピッチで跨ぎながら蛇行状に形成して対向する端子８６間を交互に連続して接続している。なお、他の構成は第３実施形態と同様であるため説明を省略する。
【００６４】
図８（Ａ）（Ｂ）は第５実施形態を示す。
第１実施形態との相違点は、２枚のマザーガラス１０１、１０２を貼り合わせる際に介在させるシール材９９を液晶セル９７、９８毎の領域内で閉じた四角枠状に形成することで、開口部（液晶注入口）を廃止して捨て基板を削減している点である。
【００６５】
本実施形態の液晶セル９７、９８は、画素毎に設けたＴＦＴを低温多結晶シリコンをベースしたものとしている。各液晶セル９７、９８毎の領域においてマザーガラス１０１、１０２間にシール材９９が介在することにより生じる空隙には、滴下注入法と呼ばれる手法で液晶が封入される。
この滴下注入法は、一方のマザーガラス１０１のシール材９９で形成された枠内に液晶をディスペンサから滴下し、他方のマザーガラス１０２を真空中で貼り合わせた後に大気中に戻すことで液晶を拡散させ、ＵＶ光でシール材９９を硬化させる手法であり、シール材９９に開口部を必要とせず一部実用化が始まっている。この方法は、真空注入法に比べて液晶注入時間が短縮化されて大量の液晶セル９７、９８を同時に処理できると共に、液晶材料の使用量を低減できる点が評価されている。
【００６６】
本実施形態では、この滴下注入法を従来言われている液晶封入の効率化という観点ではなく、マザー基板１００上の捨て基板を削減する手段として利用する。
前述した第１〜第４実施形態のように開口部３４（液晶注入口）を有する場合では、液晶セルの開口部３４が設けられている辺には捨て基板ａを必要としていた。しかしながら、滴下注入法を適用した場合にはシール材９９には液晶注入のための開口部を必要せず、結果として捨て基板を設ける必要もなくなる。
したがって、マザー基板１００上に占める捨て基板をほとんど無くすことができ、より一層多くの液晶セル９７、９８をマザー基板１００上に配置でき、生産効率が向上する利点が得られる。また、前述した他の実施形態と同様に、垂直配向型の液晶を採用することによりラビングに伴う工程増を避けることができ、液晶セル９７、９８を大量に作成できる利点がある。なお、この滴下注入法を用いることは前述した全ての実施形態に適用可能であることは言うまでもない。
【００６７】
以上、本発明の各実施形態は低温多結晶シリコンまたはアモルファスシリコンをベースにしたＴＦＴ液晶セルを例にして説明したが、本発明の適用対象はこの限りではない。例えば、有機ＥＬ表示装置、無機ＥＬ表示装置などのあらゆるフラットパネルディスプレイや、センサーマトリクスを形成したフラットパネルディテクターなどの各種デバイス基板にも適用できることは言うまでもない。
また、各画素毎のスイッチング素子も薄膜トランジスタではなく、他のアクティブ素子（例えば、薄膜ダイオードを）用いたデバイス基板にも適用できる。さらには、単純マトリクス駆動型のデバイス基板やセグメント駆動型のデバイス基板のように、デバイス基板の１辺に端子群を備えるものであれば本発明を適用することができる。
また、表示は透過型のみならず反射型、反射・透過型兼用の液晶セルあるいはＥＬ表示装置などの自発光型のデバイス基板にも適用可能である。特に、自発光型のディスプレイの場合には、デバイス基板のマザーガラスに対する向きの制限がない、即ち、ＴＮ型配向モードを有する液晶セルのようにラビング処理を必要としないので、本発明を好都合に適用できる。
【図面の簡単な説明】
【００６８】
【図１】（Ａ）は本発明の第１実施形態の液晶セルの平面図、（Ｂ）（Ｃ）は断面図である。
【図２】第１実施形態の液晶セルを配置したマザー基板の平面図である。
【図３】（Ａ）は図２の拡大平面図、（Ｂ）は断面図である。
【図４】（Ａ）〜（Ｆ）は第１実施形態の液晶セルの製造工程を示す斜視図である。
【図５】（Ａ）は第２実施形態の平面図、（Ｂ）は断面図である。
【図６】（Ａ）は第３実施形態の平面図、（Ｂ）は断面図である。
【図７】（Ａ）は第４実施形態の平面図、（Ｂ）は断面図である。
【図８】（Ａ）は第５実施形態の平面図、（Ｂ）は断面図である。
【図９】（Ａ）は従来例の液晶セルの平面図、（Ｂ）（Ｃ）は断面図である。
【図１０】従来例の液晶セルを配置したマザー基板の平面図である。
【図１１】（Ａ）は図１０の拡大平面図、（Ｂ）は断面図である。
【符号の説明】
【００６９】
３０、６０、６１、７２、７３、８５、９７、９８    液晶セル（デバイス基板）
３１、３２    基板
３３、９９    シール材
３４    開口部
３５    紫外線硬化樹脂
３６    液晶層
３７、３８    偏光板
３９    ゲートドライバ
４０    ソースドライバ
４１    接続線
４２、６２、６４、７４、７６、８６    端子
４３、６３、６５、７５、７７、８７    端子群
４４、６６、６７、７８、７９、８８    ショートリング用配線
４６、７０、８２、９１、１００    マザー基板
４７    ダミーシール材
４８    ＴＥＧ
５０、５１、１０１、１０２    マザーガラス
ａ      捨て基板
ＢＬ      ブランク領域
Ｌ３〜Ｌ８    分断線
【図１】
2005352419.tif 000003
【図２】
2005352419.tif 000004
【図３】
2005352419.tif 000005
【図４】
2005352419.tif 000006
【図５】
2005352419.tif 000007
【図６】
2005352419.tif 000008
【図７】
2005352419.tif 000009
【図８】
2005352419.tif 000010
【図９】
2005352419.tif 000011
【図１０】
2005352419.tif 000012
【図１１】
2005352419.tif 000013