(57)【要約】【課題】インプレーンスイッチング方式の液晶表示素子及びその製造方法に関する。【解決手段】第１及び第２基板と、前記第１基板に横方向に配置された複数のゲートラインと、前記第１基板に縦方向に配置され、前記ゲートラインと共に２×２配列を有する第１〜第４サブ画素を定義するデータラインと、前記サブ画素内に配置された少なくとも１対の第１及び第２電極と、第１面積比によって、前記第１と第２サブ画素間に配置され、前記第１及び第２画素内に形成された第１電極と接続する第１共通ラインと、第２面積比によって、前記第３と第４サブ画素間に配置され、前記第３及び第４サブ画素内に形成された第１電極と接続し、前記第１面積比と第２面積比が相異なるように形成された第２共通ラインと、前記ゲートライン及びデータラインの交差領域に形成されたスイッチング素子と、前記第１と第２基板間に形成された液晶層と、を含んで構成されるインプレーンスイッチング方式の液晶表示素子を提供する。【選択図】図４Ａ
2005134914.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２基板と、
前記第１基板に横方向に配置された複数のゲートラインと、
前記第１基板に縦方向に配置され、前記ゲートラインと共に２×２配列を有する第１〜第４サブ画素を定義するデータラインと、
前記サブ画素内に配置された少なくとも１対の第１及び第２電極と、
第１面積比(area ratio)によって、前記第１と第２サブ画素間に配置され、前記第１及び第２画素内に形成された第１電極と接続する第１共通ラインと、
第２面積比によって、前記第３と第４サブ画素間に配置され、前記第３及び第４サブ画素内に形成された第１電極と接続し、前記第１面積比と第２面積比が相異なるように形成された第２共通ラインと、
前記ゲートライン及びデータラインの交差領域に形成されたスイッチング素子と、
前記第１と第２基板間に形成された液晶層と、
を含んで構成されることを特徴とするインプレーンスイッチング方式の液晶表示素子。
【請求項２】
前記第１〜第４サブ画素は、それぞれ赤(Ｒ)、緑(Ｇ)、青(Ｂ)、白(Ｗ)画素であることを特徴とする請求項１に記載のインプレーンスイッチング方式の液晶表示素子。
【請求項３】
前記第１面積比及び第２面積比は、前記赤(Ｒ)、緑(Ｇ)、青(Ｂ)サブ画素の輝度の和が白(Ｗ)サブ画素の輝度と同一であるという関係を満足するように定義されることを特徴とする請求項２に記載のインプレーンスイッチング方式の液晶表示素子。
【請求項４】
前記第１及び第２電極は、共通電極及び画素電極であることを特徴とする請求項１に記載のインプレーンスイッチング方式の液晶表示素子。
【請求項５】
前記第１共通ライン及び第２共通ラインは、電気的に連結されることを特徴とする請求項１に記載のインプレーンスイッチング方式の液晶表示素子。
【請求項６】
前記薄膜トランジスタは、
ゲート電極と、
該ゲート電極を含む基板全面に形成されたゲート絶縁膜と、
該ゲート絶縁膜上に形成された半導体層と
該半導体層上に形成されたソース／ドレイン電極と、を含んで構成されることを特徴とする請求項１に記載のインプレーンスイッチング方式の液晶表示素子。
【請求項７】
前記第１及び第２共通ラインと重畳し、それぞれのサブ画素内に配置された第２電極と接続する画素電極ラインをさらに含むことを特徴とする請求項１に記載のインプレーンスイッチング方式の液晶表示素子。
【請求項８】
前記第１共通ラインは、前記第１及び第２サブ画素が共有することを特徴とする請求項１記載のインプレーンスイッチング方式の液晶表示素子。
【請求項９】
前記第２共通ラインは、前記第３及び第４サブ画素が共有することを特徴とする請求項１に記載のインプレーンスイッチング方式の液晶表示素子。
【請求項１０】
前記第１及び第２電極は、ジグザグ構造であることを特徴とする請求項１に記載のインプレーンスイッチング方式の液晶表示素子。
【請求項１１】
第１及び第２基板と、
前記第１基板に横方向に配置された複数のゲートラインと、
前記第１基板に縦方向に配置された複数のデータラインと、
前記ゲートライン及びデータラインによって定義され、２×２配列を有する赤(Ｒ)、緑(Ｇ)、青(Ｂ)、白(Ｗ)サブ画素と、
前記サブ画素内に配置された少なくとも１対の共通電極及び画素電極と、
第１面積比(Ｒ／Ｇ)によって、前記赤(Ｒ)サブ画素と緑(Ｇ)サブ画素間に配置され、前記赤(Ｒ)及び緑(Ｇ)サブ画素内に配置された共通電極と接続する第１共通ラインと、
１より大きい第２面積比(Ｂ／Ｗ)によって、前記青(Ｂ)サブ画素と白(Ｗ)サブ画素間に配置され、前記青(Ｂ)及び白(Ｗ)サブ画素内に配置された共通電極と接続する第２共通ラインと、
前記第１及び第２共通ラインに重畳し、前記第１及び第２共通ラインと共にストレージキャパシタを形成し、前記各サブ画素内に配置された画素電極を電気的に連結する画素電極ラインと、
前記ゲートライン及びデータラインの交差領域に形成されたスイッチング素子と、
前記第１と第２基板間に形成された液晶層と、
を含んで構成されることを特徴とするインプレーンスイッチング方式の液晶表示素子。
【請求項１２】
前記第１面積比及び第２面積比は、前記赤(Ｒ)、緑(Ｇ)、青(Ｂ)サブ画素の輝度の和が白(Ｗ)サブ画素の輝度と同一であるという関係を満足することを特徴とする請求項１１に記載のインプレーンスイッチング方式の液晶表示素子。
【請求項１３】
第１及び第２基板を用意する段階と、
前記第１基板に、複数のゲートラインと、共通電極と、相互電気的に連結されるように前記ゲートライン間の中心を通過する第１共通ラインと、前記ゲートラインの中心から外れるように配置される第２共通ラインとを形成する段階と、
前記ゲートラインと垂直に配置され、前記ゲートライン及び第１、第２共通ラインと共に４つのサブ画素を定義する複数のデータラインと、前記第１、第２共通ラインと重畳してストレージキャパシタを形成する画素電極ラインと、該画素電極ラインと電気的に連結され、共通ラインと並んで画素電極を形成する段階と、
前記第１と第２基板間に液晶層を形成する段階と、
からなることを特徴とするインプレーンスイッチング方式の液晶表示素子の製造方法。
【請求項１４】
前記第２基板を用意する段階は、
前記第２基板にブラックマトリックスを形成する段階と、
前記第２基板上にカラーフィルタを形成する段階と、からなることを特徴とする請求項１３に記載のインプレーンスイッチング方式の液晶表示素子の製造方法。
【請求項１５】
第１及び第２基板と、
前記第１基板に横方向に配置された複数のゲートラインと、
前記第１基板に縦方向に配置された複数のデータラインと、
前記ゲートライン及びデータラインによって定義され、一列に配列された赤(Ｒ)、緑(Ｇ)、青(Ｂ)、白(Ｗ)サブ画素と、
前記各サブ画素内に配置された少なくとも１対の共通電極及び画素電極と、
を含んで構成されるインプレーンスイッチング方式の液晶表示素子。
【請求項１６】
前記第１〜第４サブ画素は、それぞれ赤(Ｒ)、緑(Ｇ)、青(Ｂ)、白(Ｗ)画素であり、前記赤(Ｒ)、緑(Ｇ)、青(Ｂ)サブ画素の輝度の和が白(Ｗ)サブ画素の輝度と同一であるという関係を満足することを特徴とする請求項１５に記載のインプレーンスイッチング方式の液晶表示素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示素子に関し、特に、２×２配列を有するＲ(赤: Red)、Ｇ(緑:Green)、Ｂ(青: Blue)、Ｗ(白: White)サブ画素の面積を容易に調節し得るインプレーンスイッチング方式の液晶表示素子及びその製造方法に関する。
【背景技術】
【０００２】
高画質、低電力の平板表示素子として主に用いられるねじれネマチック方式(Twisted Nematic Mode)の液晶表示素子は、視野角が狭いという欠点がある。これは、液晶分子の屈折率異方性に起因するもので、基板と水平に配向された液晶分子が、液晶パネルに電圧が印加されるときに基板とほぼ垂直な方向に配向されるためである。
【０００３】
従って、最近、液晶分子を基板とほぼ水平な方向に配向して視野角の問題を解決するインプレーンスイッチング方式(In Plane Switching Mode)の液晶表示素子が活発に研究されている。
【０００４】
図７は、関連技術のインプレーンスイッチング方式の液晶表示素子の単位画素を概略的に示すもので、図７ａは平面図、図７ｂは図７ａのＩ-Ｉ'線断面図である。
【０００５】
図に示すように、Ｒ(Red)、Ｇ(Green)、Ｂ(Blue)のサブ画素が一つの単位画素を構成し、それぞれのサブ画素は、透明な第１基板１０上に縦横に配列されたゲートライン１及びデータライン３により定義される。実際の液晶表示素子においては、ｎ個のゲートライン１とｍ個のデータライン３とが交差してｎ×ｍ個のサブ画素が存在するが、図においては、説明の便宜のために、Ｒ、Ｇ、Ｂサブ画素のみを示す。以下、Ｒ、Ｇ、Ｂサブ画素を単位画素と定義して説明する。
【０００６】
前記サブ画素を定義するゲートライン１とデータライン３との交差点には、薄膜トランジスタ９が配置され、前記薄膜トランジスタ９は、ゲート電極１ａ、半導体層５及びソース／ドレイン電極２ａ、２ｂにより構成される。
【０００７】
また、前記サブ画素内には、前記ゲートライン１と平行に共通ライン４が配列され、液晶分子をスイッチングさせる少なくとも一対の電極、即ち、共通電極６(６ａ〜６ｃ)及び画素電極７(７ａ、７ｂ)がデータライン３と平行に配列される。このとき、前記共通電極６及び画素電極７は、前記共通ライン４及びドレイン電極２ｂにそれぞれ接続される。且つ、前記ソース及びドレイン電極２ａ、２ｂを含む第１基板１０の上部には、保護膜１１及び第１配向膜１２ａが塗布されている。
【０００８】
また、前記共通ライン４、前記共通ライン４と重畳して形成され、画素電極７と接続される画素電極ライン１４、及びこれらの共通ライン４と画素電極ライン１４との間に介在された絶縁膜８によりストレージキャパシタが形成される。
【０００９】
一方、第２基板２０には、光漏れを防止するためのブラックマトリックス２１及びそれぞれのサブ画素に対応するＲ、Ｇ、Ｂのカラーフィルタ２３ａ〜２３ｃが形成され、前記第１配向膜１２ａと共に液晶の初期配向状態を決定する第２配向膜１２ｂが塗布される。また、前記第１基板１０と第２基板２０間には、前記共通電極６及び画素電極７に印加される電圧により光を透過させる液晶層１３が形成されている。
【００１０】
このような構造を有する関連技術のインプレーンスイッチング方式の液晶表示素子は、共通電極６及び画素電極７が同一平面上に配置されて横電界を発生するため、視野角を向上させることができるという利点を有する。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、このような関連技術のインプレーンスイッチング方式の液晶表示素子においては、画面が表示される画素領域内に共通電極６及び画素電極７が配置されているため、開口率が低下して輝度が減少するという問題点があった。
【００１２】
本発明は、このような問題点を解決するために提案されたもので、Ｒ(Red)、Ｇ(Green)、Ｂ(Blue)、Ｗ(White)のサブ画素を１つの画素として構成して、画面の輝度を向上させることができるインプレーンスイッチング方式の液晶表示素子を提供することを目的とする。
【００１３】
本発明の他の目的は、Ｒ、Ｇ、Ｂ、Ｗの４つのサブ画素をクワッドタイプ(２×２配列)に配置して、開口率を效果的に向上させることができるインプレーンスイッチング方式の液晶表示素子を提供することにある。
【００１４】
本発明の更に他の目的は、上下に配置されたサブ画素間に共通ラインを配置して、前記２つのサブ画素が共通ラインを共有するようにすることにより、サブ画素の面積を容易に調節することができるインプレーンスイッチング方式の液晶表示素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
このような目的を達成するための本発明によるインプレーンスイッチング方式の液晶表示素子は、第１及び第２基板と、前記第１基板に横方向に配置された複数のゲートラインと、前記第１基板に縦方向に配置され、前記ゲートラインと共に２×２配列を有する第１〜第４サブ画素を定義するデータラインと、前記サブ画素内に配置された少なくとも１対の第１及び第２電極と、第１面積比によって、前記第１と第２サブ画素間に配置され、前記第１及び第２画素内に形成された第１電極と接続する第１共通ラインと、第２面積比によって、前記第３と第４サブ画素間に配置され、前記第３及び第４サブ画素内に形成された第１電極と接続し、前記第１面積比と第２面積比が相異なるように形成された第２共通ラインと、前記ゲートライン及びデータラインの交差領域に形成されたスイッチング素子と、前記第１と第２基板間に形成された液晶層と、を含んで構成される。
【００１６】
また、本発明によるインプレーンスイッチング方式の液晶表示素子は、第１及び第２基板と、前記第１基板に横方向に配置された複数のゲートラインと、前記第１基板に縦方向に配置された複数のデータラインと、前記ゲートライン及びデータラインによって定義され、２×２配列を有するＲ、Ｇ、Ｂ、Ｗサブ画素と、前記サブ画素内に配置された少なくとも１対の共通電極及び画素電極と、第１面積比(Ｒ／Ｇ)によって、前記Ｒサブ画素とＧサブ画素間に配置され、前記Ｒ及びＧサブ画素内に配置された共通電極と接続する第１共通ラインと、１より大きい第２面積比(Ｂ／Ｗ)によって、前記Ｂサブ画素とＷサブ画素間に配置され、前記Ｂ及びＷサブ画素内に配置された共通電極と接続する第２共通ラインと、前記第１及び第２共通ラインに重畳し、前記第１及び第２共通ラインと共にストレージキャパシタを形成し、前記各サブ画素内に配置された画素電極を電気的に連結する画素電極ラインと、前記ゲートライン及びデータラインの交差領域に形成されたスイッチング素子と、前記第１と第２基板間に形成された液晶層と、を含んで構成される。
【００１７】
また、本発明によるインプレーンスイッチング方式の液晶表示素子は、第１及び第２基板と、前記第１基板に横方向に配置された複数のゲートラインと、前記第１基板に縦方向に配置された複数のデータラインと、前記ゲートライン及びデータラインによって定義され、一列に配列されたＲ、Ｇ、Ｂ、Ｗサブ画素と、前記各サブ画素内に配置された少なくとも１対の共通電極及び画素電極と、を含んで構成される。
【００１８】
また、本発明によるインプレーンスイッチング方式の液晶表示素子の製造方法は、第１及び第２基板を用意する段階と、前記第１基板に、複数のゲートラインと、共通電極と、相互電気的に連結されるように前記ゲートライン間の中心を通過する第１共通ラインと、前記ゲートラインの中心から外れるように配置される第２共通ラインとを形成する段階と、前記ゲートラインと垂直に配置され、前記ゲートライン及び第１、第２共通ラインと共に４つのサブ画素を定義する複数のデータラインと、前記第１、第２共通ラインと重畳してストレージキャパシタを形成する画素電極ラインと、該画素電極ラインと電気的に連結され、共通ラインと並んで画素電極を形成する段階と、前記第１と第２基板間に液晶層を形成する段階と、からなる。
【発明の効果】
【００１９】
本発明は、高開口率及び高輝度を有する液晶表示素子において、サブ画素の面積を相異するように構成し得るインプレーンスイッチング方式の液晶表示素子を提供する。特に、上下に配置されたサブ画素が共通ラインを共有するようにし、Ｗサブ画素の面積を減少させ、Ｂサブ画素の面積を増加させることにより、Ｒ、Ｇ、Ｂサブ画素の総輝度値をＷサブ画素の輝度と同一にすることができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して本発明によるインプレーンスイッチング方式の液晶表示素子及びその製造方法に関して詳細に説明する。
【００２１】
図１は、本発明の第１実施形態による、４ブロック光透過領域を有するインプレーンスイッチング方式の液晶表示素子を示す図である。
【００２２】
図に示すように、本発明の第１実施形態によるインプレーンスイッチング方式の液晶表示素子は、既存のＲ、Ｇ、Ｂサブ画素１００ａ、１００ｂ、１００ｃにＷサブ画素１００ｄ を追加するもので、元来のＲ、Ｇ、Ｂサブ画素から構成された単位画素の面積はそのまま維持し、それぞれのサブ画素の幅を減らすることで確保された空間にＷ画素１００ｄを追加する。
【００２３】
前記サブ画素１００ａ、１００ｂ、１００ｃ、１００ｄは、縦横に配列されたゲートライン１０１及びデータライン１０３によって定義され、それぞれのサブ画素１００ａ、１００ｂ、１００ｃ、１００ｄ内には、共通ライン１０４及び画素電極ライン１１４から垂直分岐されて画素内で横電界を発生させる画素電極１０７及び共通電極１０６が交代に配置される。また、前記共通ライン１０４及び画素電極ライン１１４は、相互重畳し、ゲート絶縁膜(図示せず)を介在してストレージキャパシタ(Ｃｓｔ)を形成する。
【００２４】
また、前記ゲートライン１０１上には、スイッチング素子として薄膜トランジスタ１０９が配置される。該薄膜トランジスタ１０９は、ゲートライン１０１上にパターン形態に形成された半導体層１０５と、該半導体層１０５上に形成され、データライン１０３から引出しされたソース電極１０２ａと、該前記ソース電極１０２ａと対向し、画素電極ライン１１４と電気的に連結されたドレイン電極１０２ｂと、から構成される。また、詳細に図示されてはいないが、前記ゲートライン１０１が形成された基板全面には、ゲート絶縁膜(図示せず)が塗布され、該ゲート絶縁膜は、共通電極１０６と画素電極１０７を電気的に絶縁させる。
【００２５】
以下、関連技術に関する図７Ａを引用して本発明の第１実施形態と関連技術との差異点を比較すると、関連技術の４ブロック光透過領域を有するインプレーンスイッチング方式の液晶表示素子において、画素電極７と共通電極６間の隔離距離をｄ１と定義し、Ｗサブ画素１００ｄが追加された第１実施形態において、画素電極１０７と共通電極１０６間の隔離距離をｄ２と定義するとき、Ｗサブ画素１００ｄが追加されることにより、ｄ２＝０．５ｄ１になる。即ち、Ｗサブ画素１００ｄを追加することにより、輝度をある程度向上させることができるが、光透過領域(ここでは、画素電極及び共通電極によって区画された領域を意味する。)は減少する。これは、関連技術のＲ、Ｇ、Ｂの３つサブ画素から構成された単位画素の面積の変化なしにＲ、Ｇ、Ｂ、Ｗの４つのサブ画素から構成することによって、Ｗサブ画素を形成する追加配線が増加したからである。
【００２６】
一方、ねじれネマチック方式の液晶表示素子では、Ｗサブ画素を追加する場合、共通電極及び画素電極が相異なる基板上に別途配置されるため、３０％以上輝度が向上するが、インプレーンスイッチング方式の液晶表示方式では、前述したように、画素電極及び共通電極が同一の基板上に配置されるため、光透過領域の減少によって輝度向上の大きい効果を期待することはできない。
【００２７】
本発明の第２実施形態は、このような問題点を解決するインプレーンスイッチング方式の液晶表示素子を示し、Ｒ、Ｇ、Ｂ、Ｗからなるサブ画素を２×２形態に配列し、関連技術の４ブロックインプレーンスイッチング方式において共通電極及び画素電極の隔離距離をそのまま維持しながら、６ブロック光透過領域を有するように構成することで、輝度及び開口率の向上を図ることができる。
【００２８】
図２は、本発明の第２実施形態による、Ｒ、Ｇ、Ｂ、Ｗサブ画素が２×２形態に配列されたインプレーンスイッチング方式の液晶表示素子を示す図である。
【００２９】
図に示すように、本実施形態によるインプレーンスイッチング方式の液晶表示素子は、６ブロック光透過領域を有するＲ、Ｇ、Ｂ、Ｗサブ画素２００ａ〜２００ｄが２×２配列されて画素(Ｐ)を成す。サブ画素２００ａ〜２００ｄは、縦横に配列されたゲートライン２０１及びデータライン２０３によって定義され、それぞれのサブ画素２００ａ〜２００ｄ内には共通ライン２０４及び画素電極ライン２１４から垂直分岐されて画素内で横電界を発生させる少なくとも１対以上の画素電極２０７及び共通電極２０６が交代に配置される。
【００３０】
また、前記画素電極ライン２１４は、前記共通ライン２０４と重畳してストレージキャパシタ(Ｃｓｔ)を形成する。
【００３１】
また、前記ゲートライン２０１上には、スイッチング素子として薄膜トランジスタ２０９が配置され、該薄膜トランジスタ２０９は、ゲートライン２０１上にパターン形態に形成された半導体層２０５と、該半導体層２０５上に形成され、データライン２０３から引出しされたソース電極２０２ａと、該ソース電極２０２ａと対向し、画素電極ライン２１４と電気的に連結されたドレイン電極２０２ｂと、から構成される。また、詳細に図示されてはいないが、前記ゲートライン２０１が形成された基板全面にはゲート絶縁膜(図示せず)が塗布され、これによって、画素電極２０７及び共通電極２０６が電気的に絶縁される。
【００３２】
前述したような構造を有するインプレーンスイッチング方式の液晶表示素子は、画素電極２０７と共通電極２０６間の隔離距離Ｄ１が関連技術に関する図７Ａの４ブロック液晶表示素子のｄ１と同一である。反面、それぞれのサブ画素２００ａ〜２００ｄを２×２構造に配列することにより、上下に配置されたサブ画素間にゲートライン及び共通ラインが追加されて垂直方向にＨだけの開口率が減少する。このとき、Ｈは、概略関連技術に関する図７Ａの垂直長さｈに対して約１５％程度減少される。しかしながら、水平方向は、２つのサブ画素が配置されるため、関連技術に比べて電極間の距離を増加させるか、共通電極及び画素電極をさらに追加することで光透過ブロックを増加させることができる。
【００３３】
従って、サブ画素は、垂直方向に減少する開口率よりは、水平方向に増加する開口率がずっと大きいため、輝度及び開口率の向上を同時に図ることができる。
【００３４】
このとき、上下方向に配置されたサブ画素が共通ラインを共有するように配置することで、開口率向上をもっと図ることができる。
【００３５】
図３は、本発明の第３実施形態による、垂直に配列されたサブ画素が共通ラインを共有するインプレーンスイッチング方式の液晶表示素子を示す図である。
【００３６】
本実施形態は、共通ラインの配置を除いて、全ての構成要素が第２実施形態(図２)と同一である。従って、以下、本実施形態と第２実施形態との差異点のみを説明する。
【００３７】
図に示すように、本実施形態によるインプレーンスイッチング方式の液晶表示素子は、ゲートライン３０１と平行して画素(Ｐ)の中心を通過する共通ライン３０４によってサブ画素が上下に分割され、Ｒ、Ｇ、Ｂ、Ｗサブ画素３００ａ〜３００ｄは、図２と同様に２×２形態に配列される。即ち、前記共通ライン３０４を基準にその上部領域を第１領域と言い、前記その下部領域を第２領域と言うと、前記第１領域には、Ｇ及びＢサブ画素３００ｂ、３００ｃが配置され、前記第２領域には、Ｒ及びＷサブ画素３００ａ、３００ｄが配置される。
【００３８】
また、前記共通ライン３０４は、それぞれのサブ画素に配置された共通電極３０６と電気的に接続され、前記共通ライン３０４と重畳する画素電極ライン３１４と共にストレージキャパシタ(Ｃｓｔ)を形成する。
【００３９】
このとき、前記共通ライン３０４と重畳する画素電極ライン３１４は、第１領域に形成された画素電極３０７を電気的に連結する第１画素電極ライン３１４ａ及び第２領域に形成された画素電極３０７を電気的に連結する第２画素電極ライン３１４ｂからなる。
【００４０】
前記のような構造を有するインプレーンスイッチング方式の液晶表示素子は、上下部に配置されたサブ画素間に１つの共通ラインを共有しているため、第２実施形態(図２)に比べて開口率が一層向上する。即ち、以前には、第１、第２領域にそれぞれ共通ラインが形成されたが、本実施形態は、第１、第２領域の境界面に共通ラインを配置し、垂直に配置されたサブ画素が前記共通ラインを共有しているため、配線形成面積を減少させることができる。
【００４１】
第１〜第３実施形態を通じて説明したように、本発明は、Ｗサブ画素を追加して、Ｒ、Ｇ、Ｂ、Ｗそれぞれのサブ画素を２×２形態に配置することにより、輝度及び開口率を向上させることができる。あわせて、共通ラインを上下に配置された２つのサブ画素間に共有させることにより、開口率を一層向上させることができる。
【００４２】
一般的に、Ｗサブ画素の輝度は、Ｒ、Ｇ、Ｂサブ画素のそれぞれの輝度値の和より高い。しかしながら、駆動アルゴリズムを計算するとき、理論式では、前記Ｒ、Ｇ、Ｂサブ画素のそれぞれの輝度和がＷサブ画素の輝度と同一であると見なして計算する。このため、実際Ｒ、Ｇ、Ｂサブ画素の輝度和がＷサブ画素の輝度と同一になるように画素を設計する必要がある。
【００４３】
従って、本発明は、２×２形態に配置されたインプレーンスイッチング方式の液晶表示素子のうち、特に、それぞれのサブ画素の面積を異にして構成し得るインプレーンスイッチング方式の液晶表示素子を提供する。
【００４４】
図４Ａ及び図４Ｂは、本発明の第４実施形態による、サブ画素の面積が相異して構成されたインプレーンスイッチング方式の液晶表示素子を示す図である。図４Ａは、平面図で、図４Ｂは、図４ＡのＩＩ-ＩＩ'の断面図である。本実施形態は、第１領域及び第２領域を上下部に分割する第１及び第２共通ラインを除いて、全ての構成要素が第３実施形態(図３)と同一である。従って、本実施形態では、第３実施形態との差異点のみを説明する。
【００４５】
まず、図４Ａに示すように、本実施形態によるインプレーンスイッチング方式の液晶表示素子は、第３の実施形態と同様に共通ラインを境界にサブ画素が上下に分割され、第１領域及び第２領域に分けられる。
【００４６】
前記第１領域は、Ｇ及びＢサブ画素４００ｂ、４００ｃから構成され、前記第２領域は、Ｒ及びＷサブ画素４００ａ、４００ｄから構成される。また、前記第１領域のＧサブ画素４００ｂ及び前記第２領域のＲサブ画素４００ａは、第１共通ラインの４０４ａによって分割され、Ｒ及びＧサブ画素４００ａ、４００ｂの面積は同一である。また、前記第１領域のＢサブ画素４００ｃ及び前記第２領域のＷサブ画素４００ｄは、第２共通ライン４０４ｂによって分割され、その面積は、相異する。即ち、前記Ｂサブ画素４００ｃの面積は、Ｗサブ画素４００ｄより広く形成される。これは、前記第２共通ライン４０４ｂを前記第１共通ラインの４０４ａの位置より第２領域方向に偏って配置することによって可能である。即ち、前記第２共通ライン４０４ｂを前記第１共通ラインの４０４ａの位置より下部方向にシフトさせることによって可能である。このとき、前記第１共通ラインの４０４ａ及び第２共通ライン４０４ｂは、電気的に連結されるべきである。
【００４７】
前述したように、前記Ｂサブ画素４００ｃ及びＷサブ画素４００ｄの面積を異にして分割することは、Ｒ、Ｇ、Ｂサブ画素４００ａ〜４００ｃの輝度和をＷサブ画素４００ｄの輝度と同一にするためであり、本発明では、Ｗサブ画素４００ｄの面積を減らすことによりこれを可能にする。
【００４８】
あわせて、前記Ｗサブ画素４００ｄの面積が減少するによって、相対的にＢサブ画素４００ｃの面積が増加するようになるが、これは、Ｒ、Ｇ、Ｂサブ画素４００ａ〜４００ｃの総輝度値にほとんど影響を与えない。言い換えると、Ｒ、Ｇ、Ｂサブ画素４００ａ〜４００ｃ全体輝度に寄与する寄与度は、Ｒ、Ｇ、Ｂ色相に対してそれぞれ３５%、５５%、１０%であり、前記Ｂサブ画素の輝度寄与度は、非常に少ない。従って、前記Ｂサブ画素４００ｃの面積が減少しても、総輝度値がほとんど変化されずにＷサブ画素４００ｄの輝度を減らすことができる。これによって、Ｒ、Ｇ、Ｂサブ画素４００ａ〜４００ｃの総輝度値とＷサブ画素４００ｄの輝度値の差を最大限減少させることができる。
【００４９】
一方、前記Ｗサブ画素４００ｄの面積を他のサブ画素の面積に比べて狭く形成さえすれば、Ｒ、Ｇ、Ｂサブ画素の配置は、どのようになっても構わない。しかしながら、前述したように、Ｂ色相のサブ画素が全体輝度寄与度が最小であるため、Ｂサブ画素及び前記Ｗサブ画素が前記第２共通ラインによって上下領域に分割されることが望ましい。これは、前記第２共通ラインの垂直移動によってＢ及びＷサブ画素の面積が決定されるためである。
【００５０】
また、図４Ｂに示すように、その断面構造を見ると、透明な第１基板４１０上に共通電極４０６が形成され、その上部にゲート絶縁膜４０８が塗布される。一方、前記ゲート絶縁膜４０８上には前記共通電極４０６と共に水平電界を発生させる画素電極４０７が形成される。また、その上部には、保護膜及び第１配向膜４１２ａが塗布される。
【００５１】
あわせて、透明な第２基板４２０には、光漏れの防止のためのブラックマトリックス４２１及びカラーを実現のためのＲ、Ｇ、Ｂ、Ｗカラーフィルタ４２３が形成され、その上には第２配向膜４１２ｂが塗布される。また、前記第１及び第２基板４１０、４２０間には、前記画素電極４０７及び共通電極４０６間に発生される水平電界によって駆動が行われる液晶層４１３が形成される。
【００５２】
前述したような構造を有する本発明の第４実施形態は、共通ラインを上下部に配置されたサブ画素間に共有させ、前記共通ラインを所定間隔シフトさせることによって、サブ画素の面積を異に構成することができる。特に、Ｂサブ画素及びＷサブ画素によって共有される共通ラインをシフトさせることにより、Ｒ、Ｇ、Ｂサブ画素の総輝度及びＷサブ画素の輝度をほぼ同一にすることで、計算値による結果と実際製品の色相をほぼ一致するように具現することができる。
【００５３】
一方、本発明は、共通電極及び画素電極の位置に限定させず、前記共通電極及び画素電極を同一の平面上、特に、保護膜上に形成することもできる。前述したように、共通電極及び画素電極を同一の平面上に形成する場合、２つの電極間の電界がもっと強く生成され、このような強い電界によって液晶層内の液晶分子がもっと速い速度でスイッチングし得るという長所がある。
【００５４】
また、前記２電極をＩＴＯ(Indium Tin Oxide)またはＩＺＯ(Indium Zinc Oxide)のような透明な伝導性物質から形成することで開口率を一層向上させることができる。
【００５５】
また、前記共通電極及び画素電極をジグザグ構造に形成することができる。即ち、図６に示すように、前記共通電極４０６及び画素電極４０７をジグザグ構造に形成することにより、マルチドメインを形成し、色特性を一層向上させることができる。
【００５６】
以下、前記第４実施形態(図４Ａ及び図４Ｂ)に示したインプレーンスイッチング方式の液晶表示素子の製造方法を簡略に説明する。
【００５７】
図５Ａ及び図５Ｂは、前記第４実施形態に示した液晶表示素子の製造方法を示す工程順序図で、平面図を示す。
【００５８】
まず、図５Ａに示すように、ガラスのような透明な絶縁基板４１０を用意した後、その上にＣｕ、Ｔｉ、Ｃｒ、Ａｌ、Ｍｏ、Ｔａ、Ａｌ合金のような金属をスパッタリング方法を通じて蒸着した後、パターニングゲートライン４０１、共通電極４０６、第１及び第２共通ライン４０４ａ、４０４ｂを形成する。このとき、前記第１共通ラインの４０４ａは、ゲートライン４０１間の中心を通過するように形成し、第２共通ライン４０４ｂは、前記第１共通ラインの４０４ａに比べて上部または 下部側に偏るように形成し、これら２つの共通ライン４０４ａ、４０４ｂを相互電気的に連結させる。
【００５９】
以後、前記ゲートライン４０１及び共通ライン４０４ａ、４０４ｂを含む基板４１０全面にＳｉＮｘまたはＳｉＯｘなどをプラズマＣＶ方法によって蒸着してゲート絶縁膜(図示せず)を形成する。
【００６０】
また、図５Ｂに示すように、前記ゲート絶縁膜(図示せず)上部に非晶質シリコン、ｎ＋非晶質シリコンを積層してパターニングすることで、ゲートライン４０１上に半導体層４０５を形成する。その次、前記半導体層４０５及びゲート絶縁膜(図示せず)上にＣｕ、Ｍｏ、Ｔａ、Ａｌ、Ｃｒ、Ｔｉ、Ａｌ合金のような金属をスパッタリング方法を通じて蒸着した後、これをパターニングしてゲートライン４０１と垂直に配置され、前記ゲートライン４０１及び第１、第２共通ラインの４０４ａ、４０４ｂと共に４つのサブ画素を定義するデータライン４０３と、前記半導体層４０５上に所定間隔離隔するソース／ドレイン電極４０２ａ／４０２ｂと、前記第１、第２共通ラインの４０４ａ、４０４ｂと重畳してストレージキャパシタ(Ｃｓｔ)を形成する画素電極ライン４１４と、該画素電極ライン４１４と電気的に連結され、共通ライン４０４と平行した画素電極４０７を形成する。
【００６１】
その後、薄膜トランジスタ４０９が形成された基板上にＳｉＮｘやＳｉＯｘのような無機物またはベンゾシクロブテン(benzocyclobutene)やアクリルのような 有機物を塗布して保護膜(図示せず)を形成する。
【００６２】
次いで、カラーフィルタが形成された第２基板と共に合着して液晶表示素子のパネルを完成する。
【００６３】
このとき、前記共通電極及び画素電極は、保護膜の上部に形成することもでき、前記２電極をＩＴＯやＩＺＯのような透明な伝導性物質から形成することもできる。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１実施形態によるインプレーンスイッチング方式の液晶表示素子を示す図である。
【図２】本発明の第２実施形態によるインプレーンスイッチング方式の液晶表示素子を示す図である。
【図３】本発明の第３実施形態によるインプレーンスイッチング方式の液晶表示素子を示す図である。
【図４Ａ】本発明の第４実施形態によるインプレーンスイッチング方式の液晶表示素子を示す図である。
【図４Ｂ】本発明の第４実施形態によるインプレーンスイッチング方式の液晶表示素子を示す図である。
【図５Ａ】本発明によるインプレーンスイッチング方式の液晶表示素子の製造方法を示す図である。
【図５Ｂ】本発明によるインプレーンスイッチング方式の液晶表示素子の製造方法を示す図である。
【図６】本発明の第５実施形態によるインプレーンスイッチング方式の液晶表示素子を示す図である。
【図７Ａ】一般的なインプレーンスイッチング方式の液晶表示素子の構造を示す図である。
【図７Ｂ】一般的なインプレーンスイッチング方式の液晶表示素子の構造を示す図である。
【図１】
2005134914.tif 000003
【図２】
2005134914.tif 000004
【図３】
2005134914.tif 000005
【図４Ａ】
2005134914.tif 000006
【図４Ｂ】
2005134914.tif 000007
【図５Ａ】
2005134914.tif 000008
【図５Ｂ】
2005134914.tif 000009
【図６】
2005134914.tif 000010
【図７Ａ】
2005134914.tif 000011
【図７Ｂ】
2005134914.tif 000012