(57)【要約】【課題】外部同期基準信号とデジタル映像信号との位相差を利用して、外部同期信号を生成する。【解決手段】外部同期信号回路は、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）とデジタル映像信号のフレーム同期信号（ＦＲＭ）との位相差を測定する手段と、デジタル映像信号の水平同期信号（ＨＢＫ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｈ）であって、デジタル映像信号のフレーム同期信号を基準として、前記測定された位相差を有する信号（ＥＸＴ＿Ｈ）を生成する手段と、デジタル映像信号のフレーム同期信号の周期と同じ周期を持つ信号（ＥＸＴ＿Ｆ）であって、デジタル映像信号のフレーム同期信号を基準として、前記測定された位相差を有する信号（ＥＸＴ＿Ｆ）を生成する手段と、を備える。前記生成された信号（ＥＸＴ＿Ｆ）及び（ＥＸＴ＿Ｈ）が、外部同期信号の外部フレーム・タイミング信号及び外部水平タイミング信号として出力される。【選択図】  図３
2005278088.tif 000002
【特許請求の範囲】
【請求項１】
外部同期信号を生成する回路であって、該回路は、
外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）並びにデジタル映像信号のフレーム同期信号（ＦＲＭ）及び水平同期信号（ＨＢＫ）を入力する手段と、
外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）とデジタル映像信号のフレーム同期信号（ＦＲＭ）との位相差を測定する手段と、
デジタル映像信号の水平同期信号（ＨＢＫ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｈ）であって、デジタル映像信号のフレーム同期信号（ＦＲＭ）を基準として、前記測定された位相差を有する信号（ＥＸＴ＿Ｈ）を生成する手段と、
デジタル映像信号のフレーム同期信号（ＦＲＭ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｆ）であって、デジタル映像信号のフレーム同期信号（ＦＲＭ）を基準として、前記測定された位相差を有する信号（ＥＸＴ＿Ｆ）を生成する手段と、
を備え、
前記生成された信号（ＥＸＴ＿Ｆ）及び（ＥＸＴ＿Ｈ）が、外部同期信号の外部フレーム・タイミング信号及び外部水平タイミング信号として出力される、回路。
【請求項２】
外部同期信号を生成する回路であって、該回路は、
外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）に位相同期するパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）を生成する手段（４）と、
デジタル映像信号のフレーム同期信号（ＦＲＭ）に位相同期するパルス信号（ＦＲＭ＿ＰＳ）を生成する手段（１）と、
デジタル映像信号の水平同期信号（ＨＢＫ）に位相同期するパルス信号（ＨＢＫ＿ＰＳ）を生成する手段（５）と、
外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）の位相が、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して、デジタル映像信号の水平同期信号（ＨＢＳ）の周期を単位として、何ラインだけ離れているかを測定する手段（６）（７）と、
外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）の位相が、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して、デジタル映像信号の水平同期信号（ＨＢＳ）の周期を単位として、何ドットだけ離れているかを測定する手段（２）（３）と、
デジタル映像信号の水平同期信号（ＨＢＫ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｈ＿Ａ）であって、前記測定されたドッド数に基づいて、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して、位相シフトさせられた信号（ＥＸＴ＿Ｈ＿Ａ）を生成する手段（９）と、
デジタル映像信号のフレーム同期信号（ＦＲＭ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｆ＿Ａ）であって、前記測定されたライン数に基づいて、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して、位相シフトさせられた信号（ＥＸＴ＿Ｆ＿Ａ）を生成する手段（８）と、
前記測定されたドット数に基づいて、前記手段（８）によって生成される信号（ＥＸＴ＿Ｆ＿Ａ）を、位相シフトさせる手段（１０）と、
前記手段（１０）によって位相シフトさせられた信号（ＥＸＴ＿Ｆ）の位相と、前記手段（９）によって生成される信号（ＥＸＴ＿Ｈ＿Ａ）の位相とが一致するように、前記手段（９）によって生成される信号（ＥＸＴ＿Ｈ＿Ａ）を位相シフトさせる手段（１１）と、
を備え、
前記手段（１０）によって位相シフトさせられた信号（ＥＸＴ＿Ｆ）及び前記手段（１１）によって位相シフトさせられた信号（ＥＸＴ＿Ｈ）が、外部同期信号の外部フレーム・タイミング信号及び外部水平タイミング信号として出力される、回路。
【請求項３】
外部同期信号を生成する回路であって、該回路は、
外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）の立ち上がりを検出する回路（４）であって、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）に位相同期するパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）を生成する回路（４）と、
デジタル映像信号のフレーム同期信号（ＦＲＭ）の立ち上がりを検出する回路（１）であって、デジタル映像信号のフレーム同期信号（ＦＲＭ）に位相同期するパルス信号（ＦＲＭ＿ＰＳ）を生成する回路（１）と、
デジタル映像信号の水平同期信号（ＨＢＫ）の立ち上がりを検出する回路（５）であって、デジタル映像信号の水平同期信号（ＨＢＫ）に位相同期するパルス信号（ＨＢＫ＿ＰＳ）を生成する回路（５）と、
デジタル映像信号の水平同期信号のパルス信号（ＨＢＳ＿ＰＳ）をリセット信号として用い、デジタル映像信号のクロック数をカウントする第１カウンタ（６）と、
外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）をイネーブル信号として入力し、外部フレーム同期信号のパルス信号が入力された時点での第１カウンタのカウンタ値を保持する第１レジスタ（７）と、
デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）をリセット信号として用い、デジタル映像信号の水平同期信号のパルス信号（ＨＢＫ＿ＰＳ）の周期の数をカウントする第２カウンタ（２）と、
外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）をイネーブル信号として入力し、外部フレーム同期信号のパルス信号が入力された時点での第２カウンタのカウンタ値を保持する第２レジスタ（３）と、
第１カウンタによってカウントされるカウンタ値と、第１レジスタによって保持されるカウント値と一致する期間だけ、ＨＩＧＨ状態を表す信号（ＥＸＴ＿Ｈ＿Ａ）を生成する第１コンパレータ（９）と、
第２カウンタによってカウントされるカウンタ値と、第２レジスタによって保持されるカウント値と一致する期間だけ、ＨＩＧＨ状態を表す信号（ＥＸＴ＿Ｆ＿Ａ）を生成する第２コンパレータ（８）と、
第２コンパレータ（８）の信号（ＥＸＴ＿Ｆ＿Ａ）を、第１コンパレータ（９）の信号（ＥＸＴ＿Ｈ＿Ａ）のタイミングでラッチする第１フリップ・フロップ（１０）と、
第１コンパレータ（９）の信号（ＥＸＴ＿Ｈ＿Ａ）を、デジタル映像信号のクロックのタイミングでラッチする第２フリップ・フロップ（１１）と、
を備え、
第１フリップ・フロップ（１０）によってラッチされた信号（ＥＸＴ＿Ｆ）及び第２フリップ・フロップ（１１）によってラッチされた信号（ＥＸＴ＿Ｈ）が、外部同期信号の外部フレーム・タイミング信号及び外部水平タイミング信号として出力される、回路。
【請求項４】
位相差を測定する回路であって、該回路は、
外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）に位相同期するパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）を生成する手段（４）と、
デジタル映像信号のフレーム同期信号（ＦＲＭ）に位相同期するパルス信号（ＦＲＭ＿ＰＳ）を生成する手段（１）と、
デジタル映像信号の水平同期信号（ＨＢＫ）に位相同期するパルス信号（ＨＢＫ＿ＰＳ）を生成する手段（５）と、
外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）の位相が、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して、デジタル映像信号の水平同期信号（ＨＢＳ）の周期を単位として、何ラインだけ離れているかを測定する手段（６）（７）と、
外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）の位相が、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して、デジタル映像信号の水平同期信号（ＨＢＳ）の周期を単位として、何ドットだけ離れているかを測定する手段（２）（３）と、
を備える、回路。
【請求項５】
請求項４に記載の位相差を測定する回路を備えるウェーブ・フォーム・モニタであって、該ウェーブ・フォーム・モニタはさらに、
前記測定されたライン数及びドット数を記憶するメモリ手段を備え、
前記記憶されるライン数及びドット数がウェーブ・フォーム・モニタに表示される、ウェーブ・フォーム・モニタ。
【請求項６】
請求項５に記載のウェーブ・フォーム・モニタであって、該ウェーブ・フォーム・モニタはさらに、
第１入力として入力されるデジタル映像信号に関するライン数及びドット数と、第２入力として入力されるデジタル映像信号に関するライン数及びドット数との差を算出するＣＰＵを備え、
前記算出された差が、第１入力のデジタル映像信号と第２入力のデジタル映像信号との相対的な位相差として、ウェーブ・フォーム・モニタに表示される、ウェーブ・フォーム・モニタ。
【請求項７】
位相差を測定する回路であって、該回路は、
外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）の立ち上がりを検出する回路（４）であって、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）に位相同期するパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）を生成する回路（４）と、
デジタル映像信号のフレーム同期信号（ＦＲＭ）の立ち上がりを検出する回路（１）であって、デジタル映像信号のフレーム同期信号（ＦＲＭ）に位相同期するパルス信号（ＦＲＭ＿ＰＳ）を生成する回路（１）と、
デジタル映像信号の水平同期信号（ＨＢＫ）の立ち上がりを検出する回路（５）であって、デジタル映像信号の水平同期信号（ＨＢＫ）に位相同期するパルス信号（ＨＢＫ＿ＰＳ）を生成する回路（５）と、
デジタル映像信号の水平同期信号のパルス信号（ＨＢＳ＿ＰＳ）をリセット信号として用い、デジタル映像信号のクロック数をカウントするドッド位相差カウンタ（６）と、
外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）をイネーブル信号として入力し、外部フレーム同期信号のパルス信号が入力された時点でのドッド位相差カウンタのカウンタ値を保持するドッド位相差レジスタ（７）と、
デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）をリセット信号として用い、デジタル映像信号の水平同期信号のパルス信号（ＨＢＫ＿ＰＳ）の周期の数をカウントするライン位相差カウンタ（２）と、
外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）をイネーブル信号として入力し、外部フレーム同期信号のパルス信号が入力された時点でのライン位相差カウンタのカウンタ値を保持するライン位相差レジスタ（３）と、
を備える回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部同期基準信号から外部同期信号（外部フレーム同期信号及び外部水平同期信号）を生成する回路に関連する。外部同期信号は、例えば、デジタル映像信号（ＨＤ−ＳＤＩ又はＳＤ−ＳＤＩ）を波形表示する際にタイミング信号として用いられる。また、本発明は、外部同期信号を生成する過程において、外部同期基準信号とデジタル映像信号との位相差を測定する回路に関連する。
【背景技術】
【０００２】
図１は、デジタル映像信号の流れを表す。図１に示すように、放送局においては、複数のデジタル映像信号が、複数の映像信号出力器１１からスイッチャ１２に入力される。複数のデジタル映像信号のうちの１つのデジタル映像信号は、スイッチャによって、もう１つのデジタル映像信号に切り替えられる。切り替えられたデジタル映像信号（選択された１つのデジタル映像信号１４）が、スイッチャから出力される。このような状況において、切り替えられる前に選択されていたデジタル映像信号１３ａの位相は、切り替えられる後に選択されるデジタル映像信号１３ｂの位相と一致している必要がある。なぜならば、デジタル映像信号のそれぞれは、スイッチング・ポイントを有しており、スイッチング・ポイント以外のポイントでデジタル映像信号１３が切り替えられると、スイッチャから出力されるデジタル映像信号１４の映像が、切り替えられる毎に乱れてしまうからである。要するに、複数のデジタル映像信号１３間の位相が一致していると、複数のデジタル映像信号間のスイッチング・ポイントも一致し、その結果、１つのデジタル映像信号１３ａが、スイッチャによってもう１つのデジタル映像信号１３ｂに切り替えられるときに、スイッチャから出力されるデジタル映像信号１４の映像は、乱れない。
【０００３】
複数のデジタル映像信号間の位相を一致させるために、まず、各デジタル映像信号の位相を測定する必要がある。図２は、各デジタル映像信号の位相を測定するためのシステムの１例を表す。図２に示すように、外部基準同期信号２４（アナログ基準同期信号：水平同期信号と垂直同期信号が複合されている信号）が、外部基準同期生成器２１からウェーブ・フォーム・モニタ２２に入力される。ウェーブ・フォーム・モニタの信号処理回路２３において、外部フレーム同期信号（外部の垂直同期信号）が、外部基準同期信号２４から分離される。
【０００４】
また、２つのデジタル映像信号１３ａ及び１３ｂが、複数の映像信号出力器１１からウェーブ・フォーム・モニタ２２に入力される。ウェーブ・フォーム・モニタ２２において、デジタル映像信号１３ａ又は１３ｂの何れか一方が、信号処理回路２３に接続される。以下、デジタル映像信号１３ａが信号処理回路２３に接続されていると想定して、信号処理回路の動作を説明する。信号処理回路２３において、デジタル映像信号１３ａのクロック（パラレル・クロック：ＰＣＬＫ）が、デジタル映像信号１３ａから再生される。
【０００５】
信号処理回路２３において、外部基準同期信号２４の外部フレーム同期信号に位相同期する外部水平同期信号であって、デジタル映像信号１３ａの水平同期周期と同じ周期を持つ外部水平同期信号が、外部フレーム同期信号とデジタル映像信号１３ａのクロックとから生成される。このような信号処理は、以下の特許文献１又は２に開示されている。なお、外部フレーム同期信号は、特許文献１又は２のＳＤＴＶ信号の垂直同期信号に対応し、また、外部水平同期信号は、トリガ信号に対応する。
【０００６】
ウェーブ・フォーム・モニタ２２において、デジタル映像信号１３ａのフレーム同期信号（内部フレーム同期信号）及び水平同期信号（内部水平同期信号）の代わりに、外部フレーム同期信号及び外部水平同期信号を用いて、デジタル映像信号１３ａが波形表示される。このように内部同期信号の代わりに外部同期信号を用いることで、外部基準同期信号２４に対するデジタル映像信号１３ａの位相差が、デジタル映像信号１３ａの波形表示に反映される。デジタル映像信号１３ａの波形表示（例えば、デジタル映像信号１３ａの水平同期信号の起点）を観測することで、デジタル映像信号１３ａの位相を測定することができる。デジタル映像信号１３ａが、ウェーブ・フォーム・モニタ２２に波形表示されるとき、一般に、マーカーの位置を調整して、デジタル映像信号１３ａの水平同期信号の起点にマーカーを一致させる。
【０００７】
次に、デジタル映像信号１３ａの代わりに、１３ｂが、信号処理回路２３に接続される。デジタル映像信号１３ａの信号処理と同様にして、外部フレーム同期信号及び外部水平同期信号を用いて、デジタル映像信号１３ｂが波形表示される。外部基準同期信号２４に対するデジタル映像信号１３ｂの位相差が、デジタル映像信号１３ｂの波形表示に反映される。デジタル映像信号１３ｂの波形表示（例えば、デジタル映像信号１３ｂの水平同期信号の起点）を観測することで、デジタル映像信号１３ｂの位相を測定することができる。このとき、デジタル映像信号１３ｂの水平同期信号の起点と、デジタル映像信号１３ａの水平同期信号の起点に一致するマーカーとを観測することにより、デジタル映像信号１３ａと１３ｂとの相対的な位相差を測定することができる。
【０００８】
このような状況において、デジタル映像信号１３ｂの位相を、図示されていない位相調整器（例えば、映像信号出力器１１の内部の位相調整回路、映像信号出力器１１とウェーブ・フォーム・モニタ２２との間に接続される位相調整器など）  を用いて調整することができる。デジタル映像信号１３ｂの位相を、ウェーブ・フォーム・モニタ２２を見ながら調整して、複数のデジタル映像信号（１３ａ、１３ｂ）間の位相を一致させることができる。
【特許文献１】特開平１１−２１５４４７号公報
【特許文献２】米国特許第６１３０７０８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、外部同期基準信号とデジタル映像信号との位相差を容易に測定する回路を提供することにある。
本発明のもう１つの目的は、外部同期基準信号とデジタル映像信号との位相差を利用して、外部同期信号（外部フレーム同期信号及び外部水平同期信号）を生成する回路を提供することにある。言い換えれば、本発明のもう１つの目的は、外部水平同期信号の新規な生成手法を提供し、外部フレーム同期信号を再度生成する手法を提供することにある。
【００１０】
本発明の他の目的は、特許請求の範囲、発明の詳細な説明および図面を参照することにより、当業者にとって、明らかになるであろう。
【課題を解決するための手段】
【００１１】
本発明の外部同期信号を生成する回路は、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）並びにデジタル映像信号のフレーム同期信号（ＦＲＭ）及び水平同期信号（ＨＢＫ）を入力する手段と、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）とデジタル映像信号のフレーム同期信号（ＦＲＭ）との位相差を測定する手段と、デジタル映像信号の水平同期信号（ＨＢＫ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｈ）であって、デジタル映像信号のフレーム同期信号（ＦＲＭ）を基準として、前記測定された位相差を有する信号（ＥＸＴ＿Ｈ）を生成する手段と、デジタル映像信号のフレーム同期信号（ＦＲＭ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｆ）であって、デジタル映像信号のフレーム同期信号（ＦＲＭ）を基準として、前記測定された位相差を有する信号（ＥＸＴ＿Ｆ）を生成する手段と、を備え、前記生成された信号（ＥＸＴ＿Ｆ）及び（ＥＸＴ＿Ｈ）が、外部同期信号の外部フレーム・タイミング信号及び外部水平タイミング信号として出力される。
【００１２】
具体的には、外部同期信号を生成する回路は、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）の立ち上がりを検出する回路（４）であって、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）に位相同期するパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）を生成する回路（４）と、デジタル映像信号のフレーム同期信号（ＦＲＭ）の立ち上がりを検出する回路（１）であって、デジタル映像信号のフレーム同期信号（ＦＲＭ）に位相同期するパルス信号（ＦＲＭ＿ＰＳ）を生成する回路（１）と、デジタル映像信号の水平同期信号（ＨＢＫ）の立ち上がりを検出する回路（５）であって、デジタル映像信号の水平同期信号（ＨＢＫ）に位相同期するパルス信号（ＨＢＫ＿ＰＳ）を生成する回路（５）と、デジタル映像信号の水平同期信号のパルス信号（ＨＢＳ＿ＰＳ）をリセット信号として用い、デジタル映像信号のクロック数をカウントする第１カウンタ（６）と、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）をイネーブル信号として入力し、外部フレーム同期信号のパルス信号が入力された時点での第１カウンタのカウンタ値を保持する第１レジスタ（７）と、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）をリセット信号として用い、デジタル映像信号の水平同期信号のパルス信号（ＨＢＫ＿ＰＳ）の周期の数をカウントする第２カウンタ（２）と、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）をイネーブル信号として入力し、外部フレーム同期信号のパルス信号が入力された時点での第２カウンタのカウンタ値を保持する第２レジスタ（３）と、第１カウンタによってカウントされるカウンタ値と、第１レジスタによって保持されるカウント値と一致する期間だけ、ＨＩＧＨ状態を表す信号（ＥＸＴ＿Ｈ＿Ａ）を生成する第１コンパレータ（９）と、第２カウンタによってカウントされるカウンタ値と、第２レジスタによって保持されるカウント値と一致する期間だけ、ＨＩＧＨ状態を表す信号（ＥＸＴ＿Ｆ＿Ａ）を生成する第２コンパレータ（８）と、第２コンパレータ（８）の信号（ＥＸＴ＿Ｆ＿Ａ）を、第１コンパレータ（９）の信号（ＥＸＴ＿Ｈ＿Ａ）のタイミングでラッチする第１フリップ・フロップ（１０）と、第１コンパレータ（９）の信号（ＥＸＴ＿Ｈ＿Ａ）を、デジタル映像信号のクロックのタイミングでラッチする第２フリップ・フロップ（１１）と、を備える。
【００１３】
本発明の位相差を測定する回路は、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）に位相同期するパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）を生成する手段（４）と、デジタル映像信号のフレーム同期信号（ＦＲＭ）に位相同期するパルス信号（ＦＲＭ＿ＰＳ）を生成する手段（１）と、デジタル映像信号の水平同期信号（ＨＢＫ）に位相同期するパルス信号（ＨＢＫ＿ＰＳ）を生成する手段（５）と、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）の位相が、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して、デジタル映像信号の水平同期信号（ＨＢＳ）の周期を単位として、何ラインだけ離れているかを測定する手段（６）（７）と、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）の位相が、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して、デジタル映像信号の水平同期信号（ＨＢＳ）の周期を単位として、何ドットだけ離れているかを測定する手段（２）（３）と、を備える。
【００１４】
本発明のウェーブ・フォーム・モニタは、位相差を測定する回路と、前記測定されたライン数及びドット数を記憶するメモリ手段とを備え、前記記憶されるライン数及びドット数が、ウェーブ・フォーム・モニタに表示される。
【００１５】
ウェーブ・フォーム・モニタはさらに、第１入力として入力されるデジタル映像信号に関するライン数及びドット数と、第２入力として入力されるデジタル映像信号に関するライン数及びドット数との差を算出するＣＰＵを備え、前記算出された差が、第１入力のデジタル映像信号と第２入力のデジタル映像信号との相対的な位相差として、ウェーブ・フォーム・モニタに表示される。
【発明を実施するための最良の形態】
【００１６】
図３は、本発明の外部同期信号生成回路および位相差測定回路を備える、ウェーブ・フォーム・モニタの信号処理回路の一部の概略ブロック図である。図２及び図３に参照すると、外部基準同期信号２４（ＥＸＴ＿ＲＥＦ＿ＳＩＧＮＡＬ）が、信号処理回路２３のシンクセパレータ３１に入力される。外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）は、シンクセパレータによって、外部基準同期信号２４（ＥＸＴ＿ＲＥＦ＿ＳＩＧＮＡＬ）から分離される。
【００１７】
信号処理回路２３において、信号処理回路２３において、クロック（ＰＣＬＫ）が、デジタル映像信号から再生され、クロック（ＰＣＬＫ）及びデジタル映像信号から、デジタル映像信号１３の水平同期信号（ＨＢＫ）、フレーム同期信号（ＦＲＭ）が生成される。
【００１８】
外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）並びにデジタル映像信号の水平同期信号（ＨＢＫ）、フレーム同期信号（ＦＲＭ）及びクロック（ＰＣＬＫ）は、本発明の外部同期信号生成回路および位相差測定回路３２に入力される。外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）とデジタル映像信号のフレーム同期信号（ＦＲＭ）との位相差、即ち、外部基準同期信号（ＥＸＴ＿ＲＥＦ＿ＳＩＧＮＡＬ）とデジタル映像信号のフレーム同期信号（ＦＲＭ）との位相差は、位相差測定回路によって、測定される。また、外部フレーム同期信号（又は外部同期基準信号）に位相同期する外部水平タイミング信号（ＥＸＴ＿Ｈ）及び外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）は、外部同期信号生成回路によって、生成される。なお、ウェーブ・フォーム・モニタにおいて、外部水平タイミング信号（ＥＸＴ＿Ｈ）及び外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）を用いて、デジタル映像信号が波形表示される。
【００１９】
図４は、本発明の外部同期信号生成回路および位相差測定回路の具体的なブロック図であり、図５は、本発明の外部同期信号生成回路および位相差測定回路の中で処理又は生成される信号のタイミング図の１例である。
【００２０】
なお、タイミング図を簡略化するために、図５において、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）の周期は、デジタル映像信号のフレーム同期信号（ＦＲＭ）の周期と同じであり、デジタル映像信号のクロック（ＰＣＬＫ）の周期の２５倍（即ち２５クロック）である。また、デジタル映像信号の水平同期信号（ＨＢＫ）の周期は、デジタル映像信号のクロック（ＰＣＬＫ）の周期の５倍（即ち５クロック）である。さらに、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）の位相は、デジタル映像信号のフレーム同期信号（ＦＲＭ）の位相と一致している。
【００２１】
（位相差測定回路）
位相差測定回路は、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）に位相同期する信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）であって、デジタル映像信号の1クロック周期分のパルス幅を持つパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）を生成する手段（４）を備える。外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）に位相同期するパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）を生成する手段（４）は、具体的には、立ち上がり検出回路（ＲＩＳＥ  ＥＤＧＥ  ＤＥＴＥＣＴ）であり、その回路には、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）及びデジタル映像信号のクロック（ＰＣＬＫ）が入力され、また、その回路から、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）の立ち上がりが検出される毎に、パルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）が出力される（図５を参照）。
【００２２】
また、位相差測定回路は、デジタル映像信号のフレーム同期信号（ＦＲＭ）に位相同期する信号（ＦＲＭ＿ＰＳ）であって、デジタル映像信号の1クロック周期分のパルス幅を持つパルス信号（ＦＲＭ＿ＰＳ）を生成する手段（１）を備える。デジタル映像信号のフレーム同期信号（ＦＲＭ）に位相同期するパルス信号（ＦＲＭ＿ＰＳ）を生成する手段（１）は、具体的には、立ち上がり検出回路（ＲＩＳＥ  ＥＤＧＥ  ＤＥＴＥＣＴ）であり、その回路には、デジタル映像信号のフレーム同期信号（ＦＲＭ）及びクロック（ＰＣＬＫ）が入力され、また、その回路から、デジタル映像信号のフレーム同期信号（ＦＲＭ）の立ち上がりが検出される毎に、パルス信号（ＦＲＭ＿ＰＳ）が出力される（図５を参照）。
【００２３】
さらに、位相差測定回路は、デジタル映像信号の水平同期信号（ＨＢＫ）に位相同期する信号（ＨＢＫ＿ＰＳ）であって、デジタル映像信号1クロック周期分のパルス幅を持つパルス信号（ＨＢＫ＿ＰＳ）を生成する手段（５）を備える。デジタル映像信号の水平同期信号（ＨＢＫ）に位相同期するパルス信号（ＨＢＫ＿ＰＳ）を生成する手段（５）は、具体的には、立ち上がり検出回路（ＲＩＳＥ  ＥＤＧＥ  ＤＥＴＥＣＴ）であり、その回路には、デジタル映像信号の水平同期信号（ＨＢＫ）及びクロック（ＰＣＬＫ）が入力され、また、その回路から、デジタル映像信号の水平同期信号（ＨＢＫ）の立ち上がりが検出される毎に、パルス信号（ＨＢＫ＿ＰＳ）が出力される（図５を参照）。
【００２４】
位相差測定回路はさらに、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）とデジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）との位相差を測定する手段（６）（７）（２）（３）を備える。具体的には、位相差を測定する手段（６）（７）（２）（３）は、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）の位相が、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して、デジタル映像信号の水平同期信号（ＨＢＳ）の周期を単位として、どのくらい離れているか、即ち、何ライン何ドットだけ離れているかを測定する。即ち、位相差を測定する手段（６）（７）（２）（３）は、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）の位相が、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して、何ラインだけ離れているかを測定（２）（３）し、何ドットだけ離れているかを測定（６）（７）する。
【００２５】
より具体的には、位相差を測定する手段（６）（７）（２）（３）は、ドット位相差カウンタ（ＤＯＴ  ＰＨＡＳＥ  ＣＯＵＮＴＥＲ）と、ドット位相差レジスタ（ＤＯＴ  ＰＨＡＳＥ  ＲＥＧＩＳＴＥＲ）と、ライン位相差カウンタ（ＬＩＮＥ  ＰＨＡＳＥ  ＣＯＵＮＴＥＲ）と、ライン位相差レジスタ（ＬＩＮＥ  ＰＨＡＳＥ  ＲＥＧＩＳＴＥＲ）とを備える。
【００２６】
ドット位相差カウンタ（ＤＯＴ  ＰＨＡＳＥ  ＣＯＵＮＴＥＲ）は、デジタル映像信号の水平同期信号のパルス信号（ＨＢＳ＿ＰＳ）をリセット信号として入力し、デジタル映像信号のクロック（ＰＣＬＫ）を入力してカウントし、そのカウント値をドット位相差レジスタ（ＤＯＴ  ＰＨＡＳＥ  ＲＥＧＩＳＴＥＲ）に出力する。図５の例において、ドット位相差カウンタ（ＤＯＴ  ＰＨＡＳＥ  ＣＯＵＮＴＥＲ）に、デジタル映像信号の水平同期信号のパルス信号（ＨＢＳ＿ＰＳ）が入力されてから１クロック又は１ドットだけ経過した後に、ドット位相差カウンタは、カウンタ値を「０」にリセットし；１クロック又は１ドットだけさらに経過した後に、ドット位相差カウンタは、カウンタ値を「１」にカウントし；１クロック又は１ドットだけさらに経過した後に、ドット位相差カウンタは、カウンタ値を「２」にカウントし；１クロック又は１ドットだけさらに経過した後に、ドット位相差カウンタは、カウンタ値を「３」にカウントし；１クロック又は１ドットだけさらに経過した後にデジタル映像信号の水平同期信号のパルス信号（ＨＢＳ＿ＰＳ）が入力され、ドット位相差カウンタは、カウンタ値を「４」にカウントし；デジタル映像信号の水平同期信号のパルス信号（ＨＢＳ＿ＰＳ）が入力されてから１クロック又は１ドットだけさらに経過した後に、ドット位相差カウンタは、カウンタ値を「０」にリセットする。
【００２７】
ドット位相差レジスタ（ＤＯＴ  ＰＨＡＳＥ  ＲＥＧＩＳＴＥＲ）は、デジタル映像信号のクロック（ＰＣＬＫ）を動作クロックとして入力し、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）をイネーブル信号として入力し、ドット位相差カウンタからカウンタ値を入力し、外部フレーム同期信号のパルス信号が入力された時点でのカウンタ値を、保持して出力する。図５の例において、ドット位相差レジスタに、外部フレーム同期信号のパルス信号が入力されたとき、ドット位相差カウンタは、カウンタ値を「４」にカウントしているので、ドット位相差レジスタは、カウンタ値「４」を保持する。
【００２８】
上述のように、ドット位相差レジスタによって保持されるカウンタ値は、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）の位相が、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して、デジタル映像信号の水平同期信号（ＨＢＳ）の周期を単位として、何ドットだけ離れているかを意味している。図５の例において、ドット位相差レジスタによって保持されるカウンタ値「４」は、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）の位相が、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して、「０」ドットだけ離れていることを意味する。なお、仮に、ドット位相差レジスタによって保持されるカウンタ値が「０」、「１」、「２」及び「３」を表しているとすれば、それらのカウンタ値は、それぞれ、「１」、「２」、「３」及び「４」ドットだけ離れていることを意味する。
【００２９】
ライン位相差カウンタ（ＬＩＮＥ  ＰＨＡＳＥ  ＣＯＵＮＴＥＲ）は、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）をリセット信号として入力し、デジタル映像信号の水平同期信号のパルス信号（ＨＢＫ＿ＰＳ）をイネーブル信号として入力し、デジタル映像信号のクロック（ＰＣＬＫ）を動作クロックとして入力し、デジタル映像信号の水平同期信号のパルス信号（ＨＢＫ＿ＰＳ）をカウントし、そのカウント値をライン位相差レジスタ（ＬＩＮＥ  ＰＨＡＳＥ  ＲＥＧＩＳＴＥＲ）に出力する。図５の例において、ライン位相差カウンタ（ＬＩＮＥ  ＰＨＡＳＥ  ＣＯＵＮＴＥＲ）に、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）及び水平同期信号のパルス信号（ＨＢＫ＿ＰＳ）が入力されてから１クロック又は１ドットだけ経過した後に、ライン位相差カウンタは、カウンタ値を「０」にリセットし；その後にデジタル映像信号の水平同期信号のパルス信号（ＨＢＫ＿ＰＳ）が入力されてから１クロック又は１ドットだけ経過した後に、ライン位相差カウンタは、カウンタ値を「１」にカウントし；その後にデジタル映像信号の水平同期信号のパルス信号（ＨＢＫ＿ＰＳ）がさらに入力されてから１クロック又は１ドットだけ経過した後に、ライン位相差カウンタは、カウンタ値を「２」にカウントし；その後にデジタル映像信号の水平同期信号のパルス信号（ＨＢＫ＿ＰＳ）がさらに入力されてから１クロック又は１ドットだけ経過した後に、ライン位相差カウンタは、カウンタ値を「３」にカウントし；その後にデジタル映像信号の水平同期信号のパルス信号（ＨＢＫ＿ＰＳ）がさらに入力されてから１クロック又は１ドットだけ経過した後に、ライン位相差カウンタは、カウンタ値を「４」にカウントし；その後にデジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）及び水平同期信号のパルス信号（ＨＢＫ＿ＰＳ）が入力されてから１クロック又は１ドットだけさらに経過した後に、ライン位相差カウンタは、カウンタ値を「０」にリセットする。
【００３０】
ライン位相差レジスタ（ＬＩＮＥ  ＰＨＡＳＥ  ＲＥＧＩＳＴＥＲ）は、デジタル映像信号のクロック（ＰＣＬＫ）を動作クロックとして入力し、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）をイネーブル信号として入力し、ライン位相差カウンタからカウンタ値を入力し、外部フレーム同期信号のパルス信号が入力された時点でのカウンタ値を、保持して出力する。図５の例において、ドット位相差レジスタに、外部フレーム同期信号のパルス信号が入力されたとき、ライン位相差カウンタは、カウンタ値を「４」にカウントしているので、ライン位相差レジスタは、カウンタ値「４」を保持する。
【００３１】
上述のように、ライン位相差レジスタによって保持されるカウンタ値は、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）の位相が、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して、デジタル映像信号の水平同期信号（ＨＢＳ）の周期を単位として、何ラインだけ離れているかを意味している。図５の例において、ライン位相差レジスタによって保持されるカウンタ値「４」は、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）の位相が、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して、「０」ラインだけ離れていることを意味する。なお、仮に、ドッド位相差レジスタによって保持されるカウンタ値が「４」を表し、且つライン位相差レジスタによって保持されるカウンタ値が「０」、「１」、「２」及び「３」を表しているとすれば、それらのカウンタ値は、それぞれ、「１」、「２」、「３」及び「４」ラインだけ離れていることを意味する。（仮に、ドッド位相差レジスタによって保持されるカウンタ値が「４」を表さず、且つライン位相差レジスタによって保持されるカウンタ値が「０」、「１」、「２」、「３」及び「４」を表しているとすれば、それらのカウンタ値は、それぞれ、「０」、「１」、「２」、「３」及び「４」ラインだけ離れていることを意味する（図６及びその説明を参照）。）
（外部同期信号生成回路）
外部同期信号生成回路の説明を簡略化するため、ドッド位相差レジスタによって保持されるカウンタ値を調整する手段（１３）及びライン位相差レジスタによって保持されるカウンタ値を調整する手段（１２）を省略する。
【００３２】
外部同期信号生成回路は、デジタル映像信号の水平同期信号（ＨＢＫ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｈ＿Ａ）であって、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）の位相がデジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して離れているドッド数に基づいて、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して、位相シフトさせられた信号（ＥＸＴ＿Ｈ＿Ａ）を生成する手段（９）を備える。デジタル映像信号の水平同期信号（ＨＢＫ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｈ＿Ａ）を生成する手段（９）は、具体的には、ドッド位相差カウンタによってカウントされるカウンタ値と、ドッド位相差レジスタによって保持されるカウント値とが一致するときに、ＨＩＧＨ状態を表す信号（ＥＸＴ＿Ｈ＿Ａ）を出力するコンパレータ（ＤＯＴ  ＣＯＭＰＡＲＡＴＯＲ）である。そのコンパレータには、ドッド位相差カウンタによってカウントされるカウンタ値と、ドッド位相差レジスタによって保持されるカウント値とが入力され、また、デジタル映像信号のクロック（ＰＣＬＫ）が動作クロックとして入力される。そのコンパレータから、ドッド位相差カウンタによってカウントされるカウンタ値と、ドッド位相差レジスタによって保持されるカウント値と一致する期間だけ、ＨＩＧＨ状態を表す信号が出力され、残りの期間には、ＬＯＷ状態を表す信号が出力される。図５の例において、ドッド位相差カウンタ（ＤＯＴ  ＰＨＡＳＥ  ＣＯＵＮＴＥＲ）のカウンタ値「４」と、ドッド位相差レジスタ（ＤＯＴ  ＰＨＡＳＥ  ＲＥＧＩＳＴＥＲ）のカウント値「４」とが一致してから１クロック又は１ドットだけ経過した後に、カウンタ値「４」がカウントされる期間（１クロック）だけ、ＨＩＧＨ状態を表す信号（ＥＸＴ＿Ｈ＿Ａ）が生成される。
【００３３】
また、外部同期信号生成回路は、デジタル映像信号のフレーム同期信号（ＦＲＭ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｆ＿Ａ）であって、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）の位相がデジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して離れているライン数に基づいて、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して、位相シフトさせられた信号（ＥＸＴ＿Ｆ＿Ａ）を生成する手段（８）を備える。デジタル映像信号のフレーム同期信号（ＦＲＭ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｆ＿Ａ）を生成する手段（８）は、具体的には、ライン位相差カウンタによってカウントされるカウンタ値と、ライン位相差レジスタによって保持されるカウント値とが一致するときに、ＨＩＧＨ状態を表す信号（ＥＸＴ＿Ｆ＿Ａ）を出力するコンパレータ（ＬＩＮＥ  ＣＯＭＰＡＲＡＴＯＲ）である。そのコンパレータには、ライン位相差カウンタによってカウントされるカウンタ値と、ライン位相差レジスタによって保持されるカウント値とが入力され、また、デジタル映像信号のクロック（ＰＣＬＫ）が動作クロックとして入力される。そのコンパレータから、ライン位相差カウンタによってカウントされるカウンタ値と、ライン位相差レジスタによって保持されるカウント値と一致する期間だけ、ＨＩＧＨ状態を表す信号が出力され、残りの期間には、ＬＯＷ状態を表す信号が出力される。図５の例において、ライン位相差カウンタ（ＬＩＮＥ  ＰＨＡＳＥ  ＣＯＵＮＴＥＲ）のカウンタ値「４」と、ライン位相差レジスタ（ＬＩＮＥ  ＰＨＡＳＥ  ＲＥＧＩＳＴＥＲ）のカウント値「４」とが一致してから１クロック又は１ドットだけ経過した後に、カウンタ値「４」がカウントされる期間（５クロック）だけ、ＨＩＧＨ状態を表す信号（ＥＸＴ＿Ｆ＿Ａ）が生成される。
【００３４】
ところで、デジタル映像信号のフレーム同期信号（ＦＲＭ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｆ＿Ａ）には、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）と、デジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）との位相差が、完全に反映されていない。即ち、デジタル映像信号のフレーム同期信号（ＦＲＭ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｆ＿Ａ）には、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）の位相がデジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して離れているライン数だけが、反映されている。
【００３５】
従って、外部同期信号生成回路は、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）の位相がデジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して離れているドット数に基づいて、デジタル映像信号のフレーム同期信号（ＦＲＭ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｆ＿Ａ）を、位相シフトさせる手段（１０）を備える。デジタル映像信号のフレーム同期信号（ＦＲＭ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｆ＿Ａ）を位相シフトさせる手段（１０）は、具体的には、フリップ・フロップ（Ｆ／Ｆ）である。そのフリップ・フロップ（Ｆ／Ｆ）には、コンパレータ（ＬＩＮＥ  ＣＯＭＰＡＲＡＴＯＲ）の信号（ＥＸＴ＿Ｆ＿Ａ）が入力され、デジタル映像信号のクロック（ＰＣＬＫ）が動作クロックとして入力され、コンパレータ（ＤＯＴ  ＣＯＭＰＡＲＡＴＯＲ）の信号（ＥＸＴ＿Ｈ＿Ａ）がイネーブル信号として入力される。そのフリップ・フロップ（Ｆ／Ｆ）は、コンパレータ（ＬＩＮＥ  ＣＯＭＰＡＲＡＴＯＲ）の信号（ＥＸＴ＿Ｆ＿Ａ）を、コンパレータ（ＤＯＴ  ＣＯＭＰＡＲＡＴＯＲ）の信号（ＥＸＴ＿Ｈ＿Ａ）のタイミングでラッチする。
【００３６】
デジタル映像信号のフレーム同期信号（ＦＲＭ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｆ＿Ａ）を位相シフトさせる手段（１０）によって出力される信号は、外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）であり、外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）には、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）の位相がデジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）の位相に対して離れているライン数及びドッド数の双方が、反映されている。図５の例において、外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）は、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）に対して、０ライン２ドットの位相差（０ライン０ドッドの位相差及び２ドットの位相差）を有している。０ライン０ドッドの位相差は、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）とデジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）との位相差であり、２ドットの位相差は、コンパレータ（ＬＩＮＥ  ＣＯＭＰＡＲＡＴＯＲ）による１クロック又は１ドットの遅れ及びフリップ・フロップ（Ｆ／Ｆ）による１クロック又は１ドットの遅れである。
【００３７】
ところで、デジタル映像信号の水平同期信号（ＨＢＫ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｈ＿Ａ）を生成する手段（９）によって出力される信号（ＥＸＴ＿Ｈ＿Ａ）の位相は、外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）の位相と一致している必要がある。言い換えれば、信号（ＥＸＴ＿Ｈ＿Ａ）は、１クロック又は１ドットの位相遅れを有する必要がある。
【００３８】
従って、外部同期信号生成回路は、デジタル映像信号の水平同期信号（ＨＢＫ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｈ＿Ａ）を、位相シフトさせる手段（１１）を備える。デジタル映像信号の水平同期信号（ＨＢＫ）の周期と同じ周期を持つ信号（ＥＸＴ＿Ｈ＿Ａ）を位相シフトさせる手段（１１）は、具体的には、フリップ・フロップ（Ｆ／Ｆ）である。そのフリップ・フロップ（Ｆ／Ｆ）には、コンパレータ（ＤＯＴ  ＣＯＭＰＡＲＡＴＯＲ）の信号（ＥＸＴ＿Ｈ＿Ａ）が入力され、デジタル映像信号のクロック（ＰＣＬＫ）が動作クロックとして入力される。そのフリップ・フロップ（Ｆ／Ｆ）は、コンパレータ（ＤＯＴ  ＣＯＭＰＡＲＡＴＯＲ）の信号（ＥＸＴ＿Ｆ＿Ａ）を、１クロック又は１ドットの位相だけ位相シフトさせ、外部水平タイミング信号（ＥＸＴ＿Ｈ）として出力する。
【００３９】
上述のように、外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）及び外部水平タイミング信号（ＥＸＴ＿Ｈ）は、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）に対して、外部同期信号生成回路の遅延による２ドットの位相差を有している。
【００４０】
従って、外部同期信号生成回路は、外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）及び外部水平タイミング信号（ＥＸＴ＿Ｈ）を位相シフトさせる手段（１２）（１３）を備えてもよい。外部同期信号生成回路の遅延による２ドットの位相差を取り除くために、外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）及び外部水平タイミング信号（ＥＸＴ＿Ｈ）を位相シフトさせる手段（１３）は、具体的には、ドッド位相差レジスタ（７）によって保持されるカウンタ値を調整し、その値をコンパレータ（ＤＯＴ  ＣＯＭＰＡＲＡＴＯＲ）に渡す手段（１３）である。その手段（１３）は、ＣＰＵ又はハードウェアによって構成され、ドッド位相差レジスタ（７）によって保持されるカウンタ値は、外部同期信号生成回路の遅延による２ドットだけ減算され、コンパレータ（ＤＯＴ  ＣＯＭＰＡＲＡＴＯＲ）に出力される。図５の例を参照することによって、当業者は、コンパレータ（ＤＯＴ  ＣＯＭＰＡＲＡＴＯＲ）によって出力される信号（ＥＸＴ＿Ｈ＿Ａ）が、外部同期信号生成回路がドッド位相差レジスタ（７）によって保持されるカウンタ値を調整する手段（１３）を備える前と比べて、２ドットの位相差だけ進むことを容易に理解できるであろう。この結果、外部同期信号生成回路は、外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）及び外部水平タイミング信号（ＥＸＴ＿Ｈ）の双方が、２ドットの位相差だけ進むことを容易に理解できるであろう。
【００４１】
なお、仮に、外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）及び外部水平タイミング信号（ＥＸＴ＿Ｈ）が、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）に対して、外部同期信号生成回路の遅延以外による位相差（システム全体による位相差）を有しているとすれば、その位相差を取り除くように、ドッド位相差レジスタ（７）によって保持されるカウンタ値が調整される。また、その位相差（システム全体による位相差）が、ドット単位の位相差だけでなく、ライン単位の位相差も有する場合、外部同期信号生成回路は、ライン位相差レジスタ（３）によって保持されるカウンタ値を調整し、その値をコンパレータ（ＬＩＮＥ  ＣＯＭＰＡＲＡＴＯＲ）に渡す手段（１２）を備えることができる。その手段（１２）は、ＣＰＵ又はハードウェアによって構成される。
【００４２】
図６は、本発明の外部同期信号生成回路および位相差測定回路の中で処理又は生成される信号のタイミング図のもう１つの例である。タイミング図を簡略化するために、図５と同様に、図６において、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）の周期は、デジタル映像信号のフレーム同期信号（ＦＲＭ）の周期と同じであり、デジタル映像信号のクロック（ＰＣＬＫ）の周期の２５倍（即ち２５クロック）である。また、デジタル映像信号の水平同期信号（ＨＢＫ）の周期は、デジタル映像信号のクロック（ＰＣＬＫ）の周期の５倍（即ち５クロック）である。
【００４３】
図５と異なり、図６において、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）の位相は、デジタル映像信号のフレーム同期信号（ＦＲＭ）の位相と比べて、２ライン４ドットだけ遅れている。
【００４４】
図６の例において、ドット位相差レジスタ（ＤＯＴ  ＰＨＡＳＥ  ＲＥＧＩＳＴＥＲ）は、カウンタ値「３」を保持し、その値は、４ドッドの位相差を表している。また、ライン位相差レジスタ（ＬＩＮＥ  ＰＨＡＳＥ  ＲＥＧＩＳＴＥＲ）は、カウンタ値「２」を保持する。ドッド位相差レジスタによって保持されるカウンタ値が「４」を表していないので、ライン位相差レジスタによって保持されるカウンタ値「２」は、２ラインの位相差を表している。
【００４５】
図６の例において、外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）は、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）に対して、３ライン１ドット又は２ライン２ドッドの位相差（２ライン４ドッドの位相差及び２ドットの位相差）を有している。２ライン４ドッドの位相差は、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）とデジタル映像信号のフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）との位相差であり、２ドットの位相差は、コンパレータ（ＬＩＮＥ  ＣＯＭＰＡＲＡＴＯＲ）による１クロック又は１ドットの遅れ及びフリップ・フロップ（Ｆ／Ｆ）による１クロック又は１ドットの遅れである。
【００４６】
外部同期信号生成回路は、外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）及び外部水平タイミング信号（ＥＸＴ＿Ｈ）を位相シフトさせる手段（１２）（１３）を備えてなくてもよい。外部同期信号生成回路が、外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）及び外部水平タイミング信号（ＥＸＴ＿Ｈ）を位相シフトさせる手段（１２）（１３）を備えない場合、外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）及び外部水平タイミング信号（ＥＸＴ＿Ｈ）は、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）に対して、外部同期信号生成回路の遅延による２ドットの位相差を有する。言い換えれば、外部同期信号生成回路から出力される外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）及び外部水平タイミング信号（ＥＸＴ＿Ｈ）は、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）と一定の位相差を持って位相同期する。従って、外部同期信号生成回路が、外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）及び外部水平タイミング信号（ＥＸＴ＿Ｈ）を位相シフトさせる手段（１２）（１３）を備えるか否かに拘わらず、当業者によって、外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）及び外部水平タイミング信号は、それぞれ、外部基準信号（外部フレーム同期信号及び外部水平同期信号）として利用し、デジタル映像信号の波形表示に使用されることを理解できるであろう。
【００４７】
（本発明の特徴の１つ）
本発明の外部同期信号生成回路の特徴の１つは、外部基準同期信号２４（ＥＸＴ＿ＲＥＦ＿ＳＩＧＮＡＬ）のフレーム周波数（フレーム周期）とデジタル映像信号１３のフレーム周波数（フレーム周期）とが異なる場合であっても、外部フレーム・タイミング信号（ＥＸＴ＿Ｆ）を生成できる点である。なぜならば、本発明の外部同期信号生成回路は、外部基準同期信号２４から外部フレーム同期信号を再度生成するからである。上述の特許文献１又は２に開示されている信号処理は、外部水平同期信号（トリガ信号）のみを生成している。
【００４８】
外部基準同期信号２４（ＥＸＴ＿ＲＥＦ＿ＳＩＧＮＡＬ）のフレーム周波数（フレーム周期）とデジタル映像信号１３のフレーム周波数（フレーム周期）とが異なる場合、シンクセパレータ３１は、外部基準同期信号に多重されている１０フィールド・リファレンス番号（＝フィールドＩＤ）を抽出し、所定の１つのフィールドＩＤのみを持つ外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）を分離する。１０フィールド・リファレンス番号は、外部基準同期信号に多重されているフィールドＩＤであり、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）の周期と映像信号１３のフレーム同期信号（ＦＲＭ）の周期との最小公倍数の周期で、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）が分離され得るように、外部基準同期信号に多重されている。例えば、デジタル映像信号がＨＤ−ＳＤＩ（フォーマット：例えば、１０８０ｐｓＦ／２３．９８、１０８０ｐ／２３．９８など）であり、外部基準同期信号がＮＴＳＣ（１０フィールドＩＤが多重されているＮＴＳＣ）である場合、デジタル映像信号のフレーム周波数は、２３．９８Ｈｚであり、外部基準同期信号のフレーム周波数は、２３．９８Ｈｚである。従って、外部基準同期信号の５フレーム分の周期は、デジタル映像信号の４フレーム分の周期と一致する。シンクセパレータ３１が、外部基準同期信号から、所定の１つのフィールドＩＤ（例えば、フィールドＩＤ＝１）のみを持つ外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）を分離すると、５フレーム中の１フレームのみが、位相差測定回路に出力される。言い換えれば、位相差測定回路には、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）の周期と映像信号１３のフレーム同期信号（ＦＲＭ）の周期との最小公倍数の周期で、外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）が入力される。当業者にとって、この外部フレーム同期信号（ＦＲＭ＿ＳＹＮＣ）によって生成される外部フレーム・タイミング信号及び外部水平タイミング信号は、それぞれ、外部基準信号（外部フレーム同期信号及び外部水平同期信号）として利用し、デジタル映像信号の波形表示に使用されることを理解できるであろう。
【００４９】
（本発明のもう１つの実施形態）
図７は、本発明の位相差測定回路の具体的なブロック図のもう１つの例を表す。図４のブロック図と比べて、図７の位相差測定回路は、メモリを備える。
【００５０】
まず、デジタル映像信号１３ａ及び１３ｂの何れか一方（例えば、１３ａ）が、例えばＡｃｈ入力として、ウェーブ・フォーム・モニタに入力されると、上述のように、位相差測定回路は、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）とデジタル映像信号１３ａのフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）との位相差を測定する手段（６）（７）（２）（３）を備えるので、その測定した位相差が、例えばＣＰＵによってメモリに記憶される。具体的には、ドット位相差レジスタ（７）及びライン位相差レジスタ（３）によって保持されるカウンタ値が、メモリに記憶され、ウェーブ・フォーム・モニタに表示される。
【００５１】
次に、デジタル映像信号１３ａ及び１３ｂの何れか他方（例えば、１３ｂ）が、例えばＢｃｈ入力として、ウェーブ・フォーム・モニタに入力される。同様に、外部フレーム同期信号のパルス信号（ＦＲＭ＿ＳＹＮＣ＿ＰＳ）とデジタル映像信号１３ｂのフレーム同期信号のパルス信号（ＦＲＭ＿ＰＳ）との位相差がメモリに記憶される。好ましくは、Ａｃｈ入力の位相差とＢｃｈ入力の位相差との相対的な差が、例えばＣＰＵによって計算され、メモリに記憶され、また、ウェーブ・フォーム・モニタに表示される。
【００５２】
このように、デジタル映像信号１３ａと１３ｂとの相対的な位相差を、数値（例えば、ライン数、ドット数）で表示することによって、相対的な位相差を容易に測定することができる。相対的な位相差を表す数値がゼロになるように、位相調整器によって、デジタル映像信号１３ａ又は１３ｂの位相が調整される。
【図面の簡単な説明】
【００５３】
【図１】デジタル映像信号の流れを表す。
【図２】各デジタル映像信号の位相を測定するためのシステムの１例を表す。
【図３】本発明の外部同期信号生成回路および位相差測定回路を備える、ウェーブ・フォーム・モニタの信号処理回路の一部の概略ブロック図である。
【図４】本発明の外部同期信号生成回路および位相差測定回路の具体的なブロック図である。
【図５】本発明の外部同期信号生成回路および位相差測定回路の中で処理又は生成される信号のタイミング図の１例である。
【図６】本発明の外部同期信号生成回路および位相差測定回路の中で処理又は生成される信号のタイミング図のもう１つの例である。
【図７】本発明の位相差測定回路の具体的なブロック図のもう１つの例である。
【図１】
2005278088.tif 000003
【図２】
2005278088.tif 000004
【図３】
2005278088.tif 000005
【図４】
2005278088.tif 000006
【図５】
2005278088.tif 000007
【図６】
2005278088.tif 000008
【図７】
2005278088.tif 000009