(57)【要約】【課題】  上下方向における輝度むらの抑制を低コストで実現できる電気光学装置、電気光学装置の駆動方法および電子機器を提供すること。【解決手段】  液晶表示装置は、高電位側と低電位側のリファレンス電位ＶｄａｃＨ，ＶｄａｃＬを抵抗分割しデジタル表示データの階調度に応じた電位のデータ信号を生成するＤ／Ａ変換器を備え、各画素に正極性と負極性のデータ信号を１フレームごとに交互に書き込む。ＶｄａｃＨ，ＶｄａｃＬの両方に１フレーム内で勾配を持たせる。負フィールドではその両方に時間ｔの経過に伴ってリニアに低下する勾配を持たせ、正フィールドではその両方に時間ｔの経過に伴ってリニアに上昇する勾配を持たせる。ＶｄａｃＨ，ＶｄａｃＬを抵抗分割した各電位が負フィールドでＬＣＣＯＭに対しリニアに低下し、正フィールドでＬＣＣＯＭに対しリニアに上昇する。上下方向における輝度むらが抑制される。【選択図】      図８
2005250383.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数の信号線の交差部に対応してマトリクス状に配置された複数の画素と、高電位側と低電位側のリファレンス電位を抵抗分割した複数の電位から、各画素のデジタル表示データの階調度に応じた電位を選択して各画素のデータ信号を生成するデジタル／アナログ変換器とを備え、各画素に設けたスイッチング素子を介して、各画素に正極性の前記データ信号と負極性の前記データ信号を１フレーム期間ごとに交互に書き込む電気光学装置において、
前記複数の走査線及び信号線をそれぞれ駆動する走査線駆動回路及び信号線駆動回路と、
前記リファレンス電位の少なくとも一方の電位に、１フレーム期間内で勾配を持たせるリファレンス電位生成手段と、を備えることを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置において、
前記リファレンス電位の少なくとも一方の電位に持たせる前記勾配は、前記複数の画素を含む表示領域に全黒の透過率と全白の透過率の略１／２輝度の透過率の中間調で表示がなされる場合に、１フレーム期間内で勾配を持たせるように設定されることを特徴とする電気光学装置。
【請求項３】
請求項１又は２に記載の電気光学装置において、
前記リファレンス電位生成手段は、前記複数の走査線を順に選択する垂直走査にそれぞれ同期した矩形波信号と三角波信号を合成し、合成した信号を前記リファレンス電位の一つとして前記デジタル／アナログ変換器へ出力する加算器を含むことを特徴とする電気光学装置。
【請求項４】
請求項３に記載の電気光学装置において、
前記走査線駆動回路用の電源電圧及び前記信号線駆動回路用の電源電圧等の各種電源電圧を生成して出力する電源回路と、前記走査線駆動回路及び信号線駆動回路を制御する制御回路とを更に含み、
前記電源回路内に前記加算器が設けられており、
前記制御回路は垂直走査にそれぞれ同期した前記矩形波信号と前記三角波信号を生成して前記加算器へ出力するように構成されていることを特徴とする電気光学装置。
【請求項５】
複数の走査線と複数の信号線の交差部に対応してマトリクス状に配置された複数の画素と、高電位側と低電位側のリファレンス電位を抵抗分割した複数の電位から、各画素のデジタル表示データの階調度に応じた電位を選択して各画素のデータ信号を生成するデジタル／アナログ変換器とを備え、各画素に設けたスイッチング素子を介して、各画素に正極性の前記データ信号と負極性の前記データ信号を１フレーム期間ごとに交互に書き込む電気光学装置の駆動方法において、
前記リファレンス電位の少なくとも一方の電位に、１フレーム期間内で勾配を持たせることを特徴とする電気光学装置の駆動方法。
【請求項６】
請求項１〜４のいずれか一つに記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置等の電気光学装置、電気光学装置の駆動方法および電子機器に関する。
【背景技術】
【０００２】
従来の電気光学装置として、マトリクス状に配置された複数の画素にそれぞれ薄膜トランジスタが設けられたアクティブマトリクス液晶表示装置で、各画素の画素電極と液晶を介して対向する対向電極の電位をフィールドごとに反転させるようにしたものが知られている（例えば、特許文献１の図４参照）。この液晶表示装置では、対向電極の電位をフィールドごとに反転させ、正極性のビデオ信号と負極性のビデオ信号がフィールドごとに交互に各画素に書き込まれ、液晶が交流駆動される。これにより、ビデオ信号などのデータ信号の振幅を小さくすることができ、低消費電力を実現できるなどの利点が得られる。
【０００３】
また、正極性のビデオ信号と負極性のビデオ信号とをフィールドごとに交互に各画素に書きむ駆動方式では、画面の上下方向で輝度むらが発生するが、この輝度むらを抑制する技術が知られている（例えば、特許文献２参照）。この従来技術では、フレームメモリの信号読出しラインをランダムにして、読み出したラインに対応させて走査電極駆動回路による走査電極（走査線）の走査順を設定する。つまり、走査の順番をランダムにすることによって、画面の上下方向における輝度むらを抑制するようにしている。
【特許文献１】特開平８―３３４７４１号公報
【特許文献２】特開平６−２６６３１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記特許文献２の従来技術では、複数の走査線をランダムに選択するように走査線駆動回路を駆動制御するとともに、ランダムに選択された走査線に接続された１行分の画素にデータ信号を書き込むように信号線駆動回路を駆動制御する必要がある。そのため、走査線駆動回路や信号線駆動回路の駆動制御が煩雑になり、製造コストが高くなってしまうという問題があった。
【０００５】
本発明は、このような従来の問題点に鑑みてなされたもので、その目的は、上下方向における輝度むらの抑制を低コストで実現できる電気光学装置、電気光学装置の駆動方法および電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
本発明における電気光学装置は、複数の走査線と複数の信号線の交差部に対応してマトリクス状に配置された複数の画素と、高電位側と低電位側のリファレンス電位を抵抗分割した複数の電位から、各画素のデジタル表示データの階調度に応じた電位を選択して各画素のデータ信号を生成するデジタル／アナログ変換器とを備え、各画素に設けたスイッチング素子を介して、各画素に正極性の前記データ信号と負極性の前記データ信号を１フレーム期間ごとに交互に書き込む電気光学装置において、前記複数の走査線及び信号線をそれぞれ駆動する走査線駆動回路及び信号線駆動回路と、前記リファレンス電位の少なくとも一方の電位に、１フレーム期間内で勾配を持たせるリファレンス電位生成手段と、を備えることを要旨とする。
【０００７】
これによれば、デジタル／アナログ変換器の高電位側と低電位側のリファレンス電位の少なくとも一方の電位に、１フレーム期間内で勾配を持たせるようにしている。例えば、
負極性のデータ信号を各画素に書き込む負フィールドでは、高電位側と低電位側のリファレンス電位の少なくとも一方の電位に時間の経過に伴ってリニアに低下する勾配を持たせる。正極性のデータ信号を各画素に書き込む正フィールドでは、高電位側と低電位側のリファレンス電位の少なくとも一方の電位に時間の経過に伴ってリニアに上昇する勾配を持たせるようにする。
【０００８】
これにより、デジタル／アナログ変換器内で高電位側と低電位側のリファレンス電位を抵抗分割した複数の電位の各々が、負フィールドでは時間の経過に伴って対向電極電位に対してリニアに低下し、正フィールドではその経過に伴って対向電極電位に対してリニアに上昇する。そのため、全画面同じ輝度で表示する場合に、デジタル／アナログ変換器により、高電位側と低電位側のリファレンス電位を抵抗分割した複数の電位から各画素のデジタル表示データの階調度に応じた電位を選択して各信号線へ出力される各画素のデータ信号の電圧が、負フィールド及び正フィールドのいずれの１フレームにおいても、下の画素ほどより高くなる。その結果、例えば、走査方向において各画素の輝度が黒から白へ変化する上下方向における輝度むらが抑制され或いは打ち消される。
【０００９】
また、上下方向における輝度むらを抑制し或いは打ち消すのを、デジタル／アナログ変換器の高電位側と低電位側のリファレンス電位の少なくとも一方の電位に、１フレーム期間内で勾配を持たせるという簡単な駆動方法により実現することができる。
【００１０】
したがって、上下方向における輝度むらの抑制を低コストで実現することができる。
この電気光学装置において、前記リファレンス電位の少なくとも一方の電位に持たせる前記勾配は、前記複数の画素を含む表示領域に全黒の透過率と全白の透過率の略１／２輝度の透過率の中間調で表示がなされる場合に、１フレーム期間内で勾配を持たせるように設定されることを要旨とする。
【００１１】
これによれば、高電位側と低電位側のリファレンス電位の少なくとも一方の電位に持たせる勾配を、表示領域の上下方向における輝度むらが一番大きくなる前記中間調で表示がなされる場合に、１フレーム期間内で勾配を持たせるように設定するようにしている。そのため、その中間調を含むいずれの輝度で表示される場合にも、上下方向における輝度むらを抑制することができ、高品質な表示が得られる。
【００１２】
この電気光学装置において、前記リファレンス電位生成手段は、前記複数の走査線を順に選択する垂直走査にそれぞれ同期した矩形波信号と三角波信号を合成し、合成した信号を前記リファレンス電位の一つとして前記デジタル／アナログ変換器へ出力する加算器を含むことを要旨とする。
【００１３】
これによれば、加算器に入力する三角波信号の勾配を上下方向における輝度むらに合わせて変えることで、上下方向における輝度むらを抑制するための合わせ込み（調整）を、製品出荷前に行うことができる。
【００１４】
この電気光学装置において、前記走査線駆動回路用の電源電圧及び前記信号線駆動回路用の電源電圧等の各種電源電圧を生成して出力する電源回路と、前記走査線駆動回路及び信号線駆動回路を制御する制御回路とを更に含み、前記電源回路内に前記加算器が設けられており、前記制御回路は垂直走査にそれぞれ同期した前記矩形波信号と前記三角波信号を生成して前記加算器へ出力するように構成されていることを要旨とする。
【００１５】
これによれば、制御回路から電源回路内の加算器へ出力される三角波信号の勾配を上下方向における輝度むらに合わせて変えることで、上下方向における輝度むらを抑制するための合わせ込みを行うことができる。また、従来の電気光学装置は通常、電源回路と制御
回路を備えている。これらの電源回路と制御回路に僅かな変更を加えるだけでよい。つまり、電源回路にはリファレンス電位生成回路を内蔵させる変更を加え、制御回路には矩形波信号と三角波信号を生成して出力させる変更を加えるだけでよい。これにより、上下方向における輝度むらが抑制された高品質な表示を低コストで実現することができる。
【００１６】
本発明における電気光学装置の駆動方法は、複数の走査線と複数の信号線の交差部に対応してマトリクス状に配置された複数の画素と、高電位側と低電位側のリファレンス電位を抵抗分割した複数の電位から、各画素のデジタル表示データの階調度に応じた電位を選択して各画素のデータ信号を生成するデジタル／アナログ変換器とを備え、各画素に設けたスイッチング素子を介して、各画素に正極性の前記データ信号と負極性の前記データ信号を１フレーム期間ごとに交互に書き込む電気光学装置の駆動方法において、前記リファレンス電位の少なくとも一方の電位に、１フレーム期間内で勾配を持たせることを要旨とする。
【００１７】
これによれば、デジタル／アナログ変換器の高電位側と低電位側のリファレンス電位の少なくとも一方の電位に、１フレーム期間内で勾配を持たせるようにしている。例えば、負極性のデータ信号を各画素に書き込む負フィールドでは、高電位側と低電位側のリファレンス電位の少なくとも一方の電位に時間の経過に伴ってリニアに低下する勾配を持たせる。正極性のデータ信号を各画素に書き込む正フィールドでは、高電位側と低電位側のリファレンス電位の少なくとも一方の電位に時間の経過に伴ってリニアに上昇する勾配を持たせるようにする。
【００１８】
これにより、デジタル／アナログ変換器内で高電位側と低電位側のリファレンス電位を抵抗分割した複数の電位の各々が、負フィールドでは時間の経過に伴って対向電極電位に対してリニアに低下し、正フィールドではその経過に伴って対向電極電位に対してリニアに上昇する。そのため、全画面同じ輝度で表示する場合に、デジタル／アナログ変換器により、高電位側と低電位側のリファレンス電位を抵抗分割した複数の電位から各画素のデジタル表示データの階調度に応じた電位を選択して各信号線へ出力される各画素のデータ信号の電圧が、負フィールド及び正フィールドのいずれの１フレームにおいても、下の画素ほどより高くなる。その結果、例えば、走査方向において各画素の輝度が黒から白へ変化する上下方向における輝度むらが抑制され或いは打ち消される。
【００１９】
また、上下方向における輝度むらを抑制し或いは打ち消すのを、デジタル／アナログ変換器の高電位側と低電位側のリファレンス電位の少なくとも一方の電位に、１フレーム期間内で勾配を持たせるという簡単な駆動方法により実現することができる。
【００２０】
したがって、上下方向における輝度むらの抑制を低コストで実現することができる。
本発明における電子機器は、上記発明に係る電気光学装置を備えることを要旨とする。
これによれば、上下方向における輝度むらが抑制された高品質な表示を実現することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を具体化した各実施形態を図面に基づいて説明する。
[第１実施形態]
本発明の第１実施形態に係る液晶表示装置を図１〜図１０に基づいて説明する。図１は第１実施形態に係る液晶表示装置２０の電気的構成を概略的に示しており、図２は表示領域としてのアクティブマトリクス部２１の電気的等価回路の一部を示している。
【００２２】
この液晶表示装置２０は、周辺駆動回路を内蔵したｐ−Ｓｉ形ＴＦＴ駆動方式のアクティブマトリクス液晶表示装置（周辺回路内蔵型ＴＦＴ液晶表示装置）である。
液晶表示装置２０は、図１に示すように、複数の走査線Ｙ１〜Ｙｍと、走査線Ｙ１〜Ｙｍと交差するように形成された複数の信号線Ｘ１〜Ｘｎと、走査線Ｙ１〜Ｙｍと信号線Ｘ１〜Ｘｎの各交差部に対応してマトリクス状に配置された複数の画素２５とを含む表示領域としてのアクティブマトリクス部２１を備える。各画素２５には、スイッチング素子としてのポリシリコン形薄膜トランジスタ（ｐ−Ｓｉ形ＴＦＴ）２６がそれぞれ形成されている（図２参照）。ポリシリコン形薄膜トランジスタ２６（以下、「ＴＦＴ２６」という）を介して各画素２５にデータ信号が書き込まれるようになっている。
【００２３】
また、液晶表示装置２０は、一対の基板として素子基板２２と対向基板（図示省略）とを備え、これら２つの基板の間に電気光学素子としてのＴＮ（Twisted Nematic）型の液
晶が封入されている。
【００２４】
素子基板２２上には、図１に示すように、アクティブマトリクス部２１と、複数の走査線Ｙ１〜Ｙｍを駆動するための走査線駆動回路３３と、複数の信号線Ｘ１〜Ｘｎを駆動するための信号線駆動回路３４とが形成されている。
【００２５】
また、液晶表示装置２０は、走査線駆動回路３３及び信号線駆動回路３４を制御するための制御回路３５と、各種の電源電圧を生成して出力する電源回路３６とを備える。
制御回路３５には、表示データ（オリジナル）、同期信号、及びクロック信号等が外部回路から入力されるようになっている。本実施形態の表示データ（オリジナル）は、例えば、ビデオ信号などの４ビットのデジタル階調データ（デジタル表示データ）である。同期信号は、垂直同期信号と水平同期信号である。クロック信号は、図３に示すクロック信号ＣＹ及び反転クロック信号／ＣＹ等である。
【００２６】
制御回路３５から走査線駆動回路３３及び信号線駆動回路３４には、フレーム反転駆動等を行うためのＹドライバ駆動信号及びＸドライバ駆動信号がそれぞれ供給される。
この液晶表示装置２０は、マトリクス状に配置された複数の画素２５の各ＴＦＴ２６を介して各画素２５に正極性のデータ信号（電圧信号）と負極性のデータ信号を、全画面同極性で、１フレームごとに（１フレーム期間ごとに）交互に書き込むフレーム反転駆動を行うようになっている。また、液晶表示装置２０は、図３に示すように、対向電極電位ＬＣＣＯＭを低い電圧ＬＣＣＯＭＬと高い電圧ＬＣＣＯＭＨとの間で１フレームごとに（１フレーム期間ごとに）反転させるコモン振り駆動を行うようになっている。
【００２７】
なお、図３及び図４に示す対向電極電位ＬＣＣＯＭは、素子基板２２上に形成された各画素２５の画素電極２９と液晶２４を介して対向する対向電極に印加される電位である。また、「１フレーム」は、走査線Ｙ１〜Ｙｍを順に選択して全ての画素２５の容量（液晶容量３１および蓄積容量３２）にデータ信号を書き込むことで１画面の表示がなされる期間をいう。
【００２８】
図２に示すように、各画素２５のＴＦＴ２６のゲートは各走査線Ｙ１〜Ｙｍに、そのソースは各信号線Ｘ１〜Ｘｎに、そして、そのドレインは各画素電極２９にそれぞれ接続されている。各画素２５の画素電極２９と対向電極３０は液晶２４を介してそれぞれ対向している。この対向電極３０の電位（対向電極電位ＬＣＣＯＭ）を、全画面同極性で、１フレームごとに低い電圧ＬＣＣＯＭＬと高い電圧ＬＣＣＯＭＨとの間で反転させて上記フレーム反転駆動、コモン振り駆動を行う。また、各画素２５は、画素電極２９と対向電極３０の間の液晶２４で構成される液晶容量３１と、この液晶容量３１と並列に接続され、同液晶容量３１からの電荷のリークによる電圧の降下を低減するための容量素子である蓄積容量３２とを備えている。各蓄積容量３２の一方の端子は、容量配線４１に接続されている。
【００２９】
そして、各画素２５の画素回路は、ＴＦＴ２６がオン（導通状態）になると、ビデオ信号などのデジタル階調データがＤ／Ａ変換されたデータ信号（電圧信号）がＴＦＴ２６を介して液晶容量３１と蓄積容量３２とに書き込まれ、ＴＦＴ２６がオフ（非導通状態）になると、これらの容量に電荷が保持されるようになっている。
【００３０】
走査線駆動回路３３は、図３に示すように、走査線Ｙ１〜Ｙｍを順に選択する垂直走査期間の最初に供給される垂直同期信号（図示省略）、クロック信号ＣＹおよび反転クロック信号／ＣＹにより走査信号Ｇ１〜Ｇｍを順に生成して出力することで、走査線Ｙ１〜Ｙｍを順に選択するようになっている。走査線Ｙ１〜Ｙｍが順に選択されて各走査線に走査信号Ｇ１〜Ｇｍが供給される各水平走査期間（図４参照）において、走査線Ｙ１〜Ｙｍのうちの選択された１つの走査線に接続された全てのＴＦＴ２６がオン状態になるように構成されている。なお、本実施形態では、図３に示す転送開始信号ＤＹにより、走査線Ｙ１〜Ｙｍを順に選択する垂直走査を走査線Ｙ１側から順に選択するようになっている。
【００３１】
図３に示すように、ｔ１時点に対向電極電位ＬＣＣＯＭがＬＣＣＯＭＨからＬＣＣＯＭＬに変化した後、ｔ２時点に転送開始信号ＤＹが走査線駆動回路３３に供給されると、走査線駆動回路３３はｔ３時点からｔ５時点までの間で、走査信号Ｇ１〜Ｇｍを順に生成して出力することで、走査線Ｙ１〜Ｙｍを順に選択する。走査信号Ｇｍによる選択期間がｔ５時点で終了した後、ｔ６時点に対向電極電位ＬＣＣＯＭがＬＣＣＯＭＬからＬＣＣＯＭＨに変化するようになっている。このような動作が繰り返される。
【００３２】
信号線駆動回路３４は、データ信号（電圧信号）を信号線Ｘ１〜Ｘｎを介して各画素２５に書き込むためのサンプリング回路、サンプリング回路の動作タイミングをコントロールするシフトレジスタ、ラッチ回路、及びデジタル／アナログ変換器５０、等を備える。ラッチ回路は、ビデオ信号線（図示略）に入力される各画素のデジタル階調データを１行分保持する。このように、信号線駆動回路３４は、デジタル／アナログ変換器（ＤＡＣ）を内蔵したＤＡＣ内蔵信号線駆動回路である。
【００３３】
図５は、図１に示す液晶表示装置２０において、上記フレーム反転駆動、コモン振り駆動を行うことによりアクティブマトリクス部２１内に生じる上下方向における輝度むらを示す概念図である。図５は、全ての画素を同じ輝度で表示させる場合に、アクティブマトリクス部２１の上下方向、即ち複数の走査線Ｙ１〜Ｙｍを上から順に選択する走査方向の下の画素ほどより明るくなるような「上下方向における輝度むら」が発生していることを示している。
【００３４】
このような「上下方向における輝度むら」が発生するのは、次のような理由による。
アクティブマトリクス部２１では、複数の走査線Ｙ１〜Ｙｍが上から順に選択され、各画素２５に正極性のデータ信号が順に書き込まれて１フレーム（正フィールド）が構成される。次のフレーム（負フィールド）では、複数の走査線Ｙ１〜Ｙｍが同様に選択され、各画素に負極性のデータ信号が順に書き込まれる。
【００３５】
このような動作が１フレームごとに繰り返されるため、走査線Ｙ１〜Ｙｍの内、１フレームにおいて選択される順番がより遅い走査線に接続された画素２５では、その順番の早い走査線に接続された画素２５と比べて、データ信号が書き込まれてから次フレームに移るまでの時間がより短くなる。つまり、選択される順番がより遅い走査線に接続された各画素２５では、次フレームで信号線にかかる電位が反転される影響をより長い時間受けることになる。これにより、走査線Ｙ１〜Ｙｍにそれぞれ接続された各画素に書き込まれて保持されたデータ信号に応じた各画素２５の画素電極２９の電位（画素電極電位）は、ＴＦＴ２６のオフ抵抗を通じてリークする。そのリーク量（各画素電極で低下する電位）は、アクティブマトリクス部２１の下方にある画素２５ほど大きくなる。その結果、アクテ
ィブマトリクス部２１の上下方向における輝度は、図５に示すように、下の画素２５ほど各画素電極２９で低下する電圧値が大きくなるので、より明るい表示となる（ノーマリホワイト・モードの場合）。
【００３６】
このような理由により発生する上下方向における輝度むらは、図６に示すように、液晶の特性上、１／２輝度の中間調（全黒の透過率と全白の透過率の１／２輝度の透過率の中間調のこと）で一番大きくなる。つまり、液晶に印加される電圧と、透過率の変化の関係を示す液晶の特性上、同じ電圧変化に対して透過率の変化（輝度の変化）が最も大きいのは、１／２中間輝度で表示される場合である。
【００３７】
このような上下方向における輝度むらが発生するのを抑制するために、本実施形態に係る液晶表示装置２０の駆動方法は、デジタル／アナログ変換器（以下、「ＤＡＣ」という。）５０の高電位側と低電位側のリファレンス電位の両方に、１フレーム期間内で勾配を持たせる点に特徴がある。
【００３８】
なお、ここにいう「高電位側と低電位側のリファレンス電位」は、高電位側のＤＡＣリファレンス電位（ＶｄａｃＨ）と、低電位側のＤＡＣリファレンス電位（ＶｄａｃＬ）である。本例では、例えば、ＶｄａｃＨは５Ｖであり、ＶｄａｃＬは０Ｖである（図７参照）。
【００３９】
つまり、この駆動方法では、図８に示すように、対向電極電位ＬＣＣＯＭを低い電圧ＬＣＣＯＭＬから高い電圧ＬＣＣＯＭＨに変化させて、各画素２５に負極性のデータ信号を書き込む１フレーム（負フィールド）では、ＶｄａｃＨとＶｄａｃＬの両方に、時間ｔの経過に伴ってリニアに低下する勾配を持たせている。これにより、負フィールドでは、ＤＡＣ５０内で高電位側と低電位側のリファレンス電位ＶｄａｃＨ，ＶｄａｃＬを抵抗分割した複数の電位の各々が、時間ｔの経過に伴って対向電極電位ＬＣＣＯＭに対してリニアに低下する。そのため、全画面同じ輝度で表示する場合に、各画素２５のデジタル表示データの階調度に応じた電位を４ビットセレクタ回路５１により選択して各信号線へ出力される各画素のデータ信号の電圧、つまりＤＡＣ５０の出力電圧が下の画素２５ほどより高くなる。
【００４０】
同様に、図８に示すように、対向電極電位ＬＣＣＯＭを高い電圧ＬＣＣＯＭＨから低い電圧ＬＣＣＯＭＬに変化させて、各画素２５に正極性のデータ信号を書き込む１フレーム（正フィールド）では、ＶｄａｃＨとＶｄａｃＬの両方に、時間ｔの経過に伴ってリニアに上昇する勾配を持たせている。これにより、正フィールドでは、ＤＡＣ５０内で高電位側と低電位側のリファレンス電位ＶｄａｃＨ，ＶｄａｃＬを抵抗分割した複数の電位の各々が、時間ｔの経過に伴って対向電極電位ＬＣＣＯＭに対してリニアに上昇する。そのため、全画面同じ輝度で表示する場合に、各画素２５のデジタル表示データの階調度に応じた電位を４ビットセレクタ回路５１により選択して各信号線へ出力される各画素のデータ信号の電圧が、下の画素２５ほどより高くなる。
【００４１】
また、負フィールド及び正フィールドの各１フレームにおいて、ＶｄａｃＨとＶｄａｃＬの両方に持たせる勾配は、次のように設定される。つまり、その勾配は、表示領域としてのアクティブマトリクス部２１の上下方向における輝度むらが一番大きくなる図６に示す１／２輝度の中間調で表示がなされる場合に、その輝度むらが最も小さくなるように（１フレーム期間内で勾配を持たせるように）設定される。
【００４２】
このような駆動方法を実現するために、液晶表示装置２０は、デジタル／アナログ変換器５０の高電位側と低電位側のリファレンス電位ＶｄａｃＨ，ＶｄａｃＬの各々に、１フレーム期間内で勾配を持たせる２つのＤＡＣリファレンス電位生成回路６０を備えている
（図１参照）。２つのＤＡＣリファレンス電位生成回路６０は、電源回路３６内に設けてある。なお、図１では、一つのＤＡＣリファレンス電位生成回路６０のみを示してある。
【００４３】
デジタル／アナログ変換器５０は、高電位側と低電位側のリファレンス電位ＶｄａｃＨ，ＶｄａｃＬを抵抗分割した複数の電位（１６段階に分割した電位）から、各画素２５のデジタル表示データの階調度に応じた電位を選択して各画素２５のデータ信号（電位Ｖｖｉｄ）を生成する。
【００４４】
具体的には、デジタル／アナログ変換器５０は、図７に示すように、直列に接続された１５個の抵抗Ｒ１〜Ｒ１５と、１６個のスイッチＳＷ１〜ＳＷ１６を有する４ビットセレクタ回路５１とを備える。抵抗Ｒ１〜Ｒ１５は同じ抵抗値のものである。抵抗Ｒ１５の一端は、高電位側のＤＡＣリファレンス電位（ＶｄａｃＨ）が入力される一方の入力端子５２に接続されている。抵抗Ｒ１の一端は、低電位側のＤＡＣリファレンス電位（ＶｄａｃＬ）が入力される他方の入力端子５３に接続されている。
【００４５】
このような構成を有するＤＡＣ５０は、例えば、「００１１」のデジタル表示データが４ビットセレクタ回路５１に入力されると、「００１１」に対応するスイッチＳＷ４が閉成されて、その階調度「４」に応じた電位（Ｖｖｉｄ＝１Ｖ）のデータ信号を対応する各信号線へ出力するようになっている。
【００４６】
また、２つのＤＡＣリファレンス電位生成回路６０はそれぞれ、図９に示すように、矩形波信号Ａ或いはＡ´（図１０（ａ）参照）と三角波信号Ｂ（図１０（ｂ）参照）の２つの信号を加算し、増幅する加算器で構成されている。この加算器は、オペアンプ６１と、オペアンプ６１の−側端子と並列に接続された２つの抵抗ＲＡ及びＲＢと、オペアンプ６１の−側端子と出力端子の間に接続されたフィードバック抵抗Ｒｆとを備える。抵抗ＲＡの一端側は２つの入力端子の一方の入力端子６２に、抵抗ＲＢの一端側はその他方の入力端子６３にそれぞれ接続されている。なお、矩形波信号Ａ，Ａ´及び三角波信号Ｂはそれぞれ、複数の走査線Ｙ１〜Ｙｍを順位選択する垂直走査にそれぞれ同期し、前記１フレーム期間を１／２周期とする信号である。
【００４７】
２つのＤＡＣリファレンス電位生成回路６０の一方の入力端子６２に図１０（ａ）の実線で示す矩形波信号Ａを、入力端子６３に図１０（ｂ）に示す三角波信号Ｂをそれぞれ入力することで、抵抗ＲＡ及びＲＢにそれぞれ流れる電流を加算した電流がフィードバック抵抗Ｒｆに流れ込む。これにより、オペアンプ６１の出力端子６４からは、図１０（ｃ）の実線で示すように、ある一定期間で電圧が次第に上昇する勾配を持つとともに、次の一定期間で電圧が次第に低下する勾配を持つ出力信号（ＯＵＴ）が得られる。この出力信号が、図８に示すＶｄａｃＨに相当する。こうして、２つのＤＡＣリファレンス電位生成回路６０の一方により、ＤＡＣリファレンス電位ＶｄａｃＨが生成されて、信号線駆動回路３４内のＤＡＣ（Ｄ／Ａ変換器）５０へ出力される。
【００４８】
また、２つのＤＡＣリファレンス電位生成回路６０の他方の入力端子６２に図１０（ａ）の破線で示す矩形波信号Ａ´を、入力端子６３に図１０（ｂ）に示す三角波信号Ｂをそれぞれ入力することで、オペアンプ６１の出力端子６４からは、図１０（ｃ）の破線で示すような出力信号が得られる。この出力信号が、図８に示すＶｄａｃＬに相当する。こうして、２つのＤＡＣリファレンス電位生成回路６０の他方により、ＤＡＣリファレンス電位ＶｄａｃＬが生成されて、ＤＡＣ５０へ出力される。
【００４９】
そして、制御回路３５は、２つのＤＡＣリファレンス電位生成回路６０の一方へ出力する垂直走査に同期した矩形波信号Ａ及び三角波信号Ｂと、その他方へ出力する垂直走査に同期した矩形波信号Ａ´及び三角波信号Ｂとを出力するようになっている。そのために、
制御回路３５は、垂直走査にそれぞれ同期した２種類の矩形波信号Ａ，Ａ´をそれぞれ生成して出力する２つの矩形波発生部と、三角波信号Ｂを生成して出力する三角波発生部（いずれも図示省略）を内部に備えている。
【００５０】
なお、本実施形態では、制御回路３５の矩形波発生部及び三角波発生部と、２つのＤＡＣリファレンス電位生成回路６０とにより、ＤＡＣ５０の高電位側と低電位側のリファレンス電位ＶｄａｃＨ，ＶｄａｃＬの各々に、１フレーム期間内で勾配を持たせるリファレンス電位生成手段が構成されている。また、制御回路３５と、ＤＡＣリファレンス電位生成回路６０を有する電源回路３６は、例えば、１チップの半導体集積回路によってそれぞれ構成されている。
【００５１】
このように、本実施形態では、図９に示すＤＡＣリファレンス電位生成回路６０を２つ用いることで、図１０（ｃ）の実線で示す出力信号（ＶｄａｃＨ）と、図１０の破線で示す出力信号（ＶｄａｃＬ）を生成することができる。そして、２つのＤＡＣリファレンス電位生成回路６０の一方で生成されたＶｄａｃＨが図７に示すデジタル／アナログ変換器５０の入力端子５２に入力され、その他方で生成されたＶｄａｃＬが同変換器５０の入力端子５３に入力されようになっている。
【００５２】
以上のように構成された第１実施形態によれば、以下の作用効果を奏する。
○ＤＡＣ５０の高電位側と低電位側のリファレンス電位ＶｄａｃＨ，ＶｄａｃＬの各々に、１フレーム期間内で勾配を持たせるようにしている。つまり、負フィールドでは、ＶｄａｃＨとＶｄａｃＬの両方に時間ｔの経過に伴ってリニアに低下する勾配を持たせて、正フィールドでは、ＶｄａｃＨとＶｄａｃＬの両方に時間ｔの経過に伴ってリニアに上昇する勾配を持たせるようにしている（図８参照）。
【００５３】
これにより、ＤＡＣ５０内でＶｄａｃＨ，ＶｄａｃＬを抵抗分割した複数の電位の各々が、負フィールドでは時間ｔの経過に伴って対向電極電位ＬＣＣＯＭに対してリニアに低下し、正フィールドではその経過に伴って対向電極電位ＬＣＣＯＭに対してリニアに上昇する。そのため、全画面同じ輝度で表示する場合に、各画素２５のデジタル表示データの階調度に応じた電位を４ビットセレクタ回路５１により選択して各信号線へ出力される各画素のデータ信号の電圧が、負フィールド及び正フィールドのいずれの１フレームにおいても、下の画素２５ほどより高くなる。その結果、図５に示すような走査方向において各画素の輝度が黒から白へ変化する上下方向における輝度むらが抑制され或いは打ち消される。
【００５４】
また、上下方向における輝度むらを抑制し或いは打ち消すのを、ＤＡＣ５０の高電位側と低電位側のリファレンス電位ＶｄａｃＨ，ＶｄａｃＬの両方に、１フレーム期間内で勾配を持たせるという簡単な駆動方法により実現することができる。
【００５５】
したがって、上下方向における輝度むらの抑制を低コストで実現することができる。
○上記フレーム反転駆動、コモン振り駆動を行うことによりアクティブマトリクス部２１内に生じる上下方向における輝度むら（図５参照）を抑制することができる。
【００５６】
○各画素の表示データを補正して上下方向における輝度むらを抑制する方法よりも、容易にその輝度むらを抑制することができ、外部の補正回路が含まれているＩＣ等にかかる負担が少ない。
【００５７】
○負フィールド及び正フィールドの各１フレームにおいて、ＶｄａｃＨとＶｄａｃＬの両方に持たせる勾配を、アクティブマトリクス部２１の上下方向における輝度むらが一番大きくなる１／２輝度の中間調で表示がなされる場合に、その輝度むらが最も小さくなる
ように設定するようにしている。そのため、１／２輝度の中間調を含むいずれの輝度で表示される場合にも、上下方向における輝度むらを抑制することができ、高品質な表示が得られる。
【００５８】
○２つのＤＡＣリファレンス電位生成回路６０はそれぞれ、図９に示すように、矩形波信号Ａ，Ａ´（図１０（ａ）参照）と三角波信号Ｂ（図１０（ｂ）参照）の２つの信号を加算し、増幅する加算器で構成されている。これにより、加算器に入力する三角波信号Ｂの勾配を上下方向における輝度むらに合わせて変えることで、上下方向における輝度むらを抑制するための合わせ込み（調整）を、製品出荷前に行うことができる。
【００５９】
○ＤＡＣリファレンス電位生成回路６０を構成する加算器は、図９に示すように、オペアンプ６１と、オペアンプ６１の−側端子と並列に接続された２つの抵抗ＲＡ及びＲＢと、オペアンプ６１の−側端子と出力端子の間に接続されたフィードバック抵抗Ｒｆとを備える。そのため、抵抗ＲＡ，ＲＢ及びフィードバック抵抗Ｒｆを適宜設定することによっても、上下方向における輝度むらを抑制するための合わせ込み（調整）を行うことができる。
【００６０】
○制御回路３５は、垂直走査にそれぞれ同期した矩形波信号Ａ，Ａ´と三角波信号Ｂを生成して２つのＤＡＣリファレンス電位生成回路６０（加算器）へ出力するように構成されている。これによれば、制御回路３５から各ＤＡＣリファレンス電位生成回路６０へ出力される三角波信号Ｂの勾配を上下方向における輝度むらに合わせて変えることで、上下方向における輝度むらを抑制するための合わせ込みを行うことができる。
【００６１】
○従来の液晶表示装置等の電気光学装置は通常、電源回路と制御回路を備えている。これらの電源回路と制御回路に僅かな変更を加えるだけで、上下方向における輝度むらの抑制することができる。つまり、電源回路にはＤＡＣリファレンス電位生成回路６０を内蔵させる変更を加え、制御回路には矩形波信号と三角波信号を生成して出力させる変更を加えるだけで、上下方向における輝度むらの抑制することができる。これにより、上下方向における輝度むらが抑制された高品質な表示を低コストで実現することができる。
【００６２】
[第２実施形態]
第２実施形態に係る液晶表示装置２０を図１１に基づいて説明する。
この液晶表示装置２０の駆動方法は、図５に示すような上下方向における輝度むらが発生するのを抑制するために、ＤＡＣ５０の高電位側と低電位側のリファレンス電位の一方の電位（本例では高電位側のＤＡＣリファレンス電位ＶｄａｃＨ）に、１フレーム期間内で勾配を持たせる点に特徴がある。
【００６３】
このような駆動方法を実現するために、上記第１実施形態では２つのＤＡＣリファレンス電位生成回路６０を設けてあるのに対して、本実施形態の液晶表示装置２０では、ＶｄａｃＨに１フレーム期間内で勾配を持たせるのに１つのＤＡＣリファレンス電位生成回路６０を設ければよい。その他の構成は、上記第１実施形態と同様である。
【００６４】
この駆動方法では、図１１に示すように、負フィールドでは、ＶｄａｃＬは一定のままで、ＶｄａｃＨに時間ｔの経過に伴ってリニアに低下する勾配を持たせている。これにより、負フィールドでは、ＤＡＣ５０内でＶｄａｃＨ，ＶｄａｃＬを抵抗分割した複数の電位の各々が、時間ｔの経過に伴って対向電極電位ＬＣＣＯＭに対してリニアに低下する。そのため、全画面同じ輝度で表示する場合に、各画素２５のデジタル表示データの階調度に応じた電位を４ビットセレクタ回路５１により選択して各信号線へ出力される各画素のデータ信号の電圧、つまり、ＤＡＣ５０の出力電圧が、下の画素２５ほどより高くなる。
【００６５】
同様に、図１１に示すように、正フィールドでは、ＶｄａｃＬは一定のままで、ＶｄａｃＨに時間ｔの経過に伴ってリニアに上昇する勾配を持たせている。これにより、正フィールドでは、ＤＡＣ５０内でＶｄａｃＨ，ＶｄａｃＬを抵抗分割した複数の電位の各々が、時間ｔの経過に伴って対向電極電位ＬＣＣＯＭに対してリニアに上昇する。そのため、全画面同じ輝度で表示する場合に、ＤＡＣ５０の４ビットセレクタ回路５１から各信号線へ出力される各画素のデータ信号の電圧が下の画素２５ほどより高くなる。
【００６６】
また、負フィールド及び正フィールドの各１フレームにおいて、ＶｄａｃＨに持たせる勾配は、アクティブマトリクス部２１の上下方向における輝度むらが一番大きくなる図６に示す１／２輝度の中間調で表示がなされる場合に、その輝度むらが最も小さくなるように設定される。
【００６７】
以上のように構成された第２実施形態によれば、上記第１実施形態の奏する作用効果に加えて、以下の作用効果を奏する。
○ＤＡＣ５０の高電位側と低電位側のリファレンス電位の一方の電位（高電位側のＤＡＣリファレンス電位ＶｄａｃＨ）だけに勾配を持たせているので、回路の簡略化を図ることができる。具体的には、制御回路３５は、１つのＤＡＣリファレンス電位生成回路６０へ矩形波信号Ａと三角波信号Ｂの１組の信号を出力するように構成すればよく、制御回路３５の構成が簡略化される。また、電源回路３６には、１つのＤＡＣリファレンス電位生成回路６０を設ければよいので、電源回路３６の構成も簡略化される。
【００６８】
[第３実施形態]
第３実施形態に係る液晶表示装置２０を図１２に基づいて説明する。
この液晶表示装置２０の駆動方法は、図５に示すような上下方向における輝度むらが発生するのを抑制するために、ＤＡＣ５０の高電位側と低電位側のリファレンス電位の一方の電位（本例では低電位側のＤＡＣリファレンス電位ＶｄａｃＬ）に、１フレーム期間内で勾配を持たせる点に特徴がある。
【００６９】
このような駆動方法を実現するために、本実施形態の液晶表示装置２０では、ＶｄａｃＬに１フレーム期間内で勾配を持たせるのに１つのＤＡＣリファレンス電位生成回路６０を設ければよい。その他の構成は、上記第１実施形態と同様である。
【００７０】
この駆動方法では、図１２に示すように、負フィールドでは、ＶｄａｃＨは一定のままで、ＶｄａｃＬに時間ｔの経過に伴ってリニアに低下する勾配を持たせている。これにより、負フィールドでは、ＤＡＣ５０内でＶｄａｃＨ，ＶｄａｃＬを抵抗分割した複数の電位の各々が、時間ｔの経過に伴って対向電極電位ＬＣＣＯＭに対してリニアに低下する。そのため、全画面同じ輝度で表示する場合に、各画素２５のデジタル表示データの階調度に応じた電位を４ビットセレクタ回路５１により選択して各信号線へ出力される各画素のデータ信号の電圧、つまり、ＤＡＣ５０の出力電圧が、下の画素２５ほどより高くなる。
【００７１】
同様に、図１２に示すように、正フィールドでは、ＶｄａｃＨは一定のままで、ＶｄａｃＬに時間ｔの経過に伴ってリニアに上昇する勾配を持たせている。これにより、正フィールドでは、ＤＡＣ５０内でＶｄａｃＨ，ＶｄａｃＬを抵抗分割した複数の電位の各々が、時間ｔの経過に伴って対向電極電位ＬＣＣＯＭに対してリニアに上昇する。そのため、全画面同じ輝度で表示する場合に、ＤＡＣ５０の４ビットセレクタ回路５１から各信号線へ出力される各画素のデータ信号の電圧が下の画素２５ほどより高くなる。
【００７２】
また、負フィールド及び正フィールドの各１フレームにおいて、ＶｄａｃＬに持たせる勾配は、図６に示す１／２輝度の中間調で表示がなされる場合に、その輝度むらが最も小さくなるように設定される。
【００７３】
以上のように構成された第３実施形態によれば、上記第１実施形態の奏する作用効果に加えて、上記第２実施形態と同様の作用効果を奏する。
[第４実施形態]
第４実施形態に係る液晶表示装置２０を図１３に基づいて説明する。
【００７４】
上記第１〜第３実施形態では、上記コモン振り駆動とフレーム反転駆動を行う液晶表示装置２０について説明した。これに対し、本実施形態の液晶表示装置では、対向電極電位ＬＣＣＯＭを変えずに、即ち、上記コモン振り駆動を行わずに、上記フレーム反転駆動を行うものである。このような液晶表示装置においても、上記第１〜第３実施形態で説明した各液晶表示装置２０と同様の駆動方法により、上下方向における輝度むらを抑制することができる。
【００７５】
本実施形態の液晶表示装置の駆動方法は、上記第１実施形態の駆動方法と同様に、ＤＡＣ５０の高電位側と低電位側のリファレンス電位の両方（ＶｄａｃＨ，ＶｄａｃＬ）に、１フレーム期間内で勾配を持たせる点に特徴がある。
【００７６】
以上のように構成された第４実施形態によれば、対向電極電位ＬＣＣＯＭを変えずに、上記フレーム反転駆動を行う液晶表示装置において、上下方向における輝度むらの抑制を低コストで実現することができる。
【００７７】
［電子機器］
次に、上記各実施形態で説明した液晶表示装置２０を用いた電子機器について説明する。液晶表示装置２０は、図１４に示すような液晶プロジェクタなどの投射型表示装置１１０に適用できる。この投射型表示装置１１０は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の異なる色毎に透過型液晶ライトバルブ１１２，１１３，１１４を備えた３板式の投射型カラー表示装置である。これらの透過型液晶ライトバルブ１１２，１１３，１１４が、上記各実施形態で説明した液晶表示装置２０でそれぞれ構成されている。
【００７８】
図１４に示すように、投射型表示装置１１０は、プロジェクタ本体１１１と、照明装置１２０と、色分離合成系１３０と、複数の投射レンズを有する投射装置としての投射光学系１４０とを備えている。プロジェクタ本体１１１内に、照明装置１２０及び色分離合成系１３０や、電源装置１５０等が内蔵されている。
【００７９】
照明装置１２０は、光源１１５と、２つのフライアイレンズ１１６，１１７と、偏光変換装置１１８とを有する。色分離合成系１３０は、２つのダイクロイックミラー１２１，１２２と、３つの反射ミラー１２３〜１２５と、３つのリレーレンズ１２６〜１２８と、３つの液晶ライトバルブ１１２〜１１４と、クロスダイクロイックプリズム１２９とを有する。
【００８０】
光源１１５は、高圧水銀ランプ或いはメタルハライドランプ等のランプ１２０ａと、ランプ１２０ａからの光Ｌ（以下、「光源光Ｌ」という。）を反射するリフレクタ１２０ｂとを有する。また、光源光Ｌの照度分布を液晶ライトバルブ１１２〜１１４において均一化させるために、２つのフライアイレンズ１１６，１１７が設けられている。各フライアイレンズ１１６，１１７は、二次元に配置された複数個（例えば、６×８個）のレンズ１１６ａ，１１７ａでそれぞれ構成されている。こうして、液晶ライトバルブ１１２〜１１４は、光源光Ｌでフライアイレンズ１１６，１１７によって均一な照度で照明されるようになっている。
【００８１】
偏光変換装置１１８は、フライアイレンズ１１７側に設けられた偏光ビームスプリッタ
アレイ（ＰＢＳアレイ）と、ＰＢＳアレイによって反射された偏光の偏光方向を変換する１／２波長板とを有し、光源光Ｌの光強度を損なうことなく光の偏光方向を一方向に揃えるようになっている。
【００８２】
ダイクロイックミラー１２１，１２２は、例えばガラス基板に所定の波長選択性を持つ誘電体多層膜を積層したものである。ダイクロイックミラー１２１は、光源光Ｌのうちの赤色光ＬＲを透過させるとともに、緑色光ＬＧと青色光ＬＢを反射させるようになっている。また、ダイクロイックミラー１２２は、ダイクロイックミラー１２１で反射された緑色光ＬＧと青色光ＬＢのうち、緑色光ＬＧを反射させるとともに、青色光ＬＢを透過させるようになっている。
【００８３】
これにより、色分離合成系１３０では、照明装置１２０から入射する光源光Ｌのうち、赤色光ＬＲは、ダイクロイックミラー１２１を透過した後、反射ミラー１２３で反射されて赤色光用の液晶ライトバルブ１１２に入射される。緑色光ＬＧは、ダイクロイックミラー１２１で反射された後、ダイクロイックミラー１２２で反射されて緑色光用の液晶ライトバルブ１１２に入射される。青色光ＬＢは、ダイクロイックミラー１２１で反射された後、ダイクロイックミラー１２２を透過し、３つのリレーレンズ１２６〜１２８と２つの反射ミラー１２４、１２５からなるリレー系を経て、青色光用の液晶ライトバルブ１１４に入射される。
【００８４】
光変調装置としての液晶ライトバルブ１１２〜１１４は、ビデオ信号などの上記表示データに基づいて図示を省略した駆動回路によりそれぞれ駆動されるようになっている。
クロスダイクロイックプリズム１２９は、直角プリズムが貼り合わされた構造となっており、十字状に直交する２つのミラー面の一方には、赤色光ＬＲを反射させるとともに緑色光ＬＧを透過させる誘電体多層膜が、その他方には、青色光ＬＢを反射させるとともに緑色光ＬＧを透過させる誘電体多層膜がそれぞれ形成されている。そして、赤色光ＬＲ、緑色光ＬＧ及び青色光ＬＢの３つの色光が、クロスダイクロイックプリズム１２９によって合成されてカラー画像を表わす光が形成され、この光が投射光学系１４０によりスクリーン１４１上に拡大投射されるようになっている。
【００８５】
この投射型表示装置１１０によれば、各液晶ライトバルブ１１２，１１３，１１４の上下方向における輝度ムラが抑制された高品質な表示を実現することができる。
[変形例]
なお、この発明は以下のように変更して具体化することもできる。
【００８６】
・上記第１実施形態では、２つのＤＡＣリファレンス電位生成回路６０を電源回路３６内に設けた構成について一例として説明したが、２つのＤＡＣリファレンス電位生成回路６０を電源回路３６の外部に設けた構成にも本発明は適用可能である。このことは、上記第２〜第４実施形態についても言える。
【００８７】
・上記第１実施形態では、制御回路３５内に、垂直走査にそれぞれ同期した２種類の矩形波信号Ａ，Ａ´をそれぞれ生成して出力する２つの矩形波発生部と、三角波信号Ｂを生成して出力する三角波発生部（いずれも図示省略）を設けた構成について一例として説明したが、本発明はこのような構成に限定されない。例えば、垂直走査にそれぞれ同期した矩形波信号Ａ，Ａ´をそれぞれ生成して出力する２つの矩形波発生部と、垂直走査にそれぞれ同期した三角波信号Ｂを生成して出力する三角波発生部を、制御回路３５の外部に設けた構成にも本発明は適用可能である。
【００８８】
・上記第１実施形態では、２つのＤＡＣリファレンス電位生成回路６０をそれぞれ、図９に示すよう加算器で構成したが、本発明は、ＤＡＣリファレンス電位生成回路６０を加
算器以外の回路で構成したものにも適用可能である。
【００８９】
・上記第１実施形態では、表示データ（オリジナル）として、ビデオ信号などの４ビットのデジタル階調データを用いているが、表示データは４ビットに限らず、８ビットのデジタル階調データ等であってもよい。
【００９０】
・上記各実施形態では、上下方向における輝度が略リニアに変化する図５に示すような「上下方向における輝度むら」を抑制するために、ＤＡＣ５０の高電位側と低電位側のリファレンス電位の両方或いはいずれか一方の電位に時間の経過に伴ってリニアに低下する勾配を持たせているが、本発明はこのような構成に限定されない。アクティブマトリクス部２１内の特定の画素領域において、上下方向に輝度が非線形的に変化するような「上下方向における輝度むらが」が発生することが予め分かっている場合には、その輝度むらを打ち消す非線形的な勾配を、前記高電位側と低電位側のリファレンス電位の両方或いはいずれか一方の電位に持たせる構成にも本発明は適用可能である。
【００９１】
・上記各実施形態では、一例として垂直走査を第１行目の走査線Ｙ１側から開始しているが、垂直走査を第ｍ行目の走査線Ｙｍ側から開始する場合にも本発明は適用される。
・上記各実施形態では、アクティブマトリクス部２１の上下方向の下の画素ほどより明るくなるような「上下方向における輝度むら」が発生する場合を一例として説明した。しかし、本発明は、アクティブマトリクス部２１の上下方向の上の画素ほどより明るくなるような「上下方向における輝度むら」が発生する場合にも本発明は適用可能である。この場合には、上記各実施形態において、ＤＡＣ５０の高電位側と低電位側のリファレンス電位ＶｄａｃＨ，ＶｄａｃＬの両方或いはいずれか一方の電位に持たせる勾配を逆にすればよい。
【００９２】
・上記第１実施形態の液晶表示装置２０は、素子基板２２上に、アクティブマトリクス部２１と、走査線駆動回路３３と、信号線駆動回路３４とを形成した周辺回路内蔵型液晶表示装置としたが、制御回路３５の一部についても素子基板２２上に設けた液晶表示装置にも本発明は適用可能である。
【００９３】
・上記第１実施形態では、信号線駆動回路３４は、一例として、サンプリング回路、シフトレジスタ、各画素のデジタル階調データを１行分保持するラッチ回路、及びデジタル／アナログ変換器５０等を備える構成としたが、本発明はこのような構成に限定されない。信号線駆動回路３４におけるデジタル／アナログ変換器５０以外の構成については、上記第１実施形態とは異なる構成を有する信号線駆動回路にも本発明は適用可能である。
【００９４】
・上記各実施形態では、ＴＮ（Twisted Nematic ）型の液晶２４を用いているが本発明はこれに限定されない。液晶としては、スイッチング素子を介して各画素に正極性のデータ信号と負極性のデータ信号を所定期間ごと、全画面同極性で、例えば１フレームごとに交互に書き込むフレーム反転が可能なものであればよい。例えば、液晶として１８０°以上のねじれ配向を有するＳＴＮ（Super Twisted Nematic ）型、ＢＴＮ（Bi-stable Twisted Nematic ）型、高分子分散型、ゲストホスト型等を含めて、周知なものを広く用いることができる。
【００９５】
・上記各実施形態に係る液晶表示装置２０は、図１１に示すような液晶プロジェクタなどの投射型表示装置１１０に限らず、パーソナルコンピュータ、携帯電話、デジタルカメラ等の各種の電子機器に適用できる。
【００９６】
・上記各実施形態では、電気光学装置を液晶表示装置として説明したが、本発明はこれに限るものではなく、液晶のように交流駆動される電気光学素子を用いた電気光学装置お
よび該電気光学装置を備えた電子機器に対しても適用可能である。
【図面の簡単な説明】
【００９７】
【図１】第１実施形態の駆動回路の電気的構成を示すブロック図。
【図２】アクティブマトリクス部の電気的等価回路の一部を示す回路図。
【図３】走査線駆動回路の動作を示すタイミングチャート。
【図４】信号線駆動回路の動作を示すタイミングチャート。
【図５】第１実施形態における上下方向における輝度むらを示す概念図。
【図６】液晶の特性を示すグラフ。
【図７】第１実施形態のデジタル／アナログ変換器の電気的構成を示す回路図。
【図８】第１実施形態のフレーム反転駆動の電位波形を示すタイミングチャート。
【図９】第１実施形態のＤＡＣリファレンス電位生成回路を示す回路図。
【図１０】（ａ）〜（ｃ）はＤＡＣリファレンス電位生成回路の入出力信号を示す。
【図１１】第２実施形態のフレーム反転駆動の電位波形を示すタイミングチャート。
【図１２】第３実施形態のフレーム反転駆動の電位波形を示すタイミングチャート。
【図１３】第４実施形態のフレーム反転駆動の電位波形を示すタイミングチャート。
【図１４】液晶表示装置を用いた電子機器を示す平面図。
【符号の説明】
【００９８】
Ａ，Ａ´…矩形波信号、Ｂ…三角波信号、Ｘ１〜Ｘｎ…信号線、Ｙ１〜Ｙｍ…走査線、ＶｄａｃＨ…高電位側のリファレンス電位（ＤＡＣリファレンス電位）、ＶｄａｃＬ…低電位側のリファレンス電位（ＤＡＣリファレンス電位）、２０…電気光学装置としての液晶表示装置、２１…表示領域としてのアクティブマトリクス部、２５…画素、３３…走査線駆動回路、３４…信号線駆動回路、３５…制御回路、３６…電源回路、５０…デジタル／アナログ変換器（Ｄ／Ａ変換器）、６０…ＤＡＣリファレンス生成回路（加算器）、１１０…電子機器としての投射型表示装置。
【図１】
2005250383.tif 000003
【図２】
2005250383.tif 000004
【図３】
2005250383.tif 000005
【図４】
2005250383.tif 000006
【図５】
2005250383.tif 000007
【図６】
2005250383.tif 000008
【図７】
2005250383.tif 000009
【図８】
2005250383.tif 000010
【図９】
2005250383.tif 000011
【図１０】
2005250383.tif 000012
【図１１】
2005250383.tif 000013
【図１２】
2005250383.tif 000014
【図１３】
2005250383.tif 000015
【図１４】
2005250383.tif 000016