(57)【要約】【課題】  複数の周辺機能モジュールを内蔵した半導体集積回路装置においては、クロックの配線長が長くなったり、遅延調整などで負荷が大きくなり消費電力が増大する課題があった。【解決手段】  ＣＰＵから出力されるアドレス信号を常時監視するアドレス判定回路２を設け、アドレス判定回路２によってアクセスされる周辺機能モジュールを特定し、その制御信号８に基づいて、クロック制御回路４が、アクセスされる周辺機能モジュール以外の周辺機能モジュールへのクロックの供給を行わないようにすることで、クロック経路上で消費していた電力を削減することができる。また、アドレス判定回路２からの制御信号８を各周辺機能モジュール６ａ〜ｃへも入力し、アクセスされる周辺機能モジュール以外の周辺機能モジュールのアドレスデコード等の回路動作を停止させることで、ここでの消費電力も削減することができる。【選択図】  図１
2005250850.tif 000002
【特許請求の範囲】
【請求項１】
中央演算処理装置（以後ＣＰＵという）と、それぞれ特定の機能を実現する回路を有した複数の周辺機能モジュールと、前記周辺機能モジュールへ供給するクロックを出力するクロック供給回路と、前記ＣＰＵから出力されるアドレス信号を入力し、前記複数の周辺機能モジュールのそれぞれが前記アドレス信号に対応する周辺機能モジュールであるか否かを判定するアドレス判定回路と、前記クロック供給回路から前記クロックを入力し、前記アドレス判定回路の判定結果に基づいて、前記アドレス信号に対応する周辺機能モジュールに対して前記クロックを出力し、前記アドレス信号に対応しない周辺機能モジュールに対しては前記クロックを出力しないクロック制御回路とを備えた半導体集積回路装置。
【請求項２】
ＣＰＵと、それぞれ特定の機能を実現する回路を有した複数の周辺機能モジュールと、前記周辺機能モジュールへ供給するクロックを出力するクロック供給回路と、前記ＣＰＵから出力されるアドレス信号を入力し、前記複数の周辺機能モジュールのそれぞれが前記アドレス信号に対応する周辺機能モジュールであるか否かを判定するアドレス判定回路とを備え、前記複数の周辺機能モジュールは前記アドレス判定回路の判定結果を入力し、前記判定結果に基づいて、前記アドレス信号に対応する周辺機能モジュールは当該周辺機能モジュール内の回路の動作を可能とする制御を行い、前記アドレス信号に対応しない周辺機能モジュールは当該周辺機能モジュール内の回路の動作が不可能であるようにした半導体集積回路装置。
【請求項３】
ＣＰＵと、それぞれ特定の機能を実現する回路を有した複数の周辺機能モジュールと、前記周辺機能モジュールへ供給するクロックを出力するクロック供給回路と、前記ＣＰＵから出力されるアドレス信号を入力し、前記複数の周辺機能モジュールのそれぞれが前記アドレス信号に対応する周辺機能モジュールであるか否かを判定するアドレス判定回路と、前記クロック供給回路からクロックを入力し、前記アドレス判定回路の判定結果に基づいて、前記アドレス信号に対応する周辺機能モジュールに対して前記クロックを出力し、前記アドレス信号に対応しない周辺機能モジュールに対しては前記クロックを出力しないクロック制御回路とを備え、前記複数の周辺機能モジュールは前記アドレス判定回路の判定結果を入力し、前記判定結果に基づいて、前記アドレス信号に対応する周辺機能モジュールは当該周辺機能モジュール内の回路の動作を可能とする制御を行い、前記アドレス信号に対応しない周辺機能モジュールは当該周辺機能モジュール内の回路の動作が不可能であるようにした半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、それぞれ特定の機能を実現する回路を有する複数の周辺機能モジュールを備えた半導体集積回路装置に関するものである。
【背景技術】
【０００２】
従来のマイクロコンピュータなどの半導体集積回路装置においては、例えばシリアル通信機能やＡＤ変換機能等の複数の周辺機能モジュールから構成されている場合、全ての周辺機能モジュールへのクロックの供給を一か所で行っていた。このため、各周辺機能モジュールが動作しているか否かにかかわらず、常に全ての周辺機能モジュールに対してクロックの供給を行っていた。
【０００３】
また、ある半導体集積回路装置では、消費電力を削減するために、ワンチップ上にクロックの供給を行う／行わないを制御する制御用レジスタを設け、このレジスタの設定をプログラムで変更することによって低消費電力にしたいときには半導体集積回路装置の全ての機能モジュールへのクロックの供給を停止していた。
【０００４】
また、機能モジュールを使用する／使用しないを制御するレジスタを各機能モジュール内に設け、使用しない機能モジュールはこのレジスタをプログラムで設定することによって動作を停止するなどの対策を行っていた。
【特許文献１】特開平１０−１６１７６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
多くの周辺機能モジュールを集積した半導体集積回路装置においては、半導体集積回路装置の隅々までクロックを供給する必要があるため、半導体集積回路装置内部のクロックの配線長が長くなり、駆動する必要があるトランジスタの数が増加し負荷が大きくなる問題があった。このためクロック供給回路を非常に駆動能力の高い、消費電力の大きいトランジスタを用いて構成する必要が生じてきた。また、各モジュールへのクロック供給経路での遅延時間差を調整するためのバッファの挿入などによる新たな消費電力増大の問題も発生している。
【０００６】
上記のような理由により、半導体集積回路装置の消費電力の増大を招いていた。そして、従来の半導体集積回路装置において、一か所のクロック供給回路から全ての周辺機能モジュールへ常にクロックを供給していた場合、動作させる必要がない周辺機能モジュールへもクロックを供給することとなり、無駄な電力が消費されていた。
【０００７】
また、従来の半導体集積回路装置において、周辺機能モジュールを使用する／使用しないをレジスタによって制御していた場合、ユーザーがプログラム作成時に明示的にこれらのレジスタを設定するソフトウェアを作成する必要があった。
【０００８】
本発明はこのような従来の問題を解決するものであり、プログラムの介在なしに、動作する必要がない周辺機能モジュールにはクロックが供給されないようにしたり動作させないようにして消費電力の低減を図ることができる半導体集積回路装置を提供することを目的としている。
【課題を解決するための手段】
【０００９】
本発明の第１の半導体集積回路装置は、ＣＰＵと、それぞれ特定の機能を実現する回路を有した複数の周辺機能モジュールと、周辺機能モジュールへ供給するクロックを出力するクロック供給回路と、ＣＰＵから出力されるアドレス信号を入力し、複数の周辺機能モジュールのそれぞれがアドレス信号に対応する周辺機能モジュールであるか否かを判定するアドレス判定回路と、クロック供給回路からクロックを入力し、アドレス判定回路の判定結果に基づいて、アドレス信号に対応する周辺機能モジュールに対してクロックを出力し、アドレス信号に対応しない周辺機能モジュールに対してはクロックを出力しないクロック制御回路とを備えている。
【００１０】
この構成によれば、アドレス信号に対応する周辺機能モジュール、すなわちアクセスされる周辺機能モジュールにはクロックが供給されるが、アクセスされない周辺機能モジュールにはクロックが供給されない。このため、クロック制御回路からアクセスされない周辺機能モジュールにいたるクロック経路上での消費電力を削減することができる。この効果をより大きいものとするためには、クロック制御回路をクロック供給回路と一体的にあるいはクロック供給回路の近傍に設けておくことが好ましい。
【００１１】
本発明の第２の半導体集積回路装置は、ＣＰＵと、それぞれ特定の機能を実現する回路を有した複数の周辺機能モジュールと、周辺機能モジュールへ供給するクロックを出力するクロック供給回路と、ＣＰＵから出力されるアドレス信号を入力し、複数の周辺機能モジュールのそれぞれがアドレス信号に対応する周辺機能モジュールであるか否かを判定するアドレス判定回路とを備え、複数の周辺機能モジュールはアドレス判定回路の判定結果を入力し、判定結果に基づいて、アドレス信号に対応する周辺機能モジュールは当該周辺機能モジュール内の回路の動作を可能とする制御を行い、アドレス信号に対応しない周辺機能モジュールは当該周辺機能モジュール内の回路の動作が不可能であるようにしている。
【００１２】
この構成によれば、アクセスが発生している周辺機能モジュール内のアドレスデコード等の内部回路の動作が開始されるが、アクセスが発生していない周辺機能モジュール内のアドレスデコード等の内部回路は停止状態となるため、消費電力を削減することができる。
【００１３】
本発明の第３の半導体集積回路装置は、ＣＰＵと、それぞれ特定の機能を実現する回路を有した複数の周辺機能モジュールと、周辺機能モジュールへ供給するクロックを出力するクロック供給回路と、ＣＰＵから出力されるアドレス信号を入力し、複数の周辺機能モジュールのそれぞれがアドレス信号に対応する周辺機能モジュールであるか否かを判定するアドレス判定回路と、クロック供給回路からクロックを入力し、アドレス判定回路の判定結果に基づいて、アドレス信号に対応する周辺機能モジュールに対してクロックを出力し、アドレス信号に対応しない周辺機能モジュールに対してはクロックを出力しないクロック制御回路とを備え、複数の周辺機能モジュールはアドレス判定回路の判定結果を入力し、判定結果に基づいて、アドレス信号に対応する周辺機能モジュールは当該周辺機能モジュール内の回路の動作を可能とする制御を行い、アドレス信号に対応しない周辺機能モジュールは当該周辺機能モジュール内の回路の動作が不可能であるようにしている。
【００１４】
この構成によれば、第１と第２の半導体集積回路装置の両方の効果が得られる。すなわち、アクセスが発生している周辺機能モジュールのみにクロック供給が開始されるとともに当該周辺機能モジュール内のアドレスデコード等の内部回路の動作が開始され、アクセスが発生していない周辺機能モジュールにはクロックは供給されず、その周辺機能モジュール内のアドレスデコード等の内部回路は停止状態となり消費電力を大幅に低減できる。
【発明の効果】
【００１５】
本発明によれば、ユーザーが作成するプログラムの介在なしにアドレス判定回路を設けることによってアクセスされる周辺機能モジュールを特定できるため、アクセスされる周辺機能モジュール以外の周辺機能モジュールへのクロックの供給を行わないようにすることで、従来はクロック供給回路から各周辺機能モジュールへのクロック経路上で消費していた電力を削減することができる。
【００１６】
また、アクセスされる周辺機能モジュール以外の周辺機能モジュールのアドレスデコード等の回路動作を停止させることで、ここで消費していた電力も削減することができる。
【００１７】
以上のように低消費電力を望むユーザーのプログラム作成上の負担を軽減しながら、低消費電力を実現することが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面に基づいて説明する。図１は本発明の実施の形態の半導体集積回路装置の基本的な構成を示すブロック図である。
【００１９】
この半導体集積回路装置は、ＣＰＵ１と、タイマー機能やシリアルインターフェース機能など様々な周辺機能を実現する複数の周辺機能モジュール６ａ〜６ｃと、クロック供給回路３と、アドレス判定回路２と、クロック制御回路４などで構成されている。図示していないが、ＣＰＵ１にはクロック供給回路３から直接クロック（クロック源信号７）が供給されている。
【００２０】
ＣＰＵ１からは、アドレス信号がアドレス判定回路２及び各周辺機能モジュール６ａ〜ｃに入力されている。このアドレス信号によって、ＣＰＵ１は各周辺機能モジュール６ａ〜ｃに対してその所望の周辺機能を動作させるための各周辺機能モジュール内の動作制御用レジスタ（図示せず）を特定している。アドレス判定回路２では各周辺機能モジュールに対するＣＰＵ１からのアクセスをアドレス信号をモニターすることにより常時監視している。このアドレス判定回路２は、各周辺機能モジュール６ａ〜ｃのアドレスを予め記憶しており、それに基づいて、ＣＰＵ１の出力するアドレス信号がどの周辺機能モジュールにアクセスするためのアドレス信号であるかを判定し、その判定結果を制御信号８（８ａ〜ｃ）として出力する。例えば、周辺機能モジュール６ａにアクセスするアドレス信号である場合には、制御信号８ａをアクティブ状態（例えばハイレベル）、制御信号８ｂと８ｃを非アクティブ状態（例えばローレベル）として、周辺機能モジュール６ａ〜ｃとクロック制御回路４へ出力する。
【００２１】
クロック制御回路４の一構成例を図２に示す。クロック制御回路４では、クロック供給回路からクロック源信号７を入力し、制御信号８（８ａ〜ｃ）に基づいてアクセスされる周辺機能モジュールにのみクロック（クロック源信号７）が供給される。
【００２２】
図３は同半導体集積回路装置の動作を示すフローチャートである。まず、マイクロコントローラのリセット直後には、図３のフローチャートのリセットスタート後の状態となり、初期状態として各モジュールは使用しないとして動作停止状態（Ｓ１）とするため、クロック制御回路４に対して全モジュールに対してクロックの供給を停止状態とする。そのためアドレス判定回路２から出力される全ての制御信号８（８ａ〜ｃ）を非アクティブ状態とする。これによってクロック供給回路３から出力されるクロック源信号７はクロック制御回路４でストップする。これによってクロック制御回路４から各周辺機能モジュール６ａ〜ｃにいたるクロック経路上での配線や遅延制御用バッファ５ａ〜ｅでの電力消費が削減される。また、各周辺機能モジュール６ａ〜ｃにも制御信号８ａ〜ｃが入力され各周辺機能モジュール内のアドレスデコード回路等は停止状態となりここでも電力消費が削減される。
【００２３】
次に図３のフローチャート中のプログラム実行中（Ｓ２）では、ユーザープログラムの実行が開始され、ユーザープログラム内で使用したい周辺機能モジュールに対して、所望の動作をするように当該周辺機能モジュール内の動作制御用レジスタに対してアクセスを行う。この時、ＣＰＵ１からは当該周辺機能モジュールの動作制御用レジスタにアクセスするために、アドレス信号には当該周辺機能モジュールの動作制御用レジスタのアドレスが出力されている。アドレス判定回路２はこのアドレス値を常時監視し、当該周辺機能モジュールを使用すると自動的に判断し、クロック制御回路４に対して当該周辺機能モジュールへのクロック供給を開始するように制御信号８を送る（Ｓ３）。
【００２４】
クロック制御回路４はこの制御信号８を受け取り、当該周辺機能モジュールへのクロック供給を開始する。一方アクセスが発生していない周辺機能モジュールへのクロック供給については停止したままとなっている。また、クロック供給の開始を指示する制御信号８は当該周辺機能モジュールにも入力され、当該周辺機能モジュールはモジュール内のアドレスデコード等の回路を停止状態から動作状態へと状態を変更する。これによって当該周辺機能モジュール内のアドレスデコード回路は正しくアドレスデコードを開始し、モジュール内の動作制御用レジスタに対して所望の設定を行うことが可能になる（Ｓ４）。
【００２５】
以上によりユーザープログラムによる特定の周辺機能モジュールへのアクセスによって当該周辺機能モジュールのみへクロックが供給され、また、当該周辺機能モジュール内のアドレスデコード回路等が動作を開始することになる。
【００２６】
本実施の形態によれば、ユーザーが作成するプログラムの介在なしに、アドレス判定回路２を設けることによってアクセスされる周辺機能モジュールを特定できるため、アドレス判定回路２の判定結果である制御信号８に基づいて、クロック制御回路４が、アクセスされる周辺機能モジュール以外の周辺機能モジュールへのクロックの供給を行わないようにすることで、従来はクロック供給回路から各周辺機能モジュールへのクロック経路上で消費していた電力を削減することができる。この効果をより大きいものとするためには、クロック制御回路４を、クロック供給回路３と一体的にあるいはクロック供給回路３の近傍に設けておくことが好ましい。
【００２７】
また、アドレス判定回路２の判定結果である制御信号８を各周辺機能モジュール６ａ〜ｃへも入力し、アクセスされる周辺機能モジュール以外の周辺機能モジュールのアドレスデコード等の回路動作を停止させることで、ここで消費していた電力も削減することができる。
【産業上の利用可能性】
【００２８】
本発明にかかる半導体集積回路装置は、ユーザーのプログラム作成上の負担を軽減しながら、低消費電力を実現することが可能となり、複数の周辺機能モジュールを備えた半導体集積回路装置等として有用である。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態の半導体集積回路装置のブロック図である。
【図２】本発明の実施の形態の半導体集積回路装置内のクロック制御回路の構成図である。
【図３】本発明の実施の形態の半導体集積回路装置における動作手順を示すフローチャートである。
【符号の説明】
【００３０】
１  中央演算処理装置（ＣＰＵ）
２  アドレス判定回路
３  クロック供給回路
４  クロック制御回路
５ａ〜ｅ  クロック遅延制御用バッファ
６ａ〜ｃ  周辺機能モジュール
７  クロック源信号
８  制御信号
【図１】
2005250850.tif 000003
【図２】
2005250850.tif 000004
【図３】
2005250850.tif 000005