(57)【要約】【課題】珪化アモルファス・ポリシリコン−金属のコンデンサの珪化物層の信頼性を高め、製造コストを削減する方法を提供する。【解決手段】標準のプロセスを用いるが、ただし、ポリシリコン層５８の珪化を行う前に中性物質を注入することにより、ポリシリコン５８の露出面をアモルファス・ポリシリコンに変質させる。これにより、ポリシリコンの珪化により形成される珪化物層６６の表面も十分平滑になる。したがって、コンデンサ５０の誘電体層６８内に応力点が形成される可能性が大幅に小さくなり、歩留まりと信頼性が向上して、製造コストが大幅に削減される。厚さを減らすことができるため、単位面積当りの静電容量値が大きくなる。【選択図】図９
2005217416.tif 000002
【特許請求の範囲】
【請求項１】
珪化アモルファス・ポリシリコン−金属のコンデンサを製造する方法であって、
前記コンデンサの第１の板を形成し、前記形成が、
基板上に形成されている絶縁層の上にポリシリコンの層を堆積させ、
前記ポリシリコン層をアモルファス化し、
前記ポリシリコン層の露出面を珪化するステップを、
更に包含し、
前記第１の板の上に誘電体を堆積させるステップと、
前記誘電体層の上に前記コンデンサの第２の板を形成するステップと、
を包含する、前記製造方法。
【請求項２】
珪化アモルファス・ポリシリコン−金属のコンデンサであって、
珪化アモルファス・ポリシリコンである上部を包含し残りの部分が多結晶シリコンを包含する第１の板と、
金属層を包含する第２の板と、
前記第１および第２の板の間に形成される誘電体層と、
を包含するコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
集積回路の製造コストを削減しその信頼性を向上させるため、回路デバイスとプロセスの設計者は絶えず努力をしている。これは特にそのような回路の容量要素についても言えることである。
【背景技術】
【０００２】
現在集積回路に用いられているポリ珪化物−金属の容量要素１０を図１に示す。一般にコンデンサ１０は、一般にシリコン・ウェーハであるシリコン基板１２上に構築される（集積回路の構成要素を形成する任意の数の他の回路要素と共に）。基板１２は、この技術で周知の埋込層インプラントを含んでよい。この基板１２上に酸化物層１８を形成する。これは容量要素１０を基板１２および基板１２上に構築された他の回路要素から絶縁する。次に、酸化物層１８上にポリシリコン層１４を形成する。ポリシリコン層１４上に金属層（図示しない）を堆積させた後でウェーハにアニーリング処理を行うと、金属はポリシリコン層１４と結合して、導電性の高い珪化ポリシリコン層１９を形成する。この珪化ポリシリコン層１９はコンデンサの２枚の導電板の一方を形成する。
【０００３】
次に、別の酸化物層２０を一般に珪化物層１９上に形成する。これはコンデンサ１０の誘電体として作用する。最後に、誘電体酸化物層２０の上に金属層２２を堆積させる。これはコンデンサ１０の第２の板を形成する。次に一般に接触子２４を形成する。これにより、金属層２２で形成されたコンデンサ１０の板にアクセスして、コンデンサ１０の片側と電気的に接続することができる。当業者が理解するように、追加の酸化物層を用いて金属層（図示しない）から絶縁することにより、コンデンサ１０の上に別の金属被覆層を更に構築してよい。また、これも図１に図示しないが、珪化物層１９により形成された板にアクセスするために一般に追加の接触子を形成してもよい。図１に示すような標準のポリシリコン−金属のコンデンサの一部として上に説明した層を形成する方法は、当業者に周知なためこれ以上説明しない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図１の容量要素１０に関連する１つの問題は、ポリシリコン層１４の上面のポリシリコン結晶が非常に大きく、かつ平面度が極めて低いことである。アニーリング・ステップを行ってポリシリコン層１４の上面に珪化物層１９を成長させると、珪化物層１９の上面１６も同じように平面度が低くなる。珪化物層１９の上に誘電体酸化物層２０を堆積させると、表面の平面度が極めて低いためにコンデンサ内の酸化物フィルムと電界とに不均一を生じる。表面から突出した点では電界が強くなり、同時に、フィルムは一般に薄くなる。かかる場所では酸化物破壊が起こりやすい。また、局所的なフィルム応力が変わるためフィルムは更に弱くなる。フィルム内の弱い点の密度が高いと、長期的には回路の信頼性が問題になり、短期的には製造コストが高くなるという問題が生じる。
【０００５】
この問題を軽減するには一般に誘電体酸化物層を必要以上に厚く製造する。このため所定の静電容量値においてコンデンサが占める基板の表面積を大きくする必要があるため、ダイのサイズが大きくなり、製造コストも高くなる。
【課題を解決するための手段】
【０００６】
本発明は、上に述べた１つ以上の問題に対処する処理方法と回路構造とを提供するものである。少なくとも１つの実施の形態では、珪化ポリシリコンの容量要素を構築するのに標準のプロセスを用いるが、ただし、ポリシリコン層を珪化する前にポリシリコン層の上面をアモルファス化してポリシリコン結晶のサイズを小さくすることにより、非常に平滑な表面を作る。少なくとも１つの実施の形態では、本発明の方法の実施の形態に従って構築されたコンデンサは、誘電体層に接触する表面が非常に平滑である珪化ポリシリコン層の底板を備える。
【実施例】
【０００７】
（表記法と命名法）
以下の説明とクレームを通して、特定のプロセス・ステップとプロセス材料とそれから得られる構造とを参照するのにいくつかの用語を用いる。当業者が理解するように、プロセス、材料、または得られる構造は、異なる名称で参照されることがある。ここでは名称が異なっても、機能が同じである要素、材料、またはプロセスは区別しない。以下の説明とクレーでは、「含む」および「包含する」という用語は範囲を設定せずに用いるため、「．．．を含むが限定されない」という意味に解釈すべきである。
【０００８】
（詳細な説明）
以下の説明は本発明の種々の実施の形態に関するものである。１つ以上のかかる実施の形態が好ましい場合があるが、別に指定しない限り開示された実施の形態は、クレームを含めてこの開示の範囲を制限するものと解釈しあるいはその他に用いてはならない。また当業者が理解するように、以下の説明は広範囲の応用を有するものである。また全ての実施の形態の説明はその実施の形態の単なる例であって、クレームを含めてこの開示はその実施の形態に限定されるものではない。
【０００９】
例えば、半導体デバイス内の特定の層を作るには、イオン注入や化学気相堆積や拡散などの当業者に周知の多数の方法がある。また、かかる層は同じ結果と目的を達成する種々の化学的成分を含んでよいが、用いる情況や特定のプロセス・フローに従って、或るものが他のものより適していることがある。この開示ではかかる代替の方法や化学的成分についても言及するつもりであるが、全てを網羅することはできないし、またここに開示する実施の形態はそれらの示された例に限定されるものでもない。最後に、当業者が本発明を実施するのを支援するために、ここに開示するいくつかの処理ステップについてパラメトリックな情報を開示した。かかるパラメトリックなデータはできる限り一般的な範囲で提供するが、かかる範囲の指定は、別に明示しない限り本発明の種々の実施の形態の操作と処理の範囲を制限するものではない。
【００１０】
図２は、本発明の或る実施の形態に係る、容量要素５０を形成するために処理中の半導体回路の一部の断面図を示す。まず、この技術で周知の１つ以上の処理ステップに従ってシリコン基板５４開始材料（これは埋込層インプラント５２を含んでよい）を準備する。基板５４の開始材料がｎ型の場合は、埋込層インプラント５２もｎ型（一般に砒素（Ａｓ）または燐（Ｐ））である。この一連の処理機能を、図１０のプロセス流れ図に「シリコン開始材料を準備する１００」で示す。
【００１１】
図３では、やはり基板５４上に形成される任意の他のデバイスからコンデンサを絶縁するために、基板５４の上に絶縁層５６を形成する。絶縁層５６はこの技術で周知の１つ以上の処理機能（浅溝絶縁（ＳＴＩ）フィールド酸化物５６を形成することを含んでよい）に従って形成してよい。まず絶縁層５６の位置を一般にマスキング・プロセスにより決める。すなわち、マスクを用いて表面下のシリコンをエッチして、絶縁層５６を置く溝を形成する。電気絶縁に適した材料（フィールド酸化物層５６など）を基板５４の露出面上に堆積させて溝を埋める。表面に化学的／機械的研磨（ＣＭＰ）を行った後、マスキング層（図示しない）をエッチして基板５４の表面から除く。この一連の処理機能を、図１０のプロセス流れ図に「絶縁層を形成する１０２」で示す。
【００１２】
図４では、コンデンサ構造５０の底板を形成するプロセスの一部として、ポリシリコン層５８を堆積させてマスクする。ポリシリコン層５８の上面６２は一般に大きな結晶を含む。前に説明したように、かかる大きな結晶は比較的薄いコンデンサ誘電体層（一般にポリシリコン層を珪化した後にその上面６２の上に堆積させる）内に応力点を作る。周知のように物理的応力の高い点の酸化物誘電体は弱いため、高い電界応力と共に、構造５０の最大電圧能力を制限する。これらの処理機能を、図１０のプロセス流れ図に「ポリシリコンの堆積とエッチとを行う１０４」で示す。
【００１３】
図５は、容量構造５０のポリシリコン層５８が絶縁酸化物５６の上に形成されている、ポリシリコンのエッチ・プロセスの結果を示す。図５は、容量構造５０の露出面にシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの中性物質のイオン注入を行うことも示す。本発明の或る実施の形態では、注入は、約５００から１０００オングストロームの深さに、約１０15／ｃｍ2から１０16／ｃｍ2程度のドーズ量で行う。望ましい深さに望ましいドーズ量を達成するには約１００ＫｅＶの注入エネルギーで十分である。この注入プロセスにより、ポリシリコン層５８の表面６２はアモルファス・シリコンに変質する。アモルファス・シリコンに変質すると表面６２は十分平滑になる。この処理機能を、図１０のプロセス流れ図に「ポリシリコンのアモルファス化注入を行う１０６」で示す。
【００１４】
別の実施の形態では、表面６２をアモルファス・ポリシリコンに変質させるのに表面６２のプラズマ衝撃を用いてよい。アルゴン、クリプトン、キセノンなどの不活性の重原子キャリヤ・ガスをプラズマ室内に導入する。プラズマ室は、プラズマ化学気相堆積ＰＥＣＶＤ室で用いられるものと同じでよい。別の実施の形態では、エッチ室を用いてかなり高圧で高いプラズマ密度を得てよい。このプロセスでは表面のイオン衝撃を用いて格子構造を破壊する（注入と同様に）。当業者が認識するように、この開示の範囲を超えずに、別の方法により表面６２をアモルファス・ポリシリコンに変質してよい。
【００１５】
図６ａは、ポリシリコン層５８の珪化の第１のステップとして、金属層６４を堆積させて最終的にポリシリコン層５８の上面に珪化物層を形成することを示す。図６ｂは、容量構造５０にアニーリング・プロセスを行い、金属層６４とポリシリコン層５８とを結合して珪化物層６６を形成することを示す。次に金属をマスクしてエッチし、珪化物層６６を残す。ポリシリコン層５８と珪化物層６６とで容量構造５０の底板を形成する。図５のポリシリコン層５８の表面６２は注入によりすでにアモルファス化されているため、珪化物層６６も十分平滑である。この処理機能を、図１０のプロセス流れ図に「珪化物層を形成する１０８」で示す。
【００１６】
図７は、誘電体層６８の堆積を示す。誘電体層は例えば酸化物または窒化物で形成してよく、その厚さは５００から１０００オングストロームの範囲である。珪化物層６６の上面はアモルファス化注入によりすでに十分平滑になっているため、珪化物層と誘電体層との界面に応力点が生じる可能性は大幅に減っている。したがって誘電体の厚さを大幅に薄くしてよいため、所定の容量値において容量要素の上板と底板の表面積は小さくなる（すなわち、単位面積当りの静電容量が十分大きくなる）。所定の容量要素５０においてダイ面積がこのように小さくなると、本発明の容量要素を用いる集積回路の製造コストを削減することができる。更に、底板の変動も大幅に減少するため回路の歩留まりが向上し、製造コストは更に下がる。この処理機能を、図１０のプロセス流れ図に「コンデンサ誘電体層を堆積させる１１０」で示す。
【００１７】
図８は、上部金属層７０の堆積を示す。これはパターン化してマスク７２を作り、次にエッチしてコンデンサの上板（図示しない）を形成する。上部金属層７０は、窒化チタン（ＴｉＮ）障壁層を持つアルミニウム／銅かまたは同等の材料で形成してよい。この処理機能を、図１０のプロセス流れ図に「上部コンデンサ金属層を堆積させる１１２」で示す。
【００１８】
最後に図９は、金属をエッチして容量要素５０の上部金属板７６を形成した結果を示す。図９は、容量要素５０の上に金属被覆積層を形成するプロセスも示す。まず、容量要素５０の上にレベル間誘電体層７４を堆積させて、後で容量要素の上に形成されて走る金属相互接続（図示しない）から上部金属板７６を絶縁する。上部金属板と容量要素５０の上部の上を走る１つ以上の相互接続線とを電気的に接続するための接触子７８を形成してよい。当業者が認識するように、容量要素５０の底板と接触する接触子も形成してよい（図示しない）。次に、１つ以上のレベルの相互接続線（図示しない）を容量要素５０の上に形成してよい。この処理機能を、図１０のプロセス流れ図に「金属被覆積層を形成する１１４」で示す。
【００１９】
要約すると、本発明の実施の形態は容量要素を作るのに標準のプロセス・フローを用いるが、ただし、ポリシリコンの珪化を行う前にアモルファス・ポリシリコンを作ってポリシリコンの表面を平滑にする。このため、ポリシリコンの珪化により形成される珪化物層は標準のプロセスの珪化物層の表面に比べて大幅に平滑になる。珪化物の表面が平滑になると珪化物層と容量誘電体との界面に応力点ができる可能性が非常に小さくなり、したがって誘電体内に亀裂が形成されて板が短絡する可能性が大幅に小さくなる。これによりデバイス（したがって、かかる容量要素をその中で用いる任意の集積回路）の歩留まりと信頼性とが向上するだけでなく、誘電体を十分薄くすることができるため、用いるシリコンの単位面積当りの静電容量が増加し、また製造コストが下がる。本発明の或る実施の形態では、中性物質の注入を用いて多結晶ポリシリコンをアモルファス・ポリシリコンに変質させることができる。
【００２０】
例示的な実施の形態では、珪化アモルファスを製造する方法は次のステップを含む。すなわち、ａ）基板上に形成された絶縁層の上にポリシリコンの層を堆積させ、ポリシリコン層をアモルファス化し、ポリシリコン層の露出面を珪化してコンデンサの第１の板を形成し、ｂ）第１の板の上に誘電体を堆積させ、ｃ）誘電体層の上にコンデンサの第２の板を形成する。ポリシリコン層のアモルファス化は、ポリシリコン層内にシリコンまたはゲルマニウムなどの中性物質を注入することを含んでよい。注入した後の中性物質のドーズ量は実質的に１０15／ｃｍ2から１０16／ｃｍ2の間であり、深さは約５００から１０００オングストロームである。注入のエネルギーは約１００ＫｅＶである。アモルファス化されたポリシリコンの露出面は多結晶シリコンに比べて十分平滑である。アモルファス化は、プラズマ化学気相堆積（ＰＥＣＶＤ）室内で作られたイオン衝撃に多結晶ポリシリコンをさらすことにより行う。イオン衝撃は、アルゴン、クリプトン、またはキセノンを含む重イオン・キャリヤ・ガスから生成される。イオン衝撃はエッチ室内で作ってもよい。
【００２１】
例示的な実施の形態では、珪化アモルファス・ポリシリコン−金属のコンデンサは、上部が珪化アモルファス・ポリシリコンで残りの部分が多結晶シリコンを含む第１の板と、金属層を包含する第２の板と、前記第１の板と第２の板との間に形成される誘電体層とを有してよい。上面は残りの部分に比べて十分平滑である。第１の板は絶縁層の上に形成してよい。第１の板のアモルファス・シリコンは、シリコンまたはゲルマニウムなどの中性物質を多結晶ポリシリコン層の上面に十分注入して形成してよい。前記注入から得られる中性物質のドーズ量は実質的に１０15／ｃｍ2から１０16／ｃｍ2の間である。中性物質は約１００ＫｅＶのエネルギーで注入してよい。中性物質は約５００から１０００オングストロームの深さに注入してよい。上部は約５００から１０００オングストロームの深さを有してよい。第１の板のアモルファス・ポリシリコンは、プラズマ化学気相堆積（ＰＥＣＶＤ）室内で作られたイオン衝撃に多結晶ポリシリコン層をさらすことにより形成してよい。イオン衝撃は、アルゴン、クリプトン、またはキセノンを含む重イオン・キャリヤ・ガスで作ってよい。第１の板のアモルファス・ポリシリコンは、エッチ気相堆積（ＰＥＣＶＤ）室内で作られたイオン衝撃に多結晶ポリシリコンをさらすことにより形成してよい。
【００２２】
以上の説明に関して更に以下の項を開示する。
（１）  珪化アモルファス・ポリシリコン−金属のコンデンサを製造する方法であって、
前記コンデンサの第１の板を形成し、前記形成は、
基板上に形成された絶縁層の上にポリシリコンの層を堆積させ、
前記ポリシリコン層をアモルファス化し、
前記ポリシリコン層の露出面を珪化する、
ことを更に含み、
前記第１の板の上に誘電体を堆積させ、
前記誘電体層の上に前記コンデンサの第２の板を形成する、
ステップを含む、コンデンサを製造する方法。
（２）  前記アモルファス化は前記ポリシリコン層内に中性物質を注入することを更に含む、第１項記載のコンデンサを製造する方法。
（３）  前記中性物質はシリコンまたはゲルマニウムである、第２項記載のコンデンサを製造する方法。
（４）  前記注入から得られる中性物質のドーズ量は実質的に１０15／ｃｍ2から１０16／ｃｍ2の間で、深さは約５００から１０００オングストロームである、第２項または第３項記載のコンデンサを製造する方法。
（５）  前記注入のエネルギーは約１００ＫｅＶである、第１項−第４項のいずれか記載のコンデンサを製造する方法。
（６）  前記アモルファス化されたポリシリコンの露出面は多結晶シリコンに比べて十分平滑である、第１項−第５項のいずれか記載のコンデンサを製造する方法。
（７）  前記アモルファス化は、プラズマ化学気相堆積（ＰＥＣＶＤ）室内で作られたイオン衝撃に前記多結晶シリコンをさらすことを更に含む、第１項−第６項のいずれか記載のコンデンサを製造する方法。
（８）  前記イオン衝撃はアルゴン、クリプトン、またはキセノンを含む重イオン・キャリヤ・ガスから生成される、第７項記載のコンデンサを製造する方法。
（９）  前記アモルファス化はエッチ室で作られたイオン衝撃に前記多結晶シリコンをさらすことを更に含む、第１項−第６項のいずれか記載のコンデンサを製造する方法。
（１０）  珪化アモルファス・ポリシリコン−金属のコンデンサであって、
上部が珪化アモルファス・ポリシリコンで残りの部分が多結晶シリコンを含む第１の板と、
金属層を包含する第２の板と、
前記第１および第２の板の間に形成される誘電体層と、
を包含するコンデンサ。
（１１）  前記上面は前記残りの部分に比べて十分平滑である、第１０項記載のコンデンサ。
（１２）  前記第１の板は絶縁層の上に形成される、第１０項または第１１項記載のコンデンサ。
（１３）  前記第１の板のアモルファス・シリコンは多結晶シリコン層の上面に中性物質を十分注入することにより形成される、第１０項−第１２項のいずれか記載のコンデンサ。
（１４）  前記注入から得られる中性物質のドーズ量は実質的に１０15／ｃｍ2から１０16／ｃｍ2の間である、第１３項記載のコンデンサ。
（１５）  前記中性物質は約５００から１０００オングストロームの深さに注入される、第１３項または第１４項記載のコンデンサ。
【００２３】
（１６）  珪化アモルファス・ポリシリコン−金属のコンデンサ５０を標準のプロセスを用いて形成するが、ただし、ポリシリコン層５０の珪化を行う前に多結晶シリコンの露出面をアモルファス・ポリシリコンに変質させて、容量要素の底板を形成する。多結晶シリコンの表面をアモルファス・ポリシリコンに変質させると、ポリシリコンの表面は多結晶シリコンの表面に比べて十分平滑になる。これにより、コンデンサの底板を形成しかつポリシリコンの珪化により形成される珪化物層６６の表面も十分平滑になる。コンデンサ５０の誘電体層６８内に応力点が形成される可能性が大幅に小さくなり、歩留まりと信頼性が向上しかつ厚さを減らすことができるため、単位面積当りの静電容量値が大きくなる。ポリシリコンの珪化の前に中性物質を注入することにより多結晶シリコンをアモルファスにして、容量要素の底板に用いる珪化物層６６を形成する。
【図面の簡単な説明】
【００２４】
本発明の実施の形態を詳細に説明するために添付の図面を参照する。
【図１】従来のプロセスに従って製造された標準のポリ珪化−金属の容量要素構造を示す半導体回路の一部の断面図である。
【図２】本発明の或る実施の形態に係る珪化ポリ・アモルファス・シリコン−金属のコンデンサを構築するプロセスにおいて、シリコン開始材料の準備を示す半導体回路の一部の断面図である。
【図３】本発明の或る実施の形態に係る珪化ポリ・アモルファス・シリコン−金属のコンデンサを構築するプロセスにおいて、絶縁フィールド酸化物層の形成を示す半導体回路の一部の断面図である。
【図４】本発明の或る実施の形態に係る珪化ポリ・アモルファス・シリコン−金属のコンデンサを構築するプロセスにおいて、ポリシリコン層の形成を示す半導体回路の一部の断面図である。
【図５】本発明の或る実施の形態に係る珪化ポリ・アモルファス・シリコン−金属のコンデンサを構築するプロセスにおいて、ポリシリコン層のアモルファス化注入の結果を示す半導体回路の一部の断面図である。
【図６】ａは、本発明の或る実施の形態に係る珪化ポリ・アモルファス・シリコン−金属のコンデンサを構築するプロセスにおいて、珪化物層の形成に用いられる金属層の形成を示す半導体回路の一部の断面図である。  ｂは、本発明の或る実施の形態に係る珪化ポリ・アモルファス・シリコン−金属のコンデンサを構築するプロセスにおいて、珪化物層の形成を完了するための図６ａの金属層のアニーリングを示す半導体回路の一部の断面図である。
【図７】本発明の或る実施の形態に係る珪化ポリ・アモルファス・シリコン−金属のコンデンサを構築するプロセスにおいて、コンデンサ誘電体層の堆積を示す半導体回路の一部の断面図である。
【図８】本発明の或る実施の形態に係る珪化ポリ・アモルファス・シリコン−金属のコンデンサを構築するプロセスにおいて、上部コンデンサ金属層の堆積とマスキングとエッチングとを示す半導体回路の一部の断面図である。
【図９】本発明の或る実施の形態に係る珪化ポリ・アモルファス・シリコン−金属のコンデンサを構築するプロセスにおいて、金属被覆積層の形成を示す半導体回路の一部の断面図である。
【図１０】本発明の或る実施の形態に係る珪化ポリ・アモルファス・シリコン−金属のコンデンサを構築するプロセスを記述する流れ図である。
【符号の説明】
【００２５】
５０  コンデンサ
５８  ポリシリコン層
６６  珪化物層
６８  誘電体層
【図１】
2005217416.tif 000003
【図２】
2005217416.tif 000004
【図３】
2005217416.tif 000005
【図４】
2005217416.tif 000006
【図５】
2005217416.tif 000007
【図６】
2005217416.tif 000008
【図７】
2005217416.tif 000009
【図８】
2005217416.tif 000010
【図９】
2005217416.tif 000011
【図１０】
2005217416.tif 000012