(57)【要約】  【課題】  本発明は、駆動用のトランジスタの制御電極に与える電圧の変化又は制御電極の特性によるＯＮ抵抗の影響を抑制するドライバ装置と当該ドライバ装置を備えたプリントヘッドを提供することを目的とする。  【解決手段】  本発明プリントヘッドは、電源電圧ＶＤＤが与えられるとともにヒータとなる抵抗体の駆動制御を行うｍ個のドライバ装置１と、電源電圧ＶＤＤより高電圧となる電源電圧ＶＨが供給されるとともに電源電圧ＶＨを電圧ＶＧに変圧して各ドライバ装置１に供給するレギュレータ２と、を備える。【選択図】      図１
2005238736.tif 000002
【特許請求の範囲】
【請求項１】
ｎ個の発熱体それぞれを駆動するｎ個のトランジスタと、ｎ個のトランジスタのＯＮ／ＯＦＦ制御を行うｎビットのデータを格納するデータ格納部と、を備えるドライバ装置において、
前記ｎビットのデータそれぞれの電圧を前記データ格納部から入力された第１電圧より高い第２電圧に変換して、前記ｎ個のトランジスタそれぞれの制御電極に出力するｎ個のレベルシフタを備えるとともに、
前記第２電圧が外部のレギュレータより供給されることを特徴とするドライバ装置。
【請求項２】
ｎ個の発熱体それぞれを駆動するｎ個のトランジスタと、ｎ個のトランジスタのＯＮ／ＯＦＦ制御を行うｎビットのデータを格納するデータ格納部と、を備えるドライバ装置において、
前記ｎビットのデータそれぞれの電圧を前記データ格納部から入力された第１電圧より高い第２電圧に変換して、前記ｎ個のトランジスタそれぞれの制御電極に出力するｎ個のレベルシフタと、
前記第２電圧を生成して前記レベルシフタに供給するレギュレータと、
を備えることを特徴とするドライバ装置。
【請求項３】
前記第２電圧が、前記発熱体となる抵抗体に与える電源電圧より生成されることを特徴とする請求項１又は請求項２に記載のドライバ装置。
【請求項４】
前記レギュレータが前記第１電圧を生成して前記データ格納部に供給することを特徴とする請求項１〜請求項３のいずれかに記載のドライバ装置。
【請求項５】
前記レギュレータが、前記発熱体となる抵抗体に与える電源電圧より前記第１電圧を生成して出力することを特徴とする請求項４に記載のドライバ装置。
【請求項６】
ｎ個の発熱体それぞれを駆動するｎ個のトランジスタとｎ個のトランジスタのＯＮ／ＯＦＦ制御を行うｎビットの印字データを格納するデータ格納部とを有するドライバ装置をｍ個備えるプリントヘッドにおいて、
前記印字データが外部より入力されるときの電圧を第１電圧としたとき、当該第１電圧より高い第２電圧を生成するレギュレータを備えるとともに、
前記ｍ個のドライバ装置それぞれが、前記ｎビットの印字データそれぞれの電圧を前記レギュレータから供給される第２電圧に変換して、前記ｎ個のトランジスタそれぞれの制御電極に出力するｎ個の第１レベルシフタを備えることを特徴とするプリントヘッド。
【請求項７】
ｎ個の発熱体それぞれを駆動するｎ個のトランジスタとｎ個のトランジスタのＯＮ／ＯＦＦ制御を行うｎビットの印字データを格納するデータ格納部とを有するドライバ装置をｍ個備えるプリントヘッドにおいて、
前記ドライバ装置のうちの１つが、前記印字データが外部より入力されるときの電圧を第１電圧としたとき当該第１電圧より高い第２電圧を生成するレギュレータを備えるとともに、
前記ｍ個のドライバ装置それぞれが、前記ｎビットの印字データそれぞれの電圧を前記レギュレータから供給される第２電圧に変換して、前記ｎ個のトランジスタそれぞれの制御電極に出力するｎ個の第１レベルシフタを備えることを特徴とするプリントヘッド。
【請求項８】
前記印字データを前記第１電圧から第３電圧に変換して、前記ｍ個のドライバ装置それぞれの前記データ格納部に出力する第２レベルシフタを備え、
前記レギュレータが、前記第３電圧を生成して前記ｍ個のドライバ装置それぞれの前記データ格納部及び前記第２レベルシフタに供給することを特徴とする請求項６又は請求項７に記載のプリントヘッド。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録紙に印字を行うプリントヘッド及びこのプリントヘッドのドライバ装置に関するもので、特に、感熱方式又は熱転写方式（昇華方式を含む）やインクジェット方式によって印字を行うサーマルプリントヘッド及びこのプリントヘッドのドライバ装置に関する。
【背景技術】
【０００２】
ファクシミリやプリンタなどの印字装置において、熱に反応する感熱紙に印字用のヘッドを押しつけることによって感熱紙へ印字する感熱方式や、固形インクを塗布したインクリボンに印字用のヘッドで熱を加えてインクを昇華させることで記録紙に付着させて印字する昇華方式を含む熱転写方式や、熱を加えて生じる気泡によってインクを射出するとともに射出されて得たインクの微細な粒子を記録紙に吹き付けて印字するインクジェット方式などが用いられている。このような各方式を使用する印字装置は、印字用のヘッドとして用いられる発熱体となる抵抗体が１列に配設されるサーマルプリントヘッドを備える。そして、このサーマルプリントヘッドには、１列に配設された抵抗体を印字用データに応じて発熱させるために抵抗体を駆動させるドライバ装置が設けられる。
【０００３】
このようなサーマルプリントヘッドとして、その内部に設置されるドライバ装置が抵抗体によって構成されるヒータに電流を流して駆動するＭＯＳトランジスタを備える記録ヘッドが開示されている（特許文献１参照）。この特許文献１における記録ヘッドは、ヒータ駆動用のＭＯＳトランジスタのプロセス的バラツキや配線抵抗などが異なることが原因により、ヒータに流れる電流にバラツキが生じることを防ぐために、ヒータ駆動用のＭＯＳトランジスタと同一の製造工程で形成される補正回路を備える。
【０００４】
又、従来のサーマルプリントヘッドにおいて、図８に示すように、１列に配設された抵抗体を群単位で駆動させるドライバ装置１００が複数備えられる。このドライバ装置１００はそれぞれ、図９に示すように、ドライバ装置１００が駆動させる抵抗体と同数のビット数となるデータを格納するシフトレジスタ１０１と、シフトレジスタ１０１の各ビットのデータをＭＯＳトランジスタＴｒに与える複数のインバータＩｎｖと、抵抗体の駆動を行う複数のＭＯＳトランジスタＴｒと、ＭＯＳトランジスタＴｒのドレインと接続されるとともに抵抗体と接続される出力端子Ｏｕｔを、備える。
【０００５】
このような構成のサーマルプリントヘッドは、各ドライバ装置１００に設けられたシフトレジスタ１０１に対して各ビット毎に与えられる印字データがシリアルに与えられて格納される。このとき、ドライバ装置１００が１つずつ、その内部に備えたシフトレジスタ１０１を書き込み可能な状態とすることで、各ドライバ装置１００のシフトレジスタ１０１が異なる群の印字データを格納する。そして、この各ビット毎にシフトレジスタ１０１に格納された印字データが、各ビット毎にインバータＩｎｖに与えられる。尚、この印字データの各ビットが、印字する各ドットに相当する。即ち、印字データのビット数が印字ドット数に相当する。
【０００６】
このとき、インバータＩｎｖには、シフトレジスタ１０１と同様の電源電圧ＶＤＤが与えられ、この電源電圧ＶＤＤ又は接地電圧をＭＯＳトランジスタＴｒのゲートに与える。シフトレジスタ１０１がｎビットのデータが格納されるとともに、ドライバ装置１００がｍ個である場合、ドライバ装置１００それぞれには、ｎ個のインバータＩｎｖ及びｎ個のＭＯＳトランジスタＴｒが設けられ、又、ｎ×ｍビットに相当するｎ×ｍ個の抵抗体が駆動制御される。
【０００７】
そして、シフトレジスタ１０１から出力された印字データがローとなるビット列においては、インバータＩｎｖを介してＭＯＳトランジスタＴｒのゲートに電源電圧ＶＤＤが与えられる。よって、ＭＯＳトランジスタＴｒがＯＮとなり、出力端子Ｏｕｔを通じて抵抗体に電流が流れて、抵抗体が発熱して印字される。又、シフトレジスタ１０１から出力された印字データがハイとなるビット列においては、インバータＩｎｖを介してＭＯＳトランジスタＴｒのゲートに接地電圧が与えられる。よって、ＭＯＳトランジスタＴｒがＯＦＦとなり、出力端子Ｏｕｔを通じて抵抗体に電流が流れることがなく、抵抗体が発熱しない。
【特許文献１】特開平１０−１３８４８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図８及び図９に構成されるサーマルプリントヘッドにおいて、ドライバ装置１００に設けられたＭＯＳトランジスタＴｒのゲートに与える電圧と、ＭＯＳトランジスタＴｒのＯＮ抵抗との関係が、図１０のように表される。尚、ＭＯＳトランジスタＴｒのゲート幅Ｗａ，Ｗｂ，Ｗｃ（Ｗａ＞Ｗｂ＞Ｗｃ）としたとき、図１０において、実線がゲート幅ＷａのＭＯＳトランジスタＴｒにおける関係を、破線がゲート幅ＷｂのＭＯＳトランジスタＴｒにおける関係を、一点鎖線がゲート幅ＷｃのＭＯＳトランジスタＴｒにおける関係を、それぞれ表す。よって、図１０より明らかなように、ＭＯＳトランジスタＴｒのゲートに与える電圧が低いほど、又、ゲート幅が短いほど、ＭＯＳトランジスタのゲートに与える電圧によるＯＮ抵抗及びそのバラツキが大きくなる。
【０００９】
よって、従来においては、ドライバ装置１００に与える電源電圧ＶＤＤが３〜５Ｖであり、この３〜５Ｖの電源電圧ＶＤＤがＭＯＳトランジスタＴｒにも与えられる。そのため、ＭＯＳトランジスタＴｒのＯＮ抵抗の影響を低減するために、ＭＯＳトランジスタＴｒのゲート幅を２１００μｍとして長くする必要があり、その結果、半導体集積回路装置として構成されるドライバ装置のチップの短辺側のサイズが１４００μｍと大きくなる。又、ＭＯＳトランジスタＴｒのゲートに与える電圧が低いほど、ＭＯＳトランジスタのゲート幅によるＯＮ抵抗も大きくなる。
【００１０】
更に、特許文献１における記録ヘッドにおいても、このＭＯＳトランジスタのＯＮ抵抗の影響を低減するために、補正回路を設ける構成としているが、補正回路を通じて与えられる電圧は、補正回路内の抵抗により電源電圧より低い電圧が与えられることとなる。そのため、結果的に、ＭＯＳトランジスタのゲート幅を長くしてＯＮ抵抗の影響を抑制する必要がある。又、この補正回路は、ＭＯＳトランジスタと同一製造工程で構成する必要があるため、各ドライバ装置に設けられる必要がある。よって、複数のドライバ装置を備えるサーマルプリントヘッドにおいては、各ドライバ装置毎に補正回路を設置するための領域を必要とし、装置の小型化を妨げる。
【００１１】
このような問題を鑑みて、本発明は、駆動用のトランジスタの制御電極に与える電圧の変化又は制御電極の特性によるＯＮ抵抗の影響を抑制するドライバ装置と当該ドライバ装置を備えたプリントヘッドを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために本発明のドライバ装置は、ｎ個の発熱体それぞれを駆動するｎ個のトランジスタと、ｎ個のトランジスタのＯＮ／ＯＦＦ制御を行うｎビットのデータを格納するデータ格納部と、を備えるドライバ装置において、前記ｎビットのデータそれぞれの電圧を前記データ格納部から入力された第１電圧より高い第２電圧に変換して、前記ｎ個のトランジスタそれぞれの制御電極に出力するｎ個のレベルシフタを備えることを特徴とする。
【００１３】
このとき、前記第２電圧が、前記発熱体となる抵抗体に与える電源電圧より生成されるものとしても構わない。そして、前記第２電圧を十分に高い値とすることで、前記トランジスタのＯＮ抵抗値を、制御電極に与える電圧の変化によってもわずかにしか変更しない安定な値とすることができる。よって、前記抵抗体に流す電流量のバラツキを抑制することができる。又、このとき、トランジスタをＭＯＳトランジスタとすることで、そのゲート幅を短くしてもＯＮ抵抗値を安定した値とすることができる。
【００１４】
又、前記レベルシフタで変換する前記第２電圧を生成して前記レベルシフタに供給するレギュレータを更に備えるものとしても構わない。このとき、前記レギュレータが前記第１電圧を生成して前記データ格納部に供給するものとしても構わない。更に、当該レギュレータで生成された前記第１電圧を他のドライバ装置に供給するものとしても構わない。これらのドライバ装置において、前記レギュレータが、前記発熱体となる抵抗体に与える電源電圧より前記第１電圧又は前記第２電圧を生成して出力するものとしても構わない。
【００１５】
本発明のプリントヘッドは、ｎ個の発熱体それぞれを駆動するｎ個のトランジスタとｎ個のトランジスタのＯＮ／ＯＦＦ制御を行うｎビットの印字データを格納するデータ格納部とを有するドライバ装置をｍ個備えるプリントヘッドにおいて、前記印字データが外部より入力されるときの電圧を第１電圧としたとき、当該第１電圧より高い第２電圧を生成するレギュレータを備えるとともに、前記ｍ個のドライバ装置それぞれが、前記ｎビットの印字データそれぞれの電圧を前記レギュレータから供給される第２電圧に変換して、前記ｎ個のトランジスタそれぞれの制御電極に出力するｎ個の第１レベルシフタを備えることを特徴とする。
【００１６】
又、本発明のプリントヘッドは、ｎ個の発熱体それぞれを駆動するｎ個のトランジスタとｎ個のトランジスタのＯＮ／ＯＦＦ制御を行うｎビットの印字データを格納するデータ格納部とを有するドライバ装置をｍ個備えるプリントヘッドにおいて、前記ドライバ装置のうちの１つが、前記印字データが外部より入力されるときの電圧を第１電圧としたとき当該第１電圧より高い第２電圧を生成するレギュレータを備えるとともに、前記ｍ個のドライバ装置それぞれが、前記ｎビットの印字データそれぞれの電圧を前記レギュレータから供給される第２電圧に変換して、前記ｎ個のトランジスタそれぞれの制御電極に出力するｎ個の第１レベルシフタを備えることを特徴とする。
【００１７】
これらのプリントヘッドにおいて、前記印字データを前記第１電圧から第３電圧に変換して、前記ｍ個のドライバ装置それぞれの前記データ格納部に出力する第２レベルシフタを備え、前記レギュレータが、前記第３電圧を生成して前記ｍ個のドライバ装置それぞれの前記データ格納部及び前記第２レベルシフタに供給するものとしても構わない。
【発明の効果】
【００１８】
本発明によると、第２電圧を十分に高い値とすることで、トランジスタのＯＮ抵抗値を、制御電極に与える電圧の変化によってもわずかにしか変更しない安定な値とすることができる。よって、発熱体となる抵抗体に流す電流量のバラツキを抑制することができる。又、このとき、トランジスタをＭＯＳトランジスタとすることで、そのゲート幅を短くしてもＯＮ抵抗値を安定した値とすることができる。よって、ドライバ装置及びプリントヘッドを小型化することができる。
【００１９】
更に、第２電圧を十分に高い値とすることで、トランジスタをＭＯＳトランジスタとしたとき、ゲート幅のバラツキによるトランジスタのＯＮ抵抗値の変化バラツキをわずかなものにすることができる。よって、同一の製造工程で製造されなかったドライバ装置間において、そのトランジスタのゲート幅による影響を低減することができ、発熱体となる抵抗体に流す電流量のバラツキを抑制することができる。
【発明を実施するための最良の形態】
【００２０】
＜第１の実施形態＞
本発明の第１の実施形態について、図面を参照して以下に説明する。図１は、本実施形態のプリントヘッドの構成を示すブロック図であり、図２は、図１のプリントヘッド内部に構成されるドライバ装置の構成を示すブロック図である。尚、図２のドライバ装置において、図９のドライバ装置における素子及び部品と同一の目的で使用する素子及び部品については、同一の符号を付してその詳細な説明は省略する。
【００２１】
図１に示すプリントヘッドは、電源電圧ＶＤＤが与えられるとともに後述のヒータとなる抵抗体Ｒの駆動制御を行うｍ個のドライバ装置１と、電源電圧ＶＤＤより高電圧となる電源電圧ＶＨが供給されるとともに電源電圧ＶＨを電圧ＶＧに変圧して各ドライバ装置１に供給するレギュレータ２と、を備える。このように構成されるとき、ドライバ装置１に与えられる電源電圧ＶＤＤ及び電圧ＶＧの関係が、ＶＧ＞ＶＤＤとなる。
【００２２】
このとき、ドライバ装置１及びレギュレータ２それぞれが１つの半導体集積回路装置として構成される。即ち、プリントヘッドが、ｎ個のドライバ装置１による半導体集積回路装置と、１個のレギュレータ２による半導体集積回路装置と、を備える。尚、本実施形態では、例えば、電源電圧ＶＤＤを３〜５Ｖ、電圧ＶＨを２４Ｖ、電圧ＶＧを１４Ｖとする。又、電源電圧ＶＨは、後述するようにヒータ電源として使用される電源電圧である。
【００２３】
又、このプリントヘッドに設けられるドライバ装置１は、シリアルに入力されるｎビットの印字データを格納するシフトレジスタ１０と、シフトレジスタ１０からの各ビットのデータが与えられるｎ個のレベルシフタ１１と、ｎ個のレベルシフタ１１から出力される電圧信号がそれぞれゲートに与えられるとともにソースが接地されたｎ個のｎチャネルのＭＯＳトランジスタＴｒと、ｎ個のＭＯＳトランジスタＴｒのドレインにそれぞれ接続された出力端子Ｏｕｔと、を備える。
【００２４】
このようにドライバ装置１が構成されることで、各出力端子Ｏｕｔにヒータとなる抵抗体Ｒの一端が接続される。この抵抗体Ｒの他端には、ヒータ電源である電源電圧ＶＨが印加される。よって、このドライバ装置１をｍ個備えるプリントヘッドに対して外部より与えられるｎ×ｍビットの印字データが、ｎビット毎にｍ群の印字データがｍ個のドライバ装置１それぞれのシフトレジスタ１０に格納される。
【００２５】
そして、ｍ個のドライバ装置１それぞれにおいて、シフトレジスタ１０それぞれに格納されたｎビットの印字データがレベルシフタ１１を介してＭＯＳトランジスタＴｒのゲートに与えられて、ＭＯＳトランジスタＴｒがＯＮ／ＯＦＦ制御される。このとき、ＭＯＳトランジスタＴｒがＯＮとなった出力端子Ｏｕｒに出力された抵抗体Ｒを電流が流して発熱させることで、ｎ×ｍ個の抵抗体Ｒの駆動制御が行われて印字が行われる。
【００２６】
このとき、シフトレジスタ１０には電源電圧ＶＤＤが印加されるため、シフトレジスタ１０から出力される各ビットの印字データが、接地電圧と電源電圧ＶＤＤとの間の値となる。即ち、シフトレジスタ１０からｎ個のレベルシフタ１１にパラレルに出力されるｎビットの印字データの信号値それぞれにおいて、その振幅電圧が電源電圧ＶＤＤとなる。そして、シフトレジスタ１０から出力されるｎビットの印字データが、各ビット毎にｎ個のレベルシフタ１１それぞれに与えられるとき、レベルシフタ１１に電圧ＶＧが与えられるため、レベルシフタ１１では、電圧ＶＤＤとなる振幅電圧を、電圧ＶＧとなる振幅電圧に電圧変換される。即ち、レベルシフタ１１によってＭＯＳトランジスタＴｒに与えられる電圧がＶＤＤからＶＧにレベルシフトされる。
【００２７】
このようにしてレベルシフタ１１より、その振幅電圧が電圧ＶＧとなる信号値がＭＯＳトランジスタＴｒに与えられると、電圧ＶＧとなる信号値が与えられたＭＯＳトランジスタＴｒがＯＮとなるとともに、接地電圧となる信号値が与えられたＭＯＳトランジスタＴｒがＯＦＦとなる。このように、振幅電圧が電圧ＶＧとなる信号値がＭＯＳトランジスタＴｒに与えられるとき、図１０のグラフより、この電圧ＶＧの前後の電圧値において、ＭＯＳトランジスタＴｒのＯＮ抵抗が、より小さく且つ変化の少ない安定した値となることがわかる。よって、トランジスタＴｒのゲート幅を略８７０μｍとし、ドライバ装置１を構成する半導体集積回路装置のチップの短辺側のサイズを略１１００μｍとして、従来よりチップサイズを縮小することができる。
【００２８】
又、ドライバ装置１毎に、ＭＯＳトランジスタＴｒのゲート幅に多少の差異が存在しても、ＯＮ抵抗のバラツキを小さくすることができるため、特許文献１のように、補正回路を設けないで済むようになる。更に、ｍ個のドライバ装置１それぞれに設けられるレベルシフタ１１に供給する電圧ＶＧを生成するレギュレータ２を１つ構成するのみとすることで、レギュレータを各ドライバ装置に構成する場合と比べて、プリントヘッドにおけるレギュレータに使用する装置面積を１／ｍとすることができる。更に、レギュレータ２をドライバ装置１と別の半導体集積回路装置とすることによって、機能面やコスト面で最適な製造ラインを選択することができる。
【００２９】
＜第２の実施形態＞
本発明の第２の実施形態について、図面を参照して以下に説明する。図３は、本実施形態のプリントヘッドの構成を示すブロック図であり、図４は、図３のプリントヘッド内部に構成されるドライバ装置の構成を示すブロック図である。尚、図３のプリントヘッド及び図４のドライバ装置において、図１のプリントヘッド及び図２のドライバ装置における素子及び部品と同一の目的で使用する素子及び部品については、同一の符号を付してその詳細な説明は省略する。
【００３０】
図３に示すプリントヘッドは、ｍ−１個のドライバ装置１と、電源電圧ＶＤＤ，ＶＨが与えられるとともにｍ−１個のドライバ装置１に電圧ＶＧを供給するドライバ装置１ａと、を備える。このように構成されるとき、ドライバ装置１ａは、図４に示すように、シフトレジスタ１０と、ｎ個のレベルシフタ１１と、ｎ個のＭＯＳトランジスタＴｒと、ｎ個の出力端子Ｏｕｔと、モータ電源の電源電圧ＶＨを電圧ＶＧに変圧した後にｎ個のレベルシフタ１１及びｍ−１個のドライバ装置１それぞれに電圧ＶＧを供給するレギュレータ１２と、を備える。又、ドライバ装置１は、第１の実施形態と同様、図２のような構成となり、ドライバ装置１ａのレギュレータ１２より供給される電圧ＶＧが、ドライバ装置１に備えられたレベルシフタ１１それぞれに与えられる。
【００３１】
このように構成されることによって、ドライバ装置１ａ内に備えられたレギュレータ１２より、ドライバ装置１ａ及びｍ−１個のドライバ装置１それぞれに備えられたｎ×ｍ個のレベルシフタ１１に、電圧ＶＨが供給される。よって、ドライバ装置１ａ及びｍ−１個のドライバ装置１それぞれに備えられたｍ個のシフトレジスタ１０それぞれより出力されるｎビットの印字データが１ビットごとにレベルシフタ１１に与えられると、その振幅電圧が電圧ＶＤＤから電圧ＶＧにレベルシフトされる。
【００３２】
よって、振幅電圧が電圧ＶＧとなる信号値がドライバ装置１ａ及びｍ−１個のドライバ装置１それぞれに備えられたｎ×ｍ個のＭＯＳトランジスタＴｒのゲートに与えられ、電圧ＶＧとなる信号値が与えられたＭＯＳトランジスタＴｒがＯＮとなるとともに、接地電圧となる信号値が与えられたＭＯＳトランジスタＴｒがＯＦＦとなる。このように、本実施形態においても、第１の実施形態と同様、振幅電圧が電圧ＶＧとなる信号値がＭＯＳトランジスタＴｒに与えられるため、各ＭＯＳトランジスタＴｒのＯＮ抵抗が、小さく且つ変化の少ない安定した値となる。よって、トランジスタＴｒのゲート幅を略８７０μｍとし、ドライバ装置１を構成する半導体集積回路装置のチップの短辺側のサイズを略１１００μｍとして、従来よりチップサイズを縮小することができる。
【００３３】
＜第３の実施形態＞
本発明の第３の実施形態について、図面を参照して以下に説明する。図５は、本実施形態のプリントヘッドの構成を示すブロック図である。尚、図５のプリントヘッドにおいて、図１のプリントヘッドにおける部分と同一の目的で使用する部分については、同一の符号を付してその詳細な説明は省略する。
【００３４】
図５に示すプリントヘッドは、ｍ個のドライバ装置１と、電源電圧ＶＨが与えられるとともにｍ個のドライバ装置１及びレベルシフタ３に電圧ＶＤＤ２，ＶＧを供給するレギュレータ２ａと、外部より入力される印字データの振幅電圧を電圧ＶＤＤから電圧ＶＤＤ２（ＶＤＤ２＞ＶＤＤ）にレベルシフトしてｍ個のドライバ装置１に与えるレベルシフタ３と、を備える。尚、本実施形態では、例えば、電圧ＶＤＤ２を、電圧ＶＤＤの３〜５Ｖより高い値となる６〜７Ｖとする。
【００３５】
このようにプリントヘッドが構成されるとき、レギュレータ２ａより出力される電圧ＶＤＤ２が、レベルシフタ３及びｍ個のドライバ装置１それぞれのシフトレジスタ１０に与えられるとともに、レギュレータ２ａより出力される電圧ＶＧが、ｍ個のドライバ装置１それぞれに備えられたｎ個のレベルシフタ１１に与えられる。よって、レベルシフタ３において、まず、外部から与えられる各ビット毎に印字データの振幅電圧がＶＤＤからＶＤＤ２にレベルシフトされて、ｎビット毎に、ｍ個のドライバ装置１それぞれに備えられたシフトレジスタ１０に与えられる。
【００３６】
このようにして、振幅電圧がレギュレータ２ａより与えられる電圧ＶＤＤ２にレベルシフトされた印字データが各ドライバ装置１のシフトレジスタ１０に格納されると、このシフトレジスタ１０においてもレギュレータ２ａからの電圧ＶＤＤ２が印加されるため、各ドライバ装置１において、振幅電圧がＶＤＤ２となるｎビットの印字データそれぞれがｎ個のレベルシフタ１１に与えられる。そして、印字データが与えられた各レベルシフタ１１において、第１の実施形態と同様、振幅電圧をＶＤＤ２からＶＧにレベルシフトして得られた信号値をＭＯＳトランジスタＴｒのゲートに与える。
【００３７】
このように、本実施形態においても、振幅電圧が電圧ＶＧとなる信号値がｍ個のドライバ装置１それぞれに備えられたｎ×ｍ個のＭＯＳトランジスタＴｒのゲートに与えられるため、第１の実施形態と同様、振幅電圧が電圧ＶＧとなる信号値がＭＯＳトランジスタＴｒに与えられる。そのため、各ＭＯＳトランジスタＴｒのＯＮ抵抗が、小さく且つ変化の少ない安定した値となる。よって、トランジスタＴｒのゲート幅を略８７０μｍとし、ドライバ装置１を構成する半導体集積回路装置のチップサイズを略１１００μｍとして、従来よりチップサイズを縮小することができる。又、本実施形態において、印字データをレベルシフタ３でレベルシフトした後にドライバ装置１に入力することにより、ドライバ装置１のプロセス（耐圧）を変更することなく、高電圧化によってシフトレジスタ１０などをより高速で動作させることができる。
【００３８】
尚、本実施形態において、第２の実施形態と同様、プリントヘッドが、図６に示すように、１個のドライバ装置１ｂとｍ−１個のドライバ装置１とを備え、ドライバ装置１ｂで電源電圧ＶＨより得られた電圧ＶＤＤ２，ＶＧがドライバ装置１に供給されるものとしても構わない。この図６に示すプリントヘッドは、更に、図５のプリントヘッドと同様、レベルシフタ３を備えるため、このレベルシフタ３にドライバ装置１ｂで得られた電圧ＶＤＤ２が供給される。
【００３９】
このとき、ドライバ装置１ｂが、図７に示すように、図４のドライバ装置１ａにおけるレギュレータ１２の代わりに、電源電圧ＶＨから電圧ＶＤＤ２，ＶＧを生成するレギュレータ１２ａを備える。そして、レギュレータ１２ａで生成された電圧ＶＤＤ２をシフトレジスタ１０に供給するとともに、レギュレータ１２ａで生成された電圧ＶＧをｎ個のレベルシフタ１１に供給する。
【産業上の利用可能性】
【００４０】
本発明のドライバ装置及びプリントヘッドは、感熱方式、昇華方式を含む熱転写方式、インクジェット方式などを利用するファクシミリやプリンタやコピー機や複合機などの印字装置において利用可能である。
【図面の簡単な説明】
【００４１】
【図１】は、第１の実施形態のプリントヘッドの内部構成を示すブロック図である。
【図２】は、図１のプリントヘッドにおけるドライバ装置の内部構成を示すブロック図である。
【図３】は、第２の実施形態のプリントヘッドの内部構成を示すブロック図である。
【図４】は、図３のプリントヘッドにおけるドライバ装置の内部構成を示すブロック図である。
【図５】は、第３の実施形態のプリントヘッドの内部構成を示すブロック図である。
【図６】は、第３の実施形態の別例となるプリントヘッドの内部構成を示すブロック図である。
【図７】は、図６のプリントヘッドにおけるドライバ装置の内部構成を示すブロック図である。
【図８】は、従来のプリントヘッドの内部構成を示すブロック図である。
【図９】は、図８のプリントヘッドにおけるドライバ装置の内部構成を示すブロック図である。
【図１０】は、ＭＯＳトランジスタのゲート電圧とＯＮ抵抗の関係を示すグラフである。
【符号の説明】
【００４２】
１，１ａ，１ｂ    ドライバ装置
２，２ａ    レギュレータ
３    レベルシフタ
１０    シフトレジスタ
１１    レベルシフタ
１２，１２ａ    レギュレータ
Ｔｒ    ＭＯＳトランジスタ
Ｏｕｔ    出力端子
【図１】
2005238736.tif 000003
【図２】
2005238736.tif 000004
【図３】
2005238736.tif 000005
【図４】
2005238736.tif 000006
【図５】
2005238736.tif 000007
【図６】
2005238736.tif 000008
【図７】
2005238736.tif 000009
【図８】
2005238736.tif 000010
【図９】
2005238736.tif 000011
【図１０】
2005238736.tif 000012