(57)【要約】    【課題】所謂デュアルダマシン法と呼ばれる工法を用いた半導体装置の製造法において、下層配線部を形成する銅のデグラデーション及びマイグレーションを防止して下層配線部と上層配線部とのコンタクト不良を防止し、製品歩留まりを向上させる。    【解決手段】半導体基板上に銅からなる下層配線部を埋め込み表面を研磨して洗浄する工程と、前記下層配線部上に絶縁膜を形成する工程と、プラズマエッチングにより前記絶縁膜を貫通するビアホールと配線溝とを形成する工程と、露出した前記下層配線部を洗浄する工程と、前記ビアホール及び配線溝内に銅からなる上層配線部を埋め込み形成する工程とを有し、前記下層配線部上に形成した絶縁膜をエッチングする場合のエッチング条件を、電子密度を５×１０10／ｃｍ3以下、酸素ガス量を希釈ガスを除いた全ガス流量の３５％以上となるように制御した。【選択図】      図３
2005217108.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に銅からなる下層配線部を埋め込み形成し、表面を研磨するとともに洗浄する工程と、
前記下層配線部上に絶縁膜を形成する工程と、
フルオロカーボンを含むガスを用いたプラズマエッチングにより、前記絶縁膜を貫通するビアホールを形成する工程と、
前記絶縁膜がエッチングされて露出した前記下層配線部を洗浄する工程と、
前記ビアホール内に、上層配線部を埋め込み形成する工程とを有し、
前記下層配線部上に形成した絶縁膜をエッチングする場合のエッチング条件で、
電子密度を５×１０10／ｃｍ3以下
酸素ガス量を希釈ガスを除いた全ガス流量の３５％以上
に制御することを特徴とする半導体装置の製造方法。
【請求項２】
前記下層配線部を有機酸系洗浄液により洗浄することを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体デバイスの小型化、高速化の要求に応えるため、配線材料の低抵抗化、層間絶縁膜の低誘電率化が図られており、配線材料として銅が用いられ、層間絶縁膜としては従来の酸化シリコンに代えて各種低誘電率材料が検討されてきている。
【０００３】
銅はドライエッチングを行うことが困難とされていることから、銅により配線を形成する方法としては、ビアホールと配線溝とを形成しておき、一度にプラグと配線とを形成する所謂デュアルダマシン法と呼ばれる工法が用いられるようになってきた（例えば特許文献１を参照）。
【０００４】
図５にデュアルダマシン法により銅の多層配線を形成した半導体装置の一例を示す。
【０００５】
図５において、１０１は図示しない基板上に形成されたＳｉＯ2からなる絶縁膜１００に下層配線部を形成するための下層配線用溝であり、この下層配線用溝１０１内にタンタルや窒化タンタルからなるバリア層１０２を形成し、その後、メッキ法により銅が埋め込まれるとともに、基板表面をＣＭＰ（化学機械研磨）法により研磨し、次いで純水で洗浄して下層配線部２００が形成される。
【０００６】
３００は例えば窒化シリコンからなる薄いディフュージョンバリア膜、あるいはパッシベーション膜と呼ばれる絶縁膜であり、その上に堆積された層間絶縁膜３０１，３０２へ銅が拡散して浸入することを防止している。
【０００７】
また、前記層間絶縁膜３０１，３０２は、炭化水素の水素を一部フッ素に置き換えた化合物であるＣＦ4、ＣＨ2Ｆ2などのフルオロカーボンを含むガスを用いたプラズマエッチングによってビアホール３０３及び配線部３０４が形成され、このビアホール３０３及び配線部３０４内にメッキ法により銅を埋め込んでプラグ４０１と配線部４０２とからなる上層配線部４００が形成される。３０５は、やはり銅が前記層間絶縁膜３０１，３０２内に侵入することを防止するためのバリア層であり、タンタルや窒化タンタルから形成されている。
【特許文献１】特開平２００３−３３２４２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上記したデュアルダマシン法によって製造した半導体装置では、下層配線部２００と上層配線部４００との間に、下層配線部２００の形成時において基板表面をＣＭＰ（化学機械研磨）法により研磨した後や絶縁膜（ディフュージョン膜）３００をエッチングした後の洗浄が不完全で残渣などが残ってしまい、これによる抵抗増大やコンタクト不良が生じることがあった。
【０００９】
そこで、従来純水で銅表面を洗浄していたのに代えて、有機酸系の洗浄液で洗浄することで洗浄効果を高めることで対応し、一定の効果を上げていたが、それでもなお下層配線部２００と上層配線部４００との間でコンタクト不良が発生し、高抵抗化、断線などの不具合が生じることがあった。
【００１０】
これは、洗浄とは別の要因によるものと考えられ、上述したデュアルダマシン法を用いて製造される半導体装置の歩留まり低下を防止する新たな課題となってきた。
【００１１】
そこで、実験的に解析した結果、上記コンタクト不良は、下層配線部２００のビアホール３０３の下部で、銅が一部消失していることによるものであることが分かった。
【００１２】
すなわち、前記絶縁膜（ディフュージョン膜）３００をプラズマエッチングしたときに、従来のエッチング条件下では、絶縁膜（ディフュージョン膜）３００の下部にある下層配線部２００の銅がプラズマに曝されると銅表面にフッ化物のデポジションが発生し、銅がマイグレートあるいはデグレードする現象が生じることによって、図５に示すように銅消失部５００が生じ、高抵抗化、断線などの不良を引き起こしていたものと考えられる。
【００１３】
本発明は、上記課題を解決することのできる半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１４】
請求項１記載の本発明では、半導体基板上に銅からなる下層配線部を埋め込み形成し、表面を研磨するとともに洗浄する工程と、前記下層配線部上に絶縁膜を形成する工程と、フルオロカーボンを含むガスを用いたプラズマエッチングにより、前記絶縁膜を貫通するビアホールを形成する工程と、前記絶縁膜がエッチングされて露出した前記下層配線部を洗浄する工程と、前記ビアホール内に、上層配線部を埋め込み形成する工程とを有し、前記下層配線部上に形成した絶縁膜をエッチングする場合のエッチング条件を、電子密度を５×１０10／ｃｍ3以下、酸素ガス量を希釈ガスを除いた全ガス流量の３５％以上となるように制御することとした。
【００１５】
また、請求項２記載の本発明では、前記下層配線部を有機酸系洗浄液により洗浄することとした。
【発明の効果】
【００１６】
（１）請求項１記載の本発明では、下層配線部上が極めてクリーンとなり、しかも、炭素原子を含んだラジカル種の量を抑えて銅の直上の絶縁膜をエッチングするので、銅のデグラデーションやマイグレーションが抑制でき、配線の高抵抗化や断線などの不良を低減できる。
【００１７】
（２）また、請求項２記載の本発明では、上記（１）の効果に加え、銅からなる配線部を埋め込み形成する際に、表面研磨後において銅からなる配線部にダメージを与えることなく表面を確実にクリーニングすることが可能となり、洗浄不良によるコンタクト不良を防止することができる。
【発明を実施するための最良の形態】
【００１８】
本発明に係る半導体装置の製造方法は、半導体基板上に銅からなる下層配線部を埋め込み形成し、表面を研磨するとともに洗浄する工程と、前記下層配線部上に絶縁膜を形成する工程と、フルオロカーボンを含むガスを用いたプラズマエッチングにより、前記絶縁膜を貫通するビアホールを形成する工程と、前記絶縁膜がエッチングされて露出した前記下層配線部を洗浄する工程と、前記ビアホール内に、上層配線部を埋め込み形成する工程とを有し、前記下層配線部上に形成した絶縁膜をエッチングする場合のエッチング条件を、電子密度を５×１０10／ｃｍ3以下、酸素ガス量を希釈ガス（希ガス）を除いた全ガス流量の３５％以上となるように制御するようにしたものである。
【００１９】
すなわち、通常、銅を埋め込んだ下層配線部を形成した後、例えば窒化シリコンからなるパッシベーション膜を形成し、その後、層間絶縁膜を積層してこれをＣＦ4、ＣＨ2Ｆ2などのフルオロカーボンを含むガスを用いてプラズマエッチングしてビアホール及び配線溝を形成する場合、そのエッチング条件としては、電子密度は７．５〜１０．０×１０10／ｃｍ3程度（Plasma Absorption Probeを用いて測定）であり、酸素ガス量は全ガス流量の３３％程度であるが、ここでは、電子密度を５×１０10／ｃｍ3以下とし、さらに、ポリマーの付着を抑えるために酸素ガスを全ガス流量の３５％以上となるように添加するものである。また、このとき、上部電極側は少なくとも７００Ｗ以下に設定することが望ましい。
【００２０】
このようなエッチング条件とすることにより、銅のデグラデーション及びマイグレーションが抑制でき、配線の高抵抗化や断線などの不良を低減することが可能となることが実験的に確かめられた。
【００２１】
また、銅からなる前記下層配線部を形成し、表面を研磨するとともに洗浄する行程と、前記絶縁膜がエッチングされて露出した前記下層配線部を洗浄する工程とにおいては、前記下層配線部を有機酸系洗浄液により洗浄することが望ましい。
【００２２】
研磨方法は、周知のＣＭＰ（化学機械研磨）法を用い、その後の洗浄に用いる有機酸系洗浄液としては、例えば、有機酸 として２−キノリンカルボン酸（キナルジン酸）や２−ピリジンカルボン酸などを１重量％程度含む洗浄液が考えられる。かかる洗浄液は、フッ酸などのような強酸を用いる場合に比べ、銅にダメージを与えることなく高い洗浄効果を得ることができる。
【００２３】
このように、ＣＭＰ後に有機酸系洗浄液を用いて洗浄を行うことで、洗浄不良によるコンタクト不良を防止することができるとともに、銅の直上に位置する絶縁膜をプラズマエッチングして開口し、銅がプラズマに曝されたとしても、上述したエッチング条件下によるものなので、銅のデグラデーションやマイグレーションが防止され、下層配線部と上層配線部とのコンタクト不良を防止することができる。
【００２４】
以下、本発明の実施の形態を、図面を参照しながらより具体的に説明する。
【００２５】
図１〜図４にデュアルダマシン法を用いた本実施の形態に係る半導体装置の製造行程を示している。
【００２６】
先ず、図１（ａ）に示すように、図示しない基板上に、ＣＶＤ（Chemical  Vapor  Deposition）法により堆積させたＳｉＯ2からなる絶縁膜１０に、下層配線部２（図１（ｃ）を参照）を形成するための下層配線用溝１１を形成する。この下層配線用溝１１は、図示しないが、レジストマスクを用いて溝パターンを設けたマスク層を形成し、このマスク層を介してプラズマエッチングを行うことにより形成している。このエッチングは、周知構造の高密度プラズマエッチング装置を用いており、エッチングガスとしては、ＣＦ4、ＣＨ2Ｆ2などのフルオロカーボンを含むとともにＯ2を含むガスを用いている。
【００２７】
次いで、図１（ｂ）に示すように、下層配線用溝１１内に、例えばタンタルや窒化タンタルからなる第１のバリア層１２を形成し、その後、メッキ法により銅からなる導電層１３を積層し、次いで熱処理する。
【００２８】
次いで、図１（ｃ）に示すように、化学機械研磨法（以下「ＣＭＰ：Chemical  Mechanical  Polishing」という）により、前記絶縁膜１０上の余分な導電層１３及びバリア層１２を除去するために研磨して平坦化する。
【００２９】
そして、有機酸系の洗浄液を用いて表面を洗浄し、銅が埋め込まれた下層配線部２を形成する。
【００３０】
次に、下層配線部２の直上に、銅を拡散させないように、例えば窒化シリコンからなる薄いディフュージョンバリア膜３をＣＶＤ法により形成し、その後、ビアホール５１及び配線溝５２（図２（ａ）及び図２（ｂ）を参照）が形成される層間絶縁膜４を積層する。この層間絶縁膜４は、カーボンをドープした酸化シリコン膜４１及びテトラエトキシシランを原料ガスとして成膜した酸化シリコン膜４２とからなり、この層間絶縁膜４を、前述同様に、図示しないがレジストマスクを用いて溝パターンを設けたマスク層を介してプラズマエッチングを行って図２（ａ）に示すビアホール５１を形成する。
【００３１】
さらに、前記マスク層などを除去した後、新たに配線溝５２を形成するためのパターンを形成したマスク層を形成し、これをマスクとして前述同様にエッチングを行い、図２（ｂ）に示すように、前記ビアホール５１の上部に連続する配線溝５２を形成する。
【００３２】
そして、エッチングをさらに進めて、図３（ａ）に示すように、前記ビアホール５１の底部に露出した前記ディフュージョンバリア膜３をエッチングして開口するのであるが、このときのエッチング条件を、本実施の形態では、これまでのエッチング条件と変更するようにしている。
【００３３】
すなわち、電子密度を５×１０10／ｃｍ3以下とするとともに、ポリマーの付着を抑えるために酸素ガスを希釈ガスを除いた全ガス流量の３５％以上となるように添加するように制御している。この場合、エッチングガスとして、前述したＣＦ4を１０ｓｃｃｍ、ＣＨ2Ｆ2を１５ｓｃｃｍの場合、Ｏ2を１５ｓｃｃｍ以上添加するのである。
【００３４】
さらに、上部電極であるアノード側を、少なくとも７００Ｗ以下となるように、例えば５００Ｗ±１０％に設定してプラズマをコントロールすることにより、下層配線部２の銅がプラズマに曝された場合にデグレードやマイグレートすることを可及的に抑制することができる。
【００３５】
また、かかるエッチング条件で前記ディフュージョンバリア膜３を開口した後は、露出した下層配線部２の表面を有機酸系の洗浄液を用いて洗浄する。
【００３６】
そして、図３（ｂ）に示すように、前記ビアホール５１及び配線溝５２内に、例えばタンタルや窒化タンタルからなる第２のバリア層５３を形成し、メッキ法により銅からなる導電層５４が前記ビアホール５１及び配線溝５２内に埋め込まれるまで積層する。
【００３７】
最後に、前記導電層５４を熱処理し、前記下層配線部２の形成プロセスと同様にＣＭＰ法により研磨して余分な導電層５４及び第２のバリア層５３を除去して平坦化し、図４に示すようにプラグと配線とを有する上層配線部６を形成して、デュアルダマシン構造を有する所望の半導体装置が得られる。
【００３８】
上述してきた製造方法によれば、下層配線部２の直上のディフュージョンバリア膜３は、炭素原子を含んだラジカル種の量を抑えてエッチングすることになるので、前記下層配線部２の銅がデグレードすること及びマイグレートすることを抑制でき、配線の高抵抗化や断線などの不良を低減できるので歩留まりを向上させることができる。
【００３９】
しかも、下層配線層２を形成する際に、ＣＭＰ法によって表面研磨した後は有機酸系の洗浄液を用いて洗浄するので、下層配線部２の表面に残渣などが確実に除去されて極めてクリーンとなり、しかも当該下層配線部２にダメージを与えることもない。したがって、洗浄不良によるコンタクト不良も防止でき、より効果的に歩留まりの向上を図ることが可能となる。
【図面の簡単な説明】
【００４０】
【図１】デュアルダマシン法を用いた本実施の形態に係る半導体装置の製造行程を示す説明図である。
【図２】デュアルダマシン法を用いた本実施の形態に係る半導体装置の製造行程を示す説明図である。
【図３】デュアルダマシン法を用いた本実施の形態に係る半導体装置の製造行程を示す説明図である。
【図４】デュアルダマシン法を用いた本実施の形態に係る半導体装置の模式的説明図である。
【図５】デュアルダマシン法を用いた従来の半導体装置の模式的説明図である。
【符号の説明】
【００４１】
２  下層配線部
３  ディフュージョンバリア膜
４  層間絶縁膜
６  上層配線部
１０  絶縁膜
１１  下層配線用溝
１２  第１のバリア層
５１  ビアホール
５２  配線溝
【図１】
2005217108.tif 000003
【図２】
2005217108.tif 000004
【図３】
2005217108.tif 000005
【図４】
2005217108.tif 000006
【図５】
2005217108.tif 000007