(57)【要約】【課題】  従来の多出力ＤＣ−ＤＣコンバータでは出力ができなかった入力電源電圧以下の降圧出力を出力可能とし、入力直流電圧の変化に対して、出力電圧の安定性を向上させた多出力ＤＣ―ＤＣコンバータの提供を目的とする。【解決手段】  本発明の多出力ＤＣ―ＤＣコンバータは、補助スイッチ３２とダイオード４２の間に、電圧降下ダイオード８１と電圧降下制御スイッチ８２を設け、電源電圧と出力電圧の目標値Ｖｏ２を比較する電圧降下制御回路９０を設け、入力電源電圧が高い場合は第２の出力コンデンサ５２から出力される出力電圧Ｖｏ２の下限を下げ、入力電源電圧が高い場合は高い電力変換効率で動作する。【選択図】図１
2005080405.tif 000002
【特許請求の範囲】
【請求項１】
入力直流電圧を入力する入力端子と、第１から第ｎ（ｎは２以上の正整数）の出力直流電圧を出力する第１から第ｎの出力端子と、スイッチ回路と、インダクタと、制御回路と、電圧降圧回路とを有し、
前記スイッチ回路は、前記インダクタに前記入力直流電圧を印加して磁気エネルギーを蓄えるオン状態と、前記インダクタが磁気エネルギーを放出して前記第１から第ｎの出力端子のいずれかへ電流を出力する第１から第ｎのオフ状態とを有し、
前記制御回路は、前記スイッチ回路のスイッチング周期を各出力の制御に振り分け、前記第１から第ｎの出力直流電圧を検出し、前記スイッチ回路の１スイッチング周期が第ｋ（1≦ｋ≦ｎ）の出力の制御を担う場合には、前記第ｋの出力直流電圧を所定値となるように前記オン状態の期間を調整した後に第ｋのオフ状態を選択し、前記インダクタに蓄えられた前記磁気エネルギーが前記第ｋの出力端子へ放出し終わるまで前記第ｋのオフ状態を維持し、
前記電圧降下回路は入力直流電圧に対して出力電圧設定が低い出力端子に設けられ、出力電圧の下限を下げる、
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記電圧降下回路の動作状態を切替えることのできる電圧降下制御回路を備えた請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
入力直流電圧を入力する入力端子と、
インダクタと、
第１から第ｎ（ｎは２以上の正整数）の出力直流電圧をそれぞれ出力する第１から第ｎの出力端子と、
前記第１から第ｎの出力端子への出力直流電圧をそれぞれ制御するｎ個のスイッチング周期を有し、第ｋ（1≦ｋ≦ｎ）のスイッチング周期において、前記インダクタに前記入力直流電圧を印加して磁気エネルギーを蓄えるオン状態と前記インダクタが磁気エネルギーを放出して前記第ｋの出力端子へ電流を出力するオフ状態とを有する、スイッチ回路と、
前記第ｋのスイッチング周期において、前記第ｋの出力端子の出力直流電圧を検出し、前記第ｋの出力直流電圧が目標値に近づくように前記スイッチ回路のオン状態の期間を制御した後、前記スイッチ回路をオフ状態にして、前記インダクタに蓄えられた磁気エネルギーが前記第ｋの出力端子へ放出し終わるまでオフ状態を維持する制御回路と、
前記インダクタが前記第１から第ｎの出力端子のいずれかの出力端子に電流を出力する経路に直列に挿入され、入力直流電圧がその出力端子からその出力端子の目標電圧を出力できる上限値より高い場合に電圧を降下させ、入力直流電圧がその出力端子からその出力端子の目標電圧を出力できる上限値より低い場合に、電圧降下が小さくなるように動作する電圧降下回路と、
を有することを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
電源起動後所定の期間、入力直流電圧の値にかかわらず、前記電圧降下回路が電圧降下が小さくなるように動作することを特徴とする請求項３に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は各種電子機器に用いられ、バッテリ等の直流電圧を入力されて１又は複数の負荷に制御された直流電圧を供給するＤＣ−ＤＣコンバータに関するものである。
【背景技術】
【０００２】
本発明は、１出力のＤＣ−ＤＣコンバータにおいても有用であるが、特にインバータ（典型的には１つのインバータ）を共用する多出力のＤＣ−ＤＣコンバータにおいて有用である。従来の多出力のＤＣ−ＤＣコンバータを説明する。特開平２００２−３５４８２２号公報（特許文献１）に、複数の昇圧コンバータが１つのインダクタを共用した従来例の多出力のＤＣ−ＤＣコンバータの構成が記載されている。以下、特許文献１に記載された従来例の多出力ＤＣ−ＤＣコンバータを説明する。図８は特許文献１に記載された従来例の多出力ＤＣ−ＤＣコンバータの構成を示す。図９は、その要部動作波形図を示す。
【０００３】
図８において、入力直流電源１から入力直流電圧Ｅｉが入力されており、インダクタ２と、主スイッチ３１と、補助スイッチ３２と、ダイオード４１と、第１の出力コンデンサ５１と、補助スイッチ３２と直列回路を形成するダイオード４２と、第２の出力コンデンサ５２と、主スイッチ３１と補助スイッチ３２をそれぞれ所定のオン期間とオフ期間で駆動する制御回路７０とが設けられている。第１の出力コンデンサ５１から第１の出力電圧Ｖｏ１を第１の負荷６１へ出力し、第２の出力コンデンサ５２から第２の出力電圧Ｖｏ２を第２の負荷６２へ出力する。入出力条件はＶｏ１＞Ｖｏ２＞Ｅｉである。補助スイッチ３２がオフ状態の場合は、インダクタ２と主スイッチ３１とダイオード４１とコンデンサ５１が、昇圧コンバータを構成する。一方、補助スイッチ３２がオン状態の場合は、インダクタ２と主スイッチ３１とダイオード４２とコンデンサ５２が昇圧コンバータを構成する。
【０００４】
制御回路７０において、出力検出回路７１は、第１の出力電圧Ｖｏ１と第２の出力電圧Ｖｏ２を検出し、それぞれ目標値との誤差を増幅した誤差電圧Ｖｅ１及び誤差電圧Ｖｅ２を出力する。発振回路７２は、所定の周期Ｔを有する鋸波電圧Ｖｔと、クロック信号Ｖｔ１を出力する。ＰＷＭ回路（パルス幅変調回路）７３は、誤差電圧Ｖｅ１と鋸波電圧Ｖｔとの比較結果である信号Ｖ１と、誤差電圧Ｖｅ２と鋸波電圧Ｖｔとの比較結果である信号Ｖ２とを出力する。分周回路７４は、信号Ｖｔ１を入力し、分周信号Ｖｔ２を出力する。駆動回路７５は、信号Ｖ１と信号Ｖ２と分周信号Ｖｔ２とを入力し、主スイッチ３１の駆動信号Ｖｇ３１と補助スイッチ３２の駆動信号Ｖｇ３２とを出力する。駆動信号Ｖｇ３２は分周信号Ｖｔ２である。また、駆動信号Ｖｇ３１は、分周信号Ｖｔ２がローレベルの場合は信号Ｖ１が、分周信号Ｖｔ２がハイレベルの場合は信号Ｖ２が選択出力される。
【０００５】
図９は以上の各信号及びインダクタ２を流れる電流ＩＬを示す波形図である。以下に、図８と図９を用いて、従来の多出力ＤＣ−ＤＣコンバータの通常時の動作を説明する。まず、図９の時刻ｔ０において、クロック信号Ｖｔ１によって分周信号Ｖｔ２が ローレベルになり、鋸波信号Ｖｔが上昇を開始するものとする。この時、分周信号Ｖｔ２即ち駆動信号Ｖｇ３２がローレベルであるから、補助スイッチ３２はオフ状態となる。一方、鋸波信号Ｖｔと誤差電圧Ｖｅ１との比較結果である信号Ｖ１はハイレベルとなり、これが駆動信号Ｖｇ３１として出力される。即ち、主スイッチ３１はオン状態となり、インダクタ２には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【０００６】
時刻ｔ１において、信号Ｖ１がローレベルとなると、駆動信号Ｖｇ３１はローレベルとなり、主スイッチ３１はオフ状態となる。この時、インダクタ２に蓄えられた磁気エネルギーは、補助スイッチ３２がオフ状態であるので、ダイオード４１を介してコンデンサ５１を充電する電流として放出される。この電流は減少していき、やがてゼロとなる。
時刻ｔ２において、クロック信号Ｖｔ１によって分周信号Ｖｔ２が ハイレベルになり、鋸波信号Ｖｔは急減後再び上昇を開始する。この時、駆動信号Ｖｇ３２もハイレベルとなり、補助スイッチ３２はオン状態となる。一方、鋸波信号Ｖｔと誤差電圧Ｖｅ２との比較結果である信号Ｖ２はハイレベルとなり、これが駆動信号Ｖｇ３１として出力される。即ち、主スイッチ３１はオン状態となる。この時、インダクタ２には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【０００７】
時刻ｔ３において、信号Ｖ２がローレベルとなると、駆動信号Ｖｇ３１はローレベルとなり、主スイッチ３１はオフ状態となる。この時、インダクタ２に蓄えられた磁気エネルギーは、補助スイッチ３２がオン状態であるので、ダイオード４２を介してコンデンサ５２を充電する電流として放出される。この電流は減少していき、やがてゼロとなる。
時刻ｔ４において、駆動信号Ｖｇ３２はローレベルとなり、時刻ｔ０以降の動作を繰返す。誤差電圧Ｖｅ１及びＶｅ２はそれぞれ第１及び第２の出力電圧Ｖｏ１及びＶｏ２を目標電圧に安定化するように増減し、主スイッチ３１のオン期間が調整される。即ち、主スイッチ３１とインダクタ２を共有する２つの昇圧コンバータが、発振器７２の発振周波数の１／２で時分割制御されることによって、第１及び第２の出力電圧をそれぞれ目標電圧に安定化する。
【０００８】
【特許文献１】特開平２００２−３５４８２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来の構成では、複数の昇圧出力を制御することができるが、主スイッチ３１がオフ、補助スイッチ３２がオンとなる期間において、第２の出力コンデンサ５２は、電圧Ｅｉに充電されるため、Ｖｏ２の出力電圧の下限はＥｉで制限され、Ｅｉ以下の電圧を出力するためには、従来の構成以外に、レギュレータあるいは降圧コンバータを必要とし、回路規模や外付け部品点数の増加が余儀なくされるという問題があった。
【００１０】
電池の出力電圧を入力して、少なくとも１つの昇圧型出力を含む多出力のＤＣ−ＤＣコンバータを例にとって説明する。満充電状態から完全放電状態への経過期間における電池の電圧は、典型的には、満充電状態から放電開始直後のわずかの期間に急速に低下し、その後ほぼ安定して非常に緩やかに低下し（この期間が長い。）、完全放電の少し前から再び電圧降下の傾きが大きくなる。電池がほぼ安定して非常に緩やかに低下する状態においては、多出力のＤＣ−ＤＣコンバータの最も低い昇圧型出力電圧は、多出力のＤＣ−ＤＣコンバータが正常に動作できる程度に、電池の電圧より高いが、電池が満充電状態から放電直後までのわずかの間だけは、電池の電圧（ＤＣ−ＤＣコンバータの入力直流電圧）が多出力のＤＣ−ＤＣコンバータの最も低い昇圧型出力電圧とほぼ同一又はそれ以上になり、多出力のＤＣ−ＤＣコンバータが最も低い昇圧型出力電圧を正しく出力できない場合がある。このように非常に限られた条件において正常な動作を確保するため、多出力ＤＣ−ＤＣコンバータの構成を複雑化する（例えば昇圧回路と降圧回路とを共に備え、いずれかを選択して動作させる構成）ことは、大幅なコストアップと回路の大型化を招くという問題がある。
【００１１】
本発明は、上記従来の問題を解決するもので、非常に簡単な構成により、入力電源電圧に対する前述の出力電圧の下限を拡大し、入出力電圧範囲設定の自由度が高い１出力又は多出力のＤＣ−ＤＣコンバータを提供することを目的とする。特に多出力ＤＣ−ＤＣコンバータにおいては、１つの入力電圧から共用インバータを用いて複数の出力電圧を生成しようとすると、上記の様に限られた条件で昇圧型ＤＣ−ＤＣコンバータの動作条件から外れるという問題が生じることが多い。それ故に、本発明は１出力の昇圧型ＤＣ−ＤＣコンバータにおいても有用であるが、特に少なくとも１つの昇圧型出力を含む多出力のＤＣ−ＤＣコンバータにおいて有用である。
【００１２】
本発明は、限られた条件において入力電源電圧が１つの出力電圧と同一電圧又はそれ以上になる場合にも、簡単な構成で正常動作を維持し、入力電源電圧がその出力電圧より所定の電圧以上低い場合には、高効率で通常の電圧変換を実行する少なくとも１つの昇圧型出力を含む１出力又は多出力のＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明は下記の構成を有する。請求項１に記載の発明は、入力直流電圧を入力する入力端子と、第１から第ｎ（ｎは２以上の正整数）の出力直流電圧を出力する第１から第ｎの出力端子と、スイッチ回路と、インダクタと、制御回路と、電圧降圧回路とを有し、前記スイッチ回路は、前記インダクタに前記入力直流電圧を印加して磁気エネルギーを蓄えるオン状態と、前記インダクタが磁気エネルギーを放出して前記第１から第ｎの出力端子のいずれかへ電流を出力する第１から第ｎのオフ状態とを有し、前記制御回路は、前記スイッチ回路のスイッチング周期を各出力の制御に振り分け、前記第１から第ｎの出力直流電圧を検出し、前記スイッチ回路の１スイッチング周期が第ｋ（1≦ｋ≦ｎ）の出力の制御を担う場合には、前記第ｋの出力直流電圧を所定値となるように前記オン状態の期間を調整した後に第ｋのオフ状態を選択し、前記インダクタに蓄えられた前記磁気エネルギーが前記第ｋの出力端子へ放出し終わるまで前記第ｋのオフ状態を維持し、前記電圧降下回路は入力直流電圧に対して出力電圧設定が低い出力端子に設けられ、出力電圧の下限を下げる、ことを特徴とするＤＣ−ＤＣコンバータである。
【００１４】
本発明は、限られた条件において入力電源電圧が１つの出力電圧と同一電圧又はそれ以上になる場合にも、簡単な構成で正常動作を維持し、入力電源電圧がその出力電圧より所定の電圧以上低い場合には、高効率で通常の電圧変換を実行する、少なくとも１つの昇圧型出力を含む多出力のＤＣ−ＤＣコンバータを実現する。
【００１５】
請求項２に記載の発明は、前記電圧降下回路の動作状態を切替えることのできる電圧降下制御回路を備えた請求項１記載のＤＣ−ＤＣコンバータである。
本発明の多出力ＤＣ−ＤＣコンバータは、入力直流電源電圧が、低い電圧設定の出力端子と同一電圧又はそれ以上になる限られた条件において、電圧降下回路において電圧降下を生じさせ、電圧降下回路での電圧降下分だけ、出力電圧の下限を下げる。それ以外の通常の場合は、通常の動作により、高い電力変換効率で電力を変換する。本構成によって、小規模な回路の追加だけで、広い範囲の出力電圧を制御することが可能となる。
【００１６】
請求項３に記載の発明は、入力直流電圧を入力する入力端子と、インダクタと、第１から第ｎ（ｎは２以上の正整数）の出力直流電圧をそれぞれ出力する第１から第ｎの出力端子と、前記第１から第ｎの出力端子への出力直流電圧をそれぞれ制御するｎ個のスイッチング周期を有し、第ｋ（1≦ｋ≦ｎ）のスイッチング周期において、前記インダクタに前記入力直流電圧を印加して磁気エネルギーを蓄えるオン状態と前記インダクタが磁気エネルギーを放出して前記第ｋの出力端子へ電流を出力するオフ状態とを有する、スイッチ回路と、前記第ｋのスイッチング周期において、前記第ｋの出力端子の出力直流電圧を検出し、前記第ｋの出力直流電圧が目標値に近づくように前記スイッチ回路のオン状態の期間を制御した後、前記スイッチ回路をオフ状態にして、前記インダクタに蓄えられた磁気エネルギーが前記第ｋの出力端子へ放出し終わるまでオフ状態を維持する制御回路と、前記インダクタが前記第１から第ｎの出力端子のいずれかの出力端子に電流を出力する経路に直列に挿入され、入力直流電圧がその出力端子からその出力端子の目標電圧を出力できる上限値より高い場合に電圧を降下させ、入力直流電圧がその出力端子からその出力端子の目標電圧を出力できる上限値より低い場合に、電圧降下が小さくなるように動作する電圧降下回路と、を有することを特徴とするＤＣ−ＤＣコンバータである。
【００１７】
本発明は、限られた条件において入力電源電圧が１つの出力電圧と同一電圧又はそれ以上になる場合にも、簡単な構成で正常動作を維持し、入力電源電圧がその出力電圧より所定の電圧以上低い場合には、高効率で通常の電圧変換を実行する、少なくとも１つの昇圧型出力を含む多出力のＤＣ−ＤＣコンバータを実現する。
【００１８】
請求項４に記載の発明は、電源起動後所定の期間、入力直流電圧の値にかかわらず、前記電圧降下回路が電圧降下が小さくなるように動作することを特徴とする請求項３に記載のＤＣ−ＤＣコンバータである。
本発明は、電源起動直後の所定時間制御部が正常に動作しないことに起因して、例えば電圧降下回路が挿入されている出力端子について、制御回路が、入力電圧が出力目標電圧と同一又はそれ以上であると誤判定する場合がある。そのような場合、電圧降下回路が誤って電圧を降下させて、無駄な電力ロスが発生する。本発明は、電源起動後の所定時間（制御部が正常に動作するまでの時間）電圧降下回路が電圧を降下させないようにし、且つ電圧降下回路の不要な切り換え（典型的には、電源起動直後に電圧降下回路が電圧を降下させ、その後電圧降下回路が降下電圧を小さくすること）が発生しないようにする。これにより、無駄な電力ロスを防止し、且つ回路の安定動作を実現できる。
【発明の効果】
【００１９】
本発明によれば、電圧降下回路の働きにより、入力電源電圧に対して低い出力電圧の制御を可能とするため、出力可能な電圧範囲が拡大し、入力直流電圧が広い範囲で変化した場合にも安定して出力電圧を制御できる、少なくとも１つの昇圧型出力を含む多出力ＤＣ−ＤＣコンバータを実現できるという有利な効果が得られる。
本発明の多出力ＤＣ−ＤＣコンバータは、従来構成の多出力ＤＣ−ＤＣコンバータに小規模の電圧降下回路の追加で実現できるため、回路面積がほとんど増加せず、さらに入出力電圧の比較及び電圧降下制御の働きにより、電力変換効率の低下を抑制できるという有利な効果が得られる。
本発明によれば、限られた条件において入力電源電圧が１つの出力電圧と同一電圧又はそれ以上になる場合にも、簡単な構成で正常動作を維持し、入力電源電圧がその出力電圧より所定の電圧以上低い場合には、高効率で通常の電圧変換を実行する、少なくとも１つの昇圧型出力を含むＤＣ−ＤＣコンバータを実現できるという有利な効果が得られる。
【発明を実施するための最良の形態】
【００２０】
以下本発明の実施をするための最良の形態を具体的に示した実施の形態について、図面とともに記載する。
【００２１】
《実施の形態１》
図１は本発明の実施の形態１における複数の昇圧型出力を含む多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。図１において、図８に示す従来の構成と共通の構成要素については同じ符号を用いる。図１に示すように、実施の形態１の多出力ＤＣ−ＤＣコンバータは、入力直流電源１から入力直流電圧Ｅｉが入力されており、インダクタ２と、ＮチャネルＭＯＳＦＥＴからなる第１の主スイッチ３１と、バックゲートをコイル側に接続したＰチャネルＭＯＳＦＥＴからなる補助スイッチ３２と、ダイオード４１と、第１の出力コンデンサ５１と、補助スイッチ３２と直列回路を形成するダイオード４２と、第２の出力コンデンサ５２と、主スイッチ３１と補助スイッチ３２をそれぞれ所定のオン期間とオフ期間で駆動する制御回路７０と、補助スイッチ３２とダイオード４２との間にありバックゲートを補助スイッチ３２側に接続したＮチャネルＭＯＳＦＥＴからなる電圧降下制御スイッチ８２と、電圧降下制御スイッチ８２と並列に接続された電圧降下ダイオード８１と、電源電圧と出力電圧Ｖｏ２を比較結果に応じて、電圧降下回路８０内の電圧降下制御スイッチ８２のオン、オフ制御を行う電圧降下制御回路９０とが設けられている。
【００２２】
第１の出力コンデンサ５１から第１の出力電圧Ｖｏ１を第１の負荷６１へ出力し、第２の出力コンデンサ５２から第２の出力電圧Ｖｏ２を第２の負荷６２へ出力する。入出力条件はＶｏ１＞Ｖｏ２＞Ｅｉである。補助スイッチ３２がオフ状態の場合は、インダクタ２と主スイッチ３１とダイオード４１とコンデンサ５１が、昇圧コンバータを構成する。一方、補助スイッチ３２がオン状態の場合は、インダクタ２と主スイッチ３１とダイオード４２とコンデンサ５２が昇圧コンバータを構成する。
【００２３】
制御回路７０において、出力検出回路７１と、発振回路７２と、パルス幅変調回路７３と、分周回路７４とは、図８に示した従来の多出力ＤＣ−ＤＣコンバータと同じ構成要素であるので、同じ符号を付与して、その詳細な説明は省略する。尚、ＰチャネルＭＯＳＦＥＴからなる補助スイッチ３２のゲート信号は、駆動信号Ｖｇ３２の反転信号となる。すなわち、Ｖｇ３２がローレベルの時に補助スイッチ３２はオフとなり、Ｖｇ３２がハイレベルで補助スイッチ３２はオンになる。
電圧降下制御回路９０は、入力直流電源に直列に接続される抵抗９１と抵抗９２と、基準電源９３と、抵抗９１と抵抗９２で分圧された入力電圧と基準電源電圧とを比較する比較器９４で構成されており、比較器９４が入力直流電源１の入力直流電圧Ｅｉと、出力電圧Ｖｏ２の出力目標値であるＶｏ２との大小を比較できるように、抵抗９１、抵抗９２の抵抗値、基準電圧９３の電圧値を決めている。
【００２４】
図２は前述の各信号、及びインダクタ２を流れる電流を示す波形図である。また図３は前述の入力直流電源の電圧Ｅｉと、出力電圧Ｖｏ２の目標値Ｖｏ２、電圧降下制御スイッチ８２の制御信号Ｖｇ８２の関係を示す波形図である。
まず、図１と図２を用いて、本発明の第１の実施形態におけるＤＣ−ＤＣコンバータの基本動作を説明する。この時、簡単のため、信号Ｖｇ８２がハイレベル、すなわちＮチャネルＭＯＳＦＥＴ８２がオン状態として説明を行う。
図２の時刻ｔ０において、クロック信号Ｖｔ１によって分周信号Ｖｔ２が ローレベルになり、鋸波信号Ｖｔが上昇を開始するものとする。この時、分周信号Ｖｔ２即ち駆動信号Ｖｇ３２のローレベルにより、補助スイッチ３２はオフ状態となる。一方、鋸波信号Ｖｔと誤差電圧Ｖｅ１との比較結果である信号Ｖ１はハイレベルとなり、これが駆動信号Ｖｇ３１として出力される。即ち、主スイッチ３１はオン状態となり、インダクタ２には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【００２５】
時刻ｔ１において、信号Ｖ１がローレベルとなると、駆動信号Ｖｇ３１はローレベルとなり、主スイッチ３１はオフ状態となる。この時、インダクタ２に蓄えられた磁気エネルギーは、補助スイッチ３２がオフ状態であるので、ダイオード４１を介してコンデンサ５１を充電する電流として放出される。この電流は減少していき、やがてゼロとなる。
時刻ｔ２において、クロック信号Ｖｔ１によって分周信号Ｖｔ２が ハイレベルになり、鋸波信号Ｖｔは急減後再び上昇を開始する。この時、駆動信号Ｖｇ３２もハイレベルとなり、補助スイッチ３２はオン状態となる。一方、鋸波信号Ｖｔと誤差電圧Ｖｅ２との比較結果である信号Ｖ２はハイレベルとなり、これが駆動信号Ｖｇ３１として出力される。即ち、主スイッチ３１はオン状態となる。この時、インダクタ２には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【００２６】
時刻ｔ３において、信号Ｖ２がローレベルとなると、駆動信号Ｖｇ３１はローレベルとなり、主スイッチ３１はオフ状態となる。この時、インダクタ２に蓄えられた磁気エネルギーは、補助スイッチ３２がオン状態であるので、ダイオード４２を介してコンデンサ５２を充電する電流として放出される。この電流は減少していき、やがてゼロとなる。
時刻ｔ４において、駆動信号Ｖｇ３２はローレベルとなり、時刻ｔ０以降の動作を繰返す。誤差電圧Ｖｅ１及びＶｅ２はそれぞれ第１及び第２の出力電圧Ｖｏ１及びＶｏ２を目標電圧に安定化するように増減し、主スイッチ３１のオン期間が調整される。即ち、主スイッチ３１とインダクタ２を共有する２つの昇圧コンバータが、発振器７２の発振周波数の１／２で時分割制御されることによって、第１及び第２の出力電圧をそれぞれ目標電圧に安定化する。
【００２７】
次に、図１と図３を用いて、電圧降下回路８０、及び電圧降下制御回路９０の動作を説明する。図３において、入力直流電圧Ｅｉが時間と共に低下しているのは、例えば、電池を電源として使用している際に起り得る現象である。図３の時刻Ｔ０からＴ１の期間では、入力直流電圧が出力Ｖｏ２に対して高い、すなわち降圧条件の場合である。このような場合は、例えば電池が満充電状態である場合に起きる可能性がある。この時、ＥｉとＶｏ２の大小を比較する比較器９４の出力はＬｏｗとなり、電圧制御スイッチ８２がＯＦＦとなるため、電圧降下ダイオード８１が有効となり、電圧降下回路８０の両端には電圧降下ダイオード８１の順方向電圧Ｖｄの電位差が生じ、出力可能なＶｏ２の最低電位はＥｉ−Ｖｄとなる。よって直流電源電圧Ｅｉより低い降圧出力Ｖｏ２を制御することが可能となる。なお、出力検出回路７１は、電圧降下ダイオード８１が電圧降下を生じさせた後の電圧である第２の出力電圧Ｖｏ２を検出する。
【００２８】
図３の時刻Ｔ１からＴ２の期間では、入力電源電圧Ｅｉが低下し（例えば電池が満充電状態から所定量以上電荷を放電した状態である。）、出力電圧Ｖｏ２より低い、昇圧条件の場合である。この時、Ｅｉ＜Ｖｏ２であるから比較器９４の出力はＨｉｇｈとなり、電圧制御スイッチ８２がＯＮとなるために、電圧降下手段８１が短絡され電圧降下回路８１の両端に電位差はほとんど生じず（又は降下電圧は十分小さくなり）、従来構成の多出力ＤＣ―ＤＣコンバータと同じ構成の昇圧回路となり、電圧降下ダイオード８１での余分な電力消費を回避することができる。また、電圧降下ダイオード８１を直列に複数個接続することで、より低い出力電圧Ｖｏ２をが出力可能となる。
【００２９】
《実施の形態２》
図４は本発明の実施の形態２の昇圧型出力と極性反転型出力とを含む多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。前述の実施の形態１では２つの昇圧出力に降圧回路を適用した場合について説明した。本実施の形態２においては、１つの昇圧出力と１つの反転出力に降圧回路を適用した場合について説明する。
【００３０】
図４に示すように、実施の形態２の多出力ＤＣ−ＤＣコンバータは、入力直流電源１から入力直流電圧Ｅｉが入力されており、インダクタ２と、ＮチャネルＭＯＳＦＥＴからなる第１の主スイッチ３１と、ＰチャネルＭＯＳＦＥＴからなる第２の主スイッチ３３と、ダイオード４１と、第１の出力コンデンサ５１と、ダイオード４２と、第２の出力コンデンサ５２と、第１の主スイッチ３１と第２の主スイッチ３３を所定のオン期間とオフ期間で駆動する制御回路７０と、インダクタ２とダイオード４２との間にありバックゲートを補助インダクタ２側に接続したＮチャネルＭＯＳＦＥＴからなる電圧降下制御スイッチ８２と、電圧降下制御スイッチ８２と並列に接続された電圧降下ダイオード８１と、入力電源電圧Ｅｉと出力電圧Ｖｏ２の比較結果に応じて、電圧降下回路８０内の電圧降下制御スイッチ８２のオン、オフ制御を行う電圧降下制御回路９０とが設けられている。
【００３１】
第１の出力コンデンサ５１から第１の出力電圧Ｖｏ１を第１の負荷６１へ出力し、第２の出力コンデンサ５２から第２の出力電圧Ｖｏ２を第２の負荷６２へ出力する。入出力条件はＶｏ２＞０＞Ｖｏ１である。第１の主スイッチ３１がオン状態の場合は、インダクタ２と第２の主スイッチ３３とダイオード４１とコンデンサ５１が反転コンバータを構成する。一方、第２の主スイッチ３３がオン状態の場合には、インダクタ２と第１の主スイッチ３１とダイオード４２とコンデンサ５２が昇圧コンバータを構成する。
【００３２】
制御回路７０において、出力検出回路７１は、第１の出力電圧Ｖｏ１と第２の出力電圧Ｖｏ２を検出し、それぞれ目標値との誤差を増幅した誤差電圧Ｖｅ１及び誤差電圧Ｖｅ２を出力する。発振回路７２は、所定の周期Ｔを有する鋸波電圧Ｖｔと、クロック信号Ｖｔ１を出力する。ＰＷＭ回路７３は、誤差電圧Ｖｅ１と鋸波電圧Ｖｔとの比較結果である信号Ｖ１と、誤差電圧Ｖｅ２と鋸波電圧Ｖｔとの比較結果である信号Ｖ２とを出力する。分周回路７４は、信号Ｖｔ１を入力され、分周信号Ｖｔ２を出力する。駆動回路７５は、信号Ｖ１と信号Ｖ２と分周信号Ｖｔ２を入力され、第１の主スイッチ３１の駆動信号Ｖｇ３１と第２の主スイッチ３３の駆動信号Ｖｇ３３を出力する。駆動信号Ｖｇ３１は、分周信号Ｖｔ２がハイレベルの期間と信号Ｖ２がハイレベルの期間にハイレベルとなる。また、駆動信号Ｖｇ３３は、分周信号Ｖｔ２がローレベルの期間と信号Ｖ１がハイレベルの期間に、ハイレベルとなる。
【００３３】
ＰチャネルＭＯＳＦＥＴからなる第２の主スイッチ３３のゲート信号は駆動信号Ｖｇ３３の反転信号となる。すわなちＶｇ３３がローレベルの時にスイッチ３３はオフとなり、Ｖｇ３３がハイレベルの時に主スイッチ３３はオンとなる。
制御回路７０において、出力検出回路７１と、発振回路７２と、パルス幅変調回路７３と、分周回路７４とは、図８に示した従来の多出力ＤＣ−ＤＣコンバータと同じ構成要素であるので、同じ符号を付与して、その詳細な説明は省略する。
【００３４】
電圧降下制御回路９０は、入力直流電源に直列に接続される抵抗９１と抵抗９２と、基準電源９３と、抵抗９１と抵抗９２で分圧された入力電圧と基準電源電圧とを比較する比較器９４で構成されており、比較器９４が入力直流電源１の入力直流電圧Ｅｉと、出力電圧Ｖｏ２の出力目標値であるＶｏ２との大小を比較できるように、抵抗９１、抵抗９２の抵抗値、基準電圧９３の電圧値を決めている。
【００３５】
図５は前述の各信号、及びインダクタ２を流れる電流を示す波形図である。また図６は前述の入力直流電源の電圧Ｅｉと、出力電圧Ｖｏ２、電圧降下制御スイッチ８２の制御信号Ｖｇ８２の関係を示す波形図である。
まず、図４と図５を用いて、本発明の第２の実施形態におけるＤＣ−ＤＣコンバータの基本動作を説明する。この時、簡単のため、信号Ｖｇ８２がハイレベル、すなわちＮチャネルＭＯＳＦＥＴからなる電圧降下制御スイッチ８２がオン状態として説明を行う。
まず、図５の時刻ｔ０において、クロック信号Ｖｔ１によって分周信号Ｖｔ２が ローレベルになり、鋸波信号Ｖｔが上昇を開始するものとする。この時、分周信号Ｖｔ２のローレベル、即ち駆動信号Ｖｇ３３のハイレベルにより、第２の主スイッチ３３はオン状態となる。一方、鋸波信号Ｖｔと誤差電圧Ｖｅ２との比較結果である信号Ｖ２はハイレベルとなり、これが駆動信号Ｖｇ３１として出力される。即ち、第１の主スイッチ３１はオン状態となる。第１、第２の主スイッチがオン状態となるためインダクタ２には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【００３６】
時刻ｔ１において、信号Ｖ２がローレベルとなると、駆動信号Ｖｇ３１はローレベルとなり、第１の主スイッチ３１はオフ状態となる。この時、インダクタ２に蓄えられた磁気エネルギーは、ダイオード４２を介してコンデンサ５２を充電する電流として放出される。この電流は減少していき、やがてゼロとなる。
時刻ｔ２において、クロック信号Ｖｔ１によって分周信号Ｖｔ２が ハイレベルになり、鋸波信号Ｖｔは急減後再び上昇を開始する。この時、駆動信号Ｖｇ３１もハイレベルとなり、第１の主スイッチ３１はオン状態となる。一方、鋸波信号Ｖｔと誤差電圧Ｖｅ１との比較結果である信号Ｖ１はハイレベルとなり、これが駆動信号Ｖｇ３３として出力される。即ち、主スイッチ３３はオン状態となる。この時、インダクタ２には入力直流電圧Ｅｉが印加され、磁気エネルギーが蓄えられていく。
【００３７】
時刻ｔ３において、信号Ｖ１がローレベルとなると、駆動信号Ｖｇ３３はローレベルとなり、第２の主スイッチ３３はオフ状態となる。この時、インダクタ２に蓄えられた磁気エネルギーは、ダイオード４１を介してコンデンサ５１を放電する電流として放出され、Ｖｏ１を負電位に反転させる。この電流は減少していき、やがてゼロとなる。
時刻ｔ４において、分周信号Ｖｔ２はローレベルとなり、時刻ｔ０以降の動作を繰返す。
誤差電圧Ｖｅ１及びＶｅ２はそれぞれ第１及び第２の出力電圧Ｖｏ１及びＶｏ２を目標電圧に安定化するように増減し、第１の主スイッチ３１及び第２の主スイッチ３３のオン期間が調整される。即ち、インダクタ２を共有する昇圧コンバータと反転コンバータが、発振器７２の発振周波数の１／２で時分割制御されることによって、第１及び第２の出力電圧をそれぞれ目標電圧に安定化する。
【００３８】
図４と図６を用いて、電圧降下回路、及び電圧降下制御回路の動作を説明する。図６の時刻Ｔ０からＴ１の期間では、入力直流電圧が出力Ｖｏ２に対して高い、すなわち降圧条件の場合である。この時、ＥｉとＶｏ２の大小を比較する比較器９４の出力はＬｏｗとなり、電圧制御スイッチ８２がＯＦＦとなるため、電圧降下ダイオード８１が有効となり、電圧降下回路８０の両端には電圧降下ダイオード８１の順方向電圧Ｖｄの電位差が生じ、出力可能なＶｏ２の最低電位はＥｉ−Ｖｄとなる。よって直流電源電圧Ｅｉより低い降圧出力Ｖｏ２を制御することが可能となる。
図４の時刻Ｔ１からＴ２の期間では、入力電源電圧Ｅｉが低下し、出力電圧Ｖｏ２より低い、昇圧条件の場合である。この時、Ｅｉ＜Ｖｏ２であるから比較器９４の出力はＨｉｇｈとなり、電圧制御スイッチ８２がＯＮとなるために、電圧降下手段８１が短絡され電圧降下回路８１の両端に電位差はほとんど生じず、電圧降下ダイオード８１での余分な電力消費を回避することができる。また、電圧降下ダイオード８１を直列に複数個接続することで、より低い出力電圧Ｖｏ２が出力可能となる。
【００３９】
《実施の形態３》
図７は本発明の実施の形態３の多出力ＤＣ−ＤＣコンバータの構成を示す回路図である。前述の実施の形態１と異なる点は、入力電圧比較回路９４の電源を出力電圧Ｖｏ１とし、電圧降下制御回路９０がその出力端子と入力電源電圧との間に接続された抵抗９５を有する点である。回路構成及び動作は実施の形態１と同じであるため省略する。
【００４０】
実施の形態１及び２においては、入力電圧比較回路９４は入力電源電圧を電源とした。入力電圧比較回路９４が入力する基準電圧９３は、高い精度を確保するため、安定化出力電圧（例えば出力電圧Ｖｏ１）を電源として動作する故に、電源起動後、出力電圧Ｖｏ１が立ち上がるまで、所定の基準電圧を出力できない。即ち、基準電圧９３が所定の基準電圧を出力するまでに、起動後ある程度時間を要する。一方、入力電圧比較回路９４は比較的早く立ち上がる。このような場合、電源起動後基準電圧９３が所定の基準電圧を出力するまでの間、入力電圧比較回路９４は入力電源電圧が基準電圧より高いと誤って判断し（入力電源電圧が出力電圧Ｖｏ２と同一電圧又はそれ以上であると誤って判断し）、電圧降下ダイオード８１による電圧降下を生じさせる。
【００４１】
実施の形態３においては、入力電圧比較回路９４の電源を出力電圧Ｖｏ１とすることで（基準電圧９３と同一の電源である。これに代えて、基準電圧９３の電源より立ち上がりの遅い電源を、入力電圧比較回路９４の電源としても良い。）、基準電圧９３が所定の基準電圧を出力するまで入力電圧比較回路９４は動作しない。又、入力電圧比較回路９４が動作していない間、入力電圧比較回路９４の出力端子はハイインピーダンス状態となるので、起動後入力電圧比較回路９４が動作していない間、電圧制御スイッチ８２には抵抗９５を通じてＨｉｇｈレベルが入力され、電圧制御スイッチ８２はＯＮになる。抵抗９５によって、出力電圧Ｖｏ１が昇圧されるまで、入出力電圧比較回路９４の出力をハイレベルに固定することで、昇圧開始時に電圧降下回路８０を短絡し、電圧降下ダイオード８１による無駄な消費電流を抑制できる。
入力電圧比較回路９４が動作を開始した時には、基準電圧９３が所定の基準電圧を出力する故に、電圧制御スイッチ８２及び電圧降下ダイオード８１は、正しく動作する。
本実施の形態においては、上記の構成により、出力電圧Ｖｏ１の立ち上がりの遅れにより、出力電圧Ｖｏ２の出力回路の動作への影響を無くすことができる。
【００４２】
電圧降下ダイオード８１に代えて、電圧降下を生じる任意の素子（例えば抵抗）を使用しても良い。ダイオード４１、４２に代えて、制御回路７０により所定のＯＮ／ＯＦＦ制御を受けるスイッチング素子を使用しても良い（ダイオード４１、４２で生じる電力ロスを削減できる。）。好ましくは、比較器９４は、昇圧回路が動作するために必要な最小の入力電源電圧と出力電圧との差を考慮して、入力電源電圧に所定の差を加算した電圧と、出力電圧との大小比較をする。
上記の実施の形態においては、少なくとも１つの昇圧回路を含む多出力ＤＣ−ＤＣコンバータを説明したが、本発明を１出力の昇圧型ＤＣ−ＤＣコンバータに適用できる。
【産業上の利用可能性】
【００４３】
本発明のＤＣ−ＤＣコンバータは、各種電子機器の電源として有用である。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施の形態１の多出力ＤＣ−ＤＣコンバータの構成を示す回路図
【図２】本発明の実施の形態１の多出力ＤＣ−ＤＣコンバータの動作を示す波形図
【図３】本発明の実施の形態１の多出力ＤＣ−ＤＣコンバータの動作を示す波形図
【図４】本発明の実施の形態２の多出力ＤＣ−ＤＣコンバータの構成を示す回路図
【図５】本発明の実施の形態２の多出力ＤＣ−ＤＣコンバータの動作を示す波形図
【図６】本発明の実施の形態２の多出力ＤＣ−ＤＣコンバータの動作を示す波形図
【図７】本発明の実施の形態３の多出力ＤＣ−ＤＣコンバータの動作を示す回路図
【図８】従来の多出力ＤＣ−ＤＣコンバータの構成を示す回路図
【図９】従来の多出力ＤＣ―ＤＣコンバータの動作を示す波形図
【符号の説明】
【００４５】
１  入力直流電源
２  インダクタ
３０  スイッチ回路
３１  主スイッチ
３２  補助スイッチ
４１  ダイオード
４２  ダイオード
５１  第１の出力コンデンサ
５２  第２の出力コンデンサ
６１  第１の負荷
６２  第２の負荷
７０  制御回路
７１  出力検出回路
７２  発振回路
７３  パルス幅変調回路
７４  分周回路
７５  駆動回路
８０  電圧降下回路
８１  電圧降下ダイオード
８２  電圧降下制御スイッチ
９０  電圧降下制御回路
９１、９２、９５  抵抗
９３  出力電圧設定用基準電源
９４  入出力電圧比較回路
【図１】
2005080405.tif 000003
【図２】
2005080405.tif 000004
【図３】
2005080405.tif 000005
【図４】
2005080405.tif 000006
【図５】
2005080405.tif 000007
【図６】
2005080405.tif 000008
【図７】
2005080405.tif 000009
【図８】
2005080405.tif 000010
【図９】
2005080405.tif 000011