(57)【要約】【課題】  ブラウン管並の広視野角を実現でき、かつ、高輝度、高画質、低消費電力、狭額縁の液晶表示装置を提供する。【解決手段】  アクティブマトリクス型液晶表示装置において、対向電極および画素電極は平面的に重ならないように線状に形成し、基板面に平行な電界を発生できるようにし、かつ、映像信号線上に比誘電率が４以下の絶縁膜を形成し、絶縁膜上に前記映像信号線を被覆するように対向電極を形成する。【選択図】    図２
2005134935.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板と、前記一対の基板に挟持された液晶組成物層を有し、前記一対の基板の一方には、映像信号線と走査電極と薄膜トランジスタと前記薄膜トランジスタに接続された画素電極を有するアクティブマトリクス型液晶表示装置において、
対向電極が前記映像信号線を包込むように構成されていることを特徴とする液晶表示装置。
【請求項２】
対向電極信号線を有し、前記対向電極は前記対向電極信号線から突起した部分と、前記薄膜トランジスタの保護膜上に構成された部分を有することを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記対向電極の、前記対向電極信号線から突起した部分と前記薄膜トランジスタの保護膜上に構成された部分が、前記保護膜に形成されたスルーホールで電気的に接続していることを特徴とする請求項２記載の液晶表示装置。
【請求項４】
前記保護膜が有機膜であることを特徴とする請求項２あるいは３のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に薄膜トランジスタ素子を有する高画質なアクティブマトリクス型液晶表示装置に関する。
【背景技術】
【０００２】
いわゆる横電界方式と称されるカラー液晶表示装置は、液晶層を介して互いに対向して配置される透明基板のうち、その一方または両方の液晶側の単位画素に相当する領域面に。表示用電極と基準電極とが備えられ、この表示用電極と基準電極との間に透明基板面と平行に発生させる電界によって前記液晶層を透過する光を変調させるようにしたものである。このようなカラー液晶表示装置は、その表示面に対して大きな角度視野から観察しても鮮明な映像を認識でき、いわゆる広角度視野に優れたものとして知られるに至った。
なお、このような構成からなる液晶表示装置としては、例えば特許文献１、特許文献2および特許文献３に詳述されている。
【０００３】
【特許文献１】特許出願公表平５−５０５２４７公報
【特許文献２】特公昭６３−２１９０７公報
【特許文献３】特開平６−１６０８７８公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、このように構成された液晶表示素子は、映像信号線から発生される不要な電界が、表示電極と基準電極との間の電界を変動させ、表示面において、映像信号線に沿った方向に帯状に筋を引く画質不良いわゆる縦スミア（クロストーク）が発生するという問題が残存されていた。この問題を解決する手段が、特開平６−２０２１２７公報に詳述されている。しかしながら、このように構成された液晶表示素子は、シールド電極を設け、それに外部から電位を供給するため、シールド電極と信号電極との間の容量への電流の充放電が大きく、駆動回路に対して負荷が大きくなりすぎ、消費電力が大きい、または駆動回路が大きくなりすぎる、さらには、シールド電極に電位を印加するための接続手段が必要であり、工程の増加および接続不良が発生するという問題が残存されていた。
本発明は、このような事情に基づいてなされたものであり、その目的は、いわゆる縦スミアの抑制でき、かつ、生産性が良好で、低消費電力を図った液晶表示素子を提供することにある。
【課題を解決するための手段】
【０００５】
前記目的を達成するために、本発明では、第１の構成として、複数の映像信号線と複数の走査電極で構成された複数の画素を有し、画素内に、基板面に平行な電界を印加でき得る画素電極と対向電極を有し、画素電極に映像信号線と走査信号線に接続された薄膜トランジスタから映像信号が供給され得るアクティブマトリクス型液晶表示装置において、対向電極および画素電極は平面的に重ならないように線状に形成され、映像信号線上に比誘電率が４以下の絶縁膜が形成され、絶縁膜上に前記映像信号線を被覆するように前記対向電極が形成されているアクティブマトリクス型液晶表示装置を構成する。
【０００６】
第１の構成を含む第２の構成として、画素電極が前記絶縁膜上に形成されているアクティブマトリクス型液晶表示装置を構成する。
【０００７】
第１の構成を含む第３の構成として、絶縁膜と少なくとも薄膜トランジスタ素子のゲート絶縁膜または保護膜のどちらかが、同一パターンで形成されているアクティブマトリクス型液晶表示装置を構成する。
【０００８】
第１の構成を含む第４の構成として、遮光膜が水平方向に延在したストライプ状に形成されているアクティブマトリクス型液晶表示装置を構成する。
【０００９】
第１から３の構成を含む第５の構成として、絶縁膜の膜厚が１μｍ以上３μｍ以下であるアクティブマトリクス型液晶表示装置を構成する。
【００１０】
第１から３の構成を含む第６の構成として、前記絶縁膜はレジスト材であることを特徴とする請求項１から３記載のアクティブマトリクス型液晶表示装置を構成する。
【００１１】
第１から３の構成を含む第７の構成として、前記薄膜トランジスタ素子を保護する無機絶縁膜の膜厚が０.０５μｍ以上０.３μｍ以下であるアクティブマトリクス型液晶表示装置を構成する。
【発明の効果】
【００１２】
このように構成した液晶表示素子は、以下の３つの作用から発生する。
【００１３】
＜作用１＞
一方の透明基板側に形成されている映像信号線に対して、平面的に見て完全に重畳させた状態で基準電極が有機絶縁膜上に形成されていることにより、映像信号線から発生する不要な電気力線のほとんど全てが、基準電極に終端する。したがって、横電界を用いる本発明の表示方式のような表示方式において特有の漏洩電界によるクロストークが解消される。これにより、従来、クロストークを低減するために、映像信号線の両脇、または対向基板上に配置していたシールド電極より、漏洩電界を完全にシールドできるため、画素の水平方向を表示用電極と基準電極および開口部で占有できる。また、映像信号線と基準電極間の隙間を隠す必要もなくなるため、垂直方向の遮光膜（ブラックマトリクス）もなくなる。これにより、横電界を用いる表示方式の最大の欠点である低開口率を抜本的に改善することができ、５０％を越える開口率を実現できる。すなわち、本発明では高開口率と低スミアの両立が可能となる。
【００１４】
＜作用２＞
有機絶縁膜は、無機絶縁膜と比較して、その比誘電率が約半分（比誘電率εｒが３程度）である。また、有機膜は無機膜と比較して厚みを厚くすることが容易であるので、映像信号線と基準電極間の距離が広がる。これ映像信号線に基準電極を完全に覆い被せても、映像信号線と基準電極間に形成される容量はかなり小さくできる。したがって、映像信号線から見たときの負荷が軽くなるため、映像信号の配線伝搬遅延が小さくなり、信号電圧が十分に表示電極に充電でき、かつ、映像信号線を駆動するための駆動回路の縮小ができるようになる。
【００１５】
＜作用３＞
有機膜は、平坦性が非常に良いので、有機膜を能動素子を形成する基板の最上層に塗布することにより有機膜を能動素子を形成する基板の平坦度を向上することができる。これにより、基板間のギャップのばらつきによる輝度（透過率）−電圧特性のばらつきをなくすことができ、輝度の均一性を向上することできる。
【発明を実施するための最良の形態】
【００１６】
本発明、本発明の更に他の目的及び本発明の更に他の特徴は図面を参照した以下の説明から明らかとなるであろう。
【実施例１】
【００１７】
《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装置に本発明を適用した実施例を説明する。なお、以下説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１８】
《マトリクス部（画素部）の平面構成》
図１は本発明のアクティブ・マトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図である。
【００１９】
図１に示すように、各画素は走査信号線（ゲート信号線または水平信号線）ＧＬと、対向電圧信号線（対向電極配線）ＣＬと、隣接する２本の映像信号線（ドレイン信号線または垂直信号線）ＤＬとの交差領域内（４本の信号線で囲まれた領域内）に配置されている。各画素は薄膜トランジスタＴＦＴ、蓄積容量Ｃstg、画素電極ＰＸ（本実施例中では、画素電極と称し、すなわち表示用電極の事である）および対向電極ＣＴ（本実施例中では、対向電極と称し、すなわち基準電極の事である）を含む。走査信号線ＧＬ、対向電圧信号線ＣＬは図では左右方向に延在し、上下方向に複数本配置されている。映像信号線ＤＬは上下方向に延在し、左右方向に複数本配置されている。画素電極ＰＸはソース電極SD1を介して薄膜トランジスタＴＦＴと電気的に接続され、対向電極ＣＴも対向電圧信号線ＣＬと電気的に接続されている。
【００２０】
画素電極ＰＸと対向電極ＣＴは互いに対向し、各画素電極ＰＸと対向電極ＣＴとの間で発生させられる基板面に略平行な電界により液晶組成物ＬＣの光学的な状態を制御し、表示を制御する。画素電極ＰＸと対向電極ＣＴは櫛歯状に構成され、それぞれ、図の上下方向に長細い電極となっている。
【００２１】
画素電極ＰＸと対向電極ＣＴの電極幅はそれぞれ６μmとする。これは、液晶層の厚み方向に対して、液晶層全体に十分な電界を印加するために、後述の液晶組成物層の厚み３．９μmよりも十分大きく設定する。望ましくは、液晶組成物層の１．５倍以上に設定する。また、開口率を大きくするためにできるだけ細くする。また、映像信号線ＤＬも６μmとする。映像信号線ＤＬの電極幅は断線を防止するために、画素電極ＰＸと対向電極ＣＴに比較して若干広くしても良い。
【００２２】
走査信号線ＧＬは末端側の画素（後述の走査電極端子ＧＴＭの反対側）のゲート電極ＧＴに十分に走査電圧が伝搬されるだけの抵抗値を満足するように電極幅を設定する。また、対向電圧信号線ＣＬも末端側の画素（後述の共通バスラインＣＢ１およびＣＢ２から最も遠い画素すなわちＣＢ１とＣＢ２の中間の画素）の対向電極ＣＴに十分に対向電圧が印加できるだけの抵抗値を満足するように電極幅を設定する。
【００２３】
一方、画素電極ＰＸと対向電極ＣＴの間の電極間隔は、用いる液晶材料によって変える。これは、液晶材料によって最大透過率を達成する電界強度が異なるため、電極間隔を液晶材料に応じて設定し、用いる映像信号駆動回路（信号側ドライバ）の耐圧で設定される信号電圧の最大振幅の範囲で、最大透過率が得られるようにするためである。後述の液晶材料を用いると電極間隔は、約１５μmとなる。
【００２４】
《マトリクス部（画素部）の断面構成》
図２は図１の６−６切断線における断面を示す図、図３は図１の７−７切断線における薄膜トランジスタＴＦＴの断面図、図４は図１の８−８切断線における蓄積容量Ｃstgの断面を示す図である。図５〜図７に示すように、液晶組成物層ＬＣを基準にして下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタＴＦＴ、蓄積容量Cstgおよび電極群が形成され、上部透明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮光膜（ブラックマトリクス）ＢＭが形成されている。
【００２５】
また、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれの内側（液晶ＬＣ側）の表面には、液晶の初期配向を制御する配向膜ＯＲＩ１、 ＯＲＩ２が設けられており、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれの外側の表面には、偏光板が設けられている。
【００２６】
《ＴＦＴ基板》
まず、下側透明ガラス基板ＳＵＢ１側（ＴＦＴ基板）の構成を詳しく説明する。
【００２７】
《薄膜トランジスタＴＦＴ》
薄膜トランジスタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加すると、ソース−ドレイン間のチャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。
【００２８】
薄膜トランジスタＴＦＴは、図３に示すように、ゲート電極ＧＴ、絶縁膜ＧＩ、ｉ型（真性、intrinsic、導電型決定不純物がドープされていない）非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。
【００２９】
《ゲート電極ＧＴ》
ゲート電極ＧＴは走査信号線ＧＬと連続して形成されており、走査信号線ＧＬの一部の領域がゲート電極ＧＴとなるように構成されている。ゲート電極ＧＴは薄膜トランジスタＴＦＴの能動領域を超える部分である。本例では、ゲート電極ＧＴは、単層の導電膜ｇ３で形成されている。導電膜ｇ３としては例えばスパッタで形成されたクロム−モリブデン合金（Ｃｒ−Ｍｏ）膜が用いられるがそれに限ったものではない。
【００３０】
《走査信号線ＧＬ》
走査信号線ＧＬは導電膜ｇ３で構成されている。この走査信号線ＧＬの導電膜ｇ３はゲート電極ＧＴの導電膜ｇ３と同一製造工程で形成され、かつ一体に構成されている。この走査信号線ＧＬにより、外部回路からゲート電圧（走査電圧）Ｖgをゲート電極ＧＴに供給する。本例では、導電膜ｇ３としては例えばスパッタで形成されたクロム−モリブデン合金（Ｃｒ−Ｍｏ）膜が用いられる。また、走査信号線ＧＬおよびはゲート電極ＧＴは、クロム−モリブデン合金のみに限られたものではなく、たとえば、低抵抗化のためにアルミニウムまたはアルミニウム合金をクロム−モリブデンで包み込んだ２層構造としてもよい。さらに、映像信号線ＤＬと交差する部分は映像信号線ＤＬとの短絡の確率を小さくするため細くし、また、短絡しても、レーザートリミングで切り離すことができるように二股にしても良い。
【００３１】
《対向電圧信号線ＣＬ》
対向電圧信号線ＣＬは導電膜ｇ３で構成されている。この対向電圧信号線ＣＬの導電膜ｇ３はゲート電極ＧＴ、走査信号線ＧＬおよび対向電極ＣＴの導電膜ｇ３と同一製造工程で形成され、かつ対向電極ＣＴと電気的に接続できるように構成されている。この対向電圧信号線ＣＬにより、外部回路から対向電圧Ｖcomを対向電極ＣＴに供給する。また、対向電圧信号線ＣＬは、クロム−モリブデン合金のみに限られたものではなく、たとえば、低抵抗化のためにアルミニウムまたはアルミニウム合金をクロム−モリブデンで包み込んだ２層構造としてもよい。さらに、映像信号線ＤＬと交差する部分は映像信号線ＤＬとの短絡の確率を小さくするため細くし、また、短絡しても、レーザートリミングで切り離すことができるように二股にしても良い。
【００３２】
《絶縁膜ＧＩ》
絶縁膜ＧＩは、薄膜トランジスタＴＦＴにおいて、ゲート電極ＧＴと共に半導体層ＡＳに電界を与えるためのゲート絶縁膜として使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬの上層に形成されている。絶縁膜ＧＩとしては例えばプラズマＣＶＤで形成された窒化シリコン膜が選ばれ、２０００〜４５００Åの厚さに（本実施例では、３５００Å程度）形成される。また、絶縁膜ＧＩは走査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬの層間絶縁膜としても働き、それらの電気的絶縁にも寄与している。
【００３３】
《ｉ型半導体層ＡＳ》
ｉ型半導体層ＡＳは、非晶質シリコンで、１５０〜２５００Åの厚さに（本実施例では、１２００Å程度の膜厚）で形成される。層ｄ０はオーミックコンタクト用のリン（Ｐ）をドープしたＮ(＋)型非晶質シリコン半導体層であり、下側にｉ型半導体層ＡＳが存在し、上側に導電層ｄ３が存在するところのみに残されている。
【００３４】
ｉ型半導体層ＡＳおよび層ｄ０は、走査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬとの交差部（クロスオーバ部）の両者間にも設けられている。この交差部のｉ型半導体層ＡＳは交差部における走査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬとの短絡を低減する。
【００３５】
《ソース電極ＳＤ１、ドレイン電極ＳＤ２》
ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれは、Ｎ(＋)型半導体層ｄ０に接触する導電膜ｄ３から構成されている。。
【００３６】
導電膜ｄ３はスパッタで形成したクロム−モリブデン合金（Ｃｒ−Ｍｏ）膜を用い、５００〜３０００Åの厚さに（本実施例では、２５００Å程度）で形成される。Ｃｒ−Ｍｏ膜は低応力であるので、比較的膜厚を厚く形成することができ配線の低抵抗化に寄与する。また、Ｃｒ−Ｍｏ膜はＮ(＋)型半導体層ｄ０との接着性も良好である。導電膜ｄ３として、Ｃｒ−Ｍｏ膜の他に高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2、ＷＳｉ2）膜を用いてもよく、また、アルミニウム等との積層構造にしてもよい。
【００３７】
《映像信号線ＤＬ》
映像信号線ＤＬはソース電極ＳＤ１、ドレイン電極ＳＤ２と同層の導電膜ｄ３で構成されている。また、映像信号線ＤＬはドレイン電極ＳＤ２と一体に形成されている。本例では、導電膜ｄ３はスパッタで形成したクロム−モリブデン合金（Ｃｒ−Ｍｏ）膜を用い、５００〜３０００Åの厚さに（本実施例では、２５００Å程度）で形成される。Ｃｒ−Ｍｏ膜は低応力であるので、比較的膜厚を厚く形成することができ配線の低抵抗化に寄与する。また、Ｃｒ−Ｍｏ膜はＮ(＋)型半導体層ｄ０との接着性も良好である。導電膜ｄ３として、Ｃｒ−Ｍｏ膜の他に高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2、ＷＳｉ2）膜を用いてもよく、また、断線を防ぐために、アルミニウム等との積層構造にしてもよい。
【００３８】
《蓄積容量Ｃstg》
導電膜ｄ３は、薄膜トランジスタＴＦＴのソース電極ＳＤ２部分において、対向電圧信号線ＣＬと重なるように形成されている。この重ね合わせは、図１からも明らかなように、ソース電極ＳＤ２−ｄ３を一方の電極とし、対向電圧信号ＣＬを他方の電極とする蓄積容量（静電容量素子）Ｃstgを構成する。この蓄積容量Ｃstgの誘電体膜は、薄膜トランジスタＴＦＴのゲート絶縁膜として使用される絶縁膜ＧＩで構成されている。
【００３９】
図１に示すように平面的には蓄積容量Ｃstgは対向電圧信号線ＣＬの一部分に形成されている。
【００４０】
《保護膜ＰＳＶ１》
薄膜トランジスタＴＦＴ上には保護膜ＰＳＶ１が設けられている。保護膜ＰＳＶ１は主に薄膜トランジスタＴＦＴを湿気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。保護膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸化シリコン膜や窒化シリコン膜で形成されており、０．０５〜０．３μｍ程度の膜厚で形成する。保護膜ＰＳＶ１は薄膜トランジスタ素子ＴＦＴのバックチャネル部の保護すなわちしきい値電圧Ｖｔｈを安定させるのが主目的であるので、本実施例では薄膜トランジスタＴＦＴ部のみに島状に形成する。これにより、保護膜ＰＳＶ１の応力による基板の反りが大幅に軽減できる。
【００４１】
保護膜ＰＳＶ１は、外部接続端子ＤＴＭ、ＧＴＭを露出するよう除去されている。保護膜ＰＳＶ１と絶縁膜ＧＩの厚さ関係に関しては、前者は保護効果を考え厚くされ、後者はトランジスタの相互コンダクタンスｇｍを考え薄くされる。
【００４２】
《有機保護膜ＰＳＶ２》
保護膜ＰＳＶ１には、有機膜ＰＳＶ２が設けられている。有機膜ＰＳＶ２は以下の目的で形成されており、透明性が高く、比誘電率が３程度の低いものを使用する。有機膜ＰＳＶ２はたとえば塗布装置で形成したレジスト膜で形成されており、１〜３μｍ程度の膜厚で形成する。これにより、映像信号線とそれに覆い被せた対向電極との間の容量を大幅に軽減できる。これにより、映像信号線の負荷が大幅に軽減され、映像信号を駆動するための駆動ＬＳＩの回路規模を大幅に縮小できる。また、作用にも述べたように、有機保護膜ＰＳＶ２は、薄膜トランジスタ基板の平坦度を向上させるのにも役立つ。これは、有機膜は、無機膜に比べて、平坦性が良く形成できることによる。
【００４３】
有機膜ＰＳＶ２は、外部接続端子ＤＴＭ、ＧＴＭを露出するよう除去されている。また、画素部では、対向電圧信号線ＣＬと後述の対向電極ＣＴとの電気的接続、および、ソース電極ＳＤ２と画素電極ＰＸとの電気的接続のために、スルーホールＴＨ２およびＴＨ１を設けている。スルーホールＴＨ２では、有機膜ＰＳＶ２と絶縁膜ＧＩが一括で加工されるのでｇ３層までの孔があき、スルーホールＴＨ１ではｄ3でブロッキングされるのでｄ3層までの孔があく。
【００４４】
本実施例では、比誘電率が３程度の有機膜を使用したが、本実施例の効果を引き出すためには４以下が好ましい。
【００４５】
《画素電極ＰＸ》
画素電極ＰＸは、透明導電層ｉ１で有機膜ＰＳＶ２上に形成されている。この透明導電膜ｉ１はスパッタリングで形成された透明導電膜（Indium-Tin-Oxide  ＩＴＯ：ネサ膜）からなり、１００〜２０００Åの厚さに（本実施例では、１４００Å程度の膜厚）形成される。また、画素電極ＰＸはスルーホールＴＨ１を介して、ソース電極ＳＤ２に接続されている。
【００４６】
画素電極が本実施例のように透明になることにより、その部分の透過光により、白表示を行う時の最大透過率が向上するため、画素電極が不透明な場合よりも、より明るい表示を行うことができる。この時、後述するように、電圧無印加時には、液晶分子は初期の配向状態を保ち、その状態で黒表示をするように偏光板の配置を構成する（ノーマリブラックモードにする）にしているので、画素電極を透明にしても、その部分の光を透過することがなく、良質な黒を表示することができる。これにより、最大透過率が向上させ、かつ十分なコントラスト比を達成することができる。
【００４７】
《対向電極ＣＴ》
対向電極ＣＴは透明導電層ｉ１で有機膜ＰＳＶ２上に形成されている。この透明導電膜ｉ１はスパッタリングで形成された透明導電膜（Indium-Tin-Oxide  ＩＴＯ：ネサ膜）からなり、１００〜２０００Åの厚さに（本実施例では、１４００Å程度の膜厚）形成される。また、対向電極ＣＴはスルーホールＴＨ２を介して、対向電圧信号線ＣＬに接続されている。画素電極ＰＸと同様、対向電極を透明にすることにより、白表示を行う時の最大透過率が向上する。また、対向電極ＣＴで映像信号線ＤＬ上を完全に覆い隠すように構成し、映像信号線ＤＬからの電気力線のほとんどを対向電極ＣＴに終端させる。これにより、横電界方式特有の映像信号線からの漏洩電界が完全になくなるのでクロストークが完全に解消される。これは、横電界方式を用いるアクティブマトリクス型液晶表示装置に特有の効果である。
【００４８】
また、対向電極ＣＴには対向電圧Ｖcomが印加されるように構成されている。本実施例では、対向電圧Ｖcomは映像信号線ＤＬに印加される最小レベルの駆動電圧Ｖｄminと最大レベルの駆動電圧Ｖｄmaxとの中間直流電位から、薄膜トランジスタ素子ＴＦＴをオフ状態にするときに発生するフィードスルー電圧ΔＶs分だけ低い電位に設定される。
【００４９】
《カラーフィルタ基板》
次に、図１、図２に戻り、上側透明ガラス基板ＳＵＢ2側（カラーフィルタ基板）の構成を詳しく説明する。
【００５０】
《遮光膜ＢＭ》
上部透明ガラス基板ＳＵＢ２側には、不要な間隙部（画素電極ＰＸと対向電極ＣＴの間以外の隙間）からの透過光が表示面側に出射して、コントラスト比等を低下させないように遮光膜ＢＭ（いわゆるブラックマトリクス）を形成している。遮光膜ＢＭは、外部光またはバックライト光がｉ型半導体層ＡＳに入射しないようにする役割も果たしている。すなわち、薄膜トランジスタＴＦＴのｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび大き目のゲート電極ＧＴによってサンドイッチにされ、外部の自然光やバックライト光が当たらなくなる。
【００５１】
図１に遮光膜ＢＭのパターンの１例を示す。
【００５２】
本実施例では、画素の表示部に孔をあけたマトリクス状のパターンにする。本実施例では、遮光膜ＢＭは、クロム薄膜を用いる。また、クロム薄膜のガラス面側には、酸化クロム、窒化クロムを形成する。これは、ガラス面側の反射率を低減するためであり、液晶表示装置の表示面を低反射にするためである。
また、この遮光膜ＢＭで各行各列の有効表示領域が仕切られる。従って、各行の画素の輪郭が遮光膜ＢＭによってはっきりとする。
【００５３】
更に、遮光膜ＢＭは周辺部にも額縁状に形成され、そのパターンは図１に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜ＢＭは、シール部ＳＬの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防ぐと共に、バックライト等の光が表示エリア外に漏れるのも防いでいる。他方、この遮光膜ＢＭは基板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程内側に留められ、基板ＳＵＢ２の切断領域を避けて形成されている。
【００５４】
本実施例では、薄膜でも遮光性の高い金属膜を用いたが、十分な遮光性が得られれば絶縁性の遮光膜を用いてもよい。
【００５５】
《カラーフィルタＦＩＬ》
カラーフィルタＦＩＬは画素に対向する位置に赤、緑、青の繰り返しでストライプ状に形成される。カラーフィルタＦＩＬは遮光膜ＢＭのエッジ部分と重なるように形成されている。
【００５６】
カラーフィルタＦＩＬは次のように形成することができる。まず、上部透明ガラス基板ＳＵＢ２の表面にアクリル系樹脂等の染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。この後、染色基材を赤色顔料で染め、固着処理を施し、赤色フィルタＲを形成する。つぎに、同様な工程を施すことによって、緑色フィルタＧ、青色フィルタＢを順次形成する。なお、染色には染料を用いてもよい。
【００５７】
《オーバーコート膜ＯＣ》
オーバーコート膜ＯＣはカラーフィルタＦＩＬの染料の液晶組成物層ＬＣへの漏洩の防止、および、カラーフィルタＦＩＬ、遮光膜ＢＭによる段差の平坦化のために設けられている。オーバーコート膜ＯＣはたとえばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。また、オーバーコート膜オＣとして、流動性の良いポリイミド等の有機膜を使用しても良い。
【００５８】
《液晶層および偏向板》
次に、液晶層、配向膜、偏光板等について説明する。。
【００５９】
《液晶層》
液晶材料ＬＣとしては、誘電率異方性Δεが正でその値が１３．２、屈折率異方性Δnが０．０８１（５８９ｎｍ、２０℃）のネマティック液晶を用いる。液晶層の厚み（ギャップ）は、３．９μmとし、リタデーションΔn・dは0.316とする。このリタデーションΔn・dの値により、後述の配向膜と偏光板と組み合わせ、液晶分子がラビング方向から電界方向に４５°回転したとき最大透過率を得ることができ、可視光の範囲ないで波長依存性がほとんどない透過光を得ることができる。このリタデーションの範囲は、０．２５〜０．３２μｍの範囲が十分な透過項を得るために好ましい。なお、液晶層の厚み（ギャップ）は、ポリマビーズで制御している。
【００６０】
なお、液晶材料ＬＣは、特に限定したものではなく、誘電率異方性Δεは負でもよい。また、誘電率異方性Δεは、その値が大きいほうが、駆動電圧が低減できる。また、屈折率異方性Δnは小さいほうが、液晶層の厚み（ギャップ）を厚くでき、液晶の封入時間が短縮され、かつギャップばらつきを少なくすることができる。
【００６１】
また、液晶組成物の比抵抗としては、１０９Ωｃｍ以上１０１４Ωｃｍ以下、好ましくは１０１１Ωｃｍ以上１０１３Ωｃｍ以下のものを用いる。本方式では、液晶組成物の抵抗が低くても、画素電極と対向電極間に充電された電圧を十分保持することができ、その下限は１０９Ωｃｍ、好ましくは１０１１Ωｃｍである。これは、画素電極と対向電極を、同一基板上に構成していることによる。また、抵抗が高すぎると、製造工程上に入った静電気を緩和しにくいため、１０１４Ωｃｍ以下、好ましくは１０１３Ωｃｍ以下が良い。
【００６２】
また、液晶材料のツイスト弾性定数K2は小さいほうが好ましい。具体的には、2pN以上が良い。
【００６３】
《配向膜》
配向膜ＯＲＩとしては、ポリイミドを用いる。ラビング方向は上下基板で互いに平行にし、かつ印加電界方向とのなす角度は７５°とする。
【００６４】
なお、ラビング方向と印加電界方向とのなす角度は、液晶材料の誘電率異方性Δεが正であれば、４５°以上９０°未満、誘電率異方性Δεが負であれば、０°を超え４５°以下でなければならない。
【００６５】
《偏光板》
偏光板ＰＯＬとしては、日東電工社製Ｇ１２２０ＤＵを用い、下側の偏光板ＰＯＬ１の偏光透過軸ＭＡＸ１をラビング方向ＲＤＲと一致させ、上側の偏向板ＰＯＬ２の偏光透過軸ＭＡＸ２を、それに直交させる。これにより、本発明の画素に印加される電圧（画素電極ＰＸと対向電極ＣＴの間の電圧）を増加させるに伴い、透過率が上昇するノーマリクローズ特性を得ることができ、また、電圧無印加時には、良質な黒表示ができる。また、上側と下側の偏光板の関係は、逆転させても良く、特性上大きな変化はない。
【００６６】
なお、本実施例では、偏光板に導電性を持たせることにより、外部からの静電気による表示不良およびＥＭＩ対策を施している。導電性に関しては、静電気による影響を対策するためだけであれば、シート抵抗が１０８Ω／ロ以下、ＥＭＩに対しても対策するのであれば、１０４Ω／ロ以下とするのが望ましい。また、ガラス基板の液晶組成物の挟持面の裏面（偏光板を粘着させる面）に導電層を設けてもよい。
【００６７】
《マトリクス周辺の構成》
図５は上下のガラス基板ＳＵＢ１、ＳＵＢ２を含む表示パネルＰＮＬのマトリクス（ＡＲ）周辺の要部平面を示す図である。また、図６は、左側に走査回路が接続されるべき外部接続端子ＧＴＭ付近の断面を、右側に外部接続端子が無いところのシール部付近の断面を示す図である。
【００６８】
このパネルの製造では、小さいサイズであればスループット向上のため１枚のガラス基板で複数個分のデバイスを同時に加工してから分割し、大きいサイズであれば製造設備の共用のためどの品種でも標準化された大きさのガラス基板を加工してから各品種に合ったサイズに小さくし、いずれの場合も一通りの工程を経てからガラスを切断する。図５、図６は後者の例を示すもので、図５、図６の両図とも上下基板ＳＵＢ１、ＳＵＢ２の切断後を表しており、ＬＮは両基板の切断前の縁を示す。いずれの場合も、完成状態では外部接続端子群Ｔｇ、Ｔｄおよび端子ＣＯＴ（添字略）が存在する（図で上辺と左辺の）部分はそれらを露出するように上側基板ＳＵＢ２の大きさが下側基板ＳＵＢ１よりも内側に制限されている。端子群Ｔｇ、Ｔｄはそれぞれ後述する走査回路接続用端子ＧＴＭ、映像信号回路接続用端子ＤＴＭとそれらの引出配線部を集積回路チップＣＨＩが搭載されたテープキャリアパッケージＴＣＰ（図１６、図１７）の単位に複数本まとめて名付けたものである。各群のマトリクス部から外部接続端子部に至るまでの引出配線は、両端に近づくにつれ傾斜している。これは、パッケージＴＣＰの配列ピッチ及び各パッケージＴＣＰにおける接続端子ピッチに表示パネルＰＮＬの端子ＤＴＭ、ＧＴＭを合わせるためである。また、対向電極端子ＣＯＴは、対向電極ＣＴに対向電圧を外部回路から与えるための端子である。マトリクス部の対向電圧信号線ＣＬは、走査回路用端子ＧＴＭの反対側（図では右側）に引き出し、各対向電圧信号線を共通バスラインＣＢで一纏めにして、対向電極端子ＣＯＴに接続している。
【００６９】
透明ガラス基板ＳＵＢ１、ＳＵＢ２の間にはその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣを封止するようにシールパターンＳＬが形成される。シール材は例えばエポキシ樹脂から成る。
【００７０】
配向膜ＯＲＩ１、ＯＲＩ２の層は、シールパターンＳＬの内側に形成される。偏光板ＰＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ１、上部透明ガラス基板ＳＵＢ２の外側の表面に構成されている。液晶ＬＣは液晶分子の向きを設定する下部配向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパターンＳＬで仕切られた領域に封入されている。下部配向膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ１の上部に形成される。
【００７１】
この液晶表示装置は、下部透明ガラス基板ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキシ樹脂などで封止し、上下基板を切断することによって組み立てられる。
【００７２】
《ゲート端子部》
図７は表示マトリクスの走査信号線ＧＬからその外部接続端子ＧＴＭまでの接続構造を示す図であり、図７Ａは平面であり図７Ｂは図７ＡのＢ−Ｂ切断線における断面を示している。なお、同図は図５下方付近に対応し、斜め配線の部分は便宜状一直線状で表した。
図中Ｃｒ−Ｍｏ層ｇ３は、判り易くするためハッチを施してある。
【００７３】
ゲート端子ＧＴＭはＣｒ−Ｍｏ層ｇ３と、更にその表面を保護し、かつ、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋｅｇｅ）との接続の信頼性を向上させるための透明導電層ｉ１とで構成されている。この透明導電層ｉ１は画素電極ＰＸと同一工程で形成された透明導電膜ＩＴＯを用いている。
【００７４】
平面図において、絶縁膜ＧＩおよび保護膜ＰＳＶ１はその境界線よりも右側に形成されており、左端に位置する端子部ＧＴＭはそれらから露出し外部回路との電気的接触ができるようになっている。図では、ゲート線ＧＬとゲート端子の一つの対のみが示されているが、実際はこのような対が図５に示すように上下に複数本並べられ端子群Ｔｇ（図５）が構成され、ゲート端子の左端は、製造過程では、基板の切断領域を越えて延長され配線ＳＨｇ（図示せず）によって短絡される。製造過程における配向膜ＯＲＩ１のラビング時等の静電破壊防止に役立つ。
【００７５】
《ドレイン端子ＤＴＭ》
図８は映像信号線ＤＬからその外部接続端子ＤＴＭまでの接続を示す図であり、図８Ａはその平面を示し、図８Ｂは図８ＡのＢ−Ｂ切断線における断面を示す。なお、同図は図５右上付近に対応し、図面の向きは便宜上変えてあるが右端方向が基板ＳＵＢ１の上端部に該当する。
【００７６】
ＴＳＴｄは検査端子でありここには外部回路は接続されないが、プローブ針等を接触できるよう配線部より幅が広げられている。同様に、ドレイン端子ＤＴＭも外部回路との接続ができるよう配線部より幅が広げられている。外部接続ドレイン端子ＤＴＭは上下方向にに配列され、ドレイン端子ＤＴＭは、図５に示すように端子群Ｔｄ（添字省略）を構成し基板ＳＵＢ１の切断線を越えて更に延長され、製造過程中は静電破壊防止のためその全てが互いに配線ＳＨｄ（図示せず）によって短絡される。検査端子ＴＳＴｄは図８に示すように一本置きの映像信号線ＤＬに形成される。
【００７７】
ドレイン接続端子ＤＴＭは透明導電層ｉ１で形成されており、保護膜ＰＳＶ１を除去した部分で映像信号線ＤＬと接続されている。この透明導電膜ｉ１はゲート端子ＧＴＭの時と同様に画素電極ＰＸと同一工程で形成された透明導電膜ＩＴＯを用いている。
マトリクス部からドレイン端子部ＤＴＭまでの引出配線は、映像信号線ＤＬと同じレベルの層ｄ３が構成されている。
【００７８】
《対向電極端子ＣＴＭ》
図９は対向電圧信号線ＣＬからその外部接続端子ＣＴＭまでの接続を示す図であり、図９Ａはその平面を示し、図９Ｂは図９ＡのＢ−Ｂ切断線における断面を示す。なお、同図は図５左上付近に対応する。
【００７９】
各対向電圧信号線ＣＬは共通バスラインＣＢ１で一纏めして対向電極端子ＣＴＭに引き出されている。共通バスラインＣＢは導電層ｇ３の上に導電層３を積層し、透明導電層ｉ１でそれらを電気的に接続した構造となっている。これは、共通バスラインＣＢの抵抗を低減し、対向電圧が外部回路から各対向電圧信号線ＣＬに十分に供給されるようにするためである。本構造では、特に新たに導電層を負荷することなく、共通バスラインの抵抗を下げられるのが特徴である。
【００８０】
対向電極端子ＣＴＭは、導電層ｇ３の上に透明導電層ｉ１が積層された構造になっている。この透明導電膜ｉ１は他の端子の時と同様に画素電極ＰＸと同一工程で形成された透明導電膜ＩＴＯを用いている。透明導電層ｉ１により、その表面を保護し、電食等を防ぐために耐久性のよい透明導電層ｉ１で、導電層ｇ３を覆っている。また透明導電層ｉ１と導電層ｇ３および導電層ｄ３との接続は保護膜ＰＳＶ１および絶縁膜ＧＩにうスルーホールを形成し導通を取っている。
【００８１】
一方、図１０は対向電圧信号線ＣＬのもう一方の端からその外部接続端子ＣＴＭ２までの接続を示す図であり、図１０Ａはその平面を示し、図１０Ｂは図１０ＡのＢ−Ｂ切断線における断面を示す。なお、同図は図５右上付近に対応する。ここで、共通バスラインＣＢ２では各対向電圧信号線ＣＬのもう一方の端（ゲート端子ＧＴＭ側）をで一纏めして対向電極端子ＣＴＭ２に引き出されている。共通バスラインＣＢ１と異なる点は、走査信号線ＧＬとは絶縁されるように、導電層ｄ３と透明導電層ｉ１で形成していることである。また、走査信号線ＧＬとの絶縁は絶縁膜ＧＩで行っている。
【００８２】
《表示装置全体等価回路》
表示マトリクス部の等価回路とその周辺回路の結線図を図１１に示す。同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。ＡＲは複数の画素を二次元状に配列したマトリクス・アレイである。
図中、Ｘは映像信号線ＤＬを意味し、添字Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応して付加されている。Ｙは走査信号線ＧＬを意味し、添字１、２、３、…、endは走査タイミングの順序に従って付加されている。
走査信号線Ｙ（添字省略）は垂直走査回路Ｖに接続されており、映像信号線Ｘ（添字省略）は映像信号駆動回路Ｈに接続されている。
ＳＵＰは１つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路やホスト（上位演算処理装置）からのＣＲＴ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情報に交換する回路を含む回路である。
【００８３】
《駆動方法》
図１２に本実施例の液晶表示装置の駆動波形を示す。対向電圧Vchは一定電圧とする。走査信号Ｖgは１走査期間ごとに、オンレベルをとり、その他はオフレベルをとる。映像信号電圧は、液晶層に印加したい電圧の２倍の振幅で正極と負極を１フレーム毎に反転して１つの画素に伝えるように印加する。ここで、映像信号電圧Ｖｄは１列毎に極性を反転し、１行毎にも極性を反転する。これにより、極性が反転した画素が上下左右にとなりあう構成となり、フリッカ、クロストーク（左右方向のスミア）を発生しにくくすることができる。また、対向電圧Ｖｃは映像信号電圧の極性反転のセンター電圧から、一定量さげた電圧に設定する。これは、薄膜トランジスタ素子がオンからオフに変わるときに発生するフィードスルー電圧を補正するものであり、液晶に直流成分の少ない交流電圧を印加するために行う（液晶は直流が印加されると、残像、劣化等が激しくなるため）。
【００８４】
《蓄積容量Ｃstgの働き》
蓄積容量Ｃstgは、画素に書き込まれた（薄膜トランジスタＴＦＴがオフした後の）映像情報を、長く蓄積するために設ける。本発明で用いている電界を基板面と平行に印加する方式では、電界を基板面に垂直に印加する方式と異なり、画素電極と対向電極で構成される容量（いわゆる液晶容量）がほとんど無いため、蓄積容量Ｃstgが映像情報を画素に蓄積することができない。したがって、電界を基板面と平行に印加する方式では、蓄積容量Ｃstgは必須の構成要素である。
また、蓄積容量Ｃstgは、薄膜トランジスタＴＦＴがスイッチングするとき、画素電極電位Ｖsに対するゲート電位変化ΔＶgの影響を低減するようにも働く。この様子を式で表すと、次のようになる。
ΔＶs＝{Ｃgs/(Ｃgs+Ｃstg+Ｃpix)}×ΔＶg
ここで、Ｃgsは薄膜トランジスタＴＦＴのゲート電極ＧＴとソース電極ＳＤ１との間に形成される寄生容量、Ｃpixは画素電極ＰＸと対向電極ＣＴとの間に形成される容量、ΔＶsはΔＶgによる画素電極電位の変化分いわゆるフィードスルー電圧を表わす。この変化分ΔＶsは液晶ＬＣに加わる直流成分の原因となるが、保持容量Ｃstgを大きくすればする程、その値を小さくすることができる。液晶ＬＣに印加される直流成分の低減は、液晶ＬＣの寿命を向上し、液晶表示画面の切り替え時に前の画像が残るいわゆる焼き付きを低減することができる。
前述したように、ゲート電極ＧＴはｉ型半導体層ＡＳを完全に覆うよう大きくされている分、ソース電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面積が増え、従って寄生容量Ｃgsが大きくなり、画素電極電位Ｖsはゲート（走査）信号Ｖgの影響を受け易くなるという逆効果が生じる。しかし、蓄積容量Ｃstgを設けることによりこのデメリットも解消することができる。
【００８５】
《製造方法》
つぎに、上述した液晶表示装置の基板ＳＵＢ１側の製造方法について図１３〜図１５を参照して説明する。なお同図において、中央の文字は工程名の略称であり、左側は図３に示す薄膜トランジスタＴＦＴ部分、右側は図７に示すゲート端子付近の断面形状でみた加工の流れを示す。工程Ｂ、工程Ｄを除き工程Ａ〜工程Ｇは各写真処理に対応して区分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりフォトレジストを除去した段階を示している。なお、写真処理とは本説明ではフォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って、説明する。
【００８６】
工程Ａ、図１３
ＡＮ６３５ガラス（商品名）からなる下部透明ガラス基板ＳＵＢ１上に膜厚が２０００ÅのＣｒ−Ｍｏ等からなる導電膜ｇ３をスパッタリングにより設ける。写真処理後、硝酸第２セリウムアンモンで導電膜ｇ３を選択的にエッチングする。それによって、ゲート電極ＧＴ、走査信号線ＧＬ、対向電圧信号線ＣＬ、ゲート端子ＧＴＭ、共通バスラインＣＢ１の第１導電層、対向電極端子ＣＴM１の第１導電層、ゲート端子ＧＴＭを接続するバスラインＳＨｇ（図示せず）を形成する。
【００８７】
工程Ｂ、図１３
プラズマＣＶＤ装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が３５００Åの窒化Ｓｉ膜を設け、プラズマＣＶＤ装置にシランガス、水素ガスを導入して、膜厚が１２００Åのｉ型非晶質Ｓｉ膜を設けたのち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設ける。
【００８８】
工程Ｃ、図１３
写真処理後、ドライエッチングガスとしてＳＦ6、ＣＣｌ4を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜を選択的にエッチングすることにより、ｉ型半導体層ＡＳの島を形成する。
【００８９】
工程Ｄ、図１４
膜厚が３００ÅのＣｒからなる導電膜ｄ３をスパッタリングにより設ける。写真処理後、導電膜ｄ３を工程Ａと同様な液でエッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ドレイン電極ＳＤ２、共通バスラインＣＢ２の第１導電層,およびドレイン端子ＤＴＭを短絡するバスラインＳＨｄ（図示せず）を形成する。つぎに、ドライエッチング装置にＣＣｌ4、ＳＦ6を導入して、Ｎ(＋)型非晶質Ｓｉ膜をエッチングすることにより、ソースとドレイン間のＮ(＋)型半導体層ｄ０を選択的に除去する。導電膜ｄ３をマスクパターンでパターニングした後、導電膜ｄ３をマスクとして、Ｎ(＋)型半導体層ｄ０が除去される。つまり、ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０は導電膜ｄ１、導電膜ｄ２以外の部分がセルフアラインで除去される。このとき、Ｎ(＋)型半導体層ｄ０はその厚さ分は全て除去されるようエッチングされるので、ｉ型半導体層ＡＳも若干その表面部分がエッチングされるが、その程度はエッチング時間で制御すればよい。
【００９０】
工程Ｅ、図１４
プラズマＣＶＤ装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が０.３μｍの窒化Ｓｉ膜を設ける。写真処理後、ドライエッチングガスとしてＳＦ6を使用して窒化Ｓｉ膜を選択的にエッチングすることによって、保護膜ＰＳＶ１をパターニングする。
【００９１】
工程Ｆ、図１５
感光性のある有機膜ＰＳＶ２を塗布後、ホトマスクで感光し、パターニングする。それをマスクとして絶縁膜ＧＩを工程Ｅと同様な方法でドライエッチングする。したがって、有機膜ＰＳＶ２と絶縁膜ＧＩは同一ホトマスクでパターニングされ、一括で加工される。
【００９２】
工程Ｇ、図１５
膜厚が１４００ÅのＩＴＯ膜からなる透明導電膜ｉ１をスパッタリングにより設ける。写真処理後、エッチング液として塩酸と硝酸との混酸液で透明導電膜ｉ１を選択的にエッチングすることにより、ゲート端子ＧＴＭの最上層、ドレイン端子ＤＴＭおよび対向電極端子ＣＴＭ１およびＣＴＭ２の第２導電層を形成する。
【００９３】
《表示パネルＰＮＬと駆動回路基板ＰＣＢ１》
図１６は、図５等に示した表示パネルＰＮＬに映像信号駆動回路Ｈと垂直走査回路Ｖを接続した状態を示す上面図である。
ＣＨＩは表示パネルＰＮＬを駆動させる駆動ＩＣチップ（下側の５個は垂直走査回路側の駆動ＩＣチップ、左の１０個ずつは映像信号駆動回路側の駆動ＩＣチップ）である。ＴＣＰは図１３、図１４で後述するように駆動用ＩＣチップＣＨＩがテープ・オートメイティド・ボンディング法（ＴＡＢ）により実装されたテープキャリアパッケージ、ＰＣＢ１は上記ＴＣＰやコンデンサ等が実装された駆動回路基板で、映像信号駆動回路用と走査信号駆動回路用の２つに分割されている。ＦＧＰはフレームグランドパッドであり、シールドケースＳＨＤに切り込んで設けられたバネ状の破片が半田付けされる。ＦＣは下側の駆動回路基板ＰＣＢ１と左側の駆動回路基板ＰＣＢ１を電気的に接続するフラットケーブルである。フラットケーブルＦＣとしては図に示すように、複数のリード線（りん青銅の素材にＳｎ鍍金を施したもの）をストライプ状のポリエチレン層とポリビニルアルコール層とでサンドイッチして支持したものを使用する。
【００９４】
《ＴＣＰの接続構造》
図１７は走査信号駆動回路Ｖや映像信号駆動回路Ｈを構成する、集積回路チップＣＨＩがフレキシブル配線基板に搭載されたテープキャリアパッケージＴＣＰの断面構造を示す図であり、図１８はそれを液晶表示パネルの、本例では走査信号回路用端子GＴＭに接続した状態を示す要部断面図である。
【００９５】
同図において、ＴＴＢは集積回路ＣＨＩの入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの出力端子・配線部であり、例えばＣｕから成り、それぞれの内側の先端部（通称インナーリード）には集積回路ＣＨＩのボンディングパッドＰＡＤがいわゆるフェースダウンボンディング法により接続される。端子ＴＴＢ、ＴＴＭの外側の先端部（通称アウターリード）はそれぞれ半導体集積回路チップＣＨＩの入力及び出力に対応し、半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回路ＳＵＰに、異方性導電膜ＡＣＦによって液晶表示パネルＰＮＬに接続される。パッケージＴＣＰは、その先端部がパネルＰＮＬ側の接続端子GＴＭを露出した保護膜ＰＳＶ１を覆うようにパネルに接続されており、従って、外部接続端子GＴＭ（DＴＭ）は保護膜ＰＳＶ１かパッケージＴＣＰの少なくとも一方で覆われるので電触に対して強くなる。
【００９６】
ＢＦ１はポリイミド等からなるベースフィルムであり、ＳＲＳは半田付けの際半田が余計なところへつかないようにマスクするためのソルダレジスト膜である。シールパターンＳＬの外側の上下ガラス基板の隙間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコーン樹脂ＳＩＬが充填され保護が多重化されている。
【００９７】
《駆動回路基板ＰＣＢ２》
駆動回路基板ＰＣＢ２は、ＩＣ、コンデンサ、抵抗等の電子部品が搭載されている。この駆動回路基板ＰＣＢ２には、１つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路や、ホスト（上位演算処理装置）からのＣＲＴ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情報に変換する回路を含む回路ＳＵＰが搭載されている。ＣＪは外部と接続される図示しないコネクタが接続されるコネクタ接続部である。
駆動回路基板ＰＣＢ１と駆動回路基板ＰＣＢ２とはフラットケーブルＦＣにより電気的に接続されている。
【００９８】
《液晶表示モジュールの全体構成》
図１９は、液晶表示モジュールＭＤＬの各構成部品を示す分解斜視図である。
ＳＨＤは金属板から成る枠状のシールドケース（メタルフレーム）、ＬＣＷその表示窓、ＰＮＬは液晶表示パネル、ＳＰＢは光拡散板、ＬＣＢは導光体、ＲＭは反射板、ＢＬはバックライト蛍光管、ＬＣＡはバックライトケースであり、図に示すような上下の配置関係で各部材が積み重ねられてモジュールＭＤＬが組み立てられる。
モジュールＭＤＬは、シールドケースＳＨＤに設けられた爪とフックによって全体が固定されるようになっている。
バックライトケースＬＣＡはバックライト蛍光管ＢＬ、光拡散板ＳＰＢ光拡散板、導光体ＬＣＢ、反射板ＲＭを収納する形状になっており、導光体ＬＣＢの側面に配置されたバックライト蛍光管ＢＬの光を、導光体ＬＣＢ、反射板ＲＭ、光拡散板ＳＰＢにより表示面で一様なバックライトにし、液晶表示パネルＰＮＬ 側に出射する。
バックライト蛍光管ＢＬにはインバータ回路基板ＰＣＢ３が接続されており、バックライト蛍光管ＢＬの電源となっている。このように構成した液晶表示素子の効果は、以下の３つの作用から発生する。
【００９９】
＜作用１＞
一方の透明基板側に形成されている映像信号線に対して、平面的に見て完全に重畳させた状態で基準電極が有機絶縁膜上に形成されていることにより、映像信号線から発生する不要な電気力線のほとんど全てが、基準電極に終端する。したがって、横電界を用いる本発明の表示方式のような表示方式において特有の漏洩電界によるクロストークが解消される。これにより、従来、クロストークを低減するために、映像信号線の両脇、または対向基板上に配置していたシールド電極より、漏洩電界を完全にシールドできるため、画素の水平方向を表示用電極と基準電極および開口部で占有できる。また、映像信号線と基準電極間の隙間を隠す必要もなくなるため、垂直方向の遮光膜（ブラックマトリクス）もなくなる。これにより、横電界を用いる表示方式の最大の欠点である低開口率を抜本的に改善することができ、５０％を越える開口率を実現できる。すなわち、本発明では高開口率と低スミアの両立が可能となる。
【０１００】
＜作用２＞
有機絶縁膜は、無機絶縁膜と比較して、その比誘電率が約半分（比誘電率εｒが３程度）である。また、有機膜は無機膜と比較して厚みを厚くすることが容易であるので、映像信号線と基準電極間の距離が広がる。これ映像信号線に基準電極を完全に覆い被せても、映像信号線と基準電極間に形成される容量はかなり小さくできる。したがって、映像信号線から見たときの負荷が軽くなるため、映像信号の配線伝搬遅延が小さくなり、信号電圧が十分に表示電極に充電でき、かつ、映像信号線を駆動するための駆動回路の縮小ができるようになる。
【０１０１】
＜作用３＞
有機膜は、平坦性が非常に良いので、有機膜を能動素子を形成する基板の最上層に塗布することにより有機膜を能動素子を形成する基板の平坦度を向上することができる。これにより、基板間のギャップのばらつきによる輝度（透過率）−電圧特性のばらつきをなくすことができ、輝度の均一性を向上することできる。
以上説明したことから明らかなように、本実施例の液晶表示装置では、横電界方式を用いた超広視野角の液晶表示装置において本質的な問題で有るいわゆる縦スミアを抑制することが、消費電力の低減、周辺回路規模の縮小と同時に図ることができる。さらに、輝度の均一性を改善することができる。
【実施例２】
【０１０２】
本実施例は下記の要件を除けば、実施例１と同一である。図２０に画素の平面図、図２１に櫛歯電極部の断面図を示す。
【０１０３】
《画素電極ＰＸ》
本実施例では、画素電極ＰＸはソース電極ＳＤ１、ドレイン電極ＳＤ２と同層の導電膜ｄ３で構成されている。また、画素電極ＰＸはソース電極ＳＤ１と一体に形成されている。
本実施例では、実施例１の効果に加え、透過率は犠牲になるが、画素電極ＰＸとのコンタクト不良が回避できる。また、画素電極ＰＸが絶縁膜（保護膜ＰＳＶ１）で覆われているため、配向膜欠陥があった場合に液晶を直流電流が流れる可能性減り、液晶劣化等がなくなり、実施例１と比較しさらに信頼性が向上する。
【実施例３】
【０１０４】
本実施例は下記の要件を除けば、実施例１と同一である。図２２に本実施例の画素の断面図を示す。
《保護膜ＰＳＶ１、有機保護膜ＰＳＶ２》
本実施例では、保護膜ＰＳＶ１、有機膜ＰＳＶ２は、外部接続端子ＤＴＭ、ＧＴＭを露出するよう保護膜ＰＳＶ１、有機膜ＰＳＶ２を一括で除去する。したがって、実施例１と異なり、画素のほとんどの部分に保護膜ＰＳＶ１が形成される。また、画素部では、対向電圧信号線ＣＬと後述の対向電極ＣＴとの電気的接続、および、ソース電極ＳＤ２と画素電極ＰＸとの電気的接続のための、スルーホールＴＨ２およびＴＨ１では、スルーホールＴＨ２は、有機膜ＰＳＶ２、保護膜ＰＳＶ１および絶縁膜ＧＩが一括で加工され、ｇ３層までの孔があき、スルーホールＴＨ１では有機膜ＰＳＶ２および保護膜ＰＳＶ１が一括で加工され、ｄ3でブロッキングされるのでｄ3層までの孔があく。
【０１０５】
本実施例では、有機膜ＰＳＶ２はレジスト材が用いられているので、まず、ホトリソグラフィーで、レジスト材を感光し、スルーホール部分のレジスト材を取り除き、レジスト材のパターンを形成する。このレジスト材のパターンをマスクとして、保護膜ＰＳＶ１及び絶縁膜ＧＩを一括にエッチングして保護膜ＰＳＶ１及び絶縁膜ＧＩのパターンを形成する。この工程は実施例１のＴＦＴを形成するために用いているものと同じである。ここで、通常はこのレジスト材を除去してしまうのであるが、本発明では、このレジスト材をそのまま残し、有機保護膜ＰＳＶ２として使用する。
【０１０６】
さらに、本実施例では保護膜ＰＳＶ１を０．１μｍと極薄にすることで、保護膜ＰＳＶ１のエッチング時間が長くなることを抑え、スループットを向上している。保護膜ＰＳＶ１は、薄膜トランジスタ素子ＴＦＴのバックチャネル部の保護すなわち薄膜トランジスタのしきい値電圧Ｖｔｈを安定にするためであり、０.０５から０.３μｍ程度で十分である。
【０１０７】
これにより、実施例１では、有機保護膜ＰＳＶ２、保護膜ＰＳＶ１及び絶縁膜ＧＩをそれぞれ、個別のホトマスクを用いて個別のホトリソグラフィー工程で作製していたが、本実施れでは、それらが１つのマスクにより一括で加工できるので、実施例１に比べてＴＦＴ基板を作製するためのスループットが大幅に向上し、その結果、量産性が大幅に向上する。
また、有機保護膜ＰＳＶ２と絶縁膜ＧＩを一括で加工する場合や、有機保護膜ＰＳＶ２と保護膜ＰＳＶ１を一括で加工する場合も本実施例と同じように行うことができ、本発明の範疇に含まれる。
したがって、本実施例では、実施例１の効果に加えて、量産性が大幅に向上する。
【実施例４】
【０１０８】
本実施例は、以下を除き、実施例１と同様である。
【０１０９】
《マトリクス部（画素部）の平面構成》
図２３は本実施例のアクティブ・マトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図である。
【０１１０】
《遮光膜ＢＭ》
本実施例では、画素パターンの水平方向のみにストライプ状の遮光膜ＢＭを形成する。これにより、カラーフィルタ基板とＴＦＴ基板の合わせズレによる開口率の低下が解消される。画素パターンの垂直方向の遮光膜のパターンが水平方向にずれた場合、大幅に開口率を低下させる。本実施例では、垂直方向の遮光膜のパターンをなくすことにより、このたとえこの合わせズレが起きた場合でも、開口率はほとんど変わらなくした。これは、対向電極ＣＴを完全に映像信号線ＤＬに覆い被せることにより、液晶層から見たとき、画素の水平方向には、画素電極と対向電極の繰り返しのパターン以外はなにも存在しないために、可能になる。
【０１１１】
よって、本実施例では、水平方向のみにストライプ状の遮光膜ＢＭにより、ＴＦＴ上の遮光と、対向電極と走査信号線の間の光漏れ部だけ遮光するだけでよい。
したがって、本実施例では、実施例１の効果に加え、さらに、大幅に開口率を向上し、輝度向上することができる。
【実施例５】
【０１１２】
本実施例は下記の要件を除けば、実施例２と同一である。図２４に画素の平面図、図２５に櫛歯電極部の断面図を示す。
【０１１３】
《対向電極ＣＴ》
本実施例では、対向電極ＣＴは、走差信号線ＧＬ、ゲート電極ＧＴ、対向電極信号線ＣＬと同層の導電膜ｇ３で構成されている対向電極信号線ＣＬから突起した部分と、実施例２と同様に保護膜ＰＳＶ２上に導電膜ｉ１で構成した部分がある。  また、導電膜ｇ３で構成されている対向電極信号線ＣＬから突起した部分と保護膜ＰＳＶ２上に導電膜ｉ１で構成した部分はにスルーホールを開けて電気的に接続しており、映像信号線を包込むように構成している。
【０１１４】
これにより、本実施例では、実施例１および実施例２より更に横電界方式特有の漏洩電界を低減することができ、クロストークが解消される。
【０１１５】
以上説明したことから明らかなように、本実施例の液晶表示装置では、横電界方式を用いた超広視野角の液晶表示装置において本質的な問題で有るいわゆる縦スミアを抑制することが、輝度向上、消費電力の低減、周辺回路規模の縮小および輝度の均一性向上と同時に図ることができる。
【図面の簡単な説明】
【０１１６】
【図１】本発明の実施例１のアクティブ・マトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。
【図２】図１の６−６切断線における画素の断面図である。
【図３】図１の７−７切断線における薄膜トランジスタ素子ＴＦＴの断面図である。
【図４】図１の８−８切断線における蓄積容量Ｃstgの断面図である。
【図５】表示パネルのマトリクス周辺部の構成を説明するための平面図である。
【図６】左側に走査信号端子、右側に外部接続端子の無いパネル縁部分を示す断面図である。
【図７】ゲート端子ＧＴＭとゲート配線ＧＬの接続部近辺を示す平面と断面の図である。
【図８】ドレイン端子ＤＴＭと映像信号線ＤＬとの接続部付近を示す平面と断面の図である。
【図９】共通電極端子ＣＴＭ１、共通バスラインＣＢ１および共通電圧信号線ＣＬの接続部付近を示す平面と断面の図である。
【図１０】共通電極端子ＣＴＭ２、共通バスラインＣＢ２および共通電圧信号線ＣＬの接続部付近を示す平面と断面の図である。
【図１１】本発明のアクティブ・マトリクス型カラー液晶表示装置のマトリクス部とその周辺を含む回路図である。
【図１２】本発明のアクティブ・マトリクス型カラー液晶表示装置の実施例１の駆動波形を示す図である。
【図１３】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。
【図１４】基板ＳＵＢ１側の工程Ｄ〜Ｅの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。
【図１５】基板ＳＵＢ１側の工程Ｆ〜Ｇの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。
【図１６】液晶表示パネルに周辺の駆動回路を実装した状態を示す上面図である。
【図１７】駆動回路を構成する集積回路チップＣＨＩがフレキシブル配線基板に搭載されたテープキャリアパッケージＴＣＰの断面構造を示す図である。
【図１８】テープキャリアパッケージＴＣＰを液晶表示パネルＰＮＬの走査信号回路用端子ＧＴＭに接続した状態を示す要部断面図である。
【図１９】液晶表示モジュールの分解斜視図である。
【図２０】本発明の実施例２のアクティブ・マトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。
【図２１】本発明の実施例２のアクティブ・マトリクス型カラー液晶表示装置の櫛歯電極部の断面図である。
【図２２】本発明の実施例３のアクティブ・マトリクス型カラー液晶表示装置の櫛歯電極部の断面図である。
【図２３】本発明の実施例４のアクティブ・マトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。
【図２４】本発明の実施例５のアクティブ・マトリクス型カラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。
【図２５】本発明の実施例５のアクティブ・マトリクス型カラー液晶表示装置の櫛歯電極部の断面図である。
【符号の説明】
【０１１７】
ＰＳＶ１……保護膜
【図１】
2005134935.tif 000003
【図２】
2005134935.tif 000004
【図３】
2005134935.tif 000005
【図４】
2005134935.tif 000006
【図５】
2005134935.tif 000007
【図６】
2005134935.tif 000008
【図７】
2005134935.tif 000009
【図８】
2005134935.tif 000010
【図９】
2005134935.tif 000011
【図１０】
2005134935.tif 000012
【図１１】
2005134935.tif 000013
【図１２】
2005134935.tif 000014
【図１３】
2005134935.tif 000015
【図１４】
2005134935.tif 000016
【図１５】
2005134935.tif 000017
【図１６】
2005134935.tif 000018
【図１７】
2005134935.tif 000019
【図１８】
2005134935.tif 000020
【図１９】
2005134935.tif 000021
【図２０】
2005134935.tif 000022
【図２１】
2005134935.tif 000023
【図２２】
2005134935.tif 000024
【図２３】
2005134935.tif 000025
【図２４】
2005134935.tif 000026
【図２５】
2005134935.tif 000027