(57)【要約】【課題】赤外線の検出感度を向上させる。【解決手段】本発明に係る熱型赤外線撮像素子は、画素を選択するためのアドレス線１が形成された第１の基板２と、この第１の基板２上に離間して形成されて入射赤外線を熱に変換する感熱部３と、感熱部３を第１の基板２から離間して支持する少なくとも１本の支持脚４と、第１の基板２に対向配置されて赤外線を感熱部３に導くＶ字溝５が画素ピッチで複数形成されたマイクロプリズムアレイ（第２の基板）６とを備えている。第２の基板６にＶ字溝からなるマイクロプリズムを形成し、このＶ字溝に第１の基板２の凸部が自己整合的に噛み合うようにしたため、感熱部３とマイクロプリズムとの位置合わせを精度よく行うことができ、マイクロプリズムに入射した赤外線を漏れなく感熱部３に導くことができ、赤外線検出の感度が向上する。【選択図】  図１
2005024342.tif 000002
【特許請求の範囲】
【請求項１】
画素ピッチで複数形成された凸部を有する第１の基板と、
前記第１の基板の前記凸部間に前記第１の基板から離間して配置され、入射赤外線を熱に変換する感熱部と、
前記感熱部を前記第１の基板から離間して支持する少なくとも１本の支持脚と、
前記第１の基板に対向配置され、入射赤外線を屈折させて前記感熱部に集光させる傾斜面を有する溝からなるマイクロプリズムが画素ピッチで複数形成されたマイクロプリズムアレイを有する第２の基板と、を備え、
前記凸部のそれぞれが前記溝のそれぞれに噛み合わされてなることを特徴とする熱型赤外線撮像素子。
【請求項２】
前記溝はＶ字状に加工されていることを特徴とする請求項１に記載の熱型赤外線撮像素子。
【請求項３】
前記凸部に画素を選択するためのアドレス線が形成されていることを特徴とする請求項１または２に記載の熱型赤外線撮像素子。
【請求項４】
前記第２の基板の隣接する前記溝の間は平坦であり、前記溝の端部は前記感熱部の端部と面合わせされることを特徴とする請求項１〜３のいずれかに記載の熱型赤外線撮像素子。
【請求項５】
前記感熱部と前記第１の基板との間に形成される中空部と、前記感熱部と前記第２の基板との間に形成される中空部とは、所定の気圧以下に設定されることを特徴とする請求項１〜４のいずれかに記載の熱型赤外線撮像素子。
【請求項６】
画素を選択するためのアドレス線と、画素ピッチで複数形成された凸部と、前記凸部間に配置され入射赤外線を熱に変換する感熱部と、この感熱部を離間して支持する少なくとも１本の支持脚と、を有する第１の基板と、
入射赤外線を屈折させて前記感熱部に集光させる傾斜面を有する溝が前記感熱部と同じ間隔で複数形成されたマイクロプリズムアレイを有する第２の基板と、を備えた熱型赤外線撮像素子の製造方法であって、
前記第２の基板の前記溝を前記第１の基板の前記凸部に噛み合わせた状態で、前記溝と前記凸部とを真空中で接合し、
前記第２の基板の前記第１の基板と対向する面とは逆側の面を研磨することを特徴とする熱型赤外線撮像素子の製造方法。
【請求項７】
前記凸部と前記溝とを接合する前に、前記溝の傾斜面を不活性ガスで活性化するとともに、前記第１の基板の前記凸部周辺を不活性ガスで活性化することを特徴とする請求項６に記載の熱型赤外線撮像素子の製造方法。
【請求項８】
前記第２の基板の前記溝は、切削加工により形成されることを特徴とする請求項６または７に記載の熱型赤外線撮像素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、赤外線を熱に変換する感熱部を備えた熱型赤外線撮像素子に関する。
【０００２】
【従来の技術】
近年、冷却装置を必要としない熱型赤外線イメージセンサとして、マイクロマシニング技術を用いた酸化バナジウムのボロメータ型や、ＢＳＴ（Ｂａｒｉｕｍ−Ｓｔｒｏｎｔｉｕｍ−Ｔｉｔａｎｉｕｍ）の焦電型のセンサが製品化されている。これらの製品は、赤外線を吸収して温度を上昇させる感熱部と、この感熱部をシリコン基板と熱的に分離するための支持脚と、画素を選択するための水平アドレス線と、垂直信号線とで構成されている。
【０００３】
この種の熱型赤外線イメージセンサは、原理的に、被写体から放射される赤外線を感熱部で吸収し、その際、感熱部の温度上昇を抵抗変化や容量変化等で検知する。このため、感熱部を支持する支持脚は、断熱効果を高めるために断面積を小さくして長さを長くする構造になっている。支持脚は、主にシリコン酸化膜やシリコン窒化膜と電気信号を伝える配線で構成されているが、その熱抵抗値は空気の熱抵抗より約１桁大きい。したがって、空気による熱伝導を減少するため、撮像素子は真空パッケージに実装されている。
【０００４】
外部から入射する赤外線を熱に変換するには、できるだけ受光面積を大きくする必要がある。このため、支持脚やアドレス線上を覆うように傘のような構造体を作り受光面積を増やし、実質的な開口率を増やし入射赤外線による温度上昇を大きくする技術が提案されている（特許文献１参照）。
【０００５】
しかしながら、支持脚の熱抵抗が同じ場合、傘のような構造体を追加することにより、熱容量も増加するため、熱容量と熱抵抗の積で規定される熱時定数が増加し、高速応答性が悪化して残像が残ることが問題になっている。
【０００６】
このような問題を解決するために、可視光のイメージセンサでも採用されているようなマイクロレンズを配置して、熱時定数を増加させることなく、実質的な開口率を向上させて感度を良くする技術が開示されている（特許文献２，３，４参照）。
【０００７】
特に、特許文献２は、マイクロレンズを真空のためのシールとして使用することにより、撮像素子を真空パッケージ中に実装する必要がなくなることを開示している。
【０００８】
【特許文献１】
特開平１０−２０９４１８号公報
【特許文献２】
特開平７−３１８４１６号公報
【特許文献３】
特開平９−１１３３５２号公報
【特許文献４】
特開平２００２−２８０５３２号公報
【０００９】
【発明が解決しようとする課題】
特許文献２等に記載の赤外線イメージセンサでは、僅かの光も有効に感熱部に吸収させる必要性から、マイクロレンズと感熱部の光軸整合とマイクロレンズの薄層化が有効と考えられている。
【００１０】
ところが、貼り合わせの際、特殊なパターン合わせが必要なため、合わせ精度を１μｍ以下にすることは困難である。また、薄層化後に真空中で接合することが困難なため、薄層化せずに接合しなければならなく、感熱部での赤外線の収率は十分向上せず、十分な感度が得られなかった。
【００１１】
一方、特許文献４には、可視光イメージセンサを用いて、Ｖ溝加工したマイクロレンズで集光する技術が開示されている。この文献には、遮光板となる下部電極の形状が長方形に形成されているため、マイクロレンズも円形より長方形の方が集光効率が良い旨が記載されている。
【００１２】
特許文献４の可視光イメージセンサは、マイクロレンズとして使用する材料を素子チップに直接積層しているため、Ｖ溝の最深部と下地のシリコン酸化膜層あるいはシリコン窒化膜層までの最も薄い部分の厚さをほぼ０にすることができ、マイクロレンズの透過率を上げることができる。
【００１３】
しかしながら、特許文献４に開示された技術を熱型赤外線イメージセンサに適応しようとすると、特許文献４は、マイクロレンズと感熱部間の熱分離を十分に考慮していない。
【００１４】
本発明は、このような点に鑑みてなされたものであり、その目的は、赤外線の検出感度を向上できる熱型赤外線撮像素子及びその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
上述した課題を解決するために、本発明は、画素を選択するためのアドレス線と、画素ピッチで形成された凸部とを有する第１の基板と、前記第１の基板上に離間して配置され、入射赤外線を熱に変換する感熱部と、前記感熱部を前記第１の基板から離間して支持する少なくとも１本の支持脚と、前記第１の基板に対向配置され、入射赤外線を屈折させて前記感熱部に集光させる傾斜面を有する溝からなるマイクロプリズムが画素ピッチで複数形成されたマイクロプリズムアレイを有する第２の基板と、を備え、前記凹部が前記溝に噛み合わされて接合される。
【００１６】
前記第２の基板は、ゲルマニウム、シリコン、硫化亜鉛及びカルコゲナイドガラスの少なくとも一つの材料で形成される。
【００１７】
また、本発明は、画素を選択するためのアドレス線と、画素ピッチで複数形成された凸部と、前記凸部間に配置され入射赤外線を熱に変換する感熱部と、この感熱部を離間して支持する少なくとも１本の支持脚と、を有する第１の基板と、入射赤外線を屈折させて前記感熱部に集光させる傾斜面を有する溝が前記感熱部と同じ間隔で複数形成されたマイクロプリズムアレイを有する第２の基板と、を備えた熱型赤外線撮像素子の製造方法であって、前記第２の基板の前記溝を前記第１の基板の前記凸部に噛み合わせた状態で、前記溝と前記凸部とを真空中で接合し、前記第２の基板の前記第１の基板と対向する面とは逆側の面を研磨する。
【００１８】
前記凸部と前記溝とは、陽極接合法または表面活性化接合法で接合される。
【００１９】
【発明の実施の形態】
以下、本発明に係る熱型赤外線撮像素子及びその製造方法について、図面を参照しながら具体的に説明する。
【００２０】
図１は本発明に係る熱型赤外線撮像素子の断面構造の一例を示す断面図であり、１つの撮像素子分の断面構造を示している。１素子のサイズは約４０μｍ四方であり、図１の撮像素子が二次元に配列されて熱型赤外線撮像素子を構成している。
【００２１】
図１の撮像素子は、画素を選択するためのアドレス線１が形成された第１の基板２と、この第１の基板２上に離間して形成されて入射赤外線を熱に変換する感熱部３と、感熱部３を第１の基板２から離間して支持する少なくとも１本の支持脚４と、第１の基板２に対向配置されて赤外線を感熱部３に導くＶ字溝５が画素ピッチで複数形成されたマイクロプリズムアレイ（第２の基板）６とを備えている。
【００２２】
第１の基板２は、シリコン基板７をエッチング加工することにより形成され、画素ピッチで凸部８が形成され、凸部８の内部にアドレス線１が形成されている。第１の基板２の凸部８は、第２の基板６のＶ字溝に噛み合わされて接合される。
【００２３】
感熱部３と第１の基板２との間には中空部９が設けられ、感熱部３と第２の基板６との間にも中空部１０が設けられている。支持脚４と感熱部３との間の溝部１１、支持脚４と第１の基板２との間の溝部１２、及び中空部９，１０は、１Ｐａ以下の真空状態に維持される。
【００２４】
感熱部３は、入射した赤外線を吸収する不図示の赤外線吸収層と、吸収した赤外線による温度上昇を電気信号に変換する不図示のセンサとを有する。支持脚４は、感熱部３からの熱の逃げを最小限に抑えるために、断面積を小さくして長さを長くしている。
【００２５】
第２の基板６は、ゲルマニウム、シリコン、硫化亜鉛、カルコゲナイドガラスなどの８〜１２μｍの赤外線を透過する材料で形成され、画素ピッチで二次元方向に複数形成されたＶ字溝を有する。これらＶ字溝は、入射赤外線を屈折させて感熱部３に集光させるマイクロプリズム６として機能し、各Ｖ字溝には第１の基板２の凸部８が接合される。
【００２６】
このように、本実施形態では、第１の基板２の凸部８が自己整合的に第２の基板６のＶ字溝に噛み合うようにしており、第１及び第２の基板２，６の位置合わせを精度よく行うことができる。
【００２７】
第１及び第２の基板２，６を接合する手法は、真空中での陽極接合法や、表面をイオン照射により活性化した後に接合する表面活性化接合法などのように、接合後に脱ガスが少なく、処理温度も４００℃以下の手法が望ましい。
【００２８】
以上の手法により、第２の基板６と感熱部３との間の中空部の真空度が１Ｐａ以下になり、実効的な開口率も９０％になる。これにより、本発明者の実験によると、感熱部３の熱容量と支持脚４の熱抵抗の積で決まる熱時定数を従来と同じにして、６０フレーム／秒の撮影で残像が観測されないようにした状態で、従来は５０％しかなかった開口率が８割程度向上し、感度も８割程度向上した。
【００２９】
図２〜図１６は第１の基板２の製造工程を説明する工程図である。まず、図２に示すように、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板２１を用意する。このＳＯＩ基板２１は、厚さ０．７ｍｍの単結晶シリコン基板２２上に、厚さ０．２μｍの埋め込み酸化膜層と呼ばれるシリコン酸化膜２３を配置し、その上面に厚さ０．２μｍの単結晶ｐ型シリコン薄膜層２４を順次積層したものである。
【００３０】
次に、図３に示すように、ＳＯＩ基板２１に、シリコン酸化膜２３を埋め込んで素子分離領域２５を形成する。次に、図４に示すように、ＮＭＯＳトランジスタの形成箇所２６をレジストマスク２７で覆った状態で、ＰＭＯＳトランジスタの形成箇所２８にリンイオンを注入してｎ型領域を形成する。
【００３１】
次に、図５に示すように、ＮＭＯＳ及びＰＭＯＳトランジスタの形成箇所２６，２８と支持脚４の形成箇所に、熱酸化によりゲート酸化膜２９を形成し、このゲート酸化膜の上面に、多結晶シリコンによりゲート電極３０を形成する。
【００３２】
次に、図６に示すように、ＮＭＯＳトランジスタの形成箇所２６以外をレジストマスク３１で覆って、リンイオンを注入して、ＮＭＯＳトランジスタのソース及びドレイン領域３２，３３を形成し、図７に示すように、ＰＭＯＳトランジスタの形成箇所２８以外をレジストマスク３４で覆って、ホウ素イオンを注入して、ＰＭＯＳトランジスタのソース及びドレイン領域３５，３６を形成する。
【００３３】
次に、図８に示すように、感熱部３の一部を構成するｐｎ接合ダイオードのｎ＋領域３７を砒素イオンの注入により形成し、図９に示すように、ｐ＋領域３８をホウ素イオンの注入により形成する。
【００３４】
次に、図１０に示すように、基板上面に層間膜３９を形成した後、トランジスタやダイオードの電極配線のために、タングステンなどでコンタクト４０を形成する。
【００３５】
次に、図１１に示すように、コンタクトの上面にアルミニウムの配線層４１を形成した後、基板上面に層間膜４２を形成する。次に、図１２に示すように、層間膜４２に、配線層４１につながるコンタクト４３を形成し、図１３に示すように、コンタクト４３の上面に２層目のアルミニウムの配線層４４を形成し、その上面に層間膜４５を形成する。
【００３６】
これにより、ＮＭＯＳ及びＰＭＯＳトランジスタを組み合わせて、二次元方向の選択回路とそれによってアドレスされたダイオードに一定電流を流し、ダイオードの温度に伴って生じる信号を増幅する信号増幅回路と出力回路を形成する。
【００３７】
次に、図１４に示すように、二次元状に配置されているセンサを周囲の基板と熱的に分離するために、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）等により、単結晶シリコン基板２２に到達するまで、垂直なエッチングホール４６を形成する。
【００３８】
次に、図１５に示すように、感熱部３と支持脚４の形成箇所を、表面から均一に約１μｍだけエッチングして凹部４７を形成する。
【００３９】
次に、図１６に示すように、エッチングホール４６を介して、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌ  ａｍｍｏｎｉｕｍ  ｈｙｄｒｏｘｉｄｅ：水酸化テトラメチルアンモニウム）等で単結晶シリコン基板２２に空洞部分４８を形成する。
【００４０】
以上の工程により、図１の第１の基板２が形成される。なお、図１６のＮＭＯＳトランジスタ４９とＰＭＯＳトランジスタ５０は、図１７に示すように、第１の基板２の端部に形成されるＣＭＯＳからなる周辺回路５１を示しており、アドレス線の制御や感熱部から出力される電気信号の増幅などを行う。
【００４１】
図１８は感熱部３に対向配置される第２の基板６の一部を拡大して示した図である。図示のように、Ｖ字溝５の端部が感熱部３の端部と上下方向に面になるように配置される。これにより、Ｖ字溝５で屈折した赤外線が感熱部３に入射されるようになる。
【００４２】
図１９〜図２３は第２の基板６の製造工程を示す工程図である。まず、図１９に示すように、厚さ２００μｍのゲルマニウムの基板６１を用意する。次に、図２０に示すように、Ｖ字溝加工用のブレード６２を回転させながら、深さ２μｍ、幅１０μｍ、ピッチ４０μｍのＶ字溝５のマイクロプリズムを二次元方向に順次形成する。すなわち、切削加工によりＶ字溝５を形成して第２の基板６（マイクロプリズム）を形成する。
【００４３】
次に、図２１に示すように、完成した第２の基板６を上下反転させて、Ｖ溝斜面に真空中でアルゴンイオンを照射して活性化する。
【００４４】
同様に、図２〜図１６の製法で製造した第１の基板２の表面にも、真空中でアルゴンイオンを照射し、図２２に示すように、室温でマイクロプリズムアレイ６を自己整合的に接合させて、約２時間真空中で放置する。
【００４５】
次に、図２３に示すように、真空容器から取り出した熱型赤外線撮像素子の第２の基板６をＣＭＰ（化学機械研磨）により約２０μｍまで薄膜化して、熱型赤外線撮像素子が完成する。
【００４６】
このように、本実施形態では、第２の基板６にＶ字溝からなるマイクロプリズムを形成し、このＶ字溝に第１の基板２の凹部が自己整合的に噛み合うようにしたため、感熱部３とマイクロプリズムとの位置合わせを精度よく行うことができ、マイクロプリズムに入射した赤外線を漏れなく感熱部３に導くことができ、赤外線検出の感度が向上する。
【００４７】
上述した実施形態では、Ｖ字溝４からなるマイクロプリズムを第１の基板２上に形成する例を説明したが、溝の形状は必ずしもＶ字状でなくてもよい。第１の基板２の凸部８が溝に噛み合わされて自己整合的に位置合わせを行え、かつ入射赤外線を屈折させて感熱部３に導くための傾斜面を備えていればよく、例えば台形でもよい。
【００４８】
【発明の効果】
以上詳細に説明したように、本発明によれば、第１の基板の凸部が第２の基板の溝に噛み合わされて接合されるため、感熱部とマイクロプリズムとの位置合わせを精度よく行うことができ、感熱部の赤外線検出感度が向上する。
【図面の簡単な説明】
【図１】本発明に係る熱型赤外線撮像素子の断面構造の一例を示す断面図。
【図２】第１の基板２の製造工程を説明する工程図。
【図３】図２に続く工程図。
【図４】図３に続く工程図。
【図５】図４に続く工程図。
【図６】図５に続く工程図。
【図７】図６に続く工程図。
【図８】図７に続く工程図。
【図９】図８に続く工程図。
【図１０】図９に続く工程図。
【図１１】図１０に続く工程図。
【図１２】図１１に続く工程図。
【図１３】図１２に続く工程図。
【図１４】図１３に続く工程図。
【図１５】図１４に続く工程図。
【図１６】図１５に続く工程図。
【図１７】第１の基板の端部に形成される周辺回路を示す図。
【図１８】感熱部に対向配置される第２の基板の一部を拡大して示した図。
【図１９】第２の基板の製造工程を示す工程図。
【図２０】図１９に続く工程図。
【図２１】図２０に続く工程図。
【図２２】図２１に続く工程図。
【図２３】図２２に続く工程図。
【符号の説明】
１  アドレス線
２  第１の基板
３  感熱部
４  支持脚
５  Ｖ字溝
６  マイクロプリズムアレイ（第２の基板）
７  シリコン基板
８  凸部
９，１０  中空部
１１，１２  溝部
２１  ＳＯＩ基板
２２  単結晶シリコン基板
２３  シリコン酸化膜
２４  単結晶ｐ型シリコン薄膜層
２５  素子分離領域
２９  ゲート酸化膜
３０  ゲート電極
３９，４２  層間膜
４１，４４  配線層
４３  コンタクト
４７  凹部
【図１】
2005024342.tif 000003
【図２】
2005024342.tif 000004
【図３】
2005024342.tif 000005
【図４】
2005024342.tif 000006
【図５】
2005024342.tif 000007
【図６】
2005024342.tif 000008
【図７】
2005024342.tif 000009
【図８】
2005024342.tif 000010
【図９】
2005024342.tif 000011
【図１０】
2005024342.tif 000012
【図１１】
2005024342.tif 000013
【図１２】
2005024342.tif 000014
【図１３】
2005024342.tif 000015
【図１４】
2005024342.tif 000016
【図１５】
2005024342.tif 000017
【図１６】
2005024342.tif 000018
【図１７】
2005024342.tif 000019
【図１８】
2005024342.tif 000020
【図１９】
2005024342.tif 000021
【図２０】
2005024342.tif 000022
【図２１】
2005024342.tif 000023
【図２２】
2005024342.tif 000024
【図２３】
2005024342.tif 000025