(57)【要約】【課題】  低消費電力のマルチレイヤシステム及びマルチレイヤシステムにおけるクロック制御方法を提供すること。【解決手段】  本発明にかかるマルチレイヤシステムは、クロックジェネレータ４からクロック信号が常時供給されるＣＰＵ等の第１のマスタ１によって、他の第２のマスタ１を起動する場合の処理に特徴を有する。まず、第１のマスタ１は、第２のマスタ１と対応付けられたスレーブ３を介して当該第２のマスタ１を起動する起動信号を第２のマスタ１に出力する。第２のマスタ１は、起動信号に応じて起動を開始するとともに、第２のマスタ１へのクロック信号の供給を要求するクロック要求信号をクロックジェネレータ４に対して出力する。クロックジェネレータ４は、クロック要求信号に応じて第２のマスタ１へのクロック信号を供給する。【選択図】  図１
2005250650.tif 000002
【特許請求の範囲】
【請求項１】
複数のマスタと、複数のスレーブと、前記マスタと前記スレーブ間に設けられ複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、前記マスタ、前記スレーブ及び前記マルチレイヤスイッチに対してクロック信号を供給するクロックジェネレータを備えたマルチレイヤシステムであって、
前記複数のマスタは、前記クロックジェネレータからクロック信号が常時供給される第１のマスタと、クロック信号が必要な時に供給される第２のマスタとを有し、
前記第１のマスタによって第２のマスタを起動する場合は、前記第１のマスタは、前記第２のマスタと対応付けられたスレーブを介して当該第２のマスタを起動する起動信号を第２のマスタに出力し、
前記第２のマスタは、前記起動信号に応じて起動を開始するとともに、第２のマスタへのクロック信号の供給を要求するクロック要求信号を前記クロックジェネレータに対して出力し、
前記クロックジェネレータは、当該クロック要求信号に応じて第２のマスタへのクロック信号を供給するマルチレイヤシステム。
【請求項２】
前記第２のマスタと対応付けられたスレーブは、起動レジスタを備え、
前記第１のマスタは、前記起動レジスタに対して書き込みを行い、
前記スレーブは、前記起動レジスタへの書き込みに応じて第２のマスタを起動する起動信号を第２のマスタに出力することを特徴とする請求項１記載のマルチレイヤシステム。
【請求項３】
前記第２のマスタは、当該第２のマスタに動作が終了した場合に前記クロックジェネレータに対するクロック要求信号をオフ状態とし、
前記クロックジェネレータは、前記クロック要求信号のオフ状態を認識して、前記第２のマスタへのクロック信号の供給を停止することを特徴とする請求項１記載のマルチレイヤシステム。
【請求項４】
前記クロックジェネレータは、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブへのクロック信号の供給を開始することを特徴とする請求項１記載のマルチレイヤシステム。
【請求項５】
前記マルチレイヤスイッチは、前記マスタに対応したスイッチ内マスタ部と、前記スレーブに対応したスイッチ内スレーブ部とを備え、
前記クロックジェネレータは、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブに対応するスイッチ内スレーブ部へのクロック信号の供給を開始することを特徴とする請求項１記載のマルチレイヤシステム。
【請求項６】
複数のマスタと、複数のスレーブと、前記マスタと前記スレーブ間に設けられ複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、クロック信号を供給するクロックジェネレータを備えたマルチレイヤシステムにおけるクロック供給方法であって、
前記複数のマスタは、前記クロックジェネレータから常時クロック信号が供給される第１のマスタと、必要な時にクロック信号が供給される第２のマスタとを有し、
前記第１のマスタによって第２のマスタを起動する場合に、前記第１のマスタが、前記第２のマスタと対応付けられたスレーブを介して当該第２のマスタを起動する起動信号を第２のマスタに出力するステップと、
前記第２のマスタが、前記起動信号に応じて起動を開始するとともに、第２のマスタへのクロック信号の供給を要求するクロック要求信号を前記クロックジェネレータに対して出力するステップと、
前記クロックジェネレータが、当該クロック要求信号に応じて第２のマスタへのクロック信号を供給するステップとを備えたクロック供給方法。
【請求項７】
前記第２のマスタと対応付けられたスレーブは、起動レジスタを備え、
前記第１のマスタは、前記起動レジスタに対して書き込みを行い、
前記スレーブは、前記起動レジスタへの書き込みに応じて第２のマスタを起動する起動信号を第２のマスタに出力することを特徴とする請求項６記載のクロック供給方法。
【請求項８】
前記第２のマスタは、当該第２のマスタに動作が終了した場合に前記クロックジェネレータに対するクロック要求信号をオフ状態とし、
前記クロックジェネレータは、前記クロック要求信号のオフ状態を認識して、前記第２のマスタへのクロック信号の供給を停止することを特徴とする請求項６記載のクロック供給方法。
【請求項９】
前記クロックジェネレータは、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブへのクロック信号の供給を開始することを特徴とする請求項６記載のクロック供給方法。
【請求項１０】
前記マルチレイヤスイッチは、前記スレーブに対応したスイッチ内スレーブ部とを備え、
前記クロックジェネレータは、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブに対応するスイッチ内スレーブ部へのクロック信号の供給を開始することを特徴とする請求項６記載のクロック供給方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のマスタから出される命令の同時処理を可能にするマルチレイヤスイッチを含むマルチレイヤシステム及びマルチレイヤシステムにおけるクロック制御方法に関する。
【背景技術】
【０００２】
近年、携帯電話機においては、本来の電話機能のみならず、インターネット接続機能やカメラ機能も備えており、多機能化が進んでいる。また、携帯電話機においては、小型化、軽量化、低消費電力化の観点から、複数の機能を１チップ上で実現するＳｏＣ（システム  オン  チップ）技術が開発されている。
【０００３】
他方、かかる携帯電話機では、高速に各種の処理を同時に行う必要がある。そのため、複数のスレーブに対して同時にアクセス可能なマルチレイヤスイッチが提案されている。
【０００４】
このマルチレイヤスイッチを用いると、例えば、カメラで撮影した画像データを所定のメモリ領域に書き込む処理と、メモリに格納された画像データを読み出してディスプレイに表示する処理とを同時に行なうことができる。
【０００５】
図５に、マルチレイヤスイッチを含むシステムの構成例を示す。マルチレイヤスイッチモジュール（以下、単にマルチレイヤスイッチとする）１２には、複数のマスタモジュール（以下、単にマスタとする）１１及びスレーブモジュール（以下、単にスレーブとする）１３が接続されている。マルチレイヤスイッチ１２中には、個々のマスタ１１に接続されたスイッチ内マスタ部１２０と、個々のスレーブ１３に接続されたスイッチ内スレーブ部１２１が設けられている。
【０００６】
これらのマスタ１１、マルチレイヤスイッチ１２及びスレーブ１３に対しては、クロックジェネレータ１４よりクロック信号が常時供給されている。
【０００７】
図６に１チップ上の各種回路のレイアウト例を示す。例えば、ＣＰＵ等のマスタ１１であるＭ０が、一角部に設けられているとする。そして、ＳＷＭ０、ＳＷＳ０、Ｓ０、Ｓ１等の他のモジュールは、チップ上に分散して配置されている。これらの各モジュールに対しては、クロックジェネレータ１４からクロック信号が常時供給される。
【０００８】
各モジュールは、クロック信号が供給され、動作することによって、当然ながら電力を消費する。また、各モジュールとクロックジェネレータ１４の間の配線には、信号波形の劣化防止やタイミング制限のために駆動バッファ１５が設けられる。特に各モジュールとクロックジェネレータ１４までの配線長が長い場合には、図６に示されるように多数の駆動バッファ１５が設けれることになる。この駆動バッファ１５も各モジュールと同様にトランジスタの出力がハイからローに、またローからハイに遷移する際の貫通電流などに起因して電力を消費する。
【０００９】
尚、特許文献１に示されるように、通常のバス構成において、複数のバスのうち一部のバスに対してのみ電源を供給する技術が提案されている。しかしながら、この文献に記載されたバスは、複数のマスタから出される命令の同時処理を可能にするマルチレイヤスイッチの機能を有するものではない。
【特許文献１】特開２００３−１４１０６１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述のように、従来のマルチレイヤシステムにおいては、マスタ、スレーブ及びマルチレイヤスイッチの全てに対してクロック信号を供給していたため、消費電力が大きくなるという問題点があった。
【００１１】
本発明の目的は、かかる問題を解消し、低消費電力のマルチレイヤシステム及びマルチレイヤシステムにおけるクロック制御方法を提供することである。
【課題を解決するための手段】
【００１２】
本発明にかかるマルチレイヤシステムは、複数のマスタと、複数のスレーブと、前記マスタと前記スレーブ間に設けられ複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、前記マスタ、前記スレーブ及び前記マルチレイヤスイッチに対してクロック信号を供給するクロックジェネレータを備えたマルチレイヤシステムであって、前記複数のマスタは、前記クロックジェネレータからクロック信号が常時供給される第１のマスタと、クロック信号が必要な時に供給される第２のマスタとを有し、前記第１のマスタによって第２のマスタを起動する場合は、前記第１のマスタは、前記第２のマスタと対応付けられたスレーブを介して当該第２のマスタを起動する起動信号を第２のマスタに出力し、前記第２のマスタは、前記起動信号に応じて起動を開始するとともに、第２のマスタへのクロック信号の供給を要求するクロック要求信号を前記クロックジェネレータに対して出力し、前記クロックジェネレータは、当該クロック要求信号に応じて第２のマスタへのクロック信号を供給するものである。
【００１３】
ここで、前記第２のマスタと対応付けられたスレーブは、起動レジスタを備え、前記第１のマスタは、前記起動レジスタに対して書き込みを行い、前記スレーブは、前記起動レジスタへの書き込みに応じて第２のマスタを起動する起動信号を第２のマスタに出力することが望ましい。
【００１４】
また、前記第２のマスタは、当該第２のマスタに動作が終了した場合に前記クロックジェネレータに対するクロック要求信号をオフ状態とし、前記クロックジェネレータは、前記クロック要求信号のオフ状態を認識して、前記第２のマスタへのクロック信号の供給を停止する。
【００１５】
さらに、前記クロックジェネレータは、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブへのクロック信号の供給を開始することが望ましい。
【００１６】
また、前記マルチレイヤスイッチは、前記マスタに対応したスイッチ内マスタ部と、前記スレーブに対応したスイッチ内スレーブ部とを備え、前記クロックジェネレータは、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブに対応するスイッチ内スレーブ部へのクロック信号の供給を開始するものである。
【００１７】
本発明にかかるクロック供給方法は、複数のマスタと、複数のスレーブと、前記マスタと前記スレーブ間に設けられ複数のマスタからの命令の同時処理を可能にするマルチレイヤスイッチと、クロック信号を供給するクロックジェネレータを備えたマルチレイヤシステムにおけるクロック供給方法であって、前記複数のマスタは、前記クロックジェネレータから常時クロック信号が供給される第１のマスタと、必要な時にクロック信号が供給される第２のマスタとを有し、前記第１のマスタによって第２のマスタを起動する場合に、前記第１のマスタが、前記第２のマスタと対応付けられたスレーブを介して当該第２のマスタを起動する起動信号を第２のマスタに出力するステップと、前記第２のマスタが、前記起動信号に応じて起動を開始するとともに、第２のマスタへのクロック信号の供給を要求するクロック要求信号を前記クロックジェネレータに対して出力するステップと、前記クロックジェネレータが、当該クロック要求信号に応じて第２のマスタへのクロック信号を供給するステップとを備えたものである。
【００１８】
ここで、前記第２のマスタと対応付けられたスレーブは、起動レジスタを備え、前記第１のマスタは、前記起動レジスタに対して書き込みを行い、前記スレーブは、前記起動レジスタへの書き込みに応じて第２のマスタを起動する起動信号を第２のマスタに出力することが望ましい。
【００１９】
また、前記第２のマスタは、当該第２のマスタに動作が終了した場合に前記クロックジェネレータに対するクロック要求信号をオフ状態とし、前記クロックジェネレータは、前記クロック要求信号のオフ状態を認識して、前記第２のマスタへのクロック信号の供給を停止するとよい。
【００２０】
さらに、前記クロックジェネレータは、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブへのクロック信号の供給を開始することが望ましい。
【００２１】
また、前記マルチレイヤスイッチは、前記スレーブに対応したスイッチ内スレーブ部とを備え、前記クロックジェネレータは、前記マスタから前記スレーブに対してアクセスがあった場合に、アクセス先のスレーブに対応するスイッチ内スレーブ部へのクロック信号の供給を開始することが好ましい。
【発明の効果】
【００２２】
本発明によれば、低消費電力のマルチレイヤシステム及びマルチレイヤシステムにおけるクロック制御方法を提供することができる。
【発明を実施するための最良の形態】
【００２３】
図１に本発明にかかるマルチレイヤシステムの構成図を示す。当該マルチレイヤシステムは、複数のマスタ１（Ｍ０、Ｍ１、Ｍ２）と、複数のスレーブ３（Ｓ０、Ｓ１、Ｓ２）マスタ１とスレーブ３に設けられたマルチレイヤスイッチ２と、各モジュールに対してクロック信号を供給するクロックジェネレータ４を備えている。
【００２４】
マスタ１は、システムを制御するモジュールである。例えば、ＣＰＵ（Central Processor Unit）、ＤＳＰ（Digital Signal Processor）、画像回転器、カメラ画像処理回路、ＬＣＤ（Liquid Crystal Display）コントローラ等がある。この例におけるＭ０は、常時動作しているＣＰＵである。Ｍ１、Ｍ２は、Ｍ０からの指示により必要な時だけ動作するモジュールである。
【００２５】
マルチレイヤスイッチ２は、複数のマスタから出される命令の同時処理を可能にするものである。マルチレイヤスイッチ２は、システム内の複数のマスタ−スレーブ間でパラレル・アクセス・パスの使用を可能にする相互接続バスシステムである。このバスシステムは、より複雑な相互接続マトリックスを使用することによって実現され、システム・アーキテクチャの選択肢や全体のバス帯域幅が広がるといったメリットを提供する。かかるマルチレイヤスイッチ２は、例えば、アーム株式会社よりマルチレイヤＡＨＢ（Advanced High-performance Bus）、ＡＨＢ−Ｌｉｔｅ（商標）として提供されている。
【００２６】
スレーブ３は、マスタ１からの制御対象となるモジュールである。例えば、スレーブ３には、メモリ、レジスタ、タイマ、シリアルインターフェース回路等が含まれる。この例では、Ｓ１はＭ１と、Ｓ２はＭ２とそれぞれ対となるモジュールである。例えば、Ｍ１がＬＣＤコントローラのメイン回路部分である場合に、Ｓ１はＬＣＤコントローラのレジスタ部分である。このレジスタ部分には、パラメータ設定レジスタや起動制御レジスタが含まれる。スレーブ３は互いに独立してクロック制御が行われる。より具体的には、スレーブ３は通常はクロック信号が供給されていない状態にあり、スレーブ３に対してマスタ１からアクセスがあった場合に、アクセス先のスレーブ３に対して初めてクロック信号が供給される。
【００２７】
マルチレイヤスイッチ２の構成についてさらに詳細に説明する。マルチレイヤスイッチ２は、個々のマスタ１（Ｍ０、Ｍ１、Ｍ２）に接続されたスイッチ内マスタ部２０（ＳＷＭ０、ＳＷＭ１、ＳＷＭ２）及び個々のスレーブ３に接続されたスイッチ内スレーブ部２１（ＳＷＳ０、ＳＷＳ１、ＳＷＳ２）を備えている。
【００２８】
スイッチ内マスタ部２０は、マスタ１からのアクセスがどのスレーブ３への接続かを判別し、接続先のスレーブ３に対応するスイッチ内スレーブ部２１に対してアクセス要求を出す機能を有する。さらに、当該スイッチ内マスタ部２０は、クロックジェネレータ４に対して、アクセス先のスレーブ３及びこのスレーブ３に対応するスイッチ内スレーブ部２１にクロック信号を供給するためのクロック要求信号を発生する。
【００２９】
スイッチ内スレーブ部２１は、各スイッチ内マスタ部２０からのアクセス信号の調停を行い、一つのアクセスを選択して、選択したスレーブ３に対して接続することをその主要な機能とする。スイッチ内スレーブ２１は互いに独立してクロック制御が行われる。より具体的には、スイッチ内スレーブ２１は通常はクロック信号が供給されていない状態にあり、対応するスレーブ３に対してマスタ１からアクセスがあった場合に初めてクロック信号が供給される。
【００３０】
図１において、クロックジェネレータ４は、各モジュールに対して供給するクロック信号を生成する。当該クロックジェネレータ４は、クロック要求信号に応じて、対応するモジュールに対してクロック信号の供給及び供給の停止を行なう。
【００３１】
クロックジェネレータ４は、クロック信号発振源４１、ＯＲ回路４２０、４２１、４２２、ＡＮＤ回路４３０、４３１、４３２、４３３、４３４を備えている。クロック信号発振源４１は、クロック源発振信号を出力する。尚、このクロック信号発振源４１は、チップの外部より供給されていてもよい。ＯＲ回路４２０、４２１、４２２の入力は、それぞれＳＷＭ０、ＳＷＭ１、ＳＷＭ２の出力と接続されており、スレーブ用クロック要求信号が、ＳＷＭ０、ＳＷＭ１、ＳＷＭ２からＯＲ回路４２０、４２１、４２２に対して入力される。
【００３２】
ＡＮＤ回路４３０乃至４３４の一方の入力は、クロック信号発振源４１の出力と接続されている。そしてクロック信号発振源４１からＡＮＤ回路４３０乃至４３４に対してはクロック源発振信号が出力される。ＡＮＤ回路４３０の他方の入力には、ＯＲ回路４２０の出力が接続される。ＡＮＤ回路４３０の他方の入力には、ＯＲ回路４２１の出力が接続される。ＡＮＤ回路４３２の他方の入力には、ＯＲ回路４２２の出力が接続される。
【００３３】
ＡＮＤ回路４３３の他方の入力には、Ｍ１の出力が接続される。ＡＮＤ回路４３４の他方の入力には、Ｍ２の出力が接続される。
【００３４】
ＡＮＤ回路４３０の出力はＳＷＳ０及びＳ０に、ＡＮＤ回路４３１の出力はＳＷＳ１及びＳ１に、ＡＮＤ回路４３２の出力はＳＷＳ２及びＳ２にそれぞれ接続されている。ＡＮＤ回路４３３の出力はＭ２に、ＡＮＤ回路４３４の出力はＭ１に接続されている。また、クロック信号発振源４１はＭ０に接続されている。
【００３５】
クロック信号発振源４１からは常時、クロック源発振信号がＡＮＤ回路４３０乃至４３２に入力されているため、ＯＲ回路４２０乃至４２２からオン信号が入力されたＡＮＤ回路４３０乃至４３２のいずれかからは、クロック信号が出力され、接続されたスイッチ内スレーブ部２１やスレーブ部３に入力される。同様にＭ１、Ｍ２からオン信号が入力されたＡＮＤ回路４３３、４３４からは、クロック信号が出力され、接続されたＭ１又はＭ２に対して入力される。
【００３６】
尚、この例では、マスタ１のＭ０に対してはクロックジェネレータ４から常時クロック信号が供給されている。
【００３７】
続いて、本発明の実施の形態にかかるマルチレイヤシステムの動作例について説明する。ここでは、マスタ１であるＭ０がＭ１に対して起動をかけ、それに応じてＭ１が動作を開始する場合について、図１のシステム構成図を参照しながら説明する。
【００３８】
クロック信号発振源４１からは、常時クロック信号が出力された状態にあり、マスタ１のＭ０に対して供給されている。しかしながら、クロックジェネレータ４は、スイッチ内マスタ部２０からスレーブ用クロック要求信号が入力されていない、即ち、スレーブ用クロック要求信号がオフ状態にあるため、各スレーブ３及びスイッチ内スレーブ部２１に対してクロック信号は供給されていない。
【００３９】
Ｍ０からＳ１へのアクセスが発生すると、Ｍ０は、アクセス先（ここではＳ１）のアドレス信号や、リード／ライト信号等の制御信号を、マルチレイヤスイッチ２のスイッチ内マスタ部２０であるＳＷＭ０に対して出力する。この場合の制御信号には、Ｍ１の起動信号が含まれている。
【００４０】
ＳＷＭ０は、Ｍ０から入力したアドレス信号に基づいて、どのスレーブ３に対してアクセスするかを判別する。ＳＷＭ０は、さらに、アクセス先のスレーブ３であるＳ１及びＳ１に対応するＳＷＳ１に対してクロック信号を供給することを要求するスレーブ用クロック要求信号を発生し、クロックジェネレータ４に対して出力する。さらに、ＳＷＭ０は、ＳＷＳ１に対してアクセス先のアドレス信号及び制御信号を出力する。
【００４１】
クロックジェネレータ４は、ＳＷＭ０から出力されたクロック要求信号を入力する。この例では、当該クロック要求信号は、Ｓ１及びＳＷＳ１に対するクロック信号の供給を要求するものであるから、ＯＲ回路４２１に対して入力される。ＯＲ回路４２１は、クロック要求信号の入力に応じてオン信号をＡＮＤ回路４３１に出力する。ＡＮＤ回路４３１は、オン信号の入力に応じて、クロック信号発振源４１からのクロック信号をＳ１及びＳＷＳ１に出力する。このようにして、Ｓ１及びＳＷＳ１に対するクロック信号の供給を開始し、Ｓ１及びＳＷＳ１は動作可能な状態となる。なお、Ｓ１、ＳＷＳ１のいずれか一方には常時クロック信号を供給し、他方のみクロック制御するようにしてもよい。
【００４２】
ＳＷＳ１は、ＳＷＭ０から入力されたアクセス先のアドレス信号及び制御信号を、アクセス先であるスレーブ３のＳ１に対して出力する。Ｓ１は、当該アドレス信号及び制御信号を入力して、制御信号に含まれるＭ１の起動信号に応じて、当該起動信号をＭ１に対して出力する。
【００４３】
Ｍ１は、Ｓ１から起動信号を入力すると、自分自身で、クロックジェネレータ４に対してＭ、１へのクロック信号の供給を要求するマスタ用クロック要求信号を出力する。クロックジェネレータ４は、当該マスタ用クロック要求信号を入力する。入力したクロック要求信号は、ＡＮＤ回路４３４の他方の入力をオン状態にするから、当該ＡＮＤ回路４３４の出力にクロック信号が出力され、Ｍ１に対して供給される。
【００４４】
その後、Ｍ１は一連の動作の終了を認識すると、Ｍ１へのクロック信号の供給を停止するため、クロック要求信号の出力を停止する。即ち、クロック要求信号をオフ状態とする。クロックジェネレータ４では、クロック要求信号の停止に応じてＡＮＤ回路４３４への入力信号がオン信号からオフ信号になり、クロック信号発振源４１から発生信号がＡＮＤ回路４３４から出力されなくなる。このようにして、Ｍ１へのクロック信号の供給が停止する。
【００４５】
次に本発明にかかるマルチレイヤシステムの優位性を具体例を挙げて説明する。この例では、マルチレイヤシステムをカメラ付き携帯電話に適用している。ここでは、カメラのシャッタが切られ、カメラ画像処理回路が起動するまでの動作について説明する。カメラの図２のシステム構成図を示す。この例において、Ｍ０はＣＰＵ、Ｍ１はカメラ画像処理回路である。当該カメラ画像処理回路は、図示しない画像センサよりデータを取り込み、メモリに書き込む処理を行う。Ｓ０はＲＯＭであり、Ｓ１はカメラを起動させるための起動レジスタ３１及びパラメータレジスタ３２を有する。
【００４６】
まずは、比較例としてＣＰＵがＲＯＭから命令を読み出してカメラ画像処理回路を起動する場合の動作について図３に示すタイミングチャートを用いて説明する。クロックジェネレータ４においてクロック源発振信号は、図３（ａ）に示されるように常時クロック信号を出力している。このとき、ＣＰＵには、クロックジェネレータ４からクロック信号が供給されており、動作可能状態にある。
【００４７】
時刻ｔ０において、シャッタが切られ、シャッタ信号がオン状態となったものとする（図３（ｂ）参照）。その後に任意の時刻ｔ１において、ＣＰＵは、クロックジェネレータ４から入力されるクロック信号に同期してＲＯＭから命令を読み出す（図３（ｃ）（ｅ）参照）。この命令は、カメラ画像処理回路へのクロック信号の供給を要求するクロックジェネレータ４内の所定レジスタ（図示せず）への書き込みを指示するものである。ＣＰＵは、当該命令をＲＯＭから読み出して、解釈し、次のクロック信号に同期して時刻ｔ２において、クロックジェネレータ４内に設けられたレジスタの予め定められた領域にカメラ画像処理回路へのクロック信号の供給を要求するデータを書き込む（図３（ｄ）参照）。クロックジェネレータ４は、レジスタへの書き込みに応じて、時刻ｔ３からカメラ画像処理回路に対してクロック信号の供給を開始する（図３（ｆ）参照）。
【００４８】
次に、時刻ｔ４において、ＣＰＵは当該クロック信号に同期してＲＯＭから命令を読み出す。この命令は、カメラ画像処理回路を起動させる起動信号である。時刻ｔ５には他の命令を処理する場合がある。
【００４９】
時刻ｔ６において、ＣＰＵはカメラ画像処理回路への起動信号に基づいて起動レジスタ３１の所定領域にデータを書き込む。この書き込み動作に応じて、時刻ｔ７よりカメラ画像処理回路は起動する。
【００５０】
続いて、本発明の実施の形態にかかる動作を図４に示すタイミングチャートを用いて説明する。この場合には、ＣＰＵは、図４（ｃ）に示されるように、マルチレイヤスイッチ２を介して起動レジスタ３１に直接データの書き込みを行なうと、同じクロックに同期してクロックジェネレータ４に対してカメラ画像処理回路から自身に対するクロック信号の供給を要求するマスタ用クロック要求信号を出力する。クロックジェネレータ４は当該マスタ用クロック要求信号に応じて同じクロックに同期してクロック信号をカメラ画像処理回路に対して供給することができる。そして、カメラ画像処理回路は、起動レジスタ３１へのデータの書き込みに応じて起動する。
【００５１】
このように本発明の実施の形態においては、カメラ画像処理回路へのクロック信号の供給と、当該カメラ画像処理回路の起動を同じタイミングで行なうことができるので、クロック信号の供給時間を短縮することができる。クロック信号の供給時間の短縮に伴って、回路の省電力化を図ることが可能となる。
【００５２】
具体的には、この例の場合には、図３に示す比較例では時刻ｔ３からクロック信号をカメラ画像処理回路に対して供給しているのに対して、図４に示す本発明の実施の形態では、時刻ｔ７からクロック信号を供給することにより同じタイミングでカメラ画像処理回路を起動できるため、時刻ｔ３〜ｔ７までの間だけクロック信号の供給時間を短縮できる。
【００５３】
尚、上述の例では、マルチレイヤシステムを携帯電話に適用した例について説明したが、これに限らず、他の様々な機器に適用可能である。
【図面の簡単な説明】
【００５４】
【図１】本発明によるマルチレイヤシステムの構成図である。
【図２】本発明によるマルチレイヤシステムの具体的な構成例を示す図である。
【図３】比較例のタイミングチャートである。
【図４】本発明の実施の形態のタイミングチャートである。
【図５】従来のマルチレイヤシステムの構成図である。
【図６】従来の課題を説明するための図である。
【符号の説明】
【００５５】
１  マスタ
２  マルチレイヤスイッチ
３  スレーブ
４  クロックジェネレータ
２０  スイッチ内マスタ部
２１  スイッチ内スレーブ部
４１  クロック信号発振源
【図１】
2005250650.tif 000003
【図２】
2005250650.tif 000004
【図３】
2005250650.tif 000005
【図４】
2005250650.tif 000006
【図５】
2005250650.tif 000007
【図６】
2005250650.tif 000008