(57)【要約】【課題】従来例のマスクパターンの検証装置ではＯＰＣ検証漏れを起こしていた箇所を検出可能とする。【解決手段】半導体集積回路の製造に用いるマスクパターンの検証装置および検証方法であって、検証対象のマスクパターンの各辺を、指定した分割方式と分割用パラメータにしたがってＯＰＣ処理時よりも細かく分割するエッジの分割手段112bと、分割された各セグメント上に指定した方式でシミュレーション・ポイントを設置するシミュレーション・ポイント設置手段112cを有するセグメント抽出部112を具備する。【選択図】      図１
2005250360.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路の製造に用いるマスクパターンおよび光近接効果補正処理されたパターンを検証するマスクパターン検証装置において、
検証対象のマスクパターンの各辺を光近接効果補正処理時よりも細かく分割し、分割された各セグメント上にシミュレーション・ポイントを設置するセグメント抽出部と、
前記シミュレーション・ポイントを移動した後に、光強度を計算し、光学的ズレ量を算出する光学的ズレ量計算部と、
前記光学的ズレ量から、エラー箇所抽出に用いるシミュレーションイメージ・ポリゴンを生成するシミュレーションイメージ・ポリゴン生成部と、
前記光学的ズレ量とシミュレーションイメージ・ポリゴンからエラー箇所を抽出するエラー箇所抽出部
とを具備することを特徴とするマスクパターン検証装置。
【請求項２】
前記セグメント抽出部は、検証対象のマスクパターンの各辺を、指定した分割方式と分割用パラメータにしたがって光近接効果補正処理時よりさらに細かく分割するエッジ分割手段と、
前記分割手段により分割された各セグメント上に指定した方式でシミュレーション・ポイントを設置するシミュレーション・ポイント設置手段
を有することを特徴とする請求項１記載のマスクパターン検証装置。
【請求項３】
前記光近接効果補正処理されたパターンのデータが入力するデータ入力部をさらに具備し、前記データ入力部は入力データを複数個に分割する入力データ分割部を具備することを特徴とする請求項１記載のマスクパターン検証装置。
【請求項４】
半導体集積回路の製造に用いるマスクパターンおよび光近接効果補正処理されたパターンを検証するマスクパターン検証方法において、
検証対象のマスクパターンの各辺を光近接効果補正処理時よりも細かく分割し、分割された各セグメント上にシミュレーション・ポイントを設置するセグメント抽出ステップと、
前記シミュレーション・ポイントを移動した後に、光強度を計算し、光学的ズレ量を算出する光学的ズレ量計算ステップと、
前記光学的ズレ量から、エラー箇所抽出に用いるシミュレーションイメージ・ポリゴンを生成するシミュレーションイメージ・ポリゴン生成ステップと、
前記光学的ズレ量とシミュレーションイメージ・ポリゴンからエラー箇所を抽出するエラー箇所抽出ステップ
とを具備することを特徴とするマスクパターン検証方法。
【請求項５】
前記光近接効果補正処理されたパターンの入力データを複数個に分割する入力データ分割ステップをさらに具備することを特徴とする請求項４記載のマスクパターン検証方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路（ＬＳＩ）の製造に用いるマスクパターンの検証装置および検証方法に係り、特にレイアウト設計、マスクデータ作成の検証処理を行うためのマスクパターンおよび光近接効果補正(Optical Proximity Correction; OPC)処理を施されたパターンの検証装置および検証方法に関する。
【背景技術】
【０００２】
ＬＳＩの製造プロセスにおけるリソグラフィ工程における光近接効果によるパターン転写の忠実度の低下を防止するため、ＬＳＩのレイアウト設計、マスクデータ作成の段階でマスクパターンを補正するＯＰＣ処理が行われている。
【０００３】
従来のＯＰＣは、ルールベースＯＰＣおよびモデルベースＯＰＣという手法で実現されている。ここで、ＯＰＣは、光学的効果に加えて、レジスト現像やエッチング等のウエハプロセス全体を通じて生じる様々な効果の補正も含めている。
【０００４】
前記ルールベースＯＰＣは、例えば非特許文献１に記載されているように、テストパターンの転写結果から得られた実測値をベースに、ライン幅、スペース幅毎に近接効果による歪み量との相関表を作成し、レイアウトパターンに変更を加えるルールを作成して補正を実現する方法である。このルールベースＯＰＣは、ライン・アンド・スペースパターンのように近接図形を１次元的に調べて補正する処理を得意としている。
【０００５】
これに対して、前記モデルベースＯＰＣは、リソグラフィ・シミュレーションをベースとしたモデルを用いた補正であり、パターン転写結果から得られた実測値をもとにモデルをキャリブレーションし、さらに詳細に複雑なプロセスに対応することを可能とする方法である。
【０００６】
このモデルベースＯＰＣは、近接図形の効果を２次元的に調べて補正する処理を得意とし、ルールベースＯＰＣに比べて処理時間はかかるが、全般的な補正精度は高い。近年の先端デバイスに対しては、前記した２次元的補正を行うＯＰＣ（２次元ＯＰＣ）が必要とされ、これを比較的容易に実現できるモデルベースＯＰＣが使われている。また、ルールベースＯＰＣとモデルベースＯＰＣとを組み合わせて補正する手法も使用されている。
【０００７】
しかし、ＯＰＣに要求される精度はプロセス世代を増す毎に厳しくなっており、正しく補正できないパターンが増えている。また、前記モデルベースＯＰＣにおいて、実測値を基にしたキャリブレーションで全てに対応することは、実測値の測定時間が長くなり、膨大なデータに対するキャリブレーションが難しい等の点で現実的方法ではない。そこで、次の処理方法が使われている。
【０００８】
（１）要求精度が異なる領域（例えば、メモリ混載チップにおけるロジック回路部とメモリおよびメモリ周辺部）等があれば、それぞれに対して特化したモデルまたはルールを作成して使い分ける。
【０００９】
（２）マスク製造、ウェハー(Wafer) 上へのリソグラフィ、エッチング等のリソグラフィ以降のウェハー加工プロセス等、それぞれの工程に特化したモデルまたはルールを使用した方が精度の向上を期待できる場合（例えば、エッチングにおける近接効果の傾向が、他の工程における近接効果の傾向と異なる場合）は、異なるモデルまたはルールを作成し、高精度ＯＰＣ処理の実施例のフローチャートにしたがって各工程用の補正を順次行う。
【００１０】
メモリ混載チップ等におけるロジック部、メモリ部（メモリセル内部、セル端部、セル周辺部等）等のチップ上の領域毎、またはレテイクル製造、ウェハー上でのリソグラフィ、エッチングプロセス等の工程毎に、前記処理方法（１）、（２）により最適なＯＰＣが行われると、全体の平均的な精度を向上させることができる。しかし、パターンによっては対応することができないものもあり、パターン毎に特化した対策が必要となっている。なお、メモリ部は、メモリセル内部、セル端部、セル周辺部等に分けられ、それぞれにおいても異なったＯＰＣが行われる。
【００１１】
したがって、前記した従来の手法では、殆どのパターンバリエーションに対応したＯＰＣを早期に立上げることは難しい。このため、ＯＰＣの補正結果の妥当性検証は必要不可欠となっており、検証処理フローを確立することがＯＰＣの早期立上げのポイントとなっている。
【００１２】
図３３は、従来の高精度ＯＰＣ処理およびその検証処理を行うためのフローチャートおよび構成の一例を示している（特許文献１参照）。
【００１３】
この検証処理フローにおいて、ステップＳ１のレイアウト設計段階では、デザインルールチェック(Design Rule Check: DRC)／LVS等を用いてレイアウト検証を行う。ここで、DRC は、設計したマスクパターンが設計ルールに適合しているか否かを検証するソフトウェアであり、設計ルールに対する違反はDRCにおいて見つけられる。また、LVSは、レイアウト対スケマティック（Layout vs Schematic）を検証するソフトウェアであり、これを用いて元のスケマティックとそのレイアウトの整合性を検証するものである。その後、検証済のレイアウト設計データ（Layout）をレイアウト記憶装置に格納する。
【００１４】
次に、ステップＳ２のＯＰＣ処理では、ステップＳ１で設計された検証済みのレイアウトデータに対してＯＰＣ処理を行う。ＯＰＣ以外に層の演算処理等を適宜行っている。ここで、ＯＰＣ処理は、前記した（１）要求精度が異なる領域毎にモデル等を使分ける方法、（２）マスク、リソグラフィ、エッチングそれぞれの工程に特化したモデルまたはルールを用いて各工程に対応したＯＰＣを順次実行する方法を実現できるようになっている。
【００１５】
上記したようにＯＰＣ処理の前処理ではＯＰＣ対象図形の抽出、合成等を行い、ＯＰＣ処理の後処理ではマスクデータとして出力する図形の合成等を行う。
【００１６】
次に、ステップＳ３のＯＰＣルールチェックでは、ＯＰＣ後のパターンの図形的な正当性（取り決めたマスク検査および作製上の限界値、ウエハプロセスにおける限界値を違反した補正がなされていないか）をＯＰＣ前のパターンと比較、DRC 等を用いて検証する。
【００１７】
次に、ステップＳ４のリソグラフィ・ルールチェック(Lithography Rule Check: LRC)では、ＯＰＣ前後のパターンを入力し、ＯＰＣの後または前のエッジ（ＯＰＣ対象図形の辺）毎に簡易なリソグラフィ・シミュレーションを実行することにより、所望のパターンのエッジとずれが指定値より大きいものを危険個所のデータＤとして出力する。
【００１８】
次に、ステップＳ６における転写イメージ出力による判定では、まず、危険箇所を含む危険個所近傍パターンを読込み、危険箇所近傍パターンに対して詳細なリソグラフィ・シミュレーションを実行することにより、転写イメージ出力を取得する。
【００１９】
次に、転写イメージ出力による判定を行い、ＯＰＣ結果の問題の有無を判断する。この際、ステップＳ７のマスク作製およびウェハー(Wafer)作製における検査の結果も適宜フィードバックし、ＯＰＣ結果の問題の有無を判定している。
【００２０】
即ち、ステップＳ６における判定の結果、問題となったパターンが存在する場合は、ステップＳ１またはステップＳ２の処理へ戻り、回避策等を検討し、ＯＰＣの設定等の最適化、レイアウト変更等の対処を行う。この検証処理は、前述したように細分化されたＯＰＣ処理間においても実現されている。
【００２１】
前記ステップＳ６における判定の結果、問題がなければ、ＯＰＣ検証済みのデータを電子ビーム（EB）描画用のデータに変換し、ステップＳ７に示すマスク（レテイクル）製造の工程に進む。
【００２２】
マスク製造の工程において製造された複数枚のフォトマスクからなるセットは、マスク検査が行われ、問題がなければウェハー上へのリソグラフィ工程へ進む。この工程では、ウェハー上にフォトレジスト膜をスピンナーを用いて塗布し、ステッパーに搭載されたフォトマスク（レテイクル）を用いて、フォトレジスト膜を露光する。さらに、現像、リンス、ポストベーク、キュア等の工程を経てリソグラフィ検査の工程へ進む。さらに、ウェハー上のフォトレジストパターンの検査が行われた結果、問題がなければエッチング工程へ進み、反応性イオンエッチング（RIE）等により、ウェハー上に形成されたフォトレジスト膜をエッチングマスクとしてフォトレジスト膜の下層の薄膜をエッチングする。エッチングが終了すると、エッチング形状の検査へ進む。マスク検査、および、リソグラフィ検査、エッチング形状検査などのウェハー検査の結果、問題があれば、前の処理へ戻り、ＯＰＣ設定の修正を行う。また、レイアウト修正が必要なものについては、前の処理へ戻り、レイアウト修正を行う。
【００２３】
以下、従来のＯＰＣ検証システムとＯＰＣ検証処理フローの一例を詳細に説明する。
【００２４】
図２１は、従来のマスクパターン検証システムの構成の一例を示している。このマスクパターン検証システムは、半導体集積回路の製造に用いるマスクパターンおよび光近接効果補正処理されたパターンを検証するマスクパターンシステムであって、マスクパターン検証装置10と、入力部と、出力部とから構成される。マスクパターン検証装置10は、モデルベース検証装置11と、エラー箇所抽出装置12とを具備する。
【００２５】
モデルベース検証装置11は、検証対象のマスクパターンの各辺を分割し、分割された各セグメント上にシミュレーション・ポイントを設置するセグメント抽出部13と、シミュレーション・ポイントを移動した後に、光強度を計算し、光学的ズレ量を算出する光学的ズレ量計算部14とを具備する。
【００２６】
セグメント抽出部13は、検査対象領域の指定手段13aと、検証対象のマスクパターンの各辺を、指定した分割方式と分割用パラメータにしたがって分割するエッジの分割手段13aと、分割された各セグメント上に指定した方式でシミュレーション・ポイントを設置するシミュレーション・ポイントの設置手段13bを有する。
【００２７】
光学的ズレ量計算部14は、前述したように設置したシミュレーション・ポイントを移動するシミュレーション・ポイントの移動手段14aと、シミュレーション・ポイントを移動した後に光強度を計算する光強度の計算手段14bと、光強度計算結果に基づいて光学的ズレ量を算出する光学的ズレ量の計算部14cを具備する。
【００２８】
図２２は、図２１のマスクパターン検証システムにおけるＯＰＣ検証処理の全体的なフローを示している。
【００２９】
第１段階では、入力したＯＰＣ前データのエッジを、細かいセグメント(Segment)に分割し、分割された各セグメント上に光強度を計算するシミュレーション・ポイントを設置する。
【００３０】
第２段階では、設置したシミュレーション・ポイントを移動し、そこで光強度を計算し、その光強度が指定された許容範囲(Tolerance)か否かを判断する。許容範囲外であれば、移動量が光学的ズレ量として算出され、そのセグメントにエラーフラグが立てられる。
【００３１】
上記したような光学的ズレ量の計算処理を全セグメント毎に対して行った後、第３段階に進み、立てられたエラーフラグの中から、特に見たい箇所を抽出して、そこをエラー箇所と認定する。
【００３２】
図２３は、図２２中の計算対象となるセグメント（Segment）の抽出処理のフローを示している。
【００３３】
図２４（ａ）、（ｂ）は、図２３のフローにおけるセグメント抽出処理（エッジ分割およびシミュレーション・ポイントの設置）の一例を示しており、同図（ａ）はＯＰＣ時、同図（ｂ）はＯＰＣ検証時のものである。ここで、50はシミュレーション・ポイント、51はエッヂ分割境界、52はセグメントである。
【００３４】
図２５は、図２３のフローにおけるセグメント処理の一例を示している。ここで、50はシミュレーション・ポイント、51はエッヂ分割境界、52はセグメント、53はウェハーイメージ形状、54は移動後のシミュレーション・ポイント、55はエラーフラグ、56はシミュレーションイメージ・ポリゴン形状である。
【００３５】
図２６は、図２２中の光学的ズレ量の計算処理を行うための光強度計算処理のフローを示している。
【００３６】
図２７は、図２２中のエラー箇所抽出処理の一例を示している。
【００３７】
図２８は、図２２中のエラー箇所抽出処理のフローの一例を示している。
【００３８】
図２９は、図２２中のエラー箇所抽出処理の一例を示している。ここで、50はシミュレーション・ポイント、51はエッヂ分割境界、52はセグメント、53はウェハーイメージ形状である。
【００３９】
ポリゴン化したエラーフラグとＯＰＣ前データを演算処理することによって、シミュレーションイメージ・ポリゴンを生成し、そこからエラー箇所抽出フィルターを使って、エラー箇所を抽出する。
【００４０】
図３０は、図２３のＯＰＣ検証処理におけるエッヂ分割とシミュレーション・ポイントとウェハーイメージ形状との相関関係の一例を示している。ここで、51はエッヂ分割境界、53はウェハーイメージ形状、61はエラー箇所Ａである。
【００４１】
図３１は、図２８のエラー箇所抽出処理を行った場合のエラー箇所抽出状況を示している。ここで、72はエラー分布Ａ、73はエラー・スペックＡ、74はスペックアウトしているエラーＡ（エラーとして抽出された部分）である。
【００４２】
図３２は、図２８のエラー箇所抽出処理を行った場合のエラー箇所と擬似エラー箇所の一例を示している。ここで、81はシミュレーションイメージ・ポリゴン、82はエラーとして抽出された箇所、83は擬似エラー領域、84はWidthを測定する方向、85はSpaceを測定する方向である。
【００４３】
しかし、上記したような従来のＯＰＣ検証システムによるＯＰＣ検証処理の手法には、以下に述べるような問題点がある。
【００４４】
（１）第１の問題点は、図２４（ｂ）に示したＯＰＣ検証時のエッジの分割方式およびシミュレーション・ポイントの設置方法が、図２４（ａ）に示したＯＰＣ時の設定と同じであったり、粗い置き方であることである。光強度の計算はシミュレーション・ポイント上でしか行われないから、例えば図２９に示す例では危険箇所を取り逃がしてしまうおそれがある。
【００４５】
（２）第２の問題点は、シミュレーション・ポイントの移動ステップにある。このＯＰＣ検証システムでは、ソフトウェア上の制約からステップ移動回数の上限が決められてしまい、ステップ数を細かくして多くの点を計算することができない。光学的ズレ量は、シミュレーション・ポイント上の移動量として算出されるから、移動ステップ量が粗いと、検証精度も同時に粗くなることを意味する。
【００４６】
（３）第３の問題点は、図２７に示したエラー箇所抽出方法にある。ここでの最大の問題は、抽出されるエラー箇所が膨大（数千から数十万個）になってしまう点である。膨大なエラー箇所から、さらに人間の目で（ブリッジやオープンなど）真に危険な箇所を見つけることは至難で、実際この手法でエラーが抽出されていたにも拘らず、ブリッジやオープンなどの危険箇所を見過ごしてしまった実例がある。
【００４７】
（４）上記したような問題点を改善すべく、図２８に示したようなエラー箇所抽出処理を行ったが、第４の問題点は、その手法の中にある。まず、第１に、全セグメントのエラーフラグをポリゴン化してから、ＯＰＣ前データとのBoolean演算処理をしたり、シミュレーションイメージ・ポリゴン全体に対してエラー箇所抽出フィルターを行っている。このため、データ規模が大きくなるほど、エラー抽出の処理時間が膨大化してしまう。この場合のエラー箇所抽出状況を図３１に示している
（５）第５の問題点は、細かい段差を多く含んだＯＰＣ後データに対してDRCコマンド（ラインパターンのスペース幅とライン幅の測定；Space/Width測定）を行うことになるので、図３２に示すように擬似エラーが多発する可能性が高い。つまり、抽出されるエラー数が膨大化する問題が解消されない。
【００４８】
（６）第６の問題点は、従来の手法では、検証モデルは一種類（ベスト条件のみ）しか使っていないので、リソグラフィ・マージンを検証することができない点である。
【００４９】
（７）第７の問題点は、想定外の超巨大データを検証する場合、処理時間が膨大化し、処理が終了しないケースも有り得る点である。
【００５０】
なお、特許文献２には、超解像技術によって生成されるマスクパターンの検証を容易に行い、精度の高いレイアウトの修正が可能なマスクパターン検証装置およびマスクパターン検証方法が開示されている。
【特許文献１】特開平１１−１０２０６２号公報
【特許文献２】特開平１１−２８２１５１号公報
【非特許文献１】Otto et.al.," Automated Optical Proximity Correction-A Rules-based Approach",SPIE Optical/Laser Micro lithography VII, March 1994
【発明の開示】
【発明が解決しようとする課題】
【００５１】
上記したようにＬＳＩを製造する際のリソグラフィ工程における光近接効果によるパターン転写の忠実度の低下を防止するため、マスクデータ作成段階でマスクパターンを補正するＯＰＣ処理が行われている。しかし、近年の半導体プロセスの微細化により、ＯＰＣ処理に要求される精度が厳しくなっており、従来のマスクパターンの検証システムは、ＯＰＣ検証に検証漏れが生じるという問題があった。
【００５２】
本発明は上記の問題点を解決すべくなされたもので、ＯＰＣ検証に際してエッジの分割やシミュレーション・ポイントの設定に工夫を施すことによって、従来ではＯＰＣ検証の漏れが生じていた箇所を検出可能とし、高精度のＯＰＣ検証を実現し得るマスクパターンの検証装置および検証方法を提供することを目的とする。
【課題を解決するための手段】
【００５３】
本発明は、半導体集積回路の製造に用いるマスクパターンおよび光近接効果補正処理されたパターンを検証するマスクパターン検証装置において、検証対象のマスクパターンの各辺を光近接効果補正処理時よりも細かく分割し、分割された各セグメント上にシミュレーション・ポイントを設置するセグメント抽出部と、前記シミュレーション・ポイントを移動した後に、光強度を計算し、光学的ズレ量を算出する光学的ズレ量計算部と、前記光学的ズレ量から、エラー箇所抽出に用いるシミュレーションイメージ・ポリゴンを生成するシミュレーションイメージ・ポリゴン生成部と、前記光学的ズレ量とシミュレーションイメージ・ポリゴンからエラー箇所を抽出するエラー箇所抽出部とを具備することを特徴とする。
【００５４】
また、本発明は、半導体集積回路の製造に用いるマスクパターンおよび光近接効果補正処理されたパターンを検証するマスクパターン検証方法において、検証対象のマスクパターンの各辺を光近接効果補正処理時よりも細かく分割し、分割された各セグメント上にシミュレーション・ポイントを設置するセグメント抽出ステップと、前記シミュレーション・ポイントを移動した後に、光強度を計算し、光学的ズレ量を算出する光学的ズレ量計算ステップと、前記光学的ズレ量から、エラー箇所抽出に用いるシミュレーションイメージ・ポリゴンを生成するシミュレーションイメージ・ポリゴン生成ステップと、前記光学的ズレ量とシミュレーションイメージ・ポリゴンからエラー箇所を抽出するエラー箇所抽出ステップとを具備することを特徴とする。
【００５５】
なお、本発明のマスクパターン検証装置およびマスクパターン検証方法においては、ＯＰＣ検証に際してシミュレーション・ポイントの移動を細かく指定することによって検証精度をウェハーイメージ形状に近づけることが可能になる。また、ＯＰＣ検証に際してエラーの抽出に工夫を施すことによって抽出されるエラー数の膨大化によって真性エラーを見逃すことを避け、ＯＰＣ検証に際してエラー抽出の処理時間を短縮することが可能になる。また、ＯＰＣ検証に際してパターンのSpace/Width の測定に工夫を施すことによってエラー抽出時の擬似エラーを極力抑えることが可能になる。また、ＯＰＣ検証に際して複数モデルを採用することによってリソグラフィ・マージンを検証することが可能になる。また、ＯＰＣ検証に際してデータを分割して処理することによって超大規模データ（巨大入力データ）を現実的な時間（実時間内）で検証処理を終了することが可能になる。また、ＯＰＣ検証に際して特定の場所を詳細に検証することが可能になる。
【発明の効果】
【００５６】
本発明のマスクパターンの検証装置および検証方法によれば、巨大なフルチップや複雑なマスクパターンに対しても、ショート・オープンを誘発する真性エラーを、検証漏れなく、かつ擬似エラーなく、正確にかつ素早く検出することができる。また、想定外の超巨大なマスクパターンに対しても、分割手法を用いることで、実時間内でエラー箇所を検出することができる。
【発明を実施するための最良の形態】
【００５７】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係るマスクパターン検証システムの構成の一例を示している。
【００５８】
このマスクパターン検証システムは、半導体集積回路の製造に用いるマスクパターンおよび光近接効果補正処理されたパターンを検証するものであり、モデルベース検証装置111を具備するマスクパターン検証装置110と、入力部と、出力部とから構成される。
【００５９】
モデルベース検証装置111は、検証対象のマスクパターンの各辺をＯＰＣ時より細かく分割し、分割された各セグメント上にシミュレーション・ポイントを設置するセグメント抽出部112と、シミュレーション・ポイントを移動した後に、光強度を計算し、光学的ズレ量を算出する光学的ズレ量計算部113と、光学的ズレ量から、エラー箇所抽出に用いるシミュレーションイメージ・ポリゴンを高速に生成するシミュレーションイメージ・ポリゴン生成部114と、光学的ズレ量とシミュレーションイメージ・ポリゴンからエラー箇所を高速に抽出するエラー箇所抽出部115とを具備する。
【００６０】
セグメント抽出部112は、検査対象領域の指定手段112aと、検証対象のマスクパターンの各辺を、指定した分割方式と分割用パラメータにしたがってＯＰＣ時よりさらに細かく分割するエッジの分割手段112bと、分割された各セグメント上に指定した方式でシミュレーション・ポイントを設置するシミュレーション・ポイントの設置手段112cを有する。
【００６１】
光学的ズレ量計算部113は、前述のように設置したシミュレーション・ポイントを移動するシミュレーション・ポイントの移動手段113aと、シミュレーション・ポイントを移動した後に、例えば半径１μｍの範囲内の光強度を計算する光強度の計算手段113bと、光強度計算結果に基づいて光学的ズレ量を算出する光学的ズレ量の計算部113cを具備する。
【００６２】
図２は、図１のマスクパターン検証装置におけるＯＰＣ検証処理の全体的なフローの一例を示している。図２に示すフローにおいて、処理の第１段階では、入力したＯＰＣ前データのエッジを、細かいセグメント(Segment)に分割し、分割された各セグメント上に光強度を計算するシミュレーション・ポイントを設置する。
【００６３】
処理の第２段階では、設置したシミュレーション・ポイントを移動し、そこで光強度を計算し、その光強度が指定された許容範囲(Tolerance)か否かを判断する。許容範囲外であれば、移動量が光学的ズレ量として算出し、そのセグメントにエラーフラグを立てる。このような処理を全セグメントに対して順次行う。
【００６４】
＜第２の実施形態＞
第２の実施形態は、図１中のセグメント抽出部112に関するものである。図３は、図２のフローにおけるセグメント抽出処理の一例を示すフローチャートである。
【００６５】
図４（ａ）、（ｂ）は、図２のフローにおけるセグメント抽出処理（エッジ分割およびシミュレーション・ポイントの設置）の一例を示しており、同図（ａ）はＯＰＣ時、同図（ｂ）はＯＰＣ検証時のものである。ここで、50はシミュレーション・ポイント、51はエッヂ分割境界、52はセグメント、53はウェハーイメージ形状である。
【００６６】
このセグメント抽出処理では、エッジの分割方式および分割用パラメータを、ＯＰＣ時よりさらに細かく指定し（例えばＯＰＣ時に100nm単位で分割している場合は、ＯＰＣ検証時には60nmにするなど）、さらに、ＯＰＣ時には粗く分割していた箇所に対しても、より細分化するように分割し、さらに、シミュレーション・ポイントの位置も、ＯＰＣ時から少しズラして（10nm程度）設定する。
【００６７】
このようにした場合、シミュレーション・ポイントおよびエッジ分割境界はより細かく設定される。ＯＰＣ時には図４（ａ）に示すように分割されたセグメント数は18個であるのに対して、ＯＰＣ検証時には図４（ｂ）に示すように分割されたセグメント数は26個である。
【００６８】
図５は、第２の実施形態におけるエッヂ分割とシミュレーション・ポイントとウェハーイメージ形状との相関関係の一例を示している。上記したようにＯＰＣ検証に際してエッジの分割やシミュレーション・ポイントの設定に工夫を施すことによって、従来例では図２９に示したようにＯＰＣ検証の漏れが生じていた箇所を検出可能とし、従来のＯＰＣ検証方法に比べて計算機処理時間および検証時間を大幅に短縮し、かつ、高精度のＯＰＣ検証を実現することができる。
【００６９】
＜第３の実施形態＞
第３の実施形態は、図１中の光学的ズレ量計算部113に関するものである。ここでは、検証精度をウェハーイメージ形状に近づけるために、シミュレーション・ポイントの移動を細かくしたことを特徴とする。
【００７０】
図６は、図２のフローにおける光学的ズレ量の計算処理を行うための光強度計算処理の一例を示すフローチャートである。シミュレーション・ポイントを、指定された移動量および移動回数分だけ移動させ、移動後にシミュレーション・ポイント上で一旦光強度を計算しておき、その光強度が許容範囲外であれば、シミュレーション・ポイントの移動量を、光学的ズレ量として算出する。
【００７１】
図７（ａ）、（ｂ）は、第３の実施形態におけるシミュレーション・ポイントの移動量を説明するために示している。ここで、50はシミュレーション・ポイント、51はエッヂ分割境界、52はセグメント、53はウェハーイメージ形状、54は移動後のシミュレーション・ポイント、56はシミュレーションイメージ・ポリゴン形状である。
【００７２】
上記したような光強度計算処理によれば、ソフトウェア上の制約なく、シミュレーション・ポイント54の移動量を細かく（0.5nmから数nm）、かつ計算回数を多くすることが可能になる。それにより、ウェハーイメージ形状53とシミュレーションイメージ・ポリゴン形状56の乖離が少なく、検証精度はウェハーイメージ形状53に近似される。つまり、検証の精度を、ウェハーイメージ形状53に近似できる程度に上げることが可能になる。
【００７３】
これに対して、従来例では、図２５（ｂ）に示したようにシミュレーション・ポイントの移動量が粗いので、ウェハーイメージ形状とシミュレーションイメージ・ポリゴン形状が若干乖離することになり、その分だけ検証精度が落ちる。
【００７４】
＜第４の実施形態＞
第４の実施形態は、図１中のエラー箇所抽出部115に関するものである。ここでは、抽出されるエラー数が膨大化したことによって真性エラーを見逃すことを避けるために、エラーの抽出方法に工夫をしたことを特徴とする。また、エラーの抽出方法の処理時間を短縮するために、シミュレーションイメージ・ポリゴンの生成方法およびエラー抽出フローに工夫をしたことを特徴とする。
【００７５】
図８（ａ）は、図１中のシミュレーションイメージ・ポリゴン生成部114によるシミュレーションイメージ・ポリゴンの生成処理の一例を示すフローチャートである。このシミュレーションイメージ・ポリゴンの生成処理では、前述したように光学的ズレ量を計算した後、セグメントを光学的ズレ量分だけ直接移動することによって、図７（ｂ）に示したような形状を有するシミュレーションイメージ・ポリゴンを生成する。
【００７６】
この処理は、図１中に示すモデルベース検証装置111内で行われる。また、この処理は、図２に示すように、各セグメント毎に行われ、全セグメントに対する処理が終了されるまで繰り返される。
【００７７】
図８（ｂ）は、図１中のエラー箇所抽出処理部115によるエラー箇所抽出処理の一例を示すフローチャートである。エラー箇所抽出部115として、エラー箇所抽出処理に際して、前述したように光学的ズレ量を計算した後に、エラー箇所抽出フィルターを用いてエラー箇所を抽出するようにしてもよい。
【００７８】
このエラー箇所抽出フィルターにおける処理も、図１に示すモデルベース検証装置111内で行われ、また、この処理は、図２に示すように、各セグメント毎に行われ、全セグメントに対する処理が終了されるまで繰り返される。
【００７９】
上記したようなエラー箇所抽出処理によれば、従来手法のようにBoolean演算処理によってシミュレーションイメージ・ポリゴンを生成する手間が省け、エラー箇所抽出フィルターの処理も各セグメント毎に行うので、処理が軽くなり、高速に処理を完了させることが可能になる。
【００８０】
図９乃至図１１は、図８（ｂ）中のエラー箇所抽出フィルター処理の複数例を示すフローチャートである。
【００８１】
図１２は、図９の検証処理フローにおけるエラー箇所抽出処理の一例を示している。ここで、51はエッヂ分割境界、53はウェハーイメージ形状、62はエラー箇所Ｂである。
【００８２】
図１３は、第４の実施形態のエラー箇所抽出処理を行った場合のエラー箇所抽出状況を示す図である。ここで、75はエラー分布Ｂ、76はエラー・スペックＢ、77はスペックアウトしているエラーＢ（エラーとして抽出された部分）である。
【００８３】
上記したようなエラー箇所抽出処理によれば、抽出されたエラー数は少数個（図１２では１個）のエラー数に抑えられる。
【００８４】
これに対して、図３１や図３２に示したように従来の手法では、抽出されたエラー数は多数個（図３２では８個）であった。また、従来の手法では、多数個（数万から数十万個）エラーが抽出された場合に真性エラーを見逃したケースがあったが、本実施形態のエラー箇所抽出処理によれば、抽出されたエラー数は少数個に抑えられるので、真性エラーを見逃すような間違いを起こす可能性が極めて低くなる。
【００８５】
＜第５の実施形態＞
第５の実施形態は、第４の実施形態で説明したエラー箇所抽出部115において、Space/Widthの測定方法を工夫することによって、エラー抽出時の擬似エラーを極力排除し、真性エラーのみを正確に検出するためのエラー箇所抽出処理部を具備したことを特徴とする。
【００８６】
前述したようにシミュレーションイメージ・ポリゴンを生成した後、シミュレーションイメージ・ポリゴンおよびＯＰＣ前データのSpaceとWidthを測定する。この測定は、各セグメント毎に、そのセグメントから方向を定めて行われる。その後、図１０および図１１に示したように、算出した値がSpec外か否かを判定し、Spec外であれば、それをエラー箇所として抽出する。これら一連の作業は、全て、図１に示すモデルベース検証装置111内で行われる。
【００８７】
図１４は、第５の実施形態におけるエラー箇所と擬似エラー箇所の一例を示している。ここで、81はシミュレーションイメージ・ポリゴン、83は擬似エラー領域、84はWidthを測定する方向、85はSpaceを測定する方向である。
【００８８】
上記したようなエラー箇所抽出処理によれば、セグメントから方向を正しく定めてSpaceとWidthを測定するので、図３２に示した従来の手法のように誤った方向により誤った箇所を測定して擬似エラー箇所を抽出してしまうおそれはない。したがって、擬似エラーが多発する可能性が低くなり、抽出されるエラー数が膨大化する問題が解消される。
【００８９】
＜第６の実施形態＞
第６の実施形態は、図１中の光学的ズレ量計算部113の他の例に関するものである。ここでは、リソグラフィ・マージンを検証するために、複数モデルを採用することができることを特徴とするものであり、前述したようにシミュレーション・ポイントを移動した後に、光強度を計算し、光学的ズレ量を算出する光学的ズレ量計算部113cを具備する。
【００９０】
図１５（ａ）、（ｂ）は、第６の実施形態におけるＯＰＣ検証処理の二例を示すフローチャートである。
【００９１】
図２または図１５（ａ）の検証処理フローでは、光強度の計算をする際、一つのモデルを用いる。これに対して、図１５（ｂ）の検証処理フローでは、光強度の計算をする際、複数個（通常は３個）のモデルを用いる。モデル間の違いは、Dose量・Focus設定・NA設定・光源波長設定・sigma設定・sigma-in設定・露光光源タイプ設定・ステッパー設定・レジスト設定・透過率設定・加工設定の違いである。例えば、モデル１をベスト条件（ベストDose、ベストFocus ）に設定し、モデル２をUnder Dose、Defocus0.15μmに設定し、モデル３をOver Dose、Defocus0.15μmに設定する。
【００９２】
上記したような構成および処理によれば、条件を振った分だけ、それに対応したエラー結果を出すことができるので、検証対象マスクパターンのリソグラフィ・マージンやバラツキを見積もることが可能になる。
【００９３】
＜第７の実施形態＞
第７の実施形態は、超大規模データを現実的な時間で処理するために、データを分割して処理することを特徴とするものであり、図１中の入力部に入力データを分割するデータ入力部を具備している。
【００９４】
図１６は、第７の実施形態におけるＯＰＣ検証処理の一例を示すフローチャートである。第７の実施形態では、入力データが巨大である場合、領域(Area)を指定した個数Nに対応してArea1、Area2、Area3、…、AreaNと分割した後、それぞれの領域毎に、ＯＰＣ検証処理を行う。
【００９５】
上記したようにデータ入力部で入力データを分割可能な構成によれば、想定外の超巨大データに対しても、エラー抽出の処理時間が膨大化することを防止し、実時間内で検証を終了させることが可能になる。また、分割した領域毎のＯＰＣ検証処理を並行して行うことにより、エラー抽出の処理時間を大幅に短縮することができる。
【００９６】
＜第８の実施形態＞
第８の実施形態は、第５の実施形態において説明したエラー箇所抽出部115において、コンタクトやビア(Via)などのホール(Hole)に対するカバレージを検証するカバレージ検証部を具備している。
【００９７】
図１７は、第８の実施形態におけるカバレージ検証部によるホール(Hole)に対するカバレージ検証処理の一例を示している。ここで、91はウェハーイメージ形状、92はコンタクトホール、93はＯＰＣ対象レイヤー、94はカバレージ・エラーとして抽出された箇所である。
【００９８】
第８の実施形態では、前述したシミュレーションイメージ・ポリゴンとホールとの面積比率をカバレージ検証部で検査することにより、指定した仕様(Spec)を外れた箇所をエラーとして抽出する作業を行う。
【００９９】
上記したようにカバレージ検証部を備えることにより、パターンの短絡(Short)/開放(Open)の危険箇所の検証と併せて、ホールのカバレージを検証することが可能になる。
【０１００】
＜第９の実施形態＞
第９の実施形態は、特定の場所を詳細に検証することができることを特徴とするものであり、第１の実施形態で説明したマスクパターン検証装置において、詳細に検査したい箇所を指定する検査対象領域の指定を行うセグメント抽出部112を具備している。
【０１０１】
図１８（ａ）、（ｂ）は、第９の実施形態におけるＯＰＣ検証処理の二例を示すフローチャートであり、図２に示した検証処理フローと同じである。
【０１０２】
図１８（ｂ）の検証処理フローでは、図１８（ａ）に示した検証処理フローに加えて、検査対象領域の指定作業を行っている。
【０１０３】
図１９は、図１８（ｂ）の検証処理フローにおける検査対象領域の指定作業を示している。これによれば、検査対象領域は、ユーザ（検証者、設計者、プロセス管理者など）がポリゴンまたは座標として領域を指定する場合と、予め危険と予測される箇所をデータベース(Data Base: DB)化し、入力データとのパタンマッチングを行うことによって、検査領域を抽出する場合とがある。
【０１０４】
図２０（ａ）、（ｂ）は、第９の実施形態における検査対象領域の指定処理の一例を示している。
【０１０５】
図１９に示したように検査対象領域が抽出された後は、その領域のみを検査する場合と、図２０（ａ）、（ｂ）に示すように、その領域のみを細かいセグメントに分割し、それ以外の領域を粗いセグメント分割する場合とがある。
【０１０６】
上記したように詳細に検査したい箇所を指定する検査対象領域の指定を行うセグメント抽出部を具備することにより、検証において無駄な作業を排除し、高速に検証し、手早く危険箇所を抽出することが可能になる。
【図面の簡単な説明】
【０１０７】
【図１】本発明の第１の実施形態に係るマスクパターン検証システムの構成の一例を示すブロック図。
【図２】図１のマスクパターン検証装置におけるＯＰＣ検証処理の全体的なフローの一例を示すフローチャート図。
【図３】図２中のセグメント抽出処理の一例を示すフローチャート図。
【図４】図２中のセグメント抽出処理（エッジ分割およびシミュレーション・ポイントの設置）についてＯＰＣ時およびＯＰＣ検証時における一例を示す図。
【図５】本発明の第２の実施形態におけるエッヂ分割とシミュレーション・ポイントとウェハーイメージ形状との相関関係の一例を示す図。
【図６】図２中の光学的ズレ量の計算処理を行うための光強度計算処理の一例を示すフローチャート図。
【図７】本発明の第３の実施形態におけるシミュレーション・ポイントの移動量を説明するために示す図。
【図８】図１中のシミュレーションイメージ・ポリゴン生成部によるシミュレーションイメージ・ポリゴンの生成処理の一例を示すフローチャート図および図１中のエラー箇所抽出処理部によるエラー箇所抽出処理の一例を示すフローチャート図。
【図９】図８（ｂ）中のエラー箇所抽出フィルター処理の他の例を示すフローチャート図。
【図１０】図８（ｂ）中のエラー箇所抽出フィルター処理のさらに他の例を示すフローチャート図。
【図１１】図８（ｂ）中のエラー箇所抽出フィルター処理のさらに他の例を示すフローチャート図。
【図１２】図９の検証処理フローにおけるエラー箇所抽出処理の一例を示す図。
【図１３】本発明の第４の実施形態におけるＯＰＣ検証処理の一例を示すフローチャート図。
【図１４】本発明の第５の実施形態におけるエラー箇所と擬似エラー箇所の一例を示す図。
【図１５】本発明の第６の実施形態におけるＯＰＣ検証処理の二例を示すフローチャート図。
【図１６】本発明の第７の実施形態におけるＯＰＣ検証処理の一例を示すフローチャート図。
【図１７】本発明の第８の実施形態におけるカバレージ検証部によるホールに対するカバレージ検証処理の一例を示す図。
【図１８】本発明の第９の実施形態におけるＯＰＣ検証処理の二例を示すフローチャート図。
【図１９】図１８（ｂ）の検証処理フローにおける検査対象領域の指定作業を示す図。
【図２０】本発明の第９の実施形態における検査対象領域の指定処理の一例を示す図。
【図２１】従来のマスクパターン検証システムの構成の一例を示すブロック図。
【図２２】図２１のＯＰＣ検証システムにおけるＯＰＣ検証処理の全体間的なフローを示すフローチャート図。
【図２３】図２２中の計算対象となるセグメントの抽出処理（Segment 抽出処理）のフローを示すフローチャート図。
【図２４】図２３のフローにおけるセグメント抽出処理（エッジ分割およびシミュレーション・ポイントの設置）についてＯＰＣ時およびＯＰＣ検証時における一例を示す図。
【図２５】図２３の処理フローにおけるセグメント処理の一例を示す図。
【図２６】図２２中の光学的ズレ量の計算処理を行うための光強度計算処理のフローを示すフローチャート図。
【図２７】図２２中の検証処理フローにおけるエラー箇所抽出処理のフローの一例を示すフローチャート図。
【図２８】図２２の検証処理フローにおけるエラー箇所抽出処理のフローの他の例を示すフローチャート図。
【図２９】図２４に示したエッジの分割方式およびシミュレーション・ポイントの設置方法において危険箇所を取り逃がしてしまうおそれがあることを示す図。
【図３０】図２３の処理におけるエッヂ分割とシミュレーション・ポイントとウェハーイメージ形状との相関関係の一例を示す図。
【図３１】図２８のエラー箇所抽出処理を行った場合のエラー箇所抽出状況を示す図。
【図３２】図２８のエラー箇所抽出処理を行った場合のエラー箇所と擬似エラー箇所の一例を示す図。
【図３３】従来の高精度ＯＰＣ処理およびその検証処理を行うためのフローチャートおよび構成の一例を示す図。
【符号の説明】
【０１０８】
110 …マスクパターン検証装置、入力部、出力部、111 …モデルベース検証装置、112 …セグメント抽出部、113 …光学的ズレ量計算部、114 …シミュレーションイメージ・ポリゴン生成部、115 …エラー箇所抽出部、112a…検査対象領域の指定手段、112b…エッジの分割手段、112c…シミュレーション・ポイントの設置手段、113a…シミュレーション・ポイントの移動手段、113b…光強度の計算手段、113c…光学的ズレ量の計算手段。
【図１】
2005250360.tif 000003
【図２】
2005250360.tif 000004
【図３】
2005250360.tif 000005
【図４】
2005250360.tif 000006
【図５】
2005250360.tif 000007
【図６】
2005250360.tif 000008
【図７】
2005250360.tif 000009
【図８】
2005250360.tif 000010
【図９】
2005250360.tif 000011
【図１０】
2005250360.tif 000012
【図１１】
2005250360.tif 000013
【図１２】
2005250360.tif 000014
【図１３】
2005250360.tif 000015
【図１４】
2005250360.tif 000016
【図１５】
2005250360.tif 000017
【図１６】
2005250360.tif 000018
【図１７】
2005250360.tif 000019
【図１８】
2005250360.tif 000020
【図１９】
2005250360.tif 000021
【図２０】
2005250360.tif 000022
【図２１】
2005250360.tif 000023
【図２２】
2005250360.tif 000024
【図２３】
2005250360.tif 000025
【図２４】
2005250360.tif 000026
【図２５】
2005250360.tif 000027
【図２６】
2005250360.tif 000028
【図２７】
2005250360.tif 000029
【図２８】
2005250360.tif 000030
【図２９】
2005250360.tif 000031
【図３０】
2005250360.tif 000032
【図３１】
2005250360.tif 000033
【図３２】
2005250360.tif 000034
【図３３】
2005250360.tif 000035