(57)【要約】【課題】  本発明は、水平出力信号のｄｕｔｙ比を切り換えることで、テレビの電源投入時に、ｄｕｔｙの広い、且つ、高い周波数の水平出力信号を出力する水平出力信号発生回路を提供する。【解決手段】  本発明の水平出力信号発生回路は、電流または電圧に基づき発振信号を生成する水平発振回路（ＨＶＣＯ）１と、発振信号を調整する制御信号を生成する発振周波数調整回路２と、この制御信号をＨＶＣＯ１に与える電流または電圧を調整する信号に変換するＤ／Ａコンバータ（ＤＡＣ）３と、発振周波数調整回路２の制御信号に基づき水平出力信号のｄｕｔｙ比を切り換える制御を行うｄｕｔｙ切換制御回路６と、発振信号をｄｕｔｙ切換制御回路６の制御に基づき分周する水平出力処理回路４と、水平出力処理回路４の出力を所望の周波数に変換して水平出力信号を生成する水平出力回路５とを備える。【選択図】  図１ 
2005080083.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に基づいて発振信号を生成し出力する水平発振回路と、
基準周波数と前記発振信号の発振周波数とを比較し、制御信号を出力する発振周波数調整回路と、
前記制御信号に基づき、可変電流源を制御するＤ／Ａコンバータと、
前記発振周波数調整回路の制御信号に基づき、ｄｕｔｙ制御信号を出力するｄｕｔｙ切換制御回路と、
前記水平発振回路の発振信号が入力され、前記ｄｕｔｙ制御信号に基づき、前記発振信号を分周して所望の一水平周期の出力信号を出力する水平出力処理回路と、
前記水平出力処理回路からの出力信号を入力し、所望の周波数の水平出力信号を出力する水平出力回路と
を具備することを特徴とする水平出力信号発生回路。
【請求項２】
前記水平発振回路は、電源投入時高い周波数で発振することを特徴とする請求項１に記載の水平出力信号発生回路。
【請求項３】
前記ｄｕｔｙ制御信号は、ハイレベル期間が広くなるような第１のｄｕｔｙ制御信号と、ハイレベル期間が狭くなるような第２のｄｕｔｙ制御信号を切り換えて出力することで、前記水平出力処理回路の出力信号を所望の一水平周期にして出力することを特徴とする請求項１に記載の水平出力信号発生回路。
【請求項４】
前記ｄｕｔｙ切換制御回路は、電源投入時には第１のｄｕｔｙ制御信号を出力することを特徴とする請求項３に記載の水平出力信号発生回路。
【請求項５】
前記ｄｕｔｙ切換制御回路は電源投入後、周波数の調整が終了したら第２のｄｕｔｙ制御信号を出力することを特徴とする請求項４に記載の水平出力信号発生回路。
【請求項６】
前記ｄｕｔｙ切換制御回路は、ｄｕｔｙを切り換えるとき、狭いロウレベル期間と狭いハイレベル期間がつながるようにｄｕｔｙ制御信号を出力することを特徴とする請求項５に記載の水平出力信号発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビ受信機の水平偏向に用いる水平出力信号発生回路に関する。
【背景技術】
【０００２】
図４は、テレビ受信機の水平偏向回路の回路図である。水平偏向回路は、テレビの水平偏向部を駆動するための信号を発生する。図４において、トランジスタＱ１のベースにＩＣから出力される水平出力信号が水平出力端子を介して供給され、トランジスタＱ２によりフライバック・トランスを介してテレビの水平偏向部を駆動する。
【０００３】
図５に、従来の水平出力信号を発生させるＩＣ内部の水平出力信号発生回路のブロック図を示す。水平発振回路（ＨＶＣＯ）１は、電流Ｉｈｖｃｏにより自己発振する発振器で、このＨＶＣＯ１の発振信号に基づいて水平出力信号を生成している。電流Ｉｈｖｃｏは固定電流ではあるが、水平出力信号発生回路のＩＣを構成する素子のバラツキによりその電流値は変わるため、発振周波数調整回路２によりＨＶＣＯ１の発振周波数を検出し、素子バラツキによる発振周波数のズレをＤ／Ａコンバータ（ＤＡＣ）３で可変電流源の電流Ｉｄａｃ（＋）及びＩｄａｃ（−）を制御することで調整している。
【０００４】
このＤＡＣ３による発振周波数の制御範囲を図６に示す。図６（ａ）に示すように、ＩＣの素子バラツキをカバーできる範囲を設定している。例えば、検出した発振周波数が所望の周波数より低いとき、すなわち、発振周波数調整回路２からの制御信号がｍａｘの時は、必ず通常状態よりも高い周波数でＨＶＣＯ１が発振するように設定している。一方、検出した発振周波数が所望の周波数より高いとき、すなわち、発振周波数調整回路２からの制御信号がｍｉｎの時は、低い周波数でＨＶＣＯ１が発振するように設定している。（特許文献１）
図６に示した実線は所望の素子のとき、実線より上の鎖線は素子バラツキがプラスのとき、実線より下の鎖線は素子バラツキがマイナスのとき、の発振周波数と制御信号の関係を表している。
【０００５】
図４の水平偏向回路において、ＩＣから供給される水平出力信号の周波数が低いとパルスのロウ（Ｌｏｗ）レベル期間にトランジスタＱ２がオンし続け、破壊してしまう場合がある。特に電源投入時にはＩＣからの水平出力信号が定常状態で安定するまでに至っておらず、通常よりも低い周波数で出力される場合が多い。そこで、従来は電源投入時においては通常よりも高い周波数の水平出力信号をＩＣから出力し、トランジスタＱ２が破壊しないようにしていた。
【０００６】
従来においては、電源投入時には制御信号ｍａｘを初期値としてＤＡＣ３を制御し、ＨＶＣＯ１を発振させ、高い周波数の水平出力信号を得ていた。
【特許文献１】特開２０００−１６５７００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、ＩＣからの水平出力信号の周波数が高すぎると、図４で示したトランジスタＱ２のコレクタ電圧が０Ｖに下がりきらないうちに、トランジスタＱ２のベース電圧が立ち上がり、トランジスタＱ２が瞬間的にオンするため、トランジスタの安全動作領域をオーバーし、破壊に至るという問題が発生してしまう。図７は、水平出力信号の周波数が高すぎる場合における図４の各部の波形を示したものである。
【０００８】
図５で示した従来の水平出力信号発生回路では、電源投入時制御信号ｍａｘでＤＡＣ３を制御した時のＨＶＣＯ１の発振周波数も、図６で示すようにＩＣの素子バラツキに依存するためそのバラツキ方によっては非常に高い周波数の水平出力信号となることがあり、図７のような状態で水平出力トランジスタＱ２を破壊してしまうという問題があった。
【０００９】
一方、制御信号ｍａｘ時の周波数を高すぎないように回路を設計した場合、図６（ｂ）に示すように素子バラツキ補正範囲が狭くなり、ＤＡＣ３を制御する範囲が狭くなるという問題がある。
【００１０】
本発明の目的は、テレビの電源投入時から水平出力が安定するまで、水平出力信号のｄｕｔｙ比を換えることで、水平出力トランジスタが安全動作領域をオーバーして破壊されることを回避することである。
【課題を解決するための手段】
【００１１】
この発明による水平出力信号発生回路は、入力信号に基づいて発振信号を生成し出力する水平発振回路と、基準周波数と前記発振信号の発振周波数とを比較し、制御信号を出力する発振周波数調整回路と、前記制御信号に基づき、可変電流源を制御するＤ／Ａコンバータと、前記発振周波数調整回路の制御信号に基づき、ｄｕｔｙ制御信号を出力するｄｕｔｙ切換制御回路と、前記水平発振回路の発振信号が入力され、前記ｄｕｔｙ制御信号に基づき、前記発振信号を分周して所望の一水平周期の出力信号を出力する水平出力処理回路と、前記水平出力処理回路からの出力信号を入力し、所望の周波数の水平出力信号を出力する水平出力回路とを具備することを特徴としている。
【発明の効果】
【００１２】
本発明の水平出力信号発生回路によれば、テレビの電源投入時に水平出力信号のｄｕｔｙを切り換える、すなわち、通常動作時に比べ電源投入時のｄｕｔｙを広くとる（ハイレベル期間）ことで、水平偏向回路の水平出力トランジスタが安全動作領域をオーバーして破壊することを回避することができる。
【００１３】
また、本発明の水平出力信号発生回路によれば、素子バラツキ補正範囲を狭めること無く、高い周波数の水平出力信号を出力できる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照しながら本発明の実施の形態について説明する。
【実施例１】
【００１５】
図１は、本発明における水平出力信号発生回路のブロック図である。電流または電圧に基づき発振信号を生成する水平発振回路（ＨＶＣＯ）１と、発振信号を調整する制御信号を生成する発振周波数調整回路２と、この制御信号をＨＶＣＯ１に与える電流または電圧を調整する信号に変換するＤ／Ａコンバータ（ＤＡＣ）３と、発振周波数調整回路２の制御信号に基づき水平出力信号のｄｕｔｙ比を切り換える制御を行うｄｕｔｙ切換制御回路６と、発振信号をｄｕｔｙ切換制御回路６の制御に基づき分周する水平出力処理回路４と、水平出力処理回路４の出力を所望の周波数に変換して水平出力信号を生成する水平出力回路５とを備える。
【００１６】
次に、水平出力信号発生回路の動作について説明する。尚、ここではＨＶＣＯ１に電流を与えた場合について説明する。ＨＶＣＯ１に、電圧源Ｖｃｃに接続された電流源から電流Ｉｈｖｃｏが供給される。ＨＶＣＯ１は、供給された電流Ｉｈｖｃｏに基づき発振し、発振信号を出力する。発振信号は、発振周波数調整回路２および水平出力回路４に供給される。
【００１７】
水平出力処理回路４は、発振信号を所望の一水平周期で分周し、出力する。水平出力処理回路４から出力された信号ＨＯＵＴは、水平出力回路５に供給される。水平出力回路５は、水平出力信号を生成し、出力する。
【００１８】
発振周波数調整回路２は、ＨＶＣＯ１の発振周波数が所望の周波数にあるかを検出し、所望の周波数（基準周波数）からのズレをデジタル値の制御信号としてＤ／Ａコンバータ（ＤＡＣ）３に供給する。例えば発振周波数調整回路２は、ＨＶＣＯ１の発振周波数が所望の周波数よりも高い（ｍｉｎ）、低い（ｍａｘ）、合致（ｃｅｎｔｅｒ）の制御信号を出力する。ＤＡＣ３は、発振周波数調整回路２からの制御信号をアナログ変換し、可変電流源の制御を行う。可変電流源に流れる電流Ｉｄａｃ（＋）およびＩｄａｃ（−）の電流量を調整することにより電流Ｉｈｖｃｏを制御し、ＨＶＣＯ１の発振信号が所望の周波数になるようにする。
【００１９】
尚、電源投入時に出力される水平出力信号は高い周波数にて出力する必要があるため、電源投入時にはあらかじめＤＡＣ３は制御信号ｍａｘで制御されるように設定してある。つまり、ＤＡＣ３は、電源投入時から安定するまでは、発振周波数の高い状態から可変電流Ｉｄａｃ（＋）およびＩｄａｃ（−）を調整し始め、徐々に所望の周波数範囲へと調整していく。
【００２０】
また、発振周波数調整回路２は、制御信号によりｄｕｔｙ切換制御回路６を制御する。ｄｕｔｙ切換制御回路６への制御信号は、電源投入時から発振信号が最初に安定する（ｃｅｎｔｅｒ状態）までの間出力される。ｄｕｔｙ切換制御回路６は、制御信号に基づいて水平出力処理回路４のｄｕｔｙを切り換えるｄｕｔｙ制御信号ＨＲを出力する。水平出力処理回路４は、このｄｕｔｙ制御信号ＨＲの立下りに同期して、出力信号ＨＯＵＴを出力する。本発明は、このｄｕｔｙ制御信号ＨＲの切り換えタイミングを制御することで、水平出力処理回路４の出力信号ＨＯＵＴのｄｕｔｙを切り換えている。
【００２１】
ここで、ｄｕｔｙの切り換え動作について説明する。発振信号の発振周波数が所望の周波数よりも高いとき、発振周波数調整回路２はｄｕｔｙ切換制御回路６に対してハイレベルの制御信号を出力する。このときｄｕｔｙ切換制御回路６は、水平処理回路４における出力信号ＨＯＵＴのハイレベル期間のｄｕｔｙが広くなるようなｄｕｔｙ制御信号ＨＲを出力する。水平出力処理回路４は、このｄｕｔｙ制御信号ＨＲの立下りに同期した出力信号ＨＯＵＴを出力する。
【００２２】
発振信号の発振周波数が所望の周波数となったとき、発振周波数調整回路２からの制御信号はハイレベルからロウレベルとなる。このとき、水平出力処理回路４のｄｕｔｙ比を切り換える制御を行う。すなわちハイレベル期間のｄｕｔｙが狭くなるようなｄｕｔｙ制御信号ＨＲを出力する。このｄｕｔｙ制御信号ＨＲの立下りに同期し、水平出力処理回路４は、ハイレベル期間が狭い一水平周期の出力信号ＨＯＵＴを生成し出力する。
【００２３】
図２は、本発明におけるｄｕｔｙ比の切り換えのタイミングを示した図である。このタイミング図では、一水平周期のｄｕｔｙ比を６０％−４０％としている。電源投入時からＨＶＣＯ１の自動調整が完了するまで、すなわち初めに所望の発振周波数になるまで、水平出力処理回路４の出力信号ＨＯＵＴのハイレベル期間は６０％と広いｄｕｔｙである。一方、電源投入からＨＶＣＯ１の自動調整が完了したら、すなわち初めに所望の発振周波数になったら、ハイレベル期間は通常のｄｕｔｙ（ここでは４０％のｄｕｔｙ）となる。
【００２４】
ｄｕｔｙ制御信号ＨＲの生成については例えば、ｄｕｔｙ切換制御回路６において、ｄｕｔｙが広くなるようなｄｕｔｙ制御信号ＨＲ１と狭くなるようなＨＲ２の２通りのｄｕ
ｔｙ制御信号を用意しておき、スイッチで切り換えるようにすればよい。尚、ｄｕｔｙの切換タイミングについては、４０％のロウレベル期間後に４０％のハイレベル期間となるようにするのが望ましい。
【００２５】
図３は、本発明の水平出力信号発生回路を用いた場合における電源投入時の、図４の各部の波形を示したものである。本発明においては、水平出力信号の発振周波数が高くてもハイレベル期間のｄｕｔｙを広く取っているため、トランジスタＱ２のコレクタ電圧が０Ｖに下がりきらないうちに、トランジスタＱ２のベース電圧が立ち上がることはない。
【００２６】
本発明によれば、電源投入時の水平出力信号のｄｕｔｙを広くしているため、水平偏向回路のトランジスタＱ２の安全動作領域をオーバーして破壊となることを回避できる。また、ＨＶＣＯ１の発振周波数を低めに抑える必要がないので、素子バラツキ補正範囲を広く設定することができ、ＤＡＣ３を制御する範囲が狭くならない。
【図面の簡単な説明】
【００２７】
【図１】本発明における水平出力信号発生回路のブロック図
【図２】本発明におけるｄｕｔｙ比の切り換えのタイミングを示した図
【図３】本発明の水平出力信号発生回路を用いた場合における図４の各部の波形を示した図
【図４】テレビ受信機の水平出力回路の回路図
【図５】従来における水平出力信号発生回路のブロック図
【図６】ＤＡＣによる発振周波数の制御範囲を示した図
【図７】従来の水平出力信号発生回路において、高い発振周波数が与えられた場合の図４における各部の波形を示した図
【符号の説明】
【００２８】
１・・・水平発振回路
２・・・発振周波数調整回路
３・・・Ｄ／Ａコンバータ
４・・・水平出力処理回路
５・・・水平出力回路
６・・・ｄｕｔｙ切換制御回路
ＨＲ・・・ｄｕｔｙ制御信号
【図１】
2005080083.tif 000003
【図２】
2005080083.tif 000004
【図３】
2005080083.tif 000005
【図４】
2005080083.tif 000006
【図５】
2005080083.tif 000007
【図６】
2005080083.tif 000008
【図７】
2005080083.tif 000009