(57)【要約】【課題】ＳＴＩ構造を有するトランジスタ素子、特に高耐圧トランジスタ素子のＳＴＩ端部でのゲート絶縁層のシニングを防止し、なおかつ大幅な工程を追加することなくその構造を形成することができる半導体装置の製造方法を提供する【解決手段】トレンチ絶縁層２を形成した後に局所酸化用窒化シリコン層４を形成すると、局所酸化用窒化シリコン層４も、その窪み近傍でシニングが生じる。次に、熱酸化法を行うと局所酸化用窒化シリコン層がシニングした部分の下方のみが酸化され、局所酸化シリコン層５が形成される。その後、ゲート絶縁層８を形成する部分に形成された余分な層を除去し、熱酸化法によりゲート絶縁層８を形成する。【選択図】図２
2005217014.tif 000002
【特許請求の範囲】
【請求項１】
半導体層にトレンチ絶縁層を形成するトレンチ絶縁層形成工程と、
前記半導体層上に犠牲酸化層を形成する犠牲酸化層形成工程と、
前記半導体層上に前記トレンチ絶縁層端部にのみ酸化シリコン層を形成するための局所酸化用層を形成する局所酸化用層形成工程と、
前記半導体層を熱酸化してトレンチ絶縁層端部近傍のみを酸化する局所酸化シリコン層形成工程と、
前記半導体層上にゲート絶縁層形成用のマスクとする窒化シリコン層を形成するマスク用窒化シリコン層形成工程と、
前記半導体層上にフォトリソグラフィー法により前記ゲート絶縁層を形成する部分を開口するようにフォトレジストをパターン形成するレジストパターン形成工程と、
前記ゲート絶縁層を形成する部分の前記マスク用窒化シリコン層、前記局所酸化用層及び前記犠牲酸化層をエッチング法により除去するゲート絶縁層形成領域形成工程と、
前記半導体層上に熱酸化法によりゲート絶縁層を形成するゲート絶縁層形成工程と、
を備えた半導体装置の製造方法。
【請求項２】
半導体層にトレンチ絶縁層を形成するトレンチ絶縁層形成工程と、
前記半導体層上に犠牲酸化層を形成する犠牲酸化層形成工程と、
前記半導体層上にゲート絶縁層形成用のマスクとする窒化シリコン層を形成するマスク用窒化シリコン層形成工程と、
前記半導体層上にフォトリソグラフィー法によりゲート絶縁層を形成する部分を開口するようにフォトレジストをパターン形成するレジストパターン形成工程と、
前記ゲート絶縁層を形成する部分の前記マスク用窒化シリコン層及び前記犠牲酸化層をエッチング法により除去するゲート絶縁層形成領域形成工程と、
前記半導体層上に前記トレンチ絶縁層端部にのみ酸化シリコン層を形成するようにするための局所酸化用窒化シリコン層を形成する局所酸化用層形成工程と、
前記半導体層を熱酸化してトレンチ絶縁層端部近傍のみを酸化する局所酸化シリコン層形成工程と、
前記半導体層上の局所酸化用層を除去する局所酸化用層除去工程と、
前記半導体層上に熱酸化法によりゲート絶縁層を形成するゲート絶縁層形成工程と、
を備えた半導体装置の製造方法。
【請求項３】
半導体層内に、高耐圧トランジスタ形成領域と低電圧駆動トランジスタ形成領域とを分離する素子分離領域、及び前記高耐圧トランジスタ形成領域に電界緩和用のトレンチ絶縁層を形成するトレンチ絶縁層形成工程と、
前記半導体層上に犠牲酸化層を形成する犠牲酸化層形成工程と、
前記半導体層上に前記トレンチ絶縁層端部にのみ酸化シリコン層を形成するようにするための局所酸化用窒化シリコン層を形成する局所酸化用層形成工程と、
前記半導体層を熱酸化してトレンチ絶縁層端部近傍のみを酸化する局所酸化シリコン層形成工程と、
前記半導体層上にゲート絶縁層形成用のマスクとする窒化シリコン層を形成するマスク用窒化シリコン層形成工程と、
前記半導体層上にフォトリソグラフィー法により前記ゲート絶縁層を形成する部分を開口するようにフォトレジストをパターン形成するレジストパターン形成工程と、
前記ゲート絶縁層を形成する部分の前記マスク用窒化シリコン層、前記局所酸化用層及び前記犠牲酸化層をエッチング法により除去するゲート絶縁層形成領域形成工程と、
前記半導体層上に熱酸化法によりゲート絶縁層を形成するゲート絶縁層形成工程と、
を備えた半導体装置の製造方法。
【請求項４】
半導体層内に、高耐圧トランジスタ形成領域と低電圧駆動トランジスタ形成領域とを分離する素子分離領域、及び前記高耐圧トランジスタ形成領域に電界緩和用のトレンチ絶縁層を形成する電界緩和用トレンチ絶縁層形成工程と、
前記半導体層上に犠牲酸化層を形成する犠牲酸化層形成工程と、
前記半導体層上にゲート絶縁層形成用のマスクとする窒化シリコン層を形成するマスク用窒化シリコン層形成工程と、
前記半導体層上にフォトリソグラフィー法によりゲート絶縁層を形成する部分を開口するようにフォトレジストをパターン形成するレジストパターン形成工程と、
前記ゲート絶縁層を形成する部分の前記マスク用窒化シリコン層及び前記犠牲酸化層をエッチング法により除去するゲート絶縁層形成領域形成工程と、
前記半導体層上に前記トレンチ絶縁層端部にのみ酸化シリコン層を形成するための局所酸化用層を形成する局所酸化用層形成工程と、
前記半導体層を熱酸化してトレンチ絶縁層端部近傍のみを酸化する局所酸化シリコン層形成工程と、
前記半導体層上の局所酸化用窒化シリコン層を除去する局所酸化用層除去工程と、
前記半導体層上に熱酸化法によりゲート絶縁層を形成するゲート絶縁層形成工程と、
を備えた半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれか一項に記載の半導体装置の製造方法であって、
前記局所酸化用層は窒化シリコン層である半導体装置の製造方法。
【請求項６】
請求項１乃至５のいずれか一項に記載の半導体装置の製造方法であって、
前記局所酸化用窒化シリコン層の厚みは、５ｎｍ以上２０ｎｍ以下である半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置の製造方法に関し、より具体的には、ＳＴＩ（Shallow Trench Isolation）構造を有するトランジスタ素子、特に高耐圧トランジスタ素子のゲート絶縁層の形成方法に関する。
【背景技術】
【０００２】
近年、トランジスタ素子の微細化の要求に伴い、そのトランジスタ等の素子分離法はＬＯＣＯＳ（Local Oxidation of Silicon）構造からＳＴＩ構造が採用されることが多くなってきている。また、高耐圧トランジスタ素子においては、使用時に強力な電界がかかるため、電界緩和層をＬＯＣＯＳ構造で形成していたが、その電界緩和層もＳＴＩ構造を採用することが多くなっている。
【０００３】
ＳＴＩ構造の形成は、半導体層にトレンチを形成し、その中に絶縁性の材料を埋め込んでトレンチ絶縁層を形成する。その形成工程ではＣＭＰ（Chemical Mechanical Polishing）法やウェットエッチング法を用いているために、トレンチ絶縁層とトランジスタ形成領域との境界の端部においてディッシング、エロージョンあるいはオーバーエッチング等により窪みが生じやすい。
【０００４】
高耐圧トランジスタでは、電界緩和用のトレンチ絶縁層の上部にゲート絶縁層を形成する構造とする場合が多いが、そのトレンチ絶縁層の端部に生じる窪みの部分上のゲート絶縁層が薄層化する、いわゆるシニング（Thinning）が発生する。シニングが発生すると、その部分のゲート絶縁層にトランジスタ駆動時に電界集中が発生し、絶縁破壊か層そのものが破壊される可能性が高くなる。
【０００５】
そこで、例えば、特許文献１では、ＳＴＩのトレンチ絶縁層端部にＬＯＣＯＳを形成することにより、シニングを防止している。
【０００６】
【特許文献１】特開２００２−２５２３３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、上記のような方法により確かにゲート絶縁層のシニングを防止することができるが、ＳＴＩの端部にＬＯＣＯＳを新たに形成する工程が付加されるので高耐圧トランジスタ形成工程のスループットがかなり低下してしまう。
【０００８】
本発明の目的は、ＳＴＩ構造を有するトランジスタ素子、特に高耐圧トランジスタ素子のＳＴＩ端部でのゲート絶縁層のシニングを防止し、なおかつ大幅な工程を追加することなくその構造を形成することができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は、半導体層にトレンチ絶縁層を形成するトレンチ絶縁層形成工程と、前記半導体層上に犠牲酸化層を形成する犠牲酸化層形成工程と、前記半導体層上に前記トレンチ絶縁層端部にのみ酸化シリコン層を形成するための局所酸化用層を形成する局所酸化用層形成工程と、前記半導体層を熱酸化してトレンチ絶縁層端部近傍のみを酸化する局所酸化シリコン層形成工程と、前記半導体層上にゲート絶縁層形成用のマスクとする絶縁層を形成するマスク用窒化シリコン層形成工程と、前記半導体層上にフォトリソグラフィー法により前記ゲート絶縁層を形成する部分を開口するようにフォトレジストをパターン形成するレジストパターン形成工程と、前記ゲート絶縁層を形成する部分の前記マスク用窒化シリコン層、前記局所酸化用層及び前記犠牲酸化層をエッチング法により除去するゲート絶縁層形成領域形成工程と、前記半導体層上に熱酸化法によりゲート絶縁層を形成するゲート絶縁層形成工程と、を備えたことを要旨とする。
【００１０】
この方法によれば、トレンチ絶縁層とトランジスタ形成領域の端部近傍に窪みが存在する。その部分が後のゲート絶縁層形成の際に、ゲート絶縁層のシニングを発生させる原因となる。トレンチ絶縁層を形成した後に局所酸化用層を形成すると、局所酸化用層も、その窪み近傍でシニングが生じる。次に、熱酸化法により酸化シリコン層の形成を行うと局所酸化用層がシニングした部分の下方のみが酸化される。その後、ゲート絶縁層を形成する部分に形成された余分な層を除去し、熱酸化法によりゲート絶縁層を形成する。事前に、ゲート絶縁層のシニングが生じる部分がすでに酸化されているので均一化された層厚のゲート絶縁層を得ることができる。これにより、高電圧下でのトランジスタ駆動時に、ゲート絶縁層の絶縁破壊等の発生を低減することができる。また、ゲート絶縁層のシニング防止のための追加工程は窒化シリコン層を形成するだけであり大幅な追加工程はないので、従来のシニング防止のための構造形成方法よりも工程を大幅に削減することができる。
【００１１】
また、本発明は、半導体層にトレンチ絶縁層を形成するトレンチ絶縁層形成工程と、前記半導体層上に犠牲酸化層を形成する犠牲酸化層形成工程と、前記半導体層上にゲート絶縁層形成用のマスクとする窒化シリコン層を形成するマスク用窒化シリコン層形成工程と、前記半導体層上にフォトリソグラフィー法によりゲート絶縁層を形成する部分を開口するようにフォトレジストをパターン形成するレジストパターン形成工程と、前記ゲート絶縁層を形成する部分の前記マスク用窒化シリコン層及び前記犠牲酸化層をエッチング法により除去するゲート絶縁層形成領域形成工程と、前記半導体層上に前記トレンチ絶縁層端部にのみ酸化シリコン層を形成するようにするための局所酸化用窒化シリコン層を形成する局所酸化用層形成工程と、前記半導体層を熱酸化してトレンチ絶縁層端部近傍のみを酸化する局所酸化シリコン層形成工程と、前記半導体層上の局所酸化用層を除去する局所酸化用層除去工程と、前記半導体層上に熱酸化法によりゲート絶縁層を形成するゲート絶縁層形成工程と、を備えたことを要旨とする。
【００１２】
この方法によれば、先にゲート絶縁層を形成する部分をフォトリソグラフィー法及びエッチング法で形成する。次に局所酸化用層を形成し、熱酸化法により酸化シリコン層の形成を行うと局所酸化用層の薄層化した部分の下方のみが酸化される。その後、局所酸化用層をドライエッチング法あるいはウェットエッチング法で除去し、ゲート絶縁層を形成する。これにより、均一化された層厚のゲート絶縁層を得ることができる。これにより、高電圧下でのトランジスタ駆動時に、ゲート絶縁層の絶縁破壊等の発生を低減することができる。また、ゲート絶縁層のシニング防止のための追加工程は、局所酸化用層を形成するだけであり大幅な追加工程はないので、従来のシニング防止のための構造形成方法よりも工程を大幅に削減することができる。また、最初にマスク用窒化シリコン層を形成しているので、トレンチ絶縁層の端部における局所酸化の有無をマスク用窒化シリコン層の形成の有無により選択することができる。
【００１３】
また、本発明は、半導体層内に、高耐圧トランジスタ形成領域と低電圧駆動トランジスタ形成領域とを分離する素子分離領域、及び前記高耐圧トランジスタ形成領域に電界緩和用のトレンチ絶縁層を形成するトレンチ絶縁層形成工程と、前記半導体層上に犠牲酸化層を形成する犠牲酸化層形成工程と、前記半導体層上に前記トレンチ絶縁層端部にのみ酸化シリコン層を形成するようにするための局所酸化用窒化シリコン層を形成する局所酸化用層形成工程と、前記半導体層を熱酸化してトレンチ絶縁層端部近傍のみを酸化する局所酸化シリコン層形成工程と、前記半導体層上にゲート絶縁層形成用のマスクとする絶縁層を形成するマスク用窒化シリコン層形成工程と、前記半導体層上にフォトリソグラフィー法により前記ゲート絶縁層を形成する部分を開口するようにフォトレジストをパターン形成するレジストパターン形成工程と、前記ゲート絶縁層を形成する部分の前記マスク用窒化シリコン層、前記局所酸化用層及び前記犠牲酸化層をエッチング法により除去するゲート絶縁層形成領域形成工程と、前記半導体層上に熱酸化法によりゲート絶縁層を形成するゲート絶縁層形成工程と、を備えたことを要旨とする。
【００１４】
この方法によれば、高耐圧トランジスタの形成において、電界緩和層をＳＴＩ構造で形成した場合、少なくとも電界緩和層の一部にゲート絶縁層を形成する。したがって、局所酸化用層を形成し、熱酸化法によりトレンチ絶縁層の端部近傍のみに酸化シリコン層を形成することにより、ゲート絶縁層形成時にゲート絶縁層を均一に形成することができる。
【００１５】
また、本発明は、半導体層内に、高耐圧トランジスタ形成領域と低電圧駆動トランジスタ形成領域とを分離する素子分離領域、及び前記高耐圧トランジスタ形成領域に電界緩和用のトレンチ絶縁層を形成するトレンチ絶縁層形成工程と、前記半導体層上に犠牲酸化層を形成する犠牲酸化層形成工程と、前記半導体層上にゲート絶縁層形成用のマスクとする絶縁層を形成するマスク用窒化シリコン層形成工程と、前記半導体層上にフォトリソグラフィー法によりゲート絶縁層を形成する部分を開口するようにフォトレジストをパターン形成するレジストパターン形成工程と、前記ゲート絶縁層を形成する部分の前記マスク用窒化シリコン層及び前記犠牲酸化層をエッチング法により除去するゲート絶縁層形成領域形成工程と、前記半導体層上に前記トレンチ絶縁層端部のみに酸化シリコン層を形成するようにするための局所酸化用層を形成する局所酸化用層形成工程と、前記半導体層を熱酸化してトレンチ絶縁層端部近傍のみを酸化する局所酸化シリコン層形成工程と、前記半導体層上の局所酸化用窒化シリコン層を除去する局所酸化用層除去工程と、前記半導体層上に熱酸化法により形成するゲート絶縁層形成工程とを備えたことを要旨とする。
【００１６】
この方法によれば、高耐圧トランジスタの形成において、電界緩和層をＳＴＩ構造で形成した場合、少なくとも電界緩和層の一部にはゲート絶縁層を形成する。したがって、局所酸化用層を形成し、熱酸化法によりトレンチ絶縁層の端部近傍のみに酸化シリコン層を形成することにより、ゲート絶縁層形成時にゲート絶縁層を均一に形成することができる。また、高耐圧トランジスタ素子と低電圧駆動トランジスタ素子とが混在する場合、最初にマスク用窒化シリコン層を形成しているので、電界緩和層としてのトレンチ絶縁層の端部は局所酸化を行い、一方、素子分離用トレンチ絶縁層の端部の局所酸化は行わないように、マスク用窒化シリコン層の形成の有無により選択することができる。
【００１７】
また、上記発明において、前記局所酸化用層は窒化シリコン層であることが望ましい。
【００１８】
これによれば、窒化シリコン層もＳＴＩに形成される窪みに対してシニングが起こるので、後の熱酸化による局所酸化による酸化シリコン層を確実に形成することができる。
【００１９】
また、上記発明において、前記局所酸化用窒化シリコン層の厚みは、５ｎｍ以上２０ｎｍ以下であることが望ましい。
【００２０】
局所酸化用窒化シリコン層の厚みが５ｎｍ未満の場合には、熱酸化法により酸化シリコン層を形成する場合、半導体層全面に酸化シリコン層が形成されてしまい、局所酸化したいトレンチ絶縁層の端部近傍が相対的に酸化シリコン層が薄く形成されてしまい、ゲート絶縁層全体の均一化ができなくなる。一方、２０ｎｍを超えて厚く形成された場合には、熱酸化法により酸化シリコン層を形成しようとしても、その窒化シリコン層が厚すぎて酸化シリコン層を形成することができない。したがって、局所酸化用窒化シリコン層の厚みは５ｎｍ以上２０ｎｍ以下がよい。
【発明を実施するための最良の形態】
【００２１】
（第１の実施形態）
本発明の第１の実施形態を図１から図３を用いて説明する。図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）及び図３（ａ）〜（ｃ）は、本実施形態における半導体装置の製造方法の工程断面図である。
【００２２】
図１（ａ）では、トレンチ絶縁層形成工程について説明する。トレンチの形成は、まず、フォトリソグラフィー法により素子分離領域パターンを形成する。すなわち、シリコン基板１の表面にフォトレジスト層を形成し、露光、現像を行うことによりその素子分離形成領域を決定する。次に、ドライエッチング法により、フォトリソグラフィー工程で形成した領域のパターンに従ってトレンチを形成する。次に、トレンチ絶縁層２をトレンチに埋め込むように形成する。このトレンチ絶縁層２はシリコン酸化層であり、ＨＤＰ−ＣＶＤ（High Density Plasma-Chemical Vapor Deposition）法で形成される。次に、ＣＭＰ法により、余分に形成されたトレンチ絶縁層２の研磨を行い、シリコン基板１の表面を平坦化する。次に、シリコン基板１の表面を清浄化するために、フッ酸系の薬液でウェット処理を行う。このとき、フッ酸系の薬液処理により、トレンチ絶縁層２としての酸化シリコン層の端部がエッチングされて窪み９が形成されてしまう。
【００２３】
なお、高耐圧トランジスタにおいては、トレンチ絶縁層２により電界緩和領域を形成している。また、電界を緩和する範囲を所定の値に調整するためにトレンチ絶縁層２の下にイオン注入法により不純物導入を行っている。
【００２４】
図１（ｂ）では、犠牲酸化層形成工程について説明する。シリコン基板１の表面全面に熱酸化法にて犠牲酸化層３を形成する。犠牲酸化層３は、後のゲート絶縁層８（図３（ｃ）参照）を形成するまで、ゲート絶縁層形成領域のシリコン基板１の表面を保護する働きをする。
【００２５】
図１（ｃ）では、局所酸化用層形成工程について説明する。局所酸化用層として、本実施形態では窒化シリコン層４を使用している。局所酸化用窒化シリコン層４は、シリコン基板１の表面にＣＶＤ法にて形成される。局所酸化用窒化シリコン層４の形成層厚は約１０ｎｍである。ここで、局所酸化用窒化シリコン層４はトレンチ絶縁層２に形成された窪み９の部分でシニングする。本実施形態では、局所酸化用窒化シリコン層４をあえてシニングさせて、次の局所酸化シリコン層の形成を行う。
【００２６】
図２（ａ）では、局所酸化シリコン層形成工程について説明する。局所酸化用窒化シリコン層４が形成されているシリコン基板１を熱酸化すると、窪み９の部分において局所酸化用窒化シリコン層４のシニングが生じている部分は、酸化バリアの働きがなくなるのでその部分のみ酸化され、局所酸化シリコン層５が形成される。その他の部分は、局所酸化用窒化シリコン層４により酸化されない。
【００２７】
図２（ｂ）に局所酸化シリコン層５を形成した部分の拡大図を示す。トレンチ絶縁層２の端部の窪み９は、局所酸化シリコン層５により消滅している。局所酸化シリコン層５はトレンチ絶縁層２の端部の窪み９を消失させ、結果的に犠牲酸化層３とつながるように形成される。
【００２８】
ここで、局所酸化シリコン層５を適切に形成するためには、図１（ｃ）で説明した局所酸化用窒化シリコン層４の形成層厚は５ｎｍ以上２０ｎｍ以下とする。望ましくは７ｎｍ以上１５ｎｍ以下、さらに望ましくは８ｎｍ以上１２ｎｍ以下とする。局所酸化用窒化シリコン層４の形成層厚が薄すぎると、熱酸化法により形成する局所酸化シリコン層５がシリコン基板１の全面に形成されてしまい、局所酸化したいトレンチ絶縁層２の端部の窪み９の近傍に形成される酸化シリコン層が薄くなり、結局ゲート絶縁層全体の均一化ができなくなる。一方、局所酸化用窒化シリコン層４の形成層厚が厚すぎる場合には、局所酸化シリコン層５を形成しようとしても、その局所酸化用窒化シリコン層４が厚すぎて局所酸化シリコン層５を形成することができなくなる。したがって、局所酸化用層としての局所酸化用窒化シリコン層４の形成層厚は、上記の範囲で適切に制御する必要がある。
【００２９】
図２（ｃ）では、マスク用窒化シリコン層形成工程について説明する。シリコン基板１の表面全体にマスク用窒化シリコン層６をＣＶＤ法にて形成する。マスク用窒化シリコン層６の形成層厚は約３０ｎｍである。
【００３０】
図３（ａ）では、レジストパターン形成工程について説明する。フォトリソグラフィ法によりフォトレジスト７のパターン形成を行う。フォトレジスト７は、同図のように局所酸化シリコン層５とトレンチ絶縁層２との境界近傍から、トレンチ絶縁層２上にかけて形成される。したがって、フォトレジスト７がパターン形成により除去された部分はゲート絶縁層を形成する領域となる。
【００３１】
図３（ｂ）では、ゲート絶縁層領域形成工程について説明する。まず、フォトレジスト７をマスクとして、ドライエッチング法によりマスク用窒化シリコン層６及び局所酸化用層としての局所酸化用窒化シリコン層４を除去する。続いて犠牲酸化層３を除去する。その後、フォトレジスト７の剥離を行う。これにより、ゲート絶縁層８（図３（ｃ）参照）を形成したい領域には、シリコン基板１の表面とトレンチ絶縁層２の端部に形成された局所酸化シリコン層５が露出される。一方、トレンチ絶縁層２の上にはマスク用窒化シリコン層６が存在する。なお、上記各層の除去は、ドライエッチング法に限らずウェットエッチング法により除去を行ってもよい。
【００３２】
図３（ｃ）では、ゲート絶縁層形成工程について説明する。シリコン基板１を熱酸化することにより、ゲート絶縁層８としてのシリコン酸化層がマスク用窒化シリコン層６が存在する領域以外の場所に形成される。ゲート絶縁層８の層厚は約１６０ｎｍである。高耐圧トランジスタ素子の場合、ゲート絶縁層従来、シニングが生じていたトレンチ絶縁層２の端部には局所酸化シリコン層５が形成されているので、均一なゲート絶縁層８を得ることができる。ここで、ゲート絶縁層８を形成する際にやはりトレンチ絶縁層２の端部近傍ではゲート絶縁層８の形成速度が遅くなる可能性がある。しかし、熱酸化法によりゲート絶縁層８を形成しているので、トレンチ絶縁層２、局所酸化シリコン層５及びゲート絶縁層８の酸化シリコンが熱拡散により移動することによりゲート絶縁層８が均一化される。
【００３３】
第一の実施形態の効果を以下に記載する。
（１）局所酸化用層としての窒化シリコン層４を形成した後に熱酸化を行うことにより、トレンチ絶縁層２の端部に存在する窪み９により生じていたゲート絶縁層８のシニングする部分に局所酸化シリコン層５を形成することができる。
（２）局所酸化シリコン層５を形成することにより、ゲート絶縁層８を形成する際に、トレンチ絶縁層２の端部の窪み９の近傍に生じていたシニングの発生を低減することができ、均一なゲート絶縁層を得ることができる。
（３）局所酸化用層としての窒化シリコン層４及び局所酸化シリコン層５の形成工程を追加するだけで、ゲート絶縁層８のシニングを低減することができる。すなわち、従来のシニング防止対策のようにフォトリソグラフィ工程等の大幅な工程数を増加させずにシニング対策が達成できる。
（４）ゲート絶縁層８を均一に形成することができることにより、高電圧下で使用する高耐圧トランジスタ等の場合、ゲート絶縁層８の絶縁破壊等の発生を低減することができる。
（５）局所酸化用窒化シリコン層の厚みは、５ｎｍ以上２０ｎｍ以下で形成することにより、局所酸化シリコン層５を所望の部分に確実に形成することができる。したがって、ゲート絶縁層８のシニングを防止することができる。
【００３４】
（第２の実施形態）
本発明の第２の実施形態を図４から図６を用いて説明する。
【００３５】
図４（ａ）は、トレンチ絶縁層形成工程を示している。これは第１の実施形態で説明した図１（ａ）のトレンチ絶縁層形成工程と同様である。
【００３６】
図４（ｂ）は、犠牲酸化層形成工程を示している。これは第１の実施形態で説明した図１（ｂ）の犠牲酸化層形成工程と同様である。
【００３７】
図４（ｃ）は、マスク用窒化シリコン層形成工程を示している。マスク用窒化シリコン層６の形成方法は、第１の実施形態で説明したマスク用窒化シリコン層形成工程と同様である。第１の実施形態では、ここで局所酸化用層としての窒化シリコン層４を形成しているが、本実施形態においてはマスク用窒化シリコン層６を形成している点が相違する。
【００３８】
図５（ａ）は、レジストパターン形成工程を示している。これは、第１の実施形態で説明した図３（ａ）と同様である。このとき、フォトレジスト７の形成パターンにより、トレンチ絶縁層２に後の工程にある局所酸化シリコン層５を形成する領域と、形成しない領域とに分離することができる。
【００３９】
図５（ｂ）では、ゲート絶縁層領域形成工程について説明する。フォトレジスト７をマスクとして、マスク用窒化シリコン層６をドライエッチング法にて除去する。このとき、ドライエッチング法ではなく熱リン酸等を用いたウェットエッチング法によって除去してもよい。本実施形態では、犠牲酸化層３は除去せずそのまま残す。これは、ゲート絶縁層８を形成する直前まで、それを形成するシリコン基板１の表面を保護したいためである。しかし、その後の工程でシリコン基板１の表面が清浄に保たれ、ゲート絶縁層８の形成に影響が生じない場合は、第１の実施形態のように犠牲酸化層３まで除去してもよい。
【００４０】
図５（ｃ）では、局所酸化用層形成工程について説明する。ゲート絶縁層８を形成する領域及び、トレンチ絶縁層２の端部の窪み９では、マスク用窒化シリコン層６が除去されているので、局所酸化用層としての窒化シリコン層４の形成方法は、第１の実施形態で説明した図１（ｃ）と同様である。
【００４１】
図６（ａ）は、局所酸化シリコン層形成工程を示している。これは第１の実施形態で説明した図２（ａ）及び図２（ｂ）の局所酸化シリコン層形成工程と同様である。
【００４２】
図６（ｂ）では、局所酸化用層及び犠牲酸化層除去工程について説明する。局所酸化用層としての窒化シリコン層４と犠牲酸化層３の除去方法は、ドライエッチング法により行う。本実施形態では、局所酸化用層４とマスク用窒化シリコン層６は同じ材料であるので、局所酸化用層としての窒化シリコン層４を除去する方法は、時間管理によるエッチング方法を用いる。窒化シリコン層４の層厚は約１０ｎｍであり、一方、マスク用窒化シリコン層６の層厚は約３００ｎｍであるので、オーバーエッチング量を調整することによりマスク用窒化シリコン層６に悪影響を及ぼすことなく局所酸化用窒化シリコン層４を除去することができる。より安全に局所酸化用窒化シリコン層４を除去するためにはフォトリソグラフィ法を用いて、マスク用窒化シリコン層６の上部にフォトレジスト７を形成してエッチングを行ってもよい。また、エッチング方法はドライエッチング法ではなくウェットエッチング法で行ってもよい。
【００４３】
図６（ｃ）は、ゲート絶縁層形成工程を示している。これは第１の実施形態で説明した図３（ｃ）のゲート絶縁層形成工程と同様である。
【００４４】
本実施形態においては、第１の実施形態と比べ、マスク用窒化シリコン層６の除去と局所酸化用窒化シリコン層４及び犠牲酸化層３の除去を別々に行っていることにより工程数が増加している。しかし、本実施形態においては、高耐圧トランジスタ素子と低電力駆動型トランジスタ素子との混載型の素子を形成する際に以下の点において利点がある。すなわち、低電圧駆動型トランジスタ素子において、ゲート絶縁層８はシリコン基板１上に形成されるので、シニングが発生することはほとんどない。しかし、高耐圧トランジスタ素子において、電界緩和層としてトレンチ絶縁層２を用いた場合にシニングの問題が生じる。シニングを防止するための工程、すなわち局所酸化用層としての窒化シリコン層４の形成工程及び局所酸化シリコン層５の形成工程は、高耐圧トランジスタ素子の製造においては有利に働くが、低電圧駆動型トランジスタ素子の形成にとっては不要な層が形成されることになる可能性が高い。しかし、本実施形態においては、マスク用窒化シリコン層６を局所酸化用層より先に形成しているので、低電圧駆動型トランジスタ素子の形成領域全体を保護する保護層として機能させることができる。したがって、このように高耐圧トランジスタ素子と低電圧駆動型トランジスタ素子が混載する構造を有するものは、プロセスインテグレーションの観点からは、層の除去等の余計なプロセスの発生を未然に防止できる点で有利である。
【００４５】
第２の実施形態でも第１の実施形態と同様の効果（１）〜（５）が得られる。さらに以下の効果も得られる。
（６）最初にマスク用窒化シリコン層６を形成しているので、トレンチ絶縁層２の端部における局所酸化シリコン層５の有無をマスク用窒化シリコン層６の形成の有無により選択することができる。
（７）マスク用窒化シリコン層６を局所酸化用層より先に形成しているので、低電圧駆動型トランジスタ素子の形成領域全体を保護する保護層として機能させることができる。高耐圧トランジスタ素子と低電圧駆動型トランジスタ素子が混載する構造を有するものは、プロセスインテグレーションの観点からは、層の除去等の余計なプロセスの発生を未然に防止できる点で有利である。
【００４６】
本発明の実施形態は上記に限らず、以下のように変形してもよい。
（変形例１）上記実施形態において、犠牲酸化層を形成していたがゲート絶縁層を形成する部分が清浄に保持できるならば犠牲酸化層を形成しなくてもかまわない。
【００４７】
以下、上記実施形態から導き出される技術的思想を記載する。
（１）半導体層にトレンチ絶縁層を形成するトレンチ絶縁層形成工程と、前記半導体層上に前記トレンチ絶縁層端部にのみ酸化シリコン層を形成するための局所酸化用層を形成する局所酸化用層形成工程と、前記半導体層を熱酸化してトレンチ絶縁層端部近傍のみを酸化する局所酸化シリコン層形成工程と、前記半導体層上にゲート絶縁層形成用のマスクとする窒化シリコン層を形成するマスク用窒化シリコン層形成工程と、前記半導体層上にフォトリソグラフィー法により前記ゲート絶縁層を形成する部分を開口するようにフォトレジストをパターン形成するレジストパターン形成工程と、前記ゲート絶縁層を形成する部分の前記マスク用窒化シリコン層、前記局所酸化用層をエッチング法により除去するゲート絶縁層形成領域形成工程と、前記半導体層上に熱酸化法によりゲート絶縁層を形成するゲート絶縁層形成工程と、を備えた半導体装置の製造方法。
（２）半導体層にトレンチ絶縁層を形成するトレンチ絶縁層形成工程と、前記半導体層上にゲート絶縁層形成用のマスクとする窒化シリコン層を形成するマスク用窒化シリコン層形成工程と、前記半導体層上にフォトリソグラフィー法によりゲート絶縁層を形成する部分を開口するようにフォトレジストをパターン形成するレジストパターン形成工程と、前記ゲート絶縁層を形成する部分の前記マスク用窒化シリコン層をエッチング法により除去するゲート絶縁層形成領域形成工程と、前記半導体層上に前記トレンチ絶縁層端部にのみ酸化シリコン層を形成するようにするための局所酸化用窒化シリコン層を形成する局所酸化用層形成工程と、前記半導体層を熱酸化してトレンチ絶縁層端部近傍のみを酸化する局所酸化シリコン層形成工程と、前記半導体層上の局所酸化用層を除去する局所酸化用層除去工程と、前記半導体層上に熱酸化法によりゲート絶縁層を形成するゲート絶縁層形成工程と、を備えた半導体装置の製造方法。
（３）半導体層内に、高耐圧トランジスタ形成領域と低電圧駆動トランジスタ形成領域とを分離する素子分離領域、及び前記高耐圧トランジスタ形成領域に電界緩和用のトレンチ絶縁層を形成するトレンチ絶縁層形成工程と、前記半導体層上に前記トレンチ絶縁層端部にのみ酸化シリコン層を形成するようにするための局所酸化用窒化シリコン層を形成する局所酸化用層形成工程と、前記半導体層を熱酸化してトレンチ絶縁層端部近傍のみを酸化する局所酸化シリコン層形成工程と、前記半導体層上にゲート絶縁層形成用のマスクとする窒化シリコン層を形成するマスク用窒化シリコン層形成工程と、前記半導体層上にフォトリソグラフィー法により前記ゲート絶縁層を形成する部分を開口するようにフォトレジストをパターン形成するレジストパターン形成工程と、前記ゲート絶縁層を形成する部分の前記マスク用窒化シリコン層及び前記局所酸化用層をエッチング法により除去するゲート絶縁層形成領域形成工程と、前記半導体層上に熱酸化法によりゲート絶縁層を形成するゲート絶縁層形成工程と、を備えた半導体装置の製造方法。
（４）半導体層内に、高耐圧トランジスタ形成領域と低電圧駆動トランジスタ形成領域とを分離する素子分離領域、及び前記高耐圧トランジスタ形成領域に電界緩和用のトレンチ絶縁層を形成する電界緩和用トレンチ絶縁層形成工程と、前記半導体層上にゲート絶縁層形成用のマスクとする窒化シリコン層を形成するマスク用窒化シリコン層形成工程と、前記半導体層上にフォトリソグラフィー法によりゲート絶縁層を形成する部分を開口するようにフォトレジストをパターン形成するレジストパターン形成工程と、前記ゲート絶縁層を形成する部分の前記マスク用窒化シリコン層をエッチング法により除去するゲート絶縁層形成領域形成工程と、前記半導体層上に前記トレンチ絶縁層端部にのみ酸化シリコン層を形成するための局所酸化用層を形成する局所酸化用層形成工程と、前記半導体層を熱酸化してトレンチ絶縁層端部近傍のみを酸化する局所酸化シリコン層形成工程と、前記半導体層上の局所酸化用窒化シリコン層を除去する局所酸化用層除去工程と、前記半導体層上に熱酸化法によりゲート絶縁層を形成するゲート絶縁層形成工程と、を備えた半導体装置の製造方法。
【図面の簡単な説明】
【００４８】
【図１】（ａ）〜（ｃ）は、本発明の第１の実施形態における半導体装置の製造工程を示す工程断面図。
【図２】（ａ）〜（ｃ）は、本発明の第１の実施形態における半導体装置の製造工程を示す工程断面図。
【図３】（ａ）〜（ｃ）は、本発明の第１の実施形態における半導体装置の製造工程を示す工程断面図。
【図４】（ａ）〜（ｃ）は、本発明の第２の実施形態における半導体装置の製造工程を示す工程断面図。
【図５】（ａ）〜（ｃ）は、本発明の第２の実施形態における半導体装置の製造工程を示す工程断面図。
【図６】（ａ）〜（ｃ）は、本発明の第２の実施形態における半導体装置の製造工程を示す工程断面図。
【符号の説明】
【００４９】
１…半導体層、２…トレンチ絶縁層、３…犠牲酸化層、４…局所酸化用層としての局所酸化用窒化シリコン層、５…局所酸化シリコン層、６…マスク用窒化シリコン層、７…フォトレジスト、８…ゲート絶縁層、９…窪み。
【図１】
2005217014.tif 000003
【図２】
2005217014.tif 000004
【図３】
2005217014.tif 000005
【図４】
2005217014.tif 000006
【図５】
2005217014.tif 000007
【図６】
2005217014.tif 000008