(57)【要約】【課題】  入力端子からＡ／Ｄ変換器に至る入力線に存在する容量成分に起因する変換誤差を低減する。【解決手段】  レベルシフト回路１４は、入力電圧Ｖ０をＶt1だけ低電位側にシフトし、レベルシフト回路１５は、入力電圧Ｖ０をＶt2だけ高電位側にシフトする。マルチプレクサ１６はシフトした電圧Ｖ１、Ｖ２の何れかを選択してＡ／Ｄ変換器１７に与える。補正モードでは、基準電圧Ｖr1、Ｖr2をレベルシフト回路１４を通してＡ／Ｄ変換した値と、基準電圧Ｖr2、Ｖr3をレベルシフト回路１５を通してＡ／Ｄ変換した値とを補正値として補正データ保持回路１９に保持する。通常モードでは、信号電圧ＶinがＶref／２以上の時にレベルシフト回路１４を通してＡ／Ｄ変換し、Ｖref／２未満の時にレベルシフト回路１５を通してＡ／Ｄ変換する。補正制御回路１８は、補正値を用いてＡ／Ｄ変換値を補正する。【選択図】  図１
2005217870.tif 000002
【特許請求の範囲】
【請求項１】
入力線に印加される変換対象電圧を第１のオフセット電圧だけ低電位側にシフトして出力する第１のレベルシフト回路と、
前記変換対象電圧を第２のオフセット電圧だけ高電位側にシフトして出力する第２のレベルシフト回路と、
前記変換対象電圧が所定の判定しきい値以上である場合には前記第１のレベルシフト回路から出力される電圧を選択し、前記変換対象電圧が前記判定しきい値未満である場合には前記第２のレベルシフト回路から出力される電圧を選択する選択回路と、
この選択回路により選択された電圧を入力し所定の入力電圧範囲の下でＡ／Ｄ変換するＡ／Ｄ変換器と、
前記選択回路の選択状態に応じて前記Ａ／Ｄ変換器から出力されるＡ／Ｄ変換値を補正する補正手段とを備えて構成されていることを特徴とするＡ／Ｄ変換装置。
【請求項２】
基準電圧を生成する基準電圧生成回路と、
入力端子から入力される信号電圧または前記基準電圧を前記入力線に印加するように入力電圧経路を切り替える入力切替回路と、
前記基準電圧を変換対象電圧としてＡ／Ｄ変換する補正モードの場合に、前記Ａ／Ｄ変換器から出力されるＡ／Ｄ変換値を補正値として保持する保持回路とを備え、
前記補正手段は、前記入力端子から入力される信号電圧を変換対象電圧としてＡ／Ｄ変換する通常モードの場合に、前記保持回路に保持されている補正値を用いて前記Ａ／Ｄ変換器から出力されるＡ／Ｄ変換値を補正することを特徴とする請求項１記載のＡ／Ｄ変換装置。
【請求項３】
基準電圧生成回路は、前記判定しきい値以上の電圧範囲および前記判定しきい値以下の電圧範囲においてそれぞれ１つ以上の基準電圧を生成し、
前記入力切替回路は、前記補正モードにおいて、前記基準電圧の何れかを選択的に前記入力線に印加することを特徴とする請求項２記載のＡ／Ｄ変換装置。
【請求項４】
前記選択回路は、前記Ａ／Ｄ変換器の入力電圧範囲の中央値を前記判定しきい値としていることを特徴とする請求項３記載のＡ／Ｄ変換装置。
【請求項５】
基準電圧生成回路は、前記Ａ／Ｄ変換器の入力電圧範囲の最大値、中央値、最小値に等しい基準電圧を生成し、
前記選択回路は、前記補正モードにおいて、前記最大値に等しい基準電圧および前記中央値に等しい基準電圧が変換対象電圧とされた場合に前記第１のレベルシフト回路から出力される電圧を選択し、さらに、前記中央値に等しい基準電圧および前記最小値に等しい基準電圧が変換対象電圧とされた場合に前記第２のレベルシフト回路から出力される電圧を選択するように構成されていることを特徴とする請求項４記載のＡ／Ｄ変換装置。
【請求項６】
前記第１、第２のレベルシフト回路は、ソースフォロア回路により構成されていることを特徴とする請求項１ないし５の何れかに記載のＡ／Ｄ変換装置。
【請求項７】
前記ソースフォロア回路は、
前記入力電圧をゲート入力とするトランジスタと、
このトランジスタのゲート・ドレイン間に設けられボルテージフォロアの接続形態を持つオペアンプとから構成されていることを特徴とする請求項１ないし６の何れかに記載のＡ／Ｄ変換装置。
【請求項８】
複数存在する入力線についてそれぞれ前記第１、第２のレベルシフト回路が設けられており、
これらレベルシフト回路と前記選択回路との間に、指定された何れかの入力線に対応した第１、第２のレベルシフト回路の出力電圧を前記選択回路に出力するマルチプレクサが設けられていることを特徴とする請求項１ないし７の何れかに記載のＡ／Ｄ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１チャンネル構成のみならず多チャンネル構成にも好適なＡ／Ｄ変換装置に関する。
【背景技術】
【０００２】
図９は、多チャンネルＡ／Ｄ変換装置の従来構成を示すもので、アナログマルチプレクサ１により各入力端子２の電圧が選択され、その選択された入力電圧がコモンライン３を通してＡ／Ｄ変換器４に与えられるようになっている。一般に、アナログマルチプレクサ１には、図中破線で示すように寄生容量Ｃｆが存在するため、その寄生容量Ｃｆに前回選択されたチャンネルの入力電圧が残り、その影響によりＡ／Ｄ変換誤差が生じる。そこで、各チャンネルの入力部にはバッファアンプ５が設けられている。
【０００３】
これに対し、図１０は、特許文献１に記載されている多チャンネルＡ／Ｄ変換装置の構成を示すもので、コモンライン３がスイッチ回路６を介してグランド線に接続可能に構成されている。スイッチ回路６をオンして寄生容量Ｃｆの蓄積電荷を初期化することにより、上述の残存電圧による影響を排除するようになっている。しかし、アナログマルチプレクサ１の寄生容量Ｃｆ自体は存在するため、選択されたチャンネルの入力端子２からグランド電位にある寄生容量Ｃｆに電流が流れ込み、コモンライン３の電圧整定の遅れに起因する誤差が生じる。このため、各入力端子２には、寄生容量Ｃｆに対して十分に大きい静電容量を持つコンデンサＣ１を外付けする必要がある。このコンデンサＣ１は、抵抗Ｒ１とともにフィルタ回路７としても機能する。
【０００４】
また、引用文献２には、Ａ／Ｄ変換器の前にホールド用コンデンサを備える多チャンネルＡ／Ｄ変換装置において、サンプリング手段がサンプリングを行う前に、アナログ信号がとり得る電圧範囲の中間レベルに設定された基準電圧でホールド用コンデンサを充電する技術が示されている。
【０００５】
さらに、引用文献３には、電流検出抵抗の高圧側、低圧側の端子電圧をそれぞれ入力し、その入力電圧よりも一定電圧だけ高い電圧を出力する第１、第２のレベルシフト回路を設け、各レベルシフト回路を通してＡ／Ｄ変換した値の差分を電流値として検出する技術、およびその検出値の補正技術が示されている。
【特許文献１】特開２００１−１１１４２４号公報
【特許文献２】特開２００１−２２３５８６号公報
【特許文献３】特開２００３−０３１４１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図９に示すＡ／Ｄ変換装置では、Ａ／Ｄ変換器４の変換基準電圧Ｖrefを電源電圧Ｖddに等しく設定する場合が多い。この場合、入力端子２の電圧がフルスケールであるＶdd付近またはゼロ点である０Ｖ付近になると、バッファアンプ５の特性上オフセット電圧が増大し、これがＡ／Ｄ変換誤差となる。また、グランド電位の浮きなどにより、入力端子２の電圧が電源電圧Ｖddを超えた場合または０Ｖを下回った場合には、入力電圧に応じたＡ／Ｄ変換値を得られないという不都合もある。
【０００７】
そして、上記Ａ／Ｄ変換誤差を改善するための図１０に示すＡ／Ｄ変換装置では、フィルタ回路７を構成するコンデンサＣ１の静電容量を大きく設定する必要から、外付け部品であるフィルタ回路７のコストが上昇し、基板への搭載面積が増大するという新たな問題が生じる。
本発明は上記事情に鑑みてなされたもので、その目的は、入力端子からＡ／Ｄ変換器に至る入力線に存在する容量成分に起因する変換誤差を低減することができるＡ／Ｄ変換装置を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１に記載した手段によれば、Ａ／Ｄ変換装置の入力線に印加される変換対象電圧が所定の判定しきい値以上である場合には、選択回路により第１のレベルシフト回路が選択され、変換対象電圧に対し第１のオフセット電圧だけ低電位側にシフトした電圧がＡ／Ｄ変換器に与えられる。一方、変換対象電圧が上記判定しきい値未満である場合には、選択回路により第２のレベルシフト回路が選択され、変換対象電圧に対し第２のオフセット電圧だけ高電位側にシフトした電圧がＡ／Ｄ変換器に与えられる。Ａ／Ｄ変換器から出力されるＡ／Ｄ変換値は、選択回路の選択状態に応じて補正されて最終的なＡ／Ｄ変換値となる。
【０００９】
レベルシフト回路は、一般に、レベル変換回路としての機能とともに、高入力インピーダンス、低出力インピーダンスのインピーダンス変換回路としての機能を持っており、典型的にはソースフォロア回路により構成されている。本手段では、このインピーダンス変換特性を積極的に利用することにより、容量成分（寄生容量やホールドコンデンサ）が存在するＡ／Ｄ変換器の入力線を低出力インピーダンスで駆動することができ、入力信号電圧の変化に対する上記Ａ／Ｄ変換器の入力電圧の整定時間を短縮し、上記容量成分に起因する変換誤差を低減することができる。
【００１０】
このように、Ａ／Ｄ変換器の入力線に存在する容量成分の影響を低減した結果、従来技術で用いられていたような上記容量成分の影響を排除するためのコンデンサを付加する必要がなくなり、コストの削減、基板面積の低減等において有利となる。ただし、本手段を用いた場合でも、外来ノイズの低減を目的として、コンデンサを含むフィルタ回路を設けることはあり得る。
【００１１】
さらに、所定の判定しきい値よりも高い変換対象電圧に対しては低電位側にシフトし、所定の判定しきい値よりも低い変換対象電圧に対しては高電位側にシフトしているため、本手段のＡ／Ｄ変換装置の入力電圧範囲は、Ａ／Ｄ変換器自体の入力電圧範囲よりも拡大するという利点がある。その結果、グランド電位の浮きなどにより外部からの入力信号電圧が上記Ａ／Ｄ変換器自体の入力電圧範囲を超えてもＡ／Ｄ変換値が得られ、Ａ／Ｄ変換器の分解能を高めたのと同等の効果が得られる。
【００１２】
請求項２に記載した手段によれば、補正モードにおいて、入力線に基準電圧を印加してＡ／Ｄ変換を行い、Ａ／Ｄ変換器から出力されるＡ／Ｄ変換値を補正値として保持回路に保持する。そして、通常モードにおいて、入力線に外部からの信号電圧を印加してＡ／Ｄ変換を行い、Ａ／Ｄ変換器から出力されるＡ／Ｄ変換値を、選択回路の選択状態に応じて上記補正値を用いて補正する。
【００１３】
この補正は、レベルシフト回路のシフト電圧に応じた分だけＡ／Ｄ変換値をシフトしてＡ／Ｄ変換値を再構築する処理であり、レベルシフト回路のシフト電圧が製品ごとにばらついても、シフト電圧に応じた補正がなされて高精度のＡ／Ｄ変換値を得ることができる。また、複数の基準電圧を用いれば、レベルシフト回路のシフト電圧が入力信号電圧に依存して変化する場合にも、そのシフト特性を補正することが可能となる。さらに、複数の基準電圧を用いれば、Ａ／Ｄ変換器の伝達関数が直線でない場合にも、その非直線性を補正をすることも可能となる。
【００１４】
請求項３に記載した手段によれば、補正モードにおいて、第１のレベルシフト回路が選択される入力電圧範囲内および第２のレベルシフト回路が選択される入力電圧範囲内において、それぞれ１つ以上の補正値が得られる。このため、通常モードでは、変換対象電圧が判定しきい値以上の場合であってもまたは判定しきい値以下の場合であっても、少なくとも１つ以上の補正値を用いてＡ／Ｄ変換値を補正することができる。
【００１５】
請求項４に記載した手段によれば、選択回路は、Ａ／Ｄ変換器の入力電圧範囲の中央値を判定しきい値として、変換対象電圧が判定しきい値以上である場合には第１のレベルシフト回路の出力電圧を選択し、判定しきい値未満である場合には第２のレベルシフト回路の出力電圧を選択する。その結果、第１のレベルシフト回路のシフト電圧（シフト量）と第２のレベルシフト回路のシフト電圧（シフト量）とがほぼ等しい場合、第１のレベルシフト回路が分担する入力電圧範囲と第２のレベルシフト回路が分担する入力電圧範囲とがほぼ等しくなり、高電位側と低電位側とで対称性のあるバランスのとれたＡ／Ｄ変換装置を構成することができる。
【００１６】
請求項５に記載した手段によれば、第１のレベルシフト回路が分担する入力電圧範囲において、Ａ／Ｄ変換器の入力電圧範囲の最大値と中央値の２点において補正が行われ、第２のレベルシフト回路が分担する入力電圧範囲において、Ａ／Ｄ変換器の入力電圧範囲の中央値と最小値の２点において補正が行われる。その結果、上述したようにレベルシフト回路のシフト特性に対する補正やＡ／Ｄ変換器の非直線性に対する補正も可能となる。
【００１７】
請求項６に記載した手段によれば、第１、第２のレベルシフト回路はソースフォロア回路により構成されているので、回路構成が簡単となり、Ａ／Ｄ変換器の入力線を低出力インピーダンスで駆動できる。
【００１８】
請求項７に記載した手段によれば、ソースフォロア回路を構成するトランジスタのゲート・ドレイン間に、ボルテージフォロアの接続形態を持つオペアンプを設けることにより、トランジスタのドレイン・ソース間電圧を一定に保つことができる。これにより、変換対象電圧の大きさにかかわらず、トランジスタのゲート・ソース間電圧つまりシフト電圧を一定化することができる。なお、この場合、当該トランジスタに対し定電流回路を直列に接続することが好ましい。
【００１９】
請求項８に記載した手段によれば、多チャンネルのＡ／Ｄ変換装置を構成することができる。この構成においては、複数存在する入力線ごとにそれぞれ第１、第２のレベルシフト回路が設けられ、マルチプレクサにより何れかのチャンネルの第１、第２のレベルシフト回路の出力電圧が選択されて選択回路に与えられる。チャンネル数が増えると、第１、第２のレベルシフト回路からマルチプレクサと選択回路を介してＡ／Ｄ変換器に至る入力線に分布する寄生容量が増大するが、本手段を採用すれば、寄生容量が増大する多チャンネルのＡ／Ｄ変換装置であってもその影響を低減することができる。
【発明を実施するための最良の形態】
【００２０】
（第１の実施形態）
以下、本発明を１チャンネル構成のＡ／Ｄ変換装置に適用した第１の実施形態について図１ないし図５を参照しながら説明する。
図１は、Ａ／Ｄ変換装置の全体構成を示しており、一部の回路部分を除いて機能ブロックにより表している。また、図２は、この図１に示された機能ブロックのうち要部についての具体的な回路構成を示している。このＡ／Ｄ変換装置１１は、ＭＯＳ半導体製造プロセスを用いたＩＣ（半導体集積回路装置）として構成されており、例えばワンチップマイクロコンピュータの周辺回路として組み込まれている。後述するように、Ａ／Ｄ変換装置１１は、ＩＣの外部から入力される信号電圧ＶinをＡ／Ｄ変換する通常モードと、所定の基準電圧Ｖr1、Ｖr2、Ｖr3をＡ／Ｄ変換して補正基準となる補正値（補正データ）を取得する補正モードとを有している。
【００２１】
図１に示すように、ＩＣ外部からの信号電圧Ｖinが入力される入力端子１２は、入力線１３を介して２つのレベルシフト回路１４、１５に接続されている。レベルシフト回路１４は、入力線１３に与えられる入力電圧Ｖ０（信号電圧Ｖinまたは基準電圧Ｖr1、Ｖr2、Ｖr3）をＶt1（第１のオフセット電圧に相当）だけ低電位側にシフトして出力するもので、レベルシフト回路１５は、入力電圧Ｖ０をＶt2（第２のオフセット電圧に相当）だけ高電位側にシフトして出力するものである。これらレベルシフト回路１４、１５は、後述するようにソースフォロア回路を用いて構成されている。
【００２２】
マルチプレクサ１６は、レベルシフト回路１４の出力電圧Ｖ１とレベルシフト回路１５の出力電圧Ｖ２の何れか一方を制御信号Ｓ１に従って選択し、その選択した電圧Ｖ３をＡ／Ｄ変換器１７に対し出力するようになっている。
Ａ／Ｄ変換器１７は、マルチプレクサ１６の出力電圧Ｖ３を所定の分解能（例えば８ビット）によりＡ／Ｄ変換し、そのＡ／Ｄ変換値を出力するようになっている。Ａ／Ｄ変換器１７の方式は、逐次比較方式、並列方式、直並列方式、積分方式、ΔΣ方式など何であってもよい。Ａ／Ｄ変換器１７は、電源線から電源電圧Ｖddの供給を受けて動作するようになっており、その入力電圧範囲［０〜Ｖref］を画定する基準電圧Ｖrefは電源電圧Ｖddに等しく設定されている。
【００２３】
補正制御回路１８（補正手段に相当）は、Ａ／Ｄ変換器１７から出力されるＡ／Ｄ変換値の補正制御を行う回路である。補正モードにあっては、制御信号Ｓ２〜Ｓ４を用いて基準電圧Ｖr1〜Ｖr3の選択およびマルチプレクサ１６によるレベルシフト回路１４、１５の選択を制御して、Ａ／Ｄ変換値である補正値を補正データ保持回路１９（保持回路に相当）に格納するようになっている。補正データ保持回路１９は、ＲＡＭまたはレジスタにより構成されている。
【００２４】
一方、通常モードにあっては、補正制御回路１８は、制御信号Ｓ１と予め補正データ保持回路１９に格納されている補正値とを用いて、Ａ／Ｄ変換器１７から出力されるＡ／Ｄ変換値をデジタル補正し、入力された信号電圧Ｖinの最終的なＡ／Ｄ変換値（補正後）を得るようになっている。この補正制御回路１８はハードウェアにより構成されているが、例えば当該ＩＣにＣＰＵが搭載されている場合には、そのＣＰＵにおいてソフトウェア処理を行ってもよい。
【００２５】
レベル判定回路２０は、上記マルチプレクサ１６とともに選択回路２１を構成し、マルチプレクサ１６に対してレベルシフト回路１４、１５の選択を指令する制御信号Ｓ１を出力するようになっている。具体的には、補正制御回路１８から出力される制御信号Ｓ２、Ｓ３に応じて図３に示す動作を行うようになっている。すなわち、（Ｓ２，Ｓ３）＝（１，０）の場合には、マルチプレクサ１６に対しレベルシフト回路１４の選択を指令する制御信号Ｓ１（例えば１）を出力し、（Ｓ２，Ｓ３）＝（＊，１）の場合には、マルチプレクサ１６に対しレベルシフト回路１５の選択を指令する制御信号Ｓ１（例えば０）を出力するようになっている。ここで、０はＬレベル、１はＨレベル、＊はＬレベルまたはＨレベルの何れかであることを表している。
【００２６】
また、（Ｓ２，Ｓ３）＝（０，０）の場合には、レベル判定回路２０は、入力電圧Ｖ０と判定しきい値電圧Ｖｈとを比較し、その大小関係により制御信号Ｓ１を決定する。判定しきい値電圧Ｖｈは、Ａ／Ｄ変換器１７の入力電圧範囲［０〜Ｖref］の中央値Ｖref／２に等しく設定されている。入力電圧Ｖ０が判定しきい値電圧Ｖｈ以上の場合には、マルチプレクサ１６に対しレベルシフト回路１４の選択を指令する制御信号Ｓ１を出力し、入力電圧Ｖ０が判定しきい値電圧Ｖｈ未満の場合には、マルチプレクサ１６に対しレベルシフト回路１５の選択を指令する制御信号Ｓ１を出力するようになっている。
【００２７】
基準電圧生成回路２２は、補正モードで使用する基準電圧Ｖr1、Ｖr2、Ｖr3と、通常モードで使用する判定しきい値電圧Ｖｈを生成する回路である。基準電圧Ｖr1、Ｖr2、Ｖr3は、Ａ／Ｄ変換器１７の入力電圧範囲［０〜Ｖref］の最大値Ｖref、中央値Ｖref／２、最小値０Ｖに等しく設定されている。基準電圧Ｖr1とＶr3には、それぞれ電源電圧Ｖdd（＝Ｖref）とグランド電位がそのまま用いられる。また、基準電圧Ｖr2と判定しきい値電圧Ｖｈは、抵抗値の等しい抵抗Ｒ１１、Ｒ１２で電源電圧Ｖddを分圧することにより作られるようになっている。
【００２８】
入力切替回路２３は、補正制御回路１８が出力する制御信号Ｓ４により開閉制御される４つのスイッチ回路２４〜２７（アナログスイッチ）から構成されている。スイッチ回路２４は、入力端子１２からレベルシフト回路１４、１５に至る入力線１３の途中に設けられており、スイッチ回路２５は、スイッチ回路２４とレベルシフト回路１４、１５との接続ノードと電源線との間に設けられている。また、スイッチ回路２６は、上記接続ノードと抵抗Ｒ１１、Ｒ１２の分圧点との間に設けられており、スイッチ回路２７は、上記接続ノードとグランド線との間に設けられている。
【００２９】
続いて、図２を参照しながら、上記レベルシフト回路１４、１５、マルチプレクサ１６およびレベル判定回路２０の具体的な回路構成を説明する。レベルシフト回路１４は、Ｎチャネル型トランジスタＱ１１を用いたソースフォロア回路であり、トランジスタＱ１１のソースとグランド線との間には定電流回路として動作するＮチャネル型トランジスタＱ１２が接続されている。トランジスタＱ１１のゲートは入力線１３に接続されており、ドレインは電源線に接続されている。シフト電圧Ｖt1はトランジスタＱ１１のゲート・ソース間電圧ＶGS1に等しく、レベルシフト回路１４の出力電圧Ｖ１はＶ０−Ｖt1となる。
【００３０】
同様に、レベルシフト回路１５は、Ｐチャネル型トランジスタＱ１３を用いたソースフォロア回路であり、トランジスタＱ１３のソースと電源線との間には定電流回路として動作するＰチャネル型トランジスタＱ１４が接続されている。トランジスタＱ１３のゲートは入力線１３に接続されており、ドレインはグランド線に接続されている。シフト電圧Ｖt2はトランジスタＱ１３のゲート・ソース間電圧ＶGS2に等しく、レベルシフト回路１５の出力電圧Ｖ２はＶ０＋Ｖt2となる。
【００３１】
定電流生成回路２８は、上記トランジスタＱ１２、Ｑ１４を定電流回路として動作させるための基準の定電流を生成するものである。すなわち、電源線とグランド線との間には、Ｐチャネル型トランジスタＱ１５と抵抗Ｒ１３およびＰチャネル型トランジスタＱ１６とＮチャネル型トランジスタＱ１７がそれぞれ直列に接続されている。トランジスタＱ１５とＱ１６およびトランジスタＱ１５とＱ１４はそれぞれカレントミラー回路を構成しており、トランジスタＱ１７とＱ１２もカレントミラー回路を構成している。
【００３２】
マルチプレクサ１６は、レベルシフト回路１４の出力端子（トランジスタＱ１１のソース）とＡ／Ｄ変換器１７の入力端子との間に設けられたアナログスイッチ２９、レベルシフト回路１５の出力端子（トランジスタＱ１３のソース）とＡ／Ｄ変換器１７の入力端子との間に設けられたアナログスイッチ３０、およびインバータ３１から構成されている。レベル判定回路２０からの制御信号Ｓ１は、直接またはインバータ３１を介してアナログスイッチ２９、３０に与えられ、制御信号Ｓ１が１の時にはアナログスイッチ２９がオン、アナログスイッチ３０がオフとなり、制御信号Ｓ１が０の時にはアナログスイッチ２９がオフ、アナログスイッチ３０がオンとなる。
【００３３】
レベル判定回路２０は、入力線１３の電圧Ｖ０と判定しきい値電圧Ｖｈとを比較するコンパレータ３２を備えている。コンパレータ３２の出力信号は、ＯＲゲート３３を通してＡＮＤゲート３４に入力されている。ＯＲゲート３３の他方の入力端子には制御信号Ｓ２が入力され、ＡＮＤゲート３４の他方の入力端子にはインバータ３５を通して制御信号Ｓ３が入力されるようになっている。
【００３４】
次に、本実施形態の作用について図４および図５も参照しながら説明する。
Ａ／Ｄ変換装置１１は、電源が供給された時またはその後所定の間隔もしくは必要に応じて補正モードに切り替えられる。この補正モードでは、スイッチ回路２４がオフとなり、基準電圧Ｖr1、Ｖr2、Ｖr3が順次Ａ／Ｄ変換されて補正値（補正データ）の取得が行われる。補正値の取得が終了すると、Ａ／Ｄ変換装置１１は通常モードに移行し、ＩＣ外部からの信号電圧ＶinをＡ／Ｄ変換可能となる。
【００３５】
そこで、まず補正モードの動作について説明する。
補正モードになると、補正制御回路１８は、スイッチ回路２４をオフとし、スイッチ回路２５〜２７のうちスイッチ回路２５のみをオンとする。これにより、入力線１３には基準信号Ｖr1すなわちＶrefが印加される。そして、制御信号（Ｓ２，Ｓ３）を（１，０）とし、マルチプレクサ１６にレベルシフト回路１４の出力電圧Ｖ１を選択させる。この切り替え状態において、Ａ／Ｄ変換器１７の入力電圧Ｖ３はＶref−Ｖt1となる。Ａ／Ｄ変換器１７はこの電圧をＡ／Ｄ変換し、補正制御回路１８は、そのＡ／Ｄ変換値ＡＤＬ１（Ｖref）を補正データ保持回路１９に格納する。
【００３６】
続いて、補正制御回路１８は、スイッチ回路２４をオフとしたまま、スイッチ回路２５〜２７のうちスイッチ回路２６のみをオンとする。これにより、入力線１３には基準信号Ｖr2すなわちＶref／２が印加される。制御信号（Ｓ２，Ｓ３）は（１，０）を維持する。この切り替え状態において、Ａ／Ｄ変換器１７の入力電圧Ｖ３はＶref／２−Ｖt1となる。Ａ／Ｄ変換器１７はこの電圧をＡ／Ｄ変換し、補正制御回路１８は、そのＡ／Ｄ変換値ＡＤＬ１（Ｖref／２）を補正データ保持回路１９に格納する。
【００３７】
続いて、補正制御回路１８は、スイッチ回路２４〜２７の状態を維持したまま、制御信号（Ｓ２，Ｓ３）を（０，１）または（１，１）とし、マルチプレクサ１６にレベルシフト回路１５の出力電圧Ｖ２を選択させる。この切り替え状態において、Ａ／Ｄ変換器１７の入力電圧Ｖ３はＶref／２＋Ｖt2となる。Ａ／Ｄ変換器１７はこの電圧をＡ／Ｄ変換し、補正制御回路１８は、そのＡ／Ｄ変換値ＡＤＬ２（Ｖref／２）を補正データ保持回路１９に格納する。
【００３８】
さらに、補正制御回路１８は、スイッチ回路２４をオフとしたまま、スイッチ回路２５〜２７のうちスイッチ回路２７のみをオンとする。これにより、入力線１３には基準信号Ｖr3すなわち０Ｖが印加される。制御信号（Ｓ２，Ｓ３）は（０，１）または（１，１）を維持する。この切り替え状態において、Ａ／Ｄ変換器１７の入力電圧Ｖ３はＶt2となる。Ａ／Ｄ変換器１７はこの電圧をＡ／Ｄ変換し、補正制御回路１８は、そのＡ／Ｄ変換値ＡＤＬ２（０）を補正データ保持回路１９に格納する。
【００３９】
図４は、入力電圧Ｖ０に対するＡ／Ｄ変換値（補正前）の特性を示している。Ａ／Ｄ変換器１７は、８ビットの分解能を有するものとし、その伝達関数は直線となっている。図の横軸は入力電圧Ｖ０、縦軸はＡ／Ｄ変換値（補正前）である。図中の直線ｃは、Ａ／Ｄ変換器１７自体の変換特性であり、直線ａは、レベルシフト回路１４が選択された場合の変換特性であり、直線ｂは、レベルシフト回路１５が選択された場合の変換特性を示している。上記Ａ／Ｄ変換値ＡＤＬ１（Ｖref）とＡＤＬ１（Ｖref／２）は直線ａとｃにより定まり、Ａ／Ｄ変換値ＡＤＬ２（Ｖref／２）とＡＤＬ２（０）は直線ｂとｃにより定まる。
【００４０】
すなわち、補正値ＡＤＬ１（Ｖref）とＡＤＬ１（Ｖref／２）は、レベルシフト回路１４が選択される場合における入力電圧Ｖ０とＡ／Ｄ変換値（補正前）との対応関係を示すものであり、補正値ＡＤＬ２（Ｖref／２）とＡＤＬ２（０）は、レベルシフト回路１５が選択される場合における入力電圧Ｖ０とＡ／Ｄ変換値（補正前）との対応関係を示すものである。そして、その意義は、レベルシフト回路１４、１５のシフト電圧Ｖt1、Ｖt2を表す補正情報であるのみならず、レベルシフト回路１４、１５ごとに２点ずつ補正値を得ることにより、入力電圧Ｖ０に対するシフト電圧Ｖt1、Ｖt2の電圧依存特性およびＡ／Ｄ変換器１７の変換特性（非直線性）を表す補正情報でもある。
【００４１】
次に、通常モードの動作について説明する。
通常モードになると、補正制御回路１８は、スイッチ回路２４をオンとし、スイッチ回路２５〜２７を全てオフとする。これにより、入力線１３には入力端子１２を通して外部から信号電圧Ｖinが印加される。また、これとともに制御信号（Ｓ２，Ｓ３）を（０，０）とする。上述したように、本実施形態において判定しきい値電圧ＶｈはＶref／２に等しく設定されており、マルチプレクサ１６は、入力電圧Ｖ０がＶref／２以上の場合にはレベルシフト回路１４の出力電圧Ｖ１を選択し、入力電圧Ｖ０がＶref／２未満の場合にはレベルシフト回路１４の出力電圧Ｖ２を選択する。このような電圧シフト制御により、信号電圧Ｖinの入力電圧範囲は、Ａ／Ｄ変換器１７自体の［０Ｖ〜Ｖref］から［−Ｖt2〜Ｖref＋Ｖt1］に拡大する。
【００４２】
図５は、補正制御回路１８により補正がなされた後における入力電圧Ｖ０に対するＡ／Ｄ変換値（補正後）の特性を示している。入力電圧範囲が拡大するため、Ａ／Ｄ変換値（補正後）を１ビット拡張して９ビットとし、入力電圧Ｖ０がＶref／２に等しいときのＡ／Ｄ変換値（補正後）を０００Ｈとして２の補数コードを用いる。本発明の電圧シフト制御は、分解能を低下させるものではなく、入力電圧Ｖ０がＶrefに等しいときのＡ／Ｄ変換値（補正後）を０７ＦＨ、入力電圧Ｖ０が０Ｖに等しいときのＡ／Ｄ変換値（補正後）を１８１Ｈとする。
【００４３】
補正制御回路１８は、レベル判定回路２０から出力される制御信号Ｓ１に基づいて、レベルシフト回路１４、１５の何れが選択されているかを認識する。入力電圧Ｖ０がＶref／２からＶref＋Ｖt1までの範囲内であってレベルシフト回路１４が選択されている場合には、補正値ＡＤＬ１（Ｖref）とＡＤＬ１（Ｖref／２）を用いてデジタル補正処理を行う。すなわち、Ａ／Ｄ変換器１７が出力するＡ／Ｄ変換値がＡＤＬ１（Ｖref）の時にはＡ／Ｄ変換値（補正後）を０７ＦＨとし、ＡＤＬ１（Ｖref／２）の時にはＡ／Ｄ変換値（補正後）を０００Ｈとする。それ以外のＡ／Ｄ変換値については、一次関数での補間処理を行ってＡ／Ｄ変換値（補正後）を得る。
【００４４】
同様に、入力電圧Ｖ０が−Ｖt2からＶref／２未満の範囲内であってレベルシフト回路１５が選択されている場合には、補正値ＡＤＬ２（Ｖref／２）とＡＤＬ２（０）を用いてデジタル補正処理を行う。すなわち、Ａ／Ｄ変換器１７が出力するＡ／Ｄ変換値がＡＤＬ２（Ｖref／２）の時にはＡ／Ｄ変換値（補正後）を０００Ｈとし、ＡＤＬ２（０）の時にはＡ／Ｄ変換値（補正後）を１８１Ｈとする。それ以外のＡ／Ｄ変換値については、一次関数での補間処理を行ってＡ／Ｄ変換値（補正後）を得る。
この補正制御の結果、Ａ／Ｄ変換器１７の伝達関数が直線である場合、−Ｖt2からＶref＋Ｖt1までの入力電圧範囲内において、リニアな変換特性に基づくＡ／Ｄ変換値（補正後）が得られる。
【００４５】
以上説明したように、本実施形態のＡ／Ｄ変換装置１１は、信号電圧Ｖinが判定しきい値電圧Ｖｈ以上の場合には低電位側にシフトした上でＡ／Ｄ変換器１７に入力し、信号電圧Ｖinが判定しきい値電圧Ｖｈ未満の場合には高電位側にシフトした上でＡ／Ｄ変換器１７に入力するので、信号電圧Ｖinの入力電圧範囲を−Ｖt2からＶref＋Ｖt1までの範囲に拡大することができる。１ＬＳＢあたりの電圧値は従来構成のものと同じであるが、入力電圧範囲が拡大したことにより実質的にＡ／Ｄ変換器の分解能を高めたのと同等の効果が得られる。その結果、例えばグランド電位の浮きなどにより信号電圧ＶinがＡ／Ｄ変換器１７自体の入力電圧範囲［０〜Ｖref］を超えてもＡ／Ｄ変換値が得られる。
【００４６】
レベルシフト回路１４、１５は、トランジスタＱ１１、Ｑ１３からなるソースフォロア回路により構成されている。ソースフォロア回路は、インピーダンス変換回路として高入力インピーダンス、低出力インピーダンスの特性を持っているため、レベルシフト回路１４、１５からマルチプレクサ１６を介してＡ／Ｄ変換器１７に至る入力線（寄生容量Ｃｆが分布している）の駆動能力が高い。すなわち、バッファアンプ（図９参照）を設けたのと同様な効果が得られる。
【００４７】
このため、信号電圧Ｖinが急峻に変化した時でも、Ａ／Ｄ変換器１７の入力電圧Ｖ３の整定時間が短くなり、寄生容量Ｃｆによる変換誤差を低減することができる。また、従来技術で用いられていたような寄生容量Ｃｆの影響を排除するためのコンデンサ（図１０参照）を付加する必要がなくなり、コストおよび基板面積を低減できる。さらに、バッファアンプを用いた場合の電源電圧付近または０Ｖ付近でのオフセット電圧に係る問題も生じない。
【００４８】
通常モードに先立ってまたは通常モードの途中で補正モードに移行し、基準電圧Ｖr1、Ｖr2、Ｖr3を入力電圧Ｖ０とした場合のＡ／Ｄ変換値を補正値として保持し、通常モードにおいては、Ａ／Ｄ変換器１７から出力されるＡ／Ｄ変換値を上記補正値を用いて補正するように構成されている。これにより、レベルシフト回路１４、１５のシフト電圧Ｖt1、Ｖt2が製品ごとにばらついても、補正制御により当該シフト電圧Ｖt1、Ｖt2が補正されるため、高精度のＡ／Ｄ変換値（補正後）を得ることができる。
【００４９】
補正値は、レベルシフト回路１４が分担する入力電圧範囲［Ｖref／２〜Ｖref＋Ｖt1］およびレベルシフト回路１５が分担する入力電圧範囲［−Ｖt2〜Ｖref／２］において、それぞれ当該入力電圧範囲の両端または両端に近い基準電圧を用いて得られたものであるため、単にレベルシフト回路１４、１５の代表的なシフト電圧Ｖt1(typ)、Ｖt2(typ)のみならず、入力電圧Ｖ０に対するシフト電圧Ｖt1、Ｖt2の電圧依存特性についても直線近似による補正がなされる。
【００５０】
また、レベル判定回路２０が用いる判定しきい値電圧Ｖｈは、Ａ／Ｄ変換器１７の入力電圧範囲［０〜Ｖref］の中央値Ｖref／２に等しく設定されており、シフト電圧Ｖt1とＶt2とはほぼ等しいため、レベルシフト回路１４が分担する入力電圧範囲とレベルシフト回路１５が分担する入力電圧範囲とがほぼ等しくなり、高電位側と低電位側とで対称性のあるバランスのとれたＡ／Ｄ変換装置１１を構成することができる。
【００５１】
（第２の実施形態）
次に、本発明を１チャンネル構成のＡ／Ｄ変換装置に適用した第２の実施形態について図６および図７を参照しながら説明する。
図６は、Ａ／Ｄ変換装置の全体構成を示しており、図１と同一部分には同一符号を付して示している。このＡ／Ｄ変換装置３６は、図１に示すＡ／Ｄ変換装置１１に対し、レベルシフト回路３７、３８の構成が若干異なっており、それに伴って補正モードにおいて基準電圧Ｖr2（＝Ｖref／２）を用いた補正値の取得が不要となっている。このため、入力切替回路３９には、スイッチ回路２６が設けられていない。
【００５２】
図７は、レベルシフト回路３７、３８の具体的な回路構成を示している。レベルシフト回路３７のゲートとドレインとの間には、ボルテージフォロアの接続形態を持つオペアンプ４０が接続されており、レベルシフト回路３８のゲートとドレインとの間には、ボルテージフォロアの接続形態を持つオペアンプ４１が接続されている。その他の構成は上述したレベルシフト回路１４、１５と同じである。
【００５３】
この構成によれば、トランジスタＱ１１、Ｑ１３のドレイン・ソース間電圧を一定に保つことができるため、入力電圧Ｖ０の大きさにかかわらず、トランジスタＱ１１、Ｑ１３のゲート・ソース間電圧つまりシフト電圧Ｖt1、Ｖt2を一定化することができる。
その結果、Ａ／Ｄ変換器１７の伝達関数が直線である限り、レベルシフト回路３７が分担する入力電圧範囲［Ｖref／２〜Ｖref＋Ｖt1］およびレベルシフト回路３８が分担する入力電圧範囲［−Ｖt2〜Ｖref／２］において、それぞれ基準電圧Ｖr1での補正値ＡＤＬ１（Ｖref）、基準電圧０Ｖでの補正値ＡＤＬ２（０）を得れば、それらを用いてその他の入力電圧Ｖ０に対しても補正が可能となる。従って、本実施形態によれば、補正モードでの補正値の取得処理がより簡単になる。
【００５４】
（第３の実施形態）
次に、本発明を多チャンネル構成のＡ／Ｄ変換装置に適用した第２の実施形態について図８を参照しながら説明する。
図８は、８チャンネル構成のＡ／Ｄ変換装置の全体構成を示しており、図１と同一部分には同一符号を付して示している。このＡ／Ｄ変換装置４２は、第１の実施形態で説明したＡ／Ｄ変換装置を多チャンネル化したもので、各チャンネル０〜７ごとに入力端子１２、入力切替回路２３およびレベルシフト回路１４、１５が必要となる。図中、破線で囲まれた部分は同一構成であり、チャンネル１〜７については省略して示している。
【００５５】
また、各チャンネルのレベルシフト回路１４、１５とマルチプレクサ１６との間には、何れかのチャンネルのレベルシフト回路１４、１５の出力電圧Ｖ１、Ｖ２を選択するマルチプレクサ４３が設けられている。このマルチプレクサ４３の切り替えは、補正制御回路１８が出力する制御信号Ｓ５により制御されるようになっている。
【００５６】
このＡ／Ｄ変換装置４２も、Ａ／Ｄ変換装置１１と同様に、電源が供給された時またはその後所定の間隔もしくは必要に応じて補正モードに切り替えられる。この補正モードでは、チャンネル０から７について順に補正値の取得が行われる。各チャンネルの補正値の取得方法は、１チャンネル構成のＡ／Ｄ変換装置１１と同じである。その結果、補正データ保持回路１９には、チャンネル０から７についてそれぞれ補正値ＡＤＬ１（Ｖref）、ＡＤＬ１（Ｖref／２）、ＡＤＬ２（Ｖref／２）、ＡＤＬ２（０）が格納される。ただし、使用しないチャンネルについての補正値は取得する必要がない。
【００５７】
補正値の取得が終了すると、Ａ／Ｄ変換装置４２は通常モードに移行し、ＩＣ外部から各チャンネルに入力される信号電圧Ｖin0〜Ｖin7をＡ／Ｄ変換可能となる。各チャンネルのＡ／Ｄ変換時には、そのチャンネルについて取得した補正値ＡＤＬ１（Ｖref）、ＡＤＬ１（Ｖref／２）、ＡＤＬ２（Ｖref／２）、ＡＤＬ２（０）を用いて補正処理を行う。補正処理の具体的な方法は、Ａ／Ｄ変換装置１１と同じである。
【００５８】
本実施形態のＡ／Ｄ変換装置４２は、多チャンネル構成であるため、各チャンネルのレベルシフト回路１４、１５からマルチプレクサ４３、１６を介してＡ／Ｄ変換器１７に至る入力線に分布する寄生容量Ｃｆが大きくなるが、レベルシフト回路１４、１５はソースフォロア回路により構成されているので、低出力インピーダンスで入力線を駆動でき、寄生容量Ｃｆに起因するＡ／Ｄ変換誤差を低減することができる。その他、第１の実施形態と同様の作用、効果を有する。
【００５９】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
各実施形態においては、入力線の寄生容量Ｃｆの影響を排除するための外付けコンデンサ（図１０参照）は必要ないが、外来ノイズを低減することを目的とするフィルタコンデンサは必要となる場合がある。
【００６０】
本発明において、補正モードにおける補正値の取得制御およびそのための回路構成（入力切替回路２３等）は必ず必要なものではない。製造上、レベルシフト回路１４、１５、３７、３８のシフト電圧Ｖt1、Ｖt2が所望する精度で得られる場合には、予め補正値が固定的に得られるため、その補正値を補正制御回路１８または補正データ保持回路１９に保持しておき、通常モードにおいてこの補正値を用いて補正処理を行えばよい。この場合、入力電圧Ｖ０に応じて複数の補正値を使い分けてもよい。
【００６１】
第１、第３の実施形態においては、レベルシフト回路１４が分担する入力電圧範囲およびレベルシフト回路１５が分担する入力電圧範囲において、それぞれ２つの補正値を取得したが、基準電圧の数を増やしてさらに多くの補正値を得てもよい。これにより、レベルシフト回路１４、１５のシフト電圧Ｖt1、Ｖt2が入力電圧Ｖ０に対し非線形の特性を有する場合、またはＡ／Ｄ変換器１７の伝達関数が非線形性を有する場合においても、より高精度のＡ／Ｄ変換値（補正後）を得ることができる。
【００６２】
第２の実施形態において、スイッチ回路２６を設けて基準電圧Ｖr2での補正値ＡＤＬ２（Ｖref／２）、ＡＤＬ２（０）を求め、第１の実施形態と同様にして補正してもよい。また、上述のように、基準電圧の数を増やしてさらに多くの補正値を得てもよい。これにより、Ａ／Ｄ変換器１７の伝達関数が非線形性を有する場合においても、より高精度のＡ／Ｄ変換値（補正後）を得ることができる。
【００６３】
なお、複数の基準電圧を用いて補正する場合、各レベルシフト回路１４、１５、３７、３８が分担する入力電圧範囲においてほぼ等間隔となるように設定することが一つの好ましい実施形態となる。
判定しきい値電圧Ｖｈは、Ａ／Ｄ変換器１７の入力電圧範囲［０〜Ｖref］の中央値Ｖref／２とは異なる電圧であってもよい。
【００６４】
第３の実施形態において、第２の実施形態のＡ／Ｄ変換装置３６を基に多チャンネル構成としてもよい。
本発明は、ホールドコンデンサ（容量成分）が付加されている回路にも好適となる。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１の実施形態を示すＡ／Ｄ変換装置の全体的な電気的構成図
【図２】レベルシフト回路、マルチプレクサおよびレベル判定回路の具体的な回路構成図
【図３】制御信号Ｓ２、Ｓ３とマルチプレクサの選択状態との関係を示す図
【図４】入力電圧Ｖ０に対するＡ／Ｄ変換値（補正前）の特性を示す図
【図５】入力電圧Ｖ０に対するＡ／Ｄ変換値（補正後）の特性を示す図
【図６】本発明の第２の実施形態を示す図１相当図
【図７】レベルシフト回路の具体的な回路構成図
【図８】本発明の第３の実施形態を示す図１相当図
【図９】従来技術を示す多チャンネルＡ／Ｄ変換装置の電気的構成図
【図１０】他の従来技術を示す図９相当図
【符号の説明】
【００６６】
１１、３６、４２はＡ／Ｄ変換装置、１２は入力端子、１３入力線、１４、３７はレベルシフト回路（第１のレベルシフト回路）、１５、３８はレベルシフト回路（第２のレベルシフト回路）、１７はＡ／Ｄ変換器、１８は補正制御回路（補正手段）、１９は補正データ保持回路（保持回路）、２１は選択回路、２２は基準電圧生成回路、２３、３９は入力切替回路、４０、４１はオペアンプ、４３はマルチプレクサ、Ｑ１１、Ｑ１３はトランジスタ（ソースフォロア回路）である。
【図１】
2005217870.tif 000003
【図２】
2005217870.tif 000004
【図３】
2005217870.tif 000005
【図４】
2005217870.tif 000006
【図５】
2005217870.tif 000007
【図６】
2005217870.tif 000008
【図７】
2005217870.tif 000009
【図８】
2005217870.tif 000010
【図９】
2005217870.tif 000011
【図１０】
2005217870.tif 000012