(57)【要約】【課題】  各カラー画素をダイアゴナル型配列もしくはデルタ型配列とした場合において、表示パネルの回路規模が増大するのを抑制し、より大きな開口率を確保し得る発光表示パネルを提供すること。【解決手段】  サブ画素の１列に対応して、各カラー画素に対応した駆動電圧ＶR ，ＶG ，ＶB をそれぞれ供給するための３本の電源供給線が配列されている。これによりＲ，Ｇ，Ｂの各カラー画素を構成するＥＬ素子の発光効率の違いを保障するように作用する。一方、サブ画素の１列に対応して１本の共通のデータ線が具備され、このデータ線を介して列ごとの各サブ画素に対して点灯駆動データ信号Ｄs が供給されるように構成されている。各画素は当該画素に備えられたＥＬ素子の発光時間を制御することで、階調表現が行なわれる。この構成によると、表示パネルにおけるデータ線の本数を低減させることができ、各画素の開口率を増大させることに寄与できる。【選択図】  図５
2005352147.tif 000002
【特許請求の範囲】
【請求項１】
発光色の異なるカラー画素がダイアゴナル型またはデルタ型、もしくはこれらの中間形態のパターンをもってそれぞれ配列された発光表示パネルであって、
前記カラー画素のそれぞれには、少なくても自発光素子と当該自発光素子に直列接続された発光駆動トランジスタ、および前記発光駆動トランジスタのゲート電位を制御するデータ書き込み用トランジスタが具備され、
前記カラー画素のそれぞれには発光色に対応して少なくても２つ以上の異なる駆動電圧を供給する電源供給線が配列されると共に、前記カラー画素のそれぞれには発光色にかかわらず共通のデータ線を介して発光駆動用のデータ信号が供給されるように構成したことを特徴とする発光表示パネル。
【請求項２】
発光色の異なるカラー画素がダイアゴナル型またはデルタ型、もしくはこれらの中間形態のパターンをもってそれぞれ配列された発光表示パネルであって、
前記カラー画素のそれぞれには、少なくても自発光素子と当該自発光素子に直列接続された発光駆動トランジスタ、および前記発光駆動トランジスタのゲート電位を制御するデータ書き込み用トランジスタが具備され、
前記カラー画素のそれぞれには発光色にかかわらず同一の駆動電圧を供給する電源供給線が配列されると共に、前記カラー画素には発光色に応じて少なくても２つ以上の異なるデータ線を介して発光駆動用のデータ信号がそれぞれ供給されるように構成したことを特徴とするアクティブマトリクス型発光表示パネル。
【請求項３】
前記自発光素子の発光時間を制御する時間階調表現を行なうように構成したことを特徴とする請求項１または請求項２に記載のアクティブマトリクス型発光表示パネル。
【請求項４】
１フレーム期間を複数のサブフレーム期間に分割し、各サブフレーム期間ごとに前記自発光素子の発光制御を行なうように構成したことを特徴とする請求項３に記載のアクティブマトリクス型発光表示パネル。
【請求項５】
前記発光駆動トランジスタのゲート電位を保持するコンデンサと、当該における電荷を任意の期間消去することが可能な消去用トランジスタを備えることで、前記時間階調表現を行なうことを特徴とする請求項３または請求項４に記載のアクティブマトリクス型発光表示パネル。
【請求項６】
前記自発光素子は、有機物からなる発光機能層を少なくても一層以上含む有機ＥＬ素子であることを特徴とする請求項１ないし請求項５のいずれか１項に記載のアクティブマトリクス型発光表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画素を構成する発光素子を例えばＴＦＴ（Thin Film Transistor）によって発光駆動させる発光表示パネルに関し、例えばフルカラー表示を可能にする三原色の各サブ画素をダイアゴナル型配列もしくはデルタ型配列とした場合において、回路規模が増大するのを抑制することができるアクティブマトリクス型発光表示パネルに関する。
【背景技術】
【０００２】
フルカラー表示を可能にするディスプレイにおいては、光の三原色であるＲ（赤）、Ｇ（緑）、Ｂ（青）をそれぞれ発光する各カラー画素（サブ画素）を組として、１つの画素を構成している。そして、前記各カラー画素の配列パターンとして、図１Ａの（Ａ）〜（Ｃ）に示すものが提案されている。
【０００３】
図１Ａの（Ａ）〜（Ｃ）はそれぞれディスプレイにおけるカラー画素の配列状態の一部を拡大して示したものであり、図中Ｒ、Ｇ、Ｂは、それぞれ前記した各色を発光するカラー画素を示している。そして、図１Ａにおける（Ａ）はストライプ型配列、（Ｂ）はダイアゴナル型（斜めモザイク型）配列、（Ｃ）はデルタ型配列とそれぞれ呼ばれている。また、最近においては前記したダイアゴナル型およびデルタ型配列の中間形態の配列パターンも提案されており、これらを図１Ｂに（Ｄ）〜（Ｆ）として示している。
【０００４】
前記した各カラー画素の配列パターンにはそれぞれ一長一短があり、例えばコンピュータ用のディスプレイなどのように、主に文字や線画表示がなされる場合においては、（Ａ）に示すストライプ型配列が適していると言われている。また、例えばテレビジョンモニターのように、主に自然画の表示がなされる場合においては、（Ｂ）および（Ｃ）に示すダイアゴナル型配列およびデルタ型配列、さらには（Ｄ）〜（Ｆ）として示したダイアゴナル型およびデルタ型配列の中間形態の配列パターンが適していると言われている。
【０００５】
そこで、液晶表示手段を採用したディスプレイにおいて、その表示コントローラに改良を加えることで、文字や線画表示には本来適さないダイアゴナル型配列およびデルタ型配列のディスプレイを用いて実用上において問題のないレベルで前記文字や線画を表示しようとする表示装置が特許文献１に示されている。
【特許文献１】特開２０００−２６７６３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、昨今においては自発光素子であるという特質を生かし、また薄型ならびに高精細な表示を期待することができる有機ＥＬ（エレクトロルミネッセンス）素子を用いたディスプレイが注目されており、既に一部の商品に搭載されて実用化されている。これはＥＬ素子の発光機能層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。
【０００７】
前記した有機ＥＬ素子は、基本的には透明基板上に例えばＩＴＯによる透明電極と、有機ＥＬ媒体と、金属電極とが順次積層されて形成される。そして、前記有機ＥＬ媒体は有機発光層の単一層、あるいは有機正孔輸送層と有機発光層からなる二層構造、または有機正孔輸送層と有機発光層および有機電子移送層からなる三層構造、さらにこれらの適切な層間に電子もしくは正孔の注入層を挿入した多層構造になされる場合もある。
【０００８】
前記した有機ＥＬ素子は、電気的にはダイオード特性を有する発光エレメントと、この発光エレメントに並列に結合する寄生容量成分とによる構成に置き換えることができ、有機ＥＬ素子は容量性の発光素子であると言える。この有機ＥＬ素子は発光駆動電圧が印加されると、まず、当該素子の電気容量に相当する電荷が電極に変位電流として流れ込み蓄積される。そして、当該素子固有の一定の電圧（発光閾値電圧＝Ｖth）を超えると、一方の電極（ダイオード成分のアノード電極側）から発光層を構成する有機層に電流が流れ始め、この電流に比例した強度で発光するものと考えることができる。
【０００９】
かかる有機ＥＬ素子を用いた表示パネルとして、ＥＬ素子を単にマトリクス状に配列したパッシブマトリクス型表示パネルと、マトリクス状に配列したＥＬ素子の各々に、例えばＴＦＴからなる能動素子を加えたアクティブマトリクス型表示パネルが提案されている。後者のアクティブマトリクス型表示パネルは、前者のパッシブマトリクス型表示パネルに比べて、より低消費電力化を実現することができ、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。
【００１０】
前記したアクティブマトリクス型有機ＥＬ表示パネルは、現状においては携帯用端末機への応用が進んでおり、これを搭載した商品の性質上、Ｒ，Ｇ，Ｂの各カラー画素を行方向（横方向）に沿って配列したストライプ型配列が採用されている。図２はストライプ型配列によるＥＬ表示パネルの回路構成例を示したものであり、図２においては紙面の都合により、横方向（行方向）にＲ，Ｇ，Ｂの各カラー画素を、列方向（縦方向）にこれらを４ライン分の範囲で配列した状態を示している。
【００１１】
ストライプ型配列は図２に示されたように、Ｒ，Ｇ，Ｂの各カラー画素が行方向に規則的に繰り返して配列され、これを列方向に見た場合には同一の発光色の各カラー画素が直線状に配列されている。ここで、Ｒ，Ｇ，Ｂの各カラー画素を構成するそれぞれの有機ＥＬ素子は、互いに発光効率が異なるために、それぞれに対応して電源供給線が表示パネル上に配列され、Ｒの各カラー画素に対しては電源電圧ＶR が供給され、また、Ｇの各カラー画素に対しては電源電圧ＶG が供給され、さらに、Ｂの各カラー画素に対しては電源電圧ＶB が供給されるように構成されている。
【００１２】
また、表示パネル上には前記電源供給線の配列方向と同方向にデータ線が配列され、データドライバにおけるＤ／Ａ変換器からのアナログデータ信号が、各サブ画素を構成するデータ書込み用トランジスタのソース電極に供給されるように構成されている。これによりアナログ階調制御を実現させることができる。なお、図２に示す各サブ画素の構成はコンダクタンスコントロール（Conductance Controlled）方式と呼ばれる有機ＥＬ素子を発光素子とした場合の最も基本的な回路構成を示している。
【００１３】
図２における左上に示すＲのカラー画素を構成する各素子に符号を付けたとおり、ＴＦＴにより構成されたＮチャンネル型のデータ書込み用トランジスタ（走査選択トランジスタ）Ｑ1 のソース電極（以下、単にソースと称呼する。）は前記したとおりデータ線に接続され、そのゲート電極（以下、単にゲートと称呼する。）は、図示せぬ走査線に接続されている。また、このデータ書込み用トランジスタＱ1 のドレイン電極（以下、単にドレインと称呼する。）は、Ｐチャンネル型発光駆動トランジスタＱ2 のゲートに接続されると共に、電荷保持用コンデンサＣs の一方の端子に接続されている。
【００１４】
前記発光駆動トランジスタＱ2 のソースはコンデンサＣs の他方の端子に接続されると共に、表示パネルに配列された電源供給線を介して、駆動電圧ＶR の供給を受けるように構成されている。また発光駆動トランジスタＱ2 のドレインは、有機ＥＬ素子Ｅ1 のアノード端子に接続され、この有機ＥＬ素子Ｅ1 のカソード端子は、カソード側電源ＶC に接続されている。すなわち、発光駆動トランジスタと、自発光素子としての有機ＥＬ素子は、直列接続された構成にされている。
【００１５】
前記したサブ画素の回路構成において、アドレス期間（データ書き込み期間）においてデータ書込み用トランジスタＱ1 のゲートに図示せぬ走査線を介して走査信号が供給されると、データ書込み用トランジスタＱ1 はオン状態となる。そして、データ書込み用トランジスタＱ1 ソースに供給されるデータ線からのアナログデータを受けて、データ書込み用トランジスタＱ1 は前記アナログデータに対応した電流を、ソースからドレインに流す。したがって、トランジスタＱ1 のゲートに走査信号が印加されている期間に、前記コンデンサＣs は充電され、その充電電圧は前記アナログデータに対応したものとなる。
【００１６】
一方、前記発光駆動トランジスタＱ2 には、前記コンデンサＣs に充電された充電電圧がゲート電圧として供給され、発光駆動トランジスタＱ2 にはそのゲート電圧と、ソース電圧である電源供給線を介して供給される駆動電圧ＶR に基づいた電流が、ドレインからＥＬ素子Ｅ1 に流れ、ＥＬ素子Ｅ1 は発光駆動トランジスタＱ2 のドレイン電流によって発光駆動される。
【００１７】
ここで、１つの走査ラインに対応するアドレッシング動作が終了し、前記データ書込み用トランジスタＱ1 のゲート電位がオフ電圧になると、当該トランジスタＱ1 はいわゆるカットオフとなり、トランジスタＱ1 のドレイン側は開放状態となる。しかしながら、発光駆動トランジスタＱ2 はコンデンサＣs に蓄積された電荷によりゲート電圧が保持され、次のアドレス期間においてアナログデータが書き換えられるまで同一の駆動電流が維持され、この駆動電流に基づくＥＬ素子Ｅ1 の発光状態も継続される。以上説明したサブ画素の構成は、図２に示すようにマトリクス状に多数配列されて、ドットマトリクス型表示パネルを構成している。
【００１８】
ところで、前記した有機ＥＬ表示パネルにおいては、携帯用電話機や携帯型情報端末機（ＰＤＡ）のみならず、例えばデジタルカメラに搭載して、その撮影時のモニタとして利用するなど、その市場もますます拡大しつつある。この様な市場の拡大と共に、現状において提供されている図２に示したストライプ型配列のみならず、ダイアゴナル型配列もしくはデルタ型配列などの配列パターンを備えた表示パネルの市場導入の要求も高まっている。
【００１９】
ここで、図２に基づいてすでに説明したストライプ型配列によると、列方向において全て同一色のサブ画素が配列されるので、それぞれの列方向に各色に対応した駆動電圧ＶR ，ＶG ，ＶB の電源供給線と、各色に対応したＤ／Ａ変換器からのデータ線を配列した構成により表示パネルを形成することができる。すなわち、サブ画素の１列に対応して、１本の電源供給線とデータ線をそれぞれ配列させた比較的単純な構成になされる。
【００２０】
しかしながら、前記したストライプ型配列に代えて、例えばダイアゴナル型配列を採用しようとした場合には、ストライプ型配列のような比較的単純な電源供給線およびデータ線の配列構成を採用することはできない。図３はダイアゴナル型配列による回路例を示したものであり、各サブ画素は図２に示した例と同様にコンダクタンスコントロール方式を採用している。
【００２１】
ダイアゴナル型配列を採用した場合には、図３に示したように各サブ画素の配列は、行方向および列方向のいずれにおいても、順にＲ，Ｇ，Ｂの繰り返しとなる。このために、サブ画素の１列に対応して、各色に対応した駆動電圧ＶR ，ＶG ，ＶB をそれぞれ供給するための３本の電源供給線と、各色に対応したＤ／Ａ変換器からのアナログデータを供給するための３本データ線を備える必要が生ずる。
【００２２】
したがって、表示パネルには相当数の電源供給線ならびにデータ線を配列しなければならず、これにより表示パネル上の回路規模が大きくなる。換言すれば前記した電源供給線ならびにデータ線の増大により、各画素の開口率が低下するという問題を招来させる。また、ダイアゴナル型配列の場合には、前記した開口率の低下のみならず、Ｄ／Ａコンバータの数も増大するという問題も発生し、Ｄ／Ａコンバータ群を形成するデータドライバのコストを上昇させる結果を招く。
【００２３】
そこで、図４に示すように各サブ画素の１列に対応して１本のデータ線を備え、走査（データ書き込み）に同期してデータ線ごとに配備された選択スイッチＳ1 ，Ｓ2 ，……を介して各Ｄ／Ａコンバータからのアナログ信号をデータ線に選択的に供給させる手段を採用することも考えられる。これによると、前記した開口率が低下するのを防ぐことができる。しかしながら、前記した選択スイッチＳ1 ，Ｓ2 ，……を選択動作させる制御手段が別に必要となり、またＤ／Ａコンバータの数を減らすことはできず、したがって、データドライバのコストを上昇させるという結果は変わらない。
【００２４】
また、図には示していないが各サブ画素の１列に対応して１本のデータ線を備え、これに接続されるＤ／Ａコンバータが、走査に同期してその都度Ｄ／Ａ変換動作を実行させるように制御させることも考えられる。しかしながらが、これによると、全ての色（この例ではＲ，Ｇ，Ｂ）に対応できるだけの分解能を持ったＤ／Ａコンバータが必要であり、コストの点で現実的には採用し難い問題を抱えている。
【００２５】
この発明は前記した技術的な観点に基づいてなされたものであり、ダイアゴナル型配列もしくはデルタ型配列、もしくはこれらの中間形態の配列パターンを採用しても、表示パネル上の回路規模の増大を抑えることで、画素の開口率が低下するのを防ぐことができる発光表示パネルを提供することを課題とするものである。
【課題を解決するための手段】
【００２６】
前記した課題を解決するためになされたこの発明にかかる発光表示パネルの第１の形態は、請求項１に記載のとおり、発光色の異なるカラー画素がダイアゴナル型またはデルタ型、もしくはこれらの中間形態のパターンをもってそれぞれ配列された発光表示パネルであって、前記カラー画素のそれぞれには、少なくても自発光素子と当該自発光素子に直列接続された発光駆動トランジスタ、および前記発光駆動トランジスタのゲート電位を制御するデータ書き込み用トランジスタが具備され、前記カラー画素のそれぞれには発光色に対応して少なくても２つ以上の異なる駆動電圧を供給する電源供給線が配列されると共に、前記カラー画素のそれぞれには発光色にかかわらず共通のデータ線を介して発光駆動用のデータ信号が供給されるように構成した点に特徴を有する。
【００２７】
また、前記した課題を解決するためになされたこの発明にかかる発光表示パネルの第２の形態は、請求項２に記載のとおり、発光色の異なるカラー画素がダイアゴナル型またはデルタ型、もしくはこれらの中間形態のパターンをもってそれぞれ配列された発光表示パネルであって、前記カラー画素のそれぞれには、少なくても自発光素子と当該自発光素子に直列接続された発光駆動トランジスタ、および前記発光駆動トランジスタのゲート電位を制御するデータ書き込み用トランジスタが具備され、前記カラー画素のそれぞれには発光色にかかわらず同一の駆動電圧を供給する電源供給線が配列されると共に、前記カラー画素には発光色に応じて少なくても２つ以上の異なるデータ線を介して発光駆動用のデータ信号がそれぞれ供給されるように構成した点に特徴を有する。
【発明を実施するための最良の形態】
【００２８】
以下、この発明にかかる発光表示パネルについて、図に示す実施の形態に基づいて説明する。図５はその第１の実施の形態を示したものであり、これはダイアゴナル型配列によるＥＬ表示パネルの回路構成例が示され、また各サブ画素の構成はコンダクタンスコントロール方式を採用した例になされている。この図５に示す実施の形態においても、紙面の都合で、その一部のサブ画素の配列状況のみを示している。
【００２９】
図５に示す実施の形態においては、すでに説明した図３に示す例と同様に、サブ画素の１列に対応して、各色に対応した駆動電圧ＶR ，ＶG ，ＶB をそれぞれ供給するための３本の電源供給線が配列されている。これによりＲ，Ｇ，Ｂの各カラー画素を構成するＥＬ素子の発光効率の違いを保障するように作用する。一方、この図５に示す実施の形態においては、サブ画素の１列に対応して１本の共通のデータ線が具備され、このデータ線を介して列ごとの各サブ画素を構成するデータ書込み用トランジスタ（走査選択トランジスタ）Ｑ1 のソースに対してデジタルデータ信号Ｄs が供給されるように構成されている。
【００３０】
図６は、図５に示す構成による表示パネルを発光駆動させる前記デジタルデータ信号Ｄs の形態を説明するものである。すなわち、ここでは図６に示すデータ信号Ｄs を利用することで、各画素に加える駆動電流の供給時間、すなわち各画素の発光時間を制御することで階調制御を実現させるものである。
【００３１】
この図６に示す例においては、１フレーム期間を期間が異なる６つのサブフレーム（ＳＦ１〜ＳＦ６）に分割している。そして、各サブフレームに対応して括弧書きで示したように、時間比として１：２：４：８：１６：３２の長さの発光時間（サスティン期間）を設定した構成にされている。したがって、これらの発光期間を適宜組み合わせることで、６ｂｉｔにより６４階調の表現を行なうことができる。一例として、走査に同期して第１〜第４サブフレームの期間で発光制御し、第５および第６サブフレームにおいて消灯制御させた場合には、フル点灯の１５／６３の明るさを再現させることができる。
【００３２】
前記した各画素の点灯駆動方式によると、１ラインごとの走査（データ書込み動作）に対応して、図示せぬシフトレジスタとラッチ回路の組み合わせにより、各画素の点灯制御動作を実現させることができる。したがって、すでに説明したアナログ動作による階調制御のように、各カラー画素ごとにそれぞれに対応したＤ／Ａ変換器を備える必要はなく、ドライバ回路側における回路の簡素化も実現することができる。
【００３３】
一方、図５に示す実施の形態によると、図３に示したダイアゴナル型配列の表示パネルに比較して、各列ごとのデータ線の数を低減させることができる。これにより、各サブ画素における開口率を増大させることに寄与できる。
【００３４】
次に図７は、この発明の第２の実施の形態を示したものであり、同じくダイアゴナル型配列によるＥＬ表示パネルの回路構成例が示されている。そして、各サブ画素の構成はすでに説明したコンダクタンスコントロール方式を採用した例になされている。なお、この図７に示す実施の形態においても、紙面の都合で、その一部のサブ画素の配列状況のみを示している。
【００３５】
この図７に示す実施の形態においては、サブ画素の１列に対応して、１本の共通の電源供給線が配列され、この電源供給線を介してそれぞれ同一の駆動電圧ＶA が各サブ画素に供給されるように構成されている。一方、この図７に示す実施の形態においては、サブ画素の１列に対応してそれぞれの発光色のサブ画素に個別のデジタルデータ信号を供給する３本のデータ線が備えられている。そして、各データ線を介してそれぞれの発光色のサブ画素に対して、データ信号ＤR ，ＤG ，ＤB が供給されるように構成されている。
【００３６】
図７に示した構成においても、図６に基づいて各サブ画素の発光時間を制御する時間階調制御が採用される。この場合、Ｒ，Ｇ，Ｂの各カラー画素におけるＥＬ素子の発光効率に対応して、予め各データ信号ＤR ，ＤG ，ＤB を補正することで、各カラー画素間のカラーバランスをとることができる。
【００３７】
そして、図７に示した構成によっても、すでに説明したアナログ動作による階調制御のように、各カラー画素ごとにそれぞれに対応したＤ／Ａ変換器を備える必要はなく、ドライバ回路側における回路の簡素化も実現することができる。また、図３に示したダイアゴナル型配列の表示パネルに比較して、各列ごとのデータ線の数を低減させることができ、各サブ画素における開口率を増大させることに寄与できる。
【００３８】
図８は、この発明の第３の実施の形態を示したものであり、これはデルタ型配列によるＥＬ表示パネルの回路構成例が示されている。そして、各サブ画素の構成はすでに説明したコンダクタンスコントロール方式を採用した例になされている。なお、この図８に示す実施の形態においても、紙面の都合でその一部のサブ画素の配列状況のみを示している。
【００３９】
図８に示す実施の形態においては、サブ画素の発光色にかかわらず同一の駆動電圧ＶA を供給する電源供給線が配列されると共に、各カラー画素には発光色に応じて各データ信号ＤR ，ＤG ，ＤB が、それぞれのデータ線を介して供給されるように構成されている。そして、デルタ型配列は、列方向に見た各サブ画素が蛇行状に配置された構成がとられるため、各カラー画素の配置位置に対応して、各データ信号ＤR ，ＤG ，ＤB をそれぞれ供給するデータ線、並びに各カラー画素に対して駆動電圧ＶA を供給する電源供給線は、各画素位置を迂回するようにしてそれぞれ蛇行状に配列されている。
【００４０】
図８に示す形態はデルタ型配列であるが故に、各データ線並びに各電源供給線はそれぞれ蛇行状に配列されているものの、電気的な構成は図７に示したダイアゴナル型配列によるものと同様である。そして、この図８に示す形態においても、図６に基づいて説明した各サブ画素の発光時間を制御する時間階調制御が採用される。したがって、デルタ型配列を採用した図８に示した実施の形態においても、図７に示した実施の形態と同様の作用効果を得ることができる。
【００４１】
次に図９は、この発明の第４の実施の形態を示したものであり、これもデルタ型配列によるＥＬ表示パネルの回路構成例が示されている。そして、各サブ画素の構成はすでに説明したコンダクタンスコントロール方式を採用した例になされている。なお、この図９に示す実施の形態においても、紙面の都合でその一部のサブ画素の配列状況のみを示している。
【００４２】
図９に示す実施の形態においては、図８に示した構成に比較して明らかなように、各サブ画素に駆動電圧ＶA を供給する電源供給線の配列が簡素化されている。すなわち、駆動電圧ＶA を供給する電源供給線は、列方向に蛇行する隣接するサブ画素の範囲で共用するように構成されている。ただし、この構成による電源供給線は、その一部において各データ信号ＤR ，ＤG ，ＤB をそれぞれ供給するデータ線と電気的な絶縁状態を保ってクロスさせる必要が生ずるが、これは表示パネルにおける成膜パターンを工夫することで実現することができる。
【００４３】
図９に示した実施の形態によると、図８に示した構成に比較して表示パネルの列方向に配列される電源供給線の数を半減させることができるので、より開口率を向上させることに寄与できる。
【００４４】
さらに図１０は、この発明の第５の実施の形態を示したものであり、これもデルタ型配列によるＥＬ表示パネルの回路構成例が示されている。そして、各サブ画素の構成はすでに説明したコンダクタンスコントロール方式を採用した例になされている。なお、この図１０に示す実施の形態においても、紙面の都合でその一部のサブ画素の配列状況のみを示している。
【００４５】
この図１０に示す実施の形態においては、各カラー画素（サブ画素）に対応した駆動電圧ＶR ，ＶG ，ＶB をそれぞれ供給するための電源供給線が列方向に配列されており、これによりＲ，Ｇ，Ｂの各カラー画素を構成するＥＬ素子の発光効率の違いを保障するように構成されている。また、この図１０に示す実施の形態においては、データ線を列方向に蛇行する隣接するサブ画素の範囲で共用するように構成されている。
【００４６】
このために前記データ信号としては、図１０に示したようにカラー画素ＲとＢの走査ごとにデータが切り換えられる信号ＤRB、カラー画素ＧとＲの走査ごとにデータが切り換えられる信号ＤGR、カラー画素ＢとＧの走査ごとにデータが切り換えられる信号ＤBGが、図１０に示す各データ線に供給されるように構成されている。
【００４７】
図１０に示す構成によるデータ線は、その一部において各駆動電圧ＶR ，ＶG ，ＶB をそれぞれ供給する電源供給線と電気的な絶縁状態を保ってクロスさせる必要が生ずるが、これは表示パネルにおける成膜パターンを工夫することで実現することができる。この図１０に示した実施の形態によると、表示パネルの列方向に配列されるデータ線の数を低減させることができるので、より開口率を向上させることに寄与できる。
【００４８】
前記した図５、図７〜図１０に示す各構成は、それぞれ図１Ａに（Ｂ）および（Ｃ）として示したダイアゴナル型配列およびデルタ型配列に基づくものであるが、図５、図７〜図１０に示した各電源供給線およびデータ線の配列手段は、図１Ｂに（Ｄ）〜（Ｆ）として示したダイアゴナル型およびデルタ型配列の中間形態の配列パターンにも適用することができる。そして、（Ｄ）〜（Ｆ）として示した配列パターンに適用しても同様の作用効果を得ることができる。
【００４９】
以上説明した各実施の形態においては、これに採用された画素構成はいずれもコンダクタンスコントロール方式と呼ばれるものであるが、この発明にかかる発光表示パネルにおいては、例えば図１１に示す画素構成も好適に採用することができる。図１１は時分割階調表現を実現する同時消去法（ＳＥＳ＝Simultaneous Erasing Scan ）と呼ばれる点灯駆動方式の画素構成を示している。
【００５０】
この図１１に示す画素構成はすでに説明したコンダクタンスコントロール方式の画素構成に対して、消去用トランジスタＱ3 が加えられている。なお、図１１においては図２に基づいて説明したコンダクタンスコントロール方式の画素構成と同一の機能を果たす各素子を同一の符号で示しており、したがってその説明は省略する。
【００５１】
前記消去用トランジスタＱ3 のソースおよびドレインは、電荷保持用キャパシタＣs の各端部にそれぞれ接続されており、そのゲートには消去信号線Ｒ1 を介して消去ドライバ１３より消去信号Erase が供給されるように構成されている。なお、先のコンダクタンスコントロール方式の画素構成の説明においては省略したが、データ書込み用トランジスタ（走査選択トランジスタ）Ｑ1 のソースにはデータドライバ１１よりデータ線Ａ1 を介してデータ信号Ｄs が供給され、また同トランジスタＱ1 のゲートには走査ドライバ１２より走査線Ｂ1 を介して走査選択信号Selectが供給されるように構成されている。そして、前記した構成の画素は、図５、図７〜図１０に示す各Ｒ，Ｇ，Ｂのカラー画素を構成するようになされる。
【００５２】
図１２は、前記したＳＥＳ駆動方式の画素構成を備えた表示パネルにおいてなされる階調制御の一例を示したものである。図１２に示すように、“５”〜“０”の各階調ビットに対応してサブフレームの数が重みとして割り当てられている。例えば階調ビットが“５”である場合には、４つのサブフレームが割り当てられ、例えば階調ビットが“０”である場合には、１／８のサブフレームが割り当てられる。
【００５３】
そして、１フレーム期間はサブフレームナンバー“１”〜“１０”で示すように１０の等しい期間のサブフレームに分割されている。さらに、各サブフレームごとに階調ビットが割り当てられており、例えば階調ビット“５”は、１フレーム期間内において、４つのサブフレーム、すなわちサブフレームナンバー“２”，“５”，“７”，“９”に割り当てられている。一方、例えば階調ビット“０”は、１／８の重みとして１フレーム期間内において、サブフレームナンバー“１０”に割り当てられている。
【００５４】
したがって、第１サブフレームにおいては、第３階調ビットが割り当てられ、重み１のサブフレームの点灯動作が実行される。これにより、第１サブフレームの開始時に図１１に示す走査ドライバ１２より、データ書き込み用トランジスタＱ1 のゲートに走査信号、すなわち図１２に示す書き込みスタートパルスが供給され、データドライバ１１からのデータ信号Ｄs に基づいてコンデンサＣs が充電される。この充電電圧に基づいて駆動トランジスタＱ2 はＥＬ素子Ｅ1 に駆動電流を供給し、これによりＥＬ素子Ｅ1 は発光駆動される。
【００５５】
次の第２サブフレームにおいては、第５階調ビットが割り当てられており、同じく重み１のサブフレームの点灯動作が実行される。この時の動作は前記した第１サブフレームにおける動作と同様になる。さらに次の第３サブフレームにおいては、第２階調ビットが割り当てられ、この場合にはサブフレーム期間の１／２の点灯制御がなされる。すなわち、第３サブフレームの開始時点には書き込みスタートパルスが供給される。そして当該サブフレームの１／２が経過した時点で、消去スタートパルス（Erase ）が図１１に示す消去ドライバ１３より供給され、これにより消去用トランジスタＱ3 がオンされる。
【００５６】
したがって、コンデンサＣs に蓄積されている電荷は放電され、直ちに駆動トランジスタＱ2 はカットオフされるためＥＬ素子Ｅ1 は消灯される。なお、第４サブフレーム以降においても前記と同様の作用により、各サブフレームごとに割り当てられた重みに基づくＥＬ素子の点灯制御が実行される。したがって、この図１２に示した例によると６４階調の階調表現を行なうことができる。
【００５７】
したがって、前記した図５、図７〜図１０に示す各画素を、以上説明したＳＥＳ駆動方式の画素構成に入れ替えた構成としても、図５、図７〜図１０に基づいてすでに説明した作用効果と同様の作用効果を享受することができる。
【００５８】
なお、以上説明した実施の形態においては、自発光素子として有機ＥＬ素子を用いているが、この自発光素子は有機ＥＬ素子に限らず、他の電流依存性の発光素子を利用した場合においても前記と同様の作用効果を得ることができる。
【図面の簡単な説明】
【００５９】
【図１Ａ】ストライプ型、ダイアゴナル型およびデルタ型のカラー画素の配列状態を示した模式図である。
【図１Ｂ】ダイアゴナル型およびデルタ型配列の中間形態の配列パターンを示した模式図である。
【図２】ストライプ型配列による表示パネルの例を示した回路構成図である。
【図３】ダイアゴナル型配列による表示パネルの例を示した回路構成図である。
【図４】ダイアゴナル型配列による表示パネルの他の例を示した回路構成図である。
【図５】この発明にかかる発光表示パネルの第１の実施の形態を示した回路構成図である。
【図６】この発明にかかる発光表示パネルにおいて採用し得る重み付きサブフレーム方式による階調制御の例を示したタイミング図である。
【図７】この発明にかかる発光表示パネルの第２の実施の形態を示した回路構成図である。
【図８】同じく第３の実施の形態を示した回路構成図である。
【図９】同じく第４の実施の形態を示した回路構成図である。
【図１０】同じく第５の実施の形態を示した回路構成図である。
【図１１】この発明にかかる発光表示パネルにおいて好適に採用し得る画素構成の例を示した回路構成図である。
【図１２】図１１に示す画素構成を採用した場合において採用し得る重み付きサブフレーム方式による階調制御の例を示したタイミング図である。
【符号の説明】
【００６０】
１１                    データドライバ
１２                    走査ドライバ
１３                    消去ドライバ
Ｃs                     電荷保持用コンデンサ
Ｅ1                     自発光素子（有機ＥＬ素子）
Ｑ1                     データ書き込みトランジスタ（走査選択トランジスタ）
Ｑ2                     発光駆動トランジスタ
Ｑ3                     消去用トランジスタ
ＶA ，ＶR ，ＶG ，ＶB   画素の動作電源
Ｄs ，ＤR ，ＤG ，ＤB   データ信号
【図１Ａ】
2005352147.tif 000003
【図１Ｂ】
2005352147.tif 000004
【図２】
2005352147.tif 000005
【図３】
2005352147.tif 000006
【図４】
2005352147.tif 000007
【図５】
2005352147.tif 000008
【図６】
2005352147.tif 000009
【図７】
2005352147.tif 000010
【図８】
2005352147.tif 000011
【図９】
2005352147.tif 000012
【図１０】
2005352147.tif 000013
【図１１】
2005352147.tif 000014
【図１２】
2005352147.tif 000015