(57)【要約】【課題】  回路構成をそれほど複雑にすることなく、多種の周波数特性を選択可能な水平輪郭補正回路を提供する。【解決手段】  時系列的に入力される映像信号に対して基準時刻を定め、基準時刻の前又は後のいずれか一方から少なくとも３以上の異なる時刻における画素データを出力する遅延回路３０（メモリ３０ａ〜３０ｆ）と、遅延回路３０から出力された画素データ群から予め選択された画素データを組み合わせ、画素データの組み合わせの中から１つの画素データを選択して出力する選択回路３４ａ〜３４ｄと、複数の選択回路３４ａ〜３４ｄから出力される画素データから１つを選択するスイッチ回路３６ａ，３６ｂを含み、基準時刻における画素データから基準時刻前及び前記基準時刻後の画素データを差し引くことによって映像信号の水平輪郭を補正した補正信号を出力する水平輪郭補正回路により上記課題を解決することができる。【選択図】図１
2005080130.tif 000002
【特許請求の範囲】
【請求項１】
時系列的に入力される映像信号に対して基準時刻を定め、当該基準時刻における映像信号の値から前記基準時刻前及び前記基準時刻後の映像信号の値を差し引くことによって映像信号の水平輪郭を補正した補正信号を出力する水平輪郭補正回路であって、
前記基準時刻の前又は後のいずれか一方から少なくとも３以上の異なる時刻における映像信号の値を出力する遅延回路を含み、
前記遅延回路から出力された映像信号群から予め選択された映像信号を組み合わせ、当該映像信号の組み合わせの中から１つの映像信号を選択して出力する選択回路を複数含み、
前記複数の選択回路から出力される映像信号から１つを選択するスイッチ回路を含むことを特徴とする水平輪郭補正回路。
【請求項２】
時系列的に入力される映像信号に対して基準時刻を定め、当該基準時刻における映像信号の値から前記基準時刻前及び前記基準時刻後の映像信号の値を差し引くことによって映像信号の水平輪郭を補正した補正信号を出力する水平輪郭補正回路であって、
入力端から入力された映像信号を所定時間だけ遅延して出力端に出力する遅延要素を含み、前記遅延要素が複数直列に接続された遅延回路を含み、
前記遅延回路に含まれる遅延要素の入力端又は出力端から取り出された映像信号を組み合わせ、当該映像信号の組み合わせの中から１つの映像信号を選択して出力する選択回路を複数含み、
前記複数の選択回路から出力される映像信号から１つを選択するスイッチ回路を含むことを特徴とする水平輪郭補正回路。
【請求項３】
請求項１又は２に記載の水平輪郭補正回路において、
前記基準時刻の映像信号の値に基いて、前記選択回路における映像信号の選択を制御する選択制御回路を含むことを特徴とする水平輪郭補正回路。
【請求項４】
請求項１〜３のいずれか１つに記載の水平輪郭補正回路において、
前記映像信号は輝度信号又は色差信号であることを特徴とする水平輪郭補正回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビジョン表示装置等の映像信号に対して画像の水平輪郭の補正を行うための水平輪郭補正回路に関する。特に、水平輪郭補正の補正特性が可変とし、好適な画質調整を可能とする水平輪郭補正回路に関する（例えば、特開２０００−５９６５０号公報）。
【背景技術】
【０００２】
電子線の走査によりＣＲＴにアナログ映像信号を表示する映像表示装置や、固定画素を有する液晶ディスプレイやプラズマディスプレイにデジタル化された映像信号を表示する映像表示装置が用いられている。このような映像表示装置においては、画像のシャープさを調整するために水平輪郭補正を行う回路が用いられる。
【０００３】
図９に、時系列的に入力されてくるデジタル化された映像信号の水平方向の輪郭を補正するための水平輪郭補正回路１００を示す。ここに示した水平輪郭補正回路１００は最も簡単な構成を有し、直列に接続された２つのメモリ１０ａ，１０ｂ、演算回路１２を含んで構成される。
【０００４】
メモリ１０ａ，１０ｂは直列に接続され、入力端Ｔiaに水平補正の対象となる映像信号が時系列的に入力される。メモリ１０ａ，１０ｂは、リセット信号が入力される度に入力端Ｔiから入力される画素データを受け入れて格納及び保持し、保持された画素データを出力端Ｔoから出力し続ける。メモリ１０ａの入力端Ｔiaから時系列的に入力される映像信号は、メモリ１０ａの出力端Ｔoaからメモリ１０ｂの出力端Ｔobへと１画素分毎に順次転送される。例えば、出力端Ｔoaから出力される値を基準時刻の基準値とすると、出力端Ｔiaの値は１画素分だけ基準時刻より後に入力された画素データとなり、出力端Ｔobの値は１画素分だけ基準時刻より先に入力された画素データとなる。
【０００５】
演算回路１２は、メモリ１０ａの入力端Ｔia、出力端Ｔoa及びメモリ１０ｂの出力端Ｔobからの出力を受けて演算を行う。出力端Ｔoaの値を基準値と定め、その基準値から入力端Ｔia及び出力端Ｔobの値を引き算する。この演算結果が、水平輪郭の補正結果として出力される。図１０に、水平輪郭補正回路１００を用いて水平輪郭補正を行った場合の周波数特性を示す。横軸は規格化された周波数を示し、縦軸は周波数に応じた減衰量を示している。
【０００６】
図１１に、水平輪郭補正回路１０２を示す。ここに示した水平輪郭補正回路１０２は、図９の回路と同様の構成を有するが、直列に４つのメモリ１０ａ〜１０ｄが接続されている。演算回路１２には、メモリ１０ａの入力端Ｔia、メモリ１０ｂの出力端Ｔob及びメモリ１０ｄの出力端Ｔodの値を入力する。演算回路１２は、メモリ１０ｂの出力端Ｔobの値を基準値と定め、その基準値から入力端Ｔia及び出力端Ｔodの値を引いた値を出力する。図１２に、水平輪郭補正回路１０２の周波数特性を示す。
【０００７】
このように、基準値の前後の画素データを適宜選択して演算を行うことによって、異なる周波数特性を有する水平輪郭補正回路を構成することができる。また、図１３のように、スイッチを含む選択回路１４ａ，１４ｂを設け、選択回路１４ａ，１４ｂに入力される画素データを適宜切り替えて出力することによって、異なる周波数特性を選択できる水平輪郭補正回路を実現することもできる。さらに、選択制御回路１６を設け、基準値の絶対値や変化に基づいて判定信号Ｓを選択回路１４ａ，１４ｂへ出力し、判定信号Ｓに基づいて自動的に選択回路１４ａ，１４ｂの出力を切り替える構成とすることもできる。これによって、自動的に適切な周波数特性に変更することも可能である。
【０００８】
【特許文献１】特開２０００−５９６５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、選択し得る周波数特性をさらに増やそうとすると、図１４の水平輪郭補正回路２００に示すように、さらにメモリ２０ａ〜２０ｆを増設し、多数の画素データの中から演算に使用するデータを選択しなければならなくなる。従って、選択回路２４ａ，２４ｂを多接点のスイッチに変更しなければならない。また、選択制御回路２６を用いて自動切換を行う場合、多数の画素データの中から１つを選択する判定を行い、多値の判定信号Ｓを出力する必要があるため判定のアルゴリズムが複雑になる。さらに、判定信号Ｓに基づいて選択回路２４ａ，２４ｂの多接点スイッチを切り替える構成を必要とし、制御回路が複雑及び高価となる。
【００１０】
本発明は、上記従来の問題を鑑み、回路構成をそれほど複雑にすることなく、多くの周波数特性を選択することができる水平輪郭補正回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決できる本発明は、時系列的に入力される映像信号に対して基準時刻を定め、当該基準時刻における映像信号の値から前記基準時刻前及び前記基準時刻後の映像信号の値を差し引くことによって映像信号の水平輪郭を補正した補正信号を出力する水平輪郭補正回路であって、前記基準時刻の前又は後のいずれか一方から少なくとも３以上の異なる時刻における映像信号の値を出力する遅延回路を含み、前記遅延回路から出力された映像信号群から予め選択された映像信号を組み合わせ、当該映像信号の組み合わせの中から１つの映像信号を選択して出力する選択回路を複数含み、前記複数の選択回路から出力される映像信号から１つを選択するスイッチ回路を含むことを特徴とする。
【００１２】
また、上記課題を解決できる本発明は、時系列的に入力される映像信号に対して基準時刻を定め、当該基準時刻における映像信号の値から前記基準時刻前及び前記基準時刻後の映像信号の値を差し引くことによって映像信号の水平輪郭を補正した補正信号を出力する水平輪郭補正回路であって、入力端から入力された映像信号を所定時間だけ遅延して出力端に出力する遅延要素を含み、前記遅延要素が複数直列に接続された遅延回路を含み、前記遅延回路に含まれる遅延要素の入力端又は出力端から取り出された映像信号を組み合わせ、当該映像信号の組み合わせの中から１つの映像信号を選択して出力する選択回路を複数含み、前記複数の選択回路から出力される映像信号から１つを選択するスイッチ回路を含むことを特徴とする。
【００１３】
ここで、上記本発明の水平輪郭補正回路において、前記基準時刻の映像信号の値に基いて、前記選択回路における映像信号の選択を制御する選択制御回路を含むことが好適である。なお、上記本発明の水平輪郭補正回路において、前記映像信号は輝度信号又は色差信号とすることができる。
【発明の効果】
【００１４】
本発明によれば、回路構成をそれほど複雑にすることなく、多種の周波数特性を選択可能な水平輪郭補正回路を提供することができる。
【発明を実施するための最良の形態】
【００１５】
本発明の実施の形態における水平輪郭補正回路３００は、図１に示すように、遅延回路３０（メモリ３０ａ〜３０ｆ）、演算回路３２、選択回路３４ａ〜３４ｄ、スイッチ回路３６ａ，３６ｂ及び選択制御回路３８を含んで構成される。以下、図２のタイミングチャートを参照しつつ、水平輪郭補正回路３００について説明する。
【００１６】
遅延回路３０は、メモリ３０ａ〜３０ｆを含んで構成される。メモリ３０ａ〜３０ｆは直列に接続される。入力端Ｔiaには、水平補正の対象となる映像信号の各画素のデータが時系列的ｔ0，ｔ1，ｔ2・・・に入力される。映像信号の画素データは、輝度信号又は色差信号とすることができる。
【００１７】
各メモリ３０ａ〜３０ｆは、１画素のデータを表すビット数だけのフリップフロップ回路を含んで構成することができる。例えば、映像信号の輝度信号が１画素当たり８ビットで表現される場合、各メモリ３０ａ〜３０ｆは８ビット分のフリップフロップ回路を含む。フリップフロップ回路は、図３に示すように、セット端子Ｓ（Ｑn）及びリセット端子Ｒの状態によって出力端Ｑn+1及び反転出力端Ｑn+1バーの値を保持する。例えば、リセット端子Ｒを“０”に保持し、セット端子Ｓに前段フリップフロップの出力Ｑnを入力することによって、リセット端子Ｒが“１”とされるまで出力端Ｑn+1からは出力Ｑnが出力され続ける。メモリ３０ａ〜３０ｆの各々は、リセット端子Ｒにリセット信号が入力される度に入力端Ｔiから入力される次の画素データを受け入れて格納及び保持し、保持された画素データを出力端Ｔoから出力し続ける。すなわち、メモリ３０ａ〜３０ｆの各々は、デジタル化された映像信号を１画素毎に遅延して出力する遅延要素として作用する。
【００１８】
図２に示すように、メモリ３０ａの入力端Ｔiaから時系列的に入力される映像信号は、メモリ３０ａの出力端Ｔoaからメモリ３０ｆの出力端Ｔofへと１画素分毎に順次転送されることとなる。例えば、出力端Ｔocから出力される値を基準時刻の基準値とすると、出力端Ｔobの値は１画素分だけ基準時刻より後に入力端Ｔiaに入力された画素データとなり、入力端Ｔodの値は１画素分だけ基準時刻より先に入力端Ｔiaに入力された画素データとなる。すなわち、遅延回路３０からは、基準時刻の前又は後の少なくとも３以上の異なる時刻における映像信号の画素データが出力される。
【００１９】
選択制御回路３８は、メモリ３０ａ〜３０ｆの出力のうち１つを基準時刻の基準値として受けて、その基準値に基づいて水平輪郭補正回路３００の周波数特性を設定するための判定信号Ｓを出力する。本実施の形態の場合、メモリ３０ｃの出力端Ｔocの値を基準値として受け、その基準値の絶対値や時間的変化に基づいて判定信号Ｓを定める。判定信号Ｓは、例えば、“Ｈレベル”又は“Ｌレベル”のいずれかを有する信号として出力される。判定信号Ｓは、選択回路３４ａ〜３４ｄへ出力される。
【００２０】
選択回路３４ａ〜３４ｄは、遅延回路３０から出力された画素データ群のうち予め定められた画素データの組み合わせの中から１つの映像信号を選択して出力する。具体的には、選択制御回路３８からの判定信号Ｓを受けて、入力される２つの信号のうちいずれか１つを選択して出力する。選択回路３４ａ〜３４ｄは、例えば、図４に示すように、判定信号Ｓが“Ｈレベル”又は“Ｌレベル”であるかに応じて２つの入力端子を切り替えて出力端子に接続するリレー回路で構成することができる。本実施の形態では、メモリ３０ａの入力端Ｔia及び出力端Ｔoaは選択回路３４ａの入力端に接続され、メモリ３０ａの出力端Ｔoaとメモリ３０ｂの出力端Ｔobは選択回路３４ｂの入力端に接続され、メモリ３０ｄの出力端Ｔodとメモリ３０ｅの出力端Ｔoeは選択回路３４ｃの入力端に接続され、メモリ３０ｅの出力端Ｔoeとメモリ３０ｆの出力端Ｔofは選択回路３４ｄの入力端に接続される。
【００２１】
スイッチ回路３６ａ，３６ｂは、選択回路３４ａ，３４ｂ又は選択回路３４ｃ，３４ｄの出力から各々１つを選択して出力するために用いられる。選択回路３４ａ，３４ｂの出力はスイッチ回路３６ａに入力され、選択回路３４ｃ，３４ｄの出力はスイッチ回路３６ｂに入力される。
【００２２】
スイッチ回路３６ａ，３６ｂは水平輪郭補正回路３００の外部から入力される制御信号Ｃ１，Ｃ２をそれぞれ受けて、入力信号のうち１つを選択的に出力するスイッチで構成される。制御信号Ｃ１，Ｃ２は、選択制御回路３８の判定結果によらず、水平輪郭補正回路３００の外部から設定できる構成とすることが好適である。例えば、水平輪郭補正回路３００で得ようとする周波数特性に基づいて予め手動で設定しておいても良いし、外部の他の回路において水平輪郭補正回路３００で必要な周波数特性を決定して自動で設定する構成としても良い。
【００２３】
例えば、図５に示すように、判定信号Ｓ及び制御信号Ｃ１，Ｃ２の組み合わせに応じて、各選択回路３４ａ〜３４ｄ及び各スイッチ回路３６ａ，３６ｂから出力される値を選択することができる。
【００２４】
演算回路３２は、遅延回路３０のメモリ３０ｃの出力端Ｔｏｃから出力される基準時刻における画素データの値からスイッチ回路３６ａ，３６ｂから出力される基準時刻前及び基準時刻後の画素データの値を差し引く演算を行う。これによって、映像信号の水平輪郭を補正した補正信号を得ることができる。演算結果は、出力信号として水平輪郭補正回路３００から出力される。
【００２５】
具体的には、図５に示した判定信号Ｓ及び制御信号Ｃ１，Ｃ２の組み合わせのパターンに応じて、図６に示すように、異なる周波数特性で水平輪郭補正を行うことができる。
【００２６】
以上のように、本実施の形態の水平輪郭補正回路３００によれば、スイッチ回路３６ａ，３６ｂを設け、外部からの制御信号Ｃ１，Ｃ２により予め選択回路３４ａ〜３４ｄから２つを選んでおくことによって、選択制御回路３８において基準時の値に基づいて“Ｈレベル”又は“Ｌレベル”の２値の判定信号を出力するだけで複数の周波数特性を選択することかできる。従って、選択制御回路３８を、多値の判定信号を出力できる回路とする必要がなくなり、判定のアルゴリズムも簡略化することができる。さらに、選択回路３４ａ〜３４ｄも、判定信号Ｓが“Ｈレベル”又は“Ｌレベル”であるかに応じて、２つの入力から１つを選択する単純なリレー回路とすることができる。
【００２７】
さらに多様な周波数特性を得るためには、図７の水平輪郭補正回路３０２に示すように、メモリと選択回路を増設することで対応することができる。この場合も、スイッチ回路３６で予め選択回路３４のいずれかを選択しておくことが好適である。
【００２８】
上記実施の形態では、デジタル化された映像信号を対象に水平輪郭補正を行う処理について説明を行ったが、アナログの映像信号を対象とすることもできる。例えば、図８に示すように、水平輪郭補正回路４００を遅延回路４０（遅延要素４０ａ〜４０ｆ）、演算回路４２、選択回路４４ａ〜４４ｄ、スイッチ回路４６ａ，４６ｂ及び選択制御回路４８を含む構成とすることができる。すなわち、各入力端Ｔiから入力されたアナログ映像信号を所定時間だけ遅延して出力端Ｔoに出力する遅延要素４０ａ〜４０ｆを含み、これらの遅延要素４０ａ〜４０ｆが直列に接続された遅延回路４０を用いることによって、アナログの映像信号に対して複雑な回路構成を採用することなく、周波数特性を種々変更できる水平輪郭補正回路４００を実現することができる。
【００２９】
なお、本発明は、上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変更することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態における水平輪郭補正回路の構成を示すブロック図である。
【図２】本発明の実施の形態における遅延回路（メモリ）のタイミングチャートを示す図である。
【図３】本発明の実施の形態における遅延回路を構成できるフリップフロップ回路の構成を示す図である。
【図４】本発明の実施の形態における選択回路を構成できるリレー回路の構成を示す図である。
【図５】本発明の実施の形態における水平輪郭補正回路の作用を説明する図である。
【図６】本発明の実施の形態における水平輪郭補正回路の周波数特性を示す図である。
【図７】本発明の実施の形態における水平輪郭補正回路の別の構成を示すブロック図である。
【図８】本発明の実施の形態におけるアナログの映像信号に対する水平輪郭補正回路のブロック図である。
【図９】従来の水平輪郭補正回路の構成を示すブロック図である。
【図１０】図９に示した水平輪郭補正回路の周波数特性を示す図である。
【図１１】従来の水平輪郭補正回路の別の構成を示すブロック図である。
【図１２】図１１に示した水平輪郭補正回路の周波数特性を示す図である。
【図１３】従来の周波数特性の切り替えが可能な水平輪郭補正回路の構成を示すブロック図である。
【図１４】従来の周波数特性の切り替えが可能な水平輪郭補正回路の別の構成を示すブロック図である。
【符号の説明】
【００３１】
１０ａ〜１０ｄ,３０，３０ａ〜３０ｆ  メモリ（遅延回路）、１２，３２，４２  演算回路、１４ａ，１４ｂ，３４ａ〜３４ｄ  選択回路、３６ａ，３６ｂ，４６ａ，４６ｂ  スイッチ回路、１６，３８，４８  選択制御回路、４０，４０ａ〜４０ｆ  遅延要素（遅延回路）、４４ａ〜４４ｄ  選択回路、１００，１０２，１０４，２００  従来の水平輪郭補正回路、３００，３０２，４００  本発明の実施の形態における水平輪郭補正回路。
【図１】
2005080130.tif 000003
【図２】
2005080130.tif 000004
【図３】
2005080130.tif 000005
【図４】
2005080130.tif 000006
【図５】
2005080130.tif 000007
【図６】
2005080130.tif 000008
【図７】
2005080130.tif 000009
【図８】
2005080130.tif 000010
【図９】
2005080130.tif 000011
【図１０】
2005080130.tif 000012
【図１１】
2005080130.tif 000013
【図１２】
2005080130.tif 000014
【図１３】
2005080130.tif 000015
【図１４】
2005080130.tif 000016