(57)【要約】【課題】  増幅素子の制御端子に印加されるバイアス電圧を一定にして動作電圧を出力要求レベルに応じて制御して出力電力を制御する高周波電力増幅回路において、ロウパワー時における電力効率の低下を防止する。【解決手段】  増幅素子（２１１〜２１３）の制御端子に印加されるバイアス電圧を一定にして動作電圧を出力要求レベルに応じて制御して出力電力を制御する高周波電力増幅回路（２１０）において、増幅素子のバイアス電圧（Ｖb3）を出力要求レベル（Ｖramp）に応じて段階的に切り替えて特にロウパワー時のバイアス電圧をハイパワー時のバイアス電圧よりも低くするようにバイアス回路（２３０）を構成した。【選択図】  図２
2005217558.tif 000002
【特許請求の範囲】
【請求項１】
増幅素子の制御端子に印加されるバイアス電圧を一定にして動作電圧を出力要求レベルに応じて制御して出力電力を制御する高周波電力増幅回路であって、
前記バイアス電圧を生成するバイアス回路は、出力要求レベルに応じてバイアス電圧を段階的に切り替えてロウパワー時のバイアス電圧をハイパワー時のバイアス電圧よりも低くするように構成されていることを特徴とする高周波電力増幅回路。
【請求項２】
前記高周波電力増幅回路は複数の増幅素子が多段接続されてなり、前記バイアス回路は、各増幅段の増幅素子の制御端子に所定のバイアスを与えるとともに、最終増幅段の増幅素子の制御端子に印加するバイアス電圧を出力要求レベルに応じて段階的に切り替えるように構成されていることを特徴とする請求項１に記載の高周波電力増幅回路。
【請求項３】
前記バイアス回路は、所定の第１基準電流を生成する第１基準電流生成回路と、出力レベル指示信号に応じて該出力レベル指示信号が所定のレベル以上のときに所定の第２基準電流を出力する第２基準電流生成回路と、前記第１基準電流生成回路と前記第２基準電流生成回路により生成された電流を合成した電流を電圧に変換する電流−電圧変換回路とを備えることを特徴とする請求項１または２に記載の高周波電力増幅回路。
【請求項４】
前記バイアス回路は、出力レベル指示信号に応じた大きさの第２基準電流を生成する第２基準電流生成回路と、該第２基準電流生成回路により生成された電流を２乗変換する２乗変換回路を備え、該２乗変換回路により変換された電流と前記第１基準電流生成回路により生成された電流を合成した電流を前記電流−電圧変換回路により電圧に変換することを特徴とする請求項３に記載の高周波電力増幅回路。
【請求項５】
前記バイアス回路は、前記第２基準電流生成回路と前記電流−電圧変換回路との間に前記第２基準電流生成回路により生成された電流を遮断可能なスイッチ手段を備え、動作モードに応じて増幅素子の制御端子に印加するバイアス電圧を段階的に切替え可能に構成されていることを特徴とする請求項３または４に記載の高周波電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を増幅して出力する高周波電力増幅回路さらには増幅用トランジスタの動作電圧（電源電圧）を出力要求レベルに応じて制御して出力電力を制御する高周波電力増幅回路に適用して有効な技術に関し、例えば携帯電話機に使用される高周波電力増幅回路およびそれを組み込んだ電子部品（パワーモジュール）に利用して有効な技術に関する。
【背景技術】
【０００２】
一般に、携帯電話機等の無線通信装置（移動体通信装置）における送信側出力部には、変調後の送信信号を増幅する高周波電力増幅回路（パワーアンプ）が設けられている。従来の無線通信装置においては、ベースバンド回路もしくはマイクロプロセッサ等の制御回路からの送信要求レベルに応じて高周波電力増幅回路の増幅率を制御するため、高周波電力増幅回路もしくはアンテナの出力電力を検出して検出信号とベースバンド回路等からの送信要求レベルに基づいて送信出力の制御信号を生成するＡＰＣ（Automatic Power Control）回路と呼ばれる回路から出力される制御電圧によって通話に必要な出力電力となるように、高周波電力増幅回路のバイアス電圧を制御する構成が採用されている（例えば、特許文献１参照）。
【０００３】
ところで、従来、携帯電話機における通信方式の一つにＧＳＭ（Global System for Mobile Communication）と呼ばれる方式がある。このＧＳＭ方式は、変調方式に搬送波の位相を送信データに応じてシフトするＧＭＳＫ（Gaussian Minimum Shift Keying ）と呼ばれる位相変調方式が用いられている。ＧＳＭ方式の通信システムでは位相変調された信号を要求出力レベルに応じて増幅して出力すれば良い。そこで、このＧＳＭ方式の携帯電話機においては、一般に、入力信号の振幅を固定してバイアス回路で高周波電力増幅回路の各増幅素子のアイドル電流を要求出力レベルに応じて制御して出力電力をフィードバック制御することが行なわれている。このような制御方式は一般にクローズドループ方式と呼ばれている。
【０００４】
しかしながら、上記クローズドループ方式による出力電力の制御方式は、ＡＰＣ回路を設ける必要があるため、その分回路規模が大きくなり実装密度を低下させるという問題点がある。そこで、出力レベルを指示する信号に基づいて該信号に比例して出力レベルが変化するように増幅素子（パワーＦＥＴ）の動作電圧（電源電圧）を制御することによってパワーＦＥＴをリニア動作させ、高周波電力増幅回路の出力のリニアリティを保証するようにした方式がある（例えば、特許文献２参照）。この方式は、オープンループ方式と呼ばれ、クローズドループ方式に比べて回路規模を小さくできるという利点がある。
【特許文献１】特開２０００−１５１３１０号公報
【特許文献２】特開２００３−１８９６０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のオープンループ方式の高周波電力増幅回路のバイアス制御においては、増幅素子の制御端子（ゲート端子もしくはベース端子）に印加されるバイアス電圧は、バイアス回路によってハイパワーのときもロウパワーのときも一定になるようにされている。また、バイアス回路は、所定の大きさ電流を生成する電流生成回路と生成された電流を電圧に変換する回路などからなり、最終的には抵抗分割あるいはカレントミラーで増幅素子の制御端子に印加されるバイアス電圧が生成されている。
【０００６】
ところが、従来のオープンループ方式の高周波電力増幅回路のバイアス制御においては、増幅素子の制御端子に印加されるバイアス電圧が一定であったため、最大出力パワー要求を満たすためにはバイアス電圧を高くしなければならないが、そのようにするとロウパワー時に増幅素子に流れるアイドル電流が多くなってしまい、電力効率が低下するという課題があることが明らかとなった。
【０００７】
この発明の目的は、増幅素子の制御端子に印加されるバイアス電圧を一定にして動作電圧（電源電圧）を出力要求レベルに応じて制御して出力電力を制御する高周波電力増幅回路において、ロウパワー時における電力効率を向上させることができ、それによって消費電力を低減させることができるバイアス制御技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、増幅素子の制御端子に印加されるバイアス電圧を一定にして動作電圧を出力要求レベルに応じて制御して出力電力を制御する高周波電力増幅回路において、バイアス電圧を出力要求レベルに応じて段階的に切り替えて特にロウパワー時のバイアス電圧をハイパワー時のバイアス電圧よりも低くするようにバイアス回路を構成した。ここで、前記バイアス電圧が切り替えられる増幅素子は、高周波電力増幅回路が複数の増幅素子が縦続接続された多段構成を有する場合には最終段の増幅素子とする。
【０００９】
増幅素子の制御端子に印加されるバイアス電圧を切替え可能なバイアス回路は、例えば所定の電流を流す第１電流源と、出力レベルを指示する信号が所定のレベル以上のときに電流を流す第２電流源と、上記第１電流源と第２電流源からの電流を重畳した電流を電圧に変換する電流−電圧変換回路とから構成することができる。
【００１０】
上記した手段によれば、増幅素子の制御端子に印加されるバイアス電圧がロウパワー時にはハイパワー時よりも低い電圧に切り替えられるため、ハイパワー時における最大出力パワー要求を満たすことができるとともに、ロウパワー時には増幅素子に流れるアイドル電流を抑えることができ、それによって電力効率を向上させることができるようになる。
【発明の効果】
【００１１】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、増幅素子の制御端子に印加されるバイアス電圧を一定にして動作電圧を出力要求レベルに応じて制御して出力電力を制御する高周波電力増幅回路において、ロウパワー時における電力効率を向上させることができ、それによって消費電力を低減させることができ、電池で動作する携帯電話機においては最大通話時間や最大待ち受け可能時間を増大させることができるという効果がある。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明を適用した高周波電力増幅器（パワーモジュール）の実施例を示したものである。本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。
【００１３】
この実施例のパワーモジュールは、入力高周波信号ＲＦinを増幅する電力増幅用ＦＥＴ（電界効果トランジスタ）を含む高周波電力増幅部２１０ａと、該高周波電力増幅部２１０ａの各段の電力増幅用ＦＥＴのゲート端子にバイアス電圧を与えて各ＦＥＴに流すアイドル電流を設定するバイアス回路２３０と、バッテリ電圧Ｖbattに基づいて外部のベースバンド部から供給される出力レベル指示信号Ｖrampに応じた直流電圧を生成し前記高周波電力増幅部２１０ａへ動作電圧ないしは電源電圧Ｖddとして与えるＤＣ−ＤＣコンバータなどからなる電源制御回路２５０とからなる。
【００１４】
図１には詳しい構成は示されていないが、高周波電力増幅部２１０ａと同様な構成を有するもう１つの高周波電力増幅部２１０ｂが設けられており、高周波電力増幅部２１０ａは８８０〜９１５ＭＨｚ帯の周波数を使用するＧＳＭ方式の送信信号を増幅し、高周波電力増幅部２１０ｂは１７１０〜１７８５ＭＨｚ帯の周波数を使用するＤＣＳ方式の送信信号を増幅するようにされる。この実施例では、上記バイアス回路２３０および電源制御回路２５０は、高周波電力増幅部２１０ａと高周波電力増幅部２１０ｂに共通の回路として設けられている。
【００１５】
特に制限されるものでないが、この実施例の高周波電力増幅部２１０ａは、３個の電力増幅用ＦＥＴ２１１、２１２、２１３を備え、このうち後段のＦＥＴ２１２，２１３はそれぞれ前段のＦＥＴ２１１，２１２のドレイン端子にゲート端子が接続され、全体で３段の増幅回路として構成されている。また、各段のＦＥＴ２１１，２１２，２１３のゲート端子には、バイアス回路２３０から供給されるゲートバイアス電圧Ｖb1，Ｖb2，Ｖb3が印加され、これらの電圧に応じたアイドル電流が各ＦＥＴ２１１，２１２，２１３にそれぞれ流されるようにされている。
【００１６】
各段のＦＥＴ２１１，２１２，２１３のドレイン端子にはそれぞれインダクタＬ１，Ｌ２，Ｌ３を介して電源制御回路２５０からの電源電圧Ｖddが印加されている。初段のＦＥＴ２１１のゲート端子と入力端子Ｉｎとの間には、インピーダンス整合回路２４１および直流カットの容量素子Ｃ１が設けられ、これらの回路及び素子を介して高周波信号ＰｉｎがＦＥＴ２１１のゲート端子に入力される。
【００１７】
初段のＦＥＴ２１１のドレイン端子と２段目のＦＥＴ２１２のゲート端子との間には、インピーダンス整合回路２４２および直流カットの容量素子Ｃ２が接続されている。また、２段目のＦＥＴ２１２のドレイン端子と最終段のＦＥＴ２１３のゲート端子との間には、インピーダンス整合回路２４３および直流カットの容量素子Ｃ３が接続されている。そして、最終段のＦＥＴ２１３のドレイン端子がインピーダンス整合回路２４４および容量素子Ｃ４を介して出力端子ＯＵＴに接続されており、高周波入力信号Ｐｉｎの直流成分をカットし交流成分を増幅した信号Ｐoutを出力する。本実施例においては、電力増幅用ＥＦＴ２１１〜２１３として、ＭＯＳトランジスタが用いられている。
【００１８】
電源制御回路２５０はＤＣ−ＤＣコンバータなどからなり、本実施例では図３に示すように、出力レベル指示信号Ｖrampの０．１Ｖ〜１．８Ｖの範囲でＶrampに比例して０Ｖから３．４Ｖまで変化する直流電圧を生成し出力するように構成される。ＤＣ−ＤＣコンバータの回路形式としては種々のものが考えられるので、本実施例では具体的な回路の開示は省略する。電源制御回路２５０を構成する各素子（整流用のインダクタや平滑コンデンサを除く）は、高周波電力増幅部２１０ａ，２１０ｂの各素子（インダクタＬ１〜Ｌ３を除く）やバイアス回路２３０を構成する素子とともに１個の半導体チップ上に半導体集積回路として構成することができる。
【００１９】
そして、この実施例では、この半導体集積回路と、電力増幅部２１０ａ，２１０ｂのインダクタＬ１〜Ｌ３と、インピーダンス整合回路２４１〜２４４と、直流カット用の容量素子Ｃ４とが、１つのセラミック基板上に実装されてパワーモジュールとして構成されている。インダクタＬ１〜Ｌ３は、半導体チップのパッド間に接続されたボンディングワイヤあるいはモジュール基板上に形成されたマイクロストリップラインなどにより形成することができる。
【００２０】
図２は、バイアス回路２３０の具体的な回路例を示す。
この実施例のバイアス回路２３０は、ベースバンド部などから供給される定電圧Ｖregに基づいて１段目と２段目の増幅段に供給するバイアス電流を生成する第１バイアス電流生成部２３１と、定電圧Ｖregに基づいて基準となる電流を生成する第１基準電流生成部２３２と、該第１基準電流生成部２３２により生成された基準電流Ｉc1を電圧に変換する電流−電圧変換部２３３と、変換された電圧に応じて３段目の増幅段に供給するバイアス電流を生成する第２バイアス電流生成部２３４とを備える。さらに、この実施例のバイアス回路２３０は、ベースバンド部などから供給される出力レベル指示信号Ｖrampに基づいて基準となる電流を生成する第２基準電流生成部２３５と、生成された基準電流を２乗変換する２乗変換回路２３６と、前記第１基準電流生成部２３２により生成された基準電流Ｉc1に該２乗変換回路２３６により生成された電流Ｉc2を加算して前記電流−電圧変換部２３３の抵抗Ｒ０に流したり遮断したりするオン／オフ・スイッチＳＷ１を備える。
【００２１】
このスイッチＳＷ１は、ベースバンド部から供給されるＧＭＳＫモードかＥＤＧＥ（Enhanced Data Rates for GSM Evolution）モードかを示す制御信号Ｍｏｄｅによって、ＧＭＳＫモードの際にオン状態にされ、ＥＤＧＥモードの際にはオフ状態にされる。ＥＤＧＥモードは、データ通信を８−ＰＳＫ（Phase Shift Keying）変調で行なうモードであり、１シンボル当たり１ビットの情報を送るＧＭＳＫ変調に対し、８−ＰＳＫ変調では１シンボル当たり３ビットの情報を送ることができるため、高い伝送レートによる通信を行なうことができる。
【００２２】
第１バイアス電流生成部２３１は、定電圧Ｖregを抵抗Ｒ１，Ｒ２で抵抗分割した電圧Ｖａが非反転入力端子に印加された差動アンプＡＭＰ０と、電源電圧Ｖccと接地点との間に直列に接続されたＭＯＳトランジスタＱ１および抵抗Ｒ３と、ＭＯＳトランジスタＱ１と同一のゲート電圧をゲートに受けてＱ１のドレイン電流に比例した電流を流すＭＯＳトランジスタＱ２，Ｑ３とからなる。なお、トランジスタＱ１と抵抗Ｒ３は、差動アンプＡＭＰ０の出力段とみなすことができる。この実施例の第１バイアス電流生成部２３１は、トランジスタＱ１と抵抗Ｒ３との接続ノードの電位Ｖ０が差動アンプＡＭＰ０の反転入力端子にフィードバックされることにより、Ｖ０を差動アンプＡＭＰ０の入力電圧Ｖａに一致させるような電流Ｉ０がＭＯＳトランジスタＱ１に流される。
【００２３】
これにより、このトランジスタＱ１に流れる電流Ｉ０はベースバンド部から供給される定電圧Ｖregに比例した電流（傾きは抵抗Ｒ１，Ｒ２の比で決まる）となる。そして、トランジスタＱ１とＱ２，Ｑ３のゲート幅が所定のサイズ比となるように形成されることにより、Ｑ２，Ｑ３にはＱ１の電流に比例した電流Ｉb1，Ｉb2が流され、これが高周波電力増幅部２１０ａ，２１０ｂの１段目と２段目の増幅用ＦＥＴ２１１，２１２とカレントミラー回路を構成するように接続がなされたバイアス用トランジスタＱb1，Ｑb2に供給され、ドレインに発生した電圧がバイアス電圧Ｖb1，Ｖb2として増幅用ＦＥＴ２１１，２１２のゲート端子に印加される。そのため、増幅用ＦＥＴ２１１，２１２には、ベースバンド部から供給される定電圧Ｖregに応じた所定のアイドル電流が流されるようになる。
【００２４】
第１基準電流生成部２３２は、ベースバンド部から供給される定電圧Ｖregを前記抵抗Ｒ１，Ｒ２で抵抗分割した電圧Ｖａが非反転入力端子に印加された差動アンプＡＭＰ１と、電源電圧Ｖccと接地点との間に直列に接続されたＭＯＳトランジスタＱ４および抵抗Ｒ４と、ＭＯＳトランジスタＱ４と同一のゲート電圧をゲートに受けてＱ４のドレイン電流に比例した電流を流すＭＯＳトランジスタＱ５，Ｑ６と、Ｑ５，Ｑ６のドレイン端子間に設けられたオン／オフ・スイッチＳＷ２とからなる。なお、トランジスタＱ４と抵抗Ｒ４は、差動アンプＡＭＰ１の出力段とみなすことができる。
【００２５】
この実施例の基準電流生成部２３２は、トランジスタＱ４と抵抗Ｒ４との接続ノードの電位Ｖ１が差動アンプＡＭＰ１の反転入力端子にフィードバックされることにより、Ｖ１を差動アンプＡＭＰ１の入力電圧Ｖａに一致させるような電流Ｉ１がＭＯＳトランジスタＱ１に流される。オン／オフ・スイッチＳＷ２は、ベースバンド部から供給される送信信号がＧＳＭの信号かＤＣＳの信号かを示すバンド制御信号ＶBANDによって制御されるスイッチで、ＤＣＳのときにオン状態にされて、Ｑ５とＱ６のドレイン電流を合成した電流Ｉc1を電流−電圧変換部２３３の抵抗Ｒ０に流すように制御される。これにより、図４（Ａ）のように、ＤＣＳのときにはＧＳＭのときよりも大きな電流Ｉc1が電流−電圧変換部２３３の抵抗Ｒ０に流されるようになる。これに応じて３段目の増幅用ＦＥＴ２１３のゲート端子にはＤＣＳのときにはＧＳＭのときよりも高いバイアス電圧が印加されるようになる。
【００２６】
第２バイアス電流生成部２３４は、電流−電圧変換部２３３の抵抗Ｒ０により変換された電圧Ｖｃが非反転入力端子に印加された差動アンプＡＭＰ３と、電源電圧Ｖccと接地点との間に直列に接続されたＭＯＳトランジスタＱ９および抵抗Ｒ８と、ＭＯＳトランジスタＱ９と同一のゲート電圧をゲートに受けてＱ９のドレイン電流に比例した電流を流すＭＯＳトランジスタＱ１０とからなる。なお、トランジスタＱ９と抵抗Ｒ８は、差動アンプＡＭＰ３の出力段とみなすことができる。
【００２７】
この実施例の第２バイアス電流生成部２３４は、トランジスタＱ９と抵抗Ｒ８との接続ノードの電位Ｖ３が差動アンプＡＭＰ３の反転入力端子にフィードバックされることにより、Ｖ３を差動アンプＡＭＰ３の入力電圧Ｖｃに一致させるような電流Ｉ３がＭＯＳトランジスタＱ９に流される。そして、この電流Ｉ３に比例した電流Ｉb3がＭＯＳトランジスタＱ１０に流され、これが３段目の増幅用ＦＥＴ２１３とカレントミラー回路を構成するように接続がなされたバイアス用トランジスタＱb3に供給され、そのドレインに発生した電圧がバイアス電圧Ｖb3として増幅用ＦＥＴ２１３のゲート端子に印加される。
【００２８】
第２基準電流生成部２３５は、ベースバンド部から供給される出力レベル指示信号Ｖrampをインピーダンス変換するボルテージフォロワ３５１と、変換された電圧を抵抗Ｒ５，Ｒ６で抵抗分割した電圧Ｖｂが非反転入力端子に印加された差動アンプＡＭＰ２と、該差動アンプＡＭＰ２の入力電圧Ｖｂの上限を制限するリミッタ３５２と、電源電圧Ｖccと接地点との間に直列に接続されたＭＯＳトランジスタＱ７および抵抗Ｒ７と、ＭＯＳトランジスタＱ７と同一のゲート電圧をゲートに受けてＱ７のドレイン電流に比例した電流を流すＭＯＳトランジスタＱ８とからなる。なお、トランジスタＱ７と抵抗Ｒ７は、差動アンプＡＭＰ２の出力段とみなすことができる。
【００２９】
この実施例の基準電流生成部２３５は、トランジスタＱ７と抵抗Ｒ７との接続ノードの電位Ｖ２が差動アンプＡＭＰ２の反転入力端子にフィードバックされることにより、Ｖ２を差動アンプＡＭＰ１の入力電圧Ｖｂに一致させるような電流Ｉ２がＭＯＳトランジスタＱ７に流される。これによって、トランジスタＱ７とＱ８に流れる電流は、出力レベル指示信号Ｖrampに比例した電流となる。そして、この実施例では、Ｑ８に流れる電流が２乗変換回路２３６で２乗変換される。
【００３０】
さらに、２乗変換回路２３６には、オフセット電流Ｉoffが与えられており、２乗変換回路２３６から出力される電流Ｉc2は、図４（Ｂ）に示すように、出力レベル指示信号Ｖrampが所定の電圧Ｖoffよりも高くされたときに指数関数的に増加する電流となる。２乗変換回路２３６を設けているのは、ＭＯＳＦＥＴの特性から増幅用トランジスタ２１３のドレイン電流Ｉddはゲート電圧Ｖb3の２乗に比例するので、２乗変換された電流をバイアス用トランジスタＱb3に流すことで、出力レベル指示信号Ｖrampとゲート電圧Ｖb3とが比例関係になるためである。
【００３１】
なお、２乗変換回路２３６から出力される電流Ｉc2が、図４（Ｂ）に示すように、ある電流値以上では一定になるのは、差動アンプＡＭＰ２の入力端子にリミッタ３５２が接続され、入力信号を制限しているためである。スイッチＳＷ１がオンされていると、この電流Ｉc2が第１基準電流生成部２３２からの電流Ｉc1に重畳されて電流−電圧変換部２３３の抵抗Ｒ０に流され、電圧に変換される。これにより、増幅用ＦＥＴ２１３のゲートバイアス電圧Ｖb3は、図５に示すように、従来は出力レベル指示信号Ｖrampにかかわらず一定であったものが、１．６Ｖのような所定のレベルまでは従来よりも低い一定電圧とされ、１．６Ｖを超えると急に上昇し、さらに所定のレベルを超えると従来よりも高い一定の電圧となるように制御される。
【００３２】
その結果、本実施例のバイアス回路２３０を適用した高周波電力増幅回路においては、図６に示すように、ハイパワーの領域において増幅用ＦＥＴ２１３に流れるアイドル電流Ｉddは従来とほぼ同じで、ロウパワーの領域において増幅用ＦＥＴ２１３に流れるアイドル電流Ｉddを少なくすることができる。
【００３３】
さらに、図７には、本実施例のバイアス回路２３０を適用した場合と、ゲートバイアスを一定にして電源電圧Ｖddを出力レベル指示信号Ｖrampに応じて制御した場合におけるＧＭＳＫ変調モードでの出力レベル指示信号Ｖrampと出力電圧Ｖoutとの関係を、また図８には、本実施例のバイアス回路２３０を適用した場合と、ゲートバイアスを一定にして電源電圧Ｖddを出力レベル指示信号Ｖrampに応じて制御した場合におけるＧＭＳＫ変調モードでの出力レベル指示信号Ｖrampと出力電力Ｐoutとの関係をそれぞれ示す。図７および図８より、本実施例のバイアス回路２３０を適用することで、ロウパワーの領域における電力効率が向上することが分かる。
【００３４】
なお、上記実施例では、第１バイアス電流生成部２３１および第２バイアス電流生成部２３４で生成した電流Ｉb1，Ｉb2，Ｉb3を、増幅用ＭＯＳトランジスタ２１１〜２１３とカレントミラー接続されたＭＯＳトランジスタＱb1〜Ｑb３に流してバイアス電圧を与えるようにした場合を説明したが、第１バイアス電流生成部２３１および第２バイアス電流生成部２３４で生成した電流を電圧に変換しかつ適当な抵抗比で分圧する抵抗分圧回路を設け、該分圧回路で分圧された電圧を増幅用ＭＯＳトランジスタ２１１〜２１３のゲート端子にバイアス電圧として印加する抵抗分圧方式のバイアス回路に対しても本発明を適用することができる。
【００３５】
また、２乗変換回路２３６の後段のスイッチＳＷ１は、ベースバンド部から供給されるＧＭＳＫモードかＥＤＧＥモードかを示す制御信号Ｍｏｄｅによって、ＧＭＳＫモードの際にオン状態にされ、ＥＤＧＥモードの際にはオフ状態にされるので、ＥＤＧＥモードの際には、図６の一点鎖線で示すような一定のバイアス電圧が増幅用ＦＥＴ２１３のゲート端子に与えられる。ＥＤＧＥモードはＧＭＳＫモードに比べて最大要求出力パワーが低いので、ベースバンド部から供給する定電圧ＶregをＧＭＳＫモードの際よりも低く設定することができ、それによってロウパワーの領域における電力効率が向上させることができる。
【００３６】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば前記実施例の高周波電力増幅回路では、バイアス回路２３０が出力レベル指示信号に応じた第２基準電流を生成する第２基準電流生成回路と、該第２基準電流生成回路により生成された第２基準電流を２乗変換する２乗変換回路とを備えるようにしているが、第２基準電流生成回路２３５を、出力レベル指示信号Ｖrampが所定のレベル以上のときに所定の第２基準電流を出力するように構成し、２乗変換回路２３６を省略するようにしても良い。この場合、第１基準電流と第２基準電流を合成した電流は階段状に急変化することとなるが、実施例に比べて回路を簡略化することできる。
【００３７】
また、前記実施例の高周波電力増幅回路では、電力増幅素子を３段接続しているが、２段構成としたり、４段以上の構成としても良い。また、実施例では、電力増幅素子２１１〜２１３として、ＭＯＳトランジスタが使用されているが、バイポーラ・トランジスタ、ＧａＡｓＭＥＳＦＥＴ、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）、ＨＥＭＴ（High Electron Mobility Transistor）等他のトランジスタを用いても良い。
【産業上の利用可能性】
【００３８】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＧＳＭとＤＣＳの２つの通信方式による送受信が可能なデュアルモードの無線通信システムを構成するパワーモジュールに適用した場合を説明したが、本発明はそれに限定されるものでなく、他の通信方式や、ＧＳＭとＤＣＳのいずれか一方、あるいはＧＳＭとＤＣＳとＰＣＳ（Personal Communications System）など３以上の通信方式による送受信が可能なマルチモードの携帯電話機や移動電話機などの無線通信システムを構成するパワーモジュールあるいは無線ＬＡＮ用の高周波電力増幅回路およびパワーモジュールに利用することができる。
【図面の簡単な説明】
【００３９】
【図１】本発明に係る高周波電力増幅器（パワーモジュール）の実施例を示す回路構成図である。
【図２】バイアス回路の具体的な回路例を示す回路構成図である。
【図３】出力レベル指示信号Ｖrampと電源制御回路により生成される電源電圧Ｖddとの関係を示すグラフである。
【図４】（Ａ）は出力レベル指示信号Ｖrampとバイアス回路内において生成される電流Ｉc1との関係を示すグラフ、（Ｂ）は出力レベル指示信号Ｖrampとバイアス回路内において生成される電流Ｉc2との関係を示すグラフである。
【図５】実施例のバイアス回路を適用した高周波電力増幅回路と適用しない高周波電力増幅回路における出力レベル指示信号Ｖrampと最終段の増幅用ＦＥＴのゲートバイアス電圧Ｖb3との関係を示すグラフである。
【図６】実施例のバイアス回路を適用した高周波電力増幅回路と適用しない高周波電力増幅回路における出力電力Ｐoutと最終段の増幅用ＦＥＴのドレイン電流Ｉddとの関係を示すグラフである。
【図７】実施例のバイアス回路を適用した高周波電力増幅回路と適用しない高周波電力増幅回路における出力レベル指示信号Ｖrampと出力電圧Ｖoutとの関係を示すグラフである。
【図８】実施例のバイアス回路を適用した高周波電力増幅回路と適用しな高周波電力増幅回路における出力レベル指示信号Ｖrampと出力電力Ｐoutとの関係を示すグラフである。
【符号の説明】
【００４０】
２００  パワーモジュール
２１０ａ，２１０ｂ  高周波電力増幅回路
２１１，２１２，２１３  電力増幅用ＦＥＴ
２３０  バイアス回路
２３１  第１バイアス電流生成部
２３２  第１基準電流生成部
２３３  電流−電圧変換部
２３４  第２バイアス電流生成部
２３５  第２基準電流生成部
２３６  ２乗変換回路
２４１〜２４４  インピーダンス整合回路
【図１】
2005217558.tif 000003
【図２】
2005217558.tif 000004
【図３】
2005217558.tif 000005
【図４】
2005217558.tif 000006
【図５】
2005217558.tif 000007
【図６】
2005217558.tif 000008
【図７】
2005217558.tif 000009
【図８】
2005217558.tif 000010