(57)【要約】【課題】  画像信号に含まれる画素欠陥を効率よく検出する。【解決手段】  目標画素Ｐ０に隣接する周辺画素Ｐ１〜Ｐ８の画像信号Ｙ（Ｐ１）〜Ｙ（Ｐ８）から、平均レベルＬａｖ、最大レベルＬｍａｘ、最小レベルＬｍｉｎを生成する。最大レベルＬｍａｘと最小レベルＬｍｉｎとの差ΔＬを、平均レベルＬａｖに加算して白欠陥の判定基準値Ｌｗを生成し、平均レベルＬａｖから減算して黒欠陥の判定基準値Ｌｂを生成する。そして、各判定基準値Ｌｗ、Ｌｂを目標画素の画像信号Ｙ（Ｐ０）と比較し、画素欠陥を判別する。【選択図】  図１
2005278217.tif 000002
【特許請求の範囲】
【請求項１】
１画面の画像信号に含まれる画素欠陥を補正する画素欠陥補正方法であって、
目標画素のレベルと、上記目標画素に隣接する複数の周辺画素のレベルから設定される判定基準値と、を比較することにより、目標画素が欠陥画素か否かを判定し、
上記目標画素が欠陥画素である場合には、上記目標画素の位置を示すアドレス情報を記憶し、上記アドレス情報に基づいて画素欠陥を補正することを特徴とする画素欠陥補正方法。
【請求項２】
上記アドレス情報は、適数フィールド毎に更新することを特徴とする請求項１に記載の画素欠陥補正方法。
【請求項３】
上記判定基準値は、上記周辺画素の平均レベルを算出するステップと、上記複数の周辺画素の最大レベル及び最小レベルを検出するステップと、上記最大レベルと上記最小レベルとの差を上記平均レベルに加算して判定基準値の上限値とし、上記最大レベルと上記最小レベルとの差を上記平均レベルから減算して判定基準値の下限値とするステップと、を有し、上記目標画素のレベルが上記判定基準値の上限値よりも大きいとき、あるいは、上記判定基準値の下限値よりも小さいとき、上記目標画素を欠陥画素と判定することを特徴とする請求項１又は２のいずれか１項に記載の画素欠陥補正方法。
【請求項４】
上記判定基準値の上限値に対して第１のオフセット値を加算し、
上記第１のオフセット値を、上記平均レベルが大きいときには大きく設定し、小さいときには小さく設定することを特徴とする請求項３に記載の画素欠陥補正方法。
【請求項５】
上記判定基準値の下限値に対して第２のオフセット値を減算し、
上記第２のオフセット値を、上記平均レベルが大きいときには小さく設定し、小さいときには大きく設定することを特徴とする請求項３に記載の画素欠陥補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像信号に含まれる画素欠陥を検出して補正する画素欠陥補正方法に関する。
【背景技術】
【０００２】
ＣＣＤイメージセンサ等の固体撮像素子においては、画素の受光レベルには関係なく、常に一定の電荷が蓄積されて固定レベルを出力するようになる、いわゆる画素欠陥を生じる場合がある。このため、固体撮像素子から得られる画像信号に対する信号処理の過程において、再生画面上に画素欠陥が現れないようする欠陥補正処理が行われる。
【０００３】
図７は、画素欠陥の補正処理を行うようにした撮像装置の構成を示すブロック図である。
【０００４】
ＣＣＤイメージセンサ１は、複数の受光画素が行列配置され、受光した被写体画像に応じて各受光画素に情報電荷を蓄積する。このＣＣＤ１は、垂直駆動信号φｖ及び水平駆動信号φＨによって駆動され、各受光画素に蓄積された情報電荷が１ライン単位で順次転送出力されて、所定のフォーマットに従う画像信号Ｙ０を出力する。駆動回路２は、垂直同期信号ＶＤ及び水平同期信号ＨＤに従い、ＣＣＤ１を駆動する垂直駆動信号φｖ及び水平駆動信号φＨを生成し、ＣＣＤ１に供給する。
【０００５】
タイミング制御回路３は、一定周期の基準クロックを分周し、垂直走査のタイミングを決定する垂直同期信号ＶＤ及び水平走査のタイミングを決定する水平同期信号ＨＤを生成し、駆動回路２に供給する。例えば、ＮＴＳＣフォーマットの場合、１４．３２ＭＨｚの基準クロックを９１０分周して水平同期信号ＨＤを生成し、この水平同期信号を５２５／２分周して垂直同期信号ＶＤを生成する。また、タイミング制御回路３は、後述する信号処理回路４及び欠陥補正回路５に対して、それぞれの動作タイミングをＣＣＤ１の動作タイミングに同期させるためのタイミング信号を供給する。
【０００６】
信号処理回路４は、ＣＣＤ１から出力される画像信号Ｙ０に対して、サンプルホールド、レベル補正等の信号処理を施し、画像信号Ｙ１として出力する。例えば、サンプルホールド処理においては、信号レベルとリセットレベルとを繰り返す画像信号Ｙ０に対して、リセットレベルをクランプした後に信号レベルを取り出すようにして、信号レベルを継続する画像信号Ｙ１を生成する。また、レベル補正処理においては、出力される画像信号Ｙ１の平均レベルを目標範囲内に収めるようにしてゲインの帰還制御が施される。この信号処理回路４においては、画像信号Ｙ０をサンプルホールドした後、サンプルホールド値がＡ／Ｄ変換され、それ以降はデジタル処理が採用される傾向にある。
【０００７】
欠陥補正回路５は、補正情報メモリ６に記憶された補正情報に基づいて、画像信号Ｙ１に対して欠陥補正処理を施す。例えば、欠陥が生じた画素の情報を、その前後の画素の情報の平均値に置き換えるように構成される。補正情報メモリ６は、ＣＣＤ１の欠陥画素の位置を記憶するもので、例えば、予めＣＣＤ１の出力をモニタして欠陥画素の位置を検出し、その検出結果を補正アドレス情報として記憶する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ＣＣＤ１は、同一工程で製造されたチップであっても、各チップ毎に欠陥画素の発生する位置が異なるため、撮像装置に用いるＣＣＤ１は、個々に画素欠陥の位置を検出し、補
正情報メモリ６に記憶する補正アドレス情報を生成する必要がある。このため、組立工程におけるコストの増大を招いている。
【０００９】
また、ＣＣＤ１の欠陥画素は、経時変化によって増えることがあり、そのような経時変化が生じた場合には、補正情報メモリ６の補正アドレス情報を書き換えなければならない。しかしながら、撮像装置の一般的な使用者は、補正情報メモリ６の内容を書き換えるための手段を備えていないため、補正情報メモリ６の補正情報アドレスを書き換えることは、事実上困難である。
【００１０】
そこで本発明は、組立工程のコストを増大させることなく、素子の経時変化による画素欠陥の変化にも対応できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上述の課題を解決するために成されたもので、その特徴とするところは、１画面の画像信号に含まれる画素欠陥を補正する画素欠陥補正方法であって、目標画素のレベルと、上記目標画素に隣接する複数の周辺画素のレベルから設定される判定基準値と、を比較することにより、目標画素が欠陥画素か否かを判定し、上記目標画素が欠陥画素である場合には、上記目標画素の位置を示すアドレス情報を記憶し、上記アドレス情報に基づいて画素欠陥を補正することにある。
そして、検出された画素欠陥を逐次補正することで、経時変化による画素欠陥の変化にも対応できる。
【発明の効果】
【００１２】
本発明によれば、連続して入力される画像信号に含まれる画素欠陥を逐次検出することができる。このとき、画素欠陥を判定する判定基準値は、周辺の画像の状態に応じて変動するため、高輝度部分あるいは低輝度部分で誤った検出が成されるのを防止することができ、再生画面上で視覚的に目立つ画素欠陥が効率よく検出できるようになる。
【００１３】
また、画素欠陥を逐次検出しながら、その検出結果に応じて画素欠陥を補正するようにしたことで、画素欠陥の位置を予め検出して設定しておく必要が無くなり、初期設定動作を簡略化できる。同時に、撮像素子の経時変化によって画素欠陥が増えた場合でも、特に設定を変更する必要なく、画素欠陥の補正ができる。さらには、ノイズの影響を受けにくくなるため、動作の信頼性を向上することができる。
【発明を実施するための最良の形態】
【００１４】
図１は、本発明の画素欠陥の検出方法を説明するための図であり、目標画素の周辺に隣接する周辺画素を表す画像信号のレベルと、これらのレベルから算出される画素欠陥の判定レベルとの関係を示している。この実施形態においては、図２に示すように、目標画素Ｐ０に対して、目標画素Ｐ０に隣接する８個の周辺画素Ｐ１〜Ｐ８を参照して画素欠陥の判定を行う場合を示している。
【００１５】
最初のステップでは、周辺画素Ｐ１〜Ｐ８を表す８画素分の画像信号Ｙ（Ｐ１）〜Ｙ（Ｐ８）の平均レベルＬａｖを算出する。続く第２のステップでは、周辺画素Ｐ１〜Ｐ８を表す８画素分の画像信号Ｙ（Ｐ１）〜Ｙ（Ｐ８）の最大レベルＬｍａｘ及び最小レベルＬｍｉｎを算出する。第３のステップでは、最大レベルＬｍａｘから最小レベルＬｍｉｎを減算し、両レベルの差ΔＬを算出する。そして、第４のステップでは、第１のステップで算出した平均レベルＬａｖに差ΔＬを加算し、白欠陥を検出するための第１の判定基準値Ｌｗを生成する。同時に、第５のステップでは、第１のステップで算出した平均レベルＬａｖから差ΔＬを減算し、黒欠陥を検出するための第２の判定基準値Ｌｂを生成する。尚、上述の第１のステップと第２のステップとの順序、あるいは、第４のステップと第５の
ステップとの順序については、それぞれ逆であってもよい。
【００１６】
第１〜第５のステップによって生成された第１の判定基準値Ｌｗ及び第２の判定基準値Ｌｂは、周辺画素の状況によって変化し、常に最適な値に保たれることになる。ここで、判定基準値Ｌｗ、Ｌｂについては、周辺画素のレベル差が小さいとき、平均レベルＬａｖに近い値となり、周辺画素のレベル差が大きいときには、平均レベルＬａｖから離れた値となる。従って、画面上で濃淡の差が小さい領域では判定基準値Ｌｗ、Ｌｂの範囲が狭くなり、逆に、濃淡の差が大きい領域では判定基準値Ｌｗ、Ｌｂの範囲が広くなるため、視覚的に目立ちやすい画素欠陥を効率よく検出できる。
【００１７】
また、第１〜第５のステップにおいて生成された第１の判定基準値Ｌｗ及び第２の判定基準値Ｌｂに対して、周辺画素Ｐ１〜Ｐ８の画像信号Ｙ（Ｐ１）〜Ｙ（Ｐ８）のレベルに応じたオフセットをそれぞれ加算及び減算する第６のステップを設けてもよい。即ち、画面上の暗い領域に白欠陥があると目立つが、明るい領域に白欠陥があっても目立たないため、第１の判定基準値Ｌｗに加算するオフセットを、周辺画素の平均レベルＬａｖが高いときには大きく設定し、低いときには小さく設定する。逆に、画面上の明るい領域に黒欠陥があると目立つが、暗い領域に黒欠陥があっても目立たないため、第２の判定基準値Ｌｂから減算するオフセットを、周辺画素の平均レベルＬａｖが低いときには大きく設定し、高いときには小さく設定する。このようなオフセットは、画像信号Ｙ（Ｐ１）〜Ｙ（Ｐ８）の平均レベルに応じて設定することや、画像信号の処理の過程におけるゲインレベルに応じて設定すること、さらには、それらを組み合わせること等が有効である。これにより、視覚的に目立ちやすい画素欠陥をさらに効率よく検出できる。
【００１８】
そして、第１の判定基準値Ｌｗと目標画素Ｐ０を表す画像信号Ｙ（Ｐ０）とを比較し、画像信号Ｙ（Ｐ０）が第１の判定基準値を超えていた場合には、その目標画素Ｐ０を白欠陥であると判定する。同様に、第２の判定基準値Ｌｂと目標画素Ｐ０を表す画像信号Ｙ（Ｐ０）とを比較し、画像信号Ｙ（Ｐ０）が第２の判定基準値に達していなかった場合には、その目標画素Ｐ０を黒欠陥であると判定する。このような画素欠陥の判定は、１行単位で連続する画像信号Ｙ（ｎ）に対して逐次行い、それぞれの判定のタイミングに同期して欠陥画素を補正すれば、画素欠陥を容易に補正できる。あるいは、画素欠陥と判定された画素のタイミングを水平走査線番号及び画素番号に基づくアドレス情報として記憶し、次のフィードから、そのアドレス情報に基づいて画素欠陥を補正するようにしてもよい。この場合、適数フィールド毎に画素欠陥の位置を示すアドレス情報を更新するようにすれば、経時変化による画素欠陥の変化にも対応することができる。
【００１９】
以上のような画素欠陥の検出方法によれば、予め撮像素子の画素欠陥の位置を検出しておく必要がなく、そのための工程を省くことができるため、製造コストの低減が図れる。また、画素欠陥の検出は、画像信号の入力に合わせて逐次行っているため、撮像素子の経時変化によって欠陥画素が増加したり、画素欠陥が無くなったりした場合でも、常に画素欠陥の正しい位置を検出することができる。
【００２０】
図３は、上述の画素欠陥の検出方法を採用した画像処理装置の構成を示すブロック図である。
【００２１】
本発明の画像処理装置は、メモリ回路１１、欠陥検出回路１２、オフセット算出回路１３、遅延回路１４及び欠陥補正回路１５より構成される。この画像処理装置においては、撮像素子の出力に対して所定の処理が施され、Ａ／Ｄ変換されてデジタルデータとして与えられる画像信号Ｙ（ｎ）に対して画素欠陥の補正処理を施すように構成される。
【００２２】
メモリ回路１１は、複数のラインメモリと複数のラッチとを備え、１行単位で連続して
入力される画像信号Ｙ（ｎ）を取り込み、目標画素Ｐ０に対応する画像信号Ｙ（Ｐ０）と、その周辺画素Ｐ１〜Ｐ８に対応する画像信号Ｙ（Ｐ１）〜Ｙ（Ｐ８）とを並列に同時に出力する。
【００２３】
欠陥検出回路１２は、メモリ回路１１から入力される周辺画素Ｐ１〜Ｐ８の画像信号Ｙ（Ｐ１）〜Ｙ（Ｐ８）に基づいて白欠陥を判定するための判定基準値Ｌｗと黒欠陥を判定するための判定基準値Ｌｂとを生成し、これらの判定基準値Ｌｗ、Ｌｂと目標画素Ｐ０の画像信号Ｙ（Ｐ０）とを比較して画素欠陥を検出する。この判定基準値Ｌｗ、Ｌｂは、上述の画素欠陥の検出方法に示したとおり、画像信号Ｙ（Ｐ１）〜Ｙ（Ｐ８）の平均レベルＬａｖに対して画像信号Ｙ（Ｐ１）〜Ｙ（Ｐ８）の最大レベルＬｍａｘと最小レベルＬｍｉｎとの差ΔＬを加算及び減算することによって算出される。さらに、オフセット算出回路１３から与えられるオフセットレベルＬｏｓを判定基準値Ｌｗ、Ｌｂにそれぞれ加算及び減算するようにしている。そして、画像信号Ｙ（Ｐ０）をオフセットが与えられた判定基準値Ｌｗ、Ｌｂと逐次比較し、画像信号Ｙ（Ｐ０）のレベルが判定基準値Ｌｗを超えているときに白欠陥の検出を示す検出出力Ｄｗを立ち上げ、同様に、画像信号Ｙ（Ｐ０）のレベルが判定基準値Ｌｂに達していないときに黒欠陥の検出を示す検出出力Ｄｂを立ち上げる。
【００２４】
オフセット算出回路１３は、周辺画素Ｐ１〜Ｐ８の画像信号Ｙ（Ｐ１）〜Ｙ（Ｐ８）に基づいて、判定基準値Ｌｗ、Ｌｂに与えるオフセットレベルＬｏｓを算出する。このオフセット算出回路１３においては、例えば、画像信号Ｙ（Ｐ１）〜Ｙ（Ｐ８）の平均レベルＬａｖに所定の係数を乗算することや、予め設定した変換テーブルを参照することによってオフセットレベルＬｏｓが算出される。尚、オフセットレベルＬｏｓについては、画像信号Ｙ（ｎ）を生成する過程で与えられるゲインに基づいて算出すること、このゲインと画像信号Ｙ（Ｐ１）〜Ｙ（Ｐ８）の平均レベルＬａｖとの両方に基づいて算出ことも可能である。
【００２５】
遅延回路１４は、メモリ回路１１から入力される目標画素Ｐ０の画像信号Ｙ（Ｐ０）を取り込み、欠陥検出回路１２における処理に要する時間だけ遅延することで、画像信号Ｙ（Ｐ０）の出力のタイミングを、検出出力Ｄｗ、Ｄｂの立ち上がりのタイミングに一致させる。そして、欠陥補正回路１５は、検出出力Ｄｗ、Ｄｂの立ち上がりのタイミングで、画像信号Ｙ（Ｐ０）を補正信号Ｙ（ｃ）に置き換える。この補正信号Ｙ（ｃ）は、例えば、目標画素Ｐ０の上下に位置する周辺画素Ｐ２、Ｐ７の画像信号Ｙ（Ｐ２）、Ｙ（Ｐ７）と、上下に位置する周辺画素Ｐ４、Ｐ５の画像信号Ｙ（Ｐ４）、Ｙ（Ｐ５）とを平均することにより生成される。従って、欠陥検出回路１２において、目標画素Ｐ０が白欠陥または黒欠陥であると判定されると、その画像信号Ｙ（Ｐ０）は、欠陥補正回路１５において補正信号Ｙ（ｃ）に置き換えられる。これにより、欠陥補正回路１５からは、白欠陥及び黒欠陥が補正された画像信号Ｙ'（ｎ）が出力されることになる。
【００２６】
図４は、メモリ回路１１の一例を示すブロック図である。このメモリ回路１１は、第１、第２のラインメモリ２１、２２及び第１〜第６のラッチ２３〜２８より構成される。
【００２７】
第１及び第２のラインメモリ２１、２２は、互いに直列に接続され、順次入力される画像信号Ｙ（ｎ）が第１のラインメモリ２１に書き込まると共に、第１のラインメモリ２１から順次読み出される画像信号Ｙ（ｎ）が第２のラインメモリ２２に書き込まれる。これにより、順次入力されてくる画像信号Ｙ（ｎ）に対して、第１のラインメモリ２１からは、１行前の画像信号Ｙ（ｎ）が読み出され、第２のラインメモリ２２からは、２行前の画像信号Ｙ（ｎ）が読み出される。
【００２８】
第１及び第２のラッチ２３、２４は、画像信号Ｙ（ｎ）の入力に対して直列に接続され
、１画素前の画像信号Ｙ（ｎ）が第１のラッチ２３に保持され、２画素前の画像信号Ｙ（ｎ）が第２のラッチ２４に保持される。これより、入力される画像信号Ｙ（ｎ）が、そのまま周辺画素Ｐ８に対応する画像信号Ｙ（Ｐ８）として出力され、第１及び第２のラッチ２３、２４に保持された画像信号Ｙ（ｎ）が、それぞれ周辺画素Ｐ７、Ｐ６に対応する画像信号Ｙ（Ｐ７）、Ｙ（Ｐ６）として出力される。
【００２９】
第３及び第４のラッチ２５、２６は、第１のラインメモリ２１の入力に対して直列に接続され、１行前で且つ１画素前の画像信号Ｙ（ｎ）が第３のラッチ２５に保持され、２画素前の画像信号Ｙ（ｎ）が第４のラッチ２６に保持される。これより、第１のラインメモリから読み出される画像信号Ｙ（ｎ）が、周辺画素Ｐ５に対応する画像信号Ｙ（Ｐ５）として出力され、第３及び第４のラッチ２５、２６に保持された画像信号Ｙ（ｎ）が、それぞれ目標画素Ｐ０に対応する画像信号Ｙ（Ｐ０）及び周辺画素Ｐ４に対応する画像信号Ｙ（Ｐ４）として出力される。
【００３０】
同様に、第５及び第６のラッチ２７、２８は、第２のラインメモリ２２の入力に対して直列に接続され、２行前で且つ１画素前の画像信号Ｙ（ｎ）が第５のラッチ２７に保持され、２画素前の画像信号Ｙ（ｎ）が第６のラッチ２８に保持される。これより、第２のラインメモリから読み出される画像信号Ｙ（ｎ）が、周辺画素Ｐ３に対応する画像信号Ｙ（Ｐ３）として出力され、第５及び第６のラッチ２７、２８に保持された画像信号Ｙ（ ｎ）が、それぞれ周辺画素Ｐ２、Ｐ１に対応する画像信号Ｙ（Ｐ２）、Ｙ（Ｐ２）として出力される。
【００３１】
以上のメモリ回路１１においては、画像信号Ｙ（ｎ）を順次取り込みながら、目標画素Ｐ０の画像信号Ｙ（Ｐ０）と、その周辺に位置する周辺画素Ｐ１〜Ｐ８の画像信号Ｙ（Ｐ１）〜Ｙ（Ｐ８）とが並列に出力されるようになる。
【００３２】
図５は、欠陥検出回路１２の構成を示すブロック図である。この欠陥検出回路１２は、平均値算出部３１、最大値検出部３２、最小値検出部３３、第１〜第３の減算器３４〜３６、第１、第２の加算器３７、３８及び第１、第２の比較器３９、４０より構成される。
【００３３】
平均値算出部３１は、周辺画素Ｐ１〜Ｐ８の画像信号Ｙ（Ｐ１）〜Ｙ（Ｐ８）をそれぞれ取り込み、それらの平均レベルＬａｖを算出する。最大値検出部３２及び最小値検出部３３は、画像信号Ｙ（Ｐ１）〜Ｙ（Ｐ８）のうちの最大レベルＬｍａｘ及び最小レベルＬｍｉｎをそれぞれ検出する。
【００３４】
第１の減算器３４は、最大値検出部３２から入力される最大レベルＬｍａｘから、最小値検出部３３から入力される最小レベルＬｍｉｎを減算し、それらの差ΔＬを算出する。そして、第１の加算器３７は、平均値算出部３１から入力される平均レベルＬａｖに差ΔＬを加算し、第２の減算器３５は、平均レベルＬａｖから差ΔＬを減算する。第２の加算器３８は、第１の加算器３７の加算結果にオフセットレベルＬｏｓを加算し、白欠陥を判定するための判定基準値Ｌｗを生成する。そして、第３の減算器３６は、第２の減算器３５の減算結果からオフセットレベルＬｏｓを減算し、黒欠陥を判定するための判定基準値Ｌｂを生成する。
【００３５】
第１の比較器３９は、第２の加算器３８から入力される判定基準値Ｌｗと目標画素Ｐ０の画像信号Ｙ（Ｐ０）とを比較し、画像信号Ｙ（Ｐ０）のレベルが判定基準値Ｌｗを超えたとき、即ち、目標画素Ｐ０が白欠陥であると判定されたときに立ち上げられる検出出力Ｄｗを発生する。第２の比較器４０は、第３の減算器３６から入力される判定基準値Ｌｂと目標画素Ｐ０の画像信号Ｙ（Ｐ０）とを比較し、画像信号Ｙ（Ｐ０）のレベルが判定基準値Ｌｂに達しなかったとき、即ち、目標画素Ｐ０が黒欠陥であると判定されたときに立
ち上げられる検出出力Ｄｂを発生する。
【００３６】
以上の欠陥検出回路１２においては、メモリ回路１１から入力される画像信号Ｙ（Ｐ１）〜Ｙ（Ｐ８）に基づいて画像信号Ｙ（Ｐ０）が白欠陥または黒欠陥であるか否かが逐次判定され、検出出力Ｄｗ、Ｄｂが立ち上げられる。
【００３７】
図６は、欠陥補正回路１５の構成を示すブロック図である。この欠陥補正回路１５は、第１〜第４の除算器４１〜４４、第１〜第３の加算器４５〜４７及びセレクタ４８より構成される。この欠陥補正回路１５においては、目標画素Ｐ０の上下に位置する周辺画素Ｐ２、Ｐ７の画像信号Ｙ（Ｐ２）、Ｙ（Ｐ７）と、上下に位置する周辺画素Ｐ４、Ｐ５の画像信号Ｙ（Ｐ４）、Ｙ（Ｐ５）とに基づいて補正信号Ｙ（ｃ）を生成する場合を示している。
【００３８】
第１〜第４の除算器４１〜４４は、メモリ回路１１から入力される画像信号Ｙ（Ｐ２）、Ｙ（Ｐ７）、Ｙ（Ｐ４）、Ｙ（Ｐ５）をそれぞれ１／４にする。第１の加算器４５は、第１及び第２の除算器４１、４２の除算結果を加算し、第２の加算器４６は、第３及び第４の除算器４３、４４の除算結果を加算する。そして、第３の加算器４７は、第１の加算器４５の加算結果と第２の加算器４６に加算結果とを加算し、補正信号Ｙ（ｃ）を生成する。セレクタ４８は、欠陥検出回路１２から入力される検出出力Ｄｗ、Ｄｂに応答して、目標画素Ｐ０の画像信号Ｙ（Ｐ０）または補正信号Ｙ（ｃ）の何れかを選択し、画素欠陥を補正した画像信号Ｙ'（Ｐ０）として出力する。即ち、セレクタ４８は、画素欠陥がなく、検出出力Ｄｗ、Ｄｂの何れも立ち上がっていない間は画像信号Ｙ（Ｐ０）を選択し、検出出力Ｄｗ、Ｄｂの何れかが立ち上がったときに限って補正信号Ｙ（ｃ）を選択するように構成される。これにより、画像信号Ｙ（ｎ）に画素欠陥があった場合には、検出出力Ｄｗ、Ｄｂに応答して、補正信号Ｙ（ｃ）によって補正される。
【００３９】
このように本発明の画像処理装置は、適数行分の画像信号を保持し、目標画素に対応する画像信号と共に、目標画素に隣接する複数の周辺画素に対応する画像信号を供給するメモリ回路と、上記目標画素のレベルを上記複数の周辺画素のレベルと対比して欠陥画素を検出する欠陥検出回路と、上記欠陥検出回路の検出結果に応答して上記目標画素の欠陥を補正する欠陥補正回路と、を備え、上記欠陥検出回路は、上記複数の周辺画素の最大レベルと最小レベルとの差を上記複数の周辺画素の平均レベルに対して加算または減算して判定基準値を生成し、この判定基準値と上記目標画素のレベルとを比較して画素欠陥を判定する。
【００４０】
以上の実施形態においては、判定基準値を目標画素に隣接する３行×３列の合計８個の周辺画素のレベルに基づいて決定する場合を例示したが、それ以上、例えば、３行×５列の１４個の周辺画素や、５行×５列の２４個の周辺画素のレベルに基づいて判定基準値を設定するようにしてもよい。
【図面の簡単な説明】
【００４１】
【図１】本発明の画素欠陥検出方法に用いる判定基準値と周辺画素のレベルとの関係を示す図である。
【図２】目標画素と周辺画素との位置関係を示す平面図である。
【図３】本発明の画像処理装置の構成を示すブロック図である。
【図４】メモリ回路の構成を示すブロック図である。
【図５】欠陥検出回路の構成を示すブロック図である。
【図６】欠陥補正回路の構成を示すブロック図である。
【図７】固体撮像装置の構成を示すブロック図である。
【符号の説明】
【００４２】
１  ＣＣＤイメージセンサ
２  駆動回路
３  タイミング制御回路
４  信号処理回路
５  欠陥補正回路
６  補正情報メモリ
１１  メモリ回路
１２  欠陥検出回路
１３  オフセット算出回路
１４  遅延回路
１５  欠陥補正回路
２１、２２  ラインメモリ
２３〜２８  ラッチ
３１  平均値算出部
３２  最大値検出部
３３  最小値検出部
３４〜３６  減算器
３７、３８  加算器
４１〜４４  除算器
４５〜４７  加算器
４８  セレクタ
【図１】
2005278217.tif 000003
【図２】
2005278217.tif 000004
【図３】
2005278217.tif 000005
【図４】
2005278217.tif 000006
【図５】
2005278217.tif 000007
【図６】
2005278217.tif 000008
【図７】
2005278217.tif 000009