(57)【要約】【課題】クラックが発生しにくくて信頼性に優れるにもかかわらず、比較的安価な中継基板を提供することにある。【解決手段】本発明の中継基板３１は、中継基板本体３８と複数の導体部３５とを備える。中継基板本体３８は、面接続端子２２を有する半導体素子２１が実装されるべき第１面３２と、第２面３３とを有する。中継基板本体３８は、第１面３２及び第２面３３を連通させる複数の貫通孔３４を有する。中継基板本体３８は、ヤング率が２５ＧＰａ以下の有機高分子材料からなる。【選択図】  図１
2005217201.tif 000002
【特許請求の範囲】
【請求項１】
面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有し、前記第１面及び前記第２面を連通させる複数の貫通孔を有し、ヤング率が２５ＧＰａ以下の有機高分子材料からなる略板形状の中継基板本体と、
前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数の導体部と
を備えることを特徴とする中継基板。
【請求項２】
熱膨張係数が１０．０ｐｐｍ／℃以上３０．０ｐｐｍ／℃以下であって面接続パッドを有する有機高分子基板を備え、かつ、
第１面、及び前記有機高分子基板の表面上に実装される第２面を有し、前記第１面及び前記第２面を連通させる複数の貫通孔を有し、ヤング率が２５ＧＰａ以下の有機高分子材料からなる略板形状の中継基板本体と、前記複数の貫通孔内に配置され、前記面接続パッドと電気的に接続される複数の導体部とを有する中継基板を備えた
ことを特徴とする中継基板付き基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子と基板との間に介在して両者間の導通を図る中継基板、中継基板付き基板に関するものである。
【背景技術】
【０００２】
近年、ＩＣチップが搭載された配線基板（ＩＣ搭載基板やＩＣパッケージなど）とマザーボード等のプリント基板とをじかに接続するのではなく、配線基板とマザーボードとの間にインターポーザと呼ばれる中継基板を介在させてそれらを互いに導通した構造体が各種知られている（例えば、特許文献１参照）。かかるインターポーザの材料としてはセラミック等の無機材料が用いられる。また、最近では、上記のインターポーザとは異なるレベルでの接続を図るもの、具体的にはＩＣチップ−配線基板間の接続を図るインターポーザも提案されている。本明細書では便宜上前者を「セカンドレベルインターポーザ」と呼び、後者を「ファーストレベルインターポーザ」と呼ぶことにする。
【特許文献１】特開２０００−２０８６６１号公報（図２（ｄ）等）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、ＩＣチップは一般に熱膨張係数が２．０ｐｐｍ／℃〜５．０ｐｐｍ／℃程度の半導体材料（例えばシリコン等）を用いて形成されている。これに対して、配線基板は半導体材料よりもかなり熱膨張係数が大きな材料、例えば１０．０ｐｐｍ／℃以上の樹脂材料等を用いて形成されている。よって、ファーストレベルインターポーザを用いた構造体では、ＩＣチップ−配線基板間の熱膨張係数差に起因して応力が発生しやすい。この応力は、インターポーザと他部品との接合部分やＩＣチップ自身にクラックを発生させ、構造体の信頼性を低下させる要因となる。従って、クラックの発生を防止するためには、ファーストレベルインターポーザに例えば高い剛性を付与して、応力に耐えるようにすることが望ましい。よって、ファーストレベルインターポーザの材料としては、現状では、ヤング率の高いセラミック等の無機材料が適していると考えられている。
【０００４】
しかしながら、セラミック材料（とりわけ高ヤング率のセラミック材料）は高価なため、インターポーザの低コスト化が難しくなるという問題があった。
【０００５】
本発明は上記の課題に鑑みてなされたものであり、その目的は、クラックが発生しにくくて信頼性に優れるにもかかわらず、比較的安価な中継基板、半導体素子付き中継基板を提供することにある。
【課題を解決するための手段】
【０００６】
そこで、本願発明者は、応力に起因するクラック発生の防止を図るべく、鋭意研究を行った。
【０００７】
次式１に示すように、ヤング率（縦弾性係数：Ｅ）は、材料が弾性的に挙動する場合の応力σとひずみεとの比であって、材料の強さの尺度となる。
【０００８】
Ｅ＝σ／ε      ・・・式１
【０００９】
上記式１を変形した次式２によると、応力σはヤング率Ｅとひずみεとの積で表現される。この式２は、ヤング率Ｅの値が小さくなれば、応力の値σも小さくなることを意味している。
【００１０】
σ＝Ｅ・ε      ・・・式２
【００１１】
そこで、本願発明者は、高剛性中継基板材料の使用という従来の発想とは全く逆の手法をあえて採ること、つまり低剛性中継基板材料を使用することを想到し、最終的に下記の発明を完成させた。
【００１２】
上記課題を解決するための手段としては、面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有し、前記第１面及び前記第２面を連通させる複数の貫通孔を有し、ヤング率が２５ＧＰａ以下の有機高分子材料からなる略板形状の中継基板本体と、前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数の導体部とを備えることを特徴とする中継基板がある。また、上記課題を解決するための別の手段としては、熱膨張係数が１０．０ｐｐｍ／℃以上３０．０ｐｐｍ／℃以下であって面接続パッドを有する有機高分子基板を備え、かつ、第１面、及び前記有機高分子基板の表面上に実装される第２面を有し、前記第１面及び前記第２面を連通させる複数の貫通孔を有し、ヤング率が２５ＧＰａ以下の有機高分子材料からなる略板形状の中継基板本体と、前記複数の貫通孔内に配置され、前記面接続パッドと電気的に接続される複数の導体部とを有する中継基板を備えたことを特徴とする中継基板付き基板がある。
【００１３】
従って、これらの発明によれば、ヤング率が２５ＧＰａ以下という低剛性の中継基板本体を使用して中継基板を構成しているため、有機高分子基板が熱膨張または熱収縮したときでも中継基板がそれに追従して弾性的にひずむ（変形する）ことができる。よって、熱膨張係数差に起因して発生する応力の影響が軽減される。ゆえに、中継基板と他部品（例えば有機高分子基板や半導体素子）との接合部分や半導体素子自身にクラックが発生しにくくなり、信頼性に優れた中継基板、中継基板付き基板を実現することができる。また、概して有機高分子材料はセラミック材料ほど高価ではないため、これを中継基板本体の形成材料として使用すれば、比較的安価な中継基板、中継基板付き基板を実現することができる。
【００１４】
中継基板や中継基板付き基板を構成する中継基板本体は、第１面及び第２面を有する略板形状の部材である。
【００１５】
中継基板本体の第１面は、面接続端子を有する半導体素子が実装されるべき面、換言すると、面接続端子を有する半導体素子が実装される予定の面である。前記半導体素子としては、例えば、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満のものが使用される。このような半導体素子の例としては、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる半導体集積回路チップ（ＩＣチップ）などを挙げることができる。なお、中継基板本体の第１面上に実装されるべき半導体素子の数は、１つであってもよく２つ以上であってもよい。
【００１６】
ここで「熱膨張係数」とは、厚み方向（Ｚ方向）に対して垂直な方向（ＸＹ方向）の熱膨張係数のことを意味し、０℃〜１００℃の間のＴＭＡ（熱機械分析装置）にて測定した値のことをいう。「ＴＭＡ」とは、熱機械的分析をいい、例えばＪＰＣＡ−ＢＵ０１に規定されるものをいう。
【００１７】
前記面接続端子とは、電気的接続のための端子であって、面接続によって接続を行うものを指す。なお、面接続とは、被接続物の平面上に線状や格子状（千鳥状も含む）にパッドあるいは端子を形成し、それら同士を接続する場合を指す。なお、前記半導体素子の大きさ及び形状は特に限定されないが、少なくとも一辺が１０．０ｍｍ以上であることがよい。このような大型の半導体素子になると、発熱量も増大しやすく応力の影響も次第に大きくなるため、クラックの発生といった本願特有の課題が生じやすくなるからである。また、半導体素子の厚さも特に限定されないが、１．０ｍｍ以下（ただし０ｍｍは含まず。）であることがよい。半導体素子が１．０ｍｍ以下になると、半導体素子の強度が弱くなるため、クラックの発生といった本願特有の課題が生じやすくなるからである。
【００１８】
一方、中継基板付き基板を構成する中継基板本体の第２面は、面接続パッドを有する有機高分子基板の表面上に実装されている面である。中継基板を構成する中継基板本体の第２面は、面接続パッドを有する有機高分子基板の表面上に実装されるべき面、換言すると、面接続パッドを有する有機高分子基板の表面上に実装される予定の面である。前記面接続パッドとは、電気的接続のための端子用パッドであって、面接続によって接続を行うものを指す。このような面接続パッドは例えば線状や格子状（千鳥状も含む）に形成される。
【００１９】
なお、本発明において有機高分子基板を用いる理由は、基板材料を有機高分子とすることで全体の低コスト化を図るためである。ここで、有機高分子基板とは、樹脂等の有機高分子材料を主体として構成された基板（樹脂基板）のことを意味する。かかる樹脂基板の具体例としては、ＥＰ樹脂（エポキシ樹脂）基板、ＰＩ樹脂（ポリイミド樹脂）基板、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）基板、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）基板などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。
【００２０】
この場合において有機高分子基板の熱膨張係数は、１０．０ｐｐｍ／℃以上３０．０ｐｐｍ／℃以下であることがよい。熱膨張係数が１０．０ｐｐｍ／℃未満になると、有機高分子基板が高コスト化しやすくなるからである。また、熱膨張係数が３０．０ｐｐｍ／℃を超える有機高分子基板を使用した場合には、半導体素子等との熱膨張係数差が非常に大きくなる。よって、たとえ中継基板を介在したとしても応力の影響を十分に低減できない可能性があるからである。
【００２１】
また、有機高分子基板は導体回路を備える配線基板であることが好ましく、このような配線基板上には半導体素子やその他の電子部品などが実装される。
【００２２】
中継基板や中継基板付き基板を構成する中継基板本体は、ヤング率が２５ＧＰａ以下（ただし、０ＧＰａは除く。）の有機高分子材料からなる。その理由は、ヤング率が２５ＧＰａを超える有機高分子材料からなる中継基板本体では、応力の影響を十分に軽減できないからである。なお、有機高分子材料のヤング率は、０．０１ＧＰａ以上１０ＧＰａ以下がさらに好ましく、０．０１ＧＰａ以上５ＧＰａ以下が特に好ましい。ヤング率が１０ＧＰａ以下であると十分な応力軽減効果を得ることができる。
【００２３】
中継基板本体を構成する有機高分子材料は、上記のように低ヤング率であることに加えて、低熱膨張性であることが好ましい。即ち、かかる有機高分子材料の熱膨張係数は、半導体素子及び有機高分子基板の中間的な値であることが好ましく、例えば５．０ｐｐｍ／℃以上２０．０ｐｐｍ／℃以下、特には５．０ｐｐｍ／℃以上１０．０ｐｐｍ／℃以下であることがよい。その理由は、中継基板本体の熱膨張係数が５．０ｐｐｍ／℃未満であると、半導体素子との熱膨張係数差が小さくなる一方、有機高分子基板との熱膨張係数差が大きくなる。よって、中継基板と有機高分子基板との接合部分に大きな応力が作用するようになり、好ましくないからである。逆に、中継基板本体の熱膨張係数が２０．０ｐｐｍ／℃を超えると、有機高分子基板との熱膨張係数差が小さくなる一方、半導体素子との熱膨張係数差が大きくなる。よって、中継基板と半導体素子との接合部分に大きな応力が作用するようになり、好ましくないからである。
【００２４】
また、中継基板本体を構成する有機高分子材料は、低剛性及び低熱膨張性を有するばかりでなく、絶縁性を有することが好ましい。その理由は、絶縁性を有しない材料を用いた中継基板本体の場合、導体部との絶縁を図るために絶縁層を形成する必要が生じ、構造の複雑化及びそれに伴う高コスト化といった問題が生じるからである。これに対して、絶縁性を有する材料を用いた中継基板本体では、絶縁層が不要となるため構造の簡略化及び低コスト化を達成することができる。
【００２５】
中継基板本体を構成する好適な有機高分子材料の具体例としては、エポキシ系やゴム系の樹脂材料を挙げることができる。勿論、このような樹脂材料は、上記の低剛性、低熱膨張性及び絶縁性といった諸特性を併せ持つものであることが望ましい。エポキシ系やゴム系以外のものであって上記の諸性質を併せ持つ樹脂材料を選択することも勿論可能である。
【００２６】
また、中継基板本体における有機高分子材料の含有量は、重量比で７０％以上、好ましくは８０％以上、さらに好ましくは９５％以上であることがよい。即ち、中継基板本体は無機繊維及び無機フィラーを殆どまたは全く含まないことが好ましい。その理由は、中継基板本体における無機物の含有量が多くなると、低いヤング率の達成が困難になるばかりでなく、高コスト化につながるおそれがあるからである。
【００２７】
中継基板本体の厚さは、特に限定されないが、強いて言えば０．３ｍｍ以上１．０ｍｍ以下であることが好ましい。厚さが０．３ｍｍ未満であると、中継基板本体の介在による効果、即ち応力軽減効果が十分に得られない可能性があるからである。また、厚さが１．０ｍｍを超えると、構造体全体の厚さが増すばかりでなく、小径の導体部の形成が困難になり製造コストが高くつくおそれがあるからである。なお、中継基板本体の厚さは、０．３ｍｍ以上０．７ｍｍ以下であることがより好ましい。
【００２８】
中継基板や中継基板付き基板を構成する中継基板本体は、第１面及び第２面を連通させる複数の貫通孔を有している。貫通孔の直径は特に限定されないが、例えば１２５μｍ以下であることがよく、１００μｍ以下であることがよりよい（ただし、０μｍは含まず。）。隣接する前記貫通孔間の中心間距離も特に限定されないが、例えば２５０μｍ以下であることがよく、２００μｍ以下であることがよりよい（ただし、０μｍは含まず。）。かかる直径や中心間距離があまりに大きすぎると、今後予想される半導体素子のファイン化に十分に対応できない可能性があるからである。換言すると、かかる直径や中心間距離をあまりに大きく設定すると、限られた面積内に多数の導体部を形成できないからである。さらには、貫通孔の直径は８５μｍ以下、隣接する前記貫通孔間の中心間距離は１５０μｍ以下であることがよい（ただし、０μｍは含まず。）。
【００２９】
また、本発明の中継基板及び中継基板付き基板は、複数の貫通孔内に配置された複数の導体部を有している。これらの導体部は、例えば、第１面側及び第２面側の各々にて露出する端部を有する柱状に形成される。中継基板における複数の導体部は、半導体素子の面接続端子や、有機高分子基板の面接続パッドと電気的に接続されるべきものである。中継基板付き基板における複数の導体部は、有機高分子基板の面接続パッドと電気的に接続されている。
【００３０】
上記の導体部は、例えば、複数の貫通孔内に導電性金属を充填することにより形成される。前記導電性金属としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される１種または２種以上の金属を挙げることができる。２種以上の金属からなる導電性金属としては、例えば、スズ及び鉛の合金であるはんだ等を挙げることができる。複数の貫通孔内に導電性金属を充填して導体部を形成する具体的な手法としては、例えば、導電性金属を含む非固形状材料（例えば導電性金属ペースト）を作製しそれを印刷充填する手法があるほか、導電性金属めっきを施す手法などがある。また、固形状の材料、具体的には金属塊や金属柱などを貫通孔内に埋め込むという手法を採用してもよい。なお、導電性金属の充填によって導体部を形成する場合、内部に空洞が生じないように貫通孔をほぼ完全に埋めることが好ましい。その理由は、導体部の低抵抗化を図るとともに、導体部自体の強度を高めるためである。
【００３１】
導体部が導体柱である場合、導体柱における少なくとも一方の端面上、とりわけ半導体素子が実装されるべき第１面側端面上には、接続時の便宜を図るためにはんだ層が形成されていてもよい。前記はんだ層としては第１面から突出するように形成されたはんだバンプが好適である。このようなはんだバンプがあると、バンプレスの半導体素子の実装が可能となって好都合だからである。勿論、はんだ層は複数の導体柱における両方の端面上に形成されていても構わない。前記はんだ層の形成に使用されるはんだは特に限定されず、用途に応じて任意に選択することができる。なお、はんだを用いて導体柱を形成した場合、その導体柱の一部を第１面または第２面から突出させてはんだバンプとしてもよい。
【００３２】
また、中継基板本体の表面上、とりわけ第１面上や第２面上には、半導体素子以外の電子部品や素子が１つ以上設けられていてもよい。前記電子部品の具体例としては、チップトランジスタ、チップダイオード、チップ抵抗、チップキャパシタ、チップコイルなどを挙げることができる。これらの電子部品は、能動部品であっても受動部品であってもよい。前記素子の具体例としては、薄膜トランジスタ、薄膜ダイオード、薄膜抵抗、薄膜キャパシタ、薄膜コイルなどを挙げることができる。これらの素子は、能動素子であっても受動素子であってもよい。そして、前記中継基板本体の第１面上や第２面上には、前記電子部品同士、前記素子同士、あるいは前記電子部品や前記素子と導体柱とを接続する配線層が形成されていてもよい。このように電子部品や素子を設ければ、中継基板や中継基板付き基板の付加価値を高めることができる。
【００３３】
例えば、薄膜キャパシタを備えた中継基板や中継基板付き基板の場合、電源ライン上（即ち、基板側の電源回路と半導体素子側の電源端子とを結ぶ配線上）に薄膜キャパシタを配置しておくことがよい。このように構成すれば、電源ライン上のノイズ（電圧変動）を吸収することができる。よって、ＧＨｚ帯域の高周波ノイズを減らし、半導体素子を高速で動作させることが可能となる。ここで、薄膜キャパシタとは、導体間に強誘電体薄膜を挟み込んだ構造のキャパシタのことをいう。
【発明を実施するための最良の形態】
【００３４】
［第１実施形態］
【００３５】
以下、本発明を具体化した第１実施形態を図１〜図１１に基づき詳細に説明する。図１は、ＩＣチップ（半導体素子）２１と、インターポーザ（中継基板）３１と、配線基板（有機高分子基板）４１とからなる本実施形態の半導体パッケージ１１を示す概略断面図である。図２〜図９は、インターポーザ３１の製造過程を説明するための概略断面図である。図１０は、完成したインターポーザ３１を示す概略断面図である。図１１は、半導体パッケージ１１を構成するＩＣチップ付きインターポーザ（半導体素子付き中継基板）６１を配線基板４１上に実装するときの状態を示す概略断面図である。
【００３６】
図１に示されるように、本実施形態の半導体パッケージ１１は、上記のように、ＩＣチップ２１と、インターポーザ３１と、配線基板４１とからなるＬＧＡ（ランドグリッドアレイ）である。なお、半導体パッケージ１１の形態は、ＬＧＡのみに限定されず、例えばＢＧＡ（ボールグリッドアレイ）やＰＧＡ（ピングリッドアレイ）等であってもよい。ＭＰＵとしての機能を有するＩＣチップ２１は、縦１２．０ｍｍ×横１０．０ｍｍ×厚さ０．７ｍｍの矩形平板状であって、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる。かかるＩＣチップ２１の下面側表層には、図示しない回路素子が形成されている。また、ＩＣチップ２１の下面側には、複数の面接続端子２２が格子状に設けられている。これらの面接続端子２２の表面上に特にバンプは設けられていない。
【００３７】
前記配線基板４１は、上面４２及び下面４３を有する矩形平板状（４５ｍｍ角）の樹脂製多層配線基板である。この多層配線基板は、スルーホール導体５１を有する樹脂製のコア基板５２と、その両面に形成されたビルドアップ層とによって構成されている。かかるビルドアップ層は、複数層の樹脂絶縁層４４と複数層の導体回路４５とを交互に積層した構造を有している。本実施形態の場合、具体的にはエポキシ樹脂をガラスクロスに含浸させてなる絶縁基材により樹脂絶縁層４４が形成され、銅箔または銅めっき層により導体回路４５が形成されている。かかる配線基板４１の熱膨張係数は、１３．０ｐｐｍ／℃以上１６．０ｐｐｍ／℃未満となっている。配線基板４１の上面４２には、インターポーザ３１側との電気的な接続を図るための複数の面接続パッド４６が格子状に形成されている。配線基板４１の下面４３には、図示しないマザーボード側との電気的な接続を図るための複数の面接続パッド４７が格子状に形成されている。なお、マザーボード接続用の面接続パッド４７は、インターポーザ接続用の面接続パッド４６よりも広い面積で広いピッチとなっている。樹脂絶縁層４４にはビアホール導体４８が設けられていて、これらのビアホール導体４８を介して、スルーホール導体５１、異なる層の導体回路４５、面接続パッド４６、面接続パッド４７が相互に電気的に接続されている。また、配線基板４１の上面４２には、図１１のＩＣチップ付きインターポーザ６１以外にも、チップキャパシタ、半導体素子、その他の電子部品（いずれも図示略）が実装されている。
【００３８】
本実施形態のインターポーザ３１は、いわゆるファーストレベルインターポーザと呼ばれるべきものであって、上面３２（第１面）及び下面３３（第２面）を有する矩形平板形状のインターポーザ本体３８（中継基板本体）を有している。そして、このインターポーザ本体３８は、厚さ０．３ｍｍ程度のエポキシ系樹脂により形成された樹脂製基板からなる。かかる樹脂製基板の熱膨張係数は約１０ｐｐｍ／℃、ヤング率は約０．０６ＧＰａである。
【００３９】
従って、インターポーザ本体３８の熱膨張係数は、配線基板４１の熱膨張係数よりも小さく、かつ、ＩＣチップ２１の熱膨張係数よりも大きな値となっている。即ち、本実施形態のインターポーザ３１は、配線基板４１よりも低い熱膨張性を備えている。また、ＩＣチップ２１のヤング率が１９０ＧＰａ程度であるのに対し、インターポーザ本体３８のヤング率はそれよりも相当低くなっている。即ち、本実施形態のインターポーザ３１は、極めて低い剛性を備えている。また、本実施形態のインターポーザ本体３８は無機繊維及び無機フィラーを全く含んでいないため、インターポーザ本体３８における有機高分子材料の含有量は重量比で９５％以上となっている。
【００４０】
インターポーザ３１を構成するインターポーザ本体３８には、上面３２及び下面３３を貫通する複数のビア３４（貫通孔）が格子状に形成されている。これらのビア３４は、配線基板４１が有する各面接続パッド４６の位置に対応している。そして、かかるビア３４内には、はんだ（例えばＰｂ９０％−Ｓｎ１０％という組成のもの）からなる導体柱３５が設けられている。各導体柱３５の上端は、上面３２から１００μｍほど突出したインターポーザ側はんだバンプ３６となっている。インターポーザ側はんだバンプ３６は、ＩＣチップ２１側の各面接続端子２２に電気的に接続されている。一方、配線基板４１側の面接続パッド４６上には、基板側はんだバンプ３７が設けられている。各導体柱３５の下端面は、それら基板側はんだバンプ３７を介して、各面接続パッド４６に電気的に接続されている。なお、本実施形態では、各導体柱３５の下端面に特にインターポーザ側はんだバンプ３６を設けていないが、これを設けた構成としてもよい。
【００４１】
そして、このような構造の半導体パッケージ１１では、インターポーザ３１の導体柱３５を介して、配線基板４１側とＩＣチップ２１側とが導通されている。ゆえに、インターポーザ３１を介して、配線基板４１−ＩＣチップ２１間で信号の入出力が行われるとともに、ＩＣチップ２１をＭＰＵとして動作させるための電源が供給されるようになっている。
【００４２】
ここで、上記構造の半導体パッケージ１１を製造する手順について説明する。
【００４３】
まず、下記の要領で配線基板４１を作製する。即ち、スルーホール導体５１を有するコア基板５２を用意し、従来公知のビルドアッププロセスによってその両面に、樹脂絶縁層４４と導体回路４５とからなるビルドアップ層を形成する。そして、図示しないソルダーレジストを必要に応じて形成した後、はんだペーストの印刷及びリフローを行って、各面接続パッド４６上に基板側はんだバンプ３７をそれぞれ設ける。本実施形態では、基板側はんだバンプ３７の形成にあたって、例えば共晶はんだ（Ｐｂ３６％−Ｓｎ６４％）等が用いられる。
【００４４】
次に、下記の要領でインターポーザ３１を作製する。まず、出発材料である銅張積層板５５を用意する。図２に示されるように、この銅張積層板５５は、矩形状をなすエポキシ系樹脂板５４の両面に銅箔５６を貼着したものである。次に、このような銅張積層板５５に対し、例えば炭酸ガスレーザーを用いたレーザー加工等を行って、銅張積層板５５の表裏を貫通する多数のビア３４を形成する（図３参照）。勿論、レーザー加工以外の穴あけ方法、例えばドリル加工等により、ビア３４の形成を行っても構わない。次に、前記銅張積層板５５の全面に対してパネルめっきを施し、これにより銅箔５６の表面及びビア３４の内面に銅めっき層５７を析出させる（図４参照）。ビア３４の内面に銅めっき層５７を設けることは必須ではなく、不要であれば省略してもよい。銅めっき層５７を設けない場合のメリットは、導体柱３５の狭ピッチ化を達成しやすくなることである。一方、銅めっき層５７を設けた場合のメリットは、はんだ充填性が改善されるため、所望形状の導体柱３５が得やすくなることである。次に、表裏両面の銅めっき層５７上に図示しないめっきレジストを形成し、この状態で銅めっき層５７における不要部分をエッチング除去して、インターポーザ本体３８を完成させる（図５参照）。このようにして得られたインターポーザ本体３８を図示しないペースト印刷装置に移し、上面３２側に所定のはんだレジスト５８を設けた状態ではんだペースト６０を印刷する（図６参照）。このはんだレジスト５８には、各ビア３４がある位置に対応して多数の透孔５９が設けられている。はんだレジスト５８の厚さは、得ようとするインターポーザ側はんだバンプ３６の大きさに基づいて決定される。本実施形態ではその厚さを１５０μｍ〜２００μｍ程度に設定している。そして、上記のはんだペースト印刷を行うと、各透孔５９を介してはんだペースト６０が各ビア３４内に充填される（図７参照）。次に、インターポーザ本体３８の上面３２からはんだレジスト５８を除去する（図８参照）。このとき、ビア３４の上面側開口部から一部のはんだペースト６０が突出した状態となる。そして、リフローを行って上端側にインターポーザ側はんだバンプ３６を有する導体柱３５を形成する（図９参照）。以上の結果、図１０に示す所望構造のインターポーザ３１が完成する。
【００４５】
次に、完成した前記インターポーザ３１の上面３２にＩＣチップ２１を載置する。このとき、ＩＣチップ２１側の面接続端子２２と、インターポーザ側はんだバンプ３６とを位置合わせするようにする。そして、加熱してインターポーザ側はんだバンプ３６をリフローすることにより、インターポーザ側はんだバンプ３６と面接続端子２２とをフリップチップ接続する。その結果、図１１に示すＩＣチップ付きインターポーザ６１が完成する。
【００４６】
次に、インターポーザ３１側の各導体柱３５の下端面と、配線基板４１側の各基板側はんだバンプ３７とを位置合わせして（図１１参照）、配線基板４１上に前記ＩＣチップ付きインターポーザ６１を載置する。そして、各導体柱３５の下端面と各面接続パッド４６とを、各基板側はんだバンプ３７を介してそれぞれ接合する。この後、必要に応じてアンダーフィル（図示略）による界面の封止などを行えば、図１に示す半導体パッケージ１１が完成する。
【００４７】
従って、本実施形態によれば以下の効果を得ることができる。
【００４８】
（１）本実施形態のインターポーザ３１は、ヤング率が約０．０６ＧＰａであって、極めて低い剛性のインターポーザ本体３８を使用して構成されている。そのため、樹脂製の配線基板４１がＸＹ方向に熱膨張または熱収縮したときでもインターポーザ３１がそれに追従して弾性的にひずむ（変形する）ことができる。よって、熱膨張係数差に起因して発生する応力の影響が軽減される。しかも、このインターポーザ本体３８は低熱膨張性という好ましい性質も備えている。ゆえに、インターポーザ３１と他部品（即ち配線基板４１やＩＣチップ２１）との接合部分ＩＣチップ２１自身にクラックが発生しにくくなる。その結果、信頼性に優れた半導体パッケージ１１を得ることができる。
【００４９】
（２）また、概して有機高分子材料の代表例である樹脂材料は、セラミック材料ほど高価ではない。そのため、これをインターポーザ本体３８の形成材料として使用すれば、比較的安価なインターポーザ３１を実現することができ、ひいては半導体パッケージ１１の低コスト化を容易に達成することが可能となる。勿論、本実施形態では配線基板４１についても樹脂製であり、このことは半導体パッケージ１１の低コスト化に確実に貢献している。
【００５０】
（３）しかも、本実施形態のインターポーザ本体３８は好適な絶縁性を有するエポキシ系樹脂を材料としているため、導体柱３５との絶縁を図るための絶縁層を特に必要としない。よって、構造の簡略化及び低コスト化を達成することができる。
【００５１】
（４）なお、本実施形態の半導体パッケージ１１は以下のような手順で製造することもできる。図１２に示されるように、配線基板４１の上面４２にインターポーザ３１をはんだ付け等により接合することで、インターポーザ付き配線基板（中継基板付き基板）７１をあらかじめ作製する。その後、このインターポーザ付き配線基板７１の上面３２にＩＣチップ２１を接合し、所望の半導体パッケージ１１とする。
［第２実施形態］
【００５２】
次に、第２実施形態として、上記構造のインターポーザ３１を製造する別の方法について説明する。図１３，図１４は、インターポーザ３１の製造方法を説明するための概略断面図である。
【００５３】
本実施形態では、導体柱３５の形成にあたって、基本的に導体柱形成治具８１と荷重治具８２とを用いる。この場合、導体柱形成治具８１及び荷重治具８２は、耐熱性があって、かつ、溶融したＰｂ−Ｓｎ共晶はんだに濡れない材質を用いて構成されている。本実施形態ではこれらの治具８１，８２は、いずれもカーボン製である。導体柱形成治具８１の上面において、インターポーザ本体３８の各ビア３４に対応した位置には、先端が円錐状の凹部８３が形成されている。
【００５４】
そして、このような導体柱形成治具８１の上面に、インターポーザ側はんだバンプ３６が形成されるべき面を下側に向けて、インターポーザ本体３８を載置する。この状態で、インターポーザ本体３８の有する各ビア３４の上側開口部に、直径約１５０μｍ〜３００μｍのＰｂ−Ｓｎ共晶はんだ（Ｐｂ３６％−Ｓｎ６４％）ボール８４を載置し、さらに荷重治具８２を載置する（図１３参照）。
【００５５】
次いで、窒素雰囲気下で、最高温度２１０℃、１８３℃以上のリフロー炉にこれらを投入し、共晶はんだボール８４を加熱して溶融させる。すると、溶融した共晶はんだは、荷重治具Ｍの自重により下方に押圧される。その結果、図１４に示されるように、共晶はんだは、ビア３４内に充填されるとともに、ビア３４内面の銅めっき層５７に対して溶着する。また、ビア３４の下側開口部から突出した一部の共晶はんだは、凹部８３の形状に倣って略半球状に成形され、インターポーザ側はんだバンプ３６となる。そして、このようなリフローを行った後、冷却して共晶はんだを凝固させれば、図１０等に示すインターポーザ３１を得ることができる。
【００５６】
なお、共晶はんだボール８４を、各ビア３４の上側開口部に載置するばかりではなく凹部８３内にも載置して、リフローを行ってもよい。この場合、加熱溶融した共晶はんだ同士が、表面張力の作用によりビア３４内にて一体化する。
【００５７】
本発明は、上記第１実施形態、第２実施形態に限定されるものではなく、発明の範囲を逸脱しない限度において、適宜変更して適用できることは言うまでもない。
【００５８】
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００５９】
（１）面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有し、前記第１面及び前記第２面を連通させる複数の貫通孔を有し、ヤング率が０．０１ＧＰａ以上１０ＧＰａ以下であって熱膨張係数が５．０ｐｐｍ／℃以上２０．０ｐｐｍ／℃以下の絶縁樹脂材料からなり、厚さが０．３ｍｍ以上１．０ｍｍ以下である略板形状の中継基板本体と、前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数の導体部とを備えることを特徴とする中継基板。
【００６０】
（２）前記半導体素子における少なくとも一辺は１０ｍｍ以上であり、前記半導体素子の厚さは１．０ｍｍ以上であることを特徴とする技術的思想（１）に記載の中継基板。
【００６１】
（３）前記半導体素子は、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であることを特徴とする技術的思想（１）に記載の中継基板。
【００６２】
（４）前記貫通孔の直径は１００μｍ以下であり、隣接する前記貫通孔間の中心間距離は２００μｍ以下であることを特徴とする技術的思想（１）に記載の中継基板。
【００６３】
（５）面接続端子を有する半導体素子を備え、かつ、前記半導体素子が実装されるべき第１面、及び第２面を有し、前記第１面及び前記第２面を連通させる複数の貫通孔を有し、ヤング率が２５ＧＰａ以下の有機高分子材料からなる略板形状の中継基板本体と、前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数の導体部とを有する中継基板を備えたことを特徴とする半導体素子付き中継基板。
【００６４】
（６）面接続端子を有する半導体素子を備え、熱膨張係数が１０．０ｐｐｍ／℃以上３０．０ｐｐｍ／℃以下であって面接続パッドを有する有機高分子基板を備え、かつ、前記半導体素子が実装される第１面、及び前記有機高分子基板の表面上に実装される第２面を有し、前記第１面及び前記第２面を連通させる複数の貫通孔を有し、ヤング率が２５ＧＰａ以下の有機高分子材料からなる略板形状の中継基板本体と、前記複数の貫通孔内に配置され、前記面接続端子及び前記面接続パッドと電気的に接続される複数の導体部とを有する中継基板を備えたことを特徴とする、半導体素子と中継基板と基板とからなる構造体。
【図面の簡単な説明】
【００６５】
【図１】ＩＣチップ（半導体素子）と、インターポーザ（中継基板）と、配線基板（基板）とからなる第１実施形態の半導体パッケージを示す概略断面図。
【図２】同インターポーザの製造方法を説明するための概略断面図。
【図３】同インターポーザの製造方法を説明するための概略断面図。
【図４】同インターポーザの製造方法を説明するための概略断面図。
【図５】同インターポーザの製造方法を説明するための概略断面図。
【図６】同インターポーザの製造方法を説明するための概略断面図。
【図７】同インターポーザの製造方法を説明するための概略断面図。
【図８】同インターポーザの製造方法を説明するための概略断面図。
【図９】同インターポーザの製造方法を説明するための概略断面図。
【図１０】完成した第１実施形態のインターポーザを示す概略断面図。
【図１１】第１実施形態の半導体パッケージを構成するＩＣチップ付きインターポーザ（半導体素子付き中継基板）を配線基板上に実装するときの状態を示す概略断面図。
【図１２】第１実施形態の半導体パッケージを構成するにあたり、ＩＣチップをインターポーザ付き配線基板（中継基板付き基板）上に実装するときの状態を示す概略断面図。
【図１３】前記インターポーザの別の製造方法を示す第２実施形態を説明するための概略断面図。
【図１４】前記インターポーザの別の製造方法を示す第２実施形態を説明するための概略断面図。
【符号の説明】
【００６６】
２１…半導体素子としてのＩＣチップ
２２…面接続端子
３１…中継基板としてのインターポーザ
３２…第１面としての上面
３３…第２面としての下面
３４…貫通孔としてのビア
３５…導体部としての導体柱
３８…中継基板本体としてのインターポーザ本体
４１…有機高分子基板
４６…面接続パッド
７１…中継基板付き基板としてのインターポーザ付き基板
【図１】
2005217201.tif 000003
【図２】
2005217201.tif 000004
【図３】
2005217201.tif 000005
【図４】
2005217201.tif 000006
【図５】
2005217201.tif 000007
【図６】
2005217201.tif 000008
【図７】
2005217201.tif 000009
【図８】
2005217201.tif 000010
【図９】
2005217201.tif 000011
【図１０】
2005217201.tif 000012
【図１１】
2005217201.tif 000013
【図１２】
2005217201.tif 000014
【図１３】
2005217201.tif 000015
【図１４】
2005217201.tif 000016