(57)【要約】【課題】  簡単な回路構成で多重帰還を可能にし、位相特性の改善やゲイン変動の低減による高速化が可能なスイッチング電源用制御回路を提供する。【解決手段】  直流電圧をスイッチングするためのスイッチ素子ＳＷと、スイッチ素子ＳＷを駆動する制御部７０と、スイッチング信号に同調して入力電圧と出力電圧に略比例した矩形波信号を発生する出力チョークコイルＬ１等の矩形波信号発生部とを備える。矩形波信号発生部からインピーダンスを介した矩形波信号が入力端子に入力するとともに、前記出力電圧の出力検出信号が入力端子に入力した誤差増幅器ＥＡを有する。誤差増幅器ＥＡの入力端子と出力端子との間の負帰還回路内に配置されたフォトカプラＰＣの発光素子ＰＣＡと、発光素子ＰＣＡと対面した受光素子ＰＣＢと、受光素子ＰＣＢで発生した信号を積分する積分回路部８０とを備え、積分回路８０の出力が制御部７０に入力している。【選択図】        図１
2005080341.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧をスイッチングして所定の出力電圧に変換するためのスイッチ素子と、このスイッチ素子を駆動する制御部と、前記スイッチ素子を駆動するスイッチング信号に同調して入力電圧と出力電圧に略比例した矩形波信号を発生する矩形波信号発生部と、前記矩形波信号発生部からインピーダンスを介した矩形波信号が入力端子に入力するとともに前記出力電圧の出力検出信号が前記入力端子に入力した誤差増幅器と、前記誤差増幅器の入力端子と出力端子との間の負帰還回路内に配置されたフォトカプラ発光素子と、前記フォトカプラ発光素子と対面したフォトカプラ受光素子と、このフォトカプラ受光素子に接続され前記フォトカプラ受光素子で発生した信号を積分する積分回路部とを備え、この積分回路部の出力を前記出力電圧の負帰還信号として前記制御部に入力させたことを特徴とするスイッチング電源用制御回路。
【請求項２】
前記矩形信号発生部は、スイッチング電源のＤＣ−ＤＣ変換部の出力チョークコイルであることを特徴とする請求項１記載のスイッチング電源用制御回路。
【請求項３】
前記矩形信号発生部は、スイッチング電源のＤＣ−ＤＣ変換部の出力チョークコイルと同一コアに巻き付けられた別巻線であることを特徴とする請求項１記載のスイッチング電源用制御回路。
【請求項４】
前記誤差増幅器は、基準電圧入力と帰還入力とが別々の入力端子を有していることを特徴とする請求項１，２または３記載のスイッチング電源用制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、直流入力電圧を所望の出力電圧に変換して電子機器に供給するスイッチング電源装置に用いられ、入力側と出力側が電気的に絶縁された絶縁型のスイッチング電源用制御回路に関する。
【背景技術】
【０００２】
従来、スイッチング電源等において、スイッチング制御回路の２次側平滑フィルタから２次遅れ要素を含まない信号を、一巡制御系に加算する多重帰還を行い、制御を安定にさせる方法が提案されている。このような構成として、例えば特許文献１に開示されているスイッチング形直流電力増幅器の従来技術として、図９に開示されている制御回路構成がある。
【０００３】
以下に、特許文献１の従来技術として開示された制御回路を、図９を基にして説明する。この制御回路構成は、直流電源１０が接続され、制御部であるパルス信号発生回路６０から入力されるパルス信号のデューティ比に応じた直流電圧を、出力端子２０に出力するＤＣ−ＤＣ変換部３０を備えたスイッチング電源の制御回路であり、ＤＣ−ＤＣ変換部３０から出力された出力端子電圧の分圧電圧と、入力信号源４０の信号電圧との差電圧を出力する誤差増幅回路部５０と、誤差増幅回路部５０の出力電圧に応じたデューティ比のパルス信号をＤＣ−ＤＣ変換部３０に与えるパルス信号発生回路６０とにより構成される。ＤＣ−ＤＣ変換部３０は、一石フォワードコンバータを用いたもので、主スイッチ素子（短絡スイッチとして用いたＦＥＴ）３１、トランス３２、ダイオード３３，３４、出力フィルタを構成するチョークコイルであるインダクタ３５およびコンデンサ３６により構成される。誤差増幅回路部５０は、出力端子電圧の分圧およびその分圧電圧と入力信号源４０の入力信号電圧とを比較し、その差電圧を増幅して出力する分圧・誤差増幅器５１と、その差電圧にインダクタ３５の両端電圧を積分した値を加算して、負帰還制御系の安定性を高める積分・加算器５２とにより構成される。なお、この回路構成中の入力信号源４０を基準電圧源とすることにより、スイッチング電源の制御回路を構成することができる。
【０００４】
この回路構成の場合、誤差増幅回路部５０で入力信号源４０の基準電圧と出力端子２０の出力電圧の分圧電圧との差電圧を形成するが、周辺定数Ｒ３，Ｒ４，Ｃ１は、２次側平滑フィルタのポール周波数域を安定させるように定数設定される。一方、インダクタ３５の両端電圧を積分するために、周辺定数Ｃ２，Ｒ５，ｎ２は、発振周波数域に対して積分できる定数に設定される。また、発振周波数と２次側平滑フィルタのポール周波数は通常１０〜１００倍程度の差があり、そのためそれぞれの信号を作り出すためにそれぞれの増幅器が必要である。
【特許文献１】特開平５−１４５３４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、スイッチング電源は、一層の小型かつ低価格で高速応答特性が求められている。高速応答化するための手段として、制御回路に多重帰還信号を用いることが有効であるが、多重帰還信号を作成するためには増幅器が必要となり、部品数の増加による部品実装面積の増加により電源装置の大型化を招き、コストも増加してしまうものであった。
【０００６】
この発明は、上記従来の技術の問題点に鑑みて成されたもので、簡単な回路構成で多重帰還を可能にし、部品コストの低減や電源小型化、位相特性の改善やゲイン変動の低減による高速化が可能なスイッチング電源用制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明のスイッチング電源用制御回路は、基準三角波信号との比較に矩形波信号の変化幅に略比例した傾きを持つ三角波を発生させるようにするために、負帰還回路内にフォトカプラ発光素子を接続した誤差増幅器を設けて、スイッチング素子のオンオフに同調し入力電圧と出力電圧に略比例した矩形波信号を、前記誤差増幅器の入力に出力電圧検出信号と加算して印加することで、前記フォトカプラ発光素子をパルス電流駆動し、フォトカプラ受光素子に発生したパルス電流信号を積分するようにしたものである。
【０００８】
この発明は、直流電圧をスイッチングして所定の出力電圧に変換するためのＦＥＴ等のスイッチ素子と、このスイッチ素子を駆動する制御部と、前記スイッチ素子を駆動するスイッチング信号に同調して入力電圧と出力電圧に略比例した矩形波信号を発生する矩形波信号発生部と、前記矩形波信号発生部からのインピーダンスを介した矩形波信号が入力端子に入力するとともに前記出力電圧の出力検出信号が前記入力端子に入力した誤差増幅器と、前記誤差増幅器の入力端子と出力端子との間の負帰還回路内に配置されたフォトカプラ発光素子と、前記フォトカプラ発光素子と対面したフォトカプラ受光素子と、このフォトカプラ受光素子に接続され前記フォトカプラ受光素子で発生した信号を積分する積分回路部とを備え、この積分回路部の出力を前記出力電圧の負帰還信号として前記制御部に入力させたスイッチング電源用制御回路である。
【０００９】
前記矩形信号発生部は、スイッチング電源のＤＣ−ＤＣ変換部における整流後の出力チョークコイル、または前記矩形信号発生部は、スイッチング電源のＤＣ−ＤＣ変換部の出力チョークコイルと同一コアに巻き付けられた別巻線でも良い。
【００１０】
前記誤差増幅器は、基準電圧入力と帰還入力とが別々の入力端子を有しているもの、または基準電圧を内蔵しているものでも良い。
【発明の効果】
【００１１】
この発明のスイッチング電源用制御回路は、電圧誤差増幅用の増幅器単体で電圧誤差増幅と積分加算による位相補償を行えるとともに、誤差増幅器周りの定数も２次側平滑フィルタ特性対策定数で制御定数を決定でき、位相補償の定数調整を容易に両立させることができる。さらに、入力電圧の変化に対して起こるゲイン変動やフォトカプラの個体特性であるフォトカプラＰＣの変換効率のばらつきにより設定していた、個体ばらつき分のゲインマージン設定を軽減する効果も有し、応答特性を改善したスイッチング電源用制御回路を構成することができる。
【００１２】
そして、この発明のスイッチング電源用制御回路によれば、簡単な構成で、位相特性の改善やゲイン変動の低減による高速化が可能であり、部品コストの低減や電源装置の小型化にも寄与するものである。
【発明を実施するための最良の形態】
【００１３】
以下、この発明の実施の形態について図面に基づいて説明する。図１は、この発明の第一実施形態のスイッチング電源回路の一部であるＤＣ−ＤＣ変換部３０、およびスイッチング電源用制御回路の構成を示す。この実施形態の電源回路は、ＤＣ−ＤＣ変換部３０を備えたシングルフォワード型スイッチング電源であり、直流電源１０の入力電圧ＶＩＮは、出力トランスＯＴの１次側とスイッチ素子ＳＷを直列接続したものに並列接続している。
【００１４】
出力トランスＯＴの２次側両端子は、それぞれに整流ダイオードＤ１，Ｄ２のアノードに接続され、そのカソードは共に出力チョークコイルＬ１の一端に接続され、出力チョークコイルＬ１の他端は、平滑容量Ｃ１の一方の端子に接続すると共に、出力端子２０の＋ＶＯＵＴに繋がっている。平滑容量Ｃ１の他方の端子は、フライホイール側の整流ダイオードＤ２のアノードに接続され、出力端子２０の−ＶＯＵＴに接続している。そして、平滑容量Ｃ１の両端には、出力電圧ＶＯが発生している。
【００１５】
出力端子２０間には、誤差増幅回路部５０の入力側に接続され、直列に接続された出力電圧検出抵抗Ｒ１，Ｒ２の両端部が接続されている。出力電圧検出抵抗Ｒ１，Ｒ２の接続点は、誤差増幅器ＥＡの−入力ＥＩＮに接続している。また、誤差増幅器ＥＡの＋入力ＥＩＰは、基準電圧源ＶＲＥＦの＋側に接続され、基準電圧源ＶＲＥＦの−側が出力電圧検出抵抗Ｒ２の一端及び出力端子２０の−ＶＯＵＴに接続されている。さらに、誤差増幅器ＥＡの−入力ＥＩＮには、出力チョークコイルＬ１の従属側Ｌ２の、図面においてドットを付した側の端子が、補正インピーダンス抵抗Ｒ５を介して接続され、出力チョークコイルＬ１の従属側Ｌ２のドットのない方の端子は、誤差増幅器ＥＡの＋入力ＥＩＰに接続されている。これにより、誤差増幅器ＥＡの入力端子ＥＩＮ、ＥＩＰ間には、矩形波信号成分が印加される。
【００１６】
また、誤差増幅器ＥＡの−入力ＥＩＮと出力ＥＯ間の負帰還回路は、負帰還抵抗Ｒ４と負帰還コンデンサＣ２とが直列に配置され、さらに、負帰還コンデンサＣ２と出力ＥＯとの間に、フォトカプラＰＣの発光素子ＰＣＡが直列に接続されている。発光素子ＰＣＡは、アノードが負帰還コンデンサＣ２の一方に接続し、カソードが誤差増幅器ＥＡの出力ＥＯに接続している。また、負帰還コンデンサＣ２の他端は負帰還抵抗Ｒ４の一端に接続され、負帰還抵抗Ｒ４の他端が誤差増幅器ＥＡの−入力ＥＩＮに接続している。フォトカプラＰＣの発光素子ＰＣＡのアノードは、抵抗Ｒ３を介して、出力端子２０の＋ＶＯＵＴに接続され、フォトカプラＰＣの発光素子ＰＣＡにフォトカプラ発光素子電流ＩＦを供給している。
【００１７】
フォトカプラＰＣの受光素子ＰＣＢのコレクタＣは、抵抗Ｒ６と容量Ｃ４の直列回路による積分回路部８０の、抵抗Ｒ６と容量Ｃ４の接続点に繋がれ、この直列回路の抵抗Ｒ６の他端は、安定電源Ｖ１接続されている。また、容量Ｃ４の他端は安定電位Ｇに接続し、この直列回路の中点は、後述する制御部７０のフィードバック入力ＦＢに接続している。即ち、フォトカプラＰＣの受光素子ＰＣＢのコレクタＣが、制御部７０のフィードバック入力ＦＢに接続し、エミッタＥは安定電位Ｇに接続して、フィードバック入力電圧ＶＦＢを制御部７０に入力している。
【００１８】
制御部７０はコンパレータＣＯＭＰを備え、そのマイナス入力端子はフィードバック入力ＦＢとなっており、コンパレータＣＯＭＰのプラス入力端子には基準三角波電圧発生回路ＯＳＣが接続され、その比較出力はドライブ出力ＯＵＴよりＭＯＳ−ＦＥＴ等のスイッチ素子ＳＷのゲートに接続されている。
【００１９】
次に、この第一実施形態の動作の説明を以下に行う。先ず、ＤＣ−ＤＣ変換部３０は、制御部７０のドライブ出力ＯＵＴにより、スイッチ素子ＳＷが駆動され、出力トランスＯＴの１次側をパルス駆動し、出力トランスＯＴの２次側に巻数比ｎ１に相応の電圧を発生させる。２次側に発生した電圧は、整流ダイオードＤ１，Ｄ２で整流され、２次側平滑フィルタを構成する出力チョークコイルＬ１と平滑容量Ｃ１に流れて平滑され、出力端子＋ＶＯＵＴ，−ＶＯＵＴ間に出力電圧ＶＯを発生させる。
【００２０】
この実施形態のスイッチング電源用制御回路内の動作は、図２に示すように、矩形波信号発生部である出力チョークコイル従属側Ｌ２に発生している補正信号電圧Ｖ２が、補正インピーダンス抵抗Ｒ５を介して誤差増幅器ＥＡの−入力ＥＩＮに入力する。補正信号電圧Ｖ２は、スイッチ素子ＳＷのオンオフに同調し、入力電圧ＶＩＮと出力電圧ＶＯに略比例した値である。この補正信号電圧Ｖ２は、常に誤差増幅器ＥＡの＋入力ＥＩＰに入力した基準電圧源ＶＲＥＦの基準電圧と同じ電圧になるように、誤差増幅器ＥＡが動作するため、補正インピーダンス抵抗Ｒ５の両端には補正信号電圧Ｖ２が発生する。よって、補正インピーダンス抵抗Ｒ５に流れる電流は、−入力ＥＩＮと＋入力ＥＩＰが常に同じ電圧になるように、誤差増幅器ＥＡの出力ＥＯの内部インピーダンスを変化させることで、負帰還コンデンサＣ２と負帰還抵抗Ｒ４および抵抗Ｒ３を介し制御される。
【００２１】
ここで、フォトカプラ発光素子ＰＣＡは負帰還回路内に内包されているため、変化電流△ＩＦは補正信号電圧の変化電圧△Ｖ２に依存し［（Ｒ４／Ｒ３＋１）×△Ｖ２／Ｒ５］で増減することになる。フォトカプラ発光素子ＰＣＡに流れる電流ＩＦは、フォトカプラＰＣの変換効率を表すＣＴＲ［ＩＣ／ＩＦ］の特性により、ＩＦのＣＴＲ倍の電流がフォトカプラ受光素子ＰＣＢの電流ＩＣとなって積分回路部８０内の容量Ｃ４を充放電し、図２に示すように、積分波形が重畳したフィードバック入力変化電圧△ＶＦＢが発生する。
【００２２】
位相補償成分を含んだ積分波形は補正信号電圧Ｖ２，抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６，容量Ｃ４，電流変換効率ＣＴＲによって決定され、誤差増幅回路部５０の部品も含まれているが、上記△ＩＦの式から分かる通り、誤差増幅回路部５０の部品定数を２次側平滑フィルタで決定される制御定数で優先決定しても、フィードバック入力変化電圧△ＶＦＢを調整するためには補正信号電圧Ｖ２と抵抗Ｒ５，Ｒ６および容量Ｃ４を調整すれば、その他部品に影響を相殺できるため、実質的に誤差増幅回路部５０の定数設定と分離できることになる。
【００２３】
これにより、ＤＣ−ＤＣ変換部３０の２次側平滑フィルタのポール周波数以降の位相特性が改善されゲイン特性を高く設定することができ、より高速応答が可能になる。
【００２４】
また、補正信号電圧Ｖ２は入力電圧ＶＩＮに略比例する信号を使用しているため、図３（ａ）に示すように、入力電圧ＶＩＮが低い場合のフィードバック入力変化電圧△ＶＦＢ（ＶＩＬ）の電圧傾きが小さく、図３（ｂ）に示すように、逆に入力電圧ＶＩＮが高い場合のフィードバック入力変化電圧△ＶＦＢ（ＶＩＨ）の電圧傾きは大きくなる。これをコンパレータＣＯＭＰで基準三角波電圧ＶＯＳＣとの比較波形を図４に表すと、同じフィードバック入力変化電圧△ＶＦＢ’を変化させたときに、図４（ａ）に示すように、入力電圧ＶＩＮが低いときの変化デューティ△ＤＵＴＹ（ＶＩＬ）は変化幅が大きく、図４（ｂ）に示すように、入力電圧ＶＩＮが高いときの変化デューティ△ＤＵＴＹ（ＶＩＨ）は変化幅が小さくなる。ゲインは、［△ＤＵＴＹ／△ＶＦＢ’］の比に比例するため、入力電圧ＶＩＮが低い場合はゲインが高く、入力電圧ＶＩＮが高い場合はゲインが低くなることがわかる。一方、一般的な方式のスイッチング電源は、入力電圧が低い場合はゲインが低く、入力電圧が高い場合はゲインが高くなる特性を有しているため、この実施形態の上記特性はゲイン変化を軽減する効果を発揮する。
【００２５】
さらに、図５（ａ）に示すように、フォトカプラ発光素子ＰＣＡ電流の変化電流△ＩＦが同一でもフォトカプラＰＣの変換効率ＣＴＲが低い場合は、フォトカプラ受光素子ＰＣＢ電流の変化電流△ＩＣが小さくなるため、フィードバック入力変化電圧△ＶＦＢ（ＣＴＲＬ）の電圧傾きが小さく、逆に図５（ｂ）に示すように、フォトカプラＰＣの変換効率ＣＴＲが高い場合は、フォトカプラ受光素子ＰＣＢ電流の変化電流△ＩＣが大きくなるため、フィードバック入力変化電圧△ＶＦＢ（ＣＴＲＨ）の電圧傾きは大きくなる。
【００２６】
さらに、コンパレータＣＯＭＰでの基準三角波電圧ＶＯＳＣとの比較波形を図６に表すと、同じフィードバック入力変化電圧△ＶＦＢ’を変化させたときに、図６（ａ）に示すように、フォトカプラＰＣの変換効率ＣＴＲが低い場合の変化デューティ△ＤＵＴＹ（ＣＴＲＬ）は変化幅が大きく、図６（ｂ）に示すように、フォトカプラＰＣの変換効率ＣＴＲが高い場合の変化デューティ△ＤＵＴＹ（ＣＴＲＨ）は変化幅が小さくなる。即ち、ゲインは［△ＤＵＴＹ／△ＶＦＢ’］の比に比例するため、フォトカプラＰＣの変換効率ＣＴＲが低い場合はゲインが高く、フォトカプラＰＣの変換効率ＣＴＲが高い場合はゲインが低くなることがわかる。
【００２７】
以上から、変換効率のばらつきに対して発生するゲインばらつきを軽減するように機能する効果も発揮する。
【００２８】
これにより、図７に示すように、あらかじめ入力電圧範囲で変化するゲイン変化分の相殺と、フォトカプラＰＣの個体ばらつきを見込んで低く設定されるゲインを、相殺分高く設計することができ、より高速応答が可能になる。
【００２９】
次に、この発明の第二実施形態について、図８を基にして説明する。ここで上記実施形態と同様の部材は同一の符号を付して説明を省略する。この実施形態のスイッチング電源装置も、上記実施形態と同様のシングルフォワード型スイッチング電源であり、同様のＤＣ−ＤＣ変換部３０を備えたものである。この実施形態の誤差増幅器ＥＡは、内部に基準電圧ＶＲＥＦを内蔵したものであり、誤差増幅器ＥＡの−入力ＥＩＮには、補正インピーダンス抵抗Ｒ５と補正インピーダンスコンデンサＣ５とを直列接続し、補正インピーダンスコンデンサＣ５の一端を、上記実施形態の出力チョークコイル従属側Ｌ２の代わりに、整流ダイオードＤ１，Ｄ２のカソードに接続している。その他の構成は上記第一実施形態と同様である。
【００３０】
この実施形態のスイッチング電源のＤＣ−ＤＣ変換部３０の動作は、上記実施形態と同様である。また、スイッチング電源用制御回路内の動作も同様であるが、図２を基に簡単に説明すると、矩形波信号発生部である出力チョークコイルＬ１に発生している補正信号電圧Ｖ２は、補正インピーダンスコンデンサＣ５と補正インピーダンス抵抗Ｒ５を介して−入力ＥＩＮに印加される。補正信号電圧Ｖ２は、スイッチ素子のオンオフに同調し入力電圧ＶＩＮと出力電圧ＶＯに略比例した値である。そして、誤差増幅器ＥＡの−入力ＥＩＮは、常に内部の基準電圧ＶＲＥＦと同じ電圧に制御されるように動作するため、補正インピーダンス抵抗Ｒ５両端には補正信号電圧Ｖ２が発生する。これにより、上記第一実施形態と同様に動作し、同様の効果を得ることができる。
【００３１】
なお、この発明のスイッチング電源用制御回路は上記実施形態に限定されるものではなく、抵抗Ｒ３は＋ＶＯＵＴに接続しているが、＋ＶＯＵＴでなくても安定電位に接続して有れば良い。また、積分回路部８０は基準三角波信号信号ＶＯＳＣとの比較の瞬間においてフィードバック入力変化電圧△ＶＦＢが基準三角波信号の波形に対し逆の傾きを作り出す構成であれば良く、どのような内部構成であってもかまわない。また、上記第一実施形態の誤差増幅器ＥＡを第二実施形態の回路に適用しても良い。さらに、電源回路の構成も上記実施形態に限定されず、整流素子もダイオードの他、ＦＥＴを用いた同期整流型のものでも良い。
【図面の簡単な説明】
【００３２】
【図１】この発明の第一実施形態のスイッチング電源用制御回路の概略回路図である。
【図２】この実施形態のスイッチング電源用制御回路の各部の動作波形を示すタイミングチャートである。
【図３】この実施形態のスイッチング電源用制御回路の入力電圧が低い場合（ａ）と、高い場合（ｂ）の各部の動作波形を示すタイミングチャートである。
【図４】この実施形態のスイッチング電源用制御回路の入力電圧が低い場合（ａ）と、高い場合（ｂ）のＤＵＴＹ変化を示すタイミングチャートである。
【図５】この実施形態のスイッチング電源用制御回路のフォトカプラの変換効率ＣＴＲが低い場合（ａ）と、高い場合（ｂ）の各部の動作波形を示すタイミングチャートである。
【図６】この実施形態のスイッチング電源用制御回路のフォトカプラの変換効率ＣＴＲが低い場合（ａ）と、高い場合（ｂ）のＤＵＴＹ変化を示すタイミングチャートである。
【図７】この実施形態のスイッチング電源用制御回路において二重帰還を使用した場合のゲイン・位相改善特性を示すグラフである。
【図８】この発明の第二実施形態のスイッチング電源用制御回路の概略回路図である。
【図９】従来のスイッチング電源用制御回路の概略回路図である。
【符号の説明】
【００３３】
１０  直流電源
２０  出力端子
３０  ＤＣ−ＤＣ変換部
５０  誤差増幅回路部
７０  制御部
８０  積分回路部
ＥＡ  誤差増幅器
ＰＣ  フォトカプラ
ＰＣＡ  発光素子
ＰＣＢ  受光素子
ＳＷ  スイッチ素子
【図１】
2005080341.tif 000003
【図２】
2005080341.tif 000004
【図３】
2005080341.tif 000005
【図４】
2005080341.tif 000006
【図５】
2005080341.tif 000007
【図６】
2005080341.tif 000008
【図７】
2005080341.tif 000009
【図８】
2005080341.tif 000010
【図９】
2005080341.tif 000011