(57)【要約】【課題】受光素子と３つのトランジスタで単位画素が構成されたＣＭＯＳセンサにおいて、ウェル電位の揺れに起因した飽和電荷量の減少、固定パターンノイズ、飽和シェーディングなどの問題を防止する。【解決手段】転送配線５５と転送駆動バッファ１５０との間にフローティングスイッチＳＷ１５３を設ける。全画素共通とされる垂直ドレイン線５７の電圧をオン状態からオフ状態にし、この後にオフ状態からオン状態にする画素選択動作時に、フローティングスイッチＳＷ１５３をオフにして、転送ゲート部としての読出選択用トランジスタ３４を駆動するための転送配線５５をフローティング状態にする。これによりポテンシャル負荷が軽くなり、電荷生成部３２のポテンシャルが押し上げられたとき、転送ゲート部のポテンシャルが電荷生成部３２と同様に押し上げられるようになり、電荷生成部３２の信号電荷はフローティングディフュージョン３８へは漏れ出さなくなる。【選択図】図５
2005217705.tif 000002
【特許請求の範囲】
【請求項１】
入射された電磁波に対応する電荷を生成する電荷生成部と、
前記電荷生成部により生成された電荷を蓄積する電荷蓄積部と、
前記電荷生成部と前記電荷蓄積部との間に配設され前記電荷生成部により生成された前記電荷を前記電荷蓄積部に転送する転送ゲート部と、
前記転送ゲート部を駆動するための駆動パルスが印加される転送配線と、
前記電荷蓄積部に蓄積されている前記電荷に応じた単位信号を生成する単位信号生成部と、
前記電荷蓄積部における前記電荷をリセットするリセット部と
を、単位構成要素内に含み、
前記単位信号生成部により生成された前記単位信号を外部に出力するための選択動作が、前記電荷蓄積部の電位の制御により行なわれる物理量分布検知のための半導体装置を駆動する駆動制御方法であって、
前記転送配線をフローティング状態にして前記選択動作を行なう
ことを特徴とする駆動制御方法。
【請求項２】
前記リセット部および前記単位信号生成部に接続されてなるドレイン配線を、前記単位構成要素内に含み、
前記ドレイン配線は、他の単位構成要素とともに実質的に共通に接続されており、
前記ドレイン配線をオフ状態にさせた後にオンさせることで前記選択動作を行なう
ことを特徴とする請求項１に記載の駆動制御方法。
【請求項３】
前記転送配線をアクティブ状態にして前記転送ゲート部を駆動する
ことを特徴とする請求項１に記載の駆動制御方法。
【請求項４】
入射された電磁波に対応する電荷を生成する電荷生成部と、
前記電荷生成部により生成された電荷を蓄積する電荷蓄積部と、
前記電荷生成部と前記電荷蓄積部との間に配設され前記電荷生成部により生成された前記電荷を前記電荷蓄積部に転送する転送ゲート部と、
前記転送ゲート部を駆動するための駆動パルスが印加される転送配線と、
前記電荷蓄積部に蓄積されている前記電荷に応じた単位信号を生成する単位信号生成部と、
前記電荷蓄積部における前記電荷をリセットするリセット部と
を、単位構成要素内に含み、
前記単位信号生成部により生成された前記単位信号を外部に出力するための選択動作が、前記電荷蓄積部の電位の制御により行なわれる物理量分布検知のための半導体装置を駆動する駆動制御装置であって、
前記転送配線をフローティング状態にするための制御パルスを出力する駆動制御部
を備えたことを特徴とする駆動制御装置。
【請求項５】
入射された電磁波に対応する電荷を生成する電荷生成部と、
前記電荷生成部により生成された電荷を蓄積する電荷蓄積部と、
前記電荷生成部と前記電荷蓄積部との間に配設され前記電荷生成部により生成された前記電荷を前記電荷蓄積部に転送する転送ゲート部と、
前記転送ゲート部を駆動するための駆動パルスが印加される転送配線と、
前記電荷蓄積部に蓄積されている前記電荷に応じた単位信号を生成する単位信号生成部と、
前記電荷蓄積部における前記電荷をリセットするリセット部と
を、単位構成要素内に含み、
前記単位信号生成部により生成された前記単位信号を外部に出力するための選択動作が、前記電荷蓄積部の電位の制御により行なわれる物理量分布検知のための半導体装置であって、
前記転送ゲート部を駆動するためのゲート配線をフローティング状態にするための制御部
を備えたことを特徴とする半導体装置。
【請求項６】
前記転送ゲート部を駆動するための駆動バッファをさらに備え、
前記制御部は、前記転送配線と前記駆動バッファとの間に配されている制御スイッチを有している
ことを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記制御スイッチを駆動するための制御パルスを出力する駆動制御部
をさらに備えたことを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記駆動制御部は、前記制御スイッチをオフさせることで前記転送配線をフローティング状態にして前記選択動作を行なう
ことを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記駆動制御部は、前記制御スイッチをオンさせることで前記転送配線をアクティブ状態にして前記転送ゲート部を駆動する
ことを特徴とする請求項７に記載の半導体装置。
【請求項１０】
前記リセット部および前記単位信号生成部に接続されてなるドレイン配線を、前記単位構成要素内に含み、
前記ドレイン配線は、他の単位構成要素とともに実質的に共通に接続されており、
前記駆動制御部は、前記ドレイン配線をオフ状態にさせた後にオンさせることで前記選択動作を制御する
ことを特徴とする請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の単位構成要素が配列されてなる物理量分布検知の半導体装置およびその駆動制御方法に関する。より詳細には、たとえば光や放射線などの外部から入力される電磁波に対して感応性をする複数の単位構成要素が配列されてなり、単位構成要素によって電気信号に変換された物理量分布を、アドレス制御により任意選択して電気信号として読出可能な、たとえば固体撮像装置などの、物理量分布検知の半導体装置並びにその駆動制御方法および駆動制御装置に関する。
【０００２】
特に、読出対象の単位構成要素を選択するための専用の選択トランジスタを持たずに、光や放射線などに感応性を有する変換素子と３つのトランジスタで実質的な単位構成要素を構成するタイプの半導体装置における駆動制御技術に関する。
【背景技術】
【０００３】
光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素（たとえば画素）をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知半導体装置が様々な分野で使われている。たとえば、映像機器の分野では、物理量のうちの光を検知するＣＣＤ（Charge Coupled Device ）型あるいはＭＯＳ（Metal Oxide Semiconductor ）やＣＭＯＳ（Complementary Metal-oxide Semiconductor ）型の固体撮像装置が使われている。これらは、単位構成要素（固体撮像装置にあっては画素）によって電気信号に変換された物理量分布を電気信号として読み出す。
【０００４】
また、固体撮像装置の中には、電荷生成部で生成された信号電荷に応じた画素信号を生成する画素信号生成部に増幅用の駆動トランジスタを有する増幅型固体撮像素子（ＡＰＳ；Active Pixel Sensor ／ゲインセルともいわれる）構成の画素を備えた増幅型固体撮像装置がある。
【０００５】
たとえば、ＣＭＯＳ型固体撮像装置の多くはそのような構成をなしている。このような増幅型固体撮像装置において画素信号を外部に読み出すには、複数の単位画素が配列されている画素部に対してアドレス制御をし、個々の単位画素からの信号を任意に選択して読み出すようにしている。つまり、増幅型固体撮像装置は、アドレス制御型の固体撮像装置の一例である。
【０００６】
たとえば、単位画素がマトリクス状に配されたＸ−Ｙアドレス型固体撮像素子の一種である増幅型固体撮像素子は、画素そのものに増幅機能を持たせるために、ＭＯＳ構造などの能動素子（ＭＯＳトランジスタ）を用いて画素を構成している。すなわち、光電変換素子であるフォトダイオードに蓄積された信号電荷（光電子）を前記能動素子で増幅し、画像情報として読み出す。
【０００７】
この種のＸ−Ｙアドレス型固体撮像素子では、たとえば、画素トランジスタが２次元行列状に多数配列されて画素部が構成され、ライン（行）ごとあるいは画素ごとに入射光に対応する信号電荷の蓄積が開始され、その蓄積された信号電荷に基づく電流または電圧の信号がアドレス指定によって各画素から順に読み出される。
【０００８】
ここで、一般にＣＭＯＳ型のセンサでは、ＣＣＤに比べノイズの低減を行なうため単位画素の構成が複雑化する傾向がある。たとえば、ＣＭＯＳセンサとして汎用的なものとして、寄生容量を持った拡散層であるフローティングディフュージョン（ＦＤ；Floating Diffusion）を電荷蓄積部として利用する構成を採りつつ、単位画素に４つのトランジスタ（TRansistor）を有する４トランジスタ型画素構成（以下４ＴＲ構成という）のものがよく知られている。また、単位画素部分に３つのトランジスタを有し画素サイズを小さくできる３トランジスタ型画素構成（以下３ＴＲ構成という）のものも提案されている（たとえば特許文献１参照）。
【０００９】
【特許文献１】特許第２７０８４５５号公報
【００１０】
＜従来の単位画素の構成；４ＴＲ構成＞
図６（Ａ）は、従来の４ＴＲ構成の単位画素３の一構成例を示す図である。この４ＴＲ構成の単位画素３は、光を電荷に変換する光電変換機能とともに、その電荷を蓄積する電荷蓄積機能の各機能を兼ね備えた電荷生成部３２、電荷読出部（転送ゲート部／読出ゲート部）の一例である読出選択用トランジスタ３４、リセットゲート部の一例であるリセットトランジスタ３６、垂直選択用トランジスタ４０、およびフローティングディフュージョン３８の電位変化を検知する検知素子の一例である、ソースフォロア構成の増幅用トランジスタ４２を有する。
【００１１】
読出選択用トランジスタ３４は、転送配線（読出選択線）５５を介して転送駆動バッファ１５０により駆動されるようになっている。リセットトランジスタ３６は、リセット配線５６を介してリセット駆動バッファ１５２により駆動されるようになっている。垂直選択用トランジスタ４０は、垂直選択線５２を介して選択駆動バッファ１５４により駆動されるようになっている。
【００１２】
また、単位画素３は、電荷蓄積部の機能を備えた電荷注入部の一例であるフローティングディフュージョン３８からなるＦＤＡ（Floating Diffusion Amp）構成の画素信号生成部５を有するものとなっている。フローティングディフュージョン３８は寄生容量を持った拡散層である。
【００１３】
画素信号生成部５におけるリセットトランジスタ３６は、ソースがフローティングディフュージョン３８に、ドレインが電源ＶＤＤにそれぞれ接続され、ゲート（リセットゲートＲＧ）にはリセットパルスＲＳＴがリセット駆動バッファ１５２から入力される。
【００１４】
垂直選択用トランジスタ４０は、ドレインが電源ＶＤＤに、ソースが増幅用トランジスタ４２のドレインにそれぞれ接続され、ゲート（特に垂直選択ゲートＳＥＬＶという）は垂直選択線５２に接続されている。この垂直選択線５２には、垂直選択信号が印加される。増幅用トランジスタ４２は、ゲートがフローティングディフュージョン３８に接続され、ドレインが垂直選択用トランジスタ４０のソースに、ソースは画素線５１を介して垂直信号線５３に接続されている。
【００１５】
このような構成では、フローティングディフュージョン３８は増幅用トランジスタ４２のゲートに接続されているので、増幅用トランジスタ４２はフローティングディフュージョン３８の電位（以下ＦＤ電位という）に対応した信号を、画素線５１を介して垂直信号線５３に出力する。リセットトランジスタ３６は、フローティングディフュージョン３８をリセットする。
【００１６】
読出選択用トランジスタ（転送トランジスタ）３４は、電荷生成部３２にて生成された信号電荷をフローティングディフュージョン３８に転送する。垂直信号線５３には多数の画素が接続されているが、画素を選択するのには、選択画素のみ垂直選択用トランジスタ４０をオンする。すると選択画素のみが垂直信号線５３と接続され、垂直信号線５３には選択画素の信号が出力される。
【００１７】
このように、４ＴＲ構成の単位画素３は、画素を選択する目的で垂直選択用トランジスタ４０を備えている構成が一般的であり、現在のほとんどのＣＭＯＳセンサにおける単位画素３は、選択トランジスタを持っている。
【００１８】
＜従来の単位画素の構成；３ＴＲ構成＞
一方、図６（Ｂ）は、従来の３ＴＲ構成の単位画素３の一構成例を示す図である。この３ＴＲ構成の単位画素３は、光電変換を行なうことで受光した光に対応する信号電荷を生成する電荷生成部３２（たとえばフォトダイオード）と、電荷生成部３２により生成された信号電荷に対応する信号電圧を増幅するための、ドレイン線（ＤＲＮ）に接続された増幅用トランジスタ４２と、電荷生成部３２をリセットするためのリセットトランジスタ３６とを、それぞれ有している。また、図示しない垂直シフトレジスタより転送配線（ＴＲＦ）５５を介して走査される読出選択用トランジスタ（転送ゲート部）３４が、電荷生成部３２と増幅用トランジスタ４２のゲートとの間に設けられている。
【００１９】
増幅用トランジスタ４２のゲートおよびリセットトランジスタ３６のソースは読出選択用トランジスタ３４を介して電荷生成部３２に、リセットトランジスタ３６のドレインおよび増幅用トランジスタ４２のドレインはドレイン線に、それぞれ接続されている。また、増幅用トランジスタ４２のソースは垂直信号線５３に接続されている。読出選択用トランジスタ３４は、転送配線５５を介して転送駆動バッファ１５０により駆動されるようになっている。
【００２０】
リセットトランジスタ３６は、リセット配線５６を介してリセット駆動バッファ１５２により駆動されるようになっている。転送駆動バッファ１５０、リセット駆動バッファ１５２とも基準電圧である０Ｖと、電源電圧の２値で動作する。特に、この画素における従来例の読出選択用トランジスタ３４のゲートに供給されるローレベル電圧は０Ｖである。
【００２１】
この３ＴＲ構成の単位画素３においては、４ＴＲ構成と同様に、フローティングディフュージョン３８は増幅用トランジスタ４２のゲートに接続されているので、増幅用トランジスタ４２はフローティングディフュージョン３８の電位に対応した信号を垂直信号線５３に出力する。
【００２２】
リセットトランジスタ３６は、リセット配線（ＲＳＴ）５６が行方向に延びており、ドレイン線（ＤＲＮ）５７は殆どの画素に共通になっている。このドレイン線５７は、ドレイン駆動バッファ（以下ＤＲＮ駆動バッファという）１４０により駆動される。リセットトランジスタ３６はリセット駆動バッファ１５２により駆動され、フローティングディフュージョン３８の電位を制御する。
【００２３】
ここで、特許文献１に記載の技術では、ドレイン線５７が行方向に分離されているが、このドレイン線５７は１行分の画素の信号電流を流さなければならないので、実際には列方向に電流を流せるように、全行共通の配線となる。
【００２４】
電荷生成部３２（光電変換素子）にて生成された信号電荷は読出選択用トランジスタ３４によりフローティングディフュージョン３８に転送される。
【００２５】
ここで、３ＴＲ構成の単位画素３には、４ＴＲ構成とは異なり、増幅用トランジスタ４２と直列に接続される垂直選択用トランジスタ４０が設けられていない。垂直信号線５３には多数の画素が接続されているが、画素の選択は、選択トランジスタではなく、ＦＤ電位の制御により行なう。通常は、ＦＤ電位をロー（Ｌｏｗ）にしている。画素を選択するときは、選択画素のＦＤ電位をハイ（Ｈｉｇｈ）にすることで、選択画素の信号を垂直信号線５３に出す。その後、選択画素のＦＤ電位をローに戻す。この操作は１行分の画素に対して同時に行なわれる。
【００２６】
このようにＦＤ電位を制御するためには、１）選択行ＦＤ電位をハイにするときに、ドレイン線５７をハイ（オン状態）にし、選択行のリセットトランジスタ３６を通して、ＦＤ電位をハイにする、２）選択行ＦＤ電位をローに戻すときに、ドレイン線５７をロー（オフ状態）にし、選択行のリセットトランジスタ３６を通して、ＦＤ電位をローにする、という動作を行なう。この後には、ドレイン線５７をハイ（オン状態）に戻す。このようにして、画素の選択動作が行なわれる。
【発明の開示】
【発明が解決しようとする課題】
【００２７】
しかしながら、本願の発明者は、この３ＴＲ構成の単位画素３を持つ固体撮像装置（デバイス）を試作したところ、以下のような問題点を認識した。
【００２８】
１）信号を読み出すために画素を駆動させたとき、画素内の基板（画素ウェル（Well）という）がカップリングで揺れる。画素ウェル電位が揺れる過程において、画素ウェル電位の揺れが増大もしくは画素ウェルの定常状態への緩和時間が長くなる現象がみられる。
【００２９】
２）この画素の揺れの増大や緩和時間が長くなることに伴い、フォトダイオードなどの光感応素子からなる電荷生成部３２に保存されていた信号電荷（電子）が、フローティングディフュージョンなどのノードへと漏れ出す現象が見られる。
【００３０】
３）信号電荷が、フローティングディフュージョンへと漏れ出すと、飽和電荷量の減少、固定ノイズ、あるいは周辺部の画素と中心部の画素で特性が異なりシェーディング現象が生じるなどの現象が生じる、特に、光電変換素子の蓄積できる最大電荷量（飽和電子数）が中心部では少ない。これらの問題は、特に全面配線になっている配線が、オン状態であるハイ（ｈｉｇｈ）レベルからオフ状態であるロー（Ｌｏｗ）レベルになるときに顕著に見られる。
【００３１】
この問題点に関し、本願発明者は、その現象を解析し、以下のことを明らかにした。
【００３２】
Ａ）ドレイン線５７は、画素部のほぼ全域に亘る配線であるので、これを駆動するときに画素部のウェル（以下Ｐ型のウェルで代表的に説明を続ける）の電位が揺れてしまう。Ｐウェルに電位を与えるコンタクトは画素部の周囲に置いているが、このコンタクトから近いか遠いかによって、Ｐウェル電位の揺れ方が異なり、画素の特性を変化させる。特に、ドレイン線５７をローにするときに、Ｐウェルは負に振られ、このため電荷生成部３２からフローティングディフュージョン３８やＰウェルに信号電荷が漏れてしまう。Ｐウェルのコンタクトから遠い中心部はＰウェル電位の揺れが大きいので、飽和電子数が中心部で少なくなってしまう。これを特に飽和シェーディングと呼ぶ。
【００３３】
Ｂ）Ｐウェル電位の揺れを防止する一手法として、ウェル電位を固定するためのバイアス配線を用意し、画素ごとにもしくは数画素や数１０画素ごとに、このバイアス配線とウェルとを接続するコンタクト（基板コンタクトやウェルコンともいう）を設けることが考えられる。しかしながら、選択トランジスタを省略した３ＴＲ構成の単位画素３は、画素サイズを小さくする目的で選択トランジスタを省略するものであり、画素内にウェルコンを持つことは、画素サイズを小さくすることに逆行するので、画素内にウェルコンを打つことは難しい。
【００３４】
Ｃ）ウェルコンを打つことができなければ、画素ウェルと基板間との抵抗が増大し、上述した１）〜３）の問題の解消ができない。
【００３５】
上記の問題点や解析結果は、全て、画素を、垂直選択用トランジスタ４０で選択するタイプのＣＭＯＳセンサでは存在しない、新たな事項である。
【００３６】
本発明は、上記事情に鑑みてなされたもので、４ＴＲ構成において画素選択のために用いられている選択トランジスタを省略した構成の単位画素を備えた物理量分布検知用の半導体装置（典型例としては固体撮像装置）を使用する際に、飽和電荷量の減少、固定パターンノイズ、あるいは飽和シェーディングなどの、画素内の基板電位が揺れることに起因して生じる問題を改善することのできる駆動技術を提供することを目的とする。
【課題を解決するための手段】
【００３７】
本願発明は、従来技術で述べた３トランジスタ構成の単位画素における問題の解析を行なうとともに、詳しくは、後述する実施形態にて説明するが、その問題の解決手法（作用原理とその効果）を見出したことで、なされたものである。
【００３８】
すなわち、実質的に全画素共通とされるドレイン配線の電圧をオン状態からオフ状態に（たとえばＮＭＯＳセンサであればローに振る際の立下り時間）し、この後にオフ状態からオン状態にする選択動作時に、転送ゲート部を駆動するためのゲート配線をフローティング状態にしておくことで、ウェル電位の揺れを低減できる。これによって、周辺部の画素と中心部の画素の特性を揃えることで飽和電荷量の減少を軽減でき、飽和シェーディング量や固定パターンノイズが小さくなる、などの点を発見してなされたものである。
【００３９】
つまり、本発明に係る駆動制御方法は、入射された電磁波に対応する信号電荷を生成する電荷生成部と３つのトランジスタを含んでなる構成の単位構成要素（たとえば単位画素）を備えた固体撮像装置などの、物理量分布検知用の半導体装置を駆動する駆動制御方法であって、転送ゲート部を駆動するための駆動パルスが印加される転送配線（ゲート配線）をフローティング状態にして選択動作を行なうこととした。
【００４０】
ここで、転送配線をフローティング状態にして選択動作を行なう場合、オフさせておく期間は、少なくとも選択信号線として機能するドレイン配線をハイレベル（オン状態）からローレベル（オフ状態）にし、この後ハイレベル（オン状態）に戻すまでの期間とすればよい。この後の画素信号読出時には、転送ゲート部を駆動するための転送配線をアクティブ状態にして転送ゲート部を駆動することで単位信号の読出動作を行なう。
【００４１】
つまり、基板の揺れが観測される、選択動作のためのドレイン配線の駆動時に、フォトダイオードなどの電荷生成部とフローティングディフュージョンなどの電荷蓄積部を繋ぐスイッチとして機能する転送ゲート部の転送配線をフローティングにする。そして、単位信号の読出動作時には、転送ゲート部を駆動するための駆動パルスが転送配線に印加されるようにフローティング状態から通常の状態、具体的には駆動バッファと転送配線とが接続された状態に戻しておく。
【００４２】
本発明に係る駆動制御装置は、本発明に係る駆動制御方法を利用し物理量分布検知用の半導体装置を駆動するための装置であって、転送ゲート部を駆動するための転送配線をフローティング状態にするための制御パルスを出力する駆動制御部を備えるものとした。なお、この駆動制御部は、転送配線をフローティング状態にするための制御パルスだけでなく、単位構成要素を駆動するための種々のパルスを生成するものとするのがよい。
【００４３】
本発明に係る物理量分布検知用の半導体装置は、本発明に係る駆動制御方法を実施可能に構成されている半導体装置であって、転送ゲート部を駆動するための転送配線をフローティング状態にするための制御部を備えるものとした。
【００４４】
この半導体装置は、さらに転送ゲート部を駆動するための駆動バッファを備えるものとし、制御部を、転送ゲート部を駆動するための転送配線と駆動バッファとの間に配されている制御スイッチを有しているものとするのがよい。
【００４５】
また、この半導体装置内に、制御スイッチを駆動するための制御パルスを出力する駆動制御部をさらに備えるものとするのがよい。なお、この駆動制御部は、制御スイッチを駆動するための制御パルスだけでなく、単位構成要素を駆動するための種々のパルスを生成するものとするのがよい。
【発明の効果】
【００４６】
本発明に依れば、基板の揺れが観測される、選択動作のためのドレイン配線の駆動時に、フォトダイオードなどの電荷生成部とフローティングディフュージョンなどの電荷蓄積部を繋ぐスイッチとして機能する転送ゲート部のゲート配線をフローティング状態にするようにした。
【００４７】
ゲート配線をフローティングにすることで、ポテンシャルとしての負荷が軽くなり、転送ゲート部のポテンシャルが、フォトダイオードなどの電荷生成部のポテンシャル変化に追従するようになる。フォトダイオードのポテンシャルが上昇すれば、それに追従して転送ゲート部のポテンシャルも押し上げられる。これにより、電荷生成部の信号電荷はフローティングディフュージョンなどの電荷蓄積部へは漏れ出さなくなる。つまり、電荷生成部から電荷蓄積部への電子の漏れを抑制することができる。
【００４８】
このため、４ＴＲ構成において画素選択のために用いられている選択トランジスタを省略した構成の単位画素を備えたデバイスを使用する場合であっても、画素内の基板電位が揺れることに起因して生じる飽和電荷量の減少、固定パターンノイズ、あるいは飽和シェーディングなどの現象を少なくすることができるようになる。
【発明を実施するための最良の形態】
【００４９】
以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下においては、Ｘ−Ｙアドレス型の固体撮像装置の一例である、ＣＭＯＳ撮像素子をデバイスとして使用した場合を例に説明する。また、ＣＭＯＳ撮像素子は、全ての画素がＮＭＯＳよりなるものであるとして説明する。
【００５０】
ただしこれは一例であって、対象となるデバイスはＭＯＳ型の撮像デバイスに限らない。光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の半導体装置の全てに、後述する全ての実施形態が同様に適用できる。
【００５１】
＜固体撮像装置の構成＞
図１は、本発明の一実施形態に係るＣＭＯＳ固体撮像装置の概略構成図である。この固体撮像装置１は、カラー画像を撮像し得る電子スチルカメラとして適用されるようになっており、たとえば、静止画撮像モード時には、全画素を順番に読み出すモードが設定されるようになっている。
【００５２】
固体撮像装置１は、入射光量に応じた信号を出力する受光素子を含む画素が行および列に配列された（すなわち２次元マトリクス状の）撮像部を有し、各画素からの信号出力が電圧信号であって、ＣＤＳ(Correlated Double Sampling ；相関２重サンプリング）処理機能部が列ごとに設けられたカラム型のものである。すなわち、図１（Ａ）に示すように、固体撮像装置１は、複数の単位画素３が行および列に配列された画素部（撮像部）１０と、画素部１０の外側に設けられた駆動制御部７と、ＣＤＳ処理部（カラム回路）２６とを備えている。駆動制御部７としては、たとえば、水平走査回路１２と垂直走査回路１４を備える。
【００５３】
図１（Ａ）では、簡単のため行および列の一部を省略して示しているが、現実には、各行や各列には、数十から数千の画素が配置される。また、駆動制御部７の他の構成要素として、水平走査回路１２、垂直走査回路１４、およびＣＤＳ処理部２６に所定タイミングのパルス信号を供給するタイミングジェネレータ２０が設けられている。これらの駆動制御部７の各要素は、画素部１０とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成され、半導体システムの一例である固体撮像素子（撮像デバイス）として構成される。画素部１０の各単位画素３は、デバイス全体の基準電圧を規定するマスタ基準電圧としての接地（ＧＮＤ）に接続されている。
【００５４】
タイミングジェネレータ２０は、転送配線５５をフローティング状態にするためのフローティング制御パルスＦＬＴを生成するパルス信号生成部を備えた、本発明に係る駆動制御部の一実施形態である。なお、タイミングジェネレータ２０は、フローティング制御パルスだけでなく、垂直ドレイン線５７を駆動するための複数の制御パルスを生成するものとしてもよい。このパルス信号生成部のみを備えることで、本発明に係る駆動制御装置として構成してもよい。いわゆる、タイミングジェネレータ用の半導体集積回路（ＩＣ；Integrated Circuit）とするなどである。
【００５５】
タイミングジェネレータ２０は、画素部１０や水平走査回路１２など、他の機能要素とは独立して、別の半導体集積回路として提供されてもよい。この場合、画素部１０や水平走査回路１２などから成る撮像デバイスとタイミングジェネレータ２０とにより、撮像装置が構築される。この撮像装置は、周辺の信号処理回路や電源回路なども組み込まれた撮像モジュールとして提供されてもよい。
【００５６】
単位画素３は、垂直列選択のための、垂直制御線１５を介して垂直走査回路１４と、垂直信号線１９を介してＣＤＳ処理部２６と、それぞれ接続されている。ここで、垂直制御線１５は垂直走査回路１４から画素に入る配線全般を示す。たとえば図６（Ｂ）の画素においては、転送配線５５とリセット配線５６や、ドレイン線が垂直走査回路１４から入る場合には、ドレイン線も含む。
【００５７】
水平走査回路１２や垂直走査回路１４は、たとえばデコーダを含んで構成され、タイミングジェネレータ２０から与えられる駆動パルスに応答してシフト動作（走査）を開始するようになっている。このため、垂直制御線１５には、単位画素３を駆動するための種々のパルス信号（たとえば、リセットパルスＲＳＴ、転送パルスＴＲＧ、ＤＲＮ制御パルスＤＲＮなど）が含まれる。
【００５８】
なお、タイミングジェネレータ２０に加えて、水平走査回路１２や垂直走査回路１４を含んで、本発明に係る駆動制御装置として構成してもよい。この場合、たとえば垂直走査回路１４内には、タイミングジェネレータ２０により生成された、垂直ドレイン線５７を駆動するための複数の制御パルスに基づき、レベルの異なる複数の制御パルスの組合せによって段階的にレベルが遷移する多値パルスを生成する多値レベルパルス生成部を設けるのがよい。
【００５９】
カラム回路としてのＣＤＳ処理部２６は、列ごとに設けられており、１行分の画素の信号を受けて、その信号を処理する。たとえば、タイミングジェネレータ２０から与えられるサンプルパルスＳＨＰとサンプルパルスＳＨＤといった２つのサンプルパルスに基づいて、垂直信号線１９を介して入力された電圧モードの画素信号に対して、画素リセット直後の信号レベル（ノイズレベル）と信号レベルとの差分をとる処理を行なう。
【００６０】
これにより、固定パターンノイズ（ＦＰＮ；Fixed Pattern Noise ）やリセットノイズといわれるノイズ信号成分を取り除く。なお、ＣＤＳ処理部２６の後段には、必要に応じてＡＧＣ(Auto Gain Control) 回路やＡＤＣ(Analog Digital Converter)回路などをＣＤＳ処理部２６と同一の半導体領域に設けることも可能である。
【００６１】
水平走査回路１２は、水平方向の読出列を規定する（ＣＤＳ処理部２６内の個々のカラム回路を選択する）水平デコーダ１２ａと、水平デコーダ１２ａにて規定された読出アドレスに従って、ＣＤＳ処理部２６の各信号を水平信号線１８に導く水平駆動回路１２ｂとを有する。垂直走査回路１４は、垂直方向の読出行を規定する（画素部１０の行を選択する）垂直デコーダ１４ａと、垂直デコーダ１４ａにて規定された読出アドレス上（行方向）の単位画素３に対する制御線にパルスを供給して駆動する垂直駆動回路１４ｂとを有する。
【００６２】
なお、垂直デコーダ１４ａは、信号を読み出す行の他に、電子シャッタ用の行なども選択する。タイミングジェネレータ２０は、水平アドレス信号を水平デコーダ１２ａへ、また垂直アドレス信号を垂直デコーダ１４ａへ出力し、各デコーダ１２ａ，１４ａは、それを受けて対応する行もしくは列を選択する。
【００６３】
ＣＤＳ処理部２６により処理された電圧信号は、水平走査回路１２からの水平選択信号により駆動される図示しない水平選択スイッチを介して水平信号線１８に伝達され、さらに出力バッファ２８に入力され、この後、撮像信号Ｓ０として外部回路１００に供給される。
【００６４】
つまり、カラム型の固体撮像装置１においては、単位画素３からの出力信号（電圧信号）が、垂直信号線１９→ＣＤＳ処理部２６→水平信号線１８→出力バッファ２８の順で出力される。その駆動は、１行分の画素出力信号は垂直信号線１９を介してパラレルにＣＤＳ処理部２６に送り、ＣＤＳ処理後の信号は水平信号線１８を介してシリアルに出力するようにする。垂直制御線１５は、各行の選択を制御するものである。
【００６５】
垂直列や水平列ごとの駆動が可能である限り、それぞれのパルス信号を単位画素３に対して行方向および列方向の何れに配するか、すなわちパルス信号を印加するための駆動クロック線の物理的な配線方法は自由である。
【００６６】
固体撮像装置１の外部回路１００としては、各撮影モードに対応した回路構成が採られる。たとえば、図１（Ｂ）に示すように、出力バッファ２８から出力されたアナログの撮像信号Ｓ０をデジタルの撮像データＤ０に変換するＡ／Ｄ（Analog to Digital ）変換部１１０と、Ａ／Ｄ変換部１１０によりデジタル化された撮像データＤ０に基づいてデジタル信号処理を施すデジタル信号処理部（ＤＳＰ；Digital Signal Processor）１３０とを備える。
【００６７】
デジタル信号処理部１３０は、たとえば色分離処理を施してＲ（赤），Ｇ（緑），Ｂ（青）の各画像を表す画像データＲＧＢを生成し、この画像データＲＧＢに対してその他の信号処理を施してモニタ出力用の画像データＤ２を生成する。また、デジタル信号処理部１３０には、記録メディアに撮像データを保存するための信号圧縮処理などを行なう機能部が備えられる。
【００６８】
また外部回路１００は、デジタル信号処理部１３０にてデジタル処理された画像データＤ２をアナログの画像信号Ｓ１に変換するＤ／Ａ（Digital to Analog ）変換部１３６を備える。Ｄ／Ａ変換部１３６から出力された画像信号Ｓ１は、図示しない液晶モニタなどの表示デバイスに送られる。操作者は、この表示デバイスの表示画像を見ながら各種の操作を行なうことが可能になっている。
【００６９】
単位画素３は、その詳細については図示を割愛するが、従来技術の項にて図６（Ｂ）に示した３トランジスタ構成のものと同様となっている。ドレイン線５７は、画素部１０の大部分の画素に共通で、列方向に延びて画素部１０の端で共通になっているか、または、電荷生成部３２の上では穴が開いた格子状の配線である。ダミー画素など、ドレイン線５７が別になっている画素が一部あってもよい。また、画素部１０の周囲には、図示を割愛しているが、Ｐウェルの電位を与える配線とコンタクトが設けられている。
【００７０】
ドレイン線５７は大部分または全部の画素に接続されているので、ドレイン線５７をローに振るときに、画素部１０のＰウェルの電位が揺れ、周辺と中央で揺れ幅と時間が異なるため、中央で電荷生成部３２から漏れる電荷が多くなり、中央の飽和信号電荷が減少する。つまり、従来技術の項で説明したように、このままでは、周辺部の画素と中心部の画素で特性が異なる、という問題を呈する。
【００７１】
図２〜図５は、上記画素ウェルがカップリングで揺れる問題とその対策アプローチを説明する図である。先ず図２は、画素ウェルがカップリングで揺れる問題と、これに起因した飽和シェーディングを具体的に説明する図である。デバイスとしては、約３０万画素（６４０×４８０ピクセル）のＶＧＡ規格に準じるＣＭＯＳセンサを使用した。単位画素３は、従来技術の第２例で示した３トランジスタ構成のもので、画素ピッチは４．１μｍである。なお、ＶＧＡとは、“Video Graphics Array”の略称であり、グラフィックス・モードや表示解像度を定義したものである。
【００７２】
試作デバイスに供給する電源電圧は３．０Ｖ、クロック周波数は６ＭＨｚ（フレームレート１３．３ｆｐｓ）とする。試作デバイスは、転送ゲート駆動電圧のローレベル（以下転送ゲートローレベルともいう）を可変にできるようになっており、さらに、ドレイン線５７のローレベルの電位（ここでは０Ｖ）をデバイスの外部から供給する端子（ＤＲＮ駆動バッファの接地側配線端子）ＤＲＮＬを持つ。単位画素３に対するその他の駆動は０Ｖ（接地；ＧＮＤ）と電源電圧（３．０Ｖ）で行なう。
【００７３】
飽和シェーディングの測定方法としては、電荷生成部が十分飽和する光量を照射しながら、出力バッファ２８にて得られる信号を、ある１行、たとえば画面中心付近の１ラインをオシロスコープなどの波形モニタで観測し、周辺部分と中央部分との差をシェーディング量として測定することとした。
【００７４】
図２に示すように、検証に用いた試作デバイスでは、周辺部分と中央部分とに大きな差が見られる。そして、中央部分での信号出力が周辺部分での信号出力よりも小さいことが分かる。
【００７５】
図３は、画素内の基板電位が揺れることに起因して生じる問題を改善する手法の基本を説明する図である。先ず図３（Ａ）は、単位画素３を駆動する基本構成の回路図を示す。図示するように、３ＴＲ構成の単位画素３は、光電変換を行なうことで受光した光に対応する信号電荷を生成する光感応素子としての埋込フォトダイオードなどからなる電荷生成部３２と、電荷生成部３２により生成された信号電荷に対応する信号電圧を増幅するための、ドレイン線（ＤＲＮ）に接続された増幅用トランジスタ４２と、電荷生成部３２をリセットするためのリセットトランジスタ３６とを、それぞれ有している。
【００７６】
また、転送配線（ＴＲＧ）５５を介して走査される読出選択用トランジスタ（転送ゲート部）３４が、電荷生成部３２と増幅用トランジスタ４２のゲートとの間に設けられている。この読出選択用トランジスタ３４は、電荷生成部３２で生成された信号電荷をノードとしてのフローティングディフュージョン３８へ転送するためのスイッチとして機能するものである。
【００７７】
転送配線（ＴＲＧ）５５は、図１に示した垂直走査回路１４の垂直駆動回路１４ｂより駆動されるが、本実施形態においては、転送ゲート部としての読出選択用トランジスタ３４を駆動するための転送配線５５（ゲート配線）をフローティング状態にするための制御部１５３を設ける。
【００７８】
この制御部１５３の具体的な構成としては、垂直駆動回路１４ｂの転送駆動バッファ１５０の後段に、制御スイッチとしてのフローティングスイッチＳＷ１５３を設け、このフローティングスイッチＳＷ１５３を介して転送駆動バッファ１５０と転送配線５５とが接続されるようにしている。フローティングスイッチＳＷ１５３は、その制御端子にハイレベルのフローティング制御パルスＦＬＴが供給されることでオンするようになっている。
【００７９】
フローティングスイッチＳＷ１５３は、読出選択用トランジスタ３４のゲートと転送駆動バッファ１５０の出力とを切り離すことで転送配線５５をフローティングにするためのスイッチとして機能する。このフローティングスイッチＳＷ１５３を設けた理由と、これによる効果については、後で詳しく説明する。
【００８０】
増幅用トランジスタ４２のゲートおよびリセットトランジスタ３６のソースは読出選択用トランジスタ３４を介して電荷生成部３２に、リセットトランジスタ３６のドレインおよび増幅用トランジスタ４２のドレインはドレイン線５７に、それぞれ接続されている。また、増幅用トランジスタ４２のソースは垂直信号線５３に接続されている。
【００８１】
読出選択用トランジスタ３４は、転送配線５５を介して転送駆動バッファ１５０により駆動されるようになっている。リセットトランジスタ３６は、リセット配線５６を介してリセット駆動バッファ１５２により駆動されるようになっている。ＤＲＮ駆動バッファ１４０、転送駆動バッファ１５０、およびリセット駆動バッファ１５２ともに、基準電圧である０Ｖと電源電圧の２値で動作する。特に、この画素における従来例の読出選択用トランジスタ３４のゲートに供給されるローレベル電圧は０Ｖである。
【００８２】
なお、選択行を決めるための選択信号線ＳＥＬとして機能する垂直ドレイン線５７は、基本的には、全画素共通の配線にする。ただし、ＤＲＮ駆動バッファ１４０の負荷を軽減するため幾つかに分けて駆動する形態を採ることもある。この垂直ドレイン線５７を駆動するＤＲＮ駆動バッファ１４０は、必要に応じて、３値以上の多値レベルの駆動パルスで駆動されるようにしてもよい。
【００８３】
図３（Ｂ）は、転送ゲートＴＲＧとしての読出選択用トランジスタ３４を駆動する転送パルスＴＲＧと、この転送パルスＴＲＧの読出選択用トランジスタ３４のゲートへの伝達を制御するためのフローティング制御パルスＦＬＴのタイミングを示したタイミングチャートである。
【００８４】
ここでは転送パルスＴＲＧやフローティング制御パルスＦＬＴの他、ＤＲＮ駆動バッファ１４０を駆動するＤＲＮ制御パルスＤＲＮすなわち垂直ドレイン線５７を駆動する信号や、リセットトランジスタ３６を駆動するリセットパルスＲＳＴも合わせて示している。
【００８５】
先ず、フローティングディフュージョン３８の電荷をリセットするため、転送パルスＴＲＧ（ローレベル）を転送駆動バッファ１５０に供給することで転送配線５５をロー（Ｌｏｗ）レベルに下げておき、同時にリセットパルスＲＳＴを入れて（ｔ１０〜ｔ２２）、リセットトランジスタ３６をアクティブにすることでフローティングディフュージョン３８をリセットする。
【００８６】
次にリセットトランジスタ３６がアクティブの期間（ｔ１０〜ｔ２０）に、選択信号線ＳＥＬとして機能する垂直ドレイン線５７を駆動するＤＲＮ駆動バッファ１４０に、ＳＥＬ１で示すように、ＤＲＮ制御パルスＤＲＮを供給して、先ずローレベルに下げ、この後ハイレベルに上げる（ｔ１２〜ｔ１８）。
【００８７】
この後、リセットトランジスタ３６をインアクティブにし（ｔ２０）、転送パルスＴＲＧ（ハイレベル）を転送駆動バッファ１５０に供給することで読出選択用トランジスタ３４をアクティブにする（ｔ２４〜ｔ２６）。
【００８８】
読出選択用トランジスタ３４をアクティブにする際には、転送駆動バッファ１５０と転送配線５５とが接続されていて転送パルスＴＲＧが読出選択用トランジスタ３４のゲートに伝達される必要があるので、転送駆動バッファ１５０に転送パルスＴＲＧ（ハイレベル）を供給する前にはフローティングスイッチＳＷ１５３をオンにしておく（ｔ２２）。
【００８９】
逆に言えば、それ以前は、フローティングスイッチＳＷ１５３をオフにしておく。こうすることで、通常であれば、選択信号線ＳＥＬとして機能する垂直ドレイン線５７がオフ→オンと（つまり上下に）動くときに、Ｐウェル電位の揺れが大きく見られるけれども、フローティングスイッチＳＷ１５３を切り、転送ゲートとしての読出選択用トランジスタ３４のゲートをフローティングにすることで、負荷を軽くし、これによってＰウェル電位の揺れを低減する（詳細は図５を用いて説明する）。
【００９０】
なお、ここでは詳細な説明を割愛するが、ＳＥＬ２で示すように、垂直ドレイン線５７をたとえば３値あるいは４値などの多値パルスで段階的に駆動すれば、双方のＰウェル揺れ低減効果と相俟って、Ｐウェル電位の揺れ低減効果が飛躍的に向上する。
【００９１】
フローティングスイッチＳＷ１５３をオンにして（ｔ２２）、転送駆動バッファ１５０に転送パルスＴＲＧ（ハイレベル）を供給することで（ｔ２４〜ｔ２６）、電荷生成部３２で得られる画素の情報（信号電荷）をフローティングディフュージョン３８へ送り、増幅用トランジスタ４２により電荷情報を垂直信号線５３に読み出す。
【００９２】
信号電荷を読み出した後には、転送配線５５をフローティングにするため、フローティングスイッチＳＷ１５３をオフにする（ｔ２８）。
【００９３】
フローティングスイッチＳＷ１５３をオンさせておく期間は、少なくとも読出選択用トランジスタ３４をアクティブにする期間（ｔ２４〜ｔ２６）である。また、フローティングスイッチＳＷ１５３をオフさせておく期間は、少なくとも垂直ドレイン線５７をハイレベルからローレベルにしこの後ハイレベルに戻すまでの期間（ｔ１２〜ｔ１８）である。
【００９４】
これらを除く期間は、フローティングスイッチＳＷ１５３をオンにしておいてもよいしオフにしておいてもよい。どちらかと言えば、オフにしておくことが好ましい。信号電荷を読み出した後にフローティングスイッチＳＷ１５３をオフにしたのはこのためである（ｔ２８）。
【００９５】
図４はデバイス構造の模式図であって、略２画素分のデバイス断面を示している。電荷生成部３２をなすフォトダイオードＰＤとしては、Ｎ＋型不純物領域からなるＮＰダイオードの表面側の電荷蓄積層上にさらに、Ｐ＋型不純物領域からなる正孔蓄積層（以下第２センサ領域ともいう）が積層された、いわゆるＨＡＤ（Hole Accumulated Diode)構造となっている（たとえば特許文献２，３参照）。
【００９６】
【特許文献２】特開平５−３３５５４８号公報
【特許文献３】特開２００３−７８１２５号公報
【００９７】
先ず、一般的なプロセスにより、たとえばシリコンからなる基板２１１における電荷生成部（受光領域）３２の周囲にＰウェルでなる素子分離部２０２が形成されている。電荷生成部３２を含む画素全体に、たとえばＢ＋，５Ｅ１１／ｃｍ2，２ＭｅＶを注入することで、Ｐウェル層（深いＰウェル）２１４を基板２１１上に形成している。Ｐウェル層（深いＰウェル）２１４上の一部（リセットトランジスタ３６部分）には、さらに、たとえばＢ＋，８Ｅ１１／ｃｍ2，１．５ＭｅＶ、３Ｅ１２／ｃｍ2，１．０ＭｅＶを注入することで、第１Ｐウェル領域（ＰＰＷ）２１６が形成されている。
【００９８】
基板２１１上の基板表面側には、さらに読出選択用トランジスタ３４用のポリシリコンからなる転送ゲート電極ＴＲＧ、リセットトランジスタ３６用のリセットゲート電極ＲＳＴや、増幅用トランジスタ（ＡＭＰ）４２用の電極などが形成されている。転送ゲート電極ＴＲＧを含む種々の電極を形成した後は、電荷生成部３２（フォトダイオードＰＤ）における基板２１１の表面側にＮ型の信号電荷蓄積層（第１センサ領域；１ＳＲ）２３１を形成するためのＮ型不純物を導入する。たとえば、Ａｓ＋，２Ｅ１２／ｃｍ2，３００ｋｅＶのＮ−注入を行なうことで、信号電荷蓄積層２３１を形成する。
【００９９】
この後、イオン注入を行なうことによって、電荷生成部３２における信号電荷蓄積層２３１の上部に正孔蓄積層（第２センサ領域；２ＳＲ）２３２を形成するためのＰ型不純物を導入する。たとえば、ＢＦ２，１Ｅ１３／ｃｍ2，５０ｋｅＶのＰ＋注入を行なうことで、第２センサ領域２３２を形成する。また、電荷生成部３２の信号電荷蓄積層２３１から転送されてくる信号電荷を蓄積する転送電荷蓄積部としてのフローティングディフュージョン（ＦＤ）３８を形成するためのＮ＋型不純物を導入する。たとえば、Ｐ＋，２Ｅ１５／ｃｍ2，２０ＫｅＶのイオン注入を行なうことで、拡散層２３６を形成する。
【０１００】
この後、基板２１１中に導入した各不純物の活性化熱処理を行なう。これにより、基板２１１の表面側におけるＮ型の信号電荷蓄積層２３１の表面層にＰ型の正孔蓄積層２３２を設けてなるＨＡＤ構造の電荷生成部３２が形成されるとともに、その近傍に読出選択用トランジスタ３４やリセットトランジスタ３６０やフローティングディフュージョン３８をなす拡散層２３６や増幅用トランジスタ４２などを備えた固体撮像装置１が得られる。
【０１０１】
すなわち、この固体撮像素子１は、入射光に応じて発生した電荷を蓄積する信号電荷蓄積層２３１上に、感度の向上と表面暗電流を抑える目的で積層された正孔蓄積層２３２を有するＨＡＤセンサ構造の電荷生成部３２を備えたものとなる。
【０１０２】
上述のように、信号電荷蓄積層２３１はＮ＋型不純物をイオン注入することによって形成され、正孔蓄積層２３２はＰ＋型不純物をイオン注入することによって形成される。このＨＡＤセンサ構造の電荷生成部３２において、正孔蓄積層２３２の下に存在するＮ型半導体層（信号電荷蓄積層２３１）とさらにその下部に存在するＰ型半導体層が、光電変換を行なうフォトダイオードＰＤの役割をなしている。
【０１０３】
このようなＨＡＤ構造を持つ固体撮像素子１では、熱励起によって基板２１１の表面で発生した電子が正孔蓄積層２３２で捕捉され、暗電流の発生が抑制されて感度の向上が図られるようになっている。
【０１０４】
図５は、図４に示した構造の固体撮像装置１に対して、本実施形態の駆動方式を適用した場合の電圧ポテンシャル図（Ａ〜Ｃ）である。この図５（Ａ）〜図５（Ｃ）に示した電圧ポテンシャル図と図４に示したデバイス構造図を参照して、本実施形態特有の駆動方式と、この駆動方式に依る効果について具体的に説明する。
【０１０５】
先ず、選択信号線ＳＥＬとして機能する垂直ドレイン線５７をハイ（Ｈｉｇｈ）レベルからロー（Ｌｏｗ）レベルにすると、Ｐウェルが負の方向に引っ張られる（図４参照）。つまり、図５（Ａ）に示すように、フォトダイオードＰＤなどからなる電荷生成部３２下の電位も、ポテンシャル図で言うと、負の方向に押し上げられる。
【０１０６】
ここで、フォトダイオードと転送ゲートＴＲＧとしての読出選択用トランジスタ３４下の電位の上がり方の差はフォトダイオードの方が大きいので、結果として、図５（Ｂ）に示すように、フォトダイオードの信号電荷がフローティングディフュージョン３８へ溢れ出す。信号電荷の漏れは、飽和電荷量の減少、固定パターンノイズ、あるいはシェーディングの発生要因となる。
【０１０７】
これに対して、転送ゲートＴＲＧ（読出選択用トランジスタ３４）をフローティング状態にして垂直ドレイン線５７を駆動し画素選択動作を行なうと、ポテンシャル負荷が軽くなり、電荷生成部（フォトダイオードＰＤ）３２のポテンシャルが押し上げられたときには、転送ゲートＴＲＧのポテンシャルもフォトダイオードＰＤのポテンシャル変化に追従して、同様に押し上げられる。
【０１０８】
このため、図５（Ｃ）に示すように、押し上げられた転送ゲートＴＲＧのポテンシャルが電位障壁として機能し、フォトダイオードＰＤの信号電荷はフローティングディフュージョン（ＦＤ）３８へは漏れ出さなくなる。
【０１０９】
つまり、３ＴＲ構成の単位画素３を駆動したときに、画素ウェル電位が揺れることによって発生する、電荷生成部３２からの信号電荷の漏れを低減することが可能となる。これにより、飽和電荷量の減少、固定パターンノイズ、あるいはシェーディングの発生を抑制することが可能となり、画素サイズが小さい３ＴＲ構成の単位画素３を備えてなるＣＭＯＳイメージセンサにおいても、低ノイズで、飽和電荷量の大きいセンサを作成することができるようになる。
【０１１０】
ここで、転送配線５５と転送駆動バッファ１５０との間にフローティングスイッチＳＷ１５３を設けて、転送ゲートとしての読出選択用トランジスタ３４のゲートすなわち転送配線５５を、少なくとも、読出選択用トランジスタ３４をオンさせる期間を除く期間フローティングにする仕組みは、全ラインについて適用することが好ましい。以下、この点について説明する。
【０１１１】
図２に示したように、画像のある行の飽和出力値を観測すると、中心が窪んだ飽和シェーディングとなっている。つまり、画面中央部分での信号出力が周辺部分での信号出力よりも小さいことが分かる。
【０１１２】
ここで、画面中央部ほど、飽和電子が減っている理由は、ウェルの抵抗は行の中心に向かうに連れて高いことから、中心のウェル電位は、長い時間“負”に動いたままで、真ん中ほど、信号電荷がフローティングディフュージョン３８へ漏れ出す時間が長いからである。
【０１１３】
図２では、試作デバイスでの実験データを示したが、現在の一般的な画素構成では、単位画素にウェルコンがないと、撮像部における平面内の中心の抵抗が一番高く、シェーディングが大きくなる。
【０１１４】
現在の一般的な素子構成では、ウェル電位が揺れること、ウェルの抵抗が中心ほど高いことは防げないので、本実施形態の駆動方式のように、転送配線５５をフローティングにして、フォトダイオードＰＤなどからなる電荷生成部３２からフローティングディフュージョン３８へ信号電荷が漏れ出すことを防ぐことの意義は大きい。
【０１１５】
ここで、画像のムラを防ぐためには、全ての画素の漏れを防ぐこと、つまり、全ての転送配線５５をフローティングにすることが最善と考えてよい。
【０１１６】
勿論、ウェルの抵抗によっては、全ての転送配線５５をフローティングにする必要はないとも考えられる。つまり、ウェル電圧のムラに起因する画像ムラが生じないように、あるいは黙認できる程度にすることができればよい。このウェル電圧のムラに起因する画像ムラの事象を許容できる場合には、ラインごとに限らず、数ラインごとなど、フローティングスイッチＳＷ１５３の配するラインを散在させてもよい。
【０１１７】
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０１１８】
また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０１１９】
たとえば、上記実施形態では、ＮＭＯＳより構成されている単位画素で構成されたセンサを一例に説明したが、これに限らず、ＰＭＯＳよりなる画素のものについても、電位関係を反転（電位の正負を逆に）して考えることで、上記実施形態で説明したと同様の作用・効果を享受可能である。
【０１２０】
また、上記実施形態では、フォトダイオード１個と、トランジスタ３個の画素を例に説明したが、これに限らず、２個のフォトダイオードと２個の読出選択用トランジスタに対して、リセットトランジスタと増幅用トランジスタは１個ずつで共有するなど、原理的に、４ＴＲ構成において画素選択のために用いられている選択トランジスタを省略した構成の単位画素を備えたデバイスについても同様である。
【０１２１】
また、上記においては、実験的に最も影響の大きかった飽和シェーディングに注目したが、画素部の中心部と周辺部でウェルの電位が異なる揺れ方をすると、飽和信号量以外の特性もシェーディングを持つことは自明である。基板の揺れが観測される選択動作のための駆動時に、フォトダイオードなどの電荷生成部とフローティングディフュージョンなどの電荷蓄積部を繋ぐスイッチとして機能する転送ゲート部のゲート配線をフローティングにすることは、ウェルの電位の揺れを低減し、かつ均一に近づけるので、飽和信号量以外のシェーディング現象の改善にもなっている。
【図面の簡単な説明】
【０１２２】
【図１】本発明の一実施形態に係るＣＭＯＳ固体撮像装置の概略構成図である。
【図２】飽和シェーディング現象を説明する図である。
【図３】画素内の基板電位が揺れることに起因して生じる問題を改善する手法の基本を説明する図である。
【図４】デバイス構造の模式図である。
【図５】本実施形態の駆動方式を説明する電圧ポテンシャル図である。
【図６】従来のＣＭＯＳセンサにおける単位画素の構成例を示す図である。
【符号の説明】
【０１２３】
１…固体撮像装置、３…単位画素、５…画素信号生成部、７…駆動制御部、１０…画素部、１００…外部回路、１１０…Ａ／Ｄ変換部、１２…水平走査回路、１２ａ…水平デコーダ、１２ｂ…水平駆動回路、１４…垂直走査回路、１４ａ…垂直デコーダ、１４ｂ…垂直駆動回路、１５…垂直制御線、２０…タイミングジェネレータ、２６…ＣＤＳ処理部、２８…出力バッファ、３２…電荷生成部、３４…読出選択用トランジスタ、３６…リセットトランジスタ、３８…フローティングディフュージョン、４０…垂直選択用トランジスタ、４２…増幅用トランジスタ、５１…画素線、５２…垂直選択線、５３…垂直信号線、５５…転送配線、５６…リセット配線、５７…垂直ドレイン線、１３０…デジタル信号処理部、１３６…Ｄ／Ａ変換部、１４０…ＤＲＮ駆動バッファ、１４２…レベルシフト部、１５０…転送駆動バッファ、１５２…リセット駆動バッファ、１５３…制御部、ＳＷ１５３…フローティングスイッチ、１５４…選択駆動バッファ
【図１】
2005217705.tif 000003
【図２】
2005217705.tif 000004
【図３】
2005217705.tif 000005
【図４】
2005217705.tif 000006
【図５】
2005217705.tif 000007
【図６】
2005217705.tif 000008