(57)【要約】【課題】  パリティービットでデータに対して暗号保護を行なう装置及び方法の提供。【解決手段】  パリティービット生成装置、第１パリティービット位置生成装置及びパリティービット挿入装置を具えている。該パリティービット生成装置は出力したいデータに依りパリティービットを生成し、該データは複数のビットを具えている。該第１パリティービット位置生成装置は所定の法則に依り該パリティービットの挿入位置Ｎ（Ｎは正の整数）を生成する。該パリティービット挿入装置は該第１パリティービット位置生成装置の生成した挿入位置Ｎに依り、該パリティービットを該データの第Ｎ−１と第Ｎビットの間に挿入し、暗号化したデータを生成する。【選択図】        図１
2005080279.tif 000002
【特許請求の範囲】
【請求項１】
パリティービット生成装置は複数のビットを具えたデータにパリティービットを生成するパリティービット生成装置と、
所定の法則に依り該パリティービットの挿入位置Ｎ（Ｎは整数）を生成する第１パリティービット位置生成装置と、
該第１パリティービット位置生成装置の生成した挿入位置Ｎに依り、該データの第Ｎ−１と第Ｎビットの間に該パリティービットを挿入して暗号化データを生成するパリティービット挿入装置と、
を具えたことを特徴とする、パリティービットでデータに対して暗号保護を行なう装置。
【請求項２】
請求項１記載のパリティービットでデータに対して暗号保護を行なう装置において、
前記法則に依りパリティービットの挿入位置Ｎを生成する第２パリティービット位置生成装置と、
暗号化したデータを入力し、並びに第２パリティービット位置生成装置の生成した挿入位置Ｎに依り、入力したデータの第Ｎビットを除去するパリティービット除去装置と、
を更に具えたことを特徴とする、パリティービットでデータに対して暗号保護を行なう装置。
【請求項３】
請求項２記載のパリティービットでデータに対して暗号保護を行なう装置において、前記法則はキー値を関数演算することにより挿入位置を生成することを特徴とする、パリティービットでデータに対して暗号保護を行なう装置。
【請求項４】
請求項３記載のパリティービットでデータに対して暗号保護を行なう装置において、前記法則は前記挿入位置を右回転関数演算して挿入位置を代表する整数を生成することを特徴とする、パリティービットでデータに対して暗号保護を行なう装置。
【請求項５】
請求項４記載のパリティービットでデータに対して暗号保護を行なう装置において、前記法則は前記挿入位置を左回転関数演算して挿入位置を代表する整数を生成することを特徴とする、パリティービットでデータに対して暗号保護を行なう装置。
【請求項６】
請求項１記載のパリティービットでデータに対して暗号保護を行なう装置において、前記データは３２ビットであることを特徴とする、パリティービットでデータに対して暗号保護を行なう装置。
【請求項７】
検査ビットでデータに対して暗号保護を行なう装置において、
検査演算装置でデータに依りＰ個の検査ビットを生成し、そのうちＰは１以上の正の整数である検査ビット生成装置と、
所定の法則で、検査ビットの挿入位置Ｎ1 ．．．ＮP （Ｎ，Ｐは整数）を生成する第１検査ビット位置生成装置と、
第１検査ビット位置生成装置の生成した挿入位置Ｎ1 ．．．ＮP に依り、該Ｐ個の検査ビットをそれぞれ該データの第ＮX −１と第ＮX ビットの間に挿入し、そのうち、ｘ＝１．．．Ｐであり、こうして暗号化したデータを生成する検査ビット挿入装置と、
を具えたことを特徴とする、検査ビットでデータに対して暗号保護を行なう装置。
【請求項８】
請求項７記載の検査ビットでデータに対して暗号保護を行なう装置において、
前記法則に依り該検査ビットの挿入位置Ｎ1 ．．．ＮP を生成する第２検査ビット位置生成装置と、
暗号化したデータを入力し、並びに第２検査ビット位置生成装置の生成した挿入位置Ｎ1 ．．．ＮP に依り、入力したデータのＰ個の検査ビットを除去する検査ビット除去装置と、
を更に具えたことを特徴とする、検査ビットでデータに対して暗号保護を行なう装置。
【請求項９】
請求項７記載の検査ビットでデータに対して暗号保護を行なう装置において、検査演算装置が、パリティー検査装置とされたことを特徴とする、検査ビットでデータに対して暗号保護を行なう装置。
【請求項１０】
請求項７記載の検査ビットでデータに対して暗号保護を行なう装置において、検査演算装置がエラーコレクティングコード（ＥＣＣ）装置とされたことを特徴とする、検査ビットでデータに対して暗号保護を行なう装置。
【請求項１１】
請求項７記載の検査ビットでデータに対して暗号保護を行なう装置において、検査演算装置が巡回冗長検査（ＣＲＣ）装置とされたことを特徴とする、検査ビットでデータに対して暗号保護を行なう装置。
【請求項１２】
請求項７記載の検査ビットでデータに対して暗号保護を行なう装置において、前記法則はキー値を関数演算することにより挿入位置を生成することを特徴とする、検査ビットでデータに対して暗号保護を行なう装置。
【請求項１３】
パリティービットでデータに対して暗号保護を行なう方法において、
（Ａ）複数のビットを具えた出力したいデータに依りパリティービットを生成するステップ、
（Ｂ）所定の法則に依り該パリティービットの挿入位置Ｎ（Ｎは正の整数）を生成するステップ、
（Ｃ）（Ｂ）のステップで生成した挿入位置Ｎに依り、（Ａ）のステップで生成したパリティービットを該データの第Ｎ−１と第Ｎビットの間に挿入し、暗号化したデータを生成するステップ、
以上のステップを具えたことを特徴とする、パリティービットでデータに対して暗号保護を行なう方法。
【請求項１４】
請求項１３記載のパリティービットでデータに対して暗号保護を行なう方法において、  （Ｄ）暗号化したデータを入力するステップ、
（Ｅ）前記法則に依りパリティービットの挿入位置Ｎを生成するステップ、
（Ｆ）ステップ（Ｅ）で生成した挿入位置Ｎに依り、入力したデータの第Ｎビットを除去するステップ、
を更に具えたことを特徴とする、パリティービットでデータに対して暗号保護を行なう方法。
【請求項１５】
請求項１４記載のパリティービットでデータに対して暗号保護を行なう方法において、前記法則はキー値を関数演算することにより挿入位置を生成することを特徴とする、パリティービットでデータに対して暗号保護を行なう方法。
【請求項１６】
請求項１５記載のパリティービットでデータに対して暗号保護を行なう方法において、前記法則は前記挿入位置を右回転関数演算して挿入位置を代表する整数を生成することを特徴とする、パリティービットでデータに対して暗号保護を行なう方法。
【請求項１７】
請求項１５記載のパリティービットでデータに対して暗号保護を行なう方法において、前記法則は前記挿入位置を左回転関数演算して挿入位置を代表する整数を生成することを特徴とする、パリティービットでデータに対して暗号保護を行なう方法。
【請求項１８】
請求項１３記載のパリティービットでデータに対して暗号保護を行なう方法において、前記データは３２ビットであることを特徴とする、パリティービットでデータに対して暗号保護を行なう方法。
【請求項１９】
検査ビットでデータに対して暗号保護を行なう方法において、
（Ａ）検査演算法則でデータに依りＰ個の検査ビットを生成し、そのうちＰは１以上の正の整数であるステップと、
（Ｂ）所定の第１法則で、検査ビットの挿入位置Ｎ1 ．．．ＮP （Ｎ，Ｐは整数）を生成するステップと、
（Ｃ）（Ｂ）のステップで生成した挿入位置Ｎ1 ．．．ＮP に依り、該Ｐ個の検査ビットをそれぞれ該データの第ＮX −１と第ＮX ビットの間に挿入し、そのうち、ｘ＝１．．．Ｐであり、こうして暗号化したデータを生成するステップと、
を具えたことを特徴とする、検査ビットでデータに対して暗号保護を行なう方法。
【請求項２０】
請求項１９記載の検査ビットでデータに対して暗号保護を行なう方法において、
（Ｄ）暗号化したデータを入力するステップと、
（Ｅ）前記第１法則により検査ビットの挿入位置Ｎ1 ．．．ＮP を生成するステップと、
（Ｆ）（Ｅ）のステップで生成した挿入位置Ｎ1 ．．．ＮP に依り、入力したデータのＰ個の検査ビットを除去するステップと、
を更に具えたことを特徴とする、検査ビットでデータに対して暗号保護を行なう方法。
【請求項２１】
請求項７記載の検査ビットでデータに対して暗号保護を行なう方法において、検査演算法則が、パリティー検査法則とされたことを特徴とする、検査ビットでデータに対して暗号保護を行なう方法。
【請求項２２】
請求項１９記載の検査ビットでデータに対して暗号保護を行なう方法において、検査演算法則がエラーコレクティングコード（ＥＣＣ）法則とされたことを特徴とする、検査ビットでデータに対して暗号保護を行なう方法。
【請求項２３】
請求項１９記載の検査ビットでデータに対して暗号保護を行なう方法において、検査演算法則が巡回冗長検査（ＣＲＣ）法則とされたことを特徴とする、検査ビットでデータに対して暗号保護を行なう方法。
【請求項２４】
請求項１９記載の検査ビットでデータに対して暗号保護を行なう方法において、前記第１法則はキー値を関数演算することにより挿入位置を生成することを特徴とする、検査ビットでデータに対して暗号保護を行なう方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ暗号保護の技術領域に係り、特に、パリティービットでデータに対して暗号保護を行なう装置及び方法に関する。
【背景技術】
【０００２】
知的財産権が重視される時代にあって、メーカーは苦労して開発したプログラム、データ等に関係する知的財産を保護するため、オフライン（ｏｆｆ−ｌｉｎｅ）時にこれらのデータ、プログラムに対して暗号化（ｅｎｃｒｙｐｔｉｎｇ）処理を行ない、さらに暗号化後のデータを非揮発性メモリ或いはその他の保存媒体に保存する。他人はこの暗号化処理されたデータを記録した非揮発性メモリ或いはその他の保存媒体を手に入れても、暗号化処理の過程及び処理方法を知らず、また正確にこれらのデータ、プログラムの解読ができないため、保護の目的が達成される。
【０００３】
このようなデータ保護の方式として、特許文献１に記載されているものがある。それは、擬似乱数生成器（Ｐｓｅｕｄｏ  Ｒａｎｄｏｍ  Ｇｅｎｅｒａｔｏｒ）を使用し、及び初期値（ｓｅｅｄ１／ｓｅｅｄ２）に依り、ＲＯＭのデータ（ＲＯＭ  ｄａｔａ）に対してエンコードしてエンコードデータを生成する。しかしこのようなデータ保護方式は、乱数を暗号化処理のパラメータとして使用するため、同期の乱数生成器を用いてデコードする必要がある。非常に多くの乱数のパターンを必要とし、そうでなければ他人がこれらのデータ、プログラムを解読するのを防止できず、これは、エンコード及びデコードの擬似乱数生成器が相当に複雑な回路を必要とすることを意味する。このためコストが増す。比較的簡単なエンコードとデコードの擬似乱数生成器は、コストを節約できるが、他人がこれらのデータ、プログラムを解読しやすくなる。このため、周知のプロセッサの条件命令処理方法の設計には多くの欠点があり、改善の必要がある。
【０００４】
【特許文献１】米国特許第６，４０８，０７３号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、一種のパリティービットでデータに対して暗号保護を行なう装置及び方法を提供し、周知の技術における複雑な擬似乱数生成器の使用を免除し、コストを節約すると共に、周知の技術が一般にプロセッサのアクセスサイクルを増加させるのとは異なり、実行機能を高めることにある。
【０００６】
本発明のパリティービットでデータに対して暗号保護を行なう装置は、パリティービット生成装置、第１パリティービット位置生成装置及びパリティービット挿入装置を具えている。該パリティービット生成装置は出力したいデータに依りパリティービットを生成し、該データは複数のビットを具えている。該第１パリティービット位置生成装置は所定の法則に依り該パリティービットの挿入位置Ｎ（Ｎは正の整数）を生成する。該パリティービット挿入装置は該第１パリティービット位置生成装置の生成した挿入位置Ｎに依り、該パリティービットを該データの第Ｎ−１と第Ｎビットの間に挿入し、暗号化したデータを生成する。
【０００７】
本発明のパリティービットでデータに対して暗号保護を行なう方法は以下のステップを具え、すなわち、（Ａ）出力したいデータに依りパリティービットを生成し、該データは複数のビットを具えている、（Ｂ）所定の法則に依り該パリティービットの挿入位置Ｎ（Ｎは正の整数）を生成する、（Ｃ）（Ｂ）のステップで生成した挿入位置Ｎに依り、（Ａ）のステップで生成したパリティービットを該データの第Ｎ−１と第Ｎビットの間に挿入し、暗号化したデータを生成する。
【課題を解決するための手段】
【０００８】
請求項１の発明は、
パリティービット生成装置は複数のビットを具えたデータにパリティービットを生成するパリティービット生成装置と、
所定の法則に依り該パリティービットの挿入位置Ｎ（Ｎは整数）を生成する第１パリティービット位置生成装置と、
該第１パリティービット位置生成装置の生成した挿入位置Ｎに依り、該データの第Ｎ−１と第Ｎビットの間に該パリティービットを挿入して暗号化データを生成するパリティービット挿入装置と、
を具えたことを特徴とする、パリティービットでデータに対して暗号保護を行なう装置としている。
請求項２の発明は、請求項１記載のパリティービットでデータに対して暗号保護を行なう装置において、
前記法則に依りパリティービットの挿入位置Ｎを生成する第２パリティービット位置生成装置と、
暗号化したデータを入力し、並びに第２パリティービット位置生成装置の生成した挿入位置Ｎに依り、入力したデータの第Ｎビットを除去するパリティービット除去装置と、
を更に具えたことを特徴とする、パリティービットでデータに対して暗号保護を行なう装置としている。
請求項３の発明は、請求項２記載のパリティービットでデータに対して暗号保護を行なう装置において、前記法則はキー値を関数演算することにより挿入位置を生成することを特徴とする、パリティービットでデータに対して暗号保護を行なう装置としている。
請求項４の発明は、請求項３記載のパリティービットでデータに対して暗号保護を行なう装置において、前記法則は前記挿入位置を右回転関数演算して挿入位置を代表する整数を生成することを特徴とする、パリティービットでデータに対して暗号保護を行なう装置としている。
請求項５の発明は、請求項４記載のパリティービットでデータに対して暗号保護を行なう装置において、前記法則は前記挿入位置を左回転関数演算して挿入位置を代表する整数を生成することを特徴とする、パリティービットでデータに対して暗号保護を行なう装置としている。
請求項６の発明は、請求項１記載のパリティービットでデータに対して暗号保護を行なう装置において、前記データは３２ビットであることを特徴とする、パリティービットでデータに対して暗号保護を行なう装置としている。
請求項７の発明は、検査ビットでデータに対して暗号保護を行なう装置において、
検査演算装置でデータに依りＰ個の検査ビットを生成し、そのうちＰは１以上の正の整数である検査ビット生成装置と、
所定の法則で、検査ビットの挿入位置Ｎ1 ．．．ＮP （Ｎ，Ｐは整数）を生成する第１検査ビット位置生成装置と、
第１検査ビット位置生成装置の生成した挿入位置Ｎ1 ．．．ＮP に依り、該Ｐ個の検査ビットをそれぞれ該データの第ＮX −１と第ＮX ビットの間に挿入し、そのうち、ｘ＝１．．．Ｐであり、こうして暗号化したデータを生成する検査ビット挿入装置と、
を具えたことを特徴とする、検査ビットでデータに対して暗号保護を行なう装置としている。
請求項８の発明は、請求項７記載の検査ビットでデータに対して暗号保護を行なう装置において、
前記法則に依り該検査ビットの挿入位置Ｎ1 ．．．ＮP を生成する第２検査ビット位置生成装置と、
暗号化したデータを入力し、並びに第２検査ビット位置生成装置の生成した挿入位置Ｎ1 ．．．ＮP に依り、入力したデータのＰ個の検査ビットを除去する検査ビット除去装置と、
を更に具えたことを特徴とする、検査ビットでデータに対して暗号保護を行なう装置としている。
請求項９の発明は、請求項７記載の検査ビットでデータに対して暗号保護を行なう装置において、検査演算装置が、パリティー検査装置とされたことを特徴とする、検査ビットでデータに対して暗号保護を行なう装置としている。
請求項１０の発明は、請求項７記載の検査ビットでデータに対して暗号保護を行なう装置において、検査演算装置がエラーコレクティングコード（ＥＣＣ）装置とされたことを特徴とする、検査ビットでデータに対して暗号保護を行なう装置としている。
請求項１１の発明は、請求項７記載の検査ビットでデータに対して暗号保護を行なう装置において、検査演算装置が巡回冗長検査（ＣＲＣ）装置とされたことを特徴とする、検査ビットでデータに対して暗号保護を行なう装置としている。
請求項１２の発明は、請求項７記載の検査ビットでデータに対して暗号保護を行なう装置において、前記法則はキー値を関数演算することにより挿入位置を生成することを特徴とする、検査ビットでデータに対して暗号保護を行なう装置としている。
請求項１３の発明は、パリティービットでデータに対して暗号保護を行なう方法において、
（Ａ）複数のビットを具えた出力したいデータに依りパリティービットを生成するステップ
（Ｂ）所定の法則に依り該パリティービットの挿入位置Ｎ（Ｎは正の整数）を生成するステップ、
（Ｃ）（Ｂ）のステップで生成した挿入位置Ｎに依り、（Ａ）のステップで生成したパリティービットを該データの第Ｎ−１と第Ｎビットの間に挿入し、暗号化したデータを生成するステップ、
以上のステップを具えたことを特徴とする、パリティービットでデータに対して暗号保護を行なう方法としている。
請求項１４の発明は、請求項１３記載のパリティービットでデータに対して暗号保護を行なう方法において、
（Ｄ）暗号化したデータを入力するステップ、
（Ｅ）前記法則に依りパリティービットの挿入位置Ｎを生成するステップ、
（Ｆ）ステップ（Ｅ）で生成した挿入位置Ｎに依り、入力したデータの第Ｎビットを除去するステップ、
を更に具えたことを特徴とする、パリティービットでデータに対して暗号保護を行なう方法としている。
請求項１５の発明は、請求項１４記載のパリティービットでデータに対して暗号保護を行なう方法において、前記法則はキー値を関数演算することにより挿入位置を生成することを特徴とする、パリティービットでデータに対して暗号保護を行なう方法としている。
請求項１６の発明は、請求項１５記載のパリティービットでデータに対して暗号保護を行なう方法において、前記法則は前記挿入位置を右回転関数演算して挿入位置を代表する整数を生成することを特徴とする、パリティービットでデータに対して暗号保護を行なう方法としている。
請求項１７の発明は、請求項１５記載のパリティービットでデータに対して暗号保護を行なう方法において、前記法則は前記挿入位置を左回転関数演算して挿入位置を代表する整数を生成することを特徴とする、パリティービットでデータに対して暗号保護を行なう方法としている。
請求項１８の発明は、請求項１３記載のパリティービットでデータに対して暗号保護を行なう方法において、前記データは３２ビットであることを特徴とする、パリティービットでデータに対して暗号保護を行なう方法としている。
請求項１９の発明は、検査ビットでデータに対して暗号保護を行なう方法において、
（Ａ）検査演算法則でデータに依りＰ個の検査ビットを生成し、そのうちＰは１以上の正の整数であるステップと、
（Ｂ）所定の第１法則で、検査ビットの挿入位置Ｎ1 ．．．ＮP （Ｎ，Ｐは整数）を生成するステップと、
（Ｃ）（Ｂ）のステップで生成した挿入位置Ｎ1 ．．．ＮP に依り、該Ｐ個の検査ビットをそれぞれ該データの第ＮX −１と第ＮX ビットの間に挿入し、そのうち、ｘ＝１．．．Ｐであり、こうして暗号化したデータを生成するステップと、
を具えたことを特徴とする、検査ビットでデータに対して暗号保護を行なう方法としている。
請求項２０の発明は、請求項１９記載の検査ビットでデータに対して暗号保護を行なう方法において、
（Ｄ）暗号化したデータを入力するステップと、
（Ｅ）前記第１法則により検査ビットの挿入位置Ｎ1 ．．．ＮP を生成するステップと、
（Ｆ）（Ｅ）のステップで生成した挿入位置Ｎ1 ．．．ＮP に依り、入力したデータのＰ個の検査ビットを除去するステップと、
を更に具えたことを特徴とする、検査ビットでデータに対して暗号保護を行なう方法としている。
請求項２１の発明は、請求項７記載の検査ビットでデータに対して暗号保護を行なう方法において、検査演算法則が、パリティー検査法則とされたことを特徴とする、検査ビットでデータに対して暗号保護を行なう方法としている。
請求項２２の発明は、請求項１９記載の検査ビットでデータに対して暗号保護を行なう方法において、検査演算法則がエラーコレクティングコード（ＥＣＣ）法則とされたことを特徴とする、検査ビットでデータに対して暗号保護を行なう方法としている。
請求項２３の発明は、請求項１９記載の検査ビットでデータに対して暗号保護を行なう方法において、検査演算法則が巡回冗長検査（ＣＲＣ）法則とされたことを特徴とする、検査ビットでデータに対して暗号保護を行なう方法としている。
請求項２４の発明は、請求項１９記載の検査ビットでデータに対して暗号保護を行なう方法において、前記第１法則はキー値を関数演算することにより挿入位置を生成することを特徴とする、検査ビットでデータに対して暗号保護を行なう方法としている。
【発明の効果】
【０００９】
本発明の技術は周知の技術のように複雑な擬似乱数生成器を使用することがなく、コストを節約でき、また、パリティービットの生成と除去に使用されるハードウエアが相当に簡易であり、周知の技術のようにプロセッサのアクセスサイクルを増すことがなく、周知の技術よりも必要とする時間が少なく、ゆえに実行機能は周知の技術よりも遥かに良好である。
【００１０】
総合すると、本発明はその目的、手段及び作用効果のいずれにおいても周知の技術の特徴とは異なっており、極めて実用価値を有する。
【発明を実施するための最良の形態】
【００１１】
図１は本発明のパリティービットでデータに対して暗号保護を行なう装置のブロック図である。それは、パリティービット生成装置１１０、第１パリティービット位置生成装置１２０、パリティービット挿入装置１３０、第２パリティービット位置生成装置２１０、パリティービット除去装置２２０を具えている。そのうち、パリティービット生成装置１１０、第１パリティービット位置生成装置１２０及びパリティービット挿入装置１３０は出力したいデータを暗号化し、第２パリティービット位置生成装置２１０及びパリティービット除去装置２２０は暗号化したデータを暗号解除する。前述のパリティービット生成装置１１０は出力したいＩビットデータに依りＰ個のパリティービットを生成する。説明しやすいように、本実施例では、該データを８ビット（Ｉ＝８）とし、パリティービットは１ビット（Ｐ＝１）とする。該８ビットデータを八つの入力端及び一つの出力端を具えたＸＯＲゲートで処理してこの１ビットのパリティービットを得る。
【００１２】
該第１パリティービット位置生成装置１２０は所定の法則により該パリティービットの挿入位置Ｎを生成し、例えば一つのキー（Ｋｅｙ）値を関数演算ｆ（Ｋ）して挿入位置を代表する整数Ｎを生成する。すなわち、該整数Ｎは該１ビットのパリティービットを該８ビットデータ中に挿入すべき位置を代表する。
【００１３】
該パリティービット挿入装置１３０は該第１パリティービット位置生成装置１２０の生成した挿入位置Ｎに依り、該１ビットのパリティービットを該８ビットデータの第Ｎ−１と第Ｎビットの間に挿入し、９ビット（Ｉ＋Ｐ）暗号化データを生成する。
【００１４】
前述で求めた整数Ｎを更に右回転関数演算して挿入位置を代表する整数を生成するか、左回転関数演算して挿入位置を代表する整数を生成する。こうして、該挿入位置を代表する整数Ｎの乱数度を増すことができ、該挿入位置を他人が推察しにくくする。
【００１５】
該第２パリティービット位置生成装置２１０もまた所定の法則により該パリティービットの挿入位置Ｎを生成し、すなわち、キー値を関数演算ｆ（Ｋ）して挿入位置を代表する整数Ｎを生成する。この整数Ｎはすなわち該１ビットのパリティービットが該９ビットの暗号化データ中に置かれた位置を代表する。該パリティービット除去装置２２０は該９ビットの暗号化データを入力し、並びに第２パリティービット位置生成装置２１０の生成した挿入位置Ｎに依り、入力したデータの第Ｎビットを除去し、暗号解除したデータを獲得する。
【００１６】
図２は該パリティービット挿入装置１３０の詳細な電気回路図である。そのうち、信号Ｓ７は該パリティービットが第８ビットに挿入された時の９ビット暗号化データ信号であり、Ｓ６は該パリティービットが第７ビットに挿入された時の９ビット暗号化データ信号であり、信号Ｓ５、．．．及び信号Ｓ０はこれより類推されるとおりである。
【００１７】
該第１パリティービット位置生成装置１２０が生成した挿入位置を代表する整数が６である時、該パリティービットは第６ビットと第５ビットの間に挿入されることを代表する。マルチプレクサ１３１は出力信号Ｓ５の９ビット暗号化データを選択する。同様に、第１パリティービット位置生成装置１２０が生成した挿入位置を代表する整数が０である時、該パリティービットは第０ビットに挿入されることを代表する。マルチプレクサ１３１は出力信号Ｓ０の９ビット暗号化データを選択し、このようにしてパリティービットをデータ中に挿入する目的を達成する。
【００１８】
図３はパリティービット除去装置２２０の詳細な電気回路図である。そのうち、信号Ｇ７は第８ビットが除去された後の８ビット信号であり、信号Ｇ６は第７ビットが除去された後の８ビット信号であり、信号Ｇ５、．．．及び信号Ｇ０はこれより類推されるとおりである。
【００１９】
該第２パリティービット位置生成装置２１０が生成した挿入位置を代表する整数が８である時、該パリティービットは第８ビットに挿入されていることを代表し、マルチプレクサ２２１は出力信号Ｇ７の８ビット暗号解除データを選択する。同様に、該第２パリティービット位置生成装置２１０が生成した挿入位置を代表する整数が０である時、該パリティービットは第０ビットに挿入されていることを代表し、マルチプレクサ２２１は出力信号Ｇ０の８ビット暗号解除データを選択し、こうしてパリティービットをデータ中より除去する目的を達成する。
【００２０】
図４は本発明の技術の応用例を示す。そのうち、暗号化システム１００はパリティービット生成装置１１０、第１パリティービット位置生成装置１２０、パリティービット挿入装置１３０を具えている。複数のバイト（８ビット）を具えたプログラムを暗号化システム１００で暗号化した後に、９ビットの暗号化プログラムを生成し、この暗号化過程はオフライン処理できる。
【００２１】
アプリケーションシステム２００は、第２パリティービット位置生成装置２１０、パリティービット除去装置２２０、プロセッサコア２３０、パリティービット検査装置２４０及びメモリ２５０を具えている。この９ビットの暗号化プログラムはメモリ２５０中に保存される。該プロセッサコア２３０が該メモリ２５０よりプログラムを取り出したい時、まず該パリティービット検査装置２４０が９ビット暗号化プログラムのパリティービットが正確であるか否かを検査する。もし不正確であればエラー信号を生成し、正確であればさらにパリティービット除去装置２２０が該第２パリティービット位置生成装置２１０の生成した挿入位置を代表する整数Ｎに基づき、パリティービットを該９ビット暗号化プログラムより除去し、正確な８ビットプログラムを得て、該プロセッサコア２３０に提供する。
【００２２】
本発明中、パリティービット生成装置１１０を使用してパリティービットを生成するが、その他の検査ビット生成装置を使用して関係する検査ビットを生成することもできる。例えば、エラーコレクティングコード（ＥＣＣ）装置、巡回冗長検査（ＣＲＣ）装置を使用することができる。
【００２３】
図５は本発明のこれらの装置を使用してＰ個の検査ビットを生成するブロック図である。それは、検査ビット生成装置５１０、第１検査ビット位置生成装置５２０、検査ビット挿入装置５３０、第２検査ビット位置生成装置６１０、及び検査ビット除去装置６２０を具えている。
【００２４】
該検査ビット生成装置５１０は検査演算装置でデータに依りＰ個検査ビットを生成する。Ｐは１以上の正の整数であり、該検査演算装置はエラーコレクティングコード（ＥＣＣ）装置、巡回冗長検査（ＣＲＣ）装置とされうる。該第１検査ビット位置生成装置５２０は所定の法則で、検査ビットの挿入位置Ｎ1 ．．．ＮP （Ｎ，Ｐは整数）を生成する。該検査ビット挿入装置５３０は第１検査ビット位置生成装置５２０の生成した挿入位置Ｎ1 ．．．ＮP に依り、該Ｐ個の検査ビットをそれぞれ該データの第ＮX −１と第ＮX ビットの間に挿入する。そのうち、ｘ＝１．．．Ｐであり、こうして暗号化したデータを生成する。
【００２５】
該第２検査ビット位置生成装置６１０は該法則に依り該検査ビットの挿入位置Ｎ1 ．．．ＮP を生成する。該検査ビット除去装置６２０は該データを入力し、並びに第２検査ビット位置生成装置６１０の生成した挿入位置Ｎ1 ．．．ＮP に依り、入力したデータのＰ個の検査ビットを除去する。このように、他の検査ビット生成装置の生成した関係する検査ビットを使用してデータに対して暗号化を行なうことは本発明の範囲を超過するものではない。
【図面の簡単な説明】
【００２６】
【図１】本発明のパリティービットでデータに対して暗号保護を行なう装置のブロック図である。
【図２】本発明のパリティービット挿入装置の詳細な電気回路図である。
【図３】本発明のパリティービット除去装置の詳細な電気回路図である。
【図４】本発明の技術の応用例図である。
【図５】本発明の別の応用例のブロック図である。
【符号の説明】
【００２７】
１００  暗号化システム                    １１０  パリティービット生成装置
１２０  第１パリティービット位置生成装置  １３０  パリティービット挿入装置
１３１  マルチプレクサ
２００  アプリケーションシステム
２１０  第２パリティービット位置生成装置  ２２０  パリティービット除去装置
２２１  マルチプレクサ  ２３０  プロセッサコア  ２４０  パリティービット検査装置２５０  メモリ 
５１０  検査ビット生成装置
５２０  第１検査ビット位置生成装置
５３０  検査ビット挿入装置
６１０  第２検査ビット位置生成装置
６２０  検査ビット除去装置
【図１】
2005080279.tif 000003
【図２】
2005080279.tif 000004
【図３】
2005080279.tif 000005
【図４】
2005080279.tif 000006
【図５】
2005080279.tif 000007