(57)【要約】【課題】  外乱ノイズの影響を低下させ、Ｓ／Ｎ比を向上させて、列配線と行配線とが交差する交差部の微少な容量値Ｃsの容量変化値ΔＣsを十分な感度で検出することができる容量検出回路および検出方法並びに指紋センサを提供する。【解決手段】  本発明の容量検出回路は、複数の列配線と行配線とが交差し、この交差部の容量を電圧値として検出する容量検出回路であり、時系列に直交性を有する符号を発生する符号発生部と、複数の列配線を所定数の列配線の列配線グループに分割し、測定対象の列配線グループを選択する列配線グループ選択部と、選択される列配線グループ毎に、複数の列配線を符号に基づき駆動する列配線駆動部と、行配線と、駆動された列配線との交差部の容量に対応した電流値の総和を測定電圧とする容量測定部と、列配線グループ毎に、測定電圧と符号との積和演算を行い、各交差部の容量に対応する電圧値を求める復号演算部とを備える。【選択図】    図１
2005134240.tif 000002
【特許請求の範囲】
【請求項１】
複数の列配線に対して行配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出回路であり、
時系列に直交性を有する符号を発生する符号発生手段と、
前記複数の列配線を所定の数の列配線からなる列配線グループに分割し、測定対象の列配線グループを選択する列配線グループ選択手段と、
順次選択される列配線グループ毎に、複数の列配線を前記符号に基づいて駆動する列配線駆動手段と、
前記行配線と、駆動された複数の列配線との交差部の容量に対応した電流値の総和を測定電圧として出力する容量測定手段と、
前記列配線グループ毎に、前記測定電圧と前記符号とにより積和演算を行い、各交差部の容量に対応する電圧値を求める復号演算手段と
を有することを特徴とする容量検出回路。
【請求項２】
前記複数の列配線に対して、複数の前記行配線が配設され、マトリクス状に交差部が配置されたエリア型のセンサにおいて、該交差部の容量を測定することを特徴とする請求項１記載の容量検出回路。
【請求項３】
前記複数の列配線に対して、１本の前記行配線が配設され、直列に交差部が配置されたライン型のセンサにおいて、該交差部の容量を測定することを特徴とする請求項１記載の容量検出回路。
【請求項４】
前記列配線グループが隣接し合う所定の本数の列配線により形成されていることを特徴とする請求項１から請求項３のいずれかに記載の容量検出回路。
【請求項５】
前記列配線グループが所定の間隔の列配線により形成されていることを特徴とする請求項１から請求項３のいずれかに記載の容量検出回路。
【請求項６】
前記符号発生手段が、自己相関性を有するＰＮ符号を発生し、このＰＮ符号のビット配列を順次シフトさせ、時系列に位相の異なるＰＮ符号として、前記符号を出力することを特徴とする請求項１から請求項５のいずれかに記載の容量検出回路。
【請求項７】
前記符号発生手段が、時系列に、異なるビット配列のウォルシュ直交符号を生成して、前記符号として出力することを特徴とする請求項１から請求項５のいずれかに記載の容量検出回路。
【請求項８】
請求項１から請求項７のいずれかに記載の容量検出回路を有することを特徴とする指紋センサ。
【請求項９】
複数の列配線に対して行配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出方法であり、
時系列に直交性を有する符号を発生する符号発生過程と、
前記複数の列配線を所定の数の列配線からなる列配線グループに分割し、測定対象の列配線グループを選択する列配線グループ選択過程と、
順次選択される列配線グループ毎に、複数の列配線を前記符号に基づいて駆動する列配線駆動過程と、
前記行配線と、駆動された複数の列配線との交差部の容量に対応した電流値の総和を測定電圧として出力する容量測定過程と、
前記列配線グループ毎に、前記測定電圧と前記符号とにより積和演算を行い、各交差部の容量に対応する電圧値を求める復号演算過程と
を有することを特徴とする容量検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微小容量を検出する容量検出回路および検出方法並びにそれを用いた指紋センサに関する。
【背景技術】
【０００２】
従来、バイオメトリクス（生体認証技術）の中で最も有望とされる指紋センサとして、所定の間隔で列配線と行配線を２枚のフィルムの表面にそれぞれ形成し、このフィルムを絶縁膜等を介して所定の間隔をおいて対向して配置した感圧式容量センサが開発されている。この感圧式容量センサでは、指を置いたときに指紋の凹凸に対応してフィルム形状が変形し、列配線と行配線の間隔が場所によって変化して、指紋の形状が列配線および行配線の交差部の容量として検出される。この感圧式容量センサにおいて、数百ｆＦ（フェムトファラッド）に満たない容量を検出するのに応用できる従来技術としては、容量をスイッチドキャパシタ回路により、電気信号に変換する検出回路が挙げられる。これは、第１のセンサ駆動信号で駆動され、検出対象の容量を検出するセンサ容量素子と、第２のセンサ駆動信号で駆動され検出回路基準容量となる参照容量素子とが共通のスイッチドキャパシタ回路に接続され、交互に動作する第１および第２のサンプルホールド部がそれぞれの出力信号をサンプリングした後に、サンプリング結果の差を求めることにより、検出信号を得るものである。
【０００３】
この検出回路は、共通のスイッチドキャパシタ回路において、検出対象となる容量値Ｃsに比例し帰還容量Ｃfに反比例した信号を、安定して検出することができ、且つ、スイッチドキャパシタ回路のリセットスイッチ（帰還制御スイッチ）のゲート電極と他電極間の寄生容量に蓄積された電荷Ｑdが他の電極に漏れ出る影響（フィードスルー）が相殺される。また、スイッチドキャパシタ回路の基準電位のオフセット成分や入力信号などに含まれる低周波のノイズに対しては、２つのサンプリング結果の差を求めることによりある程度除去できる効果も期待される（例えば、特許文献１）。
【特許文献１】特開平８−１４５７１７号公報（段落００１８−００５２、図１〜図４）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、指紋センサ等の容量検出回路は、容量変化が微小であるために、高感度であることが要求されるが、人体から伝達されるノイズ（高周波ノイズを含む）や回路系のノイズに対しての耐性を有している必要がある。
また、容量変化を検出するため、列配線間や行配線間などにおいて、隣接する線などからのクロストークノイズの影響が無いことなどの要求がある。
【０００５】
上述した要求に対応して、列配線の立ち上がりの時点に、交差部の容量に充電される電荷に対応する充電電圧を検出し、次に、列配線の立ち下がりの時点に、交差部の容量から放電される電荷に対応する放電電圧を検出し、この充電電圧及び放電電圧を用いて、容量変化を検出する容量検出回路も考えられる。
すなわち、この容量検出回路は、充電電圧から放電電圧を、差し引いた差電圧を求めて、この差電圧を容量変化に対応した電圧とすることで、同一極性で生じる、増幅回路のフィードスルーの影響による電圧オフセットやその他の回路で生じるオフセット成分を除去し、サンプリング周波数に比較して十分に低い周波数のノイズを除去することが可能である。
【０００６】
上述した容量検出回路を含めて通常の検出回路は、容量センサの各センサ素子の容量変化を検出するとき、単一の列配線のみを駆動して、検出ラインとなる複数の行配線との交差部（センサ素子）の容量値Ｃsの変化を検出する構成となっている。
しかしながら、すでに述べたように、センサ素子一つ（１つの交差部）当たりの容量変化は、数百ｆＦ程度のごく僅かな値である。
【０００７】
このため、従来の容量検出回路は、増幅回路を含んだ回路におけるオフセット成分を除去したとしても、もともと容量センサに重畳されるノイズの影響を受けることとなる。
すなわち、上記容量検出回路は、電源ノイズや人体を介して容量センサに伝達される伝導ノイズが、列配線及び行配線の信号に重畳されることにより、このような外乱ノイズの影響により正確な容量変化の検出が行えなくなる欠点を有している。
【０００８】
特に、最近の蛍光灯の主流であるインバータ蛍光灯は、半導体によって、高周波を発生させて蛍光ランプを点灯させるため、数十ＫＨｚレベルの基本周波数のノイズ源となっている。
しかしながら、上記容量検出回路においては、充電電圧及び放電電圧の差分を求めるときの、容量変化のサンプリング周波数と、上記ノイズ源の基本周波数とが近い周期となる。
【０００９】
このため、この容量検出回路においては、充電電圧及び放電電圧の差分を求めたとしても、周波数差に起因するうなり成分、すなわち、周波数がわずかに異なる２つの波を重ね合わせた場合に、その周波数の差に等しい「うなり（ビート周波数）」が残り、外乱のノイズ成分を完全に除去することができない。
したがって、利用者が指紋センサなどを用いようとするとき、この利用者の人体の近傍に容量検出回路のサンプリング周波数に近い周波数のノイズ源を有する機器、例えば、上述したインバータ蛍光灯の近傍で用いられる場合や、液晶表示素子のバックライトに用いられるインバータ回路を有する機器などにセンサを接続して利用する場合に、上記うなりに起因する外乱ノイズを完全に除去することができず、容量変化を検出する信号のＳ／Ｎ比が低下して、正確に利用者の指紋を読みとることができない。
【００１０】
本発明は、上記事情を考慮してなされたもので、その目的は、外乱ノイズの影響を低下させることで、Ｓ／Ｎ比を向上させて、列配線と行配線とが交差する交差部（センサ素子）の微少な容量値Ｃs及びこの容量値Ｃsの容量変化値ΔＣsを十分な感度で検出することができる容量検出回路および検出方法並びに指紋センサを提供することにある。
【課題を解決するための手段】
【００１１】
本発明の容量検出回路は、複数の列配線に対して行配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出回路であり、時系列に直交性を有する符号を発生する符号発生手段と、前記複数の列配線を所定の数の列配線からなる列配線グループに分割し、測定対象の列配線グループを選択する列配線グループ選択手段と、順次選択される列配線グループ毎に、複数の列配線を前記符号に基づいて駆動する列配線駆動手段と、前記行配線と、駆動された複数の列配線との交差部の容量に対応した電流値の総和を測定電圧として出力する容量測定手段と、
前記列配線グループ毎に、前記測定電圧と前記符号とにより積和演算を行い、各交差部の容量に対応する電圧値を求める復号演算手段とを有する。
【００１２】
この構成により、本発明の容量検出回路は、直交性のあるＰＮ符号（疑似ランダム符号）により、行配線に対して交差している複数の列配線を同時に駆動し、すなわち、行配線単位に複数のセンサ素子を同時に駆動させ、検出対象の容量値Ｃs及び容量変化値ΔＣsを多重化し、容量値Ｎ・Ｃs及び容量変化値Ｎ・ΔＣsとして増加させて（Ｎは同時に駆動される列配線の数、すなわち多重化される交差部の数）、容量／電圧変換を行って検出信号とすることで、実質的に大きな容量値及び容量変化の測定を行うことになり、相対的にうなり等の外乱ノイズを低下させて、Ｓ／Ｎ比を向上させ、自己相関性に優れるＭ系列ＰＮ符号を用いることにより、列配線間のクロストークの影響を排除することが可能となる。
また、本発明の容量検出回路は、復号演算部が時系列に検出される多重化された検出信号を、多重化に用いたＰＮ符号と同一のＰＮ符号により、積和演算（所定の演算）を用いて、多重化された検出値を、行配線に対応するセンサ素子各々の容量値Ｃs及び容量変化値ΔＣs（容量値Ｃsが求まれば演算できる）として復号するため、１本の列配線を駆動した場合と同様の分解能で検出結果を得ることができる。
【００１３】
本発明の容量検出回路は、前記複数の列配線に対して、複数の前記行配線をマトリクス状に配設したエリア型の容量センサの前記交差部の容量を検出する構成の場合にも、適用することができ、指紋センサなどに用いることで、上述した効果により高い精度の判定結果が得られ、操作性に優れたセンサを提供することができる。
【００１４】
本発明の容量検出回路は、前記複数の列配線に対して、１本の前記行配線が対応して形成されたライン型の容量センサの前記交差部の容量を検出する構成の場合にも、適用することができ、表面の凹凸の有無または粗さを検出するセンサなどに用いることで、上述した効果により高い精度で、表面の状態を検出することができ、かつ１行の行配線のみで済むため、小型でローコストなセンサを提供することができる。
【００１５】
本発明の容量検出回路は、前記列配線グループが隣接し合う所定の本数の列配線により形成されている。
このため、本願発明の容量検出回路は、積和演算の対象となる列配線の本数を、任意に設定して、演算処理の負荷を調整することができるため、使用するシステムの演算能力に対応させた処理を行うことが可能となる。
【００１６】
本発明の容量検出回路は、前記列配線グループが所定の間隔の列配線により形成されている。
このため、本願発明の容量検出回路は、各列配線グループ毎の検出において、エリア全体を平均的に検出することにより、特定の領域毎に測定する場合に比較して、検出値の変動が小さくなり、測定における感度の設定を容易に行うことが可能である。
【００１７】
本発明の容量検出回路は、前記符号発生手段が、自己相関性を有するＰＮ符号を発生し、このＰＮ符号のビット配列を順次シフトさせ、時系列に位相の異なるＰＮ符号として、前記符号を出力する。
すなわち、前記ＰＮ符号発生手段が自己相関性の良い符号をＰＮ符号、例えばＭ系列を発生し、この自己相関性のよいＭ系列のＰＮ符号をずらしつつ、交差部の容量変化を多重化していき、復号時において、同一のＰＮ符号の位相を対応させて復号するため、列配線間のクロストークの発生を抑えることが可能となり、高い精度で交差部の容量変化を検出することができる。
【００１８】
本発明の容量検出回路は、前記符号発生手段が、時系列に、異なるビット配列のウォルシュ直交符号を生成して、前記符号として出力する。
これにより、本発明の容量検出回路は、各列配線の駆動される回数が、検出回数に対して半分となり、列配線間のクロストークの影響を抑えることになり、各交差部の容量の検出がより正確に行うことができる。
【００１９】
本発明の指紋センサは、上記容量検出回路を用いて、交差部（センサ素子）の容量変化を検出することが可能なため、高い精度で指紋を採取することができる。
【００２０】
本発明の容量検出方法は、複数の列配線に対して行配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出方法であり、時系列に直交性を有する符号を発生する符号発生過程と、前記複数の列配線を所定の数の列配線からなる列配線グループに分割し、測定対象の列配線グループを選択する列配線グループ選択過程と、順次選択される列配線グループ毎に、複数の列配線を前記符号に基づいて駆動する列配線駆動過程と、前記行配線と、駆動された複数の列配線との交差部の容量に対応した電流値の総和を測定電圧として出力する容量測定過程と、前記列配線グループ毎に、前記測定電圧と前記符号とにより積和演算を行い、各交差部の容量に対応する電圧値を求める復号演算過程とを有する。
【発明の効果】
【００２１】
以上説明したように、本発明の容量検出回路によれば、ＰＮ符号により多重化して、一度に複数の列配線を駆動することにより、複数の交差部の容量変化が加算された容量値を検出することとなり、行配線等に重畳される外乱ノイズの影響を相対的に低下させ、検出感度を向上させるとともに、多重化に用いたＰＮ符号を用いて復号化し、各交差部ごとの容量変化値を求めるため、各交差部の容量変化値を、実質的に単一の列配線を駆動して検出した場合と変わらない分解能で検出することができるという効果が得られる。
【発明を実施するための最良の形態】
【００２２】
本発明の容量検出回路は、複数の列配線に対して行配線が交差され構成されるマトリクス状の容量センサに用いられ、列配線と行配線との交差部（センサ素子）の容量変化を検出する容量検出回路であって、符号発生回路が時系列に直交性を有する符号を生成し、マトリクスを形成する前記複数の列配線を、所定の数の複数の列配線グループに分割し、列配線グループ選択回路が測定対象の列配線グループを選択し、列配線駆動回路が順次選択される列配線グループ毎において、複数の列配線を前記符号に基づいて駆動させ、容量検出回路が前記行配線と、駆動された複数の列配線との交差部の容量に対応した電流値の総和を測定電圧として出力し、復号演算回路が前記列配線グループ毎に、前記測定電圧と前記符号とにより積和演算を行い、各交差点部の容量に対応する電圧値を分離して検出値とするものである。
【実施例１】
【００２３】
本発明の第１の実施形態による容量検出回路を図１を参照して説明する。図１は、第１の実施形態による容量検出回路の一構成例を示すブロック図である。
符号発生部１は、センサ部４の列配線群２の各列配線を駆動する列駆動信号の生成に用いるＰＮ符号を生成する。このＰＮ符号は、自己相関性の高いＭ系列のＰＮ符号が用いられる。センサ部４は、列配線群２の列配線と行配線群３の行配線とがマトリクス状に交差し、各々の交差部がセンサ素子（図４のセンサ素子５５）を形成している。
図２（ａ）は、センサ部４の平面図、図２（ｂ）は断面図である。図２（ａ）に示すように、例えば、５０μｍピッチで配列された列配線群２の各列配線と、行配線群３の各行配線とが、交差している。図２（ｂ）に示すように、基板５０の上に複数の行配線よりなる行配線群３が配置され、その表面上に絶縁膜５１が積層され、絶縁膜５１の表面上に空隙５２だけ間隔がおかれてフィルム５４が配置され、フィルム５４の下面に複数の列配線からなる列配線群２が取付けられている。この行配線群３の行配線と列配線群２の列配線との交差部において、空隙５２と絶縁膜５１を介在して所定の容量を有する容量素子としてセンサ素子が形成される。
【００２４】
上述したセンサ部４の上に指５６を当てると、図３に示すように、指５６の凹凸によって、フィルム５４と列配線群２の列配線が変形し、空隙５２が変化し、それにより、列配線群２と行配線群３との交差部に形成されるセンサ素子５５の容量が変化する。
また、図４は、センサ部４の列配線および行配線間の容量素子（センサ素子）のマトリクスを示す概念図である。センサ部４は、マトリクス状のセンサ素子５５，５５・・・から構成され、列配線駆動部５と容量検出回路１００とが接続される。列配線駆動部５は、上記ＰＮ符号のビット配列に対応して、列配線群２に対して駆動パルス列を出力し、すなわちセンサ部４の列配線群２の列配線に対して並列に、各々に所定の駆動パルス（駆動信号）を出力する。この駆動パルス列における駆動パルスのパターン（駆動するしないのパターン）は、上記ＰＮ符号に基づいて生成され、ＰＮ符号のビット列のデータに対応して、列配線群２の複数の列配線を駆動し（活性化し）、駆動された列配線各々と行配線とで形成される（各行配線に対応する）各交差部（センサ素子）の容量変化値を多重化する。
【００２５】
図１に戻り、容量検出回路１００は、チャージアンプ回路６，サンプルホールド回路７，セレクタ回路８，Ａ／Ｄ変換器９，復号演算回路１０，タイミング制御回路１１及び列配線セレクタ１３を有している。
チャージアンプ回路６は、センサ部４の行配線群３における行配線各々に設けられており、交差部（センサ素子）の容量に応じて出入りする（充放電電流に基づいた）微小な電荷（容量変化量に対応する電流）を検出し、この電流を増幅して電圧に変換して検出信号（測定電圧）として出力する。サンプルホールド回路７は、上記チャージアンプ回路６ごとに設けられ、上記検出信号の測定電圧を、タイミング制御回路１１から出力されたＳ／Ｈ（サンプリングホールド）信号の入力によりサンプリングして、電圧情報として一時的に保持する。セレクタ回路８は、上記サンプルホールド回路７の各々に保持される電圧情報を、順次、例えば行配列の並び順に切り替えて、上記電圧情報をＡ／Ｄ変換器９へ出力する。
Ａ／Ｄ変換器９は、時系列に入力される、アナログの電圧情報である測定電圧を、復号演算回路１０から入力されるＡ／Ｄクロックのタイミングにより、デジタル値の測定データに変換して復号演算回路１０へ出力する。
また、高速に処理する場合などに、サンプルホールド回路７を設けずに、各々のチャージアンプ回路６にＡ／Ｄ変換器９をそれぞれ設けて、アナログの測定電圧をデジタル値の測定データに変換する様にしてもよい。
【００２６】
復号演算回路１０は、デジタル化された測定データにおいて、交差部のセンサ素子に対する充電時における測定データと、放電時における測定データとの差分演算により、フィードスルーによるオフセット成分を除去する演算処理、およびＰＮ符号により符号多重化された信号を、符号化を行ったＰＮ符号と同一のＰＮ符号を用いて積和演算により復号して、センサ素子ごとの容量値を示す電圧データ成分に分離する演算処理などを行う。
タイミング制御回路１１は、復号演算回路１０から、容量検出を開始することを示す開始信号が入力されると、符号発生部１，列配線駆動部５，チャージアンプ回路６，サンプルホールド回路７，セレクタ回路８及び列配線セレクタ１３等へ、クロック及び制御信号を出力し、容量検出回路100全体の動作タイミングの制御を行う。
【００２７】
列配線セレクタ１３は、列配線群２の列配線を、所定数の複数の列配線グループに分割し、この列配線グループ毎に、符号発生部１からのＰＮ符号に基づく駆動信号を出力する。
図８は、センサ全体の列配線のうち、駆動する列配線グループの選択を行う列配線セレクタ（グループセレクタ）の構成を示している。第１の実施形態では、隣り合い連続した列配線を束ねてグループとしている。例えば、ＰＮ符号として１５ビット長のものを用いる場合（Ｎ＝１５）、１５本ごとの列配線を束ねて１グループとし、全体を１７グループとする（Ｍ＝１７）ことで、２５５本の列配線を制御することができる。
また、この第１の実施形態においては、列配線セレクタ１３がタイミング制御回路１１からの制御信号により、各列配線グループの選択を、ＰＮ符号が１周期分巡回するまで変更せず、ＰＮ符号の周期ごとに列配線グループを切り替える動作が行われる。
【００２８】
次に、図５を参照してチャージアンプ回路６の構成を説明する。図５はチャージアンプ回路６の構成例を示す概念図である、この図に示すように、チャージアンプ回路６はオペアンプ１２１と、オペアンプ１２１の反転入力端子と出力端子の間に接続された帰還容量Ｃfと、帰還容量Ｃfの電荷を放電するためのアナログスイッチ１２４とから構成されている。そして、オペアンプ１２１の非反転入力端子が基準電位に接続されている。なお、図において、Ｃｐはオペアンプ１２１等の寄生容量、Ｃｓは前述した交差部におけるセンサ素子の容量（多重化されているセンサ素子の総和）、Ｃｙは検出対象外の列配線に対するセンサ素子の容量の総和である。
【００２９】
次に、上記構成からなる、本発明の第１の実施形態に係る容量検出回路の動作例を、図１を参照して説明する。ここでは、後述するＰＮ符号発生回路２０から生成される１５ビット長のＰＮ符号を例として説明する。
復号演算回路１０が外部から容量検出の開始、すなわち指紋センサ（センサ部４）での指紋の採取を行う信号が入力されたとする。
これにより、復号演算回路１０は、タイミング制御回路１１に対して、検出開始を指示する開始信号を出力する。次に、タイミング制御回路１１は、符号発生部１へクロック信号及びリセット信号を出力する。
そして、符号発生部１は、上記リセット信号により、内部の４段のＬＦＳＲ（線形帰還シフトレジスタ）を初期化して、上記クロック信号に同期させて、Ｍ系列のＰＮ符号を生成し、順次出力する。
【００３０】
ここで、符号発生部１は、ＰＮ符号発生を行い、例えば、図６（ａ）に示すＰＮ符号発生回路２０を有しており、クロックに同期してＭ系列のＰＮ符号を出力する。
すなわち、上記ＰＮ符号発生回路２０（ＬＦＳＲと呼ばれる）は、Ｍ系列の１５ビットのＰＮ符号を発生するものであり、４ビットのシフトレジスタ２１とイクスクルーシブオア（以下、ＥＸＯＲ）２２とから構成されている。このＥＸＯＲ２２は、このシフトレジスタ２１のタップ１（シフトレジスタ２１の１ビット目の出力）と、タップ４（シフトレジスタ２１の４ビット目の出力）との出力に接続され、入力される数値の排他的論理和の演算を行い、この演算結果をシフトレジスタ２１の入力に出力する。そして、ＰＮ符号発生回路２０は、シフトレジスタ２１の各ビットのデータをクロック信号に同期してシフトさせることにより、ＰＮ符号のビット列のデータをクロック信号に同期して、時系列に順次生成する。そして、ＰＮ符号発生回路２０は、図６（ｂ）に示すように、このビット列のデータをクロック信号に同期して、｛１（ＭＳＢ），１，１，１，０，１，０，１，１，０，０，１，０，０，０（ＬＳＢ）｝の順に（図６（ｂ）において、左から右へ時刻が進んでいる）、内部の格納用シフトレジスタ（後に示す格納用シフトレジスタ２３）に時系列に書き込む。ここで、ＰＮ符号発生回路２０は、ＬＳＢのビットからＭＳＢのビットの順に、ＰＮ符号を時系列に出力する。
【００３１】
また、図７（ａ）に示すように、１５ビットシフトする一周期毎、すなわちＰＮ符号のビット列を１５ビットとすると、１ビットずつシフトされて、同一のビット配列となる（位相があう）周期毎に、自己相関のビット数が最大（＋１５）となり、周期の途中では自己相関のビット数が最低（−１）となる。図７（ａ）において、縦軸は自己相関（一致ビット数）であり、横軸はシフトのビット数（１５ビットシフトで１周期）である。位相のシフトとは、ＰＮ符号における初期のビット配列に対して、ビットのデータの並びは変えずに、ビットシフトのみを行うことを示している。
そして、図７（ｂ）に示すように、ＰＮ符号の性質としては、ＰＮ符号のビット列と、このＰＮ符号と同一のビット列を有するＰＮ符号のビット列を巡回させた結果のビット列と、を比較したとき、位相が同期した場合、符号が一致するため、積和演算の結果は最大（＋１５）となるが、位相が異なる場合、符号が一致するビット数が一致しないビット数より１ビット少なくなり、積和演算の結果においてほぼ平均化され最小（−１）となるため、復号時に多重化された情報を、積和演算を用いることにより分離することができる（携帯電話のＣＤＭＡ(Code Division Multiple Access)方式における多重化及び分離の原理に近い）。
【００３２】
次に、列配線駆動部５は、図８に示すように、列配線群２を所定数、例えばＭ個の列配線グループ４1〜４Mに分割し、所定の時間間隔毎に、格納シフトレジスタ２３からの出力を、順次選択する列配線グループへ出力する。ここで、各列配線グループの列配線数は、ＰＮ符号発生回路２０が発生するＰＮ符号のビット列のビット数と同一の数である。第１の実施形態において、例えば、ＰＮ符号のビット数を１５ビットとすると、列配線グループ４1〜４Mの各列配線グループの列配線の本数は１５本である。
図１０に示すように、各列配線グループ単位で、一周期にわたって列配線及び行配線の交差部の容量測定が終了すると、順次、次の列配線グループが選択される。列配線グループの選択される順番は、列配線グループ４1〜４Mの順番でも良いし、位置にこだわらずにランダムな位置順に選択するようにしても良い。
【００３３】
次に、列配線グループ毎における、上記交差部の容量の測定について説明する。
図９に示すように、符号発生部１から出力されるＰＮ符号に対応して、列配線セレクタ１３を介して入力される駆動信号列により、列配線群２の所定の列配線グループ、例えば列配線グループ４1における複数の列配線が同時に駆動される。
ＰＮ符号が{１（ＭＳＢ），１，１，１，０，１，０，１，１，０，０，１，０，０，０（ＬＳＢ）}の１５ビットであれば、ＰＮ符号のビット列の生成周期としての１周期が、これらのビットを時系列にシフトさせる一定の間隔からなる時刻ｔ1〜ｔ15で形成されている。そして、ＰＮ符号発生回路２０が生成するＰＮ符号のビット列{１，１，１，１，０，１，０，１，１，０，０，１，０，０，０}が、順次、格納用シフトレジスタ２３においてシフトされる。格納用シフトレジスタ２３は、１ビットのデータを記憶するレジスタ２３1からレジスタ２３15の１５のレジスタで形成され、左（レジスタ２３1方向）から右（レジスタ２３15方向）にデータがシフトされる。すなわち、時刻ｔ1において、格納用シフトレジスタ２３の左端のレジスタ２３1にＰＮ符号のビット列の１ビット目の「１」が入力される。そして、時刻ｔ2において、レジスタ２３1に記憶されていた上記１ビット目の「１」が、レジスタ２３2へシフトされるとともに、レジスタ２３1へＰＮ符号のビット列の２ビット目の「１」が入力される。
【００３４】
以下、上述した操作を、時刻ｔ1,ｔ2，ｔ3，ｔ4，ｔ5，ｔ6，ｔ7，ｔ8，ｔ9，ｔ10，ｔ11，ｔ12，ｔ13，ｔ14，ｔ15において行うことにより、レジスタ２３15，２３14，２３13，２３12，２３11，２３10，２３9，２３8，２３7，２３6，２３5，２３4，２３3，２３2，２３1各々に、ＰＮ符号のビット列{１（ＭＳＢ），１，１，１，０，１，０，１，１，０，０，１，０，０，０（ＬＳＢ）}の各ビットのデータが入力されることになる。ここで、格納用シフトレジスタ２３の各レジスタ２３15，２３14，２３13，２３12，２３11，２３10，２３9，２３8，２３7，２３6，２３5，２３4，２３3，２３2，２３1各々に記憶されているデータは、列配線駆動部５におけるドライバ回路５15，５14，５13，５12，５11，５10，５9，５8，５7，５6，５5，５4，５3，５2，５1それぞれに供給される。時刻ｔ1〜ｔ15が終了した時点において、ＰＮ符号のビット列{１，１，１，１，０，１，０，１，１，０，０，１，０，０，０}は、列配線駆動部５におけるドライバ回路５15，５14，５13，５12，５11，５10，５9，５8，５7，５6，５5，５4，５3，５2，５1それぞれに供給されている。この時刻ｔ1〜時刻ｔ15間での操作が、本発明における指紋採取処理の一周期となる。
【００３５】
次に、実際の動作時における格納用シフトレジスタ２３の動作を見てみる。指紋の取得開始の信号が入力されると、タイミング制御回路１１からクロック信号が１５発入力され、初期状態として、格納用シフトレジスタ２３の各レジスタ２３15，２３14，…，２３1は｛１，１，１，１，０，１，０，１，１，０，０，１，０，０，０｝と設定される。そして、指紋採取処理における一周期の最初の時刻ｔ1において、タイミング制御回路１１からクロックが入力され、格納用シフトレジスタ２３の各レジスタ２３15，２３14，…，２３1は、１ビット分シフトされ、各々記憶するデータがビット配列｛１，１，１，０，１，０，１，１，０，０，１，０，０，０，１｝となる（図９）。列配線駆動部５は、ドライバ回路５15，５14，５13，５12，５11，５10，５9，５8，５7，５6，５5，５4，５3，５2，５1により、対応する列配線Ｃ15，Ｃ14，Ｃ13，Ｃ12，Ｃ11，Ｃ10，Ｃ9，Ｃ8，Ｃ7，Ｃ6，Ｃ5，Ｃ4，Ｃ3，Ｃ2，Ｃ1において、タイミング制御回路１１から出力されるクロック信号に基づいて、所定の一定幅の駆動パルスからなる駆動パルス列により駆動する（図１１（ｃ）、図１２（ｆ）参照）。
【００３６】
このとき、列配線駆動部５は、ＰＮ符号のビット列に対応した駆動パルス列Ｐ１のとき、ビットのデータが「１」場合に上記駆動パルス（所定の電圧）を出力し、ビットのデータが「０」の場合に駆動パルスを出力せず、駆動パルスを出力している列配線以外の列配線へは接地電位を出力する。したがって、時刻ｔ1の時点においては、図１２に示されているように、駆動パルス列Ｐ１の所定の駆動パルスにより、列配線Ｃ1，Ｃ5，Ｃ8，Ｃ9，Ｃ11，Ｃ13，Ｃ14，Ｃ15が駆動されている。そして、各行配線Ｒ1，Ｒ2，Ｒ3，…各々には、駆動された複数の列配線とで形成する容量センサの各容量の合計値、すなわち、ＰＮ符号のビット配列により多重化された容量値が接続されることになる。
【００３７】
このとき、タイミング制御回路１１は、図１１（ｂ）および図１２（ａ）に示すように、列配線を駆動する駆動パルス列の各駆動パルスの立ち上がりのわずか前の時点、および、立ち下がりのわずか前の時点においてリセット信号をチャージアンプ回路６へ出力し、また、図１１（ｄ）、図１２（ｂ）に示すように、上記リセット信号のわずか前の時点において、サンプルホールド信号をサンプルホールド回路７へ出力する。
また、このタイミング制御回路１１は、サンプルホールド信号が、順次、入力される間隔において、Ｎ個（Ｎはサンプルホールド回路７の数）の切り換え信号をセレクタ回路８へ出力する。これにより、図１２（ｃ）に示すように、１つのサンプルホールド信号によってサンプルホールド回路７、７・・・にホールドされた各信号は、次のサンプルホールド信号までの間、順次、セレクタ回路８を介してＡ／Ｄ変換器９へ供給される。これにより、Ａ／Ｄ変換器９は、復号演算回路１０から入力されるＡ／Ｄクロック（上記切り替え信号に同期している）のタイミングにより、順次各行配線毎の検出信号における測定電圧を、ディジタルデータに変換し、測定データｄ1として、各行配線毎に復号演算回路１０に出力する。そして、復号演算回路１０は、順次入力される測定データにおけるデータ列のデータを、各行配線毎に内部のメモリに書き込む。
【００３８】
ここで、チャージアンプ回路６の動作を詳細に説明する。まず、図１１に示す時刻ｔ1より少し前の時刻ｔd1において、タイミング制御回路１１からリセット信号が出力されると、アナログスイッチ１２４（ＭＯＳトランジスタ、図５）がオンとなり、帰還容量Ｃfが放電され、オペアンプ１２１の出力ＯＵＴが反転入力端子と短絡状態となり基準電位となる。また、オペアンプ１２１の反転入力端子に接続された行配線も基準電位となる。
次に、このリセット信号がオフになると、アナログスイッチ１２４のゲート寄生容量によるフィードスルーにより、オペアンプ１２１の出力電圧がわずかに上昇する（図１１（ａ）における時刻ｔd1後の符号Ｆｄ参照）。
【００３９】
そして、時刻ｔ1において、駆動パルス列（図１２における（ｆ）の駆動パルス列Ｐ１）におけるＰＮ符号のビットパターンに対応した所定の駆動パルスが立ち上がる（入力される）と、同駆動パルスが列配線と行配線の交差部のセンサ素子（容量Ｃｓ）を介してオペアンプ１２１の反転入力端へ加えられ、この駆動パルスの電圧値に基づき流れる電流により、オペアンプ１２１の出力ＯＵＴの電圧値が図１１（ａ）に示すように、徐々に下降する。
【００４０】
次に、時刻ｔd2において、タイミング制御回路１１は、サンプルホールド回路７へサンプルホールド信号（Ｓ／Ｈ信号）を出力する。これにより、サンプルホールド回路７は、サンプルホールド信号が入力された時点において、チャージアンプ回路６におけるオペアンプ１２１の出力ＯＵＴから出力される測定電圧Ｖａをホールドする。
次に、時刻ｔd3において、タイミング制御回路１１は、再びリセット信号をチャージアンプ回路６へ出力する。これにより、オペアンプ１２１の出力ＯＵＴと反転入力端子とが短絡状態となり、帰還容量Ｃfが放電されて、オペアンプ１２１の出力ＯＵＴが基準電位に戻る。そして、リセット信号がオフになると、前述した場合と同様にアナログスイッチ１２４のゲート寄生容量によるフィードスルーにより、オペアンプ１２１の出力電圧がわずかに上昇する（図１１（ａ）における時刻ｔd3後の符号Ｆｄ参照）。
【００４１】
次に、時刻ｔd4において、駆動パルス列Ｐ１における駆動パルスが立ち下がることにより、同駆動パルスにより駆動された列配線と、行配線の交差部のセンサ素子（容量Ｃｓ）とが駆動パルスの電圧に基づく電流により放電され、これに伴い、オペアンプ１２１の出力ＯＵＴが徐々に上昇する。
次に、時刻ｔd5において、タイミング制御回路１１は、サンプルホールド回路７に対してサンプルホールド信号を出力する。これにより、サンプルホールド回路７は、サンプルホールド信号が入力さた時点において、オペアンプ１２１の出力ＯＵＴの測定電圧Ｖｂをホールドする（保持する）。
次に、時刻ｔd6（次の時刻ｔ2に対応するｔd1となる）において、タイミング制御回路１１は、チャージアンプ回路６に対してリセット信号を出力する。これにより、チャージアンプ回路６におけるオペアンプ１２１の出力ＯＵＴと反転入力端子とが短絡状態となり、帰還容量Ｃfが放電され、オペアンプ１２１の出力ＯＵＴが基準電位に戻る。以下、上記の動作が繰り返される（図１１（ａ）及び（ｂ））。
【００４２】
上述した測定においては、出力ＯＵＴが基準電位から下降する場合も、上昇する場合も、アナログスイッチ１２４のフィードスルー電流によるオフセットＶｋが＋方向に発生する。この実施形態のように、検出対象の容量Ｃｓが数十から数百フェムトファラッドの場合はこのフィードスルーによるオフセットを無視できない。上記の測定において、
−Ｖａ0＝−Ｖａ＋Ｖｋ
が検出対象容量Ｃｓに比例する電圧となるが、測定される電圧はＶａであり、この電圧Ｖａにはオフセットによる誤差Ｖｋが含まれてしまう。
Ｖａ＝Ｖａ0＋Ｖｋ
【００４３】
そこで、この実施形態においては、検出対象容量Ｃｓの放電時の電圧Ｖｂも測定する。ここで、電圧Ｖｂ0が以下に示すように、
Ｖｂ0＝Ｖｂ−Ｖｋ
が容量Ｃｓに比例する電圧であり、測定される電圧は
Ｖｂ＝Ｖｂ0＋Ｖｋ
となる。これらの測定電圧Ｖａ、Ｖｂをサンプルホールド回路７によって、順次ホールドし、次いでホールドした電圧を、Ａ／Ｄ変換器９により各々測定電圧Ｖａ及びＶｂ毎にＡ／Ｄ変換し、復号演算回路１０内のメモリに記憶させる。そして、復号演算回路１０において、
ｄ＝Ｖｂ−Ｖａ＝（Ｖｂ0＋Ｖｋ）−（Ｖｋ＋Ｖａ0）＝Ｖｂ0−Ｖａ0
なる演算を行い、これにより、オフセット誤差を含まない測定値、すなわち多重化された容量値に対応する測定データｄを得る。
【００４４】
以上のように、復号演算回路１０は、駆動パルス列における所定の駆動パルスの立ち上がり及び立ち下がりにおいて、列配線の電位を立ち上げたときと立ち下げたときとのチャージアンプ回路６の出力信号の差を取ることにより、フィードスルーの影響を有さない状態において、センサ素子の容量値を測定できる。また、セレクタを設けたことで、測定時間を要するチャージアンプ回路６の測定を各列配線において並行して行い、センサ全体の測定速度を上げることができる。
【００４５】
次に、時刻ｔ2において（図１２の１ビットシフト後の駆動パルスＰ２における測定に対応；（ｆ）の駆動パルスＰ２の立ち上がりより前の時刻）、タイミング制御回路１１は、符号発生部１に対してクロックを出力する。これにより、符号発生部１において、シフトレジスタ２１が１ビット分シフトして「１」を発生し、格納用シフトレジスタ２３へ出力する。そして、格納用シフトレジスタ２３は、上記クロックに同期して、記憶されているＰＮ符号のビット列{１，１，１，０，１，０，１，１，０，０，１，０，０，０，１}の各ビットを、１ビット分シフトさせるとともに、シフトレジスタ２１から入力されるデータ「１」を、レジスタ２３1へ書き込む。これにより、レジスタ２３15に記憶されていたデータ「１」は格納用シフトレジスタ２３からはみ出して消滅し、レジスタ２３15にはレジスタ２３14に記憶されていたデータ「１」が新たに書き込まれる。
【００４６】
このため、図１３に示すように、格納用シフトレジスタ２３の各レジスタ２３15，２３14，２３13，２３12，２３11，２３10，２３9，２３8，２３7，２３6，２３5，２３4，２３3，２３2，２３1各々に記憶されているデータは、ビット列｛１，１，０，１，０，１，１，０，０，１，０，０，０，１，１｝となる。そして、シフトレジスタ２２の各レジスタの各出力は、列配線駆動部５におけるドライバ回路５15，５14，５13，５12，５11，５10，５9，５8，５7，５6，５5，５4，５3，５2，５1それぞれに供給される。したがって、時刻ｔ2が終了した時点において、ＰＮ符号のビット列{１（ＭＳＢ），１，０，１，０，１，１，０，０，１，０，０，０，１，１（ＬＳＢ）}は、時刻ｔ1の時点、すなわち前回の駆動パルス列Ｐ１により、複数のセンサ素子の容量値の多重化が行われた時点に対して、位相が１ビットずれた（ＰＮ符号のビット配列が１ビットずれた）ＰＮ符号として、列配線駆動部５におけるドライバ回路５15，５14，５13，５12，５11，５10，５9，５8，５7，５6，５5，５4，５3，５2，５1それぞれに供給されている。
【００４７】
次に、時刻ｔ2において、列配線駆動部５は、ドライバ回路５15，５14，５13，５12，５11，５10，５9，５8，５7，５6，５5，５4，５3，５2，５1により、対応する列配線Ｃ15，Ｃ14，Ｃ13，Ｃ12，Ｃ11，Ｃ10，Ｃ9，Ｃ8，Ｃ7，Ｃ6，Ｃ5，Ｃ4，Ｃ3，Ｃ2，Ｃ1を、タイミング制御回路１１から出力されるクロックパルスに基づいて、駆動パルス列（１ビットシフト後の駆動パルス列Ｐ２）における所定の一定幅の駆動パルスにより駆動する（図１１（ｄ）、図１２（ｆ）参照）。そして、この時刻ｔ2の時点においては、列配線Ｃ1，Ｃ2，Ｃ6，Ｃ9，Ｃ10，Ｃ12，Ｃ14，Ｃ15が駆動されている（図１３）。この時刻ｔ2における状態は、すでに述べた時刻ｔ1に対応している。
【００４８】
そして、時刻ｔ2において（すなわち、時刻ｔ2近傍において）、すでに図１１において述べた、時刻ｔd1から時刻ｔd5の動作を繰り返し、ＰＮ符号のビット列を１ビットシフトさせた状態において、複数の列配線を駆動して、複数のセンサ素子の容量値を多重化して、この多重化された容量を電圧値に変換した測定電圧が得られる。
上述した時刻ｔ1及びｔ2で説明した処理を、時刻ｔ3〜時刻ｔ15に対応する各タイミングにおいて、図１１に示す時刻ｔd1から時刻ｔd5までの処理を繰り返して（図１４に、各時刻における格納用シフトレジスタ２３のＰＮ符号のビット配列が示されている）、一周期に渡って、ＰＮ符号のビットシフト、列配線の駆動、測定電圧の取得を繰り返して、指紋の取得処理が行われる。
【００４９】
そして、容量検出回路１００は、駆動パルス列Ｐ１〜Ｐ１５各々により、列配線群２の複数の列配線を駆動し、上述した測定処理を１５ビットのＰＮ符号を、順次１ビット分シフトさせる毎に行い、位相が１ビットずつずれた１５個の測定電圧Ｖｄを、時系列に各行配線毎に得る。この測定電圧ＶｄがＡ／Ｄ変換器９により、測定データＶdに時系列に変換され、ＰＮ符号により多重化された測定データのデータ列｛ｄ1，ｄ2…，ｄ15｝が得られる。
各行配線毎に、ＰＮ符号の位相が１ビットずつ異なる測定データとして、以下に示すデータとして、復号演算回路１０内部のメモリに記憶されている。
ｄ1  ＝Ｖs1＋Ｖs5＋Ｖs8＋Ｖs9＋Ｖs11＋Ｖs13＋Ｖs14＋Ｖs15
ｄ2  ＝Ｖs1＋Ｖs2＋Ｖs6＋Ｖs9＋Ｖs10＋Ｖs12＋Ｖs14＋Ｖs15
ｄ3  ＝Ｖs1＋Ｖs2＋Ｖs3＋Ｖs7＋Ｖs10＋Ｖs11＋Ｖs13＋Ｖs15
ｄ4  ＝Ｖs1＋Ｖs2＋Ｖs3＋Ｖs4＋Ｖs8＋Ｖs11＋Ｖs12＋Ｖs14
・
・
・
ｄ15 ＝Ｖs4＋Ｖs7＋Ｖs8＋Ｖs10＋Ｖs12＋Ｖs13＋Ｖs14＋Ｖs15
【００５０】
ここで、Ｖsは駆動された各列配線と行配線との交差部のセンサ素子の各容量が電圧に変換された電圧データ（デジタル値）であり、各測定データｄはＰＮ符号に基づいて駆動された列配線に対応するセンサ素子の容量により多重化されている。
一般式として考えると、以下の（１）式となる。
【００５１】
【数１】
2005134240.tif 000003
【００５２】
この式において、列配線群２において約半数（８本）が、ＰＮ符号に基づいて同時に駆動されるため、約半数の交差部のセンサ素子の容量Ｃsjに対応した電圧データＶsjの積算された値が測定データｄiとして求められる。ここで「ｊ」は列配線Ｃの番号であり、「ｉ」は測定データの番号（位相を１ビットずつずらされた順番に対応）であり、i＝１，２，３，…，Ｎ、ｊ＝１，２，３，…，Ｎとする。
そして、復号演算回路１０は、上記多重化されている測定データと、多重化に用いたＰＮ符号とにより、各センサ素子の電圧データＶsを以下の（２）式により求める。
【００５３】
【数２】
2005134240.tif 000004
【００５４】
すでに述べたように、ＰＮ符号を順次ビット単位でシフトし、求められた時系列な測定データｄは、上記（２）式により、ＰＮ符号と測定データｄとの積和演算により、行配線と駆動された列配線との交差部のセンサ素子の容量に対応する電圧データｄs、すなわち電圧データＶsに分離することができる。
ここで、この（２）式において、ＰＮ符号のビットのデータがＰＮi＝１のとき、極性符号ＰＮs(i)＝＋１であり、ＰＮi＝０のとき、極性符号ＰＮs(i)＝−１とする。
復号演算回路１０は、この（２）式を用いて測定データｄから電圧データｄsへの分離（すなわち復号）の演算を行う。
【００５５】
すなわち、センサ素子毎の電圧データｄs、すなわち電圧データ｛ｄs15，ｄs14，ｄs13，…，ｄs2，ｄs1｝を求めるとき、行配線単位で電圧データｄsを、ＰＮ符号により多重化して、測定データのデータ列｛ｄ15，ｄ14，ｄ13，…，ｄ2，ｄ1｝が求められているので、まず測定データｄj毎にＰＮ符号のビット列｛１（MSB），１，１，１，０，１，０，１，１，０，０，１，０，０，０（LSB）｝の各ビットのデータＰＮiに対応する極性符号を乗算する。ここで、測定時に、所定のＰＮ符号に基づいて列配線に駆動信号を印加するとき、ビット列の順番は各列配線の順番に順次対応しており、例えば、ＬＳＢのビットは列配線Ｃ1に対応し、ＭＳＢのビットは列配線Ｃ15に対応している。次に、列配線Ｃ1の交差部に対応する電圧データｄs1はＰＮ符号のビット列（シフトなし）を、｛１（MSB），１，１，１，０，１，０，１，１，０，０，１，０，０，０（LSB）｝として、このビット列の各ビットのデータＰＮiに対応する極性符号を、測定データｄj毎に乗算し一周期に渡って積算する。すなわち、列配線Ｃ1は、図１４の表においてＬＳＢの列の時刻毎のＰＮ符号のビットのデータを見て判るように、時刻ｔ1にＰＮ符号のLSBのビットのデータに対応して駆動され、時刻ｔ2に２ビット目，…，時刻ｔ15にＭＳＢのビットのデータに対応して駆動されているため、積和演算においても、対応したＰＮ符号のビットのデータに対応する極性符号を乗算して加算することとなる。
【００５６】
同様に、列配線Ｃ2の交差部に対応する電圧データｄS2は、図１４の表において２ビット目の列の時刻毎のＰＮ符号のビットのデータを見て判るように、上記ＰＮ符号のビット列を１ビット分シフト（右方向に循環）させたものが列配線Ｃ2の駆動に用いられているため、ビット列｛０（LSB），１，１，１，１，０，１，０，１，１，０，０，１，０，０（MSB）｝として、このビット列の各ビットのデータＰＮiを係数として、測定データｄsj毎に乗算し、１周期に渡って積算する。この処理は、ＰＮ符号に対する積和演算に相当し、以下に示すように、各交差部に対応する電圧データｄsjは、測定データｄiと、ＰＮ符号のビット列を所定ビット列分をシフトされたビット列の各データＰＮiに対応する極性符号との積和演算により求められる。
【００５７】
この場合、復号時の積和演算においては、行配線Ｒ１に対して初期状態のＰＮ符号を用い、測定する順番の列配線毎に１ビットずつシフトさせたＰＮ符号が用いられる。
すなわち、復号時の積和演算においては、各時刻に測定された測定データ毎に、求める交差部の列配線の番号と、この番号に対応する、上記時刻に用いられたＰＮ符号のビット配列における番号（順番）のビットのデータに対応する極性符号とを各々乗じて、積算していくこととなる（つまり、測定時に各時刻において、対応する列配線を駆動するときに用いられたＰＮ符号のビットのデータと、同様の値のデータに対応する極性符号が乗じられる）。
【００５８】
本実施形態における１５本の列配線に対応した、ＰＮ符号のビット列{１，１，１，１，０，１，０，１，１，０，０，１，０，０，０}との場合、復号演算回路１０は、（２）式に基づいて、
ｄs1  ＝＋ｄ1＋ｄ2＋ｄ3＋ｄ4−ｄ5＋ｄ6−ｄ7＋ｄ8＋ｄ9−ｄ10−ｄ11＋ｄ12−ｄ13−ｄ14−ｄ15
ｄs2  ＝−ｄ1＋ｄ2＋ｄ3＋ｄ4＋ｄ5−ｄ6＋ｄ7−ｄ8＋ｄ9＋ｄ10−ｄ11−ｄ12＋ｄ13−ｄ14−ｄ15
ｄs3  ＝−ｄ1−ｄ2＋ｄ3＋ｄ4＋ｄ5＋ｄ6−ｄ7＋ｄ8−ｄ9＋ｄ10＋ｄ11−ｄ12−ｄ13＋ｄ14−ｄ15
ｄs4  ＝−ｄ1−ｄ2−ｄ3＋ｄ4＋ｄ5＋ｄ6＋ｄ7−ｄ8＋ｄ9−ｄ10＋ｄ11＋ｄ12−ｄ13−ｄ14＋ｄ15
・
・
・
ｄs15 ＝＋ｄ1＋ｄ2＋ｄ3−ｄ4＋ｄ5−ｄ6＋ｄ7＋ｄ8−ｄ9−ｄ10＋ｄ11−ｄ12−ｄ13−ｄ14＋ｄ15
の演算を行い、測定データｄiのデータ列から各センサ素子の容量値に対応する電圧データｄsjに分離する。
【００５９】
上述したように、第１の実施形態においては、列配線群２を、隣接する列配線から構成される複数の列配線グループに分割して、各列配線グループ毎に、時刻ｔ1〜時刻ｔ15各々において、ＰＮ符号の位相を変えつつ、列配線の多重化して測定を行い、この処理を全ての列配線グループ単位において繰り返し、列配線全てに対する測定を行い、一方、検出側で時系列に得られたデータをＰＮ符号との積和演算処理を施すことで、他の列配線との交差部容量からの影響をほぼ平均化すると同時に、対象となる列配線との交差部のセンサ素子（容量センサ）に充放電される電荷の情報のみを抽出することができる。
また、第１の実施形態においては、ＰＮ符号として、Ｍ系列の他にもいくつか種類があるが、自己相関に優れるＭ系列が検出側での復号時に、隣接する列配線に対する影響が一様となるため、列配線間のクロストークの影響を小さくさせる効果がある。なお、Ｍ系列以外の例としては、１１ビット長のバーカー系列｛１，０，１，１，０，１，１，１，０，０，０｝が挙げられる。
【００６０】
さらに、第１の実施形態の容量検出回路は、上述した各列配線グループの測定において、復号演算回路１０が各列配線グループ毎に列配線を多重化して測定するとき、時刻ｔ1で多重化された測定電圧が予め設定された基準電圧を超えているか否かの検出を行い、基準電圧を超えていることが検出された場合、この配線グループの測定を続行し、一方、測定電圧が上記基準電圧を超えていないことが検出された場合、この配線グループの測定を停止し、測定データｄ1〜ｄ15全てを「０」とし、次の列配線グループの測定に移行する構成とすることにより、指が接触しておらず、容量検出を行う必要のない列配線グループの測定を行うことが無くなり、測定全体の処理を効率化することができ、容量検出処理の負荷を低減することができる。
【００６１】
また、列配線グループの切り替えのタイミングとして、上述の測定動作においては、各列配線グループ毎に時刻ｔ1〜ｔ15の１周期が終了すると次の列配線グループに測定対象を移行していた。
しかしながら、図１５に示すように、時刻ｔ1におけるＰＮ符号のビット配列により、列配線グループ４1〜列配線グループ４Mの列配線グループを順次切り替え、グループ切り替えが一巡した後に、ＰＮ符号のビット配列の位相を変化させ、また列配線グループ４1〜列配線グループ４Mの列配線グループを順次切り替える測定処理を行い、順次、各列配線グループ毎の測定データの測定を行う。
ここで、復号演算回路１０が各列配線グループ単位において、それぞれの列配線グループの測定データにより、各容量の電圧データｄsjを求める処理についてはすでに述べた復号処理と同様である。
【００６２】
次に、図１６は、本実施形態をラインセンサに用いた場合の構成例を示すブロック図を示している。
このラインセンサのセンサ部４Ｂにおいては、検出する行配線を１列にすることで、ライン型センサを構成している。
容量検出回路の各構成については、容量を検出する行配線を選択するセレクタ回路８が設けられていない以外、すでに説明したエリア型センサと同様のため、同一の符号を付して説明を省略する。
このライン型センサは、エリア型センサに比較し、回路規模が小さく、低消費電力化とコストダウンを計ることができる。
このライン型センサを指紋センサとして用いるときは、指を行配線に概略垂直な角度でスイープし、タイミング制御回路１１が所定の周期にて測定処理のための各信号を出力し、復号演算回路１０が上記所定の周期毎に入力される行配線単位の測定データを繋ぎ合わせることで２次元の指紋データを検出する。
【実施例２】
【００６３】
次に、図１を参照して、本発明の第２の実施形態による容量検出回路の説明を行う。
この第２の実施形態の容量検出回路の構成は、第１の実施形態の容量検出回路と同様である。第２の実施形態が第１の実施形態と異なる点は、列配線群２を複数の、例えばＭ個の列配線グループ４1〜４Mに分割する（振り分ける）とき、隣接する列配線により列配線グループを構成するのでなく、図１７に示すように、所定の間隔の（所定の本数離れた）列配線により構成されていることである。
【００６４】
例えば、列配線分２が２５５本の列配線から構成されているとき、１７本ずつの１５のグループに仮分けし、各グループの１番目の列配線をまとめて列配線グループとすると、１５本毎の列配線が１７個の列配線グループにグループ化されることとなる。
なお、第２の実施形態における各列配線グループ毎に行う測定データの測定処理及び効果については、第１の実施形態と同様である。
【実施例３】
【００６５】
次に、図１を参照して、本発明の第３の実施形態による容量検出回路の説明を行う。
この第３の実施形態の容量検出回路の構成は、第２の実施形態の容量検出回路と同様である。第３の実施形態が第２の実施形態と異なる点は、図１８に示すように、符号発生部１Ａが符号発生部１にある格納用シフトレジスタ２３の代わりに、パルス生成回路３０が設けられており、また列配線セレクタ１３の代わりに列配線セレクタ１３Ａが設けられている構成である。
【００６６】
パルス生成回路３０は、例えば、列配線群２が２５５本の列配線から構成され、ＰＮ符号が１５ビットである場合、列配線グループあたりの列配線が１５本となるため、符号発生回路２０の発生するＰＮ符号のビット配列｛１（MSB），１，１，１，０，１，０，１，１，０，０，１，０，０，０（LSB）｝を入力し、各列配線グループの列配線を駆動する駆動ビット配列｛１，＜１６ビットの０＞，１，＜１６ビットの０＞，１，＜１６ビットの０＞，１，＜１６ビットの０＞，０，＜１６ビットの０＞，１，＜１６ビットの０＞，０，＜１６ビットの０＞，１，＜１６ビットの０＞，１，＜１６ビットの０＞，０，＜１６ビットの０＞，０，＜１６ビットの０＞，１，＜１６ビットの０＞，０，＜１６ビットの０＞，０，＜１６ビットの０＞，０，＜１６ビットの０＞｝を出力する。ここで、＜１６ビットの０＞は、データ「０」が１６ビット連続したビット配列｛０，０，０，０，０，０，０，０，０，０，０，０，０，０，０，０｝を示している。
【００６７】
すなわち、パルス生成回路３０は、１７ビットの列配線毎に１本の列配線が駆動されるように、ＰＮ符号のビット配列における各ビット間に、＜１６ビットの０＞を挿入しつつ、列配線セレクタ１３Ａに、多重化した測定毎に、１ビットずつ出力する。
そして、列配線セレクタ１３Ａは、列配線群２の列配線Ｃ1〜Ｃ255各々に対応したレジスタからなるシフトレジスタであり、データ「０」の挿入された駆動ビット配列が１ビット入力される毎に、データを１ビットずつ矢印方向（図１８において、右方向）にシフトする。
これにより、列配線セレクタ１３Ａは、上記シフトレジスタの各レジスタにおけるデータにより、列配線駆動部のバッファ５1〜５255を各々介して、所定の本数毎、例えば１７本毎に１本の列配線、すなわち所定の本数離れた列配線により構成されている列配線グループ単位において、列配線の駆動を行う。
【実施例４】
【００６８】
次に、上記構成からなる、本発明の第４の実施形態に係る容量検出回路１００の動作例を、図１を参照して説明する。この第４の実施形態は、測定データの多重化に対して、第１〜第２の実施形態におけるＰＮ符号に換え、直交符号を用いている以外に、第１〜第２の実施形態各々との動作の違いはない。ここでは、説明を簡略化するため、後述する直交符号読み出し回路２２０から生成される１５ビット長の直交符号を例とし、第１の実施形態と異なる動作のみの説明を行う。
復号演算回路１０が外部から容量検出の開始、すなわち指紋センサ（センサ部４）での指紋の採取を行う信号が入力されたとする。
これにより、復号演算回路１０は、タイミング制御回路１１に対して、検出開始を指示する開始信号を出力する。次に、タイミング制御回路１１は、符号発生部１Ｂへクロック信号及びリセット信号を出力する。
そして、符号発生部１Ｂは、上記リセット信号により、直交符号読み出し回路２２０を介して、内部のアドレスカウンタ２２２及び直交符号読み出し回路２２０（図１９）の各レジスタを初期化して、上記クロックに同期させて、順次、直交符号をコードメモリ２２１から読み出し、出力する。
【００６９】
ここで、符号発生部１Ｂは、内部のコードメモリ２２１に、予め作成された直交符号が記憶されており、順次、クロックが入力される毎に、直交性を有するデータ列を列配線駆動部５へ出力する。
代表的な上記直交符号であるウォルシュ符号は、図２０に示す順序により生成される。基本的な構造として、２（行）×２（列）の基本単位を作るが、右上、左上及び左下のビットは同一であり、右下はこれらのビット反転となっている。
次に、上述した２×２の基本単位を、右上、左上、右下及び左下にブロックとして４つ合成して、４（行）×４（列）のビット配列の符号を作る。ここで、２×２の基本単位の作成と同様に、右下のブロックはビット反転となる。同様な手順で、８（行）×８（列）、１６（行）×１６（列）のように、符号のビット配列のビット数（列数に対応）と、符号の数（行数に対応）とすることができる。
【００７０】
この実施形態２においては、全てが論理「０」、すなわち全てのビットのデータが「０」である、１行目と１列目とを、列が駆動されずに測定データの多重化が行えないために符号から除外した。図２０においては、例えば、１５×１５のビットの行列を直交符号としてある。
上述したように、符号長が長い符号についても同様にウォルシュ符号を生成することができ、この様に生成したウォルシュ符号を、以下に述べる容量の測定における多重化に適用できる。
本実施例においては、例えば、列配線群２が配線Ｃ1〜Ｃ15の１５本で構成されており、１５×１５のビットの行列で表される直交符号を、容量測定時の多重化に用いる。
【００７１】
符号発生部１Ｂ内のコードメモリ（図１９のコードメモリ２２１）には、上記１５×１５の行列で表される直交符号のデータが、図２１のテーブルに示すデータ形式において記憶されている。各行がアドレスｔ1〜ｔ15に対応づけられて順番に記憶されている。
ここで、例えば、アドレスｔ1の行のウォルシュ符号は｛１(LSB)，０，１，０，１，０，１，０，１，０，１，０，１，０，１（MSB）｝となっており、アドレスｔ15の行のウォルシュ符号は｛１(LSB)，１，０，１，０，０，１，１，０，０，１，０，１，１，０（MSB）｝となっている。
【００７２】
タイミング制御回路１１は、開始信号が入力されると、符号発生部１Ｂに対して測定開始信号を出力する。
図１９において、直交符号読み出し回路２２０は、上記測定開始信号が入力されると、アドレスカウンタ２２２及び格納用レジスタ２３のリセットを行い、アドレスカウンタ２２２の計数値を「０」とする。
【００７３】
次に、上記初期状態とした後、交差部の容量の測定時において、直交符号読み出し回路２２０は、タイミング制御回路１１から時系列に出力されるクロックが入力される毎に、カウント信号をアドレスカウンタ２２２へ出力する。
そして、アドレスカウンタ２２２は、入力されるカウント信号を計数して、計数値に対応してアドレスｔ1，ｔ2，…，ｔ15をコードメモリ２２１に出力する。
これにより、コードメモリ２２１は、入力されるアドレスｔ1，ｔ2，…，ｔ15に対応した直交符号のデータ（行のビット配列）を直交符号読み出し回路２２０に出力する。
【００７４】
この直交符号読み出し回路２２０は、タイミング制御回路１１のクロックにより、直交符号のビット列のＬＳＢからＭＳＢのビット配列を、格納用レジスタ２２３の各レジスタ２２３1〜２２３15各々に対して書き込む。
直交符号が格納用レジスタ２２３に入力されると、格納用レジスタ２２３のレジスタ２２３1，２２３2，２２３3，２２３4，２２３5，…，２２３14，２２３15各々に、データ配列｛１(LSB)，０，１，０，１，０，１，０，１，０，１，０，１，０，１（MSB）｝の各ビットのデータが入力される。
これにより、列配線駆動部５は、第１の実施形態と同様に、列配線セレクタ１３の選択した列配線グループにおいて、入力される直交符号のビット配列の各ビットのデータにより、対応する所定の列配線の駆動の制御を行う。
【００７５】
第１の実施形態により説明した容量検出の処理と同様に、時刻ｔ1〜時刻ｔ15に対応する各タイミングにおいて、図１１に示す時刻ｔd1から時刻ｔd5までの処理を繰り返して（図２１に、各時刻における格納用レジスタ２２３の直交符号のビット配列が示されている）、メモリアドレスｔ1〜ｔ15までの一周期に渡って、直交符号のコードメモリ２２１からの読み出し、列配線の駆動、測定電圧の取得を繰り返して、指紋の取得処理が行われる。
【００７６】
そして、容量検出回路１００は、各時刻における駆動パルスＰの駆動時において、時刻に対応する上述した測定処理における１５ビットの直交符号を、順次、コードメモリ２２１から読み出し、列配線駆動部５により、各々の時刻において、列配線グループにおける直交符号に対応する所定の列配線を駆動する。
これにより、容量検出回路１００は、各時刻に対応するアドレスｔ1〜ｔ15毎に異なる１５個の測定電圧Ｖｄを、時系列に各行配線毎に得る。この測定電圧ＶｄがＡ／Ｄ変換器９により、測定データｄに時系列に変換され、直交符号により多重化された測定データのデータ列｛ｄ1，ｄ2，…，ｄ15｝が得られる。
各行配線毎に、１５個の直交符号毎に異なる測定データとして、以下に示すデータとして（図２１のテーブルの直交符号を用いて測定）、復号演算回路１０内部のメモリに記憶されている。
ｄ1  ＝Ｖs1＋Ｖs3＋Ｖs5＋Ｖs7＋Ｖs9＋Ｖs11＋Ｖs13＋Ｖs15
ｄ2  ＝Ｖs2＋Ｖs3＋Ｖs6＋Ｖs7＋Ｖs10＋Ｖs11＋Ｖs14＋Ｖs15
ｄ3  ＝Ｖs1＋Ｖs2＋Ｖs5＋Ｖs6＋Ｖs9＋Ｖs10＋Ｖs13＋Ｖs14
ｄ4  ＝Ｖs4＋Ｖs5＋Ｖs6＋Ｖs7＋Ｖs12＋Ｖs13＋Ｖs14＋Ｖs15
・
・
・
ｄ15 ＝Ｖs1＋Ｖs2＋Ｖs4＋Ｖs7＋Ｖs8＋Ｖs11＋Ｖs13＋Ｖs14
【００７７】
ここで、Ｖsは駆動された各列配線と行配線との交差部のセンサ素子の各容量が電圧に変換された電圧データ（デジタル値）であり、各測定データｄは直交符号に基づいて駆動された列配線に対応するセンサ素子の容量により多重化されている。
一般式として考えると、以下の（３）式となる。
【００７８】
【数３】
2005134240.tif 000005
【００７９】
この（３）式において、列配線群２において約半数（８本）が、直交符号に基づいて同時に駆動されるため、約半数の交差部のセンサ素子の容量Ｃsjに対応した電圧データＶsjの積算された値が測定データｄiとして求められる。ここで「ｊ」は列配線Ｃの番号であり、「ｉ」は測定データの番号（アドレスｔiの順番各々に対応）であり、i＝１，２，３，…，Ｎ、ｊ＝１，２，３，…，Ｎとする。すなわち、（１）式の符号ＣＤ（i，j）は、時刻tiにおいて用いられるｉ番目の符号において、j番目の要素の符号を示す。
そして、復号演算回路１０は、上記多重化されている測定データと、多重化に用いた直交符号とにより、各センサ素子の電圧データＶsを以下の（４）式により求める。
【００８０】
【数４】
2005134240.tif 000006
【００８１】
すでに述べたように、直交符号を順次、コードメモリ２２１から読み出し、求められた時系列な測定データｄは、上記（４）式により、直交符号と測定データｄとの積和演算により、行配線と駆動された列配線との交差部のセンサ素子の容量に対応する電圧データｄs、すなわち電圧データＶsに分離することができる。
ここで、この（４）式において、直交符号のビットのデータがＣＤ(i,j)＝１のとき、極性符号ＣＤs(i,j)＝＋１であり、ＣＤ(i,j)＝０のとき、極性符号ＣＤs(i,j)＝−１とする。
復号演算回路１０は、この（４）式を用いて測定データｄから電圧データｄsへの分離の演算を行う。
【００８２】
すなわち、センサ素子毎の電圧データｄs、すなわち電圧データ｛ｄs1，ｄs2，ｄs3，…，ｄs14，ｄs15｝を求めるとき、行配線単位で電圧データｄsを、直交符号により多重化して、測定データのデータ列｛ｄ1，ｄ2，ｄ3，…，ｄ14，ｄ15｝が求められているので、まず測定データｄi毎に直交符号のビット列｛１（LSB），０，１，０，１，０，１，０，１，０，１，０，１，０，１（MSB）｝の各ビットのデータＣＤ(i,j)に対応する極性符号を乗算する。
【００８３】
ここで、ビット列の順番は各列配線グループの各列配線の順番に順次対応しており、例えば、ＬＳＢのビットは列配線Ｃ1に対応し、ＭＳＢのビットは列配線Ｃ15に対応している。次に、列配線Ｃ1の交差部に対応する電圧データｄs1は、アドレスｔ1〜ｔ15の各直交符号のビット配列のＬＳＢのビット列｛１（t1），０（ｔ2），１（ｔ3），０（ｔ4），１（ｔ5），０（ｔ6），１（ｔ7），０（ｔ8），１（ｔ9），０（ｔ10），１（ｔ11），０（ｔ12），１（ｔ13），０（ｔ14），１（ｔ15）｝として、このビット列の各ビットのデータＣＤ(i,j)に対応する極性符号を、測定データｄi毎に乗算し一周期に渡って積算する。
【００８４】
すなわち、列配線Ｃ1は、時刻ｔ1にアドレスｔ1における直交符号のLSB（１ビット目）のビットのデータにより駆動され、時刻ｔ2にアドレスｔ2における直交符号のLSBのデータにより駆動され，…，時刻ｔ15にアドレスｔ15における直交符号のLSBのビットのデータにより駆動されているため、積和演算においても、使用した直交符号のビットのデータに対応する極性符号を乗算して加算することとなる。
【００８５】
同様に、列配線Ｃ2の交差部に対応する電圧データｄS2は、時刻ｔ1にアドレスｔ1における直交符号の２ビット目のデータに対応して駆動され、時刻ｔ2にアドレスｔ2における直交符号の２ビット目のデータに対応して駆動され，…，時刻ｔ15にアドレスｔ15における直交符号の２ビット目のデータに対応して駆動されているため、積和演算においても、対応した直交符号のビットのデータに対応する極性符号を乗算して加算することとなる。
すなわち、電圧データｄs2は、アドレスｔ1〜ｔ15の各直交符号のビット配列の２ビット目からなるビット列｛０（t1），１（ｔ2），１（ｔ3），０（ｔ4），０（ｔ5），１（ｔ6），１（ｔ7），０（ｔ8），０（ｔ9），１（ｔ10），１（ｔ11），０（ｔ12），０（ｔ13），１（ｔ14），１（ｔ15）｝として、このビット列の各ビットのデータＣＤ(i,j)に対応する極性符号を、測定データｄi毎に乗算し一周期に渡って積算する。
【００８６】
上述したように、各交差部各々の容量に対応する電圧は、対応する列配線に、時刻ｔ1〜ｔ15において印加されたデータに対応したビット列の各ビットのデータＣＤ(i,j)に対応する極性符号を、測定データｄi毎に乗算し、１周期に渡って積算する。この処理は、直交符号に対する積和演算に相当し、以下に示すように、各交差部に対応する電圧データｄsjは、測定データｄiと、コードメモリ２１に記憶されている直交符号の各ビット配列のデータに対応する極性符号との積和演算により求められる。
すなわち、復号時の積和演算においては、各時刻に測定された測定データ毎に、求める交差部の列配線の番号の測定データと、この番号に対応する、上記時刻に用いられた直交符号のビット配列における番号（順番）のビットのデータに対応する極性符号とを各々乗じて、積算していくこととなる（つまり、測定時に各時刻において、対応する列配線を駆動するときに用いられた直交符号のビットのデータと、同様の値のデータに対応する極性符号が乗じられる）。
【００８７】
本実施形態における１５本の列配線に対応した、コードメモリ２２１に記憶された図２１に示す直交符号において、各アドレスｔ1〜ｔ15の直交符号のビット配列により、復号演算回路１０は、（４）式に基づいて、
ｄs1  ＝＋ｄ1−ｄ2＋ｄ3−ｄ4＋ｄ5−ｄ6＋ｄ7−ｄ8＋ｄ9−ｄ10＋ｄ11−ｄ12＋ｄ13−ｄ14＋ｄ15
ｄs2  ＝−ｄ1＋ｄ2＋ｄ3−ｄ4−ｄ5＋ｄ6＋ｄ7−ｄ8−ｄ9＋ｄ10＋ｄ11−ｄ12−ｄ13＋ｄ14＋ｄ15
ｄs3  ＝＋ｄ1＋ｄ2−ｄ3−ｄ4＋ｄ5＋ｄ6−ｄ7−ｄ8＋ｄ9＋ｄ10−ｄ11−ｄ12＋ｄ13＋ｄ14−ｄ15
ｄs4  ＝−ｄ1−ｄ2−ｄ3＋ｄ4＋ｄ5＋ｄ6＋ｄ7−ｄ8−ｄ9−ｄ10−ｄ11＋ｄ12＋ｄ13＋ｄ14＋ｄ15
・
・
・
ｄs15 ＝＋ｄ1＋ｄ2−ｄ3＋ｄ4−ｄ5−ｄ6＋ｄ7＋ｄ8−ｄ9−ｄ10＋ｄ11−ｄ12＋ｄ13＋ｄ14−ｄ15
の演算を行い、測定データｄiのデータ列から各センサ素子の容量値に対応する電圧データｄsjに分離する。
【００８８】
上述したように、第４の実施形態においては、第１の実施形態のＰＮ符号に換え、直交符号、例えばウオルシュ符号を用いて、列配線群２を分割した各列配線グループ毎に、直交符号の各ビットのデータに対応する列配線を駆動し、各列配線グループの測定値を多重化して測定データを得、次のタイミングにおいて、コードメモリ２２１から時刻に対応したアドレスの直交符号を読み出して上述した測定を行うという操作を繰り返し、一方、検出側で時系列に得られた測定データを直交符号との積和演算処理を施すことで、他の列配線との交差部容量からの影響をほぼ平均化すると同時に、対象となる列配線との交差部のセンサ素子（容量センサ）に充放電される電荷の情報のみを抽出することができる。
【００８９】
第１〜第４の実施形態において、復号演算回路１０における復号演算は、センサ側で行うことも、測定データをホストに送信後に、ホストで行っても良い。
また、検出対象は、容量に限らず抵抗値等の他の物理量の測定に用いることも可能である。
さらに、第１〜第４の実施形態において、列配線と行配線とを交差させ、一方を駆動ライン（列配線）、他方を検出ライン（行配線）としているが、これらの関係を逆にするなどの、他の駆動及び検出方法においても同様な効果が得られる。
【実施例５】
【００９０】
第１〜第４の実施形態においては、図４に示すような、列配線と行配線との交差部に形成されるセンサ素子の容量の多重化した測定の説明を行った。しかしながら、第５の実施形態においては、図２２に示すアクティブマトリクス型センサであるセンサ部４Ｃに適用した場合の構成を説明する。
符号発生部１から、所定のＰＮ符号のビット列が列配線駆動回路５に入力され、列配線群２を複数の列配線グループ（４1〜４M）に分け、この列配線グループ毎に複数の列配線を駆動し、行配線単位に単位容量セル７０（センサ素子）の容量を多重化する点において、第５の実施形態も第１〜第４の実施形態と同様である。また、容量検出回路２００にも、構成及び動作がおいて、第１〜第４の実施形態と同様であるが、チャージアンプ回路６が、図２３に示すチャージアンプ回路７２に置き換えられている。容量検出回路２００は、チャージアンプ回路が置き換わっている以外は全て同一の構成である。
【００９１】
このチャージアンプ回路７２は、図２３に示す構成をしており、チャージアンプ回路６と同様な構成については同一の符号を付している。アクティブマトリクス型センサの測定方法が若干異なるため、チャージアンプ回路７２がチャージアンプ回路６と異なる点のみの測定動作を説明する。
指紋データの測定前において、スイッチ７３をオフ状態とし、スイッチ７４，スイッチ124及びビット１に対応する複数の列配線に接続されたセル選択スイッチ７１をオン状態として、単位容量セル７０（検出容量Ｃs）及び寄生容量Ｃpを電圧Ｖｃとなるまで電荷の蓄積を行い、一旦全てのスイッチをオフ状態とする。
【００９２】
そして、指紋データの測定において、スイッチ７４，スイッチ124をオフ状態としたままで、スイッチ７３及びセル選択スイッチ７１を同時にオン状態として、指がセンサ部４Ｃに乗っている場合、各単位容量セル７０の検出容量Ｃsが変化するため、電圧Ｖｃと基準電圧Ｖrefの電圧差により生じた電荷の総和（列配線グループの多重化による合計値）に対応した電圧がオペアンプ１２１の出力端子に発生して、これを測定データｄとして、復号演算回路１０の内部メモリに記憶される。この電荷の蓄積及び検出電圧の測定というシーケンスを繰り返すことで多重化された測定データ列ｄiが得られる。そして、復号演算回路１０は、すでに述べた復号処理の演算により、内部メモリに記憶されている測定データｄのデータ列から、各単位容量セル７０の容量Ｃsに対応する電圧データｄsを求める。
【００９３】
また、第１〜第５の実施形態において、ＰＮ符号または直交符号を一周期に渡って使用し、測定する列配線の多重化を行い、各々の交差部の電圧データの復号を行うとして記載したが、複数周期に渡り測定を行い、複数周期の測定データを加算して、この加算結果から復号を行っても良い。これにより、行配線における測定信号に重畳するランダムノイズをキャンセルすることができ、より測定精度を向上することが可能となる。
【００９４】
なお、図１における処理部の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより第１〜第５の実施形態の構成の制御を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ホームページ提供環境（あるいは表示環境）を備えたＷＷＷシステムも含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。
【００９５】
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。
【図面の簡単な説明】
【００９６】
【図１】本発明の第１の実施形態による容量検出回路を用いた指紋センサの構成を示すブロック図である。
【図２】図１におけるセンサ部４の構成例を示す概念図である。
【図３】図１におけるセンサ部４を用いた指紋データの測定を説明する概念図である。
【図４】エリアセンサ型であるセンサ部４において、列配線群２の列配線と、行配線群３の行配線との各々の交差部で形成されるセンサ素子５５の構成例を説明する概念図である。
【図５】図１におけるセンサ部４と、チャージアンプ回路６との構成例を説明する概念図である。
【図６】図１の符号発生部１における符号発生回路２０の構成例を示す概念図である。
【図７】ＰＮ符号におけるビット列のビットシフトによる位相変化において、ビット列の並びの一周期毎の自己相関を説明する概念図である。
【図８】図１の列配線セレクタ１３が列配線群２を複数の列配線グループとし、これら列配線グループから測定対象を選択する動作例を示す概念図である。
【図９】図８における列配線セレクタ１３が所定の列配線グループを選択して、この列配線グループに含まれる列配線を多重化した容量測定の動作を示す概念図である。
【図１０】本発明の容量検出回路において、列配線群２を列配線グループに分割し、各列配線グループにおける容量測定の測定順番を示す概念図である。
【図１１】第１の実施形態における検出信号及びチャージアンプ回路６の動作を説明するタイミングチャートである。
【図１２】第１の実施形態におけるセレクタ及び列配線の制御の動作を説明するタイミングチャートである。
【図１３】図８における列配線セレクタ１３が所定の列配線グループを選択して、この列配線グループに含まれる列配線を多重化した容量測定の動作を示す概念図である。
【図１４】各時刻（ｔ1〜ｔ15）における格納用シフトレジスタ２３の各レジスタの記憶するデータを示すテーブルである。
【図１５】図８における列配線セレクタ１３が所定の列配線グループを選択して、この列配線グループに含まれる列配線を多重化した容量測定の動作を示す概念図である。
【図１６】第１〜第４のの実施形態をラインセンサに用いた場合の構成例を示すブロック図である。
【図１７】本発明の第２の実施形態において、列配線群２を列配線グループに分割する列配線の組み合わせを説明する概念図である。
【図１８】第３の実施形態の列配線セレクタ１３Ａを用いた、ＰＮ符号（または直交符号）による各列配線グループにおける列配線の駆動を示す概念図である。
【図１９】第４の実施形態において、列配線セレクタが選択する列配線グループ毎に、直交符号でこの列配線グループに含まれる列配線の多重化した駆動を説明する概念図である。
【図２０】第４の実施形態における、直交符号であるウォルシュ符号を生成する手順を説明する概念図である。
【図２１】図１９におけるコードメモリ２２１に記憶されているウォルシュ符号のテーブルを示す図である。
【図２２】第５の実施形態におけるアクティブマトリクス型センサの構成例を示す概念図である。
【図２３】第５の実施形態におけるチャージアンプ回路７２の構成を示すブロック図である。
【符号の説明】
【００９７】
１，１Ａ，１Ｂ…符号発生部
２…列配線群
３…行配線群
４，４Ｂ，４Ｃ…センサ部
５…列配線駆動部
６…チャージアンプ回路
７，７２…サンプルホールド回路
８…セレクタ回路
９…Ａ／Ｄ変換器
１０…復号演算回路
１１…タイミング制御回路
１３，１３Ａ…列配線セレクタ
２０…符号発生回路
２１…シフトレジスタ
２２…ＥＸＯＲ（イクスクルーシブオア）
２３…格納用シフトレジスタ
５０…基板
５１…絶縁膜
５２…空隙
５４…フィルム
１００，２００…容量検出回路
２２０…直交符号読み出し回路
２２１…コードメモリ
２２２…アドレスカウンタ
２２３…格納用レジスタ
【図１】
2005134240.tif 000007
【図２】
2005134240.tif 000008
【図３】
2005134240.tif 000009
【図４】
2005134240.tif 000010
【図５】
2005134240.tif 000011
【図６】
2005134240.tif 000012
【図７】
2005134240.tif 000013
【図８】
2005134240.tif 000014
【図９】
2005134240.tif 000015
【図１０】
2005134240.tif 000016
【図１１】
2005134240.tif 000017
【図１２】
2005134240.tif 000018
【図１３】
2005134240.tif 000019
【図１４】
2005134240.tif 000020
【図１５】
2005134240.tif 000021
【図１６】
2005134240.tif 000022
【図１７】
2005134240.tif 000023
【図１８】
2005134240.tif 000024
【図１９】
2005134240.tif 000025
【図２０】
2005134240.tif 000026
【図２１】
2005134240.tif 000027
【図２２】
2005134240.tif 000028
【図２３】
2005134240.tif 000029