(57)【要約】【課題】  確実に電子素子が封止された電子部品の製造方法を提供することを目的とする。【解決手段】前記収納部１０ａの開口部より大きな面積を有する複数個の蓋体部１２が前記蓋体部１２の幅寸法より幅狭の連結部材１３によって連結された集合蓋体材２０を、各々の前記蓋体部１２が前記収納部１０ａの開口部を塞ぐように前記基板１０上に固定する。前記連結部材１３は幅寸法が小さく湾曲しやすいため各々の前記蓋体部１２が前記収納部の開口部を確実に塞ぐように前記基板上に固定することができる。【選択図】図３
2005217208.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を有することを特徴とする電子部品の製造方法。
（ａ）基板に複数の収納部を形成する工程と、
（ｂ）前記収納部内に電子素子を実装する工程と、
（ｃ）前記収納部の開口部より大きな面積を有する複数個の蓋体部が前記蓋体部の幅寸法より幅狭の連結部材によって連結された集合蓋体材を、各々の前記蓋体部が前記収納部の開口部を塞ぐように前記基板上に固定する工程と、
（ｄ）前記連結部材と前記基板を連続切断して複数個の電子部品を得る工程。
【請求項２】
前記蓋体部を金属材料を用いて形成する請求項１記載の電子部品の製造方法。
【請求項３】
前記蓋体部と前記連結部材を同一部材として形成する請求項１または２に記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は弾性表面波素子などの電子素子が基板に実装されて個別に封止される電子部品の製造方法に関し、特に基板に実装された電子素子を確実に封止することのできる電子部品の製造方法に関する。
【背景技術】
【０００２】
基板に弾性表面波素子などの電子素子が実装された電子部品では、電子素子の特性の安定化や外部環境からの保護のため、電子素子が個別に密封された状態で封止される。
【０００３】
従来の電子素子の製造方法を図８及び図９に示す。まず図８に示すように基板１に複数の収納部１ａを形成してこれらの収納部内部に電子素子２を実装する。次に、図９に示されるように全ての収納部１ａを覆う大きさの蓋体部３を基板１の上面に密着させる。
【０００４】
そして基板１を一点鎖線Ａ−Ａに沿って切断し個々の電子部品が製造される。
このような電子素子の封止に関する技術的思想は、以下に示す特許文献１に開示されている。
【特許文献１】特開平１１−５５０６５号公報（第３頁、図１、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図８および図９に示されるように基板１を一枚の大きな蓋体部３で覆うと、蓋体部３の反りや熱膨張によって歪みが生じたときに、蓋体部３が全ての収納部１ａを完全に覆うことができなくなることがある。また、蓋体部３と基板１を切断する工程を連続して行なうことできないという問題もあった。この問題は蓋体部３を金属材料を用いて形成してシールド効果を向上させるときに顕著になる。
【０００６】
本発明は上記従来の課題を解決するためのものであり、複数の収納部を同時に確実に封止することのできる電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の電子部品の製造方法は以下の工程を有することを特徴とするものである。
（ａ）基板に複数の収納部を形成する工程と、
（ｂ）前記収納部内に電子素子を実装する工程と、
（ｃ）前記収納部の開口部より大きな面積を有する複数個の蓋体部が前記蓋体部の幅寸法より幅狭の連結部材によって連結された集合蓋体材を、各々の前記蓋体部が前記収納部の開口部を塞ぐように前記基板上に固定する工程と、
（ｄ）前記連結部材と前記基板を連続切断して複数個の電子部品を得る工程。
【０００８】
本発明では蓋体部を金属材料を用いて形成することができる。
本発明では前記集合蓋体材の構造を簡潔にするために前記蓋体部と前記連結部材を同一部材として形成することが好ましい。
【発明の効果】
【０００９】
本発明では前記複数個の蓋体部が前記蓋体部の幅寸法より幅狭の連結部材によって連結された集合蓋体材を用いて前記収納部の開口部を塞ぐ。前記連結部材は湾曲しやすいため各々の前記蓋体部が前記収納部の開口部を確実に塞ぐように前記基板上に固定することができる。また、連結部材と基板を連続して一工程で切断することが可能である。
【００１０】
本発明では蓋体部を金属材料を用いて形成してシールド効果を向上させるときにも、各々の前記蓋体部が前記収納部の開口部を確実に塞ぐように前記基板上に固定することができる。また、連結部材と基板を連続して一工程で切断することが可能である。
【発明を実施するための最良の形態】
【００１１】
本発明の電子部品の製造方法を図１ないし図５に基いて説明する。ここで、図１は製造途中の基板１０を模式的に示した平面図、図２は図１の２−２線部分での断面図、図３は製造途中の前記基板１０と集合蓋体材の斜視図、図４は製造途中の基板１０を模式的に示した平面図、図５は図４の５−５線部分での断面図を示す。
【００１２】
まず図１および図２に示すように、基板１０に凹部を形成して、前記収納部１０ａを形成する。そして、前記収納部１０ａ内に弾性表面波素子からなる電子素子１１を実装する。この実装は、前記電子素子１１に形成された端子（図示せず）を、前記収納部１０ａ内に形成された接続ランド１０ａ１に電気的に接続することによって行われる。
【００１３】
電子素子１１は例えば弾性表面波素子を用いて形成されたバンドパスフィルタである。弾性表面波素子は、圧電基板の表面上に、導電性で比重の小さい材料からなる一対のくし歯状電極（ＩＤＴ（インタディジタルトランスデューサ）電極）のくし歯の部分を、互い違いに並べて配置する構成を有している。このような単純な構造を有する弾性表面波素子は移動体通信端末に実装されるフィルタ、共振器またはデュプレクサを小型化するために非常に適した素子である。
【００１４】
図１では、前記収納部１０ａは４個描かれており、この４個の収納部１０ａ内のそれぞれに、それぞれ１個の電子素子１１が実装されている。実際には前記収納部１０ａは４個より多く形成されている。
【００１５】
また、前記１個の収納部１０ａ内に２個以上の前記電子素子１１が実装されても良い。また、前記収納部１０ａの平面形状は長方形で構成されているが、前記収納部１０ａの平面形状が他の形状で構成されていても良い。
【００１６】
次に、前記収納部１０ａの開口部より大きな面積を有する複数個の蓋体部１２が前記蓋体部１２の幅寸法より幅狭の連結部材１３によって連結された集合蓋体材２０を、各々の前記蓋体部１２が前記収納部１０ａの開口部を塞ぐように前記基板１０上に固定する。図３に前記基板１０と集合蓋体材２０の斜視図を示す。なお、連結部材１３は必ずしも全ての蓋体部１２間に形成されていなくてもよく、全体として一体の集合蓋体材２０が形成されていればよい。
【００１７】
前記蓋体部１２の幅寸法Ｗ１、Ｗ３は０．５ｍｍ〜１０ｍｍであり、連結部材１３の幅寸法Ｗ２、Ｗ４は０．０５ｍｍ〜２ｍｍである。
【００１８】
本実施の形態では前記集合蓋体材２０の構造を簡潔にするために前記蓋体部１２と前記連結部材１３を同一の金属材料からなる同一部材として形成している。ただし、前記蓋体部１２と前記連結部材１３を異なる金属材料からなる別部材として形成してもよい。また、前記蓋体部１２や前記連結部材１３を非金属材料で形成してもよい。
【００１９】
前記連結部材１３は幅寸法が小さく湾曲しやすいため各々の前記蓋体部１２が前記収納部の開口部を確実に塞ぐように前記基板上に固定することができる。特に本実施の形態のように集合蓋体材２０を金属材料を用いて形成してシールド効果を向上させるときにも、各々の前記蓋体部１２が前記収納部１０ａの開口部を確実に塞ぐように前記基板１０上に固定することができる。
【００２０】
図４及び図５に示すように、前記蓋体部１２は前記ランド１４上に載置される。前記蓋体１２の下面１２ａの面積は前記収納部１０ａの前記開口部１０ａ２の面積よりも大きく形成されているため、図４に示すように、前記蓋体１２で前記収納部１０ａの開口部１０ａ２の全てを覆うことができる。なお、前記蓋体１２の前記下面１２ａと対向する側の面である上面１２ｂの面積も、前記上面１０ａ２の面積よりも大きく形成されている。
【００２１】
その後、前記ランド１４の部分でロウ付けなどの公知の手段によって前記蓋体１２を前記基板１０に接合する。これによって前記電子素子１１が前記収納部１０ａ内に密封された状態で位置ずれすることなく封止される。
【００２２】
前記蓋体１２の厚さ寸法はＨ２は５０μｍ〜５００μｍ程度であり、例えば１００μｍで形成される。
【００２３】
前記電子素子１１は前記基板１０の前記収納部１０ａ内に密封された状態で封止されているため、特性の安定化を図ることができるとともに、前記基板１０の外部環境から保護される。
【００２４】
図４および図５に示す状態の前記基板１０は、２点鎖線で示す切断線位置で前記電子素子１１毎に分割してそれぞれの電子部品とするために、ダイシングが行われる。このとき、連結部材１３は幅狭なので集合蓋体材２０の連結部材１３と基板１０を連続して一工程で切断することが可能である。
【００２５】
ダイシング工程を経て完成した電子部品を上から見た平面図を図６に示し、７−７線から切断した断面図を図７に示す。完成した電子部品の蓋体部１２には連結部材１３に由来する水平方向の突起２１が少なくとも一つ残存する。前記ダイシング後の電子部品の大きさは、例えば２．０×１．６ｍｍである。また電子節品の高さ寸法は０．８ｍｍである。
【図面の簡単な説明】
【００２６】
【図１】本発明の電子部品の製造工程を模式的に示す平面図、
【図２】図１の２−２線の切断断面図、
【図３】基板１０と集合蓋体材２０の斜視図、
【図４】図１に示す工程の次に行われる工程を模式的に説明する平面図、
【図５】図４の５−５線での切断断面図、
【図６】完成した電子部品を上から見た平面図、
【図７】図６の７−７線での切断断面図、
【図８】従来の電子素子の製造方法を示す斜視図、
【図９】従来の電子素子の製造方法を示す斜視図、
【符号の説明】
【００２７】
１０  基板
１０ａ  収納部
１０ａ２  上面
１０ｂ  上面
１１  電子素子
１２  蓋体部
１３  連結部材
１４  ランド
２０  集合蓋体材
【図１】
2005217208.tif 000003
【図２】
2005217208.tif 000004
【図３】
2005217208.tif 000005
【図４】
2005217208.tif 000006
【図５】
2005217208.tif 000007
【図６】
2005217208.tif 000008
【図７】
2005217208.tif 000009
【図８】
2005217208.tif 000010
【図９】
2005217208.tif 000011