(57)【要約】【課題】  階調性を高めて表示品質の信頼性を高めることが可能な液晶画像表示装置を提供する。【解決手段】  複数の画素Ｐｘを有し、画素電極に供給する画像信号の各フィールドを１フィールド期間より短期間であるサブフィールドに分割し、サブフィールドを画像信号の階調レベルに応じて選択的にオン、またはオフして画像信号に基づいた画像表示をする表示手段１２と、画像信号と画像信号の反転信号とを時間的に移動して列方向に加える列信号電極駆動手段１４と、画素電極に対して走査信号を行方向に加える行走査電極駆動手段１６とを有する液晶画像表示装置において、各画素は、列信号電極駆動手段より供給される画像信号のデータを保持する複数のサンプルホールド部２０と、サンプルホールド部から出力されるデータと予め用意された所定のデータとを選択するスイッチ部２１と、スイッチ部から出力されるデータを前記画素電極に出力するインバータ部２２とを備える。【選択図】  図３
2005352457.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素電極に対して共通に対向電極を配置してマトリクス状に形成された複数の画素を有すると共に、前記複数の画素電極に供給する画像信号の各フレームを１フレーム期間より短期間であるサブフレームに分割し、前記サブフレームを前記画像信号の階調レベルに応じて選択的にオン、またはオフして前記画像信号に基づいた各フレームの画像表示をする表示手段と、前記表示手段の画素電極に対して画像信号と前記画像信号の反転信号とを時間的に移動して列方向に加える列信号電極駆動手段と、前記表示手段の画素電極に対して走査信号を行方向に加える行走査電極駆動手段と、を有する液晶画像表示装置において、
前記各画素は、前記列信号電極駆動手段より供給される画像信号のデータを保持する複数のサンプルホールド部と、
前記サンプルホールド部から出力されるデータと予め用意された所定のデータとを選択するスイッチ部と、
前記スイッチ部から出力されるデータを前記画素電極に出力するインバータ部とを備えたことを特徴とする液晶画像表示装置。
【請求項２】
複数の画素電極に対して共通に対向電極を配置してマトリクス状に形成された複数の画素を有すると共に、前記複数の画素電極に供給する画像信号の各フレームを１フレーム期間より短期間であるサブフレームに分割し、前記サブフレームを前記画像信号の階調レベルに応じて選択的にオン、またはオフして前記画像信号に基づいた各フレームの画像表示をする表示手段と、前記表示手段の画素電極に対して画像信号と前記画像信号の反転信号とを列方向に加える列信号電極駆動手段と、前記表示手段の画素電極に対して走査信号を行方向に加える行走査電極駆動手段と、を有する液晶画像表示装置において、
前記各画素は、前記列信号電極駆動手段より供給される画像信号のデータを保持する複数のサンプルホールド部と、
前記サンプルホールド部から出力されるデータとその反転データとを選択するスイッチ部と、
前記スイッチ部から出力されるデータを前記画素電極に出力するインバータ部とを備えたことを特徴とする液晶画像表示装置。
【請求項３】
複数の画素電極に対して共通に対向電極を配置してマトリクス状に形成された複数の画素を有すると共に、前記複数の画素電極に供給する画像信号の各フレームを１フレーム期間より短期間であるサブフレームに分割し、前記サブフレームを前記画像信号の階調レベルに応じて選択的にオン、またはオフして前記画像信号に基づいた各フレームの画像表示をする表示手段と、前記表示手段の画素電極に対して画像信号を列方向に加える列信号電極駆動手段と、前記表示手段の画素電極に対して走査信号を行方向に加える行走査電極駆動手段と、を有する液晶画像表示装置において、
前記各画素は、前記列信号電極駆動手段より供給される画像信号のデータを保持するサンプルホールド部と、
前記サンプルホールド部から出力されるデータの反転データを出力する第１のインバータ部と、
前記サンプルホールド部から出力されるデータと前記第１のインバータ部から出力される反転データとを前記各画素の外部より配線される外部コントロール信号電極により選択するスイッチ部と、
前記スイッチ部から出力されるデータを前記画素電極に出力する第２のインバータ部とを備えたことを特徴とする液晶画像表示装置。
【請求項４】
複数の画素電極に対して共通に対向電極を配置してマトリクス状に形成された複数の画素を有すると共に、前記複数の画素電極に供給する画像信号の各フレームを１フレーム期間より短期間であるサブフレームに分割し、前記サブフレームを前記画像信号の階調レベルに応じて選択的にオン、またはオフして前記画像信号に基づいた各フレームの画像表示をする表示手段と、前記表示手段の画素電極に対して画像信号を列方向に加える列信号電極駆動手段と、前記表示手段の画素電極に対して走査信号を行方向に加える行走査電極駆動手段と、を有する液晶画像表示装置において、
前記各画素は、前記列信号電極駆動手段より供給される画像信号のデータを保持するサンプルホールド部と、
前記サンプルホールド部から出力されるデータの反転データを出力する第１のインバータ部と、
前記サンプルホールド部から出力されるデータと前記第１のインバータ部から出力される反転データにより前記各画素の外部より配線される複数の外部入力信号電極を選択するスイッチ部と、
前記スイッチ部から出力されるデータを前記画素電極に出力する第２のインバータ部とを備えたことを特徴とする液晶画像表示装置。
【請求項５】
複数の画素電極に対して共通に対向電極を配置してマトリクス状に形成された複数の画素を有すると共に、前記複数の画素電極に供給する画像信号の各フレームを１フレーム期間より短期間であるサブフレームに分割し、前記サブフレームを前記画像信号の階調レベルに応じて選択的にオン、またはオフして前記画像信号に基づいた各フレームの画像表示をする表示手段と、前記表示手段の画素電極に対して画像信号と前記画像信号の反転信号とを列方向に加える列信号電極駆動手段と、前記表示手段の画素電極に対して走査信号を行方向に加える行走査電極駆動手段と、を有する液晶画像表示装置において、
前記各画素は、前記列信号電極駆動手段より供給される画像信号のデータを保持する複数のサンプルホールド部と、
前記サンプルホ−ルド部から出力されるデ−タとその反転デ−タにより前記各画素の外部より配線される複数の外部入力信号を選択するスイッチ部と、
前記スイッチ部から出力されるデ−タを前記画素電極に出力するインバ−タ部とを備えたことを特徴とする液晶画像表示装置。
【請求項６】
前記各サブフレームは、所定のデータとその反転データとからなり、前記サブフレームの表示期間における半分の表示期間は前記所定のデータで表示し、残りの半分の表示期間は前記反転データを表示することを特徴とする請求項１乃至５のいずれかに記載の液晶画像表示装置。
【請求項７】
前記各サブフレームは、液晶を駆動しない休止期間を有し、前記スイッチ部は前記休止期間を形成するために全画素に同一データを出力することを特徴とする請求項１乃至５のいずれかに記載の液晶画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば投射型のディスプレイやビューファインダ、ヘッドマウントディスプレイ等に設けられる液晶表示素子等の液晶画像表示装置に係り、特に、液晶をパルス幅変調で駆動して階調性を高くした液晶画像表示装置に関する。
【背景技術】
【０００２】
一般に、液晶画像表示装置として、例えば液晶を用いたアクティブマトリクス型の液晶画像表示装置が知られている（特許文献１、特許文献２、特許文献３）。
この種の従来のアクティブマトリックス型の液晶画像表示装置の液晶駆動方法において、デジタル駆動方法の場合には、特許文献１に示されるように、応答速度が低いとされる液晶変調素子とＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）駆動の組み合わせによっても良好な階調表現が行われるようにする方法が提案されている。また、特許文献２に示される駆動方法では、１フレームの各サブフレームの電圧が反転し、各サブフレームの電圧の正負の極性の和が１フレームにおいて"０"となるよう設定している。
【０００３】
特許文献３においては、各サブフレームにおいて、液晶を駆動する電圧を正極、負極と反転させ、いかなるデータが入力されても、１個のサブフレームにおいて液晶に加わる電圧が"０"となるようにしている。そのため、各サブフレーム  の表示期間は、特許文献２の場合とは異なって自由に設定でき、これにより階調性の高い、信頼性の高い特性を得るようにしている。
【０００４】
【特許文献１】特開２００２−３５１４３１号公報
【特許文献２】特開２００２−１６９５１７号公報
【特許文献３】特表２００２−５１４７９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１及び２において示された液晶画像表示装置においては、例えば動画表示をおこなう場合、入力されるデータは各フレームで異なり、１フレームと２フレームで液晶に加わる電圧が"０"とはならず、この結果  、長時間に亘って液晶を駆動した場合には、液晶が劣化して信頼性が低下する、という問題があった。
【０００６】
また特許文献３において示された液晶画像表示装置においては、その駆動を実現するために、外部から電圧を加える電圧供給端子１、電圧供給端子２のそれぞれに液晶特性にあわせた電圧値１、電圧値２を設定し、サブフレ−ム毎に電圧値１、電圧値２をコントロ−ルする必要があり、それをコンロ−ルする外部コントロ−ル回路として、Ｄ／Ａ変換回路、アナログスイッチ、オペアンプなどが必要となるので装置全体のコストが高くなる、という問題があった。また、表示画像の階調性を向上させるためにサブフレーム数を増加し１サブフレームの表示期間が短くなる場合、例えばサブフレームの短い表示期間が１０μｓｅｃ以下になる場合、外部コントロール回路で電圧値１、電圧値２をコントロールすると外部コントロール回路の出力増幅部の特性が影響しその応答速度が１μｓｅｃ程度になり、階調性の制御に問題があった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、各サブフレームにおいて駆動電圧の正負のバランスをとり、各サブフレームにおける駆動電圧変化をロジック回路で制御し駆動電圧変化を高速化することにより、表示画像の階調性と信頼性を高め、更にコストを削減することが可能な液晶画像表示装置を提供する
ことにある。
【課題を解決するための手段】
【０００７】
請求項１に係る発明は、複数の画素電極に対して共通に対向電極を配置してマトリクス状に形成された複数の画素を有すると共に、前記複数の画素電極に供給する画像信号の各フレームを１フレーム期間より短期間であるサブフレームに分割し、前記サブフレームを前記画像信号の階調レベルに応じて選択的にオン、またはオフして前記画像信号に基づいた各フレームの画像表示をする表示手段と、前記表示手段の画素電極に対して画像信号と前記画像信号の反転信号とを時間的に移動して列方向に加える列信号電極駆動手段と、前記表示手段の画素電極に対して走査信号を行方向に加える行走査電極駆動手段と、を有する液晶画像表示装置において、前記各画素は、前記列信号電極駆動手段より供給される画像信号のデータを保持する複数のサンプルホールド部と、前記サンプルホールド部から出力されるデータと予め用意された所定のデータとを選択するスイッチ部と、前記スイッチ部から出力されるデータを前記画素電極に出力するインバータ部とを備えたことを特徴とする液晶画像表示装置である。
【０００８】
請求項２に係る発明は、複数の画素電極に対して共通に対向電極を配置してマトリクス状に形成された複数の画素を有すると共に、前記複数の画素電極に供給する画像信号の各フレームを１フレーム期間より短期間であるサブフレームに分割し、前記サブフレームを前記画像信号の階調レベルに応じて選択的にオン、またはオフして前記画像信号に基づいた各フレームの画像表示をする表示手段と、前記表示手段の画素電極に対して画像信号と前記画像信号の反転信号とを列方向に加える列信号電極駆動手段と、前記表示手段の画素電極に対して走査信号を行方向に加える行走査電極駆動手段と、を有する液晶画像表示装置において、前記各画素は、前記列信号電極駆動手段より供給される画像信号のデータを保持する複数のサンプルホールド部と、前記サンプルホールド部から出力されるデータとその反転データとを選択するスイッチ部と、前記スイッチ部から出力されるデータを前記画素電極に出力するインバータ部とを備えたことを特徴とする液晶画像表示装置である。
【０００９】
請求項３に係る発明は、複数の画素電極に対して共通に対向電極を配置してマトリクス状に形成された複数の画素を有すると共に、前記複数の画素電極に供給する画像信号の各フレームを１フレーム期間より短期間であるサブフレームに分割し、前記サブフレームを前記画像信号の階調レベルに応じて選択的にオン、またはオフして前記画像信号に基づいた各フレームの画像表示をする表示手段と、前記表示手段の画素電極に対して画像信号を列方向に加える列信号電極駆動手段と、前記表示手段の画素電極に対して走査信号を行方向に加える行走査電極駆動手段と、を有する液晶画像表示装置において、前記各画素は、前記列信号電極駆動手段より供給される画像信号のデータを保持するサンプルホールド部と、前記サンプルホールド部から出力されるデータの反転データを出力する第１のインバータ部と、前記サンプルホールド部から出力されるデータと前記第１のインバータ部から出力される反転データとを前記各画素の外部より配線される外部コントロール信号電極により選択するスイッチ部と、前記スイッチ部から出力されるデータを前記画素電極に出力する第２のインバータ部とを備えたことを特徴とする液晶画像表示装置である。
【００１０】
請求項４に係る発明は、複数の画素電極に対して共通に対向電極を配置してマトリクス状に形成された複数の画素を有すると共に、前記複数の画素電極に供給する画像信号の各フレームを１フレーム期間より短期間であるサブフレームに分割し、前記サブフレームを前記画像信号の階調レベルに応じて選択的にオン、またはオフして前記画像信号に基づいた各フレームの画像表示をする表示手段と、前記表示手段の画素電極に対して画像信号を列方向に加える列信号電極駆動手段と、前記表示手段の画素電極に対して走査信号を行方向に加える行走査電極駆動手段と、を有する液晶画像表示装置において、前記各画素は、前記列信号電極駆動手段より供給される画像信号のデータを保持するサンプルホールド部と、前記サンプルホールド部から出力されるデータの反転データを出力する第１のインバータ部と、前記サンプルホールド部から出力されるデータと前記第１のインバータ部から出力される反転データにより前記各画素の外部より配線される複数の外部入力信号電極を選択するスイッチ部と、前記スイッチ部から出力されるデータを前記画素電極に出力する第２のインバータ部とを備えたことを特徴とする液晶画像表示装置である。
【００１１】
請求項５に係る発明は、複数の画素電極に対して共通に対向電極を配置してマトリクス状に形成された複数の画素を有すると共に、前記複数の画素電極に供給する画像信号の各フレームを１フレーム期間より短期間であるサブフレームに分割し、前記サブフレームを前記画像信号の階調レベルに応じて選択的にオン、またはオフして前記画像信号に基づいた各フレームの画像表示をする表示手段と、前記表示手段の画素電極に対して画像信号と前記画像信号の反転信号とを列方向に加える列信号電極駆動手段と、前記表示手段の画素電極に対して走査信号を行方向に加える行走査電極駆動手段と、を有する液晶画像表示装置において、前記各画素は、前記列信号電極駆動手段より供給される画像信号のデータを保持する複数のサンプルホールド部と、前記サンプルホ−ルド部から出力されるデ−タとその反転デ−タにより前記各画素の外部より配線される複数の外部入力信号を選択するスイッチ部と、前記スイッチ部から出力されるデ−タを前記画素電極に出力するインバ−タ部とを備えたことを特徴とする液晶画像表示装置である。
【００１２】
この場合、例えば請求項６に規定するように、前記各サブフレームは、所定のデータとその反転データとからなり、前記サブフレームの表示期間における半分の表示期間は前記所定のデータで表示し、残りの半分の表示期間は前記反転データを表示する。
また例えば請求項７に規定するように、前記各サブフレームは、液晶を駆動しない休止期間を有し、前記スイッチ部は前記休止期間を形成するために全画素に同一データを出力する。
【発明の効果】
【００１３】
本発明に係る液晶画像表示装置によれば、次のように優れた作用効果を発揮することができる。
各サブフレームにおいて駆動電圧の正負バランスをとり、各サブフレームにおける駆動電圧変化をロジック回路でコントロールすることにより駆動電圧変化を高速化することにより、階調性を高めて液晶画像表示装置の信頼性を高めることができる。
また、外部コントロール回路が簡素化されコストを低くすることができる。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明に係る液晶画像表示装置の一実施例を添付図面に基づいて詳述する。
＜第１実施例＞
図１は一般的な液晶画像表示装置を含む画像表示システムを示す概略構成図、図２は本発明の液晶画像表示装置の第１実施例を示すブロック構成図、図３はデータ反転部内の１つのデータ反転回路を示すブロック図、図４は液晶画像表示装置の１つの画素の画素駆動回路の一例を示すブロック図、図５は液晶画素表示装置の１つの画素の画素駆動回路の一例を示す回路構成図、図６は液晶の駆動電圧と出射光強度との関係を示すグラフである。
【００１５】
まず、図１に基づいて画像表示システムについて説明する。図１は液晶を用いたアクティブマトリクス型の画像表示システムの一例を示す。図１中において、この画像表示システムは、光学系２と液晶画像表示装置４とにより主に構成される。光学系２は、ここでは偏光ビームスプリッタ６と投射レンズ８とを有しており、この投射レンズ８を通った光をスクリーン１０に投射してここに表示画像を投映できるようになっている。尚、図１中の光路上において"・"印はＳ成分を  示し、光路に直交する"−"印はＰ成分を示す。また上記液晶画像表示装置４は  、複数の画素電極ＰＥと、これに対向して共通に設けられる透明な対向電極ＣＥと、これらの画素電極ＰＥと対向電極ＣＥとの間に封入された液晶ＬＣとにより、主に構成されている。
【００１６】
Ｐ成分とＳ成分とからなる入射光Ｌ１が、偏光ビームスプリッタ６に入って反射し、液晶画像表示装置４に向けて出射する。この出射光はＳ成分のみであり、このＳ成分の光は、液晶画像表示装置４の液晶ＬＣにおいて画像信号に応じた変調を受けて、この液晶画像表示装置４から出射される。
従って、この出射光はＰ成分とＳ成分とからなる。この出射光が再度、偏光ビームスプリッタ６に入射してこれを直進して通過すると出射光Ｌ２はＰ成分のみとなり、このＰ成分の出射光Ｌ２が投射レンズ８を介してスクリーン１０上に表示画像が投映されることになる。尚、上記画素電極ＰＥは後述するトランジスタよりなる画素駆動回路により動作される。
【００１７】
次に、図２を主に参照して液晶画像表示装置４の構成について説明する。
この液晶画像表示装置４は、複数の画素電極ＰＥに対して共通に対向電極ＣＥを配置してマトリクス状に形成された複数の画素Ｐｘを有する表示手段１２と、この表示手段１２の画素電極ＰＥに対して画像信号を列方向に加える列信号電極駆動手段としての列信号電極駆動回路１４と、上記表示手段１２の画素電極ＰＥに対して行方向に走査する行走査電極駆動手段としての行走査電極駆動回路１６とを主に有している。ここで上記列信号電極駆動回路１４は、内部に水平方向に延びるデータシフトレジスタ１４Ａ及び通常にデータに対して反転された反転データを形成するためのデータ反転部１４Ｂを有している。また上記行走査電極駆動回路１６は、内部に全表示行数に相当する段数のラインシフトレジスタ１６Ａを有している。データ反転部１４Ｂでは、各列信号電極Ｄに対して図３に示すようなデータ反転回路４１を接続して構成されている。
【００１８】
このデータ反転回路５０は、インバータ５１とスイッチ部５２からなる。
上記データシフトレジスタ１４Ａから出力されたデータＢをデータシフトレジスタ出力電極Ｆを通じてスイッチ部５２に入力し、データシフトレジスタ出力電極Ｆはインバータ５１に接続され、インバータ５１から出力される反転電極ＸＦには入力データの反転データであるＸＢが出力されスイッチ部５２に入力される。スイッチ部５２においては、図示しないサブフレーム表示イネーブ信号に同期した反転コントロール信号ＩＮＶによって、入力データＢとその反転データＸＢを選択的に切り替えて列信号電極Ｄに順次出力する。
【００１９】
上記表示手段１２は、内部に例えば液晶ＬＣ（図１参照）を封入したアクティブマトリックス型の表示手段よりなり、この表示手段１２は、図示しないアクティブマトリックス基板上に、複数の列信号電極Ｄ１、Ｄ２、…Ｄｉが並行して配置されており、これら各列信号電極Ｄ１、Ｄ２、…Ｄｉと直交する方向に複数の第１の行走査電極Ｗ１、Ｗ２、…Ｗｋが配置されており、これと平行して第２の行走査電極Ｘ１、Ｘ２、…Ｘｋが配置されている。尚、以降、符号Ｄ１〜Ｄｉをまとめてそれぞれ符号Ｄと表し、符合Ｗ１〜ＷｋをＷ、符号Ｘ１〜ＸｋをＸと表す場合がある。各列信号電極Ｄと行走査電極Ｗ、Ｘの交差部には、画素Ｐｘが配置されていると共に、これに対応して画素駆動回路が存在する。
【００２０】
このような構成の列信号電極駆動回路１４では画像信号Ｖｉｄｅｏが入力されると共に、図示しない駆動タイミングパルス発生回路により供給される水平スタート信号ＨＳＴ及び水平シフトクロックＨＣＫにより水平方向のデータシフトレジスタ１４Ａが駆動され、データ反転部１４Ｂを通じて列信号電極Ｄ１、Ｄ２、…Ｄｉに順次出力する。
【００２１】
一方、行走査電極駆動回路１６は、上記のように全表示行数に相当する段数を有するラインシフトレジスタ１６Ａを介して第１の行走査電極Ｗ１、Ｗ２、…Ｗｋ及び第２の行走査電極Ｘ１、Ｘ２、…Ｘｋに対して１水平期間ごとに（行毎）に順次走査パルスを出力する。その結果、第１の行走査電極Ｗ１、Ｗ２、…Ｗｋ及び第２の行走査電極Ｘ１、Ｘ２、…Ｘｋに接続された画素Ｐｘの後述する第１のサンプルホールド部及び第２のサンプルホールド部に１行ずつ、画素信号のデータが保持される。
【００２２】
そして、この表示手段１２では、上記複数の画素電極に供給する画像信号をフレーム単位で行なう際に、上記画像信号の各フレームを複数の１フレーム期間より短期間であるサブフレームに分割し、上記サブフレームを上記画像信号の階調レベルに応じて選択的にオン、またはオフして上記画像信号に基づいた１フレームの画像表示をする。
【００２３】
例えば一例として、１フレームは３０のサブフレーム（以下、「ＳＦ」とも称す）よりなり、各ＳＦ毎に表示期間が異なり、例えばＳＦ１は表示期間が５μｓｅｃに設定され、ＳＦの数が大きくなるに従って表示期間が少しずつ増加し、例えばＳＦ３０は表示期間が３００μｓｅｃになる。そして、これらのＳＦ１〜ＳＦ３０を任意の組み合わせに従って選択的にオンさせることにより、例えば２５５階調レベルを表示することができる。ここで、ＳＦ１からＳＦ３０までのＳＦのうちオンとなるＳＦの数を徐々に増やしたとき、液晶ＬＣを駆動する実効値電圧と出射光強度との関係を図６に示す。この時、画素電極ＰＥの電位と対向電極ＣＥとの電位差が液晶の駆動電圧である。そして出射光強度が大きくなり始める電圧を閾値電圧Ｖｔｈ、出射光強度が飽和し始める飽和電圧Ｖｓａｔとする。
【００２４】
次に１つの画素に対応する画素駆動回路の一例を図４及び図５を参照して説明する。この画素駆動回路は、上記列信号電極駆動回路１４より供給される画素信号のデータを保持するサンプルホールド部２０と、サンプルホールド部２０からの出力データをスイッチ部２１、インバータ部２２を通じて画素電極ＰＥに電圧を出力する。上記サンプルホールド部２０は、複数のＤＲＡＭ回路またはＳＲＡＭ回路からなり、ここでは第１サンプルホールド部２０Ａと第２サンプルホールド部２０Ｂとよりなる。
【００２５】
スイッチ部２１は、上記第２サンプルホ−ルド部２０Ｂから出力されるデ−タを全画素共通に配線されたデ−タ選択電極ＶＤに加わるデ−タ選択電圧Ｖｄによりインバ−タ部２２に転送し、また全画素共通に配線されたデ−タ初期化制御信号電極Ｖ０に加わるデ−タ初期化制御信号Ｖｏにより上記サンプルホ−ルド部２０Ｂのデ−タを０に初期化する。デ−タ選択電圧Ｖｄとデ−タ初期化制御信号Ｖｏはロジック信号であり、画素電極ＰＥに加わる画素信号Ｖpeの応答速度は０．１μｓｅｃより十分小さくできる。ここで、ロジック信号におけるハイ状態を１、ロー状態を０とする。
インバータ部２２は、前記スイッチ部２１から出力されるデータに基づいてそれぞれ全画素共通に配線された第１液晶駆動電圧電極ＶＡ及び第２液晶駆動電圧電極ＶＢに加わる第１液晶駆動電圧Ｖａ、第２液晶駆動電圧Ｖｂを選択的に切り替えて画素電極ＰＥに向けて出力する。上記第１液晶駆動電圧Ｖａ、第２液晶駆動電圧Ｖｂの各電圧は時間とともに変化せず固定されている。
【００２６】
具体的には、上記サンプルホ−ルド部２０は、直列に接続された２つのスイッチングトランジスタＴｒ１、Ｔｒ２を有し、一方のスイッチングトランジスタＴｒ１のゲ−トを行走査電極に接続し、例えばソ−スを列信号電極Ｄに接続している。後段のスイッチングトランジスタＴｒ２の出力側には、トランジスタＴｒ３とＴｒ４からなるスイッチ回路が形成され、コンデンサＣ２に保持されたデ−タをトランジスタＴｒ３のゲ−トに接続されたデ−タ初期化制御信号Ｖｏにより０に初期化し、また、トランジスタＴｒ４のゲ−トに接続されたデ−タ選択電圧Ｖｄによりインバ−タ部２２に入力する。
【００２７】
また、インバ−タ部２２は、ｐチャネルトランジスタＴｒ５、ｎチャネルトランジスタＴｒ６を含み、それぞれ第１液晶駆動電圧電極ＶＡ、第２液晶駆動電圧電極ＶＢを接続する。前記デ−タ初期化制御信号Ｖｏが０かつデ−タ選択電圧Ｖｄが１の場合、コンデンサＣ２に保持されたデ−タにより画素電極ＰＥ側には第１液晶駆動電圧Ｖａまたは第２液晶駆動電圧Ｖｂが出力される。前記デ−タ初期化制御信号Ｖｏが１かつデ−タ選択電圧Ｖｄが０の場合、全画素電極PEに第１液晶駆動電圧Vｂが加わる。以上説明した、各トランジスタＴｒ１、Ｔｒ２、Ｔｒ ３、Ｔｒ４、Ｔｒ５、Ｔｒ６は、遮断領域と飽和領域で動作する“スイッチ”として動作する。そのため、各トランジスタに入力されるゲート電圧はソースに入力される電圧に対して所定のバイアス電圧を加え、スイッチとして動作するよう考慮し設計されている。以下の実施例１〜実施例５におけるいずれの画素駆動回路においても、トランジスタはスイッチ動作をおこない、同様の構成である。
【００２８】
ここで上記画素駆動回路の動作をまとめると、列信号電極駆動回路１４のデータ反転部１４Ｂから出力される１列分のデータＢは行走査電極Ｗにパルスが入力されると列信号電極Ｄを通じて、対応する行の画素のスイッチングトランジスタＴｒ１がオンとなりコンデンサＣ１にデータＢが蓄積される。次に対応する行走査電極Ｘにパルスが入力され、対応する行の画素のスイッチングトランジスタＴｒ２がオンとなり、コンデンサＣ１に蓄積されたデ-タＢがコンデンサＣ２に保 持される。列信号電極駆動回路１４に入力する反転コントロール信号ＩＮＶが変化し、列信号電極駆動回路１４のデータ反転部１４Ｂから出力されるデータがＸＢに設定され、行走査電極Ｗにパルスが入力されると対応する行の画素のコンデンサＣ１にデータＸＢが保持される。この時、対応する行のコンデンサＣ１にはデータＸＢが、コンデンサＣ２にはデータＢが保持されている。
【００２９】
この動作を全ての行についておこない、全画素のコンデンサＣ１とコンデンサＣ２にデ−タが保持される。コンデンサＣ２に保持されたデ−タはスイッチ部２１を通じてインバ−タ部２２に入力する。デ−タ初期化制御信号Ｖｏが０かつデ−タ選択電圧Ｖｄが１に設定し、コンデンサＣ２のデ−タＢに対応して第１液晶駆動電圧Ｖａまたは第２液晶駆動電圧Ｖｂが画素電極ＰＥに加わり、１サブフレ−ムにおける表示期間が開始する。１サブフレ−ムの表示期間における例えば半分において、デ−タ選択電圧Ｖｄを０としトランジスタＴｒ４を遮断状態に設定し、デ−タ初期化制御信号Ｖｏを１とし、コンデンサＣ２のデ−タＢを０に初期化し、デ−タ初期化制御信号Ｖｏを０に戻す。行走査電極Ｘに全行同時にパルスを入力しコンデンサＣ１に保持されたデ−タＸＢをコンデンサＣ２に転送し、デ−タ選択電圧Ｖｄを１に変化させ、コンデンサＣ２に保持されたデ−タＸＢがインバ−タ部２２に入力され、１サブフレ−ムの後半は前半とは異なる第２液晶駆動電圧Ｖｂまたは第１液晶駆動電圧Ｖａを画素電極ＰＥに加わる。
【００３０】
さて、以上のように構成された液晶画像表示装置の動作について、図７に示す電圧波形のタイミングチャートも参照して説明する。図７は画素駆動回路中の各部の電圧波形を示すタイミングチャートである。
図７に示すように、本実施例では、各サブフレームＳＦのデータは反転関係にある２個のデータ（Ｂ及びＸＢ）からなり、それぞれの表示期間は前半、後半で等しくなるよう設定する。すなわちデータＢの表示期間と反転データＸＢの表示期間は互いに等しくなるように設定されている。
【００３１】
各サブフレームは、列信号電極駆動回路１４から全画素にデータが転送されるデータアドレス期間と、その転送されたデータに基づきデータを表示する表示期間からなる。各サブフレームにおいてデータアドレス期間は同一である。デ−タアドレス期間においては、黒表示状態とするため、デ−タ初期化制御信号Ｖｏを１にデ−タ選択電圧Ｖｄを１に設定し、初期化された０がトランジスタＴｒ４を通じてインバ−タ部２２に入力し、全画素の画素電極ＰＥに液晶の飽和電圧Ｖｓａｔを加え、対向電極CEも液晶の飽和電圧Ｖｓａｔが加わるよう設定する。この期間においては液晶に加わる電圧は０Ｖに設定される。
【００３２】
各サブフレームにおいて、サブフレームにより表示期間は異なる。データアドレス期間において、列信号電極駆動回路１４から各画素のコンデンサＣ２にデータＢが転送され、コンデンサＣ１にＸＢが転送される。デ−タ初期化制御信号Ｖｏを０、かつデ−タ選択電圧Ｖｄが１を設定し、全画素同時にコンデンサＣ２のデ−タＢに対応する第１液晶駆動電圧Ｖａまたは第２液晶駆動電圧Ｖｂ電圧を画素電極に加え１サブフレ−ムにおける表示を開始する。１サブフレ−ムの表示期間における例えば半分において、デ−タ選択電圧Ｖｄを０としトランジスタＴｒ４を遮断状態に設定し、デ−タ初期化制御信号Ｖｏを１とし、コンデンサＣ２のデ−タＢを０に初期化し、デ−タ初期化制御信号Ｖｏを０に戻す。行走査電極Ｘに全行同時にパルスを入力しコンデンサＣ１に保持されたデ−タＸＢをコンデンサＣ２に転送し、デ−タ選択電圧Ｖｄを１に変化させ、コンデンサＣ２に保持されたデ−タＸＢがインバ−タ部２２に入力され、１サブフレ−ムの後半は前半とは異なる第２液晶駆動電圧Ｖｂまたは第１液晶駆動電圧Ｖａを画素電極ＰＥに加える。
【００３３】
サブフレームの表示期間の前半においては、コンデンサＣ２のデータが１のとき画素電極ＰＥではＶｔｈ、コンデンサＣ２のデータが０のとき画素電極ＰＥではＶｓａｔが加わり、対向電極ＣＥには（Ｖｔｈ＋Ｖｓａｔ）を加える。サブフレームの表示期間の後半においては、前半とはデータが反転し前半においてコンデンサＣ２のデータが１のとき後半においてはコンデンサＣ２のデータが０となり画素電極ＰＥではＶｓａｔ、前半においてコンデンサＣ２のデータが０のとき後半においてはコンデンサＣ２のデータが１となり画素電極ＰＥではＶｔｈが加わり、対向電極ＣＥには０Ｖを加える。
【００３４】
この結果、液晶に加わる電圧は、サブフレームの表示期間の前半においてコンデンサＣ２のデータが１のときサブフレームの前半では−Ｖｓａｔ、サブフレームの後半では＋Ｖｓａｔが加わり、サブフレームの表示期間の前半においてコンデンサＣ１のデータが０のときサブフレームの前半では−Ｖｔｈ、サブフレームの後半では＋Ｖｔｈが加わり、コンデンサＣ２のデータが１または０によらずサブフレーム表示期間の前半と表示期間の後半では、液晶に加わる電圧の絶対値は同じで＋、−の符号が異なり、１サブフレームにおいて液晶に加わる電圧は０Ｖになる。１サブフレームにおけるアドレス期間及び表示期間においても、液晶に加わる電圧は０Ｖとなる。
次のサブフレームでは、以上説明した動作と同様の動作を繰り返す。この場合、アドレス期間である休止期間は同一であるが、表示期間は前期間とは異なる。サブフレームの個数だけ同様の動作を繰り返し、１フレームを終了する。
【００３５】
以上の動作の結果、液晶画像表示において、各サブフレームにおいて駆動電圧の正負のバランスをとるように駆動し、各サブフレームにおける駆動電圧変化をロジック回路で制御し駆動電圧変化を高速化することにより、画像表示の階調性が高くなって同時に信頼性も高くできる。
【００３６】
＜第２実施例＞
次に本発明の液晶画像表示装置の第２実施例について説明する。
図８は本発明の液晶画像表示装置の第２実施例を示すブロック構成図、図９は画素駆動回路のブロック図、図１０は画素駆動回路の一例を示す図、図１１は画素駆動回路の各部の電圧波形を示すタイミングチャートである。尚、図１〜図７に示す構成部分と同一構成部分については同一符号を付してその説明を省略する。この第２実施例では、図８に示すように、列信号電極駆動回路１４、行走査電極駆動回路１６、表示手段１２からなる。ここで、上記列信号電極駆動回路１４は、内部に水平方向に延びるデータシフトレジスタ１４Ａを有し、各列信号電極Ｄに対して、そのデータを反転した反転データを画素に供給する反転列信号電極ＸＤ（ＸＤ１、ＸＤ２…ＸＤｉ）を有しており、対応する列信号電極と平行に設けられている。また、上記行走査電極駆動回路１６は、内部に全表示行数に相当する段数のラインシフトレジスタ１６Ａを有し、全表示行数に相当する行走査電極Ｗ（Ｗ１、Ｗ２…Ｗｋ）が列信号電極Ｄ、ＸＤとは直交して配列される。
【００３７】
画素駆動回路の基本ブロックは図９に示すように、サンプルホールド部２０とインバータ部２２の間に、外部コントロール信号電極Ｙ、ＸＹ、Ｚに加わる外部コントロール信号ｙ、ｘｙ、ｚに基づいて出力を選択するスイッチ部２１を設けている。
画素駆動回路の一例を図１０に示す。サンプルホールド部２０は２個のＤＲＡＭメモリよりなり、列信号電極Ｄに接続したスイッチングトランジスタＴｒ１０に接続したコンデンサＣ１０を設け、また反転列信号電極ＸＤに接続したスイッチングトランジスタＴｒ１１に接続したコンデンサＣ１１を設ける。スイッチ部２１はトランジスタＴｒ１２、Ｔｒ１３、Ｔｒ１４からなり、それぞれのトランジスタのゲートは全画素共通に配線される第１外部コントロール信号電極ＸＹ、第２外部コントロール電極Ｙ、第３外部コントロール信号Ｚに接続される。
【００３８】
第１外部コントロール信号電極ＸＹに加わる電圧をｘｙ、第２外部コントロール信号電極Ｙに加わる電圧をｙ、第３外部コントロール信号電極Ｚに加わる電圧をｚとする。外部コントロール信号ｘｙ、ｙ、ｚのいずれかの電圧が１に設定されその結果オンとなるトランジスタからの出力がインバータ部２２に入力される。これらの外部コントロール信号はロジック信号であり応答速度は０．１μｓｅｃより十分小さくできる。
インバータ部２２は、前記スイッチ部２１から出力されるデータに基づいてそれぞれ全画素共通に配線された第１液晶駆動電圧電極ＶＡ及び第２液晶駆動電圧電極ＶＢに加わる第１液晶駆動電圧Ｖａ、第２液晶駆動電圧Ｖｂを選択的に切り替えて画素電極ＰＥに向けて出力する。上記第１液晶駆動電圧Ｖａには液晶の閾値電圧Ｖｔｈ、上記第２液晶駆動電圧Ｖｂには液晶の飽和電圧Ｖｓａｔが加えられ時間とともに変化せず固定されている。
【００３９】
さて、以上のように構成された液晶画像表示装置の動作について、図１１に示す電圧波形のタイミングチャートも参照して説明する。各サブフレームは、列信号電極駆動回路１４から全画素にデータが転送されるデータアドレス期間と、その転送されたデータに基づきデータを表示する表示期間からなる。各サブフレームにおいてデータアドレス期間は同一である。データアドレス期間においては、黒表示状態とするため、第３外部コントロール信号ｚを１、第１外部コントロール信号ｘｙ及び第２外部コントロール信号ｙを０に設定すると、インバータ入力は０になり、全画素の画素電極ＰＥの電圧はＶｓａｔが加わり、対向電極もＶｓａｔが加わるよう設定する。この期間においては液晶に加わる電圧は０Ｖに設定される。アドレス期間において、列信号電極駆動回路１４から全画素のコンデンサＣ１０、Ｃ１１にそれぞれデータＢ、データＸＢが転送される。
【００４０】
サブフレームの表示期間においては、第３外部コントロール信号ｚは０、第１外部コントロール信号ｘｙまたは第２外部コントロール信号ｙは１に設定される。例えば、コンデンサＣ１０のデータＢが第１外部コントロール信号ｘｙが１に設定されオンになったトランジスタＴｒ１２を通じてインバータ部２２に入力し、入力データＢに対応して画素電極電圧ＰＥはＶｔｈまたはＶｓａｔが選択され、サブフレームの表示期間が始まる。サブフレームの半分の表示期間において、第３外部コントロール信号ｚは０、第１外部コントロール信号ｘｙ及び第２外部コントロール信号ｙはサブフレームの前半とは異なる状態に変化する。コンデンサＣ１１のデータＸＢがオンになったトランジスタＴｒ１３を通じてインバータ部２２に入力し、入力データＸＢに対応して画素電極電圧ＰＥはＶｔｈまたはＶｓａｔが選択され、サブフレームの前半の表示期間に選択された画素電極電圧とは異なるＶｔｈまたはＶｓａｔが選択され、サブフレームの後半の表示期間において画素電極電圧が設定される。
【００４１】
サブフレームの表示期間の前半においては、コンデンサＣ１０のデータが１のとき第１外部コントロール信号ｘｙが１と設定すると画素電極ＰＥではＶｔｈが加わり、対向電極ＣＥには電圧（Ｖｔｈ+Ｖｓａｔ）を加える。サブフレームの 表示期間の後半においては、コンデンサＣ１０及びコンデンサＣ１１のデータはサブフレーム前半と変化せず、第１外部コントロール信号ｘｙを１から０へ変化し、第２外部コントロール信号ｙを０から１へ変化させることにより画素電極ＰＥではＶｓａｔが加わり対向電極ＣＥには０Ｖを加える。この結果、液晶に加わる電圧は、コンデンサＣ１０のデータが１のとき、サブフレームの前半では−Ｖｓａｔ、サブフレームの後半では＋Ｖｓａｔが加わり、コンデンサＣ１０のデータが０のときサブフレームの前半では−Ｖｔｈ、サブフレームの後半では＋Ｖｔｈが加わり、コンデンサＣ１０のデータが１または０によらず液晶に加わる電圧は、サブフレーム表示期間の前半と表示期間の後半では、絶対値は同じで＋、−の符号が異なり、１サブフレームにおいて液晶に加わる電圧は０Ｖになる。
【００４２】
１サブフレームにおけるアドレス期間及び表示期間においても、液晶に加わる電圧は０Ｖとなる。各サブフレームにおいて、サブフレームにより表示期間は異なる。表示期間はｘｙ、ｙの設定によりコントロールできる。次のサブフレームでは、以上説明した動作と同様の動作を繰り返す。この場合、アドレス期間は同一であるが、表示期間は前期間とは異なる。サブフレームの個数だけ同様の動作を繰り返し、１フレームを終了する。
この第２実施例においても、液晶画像表示において、各サブフレームにおいて駆動電圧の正負のバランスをとるように駆動し、各サブフレームにおける駆動電圧変化をロジック回路で制御し駆動電圧変化を高速化することにより、画像表示の階調性が高くなって同時に信頼性も高くできる。
【００４３】
＜第３実施例＞
次に本発明の液晶画像表示装置の第３実施例について説明する。
図１２は本発明の液晶画像表示装置の第３実施例を示すブロック構成図、図１３は画素駆動回路のブロック図、図１４は画素駆動回路の一例を示す図である。そして、ここでの画素駆動回路の各部の電圧波形を示すタイミングチャートは先の図１１に示す場合と同じである。尚、図１〜図７に示す構成部分と同一構成部分については同一符号を付してその説明を省略する。
この第３実施例では、図１２に示すように、列信号電極駆動回路１４、行走査電極駆動回路１６、表示手段１２からなる。ここで、上記列信号電極駆動回路１４は、内部に水平方向に延び全表示列数に相当する段数のデータシフトレジスタ１４Ａを有し、全表示列数に相当し画素部にデータを供給する列信号電極Ｄ（Ｄ１、Ｄ２…Ｄｉ）を有す。また上記行走査電極駆動回路１６は、内部に全表示行数に相当する段数のラインシフトレジスタ１６Ａを有し、全表示行数に相当する行走査電極Ｗ（Ｗ１、Ｗ２…Ｗｋ）が列信号電極Ｄとは直交して配列される。
【００４４】
画素駆動回路の基本ブロックは図１３に示すように、サンプルホールド部２０と、サンプルホールド部２０に保持されたデータを反転する第１インバータ部３１と、外部コントロール信号電極Ｙ、ＸＹ、Ｚに加わる外部コントロール信号ｙ、ｘｙ、ｚに基づいてサンプルホールド部２０からのデータＢと第１インバータ部３１からのデータＸＢと０Ｖを選択するスイッチ部２１と、スイッチ部２１からの出力を画素電極ＰＥに出力する第２インバータ部２２からなる。
画素駆動回路の一例を図１４に示す。サンプルホールド部２０は１個のＤＲＡＭメモリよりなり、列信号電極Ｄに接続したスイッチングトランジスタＴｒ２０に接続したコンデンサＣ２０を設ける。第１インバータ部３１は、ｐチャネルトランジスタＴｒ２１とｎチャネルトランジスタＴｒ２２からなる。
【００４５】
スイッチ部２１はトランジスタＴｒ２３、Ｔｒ２４、Ｔｒ２５からなり、それぞれのトランジスタのゲートは全画素共通に配線される第１外部コントロール信号電極ＸＹ、第２外部コントロール電極Ｙ、第３外部コントロール信号Ｚに接続される。第１外部コントロール信号電極ＸＹに加わる電圧をｘｙ、第２外部コントロール信号電極Ｙに加わる電圧をｙ、第３外部コントロール信号電極Ｚに加わる電圧をｚとする。外部コントロール信号ｘｙ、ｙ、ｚのいずれかの電圧が１に設定されその結果オンとなるトランジスタからの出力がインバータ部２２に入力される。これらの外部コントロール信号はロジック信号であり、応答速度は０．１μｓｅｃより十分小さくできる。
【００４６】
インバータ部２２は、ｐチャネルトランジスタＴｒ２６とｎチャネルトランジスタＴｒ２７からなる。前記インバータ部２２は、前記スイッチ部２１から出力されるデータに基づいてそれぞれ全画素共通に配線された第１液晶駆動電圧電極ＶＡ及び第２液晶駆動電圧電極ＶＢに加わる第１液晶駆動電圧Ｖａ、第２液晶駆動電圧Ｖｂを選択的に切り替えて画素電極ＰＥに向けて出力する。上記第１液晶駆動電圧Ｖａには液晶の閾値電圧Ｖｔｈ、上記第２液晶駆動電圧Ｖｂには液晶の飽和電圧Ｖｓａｔが加えられ時間とともに変化せず固定されている。
【００４７】
さて、以上のように構成された液晶画像表示装置の動作について、図１１に示す電圧波形のタイミングチャートも参照して説明する。各サブフレームは、列信号電極駆動回路１４から全画素にデータが転送されるデータアドレス期間と、その転送されたデータに基づきデータを表示する表示期間からなる。各サブフレームにおいてデータアドレス期間は同一である。データアドレス期間においては、黒表示状態とするため、第３外部コントロール信号ｚを１、第１外部コントロール信号ｘｙ及び第２外部コントロール信号ｙを０に設定すると、インバータ入力は０になり、全画素の画素電極ＰＥの電圧はＶｓａｔが加わり、対向電極もＶｓａｔが加わるよう設定する。この期間においては液晶に加わる電圧は０Ｖに設定される。アドレス期間において、列信号電極駆動回路から全画素のコンデンサＣ２０にデータＢが転送される。また、コンデンサＣ２０に保持されたデータＢに基づき第１インバータ部３１から反転データＸＢが出力される。
【００４８】
サブフレームの表示期間においては、第３外部コントロール信号ｚは０、第１外部コントロール信号ｘｙまたは第２外部コントロール信号ｙは１に設定される。例えば、コンデンサＣ２０のデータＢが第１外部コントロール信号ｘｙが１に設定されオンになったトランジスタＴｒ２３を通じて第２インバータ部２２に入力し、入力データＢに対応して画素電極電圧ＰＥはＶｔｈまたはＶｓａｔが選択され、サブフレームの表示期間が始まる。サブフレームの半分の表示期間において、第３外部コントロール信号ｚは０、第１外部コントロール信号ｘｙ及び第２外部コントロール信号ｙはサブフレームの前半とは異なる状態に変化する。第１インバータ部３１からのデータＸＢがオンになったトランジスタＴｒ２４を通じて第２インバータ部２２に入力し、入力データＸＢに対応して画素電極電圧ＰＥはＶｔｈまたはＶｓａｔが選択され、サブフレームの前半の表示期間に選択された画素電極電圧とは異なるＶｔｈまたはＶｓａｔが選択され、サブフレームの後半の表示期間において画素電極電圧が設定される。
【００４９】
サブフレームの表示期間の前半においては、コンデンサＣ２０のデータが１及び第１の外部コントロール信号ｘｙが１と設定すると画素電極ＰＥではＶｔｈが加わり、対向電極ＣＥには電圧（Ｖｔｈ+Ｖｓａｔ）を加える。サ ブフレーム  の表示期間の後半においては、コンデンサＣ２０のデータはサブフレーム前半と変化せず、第１外部コントロール信号ｘｙを１から０へ変化し、第２外部コントロール信号ｙを０から１へ変化させることにより画素電極ＰＥではＶｓａｔが加わり対向電極ＣＥには０Ｖを加える。この結果、液晶に加わる電圧は、コンデンサＣ２０のデータが１のとき、サブフレームの前半では−Ｖｓａｔ、サブフレームの後半では＋Ｖｓａｔが加わり、コンデンサＣ２０のデータが０のときサブフレームの前半では−Ｖｔｈ、サブフレームの後半では＋Ｖｔｈが加わり、コンデンサＣ２０のデータが１または０によらず液晶に加わる電圧は、サブフレーム表示期間の前半と表示期間の後半では、絶対値は同じで＋、−の符号が異なり、１サブフレームにおいて液晶に加わる電圧は０Ｖになる。
【００５０】
１サブフレームにおけるアドレス期間及び表示期間においても、液晶に加わる電圧は０Ｖとなる。各サブフレームにおいて、サブフレームにより表示期間は異なる。表示期間は外部コントロール信号ｘｙ、ｙ、ｚの設定によりコントロールできる。次のサブフレームでは、以上説明した動作と同様の動作を繰り返す。この場合、アドレス期間は同一であるが、表示期間は前期間とは異なる。サブフレームの個数だけ同様の動作を繰り返し、１フレームを終了する。
この第３実施例においても、液晶画像表示において、各サブフレームにおいて駆動電圧の正負のバランスをとるように駆動し、各サブフレームにおける駆動電圧変化をロジック回路で制御し駆動電圧変化を高速化することにより、画像表示の階調性が高くなって同時に信頼性も高くできる。
【００５１】
＜第４実施例＞
次に本発明の液晶画像表示装置の第４実施例について説明する。
図１２は本発明の液晶画像表示装置の第４実施例を示すブロック構成図、図１５は画素駆動回路のブロック図、図１６は画素駆動回路の一例を示す図である。図１７は画素駆動回路の各部の電圧波形を示すタイミングチャートである。
尚、図１〜図７に示す構成部分と同一構成部分については同一符号を付してその説明を省略する。
この第４実施例では、図１２に示すように、列信号電極駆動回路１４、行走査電極駆動回路１６、表示手段１２からなる。ここで、上記列信号電極駆動回路１４は、内部に水平方向に延び全表示列数に相当する段数のデータシフトレジスタ１４Ａを有し、全表示列数に相当し画素部にデータを供給する列信号電極Ｄ（Ｄ１、Ｄ２…Ｄｉ）を有す。また上記行走査電極駆動回路１６は、内部に全表示行数に相当する段数のラインシフトレジスタ１６Ａを有し、全表示行数に相当する行走査電極Ｗ（Ｗ１、Ｗ２…Ｗｋ）が列信号電極Ｄとは直交して配列される。
【００５２】
画素駆動回路の基本ブロックは図１５に示すように、サンプルホ−ルド部２０と、サンプルホ−ルド部２０に保持されたデ−タを反転する第１インバ−タ部３１と、第１及び第２外部入力信号電極ＸＹ、Ｙに加わる外部入力信号ｘｙ、ｙと０Ｖをサンプルホ−ルド部２０からのデ−タＢと第１インバ−タ部３１からのデ−タＸＢと外部コントロ−ル信号電極Ｚに加わる外部コントロ−ル信号ｚにより選択するスイッチ部２１と、このスイッチ部２１からの出力を画素電極ＰＥに出力する第２インバ−タ部２２からなる。
画素駆動回路の一例を図１６に示す。サンプルホールド部２０は１個のＤＲＡＭメモリよりなり、列信号Ｄに接続したスイッチングトランジスタＴｒ２０に接続したＣ２０を設ける。第１インバータ部３１は、ｐチャネルトランジスタＴｒ２６とｎチャネルトランジスタＴｒ２７からなる。
【００５３】
スイッチ部２１はトランジスタＴｒ２３、Ｔｒ２４、Ｔｒ２５からなり、コンデンサＣ２０からの出力がトランジスタＴｒ２３のゲ−トに、第１インバ−タ部３１からの出力がトランジスタＴｒ２４のゲ−トに、全画素共通に配線される外部コントロ−ル信号電極ＺがトランジスタＴｒ２５のゲ−トにそれぞれ接続される。全画素共通に配線される第１外部入力信号電極ＸＹ及び第２外部入力信号電極Ｙ、ア−ス電位は、それぞれトランジスタＴｒ２３、Ｔｒ２４、Ｔｒ２５のソ−スにそれぞれ接続される。トランジスタＴｒ２３、Ｔｒ２４、Ｔｒ２５のゲ−トに入力する電圧が１に設定され、その結果オンとなるトランジスタからの出力がインバ−タ部２２に入力される。これらの入力信号及びコントロ−ル信号はロジック信号であり、応答速度は０．１μｓｅｃより十分小さくできる。
【００５４】
第２インバータ部２２は、ｐチャネルトランジスタＴｒ２６とｎチャネルトランジスタＴｒ２７からなる。前記第２インバータ部２２は、前記スイッチ部２１から出力されるデータに基づいてそれぞれ全画素共通に配線された第１液晶駆動電圧電極ＶＡ及び第２液晶駆動電圧電極ＶＢに加わる第１液晶駆動電圧Ｖａ、第２液晶駆動電圧Ｖｂを選択的に切り替えて画素電極ＰＥに向けて出力する。上記第１液晶駆動電圧Ｖａには液晶の閾値電圧Ｖｔｈ、上記第２液晶駆動電圧Ｖｂには液晶の飽和電圧Ｖｓａｔが加えられ時間とともに変化せず固定されている。
【００５５】
さて、以上のように構成された液晶画像表示装置の動作について、図１７に示す電圧波形のタイミングチャートも参照して説明する。各サブフレームは、列信号電極駆動回路１４から全画素にデータが転送されるデータアドレス期間と、その転送されたデータに基づきデータを表示する表示期間からなる。各サブフレームにおいてデータアドレス期間は同一である。データアドレス期間においては、黒表示状態とするため、外部コントロ−ル信号ｚを１、第１外部入力信号ｘｙ及び第２外部入力信号ｙを０に設定すると、インバ−タ入力は０になり、全画素の画素電極ＰＥの電圧はＶｓａｔが加わり、対向電極もVsatが加わるよう設定する。この期間においては液晶に加わる電圧は０Ｖに設定される。アドレス期間において、列信号電極駆動回路から全画素のコンデンサＣ２０にデータＢが転送される。また、コンデンサＣ２０に保持されたデータＢに基づき第１インバータ部３１から反転データＸＢが出力される。
【００５６】
サブフレ−ムの表示期間においては、外部コントロ−ル信号ｚは０、第１外部入力信号ｘｙ及び第２外部入力信号ｙは反転関係に設定される。
例えば、第１外部入力信号ｘｙが１、第２外部入力信号ｙが０に設定された場合、トランジスタＴｒ２３またはＴｒ２４のオンになったほうのトランジスタ入力が第２インバータ部２２に入力され、それに対応して画素電極電圧ＰＥはＶｔｈまたはＶｓａｔが選択され、サブフレームの表示期間が始まる。サブフレームの半分の表示期間において、第１外部入力信号ｘｙ及び第２外部入力信号ｙはサブフレームの前半とは異なる状態に変化する。この変化に応じて、画素電極電圧もサブフレーム前半とは異なるＶｔｈまたはＶｓａｔに変化する。
【００５７】
サブフレ−ムの表示期間の前半においては、コンデンサＣ２０のデ−タが１のとき第１外部入力信号ｘｙが１、第２外部入力信号ｘが０と設定すると、画素電極ＰＥではＶｔｈが加わり、対向電極ＣＥには電圧（Ｖｔｈ＋Ｖｓａｔ）を加える。サブフレ−ムの表示期間の後半においては、コンデンサＣ２０のデ−タはサブフレ−ムの前半と変化せず、第１外部入力信号ｘｙを１から０、第２外部入力信号ｘを０から１へ変化させることにより画素電極ＰＥではＶｓａｔが加わり対向電極ＣＥには０Ｖを加える。この結果、液晶に加わる電圧は、コンデンサＣ２０のデータが１のとき、サブフレームの前半では−Ｖｓａｔ、サブフレームの後半では＋Ｖｓａｔが加わり、コンデンサＣ２０のデータが０のときサブフレームの前半では−Ｖｔｈ、サブフレームの後半では＋Ｖｔｈが加わり、コンデンサＣ２０のデータが１または０によらず液晶に加わる電圧は、サブフレーム表示期間の前半と表示期間の後半では、絶対値は同じで＋、−の符号が異なり、１サブフレームにおいて液晶に加わる電圧は０Ｖになる。
【００５８】
１サブフレームにおけるアドレス期間及び表示期間においても、液晶に加わる電圧は０Ｖとなる。
各サブフレームにおいて、サブフレームにより表示期間は異なる。表示期間は第１外部入力信号ｘｙ及び第２外部入力信号ｙの設定によりコントロールできる。次のサブフレームでは、以上説明した動作と同様の動作を繰り返す。この場合、アドレス期間は同一であるが、表示期間は前期間とは異なる。サブフレームの個数だけ同様の動作を繰り返し、１フレームを終了する。
この第４実施例においても、液晶画像表示において、各サブフレームにおいて駆動電圧の正負のバランスをとるように駆動し、各サブフレームにおける駆動電圧変化をロジック回路で制御し駆動電圧変化を高速化することにより、画像表示の階調性が高くなって同時に信頼性も高くできる。
【００５９】
＜第５実施例＞
次に本発明の液晶画像表示装置の第５実施例について説明する。
図８は本発明の液晶画像表示装置の第５実施例を示すブロック構成図、図１８は画素駆動回路のブロック図、図１９は画素駆動回路の一例を示す図である。図１７は画素駆動回路の各部の電圧波形を示すタイミングチャートである。
尚、図１〜図７に示す構成部分と同一構成部分については同一符号を付してその説明を省略する。
この第５実施例では、図８に示すように、列信号電極駆動回路１４、行走査電極駆動回路１６、表示手段１２からなる。ここで、上記列信号電極駆動回路１４は、内部に水平方向に延び全表示列数に相当する段数のデータシフトレジスタ１４Ａを有し、全表示列数に相当し画素部にデータを供給する列信号電極Ｄ（Ｄ１、Ｄ２…Ｄｉ）を有す。また上記行走査電極駆動回路１６は、内部に全表示行数に相当する段数のラインシフトレジスタ１６Ａを有し、全表示行数に相当する行走査電極Ｗ（Ｗ１、Ｗ２…Ｗｋ）が列信号電極Ｄとは直交して配列される。
【００６０】
画素駆動回路の基本ブロックは図１８に示すように、サンプルホールド部２０と、外部入力信号電極ＸＹ、Ｙに加わる外部入力信号ｘｙ、ｙと０Ｖをサンプルホールド部２０からのデータＢと反転データＸＢと外部コントロール信号電極Ｚに加わる外部コントロール信号ｚにより選択するスイッチ部２１と、スイッチ部２１からの出力を画素電極ＰＥに出力する第２インバータ部２２からなる。
画素駆動回路の一例を図１９に示す。サンプルホールド部２０は２個のＤＲＡＭメモリよりなり、列信号電極ＤはスイッチングトランジスタＴｒ１０のソ−スに接続され、コンデンサＣ１０はスイッチングトランジスタＴｒ１０のドレインに接続され、また反転列信号電極ＸＤはスイッチングトランジスタＴｒ１１のソ−スに接続され、コンデンサＣ１１はスイッチングトランジスタＴｒ１１のドレインに接続される。
【００６１】
スイッチ部２１はトランジスタＴｒ１２、Ｔｒ１３、Ｔｒ１４からなり、コンデンサＣ１０からの出力がトランジスタＴｒ１２のゲ−ト、コンデンサＣ１１からの出力がトランジスタＴｒ１３のゲ−ト、全画素共通に配線される外部コントロ−ル信号電極ＺがトランジスタＴｒ１４のゲ−トにそれぞれ接続される。全画素共通に配線される第１外部入力信号電極ＸＹ及び第２外部入力信号電極Ｙ、ア−ス電位は、それぞれトランジスタＴｒ１２、Ｔｒ１３、Ｔｒ１４のソ−スにそれぞれ接続される。トランジスタＴｒ１２、Ｔｒ１３、Ｔｒ１４のゲ−トに入力する電圧が１に設定され、その結果オンとなるトランジスタからの出力がインバ−タ部２２に入力される。これら入力信号及びコントロ−ル信号はロジック信号であり、応答速度は０．１μｓｅｃより十分小さくできる。
【００６２】
インバータ部２２は、ｐチャネルトランジスタＴｒ１５とｎチャネルトランジスタＴｒ１６からなる。前記インバータ部２２は、前記スイッチ部２１から出力されるデータに基づいてそれぞれ全画素共通に配線された第１液晶駆動電圧電極ＶＡ及び第２液晶駆動電圧電極ＶＢに加わる第１液晶駆動電圧Ｖａ、第２液晶駆動電圧Ｖｂを選択的に切り替えて画素電極ＰＥに向けて出力する。上記第１液晶駆動電圧Ｖａには液晶の閾値電圧Ｖｔｈ、上記第２液晶駆動電圧Ｖｂには液晶の飽和電圧Ｖｓａｔが加えられ時間とともに変化せず固定されている。
【００６３】
さて、以上のように構成された液晶画像表示装置の動作について、図１７に示す電圧波形のタイミングチャートも参照して説明する。各サブフレームは、列信号電極駆動回路１４から全画素にデータが転送されるデータアドレス期間と、その転送されたデータに基づきデータを表示する表示期間からなる。各サブフレームにおいてデータアドレス期間は同一である。データアドレス期間においては、黒表示状態とするため、外部コントロール信号ｚを１、第１外部入力信号ｘｙ及び第２入力信号ｙを０に設定すると、インバータ入力は０になり、全画素の画素電極ＰＥの電圧はＶｓａｔが加わり、対向電極もＶｓａｔが加わるよう設定する。この期間においては液晶に加わる電圧は０Ｖに設定される。アドレス期間において、列信号電極駆動回路から全画素のコンデンサＣ１０にデータＢが、コンデンサＣ１１にデ−タＸＢが転送される。
【００６４】
サブフレームの表示期間においては、外部コントロール信号ｚは０、第１外部入力信号ｘｙと、第２外部入力信号ｙは反転関係に設定される。
例えば、第１外部入力信号ｘｙが１、第２外部入力信号ｙが０に設定された場合、トランジスタＴｒ１２またはＴｒ１３のオンになったほうのトランジスタ入力がインバータ２２に入力され、それに対応して画素電極電圧ＰＥはＶｔｈまたはＶｓａｔが選択され、サブフレームの表示期間が始まる。サブフレームの半分の表示期間において、第１外部入力信号ｘｙ及び第２外部入力信号はサブフレームの前半とは異なる状態に変化する。この変化に応じて、画素電極電圧もサブフレーム前半とは異なるＶｔｈまたはＶｓａｔに変化する。
【００６５】
サブフレームの表示期間の前半においては、コンデンサＣ１０のデータが１のとき第１の外部入力信号ｘｙが１と設定すると画素電極ＰＥではＶｔｈが加わり、対向電極ＣＥには電圧（Ｖｔｈ＋Ｖｓａｔ）を加える。サブフレームの表示期間の後半においては、コンデンサＣ１１のデータはサブフレーム前半と変化せず、第１外部入力信号ｘｙを１から０へ変化し、第２外部コントロール信号ｙを０から１へ変化させることにより画素電極ＰＥではＶｓａｔが加わり対向電極ＣＥには０Ｖを加える。この結果、液晶に加わる電圧は、コンデンサＣ１０のデータが１のとき、サブフレームの前半では−Ｖｓａｔ、サブフレームの後半では＋Ｖｓａｔが加わり、コンデンサＣ１０のデータが０のときサブフレームの前半では−Ｖｔｈ、サブフレームの後半では＋Ｖｔｈが加わり、コンデンサＣ１０のデータが１または０によらず液晶に加わる電圧は、サブフレーム表示期間の前半と表示期間の後半では、絶対値は同じで＋、−の符号がことなり、１サブフレームにおいて液晶に加わる電圧は０Ｖになる。
【００６６】
１サブフレームにおけるアドレス期間及び表示期間においても、液晶に加わる電圧は０Ｖとなる。
各サブフレームにおいて、サブフレームにより表示期間は異なる。表示期間は第１外部入力信号ｘｙ及び第２外部入力信号ｙの設定によりコントロ−ルできる。次のサブフレームでは、以上説明した動作と同様の動作を繰り返す。この場合、アドレス期間は同一であるが、表示期間は前表示期間とは異なる。サブフレームの個数だけ同様の動作を繰り返し、１フレームを終了する。
この第５実施例においても、液晶画像表示において、各サブフレームにおいて駆動電圧の正負のバランスをとるように駆動し、各サブフレームにおける駆動電圧変化をロジック回路で制御し駆動電圧変化を高速化することにより、画像表示の階調性が高くなって同時に信頼性も高くできる。
【図面の簡単な説明】
【００６７】
【図１】一般的な液晶画像表示装置を含む画像表示システムを示す概略構成図である。
【図２】本発明の液晶画像表示装置の第１実施例を示すブロック構成図である。
【図３】データ反転回路を示す図である。
【図４】像表示装置の１つの画素の画素駆動回路の一例を示すブロック図である。
【図５】液晶画素表示装置の１つの画素の画素駆動回路の一例を示す回路構成図である。
【図６】液晶の駆動電圧と出射光強度との関係を示すグラフである。
【図７】画素駆動回路中の各部の電圧波形を示すタイミングチャートである。
【図８】本発明の液晶画像表示装置の第２及び第５実施例を示すブロック構成図である。
【図９】画素駆動回路の一例を示すブロック図である。
【図１０】画素駆動回路の一例を示す図である。
【図１１】画素駆動回路の各部の電圧波形を示すタイミングチャートである。
【図１２】本発明の液晶画像表示装置の第３及び第４実施例を示すブロック構成図である。
【図１３】画素駆動回路の一例を示すブロック図である。
【図１４】画素駆動回路の一例を示す図である。
【図１５】画素駆動回路の一例を示すブロック図である。
【図１６】画素駆動回路の一例を示す図である。
【図１７】画素駆動回路の各部の電圧波形を示すタイミングチャ−トである。
【図１８】画素駆動回路の一例を示すブロック図である。
【図１９】画素駆動回路の一例を示す図である。
【符号の説明】
【００６８】
２…光学系、４…画素表示装置、１２…表示手段、１４…列信号電極駆動手段（列信号電極駆動回路）、１６…行走査電極駆動手段（行走査電極駆動回路）、２０…サンプルホールド部、２１…スイッチ回路部、２２…インバータ部、３０…データ反転回路、３１…インバータ部、３６…スイッチ回路、ＣＥ…対向電極、Ｄ（Ｄ１…Ｄｉ）…列信号電極、ＬＣ…液晶、ＰＥ…画素電極、Ｐｘ…画素、Ｗ（Ｗ１…Ｗｋ）…行走査電極。
【図１】
2005352457.tif 000003
【図２】
2005352457.tif 000004
【図３】
2005352457.tif 000005
【図４】
2005352457.tif 000006
【図５】
2005352457.tif 000007
【図６】
2005352457.tif 000008
【図７】
2005352457.tif 000009
【図８】
2005352457.tif 000010
【図９】
2005352457.tif 000011
【図１０】
2005352457.tif 000012
【図１１】
2005352457.tif 000013
【図１２】
2005352457.tif 000014
【図１３】
2005352457.tif 000015
【図１４】
2005352457.tif 000016
【図１５】
2005352457.tif 000017
【図１６】
2005352457.tif 000018
【図１７】
2005352457.tif 000019
【図１８】
2005352457.tif 000020
【図１９】
2005352457.tif 000021