(57)【要約】      （修正有）【課題】電磁波干渉を最小化することと共に安全性を向上させるようにしたプラズマディスプレイパネルの駆動装置及び方法を提供する。【解決手段】お互いに並んで形成される多数の走査電極及び維持電極と、サステイン期間の間走査電極に正極性及び負極性のサステインパルスを交番的に供給するための走査駆動部を備え、維持電極は基底電圧源に接続されていつも基底電位を維持する。 【選択図】図５
2005250489.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査電極と、
前記複数の走査電極と並んで形成されると共に、基底電圧源に接続されて基底電位を維持する複数の維持電極と、
サステイン期間の間、前記複数の走査電極にサステインパルスを供給するための走査駆動部と、前記備えることを特徴とするプラズマディスプレイ装置。
【請求項２】
前記走査駆動部は、
サステイン期間の間、前記複数の走査電極に第１極性及び第２極性のサステインパルスを交番的に供給することを特徴とする、請求項１記載のプラズマディスプレイ装置。
【請求項３】
複数の走査電極と、
前記複数の走査電極と並んで形成されると共に、基底電圧源に接続されて基底電圧を維持する複数の維持電極と、
サステイン期間の間、前記複数の走査電極に第１極性及び第２極性のサステインパルスを交番的に供給するための走査駆動部と、
前記ことを特徴とするプラズマディスプレイ装置。
【請求項４】
前記走査駆動部は、
第１極性のサステインパルスを前記複数の走査電極に供給するための第１スイチング素子と、 
第２極性のサステインパルスを前記複数の走査電極に供給するための第２スイチング素子と、
前記複数の走査電極が基底電位を供給する第３スイチング素子とを含むことを特徴とする、
請求項３記載のプラズマディスプレイ装置。 
【請求項５】
前記走査駆動部は、
前記第１スイッチング素子及び前記第２スイッチング素子と前記複数の走査電極との間に接続され、前記第１極性のサステインパルス及び前記第２極性のサステインパルスを走査電極に交番的に供給するための第４スイチング素子をさらに含むことを特徴とする、請求項４記載のプラズマディスプレイ装置。
【請求項６】
前記第１極性のサステインパルスと前記第２極性のサステインパルスは、互いに逆極性であることを特徴とする、請求項３記載のプラズマディスプレイ装置。 
【請求項７】
前記第１極性のサステインパルスは正極性であり、前記第２極性のサステインパルスは負極性であることを特徴とする、請求項６記載のプラズマディスプレイ装置。 
【請求項８】
前記第１スイチング素子は、前記第１極性サステインパルス電源と前記複数の走査電極との間に配置されることを特徴とする、請求項３記載のプラズマディスプレイ装置。  
【請求項９】
前記第２スイチング素子は、前記第２極性サステインパルス電源と前記複数の走査電極との間に配置されることを特徴とする、請求項３記載のプラズマディスプレイ装置。  
【請求項１０】
前記第３スイチング素子は、基底電圧源と前記複数の走査電極との間に配置されることを特徴とする、請求項３記載のプラズマディスプレイ装置。  
【請求項１１】
前記走査駆動部は、前記第１極性サステインパルスを生成するために、前記第１スイチング素子と前記第３スイチング素子を交番的に選択することを特徴とする、請求項４記載のプラズマディスプレイ装置。
【請求項１２】
前記走査駆動部は、前記第２極性サステインパルスを生成するために前記第２スイチング素子と、前記第３スイチング素子を交番的に選択することを特徴とする、請求項４記載のプラズマディスプレイ装置。
【請求項１３】
多数の走査電極と、
前記複数の走査電極と並んで形成されると共に、基底電圧源に接続されて基底電位を維持する複数の維持電極と、
サステイン期間の間、前記複数の走査電極に互いに違う極性のサステインパルスを交番的に供給するために別途の負極性電圧源を備える走査駆動部と、
を備えることを特徴とするプラズマディスプレイ装置。
【請求項１４】
前記走査駆動部は、
第１極性のサステインパルスを前記多数の走査電極に供給するための第１スイチング素子と、 
第２極性のサステインパルスを前記多数の走査電極に供給するための第２スイチング素子と、
前記多数の走査電極に基底電位を供給する第３スイチング素子と、
を備えることを特徴とする請求項１３記載のプラズマディスプレイ装置。 
【請求項１５】
前記走査駆動部は
前記第１極性のサステインパルス及び前記第２極性のサステインパルスを走査電極に交番的に供給するための第４スイチング素子及び第５スイチング素子をさらに含むことを特徴とする、請求項１４記載のプラズマディスプレイ装置。 
【請求項１６】
前記第１極性のサステインパルスと前記第２極性のサステインパルスとは、逆極性であることを特徴とする、請求項１４記載のプラズマディスプレイ装置。 
【請求項１７】
前記第１極性のサステインパルスは正極性であり、前記第２極性のサステインパルスは負極性であることを特徴とする、請求項１６記載のプラズマディスプレイ装置。 
【請求項１８】
前記第１スイチング素子は、前記第１極性サステインパルス電源と、前記複数の走査電極との間に配置されることを特徴とする、請求項１４記載のプラズマディスプレイ装置。  
【請求項１９】
前記第２スイチング素子は、前記第２極性サステインパルス電源と、前記複数の走査電極の間に配置されることを特徴とする、請求項１４記載のプラズマディスプレイ装置。  
【請求項２０】
前記第３スイチング素子は、基底電圧源と、前記複数の走査電極との間に配置されることを特徴とする、請求項１４記載のプラズマディスプレイ装置。  
【請求項２１】
前記走査駆動部は、前記第１極性サステインパルスを生成するために、前記第１スイチング素子と前記第３スイチング素子とを交番的に選択することを特徴とする、請求項１４記載のプラズマディスプレイ装置。
【請求項２２】
前記走査駆動部は前記第２極性サステインパルスを生成するために、前記第２スイチング素子と前記第３スイチング素子を交番的に選択することを特徴とする、請求項１４記載のプラズマディスプレイ装置。
【請求項２３】
前記走査駆動部は、前記第２極性サステインパルスを生成するために、前記第２スイチング素子と前記第３スイチング素子とを交番的に選択することを特徴とする、請求項１４記載のプラズマディスプレイ装置。
【請求項２４】
前記走査駆動部は、前記第２極性サステインパルスを生成するために、前記第４スイチング素子と前記第５スイチング素子とを交番的に選択することを特徴とする、請求項２２記載のプラズマディスプレイ装置。
【請求項２５】
サーブフィールドのサステイン期間の間、複数の走査電極に、正極性及び負極性のサステインパルスを交番的に印加する段階と、
前記サステイン期間の間、前記複数の走査電極と並んで形成される多数の維持電極に基底電位を供給する段階と、
を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２６】
前記負極性のサステインパルスは、別途の負極性電圧源から印加されることを特徴とする、請求項２５記載のプラズマディスプレイパネルの駆動方法。
【請求項２７】
前記複数の維持電極を基底電圧源に接続して、前記複数の維持電極を基底電位を維持することを特徴とする、請求項２５記載のプラズマディスプレイパネルの駆動方法。
【請求項２８】
前記走査電極にサステインパルスを交番的に印加する段階は、
正極性パルスを印加する段階と、
基底電圧パルスを印加する段階と、
負極性パルスを印加する段階と、
を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２９】
第１走査電極と、
前記第１走査電極に沿って配置され、基底電圧に維持された第１維持電極と、
前記第１走査電極に接続された第１スイッチング素子と、
前記第１スイッチング素子に並列接続された第１ダイオードと、
前記第１スイッチング素子と正極性電圧源との間に接続された第２スイッチング素子と、
前記第１スイッチング素子と負極性電圧源との間に接続された第３スイッチング素子と、
を備えるプラズマディスプレイ装置。
【請求項３０】
サステイン期間において、
前記第２スイッチング素子及び前記第１ダイオードを介して、前記正極性電圧源と前記第１走査電極とを導通させ、
前記第３スイッチング素子及び前記第１スイッチング素子を介して、前記負極性電圧源と前記第１走査電極とを導通させるように、
前記第１乃至第３スイッチング素子を制御するタイミング制御部をさらに備える、
請求項２９に記載のプラズマディスプレイ装置。
【請求項３１】
第２走査電極と、前記第２走査電極に沿って配置され基底電圧に維持された第２維持電極をさらに備え、
前記タイミング制御部は、
アドレス期間において、前記第３スイッチング素子を導通させた状態で、前記第１スイッチング素子を順次導通させて、前記第１走査電極及び前記第２走査電極に順次に正極性電圧源を導通させるように、前記第１及び第３スイッチング素子をさらに制御する、
請求項３１に記載のプラズマディスプレイ装置。
【請求項３２】
前記第１スイッチング素子と基底電圧源との間に接続された第４スイッチング素子をさらに備える、請求項２９に記載のプラズマディスプレイ装置。
【請求項３３】
サステイン期間において、
前記第２スイッチング素子及び前記第１ダイオードを介して、前記正極性電圧源と前記第１走査電極とを導通させ、
前記第４スイッチング素子及び前記第１スイッチング素子を介して、前記基底電圧源と前記第１走査電極とを導通させ、
前記第３スイッチング素子及び前記第１スイッチング素子を介して、前記負極性電圧源と前記第１走査電極とを導通させるように、
前記第１乃至第４スイッチング素子を制御するタイミング制御部をさらに備える、
請求項３２に記載のプラズマディスプレイ装置。
【請求項３４】
第１走査電極と、
前記第１走査電極に沿って配置され、基底電圧に維持された第１維持電極と、
前記第１走査電極に接続された第１スイッチング素子と、
前記第１スイッチング素子に並列接続された第１ダイオードと、
前記第１スイッチング素子と正極性電圧源との間に接続された第２スイッチング素子と、
前記第１スイッチング素子と基底電圧源との間に接続された第３スイッチング素子と、
前記第１走査電極に接続された第４スイッチング素子と、
前記第４スイッチング素子と負極性電圧源との間に接続された第５スイッチング素子と、
を備えるプラズマディスプレイ装置。
【請求項３５】
サステイン期間において、
前記第２スイッチング素子及び前記第１ダイオードを介して、前記正極性電圧源と前記第１走査電極とを導通させ、
前記第３スイッチング素子及び前記第１スイッチング素子を介して、前記基底電圧源と前記第１走査電極とを導通させ、
前記第５スイッチング素子及び前記第４スイッチング素子を介して、前記負極性電圧源と前記第１走査電極とを導通させるように、
前記第１乃至第５スイッチング素子を制御するタイミング制御部をさらに備える、
請求項３３に記載のプラズマディスプレイ装置。
【請求項３６】
第２走査電極と、前記第２走査電極に沿って配置され基底電圧に維持された第２維持電極をさらに備え、
前記タイミング制御部は、
アドレス期間において、前記５スイッチング素子を導通させた状態で、前記第１スイッチング素子を順次導通させて、前記第１走査電極及び前記第２走査電極に順次に正極性電圧源を導通させるように、前記第１及び第５スイッチング素子をさらに制御する、
請求項３５に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動装置及び駆動方法に関し、特に、電磁波干渉を最小化することと共に安全性を向上させるようにしたプラズマディスプレイパネルの駆動装置及び駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル(Plasma Display Panel :以下"PDP"だとする)は、He+Xe、 Ne+XeまたはHe+Xe+Neなどの不活性混合ガスの放電の時発生する１４７nmの紫外線によって蛍光体を発光させることで、文字またはグラフィックを含んだ画像を表示する。このようなPDPは、薄膜化と大型化が容易するだけでなく、最近の技術開発に伴い、大きく向上した画質を提供する。 特に、 ３電極交流面放電型PDPは、放電の時表面に壁電荷が蓄積されて放電によって発生されるスパッタリング（SPUTTERING）から電極を保護するため、低電圧駆動と長寿命の長所を持つ。
【０００３】
図１を参照すれば、 ３電極交流面放電型PDPの放電セルは上部基板１０上に形成された走査電極(Y)及び維持電極(Z)と、下部基板１８上に形成されたアドレス電極(X)を備える。走査電極(Y)と維持電極(Z)それぞれは、透明電極１２Y、１２Zと、透明電極１２Y、１２Zの線幅より小さな線幅を持って透明電極の一側端に形成される金属バス電極１３Y、１３Zとを含む。
【０００４】
透明電極１２Y、１２Zは、通常インジウムティンオキサイド(Indium-Tin-Oxide : IT０)で上部基板１０上に形成される。金属バス電極１３Y、１３は、通常クロム(Cr)などの金属で透明電極１２Y、１２Z上に形成されて抵抗が高い透明電極１２Y、１２Zによる電圧降下を減らす役目をする。
【０００５】
走査電極(Y)と維持電極(Z)が並んで形成された上部基板１０には、上部誘電体層１４と保護膜１６が積層される。 上部誘電体層１４にはプラズマ放電の時発生された壁電荷が蓄積される。 保護膜１６はプラズマ放電の時発生されたスパッタリングによる上部誘電体層１４の損傷を防止することと共に２次電子の放出效率を高めるようになる。保護膜１６は、通常、酸化マグネシウム(MgO)が利用される。
【０００６】
アドレス電極(X)が形成された下部基板１８上には下部誘電体層２２、隔壁２４が形成されている。下部誘電体層２２と隔壁２４表面には、蛍光体層２６が塗布される。
【０００７】
アドレス電極(X)は、走査電極(Y)及び維持電極(Z)と交差される方向に形成される。隔壁２４はアドレス電極(X)と並んで形成されて放電によって生成された紫外線及び可視光が、隣接した放電セルに漏洩することを防止する。 蛍光体層２６は、プラズマ放電の時発生された紫外線によって励起されて赤、緑または青色の中の一つの可視光線を発生する。
【０００８】
上/下部基板１０，１８と、隔壁２４の間に設置された放電空間には不活性混合ガスが注入される。
【０００９】
このようなPDPは画像の階調を具現するために、一のフレームを発光回数が異なる複数のサーブフィールドに分割して時分割駆動する。各サーブフィールドは、前画面を初期化させるための初期化期間と、走査ラインを選択して選択された走査ラインでセルを選択するためのアドレス期間と、放電回数によって階調を具現するサステイン期間とに分けられる。
【００１０】
ここで初期化期間は、上昇ランプ波形が供給されるセットアップ期間と、下降ランプ波形が供給されるセッダウン期間とに分けられる。 例えば２５６階調で画像を表示しようとする場合には、図２のように１/６０秒にあたるフレーム期間(１６．６７ms)は、８個のサーブフィールド(SF１乃至SF８)で分けられる。８個のサーブフィールド(SF１乃至SF８)それぞれは、前述したように初期化期間と、アドレス期間と、サステイン期間とに分けられる。各サーブフィールドの初期化期間とアドレス期間とは各サーブフィールド毎に等しい一方、サステイン期間は各サーブフィールドで２n(n＝０，１，２，３，４，５，６，７)の割合で増加される。
【００１１】
図３は従来のプラズマディスプレイパネルの駆動装置を示す図である。
【００１２】
図３を参照すれば従来のPDPの駆動装置は、パネル３０に設置されたアドレス電極(X1乃至Xm)を駆動するためのアドレス駆動部３２と、パネル３０に設置された走査電極(Y１乃至Yn)を駆動するための走査駆動部３４と、パネル３０に設置された維持電極(Z1乃至Zn)を駆動するための維持駆動部３６と、駆動部３２，３４，３６で駆動電圧を供給するための駆動電圧発生部４０と、駆動部３２，３４，３６で制御信号(SCS1乃至SCS3)を供給するためのタイミング制御部３８を備える。 
【００１３】
駆動電圧発生部４０は、図４のような駆動波形が生成されることができるように色々な駆動電圧を生成してアドレス駆動部３２、走査駆動部３４及び維持駆動部３６に供給する。 例えば、駆動電圧発生部４０は、Vsetup、-Vw, Vr及びVsなどの電圧を生成して走査駆動部３４に供給して Vs電圧を生成して維持駆動部３６に供給する。 そして駆動電圧発生部４０は、Vaの電圧を生成してアドレス駆動部３２に供給する。
【００１４】
タイミング制御部３８は、図４のような駆動波形が生成されることができるように色々なスイチング制御信号を生成してアドレス駆動部３２、走査駆動部３４及び維持駆動部３６に供給する。例えばタイミング制御部３８は、第1スイチング制御信号(SCS1)を生成して走査駆動部３４に供給して、第２スイチング制御信号(SCS２)を生成して維持駆動部３６に供給する。 そしてタイミング制御部３８は、第３スイチング制御信号(SCS３)及びデータクロッククロック(DCLK)をアドレス駆動部３２に供給する。 
【００１５】
アドレス駆動部３２は、タイミング制御部３８から供給されるデータクロッククロック(DCLK)及び第３スイチング制御信号(SCS３)によって制御されながら、外部から供給される映像データ(data)をアドレス電極(X1乃至 Xm)に供給する。  
【００１６】
走査駆動部３４は、タイミング制御部３８から供給される第１スイチング制御信号(SCS１)によって制御されながら、リセットパルス、スキャンパルス(scan)及びサステインパルス(sus)を走査電極(Y１乃至Ym)に供給する。
【００１７】
維持駆動部３６は、タイミング制御部３８から供給される第２スイチング制御信号(SCS２)によって制御されながら、正極性電圧(Vs)、サステインパルス(sus)及び消去パルス(erase)を維持電極(Z1 乃至 Zm)に供給する。 
【００１８】
電極に供給される駆動波形を図４を参照して詳細に説明すれば、先に初期化期間の中セットアップ期間には、すべての走査電極(Y)に上昇ランプ波形(Ramp-up)が共に印加される。この上昇ランプ波形(Ramp-up)によって全画面のセル内には微弱な放電が起きるようになって、セル内に壁電荷が生成される。
【００１９】
セッダウン期間には、上昇ランプ波形(Ramp-up)が供給された後、上昇ランプ波形(Ramp-up)のピーク電圧より低い正極性電圧から降下する下降ランプ波形(Ramp-down)が全走査電極(Y)に共に印加される。下降ランプ波形(Ramp-down)は、セル内に微弱な消去放電を起こすことで、セットアップ放電によって生成された壁電荷及び空間電荷の中で、不要電荷を消去させ、全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させる。
【００２０】
アドレス期間には、負極性スキャンパルス(scan)が走査電極(Y)に順次に印加されることと共に、アドレス電極(X)に正極性のデータパルス(data)が印加される。 このスキャンパルス(scan)とデータパルス(data)の電圧の差と、初期化期間に生成された壁電圧が加わりながら、データパルス(data)が印加されるセル内にはアドレス放電が発生される。 アドレス放電によって選択されたセル内には壁電荷が生成される。
【００２１】
一方、セッダウン期間とアドレス期間の間に、維持電極(Z)には、サステイン電圧レベル(Vs)の正極性直流電圧が供給される。
【００２２】
サステイン期間には、走査電極(Y)と維持電極(Z)に交番的にサステインパルス(sus)が印加される。そして、アドレス放電によって選択されたセルでは、セル内の壁電圧とサステインパルス(sus)とが加わりながら、毎サステインパルス(sus)が印加されるごとに、走査電極(Y)と維持電極(Z)の間に面放電形態でサステイン放電が起きる。最後に、サステイン放電の完了した後には、パルス幅が小さな消去ランプ波形(erase)が維持電極(Z)に供給されて、セル内の壁電荷を消去させる。
【００２３】
このような従来のPDPでサステイン期間の間、走査電極(Y)及び維持電極(Z)は交番的にサステインパルス(sus)を供給受ける。走査電極(Y)にサステインパルス(sus)が供給される時、維持電極(Z)に基底電圧(GND)が供給される一方、維持電極(Y)にサステインパルス(sus)が供給される時、走査電極(Z)に基底電圧(GND)が供給される。すなわち、特定電極(YまたはZ)にサステインパルス(sus)が供給される時、高い電流が流れるため、サステインパルス(sus)が供給されない残り電極は、基底電圧源(GND)に接続されて動作を安定化させるようになる。 しかし、サステイン期間の間、走査電極(Y)及び維持電極(Z)がサステインパルス(sus)及び基底電圧源(GND)に交番的に接続されるために、走査駆動部３４及び維持駆動部３６内部に含まれたスイチング素子のスイチング動作回数が多く、これに従って高いEMIが発生される問題点が発生される。そして従来には走査電極(Y)及び維持電極(Z)が基底電圧(GND)と接続されるために多くのスイチング素子を経由するから(すなわち線路が長くなるから)追加的なノイズが発生される問題点が発生される。 
【００２４】
また、一般的にPDPの動作を安定化させるためには走査電極(Y)及び維持電極(Z)中交互に何れか一つの電極を基底電圧源(GND)に接続して電圧レベルを安定化させなければならない。 実際には、走査電極(Y)及び維持電極(Z)中どの一つの電極が基底電圧源(GND)に接続されれば外部ノイズの流入及び/またはEMIの発生等を最小化することができる。 しかし従来には、走査電極(Y)及び維持電極(Z)に色々な駆動波形を供給するからPDPの安全性を確保すること困難な実情である。
【００２５】
そして従来には走査駆動部３４及び維持駆動部３６は走査電極(Y)及び維持電極(Z)それぞれにプッシュプル型(push-pull)に接続されるスイチング素子を備える。このようにプッシュプル型でスイチング素子が接続されれば多くのスイチング素子が必要になって製造費用が高くなることとともに、漏洩電流等が発生される問題点がある。 
【発明の開示】
【発明が解決しようとする課題】
【００２６】
本発明の目的は電磁波干渉を最小化することとともに安全性を向上させるようにしたプラズマディスプレイパネルの駆動装置及び方法を提供するのである。 
【課題を解決するための手段】
【００２７】
本発明のプラズマディスプレイパネルの駆動装置はお互いに並んで形成される多数の走査電極及び維持電極とサステイン期間の間走査電極で正極性及び負極性のサステインパルスを交番的に供給するための走査駆動部を備えて維持電極は基底電圧源に接続されていつも基底電位を維持する。 
【００２８】
前記走査駆動部は正極性のサステイン電圧源と走査電極の間に設置される第１スイチング素子と負極性のサステイン電圧源と走査電極の間に設置される第２スイチング素子と基底電圧源と走査電極の間に設置される第３スイチング素子と第１乃至第３スイチング素子の共通端子と走査電極の間に竝列でそれぞれ設置される第４スイチング素子及びダイオードらを備える。
【００２９】
前記第１スイチング素子がターン-オンすると正極性サステイン電圧源の電圧が第１スイチング素子及びダイオードを経由して正極性のサステインパルスとして走査電極に供給される。 
【００３０】
前記正極性のサステインパルスが供給された後第３スイチング素子及び第４スイチング素子がターン-オンされると共に負極性のサステインパルスが供給された後第３スイチング素子がターン-オンされて走査電極で基底電圧源の電圧が供給される。 
【００３１】
前記走査駆動部は正極性のサステイン電圧源と走査電極の間に設置される第1スイチング素子と負極性のサステイン電圧源と走査電極の間に設置される第２スイチング素子と基底電圧源と走査電極の間に設置される第３スイチング素子と第２スイチング素子と走査電極の間にそれぞれ設置される第４スイチング素子らと、第1スイチング素子及び第３スイチング素子の共通端子と走査電極の間に竝列でそれぞれ設置される第５スイチング素子及びダイオードらを備える。
【００３２】
前記第１スイチング素子がターン-オンされると正極性サステイン電圧源の電圧が第１スイチング素子及びダイオードを経由して正極性のサステインパルスとして走査電極に供給される。
【００３３】
前記第２スイチング素子及び第４スイチング素子がターン-オンされると負極性のサステインパルスが走査電極に供給される。 
【００３４】
前記正極性のサステインパルスが供給された後第３スイチング素子及び第５スイチング素子がターン-オンされると共に負極性のサステインパルスが供給された後第３スイチング素子がターン-オされて走査電極に基底電圧源の電圧が供給される。 
【００３５】
本発明のプラズマディスプレイパネルの駆動方法はサーブフィールドのサステイン期間の間走査電極に正極性及び負極性のサステインパルスが交番的に供給される段階とソスピルド期間の間ン走査電極と並んで形成される維持電極に基底電位が供給される段階を含む。
【発明の効果】
【００３６】
本発明では維持電極がいつも基底電圧を維持するから外部のイズ流入及びEMI発生などを最小化することができる。 また、本発明では維持電極がいつも基底電圧を維持するから、すなわち電流の流れ経路が短縮されるから追加的なノイズの発生抑制等プラズマディスプレイパネルの安全性を確保することができる。
【発明を実施するための最良の形態】
【００３７】
以下本発明の実施形態らを添付した図面に基づいて詳細に説明する。
【００３８】
図5は、本発明の実施形態によるプラズマディスプレイパネルの駆動装置を示す図である。
【００３９】
図5を参照すれば、本発明の実施形態によるPDPの駆動装置は、パネル５０に設置されたアドレス電極(X1乃至Xm)を駆動するためのアドレス駆動部５２と、パネル５０に設置された走査電極(Y1乃至Yn)を駆動するための走査駆動部５４と、駆動部５２，５４に駆動電圧を供給するための駆動電圧発生部５８と、駆動部５２、５４に制御信号(SCS1、 SCS2)を供給するためのタイミング制御部５６とを備える。ここでパネル５０に設置された維持電極(Z1乃至Zn)は、基底電圧源(GND)に接続される。(すなわち、維持駆動部が省略される)
駆動電圧発生部５８は、所定の駆動波形が生成されることができるように、複数の駆動電圧を生成して、アドレス駆動部５２及び走査駆動部５４に供給する。 
【００４０】
タイミング制御部５６は、所定の駆動波形が生成されることができるように、複数のスイチング制御信号を生成してアドレス駆動部５２及び走査駆動部５４に供給する。 例えばタイミング制御部５６は、第１スイチング制御信号(SCS１)を生成して走査駆動部５４に供給する。 そしてタイミング制御部５６は、第２スイチング制御信号(SCS2)及びデータクロック(DCLK)を生成してアドレス駆動部５２に供給する。 
【００４１】
アドレス駆動部５２は、タイミング制御部５６から供給されるデータクロック(DCLK)及び第２スイチング制御信号(SCS2)によって制御されながら、外部から供給される映像データ(data)をアドレス電極(X1乃至Xm)に供給する。
【００４２】
走査駆動部５４は、タイミング制御部５６から供給される第１スイチング制御信号(SCS１)によって制御されながらリセットパルス、スキャンパルス、負極性及び正極性のサステインパルスを走査電極(Y1乃至Ym)に供給する。ここで走査駆動部５４は、常に基底電圧(GND)を供給受ける維持電極(Z1乃至Zn)と走査電極（Y1乃至Ym）との間でサステイン放電を起こすために、走査電極(Y1乃至Ym)に負極性及び正極性に交番されるサステインパルスを供給する。  
【００４３】
図６は、図５に示した走査駆動部を詳細に示す図である。
【００４４】
図6に示したのように、走査駆動部５４は、駆動電圧供給部６０と、走査電極(Y1乃至Ym)それぞれと接続されるように設置される第４スィッチ(S４)を備える。第４スィッチ(S４)は、駆動電圧供給部６０と走査電極(Y)の間に設置されて、駆動電圧供給部６０からの駆動電圧を走査電極(Y)に供給する。ここで第４スィッチ(S４)は、オープンドレーン(open drain)方式に接続される。  
【００４５】
この時、本発明によるスィッチはMOS TR、FET、IGBT、SCRなどによって具現が可能である。第４スィッチ(S４)がオープンドレーン方式に接続されれば走査電極(Y1乃至Yn)の間に漏洩電流などが発生されることを防止することができる。また、第４スィッチ(S４)は、それぞれの走査電極(Y)ごとに一つずつ設置されるから、走査駆動部５４に実装される部品数を最小化することができる。そして、駆動電圧供給部６０と走査電極(Y)の間にはそれぞれの第４スィッチ(S４)と並列に接続される第４ダイオード(D４)がさらに設置される。(ここで第４ダイオード(D4)は第４スィッチ(S４)の内部ダイオードまたは追加的に設置される外部ダイオードの何れで有っても良い。) 第４ダイオード(D４)は、駆動電圧供給部６０からの駆動電圧を走査電極(Y)で供給すると共に、走査電極(Y)からの駆動電圧が駆動電圧供給部６０に供給されることを防止するように設置される。即ち、走査電極Yから駆動電圧供給部６０に電流が逆流することを防止する。
【００４６】
駆動電圧供給部６０は、正極性のサステイン電圧源(+Vs)と第４スィッチ(S４)の間に接続される第1スィッチ(S１)と、負極性のサステイン電圧源(-Vs)と第４スィッチ(S４)の間に接続される第２スィッチ(S２)と、基底電圧源(GND)と第４スィッチ(S４)の間に接続される第３スィッチ(S３)とを備える。 第１スィッチ(S１)乃至第３スィッチ(S３)は、タイミング制御部５６の制御によってターン-オン及びターン-オフされる。
【００４７】
図７は、図６に示したスイチングのタイミング図に対応して、走査電極に供給されるサステインパルスを示す図である。
【００４８】
図７を参照して、走査駆動部５４からサステインパルスが供給される過程を詳細に説明する。図示されたのように、本発明のサステイン期間の間、維持電極(Z)は基底電位(GND)に維持して、走査電極(Y)には、正極性サステインパルス(sus+)及び負極性サステインパルス(sus-)を交番的に供給する(実際には、正極性及び負極性の電圧(+Vs、-Vs)の間には基底電圧(GND)が所定時間供給される) 。そして、先立つアドレス期間に選択されたセル内の壁電圧と、正極性または負極性のサステインパルス(sus+、sus-)の電圧値が加わりながら、毎サステインパルス(sus+、 sus-)が印加されるごとに、走査電極(Y)と維持電極(Z)との間に面放電形態でサステイン放電が起きるようになる。 
【００４９】
これを詳細に説明すれば、先に正極性サステインパルス(sus+)が供給される時、第1スィッチ(S１)がターン-オンされる。 第１スィッチ(S１)がターン-オンされると、正極性サステイン電圧源(+Vs)の電圧が第１スィッチ(S１)及び第４ダイオード(D4)を経由して走査電極(Y1乃至Yn)に供給される。 この時走査電極(Y1乃至Yn)には、正極性のサステインパルス(sus+)が供給される。
【００５０】
走査電極(Y1乃至Yn)に正極性のサステインパルス(sus+)が供給された後、第３スィッチ(S３)及び第４スィッチ(S４)がターン-オンされる。 第３スィッチ(S３)がターン-オンされると、基底電圧源(GND)の電圧が第３スィッチ(S３)及び第４スィッチ(S４)を経由して走査電極(Y１乃至Yn)に供給される。
【００５１】
走査電極(Y１乃至Yn)に基底電圧(GND)が供給された後、第３スィッチ(S３)がターン-オフされる共に、第２スィッチ(S２)がターン-オンされる。第２スィッチ(S２)がターン-オンされると、負極性サステイン電圧源(-Vs)の電圧が第２スィッチ(S２)及び第４スィッチ(S４)を経由して走査電極(Y１乃至Yn)に供給される。 この時、走査電極(Y1乃至Yn)には、負極性のサステインパルス(sus-)が供給される。 
【００５２】
走査電極(Y1乃至Yn)に負極性のサステインパルス(sus-)が供給された後、第３スィッチ(S３)がターン-オンされると共に、第２スィッチ(S２)及び第４スィッチ(S４)がターン-オフされる。第３スィッチ(S３)オンされると、第３スィッチ(S３)及び第４ダイオード(D４)を経由して走査電極(Y1乃至Yn)に基底電圧(GND)が供給される。実際に本発明では、このような過程を繰り返しながら走査電極(Y1乃至Yn)に正極性または負極性のサステインパルス(sus+, sus-)を交番的に供給する。 
【００５３】
一方、アドレス期間には、第２スィッチ(S２)がターン-オン状態を維持する。そして、第２スィッチ(S２)がターン-オン状態を維持する状態で、第４スィッチ(S４)が順にターン-オンされながら、各走査電極(Y)に順にスキャンパルス(scan)を供給するようになる。      
【００５４】
この時、アドレス駆動部５２は、スキャンパルス(scan)に同期されるデータパルスをデータライン(X1乃至Xm)に供給する。 
【００５５】
このような本発明では、維持電極(Z)は常に(ひとつのサーブフィールド期間の間)基底電圧源(GND)の電圧を供給受ける。 このように維持電極(Z)が常に基底電圧源(GND)の供給を受ければ、外部ノイズの流入及び/またはEMIの発生等を最小化することができ、これに従ってPDPの安全性をより向上させることができる。 
【００５６】
そして本発明では、維持電極(Z)は常に基底電圧源(GND)に接続されるから、従来のような維持駆動部を省略することができ、これに従って、維持駆動部の駆動によって生成されるEMIなどの発生を防止することができる。 そして本発明では、維持電極(Z)が直接的に基底電圧源(GND)に接続されるから、ノイズの追加発生を抑制することができる。また本発明では、それぞれの走査電極(Y)に一つのスイチング素子(S４)だけがオフドレーン方式に接続されるから、部品数を最小化して製造費用を節減することと共に電極間漏洩電流が発生することを防止することができる。 
【００５７】
一方、本発明では、走査駆動部５４は様々な形態で構成されることができる。例えば本発明の走査駆動部５４は、図８のように構成されることができる。
【００５８】
図８を参照すれば、本発明の走査駆動部５４は、駆動電圧供給部６４と、走査電極(Y1乃至Ym)それぞれと接続されるように設置される第４スィッチ(S４)及び第５スィッチ(S５)を備える。
【００５９】
駆動電圧供給部６４は、正極性のサステイン電圧源(+Vs)に接続される第１スィッチ(S１)と、基底電圧源(GND)に接続される第３スィッチと、負極性のサステイン電圧源(-Vs)に接続される第２スィッチ(S２)とを備える。第１スィッチ(S１)乃至第３スィッチ(S３)は、タイミング制御部５６の制御によってターン-オン及びターン-オフされる。 
【００６０】
第４スィッチ(S４)は、第２スィッチ(S２)と走査電極(Y１乃至Ym)間にそれぞれ設置されて、タイミング制御部５６の制御によってターン-オン及びターン-オフされる。 第５スィッチ(S５)は、第１及び第３スィッチS１、S３の共通端子と、走査電極(Y１乃至Ym)との間にそれぞれ設置されて、タイミング制御部５６の制御によってターン-オン及びターン-オフされる。ここで、第４スィッチ(S４)は、第４ダイオード(D４)と並列に接続され、第５スィッチ(S５)は、第５ダイオード(D５)と並列に接続される。 第４ダイオード(D４)及び第５ダイオード(D５)は、走査電極(Y１)からの駆動電圧が駆動電圧供給部６４に供給されることができないように設置される。
【００６１】
このような走査駆動部５４からサステインパルスが供給される過程を図９を参照して詳細に説明する。
【００６２】
図９を参照すれば、先に第１スィッチ(S１)がターン-オンされる。第1スィッチ(S１)がターン-オンされると、正極性サステイン電圧源(+Vs)の電圧が第１スィッチ(S１)及び第５ダイオード(D５)を経由して走査電極(Y１乃至Yn)に供給される。この時走査電極(Y１乃至Yn)では正極性のサステインパルス(sus+)が供給される。 
【００６３】
走査電極(Y1乃至Yn)で正極性のサステインパルス(sus+)が供給された後、第１スィッチ(S１)がターン-オフされると共に、第３スィッチ(S３)及び第５スィッチ(S５)がターン-オンされる。第３スィッチ(S３)及び第５スィッチ(S５)がターン-オンされると、基底電圧源(GND)の電圧が第３スィッチ(S３)及び第５スィッチ(S５)を経由して走査電極(Y1乃至Yn)に供給される。 
【００６４】
走査電極(Y1乃至Yn)に基底電圧(GND)が供給された後、第３及び第５スィッチ(S３、S５)がターン-オフされると共に、第２及び第４スィッチ(S２,S４)がターン-オンされる。第２及び第４スィッチ(S２,S４)がターン-オンされると、負極性サステイン電圧源(-Vs)の電圧が第２スィッチ(S２)及び第４スィッチ(S４)を経由して走査電極(Y1乃至Yn)に供給される。この時、走査電極(Y1乃至Yn)では、負極性サステインパルス(sus-)が供給される。
【００６５】
走査電極(Y1乃至Yn)に負極性のサステインパルス(sus-)が供給された後、第２及び第４スィッチ(S２,S４)がターン-オフされると共に、第３スィッチ(S３)がターン-オンされる。 第３スィッチ(S３)がターン-オンされると、第３スィッチ(S３)及び第５ダイオード(D５)を経由して、走査電極(Y1乃至Yn)に基底電圧(GND)が供給される。実際には、本発明ではこのような過程を繰り返しながら走査電極(Y1乃至Yn)に正極性または負極性のサステインパルス(sus+,sus-)を交番的に供給する。 
【００６６】
一方、アドレス期間には第２スィッチ(S２)がターン-オン状態を維持する。そして、第２スィッチ(S２)がターン-オン状態を維持する状態で、第４スィッチ(S４)が順にターン-オンされ、順次的なスキャンパルス(scan)を走査電極(Y)で供給するようになる。この時、アドレス駆動部５２では、スキャンパルス(scan)に同期されるデータパルスをデータライン(X1乃至Xm)に供給する。 
【００６７】
このような本発明では、維持電極(Z)は常に(ひとつのサーブフィールド期間の間)基底電圧源(GND)の電圧を供給受ける。このように、維持電極(Z)に常に基底電圧源(GND)が供給されれば、外部ノイズの流入及び/またはEMIの発生等を最小化することができ、これに従ってPDPの安全性をより向上さてることができる。 
【００６８】
そして本発明では、維持電極(Z)は常に基底電圧源(GND)に接続されるから、従来のような維持駆動部が省略されることができ、これに従って維持駆動部の駆動によって生成されるEMIなどの発生を防止することができる。そして本発明では、維持電極(Z)が直接的に基底電圧源(GND)に接続されるからノイズの追加発生を抑制することができる。  
【図面の簡単な説明】
【００６９】
【図１】従来の３電極交流面放電型プラズマディスプレイパネルの放電セル構造を示す斜視図。
【図２】プラズマディスプレイパネルのひとつフレームを示す図。
【図３】従来のプラズマディスプレイパネルの駆動装置を示す図。
【図４】従来のプラズマディスプレイパネルの駆動方法を示す波形図。
【図５】本発明の実施形態によるプラズマディスプレイパネルの駆動装置を示す図。
【図６】図5に示した走査駆動部を詳細に示す図。
【図７】図6に示したスイチングらのタイミング図に対応して走査電極に供給されるサステインパルスを図。
【図８】図5に示した走査駆動部の他の実施形態を詳細に示す図。
【図９】図8に示したスイチングらのタイミング図に対応して走査電極に供給されるサステインパルスを示す図である。
【図１】
2005250489.tif 000003
【図６】
2005250489.tif 000004
【図７】
2005250489.tif 000005
【図８】
2005250489.tif 000006
【図９】
2005250489.tif 000007
【図２】
2005250489.tif 000008
【図３】
2005250489.tif 000009
【図４】
2005250489.tif 000010
【図５】
2005250489.tif 000011