(57)【要約】【課題】半導体ウェハの両面ポリッシングを安定化させ、ひいては、プロセス変動により生じる歩留り損失を低減する。【解決手段】半導体ウェハの表面および裏面を、回転するポリッシング定盤の間で同時にポリッシングすることによって半導体ウェハを製造する方法であって、半導体ウェハを回転円板の切欠内に配置し、所定のジオメトリの軌道上に保持し、回転円板が所定の回転円板厚さを有しており、半導体ウェハがポリッシング前に受け入れ時厚さを有しており、ポリッシング後に最終厚さを有している形式の方法において、ポリッシング工程のポリッシング時間をデータから算出し、これらのデータは、半導体ウェハの受け入れ時厚さ、回転円板厚さ、このポリッシング工程に先行する最後のポリッシング工程の際にポリッシングされた半導体ウェハの受け入れ時厚さ、最終厚さ、平坦度である。【選択図】図１
2005217410.tif 000002
【特許請求の範囲】
【請求項１】
所定のポリッシング時間をかけて行うポリッシング工程中に、半導体ウェハの表面および裏面をポリッシングゾルを供給しながら、回転するポリッシング定盤の間で同時にポリッシングすることによって半導体ウェハを製造する方法であって、半導体ウェハを回転円板の切欠内に配置し、所定のジオメトリの軌道上に保持し、回転円板が所定の回転円板厚さを有しており、半導体ウェハがポリッシング前に受け入れ時厚さを有しており、ポリッシング後に最終厚さを有している形式の方法において、
ポリッシング工程のポリッシング時間をデータから算出し、これらのデータは、半導体ウェハの受け入れ時厚さ、回転円板厚さ、このポリッシング工程に先行する最後のポリッシング工程の際にポリッシングされた半導体ウェハの受け入れ時厚さ、最終厚さ、平坦度であることを特徴とする、半導体ウェハを製造する方法。
【請求項２】
平坦度をｄｎｌ３５値として計算に入れる、請求項１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体工業のための、特に０．１３μｍに等しいまたはそれより小さい線幅を有する電子素子を製造するための、扁平な半導体ウェハを製造するための方法に関する。
【背景技術】
【０００２】
特に０．１３μｍに等しいまたはそれより小さい線幅を有する電子素子を製造するために適した半導体ウェハは、多数の特別な特性を有していなければならない。特に重要な特性は、半導体ウェハのジオメトリである。この場合、ジオメトリとは特に、半導体ウェハの側面の平坦性および扁平平行性を意味する。平坦性を表す規格パラメータの部分は、平坦性に関する潜在的な外乱影響の横方向の広がりにより分類される。これに関して、一般的にグローバルな平坦度（半導体ウェハの直径の範囲の横方向の広がり／理想的な扁平面に対する鉛直方向の偏差）と、ローカルな平坦度（ｃｍ範囲の横方向の広がり／１００−ｎｍの範囲の鉛直方向の効果）と、ナノトポグラフィー（横方向のｍｍ範囲／鉛直方向の１０−ｎｍ範囲）と、表面の粗さ（横方向のμｍ範囲／鉛直方向のサブｎｍ範囲）とが区別される。
【０００３】
半導体ウェハの最終的な平坦性は、通常、ポリッシングプロセスで形成される。半導体ウェハの平坦度を改善するために、半導体ウェハの表面と裏面とを同時にポリッシングするための装置と方法とが提供され、発展させられている。このような両面ポリッシングは例えば米国特許第３６９１６９４号明細書に記載されている。欧州特許第２０８３１５号明細書に記載の両面ポリッシングの構成によれば、半導体ウェハは、適当に設計された切欠を備えた金属またはプラスチックから成る回転円板において、２つの回転する、研磨布が貼られたポリッシング定盤の間をポリッシングゾルのあるところで、機械パラメータおよびプロセスパラメータにより予め決められた軌道上で移動され、これによりポリッシングされる（英語の文献では回転円板は「キャリヤ＝carrier」または「テンプレート＝template」と称されるので、以降「キャリヤ」と記載する）。両面ポリッシングの際に適用される圧着力をキャリヤではなくて、ポリッシングすべき半導体ウェハに有利に作用させるために、従来技術により両面ポリッシングされる半導体ウェハの最終厚さは、使用されるキャリヤの厚さよりも著しく厚い。米国特許第６４５８６８８号明細書には、キャリヤの厚さ、半導体ウェハの厚さ、ポリッシングにより生ぜしめられる材料損失を考慮した方法が記載されている。これにより特に扁平な半導体ウェハが得られ、そのローカルなジオメトリ値は、必要な閾値より低く、半導体ウェハの縁部領域においては、半導体ウェハの中央領域とはそれほど変わらない。
【特許文献１】米国特許第３６９１６９４号明細書
【特許文献２】欧州特許第２０８３１５号明細書
【特許文献３】米国特許第６４５８６８８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、半導体ウェハの両面ポリッシングを安定化させ、ひいては、プロセス変動により生じる歩留り損失を低減することである。
【課題を解決するための手段】
【０００５】
この課題を解決するために本発明の方法では、所定のポリッシング時間をかけて行うポリッシング工程中に、半導体ウェハの表面および裏面をポリッシングゾルを供給しながら、回転するポリッシング定盤の間で同時にポリッシングすることによって半導体ウェハを製造する方法であって、半導体ウェハを回転円板の切欠内に配置し、所定のジオメトリの軌道上に保持し、回転円板が所定の回転円板厚さを有しており、半導体ウェハがポリッシング前に受け入れ時厚さを有しており、ポリッシング後に最終厚さを有している形式の方法において、ポリッシング工程のポリッシング時間をデータから算出し、これらのデータは、半導体ウェハの受け入れ時厚さ、回転円板厚さ、このポリッシング工程に先行する最後のポリッシング工程の際にポリッシングされた半導体ウェハの受け入れ時厚さ、最終厚さ、平坦度であるようにした。
【発明の効果】
【０００６】
本発明の主要な特徴は、現行のポリッシング工程のポリッシング時間を、先行して行われるポリッシング工程の経過で規定し、この場合、先行して行われるポリッシング工程および現行のポリッシング工程の開始時のキャリヤの厚さ、先行して行われるポリッシング工程でポリッシングされた半導体ウェハの受け入れ時厚さおよび最終厚さ、ポリッシングが行われた後の半導体ウェハのジオメトリ値が重要である。各ポリッシング工程が規定された同じポリッシング時間で行われる同様の形式の方法と比較して、本発明の方法では、所定の平坦性を備えた半導体ウェハの歩留りは著しく高い。
【０００７】
この方法の出発生産物は、結晶、例えばシリコンから成る切断されかつ円形に研削加工された単結晶から切断されかつ表面および／または裏面が１つのラッピング・表面研削ステップを用いて加工された半導体ウェハである。同様に半導体ウェハのエッジを一連のプロセスにおける適当な個所で適当に成形された研削盤を用いてラウンディングし、場合によってはポリッシングすることができる。さらに、半導体ウェハの表面を研削ステップの後でエッチングすることができる。
【０００８】
この方法の最終生産物は、０．１３μｍに等しいまたはそれより小さい線幅を有する半導体素子プロセスのための出発材料として半導体ウェハに対する要求に十分でありかつ歩留りが改善されることにより、従来技術により製造された半導体ウェハよりもその製造コストに関して優れている両面ポリッシングされた半導体ウェハである。
【０００９】
基本的に、本発明の方法において使用されるキャリヤは、いずれの材料から製作されていても良い。鋼または繊維強化プラスチックから成るキャリヤは有利であり、ステンレス加工されたクロム鋼から成るキャリヤは特別有利である。
【００１０】
ポリッシングすべき半導体ウェハの受け入れ時厚さは、半導体ウェハがシリコンから成る場合は、キャリヤ厚さより２０〜２００μｍだけ大きく、その際３０〜７０μｍの範囲が特別有利であり、かつポリッシングされるウェハの最終厚さは有利にはキャリヤ厚さより２〜２０μｍだけ大きく、その際５〜１５μｍの範囲が特別有利である。ポリッシングステップによる材料除去は５〜１００μｍ、有利には１０〜６０μｍであり、かつ特別有利には２０〜５０μｍである。
【００１１】
半導体ウェハはポリッシングの終了後、場合により付着しているポリッシングゾルによって洗浄されかつ乾燥されかつ引き続いて市販の、例えば容量的または光学的に動作するジオメトリ測定装置においてその平坦性に関して測量することができる。
【００１２】
本発明による方法は、有利には、シリコン、シリコン／ゲルマニウム、シリコン窒化物、ガリウムヒ化物から成る半導体ウェハおよび別のいわゆるＩＩＩ−Ｖ半導体の製造のために使用される。例えばチョクラルスキー法またはゾーン引き上げ法により結晶化された、単結晶の形態におけるシリコンが特に有利である。
【００１３】
半導体ウェハは、有利には２００ｍｍ、３００ｍｍ、４００ｍｍおよび４５０ｍｍの直径を有しかつ数百μｍ〜数ｃｍ、有利には４００μｍ〜１２００μｍの厚さを有している。均質な材料から成る半導体ウェハを製造することの他に、本発明は勿論、ＳＯＩ（silicon-on-insulator）のような多層に構成された半導体基板またはいわゆるボンデド・ウェハを製造するためにも使用することができる。
【発明を実施するための最良の形態】
【００１４】
方法の詳しい説明は、両面ポリッシングにより研磨するシリコンウェハの例に基づき行う。シリコンウェハは他のウェハとともに、規定のポリッシング時間かけて行われる米国特許第６４５８６８８号明細書に記載の方法のポリッシング工程中にポリッシングされ、この場合、ポリッシング時間は有利には自動的に算出される。算出のためには、使用されるキャリヤの厚さや、最後に行われたポリッシング工程により研磨された半導体ウェハの初期厚さおよび最終厚さといったデータが考慮される。さらに付加的に、この半導体ウェハで測定された、半導体ウェハの平坦性を示す値が計算に入れられる。有利には、この値は、グローバルな平坦性を簡単に表すｄｎｌ３５値である。最初のポリッシング工程のポリッシング時間は、このような形式の計算なしに、例えば試験結果に基づき行われる。次のポリッシング工程のポリッシング時間を算出する際には、有利には以下の有利な例に基づき行われる。
【００１５】
例：
ポリッシング時間を自動的に設定するマスタコンピュータは、ポリッシング時間を算出するために以下のデータＡ〜Ｇを使用する。Ａ〜Ｇとは以下の通りである。
【００１６】
Ａ  先行して行われるポリッシング工程の開始時の半導体ウェハの厚さ
Ｂ  先行して行われるポリッシング工程の終了時の半導体ウェハの厚さ
Ｃ  先行して行われるポリッシング工程のポリッシング時間
Ｄ  先行して行われるポリッシング工程の開始時のキャリヤの厚さ
Ｅ  先行して行われるポリッシング工程中にポリッシングされた半導体ウェハで測定されたｄｎｌ３５値
Ｆ  現行のポリッシング工程の開始時の半導体ウェハの厚さ
Ｇ  現行のポリッシング工程の開始時のキャリヤの厚さ
ポリッシング時間の計算に入れられる平坦性の考察に関して、マスタコンピュータは修正ファクタＫを使用する。このファクタＫは、測定されたｄｎｌ３５値（Ｅ）に基づき、次のような値である。
【００１７】
ｄｎｌ３５値＞０．７μｍならば、Ｋ＝＋１μｍ
ｄｎｌ３５値が０．５〜０．７ならば、Ｋ＝＋０．５μｍ
ｄｎｌ３５値が、０．１５〜０．５ならば、Ｋ＝０（最適範囲）
ｄｎｌ３５値が０．０５〜０．１５ならば、Ｋ＝−０．５μｍ
ｄｎｌ３５値が＜０．０５ならば、Ｋ＝−１μｍ
現行のポリッシング工程のポリッシング時間の算出は以下の式で行われる。この場合、アルファベットは上述した通りのものである。
【００１８】
ポリッシング時間＝[Ｆ−Ｇ−｛（Ｂ−Ｄ）＋Ｋ｝]  ／  [（Ａ−Ｂ）  ／  Ｃ]
これにより、キャリヤの厚さと半導体ウェハの初期厚さの不変性を仮定すると特に以下のような結果となる。
【００１９】
ｄｎｌ３５値が、最適範囲よりも高すぎる（ポジティブな）場合は、ポリッシング工程のポリッシング時間を、先行して行われるポリッシング工程のポリッシング時間よりも減じなければならない。ｄｎｌ３５値が、最適範囲よりも低すぎるまたはネガティブである場合は、ポリッシング時間を延長しなければならない。ｄｎｌ３５値が最適範囲にある場合は、ポリッシング時間を維持しなければならない。
【００２０】
ｄｎｌ３５値は、半導体ウェハの縁部領域および中央における所定の選択された個所での半導体ウェハの厚さの異なる測定の結果である。この個所は図面に符号で示されている。点２〜５で示された４つの個所は、隣接する点に対してそれぞれ９０°ずらされていて、半導体ウェハの縁部領域で全周にわたって分配されている。偶数の点および奇数の点がそれぞれ互いに向かい合っている。点１は、半導体ウェハの中央における個所を示している。ｄｎｌ３５値は、次のように算出される。
【００２１】
ｄｎｌ３５値＝（厚さ３−厚さ５）／２−厚さ１
この場合、厚さとこれに続く符号により、図示の点により表される一個所における半導体ウェハの厚さが規定される。
【図面の簡単な説明】
【００２２】
【図１】半導体ウェハを示す平面図である
【符号の説明】
【００２３】
１，２，３，４，５  点
【図１】
2005217410.tif 000003