(57)【要約】【課題】  簡略化した工程で製造できる高精度のマスクを使用してウェハ上に所望のパターンを形成する半導体装置の製造方法を提供する。【解決手段】  石英ガラス基板１の主面上に相対的に幅の狭い溝パターン５ａと溝パターン５ａより幅の広い溝パターン５ｂとを形成し、相対的に幅の広い溝パターン５ｂ内には、例えばレジスト膜からなる遮光膜６を形成する。このマスクの具体的な製造方法は、石英ガラス基板１上にレジスト膜を塗布した後、露光・現像処理をすることによりパターニングする。そしてパターニングしたレジスト膜をマスクにして石英ガラス基板１に溝パターン５ａ、５ｂを形成する（ドライエッチング）。続いて、パターニングしたレジスト膜を除去した後、新たなレジスト膜を塗布する。そして、パターニングすることにより溝パターン５ｂ内にだけ遮光膜６を形成する。【選択図】  図２
2005352180.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された感光膜に、フォトマスクを使用して所定のパターンを露光する工程を含む半導体装置の製造方法であって、
前記フォトマスクは、
（ａ）ブランクスに形成された複数の溝パターンと、
（ｂ）前記複数の溝パターンのうち、一部の溝パターン内に形成された遮光膜とを有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法であって、
前記複数の溝パターンには、第１の幅を有する第１溝パターンと前記第１の幅より広い第２の幅を有する第２溝パターンがあり、
前記遮光膜は、前記第２溝パターン内に形成されていることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法であって、
前記遮光膜は、有機感光性樹脂膜から形成されていることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法であって、
前記遮光膜は、電子線で感光するレジスト膜から形成されていることを特徴とする半導体装置の製造方法。
【請求項５】
請求項２記載の半導体装置の製造方法であって、
前記遮光膜の幅は、前記第２溝パターンの幅よりも狭いことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法であって、
前記フォトマスクには、電界効果トランジスタのゲート電極用パターンが形成されていることを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法であって、
前記ゲート電極用パターンは、第１の幅を有する第１溝パターンと前記第１の幅より広く、内部に遮光膜が形成された第２溝パターンを含み、
前記第２溝パターンは、ゲート電極のうちプラグと接続する部分を形成するためのパターンであることを特徴とする半導体装置の製造方法。
【請求項８】
半導体基板上に形成された感光膜に、フォトマスクを使用して所定のパターンを露光する工程を含む半導体装置の製造方法であって、
前記フォトマスクは、
（ａ）ブランクス上に第１レジスト膜を形成する工程と、
（ｂ）前記第１レジスト膜をパターニングする工程と、
（ｃ）パターニングした前記第１レジスト膜をマスクにして前記ブランクスに幅の異なる複数の溝パターンを形成する工程と、
（ｄ）パターニングした前記第１レジスト膜を除去する工程と、
（ｅ）前記（ｄ）工程後、前記ブランクス上に第２レジスト膜を形成する工程と、
（ｆ）前記ブランクスに形成された幅の異なる前記複数の溝パターンのうち、相対的に幅の広い溝パターン内にだけ前記第２レジスト膜が残るようにパターニングする工程とを経ることにより形成されていることを特徴とする半導体装置の製造方法。
【請求項９】
請求項８記載の半導体装置の製造方法であって、
前記（ｃ）工程は、前記ブランクスに第１の幅の第１溝パターンと前記第１の幅より広い第２溝パターンとを形成し、
前記（ｆ）工程は、前記第２溝パターン内にだけ前記第２レジスト膜を形成することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法であって、
前記（ｆ）工程は、前記第２溝パターン内に前記第２溝パターンの幅より狭い幅の前記第２レジスト膜を形成し、
前記フォトマスクは、さらに、
（ｇ）前記（ｆ）工程後、前記第２レジスト膜が軟化する温度以上で前記フォトマスクに熱処理を加える工程を経ることにより形成されていることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項８記載の半導体装置の製造方法であって、
前記第２レジスト膜は、ネガ型のレジスト膜であることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項８記載の半導体装置の製造方法であって、
前記（ｂ）工程は、電子線を使用して前記第１レジスト膜をパターニングし、
前記（ｆ）工程は、電子線を使用して前記第２レジスト膜をパターニングすることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法であって、
前記（ａ）工程は、前記第１レジスト膜上に第１導電性膜を形成し、
前記（ｅ）工程は、前記第２レジスト膜上に第２導電性膜を形成することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３記載の半導体装置の製造方法であって、
前記第１導電性膜および前記第２導電性膜は、水溶性有機膜から形成されていることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法であって、
前記（ｂ）工程は、前記第１レジスト膜の現像処理を行ない、この現像処理によって前記第１導電性膜を除去し、
前記（ｆ）工程は、前記第２レジスト膜の現像処理を行ない、この現像処理によって前記第２導電性膜を除去することを特徴とする半導体装置の製造方法。
【請求項１６】
請求項８記載の半導体装置の製造方法であって、
前記（ｆ）工程は、波長が２３０ｎｍ以上の紫外線を使用して前記第２レジスト膜のパターニングをすることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６記載の半導体装置の製造方法であって、
前記（ｆ）工程は、波長が３６５ｎｍのｉ線を使用して前記第２レジスト膜のパターニングをすることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項８記載の半導体装置の製造方法であって、
前記第２レジスト膜には、光吸収材または光遮蔽材が添加されていることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項８記載の半導体装置の製造方法であって、
前記フォトマスクは、さらに、
（ｇ）前記（ｆ）工程後、前記フォトマスク使用時の露光光照射に対する前記第２レジスト膜の耐性を向上させるハードニング処理を行う工程を経ることにより形成されていることを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１９記載の半導体装置の製造方法であって、
前記（ｇ）工程は、前記ハードニング処理として熱処理を施すか、あるいは紫外線を照射することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、半導体装置の製造工程において、半導体ウェハ（以下、単にウェハという）にフォトマスク（以下、単にマスクという）を用いて所定のパターンを転写するフォトリソグラフィ技術に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体装置の製造においては、微細パターンをウェハ上に形成する方法として、フォトリソグラフィ技術が用いられている。このフォトリソグラフィ技術では、マスク上に形成されているパターンを、縮小投影光学系を介してウェハ上に繰り返し転写する、いわゆる光学式投影露光技術が主流となっている。
【０００３】
光学式投影露光技術におけるウェハ上での解像度Ｒは、一般にＲ＝ｋ×λ／ＮＡで示される。ここで、ｋはレジスト材料やプロセスに依存する定数、λは露光光の波長、ＮＡは投影露光用レンズの開口数である。解像度Ｒの関係式から分かるように、ウェハ上に形成するパターンの微細化に伴って、より短波長の光源を使用した投影露光技術が必要とされることがわかる。例えば、照明光源として、水銀ランプのｉ線（λ＝３６５ｎｍ）、ＫｒＦエキシマレーザ（λ＝２４８ｎｍ）またはＡｒＦエキシマレーザ（λ＝１９３ｎｍ）を使用した投影露光装置によって、半導体装置の製造が行われている。更なる微細化を実現するためには、より短波長の照明光源が必要となり、例えばＦ2エキシマレーザ（λ＝１５７ｎｍ）の採用が検討されている。
【０００４】
一方、投影露光技術で使用されるマスクは、照明光（露光光）に対して透明な石英ガラス基板（ブランクス）上に遮光膜としてクロム膜などからなる遮光パターンを形成した構造をしているものがあるが、転写するパターンの微細化に対応して、位相シフトマスクやハーフトーンマスクなどの位相情報を含んだマスクも多く用いられている。このような位相情報を含んだマスクは、今後適用が増大すると思われる。
【０００５】
位相シフトマスクでは、隣り合うパターンを透過する光に位相差を与えるための加工をマスク上で行っている。現在、主流として行われている方法は、クロム膜からなるパターンを形成した後、クロム膜の形成されていないパターン領域が露出している石英ガラス基板を、透過光の位相が反転する程度掘り込んで、隣り合う透明パターンを通過する光の位相が反転するように調整するものである。
【０００６】
ここで、位相シフトマスクを用いた技術として、特開平１１−０７２９０２号公報（特許文献１）には、クオーツ基板のシフタ配置領域に深さの異なる複数の溝を形成し、これらの溝内に同一の半透明性材料からなるアテニュエイティド位相シフタを埋め込むことにより、光近接効果を高精度に補正して、パターンの解像度を向上する技術が記載されている。
【０００７】
また、特開２０００−０１０２５６号公報（特許文献２）には、以下に示す技術が記載されている。すなわち、透光性基板に大小の凹部（溝）を形成し、これらの凹部内に半透明膜を形成する。そして、半透明膜の膜厚を変えることにより、小さな凹部と大きな凹部のエッジ部分に照射した光は透過し、大きな凹部の中央部分に照射した光は透過しないようにする。これにより、ウェハ上に形成されたレジスト膜に所望のパターンを転写する技術が記載されている。
【０００８】
ところで、近年、相対的にサイズの大きなパターンの形成にはクロム膜などの遮光膜を使用するが、微細パターンの形成にはクロム膜などの遮光膜を使用せず、透明な位相シフタでパターンを形成する方法が注目されている。この方法は、相対的に微細なパターンにクロム膜を使用しないことから、ＣＰＬ（Cr-less  Phase-shift  Lithography）と呼ばれている（例えば、非特許文献１参照）。
【特許文献１】特開平１１−０７２９０２号公報（第３頁、図１）
【特許文献２】特開２０００−０１０２５６号公報（第４頁、図１）
【非特許文献１】W.Conley, et. Al, "Application of CPL reticle technology for the 65- and 50-nm node" Proc. SPIE Vol. 5040, pp. 392 (2003)
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記したＣＰＬ技術において、透明な位相シフタを用いている微細パターンでは、パターンのエッジ部分での位相反転効果により、遮光部として機能する。ところが、サイズの大きいパターンにも透明な位相シフタを使用すると、パターンのエッジ部分は遮光部となるが、中央部分は位相の反転した透過光が相殺されないため、遮光部として機能しない。したがって、所望のパターンの形成が困難であり、サイズの大きなパターンの部分には、クロム膜などによる遮光膜を形成する構造となっている。
【００１０】
以下に、このクロムレス位相シフトマスクの製造方法について説明する。まず、主面上にクロム膜が形成された石英ガラス基板を用意する。そして、クロム膜上にポジ型の第１電子線感応レジスト膜を塗布した後、溝パターンの形成領域に電子線を照射する。続いて、現像処理をすることにより、電子線を照射した領域が開口部となるパターンを形成する。
【００１１】
次に、開口部の底部に露出したクロム膜をドライエッチングで除去した後（第１のドライエッチング工程）、さらに、クロム膜をドライエッチングすることにより露出した石英ガラス基板を、所定の深さだけ掘り込み溝パターンを形成する（第２のドライエッチング工程）。この溝パターンの形成もドライエッチングが使用される。なお、この溝パターンの掘り込み量は、位相反転効果が得られる深さにする。
【００１２】
続いて、パターニングしたポジ型の第１電子線感応レジスト膜を除去した後、パターニングしたクロム膜上および溝パターン上に、新たなネガ型の第２電子線感応レジスト膜を塗布する。そして、相対的にサイズの大きなパターン（太いパターン）を形成する領域に電子線を照射する。次に、通常の現像処理をすることにより、第２電子線感応レジスト膜にサイズの大きなパターンを形成する。このサイズの大きなパターンの石英ガラス基板に占める面積は極わずかであり、大部分の第２電子線感応レジスト膜は除去され、除去された領域に下層にあるクロム膜が露出する。
【００１３】
続いて、ドライエッチングにより露出したクロム膜を除去して（第３のドライエッチング工程）、クロム膜よりなるサイズの大きなパターンを形成する。そして、パターニングした第２電子線感応レジスト膜を除去することにより、位相シフト効果を有する微細な溝パターンと、クロム膜よりなるサイズの大きなパターンの混在したクロムレス位相シフトマスクを形成することができる。
【００１４】
以上述べた工程では、ドライエッチング工程が３回必要であり、マスクの製造工程が複雑になるとともに、ドライエッチング工程で発生した異物によるマスクの欠陥が問題となる。特に、上述した第３のエッチング工程では、クロム膜の大部分をエッチングする必要があり、異物に起因したマスクの欠陥の発生が問題となりやすい。
【００１５】
また、上記した工程において、微細な溝パターンとサイズの大きなパターンとは、別の電子線描画で形成されている。したがって、微細な溝パターンとサイズの大きなパターンとの相対的な位置ずれが生じやすい問題点がある。
【００１６】
本発明の目的は、簡略化した工程で製造できる高精度のマスクを使用してウェハ上に所望のパターンを形成する半導体装置の製造方法を提供することにある。
【００１７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１９】
本発明による半導体装置の製造方法は、半導体基板上に形成された感光膜に、フォトマスクを使用して所定のパターンを露光する工程を含む半導体装置の製造方法であって、前記フォトマスクは、（ａ）ブランクスに形成された複数の溝パターンと、（ｂ）前記複数の溝パターンのうち、一部の溝パターン内に形成された遮光膜とを有することを特徴とするものである。
【発明の効果】
【００２０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２１】
簡略化した工程で製造できるマスクを使用してウェハ上に所望のパターンを形成することができる。
【発明を実施するための最良の形態】
【００２２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２３】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００２４】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００２５】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２６】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２７】
また、図面においては、断面図でなくても分かり易くするため、ハッチングを付す場合がある。
【００２８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２９】
（実施の形態１）
図１は、本実施の形態１におけるマスクの一例を示す平面図であり、図２は、図１のＡ−Ａ線で切断した断面図である。図１に示すように、本実施の形態１におけるマスクは、石英ガラス基板１（ブランクス）に溝パターン（第１溝パターン）５ａおよび溝パターン（第２溝パターン）５ｂが形成されており、溝パターン５ｂには遮光膜６が形成されている。
【００３０】
図２に示すように、溝パターン５ａは相対的に狭い溝より形成されており、溝パターン５ｂは相対的に広い溝より形成されている。そして、相対的に広い溝パターン５ｂにだけ、遮光膜６が形成されている。相対的に狭い溝パターン５ａは、ウェハ上に微細パターンを転写するためのものであり、相対的に広い溝パターン５ｂは、ウェハ上にサイズの大きなパターンを転写するためのものである。
【００３１】
これらの溝パターン５ａおよび溝パターン５ｂは、マスクにおいて遮光領域としての役割を有する。すなわち、石英ガラス基板１に溝パターン５ａ、５ｂを形成することにより、石英ガラス基板１の溝のない領域を透過してきた露光光と溝内を透過してきた露光光とが互いに打ち消し合い、溝パターン５ａ、５ｂが遮光領域となる。つまり、溝パターン５ａ、５ｂの深さは、溝のない領域を透過してきた露光光の光路長と溝内を透過してきた露光光の光路長とが１８０度の位相分だけずれるように決定されており、これにより、溝のない領域を透過してきた露光光と溝内を透過してきた露光光とが互いに打ち消し合うようになっている。
【００３２】
ここで、溝パターンの幅とその溝パターンで得られる光強度分布の関係および溝パターンの幅と形成されるレジスト膜のパターンの関係を図３〜図６に示す。図３は、溝パターンの幅が０．０５μｍの場合における光強度分布を示したものである。図３において、横軸はＸ軸方向の座標を示しており、縦軸は、照射光に対する透過光の光強度比（相対値）を示したものである。図３を見てわかるように、黒領域で示したものが溝パターンであり、この溝パターンの幅が０．０５μｍであることがわかる。このとき、光強度比を見てみると溝パターン下では、光強度比が約０．２となっており、溝パターン以外の光強度比に比べて低くなっている。したがって、溝パターンの幅が０．０５μｍの場合、溝パターン下における光強度比の低下によって、遮光特性が良好になることがわかる。
【００３３】
図４は、溝パターンの幅が０．０５μｍの場合に形成されるレジスト膜のパターンを示したものである。図４において、横軸はＸ軸方向の座標を示しており、縦軸はレジスト膜の高さを示している。図４を見てわかるように、レジスト膜において、幅が約０．０５μｍで高さが約０．２μｍの良好なパターンが形成されていることがわかる。これは、マスクに使用した溝パターンの遮光特性が良好であることに起因するものである。すなわち、溝パターンの幅が０．０５μｍと微細な場合では溝パターンによる遮光特性が良好であるため、レジスト膜のパターニングも良好となる。
【００３４】
これに対し、図５は溝パターンの幅が０．２μｍの場合における光強度分布を示したものである。図５において、横軸はＸ軸方向の座標を示しており、縦軸は光強度比（相対値）を示したものである。図５を見てわかるように、溝のエッジ部分において、位相反転効果による光強度比の低下が生じているが、溝パターンの中央部では、透過光強度が大きくなっている。具体的に、溝パターンのエッジ部分においては約０．３の光強度比であるが、溝パターンの中央部においては、光強度比が上昇し約０．５になっている。
【００３５】
このように、溝パターンの幅が０．２μｍと比較的大きい場合、溝パターンのエッジ部分では、溝のない領域を透過してきた露光光と溝内を透過してきた露光光とが互いに打ち消し合うが、溝パターンの中央部では、溝のない領域を透過してきた露光光の光強度が小さくなる一方、溝内を透過してきた露光光の光強度が大きくなる。このため、打ち消されずに残る露光光の光強度比が大きくなり、溝パターンの遮光特性が悪くなることがわかる。
【００３６】
図６は、溝パターンの幅が０．２μｍの場合に形成されるレジスト膜のパターンを示したものである。図６において、横軸はＸ軸方向の座標を示しており、縦軸はレジスト膜の高さを示している。図６を見てわかるように、中央部でレジスト膜が消失し、良好なパターンが形成されていないことがわかる。すなわち、幅が０．２μｍの溝パターンをマスクに使用することによって、断面が一つの略長方形状をしたパターンのレジスト膜を形成するはずであったが、溝パターンの中央部における遮光特性が悪いため透過光の光強度が大きくなってしまう。このため、レジストパターンの中央部においてレジスト膜が現像処理で消失してしまい、中央部で分離した二つのパターンが形成されてしまうことがわかる。
【００３７】
このように、溝パターンによって透過する露光光を遮光する場合、微細なパターンを形成する場合は問題ないが、ある程度サイズの大きなパターンを形成する場合には中央部において遮光特性が悪くなり正常にレジスト膜のパターンを形成することができないことがわかる。
【００３８】
このため、従来では、微細なパターンの形成には位相シフト効果の得られる溝パターンを使用するが、サイズの大きなパターンでは溝パターンを形成せずにクロム膜を使用して遮光パターンを形成している。しかし、このようなマスクにおいては、上述したように、製造工程において、ドライエッチングを３回も行わなければならず、製造工程が複雑になるとともに、ドライエッチングによって異物が発生しマスクの欠陥が生じやすい。また、溝パターンとクロム膜による遮光パターンとを別々の電子線描画で形成しているため、溝パターンとクロム膜による遮光パターンの間で相対的な位置ずれが生じやすい。
【００３９】
そこで、図１および図２に示すように、本実施の形態１では、微細なパターンとサイズの大きなパターンの両方を形成するため、マスクにそれぞれに対応した幅の溝パターン５ａ、５ｂを形成するとともに、幅の広い溝パターン５ｂ内にレジスト膜６ａよりなる遮光膜６を形成している。すなわち、サイズの大きなパターンを形成するために幅の広い溝パターン５ｂを形成するが、溝パターン５ｂの中央部における遮光特性を確保するため、溝パターン５ｂ内に遮光膜６を形成している。
【００４０】
これにより、微細パターンの形成には溝全体で位相シフト効果の得られる溝パターン５ａを使用することにより、良好な微細パターンを形成することができるとともに、サイズの大きなパターンの形成には溝パターン５ｂに遮光膜６を埋め込んだパターンを使用することにより、良好なパターンを形成することができる。
【００４１】
また、遮光膜６を埋め込んだ溝パターン５ｂにおいて、エッジ部分は溝パターン５ｂによって決定されるので、埋め込まれた遮光膜６の位置ずれの影響や遮光膜６のサイズの影響を小さくすることができる。
【００４２】
遮光膜６は、露光光を遮光する性質を有することが必要であり、例えば有機感光性樹脂膜を使用することができる。この有機感光性樹脂膜としては、例えば電子線で感光するレジスト膜がある。遮光膜６の露光光に対する遮光特性としては、例えば、露光光の遮光膜に対する透過率が０．１％以下となることが必要である。
【００４３】
以上述べたように、本実施の形態１におけるマスクは、微細パターンを形成するために石英ガラス基板１を掘り込んだ溝パターン５ａと、サイズの大きなパターンを形成するために石英ガラス基板１を掘り込んだ幅の広い溝パターン５ｂと、この溝パターン５ｂを埋め込む遮光膜６とを備える構造をしている。さらに、マスクには、素子パターン形成領域の周辺にある遮光パターン８ａや露光装置とマスクのアライメントのためのマークパターン８ｂやその他露光に必要なアクセサリパターンが形成されるが、これらのパターンも遮光膜を埋め込んだ溝パターンから形成されている。
【００４４】
なお、素子を形成するためのパターン以外のパターンにおいて、露光光とは異なる光の遮光特性が必要な場合や、検出光の透過率が高くパターンの検出が困難な場合は、その光に対して遮光特性を有する吸光剤などを遮光膜に添加したり、パターンの形状をその光学系の解像限界以下の短冊状に構成して遮光特性を得る必要がある。すなわち、溝パターンに埋め込む遮光膜は、露光光に対して遮光特性を有することが必要であるが、露光装置とマスクとのアライメントのために使用されるマークパターンなどの素子形成パターン以外のパターンにおいては、露光光と異なる種類の光が使用されることがある。したがって、素子形成パターン以外のパターンにおいては、露光光と異なる種類の光に対して充分な遮光特性を得ることが必要となるのである。
【００４５】
次に、マスクに形成された溝パターン５ｂとこの溝パターン５ｂ内に形成された遮光膜６との間の位置ずれが、ウェハへの転写寸法に与える影響について説明する。図７は、石英ガラス基板１に形成された溝パターン５ｂとこの溝パターン５ｂ内に形成された遮光膜６とに相対的な位置ずれがある場合を示した図である。図７において、溝パターン５ｂと遮光膜６との相対的な位置ずれ量をＰ１としている。
【００４６】
図８は、図７で示した溝パターン５ｂと遮光膜６との間に相対的な位置ずれがある場合、この位置ずれ量Ｐ１がウェハへの転写寸法に与える影響を示したグラフである。図８において、横軸はウェハにパターンを転写するときに使用する露光装置の縮小倍率が１／４の場合における遮光膜６の位置ずれ量Ｐ１（ｎｍ）を示したものであり、縦軸は、ウェハに転写されるパターン寸法の変動量（ｎｍ）を示したものである。図８を見てわかるように、遮光膜６の位置ずれ量Ｐ１が増加するとともにウェハに転写されるパターン寸法の変動量も増加し、特に遮光膜６の位置ずれ量Ｐ１が約８０ｎｍを超えるとウェハに転写されるパターン寸法の変動量も急激に増加していることがわかる。
【００４７】
ここで、遮光膜６は、電子線描画装置によるパターニングにより形成されるが、通常使用している電子線露光装置の位置合わせ精度は、約３０ｎｍ前後である。したがって、遮光膜６の位置ずれ量Ｐ１は、電子線露光装置の合わせ精度を考慮すると約３０ｎｍ前後となる。このとき、図８からウェハに転写されるパターン寸法の変動量は、約２ｎｍ程度であり、ウェハへ転写されるパターン寸法に与える影響はわずかであることがわかる。すなわち、遮光膜６の位置ずれ量Ｐ１が電子線露光装置の合わせ精度程度の場合、大きな問題はないことがわかる。
【００４８】
次に、溝パターン５ｂ内に形成する遮光膜６のパターン寸法の変動がウェハへの転写寸法に与える影響について説明する。図９は、石英ガラス基板１に溝パターン５ｂを形成し、この溝パターン５ｂ内に遮光膜６を形成した場合の溝パターン５ｂの幅Ｌ１と遮光膜６の幅Ｌ２とを示したものである。図１０は、遮光膜６の幅Ｌ２が溝パターン５ｂの幅Ｌ１と等しい場合を初期値として、遮光膜６の幅Ｌ２を溝パターンの幅Ｌ１より小さくしていったときのウェハへの転写寸法の変動量を示したグラフである。図１０に示すグラフによって、本実施の形態１におけるマスクを露光装置で使用する際に、例えばレジスト膜からなる遮光膜６が劣化する現象を評価することができる。すなわち、レジスト膜からなる遮光膜は有機物であり、マスク使用時の強力な紫外線照射下で、遮光膜６は空気中の酸素と反応して分解する。このため、レジスト膜よりなる遮光膜６の幅Ｌ２が減少する。したがって、遮光膜６の幅Ｌ２が初期寸法から減少した場合におけるウェハへの転写寸法の変動量を調べることにより、遮光膜６の劣化の影響を評価することができる。
【００４９】
図１０に示すように、遮光膜６の幅Ｌ２が溝パターン５ｂの幅Ｌ１と等しく７６０ｎｍである場合を、転写寸法の変動量の基準（変動量０）とする。このとき、遮光膜６の幅Ｌ２が７６０ｎｍから約４０ｎｍ減少して約７２０ｎｍになったとしても、ウェハへの転写寸法の変動量は、約１．５ｎｍ程度である。したがって、遮光膜６の劣化による幅Ｌ２の減少が生じても、転写寸法への影響は問題ないレベルであることがわかる。
【００５０】
次に、本実施の形態１におけるマスクでは、微細パターンの形成に溝パターン５ａを使用し、サイズの大きなパターンの形成に遮光膜６を埋め込んだ溝パターン５ｂを使用しているが、溝パターン５ａを使用して転写パターンを形成する場合と遮光膜６を埋め込んだ溝パターン５ｂを使用して転写パターンを形成する場合の境界について説明する。すなわち、転写パターンの寸法がどの程度であれば位相シフト効果が得られる溝パターン５ａを使用すればよいのか、あるいは転写パターンの寸法がどの程度以上であれば遮光膜６を埋め込んだ溝パターン５ｂを使用するのがよいかを評価した。
【００５１】
転写に使用した条件を以下に示す。まず、露光光は波長が１９３ｎｍのＡｒＦエキシマレーザを使用し、光学系のレンズの開口度は０．７、照明形状は輪帯状で、σ比率は０．８５／０．５７、転写するレジスト膜の膜厚は０．２μｍとした。
【００５２】
図１１は、溝パターン５ａの幅（ウェハ上の換算値）とウェハ上に転写されるパターンの幅との関係を示したグラフである。図１１において、三角印は露光量が３０（ｍＪ／ｃｍ2）の場合を示しており、四角印は露光量が４０（ｍＪ／ｃｍ2）の場合、円形印は露光量が５０（ｍＪ／ｃｍ2）の場合を示している。
【００５３】
図１１を見てわかるように、露光量が５０（ｍＪ／ｃｍ2）の場合、溝パターン５ａの幅を約０．０６（μｍ）から約０．０９（μｍ）まで大きくしていくと、それに伴って、転写パターンの寸法も約０．０５（μｍ）から約０．０８（μｍ）まで大きくなっている。したがって、溝パターン５ａの幅がウェハ上の換算値で０．０９（μｍ）までは、正常に転写パターンを形成できることがわかる。しかし、溝パターン５ａの幅を０．０９（μｍ）以上に大きくすると、転写パターンの幅は増加せずに減少する。このため、溝パターン５ａの幅を０．０９（μｍ）以上にする場合、正常に転写パターンを形成することができないことがわかる。
【００５４】
同様に、露光量が４０（ｍＪ／ｃｍ2）の場合も溝パターン５ａの幅が約０．０９（μｍ）までは正常に転写パターンが形成されるが、溝パターン５ａの幅が約０．０９（μｍ）より大きくなると、転写パターンの幅は増加せずに減少するため、正常に転写パターンが形成されないことがわかる。
【００５５】
露光量が３０（ｍＪ／ｃｍ2）の場合、溝パターン５ａの幅を約０．０５（μｍ）から約０．０７５（μｍ）まで大きくしていくと、それに伴って、転写パターンの寸法も約０．０６（μｍ）から約０．１０（μｍ）まで大きくなっている。したがって、溝パターン５ａの幅がウェハ上の換算値で０．０７５（μｍ）までは、正常に転写パターンを形成できることがわかる。しかし、溝パターン５ａの幅が０．０７５（μｍ）よりも大きくなるにつれて、転写パターンの幅が減少することはないが、溝パターン５ａの幅の増加に対して、転写パターンの幅は僅かにしか増加しない。このため、溝パターン５ａの幅が約０．０７５（μｍ）より大きくなると、正常に転写パターンが形成できないことがわかる。したがって、露光量が３０（ｍＪ／ｃｍ2）の場合、溝パターン５ａで正常に転写できるパターンの幅は０．１０（μｍ）以下であることがわかる。
【００５６】
次に、図１２は、遮光膜６を埋め込んだ溝パターン５ｂの幅（ウェハ上の換算値）とウェハ上に転写されるパターンの幅との関係を示したグラフである。図１２を見てわかるように、露光量が、３０（ｍＪ／ｃｍ2）、４０（ｍＪ／ｃｍ2）および５０（ｍＪ／ｃｍ2）のいずれの場合も、遮光膜６を埋め込んだ溝パターン５ｂの幅が増加するに伴って、転写されるパターンの幅も増加している。したがって、遮光膜６を埋め込んだ溝パターン５ｂでは、正常に転写パターンが形成されることがわかる。
【００５７】
以上より、例えば露光量が３０（ｍＪ／ｃｍ2）の場合、幅が０．１（μｍ）までの転写パターンを形成する際には、マスクとして溝パターン５ａを使用し、幅が０．１（μｍ）以上の転写パターンを形成する際には、マスクとして遮光膜６を埋め込んだ溝パターン５ｂを使用すればよいことになる。
【００５８】
次に、本実施の形態１におけるマスクの製造方法について、図面を参照しながら説明する。
【００５９】
図１３および図１３のＡ−Ａ線で切断した断面を表す図１４に示すように、まず石英ガラス基板１上にポジ型で電子線に感応するレジスト膜（第１レジスト膜）２を塗布し、このレジスト膜２上に導電膜（第１導電性膜）３を形成する。この導電膜３は、後述する電子線描画時の電子線による帯電を防止するために形成される。
【００６０】
続いて、図１５および図１５のＡ−Ａ線で切断した断面を表す図１６に示すように、所望のパターン部４ａ、４ｂに電子線を照射した（電子線描画）後、現像処理をすることにより、パターン部４ａ、４ｂを開口したレジスト膜２を形成する。なお、パターン部４ａの幅は相対的に狭く、パターン部４ｂの幅は相対的に広くなっている。
【００６１】
ここで、現像処理の際、レジスト膜２上に形成されている導電膜３は除去される。すなわち、導電膜３は、例えば、水溶性の有機膜などからなり、現像液によって除去される。具体的に、導電膜３は、例えばエスペーサ（昭和電工社製）やアクアセーブ（三菱レーヨン社製）などが使用される。
【００６２】
また、導電膜３は、電子線を照射する電子線描画装置のアースと電気的に接続されており、レジスト膜２に電子線を照射する際に、レジスト膜２が帯電することを防止できる。このため、レジスト膜２のパターン形状の異常やパターンの位置ずれなどの不具合を防止することができる。
【００６３】
次に、図１７に示すように、パターン部４ａ、４ｂを開口したレジスト膜２をマスクにして、石英ガラス基板１の露出部分を所定の深さだけ掘り込み、溝パターン５ａ、５ｂを形成する。この溝パターン５ａ、５ｂは、例えばドライエッチングにより形成することができる。この溝パターン５ａ、５ｂの深さは位相反転効果が得られる深さになっており、例えば、露光光として波長が１９３ｎｍのＡｒＦエキシマレーザを使用する場合には、溝パターン５ａ、５ｂの深さは例えば１９０ｎｍとなる。また、露光光として波長が２４８ｎｍのＫｒＦエキシマレーザを使用する場合には、溝パターン５ａ、５ｂの深さは、例えば２４５ｎｍとなる。
【００６４】
なお、溝パターン５ａ、５ｂはそれぞれレジスト膜２に形成されたパターン部４ａ、４ｂに対応して形成されているので、溝パターン５ａの幅は相対的に狭く、溝パターン５ｂの幅は相対的に広くなっている。
【００６５】
続いて、パターニングしたレジスト膜２を除去することにより、図１８および図１８のＡ−Ａ線で切断した断面を表す図１９に示すように、石英ガラス基板１に溝パターン５ａ、５ｂを形成した位相シフトマスクを形成することができる。
【００６６】
しかし、この位相シフトマスクに形成された幅の広い溝パターン５ｂによっては、幅が広いため遮光特性が充分ではなく正常な転写パターンを形成できない。このため、本実施の形態１では、以下に示す工程により、溝パターン５ｂ内に遮光膜となるレジスト膜（第２レジスト膜）６ａを形成している。つまり、図２０および図２０のＡ−Ａ線で切断した断面を表す図２１に示すように、溝パターン５ａ、５ｂを形成した石英ガラス基板１上に、レジスト膜６ａを形成する。
【００６７】
レジスト膜６ａは、例えばスピンコート法などを使用することにより石英ガラス基板１上に形成される。このレジスト膜６ａは、例えば、ＫｒＦエキシマレーザ、ＡｒＦエキシマレーザまたはＦ2レーザなどのような露光光を吸収する性質を有するとともに、電子線に感応する性質を有することが必要である。つまり、レジスト膜６ａは、溝パターン５ｂ内に形成され、マスク使用時の露光光を遮光する特性を有することが必要であり、かつ、マスクを形成する際、レジスト膜６ａのパターニングは例えば電子線によって行われるため、電子線に感応する性質を有することが必要となるからである。
【００６８】
具体的に、レジスト膜６ａとしてノボラック系レジスト膜を例えば２００ｎｍの膜厚で形成したが、これに限らない。例えば、レジスト膜６ａとしては、α−メチルスチレンとα−クロロアクリル酸の共重合体、ノボラック樹脂とキノンジアジド、ノボラック樹脂とポリメチルペンテン−１−スルホン、クロロメチル化ポリスチレンなどを主成分とするもの、ナフトール化フェノール樹脂やナフトール−ノボラック樹脂、ナフトールアクリレート樹脂、アントラセン付加−ノボラック樹脂を主成分とするものでもよい。また、例えば、ポリビニルフェノール樹脂などのようなフェノール樹脂やノボラック樹脂にインヒビタおよび酸発生剤を混合した、いわゆる化学増幅型レジスト膜を使用することもできる。
【００６９】
上述したレジスト膜６ａの材料は、波長２００ｎｍ以下の真空紫外線を遮光するものを対象にしたが、これに限定されない。例えば、波長２４８ｎｍのＫｒＦエキシマレーザを遮光する場合、レジスト膜６ａとして別の材料を使用するか、またはレジスト膜６ａに光吸収材や光遮蔽材を添加すればよい。
【００７０】
なお、レジスト膜６ａの材料としては、投影露光装置の光源に対して遮光特性をもつとともに、マスク製造工程で使用されるパターン描画装置の光源、例えば、電子線に感応する特性を有していれば、上述した材料に限定されるものではなく、種々変更可能である。また、膜厚も上述した２００ｎｍに限定されない。
【００７１】
続いて、石英ガラス基板１上にレジスト膜６ａを形成した後、このレジスト膜６ａ上に導電膜（第２導電性膜）７を形成する。導電膜７は、後述する電子線描画時の電子線による帯電を防止するために形成されるものであり、例えば、上述した導電膜３と同様に水溶性の有機膜などから形成されている。
【００７２】
次に、レジスト膜６ａの所定領域に電子線を照射した後、現像処理をすることにより、図１および図１のＡ−Ａ線で切断した断面を表す図２に示すように、相対的に幅の広い溝パターン５ｂの内部にだけ遮光膜６（レジスト膜６ａ）が残るようにする。このとき行われる現像処理により、導電膜７は除去される。
【００７３】
レジスト膜６ａのパターニングは、溝パターン５ｂに位置を合わせて行うため、あわせ余裕をとってレジスト膜６ａのパターニングをする。したがって、溝パターン５ｂに埋め込まれるレジスト膜６ａの幅は溝パターン５ｂよりも小さくなっている。
【００７４】
なお、マスクの周辺部（素子パターン形成領域の外側）は投影露光装置に対する接触部となるので、レジスト膜６ａが除去されるようにし、機械的衝撃によるレジスト膜６ａの剥離や削れなどに起因する異物の発生を防止している。
【００７５】
ここで、レジスト膜６ａとして例えばネガ型のレジスト膜を使用することにより、マスクをＱ−ＴＡＴ（Quick  Turn  Around  Time）で作成することができる。すなわち、素子パターン形成領域の外側にレジスト膜６ａを残しておくと、上述したように異物の発生の原因となるので、素子パターン形成領域の外側にあるレジスト膜６ａを除去する必要がある。ここで、レジスト膜６ａをポジ型のレジスト膜とすると、電子線で描画した領域が現像処理で除去されるので、素子形成パターン領域の外側にある大半の領域に対しても電子線で描画しなければならず時間がかかる。これに対し、レジスト膜６ａとしてネガ型のレジスト膜を使用すれば、電子線で描画しない領域は現像処理で除去されるので、マスクの主面内において、相対的に面積の小さい領域（パターン形成領域）だけ電子線による描画をすればよい。このため、描画面積を小さくすることができ、描画時間を短縮できる。
【００７６】
また、溝パターン５ｂ内にだけレジスト膜６ａを残す処理を行った後、いわゆるレジスト膜のハードニング処理をしてもよい。ハードニング処理は、例えば熱処理を付加する工程や紫外線を強力に照射する工程によって実施することができる。このハードニング処理をすることにより、マスク使用時の露光光照射に対するレジスト膜６ａの耐性を向上させることができる。
【００７７】
このようにして、相対的に狭い幅の溝パターン５ａと相対的に広い幅の溝パターン５ｂを形成し、溝パターン５ｂの内部にだけレジスト膜６ａよりなる遮光膜６を形成した本実施の形態１におけるマスクを形成することができる。
【００７８】
本実施の形態１におけるマスクの製造方法によれば、石英ガラス基板１に溝パターン５ａ、５ｂを形成する工程にだけドライエッチング工程を使用するので、従来のマスクの製造方法に比べてドライエッチング工程を削減することができる。つまり、従来のマスクのように溝パターンとクロム膜からなる遮光パターンを形成する場合には、ドライエッチング工程が３回必要であったが、本実施の形態１では、ドライエッチング工程を１回だけ使用するだけで済む。
【００７９】
したがって、本実施の形態１では、マスクの製造工程を簡略化することができるとともに、ドライエッチング工程で発生する異物に起因したマスクの欠陥を抑制することができる。また、マスクの製造工程を簡略化することができるので、ＴＡＴ（Turn  Around  Time）を短縮でき、さらには歩留まり向上を図ることができる。
【００８０】
また、従来のマスクでは溝パターンとクロム膜による遮光パターンとを別々の電子線描画で形成しているため、溝パターンとクロム膜による遮光パターンの間で相対的な位置ずれが生じやすかったが、本実施の形態では、１回の電子線描画で相対的に狭い幅の溝パターン５ａと相対的に広い幅の溝パターン５ｂを形成しているので、溝パターン５ａと溝パターン５ｂとの間の相対的な位置ずれを防止することができる。
【００８１】
なお、本実施の形態１で作製したマスクにおいては、溝パターン５ｂ内に形成されたレジスト膜６ａの酸化防止を目的として、マスクのパターン形成面を窒素ガス（Ｎ2）などの不活性ガス雰囲気中に置いておくことが有効である。
【００８２】
また、溝パターン５ｂ内にだけレジスト膜６ａを形成するためのパターニングは、上述した電子線による描画方法に限らず、例えば２３０ｎｍ以上の紫外線（例えばｉ線（波長３６５ｎｍ））によりレジスト膜６ａのパターニングをすることも可能である。
【００８３】
本願発明の趣旨は、Ｃｒレス位相シフトマスクの実用的なマスク構造を提供するものである。したがって、マスク使用時に照射する露光光の対象波長や、レジスト膜６ａの材料およびマスク基板材料は他のものを使用してもよい。また、本実施の形態１では遮光膜６としてレジスト膜６ａを使用したがこれに限らず、遮光性を有する膜であるならばレジスト膜６ａ以外の材料を使用してもよい。
【００８４】
次に、本実施の形態１におけるマスクを使用する投影露光装置（スキャナ）について図面を参照しながら説明する。
【００８５】
図２２は、スキャナ１０の一例を示している。スキャナ１０は、例えば縮小比４：１の走査型縮小投影露光装置である。図２２において、露光光源１０ａから発する露光光ＥＸＬは、フライアイレンズ１０ｂ、アパーチャ１０ｃ、コンデンサレンズ１０ｄ1、１０ｄ2およびミラー１０ｅを介してマスク（レチクル）１Ａを照明する。光学条件のうち、コヒーレントファクタはアパーチャ１０ｆの開口部の大きさを変化させることにより調整した。マスク１Ａ上には異物付着によるパターン転写不良などを防止するためのペリクルＰＥが設けられている。マスク１Ａ上に描かれたマスクパターンは、投影レンズ１０ｇを介して試料基板であるウェハの主面上に形成されたレジスト膜に投影される。なお、マスク１Ａは、マスク位置制御手段１０ｈおよびミラー１０ｉ1で制御されたマスクステージ１０ｉ2上に配置され、その中心と投影レンズ１０ｇの光軸とは正確に位置合わせがなされている。
【００８６】
ウェハ９は、試料台１０ｊ上に真空吸着されている。試料台１０ｊは、投影レンズ１０ｇの光軸方向、すなわち、試料台１０ｊのウェハ配置面に垂直な方向に移動可能なＺステージ１０ｋ上に配置され、さらにＺステージ１０ｋは、試料台１０ｊのウェハ配置面に平行な方向に移動可能なＸＹステージ１０ｍ上に配置されている。
【００８７】
Ｚステージ１０ｋおよびＸＹステージ１０ｍは、主制御系１０ｎからの制御命令に応じて、それぞれの駆動手段１０ｐ、１０ｑにより駆動されるので、ウェハ９を所望の露光位置に移動することができる。所望の露光位置はＺステージ１０ｋに固定されたミラー１０ｒの位置として、レーザ測長機１０ｓで正確にモニタされている。また、ウェハ９の表面位置は、通常の露光装置が有する焦点位置検出手段で計測される。そして、計測結果に応じてＺステージ１０ｋを駆動させることにより、ウェハ９の主面は常に投影レンズ１０ｇの結像面と一致させることができる。
【００８８】
マスク１Ａとウェハ９とは、縮小比に応じて同期して駆動される。そして、露光領域がマスク１Ａの主面を走査することにより、マスクパターンがウェハ９の主面に形成されたレジスト膜に縮小転写される。このとき、ウェハ９の主面の位置も上述した手段により、ウェハ９の走査に対して動的に駆動制御される。ウェハ９に形成された回路パターンに対してマスク１Ａ上のマスクパターンを重ね合わせ露光する場合、ウェハ９上に形成されたマークパターンの位置を、アライメント検出光学系１０ｔを用いて検出し、その検出結果からウェハ９の位置決めをして重ね合わせ転写をする。なお、主制御系１０ｎはネットワーク装置１０ｕと電気的に接続されており、スキャナ１０の状態を遠隔監視することができるようになっている。
【００８９】
図２３は、スキャナ１０のスキャンニング露光動作を模式的に示した説明図である。なお、図２３においては図面を見易くするためハッチングを付す。
【００９０】
スキャナ１０を使用したスキャンニング露光処理では、マスク１Ａとウェハ９とをそれぞれの主面を平行に保ちながら相対的に逆方向に移動させる。すなわち、マスク１Ａとウェハ９とは鏡面対称の関係となるので、露光処理に際し、マスク１Ａの走査（スキャン）方向とウェハ９の走査（スキャン）方向とは、図２３の矢印で示すステージスキャン方向Ｇ、Ｈに示すように逆向きになる。駆動距離は縮小比が４：１の場合、マスク１Ａの移動量を４とすると、ウェハ９の移動量は１になる。このとき、露光光ＥＸＬをアパーチャ１０ｆの平面長方形状のスリット１０ｆｓを通じてマスク１Ａに照射する。すなわち、投影レンズ１０ｇの有効露光領域内に含まれるスリット状の露光領域を実効的な露光領域として使用する。
【００９１】
特に限定されないが、スリット１０ｆｓの幅（短方向寸法）は、通常ウェハ９上において、例えば４ｍｍ〜７ｍｍ程度である。そして、そのスリット状の露光領域をスリット１０ｆｓの幅方向（短方向）、すなわち、スリット１０ｆｓの長手方向に対して直交または斜めに交差する方向に連続移動（走査）させ、さらに結像光学系（投影レンズ１０ｇ）を介してウェハ９の主面上に露光光を照射する。これにより、マスク１Ａのマスクパターンをウェハ９上にある複数のチップ領域ＣＡのそれぞれに転写することができる。なお、ここでは、スキャナ１０の機能を説明するために必要な部分のみを示したが、その他の通常のスキャナに必要な部分は通常の範囲で同様である。
【００９２】
次に、本実施の形態１におけるマスクを使用した半導体装置の製造例について説明する。この半導体装置の製造工程には、本実施の形態１におけるマスクのパターンを、上述した露光装置によりウェハ上に転写するフォトリソグラフィ工程が含まれる。
【００９３】
図２４は、半導体装置における論理素子の一部を示す平面図である。この論理素子は、例えば２個のｎチャネル型ＭＩＳＦＥＴ（Metal  Insulator  Semiconductor  Field  Effect  Transistor）Ｑｎと、２個のｐチャネル型ＭＩＳＦＥＴＱｐから構成されている。ｎチャネル型ＭＩＳＦＥＴＱｎは、半導体基板に形成されたｐ型ウェルＰＷ上に形成され、ｐチャネル型ＭＩＳＦＥＴＱｐは、半導体基板に形成されたｎ型ウェルＮＷに形成されている。ｎチャネル型ＭＩＳＦＥＴＱｎは、ゲート電極１２Ａと、ｐ型ウェルＰＷの表面領域に形成されたｎ型半導体領域（拡散層）１１ｎと有し、ｐチャネル型ＭＩＳＦＥＴＱｐは、ゲート電極１２Ａと、ｎ型ウェルＮＷの表面領域に形成されたｐ型半導体領域（拡散層）１１ｐとを有している。
【００９４】
ゲート電極１２Ａは、ｎチャネル型ＭＩＳＦＥＴＱｎとｐチャネル型ＭＩＳＦＥＴＱｐで共有となっている。ゲート電極１２Ａは、例えば低抵抗ポリシリコンの単体膜、低抵抗ポリシリコン膜の上部にシリサイド膜を設けたポリサイド構造、低抵抗ポリシリコン膜上に窒化タングステン膜などのようなバリア膜を形成し、このバリア膜上にタングステン膜などのような金属膜を形成したポリメタル構造などで構成されている。ゲート電極１２Ａの下方の半導体基板部分はチャネル領域となる。
【００９５】
配線１３Ａは、高電位（例えば３．３Ｖまたは１．８Ｖ程度）側の電源配線であり、この電源配線は、コンタクトホールＣＮＴを通じて２個のｐチャネル型ＭＩＳＦＥＴＱｐのｐ型半導体領域１１ｐと電気的に接続されている。また、配線１３Ｂは、例えば低電位（例えば０Ｖ程度）側の電源配線であり、この電源配線は、コンタクトホールＣＮＴを通じて１個のｎチャネル型ＭＩＳＦＥＴＱｎのｎ型半導体領域１１ｎと電気的に接続されている。
【００９６】
配線１３Ｃは、２入力ＮＡＮＤゲート回路の入力配線であり、この入力配線はコンタクトホールＣＮＴを通じてゲート電極１２Ａの幅広部分で接触し電気的に接続されている。配線１３Ｄは、コンタクトホールＣＮＴを通じてｎ型半導体領域１１ｎおよびｐ型半導体領域１１ｐの両方に電気的に接続されている。配線１４Ａは、スルーホールＴＨを通じて配線１３Ｄと電気的に接続されている。
【００９７】
次に、図２４の破線に沿った断面図を使用して、半導体装置における論理素子を形成する工程を説明する。
【００９８】
まず、図２５に示すように、例えばｐ型のシリコン単結晶からなる半導体基板９Ｓの主面（素子形成面）上に、例えば酸化シリコン膜からなる絶縁膜１５を熱酸化法によって形成する。そして、絶縁膜１５上に、例えば窒化シリコン膜よりなる絶縁膜１６を例えばＣＶＤ（Chemical  Vapor  Deposition）法などによって形成し、この絶縁膜１６上にレジスト膜１７を塗布する。
【００９９】
続いて、素子分離溝形成用パターンが形成されたマスクを用いたスキャナ１０により、レジスト膜１７に露光処理を施した後、現像処理を行う。これにより、図２６に示すように、レジスト膜１７がパターニングされ、半導体基板９Ｓの主面上にレジストパターン１７ａが形成される。レジストパターン１７ａは、素子分離領域が露出され、活性領域を覆うように形成されている。
【０１００】
次に、図２７に示すように、レジストパターン１７ａをエッチングマスクにして、露出する絶縁膜１６および絶縁膜１５を順次除去した後、さらに半導体基板９Ｓをエッチングすることにより、半導体基板９Ｓに素子分離溝１８を形成する。その後、レジストパターン１７ａを除去する。
【０１０１】
続いて、図２８に示すように、半導体基板９Ｓの主面上に例えば酸化シリコン膜よりなる絶縁膜１９をＣＶＤ法などによって形成した後、半導体基板９Ｓに対して、例えば化学機械研磨法（ＣＭＰ；Chemical  Mechanical  Polishing）等を使用することにより平坦化処理を施す。この平坦化処理によって、最終的に、図２９に示すような素子分離領域ＳＧが形成される。本実施の形態１では、素子分離領域ＳＧを溝型分離構造（トレンチアイソレーション）としたが、これに限定されるものではなく、例えば、ＬＯＣＯＳ（Local  Oxidization  Of  Silicon）法によるフィールド絶縁膜で形成してもよい。
【０１０２】
次に、半導体基板９Ｓの主面上に、レジスト膜を塗布した後、ｎ型ウェル形成用マスクを用いたスキャナ１０により半導体基板９Ｓに対して露光処理を施す。これにより、図３０に示すように、半導体基板９Ｓの主面上にレジストパターン１７ｂを形成する。レジストパターン１７ｂは、ｎ型ウェル形成領域が露出され、それ以外の領域が覆われるように形成されている。その後、レジストパターン１７ｂをマスクにして、ｎ型ウェル形成領域に、例えばリンやヒ素などのｎ型不純物を半導体基板９Ｓにイオン注入することにより、ｎ型ウェルＮＷを形成する。そして、レジストパターン１７ｂを除去する。
【０１０３】
同様に、半導体基板９Ｓの主面上に、レジスト膜を塗布した後、ｐ型ウェル形成用マスクを用いたスキャナ１０により半導体基板９Ｓに対して露光処理を施す。これにより、図３１に示すように、半導体基板９Ｓの主面上にレジストパターン１７ｃを形成する。レジストパターン１７ｃは、ｐ型ウェル形成領域が露出され、それ以外の領域が覆われるように形成されている。その後、レジストパターン１７ｃをマスクにして、ｐ型ウェル形成領域に、例えばホウ素などのｐ型不純物を半導体基板９Ｓにイオン注入することにより、ｐ型ウェルＰＷを形成する。そして、レジストパターン１７ｃを除去する。
【０１０４】
続いて、図３２に示すように、半導体基板９Ｓの主面上に、例えば酸化シリコン膜からなるゲート絶縁膜２０を形成し、さらにゲート絶縁膜２０上にポリシリコン膜などからなる導体膜１２を形成する。酸化シリコン膜よりなるゲート絶縁膜２０は、例えば熱酸化法を使用して形成され、ポリシリコン膜よりなる導体膜１２は、例えばＣＶＤ法によって形成される。
【０１０５】
次に、導体膜１２上に、レジスト膜（感光膜）を塗布した後、ゲート電極形成用マスクを使用したスキャナ１０により半導体基板９Ｓに対して露光処理を施す。これにより、図３３に示すように、半導体基板９Ｓの主面上にレジストパターン１７ｄを形成する。レジストパターン１７ｄは、レジストパターン１７ｄの平面形状を表した図３４に示すように、ゲート電極形成領域がレジスト膜に覆われ、それ以外の領域が露出されるようにパターニングされている。つまり、このレジストパターン１７ｄは、互いに平行な２本のラインパターンとそれぞれのラインパターンの端部に幅広パターンが形成された形状をしており、このラインパターンは、相対的に幅が狭く、幅広パターンは、ラインパターンより相対的に幅が広くなっている。相対的に広い幅広パターンは、ゲート電極のうちプラグと接続する部分を形成するためのパターンである。すなわち、後述する層間絶縁膜には、コンタクトホールが形成されるが、このコンタクトホールの一部はゲート電極上に形成される（図２４参照）。したがって、コンタクトホールに導体膜を埋め込むことにより形成されるプラグとゲート電極が接続されるが、ゲート電極のパターンのうちこのプラグと接続する部分が相対的に広い幅広パターンとなっている。
【０１０６】
このような形状のレジストパターン１７ｄを形成するマスクには、図３５に示すようなパターンが形成されている。すなわち、ゲート電極パターン形成用のマスクには、互いに平行なライン状の溝パターン５ａとこの溝パターンの端部に形成された溝パターン５ｂが形成され、溝パターン５ｂの内部にはスキャナ１０から照射される露光光を遮光する遮光膜６が形成されている。このマスクによれば、相対的に幅の狭い溝パターン５ａによる位相反転効果によって、半導体基板９Ｓ上のレジスト膜上にラインパターンを形成できる。また、中央部の遮光特性があまり良くない相対的に幅に広い溝パターン５ｂにおいても、内部に遮光膜６を形成しているので、良好な遮光特性を有し、半導体基板９Ｓのレジスト膜上に幅広パターンを形成することができる。
【０１０７】
なお、上述したゲート電極パターン形成用のマスクは、以下に示すようにして形成することができる。すなわち、図３６に示すように、石英ガラス基板上にレジスト膜２を形成した後、一回の電子線描画（露光）によってパターニングする。パターニングは、溝パターン５ａおよび溝パターン５ｂの形成領域を開口するように行われる。そして、パターニングしたレジスト膜２をマスクにして石英ガラス基板をエッチングすることにより、図３６に示すように溝パターン５ａおよび溝パターン５ｂを形成する。ここで、一回の電子線描画によって溝パターン５ａおよび溝パターン５ｂの形成領域を形成しているので、溝パターン５ａと溝パターン５ｂとの間の相対的な位置ずれは生じない。そして、レジスト膜２を除去した後、新たなレジスト膜を石英ガラス基板上に形成する。その後、電子線描画によって、このレジスト膜をパターニングすることにより、図３５に示すような遮光膜６を形成する。このようにして、互いに平行なライン状の溝パターン５ａとこの溝パターンの端部に形成された溝パターン５ｂが形成され、溝パターン５ｂの内部にだけ遮光膜６を有するゲート電極パターン形成用マスクを製作できる。以下、半導体装置における論理素子を形成する工程の説明に戻る。
【０１０８】
図３３に示すように、ゲート電極パターン形成用マスクを使用することにより、半導体基板９Ｓ上のレジスト膜をパターニングしてレジストパターン１７ｄを形成するが、このとき図３３において、ゲート電極パターン形成用マスクは、石英ガラス基板１に溝パターン５ａだけが示されている。これは、図２４の破線に沿って切断した断面での製造工程を示しているからである。すなわち、図２４の破線は、ゲート電極１２Ａの相対的に幅の狭いラインパターンを切断している。図３３には図示されていないが、ゲート電極パターン形成用マスクには、溝パターン５ａだけでなく、遮光膜６を埋め込んだ溝パターン５ｂも形成されている。
【０１０９】
続いて、図３３に示すように、レジストパターン１７ｄをマスクとして導体膜１２をエッチングすることによりゲート電極１２Ａを形成する。その後、図３７に示すように、ソース領域やドレイン領域、配線層としても機能するｎチャネル型ＭＩＳＦＥＴＱｎ用のｎ型半導体領域１１ｎとｐチャネル型ＭＩＳＦＥＴＱｐのｐ型半導体領域１１ｐを形成する。ｎ型半導体領域１１ｎやｐ型半導体領域１１ｐには、高濃度に不純物が導入されており、例えばイオン注入法と拡散法により、ゲート電極１２Ａに対して自己整合的に形成される。
【０１１０】
次に、図３８に示すように、半導体基板９Ｓの主面上に、例えばリンがドープされた酸化シリコン膜からなる層間絶縁膜２１ａを例えばＣＶＤ法を使用して形成する。続いて、この層間絶縁膜２１ａ上に、レジスト膜を塗布した後、コンタクトホール形成用マスクを用いたスキャナ１０により半導体基板９Ｓに対して露光処理を施す。これにより、図３９に示すように、半導体基板９Ｓの主面上にレジストパターン１７ｅを形成する。レジストパターン１７ｅは、略円形状のコンタクトホール形成領域が露出され、それ以外の領域が覆われるように形成されている。そして、レジストパターン１７ｅをマスクとして、層間絶縁膜２１ａにコンタクトホールＣＮＴを形成する。
【０１１１】
続いて、図４０に示すように、レジストパターン１７ｅを除去した後、半導体基板９Ｓの主面上に、例えばアルミニウム膜、アルミニウム合金膜または銅膜などよりなる導体膜１３をスパッタリング法などにより形成する。そして、導体膜１３上に、レジスト膜を塗布した後、配線形成用マスクを用いたスキャナ１０により半導体基板９Ｓに対して露光処理を施す。これにより、図４１に示すように、半導体基板９Ｓの主面上にレジストパターン１７ｆを形成する。レジストパターン１７ｆは、配線形成領域が覆われ、それ以外の領域が露出するように形成されている。その後、レジストパターン１７ｆをマスクにして、導体膜１３をエッチングすることにより、配線１３Ａ〜１３Ｄを形成する。
【０１１２】
以後、図４２に示すように、半導体基板９Ｓの主面上に、層間絶縁膜２１ｂを例えばＣＶＤ法によって形成し、スルーホールＴＨおよび上層の配線１４Ａを順次形成することにより、半導体装置における論理素子を形成することができる。
【０１１３】
本実施の形態１によれば、ゲート電極形成用のマスクとして溝パターン５ａと例えばレジスト膜からなる遮光膜を埋め込んだ溝パターン５ｂを形成したＣｒレス位相シフトマスクを使用しているので、マスク価格の低減を図ることができる。すなわち、本実施の形態１のマスクは簡略化した工程で形成できるのでマスク価格の低減を図ることができる。特に、本実施の形態１におけるマスクは、マスク価格の低減が必要とされる少量多品種の半導体装置の製造に適している。
【０１１４】
（実施の形態２）
本実施の形態２では、前記実施の形態１の変形例について説明する。図４３は前記実施の形態１におけるマスクを示した断面図である。すなわち、図４３において、石英ガラス基板１上には、相対的に幅の狭い溝パターン５ａとこの溝パターン５ａより幅の広い溝パターン５ｂが形成されており、さらに溝パターン５ｂの内部には例えばレジスト膜からなる遮光膜６が形成されている。このとき、遮光膜６は、溝パターン５ｂに位置合わせをして形成されるため、合わせ余裕を有している。したがって、遮光膜６の幅は、溝パターン５ｂの幅に比べて小さくなっている。
【０１１５】
本実施の形態２では、図４３に示す構造と同様のマスクを形成した後、図４４に示すように、溝パターン５ｂ内に形成された遮光膜６が流動する温度、すなわち、遮光膜６が軟化する温度以上の温度で熱処理を行う。この結果、図４４に示すように、遮光膜６が流動化して、溝パターン５ｂに隙間がない状態で埋め込まれる。このため、実施の形態２では、溝パターン５ｂを遮光膜６で完全に埋め込んだマスクを形成することができる。
【０１１６】
これにより、溝パターン５ｂに対する遮光膜６の位置ずれの影響をなくすことができ、高精度のマスクを形成することができる。また、遮光膜６の側壁（側面）が石英ガラス基板１と接触しているため、遮光膜６の側面へ酸素が供給されにくくなっている。したがって、マスクに露光光である紫外線を照射した場合に遮光膜６と酸素との反応が抑制され、マスク使用におけるマスク寸法の変動を抑制することができる。
【０１１７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１１８】
前記実施の形態１では、通常の露光装置を使用する例を示したが、例えば液浸露光技術を使用した露光装置に、前記実施の形態１のマスクを使用してもよい。一般に、露光装置の解像度は、照明光の波長に比例し、レンズの開口数に反比例する。そして、レンズの開口数は露光光の通過する媒質ｎの屈折率に比例する。通常、露光光の通過する媒質は空気であり、ｎ＝１であるが、液浸露光技術によれば、露光光の通過する媒質を純水とするため、ｎ＝１．４４（光源がＡｒＦエキシマレーザの場合）となる。したがって、前記実施の形態１のマスクを液浸露光装置で使用すれば、通常の露光装置を使用する場合に比べて解像度を向上させることができる。
【産業上の利用可能性】
【０１１９】
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
【図面の簡単な説明】
【０１２０】
【図１】本発明の実施の形態１におけるマスクの一例を示す平面図である。
【図２】図１のＡ−Ａ線で切断した断面図である。
【図３】溝パターンの幅が０．０５μｍの場合における光強度分布を示したグラフである。
【図４】溝パターンの幅が０．０５μｍの場合に形成されたレジスト膜を示した図である。
【図５】溝パターンの幅が０．２μｍの場合における光強度分布を示したグラフである。
【図６】溝パターンの幅が０．２μｍの場合に形成されたレジスト膜を示した図である。
【図７】溝パターンと遮光膜との位置ずれを示した図である。
【図８】遮光膜の位置ずれ量がウェハへの転写寸法に与える影響を示したグラフである。
【図９】溝パターンの幅と遮光膜の幅との関係を示した図である。
【図１０】遮光膜の幅を溝パターンの幅より小さくしていったときのウェハへの転写寸法の変動量を示したグラフである。
【図１１】溝パターンの幅（ウェハ上の換算値）とウェハ上に転写されるパターンの幅との関係を示したグラフである。
【図１２】遮光膜を埋め込んだ溝パターンの幅（ウェハ上の換算値）とウェハ上に転写されるパターンの幅との関係を示したグラフである。
【図１３】実施の形態１におけるマスクの製造工程を示す平面図である。
【図１４】図１３のＡ−Ａ線で切断した断面図である。
【図１５】実施の形態１におけるマスクの製造工程を示す平面図である。
【図１６】図１５のＡ−Ａ線で切断した断面図である。
【図１７】図１６に続くマスクの製造工程を示す断面図である。
【図１８】実施の形態１におけるマスクの製造工程を示す平面図である。
【図１９】図１８のＡ−Ａ線で切断した断面図である。
【図２０】実施の形態１におけるマスクの製造工程を示す平面図である。
【図２１】図２０のＡ−Ａ線で切断した断面図である。
【図２２】実施の形態１で使用する投影露光装置を示した図である。
【図２３】実施の形態１で使用する投影露光装置のスキャンニング動作を説明するための図である。
【図２４】実施の形態１における半導体装置の論理素子を示した平面図である。
【図２５】実施の形態１における半導体装置の製造工程を示した断面図である。
【図２６】図２５に続く半導体装置の製造工程を示した断面図である。
【図２７】図２６に続く半導体装置の製造工程を示した断面図である。
【図２８】図２７に続く半導体装置の製造工程を示した断面図である。
【図２９】図２８に続く半導体装置の製造工程を示した断面図である。
【図３０】図２９に続く半導体装置の製造工程を示した断面図である。
【図３１】図３０に続く半導体装置の製造工程を示した断面図である。
【図３２】図３１に続く半導体装置の製造工程を示した断面図である。
【図３３】図３２に続く半導体装置の製造工程を示した断面図である。
【図３４】ゲート電極形成パターンの平面形状を示した平面図である。
【図３５】ゲート電極形成用のマスクのパターンを示した平面図である。
【図３６】ゲート電極形成用のマスクの製造工程を示した平面図である。
【図３７】図３３に続く半導体装置の製造工程を示した断面図である。
【図３８】図３７に続く半導体装置の製造工程を示した断面図である。
【図３９】図３８に続く半導体装置の製造工程を示した断面図である。
【図４０】図３９に続く半導体装置の製造工程を示した断面図である。
【図４１】図４０に続く半導体装置の製造工程を示した断面図である。
【図４２】図４１に続く半導体装置の製造工程を示した断面図である。
【図４３】実施の形態１におけるマスクを示した断面図である。
【図４４】実施の形態２におけるマスクを示した断面図である。
【符号の説明】
【０１２１】
１  石英ガラス基板（ブランクス）
１Ａ  マスク
２  レジスト膜（第１レジスト膜）
３  導電膜（第１導電性膜）
４ａ  パターン部
４ｂ  パターン部
５ａ  溝パターン（第１溝パターン）
５ｂ  溝パターン（第２溝パターン）
６  遮光膜
６ａ  レジスト膜（第２レジスト膜）
７  導電膜（第２導電性膜）
９  ウェハ
９Ｓ  半導体基板
１０  スキャナ
１０ａ  露光光源
１０ｂ  フライアイレンズ
１０ｃ  アパーチャ
１０ｄ1  コンデンサレンズ
１０ｄ2  コンデンサレンズ
１０ｅ  ミラー
１０ｆ  アパーチャ
１０ｆｓ  スリット
１０ｇ  投影レンズ
１０ｈ  マスク位置制御手段
１０ｉ1  ミラー
１０ｉ2  マスクステージ
１０ｊ  試料台
１０ｋ  Ｚステージ
１０ｍ  ＸＹステージ
１０ｎ  主制御系
１０ｐ  駆動手段
１０ｑ  駆動手段
１０ｒ  ミラー
１０ｓ  レーザ測長機
１０ｔ  アライメント検出光学系
１０ｕ  ネットワーク装置
１１ｎ  ｎ型半導体領域
１１ｐ  ｐ型半導体領域
１２  導体膜
１２Ａ  ゲート電極
１３  導体膜
１３Ａ  配線
１３Ｂ  配線
１３Ｃ  配線
１３Ｄ  配線
１４Ａ  配線
１５  絶縁膜
１６  絶縁膜
１７  レジスト膜
１７ａ  レジストパターン
１７ｂ  レジストパターン
１７ｃ  レジストパターン
１７ｄ  レジストパターン
１７ｅ  レジストパターン
１７ｆ  レジストパターン
１８  素子分離溝
１９  絶縁膜
２０  ゲート絶縁膜
２１ａ  層間絶縁膜
２１ｂ  層間絶縁膜
ＥＸＬ  露光光
ＣＡ  チップ領域
ＮＷ  ｎ型ウェル
ＰＷ  ｐ型ウェル
ＣＮＴ  コンタクトホール
ＴＨ  スルーホール
Ｑｎ  ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ  ｐチャネル型ＭＩＳＦＥＴ
ＳＧ  素子分離領域
【図１】
2005352180.tif 000003
【図２】
2005352180.tif 000004
【図３】
2005352180.tif 000005
【図５】
2005352180.tif 000006
【図７】
2005352180.tif 000007
【図８】
2005352180.tif 000008
【図９】
2005352180.tif 000009
【図１０】
2005352180.tif 000010
【図１１】
2005352180.tif 000011
【図１２】
2005352180.tif 000012
【図１３】
2005352180.tif 000013
【図１４】
2005352180.tif 000014
【図１５】
2005352180.tif 000015
【図１６】
2005352180.tif 000016
【図１７】
2005352180.tif 000017
【図１８】
2005352180.tif 000018
【図１９】
2005352180.tif 000019
【図２０】
2005352180.tif 000020
【図２１】
2005352180.tif 000021
【図２２】
2005352180.tif 000022
【図２５】
2005352180.tif 000023
【図２６】
2005352180.tif 000024
【図２７】
2005352180.tif 000025
【図２８】
2005352180.tif 000026
【図２９】
2005352180.tif 000027
【図３０】
2005352180.tif 000028
【図３１】
2005352180.tif 000029
【図３２】
2005352180.tif 000030
【図３３】
2005352180.tif 000031
【図３４】
2005352180.tif 000032
【図３５】
2005352180.tif 000033
【図３６】
2005352180.tif 000034
【図３７】
2005352180.tif 000035
【図３８】
2005352180.tif 000036
【図３９】
2005352180.tif 000037
【図４０】
2005352180.tif 000038
【図４１】
2005352180.tif 000039
【図４２】
2005352180.tif 000040
【図４３】
2005352180.tif 000041
【図４４】
2005352180.tif 000042
【図４】
2005352180.tif 000043
【図６】
2005352180.tif 000044
【図２３】
2005352180.tif 000045
【図２４】
2005352180.tif 000046