(57)【要約】【課題】リミッタ回路を採用したＰＤＩＣ用電流−電圧変換および増幅回路を提供する。【解決手段】本発明の電流−電圧および増幅回路は、光信号を受信して電流を発生させる光検出素子；前記光検出素子に光信号が入力されるときに発生する電流を受信して増幅する増幅器；前記増幅器の出力に連結されたエミッタホロワ；前記エミッタホロワの出力に連結された出力バッファ；リミッタ電流の入力端および出力端をもち、前記増幅器の出力からの電流（ＩSENSE）が所定の臨界値を超過するときターンオンされて前記リミッタ電流を流す電流検出リミッタブロック；および、前記増幅器の出力と前記光検出素子との間に接続されたフィードバック抵抗を含むこと特徴とする。【選択図】図２
2005080278.tif 000002
【特許請求の範囲】
【請求項１】
光信号を受信して電流を発生させる光検出素子；
前記光検出素子に光信号を入力する際に発生する電流を受信して増幅する増幅器；
前記増幅器の出力に連結されたエミッタホロワ；
前記エミッタホロワの出力に連結された出力バッファ；
リミッタ電流の入力端および出力端をもち、前記増幅器の出力からの電流（ＩSENSE）が所定の臨界値を超過するときターンオンされて前記リミッタ電流を流す電流検出リミッタブロック；および
前記増幅器の出力と前記光検出素子との間に接続されたフィードバック抵抗を含むこと特徴とする電流−電圧変換および増幅回路。
【請求項２】
前記電流検出ブロックの前記リミッタ電流入力端は、前記エミッタホロワと前記出力バッファとの間の分岐点に連結されたことを特徴とする請求項１記載の電流−電圧変換および増幅回路。
【請求項３】
前記電流検出ブロックの前記リミッタ電流入力端は、前記出力バッファの出力端に連結されたことを特徴とする請求項１記載の電流−電圧変換および増幅回路。
【請求項４】
前記電流検出ブロックの前記リミッタ電流出力端は、前記増幅器の入力端に連結されたことを特徴とする請求項１記載の電流−電圧変換および増幅回路。
【請求項５】
前記リミッタ電流出力端は、接地に連結されたことを特徴とする請求項１記載の電流−電圧変換および増幅回路。
【請求項６】
前記増幅器は、前記光検出素子への光信号入力時に発生する電流による入力電圧および所定の基準電圧（ＶREF）を入力としてもつ差動増幅器であることを特徴とする請求項１記載の電流−電圧変換および増幅回路。
【請求項７】
前記差動増幅器は、差動対、第１バイアスおよび第２バイアスを含むことを特徴とする請求項６記載の電流−電圧変換および増幅回路。
【請求項８】
前記電流検出リミッタブロックは、
コレクタには駆動電圧が連結され、ベースには前記電流（ＩSENSE）が入力され、エミッタには第１抵抗素子および第２抵抗素子が連結された第１トランジスタ；
コレクタは前記リミッタ電流入力端に連結され、エミッタは前記リミッタ電流出力端に連結され、ベースは前記第１抵抗素子および第２抵抗素子間の分岐点に連結された第２トランジスタを含むことを特徴とする請求項１記載の電流−電圧変換および増幅回路。
【請求項９】
前記第１トランジスタおよび第２トランジスタは、ＮＰＮタイプのトランジスタであることを特徴とする請求項８記載の電流−電圧変換および増幅回路。
【請求項１０】
前記第２トランジスタは、前記分岐点の電位をＶb2、前記基準電圧をＶREF、ベース−エミッタ電圧をＶbeq2とするとき、
Ｖb2＞ＶREF＋Ｖbeq2
の場合にターンオンされることを特徴とする請求項８記載の電流−電圧変換および増幅回路。
【請求項１１】
前記電流検出リミッタブロックのリミッタ電流出力端は、第１および第２リミッタ電流出力端を含み、前記第１リミッタ電流出力端は前記差動増幅器の入力端に連結され、前記電流検出リミッタブロックの前記第２リミッタ電流出力端は接地に連結されることを特徴とする請求項１記載の電流−電圧変換および増幅回路。
【請求項１２】
前記電流検出リミッタブロックは、
コレクタには駆動電圧が連結され、ベースには前記電流（ＩSENSE）が入力され、エミッタには第１抵抗素子および第２抵抗素子が連結された第１トランジスタ；および
コレクタは前記リミッタ電流入力端に連結され、エミッタは前記第１リミッタ電流出力端に連結され、ベースは前記第１抵抗素子および第２抵抗素子間の分岐点に連結された第２トランジスタを含むことを特徴とする請求項１１記載の電流−電圧変換および増幅回路。
【請求項１３】
前記電流検出リミッタブロックは、
コレクタには駆動電圧が連結され、ベースには前記電流（ＩSENSE）が入力され、エミッタには第１抵抗素子および第２抵抗素子が連結された第１トランジスタ；
コレクタは前記リミッタ電流入力端に連結され、エミッタは前記第１リミッタ電流出力端に連結され、ベースは前記第１抵抗素子および第２抵抗素子間の分岐点に連結された第２トランジスタ；および
コレクタは前記リミッタ電流入力端に連結され、エミッタは前記第２リミッタ電流出力端に連結され、ベースは前記第１抵抗素子および第２抵抗素子間の分岐点に連結された第３トランジスタを含むことを特徴とする請求項１１記載の電流−電圧変換および増幅回路。
【請求項１４】
前記第２抵抗素子は、可変抵抗であることを特徴とする請求項１１記載の電流−電圧変換および増幅回路。
【請求項１５】
前記電流検出リミッタブロックは、
駆動電圧に連結されたコレクタには第１抵抗素子が連結され、接地に連結されたエミッタには第２抵抗素子が連結され、ベースには前記電流（ＩSENSE）が入力される第１トランジスタ；および
エミッタは前記リミッタ電流入力端に連結され、コレクタは前記リミッタ電流が出力されるリミッタ電流出力端に連結され、ベースは前記第１抵抗素子および前記第１トランジスタ間の分岐点に連結された第２トランジスタを含むことを特徴とする請求項１記載の電流−電圧変換および増幅回路。
【請求項１６】
前記第１トランジスタはＮＰＮタイプであり、第２トランジスタはＰＮＰタイプのトランジスタであることを特徴とする請求項１５記載の電流−電圧変換および増幅回路。
【請求項１７】
前記電流検出リミッタブロックは、
ベースは前記第２トランジスタのコレクタに連結され、コレクタは前記第２トランジスタのエミッタに連結され、エミッタはリミッタ電流出力端に連結された第３トランジスタをさらに含むことを特徴とする請求項１５記載の電流−電圧変換および増幅回路。
【請求項１８】
前記第３トランジスタは、ＮＰＮタイプであることを特徴とする請求項１７記載の電流−電圧変換および増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リミッタ回路を採用したＰＤＩＣ（Photo Detector Integrated Circuit）用電流−電圧変換および増幅回路に関し、さらに詳細には、ＣＤ−ＲＷ（CD-Rewritable；書込み可能コンパクトディスク）などの記録媒体に書込み動作時にＰＤＩＣに加えられる高い光電力が印加されることによって前記ＰＤＩＣ用電流−電圧変換および増幅回路が飽和される現象を防止するために、前記増幅回路内の電流を検出することによってリミッタ電流を流す、リミッタ回路を採用したＰＤＩＣ用電流−電圧変換および増幅回路に関する。
【背景技術】
【０００２】
一般に、ＣＤ−ＲＷなどの記録媒体に対して情報を読出しまたは書込みする光ピックアップ装置では、レーザーダイオードから光を投射し、情報の集約された所定の光記録媒体、すなわち光ディスクなどから反射される光を検出してこれを電気信号に変換させる光検出素子（ＰＤＩＣ）を使用している。
【０００３】
ＣＤ−ＲＷなどの書込み可能なＣＤにおいて、書込み動作は、強い電力をもつレーザー光線でＣＤの表面を照射し、ＣＤの表面にピット（pit）を形成することによって行われる。このようなＣＤの書込み動作の際にＰＤＩＣに加えられた過大な電力によりＰＤＩＣから多量の電流が発生してＰＤＩＣ用電流−電圧変換および増幅回路を飽和させ、これにより増幅器の過度応答特性を歪曲してしまう。
【０００４】
図１には、従来のリミッタ回路を採用したＰＤＩＣ用電流−電圧変化および増幅回路を示す。
【０００５】
光検出素子１２に入射された入射光により光検出素子から発生したキャリアにより電流ＩPDが発生する。ＩPDは、出力バッファＧ３からＩfを引き込み（pulling）、ＩfがＲfを通りながらＲfの両端に電位差が発生し、これにより電流信号ＩPDは、Ｉf×Ｒf＝Ｖoutの電圧信号に変換される。
【０００６】
差動増幅器Ｇ１、エミッタホロワＧ２および出力バッファＧ３は、一つのトランスインピーダンス増幅器１０（transimpedance amplifier）を構成する。もし、光信号が過度に入力されるとトランスインピーダンス増幅器１０は飽和されて動作領域を外れることになり、このため、Ｉfが増加してもＶoutはこれ以上増加することなく小信号入力に対する増幅器の速度を減少させ、かつ、増幅器の過度応答特性の歪曲を発生させる。
【０００７】
図１に示した回路において、トランジスタＱ１のエミッタは、エミッタホロワＧ２の出力に連結されてエミッタホロワＧ２の出力電圧を検出する。エミッタホロワＧ２の出力電圧が一定値（ＶLMT＋Ｖbe）以上になる場合、Ｑ１がターンオンされてリミッタ電流（ＩLMT）が流れることになり、このとき、端子ＴinでＩPD＝Ｉf＋ＩLMTであるので、ＩPDが過度に大きくなってもＩLMTによりＩfはそれ以上大きくならず、よって、前記トランスインピーダンス増幅器１０は飽和されることなく続いて動作領域に存在する。
【０００８】
このように、ＰＤＩＣ用増幅回路の飽和を防止するために、トランスインピーダンス増幅器の出力電圧を検出し、出力電圧が一定電圧以上になると、リミッタ電流が流れるようにすることによって増幅器の飽和を防止する諸技術が公知されている。
【０００９】
例えば、特許文献１は、出力電圧を感知し、増幅器が一定電圧以上になるとリミッタ電流を流すことによって飽和されるのを防止する電流−電圧変換回路を開示している。
【００１０】
上記特許文献１に開示された電流−電圧変換回路は、増幅器１０、増幅器２０および出力バッファ３０から構成され、トランジスタ６０のエミッタが増幅器２０の出力に連結されて出力電圧（Ｖo）がＶREF＋ＶBE以上のとき、つまり、Ｖo＞ＶREF＋ＶBEのとき、トランジスタ６０がターンオンされてリミッタ電流（ＩLT）が流れるため、光検出素子に流れる電流ＩPHが増加されてもＩfはそれ以上増加されなく、結果として電流−電圧変換回路の飽和が防止される。
【００１１】
上記特許文献１および従来の技術に係る電流−電圧変換回路では、基本的に、電圧検出により電流を補償するようになっており、上記公報の場合、トランジスタ６０のエミッタが増幅器２０の出力に接続されてリミッタ電流（ＩLT）のスイッチングの役割をすると同時に、増幅器２０の出力電圧（Ｖo）をＶREF＋ＶBE以下に拘束する。
【００１２】
しかし、ＰＮＰタイプのトランジスタで構成される制御回路は、そのトランジスタの特性上、制御される特定端子電圧の最大値を限定するように設計され、ＮＰＮタイプのトランジスタで構成される制御回路は、特定端子電圧の最小値を限定するように設計される。
【００１３】
上記公報に開示された回路では、出力電圧（Ｖo）の最大値をＶREF＋ＶBE以下に拘束するので、つまり、出力電圧（Ｖo）の最大値を限定しなければならないので、回路素子は必ずＰＮＰタイプのトランジスタで構成されなければならなく、ＮＰＮタイプのトランジスタにより構成されることはできない。したがって、上記公報の電流−電圧変換回路はＮＰＮタイプのトランジスタに比べて利得の低いＰＮＰタイプのトランジスタで構成せざるを得ないので、利得が低くなり、速度が遅くなる問題点がある。
【００１４】
そこで、電圧検出により増幅回路を制御することによって電流−電圧変換回路を構成する増幅器の出力電圧を特定値に制限しなく、回路具現においてＮＰＮまたはＰＮＰタイプのトランジスタのいずれも使用可能であり、かつ、増幅利得および速度が低下しない、リミッタ電流を採用した電流−電圧変換回路が求められている。
【００１５】
【特許文献１】特開平１０−１８８３１５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明の目的は、飽和を防止するためのリミッタ電流を使用したＰＤＩＣ用電流−電圧変換および増幅回路を提供することにある。
【００１７】
本発明の他の目的は、出力電圧ではなく電流を検出することによってリミッタ電流が流れるようにするＰＤＩＣ用電流−電圧変換および増幅回路を提供することにある。
【００１８】
本発明のさらに他の目的は、電流を検出してリミッタ電流をスイッチングする電流検出リミッタブロックを含むＰＤＩＣ用電流−電圧変換および増幅回路を提供することにある。
【００１９】
本発明のさらに他の目的は、ＮＰＮタイプのトランジスタで構成されて電圧の最大・最小値に制限されることなく電流を検出し、リミッタ電流をスイッチングすることによって、利得が大きく、速度の速い電流−電圧変換および増幅回路を提供することにある。
【００２０】
本発明のさらに他の目的は、リミッタ電流のターンオン（turn on）ポイントを使用者が調節できる、電流検出リミッタブロックを採用したＰＤＩＣ用電流−電圧変換および増幅回路を提供することにある。
【００２１】
本発明のさらに他の目的は、電流検出により飽和を防止するためのリミッタ電流が流れるようにすることによってＰＤＩＣ用電流−電圧変換および増幅回路のＲＦ波形の過度特性を改善すると同時に、Ｓ／Ｎ比（信号対雑音比）を改善することにある。
【課題を解決するための手段】
【００２２】
上記の目的を達成するために、本発明に係る電流−電圧変換および増幅回路は、光信号を受信して電流を発生させる光検出素子；前記光検出素子に光信号が入力されるときに発生する電流を受信して増幅する増幅器；前記増幅器の出力に連結されたエミッタホロワ（Emitter Follower）；前記エミッタホロワの出力に連結された出力バッファ；リミッタ電流の入力端および出力端をもち、前記増幅器の出力からの電流（ＩSENSE）が所定の臨界値を超過するときターンオンされて前記リミッタ電流を流す電流検出リミッタブロック；および、前記増幅器の出力と前記光検出素子との間に接続されたフィードバック抵抗を含む。
【発明の効果】
【００２３】
本発明のＰＤＩＣ用電流−電圧変換および増幅回路によれば、リミッタ電流を用いて増幅回路の飽和を防止することができる。
【００２４】
本発明のＰＤＩＣ用電流−電圧変換および増幅回路によれば、出力電圧ではなく電流を検出することによってリミッタ電流をスイッチングする電流検出リミッタブロックによりリミッタ電流を制御することができる。
【００２５】
本発明のＰＤＩＣ用電流−電圧変換および増幅回路は、ＮＰＮタイプのトランジスタで構成できる。
【００２６】
本発明の電流−電圧変換および増幅回路によれば、電圧の最大・最小値に制限されることなく電流を検出してリミッタ電流をスイッチングすることによって、利得が大きく、速度の速いＰＤＩＣ用電流−電圧変換および増幅回路を得ることができる。
【００２７】
本発明のＰＤＩＣ用電流−電圧変換および増幅回路に使用される電流検出リミッタブロックによれば、リミッタ電流のターンオンポイントを使用者が調節することができる。
【００２８】
本発明のＰＤＩＣ用電流−電圧変換および増幅回路によれば、電流検出により飽和を防止するためのリミッタ電流が流れるようにすることによって、ＰＤＩＣ用電流−電圧変換および増幅回路のＲＦ波形の過度特性を改善すると同時にＳ／Ｎ比（信号対雑音比）を改善することができる。
【発明を実施するための最良の形態】
【００２９】
以下、添付図面を参照しつつ本発明をさらな詳細に説明する。
【００３０】
図２に、本発明の一実施例によるリミッタ回路を採用したＰＤＩＣ用電流−電圧変換および増幅回路を示す。
【００３１】
入射された入射光により光検出素子１２から電流ＩPDが発生する。ＩPDは、出力バッファＧ３からＩfを引き込み（pulling）、ＩfがＲfを通りながらＲfの両端に電位差が発生し、これによりＩPDはＩf×Ｒf＝Ｖoutの電圧信号に変換される。前記光検出素子１２としては、光信号が入力されると電流が生成される光ダイオードを使用することができる。
【００３２】
差動増幅器Ｇ１、エミッタホロワＧ２および出力バッファＧ３は、入力インピーダンスを出力に伝達する一つのトランスインピーダンス増幅器１０（transimpedance amplifier）を構成する。
【００３３】
もし、ＣＤ−ＲＷなどの記録媒体への書込み動作に際して光信号が過度に入力されると、トランスインピーダンス増幅器１０は飽和されて動作範囲から外れ、このため、Ｉfが増加してもＶoutはそれ以上増加しなく、また、小信号入力に対する増幅器の速度を減少させ、増幅器の過度応答特性の歪曲を発生させる。
【００３４】
差動増幅器Ｇ１は反転入力および非反転入力の二つの入力端子に入力される信号の電圧差に所定の利得を乗算した値を出力する。差動増幅器Ｇ１は理想的には利得が無限大であり、入力電圧が０であるが、実際的には限定された利得をもち、入力電圧が０でないので、差動増幅器Ｇ１の非反転入力に抵抗（Ｒoff）を連結して入力電圧を０にする。図２の差動増幅器Ｇ１に代わって、光検出素子から発生する電流により発生される電圧を単一入力として有する増幅器を使用してもいい。
【００３５】
エミッタホロワまたはコレクタ−共通増幅器Ｇ２で、入力信号はベースに印加され、出力はエミッタから得られる。エミッタホロワＧ２は、入力側の抵抗が出力側の抵抗に比べて相当大きい場合、電圧利得はそのまま保存しながら入力信号を出力信号に伝達するためのものである。エミッタホロワＧ２の入力端と出力端間の電圧利得はほぼ１であり、出力端であるエミッタ端子には入力であるベース端子における入力信号がそのまま表れる。
【００３６】
出力バッファＧ３は、入力側の抵抗が出力側の抵抗に比べて相当大きい場合、電流利得はそのまま保存しながら入力信号を出力信号に伝達するためのものである。エミッタホロワＧ２と同様に利得は１である。
【００３７】
フィードバック抵抗（Ｒf）は、前述したようにトランスインピーダンス増幅器１０に、入力側の光検出素子１２から発生される電流が出力側の電圧値として表れるように機能する。
【００３８】
電流検出リミッタブロック１１は、トランスインピーダンス増幅器１０のうち差動増幅器Ｇ１の出力電流（ＩSENSE）を入力として受け取り、出力電流（ＩSENSE）が所定の値以上ならターンオンされてＩLMTINをＩLMTOUTに伝達する。
【００３９】
端子ＴinでＩPD＝Ｉf＋ＩLMTINであるので、光検出素子１２に入射された強い光信号によりＩPDが過度に増加してもＩLMTINがＩLMTOUTに伝えられて端子Ｔinに入力されるので、Ｉfが一定値以上に増加されないようにし、結果としてトランスインピーダンス増幅器１０の飽和を防止する。
【００４０】
図３は、本発明に係る図２の電流検出リミッタブロック１１の内部構成図である。
【００４１】
電流検出リミッタブロック１１は、ＩSENSE、ＩLMTINおよびＩLMTOUTの３端子をもつ。差動増幅器Ｇ１からＩSENSEが入力されると、トランジスタＱ１にはＩ１が流れる。Ｑ１の増幅係数をβとするとき、Ｉ１は下記のように示される。
Ｉ１＝β・ＩSENSE
トランジスタＱ２のベース電圧Ｖb2はＩ１により下記のように示される。
Ｖb2＝Ｉ1・Ｒ2
【００４２】
Ｖb2＞ＶREF＋Ｖbeq2（≒０．７Ｖ）のとき、Ｑ２はターンオンされ電流検出ブロック１１が動作してＩLMTを流す。ここで、Ｖbeq2は、Ｑ２のベース−エミッタ間の電圧である。これにより、ＣＤ−ＲＷなどの記録媒体への書込み動作に際して光検出素子１２から発生する電流（ＩPD）が増加してもトランスインピーダンス増幅器１０は飽和されない。
【００４３】
図４は、図２に示された本発明に係る電流−電圧および増幅回路のトランスインピーダンス増幅器１０を構成する差動増幅器Ｇ１、エミッタホロワＧ２および電流検出リミッタブロック１１の動作を説明するための回路図である。
【００４４】
差動増幅器Ｇ１は、トランジスタＱ３、Ｑ４、Ｑ５、Ｑ６およびＱ７から構成され、２個の入力端子（ＰＤＩＮ、ＶREF）に入力される信号の差に一定利得をかけた値を出力する役割を果たす。
【００４５】
Ｑ３のベースには基準電圧（ＶREF）が印加され、Ｑ４のベースには光検出素子１２からの入力信号（ＰＤＩＮ）が入力される。図２および図４を参照すれば、基準電圧（ＶREF）の加えられるＱ３のベースは差動増幅器Ｇ１の非反転入力に該当し、ＰＤＩＮが入力されるトランジスタＱ４ベースは差動増幅器Ｇ１の反転入力に該当する。
【００４６】
入力信号（ＰＤＩＮ）が差動増幅器Ｇ１の入力に印加されると、Ｑ６のコレクタとＱ７のコレクタとの間で分岐された出力端を通じて電流検出リミッタブロック１１のＱ１ベース端にＩSENSEが伝達される。
【００４７】
電流検出リミッタブロック１１では、ＰＤＩＮへの入力電流が増加するほどＩSENSEが増加し、これによってＩ１が増加するので、Ｒ１とＲ２との間の電圧、つまりＱ２のベース電圧Ｖb2が増加し、Ｖb2＞ＶREF＋Ｖbeq2（≒０．７Ｖ）になると、Ｑ２がターンオンされてＩLMTが流れる。ＩLMTが流れることによってＰＤＩＮの入力電流が増加してもトランスインピーダンス増幅器１０全体のフィードバック電流（Ｉf）を制限して飽和を防止する。電流検出リミッタブロック１１は定電流電源１９によりバイアスされる。エミッタホロワＧ２のエミッタからの出力は出力バッファＧ３に伝達される。
【００４８】
図４の差動増幅器Ｇ１は、差動対Ｑ３、Ｑ４、能動負荷Ｑ５、Ｑ６およびＷｉｌｓｏｎ電流ミラーＱ７で構成される。
【００４９】
Ｑ３およびＱ４はそれぞれのエミッタどうしが連結されて整合され、定電流電源１８によりバイアスされる。
【００５０】
バイアス１およびバイアス２はＱ３およびＱ４に対して電流電源および能動負荷として動作し、バイアス１はＱ７、バイアス２はＱ５、Ｑ６にそれぞれ供給される。
【００５１】
バイアス１を構成するＱ７は、通常的なｐｎｐタイプのトランジスタで構成されたＷｉｌｓｏｎ電流ミラーで自己バイアス回路（self-biased circuit）が省略された形態であり、Ｑ３およびＱ４に対する能動負荷および電流電源として機能する。
【００５２】
Ｑ６およびＱ７の利得はそれぞれの出力インピーダンス（Ｒo）に比例するので、つまり、Ｇ≒ｇm・Ｒoであるので、Ｑ６およびＱ７の出力インピーダンスが大きいほど大きい利得を得ることができる。
【００５３】
図５には、本発明の他の実施例によるリミッタ回路を採用したＰＤＩＣ用電流−電圧変換および増幅回路を示す。
【００５４】
図２に示した回路と同様に、光検出素子１２に入射された入射光により光検出素子から電流ＩPDが発生され、ＩPDは出力バッファＧ３からＩfを引き込み（pulling）、ＩfがＲfを通りながらＲfの両端に電位差が発生し、これによりＩPDはＩf×Ｒf＝Ｖoutの電圧信号に変換される。変換された電圧信号は、差動増幅器Ｇ１、エミッタホロワＧ２および出力バッファＧ３を通じて出力される。
【００５５】
ここで、差動増幅器Ｇ１、エミッタホロワＧ２および出力バッファＧ３の内部構成は、図４に示した回路と同一である。
【００５６】
ただし、本実施例ではＩSENSEにより電流検出ブロック１１により流れ始めるリミッタ電流（ＩLMT）がエミッタホロワＧ２の出力端ではなく出力バッファＧ３の出力端から引き込まれて端子Ｔinに入力される。ＩLMTが流れることによってトランスインピーダンス増幅器１０全体のフィードバック電流（Ｉf）を制限し、飽和を防止する。このような構成における効果は図２に示した回路におけると同様である。
【００５７】
図６には、本発明のさらに他の実施例によるリミッタ回路を採用したＰＤＩＣ用電流−電圧変換および増幅回路を示す。
【００５８】
図２に示した回路と同様に、差動増幅器Ｇ１の出力で分岐点から電流検出ブロック１１−１にＩSENSEが流れ、電流検出ブロック１１−１は検出されたＩSENSEが特定値以上になるとリミッタ電流（ＩLMT）を流がし、これによってトランスインピーダンス増幅器１０全体のフィードバック電流（Ｉf）を制限し、飽和を防止する。
【００５９】
ただし、図６に示した回路では、電流検出ブロック１１−１からの出力電流（ＩLMTOUT）が端子Ｔinでない接地に向かう。
【００６０】
図７は、図６に示した回路の電流検出ブロック１１−１の内部構成を示す図である。
【００６１】
差動増幅器Ｇ１からの電流ＩSENSEが入力されると、Ｑ１にはＩ１が流れる。Ｑ１の増幅係数をβとするとき、Ｉ１は下記のように示される。
Ｉ１＝β・ＩSENSE
Ｑ２のベース電圧Ｖb2はＩ１により下記のように示される。
Ｖb2＝Ｉ1・Ｒ2
【００６２】
Ｖb2＞ＶREF＋Ｖbe2（≒０．７Ｖ）のとき、Ｑ２はターンオンされ、電流検出ブロック１５が動作してＩLMTを流す。ここで、Ｖbe2はＱ２のベース−エミッタ間の電圧であり、ＶREFは差動増幅器Ｇ１の非反転入力に入力される基準電圧である。このような構成によりＣＤ−ＲＷなどの記録媒体への書込み動作に際して光検出素子に発生する電流ＩPDが増加してもトランスインピーダンス増幅器１０は飽和されない。図７に示す電流検出部のブロック１１−１の構成は、出力されるリミッタ電流（ＩLMTOUT）が接地に流れる以外は、図３に示した電流検出ブロック１１の構成と同一である。
【００６３】
図８は、本発明による変形された電流検出ブロック１１−２の内部構成を示す図である。この電流検出ブロック１１−２は、図２または図５に示した電流−電圧増幅回路のいずれにも使用可能である。
【００６４】
図８の電流検出ブロック１１−２は、図３に示した電流検出ブロック１１と図７に示した電流検出ブロック１１−１とを組み合わせたものであり、差動増幅器Ｇ１からの電流ＩSENSEが入力されると、Ｑ１にはＩ１が流れる。Ｑ１の増幅係数をβとするとき、Ｉ１は下記のように示される。
Ｉ１＝β・ＩSENSE
トランジスタＱ２およびＱ３のベース電圧Ｖb2およびＶb3はＩ１により下記のように示される。
Ｖb2（＝Ｖb3）＝Ｉ1・Ｒ2
【００６５】
Ｖb2（＝Ｖb3）＞ＶREF＋Ｖbeq2（＝Ｖbeq3）（≒０．７Ｖ）のとき、Ｑ２およびＱ３はターンオンされ、電流検出ブロック１１−２が動作してＩLMTが流れるし、ＩLMTINはそれぞれＱ３およびＱ２を通過してＩLMTOUT1およびＩLMTOUT2に流れ、ＩLMTOUT1は接地に、ＩLMTOUT2は端子Ｔinに流れる。これにより、トランスインピーダンス増幅器１０全体のフィードバック電流（Ｉf）を制限し、飽和を防止する。ここで、Ｖbeq2およびＶbeq3はそれぞれＱ２およびＱ３のベース−エミッタ間の電圧であり、ＶREFは差動増幅器Ｇ１の非反転入力に入力される基準電圧である。
【００６６】
図９は、本発明による変形された電流検出ブロック１１−３の内部構成を示す図である。この電流検出ブロック１１−３は、図２または図５に示した電流−電圧増幅回路のいずれにも使用可能である。
【００６７】
この電流検出ブロック１１−３では、図３に示した電流検出ブロック１１において抵抗（Ｒ２）を可変抵抗（ＶＲ）に取り替えることによって、電流検出ブロック１１−３が制限できる出力の大きさをユーザーの望むとおりに調整することができる。
【００６８】
図９でＱ２のベース電圧Ｖb2は、下記のように示される。
Ｖb2＝Ｉ１・ＶＲ
【００６９】
Ｖb2＞ＶREF＋Ｖbeq2（≒０．７Ｖ）のとき、Ｑ２はターンオンされ、電流検出ブロック１５が動作してＩLMTが流れるようにする。ここで、Ｖbeq2はＱ２のベース−エミッタ間の電圧であり、ＶREFは差動増幅器Ｇ１の非反転入力に入力される基準電圧である。このような構成によってＣＤ−ＲＷなどの記録媒体への書込み動作に際して光検出素子に発生される電流ＩPDが増加してもトランスインピーダンス増幅器１０は飽和されない。
【００７０】
図７および図８に示した電流検出ブロック１１−１、１１−２の抵抗（Ｒ２）も可変抵抗（ＶＲ）に取り替えることによって、制限できる出力の大きさを任意に調整することができる。
【００７１】
図１０は、本発明のさらに他の実施例によるリミッタ回路を採用したＰＤＩＣ用電流−電圧変換および増幅回路を示す図である。本実施例では、前述の実施例とは違い、電流−電圧変換および増幅回路を構成する素子がＰＮＰトランジスタにより具現されている。
【００７２】
図１０に示すように、素子がＰＮＰタイプのトランジスタにより具現される場合、光ダイオード１２に流れる電流方向が変わり、電流検出ブロック１１−４のリミッタ電流（ＩLMT）の方向も上記の実施例とは反対となる。
【００７３】
図１１は、本発明による変形された電流検出ブロック１１−４の内部構成を示す図である。この電流検出ブロック１１−４は、図２または図５に示した電流−電圧増幅回路のいずれにも適用可能である。
【００７４】
差動増幅器Ｇ１からの電流ＩSENSEが入力されると、Ｑ１にはＩ１が流れる。Ｑ１の増幅係数をβとするとき、Ｉ１は下記のように示される。
Ｉ１＝β・ＩSENSE
Ｑ２のベース電圧Ｖb2はＩ１により下記のように示される。
Ｖb2＝Ｖcc−Ｉ１・Ｒ1
【００７５】
Ｖb2＜Ｖcc−Ｖbeq2（≒０．７Ｖ）のとき、Ｑ２はターンオンされ、電流検出ブロック１１−４が動作してＩLMTを流す。ここで、Ｖbeq2はＱ２のベース−エミッタ間の電圧である。このような構成によってＣＤ−ＲＷなどの記録媒体への書込み動作に際して光検出素子に発生される電流ＩPDが増加してもトランスインピーダンス増幅器１０は飽和されない。
【００７６】
本実施例では、図７に示した電流検出ブロック１１−１のように図１１の電流検出ブロック１１−４の出力電流ＩLMTOUTを接地に流してもよく、図８に示した電流検出ブロック１１−２のように出力電流をＩLMTOUT1およびＩLMTOUT2に分けてそれぞれ接地および端子Ｔinに流してもいい。
【００７７】
図１２は、本発明による変形された電流検出ブロック１１−５の内部構成を示す図である。この電流検出ブロック１１−５は、図２または図５に示した電流−電圧増幅回路のいずれにも使用可能である。
【００７８】
図１２の電流検出ブロック１１−５は、図１１の電流検出ブロック１１−４においてＰＮＰタイプのＱ２にＮＰＮタイプのＱ３を追加連結して構成される。Ｑ３のベース端子はＱ２のコレクタに連結され、コレクタ端子はＱ２のエミッタに連結され、エミッタ端子はＩLMUOUT出力端子となる。
【００７９】
図１２のＱ２とＱ３はお互い接続されて単一ＰＮＰトランジスタと等価回路Ｑ２’をなし、図１１のＱ２のようなスイッチングの役割をする。ただし、図１２の単一ＰＮＰタイプのトランジスタと等価をなすＱ２およびＱ３が接続された形態では増幅係数β’がＱ２の増幅係数β2とＱ３の増幅係数β3をかけたものとなるので、単一ＰＮＰトランジスタに比べてはるかに高い増幅係数β’をもつ。
【００８０】
ＰＮＰタイプのトランジスタは、ＮＰＮタイプのトランジスタに比べて増幅係数β値が低いために速度が減少される現象がある。図１２のようにスイッチングの役割をするトランジスタとしてＰＮＰタイプのトランジスタとＮＰＮタイプのトランジスタを連結しβ値を大きくすることによって、ＰＮＰタイプトランジスタで構成されながらも通常的なＰＮＰタイプトランジスタで構成された回路より増幅比率が大きく、ＮＰＮトランジスタで構成された回路と同等な速度を出すＰＤＩＣ用電流−電圧変換および増幅回路を具現することができる。
【００８１】
図１３は、本発明に係るリミッタを採用した電流−電圧変換および増幅回路の光強度に従う出力電圧の過度応答特性を測定した結果を示すグラフである。
【００８２】
グラフ２０は、本発明に係るリミッタを採用した回路の出力電圧の過度応答を示し、グラフ２１は、従来のリミッタを適用しない場合の出力電圧の過度応答を示す。
【００８３】
従来のリミッタを適用しない場合には、書込み動作などの場合に使用される強い光が加えられてからそれが弱くなると、グラフ２１の点線で表示された部分のように出力電圧が過度に低くなる問題点があるが、本発明に係るリミッタを採用すると、グラフ２０の点線で表示された部分のように光強度の急激な変化に対しても出力電圧の変化が一定範囲内に制限されるので、入力電圧の過度な変化にも出力電圧が安定的な値をもつことが分かる。
【図面の簡単な説明】
【００８４】
【図１】従来のリミッタ回路を採用したＰＤＩＣ用電流−電圧変化および増幅回路を示す図。
【図２】本発明の一実施例によるリミッタ回路を採用したＰＤＩＣ用電流−電圧変換および増幅回路を示す図。
【図３】図２の電流検出リミッタブロック１１の内部構成図。
【図４】図２に示す電流−電圧および増幅回路のトランスインピーダンス増幅器を構成する差動増幅器、エミッタホロワおよび電流検出リミッタブロックの動作を説明するための回路図。
【図５】本発明の他の実施例によるリミッタ回路を採用したＰＤＩＣ用電流−電圧変換および増幅回路を示す図。
【図６】本発明のさらに他の実施例によるリミッタ回路を採用したＰＤＩＣ用電流−電圧変換および増幅回路を示す図。
【図７】図６に示す回路で電流検出ブロック１１−１の内部構成を示す図。
【図８】図３の電流検出ブロック１１と図７の電流検出ブロック１１−１を組み合わせた電流検出ブロック１１−２の内部構成を示す図。
【図９】図３の電流検出ブロック１１を変形した電流検出ブロック１１−３の内部構成を示す図。
【図１０】本発明のさらに他の実施例によるリミッタ回路を採用したＰＤＩＣ用電流−電圧変換および増幅回路を示す図。
【図１１】図１０に示す電流検出ブロック１１−４の内部構成を示す図。
【図１２】本発明のさらに他の実施例による増幅係数β値が大きいＰＮＰタイプのトランジスタを使用した電流検出ブロック１１−５の内部構成を示す図。
【図１３】本発明に係るリミッタを採用した電流−電圧変換および増幅回路の光強度による出力電圧の過度応答特性を測定した結果を示すグラフ。
【符号の説明】
【００８５】
１０  トランスインピーダンス増幅器
１１、１１−１、１１−２、１１−３、
１１−４、１１−５  電流検出増幅器
１２  光検出素子
Ｇ１  差動増幅器
Ｇ２  エミッタホロワ
Ｇ３  出力バッファ
ＩSENSE  検出電流
Ｒｆ  フィードバック抵抗
ＩLMTIN  入力リミッタ電流
ＩLMTOUT  出力リミッタ電流
【図１】
2005080278.tif 000003
【図２】
2005080278.tif 000004
【図３】
2005080278.tif 000005
【図４】
2005080278.tif 000006
【図５】
2005080278.tif 000007
【図６】
2005080278.tif 000008
【図７】
2005080278.tif 000009
【図８】
2005080278.tif 000010
【図９】
2005080278.tif 000011
【図１０】
2005080278.tif 000012
【図１１】
2005080278.tif 000013
【図１２】
2005080278.tif 000014
【図１３】
2005080278.tif 000015