(57)【要約】【課題】ＧａＮ系半導体が使用されている半導体装置の高耐圧化が困難であった。【解決手段】 半導体装置はシリコン基板１とバッファ領域２と半導体素子を形成するための主半導体領域３とを有する。主半導体領域３の主面にソース電極４、ドレイン電極５及びゲート電極６が形成されている。シリコン基板１の裏面に裏面電極７が形成されている。シリコン基板１はｐ型半導体領域１Ｐとｎ型半導体領域１ｎとを有する。シリコン基板１のｐｎ接合によってドレイン電極５と裏面電極７との間の耐圧が向上する。【選択図】  図１        
2005217049.tif 000002
【特許請求の範囲】
【請求項１】
シリコン又はシリコン化合物から成る基板と、
前記基板の一方の主面上に配置された少なくとも１つの窒化物半導体層を含んでいる主半導体領域と、
前記主半導体領域の表面上に配置された少なくとも第１及び第２の主電極と
を備えた半導体装置であって、
前記基板がｐｎ接合を含むことを特徴とする半導体装置。
【請求項２】
更に、前記基板と前記主半導体領域との間に窒化物半導体から成るバッファ領域を有していることを特徴とする請求項１記載の半導体装置。
【請求項３】
更に、前記基板の他方の主面の電位を前記第１の主電極又は前記第２の主電極の電位に対して固定するための電位固定手段を有していることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記電位固定手段は前記基板の他方の主面に形成された導電体層と、前記導電体層を前記第１の主電極又は前記第２の主電極に電気的に接続するための導体とから成ることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記バッファ領域は前記基板との間にｐｎ接合を形成する導電型を有していることを特徴とする請求項２記載の半導体装置。
【請求項６】
前記バッファ領域は、複数の半導体層から成り、前記複数の半導体層間にｐｎ接合が形成されていることを特徴とする請求項２乃至５のいずれかに記載の半導体装置。
【請求項７】
シリコン又はシリコン化合物から成る基板と、
前記基板の一方の主面上に配置され且つ前記基板との間にｐｎ接合を形成する導電型を有しているバッファ領域と、
前記バッファ領域上に配置された少なくとも１つの窒化物半導体層を含んでいる主半導体領域と、
前記主半導体領域の表面上に配置された少なくとも第１及び第２の主電極と、
前記基板の他方の主面の電位を前記第１の主電極又は前記第２の主電極の電位に対して固定するための電位固定手段と
を備えていることを特徴とする半導体装置。
【請求項８】
前記バッファ領域は、複数のバッファ層の積層体から成り、前記複数のバッファ層の内の前記基板に接触しているバッファ層が前記基板と反対の導電型を有していることを特徴とする請求項７記載の半導体装置。
【請求項９】
シリコン又はシリコン化合物から成る基板と、
前記基板の一方の主面上に配置されバッファ領域と、
前記バッファ領域上に配置された少なくとも１つの窒化物半導体層を含んでいる主半導体領域と、
前記主半導体領域の表面上に配置された少なくとも第１及び第２の主電極と、
前記基板の他方の主面の電位を前記第１の主電極又は前記第２の主電極の電位に対して固定するための電位固定手段と
を備え、
前記バッファ領域が、Ａｌ（アルミニウム）を第１の割合で含む窒化物半導体から成る複数の第１の層と、Ａｌを含まない窒化物半導体又は前記第１の割合よりも小さい第２の割合でＡｌを含む窒化物半導体から成る複数の第２の層とを有しており、
前記複数の第１の層の少なくとも１つと前記複数の第２の層の少なくとも１つと接合がｐｎ接合であることを特徴とする半導体装置。
【請求項１０】
前記基板がｐｎ接合を含むことを特徴とする請求項９記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシリコンまたはシリコン化合物から成る基板上に窒化物半導体領域を有する例えばHEMT、MESFET等の半導体装置に関する。
【背景技術】
【０００２】
窒化ガリウム系化合物半導体を用いたメタル・セミコンダクタ電界効果トランジスタ即ちMESFET（Metal Semiconductor Filed Effect Transistor）や高電子移動度トランジスタ即ちHEMT（High Electron Mobility Transistor）は公知である。従来の典型的な窒化ガリウム系化合物半導体を用いた半導体デバイスにおいては、サファイア基板の上にバッファ領域を介して窒化ガリウム系化合物半導体が形成されている。しかしサファイア基板は硬度が高いため、このダイシング等を生産性良く行うことが困難であり、且つ高価である。サファイアの欠点を解決するためにシリコン又はシリコン化合物から成る基板（以下、シリコン基板と言う。）を使用することが特開２００３―５９９４８号公報（以下、特許文献１と言う。）に記載されている。
【０００３】
この種のデバイスにおいて、その動作状態の変化によってシリコン基板裏面の電位が変動すると、デバイスの電気特性が不安定になる。この問題を解決するために、シリコン基板裏面に電極を形成し、この電極をソース電極或いはドレイン電極に電気的に接続して、シリコン基板裏面の電位をソース電位或いはドレイン電位に固定することがある。このような場合、窒化ガリウム系化合物半導体領域の表面とシリコン基板裏面との間にドレイン・ソース間電圧が印加される。
【０００４】
ところで、シリコン基板の線膨張係数は、窒化ガリウム系化合物半導体の線膨張係数と大きく相違する。このため、シリコン基板の上に窒化ガリウム系化合物半導体を肉厚にエピタキシャル成長させるとウエハに反りが生じてしまう。このウエハの反りは、電極形成工程等に悪影響を及ぼすだけでなく、半導体素子を構成する窒化ガリウム系化合物半導体領域にクラック等を発生させ、半導体素子の電気的特性を劣化させる虞がある。このため、シリコン基板の上に形成される窒化ガリウム系化合物半導体領域の厚みは、特許文献１に記載された多層膜バッファ領域を形成した場合でも、３μm程度が限度であった。
MESFETやHEMTにおいて、ゲート・ドレイン間或いはドレイン・ソース間の横方向の耐圧は、ゲート電極とドレイン電極との横方向或いはドレイン電極とソース電極との間の横方向の距離を十分とることによって、窒化ガリウム系化合物半導体領域の表面における高耐圧化を達成できる。しかし、窒化ガリウム系化合物半導体領域の表面とシリコン基板裏面との間の耐圧は、窒化ガリウム系化合物半導体領域の厚みを大きくできないために制限を受ける。
【０００５】
シリコン基板の抵抗値を高くして、シリコン基板に電圧を分担させて、高耐圧を図ることも考えられるが、シリコン基板の抵抗率は１０００Ω・cm程度である。このため、シリコン基板自体で耐圧を確保することは困難である。また、放熱特性を向上するためには、シリコン基板は薄いことが望ましく、この点からもシリコン基板で耐圧を向上することは困難であった。基板にシリコンカーバイトなどのシリコン化合物を用いた場合も同様である。
【特許文献１】特開２００３−５９９４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しょうとする課題は、シリコン又はシリコン化合物の基板上に半導体素子形成用の窒化物半導体領域を有する半導体装置の高耐圧が困難なことである。
【課題を解決するための手段】
【０００７】
上記課題を解決するための本発明は、シリコン又はシリコン化合物から成る基板と、 前記基板の一方の主面上に配置された少なくとも１つの窒化物半導体層を含んでいる主半導体領域と、前記主半導体領域の表面上に配置された少なくとも第１及び第２の主電極とを備えた半導体装置であって、前記基板がｐｎ接合を含むことを特徴とする半導体装置に係わるものである。
【０００８】
なお、前記基板と前記主半導体領域との間に窒化物半導体から成るバッファ領域を有していることが望ましい。
また、前記基板の他方の主面の電位を前記第１の主電極又は前記第２の主電極の電位に対して固定するための電位固定手段を有していることが望ましい。
前記電位固定手段は前記基板の他方の主面に形成された導電体層と、前記導電体層を前記第１の主電極又は前記第２の主電極に電気的に接続するための導体とから成ることが望ましい。
また、前記バッファ領域は前記基板との間にｐｎ接合を形成する導電型を有していることが望ましい。
また、前記バッファ領域は複数の半導体層から成り、前記複数の半導体層間にｐｎ接合が形成されていることが望ましい
また、シリコン又はシリコン化合物から成る基板と、前記基板の一方の主面上に配置され且つ前記基板との間にｐｎ接合を形成する導電型を有しているバッファ領域と、前記バッファ領域上に配置された少なくとも１つの窒化物半導体層を含んでいる主半導体領域と、前記主半導体領域の表面上に配置された少なくとも第１及び第２の主電極と、前記基板の他方の主面の電位を前記第１の主電極又は前記第２の主電極の電位に対して固定するための電位固定手段とによって半導体装置を構成することができる。  
また、前記基板とバッファ領域との間にｐｎ接合を形成する半導体装置において、前記バッファ領域を複数のバッファ層の積層体で形成し、前記複数のバッファ層の内の前記基板に接触しているバッファ層が前記基板と反対の導電型を有していることが望ましい。
また、シリコン又はシリコン化合物から成る基板と、 前記基板の一方の主面上に配置されバッファ領域と、前記バッファ領域上に配置された少なくとも１つの窒化物半導体層を含んでいる主半導体領域と、前記主半導体領域の表面上に配置された少なくとも第１及び第２の主電極と、前記基板の他方の主面の電位を前記第１の主電極又は前記第２の主電極の電位に対して固定するための電位固定手段とを備えた半導体装置において、前記バッファ領域が、Ａｌ（アルミニウム）を第１の割合で含む窒化物半導体から成る複数の第１の層と、Ａｌを含まない窒化物半導体又は前記第１の割合よりも小さい第２の割合でＡｌを含む窒化物半導体から成る複数の第２の層とを有しており、前記複数の第１の層の内の少なくとも１つと前記複数の第２の層の内の少なくとも１つとによってｐｎ接合を構成することができる。
【発明の効果】
【０００９】
本発明によれば、シリコン又はシリコン化合物から成る基板内又は基板とバッファ領域との間又はバッファ領域内にpｎ接合が形成される。従って、このｐｎ接合が逆バイアスされるように半導体装置を使用することによって、主半導体領域の表面と及び基板の裏面との間の耐圧を向上させることができる。
【発明を実施するための最良の形態】
【００１０】
次に、図１〜図７を参照して本発明の実施形態を説明する。
【実施例１】
【００１１】
図１に本発明の実施例１に係る半導体装置としてのHEMT、即ち高電子移動度トランジスタが一部を省略して概略的に示されている。
【００１２】
このHEMTは、シリコンから成るサブストレート即ちシリコン基板１と、バッファ領域２と、素子形成用の主半導体領域３と、第１の電極としてのソース電極４と、第２の電極としてのドレイン電極５と、制御電極としてのゲート電極６、と裏面電極７と、金属支持基板８と、導電性接合層９と、接続導体１０とを有している。
【００１３】
シリコン基板１は、導電型決定不純物としてＢ（ボロン）等の３族元素を含むｐ型半導体領域１ｐと導電型決定不純物としてＰ（リン）等の５族元素を含むｎ型半導体領域１ｎとから成り、その表面と裏面との間にｐｎ接合を含んでいる。このｐｎ接合は半導体素子の耐圧向上に寄与する。
【００１４】
ｐ型半導体領域１ｐとｎ型半導体領域１ｎとから成るシリコン基板１は、ｐ型半導体基板上にｎ型半導体をエピタキシャル成長させること、又はｐ型半導体基板にｎ型不純物を拡散させること、又はｎ型半導体基板上にｐ型半導体をエピタキシャル成長させること、又はｎ型半導体基板にｐ型不純物を拡散させることによって形成される。ｐ型半導体領域１ｐのｐ型不純物濃度は例えば１×１０13ｃｍ-3程度であり、ｎ型半導体領域１ｎのｎ型不純物濃度は例えば１×１０14ｃｍ-3程度である。このシリコン基板１のバッファ領域２側の主面は、ミラー指数で示す結晶の面方位において（１１１）ジャスト面であることが望ましい。シリコン基板１の厚みは、バッファ領域２及び主半導体領域３の支持体として機能することができる値に決定され、例えば約３５０μｍである。
【００１５】
シリコン基板１の一方の主面全体を被覆するように配置されたバッファ領域２は、複数の第１の層Ｌ１と複数の第２の層Ｌ２とが交互に積層された複合層から成る。複数の第１の層Ｌ１のそれぞれはＡｌ（アルミニウム）を第１の割合で含む窒化物半導体から成り、第２の層はＡｌを含まない窒化物半導体又は前記第１の割合よりも小さい第２の割合でＡｌを含む窒化物半導体から成る。図１では、図示の都合上、バッファ領域２の一部のみが示されているが、実際には、バッファ領域２は、２０個の第１の層Ｌ１と２０個の第２の層Ｌ２とを有する。なお、第１及び第２の層Ｌ１，Ｌ２の数は、好ましくは２〜２００個、より好ましくは２０〜８０個の範囲に決定される。複数の第１の層Ｌ１の内で最も下の第１の層Ｌ１はシリコン基板１即ちｎ型半導体領域１ｎに接触している。
【００１６】
複数の第１の層Ｌ１のそれぞれは、
化学式  ＡｌxＭyＧａ1-x-yＮ
ここで、前記Ａｌはアルミニウム、
前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも1種の元素、
前記Ｇａはガリウム、
前記Ｎは窒素、
前記ｘ及びｙは、  ０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する数値、
で示される材料から成ることが望ましい。
即ち、第１の層Ｌ１は、Ａｌ（アルミニウム）を含む窒化物であって、例えばＡｌＮ（窒化アルミニウム）、ＡｌＩｎＮ（窒化インジウム、アルミニウム）、ＡｌＧａＮ（窒化ガリウム  アルミニウム）、ＡｌＩｎＧａＮ（窒化ガリウム  インジウム  アルミニウム）、ＡｌＢＮ（窒化ボロン  アルミニウム）、ＡｌＢＧａＮ（窒化ガリウム  ボロン  アルミニウム）及びＡｌＢＩｎＧａＮ（窒化ガリウム  インジウム  ボロン  アルミニウム）から選択された材料から成ることが望ましい。図１及び図２の実施形態では、前記式のｘが１、ｙが０とされた材料に相当するＡｌＮ（窒化アルミニウム）が第１の層に使用されている。第１の層Ｌ１は、比較的高い抵抗率を有する半導体膜であり、第２の層Ｌ２よりもシリコン基板１に近い格子定数及び熱膨張係数を有する。なお、第１の層Ｌ１の格子定数が第２の層Ｌ２の格子定数よりも小さいことが望ましい。第１の層Ｌ１の好ましい厚みは、0.5ｎｍ〜５0ｎｍである。第１の層Ｌ１の厚みが0.5ｎｍ未満の場合にはバッファ領域２の上面に形成される主半導体領域３の平坦性が良好に保てなくなる。第１の層Ｌ１の厚みが５0ｎｍを超えると、第１の層Ｌ１と第２の層Ｌ２との格子不整差、及び第１の層Ｌ１と基板１との熱膨張係数差に起因して第１の層Ｌ１内に発生する引っ張り歪みにより、第１の層Ｌ１内にクラックが発生する虞れがある。
【００１７】
この第１の層Ｌ１の格子定数はシリコンとGaNとの間の値を有するので、シリコン基板１の結晶方位を良好に引き継ぐことができる。この結果、バッファ領域２の一方の主面に、半導体素子形成用の主半導体領域３を結晶方位を揃えて良好に形成することができる。このため、主半導体領域の平坦性が良くなり、半導体装置の電気的特性も良くなる。もし、シリコン基板１の一方の主面に、ＧａＮ半導体のみによって低温でバッファ層を形成した場合、シリコンとＧａＮとは格子定数の差が大きいため、このバッファ層の上面に平坦性に優れた主半導体領域３を形成することができない。
【００１８】
複数の前記第２の層Ｌ２のそれぞれは、
化学式  ＡｌaＭbＧａ1-a-bＮ
ここで、前記Ａｌはアルミニウム、
前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記Ｇａはガリウム、
前記Ｎは窒素、
前記ａ及びｂは、  ０≦ａ＜１、
０≦ｂ≦１、
ａ＋ｂ≦１
ａ＜ｘ
を満足させる数値、
で示される材料から成ることが望ましい。
即ち、第２の層Ｌ２は、例えば、ＧａＮ（窒化ガリウム）、ＡｌＩｎＮ（窒化インジウム、アルミニウム）、ＡｌＧａＮ（窒化ガリウム  アルミニウム）、ＡｌＩｎＧａＮ（窒化ガリウム  インジウム  アルミニウム）、ＡｌＢＮ（窒化ボロン  アルミニウム）、ＡｌＢＧａＮ（窒化ガリウム  ボロン  アルミニウム）及びＡｌＢＩｎＧａＮ（窒化ガリウム  インジウム  ボロン  アルミニウム）から選択された材料から成ることが望ましい。第２の層Ｌ２がＡｌを含む場合には、Ａｌ（アルミニウム）の増大により発生する恐れのあるクラックを防ぐためにＡｌ（アルミニウム）の割合を示すａの値を０＜ａ＜０．８を満足する値即ち０よりも大きく且つ０．８よりも小さくすることが望ましい。なお、この実施例１の第２の層Ｌ２は、上記化学式におけるａ＝０及びｂ＝０に相当するＧａＮから成る。
【００１９】
第２の層Ｌ２の好ましい厚みは、０．５ｎｍ〜２００ｎｍである。第２の層Ｌ２の厚みが０．５ｎｍ未満の場合には、第１の層Ｌ１、及びバッファ領域２上に成長される主半導体領域３を平坦に成長させることが困難になる。また、第２の層Ｌ２の厚みが２００ｎｍを超えると、第２の層Ｌ２と第１の層Ｌ１との格子不整に起因して第２の層Ｌ２内に発生する圧縮応力が主半導体領域３に悪影響を及ぼす。即ち、主半導体領域３にＨＥＭＴが形成される場合、ＨＥＭＴのチャネル層の電子密度が低下してＨＥＭＴの特性が劣化する。
更に好ましくは、第２の層Ｌ２の厚みを第１の層Ｌ１の厚みより大きくするのがよい。このようにすれば、第１の層Ｌ１と第２の層Ｌ２との格子不整差及び第１の層Ｌ１とシリコン基板１との熱膨張係数差に起因して第１の層Ｌ１に発生する歪の大きさを第１の層Ｌ１にクラックが発生しない程度に抑えること、及びチャネル層の電子濃度高濃度に保つことにおいて有利になる。
【００２０】
また、第１の層Ｌ１をＡｌxＩｎyＧａ1-x-yＮとし、第２の層Ｌ２をＡｌaＩｎbＧａ1-a-bＮとし、第１及び第２の層Ｌ１，Ｌ２の少なくとも一方にＩｎ（インジウム）を含めることができる。バッファ領域２にインジウムが含まれていれば、シリコン基板１とバッファ領域２との間の応力緩和効果が更に良好に得られ、シリコン基板１とバッファ領域２との間の熱膨張係数の差に起因するバッファ領域２の歪を良好に防止できる。
また、第１の層Ｌ１をＡｌxＢyＧａ1-x-yＮとし、第２の層Ｌ２をＡｌaＢbＧａ1-a-bＮとし、第１及び第２の層の少なくとも一方にＢ（ボロン）を含めることができる。第１の層と第２の層Ｌ１，Ｌ２の内の少なくとも一方の層にＢ（ボロン）が含まれているバッファ領域２は、Ｂ（ボロン）を含まないバッファ層よりもシリコン基板１の熱膨張係数に近い熱膨張係数を有する。このため、Ｂ（ボロン）を含むバッファ領域２によれば、シリコン基板１とバッファ領域２との間の熱膨張係数差に起因するバッファ層の歪を良好に防止できる。
【００２１】
バッファ領域２の上に配置されているHEMT素子形成用の主半導体領域３は、電子走行層３１と電子供給層３２とを有している。この実施例では、電子走行層３１が不純物非ドープのGaNから成る。また、電子供給層３２はn型不純物としてSiがドープされているn型Al0.2Ga0.8Nから成る。従って、主半導体領域３の各層３１，３２は窒素とガリウムをベースとした窒化ガリウム系化合物半導体から成る。バッファ領域２の上に配置された電子走行層３１はチャネル層とも呼ぶことができるものである。電子走行層３１の上に配置された電子供給層３２はドナー不純物（ｎ型不純物）から発生した電子を電子走行層３１に供給するものである。なお、電子走行層３１と電子供給層３２との間に周知のスペーサ層を設けることができる。このスペーサ層は電子供給層３２のｎ型不純物としてのシリコンが電子走行層３１に拡散することを抑制する機能を有する。この実施例での主半導体領域３の厚みは約１μｍである。
【００２２】
主半導体領域３の主面１１上に配置されたソース電極４及びドレイン電極５は電子供給層３２にそれぞれオーミック接触し、ゲート電極６は電子供給層３２にシヨットキー接触している。なお、ソース電極４及びドレイン電極５と電子供給層３２との間にｎ型不純物濃度が電子供給層３２よりも高いコンタクト用半導体層を設けることができる。
周知のように電子走行層３１と電子供給層３２との接合界面に２次元電子ガス層が形成され、ここが電子の通路となる。ＨＥＭＴのオン動作時には、ソース電極４、電子供給層３２、２次元電子ガス層を含む電子走行層３１、電子供給層３２、及びドレイン電極５の経路で電子が流れる。この電子の流れ即ち電流の流れはゲート電極６に印加される制御電圧で調整される。
【００２３】
シリコン基板１の他方の主面即ち裏面１２に金属から成る裏面電極７が形成されている。裏面電極７はシリコン基板１にオーミック接触している。この裏面電極７は導電性接合層９によって金属支持板８に電気的及び機械的に結合されている。金属支持板８とソース電極４とが接続導体１０によって電気的に接続されている。従って、裏面電極７は導電性接合層９及び金属支持板８及び接続導体１０を介してソース電極４に電気的に接続され、裏面電極７の電位はソース電極４の電位に固定される。このため、裏面電極７、導電性接合層９、金属支持板８及び接続導体１０を電位固定手段と呼ぶことができる。
【００２４】
次に、第１の層Ｌ１がＡＩＮ、第２の層Ｌ２がＧａＮとされたＨＥＭＴの製造方法を説明する。
まず、ｐ型半導体領域１ｐとｎ型半導体領域１ｎとから成るシリコン基板１を用意する。バッファ領域２側のシリコン基板１の一方の主面は、ミラー指数で示す結晶の面方位において（１１１）ジャスト面、即ち正確な（１１１）面である。しかし、シリコン基板１の一方の主面は（１１１）ジャスト面に対して例えば−４°〜+４°、好ましくは−３°〜+３°、より好ましくは−２°〜+２°傾斜した面であっても良い。シリコン基板１の主面の結晶方位を、（１１１）ジャスト面又は（１１１）ジャスト面からのオフ角度が小さい面とすることによって、バッファ領域２及び主半導体領域３をエピタキシャル成長させる際の原子レベルでのステップを無くすこと又は小さくすることができる。
【００２５】
次に、シリコン基板１の主面上のバッファ領域２を、周知のＭＯＣＶＤ（Metal  Organic  Chemical  Vapor  Deposition）即ち有機金属化学気相成長法によってＡｌＮから成る第１の層Ｌ１とＧａＮから成る第２の層Ｌ２とを繰返して積層することによって形成する。即ち、ＨＦ系エッチャントで前処理したシリコン基板１をＭＯＣＶＤ装置の反応室内に配置し、まず、９５０℃で約１０分間のサーマルアニーリングを施して表面の酸化膜を除去する。次に、反応室内にＴＭＡ（トリメチルアルミニウム）ガスとＮＨ3（アンモニア）ガスを約６５秒間供給して、シリコン基板１の一方の主面に厚さ約１０ｎｍのＡｌＮ層から成る第１の層Ｌ１を形成する。この第１の層Ｌ１の形成時に、本実施例ではシリコン基板１の加熱温度を１１２０℃とした後に、ＴＭＡガスの流量即ちＡｌの供給量を約６３μｍｏｌ／ｍｉｎ、ＮＨ3 ガスの流量即ちＮＨ3 の供給量を約０．１４ｍｏｌ／ｍｉｎとした。次に、ＴＭＡガスの供給を止めてシリコン基板１の加熱温度を１１２０℃とした後、反応室内にＴＭＧ（トリメチルガリウム）ガスとＮＨ3 （アンモニア）ガスとを約９０秒間供給して、厚さ約３０ｎｍのｎ型ＧａＮから成る第２の層Ｌ２を形成する。この第２の層Ｌ２の形成時に、本実施例では、ＴＭＧガスの流量即ちＧａの供給量を約６０μｍｏｌ／ｍｉｎ、ＮＨ3 ガスの流量即ちＮＨ3 の供給量を約０．１４ｍｏｌ／ｍｉｎとした。上述のＡｌＮから成る第１の層Ｌ１とＧａＮから成る第２の層Ｌ２の形成を２０回繰り返して２０個のＡｌＮから成る第１の層Ｌ１と２０個のＧａＮから成る第２の層Ｌ２とが積層されたバッファ領域２を得る。勿論ＡｌＮから成る第１の層Ｌ１、ＧａＮから成る第２の層Ｌ２をそれぞれ５０層等の任意の数に変えることもできる。
【００２６】
次に、バッファ領域２の上面に周知のＭＯＣＶＤ法によってＨＥＭＴ素子形成用の主半導体領域３を形成する。
即ち、上面にバッファ領域２が形成されたシリコン基板１をＭＯＣＶＤ装置の反応室内に配置して、反応室内にまずトリメチルガリウムガス即ちＴＭＧガス及びＮＨ3 （アンモニア）ガスを供給して、バッファ領域２の上面に例えば約５００〜１０００ｎｍの厚みの非ドープＧａＮ即ち導電型決定不純物を含まないＧａＮから成る電子走行層３１を形成する。本実施例ではＴＭＧガスの流量即ちＧａの供給量を約６２μmol ／ｍｉｎ、ＮＨ3 ガスの流量即ちＮＨ3 の供給量を約０．２３mol ／ｍｉｎとした。
【００２７】
次に、反応室内にＴＭＡガスとＴＭＧガスとアンモニアガスとＳｉＨ4（シラン）ガスを供給して電子走行層３１の上面にＡｌ0.2Ｇａ0.8Ｎから成る電子供給層３２を例えば約１０ｎｍの厚みに形成する。本実施例では、この時のＴＭＡガスの流量を約８．４μmol／ｍｉｎ、ＴＭＧガスの流量を約１５μmol ／ｍｉｎ、アンモニアガスの流量を約０．２３mol ／ｍｉｎ、ＳｉＨ4ガスの流量を約２１ｎmol ／ｍｉｎとした。
【００２８】
次に、周知の方法によって例えばＴｉ（チタン）とＡｌ（アルミニウム）とから成るソース電極４及びドレイン電極５を形成する。また、例えばＮｉ（ニッケル）及びＡｕ（金）、又はＰｄ，Ｔｉ及びＡｕから成るゲート電極６を形成する。また、シリコン基板１の裏面１２に裏面電極７を形成する。次に、裏面電極７を導電性接合層９によって支持板８に固着する。また、ワイヤ等の導体１０によって支持板８をソース電極４に接続する。
【００２９】
本実施形態のＨＥＭＴによれば、次の効果が得られる。
（１）シリコン基板１の裏面電極７が導電性接合層９と金属支持板８と接続導体１０とを介してソース電極４に電気的に接続されているので、裏面電極７の電位がソース電極４の電位、例えばグランド電位に固定される。これにより、ＨＥＭＴの動作状態の変化によるシリコン基板１及び裏面電極７の電位の変化を防ぐことができ、ＨＥＭＴの電気的動作が安定する。このように、動作の安定化を図ることによって、ドレイン電極５と裏面電極７との間にソース・ドレイン間の電圧が印加される。しかし、シリコン基板１にｐｎ接合が含まれているので、ドレイン電極５と裏面電極７との間の耐圧が向上しており、ドレイン電極５と裏面電極７との間の破壊が防止されている。即ち、図１では図示を容易にするために、バッファ領域２及び主半導体領域３の厚み方向即ち縦方向の寸法が拡大されて示されているが、実際にはバッファ領域２及び主半導体領域３の厚みはソース電極４とドレイン電極５との間の横方向、即ち平面方向の最短距離に比較して十分に小さい。また、シリコン基板１が単一の導電型から成る場合には、実質的に導体として機能する。従って、主半導体領域３の表面でのソース電極４とドレイン電極５との間の耐圧よりもドレイン電極５と裏面電極７との耐圧が問題となる。従って、主半導体領域３の表面でのソース電極４とドレイン電極５との間の耐圧よりもドレイン電極５と裏面電極７との間の耐圧が問題になる。図１の実施例において、ドレイン電流が流れていないようにゲート電極６が制御されている時即ちＨＥＭＴのオフ時において、ドレイン電極５の電位は裏面電極７の電位よりも高くなる。これにより、シリコン基板１のｐ型半導体領域１ｐとｎ型半導体領域１ｎとの間のｐｎ接合が逆バイアス状態となり、シリコン基板１は高い抵抗値を示す。このため、ドレイン電極５と裏面電極７との間の高耐圧化が達成される。
（２）  図１のHEMTでは、裏面電極７を介して放熱板として機能する金属製支持基板８が形成されている。また、シリコン基板１にｐｎ接合を形成して耐圧向上を図っているので、シリコン基板１を薄く形成でき、主半導体領域３と金属製支持基板８との間の熱抵抗が十分に小さくなっている。このため、主半導体領域３で発生した熱を、金属製支持基板８を通じて外部に良好に放熱させることができる。
（３）  低コストであり且つ加工性も良いシリコン基板１を使用するので、材料コスト及び生産コストの削減が可能である。このため、ＨＥＭＴのコスト低減が可能である。
（４）  シリコン基板１の一方の主面に形成された格子定数がシリコンとGaNとの間の値を有する例えばＡｌＮから成る第１の層Ｌ１と例えばＧａＮから成る第２の層Ｌ２とから成るバッファ領域２は、シリコン基板１の結晶方位を良好に引き継ぐことができる。この結果、バッファ領域２の一方の主面に、ＧａＮ系半導体から成る主半導体領域３を結晶方位を揃えて良好に形成することができる。このため、主半導体領域３の平坦性が良くなり、ＨＥＭＴの電気的特性も良くなる。もし、シリコン基板１の一方の主面に、ＧａＮ半導体のみによって低温でバッファ層を形成した場合、シリコンとＧａＮとは格子定数の差が大きいため、このバッファ層の上面に平坦性に優れたＧａＮ系半導体領域を形成することはできない。
（５）  ＡｌＮから成る第１の層Ｌ１とＧａＮから成る第２の層Ｌ２との複合層から成るバッファ領域２は、従来のＧａＮやＡｌＮの単一層から構成される低温バッファ層に比較して高温で結晶成長させることができる。従って、窒素源となるアンモニアを良好に分解させることができ、バッファ領域２はアモルファス層とならない。このため、バッファ領域２の上に形成されるエピタキシャル成長層即ち主半導体領域３の結晶欠陥の密度を十分に小さくすることができ、リーク電流の発生を防止することができる。この結果、ピンチオフ特性の良好なＨＥＭＴを提供することができる。
（６）  基板１がサファイアに比較して熱伝導率に優れるシリコンから形成されるので、デバイスの動作中に発生する熱をシリコン基板１を通じて良好に放熱させることができ、デバイスの耐圧、利得等の諸特性が良好になる。
（７）  シリコン基板１は窒化物系化合物半導体に比べて熱膨張係数が小さい為、熱不整に起因した引っ張り歪がエピタキシャル層に加わる。このため、電子供給層３２と電子走行層３１との間の界面の引っ張り応力を更に強めることができ、結果的にピエゾ分極効果を高めることができる。このため、電子走行層３１即ちチャネルの電子密度をサファイア基板を使用したＨＥＭＴに比較して高濃度にすることができ、電子走行層３１即ちチャネルのシート抵抗を減少してドレイン電流を増大することが可能となる。
【実施例２】
【００３０】
次に、図３に示す実施例２に係わるＨＥＭＴを説明する。但し、図３及び後述する図４〜図７において、図１及び図２と実質的に同一の部分、及び図３〜図７において相互に同一の部分には同一の符号を付してその説明を省略する。
【００３１】
図３のＨＥＭＴは、図１のシリコン基板１を変形したシリコン基板１ａを設け、且つ接続導体１０によってドレイン電極５と支持板８とを接続した他は、図１と同一に形成したものである。図３のシリコン基板１ａはｎ型半導体領域１ｎとｐ型半導体領域１ｐとを有し、ｎ型半導体領域１ｎが裏面電極７に接続され、ｐ型半導体領域１ｐがバッファ領域２に接触している。従って、ＨＥＭＴの正常動作時において、裏面電極７がドレイン電極５の電位に固定され、ソース電極４の電位よりもドレイン電極５の電位が高い時に、シリコン基板１ａのｎ型半導体領域１ｎとｐ型半導体領域１ｐとの間のｐｎ接合が逆バイアス状態となり、ソース電極４と裏面電極７との間の耐圧が向上する。従って、図３の実施例２によっても図１の実施例１と同一の効果を得ることができる。
【実施例３】
【００３２】
図４に示す実施例３のＨＥＭＴは、図１のシリコン基板１とバッファ領域２とを変形したシリコン基板１ｂとバッファ領域２ａとを設け、この他は図１と同一に形成したものである。図４のシリコン基板１ｂはｐ型半導体領域１ｐのみから成る。バッファ領域２ａは、図４で最も下の第１の層Ｌ１´がｎ型ＡｌＮから成る。従って、ｐ型シリコン基板１ｂと第１の層Ｌ１´との間にｐｎ接合が生じ、このｐｎ接合がＨＥＭＴの正常動作時に逆バイアス状態となり、耐圧が向上する。従って、実施例３によっても実施例１と同様な効果を得ることができる。
【００３３】
図４において、シリコン基板１ｂをｎ型シリコン基板に変え、且つバッファ領域２ａの最も下の第１の層Ｌ１をｐ型ＡｌＮ等のｐ型半導体に変え、支持板８を接続導体１０によって図４で鎖線で示すようにドレイン電極５に接続することができる。また、図４において、シリコン基板１ｂがｐ型の時には、バッファ領域２ａの全体をｎ型半導体とすることができる。また、シリコン基板１ｂがｎ型の時にはバッファ領域２ａの全体をｐ型半導体とすることができる。また、図４においてシリコン基板１ｂを図１又は図３のシリコン基板１又は１ａに置き換え、シリコン基板内のｐｎ接合とシリコン基板とバッファ領域２ａとの間のｐｎ接合との両方で耐圧向上を図ることができる。
【実施例４】
【００３４】
次に、図５を参照して実施例４のＭＥＳＦＥＴを説明する。
図５のＭＥＳＦＥＴは、図１のＨＥＭＴのための主半導体領域３の代りにｎ型不純物としてＳｉがドープされたＧａＮから成るｎ型半導体層３０を有する主半導体領域３ａを設け、この他は図１と同一に形成したものである。即ち、図５のＭＥＳＦＥＴにおいて、シリコン基板１、バッファ領域２、ソース電極４、ドレイン電極５、ゲート電極６、支持板８、導電性接合層９及び接続導体１０は図１において同一符号で示すものと同様に形成されている。ｎ型半導体層３０はチャネル層又は活性層とも呼ぶことができるものであり、バッファ領域２の上に配置されている。ソース電極４及びゲート電極５はｎ型半導体層３０にオーミック接触し、ゲート電極６はｎ型半導体層３０にショットキバリア接触している。
【００３５】
図５のＭＥＳＦＥＴのＧａＮから成るｎ型半導体層３０以外の製造方法は、実施例１と同一である。ｎ型半導体層３０を形成する時には、バッファ領域２の形成時に使用した反応室内にＴＭＧガスとＮＨ3ガスとＳｉＨ4（シラン）ガスを約４５０秒間供給して、バッファ領域２の上面に、厚さ約１５０ｎｍのｎ型半導体層３０を形成する。本実施例では、ＴＭＧガスの流量、即ちＧａの供給量を約６０μｍｏｌ／ｍｉｎ，ＮＨ3ガスの流量即ちＮＨ3の供給量を０．２３ｍｏｌ／ｍｉｎ，ＳｉＨ4ガスの流量、即ちＳｉの供給量を２１ｎｍｏｌ／ｍｉｎとした。
【００３６】
図５のＭＥＳＦＥＴは、図１のＨＥＭＴの効果の説明の欄で述べた（１）〜（７）と同一の効果を有する。
【実施例５】
【００３７】
図６に示す実施例５のＭＥＳＦＥＴは、図３の実施例２のＨＥＭＴのための主半導体領域３をＭＥＳＦＥＴのための主半導体領域３ａに置き換え、この他は図３と同一に構成したものである。ＭＥＳＦＥＴのための主半導体領域３ａの構成は図５と同一である。この実施例５によっても実施例１〜４と同様な効果が得られる。
【実施例６】
【００３８】
図７に示す実施例６のＭＥＳＦＥＴは、図４のＨＥＭＴのための主半導体領域３をＭＥＳＦＥＴのための主半導体領域３ａに置き換え、この他は図４と同一に構成したものである。従って、図７の実施例６によっても実施例１〜５と同様な効果が得られる。
【００３９】
本発明は上述の実施例に限定されるものではなく、例えば次の変形が可能なものである。
（１）  裏面電極７を省き、導電性接合層９のみで支持板８にシリコン基板１〜１ｂを固着することができる。
（２）  裏面電極７とソース電極４又はドレイン電極５との電気的接続を、主半導体領域３又は３ａ、バッファ領域２又は２ａ、シリコン基板１又は１ａ又は１ｂとから成る半導体基体に形成した貫通孔又は溝、又は半導体基体の側面に導体を配置することによって行うことができる。
（３）  バッファ領域２又は２ａの第２の層Ｌ２に例えばＭｇ（マグネシウム）等のｐ型不純物を添加してｐ型半導体領域とすることができる。これにより、図１、図３及び図４のｎ型半導体と同様な特性を有するｎライクの電子走行層３１とバッファ領域２又は２ａとの間にｐｎ接合が形成され、また図５、図６及び図７のｎ型半導体層３０とバッファ領域２又は２ａとの間にｐｎ接合が形成される。これにより、ドレイン電極５又はソース電極４と裏面電極７との間の耐圧が更に向上する。
（４）  図１及び図５のバッファ領域２の全体又は一部にｐ型不純物を添加し、バッファ領域２とシリコン基板１との間及びバッファ領域２と電子走行層３１又はｎ型半導体層３０との間の一方又は両方にｐｎ接合を形成することができる。これにより、ドレイン電極５又はソース電極４と裏面電極７との間の耐圧が向上する。
（５）  バッファ領域２の第１の層Ｌ１を第１の導電型（例えばｐ型）、第２の層Ｌ２を第２の導電型（例えばｎ型）として第１及び第２の層Ｌ１、Ｌ２間にｐｎ接合を形成することができる。これにより、ドレイン電極５又はソース電極４と裏面電極７との間の耐圧が向上する。
（６）  実施例１〜６では、バッファ領域２又は２ａの第１の層Ｌ１と第２の層Ｌ２との間の接合界面に２次元電子ガス層が形成される。この２次元電子ガスの形成を阻止又は抑制するための層を第１及び第２の層Ｌ１、Ｌ２の間に配置することができる。
（７）  バッファ領域２又は２ａを省くことができる。また、バッファ領域を単一の例えばＧａＮ層のような単一の窒化物半導体のみで構成することができる。
（８）  シリコン基板１を単結晶シリコン以外の多結晶シリコン又はＳｉＣ等のシリコン化合物とすることができる。
（８）  主半導体領域３、３ａの各層の導電型を実施例と逆にすることができる。
（９）  主半導体領域３、３ａの各層を、ＧａＮ（窒化ガリウム）、ＡｌＩｎＮ（窒化インジウム  アルミニウム）、ＡｌＧａＮ（窒化ガリウム  アルミニウム）、ＩｎＧａＮ（窒化ガリウム  インジウム）、及びＡｌＩｎＧａＮ（窒化ガリウム  インジウム  アルミニウム）から選択された窒化ガリウム系化合物半導体又は窒化インジウム系化合物半導体とすることができる。
（１０）  図１、図３及び図４のＨＥＭＴにおいて、電子走行層３１とバッファ領域２との間に電子供給層３２と同様な機能を有する別の電子供給層を設けることができる。
（１１）  電位固定手段として、ソース電極４又はドレイン電極５と裏面電極とに同一の電位又は一定の電位差を与えるための手段を設けることができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施例１に従うＨＥＭＴを概略的示す中央縦断面図である。
【図２】図１のＨＥＭＴの一部を示す平面図である。
【図３】実施例２のＨＥＭＴを概略的に示す中央縦断面図である。
【図４】実施例３のＨＥＭＴを概略的に示す中央縦断面図である。
【図５】実施例４のＭＥＳＦＥＴを概略的に示す中央縦断断面図である。
【図６】実施例５のＭＥＳＦＥＴを概略的に示す中央縦断断面図である。
【図７】実施例６のＭＥＳＦＥＴを概略的に示す中央縦断断面図である。
【符号の説明】
【００４１】
１  シリコン基板
２、２ａ  バッファ領域
３又は３ａ  主半導体領域
４  ソース電極
５  ドレイン電極
６  ゲート電極
７  裏面電極
８  支持板
１０  接続導体
【図１】
2005217049.tif 000003
【図２】
2005217049.tif 000004
【図３】
2005217049.tif 000005
【図４】
2005217049.tif 000006
【図５】
2005217049.tif 000007
【図６】
2005217049.tif 000008
【図７】
2005217049.tif 000009