(57)【要約】【課題】  負荷が小さいときには電流増幅回路からの出力波形に生じる歪を小さくすることができる印刷ヘッド駆動回路を提供する。【解決手段】  電流増幅回路５（の充電回路）からの出力電圧の波形は、破線２５で示すように、第１段目のＴＲであるＴＲ９のベース〜エミッタ間電圧（Vbe１）が0.7Ｖに達する時間Ｔ１までの間は、中間電位（例えば略２０Ｖ）で推移する。そして、時間Ｔ１で該Vbe１が0.7Ｖに達すると、ＴＲ１１が導通（ターンオン）し、抵抗１７の値が非導通（ターンオフ）状態のＴＲ１１のインピーダンスに比較して充分小さいために、ＶＤＤからＴＲ１１、抵抗１７を通じて駆動電圧伝達線路２１に電流が流れるので、上記出力電圧の波形は、略垂直に立ち上がり、以後は目標値まで所定の勾配で上昇することになる。【選択図】        図２
2005254644.tif 000002
【特許請求の範囲】
【請求項１】
複数のノズルを有する印刷ヘッドの駆動回路において、
入力した電流を増幅して前記印刷ヘッドに出力するための電流増幅部と、
前記電流増幅部を制御するための制御部と、
を備え、
前記電流増幅部が、
前記制御部からの制御信号に応じて動作する第１段目の電流増幅素子と、
所定のノズル数（閾値）を超えた場合に動作するように設定された第２段目の電流増幅素子と、
を少なくとも有し、
前記所定の閾値が、一色分の印刷に使用される全部のノズル数の５０％から２５０％までの間の適宜な値に設定されている印刷ヘッド駆動回路。
【請求項２】
請求項１記載の印刷ヘッド駆動回路において、
前記所定の閾値が、一色分の印刷に使用される全部のノズル数の１００％から２００％までの間の適宜な値に設定されている印刷ヘッド駆動回路。
【請求項３】
請求項１記載の印刷ヘッド駆動回路において、
前記所定の閾値が、一色分の印刷に使用される全部のノズル数の１５０％から２００％までの間の適宜な値に設定されている印刷ヘッド駆動回路。
【請求項４】
請求項１乃至請求項３のいずれか１項記載の印刷ヘッド駆動回路において、
前記第１段目の電流増幅素子と前記第２段目の電流増幅素子とは、ダーリントン接続されているバイポーラ型トランジスタであり、前記所定の閾値が、前記第２段目の電流増幅素子のベース〜エミッタ間に接続される抵抗素子の抵抗値によって決まる印刷ヘッド駆動回路。
【請求項５】
請求項４記載の印刷ヘッド駆動回路において、
前記抵抗素子の抵抗値が、0.5Ω以下である印刷ヘッド駆動回路。
【請求項６】
請求項１記載の印刷ヘッド駆動回路において、
前記第１段目の電流増幅素子が、前記第２段目の電流増幅素子よりも大きな電流容量を持つ印刷ヘッド駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のノズルを有する印刷ヘッドの駆動回路に関する。
【背景技術】
【０００２】
従来、駆動すべき圧力発生素子（ピエゾ素子）の数が変動しても、ノズル開口からインクを安定的に吐出することができるようにすることを目的とした印刷ヘッドの駆動回路が提案されている。この印刷ヘッド駆動回路では、駆動信号出力回路においてダーリントン接続されたトランジスタのうち、後段のトランジスタのベースに対して、第１及び第２のスイッチング速度補正回路から補正電位印加用端子を介して所定の電位（補正電位）を印加して、後段のトランジスタのベースに対する電荷の補助的な注入或いは該ベースからの電荷の補助的な流出を行うことが可能である。その結果、補正電位印加用端子に印加した電位によって後段のトランジスタのスイッチング速度を任意に補正することが可能になる（例えば特許文献１参照）。
【０００３】
【特許文献１】特開2000-211126号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記構成の従来の印刷ヘッド駆動回路では、駆動信号出力回路、即ち、電流増幅回路がダーリントン接続された２段のトランジスタで構成されているため、前段のトランジスタのベースと後段のトランジスタのエミッタとの間の電位差が、電流増幅回路が１段のトランジスタのみで構成されている場合の該トランジスタのベース〜エミッタ間の電位差（0.7Ｖ）の略２倍（1.4Ｖ）となる。そのため、負荷が小さい（印刷ヘッドのノズル駆動数が少ない）場合であっても、電流増幅回路からの出力波形が歪み易いという問題がある。
【０００５】
また、上記印刷ヘッド駆動回路の負荷である印刷ヘッドのノズル駆動数は、印刷しようとする画像データ（例えば、カラー画像データかモノクロ画像データか、或いは写真画像データかテキストデータか等）によって変化する。ここで、８色分のノズルを備える印刷ヘッドを例に取ると、通常の印刷では、８色分のノズル全部を同時に駆動させることは殆ど無い。しかし、該印刷ヘッドを駆動するための駆動回路では、８色分のノズル全部を同時に駆動させる印刷にも対応できるように、電流増幅回路をダーリントン接続した２段のトランジスタを備える回路構成にして、大きな出力電流が得られるようにしておく必要かある。
【０００６】
なお、前段のトランジスタのベースと後段のトランジスタのエミッタとの間の電位差を小さくするために、通常のトランジスタを用いたダーリントン接続によってではなく、大電流容量のトランジスタを用いて１段の電流増幅回路を構成する方法が想到される。しかし、上記のような用途に適した大電流容量のトランジスタは入手が困難であり、高価である上に、上記トランジスタに大電流が流れた場合、電流断時の応答性が悪くその結果として電流増幅回路の出力波形に歪が生じたり、貫通電流が生じたりする原因になるので、上記方法は採用できない。
【０００７】
従って本発明の目的は、負荷が小さいときには電流増幅回路からの出力波形に生じる歪を小さくすることができる印刷ヘッド駆動回路を提供することにある。
【０００８】
また、本発明の別の目的は、電流増幅回路を構成するトランジスタのスイッチング動作の応答性が良く、それ故に該トランジスタに貫通電流が生じないようにすることができる印刷ヘッド駆動回路を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に従う印刷ヘッド駆動回路は、複数のノズルを有する印刷ヘッドを駆動するためのもので、入力した電流を増幅して上記印刷ヘッドに出力するための電流増幅部と、上記電流増幅部を制御するための制御部と、を備え、上記電流増幅部が、上記制御部からの制御信号に応じて動作する第１段目の電流増幅素子と、所定のノズル数（閾値）を超えた場合に動作するように設定された第２段目の電流増幅素子と、を少なくとも有し、上記所定の閾値が、一色分の印刷に使用される全部のノズル数の５０％から２５０％までの間の適宜な値に設定されている。
【００１０】
本発明に係る好適な実施形態では、上記所定の閾値が、一色分の印刷に使用される全部のノズル数の１００％から２００％までの間の適宜な値に設定されている。
【００１１】
上記とは別の実施形態では、上記所定の閾値が、一色分の印刷に使用される全部のノズル数の１５０％から２００％までの間の適宜な値に設定されている。
【００１２】
また、上記とは別の実施形態では、上記第１段目の電流増幅素子と上記第２段目の電流増幅素子とは、ダーリントン接続されているバイポーラ型トランジスタであり、上記所定の閾値が、上記第２段目の電流増幅素子のベース〜エミッタ間に接続される抵抗素子の抵抗値によって決まる。
【００１３】
また、上記とは別の実施形態では、上記抵抗素子の抵抗値が、0.5Ω以下に設定されている。
【００１４】
更に、上記とは別の実施形態では、上記第１段目の電流増幅素子が、上記第２段目の電流増幅素子よりも大きな電流容量を持つ。
【発明の効果】
【００１５】
本発明によれば、負荷が小さいときには電流増幅回路からの出力波形に生じる歪を小さくすることが可能な印刷ヘッド駆動回路を提供することができる。
【００１６】
また、本発明によれば、電流増幅回路を構成するトランジスタのスイッチング動作の応答性が良く、それ故に該トランジスタに貫通電流が生じないようにすることが可能な印刷ヘッド駆動回路を提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を、図面により詳細に説明する。
【００１８】
図１は、本発明の一実施形態に係る印刷ヘッド駆動回路の全体構成を示した図である。
【００１９】
上記印刷ヘッド駆動回路は、図１に示すように、Ｄ／Ａコンバータ（以下、「ＤＡＣ」と表記する）１と、前置増幅回路（以下、「プリＡＭＰ」と表記する）３と、電流増幅回路５と、ヘッド部（印刷ヘッド）７とを備える。ＤＡＣ１、及びプリＡＭＰ３は、ヘッド部７を駆動するための台形波を生成する台形波生成回路を、また、ＤＡＣ１、プリＡＭＰ３、及び電流増幅回路５は、ヘッド部７を駆動するための駆動電圧をヘッド部７に供給する台形波駆動回路を、夫々構成する。上記台形波生成回路では、台形波の電圧値、及び勾配が任意に設定可能である。
【００２０】
ＤＡＣ１は、ＡＳＩＣ（Application Specific Integrated Circuit）（図示しない）から、台形波生成のための指令として出力される例えば１０ビットのディジタルデータをＤ／Ａ変換（ディジタル／アナログ変換）することにより、例えば略2.6Ｖの台形波の電圧信号を生成して、プリＡＭＰ３に出力する。ここで、ＡＳＩＣ（図示しない）とは、例えばプリンタ等の画像形成装置が、高画質化や印刷速度の高速化を実現するためのハードウェアロジック回路として開発されたコプロセッサ、即ち、ＣＰＵと同等の扱いを受ける専用プロセッサである。ＡＳＩＣ（図示しない）は、ソフトウェアをＣＰＵで実行するようなコンピュータではなく、ホスト装置（図示しない）内のソフトウェアであるプリンタドライバ（図示しない）と、プリンタとの間に介在する。
【００２１】
プリＡＭＰ３は、ＤＡＣ１からの上記台形波の電圧信号を入力し、該電圧信号を例えば略１６倍程度増幅して電流増幅回路５に出力するもので、プリＡＭＰ３には、電流増幅回路５の出力である台形波の駆動電圧を駆動電圧伝達線路２１を通じて検知して、電流増幅回路５をフィードバック制御するための制御機能が内蔵されている。
【００２２】
電流増幅回路５は、ヘッド部７が多数のノズル（図示しない）を有する場合でも、各ノズル（図示しない）に対応する個々のピエゾ素子（２５１〜２５ｎ）に対して台形波の駆動電圧が供給可能に構成されており、ＮＰＮトランジシスタ（以下、単に「ＴＲ」と表記する）９、１１と、ＰＮＰトランンジスタ（以下、単に「ＴＲ」と表記する）１３、１５と、抵抗１７、１９とを備える。電流増幅回路５において、プラス側に（例えば略２０Ｖ）バイアスされた電位を中間電位とするための線路（駆動電圧伝達線路）２１の高電位側に、ＴＲ９、ＴＲ１１、及び抵抗１７で各ピエゾ素子２５１〜２５ｎに対する充電回路が、駆動電圧伝達線路２１の低電位側に、ＴＲ１３、ＴＲ１５、及び抵抗１９で各ピエゾ素子２５１〜２５ｎの放電回路が、夫々構成されている。
【００２３】
充電回路では、第１段目のＴＲであるＴＲ９と、第２段目のＴＲであるＴＲ１１とが、また、放電回路では、第１段目のＴＲであるＴＲ１３と、第２段目のＴＲであるＴＲ１５とが、夫々ダーリントン接続されている。充電回路と放電回路との間では、（第１段目のＴＲである）ＴＲ９と（同じく第１段目のＴＲである）ＴＲ１３とが、（ＴＲ９のエミッタとＴＲ１１のベースとの間に接続されている）抵抗１７、駆動電圧伝達線路２１、及び（ＴＲ１３のエミッタとＴＲ１５のベースとの間に接続されている）抵抗１９を通じてプッシュプル接続されている。これに加えて、更に、（第２段目のＴＲである）ＴＲ１１も、（同じく第２段目のＴＲである）ＴＲ１５と、駆動電圧伝達線路２１を通じてプッシュプル接続されている。
【００２４】
本実施形態では、充電回路側の抵抗１７には、例えば0.5Ω以下の抵抗値を持つ抵抗素子が採用されている。（第２段目のＴＲである）ＴＲ１１は、該ＴＲのベースと抵抗１７を通じた駆動電圧伝達線路２１との間の電位差（Vbe）が、ＴＲ１１の特性によって決まる（第２段目の）ＴＲ１１の動作閾値（例えば0.7Ｖ）を超えた時点で動作する。抵抗１７の大きさによって、ＴＲ１１が動作を開始するときの、抵抗１７の電流の大きさが決まる。同様に、放電回路側の抵抗１９にも、例えば0.5Ω以下の抵抗値を持つ抵抗素子が採用されている。（第２段目のＴＲである）ＴＲ１５も、駆動電圧伝達線路２１と抵抗１９を通じた該ＴＲ１５のベースとの間の電位差（−Vbe）が、ＴＲ１５の特性によって決まる（第２段目の）ＴＲ１５の動作閾値（例えば0.7Ｖ）を超えた時点で動作する。抵抗１９の大きさによって、ＴＲ１５が動作を開始するときの、抵抗１９の電流の大きさが決まる。
【００２５】
なお、充電回路と放電回路とは、充電回路を構成するＴＲがＮＰＮ型かＰＮＰ型かという点以外には、構成及び機能が原理的に同一であるので、以下では、充電回路についてのみ詳細に説明し、放電回路については詳細な説明を省略する。
【００２６】
上記抵抗１７の抵抗値は、一色分の印刷に使用される全部のノズル数のＸ％以上を駆動するとき、上記Vbe動作閾値以上になるように設定される。Ｘは５０から２５０である。ここで、「一色分の印刷に使用される全部のノズル数」が「２４０％」に設定されている場合とは、例えば、シアンに割り当てられたノズルの内の全ノズル（１００％）からシアンインクが吐出され、マゼンタに割り当てられたノズルの内の７割（７０％）のノズルからマゼンタインクが吐出され、イェローに割り当てられたノズルの内の７割（７０％）のノズルからイェローインクが吐出されるような場合を意味する。上記抵抗１７の抵抗値は、望ましくは、Ｘが１００から２００になるように設定される。上記抵抗１７の抵抗値は、より望ましくは、Ｘが１５０から２００になるように設定される。上記抵抗１７の抵抗値は、通常のダーリントン接続で見られるような数十Ω以上の抵抗と異なり0.5Ω以下になる。
【００２７】
また、本実施形態では、（第１段目のＴＲである）ＴＲ９には、（第２段目のＴＲである）ＴＲ１１よりも大きな電流容量を持つ素子が採用されている。
【００２８】
ヘッド部７は、ノズルセレクタ２３と、ノズルセレクタ２３を通じて駆動電圧伝達線路２１に対し、互いに並列接続されている多数のピエゾ素子２５１〜２５ｎとを備える。各ピエゾ素子２５１〜２５ｎは、個々のノズル（図示しない）別に、個々のノズル（図示しない）のアクチュエータとして配設されている。本実施形態では、ヘッド部７は、例えばレッド、ブルー、フォトブラック、マットブラック、イエロー、マゼンタ、シアン、及び黒の合計８色のインクを使用した印刷が可能に構成されており、例えば１列当り１２８個のノズルが、ヘッド部７の主走査方向に沿って合計で８列並設されているものとする。よって、この例では、上記抵抗１７の抵抗値は、６４個から３２０個までの間の或るノズル数、又は、１２８個から２５６個までの間の或るノズル数、又は、１９２個から２５６個までの間の或るノズル数に達したときに上記動作閾値にVbeが達するように設定されることになる。
【００２９】
ノズルセレクタ２３は、アナログ信号の伝達路に挿入され、ディジタル制御信号によって信号伝達の開／閉を行うゲート回路（伝達ゲート、或いはアナログスイッチともいう）である。即ち、ノズルセレクタ２３は、駆動電圧伝達線路２１に接続されており、例えば上述したＡＳＩＣ（図示しない）からのノズルセレクト信号（ディジタル制御信号）に従って、該ノズルセレクト信号に対応するピエゾ素子（２５１〜２５ｎの何れか）のゲートを開く。これにより、該ゲートを通じて該ゲートに対応するピエゾ素子（２５１〜２５ｎの何れか）に、駆動電圧伝達線路２１を通じて電流増幅回路５側から出力される台形波の駆動電圧が供給される。
【００３０】
次に、上記構成の印刷ヘッド駆動回路の動作を説明する。
【００３１】
例えば、抵抗１７の値が、一色分の印刷に使用される全部のノズル数（１２８個）の５０％に当る６４個のノズルを駆動したときに、Vbeが上記動作閾値に至るように設定されているものとする。
【００３２】
ＡＳＩＣ（図示しない）から、ピエゾ素子（２５１〜２５ｎ）を適切に駆動する波形を生成するための駆動波形データがＤＡＣ１に出力されると、ＤＡＣ１から該データに応じたアナログ電圧信号（即ち、略2.6Ｖの台形波の電圧信号）が、プリＡＭＰ３に出力される。この台形波の電圧信号を入力すると、プリＡＭＰ３は、上記台形波の電圧信号を例えば略１６倍程度増幅して電流増幅回路５に出力する。これにより、電流増幅回路５（の充電回路）からは、図２に示すような台形波の電圧信号が駆動電圧伝達線路２１を通じてヘッド部７に出力される。
【００３３】
ここで、ＡＳＩＣ（図示しない）からノズルセレクタ２３に、６４本以下のノズルをＯＮするようにデータが送られているとする。すると、電流増幅回路５（の充電回路）からの出力電圧の波形は、図２において、破線２５で示すように、第１段目のＴＲであるＴＲ９のベース〜エミッタ間電圧（Vbe１）が0.7Ｖに達する時間Ｔ１までの間は、中間電位（例えば、略２０Ｖ）で推移する。そして、時間Ｔ１で該Vbe１が0.7Ｖに達すると、ＴＲ９が導通（ターンオン）し、抵抗１７の値が非導通（ターンオフ）状態のＴＲ１１のインピーダンスに比較して充分小さいために、ＶＤＤからＴＲ１１、抵抗１７を通じて駆動電圧伝達線路２１に電流が流れるので、上記出力電圧の波形は、略垂直に立ち上がり、以後は目標値まで所定の勾配で上昇することになる。
【００３４】
ここで、仮に、抵抗１７に、上記0.5Ω以下のような小さな値を持ったものに代えて、例えば100Ωの値を持ったものを採用した場合には、電流増幅回路５（の充電回路）からの出力電圧の波形は、上記Vbe１が0.7Ｖに達しても、抵抗１７が大きいため、ＴＲ９から、駆動電圧伝達線路２１に大きな電流を流すことができない。そのため、時間Ｔ１では殆ど電圧が上がらず、図２において、一点鎖線２７で示すように、更に、（第２段目のＴＲである）ＴＲ１１のベースと駆動電圧伝達線路２１との間の電位差が0.7Ｖに達することで、第２段目のＴＲであるＴＲ１１のベース〜エミッタ間電圧Vbe２が0.7Ｖに達してＴＲ１１が導通（ターンオン）する時間Ｔ２までの間は、中間電位（例えば、略２０Ｖ）で推移する。この時間Ｔ２は、時間Ｔ１よりも後に到来する時間である。そして、時間Ｔ２で該Vbe２が0.7Ｖに達すると、ＴＲ１１が導通（ターンオン）し、ＶＤＤからＴＲ１１を通じて駆動電圧伝達線路２１に電流が流れるので、上記出力電圧の波形は、略垂直に立ち上がり、以後は目標値まで所定の勾配で上昇することになる。
【００３５】
なお、抵抗１７に、0.5Ω以下のものを用いた場合において、ノズル数が６４よりも大きいときには、抵抗１７に、100Ωのものを用いた場合と略同様になる。
【００３６】
本実施形態のように、抵抗１７に、0.5Ω以下の値の素子を採用すれば、負荷が小さい（例えば、一色分の印刷に使用される全部のノズル数（１２８個）の５０％に当る６４個のノズルを駆動する）場合には、第１段目のＴＲであるＴＲ９のみが駆動されることになるので、対象となるノズル（のピエゾ素子（２５１〜２５ｎの何れか））が、時間Ｔ２よりも前の時間Ｔ１から動作を開始する。そのため、抵抗１７に、100Ωの値を持ったものを採用した場合のように、（第１段目のＴＲである）ＴＲ９のベースと駆動電圧伝達線路２１との間の電位差が1.4Ｖに達しなければ、対象となるノズルが動作を開始しない場合と異なって、駆動波形は急激な変化がなく歪が小さいため、安定したインク量の吐出が得られる。これは、６４より小さなノズル数の駆動であるが、このとき、画像の濃淡は薄めであり、インク量の僅かな変化が、容易に判別できるので、安定したインク量の吐出は重要である。
【００３７】
一方、６４より大きなノズル数を駆動する場合、画像は濃いめであり、インク量が僅かに変化しても分りづらい。
【００３８】
負荷である個々のピエゾ素子（２５１〜２５ｎ）は、等価的にはコンデンサ（Ｃ）であり、また、駆動電圧伝達線路２１には、Ｌ分（インダクタンス）も含まれている。よって、従来のような、（第１段目のＴＲである）ＴＲ９のベースと駆動電圧伝達線路２１との間の電位差が1.4Ｖに達してから駆動電圧伝達線路２１に負荷電流が流れ始める場合には、上記Ｌ分によって負荷電流の立ち上がりが一層遅れることになる。しかし、本実施形態におけるように、（第１段目の）ＴＲ９のVbe１が0.7Ｖに達した時点で、（第１段目の）ＴＲ９から負荷電流が流れ始めるような、始めから結構大きな負荷電流を駆動電圧伝達線路２１を通じてピエゾ素子（２５１〜２５ｎ）側に供給できる場合には、上記Ｌ分による負荷電流立ち上がりの遅れの影響を少なくすることができ、それによって電流増幅回路５からの出力波形の歪を小さくすることが可能になる。
【００３９】
よって、対象となるノズルが、時間Ｔ２から動作を開始する場合のように、ノズルの動作時間が短いために、ノズルの動作時間とノズルの固有振動数との間にズレが生じて、印刷画像の色の濃度が濃くなり過ぎたり、或いは薄くなり過ぎたりして、原稿画像の濃度が印刷画像の濃度に正確に反映されないような不具合の発生を防止できる。
【００４０】
次に、（第２段目のＴＲである）ＴＲ１１が導通（ターンオン）するノズル数の最小値、及び最大値は、一色分の印刷に使用される全部のノズル数を１００％とすると、通常であれば、最小値はその５０％に、最大値はその２００％に、夫々設定するのが望ましい。但し、最大値については、必ずしも上記２００％に制限されるものではなく、図３、及び図４を参照して説明するような計算方法を用いて抵抗１７の値を適切に決定することにより、上記最大値を、第１段目（前段）のＴＲ９から負荷（各ピエゾ素子２５１〜２５ｎ）側に供給される電流の最大値で駆動し得るノズル数に設定することが可能である。
【００４１】
例えば、第１段目（前段）のＴＲ９として採用されるＴＲの電流容量が、ヘッド部７が備える全ノズル数（前の段落までの％は、一色分の印刷に使用される全部のノズル数を１００％としていたが、以後は、説明を容易にするため、全色含めた全ノズル数を１００％とする）まで駆動可能であれば、残り１０％のノズル数を駆動し得る大きさで良いから、発熱量、素子のサイズ、及び出力電流の最大値等の何れを取っても、第１段目（前段）のＴＲ９の方が第２段目（後段）のＴＲ１１よりも大きくなる。
【００４２】
次に、第１段目（前段）のＴＲ９からの出力電流によって動作するノズル数が、該出力電流によって動作し得る最大値に達したときに、第２段目（後段）のＴＲ１１が導通（ターンオン）するようにするための抵抗１７の値の決定方法について、図３、及び図４を参照して説明する。
【００４３】
ここで、図３は、電流増幅回路５のうちの、各ピエゾ素子２５１〜２５ｎに対する充電回路を構成する（第１段目の）ＴＲ９、（第２段目の）ＴＲ１１、及び抵抗１７における電圧、電流を示した図である。図３において、βは第１段目（前段）のＴＲ９における電流増幅率を、ｉはプリＡＭＰ３からＴＲ９のベースに出力し得る最大電流値を、Vbeは第２段目（後段）のＴＲ１１におけるベース〜エミッタ間の電圧を、夫々示す。また、図４は、電流増幅回路５のうちの、各ピエゾ素子２５１〜２５ｎに対する充電回路を構成する部分からの出力電流、充電回路を構成する第１段目（前段）のＴＲ９からの出力電流、及び第２段目（後段）のＴＲ１１からの出力電流と、これら出力電流によって駆動し得るノズル数との関係を示す図である。
【００４４】
図３、及び図４は、いずれも電流増幅回路５における、各ピエゾ素子２５１〜２５ｎに対する充電回路を構成する部分に係わる説明であるが、電流増幅回路５における、各ピエゾ素子２５１〜２５ｎの放電回路を構成する部分についても上記充電回路を構成する部分と同様である。よって、電流増幅回路５における、各ピエゾ素子２５１〜２５ｎの放電回路を構成する部分についての説明は省略する。
【００４５】
図３において、第２段目（後段）のＴＲ１１に流れる電流をI２とすれば、電流I２は、
I２＝k（Vbe−Vbe０）＝k（RI１−Vbe０）・・・・・・（１）
と近似できる。ここで、kは比例定数であり、Vbe０は電流I２が第２段目（後段）のＴＲ１１から流れ出すときのVbeの値であり、比例定数kとVbe０とは、共に第２段目（後段）のＴＲ１１の特性に依拠する。なお、第１段目（前段）のＴＲ９のエミッタから第２段目（後段）のＴＲ１１のベースに流れる電流は無視するものとする。
【００４６】
次に、全部のノズル（図示しない）をNmとし、全部のノズルNmを駆動し（て全部のノズルNmからインクを吐出し）たときの、電流増幅回路５からの出力電流をImとすれば、出力電流Imは、第１段目（前段）のＴＲ９を流れる電流I１mと、第２段目（後段）のＴＲ１１を流れる電流I２mとに分けることができる。（１）式より、
I２m＝k（RI１m−Vbe０）・・・・・・（２）
が得られる。（２）式よりRを求めると、
R＝（I２m＋kVbe０）／kI１m・・・・・・（３）
が得られる。また、上述した内容、及び図４より、
I２m＝Im−I１m・・・・・・（４）
であるから、（４）式を（３）式に代入して、
R＝（Im−I１m＋kVbe０）／kI１m・・・・・・（５）
が得られる。ここで、第２段目（後段）のＴＲ１１から電流が流れ出すときの第１段目（前段）のＴＲ９の電流I１をIＸとすれば（図４参照）、電流IＸは、
IＸ＝Vbe０／R＝kI１mVbe０／（Im−I１m＋kkVbe０）・・・・・・（６）
で求められる。ここで、電流の合計値をIとすれば、Iとノズル数Nとの関係は、
I＝（Im／Nm）N・・・・・・（７）
であり、第１段目（前段）のＴＲ９に電流IＸが流れるときのノズルの駆動数をNＸとすれば、NＸは、
NＸ＝（Nm／Im）IＸ・・・・・・（８）
であり、（８）式に、（６）式を代入して、
NＸ＝（Nm／Im）kI１mVbe０／（Im−I１m＋kkVbe０）・・・・・・（９）
が得られる。（９）式において、定数でないものは、I１mだけである。そこで、NＸを最大にすることができるIＸを求める。
【００４７】
（９）式において、I１mの値を大きくすると、分子は大きくなるが、分母は小さくなる（Imは、I１mの値が大きくなり過ぎると負になるが、Im−I１m＝I２mが負になるのは意味が無い）。よって、I１mの値を大きくすることは、分子も分母もNＸを大きくすることに寄与するから、NＸを最大にするには、I１mの最大値を求めればよいことになる。I１mの最大値は、β・ｉである。このβ・ｉを、（５）式に代入することにより、Rも定まり、
R＝（Im−β・ｉ＋kVbe０）／kβ・ｉ・・・・・・（１０）
が得られる。
【００４８】
以上、本発明の好適な実施形態を説明したが、これは本発明の説明のための例示であって、本発明の範囲をこの実施形態にのみ限定する趣旨ではない。本発明は、他の種々の形
態でも実施することが可能である。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施形態に係る印刷ヘッド駆動回路の全体構成を示した図。
【図２】図１に示した電流増幅回路からピエゾ素子への充電時の出力電圧の波形の立ち上がりと、従来の印刷ヘッド駆動回路の電流増幅回路からピエゾ素子への充電時の出力電圧の波形の立ち上がりとを比較した図。
【図３】電流増幅回路のうちの、各ピエゾ素子に対する充電回路を構成する部分における電圧、電流を示した図。
【図４】電流増幅回路のうちの、各ピエゾ素子に対する充電回路を構成する部分からの出力電流、充電回路を構成する前段のＴＲからの出力電流、及び後段のＴＲからの出力電流と、これら出力電流によって駆動し得るノズル数との関係を示す図。
【符号の説明】
【００５０】
１  Ｄ／Ａコンバータ（ＤＡＣ）
３  前置増幅回路（プリＡＭＰ）
５  電流増幅回路
７  ヘッド部（印刷ヘッド）
９、１１  ＮＰＮトランジシスタ（ＴＲ）
１３、１５  ＰＮＰトランンジスタ（ＴＲ）
１７、１９  抵抗
２１  駆動電圧伝達線路
２３  ノズルセレクタ
２５１〜２５ｎ  ピエゾ素子
【図１】
2005254644.tif 000003
【図２】
2005254644.tif 000004
【図３】
2005254644.tif 000005
【図４】
2005254644.tif 000006