(57)【要約】【課題】温度によって変化する消去状態しきい値電圧と書込状態しきい値電圧の平均値にほぼ等しい読み出し電圧を簡単な回路構成により生成させる。【解決手段】２層ゲート構造のＮＭＯＳメモリトランジスタのソースと同電位の電位基準線（４）と、温度変化の小さい基準電圧（Ｖｓ）を供給する基準電圧供給線（６）との間に、基準電圧供給線側から第１、第２、第３の抵抗温度係数の異なる３個の抵抗（Ｒ１、Ｒ２、Ｒ３）を直列に接続し、第２、第３の抵抗の相互接続点（７）の電圧（Ｖｒ）が第１の基準温度（Ｔ１）及び第２の基準温度（Ｔ２）において、前記トランジスタの浮遊ゲートに電子が蓄積されている状態のしきい値電圧と蓄積されていない状態のしきい値電圧との平均値に等しくなるように第１、第２、第３の抵抗の値と基準電圧とを決定して読み出し電圧とする。【選択図】図１
2005216454.tif 000002
【特許請求の範囲】
【請求項１】
浮遊ゲートと制御ゲートの２層ゲートを有するＭＯＳトランジスタをメモリセルとして使用した不揮発性半導体記憶装置（１）において、メモリセルをなす前記トランジスタのソース電位と同じ電位の電位基準線（４）と該電位基準線の電位を基準に温度変化の小さい基準電圧（Ｖｓ）を供給する基準電圧供給線（６）との間に、該基準電圧供給線側から順に第１、第２、第３の抵抗温度係数の異なる３個の抵抗（Ｒ１、Ｒ２、Ｒ３）を直列に接続し、該第２、第３の抵抗の相互接続点（７）の電圧（Ｖｒ）が第１の基準温度（Ｔ１）及び第２の基準温度（Ｔ２）において、同じ基準温度における前記トランジスタの浮遊ゲートに電子が蓄積されている状態のしきい値電圧と蓄積されていない状態のしきい値電圧との平均値に等しくなるように前記第１、第２、第３の抵抗の値と前記基準電圧とを決定して該電圧を前記トランジスタの制御ゲートに読み出し電圧として印加することを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記平均値の代わりに、第１の基準温度（Ｔ１）においては所定の第１の設定電圧、第２の基準温度（Ｔ２）においては所定の第２の設定値に等しくなるように前記第１、第２、第３の抵抗の値と前記基準電圧とを決定することを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項３】
前記第２、第３の抵抗として抵抗値の温度係数が等しい抵抗を使用することを特徴とする請求項１又は２に記載の不揮発性半導体記憶装置。
【請求項４】
前記第２、第３の抵抗として抵抗値が等しい抵抗を使用することを特徴とする請求項１乃至３の何れかに記載の不揮発性半導体記憶装置。
【請求項５】
前記第１の抵抗としてＰＭＯＳトランジスタのチャネル抵抗を、第２、第３の抵抗としてポリシリコン抵抗を使用することを特徴とする請求項１乃至４の何れかに記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、浮遊ゲートと制御ゲートを有する２層ゲート構造の不揮発性半導体メモリセルを使用した不揮発性半導体記憶装置に関し、特にメモリセルのしきい値電圧が温度変化しても読み出し電圧のマージンに大きな変化が生じないようにした不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
電気的に情報の書込み、消去及び読出しが可能な不揮発性半導体メモリセルはＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory ）として知られており、代表的なものとしてフラッシュメモリ、従来型ＥＥＰＲＯＭがある。これらのメモリは浮遊ゲートと制御ゲートを有する２層ゲート構造のＭＯＳ型トランジスタをメモリセルとして使用している。
【０００３】
情報の書き込みは、消去して電荷を取り去った浮遊ゲートに何らかの手段により新たな電荷を蓄積させるか否かによって行なわれる。例えば、電子を蓄積させた状態をデータ“１ "とすれば、電子が蓄積されていない消去の状態はデータ“０ "となる。
データの読み出しは、浮遊ゲートに電子が蓄積されているか否かによって制御ゲートを基準にしたしきい値電圧が変化することを利用して行なわれる。通常、メモリのドレインに約１Ｖ、制御ゲートに数Ｖの電圧を印加して行ない、メモリがＯＮするか否かによりデータの“０ "、“１ "を判定する。つまり、メモリのしきい値電圧よりも読み出し電圧（読み出し時に制御ゲートに印加する電圧）が高ければメモリはＯＮするので、これを検出してデータ“０ "と判定する。反対に、メモリのしきい値電圧よりも読み出し電圧が低ければ、メモリはＯＦＦとなるのでデータ“１ "と判定する。
【０００４】
このような判定を正確に行なうには、読み出し電圧に対してメモリのしきい値電圧が十分余裕を持って高く、又は低くなっていること、即ち、読み出し電圧マージンが大きいことが重要である。しかし、しきい値電圧は図４に示すように高温ほど小さく、低温ほど大きくなるという温度依存性を持っている。従って、例えば読み出し電圧を、基準温度Ｔ１における消去状態しきい値電圧と書き込み状態しきい値電圧との平均値Ｖｒに固定したとすると、温度Ｔ２では読み出し電圧のマージンが低下して誤判定が生じやすいという問題がある。
【０００５】
このような問題を解決するには、読み出し電圧にしきい値電圧の温度変化と同程度の温度依存性をもたせればよい。このような読み出し電圧を発生させる方法としては、例えば特許文献１に開示されている方法がある。この方法は、メモリのしきい値電圧の温度変動量とほぼ等しい温度変動量を持つＭＯＳトランジスタを用意し、その発生する電圧と、温度変動量の小さい一定電圧とを加算して読み出し電圧とするものである。
【０００６】
しかし、この方法はメモリのしきい値電圧の温度変動量とほぼ等しい温度変動量を持つＭＯＳトランジスタを準備しなければならない。また、加算する温度変動量の小さい基準電圧の生成回路、２つの電圧の加算回路を必要とするなど回路が複雑になる。
【特許文献１】特開平１０−３２０９８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、このような従来技術の問題点を解決するためになされたもので、その課題は、温度によって変化する消去状態しきい値電圧と書き込み状態しきい値電圧の平均値にほぼ等しい電圧を簡単な回路構成により生成させ、その電圧を読み出し電圧として使用することで読み出し電圧マージンの温度変化が小さくなるようにした不揮発性半導体記憶装置を提供することにある。
【課題を解決するための手段】
【０００８】
前記課題を解決するための請求項１に記載の発明は、浮遊ゲートと制御ゲートの２層ゲートを有するＭＯＳトランジスタをメモリセルとして使用した不揮発性半導体記憶装置（１）において、メモリセルをなす前記トランジスタのソース電位と同じ電位の電位基準線（４）と該電位基準線の電位を基準に温度変化の小さい基準電圧（Ｖｓ）を供給する基準電圧供給線（６）との間に、該基準電圧供給線側から順に第１、第２、第３の抵抗温度係数の異なる３個の抵抗（Ｒ１、Ｒ２、Ｒ３）を直列に接続し、該第２、第３の抵抗の相互接続点（７）の電圧（Ｖｒ）が第１の基準温度（Ｔ１）及び第２の基準温度（Ｔ２）において、同じ基準温度における前記トランジスタの浮遊ゲートに電子が蓄積されている状態のしきい値電圧と蓄積されていない状態のしきい値電圧との平均値に等しくなるように前記第１、第２、第３の抵抗の値と前記基準電圧とを決定して該電圧を前記トランジスタの制御ゲートに読み出し電圧として印加することを特徴とする不揮発性半導体記憶装置である。
【０００９】
このような構成の不揮発性半導体記憶装置によれば、読み出し電圧の値が、第１の基準温度Ｔ１と第２の基準温度Ｔ２において、メモリトランジスタの消去状態におけるしきい値電圧と書き込み状態におけるしきい値電圧との平均値に一致し、それらの基準温度において十分な読み出し電圧マージンが確保される。また、それらの中間温度域においても前記しきい値電圧の平均値に近い読み出し電圧が出力されるため、基準温度Ｔ１、Ｔ２間においても十分な読み出し電圧マージンが確保される効果を奏する。
【００１０】
また、請求項２に記載の発明は、請求項１に記載の不揮発性半導体記憶装置において、前記平均値の代わりに、第１の基準温度（Ｔ１）においては所定の第１の設定電圧、第２の基準温度（Ｔ２）においては所定の第２の設定値に等しくなるように前記第１、第２、第３の抵抗の値と前記基準電圧とを決定することを特徴とする。
このような構成によれば、書き込み、消去動作の繰り返しによるしきい値電圧の変化を見越した読み出し電圧の設定が可能になり、しきい値電圧が変化しても読み出し電圧マージンが確保されるような読み出し電圧の設定が可能になる効果を奏する。
【００１１】
また、請求項３に記載の発明は、請求項１又は２に記載の不揮発性半導体記憶装置において、前記第２、第３の抵抗として抵抗値の温度係数が等しい抵抗を使用することを特徴とする。
このような構成によれば、第１、第２、第３の抵抗の抵抗値、及び前記基準電圧Ｖｓの決定が容易となる上、併せて請求項１に記載の発明と同様の効果を奏する。
【００１２】
また、請求項４に記載の発明は、請求項１乃至３の何れかに記載の不揮発性半導体記憶装置において、前記第２、第３の抵抗として抵抗値が等しい抵抗を使用することを特徴とする。
このような構成によれば、第１、第２、第３の抵抗の抵抗値、及び前記基準電圧Ｖｓの決定が容易となる上、併せて請求項１に記載の発明と同様の効果を奏する。
【００１３】
また、請求項５に記載の発明は、請求項１乃至４の何れかに記載の不揮発性半導体記憶装置において、前記第１の抵抗としてＰＭＯＳトランジスタのチャネル抵抗を、第２、第３の抵抗としてポリシリコン抵抗を使用することを特徴とする。
このような抵抗を用いれば、請求項１乃至３に記載の発明において必要な第１、第２、第３の抵抗を容易に実現することができ、それぞれの請求項に記載した発明の効果を奏する。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る不揮発性半導体記憶装置の一実施形態を図面を参照して詳細に説明する。図１は、その不揮発性半導体記憶装置１の回路構成を示したものである。この回路は、４個のメモリセルＭ１１、Ｍ１２、Ｍ２１、Ｍ２２からなる２行×２列構成のメモリアレー２の読み出し時の回路構成を示したものである。この回路は、行単位の並列読み出しができるように構成されている。説明を簡単にするため２ビット×２ビット構成の記憶装置にしてあるが、行数、列数を増やすことにより大容量の不揮発性半導体記憶装置に容易に拡張することができる。書き込み及び消去に必要な回路は、本発明のポイントである読み出し電圧生成回路３とは無関係であるため省略してある。
【００１５】
４個のメモリセルＭ１１、Ｍ１２、Ｍ２１、Ｍ２２は、浮遊ゲートと制御ゲートの２層ゲートを有するＮチャネル型のＭＯＳトランジスタである。各メモリセル（以下、メモリトランジスタともいう。）Ｍ１１、Ｍ１２、Ｍ２１、Ｍ２２のソースは、電位基準線４に共通に接続した上で接地されている。１行目のメモリトランジスタＭ１１、Ｍ１２のゲートは共通に接続され、アナログスイッチＳ１０を介して読み出し電圧生成回路３の出力電圧である読み出し電圧Ｖｒの印加を受ける。同じように２行目のメモリトランジスタＭ２１、Ｍ２２のゲートも共通に接続され、アナログスイッチＳ２０を介して読み出し電圧Ｖｒの印加を受ける。
【００１６】
１列目のメモリトランジスタＭ１１、Ｍ２１のドレインは、それぞれアナログスイッチＳ１１、Ｓ１２を介して抵抗Ｒ１０に接続されている。抵抗Ｒ１０の他端には電源電圧Ｖｄが供給されている。同じように２列目のメモリトランジスタＭ２１、Ｍ２２のドレインも、それぞれアナログスイッチＳ２１、Ｓ２２を介して抵抗Ｒ２０に接続されている。抵抗Ｒ２０の他端にも電源電圧Ｖｄが供給されている。抵抗Ｒ１０とアナログスイッチＳ１１の共通接続点は、センスアンプＱ１の反転入力端子に接続されている。同じように、抵抗Ｒ２０とアナログスイッチＳ２１の共通接続点は、センスアンプＱ２の反転入力端子に接続されている。センスアンプＱ１、Ｑ２の非反転入力端子には基準電圧Ｖref が入力されている。基準電圧Ｖref の値は、電源電圧Ｖｄの約１／２に設定してある。なお、電源電圧Ｖｄ、基準電圧Ｖref は共に、電位基準線４の電位を基準として与えられる。
【００１７】
１行目のメモリトランジスタＭ１１、Ｍ２１の記憶データを読み出す際には、アナログスイッチＳ１０及びＳ１１、Ｓ２１を共にＯＮ状態とする。このとき、メモリトランジスタＭ１１、Ｍ２１のドレインには、それぞれ抵抗Ｒ１０、Ｒ２０を介して電源電圧Ｖｄが印加される。同時に、ゲートには読み出し電圧Ｖｒが共通に印加される。読み出し電圧Ｖｒの値が、メモリトランジスタＭ１１、Ｍ１２のそれぞれのしきい値電圧より大きい場合にはそのメモリトランジスタはＯＮ状態となり、小さい場合にはＯＦＦ状態となる。
【００１８】
ＯＮ状態となったメモリトランジスタのドレイン電圧は電位基準線４の電位近くまで低下するため、対応するセンスアンプの出力は“High" レベルとなる。反対に、ＯＦＦ状態のメモリトランジスタに対応するセンスアンプの出力は“ Low" レベルとなる。このようにしてセンスアンプＱ１、Ｑ２の出力ＯＵＴ１、ＯＵＴ２の電圧レベルにより、メモリトランジスタＭ１１、Ｍ１２に記憶されているデータが並列読み出しされる。２行目のメモリトランジスタＭ２１、Ｍ２２の記憶データも同様にして読み出される。
【００１９】
ところで、ここで問題となるのは読み出し電圧Ｖｒの値である。読み出し電圧マージンを大きくとるためには、読み出し電圧Ｖｒを消去状態におけるしきい値電圧と書き込み状態におけるしきい値電圧との丁度中間の値、即ち、平均値に設定することが好ましい。しかし、「背景技術」の項で説明したように、しきい値電圧は温度が上昇するに従って低下する。従って、読み出し電圧マージンを十分に確保するためには、読み出し電圧Ｖｒの値も温度が上昇するに従って同じような温度依存性でもって低下させてやる必要がある。
【００２０】
そのような温度依存性を持たせるために、本実施形態では図１中に示したような読み出し電圧生成回路３を用いて読み出し電圧Ｖｒを生成させる。読み出し電圧生成回路３は、基準電圧生成回路５と第１の抵抗Ｒ１、第２の抵抗Ｒ２、第３の抵抗Ｒ３により構成される。基準電圧生成回路５は、電源電圧Ｖddの供給を受けて、電位基準線４との間に温度依存性の小さい基準電圧Ｖｓを生成させる。基準電圧生成回路５の出力線（基準電圧供給線）６と電位基準線４との間には、基準電圧生成回路５側から順に抵抗Ｒ１、Ｒ２、Ｒ３が直列に接続され、出力である読み出し電圧Ｖｒは抵抗Ｒ２とＲ３の相互接続点７から取り出される。
【００２１】
次に、このような構成の読み出し電圧生成回路３の下で、メモリトランジスタのしきい値電圧の温度変化にほぼ追随して読み出し電圧Ｖｒが変化するような回路定数の決定の仕方について説明する。メモリアレー２に使用しているメモリトランジスタの消去状態しきい値電圧、及び書き込み状態しきい値電圧は、それぞれ図２中の曲線１０、１１のように変化する。従って、その２つのしきい値電圧の平均値である平均しきい値電圧は、同じ図２中の曲線１２のように温度上昇に従って低下する。
【００２２】
温度（第１の基準温度）Ｔ１における平均しきい値電圧曲線１２上の点をＡ１、温度（第２の基準温度）Ｔ２における点をＡ２とし、Ａ１点、Ａ２点の電圧（平均しきい値電圧）をそれぞれＶ１、Ｖ２とする。また、温度Ｔ２は温度Ｔ１より温度差ｔ℃だけ高い温度とする。
Ａ１点、Ａ２点の間における平均しきい値は、図２中の平均しきい値電圧曲線１２に示すような曲線を描いて変化する。読み出し電圧Ｖｒはこの平均しきい値電圧曲線１２に一致して変化することが理想である。しかし、その曲線に完全に一致させることは困難であるため、本実施形態では読み出し電圧Ｖｒの値が、温度Ｔ１においてＶ１、温度Ｔ２においてＶ２となるように回路定数を決定する。即ち、読み出し電圧Ｖｒの温度変化を表わす読み出し電圧曲線１３がＡ１点、Ａ２点を通過するように回路定数を決定する。そのように回路定数を決定すれば、温度Ｔ１と温度Ｔ２の間において読み出し電圧Ｖｒは平均しきい値電圧曲線１２に殆ど一致するような曲線を描いて変化し、読み出し電圧Ｖｒと平均しきい値電圧との差は小さな値となるからである。
【００２３】
温度Ｔ１、Ｔ２間における平均しきい値電圧の平均温度係数をｍ〔Ｖ／℃〕とする。また、抵抗Ｒ１、Ｒ２、Ｒ３の温度Ｔ１における抵抗値をそれぞれＲ１、Ｒ２、Ｒ３とし、それら抵抗値の温度Ｔ１、Ｔ２間における平均温度係数をそれぞれａ１、ａ２、ａ３〔Ｖ／℃〕とする。このように定義すると、温度Ｔ２における平均しきい値電圧Ｖ２、抵抗Ｒ１、Ｒ２、Ｒ３の値は次のように表わされる。
【００２４】
温度Ｔ２における平均しきい値電圧Ｖ２＝（１＋ｍ・ｔ）・Ｖ１
温度Ｔ２における抵抗Ｒ１の値＝（１＋ａ１・ｔ）・Ｒ１
温度Ｔ２における抵抗Ｒ２の値＝（１＋ａ２・ｔ）・Ｒ２
温度Ｔ２における抵抗Ｒ３の値＝（１＋ａ３・ｔ）・Ｒ３
温度Ｔ１及びＴ２において読み出し電圧Ｖｒの値が平均しきい値電圧Ｖ２に一致するための条件は、次の２式で表わされる。
【００２５】
Ｖ１＝Ｖｓ・Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）                            （１）式
（１＋ｍ・ｔ）・Ｖ１＝Ｖｓ・（１＋ａ３・ｔ）・Ｒ３／（（１＋ａ１・ｔ）・Ｒ１
＋（１＋ａ２・ｔ）・Ｒ２＋（１＋ａ３・ｔ）・Ｒ３）
この２式より次の条件が導き出される。
ｍ・（ａ１・Ｒ１＋ａ２・Ｒ２＋ａ３・Ｒ３）・ｔ−ａ３・（Ｒ１＋Ｒ２＋Ｒ３）
＋（ｍ＋ａ１）・Ｒ１＋（ｍ＋ａ２）・Ｒ２＋（ｍ＋ａ３）・Ｒ３＝０    （２）式  即ち、この（２）式が満足されるように抵抗Ｒ１、Ｒ２、Ｒ３の抵抗材料及び各抵抗値を決定すれば、読み出し電圧Ｖｒの値は温度Ｔ１、Ｔ２においてそれぞれ平均しきい値電圧Ｖ１、Ｖ２に一致することになる。
【００２６】
（２）式は一般的すぎてこの式から抵抗Ｒ１、Ｒ２、Ｒ３の値を決定することは容易でないため、制約条件を追加して抵抗Ｒ１、Ｒ２、Ｒ３の値を決定する。
制約条件として、抵抗Ｒ２、Ｒ３には同じ抵抗材料を使用することとする。即ち、
ａ２＝ａ３
また、
Ｒ２＋Ｒ３＝２Ｒ
とおくと、（２）式より次の関係が導かれる。
【００２７】
Ｒ１／２Ｒ＝−ｍ・（１＋ａ３・ｔ）／（ｍ・（１＋ａ１・ｔ）＋ａ１−ａ３）
（３）式
この式の左辺は正数でなければならないので、右辺も正数である必要がある。従って、温度係数ｍ、ａ１、ａ２、ａ３と温度差ｔには、（３）式の右辺を正にする関係が存在することが必要条件となる。
【００２８】
ここで、
Ｒ１／２Ｒ＝１／β                                                （４）式
とおくと、（１）、（４）式より抵抗Ｒ２、Ｒ３は次のように計算される。
Ｒ２＝Ｒ１・（β−（１＋β）・Ｖ１／Ｖｓ）                        （５）式
Ｒ３＝Ｒ１・（１＋β）・Ｖ１／Ｖｓ                                （６）式
この（５）、（６）式において、βの値は温度係数ｍ、ａ１、ａ２、ａ３と温度差ｔの値が決まれば（３）、（４）式を使用して計算できる定数である。また、Ｖ１は温度Ｔ１におけるメモリトランジスタの２つのしきい値電圧の平均値であり既知である。従って、抵抗Ｒ１の抵抗値と基準電圧Ｖｓの値を決めれば、抵抗Ｒ２、Ｒ３の抵抗値はそれぞれ（５）式、（６）式により決定されることになる。次にその数値例をあげる。
〔数値例１〕
ｍ＝−０．００２  〔Ｖ／℃〕
ａ１＝０．０５    〔Ｖ／℃〕
ａ２＝ａ３＝０．０００５  〔Ｖ／℃〕
ｔ＝１００  〔℃〕
Ｖ１＝１  〔Ｖ〕
Ｖｓ＝３  〔Ｖ〕
Ｒ１＝５  〔ｋΩ〕
とした場合には、（５）、（６）式より、
Ｒ２＝５８  〔ｋΩ〕
Ｒ３＝３１  〔ｋΩ〕
となる。
【００２９】
なお、このように抵抗Ｒ１の値と基準電圧Ｖｓの値を先に決定して求めた抵抗Ｒ２、Ｒ３の値が実現困難な抵抗値となった場合には、抵抗Ｒ１の値または基準電圧Ｖｓの値に変更を加えて実現可能な抵抗値になるように調整を行なう。
また、このように基準電圧Ｖｓの値を先に決定し、その値に基づいて抵抗Ｒ２、Ｒ３の値を決める方式を採用する場合には、基準電圧Ｖｓとして図１中の電源電圧Ｖdd、即ち、メモリセルの記憶データを読み出す際にメモリセルに印加する電圧をそのまま使用してもよい。そのように電源電圧Ｖddを基準電圧Ｖs として使用すれば、基準電圧生成回路５を設ける必要がなくなる。
【００３０】
また、上述のように抵抗Ｒ１の値と基準電圧Ｖｓの値を先に決定し、その値に基づいて抵抗Ｒ２、Ｒ３の値を決定する方法の代わりに次のようにして決めてもよい。基準電圧Ｖｓの値を先に決定することをせず、代わりに  Ｒ２＝Ｒ３  の制約条件を与えて抵抗Ｒ２、Ｒ３の値及び基準電圧Ｖｓの値を決めるようにする。この場合の抵抗Ｒ２、Ｒ３の値及び基準電圧Ｖｓの値は次式で計算される。
【００３１】
Ｒ２＝Ｒ３＝０．５・β・Ｒ１                                        （７）式
Ｖｓ＝２・（１＋１／β）・Ｖ１                                      （８）式
〔数値例２〕
ｍ＝−０．００２  〔Ｖ／℃〕
ａ１＝０．０５    〔Ｖ／℃〕
ａ２＝ａ３＝０．０００５  〔Ｖ／℃〕
ｔ＝１００  〔℃〕
Ｖ１＝１  〔Ｖ〕
Ｒ１＝５  〔ｋΩ〕
Ｒ２＝Ｒ３
とした場合には、（７）、（８）式より、
Ｒ２＝Ｒ３＝４５  〔ｋΩ〕
Ｖｓ＝２．１  〔Ｖ〕
となる。
【００３２】
この場合も抵抗Ｒ２、Ｒ３の値または基準電圧Ｖｓの値が実現困難な数値となった場合には、抵抗Ｒ１の値に変更を加えて実現可能な数値になるように調整を行なう。
この他、Ｒ２＝０  の制約条件を与えて、即ち、抵抗Ｒ１、Ｒ３のみで構成できるように抵抗Ｒ１、基準電圧Ｖｓの値を決定してもよいことは言うまでもない。
【００３３】
なお、数値例１、２で取り上げた抵抗値の温度係数０．０００５〔Ｖ／℃〕の抵抗は、例えばポリシリコン抵抗で実現することができる。ポリシリコンは、不純物濃度を変更することで抵抗値、温度係数をある程度任意に調整できるからである。また、温度係数０．０５〔Ｖ／℃〕の抵抗は、ＰＭＯＳトランジスタのチャネル抵抗で実現可能である。ＰＭＯＳトランジスタのチャネル抵抗及びその温度係数は、チャネル幅、チャネル長さ、チャネル領域不純物濃度、ゲートバイアス電圧等を変更することでかなり任意に調整できるからである。
ＰＭＯＳトランジスタとポリシリコン抵抗を用いた場合の読み出し電圧生成回路３の構成例を図３に示す。図中の温度依存性の小さい基準電圧生成回路５は、例えばバンドギャップ基準電圧生成回路で実現することができる。
【００３４】
このように本実施形態の不揮発性半導体記憶装置１では、読み出し電圧Ｖｒの値が、第１の基準温度Ｔ１と第２の基準温度Ｔ２において、メモリトランジスタの消去状態におけるしきい値電圧と書き込み状態におけるしきい値電圧との平均値に一致するように読み出し電圧生成回路３を構成した。従って、それらの基準温度において十分な読み出し電圧マージンが確保されるのみならず、それらの中間温度域においても理想とする読み出し電圧に近い読み出し電圧が出力されることとなる。これにより、基準温度Ｔ１、Ｔ２間においても十分な読み出し電圧マージンが確保される効果を奏する。また、本実施形態の場合は、「背景技術」で述べた従来技術のように、メモリトランジスタのしきい値電圧の温度変動量とほぼ等しい温度変動量を持つＭＯＳトランジスタを準備する必要がない利点がある。
【００３５】
（変形実施態様）
以上、説明してきた実施形態では読み出し電圧Ｖｒの値が、温度（第１の基準温度）Ｔ１においてはその温度における平均しきい値電圧に一致し、温度（第２の基準温度）Ｔ２においてはその温度における平均しきい値電圧に一致するように読み出し生成回路３の回路定数を設定するようにしてきた。
【００３６】
しかし、あらゆる場合にこのように平均しきい値電圧に一致するように読み出し電圧Ｖｒを設定しておくことが最善とは限らない。例えば、しきい値電圧は書き込み、消去動作の繰り返しによって変化する。そして、その繰り返し動作による書き込み状態しきい値電圧と消去状態しきい値電圧の変化の程度は同じではない。
この場合、読み出し電圧Ｖｒの値をメモリセル製作直後のしきい値電圧の平均値に設定しておいたのでは、しきい値電圧の変化により読み出し電圧マージンが小さくなる場合がある。こうした点を考慮すると、書き込み、消去動作を所定回数実行した後のしきい値電圧を予想し、その所定回数実行した時点での読み出し電圧マージンが最適になるように、読み出し電圧Ｖｒの値を予め設定しておく方が好ましいともいえる。この場合の読み出し電圧Ｖｒの値は、メモリセル製作直後のしきい値電圧の平均値より少し外れた値となる。      
【００３７】
このようにするには、第１の基準温度Ｔ１においては上記のような点を考慮した所定の第１の設定電圧、第２の基準温度Ｔ２においては所定の第２の設定値に等しくなるように回路定数を決定する。
【図面の簡単な説明】
【００３８】
【図１】本発明に係る不揮発性半導体記憶装置の回路構成例である。
【図２】読み出し電圧をしきい値電圧の平均値に近似させる考え方の説明図である。
【図３】読み出し電圧生成回路の構成例である。
【図４】メモリトランジスタのしきい値電圧の温度変化を説明する図である。
【符号の説明】
【００３９】
図面中、１は不揮発性半導体記憶装置、２はメモリアレー、３は読み出し電圧生成回路、４は電位基準線、５は基準電圧生成回路、６は基準電圧供給線、７は相互接続点、Ｍ１１、Ｍ１２、Ｍ２１、Ｍ２２はメモリセル（メモリトランジスタ、Ｎチャネル型ＭＯＳトランジスタ）、Ｒ１は第１の抵抗、Ｒ２は第２の抵抗、Ｒ３は第３の抵抗、Ｔ１は第１の基準温度、Ｔ２は第２の基準温度、Ｖｒは読み出し電圧、Ｖｓは基準電圧を示す。
【図１】
2005216454.tif 000003
【図２】
2005216454.tif 000004
【図３】
2005216454.tif 000005
【図４】
2005216454.tif 000006