(57)【要約】【課題】電流検出時の電力損失の発生を抑制すると共に、電界効果トランジスタのオン抵抗の影響を受けずに電流を検出する電流検出回路を提供する。【解決手段】電界効果トランジスタＴ１を流れる電流を検出するために、電流検出回路１０は、基準電流が流れる電界効果トランジスタＴ２と、Ｔ１のドレイン電圧とＴ２のドレイン電圧とが入力される反転増幅器ＩＡ１とを有する。反転増幅器ＩＡ１のゲインを設定する抵抗を電界効果トランジスタに置換して、反転増幅器ＩＡ１の出力電圧から、電界効果トランジスタのオン抵抗の作用を除去して、電界効果トランジスタＴ１の電流値を求める。【選択図】  図１
2005024275.tif 000002
【特許請求の範囲】
【請求項１】
第１の電界効果トランジスタを流れる電流を検出する電流検出回路であって、
前記第１の電界効果トランジスタと同一の半導体チップに形成されて基準電流が流れる第２の電界効果トランジスタと、
前記第１の電界効果トランジスタのドレイン電極に第１の抵抗を介して接続される反転入力端子、前記第２の電界効果トランジスタのドレイン電極に接続される非反転入力端子、及び出力端子を有する演算増幅器と、前記出力端子と前記非反転入力端子との間に接続された帰還抵抗とを含む反転増幅器と
を有し、
前記電流検出回路の出力における前記第１の電界効果トランジスタのオン抵抗の影響が実質的に除去されるように構成されていることを特徴とする電流検出回路。
【請求項２】
前記第１及び第２の電界効果トランジスタは、各々のソース電極同士が共通接続されると共に各々のゲート電極同士も共通接続されることを特徴とする請求項１記載の電流検出回路。
【請求項３】
バッファ回路が、前記第２の電界効果トランジスタのドレイン電極と前記反転増幅器との間に接続されていることを特徴とする請求項１記載の電流検出回路。
【請求項４】
前記第１の抵抗は、前記半導体チップに形成された第３の電界効果トランジスタであり、
前記第３の電界効果トランジスタは、ドレイン電極を前記第１の電界効果トランジスタのドレイン電極に接続され、ソース電極が前記反転増幅器の反転入力端子に接続され、ゲート電極が第２の電界効果トランジスタのゲート電極に接続されていることを特徴とする請求項１記載の電流検出回路。
【請求項５】
前記反転増幅器の後段に差動増幅器を設け、
前記差動増幅器は、非反転入力端子が前記反転増幅器の出力端子に接続されると共に、反転入力端子が前記第２の電界効果トランジスタのドレイン電極に接続され、前記差動増幅器の出力電圧に基づいて前記電流の値を求めることを特徴とする請求項４記載の電流検出回路。
【請求項６】
前記反転増幅器は、前記第２の電界効果トランジスタのドレイン電極と前記演算増幅器の非反転入力端子との間に接続される第４の電界効果トランジスタを有し、
前記第４の電界効果トランジスタは、ドレイン電極が前記第２の電界効果トランジスタのドレイン電極に接続され、ソース電極が前記演算増幅器の非反転入力端子に接続され、ゲート電極が第２の電界効果トランジスタのゲート電極に接続されていることを特徴とする請求項４記載の電流検出回路。
【請求項７】
前記反転増幅器の後段に非反転増幅器を設け、
前記非反転増幅器は、前記反転増幅器の出力端子に接続された非反転入力端子と、第３の電界効果トランジスタを介して前記第２の電界効果トランジスタのソース電極に接続された反転入力端子と、出力端子とを有する第２の演算増幅器と、前記反転入力端子と前記出力端子との間に接続された第２の帰還抵抗とを有し、
前記第３の電界効果トランジスタは、前記半導体チップに形成され、ドレイン電極が前記第２の演算増幅器の反転入力端子に接続され、ソース電極が第２の電界効果トランジスタのソース電極に接続され、ゲート電極が第２の電界効果トランジスタのゲート電極に接続され、
前記非反転増幅器の出力電圧に基づいて前記電流の値を求めることを特徴とする請求項１及び２記載の電流検出回路。
【請求項８】
第４の電界効果トランジスタが、前記第２の演算増幅器の非反転入力端子と前記反転増幅器の出力端子との間に接続され、
前記第４の電界効果トランジスタは、前記半導体チップに形成されて、ドレイン電極が前記反転増幅器の出力端子に接続され、ソース電極が前記第２の演算増幅器の非反転入力端子に接続され、ゲート電極が前記第２の電界効果トランジスタのゲート電極に接続されていることを特徴とする請求項７記載の電流検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電流検出回路に関する。より詳細には、パワーサプライ回路、インバータ回路などの電界効果トランジスタを用いた回路において電流を検出する電流検出回路に関する。
【０００２】
【従来の技術】
大電流を扱うパワー回路では、各種のコントロールを行うために、回路内の各部の電流を検出する必要がある。一般に、回路内にシャント抵抗を挿入してシャント抵抗を流れる被検出電流を電圧変換することによって、被検出電流の値を検出する方法が採られている。しかしながら、シャント抵抗を利用する方法では、被検出電流がシャント抵抗に流れるために電力損失が生じるため、電力の利用効率の低下を招いてしまう。
【０００３】
そこで、パワーＭＯＳＦＥＴを使用している回路においては、カレントミラー回路を利用して被検出電流をスケーリングして検出する方法がある。しかし、この方法においても、ミラーリングされた電流は、シャント抵抗によって電圧変換されるため、メインのＭＯＳＦＥＴの電流値が大きくなっていくと、シャント抵抗での電流損失も大きくなる。
【０００４】
そこで、例えば特開平５−５２８８０号に示すように、不要な電力損失を防止するために、ＭＯＳＦＥＴのドレイン・ソース間電圧がドレイン電流に比例することを利用して、ドレイン・ソース間電圧を直接検出して電流を検出する電流検出回路が提案されている。この電流検出回路では、基準ＭＯＳＦＥＴを使用することにより、温度や駆動電圧などの動作条件や製造プロセスによる誤差をキャンセルできる。
【０００５】
【特許文献１】特開平５−５２８８０号公報
【０００６】
【発明が解決しようとする課題】
上記電流検出回路では、特定の電流値に対しては、電流値を精度良く検出することができるが、連続した電流値を検出することはできない。
【０００７】
本発明の目的は、上記問題点に鑑みて、電流検出回路において発生する電力損失を抑制した電流検出回路を提供することである。本発明の他の目的は、所定範囲内の電流値を連続して検出できる電流検出回路を提供することである。
【０００８】
本発明のさらなる目的は、電流検出回路の温度や駆動電圧などの動作条件や、電界効果トランジスタの特性の変動に左右されずに電流を検出できる電流検出回路を提供することである。本発明のよりさらなる目的は、大電流を検出できると共に、半導体回路内に容易に組み込むことのできる電流検出回路を提供することである。
【０００９】
【課題を解決するための手段】
請求項１記載の電流検出回路は、第１の電界効果トランジスタを流れる電流を検出する電流検出回路であって、前記第１の電界効果トランジスタと同一の半導体チップに形成されて基準電流が流れる第２の電界効果トランジスタと、前記第１の電界効果トランジスタのドレイン電極に第１の抵抗を介して接続される反転入力端子、前記第２の電界効果トランジスタのドレイン電極に接続される非反転入力端子、及び出力端子を有する演算増幅器と、前記出力端子と前記非反転入力端子との間に接続された帰還抵抗とを含む反転増幅器とを有し、前記電流検出回路の出力における前記第１の電界効果トランジスタのオン抵抗の影響が実質的に除去されるように構成されていることを特徴とする。
【００１０】
上記構成では、電流を検出するために基準電流を第２の電界効果トランジスタに流すと、電流が流れて生じた第１の電界効果トランジスタのドレイン電位と、基準電流により生じた第２の電界効果トランジスタのドレイン電位とが、演算増幅器に入力され、入力に基づいた出力が反転増幅器から出力される。この時の反転増幅器の出力は、第１の電界効果トランジスタのオン抵抗の影響を含んでいる。しかし、上記構成の電流検出回路によって、かかる影響が実質的に除去されて、第１の電界効果トランジスタを流れる電流値が求められる。
【００１１】
請求項２記載の電流検出回路は、請求項１記載の電流検出回路であって、前記第１及び第２の電界効果トランジスタは、各々のソース電極同士が共通接続されると共に各々のゲート電極同士も共通接続されることを特徴とする。上記構成では、第１の電界効果トランジスタに電流が流れている時、電流検出回路は、同時にこの電流の値を検出する。
【００１２】
請求項３記載の電流検出回路は、請求項１記載の電流検出回路であって、バッファ回路が、前記第２の電界効果トランジスタのドレイン電極と前記反転増幅器との間に接続されていることを特徴とする。電流を検出する際、バッファ回路は、基準電流の一部が反転増幅器に流れ込むことを阻止するので、基準電流の大部分が第２の電界効果トランジスタに流れる。
【００１３】
請求項４記載の電流検出回路は、請求項１記載の電流検出回路であって、前記第１の抵抗は、前記半導体チップに形成された第３の電界効果トランジスタであり、前記第３の電界効果トランジスタは、ドレイン電極を前記第１の電界効果トランジスタのドレイン電極に接続され、ソース電極が前記反転増幅器の反転入力端子に接続され、ゲート電極が第２の電界効果トランジスタのゲート電極に接続されていることを特徴とする。
【００１４】
上記構成では、第１の電界効果トランジスタを流れる電流を検出する際、第１の電界効果トランジスタのドレイン電位が、反転増幅器の演算増幅器の反転入力端子に第３の電界効果トランジスタのオン抵抗を介して入力される。反転増幅器のゲインは、第３の電界効果トランジスタのオン抵抗値に依存して決定される。このため、入力を反転増幅器において処理する際に、演算増幅器の入力に含まれる第１乃至第３の電界効果トランジスタのオン抵抗の影響は、反転増幅器のゲインによって実質的に除去される。従って、反転増幅器の出力電圧と共に、反転増幅器のゲイン及び基準電流量を用いて、第１の電界効果トランジスタを流れる電流の値が正確に求められる。
【００１５】
請求項５記載の電流検出回路は、請求項４記載の電流検出回路であって、前記反転増幅器の後段に差動増幅器を設け、前記差動増幅器は、非反転入力端子が前記反転増幅器の出力端子に接続されると共に、反転入力端子が前記第２の電界効果トランジスタのドレイン電極に接続され、前記差動増幅器の出力電圧に基づいて前記電流の値を求めることを特徴とする。
【００１６】
上記構成により、第１の電界効果トランジスタを流れる電流を検出する際、第１乃至第３の電界効果トランジスタのオン抵抗の影響を受けている反転増幅器の出力電圧は、差動増幅器の非反転入力端子に入力される。一方、差動増幅器の反転入力端子には、基準電流値とオン抵抗値とによって決まる第２の電界効果トランジスタのドレイン電位が入力される。これらの２つの入力に基づいて差動増幅器が増幅する際に、電界効果トランジスタのオン抵抗の影響が完全に除去されて、差動増幅器は出力電圧を生成する。差動増幅器の出力電圧と、反転増幅器のゲイン及び差動増幅器のゲインとを使用することによって、第１の電界効果トランジスタを流れる電流の値が求められる。
【００１７】
請求項６記載の電流検出回路は、請求項４記載の電流検出回路であって、前記反転増幅器は、前記第２の電界効果トランジスタのドレイン電極と前記演算増幅器の非反転入力端子との間に接続される第４の電界効果トランジスタを有し、前記第４の電界効果トランジスタは、ドレイン電極が前記第２の電界効果トランジスタのドレイン電極に接続され、ソース電極が前記演算増幅器の非反転入力端子に接続され、ゲート電極が第２の電界効果トランジスタのゲート電極に接続されていることを特徴とする。
【００１８】
上記構成では、第１の電界効果トランジスタを流れる電流を検出する際、第１の電界効果トランジスタのドレイン電位は、第３の電界効果トランジスタのオン抵抗を介して演算増幅器の反転入力端子に入力される。一方、第２の電界効果トランジスタのドレイン電位は、第４の電界効果トランジスタのオン抵抗を介して演算増幅器の非反転入力端子に入力される。演算増幅器を含む反転増幅器のゲインは、第３及び第４の電界効果トランジスタのオン抵抗値に応じて設定される。従って、反転増幅器の入力は処理されるときに、そのゲインによって、入力に含まれる電界効果トランジスタのオン抵抗の影響が実質的に除去される。従って、差動増幅器の出力電圧に基づいて、第１の電界効果トランジスタを流れる電流の値が求められる。
【００１９】
請求項７記載の電流検出回路は、請求項１及び２記載の電流検出回路であって、前記反転増幅器の後段に非反転増幅器を設け、前記非反転増幅器は、前記反転増幅器の出力端子に接続された非反転入力端子と、第３の電界効果トランジスタを介して前記第２の電界効果トランジスタのソース電極に接続された反転入力端子と、出力端子とを有する第２の演算増幅器と、前記反転入力端子と前記出力端子との間に接続された第２の帰還抵抗とを有し、前記第３の電界効果トランジスタは、前記半導体チップに形成され、ドレイン電極が前記第２の演算増幅器の反転入力端子に接続され、ソース電極が第２の電界効果トランジスタのソース電極に接続され、ゲート電極が第２の電界効果トランジスタのゲート電極に接続され、前記非反転増幅器の出力電圧に基づいて前記電流の値を求めることを特徴とする。
【００２０】
上記構成により第１の電界効果トランジスタを流れる電流を検出する際、反転増幅器の反転入力端子に第１の電界効果トランジスタのドレイン電位が入力され、非反転入力端子に第２の電界効果トランジスタのドレイン電位が入力される。反転増幅器の出力電圧は、後段に設けられた非反転増幅器の第２の演算増幅器の非反転入力端子に入力される。非反転増幅器では、第３の電界効果トランジスタのオン抵抗及び第２の帰還抵抗によって画定されるゲインによって入力が増幅されると、反転増幅器からの出力電圧に含まれている電界効果トランジスタのオン抵抗の影響が実質的に除去されて、非反転増幅器から出力される。この非反転増幅器の出力電圧と、反転増幅器のゲインと、第２の帰還抵抗とを使用して、第１の電界効果トランジスタを流れる電流の値が求められる。
【００２１】
請求項８記載の電流検出回路は、請求項７記載の電流検出回路であって、第４の電界効果トランジスタが、前記第２の演算増幅器の非反転入力端子と前記反転増幅器の出力端子との間に接続され、前記第４の電界効果トランジスタは、前記半導体チップに形成されて、ドレイン電極が前記反転増幅器の出力端子に接続され、ソース電極が前記第２の演算増幅器の非反転入力端子に接続され、ゲート電極が前記第２の電界効果トランジスタのゲート電極に接続されていることを特徴とする。
【００２２】
上記構成により、第１の電界効果トランジスタを流れる電流を検出する際、反転増幅器の反転入力端子に第１の電界効果トランジスタのドレイン電位が入力され、非反転入力端子に第２の電界効果トランジスタのドレイン電位が入力される。反転増幅器の出力電圧は、後段の非反転増幅器の第２の演算増幅器の非反転入力端子に第４の電界効果トランジスタのオン抵抗を介して入力される。非反転増幅器では、第３及び第４の電界効果トランジスタのオン抵抗値によって決定されるゲインによって入力が処理されると、反転増幅器からの出力電圧に含まれている電界効果トランジスタのオン抵抗の影響が実質的に除去されて、非反転増幅器から出力される。この非反転増幅器の出力電圧と、反転増幅器のゲインと、第２の帰還抵抗とを使用して、第１の電界効果トランジスタを流れる電流が求められる。
【００２３】
【発明の実施の形態】
本発明の好ましい実施例を、図面を参照して以下に説明する。
【００２４】
図１に、本発明の第１の実施例である電流検出回路１０が組み込まれた、パワーＭＯＳＦＥＴなどからなる電源回路１を示す。電源回路１は、電力を負荷に供給するために、例えば同一の半導体ウエハやチップに形成された複数の電界効果トランジスタと、複数の電界効果トランジスタのオン・オフを制御するゲートドライバ２とを含む。図１の回路は、電源回路１の一部に相当し、図１には、電源回路１を構成する電界効果トランジスタとして、電界効果トランジスタＴ１が示されている。
【００２５】
電界効果トランジスタＴ１は、例えばＭＯＳＦＥＴにて構成され、ソース電極が基準電位Ｇに接続され、ゲート電極がゲートドライバ２に接続されている。電界効果トランジスタＴ１は、オン状態になるとドレイン・ソース電極間に電流Ｉｏｕｔ１が流れる。なお、電界効果トランジスタとしては、ＭＯＳＦＥＴに限らず、適宜タイプの電界効果トランジスタを使用できる。
【００２６】
ゲートドライバ２は、電界効果トランジスタＴ１のゲート電極に接続されて、電界効果トランジスタＴ１をオンにする閾値電圧Ｖｔｈに比較して十分大きなゲート電圧を印加することによって、電界効果トランジスタＴ１のオン・オフを制御する。
【００２７】
電流検出回路１０は、電流Ｉｏｕｔ１の値を検出するために、電界効果トランジスタＴ１と同じウエハやチップに形成された電界効果トランジスタＴ２、Ｔ３を使用する。本実施例において、電流検出回路１０は、電界効果トランジスタＴ２、Ｔ３と、定電流源１２と、演算増幅器ＯＰ１とからなる。
【００２８】
電界効果トランジスタＴ２は、ドレイン電極が定電流源１２に接続されるとともに、ソース電極を第１の電界効果トランジスタＴ１のソース電極に接続され、さらに、ゲート電極をゲートドライバ２に接続される。定電流源１２は、温度に依存せずに常時一定電流量の基準電流Ｉｒｅｆを出力する。
【００２９】
演算増幅器ＯＰ１は、非反転入力端子がノードＰを介して電界効果トランジスタＴ２のドレイン電極に接続され、反転入力端子が、電界効果トランジスタＴ３及びノードＱを介して電界効果トランジスタＴ１のドレイン電極に接続されている。電界効果トランジスタＴ３は、ドレイン電極がノードＱに接続され、ソース電極が演算増幅器ＯＰ１の反転入力端子に接続され、ゲート電極がゲートドライバ２に接続される。さらに、演算増幅器ＯＰ１の出力端子と反転入力端子との間には、帰還抵抗Ｒ１が接続されている。なお、演算増幅器ＯＰ１の非反転入力端子とノードＰとの間に挿入された抵抗ｒ１は、演算増幅器ＯＰ１の入力抵抗を示す。
【００３０】
次に、電流検出回路１０の動作について説明する。電源回路１の動作時には、電界効果トランジスタＴ１がゲート電圧の印加によりオン状態にあり、電界効果トランジスタＴ１のドレイン・ソース電極間に検出対象である電流Ｉｏｕｔ１が流れている。この時、電界効果トランジスタＴ２、Ｔ３もオン状態であり、演算増幅器ＯＰ１は、電界効果トランジスタＴ３のオン抵抗及び帰還抵抗Ｒ１と共に反転増幅器ＩＡ１を構成するので、電流Ｉｏｕｔ１を検出可能な状態にある。
【００３１】
電流Ｉｏｕｔ１を検出するとき、反転増幅器ＩＡ１には、電流Ｉｏｕｔ１が流れることによって生じた電界効果トランジスタＴ１のドレイン電位、すなわちノードＱの電位が、電界効果トランジスタＴ３のオン抵抗を介して、演算増幅器ＯＰ１の反転入力端子に入力されるとともに、基準電流Ｉｒｅｆが電界効果トランジスタＴ２を流れることによって生じた電界効果トランジスタＴ２のドレイン、すなわち電位ノードＰの電位が、演算増幅器ＯＰ１の非反転入力端子に入力される。そして、反転増幅器ＩＡ１は、電界効果トランジスタＴ３のオン抵抗及び帰還抵抗Ｒ１によって設定されるゲインで増幅を行い、２つの入力に応じた出力電圧を、演算増幅器ＯＰ１の出力端子から出力する。すなわち、基準電流Ｉｒｅｆを基準とした電流Ｉｏｕｔ１の相対値が、反転増幅器ＩＡ１によって電圧変換され、その結果として得られる反転増幅器ＩＡ１の出力電圧Ｖｏｕｔ１は、以下の式（１）で表される。
【００３２】
【数１】
2005024275.tif 000003
【００３３】
なお、式（１）において、Ｒｆ１は帰還抵抗Ｒ１の抵抗値、Ｒｏｎは電界効果トランジスタＴ１のオン抵抗、ａ×Ｒｏｎは電界効果トランジスタＴ２のオン抵抗、ｂ×Ｒｏｎは電界効果トランジスタＴ３のオン抵抗、Ｉｒｅｆは定電流源１２から出力される基準電流値である。Ｉｏｕｔ１は、電界効果トランジスタＴ１のドレイン電流であり、ソース電極からドレイン電極に流れる方向を正にとっている。式（１）を変形すると、以下に示す式（２）になる。
【００３４】
【数２】
2005024275.tif 000004
【００３５】
式（２）において、Ｒｆ／ｂ  ＞＞  Ｒｏｎとなるように、Ｒｆ、ｂ、Ｒｏｎの各々の値を設定すると、式（２）は以下のように近似できる。
【００３６】
【数３】
2005024275.tif 000005
【００３７】
なお、本実施例においては、ａ，ｂは、ともに１に設定する。式（３）に、ａ＝ｂ＝１、電流検出回路１０から出力された電圧と、Ｒｆ１、Ｉｒｅｆの各々の値とを代入することによって、電流Ｉｏｕｔ１の値を求めることができる。
【００３８】
また、式（３）から分かるように、Ｖｏｕｔ１は、電界効果トランジスタのオン抵抗Ｒｏｎを含んでいないことが分かる。すなわち、オン抵抗Ｒｏｎが、電流検出回路１０の使用条件により変化したり、また、電界効果トランジスタを作製する際の製造プロセスの影響により当初の規格よりも変動しても、反転増幅器ＩＡ１の出力電圧Ｖｏｕｔ１は、電流Ｉｏｕｔ１、抵抗Ｒ１、基準電流Ｉｒｅｆによって決まる一定の値を取ることができる。従って、電流検出回路１０は、Ｒｆ／ｂ  ＞＞  Ｒｏｎとなるように抵抗Ｒ１、オン抵抗Ｒｏｎ、ｂの各々を設定すれば、電界効果トランジスタのオン抵抗Ｒｏｎの影響を受けずに、電流Ｉｏｕｔ１を精度良く検出できる。
【００３９】
また、電流検出回路１０は、演算増幅器ＯＰ１の使用により、回路内を電流が殆ど流れないので、電流検出のために生じる電力損失を抑制できる。
【００４０】
次に、本発明の第２の実施例を図２を参照して以下に説明する。図２に示すように、電流検出回路１０は、電界効果トランジスタＴ１を流れる電流Ｉｏｕｔ２を検出するために、電界効果トランジスタＴ２、Ｔ３と、定電流源１２と、演算増幅器ＯＰ１、ＯＰ２とを有する。なお、電界効果トランジスタＴ２、Ｔ３と、定電流源１２と、演算増幅器ＯＰ１によって構成される反転増幅器ＩＡ１は、図１の電流検出回路１０に示されている同一の参照符号を有する構成要素と同一であるので、その詳細な説明は省略する。
【００４１】
演算増幅器ＯＰ２は、非反転入力端子に、抵抗Ｒ２、Ｒ３が並列に接続されている。そして、非反転入力端子は、抵抗Ｒ２を介して演算増幅器ＯＰ１の出力端子に接続されるとともに、抵抗Ｒ３を介して基準電位Ｇに接続されている。演算増幅器ＯＰ２の反転入力端子は、抵抗Ｒ４及びノードＳを介して電界効果トランジスタＴ２のドレイン電極に接続されている。また、演算増幅器ＯＰ２の出力端子と反転入力端子との間には、帰還抵抗Ｒ５が接続されている。なお、抵抗Ｒ２、Ｒ４はともに同一の抵抗値を有し、抵抗Ｒ４、Ｒ５もともに同一の抵抗値を有する。従って、演算増幅器ＯＰ２と抵抗Ｒ２、Ｒ３、Ｒ４、Ｒ５とによって、差動増幅器ＤＡ１が構成され、差動増幅器ＤＡ１のゲインは、抵抗Ｒ２、Ｒ３、Ｒ４、Ｒ５の抵抗値によって決定される。なお、演算増幅器ＯＰ２の非反転入力端子と抵抗Ｒ２との間に挿入された抵抗ｒ２は、演算増幅器ＯＰ２の入力抵抗を示す。
【００４２】
次に、図２に示す電流検出回路１０の動作について説明する。電源回路１の動作時には、電界効果トランジスタＴ１がゲート電圧の印加によりオン状態にあり、電界効果トランジスタＴ１のドレイン・ソース電極間に検出対象である電流Ｉｏｕｔ２が流れている。この時、同時に電界効果トランジスタＴ２、Ｔ３もオン状態であり、演算増幅器ＯＰ１は、電界効果トランジスタＴ３のオン抵抗及び帰還抵抗Ｒ１と共に反転増幅器ＩＡ１を構成するので、電流Ｉｏｕｔ２を検出可能である。
【００４３】
電流Ｉｏｕｔ２を検出する時、反転増幅器ＩＡ１には、ノードＱの電位、すなわち電流Ｉｏｕｔ２が流れることによって生じた電界効果トランジスタＴ１のドレイン電位が、演算増幅器ＯＰ１の反転入力端子に入力されるとともに、ノードＰの電位、すなわち基準電流Ｉｒｅｆが電界効果トランジスタＴ２を流れることによって生じた電界効果トランジスタＴ２のドレイン電位が、演算増幅器ＯＰ１の非反転入力端子に入力される。そして、反転増幅器ＩＡ１は、電界効果トランジスタＴ３のオン抵抗及び抵抗Ｒ１によって設定されるゲインで増幅を行い、２つの入力に応じた出力電圧Ｖｏｕｔ１を、演算増幅器ＯＰ１の出力端子から出力する。
【００４４】
次に、出力電圧Ｖｏｕｔ１は、差動増幅器ＤＡ１に送られ、抵抗Ｒ２を介して演算増幅器ＯＰ２の非反転入力端子に入力される。一方、演算増幅器ＯＰ２の反転入力端子には、ノードＳの電位、すなわち電界効果トランジスタＴ２のオン抵抗及び基準電流Ｉｒｅｆによって求められる電界効果トランジスタＴ２のドレイン電位が、抵抗Ｒ４を介して入力される。差動増幅器ＤＡ１は、２つの入力を抵抗Ｒ２〜Ｒ５によって設定されるゲインで増幅し、その結果である出力電圧Ｖｏｕｔ２を演算増幅器ＯＰ２の出力端子から出力する。このようにして、基準電流Ｉｒｅｆを基準とした電流Ｉｏｕｔ２の相対値が、反転増幅器ＩＡ１及び差動増幅器ＤＡ１の出力電圧Ｖｏｕｔ２として電圧変換される。出力電圧Ｖｏｕｔ２は、第１の実施例で求めた演算増幅器ＯＰ１の出力電圧Ｖｏｕｔ１を用いて以下の式（４）で表される。
【００４５】
【数４】
2005024275.tif 000006
【００４６】
なお、式（４）において、Ｒｓ２は抵抗Ｒ２、Ｒ４の抵抗値、Ｒｆ２は抵抗Ｒ３、Ｒ５の抵抗値である。
【００４７】
式（４）のＶｏｕｔ１に式（１）を代入して変形すると、以下に示す式（５）が得られる。
【００４８】
【数５】
2005024275.tif 000007
【００４９】
式（５）に、ａ＝ｂ＝１、電流検出回路１０から出力された電圧Ｖｏｕｔ２と、Ｒｆ１、Ｒｆ２、Ｒｓ２、Ｉｒｅｆの各々の値を代入することによって、電流Ｉｏｕｔ２の値を求めることができる。
【００５０】
また、式（５）から分かるように、Ｖｏｕｔ２は、電界効果トランジスタのオン抵抗Ｒｏｎを含んでいないことが分かる。すなわち、オン抵抗Ｒｏｎが、電流検出回路１０の使用条件により変化したり、また、電界効果トランジスタを作製する際の製造プロセスの影響により当初の規格よりも変動しても、差動増幅器ＤＡ１の出力電圧Ｖｏｕｔ２は、電流Ｉｏｕｔ２、抵抗Ｒ１〜Ｒ５、基準電流Ｉｒｅｆによって決まる一定の値を取ることができる。従って、電流検出回路１０は、電界効果トランジスタのオン抵抗Ｒｏｎの影響を受けずに、電流Ｉｏｕｔ２を精度良く検出できる。
【００５１】
また、電流検出回路１０は、演算増幅器ＯＰ１、ＯＰ２の使用により、回路内を電流が殆ど流れないので、電流検出のために生じる電力損失を抑制できる。
【００５２】
なお、抵抗Ｒ４に流れる電流値が、基準電流Ｉｒｅｆの値に比較して無視できない場合には、図３に示すように、抵抗Ｒ４と電界効果トランジスタＴ２のドレイン電極との間に演算増幅器ＯＰ３によるボルテージ・フォロワを接続する。この構成では、演算増幅器ＯＰ３は、非反転入力端子が電界効果トランジスタＴ２のドレイン電極に接続され、さらに出力端子が抵抗Ｒ４に接続されるとともに反転入力端子に帰還接続されているので、インピーダンス変換を行うバッファとして機能する。従って、基準電流Ｉｒｅｆが抵抗Ｒ４に流れるのを阻止して、基準電流Ｉｒｅｆの大部分を電界効果トランジスタＴ２に流すことができるので、電流Ｉｏｕｔ２の検出精度の悪化を防ぐことが可能である。なお、バッファとしては、演算増幅器によるボルテージ・フォロワに限定されず、電流の流れを遮断しながらも入力電圧と出力電圧を同一にする適宜の構成の回路を用いることができる。
【００５３】
次に、本発明の第３の実施例である電流検出回路１０を、図４を参照しながら説明する。電流検出回路１０は、電界効果トランジスタＴ１を流れる電流Ｉｏｕｔ３を検出するために、電界効果トランジスタＴ２〜Ｔ４と、定電流源１２と、演算増幅器ＯＰ１とからなる。
【００５４】
演算増幅器ＯＰ１は、反転入力端子が、電界効果トランジスタＴ３及びノードＱを介して電界効果トランジスタＴ１のドレイン電極に接続されている。電界効果トランジスタＴ３は、ドレイン電極をノードＱに接続され、ソース電極が演算増幅器ＯＰ１の反転入力端子に接続され、ゲート電極はゲートドライバ２に接続されている。一方、演算増幅器ＯＰ１の非反転入力端子は、電界効果トランジスタＴ４及びノードＰを介して電界効果トランジスタＴ２のドレイン電極に接続されているとともに、抵抗Ｒ６を介して基準電位Ｇにも接続されている。電界効果トランジスタＴ４は、ドレイン電極がノードＰに接続され、ソース電極が演算増幅器ＯＰ１の非反転入力端子に接続され、ゲート電極がゲートドライバ２に接続されている。また、演算増幅器ＯＰ１の出力端子と反転入力端子との間には、帰還抵抗Ｒ１が接続されている。なお、電界効果トランジスタＴ４のソース電極と演算増幅器ＯＰ１の非反転入力端子との間に挿入された抵抗ｒ１は、演算増幅器ＯＰ１の入力抵抗を表す。
【００５５】
さらに、電界効果トランジスタＴ３と電界効果トランジスタＴ４とは、共にオン抵抗が同じであり、抵抗Ｒ１、Ｒ６も共に同一の抵抗値を有するように構成されている。なお、電界効果トランジスタＴ２と、定電流源１２とは、図１において同一符号が付された構成要素と同一であり、その詳細な説明は省略する。
【００５６】
次に、図４に示す電流検出回路１０の動作について説明する。電源回路１の動作時には、電界効果トランジスタＴ１がゲート電圧の印加によりオン状態にあり、電界効果トランジスタＴ１のドレイン・ソース電極間に検出対象である電流Ｉｏｕｔ３が流れている。この時、同時に電界効果トランジスタＴ２、Ｔ３、Ｔ４もオン状態にあり、演算増幅器ＯＰ１は、電界効果トランジスタＴ３、Ｔ４のオン抵抗と抵抗Ｒ１、Ｒ６と共に差動増幅器ＤＡ２を構成する。
【００５７】
差動増幅器ＤＡ２では、演算増幅器ＯＰ１の非反転入力端子に、基準電流Ｉｒｅｆが電界効果トランジスタＴ２を流れることによって生じたドレイン電位、すなわちノードＰの電位が、電界効果トランジスタＴ４のオン抵抗を介して入力され、演算増幅器ＯＰ１の反転入力端子には、電流Ｉｏｕｔ３が流れることによって生じた電界効果トランジスタＴ１のドレイン電位、すなわちノードＱの電位が、電界効果トランジスタＴ３のオン抵抗を介して入力される。そして、差動増幅器ＤＡ２は、電界効果トランジスタＴ３、Ｔ４のオン抵抗と抵抗Ｒ１、Ｒ６とによって設定されるゲインによって入力に対して増幅を行い、その結果である出力電圧を、演算増幅器ＯＰ１の出力端子から出力する。すなわち、基準電流Ｉｒｅｆを基準とした電流Ｉｏｕｔ３の相対値が、差動増幅器ＤＡ２によって電圧変換され、その結果として得られた差動増幅器ＤＡ２の出力電圧Ｖｏｕｔ３は、以下の式（６）で表される。
【００５８】
【数６】
2005024275.tif 000008
【００５９】
なお、式（６）において、抵抗Ｒ６の抵抗値はＲｆ１とし、電界効果トランジスタＴ４のオン抵抗はｂ×Ｒｏｎとして計算している。次に、式（６）を変形すると、Ｖｏｕｔ３は、以下に示す式（７）になる。
【００６０】
【数７】
2005024275.tif 000009
【００６１】
式（７）より、Ｖｏｕｔ３は、電界効果トランジスタのオン抵抗Ｒｏｎを含んでいないことが分かる。すなわち、オン抵抗Ｒｏｎが、電流検出回路１０の使用条件により変化したり、また、電界効果トランジスタを作製する際の製造プロセスの影響により当初の規格よりも変動しても、差動増幅器ＤＡ１の出力電圧Ｖｏｕｔ３は、電流Ｉｏｕｔ３、抵抗Ｒ１、基準電流Ｉｒｅｆによって決まる一定の値を取ることができる。従って、電界効果トランジスタのオン抵抗Ｒｏｎの影響を受けずに、電流Ｉｏｕｔ３を精度良く検出できる。
【００６２】
また、電流検出回路１０は、演算増幅器ＯＰ１の使用により、回路内を電流が殆ど流れないので、電流検出によって生じる電力損失を抑制できる。
【００６３】
なお、電界効果トランジスタＴ４に流れ込む電流量が基準電流Ｉｒｅｆに比較して無視できない場合には、図３に示した電流検出回路１０と同様に、電界効果トランジスタＴ４のドレイン電極と、電界効果トランジスタＴ２のドレイン電極との間に、演算増幅器によるボルテージ・フォロワをバッファ回路を接続してインピーダンス変換を行う。これによって、基準電流Ｉｒｅｆの大部分を電界効果トランジスタＴ２に流すことができるので、電流Ｉｏｕｔ３の検出精度の低下を防ぐことが可能である。
【００６４】
次に、本発明の第４の実施例を図５を参照しながら説明する。図５に示す電流検出回路１０は、電界効果トランジスタＴ１を流れる電流Ｉｏｕｔ４を検出するために、電界効果トランジスタＴ２、Ｔ３と、定電流源１２と、演算増幅器ＯＰ１、ＯＰ２とからなる。電界効果トランジスタＴ２及び定電流源１２は、図１乃至図４の電流検出回路１０に示されて同一の参照符号を有する構成要素と同一であるので、その詳細な説明は省略する。
【００６５】
演算増幅器ＯＰ１は、非反転入力端子が、ノードＰを介して第２の電界効果トランジスタＴ２のドレイン電極に接続され、反転入力端子が、抵抗Ｒ１０及びノードＱを介して第１の電界効果トランジスタＴ１のドレイン電極と接続されている。さらに、演算増幅器ＯＰ１の出力端子と反転入力端子との間には、帰還抵抗Ｒ１が接続されている。演算増幅器ＯＰ１と抵抗Ｒ１、Ｒ１０によって、反転増幅器ＩＡ２が構成され、抵抗Ｒ１、Ｒ１０によって、反転増幅器ＩＡ２のゲインが設定される。なお、演算増幅器ＯＰ１の非反転入力端子とノードＰとの間に接続された抵抗ｒ１は、演算増幅器ＯＰ１の入力抵抗を表す。
【００６６】
演算増幅器ＯＰ２は、非反転入力端子が、演算増幅器ＯＰ１の出力端子に接続され、反転入力端子が、電界効果トランジスタＴ３を介して電界効果トランジスタＴ２のソース電極に接続されている。電界効果トランジスタＴ３は、ドレイン電極が演算増幅器ＯＰ２の反転入力端子に接続され、ソース電極が電界効果トランジスタＴ２の各々のソース電極と共通接続され、ゲート電極が電界効果トランジスタＴ２の各々のゲート電極と共通接続されている。また、演算増幅器ＯＰ２の出力端子と非反転入力端子との間には帰還抵抗Ｒ５が接続されている。なお、演算増幅器ＯＰ１の出力端子と演算増幅器ＯＰ２の非反転入力端子との間に挿入された抵抗ｒ２は、演算増幅器ＯＰ２の入力抵抗を表す。
【００６７】
次に、電流検出回路１０の動作について説明する。電源回路１の動作時には、電界効果トランジスタＴ１がゲート電圧の印加によりオン状態にあり、電界効果トランジスタＴ１のドレイン・ソース電極間に検出対象である電流Ｉｏｕｔ４が流れている。この時、ゲートドライバ２により電界効果トランジスタＴ２、Ｔ３もオン状態にある。
【００６８】
反転増幅器ＩＡ２には、ノードＱの電位、すなわち電流Ｉｏｕｔ４が流れることによって生じた電界効果トランジスタＴ１のドレイン電位が、抵抗Ｒ１０を介して、演算増幅器ＯＰ１の反転入力端子に入力されるとともに、ノードＰの電位、すなわち基準電流Ｉｒｅｆが電界効果トランジスタＴ２を流れることによって生じた電界効果トランジスタＴ２のドレイン電位が、演算増幅器ＯＰ１の非反転入力端子に入力される。そして、反転増幅器ＩＡ２は、２つの入力に応じた出力電圧を、演算増幅器ＯＰ１の出力端子から出力する。
【００６９】
一方、電界効果トランジスタＴ３がオン状態にあることによって、電界効果トランジスタＴ３のオン抵抗と演算増幅器ＯＰ２と抵抗Ｒ５とによって非反転増幅器ＮＩＡ１が形成され、抵抗Ｒ５の抵抗値と電界効果トランジスタＴ３のオン抵抗とによって、非反転増幅器ＮＩＡ１のゲインが設定される。このとき、非反転増幅器ＮＩＡ１では、演算増幅器ＯＰ２の非反転入力端子に、演算増幅器ＯＰ１の出力電圧が入力され、演算増幅器ＯＰ２の反転入力端子に、電界効果トランジスタＴ３のオン抵抗を介して基準電位Ｇが入力される。非反転増幅器ＮＩＡ１では、抵抗Ｒ５と電界効果トランジスタＴ３のオン抵抗とによって決められたゲインで入力に対して増幅が行われ、その結果、演算増幅器ＯＰ２の出力端子から出力電圧Ｖｏｕｔ４が出力される。すなわち、基準電流Ｉｒｅｆを基準とした電流Ｉｏｕｔ４の相対値が、最初に反転増幅器ＩＡ２によって、次に非反転増幅器ＮＩＡ１によって電圧変換され、その結果として演算増幅器ＯＰ２から出力される出力電圧Ｖｏｕｔ４は、式（８）で表される。
【００７０】
【数８】
2005024275.tif 000010
【００７１】
なお、式（８）において、Ｒｓは抵抗１０の抵抗値、ｃ×Ｒｏｎは電界効果トランジスタＴ３のオン抵抗、Ｒｆ２は抵抗Ｒ５の抵抗値である。本実施例において、ａ＝ｃ＝１に設定されている。
【００７２】
式（８）において、Ｒｆ２／ｃ  ＞＞  Ｒｏｎとなるように、Ｒｆ２、ｃ、Ｒｏｎの各々の値を設定すると、式（８）は以下のように近似できる。
【００７３】
【数９】
2005024275.tif 000011
【００７４】
式（９）に、ａ＝ｃ＝１、電流検出回路１０から出力された電圧Ｖｏｕｔ４と、Ｒｆ１、Ｒｆ２、Ｒｓ、Ｉｒｅｆの各々の値とを代入することによって、電流Ｉｏｕｔ４の値を求めることができる。
【００７５】
また、式（９）から分かるように、Ｖｏｕｔ４は、電界効果トランジスタのオン抵抗Ｒｏｎの値を含まないことが分かる。すなわち、オン抵抗Ｒｏｎが、電流検出回路１０の使用条件により変化したり、また、電界効果トランジスタを作製する際の製造プロセスの影響により当初の規格よりも変動しても、電流検出回路１０の出力電圧Ｖｏｕｔ４は、電流Ｉｏｕｔ４、Ｒｆ１、Ｒｆ２、Ｒｓ、Ｉｒｅｆによって決定される一定の値を取ることができる。従って、電流検出回路１０は、Ｒｆ２／ｃ  ＞＞  Ｒｏｎとなるように抵抗Ｒ５、オン抵抗Ｒｏｎ、ｃの各々を設定すれば、電界効果トランジスタのオン抵抗Ｒｏｎの影響を受けずに、電流Ｉｏｕｔ４を精度良く検出できる。
【００７６】
また、電流検出回路１０には、演算増幅器ＯＰ１、ＯＰ２の使用により、回路内に電流が殆ど流れないので、電流検出によって生じる電力損失を抑制できる。
【００７７】
さらに、図５の電流検出回路１０においては、電界効果トランジスタＴ１〜Ｔ３のソース電極同士が共通接続されているので、各電界効果トランジスタＴ１〜Ｔ３のゲート・ソース間の電圧をすべて等しくできる。よって、例えば電界効果トランジスタＴ１が所定のゲート電圧の印加によりオン状態とする時は、同一のゲート電圧によって残りの電界効果トランジスタＴ２、Ｔ３もオン状態にできるので、ゲート電圧の差によって電界効果トランジスタのバイアス点がずれることによって生じる検出精度の低下を抑えることが可能である。
【００７８】
次に本発明の第５の実施例を図６を参照しながら説明する。図６に示す電流検出回路１０は、電界効果トランジスタＴ１を流れる電流Ｉｏｕｔ５を検出するために、電界効果トランジスタＴ２、Ｔ３と、演算増幅器ＯＰ１、ＯＰ２と、定電流源１２とからなるものである。
【００７９】
演算増幅器ＯＰ１は、反転入力端子が抵抗Ｒ１０及びノードＱを介して電界効果トランジスタＴ１のドレイン電極に接続され、非反転入力端子が、抵抗Ｒ１１及びノードＰを介して第２の電界効果トランジスタＴ２のドレイン電極に接続されると共に、抵抗Ｒ１２を介して基準電位Ｇにも接続されている。さらに、演算増幅器ＯＰ１は、出力端子と反転入力端子との間に帰還抵抗Ｒ１が接続されている。さらに、抵抗Ｒ１１と抵抗Ｒ１２との抵抗値の比は、抵抗Ｒ１０と抵抗Ｒ１との抵抗値の比と同一に設定されている。従って、演算増幅器ＯＰ１と、抵抗Ｒ１、Ｒ１０、Ｒ１１、Ｒ１２とによって差動増幅器ＤＡ３が構成され、抵抗Ｒ１１及びＲ１２によって、差動増幅器ＤＡ３のゲインが設定される。
【００８０】
なお、演算増幅器ＯＰ１の非反転入力端子と抵抗Ｒ１１との間に挿入された抵抗ｒ１は、演算増幅器ＯＰ１の入力抵抗を表す。さらに、電界効果トランジスタＴ２、Ｔ３と、演算増幅器ＯＰ２と、定電流源１２と、抵抗Ｒ５は、図５の電流検出回路１０において同一符号が付された構成要素と同じであるから、その説明は省略する。
【００８１】
次に、図６に示す電流検出回路１０の動作について説明する。電源回路１の動作時には、電界効果トランジスタＴ１がゲート電圧の印加によりオン状態にあると、電界効果トランジスタＴ１のドレイン・ソース電極間に検出対象である電流Ｉｏｕｔ５が流れている。この時、電界効果トランジスタＴ２、Ｔ３もオン状態であり、電流Ｉｏｕｔ５を検出可能な状態にある。
【００８２】
電流Ｉｏｕｔ５を検出するために、差動増幅器ＤＡ３には、ノードＱの電位、すなわち電流Ｉｏｕｔ５が流れることによって生じた電界効果トランジスタＴ１のドレイン電位が、抵抗Ｒ１０を介して、演算増幅器ＯＰ１の反転入力端子に入力されるとともに、ノードＰの電位、すなわち基準電流Ｉｒｅｆが電界効果トランジスタＴ２を流れることによって生じた電界効果トランジスタＴ２のドレイン電位が、抵抗Ｒ１１、Ｒ１２によって分圧されて演算増幅器ＯＰ１の非反転入力端子に入力される。そして、差動増幅器ＤＡ３は、２つの入力に応じた出力電圧を、演算増幅器ＯＰ１の出力端子から出力する。
【００８３】
次に、演算増幅器ＯＰ１から出力された出力電圧は、差動増幅器ＤＡ３の後段に設けられた非反転増幅器ＮＩＡ１に入力され、演算増幅器ＯＰ２の出力端子から入力に応じた出力電圧Ｖｏｕｔ５として出力される。すなわち、基準電流Ｉｒｅｆを基準とした電流Ｉｏｕｔ５の相対値が、最初に差動増幅器ＤＡ３によって、次に非反転増幅器ＮＩＡ１によって電圧変換され、その結果として演算増幅器ＯＰ２から出力される出力電圧Ｖｏｕｔ５は、次に示す式（１０）で表される。
【００８４】
【数１０】
2005024275.tif 000012
【００８５】
式（１０）において、Ｒｆ２／Ｃ  ＞＞  Ｒｏｎとなるように、Ｒｆ２、ｃ、Ｒｏｎの各々の値を設定することにより、式（１０）は、以下の式（１１）に示すように近似できる。
【００８６】
【数１１】
2005024275.tif 000013
【００８７】
式（１１）に対し、ａ＝ｃ＝１、電流検出回路１０から出力された電圧Ｖｏｕｔ５と、Ｒｆ１、Ｒｆ２、Ｒｓ、Ｉｒｅｆの各々の値とを代入することによって、電流Ｉｏｕｔ５の値を求めることができる。
【００８８】
また、式（１１）から分かるように、Ｖｏｕｔ５は、電界効果トランジスタのオン抵抗Ｒｏｎを含まないことが分かる。すなわち、オン抵抗Ｒｏｎが、電流検出回路１０の使用条件により変化したり、また、電界効果トランジスタを作製する際の製造プロセスの影響により当初の規格よりも変動しても、電流検出回路１０の出力電圧Ｖｏｕｔ５は、電流Ｉｏｕｔ５、Ｒｆ１、Ｒｆ２、Ｒｓ、Ｉｒｅｆの各々の値によって決定される一定の値を取ることができる。従って、電流検出回路１０は、Ｒｆ２／ｃ  ＞＞  Ｒｏｎとなるように抵抗Ｒ５、オン抵抗Ｒｏｎ、ｃの各々を設定すれば、電界効果トランジスタのオン抵抗Ｒｏｎの影響を受けずに、電流Ｉｏｕｔ５を精度良く検出できる。
【００８９】
また、電流検出回路１０には、演算増幅器ＯＰ１、ＯＰ２の使用により、回路内には電流が殆ど流れないので、電流検出によって生じる電力損失を抑制できる。
【００９０】
さらに、図６の電流検出回路１０においては、電界効果トランジスタＴ１〜Ｔ３のソース電極同士が接続されているために、各電界効果トランジスタＴ１〜Ｔ３において、ゲート・ソース間の電圧をすべて等しくできる。よって、ゲート電圧の差によって電界効果トランジスタのバイアス点がずれることによって生じる検出精度の低下を抑えることが可能である。
【００９１】
なお、抵抗Ｒ１１に流れる電流が基準電流Ｉｒｅｆに比べて無視できない場合には、図７に示すように、図３に一例を示した電流検出回路１０と同様に、抵抗Ｒ１１と、電界効果トランジスタＴ２のドレイン電極との間に、演算増幅器ＯＰ３によるボルテージ・フォロワをバッファ回路として接続してインピーダンス変換を行う。これによって、基準電流Ｉｒｅｆの大部分を電界効果トランジスタＴ２に流すことができるので、電流Ｉｏｕｔ５の検出精度の低下を防ぐことが可能である。
【００９２】
次に本発明の第６の実施例を図８を参照しながら説明する。図８に示す電流検出回路１０は、電界効果トランジスタＴ１を流れる電流Ｉｏｕｔ６を検出するために、電界効果トランジスタＴ２、Ｔ３、Ｔ４と、演算増幅器ＯＰ１、ＯＰ２と、定電流源１２とからなるものである。
【００９３】
演算増幅器ＯＰ２は、反転入力端子が電界効果トランジスタＴ３を介して電界効果トランジスタＴ２のソース電極に接続されている。また、演算増幅器ＯＰ２の非反転入力端子は、電界効果トランジスタＴ４を介して演算増幅器ＯＰ１の出力端子に接続されるとともに、抵抗Ｒ１５を介して電界効果トランジスタＴ２のソース電極にも接続されている。電界効果トランジスタＴ４は、ドレイン電極が演算増幅器ＯＰ１の出力端子に接続され、ソース電極が演算増幅器ＯＰ２の非反転入力端子に接続され、ゲート電極が電界効果トランジスタＴ２〜Ｔ３の各々のゲート電極と共通接続されている。さらに、演算増幅器ＯＰ２の出力端子と反転入力端子との間には、帰還抵抗Ｒ５が接続されている。なお、電界効果トランジスタＴ３のオン抵抗値と抵抗Ｒ５の抵抗値との比は、電界効果トランジスタＴ４のオン抵抗値と抵抗Ｒ１５の抵抗値との比と同一になるように設定されている。さらに、演算増幅器ＯＰ２の非反転入力端子と電界効果トランジスタＴ４との間に挿入された抵抗ｒ２は、演算増幅器ＯＰ２の入力抵抗を表す。
【００９４】
電界効果トランジスタＴ２、Ｔ３と、演算増幅器ＯＰ１と、定電流源１２とは、図５の電流検出回路１０において同一符号が付された構成要素と同じであるから、その詳細な説明は省略する。
【００９５】
次に、図８の電流検出回路１０の動作について説明する。電源回路１の動作時には、電界効果トランジスタＴ１がゲート電圧の印加によりオン状態にあり、電界効果トランジスタＴ１のドレイン・ソース電極間に検出対象である電流Ｉｏｕｔ６が流れている。この時、同時に電界効果トランジスタＴ２、Ｔ３、Ｔ４もオン状態にあり、電流Ｉｏｕｔ６を検出可能な状態にある。
【００９６】
反転増幅器ＩＡ２には、ノードＱの電位、すなわち電流Ｉｏｕｔ６が流れることによって生じた電界効果トランジスタＴ１のドレイン電位が、抵抗Ｒ１０を介して、演算増幅器ＯＰ１の反転入力端子に入力され、反転増幅器ＩＡ２は、入力に応じた出力電圧を、演算増幅器ＯＰ１の出力端子から出力する。
【００９７】
次に、電界効果トランジスタＴ３、Ｔ４がオン状態にあるので、電界効果トランジスタＴ３、Ｔ４と抵抗Ｒ５、Ｒ１５と演算増幅器ＯＰ２とによって、非反転増幅器ＮＩＡ２が構成され、非反転増幅器ＮＩＡ２のゲインは、抵抗Ｒ５と電界効果トランジスタＴ３のオン抵抗とによって設定される。この状態において、演算増幅器ＯＰ１から出力された出力電圧は、電界効果トランジスタＴ３のオン抵抗及び抵抗Ｒ１５によって分圧されて、演算増幅器ＯＰ２の非反転入力端子に入力される。一方、演算増幅器ＯＰ２の反転入力端子には、電界効果トランジスタＴ４を介して電界効果トランジスタＴ２のソース電位が入力される。非反転増幅器ＮＩＡ２は、２つの入力に応じて出力電圧Ｖｏｕｔ６を出力する。すなわち、基準電流Ｉｒｅｆを基準とした電流Ｉｏｕｔ６の相対値が、反転増幅器ＩＡ２及び非反転増幅器ＮＩＡ２によって電圧変換され、その結果、得られた演算増幅器ＯＰ２の出力電圧Ｖｏｕｔ６は、以下の式（１２）で表すことができる。
【００９８】
【数１２】
2005024275.tif 000014
【００９９】
式（１２）において、式（１２）を変形すると、Ｖｏｕｔ６は、以下の式（１３）で表すことができる。
【０１００】
【数１３】
2005024275.tif 000015
【０１０１】
式（１３）より、ａ＝ｃ＝１、電流検出回路１０から出力された電圧Ｖｏｕｔ６と、Ｒｆ１、Ｒｆ２、Ｒｓ、Ｉｒｅｆの各々の値とを代入することによって、電流Ｉｏｕｔ６の値を求めることができる。
【０１０２】
また、式（１３）から分かるように、Ｖｏｕｔ６は、電界効果トランジスタのオン抵抗Ｒｏｎの値を含まないことが分かる。すなわち、オン抵抗Ｒｏｎが、電流検出回路１０の使用条件により変化したり、また、電界効果トランジスタを作製する際の製造プロセスの影響により当初の規格よりも変動しても、電流検出回路１０の出力電圧Ｖｏｕｔ６は、電流Ｉｏｕｔ６、Ｒｆ１、Ｒｆ２、Ｒｓ、Ｉｒｅｆの各々の値によって決定される一定の値を取ることができる。従って、電界効果トランジスタのオン抵抗Ｒｏｎの影響を受けずに、電流Ｉｏｕｔ６を精度良く検出できる。
【０１０３】
次に、本発明の第７の実施例を図９を参照しながら説明する。電流検出回路１０は、電界効果トランジスタＴ１を流れる電流Ｉｏｕｔ７を検出するために、電界効果トランジスタＴ２〜Ｔ４と、定電流源１２と、演算増幅器ＯＰ１、ＯＰ２とからなる。
【０１０４】
演算増幅器ＯＰ１は、反転入力端子が抵抗Ｒ１０を介して電界効果トランジスタＴ１のドレイン電極に接続されると共に、非反転入力端子が抵抗Ｒ１１を介して電界効果トランジスタＴ２のドレイン電極に接続されるとともに、抵抗Ｒ１２を介して基準電位Ｇにも接続されている。従って、演算増幅器ＯＰ１、抵抗Ｒ１０、１１、１２によって反転増幅器ＩＡ３を構成している。なお、演算増幅器ＯＰ１の非反転入力端子と抵抗Ｒ１１との間に挿入された抵抗ｒ１は、演算増幅器ＯＰ１の入力抵抗を表す。
【０１０５】
演算増幅器ＯＰ２は、反転入力端子が電界効果トランジスタＴ３を介して電界効果トランジスタＴ２のソース電極に接続されると共に、非反転入力端子が電界効果トランジスタＴ４を介して演算増幅器ＯＰ１の出力端子に接続されている。そして、演算増幅器ＯＰ１は、演算増幅器ＯＰ１の出力端子と反転入力端子との間に接続された帰還抵抗Ｒ５と、電界効果トランジスタＴ４のソース電極と電界効果トランジスタのソース電極との間に挿入された抵抗Ｒ１５と共に、差動増幅器ＤＡ４を構成している。なお、演算増幅器ＯＰ２の非反転入力端子と電界効果トランジスタＴ４のソース電極との間に挿入された抵抗ｒ２は、演算増幅器ＯＰ１の入力抵抗を表す。
さらに、定電流源１２、電界効果トランジスタＴ２、Ｔ３、Ｔ４は、図８において同一参照符号で示された構成要素と同一であるから、その詳細な説明は省略する。
【０１０６】
次に、図９に示す電流検出回路１０の動作について説明する。電源回路１の動作時には、電界効果トランジスタＴ１がゲート電圧の印加によりオン状態にあり、電界効果トランジスタＴ１のドレイン・ソース電極間に検出対象である電流Ｉｏｕｔ７が流れている。この時、同時に電界効果トランジスタＴ２、Ｔ３、Ｔ４もオン状態にあるので、電流検出回路１０は電流を検出可能である。
【０１０７】
反転増幅器ＩＡ３には、ノードＱの電位、すなわち電流Ｉｏｕｔ７が流れることによって生じた電界効果トランジスタＴ１のドレイン電位が、抵抗Ｒ１０を介して、演算増幅器ＯＰ１の反転入力端子に入力され、反転増幅器ＩＡ３は、入力に応じた出力電圧を、演算増幅器ＯＰ１の出力端子から出力する。
【０１０８】
次に、電界効果トランジスタＴ３、Ｔ４もオン状態にあるので、電界効果トランジスタＴ３、Ｔ４のオン抵抗と抵抗Ｒ５、Ｒ１５と演算増幅器ＯＰ２とによって構成された差動増幅器ＤＡ４は、演算増幅器ＯＰ１の出力電圧を非反転入力端子から入力すると、その出力電圧Ｖｏｕｔ７を演算増幅器ＯＰ２の出力端子から出力する。すなわち、基準電流Ｉｒｅｆを基準とした電流Ｉｏｕｔ７の相対値が、反転増幅器ＩＡ３及び差動増幅器ＤＡ４によって電圧変換され、その結果として得られた演算増幅器ＯＰ２の出力電圧Ｖｏｕｔ７は、以下の式（１４）で表される。
【０１０９】
【数１４】
2005024275.tif 000016
【０１１０】
なお、式（１４）において、抵抗Ｒ１１と抵抗Ｒ１２との抵抗値の比は、抵抗Ｒ１０と抵抗Ｒ１との抵抗値の比と同一であると仮定している。また、トランジスタＴ３と抵抗Ｒ５との抵抗値の比は、電界効果トランジスタＴ４のオン抵抗と抵抗Ｒ１５との抵抗値の比と同一であると仮定している。式（１４）を変形すると、Ｖｏｕｔ７は以下の式（１５）で表すことができる。
【０１１１】
【数１５】
2005024275.tif 000017
【０１１２】
式（１５）より、ａ＝ｃ＝１、電流検出回路１０から出力された電圧Ｖｏｕｔ７と、Ｒｆ１、Ｒｆ２、Ｒｓ、Ｉｒｅｆの各々の値とを代入することによって、電流Ｉｏｕｔ７の値を求めることができる。
【０１１３】
また、式（１５）から分かるように、Ｖｏｕｔ７は、電界効果トランジスタのオン抵抗Ｒｏｎの値を含まないことが分かる。すなわち、オン抵抗Ｒｏｎが、電流検出回路１０の使用条件により変化したり、また、電界効果トランジスタを作製する際の製造プロセスの影響により当初の規格よりも変動しても、電流検出回路１０の出力電圧Ｖｏｕｔ７は、電流Ｉｏｕｔ７、Ｒｆ１、Ｒｆ２、Ｒｓ、Ｉｒｅｆによって決定される一定の値を取ることができる。従って、電界効果トランジスタのオン抵抗Ｒｏｎの影響を受けずに、電流Ｉｏｕｔ７を精度良く検出できる。
【０１１４】
なお、抵抗Ｒ１１に流れる電流が基準電流Ｉｒｅｆに比べて無視できない場合には、第２の電界トランジスタＴ２のドレイン電極と抵抗Ｒ１１との間に演算増幅器からなるボルテージ・フォロワを接続することにより、電流の流れを遮断するバッファ回路を構成してインピーダンス変換を行う。これによって、基準電流Ｉｒｅｆの大部分を電界効果トランジスタＴ２に流すことができるとともに、電流の検出精度の劣化を防ぐことができる。
【０１１５】
なお、上記各実施例において、図示した電界効果トランジスタＴ１〜Ｔ３、Ｔ１〜Ｔ４の各々は、単一のトランジスタで構成されているとしたが、これに限らず、各電界効果トランジスタは、並列、直列、或いは並列及び直列を組み合わせて接続された同一のオン抵抗を有する複数個のトランジスタからなるアレイで構成することもできる。この場合、式（１）〜（１５）おいて、定数ａは、アレイによって構成された電界効果トランジスタＴ１の合成オン抵抗値を基準とした時の、電界効果トランジスタＴ２を構成する全トランジスタの合成オン抵抗値の割合を示す数になる。定数ｂは、電界効果トランジスタＴ１の合成オン抵抗値を基準とした時の、電界効果トランジスタＴ３を構成する全トランジスタの合成オン抵抗値の割合を示す値になる。同様に、定数ｃは、電界効果トランジスタＴ１の合成オン抵抗値を基準とした時の、電界効果トランジスタＴ４を構成する全トランジスタの合成オン抵抗値の割合を示す値になる。
【０１１６】
従って、例えば、電界効果トランジスタＴ１〜Ｔ４の各々が単一のトランジスタからなる場合は、ａ＝ｂ＝ｃ＝１となる。また、例えば、電界効果トランジスタＴ１が、１０個のトランジスタの並列接続からなるアレイであり、電界効果トランジスタＴ２が単独のトランジスタからなり、電界効果トランジスタＴ３、Ｔ４が２個のトランジスタの直列接続からなるアレイの場合、ａ＝１０であり、ｂ＝２０、ｃ＝２０となる。このように、ａ、ｂ、ｃは、各電界効果トランジスタＴ１〜Ｔ４のアレイを構成するトランジスタの個数とその接続方法とによって決まる比を表す数である。
【０１１７】
上述の各実施例に示すように、本発明は、電界効果トランジスタのドレイン・ソース間電圧がドレイン電流に比例することを利用して、電源回路を構成する電界効果トランジスタのドレイン電圧を、基準電流が流れる別の電界効果トランジスタのドレイン電圧と共に、反転増幅器に入力させ、反転増幅器の入力側或いは出力側の少なくとも一方で電界効果トランジスタのオン抵抗の影響を除去することによって、電源回路を構成する電界効果トランジスタを流れる電流を精度良く検出することができる。
【０１１８】
電流を検出するために、基準電流を他の電界効果トランジスタに流すが、それ以外の部分では回路内を殆ど電流が流れないので、電流検出に伴う電力損失を抑制できる。また、流れる電流値を連続的に検出できる。
【０１１９】
なお、本実施例の各々において、電界効果トランジスタを電界効果トランジスタの一例として説明したが、電界効果トランジスタとしては、電界効果トランジスタの他にも、電界効果トランジスタ以外の絶縁ゲート型、接合ゲート型、薄膜構造（ＴＦＴ）などの、入力電圧によって出力電流を制御する適宜の電圧制御型のトランジスタを使用できる。
【０１２０】
【発明の効果】
本発明の電流検出回路によれば、電流が流れる第１の電界効果トランジスタのドレイン電位を、基準電流が流れる第２の電界効果トランジスタのドレイン電位と共に、反転増幅器に入力させ、さらに電界効果トランジスタのオン抵抗の影響を実質的に除去して第１の電界効果トランジスタを流れる電流の値を検出しているので、電界効果トランジスタのオン抵抗の影響を受けずに正確にかかる電流の値を検出できる。また、電流の検出時には、基準電流が流れる第２の電界効果トランジスタを除いた回路内の他の部分には殆ど電流が流れないので、電流検出に伴う電力損失を抑制できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例である電流検出回路を示す構成図である。
【図２】本発明の第２の実施例である電流検出回路を示す構成図である。
【図３】図２に示す電流検出回路にバッファ回路を挿入した構成を示す。
【図４】本発明の第３の実施例である電流検出回路を示す構成図である。
【図５】本発明の第４の実施例である電流検出回路を示す構成図である。
【図６】本発明の第５の実施例である電流検出回路を示す構成図である。
【図７】図６に示す電流検出回路にバッファ回路を挿入した構成を示す。
【図８】本発明の第６の実施例である電流検出回路を示す構成図である。
【図９】本発明の第７の実施例である電流検出回路を示す構成図である。
【符号の説明】
１  電源回路
１０  電流検出回路
１２  定電流源
ＯＰ１、ＯＰ２  演算増幅器
Ｒ１、Ｒ２  帰還抵抗
Ｔ１  第１の電界効果トランジスタ
Ｔ２  第２の電界効果トランジスタ
Ｔ３  第３の電界効果トランジスタ
【図１】
2005024275.tif 000018
【図２】
2005024275.tif 000019
【図３】
2005024275.tif 000020
【図４】
2005024275.tif 000021
【図５】
2005024275.tif 000022
【図６】
2005024275.tif 000023
【図７】
2005024275.tif 000024
【図８】
2005024275.tif 000025
【図９】
2005024275.tif 000026