(57)【要約】【課題】本発明の課題は、半導体基板であるシリコン上の回路面積を減少してコストダウン、小型化が図れ、且つ省電力が可能となる超音波診断装置を提供することにある。【解決手段】本発明は、受信信号を受信遅延回路で遅延制御し、超音波断層画像を表示する超音波診断装置において、前記受信遅延回路として、複数のＭＯＳ  ＦＥＴ３３，３７，３８，３９がカレントミラー構造で接続されたカレントミラー回路と、前記カレントミラー回路のＭＯＳ  ＦＥＴ３３，３７，３８，３９のゲート間に接続されたスイッチ３６，４０と、前記スイッチ３６，４０をオン、オフして超音波受信信号を遅延伝送することを特徴とするものである。【選択図】      図２
2005278664.tif 000002
【特許請求の範囲】
【請求項１】
超音波振動子より音波を被検体に送波し、前記被検体で反射された音波を超音波振動子で受波して電気信号に変換された受信信号を受信遅延手段で遅延制御し、超音波画像を表示する超音波診断装置において、
前記受信遅延手段として、複数のトランジスタがカレントミラー構造で接続されたカレントミラー回路と、前記カレントミラー回路のトランジスタのゲート間に接続されたスイッチと、前記スイッチのオン、オフを切り替える制御クロックを発生する制御クロック発生手段を備え、前記トランジスタのゲート間に接続されたスイッチをオン、オフして超音波受信信号を遅延伝送することを特徴とする超音波診断装置。
【請求項２】
トランジスタのゲート間にスイッチが接続されたカレントミラー回路をシリーズに複数段接続し、初段のカレントミラー回路に超音波受信信号を入力し、前記カレントミラー回路各段の出力を選択する出力選択手段を設け、前記出力選択手段によりカレントミラー回路各段の出力を選択することで所定の遅延時間を得ることを特徴とする請求項1に記載の超音波診断装置。
【請求項３】
設定値以上の遅延時間のカレントミラー回路段に流れる電流を遮断する電流遮断手段を備えたことを特徴とする請求項２に記載の超音波診断装置。
【請求項４】
前記超音波振動子は２次元アレイ状に配列されることを特徴とする請求項1、２又は３に記載の超音波診断装置。
【請求項５】
受信遅延手段が、遅延出力を通すローパスフィルタを有することを特徴とする請求項1、２、３又は４に記載の超音波診断装置。
【請求項６】
制御クロック発生手段が、発生する制御クロックの周波数を切り替える周波数切替手段を備え、遅延時間の刻みを切り替えることを特徴とする請求項1、２、３、４又は５に記載の超音波診断装置。
【請求項７】
超音波振動子より音波を被検体に送波し、前記被検体で反射された音波を超音波振動子で受波して電気信号に変換された受信信号を受信遅延回路で遅延制御し、受信ビームをスキャンする超音波プローブにおいて、
前記受信遅延回路として、複数のトランジスタがカレントミラー構造で接続されたカレントミラー回路と、前記カレントミラー回路のトランジスタのゲート間に接続されたスイッチを備え、前記スイッチのオン、オフを切り替える制御クロックによって前記トランジスタのゲート間に接続されたスイッチをオン、オフして超音波受信信号を遅延伝送することを特徴とする超音波プローブ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超音波振動子より音波を被検体に送波し、前記被検体で反射された音波を超音波振動子で受波して電気信号に変換された受信信号を受信遅延回路で遅延制御し、受信ビームをスキャンして超音波断層画像を表示する超音波診断装置及び超音波プローブに係り、特にその受信遅延回路の回路構成に関するものである。
【背景技術】
【０００２】
超音波診断装置は、超音波振動子より音波を被検体に送波し、前記被検体で反射された音波を超音波振動子で受波して電気信号に変換された受信信号を受信遅延回路で遅延制御し、受信ビームをスキャンして超音波断層画像を表示する。このように、超音波診断装置では、超音波受信信号を遅延制御し、受信ビームをスキャンする必要がある。リアルタイム３次元超音波診断装置では、プローブハンドル内に実装する受信遅延回路として、ＣＣＤを利用した遅延線の他、スイッチドキャパシタフィルタ、ＣＲフィルタ等、各種フィルタ回路を利用して遅延させる方法が考えられてきた。
【０００３】
図７は従来の受信遅延回路を示す回路図である。図７の受信遅延回路は、スイッチドキャパシタフィルタを遅延回路に利用した場合の回路構成である（例えば、特許文献１参照。）。すなわち、スイッチドキャパシタフィルタは、バッファアンプ１１、キャパシタ１２，１３，１４、及びＭＯＳＦＥＴのスイッチ１５，１６，１７，１８より構成される。バッファアンプ１１の入力に２つのスイッチ１５と１６に挟まれて、キャパシタ１２が接続されている。スイッチ１５，１６のクロック周波数ＣＬＫ，ＣＬＫＮを変えることで、バッファアンプ１１の入力インピーダンスが変化する。つまり、抵抗値を可変し、フィルタ回路の遅延時間を制御し、所望の遅延時間を得るものである。
【特許文献１】特開２０００−３３０８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＣＣＤを利用した遅延線やスイッチドキャパシタフィルタを利用した遅延回路は、ＣＣＤ、キャパシタの面積が大きくなり、半導体基板であるシリコン上の回路面積が増え、コストが高く、実装面積も大きく、プローブハンドル部を小型化することが難しいという問題があった。
【０００５】
本発明は上記の事情に鑑みてなされたもので、半導体基板であるシリコン上の回路面積を減少してコストダウン、小型化が図れ、且つ省電力が可能となる超音波診断装置及び超音波プローブを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために本発明は、超音波振動子より音波を被検体に送波し、前記被検体で反射された音波を超音波振動子で受波して電気信号に変換された受信信号を受信遅延手段で遅延制御し、超音波画像を表示する超音波診断装置において、前記受信遅延手段として、複数のトランジスタがカレントミラー構造で接続されたカレントミラー回路と、前記カレントミラー回路のトランジスタのゲート間に接続されたスイッチと、前記スイッチのオン、オフを切り替える制御クロックを発生する制御クロック発生手段を備え、前記トランジスタのゲート間に接続されたスイッチをオン、オフして超音波受信信号を遅延伝送することを特徴とするものである。
【０００７】
また本発明は、超音波振動子より音波を被検体に送波し、前記被検体で反射された音波を超音波振動子で受波して電気信号に変換された受信信号を受信遅延回路で遅延制御し、受信ビームをスキャンする超音波プローブにおいて、前記受信遅延回路として、複数のトランジスタがカレントミラー構造で接続されたカレントミラー回路と、前記カレントミラー回路のトランジスタのゲート間に接続されたスイッチを備え、前記スイッチのオン、オフを切り替える制御クロックによって前記トランジスタのゲート間に接続されたスイッチをオン、オフして超音波受信信号を遅延伝送することを特徴とするものである。
【発明の効果】
【０００８】
本発明の超音波診断装置及び超音波プローブは、受信遅延回路に、カレントミラー回路を使った信号伝送をスイッチング制御することで遅延させる回路を用いることにより、大きな面積のＣＣＤやキャパシタが不要となり、半導体基板であるシリコン上の回路面積が減って、コストダウン、小型化が図れる。また、コンデンサ等の蓄積電荷をスイッチングする必要が無いので高周波化ができ、スイッチングロスが減るため低電力化も可能となる。
【発明を実施するための最良の形態】
【０００９】
以下図面を参照して本発明の実施の形態例を詳細に説明する。
【００１０】
図１は本発明の実施形態例に係る超音波診断装置を示す構成説明図である。すなわち、超音波診断システムの動作タイミングを決める基準クロック発生器１１から発生された信号と、操作パネル等で設定された条件でシステムを制御するシステム制御部１２からの信号は送信遅延回路１３に出力される。前記送信遅延回路１３では基準クロック発生器１１から入力された信号とシステム制御部１２から入力された信号から、送信部により超音波の送信ビーム形状を形成する為に基本波信号帯域を有した信号にそれぞれ異なった遅延時間を与えたＮ個の信号を発生して送信部１４に出力される。前記送信部１４では送信遅延回路１３から入力された信号を、超音波振動子から音波を送波するのに必要な振幅に通常数十ボルトのパルス波形に増幅した送信用の電気信号として超音波振動子１５に出力される。前記超音波振動子１５では送信部１４から入力された送信用の電気信号を圧電振動子で超音波に変換したパルス状の音波を被検体に送波する。前記被検体内部の音響インピーダンスの異なる境界面から反射される音波を前記超音波振動子１５で受波し電気信号に変換して前置増幅器１６に出力される。前記前置増幅器１６では超音波振動子１５から入力された信号を後段のＡＤＣ（アナログ・デジタル変換回路）・受信遅延回路の入力ダイナミックレンジに合うレベルに増幅してＡＤＣ・受信遅延回路１７に出力される。前記ＡＤＣ・受信遅延回路１７では前置増幅器１６から入力されたアナログ信号をデジタル信号に変換し各入力信号に遅延時間を与えて加算器１８に出力される。前記加算器１８ではＡＤＣ・受信遅延回路１７から入力されたそれぞれ遅延時間を与えた信号を加算して信号処理部１９に出力される。前記信号処理部１９では加算器１８から入力された信号から超音波断層画像を生成しモニタ部２０に出力される。前記モニタ部２０では信号処理部１９から入力された信号により超音波断層画像を表示する。
【００１１】
図２は本発明の実施形態例に係る受信遅延回路を示す回路図であり、図３は図１のスイッチを動作するクロック信号のタイミングチャートである。信号源３１の出力端にはコンデンサ３２を介して第１のＭＯＳ  ＦＥＴ３３のドレイン及び第１のＭＯＳ  ＦＥＴ３３のゲートが接続され、第１のＭＯＳ  ＦＥＴ３３のドレインには定電流回路３４を介して正電圧ＶＡ印加端子３５が接続される。第１のＭＯＳ  ＦＥＴ３３のゲートには第１のスイッチ３６を介して第２のＭＯＳ  ＦＥＴ３７のゲートが接続され、第１のＭＯＳ  ＦＥＴ３３のソース及び第２のＭＯＳ  ＦＥＴ３７のソースは接地される。前記正電圧ＶＡ印加端子３５には第３のＭＯＳ  ＦＥＴ３８のソース及び第４のＭＯＳ  ＦＥＴ３９のソースが接続され、第３のＭＯＳ  ＦＥＴ３８のゲートと第４のＭＯＳ  ＦＥＴ３９のゲート間には第２のスイッチ４０が接続される。第３のＭＯＳ  ＦＥＴ３８のドレインは第３のＭＯＳ  ＦＥＴ３８のゲート及び第２のＭＯＳ  ＦＥＴ３７のドレインに接続される。第４のＭＯＳ  ＦＥＴ３９のドレインには出力端子４１及び第５のＭＯＳ  ＦＥＴ４２のドレインが接続され、第５のＭＯＳ  ＦＥＴ４２のゲートにはバイアス電圧印加端子４３が接続され、第５のＭＯＳ  ＦＥＴ４２のソースは接地される。前記第１のＭＯＳ  ＦＥＴ３３及び第２のＭＯＳ  ＦＥＴ３７は前段のカレントミラー回路を構成し、第３のＭＯＳ  ＦＥＴ３８及び第４のＭＯＳ  ＦＥＴ３９は後段のカレントミラー回路を構成する。
【００１２】
すなわち、前段のカレントミラー回路を構成する第１のＭＯＳ  ＦＥＴ３３と第２のＭＯＳ  ＦＥＴ３７の間に第１のスイッチ３６が接続されている。後段のカレントミラー回路を構成する第３のＭＯＳ  ＦＥＴ３８と第４のＭＯＳ  ＦＥＴ３９の間に第２のスイッチ４０が接続されている。前段のカレントミラー回路を構成する第１のＭＯＳ  ＦＥＴ３３のドレインには、定電流回路３４を介してバイアス電流が流され、所定の動作状態が保持されている。第１のスイッチ３６及び第２のスイッチ４０がオン状態であれば、信号源３１から入力信号Ｓｉｎが入力され前後段のカレントミラー回路を経由し、入力信号Ｓｉｎが出力端子４１に伝送される。第１のスイッチ３６及び第２のスイッチ４０は図３に示すように、クロック信号Ｐ１，Ｐ２が印加されてオン／オフ動作を交互に繰り返し、前後段のカレントミラー回路を構成するＭＯＳ  ＦＥＴ３３，３７，３８，３９のゲート電圧をスイッチする周波数に従い、入力側から出力側に送る動作を繰り返す。第１のスイッチ３６がオフ状態では、第２のＭＯＳ  ＦＥＴ３７のゲート電圧は浮遊容量によって前の状態を保持しており、第１のＭＯＳ  ＦＥＴ３３を流れるドレイン電流と第２のＭＯＳ  ＦＥＴ３７を流れるドレイン電流は異なっている。次に第１のスイッチ３６がオンすると、第１のＭＯＳ  ＦＥＴ３３と第２のＭＯＳ  ＦＥＴ３７のゲート電圧が等しくなるため、カレントミラー動作により、第１のＭＯＳ  ＦＥＴ３３と第２のＭＯＳ  ＦＥＴ３７のドレインを流れる電流が等しくなる。
【００１３】
つまり、第１のスイッチ３６をオフしていた時間だけ後段に遅延して信号が伝送される。
【００１４】
後段のカレントミラー回路の第２のスイッチ４０も同様にオン／オフ動作を交互に繰り返すことで、前段のカレントミラー回路よりもさらに遅延した信号を出力させることができる。
【００１５】
このカレントミラー回路を所望の段数連続的に接続させれば、クロック周波数に応じた遅延時間毎のステップで入力信号を遅延伝送させることができる。たとえば、クロック周波数を１０ＭＨｚにすれば、５０ｎｓステップ、２０ＭＨｚにすれば、２５ｎｓステップの遅延回路が構成できる。
【００１６】
図４は本発明の実施形態例に係る遅延タップ選択回路を示す回路図である。正電圧ＶＡ印加端子５１にはスイッチ５２を介してＭＯＳ  ＦＥＴ５３のソースが接続され、ＭＯＳ  ＦＥＴ５３のドレインは遅延出力端子５４及びＭＯＳ  ＦＥＴ５５のドレインに接続される。ＭＯＳ  ＦＥＴ５５のゲートにはバイアス印加端子５６が接続され、ＭＯＳ  ＦＥＴ５５のソースは接地線に接続される。正電圧ＶＡ印加端子５１にはスイッチ５７を介してＭＯＳ  ＦＥＴ５８のソースが接続され、ＭＯＳ  ＦＥＴ５８のドレインは遅延出力端子５４に接続される。正電圧ＶＡ印加端子５１にはスイッチ５９を介してＭＯＳ  ＦＥＴ６０のソースが接続され、ＭＯＳ  ＦＥＴ６０のドレインは遅延出力端子５４に接続される。正電圧ＶＡ印加端子５１にはスイッチ６１を介してＭＯＳ  ＦＥＴ６２のソースが接続され、ＭＯＳ  ＦＥＴ６２のドレインは遅延出力端子５４に接続される。
【００１７】
カレントミラー回路が複数段連続的に接続された遅延回路では、各段のカレントミラー回路にそれぞれ所定の遅延信号を抽出する遅延タップが設けられる。ＭＯＳ  ＦＥＴ５３のゲートには遅延されない信号ＳＤ０が印加される信号印加端子６３が接続され、ＭＯＳ  ＦＥＴ５８のゲートには１段目のカレントミラー回路で遅延された信号ＳＤ１が印加される信号印加端子６４が接続され、ＭＯＳ  ＦＥＴ６０のゲートには１〜２段目のカレントミラー回路で遅延された信号ＳＤ２が印加される信号印加端子６５が接続され、ＭＯＳ  ＦＥＴ６２のゲートには１〜３段目のカレントミラー回路で遅延された信号ＳＤ３が印加される信号印加端子６６が接続される。
【００１８】
すなわち、各段のカレントミラー回路の遅延タップ毎の遅延信号ＳＤ０〜３をそれぞれ各ＭＯＳ  ＦＥＴ５３，５８，６０，６２のゲートに入力し、出力させたい遅延時間のスイッチ、例えば遅延信号ＳＤ１を出力させたい時にはスイッチ５７をオンさせることにより、遅延出力端子５４には遅延信号ＳＤ１が出力できる。
【００１９】
図５は本発明の実施形態例に係る遅延回路のシミュレーションによる遅延波形出力結果を示す特性図である。すなわち、サイン波を入力して遅延させたときのシミュレーション結果の波形出力である。階段状になってサイン波形が遅延して出力されているのが分かる。必要に応じてこの波形をローパスフィルタに通せば、もとのサイン波とすることができる。
【００２０】
この遅延回路を超音波診断装置の受信遅延回路として用いる場合は、超音波振動子毎の超音波受信回路に接続され、必要とされるタップ数の遅延ステップのカレントミラー回路が構成される。
【００２１】
例えば、３０００素子で構成される２次元アレイ振動子に適用する場合には、３０００チャンネルの受信遅延回路が必要となる。個々の受信遅延回路が例えば８タップで構成されている場合、各素子毎に８種類の遅延時間を選択できる。超音波のスキャンはビームの方向に応じて遅延時間を選択することになり、最大遅延の８タップ目をすべてのチャンネルが同時に使うことは無い。タップ１であったり、タップ４であったり、各チャンネルが超音波ビーム毎に選択して使う。よって、タップ１を選択したチャンネルに着目すると、タップ２以降タップ８まで動作させる必要が無い。
【００２２】
特に、２次元アレイプローブのプローブハンドルの中に遅延回路を内蔵する場合には、プローブの発熱に影響するため、可能な限り電力損失を削減する必要がある。
【００２３】
図６は図２の受信遅延回路に電源電流遮断スイッチを追加した受信遅延回路を示す回路図である。図６中、図２と同一部分は同一符号を付してその説明を省略する。正電圧ＶＡ印加端子３５と第３のＭＯＳ  ＦＥＴ３８のソース間にはスイッチ７１が接続され、正電圧ＶＡ印加端子３５と第４のＭＯＳ  ＦＥＴ３９のソース間にはスイッチ７２が接続される。
【００２４】
すなわち、スイッチ７１をオンして、カレントミラー回路を構成する第３のＭＯＳ  ＦＥＴ３８のドレインに接続された遅延タップに抽出された遅延信号を使用する場合には、スイッチ７２をオフすることにより、カレントミラー回路を構成する第４のＭＯＳ  ＦＥＴ３９のドレインには電流が流れないため、消費電力を少なくすることができる。特に、遅延回路に遅延タップが沢山接続されている場合には消費電力低下に有効である。
【００２５】
以上のように、本発明の実施形態例ではカレントミラー回路を使った信号伝送をスイッチング制御することで遅延させ、カレントミラー回路の出力タップを切り替えて遅延時間を切り替え、受信遅延制御を行うことができる。この場合、クロック周波数を変えることで、遅延刻みを変えることができる。設定値以上の遅延時間を持つ遅延信号を抽出するカレントミラー回路段の電流を遮断する機能を持つことで、さらに省電力可能である。
【００２６】
なお、本発明は、上記実施形態例そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態例に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態例に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態例に亘る構成要素を適宜組み合せてもよい。
【００２７】
例えば、カレントミラー回路を２段で示したが、必要に応じて複数段接続することができる。遅延タップ選択回路、電源電流遮断スイッチも同様に複数個接続することができる。
【００２８】
また、すべてのチャンネルが同じタップ数の遅延回路を備えている必要もない。
【００２９】
さらに、クロック周波数を切り替える手段を設けておけば、たとえば使用周波数を切り替えた時に遅延時間のきざみを切り替えて高精度の遅延を与えることができる。
【００３０】
また、全チャンネル同じクロック周波数である必要もない。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態例に係る超音波診断装置を示す構成説明図である。
【図２】本発明の実施形態例に係る受信遅延回路を示す回路図である。
【図３】図１のスイッチを動作するクロック信号のタイミングチャートである。
【図４】本発明の実施形態例に係る遅延タップ選択回路を示す回路図である。
【図５】本発明の実施形態例に係る遅延回路のシミュレーションによる遅延波形出力結果を示す特性図である。
【図６】図２の受信遅延回路に電源電流遮断スイッチを追加した受信遅延回路を示す回路図である。
【図７】従来の受信遅延回路を示す回路図である。
【符号の説明】
【００３２】
３１…信号源、３２…コンデンサ、３３…第１のＭＯＳ  ＦＥＴ、３４…定電流回路、３５…正電圧ＶＡ印加端子、３６…第１のスイッチ、３７…第２のＭＯＳ  ＦＥＴ、３８…第２のＭＯＳ  ＦＥＴ、３９…第４のＭＯＳ  ＦＥＴ、４０…第２のスイッチ、４１…出力端子、４２…第５のＭＯＳ  ＦＥＴ、４３…バイアス電圧印加端子。
【図１】
2005278664.tif 000003
【図２】
2005278664.tif 000004
【図３】
2005278664.tif 000005
【図４】
2005278664.tif 000006
【図５】
2005278664.tif 000007
【図６】
2005278664.tif 000008
【図７】
2005278664.tif 000009