(57)【要約】【課題】  環流動作が可能で、しかも確実に貫通電流を禁止することができるスイッチング回路を提供する。【解決手段】  ローサイド側のＮチャネルＭＯＳトランジスタ２３，２２をオン状態からオフ状態に遷移させる入力信号の印加時を基準に、環流側スイッチング手段であるハイサイド側のＮチャネルＭＯＳトランジスタ２４，２１を、駆動側スイッチング手段であるＮチャネルＭＯＳトランジスタ２３，２２のターンオフ時間ｔｏｆｆを含む時間の経過後に、オン状態となるようにスイッチング駆動する。負荷２５をＰＷＭ制御しながら、貫通電流を確実に禁止することができる。環流電流は、環流側スイッチング手段であるＮチャネルＭＯＳトランジスタ２４，２１に、逆相ＰＷＭ制御で、低損失で流すことができる。【選択図】      図１
2005217774.tif 000002
【特許請求の範囲】
【請求項１】
電源から供給される電流を負荷に供給する経路を断続するスイッチング制御が行われる駆動側スイッチング手段と、負荷からの環流電流を流す経路を断続するスイッチング制御が行われる環流側スイッチング手段とを、電源に対して直列に接続し、駆動側スイッチング手段と環流側スイッチング手段との接続部に負荷が接続されるスイッチング回路であって、
駆動側スイッチング手段のスイッチング制御用の入力信号を監視する監視手段と、
監視手段が監視する駆動側スイッチング手段をオン状態からオフ状態に遷移させる入力信号の印加時を基準に、環流側スイッチング手段を、駆動側スイッチング手段のターンオフ時間を含む時間の経過後に、オン状態となるようにスイッチング駆動するためのディレイ時間を設定するディレイ手段とを含むことを特徴とするスイッチング回路。
【請求項２】
前記監視手段は、前記入力信号を、前記負荷の接地位置の電位を基準とする前記駆動側スイッチング手段への入力電圧として監視することを特徴とする請求項１記載のスイッチング回路。
【請求項３】
前記駆動側スイッチング手段のスイッチング制御用の入力信号は、入力用抵抗を介して印加され、
前記監視手段は、該入力用抵抗を介して印加される入力信号を監視することを特徴とする請求項１または２記載のスイッチング回路。
【請求項４】
前記監視手段は、前記入力信号を、前記入力用抵抗の両端電圧として監視することを特徴とする請求項３記載のスイッチング回路。
【請求項５】
前記監視手段は、前記入力信号の電圧を弁別し、前記駆動用スイッチング手段がオン状態に駆動されているかオフ状態に駆動されているかを表す論理信号を出力する比較器を含むことを特徴とする請求項１〜４のいずれか１つに記載のスイッチング回路。
【請求項６】
前記監視手段は、前記比較器の入力端子に前記入力信号を導く監視用抵抗を含み、
前記ディレイ手段は、該監視用抵抗と該比較器の入力端子の入力容量とで形成される回路であることを特徴とする請求項５記載のスイッチング回路。
【請求項７】
前記比較器の入力端子に接続され、該入力端子に対し、前記監視用抵抗のオープン時には前記出力の論理信号が前記駆動側スイッチング手段がオン状態に駆動されていることを表す側に固定されるように、予め設定される電圧を印加する論理固定用抵抗をさらに含むことを特徴とする請求項６記載のスイッチング回路。
【請求項８】
前記ディレイ手段は、前記監視手段の監視結果を遅延させて、前記ディレイ時間を設定することを特徴とする請求項１〜５のいずれか１つに記載のスイッチング回路。
【請求項９】
前記駆動用スイッチング手段と前記環流用スイッチング手段とのうち、電源のハイサイド側となるスイッチング手段はＰチャネルＭＯＳトランジスタを、電源のローサイド側となるスイッチング手段はＮチャネルＭＯＳトランジスタを、それぞれスイッチング素子として備えることを特徴とする請求項１〜８のいずれか１つに記載のスイッチング回路。
【請求項１０】
前記駆動用スイッチング手段および前記環流用スイッチング手段は、いずれもＮチャネルＭＯＳトランジスタを、スイッチング素子として備えることを特徴とする請求項１〜８のいずれか１つに記載のスイッチング回路。
【請求項１１】
前記駆動用スイッチング手段および前記環流用スイッチング手段の組合せは、複数設けられ、
前記負荷は該複数の接続端子を有し、各接続端子は各組合せの前記環流用スイッチング手段と前記駆動用スイッチング手段との接続部にそれぞれ接続され、
前記監視手段は、各組合せの駆動用スイッチング手段のスイッチング制御用の入力信号をそれぞれ監視することを特徴とする請求項１〜１０のいずれか１つに記載のスイッチング回路。
【請求項１２】
前記ディレイ手段には、前記各組合せの駆動用スイッチング手段のターンオフ時間に応じて、前記ディレイ時間が各駆動用スイッチング手段毎に設定されることを特徴とする請求項１１記載のスイッチング回路。
【請求項１３】
前記監視手段は、前記駆動側スイッチング手段のスイッチング制御用の入力信号を、チャタリング防止用のヒステリシスを付けて監視することを特徴とする請求項１〜１２のいずれか１つに記載のスイッチング回路。
【請求項１４】
前記駆動側スイッチング手段に印加する入力信号を、ＰＷＭ制御を行うように発生する駆動ロジックと、
該駆動ロジックによるＰＷＭ制御でのデューティが０に近くなり、前記環流用スイッチング手段に対するスイッチング制御が逆相ＰＷＭ制御となる領域では、逆相ＰＷＭ制御を禁止する指定が可能な逆相ＰＷＭ禁止手段とをさらに含むことを特徴とする請求項１〜１３のいずれか１つに記載のスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、環流動作が可能なスイッチング回路、特に数Ａ〜数１００Ａの大電流をスイッチング制御して負荷を駆動することが可能なスイッチング回路に関する。
【背景技術】
【０００２】
従来から、図１６に示すようなスイッチング回路が各種アクチュエータなどを電気的に駆動するために用いられている。図１６（ａ）はスイッチング回路としてＨブリッジでの例を示し、図１６（ｂ）はＰＷＭ（Pulse Width Modulation）制御時の動作波形を示す。Ｈブリッジは、４つのＮチャネルＭＯＳトランジスタ１〜４によって形成される。負荷５を、数Ａ〜数１００Ａの大電流で駆動するシステムでは、ＮチャネルＭＯＳトランジスタ１〜４には、ＤＭＯＳ（Double diffusion Metal Oxide Semiconductor）構造のものが好適に使用される。ＤＭＯＳ構造は、ゲートをフラット化し、チャネルを二重拡散によって形成し、高電流、高耐圧化を容易に図ることができる。各ＮチャネルＭＯＳトランジスタ１〜４は、負荷５を駆動する電流の方向に応じて、ＮチャネルＭＯＳトランジスタ１，３の組、またはＮチャネルＭＯＳトランジスタ２，４の組のいずれか一方がオン状態になり、他方はオフ状態になるように、駆動ロジック１０によってゲートへの駆動信号がそれぞれ発生される。駆動信号は、駆動ロジック１０からドライバ１１〜１４およびゲート抵抗１５〜１８を介して、ＮチャネルＭＯＳトランジスタ１〜４のゲートにそれぞれ印加される。大電流駆動用のＭＯＳトランジスタは、一般にゲート容量が大きいので、駆動段の損失低減、ノイズ発生抑制のために、直列にゲート抵抗を挿入することが多い。
【０００３】
図１６（ａ）に示すようなシステムでは、負荷２５に供給する負荷電流をＰＷＭ制御する。負荷２５には一般に誘導成分が含まれたり、負荷２５への導電線自体にも誘導成分が存在するので、負荷電流の一部は誘導成分に電磁エネルギとして蓄えられ、ＰＷＭ制御で負荷電流をオフにすると、負荷２５に蓄えられている電磁エネルギが電源側に戻ろうとする環流が生じる。システムの負荷電流が数Ａ程度の場合、たとえば各ＮチャネルＭＯＳトランジスタ１〜４のドレイン・ソース間に、カソードがドレイン側、アノードがソース側となるように、逆並列にダイオードを接続する。このダイオードは、フリーホイールダイオードと呼ばれ、ＰＷＭ制御の負荷電流とは逆方向となる環流電流を流すことができる。ただし、フリーホイールダイオードは、ＰＮ接合の部分で、約０．７Ｖ程度の順方向電圧を発生し、この順方向電圧と環流電流との積の電力が損失となって発熱する。環流動作で、環流電流が数１０Ａ程度になると、フリーホイールダイオードでの発熱量が問題となるため、たとえばＮチャネルＭＯＳトランジスタ１，３の組がＰＷＭ制御を行って、ＮチャネルＭＯＳトランジスタ２，４の組はオフになっていても、ハイサイド側のＮチャネルＭＯＳトランジスタ４を、下流のローサイド側ＮチャネルＭＯＳトランジスタ３のＰＷＭ制御とは逆相で駆動し、環流動作時の損失を低減する方法が用いられる。オン抵抗が低いＭＯＳトランジスタを用いると、大きな環流電流が流れても、電圧降下は小さくなり、電力損失に伴う発熱を小さくすることができる。
【０００４】
ただし、逆相ＰＷＭ制御時、ローサイド側のＮチャネルＭＯＳトランジスタ３とハイサイド側のＮチャネルＭＯＳトランジスタ４とが同時にオンとなると、電源の＋Ｂと接地のＧＮＤとの間が２つのスイッチング素子であるＮチャネルＭＯＳトランジスタ３，４によって短絡されることになり、電源とＧＮＤとの間に貫通電流が流れる。貫通電流は、スイッチング素子のオン抵抗が小さいほど大きくなり、スイッチング素子であるＮチャネルＭＯＳトランジスタ３，４の破壊、ノイズの発生などの不具合を引き起すため、同時オンを禁止する動作が必要となる。
【０００５】
図１６（ｂ）に示すように、従来技術では、ハイサイド側のＮチャネルＭＯＳトランジスタ４とローサイド側のＮチャネルＭＯＳトランジスタ３との駆動時間に、数μ〜数１０μｓ程度、さらには１００μｓ程度のノンオーバーラップ時間を設け、貫通電流の流れるおそれがある動作を禁止している。ノンオーバーラップ時間の主要部分は、ＭＯＳトランジスタのゲート信号がＭＯＳトランジスタのオフ電圧になった後、実際にＭＯＳトランジスタがオフになるまでの遅れ時間であるターンオフ時間ｔｏｆｆが占める。なお、図１６（ｂ）で、Ａ〜Ｄは、図１６（ａ）のＮチャネルＭＯＳトランジスタ１〜４の動作状態をそれぞれ示す。基本的に、ＮチャネルＭＯＳトランジスタ１，３の組がオンとなり、ＮチャネルＭＯＳトランジスタ２，４の組がオフとなる。Ａ，Ｃとして示すように、ＮチャネルＭＯＳトランジスタ１，３の組では、ハイサイド側のＮチャネルＭＯＳトランジスタ１を時刻ｔ０からオン状態に保ち、ローサイド側のＮチャネルＭＯＳトランジスタ３を時刻ｔ１からｔ２までオン、時刻ｔ２からｔ３までオフ、時刻ｔ３からｔ４までオン、時刻ｔ４からｔ５までオフとなるように、オンとオフとを繰返し、オンとオフとの時間的な比率で負荷電流を制御するＰＷＭ制御が行われる。
【０００６】
ローサイド側のＮチャネルＭＯＳトランジスタ３がオフの間、Ｄに示すように、他の組のハイサイド側のＮチャネルＭＯＳトランジスタ４をオンにして環流動作が行われる。前述の貫通電流を禁止するために、時刻ｔ２でローサイド側のＮチャネルＭＯＳトランジスタ４がオフになってから、ノンオーバーラップ時間ｔｏｆｆ経過後に、ハイサイド側のＮチャネルＭＯＳトランジスタ３がオンになる。時刻ｔ４でも、同様に、ノンオーバーラップ時間が設けられる。なお、ハイサイド側のＮチャネルＭＯＳトランジスタ４は、ローサイド側のＮチャネルＭＯＳトランジスタ３が時刻ｔ３，ｔ５でオフからオンに遷移する前にオンからオフに遷移させて、貫通電流を禁止する。このような貫通電流の禁止は、駆動ロジック１０で各ＮチャネルＭＯＳトランジスタ１〜４を駆動する信号を生成する際に、タイミング調整で実現される。
【０００７】
Ｈブリッジなどのスイッチング回路の貫通電流対策は、種々提案されている（たとえば、特許文献１〜３参照）。特許文献１では、ハイサイド側のＭＯＳトランジスタがオンからオフになる立下がり時間を早くするために、シュミット回路の正帰還を利用している。特許文献２では、電源とＨブリッジとの間に電流制限抵抗を設けて貫通電流を制限している。特許文献３では、Ｈブリッジを構成するパワーＭＯＳトランジスタのゲートに補助のＭＯＳスイッチングトランジスタを接続し、ゲート信号の電位変動を抑制してパワーＭＯＳトランジスタの破壊や誤動作を防止している。
【０００８】
なお、ハイサイド側にＰチャネルＭＯＳトランジスタ、ローサイド側にＮチャネルＭＯＳトランジスタを用い、同一の半導体チップ上に両方の導電形式のＭＯＳトランジスタを形成する半導体集積回路は、ＣＭＯＳ（Complementary MOS ）と呼ばれ、広く用いられている。ＣＭＯＳの出力回路で貫通電流を抑圧するために、各ＭＯＳのゲートへの入力論理を監視し、出力論理の反転時には、一方が遮断状態となってから他方を導通状態となるように制御する構成が提案されている（たとえば、特許文献４、５参照）。
【０００９】
【特許文献１】特開平５−２６８０３８号公報
【特許文献２】特開平９−５００７８号公報
【特許文献３】特許第３３２４５５５号公報
【特許文献４】特開２０００−４９５８６号公報
【特許文献５】特開平６−２３７１５８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図１６（ａ）に示すようなシステムでは、ターンオフ時間ｔｏｆｆを主とするノンオーバーラップ時間を設けて貫通を禁止している。この時間は、ＭＯＳトランジスタの応答速度も考慮しなければならない。特に、各ＮチャネルＭＯＳトランジスタ１〜４をゲート抵抗１５〜１８を介して駆動する場合は、ゲート抵抗１５〜１８と各ＮチャネルＭＯＳトランジスタ１〜４のゲートでの入力容量とで積分回路が形成され、この積分回路による遅延時間分だけ、実際にゲートに印加される制御信号にディレイが生じ、ドライバ１１〜１４の応答速度自体もばらつく。したがって、図１６（ｂ）に示すノンオーバーラップ時間の主要部分であるターンオフ時間ｔｏｆｆは、ゲート抵抗１５〜１８と入力容量とによる遅延と、ドライバ１１〜１４の応答速度のばらつき幅とを考慮して最適化する必要がある。最適化したノンオーバーラップ時間には、マージンをとった値を用意する必要があるため、ＰＷＭ制御の周波数が高くなると、Ｄとして示すハイサイド側のＮチャネルＭＯＳトランジスタ４をオンにする期間を設けることができなくなり、ハイサイド側をオンにして環流時の損失低減を図る手段すら実施することができなくなってしまう。
【００１１】
特許文献１〜５に示されるような貫通電流の対策は、環流電流を流す必要がある場合について考慮されていない。特に特許文献４、５は、ＣＭＯＳプロセスを前提としており、大電流ＭＯＳのスイッチング回路では次のような注意が必要となる。
１．大電流駆動用のＭＯＳトランジスタはゲートの入力容量が大きいため、駆動段の損失低減、ノイズ発生抑制のために、直列にゲート抵抗を挿入して駆動することが多い。このゲート抵抗と、ゲートの入力容量とにより、駆動段の駆動タイミングと、ＭＯＳトランジスタの動作タイミングにずれが発生するため、この遅延分を考慮する必要がある。
２．ＭＯＳトランジスタのターンオフ時間を考慮する必要がある。
【００１２】
本発明の目的は、環流動作が可能で、しかも確実に貫通電流を禁止することができるスイッチング回路を提供することである。
【課題を解決するための手段】
【００１３】
本発明は、電源から供給される電流を負荷に供給する経路を断続するスイッチング制御が行われる駆動側スイッチング手段と、負荷からの環流電流を流す経路を断続するスイッチング制御が行われる環流側スイッチング手段とを、電源に対して直列に接続し、駆動側スイッチング手段と環流側スイッチング手段との接続部に負荷が接続されるスイッチング回路であって、
駆動側スイッチング手段のスイッチング制御用の入力信号を監視する監視手段と、
監視手段が監視する駆動側スイッチング手段をオン状態からオフ状態に遷移させる入力信号の印加時を基準に、環流側スイッチング手段を、駆動側スイッチング手段のターンオフ時間を含む時間の経過後に、オン状態となるようにスイッチング駆動するためのディレイ時間を設定するディレイ手段とを含むことを特徴とするスイッチング回路である。
【００１４】
また本発明で、前記監視手段は、前記入力信号を、前記負荷の接地位置の電位を基準とする前記駆動側スイッチング手段への入力電圧として監視することを特徴とする。
【００１５】
また本発明で、前記駆動側スイッチング手段のスイッチング制御用の入力信号は、入力用抵抗を介して印加され、
前記監視手段は、該入力用抵抗を介して印加される入力信号を監視することを特徴とする。
【００１６】
また本発明で、前記監視手段は、前記入力信号を、前記入力用抵抗の両端電圧として監視することを特徴とする。
【００１７】
また本発明で、前記監視手段は、前記入力信号の電圧を弁別し、前記駆動用スイッチング手段がオン状態に駆動されているかオフ状態に駆動されているかを表す論理信号を出力する比較器を含むことを特徴とする。
【００１８】
また本発明で、前記監視手段は、前記比較器の入力端子に前記入力信号を導く監視用抵抗を含み、
前記ディレイ手段は、該監視用抵抗と該比較器の入力端子の入力容量とで形成される回路であることを特徴とする。
【００１９】
また本発明は、前記比較器の入力端子に接続され、該入力端子に対し、前記監視用抵抗のオープン時には前記出力の論理信号が前記駆動側スイッチング手段がオン状態に駆動されていることを表す側に固定されるように、予め設定される電圧を印加する論理固定用抵抗をさらに含むことを特徴とする。
【００２０】
また本発明で、前記ディレイ手段は、前記監視手段の監視結果を遅延させて、前記ディレイ時間を設定することを特徴とする。
【００２１】
また本発明は、前記駆動用スイッチング手段と前記環流用スイッチング手段とのうち、電源のハイサイド側となるスイッチング手段はＰチャネルＭＯＳトランジスタを、電源のローサイド側となるスイッチング手段はＮチャネルＭＯＳトランジスタを、それぞれスイッチング素子として備えることを特徴とする。
【００２２】
また本発明で、前記駆動用スイッチング手段および前記環流用スイッチング手段は、いずれもＮチャネルＭＯＳトランジスタを、スイッチング素子として備えることを特徴とする。
【００２３】
また本発明で、前記駆動用スイッチング手段および前記環流用スイッチング手段の組合せは、複数設けられ、
前記負荷は該複数の接続端子を有し、各接続端子は各組合せの前記環流用スイッチング手段と前記駆動用スイッチング手段との接続部にそれぞれ接続され、
前記監視手段は、各組合せの駆動用スイッチング手段のスイッチング制御用の入力信号をそれぞれ監視することを特徴とする。
【００２４】
また本発明で、前記ディレイ手段には、前記各組合せの駆動用スイッチング手段のターンオフ時間に応じて、前記ディレイ時間が各駆動用スイッチング手段毎に設定されることを特徴とする。
【００２５】
また本発明で、前記監視手段は、前記駆動側スイッチング手段のスイッチング制御用の入力信号を、チャタリング防止用のヒステリシスを付けて監視することを特徴とする。
【００２６】
また本発明は、前記駆動側スイッチング手段に印加する入力信号を、ＰＷＭ制御を行うように発生する駆動ロジックと、
該駆動ロジックによるＰＷＭ制御でのデューティが０に近くなり、前記環流用スイッチング手段に対するスイッチング制御が逆相ＰＷＭ制御となる領域では、逆相ＰＷＭ制御を禁止する指定が可能な逆相ＰＷＭ禁止手段とをさらに含むことを特徴とする。
【発明の効果】
【００２７】
本発明によれば、駆動側スイッチング手段をオン状態からオフ状態に遷移させる入力信号の印加時を基準に、環流側スイッチング手段を、駆動側スイッチング手段のターンオフ時間を含む時間の経過後に、オン状態となるようにスイッチング駆動するので、貫通電流を確実に禁止することができ、環流電流は環流側スイッチング手段に低損失で流すことができる。
【００２８】
また本発明によれば、監視手段は、入力信号を、負荷の接地位置の電位を基準とする駆動側スイッチング手段への入力電圧として監視するので、大電流の制御に伴って、接地位置で電圧レベルに差がある場合でも、駆動側スイッチング手段をオフにする入力電圧を確実に検出することができる。
【００２９】
また本発明によれば、駆動側スイッチング手段のスイッチング制御用の入力信号は、入力用抵抗を介して印加され、監視手段は、入力用抵抗を介して印加される入力信号を監視するので、入力用抵抗と駆動側スイッチング手段の入力容量とで遅延する入力信号を確実に検出することができる。
【００３０】
また本発明によれば、監視手段は、入力信号を、入力用抵抗の両端電圧として監視するので、入力用抵抗の両端電圧が低下すれば、駆動用スイッチング手段をオンからオフに遷移させる動作が完了したと判断することができる。
【００３１】
また本発明によれば、監視手段は、入力信号の電圧を弁別し、駆動用スイッチング手段がオン状態に駆動されているかオフ状態に駆動されているかを表す論理信号を出力する比較器を含むので、比較器から出力される論理信号で駆動用スイッチング手段の駆動状態を容易に判別することができる。
【００３２】
また本発明によれば、監視手段は、比較器の入力端子に入力信号を導く監視用抵抗を含み、ディレイ手段は、監視用抵抗と比較器の入力端子の入力容量とで形成される回路であるので、比較器からの論理出力にはディレイ時間が含まれ、論理出力を直接利用して環流側スイッチング手段の制御を行っても、貫通電流を確実に禁止することができる。
【００３３】
また本発明によれば、比較器の入力端子に接続される論理固定用抵抗によって、監視用抵抗のオープン時には出力の論理信号が駆動側スイッチング手段がオン状態に駆動されていることを表す側に固定されるように、予め設定される電圧を入力端子に印加する。外付け部品である監視用抵抗のオープン故障等により、監視手段への入力信号が不定となる場合には、駆動側スイッチング手段への入力信号がオフ状態を表す側に駆動されると判断しなくなるので、環流側スイッチング手段をオンに駆動しないようになり、駆動側スイッチング手段と環流側スイッチング手段との両方がオンになる貫通動作を避けることができる。
【００３４】
また本発明によれば、ディレイ手段は、監視手段の監視結果を遅延させてディレイ時間を設定するので、監視手段が監視結果を論理信号で出力すれば、デジタルプロセスで遅延を容易に実現することができ、システム動作中のディレイ時間の可変も可能となる。
【００３５】
また本発明によれば、駆動用スイッチング手段と環流用スイッチング手段とのうち、電源のハイサイド側となるスイッチング手段はＰチャネルＭＯＳトランジスタを、電源のローサイド側となるスイッチング手段はＮチャネルＭＯＳトランジスタを、それぞれスイッチング素子として備える。入力信号をハイレベルにすればハイサイド側のＰチャネルＭＯＳトランジスタはオフになり、ローサイド側のＮチャネルＭＯＳトランジスタはオンになり、入力信号をローレベルにすればハイサイド側のＰチャネルＭＯＳトランジスタはオンになり、ローサイド側のＮチャネルＭＯＳトランジスタはオフになるので、ハイサイド側とローサイド側とを対称的にスイッチング駆動することができる。
【００３６】
また本発明によれば、駆動用スイッチング手段および環流用スイッチング手段は、いずれもＮチャネルＭＯＳトランジスタを、スイッチング素子として備える。大電流を駆動可能なＰチャネルＭＯＳトランジスタは、製造が困難で高価であるけれども、その使用を避けて、大電流で負荷を駆動することができる。
【００３７】
また本発明によれば、駆動用スイッチング手段および環流用スイッチング手段の組合せは、複数設けられ、負荷はその複数の接続端子を有し、各接続端子は各組合せの環流用スイッチング手段と駆動用スイッチング手段との接続部にそれぞれ接続されるので、Ｈブリッジなどの２相や３相モータなどのような多相の駆動回路を容易に実現することができる。監視手段は、各組合せの駆動用スイッチング手段のスイッチング制御用の入力信号をそれぞれ監視するので、多相の各相で確実に貫通電流を禁止することができる。
【００３８】
また本発明によれば、ディレイ手段には、各組合せの駆動用スイッチング手段のターンオフ時間に応じて、ディレイ時間が各駆動用スイッチング手段毎に設定されるので、各駆動用スイッチング手段の動作遅れに応じて、最適な貫通対策を行うことができる。
【００３９】
また本発明によれば、監視手段は、駆動側スイッチング手段のスイッチング制御用の入力信号を、チャタリング防止用のヒステリシスを付けて監視するので、駆動用スイッチング手段のオンやオフのタイミングで発生するノイズによって誤認識することなく、貫通対策を行うことができる。
【００４０】
また本発明によれば、駆動側スイッチング手段に印加する入力信号を、ＰＷＭ制御を行うように発生する駆動ロジックと、駆動ロジックによるＰＷＭ制御でのデューティが０に近くなり、環流用スイッチング手段に対するスイッチング制御が逆相ＰＷＭ制御となる領域では、逆相ＰＷＭ制御を禁止する指定が可能な逆相ＰＷＭ禁止手段とをさらに含む。本発明では、従来のようにマージンを大きくとる必要がないので、ノンオーバーラップ時間としてのターンオフ時間の誤差を小さくすることができるけれども、０にすることはできない。ＰＷＭ制御のデューティが小さくなって０に近くなるときには、環流電流を流すための逆相ＰＷＭ制御を禁止し、それによってターンオフ時間の発生を０にすることができる。すなわち、逆相ＰＷＭ制御を禁止するだけで、ターンオフ時間を０とすることができる。
【発明を実施するための最良の形態】
【００４１】
図１は、（ａ）で本発明の実施の第１形態としてのスイッチング回路２０の概略的な電気的構成を示し、（ｂ）でスイッチング回路２０の基本的な動作波形を示す。以下図１から図１１に示す実施の各形態では、先行して説明する部分や要素に対応する部分や要素には同一の参照符を付して示し、重複する説明を省略する。
【００４２】
図１（ａ）に示すように、スイッチング回路２０は、スイッチング素子であるＮチャネルＭＯＳトランジスタ２１〜２４でＨブリッジを形成し、電源から供給される電流を負荷に供給する経路を断続するスイッチング制御を行う。このＨブリッジでは、直列に接続されるＮチャネルＭＯＳトランジスタ２１とＮチャネルＭＯＳトランジスタ２２との接続部と、直列に接続されるＮチャネルＭＯＳトランジスタ２３とＮチャネルＭＯＳトランジスタ２４との接続部との間に負荷２５が接続される。各ＮチャネルＭＯＳトランジスタ２１〜２４のゲートには、駆動ロジック３０で生成される駆動信号がドライバ３１〜３４を介してそれぞれ印加される。
【００４３】
Ｈブリッジを構成するＮチャネルＭＯＳトランジスタ２１とＮチャネルＭＯＳトランジスタ２３とがオンになり、ＮチャネルＭＯＳトランジスタ２２とＮチャネルＭＯＳトランジスタ２４とがオフになるように駆動されると、電源＋Ｂからの負荷電流は、ＮチャネルＭＯＳトランジスタ２１のドレイン・ソース間を流れ、負荷を図の右から左の方向に流れ、ＮチャネルＭＯＳトランジスタ２３のドレイン・ソース間を流れて接地ＧＮＤに到る。Ｈブリッジを構成するＮチャネルＭＯＳトランジスタ２４とＮチャネルＭＯＳトランジスタ２２とがオンになり、ＮチャネルＭＯＳトランジスタ２１とＮチャネルＭＯＳトランジスタ２３とがオフになるように駆動されると、電源＋Ｂからの負荷電流は、ＮチャネルＭＯＳトランジスタ２４のドレイン・ソース間を流れ、負荷を図の左から右の方向に流れ、ＮチャネルＭＯＳトランジスタ２２のドレイン・ソース間を流れて接地ＧＮＤに到る。このように、Ｈブリッジでは、オンにするスイッチング素子の組合せで、負荷２５に流す電流の方向を切換えることができる。
【００４４】
負荷２５に流す電流は、ＰＷＭ方式で制御される。ＰＷＭ制御の動作は、負荷２５に流す電流の方向に応じてオンになるＮチャネルＭＯＳトランジスタ２１，２３の組、またはＮチャネルＭＯＳトランジスタ２４，２２の組のうち、それぞれローサイド側のＮチャネルＭＯＳトランジスタ２３，２２によって行われる。ＰＷＭ制御動作を行うＮチャネルＭＯＳトランジスタ２３，２２に対して、直接電源の＋Ｂ側との間に接続されるハイサイド側のＮチャネルＭＯＳトランジスタ２４，２１は、ＰＷＭ制御で負荷２５への電流の供給が遮断されるときに発生する環流電流を流すために、ローサイド側のＮチャネルＭＯＳトランジスタ２３，２２とそれぞれ逆相でＰＷＭ制御される。このように、オフになっているハイサイド側のスイッチング素子を利用して環流動作を行う点は、図１６と同様である。ただし、スイッチング回路２０では、ＰＷＭ動作を行うＮチャネルＭＯＳトランジスタ２３，２２がオフになってから逆相ＰＷＭ動作を行うＮチャネルＭＯＳトランジスタ２４，２１がオンになるまでのノンオーバーラップ時間を最短にして、確実に貫通対策ができて、しかも環流電流を低損失で流し得るようにしている。
【００４５】
ノンオーバーラップ時間を最短にするためには、各ＮチャネルＭＯＳトランジスタ２１〜２４のゲート電圧を、基準電圧源４０の電圧を基準に、比較器４１〜４４でそれぞれ監視している。各比較器４１〜４４の反転入力側には基準電圧源４０からの基準となる電圧、たとえば接地ＧＮＤの電位を基準として電源＋Ｂの電圧の中間の電圧が共通に印加される。各比較器４１〜４４の非反転入力側には、監視用抵抗４５〜４８を介して、ＮチャネルＭＯＳトランジスタ２１〜２４のゲート電圧がそれぞれ入力される。各比較器４１〜４４は、反転入力側の基準電圧源４０の電圧よりも非反転入力側に入力されるＮチャネルＭＯＳトランジスタ２１〜２４のゲート電圧が高くなればハイレベルとなり、反転入力側の基準電圧源４０の電圧よりも非反転入力側に入力されるＮチャネルＭＯＳトランジスタ２１〜２４のゲート電圧が低くなればローレベルとなる論理信号をそれぞれ出力し、駆動ロジック３０に入力させる。駆動ロジック３０では、各比較器４１〜４４から出力される論理信号に基づき、各ＮチャネルＭＯＳトランジスタ２１〜２４をスイッチング制御するための駆動信号を生成する。
【００４６】
図１（ｂ）は、図１（ａ）のＨブリッジを構成するＮチャネルＭＯＳトランジスタ２１〜２４のスイッチング制御動作を、ゲートへの駆動信号の論理レベルとしてＡ〜Ｄでそれぞれ示す。ＮチャネルＭＯＳトランジスタ２１，２３の組がオンになってローサイド側のＮチャネルＭＯＳトランジスタ２３でＰＷＭ制御を行い、環流電流に対してはオフになっているＮチャネルＭＯＳトランジスタ２４，２２のうちのハイサイド側のＮチャネルＭＯＳトランジスタ２４を使用して逆相ＰＷＭ制御を行う状態について示す。負荷２５に流す電流の方向が逆になるときには、ＮチャネルＭＯＳトランジスタ２４，２２の組がオンになってローサイド側のＮチャネルＭＯＳトランジスタ２２でＰＷＭ制御を行い、環流電流に対してはオフになっているＮチャネルＭＯＳトランジスタ２１，２３のうちのハイサイド側のＮチャネルＭＯＳトランジスタ２１を使用して逆相ＰＷＭ制御を行うことはもちろんである。
【００４７】
Ａに示すように、時刻ｔ１０でハイサイド側のＮチャネルＭＯＳトランジスタ２１がオンになると、以下、負荷２５に流す電流を遮断するまで、オンの状態を続ける。Ｂに示すように、ＮチャネルＭＯＳトランジスタ２１と接地との間のローサイド側に直接接続されるＮチャネルＭＯＳトランジスタ２２はオフ状態を続ける。Ｃに示すように、ＮチャネルＭＯＳトランジスタ２１と同一の組でローサイド側となるＮチャネルＭＯＳトランジスタ２３は、時刻ｔ１１から時刻ｔ１２まではオン、時刻ｔ１２から時刻ｔ１３まではオフ、時刻ｔ１３から時刻ｔ１４まではオン、時刻ｔ１４から時刻ｔ１５まではオフと、オンとオフとを交互に繰返す。オンの時間とオフの時間との和に対してオンの時間の割合は、デューティと呼ばれる。Ｄで示すように、ＰＷＭ制御を行うローサイド側のＮチャネルＭＯＳトランジスタ２３と電源＋Ｂとの間に直接接続されるハイサイド側のＮチャネルＭＯＳトランジスタ２４は、ローサイド側のＮチャネルＭＯＳトランジスタ２３のＰＷＭ動作でのオフの期間にオンになって環流電流を流す。Ｃで示す時刻ｔ１２にローサイド側がオンからオフに遷移すると、Ｄに示すターンオフ時間ｔｏｆｆの経過後にハイサイド側のＮチャネルＭＯＳトランジスタ２４がオンになるように制御する。
【００４８】
このターンオフ時間ｔｏｆｆは、Ｃで示すローサイド側のＮチャネルＭＯＳトランジスタ２３のゲート電圧がオフになるスレッショルド電圧よりも低くなってから実際にＮチャネルＭＯＳトランジスタ２３がオフになるまでの遅れ時間である。大電流用のＮチャネルＭＯＳトランジスタ２３では、ターンオフ時間ｔｏｆｆは数μｓ程度である。ＮチャネルＭＯＳトランジスタ２３では、ＮチャネルＭＯＳトランジスタ２３のゲート電圧を監視し、ゲート電圧がオンになるスレッショルド電圧よりも高くなってから実際にＮチャネルＭＯＳトランジスタ２３がオンになるまでの遅れ時間はターンオン時間であり、一般にターンオフ時間ｔｏｆｆよりも短い。ハイサイド側のＮチャネルＭＯＳトランジスタ２４でもターンオン時間は短い。したがって、ローサイド側のＮチャネルＭＯＳトランジスタ２３のゲート電圧を監視し、ゲート電圧がオフに相当する電圧レベルになる時刻ｔ１２からＮチャネルＭＯＳトランジスタのターンオフ時間ｔｏｆｆ経過後の時刻にハイサイド側のＮチャネルＭＯＳトランジスタ２４がオンになるように駆動すれば、最短のターンオフ時間ｔｏｆｆが選択され、しかもノンオーバーラップ時間は確保されて貫通対策も可能となる。
【００４９】
ターンオフ時間ｔｏｆｆは、比較器４１〜４４の非反転入力側にシリーズに挿入される監視用抵抗４５〜４８と比較器４１〜４４の入力容量とで形成される積分回路によるディレイ時間に基づいて設定することができる。時刻ｔ１２でＮチャネルＭＯＳトランジスタ２３のゲート電圧がオフに相当する電圧レベルになると、ディレイ時間分だけ遅れて、比較器４３から出力される論理信号が反転する。比較器４１〜４４、駆動ロジック３０およびドライバ３１〜３４の動作による遅延時間がＮチャネルＭＯＳトランジスタ２１〜２４のターンオフ時間よりも充分に短ければ、時刻ｔ１２からターンオフ時間ｔｏｆｆ経過後に、ＮチャネルＭＯＳトランジスタ２４をオン状態に遷移させることができる。なお、ターンオフ時間ｔｏｆｆ以外の遅延時間がターンオフ時間ｔｏｆｆに比較して無視することができない程度に大きいときは、ディレイ時間を短くし、全体として、時刻ｔ１２からターンオフ時間ｔｏｆｆ経過後にＮチャネルＭＯＳトランジスタ２４をオンさせることができる。また、時刻ｔ１２＋ｔｏｆｆの逆相ＰＷＭ制御でオンになるＮチャネルＭＯＳトランジスタ２４は、ＰＷＭ制御でＮチャネルＭＯＳトランジスタ２３を次にオンにする時刻ｔ１２よりも、少なくともＮチャネルＭＯＳトランジスタ２４のターンオフ時間は先行してオフに制御する。
【００５０】
すなわち、スイッチング回路２０は、電源から供給される電流を負荷２５に供給する経路を断続するスイッチング制御が行われる駆動側スイッチング手段としてのＮチャネルＭＯＳトランジスタ２３，２２と、負荷２５からの環流電流を流す経路を断続するスイッチング制御が行われる環流側スイッチング手段としてのＮチャネルＭＯＳトランジスタ２４，２１とを、電源＋Ｂと接地ＧＮＤとに対して直列に接続して形成される。駆動側スイッチング手段であるローサイド側のＮチャネルＭＯＳトランジスタ２３，２２と環流側スイッチング手段であるハイサイド側のＮチャネルＭＯＳトランジスタ２４，２１との接続部には、負荷２５が接続される。スイッチング回路２０は、監視手段である比較器４３，４２と、ディレイ手段である監視用抵抗４７，４６とを含む。監視手段である比較器４７，４６は、駆動側スイッチング手段であるＮチャネルＭＯＳトランジスタ２３，２２のゲートでスイッチング制御用の入力信号を監視する。ディレイ手段である監視用抵抗４７，４６は、監視手段である比較器４３，４２が監視する駆動側スイッチング手段であるＮチャネルＭＯＳトランジスタ２３，２２をオン状態からオフ状態に遷移させる入力信号の印加時を基準に、環流側スイッチング手段であるＮチャネルＭＯＳトランジスタ２４，２１を、駆動側スイッチング手段であるＮチャネルＭＯＳトランジスタ２３，２２のターンオフ時間ｔｏｆｆを含む時間の経過後に、オン状態となるようにスイッチング駆動するためのディレイ時間を設定する。
【００５１】
環流側スイッチング手段であるＮチャネルＭＯＳトランジスタ２４，２１は、駆動側スイッチング手段であるＮチャネルＭＯＳトランジスタ２３，２２のターンオフ時間ｔｏｆｆを含む時間の経過後に、オン状態となるようにスイッチング駆動されるので、駆動側スイッチング手段であるローサイド側のＮチャネルＭＯＳトランジスタ２３，２２がオンの状態のまま環流側スイッチング手段であるハイサイド側のＮチャネルＭＯＳトランジスタ２４，２１がオンになることはなく、貫通電流を確実に禁止することができる。駆動側スイッチング手段であるＮチャネルＭＯＳトランジスタ２３，２２がターンオフ時間ｔｏｆｆを経過してオフになると、環流側スイッチング手段であるＮチャネルＭＯＳトランジスタ２４，２１がオンになるので、環流電流を低損失で流すことができる。
【００５２】
このように、駆動側スイッチング手段であるローサイド側のＮチャネルＭＯＳトランジスタ２３，２２をオン状態からオフ状態に遷移させる入力信号の印加時を基準に、環流側スイッチング手段であるハイサイド側のＮチャネルＭＯＳトランジスタ２４，２１を、駆動側スイッチング手段であるＮチャネルＭＯＳトランジスタ２３，２２のターンオフ時間ｔｏｆｆを含む時間の経過後に、オン状態となるようにスイッチング駆動するので、貫通電流を確実に禁止することができ、環流電流は環流側スイッチング手段であるＮチャネルＭＯＳトランジスタ２４，２１に低損失で流すことができる。
【００５３】
監視手段は、入力信号の電圧を弁別し、駆動用スイッチング手段であるＮチャネルＭＯＳトランジスタ２３，２２がオン状態に駆動されているかオフ状態に駆動されているかを表す論理信号を出力する比較器４３，４２を含むので、比較器４３，４２から出力される論理信号で駆動用スイッチング手段であるＮチャネルＭＯＳトランジスタ２３，２２の駆動状態を容易に判別することができる。また、比較器４３，４２の非反転側の入力端子に入力信号を導く監視用抵抗４７，４６を含み、ディレイ手段は、監視用抵抗４７，４６と比較器４３，４２の入力端子の入力容量とで形成される回路であるので、比較器４３，４２からの論理出力にはディレイ時間が含まれ、論理出力を直接利用して環流側スイッチング手段であるＮチャネルＭＯＳトランジスタ２４，２１の制御を行っても、貫通電流を確実に禁止することができる。
【００５４】
なお、スイッチング回路２０では、駆動用スイッチング手段および環流用スイッチング手段は、いずれもＮチャネルＭＯＳトランジスタ２３，２４を、スイッチング素子として備える。Ｎチャネルでは電子がキャリアとなり、Ｐチャネルでは電子に比べて重い正孔がキャリアとなるなどの理由で、大電流を駆動可能なＰチャネルＭＯＳトランジスタは、ＮチャネルＭＯＳトランジスタに比較して、製造が困難で高価である。スイッチング回路２０では、ＰチャネルＭＯＳトランジスタの使用を避けて、ＮチャネルＭＯＳトランジスタ２１〜２４のみを用いて、大電流で負荷２５を駆動することができる。
【００５５】
図２は、図１に示すスイッチング回路２０の応用例として、自動車の電動式パワーステアリング装置へ適用する構成を示す。実施の他の形態のスイッチング回路も、同様に適用することができる。各スイッチング回路は、このような電動式パワーステアリング装置に限らず、大電流のスイッチング制御で、環流電流が発生するような負荷を駆動する場合に、好適に利用することができる。
【００５６】
電動式パワーステアリング装置は、自動車のエンジンが停止していてもパワーステアリング動作を行わせることができる。図１（ａ）の駆動ロジック３０、ドライバ３１〜３４、基準電圧源４０、比較器４１〜４４および監視用抵抗４５〜４８を、駆動回路４９として示す。パワーステアリングの動作は、マイコン５０によって制御される。図１の負荷２５としては、モータ５１が用いられる。モータ５１は、自動車の運転者などによるステアリングホイール５２への角変位操作に対応してステアリング軸５３を角変位させるトルクを発生する。ステアリングホイール５２の操作に基づくステアリング軸５３の角変位は角度センサ５４によって検出され、マイコン５０に入力される。電源＋ＢとＮチャネルＭＯＳトランジスタ２１〜２４によるＨブリッジとの間には、抵抗５５が設けられる。抵抗５５には、電源＋ＢからＨブリッジを介してモータ５１に供給する負荷電流が流れる。この負荷電流による抵抗５５での電圧降下分の電圧は、差動増幅器５６によって検出され、アナログデジタル変換器であるＡＤＣ（Analog Digital Converter）５７でデジタル信号に変換されて、マイコン５０に入力される。マイコン５０は、負荷電流に基づいてＰＷＭ制御のデューティを設定し、駆動ロジック３０にデューティを指示する。
【００５７】
自動車などでは、車体を接地に使用する。モータ５１に大電流が流れる場合は、車体が電流の帰路となると、車体の電気抵抗分による電圧降下で、接地電位が場所によって変化してしまう。このように、ＧＮＤ間にレベル差が発生しやすいような場合は、監視手段である比較器４１〜４４は、入力信号を、負荷２５の接地位置、たとえば図２に示すＧの位置などの電位を基準とする基準電圧源４０の電圧に基づいて監視する。駆動側スイッチング手段への入力電圧として監視するので、大電流の制御に伴って、接地位置で電圧レベルに差がある場合でも、駆動側スイッチング手段をオフにする入力電圧を確実に検出することができる。
【００５８】
なお、駆動回路４９、マイコン５０、差動増幅器５６およびＡＤＣ５７などは、同一または複数の半導体チップ上に集積回路として形成することができる。スイッチング素子であるＮチャネルＭＯＳトランジスタ２１〜２４および抵抗５５は、一般に個別の素子を使用する。ただし、複数の素子を予めモジュールとして組合せているものを使用する場合もある。
【００５９】
図３は、本発明の実施の第２形態としてのスイッチング回路６０の概略的な電気的構成を示す。スイッチング出力は、電源＋Ｂと接地ＧＮＤとの間に直列に接続されるハイサイド側のＰチャネルＭＯＳトランジスタ６１とローサイド側のＮチャネルＭＯＳトランジスタ２３との直列回路で、ハイサイド側とローサイド側との接続部分から負荷２５の一端に与えられる。負荷２５の他端は電源＋Ｂに接続される。ハイサイド側のＰチャネルＭＯＳトランジスタは、ソースが電源＋Ｂ側に接続され、ドレインがローサイド側のＮチャネルＭＯＳトランジスタ２３のドレインに接続される。すなわち、ＰチャネルＭＯＳトランジスタ６１とＮチャネルＭＯＳトランジスタ２３のドレインとは共通接続される。共通接続されるドレインには、負荷２５の一端側も接続される。ハイサイド側のＰチャネルＭＯＳトランジスタ６１がオフになって、ローサイド側のＮチャネルＭＯＳトランジスタ２３がオンになれば、電源＋Ｂから負荷電流が負荷２５の他端側に供給され、負荷２５の一端側からＮチャネルＭＯＳトランジスタ２３のドレイン・ソース間を通って、接地ＧＮＤに到る経路を流れる。
【００６０】
ＰチャネルＭＯＳトランジスタ６１およびＮチャネルＭＯＳトランジスタ２３のゲートへの駆動信号は、駆動ロジック６２によって生成され、ドライバ３３，６３をそれぞれ介して印加される。この駆動信号は、比較器４３，４４によって監視される。ターンオフ時間などに対応するディレイ時間を設定する機能を、比較器４３，４２の入力側に設けるので、比較器４３，４４の入力容量を有効に利用し、部品点数などの削減を図ることができる。
【００６１】
図３に示すスイッチング素子の接続形態は、負荷２５の他端側にも、ハイサイド側にＰチャネルＭＯＳトランジスタ、ローサイド側にＮチャネルＭＯＳトランジスタを設け、Ｈブリッジを構成し、ハイサイド側がオンでローサイド側がオフの状態と単純化して示す。負荷２５に逆方向に電流を流す場合は、ＰチャネルＭＯＳトランジスタ６１をオンにし、ＮチャネルＭＯＳトランジスタ２３をオフにして、負荷２５の他端側のハイサイド側を環流動作用、ローサイド側をＰＷＭ動作用とすればよい。負荷２５に一方向のみ電流を流す場合は、図３に示すように、スイッチング素子を直列の１組のみしか用いなくてもよい。
【００６２】
図４は、図３に示すスイッチング回路６０の各部の動作波形を示す。ＰＷＭ制御は、駆動用スイッチング手段であるローサイド側のＮチャネルＭＯＳトランジスタ２３のゲートへのＬｏサイド駆動信号による指示波形が基準となる。すなわち、時刻ｔ１１でＯＦＦに対応するローレベルからＯＮに対応するハイレベルまでＬｏサイド駆動信号が遷移すると、ＮチャネルＭＯＳトランジスタ２３のゲート電圧であるＬｏサイドＭＯＳゲート電圧は、ＮチャネルＭＯＳトランジスタ２３のゲートの入力容量を充電しながら上昇する。ＮチャネルＭＯＳトランジスタ２３が大電流制御用であれば、チャネルの幅も広く、ゲート電極の面積も大きくなり、入力容量も大きくなる。この大きな入力容量を充電するので、ＬｏサイドＭＯＳゲート電圧の上昇は、ドライバ３３の出力インピーダンスとＮチャネルＭＯＳトランジスタ２３のゲートの入力容量とで形成する積分回路による遅延を受ける。時刻ｔ１２でＬｏサイド駆動信号がハイレベルからローレベルに遷移する場合も、ＬｏサイドＭＯＳゲート電圧の下降は、入力容量に基づく遅延を受ける。ＮチャネルＭＯＳトランジスタ２３による負荷２５の駆動の出力波形は、Ｌｏサイド制御信号として示すように、ＬｏサイドＭＯＳゲート電圧がスレッショルド電圧レベルよりも高くなるとオン状態となり、ＬｏサイドＭＯＳゲート電圧がスレッショルド電圧レベルよりも低くなるとオフ状態となる。
【００６３】
ハイサイド側のＰチャネルＭＯＳトランジスタ６１に対する環流時の逆相ＰＷＭ制御は、ＰチャネルＭＯＳトランジスタ６１のゲートへのＨｉサイド駆動信号の指示波形が基準となる。すなわち、時刻ｔ１１に先行してＯＮに対応するローレベルからＯＦＦに対応するハイレベルまでＨｉサイド駆動信号が遷移すると、ＰチャネルＭＯＳトランジスタ６１のゲート電圧であるＨｉサイドＭＯＳゲート電圧は、ＰチャネルＭＯＳトランジスタ６１のゲートの入力容量を充電しながら上昇する。ＰチャネルＭＯＳトランジスタ６１も大電流制御用であれば、チャネルの幅も広く、ゲート電極の面積も大きくなり、入力容量も大きくなる。この大きな入力容量を充電するので、ＨｉサイドＭＯＳゲート電圧の上昇は、ドライバ６３の出力インピーダンスとＰチャネルＭＯＳトランジスタ６１のゲートの入力容量とで形成する積分回路による遅延を受ける。時刻ｔ１２でＬｏサイド駆動信号がハイレベルからローレベルに遷移する場合は、遅れてＨｉサイド駆動信号がハイレベルからローレベルに遷移する。ＨｉサイドＭＯＳゲート電圧の下降も、入力容量に基づく遅延を受ける。ＰチャネルＭＯＳトランジスタ６３による負荷２５からの環流電流を流すための出力波形は、Ｈｉサイド制御信号として示すように、ＨｉサイドＭＯＳゲート電圧がスレッショルド電圧レベルよりも高くなるとオフ状態となり、ＨｉサイドＭＯＳゲート電圧がスレッショルド電圧レベルよりも低くなるとオン状態なる。
【００６４】
すなわち、スイッチング回路６０では、駆動用スイッチング手段と環流用スイッチング手段とのうち、電源のハイサイド＋Ｂ側となるスイッチング手段はＰチャネルＭＯＳトランジスタ６１を、電源のローサイドＧＮＤ側となるスイッチング手段はＮチャネルＭＯＳトランジスタ２３を、それぞれスイッチング素子として備える。入力信号をハイレベルにすればハイサイド側のＰチャネルＭＯＳトランジスタ６１はオフになり、ローサイド側のＮチャネルＭＯＳトランジスタ２３はオンになり、入力信号をローレベルにすればハイサイド側のＰチャネルＭＯＳトランジスタはオンになり、ローサイド側のＮチャネルＭＯＳトランジスタはオフになるので、ハイサイド側とローサイド側とを対称的にスイッチング駆動することができる。
【００６５】
時刻ｔ１１でローサイド側のＮチャネルＭＯＳトランジスタ２３をオフからオンに遷移させる時、駆動ロジック６２は、比較器４４から出力される論理信号でハイサイド側のＰチャネルＭＯＳトランジスタ６１のＨｉサイドＭＯＳゲート電圧の変化を監視し、監視用抵抗４８によるディレイ時間を見込んで、Ｈｉサイド制御信号がオンからオフへ遷移するタイミングでＮチャネルＭＯＳトランジスタ２３のゲートに与えるＬｏサイド駆動信号がローレベルからハイレベルに遷移するように、Ｌｏサイド駆動信号を発生する。ＮチャネルＭＯＳトランジスタ２３のゲートには、ＬｏサイドＭＯＳゲート電圧として示すように、矩形のＬｏサイド駆動信号を積分した波形で入力信号が印加される。ＮチャネルＭＯＳトランジスタ２３は、ＬｏサイドＭＯＳゲート電圧がスレッショルドレベルよりも高くなるとオフからオンに遷移するので、実際にＬｏサイド制御信号がオフからオンに遷移するのは、時間ｔｄだけ遅れる。この時間ｔｄはノンオーバーラップ時間となり、ＰチャネルＭＯＳトランジスタ６１とＮチャネルＭＯＳトランジスタ２３との同時オンによる貫通動作は禁止される。
【００６６】
時刻ｔ１２でローサイド側のＮチャネルＭＯＳトランジスタ２３をオンからオフに遷移させる時、駆動ロジック６２は、比較器４３から出力される論理信号でローサイド側のＮチャネルＭＯＳトランジスタ２３のＬｏサイドＭＯＳゲート電圧の変化を監視し、監視用抵抗４７によるディレイ時間を見込んで、Ｌｏサイド制御信号がオンからオフへ遷移するタイミングでＰチャネルＭＯＳトランジスタ６１のゲートに与えるＨｉサイド駆動信号がハイレベルからローレベルに遷移するように、Ｈｉサイド駆動信号を発生する。ＰチャネルＭＯＳトランジスタ６１のゲートには、ＨｉサイドＭＯＳゲート電圧として示すように、矩形のＨｉサイド駆動信号を積分した波形で入力信号が印加される。ＰチャネルＭＯＳトランジスタ６１は、ＨｉサイドＭＯＳゲート電圧がスレッショルドレベルよりも低くなるとオフからオンに遷移するので、実際にＨｉサイド制御信号がオフからオンに遷移するのは、時間ｔｄだけ遅れる。この時間ｔｄはノンオーバーラップ時間となり、ＰチャネルＭＯＳトランジスタ６１とＮチャネルＭＯＳトランジスタ２３との同時オンによる貫通動作は禁止される。
【００６７】
なお、環流電流は、ハイサイド側のＰチャネルＭＯＳトランジスタ６１がオフからオンに遷移する時点で多く流れるので、時刻ｔ１２側での切換えのタイミングが重要である。時刻ｔ１１側は、ハイサイド側のゲート電圧を監視しないで、充分な時間的マージンをとって切換えることもできる。このような切換えのタイミングについての考え方は、図１のスイッチング回路２０についても同様である。
【００６８】
図５は、本発明の実施の第３形態としてのスイッチング回路７０の概略的な電気的構成を示す。スイッチング回路７０では、ＰチャネルＭＯＳトランジスタ６１およびＮチャネルＭＯＳトランジスタ２３とドライバ６３およびドライバ３３との間に、ゲート抵抗７１，７２をそれぞれシリーズに挿入している。従来技術に関しても説明しているように、大電流駆動用のＭＯＳトランジスタはゲートの入力容量が大きいため、ドライバの損失低減やノイズ発生抑制のために、シリーズにゲート抵抗が挿入される。ゲート抵抗とゲートの入力容量とにより、ＭＯＳトランジスタの動作タイミングにずれが発生するため、この遅延分を考慮する必要がある。比較器４４，４３によるゲート電圧の監視は、ゲート抵抗７１，７２のゲート側で行う。ノイズ低減のために挿入するゲート抵抗７１，７２とＭＯＳトランジスタのゲート入力容量とによる遅延で遅れるＭＯＳトランジスタのオン／オフタイミングを考慮して、貫通防止対策を行うことができる。
【００６９】
すなわち、駆動側スイッチング手段であるＮチャネルＭＯＳトランジスタ２３のスイッチング制御用の入力信号は、入力用抵抗であるゲート抵抗７２を介して印加され、監視手段である比較器４３は、ゲート抵抗７２を介して印加される入力信号を監視するので、ゲート抵抗７２と駆動側スイッチング手段の入力容量とで遅延する入力信号を確実に検出することができる。なお、ゲート抵抗７１，７２は、図１のスイッチング回路２０に設けることもできる。
【００７０】
図６は、本発明の実施の第４形態としてのスイッチング回路８０の概略的な電気的構成を示す。スイッチング回路８０では、ドライバ３３，６３、比較器４３，４４および駆動ロジック６２は、同一の半導体チップ上などに集積される。スイッチング素子であるＰチャネルＭＯＳトランジスタ６１およびＮチャネルＭＯＳトランジスタ２３は、外付けとなり、そのゲートに接続されるゲート抵抗７１，７２や監視用抵抗４８，４７も外付けとなる。このような外付け部品は、破損したり接続経路が切断されたりして、オープン故障等が生じる可能性がある。オープン故障等が生じると、比較器４４，４３への入力信号が浮いてしまい、不定になるおそれがある。スイッチング回路８０では、比較器４４，４３への入力信号が不定となっても、貫通動作しないように、論理固定用抵抗８１，８２を追加している。なお、論理固定用抵抗８１，８２は、図１のスイッチング回路２０に設けることもできる。
【００７１】
駆動用スイッチング手段となるＮチャネルＭＯＳトランジスタ２３のゲート電圧を監視する比較器４３の非反転入力側は、論理固定用抵抗８１を介して電源の＋Ｂ側にプルアップされる。監視用抵抗４７などのオープン故障時には、比較器４３の非反転入力側は、反転入力側に与えられる基準電圧源４０からの基準電圧よりも高い電圧が常に印加される。この状態は、図４のＬｏサイドＭＯＳゲート電圧が常にスレッショルド電圧よりも高くなっている状態に対応し、駆動ロジック６２は、ローサイド側のＮチャネルＭＯＳトランジスタ２３がオンからオフに遷移しないと判断するので、ハイサイド側のＰチャネルＭＯＳトランジスタ６１にオフ状態を続けさせる。駆動ロジック６２は、ハイサイド側のＰチャネルＭＯＳトランジスタ６１をオフからオンに遷移させないので、貫通動作を避けることができる。
【００７２】
すなわち、比較器４３の非反転側の入力端子に接続される論理固定用抵抗８１によって、監視用抵抗４７のオープン時には出力の論理信号が駆動側スイッチング手段であるＮチャネルＭＯＳトランジスタ２３がオン状態に駆動されていることを表す側に固定されるように、予め設定される電圧を入力端子に印加する。外付け部品である監視用抵抗４７のオープン故障等により、監視手段である比較器４３への入力信号が不定となる場合には、駆動側スイッチング手段であるＮチャネルＭＯＳトランジスタ２３への入力信号がオフ状態を表す側に駆動されると判断しなくなるので、環流側スイッチング手段であるＰチャネルＭＯＳトランジスタをオンに駆動しないようになり、駆動側スイッチング手段と環流側スイッチング手段との両方がオンになる貫通動作を避けることができる。
【００７３】
環流用スイッチング手段となるＰチャネルＭＯＳトランジスタ６１のゲート電圧を監視する比較器４４の非反転入力側は、論理固定用抵抗８２を介して接地ＧＮＤ側にプルダウンされる。監視用抵抗４８などのオープン故障時には、比較器４４の非反転入力側は、反転入力側に与えられる基準電圧源４０からの基準電圧よりも低い電圧が常に印加される。この状態は、図４のＨｉサイドＭＯＳゲート電圧が常にスレッショルド電圧よりも低い状態に対応し、ハイサイド側のＰチャネルＭＯＳトランジスタ６１がオンからオフに遷移しないので、駆動ロジック６２は、ローサイド側のＮチャネルＭＯＳトランジスタ２３にオフ状態を続けさせ、オフからオンに遷移させないので、貫通動作を避けることができる。
【００７４】
図７は、本発明の実施の第５形態としてのスイッチング回路９０の概略的な電気的構成を示す。スイッチング回路８０では、ディレイ回路９１，９２を比較器４４，４３の後段にそれぞれ設けるようにしている。ディレイ回路９１，９２は、比較器４４，４３から出力される論理信号にディレイ時間分だけの遅延を与えればよいので、デジタルプロセスでの実現が容易であり、システム動作中にディレイ時間を変化させることも可能となる。ディレイ回路９１，９２も駆動ロジック６２、ドライバ６３，３３、基準電圧源４０および比較器４４，４３とともに半導体集積回路として形成することができ、外付けの部品点数を削減することもできる。なお、ドライバ６３，３３は、ゲート抵抗を介してＰチャネルＭＯＳトランジスタ６１およびＮチャネルＭＯＳトランジスタ２３をそれぞれ駆動するようにしてもよいことはもちろんである。
【００７５】
すなわち、スイッチング回路９０で、ディレイ手段であるディレイ回路９１，９２は、監視手段である比較器４４，４３の監視結果を遅延させてディレイ時間を設定するので、監視手段が監視結果を論理信号で出力すれば、デジタルプロセスで遅延を容易に実現することができ、システム動作中のディレイ時間の可変も可能となる。
【００７６】
図８は、本発明の実施の第６形態としてのスイッチング回路１００の概略的な電気的構成を示す。スイッチング回路１００では、図１のスイッチング回路２０と同様な比較器の代りに、ヒステリシスを持たせている比較器１０１，１０２をそれぞれ使用する。図３のスイッチング回路３０のように、ハイサイド側にＰチャネルＭＯＳトランジスタ６１を使用する場合や、ゲート抵抗７１，７２を用いたり、監視用抵抗４８，４７を用いたり、論理固定用抵抗８１，８２を用いる場合も同様である。
【００７７】
ヒステリシス付の比較器１０２を用いることによって、監視手段は、駆動側スイッチング手段であるＮチャネルＭＯＳトランジスタ２３のスイッチング制御用の入力信号を、チャタリング防止用のヒステリシスを付けて監視するので、駆動用スイッチング手段のオンやオフのタイミングで発生するノイズによって誤認識することなく、貫通対策を行うことができる。ヒステリシス付の監視は、他の実施形態でも同様に行うことができる。
【００７８】
図９は、図８のスイッチング回路１００での動作波形を示す。ハイサイド側にもＮチャネルＭＯＳトランジスタ２４を使用するので、ＨｉサイドＭＯＳゲート電圧がスレッショルド電圧よりも高ければハイサイド側のＮチャネルＭＯＳトランジスタ２４はオンになり、ＨｉサイドＭＯＳゲート電圧がスレッショルド電圧よりも低ければハイサイド側のＮチャネルＭＯＳトランジスタ２４はオフになる。図１のスイッチング回路２０でも同様である。ＨｉサイドＭＯＳゲート電圧とＬｏサイドＭＯＳゲート電圧とを監視して、Ｌｏサイド駆動信号およびＨｉサイド駆動信号をそれぞれ生成し、遅れ時間ｔｄを最適化して貫通動作を避け、しかも低損失の環流動作を行わせることができる。
【００７９】
図１０は、本発明の実施の第７形態としてのスイッチング回路１１０の概略的な電気的構成を示す。スイッチング回路１１０では、Ｈブリッジを構成するＮチャネルＭＯＳトランジスタ２１〜２４をゲート抵抗１１１〜１１４を介してそれぞれ駆動し、ゲートへの入力電圧を監視用抵抗１１５〜１１８を介して比較器４１〜４４でそれぞれ監視する。各ＮチャネルＭＯＳトランジスタ２１〜２４のターンオフ時間や比較器４１〜４４の入力容量は異なる場合があるけれども、監視用抵抗１１５〜１１８の抵抗値を調整して、各監視手段としてのディレイ時間を個別に設定し、各ＮチャネルＭＯＳトランジスタ２１〜２４のターンオフ時間に合わせて、最適な貫通対策を行うことができる。
【００８０】
図１１は、本発明の実施の第８形態としてのスイッチング回路１２０の概略的な電気的構成を示す。スイッチング回路１２０では、ゲート抵抗７１，７２の両端の電圧を比較器１２１，１２２でそれぞれ監視し、その電位差が規定値以下となることで、論理ロジック１２３はＰチャネルＭＯＳトランジスタ６１およびＮチャネルＭＯＳトランジスタ２３のオフ動作が完了したと判断する。図４および図９に示すＨｉサイドＭＯＳゲート電圧およびＬｏサイドＭＯＳゲート電圧が上昇または下降している期間は、ゲート抵抗７１，７２をゲート容量を充電または放電するための電流が流れて、ゲート抵抗７１，７２の両端の電位差は大きくなる。入力容量の充電または放電が終了することは、電位差が既定値以下となることで判断することができる。図１のスイッチング回路２０のように、ハイサイド側がＮチャネルＭＯＳトランジスタ２４であっても、同様に判断することができる。
【００８１】
図１２は、本発明の実施の第９形態としてのスイッチング回路１３０の概略的な電気的構成を示す。スイッチング回路１３０では、駆動ロジック１３１に、制御スイッチ１３２が接続され、逆相ＰＷＭを禁止するように指示を与えることができる。すなわち、スイッチング回路１３０は、駆動側スイッチング手段であるローサイド側のＮチャネルＭＯＳトランジスタ２４に印加する入力信号を、ＰＷＭ制御を行うように発生する駆動ロジック１３１と、駆動ロジック１３１によるＰＷＭ制御でのデューティが０に近くなり、環流用スイッチング手段であるハイサイド側のＮチャネルＭＯＳトランジスタ２４に対するスイッチング制御が逆相ＰＷＭ制御となる領域では、逆相ＰＷＭ制御を禁止する指定が可能な逆相ＰＷＭ禁止手段である制御スイッチ１３２とをさらに含む。このような制御スイッチ１３２は、たとえばオフで通常動作を指示し、オンで逆相ＰＷＭ禁止動作を指示するものであり、他の実施形態でも使用することができる。
【００８２】
図１３は、ＰＷＭ制御のデューティが０よりも充分に大きい通常動作時でのスイッチング回路１３０の動作波形を示す。駆動ロジック１３１には、Ｈｉサイド側とＬｏサイド側とにマイコン出力として示すＯＮ指示が与えられる。マイコン出力は、Ｌｏサイド側でＰＷＭ制御のデューティに応じた時間割合でＯＮ指示となり、Ｈｉサイド側では環流動作のための逆相ＰＷＭ制御のデューティに応じたタイミングでのＯＮ指示となる。駆動ロジック１３１からハイサイド側およびローサイド側のＮチャネルＭＯＳトランジスタ２４，２３のゲートにそれぞれ出力されるＨｉサイド駆動信号およびＬｏサイド駆動信号は、ＯＮ指示の終了時にはマイコン出力に従ってＯＮ設定を終了するように遷移するけれども、ＯＮ指示の開始時には、監視出力の変化を待って遷移する。すなわち、ハイサイド側では、マイコン出力のＯＮ指示が開始されても、ローサイド側のＮチャネルＭＯＳトランジスタ２３のゲート電圧の監視結果である比較器４３の監視出力がＭＯＳ動作のＯＮ判定を続けている限り、Ｈｉサイド駆動信号をＯＮ設定には遷移させない。この監視出力のＯＮ判定が終了すると、Ｈｉサイド駆動信号はＯＮ設定に遷移する。Ｌｏサイド駆動信号も、マイコン出力によるＯＮ指示だけではＯＮ設定には遷移しないで、ハイサイド側の監視出力のＯＮ判定が終了すると、ＯＮ設定に遷移する。
【００８３】
図１４は、ＰＷＭ制御のデューティが０に近い通常動作時でのスイッチング回路１３０の動作波形を示す。デューティが０に近くなってくると、Ｈｉサイド側の監視出力のＯＮ判定が終了する遷移で駆動ロジック１３１はＬｏサイド駆動信号をＯＮ設定に遷移させるので、ドライバ３３がローサイド側のＮチャネルＭＯＳトランジスタ２３のゲートをオンにするように駆動するハイレベル出力の時間が短くなる。ＮチャネルＭＯＳトランジスタ２３のゲートに印加されるＬｏサイドＭＯＳゲート電圧がスレッショルドの電圧レベルを越えて、比較器４３でＯＮ判定される時間はさらに短くなるので、図１４よりもマイコン出力でのＯＮ指示期間が短くなると、デューティは０にならなくても、ＮチャネルＭＯＳトランジスタ２３がオンになる期間がなくなってしまう。
【００８４】
図１５は、制御スイッチ１３２をオンにする逆相ＰＷＭ動作禁止時でのスイッチング回路１３０の動作波形を示す。制御スイッチ１３２をオンにすると、駆動ロジック１３０は、逆相ＰＷＭ制御の動作を行うハイサイド側のＮチャネルＭＯＳトランジスタ２４のゲートを駆動するＨｉサイド駆動信号をＯＮ設定にはしないで常時ＯＦＦにする。ＮチャネルＭＯＳトランジスタ２４のゲートに与えられるＨｉサイドＭＯＳゲート電圧は、スレッショルドの電圧レベルよりも低い状態を続け、比較器４４によるＭＯＳ動作の監視出力もＯＦＦ判定を続ける。Ｌｏサイド側では、ハイサイド側の監視出力がＯＦＦ判定となっているので、マイコン出力がＯＮ指示への遷移を開始すると、直ちに駆動ロジック１３０からのＬｏサイド駆動信号もＯＮ設定への遷移を開始する。このような逆相ＰＷＭ動作禁止で、ハイサイド側のＮチャネルＭＯＳトランジスタ２４をオンさせずに、ローサイド側のＮチャネルＭＯＳトランジスタ２３のオン時間を確保することができる。
【００８５】
ここで、逆相ＰＷＭ動作を禁止すると、環流電流の処理が問題となる。デューティが０に近いことは、負荷２５への負荷電流が少ないことを意味する。負荷電流が少なければ、負荷電流のエネルギが蓄積されて発生する環流電流も少なくなる。ＭＯＳトランジスタには、構造的に、ドレインとバックゲートとの間にボディダイオードと呼ばれるダイオードが形成されている。このダイオードは、通常の使用状態では逆方向となり、無視することができる。逆相ＰＷＭ動作の禁止でハイサイド側のＮチャネルＭＯＳトランジスタ２４を常時ＯＦＦにすると、環流電流に対してはボディダイオードが順方向となる。スイッチング素子に通常は逆方向となるフリーホイールダイオードを接続することもできる。デューティが０付近では環流電流が少なくなるので、ダイオードに流し続けても、発熱の問題はなくなる。
【００８６】
各実施形態のスイッチング回路では、従来のようにマージンを大きくとる必要がないので、ノンオーバーラップ時間としてのターンオフ時間の誤差を小さくすることができるけれども、０にすることはできない。制御スイッチ１３２のような逆相ＰＷＭ制御動作の禁止を指示する手段を設ければ、ＰＷＭ制御のデューティが小さくなって０に近くなるときには、環流電流を流すための逆相ＰＷＭ制御を禁止し、それによって、逆相ＰＷＭ制御によるオンからオフへの遷移を確認してからオンになるまでのターンオフ時間の発生を０にすることができる。すなわち、逆相ＰＷＭ制御を禁止するだけで、ターンオフ時間を０とすることができる。
【００８７】
また各実施形態では、駆動用スイッチング手段および環流用スイッチング手段の組合せは、複数設けられ、負荷はその複数の接続端子を有し、各接続端子は各組合せの環流用スイッチング手段と駆動用スイッチング手段との接続部にそれぞれ接続されるので、Ｈブリッジなどの２相や３相モータなどのような多相の駆動回路を容易に実現することができる。スイッチング素子としてＮチャネルＭＯＳトランジスタまたはＰチャネルＭＯＳトランジスタを用いているけれども、バイポーラトランジスタやＩＧＢＴ（Insulated Gate
Bipolar Transistor ）など、他のスイッチング素子を用いることもできる。また、スイッチング素子は、複数を並列に用いることもできる。
【００８８】
監視手段は、各組合せの駆動用スイッチング手段のスイッチング制御用の入力信号をそれぞれ監視するので、多相の各相で確実に貫通電流を禁止することができる。監視手段では、比較器を用いて、アナログ電圧でスイッチング素子の入力電圧を監視しているけれども、アナログ電圧をＡＤＣでデジタル値に変換してから監視することもできる。
【００８９】
なお、スイッチング素子のターンオフ時間などのスイッチング特性は、個別に実測することもできる。大電流の制御を行う際には、実際に使用するスイッチング素子の個別のスイッチング特性に合わせてディレイ時間などのタイミングを設定し、効率の向上を図ることができる。また、スイッチング素子の製造過程では、スイッチング特性の試験データが測定され、特定の製造ロットに対しては、少なくとも統計的な平均値やばらつきの範囲などの試験データが得られるはずである。このような試験データに基づいて、ディレイ時間などを設定することもできる。
【図面の簡単な説明】
【００９０】
【図１】本発明の実施の第１形態としてのスイッチング回路２０の概略的な電気的構成を示すブロック図、およびスイッチング回路２０の基本的な動作波形図である。
【図２】図１に示すスイッチング回路２０の応用例として、自動車の電動式パワーステアリング装置へ適用する構成を示すブロック図である。
【図３】本発明の実施の第２形態としてのスイッチング回路６０の概略的な電気的構成を示すブロック図である。
【図４】図３に示すスイッチング回路６０の各部の動作波形図である。
【図５】本発明の実施の第３形態としてのスイッチング回路７０の概略的な電気的構成を示すブロック図である。
【図６】本発明の実施の第４形態としてのスイッチング回路８０の概略的な電気的構成を示すブロック図である。
【図７】本発明の実施の第５形態としてのスイッチング回路９０の概略的な電気的構成を示すブロック図である。
【図８】本発明の実施の第６形態としてのスイッチング回路１００の概略的な電気的構成を示すブロック図である。
【図９】図８のスイッチング回路１００での動作波形図である。
【図１０】本発明の実施の第７形態としてのスイッチング回路１１０の概略的な電気的構成を示すブロック図である。
【図１１】本発明の実施の第８形態としてのスイッチング回路１２０の概略的な電気的構成を示すブロック図である。
【図１２】本発明の実施の第９形態としてのスイッチング回路１３０の概略的な電気的構成を示すブロック図である。
【図１３】図１２のスイッチング回路１３０で、通常動作時に、デューティが０よりも充分に大きいときの動作波形図である。
【図１４】図１２のスイッチング回路１３０で、通常動作時に、デューティが０に近いときの動作波形図である。
【図１５】図１２のスイッチング回路１３０で、逆相ＰＷＭ動作禁止時に、デューティが０に近いときの動作波形図である。
【図１６】従来からのスイッチング回路の概略的な電気的構成を示すブロック図、およびス基本的な動作波形図である。
【符号の説明】
【００９１】
２０，６０，７０，８０，９０，１００，１１０，１２０，１３０  スイッチング回路
２１，２２，２３，２４  ＮチャネルＭＯＳトランジスタ
２５  負荷
３０，６２，１２３，１３１  駆動ロジック
３１，３２，３３，３４，６３  ドライバ
４０  基準電圧源
４１，４２，４３，４４，１０１，１０２，１２１，１２２  比較器
４５，４６，４７，４８  監視用抵抗
７１，７２，１１１，１１２，１１３，１１４  ゲート抵抗
８１，８２  論理固定用抵抗
９１，９２  ディレイ回路
１３２  設定スイッチ
【図１】
2005217774.tif 000003
【図２】
2005217774.tif 000004
【図３】
2005217774.tif 000005
【図４】
2005217774.tif 000006
【図５】
2005217774.tif 000007
【図６】
2005217774.tif 000008
【図７】
2005217774.tif 000009
【図８】
2005217774.tif 000010
【図９】
2005217774.tif 000011
【図１０】
2005217774.tif 000012
【図１１】
2005217774.tif 000013
【図１２】
2005217774.tif 000014
【図１３】
2005217774.tif 000015
【図１４】
2005217774.tif 000016
【図１５】
2005217774.tif 000017
【図１６】
2005217774.tif 000018