(57)【要約】【課題】  放射ＥＭＩを減少させることが可能な印刷回路基板およびそれに構成要素を装着する方法が提供される。【解決手段】  上部層および下部層を含む２層以上の印刷回路基板であって，クロック信号が出力されるクロックピンおよび接地される第１接地ピンを備える集積回路３００と，少なくとも１つの抵抗３２０および少なくとも１つのコンデンサ３３０を含んでなり，上記少なくとも１つの抵抗の一端は上記クロックピンに他端は上記少なくとも１つのコンデンサに接続され，上記少なくとも１つのコンデンサの他端は第２接地ピンとして接地され，上記クロック信号の高周波成分を取除くＲＣフィルタ３１０とを含み，上記第１接地ピンと第２接地ピンとは，上記集積回路に関する他の配線が交差しないように直線的に配されて接続されることを特徴とする，印刷回路基板が提供される。【選択図】    図３Ａ
2005217423.tif 000002
【特許請求の範囲】
【請求項１】
上部層および下部層を含む２層以上の印刷回路基板であって：
クロック信号が出力されるクロックピンおよび接地される第１接地ピンを備える集積回路と；
少なくとも１つの抵抗および少なくとも１つのコンデンサを含んでなり，前記少なくとも１つの抵抗の一端は前記クロックピンに他端は前記少なくとも１つのコンデンサに接続され，前記少なくとも１つのコンデンサの他端は第２接地ピンとして接地され，前記クロック信号の高周波成分を取除くＲＣフィルタと；
を含み，
前記第１接地ピンと第２接地ピンとは，前記集積回路に関する他の配線が交差しないように直線的に配されて接続されることを特徴とする，印刷回路基板。
【請求項２】
前記コンデンサは，前記集積回路と共に，前記上部層および前記下部層の何れか一方の層に配置および配線されることを特徴とする，請求項１に記載の印刷回路基板。
【請求項３】
前記ＲＣフィルタの抵抗およびコンデンサは，前記集積回路の長手方向に対して略直角に配されることを特徴とする，請求項１に記載の印刷回路基板。
【請求項４】
前記ＲＣフィルタの抵抗およびコンデンサは，前記集積回路の長手方向に対して略平行に配されることを特徴とする，請求項１に記載の印刷回路基板。
【請求項５】
前記第２接地ピンは，前記第１接地ピントとの経路距離が最小になるように配されることを特徴とする，請求項１に記載の印刷回路基板。
【請求項６】
上部層および下部層を含む２層以上の印刷回路基板であって：
クロック信号が出力されるクロックピンおよび接地される第１接地ピンを備える集積回路を装着するステップと；
少なくとも１つの抵抗および少なくとも１つのコンデンサを含んでなり，前記少なくとも１つの抵抗の一端は前記クロックピンに他端は前記少なくとも１つのコンデンサに接続され，前記少なくとも１つのコンデンサの他端は第２接地ピンとして接地され，前記クロック信号の高周波成分を取除くＲＣフィルタを，前記第１接地ピンと第２接地ピンとが，前記集積回路に関する他の配線が交差することなく直線的に接続されるように装着するステップと；
を含むことを特徴とする，印刷回路基板に構成要素を装着する方法。
【請求項７】
前記コンデンサは，前記集積回路と共に，前記上部層および前記下部層の何れか一方の層に配置および配線されることを特徴とする，請求項６に記載の印刷回路基板に構成要素を装着する方法。
【請求項８】
前記ＲＣフィルタの抵抗およびコンデンサは，前記集積回路の長手方向に対して略直角に配されることを特徴とする，請求項６に記載の印刷回路基板に構成要素を装着する方法。
【請求項９】
前記ＲＣフィルタの抵抗およびコンデンサは，前記集積回路の長手方向に対して略平行に配されることを特徴とする，請求項６に記載の印刷回路基板に構成要素を装着する方法。
【請求項１０】
前記第２接地ピンは，前記第１接地ピントとの経路距離が最小になるように配されることを特徴とする，請求項６に記載の印刷回路基板に構成要素を装着する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，印刷回路基板およびそれに構成要素を装着する方法であって，詳細には，放射ＥＭＩ特性に基づいてＲＣフィルタを配置および配線し，放射ＥＭＩを減少させることが可能な放射ＥＭＩに対する対策を施した印刷回路基板およびそれに構成要素を装着する方法に関する。
【背景技術】
【０００２】
放射電磁気干渉波（Ｒａｄｉａｔｅｄ  Ｅｌｅｃｔｒｏｎ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ，以下，放射ＥＩＭと称する）は，電子回路上で生じる電磁気波のことであり，３０ＭＨｚ以上の電磁気波が放射される場合，人体または他の電子機器の動作に影響を与えるので，国際規格として，電子回路により放射される放射の量を制限している。放射ＥＭＩの原因はい様々であるが，集積回路（ＩＣ）から出力されるクロック信号からの影響が大きい。即ち，ＥＭＩ放射量は，クロック信号が高速化されることにより増加する。従って，クロック信号による放射ＥＭＩを減少させるため，印刷回路基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ：以下，ＰＣＢという。）上に少なくとも１つの直列抵抗と並列コンデンサからなっているＲＣフィルタを備えている。
【０００３】
図１は，従来のＲＣフィルタが備えられたＰＣＢの一例を示した図である。
【０００４】
同図に基づいて詳説すると，ＩＣ１００およびＲＣフィルタ１１０は，ＰＣＢの所定層に配置および配線されている。ＩＣ１００の出力ピン１００ａから出力されるクロック信号は，ＲＣフィルタ１１０に入力される。ＲＣフィルタ１１０は，抵抗１２０およびコンデンサ１３０を含んでおり，クロック信号に含まれた高周波成分を取除く。
【０００５】
一方，ＩＣ１００とＲＣフィルタ１１０との間において，導体である金箔でなされたグラウンドフィル（Ｇｒｏｕｎｄ  Ｆｉｌｌ）が存在する場合，ＩＣ１００の接地ピン１００ｂにリターンする電流のリターン経路（ｒｅｔｕｒｎ  ｃｕｒｒｅｎｔ  ｐａｔｈ）は一点鎖線で示したように形成される。即ち，コンデンサ１３０の接地１３０ａからＩＣ１００の端子１００ｂまでの配線は，ＩＣ１００とＲＣフィルタ１１０とを結ぶ配線１４０，ＩＣ１００に配された配線１４５，およびＲＣフィルタ１１０からの出力線を避けて接続される。これによって，電流のリターン経路が長くなり，クロック信号は，他の信号に誘起される。また電流ループ（ｌｏｏｐ）の面積が増加して，放射ＥＭＩも増加してしまう。
【０００６】
図２は，従来のビアおよびＲＣフィルタが備えられたＰＣＢの他の例を示した図である。
【０００７】
同図に示したように，ＩＣ２００は，ＰＣＢの上部層に配され，ＲＣフィルタ２１０はＰＣＢの下部層に配されている。さらに，符号２４０および２４５は配線を示し，上部層および下部層はビア（ｖｉａ）２５０により電気的に接続される。出力ピン２００ａから出力されるクロック信号電流のうちコンデンサ２３０および接地２３０ａを通過した電流は，ビア２５０を介してＩＣ２００の接地ピン２００ｂにリターンする。これにより電流リターン経路は短縮される。しかし，ビア２５０は，金属棒であり，インダクタンス（ｉｎｄｕｃｔａｎｃｅ）が大きく，かつインピーダンス（ｉｍｐｅｄｅｎｃｅ）も大きい。従って，ビアを経由しなかった場合より電流の帰還が困難になり，電流のループ面積も増加する。このため放射ＥＭＩも増加してしまう。
【０００８】
前述の通りに，従来のＰＣＢは，放射ＥＭＩを考慮せずにＰＣＢにＲＣフィルタ１２０，２２０が配置および配線されていた。これによって，電流リターン経路および電流ループ面積が増加してしまい，放射ＥＭＩ量も増加して，ビア２５０を介した電流がリターンする場合，元の状態の電流がリターンされない恐れがあった。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は，従来の印刷回路基板が有する上記問題点に鑑みてなされたものであり，本発明の目的は，ＥＭＩ特性を考慮してＲＣフィルタの配置および配線を行なうことで放射ＥＭＩを減少させることが可能な，新規かつ改良された印刷回路基板およびそれに構成要素を装着する方法を提供することである。
【課題を解決するための手段】
【００１０】
上記課題を解決するために，本発明のある観点によれば，上部層および下部層を含む２層以上の印刷回路基板であって：クロック信号が出力されるクロックピンおよび接地される第１接地ピンを備える集積回路と；少なくとも１つの抵抗および少なくとも１つのコンデンサを含んでなり，上記少なくとも１つの抵抗の一端は上記クロックピンに他端は上記少なくとも１つのコンデンサに接続され，上記少なくとも１つのコンデンサの他端は第２接地ピンとして接地され，上記クロック信号の高周波成分を取除くＲＣフィルタと；を含み，上記第１接地ピンと第２接地ピンとは，上記集積回路に関する他の配線が交差しないように直線的に配されて接続されることを特徴とする，印刷回路基板が提供される。
【００１１】
上記コンデンサは，上記集積回路と共に，上記上部層および上記下部層の何れか一方の層に配置および配線されるとしても良い。
【００１２】
上記ＲＣフィルタの抵抗およびコンデンサは，上記集積回路の長手方向に対して略直角に配されるとしても良い。
【００１３】
上記ＲＣフィルタの抵抗およびコンデンサは，上記集積回路の長手方向に対して略平行に配されるとしても良い。
【００１４】
上記第２接地ピンは，上記第１接地ピントとの経路距離が最小になるように配されるとしても良い。
【００１５】
上記課題を解決するために，本発明の別の観点によれば，上部層および下部層を含む２層以上の印刷回路基板であって：クロック信号が出力されるクロックピンおよび接地される第１接地ピンを備える集積回路を装着するステップと；少なくとも１つの抵抗および少なくとも１つのコンデンサを含んでなり，上記少なくとも１つの抵抗の一端は上記クロックピンに他端は上記少なくとも１つのコンデンサに接続され，上記少なくとも１つのコンデンサの他端は第２接地ピンとして接地され，上記クロック信号の高周波成分を取除くＲＣフィルタを，上記第１接地ピンと第２接地ピンとが，上記集積回路に関する他の配線が交差することなく直線的に接続されるように装着するステップと；を含むことを特徴とする，印刷回路基板に構成要素を装着する方法が提供される。
【００１６】
上記コンデンサは，上記集積回路と共に，上記上部層および上記下部層の何れか一方の層に配置および配線されるとしても良い。
【００１７】
上記ＲＣフィルタの抵抗およびコンデンサは，上記集積回路の長手方向に対して略直角に配されるとしても良い。
【００１８】
上記ＲＣフィルタの抵抗およびコンデンサは，上記集積回路の長手方向に対して略平行に配されるとしても良い。
【００１９】
上記第２接地ピンは，上記第１接地ピントとの経路距離が最小になるとしても良い。
【発明の効果】
【００２０】
以上説明したように本発明によれば，コンデンサの接地ピンがＩＣの接地ピンに向い，ＩＣフィルタのコンデンサを同一層に配置および配線することによって，フィルタからＩＣへ帰還する電流のリターン経路を最小化することが可能になる。これによって，電流ループの面積は最小化され，クロック信号に含まれた高周波信号を効率よく除去することが可能となり，放射ＥＭＩも減少させることができる。
【発明を実施するための最良の形態】
【００２１】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２２】
（第１の実施の形態）
図３Ａは，本発明の第１の実施形態に係る印刷回路基板を概略的に示した斜視図であり，図３Ｂは，図３Ａの印刷回路基板を概略的に示した平面図である。
【００２３】
図３Ａおよび図３Ｂに示したように，印刷回路基板は，少なくとも２つの層，即ち，上部層（ｔｏｐ，ｃｏｍｐｏｎｅｎｔ  ｓｉｄｅ）および下部層（ｂｏｔｔｍ，ｓｏｌｄｅｒｉｎｇ  ｓｉｄｅ）を含んでいる。ＰＣＢには，ＩＣ３００およびフィルタ３１０が装着されており，ＩＣ３００とフィルタ３１０の配線は実線で示したように導線（ｔｒａｃｅ）される。
【００２４】
上記ＩＣ３００は，クロック信号を出力するクロックピン３００ａおよび第１接地ピン３００ｂを備え，印刷回路基板の上部層および下部層のいずれか１層の面に配置される。上記クロックピン３００ａは，クロック信号を出力し，上記第１接地ピン３００ｂは，フィルタ３１０からのリターン電流が入力される。
【００２５】
上記ＲＣフィルタ３１０は，少なくとも１つの抵抗と少なくとも１つのコンデンサからなるフィルタであって，本発明の実施形態では高周波成分を取除くために，ＲＣの順で配置されている。かかるフィルタにつき詳説する。
【００２６】
ＲＣフィルタ３１０をなしている抵抗３２０およびコンデンサ３３０の両端はそれぞれ第１〜第４パッド３１０ａ，３１０ｂ，３１０ｃ，３１０ｄに電気的に接続されている。
【００２７】
ＲＣフィルタ３１０の抵抗３２０は，クロックピン３００ａから出力されるクロック信号の振幅を縮小させる。ＲＣフィルタ３１０のコンデンサ３３０は，クロック信号に含まれた高周波信号（ノイズ）を除去する。
【００２８】
本発明の一実施形態において，ＩＣ３００およびＲＣフィルタ３１０は次の条件を満たすように配置および配線される。まず，コンデンサ３３０の一端をなす第２接地ピン３３０ａは第４パッド３１０ｄに取り付けられ，ＩＣ３００の第１接地ピン３００ｂに向かって配されている。
【００２９】
さらに，ＲＣフィルタ３１０のコンデンサ３３０は，クロック信号を出力するＩＣ３００と同層に配置される。図３Ａの場合，ＩＣ３００，抵抗３２０，およびコンデンサ３３０はＰＣＢの上部層に配置および配線されている。なお，第２接地ピン３３０ａから第１接地ピン３００ｂに繋がる直線的な電流リターン経路の間のグラウンドフィルには，他の配線が形成（交差）されない。
【００３０】
これにより，ＲＣフィルタ３１０の第２接地ピン３３０ａを経てから第１接地ピン３００ｂに帰還する電流のリターン経路は，一点鎖線で示したように形成される。すなわち，コンデンサ３３０の第２接地ピン３３０ａを通過し，第１接地ピン３００ｂに入力する電流のリターン経路の長さ（一点鎖線で示す）は最小化される。
【００３１】
これによって，電流のリターン経路の長さは最小化され，電流ループの面積も最小化される。また，ＩＣ３００と第２接地ピン３３０ａは同一層に配されるのでリターン電流はビア（図示せず）を介す必要がなく，インピーダンスの小さいグラウンド面やグラウンドフィル（Ｆｉｌｌ）を介して第１接地ピン３００ｂに帰還される。つまり，前述の条件を満たすことによって放射ＥＭＩは，数式１のように減少する。
【００３２】
【数１】
2005217423.tif 000003
なお，Eφは放射ＥＭＩ，Z0はインピーダンス，C0はコンデンサ，Rは抵抗，fは周波数，Aは電流ループ面積，Iは電流を指す。
【００３３】
上記数式１によると，電流リターン経路の最小化によりＡが最小化され，デジタル信号のノイズが減少し，それに伴ってEφが減少することが分かる。
【００３４】
（第２の実施の形態）
図４は，本発明に係る第２の実施形態によるＰＣＢを概略的に示した図である。
【００３５】
同図に示したＩＣ４００，クロックピン４００ａ，第１接地ピン４００ｂ，ＲＣフィルタ４１０，第１〜第４パッド４１０ａ，４１０ｂ，４１０ｃ，４１０ｄ，抵抗４２０，コンデンサ４３０，および第２接地ピン４３０ａは，図３に示したＩＣ３００，クロックピン３００ａ，第１接地ピン３００ｂ，ＲＣフィルタ３１０，第１〜第４パッド３１０ａ，３１０ｂ，３１０ｃ，３１０ｄ，抵抗３２０，コンデンサ３３０，および第２接地ピン３３０ａに類似して配置および配線されているためその詳説は除く。
【００３６】
図４において，コンデンサ４３０の一端をなしている第２接地ピン４３０ａは第４パッド４１０ｄに配線されており，ＩＣ４００の第１接地ピン４００ｂに向かうように配される。さらに，コンデンサ４３０は，クロック信号を出力するＩＣ４００と同一層に配される。この際，第２接地ピン４３０から第１接地ピン４００ｂに繋がっている電流リターン経路（一点鎖線で示す）の間のグラウンドフィルには他の配線が形成（交差）されない。但し，抵抗４２０およびコンデンサ４３０は，図３Ａおよび図３Ｂとは相違し，ＩＣ４００の長手方向に沿って非平行（例えば直角）に配されるとしても良い。
【００３７】
（第３の実施の形態）
図５は，本発明の第３の実施形態に係るＰＣＢを概略的に示した図である。
【００３８】
同図に示したように，ＩＣ５００，クロックピン５００ａ，第１接地ピン５００ｂ，ＲＣフィルタ５１０，第１〜第４パッド５１０ａ，５１０ｂ，５１０ｃ，５１０ｄ，抵抗５２０，コンデンサ５３０，および第２接地ピン５３０ａは，図３に示したＩＣ３００，クロックピン３００ａ，第１接地ピン３００ｂ，ＲＣフィルタ３１０，第１〜第４パッド３１０ａ，３１０ｂ，３１０ｃ，３１０ｄ，抵抗３２０，コンデンサ３３０，および第２接地ピン３３０ａに類似しているためその詳説は省略する。
【００３９】
但し，同図において，斜線で示した第１および第２パッド５１０ａ，５１０ｂは，ＩＣ３００とは別の層に配置されたことを意味する。
【００４０】
同図において，コンデンサ５３０の一端をなしている第２接地ピン５３０ａは，第４パッド５１０ｄに配線されており，ＩＣ５００の第１接地ピン５００ｂに向かうように配される。ここで，抵抗５２０は，ＩＣ５００と別の層に配されているが，コンデンサ５３０はＩＣ５００と同一層に配される。この際，第２接地ピン５３０ａから第１接地ピン５００ｂに繋がっている電流リターン経路（一点鎖線で示す）の間には他の配線が形成（交差）されない。そして抵抗５２０およびコンデンサ５３０は，ＩＣ５００の長手方向に沿って平行に配置される。
【００４１】
（第４の実施の形態）
図６は，本発明の好適な第４の実施形態に係るＰＣＢを概略的に示した図である。
【００４２】
同図に示したように，ＩＣ６００，クロックピン６００ａ，第１接地ピン６００ｂ，ＲＣフィルタ６１０，第１〜第４パッド６１０ａ，６１０ｂ，６１０ｃ，６１０ｄ，抵抗６２０，コンデンサ６３０，および第２接地ピン６３０ａは，図３に示したＩＣ３００，クロックピン３００ａ，第１接地ピン３００ｂ，ＲＣフィルタ３１０，第１〜第４パッド３１０ａ，３１０ｂ，３１０ｃ，３１０ｄ，抵抗３２０，コンデンサ３３０，および第２接地ピン３３０ａと類似に配線および配置されているためその詳説は省略する。
【００４３】
但し，同図にて斜線で示した第１および第２パッド６１０ａ，６１０ｂは，ＩＣ３００と別の層に配置される。
【００４４】
同図において，コンデンサ６３０の一端をなしている第２接地ピン６３０ａは，第４パッド６１０ｄに配線される際，ＩＣ６００の第１接地ピン６００ｂに向かうように配置および配線される。ここで，抵抗６２０はＩＣ６００と別の層に配されているが，コンデンサ６３０はＩＣ６００と同一層に配されている。この際，第２接地ピン６３０ａから第１接地ピン６００ｂに繋がっている電流リターン経路（一点鎖線で示す）の間には他の配線が形成（交差）されない。そして抵抗６２０およびコンデンサ６３０はＩＣ６００の長手方向と平行でない状態で配置される。
【００４５】
図４〜図６に示した第２〜第４の実施形態を適用する場合にも，それぞれのＲＣフィルタ３１０，４１０，５１０，６１０を通過し，それぞれの第１接地ピン３００ｂ，４００ｂ，５００ｂ，６００ｂに帰還する電流のリターン経路（一点鎖線で示す）は最小化される。これによって，電流ループの面積およびクロック信号（即ち，デジタル信号）のノイズは減少する。このときの放射ＥＭＩは上記数式１に基づいて減る。
【００４６】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００４７】
本発明は，放射ＥＭＩに対する対策を施した印刷回路基板およびそれに構成要素を装着する方法に適用可能である。
【図面の簡単な説明】
【００４８】
【図１】従来のＲＣフィルタが備えられたＰＣＢの一例を示した図である。
【図２】従来のビアおよびＲＣフィルタが備えられたＰＣＢの他の例を示した図である。
【図３Ａ】本発明の第１の実施形態に係るＰＣＢを概略的に示した斜視図である。
【図３Ｂ】図３ＡのＰＣＢを概略的に示した図である。
【図４】本発明の第２の実施形態に係るＰＣＢを概略的に示した図である。
【図５】本発明の第３の実施形態に係るＰＣＢを概略的に示した図である。
【図６】本発明の第４の実施形態に係るＰＣＢを概略的に示した図である。
【符号の説明】
【００４９】
３００      ＩＣ
３００ａ    クロックピン
３００ｂ    第１接地ピン
３１０      フィルタ
３１０ａ〜３１０ｄ  第１〜第４パッド
３２０      抵抗
３３０      コンデンサ
３３０ａ    第２接地ピン
【図１】
2005217423.tif 000004
【図２】
2005217423.tif 000005
【図３Ａ】
2005217423.tif 000006
【図３Ｂ】
2005217423.tif 000007
【図４】
2005217423.tif 000008
【図５】
2005217423.tif 000009
【図６】
2005217423.tif 000010