(57)【要約】【課題】  制御基板上に新たな部品を追加実装することなく、制御基板の内部情報を簡単に収集できるようにする。【解決手段】  制御基板１のプロセッサ１０には、プロセッサコア１００に加えて、不揮発メモリ１０５，トレース情報採取部１０６，無線通信部１０７及びアンテナ１０８が内蔵されている。トレース情報採取部１０６は、トレース情報を採取して不揮発メモリ１０５に記憶させる。携帯可能な内部情報収集装置２から起動信号が送信されると、ステータス情報採取プログラム１０５Ｂが起動し、プロセッサコア１００及び周辺デバイスのステータス情報を採取して、不揮発メモリ１０５に記憶する。不揮発メモリ１０５に記憶された内部情報は、無線信号により内部情報受信装置２に送信される。【選択図】        図１
2005134940.tif 000002
【特許請求の範囲】
【請求項１】
上位装置との間のデータ授受を制御するための上位接続用制御基板と、前記上位装置に記憶領域を提供する記憶装置との間のデータ授受を制御するための下位接続用制御基板とを含んで構成される記憶制御装置において、
前記上位接続用制御基板又は前記下位接続用制御基板の少なくともいずれか一方は、少なくとも、演算処理を行うプロセッサと、このプロセッサにより利用されるメインメモリと、前記プロセッサと外部バスを介して接続された基板固有のデバイスとを備え、
前記プロセッサの内部には、
前記プロセッサ及び前記基板固有のデバイスに関する内部情報を採取する内部情報採取部と、
前記内部情報採取部により採取された前記内部情報を記憶する内部情報記憶部と、
前記内部情報記憶部に記憶された前記内部情報をプロセッサ外部に向けて無線送信する無線通信部と、
を設けたことを特徴とする記憶制御装置。
【請求項２】
前記内部情報採取部は、前記プロセッサのトレース情報を採取するトレース情報採取部と、前記プロセッサのステータス情報及び前記基板固有のデバイスのステータス情報を採取するステータス情報採取部とから構成されている請求項１に記載の記憶制御装置。
【請求項３】
前記ステータス情報採取部は、前記プロセッサ外部からの起動信号が前記無線通信部により受信された場合に、前記プロセッサのステータス情報及び前記基板固有のデバイスのステータス情報を採取するものである請求項２に記載の記憶制御装置。
【請求項４】
前記トレース情報採取部は、所定の起動条件が成立した場合に起動し、前記トレース情報を採取するものである請求項３に記載の記憶制御装置。
【請求項５】
前記プロセッサは、プロセッサコア部と、前記メインメモリとの間でデータ授受を行うためのメインメモリインターフェース部と、前記基板固有のデバイスとの間でデータ授受を行うための外部バスインターフェース部と、前記内部情報採取部と、前記内部情報記憶部と、前記無線通信部と、これら各部を相互に接続する内部バスとを含んで構成され、
前記ステータス情報採取部は、
第１に前記プロセッサコアのステータス情報を取得し、
第２に前記メインメモリインターフェース部及び前記外部バスインターフェース部のステータス情報を取得し、
第３に前記基板固有のデバイスのステータス情報を取得するものである請求項２に記載の記憶制御装置。
【請求項６】
前記プロセッサは、プロセッサコア部と、前記メインメモリとの間でデータ授受を行うためのメインメモリインターフェース部と、前記基板固有のデバイスとの間でデータ授受を行うための外部バスインターフェース部と、前記内部情報採取部と、前記内部情報記憶部と、前記無線通信部と、これら各部を相互に接続する内部バスとを含んで構成され、
前記ステータス情報採取部は、
前記プロセッサコアのステータス情報を取得する第１の情報採取部と、
前記内部バスに障害が発生しているか否かを判定する内部バス判定部と、
前記内部バス判定部により前記内部バスに障害が発生していないと判定された場合は、前記メインメモリインターフェース部及び前記外部バスインターフェース部のステータス情報を取得する第２の情報採取部と、
前記外部バスに障害が発生しているか否かを判定する外部バス判定部と、
前記外部バス判定部により前記外部バスに障害が発生していないと判定された場合は、前記基板固有のデバイスのステータス情報を取得する第３の情報採取部と、を含んで構成されている請求項２に記載の記憶制御装置。
【請求項７】
前記プロセッサは、他の上位装置とネットワーク接続するためのネットワークインターフェース部をさらに備えており、このネットワークインターフェース部を介して、少なくとも前記内部情報記憶部に記憶された前記トレース情報を前記他の上位装置に送信可能となっている請求項２に記載の記憶制御装置。
【請求項８】
前記無線通信部は、前記プロセッサ外部に位置する内部情報受信装置からの起動信号を受信すると、前記ステータス情報採取部を起動させ、前記ステータス情報採取部によって全部または一部のステータス情報が採取された場合に、このステータス情報と前記トレース情報とを対応付けて、前記内部情報受信装置に送信するものである請求項２に記載の記憶制御装置。
【請求項９】
前記上位接続用制御基板の基板固有のデバイスは、ファイバチャネルプロトコルコントローラであり、前記下位接続用制御基板の基板固有のデバイスは、ディスクコントローラである請求項２に記載の記憶制御装置。
【請求項１０】
前記無線通信部は、隣接する他の制御基板のプロセッサ内部に設けられた無線通信部と混信しないように、交信可能距離又は送信周波数が設定されている請求項２に記載の記憶制御装置。
【請求項１１】
上位装置との間のデータ授受を制御するための複数の上位接続用制御基板及び前記上位装置に記憶領域を提供する記憶装置との間のデータ授受を制御するための複数の下位接続用制御基板を含んで構成される記憶制御装置と、この記憶制御装置の内部情報を読み出して記憶する内部情報受信装置とを備えた記憶制御装置の保守システムであって、
前記各上位接続用制御基板及び前記各下位接続用制御基板は、少なくとも、演算処理を行うプロセッサと、このプロセッサにより利用されるメインメモリと、前記プロセッサと外部バスを介して接続された基板固有のデバイスとを備え、
前記プロセッサの内部には、
前記プロセッサ及び前記基板固有のデバイスに関する内部情報を採取する内部情報採取部と、
前記内部情報採取部により採取された前記内部情報を記憶する第１の内部情報記憶部と、
前記第１の内部情報記憶部に記憶された前記内部情報をプロセッサ外部に向けて無線送信する第１の無線通信部とが設けられ、
前記内部情報受信装置は、
アンテナを介して無線信号を送受信する第２の無線通信部と、
前記内部情報採取部により採取された前記内部情報の転送を要求するための起動信号を前記第２の無線通信部を介して送信させる起動信号送信部と、
前記第２の無線通信部を介して受信された前記内部情報を記憶する第２の内部情報記憶部と、を備えていることを特徴とする記憶制御装置の保守システム。
【請求項１２】
前記内部情報受信装置は、携帯可能に構成されている請求項１１に記載の記憶制御装置の保守システム。
【請求項１３】
前記内部情報受信装置は、前記第２の内部情報記憶部に記憶された前記内部情報の全部又は一部を表示可能な表示部を備えている請求項１２に記載の記憶制御装置の保守システム。
【請求項１４】
前記内部情報受信装置は、前記第２の内部情報記憶部に記憶された前記内部情報の全部または一部を解析し、この解析結果を前記表示部に表示させる解析機能を備えている請求項１３に記載の記憶制御装置の保守システム。
【請求項１５】
前記内部情報受信装置は、少なくとも前記第２の無線通信部が前記第１の無線通信部に接近できるような形状を有する請求項１４に記載の保守システム。
【請求項１６】
前記内部情報採取部は、前記プロセッサのトレース情報を採取するトレース情報採取部と、前記プロセッサのステータス情報及び前記基板固有のデバイスのステータス情報を採取するステータス情報採取部とから構成されている請求項１１に記載の記憶制御装置の保守システム。
【請求項１７】
前記トレース情報採取部は、所定の起動条件が成立した場合に起動して、前記トレース情報を採取するものであり、
前記ステータス情報採取部は、前記起動信号送信部からの起動信号が前記第１の無線通信部により受信された場合に、前記プロセッサのステータス情報及び前記基板固有のデバイスのステータス情報を採取するものである請求項１６に記載の記憶制御装置の保守システム。
【請求項１８】
前記プロセッサは、プロセッサコア部と、前記メインメモリとの間でデータ授受を行うためのメインメモリインターフェース部と、前記基板固有のデバイスとの間でデータ授受を行うための外部バスインターフェース部と、前記内部情報採取部と、前記内部情報記憶部と、前記第１の無線通信部と、これら各部を相互に接続する内部バスとを含んで構成され、
前記ステータス情報採取部は、
前記プロセッサコアのステータス情報を取得する第１の情報採取部と、
前記内部バスに障害が発生しているか否かを判定する内部バス判定部と、
前記内部バス判定部により前記内部バスに障害が発生していないと判定された場合は、前記メインメモリインターフェース部及び前記外部バスインターフェース部のステータス情報を取得する第２の情報採取部と、
前記外部バスに障害が発生しているか否かを判定する外部バス判定部と、
前記外部バス判定部により前記外部バスに障害が発生していないと判定された場合は、前記基板固有のデバイスのステータス情報を取得する第３の情報採取部と、
を含んで構成されている請求項１７に記載の記憶制御装置の保守システム。
【請求項１９】
前記プロセッサは、他の上位装置とネットワーク接続するための第１のネットワークインターフェース部をさらに備えており、
前記内部情報受信装置は、前記他の上位装置とネットワーク接続するための第２のネットワークインターフェース部をさらに備えている請求項１８に記載の記憶制御装置の保守システム。
【請求項２０】
演算処理を行うプロセッサと、このプロセッサにより利用されるメインメモリと、前記プロセッサと外部バスを介して接続された基板固有のデバイスとを含んで構成される制御基板において、
前記プロセッサの内部には、
前記プロセッサ及び前記基板固有のデバイスに関する内部情報を採取する内部情報採取部と、
前記内部情報採取部により採取された前記内部情報を記憶する内部情報記憶部と、
前記内部情報記憶部に記憶された前記内部情報をプロセッサ外部に向けて無線送信する無線通信部と、を設けたことを特徴とする制御基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、トレース情報等の内部情報を採取し、この内部情報を非接触で外部に伝達可能な記憶制御装置及び記憶制御装置の保守システムに関する。
【背景技術】
【０００２】
大規模データベースシステムでは、ホストコンピュータとは別体に構成された専用の記憶システムを用いてデータを管理する。この記憶システムは、例えば、ディスクアレイサブシステムとも呼ばれ、多数のディスク記憶装置をアレイ状に配設して構成されている。ディスクアレイサブシステムは、例えば、RAID（Redundant Array of Independent Inexpensive Disks）に基づいて構築されている。各ディスク装置が有する物理的な記憶領域上には、論理的な記憶領域である論理ボリュームが形成されている。ホストコンピュータは、ディスクアレイサブシステムに対して所定形式の書込みコマンド又は読出しコマンドを発行することにより、所望のデータの読み書きを行うことができる。
【０００３】
ディスクアレイサブシステムは、複数種類のパッケージから構成される。例えば、ディスクアレイサブシステムは、複数のチャネルアダプタと、複数のディスク記憶装置と、複数のディスクアダプタと、複数のキャッシュメモリと、共用メモリ等から構成される。各チャネルアダプタは、ホストコンピュータとの間のデータ授受を制御する。各ディスク記憶装置は、それぞれ複数のディスクドライブから構成され、ホストコンピュータにより利用されるデータを記憶する。各ディスクアダプタは、各ディスク記憶装置との間のデータ授受を制御する。各キャッシュメモリは、ホストコンピュータと各ディスク記憶装置との間で転送されるデータを一時的に保持する。共用メモリは、各種のコマンドや制御情報等を記憶するものであり、ワーク領域も提供する。
【０００４】
ディスクアレイサブシステムは、複数のホストコンピュータに対して、それぞれ個別のデータ記憶サービスを提供する。また、ディスクアレイサブシステムは、冗長構成を採用して信頼性を高めるべく、上記のチャネルアダプタ、ディスク記憶装置、ディスクアダプタ等の各パッケージをそれぞれ複数備えて構成されている。
【０００５】
ディスクアレイサブシステムの一部に何らかの障害が発生した場合等には、障害の生じたパッケージを正常品のパッケージに交換する。障害が発生すると、保守員は、保守プロセッサを介して障害の発生したパッケージの保守交換要求を発行する。保守交換要求に基づいて、障害の発生したパッケージでは閉塞処理が行われ、閉塞されたパッケージの情報は共有メモリに書き込まれる。
【０００６】
ところで、電子機器に組み込まれるマイクロプロセッサのデバッグを行う方法として、インサーキットエミュレータを用いる方法が知られている。目的とするマイクロプロセッサの代わりにインサーキットエミュレータを電子機器に接続し、目的のプログラムを実行させることにより、プログラムの不具合を発見できる。しかし、インサーキットエミュレータでは使い勝手が低いため、マイクロプロセッサの内部にトレース情報を収集して保存する機能を追加し、このトレース情報をマイクロプロセッサの外部に設けられたトレース情報送信用のホストインターフェースを介して、外部のホストコンピュータに有線送信するようにした技術が提案されている（特許文献１）。
【特許文献１】特開２０００−１６３２８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の従来技術は、トレース情報を出力するための専用ホストインターフェースをマイクロプロセッサの外部に設け、有線送信により、トレース情報をホストコンピュータに送信する。このため、基板の小型化要求が厳しく、実装面積が制限されているような基板に従来技術を採用することは難しい。例えば、ディスクアレイサブシステムに用いられるチャネルアダプタ基板やディスクアダプタ基板等では、ストレージソリューションの進展に応じて、処理能力の向上と基板寸法の低減という相反する要求の高度な両立が求められている。このため、ディスクアレイサブシステムに用いられる各種制御基板は、可能な限り実装密度を高めて構成される。従って、トレース情報を出力するための専用のホストインターフェースを基板上に新たに追加実装することは困難であり、また、専用ホストインターフェースとマイクロプロセッサとの間の配線パターンを形成することも難しい。
【０００８】
また、専用ホストインターフェースをマイクロプロセッサの外部に設けるため、専用ホストインターフェースとマイクロプロセッサとの間の信号パスに何らかの障害が発生した場合は、マイクロプロセッサ自体に障害が発生していない場合でも、トレース情報を外部に送ることができない。従って、保守システムとしての信頼性が低い。
【０００９】
本発明は、上記の問題点に鑑みてなされたもので、本発明の目的の１つは、基板面積を大型化することなく、内部情報を採取して外部に送信することができる記憶制御装置及び記憶制御装置の保守システムを提供することにある。本発明の目的の１つは、耐障害性を向上して内部情報を採取し外部に送信できるようにした記憶制御装置及び記憶制御装置の保守システムを提供することにある。本発明の他の目的は、後述する実施の形態の記載から明らかになるであろう。
【課題を解決するための手段】
【００１０】
上記課題を解決すべく、本発明に従う記憶制御装置は、上位装置との間のデータ授受を制御するための上位接続用制御基板と、上位装置に記憶領域を提供する記憶装置との間のデータ授受を制御するための下位接続用制御基板とを含んで構成される記憶制御装置であって、上位接続用制御基板又は下位接続用制御基板の少なくともいずれか一方は、少なくとも、演算処理を行うプロセッサと、このプロセッサにより利用されるメインメモリと、プロセッサと外部バスを介して接続された基板固有のデバイスとを備え、プロセッサの内部には、プロセッサ及び基板固有のデバイスに関する内部情報を採取する内部情報採取部と、内部情報採取部により採取された内部情報を記憶する内部情報記憶部と、内部情報記憶部に記憶された内部情報をプロセッサ外部に向けて無線送信する無線通信部と、を設けたことを特徴とする。
【００１１】
上位装置は、例えば、記憶装置が提供する記憶領域にデータを読み書きするもので、例えば、パーソナルコンピュータ、メインフレーム、携帯情報端末等のコンピュータとして実現される。上位接続用制御基板及び下位接続用制御基板は、例えば、ＣＰＵ（Central Processing Unit）やＭＰＵ（Micro Processing Unit）等と称されるプロセッサと、メインメモリと、基板固有のデバイスとを備えてそれぞれ構成されている。基板固有のデバイスとは、制御基板の使用目的に応じて実装される固有のデバイスを意味し、例えば、上位接続用制御基板の場合は、上位装置との間のデータ通信を担当するコントローラが基板固有のデバイスに該当する。また、下位接続用制御基板の場合は、記憶装置との間のデータ通信を担当するコントローラが基板固有のデバイスに該当する。プロセッサが組み込まれた上位接続用制御基板又は下位接続用制御基板のうち少なくともいずれか一方のプロセッサは、内部情報の採取及び無線送信機能を備える。この機能は、内部情報採取部と、内部情報記憶部と、無線通信部とにより構成される。内部情報とは、例えば、制御基板内部の状態を示す情報の意味であり、具体的には、例えば、プロセッサの動作履歴情報や、各種状態レジスタの内容等が挙げられる。内部情報採取部により採取された内部情報は、内部情報記憶部に記憶される。この内部情報記憶部は、例えば、フラッシュメモリ等のような書込み可能で、かつ、不揮発性の記憶部として構成される。無線通信部は、例えば、近距離無線通信が可能な無線通信部として構成される。
【００１２】
このように、プロセッサの内部に、内部情報採取及び無線送信機能を設けるため、内部情報送信用の専用ホストインターフェースを基板上に実装する必要がなく、部品点数や組立工数の増大を抑えて、制御基板の機能を拡張することができる。また、プロセッサの外部に設けられた外部バスに障害が発生した場合でも、プロセッサ内部に記憶した内部情報を無線通信によって外部に送信することができる。
【００１３】
本発明の一態様では、内部情報採取部は、プロセッサのトレース情報を採取するトレース情報採取部と、プロセッサのステータス情報及び基板固有のデバイスのステータス情報を採取するステータス情報採取部とから構成されている。
ここで、ステータス情報としては、例えば、各種状態レジスタのステータスを挙げることができる。
【００１４】
本発明の一態様では、ステータス情報採取部は、プロセッサ外部からの起動信号が無線通信部により受信された場合に、プロセッサのステータス情報及び基板固有のデバイスのステータス情報を採取するようになっている。
即ち、ステータス情報採取部は、プロセッサ外部からの起動信号が無線通信部により受信されるまではステータス情報採取を行わず、起動信号が無線通信部により受信された場合にのみステータス情報を採取する。
【００１５】
本発明の一態様では、トレース情報採取部は、所定の起動条件が成立した場合に起動し、トレース情報を採取するようになっている。
トレース情報採取部は、外部からの起動信号を受信したか否かに拘わらず、所定の起動条件が成立した場合に起動してトレース情報を採取する。トレース情報の採取とステータス情報の採取とはそれぞれ独立して実行される。ここで、所定の起動条件としては、例えば、所定の制御プログラムが実行された場合、所定の入出力操作（メインメモリへのデータ読み書き）が行われた場合等を挙げることができる。
【００１６】
本発明の一態様では、プロセッサは、プロセッサコア部と、メインメモリとの間でデータ授受を行うためのメインメモリインターフェース部と、基板固有のデバイスとの間でデータ授受を行うための外部バスインターフェース部と、内部情報採取部と、内部情報記憶部と、無線通信部と、これら各部を相互に接続する内部バスとを含んで構成され、ステータス情報採取部は、第１にプロセッサコアのステータス情報を取得し、第２にメインメモリインターフェース部及び外部バスインターフェース部のステータス情報を取得し、第３に基板固有のデバイスのステータス情報を取得するようになっている。
即ち、ステータス情報採取部は、プロセッサコアから遠ざかるほど、採取の優先度を低下させるようにして、各ステータス情報を採取する。換言すれば、プロセッサコアに近づくほど採取順位が高くなるように、プロセッサコア、プロセッサコア周辺部、プロセッサ外部の各ステータス情報を採取する。
【００１７】
本発明の一態様では、プロセッサは、プロセッサコア部と、メインメモリとの間でデータ授受を行うためのメインメモリインターフェース部と、基板固有のデバイスとの間でデータ授受を行うための外部バスインターフェース部と、内部情報採取部と、内部情報記憶部と、無線通信部と、これら各部を相互に接続する内部バスとを含んで構成され、ステータス情報採取部は、プロセッサコアのステータス情報を取得する第１の情報採取部と、内部バスに障害が発生しているか否かを判定する内部バス判定部と、内部バス判定部により内部バスに障害が発生していないと判定された場合は、メインメモリインターフェース部及び外部バスインターフェース部のステータス情報を取得する第２の情報採取部と、外部バスに障害が発生しているか否かを判定する外部バス判定部と、外部バス判定部により外部バスに障害が発生していないと判定された場合は、基板固有のデバイスのステータス情報を取得する第３の情報採取部と、を含んで構成されている。
即ち、ステータス情報採取部は、プロセッサコアからの距離（論理的又は電気接続的な距離）に応じた複数のエリア（プロセッサコアと内部バスで接続されている内部エリアと、プロセッサコアと外部バスを介して接続されている外部エリア）毎に分けてそれぞれステータス情報を採取する。さらに、ステータス情報採取部は、各エリアでのステータス情報採取が可能か否かを予め判定してから、各エリアでのステータス情報を採取する。
【００１８】
本発明の一態様では、プロセッサは、他の上位装置とネットワーク接続するためのネットワークインターフェース部をさらに備えており、このネットワークインターフェース部を介して、少なくとも内部情報記憶部に記憶されたトレース情報を他の上位装置に送信可能となっている。
ここで、他の上位装置は、例えば、記憶制御装置の保守を行うための保守用コンピュータである。ネットワークインターフェース部を介して少なくともトレース情報を他の上位装置に送信可能とすることにより、保守作業に用いる内部情報の送信経路を、無線通信部による無線送信経路とネットワークインターフェース部による有線送信経路との２つ設けることができ、冗長構成を実現できる。さらに、ネットワークインターフェース部を介したトレース情報の収集に異常を生じた場合は、制御基板に何らかの障害が発生したものと判定し、無線通信によって内部情報を収集できる。
【００１９】
本発明の一態様では、無線通信部は、プロセッサ外部に位置する内部情報受信装置からの起動信号を受信すると、ステータス情報採取部を起動させ、ステータス情報採取部によって全部または一部のステータス情報が採取された場合に、このステータス情報とトレース情報とを対応付けて、内部情報受信装置に送信するようになっている。
即ち、無線通信部は、全てのステータス情報が採取されなかった場合でも、内部情報記憶部に記憶されている内部情報を内部情報受信装置に無線送信する。
【００２０】
本発明の一態様では、上位接続用制御基板の基板固有のデバイスは、ファイバチャネルプロトコルコントローラであり、下位接続用制御基板の基板固有のデバイスは、ディスクコントローラである。
【００２１】
本発明の一態様では、無線通信部は、隣接する他の制御基板のプロセッサ内部に設けられた無線通信部と混信しないように、交信可能距離又は送信周波数が設定されている。
記憶制御装置では、通常の場合、複数の上位接続用制御基板及び下位接続用制御基板を備えている。そして、省スペースの観点から、これら複数の制御基板は、筐体内に比較的密集して装着される。従って、隣接する無線通信部同士の間で混信等を生じないように、無線通信部の交信距離を短距離にしたり、各無線通信部で用いる周波数を変える。なお、例えば、予め各制御基板毎に使用周波数を違えて固定的に割り当ててもよいし、あるいは、周波数ホッピング方式（Frequency Hopping Spectrum Spread）等により、使用周波数を動的に変更してもよい。
【００２２】
本発明の他の観点に従う記憶制御装置の保守システムは、上位装置との間のデータ授受を制御するための複数の上位接続用制御基板及び上位装置に記憶領域を提供する記憶装置との間のデータ授受を制御するための複数の下位接続用制御基板を含んで構成される記憶制御装置と、この記憶制御装置の内部情報を読み出して記憶する内部情報受信装置とを備えた記憶制御装置の保守システムであって、各上位接続用制御基板及び各下位接続用制御基板は、少なくとも、演算処理を行うプロセッサと、このプロセッサにより利用されるメインメモリと、プロセッサと外部バスを介して接続された基板固有のデバイスとを備え、プロセッサの内部には、プロセッサ及び基板固有のデバイスに関する内部情報を採取する内部情報採取部と、この内部情報採取部により採取された内部情報を記憶する第１の内部情報記憶部と、この第１の内部情報記憶部に記憶された内部情報をプロセッサ外部に向けて無線送信する第１の無線通信部とが設けられ、内部情報受信装置は、アンテナを介して無線信号を送受信する第２の無線通信部と、内部情報採取部により採取された内部情報の転送を要求するための起動信号を第２の無線通信部を介して送信させる起動信号送信部と、第２の無線通信部を介して受信された内部情報を記憶する第２の内部情報記憶部と、を備えていることを特徴とする。
【００２３】
即ち、複数の上位接続用制御基板及び下位接続用制御基板は、それぞれのプロセッサ内部に、内部情報の採取及び無線通信機能を備えている。そして、内部情報受信装置からの起動信号（内部情報転送要求信号）を契機とし、各制御基板の内部情報は、無線通信を介して内部情報受信装置に送信されて記憶される。従って、ユーザ（保守要員、システム管理者等）は、障害が発生している場合はもちろんのこと、障害が発生していない場合においても、所望の時点で内部情報受信装置から起動信号を送信させることにより、制御基板の内部情報を収集することができる。なお、第２の内部情報記憶部には、過去に受信した内部情報を履歴として保存させてもよい。また、複数の制御基板からそれぞれ内部情報を収集する場合は、各内部情報に識別情報を付加して記憶することもできる。識別情報としては、例えば、制御基板の製造番号や種別を示す情報を挙げることができる。この場合、例えば、各制御基板の第１の無線通信部が、内部情報を送信する際に、内部情報と識別情報とを対応付けて、内部情報受信装置に送信すればよい。
【００２４】
本発明の一態様では、内部情報受信装置は、携帯可能に構成されている。
これにより、例えば、ユーザは、内部情報受信装置を携帯して記憶制御装置の設置場所に移動し、所望の制御基板の内部情報を収集することができる。
【００２５】
本発明の一態様では、内部情報受信装置は、第２の内部情報記憶部に記憶された内部情報の全部又は一部を表示可能な表示部を備えている。
例えば、液晶ディスプレイやプラズマディスプレイ又はＥＬ（ElectroLuminescent）ディスプレイ等のような表示部に、受信した内部情報の全部または一部を表示させることで、ユーザは、表示された内部情報に基づいて障害の原因を検討できる。
【００２６】
本発明の一態様では、内部情報受信装置は、第２の内部情報記憶部に記憶された内部情報の全部または一部を解析し、この解析結果を表示部に表示させる解析機能を備える。
いわゆる生データを単純に表示させるのではなく、解析機能により解析された結果、即ち２次情報を表示部に表示させる。この解析結果としては、例えば、パリティエラー等の異常の有無等を挙げることができる。この解析機能は、必ずしも高度な解析能力を備えている必要はなく、比較的簡易な解析能力を備えていれば足りる。簡易な解析機能でも、ユーザは、解析結果を手がかりに、障害原因を究明できる場合もあるからである。
【００２７】
本発明の一態様では、内部情報受信装置は、少なくとも第２の無線通信部が第１の無線通信部に接近できるような形状を有している。
例えば、第１の無線通信部と第２の無線通信部とを近距離無線通信可能な無線通信部としてそれぞれ構成した場合は、両無線通信部を接近させないと無線通信を行うことができない。そこで、第２の無線通信部が第１の無線通信部に接近できるように、内部情報受信装置の形状を設定する。例えば、第２の無線通信部が有するアンテナ部のみを第１の無線通信部に接近可能なように、内部情報受信装置からアンテナ部だけを突出させて形成することができる。この場合、アンテナ部は伸縮自在に構成してもよい。あるいは、内部情報受信装置自体を小型または薄肉に形成して、第２の無線通信部を第２の無線通信部に接近可能としてもよい。
【００２８】
本発明のさらに別の観点に従う制御基板は、演算処理を行うプロセッサと、このプロセッサにより利用されるメインメモリと、プロセッサと外部バスを介して接続された基板固有のデバイスとを含んで構成される制御基板であって、プロセッサの内部には、プロセッサ及び基板固有のデバイスに関する内部情報を採取する内部情報採取部と、内部情報採取部により採取された内部情報を記憶する内部情報記憶部と、内部情報記憶部に記憶された内部情報をプロセッサ外部に向けて無線送信する無線通信部と、を設けたことを特徴としている。
【発明を実施するための最良の形態】
【００２９】
以下、図１〜図１３に基づき、本発明の実施の形態を説明する。本実施形態では、以下に詳述するように、制御基板に搭載されたマイクロプロセッサの内部に、内部情報の採取機能と、採取した内部情報の記憶機能と、記憶された内部情報の無線送信機能とを内蔵させている。
【実施例１】
【００３０】
図１〜図８に基づいて、本発明の第１実施例を説明する。図１は、本実施例による制御基板の保守システムの概略を示す機能ブロック図である。このシステムは、ディスクアレイサブシステムに好適に用いることができるが、ディスクアレイサブシステムに適用する例については、別の実施例で後述する。
【００３１】
このシステムは、制御基板１と、内部情報受信装置２と、保守用コンピュータ（以下、保守用ＰＣ）３と、クライアントコンピュータ（以下、クライアントＰＣ）４とを備えている。ここで、制御基板１は、予め設定された使用目的に応じた各種のデータ処理を行うものである。内部情報受信装置２は、内部情報モニタとも呼ぶことができ、制御基板１から無線通信により取得した内部情報を記憶したり表示するものである。保守用ＰＣ３は、制御基板１から情報を取得して、制御基板１の作動状態を監視するものである。クライアントＰＣ４は、制御基板１によるデータ処理の結果を利用するものである。
【００３２】
これら各機器１〜４の接続関係について述べると、制御基板１と内部情報受信装置２とは、必要に応じて無線通信により接続される。即ち、制御基板１と内部情報受信装置２とは、必要な場合に接続されるもので、常時接続されるものではない。制御基板１と保守用ＰＣ３とは、例えば、ＬＡＮ（Local Area Network）等の通信ネットワークＣＮ１により双方向通信可能に接続されている。保守用ＰＣ３と内部情報受信装置２とは、例えば、有線ケーブル等の通信ネットワークＣＮ３を介して双方向通信可能に接続されている。制御基板１とクライアントＰＣ４とは、例えば、ＬＡＮやＳＡＮ（Storage Area Network）等の通信ネットワークＣＮ２を介して双方向通信可能に接続されている。通信ネットワークＣＮ１とＣＮ２とは、それぞれ別々のネットワークとして独立の構成とする方が管理上望ましい。しかし、場合によっては、保守用ＰＣ３及びクライアントＰＣ４は、それぞれ共通の通信ネットワークを介して、制御基板１と双方向通信する構成としてもよい。
【００３３】
制御基板１の詳細を説明する。制御基板１は、それぞれ後述するように、主として、マイクロプロセッサ（以下、プロセッサ）１０と、メインメモリ１１と、装置固有デバイス１２とを備えている。なお、制御基板１は、例えば、ＲＯＭ（Read Only Memory）やキャッシュメモリ等も備えるが、これらの図示は省略されている。また、制御基板１には、図外の電力供給源（例えば、DC/DCコンバータ等）から必要な電力が供給される。なお、制御基板１に、小型電池等の非常電源を搭載してもよい。
【００３４】
プロセッサ１０は、制御基板１に求められている各種データ処理を行うものである。プロセッサ１０は、プロセッサコア１００と、メインメモリインターフェース（以下、インターフェースをＩ／Ｆと略記）１０１と、外部バスＩ／Ｆ１０２と、ＬＡＮコントローラ１０３及びＬＡＮＩ／Ｆ１０４と、不揮発メモリ１０５と、トレース情報採取部１０６と、無線通信部１０７及びアンテナ１０８と、これら各部を相互に接続する内部バス１０９とを備えている。なお、プロセッサ１０は、プロセッサコア１００にキャッシュメモリを内蔵しているが、図示を省略している。プロセッサ１０の内部構造については、さらに後述する。
【００３５】
メインメモリ１１は、プロセッサ１０にワーク領域等を提供する。また、メインメモリ１１には、ＲＯＭに格納されている装置制御プログラム１１Ａ等がロードされ、これにより、プロセッサ１０は、装置制御プログラム１１Ａを実行する。プロセッサ１０が装置制御プログラム１１Ａを実行することにより、制御基板１に期待されているデータ処理が実行される。
【００３６】
装置固有デバイス１２は、制御基板１の役割に応じて追加された制御基板１に特有の機能部品である。装置固有デバイス１２としては、例えば、クライアントＰＣ４とＩ／Ｆ１３を介してデータ通信を行うための通信コントローラ等を挙げることができる。即ち、装置固有デバイス１２とは、通常のマイクロコンピュータシステムに共通する最大公約数的な構成要素以外の構成要素であると定義することも可能である。装置固有デバイス１２の具体例については、別の実施例で詳述する。外部バス１４は、プロセッサ１０と装置固有デバイス１２との間を接続する。図示のように、メインメモリ１１とプロセッサ１０とは外部バス１４と別のバスで接続してもよいし、あるいは、外部バス１４を介してメインメモリ１１とプロセッサ１０とを接続してもよい。
【００３７】
プロセッサ１０の内部構造を説明する。プロセッサコア１００は、データ処理を実行する回路であり、プロセッサ１０の中心となる構成要素である。メインメモリＩ／Ｆ１０１は、メインメモリ１１との間のデータ授受を行うものである。外部バスＩ／Ｆ１０２は、外部バス１４を介して装置固有デバイス１２との間でデータ授受を行うものである。ＬＡＮコントローラ１０３は、ＬＡＮＩ／Ｆ１０４から通信ネットワークＣＮ１を介して、保守用ＰＣ３との間でデータ授受を行うものである。
【００３８】
不揮発メモリ１０５は、例えば、フラッシュメモリ、FeRAM（Ferroelectric Random Access Memory）、MRAM（Magnetoresistive Random Access Memory）、相変化メモリ（Ovonic Unified Memory）等のような書込み可能なメモリとして構成される。不揮発メモリ１０５には、通信プログラム１０５Ａと、ステータス情報採取プログラム１０５Ｂとの２つのプログラムに加えて、制御基板１から採取された内部情報１０５Ｃが記憶される。通信プログラム１０５Ａは、プロセッサコア１００により実行されるもので、不揮発メモリ１０５に記憶されている内部情報１０５Ｃを読出し、内部情報１０５Ｃを無線通信部１０７から外部に向けて送信させる。ステータス情報採取プログラム１０５Ｂは、内部情報受信装置２からの起動信号を受信した無線通信部１０７がプロセッサコア１００に割込をかけることにより起動される。ステータス情報採取プログラム１０５Ｂは、プロセッサ１０の内外の各種ステータス情報を採取し、各種ステータス情報を内部情報１０５Ｃとして不揮発メモリ１０５に記憶させる。
【００３９】
トレース情報採取部１０６は、例えば、装置制御プログラム１１Ａの実行アドレス、メインメモリＩ／Ｆ１０１を介したメインメモリ１１へのデータ入出力（読み書きされるデータの内容及びメモリアドレス）、外部バスＩ／Ｆ１０２を介した装置固有デバイス１２へのデータ入出力等をトレース情報として採取する。トレース情報採取部１０６は、採取したトレース情報を不揮発メモリ１０５に内部情報１０５Ｃとして記憶させる。従って、不揮発メモリ１０５に記憶される内部情報１０５Ｃは、各種ステータス情報（各種状態レジスタの内容等）とトレース情報とから構成される。ここで、トレース情報は、トレース情報採取部１０６により定常的に採取され得るものであるが、ステータス情報は、内部情報受信装置２からの起動信号を契機として非定常的に採取される。
【００４０】
無線通信部１０７は、内部情報受信装置２との間で無線による通信を行うためのものである。無線通信部１０７は、アンテナ１０８を備えている。このアンテナ１０８は、プロセッサ１０の内部に収容することもできるし、プロセッサ１０のパッケージ表面あるいはパッケージ内に形成することもできる。無線通信部１０７は、内部情報受信装置２からの起動信号を受信すると、プロセッサコア１００に割込信号を出力する。この割込により、プロセッサコア１００は、ステータス情報採取プログラム１０５Ｂを起動させる。
【００４１】
次に、内部情報受信装置２の構成を説明する。内部情報受信装置２は、受信装置本体２１と、受信装置本体２１から外側に突出して形成されたアンテナ２２とから、携帯可能に構成されている。アンテナ２２は、例えば、伸縮自在な棒状のアンテナとして、または、受信装置本体２１の表面または内面に設けられる平面上のアンテナとして、あるいは、その他の形状で構成される。
【００４２】
受信装置本体２１には、プロセッサ２１１と、データ記憶部２１２と、無線通信部２１３と、入力部２１３及び手動スイッチ（ＳＷ）２１５と、表示部２１６及びディスプレイ２１７と、外部Ｉ／Ｆ２１８と、これら各部を相互に接続するバス２１９とが設けられている。また、受信装置本体２１には、図示せぬ電力供給源が設けられている。この電力供給源としては、例えば、乾電池、燃料電池、太陽電池あるいはこれらの組合せを採用することができる。
【００４３】
プロセッサ２１１は、内部情報受信装置２の全体動作を制御する。データ記憶部２１２は、例えば、フラッシュメモリ等のような不揮発メモリから構成され、制御基板１から受信した内部情報を記憶する。無線通信部２１３は、入力部２１４からの割込信号が発生すると、制御基板１に向けて起動信号を送信する。また、無線通信部２１３は、制御基板１の無線通信部１０７から送信された内部情報を受信する。入力部２１４は、受信装置本体２１の表面に露出して設けられた手動スイッチ２１５からの入力信号を処理する。手動スイッチ２１５は、例えば、押釦スイッチ、メンブレンスイッチ、トグルスイッチ、キーボードスイッチ等から構成される。手動スイッチ２１５は、それぞれ独立したスイッチとして構成されるか否かを問わず、少なくとも、電源投入指示機能と、起動信号送信指示機能と、データ転送機能と、表示指示機能とを実現する。表示部２１６は、ディスプレイ２１７に表示させる内容を制御する。ディスプレイ２１７は、例えば、液晶ディスプレイやプラズマディスプレイ、ＥＬディスプレイ等として構成される。表示部２１６は、プロセッサ２１１からの指示を受けて、ディスプレイ２１７に内部情報等を表示させる。なお、ディスプレイ２１７は、例えば、受信装置本体２１の表面に印刷された状態レジスタ名称とこの状態レジスタ名称の隣に良否を区別して発光するＬＥＤランプのように、複数の点光源及び各点光源に対応して印字されたメッセージに代えることもできる。
【００４４】
外部Ｉ／Ｆ２１８は、通信ネットワークＣＮ３を介して保守用ＰＣ３との間のデータ授受を行う。データ記憶部２１２に記憶された内部情報は、保守用ＰＣ３からの要求に応じて消極的に、あるいは、手動スイッチ２１５の操作に応じて積極的に、外部Ｉ／Ｆ２１８から通信ネットワークＣＮ３を介して保守用ＰＣ３に送信される。
【００４５】
次に、図２を参照して、制御基板１のプロセッサ１０から内部情報受信装置２に送信される内部情報の構成例を説明する。以下に述べるように、内部情報は、制御基板１の状態に応じた複数のデータ構成を取り得る。
【００４６】
図２（ａ）は、制御基板１の内部バス１０９及び外部バス１４のいずれにも障害が生じておらず、内部情報として予定されている全種類の情報を採取できる場合のデータ構成を示している。この場合、内部情報は、例えば、識別情報Ｄ１と、プロセッサコア内ステータス情報Ｄ２と、コア周辺デバイスステータス情報Ｄ３と、装置固有デバイスステータス情報Ｄ４と、トレース情報Ｄ５と、その他の属性情報Ｄ６とから構成される。
【００４７】
識別情報Ｄ１は、いずれの制御基板１から送信された内部情報であるかを識別するための情報である。識別情報Ｄ１は、例えば、制御基板１が用いられる電子機器（例えば、ディスクアレイサブシステム）内で一意に特定できるだけの情報を備えていればよい。従って、識別情報Ｄ１は、例えば、連続番号、製造番号、基板種別、内部情報の生成日時（あるいは送信日時）等を含んで構成可能である。これ以外に、制御基板１に例えばＩＰアドレスやＷＷＮ（World Wide Name）等が割り当てられている場合は、これらのＩＰアドレスやＷＷＮを識別情報Ｄ１に含めてもよい。なお、識別情報Ｄ１の全部または一部を予め作成しておき、不揮発メモリ１０５内に格納しておくことができる。
【００４８】
プロセッサコア内ステータス情報Ｄ２は、ステータス情報採取プログラム１０５Ｂにより採取されるものである。このプロセッサコア内ステータス情報Ｄ２としては、例えば、状態レジスタの内容、プログラムの実行アドレス等を挙げることができる。
【００４９】
コア周辺デバイスステータス情報Ｄ３は、ステータス情報採取プログラム１０５Ｂにより採取されるものである。コア周辺デバイスステータス情報Ｄ３としては、例えば、プロセッサ１０内においてプロセッサコア１００の周辺に位置する各デバイス（メインメモリＩ／Ｆ１０１、外部バスＩ／Ｆ１０２、ＬＡＮコントローラ１０３）の状態レジスタ情報等を挙げることができる。
【００５０】
装置固有デバイスステータス情報Ｄ４は、ステータス情報採取プログラム１０５Ｂにより採取されるものである。装置固有デバイスステータス情報Ｄ４としては、例えば、装置固有デバイス１２（例えば、ファイバチャネルプロトコルコントローラ、ディスクコントローラ、キャッシュコントローラ等）の状態レジスタ情報等を挙げることができる。
【００５１】
トレース情報Ｄ５は、トレース情報採取部１０６により定常的に採取されているものである。トレース情報Ｄ５としては、例えば、メインメモリ１１へのデータアクセス履歴、外部バスＩ／Ｆ１０２へのデータ入出力履歴等を挙げることができる。
【００５２】
属性情報Ｄ６には、制御基板１または内部情報に関するその他の情報を格納することができる。例えば、属性情報Ｄ６として、パリティチェック、チェックサム、ＣＲＣ（Cyclic Redundancy Check）等のような、データ転送が正常に行われたか否かを検査するための検査用情報を含めることができる。なお、図２中では、内部情報の本体のみを示すが、内部情報の始まりを示す情報、内部情報の終了を示す情報等を付加してもよい。
【００５３】
図２（ｂ）は、外部バス１４に障害が発生している場合に、プロセッサ１０から内部情報受信装置２に送信される内部情報のデータ構造を示す。外部バス１４に何らかの通信障害が発生し、装置固有デバイス１２のステータス情報を採取できない場合は、図２（ａ）に示すフルセットのデータ構造から、装置固有デバイスステータス情報Ｄ４を除いたデータ構造で内部情報が生成される。なお、外部バス１４に障害が発生した場合であっても、プロセッサ１０が装置固有デバイス１２にアクセス可能な場合は、図２（ａ）に示すフルセットの内部情報が生成される。
【００５４】
図２（ｃ）は、外部バス１４の障害に加えて内部バス１０９にも通信障害が発生した場合における内部情報のデータ構造を示す。内部バス１０９に発生した障害により、プロセッサコア１００の周辺に位置する各デバイス群のステータス情報を取得できない場合、図２（ａ）に示すフルセットのデータ構造から、コア周辺デバイスステータス情報Ｄ３及び装置固有デバイスステータス情報Ｄ４が取り除かれたデータ構造を有する内部情報が生成される。なお、プロセッサコア１００の周辺に位置するデバイス群のうち、一部のデバイスについてのみステータス情報を採取できた場合は、その採取できたステータス情報からコア周辺デバイスステータス情報Ｄ３を生成することができる。
【００５５】
図２（ｃ）に示すように、本実施例によれば、内部バス１０９及び外部バス１４の両方で通信障害が発生した場合でも、プロセッサコア内ステータス情報Ｄ２及びトレース情報Ｄ５を含んだ内部情報を生成し、内部情報受信装置２に送信可能である。プロセッサ１０の内部に内部情報採取機能、内部情報記憶機能及び無線通信機能を設けたため、通信障害が重なった場合でも、必要最低限の内部情報を送信可能である。
【００５６】
なお、図２（ｂ）、（ｃ）では、採取できなかった情報Ｄ４又はＤ３及びＤ４を除去して示してあるが、採取できなかった情報については、例えば、採取不能を意味するダミーデータを格納することにより、形式的なデータ構造を共通化することもできる。
【００５７】
次に、図３〜図８に基づいて、本実施例による動作を説明する。まず、図３に基づいて、制御基板１で採取された内部情報を内部情報受信装置２に送信する全体プロセスの概要を説明する。なお、図３中において、点線で示される部分は、コンピュータにより実行されない人為的なステップである可能性を示す。
【００５８】
図３中の左側に示すように、プロセッサ１０のトレース情報採取部１０６は、制御基板１の障害の有無に拘わらず、独自のトレース開始条件及びトレース終了条件に従って、トレース情報を採取している（Ｓ１）。採取されたトレース情報は、不揮発メモリ１０５に記憶される。なお、限られた記憶資源を有効利用するために、不揮発メモリ１０５の特定の記憶領域にトレース情報を上書きすることができる。即ち、最古のトレース情報から順番に最新のトレース情報に置き換えていくように、トレース情報を不揮発メモリ１０５に記憶させることができる。
【００５９】
次に、ある時刻において、何らかの障害が発生したと仮定する（Ｓ２）。この場合、障害の現れ方等によっては、保守用ＰＣ３側で障害発生を検知することができる。保守用ＰＣは、通信ネットワークＣＮ１を介して、制御基板１から情報を定期的または不定期に取得することができる。保守用ＰＣ３による監視の結果、ユーザにより、障害発生または障害発生の可能性が検知されると、障害発生の調査が開始される。ユーザは、内部情報受信装置２を携帯し、制御基板１の設置場所に移動する。制御基板１の設置場所と保守用ＰＣ３の設置場所とが離れている場合は、別のユーザが内部情報受信装置２を携えて現場に向かう。
【００６０】
ユーザは、内部情報受信装置２を制御基板１に接近させ、手動スイッチ２１５を操作し、起動信号を無線通信部２１３から送信させる（Ｓ３）。この起動信号は、制御基板１のプロセッサ１０に対して内部情報の送信を要求する信号である。
【００６１】
プロセッサ１０に内蔵された無線通信部１０７は、内部情報受信装置２からの起動信号を受信すると、プロセッサコア１００に割込信号を出力する（Ｓ４）。この割込信号により、プロセッサコア１００は、不揮発メモリ１０５に格納されているステータス情報採取プログラム１０５Ｂを呼び出して起動させる（Ｓ５）。プロセッサコア１００により実行されるステータス情報採取プログラム１０５Ｂは、プロセッサコア内ステータス情報Ｄ２、コア周辺デバイスステータス情報Ｄ３及び装置固有デバイスステータス情報Ｄ４をそれぞれ採取し、不揮発メモリ１０５に記憶させる。
【００６２】
ステータス情報の採取が完了すると、プロセッサコア１００は、通信プログラム１０５Ａを起動させる。プロセッサコア１００により実行される通信プログラム１０５Ａは、不揮発メモリ１０５に記憶された内部情報１０５Ｃを読出し、無線通信部１０７から送信させる（Ｓ６）。
【００６３】
内部情報受信装置２の無線通信部２１３は、プロセッサ１０から送信された内部情報を受信すると、プロセッサ２１１に割込信号を出力する。（Ｓ７）。この割込により、プロセッサ２１１は、無線通信部２１３により受信された内部情報を、データ記憶部２１２にコピーして記憶させる（Ｓ８，Ｓ９）。
【００６４】
このようにして、ユーザは、内部情報受信装置２によって制御基板１の内部情報を収集する。ユーザは、内部情報受信装置２を携えて保守用ＰＣ３の設置場所に戻り、内部情報受信装置２と保守用ＰＣ３とを通信ネットワークＣＮ３で接続する。そして、保守用ＰＣ３のユーザインターフェースを介して、内部情報受信装置２に対し、内部情報の転送を要求する（Ｓ１０）。なお、保守用ＰＣ３からの要求を待たずに、内部情報受信装置２から積極的に内部情報を保守用ＰＣ３に送信する構成でもよい。また、保守用ＰＣ３と内部情報受信装置２とを結ぶ通信ネットワークＣＮ３を、公衆電話回線や専用回線、あるいはインターネット等により構成すれば、内部情報受信装置２と保守用ＰＣとが離れている場合でも、内部情報を送信することができる。
【００６５】
保守用ＰＣ３からの内部情報転送要求が、内部情報受信装置２の外部Ｉ／Ｆ２１８を介して受信されると、割込信号が発生する（Ｓ１１）。この割込信号により、プロセッサ２１１は、データ記憶部２１２に記憶されている内部情報を読出し（Ｓ１２）、この読み出した内部情報を外部Ｉ／Ｆ２１８から通信ネットワークＣＮ３を経由して保守用ＰＣ３に送信させる（Ｓ１３）。
【００６６】
保守用ＰＣ３は、内部情報受信装置２から内部情報を受信すると（Ｓ１４）、この受信した内部情報をＲＡＭやローカルディスク等に記憶して保存する（Ｓ１５）。そして、ユーザは、このようにして取得した内部情報に基づいて解析作業を行い、障害の原因を特定したり、障害復旧の方法等を検討する（Ｓ１６）。
【００６７】
次に、個々の具体的な処理内容を説明する。まず、図４は、図３中のＳ１で示されるトレース情報採取処理のフローチャートである。トレース情報採取部１０６は、例えば、トレース開始条件及びトレース終了条件、トレース対象デバイス、トレース対象プログラムの実行アドレス等のトレース情報採取条件を最初にセットする（Ｓ２１）。そして、設定されたトレース開始条件が成立すると、トレース情報採取部１０６は、トレース情報の採取を開始する（Ｓ２２）。トレース情報採取部１０６は、採取したトレース情報を不揮発メモリ１０５に記憶させる（Ｓ２３）。このトレース情報の採取及び記憶は、トレース情報の終了条件を満たすまで繰り返して行われる（Ｓ２４）。例えば、装置制御プログラム１１Ａの起動が停止したような場合には、トレース情報の採取が完了する。
【００６８】
次に、図５のフローチャートに基づいて、図３中のＳ５で示されるステータス情報採取処理の詳細を説明する。プロセッサコア１００は、無線通信部１０７が起動信号を受信して割込信号を出力したか否かを監視している（Ｓ３１）。無線通信部１０７からの割込信号がプロセッサコア１００に入力されると（S31：YES）、プロセッサコア１００は、ステータス情報採取プログラム１０５Ｂを起動させる（Ｓ３２）。
【００６９】
ステータス情報採取プログラム１０５Ｂは、まず最初に、プロセッサコア１００のステータス情報Ｄ２を採取し、不揮発メモリ１０５に記憶させる（Ｓ３３）。プロセッサコア内ステータス情報Ｄ２としては、状態レジスタの内容や実行アドレス等を挙げることができる。
【００７０】
次に、ステータス情報採取プログラム１０５Ｂは、内部バス１０９に通信障害が発生しているか否かを判定する（Ｓ３４）。内部バス１０９が正常に稼働している場合（S34:NO）、ステータス情報採取プログラム１０５Ｂは、プロセッサ１０内においてプロセッサコア１００の周辺に配置された各デバイス群からステータス情報Ｄ３を読み出して、不揮発メモリ１０５に記憶させる（Ｓ３５）。即ち、ステータス情報採取プログラム１０５Ｂは、メインメモリＩ／Ｆ１０１、外部バスＩ／Ｆ１０２、ＬＡＮコントローラ１０３の状態レジスタの内容等を取得し、この情報を不揮発メモリ１０５に記憶させる。
【００７１】
次に、ステータス情報採取プログラム１０５Ｂは、外部バス１４に通信障害が発生しているか否かを判定する（Ｓ３６）。外部バス１４が正常に稼働している場合（S36:NO）、ステータス情報採取プログラム１０５Ｂは、装置固有デバイス１２のステータス情報Ｄ４を採取し、ステータス情報Ｄ４を不揮発メモリ１０５に記憶させる（Ｓ３７）。
【００７２】
そして、プロセッサコア１００は、プロセッサコア１００に内蔵されている１次キャッシュメモリの記憶内容を、メインメモリ１１に掃出させる（Ｓ３８）。これにより、起動信号に基づく割込を受けた時点のプロセッサコア１００の現状が、メインメモリ１１に反映される。次に、プロセッサコア１００は、通信プログラム１０５Ａを起動させて、ステータス情報採取処理を完了する（Ｓ３９）。
【００７３】
もしも、内部バス１０９に障害が発生している場合（S34：YES）、ステータス情報採取プログラム１０５Ｂは、プロセッサコア周辺デバイスステータス情報Ｄ３の採取を行わず、Ｓ３８に移る。同様に、もしも、外部バス１４に障害が発生している場合（S36：YES）、ステータス情報採取プログラム１０５Ｂは、装置固有デバイスステータス情報Ｄ４の採取を行わず、Ｓ３８に移る。
【００７４】
図６に示すフローチャートは、図３中のＳ６で示される内部情報送信処理を示す。通信プログラム１０５Ａは、不揮発メモリ１０５から内部情報を読み出す（Ｓ４１）。次に、通信プログラム１０５Ａは、読出した内部情報を無線通信部１０７からアンテナ１０８を経由して外部の内部情報受信装置２に送信させる（Ｓ４２）。送信するべき全ての内部情報を送信するまで、内部情報の読出し及び送信が繰り返される（Ｓ４３）。内部情報受信装置２は、内部情報の受信を完了した場合に、プロセッサ１０に確認応答を返すことができる。通信プログラム１０５Ａは、内部情報受信装置２からの確認応答を受信するまで、内部情報を繰り返し送信することもできる。
【００７５】
次に、図７は、内部情報受信装置２の動作を示すフローチャートである。図７に示すフローチャートは、図３中のＳ３，Ｓ７〜Ｓ９，Ｓ１１〜Ｓ１３に対応する。
【００７６】
内部情報受信装置２のプロセッサ２１１は、無線通信部２１３からの割込信号が入力されたか否かを判定する（Ｓ５１）。無線通信部２１３は、プロセッサ１０から内部情報を受信すると、プロセッサ２１１に割込信号を出力する。
【００７７】
無線通信部２１３が制御基板１のプロセッサ１０から内部情報を受信して割込信号が発生すると（S51：YES）、プロセッサ２１１は、無線通信部２１３を介して受信した内部情報をデータ記憶部２１２に記憶させる（Ｓ５２）。次に、プロセッサ２１１は、データ記憶部２１２に記憶された内部情報のうちステータス情報（状態レジスタの内容）を全て参照する（Ｓ５３）。プロセッサ２１１は、各デバイスの状態レジスタの内容に基づいて、各デバイス毎にエラー発生の有無を解析する。この簡易解析の結果は、表示部２１６を介してディスプレイ２１７に表示される（Ｓ５４）。従って、ユーザは、どのデバイスに問題が生じているのかを、その場で直ちに確認することができる。より詳細な障害解析は、保守用ＰＣ３で行うことができるが、内部情報受信装置２に内蔵された簡易解析プログラムにより、早期に障害箇所の特定を行うことができ、速やかに障害復旧を行うことができるようになっている。
【００７８】
説明は前後するが、制御基板１の内部情報を内部情報受信装置２に収集させる場合は、ユーザは、起動信号発生用の手動スイッチ２１５を操作する。これにより、入力部２１４は、プロセッサ２１１に割込信号を出力する。プロセッサ２１１は、入力部２１４からの割込信号を受信すると（S55:YES）、無線通信部２１３からアンテナ２２を介して起動信号を送信させる（Ｓ５６）。なお、起動信号の送信開始指示は、手動スイッチ２１５の操作に限定されない。例えば、音声入力等により、起動信号の送信開始を指示することもできる。この起動信号に応答して、プロセッサ１０から内部情報が送信されると、上述のように、Ｓ５１で「YES」と判定され、内部情報の受信及び解析等が開始される。
【００７９】
さて、制御基板１からの内部情報を受信して記憶した後で、保守用ＰＣ３と内部情報受信装置２とが通信ネットワークＣＮ３を介して接続される。ユーザは、保守用ＰＣ３のユーザインターフェースを介して、内部情報受信装置２に内部情報の転送を要求する。この保守用ＰＣ３からの転送要求は、外部Ｉ／Ｆ２１８により受信される。外部Ｉ／Ｆ２１８は、転送要求を受信すると、プロセッサ２１１に割込信号を出力する（S57:YES）。プロセッサ２１１は、保守用ＰＣ３からの転送要求に応じて、データ記憶部２１２に記憶されている内部情報を、外部Ｉ／Ｆ２１８から保守用ＰＣ３に送信させる（Ｓ５８）。
【００８０】
次に、具体的な障害解析の一例を説明する。図８は、障害解析工程の流れを簡略化して示すもので、人為的な処理が含まれている。図８に示す処理は、その全てがコンピュータにより行われるわけではない。
【００８１】
まず、説明の便宜上の前提条件を設定する。ここでは、プロセッサコア１００の内蔵キャッシュの不良により、内蔵キャッシュに記憶されているデータの一部が本来のデータとは異なるデータに変化（データ化け）したものとする。そして、このプロセッサコア１００内の原因により、プロセッサ１０が閉塞し、プロセッサ１０とのＬＡＮを通じた通信が不通になったものとする（Ｓ６１）。
【００８２】
ユーザは、保守用ＰＣ３による制御基板１の監視を通じて、ＬＡＮが不通であることを発見する（Ｓ６２）。異常を検知したユーザは、内部情報受信装置２を携えて制御基板１の設置場所に移動し、内部情報受信装置２のアンテナ２２を制御基板１のプロセッサ１０に接近させる（Ｓ６３）。
【００８３】
ユーザは、内部情報受信装置２の手動スイッチ２１５を操作し、無線通信部２１３からアンテナ２２を介して、起動信号を送信させる（Ｓ６４）。この起動信号により、プロセッサ１０から内部情報が送信され、内部情報受信装置２内に格納される。ユーザは、ディスプレイ２１７に表示される簡易解析結果に基づいて、ＬＡＮコントローラ１０３に異常が発生しているか否かを確認する（Ｓ６５）。ここでは、プロセッサコア１００の内蔵キャッシュに不良が発生したことを原因としているので、ＬＡＮコントローラ１０３の状態レジスタは、ＬＡＮコントローラ１０３が正常に動作していることを示す。
【００８４】
次に、ユーザは、プロセッサコア１００の状態レジスタの状況を参照する（Ｓ６６）。ユーザは、プロセッサコア１００の内蔵キャッシュにパリティエラーが発生していることを確認する。これにより、ユーザは、プロセッサコア１００に障害が発生していることを知る（Ｓ６７）。そこで、ユーザは、プロセッサ１０または制御基板１を予備品と交換することにより、障害から復旧させる（Ｓ６８）。
【００８５】
このように構成される本実施例によれば、プロセッサ１０に、内部情報採取機能と、内部情報記憶機能と、内部情報の無線送信機能とを内蔵させるため、制御基板１に新たなＩ／Ｆ部品を搭載し、配線パターンを形成する必要がない。従って、実装密度が高く、部品の新たな実装に余裕のない制御基板でも、内部情報の採取及び送信機能を追加して、信頼性や保守性を高めることができる。
【００８６】
また、例えば、プロセッサ１０の外部バス１４に障害が発生した場合でも、プロセッサ１０内の無線通信経路を介して内部情報を外部に伝送することができる。従って、内部情報の伝達経路を冗長構造とすることができ、信頼性が向上する。
【００８７】
さらに、内部情報の主要な供給源であるプロセッサ１０内に、内部情報の採取機能、内部情報の記憶機能及び無線通信機能を集約するため、プロセッサ１０の周辺デバイス群に障害が発生した場合でも、内部情報の少なくとも一部を採取して外部に無線送信することができる。
【００８８】
また、障害発生前のトレース情報は定常的に採取し、障害発生時のステータス情報は起動信号を受信した場合にスポット的に採取するため、プロセッサ１０に過大な負荷をかけることなく、内部情報を採取することができる。
【００８９】
また、プロセッサコア１００に近づくほどステータス情報の採取順位を高く設定してあるので、内部バス１０９または外部バス１４に障害が発生した場合でも、重要度の高いステータス情報から順番に効率的に採取することができる。
【００９０】
さらに、内部情報受信装置２は携帯可能に構成されており、アンテナ２２をプロセッサ１０に近づけて手動スイッチ２１５を操作するだけで、制御基板１の内部情報を内部情報受信装置２内に移すことができる。従って、ユーザは、障害発生の有無を問わず、任意の所望時点で、いつでも内部情報を収集できる。
【００９１】
また、内部情報受信装置２には、内部情報を解析する簡易解析機能を実装したので、内部情報受信装置２内の内部情報を保守用ＰＣ３に転送して詳細な解析を行うことなく、その場で直ちに、障害原因を特定できる可能性が高まり、保守作業の作業性が向上する。
【実施例２】
【００９２】
次に、前記実施例で述べたシステムを、ディスクアレイサブシステムに適用する場合について、図９〜図１３を参照しつつ説明する。本実施例では、上述した説明の多くがそのまま援用される。
【００９３】
図９は、ディスクアレイサブシステム５００の全体構成を示す。ディスクアレイサブシステム５００には、ＳＡＮ等の通信ネットワークＣＮ２を介して、複数のクライアントＰＣ４が接続されている。また、ディスクアレイサブシステム５００には、管理用ＬＡＮ等の通信ネットワークＣＮ１を介して、保守用ＰＣ３が接続されている。
【００９４】
ディスクアレイサブシステム５００は、複数のチャネルアダプタ基板（以下、ＣＨＡ基板）１０００と、複数のディスクアダプタ基板（以下、ＤＫＡ基板）２０００と、少なくとも１つ以上のキャッシュメモリ基板（以下、ＣＭ基板）３０００と、少なくとも１つ以上の共有メモリ基板（以下、ＳＭ基板）４０００と、これら各基板１０００〜４０００を相互に接続するためのスイッチ基板（以下、ＳＷ基板）５０００と、複数のディスク記憶装置５１０とを備えている。
【００９５】
各ＣＨＡ基板１０００は、ディスクアレイサブシステム５００と各クライアントＰＣ４との間のデータ授受を制御する制御基板である。各ＣＨＡ基板１０００は、図１０に示すように、プロセッサ１０１０と、メインメモリ１０１１と、ファイバチャネル（ＦＣ）プロトコルコントローラ１０１２と、図示せぬローカルなキャッシュメモリ等を備え、これら各部は外部バス１０１４を介して相互に接続されている。また、プロセッサ１０１０は、プロセッサコア１１００と、メインメモリＩ／Ｆ１１０１と、外部バスＩ／Ｆ１１０２と、ＬＡＮコントローラ１１０３及びＬＡＮＩ／Ｆ１１０４と、不揮発メモリ１１０５と、トレース情報採取部１１０６と、無線通信部１１０７及びアンテナ１１０８と、内部バス１１０９とを備える。また、メインメモリ１０１１には、ＣＨＡ基板１０００の動作を制御する装置制御プログラム１０１１Ａが記憶されている。不揮発メモリ１１０５には、通信プログラム１１０５Ａと、ステータス情報採取プログラム１１０５Ｂと、内部情報１１０５Ｃとが記憶されている。ここで、ＦＣプロトコルコントローラ１０１２が、「装置固有のデバイス」に該当する。
【００９６】
各符号の先頭の１文字（図１０の場合は「１」）は、その基板の種別を示し（図１０の場合は、ＣＨＡ基板１０００に属する構成要素であることを示す）、符号の残り３文字は、前記実施例の構成要素に対応する符号である。例えば、プロセッサ１０１０は、ＣＨＡ基板１０００に実装されたプロセッサ１０であることを示す。従って、本実施例では、特に断らない限り、前記実施例で述べた説明の大部分が援用される。以下、重複した説明を割愛して、本実施例の特徴を中心に説明する。
【００９７】
各ＤＫＡ基板２０００は、各ディスク記憶装置５１０との間のデータ授受を制御する制御基板である。各ＤＫＡ基板２０００は、図１１に示すように、プロセッサ２０１０と、メインメモリ２０１１と、ディスクコントローラ２０１２と、ディスクＩ／Ｆ２０１３と、外部バス２０１４を備える。そして、プロセッサ２０１０は、プロセッサコア２１００と、メインメモリＩ／Ｆ２１０１と、外部バスＩ／Ｆ２１０２と、ＬＡＮコントローラ２０１３及びＬＡＮＩ／Ｆ２１０４と、不揮発メモリ２１０５と、トレース情報採取部２１０６と、無線通信部２１０７及びアンテナ２１０８とを備える。また、メインメモリ２０１１には、ＤＫＡ基板２０００の動作を制御する装置制御プログラム２０１１Ａが記憶されている。不揮発メモリ２１０５には、通信プログラム２１０５Ａと、ステータス情報採取プログラム２１０５Ｂと、内部情報２１０５Ｃとが記憶されている。ここで、ディスクコントローラ２０１２が「装置固有のデバイス」に該当する。
【００９８】
ＣＭ基板３０００は、ＣＨＡ基板１０００がクライアントＰＣ４から受信したデータや、ＤＫＡ基板２０００がディスク記憶装置５１０から読み出したデータを一時的に記憶するものである。ＣＭ基板３０００は、図１２に示すように、例えば、プロセッサ３０１０と、メインメモリ３０１１と、キャッシュコントローラ３０１２及びキャッシュメモリモジュール３０１３と、外部バス３０１４とを備える。そして、プロセッサ３０１０は、プロセッサコア３１００と、メインメモリＩ／Ｆ３１０１と、外部バスＩ／Ｆ３１０２と、ＬＡＮコントローラ３１０３及びＬＡＮＩ／Ｆ３１０４と、不揮発メモリ３１０５と、トレース情報採取部３１０６と、無線通信部３１０７及びアンテナ３１０８を備える。また、メインメモリ２０１１には、ＣＭ基板３０００の動作を制御する装置制御プログラム３０１１Ａが記憶される。不揮発メモリ３１０５には、通信プログラム３１０５Ａと、ステータス情報採取プログラム３１０５Ｂと、内部情報３１０５Ｃとが記憶される。ここで、キャッシュコントローラ３０１２が「装置固有のデバイス」に該当する。
【００９９】
なお、ＣＭ基板３０００は、プロセッサ３０１０を用いずにハードウエアロジック回路により実現することもできるが、ここでは、マイクロコンピュータシステムを用いたインテリジェントな制御基板として構成されているものとする。
【０１００】
ＳＭ基板４０００も、ＣＭ基板３０００と同様に構成することができるが、その詳細は割愛する。スイッチ基板５０００は、例えば、超高速クロスバスイッチ基板として構成されるが、その詳細は割愛する。ＳＭ基板４０００及びスイッチ基板５０００を、プロセッサを搭載したインテリジェントな制御基板としてそれぞれ構成する場合は、各プロセッサに、内部情報採取機能と、内部情報記憶機能と、内部情報無線送信機能を内蔵させることができる。
【０１０１】
次に、図１３は、ディスクアレイサブシステム５００の筐体内の様子を模式的に示す説明図である。ディスクアレイサブシステム５００の制御ボックスには、上述した各基板１０００〜４０００がバックボード（図示せず）に接続されて収容されている。制御ボックスの空間は限定されており、この限定された空間内に多数の制御基板が密集して収容されている。図１３では、説明の便宜上、各基板１０００〜４０００のうちＣＨＡ基板１０００及びＤＫＡ基板２０００のみを示してある。図中では、ＣＨＡ基板１０００とＤＫＡ基板２００とが対向して装着されているかのように示しているが、これは説明の便宜のためであって、ＤＫＡ基板群の隣にＣＨＡ基板群を実装することができる。なお、ディスク記憶装置５１０は、図示せぬ別のボックスに収容され、ファイバチャネル等を介して制御ボックス内のＤＫＡ基板２００に接続される。
【０１０２】
いずれかの制御基板に障害が発生した場合、ユーザは、目的とする基板の上に内部情報受信装置２のアンテナ２２を近づけ、内部情報を収集する。収集された内部情報は、簡易解析機能２２０により解析され、解析結果はディスプレイ２１７に表示される。また、ユーザは、各基板をなぞるようにして内部情報受信装置２を移動させながら、次々に起動信号を送信させることにより、所望の複数の制御基板からそれぞれ内部情報を取得することもできる。
【０１０３】
このように、ディスクアレイサブシステム５００では、複数種類の制御基板１０００〜５０００が１つ又は複数収容されている。ディスクアレイサブシステム５００の主要な機能及び経路には、冗長構造が採用されているので、いずれか１つの制御基板に障害が発生した場合でも、直ちにディスク共用サービスが停止するわけではない。１つの制御基板が閉塞しても、他の同種の制御基板により処理が代行される。また、ローカルサイトのデータをコピーしたリモートサイトを備えている場合は、リモートサイトのディスクアレイサブシステムからサービスを提供することもできる。しかし、サービスの信頼性を維持するためには、直ちに障害を取り除くことが好ましい。
【０１０４】
本実施例によれば、内部情報受信装置２を各制御基板に近づけて起動信号を送信させるだけで、制御基板の内部情報を簡単に収集することができる。そして、内部情報受信装置２に搭載された簡易解析機能２２０により、障害原因をその場で解析し、復旧作業に直ちに着手することができる。
【０１０５】
なお、本発明は、上述した各実施の形態に限定されない。当業者であれば、本発明の範囲内で、種々の追加や変更等を行うことができる。例えば、制御基板を特定するための情報を起動信号中に含めておき、目的の制御基板のみが応答するように構成してもよい。また、例えば、起動信号のレベルを複数用意し、レベル１の起動信号ではトレース情報のみ、レベル２の起動信号ではトレース情報及びプロセッサコアステータス情報のみというように、各レベル毎に収集する内部情報の種類を変えるようにしてもよい。
【図面の簡単な説明】
【０１０６】
【図１】本発明の第１実施例に係るシステムの全体構成を示す機能ブロック図である。
【図２】内部情報のデータ構造を示す説明図であって、（ａ）は内部バス及び外部バスのいずれもが正常に稼働している場合における内部情報のデータ構造を、（ｂ）は外部バスに障害が発生している場合における内部情報のデータ構造を、（ｃ）は内部バス及び外部バスの両方に障害が発生している場合における内部情報のデータ構造を、それぞれ示す。
【図３】システムの全体動作を示すフローチャートである。
【図４】トレース情報採取処理を示すフローチャートである。
【図５】ステータス情報採取処理を示すフローチャートである。
【図６】内部情報送信処理を示すフローチャートである。
【図７】内部情報受信装置の動作を示すフローチャートである。
【図８】障害解析の工程の流れを示す説明図である。
【図９】本発明の第２実施例に係るディスクアレイサブシステムの全体概要を示す機能ブロック図である。
【図１０】チャネルアダプタ基板の構造を示す機能ブロック図である。
【図１１】ディスクアダプタ基板の構造を示す機能ブロック図である。
【図１２】キャッシュメモリ基板の構造を示す機能ブロック図である。
【図１３】筐体内に収容された多数の制御基板に、内部情報受信装置を近づけて内部情報を採取する様子を示す模式図である。
【符号の説明】
【０１０７】
１…制御基板、２…内部情報受信装置、３…保守用ＰＣ、４…クライアントＰＣ、１０…プロセッサ、１１…メインメモリ、１１Ａ…装置制御プログラム、１２…装置固有デバイス、１３…Ｉ／Ｆ、１４…外部バス、２１…受信装置本体、２２…アンテナ、１００…プロセッサコア、１０１…メインメモリＩ／Ｆ、１０２…外部バスＩ／Ｆ、１０３…ＬＡＮコントローラ、１０４…ＬＡＮＩ／Ｆ、１０５…不揮発メモリ、１０５Ａ…通信プログラム、１０５Ｂ…ステータス情報採取プログラム、１０５Ｃ…内部情報、１０６…トレース情報採取部、１０７…無線通信部、１０８…アンテナ、１０９…内部バス、２１１…プロセッサ、２１２…データ記憶部、２１３…入力部、２１３…無線通信部、２１４…入力部、２１５…手動スイッチ、２１６…表示部、２１７…ディスプレイ、２１９…バス、２２０…簡易解析機能、５００…ディスクアレイサブシステム、５１０…ディスク記憶装置、１０００…チャネルアダプタ基板、１０１０…プロセッサ、１０１１…メインメモリ、１０１１Ａ…装置制御プログラム、１０１２…ＦＣプロトコルコントローラ、１０１３…ＦＣＩ／Ｆ、１０１４…外部バス、１１００…プロセッサコア、１１０１…メインメモリＩ／Ｆ、１１０２…外部バスＩ／Ｆ、１１０３…ＬＡＮコントローラ、１１０４…ＬＡＮＩ／Ｆ、１１０５…不揮発メモリ、１１０５Ａ…通信プログラム、１１０５Ｂ…ステータス情報採取プログラム、１１０５Ｃ…内部情報、１１０６…トレース情報採取部、１１０７…無線通信部、１１０８…アンテナ、１１０９…内部バス、２０００…ＤＫＡ基板、２０１０…プロセッサ、２０１１…メインメモリ、２０１１Ａ…装置制御プログラム、２０１２…ディスクコントローラ、２０１３…ディスクＩ／Ｆ、２０１４…外部バス、２１００…プロセッサコア、２１０１…メインメモリＩ／Ｆ、２１０２…外部バスＩ／Ｆ、２１０３…ＬＡＮコントローラ、２１０４…ＬＡＮＩ／Ｆ、２１０５…不揮発メモリ、２１０５Ａ…通信プログラム、２１０５Ｂ…ステータス情報採取プログラム、２１０５Ｃ…内部情報、２１０６…トレース情報採取部、２１０７…無線通信部、２１０８…アンテナ、２１０９…内部バス、３０００…キャッシュメモリ基板、３０１０…プロセッサ、３０１１…メインメモリ、３０１１Ａ…装置制御プログラム、３０１２…キャッシュコントローラ、３０１３…キャッシュメモリモジュール、３０１４…外部バス、３１００…プロセッサコア、３１０１…メインメモリＩ／Ｆ、３１０２…外部バスＩ／Ｆ、３１０３…ＬＡＮコントローラ、３１０４…ＬＡＮＩ／Ｆ、３１０５…不揮発メモリ、３１０５Ａ…通信プログラム、３１０５Ｂ…ステータス情報採取プログラム、３１０５Ｃ…内部情報、３１０６…トレース情報採取部、３１０７…無線通信部、３１０８…アンテナ、３１０９…内部バス、４０００…共有メモリ基板、５０００…スイッチ基板
【図１】
2005134940.tif 000003
【図２】
2005134940.tif 000004
【図３】
2005134940.tif 000005
【図４】
2005134940.tif 000006
【図５】
2005134940.tif 000007
【図６】
2005134940.tif 000008
【図７】
2005134940.tif 000009
【図８】
2005134940.tif 000010
【図９】
2005134940.tif 000011
【図１０】
2005134940.tif 000012
【図１１】
2005134940.tif 000013
【図１２】
2005134940.tif 000014
【図１３】
2005134940.tif 000015