(57)【要約】【課題】本発明の課題は、送信用電源発生回路の出力素子へのバイアス電流を大きくすることなく、所定のバイアス電流を流すことができることにより、省電力でスイッチングノイズを無くすことができ、且つ動作の対称性を改善することができる超音波診断装置を提供することにある。【解決手段】本発明は、磁束加算方式の所定波形送信回路を備えた超音波診断装置において、トランスを用いて磁束を加減算し、所定波形を発生して送信する送信回路と、前記送信回路に送信用電源TXV0を供給し、出力電流の吐出しと吸込み機能を持つ出力素子QA0,QC0を備えた送信用電源発生回路と、前記出力素子QA0,QC0にバイアス電流を与える定電流回路IS0Aと、前記出力素子QA0,QC0の特性ばらつきを補正する為の調整回路とを具備することを特徴とするものである。【選択図】      図１
2005278666.tif 000002
【特許請求の範囲】
【請求項１】
磁束加算方式の所定波形送信回路を備えた超音波診断装置において、
トランスを用いて磁束を加減算し、所定波形を発生して送信する送信回路と、
前記送信回路に送信用電源を供給し、出力電流の吐出しと吸込み機能を持つ出力素子を備えた送信用電源発生回路と、
前記出力素子にバイアス電流を与える定電流回路と、
前記出力素子の特性ばらつきを補正する為の調整回路と
を具備することを特徴とする超音波診断装置。
【請求項２】
送信用電源発生回路の出力段に設けられ、出力電流の吐出しと吸込み機能を持つ２個の出力用のＦＥＴ素子と、前記２個の出力用のＦＥＴ素子にバイアス電流を与える２個のバイアス用のＦＥＴ素子と、前記２個の出力用のＦＥＴ素子のそれぞれのゲート電圧を分圧するための各々２個の抵抗と、前記２個のバイアス用のＦＥＴ素子のそれぞれのゲート電圧を分圧するための各々２個の抵抗とを具備し、前記出力用のＦＥＴ素子側もしくはバイアス用のＦＥＴ素子側の２個の抵抗のうちいずれか一方の抵抗を可変抵抗とすることにより出力用のＦＥＴ素子とバイアス用のＦＥＴ素子のゲート電圧・ドレイン電流特性のばらつきを補正することを特徴とする請求項１に記載の超音波診断装置。
【請求項３】
前記２個のバイアス用のＦＥＴ素子にバイアス電流を流す定電流回路を正電源側と負電源側の両方に持つことを特徴とする請求項２に記載の超音波診断装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁束加算方式の所定波形送信回路を備えた超音波診断装置に係り、特に、磁束加算方式の所定波形送信回路に送信用電源を供給し、出力電流の吐出しと吸込み機能を持つ出力素子を備えた送信用電源発生回路の改良に関するものである。
【背景技術】
【０００２】
図３は磁束加算方式を用いた所定波形送信回路を使用する超音波診断装置を示す構成説明図である。超音波診断装置においては、超音波の送受波を行う超音波振動子１１を有する超音波プローブと、この超音波プローブの超音波振動子１１に印加される送信信号（駆動パルスあるいは励振パルスとも称される）を、基準クロック発生部１２からの基準クロックより発生する送信部１３と、超音波振動子１１からの受信信号（受信エコー）を前置増幅器１４で増幅して後、信号処理して超音波画像を表示する画像表示部を含んだ信号処理部１５とが、ケーブル（導線）によって接続されている。
【０００３】
このような超音波診断装置において、その送信部にトランスを使用した回路が提案されている（例えば、特許文献１参照。）。また、上記の特許文献１では、送信パルス用電源として異なる電圧の２電源を持ち、それぞれの電圧のトランスへの印加タイミングを制御することにより、単一レベルのパルスではなく２値レベルのパルスを発生する方法も述べられている。
【０００４】
このような従来技術の延長として複数の１次側と１つの２次側を有したトランスを用い、それぞれのトランスの１次側で発生した磁束をトランスの２次側で加算することにより、多値レベルの送信パルスを発生させるという方式が考えられ、これを用いることにより、任意波形送信が可能となる。
【０００５】
以下に、この磁束加算方式による任意波形発生の概略を３電源加算時の場合について説明する。
【０００６】
図４は磁束加算方式を用いた所定波形送信回路を示す回路図であり、図５がその等価回路図である。
【０００７】
この場合、磁束を加算または減算するためのトランスのコアは図４に示すような４本のポール（pole）Ａ，Ｂを備える事となる。
【０００８】
図４中、Ａは２次側ポール、Ｂは１次側ポールを示し，３本の１次側ポールＢと１本の２次側ポールＡを備えている。
【０００９】
各々の１次側ポールＢには、センタータップ付きの励磁用巻線N0A,N0B,N1A,N1B,N2A,N2Bと短絡用巻線NZ0A,NZ0B,NZ1A,NZ1B,NZ2A,NZ2Bが巻かれている。送信用電源TXV0,TXV1,TXV2は各トランス１次側励磁用巻線N0A,N0B,N1A,N1B,N2A,N2Bのセンタータップに接続されている。１次側ポールＢの励磁用巻線N0A,N0B,N1A,N1B,N2A,N2Bのそれぞれ一端に接続された正極性パルス発生用スイッチSW1,SW2,SW3を閉じることにより、正極性のパルスを発生し、１次側ポールＢの励磁用巻線N0A,N0B,N1A,N1B,N2A,N2Bのそれぞれ他端に接続された負極性パルス発生用スイッチSW4,SW5,SW6を閉じることにより負極性のパルスを発生させるようになっている。すなわち、加減算で考えると、正極性パルス発生用スイッチSW1,SW2,SW3を閉じる事は加算に相当し、負極性パルス発生用スイッチSW4,SW5,SW6を閉じる事は減算に相当する。
【００１０】
各短絡用巻線NZ0A,NZ0B,NZ1A,NZ1B,NZ2A,NZ2Bのそれぞれ両端に接続された短絡用巻線短絡スイッチSW7,SW8,SW9を短絡させる事により、その１次側ポールＢの励磁用巻線N0A,N0B,N1A,N1B,N2A,N2Bのセンタータップに入力されている送信用電源TXV0,TXV1,TXV2を使用しない状態を実現できる。この状態は，加減算で考えるとゼロに相当する。
【００１１】
２次側ポールＡには２次側巻線NTが巻かれ、２次側巻線NTは一端が前置増幅器RXに接続され、他端は超音波振動子Tに接続される。
【００１２】
図６は図５の磁束加算方式を用いた所定波形送信回路の各スイッチの状態と送信電圧レベルの関係を示す説明図である。図６は磁束加算方式を用いた所定波形送信回路の各１次側巻線に印加する送信用電源(電圧の低い方から、TXV0,TXV1,TXV2とする)の電圧の比率を1:3:9とした場合に生成できる送信電圧レベルの電圧値を表している(トランスの昇圧比は１としている。即ち、図５において、巻線N0A,N0B,NZ0A,NZ0B,N1A,N1B,NZ1A,NZ1B,N2A,N2B,NZ2A,NZ2B,NTの巻線数は同一。)。図６において、印加されている各送信用電源TXV0,TXV1,TXV2を使用して、正極性パルスを発生させる場合（各々のスイッチSW1,SW2,SW3を閉じた状態）を１、印加されている各送信用電源TXV0,TXV1,TXV2を使用して、負極性パルスを発生させる場合（各々のスイッチSW4,SW5,SW6を閉じた状態）を-1、印加されている送信用電源TXV0,TXV1,TXV2を使用しない場合（各々のスイッチSW7,SW8,SW9を閉じた状態）を０と表現している。例えば、送信電圧レベル6という電圧を発生させる場合、+9-3+0という演算になるが、スイッチSW3を閉じる事が+9(1×9)に相当し、スイッチSW5を閉じる事が-3(-1×3)に相当し、スイッチSW7を閉じる事が0(0×1)に相当している。
【００１３】
このように３種類の電圧の加減算により±13レベルの波形を発生させる事が可能となる。例えば、送信用電源TXV0の電圧を2Vと設定した場合、送信用電源TXV1は6V、送信用電源TXV2は18Vとなり±26Vの電圧を±13レベル量子化にて発生させる事ができる。また、１次側と２次側の巻線比を変えることにより任意の昇圧が可能である。
【００１４】
図７は磁束加算方式を用いた所定波形送信回路の実用的な回路を示す等価回路図である。図７においては、図５の正極性パルス発生用スイッチSW1,SW2,SW3の代わりに正極性パルス発生用FETとしてQN0A,QN1A,QN2Aを用い、負極性パルス発生用スイッチSW4,SW5,SW6の代わりに負極性パルス発生用FETとしてQN0B,QN1B,QN2Bを用い、短絡用巻線短絡スイッチSW7,SW8,SW9の代わりに短絡用巻線制御用FETとしてQZ0A,QZ0B,QZ1A,QZ1B,QZ2A,QZ2Bを用いる。
【００１５】
数MHzから10数MHzの超音波を発生可能とする為、スイッチング素子としては、高速スイッチングが可能なMOS FETを使用するのが妥当である。
【００１６】
また、短絡用巻線NZ0A,NZ0B,NZ1A,NZ1B,NZ2A,NZ2Bと励磁用巻線N0A,N0B,N1A,N1B,N2A,N2Bの巻数およびその構造を変えると、その１次側ポールＢにおいて、ゼロ電圧発生時とある任意の電圧発生時で、トランスの１次側と２次側間の結合係数等が変化してしまう為、短絡用巻線NZ0A,NZ0B,NZ1A,NZ1B,NZ2A,NZ2Bと励磁用巻線N0A,N0B,N1A,N1B,N2A,N2Bは同一構造、同一巻線とする必要がある。
【００１７】
また、各１次側間および同一ポールにおいて、それぞれの励磁用巻線N0A,N0B,N1A,N1B,N2A,N2Bおよび短絡用巻線NZ0A,NZ0B,NZ1A,NZ1B,NZ2A,NZ2Bのスイッチング動作タイミング(各FETのオン/オフのタイミング)は一致している必要があるため、全てのFETは同一品種を使用することが望ましい。
【００１８】
なお、図７において短絡用巻線NZ0A,NZ0B,NZ1A,NZ1B,NZ2A,NZ2Bを短絡させるためのスイッチング素子として、MOS FETを２個使用しているが、これは以下の理由によるものである。
【００１９】
図５のスイッチSW7,SW8,SW9の代わりに、MOS FETを短絡用巻線NZ0A,NZ0B,NZ1A,NZ1B,NZ2A,NZ2Bの両端に接続した場合に、励磁用巻線N0A,N0B,N1A,N1B,N2A,N2Bが励磁することにより、励磁用巻線N0A,N1A,N2Aと励磁用巻線N0B,N1B,N2Bに電位差(励磁用巻線N0A,N1A,N2Aの方が励磁用巻線N0B,N1B,N2Bより高い電圧)が発生したとする。この発生した電圧の大きさが、短絡用巻線NZ0A,NZ0B,NZ1A,NZ1B,NZ2A,NZ2Bの両端に接続されたMOS FETに存在する寄生ダイオードの順方向電圧以上になった場合、短絡用巻線NZ0A,NZ0B,NZ1A,NZ1B,NZ2A,NZ2Bが短絡され、この１次側ポールＢで発生する電圧はゼロとなってしまい、所望の電圧を発生することができなくなってしまう。この現象を防ぐため、図７では、短絡用巻線NZ0A,NZ0B,NZ1A,NZ1B,NZ2A,NZ2Bを短絡させるためのスイッチング素子として、MOS FETを２個使用している。
【００２０】
以上説明したような構成を用いることにより、送信電圧レベルとして、実用的な±13レベルの送信が可能となる。
【００２１】
図８は磁束加算方式による所定波形発生回路と組合わせる送信用電源発生回路を示す回路図である。すなわち、送信用電源TXV0,TXV1,TXV2を供給する送信用電源発生回路PS0,PS1,PS2は、電圧設定信号CTXV0、CTXV1、CTXV2で設定される電圧を送信用電源TXV0,TXV1,TXV2として所定波形発生回路に供給する。
【００２２】
図９は磁束加算方式による所定波形発生回路と組合わせる送信用電源発生回路の電圧変動と出力電流を示す説明図である。図９では、送信用電源TXV0を例にして磁束加算方式による所定波形発生回路と組合わせる送信用電源発生回路PS0の電圧変動V(TXV0)と出力電流Iout(TXV0)を示したものである。電圧変動V(TXV0)と出力電流Iout(TXV0)が各送信用電源TXV0,TXV1,TXV2が正極性パルスを発生させる場合と、負極性パルスを発生させる場合と、どちらのパルスも発生させない場合で異なることを示すものである。
【００２３】
送信用電源TXV0を供給する送信用電源発生回路PS0は電圧設定信号CTXV0で設定される電圧を送信用電源TXV0として所定波形発生回路に供給している。例えば図６の送信電圧レベル±13,±10,±7,±4,±1の送信パルスが発生した場合は送信用電源TXV0の電圧は負側に変動する。この変動を電圧設定信号CTXV0で設定される電圧に戻す為に送信用電源発生回路PS0は正の出力電流の供給（電圧不足を解消する為に電流を吐出す動作）を行う。また、図６の送信電圧レベル±11,±8,±5,±2の場合の送信パルスが発生した場合は送信用電源TXV0の電圧は正側に変動する。この変動を電圧設定信号CTXV0で設定される電圧に戻す為に送信用電源発生回路PS0は負の出力電流の供給（電圧過剰を解消する為に電流を吸込む動作）を行う。また、図６の送信電圧レベル±12,±9,±6,±3,0の場合の送信パルスが発生した場合は送信用電源TXV0の電圧は変動しないので送信用電源発生回路PS0の出力電流も変化しない。
【００２４】
このように磁束加算方式による所定波形発生回路と組合わせる送信用電源発生回路PS0,PS1,PS2には正の出力電流の供給（電圧不足を解消する為に電流を吐出す動作）と負の出力電流の供給（電圧過剰を解消する為に電流を吸込む動作）を行う機能が必要である。
【００２５】
図１０は送信用電源発生回路の一例を示す回路図である。図１０中、CTXV0は送信用電源電圧設定信号、TXV0は送信用電源、VD0は送信用１次電源、RF1,RF2はフィードバック抵抗、QA0は電流吐出し動作用FET、QC0は電流吸込み動作用FET、OP1は出力電圧制御用オペアンプである。
【００２６】
すなわち、送信用電源発生回路PS0は、正の出力電流の供給（電圧不足を解消する為に電流を吐出す動作）と負の出力電流の供給（電圧過剰を解消する為に電流を吸込む動作）を行う機能を持つ。比較的ノイズや電圧変動の多い送信用１次電源VD0から送信用電源電圧設定信号CTXV0で設定されるノイズや電圧変動の少ない送信用電源TXV0を供給する。QA0は正の出力電流の供給（電圧不足を解消する為に電流を吐出す動作）用のFETであり、QC0は負の出力電流の供給（電圧過剰を解消する為に電流を吸込む動作）を行うFETである。オペアンプOP1は送信用電源TXV0が電圧設定信号CTXV0と等しくなるようにフィードバック抵抗RF1,RF2の比で決まる感度で電圧を制御する。
【００２７】
しかしながら、超音波診断装置の送信用電源は低ノイズである必要性があり、出力段の素子QA0とQC0にバイアス電流を流していないと、正の出力電流の供給（電圧不足を解消する為に電流を吐出す動作）から出力電流が０になる状態（出力段の素子QA0がオンの状態からオフになる状態）または負の出力電流の供給（電圧過剰を解消する為に電流を吸込む動作）に遷移する時と、負の出力電流の供給（電圧過剰を解消する為に電流を吸込む動作）から出力電流が０になる状態（出力段の素子QC0がオンの状態からオフになる状態）または正の出力電流の供給（電圧不足を解消する為に電流を吐出す動作）に遷移する時に出力段の素子（QA0またはQC0）のスイッチングノイズが生じてしまう。これを回避する為には出力段の素子QA0とQC0にバイアス電流を流す回路構成が必要である。
【００２８】
図１１は送信用電源発生回路の他の例を示す回路図である。図１１中、QB0はバイアス用FET、QD0はバイアス用FET、IS0Aはバイアス電流用定電流回路、VCCはバイアス用電源である。
【００２９】
すなわち、送信用電源発生回路PS0は、正の出力電流の供給（電圧不足を解消する為に電流を吐出す動作）と負の出力電流の供給（電圧過剰を解消する為に電流を吸込む動作）を行う機能と、出力素子QA0とQC0にバイアス電流を流す機能を持つ。
【００３０】
バイアス電流用の電源VCCとバイアス電流を流す定電流回路IS0Aによりバイアス電流を設定する。電流吐出し動作用FETであるQA0と同じ特性の素子をQA0のバイアス用FETであるQB0に用い、電流吸込み動作用FETであるQC0と同じ特性の素子をQC0のバイアス用FETであるQD0に用いる。QA0とQB0のゲート電圧・ドレイン電流特性が同じであれば定電流回路IS0Aにより設定されるバイアス電流をQA0に流すことができ、同様にQC0とQD0のゲート電圧・ドレイン電流特性が同じであれば定電流回路IS0Aにより設定されるバイアス電流をQC0に流すことができる。
【特許文献１】米国特許第６０５０９４５号明細書
【発明の開示】
【発明が解決しようとする課題】
【００３１】
磁束加算方式を用いた所定波形送信回路を使用する超音波診断装置に用いる、正の出力電流の供給（電圧不足を解消する為に電流を吐出す動作）と負の出力電流の供給（電圧過剰を解消する為に電流を吸込む動作）を行う機能を持つ送信用電源発生回路は、出力素子のスイッチングノイズを避ける為に出力段の素子にバイアス電流を流す必要がある。
【００３２】
超音波診断装置の送信用電源発生回路は出力電流が大きいのでディスクリート部品で回路構成する必要があるが、電流吐出し動作用FETであるQA0とQA0のバイアス用FETであるQB0のゲート電圧・ドレイン電流特性にはばらつきがあり同一ではない。同じく電流吸込み動作用FETであるQC0とQC0のバイアス用FETであるQD0のゲート電圧・ドレイン電流特性にもばらつきがあり同一にはならない。従って従来技術で述べた送信用電源発生回路は、
（１）定電流回路で設定するバイアス電流と同じバイアス電流は電流吐出し動作用FETであるQA0と電流吸込み動作用FETであるQC0に流せない。ゲート電圧・ドレイン電流特性のばらつきを考慮してバイアス電流を設定すると定電流回路で設定するバイアス電流を大きくする必要があるので無駄な消費電力が増大する。
【００３３】
（２）また、電圧を制御するオペアンプOP1から電流吐出し動作用FETであるQA0までのインヒ゜ータ゛ンスと電流吸込み動作用FETであるQC0までのインヒ゜ータ゛ンスが異なるので動作の対称性が悪化する。
【００３４】
本発明は上記の事情に鑑みてなされたもので、送信用電源発生回路の出力素子へのバイアス電流を大きくすることなく、所定のバイアス電流を流すことができることにより、省電力でスイッチングノイズを無くすことができ、且つ動作の対称性を改善することができる超音波診断装置を提供することを目的とする。
【課題を解決するための手段】
【００３５】
上記目的を達成するために本発明は、磁束加算方式の所定波形送信回路を備えた超音波診断装置において、トランスを用いて磁束を加減算し、所定波形を発生して送信する送信回路と、前記送信回路に送信用電源を供給し、出力電流の吐出しと吸込み機能を持つ出力素子を備えた送信用電源発生回路と、前記出力素子にバイアス電流を与える定電流回路と、前記出力素子の特性ばらつきを補正する為の調整回路とを具備することを特徴とするものである。
【発明の効果】
【００３６】
本発明の超音波診断装置では、送信用電源発生回路の出力電流が大きいのでディスクリート部品で回路構成する必要があるが、出力電流の吐出しと吸込み機能を持つ出力素子と、バイアス電流を与える素子の特性にばらつきがあり同一でない場合においても所望のバイアス電流を出力素子に流すことが可能となり、省電力でスイッチングノイズを無くすことができる。
【００３７】
また、出力素子の電流吐出し動作と電流吸込み動作の対象性を改善することができる。
【発明を実施するための最良の形態】
【００３８】
以下図面を参照して本発明の実施の形態例を詳細に説明する。
【００３９】
図１は本発明の実施形態例に係る超音波診断装置の送信用電源発生回路の一例を示す回路図である。送信用１次電源VD0は正極端が電流吐出し動作用FETであるQA0のドレインに接続されると共に負極端が接地される。前記QA0のソースは送信用電源TXV0に接続されると共に電流吸込み動作用FETであるQC0のソースに接続され、前記QC0のゲートとソース間には抵抗RSC0が接続される。前記QC0のゲートはゲート抵抗RGC0を介してバイアス用FETであるQD0のドレインに接続されると共に出力電圧制御用オペアンプOP1の出力端に接続され、前記オペアンプOP1の正側入力端には送信用電源電圧設定信号CTXV0が印加される。前記オペアンプOP1の負側入力端はフィードバック抵抗RF1を介して送信用電源TXV0に接続されると共にフィードバック抵抗RF2を介してオペアンプOP1の出力端に接続される。前記QA0のゲートとソース間には抵抗RSA0が接続され、前記QA0のゲートにはゲート抵抗RGA0を介してバイアス用FETであるQB0のドレインが接続される。前記QB0のソースは前記QD0のソースに接続され、前記QD0のゲートとドレイン間には可変抵抗RGD0の両端が接続され、可変抵抗RGD0の可動端は前記QD0のゲートに接続される。前記QD0のゲートとソース間には抵抗RSD0が接続され、前記QB0のゲートとソース間には抵抗RSB0が接続され、前記QB0のゲートとドレイン間には可変抵抗RGB0の両端が接続され、可変抵抗RGB0の可動端は前記QB0のゲートに接続される。前記QB0のドレインはバイアス電流用定電流回路IS0Aを介してバイアス用電源VCCの正極端に接続され、バイアス用電源VCCの負極端は接地される。
【００４０】
すなわち、各電流吐出し動作用FETであるQA0、電流吸込み動作用FETであるQC0、バイアス用FETであるQB0、バイアス用FETであるQD0のゲート・ソース電圧−ソース・ドレイン電流特性の差を調整できるように、６個の抵抗RGA0,RGC0,RSA0,RSB0,RSC0,RSD0と２個の可変抵抗RGB0,RGD0を追加した回路である。図１は正の出力電流の供給（電圧不足を解消する為に電流を吐出す動作）と負の出力電流の供給（電圧過剰を解消する為に電流を吸込む動作）を行う機能と、出力素子にバイアス電流を流す機能と、出力素子の特性ばらつきを補正できる機能を持つ送信用電源発生回路の例である。
【００４１】
電流吐出し動作用FETであるQA0のゲート電圧を2個の抵抗RGA0,RSA0で分圧し、前記QA0のバイアス用FETであるQB0のゲート電圧を１個の可変抵抗RGB0と１個の抵抗RSB0で分圧し、電流吸込み動作用FETであるQC0のゲート電圧を2個の抵抗RGC0,RSC0で分圧し、前記QC0のバイアス用FETであるQD0のゲート電圧を１個の可変抵抗RGD0と１個の抵抗RSD0で分圧していることを特徴とする。
【００４２】
これら６個の抵抗RGA0,RGC0,RSA0,RSB0,RSC0,RSD0と2個の可変抵抗RGB0,RGD0を最適に選ぶことにより、電流吐出し動作用FETであるQA0と、前記QA0のバイアス用FETであるQB0のゲート電圧・ドレイン電流特性のばらつきと、電流吸込み動作用FETであるQC0と、前記QC0のバイアス用FETであるQD0のゲート電圧・ドレイン電流特性のばらつきを補正することができる。これにより所望のバイアス電流を電流吐出し動作用FETであるQA0と電流吸込み動作用FETであるQC0に流すことが可能となる。
【００４３】
可変抵抗とする抵抗は電流吐出し動作用FETであるQA0のゲート電圧を分圧する抵抗RGA0,RSA0、および前記QA0のバイアス用FETであるQB0のゲート電圧を分圧する抵抗RGB0,RSB0の何れか1個以上と、電流吸込み動作用FETであるQC0のゲート電圧を分圧する抵抗RGC0,RSC0、および前記QC0のバイアス用FETであるQD0のゲート電圧を分圧する抵抗RGD0,RSD0の何れか1個以上で可能である。
【００４４】
図２は本発明の実施形態例に係る超音波診断装置の送信用電源発生回路の他の例を示す回路図である。図２は図１の回路において、抵抗RGC0と可変抵抗RGD0の接続点にバイアス電流用定電流回路IS0Bを介してバイアス用電源VEEの負極端を接続し、バイアス用電源VEEの正極端を接地する。また、抵抗RSB0とRSD0の接続点に出力電圧制御用オペアンプOP1の出力端を接続したものである。
【００４５】
バイアス電流用定電流回路と負電源を追加した回路である。図２は正の出力電流の供給（電圧不足を解消する為に電流を吐出す動作）と負の出力電流の供給（電圧過剰を解消する為に電流を吸込む動作）を行う機能と、出力素子にバイアス電流を流す機能と、出力素子の特性ばらつきを補正できる機能と、電流吐出し動作と電流吸込み動作の対象性を改善した送信用電源発生回路の例である。バイアス電流用の負電源VEEとバイアス電流を流す定電流回路IS0Bを追加することにより、電圧を制御するオペアンプOP1から電流吐出し動作用FETであるQA0までのインヒ゜ータ゛ンスと、電流吸込み動作用FETであるQC0までのインヒ゜ータ゛ンスをほぼ同じに出来ることから動作の対称性を得ることができる。
【００４６】
超音波診断装置の送信用電源発生回路は出力電流が大きいのでディスクリート部品で回路構成する必要があるが、電流吐出し動作用FETであるQA0と、前記QA0のバイアス用FETであるQB0のゲート電圧・ドレイン電流特性、および電流吸込み動作用FETであるQC0と、前記QC0のバイアス用FETであるQD0のゲート電圧・ドレイン電流特性にばらつきがあり同一でない場合においても、所望のバイアス電流を電流吐出し動作用FETであるQA0と電流吸込み動作用FETであるQC0に流すことが可能となり出力素子にスイッチングノイズの無い超音波診断装置の送信用電源を供給することが出来る。
【００４７】
また、電圧を制御するオペアンプOP1から電流吐出し動作用FETであるQA0までのインヒ゜ータ゛ンスと、電流吸込み動作用FETであるQC0までのインヒ゜ータ゛ンスの差異を小さくでき、動作の対称性を改善することができる。
【００４８】
なお、本発明は、上記実施形態例そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態例に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態例に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態例に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施形態例に係る超音波診断装置の送信用電源発生回路の一例を示す回路図である。
【図２】本発明の実施形態例に係る超音波診断装置の送信用電源発生回路の他の例を示す回路図である。
【図３】磁束加算方式を用いた所定波形送信回路を使用する超音波診断装置を示す構成説明図である。
【図４】磁束加算方式を用いた所定波形送信回路を示す回路図である。
【図５】磁束加算方式を用いた所定波形送信回路を示す等価回路図である。
【図６】図５の磁束加算方式を用いた所定波形送信回路の各スイッチの状態と送信電圧レベルの関係を示す説明図である。
【図７】磁束加算方式を用いた所定波形送信回路の実用的な回路を示す等価回路図である。
【図８】磁束加算方式による所定波形発生回路と組合わせる送信用電源発生回路を示す回路図である。
【図９】磁束加算方式による所定波形発生回路と組合わせる送信用電源発生回路の電圧変動と出力電流を示す説明図である。
【図１０】送信用電源発生回路の一例を示す回路図である。
【図１１】送信用電源発生回路の他の例を示す回路図である。
【符号の説明】
【００５０】
VD0…送信用１次電源、QA0…電流吐出し動作用FET、TXV0…送信用電源、QC0…電流吸込み動作用FET、RSC0…抵抗、RGC0…ゲート抵抗、QD0…バイアス用FET、OP1…出力電圧制御用オペアンプ、CTXV0…送信用電源電圧設定信号、RF1…フィードバック抵抗、TXV0…送信用電源、RF2…フィードバック抵抗、RSA0…抵抗、RGA0…ゲート抵抗、QB0…バイアス用FET、RGD0…可変抵抗、RSD0…抵抗、RSB0…抵抗、RGB0…可変抵抗、IS0A…バイアス電流用定電流回路、VCC…バイアス用電源。
【図１】
2005278666.tif 000003
【図２】
2005278666.tif 000004
【図３】
2005278666.tif 000005
【図４】
2005278666.tif 000006
【図５】
2005278666.tif 000007
【図６】
2005278666.tif 000008
【図７】
2005278666.tif 000009
【図８】
2005278666.tif 000010
【図９】
2005278666.tif 000011
【図１０】
2005278666.tif 000012
【図１１】
2005278666.tif 000013