(57)【要約】【課題】電源入力電圧や電源出力電圧が一瞬低下しても、電源出力電圧を確実に立ち上げるとともに、出力地絡状態から解除されると、電源出力電圧を正確に復帰することができる電源装置を提供する。【解決手段】第２の出力電圧検出回路３９は、検出する電圧出力端子Ｄ１の電圧が第２の出力電圧以下になると、誤差増幅部３７の動作を停止することにより、地絡時の過電流を防止するとともに、第１の出力電圧検出回路３８は、検出電圧である電圧出力端子Ｄ１の電圧が第１の出力電圧以下になると、ＮＰＮトランジスタ２０をオンさせることにより、電圧出力端子Ｄ１の出力電圧を立ち上げる。【選択図】図１
2005216194.tif 000002
【特許請求の範囲】
【請求項１】
電圧入力端子と電圧出力端子との間に接続され、前記電圧出力端子に接続された負荷回路へ出力する出力電圧を制御するトランジスタと、前記出力電圧と所定の基準電圧との誤差比較を行って前記トランジスタの制御端子を制御する誤差増幅部とを備えた電源装置であって、前記電圧出力端子の電圧が第１の出力電圧以下になったことを検出すると出力論理状態を切り換えて、前記トランジスタの制御端子から引く電流を所定値以下に変更する第１の出力電圧検出回路と、前記電圧出力端子の電圧が前記第１の出力電圧よりも小さい前記第２の出力電圧以下になったことを検出すると、出力論理状態を切り換えて前記誤差増幅部による前記トランジスタの制御を停止する第２の出力電圧検出回路とを備えた電源装置。
【請求項２】
前記電圧出力端子の電圧を検出して、その電圧が前記第２の出力電圧よりも大きい第３の出力電圧以下になったことを検出すると出力論理状態を切り換えて、前記負荷回路における消費電流が軽減するような前記負荷回路の動作状態に切り換える第３の出力電圧検出回路を更に備えた請求項１に記載の電源装置。
【請求項３】
前記電圧入力端子と前記電圧出力端子の電圧関係に応じて、一次的に、前記第１の出力電圧検出回路による前記トランジスタの制御端子から所定以下の電流を引く動作を停止し、二次的に、前記誤差増幅部による前記トランジスタの制御を停止する手段を設けたことを特徴とする請求項１または請求項２に記載の電源装置。
【請求項４】
前記第１の出力電圧検出回路は、前記電圧出力端子が前記第１の出力電圧以下になると前記出力論理状態を切り換えるスイッチ素子を、前記トランジスタの制御端子に接続された抵抗と接地間に設け、前記電圧出力端子が前記第１の出力電圧以下になったことを検出すると、前記スイッチ素子により前記出力論理状態を切り換えて、前記抵抗と前記スイッチ素子とで形成した電流経路を通じて、前記トランジスタの制御端子から所定以下の電流を引くよう構成したことを特徴とする請求項１または請求項２または請求項３に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば電源出力端子の地絡等によりその出力電圧が所定電圧以下になった場合に電源動作を停止する機能を有する電源装置に関するものである。
【背景技術】
【０００２】
従来の電源装置としては、２次側出力端子の電圧を検出し、１次側入力端子への供給電源が立ち上る際の容量への充電時間で設定する一定期間以外においては、２次側出力端子の電圧が所定電圧以下になると、電源装置の動作を停止するというものがあった。
【０００３】
以上のような従来の電源装置（例えば、特許文献１を参照）として「安定化電源回路」について、図面を参照しながら以下に説明する。
図３は従来の電源装置の構成を示す回路ブロック図である。図３において、７１はイニシャル・リセット回路、７２は短絡検出回路、７３はフリップ・フロップ回路、７４はエラーアンプ、７５〜８０は電流源、８１は定電圧回路、８２、８３はコンデンサ、８４〜９１は抵抗、９２〜１００はＮＰＮトランジスタ、１０１、１０２、１０３はＰＮＰトランジスタ、１０４はパワーＰＮＰトランジスタ、１０５、１０６はダイオード、ＶＩＮは１次側入力端子に印加される電源入力電圧、ＶＯは２次側出力端子に出力される電源出力電圧、Ａ、Ｂ、Ｃは端子である。
【０００４】
まず、最初に電源入力電圧ＶＩＮが急峻に立ち上る場合について説明する。
１次側入力端子に電源入力電圧ＶＩＮが印加されると、その直後に端子Ｂの電圧ＶＢは、抵抗８５、８６の抵抗値をＲ８５、Ｒ８６とすると、式（５）のようになり、
ＶＢ＝ＶＩＮ×Ｒ８６／（Ｒ８５＋Ｒ８６）    −−−（５）
端子Ａの初期値となる電圧は０Ｖで、電流源７６の電流値をＩ７６、コンデンサ８２の容量値をＣ８２とし、端子Ａと端子Ｂの電圧が同一になり、ＮＰＮトランジスタ９４がオン状態からオフ状態に切り換わるまでの時間ｔａは、式（６）のようになる。
ｔａ＝Ｃ８２×ＶＢ／Ｉ７６    −−−（６）
すなわち、１次側入力端子に電源入力電圧ＶＩＮが印加されてから時間ｔａが経過するまでの間は、ＮＰＮトランジスタ９４がオン状態で端子ＣはＬ状態のため、ＮＰＮトランジスタ１００は強制オフ状態となり、短絡検出回路７２からの信号により動作するフリップ・フロップ回路７３からの信号にかかわらず、ＮＰＮトランジスタ１００はオフ状態で、２次側出力端子に設定値となるＶＯを発生させようと電源装置は動作する。
【０００５】
一方、１次側入力端子に電源入力電圧ＶＩＮが印加されてから時間ｔａが経過した後については、ＮＰＮトランジスタ９４はオフしていて、２次側出力端子が地絡していなければ、ＰＮＰトランジスタ１０３はオフし、ＮＰＮトランジスタ９７もオフしているが、ＶＯが立ち上る際に、ＮＰＮトランジスタ９７がオンからオフに切り換わるより後にＮＰＮトランジスタ９４がオンからオフに切り換わるように（イニシャル・リセット回路がオンからオフに切り換わるように）、Ｒ８５、Ｒ８６、Ｉ７６、Ｃ８２などを設定することで、フリップ・フロップ７３の状態は、イニシャル・リセット回路７１が動作している時の状態、すなわち、ＮＰＮトランジスタ１００がオフしている状態を保つようにできる。
【０００６】
このため、定電圧回路８１の出力電圧をＶ８１、抵抗８８、８９の抵抗値をＲ８８、Ｒ８９とすると、２次側出力端子に発生する電源出力電圧ＶＯは、式（７）の電圧となる。
ＶＯ＝Ｖ８１×（Ｒ８８＋Ｒ８９）／Ｒ８９    −−−（７）
次に、２次側出力端子が式（７）の状態から地絡状態になると、ＰＮＰトランジスタ１０３のベースからダイオード１０５を経由し抵抗８８及び抵抗８９に電流が流れ、ＰＮＰトランジスタ１０３がオンし、ＮＰＮトランジスタ９７もオンし、ＮＰＮトランジスタ９７のコレクタ電圧はＬ状態となるため、ＮＰＮトランジスタ１００のベース電圧はＨ状態となり、ＮＰＮトランジスタ１００はオンする。
【０００７】
このため、ＮＰＮトランジスタ９５、９６のベース電圧はＬ状態となるので、パワーＰＮＰトランジスタ１０４のベースには電流が流れなくなり、パワーＰＮＰトランジスタ１０４はオフする。
【０００８】
以上より、２次側出力端子が地絡しても、パワーＰＮＰトランジスタ１０４はオフするため、パワーＰＮＰトランジスタ１０４に過電流の流れることはなく、過電流が流れることによる発熱は防止される。
【０００９】
次に、電源入力電圧ＶＩＮが緩やかに立ち上る場合について説明する。
電源入力電圧ＶＩＮが緩やかに立ち上る場合、端子Ｂより端子Ａの電圧は常に高くなり、こうした場合は、ＮＰＮトランジスタ９４は常にオフ状態となり、イニシャル・リセット回路７１からＮＰＮトランジスタ１００のベース電圧をＬ状態におとすように、フリップ・フロップ回路７３に対してリセットをかけることはできなくなる。
【００１０】
しかし、電源入力電圧ＶＩＮ印加時におけるフリップ・フロップ回路７３の初期設定用として、コンデンサ８３と抵抗９１を設けることで、それらによる時定数により、ＶＩＮ印加直後は、コンデンサ８３の端子間電圧はＬ状態で、ＮＰＮトランジスタ９８をオンさせる電圧に上昇するには時間を要すため、ＮＰＮトランジスタ９８はオフ、ＮＰＮトランジスタ９９はオンし、ＮＰＮトランジスタ１００のベース電圧はＬ状態となり、電源出力電圧ＶＯの立ち上りは可能となる。
【特許文献１】特許第３２８４１４７号（特開平７−１０４８７１号公報）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら上記のような従来の電源装置は、２次側出力端子に接続される負荷や平滑コンデンサなどにより、電源出力電圧ＶＯの立ち上りが遅くなることで、ＰＮＰトランジスタ１０３、ＮＰＮトランジスタ９７がオンからオフに切り換わる方が、ＮＰＮトランジスタ９４がオンからオフに切り換わるよりも遅く、かつ、コンデンサ８３に電流源８０から抵抗９１を経由して充電しＮＰＮトランジスタ９８がオンした後に、ＮＰＮトランジスタ９７がオンからオフに切り換われば、ＮＰＮトランジスタ９９はオフ、ＮＰＮトランジスタ９８はオンとなり、ＮＰＮトランジスタ１００はベース電圧がＨでオン状態となるため、電源入力電圧ＶＩＮを印加しても、電源出力電圧ＶＯが立ち上らないといった問題があった。
【００１２】
また、１次側入力端子の供給電源のオン・オフ（入力のチャタリング）や供給電源の瞬間停止などによって、電源入力電圧ＶＩＮが一瞬低下し、それにともない電源出力電圧ＶＯも一瞬低下した場合、端子Ａはコンデンサ８２により電圧を保持するためＮＰＮトランジスタ９４はオフを保持し、フリップ・フロップ回路７３にリセットをかける信号は送られず、電源出力電圧ＶＯの一瞬の低下により、ＰＮＰトランジスタ１０３、ＮＰＮトランジスタ９７がオンし、コンデンサ８３の電圧がＮＰＮトランジスタ９８をオンさせる電圧まで達すると、ＮＰＮトランジスタ１００のベース電圧はＨ状態となり、ＮＰＮトランジスタ１００はオン状態を保持し、ＶＩＮが復帰してもＶＯが復帰しないといった誤動作を生じやすいといった問題もあった。
【００１３】
また、一旦、フリップ・フロップ回路７３によりＮＰＮトランジスタ１００がオンした状態で、地絡保護が動作すると、その後、２次側出力端子の地絡状態が解除されても、電源出力電圧ＶＯの電圧は上昇することなく、回路動作が復帰しないといった問題もあった。
【００１４】
本発明は、上記従来の問題点を解決するもので、電源入力電圧の立ち上り時間や電源出力電圧の立ち上り時間に関係なく、電源出力電圧を正確に立ち上げることができ、また、供給電源のオン・オフ（入力のチャタリング）や供給電源の瞬間停止などによる電源入力電圧の一瞬低下にともない、電源出力電圧が一瞬低下した場合などにおいても、出力電圧を誤動作なく正確に復帰させることができ、また、出力端の地絡時にも地絡保護機能により過電流が流れることなく、それによる過熱も防止することができるとともに、地絡状態が解除された場合には、電源出力電圧を正確に復帰させることができる電源装置を提供する。
【課題を解決するための手段】
【００１５】
上記の課題を解決するために、本発明の請求項１に記載の電源装置は、電圧入力端子と電圧出力端子との間に接続され、前記電圧出力端子に接続された負荷回路へ出力する出力電圧を制御するトランジスタと、前記出力電圧と所定の基準電圧との誤差比較を行って前記トランジスタの制御端子を制御する誤差増幅部とを備えた電源装置であって、前記電圧出力端子の電圧が第１の出力電圧以下になったことを検出すると出力論理状態を切り換えて、前記トランジスタの制御端子から引く電流を所定値以下に変更する第１の出力電圧検出回路と、前記電圧出力端子の電圧が前記第１の出力電圧よりも小さい前記第２の出力電圧以下になったことを検出すると、出力論理状態を切り換えて前記誤差増幅部による前記トランジスタの制御を停止する第２の出力電圧検出回路とを更に備えている。
【００１６】
また、本発明の請求項２に記載の電源装置は、請求項１に記載の構成に加えて、前記電圧出力端子の電圧を検出して、その電圧が前記第２の出力電圧よりも大きい第３の出力電圧以下になったことを検出すると出力論理状態を切り換えて、前記負荷回路における消費電流が軽減するような前記負荷回路の動作状態に切り換える第３の出力電圧検出回路を更に備えている。
【００１７】
また、本発明の請求項３に記載の電源装置は、請求項１または請求項２に記載の電源装置であって、前記電圧入力端子と前記電圧出力端子の電圧関係に応じて、一次的に、前記第１の出力電圧検出回路による前記トランジスタの制御端子から所定以下の電流を引く動作を停止し、二次的に、前記誤差増幅部による前記トランジスタの制御を停止する手段を設けた構成としたことを特徴とする。
【００１８】
また、本発明の請求項４に記載の電源装置は、請求項１または請求項２または請求項３に記載の電源装置であって、前記第１の出力電圧検出回路は、前記電圧出力端子が前記第１の出力電圧以下になると前記出力論理状態を切り換えるスイッチ素子を、前記トランジスタの制御端子に接続された抵抗と接地間に設け、前記電圧出力端子が前記第１の出力電圧以下になったことを検出すると、前記スイッチ素子により前記出力論理状態を切り換えて、前記抵抗と前記スイッチ素子とで形成した電流経路を通じて、前記トランジスタの制御端子から所定以下の電流を引くよう構成したことを特徴とする。
【００１９】
以上により、電圧出力端子が第２の出力電圧検出回路での検出電圧である第２の出力電圧以下では、誤差増幅部を停止することにより、地絡時の出力電圧による過電流を防止するとともに、電圧出力端子が第１の出力電圧検出回路での検出電圧である第１の出力電圧以下では、スイッチ素子をオンさせることにより、電圧出力端子からの電圧出力を起動することができる。
【発明の効果】
【００２０】
以上のように本発明によれば、電圧出力端子が第２の出力電圧検出回路での検出電圧である第２の出力電圧以下では、誤差増幅部を停止することにより、地絡時の出力電圧による過電流を防止するとともに、電圧出力端子が第１の出力電圧検出回路での検出電圧である第１の出力電圧以下では、スイッチ素子をオンさせることにより、電圧出力端子からの電圧出力を起動することができる。
【００２１】
そのため、出力端子に重い負荷や平滑コンデンサが接続される等の影響で出力電圧の立ち上り時間が遅くなったり、あるいは早くなっても、入力電圧の立ち上り時間や出力電圧の立ち上り時間に関係なく、出力電圧を正確に立ち上げることができる。
【００２２】
また、入力端への供給電源オン・オフや入力端への入力チャタリングや入力端への供給電源瞬停などによる入力電圧の一瞬低下にともない、出力電圧が一瞬低下した場合などにおいても、出力電圧を誤動作なく正確に復帰させることができる。
【００２３】
また、出力端の地絡時にも地絡保護機能により過電流が流れることなく、それによる過熱も防止することができるとともに、地絡状態が解除された場合には、出力電圧を正確に復帰させることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を示す電源装置について、図面を参照しながら具体的に説明する。
図１は本実施の形態にかかる電源装置の構成を示す回路ブロック図である。ここでは、制御素子と負荷回路を直列に接続して出力電圧の安定化を図る直列制御型電源装置において、制御素子としてパワーＰＮＰトランジスタ２を使用した場合について説明する。
【００２５】
図１において、１は電源電圧供給源である電源、２は制御素子であるパワーＰＮＰトランジスタ、３は電圧出力端子Ｄ１の電圧波形を平滑する平滑コンデンサ、４〜１５、２７、５０は抵抗、１６、１７はコンデンサ、１８〜２３はＮＰＮトランジスタ、２４、２５、２６は基準電圧源、２８、２９、３０は電流源、３１は増幅器、３２、３３、３４は比較器、３５は電圧出力端子Ｄ１に接続された負荷回路、３６は電圧出力端子Ｄ１が第３の出力電圧になったことを検出する第３の出力電圧検出回路、３７は電源出力電圧と基準電圧との誤差比較を行う誤差増幅部、３８は電圧出力端子Ｄ１が第１の出力電圧になったことを検出する第１の出力電圧検出回路、３９は電圧出力端子Ｄ１が第２の出力電圧になったことを検出する第２の出力電圧検出回路、４０は電圧入力端子Ｄ２と電圧出力端子Ｄ１との間の電位差を検出する入出力間電位差検出回路であり、４１〜４９はそれぞれノードを示す符号である。
【００２６】
そして、負荷回路３５とパワーＰＮＰトランジスタ２は電源１に対して直列に接続され、誤差増幅部３７を構成する増幅器３１は、電圧出力端子Ｄ１に出力される電源出力電圧ＶＯを抵抗４，５の直列回路で抵抗分割した電圧と、基準電圧源２４の電圧とを誤差比較して、誤差電圧に応じた誤差出力信号を出力する。その誤差出力信号をＮＰＮトランジスタ１８，１９で更に増幅してパワーＰＮＰトランジスタ２の制御端子であるベースを駆動する。これらの素子は負帰還ループを構成しており、誤差電圧がゼロになるように制御され、電圧出力端子Ｄ１から安定な直流電圧が出力される。これにより、定常時の直流電圧電源装置としての基本動作である出力電圧の安定化動作が行われる。本発明が問題としている、電源投入時の回路動作については以下に述べる。
【００２７】
図２は本実施の形態にかかる電源装置の回路動作を説明するための図であり、電源投入時におけるノード４１およびノード４２の電圧波形を示している。図２において、期間５１はＮＰＮトランジスタ２０がオンしノード４８が約０．２Ｖになる期間、期間５２はＮＰＮトランジスタ２１がオフし誤差増幅部３７によりパワーＰＮＰトランジスタ２のベースを駆動できる期間、期間５３は第３の出力電圧検出回路３６により負荷回路３５の消費電流が軽減される期間、Ｖ１は比較器３２の出力が切り換わる時のノード４２の電圧、Ｖ２は比較器３３の出力が切り換わる時のノード４２の電圧、Ｖ３はノード４９が切り換わる時のノード４２の電圧である。ここでは、Ｖ１とＶ２とＶ３とは、それぞれＶ１＞Ｖ３＞Ｖ２で表される大小関係となるように設定している。
【００２８】
まず、１番目に、電源１によりノード４１に電圧を印加した時のノード４２の立ち上りについて、図２を参照しながら説明する。
ノード４１に電圧が印加されるとノード４２の初期値は０Ｖであるが、ノード４２がＶ２以下では、比較器３２の出力であるノード４５はＨでＮＰＮトランジスタ２０はオンしノード４８は約０．２Ｖとなり、ノード４１の電圧をＶ４１、パワーＰＮＰトランジスタ２のエミッタ・ベース間電圧をＶＢＥ２、抵抗１５の抵抗値をＲ１５とすると、パワーＰＮＰトランジスタ２のベース電流ＩＢ２は式（１）のようになる。
ＩＢ２＝（Ｖ４１−ＶＢＥ２−０．２Ｖ）／Ｒ１５    −−−（１）
なお、ノード４２がＶ２以下では、ノード４７はＨでＮＰＮトランジスタ２１はオンしノード４６をＬにおとしているため、誤差増幅部３７によりパワーＰＮＰトランジスタ２のベース電流を駆動することはなく、かつ第３の出力電圧検出回路３６により負荷回路３５の消費電流は軽減されている。
【００２９】
以上より、ノード４２がＶ２以下では、式（１）に示すパワーＰＮＰトランジスタ２のベース電流によりノード４２の電圧は上昇していく。パワーＰＮＰトランジスタ２のｈｆｅをｈｆｅ２、ノード４２がＶ３以下で負荷回路３５の消費電流が軽減された時の消費電流をＩ３５とすると、ノード４２が立ち上るためには、式（２）を満たす必要がある。
Ｉ３５＜ｈｆｅ２×ＩＢ２    −−−（２）
ただし、後述のようにＩＢ２の値を大きく設定し過ぎると、ノード４２により地絡時のパワーＰＮＰトランジスタ２を流れる電流が大きくなり、発熱するため、式（２）を満たす範囲内で最適な値に設定する必要がある。
【００３０】
また、ノード４２がＶ２より大きいＶ３以下において、負荷回路３５の消費電流を軽減している理由は、式（２）のＩ３５を少しでも小さくしＩＢ２の設定値を少しでも小さくできるようにするためである。仕様としては、ノード４２がＶ３以下の時は、第３の出力電圧検出回路３６からのノード４９により、負荷回路３５をスタンバイ状態にしたり、動作を止めたりすることを想定している。もし、Ｖ３以下で負荷回路３５の消費電流を軽減しなくても、式（２）の関係かつノード４２の地絡時の発熱（過電流）に対する規格を満足できれば、第３の出力電圧検出回路３６による負荷回路３５での消費電流の軽減は実施しなくても良い。
【００３１】
ノード４２の電圧がＶ２以上になると、比較器３３の出力であるノード４７はＬに切り換わり、ＮＰＮトランジスタ２１はオフして誤差増幅部３７が動作し、パワーＰＮＰトランジスタ２のベース電流駆動能力が大きくなるため、ノード４２の立ち上り速度は早くなる。
【００３２】
そして、ノード４２がＶ３になると、負荷回路３５の消費電流が軽減モードから通常モードに切り換わる。この時には、誤差増幅部３７は動作しているため、負荷回路３５における消費電流が増加してもノード４２の立ち上りは若干遅くなる程度で支障は生じない。なお、図２においては、Ｖ３はＶ１とＶ２の間に設定しているが、Ｖ２以上であれば特に問題はない。また、ノード４２がＶ１になると、比較器３２の出力であるノード４５はＬとなりＮＰＮトランジスタ２０はオフするが、この時、誤差増幅部３７は動作状態にあるため、その後のノード４２の上昇に支障は生じない。
【００３３】
以上のように、ノード４１に電源電圧供給源から電圧を印加した時、ノード４２は立ち上るが、図２において、期間５１と期間５２を重ねている理由は、期間の切り換わり時にノード４２の電圧上昇が途中で停止（ロック）してしまうことを防止するためであり、もし、期間５１と期間５２の両方に属さない期間が間にあれば、パワーＰＮＰトランジスタ２のベース電流を駆動しない期間が発生し、ノード４２は途中の電圧で停止することになり、また、期間５１と期間５２の切り換わりが同時に行われる設定の場合においても、誤差増幅部３７には位相余裕をとるためのコンデンサ１６、１７等があることからも、ＮＰＮトランジスタ２０がオンからオフに切り換わると同時に誤差増幅部３７によりパワーＰＮＰトランジスタ２のベースから電流を引く早い応答能力はなく、ノード４２は少し低下し、再び誤差増幅部３７は停止でＮＰＮトランジスタ２０がオンするモードに戻り、以上の動作を期間５１と期間５２の切り換わり付近で繰り返すことになり、ノード４２は本来の値まで上昇することができなくなる。
【００３４】
なお、期間５１において、パワーＰＮＰトランジスタ２のベースから抵抗１５を経由しＮＰＮトランジスタ２０に流れる電流は、図１の構成では、式（１）のように設定されているが、抵抗１５で電流値を決めるのでなく、ＮＰＮトランジスタ２０のコレクタから定電流を引く構成にしても同様であり、ノード４１の電圧の影響を小さくできるメリットもあるが、抵抗１５で電流値を決める場合、図１のように比較的簡単に構成することができる。
【００３５】
次に、２番目として、電源１にてノード４１に電圧を印加することでノード４２に所定の電圧を発生した状態にて、ノード４２が地絡された場合の動作を説明する。
ノード４２が図２におけるＶ２以下になると、すなわち、抵抗９、１０の抵抗値をＲ９、Ｒ１０、基準電圧源２６の電圧をＶ２６とし、ノード４２が、式（３）の状態になると、
Ｖ４２＜Ｖ２６×（Ｒ９＋Ｒ１０）／Ｒ１０    −−−（３）
第２の出力電圧検出回路３９によりノード４６はＬにおち誤差増幅部３７は停止し、この時、第１の出力電圧検出回路３８におけるＮＰＮトランジスタ２０はオンしているため、パワーＰＮＰトランジスタ２のベース電流は、前述の式（１）のようになる。また、この時のパワーＰＮＰトランジスタ２のコレクタ電流ＩＣ２は、パワーＰＮＰトランジスタ２のｈｆｅをｈｆｅ２とすると、式（４）のようになる。
ＩＣ２＝ｈｆｅ２×ＩＢ２    −−−（４）
このため、ノード４２が地絡した時のパワーＰＮＰトランジスタ２のコレクタ電流は、抵抗１５の抵抗値を大きくすると小さい電流とすることができる。ただし、前述のように地絡していない通常状態でのノード４２の起動を確実に行えるようにするため、負荷回路３５での消費電流をパワーＰＮＰトランジスタ２から供給できるようにパワーＰＮＰトランジスタ２のベース電流を抵抗１５により設定する必要がある。
【００３６】
次に３番目として、上記のようにノード４２が地絡した状態（地絡保護が動作した状態）から、なんらかの要因により地絡状態が解除された場合について説明する。
ノード４２が地絡した状態から地絡が解除されると、式（４）に示す電流ＩＣ２が負荷回路３５、平滑コンデンサ３に流れることで、ノード４２の電圧は上昇していき、地絡が解除されてからのノード４２は、１番目に説明した図２に示すノード４１に電圧を印加した時のノード４２の立ち上り波形と同一になり、ノード４２は本来の設定電圧に復帰することができる。
【００３７】
以上のように、１番目にノード４１に電圧を印加した時のノード４２の立ち上り、２番目にノード４２が地絡した時の動作、３番目にノード４２の地絡が解除された時のノード４２の電圧の立ち上り（復帰）を説明したが、ノード４２が地絡状態にない通常状態においては、ノード４１の電圧の立ち上りが遅くても早くても、また、平滑コンデンサ３や負荷回路３５の影響でノード４２の立ち上りが遅くても早くても、また、ノード４１の瞬停やチャタリングによりノード４２が一瞬低下するようなことがあっても、ノード４２の電圧が図２の期間５１にあればパワーＰＮＰトランジスタ２のベースから式（１）の電流を引き、ノード４２の電圧が図２の期間５２にあれば、パワーＰＮＰトランジスタ２のベースから誤差増幅部３７により電流を引くことで、ノード４２は必ず本来の設定値に上昇することができる。
【００３８】
なお、入出力間電位差検出回路４０の目的及び動作については、下記のようになる。
入出力間電位差検出回路４０がなければ、例えば、ＡＣアダプタを使用時にはノード４１に、電池使用時にはノード４２に電圧を印加することで負荷回路３５を動作させるような動作仕様にすると、ノード４１へのＡＣアダプタ電圧の印加からノード４２への電池電圧の印加に切り換えた後にノード４１の電圧低下が遅かった場合、ノード４２への電池電圧印加で使用している際になんらかの要因で一瞬ノード４１に電圧が印加された場合、ノード４２からパワーＰＮＰトランジスタ２のコレクタに電流が流れ込み、パワーＰＮＰトランジスタ２のエミッタから電流が流れ出すといったパワーＰＮＰトランジスタ２における逆流が生じる。この場合、ノード４２に電池電圧を印加して負荷回路３５を動作させているが、ノード４１に接続された回路へも電流を供給することになり、無駄な電流を消費することになり、電池の寿命を短くすることになる。
【００３９】
しかし、入出力間電位差検出回路４０を設け、ノード４１の電圧よりノード４２の電圧が大きくなるとＮＰＮトランジスタ２２、２３がオンするように、入出力間電位差検出回路４０を設定することで、誤差増幅部３７は停止し、第１の出力電圧検出回路３８のＮＰＮトランジスタ２０もオフするため、パワーＰＮＰトランジスタ２のベースから電流は引かれることはなく、パワーＰＮＰトランジスタ２に電流が流れることはなくなる。
【産業上の利用可能性】
【００４０】
本発明の電源装置は、電源入力電圧や電源出力電圧の立ち上り速度がどのような状態でも、また入力電圧や出力電圧が一瞬低下しても、電源出力電圧は確実に立ち上るとともに、出力端子が地絡状態から解除された場合にも、電源出力電圧は正確に復帰することができるものであり、電源装置における出力端子の地絡時の保護技術に適用できる。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態の電源装置の構成を示す回路ブロック図
【図２】同実施の形態の電源装置におけるノード４１に電圧印加時のノード４２の電圧立ち上り波形図
【図３】従来の電源装置の構成を示す回路ブロック図
【符号の説明】
【００４２】
１    電源
２    パワーＰＮＰトランジスタ
３    平滑コンデンサ
４〜１５、２７、５０    抵抗
１６、１７    コンデンサ
１８〜２３    ＮＰＮトランジスタ
２４〜２６    基準電圧源
２８〜３０    電流源
３１    増幅器
３２〜３４    比較器
３５    負荷回路
３６    第３の出力電圧検出回路
３７    誤差増幅部
３８    第１の出力電圧検出回路
３９    第２の出力電圧検出回路
４０    入出力間電位差検出回路
４１〜４９    ノード
５１    ＮＰＮトランジスタ２０がオンしノード４８が約０．２Ｖになる期間
５２    ＮＰＮトランジスタ２１がオフし誤差増幅部３７によりパワーＰＮＰトランジスタ２を駆動できる期間
５３    第３の出力電圧検出回路３６により負荷回路３５の消費電流が軽減される期間
Ｄ１    電圧出力端子
Ｄ２    電圧入力端子
Ｖ１    比較器３２の出力が切り換わる時のノード４２の電圧
Ｖ２    比較器３３の出力が切り換わる時のノード４２の電圧
Ｖ３    ノード４９が切り換わる時のノード４２の電圧
７１    イニシャル・リセット回路
７２    短絡検出回路
７３    フリップ・フロップ回路
７４    エラーアンプ
７５〜８０    電流源
８１    定電圧回路
８２、８３    コンデンサ
８４〜９１    抵抗
９２〜１００    ＮＰＮトランジスタ
１０１〜１０３    ＰＮＰトランジスタ
１０４    パワーＰＮＰトランジスタ
１０５、１０６    ダイオード
ＶＩＮ    １次側入力端子に印加される電圧
ＶＯ    ２次側出力端子に出力される電圧
Ａ、Ｂ、Ｃ    信号
【図１】
2005216194.tif 000003
【図２】
2005216194.tif 000004
【図３】
2005216194.tif 000005