(57)【要約】【課題】  データ入力時間を減少させることができる画像表示装置の駆動方法，及び駆動トランジスタのしきい電圧の偏差を考慮した画像表示装置のプリチャージ方法を提供する。また，画像表示装置に含まれた各々の画素回路の電源電圧レベルの偏差を考慮した画像表示装置のプリチャージ方法を提供する。【解決手段】  本発明は画像表示装置の駆動方法に関する。本発明の一実施例による画像表示装置は，印加されるデータ電流に対応する画像を表現する複数の画素回路と；複数の画素回路にデータ電流を伝達する複数のデータ線と；複数の画素回路に選択信号を伝達し，データ線と交差するように形成される複数の走査線と；第１制御信号に応答してデータ線にプリチャージ電圧を印加し，第２制御信号に応答してデータ線にデータ電流を供給する駆動部と；を含む。【選択図】  図４
2005134880.tif 000002
【特許請求の範囲】
【請求項１】
印加されるデータ電流に対応する画像を表現する複数の画素回路と；
前記複数の画素回路に前記データ電流を伝達する複数のデータ線と；
前記複数の画素回路に選択信号を伝達し，前記データ線と交差するように形成される複数の走査線と；
第１制御信号に応答して前記データ線にプリチャージ電圧を印加し，第２制御信号に応答して前記データ線に前記データ電流を供給する駆動部と；
を含むことを特徴とする，画像表示装置。
【請求項２】
前記第１制御信号は，前記第２制御信号が印加される前に前記駆動部に印加されることを特徴とする，請求項１に記載の画像表示装置。
【請求項３】
前記プリチャージ電圧は，前記データ電流が前記走査線の選択時間内に前記画素回路に入力される電圧の範囲に存在することを特徴とする，請求項１または２に記載の画像表示装置。
【請求項４】
前記駆動部は，前記複数のデータ線に実質的に同一のプリチャージ電圧を印加することを特徴とする，請求項１〜３のいずれかに記載の画像表示装置。
【請求項５】
前記プリチャージ電圧は，前記データ電流の最大値の１／６３〜８／６３に該当する電流が前記データ線に流れたときに前記データ線の寄生キャパシタンスに充電される電圧の範囲に存在することを特徴とする，請求項１〜４のいずれかに記載の画像表示装置。
【請求項６】
前記プリチャージ電圧は，前記複数の画素回路のうちの第１画素回路に接続された走査線が選択される前に選択される走査線に接続された画素回路に第１階調レベルと第２階調レベルとの間のデータ電流が印加されたときに，前記第１画素回路が接続されている走査線の選択時間内に前記データ電流が入力される場合に，前記第１階調レベルに対応する第１電圧と前記第２階調レベルに対応する第２電圧との間の電圧であることを特徴とする，請求項１〜５のいずれかに記載の画像表示装置。
【請求項７】
前記複数の画素回路は，
各々印加される電流の量に対応して画像を表示する表示素子と，
第１電源に接続される第１電源端子と，
前記第１電源端子と前記表示素子との間に接続され，前記データ電流に対応する電流を前記表示素子に印加する駆動トランジスタと，
を含み，
前記第１電圧が前記第２電圧より高く，前記複数の画素回路各々に含まれる駆動トランジスタのしきい電圧の絶対値の最大値と平均値との差が第３電圧であり，前記第１電圧より前記第３電圧だけ低い電圧が第４電圧である場合に，
前記プリチャージ電圧は，前記第２電圧と前記第４電圧との間の電圧であることを特徴とする，請求項６に記載の画像表示装置。
【請求項８】
前記複数の画素回路各々に含まれる駆動トランジスタのしきい電圧の絶対値の平均値と最小値との差が第５電圧であり，前記第２電圧より前記第５電圧だけ高い電圧が第６電圧である場合に，
前記プリチャージ電圧は，前記第４電圧と前記第６電圧との間の電圧であることを特徴とする，請求項７に記載の画像表示装置。
【請求項９】
前記複数の画素回路は，
各々印加される電流の量に対応して画像を表示する表示素子と，
第１電源に接続される第１電源端子と，
前記第１電源端子と前記表示素子との間に接続され，前記データ電流に対応する電流を前記表示素子に印加する駆動トランジスタと，
を含み，
前記第１電圧が前記第２電圧より高く，前記複数の画素回路各々に含まれる第１電源端子の電圧の最大値と最小値との差が第３電圧であり，前記第１電圧より前記第３電圧だけ低い電圧が第４電圧である場合に，
前記プリチャージ電圧は，前記第２電圧と前記第４電圧との間の電圧であることを特徴とする，請求項６に記載の画像表示装置。
【請求項１０】
前記複数の画素回路各々に含まれる駆動トランジスタのしきい電圧の絶対値の最大値と平均値との差が第５電圧であり，平均値と最小値との差が第６電圧であり，前記第４電圧より前記第５電圧だけ低い電圧が第７電圧であり，前記第２電圧より前記第６電圧だけ高い電圧が第８電圧である場合に，
前記プリチャージ電圧は，前記第７電圧と前記第８電圧との間の電圧であることを特徴とする，請求項９に記載の画像表示装置。
【請求項１１】
前記駆動部は，前記複数のデータ線のうちの階調レベルが実質的に“０”であるデータ電流を前記画素回路に伝達するデータ線には第１プリチャージ電圧を印加し，その他のデータ線には第２プリチャージ電圧を印加することを特徴とする，請求項１に記載の画像表示装置。
【請求項１２】
前記第１プリチャージ電圧は，前記画素回路に印加される電源電圧と実質的に同一であることを特徴とする，請求項１１に記載の画像表示装置。
【請求項１３】
前記第２プリチャージ電圧は，前記データ電流の最大値の１／６３〜８／６３に該当する電流が前記データ線に流れたときに前記データ線の寄生キャパシタンスに充電される電圧の範囲に存在することを特徴とする，請求項１１または１２に記載の画像表示装置。
【請求項１４】
前記プリチャージ電圧は，前記複数の画素回路のうちの第１画素回路に接続された走査線が選択される前に選択される走査線に接続された画素回路に第１階調レベルと第２階調レベルとの間のデータ電流が印加されたときに，前記第１画素回路が接続されている走査線の選択時間内に前記データ電流が記入される場合に，前記第１階調レベルに対応する第１電圧と前記第２階調レベルに対応する第２電圧との間の電圧であることを特徴とする，請求項１１または１２に記載の画像表示装置。
【請求項１５】
前記複数の画素回路のうちの少なくとも二つが互いに異なるデータ電流の範囲で駆動される場合に，前記異なるデータ電流の範囲で駆動される画素回路にデータ電流を入力するデータ線に互いに異なるプリチャージ電圧を印加することを特徴とする，請求項１に記載の画像表示装置。
【請求項１６】
前記走査線は，
画素を選択するための第１選択信号を伝達する選択走査線と，
前記画素の発光期間を制御するための第２選択信号を伝達する発光走査線と，
を含むことを特徴とする，請求項１に記載の画像表示装置。
【請求項１７】
前記画素回路は，
印加される電流の量に対応して画像を表示する表示素子と，
第１端子，電源に接続される第２端子，及び第３端子を備え，前記第１端子に印加される電圧によって前記第２端子から前記第３端子に流れる電流を制御する駆動トランジスタと，
前記第２選択信号によって前記駆動トランジスタに流れる電流を前記表示素子に伝達する第１スイッチング素子と，
前記第１選択信号によって前記データ線に流れるデータ電流を前記駆動トランジスタの前記第１端子に伝達する第２スイッチング素子と，
前記第１選択信号によって前記データ線に流れる電流を前記駆動トランジスタの前記第３端子に伝達する第３スイッチング素子と，
前記駆動トランジスタの前記第１端子と前記第２端子との間に接続されるキャパシタと，
を含むことを特徴とする，請求項１６に記載の画像表示装置。
【請求項１８】
前記第１スイッチング素子，前記第２スイッチング素子，及び第３スイッチング素子は，前記駆動トランジスタと同一タイプのチャンネルを有するトランジスタであることを特徴とする，請求項１７に記載の画像表示装置。
【請求項１９】
前記画素回路は，
印加される電流の量に対応して画像を表示する表示素子と，
第１端子，電源に接続される第２端子，及び第３端子を備え，前記第１端子に印加される電圧によって前記第２端子から前記第３端子に流れる電流を制御する駆動トランジスタと，
第１端子，前記電源に接続される第２端子，及び第３端子を備え，前記第１端子に印加される電圧によって前記第２端子から前記第３端子に流れる電流を制御し，ダイオード接続されたミラートランジスタと，
前記選択信号によって前記データ線に流れる前記データ電流を前記ミラートランジスタの前記第３端子に伝達する第１スイッチング素子と，
前記選択信号によって前記駆動トランジスタの前記第１端子を前記ミラートランジスタの前記第１端子に接続させる第２スイッチング素子と，
前記駆動トランジスタの前記第１端子と前記第２端子との間に接続されるキャパシタと，
を含むことを特徴とする，請求項１に記載の画像表示装置。
【請求項２０】
前記第１スイッチング素子及び第２スイッチング素子は，前記駆動トランジスタと同一タイプのチャンネルを有するトランジスタであることを特徴とする，請求項１９に記載の画像表示装置。
【請求項２１】
複数の画素回路と，
前記画素回路にデータ電流を入力するための複数のデータ線と，
前記データ線と交差するように形成され，前記画素回路に選択信号を伝達するための複数の走査線と，
を含む画像表示装置の駆動方法において，
第１制御信号に応答して前記複数のデータ線にプリチャージ電圧を印加する段階と；
第２制御信号に応答して前記複数のデータ線にデータ電流を供給する段階と；
を含むことを特徴とする，画像表示装置の駆動方法。
【請求項２２】
前記複数のデータ線に印加されるプリチャージ電圧は，実質的に同一の電圧であることを特徴とする，請求項２１に記載の画像表示装置の駆動方法。
【請求項２３】
前記プリチャージ電圧は，前記データ電流が前記走査線の選択時間内に前記画素回路に入力される電圧の範囲に存在することを特徴とする，請求項２１または２２に記載の画像表示装置の駆動方法。
【請求項２４】
前記プリチャージ電圧は，前記データ電流の最大値の１／６３〜８／６３に該当する電流が前記データ線に流れたときに前記データ線の寄生キャパシタンスに充電される電圧の範囲に存在することを特徴とする，請求項２１〜２３のいずれかに記載の画像表示装置の駆動方法。
【請求項２５】
前記プリチャージ電圧は，前記複数の画素回路のうちの第１画素回路に接続された走査線が選択される前に選択される走査線に接続された画素回路に第１階調レベルと第２階調レベルとの間のデータ電流が印加されたときに，前記第１画素回路が接続されている走査線の選択時間内に前記データ電流が記入される場合に，前記第１階調レベルに対応する第１電圧と前記第２階調レベルに対応する第２電圧との間の電圧であることを特徴とする，請求項２３に記載の画像表示装置の駆動方法。
【請求項２６】
前記複数のデータ線のうちの階調レベルが実質的に“０”であるデータ電流を前記画素回路に伝達するデータ線には第１プリチャージ電圧を印加し，その他のデータ線には第２プリチャージ電圧を印加することを特徴とする，請求項２１に記載の画像表示装置の駆動方法。
【請求項２７】
前記第１プリチャージ電圧は，前記画素回路に印加される電源電圧と実質的に同一であることを特徴とする，請求項２６に記載の画像表示装置の駆動方法。
【請求項２８】
前記第２プリチャージ電圧は，前記データ電流の最大値の１／６３〜８／６３に該当する電流が前記データ線に流れたときに，前記データ線の寄生キャパシタンスに充電される電圧の範囲に存在することを特徴とする，請求項２６または２７に記載の画像表示装置の駆動方法。
【請求項２９】
印加されるデータ電流に対応する画像を表現する複数の画素回路と，
前記複数の画素回路にデータ電流を伝達する複数のデータ線と，
前記複数の画素回路に選択信号を伝達する複数の走査線と，
を含む画像表示装置のプリチャージ電圧設定方法において，
前記プリチャージ電圧は，
前記データ電流が前記データ線に伝達される前に前記複数のデータ線に印加され，
前記複数の画素回路のうちの第１画素回路に接続された走査線が選択される前に選択される走査線に接続された画素回路に第１階調レベルと第２階調レベルとの間のデータ電流が印加されたときに，前記第１画素回路が接続されている走査線の選択時間内に前記データ電流が記入される場合に，前記第１階調レベルに対応する第１電圧と前記第２階調レベルに対応する第２電圧との間の電圧に設定される，
ことを特徴とする，画像表示装置のプリチャージ電圧設定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，画像表示装置，その駆動方法，及びプリチャージ電圧設定方法に関する。
【背景技術】
【０００２】
一般に，有機電界発光（以下，「ＥＬ」と言う）表示装置は，蛍光性有機化合物を電気的に励起させて発光させる表示装置であって，Ｎ×Ｍ個の有機発光セルに電圧入力あるいは電流入力して映像を表現する。このような有機発光セルは，図１に示すように，アノード（ＩＴＯ），有機薄膜，カソードレイヤー（ｍｅｔａｌ）の構造を有している。有機薄膜は，電子と正孔との均衡を良くして発光効率を向上させるために，発光層（ＥＭＬ），電子輸送層（ＥＴＬ），及び正孔輸送層（ＨＴＬ）を含む多層構造からなり，また，別途の電子注入層（ＥＩＬ）及び正孔注入層（ＨＩＬ）を含む。
【０００３】
このように構成される有機発光セルを駆動する方式には，単純マトリックス方式と薄膜トランジスタ（ＴＦＴ）を利用した能動駆動方式とがある。単純マトリックス方式は，正極と負極とを直交するように形成してラインを選択して駆動するのに比べて，能動駆動方式は，薄膜トランジスタを各ＩＴＯ画素電極に接続し，薄膜トランジスタのゲートに接続されたキャパシタ容量によって維持された電圧によって駆動する方式である。さらに能動駆動方式は，キャパシタに電荷を蓄積するために印加される信号の形態によって電圧入力方式と電流入力方式とに分かれる。
【０００４】
従来の電圧入力方式の画素回路では，製造工程の不均一性によって生じる薄膜トランジスタのしきい電圧ＶＴＨ及びキャリアの移動度の偏差によって高諧調が得にくいという問題点がある。例えば，３Ｖで画素の薄膜トランジスタを駆動する場合，８ビット（２５６）階調を表現するためには１２ｍＶ（＝３Ｖ／２５６）以下の間隔で薄膜トランジスタのゲートに電圧を印加しなければならないが，製造工程の不均一による薄膜トランジスタのしきい電圧の偏差が１００ｍＶである場合には，高諧調が表現しにくくなる。
【０００５】
これに対して，電流入力方式の画素回路では，画素回路に電流を供給する電流源がパネル全体を通じて均一であるとすれば，各画素内の駆動トランジスタが不均一な電圧電流特性を有するとしても，均一なディスプレイ特性が得られる。
【０００６】
図２は従来の電流入力方式の画素回路を示した図面である。
【０００７】
図２に示すように，従来の電流入力方式の画素回路は，トランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，及びキャパシタＣ１を含む。
【０００８】
以下，図２に示した画素回路の構成及び動作を説明する。
【０００９】
トランジスタＭ１のソースは電源ＶＤＤに接続され，トランジスタＭ１のソースとゲートとの間にはキャパシタＣ１が接続される。トランジスタＭ２は，トランジスタＭ１と有機ＥＬ素子ＯＬＥＤとの間に接続され，走査線Ｓｅｌｅｃｔ２［ｍ］に印加される第２選択信号に応答して，トランジスタＭ１に流れる電流を有機ＥＬ素子ＯＬＥＤに伝達する。
【００１０】
トランジスタＭ３は，データ線ｄａｔａ［ｎ］とトランジスタＭ１のゲートとの間に接続され，走査線ｓｅｌｅｃｔ１［ｍ］に印加される第１選択信号に応答して，データ電流をトランジスタＭ１のゲートに伝達する。このとき，データ電流ＩＤＡＴＡは，データ電流ＩＤＡＴＡと同じ大きさの電流がトランジスタＭ１のドレーンに流れるまでトランジスタＭ１のゲートに伝達される。
【００１１】
トランジスタＭ４は，走査線ｓｅｌｅｃｔ１［ｍ］に印加される第１選択信号に応答して，印加されるデータ電流ＩＤＡＴＡをトランジスタＭ１のドレーンに伝達する。
【００１２】
以上の構成によって，有機ＥＬ素子ＯＬＥＤにはデータ電流ＩＤＡＴＡと同一量の電流が流れ，有機ＥＬ素子ＯＬＥＤはデータ電流ＩＤＡＴＡに対応して発光する。
【００１３】
このような従来の電流入力方式の画素回路は，電圧入力方式の画素回路に比べて，有機ＥＬ素子ＯＬＥＤに流れる電流がパネル全体で均一な特性を有するという長所がある。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかし，従来の電流入力方式の画素回路は，データ線ｄａｔａ［ｎ］に存在する寄生キャパシタンスを充放電しなければならないため，データ入力時間が長くなるという問題があった。つまり，電流入力方式の画素回路におけるデータ入力時間は，直前の走査線の選択時間内にデータ線ｄａｔａ［ｎ］に入力されたデータ電流によってデータ線ｄａｔａ［ｎ］の寄生キャパシタンスに保存された電圧状態に影響を受けていた。特に，データ線ｄａｔａ［ｎ］の電圧と目標電圧（現在データに相当する電圧）との差が大きい場合，データ入力時間がより長くなる。このような現象は，階調レベルが低い場合（例えば，全ブラック画面のとき）には小さな電流でデータ線ｄａｔａ［ｎ］の電圧を大きく変化させなければならないため，さらに顕著となる。
【００１５】
本発明は，このような問題に鑑みてなされたもので，その目的は，データ入力時間を減少させることができる画像表示装置及びその駆動方法を提供することにある。
【００１６】
本発明の他の目的は，駆動トランジスタのしきい電圧の偏差を考慮した画像表示装置のプリチャージ方法を提供することにある。
【００１７】
本発明の他の目的は，画像表示装置に含まれた各々の画素回路の電源電圧レベルの偏差を考慮した画像表示装置のプリチャージ方法を提供することにある。
【課題を解決するための手段】
【００１８】
上記課題を解決するために，本発明の第１の観点によれば，印加されるデータ電流に対応する画像を表現する複数の画素回路と，複数の画素回路にデータ電流を伝達する複数のデータ線と，複数の画素回路に選択信号を伝達し，データ線と交差するように形成される複数の走査線と，第１制御信号に応答してデータ線にプリチャージ電圧を印加し，第２制御信号に応答してデータ線にデータ電流を供給する駆動部と，を含む画像表示装置が提供される。
【００１９】
第１制御信号は，第２制御信号が印加される前に駆動部に印加されることが好ましい。
【００２０】
また，プリチャージ電圧は，データ電流が走査線の選択時間内に入力される電圧の範囲に存在することが好ましい。
【００２１】
また本発明によれば，駆動部は，複数のデータ線に実質的に同一のプリチャージ電圧を印加する。
【００２２】
また，プリチャージ電圧は，データ電流の最大値の１／６３〜８／６３に該当する電流がデータ線に流れたときに，データ線の寄生キャパシタンスに充電される電圧の範囲に存在することが好ましい。
【００２３】
また，プリチャージ電圧は，複数の画素回路のうちの第１画素回路に接続された走査線が選択される前に選択される直前走査線に接続された画素回路に第１階調レベルと第２階調レベルとの間のデータ電流が印加されたときに，第１画素回路が接続されている走査線の選択時間内にデータ電流が入力される場合に，第１階調レベルに対応する第１電圧（例えば，階調レベル“１”に対応する電圧Ｖｂ）と第２階調レベルに対応する第２電圧（例えば，階調レベル“２”に対応する電圧Ｖａ）との間の電圧である。
【００２４】
複数の画素回路は，各々印加される電流の量に対応して画像を表示する表示素子と，第１電源に接続される第１電源端子と，第１電源端子と表示素子との間に接続され，データ電流に対応する電流を表示素子に印加する駆動トランジスタとを含むことが好ましい。ここで，第１電圧が第２電圧より高く，複数の画素回路各々に含まれる駆動トランジスタのしきい電圧の絶対値の最大値と平均値（または代表値）との差が第３電圧（例えば，｜ΔＶ１｜）であり，第１電圧より第３電圧だけ低い電圧が第４電圧（例えば，Ｖｂ−｜ΔＶ１｜）である場合に，プリチャージ電圧は，第２電圧と第４電圧との間の電圧であることが好ましい。
【００２５】
また，複数の画素回路各々に含まれる駆動トランジスタのしきい電圧の絶対値の平均値（または代表値）と最小値との差が第５電圧であり，第２電圧より第５電圧（例えば，｜ΔＶ２｜）だけ高い電圧が第６電圧（例えば，Ｖａ＋｜ΔＶ２｜）である場合に，プリチャージ電圧は，第４電圧と第６電圧との間の電圧であることが好ましい。
【００２６】
また，複数の画素回路は，各々印加される電流の量に対応して画像を表示する表示素子と，第１電源に接続される第１電源端子と，第１電源端子と表示素子との間に接続され，データ電流に対応する電流を表示素子に印加する駆動トランジスタとを含むことが好ましい。ここで，第１電圧が第２電圧より高く，複数の画素回路各々に含まれる第１電源端子の電圧の最大値と最小値との差が第３電圧（例えば，｜ΔＶＤＤ｜）であり，第１電圧より第３電圧だけ低い電圧が第４電圧（例えば，Ｖｂ−｜ΔＶＤＤ｜）である場合に，プリチャージ電圧は，第２電圧と第４電圧との間の電圧であることが好ましい。
【００２７】
また，複数の画素回路各々に含まれる駆動トランジスタのしきい電圧の絶対値の最大値と平均値（または代表値）との差が第５電圧（例えば，｜ΔＶ１｜）であり，平均値（または代表値）と最小値との差が第６電圧（例えば，｜ΔＶ２｜）であり，第４電圧より第５電圧だけ低い電圧が第７電圧（例えば，Ｖｂ−｜ΔＶ１｜−｜ΔＶＤＤ｜）であり，第２電圧より第６電圧だけ高い電圧が第８電圧（例えば，Ｖａ＋｜ΔＶ２｜）である場合に，プリチャージ電圧は，第７電圧と第８電圧の間との電圧であることが好ましい。
【００２８】
本発明によれば，駆動部は，複数のデータ線のうちの階調レベルが実質的に“０”であるデータ電流を画素回路に伝達するデータ線には第１プリチャージ電圧を印加し，その他のデータ線には第２プリチャージ電圧を印加する。
【００２９】
そして，第１プリチャージ電圧は，画素回路に印加される電源電圧と実質的に同一であることが好ましい。
【００３０】
上記課題を解決するために，本発明の第２の観点によれば，複数の画素回路と，画素回路にデータ電流を入力するための複数のデータ線と，データ線と交差するように形成され，画素回路に選択信号を伝達するための複数の走査線と，を含む画像表示装置の駆動方法が提供される。そして，この駆動方法は，第１制御信号に応答して複数のデータ線にプリチャージ電圧を印加する段階と，第２制御信号に応答して複数のデータ線にデータ電流を供給する段階と，を含むことを特徴としている。
【００３１】
上記課題を解決するために，本発明の第３の観点によれば，印加されるデータ電流に対応する画像を表現する複数の画素回路と，複数の画素回路にデータ電流を伝達する複数のデータ線と，複数の画素回路に選択信号を伝達する複数の走査線と，を含む画像表示装置のプリチャージ電圧設定方法が提供される。そして，このプリチャージ電圧設定方法において，プリチャージ電圧は，データ電流がデータ線に伝達される前に複数のデータ線に印加され，複数の画素回路のうちの第１画素回路に接続された走査線が選択される前に選択された直前走査線に接続された画素回路に第１階調レベルと第２階調レベルとの間のデータ電流が印加されたときに，第１画素回路が接続されている走査線の選択時間内にデータ電流が入力される場合に，第１階調レベルに対応する第１電圧と第２階調レベルに対応する第２電圧との間の電圧に設定される。
【発明の効果】
【００３２】
本発明によれば，各画素回路に対して短時間でデータ入力を行うことができる。しかも，本発明によれば，各画素回路の駆動トランジスタのしきい電圧に偏差があった場合，または各画素回路の電源電圧レベルに偏差があった場合でも，各画素回路に対するデータ入力時間を短縮することが可能となる。
【発明を実施するための最良の形態】
【００３３】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００３４】
図面において，本発明と関係のない部分は本発明の説明を不明確にしないために省略した。また，ある部分が他の部分に接続されていると説明されている場合，これは直接的な接続だけでなく，その中間に他の素子が介在する間接的な電気的接続も含む。
【００３５】
以下では，本発明の概念が最適に適用された有機ＥＬ表示装置を中心に説明するが，本発明の概念がこれに限定されるわけではなく，本発明は電流入力方式の画素回路を含む全ての表示装置に適用することができる。
【００３６】
〈第１の実施の形態〉
１．画像表示装置の構成
図３は本発明の第１の実施の形態に係る画像表示装置を概略的に示した図面である。
【００３７】
図３に示すように，本実施の形態に係る画像表示装置は，有機ＥＬ表示パネル（以下，「表示パネル」と言う）１００，データ駆動部２００，走査駆動部３００，４００を含む。
【００３８】
表示パネル１００は，列方向に延びている複数のデータ線ｄａｔａ［１］−ｄａｔａ［ｎ］，行方向に延びている複数の走査線ｓｅｌｅｃｔ１［１］−ｓｅｌｅｃｔ１［ｍ］，ｓｅｌｅｃｔ２［１］−Ｓｅｌｅｃｔ２［ｍ］，及び複数の画素回路１０を含む。
【００３９】
走査線ｓｅｌｅｃｔ１［１］−ｓｅｌｅｃｔ１［ｍ］は，画素を選択するための第１選択信号を伝達するためのものであり，走査線ｓｅｌｅｃｔ２［１］−Ｓｅｌｅｃｔ２［ｍ］は，有機ＥＬ素子の発光期間を制御するためのものである。また，データ線ｄａｔａ［１］−ｄａｔａ［ｎ］と走査線ｓｅｌｅｃｔ１［１］−ｓｅｌｅｃｔ１［ｍ］，ｓｅｌｅｃｔ２［１］−ｓｅｌｅｃｔ２［ｍ］とによって定義される複数の画素領域に各画素回路１０が形成されている。
【００４０】
データ駆動部２００は，データ線ｄａｔａ［１］−ｄａｔａ［ｎ］を特定の電圧レベルでプリチャージした後，データ線ｄａｔａ［１］−ｄａｔａ［ｎ］にデータ電流ＩＤＡＴＡを供給する。つまり，本実施の形態によると，データ駆動部２００は電圧源と電流源とを備え，プリチャージ動作時にはデータ線ｄａｔａ［１］−ｄａｔａ［ｎ］を電圧源に接続して一定の電圧Ｖｐｒｅでプリチャージし，データ入力時にはデータ線ｄａｔａ［１］−ｄａｔａ［ｎ］を電流源に接続してデータ電流ＩＤＡＴＡが流れるようにする。プリチャージ電圧の設定方法については後述する。
【００４１】
走査駆動部３００は，走査線ｓｅｌｅｃｔ１［１］−ｓｅｌｅｃｔ１［ｍ］に画素回路を選択するための第１選択信号を順に印加し，走査駆動部４００は，画素回路１０の発光期間を制御するための第２選択信号を走査線ｓｅｌｅｃｔ２［１］−ｓｅｌｅｃｔ２［ｍ］に順に印加する。
【００４２】
走査駆動部３００，４００，及び／またはデータ駆動部２００は，表示パネル１００に電気的に接続され，表示パネル１００に接着されて電気的に接続されているテープキャリアパッケージ（ＴＣＰ）にチップなどの形態で装着される。または，表示パネル１００に接着されて電気的に接続されている可撓性印刷回路（ＦＰＣ）またはフィルムなどにチップなどの形態で装着される。この他，走査駆動部３００，４００，及び／またはデータ駆動部２００は，表示パネルのガラス基板上に直接装着されることもある。また，ガラス基板上に信号線，データ線，及び薄膜トランジスタと同一層に形成されている駆動回路で代替することができる。
【００４３】
また，図３を用いてデータ駆動部２００がプリチャージ動作を行うと説明したが，プリチャージ動作を行う構成要素をデータ駆動部２００とは別途に形成することも可能である。
【００４４】
２．画素回路の構成及びその駆動方法
図４は本実施の形態に係る画素回路１０及びデータ駆動部２００の内部回路を示した図面であって，図５は本実施の形態に係る各信号のタイミング図を示した図面である。図４に示した各スイッチング素子Ｓ１，Ｓ２は，印加される制御信号が論理的低レベル（以下，「Ｌレベル」という）であるときに導通すると仮定する。
【００４５】
以下，図４及び図５を参照しながら本実施の形態に係る駆動方法を説明する。ただし，図４は一般的な画素回路に本発明の概念を適用したもので，図４に示した画素回路は，図２に示した画素回路と実質的に共通の回路部分を有する。ここでは共通する回路に対する具体的な説明は省略する。
【００４６】
まず，データ線ｄａｔａ［ｎ］にデータ電流を供給するデータ入力動作が行われる前に，データ入力時間を減少させるためのプリチャージ動作が行われる。
【００４７】
図５に示すように，プリチャージのための制御信号がスイッチング素子Ｓ１に印加されると，スイッチング素子Ｓ１がターンオンし，プリチャージ電圧Ｖｐｒｅがデータ線ｄａｔａ［ｎ］に印加される。
【００４８】
このようなプリチャージ動作の後に，スイッチング素子Ｓ２にＬレベルの制御信号が印加され，データ駆動部２００からデータ電流ＩＤＡＴＡがデータ線ｄａｔａ［ｎ］に印加される。また，第１選択信号ｓｅｌｅｃｔ１［ｍ］に応答してトランジスタＭ３及びトランジスタＭ４が導通し，トランジスタＭ１がダイオード接続状態になり，データ線ｄａｔａ［ｎ］からのデータ電流ＩＤＡＴＡに相当する電圧がキャパシタＣ１に充電される。このとき，データ線ｄａｔａ［ｎ］にはプリチャージ電圧が保存されているため，キャパシタＣ１にデータ電流ＩＤＡＴＡに相当する電圧が急速に充電される。
【００４９】
その後，充電が完了すれば，トランジスタＭ３，Ｍ４が遮断され，発光走査線ｓｅｌｅｃｔ２［ｍ］から印加される第２選択信号ｓｅｌｅｃｔ２［ｍ］に応答してトランジスタＭ２が導通する。この場合，トランジスタＭ２を通じてデータ電流ＩＤＡＴＡが有機ＥＬ素子ＯＬＥＤに供給され，この電流に対応して有機ＥＬ素子ＯＬＥＤが発光する。
【００５０】
このように電圧のプリチャージ動作の後にデータ入力動作が行われることにより，データ電流による電圧の充電が迅速に行われるため，より正確に階調を表現することができる。
【００５１】
図４では画素回路に用いられるスイッチング素子を全てＰチャンネルトランジスタＭ２，Ｍ３，Ｍ４で実現した場合を示しているが，これらトランジスタＭ２，Ｍ３，Ｍ４を制御信号によって両端がスイッチングされる他のスイッチング素子，またはＮチャンネルトランジスタで実現することができる。
【００５２】
また，図４には本発明の概念が特定の画素回路に適用された例を示したが，本発明の適用範囲は，図４に示した特定の画素回路に限定されない。データ入力時間が問題となる全ての電流入力方式の画素回路に本発明の概念を適用することができる。
【００５３】
図６は，本発明が適用された電流入力方式の他の画素回路の構成を示している。
【００５４】
図６に示した画素回路は，トランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，キャパシタＣ１，及び有機ＥＬ素子ＯＬＥＤを含む。図６において，データ駆動部２００以外の画素回路については，一般的な回路でありここでの詳細な説明は省略する。
【００５５】
データ駆動部２００は，データ電流源及びプリチャージ電圧源を含み，当該画素が選択される前にデータ線ｄａｔａ［ｎ］を適切なプリチャージ電圧でプリチャージし，当該画素が選択されればデータ電流を供給することにより，走査線ｓｅｌｅｃｔ［ｍ］の選択時間内に所望のデータ電流がデータ線ｄａｔａ［ｎ］に入力されるようにする。
【００５６】
図６に示した画素回路において，駆動トランジスタＭ１とミラートランジスタＭ３とのＷ／Ｌ（Ｗｉｄｔｈ／Ｌｅｎｇｔｈ）の比を大きくすることにより，データ入力時間を減らすことができるが，データ線ｄａｔａ［ｎ］をプリチャージすればより低い電流レベルでも画素選択時間内にデータ入力が可能であるので，Ｗ／Ｌの比を減らすことができる。したがって，駆動トランジスタＭ１とミラートランジスタＭ３とが占める面積が減って画像表示装置の開口率を高めることができる。さらに，データ電流が小さくなるため，消費電力を減少させることができる。
【００５７】
図４及び図６には，各トランジスタをＰタイプのチャンネルを有するＭＯＳトランジスタで実現した例を示したが，本発明は特定のタイプのトランジスタに限定されない。第１端子，第２端子，及び第３端子を備え，第１端子及び第２端子の間に印加される電圧によって第２端子から第３端子に流れる電流の量が制御できる多様な種類のトランジスタで画素回路を実現することができる。
【００５８】
３．本発明の一実施例によるプリチャージ電圧設定方法
以下，図７及び図８を参照しながらプリチャージ動作時にデータ線に印加されるプリチャージ電圧Ｖｐｒｅについて説明する。
【００５９】
図７は画像表示装置において当該走査線が選択される前に選択された走査線（以下，「直前走査線」と言う）に接続された画素回路に入力されたデータによる階調別データ入力時間の変化を示したグラフである。また，図８は選択時間内にデータ入力される直前走査線の電圧の範囲を示した図面である。
【００６０】
図７において，横軸は直前走査線に接続された画素回路に入力されたデータの階調（ｇｒａｙ）レベルを示し，縦軸は画素回路にデータを入力するのにかかる時間を示している。
【００６１】
具体的には，直前走査線に接続された画素回路に入力されたデータの階調レベルが“８”である場合，階調レベル“８”（曲線が横軸と合う点）はデータ線ｄａｔａ［ｎ］の電圧状態が目標電圧（現在のデータに相当する電圧）に対して差がないため，データ入力に必要な時間がほとんど“０”になる。
【００６２】
そして，階調レベルが“８”から遠くなるほどデータ線ｄａｔａ［ｎ］の電圧状態と目標電圧との差が大きくなるため，データ入力に必要な時間が増加する。一方，データ入力に必要な時間は，データ線ｄａｔａ［ｎ］を駆動するデータ電流の大きさに反比例する。したがって，階調レベルが低くなればデータ線を駆動するデータ電流も小さくなるので，データ入力に必要な時間が急激に増加する。ただし，階調レベルが高くなればデータ線ｄａｔａ［ｎ］を駆動するデータ電流が大きくなるので，あるレベル以上になるとむしろデータ入力に必要な時間が減少する。
【００６３】
このような理由で，図７のグラフは横軸に沿って急激に減少して，横軸とぶつかった後に増加して極大点（ｌｏｃａｌ  ｍａｘｉｍｕｍ）を形成した後，再び徐々に減少する形態を示す。
【００６４】
図７によれば，走査線の選択時間がｔである場合，階調レベル“８”以上のときは直前走査線に接続された画素回路のデータに関係なく走査線の選択時間内にデータ入力が可能であり，階調レベル“７”以下のときは選択時間ｔ以上の入力時間を必要とすることが分かる。これは，直前走査線に接続された画素回路に入力されたデータによってデータ線ｄａｔａ［ｎ］の寄生キャパシタンスに残っている電圧に起因している。図８に示したように，階調レベルが“０”であるブラックに近いほどデータ電流が小さくなり，変化させなければならないデータ線ｄａｔａ［ｎ］の電圧の範囲が大きくなって，データ入力時間が急激に増加する。
【００６５】
図７によれば，階調レベル“３”〜“７”のデータは，直前走査線に接続された画素回路に入力されたデータが階調レベル“１”〜“６３”であるときに選択時間内に入力が可能であることが分かる。また，階調レベル“２”のデータは，直前走査線に接続された画素回路に入力されたデータが階調レベル“１”〜“４０”であるときに，階調レベル“１”のデータは，直前走査線に接続された画素回路に入力されたデータが階調レベル“１”〜“４”であるときに，階調レベル“０”のデータは，直前走査線に接続された画素回路に入力されたデータが階調レベル“０”〜“２”であるときに，それぞれ選択時間内にデータ入力が可能であることが分かる。
【００６６】
したがって，直前走査線に接続された画素回路に入力されたデータが階調レベル“１”〜“２”の範囲にある場合には，全ての階調レベルのデータが選択時間内に入力できることが分かる。
【００６７】
つまり，図７及び図８に示すように，全ての階調レベルのデータを選択時間内に入力することができるようにするデータ線の電圧の範囲が存在し，第１の実施の形態では，このような電圧の範囲は階調レベル“１”〜“２”に対応する電圧の範囲を意味する。実験の結果，このような電圧の範囲は，データ電流の最大値の１／６３〜８／６３に相当する電流が流れるときにデータ線ｄａｔａ［ｎ］に充電される電圧の範囲であることが確認された。以下，このようなデータ線の電圧の範囲を「第１プリチャージ電圧範囲ＲＶｐｒｅ１」と言う。
【００６８】
〈第２の実施の形態〉
以下，本発明の第２の実施の形態に係るプリチャージ電圧設定方法について説明する。
【００６９】
本実施の形態に係るプリチャージ電圧設定方法では，各々の画素回路に含まれた駆動トランジスタのしきい電圧の偏差が考慮される。
【００７０】
すなわち本実施の形態においては，画素回路の駆動トランジスタ間に存在するしきい電圧の偏差を算出し，この算出された偏差を第１プリチャージ電圧範囲ＲＶｐｒｅ１に反映させる。
【００７１】
具体的には，駆動トランジスタのしきい電圧が第１プリチャージ電圧範囲ＲＶｐｒｅ１の設定時に用いられた駆動トランジスタＭ１のしきい電圧（以下，「第１しきい電圧」と言う）より｜ΔＶ１｜だけ大きい画素では，駆動トランジスタＭ１と同じ電流が流れても駆動トランジスタのゲートの電圧が｜ΔＶ１｜だけ低くなる。したがって，第１プリチャージ電圧範囲ＲＶｐｒｅ１にある所定の電圧Ｖｐｒｅ１でデータ線をプリチャージした場合でも，駆動トランジスタのしきい電圧が第１しきい電圧より｜ΔＶ１｜だけ大きい画素では，Ｖｐｒｅ１＋｜ΔＶ１｜のプリチャージ電圧を印加したのと実質的に同一となり，第１プリチャージ電圧範囲ＲＶｐｒｅ１を逸脱することになる。
【００７２】
これに対して，駆動トランジスタのしきい電圧が第１しきい電圧より｜ΔＶ２｜だけ低い画素では，駆動トランジスタＭ１と実質的に同一な電流が流れても駆動トランジスタのゲートに印加される電圧が｜ΔＶ２｜だけ高くなる。したがって，第１プリチャージ電圧範囲ＲＶｐｒｅ１にある所定の電圧Ｖｐｒｅ１でプリチャージした場合でも，駆動トランジスタのしきい電圧が第１しきい電圧より｜ΔＶ２｜だけ小さい画素では，Ｖｐｒｅ１−｜ΔＶ２｜のプリチャージ電圧を印加したのと実質的に同一となり，第１プリチャージ電圧範囲ＲＶｐｒｅ１を逸脱することになる。
【００７３】
したがって，本実施の形態において，プリチャージ電圧Ｖｐｒｅ２は，第１プリチャージ電圧範囲ＲＶｐｒｅ１の上限から｜ΔＶ１｜だけ低い電圧から第１プリチャージ電圧範囲ＲＶｐｒｅ１の下限から｜ΔＶ２｜だけ高い電圧までの範囲（以下，「第２プリチャージ電圧範囲ＲＶｐｒｅ２」と言う）に設定される。
【００７４】
つまり，第１しきい電圧値をＶｔｈ１とし，各画素の駆動トランジスタのしきい電圧の範囲が数式１のようであるとするとき，本実施の形態に係る第２プリチャージ電圧範囲ＲＶｐｒｅ２は数式２のようになる。
【００７５】
【数１】
2005134880.tif 000003
【００７６】
【数２】
2005134880.tif 000004
【００７７】
ここで，Ｖａは第１プリチャージ電圧Ｖｐｒｅ１の下限値であり，Ｖｂは第１プリチャージ電圧Ｖｐｒｅ１の上限値である。
【００７８】
〈第３の実施の形態〉
以下，本発明の第３の実施の形態に係るプリチャージ電圧設定方法を説明する。
【００７９】
本実施の形態に係るプリチャージ電圧設定方法では，電源ＶＤＤの配線で発生する電圧降下に起因する画素の電源ＶＤＤの偏差を算出し，この算出された偏差を第１プリチャージ電圧範囲ＲＶｐｒｅ１に反映させる。
【００８０】
具体的には，電源ＶＤＤの電圧レベルがＶＤＤ１である場合，パネル全体にブラックを表示させるときには，寄生抵抗成分による電圧降下がないため，電源ＶＤＤの配線の電圧レベルは全ての画素でＶＤＤ１になる。これに対して，パネル全体にホワイトを表示させるときには，電源ＶＤＤの配線に存在する寄生抵抗成分によって電圧降下が最も顕著に発生し，このときの電源ＶＤＤの配線に印加される電圧レベルは各画素に差が生じる。以下では，各画素に印加される電源電圧レベルのうちの最も低い電圧レベルをＶＤＤ２とし，電源ＶＤＤの電源レベルＶＤＤ１と電圧レベルＶＤＤ２との差を｜ΔＶＤＤ｜とする。
【００８１】
この場合，電源ＶＤＤの配線に印加される電圧レベルがＶＤＤ１−｜ΔＶＤＤ｜である画素では，駆動トランジスタＭ１と同じ電流が流れても駆動トランジスタのゲート電圧が｜ΔＶＤＤ｜だけ低下し，プリチャージ電圧をＶｐｒｅ１だけ印加してもＶｐｒｅ１＋｜ΔＶＤＤ｜のプリチャージ電圧を印加したのと実質的に同一となる。
【００８２】
したがって，本実施の形態によれば，プリチャージ電圧Ｖｐｒｅ３は，電源ＶＤＤの配線の寄生抵抗成分による電圧降下が考慮され，下記の数式３で示す第３プリチャージ電圧範囲ＲＶｐｒｅ３に設定される。
【００８３】
【数３】
2005134880.tif 000005
【００８４】
ここで，Ｖｂは第１プリチャージ電圧Ｖｐｒｅ１の上限値を意味する。
【００８５】
〈第４の実施の形態〉
本発明の第４の実施の形態によれば，プリチャージ電圧Ｖｐｒｅ４は，駆動トランジスタＭ１のしきい電圧の偏差と電源配線の電圧降下とを全て考慮して設定される。本実施の形態においては，第４プリチャージ電圧範囲ＲＶｐｒｅ４は，下記の数式４のようになり，数式４を一つの式に整理すれば数式５のようになる。
【００８６】
【数４】
2005134880.tif 000006
【００８７】
【数５】
2005134880.tif 000007
【００８８】
以上，全ての画素回路に同一に印加することができるプリチャージ電圧範囲について説明した。ただし，本実施の形態によれば，プリチャージ電圧範囲は，データ線に入力されるデータ電流によって変わるため，画像表示装置がカラー画像を表示するために互いに異なるデータ電流を使用するＲＧＢ画素を含む場合には，ＲＧＢ画素毎に異なるプリチャージ電圧を用いることが好ましい。
【００８９】
また，図６に示した画素回路を使用する場合には，駆動トランジスタＭ１とミラートランジスタＭ３との電流比が異なるようにしてＲＧＢ画素が実質的に同一のデータ電流を使用するように構成することができるが，このような場合には，全てのＲＧＢ画素に実質的に同一のプリチャージ電圧を用いることができる。
【００９０】
〈第５の実施の形態〉
以下で，本発明の第５の実施の形態に係るプリチャージ電圧設定方法について説明する。
【００９１】
本発明の第５の実施の形態に係るプリチャージ電圧設定方法は，入力しようとするデータがブラックである場合とその他のものである場合とに分けてプリチャージ電圧を設定する。
【００９２】
具体的には，図７に示すように，階調レベルが“０”（ブラック）に近いデータを入力する場合には，データ電流が小さくなり，変化させなければならないデータ線の電圧の範囲が広くなって，入力時間が急激に増加する。したがって，階調レベル“０”に近いデータを入力する場合には，数式５の条件を満たすプリチャージ電圧を得ることが難しくなる。
【００９３】
これに対処するには，階調レベル“０”の電圧を階調レベル“１”の電圧に近づける方法が考えられるが，コントラストが低下するおそれもある。
【００９４】
したがって，本実施の形態によれば，ブラックのデータを入力する場合には，データ線ｄａｔａ［ｎ］を電源ＶＤＤ電圧レベルでプリチャージする。
【００９５】
つまり，ブラックのデータを入力する場合，データ線ｄａｔａ［ｎ］は浮遊（ｆｌｏａｔｉｎｇ）状態となるため，事実上，プリチャージ電圧をデータとして電圧入力方式で駆動することになる。したがって，駆動トランジスタＭ１の等価抵抗が大きい領域にあるようにプリチャージ電圧を電源ＶＤＤ電圧レベルに設定することにより，適正な水準の画像均一度とコントラストが得られる。
【００９６】
以上のように，本発明の実施の形態によれば，データ入力時間が保障できるプリチャージ電圧条件を算出し，算出されたプリチャージ電圧でデータ線をプリチャージすることにより，走査線の選択時間内に所望のデータ電流が入力されるようにする。このプリチャージ電圧条件は，画像表示装置ごとに互いに異なることがあるが，これは表示装置の駆動前に予め実験を通じて設定することができる。また，全ての階調での共通の電圧条件を求めずに，多く用いられる一部の階調のデータ入力時間を保障するための電圧でデータ線をプリチャージすることができる。
【００９７】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００９８】
本発明は，有機ＥＬ表示装置に適用可能である。
【図面の簡単な説明】
【００９９】
【図１】有機電界発光素子の概念図である。
【図２】従来の電流入力方式の画素回路を示した図面である。
【図３】本発明の第１の実施の形態に係る画像表示装置を概略的に示した図面である。
【図４】同実施の形態に係る画素回路及びデータ駆動回路を示した図面である。
【図５】同実施の形態に係る各信号の波形図を示した図面である。
【図６】本発明の他の実施の形態に係る画素回路及びデータ駆動回路を示した図面である。
【図７】画像表示装置において，直前走査線に接続された画素に入力されたデータによる階調別データ入力時間の変化を示したグラフである。
【図８】データ電流が選択時間内に入力されるようにする直前走査線の電圧の範囲を示した図面である。
【符号の説明】
【０１００】
１０      画素回路
１００      有機ＥＬ表示パネル（表示パネル）
２００      データ駆動部
３００，４００      走査駆動部
Ｃ１      キャパシタ
Ｍ１，Ｍ２，Ｍ３，Ｍ４      トランジスタ
ＩＤＡＴＡ      データ電流
ＯＬＥＤ      有機ＥＬ素子
Ｓ１，Ｓ２      スイッチング素子
ＲＶｐｒｅ１      第１プリチャージ範囲
ＲＶｐｒｅ２      第２プリチャージ範囲
ＲＶｐｒｅ４      第４プリチャージ範囲
ＶＤＤ      電源
Ｖｐｒｅ      プリチャージ電圧
【図１】
2005134880.tif 000008
【図２】
2005134880.tif 000009
【図３】
2005134880.tif 000010
【図４】
2005134880.tif 000011
【図５】
2005134880.tif 000012
【図６】
2005134880.tif 000013
【図７】
2005134880.tif 000014
【図８】
2005134880.tif 000015