(57)【要約】【課題】電源電圧が低いときに確実に電子回路の動作を停止し、誤動作を防止する。【解決手段】基準電圧ＶＲＥＦの出力によりオンする第１のスイッチ１０１と、電源電圧１と分圧器３の間に第１のスイッチ１０１に同期して動作する第２のスイッチ１０３を接続する。電源電圧の印加直後の基準電圧が出力のないとき、第１のスイッチ１０１をオフし、第２のスイッチ１０３もオフする。基準電圧の出力で第１のスイッチ１０１がオンし、第２のスイッチ１０３もオンする。電源電圧の分圧電圧ＶＳと基準電圧ＶＲＥＦが比較器４に入力されて、電子回路が動作可能な状態となり、低電圧時の誤動作を防止する。また電源電圧の増加時のみでなく減少時も誤動作を防止できる。【選択図】図１
2005278056.tif 000002
【特許請求の範囲】
【請求項１】
直流電源からの電源電圧の供給により動作する電子回路の電源電圧低下検出回路であって、
基準電圧を出力する基準電圧源と、印加した電圧を分圧して出力する分圧器と、前記直流電源と前記基準電圧源に接続し、前記基準電圧が所定値以上のときにオン状態となって前記分圧器に前記電源電圧を印加するスイッチ回路と、前記基準電圧と前記分圧器の出力電圧を入力して電源電圧低下検出信号を出力する比較器とを備えたことを特徴とする電源電圧低下検出回路。
【請求項２】
前記比較器の非反転入力端子に基準電圧を入力し、前記比較器の反転入力端子に分圧器の出力電圧を入力することを特徴とする請求項１記載の電源電圧低下検出回路。
【請求項３】
前記スイッチ回路は、前記基準電圧源に制御端子を接続し、基準電圧が所定値以上のときにオン状態となって出力端子の電圧が低下する第１のスイッチと、直流電源と分圧器に接続し、前記第１のスイッチの出力端子に制御端子を接続して、前記第１のスイッチの出力端子の電圧が低下するとオン状態となって前記分圧器に前記直流電源からの電源電圧を印加する第２のスイッチとを備えたことを特徴とする請求項１記載の電源電圧低下検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源からの電源電圧の低下を検出して低電圧時の誤動作を防止する電源電圧低下検出回路に関するものである。
【背景技術】
【０００２】
通常、電子回路が正常動作する電源電圧に安定するまでの間、電子回路の動作を停止させておく必要がある。このため電源電圧低下検出回路として特許文献１に記載されるような提案がされている。ここで、特許文献１において従来例として開示されている電源電圧低下検出回路の構成例を図３に示し、その入出力特性を図４に示す。
【０００３】
以下、従来例１である電源電圧低下検出回路について、その動作を図３および図４を用いて説明する。
【０００４】
図３に示す構成は、最も基本的な電源電圧低下検出回路の回路図であり、電源電圧ＶＣＣは分圧抵抗３１，３２を介した分圧電圧ＶＳが比較器４に入力され、基準電圧源２から出力の基準電圧ＶＲＥＦがバンドギャップ回路により生成され比較器４に直接入力されている。
【０００５】
図４は図３に示す電源電圧低下検出回路の入出力特性を示す図である。電源電圧ＶＣＣに比例する分圧電圧ＶＳに対して、基準電圧ＶＲＥＦは電源電圧ＶＣＣが第１の電圧ＶＣＣ１を超えると急峻に立ち上がり、一定電圧で安定する。よって基準電圧ＶＲＥＦが一時的に分圧電圧ＶＳを上回り、その後ＶＳがＶＲＥＦを上回るという現象が起こる。このことにより、低電圧時には比較器４は“Ｈigh”を出力し続ける必要があるが、前述の動作によって“Ｌow”を出力する範囲が発生する。この誤動作は電源電圧増加時のみでなく、減少時も同様に発生する。
【０００６】
次に、従来例２として特許文献１で提案されている電源電圧低下検出回路を図５に示し、以下にその動作につて説明する。図５に示すように、基準電流生成回路６、ヒステリシス生成回路７、電源電圧に比例した電流が流れる電源電圧検出回路８、電流比較および出力回路９となっている。基準電流生成回路６はカレントミラーの構造をしたｐｎｐ型のトランジスタ６１，６２とそれぞれのコレクタにはｎｐｎ型のトランジスタ６３，６４のコレクタが接続された構造であり、さらにトランジスタ６４のコレクタとベース間には抵抗６５が、エミッタ側に抵抗６６が接続されている。
【０００７】
また、トランジスタ６２のコレクタに流れる電流Ｉｒはミラー構造により、後述するｐｎｐ型のトランジスタ７１，９１にも等しい電流が流れる。ヒステリシス生成回路７は前述のｐｎｐ型のトランジスタ７１とコレクタ同士を接続させたｎｐｎ型のトランジスタ７２、トランジスタ７２とミラー構造となっているｎｐｎ型のトランジスタ７３、それらのベース・エミッタ間にｎｐｎ型のトランジスタ７４が接続された構造となっている。電源電圧検出回路８は電源電圧が抵抗８２を介してｎｐｎ型のトランジスタ８１のコレクタに入力される構造となっている。
【０００８】
電流比較および出力回路９にはｐｎｐ型のトランジスタ９１とｎｐｎ型のトランジスタ９２が直列に接続され、トランジスタ９２は先に説明したトランジスタ８１とミラー構造になっている。
【０００９】
従来例２における電源電圧低下検出回路は基準電流生成回路６のトランジスタ６２に流れる電流がミラー構造により電流比較および出力回路９のトランジスタ９１にも電流Ｉo１として流れる。電源電圧検出回路８のトランジスタ８１に流れる電流がミラー構造でトランジスタ９２に電流Ｉo２として流れ、ヒステリシス生成回路のトランジスタ７３にも電流Ｉo３が流れる。よって出力電圧ＶＯＵＴには、電流Ｉo１の値が電流Ｉo２，Ｉo３の合計より小さい場合“Ｌow”の信号が出力され、電流Ｉo１が電流Ｉo２より大きくなると出力電圧ＶＯＵＴは“Ｈigh”の信号を出力するようになる。前述までの動作により電源電圧が低い場合に回路を停止させる信号が出力される。
【特許文献１】特開平１１−２２５０５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、図５に示した従来例２では電源電圧を検出するためのミラー回路のトランジスタ８１はトランジスタが動作可能となるベース・エミッタ間電圧ＶＢＥを上回ることで動作し始める。したがって、基準電流生成回路６は２倍のＶＢＥ以上なければ動作しないことになる。ここで、ベース・エミッタ間電圧ＶＢＥは０.６〜０.７Ｖ程度である。つまり、電源電圧低下検出回路が動作を開始するＶＢＥから基準電流生成回路６が動作を開始する２倍のＶＢＥまでの間、電子回路の動作を停止させておく必要があるのにもかかわらず、動作が可能な領域が残るという問題がある。
【００１１】
本発明は、前記従来技術の問題を解決することに指向するものであり、電源電圧が低いときに確実に電子回路の動作を停止させておく電源電圧低下検出回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
この目的を達成するために、本発明に係る電源電圧低下検出回路は、直流電源からの電源電圧の供給により動作する電子回路の電源電圧低下検出回路であって、基準電圧を出力する基準電圧源と、印加した電圧を分圧して出力する分圧器と、直流電源と基準電圧源に接続し、基準電圧が所定値以上のときにオン状態となって分圧器に電源電圧を印加するスイッチ回路と、基準電圧と分圧器の出力電圧を入力して電源電圧低下検出信号を出力する比較器とを備えたことを特徴とする。
【００１３】
また、比較器の非反転入力端子に基準電圧を入力し、比較器の反転入力端子に分圧器の出力電圧を入力すること、またスイッチ回路は、基準電圧源に制御端子を接続し、基準電圧が所定値以上のときにオン状態となって出力端子の電圧が低下する第１のスイッチと、直流電源と分圧器に接続し、第１のスイッチの出力端子に制御端子を接続して、第１のスイッチの出力端子の電圧が低下するとオン状態となって分圧器に直流電源からの電源電圧を印加する第２のスイッチとを備えたことを特徴とする。
【００１４】
前記の構成によれば、電源電圧が低く基準電圧が充分出力されていない状態においても比較器の出力を維持して電子回路動作を停止することができ、低電源電圧時における誤動作を防止することができる。
【発明の効果】
【００１５】
以上説明したように、本発明によれば、電源電圧が低く、基準電圧が充分出力されていない状態においても、比較器の反転入力端子には電圧が印加されないので、比較器の出力である電源電圧低下検出回路の出力は“Ｈigh”を維持し、電子回路の動作を停止することができ、従って低電源電圧時において“Ｌow”を出力するという誤動作を防止できるという効果を奏する。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００１７】
図１は本発明の実施の形態における電源電圧低下検出回路を示す回路図である。
ここで、前記従来例１を示す図３において説明した構成部材に対応し実質的に同等の機能を有するものには同一の符号を付してこれを示す。また、図２は本実施の形態における電源電圧低下検出回路の入出力特性を示す図である。
【００１８】
図１において、１は入力電源電圧ＶＣＣを出力する直流電源であり、２は電源電圧ＶＣＣを供給されて基準電圧ＶＲＥＦを出力する基準電圧源である。基準電圧源２はバンドギャップ回路で構成され、電源電圧ＶＣＣが第１の電圧ＶＣＣ１以上の場合に基準電圧ＶＲＥＦを出力し、ＶＣＣ１以下では充分な電圧を出力できないものとする。
【００１９】
また、３はスイッチ回路であり、ＮチャンネルＭＯＳＦＥＴからなる第１のスイッチ１０１と、抵抗１０２と、ＰチャンネルＭＯＳＦＥＴからなる第２のスイッチ１０３とで構成される。第１のスイッチ１０１はゲート端子に基準電圧ＶＲＥＦを入力し、ソース端子は接地、ドレイン端子は抵抗１０２を介して直流電源１に接続される。第２のスイッチは第１のスイッチ１０１のドレイン端子にゲート端子が接続され、ソース端子は直流電源１に接続される。
【００２０】
３は分圧器であり、抵抗３１と抵抗３２の直列より構成される。抵抗３１は第２のスイッチ１０３のドレイン端子に接続され、抵抗３２は接地される。抵抗３１と抵抗３２の接続点が分圧器３の出力となる。この分圧器３の出力電圧をＶＳとする。４は基準電圧ＶＲＥＦと分圧器３の出力電圧ＶＳを入力する比較器である。比較器４の出力が電源電圧低下検出回路の出力電圧ＶＯＵＴである。５は抵抗であり、出力電圧ＶＯＵＴを電源電圧へプルアップする。
【００２１】
以下に本実施の形態における電源電圧低下検出回路の動作を図１および図２を用いて説明する。
【００２２】
図２に示すように電源電圧ＶＣＣが第１の電圧ＶＣＣ１以下である場合、基準電圧源２からは基準電圧ＶＲＥＦは出力されない。このため、第１のスイッチ１０１はオフ状態であり、第２のスイッチ１０３もオフ状態である。この場合、比較器４の反転入力端子に印加される分圧器３の出力電圧ＶＳは接地電位となり、出力電圧ＶＯＵＴは電子回路を停止させる“Ｈigh”の信号が出力される。電源電圧ＶＣＣが上昇し、第１の電圧ＶＣＣ１に達すると基準電圧ＶＲＥＦが急峻に立ち上がる。これにより第１のスイッチ１０１はゲート電圧が印加され、オン状態となり、第２のスイッチ１０３もオン状態となる。
【００２３】
第２のスイッチ１０３のオンにより、分圧器３には電源電圧ＶＣＣが印加され、出力電圧ＶＳには電源電圧ＶＣＣの分圧電圧が発生する。比較器４の入力端子には基準電圧ＶＲＥＦと分圧器の出力電圧ＶＳが印加される。さらに、電源電圧ＶＣＣが第２の電圧ＶＣＣ２以上になると基準電圧ＶＲＥＦより分圧器の出力電圧ＶＳが大きくなり、比較器４の出力電圧ＶＯＵＴは“Ｌow”となり、電子回路が動作可能な状態となる。
【００２４】
また、電源電圧低下時には電源電圧ＶＣＣが第２の電圧ＶＣＣ２以下になると比較器４に入力される基準電圧ＶＲＥＦは分圧器３の出力電圧ＶＳより大きくなり、比較器４より“Ｈigh”の信号が出力され電子回路が停止する。電源電圧ＶＣＣがさらに低下し、第１の電圧ＶＣＣ１以下になると基準電圧ＶＲＥＦが急峻に低下し、第１のスイッチ１０１はオフ状態となる。それに伴い第２のスイッチ１０３もオフ状態となり比較器４の反転入力端子には電圧が印加されない状態となり、出力電圧ＶＯＵＴは“Ｈigh”を維持する。
【００２５】
なお、電源電圧ＶＣＣが比較器４自体の正常な動作電圧以下になった場合でも抵抗５により、比較器４の出力電圧ＶＯＵＴは電源電圧ＶＣＣにプルアップされ、“Ｈigh”を維持することができる。
【産業上の利用可能性】
【００２６】
本発明に係る電源電圧低下検出回路は、電源電圧が低く、基準電圧が充分出力されていない状態で比較器の出力を維持して電子回路動作を停止することができ、低電源電圧時の誤動作を防止できＤＣ−ＤＣコンバータなどの電子回路における電源電圧低下の検出回路に用いて有用である。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態における電源電圧低下検出回路を示す回路図
【図２】本実施の形態における電源電圧低下検出回路の入出力特性を示す図
【図３】従来例１の電源電圧低下検出回路を示す回路図
【図４】従来例１電源電圧低下検出回路の入出力特性を示す図
【図５】従来例２の電源電圧低下検出回路を示す回路図
【符号の説明】
【００２８】
１  直流電源
２  基準電圧源
３  分圧器
４  比較器
５，３１，３２，１０２  抵抗
６  基準電流生成回路
７  ヒステリシス生成回路
８  電源電圧検出回路
９  電流比較および出力回路
１０  スイッチ回路
１０１  第１のスイッチ（ＮチャンネルＭＯＳＦＥＴ）
１０３  第２のスイッチ（ＰチャンネルＭＯＳＦＥＴ）
【図１】
2005278056.tif 000003
【図２】
2005278056.tif 000004
【図３】
2005278056.tif 000005
【図４】
2005278056.tif 000006
【図５】
2005278056.tif 000007