(57)【要約】【課題】一水平走査期間内に複数の信号線を切り換え、かつ、一定行数分の画像信号を画素電極に書き込んだ後に黒表示を行う場合に、一定行数毎に発生する横スジを低減する。【解決手段】黒表示直後の一水平走査期間内における最初のタイミングで画像信号が書き込まれる画素電極１２０と当該画素電極１２０に対して垂直方向において下に位置する画素電極１３０との間にカップリング容量Ｃｐを接続する。この構成により、画素電極１２０が隣接の信号線から受けた当該信号線上における黒表示の電位から画像信号の電位へ電位変動の影響が、画素電極１２０の下に位置する画素電極１３０に画像信号が書き込まれたときにキャンセルされるようにする。【選択図】図１０
2005250050.tif 000002
【特許請求の範囲】
【請求項１】
水平方向に配線された複数の走査線と垂直方向に配線された複数の信号線との各交差部に配置した画素電極と、
画像信号が供給される画像信号線１本毎に複数の信号線を一水平走査期間内に切り替えて接続する接続回路と、
所定本数分の走査線上の各画素電極に信号線を通じて画像信号を書き込んだ後に、所定位置における所定本数分の走査線上の各画素電極に信号線を通じて黒表示のための信号を書き込む駆動回路と、
黒表示直後の一水平走査期間内における最初のタイミングで画像信号が書き込まれる画素電極と当該画素電極に対して垂直方向において下に位置する画素電極との間に接続されたカップリング容量と、
を有することを特徴とする液晶表示装置。
【請求項２】
水平方向に配線された複数の走査線と垂直方向に配線された複数の信号線との各交差部に配置した画素電極と、
画像信号が供給される画像信号線１本毎に複数の信号線を一水平走査期間内に切り替えて接続する接続回路と、
所定本数分の走査線上の各画素電極に信号線を通じて画像信号を書き込んだ後に、所定位置における所定本数分の走査線上の各画素電極に信号線を通じて黒表示のための信号を書き込む駆動回路とを備え、
黒表示直後の１回目の水平走査期間で画像信号が書き込まれた各画素電極に対して、黒表示直後の２回目の水平走査期間に１回目と同一の画像信号をそれぞれ書き込むことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎にスイッチング素子を備えたアクティブマトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】
近年、水平方向に配線された複数の走査線と、垂直方向に配線された複数の信号線との各交差部に画素を配置し、画素毎にスイッチング素子、画素電極を備えるようにしたアクティブマトリクス型の液晶表示装置が普及しつつある（例えば特許文献１参照）。
【０００３】
信号線は、画像信号が供給される画像信号線に接続される。従来、信号線と画像信号線とは１対１で対応していたが、近年は、配線領域を削減して小型化を図るため、画像信号線の数を削減し、一水平走査期間内に画像信号線１本に対して複数本の信号線を切り換えて接続することが検討されている。一方で、液晶表示装置では、一般に、一定行数分の走査線上における各画素電極に信号線を通じて画像信号を書き込んだ後に、所定位置における一定行数分の走査線上における各画素電極に信号線を通じて黒表示のための信号を書き込むようになっている。
【特許文献１】特開２００３−２１５５４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、黒表示を行った直後の一水平走査期間における切換対象の最初の信号線上では、電位が黒表示のための電位から画像信号の電位へと大幅に変動することになり、このときの画像信号が当該信号線に接続された画素電極に書き込まれる。そして、当該信号線が隣接の信号線に切り替えられると、当該画素電極は、画像信号が供給されなくなり、いわゆるフローティング状態となって電位変動の影響を受け易くなる。一方、新たに切り換えられた隣接の信号線上では、やはり電位が黒表示のための電位から画像信号の電位へと大幅に変動する。このときの電位変動が、フローティング状態にある画素電極に電位を変動させる影響を与えることになる。この結果、表示画面上には、一定行数毎に横スジが生じるという問題がある。
【０００５】
本発明は、上記に鑑みてなされたものであり、その目的とするところは、一水平走査期間内に複数の信号線を切り換え、かつ一定行数分の画素電極に画像信号を書き込んだ後に黒表示を行う場合に、一定行数毎に発生する横スジを低減し得る液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
第１の本発明に係る液晶表示装置は、水平方向に配線された複数の走査線と垂直方向に配線された複数の信号線との各交差部に配置した画素電極と、画像信号が供給される画像信号線１本毎に複数の信号線を一水平走査期間内に切り替えて接続する接続回路と、所定本数分の走査線上の各画素電極に信号線を通じて画像信号を書き込んだ後に、所定位置における所定本数分の走査線上の各画素電極に信号線を通じて黒表示のための信号を書き込む駆動回路と、黒表示直後の一水平走査期間内における最初のタイミングで画像信号が書き込まれる画素電極と当該画素電極に対して垂直方向において下に位置する画素電極との間に接続されたカップリング容量と、を有することを特徴とする。
【０００７】
本発明にあっては、黒表示直後の一水平走査期間内における最初のタイミングで画像信号が書き込まれる画素電極と当該画素電極に対して垂直方向において下に位置する画素電極との間にカップリング容量を接続したことで、当該画素電極が隣接の信号線から受けた当該信号線における黒表示の電位から画像信号の電位への電位変動の影響を、当該画素電極の下に位置する画素電極に画像信号が書き込まれたときに、キャンセルするようにしている。
【０００８】
第２の本発明に係る液晶表示装置は、水平方向に配線された複数の走査線と垂直方向に配線された複数の信号線との各交差部に配置した画素電極と、画像信号が供給される画像信号線１本毎に複数の信号線を一水平走査期間内に切り替えて接続する接続回路と、所定本数分の走査線上の各画素電極に信号線を通じて画像信号を書き込んだ後に、所定位置における所定本数分の走査線上の各画素電極に信号線を通じて黒表示のための信号を書き込む駆動回路とを備え、黒表示直後の１回目の水平走査期間で画像信号が書き込まれた各画素電極に対して、黒表示直後の２回目の水平走査期間に１回目と同一の画像信号をそれぞれ書き込むことを特徴とする。
【０００９】
本発明にあっては、黒表示直後の１回目の水平走査期間内で画像信号が書き込まれた各画素電極に対して、黒表示直後の２回目の水平走査期間に１回目と同一の画像信号をそれぞれ書き込むことで、１回目の水平走査期間で黒表示の電位から画像信号の電位への電位変動の影響を受けた画素電極に対して、２回目の水平走査期間で同一の画像信号を書き込むことによりその電位変動をキャンセルするとともに、当該画素電極がフローティング状態となった後でも、隣接の信号線上で電位が変動しないようにして、当該画素電極が電位変動の影響を受けないようにしている。
【発明の効果】
【００１０】
本発明に係る液晶表示装置によれば、画素電極が受けた電位変動の影響が、当該画素電極の下に位置する画素電極に画像信号が書き込まれたときにキャンセルされ、一定行数毎に発生する横スジを低減することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を用いて説明する。
【００１２】
［第１の実施の形態］
図１は、本実施の形態における液晶表示装置の概略的な構成を示す組立斜視図である。同図に示すように、本液晶表示装置は、アレイ基板１００と対向基板２００とが枠構造のシール材４００を挟んだ状態でこれを保持するように対向配置され、シール材４００の注入口から液晶材料が注入される構成である。
【００１３】
図２は、本液晶表示装置の構成を示す平面図である。アレイ基板１００上には、水平方向に複数の走査線が配線され、垂直方向に複数の信号線が配線され、各走査線と各信号線との各交差部毎に画素を備えた画素エリア１９６と、走査線を駆動する走査線駆動回路１９８と、信号線を駆動する信号線駆動回路１９９と、外部から映像信号が供給される画像信号線を本液晶表示装置に取り込むためのアウターリードボンディング（ＯＬＢ）パッド１９７と、ＯＬＢパッド１９７における画像信号線が画素エリア１９６における信号線に接続されるように画像信号線を配線した配線部１９５とが配置される。走査線駆動回路１９８は、画素エリア１９６の両端部に配置され、信号線駆動回路１９９は画素エリア１９６の下部に配置される。各画素は、後述するように薄膜トランジスタと画素電極を備える。
【００１４】
図３，４は、画素エリア１９６で表示する画面状態の一例をそれぞれ示す図である。これらの図において、１フレームは１つの完成画像を示すものであり、ｎ（ｎは整数）番目のフレーム（ｎフレームという）とｎ−１フレームとの間には、垂直方向に一定画素数分、水平方向に全画素数分の黒表示部分が挿入される。
【００１５】
例えば、図３においては、ｎ−１フレームの画像が表示された後、ｎフレームの画像が表示される前に、垂直方向へ４画素分、水平方向へ全画素分の黒表示部分が挿入された状態を示す。この黒表示部分は、ｎ−１フレームの画像に対して、同図の上から下への走査方向に移動していき、この黒表示が通過した部分から順にｎフレームの画像が表示されていく。すなわち、同図の黒表示部分の垂直方向の幅を示すｂ１は一定であり、この黒表示部分が画素エリアの上から下へ移動するに伴って、ｎ−１フレームの垂直方向の幅を示すａ２は短くなり、一方でｎフレームの垂直方向の幅を示すａ１は長くなっていく。
【００１６】
図４は、このようにしてｎフレームの画像が完全に表示された状態を示している。同図では、ｎ＋１フレームを表示する前に、画素エリアの下部ではｎ−１フレームとｎフレームとの間の黒表示部分の一部が見えなくなってその幅がｂ２となり、上部ではｎフレームとｎ＋１フレームとの間に、別の黒表示部分が挿入され、その垂直方向の幅がｂ３だけ見えた状態を示している。同図のｂ２＋ｂ３の幅は図３のｂ１の幅に一致する。
【００１７】
図５は、信号線駆動回路１９９と各画素との概略的な接続構成を示す回路図である。同図に示す＋、−の記号は、各画素の画素電極における電位の極性を示している。同図では、一例として複数の画素が８列に並列に配置された状態を示しており、各列では、各画素が垂直方向に配線されたそれぞれの信号線に接続されている。垂直方向については、ｌ（ｌは整数。図５においてはｌ＝４）画素ずつ交互に極性が反転するように各画素電極の電位が制御されるとともに、水平方向については、隣合う画素で極性が反転するように各画素電極の電位が制御される。
【００１８】
各信号線は、信号線駆動回路１９９において複数のスイッチ素子３００からなる接続回路を介して画像信号線に接続される。本実施の形態では、一水平走査期間内に画像信号線１本に対して複数の信号線を切り換えて接続するように信号線駆動回路１９９、接続回路が動作する。これにより、画像信号線の数を半減し、ＯＬＢパッド１９７や配線部１９５の小型化を図る。
【００１９】
ここでは、一例として画像信号線１本につき２本の信号線を切り換えて接続するものとする。具体的には、画像信号ｋが供給される画像信号線は、スイッチ素子３００ａを介して信号線Ｓに接続されるとともに、スイッチ素子３００ｃを介して信号線Ｓ＋２に接続される。また、画像信号ｋ＋１が供給される画像信号線は、スイッチ素子３００ｂを介して信号線Ｓ＋１に接続されるとともに、スイッチ素子３００ｄを介して信号線Ｓ＋３に接続される。
【００２０】
スイッチ素子３００ａ，３００ｄには一水平走査期間における前半にオンするように前半書き込み制御信号が供給され、スイッチ素子３００ｂ，３００ｃには一水平走査期間における後半にオンするように後半書き込み制御信号が供給される。
【００２１】
この構成により、一水平走査期間における前半では、スイッチ素子３００ａ，３００ｄがオンし、信号線Ｓ、Ｓ＋３に画像信号が供給される。これらの信号線Ｓ、Ｓ＋３に接続された各画素のうち、走査線駆動回路からの走査信号によってオンした画素に画像信号が供給される。一水平走査期間における後半では、スイッチ素子３００ａ，３００ｄはオフし、スイッチ素子３００ｂ，３００ｃがオンする。これにより、信号線Ｓ、Ｓ＋３に接続された各画素画素は、画像信号が供給されなくなり、いわゆるフローティング状態となってそのときの電位を保持する。そして、信号線Ｓ＋１、Ｓ＋２に接続された各画素のうち、走査線駆動回路からの走査信号によってオンした画素に画像信号が供給される。
【００２２】
次に、各画素の概略的な構成について説明する。ここでは、説明の便宜上、本実施の形態の画素を説明する前に、比較例の画素の構成について説明する。
【００２３】
図６は、比較例における一画素の概略的な構成を示す図である。走査線Ｙと信号線Ｓとにより四方を囲まれた領域に画素電極１２０を備える。走査線Ｙに平行に補助容量線Ｃが配線される。画素電極１２０は、薄膜トランジスタ（以下「画素ＴＦＴ」という）１１０を介して信号線Ｓに接続される。この画素ＴＦＴ１１０の制御電極は走査線Ｙに接続される。画素ＴＦＴ１１０は、走査線Ｙを通じて走査信号が供給されるとオンする。このとき、信号線Ｓにおける画像信号が画素ＴＦＴ１１０を通じて画素電極１２０に書き込まれる。
【００２４】
この画素電極１２０は、カップリング容量Ｃｓを介して信号線Ｓに接続され、カップリング容量Ｃｓ＋１を介して信号線Ｓ＋１に接続され、カップリング容量Ｃｌを介して対向基板２００に接続され、カップリング容量Ｃｃを介して補助容量線Ｃに接続される。
【００２５】
図７は、各画素に映像信号を書き込むときの様子を時系列に分解して示す図である。同図において、ｔは書き込み時間であり、ｍは整数である。同図の左側には、縦４列分の画素エリアが示されており、＋、−の記号は画素電極における電位の極性を示している。縦４列の画素は、一水平走査期間の前半に外側２つの画素がオンし、一水平走査期間の後半に内側２つの画素がオンするものとする。
【００２６】
本実施の形態では、ｌ（ｌは整数）本分の走査線上の各画素における画素電極に信号線を通じて画像信号を書き込んだ後に、所定位置における一定本数分の走査線上の各画素電極に黒表示のための信号を信号線を通じて書き込む制御を走査線駆動回路１９８と信号線駆動回路１９９により行う。同図では、一例として、４行分の走査線上の各画素電極に画像信号を書き込んだ後に、所定位置における４行分の走査線上の各画素電極に黒表示のための信号を書き込むことを想定する。
【００２７】
まず、ｔ＝ｍのタイミングでは、第１行目における４つの画素電極のうち、外側２つの画素電極に正極性、負極性の画像信号がそれぞれ書き込まれる。ｔ＝ｍ＋１では、スイッチ素子３００によって信号線が切り換わり、外側２つの画素電極は、画像信号が供給されなくなるためフローティング状態となって電位を保持し、内側２つの画素電極に負極性、正極性の画像信号がそれぞれ書き込まれる。
【００２８】
同様にして、ｔ＝ｍ＋２，ｍ＋３では第２行目の各画素電極に画像信号が書き込まれ、ｔ＝ｍ＋４、ｍ＋５では第３行目の各画素電極に画像信号が書き込まれ、ｔ＝ｍ＋６、ｍ＋７では第４行目の各画素電極に画像信号が書き込まれる。
【００２９】
ｔ＝ｍ＋８では、黒表示のための電位が所定位置における４行分の走査線上における各画素電極に同時に書き込まれる。
【００３０】
続いて、ｔ＝ｍ＋９では、第５行目における４つの画素電極のうち、外側２つの画素電極に負極性、正極性の画像信号がそれぞれ書き込まれる。これら外側２つの画素電極に接続されている各信号線の電位は、黒表示のための電位から画像信号の電位へと変動する（同図ａ）。
【００３１】
ｔ＝ｍ＋１０では、外側２つの画素電極はフローティング状態となって電位を保持するので、電位変動の影響を受け易くなる。内側２つの画素電極には正極性、負極性の画像信号がそれぞれ書き込まれる。これら内側２つの画素電極に接続されている各信号線の電位は、黒表示のための電位から画像信号の電位へ変動する（同図ａ）。
【００３２】
外側２つの画素電極は、カップリング容量Ｃｓを通じてこの信号線に接続されているため、この信号線における電位変動の影響を受けることになり、外側２つの画素電極がそれぞれ保持している電位が変動する（同図ｂ）。
【００３３】
図８は、上記のような信号線上の電位変動の影響を受けて画素電極の電位が変動した画面状態を示す図である。本実施の形態では、４行分の走査線上の画素電極に画像信号を書き込むたびに所定位置に黒表示を行うため、同図に示すように、４行分の走査線ごとに横スジが現れることになる。
【００３４】
次に、このような横スジを低減するための本実施の形態における画素の構成について説明する。
【００３５】
本実施の形態では、黒表示直後における一水平走査期間内の最初のタイミングで画像信号が書き込まれる画素電極と、この画素電極に対して垂直方向において下に位置する画素電極との間にカップリング容量を接続した構成とする。
【００３６】
図９は、図８において電位が変動した画素を丸印で示した図である。この丸印に位置する画素は、黒表示直後の一水平走査期間内における前半に画像信号が込まれる画素である。
【００３７】
図１０は、この丸印で示した画素の本実施形態における概略的な構成を示す図である。同図に示すように、この画素における画素電極１２０と、その下に位置する画素電極１３０との間にカップリング容量Ｃｐを接続した構成である。その他、図１０において図６と同一物には同一の符号を付すものとし、ここでは重複した説明は省略する。
【００３８】
このような構成とすることで、図１１に示すように、ｔ＝ｍ＋１１で、第６行目における外側２つの画素電極に負極性、正極性の電位がそれぞれ書き込まれたときに、カップリング容量Ｃｐによって、これらの画素電極の上に位置する、ｔ＝ｍ＋１０のタイミングで電位変動の影響を受けた２つの画素電極に対して、その電位変動をキャンセルする方向に影響を与えるようになる（同図ｃ）。
【００３９】
したがって、本実施の形態によれば、黒表示直後の一水平走査期間内における最初のタイミングで画像信号が書き込まれる画素電極１２０と当該画素電極１２０に対して垂直方向において下に位置する画素電極１３０との間にカップリング容量Ｃｐを接続したことで、画素電極１２０が隣接の信号線から受けた当該信号線における黒表示の電位から画像信号の電位への電位変動の影響が画素電極１３０に画像信号が書き込まれたときにキャンセルされるので、一定行数毎に発生する横スジを低減することができる。
【００４０】
［第２の実施の形態］
本実施の形態においては、第１の実施の形態で画素電極１２０と当該画素電極１２０の下に位置する画素電極１３０との間に接続したカップリング容量Ｃｐを用いることなく、画像信号の書き込み制御を変更することで、課題を解決するようにした液晶表示装置について説明する。なお、本実施の形態における液晶表示装置の基本的な構成は、第１の実施の形態のものと同様であり、カップリング容量Ｃｐを用いずに画像信号の書き込み制御を変更した点だけが相違するので、ここでは、重複した説明は省略することとし、この相違点についてだけ説明する。
【００４１】
図１２は、本実施の形態における各画素電極に画像信号を書き込むときの様子を時系列に分解して示す図である。ｔ＝ｍ〜ｍ＋１０の期間における動作は、図１１と同様である。
【００４２】
すなわち、ｔ＝ｍ＋８で黒表示を行った後、ｔ＝ｍ＋９では、第５行目における４つの画素電極のうち、外側２つの画素電極に負極性、正極性の画像信号がそれぞれ書き込まれる。ｔ＝ｍ＋１０では、外側２つの画素電極はフローティング状態で電位を保持し、内側２つの画素電極に正極性、負極性の画像信号がそれぞれ書き込まれる。これら内側２つの画素電極に接続されている各信号線の電位は、黒表示のための電位から画像信号の電位へ変動する。この電位変動の影響で、フローティング状態にある外側２つの画素電極では保持している電位が変動する。
【００４３】
本実施の形態においては、黒表示直後の１回目の水平走査期間（ｔ＝ｍ＋９、ｍ＋１０）に画像信号が書き込まれた各画素電極に対して、黒表示直後の２回目の水平走査期間、すなわち、ｔ＝ｍ＋１１、ｍ＋１２の期間に、１回目と同一の画像信号をそれぞれ書き込むように走査線駆動回路１９８、信号線駆動回路１９９が動作する。
【００４４】
同図に示すように、ｔ＝ｍ＋１１では、第５行目における外側２つの画素電極に負極性、正極性の画像信号がそれぞれ書き込まれる。これらの画像信号は、１回目の書き込みに用いられたものと同一の画像信号であるので、これら外側２つの画素電極がｔ＝ｍ＋１０のタイミングで受けた電位変動の影響がキャンセルされる。
【００４５】
ｔ＝ｍ＋１２では、スイッチ素子３００により信号線が切り換わり、第５行目における外側２つ画素電極はフローティング状態となり、内側２つの画素電極には正極性、負極性の画像信号がそれぞれ書き込まれる。これらの画像信号は、１回目の書き込みに用いられたものと同一の画像信号であり、これら内側２つの画素電極に接続された信号線上で電位が変動しないので、フローティング状態にある外側２つの画素電極は電位変動の影響を受けない（同図ｄ）。
【００４６】
したがって、本実施の形態によれば、黒表示直後の１回目の水平走査期間で画像信号が書き込まれた各画素電極に対して、黒表示直後の２回目の水平走査期間に１回目と同一の画像信号をそれぞれ書き込むことで、黒表示直後の１回目の水平走査期間で黒表示の電位から画像信号の電位への電位変動の影響を受けた画素電極に対して、２回目の水平走査期間で同一画像信号を書き込むことによりその電位変動をキャンセルするとともに、当該画素電極がフローティング状態となった後でも、隣接の信号線上で電位が変動せず、当該画素電極が電位変動の影響を受けることはないので、一定行数毎に発生する横スジを低減することができる。
【図面の簡単な説明】
【００４７】
【図１】第１の実施の形態における液晶表示装置の概略的な構成を示す組立斜視図である。
【図２】上記液晶表示装置の構成を示す平面図である。
【図３】黒表示が挿入された画面状態の一例を示す図である。
【図４】黒表示が挿入された画面状態の別の例を示す図である。
【図５】信号線駆動回路と各画素との概略的な接続構成を示す図である。
【図６】比較例における一画素の概略的な構成を示す図である。
【図７】比較例における各画素に画像信号を書き込むときの様子を時系列に分解して示す図である。
【図８】隣接の信号線における黒表示の電位から画像信号の電位への電位変動の影響を受けて画素電極の電位が変動した画面状態を示す図である。
【図９】図８において電位が変動した画素を丸印で示した図である。
【図１０】図９において丸印で示した画素の概略的な構成を示す図である。
【図１１】第１の実施の形態における各画素に画像信号を書き込むときの様子を時系列に分解して示す図である。
【図１２】第２の実施の形態における各画素に画像信号を書き込むときの様子を時系列に分解して示す図である。
【符号の説明】
【００４８】
Ｃｃ，Ｃｐ，Ｃｓ，Ｃｌ…カップリング容量
Ｃ…補助容量線
Ｓ…信号線，Ｙ…走査線
１１０…画素ＴＦＴ，１００…アレイ基板
１２０，１３０…画素電極，１９５…配線部
１９６…画素エリア，１９７…ＯＬＢパッド
１９８…走査線駆動回路
１９９…信号線駆動回路
２００…対向基板，４００…シール材
３００，３００ａ〜３００ｄ…スイッチ素子
【図１】
2005250050.tif 000003
【図２】
2005250050.tif 000004
【図３】
2005250050.tif 000005
【図４】
2005250050.tif 000006
【図５】
2005250050.tif 000007
【図６】
2005250050.tif 000008
【図７】
2005250050.tif 000009
【図８】
2005250050.tif 000010
【図９】
2005250050.tif 000011
【図１０】
2005250050.tif 000012
【図１１】
2005250050.tif 000013
【図１２】
2005250050.tif 000014