(57)【要約】【課題】  短波長の光に対する量子効率を改善する。【解決手段】  ホトダイオードを採用することによって、センスされた光の少なくとも一部はポリシリコンの層を通過せず、したがって、そのポリシリコンによってセンシング領域に達することを妨害されない。本発明のイメージ・センサ回路は標準のＣＭＯＳプロセス技術で容易に利用できるデバイス構造から作られている。本発明を具体化しているイメージ・センサは、従来技術のセンサに比べて短波長の光に対する量子効率が大幅に改善されているので有利である。さらに、本発明を具体化しているイメージ・センサは暗電流の一様性が改善されており、したがって、歩留まりが改善される。【選択図】  図１
2005237016.tif 000002
【特許請求の範囲】
【請求項１】
イメージ・センサ回路であって、
第１及び第２の端子を備える第１のホトダイオードと、
前記第１のホトダイオードの前記第１の端子にドレインが結合されているとともに前記第１のホトダイオード上に入射する光によって発生する電荷を収集する第１のＭＯＳトランジスタと、
前記第１のホトダイオードの前記第１の端子と、前記第１のＭＯＳトランジスタの前記ドレインとにソースが結合されている第２のＭＯＳトランジスタと、
端子が前記第２のＭＯＳトランジスタのドレインに結合されているコンデンサと、
前記第２のＭＯＳトランジスタの前記ドレインにソースが結合されている第３のＭＯＳトランジスタとを含み、
前記第１のＭＯＳトランジスタの中に収集される前記電荷が前記第２のＭＯＳトランジスタを通して転送され、前記コンデンサによって電圧に変換されるイメージ・センサ回路。
【請求項２】
請求項１に記載の発明において、前記回路はｎ形のサブストレート上に製造され、前記第１のホトダイオードの前記第１の端子は前記第１のホトダイオードのアノードであるイメージ・センサ回路。
【請求項３】
請求項１に記載の発明において、前記第３のＭＯＳトランジスタはＰＭＯＳトランジスタであり、前記第３のＭＯＳトランジスタの前記ドレインおよび前記ソースの前記接続が反転されているイメージ・センサ回路。
【請求項４】
請求項１に記載の発明において、第２のホトダイオードを更に含み、該第２のホトダイオードの第１の端子が前記第１のＭＯＳトランジスタのソースに結合されており、前記第１のＭＯＳトランジスタは前記第２のホトダイオード上に入射する光によって発生する電荷も収集するイメージ・センサ回路。
【請求項５】
請求項４に記載の発明において、前記回路はｐ形のサブストレート上で製造され、そして前記第２のホトダイオードの前記第１の端子が、前記第２のホトダイオードのカソードであるイメージ・センサ回路。
【請求項６】
請求項４に記載の発明において、前記回路はｎ形のサブストレート上で製造され、前記第２のホトダイオードの前記第１の端子が、前記第２のホトダイオードのアノードであるイメージ・センサ回路。
【請求項７】
請求項１に記載の発明において、前記第２のＭＯＳトランジスタのドレインに結合された前記コンデンサの端子が増幅器に結合されているイメージ・センサ回路。
【請求項８】
請求項７に記載の発明において、前記増幅器がサンプル・ホールド回路に結合されているイメージ・センサ回路。
【請求項９】
請求項５に記載の発明において、前記増幅器は少なくとも２つのサンプル・ホールド回路に結合されているイメージ・センサ回路。
【請求項１０】
イメージ・センサ回路であって、
ｐ形のサブストレートの中に少なくとも１つのｎ＋領域と、前記ｐ形サブストレートと前記ｎ＋領域との間の接合が第１のホトダイオードを形成している、ｐ形サブストレートと、
第１のＮＭＯＳトランジスタを形成し、前記第１のホトダイオードのカソードが前記第１のＮＭＯＳトランジスタのドレインに結合されていて、前記第１のＮＭＯＳトランジスタが前記第１のホトダイオード上に入射する光によって発生する電荷を収集するためのものである、ｐ形サブストレート層とポリシリコンの層との間の絶縁層と、
第２のＮＭＯＳトランジスタのソースが前記第１のホトダイオードの前記カソードに結合され、前記第１のＮＭＯＳトランジスタの前記ドレインに接続されている前記第２のＮＭＯＳトランジスタと、
端子の１つが前記第２のＮＭＯＳトランジスタのドレインに結合されているコンデンサと、
ソースが前記第２のＮＭＯＳトランジスタの前記ドレインに結合されている第３のＭＯＳトランジスタとを含み、
前記第１のＮＭＯＳトランジスタの中に収集される前記電荷が、前記第２のＮＭＯＳトランジスタを通じて転送され、前記コンデンサによって電圧に変換されるイメージ・センサ回路。
【請求項１１】
請求項１０に記載の発明において、少なくとも１つの第２のｎ＋領域をさらに含んでいて、前記ｐ形サブストレートと前記第２のｎ＋領域との間の接合が第２のホトダイオードを形成しており、前記第２のホトダイオードのカソードが前記第１のＮＭＯＳトランジスタのソースに結合されていて、前記第１のＮＭＯＳトランジスタも前記第２のホトダイオード上に入射する光によって発生する電荷を収集するイメージ・センサ回路。
【請求項１２】
イメージ・センサ回路であって、該イメージ・センサ回路は、
ｎ形サブストレートの中に少なくとも１つのｐ＋領域と、前記ｎ形サブストレートと前記ｐ＋領域との間の接合が第１のホトダイオードを形成している前記ｎ形サブストレートと、
第１のＰＭＯＳトランジスタを形成するための、前記ｎ形サブストレート層とポリシリコンの層との間の絶縁層とを含み、前記第１のホトダイオードのアノードが前記第１のＰＭＯＳトランジスタのドレインに結合されており、そして前記イメージ・センサ回路は、
第２のＰＭＯＳトランジスタのソースが前記第１のホトダイオードの前記アノードに対して結合されていて、前記第１のＰＭＯＳトランジスタの前記ドレインにも結合されている前記第２のＰＭＯＳトランジスタと、
前記第２のＰＭＯＳトランジスタのドレインの１つの端子に結合されるコンデンサと、
ソースが前記第２のＰＭＯＳトランジスタの前記ドレインに結合されている第３のＭＯＳトランジスタとを含み、
前記第１のＰＭＯＳトランジスタの中に収集される前記電荷が、前記第２のＰＭＯＳトランジスタを通して転送され、前記コンデンサによって電圧に変換されるイメージ・センサ回路。
【請求項１３】
請求項１２に記載の発明において、前記第３のＭＯＳトランジスタがＰＭＯＳトランジスタであるイメージ・センサ回路。
【請求項１４】
請求項１２に記載の発明において、前記第３のＭＯＳトランジスタがＮＭＯＳトランジスタであるイメージ・センサ回路。
【請求項１５】
請求項１２に記載の発明において、少なくとも１つの第２のｐ＋領域を含み、前記ｎ形サブストレートと前記第２のｐ＋領域との間の接合が第２のホトダイオードを形成し、前記第２のホトダイオードのアノードが前記第１のＰＭＯＳトランジスタのソースに結合されていて、前記第１のＰＭＯＳトランジスタも前記第２のホトダイオード上に入射する光によって発生する電荷を収集するイメージ・センサ回路。
【請求項１６】
イメージ・センサ回路を動作させる方法において、該イメージ・センサ回路は、
第１及び第２の端子を備える第１のホトダイオードと、
前記第１のホトダイオードの前記第１の端子にドレインが結合されているとともに前記第１のホトダイオード上に入射する光によって発生する電荷を収集する第１のＭＯＳトランジスタと、
前記第１のホトダイオードの前記第１の端子と、前記第１のＭＯＳトランジスタの前記ドレインとにソースが結合されている第２のＭＯＳトランジスタと、
端子が前記第２のＭＯＳトランジスタのドレインに結合されているコンデンサと、
前記第２のＭＯＳトランジスタの前記ドレインにソースが結合されている第３のＭＯＳトランジスタとを含み、
前記第１のホトダイオード上に入射する光によって発生する電子を収集するステップと、
前記コンデンサの両端の値を第１の値に設定するステップと、
前記第１の値によって表現される値を記憶するステップと、
前記収集された電子を前記コンデンサへ転送するステップと、
前記転送するステップの後に、前記コンデンサの両端に第２の電圧の値によって表現される値を記憶するステップとを含む方法。
【請求項１７】
請求項１６に記載の発明において、前記第１の値によって表現される前記記憶された値と前記コンデンサの両端の第２の電圧の値によって表現される前記記憶された値との差を前記転送のステップの後で得るステップをさらに含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳのアクティブ・ピクセル・センサに関し、特にホトダイオードをベースとするＣＭＯＳアクティブ・ピクセル・センサに関する。
【背景技術】
【０００２】
現代水準のホトゲートＣＭＯＳおよびＣＣＤイメージ・センサにおいてよく知られている問題は、短波長の光応答が減少する問題である。より詳しく言えば、アクランド（Ａｃｋｌａｎｄ）氏ほかに対して発行された１９９６年１１月１９日付けの米国特許第５，５７６，７６３号の中で開示されている１つのホトゲート回路は非常に低い読出しノイズが得られる。開示されているように、そのホトゲート回路の主なホトセンシティブ領域は、そのホトゲートの下にあるデプレション領域であり、そのデプレション領域のエッジの少数キャリヤ拡散長の範囲内にある領域である。ホトゲートは面積が大きく作られており、収集される電子の数を最大にするようになっている。しかし、そのホトゲート・センサ回路は採用されているポリシリコン・ゲート材料の吸収特性のために、短波長の光に対する量子効率が貧弱であるという欠点がある。この問題は現在の多くのＣＭＯＳ製造プロセスにおいて使われているシリサイド・ゲートの使用によって緩和される。たとえば、フレーム転送ＣＣＤなどのホトゲートＣＣＤイメージ・センサにもこの問題の影響がある。
【０００３】
ホトダイオード・ベースのイメージ・センサの短波長光応答特性はそれより良好である。しかし、ＣＭＯＳのホトダイオードをベースとするイメージ・センサにはリセット・ノイズについての問題がある。詳しく言えば、センサの出力からリセット・ノイズの影響を消去するためにセンサ出力から差し引かれる実際のそのセンサに対するリセット値をセーブすることは実際的でない。したがって、センシング・サイクルに対するシミュレートされたリセット値が、次のセンシング・サイクルのためにセンサがリセットされた後、そのセンサの出力を使って発生されている。しかし、そのようなシミュレートされたリセット値は、それらが使われているセンシング・サイクルの実際のリセット値を正確には表さない可能性があり、結果として画像の品質が悪くなる。
【発明の開示】
【課題を解決するための手段】
【０００４】
従来のイメージ・センサについての問題は、本発明の原理に従って、従来技術のホトゲート光センサの代わりに、電荷転送メカニズムと組み合わせたホトダイオードを採用するイメージ・センサ回路によって改善される。ホトダイオードを採用することによって、センスされる光の少なくとも一部分はポリシリコンの層を通過せず、したがって、そのポリシリコンによってセンシング領域に達するのを妨げられない。本発明のイメージ・センサ回路は標準のＣＭＯＳプロセス技術において容易に利用できるデバイス構造から作られる。有利なことに、本発明を具体化しているイメージ・センサは従来技術のセンサに比べて短波長の光に対する量子効率が大幅に改善されている。さらに、本発明を採用しているイメージ・センサは暗電流の一様性が改善されており、したがって歩留まりが改善される。さらに有利なことに、本発明のイメージ・センサは従来技術のＣＭＯＳホトダイオード・イメージ・センサよりリセット・ノイズが小さい。
【発明を実施するための最良の形態】
【０００５】
図１は本発明の原理に従って、電荷転送メカニズムと組み合わせてホトダイオードを採用していて、ＣＭＯＳの製造プロセスとの相性の良いイメージ・センサ回路の実施形態を示している。
【０００６】
図１に示されているイメージ・センサ回路はｐ形のサブストレート１０１、ｎ＋領域１０３および１０５、二酸化シリコン（ＳｉＯ２ ）層１０７、ポリシリコン層１０９、トランジスタ１１１および１１３、増幅器１１５、および寄生コンデンサ１１７を含む。ｎ＋領域１０５とｐ形サブストレート１０１との間の境界はホトダイオードＤ１を形成し、ｎ＋領域１０３とｐ形サブストレート１０１との間の境界はホトダイオードＤ２を形成する。ポリシリコン層１０９、ＳｉＯ２層１０７、およびｐ形サブストレート１０１は、ｎ＋領域１０３、ｎ＋領域１０５、ｐ形サブストレート１０１、ＳｉＯ２ 層１０７、およびポリシリコン層１０９によって形成されるＮＭＯＳトランジスタ１２１のゲートを形成し、それはホトゲートである必要はない。
【０００７】
図１に示されている回路の動作は次の通りである。センスされる光はホトダイオードＤ１およびＤ２の上に入射する。そのようなホトダイオードにおいて、ホトセンシティブな領域はデプレション領域およびそのデプレション領域のエッジから１少数キャリヤ拡散長以内にある領域を含む。Ｄ２はＤ１と共に、可視スペクトルの短波長領域における量子効率が高いホトセンシティブ領域を形成する。
【０００８】
トランジスタ１２１のゲート端子１１９はハイに保たれ、入射光がホトダイオードＤ１およびＤ２およびゲートのＳｉＯ２ 層１０７の下のデプレション領域において電子ホール対を作り出すことができる。発生された電子は収集されて、たとえば、３０ミリ秒の間、ゲートの下部に貯えられる。この時間の間、ｎ＋領域１０３からの電子は、トランジスタ１２１のゲートの下のＰ形サブストレート１０１およびＳｉＯ２ 層１０７によって形成される界面において、その界面状態のほとんどを占める。この結果、熱キャリヤの発生が減少し、そのために暗電流が減る。さらに、暗電流が減ることによってピクセルの歩留まりが高くなる。
【０００９】
収集期間の終りにおいて、センサから読み出すために、トランジスタ１１３の端子１２３に一時的にハイのパルスが印加され、ノード１２５における電圧をリセットする。増幅器１１５の出力において見られるリセット値がサンプル・ホールド回路１２７によって記憶される。次に、トランジスタ１２１のゲート端子１１９に一時的にローのパルスが強制的に印加され、ゲートＳｉＯ２ の層１０７の下に貯えられていた電荷がノード１２５へ転送される。これは共通ゲート増幅器としてのトランジスタ１１１の動作によって発生する。この目的に対して、トランジスタ１１１のゲート端子１３９は、０〜３Ｖの範囲の電圧、たとえば１Ｖの実質的に固定の電圧にバイアスされている。
【００１０】
転送された電荷は、その電荷を電圧に変換する寄生コンデンサ１１７の中に貯えられる。寄生コンデンサ１１７はホトダイオードＤ１、Ｄ２およびトランジスタ１２１の総合キャパシタンスと比較して小さい。有利なことに、電荷が寄生コンデンサに対して転送されると、寄生コンデンサ１１７の容量がダイオードＤ１、Ｄ２およびトランジスタ１２１の総合キャパシタンスと同じ値であった場合に、比較的大きな電圧変化が現われる。この電圧「利得」によって、増幅器１１５およびその出力以降のすべての回路の読出し回路におけるランダム・ノイズの影響が減少する。
【００１１】
ノード１２５に現われる電圧は次に増幅器１１５によって増幅され、その増幅された電圧は第２のサンプル・ホールド回路１２９に貯えられる。サンプル・ホールド回路１２７と１２９の出力の間の差、Ｖｓｉｇがその回路の出力である。この出力差は補正されたダブル・サンプリングの一例であり、それによって、有利なことに、この例においては、ａ）リセット・ノイズの影響、ｂ）トランジスタ１１３におけるしきい値電圧の変動の影響、ｃ）増幅器１１５におけるオフセットの変動、およびｄ）リセット動作時のトランジスタ１１３におけるフィードスルーがその差の動作によって打ち消される。
【００１２】
図２〜図５はシリコン集積回路上にセンサをレイアウトする場合の可能な各種の配置を示している。そのセンサを実装する各種の層に対する凡例が各図の中に示されている。図１の中の要素と同じ番号の要素は同じ要素に対応する。図２〜図５において、増幅器１１５はトランジスタ２３５によって実装されており、選択制御用トランジスタ２３７がセンサの出力を選択的にアドレスするために追加されている。ｎ＋領域１０５をｎ＋領域１０３の中にマージして図３および図５に示されているように、単独のホトダイオード領域を形成することができることに留意されたい。
【００１３】
便利のために、図６はセンサの回路図表現を示している。ここでも、図１の中の要素と同じ番号の要素は同じ要素に対応する。
増幅器１１５はコンデンサ１１７をラインのキャパシタンスおよびサンプル・ホールド回路１２７および１２９のキャパシタンスから隔離するのに役立つことに留意されたい。
【００１４】
この分野の技術に普通の技量を持つ人であれば、ＰＭＯＳトランジスおよび／またはｐ＋からｎへのホトダイオードを使って本発明を実装する方法を容易に理解できる。また、二酸化シリコンの代わりに任意の絶縁材料が使えることも認識される。
【００１５】
採用されるホトダイオードは１つだけで済むことに留意されたい。その場合、採用されるダイオードはｎ＋領域１０５（図１）とｐ形サブストレート１０１との接合によって形成される。そのような回路が採用された場合、トランジスタ１２１はそのｎ＋領域１０３が存在していないので、ソースがないように見えるが、そのドレインとソースが短絡されている１つのトランジスタとやはり考えることができる。いずれにしても、電荷の収集および転送の動作は前記と同じとなる。
【００１６】
トランジスタ１１３はＮＭＯＳトランジスタとして示されているが、ＰＭＯＳトランジスタによってリセットを改善できることも理解される。というのは、それは対応しているＮＭＯＳトランジスタがそのソースを引くことができるよりトランジスタのドレインを高い電圧に引き上げることができるからである。
【００１７】
前記は、本発明の原理を単に示しているだけである。ここには明示的には記述または表示されないが、この分野の技術に熟達した人であれば本発明の原理を実現する各種の構成を工夫することができることを理解されたい。
【図面の簡単な説明】
【００１８】
【図１】本発明の原理に従って、電荷転送メカニズムと組み合わせてホトダイオードを採用していて、ＣＭＯＳの製造プロセスとの相性の良いイメージ・センサ回路の実施形態を示す。
【図２】シリコンの集積回路上にセンサをレイアウトするための可能な配置を示す。
【図３】シリコンの集積回路上にセンサをレイアウトするための可能な配置を示す。
【図４】シリコンの集積回路上にセンサをレイアウトするための可能な配置を示す。
【図５】シリコンの集積回路上にセンサをレイアウトするための可能な配置を示す。
【図６】本発明に係るセンサの回路図表現を示す。
【図１】
2005237016.tif 000003
【図２】
2005237016.tif 000004
【図３】
2005237016.tif 000005
【図４】
2005237016.tif 000006
【図５】
2005237016.tif 000007
【図６】
2005237016.tif 000008
【手続補正書】
【提出日】平成17年6月20日(2005.6.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
イメージ・センサ回路を動作させる方法において、該イメージ・センサ回路は、
第１及び第２の端子を備える第１のホトダイオードと、
前記第１のホトダイオードの前記第１の端子にドレインが結合されているとともに前記第１のホトダイオード上に入射する光によって発生する電荷を収集する第１のＭＯＳトランジスタと、
前記第１のホトダイオードの前記第１の端子と、前記第１のＭＯＳトランジスタの前記ドレインとにソースが結合されている第２のＭＯＳトランジスタと、
端子が前記第２のＭＯＳトランジスタのドレインに結合されているコンデンサと、
前記第２のＭＯＳトランジスタの前記ドレインにソースが結合されている第３のＭＯＳトランジスタとを含み、
前記第１のホトダイオード上に入射する光によって発生する電子を収集するステップと、
前記コンデンサの両端の値を第１の値に設定するステップと、
前記第１の値によって表現される値を記憶するステップと、
前記収集された電子を前記コンデンサへ転送するステップと、
前記転送するステップの後に、前記コンデンサの両端に第２の電圧の値によって表現される値を記憶するステップとを含む方法。