(57)【要約】【課題】  ＣＰＵ、ＤＳＰ等のロジック回路から無線送受信部へ漏洩する高周波ノイズを低減することができる携帯電話機を提供する。【解決手段】  ＴＣＸＯ２０は、高安定な基準周波数信号を出力する。ＰＬＬ−Ａ１１は、基準周波数信号を入力し、基準周波数信号に同期した第１のクロック信号を出力する。ＰＬＬ−Ｂ１２は、基準周波数信号を入力し、基準周波数信号に対して周期的に周波数が変動する第２のクロック信号を出力する。周辺回路−Ａ１３は、Ｉｒ通信制御回路など周波数規格が決められた機能回路を含み一定周期の第１のクロック信号が供給される。周辺回路−Ｂ１４は、ＣＰＵやＤＳＰなどのロジック回路を含んで構成され、周波数精度の規定がないため、特定の周波数における高調波ノイズの電力密度を低くすることができる第２のクロック信号により動作する。【選択図】      図１
2005217593.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵ（中央演算処理）回路やＩｒ（Ｉｎｆｒａｒｅｄ）通信のインタフェース回路を含む複数の周辺回路部より構成される半導体集積回路において、一定周期の第１のクロック信号を供給する第１のクロック発生手段と、前記一定周期の第１のクロック信号に対して周期的に周波数が変動するスペクトル拡散処理された第２のクロック信号を供給する第２のクロック発生手段と、を備えることを特徴とする半導体集積回路。
【請求項２】
前記第１のクロック発生手段は、周波数規格が決められた周辺回路部に前記第１のクロック信号を供給し、前記第２のクロック発生手段は、周波数規格が決められていない周辺回路部に前記第２のクロック信号を供給することを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記第１および第２のクロック発生手段は、外部より入力された基準周波数信号により位相制御された前記第１および第２のクロック信号としていずれかの周辺回路部に供給し、供給先の周辺回路部が動作停止している場合には、該周辺回路部に対応する前記第１または第２のクロック発生手段への電力供給が制限されることを特徴とする請求項１又は２記載の半導体集積回路。
【請求項４】
前記第２のクロック発生手段は、スペクトル拡散の設定周波数（無変調時の周波数）および周波数変動幅（変調度）が、供給先の周辺回路部に含まれるデバイスの動作保証範囲を超えないように、ダウン／センタ／アッパーの各スプレッド方式が選択的に設定されることを特徴とする請求項１、２又は３記載の半導体集積回路。
【請求項５】
無線送受信部と、前記無線送受信部が送受信するデータを処理するデータ処理部とを含む携帯電話機であって、基準周波数信号により位相制御された第１のクロック信号と、前記基準周波数信号により位相制御されるとともに周期的に周波数が変動するスペクトル拡散処理された第２のクロック信号とにより動作する半導体集積回路を前記データ処理部に備えることを特徴とする携帯電話機。
【請求項６】
前記半導体集積回路は、ＣＰＵ（中央演算処理）回路やＩｒ（Ｉｎｆｒａｒｅｄ）通信のインタフェース回路を含む複数の周辺回路部より構成され、周波数規格が決められた周辺回路部に第１のクロック信号を供給する第１のクロック信号発生回路と周波数規格が決められていない周辺回路部に第２のクロック信号を供給する第２のクロック発生手段と、を備えることを特徴とする請求項５記載の携帯電話機。
【請求項７】
前記第１および第２のクロック発生手段は、外部より入力された基準周波数信号により位相制御された前記第１および第２のクロック信号としていずれかの周辺回路部に供給し、供給先の周辺回路部が動作停止している場合には、該周辺回路部に対応する前記第１または第２のクロック発生手段への電力供給が制限されることを特徴とする請求項５又は６記載の携帯電話機。
【請求項８】
前記第２のクロック発生手段は、スペクトル拡散の設定周波数（無変調時の周波数）および周波数変動幅（変調度）が、供給先の周辺回路部に含まれるデバイスの動作保証範囲を超えないように、ダウン／センタ／アッパーの各スプレッド方式が選択的に設定されることを特徴とする請求項５、６又は７記載の携帯電話機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話機に関し、特にＣＰＵ、ＤＳＰ等を含むデータ処理回路のロジック回路から無線送受信部へ漏洩するノイズを低減することができる携帯電話機に関する。
【背景技術】
【０００２】
従来の移動体通信機は、ロジック回路で使用する動作クロックあるいはその基準クロックの高調波成分が受信周波数の帯域内に発生すると、その高調波成分が妨害波となって、当該チャネルにおける受信感度が劣化するなどの問題が生じる。
【０００３】
この対策の１例として、受信電界強度に応じて、送受信データを処理する動作クロック周波数を可変制御することにより、データ処理部から無線送受信部へ漏洩するノイズによる受信性能の劣化を軽減できるとしている（例えば、特許文献１参照。）。
【０００４】
この従来技術は、受信電界強度が低い場合には、ＣＰＵの動作クロック周波数を低くすることにより、ノイズの漏洩量を減らすことができる。しかしながら、動作クロック周波数が低下することにより、ＣＰＵの性能を十分発揮できなくなるという問題がある。
【０００５】
【特許文献１】特開平１１−１１２４４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述した従来の携帯電話機は、受信電界強度が低い場合には、ＣＰＵの動作クロック周波数を低くすることによりノイズの漏洩量を減らすことができるが、動作クロック周波数が低下することにより、ＣＰＵの性能を十分発揮することができなくなるという欠点がある。
【０００７】
本発明の目的は、このような従来の欠点を除去するため、動作周波数に規格値が設けられている周辺回路と規格のない周辺回路とに分け、規格のない周辺回路に対してのみＳＳＣＧ（Spectrum Spread Clock Generator：スペクトラム拡散クロックジェネレータ）を適用する。
【０００８】
これにより、高調波ノイズの輻射レベルを低減し、受信感度抑圧を避けて安定した受信特性を実現する携帯電話機を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の半導体集積回路は、ＣＰＵ（中央演算処理）回路やＩｒ（Ｉｎｆｒａｒｅｄ）通信のインタフェース回路を含む複数の周辺回路部より構成される半導体集積回路において、一定周期の第１のクロック信号を供給する第１のクロック発生手段と、前記一定周期の第１のクロック信号に対して周期的に周波数が変動するスペクトル拡散処理された第２のクロック信号を供給する第２のクロック発生手段と、を備えることを特徴としている。
【００１０】
また、前記第１のクロック発生手段は、周波数規格が決められた周辺回路部に前記第１のクロック信号を供給し、前記第２のクロック発生手段は、周波数規格が決められていない周辺回路部に前記第２のクロック信号を供給することを特徴としている。
【００１１】
また、前記第１および第２のクロック発生手段は、外部より入力された基準周波数信号により位相制御された前記第１および第２のクロック信号としていずれかの周辺回路部に供給し、供給先の周辺回路部が動作停止している場合には、該周辺回路部に対応する前記第１または第２のクロック発生手段への電力供給が制限されることを特徴としている。
【００１２】
また、前記第２のクロック発生手段は、スペクトル拡散の設定周波数（無変調時の周波数）および周波数変動幅（変調度）が、供給先の周辺回路部に含まれるデバイスの動作保証範囲を超えないように、ダウン／センタ／アッパーの各スプレッド方式が選択的に設定されることを特徴としている。
【００１３】
また、本発明の携帯電話機は、無線送受信部と、前記無線送受信部が送受信するデータを処理するデータ処理部とを含む携帯電話機であって、基準周波数信号により位相制御された第１のクロック信号と、前記基準周波数信号により位相制御されるとともに周期的に周波数が変動するスペクトル拡散処理された第２のクロック信号とにより動作する半導体集積回路を前記データ処理部に備えることを特徴としている。
【００１４】
また、前記半導体集積回路は、ＣＰＵ（中央演算処理）回路やＩｒ（Ｉｎｆｒａｒｅｄ）通信のインタフェース回路を含む複数の周辺回路部より構成され、周波数規格が決められた周辺回路部に第１のクロック信号を供給する第１のクロック信号発生回路と周波数規格が決められていない周辺回路部に第２のクロック信号を供給する第２のクロック発生手段と、を備えることを特徴としている。
【００１５】
また、前記第１および第２のクロック発生手段は、外部より入力された基準周波数信号により位相制御された前記第１および第２のクロック信号としていずれかの周辺回路部に供給し、供給先の周辺回路部が動作停止している場合には、該周辺回路部に対応する前記第１または第２のクロック発生手段への電力供給が制限されるこを特徴としている。
【００１６】
また、前記第２のクロック発生手段は、スペクトル拡散の設定周波数（無変調時の周波数）および周波数変動幅（変調度）が、供給先の周辺回路部に含まれるデバイスの動作保証範囲を超えないように、ダウン／センタ／アッパーの各スプレッド方式が選択的に設定されることを特徴としている。
【発明の効果】
【００１７】
本発明の携帯電話機によれば、動作周波数に規格が設けられている周辺回路と規格のない周辺回路とに分け、規格のない周辺回路に対してのみＳＳＣＧ（Spectrum Spread Clock Generator：スペクトラム拡散クロックジェネレータ）を適用することにより、高調波ノイズの輻射レベルを低減し、受信感度抑圧を避けて安定した良好な受信特性を維持することが可能となる。
【発明を実施するための最良の形態】
【００１８】
次に、本発明を実施するための最良の形態の動作について図面を参照して説明する。図１は、本発明の実施の形態の携帯電話機のデータ処理部における半導体集積回路を説明するためのブロック図である。
【００１９】
図１に示す本実施の形態は、ＴＣＸＯ２０と、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）−Ａ１１、ＰＬＬ−Ｂ１２、Ｉｒ通信制御回路などを含む周辺回路−Ａ１３およびＣＰＵ１５を含む周辺回路−Ｂ１４から成る半導体集積回路１０とを備えて構成されている。
【００２０】
次に、本発明を実施するための最良の形態の動作について図面を参照して説明する。
【実施例１】
【００２１】
図１によると、ＴＣＸＯ２０は、水晶発振子の周波数温度特性を補正した温度補償型水晶発振器であり、高安定な基準周波数信号を出力する。
【００２２】
半導体集積回路１０のＰＬＬ−Ａ１１は、ＴＣＸＯ２０から出力された基準周波数信号を入力し、基準周波数信号に同期した第１のクロック信号を出力する。
【００２３】
ＰＬＬ−Ｂ１２は、ＴＣＸＯ２０から出力された基準周波数信号を入力し、基準周波数信号に対して周期的に周波数が変化するスペクトル拡散クロック信号（第２のクロック信号）を出力する。この第２のクロック信号は、動作周波数をわずかに変動させることにより、特定の周波数における高調波ノイズの電力密度を低くすることができる。
【００２４】
周辺回路−Ａ１３は、周波数規格が決められた機能回路、例えばＩｒ通信制御回路などが含まれ、ＰＬＬ−Ａ１１から出力される一定周期の第１のクロック信号が供給される。
【００２５】
周辺回路−Ｂ１４は、ＣＰＵやＤＳＰなどのロジック回路を含んで構成され、周波数精度の規定がないため、周期的に周波数が変動する第２のクロック信号による動作が可能である。
【００２６】
周辺回路−Ｂ１４に備えるＣＰＵ１５は、半導体集積回路１０の各動作を制御し、周辺回路−Ａ１３または周辺回路−Ｂ１４が動作していない場合には、周辺回路−Ａ１３または周辺回路−Ｂ１４ならびに各周辺回路に対応してクロック信号を供給するＰＬＬ−Ａ１１またはＰＬＬ−Ｂ１２への電力供給を制限する。例えば、図２に示すように、Ｉｒ通信を行なう場合にのみ、周辺回路−Ａ１３に対応するＰＬＬ−Ａ１１を動作させる。
【００２７】
このように、本実施の形態では、周波数規格に基づいて機能する周辺回路−Ａ１３と、周波数精度の規定がない周辺回路−Ｂ１４とが混在する１つの半導体集積回路１０において、周波数規格が決められた機能回路、例えば外部とのインターフェースに用いられるＩｒ通信などを含む周辺回路−Ａ１３に対しては、一定周期の第１のクロック信号を供給する専用のＰＬＬ−Ａ１１を割り当てる。また、周波数精度の規定がない機能回路、例えばＣＰＵ（中央処理装置）やＤＳＰ（デジタル−シグナル−プロセッサ）などを含む周辺回路−Ｂ１４に対しては、第２のクロック信号を供給する専用のＰＬＬ−Ｂ１２を割り当てる。これにより、高調波ノイズの輻射レベルを低減し、受信感度抑圧を避けて安定した受信特性を実現することができる。
【００２８】
ここで、ＣＰＵ１５は、動作保証周波数による上限周波数がある一方で、ＣＰＵ等の性能を維持するための下限周波数が存在する。
【００２９】
このため、第２のクロック信号は、図３に示すように、スペクトル拡散された周波数変動幅が設定した周波数より低い方にだけ変化するダウンスプレッド方式を採用することにより、ＣＰＵの上限／下限周波数を満足し、ＣＰＵの性能を最大限に維持することができる。
【００３０】
また、ダウンスプレッド方式に限らず、回路構成やＣＰＵ１５による制御が複雑に成らないよう、図４に示すように、無変調（ＳＳＣＧ→ＯＦＦ）時の周波数を中心としてスペクトラムを拡散（変調）させるセンタスプレッド方式、あるいは、無変調時の周波数を下限としてスペクトラムを拡散（変調）させるアッパースプレッド方式を用いることもできる。
【００３１】
以上のように、周波数精度の規定がない周辺回路にスペクトル拡散された第２のクロック信号を供給することにより、一定周期のクロック信号の場合に比べて、不要輻射のピーク、またその高調波のピークも抑圧することが可能となるため、ＥＭＩ対策部品を使用することなく大きなＥＭＩ低減効果を得ることができる。また、周波数変動幅を適宜設定することにより、ＣＰＵ等の性能を最大限維持することができる。
【実施例２】
【００３２】
次に、第２の実施例について説明する。図５は、２つのクロック信号を個々に生成する場合のブロック図である。
【００３３】
図５によると、ＴＣＸＯ２０とＳＳＣＧ３０とが、半導体集積回路１０の外側に設けられていることが図１と異なる。従って、ＰＬＬ−Ａ１１とＰＬＬ−Ｃ１６とは、独立にＴＣＸＯ２０あるいはＳＳＣＧ３０の出力信号を入力して動作し、周辺回路−Ａ１３および周辺回路−Ｂ１４のそれぞれにクロック信号を供給する。この場合、ＰＬＬ−Ａ１１とＰＬＬ−Ｃ１６の回路構成を共通にする効果がある。また、ＳＳＣＧ３０は、周波数安定度が多少悪くなるが、クロック生成を独立にすることにより、動作不良による影響を限定することできる。
【実施例３】
【００３４】
次に、第３の実施例について説明する。図６は、変調クロック信号を共有する外部回路がある場合のブロック図である。
【００３５】
図６によると、周辺回路−Ｃ１７は図５に示す周辺回路−Ｂ１４に、外部回路４０と接続するインターフェース回路１８が備えられている。
【００３６】
インターフェース回路１８は、例えば、同期式バスとして、周辺回路−Ｃ１７で使用するＰＬＬ−Ｂ１２の周波数変調された第２のクロック信号を外部回路４０に供給する。
【００３７】
外部回路４０は、例えば、メモリあるいはメモリコントローラの動作クロックとして、第２のクロック信号を使用することにより、周辺回路−Ｃ１７のＣＰＵ１５などと同期をとることができる。このとき、周波数変調された第２のクロック信号を用いることにより、同期式バスあるいは外部回路４０から発生するノイズ等を軽減することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態の携帯電話機のデータ処理部における半導体集積回路を説明するためのブロック図である。
【図２】Ｉｒ通信を行なう場合にのみその周辺回路にクロックを供給することを説明する図である。
【図３】ダウンスプレッド方式による周波数変動幅と、ＣＰＵの上限／下限周波数との関係を説明する図である。
【図４】ダウン／センタ／アッパーの各スプレッド方式の関係を説明する図である。
【図５】２つのクロック信号を個々に生成する場合のブロック図である。
【図６】変調クロック信号を共有する外部回路がある場合のブロック図である。
【符号の説明】
【００３９】
１０    半導体集積回路
２０    ＴＣＸＯ
３０    ＳＳＣＧ
４０    外部回路
１１    ＰＬＬ−Ａ
１２    ＰＬＬ−Ｂ
１３    周辺回路−Ａ
１４    周辺回路−Ｂ
１５    ＣＰＵ
１６    ＰＬＬ−Ｃ
１７    周辺回路−Ｃ
１８    インターフェース回路
【図１】
2005217593.tif 000003
【図２】
2005217593.tif 000004
【図３】
2005217593.tif 000005
【図４】
2005217593.tif 000006
【図５】
2005217593.tif 000007
【図６】
2005217593.tif 000008