(57)【要約】【課題】共振周波数のばらつきが小さい超音波アレイセンサを低コストにて製造する。【解決手段】超音波アレイセンサ１は、上側の主面１１ａ上に酸化膜の絶縁層２１が形成されたベース部１０を備え、ベース部１０には下側の主面１１ｂに向かって開口するとともに絶縁層２１を底部とする複数の凹部１２が形成される。ベース部１０の絶縁層２１上において複数の凹部１２にそれぞれ対応する領域には、絶縁層２１側から順に、絶縁層２１に接する下部電極３１、圧電膜４１、および、上部電極５１が設けられて振動検出層４０が構成され、均一な厚さのダイアフラム部が形成される。これにより、シリコン基板１１を利用してセンサ素子毎の共振周波数のばらつきが小さい超音波アレイセンサ１を低コストにて製造することができる。【選択図】図３
2005051690.tif 000002
【特許請求の範囲】
【請求項１】
超音波を検出する複数のセンサ素子が配列された超音波アレイセンサの製造方法であって、
ａ）シリコン基板の一の主面上に絶縁性を有するエッチングストップ層を形成する工程と、
ｂ）前記エッチングストップ層上の少なくとも複数の素子形成領域において、前記エッチングストップ層側から順に、下部電極、圧電膜および上部電極を形成する工程と、
ｃ）前記複数の素子形成領域に対応する前記シリコン基板の他の主面上の複数の領域において、前記エッチングストップ層に至るまでエッチングを行うことにより複数の凹部を形成する工程と、
を備えることを特徴とする超音波アレイセンサの製造方法。
【請求項２】
請求項１に記載の超音波アレイセンサの製造方法であって、
前記工程ａ）において、前記シリコン基板の前記一の主面に熱酸化による酸化膜が前記エッチングストップ層として形成され、
前記工程ａ）と前記工程ｂ）との間に、前記酸化膜上に酸化膜を追加形成する工程をさらに備えることを特徴とする超音波アレイセンサの製造方法。
【請求項３】
請求項１に記載の超音波アレイセンサの製造方法であって、
前記工程ａ）において、前記シリコン基板の前記一の主面に窒化膜が前記エッチングストップ層として形成され、
前記工程ｃ）において、水酸化カリウム水溶液によりエッチングが行われることを特徴とする超音波アレイセンサの製造方法。
【請求項４】
請求項１に記載の超音波アレイセンサの製造方法であって、
前記工程ａ）と前記工程ｂ）との間に、
前記エッチングストップ層上にポリシリコン層を形成する工程と、
前記ポリシリコン層上に絶縁層を形成する工程と、
をさらに備えることを特徴とする超音波アレイセンサの製造方法。
【請求項５】
超音波を検出する複数のセンサ素子が配列された超音波アレイセンサであって、
シリコン基板の一の主面上に酸化膜または窒化膜の絶縁層を形成した基板であり、他の主面に向かって開口するとともに前記絶縁層を底部とする複数の凹部を有するベース部と、
前記絶縁層上の少なくとも前記複数の凹部に対応する領域において、前記絶縁層から順に、前記絶縁層に接する下部電極、圧電膜および上部電極を有する振動検出層と、
を備えることを特徴とする超音波アレイセンサ。
【請求項６】
超音波を検出する複数のセンサ素子が配列された超音波アレイセンサであって、
シリコン基板の一の主面上に酸化膜または窒化膜の絶縁層を形成した基板であり、他の主面に向かって開口するとともに前記絶縁層を底部とする複数の凹部を有するベース部と、
前記絶縁層上に前記絶縁層側から順に形成されたポリシリコン層およびもう１つの絶縁層と、
前記もう１つの絶縁層上の少なくとも前記複数の凹部に対応する領域において、前記もう１つの絶縁層から順に、下部電極、圧電膜および上部電極を有する振動検出層と、
を備えることを特徴とする超音波アレイセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超音波を検出する複数のセンサ素子が配列された超音波アレイセンサに関する。
【背景技術】
【０００２】
対象物までの距離や対象物が位置する方向を特定するために、発信された超音波の対象物からの反射波を共振現象を利用して検出する複数のセンサ素子が配列された超音波アレイセンサの実用化が、近年、進められている。
【０００３】
図１および図２は、従来の超音波アレイセンサ９（図２参照）が製造される様子を示す図である。従来の超音波アレイセンサ９を製造する際には、まず、図１に示すＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板９１が準備される。ＳＯＩ基板９１は、シリコン（Ｓｉ）により形成されるベース層９１１、酸化シリコン（ＳｉＯ２）により形成されるボックス層９１２、および、シリコンにより形成される活性層９１３により構成される。ＳＯＩ基板９１の上側の主面９１ａ上には、図２に示すように絶縁層９２が形成され、絶縁層９２上の複数の所定領域（センサ素子が形成される領域）において、下部電極９３１、圧電膜９３２および上部電極９３３からなる振動検出層９３が形成される（但し、図２では１つのセンサ素子９０のみを図示している。）。
【０００４】
続いて、ＳＯＩ基板９１の下側の主面９１ｂ上に対してエッチングを施すことにより複数の凹部９１０が形成される。このとき、ボックス層９１２はほとんどエッチングされないため、エッチングの進行を止めるエッチングストップ層としての役割を果たし、凹部９１０が深さ方向に精度よく形成される（すなわち、ベース層９１１がその厚みだけエッチングされ、エッチングのばらつきが防止される。）。
【０００５】
このようにして製造された超音波アレイセンサ９では、各凹部９１０の底面の部分がダイアフラム部を構成し、ダイアフラム部が自己の共振周波数の超音波を受けて共振することにより、電極９３１，９３３間に電位差が生じ、電気信号が出力される。
【０００６】
なお、非特許文献１では、ゾルゲル法により形成されるＰＺＴ（ジルコン酸チタン酸鉛）薄膜を圧電膜として用いた超音波アレイセンサの構造や製造プロセスについて開示されている。
【非特許文献１】堅田、外６名，「ＰＺＴ薄膜を用いたアレイ型超音波マイクロセンサ」，研究会資料，フィジカルセンサ研究会，平成１２年１２月２０日，ＰＨＳ−００−２１，ｐ．２１９−２２２
【発明の開示】
【発明が解決しようとする課題】
【０００７】
一般的に、ＳＯＩ基板はシリコンにより形成される基板（以下、「シリコン基板」という。）の表面を酸化させ、その上に他のシリコン基板を張り合わせた後、一方のシリコン基板を研磨して薄くすることにより作製される。ところが、加工ばらつきによりＳＯＩ基板内（または、基板間）の活性層の厚さがばらつくため、製造された超音波アレイセンサのダイアフラム部の厚さもばらついてしまう。これにより、センサ素子間（または、超音波アレイセンサ間）でダイアフラム部の共振周波数に差が生じてしまい、超音波を精度よく検出できない恐れがある。
【０００８】
また、ＳＯＩ基板は、一般的な基板と比較して高価であるため（例えば、シリコン基板の約１０倍の価格）、超音波アレイセンサの製造コストも高くなってしまう。
【０００９】
本発明は上記課題に鑑みなされたものであり、共振周波数のばらつきが小さい超音波アレイセンサを低コストにて製造することを目的としている。
【課題を解決するための手段】
【００１０】
請求項１に記載の発明は、超音波を検出する複数のセンサ素子が配列された超音波アレイセンサの製造方法であって、ａ）シリコン基板の一の主面上に絶縁性を有するエッチングストップ層を形成する工程と、ｂ）前記エッチングストップ層上の少なくとも複数の素子形成領域において、前記エッチングストップ層側から順に、下部電極、圧電膜および上部電極を形成する工程と、ｃ）前記複数の素子形成領域に対応する前記シリコン基板の他の主面上の複数の領域において、前記エッチングストップ層に至るまでエッチングを行うことにより複数の凹部を形成する工程とを備える。
【００１１】
請求項２に記載の発明は、請求項１に記載の超音波アレイセンサの製造方法であって、前記工程ａ）において、前記シリコン基板の前記一の主面に熱酸化による酸化膜が前記エッチングストップ層として形成され、前記工程ａ）と前記工程ｂ）との間に、前記酸化膜上に酸化膜を追加形成する工程をさらに備える。
【００１２】
請求項３に記載の発明は、請求項１に記載の超音波アレイセンサの製造方法であって、前記工程ａ）において、前記シリコン基板の前記一の主面に窒化膜が前記エッチングストップ層として形成され、前記工程ｃ）において、水酸化カリウム水溶液によりエッチングが行われる。
【００１３】
請求項４に記載の発明は、請求項１に記載の超音波アレイセンサの製造方法であって、前記工程ａ）と前記工程ｂ）との間に、前記エッチングストップ層上にポリシリコン層を形成する工程と、前記ポリシリコン層上に絶縁層を形成する工程とをさらに備える。
【００１４】
請求項５に記載の発明は、超音波を検出する複数のセンサ素子が配列された超音波アレイセンサであって、シリコン基板の一の主面上に酸化膜または窒化膜の絶縁層を形成した基板であり、他の主面に向かって開口するとともに前記絶縁層を底部とする複数の凹部を有するベース部と、前記絶縁層上の少なくとも前記複数の凹部に対応する領域において、前記絶縁層から順に、前記絶縁層に接する下部電極、圧電膜および上部電極を有する振動検出層とを備える。
【００１５】
請求項６に記載の発明は、超音波を検出する複数のセンサ素子が配列された超音波アレイセンサであって、シリコン基板の一の主面上に酸化膜または窒化膜の絶縁層を形成した基板であり、他の主面に向かって開口するとともに前記絶縁層を底部とする複数の凹部を有するベース部と、前記絶縁層上に前記絶縁層側から順に形成されたポリシリコン層およびもう１つの絶縁層と、前記もう１つの絶縁層上の少なくとも前記複数の凹部に対応する領域において、前記もう１つの絶縁層から順に、下部電極、圧電膜および上部電極を有する振動検出層とを備える。
【発明の効果】
【００１６】
本発明によれば、シリコン基板を利用して共振周波数のばらつきが小さい超音波アレイセンサを低コストにて製造することができる。
【００１７】
また、請求項２、４および６の発明では、超音波アレイセンサの耐環境性を増すことができる。
【発明を実施するための最良の形態】
【００１８】
図３は、本発明の第１の実施の形態に係る超音波アレイセンサ１を示す縦断面図である。超音波アレイセンサ１は、超音波を検出する複数のセンサ素子が配列されたものであり、図３では、１つのセンサ素子１００のみを図示している。実際には、センサ素子１００は紙面の左右方向および紙面に垂直な方向に複数配列される。また、図３では図示の便宜上、薄膜部分を厚く強調して示している。
【００１９】
図３に示す超音波アレイセンサ１は、シリコン基板１１の上側の主面１１ａ上に酸化膜の絶縁層２１（例えば、酸化シリコン（ＳｉＯ２）により形成される層であり、以下、「酸化膜２１」とも呼ぶ。）が形成された基板であるベース部１０を備える。ただし、以下の説明では下側の主面に形成された酸化膜も含めてベース部１０と呼ぶ。ベース部１０には下側の主面１１ｂに向かって開口するとともに絶縁層２１を底部とする複数の凹部１２（例えば、上底が３５０μｍ、下底が７００μｍの台形の断面形状を有する凹部）が形成される。１つの凹部１２は１つのセンサ素子１００に対応し、図３では１つの凹部１２のみが図示されている。
【００２０】
ベース部１０の絶縁層２１上において複数の凹部１２にそれぞれ対応する領域（すなわち、複数の凹部１２の真上の領域）には、絶縁層２１側から順に、主として白金（Ｐｔ）により形成されるとともに絶縁層２１に接する下部電極３１（正確には、絶縁層２１側からチタン（Ｔｉ）により形成される層と白金により形成される層とが積層されている。）、ＰＺＴにより形成される圧電膜４１、および、白金により形成される上部電極５１が設けられ、下部電極３１、圧電膜４１および上部電極５１により振動を電圧として検出する振動検出層４０が構成される。下部電極３１は配向性をもってＰＺＴを成膜する観点から白金であることが好ましく、圧電膜４１がＺｎＯ（酸化亜鉛）により形成される場合も下部電極３１が白金であることが好ましいと確認されている。なお、圧電膜４１がＰＶＤＦ（ポリフッ化ビニリデン）等の樹脂である場合には下部電極３１は白金である必要はない。上部電極５１も必ずしも白金により形成される必要はなく、金やアルミニウム等の他の導体により形成されてよい。
【００２１】
超音波アレイセンサ１では、各凹部１２の底面（すなわち、絶縁層２１により形成される面）から上側の絶縁層２１、下部電極３１、圧電膜４１および上部電極５１の部位が超音波を受けて振動する薄いダイアフラム部とされる。
【００２２】
超音波アレイセンサ１は、所定の周波数の超音波を発信する音源装置とともに利用される。例えば、各ダイアフラム部の共振周波数が１００ｋＨｚの超音波アレイセンサ１に対して、音源装置から１００ｋＨｚの超音波が発信され、対象物からの反射波を受けて各ダイアフラム部が共振することにより各センサ素子１００から電気信号が出力される。そして、出力された複数の信号を解析することにより、対象物までの距離や対象物が位置する方向が特定される。
【００２３】
次に、上述の超音波アレイセンサ１を製造する方法について説明する。図４は、超音波アレイセンサ１の製造工程の流れを示す図である。
【００２４】
超音波アレイセンサ１が製造される際には、まず、図５に示すシリコン基板１１が準備される。図５に示すシリコン基板１１は厚さが数百μｍであり、アニール等の熱処理（例えば、酸素雰囲気中において１２００度まで加熱処理）が施されることにより両主面１１ａ，１１ｃが酸化され、図６に示すように酸化シリコンにより形成される酸化膜２１，２２が、均一な厚さ（例えば、約１μｍ）にてそれぞれ形成される（ステップＳ１１）。なお、主面１１ｃ側の酸化膜２２は必要に応じて形成されるのみでもよい。
【００２５】
続いて、主面１１ａ（以下、「上面１１ａ」とも呼ぶ。）側の酸化膜（絶縁層）２１上に図７に示すように下部電極３１（および、必要な配線パターン）が形成される（ステップＳ１２）。下部電極３１を形成する際には、まず、絶縁層２１上にスパッタリングによりチタン（Ｔｉ）の膜が形成され、チタン膜上には白金の膜が形成される。なお、チタン膜は白金膜の密着性を向上させるための中間層としての役割を果たすものであるため、以下、チタン膜および白金膜を単に白金膜と呼ぶ。
【００２６】
図８は、白金膜が形成されたシリコン基板１１の一部を例示する平面図である。白金膜上にはフォトリソグラフィ技術を利用してフォトレジストのパターンが形成される。すなわち、白金膜上にフォトレジストが塗布され、ステッパ等においてフォトレジスト上に所定のパターンが描画された後に、現像が施されフォトレジストのパターンが形成される。そして、イオンミリング装置等により白金膜がエッチング（ミリング）され、フォトレジストをシリコン基板１１から除去することにより、下部電極３１が形成される。
【００２７】
図９は、下部電極３１が形成されたシリコン基板１１の一部を例示する平面図である。図９では、シリコン基板１１上には十字状に配列された複数の下部電極３１が形成される。また、複数の下部電極３１はそれぞれ配線３２を介して離れた位置に配置される接続用電極３３に連絡する。図９中において複数の下部電極３１をそれぞれ含む二点鎖線にて示す矩形領域７１は、以降の工程を経て製造される１つのセンサ素子の形成領域（以下、「素子形成領域」という。）であり、裏面側においては後述する工程により図３に示す凹部１２が形成される領域となる。なお、本実施の形態で参照する縦断面図は簡略化されているため図９の平面図とは厳密には対応していない。
【００２８】
図７に示す下部電極３１が形成されると、図１０に示すように圧電材料により形成される圧電膜４１が下部電極３１上に形成される（ステップＳ１３）。具体的には、まず、ゾルゲル法によりシリコン基板１１上の全面にＰＺＴ膜が形成される。このとき、下部電極３１を形成する白金膜は配向性が良好であるため、少なくとも下部電極３１上においては配向性の高いＰＺＴ膜が得られる。続いて、ＰＺＴ膜上にフォトリソグラフィ技術を利用してフォトレジストによるパターンが形成され、ウエットエッチングが施されてＰＺＴ膜のフォトレジストに覆われていない部分が除去される。そして、フォトレジストがシリコン基板１１から除去され、圧電膜４１の形成が完了する。
【００２９】
図１１は、圧電膜４１が形成されたシリコン基板１１の一部を例示する平面図であり、図９に対応する図である。また、図１１では図９の下部電極３１が占める矩形領域７２（最終的にセンサ素子１００のダイアフラム部となる領域である。）を破線により示している。図１１に示すように、圧電膜４１は全ての素子形成領域７１を覆うようにして形成されており、圧電膜４１には複数の接続用電極３３にそれぞれ連続する複数のスルーホール４２が設けられる。
【００３０】
続いて、図１０の圧電膜４１上に、図１２に示すように上部電極５１が形成される（ステップＳ１４）。上部電極５１は、ステップＳ１２における下部電極３１と同様に、スパッタリングにより白金が全面成膜され、白金膜上に塗布されたフォトレジスト上に所定のパターンを描画して現像することにより、フォトレジストのパターンが形成される。そして、ミリングが施された後フォトレジストがシリコン基板１１から除去されることにより上部電極５１が形成され、下部電極３１、圧電膜４１および上部電極５１による振動検出層４０が所定の厚さにて均一に形成される。
【００３１】
図１３は、上部電極５１が形成されたシリコン基板１１の一部を例示する平面図であり、図９および図１１に対応している。図１３に示すように、圧電膜４１上には十字状に配列されるとともに複数の素子形成領域７１内の下部電極３１上の領域７２にそれぞれ位置する複数の上部電極５１が形成されており、複数の上部電極５１は十字状の配線５２により、１つの接続用電極５３へと連絡する。なお、上部電極５１（並びに、配線５２および接続用電極５３）も下部電極３１と同様に、チタン膜が中間層として設けられてもよい。
【００３２】
図１２に示す上部電極５１が形成されると、酸化膜形成後のシリコン基板１１の下側の主面１１ｂ（酸化膜２２の表面を指し、以下、「下面１１ｂ」とも呼ぶ。）上においてフォトレジストのパターンが形成され、エッチング（例えば、フッ酸を利用したウエットエッチング）が施されることにより、下面１１ｂ上の複数の素子形成領域７１に対応する複数の領域において酸化膜２２の一部が除去される。
【００３３】
続いて、酸化膜２２をエッチングマスクとしてＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ  Ｈｙｄｒｏｘｉｄｅ）を用いてシリコン基板１１に対して絶縁層２１に至るまで異方性エッチングが施されることにより、図３に示すように下面１１ｂに向かって開口するとともに絶縁層２１を底部とする複数の凹部１２が形成され、ダイアフラム部が形成される（ステップＳ１５）。このとき、絶縁層２１はＴＭＡＨによりほとんどエッチングされないため、エッチングの進行を止めるエッチングストップ層としての役割を果たし、凹部１２が深さ方向に精度よく形成されるとともに、成膜により形成されたダイアフラム部が均一な厚さ（例えば、数μｍ）となる。また、シリコン基板１１上に絶縁層２１を形成した基板は凹部１２が形成されることにより図３のベース部１０となる。
【００３４】
そして、シリコン基板１１は図１３に示す大きさを単位とするダイに分割されて、図３に示す超音波アレイセンサ１が完成する。超音波アレイセンサ１は、例えば、所定の回路基板上に貼り付けられる。そして、複数の接続用電極３３，５３（図１３参照）がそれぞれワイヤーボンディングにより金線を介して回路基板上の電極と接続され、超音波検出に利用される。接続用電極３３，５３上には適宜ポッティングが施される。
【００３５】
以上のように、図３に示す超音波アレイセンサ１では、シリコン基板１１の上面１１ａ上に絶縁性を有するエッチングストップ層が形成され、エッチングストップ層上に振動検出層４０を設けるとともに、シリコン基板１１が下面１１ｂ（酸化膜２２が存在しない場合は図５の主面１１ｃ）からエッチングストップ層に至るまでエッチングされることにより、均一な厚みのダイアフラム部が形成される。これにより、超音波アレイセンサ１の複数のセンサ素子１００における共振周波数のばらつきを小さく抑えることができる。また、ＳＯＩ基板と比較して安価なシリコン基板１１を利用することにより超音波アレイセンサ１の製造コストを低減することができる。なお、下部電極３１、圧電膜４１および上部電極５１は、絶縁層２１上の少なくとも複数の凹部１２に対応する領域（領域の一部でもよい。）に形成されるのであるならば、他の領域まで任意に広がっていてもよい。
【００３６】
また、ステップＳ１１において、シリコン基板１１の上面１１ａ上に窒化膜（すなわち、窒化シリコン）がエッチングストップ層である絶縁層２１として形成されてもよく、窒化膜は、例えば、ＣＶＤ法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を利用して成膜される。この場合、ステップＳ１５において、ＴＭＡＨ以外に水酸化カリウム（ＫＯＨ）水溶液をエッチャントとして用いて凹部１２を形成することができる。水酸化カリウム水溶液によりエッチングされたシリコン基板１１の凹部１２の表面状態は、一般的に良質なものとなる。なお、異方性エッチングに利用されるエッチャントは、必ずしもＴＭＡＨまたは水酸化カリウム水溶液である必要はなく、絶縁層の種類に応じて適宜決定される。
【００３７】
さらに、凹部１２は必ずしもウエットエッチングにより形成される必要はなく、絶縁層２１のエッチング速度がシリコン基板１１よりも極めて小さければ（すなわち、絶縁層２１がエッチングストップ層としての役割を果たすのであれば）、ドライエッチング等他のエッチング手法を利用することも可能である。
【００３８】
図１４は、他の例に係る超音波アレイセンサ１ａを示す縦断面図であり、１つのセンサ素子１００のみを示している。図１４の超音波アレイセンサ１ａでは、図３の超音波アレイセンサ１と比較して、絶縁層２１ａの厚さが大きく異なっている。絶縁層２１ａは、シリコン基板１１上の熱酸化による酸化膜とＣＶＤ法により追加形成された酸化膜とから構成される。他の構成は図３と同様であり、絶縁層２１ａ上には下部電極３１、圧電膜４１および上部電極５１により構成される振動検出層４０が形成され、シリコン基板１１に絶縁層２１ａを形成した基板であるベース部１０には下側の主面１１ｂに向かって開口する凹部１２が形成される。
【００３９】
図１５は、超音波アレイセンサ１ａの製造工程の流れを示す図であり、図４のステップＳ１１とステップＳ１２との間に行われる工程を示している。
【００４０】
図１４に示す超音波アレイセンサ１ａを製造する際には、図３の超音波アレイセンサ１と同様に、シリコン基板１１の両主面１１ａ，１１ｃに熱酸化による酸化膜２１，２２が形成され（図６参照）（図４：ステップＳ１１）、酸化膜２１（絶縁層）上にＣＶＤ法により酸化膜（例えば、酸化シリコン）が均一な厚さにて追加形成される（ステップＳ２１）。これにより、図１６に示すように、酸化膜２１がさらに厚くされた絶縁層２１ａが形成されることとなる。その後、図７ないし図１３に示した工程と同様の工程を経て、絶縁層２１ａ上の所定の領域に下部電極３１、圧電膜４１および上部電極５１が形成される（図４：ステップＳ１２〜１４）。
【００４１】
さらに、下面１１ｂ側の酸化膜２２上において、素子形成領域７１（図１３参照）に対応して凹部を形成する領域のみが露出されたフォトレジストのパターンが形成されて酸化膜２２の一部が除去され、ウエットエッチングによる異方性エッチングが施されることにより、図１４に示すようにシリコン基板１１の下側の酸化膜２２側の主面１１ｂに向かって開口する複数の凹部１２が形成される（すなわち、ダイアフラム部が形成される。）（ステップＳ１５）。このとき、絶縁層２１ａ中の下側の層である熱酸化により形成された酸化膜が、実質的にエッチングストップ層としての役割を果たすこととなり、比較的強度が高く、均一な厚さのダイアフラム部を有する超音波アレイセンサ１ａが完成する。
【００４２】
以上のように、図１４の超音波アレイセンサ１ａでは、シリコン基板１１に形成された酸化膜２１上に酸化膜をさらに成膜して比較的厚い絶縁層２１ａが形成される。これにより、ダイアフラム部の厚さを均一にしつつダイアフラム部の強度を増すことができる。その結果、耐環境性が高く、かつ、共振周波数のばらつきが小さい超音波アレイセンサ１ａを安価に製造することができる。なお、酸化膜２１上に追加形成される酸化膜は、必ずしもＣＶＤ法により形成される必要はなく、例えば、ＰＶＤ法（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）等の他の手法により形成されてもよい。
【００４３】
図１７は、第２の実施の形態に係る超音波アレイセンサ１ｂを示す縦断面図であり、１つのセンサ素子１００のみを示している。図１７の超音波アレイセンサ１ｂでは、絶縁層２１と振動検出層４０との間に、絶縁層２１側から順にポリシリコン（Ｐｏｌｙ  Ｓｉｌｉｃｏｎ）により形成される層（以下、「ポリシリコン層」という。）２３、および、酸化シリコンにより形成されるもう１つの絶縁層２４が設けられる点で、図３の超音波アレイセンサ１と異なる。他の構成は図３と同様であり、同符号を付している。
【００４４】
図１８は、超音波アレイセンサ１ｂの製造工程の流れを示す図であり、図４のステップＳ１１とステップＳ１２との間に行われる工程を示している。
【００４５】
シリコン基板１１の両主面１１ａ，１１ｃに、図３の超音波アレイセンサ１と同様に酸化膜２１，２２が形成されると（図６参照）（図４：ステップＳ１１）、図１９に示すように酸化膜２１（絶縁層）上に、例えばＣＶＤ法によりポリシリコン層２３が形成され（ステップＳ３１）、続いて、ポリシリコン層２３上にＣＶＤ法により形成される絶縁層２４（例えば、酸化膜）が設けられる（ステップＳ３２）。なお、ポリシリコン層２３および絶縁層２４は均一な厚さにて形成されるのであれば、ＣＶＤ法以外の手法により成膜されてもよい。
【００４６】
絶縁層２４上の所定の領域には、第１の実施の形態と同様の手法にて絶縁層２４側から順に下部電極３１、圧電膜４１および上部電極５１が積層されて振動検出層４０が形成される（図４：ステップＳ１２〜１４）。そして、複数の素子形成領域７１（図１３参照）にそれぞれ対向する下面側の酸化膜２２上の領域において、酸化膜２１に至るまで異方性エッチングが施されることにより、図１７に示すように下面１１ｂに向かって開口するとともに酸化膜２１を底部とする複数の凹部１２が形成され（すなわち、ダイアフラム部が形成され）、超音波アレイセンサ１ｂが完成する（ステップＳ１５）。
【００４７】
以上のように、図１７の超音波アレイセンサ１ｂでは、複数の凹部１２を有するシリコン基板１１により形成されるベース部１０の絶縁層２１上にポリシリコン層２３およびもう１つの絶縁層２４が形成され、厚さを均一に保ちつつダイアフラム部の強度が容易に増される。これにより、耐環境性が高く、かつ、共振周波数のばらつきが小さい超音波アレイセンサ１ｂを低コストにて製造することができる。
【００４８】
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、様々な変形が可能である。
【００４９】
図１４および図１７に示す超音波アレイセンサ１ａ，１ｂにおいても、図３の超音波アレイセンサ１と同様に、絶縁層２１が窒化膜により形成されてもよい。なお、窒化膜はＣＶＤ法以外の手法により形成されてもよい。
【００５０】
また、絶縁層２１は、凹部１２を形成する際にエッチングの進行を抑制するエッチングストップ層としての機能を果たすものであれば、酸化膜および窒化膜以外の絶縁体であってもよい。すなわち、エッチングストップ層を形成する材料は、エッチング手法の種類に応じて適宜決定されてよい。
【００５１】
超音波アレイセンサにおいて、センサ素子は十字状以外の配列とされてもよく、より高精度な超音波アレイセンサを形成するには、センサ素子がマトリックス状に配列されることが好ましい。
【００５２】
上記実施の形態では複数の上部電極５１が電気的に接続され、下部電極３１が独立して設けられるが、複数の下部電極３１を接続して上部電極５１が互いに独立していてもよい。また、上部電極５１および下部電極３１のそれぞれが、互いに独立して設けられてもよい。圧電膜４１も素子形成領域７１毎に独立して設けられてもよい。なお、素子形成領域７１と凹部１２とは正確に対応する必要はなく、各素子形成領域７１は各センサ素子１００におよそ対応する領域を定めるにすぎない。
【００５３】
超音波アレイセンサを製造する工程の流れは、可能な範囲内で適宜変更されてよい。
【図面の簡単な説明】
【００５４】
【図１】ＳＯＩ基板を示す図である。
【図２】従来の超音波アレイセンサを示す断面図である。
【図３】第１の実施の形態に係る超音波アレイセンサを示す断面図である。
【図４】超音波アレイセンサの製造工程の流れを示す図である。
【図５】超音波アレイセンサの製造の様子を示す図である。
【図６】超音波アレイセンサの製造の様子を示す図である。
【図７】超音波アレイセンサの製造の様子を示す図である。
【図８】超音波アレイセンサの製造の様子を示す図である。
【図９】超音波アレイセンサの製造の様子を示す図である。
【図１０】超音波アレイセンサの製造の様子を示す図である。
【図１１】超音波アレイセンサの製造の様子を示す図である。
【図１２】超音波アレイセンサの製造の様子を示す図である。
【図１３】超音波アレイセンサの製造の様子を示す図である。
【図１４】超音波アレイセンサの他の例を示す断面図である。
【図１５】超音波アレイセンサの製造工程の流れを示す図である。
【図１６】超音波アレイセンサの製造の様子を示す図である。
【図１７】第２の実施の形態に係る超音波アレイセンサを示す断面図である。
【図１８】超音波アレイセンサの製造工程の流れを示す図である。
【図１９】超音波アレイセンサの製造の様子を示す図である。
【符号の説明】
【００５５】
１，１ａ，１ｂ    超音波アレイセンサ
１０    ベース部
１１    シリコン基板
１１ａ〜１１ｃ    主面
１２    凹部
２１，２１ａ，２４    絶縁層
２３    ポリシリコン層
３１    下部電極
４０    振動検出層
４１    圧電膜
５１    上部電極
７１    素子形成領域
１００    センサ素子
Ｓ１１〜Ｓ１５，Ｓ２１，Ｓ３１，Ｓ３２    ステップ
【図１】
2005051690.tif 000003
【図２】
2005051690.tif 000004
【図３】
2005051690.tif 000005
【図４】
2005051690.tif 000006
【図５】
2005051690.tif 000007
【図６】
2005051690.tif 000008
【図７】
2005051690.tif 000009
【図８】
2005051690.tif 000010
【図９】
2005051690.tif 000011
【図１０】
2005051690.tif 000012
【図１１】
2005051690.tif 000013
【図１２】
2005051690.tif 000014
【図１３】
2005051690.tif 000015
【図１４】
2005051690.tif 000016
【図１５】
2005051690.tif 000017
【図１６】
2005051690.tif 000018
【図１７】
2005051690.tif 000019
【図１８】
2005051690.tif 000020
【図１９】
2005051690.tif 000021