(57)【要約】【課題】  ディファレンシャル配線を含む電子回路基板の設計に適したＣＡＤシステム、該ＣＡＤシステムの機能をコンピュータ上にて実現するためのコンピュータプログラム、さらに、電子回路基板用ＣＡＤシステムで設計したＣＡＤデータに基づいて電子回路基板の製造する方法を提供する。【解決手段】  ディファレンシャル配線を構成する配線ＬＮ１，ＬＮ２は、互いに異なる配線ネットを持つ。それら配線ネットは、ネットグループに予め登録される。１つのネットグループには、１組の配線ネットしか属さない。配線ＬＮ１，ＬＮ２は、両者の幅方向中点を作図レイヤ上に入力していくことにより、同時発生する。また、それら配線ＬＮ１，ＬＮ２の平行配線率と、配線長ズレ率とが、予め設定した閾値を上回った場合に、エラー表示がなされる。【選択図】  図３０
2005309873.tif 000002
【特許請求の範囲】
【請求項１】
製造するべき電子回路基板の設計データを作成するための電子回路基板用ＣＡＤシステムであって、
前記電子回路基板に形成すべき導体層および絶縁層に対応する複数の作図レイヤを設定する作図レイヤ設定手段と、
前記電子回路基板を構成する基板要素のうち、作図対象として予め定められたものを作図対象要素として、それら作図対象要素の設計上の寸法、形状および配置位置を特定するためのＣＡＤデータを、前記作図レイヤ上に入力するＣＡＤデータ入力手段と、
互いに平行な部分を有する１対の配線によって構成されるディファレンシャル配線が前記ＣＡＤデータ上で持つべき１組の互いに異なる配線ネットを、当該ディファレンシャル配線が前記作図対象要素として前記作図レイヤ上に入力される以前に、データベースに属性登録する処理を行なう配線ネット登録手段と、
前記配線ネット登録手段によって登録された前記ディファレンシャル配線の配線ネット同士をグループ化し、これをネットグループとしてデータベースに属性登録する処理を行なうネットグループ登録手段と、
前記ＣＡＤデータ入力手段を用いて前記作図レイヤ上に入力された配線であって、前記ディファレンシャル配線を構成する配線の組を前記ネットグループを参照することにより見出し、それら２本の配線の長さの差に関連する配線長ズレ情報を生成するディファレンシャル配線チェック手段と、
前記ディファレンシャル配線チェック手段により生成された配線長ズレ情報を表示出力または印字出力する情報出力手段と、
を備えたことを特徴とする電子回路基板用ＣＡＤシステム。
【請求項２】
コンピュータにインストールすることにより、請求項１記載の電子回路基板用ＣＡＤシステムを構成する各手段として当該コンピュータを機能させることを特徴とするコンピュータプログラム。
【請求項３】
請求項１記載の電子回路基板用ＣＡＤシステムを用い、得るべき電子回路基板に必要な作図対象要素を作図レイヤ上にＣＡＤデータとして入力することにより、前記電子回路基板の設計情報を前記ＣＡＤデータの集合として作成する電子回路基板設計工程と、
前記ＣＡＤデータに基づいてＣＡＭデータを作成し、そのＣＡＭデータに基づいて電気回路製造用機器を制御し、前記電子回路基板を製造する電子回路基板製造工程とを含むことを特徴とする電子回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路基板用ＣＡＤシステムとそれに使用するコンピュータプログラム、および電子回路基板の製造方法に関する。
【背景技術】
【０００２】
ＩＣやマイクロプロセッサ等の半導体チップは、近年高集積化が急速に進んでいることから、チップの入出力部の端子数も大幅に増大しつつある。これを受けて、そのようなチップを接続するための電子回路基板も配線の数が急増しており、高分子材料やセラミック等の絶縁層を介して多層の配線を作り込んだ積層型のパッケージ基板が増えてきている。最近では、このような電子回路基板の設計を効率よく行なうために、コンピュータ作図処理を用いた設計システム、いわゆるＣＡＤ（Computer Aided Design）システムが使用されている（特許文献１）。これは、表示装置上に作図画面を開き、配線、接地用あるいは電源用の面導体パターン、異なる配線層同士を接続するビア、あるいは配線端子部をなすパッドやランドなどの基板要素を、ＣＡＤデータとして、マウス等の入力装置を用いて作図レイヤ上に描くことにより基板設計図を得るものである。
【０００３】
ところで、電子回路における信号伝送方式に、シングルエンドとディファレンシャル（差動）があることはよく知られている。一般に広く使用されているＴＴＬインターフェースやＣＭＯＳインターフェースは、グランドを除けば１本の線で信号を伝送する１線式（シングルエンド）である。シングルエンド方式は、グランドレベルと配線の電位差によって信号がＨレベルなのかＬレベルなのかを伝える方式である。一方、ディファレンシャル方式は、１つの信号伝送のために、必ず２本の配線を使用する。各配線に同振幅かつ逆位相の信号を伝送させることにより、伝送線路からの不要輻射ノイズを低減することができる。
【特許文献１】特開２０００−２７６５０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ディファレンシャル方式であっても、配線自体は別々であるから、電子回路基板の設計データであるＣＡＤデータ上では、各配線は互いに異なる配線ネット（単に、ネットともいう）を持つことになる。したがって、従来の電子回路基板用ＣＡＤシステムにおいてディファレンシャル配線を発生させるには、まず１つのネットを指定して一方の配線の作図を行ない、続いてネットの切り換え入力を行ない、その後、他方の配線を作図することとなる。つまり、シングルエンドの配線と同じ手順で作図することが必要となっていた。
【０００５】
さらに、配線とパッドとの接続をどのようにして行なうかという問題が浮上する。ディファレンシャル配線においては、信号の到達時間差が許容範囲内に収まるように２本の配線の長さの差をできる限り小さくすると同時に、輻射ノイズの低減のために、配線の平行な部分（平行配線部）の比率（平行配線率）をできる限り高くすることが重要である。つまり、配線とパッドとをどのようにして接続するかが１つの要となってくる。このような場合、マニュアルでの入力操作、エラーチェックは非常に煩雑であり、電子回路基板の設計期間の短縮を妨げる原因の１つとなっていた。
【０００６】
本発明の課題は、ディファレンシャル配線を含む電子回路基板の設計に適したＣＡＤシステム、該ＣＡＤシステムの機能をコンピュータ上にて実現するためのコンピュータプログラム、さらに、電子回路基板用ＣＡＤシステムで設計したＣＡＤデータに基づいて電子回路基板の製造する方法を提供することにある。
【課題を解決するための手段および発明の効果】
【０００７】
上記課題を解決するために本発明は、製造するべき電子回路基板の設計データを作成するための電子回路基板用ＣＡＤシステムであって、電子回路基板に形成すべき導体層および絶縁層に対応する複数の作図レイヤを設定する作図レイヤ設定手段と、電子回路基板を構成する基板要素のうち、作図対象として予め定められたものを作図対象要素として、それら作図対象要素の設計上の寸法、形状および配置位置を特定するためのＣＡＤデータを、作図レイヤ上に入力するＣＡＤデータ入力手段と、互いに平行な部分を有する１対の配線によって構成されるディファレンシャル配線がＣＡＤデータ上で持つべき１組の互いに異なる配線ネットを、当該ディファレンシャル配線が作図対象要素として作図レイヤ上に入力される以前に、データベースに属性登録する処理を行なう配線ネット登録手段と、配線ネット登録手段によって登録されたディファレンシャル配線の配線ネット同士をグループ化し、これをネットグループとしてデータベースに属性登録する処理を行なうネットグループ登録手段と、ＣＡＤデータ入力手段を用いて作図レイヤ上に入力された配線であって、ディファレンシャル配線を構成する配線の組をネットグループを参照することにより見出し、それら２本の配線の長さの差に関連する配線長ズレ情報を生成するディファレンシャル配線チェック手段と、ディファレンシャル配線チェック手段により生成された配線長ズレ情報を表示出力または印字出力する情報出力手段と、を備えたことを主要な特徴とする。
【０００８】
上記本発明においては、ディファレンシャル配線についてネットグループという新しい属性が設けられている。つまり、ネットグループという共通の属性を設けることで、２本の配線に相互関連性を付与するようにしている。したがって、同一のネットグループに属する配線についてそれらの配線長を個別に読み出し（算出し）、長さの差を比較したりすることを容易に実行できる。これにより、ディファレンシャル配線の配線長のチェック等を行なうに際して、個別に配線長を調べる必要が無くなるので、電子回路基板の設計期間の短縮に寄与できる。
【０００９】
好適な態様において、ディファレンシャル配線チェック手段は、ディファレンシャル配線を構成する２本の配線のうち、長い方の配線の長さと、短い方の配線の長さとの差によって定義される配線長ズレ量を配線長ズレ情報として算出するとともに、算出した配線長ズレ量が予め設定された許容範囲内であるか否かを判断するように構成することができる。この構成によれば、信号スキュー（信号の到達時間差）の小さいディファレンシャル配線を容易に作図することができるようになり、設計期間の短縮、製品である配線基板の品質の向上を図ることが可能となる。
【００１０】
さらに、ディファレンシャルペア配線チェック手段は、ディファレンシャル配線を構成する２本の配線に関し、互いに平行な部分の配線長を各々の全配線長で除した値で定義される平行配線率を、各配線について算出するとともに、算出した平行配線率が予め設定された許容範囲内であるいか否かを判断するように構成されていてもよい。この構成によれば、ディファレンシャル配線の平行配線率を確実かつ容易に向上させることができるようになる。
【００１１】
また、課題を解決するための本発明のコンピュータプログラムは、コンピュータにインストールすることにより、上記した電子回路基板用ＣＡＤシステムを構成する各手段として当該コンピュータを機能させることを主要な特徴とする。
【００１２】
また、課題を解決するための本発明の電子回路基板の製造方法は、上記した電子回路基板用ＣＡＤシステムを用い、得るべき電子回路基板に必要な作図対象要素を作図レイヤ上にＣＡＤデータとして入力することにより、電子回路基板の設計情報をＣＡＤデータの集合として作成する電子回路基板設計工程と、ＣＡＤデータに基づいてＣＡＭデータを作成し、そのＣＡＭデータに基づいて電気回路製造用機器を制御し、電子回路基板を製造する電子回路基板製造工程とを含むことを主要な特徴とする。
【発明を実施するための最良の形態】
【００１３】
以下、添付の図面を参照しつつ本発明の実施形態について説明する。
図２は本発明の電子回路基板用ＣＡＤ／ＣＡＭシステム１００（以下、単にＣＡＤ／ＣＡＭシステム、ＣＡＤシステムともいう）の一実施例の全体構成を示すブロック図である。ＣＡＤ／ＣＡＭシステム１００は、ＣＰＵ１０３と、ＲＯＭ１０４、ＲＡＭ１０５、入出力インターフェース１０２等からなるコンピュータ本体１１２を備え、これに周辺機器として、キーボード１０６あるいはマウス１０７等の入力手段、ＣＤ−ＲＯＭドライブ１０８あるいはフレキシブルディスクドライブ１０９等の記録媒体読取手段、ハードディスクドライブ（以下、ＨＤＤと記す）１１０、モニタ制御部１１１を介して接続されるモニタ１１３、プリンタ１１４等が接続されたコンピュータシステムとして、全体が構築されている。電子回路基板用ＣＡＤ／ＣＡＭシステム１００は、単に電子回路基板用ＣＡＤシステム１００でもあることはもちろんである。
【００１４】
なお、ＣＰＵ１０３は、作図レイヤ設定手段、ＣＡＤデータ入力手段、ＣＡＭデータ変換手段、配線ネット登録手段、ネットグループ登録手段、ディファレンシャル配線発生手段、線幅・線間隔登録手段、ディファレンシャル配線移動手段、引き込み処理実行手段、ディファレンシャル配線チェック手段およびＣＡＭデータ出力手段等の主体をなすものである。また、キーボード１０６あるいはマウス１０７は、ＣＰＵ１０３とともにＣＡＤデータ入力手段の主体をなすものである。さらに入出力インターフェース１０２は、作図が終了した電子回路基板の設計図面を印刷出力する図面出力手段の他、ＣＡＭデータ変換手段がＣＡＤデータに基づいて変換・作成したＣＡＭデータを出力するＣＡＭデータ出力手段として機能する。
【００１５】
ＨＤＤ１１０には、オペレーティングシステムプログラム（以下、ＯＳという）６１およびアプリケーションプログラム（以下、アプリケーションという）６２が格納されている。アプリケーション６２は、ＣＡＤ／ＣＡＭシステム１００の機能を実現するためのコンピュータプログラムであり、ＯＳ６１上にてアプリケーションワークメモリ５２を作業領域とする形で作動するものである。これは、たとえばＣＤ−ＲＯＭ１２０等にコンピュータ読み取り可能な状態で記憶され、ＨＤＤ１１０上の所定の記憶領域にインストールされるものである。また、ＨＤＤ１１０には、作成済の図面のデータファイル（ＣＡＤデータファイル）６３と、それに基づいて変換・生成されたＣＡＭデータファイル６４が記憶されている。一方、ＲＡＭ１０５には、ＯＳ６１のワークメモリ５１、およびアプリケーションのワークメモリ５２がそれぞれ形成される。
【００１６】
図１は、上記ＣＡＤ／ＣＡＭシステム１００の適用対処となる電子回路基板の一例を断面構造にて示している（この電子回路基板１はオーガニック基板として構成されているが、本発明はこれに限定されるものではなく、セラミック基板への適用も可能である）。すなわち、電子回路基板１は、耐熱性樹脂板（たとえばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（たとえばガラス繊維強化エポキシ樹脂）等で構成された板状のコア材２の両表面に、所定のパターンにコア導体層Ｍ１，Ｍ１１がそれぞれ形成される。これらコア導体層Ｍ１，Ｍ１１はコア材２の表面の大部分を被覆する面導体パターンとして形成され、電源層または接地層として用いられるものである。他方、コア材２には、ドリル等により穿設されたスルーホール１２が形成され、その内壁面にはコア導体層Ｍ１，Ｍ１１を互いに導通させるスルーホール導体３０が形成されている。また、スルーホール１２は、エポキシ樹脂等の樹脂製穴埋め材３１により充填されている。
【００１７】
また、コア導体層Ｍ１，Ｍ１１の上層には、感光性樹脂組成物６にて構成された第一ビア層（絶縁層あるいはビルドアップ層）Ｖ１，Ｖ１１がそれぞれ形成されている。さらに、その表面にはそれぞれ配線部７を有する第一配線導体層Ｍ２，Ｍ１２がＣｕメッキにより形成されている。なお、コア導体層Ｍ１，Ｍ１１と第一配線導体層Ｍ２，Ｍ１２とは、それぞれビア３４により層間接続がなされている。同様に、第一配線導体層Ｍ２，Ｍ１２の上層には、感光性樹脂組成物６を用いた第二ビア層（絶縁層あるいはビルドアップ層）Ｖ２，Ｖ１２がそれぞれ形成されている。その表面にはそれぞれ第二配線導体層Ｍ３，Ｍ１３がＣｕメッキにより形成されている。これら第一配線導体層Ｍ２，Ｍ１２と第二配線導体層Ｍ３，Ｍ１３とも、それぞれビア３４により層間接続がなされている。ビア３４は、図７に示すように、ビアホール３４ｈとその内周面に設けられたビア導体３４ｓと、底面側にてビア導体３４ｓと導通するように設けられたビアパッド３４ｐと、ビアパッド３４ｐと反対側にてビア導体３４ｈの開口周縁から外向きに張り出すビアランド３４ｌとを有している。
【００１８】
次に、図１に戻り、コア材２の第一主表面側の第二ビア層Ｖ２上には表面配線導体層Ｍ３が形成され、ここに複数の半田ランド１０や、その一部と導通する配線部７が設けられている。これら半田ランド１０は、無電解Ｎｉ−ＰメッキおよびＡｕメッキにより基板のほぼ中央部分に正方形状に配列し、各々その上に形成された半田バンプ１１とともにチップ搭載部４０（図４）を形成している。
【００１９】
他方、コア材２の第二主表面側の第二ビア層Ｖ１２上には、裏面配線導体層Ｍ１３が形成されている。裏面配線導体層Ｍ１３には、ボールグリッドアレー（ＢＧＡ）やピングリッドアレー（ＰＧＡ）などの周知の接続形態にて、基板１をマザーボードなどの主基板に接続するための複数のランド１７が形成されている。そして、表面配線導体層Ｍ３および裏面配線導体層Ｍ１３上に、それぞれ、感光性樹脂組成物よりなるソルダーレジスト層８，１８（ＳＲ１，ＳＲ１１）が形成されている。表面側のソルダーレジスト層８には、半田ランド１０を露出させるために、これら半田ランド１０に一対一に対応する形で開口部８ａが形成されてなり、その内側に半田ランド１０と導通する形で半田バンプ１１が配置されている。
【００２０】
ここで、ビア層Ｖ１，Ｖ１２，Ｖ２，Ｖ１２、およびソルダーレジスト層８，１８は、以下のようにして製造できる。すなわち、感光性樹脂組成物ワニスをフィルム化した感光性接着フィルムをラミネート（貼り合わせ）し、ビアホール３４ｈに対応したパターンを有する透明マスク（たとえばガラスマスクである）を重ねて露光する。ビアホール３４ｈ以外のフィルム部分は、この露光により硬化する一方、ビアホール３４ｈ部分は未硬化のまま残留するので、これを溶剤に溶かして除去すれば、所期のパターンにてビアホール３４ｈを簡単に形成することができる（いわゆるフォトビアプロセス）。
【００２１】
以下、ＣＡＤ／ＣＡＭシステム１００の作動について詳細に説明する。
図２のアプリケーションプログラム６２を起動させると、モニタ１１３（図２）には、図４に示すように、作図画面４０が表示される。本実施例のアプリケーションプログラム６２は、公知のＣＡＤシステムと同様にドロー系グラフィックソフトウェアとして構築されており、作図画面４０上にて、マウス１０７の操作により、電子回路基板１の基板要素（以下、エレメントともいう）の図形を、ＣＡＤデータとして個別に入力しながら作図作業を進めるものである。本実施例では、新規図面の作図画面４０を立ち上げると、別途ＨＤＤ１１０等に記憶された表示データに基づき、該作図画面４０内には、設計・作図すべき基板の主面外形線に対応した四辺形状の基準領域５１と、デフォルトエレメント図形として、基板表面に標準的に形成される基板要素（本実施形態では、パッド５３，５５）の図形が表示されるようになっている。この場合、デフォルトエレメントデータを品番と対応付けて記憶するデフォルトエレメントデータ記憶部をたとえばＨＤＤ１０に設けておき、品番をキーボード１０６（あるいはマウス１０７による画面上のソフトボタンクリック）により入力することで、対応するデフォルトエレメントデータを読み出し、これを作図画面に表示するようにしておけば、標準的に形成される基板要素上に配線部５４等の図形を直ちに作図・入力できるので便利である。
【００２２】
ここで、設計の対象となる基板は、複数の配線層が絶縁層を介して積層されるパッケージ基板等である。そして、形成すべき配線層に対応する複数の作図レイヤが作図画面４０に対して設定される。これら作図レイヤ（以下、単にレイヤともいう）は、図４においては重なっているため視覚的には判別できない。また、各レイヤに書き込まれた図形は作図画面４０上では重ね表示されるが、特定のレイヤ上の図形のみを表示させたり、あるいは色彩、明るさ、濃淡、塗りつぶしパターンの変更等により、他のレイヤ上の図形とは表示状態を異ならせたりすることが可能である。
【００２３】
図１２は、作図処理の流れを示すフローチャートである。まずＳ１では、エレメントを書き込みたいレイヤを選択する。このレイヤ選択は、たとえばマウス１０７（図２）により、画面上に表示されたレイヤ選択のためのソフトボタン（図示せず）をクリックすることで行なうことができる。そして、図形として入力できるのは上記したエレメントと、異レイヤ間のエレメント同士を接続するためのビアの図形であり、Ｓ２およびＳ８では、そのどちらを選択するかがコマンド入力により決定される。このコマンド入力も、エレメント入力あるいはビア入力を選択するソフトボタン（図示せず）のマウスクリックにより行なうことができる。
【００２４】
エレメント入力が選択されたらＳ２からＳ３に進み、エレメント描画を行なう。エレメントの描画に際しては、公知のＣＡＤシステムソフトウェアと同様に、配線描画、パッドやランドあるいは面導体パターンの描画など、描きたいエレメントの種別毎に描画ツールが用意されている。描画ツールも、画面上にソフトボタンとして形成された描画ツール選択ボタン（図示せず）のマウスクリックにより選択できる。そして、所望の描画ツールを選択したら、図４に示すように、作図位置を示すポインタＰをマウス操作により移動させつつ、マウスクリックあるいはドラッグ（マウスボタンを押したままマウスを移動させること）等の操作を組み合せながらエレメントを描いてゆく。図４では、各パッド５３と５５とをつなぐ配線部の図形をエレメントとして描き終わった状態を示している。
【００２５】
図６に示すように、エレメントは１つ描き終わる毎に、その図形データであるエレメント記述データが、エレメント特定データ（たとえばエレメントコード）およびレイヤ特定データ（たとえばレイヤ番号）と対応付けた形で、図２の図面データメモリ５２ｇに記憶されてゆく。エレメント記述データは、たとえば図５に示すように、エレメントＯＢ11，ＯＢ12，ＯＢ13，ＯＢ14等の形状、大きさおよび描画位置を、画面４０（図４）上に設定される座標平面上で規定するためのベクトルデータ、関数式データあるいは特定の基準点の座標および半径や長さ等の寸法規定データの組として表される。たとえば、エレメントＯＢ11は、基準点Ａ11（ｘ0，ｙ0）を起点として所定の向き（たとえば右回り）に周回しながら、Ａ11（ｘ1，ｙ1）、Ａ11（ｘ2，ｙ2）、Ａ11（ｘ3，ｙ3）、Ａ11（ｘ0，ｙ0）の順でベクトルを連ねることによりエレメントの外形輪郭を描いた場合の、各ベクトルの終点位置の座標のデータ組として表わされている。エレメントＯＢ12も同じである。また、パッドやランド等を表す円形のエレメントＯＢ13は、その中心座標Ｃ13と半径ｒ13とのデータ組として表わされている。さらに、たとえば幅Ｗが一定した配線部の図形であるエレメントＯＢ14などは、その起点位置B14（X0,Y0）および終点位置B14（X1,Y1）の座標と線幅Ｗ14のデータ組として表わすことができる。なお、図５では、４つのエレメントＯＢ11，ＯＢ12，ＯＢ13，ＯＢ14が全て同じレイヤ（Ｍ１）に描かれている。
【００２６】
一方、図１２においてビア入力が選択された場合には、Ｓ９に進んでビア入力処理となる。図７に示すように、ビアＶは、異配線層同士を接続するものであるが、本実施例ではそのビアＶの図形の入力は、ビア層単位で行なわれ、複数のビア層にまたがるビアは、複数のビアが重ねられたスタックドビアの形で入力される。従って、ビアを入力すべきビア層を指定することにより、単位となるビアを一つ入力することができる。なお、３つ以上のビア層が設けられ、３つ以上のビア層にまたがるビアを入力する場合は、ビア開始層とビア終了層とを指定することにより、中間層のビアを自動発生させるようにしてもよい。そして、このビア図形（これも基板要素の一つである）のデータは、図８に示すように、ビア位置データと、ビア層に対応したレイヤの特定情報（ビア形成レイヤＶＬＹ＃＃）との組として、ビア特定データ（たとえばビアコード）と対応付けた形で図面データメモリ５２ｇに記憶される。
【００２７】
図１２に戻り、エレメントの描画を行った場合はＳ４に進み、図９に示すように、同一レイヤ内にその入力したエレメントＯＢ12に部分的に重なる（すなわち、接続されている）入力済のエレメントＯＢ11が存在するか否かを判定する。ＮｏであればさらにＳ５に進み、図１０に示すように、ビアＶＡ11を介した異レイヤ間接続により別のエレメントＯＢ31に接続していないかどうかを判定する。これもＮｏであればＳ６に進み、そのエレメントＯＢ12を配線ネット図形として、たとえばエレメント特定情報のみを、図面データメモリ５２ｇ内の配線ネットデータ登録メモリ５２ｉ（図３）に、ネット特定情報（たとえばネット番号）を付与して新ネットデータとして書き込み、これを登録する。
【００２８】
また、図１２のＳ４あるいはＳ５においてＹｅｓの場合はともにＳ７へ進み、そのエレメントを接続先となるエレメントが属する登録済の配線ネット図形に組み込む処理、すなわち新たに描いたエレメントのエレメント特定データを、配線ネットデータ登録メモリ５２ｉ内の対応するネットデータに付加する処理を行なう（Ｓ４→Ｓ７）。また、ビアによる接続の場合は、そのビア特定データもネット特定情報に付加する（Ｓ５→Ｓ７）。こうして、図３に示すように、配線ネットデータ登録メモリ５２ｉ内には、各ネット特定情報ｎｅｔ１，ｎｅｔ２，・・と、その配線ネットに属するエレメントの特定データＯＢ11，ＯＢ12，・・あるいはビアの特定データＶＡ11，ＶＡ12，・・とが互いに対応付けられたネットデータが記憶されてゆくこととなる。
【００２９】
他方、図１１に示すように、異レイヤ間で重なるエレメントが発生した場合は、それらエレメント特定データの重なり先のネットデータへの付加は行われない。しかしながら、図１２のＳ１０において、新たに入力されたビア図形により互いに接続される配線ネット図形が発生した場合はＳ１１に進み、それらの配線ネット図形のネットデータ同士を統合（マージ）して、それを１つの配線ネット図形のネットデータとして再登録する処理が行われる。この場合、ネット特定情報は、統合前の配線ネット図形の一方に対応するものを残し、他方を削除してこれを欠番として扱うようにしてもよいし、両方のネット特定情報を消して新たなネット特定情報を付与するようにしてもよい。
【００３０】
上記のようなエレメントやビアの入力の作図入力を繰り返した後、作図作業を終了する場合は、Ｓ１２からＳ１３へ進み、図面データメモリ５２ｇ内に蓄積されている図形のデータ、すなわち図面データを、配線ネットデータ登録メモリ５２ｉ内のネットデータとともにファイル名を付与して、ＨＤＤ１１０（図２）の図面データファイル６３に書き込み、保存する。
【００３１】
上記のようにして作成された、各エレメント（作図対象要素）のＣＡＤデータは、ＣＡＭデータに変換される。ＣＡＭデータは、エレメントまたは該エレメントと関連付けた形で電子回路基板１に形成される付加要素（たとえばエレメントをなす半田ランド上に形成される半田バンプ）からなる製造対象要素の、製造途上での寸法、形状および配置位置、あるいは製造対象要素を製造するための治具（たとえば、ビアパターンや配線パターンを露光するためのマスクや、半田バンプ形成に使用する半田ペースト塗布用マスクなど）の、該製造対象要素に対応した部分の寸法、形状および配置位置を特定する図形データである。
【００３２】
ところで、図４の例では、１本の配線で信号を伝送するシングルエンド配線を示しているが、２本の配線で信号を伝送するディファレンシャル配線が、同一の配線基板１内で混在することがしばしばある（搭載するＩＣによる）。ディファレンシャル配線では、信号の到達時間差が大きくならないように配線長の差をなるべく小さくすること、不要輻射ノイズを低減するように配線の平行な部分（平行配線）の比率（平行配線率）をできる限り高くすることが重要である。ただし、ディファレンシャル配線を構成する２本の配線は、互いに異なる配線ネットを持つ。そのため、ディファレンシャルの場合もシングルエンドの場合と同様に別々に配線を作図する、というのが従来のＣＡＤシステムの構成であった。これに対し、本発明のＣＡＤシステム１００においては、配線ネットをいちいち切り換えたりしないで、１度の入力でディファレンシャル配線を作図レイヤ上に同時発生させることが可能となっている。以下、詳しく説明する。
【００３３】
まず、電子回路基板１の導体層を構成するエレメントが記述されたレイヤＭ１において、ディファレンシャル配線を構成する１組の配線ＬＮ１，ＬＮ２は、図１３に示すように配置される。ディファレンシャル配線を構成する一方の配線ＬＮ１は、ＩＣや中継基板との接続用あるいは層間接続用のパッドＰＤ１０，ＰＤ１１に接続されている。同様に、他方の配線ＬＮ２はパッドＰＤ２０，ＰＤ１２に接続されている。これらの配線ＬＮ１，ＬＮ２は、複数のエレメントによって構成されていてもよいし、１つのエレメントによって構成されていてもよい。また、各配線ＬＮ１，ＬＮ２は互いに平行な部分（平行配線）と、パッドへの引込部分（引込配線）とを有している。
【００３４】
配線ＬＮ１を表すエレメントと、配線ＬＮ２を表すエレメントは、図６に説明したように、エレメント特定データ、レイヤ特定データ、エレメント記述データ等の属性データを持つ形で図面データメモリ５２ｇ（図面データベース）に記憶されている。また、ディファレンシャル配線を構成する配線ＬＮ１，ＬＮ２が持つべき配線ネットは、図３で説明したように、配線ネットデータ登録メモリ５２ｉ内にネット特定情報として登録されている。図３に示す各配線ネットデータ（ｎｅｔ１，ｎｅｔ２…）は、エレメントが記述される前に予め登録するようになっている。つまり、次々と記述されていくエレメントに割り当てる配線ネットは、予め登録しておくことができる（ＣＰＵ１０３：配線ネット登録手段）。ディファレンシャル配線を記述するためには、互いに異なる１組の配線ネットを登録することとなる。
【００３５】
ここで、本ＣＡＤシステム１００においては、図３に示すように配線ネットデータ登録メモリ５２ｉ内にネット特定情報として登録された配線ネットのうち、ディファレンシャル配線が持つべき配線ネット同士をグループ化し、図１４に示すように、ネットグループデータ登録メモリ５２ｋにネットグループという属性データを登録するようにしている（ＣＰＵ１０３：ネットグループ登録手段）。登録されたネットグループを参照することにより、ディファレンシャル配線が持つ１組の配線ネットを特定することが可能である。つまり、ディファレンシャル配線の一方の配線ネットを指定すれば、その配線ネットと同一ネットグループに属する他方の配線ネットを見出すことができる。１つのネットグループには１組の配線ネットしか属さず、ディファレンシャル配線を構成する配線対は、必ず固有のネットグループを持つからである。このようなネットグループ属性を予め登録しておくことにより、ディファレンシャル配線の作図処理を以下のようにして進めることができるようになる。
【００３６】
たとえば、図１３のようなディファレンシャルペアを構成する配線ＬＮ１と配線ＬＮ２とをレイヤＭ１上に作図する場合を考える。ディファレンシャル配線を構成する配線ＬＮ１と配線ＬＮ２は、互いに異なる配線ネットｎｅｔ１１と配線ｎｅｔ１２をそれぞれ持つものとする。ディファレンシャル配線の作図に先立ち、配線ネットｎｅｔ１１，ｎｅｔ１２は、図３に示す配線ネットデータ登録メモリ５２ｉに登録され、さらに、図１４に示すネットグループデータ登録メモリ５２ｋには、それら配線ネットｎｅｔ１１，ｎｅｔ１２が属するネットグループＮＴ１が登録されているとする。また、ディファレンシャル配線の両端には、たとえばパッド（ビアパッド、端子パッド）が接続することとなる。したがって、ディファレンシャル配線に接続されるパッドの配置位置または配置予定位置を、作図レイヤ上に予め入力・設定するとともに、これらパッド等のエレメント属性を図面データメモリ５２ｇ（図６参照）、配線ネットデータ登録メモリ５２ｉ（図３参照）に登録すればよい。
【００３７】
次に、ディファレンシャル配線を作図するには、まずコマンド入力等により、ディファレンシャル配線を作図レイヤ上に発生させるためのプログラム（ディファレンシャル配線作図処理）を起動する。図１５に示すのは、そのプログラムによる作図処理を示すフローチャートである。作図プログラムが起動されたら、まず図１６の上図に示すように、ディファレンシャル配線が接続するべき第１のパッド対ＰＤ１０，ＰＤ１１と第２のパッド対ＰＤ２０，ＰＤ１２、それらパッド対が未結線である旨を示す仮接続線が作図レイヤ上に表示される。この仮接続線によって結ばれる第１のパッド対ＰＤ１０，ＰＤ１１は、互いに同一配線ネットを持つエレメントである。同様に、第２のパッド対ＰＤ２０，ＰＤ１２は、同一配線ネットを持つエレメントである。
【００３８】
次に、作図レイヤ上に表示された１対の仮接続線うち、一方をクリックする等の入力により、ディファレンシャル配線のうち一方の配線ネットが指定されることとなる。ここで指定された配線ネットは、ＲＡＭ１０５等の記憶手段に一時的に記憶される（図１５のＳＴ１）。次に、１対の端点（終端点）が作図レイヤ上に入力されたか否か判断される（ＳＴ２）。本発明のＣＡＤシステム１００でのディファレンシャル配線の作図処理では、図１６の中段図に示すように、入力された１対の端点同士を結ぶ線分（軌跡）の左右に対称に、ディファレンシャル配線を構成する２本の配線（エレメント）が同時に発生するようになっている（ＳＴ４）。具体的には、入力された端点同士を結ぶ軌跡が幅方向中点の集合を表わす２本の平行な配線を、ディファレンシャル配線の平行部分として作図レイヤ上に発生するようになっている。ただし、ＳＴ３において、作図された配線がパッドへの引き込み範囲内に到達すると判断された場合には、ＳＴ５の引き込み処理を実行しつつ互いに平行な２本の配線が同時作図されることとなる（図１６の下図参照）。引き込み処理は、ディファレンシャル配線をパッドに接続するための処理である（詳細は後述する）。
【００３９】
また、本実施形態においては図１７に示すように、ディファレンシャル配線を構成する各配線ＬＮ１，ＬＮ２の配線幅を、当該ディファレンシャル配線の作図前に予め設定するようにしている。そして、ディファレンシャル配線の作図処理時においては、設定された配線幅にて各エレメントが作図されるとともに、その配線幅がエレメント記述データとして図面データメモリ５２ｇに記憶されていくようにすることができる。また、各配線ＬＮ１，ＬＮ２の平行部分の線間隔（クリアランス）を、ディファレンシャル配線の作図前に予め設定しておくことができる（ＣＰＵ１０３：線幅・線間隔登録手段）。そして、ディファレンシャル配線を同時発生させる際には、設定された線間隔データを参照して、入力された２端点を結ぶ軌跡の左右にエレメント（配線）を配置する。なお、設定された配線幅および線間隔については、図面データメモリ５２ｇ等のＲＡＭに一時的に記憶されるようにしてもよいし、ディファレンシャル配線の作図プログラムと関連付けられた設定ファイル等に書き換え可能に保存されるようにしてもよい。
【００４０】
作図レイヤ上にディファレンシャル配線を同時発生したのち、ディファレンシャル配線を構成する配線のうち、一方の配線ＬＮ１には、予め指定された配線ネットが割り当てられる。また、該配線ネットと同一ネットグループに属する他方の配線ネットが他方の配線ＬＮ２に自動的に割り当てられる。つまり、オペレータによって予め入力・指定された一方の配線ネットと同一グループに属する配線ネットがデータベース（ネットグループ登録データメモリ５２ｋ：図１３参照）を参照（検索）することにより見出され、作図レイヤに記述された１組の配線ＬＮ１，ＬＮ２のそれぞれに、これらの配線ネットが自動的に付与されることとなる（ＳＴ６，ＳＴ７）。具体的には、ディファレンシャル配線として新たに描いた配線のエレメント特定データを、配線ネットデータ登録メモリ５２ｉ内の対応するネットデータに付加する処理が行なわれる。
【００４１】
上記のように、ディファレンシャル配線の入力は、ディファレンシャル配線を構成する２本の配線ＬＮ１，ＬＮ２のちょうど中間を通る軌跡を作図レイヤ上に入力することによって行なわれる。一方、図１６に示すように、ディファレンシャル配線は、たとえば４５°の角度にて向きを変更しながらパッド−パッド間を接続する。このような場合において、入力された端点（座標点）を幅方向中点とする配線ＬＮ１，ＬＮ２をディファレンシャル配線として発生するために、たとえば次のような手順を採用することができる。
【００４２】
１つの方法としては、図１８の概念図に示すように、基本的には入力された座標点同士を結ぶ軌跡の左右に平行配線（エレメント）を発生させる。このときの配線間隔（クリアランス）には、前述したとおり、予め設定された値が参照される。また、コーナを形成することが必要な位置に座標点（図１８中では入力点３で表わしている）が入力された場合には、上記と同様の手順により、座標点を結ぶ軌跡の左右にエレメントを発生させるとともに、１つのコーナを形成する平行配線を過不足無く接続するための延長処理および短縮処理が実行される。これにより、ディファレンシャル配線を構成する配線ＬＮ１，ＬＮ２が生成する。
【００４３】
他の１つの方法としては、図１９の概念図に示すように、入力された座標点を結ぶ線分をディファレンシャル配線間の軌跡とし、この軌跡を図形として捉え、これを左右にオフセットするという方法である。各入力点を結ぶ軌跡がなす角度θに応じて、線長を調整しながら軌跡をオフセットすれば、配線ＬＮ１，ＬＮ２を特定するためのＸ−Ｙ座標を求めることができる。このような手順にて、図２０に示すように線幅Ｄ２、クリアランスＤ１、座標点Ｐ１１〜Ｐ１５、Ｐ２１〜Ｐ２５によって特定される平行配線が途切れることなく作図される。
【００４４】
図１５に戻り、ディファレンシャル配線を構成する配線とパッドとの接続処理（引き込み処理）が、ＳＴ５において完了しているか否かがＳＴ８において判断される。引き込み処理が完了していない場合には、ＳＴ２にジャンプして、パッドとを接続するのに必要な位置まで配線を延ばすための端点の入力がなされるまで待機状態となる。他方、引き込み処理が完了している場合には、ディファレンシャル配線の入力が完了していることを意味するので、図面データメモリ５２ｇに記憶された図面データを図面データファイル６３に保存して終了する（ＳＴ９）。
【００４５】
以上のようにして作図処理が行なわれ、ディファレンシャル配線を構成する１組の配線ＬＮ１，ＬＮ２が作図レイヤ上に入力され、図面データメモリ５２ｇ（図６参照）に書き込まれていくこととなる。これによれば、配線ネットをいちいち切り換えながらエレメントを入力していく必要が無くなるので、ディファレンシャル配線の作図に関し、オペレータは迅速な作図を行なえるようになる。
【００４６】
次に、いったん作図が完了したディファレンシャル配線を、作図レイヤ上で移動する処理について説明する。たとえば、デザインルールチェック等においてエラーが発生した場合、ディファレンシャル配線の一方がデザインルールチェックでエラー原因となる場合がある。しかしながら、ディファレンシャル配線の一方の配線のみを移動することは、設計上考えられない。特に、平行部分（平行配線）については、必ず対で移動する必要がある。このような場合、一方の配線ＬＮ１の平行部分を移動することに応じて、他方の配線ＬＮ２が同時移動するように本ＣＡＤシステム１００を構成すれば、一方のみ移動して他方の移動操作をし忘れたり、配線長を調整する操作をし忘れたりするミスが無くなるので好適である。
【００４７】
前述したように、ディファレンシャル配線を構成する配線ＬＮ１，ＬＮ２は、互いに異なる配線ネットを有する。したがって、図面データ上において、何らかの形で一方の配線ＬＮ１と他方の配線ＬＮ２との関連性が与えられていなければならない。本ＣＡＤシステム１００においては、個々のディファレンシャル配線にネットグループという固有の属性を持たせている。そのため、一方の配線ＬＮ１の移動指示が入力された場合には、ネットグループを参照することで、他方の配線ＬＮ２を見出し、これを移動指示された配線ＬＮ１と同時に移動する処理が実行されるようになっている。
【００４８】
具体的に上記の移動処理は、以下に示すような手順にて行なうことができる。まず、ディファレンシャル配線の移動を行なうための命令が入力され、さらに移動する配線の一方が指定された場合、指定された配線が持つ配線ネットに基づいてネットグループを参照し、相手方の配線が特定される。この後、コマンドラインから、あるいはマウスを使ったドラッグ等の操作により、配線を移動する旨の入力がされることに応じ、図２１に示すように、一方の配線ＬＮ１が他方の配線ＬＮ２を押し退ける形で図形（配線）を移動する処理が実行される。本ＣＡＤシステム１００おいて、ディファレンシャル配線を構成する２本の配線ＬＮ１，ＬＮ２の平行部分については、それと直交する方向に移動するようにプログラムされている。つまり、配線の一方を移動するとき、ネットグループを参照することにより他方の配線を見出してこれを同一方向かつ同一距離移動することとなる（ＣＰＵ１０３：ディファレンシャル配線移動手段）。
【００４９】
また、配線ＬＮ１，ＬＮ２は、それぞれの移動の前後においてパッド−パッド間の接続状態が保持される。つまり図２１に示すように、図形として途切れることがないように、図面データメモリ５２ｇにおけるエレメントのＸ−Ｙ座標（エレメント記述データ）の書き換え処理がなされる。また、このような移動の前後で、一方の配線ＬＮ１と他方の配線ＬＮ２との配線長の変化量は互いに等しくすることが要求される。すなわち図２１に示すように、配線ＬＮ１の記述にかかる２点Ｐ１２，Ｐ１３は２点Ｐ’１２，Ｐ’１３に移動し、配線ＬＮ２の記述にかかる２点Ｐ２２，Ｐ２３は２点Ｐ’２２，Ｐ’２３に移動するが、それらの２点間（エレメント特定データ）で特定される配線長の変化量が等しくなるように移動処理がなされている。このような移動処理に応じて、図面データメモリ５２ｇにおいて、エレメントの座標データ（エレメント記述データ）が書き換えられる。なお、同時移動するのは２本の配線ＬＮ１，ＬＮ２の平行部分に限定してもよい。
【００５０】
以上の説明においては、配線ネットのグループ化をディファレンシャル配線の作図前に登録することを前提としていたが、異なる配線ネットを持つ別々の配線として作図レイヤ上に入力した１対の配線について、これらをディファレンシャル配線として指定するとともに、各配線が持つ配線ネットをグループ化したネットグループを登録できるようにしてもよい。これにより、配線の作図処理はシングルエンドの場合と同様に１本ずつ順次的に行なうようにする反面、移動にかかる処理については、グループ登録されたディファレンシャル配線として同時に行なうようにすることができる。
【００５１】
次に、ディファレンシャル配線の引き込み処理について説明する。前述したように引き込み処理は、ディファレンシャル配線を構成するエレメントとして作図レイヤ上に入力された１対の平行な配線ＬＮ１，ＬＮ２の両端を、パッドを表すエレメントＰＤ１１，ＰＤ１２に個別に接続する処理とされる（ＣＰＵ１０５：引き込み処理実行手段）。図２２に示すように、ディファレンシャル配線を構成する第一の配線ＬＮ１と第二の配線ＬＮ２は、平行を保った形でまずパッドＰＤ１１，ＰＤ１２の近く（パッドから所定距離）まで作図される。この作図は、前述したように配線ＬＮ１と配線ＬＮ２との幅方向中点の入力に応じたものである。
【００５２】
図１５のフローチャートのＳＴ３で触れたように、作図された配線ＬＮ１，ＬＮ２がパッドＰＤ１１，ＰＤ１２への引き込み範囲内に位置する旨の判断がなされた場合に、フローチャート中のＳＴ５の引き込み処理が実行される。本実施形態において引き込み処理は、配線ＬＮ１，ＬＮ２のそれぞれの平行部分が、パッドＰＤ１１，ＰＤ１２からの距離が予め定められた引き込み開始領域に達する位置まで延長された場合に開始する。作図レイヤ上におけるパッドＰＤ１１，ＰＤ１２の中心座標と配線ＬＮ１，ＬＮ２の端点とを一致させることで、配線ＬＮ１，ＬＮ２と、パッドＰＤ１１，ＰＤ１２との接続がなされる。なお、第一の配線ＬＮ１と第二の配線ＬＮ２との少なくとも一方が、予め定めた引き込み開始領域ＴＡ（トリガエリア）に差し掛かったら引き込み処理が開始するようにしてもよい。これに関する詳細は後述する。
【００５３】
上記の引き込み処理にかかる配線とパッドとの接続形態はいくつか例示できる。たとえば図２２に示す例では、配線ＬＮ１，ＬＮ２の向きをそれぞれパッドＰＤ１１，ＰＤ１２に向かって斜めに転換しながら延長して接続するＹ字引き込みの例を示している。このＹ字引き込みは、ディファレンシャル配線が接続するべきパッド対（パッドＰＤ１１とパッドＰＤ１２とで構成される）の中心同士を結ぶ線分に対し、各配線ＬＮ１，ＬＮ２の接近方向が垂直となっている状況に好適に採用できる。たとえば、パッド対の中心同士を結ぶ線分と平行なベクトルをＡとする。配線ＬＮ１または配線ＬＮ２のうち、パッド対に近い側の端部の配線方向と平行なベクトルをＢとする。内積（Ａ・Ｂ）を算出することで、パッド対の中心同士を結ぶ線分に対し、配線ＬＮ１，ＬＮ２の接近方向が垂直となっているか否かを判断することができる。内積がゼロならば、両ベクトルは互いに垂直である。垂直でない場合には、垂直となるようにディファレンシャル配線の向きを変化させる自動配線処理を行なったのちに、上記のＹ字引き込み処理を開始するとよい。
【００５４】
また、図２４に示す例では、２本の配線ＬＮ１，ＬＮ２の向きをパッドＰＤ１１，ＰＤ１２のそれぞれに向けて直角に転換しながら延長し接続するＴ字引き込みの例を示している。この例もＹ時引き込みと同様、パッド対の中心同士を結ぶ線分に対し、各配線ＬＮ１，ＬＮ２の接近方向が垂直となっている状況に好適に採用できる。すなわち、配線ＬＮ１と配線ＬＮ２とは平行を保ったまま、パッド対の中心同士を結ぶ線分に交わるまで延長され、そこから各パッドに向けて方向を変える。ただし、コーナを構成する配線ＬＮ１，ＬＮ２の内側の角度がたとえば１３５度でなければならないといった設計ルールがある場合（ディファレンシャル配線ではインピーダンス不整合の増大を防止するためにこの形態が推奨される）には、図２４に示すように、いったんＴ字引き込みにかかる自動作図処理を行なったのちに、パッド対の中心同士を結ぶ線分に対してコーナをカット（短縮）する処理を行なうようにするとよい。カットする部分の配線長については、たとえば予め設定したパラメータに基づいて決定されるようにしてもよいし、配線ＬＮ１，ＬＮ２の持つ配線幅のｎ倍（ｎ：自然数）という形で設定できるようにしてもよい。
【００５５】
また、図２５に示すように、ディファレンシャル配線と接続予定のパッドＰＤ１１，ＰＤ１２の中心座標から半径Ｒの領域を引き込み開始領域ＴＡ（トリガエリア）として定めることができる。引き込み開始領域ＴＡに差し掛かるまでは、前述したように幅方向中点の入力に基づいて配線ＬＮ１，ＬＮ２の平行部分が同時作図される一方、該作図により引き込み開始領域ＴＡに配線ＬＮ１，ＬＮ２が差し掛かった場合に引き込み処理が起動するように構成することができる。具体的には図２５に示すように、一方の配線ＬＮ１を対応するパッドＰＤ１１に接続する作図処理を行なった後に、他方の配線ＬＮ２とパッドＰＤ１２との接続にかかる作図を行なうようにするとよい。ここで、ディファレンシャル配線においては配線長ズレ量（配線長の差）がゼロ、すなわち等長配線であることが理想的である。したがって、一方の配線ＬＮ１とパッドＰＤ１１との接続にかかる自動作図処理を実行したのち、他方の配線ＬＮ２とパッドＰＤ１２との接続にかかる自動作図処理を、配線ＬＮ１の配線長と配線ＬＮ２の配線長とが等しくなるように行なうようにするとよい。ただし、スペースやデザインルールの問題があるので、配線長ズレ量が予め設定された範囲内に収まるように、自動作図が行なわれるようにしてもよい。
【００５６】
また、等配線長を担保するための引き込み処理には、次のような方法も好適に採用できる。まず、図２６の上段図に示すごとく、入力された幅方向中点（図中Ｄ０等）に基づいて、ディファレンシャル配線の平行部分の作図が行なわれているとする。この点については既に説明してきた通りである。次に、各配線ＬＮ１，ＬＮ２について、既に作図されている部分の配線長をＸＹ属性データ（図６でいうエレメント記述データ）に基づいて算出する。すると、既に算出されている部分までの配線長の差を求めることができる。
【００５７】
次に、図２６の中段図に示すごとく、各配線をパッドに引き込むための基準位置として使用される引き込み基準位置が、上記配線長の差がゼロとなる位置に見出されて設定される。本実施形態では、１対のパッドの中心座標同士を結ぶ線分に対し、ディファレンシャル配線の平行部分が垂直に近づく設計を示しており、Ｔ字引き込みを実行するものとしている。したがって、パッド同士を結ぶ線分上において、上記引き込み基準位置ＦＰ０が見出されることとなる。そのようにして見出された引き込み基準位置に入力カーソルが引き込まれる。これにより、図２６の下段図に示すごとく、配線ＬＮ１とパッドＰＤ１１、配線ＬＮ２とパッドＰＤ１２を接続する作図が行なわれ、引き込み処理が完了する。
【００５８】
図２６の上段図において、作図中のディファレンシャル配線をなす配線ＬＮ１，ＬＮ２の幅方向中点（たとえばＤ０）を通る線分をまっすぐ延長したとき、該延長線とパッド同士を結ぶ線分との交点が、等配線長を実現する引き込み基準位置とならないと仮定する。この場合において、引き込み処理が行なわれるべき配線ＬＮ１，ＬＮ２の幅方向中点を通る線分をまっすぐ延長したとき、図２６の中段図と下段図に示すごとく、該延長線上に引き込み基準位置ＦＰ０がくるように、配線ＬＮ１，ＬＮ２がそれらの幅方向に平行移動される。こうした平行移動処理は、図２７に示すごとく、新しく幅方向中点Ｄ０’，Ｄ１，Ｄ２が生成されることにより、配線長の差の変化を伴なうことなく行なわれる。
【００５９】
また、図２８に示すごとく、配線ＬＮ１，ＬＮ２の幅方向中点を通る線分をまっすぐ延長し、該延長線とパッド同士を結ぶ線分との交点を暫定的な引き込み基準位置ＦＰとし、該引き込み基準位置ＦＰに基づいてＴ字引き込みを行なった場合における、配線ＬＮ１の配線長と、配線ＬＮ２の配線長とを求めておき、配線長の差がゼロとするために、下記（ａ）〜（ｃ）の処理を行なうことができる。
（ａ）「配線ＬＮ１の長さ」＞「配線ＬＮ２の長さ」の場合には、引き込み基準位置ＦＰを配線ＬＮ１に近づく側に移動する。
（ｂ）「配線ＬＮ１の長さ」＜「配線ＬＮ２の長さ」の場合には、引き込み基準位置ＦＰを配線ＬＮ２に近づく側に移動する。
（ｃ）「配線ＬＮ１の長さ」＝「配線ＬＮ２の長さ」の場合には、その引き込み基準位置を維持する。
上記（ａ）（ｂ）の処理を行なう場合には、併せて図２７に示した配線ＬＮ１，ＬＮ２の平行移動処理を行なうこととなる。なお、引き込み基準位置ＦＰの移動許容範囲は、パッドＰＤ１１とパッドＰＤ１２との幅よりも狭い区間ＷＬに制限されるようにする。
【００６０】
上記のようにして、等配線長となる引き込み基準処理が行なわれるようにすれば、グラフ等で配線長を確認しながら作図するといった手間が省け、作図時間の大幅な削減を図ることが可能になる。また、等配線長が確実に担保されたＣＡＤデータに基づいて配線基板を製造することになるから、配線基板自体の品質の向上にもつながる。
【００６１】
ただし、上記したような自動作図が必須というわけではなく、ディファレンシャル配線の等配線長作図を容易化するための支援処理が行なわれるようにしてもよい。すなわち、ディファレンシャル配線をパッドに接続する作図自体はオペレータの入力に応じて行なわれるようにし、その際に、配線長ズレ量がどの程度であるのかをオペレータが識別可能に示す（モニタへの表示出力を行なう）といった、等長配線のための支援処理が実行されるように構成することもできる。たとえば図２９に示すように、配線ＬＮ１，ＬＮ２のうち一方の配線ＬＮ１については、パッドＰＤ１１との接続が自動作図によって行なわれ、他方の配線ＬＮ２についてはマニュアル入力により作図されるようにする。この際、パッドＰＤ１１と接続された配線ＬＮ１の長さに対し、パッドＰＤ１２に未接続の配線ＬＮ２の長さの割合を等配線長インジケータによって表したり、百分率で表したりすることができる。また、モニタに表示する等配線長インジケータの模様または色彩若しくはこれらの結合により、配線長ズレ量が許容できる値から逸れていることをオペレータに報知するようにしてもよい。このようにすれば、オペレータが手動入力によって容易に作図できるようになる。
【００６２】
以上のように、引き込み処理は、ディファレンシャル配線を構成する２本の配線のうち、一方の配線をそれと同じ配線ネットのパッドに自動的に接続する自動作図処理と、当該ディファレンシャル配線における配線長の差が予め設定された範囲内に収まるように、他方の配線をそれと同じ配線ネットのパッドに接続するためのマニュアル入力による作図を支援する作図支援処理とを含むものとして構成できる。なお、基本的には引き込み処理は上記の支援処理を含むマニュアル入力とし、図２２や図２３に示したＹ字引き込みやＴ字引き込みについてのみ、コマンド入力により実行されるようにしてもよい。
【００６３】
ところで、配線ＬＮ１，ＬＮ２をパッドに接続する際の注意点は、前述したように配線長ズレ量が大きくならないことである。許容できる配線長ズレ量は、信号の周波数にもよるので、ディファレンシャル配線の作図前に予め設定できるようにするとよい。配線長ズレ量は、ディファレンシャル配線を構成する２本の配線のうち、長い方の配線の長さと、短い方の配線の長さとの差によって定義される。すなわち、ディファレンシャル配線を構成する２本の配線の長短を見極めるには、どの配線同士がディファレンシャルであるかを認識できることが必要である。本ＣＡＤシステム１００においては、前述したようにネットグループを参照することでディファレンシャル配線を構成する２本の配線ＬＮ１，ＬＮ２を特定でき、それらの配線ＬＮ１，ＬＮ２の長さをエレメント記述データ（Ｘ−Ｙ属性）より得られる。したがって、上記した配線長ズレ量を容易に求めることができる。
【００６４】
また、各配線ＬＮ１，ＬＮ２の配線長を大小比較するとともに、小を大で除することにより配線長ズレ率を算出し、これをモニタ等に表示できるようにしてもよい。さらに、算出した配線長ズレ量や配線長ズレ率をネットグループと同様の形で、ディファレンシャル配線を構成する２本の配線が共通して持つ属性データとして、図面データベース（図面データメモリ）に記憶するようにしてもよい。また、算出した配線長ズレ量や配線長ズレ率が予め設定された許容範囲内であるか否かを判断し、たとえば図３０（ａ）に示すように、作図レイヤ上に警告を表示（エラー表示）するようにしてもよい。
【００６５】
また、ディファレンシャル配線を構成する２本の配線ＬＮ１，ＬＮ２に関し、互いに平行な部分の配線長を長い方の配線の全配線長で除した値として定義される平行配線率を算出するとともに、算出した平行配線率が予め設定された許容範囲内であるか否かを判断するように構成してもよい。そして、配線長ズレ率の場合と同様に警告を表示させるとよい（図３０（ｂ）参照）。配線長ズレ率と併せて警告が発せられるようにすれば、修正作図時の手間も省ける。また、配線長ズレ率や平行配線率が予め設定された許容範囲から逸れた場合には、マニュアルで修正作図がなされるようにしてもよいし、自動作図にて修正がなされるようにしてもよい。上記の「全配線長」は、（１）同一ネットに属する配線全体、（２）パッド−パッド間を接続する配線についての全体、の２通りの場合を考え得る。
【００６６】
ディファレンシャル配線の構成方法としては、いわゆるエッジ結合構造とブロードサイド結合構造とがある。配線を面内に平行に配置するエッジ結合構造は、配線の対称性の確保が比較的容易であるという大きな利点があり、主流となっている。本明細書中におけるディファレンシャル配線は、全てエッジ結合配線のことを示すものとする。
【図面の簡単な説明】
【００６７】
【図１】電子回路基板の一例を示す断面図。
【図２】本発明の電子回路基板用ＣＡＤシステムの電気的構成を示すブロック図。
【図３】配線ネットデータ登録メモリの内容を示すマップ。
【図４】本発明の電子回路基板用ＣＡＤシステムにおける作図画面上での操作過程の説明図。
【図５】エレメントの概念図。
【図６】エレメントのＣＡＤデータの概念図。
【図７】ビアの概念図。
【図８】ビア図形のＣＡＤデータの概念図。
【図９】エレメントの重なり接続状態の第一説明図。
【図１０】エレメントの重なり接続状態の第二説明図。
【図１１】エレメントのビア接続状態の説明図。
【図１２】作図処理の流れを示すフローチャート。
【図１３】ディファレンシャル配線の概念図。
【図１４】ネットグループデータ登録メモリの概念図。
【図１５】ディファレンシャル配線の作図処理を示すフローチャート。
【図１６】ディファレンシャル配線の発生手順を示す概念図。
【図１７】ディファレンシャル配線の線幅・クリアランスの設定登録を行なうためのフォームの概念図。
【図１８】ディファレンシャル配線の詳細な発生手順を説明する概念図。
【図１９】図１８に続く図。
【図２０】ディファレンシャル配線の部分拡大概念図。
【図２１】ディファレンシャル配線の移動手順を説明する概念図。
【図２２】Ｙ字引き込みの概念図。
【図２３】Ｔ字引き込みの概念図。
【図２４】図２３に続く図。
【図２５】引き込み開始領域の設定例を示す概念図。
【図２６】等配線長引き込み処理を説明する概念図。
【図２７】引き込み処理に随伴する配線の平行移動を示す概念図。
【図２８】同じく、等配線長引き込み処理を説明する概念図。
【図２９】支援処理の例を示す図。
【図３０】ディファレンシャル配線のエラー表示を例示する図。
【符号の説明】
【００６８】
１  電子回路基板
２  コア材
３４  ビア
１００  電子回路基板用ＣＡＤシステム
１０２  入出力インターフェース（情報出力手段）
１０３  ＣＰＵ（作図レイヤ設定手段、ＣＡＤデータ入力手段、ＣＡＭデータ変換手段、配線ネット登録手段、ネットグループ登録手段、ディファレンシャル配線発生手段、線幅・線間隔登録手段、ディファレンシャル配線移動手段、引き込み処理実行手段、ディファレンシャル配線チェック手段、ＣＡＭデータ出力手段）
１０５  ＲＡＭ
１０６  キーボード
１０７  マウス（ＣＡＤデータ入力手段）
１０８  ＣＤ−ＲＯＭドライブ
１１０  ハードディスクドライブ（記憶手段）
１１２  コンピュータ本体
１２０  ＣＤ−ＲＯＭ
Ｍ１，Ｍ１１，Ｍ３，Ｍ１３  導体層（電源層，接地層）
Ｖ１，Ｖ１１，Ｖ２，Ｖ１２  絶縁層
【図１】
2005309873.tif 000003
【図２】
2005309873.tif 000004
【図３】
2005309873.tif 000005
【図４】
2005309873.tif 000006
【図５】
2005309873.tif 000007
【図６】
2005309873.tif 000008
【図７】
2005309873.tif 000009
【図８】
2005309873.tif 000010
【図９】
2005309873.tif 000011
【図１０】
2005309873.tif 000012
【図１１】
2005309873.tif 000013
【図１２】
2005309873.tif 000014
【図１３】
2005309873.tif 000015
【図１４】
2005309873.tif 000016
【図１５】
2005309873.tif 000017
【図１６】
2005309873.tif 000018
【図１７】
2005309873.tif 000019
【図１８】
2005309873.tif 000020
【図１９】
2005309873.tif 000021
【図２０】
2005309873.tif 000022
【図２１】
2005309873.tif 000023
【図２２】
2005309873.tif 000024
【図２３】
2005309873.tif 000025
【図２４】
2005309873.tif 000026
【図２５】
2005309873.tif 000027
【図２６】
2005309873.tif 000028
【図２７】
2005309873.tif 000029
【図２８】
2005309873.tif 000030
【図２９】
2005309873.tif 000031
【図３０】
2005309873.tif 000032