(57)【要約】【課題】基板間のパターンのずれによる特性劣化やショートの発生を抑えて製品品質を高めるとともに、基板相互間の影響を排して特性の悪化を抑える。【解決手段】この複合高周波部品(1)は、一方の主面に信号電極(4,5,6)と、制御電極(7)と、接地電極(3)とが形成され、他方の主面に、接地電極とスルーホールを介して接続された第１の導体層(11)が形成された第１の基板(2a)と、第１の導体層(11)と関連して第１の容量素子(C1,C2,C3)を構成する第２の導体層(21,22,23)が形成された第２の基板(2b)と、信号電極(4,5,6)から伝送される高周波信号を伝送する第１の伝送線路(32,52)と、制御電極(7)から伝送される制御信号を伝送する第２の伝送線路(31,41,51)とで構成される第３の導体層(31,41,51,32,52)が形成された第３の基板(2c,2d,2e)とを含み、かつ第３の導体層(31,41,51,32,52)は、第２の導体層(21,22,23)よりも厚さが厚く形成されている。【選択図】図３
2005073096.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一つの主面のどちらかに導体層の形成された基板を積層した積層基板からなり、それぞれの基板に形成された前記導体層は互いに電気的に関連もしくは接続して回路要素を構成する複合高周波部品であって、
前記積層基板は、
一方の主面に、高周波信号を入出力する信号電極と、制御信号を入出力する制御電極と、接地点を接続する接地電極とが形成され、前記一方の主面に対向する他方の主面に、前記接地電極とスルーホールを介して接続された第１の導体層が形成された第１の基板と、
前記第１の基板の他方の主面と一方の主面が対向するように配置され、前記一方の主面に対向する他方の主面に、前記第１の導体層と関連して第１の容量素子を構成する第２の導体層が形成された第２の基板と、
前記信号電極からスルーホールを介して伝送される高周波信号を伝送する第１の伝送線路と、前記制御電極からスルーホールを介して伝送される制御信号を伝送する第２の伝送線路とで構成される第３の導体層が形成された第３の基板と
を含み、
かつ第３の導体層は、第２の導体層よりも厚さが厚く形成されていることを特徴とする複合高周波部品。
【請求項２】
前記第３の基板は、前記第２の基板よりも厚く形成されていることを特徴とする請求項１記載の複合高周波部品。
【請求項３】
前記第３の基板に形成された第１の伝送線路は、前記第３の基板に形成された第２の伝送線路よりも線路幅が広く形成されていることを特徴とする請求項１または２記載の複合高周波部品。
【請求項４】
前記積層基板は、
チップ部品が一方の主面に配設された第４の基板と、
前記チップ部品と導通されるスルーホール同士を電気的に接続する配線層を構成する導体層が形成された第５の基板と
をさらに含み、
前記第４の基板は、前記第３の基板と対向配置され、
前記第５の基板は、前記第４の基板と第３の基板の間に配置されることを特徴とする請求項１乃至３のいずれか１項に記載の複合高周波部品。
【請求項５】
前記積層基板は、
前記第１の基板の接地電極とスルーホールを介して接続された第２の接地導体層が形成された第６の基板と、
前記第２の接地導体層と関連して前記第１の伝送線路を高周波的に接地するための第２の容量素子を構成するとともに、前記チップ部品とスルーホールを介して電気的に接続された導体層が形成された第７の基板とを含み、
前記第６の基板は、前記第２の基板と前記第５の基板との間に配置され、
前記第７の基板は、前記第６の基板と第４の基板との間に配置されることを特徴とする請求項４記載の複合高周波部品。
【請求項６】
前記第７の基板は、
前記第４の基板に配設されたチップ部品から前記第７の基板に形成された導体層までの電気長が、前記第６の基板に形成された第２の接地導体層から前記第１の基板の接地電極までの電気長よりも短い位置に配置されていることを特徴とする請求項５記載の複合高周波部品。
【請求項７】
前記第６の基板に形成された第２の接地導体層は、前記第１の基板の接地電極と複数のスルーホールにより接続されたことを特徴とする請求項５または６記載の複合高周波部品。
【請求項８】
前記第１の伝送線路および第２の伝送線路は、それぞれ隣接する少なくとも３枚の各基板に各々の構成要素が分割して形成され、前記各基板を貫通するスルーホールにより前記各基板に形成された構成要素が接続されて前記第１の伝送線路および前記第２の伝送線路を構成しており、
前記第３の基板の第１の伝送線路を構成する構成要素間の距離は、前記第３の基板の第２の伝送線路を構成する構成要素間の距離よりも長いことを特徴とする請求項１乃至７のいずれか１項に記載の複合高周波部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばダイオード、インダクタ、コンデンサなどの複数の回路素子からなる回路を集積化した複合高周波部品に関する。
【背景技術】
【０００２】
近年、携帯電話をはじめとする移動体通信の普及に伴い、移動体通信装置の小型化が進んでいる。特に、外観のデザインを重視した移動体通信装置の登場により、移動体通信装置の筐体に内蔵される電子回路はますます小型かつ軽量にすることが求められている。
【０００３】
このような移動体通信装置、特に携帯電話などの無線装置では、アンテナ直下のフロントエンド部に送信回路と受信回路を切り替える高周波スイッチが使われている。高周波スイッチは、ダイオード素子、インダクタおよび容量素子（コンデンサ）などからなり、直流の制御電圧により送信回路または受信回路のいずれか一方をアンテナ接続線路に接続する作用をする複合高周波部品の１つである。
【０００４】
携帯電話などに用いられる高周波スイッチは、小型化を図るため、回路素子を基板上に平面的に形成し、その基板を積層することでスイッチ回路を構成している。このように構成された高周波スイッチは、立体的に部品を配置するため回路配置のために占める基板上の面積が小さくて済むメリットがある。また、回路部品が小さくなる高い周波数においても、高精度な部品構成およびその配置が可能になるメリットがあり、広く用いられている（例えば、特許文献１参照）。
【０００５】
ところで、このように回路要素を形成した基板を積層してなる複合高周波部品は、セラミックなどの誘電体基板上に、銅や銀などの導体材料を回路パターンに合わせて印刷し、その基板を積層し焼成することにより製造されている。そして、積層・焼成の過程においては、積層する基板間のパターンのずれによる特性劣化が生じたり、基板間のパターンのショートが発生したりすることがあり、当該複合高周波部品の製造の歩留まりを悪くする原因となっていた。また、このような複合高周波部品は、例えばＵＨＦ帯やＳＨＦ帯などの高い周波数帯で用いられるため、積層した基板上に形成された回路要素間で相互に影響を及ぼすことがあり、このことが複合高周波部品としての特性を悪化させる原因となっていた。
【特許文献１】特開平８−９７７４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このように、従来の複合高周波部品では、製造過程において積層する基板間のパターンのずれによる特性劣化やショートが発生して、製造の歩留まりを悪くするという問題がある。また、従来の複合高周波部品では、積層基板にした場合に、基板上に形成された回路要素間で相互に影響を及ぼして回路部品としての特性を悪化させるという問題がある。
【０００７】
本発明はこのような課題を解決するためになされたもので、基板間のパターンのずれによる特性劣化やショートの発生を抑えて製品品質を高めるとともに、基板相互間の影響を排して特性の悪化を抑えることのできる複合高周波部品を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上記した目的を達成するために、本発明の複合高周波部品は、少なくとも一つの主面のどちらかに導体層の形成された基板を積層した積層基板からなり、それぞれの基板に形成された導体層は互いに電気的に関連もしくは接続して回路要素を構成する複合高周波部品であって、積層基板は、一方の主面に、高周波信号を入出力する信号電極と、制御信号を入出力する制御電極と、接地点を接続する接地電極とが形成され、一方の主面に対向する他方の主面に、接地電極とスルーホールを介して接続された第１の導体層が形成された第１の基板と、第１の基板の他方の主面と一方の主面が対向するように配置され、一方の主面に対向する他方の主面に、第１の導体層と関連して第１の容量素子を構成する第２の導体層が形成された第２の基板と、信号電極からスルーホールを介して伝送される高周波信号を伝送する第１の伝送線路と、制御電極からスルーホールを介して伝送される制御信号を伝送する第２の伝送線路とで構成される第３の導体層が形成された第３の基板とを含み、かつ第３の導体層は、第２の導体層よりも厚さが厚く形成されていることを特徴とする。
【０００９】
また、本発明の複合高周波部品は、上記した複合高周波部品において、第３の基板は、第２の基板よりも厚く形成されていることを特徴とする。
【００１０】
さらに、本発明の複合高周波部品は、上記した複合高周波部品において、第３の基板に形成された第１の伝送線路は、第３の基板に形成された第２の伝送線路よりも線路幅が広く形成されていることを特徴とする。
【００１１】
また、本発明の複合高周波部品は、上記した複合高周波部品において、積層基板は、チップ部品が一方の主面に配設された第４の基板と、チップ部品と導通されるスルーホール同士を電気的に接続する配線層を構成する導体層が形成された第５の基板とをさらに含み、第４の基板は、第３の基板と対向配置され、第５の基板は、第４の基板と第３の基板の間に配置されることを特徴とする。
【００１２】
なお、積層基板は、第１の基板の接地電極とスルーホールを介して接続された第２の接地導体層が形成された第６の基板と、第２の接地導体層と関連して第１の伝送線路を高周波的に接地するための第２の容量素子を構成するとともに、チップ部品とスルーホールを介して電気的に接続された導体層が形成された第７の基板とを含み、第６の基板は、第２の基板と第５の基板との間に配置され、第７の基板は、第６の基板と第４の基板との間に配置されてもよい。
【００１３】
また、本発明の複合高周波部品は、上記した複合高周波部品において、第７の基板は、第４の基板に配設されたチップ部品から第７の基板に形成された導体層までの電気長が、第６の基板に形成された第２の接地導体層から第１の基板の接地電極までの電気長よりも短い位置に配置されていることを特徴とする。
【００１４】
さらに、本発明の複合高周波部品は、上記した複合高周波部品において、第６の基板に形成された第２の接地導体層は、第１の基板の接地電極と複数のスルーホールにより接続されたことを特徴とする。
【００１５】
また、本発明の複合高周波部品は、上記した複合高周波部品において、第１の伝送線路および第２の伝送線路は、それぞれ隣接する少なくとも３枚の各基板に各々の構成要素が分割して形成され、各基板を貫通するスルーホールにより各基板に形成された構成要素が接続されて第１の伝送線路および前記第２の伝送線路を構成しており、第３の基板の第１の伝送線路を構成する構成要素間の距離は、第３の基板の第２の伝送線路を構成する構成要素間の距離よりも長いことを特徴とする。
【００１６】
本発明は、導体層の形成された複数の基板の積層体からなり、前記基板の導体層は異なる基板に形成された導体層と互いに電気的に関連して回路要素を構成する複合高周波部品において、回路要素の特性に応じて当該回路要素に係る導体層を形成した基板を配置したので、基板間のパターンのずれによる特性劣化やショートの発生を抑えて製品品質を高めるとともに、基板相互間の影響を排して特性の悪化を抑えることができる。
【発明の効果】
【００１７】
本発明によれば、基板間のパターンのずれによる特性劣化やショートの発生を抑えて製品品質を高めるとともに、基板相互間の影響を排して特性の悪化を抑えることができる。
【発明を実施するための最良の形態】
【００１８】
本発明は、複合高周波部品における基板間のパターンずれやショートの発生を抑え、基板相互間の影響を抑えるという目的を、積層基板に形成する回路要素の配置およびその構成する基板の配置構成により解決した。
【００１９】
以下、本発明の実施の形態を図面を参照して詳細に説明する。ここでは、複合高周波部品の一例として、無線装置のフロントエンド部においてアンテナ接続線路と送信回路部および受信回路部のいずれかとを選択的に切り替えて接続する機能を持つ高周波スイッチの場合について説明する。図１は本発明に係る一つの実施形態の複合高周波部品の外観を示す斜視図である。
【００２０】
図１に示すように、この複合高周波部品１は、セラミックなどの誘電体材料からなる基板２ａ乃至２ｉを積層した積層基板からなり、直方体の形状を有している。基板２ａ乃至２ｉには、インダクタ、接続線路および配線路など信号を伝送するための伝送線路や、コンデンサを構成するための容量素子などの回路要素が形成されている。
【００２１】
この複合高周波部品１の上面である基板２ｉの一方の主面（表面）には、銀や銅ペーストなどの導体材料からなる金属キャップ用パッド９４およびチップ部品を搭載するためのパッド９５が形成されている。金属キャップ用パッド９４およびパッド９５は、基板２ｉの一方の主面に銀や銅ペーストを所定の形状に印刷され、基板とともに同時焼成されることにより、電極の作用をする導体層として形成される。金属キャップ用パッド９４は、金属キャップ（図示せず）を取り付けるための接続部の作用をし、パッド９５は、チップ部品など形状の大きな部品を回路要素として配設するための電極の作用をする。基板２ｉの一方の主面に形成されたパッド９５には、第１のダイオード素子９１、第２のダイオード素子９２および抵抗素子９３が、はんだ付けなどにより電気的に接続されている。
【００２２】
複合高周波部品１の底面である基板２ａの他方の主面（底面）には、銀や銅ペーストなどの導体材料からなる接地電極３ａ乃至３ｅ（一部図示せず）、アンテナ接続電極（図示せず）、送信信号入力電極５、受信信号出力電極（図示せず）および制御電極７が形成されている。これらの電極群は、基板２ａの底面に銀や銅ペーストを所定の形状に印刷され、基板とともに同時焼成されることにより、電極の作用をする導体層として形成される。ここで、接地電極３ａ乃至３ｅは、この複合高周波部品１を配置する基板等のグラウンド（接地点）と接続するための電極である。アンテナ接続電極、送信信号入力電極５および受信信号出力電極は、それぞれアンテナ接続線路、無線装置の送信回路部および受信回路部と接続されて、送受信信号を入出力するための信号電極として作用する。制御電極７は、直流電圧を制御電圧として入力することで、この複合高周波部品１の送受信状態を切り替えるための制御用電極として作用する。
【００２３】
基板２ａ乃至２ｈの一方の主面（表面）には、インダクタ、接続線路および配線路など信号を伝送するための伝送線路や、コンデンサを構成するための容量素子などの回路要素がそれぞれ形成されている。基板２ａ乃至２ｈは、その各々の一方の主面に、銀や銅ペーストで所定の回路要素の形状に印刷された後、各々積層して焼成が行われる。そして、基板２ａ乃至２ｈの一方の主面に形成された回路要素としての導体層が各々の基板上に定着し、複合高周波部品として完成する。
【００２４】
基板２ｉの一方の主面に形成されたパッド９５に配設された第１のダイオード素子９１、第２のダイオード素子９２および抵抗素子９３は、例えばチップ部品などであり、この複合高周波部品１の回路を構成する回路要素の一部である。チップ部品は、基板上に形成される回路要素と比較してサイズが大きいため、積層された基板２ａ乃至２ｉの基板間ではなく、複合高周波部品１の表面に配設されている。
【００２５】
なお、図１に示すように、基板２ａ乃至２ｉの厚さはそれぞれ異なっている。この厚さは、各基板２ａ乃至２ｉに形成される回路要素の種類または特性によって決定される。すなわち、各々の基板２ａ乃至２ｉには、各々の基板ごとに異なる種類または特性の回路要素が形成されている。図１に示す例では、基板２ｂおよび２ｇの厚さをＤA、基板２ｅおよび２ｄの厚さをＤB、基板２ａ、２ｃ、２ｆ、２ｈおよび２ｉの厚さをＤCとすると、ＤA＜ＤB＜ＤCの関係になっている。
【００２６】
次に、図２を参照して、この複合高周波部品１の基板２ａ乃至２ｉに形成される回路要素について詳細に説明する。図２（ａ）乃至（ｊ）は、基板２ａ乃至２ｉに形成される回路要素の形状を示す平面図である。
図２に示すように、この複合高周波部品１を構成する基板２ａ乃至２ｉは、いずれも同一形状の長方形に形成されている。そして、基板２ａ乃至２ｉの各々の一方の主面（表面）には、高周波スイッチ回路を構成する回路要素としての導体層が形成されている。ただし、基板２ａは、その一方の主面（表面）に加えて、一方の主面に対向する他方の主面（底面）にも電極群としての導体層が形成されている。各々の回路要素としての導体層は、銀や銅ペーストなどを用いて当該回路要素の形状を各々の基板に印刷した後に、基板と同時に焼成を行うことにより形成される。以下の説明において、基板に形成される「回路要素」の語は、前述ようにして形成された１以上の導体層が互いに電気的に関連し、もしくは互いに接続してなる回路要素を指すものとして説明する。
【００２７】
まず、図２（ａ）乃至（ｃ）を参照して、基板２ａおよび２ｂに形成される回路要素について詳細に説明する。
図２（ａ）は、基板２ａの他方の主面（底面）に形成される接地電極３、アンテナ接続電極４、送信信号入力電極５、受信信号出力電極６および制御電極７の形状および配置を示す図、図２（ｂ）は、基板２ａの一方の主面（表面）に形成される回路要素を示す図、図２（ｃ）は、基板２ｂの一方の主面（表面）に形成される回路要素を示す図である。
【００２８】
図２（ａ）に示すように、基板２ａの他方の主面（底面）の中央部には、他の電極群よりも大きな長方形の接地電極３ａが形成され、接地電極３ａの各辺から離間させた位置に接地電極３ｂ乃至３ｅが形成されている。接地電極３ａの各頂点から離間させた位置には、長方形のアンテナ接続電極４、送信信号入力電極５、受信信号出力電極６および制御電極７が形成されている。接地電極３ｂ乃至３ｅ、アンテナ接続電極４、送信信号入力電極５、受信信号出力電極６および制御電極７のそれぞれの一辺は、基板２ａのいずれか一辺と接するように形成されている。
【００２９】
また、図２（ｂ）に示すように、基板２ａの一方の主面には、第１の接地導体１１が形成されている。第１の接地導体１１は、基板２ａの略中央部に長方形の四隅を矩形に欠いた形状に形成されている。第１の接地導体１１の四隅には、アンテナ接続電極４、送信信号入力電極５、受信信号出力電極６および制御電極７と上層の基板とを電気的に接続するためのスルーホール（ビアホール）が形成されている。また、基板２ａのほぼ中央部には、第１の接地導体１１と接地電極３ａ乃至３ｅとを導通させるスルーホールが複数個形成されている。したがって、第１の接地導体１１は、この複合高周波部品１の内部的なグラウンドとして作用する。
【００３０】
さらに、図２（ｃ）に示すように、基板２ｂの一方の主面には、長方形の第１の容量素子電極２１、第２の容量素子電極２２および第３の容量素子電極２３が形成されている。第１乃至第３の容量素子電極２１乃至２３は、基板２ｂを電極間誘電体として、基板２ａに形成された第１の接地導体１１との間でそれぞれ容量素子を形成している。なお、基板２ｂには容量素子の電極のみが形成されている。
【００３１】
第１乃至第３の容量素子電極２１乃至２３のサイズは、対応するそれぞれの容量素子に必要な静電容量に応じて決定される。この例では、第２および第３の容量素子電極２２および２３がほぼ同じサイズであり、第１の容量素子電極２１はそれらよりも大きく形成されている。同様に、基板２ｂは容量素子の電極間誘電体として機能することから、基板２ｂの厚さは、当該対応するそれぞれの容量素子に必要な静電容量に対応して決定される。
【００３２】
このように、基板２ａは、複合高周波部品１の内部的なグラウンドとしての接地電極基板として作用する。また、基板２ａには、第１の接地導体１１と接地電極３ａ乃至３ｅを導通させるスルーホールが複数形成されているので、第１の接地１１をより高周波的に理想的なグラウンドとして機能させることができる。一方、基板２ｂは、第１乃至第３の容量素子電極２１乃至２３が構成する容量素子の電極間誘電体として作用する。
【００３３】
続いて、図２（ｄ）乃至（ｆ）を参照して、基板２ｃ乃至２ｅに形成される回路要素について詳細に説明する。図２（ｄ）は、基板２ｃの一方の主面に形成される回路要素を示す図、図２（ｅ）は、基板２ｄの一方の主面に形成される回路要素を示す図、図２（ｆ）は、基板２ｅの一方の主面に形成される回路要素を示す図である。
図２（ｄ）に示すように、基板２ｃの一方の主面には、第１のインダクタ線路３１および第２のインダクタ線路３２が形成されている。第１および第２のインダクタ線路３１および３２は、それぞれ鉤状に形成されてインダクタを構成する。ここで「インダクタ線路」とは、インダクタを構成する配線路を意味し、伝送線路の１形態である。第１および第２のインダクタ線路３１および３２の各々の一端の位置に対応する基板２ｃには、スルーホールが形成されており、当該一端は、それぞれ基板２ｃを介して、基板２ｂに形成された第１および第３の容量素子電極２１および２３の一部と電気的に接続されている。
【００３４】
なお、第１のインダクタ線路３１および第２のインダクタ線路３２は、通過させる信号の種類に応じて異なる線路幅に形成されている。すなわち、高周波スイッチを通過させる高周波信号と高周波スイッチを制御する制御信号とで、異なる線路幅で形成されている。この実施形態では、第１のインダクタ線路３１の線路幅よりも第２のインダクタ線路３２の線路幅の方が広く形成されている。さらに、第１のインダクタ線路３１および第２のインダクタ線路３２の線路長は、インダクタの特性や使用目的により決定される。この実施形態では、第１のインダクタ線路３１の線路長の方が、第２のインダクタ線路３２の線路長よりも長く形成されている。
【００３５】
また、図２（ｅ）に示すように、基板２ｄの一方の主面には、第１のインダクタ線路４１および移相線路４２が形成されている。第１のインダクタ線路４１は、鉤状に形成されインダクタを構成する。第１のインダクタ線路４１の一端に対応する基板２ｄには、スルーホールが形成されており、第１のインダクタ線路４１の当該一端は、基板２ｄを介して、基板２ｃに形成された第１のインダクタ線路３１の他端と電気的に接続されている。移相線路４２は、ジグザグに形成されており、所定の周波数において通過信号を移相する作用をする。なお、第１のインダクタ線路４１および移相線路４２についても、通過させる信号の種類に応じて異なる線路幅に形成されている。この実施形態では、第１のインダクタ線路４１の線路幅よりも移相線路４２の線路幅の方が広く形成されている。
【００３６】
さらに、図２（ｆ）に示すように、基板２ｅの一方の主面には、第１のインダクタ線路５１および第２のインダクタ線路５２が形成されている。第１のインダクタ線路５１は、鉤状に形成されインダクタを構成する。第１のインダクタ線路５１の一端の位置に対応する基板２ｅには、スルーホールが形成されており、第１のインダクタ線路５１の当該一端は、基板２ｅを介して、基板２ｄに形成された第１のインダクタ線路４１の他端と電気的に接続されている。第２のインダクタ線路５２は、コ字状に形成されインダクタを構成する。第２のインダクタ線路の一端の位置に対応する基板２ｅおよび基板２ｄにはスルーホールが形成されており、第２のインダクタ線路５２の当該一端は、基板２ｅおよび２ｄを介して、基板２ｃに形成された第２のインダクタ線路３２の他端と電気的に接続されている。
【００３７】
なお、図２（ｄ）と同様に、この実施形態では、第１のインダクタ線路５１の線路幅よりも第２のインダクタ線路５２の線路幅の方が広く形成されている。また、第１のインダクタ線路５１の線路長の方が、第２のインダクタ線路５２の線路長よりも長く形成されている。
【００３８】
すなわち、図２（ｄ）乃至（ｆ）に示すように、基板２ｃ、２ｄおよび２ｅに形成された第１のインダクタ線路３１、４１および５１は、それぞれが電気的に直列接続されており、ひとつのインダクタを構成している。また、基板２ｃおよび２ｅに形成された第２のインダクタ線路３２および５２は、電気的に直列接続されており、ひとつのインダクタを構成している。ただし、第１のインダクタ線路３１、４１および５１は基板２ｃ乃至２ｅのそれぞれに形成されるのに対して、第２のインダクタ線路３１および５１は、基板２ｃおよび２ｅにのみ形成される。したがって、第１のインダクタ線路と第２のインダクタ線路とではインダクタを構成するそれぞれのインダクタ線路の間隔が異なって形成されている。
【００３９】
また、第１のインダクタ線路３１、４１および５１は、それぞれ同一の幅の線路を構成しており、第２のインダクタ線路３２および５２は、それぞれ同一の幅の線路を構成している。しかし、前述したとおり、第１のインダクタ線路３１、４１および５１と第２のインダクタ線路３２および５２とでは、前者よりも後者のほうが幅が広く形成されている。
【００４０】
続いて、図２（ｇ）および（ｈ）を参照して、基板２ｆおよび２ｇに形成される回路要素について詳細に説明する。図２（ｇ）は、基板２ｆの一方の主面に形成される回路要素を示す図、図２（ｈ）は、基板２ｇの一方の主面に形成される回路要素を示す図である。
図２（ｇ）に示すように、基板２ｆの一辺の近傍には、略長方形の第２の接地導体６１が形成されている。第２の接地導体６１の端部には、スルーホールが設けられており、基板２ａ乃至２ｆを介して接地電極３ｃおよび３ｅと電気的に接続されている。すなわち、第２の接地導体６１は、第１の接地導体１１と同様に、この複合高周波部品１の内部的なグラウンドとして作用する。
【００４１】
また、図２（ｈ）に示すように、基板２ｇには、第４の容量素子電極７１が形成されている。第４の容量素子電極７１は、基板２ｇを電極間誘電体として、基板２ｆに形成された第２の接地導体６１との間で容量素子を形成している。なお、基板２ｇには、容量素子電極のみが形成されている。第４の容量素子電極７１の大きさは、対応する容量素子に必要な静電容量に対応して決定される。同様に、基板２ｇは容量素子の電極間誘電体として機能することから、基板２ｇの厚さは、当該対応する容量素子に必要な静電容量に対応して決定される。
このように基板２ｇは、第４の容量素子電極７１が構成する容量素子の電極間誘電体として作用する。
【００４２】
続いて、図２（ｉ）および（ｊ）を参照して、基板２ｈおよび２ｉに形成される回路要素について詳細に説明する。図２（ｉ）は、基板２ｈの一方の主面に形成される回路要素を示す図、図２（ｊ）は、基板２ｉの一方の主面に形成される回路要素を示す図である。
図２（ｉ）および図２（ｊ）に示すように、基板２ｈには、第１乃至第６の線路８１乃至８６が形成され、基板２ｉには金属キャップ用パッド９４およびパッド９５が形成されている。そして、パッド９５には、第１および第２のダイオード素子９１および９２ならびに抵抗素子９３が配設されている。
【００４３】
第１乃至第６の線路８１乃至８６の少なくとも一方の端部にはスルーホールが設けられており、第１乃至第６の線路８１乃至８６は、基板２ｈ以外の基板に形成された電極やパッドなどの回路要素と電気的に接続されている。すなわち、基板２ｈに形成された第１乃至第６の線路８１乃至８６は、基板２ｈ以外の基板に形成された回路要素相互間を電気的に接続する配線路として作用する。金属キャップ用パッド９４は、金属キャップ（図示せず）を取り付けるためのパッドであり、パッド９５は、チップ部品を電気的に接続するための電極として作用する。チップ部品である第１および第２のダイオード素子９１および９２ならびに抵抗素子９３は、対応するパッドにはんだ付けなどにより電気的に接続されている。
【００４４】
すなわち、この実施形態に係る複合高周波部品１では、電極やパッド相互間を接続する配線路をチップ部品等を配設する最上層の基板ではなく、最上層から２番目の基板である基板２ｈに配設している。なお、基板２ｈには当該配線路のみが形成されている。
【００４５】
次に、図３および図４を参照して、この複合高周波部品１の全体の構成および動作について詳細に説明する。図３は、この実施形態に係る複合高周波部品１の各基板を分離した状態で示した全体構成を示す斜視図であり、図４は、この実施形態に係る複合高周波部品１の等価回路である。なお、図３においては、一部のスルーホールついてその記載を省略した。また、図１および図２と同一構成部分については同一の符号を付して示し、重複する説明は省略する。
【００４６】
図３に示すように、この複合高周波部品１は、基板２ａ乃至２ｉが積層されてなり、それぞれの基板に形成された回路要素は、スルーホールを介して相互に電気的に接続されている。
接地電極３ａおよび３ｄは、基板２ａを貫通する複数本のスルーホールにより第１の接地導体１１と電気的に接続されている。これにより、第１の接地導体１１は、より理想的な内部グラウンドとして作用することになる。接地電極３ｂは、基板２ａ乃至２ｆを貫通する複数本のスルーホールにより第２の接地導体６１と電気的に接続されている。これにより、第２の接地導体６１は、複合高周波部品１の上層の内部グラウンドとして作用する。接地電極３ｃおよび３ｅは、基板２ａ乃至２ｉを貫通するスルーホールにより第２の接地導体６１および金属キャップ用パッド９４と電気的に接続されている。したがって、金属キャップ用パッド９４に取り付けられる金属キャップはグラウンド電位となる。
【００４７】
続いて、図３および図４を参照して、基板２ａ乃至２ｉに形成された回路要素と具体的回路との対応関係について説明する。
図３に示すように、アンテナ接続電極４は、基板２ａ乃至２ｄを貫通するスルーホールを介して移相線路４２（図４におけるＰＳ。以下同様に称する。）の一端と接続されるとともに、さらに基板２ｅ乃至２ｈを貫通するスルーホール、第１の線路８１および基板２ｉを貫通するスルーホールを介して第１のダイオード素子９１（Ｄ１）のカソードと接続されている。
【００４８】
移相線路４２（ＰＳ）の他端は、基板２ａ乃至２ｄを貫通するスルーホールを介して受信信号出力電極６（受信信号出力端子１０２）と接続されるとともに、基板２ｅ乃至２ｈを貫通するスルーホール、第２の線路８２および基板２ｉを貫通するスルーホールを介して第２のダイオード素子９２（Ｄ２）のアノードと接続されている。
【００４９】
第２のダイオード素子９２（Ｄ２）のカソードは、基板２ｉを貫通するスルーホール、第４の線路８４および基板２ｉを貫通するスルーホールを介して抵抗素子９３（Ｒ）の一端と接続され、抵抗素子９３（Ｒ）の他端は、基板２ｉを貫通するスルーホール、第６の線路８６および基板２ａ乃至２ｈを貫通するスルーホールを介して接地電極３ｅと接続されている。また、第２のダイオード素子９２（Ｄ２）のカソードは、基板２ｉを貫通するスルーホール、第５の線路８５および基板２ｈを貫通するスルーホールを介して第４の容量素子電極７１と接続されている。第４の容量素子電極７１は、基板２ｇを電極間誘電体として第２の接地導体６１との間で容量素子（Ｃ４）を形成している。
【００５０】
第１のダイオード素子９１（Ｄ１）のアノードは、基板２ｆ乃至２ｉを貫通するスルーホールを介して第１のインダクタ線路５１の一端、すなわち、第１のインダクタ線路３１、４１および５１からなるインダクタ（Ｌ１）の一端と接続されている。インダクタ（Ｌ１）の他端である第１のインダクタ線路３１の一端は、基板２ａ乃至２ｃを貫通するスルーホールを介して制御電極７（制御端子１０４）と接続されている。ここで、制御電極７（制御端子１０４）は、基板２ａおよび２ｂを貫通するスルーホールを介して第１の容量素子電極２１と接続されている。そして、第１の容量素子電極２１は、基板２ｂを電極間誘電体として第１の接地導体１１との間で容量素子Ｃ１を形成している。
【００５１】
また、第１のダイオード素子９１（Ｄ１）のアノードは、基板２ｉを貫通するスルーホール、第３の線路８３、基板２ｃ乃至２ｈを貫通するスルーホールを介して第２の容量素子電極２２と接続されている。第２の容量素子電極２２は、基板２ｂを電極間誘電体として第１の接地導体１１との間で容量素子（Ｃ２）を形成している。
【００５２】
さらに、第１のダイオード素子９１（Ｄ１）のアノードは、基板２ｉを貫通するスルーホール、第３の線路８３および基板２ｆ乃至２ｈを貫通するスルーホールを介して、第２のインダクタ線路５２の一端、すなわち第２のインダクタ線路３２および５２からなるインダクタ（Ｌ２）の一端と接続されている。インダクタ（Ｌ２）の他端である第２のインダクタ線路３２の一端は、基板２ａ乃至２ｃを貫通するスルーホールを介して送信信号入力電極５（送信信号入力端子１０３）と接続されている。ここで、送信信号入力電極５は、基板２ａおよび２ｂを貫通するスルーホールを介して第３の容量素子電極２３と接続されている。第３の容量素子電極２３は、基板２ｂを電極間誘電体として第１の接地導体１１との間で容量素子（Ｃ３）を形成している。
【００５３】
ここで、図３を参照して、基板２ａ乃至２ｉの基板の厚さ、各基板に形成される回路要素の特徴について詳細に説明する。
図３に示すように、インダクタ（Ｌ１およびＬ２）や配線路（ＰＳ他）を構成する第１のインダクタ線路３１、４１および５１、第２のインダクタ線路３２および５２、移相線路４２、第１乃至第６の線路８１乃至８６を形成する導体層は、容量素子（Ｃ１乃至Ｃ４）を構成する第１乃至第３の容量素子電極２１乃至２３、第４の容量素子電極７１ならびに第１および第２の接地導体１１および６１を形成する導体層と比較して、導体層の厚さが厚く形成されている。また、この実施形態に係る複合高周波部品１では、容量素子（Ｃ１乃至Ｃ３およびＣ４）と、インダクタ等（Ｌ１およびＬ２ならびにＰＳ）とが、同一の基板上ではなく異なる基板上に形成されている。
【００５４】
一般に、導体層を形成した基板を積層してなる複合高周波部品では、導体層が薄くなるため、インダクタや配線路などの線路幅の狭い伝送線路においてパターン切れを生ずる可能性が高くなる。しかし、この実施形態の複合高周波部品１によれば、インダクタや配線路などの線路幅の狭い伝送線路を形成する導体層を、容量素子パターンの電極層（導体層）よりも、厚さを厚く形成したので、伝送路パターン切れ等によるパターンＯＰＥＮ不良を少なくすることができる。
【００５５】
また、導体層を形成した基板を積層してなる複合高周波部品では、容量素子を構成する電極の厚さを厚くすると、基板間の間隔に不均衡を生じて、各基板に形成された導体層相互間でショートする可能性が高くなる。しかし、この実施形態の複合高周波部品１によれば、容量素子パターンの電極層を薄く形成したので、基板間のショートを防ぐことができる。
【００５６】
さらに、この実施形態の複合高周波部品１によれば、前述のとおり導体層の厚さを厚くすることが望ましいインダクタなどの伝送線路と、同じく導体層の厚さを薄くすることが望ましい容量素子パターンとを、別々の基板に形成したので、各々の導体層の厚さに最適な印刷条件を適用して導体層の印刷を行うことができる。すなわち、各基板の導体層を形成する工程において、印刷性を向上することができる。
【００５７】
また、図３に示すように、インダクタや配線路などの伝送線路が形成される基板２ｃ乃至２ｆ、２ｈは、容量素子の電極間誘電体として作用する基板２ｂおよび２ｇと比較して、基板の厚さが厚く形成されている。
【００５８】
前述のとおり、インダクタなどの伝送線路を構成する導体層は、厚さを厚くする方がパターン切れなどによる不良を少なくすることが可能になる。一方、インダクタなどの伝送線路は線路幅が狭いため、導体層の厚さが厚くなることにより、基板を積層した場合に基板を挟んだインダクタ線路間、伝送線路間でショートを生じやすくなる。しかし、この実施形態の複合高周波部品１によれば、インダクタや伝送線路が形成される基板を容量素子が形成される基板よりも厚さを厚く形成したので、かかるショートを未然に防ぐことが可能になる。
【００５９】
さらに、チップ部品が形成される基板２ｉには、金属キャップ用パッド９４およびパッド９５を構成する導体層のみが形成されている。そして、チップ部品間を接続する配線路は、基板２ｉより下層の基板２ｈに形成されている。
【００６０】
チップ部品間の接続のための配線路は、チップ部品が配設される基板と同一の基板に形成すれば、積層する基板の数を減らすことが可能である。しかし、チップ部品を配設する基板に配線路も併せて形成すると、チップ部品のはんだ付け工程において当該配線路を覆い隠すソルダーレジストを施す工程が必要となってしまう。
【００６１】
この実施形態の複合高周波部品１によれば、チップ部品形成面である基板２ｉの一方の主面に金属キャップ用パッド９４やパッド９５のみが形成され、チップ部品間の接続（パッド間の接続）を担う第１乃至第８の線路８１乃至８６は、チップ部品が形成される基板２ｉではなく、一つ下の層に該当する基板２ｈに形成したので、基板２ｉの製造工程において線路を被覆するソルダーレジストが不要となり、印刷パターンのずれ等を考慮する必要がなくなり、印刷工程での不具合を減らすことができる。
【００６２】
続いて、図４を参照して、この複合高周波部品１の動作について説明する。この複合高周波部品１においては、送信状態のときに制御端子１０４（制御電極７）に所定の直流電圧、例えば数Ｖ程度の直流電圧を印加し、受信状態のときに制御端子１０４を０Ｖとする。
【００６３】
受信状態の場合、アンテナ１０１により励起された受信信号は、移相線路ＰＳ（移相線路４２）およびダイオードＤ１（第１のダイオード素子９１）に入力される。ここで、制御端子１０４（制御電極７）は、０Ｖとされているから、ダイオードＤ１はオフ状態となる。したがって、受信信号は移相線路ＰＳのみに流れ込み、受信信号出力端子１０２（受信信号出力電極６）から出力される。
【００６４】
次に、送信状態の場合、送信信号入力端子１０３（送信信号入力電極５）に送信信号が入力される。ここで、インダクタＬ２、容量素子Ｃ２およびＣ３は、送信信号を通過するように設計されたπ型のローパスフィルタを構成している。したがって、送信信号はインダクタＬ２（第２のインダクタ線路３２および５２）を通過してダイオードＤ１に入力される。送信状態では制御端子１０４には直流電圧が印加されているから、ダイオードＤ１はオン状態であり、送信信号はダイオードＤ１を通過する。
【００６５】
ここで、制御端子１０４に印加された直流電圧は、インダクタＬ１、ダイオードＤ１、移相線路ＰＳ、ダイオードＤ２および抵抗Ｒの順に流れるので、ダイオードＤ２はオン状態となる。そうすると、ダイオードＤ２のアノードは容量素子Ｃ４を介して高周波的に接地され、アンテナ側からみた移相線路ＰＳのインピーダンスが大となる。したがって、送信信号は移相線路ＰＳを通過せず、アンテナ１０１から出力される。
【００６６】
前述のとおり、インダクタＬ１は、制御電極７に印加された制御信号を伝送するチョークコイルの作用をする。一方、インダクタＬ２は、送信信号たる高周波信号を伝送するローパスフィルタのインダクタとして作用する。
【００６７】
図２および図３に示すように、この実施形態の複合高周波部品１によれば、高周波信号が通過するインダクタＬ２を構成する第２のインダクタ線路３２および５２について、制御信号のみが通過するインダクタＬ１を構成する第１のインダクタ線路３１、４１および５１よりも線路幅を広く形成したので、インダクタＬ２の導体損を抑えることができ、高周波信号の減衰を最小限にすることができる。また、インダクタＬ１を構成する第１のインダクタ線路３１、４１および５１は、線路幅を狭く形成したので、基板上の占有スペースを抑えることができる。
【００６８】
次に、図３乃至図５を参照して、この実施形態の複合高周波部品１における、第４の容量素子電極７１および第２の接地導体６１が形成する容量素子（Ｃ４）の配置について詳細に説明する。図５は、容量素子Ｃ４の配置および動作を説明する図である。ここで、図５（ａ）は、図４に示す容量素子Ｃ４およびダイオードＤ２の接続を示す図、図５（ｂ）は、容量素子Ｃ４を形成する第４の容量素子電極７１を下層の基板（第１乃至第３の容量素子電極２１乃至２３と同じ基板２ｂ）に形成した例を示す図、図５（ｃ）は、同じく第４の容量素子電極７１を上層の基板（基板２ｇ）に形成した例を示す図である。
【００６９】
図４に示す容量素子Ｃ４は、前述した複合高周波部品１の動作から明らかなように、送受信制御のために信号線を高周波的に接地させる作用をしている。したがって、信号線を高周波的に接地する状態においては、ダイオードＤ２のカソードからグラウンドまでのインピーダンスが充分に低くなる必要がある。
【００７０】
図５（ａ）に示すダイオードＤ２および容量素子Ｃ４の短絡回路を形成する場合、複合高周波部品１の下層部に配置する方法と（図５（ｂ））、同じく上層部に配置する方法（図５（ｃ））が考えられる。
【００７１】
まず、図５（ｂ）に示すように、容量素子Ｃ４を複合高周波部品１の下層部である基板２ｂに形成した場合を考える。この場合、第４の容量素子電極７１は、第１乃至第３の容量素子電極２１乃至２３と同様に、基板２ｂの一方の主面に形成される。そうすると、第４の容量素子電極７１とダイオードＤ２（第２のダイオード素子９２）のカソードとを接続するためには、基板２ｃ乃至２ｉを貫通するスルーホール１１１ａを設ける必要がある。
【００７２】
一方、第１の接地導体６１は、複数のスルーホール１１２ａにより接地電極３ｃと電気的に接続されている。したがって、スルーホール１１１ａのインピーダンスをＬ１、スルーホール１１２ａのインピーダンスをＬ２、スルーホール１１２ａが３本あった場合に、ダイオードＤ２のカソードから接地電極３ｃまでのインピーダンスのインダクタ成分は、Ｌ１＋Ｌ２／３で表すことができる。
【００７３】
次に、図５（ｃ）に示すように、容量素子Ｃ４を複合高周波部品１の上層部である基板２ｇに形成した場合、すなわちこの実施形態の場合について考える。この場合、第４の容量素子電極７１は、基板２ｇの一方の主面に形成される。そうすると、第４の容量素子電極７１とダイオードＤ２のカソードとを接続するためには、基板２ｈおよび２ｉを貫通するスルーホール１１１ｂを設ける必要がある。
【００７４】
第１の接地導体６１は、図５（ｂ）の場合と同様に、複数のスルーホール１１２ｂにより接地電極３ｃと電気的に接続されている。したがって、スルーホール１１１ｂのインピーダンスをＬ３、スルーホール１１２ｂのインピーダンスをＬ４、スルーホール１１２ｂが３本あったとすると、ダイオードＤ２のカソードから接地電極３ｃまでのインピーダンスのインダクタ成分は、Ｌ３＋Ｌ４／３で表すことができる。
【００７５】
ここで、図５（ｂ）および（ｃ）を対比すると、各基板を貫通するスルーホールのインピーダンスが概ね等しいとして、Ｌ１≒Ｌ４＞Ｌ２≒Ｌ３、であるとすれば、Ｌ３＋Ｌ４／３≒Ｌ２＋Ｌ１／３＜Ｌ１＋Ｌ２／３となり、図５（ｃ）に示す構成のほうがインピーダンスのインダクタ成分が小さいことがわかる。
【００７６】
すなわち、この実施形態によれば、第４の容量素子電極７１を、第１乃至第３の容量素子電極２１乃至２３が形成された基板２ｂよりも上層、かつチップ部品と近くなるように配置するとともに、対向する第２の接地導体６１と外部グラウンドである接地電極３ｃとを複数のスルーホールで接続したので、容量素子Ｃ４が信号線とグラウンドとを短絡する場合にインピーダンスを低くすることができ、より理想的な短絡状態を得ることができる。
【００７７】
次に、図６を参照して、この実施形態の複合高周波部品１におけるインダクタＬ１およびＬ２の配置について詳細に説明する。図６は、この実施形態の複合高周波部品１における基板２ｃ乃至２ｅの拡大図である。
【００７８】
図６に示すように、基板２ｃ乃至２ｅには、鉤状の第１のインダクタ線路３１、４１および５１が形成されている。そして、第１のインダクタ線路３１、４１および５１は、基板２ｄおよび２ｅに形成されたスルーホールを介して直列接続され、図４に示すインダクタＬ１を構成している。すなわち、インダクタＬ１は、互いに基板２ｄの厚さＤ2dだけ離間した第１のインダクタ線路３１および４１、ならびに互いに基板２ｅの厚さＤ2eだけ離間した第１のインダクタ線路４１および５１を直列接続したものである。
【００７９】
一方、基板２ｃおよび２ｅには、鉤状およびコ字状の第２のインダクタ線路３２および５２が形成されている。そして、第２のインダクタ線路３２および５２は、基板２ｄおよび２ｅに形成されたスルーホールを介して直列接続され、図４に示すインダクタＬ２を構成している。すなわち、インダクタＬ２は、互いに基板２ｄおよび２ｅの厚さＤ2d＋Ｄ2eだけ離間した第２のインダクタ線路３２および５２を直列接続したものである。
【００８０】
前述した複合高周波部品１の動作から明らかなように、インダクタＬ１は、複合高周波部品１の送受信切換をする制御信号供給線のチョークコイルとして作用し、また、インダクタＬ２は、高周波信号の高調波を除去するローパスフィルタのインダクタとして作用する。したがって、高周波信号を通すインダクタＬ２の方が制御信号を通すインダクタＬ１よりもサイズが小さく、インダクタＬ２のインダクタンスはインダクタＬ１のインダクタンスよりも小さくなっている。また、前述したとおり、第２のインダクタ線路３２および５２からなるインダクタＬ２の線路幅は、第１のインダクタ線路３１、４１および５１からなるインダクタＬ１の線路幅よりも狭く形成されている。
【００８１】
一般に、サイズの小さい導体層パターンは、パターン印刷上のばらつきの影響を大きく受けるため、精度を維持するのが困難である。また、高周波信号を伝送するインダクタは、周波数が高くなるほど周囲の導体の影響を受けやすくなり、寄生容量を生じやすくなる。特に、図６に示すように複数のインダクタ線路を直列接続して所望のインダクタを得る場合、複合高周波部品１が用いられるような高い周波数（高周波領域）では、直列接続したインダクタ線路相互間の寄生容量や、相互インダクタンスの影響が無視できなくなってしまう。
【００８２】
この実施形態の複合高周波部品１によれば、サイズが小さく、加工上のばらつきの影響を受けやすい第２のインダクタ線路３２および５２の各線路間の厚さ（Ｄ2d＋Ｄ2e）を、サイズが大きく加工上のばらつきの影響を受けにくい第１のインダクタ線路３１と４１および４１と５１の線路間の各厚さ（それぞれＤ2dおよびＤ2e）よりも厚く形成したので、線路間に生ずる寄生容量の影響を最小限にすることができ、加工上のばらつきによるインダクタＬ２の特性のばらつきを最小限にすることができる。
【００８３】
次に、図７を参照して、本発明の他の実施の形態について詳細に説明する。図７は、本発明の第２の実施形態に係る無線装置の構成を示すブロック図である。
図７に示すように、この実施形態の無線装置１２０は、本発明の第１の実施形態に係る複合高周波部品１、アンテナ１２１、送受信制御部１２２、送信部１２３および受信部１２４からなる。複合高周波部品１のアンテナ接続電極４には、アンテナ１２１への接続線路が接続されている。送信信号入力電極５および受信信号出力電極６は、それぞれ送信部１２３および受信部１２４が接続され、送信部１２３および受信部１２４は、それぞれマイクやスピーカなどが接続されている。制御電極７には、送受信制御部１２２が接続されている。
【００８４】
送受信制御部１２２は、高周波スイッチとしての複合高周波部品１の送受信状態を切り替える作用をする。送信部１２３は、変調器や周波数変換器などからなり、送信対象信号を高周波信号に変換する作用をする。受信部１２４は、周波数変換器や復調器などからなり、アンテナ１２１により励起された受信信号を所望信号に変換する作用をする。
【００８５】
以下、この無線装置１２０の動作を説明する。受信状態の場合、送受信制御部１２２は、制御信号としてゼロ電圧を制御電極７に与える。制御信号がゼロの場合、複合高周波部品１は、アンテナ接続電極４と受信信号出力電極６とを高周波的に接続する。したがって、アンテナ１２１により励起された受信信号は、アンテナ接続電極４、複合高周波部品１および受信信号出力電極６を通過して受信部１２４に入力される。受信部１２４は、受信信号を復調してスピーカに復調された信号を出力する。
【００８６】
送信状態の場合、送受信制御部１２２は、制御信号として所定の直流電圧を制御電極７に与える。制御信号が所定の直流電圧の場合、複合高周波部品１は、アンテナ接続電極４と送信信号入力電極５とを高周波的に接続する。したがって、マイクから入力され送信部１２３により変調されて高周波信号となった送信信号は、送信信号入力電極５、複合高周波部品１およびアンテナ接続電極４を通過してアンテナ１２１に入力され、電波が放射される。
この無線装置１２０によれば、本発明の第１の実施形態に係る複合高周波部品１を備えるので、安価で小型な無線装置を実現することができる。
【００８７】
なお、本発明は上記実施形態のみに限定されるものではない。
上記した実施形態の複合高周波部品１では、無線装置などに用いられる高周波スイッチ回路を構成しているが、これに限定されるものではない。すなわち、回路要素を形成した基板を積層してなる複合高周波部品であって、回路要素として容量素子やインダクタなどの伝送線路を含むものであれば、どのような回路を構成しても同様の効果を得ることができる。このような複合高周波部品を構成する回路として、例えば、インダクタおよび容量素子を有するフィルタ回路、移相回路、ダイプレクサ、同調回路、発振回路、増幅回路などとしてもよい。
【００８８】
また、上記した実施形態の無線装置１２０では、マイクからの信号を送信部に入力し、受信部からの信号をスピーカに出力しているが、これに限定されるものではない。すなわち、マイクやスピーカの代わりにデータ通信端末等を備えてもよい。
【産業上の利用可能性】
【００８９】
本発明に係る複合高周波部品、無線装置は、部品製造関連産業や通信機器製造関連産業などにおいて利用することができる。
【図面の簡単な説明】
【００９０】
【図１】本発明の第１の実施形態に係る複合高周波部品の外観を示す図である。
【図２】この実施形態の複合高周波部品の基板に形成される回路要素の形状を示す図である。
【図３】この実施形態の複合高周波部品の各基板を分離した状態の全体構成を示す図である。
【図４】この実施形態の複合高周波部品の等価回路を示す図である。
【図５】この実施形態の複合高周波部品における容量素子Ｃ４の配置および動作を説明する図である。
【図６】この実施形態の複合高周波部品における基板２ｃ乃至２ｅの拡大図である。
【図７】本発明の第２の実施形態に係る無線装置の構成を示すブロック図である。
【符号の説明】
【００９１】
１…複合高周波部品、２…基板、３…接地電極、４…アンテナ接続電極、５…送信信号入力電極、６…受信信号出力電極、７…制御電極、１１…第１の接地導体、２１…第１の容量素子電極、２２…第２の容量素子電極、２３…第３の容量素子電極、３１…第１のインダクタ線路、３２…第２のインダクタ線路、４１…第１のインダクタ線路、４２…移相線路、５１…第１のインダクタ線路、５２…第２のインダクタ線路、６１…第２の接地導体、７１…第４の容量素子電極、８１…第１の線路、８２…第２の線路、８３…第３の線路、８４…第４の線路、８５…第５の線路、８６…第６の線路、９１…第１のダイオード素子、９２…第２のダイオード素子、９３…抵抗素子、９４…金属キャップ用パッド、９５…パッド、１０１…アンテナ、１０２…受信信号出力端子、１０３…送信信号入力端子、１０４…制御端子、１１１…スルーホール、１１２…スルーホール、１２０…無線装置、１２１…アンテナ、１２２…送受信制御部、１２３…送信部、１２４…受信部。
【図１】
2005073096.tif 000003
【図２】
2005073096.tif 000004
【図３】
2005073096.tif 000005
【図４】
2005073096.tif 000006
【図５】
2005073096.tif 000007
【図６】
2005073096.tif 000008
【図７】
2005073096.tif 000009