(57)【要約】 【課題】  入力電源ＶＣＣの電圧変動による影響を抑制した高効率のフルブリッジ型の圧電トランス駆動回路の提供。【解決手段】  この圧電トランス駆動回路５ａは、圧電トランス６の１次電極Ａ、Ｂを駆動するトランジスタ２５乃至２８と、インダクタ２９と、ＣＤＥＴ１１と、誤差増幅器１２と、発振クロックＣＬＫ及び三角波信号ＴＲＩを出力するＶＣＯ１３と、１次電極Ａ、Ｂの電圧の差を出力する印加差電圧生成回路１４と、ＶＤＥＴ１５ａと、第２の誤差増幅器１６と、その電圧を三角波信号と比較してＰＷＭ信号ＰＷＭを出力するＰＷＭ比較器１７と、発振クロックＣＬＫを分周するＤＩＶ１８と、その出力信号とＰＷＭ信号ＰＷＭの積を取ってトランジスタ２５、２６を制御するＡＮＤ回路１９と、ＤＩＶ１８の出力信号の反転信号とＰＷＭ信号ＰＷＭの積を取ってトランジスタ２７、２８を制御するＡＮＤ回路２０と、を備える。【選択図】  図１
2005269819.tif 000002
【特許請求の範囲】
【請求項１】
１対の１次電極と２次電極を有し１対の１次電極に印加される交流の電圧を昇圧して２次電極から出力する圧電トランスを駆動する圧電トランス駆動回路であって、
入力電源と接地電位との間に直列に接続され、一方の１次電極に印加する電圧を出力する第１の電源側トランジスタ及び第１の接地側トランジスタと、
入力電源と接地電位との間に直列に接続され、他方の１次電極に印加する電圧を出力する第２の電源側トランジスタ及び第２の接地側トランジスタと、
第１の電源側トランジスタと第１の接地側トランジスタとの中点と一方の１次電極との間に介装されたインダクタと、
２次電極に接続される負荷の状態を示す信号を検波してそのピーク電圧又は平均電圧を出力する管電流検波回路と、
管電流検波回路の出力電圧と誤差基準電圧とを比較し、差電圧を増幅して出力する誤差増幅器と、
誤差増幅器の出力電圧により制御され、基準周期の発振クロック及びそれに同期した三角波信号を出力する電圧制御発振器と、
１対の１次電極の少なくともいずれかに印加する電圧を取り出す印加電圧検波手段と、
印加電圧検波手段の出力電圧と第２の誤差基準電圧とを比較し、差電圧を増幅して出力する第２の誤差増幅器と、
第２の誤差増幅器の出力電圧と三角波信号とを比較してＰＷＭ信号を出力するＰＷＭ比較器と、
基準周期毎に極性が変わる信号を出力する分周器と、を備え、
前記ＰＷＭ信号のパルス期間が第１の電源側トランジスタと第２の接地側トランジスタとが共にオンする期間と第２の電源側トランジスタと第１の接地側トランジスタとが共にオンする期間となり、それらのオン期間が基準周期の１周期毎に交互に発生するように、第１の電源側トランジスタ及び第１の接地側トランジスタと第２の電源側トランジスタ及び第２の接地側トランジスタとが前記分周器の出力信号と前記ＰＷＭ比較器のＰＷＭ信号により制御されることを特徴とする圧電トランス駆動回路。
【請求項２】
請求項１に記載の圧電トランス駆動回路において、
前記印加電圧検波手段は、１対の１次電極に印加される交流の電圧をそれぞれ減衰してそれらの差を取って出力する印加差電圧生成回路と、印加差電圧生成回路の出力を検波してそのピーク電圧又は平均電圧を出力する印加電圧検波回路と、により構成したことを特徴とする圧電トランス駆動回路。
【請求項３】
請求項１に記載の圧電トランス駆動回路において、
前記印加電圧検波手段は、第１の電源側トランジスタと第１の接地側トランジスタとの中点又は第２の電源側トランジスタと第２の接地側トランジスタとの中点の出力を検波してその平均電圧を出力する印加電圧検波回路により構成したことを特徴とする圧電トランス駆動回路。  
【請求項４】
請求項１乃至３のいずれかに記載された圧電トランス駆動回路と、
１対の１次電極と２次電極を有し１対の１次電極に印加される交流の電圧を昇圧して２次電極から出力するよう圧電トランス駆動回路により駆動される圧電トランスと、
圧電トランスの２次電極に負荷として接続された冷陰極管と、
圧電トランス駆動回路の管電流検波回路が２次電極に接続される負荷の状態を示す信号の検波を行うために冷陰極管と直列に接続されたインピーダンス素子と、
を備えてなることを特徴とする冷陰極管点灯装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１対の１次電極と２次電極を有し１対の１次電極に印加される交流の電圧を昇圧して２次電極から出力する圧電トランスを駆動する圧電トランス駆動回路及びその圧電トランス駆動装置を備えた冷陰極管点灯装置に関する。
【背景技術】
【０００２】
一般的に、液晶パネルのバックライト光源としては冷陰極管が使用される。その冷陰極管を点灯する冷陰極管点灯装置に、高電圧を出力するものとして１対の１次電極と２次電極を有した圧電トランスが用いられている。この圧電トランスを駆動する圧電トランス駆動回路として、例えば特許文献１に開示されるプッシュプル型のものが知られている。図４に、従来のプッシュプル型の圧電トランス駆動回路の内で、圧電トランスの１対の１次電極に印加される交流の電圧を一定に保つようにフィードバック制御した圧電トランス駆動回路とそれを備えた冷陰極管点灯装置を示す。この冷陰極管点灯装置１０１は、圧電トランス駆動回路１０５と、圧電トランス駆動回路１０５により駆動され、１対の１次電極Ａ、Ｂに印加される交流の電圧を昇圧して２次電極から高電圧を出力する圧電トランス６と、圧電トランス６の２次電極に負荷として接続された冷陰極管７と、冷陰極管７と直列に接続された抵抗であるインピーダンス素子８と、を備える。
【０００３】
この圧電トランス駆動回路１０５は、２次電極に接続される負荷の状態を示す信号としてインピーダンス素子８の信号を検波してそのピーク電圧又は平均電圧を出力する管電流検波回路（ＣＤＥＴ）１１１と、管電流検波回路１１１の出力電圧を反転入力端子に、誤差基準電圧ＶＲＥＦ１を非反転入力端子に入力して比較し、差電圧を増幅して出力する誤差増幅器１１２と、誤差増幅器１１２の出力電圧により制御され、基準周期の発振クロックＣＬＫ及びそれに同期した三角波信号ＴＲＩを出力する電圧制御発振器（ＶＣＯ）１１３と、圧電トランス６の一方の１次電極Ａに印加される交流の電圧を直列接続の抵抗から成る減衰器１１４により減衰させて入力して検波し、そのピーク電圧又は平均電圧を出力する印加電圧検波回路（ＶＤＥＴ）１１５と、印加電圧検波回路１１５の出力電圧を反転入力端子に、第２の誤差基準電圧ＶＲＥＦ２を非反転入力端子に入力して比較し、差電圧を増幅して出力する第２の誤差増幅器１１６と、第２の誤差増幅器１１６の出力電圧（節点Ｃ）を非反転入力端子に、電圧制御発振器１１３の三角波信号ＴＲＩを反転入力端子に入力して比較し、ＰＷＭ信号ＰＷＭを出力するＰＷＭ比較器１１７と、ＰＷＭ比較器１１７のＰＷＭ信号ＰＷＭを反転バッファ１１９を介してゲート（節点Ｄ）に入力し、入力電源ＶＣＣにソースが接続されたＰ型ＭＯＳトランジスタ１２２と、電圧制御発振器１１３の発振クロックＣＬＫを分周して出力する分周器（ＤＩＶ）１１８と、分周器１１８の出力をバッファ１２０を介してゲート（節点Ｅ）に入力し、ソースが接地され、圧電トランス６の一方の１次電極Ａにドレインが接続されたＮ型ＭＯＳトランジスタ１２５と、分周器１１８の出力を反転バッファ１２１を介してゲートに入力し、ソースが接地され、圧電トランス６の他方の１次電極Ｂにドレインが接続されたＮ型ＭＯＳトランジスタ１２６と、Ｎ型ＭＯＳトランジスタ１２５のドレインに一端が接続され、前述のＰ型ＭＯＳトランジスタ１２２のドレインに他端が接続されたインダクタ１２３と、Ｎ型ＭＯＳトランジスタ１２６のドレインに一端が接続され、Ｐ型ＭＯＳトランジスタ１２２のドレインに他端が接続されたインダクタ１２４と、Ｐ型ＭＯＳトランジスタ１２２のドレインにカソードが接続され、アノードが接地された環流ダイオード１２７と、を備える。
【０００４】
次に、この冷陰極管点灯装置１０１の全体の動作を説明する。圧電トランス６は、１対の１次電極Ａ、Ｂに交流の電圧が印加されると、圧電効果によりそれを昇圧して高電圧を２次電極から出力する。冷陰極管７は圧電トランス６から高電圧を印加されることにより点灯する。ここで、圧電トランス６の昇圧比は、図５に示すように周波数に依存し、共振周波数ｆ０でピークとなる。それに従って、冷陰極管点灯装置１０１の電力効率も、ほぼこの共振周波数ｆ０付近でピークとなる。このため、冷陰極管点灯装置１０１では、インピーダンス素子８と圧電トランス駆動回路１０５により、電力効率が最大になるように、冷陰極管７に流れる管電流をフィードバックして圧電トランス６の１次電極Ａ、Ｂにおける交流の周波数を制御する。
【０００５】
次に、圧電トランス駆動回路１０５の動作を説明する。先ず、圧電トランス６の一方の１次電極Ａに印加される交流の電圧を生成するための各部の電圧波形を図６の（ａ）〜（ｆ）  に示す。（ａ）は電圧制御発振器１１３から出力される基準周期の発振クロックＣＬＫ、（ｂ）は同じく三角波信号ＴＲＩである。（ｃ）はＰＷＭ比較器１１７から出力されるＰＷＭ信号ＰＷＭであり、三角波信号ＴＲＩと第２の誤差増幅器１１６の出力電圧（節点Ｃ）を比較して出力される。このＰＷＭ信号ＰＷＭは反転バッファ１１９により（ｄ）のように反転されてＰ型ＭＯＳトランジスタ１２２のゲート（節点Ｄ）に出力される。一方、発振クロックＣＬＫは分周器１１８により（ｅ）のように分周され、バッファ１２０及び反転バッファ１２１を通ってＮ型ＭＯＳトランジスタ１２５のゲート（節点Ｅ）及びＮ型ＭＯＳトランジスタ１２６のゲートに入力され、その２個のトランジスタを交互にオン・オフさせる。Ｎ型ＭＯＳトランジスタ１２５がオンし、かつＰ型ＭＯＳトランジスタ１２２がオンすると、入力電源ＶＣＣからインダクタ１２３に電流が流れてエネルギーが蓄積される。次の周期で、Ｎ型ＭＯＳトランジスタ１２５がオフすると、蓄積されたエネルギーに応じた電圧が（ｆ）のように発生して圧電トランス６の一方の１次電極Ａに印加される。また、図示はしないが、Ｎ型ＭＯＳトランジスタ１２５がオフするときにはＮ型ＭＯＳトランジスタ１２６がオンし、かつＰ型ＭＯＳトランジスタ１２２がオンすると、入力電源ＶＣＣからインダクタ１２４に電流が流れてエネルギーが蓄積される。次の周期で、Ｎ型ＭＯＳトランジスタ１２６がオフすると、蓄積されたエネルギーに応じた電圧が発生して圧電トランス６の他方の１次電極Ｂに印加される。
【０００６】
次に、冷陰極管７に流れる管電流をフィードバックして圧電トランス６の１次電極Ａにおける交流の電圧の周波数を制御する動作について説明する。冷陰極管７に流れる管電流はインピーダンス素子８により検出されて電圧信号に変換され、その電圧信号は管電流検波回路１１１により検波されてそのピーク電圧又は平均電圧が出力される。この管電流検波回路１１１の出力電圧は誤差基準電圧ＶＲＥＦ１と誤差増幅器１１２により比較され、それら２つの電圧の差が増幅されて出力される。電圧制御発振器１１３は、その誤差増幅器１１２の出力電圧により制御され、その電圧に応じた基準周期の発振クロックＣＬＫ及び三角波信号ＴＲＩを出力する。その発振クロックＣＬＫは、前述のように、分周器１１８により分周され、２個のＮ型ＭＯＳトランジスタ１２５及び１２６を交互にオン・オフさせるので、基準周期の２倍の周期で圧電トランス６の１次電極Ａ、Ｂに交流の電圧が印加されることになる。そして、例えば、冷陰極管７に流れる管電流が所定値よりも多いと、電圧制御発振器１１３の発振クロックＣＬＫの周波数は低くなり、圧電トランス６の１次電極に印加される交流の周波数も低くなる。逆に、冷陰極管７に流れる管電流が所定値よりも少ないと、圧電トランス６の１次電極に印加される交流の周波数は高くなる。こうして冷陰極管７に流れる管電流はフィードバックされて圧電トランス６の１次電極Ａ、Ｂに印加される交流の周波数が制御される。
【０００７】
次に、圧電トランス６の１次電極Ａ、Ｂに印加される交流の電圧を一定に保つようにしたフィードバック制御について説明する。圧電トランス６の一方の１次電極Ａに印加される交流の電圧は減衰器１１４により減衰され、印加電圧検波回路１１５により検波されてそのピーク電圧又は平均電圧が出力される。そして、印加電圧検波回路１１５の出力電圧は、第２の誤差増幅器１１６により第２の誤差基準電圧ＶＲＥＦ２と比較され、それら２つの電圧の差が増幅されて出力される。その出力（節点Ｃ）の電圧は、前述のように、ＰＷＭ比較器１１７により電圧制御発振器１１３の三角波信号ＴＲＩと比較され、その結果であるＰＷＭ信号ＰＷＭは反転バッファ１１９により反転されてＰ型ＭＯＳトランジスタ１２２のゲート（節点Ｄ）に出力され、インダクタ１２３及び１２４に入力電源ＶＣＣから電流が流れる時間を制御、すなわちそれらのインダクタに蓄積されるエネルギーを制御する。例えば、圧電トランス６の１次電極Ａ、Ｂに印加される交流の電圧が所定値よりも大きいと、ＰＷＭ信号ＰＷＭのパルス幅は小さくなり、インダクタ１２３及び１２４に電流が流れる時間は短くなる。逆に、圧電トランス６の１次電極Ａ、Ｂに印加される交流の電圧が所定値よりも小さいと、ＰＷＭ信号ＰＷＭのパルス幅は大きくなり、インダクタ１２３及び１２４に電流が流れる時間は長くなる。従って、入力電源ＶＣＣの電圧が高いと、ＰＷＭ信号ＰＷＭのパルス幅は小さくなり、インダクタ１２３及び１２４に入力電源ＶＣＣから電流が流れる時間は短くなる。逆に、入力電源ＶＣＣの電圧が低いと、ＰＷＭ信号ＰＷＭのパルス幅は大きくなり、インダクタ１２３及び１２４に入力電源ＶＣＣから電流が流れる時間は長くなる。このように、この圧電トランス駆動回路１０２は、圧電トランス６の１次電極Ａ、Ｂに印加される交流の電圧を一定に保つようにフィードバック制御して入力電源ＶＣＣの変動による影響を抑制している。すなわち、入力電源ＶＣＣの変動が圧電トランス６の１次電極Ａ、Ｂに印加される交流の電圧を変動させた結果として冷陰極管７に流れる管電流が変動してその検出にずれが生じて電力効率が落ちるのを防止することができる。ノートブックパソコン等の入力電源ＶＣＣは、商用ＡＣ電源を用いる場合と充電池を用いる場合で、例えば９Ｖから２１Ｖ程度の電圧範囲で変動するので、冷陰極管点灯装置１０１はこれらに使用されると特に有効である。
【０００８】
【特許文献１】特開２００４−３９３３６号公報
【特許文献２】特開２００１−１３６７４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、最近では、プッシュプル型の圧電トランス駆動装置よりも電力効率を更に向上させるために、圧電トランスの１次電極の両方を電源側トランジスタと接地側トランジスタで駆動するフルブリッジ型の圧電トランス駆動装置（例えば特許文献２）が開発されてきている。このものは、プッシュプル型のものの電力効率が８０％程度であるのに対し、９０％以上にすることも可能となる。本願発明者は、このフルブリッジ型の圧電トランス駆動装置において、圧電トランスの１次電極に印加される交流の電圧のフィードバック制御が可能になれば、入力電源ＶＣＣの電圧変動による影響を抑制することができ、それにより広い入力電源ＶＣＣの電圧範囲で高効率の圧電トランス駆動装置が実現できるのではないかということに着目した。
【００１０】
本発明は、以上の事由に鑑みてなされたもので、その目的とするところは、広い入力電源ＶＣＣの電圧範囲で高効率のフルブリッジ型の圧電トランス駆動装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、請求項１に係る圧電トランス駆動回路は、１対の１次電極と２次電極を有し１対の１次電極に印加される交流の電圧を昇圧して２次電極から出力する圧電トランスを駆動する圧電トランス駆動回路であって、入力電源と接地電位との間に直列に接続され、一方の１次電極に印加する電圧を出力する第１の電源側トランジスタ及び第１の接地側トランジスタと、入力電源と接地電位との間に直列に接続され、他方の１次電極に印加する電圧を出力する第２の電源側トランジスタ及び第２の接地側トランジスタと、第１の電源側トランジスタと第１の接地側トランジスタとの中点と一方の１次電極との間に介装されたインダクタと、２次電極に接続される負荷の状態を示す信号を検波してそのピーク電圧又は平均電圧を出力する管電流検波回路と、管電流検波回路の出力電圧と誤差基準電圧とを比較し、差電圧を増幅して出力する誤差増幅器と、誤差増幅器の出力電圧により制御され、基準周期の発振クロック及びそれに同期した三角波信号を出力する電圧制御発振器と、１対の１次電極の少なくともいずれかに印加する電圧を取り出す印加電圧検波手段と、印加電圧検波手段の出力電圧と第２の誤差基準電圧とを比較し、差電圧を増幅して出力する第２の誤差増幅器と、第２の誤差増幅器の出力電圧と三角波信号とを比較してＰＷＭ信号を出力するＰＷＭ比較器と、基準周期毎に極性が変わる信号を出力する分周器と、を備え、前記ＰＷＭ信号のパルス期間が第１の電源側トランジスタと第２の接地側トランジスタとが共にオンする期間と第２の電源側トランジスタと第１の接地側トランジスタとが共にオンする期間となり、それらのオン期間が基準周期の１周期毎に交互に発生するように、第１の電源側トランジスタ及び第１の接地側トランジスタと第２の電源側トランジスタ及び第２の接地側トランジスタとが前記分周器の出力信号と前記ＰＷＭ比較器のＰＷＭ信号により制御されることを特徴とする。
【００１２】
請求項２に係る圧電トランス駆動回路は、請求項１に記載の圧電トランス駆動回路において、前記印加電圧検波手段は、１対の１次電極に印加される交流の電圧をそれぞれ減衰してそれらの差を取って出力する印加差電圧生成回路と、印加差電圧生成回路の出力を検波してそのピーク電圧又は平均電圧を出力する印加電圧検波回路と、により構成したことを特徴とする。
【００１３】
請求項３に係る圧電トランス駆動回路は、請求項１に記載の圧電トランス駆動回路において、前記印加電圧検波手段は、第１の電源側トランジスタと第１の接地側トランジスタとの中点又は第２の電源側トランジスタと第２の接地側トランジスタとの中点の出力を検波してその平均電圧を出力する印加電圧検波回路により構成したことを特徴とする。
【００１４】
請求項４に係る冷陰極管点灯装置は、請求項１乃至３のいずれかに記載された圧電トランス駆動回路と、１対の１次電極と２次電極を有し１対の１次電極に印加される交流の電圧を昇圧して２次電極から出力するよう圧電トランス駆動回路により駆動される圧電トランスと、圧電トランスの２次電極に負荷として接続された冷陰極管と、圧電トランス駆動回路の管電流検波回路が２次電極に接続される負荷の状態を示す信号の検波を行うために冷陰極管と直列に接続されたインピーダンス素子と、を備えてなることを特徴とする。
【発明の効果】
【００１５】
本発明の圧電トランス駆動回路及びそれを備えた冷陰極管点灯装置は、圧電トランスの１対の１次電極の少なくともいずれかに印加する電圧を取り出してフィードバック制御しているので、入力電源ＶＣＣの電圧変動による影響が抑制できて広い入力電源ＶＣＣの電圧範囲で高効率とすることが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態を図面を参照しながら説明する。本発明の実施形態である圧電トランス駆動回路５ａ及びそれを備えた冷陰極管点灯装置１を図１に示す。この冷陰極管点灯装置１は、フルブリッジ型の圧電トランス駆動回路５ａと、圧電トランス駆動回路５ａにより駆動され、１対の１次電極Ａ、Ｂに印加される交流の電圧を昇圧して２次電極から出力する圧電トランス６と、圧電トランス６の２次電極に負荷として接続された冷陰極管７と、冷陰極管７と直列に接続された抵抗であるインピーダンス素子８と、を備える。
【００１７】
そして、圧電トランス駆動回路５ａは、入力電源ＶＣＣと接地電位との間に直列に接続され、圧電トランス６の一方の１次電極Ａに印加する電圧を出力する第１の電源側トランジスタ２５及び第１の接地側トランジスタ２６と、入力電源ＶＣＣと接地電位との間に直列に接続され、圧電トランス６の他方の１次電極Ｂに印加する電圧を出力する第２の電源側トランジスタ２７及び第２の接地側トランジスタ２８と、第１の電源側トランジスタ２５と第１の接地側トランジスタ２６との中点Ａ’と圧電トランスの一方の１次電極Ａとの間に介装されたインダクタ２９と、２次電極に接続される負荷の状態を示す信号としてインピーダンス素子８の信号を検波してそのピーク電圧又は平均電圧を出力する管電流検波回路（ＣＤＥＴ）１１と、管電流検波回路１１の出力電圧を反転入力端子に、誤差基準電圧ＶＲＥＦ１を非反転入力端子に入力して比較し、差電圧を増幅して出力する誤差増幅器１２と、誤差増幅器１２の出力電圧により制御され、基準周期の発振クロックＣＬＫ及びそれに同期した三角波信号ＴＲＩを出力する電圧制御発振器（ＶＣＯ）１３と、圧電トランス６の１対の１次電極Ａ、Ｂに印加される交流の電圧をそれぞれ減衰してそれらの差を取って出力する印加差電圧生成回路１４と、印加差電圧生成回路１４の出力を検波してそのピーク電圧又は平均電圧を出力する印加電圧検波回路（ＶＤＥＴ）１５ａと、印加電圧検波回路１５ａの出力電圧を反転入力端子に、第２の誤差基準電圧ＶＲＥＦ２を非反転入力端子に入力して比較し、差電圧を増幅して出力する第２の誤差増幅器１６と、第２の誤差増幅器１６の出力電圧（節点Ｃ）を非反転入力端子に入力し、三角波信号ＴＲＩを反転入力端子に入力して比較し、ＰＷＭ信号ＰＷＭを出力するＰＷＭ比較器１７と、発振クロックＣＬＫが入力されその基準周期毎に極性が変わる信号を出力する分周器（ＤＩＶ）１８と、分周器１８の出力信号とＰＷＭ信号ＰＷＭの積を取るＡＮＤ回路１９と、分周器１８の出力信号の反転信号とＰＷＭ信号ＰＷＭの積を取るＡＮＤ回路２０と、を備える。ＡＮＤ回路１９の出力信号は、反転バッファ２１、２２を介して第１の電源側トランジスタ２５のゲート及び第１の接地側トランジスタ２６のゲートに入力され、ＡＮＤ回路２０の出力信号は、反転バッファ２３、２４を介して第２の電源側トランジスタ２７のゲート及び第２の接地側トランジスタ２８のゲートに入力される。
【００１８】
印加差電圧生成回路１４は、圧電トランス６のそれぞれの１次電極Ａ、Ｂに印加される交流の電圧を入力する直列接続の抵抗３１、３２及び３３、３４と、直列接続の抵抗３１、３２の中点を非反転入力端子に、直列接続の抵抗３３、３４の中点を反転入力端子に、それぞれ接続されて差電圧を増幅して出力する増幅器３６と、増幅器３６の出力端子と反転入力端子との間に介装された抵抗３５と、から構成される。また、管電流検波回路１１及び印加電圧検波回路１５ａは、それぞれ入力した信号を検波してそのピーク電圧又は平均電圧を出力するが、その回路は、ダイオード、抵抗、及びコンデンサで構成される通常のものであるので、ここではその説明を省略する。
【００１９】
冷陰極管点灯装置１の全体の動作は前述した冷陰極管点灯装置１０１と実質的に同様であるので説明を省略し、次に、圧電トランス駆動回路５ａの動作を説明する。先ず、圧電トランス６の１次電極Ａ、Ｂに印加される交流の電圧を生成するための各部の電圧波形を図２の（ａ）〜（ｈ）に示す。（ａ）は電圧制御発振器１３から出力される基準周期の発振クロックＣＬＫ、（ｂ）は同じく三角波信号ＴＲＩである。（ｃ）はＰＷＭ比較器１７から出力されるＰＷＭ信号ＰＷＭであり、三角波信号ＴＲＩと第２の誤差増幅器１６の出力電圧（節点Ｃ）を比較して出力される。このＰＷＭ信号ＰＷＭは、ＡＮＤ回路１９により分周器１８の出力信号との積を取られ、反転バッファ２１、２２により反転されて第１の電源側トランジスタ２５のゲート及び第１の接地側トランジスタ２６のゲートに入力されると共に、ＡＮＤ回路２０により分周器１８の出力信号の反転信号との積を取られ、反転バッファ２３、２４により反転されて第２の電源側トランジスタ２７のゲート及び第２の接地側トランジスタ２８のゲートに入力される。すなわち、ＰＷＭ比較器１７のＰＷＭ信号のパルス期間が第１の電源側トランジスタ２５と第２の接地側トランジスタ２８とが共にオンする期間と第２の電源側トランジスタ２７と第１の接地側トランジスタ２６とが共にオンする期間となり、それらのオン期間が基準周期の１周期毎に交互に発生するように、第１の電源側トランジスタ２５及び第１の接地側トランジスタ２６と第２の電源側トランジスタ２７及び第２の接地側トランジスタ２８とが分周器１８の出力信号とＰＷＭ比較器１７のＰＷＭ信号により制御される。
【００２０】
（ｄ）は圧電トランス６の他方の１次電極Ｂに印加される電圧であり、第２の電源側トランジスタ２７と第２の接地側トランジスタ２８の中点における矩形の交流電圧となる。（ｅ）は第１の電源側トランジスタ２５と第１の接地側トランジスタ２６の中点Ａ’における矩形の交流電圧である。（ｆ）は１次電極Ａに印加される電圧であり、中点Ａ’の矩形の交流電圧がインダクタ２９を介することによりその高調波の成分が除去され、かつ、他方の１次電極Ｂの矩形の交流電圧が足された波形となる。そして、ここで重要なことは、圧電トランス６の他方の１次電極Ｂを基準にした圧電トランス６の一方の１次電極Ａの電圧（圧電トランス６の１次電極の相対電圧Ａ−Ｂ）は（ｇ）のようにほぼ正弦波になるということである。この点を利用して、後述するように、圧電トランス６の１次電極Ａ、Ｂに印加される交流電圧を一定に保つようにフィードバック制御を行うことができる。
【００２１】
次に、冷陰極管７に流れる管電流をフィードバックして圧電トランス６の１次電極Ａ、Ｂにおける交流の周波数を制御する動作について説明する。圧電トランス駆動回路５ａの管電流検波回路１１、誤差増幅器１２、電圧制御発振器１３、及び分周器１８は、前述の圧電トランス駆動回路１０５と実質的に同様な動作を行う。そして、分周器１８の出力の周期で圧電トランス６の１対の１次電極Ａ、Ｂに交流の電圧が印加されるようになる。従って、圧電トランス駆動回路５ａでは、圧電トランス駆動回路１０５と同様に、冷陰極管７に流れる管電流がフィードバックされて圧電トランス６の１次電極Ａ、Ｂに印加される交流の周波数が制御される。
【００２２】
次に、圧電トランス６の１次電極Ａ、Ｂに印加される交流の電圧を一定に保つようにしたフィードバック制御について説明する。圧電トランス６のそれぞれの１次電極Ａ、Ｂに印加される交流の電圧は印加差電圧生成回路１４に入力され、それぞれ直列接続の抵抗３１、３２及び３３、３４より減衰され、増幅器３６と抵抗３５によりそれらの差が出力される。例えば、圧電トランス６の１次電極Ａ、Ｂの電圧をそれぞれＶＡ、ＶＢとし、抵抗３２の抵抗値をＲにして抵抗３１を３Ｒ、抵抗３３と３４を共に２Ｒ、抵抗３５をＲに設定すると、増幅器３６の出力は、（ＶＡ−ＶＢ）／２となる。すなわち、圧電トランス６の１次電極の相対電圧Ａ−Ｂの半分となる。ここで、増幅器３６は負電位を出力することができないので、図２（ｈ）に示すように、増幅器３６の出力電圧波形、すなわち印加差電圧生成回路１４の出力電圧波形は半波となる。
【００２３】
印加差電圧生成回路１４の出力電圧は印加電圧検波回路１５ａにより検波されてそのピーク電圧又は平均電圧が出力される。そして、印加電圧検波回路１５ａの出力電圧は第２の誤差基準電圧ＶＲＥＦ２と第２の誤差増幅器１６により比較され、それら２つの電圧の差が増幅されて出力される。その出力電圧は、前述したように、ＰＷＭ比較器１７により三角波信号ＴＲＩと比較されてＰＷＭ信号ＰＷＭが出力される。そして、圧電トランス６の１次電極の相対電圧Ａ−Ｂはほぼ正弦波になり、この相対電圧Ａ−ＢはＰＷＭ信号ＰＷＭのパルス幅に従って変わる。すなわち、ＰＷＭ信号ＰＷＭのパルス幅が大きいと、第１の電源側トランジスタ２５と第１の接地側トランジスタ２６の中点Ａ’と第２の電源側トランジスタ２７と第２の接地側トランジスタ２８の中点は、互いに出力電圧が全く反転した波形に近づく。そうすると、圧電トランス６の１次電極の相対電圧Ａ−Ｂの振幅は大きくなる。逆に、ＰＷＭ信号ＰＷＭのパルス幅が小さいと、圧電トランス６の１次電極の相対電圧Ａ−Ｂの振幅は小さくなる。
【００２４】
例えば、圧電トランス６の１次電極Ａ、Ｂに印加される交流の電圧が所定値よりも大きいと、ＰＷＭ信号ＰＷＭのパルス幅は小さくなり、圧電トランス６の１次電極の相対電圧Ａ−Ｂの振幅を小さくするように動作する。逆に、圧電トランス６の１次電極Ａ、Ｂに印加される交流の電圧が所定値よりも小さいと、ＰＷＭ信号ＰＷＭのパルス幅は大きくなり、圧電トランス６の１次電極の相対電圧Ａ−Ｂの振幅を大きくするように動作する。従って、入力電源ＶＣＣの電圧が高いと、ＰＷＭ信号ＰＷＭのパルス幅は小さくなり、逆に、入力電源ＶＣＣの電圧が低いと、ＰＷＭ信号ＰＷＭのパルス幅は大きくなる。このようにして、この圧電トランス駆動回路５ａは、圧電トランス６の１次電極Ａ、Ｂに印加される交流の電圧をフィードバック制御してそれを一定に保つように動作する。
【００２５】
次に、本発明の別の実施形態である圧電トランス駆動回路５ｂ及びそれを備えた冷陰極管点灯装置２を図３に示す。この冷陰極管点灯装置２は、前述した冷陰極管点灯装置１における圧電トランス駆動回路５ａに替え圧電トランス駆動回路５ｂを備えたものである。そして、圧電トランス駆動回路５ｂは、圧電トランス駆動回路５ａにおける印加差電圧生成回路１４と印加電圧検波回路１５ａに替え、第１の電源側トランジスタ２５と第１の接地側トランジスタ２６の中点Ａ’の電圧を直接に入力し、検波してその平均電圧を出力する印加電圧検波回路１５ｂを備える。この圧電トランス駆動回路５ｂは、第１の電源側トランジスタ２５と第１の接地側トランジスタ２６の中点Ａ’の平均電圧を一定に保つようにフィードバック制御されるので、圧電トランス駆動回路５ａと同様に、入力電源ＶＣＣの電圧が高いと、ＰＷＭ信号ＰＷＭのパルス幅は小さくなり、逆に、入力電源ＶＣＣの電圧が低いと、ＰＷＭ信号ＰＷＭのパルス幅は大きくなる。このように、この圧電トランス駆動回路５ｂは、圧電トランス６の１次電極Ａ、Ｂに印加される交流の電圧を直接に検出するものではないが、圧電トランス駆動回路５ａと同様のフィードバック制御となるので、入力電源ＶＣＣの電圧変動による影響を抑制することができる。なお、印加電圧検波回路１５ｂには、第１の電源側トランジスタと第１の接地側トランジスタとの中点Ａ’の換わりに第２の電源側トランジスタと第２の接地側トランジスタとの中点の電圧を入力することもできる。
【００２６】
以上のように、圧電トランス駆動回路５ａにおける印加差電圧生成回路１４と印加電圧検波回路１５ａ、圧電トランス駆動回路５ｂにおける印加電圧検波回路１５ｂは、１対の１次電極の少なくともいずれかに印加する電圧を取り出す印加電圧検波手段の各態様であり、それを含むフィードバック制御により、圧電トランス６の１次電極Ａ、Ｂに印加される交流の電圧を一定に保つようにして入力電源ＶＣＣの電圧変動による影響を抑制することができる。そして、圧電トランス駆動回路５ａ、５ｂ及びそれを備えた冷陰極管点灯装置は、入力電源ＶＣＣの電圧変動による影響が抑制できて広い入力電源ＶＣＣの電圧範囲で高効率とすることが可能となる。
【００２７】
なお、上記の実施形態は、種々の変形が可能である。例えば、圧電トランス駆動回路５ａ、５ｂの分周器１８は、発振クロックＣＬＫを入力しているが、ＰＷＭ信号ＰＷＭを入力して基準周期毎に極性が変わる信号を出力することも可能である。また、第１の電源側トランジスタ２５と第１の接地側トランジスタ２６の中点Ａ’と第２の電源側トランジスタ２７と第２の接地側トランジスタ２８の中点からは、ＰＷＭ比較器１７のＰＷＭ信号ＰＷＭが非反転の状態で出力されているが、反転バッファ２１乃至２４を非反転として、ＰＷＭ信号ＰＷＭを反転して出力することもできる。この場合でも、圧電トランス６の１次電極の相対電圧Ａ−Ｂの振幅は、第１の電源側トランジスタ２５と第２の接地側トランジスタ２８とが共にオンする期間と第２の電源側トランジスタ２７と第１の接地側トランジスタ２６とが共にオンする期間で決まる。また、第２の電源側トランジスタ２７と第２の接地側トランジスタ２８の中点と圧電トランス６の他方の１次電極Ｂとの間に、別のインダクタを設けることも可能である。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態に係る圧電トランス駆動回路及びそれを備えた冷陰極管点灯装置の回路図。
【図２】同上の各部の波形図。
【図３】本発明の別の実施形態に係る圧電トランス駆動回路及びそれを備えた冷陰極管点灯装置の回路図。
【図４】背景技術の圧電トランス駆動回路及びそれを備えた冷陰極管点灯装置の回路図。
【図５】圧電トランスの特性図
【図６】背景技術の圧電トランス駆動回路の各部の波形図。
【符号の説明】
【００２９】
１、２  冷陰極管点灯装置
５ａ、５ｂ  圧電トランス駆動回路
６  圧電トランス
７  冷陰極管（負荷）
８  インピーダンス素子
１１  管電流検波回路（ＣＤＥＴ）
１２  誤差増幅器
１３  電圧制御発振器（ＶＣＯ）
１４  印加差電圧生成回路（印加電圧検波手段）
１５ａ、１５ｂ  印加電圧検波回路（ＶＤＥＴ）（印加電圧検波手段）
１６  第２の誤差増幅器
１７  ＰＷＭ比較器
１８  分周器（ＤＩＶ）
２５  第１の電源側トランジスタ
２６  第１の接地側トランジスタ
２７  第２の電源側トランジスタ
２８  第２の接地側トランジスタ
２９  インダクタ
ＶＣＣ  入力電源
ＣＬＫ  電圧制御発振器が出力する基準周期の発振クロック
ＴＲＩ  電圧制御発振器が出力する三角波信号
ＰＷＭ  ＰＷＭ比較器が出力するＰＷＭ信号
Ａ、Ｂ  圧電トランスの１対の１次電極
Ａ’  第１の電源側トランジスタと第１の接地側トランジスタの中点
【図１】
2005269819.tif 000003
【図２】
2005269819.tif 000004
【図３】
2005269819.tif 000005
【図４】
2005269819.tif 000006
【図５】
2005269819.tif 000007
【図６】
2005269819.tif 000008