(57)【要約】  【課題】電圧サージの軽減とターンオフ時間の短縮とを両立させるようにした電圧駆動型半導体素子の駆動回路を提供する。  【解決手段】駆動回路は、ＩＧＢＴ(Ｑ１０１)をオンさせるとき、ゲート駆動用NPNトランジスタ(Ｑ１０２)をオンさせることによって抵抗器(Rgon)を介してゲート端子(Ｇ)から充電し、ＩＧＢＴ(Ｑ１０１)をオフさせるとき、ゲート駆動用PNPトランジスタ(Ｑ１０３)をオンさせることによって抵抗器(Rgoff)を介してゲート端子(Ｇ)から放電させる。ゲート駆動用PNPトランジスタ(Ｑ１０３)のオン状態は、ＩＧＢＴ(Ｑ１０１)のコレクタ電圧の時間変化（dVce/dt）に応じてフィードバック制御する。すなわち、（dVce/dt）をコンデンサ(Ｃ１０１) で微分検出し、この微分電流によって抵抗器(Ｒ１０２)の両端に発生する電圧(Ｒ１０２両端電圧)をゲート駆動用PNPトランジスタ(Ｑ１０３)のベース電圧へフィードバックする。  【選択図】図１
2005269446.tif 000002
【特許請求の範囲】
【請求項１】
電圧駆動型半導体素子のターンオン時に前記電圧駆動型半導体素子のゲート端子へ電荷を供給する電荷供給手段と、前記電圧駆動型半導体素子のターンオフ時に前記電圧駆動型半導体素子のゲート端子から電荷を放電させる電荷放電手段とを備える電圧駆動型半導体素子用駆動回路において、
前記ターンオフ時に前記電圧駆動型半導体素子のコレクタ電流の時間減少率を所定値に近づけるように前記電荷放電手段による放電速度を制御する放電制御手段を備えることを特徴とする電圧駆動型半導体素子用駆動回路。
【請求項２】
電圧駆動型半導体素子のターンオフ時に前記電圧駆動型半導体素子のゲート端子から電荷を放電させる電荷放電手段と、
前記電圧駆動型半導体素子のコレクタ電流を検出する電流検出手段と、
前記電流検出手段によって検出された電流値に応じた検出利得で前記電圧駆動型半導体素子のコレクタ電圧の時間変化を検出する電圧変化検出手段と、
前記電圧変化検出手段で検出されたコレクタ電圧の時間変化に応じて前記電荷放電手段による放電速度を変化させる放電制御手段とを備えることを特徴とする電圧駆動型半導体素子用駆動回路。
【請求項３】
請求項２に記載の電圧駆動型半導体素子用駆動回路において、
前記電圧変化検出手段は抵抗素子および容量素子による微分回路を有し、前記電圧駆動型半導体素子のコレクタ電圧変化を微分し、
前記電荷放電手段は、エミッタ端子が前記電圧駆動型半導体素子のゲート端子に接続されるとともにコレクタ端子が前記電圧駆動型半導体素子のエミッタ端子に接続されたPNPトランジスタで構成され、前記微分回路による微分出力が当該PNPトランジスタのベース端子に入力されることを特徴とする電圧駆動型半導体素子用駆動回路。
【請求項４】
請求項３に記載の電圧駆動型半導体素子用駆動回路において、
前記微分回路の抵抗素子は第１の抵抗値を有する第１の抵抗素子、および前記第１の抵抗値より大きい第２の抵抗値を有する第２の抵抗素子が切り替え自在に構成され、
前記電圧変化検出手段は、前記電流検出手段で検出された電流値が所定値以下の場合に前記第１の抵抗素子に切り替え、前記電流検出手段で検出された電流値が所定値を超える場合に前記第２の抵抗素子に切り替えることをを特徴とする電圧駆動型半導体素子用駆動回路。
【請求項５】
電圧駆動型半導体素子のターンオン時に前記電圧駆動型半導体素子のゲート端子から電荷を供給する電荷供給用NPNトランジスタと、前記電圧駆動型半導体素子のターンオフ時に前記電圧駆動型半導体素子のゲート端子から電荷を放電させる電荷放電用PNPトランジスタとを備える電圧駆動型半導体素子用駆動回路において、
前記NPNトランジスタのベース端子へ駆動信号を出力するプッシュプル構成された信号出力回路と、
前記電圧駆動型半導体素子のコレクタ端子およびエミッタ端子間に接続されるとともに、それぞれが直列に接続されている容量素子、第１の抵抗素子および第１のスイッチ素子と、
前記容量素子および前記第１の抵抗素子の接続点と一方の端子が接続され、他方の端子が前記信号出力回路の出力端子と接続されている第２の抵抗素子とを備え、
前記容量素子、前記第１の抵抗素子および前記第２の抵抗素子の接続点が前記PNPトランジスタのベース端子と接続され、前記第１のスイッチ素子の切り替え状態によって前記容量素子および前記第１の抵抗素子による時定数と、前記容量素子および前記第２の抵抗素子による時定数とが切り替えられることを特徴とする電圧駆動型半導体素子用駆動回路。
【請求項６】
請求項５に記載の電圧駆動型半導体素子用駆動回路において、
前記第１の抵抗素子および前記第１のスイッチ素子間に直列に接続され、前記信号出力回路からの出力信号レベルに応じて切り替えられる第２のスイッチ素子をさらに備え、
前記第２のスイッチ素子は、前記ターンオフ時に前記信号出力回路から出力される出力信号によってオンして前記PNPトランジスタを作動させることを特徴とする電圧駆動型半導体素子用駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷に駆動電流を供給する電圧駆動型半導体素子の駆動回路に関する。
【背景技術】
【０００２】
絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）のような電圧駆動型半導体素子をスイッチング駆動する回路において、過電流が発生したＩＧＢＴをターンオフさせる場合などに発生する電圧サージを抑制する技術が知られている（特許文献１参照）。特許文献１による駆動回路では、ＩＧＢＴに過電流が発生した際にゲート抵抗の抵抗値を大きくすることにより、ターンオフ時のコレクタ電流変化率を抑制して電圧サージを軽減する。
【０００３】
【特許文献１】特開平１０−５１２８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一般に、駆動回路が搭載されるシステムにはデッドタイムが定められており、ＩＧＢＴはデッドタイム内にターンオフすることが必要とされている。上述したようにゲート抵抗値を大きくするだけでは、ターンオフ時のコレクタ電流変化率（時間減少率）を抑制する反面、ＩＧＢＴがターンオフするまでの時間が長くなってしまう。すなわち、デッドタイム内にターンオフさせることを優先すればゲート抵抗値の大きさを制限することになり、コレクタ電流変化率の抑制が不十分になる。一方、コレクタ電流変化率の抑制を優先すればゲート抵抗値の大きさを制限しないことになり、ターンオフ時間が長くなる。このように、コレクタ電流変化率の抑制（電圧サージの抑制）とターンオフ時間の短縮とを両立させることは困難であった。
【課題を解決するための手段】
【０００５】
本発明は、電圧駆動型半導体素子のターンオン時に電圧駆動型半導体素子のゲート端子へ電荷を供給する電荷供給手段と、電圧駆動型半導体素子のターンオフ時に電圧駆動型半導体素子のゲート端子から電荷を放電させる電荷放電手段とを備える電圧駆動型半導体素子用駆動回路に関し、ターンオフ時に電圧駆動型半導体素子のコレクタ電流の時間減少率を所定値に近づけるように放電速度を制御するようにしたものである。
【発明の効果】
【０００６】
本発明による電圧駆動型半導体素子用駆動回路では、コレクタ電流の時間減少率を一定にすることができるので、電圧サージの軽減とターンオフ時間の短縮とを両立できる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照して本発明を実施するための最良の形態について説明する。図１は、本発明の一実施の形態によるＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）の駆動回路を説明する図である。図１において、ＩＧＢＴ(Ｑ１０１)にはゲート端子(Ｇ)と、コレクタ端子(Ｃ)と、エミッタメインセルに接続されたエミッタ端子(Ｅ)と、コレクタ電流検出用セルに接続されたセンス端子(Ｓ)とが設けられている。
【０００８】
ＩＧＢＴ(Ｑ１０１)のコレクタ端子(Ｃ)は負荷(Ｌ１０１)の一端に接続され、負荷(Ｌ１０１)の他端が電源ＶＢの正極に接続される。ＩＧＢＴ(Ｑ１０１)のエミッタ端子(Ｅ)は、電源ＶＢの負極に接続されている。ＩＧＢＴ(Ｑ１０１)がオンすると、図１において矢印の向きにコレクタ電流(Ic)が流れて負荷(Ｌ１０１)を駆動する。電流通電経路に存在する寄生インダクタンスを(Ls)で表すことにする。なお、本実施例において、図中および文章中に記載のGNDCは、ＩＧＢＴ(Ｑ１０１)のエミッタ端子の電位を表し、図中の接地記号はＩＧＢＴ(Ｑ１０１)のエミッタ端子に接続されていることを表す。
【０００９】
ＩＧＢＴ(Ｑ１０１)は、不図示の上位コントローラから供給される入力電圧(Vin)に応じてスイッチング動作（オン／オフ）するように構成されている。入力電圧(Vin)は、バッファＩＣ(Ｉ１０２)によってインピーダンス変換された上で、ＩＧＢＴ(Ｑ１０１)のターンオンゲート駆動用NPNトランジスタ(Ｑ１０２)のベース端子へ入力される。バッファＩＣ(Ｉ１０２)は、プッシュプル構成を有する。
【００１０】
バッファＩＣ(Ｉ１０２)によってインピーダンス変換された入力電圧(Vin)はさらに、抵抗器(Ｒ１０３)を介してターンオフゲート駆動用PNPトランジスタ(Ｑ１０３)のベース端子へも入力される。上記２つのゲート駆動用トランジスタ(Ｑ１０２およびＱ１０３)は、ＩＧＢＴ(Ｑ１０１)のゲート端子(Ｇ)への充放電電流を可変できるように、各トランジスタのエミッタ端子に接続されたゲート抵抗器(Rgon)およびゲート抵抗器(Rgoff)を介してＩＧＢＴ(Ｑ１０１)のゲート端子(Ｇ)と接続されている。なお、(Vcc)は回路電源を表す。
【００１１】
上述したＩＧＢＴ(Ｑ１０１)のセンス端子(Ｓ)は、ＩＧＢＴ(Ｑ１０１)のコレクタ電流(Ic)を検出するために設けられている端子である。センス端子(Ｓ)はセンス抵抗器(Ｒ１０１)を介してＩＧＢＴ(Ｑ１０１)のエミッタ端子に接続されており、ＩＧＢＴ(Ｑ１０１)に流れるエミッタ電流に対して所定の電流比の電流がセンス電流(Is)として図１において矢印の向きに流れる。コンパレータ(Ｉ１０１)は、センス抵抗器(Ｒ１０１)の両端に発生する電圧としきい値電圧(Vth)とを比較し、比較演算結果を出力する。センス抵抗器(Ｒ１０１)に発生する電圧がコンパレータ(Ｉ１０１)の反転入力(−)端子へ入力され、しきい値電圧(Vth)がコンパレータ(Ｉ１０２)の非反転入力(＋)端子へ入力される。
【００１２】
ＩＧＢＴ(Ｑ１０１)のターンオフ時のコレクタ電圧(Vce)の時間変化(dVce/dt)を検出し、上記ターンオフ用のPNPトランジスタ(Ｑ１０３)の動作をフィードバック制御することを目的に、コンデンサ(Ｃ１０１)がＩＧＢＴ(Ｑ１０１)のコレクタ端子(Ｃ)とPNPトランジスタ(Ｑ１０３)のベース端子との間に配設される。また、上記ターンオフ時のコレクタ電圧(Vce)の時間変化(dVce/dt)のフィードバック検出量を所定値に制限することを目的として、PNPトランジスタ(Ｑ１０３)のベース端子と(GNDC)間に調整抵抗器(Ｒ１０２)が配設される。
【００１３】
調整抵抗器(Ｒ１０２)の(GNDC)側端子は、ＩＧＢＴ(Ｑ１０１)の通電状態に応じて上記フィードバック検出量を切替えられるように、スイッチ素子であるPch-MOSFET(Ｑ１０５)およびNch-MOSFET(Ｑ１０４)を介して(GNDC)と接続されている。Pch-MOSFET(Ｑ１０５)およびNch-MOSFET(Ｑ１０４)がともにオンのとき、調整抵抗器(Ｒ１０２)の(GNDC)側端子がＩＧＢＴ(Ｑ１０１)のエミッタ端子に接続され、Pch-MOSFET(Ｑ１０５)およびNch-MOSFET(Ｑ１０４)の一方がオフのときは、調整抵抗器(Ｒ１０２)の(GNDC)側端子は接続されない。
【００１４】
調整抵抗器(Ｒ１０２)と抵抗値が異なる（Ｒ１０２＜Ｒ１０３）調整抵抗器(Ｒ１０３)は、一方の端子が調整抵抗器(Ｒ１０２)と同様にPNPトランジスタ(Ｑ１０３)のベース端子と接続され、他方の端子がバッファＩＣ(Ｉ１０２)の出力端子およびPch-MOSFET(Ｑ１０５)のゲート端子と接続されている。Nch-MOSFET(Ｑ１０４)のゲート端子は、上記コンパレータ(Ｉ１０１)の出力端子と接続される。
【００１５】
コンパレータ(Ｉ１０１)の出力端子はさらに、プルアップ抵抗器(Ｒ１０４)を介して電源(Vcc)へ接続されるとともに、入力電圧(Vin)の信号レベルを強制的にＨ(High)レベルに制御するために配設されているPch-MOSFET(Ｑ１０６)のゲート端子と接続される。本実施の形態では、入力電圧(Vin)がＨレベルの場合にＩＧＢＴ(Ｑ１０１)がオフされる。Pch-MOSFET(Ｑ１０６)のソース端子は電源(Vcc)へ接続され、ドレイン端子はバッファＩＣ(Ｉ１０２)の入力端子と接続される。また、コンパレータ(Ｉ１０１)の出力端子および(GNDC)間に、コンデンサ(Ｃ１０２)が設けられている。
【００１６】
コンパレータ(Ｉ１０１)の出力レベルが変化すると、Pch-MOSFET(Ｑ１０６)およびNch-MOSFET(Ｑ１０４)は、それぞれオン／オフの動作状態が変化する。コンパレータ(Ｉ１０１)の出力信号はエラー信号(１１０)として上位コントローラ（不図示）へも出力される。上位コントローラは、エラー信号が異常発生を示す（本実施形態ではＬ(Lo)レベル）場合に、ＩＧＢＴ(Ｑ１０１)をスイッチング制御する信号（すなわち、入力電圧(Vin)）をＨレベルにする（ＩＧＢＴ(Ｑ１０１)をオフさせる）ように構成されている。複数のＩＧＢＴでインバータ等が構成される場合には、いずれかのＩＧＢＴに過電流が発生したことを示すエラー信号(１１０)をトリガ信号として用いることにより、上位コントローラがインバータ等を構成する全てのＩＧＢＴをオフさせる。
【００１７】
上記コンデンサ(Ｃ１０２)は、エラー信号(１１０)が確実に上位コントローラで認識されるように、コンパレータ(Ｉ１０１)の出力レベルを所定時間保持する目的で配設されている。
【００１８】
以上説明した駆動回路の動作について説明する。図２は、図１による駆動回路の主要部における信号波形を説明する図である。図２において、ＩＧＢＴ(Ｑ１０１)のコレクタ電流(Ic)、入力電圧(Vin)、バッファＩＣ(Ｉ１０２)の出力電圧、トランジスタ(Ｑ１０２)の(Vce)電圧、ＩＧＢＴ(Ｑ１０１)のゲート電圧(Vge)、トランジスタ(Ｑ１０３)の(Vbe)電圧、トランジスタ(Ｑ１０３)の(Vce)電圧、コンデンサ(Ｃ１０１)の電流、抵抗器(Ｒ１０２)の両端電圧、抵抗器(Ｒ１０３)の両端電圧、ＩＧＢＴ(Ｑ１０１)のコレクタ電圧(Vce)、センス端子電流(Is)、コンパレータ(Ｉ１０１)の出力電圧、MOSFET(Ｑ１０４)の(Vds)電圧、MOSFET(Ｑ１０５)の(Vds)電圧、MOSFET(Ｑ１０６)の(Vds)電圧の波形が、それぞれ示されている。
【００１９】
はじめに、ＩＧＢＴ(Ｑ１０１)のコレクタ電流(Ic)が正常な電流範囲の状態でＩＧＢＴ(Ｑ１０１)がターンオフする場合を説明する。
【００２０】
図２の時刻ｔ１において、ＩＧＢＴ(Ｑ１０１)をターンオフさせるため上位コントローラ（不図示）が入力電圧(Vin)の信号レベルをＬ(Lo)レベルからＨ(High)レベルに変化させると、バッファＩＣ(Ｉ１０２)はインピーダンス変換後の反転信号をＨレベルからＬレベルに変化させる(Ｉ１０２出力電圧)。
【００２１】
バッファＩＣ(Ｉ１０２)の出力信号がＬレベルに変化すると、ターンオンゲート駆動用NPNトランジスタ(Ｑ１０２)はオン状態からオフ状態に移行し、NPNトランジスタ(Ｑ１０２)のコレクタ電圧(Q102Vce電圧)がＬレベルからＨレベルに変化する。これと同時に、プッシュプル構成されているターンオフゲート駆動用PNPトランジスタ(Ｑ１０３)のベース−エミッタ間に電圧差が発生し(Q103Vbe電圧)、PNPトランジスタ(Ｑ１０３)はオフ状態からオン状態へ移行する。PNPトランジスタ(Ｑ１０３)がオンすることにより、ＩＧＢＴ(Ｑ１０１)内のゲート電荷がゲート抵抗器(Rgoff)およびPNPトランジスタ(Ｑ１０３)を介して放電され、ＩＧＢＴ(Ｑ１０１)のゲート電圧(Vge)が下降を開始する。
【００２２】
なお、この時点ではPch-MOSFET(Ｑ１０６)はオフ状態でありQ106Vds電圧はＨレベル、Pch-MOSFET(Ｑ１０５)はオン状態でありQ105Vds電圧はＬレベル、Nch-MOSFET(Ｑ１０４)はオン状態でありQ104Vds電圧はＬレベルである。
【００２３】
ＩＧＢＴ(Ｑ１０１)のゲート電圧(Vge)の下降に伴い、ＩＧＢＴ(Ｑ１０１)のコレクタ電流(Ic)が遮断されていくと同時に、ＩＧＢＴ(Ｑ１０１)のコレクタ電圧(Vce)は上昇を開始する。上昇するコレクタ電圧の時間変化（dVce/dt）をコンデンサ(Ｃ１０１) で微分検出(Ｃ１０１電流)し、コンデンサ(Ｃ１０１)を流れる微分電流によって抵抗器(Ｒ１０２)の両端に発生する電圧(Ｒ１０２両端電圧)をターンオフゲート駆動用PNPトランジスタ(Ｑ１０３)のベース電圧へフィードバックする。
【００２４】
この場合の任意の時刻ｔにおけるターンオフゲート駆動用PNPトランジスタ(Ｑ１０３)のベース−エミッタ間電圧Vbe(Q103)は、次式（１）で表される。
Vbe(Q103)＝Vge−dVce/dt×C101×R102×{１−exp(−ｔ/C101/R102)}    (１)
dVce/dt＝Ｄ１（定数）
ただし、VgeはＩＧＢＴ(Ｑ１０１)のゲート（ゲート−エミッタ間）電圧である。dVce/dtはＩＧＢＴ(Ｑ１０１)のコレクタ電圧の時間変化であり、定数Ｄ１と表す。C101はコンデンサ(Ｃ１０１)の容量であり、R102は抵抗器(Ｒ１０２)の抵抗値である。
【００２５】
上式（１）の右辺の第二項は、コンデンサと抵抗器とを微分回路として直列接続し、当該コンデンサへ所定の時間変化をもった電圧変化dV/dtを入力した際に当該抵抗器の両端に発生する電圧の時間変化を過渡応答式として表したものと同様である。
【００２６】
上式（１）は、ＩＧＢＴ(Ｑ１０１)のターンオフ時に上昇するコレクタ電圧(Vce)の時間変化（dVce/dt）が変化すると、ターンオフゲート駆動用PNPトランジスタ(Ｑ１０３)の動作状態を決定するベース−エミッタ間電圧Vbe(Q103)が線形的に変化することを示す。PNPトランジスタ(Ｑ１０３)のベース−エミッタ間電圧Vbe(Q103)が変化することによってＩＧＢＴ(Ｑ１０１)のゲート電荷の放電量が連続的に変化する結果、ターンオフ時のＩＧＢＴ(Ｑ１０１)のコレクタ電圧の時間変化（dVce/dt）が一定値（Ｄ１）にフィードバック制御される。
【００２７】
このように、ＩＧＢＴ(Ｑ１０１)のコレクタ電流(Ic)が正常な電流範囲である状態でＩＧＢＴ(Ｑ１０１)がターンオフする場合、コレクタ電圧の時間変化（dVce/dt）はコンデンサ(Ｃ１０１)および抵抗器(Ｒ１０２)による時定数で決まるゲインで検出されるため、コレクタ電圧の時間変化（dVce/dt）が一定値（Ｄ１）となるようにターンオフゲート駆動用PNPトランジスタ(Ｑ１０３)の動作状態を連続的にフィードバック制御できる。
【００２８】
ＩＧＢＴ(Ｑ１０１)のコレクタ電流(Ic)の時間変化(dIc/dt)は、上記コレクタ電圧の時間変化(dVce/dt)がフィードバック制御されている間は一定値（ｄ１と表す）に抑えられる。この結果、ＩＧＢＴ(Ｑ１０１)のターンオフ時に発生するサージ電圧(Vs)は(dIc/dt)×Ls＝ｄ１×Lsに抑えられる。上記コレクタ電圧の時間変化(dVce/dt)に対するフィードバック制御はＩＧＢＴ(Ｑ１０１)がターンオフを完了する直前まで動作するため、ＩＧＢＴ(Ｑ１０１)のコレクタ電流(Ic)の大きさやＩＧＢＴ(Ｑ１０１)の特性のばらつきに影響されることなく、ＩＧＢＴ(Ｑ１０１)によるサージ電圧(Vs)が小さく抑制される。
【００２９】
なお、ＩＧＢＴ(Ｑ１０１)のコレクタ電流(Ic)が正常電流範囲であるため、ＩＧＢＴ(Ｑ１０１)がターンオフ動作を始める時刻ｔ１以降も過電流検出用に設けられているコンパレータ(Ｉ１０１)の出力信号レベルはＨレベルが保持される。したがって、Pch-MOSFET(Ｑ１０６)はオフ状態が継続され、上位コントローラからの入力電圧(Vin)の信号レベルがそのままバッファＩＣ(Ｉ１０２)の入力信号レベルとなる。
【００３０】
時刻ｔ２において、ＩＧＢＴ(Ｑ１０１)をターンオンさせるため上位コントローラ（不図示）が入力電圧(Vin)をＨレベルからＬレベルに変化させると、バッファＩＣ(Ｉ１０２)はインピーダンス変換後の反転信号をＬレベルからＨレベルに変化させる(Ｉ１０２出力電圧)。
【００３１】
バッファＩＣ(Ｉ１０２)の出力レベルがＨレベルに変化すると、ターンオンゲート駆動用NPNトランジスタ(Ｑ１０２)はオフ状態からオン状態に移行し、NPNトランジスタ(Ｑ１０２)のコレクタ電圧(Q102Vce電圧)がＨレベルからＬレベルに変化する。これと同時に、Pch-MOSFET(Ｑ１０５)がオン状態からオフ状態に移行し、Q105Vds電圧がＬレベルからＨレベルに変化する。Pch-MOSFET(Ｑ１０５)は、ＩＧＢＴ(Ｑ１０１)のターンオフゲート駆動用PNPトランジスタ(Ｑ１０３)をオフさせるために必要なスイッチ素子である。すなわち、Pch-MOSFET(Ｑ１０５)がオフすることにより、ターンオフゲート駆動用PNPトランジスタ(Ｑ１０３)のベース端子は、この時点においてＨレベルのバッファＩＣ(Ｉ１０２)の出力と抵抗器(Ｒ１０３)を介して接続（プルアップ）される。これにより、ターンオフゲート駆動用のPNPトランジスタ(Ｑ１０３)が確実にオフし、Q103Vce電圧がＨレベルになる。
【００３２】
次に、ＩＧＢＴ(Ｑ１０１)のコレクタ電流(Ic)が過電流となった状態でＩＧＢＴ(Ｑ１０１)がターンオフする場合について説明する。
【００３３】
オンしているＩＧＢＴ(Ｑ１０１)のコレクタ電流(Ic)に応じて、ＩＧＢＴ(Ｑ１０１)のセンス端子(Ｓ)から抵抗器(Ｒ１０１)へセンス端子電流(Is)が流れる。ＩＧＢＴ(Ｑ１０１)は、センス端子電流(Is)およびコレクタ電流(Ic)の比が所定の電流比（ＩＧＢＴのデバイス構造により決定される）を有するように構成されている。
【００３４】
センス端子電流(Is)によって抵抗器(Ｒ１０１)の両端に発生した電圧が、時刻ｔ３においてしきい値電圧(Vth)を超える（すなわち、コレクタ電流(Ic)が許容値を超える）と、コンパレータ(Ｉ１０１)の比較演算出力がＨレベルからＬレベルに変化する。コンパレータ(Ｉ１０１)の出力信号がＬレベルに変化すると、Pch-MOSFET(Ｑ１０６)がオフ状態からオン状態に移行し、Q106Vds電圧がＬレベルになる。これにより、上位コントローラからの入力電圧(Vin)の信号レベルがＬレベルであっても、バッファＩＣ(Ｉ１０２)の入力信号はオンしたPch-MOSFET(Ｑ１０６)によって電源(Vcc)に接続される（Ｈレベルになる）ため、ＩＧＢＴ(Ｑ１０１)をオフ動作へ移行させることとなる。
【００３５】
バッファＩＣ(Ｉ１０２)は、インピーダンス変換後の反転信号をＨレベルからＬレベルに変化させる(Ｉ１０２出力電圧)。バッファＩＣ(Ｉ１０２)の出力信号がＬレベルに変化すると、ターンオンゲート駆動用NPNトランジスタ(Ｑ１０２)はオン状態からオフ状態に移行し、NPNトランジスタ(Ｑ１０２)のコレクタ電圧(Q102Vce電圧)がＬレベルからＨレベルに変化する。これと同時に、プッシュプル構成されたターンオフゲート駆動用PNPトランジスタ(Ｑ１０３)のベース−エミッタ間に電圧差が発生し(Q103Vbe電圧)、PNPトランジスタ(Ｑ１０３)はオフ状態からオン状態へ移行する。PNPトランジスタ(Ｑ１０３)がオンすることにより、ＩＧＢＴ(Ｑ１０１)内のゲート電荷がゲート抵抗器(Rgoff)およびPNPトランジスタ(Ｑ１０３)を介して放電され、ＩＧＢＴ(Ｑ１０１)のゲート電圧(Vge)が下降を開始する。
【００３６】
この時点において、Pch-MOSFET(Ｑ１０６)はオン状態でQ106Vds電圧はＬレベル、Pch-MOSFET(Ｑ１０５)はオン状態でQ105Vds電圧はＬレベル、Nch-MOSFET(Ｑ１０４)はオフ状態でQ104Vds電圧はＨレベルである。
【００３７】
ＩＧＢＴ(Ｑ１０１)のゲート電圧(Vge)の下降に伴い、ＩＧＢＴ(Ｑ１０１)のコレクタ電流(Ic)が遮断されていくと同時に、ＩＧＢＴ(Ｑ１０１)のコレクタ電圧(Vce)は上昇を開始する。上昇するコレクタ電圧の時間変化（dVce/dt）をコンデンサ(Ｃ１０１) で微分検出(Ｃ１０１電流)し、コンデンサ(Ｃ１０１)を流れる微分電流によって抵抗器(Ｒ１０３)の両端に発生する電圧(Ｒ１０３両端電圧)をターンオフゲート駆動用PNPトランジスタ(Ｑ１０３)のベース電圧へフィードバックする。
【００３８】
この場合の任意の時刻ｔにおけるターンオフゲート駆動用PNPトランジスタ(Ｑ１０３)のベース−エミッタ間電圧Vbe(Q103)'は、次式（２）で表される。
Vbe(Q103)'＝Vge'−dVce/dt'×C101×R103×{１−exp(−ｔ/C101/R103)}  (２)
dVce/dt'＝Ｄ２（定数）
ただし、Vge'はＩＧＢＴ(Ｑ１０１)のゲート−エミッタ間電圧である。dVce/dt'はＩＧＢＴ(Ｑ１０１)のコレクタ電圧の時間変化であり、定数Ｄ２と表す。C101はコンデンサ(Ｃ１０１)の容量であり、R103は抵抗器(Ｒ１０３)の抵抗値である。
【００３９】
ＩＧＢＴ(Ｑ１０１)のコレクタ電圧の時間変化(dVce/dt')の検出ゲインを、上述したコレクタ電流が正常範囲の場合の検出ゲインと切り替えてターンオフゲート駆動用PNPトランジスタ(Ｑ１０３)のベース電圧にフィードバックさせるので、ＩＧＢＴ(Ｑ１０１)のコレクタ電圧の時間変化（dVce/dt'）が一定値(Ｄ２)へ切り替わることになる。コレクタ電圧の時間変化(dVce/dt')の検出ゲインを高くすると、PNPトランジスタ(Ｑ１０３)のベース電圧へのフィードバック量が増えて電荷放電速度が遅くなる。反対に、検出ゲインが低い場合にはPNPトランジスタ(Ｑ１０３)による電荷放電速度が早くなる。本実施の形態では、コレクタ電流が正常時と異常時（過電流時）とで検出ゲインを切り替えることにより、電荷放電速度を制御している。
【００４０】
コレクタ電流に過電流が発生した状態でＩＧＢＴ(Ｑ１０１)をターンオフさせる場合においても、コレクタ電流が正常範囲の状態でターンオフさせる場合と同様に、上記フィードバック制御はＩＧＢＴ(Ｑ１０１)がターンオフを完了する直前まで動作するため、サージ電圧(Vs)を抑制できる。
【００４１】
ＩＧＢＴ(Ｑ１０１)は、ゲート抵抗器(Rgoff)およびPNPトランジスタ(Ｑ１０３)を介してゲート電荷の放電が終了すると（ゲート電圧(Vge)が０なると）ターンオフする。一方、エラー信号(１１０)を受信した上位コントローラ（不図示）は、時刻ｔ３以降の所定のタイミングで入力電圧(Vin)をＬレベルからＨＬレベルに変化させる。
【００４２】
以上説明したコレクタ電圧の時間変化（dVce/dt）＝Ｄ１、および（dVce/dt'）＝Ｄ２の値は、それぞれサージ電圧(Vs)が所定の範囲（ＩＧＢＴ(Ｑ１０１)の耐圧定格）を超えないように設計時に決定される。Ｄ１およびＤ２の値は、それぞれ抵抗器(R102)および(R103)の抵抗値によって決定される。
【００４３】
図３は、コレクタ電流に過電流が発生した状態でＩＧＢＴをターンオフさせた場合の当該ＩＧＢＴに流れるコレクタ電流(Ic)の時間的変化を表す図である。図３において、横軸は時間を表し、縦軸はコレクタ電流(Ic)の大きさを表す。曲線３１は、本発明による駆動回路を用いてターンオフさせた場合のターンオフ曲線である。曲線３２は、従来技術による駆動回路でゲート抵抗値を小さくした場合のターンオフ曲線である。曲線３３は、従来技術による駆動回路でゲート抵抗値を大きくした場合のターンオフ曲線である。
【００４４】
図３において、時刻ｔにおいてターンオフ動作が開始される。本発明による駆動回路では、曲線３１が示すように、コレクタ電流(Ic)がａより小さくなるまで時間減少率がほぼ一定に制御される。従来技術でゲート抵抗値を小さくした場合は、曲線３２が示すように、ターンオフ開始後のコレクタ電流(Ic)の減少率が大きく、コレクタ電流(Ic)が減少するにつれてその減少率が小さくなる。従来技術でゲート抵抗値を大きくした場合は、曲線３３が示すように、コレクタ電流(Ic)の減少率が小さく、ターンオフが完了するまでの時間が長い。
【００４５】
図４は、コレクタ電流に過電流が発生した状態でＩＧＢＴをターンオフさせた場合の当該ＩＧＢＴのコレクタ電圧(Vce)の時間的変化を表す図である。図４において、横軸は時間を表し、縦軸はコレクタ電圧(Vce)の大きさを表す。曲線４１は、本発明による駆動回路を用いてターンオフさせた場合のターンオフ曲線である。曲線４２は、従来技術による駆動回路でゲート抵抗値を小さくした場合のターンオフ曲線である。曲線４３は、従来技術による駆動回路でゲート抵抗値を大きくした場合のターンオフ曲線である。
【００４６】
図４において、時刻ｔにおいてターンオフ動作が開始される。本発明による駆動回路では、曲線４１が示すように、コレクタ電流(Ic)がａより小さくなるまでコレクタ電圧の時間変化（dVce/dt）がほぼ一定に制御される。曲線４１が示すコレクタ電圧(Vce)のピークは、３つの曲線４１〜４３の中で最も小さい。従来技術でゲート抵抗値を小さくした場合は、曲線４２が示すように、コレクタ電流(Ic)の減少率が大きいためにコレクタ電圧(Vce)のピークが最も大きくなる。従来技術でゲート抵抗値を大きくした場合は、曲線４３が示すように、コレクタ電圧の時間変化（dVce/dt）が緩やかとなるが、ターンオフ時間が長い。
【００４７】
図３および図４から明らかなように、本発明による駆動回路では、ゲート抵抗値を大きくしてターンオフ時間を長引かせることなく、コレクタ電圧(Vce)のピークを抑えることができる。
【００４８】
以上説明した実施の形態についてまとめる。
（１）本発明による駆動回路は、ＩＧＢＴ(Ｑ１０１)をオンさせるとき、ターンオンゲート駆動用NPNトランジスタ(Ｑ１０２)をオンさせることによって抵抗器(Rgon)を介してゲート端子(Ｇ)から電荷を供給（充電）し、ＩＧＢＴ(Ｑ１０１)をオフさせるとき、ターンオフゲート駆動用PNPトランジスタ(Ｑ１０３)をオンさせることによって抵抗器(Rgoff)を介してゲート端子(Ｇ)から電荷を放電させる。
【００４９】
（２）ターンオフゲート駆動用PNPトランジスタ(Ｑ１０３)のオン状態は、ＩＧＢＴ(Ｑ１０１)のコレクタ電圧の時間変化（dVce/dt）に応じてフィードバック制御する。したがって、コレクタ電圧の時間変化（dVce/dt）にともなってゲート端子(Ｇ)から放電されるゲート電荷の放電量を線形的に変化させることができ、コレクタ電圧の時間変化（dVce/dt）を一定値（Ｄ１もしくはＤ２）に制御できる。これにより、コレクタ電流(Ic)の時間変化（dIc/dt）を略一定とすることができ、過電流時においても、過大なサージ電圧を発生することなく、短時間で（高速に）ＩＧＢＴ(Ｑ１０１)をオフさせることができる。
【００５０】
（３）コレクタ電圧の時間変化（dVce/dt）に応じてフィードバック制御することで、ＩＧＢＴ(Ｑ１０１)の特性のばらつきや、コレクタ電流通電経路（ブスバー等）の寄生インダクタンス(Ls)の影響も受けにくくなる。このため、特性のばらつきや寄生インダクタンス値にかかわらず、サージ電圧を一定値内に抑えるようにターンオフスイッチングが可能である。
【００５１】
（４）ＩＧＢＴ(Ｑ１０１)に過大なサージ電圧を発生させないようにしたことにより、耐圧定格（コレクタ耐圧）が低い素子でＩＧＢＴ(Ｑ１０１)を構成することが可能になり、ＩＧＢＴを小型化することができる。また、ＩＧＢＴコレクタ飽和電圧を低くできるので、ＩＧＢＴで発生する損失を抑えることもできる。
【００５２】
上述した説明では、コレクタ電圧の時間変化（dVce/dt）を検出するゲインをコンデンサ(Ｃ１０１)および抵抗器による時定数で決め、このゲインをコレクタ電流の正常時と過電流時とで切り替えるとき、抵抗値が異なる抵抗器(R102)および抵抗器(R103)を切り替えることによって検出ゲインを変えるようにした。この代わりに、コンデンサ(Ｃ１０１)と容量が異なるコンデンサ(Ｃ１０２)を設け、コンデンサ(Ｃ１０１)およびコンデンサ(Ｃ１０２)を切り替えることによって検出ゲインを切り替えてもよい。
【００５３】
コンデンサ(Ｃ１０１)およびコンデンサ(Ｃ１０２)を切り替える代わりに、コンデンサ(Ｃ１０１)に対してコンデンサ(Ｃ１０２)を並列に接続したり、並列接続したコンデンサ(Ｃ１０２)を切り離したりして検出ゲインを変えてもよい。
【００５４】
特許請求の範囲における各構成要素と、発明を実施するための最良の形態における各構成要素との対応について説明する。電圧駆動型半導体素子は、たとえば、ＩＧＢＴ(Ｑ１０１)によって構成される。電荷供給手段は、たとえば、ゲート駆動用トランジスタ(Ｑ１０２)および抵抗器(Rgon)によって構成される。電荷放電手段は、たとえば、ゲート駆動用トランジスタ(Ｑ１０３)および抵抗器(Rgoff)によって構成される。放電制御手段は、たとえば、コンデンサ(Ｃ１０１)および(Ｒ１０２(Ｒ１０３))によって構成される。電圧変化検出手段は、たとえば、コンデンサ(Ｃ１０１)および(Ｒ１０２(Ｒ１０３))によって構成される。電流検出手段は、たとえば、抵抗器(Ｒ１０１)およびコンパレータ(Ｉ１０１)によって構成される。抵抗素子は、たとえば、抵抗器(Ｒ１０２(Ｒ１０３))によって構成される。容量素子は、たとえば、コンデンサ(Ｃ１０１)によって構成される。第１の抵抗素子は、たとえば、抵抗器(Ｒ１０２)によって構成される。第２の抵抗素子は、たとえば、抵抗器(Ｒ１０３)によって構成される。第１のスイッチ素子は、たとえば、MOSFET(Ｑ１０４)によって構成される。第２のスイッチ素子は、たとえば、MOSFET(Ｑ１０５)によって構成される。なお、本発明の特徴的な機能を損なわない限り、各構成要素は上記構成に限定されるものではない。
【図面の簡単な説明】
【００５５】
【図１】本発明の一実施の形態によるＩＧＢＴの駆動回路を説明する図である。
【図２】駆動回路の主要部における信号波形を説明する図である。
【図３】過電流が発生したＩＧＢＴをターンオフさせた場合のコレクタ電流の時間的変化を表す図である。
【図４】過電流が発生したＩＧＢＴをターンオフさせた場合のコレクタ電圧の時間的変化を表す図である。
【符号の説明】
【００５６】
Ｃ１０１、Ｃ１０２…コンデンサ
Ｉ１０１…コンパレータ
Ｉ１０２…バッファＩＣ
Ｌ１０１…負荷
Ｑ１０１…ＩＧＢＴ
Ｑ１０２、Ｑ１０３…ゲート駆動用トランジスタ
Ｑ１０４〜Ｑ１０６…MOSFET
Ｒ１０１、Ｒ１０２、Ｒ１０３、Rgon、Rgoff…抵抗器
【図１】
2005269446.tif 000003
【図２】
2005269446.tif 000004
【図３】
2005269446.tif 000005
【図４】
2005269446.tif 000006