(57)【要約】      （修正有）【課題】集積回路素子と接続先配線基板の間に接続されるインターポーザにおいて、マトリックス状に配置された信号ビア導体間のクロストークを低減できるインターポーザを提供する。【解決手段】集積回路素子30の線膨張率と接続先配線基板20の線膨張率との間の線膨張率を有して集積回路素子30と接続先配線基板20との熱膨張歪を緩和するインターポーザにあって、その誘電体層の厚さ方向に貫通しその面上にマトリックス状に配置されたビア導体において、信号ビア導体SVで形成されたビア導体群にグランドビア導体GVを分散配置することにより課題を解決する。【選択図】図１
2005056958.tif 000002
【特許請求の範囲】
【請求項１】
集積回路素子の線膨張率と接続先配線基板の線膨張率との中間の線膨張率を有し、前記集積回路素子と前記接続先配線基板との熱膨張歪を緩和するためのインターポーザにおいて、
セラミック誘電体層の第一主表面側に前記集積回路素子を接続する第一側パッドアレイが形成され、
前記セラミック誘電体層の第二主表面側に前記集積回路素子の信号を授受する前記接続先配線基板に接続される第二側パッドアレイが形成され、  
前記セラミック誘電体層を厚さ方向に貫通し、前記第一側パッドアレイと前記第二側パッドアレイとに導通するビア導体が縦横複数個ずつのマトリックス状に配置され、
前記ビア導体は  前記集積回路素子の信号出力、グランドにそれぞれ導通する信号ビア導体とグランドビア導体を有し、
前記信号ビア導体で形成された主ビア群に前記グランドビア導体が分散配置された該主ビア群が、前記マトリックス状配置の少なくとも一部を構成し、
隣接するビア導体間の結合に伴なうクロストークを減少することを特徴とするインターポーザ。
【請求項２】
前記信号ビア導体の数をNSとし、前記グランドビア導体の数をNGをとしたときに、その分散比率NS/NGが、１≦NS/NG≦３を満たす請求項１に記載のインターポーザ。
【請求項３】
前記信号ビア導体と前記グランドビア導体が１つおきに縦横交互に配列された請求項1又は請求項２に記載のインターポーザ。
【請求項４】
前記信号ビア導体の軸線に垂直な断面の外径をdとし、最近接する隣接信号の軸線間距離をSとしたときに、d＜S≦3dを満たす請求項1ないし請求項３のいずれか一項に記載のインターポーザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路素子を配線基板に接続するための誘電体を使用したインターポーザである。
【背景技術】
【０００２】
ＬＳＩやＩＣなどの半導体部品を搭載したり、あるいは基板内部に伝送線路、フィルタなどの回路素子を形成した配線基板として、セラミック等の誘電体を用いた配線基板が使用されている。このような配線基板に信号用（電気信号の送受）あるいは電源用（直流電源の供給）、グランド用（電気信号の接地）などの複数のビア導体を形成し、信号線の特性インピーダンスの精度並びに周波数特性を安定向上させることが行なわれている。例えば、配線基板の両面に形成された信号伝送線路の特性インピーダンスと信号ビア導体の特性インピーダンスを整合させる方法が特許文献１に提案されている。即ち、この両面に形成された信号伝送線路を接続する信号ビア導体に隣接してグランドビア導体を配置することで、信号ビア導体の特性インピーダンスを前記信号伝送線路の特性インピーダンスに精度良く一致させる。これによって、高速論理回路の信号波形の劣化を最小にしてその伝播を向上させる、というものである。
【０００３】
【特許文献１】特開平６−３７４１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、このようなビア導体においては、クロック周波数1GHz以上の高速論理回路にこの配線基板を適用する場合には、高速論理回路の信号を伝送する信号ビア導体の高周波帯における特性インピーダンスZ0の安定性と隣接の信号ビア導体に与える電磁干渉、いわゆるクロストークが問題になる。特に、高速論理回路として、ＭＰＵ、ＤＳＰあるいはＲＡＭなどのＬＳＩを配線基板に実装し、繰り返し周期TPがTP≦1nS、立ち上り、立下り時間ｔｒ、tfがｔr,ｔf≦１００ｐSという急峻な高速パルス信号を配線基板を通して伝送する場合には、その高速パルス信号の周波数帯域はその高調波信号を含めて数百MHzから10GHz以上の周波数に亙る広帯域の高周波信号になる。このような高速パルス信号を伝送する信号ビア導体に隣接した他の信号ビア導体にクロストークを生じてＬＳＩの高速論理回路の性能に少なからぬ影響（ノイズ・マージンの低下あるいは信号波形の歪等）を及ぼすことが多い。
【０００５】
本発明の課題は、高速論理回路の急峻な高速パルス信号を伝送する際に、隣接した信号ビア導体間に発生する電磁干渉、即ちクロストークを低減するインターポーザを提供することにある。
【課題を解決するための手段及び発明の効果】
【０００６】
上記課題を解決するために本発明は、集積回路素子の線膨張率と接続先配線基板の線膨張率との中間の線膨張率を有し、集積回路素子と接続先配線基板との熱膨張歪を緩和するためのインターポーザにおいて、
セラミック誘電体層の第一主表面側に集積回路素子を接続する第一側パッドアレイが形成され、
セラミック誘電体層の第二主表面側に集積回路素子の信号を授受する接続先配線基板に接続される第二側パッドアレイが形成され、  
セラミック誘電体層を厚さ方向に貫通し、第一側パッドアレイと第二側パッドアレイとに導通するビア導体が縦横複数個ずつのマトリックス状に配置され、
ビア導体は  集積回路素子の信号出力、グランドにそれぞれ導通する信号ビア導体とグランドビア導体を有し、
信号ビア導体で形成された主ビア群にグランドビア導体が分散配置された主ビア群が、マトリックス状配置の少なくとも一部を構成し、
隣接するビア導体間の結合に伴なうクロストークを減少することを特徴とする。
【０００７】
このように、集積回路素子の線膨張率と接続先配線基板の線膨張率との中間の線膨張率を有するインターポーザ（例えば、線膨張係数7〜8×10-6/℃）を、フリップチップを使用した集積回路素子(例えば、線膨張係数2〜3×10-6/℃）と樹脂製基板（例えば、線膨張係数15〜20×10-6/℃）を使用した接続先配線基板の間に挟み込むことによって集積回路素子と接続先配線基板との熱膨張歪を緩和する。具体的には、線膨張係数差によって、集積回路素子とインターポーザ、及びインターポーザと接続先配線基板間にて、端子間の面内方向の相対変位が生じようとするが、これが端子間のハンダ接合によって拘束されるため、端子間のハンダ接続部には剪断応力が付加される。この場合、インターポーザの要部をなす板状基体を、ヤング率の高いセラミック材料にて構成しておくとインターポーザの剛性が高められと共に、線膨張率差が存在しても、インターポーザの弾性変形量は少なく留まるから、結果的にハンダ接合部に作用する剪断変形も小さくなり、接続部の剥離や断線等の不具合を防ぐことができる。
【０００８】
又、信号ビア導体の特性インピーダンスは単体の場合に対してマトリックス状に配置されると、対象の信号ビア導体（以降、単に「対象線路」ともいう）を囲む隣接した信号ビア導体（以降、単に「線路」ともいう）の数Ｍに対応して、対象線路の特性インピーダンスZ0を低減することができることがよく知られている。即ち、充填された誘電体の比誘電率をεrとし、線路の線径をｄ、隣接する線路の中心間距離をSとしたときに、その特性インピーダンスZ0は略次のように与えられる。Z0≒｛138/（εr）1/2｝{(M＋1)/M}log10{S/(M)1/(M＋1)d}-----(201)。よってS/dを小さくして、かつ隣接線路数Mを大きくすればその特性インピーダンスZ0を一層小さくできる。さらにマトリックス状に配置された信号ビア導体にグランドビア導体（ビア導体が接続先配線基板のグランドに導通する、即ち接地されている）を分散配置することにより、対象線路の特性インピーダンスZ0を一層低減することが可能である。具体的には、図４の(4A)に示すように、対象線路とした信号ビア導体とそれに最隣接したグランドビア導体の中心間距離をHとしたときに、(4A)は概ね(4B)のように等価表示することができる。この場合、その信号ビア導体の対象線路の特性インピーダンスZ0は(4C)の(101)式に示されるように、その中心間距離Hを狭めることによって一層その特性インピーダンスZ0を低減することができる。上記のように、信号ビア導体をマトリックス配置しかつグランドビア導体を分散配列することにより、信号ビア導体の特性インピーダンスZ0を十分に小さくできるので、対象線路で電気信号を伝送するときに隣接線路に生じるクロストークは、その線路間（信号ビア導体間）の結合係数γが小さくなって、近端クロストーク信号及び遠端クロストーク信号を低減することができる。（詳細は後述）。
【０００９】
又、本発明のインターポーザは、信号ビア導体の数をNSとし、グランドビア導体の数をNGとしたときに、その分散比率NS/NGが、１≦NS/NG≦３を満たすように構成することもできる。このようにグランドビア導体を信号ビア導体に対して分散配列すると、前述の対象線路の特性インピーダンスZ0を十分に低減、又はその容量CT11を十分に大きく
(詳細後述）して、結合係数γが約γ≦1/2と小さくなる。この結果、そのクロストークをグランドビア導体が分散配置されない場合（ビア導体は全て信号ビア導体のとき）に比べて1/2以下に低減できることが、解析および高周波シミュレーション(詳細後述、図１５及び図１８参照）の結果から判った。
【００１０】
又、本発明のインターポーザは、信号ビア導体とグランドビア導体が１つおきに縦横交互に配列される構成にしてもよい。このようにすると、図１１に示すように各信号ビア導体は最隣接する4つのビア導体を全てグランドビア導体とすることが可能であり、即ち各信号ビア導体はグランドビア導体で囲まれた最良の配列となる。この場合に、解析の結果から、グランドビア導体GVの数NGと信号ビア導体SVの数NSとの比率n（n＝NS/NG）がn＝1のときに、最隣接した信号ビア導体間の結合係数γがγ≦1/3となり、その信号ビア導体間のクロストークが最小(クロストーク・ノイズが10％以下、詳細後述)となることが分かった。言い換えれば、信号ビア導体を内部導体、グランドビア導体を外部導体とする同軸線路に近い構造を形成することになり、該信号ビア導体と隣接の信号ビア導体間をグランドビア導体で遮蔽する電気的環境が形成される。このためこの信号ビア導体間のクロストークを大幅に低減すると共にインターポーザの外部から侵入するEMC(Electro Magnetic Compatibility)電磁干渉に伴なう種々のノイズを低減する効果も生まれる。
【００１１】
又、本発明のインターポーザは、信号ビア導体の軸線に垂直な断面の外径をdとし、最近接する隣接信号の軸線間距離をSとしたときに、d＜S≦3dを満たす構成とすることもできる。このように構成すると、当然にS＝dでは各ビア導体が互いにショートしてしまうのでこの条件は含まれないが、前述した(201)式にM＝4(対象信号ビア導体の周囲に上下左右各1つ計4つの信号ビア導体が距離Sで配置されている）、S＝3dを適用してZ0≒61/（εr）1/2  ------(202)を得る。いま、誘電体をアルミナとして比誘電率εrをεr＝9とすれば、(202)式よりZ0≒20（Ω）------(204) となる。d＜S≦3d------ (205)の範囲にある本発明のインターポーザは各信号ビア導体の特性インピーダンスZ0は20（Ω）以下と小さくなって、そのクロストークを実用上支障の無い範囲に低減することができる。
【発明を実施するための最良の形態】
【００１２】
以下、添付の図面を参照しつつ本発明の最良形態を説明する。図１に本発明のインターポーザ１０を主基板２０並びに集積回路素子３０に実装した状態を示す。
ここで集積回路素子３０はＭＰＵ (Micro Processor Unit)，ＤＳＰ(Digital Signal Processor)．ＲＡＭ(Random Access Memory)等のＬＳＩを使用したFlip Chip 又はＣＳＰ(Chip Size Package) を示す。又インターポーザ１０の接続先配線基板である主基板２０はエポキシ樹脂、ポリイミド樹脂、ＢＴ（ビスマレイミドトリアジン）樹脂、ＰＰＥ（ポリフェニレンエーテル）樹脂等の樹脂基板あるいは前記の樹脂とガラス繊維やポリイミド繊維等の有機繊維との複合材料を用いた基板で構成される。
【００１３】
次に、このインターポーザ１０の構造について図２を用いて簡単に説明する。(2A)はこのインターポーザ１０の厚さ方向の断面図(側面からみた断面図）であり、そのFF断面の構造(上面からみた断面図）を(2B)に示す。先ず(2A)において、インターポーザ１０の主要部をなす誘電体層１１（セラミック誘電体層）は厚さ0.45〜0.75mmで、その材料にはアルミナ又はLTCC(名称をLow Temperature Cofire Ceramic といい、ホウケイ酸系ガラス或いはホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを重量比40〜60%添加したガラスセラミック)を使用されている。その誘電体層１１の厚さ方向をまっすぐに貫通するビア導体はその軸線と垂直な断面の断面形状が円形でその外径はdで、最隣接したビア導体に対する軸線間距離、即ちピッチはSで等間隔に配列されている。
【００１４】
通常、このビア導体の配列の両端は集積回路素子３０のグランド端子に導通するグランドビア導体GV1,GV2が位置し、その間に集積回路素子３０の信号出力端子にそれぞれ導通する信号ビア導体SV1、SV2、------、SV9が配置されている。誘電体層１１の第一主表面MS1側には第一側パッドアレイGPA11、SPA11、SPA12-----、GPA12が形成され、第二主表面MS2側には第二側パッドアレイGPA21、SPA21、SPA22、----、GPA22が形成され、接続用のハンダボール(ハンダバンプ）GSB11,GSB21他を介して集積回路素子３０又は接続先配線基板２０のそれぞれの相手先端子（電極パッド）に導通されている。なお、ハンダボール形成時のハンダ広がりを防ぐため、パッドアレイ部を除いた誘電体層１１の両表面(第一主表面MS1と第二主表面MS2）に誘電体薄膜CTF1とCTF2が形成されている。(2A)のFF断面を表わした(2B)において、ビア導体はマトリックス状（格子状又は千鳥状に整然と配置されたものばかりでなく、ビア導体間の間隔が不均等な群状に配置されたものも含む）に配置され、ビア導体マトリックスMTXの最外縁にグランドビア導体GV1,GV2他が配列され、その内側領域に軸線間距離（ピッチ）Sで信号ビア導体SV1、SV2他が配列されている。多数を占める信号ビア導体SVで構成される主ビア群MSVGには信号ビア導体SVの数NSとグランドビア導体GVの数NGが所定の比率、例えばNG：NS＝1：3で、少数のグランドビア導体GVが分散配置され、信号ビア導体SV間のクロストークを低減するようにインターポーザ１０が構成されている。
【００１５】
集積回路素子３０としてSi製ICチップを適用した場合にその熱膨張係数2.6ppm/℃と、接続先配線基板20に樹脂基板を適用した場合にその熱膨張係数15〜20ppm/℃との間の熱膨張歪を緩和するために、インターポーザ１０の誘電体層11の熱膨張係数は3〜8ppm/℃の範囲にあることが好ましい。この誘電体層11の誘電体には焼成温度が1000℃以上の高温焼成セラミック（アルミナ、酸化物系の絶縁性エンジニアリングセラミック、非酸化物系の絶縁性エンジニアリングセラミック等）と焼成温度が700℃〜800℃程度の低温焼成セラミック（ホウケイ酸ガラス、シリカなどを成分とした）を用いることもできる。なお、ビア導体を形成する導体金属としては、高温焼成セラミックに対しては1000℃を越える焼成時の高温で酸化したり蒸発したりしない、タングステン、モリブデン、タンタル及びニオブ等の高融点金属を、低温焼成セラミックに対しては同時焼成法を採用する場合に融点が比較的に低く導電性に優れた銅、銀及び金を使用することが出来る。
【００１６】
本発明のインターポーザ１０の製造工程を簡単に説明すると次のようになる。先ず、セラミックグリーンシートの形成技術を使用してアルミナグリーンシートを作製する。このアルミナグリーンシートにビア(貫通孔）をドリル加工、パンチング加工又はレーザ加工で穿設する。次に、スクリーン印刷装置を使用して導電性金属を含むペーストをこのアルミナグリーンシートに印刷して、そのアルミナグリーンシートの両面に接続用パッドアレイを形成すると共にそのビア内部に該ペーストを充填する。そして、ペーストが充填されたアルミナグリーンシートを焼成炉に移して千数百℃に加熱することにより、アルミナ及びペースト中の金属が同時に焼結して両表面のパッドアレイ並びに貫通ビア導体を備えたインターポーザ１０が得られる。なお、パッドアレイのハンダ流れ防止のためにアルミナグリーンシートの両表面にパッドアレイ部分を残して別のアルミナ薄膜シートを形成することもある。
【００１７】
ここで図３を用いて、インターポーザ１０の集積回路素子３０が接続される第一主表面MS1からみた、ビア導体の配置について説明する。該ビア導体の配置は集積回路素子３０であるFlip Chip の電極端子の配置に合わせてそれぞれの位置が定まり、各ビア導体は千鳥の格子状に配置されている。この実施例では隣接する同列上の間隔(中心間距離）は230μm、上下の列の間隔は138μｍであり、最隣接するビア導体間の軸線間距離、即ちピッチSはS＝180μmになっている。各ビア導体の外径(線径）dはd＝90μｍであるから、インピーダンスの特性上でS＝2dの最適配置となっている。
【００１８】
次に、それぞれの信号ビア導体SVがもつ特性インピーダンス（以降、「自己インピーダンス」ともいう）Z0とその単位長当たりの容量（以降、「自己容量」ともいう）C11並びに最隣接した信号ビア導体SV間の結合に伴なう相互インピーダンスZMと線間結合容量(単位長当たり）C12、さらにその信号ビア導体SVと分散配置された最隣接のグランドビア導体GVがなす相互インピーダンスZGM(上記の信号ビア導体SV間の相互インピーダンスZMから区別するために「接地インピーダンス」という）と線間結合容量CG12（上記の信号ビア導体SV間の線間結合容量から区別するために「接地容量」という）を導出し、次のクロストーク解析の準備を行なう。先ず、図４を用いて信号ビア導体SV（クロストーク解析の対象線路）とそれに最隣接したグランドビア導体GVの間の結合について説明する。(4A)で表わされる２つの信号ビア導体SVとグランドビア導体GVの条件はグランドビア導体GVをグランド(接地導体）と見立てて概ね(4B)の等価条件に書き換えることができる。これによって、信号ビア導体SVとグランドビア導体GV間の相互インピーダンス、即ち上述の接地インピーダンスZGMは(101)で表わされ、その線間結合容量、即ち接地容量CG12は(102)式で与えられることが分かった。又、長さle、線径dのそれぞれの信号ビア導体SVのもつ自己インピーダンスZ0と自己容量C11は図５に示される(103)と(104)で与えられる。そして、最隣接する信号ビア導体SV1、SV2の結合に伴なう相互インピーダンスZMと線間結合容量C12は図６に示す(106)と(107)で与えられることが分かった。
【００１９】
次に隣接する信号ビア導体SV間のクロストークについて配置の条件と所要のパラメータ及び定量的な関係式についてその要点を説明する。ビア導体を分布定数線路（以降、単に「線路」という）と考えて隣接するビア導体間、即ち隣接する線路間の電磁干渉、いわゆる「クロストーク」について図７、図８、図９、図１０を用いて解析する。図７において、クロストークが生じるパラメータを(7A)に、隣接線路の関係を(7B)に、隣接する線路の構造と結合を(7C)に、線路の基本回路とクロストークの関係を(7D)に示す。線路間には(7A)に示す各結合（線路の軸線に垂直な面で捉えた）と(7C)に示す各結合(線路の軸線に平行な面で捉えた）が存在し、特に結合容量C12と相互インダクタンスLMがクロストークを生じる主因である。(7D)の基本回路において、数GHzの高速クロックパルス等の電気信号を伝送する線路１を「対象線路」とし、それに隣接して前記結合により対象線路に生じる電界及び磁界による電磁干渉を受ける線路２を「観測線路」とする。観測線路である線路２の両端で干渉信号を生じ、信号源のパルスジェネレータ側を近端クロストーク信号Vb、線路１の終端側を遠端クロストーク信号Vfという。このクロストーク信号の大きさは、図８の(1)式と(2)式に示されるように、主に線間の結合係数γと伝送信号の立ち上り時間tr（高速クロック信号のパルスの前縁／後縁の急峻の程度、即ちクロック信号の高調波で定まる広帯域高周波の上限周波数に相当する）と、線路長leで定まる。本インターポーザではTEM(Transverse Electromagnetic)線路（電界・磁界が線路に直交した面内に形成され、信号の進行方向には電界・磁界が生じない）とみなされk≒1になるので、この近端クロストーク信号Vbを取り上げてその線路の特性を解析評価する。
【００２０】
次にこの結合係数γを導出するための準備として図９と図１０を用いてその関係式を纏める。図９の(9A)に所要のパラメータを整理し、図８の(3)式から結合係数γをγ＝C12／C11≒Z0／ZM------ (10) と求めた。この(10)式で求まるγを導くための線路間の関係パラメータを(9B)に示し、線路間の結合容量C12と相互インピーダンスZMの関係、並びに対象線路の特性インピーダンスZ0（通常これらのインピーダンスは相互インピーダンスに対比して「自己インピーダンス」と呼ばれる）と接地容量C11の関係を図１０に纏めた。なお、線路間の相互インピーダンスZMは図６の(6A)に示すように線路の線径dと線間ピッチSで一義的に定まるが、対象線路の自己インピーダンスZ0は線路の環境条件（対象線路の周囲条件：信号ビア導体SVの数NSとグランドビア導体GVの数NGとの比率n等）によって異なる。
【００２１】
次にインターポーザ１０にマトリックス状に配置された信号ビア導体SVで構成される主ビア群MSVGとそれに分散配置されたグランドビア導体GVにおいて、信号ビア導体の数NSとグランドビア導体の数NGとの比率ｎ｛n＝NS/NG-----(220)、以降この比率を単に、「分散比率n」という｝変えたときに、対象線路の総合接地容量CT11と、対象線路と観測線路間の結合容量C12あるいはC22を分析することにより、最隣接した信号ビア導体SV間（対象線路と観測線路間）の結合状態の解析を進める。最初に、分散比率nがn＝1となる場合について、図11を用いて説明する。このとき、信号ビア導体SVとグランドビア導体GVは(A)に示すように、一つおきに交互に配列されて、いずれの信号ビア導体SVはその上下左右、即ち四方を最近接のグランドビア導体GVで囲まれた配置となる。このため、(B)の［解析１］に示すように、対象線路に対しても観測線路に対しても、一つの信号ビア導体SVにグランドビア導体GVが４つ結合することになる。
即ち、その信号ビア導体SVである対象線路並びに観測線路にN＝4-----(221)（このNを「接地係数」という）の線間結合容量、言い換えれば接地容量NCG12｛図４の(102)参照｝を生じることになる。但し、このとき、対象線路と観測線路間の中心間距離は(2)1/2Sとなるので、その線間結合容量C22はその中心間距離がSの場合の線間結合容量をC11として、C22＝(2)-1/2C11-----(222)と与えられる。対象線路、観測線路のいずれに対しても総合接地容量CT11は(B)の［解析２］に示すように、線路の自己容量C11｛図５の(104)参照｝と上記接地容量NCG12の和として与えられるので、その総合接地容量CT11はCT11＝NCG12＋C11＝4CG12＋C11------(223)と求まる。
【００２２】
次に、分散比率nがn＝2の場合について、図１２を用いて説明する。このとき、信号ビア導体SVとグランドビア導体GVの配置は色々な配列をとり得るが、いずれにしても(A)に示すように、２つの信号ビア導体SVと１つのグランドビア導体GVが互いに隣接して一つの構成、即ちグループを形成する。このとき、いずれの信号ビア導体SVに対しても、それに最隣接（上下左右の）４つのビア導体又、その外側に位置する（対角線の）隣接の４つのビア導体、さらに其の外側に位置する隣接ビア導体を対象範囲にすると、ビア導体間のピッチSを単位として、少なくとも1＋(2)1/2本のグランドビア導体GVが各信号ビア導体SVに対して隣接していることが分かる。このため、(B)の［解析１］に示すように、対象線路に対しても観測線路に対しても、一つの信号ビア導体SVにグランドビア導体GVがN＝1＋(2)1/2-----(224)で結合することになる。即ち、その信号ビア導体SVである対象線路並びに観測線路に接地係数Nの線間結合容量、言い換えれば接地容量NCG12を生じることになる。但し、このとき、対象線路と観測線路間の中心間距離はSであるから、その線間結合容量は中心間距離Sの場合の線間結合容量C12｛図６の(107)参照｝になる。対象線路、観測線路のいずれに対しても総合接地容量CT11は(B)の［解析２］に示すように、線路の自己容量C11と上記接地容量NCG12の和として与えられるので、その総合接地容量CT11はCT11＝NCG12＋C11＝{1＋(2)1/2}CG12＋C11≒2.4CG12＋C11------(225)と求まる。
【００２３】
又、分散比率nがn＝3の場合について、図１３を用いて説明する。このとき、信号ビア導体SVとグランドビア導体GVの配置は色々な配列をとり得るが、基本的には(A)に示すように、３つの信号ビア導体SVと１つのグランドビア導体GVが互いに隣接して一つの構成、即ちグループを形成する。このとき、いずれの信号ビア導体SVに対しても、それに最隣接（上下左右の）４つのビア導体又、その外側に位置する（対角線の）隣接の４つのビア導体、さらに其の外側に位置する隣接ビア導体を対象範囲にすると、ビア導体間のピッチSを単位として、少なくとも２本のグランドビア導体GVが各信号ビア導体SVに対して隣接していることが分かる。このため、(B)の［解析１］に示すように、対象線路に対しても観測線路に対しても、一つの信号ビア導体SVにグランドビア導体GVがN＝2-----(226)で結合することになる。即ち、その信号ビア導体SVである対象線路並びに観測線路に接地係数Nの線間結合容量、言い換えれば接地容量NCG12を生じることになる。但し、このとき、対象線路と観測線路間の中心間距離はSであるから、その線間結合容量は中心間距離Sの場合の線間結合容量C12になる。対象線路、観測線路のいずれに対しても総合接地容量CT11は(B)の［解析２］に示すように、線路の自己容量C11と上記接地容量NCG12の和として与えられるので、その総合接地容量CT11はCT11＝NCG12＋C11＝2CG12＋C11------(227)と求まる。
【００２４】
対象線路と観測線路間の結合係数γは前記の図９の(10)式から、γ＝C12/CT11又はγ＝C22/CT11------(228)と与えられるので、前記のn＝1、2、3の場合についてグランドビア導体GVが分散されない、即ちビア導体が全て信号ビア導体SVのときを比較の基準として、前記の(221)から(228)を使用して各分散比率nに対する結合係数を纏めると、図１４の解析結果を得る。ここで、ビア導体の配置条件をそのピッチSをS＝2d------(229)、各ビア導体の長さleをle＝5d------(230)として結合係数γを試算し、図１４に表示した。
【００２５】
この結合係数γを使用して、クロストークに適用する条件を、ビア導体の外径dをd＝90μm、対象線路が伝送する高速クロックパルス(繰り返し周波数f＝6GHz)のパルス立ち上がり時間trをtr＝20psec  (1psec＝10-12sec)、インターポーザ10の誘電体層11のアルミナの比誘電率εrをεr＝9として、図8の関係式から近端クロストーク信号Vb(1)式を導出すると、そのクロストークは図１５のように求まる。この解析結果から、本発明のインターポーザ10において、分散比率nがｎ≦3であれば、グランドビア導体GVを分散配置しない場合の約1/3以下にクロストークを大幅に低減できることが分かる。
【実施例１】
【００２６】
最後に、本発明のインターポーザの性能を確認するために、高周波シミュレーションを行なったのでその結果について説明する。図１６と図１７に、（Ａ）グランドビア導体VGを分散配置しないとき、（Ｂ）分散比率n＝2のとき、（Ｃ）分散比率n＝3のとき、（Ｄ）分散比率n＝1のとき、の４つの場合におけるクロストークの高周波シミュレーション結果を示す。6GHzの高速クロックパルスを対象線路に給電して本発明のインターポーザを第一主表面側(集積回路素子に導通する)側から第二主表面(接続先配線基板に導通)に伝送したときに、それに隣接した観測線路の第一主表面に生じた近端クロストーク信号Vbを調べたものである。電圧波形の大きな信号波形は対象線路を伝送する給電信号［図７の（７Ｄ）と対比して参照］Vkであり、小さい信号波形が前記近端クロストーク信号Vbであり、その信号Vbの尖頭値を給電信号Vkに対比させてクロストーク・ノイズ（Vb/Vk）（％）の大きさを観測する。各電圧波形の上側にインターポーザの一つの実施形態におけるビア導体の配置条件（ビア導体の外径dはd＝90μｍ、最隣接ビア導体間のピッチSはS＝2d）を示す。なおこの高周波シミュレーションはSPICE回路シミュレータ(アプライド・シミュレーション・テクノロジ社のApsim SPICE)を使用してpsec単位の高速過渡現象解析を行っている。
【００２７】
図１６と図１７の高周波シミュレーション結果を纏めると図１８に示す、分散比率nとクロストーク・ノイズの関係を得る。この場合のビア導体の長さleはle＝5d＝450μｍになっており、このビア導体の分布定数線路をこの高速クロックパルスVkが伝播する伝播時間は、その伝播速度をvp＝C/(εr)1/2として,但しCは光速でC=3×1010(cm/S)、概ね5psec以下であり、高速クロックパルスVkの立上り時間tr≒20psecよりも短い極めて高速な観測を行ってクロストークの調査分析が行われた。この図１８の高周波シミュレーションの結果と図１５の前記の高周波線路解析結果を比較してみると両者はかなり良好に一致しており、本発明のインターポーザの性能が優れていることがよく分かる。
【図面の簡単な説明】
【００２８】
【図１】本発明のインターポーザを集積回路素子と接続先配線基板に接続した構造模式図。
【図２】本発明のインターポーザの構造を表わす構造模式図。
【図３】本発明のインターポーザのビア導体の格子状配置を示す構造模式図。
【図４】信号ビア導体に隣接したグランドビア導体の配置とその等価条件並びにその特性インピーダンスを表す図。
【図５】信号ビア導体の構造とその特性インピーダンスを表す図。
【図６】信号ビア導体である対象線路とそれに隣接した観測線路の配置並びに相互インピーダンスを表す図。
【図７】信号ビア導体である対象線路とそれに隣接した観測線路の電磁干渉を説明する図。
【図８】図７の電磁干渉におけるクロストークの関係式を表わす図。
【図９】図８のクロストークにおける結合係数γの関係式を表わす図。
【図１０】図９の結合係数γを求めるための線路インピーダンスと結合容量を導出する図。
【図１１】分散比率n＝1における信号ビア導体とグランドビア導体の配置並びにその結合度の解析を表わす図。
【図１２】分散比率n＝2における信号ビア導体とグランドビア導体の配置並びにその結合度の解析を表わす図。
【図１３】分散比率n＝3における信号ビア導体とグランドビア導体の配置並びにその結合度の解析を表わす図。
【図１４】各分散比率nに対する結合係数γの導出結果を表わした図。
【図１５】図１４の結合係数γから導いたクロストーク・ノイズを表わした図。
【図１６】分散比率n＝2他の条件における高周波シミュレーションで観測したクロストーク信号波形を表わす図。
【図１７】分散比率n＝１及びn＝３の条件における高周波シミュレーションで観測したクロストーク信号波形を表わす図。
【図１８】図１６と図１７の観測波形に基づいて分散比率nとクロストーク・ノイズの関係を纏めた図。
【符号の説明】
【００２９】
10  インターポーザ
20  接続先配線基板
30  集積回路素子  
SVG  信号ビア導体グループ
GV  グランドビア導体
SV  信号ビア導体
Z0  特性インピーダンス(自己インピーダンス）
ZM  相互インピーダンス
Vb  近端クロストーク信号
Vf  遠端クロストーク信号
γ  結合係数
MTX  ビア導体マトリックス
MSVG  主ビア群  
11  誘電体層
PA  第一側パッドアレイ、第二側パッドアレイ
MS1  第一主表面
MS2  第二主表面
ｄ  ビア導体の軸線に垂直な円形断面の外径（ビア導体の線径、線路の外径）
S  最隣接するビア導体の軸線間距離（ビア導体のピッチ）
ｎ  分散比率
N  接地係数
C11  単位長当りの容量(自己容量)
CG12  線間結合容量(接地容量)
CT11  総合接地容量
εr  比誘電率
le  ビア導体の長さ(線路長)
tr  高速クロックパルスの立上り時間
【図１】
2005056958.tif 000003
【図２】
2005056958.tif 000004
【図３】
2005056958.tif 000005
【図４】
2005056958.tif 000006
【図５】
2005056958.tif 000007
【図６】
2005056958.tif 000008
【図７】
2005056958.tif 000009
【図８】
2005056958.tif 000010
【図９】
2005056958.tif 000011
【図１０】
2005056958.tif 000012
【図１１】
2005056958.tif 000013
【図１２】
2005056958.tif 000014
【図１３】
2005056958.tif 000015
【図１４】
2005056958.tif 000016
【図１５】
2005056958.tif 000017
【図１６】
2005056958.tif 000018
【図１７】
2005056958.tif 000019
【図１８】
2005056958.tif 000020