(57)【要約】【課題】本発明は、ホール素子を用いず製造コストを低減できるモータの回転位置検出回路を提供することを目的とする。【解決手段】回転軸を中心に複数の磁極片を等間隔に配置しステータコイル３６を巻回したステータ部３０と、全周を等分割してＳ極、Ｎ極に交互に着磁されたロータ部３２を有するモータの回転位置検出回路であって、ステータ部のうちの１つの磁極片に前記ステータコイル３６の代りにインデックス検出用コイル３７を巻回し、ロータ部３２の複数の着磁部分のうちの１カ所を他の着磁部分に対して減磁して減磁部３８を構成し、回転するロータ部３２の減磁部３８をインデックス検出用コイル３７で検出する。【選択図】        図１
2005051855.tif 000002
【特許請求の範囲】
【請求項１】
回転軸を中心に複数の磁極片を等間隔に配置しステータコイルを巻回したステータ部と、全周を等分割してＳ極、Ｎ極に交互に着磁されたロータ部を有するモータの回転位置検出回路であって、
前記ステータ部のうちの１つの磁極片に前記ステータコイルの代りにインデックス検出用コイルを巻回し、
前記ロータ部の複数の着磁部分のうちの１カ所を他の着磁部分に対して減磁して減磁部を構成し、
回転するロータ部の前記減磁部を前記インデックス検出用コイルで検出することを特徴とするモータの回転位置検出回路。
【請求項２】
請求項１記載のモータの回転位置検出回路において、
前記インデックス検出用コイルが出力する検出信号を矩形化するヒステリシスコンパレータと、
前記ヒステリシスコンパレータの出力信号から前記減磁部に対応するパルス欠落部分でパルス状のインデックス信号を生成する論理回路を有することを特徴とするモータの回転位置検出回路。
【請求項３】
請求項２記載のモータの回転位置検出回路において、
前記論理回路は、前記ヒステリシスコンパレータの出力信号を反転するインバータと、
前記ヒステリシスコンパレータの出力信号を所定時間遅延する遅延回路と、
前記インバータの出力信号と前記遅延回路の出力信号とのアンド演算を行うアンド回路と、
前記アンド回路の出力信号の波形整形及びタイミング調整を行って出力する調整回路を有することを特徴とするモータの回転位置検出回路。
【請求項４】
請求項３記載のモータの回転位置検出回路において、
前記調整回路は、前記アンド回路の出力信号の立ち上がりから所定時間後に立ち上がり所定パルス幅の信号を出力する第２遅延回路と、
前記第２遅延回路の出力信号を反転する出力回路を有することを特徴とするモータの回転位置検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はモータの回転位置検出回路に関し、特に、スピンドルモータの回転位置検出を行うモータの回転位置検出回路に関する。
【０００２】
【従来の技術】
図４は、従来のモータの回転位置検出回路を備えたフレキシブルディスク装置におけるスピンドルモータの一例の平面構造図を示す。同図中、スピンドルモータは、ステータ部１０と、その外周を取り囲み回転軸１４を中心として回転するリング状のロータ部１２から構成されている。
【０００３】
ステータ部１０は、回転軸１４を中心として１８極の磁極片１５ａを等間隔に配置した鉄心部材１５を固定し、上記各磁極片１５ａにステータコイル１６を巻回して構成されている。ステータコイル１６はＵ相、Ｖ相、Ｗ相の３相分が６組設けられている。
【０００４】
ロータ部１２は、全周を例えば２０等分割してＳ極、Ｎ極に交互に着磁されている。ロータ部１２の外周上の１カ所にはインデックス検出用マグネット１８が固定されている。そして、回路基板２０には、ロータ部１２に対向する位置にホール素子２２が固定されている。
【０００５】
図５は、従来のモータの回転位置検出回路の一例のブロック図を示す。同図中、回転位置検出回路としてのインデックス検出回路２４は回路基板２０上に設けられており、端子２５ａ，２５ｂにホール素子２２の２つの電圧出力用端子が接続される。端子２５ｃにはホール素子２２のバイアス印加端子が接続され、インデックス検出回路２４内の基準電圧源２６から基準電圧（バイアス電圧）を印加される。
【０００６】
端子２５ａ，２５ｂは抵抗Ｒ１，Ｒ２を介してコンパレータ２７ａの反転入力端子，非反転入力端子に接続されている。コンパレータ２７ａの非反転入力端子は定電流源２７ｂの一端に接続され、定電流源２７ｂの他端はスイッチ２７ｃを介して接地されている。スイッチ２７ｃは、コンパレータ２７ａの出力がローレベルのときにのみオンとなって定電流源２７ｂをコンパレータ２７ａの非反転入力端子に接続し、コンパレータ２７ａにハイレベル側のみヒステリシスを持たせている。つまり、コンパレータ２７ａと定電流源２７ｂとスイッチ２７ｃでヒステリシスコンパレータを構成している。
【０００７】
ここで、図６（Ａ）に示すスタート信号（Ｓ／Ｓ）がローレベルとなりロータ部１２が回転すると、端子２５ａ，２５ｂ間には図６（Ｂ）に実線及び破線で示すように、インデックス検出用マグネット１８がホール素子２２に対向する位置を通過する毎に正弦波の検出信号が得られ、コンパレータ２７ａはこれを閾値Ｖｈｙｓと比較して、図６（Ｃ）に示すパルス信号（Ｚ信号）を出力する。
【０００８】
このＺ信号は遅延回路２８に供給され、遅延回路２８はＺ信号の立ち下がりタイミングから時間Ｔ１だけ遅延して立ち上がり、時間Ｔ２だけ遅延して立ち下がる図６（Ｄ）に示すＩ信号を生成して出力回路２９に供給し、出力回路２９はＩ信号を反転した図６（Ｅ）に示すインデックス信号（ＩＤ信号）を端子２５ｅから出力する。
【０００９】
上記のようにホール素子を用いてインデックス信号を生成するものとして、例えば特許文献１または特許文献２に記載のものがある。更に、ロータマグネットの磁束の一部をロータヨークに設けた窓部から外部に漏れ出させ、この漏れ磁束をコイルによって検出するものとして、特許文献３に記載のものがある。
【００１０】
【特許文献１】
特開２００１−３３９８８９号公報
【００１１】
【特許文献２】
特開平１０−１２７０８７号公報
【００１２】
【特許文献３】
特開２０００−４４８９１号公報
【００１３】
【発明が解決しようとする課題】
従来のホール素子を用いてインデックス信号を生成する回路は、高価なホール素子が必要なためコストが高くなるという問題があった。また、従来の漏れ磁束をコイルによって検出する回路は、ロータヨークに窓部を設けるために工数が増え、手間がかかり製造コストが高くなるという問題があった。
【００１４】
本発明は、上記の点に鑑みなされたもので、ホール素子を用いず製造コストを低減できるモータの回転位置検出回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】
請求項１に記載の発明は、回転軸を中心に複数の磁極片を等間隔に配置しステータコイル（３６）を巻回したステータ部（３０）と、全周を等分割してＳ極、Ｎ極に交互に着磁されたロータ部（３２）を有するモータの回転位置検出回路であって、
前記ステータ部のうちの１つの磁極片に前記ステータコイル（３６）の代りにインデックス検出用コイル（３７）を巻回し、
前記ロータ部（３２）の複数の着磁部分のうちの１カ所を他の着磁部分に対して減磁して減磁部（３８）を構成し、
回転するロータ部（３２）の前記減磁部（３８）を前記インデックス検出用コイル（３７）で検出することにより、ホール素子を用いず回転位置検出を行うことができ、ロータヨークに窓部を設ける等の工数の増加がなく製造コストを低く抑えることができる。
【００１６】
請求項２に記載の発明は、インデックス検出用コイル（３７）が出力する検出信号を矩形化するヒステリシスコンパレータ（４８）と、
前記ヒステリシスコンパレータ（４８）の出力信号から前記減磁部（３８）に対応するパルス欠落部分でパルス状のインデックス信号を生成する論理回路（５０）を有することにより、回転位置検出信号としてパルス状のインデックス信号を出力できる。
【００１７】
請求項３に記載の発明では、論理回路は、前記ヒステリシスコンパレータ（４８）の出力信号を反転するインバータ（５２）と、
前記ヒステリシスコンパレータ（４８）の出力信号を所定時間遅延する遅延回路（５４）と、
前記インバータ（５２）の出力信号と前記遅延回路（５４）の出力信号とのアンド演算を行うアンド回路（５６）と、
前記アンド回路（５６）の出力信号の波形整形及びタイミング調整を行って出力する調整回路（５８，６０）を有することにより、請求項２に記載の発明を実現できる。
【００１８】
請求項４に記載の発明では、前記調整回路は、前記アンド回路（５６）の出力信号の立ち上がりから所定時間後に立ち上がり所定パルス幅の信号を出力する第２遅延回路（５８）と、
前記第２遅延回路（５８）の出力信号を反転する出力回路（６０）を有することにより、請求項３に記載の発明を実現できる。
【００１９】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【００２０】
【発明の実施の形態】
図１は、本発明のモータの回転位置検出回路を備えたフレキシブルディスク装置におけるスピンドルモータの一実施例の平面構造図を示す。同図中、スピンドルモータは、ステータ部３０と、その外周を取り囲み回転軸３４を中心として回転するリング状のロータ部３２から構成されている。
【００２１】
ステータ部３０は、回転軸３４を中心として１８極の磁極片３５ａを等間隔に配置した鉄心部材３５を固定し、１８極のうちの１７極の磁極片３５ａにステータコイル３６を巻回して構成されている。ステータコイル３６はＵ相、Ｖ相、Ｗ相の３相について、Ｕ相、Ｖ相分が６組とＷ相分が５組設けられている。残りのＷ相分１極の磁極片３５ｂには、インデックス検出用コイル３７が巻回されている。
【００２２】
ロータ部３２は、全周を例えば２０等分割してＳ極、Ｎ極に交互に着磁されている。上記２０個の着磁部分のうちの１カ所を他の着磁部分に対して減磁して減磁部３８を構成している。
【００２３】
回路基板４０には、ステータコイル３６の端子３６ａ，３６ｂ，３６ｃとインデックス検出用コイル３７の端子３７ａ，３７ｂが引き出されている。
【００２４】
図２は、本発明のモータの回転位置検出回路の一実施例のブロック図を示す。
同図中、回転位置検出回路としてのインデックス検出回路４４は回路基板４０上に設けられており、端子４５ａ，４５ｂにインデックス検出用コイル３７の両端が接続される。端子４５ｃにはインデックス検出用コイル３７の一端が接続され、インデックス検出回路４４内の基準電圧源４６から基準電圧（バイアス電圧）を印加される。
【００２５】
端子４５ａ，４５ｂは抵抗Ｒ１１，Ｒ１２を介してヒステリシスコンパレータ４８の反転入力端子，非反転入力端子に接続されている。ヒステリシスコンパレータ４８の出力端子と反転入力端子の間は抵抗Ｒ１３で接続されている。
【００２６】
ここで、図３（Ａ）に示すスタート信号（Ｓ／Ｓ）がローレベルとなるとロータ部３２が回転する。端子４５ａ，４５ｂ間には図３（Ｂ）に実線及び破線で示すように、減磁部３８がインデックス検出用コイル３７に対向する位置を通過する毎に振幅が小さくなる正弦波の検出信号（コイル信号）が得られる。
【００２７】
ヒステリシスコンパレータ４８は、図３（Ｂ）に示すコイル信号の正弦波波形の最大値の例えば９０％に対応する第１閾値ＶｈｙｓＨと、正弦波波形の最小値の例えば１０％に対応する第２閾値ＶｈｙｓＬとを有しており、コイル信号が第１閾値ＶｈｙｓＨを上回るときにハイレベルとなり、コイル信号が第２閾値ＶｈｙｓＬを下回るときにローレベルとなる信号を出力する。
【００２８】
つまり、ヒステリシスコンパレータ４８は、このコイル信号を矩形化して図３（Ｃ）に示すパルス信号（Ｚ信号）を出力する。ここで、減磁部３８に対応するコイル信号の振幅が小さくなった部分ではヒステリシスコンパレータ４８の第１閾値、第２閾値それぞれに達せず、Ｚ信号は１パルス分だけ欠落する。
【００２９】
このＺ信号は遅延回路５０内のインバータ５２及び遅延回路５４に供給される。インバータ５２は、Ｚ信号を反転して図３（Ｄ）に示すＺ１信号を生成しアンド回路５６に供給する。遅延回路５４は、Ｚ信号の立ち下がりタイミングから時間Ｔ０だけ遅延して立ち上がる図３（Ｅ）に示すＺ２信号を生成しアンド回路５６に供給する。
【００３０】
なお、遅延時間Ｔ０は、ロータ部３２の回転数が略３００ｒｐｍもしくは略３６０ｒｐｍである時、コイル信号の１周期程度となるように設定されている。これにより、アンド回路５６は、Ｚ信号の１パルス欠落部分に対応するＺ１信号のハイレベル期間に、図３（Ｆ）に示すＺ３信号を１パルスだけ出力する。
【００３１】
このＺ３信号は遅延回路５８に供給され、遅延回路５８はＺ３信号の立ち上がりタイミングから時間Ｔ１だけ遅延して立ち上がり、Ｚ３信号の立ち上がりタイミングから時間Ｔ２だけ遅延して立ち下がる図３（Ｇ）に示すＩ信号を生成して出力回路６０に供給し、出力回路６０はＩ信号を反転した図３（Ｈ）に示すインデックス信号（ＩＤ信号）を端子４５ｄから出力する。上記遅延回路５８及び出力回路６０は波形整形及びタイミング調整を行っている。
【００３２】
このように、本実施例では、高価なホール素子の代りに安価なコイルを用いてモータの回転位置検出を行うことができ、ロータヨークに窓部を設ける必要がなく、工数の増加を抑えて製造コストを低く抑えることができる。
【００３３】
【発明の効果】
上述の如く、請求項１に記載の発明は、ステータ部のうちの１つの磁極片に前記ステータコイルの代りにインデックス検出用コイルを巻回し、ロータ部の複数の着磁部分のうちの１カ所を他の着磁部分に対して減磁して減磁部を構成し、回転するロータ部の減磁部をインデックス検出用コイルで検出することにより、ホール素子を用いず回転位置検出を行うことができ、従来のようにロータヨークに窓部を設ける等の工数の増加がなく製造コストを低く抑えることができる。
【００３４】
請求項２に記載の発明は、インデックス検出用コイルが出力する検出信号を矩形化するヒステリシスコンパレータと、ヒステリシスコンパレータの出力信号から減磁部に対応するパルス欠落部分でパルス状のインデックス信号を生成する論理回路を有することにより、回転位置検出信号としてパルス状のインデックス信号を出力できる。
【００３５】
請求項３に記載の発明では、論理回路は、ヒステリシスコンパレータの出力信号を反転するインバータと、ヒステリシスコンパレータの出力信号を所定時間遅延する遅延回路と、インバータの出力信号と遅延回路の出力信号とのアンド演算を行うアンド回路と、アンド回路の出力信号の波形整形及びタイミング調整を行って出力する調整回路を有することにより、請求項２に記載の発明を実現できる。
【００３６】
請求項４に記載の発明では、調整回路は、アンド回路の出力信号の立ち上がりから所定時間後に立ち上がり所定パルス幅の信号を出力する第２遅延回路と、第２遅延回路の出力信号を反転する出力回路を有することにより、請求項３に記載の発明を実現できる。
【図面の簡単な説明】
【図１】本発明のモータの回転位置検出回路を備えたフレキシブルディスク装置におけるスピンドルモータの一実施例の平面構造図である。
【図２】本発明のモータの回転位置検出回路の一実施例のブロック図である。
【図３】図２の回路各部の信号波形図である。
【図４】従来のモータの回転位置検出回路を備えたフレキシブルディスク装置におけるスピンドルモータの一例の平面構造図である。
【図５】従来のモータの回転位置検出回路の一例のブロック図である。
【図６】図５の回路各部の信号波形図である。
【符号の説明】
３０  ステータ部
３２  ロータ部
３４  回転軸
３５  鉄心部材
３５ａ  磁極片
３５ｂ  磁極片
３６  ステータコイル
３７  インデックス検出用コイル
３８  減磁部
４０  回路基板
４６  基準電圧源
４８  ヒステリシスコンパレータ
５２    インバータ
５４，５８  遅延回路
６０  出力回路
【図１】
2005051855.tif 000003
【図２】
2005051855.tif 000004
【図３】
2005051855.tif 000005
【図４】
2005051855.tif 000006
【図５】
2005051855.tif 000007
【図６】
2005051855.tif 000008