(57)【要約】【課題】  データ電極駆動回路の回路規模を増大することなく画質を向上した表示装置の駆動回路およびその駆動方法を提供する。【解決手段】  シリアルに入力する複数のデジタル画像信号をパラレルに展開し保持する展開保持回路と、デジタル画像信号に応じた階調電流を生成する第１の電流駆動回路と、第１電流駆動回路の出力電極に接続する複数のスイッチ群とで構成する第１の切換回路と、第１の切換回路を制御して切り換え、かつ展開保持する回路において、デジタル画像信号を展開する順番、方向、または循環する回数を制御する切換制御回路とを備えることにより、データ電極駆動回路の回路規模を増大することなく画質を向上した表示装置の駆動回路およびその駆動方法が得られる。【選択図】  図１
2005115287.tif 000002
【特許請求の範囲】
【請求項１】
所定の間隔で設けられた複数の制御電極と、所定の間隔で設けられた複数のデータ電極と、前記制御電極と前記データ電極との交点に各々画素回路が配置されたマトリクス型表示装置のデータ電極駆動回路において、
シリアルに入力する複数のデジタル画像信号をパラレルに展開し、保持する展開保持回路と、
前記展開保持回路に接続され、前記デジタル画像信号に応じた階調電流を生成する電流駆動器を複数備えた第１の電流駆動回路と、
前記複数の電流駆動器の各出力に接続された複数のスイッチ群で構成した第１の切換回路と、
少なくとも前記複数の電流駆動器を前記第１の切換回路を制御して切り換え、かつ前記展開保持回路において、少なくともデジタル画像信号を展開する順番、方向、または循環する回数を制御する切換制御回路と、
を備えたことを特徴とする表示装置の駆動回路。
【請求項２】
前記展開保持回路は、
クロック信号に同期してシリアルに入力するｎビットのデジタル画像信号を、少なくともクロック周期の期間保持する機能を備えたデータ変換回路と、
スタート信号を受信してクロック信号に同期したサンプリング信号を順次に生成するシフトレジスタ回路と、
前記スタート信号の入力位置を切り換える第２の切換回路と、
前記データ変換回路に接続され、前記デジタル画像信号を前記サンプリング信号に応じて順次に保持するデータレジスタ回路と、
を備えたことを特徴とする請求項１に記載の表示装置の駆動回路。
【請求項３】
前記展開保持回路は、
クロック信号に同期してシリアルに入力するｎビットのデジタル画像信号を、少なくともクロック周期の期間保持する機能を備えたデータ変換回路と、
スタート信号を受信して前記クロック信号に同期したサンプリング信号を順次に生成するシフトレジスタ回路と、
前記データ変換回路に接続され、前記デジタル画像信号を前記サンプリング信号に応じて順次に保持するデータレジスタ回路と、
前記シフトレジスタ回路と前記データレジスタ回路との間に配置され、前記サンプリング信号の順番を入れ換える第３の切換回路と、
を備えたことを特徴とする請求項１に記載の表示装置の駆動回路。
【請求項４】
前記展開保持回路は、少なくとも１フレーム画面分のデジタル画像信号を保持するフレームメモリ回路と、
前記フレームメモリ回路のデジタル画像信号を少なくとも１ライン分以上一斉に保持し、かつ前記デジタル画像信号を循環するデータシフト回路と、
を備えたことを特徴とする請求項１に記載の表示装置の駆動回路。
【請求項５】
前記第１の切換回路および前記第２の切換回路、または前記第３の切換回路は、垂直同期信号の周期に同期して切り換えることを特徴とする請求項１から４のいずれかに記載の表示装置の駆動回路。
【請求項６】
前記第１の切換回路および前記第２の切換回路、または前記第３の切換回路は、垂直同期信号の周期および水平同期信号の周期に同期して切り換えることを特徴とする請求項１から４のいずれかに記載の表示装置の駆動回路。
【請求項７】
前記第１の切換回路および前記第２の切換回路、または前記第３の切換回路は、垂直同期信号の周期、水平同期信号の周期および垂直同期信号周期を複数に分割して得られる信号の周期を組み合わせた周期に同期して切り換えることを特徴とする請求項１から４のいずれかに記載の表示装置の駆動回路。
【請求項８】
前記データレジスタ回路と前記第１の電流駆動回路との間に設けられ、１水平同期信号周期の任意の期間前記デジタル画像信号を保持するデータラッチ回路を備えたことを特徴とする請求項１から４のいずれかに記載の表示装置の駆動回路。
【請求項９】
所定の間隔で設けられた複数の制御電極と、所定の間隔で設けられた複数のデータ電極と、前記制御電極と前記データ電極との交点に各々画素回路が配置されたマトリクス型表示装置のデータ電極駆動回路において、
デジタル画像信号に応じた階調電流を生成する第１の電流駆動回路と、
前記第１の電流駆動回路から供給される階調電流値を参照して、駆動トランジスタの入力電圧値に変換して保持し、該入力電圧値に応じた電流値で前記データ電極を駆動する第２の電流駆動回路と、
を備えたことを特徴とする表示装置の駆動回路。
【請求項１０】
前記第２の電流駆動回路は、
第１のトランジスタの電流供給側電極に前記階調電流値を供給し、
前記駆動トランジスタの出力側電極と前記第１のトランジスタの出力側電極と第２のトランジスタの電流供給側電極と第３のトランジスタの電流供給側電極とを接続し、
前記駆動トランジスタの電流供給側電極とコンデンサの第１の電極とを第１の電源に接続し、
前記駆動トランジスタの入力側電極と前記コンデンサの第２の電極と前記第２のトランジスタの出力側電極とを接続し、
前記第１および第３のトランジスタの入力側電極を第１の信号回路に接続し、
前記第２のトランジスタの入力側電極を第２の信号回路に接続し、
前記第３のトランジスタの出力側電極を前記データ電極に接続し、
前記第１の信号回路と前記第２の信号回路とを制御して前記第１の電流駆動回路で生成した階調電流を前記駆動トランジスタに供給した時の駆動トランジスタの入力側電極電圧をサンプル・ホールドし、前記入力側電極電圧に応じた電流値で前記データ電極を駆動することを特徴とする請求項９に記載の表示装置の駆動回路。
【請求項１１】
前記第２の電流駆動回路は、
第１のトランジスタの電流供給側電極に前記階調電流を供給し、
前記第１のトランジスタの出力側電極と第２のトランジスタの電流供給側電極と第３のトランジスタの出力側電極と入力側電極とを接続し、
前記第２のトランジスタの出力側電極とコンデンサの第１の電極と前記駆動トランジスタの入力側電極とを接続し、
前記駆動トランジスタの電流供給側電極と前記コンデンサの第２の電極と前記第３のトランジスタの電流供給側電極を第１の電源に接続し、
前記第１のトランジスタの入力側電極を第１の信号回路に接続し、
前記第２のトランジスタの入力側電極を第２の信号回路に接続し、
前記駆動トランジスタの出力側電極を前記データ電極に接続し、
前記第１の信号回路と前記第２の信号回路とを制御して前記第１の電流駆動回路で生成した階調電流を前記第３のトランジスタに供給した時の第３のトランジスタの入力側電極電圧をサンプル・ホールドし、前記入力側電極電圧に応じた電流値で前記データ電極を駆動することを特徴とする請求項９に記載の表示装置の駆動回路。
【請求項１２】
所定の間隔で設けられた複数の制御電極と、所定の間隔で設けられた複数のデータ電極と、前記制御電極と前記データ電極の交点に各々画素回路が配置されたマトリクス型表示装置のデータ電極駆動回路において、
ｎビットのデジタル画像信号をｍビット（ｍ＞ｎ）に変換するデータ変換回路と、
基準電流源と該基準電流源の電流値に重み付けをした電流が出力側電極と電流供給側電極との間に流れる複数のトランジスタと該トランジスタの出力側電極に接続された複数のスイッチ素子とで構成され、前記ｍビットのデジタル画像信号に応じた階調電流を生成する第１の電流駆動回路と、
を備えたことを特徴とする表示装置の駆動回路。
【請求項１３】
前記データ変換回路は、ＲＧＢごとに変換テーブルをそれぞれ備えたことを特徴とする請求項１から１２のいずれかに記載の表示装置の駆動回路。
【請求項１４】
前記データ変換回路は、前記第１の電流駆動回路の温度変化による電流値の変動を補正する温度補正テーブルを備えたことを特徴とする請求項１から１３のいずれかに記載の表示装置の駆動回路。
【請求項１５】
前記第１の切換回路と前記複数のデータ電極との間に設けられ、前記第１の切換回路のそれぞれの出力電極と前記複数のデータ電極との接続を切り換える複数のスイッチ素子を有する第４の切換回路と、
該第４の切換回路に接続され、前記データ電極および画素回路を非発光電圧値に駆動する増幅器とを備え、
１つの電流駆動器で複数のデータ電極を駆動することを特徴とする請求項１から１４のいずれかに記載の表示装置の駆動回路。
【請求項１６】
所定の間隔で設けられた複数の制御電極と、所定の間隔で設けられた複数のデータ電極と、前記制御電極と前記データ電極との交点に各々画素回路が配置されたマトリクス型表示装置の駆動方法において、
フレーム周期を少なくとも４つのサブフレームに分割し、
第１のサブフレーム期間で第１の色に発光する画素回路に所定の画像信号を書き込み、かつ第２の色および第３の色に発光する画素回路に非発光電圧値を書き込み、
第２のサブフレーム期間で第２の色に発光する画素回路に所定の画像信号を書き込み、かつ第１の色および第３の色に発光する画素回路に非発光電圧値を書き込み、
第３のサブフレーム期間で第３の色に発光する画素回路に所定の画像信号を書き込み、かつ第１の色および第２の色に発光する画素回路に非発光電圧値を書き込み、
第４のサブフレーム期間で第１の色、第２の色および第３の色に発光する画素回路に非発光電圧値を書き込むことを特徴とする表示装置の駆動方法。
【請求項１７】
前記第１、第２、第３および第４のサブフレーム期間は、それぞれの期間が同じであることを特徴とする請求項１６に記載の表示装置の駆動方法。
【請求項１８】
前記第１、第２、第３および第４のサブフレーム期間は、少なくとも１つの期間が他の期間と異なることを特徴とする請求項１６に記載の表示装置の駆動方法。
【請求項１９】
前記第１、第２、第３および第４のサブフレーム期間は、それぞれの期間が異なることを特徴とする請求項１６に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス型表示装置の駆動回路に関し、特に各画素に発光素子を有する表示装置を電流値により階調表示する表示装置のデータ電極駆動回路とその駆動方法に関する。
【背景技術】
【０００２】
近年の表示装置技術の発展に伴い、液晶表示装置などが実用化されている。有機ＥＬ表示装置は、液晶表示装置に比べ薄型、広視野角などの特徴を持っている。
有機ＥＬ表示装置には、単純マトリクス型と画素回路にＴＦＴ（Thin  Film  Transistor）を用いたアクティブマトリクス型がある。さらにアクティブマトリクス型にはその駆動方法から電圧駆動型と電流駆動型に分類される。
図２にマトリクス型表示装置の簡略図を示す。
【０００３】
行方向に所定の間隔で設けられた複数本の制御電極５と列方向に所定の間隔で設けられた複数本のデータ電極４との交点に各々画素回路６が配置されている。
画素回路は、ＴＦＴを４〜５個程度使用し、画素回路の電流ばらつきを低減することで画質を改善している。なお、図示しないが、表示装置には、データ電極駆動回路の電源および制御電極駆動回路の電源、データ電極駆動回路などを制御する制御回路なども含まれる。
図２７に従来のデータ電極および画素回路を駆動するデータ電極駆動回路を示す。
【０００４】
シリアルに入力するデジタル画像信号Ｄ００〜Ｄｘｘは、データ変換回路８２でクロック信号ＣＬＫに同期してクロック信号の周期の期間だけ画像信号を保持する。データ反転信号ＩＮＶは、Ｄ００〜Ｄｘｘのうち半分以上のデータが前のデータと比較して反転している場合に使用し、デジタル画像信号配線（データバス）の消費電流を低減している。
【０００５】
例えば、前データが００００１１であり、次データが１１１１１１であれば、６個中４個の画像信号が反転しているので、データを入力する側（ＣＰＵなど）でデータ反転信号ＩＮＶを１にし、入力する画像信号を１１１１１１から００００００に反転してデータ変換回路に入力する。ＣＰＵ側から駆動回路側に入力する信号は、画像信号を００００００とし、ＩＮＶを１にして入力すると、データ変換回路８２で次画像信号を００００００から１１１１１１に反転することにより所望の信号１１１１１１を得ることができる。
【０００６】
前データが１１１１１１であり、次データが１１００１１であれば、６個中２個しか画像信号が反転していないので、データを入力する側（ＣＰＵなど）でデータ反転は行わない。ＣＰＵ側から入力する信号は、信号ＩＮＶを０にし、画像信号を１１００１１として入力すると、データ変換回路８２で反転なしで、所望の信号１１００１１が得られる。
【０００７】
シフトレジスタ回路８１はクロック信号ＣＬＫに同期して順次サンプリング信号ＳＰを生成する。スタート信号ＳＴＨを入力すると、図２８に示すようにフリップフロップ回路（以降「ＦＦ回路」と略す）ＦＦ回路８１ａの出力からＳＰ１のサンプリング信号を生成し、ＦＦ回路８１ｂの出力からＳＰ２のサンプリング信号を生成し、ＦＦ回路８１ｃの出力からＳＰ３のサンプリング信号を生成し、ＦＦ回路８１ｄの出力からＳＰ４のサンプリング信号を生成し、デジタル画像信号をサンプリング信号ＳＰ１−ＳＰ２−ＳＰ３−ＳＰ４に同期して順にデータレジスタ回路１２に保持する。
【０００８】
所定回数の画像信号の取り込みが終わるとラッチ信号ＳＴＢによってデータレジスタ回路１２で保持したデジタル画像信号は一斉にデータラッチ回路１３に転送し保持する。
電流駆動回路Ａ１４では画像信号に応じた所定の電流値を出力してデータ電極４を駆動している。
図２９に電流駆動回路１４とデータラッチ回路１３の詳細図を示す。
【０００９】
一般に表示装置の駆動部は、データラッチ回路１３までのロジック部電圧に比べ電圧が高いため、データラッチ１３ａと電流駆動回路１４との間には、低圧の電圧から高圧の電圧に変換するレベルシフト回路１３ｂを備えている。
画像信号がｎビットであればトランジスタ（以下「Ｔｒ」と略す）８５ａ〜８５ｆはｎ個のスイッチとして動作し画像信号に応じて制御する。Ｔｒ８４ａ〜８５ｆはｎ個の定電流器で、基準電流器８６の電流値Ｉに対して重み付けした電流値を設定している。例えば図２９ではｎ＝６の６４階調の電流駆動器１４ｋを実現している。Ｔｒ８４ａ，８４ｂ，８４ｃ，８４ｄ，８４ｅ，８４ｆの順に電流値は１×Ｉ，２×Ｉ，４×Ｉ，８×Ｉ，１６×Ｉ，３２×Ｉとなっている。
【００１０】
例えば、画像信号が００００００であればＴｒ８５ａ〜Ｔｒ８５ｆはすべてオフし負荷８７に電流は流れない。また、画像信号が１１１１１１であればＴｒ８５ａ〜Ｔｒ８５ｆはすべてオンし、６３×Ｉの電流が負荷８７に流れる。また、データ電極４の本数、制御電極５の本数、電流駆動器１４ｋの数などはパネルの画素数や画素回路構成に応じて任意である。負荷８７はデータ電極４および画素回路６などである。
画素回路を駆動する電流駆動器に電流ばらつきがあると表示むら（縦線むら）が発生する。一般にある程度の個数のドット欠陥は許容しているが線欠陥は１ラインでも許容できない。
【００１１】
そこで、アナログ画像信号を受信してＡ／Ｄ変換、Ｄ／Ａ変換器や増幅器の特性ばらつきを平均化するためにＤ／Ａ変換器や増幅器の入力側および出力側に切換手段を設け任意のサイクルで切り換えることが提案されている（特許文献１参照）。
【特許文献１】特開平９−１５２８５０号公報（第１図、第２図、第５図）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、この従来の表示装置の駆動にはいくつかの問題点がある。
第１の問題点は、電流駆動回路の電流値などの特性ばらつきにより縦線むらを生じ画質が低下する点である。
【００１３】
第２の問題点は、電流駆動方式では、駆動時間は、電流値と負荷容量および駆動電圧で決定してしまうため、画素数が大きくなると駆動時間が短く、さらに負荷容量が大きくなるので電流値を大きくする必要があり、表示装置の消費電力が大きくなる点である。
例えば、１水平期間は１／（フレーム周波数×走査電極数）なので、フレーム周波数が６０Ｈｚであり、走査電極数が３２０であれば１水平期間は１／（６０×３２０）＝約５２μｓｅｃとなる（実際には垂直ブランキング期間や水平ブランキング期間があるため約５０μｓｅｃが１水平期間となる）。
【００１４】
液晶表示装置などの電圧駆動方式では、ボルテージフォロアなどの高い駆動能力を有する増幅器で約１．５μｓｅｃと高速にデータ電極を駆動することができる。１個のＤ／Ｖ変換器（デジタル信号を電圧値のアナログ値に変換することを「Ｄ／Ｖ変換」と略し、デジタル信号を電流値のアナログ値に変換することを「Ｄ／Ｉ変換」と略すことにする。）で約３０個のデータ電極を書き込みが可能で、Ｄ／Ｖ変換器は７２０／３０＝２４個でよい。
【００１５】
有機ＥＬ表示装置の電流駆動方式では、１μＡ程度の微少電流で駆動することがあり、負荷容量が１０ｐＦであれば、ｔ＝ＣＶ／Ｉ＝１０ｐＦ×５Ｖ／１μＡ＝５０μｓｅｃの時間がかかる。つまり、液晶表示装置で一般に行っている時分割駆動ができないため、Ｄ／Ｉ変換器はデータ電極数と同じ７２０個必要になる。
このように、電圧駆動方式では、Ｄ／Ｖ変換器で高速に駆動することができるので画像信号によらず書き込み時間はほぼ一定であるが、電流駆動方式では、書き込み時間は電流値と負荷容量によって決定されるため、１つのＤ／Ｉ変換器で複数のデータ電極を時分割に駆動することが難しいため、Ｄ／Ｉ変換器はデータ電極数必要になる。また、電圧駆動方式では、画素数が増えれば、負荷容量が増加し、また駆動時間も短くなるため、駆動時間が足りないという問題がある。
【００１６】
第３の問題は、従来の電流駆動回路では、ガンマ特性に合うような電流値を得ることができないという点である。
【００１７】
第４の問題点は、回路規模が大きくなる点である。特許文献１記載の技術には、入力する信号がアナログ信号で、まずＡ／Ｄ変換し、さらにＤ／Ａ変換し、Ｄ／Ａ変換の入力側と出力側に切換手段を設け、Ｄ／Ａ変換回路の特性ばらつきを平均化している。
しかし、最近の携帯電話機などの小型の表示装置では、高精細化、多階調化が進み、画素数はＱＶＧＡ（２４０×ＲＧＢ×３２０画素）以上であり、デジタル技術化が進み画像信号は６ビット以上のデジタル信号になっている。
【００１８】
そのため、Ｄ／Ａ変換回路の入力側に切換手段を設けると、１つのＤ／Ａ変換器の入力電極に接続するスイッチの数は（Ｄ／Ａ変換器数×デジタル画像信号のビット数）個になってしまい、スイッチ数が膨大になる。この場合、画像信号の入れ換えは、１個のＤ／Ｉ変換器の入力側のスイッチ数は７２０×６＝４,３２０個も必要になり、表示装置全体だとさらに７２０倍の３,１１０,４００個ものスイッチが必要になる。
［発明の目的］
本発明の目的は、データ電極駆動回路の回路規模を増大することなく画質を向上した表示装置の駆動回路およびその駆動方法を提供することにある。
【課題を解決するための手段】
【００１９】
本発明の表示装置の駆動回路では、所定の間隔で設けられた複数の制御電極と、所定の間隔で設けられた複数のデータ電極と、前記制御電極と前記データ電極との交点に各々画素回路が配置されたマトリクス型表示装置のデータ電極駆動回路において、シリアルに入力する複数のデジタル画像信号をパラレルに展開して保持する展開保持回路と、前記展開保持回路に接続して前記デジタル画像信号に応じた階調電流を生成する電流駆動器を複数備える第１の電流駆動回路と、前記複数の電流駆動器の各出力に接続して複数のスイッチ素子で構成した第１の切換回路と、少なくとも前記複数の電流駆動器を前記第１の切換回路を制御して切り換え、かつ前記展開保持回路において、少なくともデジタル画像信号を展開する順番、方向、または循環する回数を制御する切換制御回路とを備える。
【００２０】
また、前記展開保持回路は、クロック信号に同期してシリアルに入力するｎビットのデジタル画像信号を、少なくともクロック周期の期間保持する機能を備えたデータ変換回路と、スタート信号を受信してクロック信号に同期したサンプリング信号を順次に生成するシフトレジスタ回路と、前記データ変換回路に接続して前記デジタル画像信号を前記サンプリング信号に応じて順次に保持するデータレジスタ回路とを備え、前記スタート信号の入力位置を切り換える第２の切換回路か、または、前記シフトレジスタ回路と前記データレジスタ回路の間に配置し、前記サンプリング信号の順番を入れ換える第３の切換回路を備えるか、または、少なくとも１フレーム画面分のデジタル画像信号を保持するフレームメモリ回路と、前記フレームメモリ回路のデジタル画像信号を少なくとも１ライン分以上一斉に保持し、かつ前記デジタル画像信号を循環するデータシフト回路とを備え、前記第１の切換回路および前記第２の切換回路か、または前記第３の切換回路を、垂直同期信号の周期に同期して切り換えるか、または、垂直同期信号の周期および水平同期信号の周期に同期して切り換えるか、または、垂直同期信号の周期および水平同期信号の周期および垂直同期信号周期を複数に分割して得る信号の周期を組み合わせた周期に同期して切り換える。
【００２１】
また、本駆動回路は、前記データレジスタ回路と前記第１の電流駆動回路との間に設けられ、１水平同期信号周期の任意の期間前記デジタル画像信号を保持するデータラッチ回路を備える。
【００２２】
また、本駆動回路は、デジタル画像信号に応じた階調電流を生成する第１の電流駆動回路の他に、前記第１の駆動回路から供給する階調電流値を参照して、駆動トランジスタのゲート電圧値に変換し保持して、前記ゲート電圧値に応じた電流値で前記データ電極を駆動する第２の電流駆動回路を備えることもできる。
【００２３】
前記第２の電流駆動回路の例として、第１のトランジスタのソース電極に前記階調電流値を供給し、前記駆動トランジスタのドレイン電極と前記第１のトランジスタのドレイン電極と第２のトランジスタのソース電極と第３のトランジスタのソース電極とを接続し、前記駆動トランジスタのソース電極とコンデンサの第１の電極を第１の電源に接続し、前記駆動トランジスタのゲート電極と前記コンデンサの第２の電極と前記第２のトランジスタのドレイン電極とを接続し、前記第１および第３のトランジスタのゲート電極を第１の信号回路に接続し、前記第２のトランジスタのゲート電極を第２の信号回路に接続し、前記第３のトランジスタのドレイン電極を前記データ電極に接続し、前記第１の信号回路と前記第２の信号回路を制御して前記第１の電流駆動回路で生成した階調電流を前記駆動トランジスタに供給した時の駆動トランジスタのゲート電圧をサンプル・ホールドし、前記ゲート電圧に応じた電流値で前記データ電極を駆動することが挙げられる。
【００２４】
前記第２の電流駆動回路の別の例として、第１のトランジスタのソース電極に前記階調電流を供給し、前記第１のトランジスタのドレイン電極と第２のトランジスタのソース電極と第３のトランジスタのドレイン電極およびゲート電極とを接続し、前記第２のトランジスタのドレイン電極とコンデンサの第１の電極と駆動トランジスタのゲート電極とを接続し、前記駆動トランジスタのソース電極と前記コンデンサの第２の電極と前記第３のトランジスタのソース電極を第１の電源に接続し、前記第１のトランジスタのゲート電極を第１の信号回路に接続し、前記第２のトランジスタのゲート電極を第２の信号回路に接続し、前記駆動トランジスタのドレイン電極を前記データ電極に接続し、前記第１の信号回路と前記第２の信号回路を制御して前記第１の電流駆動回路で生成した階調電流を前記第３のトランジスタに供給した時の第３のトランジスタのゲート電圧をサンプル・ホールドし、前記ゲート電圧に応じた電流値で前記データ電極を駆動することが挙げられる。
【００２５】
また、前記第１の切換回路と前記複数のデータ電極との間に設けられ、前記第１の切換回路のそれぞれの出力電極と前記複数のデータ電極を切り換える複数のスイッチ素子で構成する第４の切換回路と、前記第４の切換回路に接続し前記データ電極および画素回路を非発光電圧値に駆動する増幅器とを備え、フレーム周期を少なくとも４以上のサブフレームに分割し、第１のサブフレーム期間で第１の色に発光する画素回路に所定の画像信号を書き込み、かつ第２の色および第３の色に発光する画素回路に非発光電圧値を書き込み、第２のサブフレーム期間で第２の色に発光する画素回路に所定の画像信号を書き込み、かつ第１の色および第３の色に発光する画素回路に非発光電圧値を書き込み、第３のサブフレーム期間で第３の色に発光する画素回路に所定の画像信号を書き込み、かつ第１の色および第２の色に発光する画素回路に非発光電圧値を書き込み、第４のサブフレーム期間で第１の色、第２の色および第３の色に発光する画素回路に非発光電圧値を書き込み、前記第１、第２、第３および第４のサブフレーム期間は、それぞれの期間が同じであるか、または、少なくとも１つの期間が他の期間と異なるか、またはそれぞれの期間が異なるように駆動することが挙げられる。
【００２６】
また、本駆動装置は、ｎビットのデジタル画像信号をｍビット（ｍ＞ｎ）に変換するデータ変換回路と、基準電流源と前記基準電流源の電流値に重み付けした複数のトランジスタと複数のスイッチ素子で構成し、前記ｍビットのデジタル画像信号に応じた階調電流を生成する第１の電流駆動回路を備えることもできる。
前記データ変換回路は、ＲＧＢごとに変換テーブルをそれぞれ備え、または、前記第１の電流駆動回路の温度変化による電流値の変動を補正する温度補正テーブルを備える。
【００２７】
（効果）
第１の効果は、シリアルに入力する複数のデジタル画像信号をスタート信号の入力位置を入れ換える切換回路か、シフトレジスタ回路で生成するサンプリング信号を入れ換える切換回路か、保持したデジタル画像信号をシフトするデータシフト回路などの回路を備えるシリアルに入力する複数のデジタル画像信号をパラレルに展開し保持する展開保持回路と、展開保持回路に接続してデジタル画像信号に応じた階調電流を生成する複数の電流駆動器で構成する第１の電流駆動回路と、複数の電流駆動器の各出力に接続する複数のスイッチ群で構成した第１の切換回路とを備え、デジタル画像信号の入れ換えをデータレジスタ回路などの保持回路の前段の回路でスタート信号またはサンプリング信号を入れ換えることで、入れ換え回路は少ないスイッチ数で実現でき、第１の電流駆動器回路の特性ばらつきを時間と空間とに分散することで良好な画質を得ることができる。
【００２８】
第２の効果は、１フレーム期間をＲＧＢごとに発光期間および非表示期間の複数のサブフレーム期間に分割し、１つの電流駆動器で複数のデータ電極を時分割に駆動する切換回路を備えることで、データ電極駆動回路を約１／３に低減することができる。また、非表示期間を設けることにより、残像を消す効果があるため動画表示でも良好な画質を得ることができる。さらに、ＲＧＢごとにサブフレームの期間を変えることで輝度補正をすることもできる。
【００２９】
第３の効果は、デジタル画像信号をアナログの階調電流に変換する第１の電流駆動回路と、第１の電流駆動回路の階調電流値を参照した電圧を保持する回路と、その電圧に応じた電流値を生成する駆動回路でデータ電極および画素回路とを駆動することで、画素の高精細化しても第１の電流駆動回路の回路規模が増大することを防ぎ、さらに表示装置の消費電力を低減することができる。
【００３０】
第４の効果は、シリアル入力するデジタル画像信号を受信してＲＧＢごとに輝度補正または温度補正する機能を有するデータ変換回路を備えることで良好な画質を得ることができる。
【発明の効果】
【００３１】
シリアルに入力する複数のデジタル画像信号をパラレルに展開して保持し、デジタル画像信号に応じた階調電流を生成し、少なくともデジタル画像信号を展開する順番、方向、または循環する回数を制御するので、データ電極駆動回路の回路規模を増大することなく画質を向上した表示装置の駆動回路およびその駆動方法の提供を実現することができる。
【発明を実施するための最良の形態】
【００３２】
次に、本発明の実施の形態について図面を参照して説明する。
（実施の形態１）
図２に本発明の表示装置のブロック図を示し、図１に本発明の表示装置の一実施の形態であるデータ電極駆動回路２ａのブロック図を示し、図６に図１に示した表示装置のタイミングチャートを示す。
【００３３】
各部の構成および動作について説明する。
表示装置を駆動するには、ここで図示した回路以外にも電源回路、クロック信号などを生成する回路、クロック信号などを制御する回路などが必要であるが、本発明は技術分野で記述したようにデータ電極駆動回路に関するものであるので、電源回路などについては図示せず、また説明もしない。また、データ電極に直交する制御電極を駆動する制御電極駆動回路についても詳細な説明はしない。
【００３４】
まず、データ変換回路１６について図１７、図１８および図１９を参照して説明する。
データ変換回路１６は、少なくともクロック信号に同期してシリアルに入力するデジタル画像信号Ｄ００〜Ｄｘｘをクロック周期の期間保持する機能を備え、その他の機能としてデータ反転機能（背景技術で説明済み）や、デジタル画像信号をｎビットからｍビット（ｍ≧ｎ）に変換する機能を備えている。
有機ＥＬ表示装置では、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）（以下「ＲＧＢ」と略す）ごとに材料が異なるため、ガンマ特性に合うように微妙に階調−輝度特性を変えることで良好な画質を得ることができる。
【００３５】
図１７は、入力する階調データと所望の輝度を示す図で、ＲＧＢごとに輝度の調節をするためのものである。同図において横軸は入力階調データを示し、縦軸は輝度を示す。
図１８は、データ変換回路の詳細図で、保持機能とデータ反転機能を備えたラッチ回路３５と、ＲＧＢの各色の変換テーブル（３６，３７，３８）と、データバスを駆動するバッファ回路３９とを備えている。
【００３６】
図１９に６ビットの画像信号を８ビットの画像信号に変換する例を示す。
変換テーブルは、ＲＡＭやＲＯＭ（ＥＥＰＲＯＭなど）で機種ごとに変換テーブルを変えることができる。また、データ変換テーブルは、後述の電流駆動回路Ａ１４の温度による電流値変化を補正するテーブルを備えてもよく、入力するデジタル画像信号にＲＧＢ輝度補正や温度補正を施すことでより高画質な表示を得ることができる。
高画質の必要性がない場合には、変換テーブルがなくてもよい。また低消費電力の必要性がない場合には、データ反転機能がなくてもよい。
【００３７】
次に、シリアルに入力するデジタル画像信号をパラレルに展開し保持する展開保持回路を構成する切換回路Ｂ１０、シフトレジスタ回路１１、データレジスタ回路１２およびデータラッチ回路１３について説明する。
【００３８】
水平スタート信号ＳＴＨを入力するとシフトレジスタ回路１１で順にクロック信号に同期したサンプリング信号ＳＰｎ（ｎ＝１，２，３，・・・）を生成する。シフトレジスタ回路１１は複数のフリップ・フロップ回路（以下「ＦＦ回路」と略す）（１１ａ〜１１ｄ）で構成する。シフトレジスタ回路１１はリセット機能付き双方向シフトレジスタである。
【００３９】
図３（ａ）〜（ｄ）にシフトレジスタ回路１１および切換回路Ｂ１０の詳細を示す。
切換回路Ｂ１０は複数のスイッチ（１０ａ〜１０ｄ）で構成し、複数のスイッチを切換制御回路１７で制御して、水平スタート信号ＳＴＨの入力位置を切り換え、サンプリング信号ＳＰｎの生成順を変える。
【００４０】
次にその詳細な動作について説明する。
図３（ａ）に示すように切換回路Ｂ１０のスイッチ１０ａがオンすると、ＦＦ回路１１ａでＳＰ１のサンプリング信号を生成し、ＦＦ回路１１ｂでＳＰ２のサンプリング信号を生成し、ＦＦ回路１１ｃでＳＰ３のサンプリング信号を生成し、ＦＦ回路１１ｄでＳＰ４のサンプリング信号を生成する（スタート信号を入力して最初に生成するのがＳＰ１で順にＳＰ２、ＳＰ３、ＳＰ４、・・・となる）。
次に、図３（ｂ）に示すようにスイッチ１０ｂがオンするとＦＦ回路１１ｂでＳＰ１のサンプリング信号を生成し、ＦＦ回路１１ｃでＳＰ２のサンプリング信号を生成し、ＦＦ回路１１ｄでＳＰ３のサンプリング信号を生成し、ＦＦ回路１１ａでＳＰ４のサンプリング信号を生成する。
【００４１】
以下同様に、図３（ｃ）、図３（ｄ）に示すような切換回路Ｂのスイッチ状態に応じたサンプリング信号ＳＰｎを生成している。なお、シフトレジスタ回路１１は最後のサンプリング信号を生成し終えた時点でリセットするか、スタート信号を入力する直前にリセットする。また、図３（ａ）〜（ｄ）でＦＦ回路およびスイッチ１０が４個の場合を示しているが、本発明はこれに限定されるものではなく５個以上であってもよい。
クロック信号に同期してシリアルに入力したデジタル画像信号は、データ変換回路１６で所定のデジタル画像信号に変換し、サンプリング信号ＳＰｎの順にデータレジスタ回路１２で保持する。ラッチ信号ＳＴＢを入力するとデータレジスタ回路１２で保持したデジタル画像信号は一斉にデータラッチ回路１３で保持される。
【００４２】
ここで、一般にデータラッチのタイミングは図２６（ａ）に示すよう行っているが、画像信号を入力するタイミングと、データ電極を駆動するタイミングを図２６（ｂ）に示すような１水平期間をデータ入力期間とデータ電極駆動期間に分割することでデータラッチ回路１３を削除することもできる。その場合、レベルシフト回路はデータレジスタ回路の出力に接続する。また電圧を変換するレベルシフト回路は、ロジック系の電源電圧と駆動系の電源電圧が同じ時には必要ない。
【００４３】
次に電流駆動回路Ａ１４について説明する。
電流駆動回路Ａ１４は、デジタル信号をアナログ電流値に変換する回路（以降「Ｄ／Ｉ変換回路」と略す。また、Ｄ／Ａ変換回路はデジタル信号を電圧のアナログ信号か電流のアナログ信号に変換する回路と定義し区別する。）で、データ電極を駆動するか、あるいは他の電流駆動器を駆動し、図４に示すような複数の電流駆動器（１４ａ〜１４ｄ）で構成し、図２９の１４ｋに示すような電流値で重み付けした複数のトランジスタで構成する。
【００４４】
ここでは画像信号のビット数ｍ＝６の時について説明する。
背景技術でも説明したように、Ｔｒ８５ａ〜Ｔｒ８５ｆは、スイッチとして動作し画像信号に応じて制御する。Ｔｒ８４ａ〜Ｔｒ８４ｆは、定電流器であり、基準電流器８６の電流値Ｉに対して重み付けした電流値を設定し、６４階調の電流値を生成する電流駆動器１４ｋを実現している。２の倍数に重み付けをする時は、Ｔｒ８４ａ，Ｔｒ８４ｂ，Ｔｒ８４ｃ，Ｔｒ８４ｄ，Ｔｒ８４ｅ，Ｔｒ８４ｆの順に電流値は１×Ｉ，２×Ｉ，４×Ｉ，８×Ｉ，１６×Ｉ，３２×Ｉに設定し、例えば、画像信号が００００００であればＴｒ８５ａ〜Ｔｒ８５ｆはすべてオフし負荷８７に電流は流れない、画像信号が１１１１１１では、Ｔｒ８５ａ〜Ｔｒ８５ｆはすべてオンし６３×Ｉの電流が負荷８７に流れる。
【００４５】
なお、ここでは画像信号のビット数がｍ＝６の場合で説明したが、ｍは５以下であってもよく７以上であってもよい。また、電流駆動回路Ａ１４は、図２９に記述した以外の回路でもよく、例えば、図２９ではＰ型エンハンスメント型トランジスタで構成しているため吐き出しタイプの電流駆動器であるが、トランジスタをＮ型で構成すれば吸い込み型の電流駆動器になる。さらに、Ｔｒ８５ａ〜Ｔｒ８５ｆに相当するトランジスタをＮ型にし、トランジスタのゲート電圧範囲をロジック電圧の範囲内で制御すればレベルシフト回路１３ｂを削除することができる。なお、トランジスタのゲート電極の丸印は反転を意味しており、ここでは、信号が「０」論理レベルでオンするという意味になる。また、トランジスタＴｒ８４はディプレッション型でもエンハンスメント型でもバイポーラ型でもよい。トランジスタＴｒ８５はスイッチであるので、Ｐ型エンハンスメント型であってもよい。
【００４６】
その他の例として図２５に示すように、１つの駆動器は１つのトランジスタで構成し、生成する電流値がガンマ特性に合うように予め設定した複数の電圧から画像信号に応じて１値選択し、その電圧をトランジスタのゲート電極に印加することで階調電流を生成することも可能である。
【００４７】
次に、切換回路Ａ１５について説明する。
切換回路Ａ１５は、図４に示すように複数の電流駆動器（１４ａ〜１４ｄ）の各出力にスイッチ群（１５ａ〜１５ｄ）をそれぞれ接続し、電流駆動器を切り換える回路である。
図４のＲ１、Ｒ２、Ｒ３、Ｒ４はデータ電極か、または他の電流駆動器の入力電極である。
各電流駆動器に接続したスイッチ群（１５ａ〜１５ｄ）は、切換制御回路１７で制御し、デジタル画像信号とデータ電極が対応するように切換回路Ｂ１０と同調して制御する。
【００４８】
次に図３（ａ）〜（ｄ）、図４および図５（ａ）〜（ｄ）を参照して、切換回路Ａ１５と切換回路Ｂ１０の各スイッチ状態において、各電流駆動器と各電極の対応について説明する。
スイッチ１０ａとスイッチ１５ａとがオンし、その他のスイッチがオフしているとき（図３（ａ）と図５（ａ）とを参照）は、Ｒ１電極を駆動器Ａで駆動し、Ｒ２電極を駆動器Ｂで駆動し、Ｒ３電極を駆動器Ｃで駆動し、Ｒ４電極を駆動器Ｄで駆動する。同様にスイッチ１０ｂとスイッチ１５ｂとがオンし、その他のスイッチがオフしているとき（図３（ｂ）と図５（ｂ）とを参照）は、Ｒ１電極を駆動器Ｂで駆動し、Ｒ２電極を駆動器Ｃで駆動し、Ｒ３電極を駆動器Ｄで駆動し、Ｒ４電極を駆動器Ａで駆動し、スイッチ１０ｃとスイッチ１５ｃとがオンし、その他のスイッチがオフしているとき（図３（ｃ）と図５（ｃ）参照）は、Ｒ１電極を駆動器Ｃで駆動し、Ｒ２電極を駆動器Ｄで駆動し、Ｒ３電極を駆動器Ａで駆動し、Ｒ４電極を駆動器Ｂで駆動し、スイッチ１０ｄとスイッチ１５ｄとがオンし、その他のスイッチがオフしているとき（図３（ｄ）と図５（ｄ）とを参照）は、Ｒ１電極を駆動器Ｄで駆動し、Ｒ２電極を駆動器Ａで駆動し、Ｒ３電極を駆動器Ｂで駆動し、Ｒ４電極を駆動器Ｃで駆動する。Ｒ１電極では駆動器Ａ−Ｂ−Ｃ−Ｄの順に駆動し、Ｒ２電極では駆動器Ｂ−Ｃ−Ｄ−Ａの順に駆動し、Ｒ３電極では駆動器Ｃ−Ｄ−Ａ−Ｂの順に駆動し、Ｒ４電極では駆動器Ｄ−Ａ−Ｂ−Ｃの順に駆動している。
【００４９】
これらのスイッチの切換タイミングは、フレーム周期で行ってもよく、ライン周期およびフレーム周期で行ってもよく、ランダムな周期で切り換えてもよい。
次に切換制御回路１７について説明する。
切換制御回路１７は、切換回路Ａ１５と切換回路Ｂ１０とを制御する回路であり、フレーム周期に切り換えたり、またはライン周期およびフレーム周期に切り換えたり、規則的、またはランダムに切り換えたりするなどの機能を備えている。
【００５０】
図５（ａ）〜（ｄ）のＥ１、Ｅ２、・・・などは、保持したｍビットのデジタル画像信号で、入力した順にＥ１、Ｅ２、Ｅ３、Ｅ４、・・・とし、Ｅ１−Ｒ１電極、Ｅ２−Ｒ２電極、Ｅ３−Ｒ３電極、Ｅ４−Ｒ４電極、・・・にそれぞれ対応し、図３（ａ）と図５（ａ）、図３（ｂ）と図５（ｂ）、図３（ｃ）と図５（ｃ）、図３（ｄ）と図５（ｄ）のスイッチ状態のように、画像信号とデータ電極とが対応するように制御する。
切換制御回路１７に入力する信号は、図示した垂直同期信号Ｖｓｙｎｃ信号以外に、水平同期信号Ｈｓｙｎｃや、ＶｓｙｎｃやＨｓｙｎｃをさらに複数に分割した周期の信号などを入力し、切換制御回路１７でそれらの信号からランダムに組み合わせた信号を生成することもできる。
【００５１】
以上説明したように、クロック信号に同期してシリアルに入力するデジタル画像信号を展開する順番をスタート信号の入力する位置を切り換え、かつ、１つの電流駆動器で複数のデータ電極を循環して駆動することで、電流駆動器の特性ばらつきを時間と空間とに分散することにより画質を向上している。
【００５２】
切換回路Ｂ１０を構成するスイッチ数は、特許文献１に記載された発明のように切換回路を駆動器の入力側に配置する構成に比べ、１／（ビット数×駆動器数）で回路規模を増大することなく実現できる。
本実施の形態は、１つの電流駆動器で表示装置の全データ電極に対応してもよく、任意の数のデータ電極をグループ化し、そのグループ内で対応してもよい。
【００５３】
（実施の形態２）
図７を参照して第２の実施の形態について説明する。
実施の形態１と同じ回路については説明を省略し、異なる点について説明する。
シフトレジスタ回路１１とデータレジスタ回路１２との間に切換回路Ｃ１８を備え、シフトレジスタ回路１１で生成したサンプリングパルスＳＰｎ（ｎ＝１，２，３，・・・）を切換回路Ｃ１８で切り換え、クロックに同期してシリアルに入力するデジタル画像信号の展開位置を入れ換えてデジタル画像信号をデータレジスタ回路１２に展開し保持する。
図８（ｅ）に切換回路Ｃの詳細を示す。
【００５４】
シフトレジスタ回路１１に接続して複数のスイッチ群（１８ａ、１８ｂ、１８ｃ、１８ｄ、・・・）で構成する。
次に、図８（ａ）、図８（ｂ）、図８（ｃ）、図８（ｄ）に駆動器が４個の時の切換例を示す。
【００５５】
図８（ａ）は、スイッチ１５ａとスイッチ１８ａとがオンし、他のスイッチがオフした状態を示し、同様に、図８（ｂ）はスイッチ１５ｂとスイッチ１８ｂとがオンし、他のスイッチがオフした状態を示し、図８（ｃ）はスイッチ１５ｃとスイッチ１８ｃとがオンし、他のスイッチがオフした状態を示し、図８（ｄ）はスイッチ１５ｄとスイッチ１８ｄとがオンし、他のスイッチがオフした状態を示す。
【００５６】
切換制御回路１７で、切換回路Ｃおよび切換回路Ａを制御して、図８（ａ）−（ｂ）−（ｃ）−（ｄ）−・・・の順に切り換えた場合、Ｒ１電極を、駆動器Ａ−駆動器Ｂ−駆動器Ｃ−駆動器Ｄの順に駆動し、Ｒ２電極を、駆動器Ｂ−駆動器Ｃ−駆動器Ｄ−駆動器Ａの順に駆動し、Ｒ３電極を、駆動器Ｃ−駆動器Ｄ−駆動器Ａ−駆動器Ｂの順に駆動し、Ｒ４電極を、駆動器Ｄ−駆動器Ａ−駆動器Ｂ−駆動器Ｃの順に駆動する。
なお、実施の形態１と同様に、切換の順番は規則的な順番でもよく、ランダムな順番でもよい。また、切換周期は、フレーム周期で行ってもよく、ライン周期およびフレーム周期で行ってもよく、ランダムな周期で切り換えてもよい。
【００５７】
実施の形態２では、サンプリング信号を切換回路Ｃ１８で入れ換えることで、スイッチ数は、切換回路を駆動器の入力側に配置する構成に比べ１／（ビット数）で実現できる。実施の形態１に比べスイッチ数が多いが、実施の形態１よりスイッチをランダムに切り換える組合せが増えるため、表示むらをさらに分散することができる。
【００５８】
（実施の形態３）
実施の形態１で、任意の数のデータ電極をグループ化し、そのグループ内で駆動してもよいと記述したが、そのグループをＲＧＢ各色にグループ化するのが好ましい。
図２０に示した駆動回路は、ＲＧＢごとにグループ化しそれぞれのグループ内で切り換えるものである。同図に示す表示装置は、Ｒ用データレジスタ回路１２ｒ、Ｇ用データレジスタ回路１２ｇ、Ｂ用データレジスタ回路１２ｂ、Ｒ用データラッチ回路１３ｒ、Ｇ用データラッチ回路１３ｇ、Ｂ用データラッチ回路１３ｂ、Ｒ用電流駆動回路Ａ１４ｒ、Ｇ用電流駆動回路Ａ１４ｇ、Ｂ用電流駆動回路Ａ１４ｂ、Ｒ用切換回路Ａ１５ｒ、Ｇ用切換回路Ａ１５ｇ、Ｂ用切換回路Ａ１５ｂを備え、それぞれの色ごとにデータの入れ換えおよび駆動器の切り換えを行う。図２０では切換制御回路や入力信号などは、図１と同じなので省略し、動作についても実施の形態１と同じなので省略する。
【００５９】
また、図２１に、実施の形態２で説明した駆動回路（図２）をＲＧＢごとにグループ化した駆動回路を示す。
前述の図２０と同様、動作については実施の形態１および実施の形態２と同様なので説明を省略する。
【００６０】
図２０および図２１では入力するデジタル画像信号データバスはＲＧＢごとで３群あるが、データバスはＲＧＢで各２個の６群でグループを６グループや各３個の９群でグループを９グループなどにしてもよく、３の倍数のグループ数にするのがよい。
ＲＧＢごとにグループ化することで、切換回路Ａのスイッチ数を低減でき、切換回路Ａの寄生容量が減るので消費電力を低減できる。
【００６１】
（実施の形態４）
実施の形態１において、切換回路Ａは、データ電極に接続しているが、図９に示すような電流駆動回路Ｂや他の駆動回路などに接続する方がよい。画素数の増加に伴い、データ電極の寄生容量が増大すると、切換回路Ａのスイッチ数が増加するため、切換回路Ａの寄生容量が増加する。また、デジタル信号をアナログの電流値に変換（以降「Ｄ／Ｉ変換」と略す）する回路は、画像信号のビット数の増加に伴い回路規模も倍々に増大するので、Ｄ／Ｉ変換回路の数は少ない方がよい。そのため、デジタル画像信号をＤ／Ｉ変換し、１つのＤ／Ｉ変換器で複数のアナログ入力型の電流駆動器を駆動するのがよい。
【００６２】
電流駆動回路Ａ（複数のＤ／Ｉ変換器で構成）が、デジタル画像信号に応じてアナログ値の階調電流を生成するのに対して、電流駆動回路Ｂは、アナログ値の階調電流値を受信し、その電流値を参照したアナログの電流値を生成する。
電流駆動回路Ｂの例として、図１０（ａ）にカレントコピー型の電流駆動器を示し、図１０（ｂ）にカレントミラー型の電流駆動器を示し、図１０（ｃ）にタイミングチャートを示す。
【００６３】
図１０（ａ）に示したカレントコピー型の電流駆動器の動作について説明する。
Ｄ／Ｉ変換器からの電流をＴｒ４１のソース電極に入力し、Ｔｒ４１、Ｔｒ４２およびＴｒ４５のゲート電極に接続するＣＬ１信号およびＣＬ２信号を"Ｈ"にすると、Ｔｒ４１を介して駆動Ｔｒ４０にＤ／Ｉ変換器と同様の値の電流が流れ、その時の駆動Ｔｒ４０のゲート電圧を、Ｔｒ４２をオフしてサンプリングし、ゲート電極４７にホールドする。
次にＴｒ４１をオフし、Ｔｒ４５をオンすると、駆動Ｔｒ４０に流れる電流でＴｒ４５を介してデータ電極を駆動する。このカレントコピー型の電流駆動器は、後述するカレントミラー型の電流駆動器に比べ特性ばらつきが小さい特徴を有する。
【００６４】
次に、図１０（ｂ）カレントミラー型の電流駆動器について動作を説明する。
Ｄ／Ｉ変換器からの電流をＴｒ４１のソースに入力し、Ｔｒ４１およびＴｒ４２のゲート電極に接続するＣＬ１信号およびＣＬ２信号を"Ｈ"にすると、Ｔｒ４１を介してＴｒ４６にＤ／Ｉ変換器を同じ値の電流が流れ、Ｔｒ４２をオフしてＴｒ４６のゲート電圧をゲート電極４７にサンプル・ホールドし、その後Ｔｒ４１をオフする。
Ｔｒ４６と駆動Ｔｒ４０とはカレントミラー構成になっているので、Ｔｒ４６と駆動Ｔｒ４０との電流比分の電流が駆動Ｔｒ４０に流れデータ電極を駆動する。カレントミラー型の電流駆動器は、カレントコピー型の電流駆動器と異なりＤ／Ｉ変換器の電流値と別の電流値の電流でデータ電極を駆動することができる。通常、駆動Ｔｒ４０に流れる電流の値はＴｒ４６に流れる電流の値より小さくして、画素回路で消費する電力を低減する。
【００６５】
本発明は図１０（ａ）、（ｂ）に示した回路図に限定されるものではなく、サンプリング時のスイッチングノイズをキャンセルする回路をゲート電極４７に接続してもよい。また、他の構成を有するカレントコピー型の電流駆動器やカレントミラー型の電流駆動器を用いてもよい。
次に１つのＤ／Ｉ変換で最適な書き込み数がいくつなのかを計算する。
【００６６】
例えば、図１の回路で画素数がＱＶＧＡ（２４０×ＲＧＢ×３２０）では、データ電極数が７２０個であり、制御電極数が３２０個であるので、電流駆動回路Ａ（複数のＤ／Ｉ変換器）は、切換回路Ａの７２０個のスイッチの寄生容量と３２０個の画素回路の寄生容量とを駆動する必要がある。
例として、切換回路Ａのスイッチ１個の寄生容量を０．０１ｐＦとし、画素回路の寄生容量を０．１ｐＦとし、電流駆動回路Ｂの寄生容量を０．５ｐＦとし、駆動電圧を２Ｖと設定する。
【００６７】
画素数はＱＶＧＡでは、データ電極と切換回路Ａとの寄生容量は、３２０×０．１ｐＦ＋７２０×０．０１ｐＦ＝３９．２ｐＦとなる。
次に最小電流値を求めると、フレーム周波数６０Ｈｚで１水平期間は約５０μｓｅｃになるので、
Ｉ＝ＣＶ／ｔ（Ｃ：容量値、Ｖ：電圧、ｔ：駆動時間）から、電流値Ｉ＝３９．２ｐＦ×２Ｖ／５０μｓｅｃ＝１．６μＡが最小電流値となる。
電流駆動回路Ｂ２１がカレントコピー型で、３回書き込みの場合、３回目のデータ電極に書き込むのに要する時間は、ｔ＝３２０×０．１ｐＦ×２Ｖ／１．６μＡ＝４０μｓｅｃの時間があればよい。
【００６８】
Ｄ／Ｉ変換器から見た寄生容量は、「電流駆動回路Ｂの寄生容量＋切換回路Ａ」の寄生容量であり、寄生容量＝３×０．５ｐＦ＋２４０×０．０１ｐＦ＝３．９ｐＦであり、Ｄ／Ｉ変換器で２回目までの電流駆動回路Ｂに書き込む時間は、ｔ＝３．９ｐＦ×２Ｖ／１．６μＡ×２回＝９．７５μｓｅｃであり、残りの書き込み時間も（５０−９．７５）＝約４０μｓｅｃであるので、電流駆動回路Ｂで十分に画素回路を書き込むことができる。この時、Ｄ／Ｉ変換器の消費電力は、データ電極数分７２０個分の消費電力であったが、Ｄ／Ｉ変換器の数が１／３倍になるため消費電力も１／３になる。
６回書き込む場合は、電流駆動回路Ｂを図１０（ｂ）に示すカレントミラー型の駆動器で対応する。
【００６９】
また、Ｄ／Ｉ変換器から見た寄生容量は、６×０．５ｐＦ＋１２０×０．０１ｐＦ＝４．２ｐＦであり、データ電極を駆動する電流値が１．６μＡと同じで、５回書き込みまでに要する時間を１０μｓｅｃにするには、
Ｉ＝ＣＶ／ｔ＝４．２ｐＦ×２Ｖ／１０μｓｅｃ×５回＝４．２μＡとなる。
つまり、Ｔｒ４６と駆動Ｔｒ４０との電流比が４．２：１．６となるように設定する。
また、１つのＤ／Ｉ変換器の消費電流は約２．６倍になるが、電流駆動回路Ａ全体では１／６になるので、電流駆動回路Ａで消費する電流値は約０．４４倍となる。
１つのＤ／Ｉ変換器でいくつの電流器を駆動するかは、表示装置全体の消費電力、回路規模、表示品質などのパラメータのどれを優先するかで３回書き込みなのか６回書き込みなのか、または他の書き込み回数なのかを選択する。
【００７０】
（実施の形態５）
図１１および図１２（ａ）〜（ｅ）は、図１および図２の切換回路Ａ１５に、１つの電流駆動器で複数のデータ電極を時分割に駆動するために切換回路Ｄ２２を接続した例である。
図１２（ａ）に切換回路Ｄ２２の詳細図を示す。
Ｒｋ（ｋ：１，２，３，・・・）のデータ電極にスイッチ２２ａを接続し、Ｇｋ（ｋ：１，２，３，・・・）のデータ電極にスイッチ２２ｂを接続し、Ｂｋ（ｋ：１，２，３，・・・）のデータ電極にスイッチ２２ｃを接続する。また、各データ電極には、非発光レベルの電圧を選択するスイッチ２２ｄ、２２ｅ、２２ｆを接続する。
【００７１】
次に動作について説明する。
まず、１フレームを少なくとも４以上の複数のサブフレーム期間に分割するのが好ましい。
図１３にタイミングチャートを示す。
１フレーム期間は、Ｒ発光期間、Ｇ発光期間、Ｂ発光期間、および非発光期間に分割する。Ｖ１＿＊（＊はＲ，Ｇ，Ｂ）は、制御電極の第１ラインをスキャンし、同様にＶｊ＿＊は制御電極のｊラインをスキャンする。
Ｒ発光期間では、図１２（ｃ）に示すように、切換回路Ｄ２２のスイッチ２２ａ、２２ｅ、２２ｆをオンし、スイッチ２２ｂ、２２ｃ、２２ｄをオフし、制御電極を順にスキャンすると、Ｒｋのデータ電極だけを画像信号に応じた電流値で駆動し、ＧｋおよびＢｋのデータ電極は非発光レベルの電圧を駆動器２３ｇ、２３ｂでスイッチ２２ｅおよび２２ｆを介して駆動する。
【００７２】
同様に、Ｇ発光期間では、図１２（ｄ）示すように、スイッチ２２ｂ、２２ｄ、２２ｆをオンし、スイッチ２２ａ、２２ｃ、２２ｅをオフし、制御電極を順にスキャンすると、Ｇｋのデータ電極だけを画像信号に応じた電流値で駆動し、ＲｋおよびＢｋのデータ電極は非発光レベルの電圧で駆動する。
Ｂ発光期間では、図１２（ｅ）示すように、スイッチ２２ｃ、２２ｄ、２２ｅをオンし、スイッチ２２ａ、２２ｂ、２２ｆをオフし、制御電極を順にスキャンすると、Ｂｋのデータ電極だけを画像信号に応じた電流値で駆動し、ＲｋおよびＧｋのデータ電極は非発光レベルの電圧で駆動する。
【００７３】
さらに、非発光期間では、スイッチ２２ｄ、２２ｅ、２２ｆをオンし、スイッチ２２ａ、２２ｂ、２２ｃをオフし、制御電極を順にスキャンすると、すべての電極を非発光レベルで駆動する。
この非発光期間と各色の発光期間の長さは、発光材料の発光特性によって変えることで良好な表示を得ることができる。非発光期間を長くすると各色の発光期間が短くなるため、同じ輝度を得ようとすると発光素子に大きな電流値を流すことになり寿命が短くなる。それでも単純マトリクス型に比べれば発光素子に流す電流値を小さくすることができるので寿命が長くなる。垂直側の画素が３６０だとｄｕｔｙ＝１／３６０になる。アクティブ型は、画素数によらず発光時間を非発光時間変えることで表示を劣化することなく寿命を長くすることができる。このように１／３から１／３６０までの任意の時間を割り当てることができる。有機ＥＬ素子は、各色で発光特性が異なるため、このフレーム周期およびサブフレーム期間を適切にすることで良好な表示を得ることができる。
【００７４】
このように、切換回路Ａ１５とデータ電極との間に、１つの電流駆動器で時分割に複数のデータ電極を駆動するための切換回路Ｄ２２を設けることによって、データ電極駆動回路２の回路規模を約１／３にすることができる。
また、非発光期間を設けることにより、電流駆動回路Ａ１４の最小電流値を大きくできるため、切換回路Ａによる微少リークの影響を少なくすることができる。
【００７５】
（実施の形態６）
図２３にデータ電極駆動回路２にフレームメモリを備えた時のブロック図を示す。
実施の形態１から実施の形態５までは、クロックに同期してシリアルに入力するデジタル画像信号をデータ変換回路１６に入力し展開していたが、データ電極駆動回路にフレームメモリを備えると、クロックに同期することなく一斉にフレームメモリからラインメモリに信号を転送するので、順番に画像信号を展開することができない。そのために、ラインメモリ部に画像信号をシフトする機能を備えることで画像信号を入れ換えることができる。
【００７６】
図２４にデータシフト回路の詳細を示す。
データシフト回路を複数のＦＦ回路２４ａと複数のスイッチ２４ｂ、２４ｃとで構成する。各ＦＦ回路２４ａ間を２４ｂで接続し、ＦＦ回路２４ａとフレームメモリとの間を２４ｃで接続する。
【００７７】
次に動作について説明する。
フレームメモリから画像信号を受信するには、スイッチ２４ｃをオンさせ、スイッチ２４ｂをオフさせ、ラッチ信号ＬＡＴを入力し画像信号を保持する。その後、スイッチ２４ｃをオフさせ、２４ｂをオンさせ、所定回数クロックを動作すると画像信号が順にシフトする。タイミング制御回路２７では、画像信号とデータ電極とが対応するようにシフトする回数やシフトする方向などを決定し切換回路Ｂと同調して制御する。
以上実施の形態１から実施の形態６まで説明したが、少なくともデジタル画像信号をアナログの電流値に変換する電流駆動回路Ａ１４と切換回路Ａ１５と切換制御回路１７とを備え、かつ、少なくともデジタル画像データを展開する手段として、シフトレジスタ回路とシフトレジスタ回路に入力するスタート信号の位置を切り換える切換回路Ｂ１０とデータレジスタ回路１２か、またはシフトレジスタ回路とシフトレジスタ回路から生成したサンプリング信号を切り換える切換回路Ｃ１８と、データレジスタ回路１２、かまたは保持した画像データ自体をシフトするデータシフト回路２４とのいずれかを備え、時分割駆動の切り換えを行う切換回路Ｄや電流駆動回路Ｂなどと組合せることができる。
【００７８】
また、実施の形態１から実施の形態６に示した各回路は、シリコン基板などの半導体集積装置上で製造してもよく、ガラス基板に製造してもよい。
さらに、切換回路Ａ１５や、シフトレジスタ回路２０および電流駆動回路Ｂ２１をガラス基板に、その他の回路をシリコン基板に製造するなどしてもよい。
【産業上の利用可能性】
【００７９】
有機ＥＬ表示装置などの電流駆動方式の表示装置が挙げられる。
【図面の簡単な説明】
【００８０】
【図１】本発明の実施の形態１におけるデータ電極駆動回路である。
【図２】本発明の表示装置の駆動回路のブロック図である。
【図３】（ａ）〜（ｄ）は本発明の実施の形態１における切換回路Ｂおよびシフトレジスタ回路の詳細図である。
【図４】本発明の実施の形態１における切換回路Ａの詳細図である。
【図５】（ａ）〜（ｄ）は本発明の実施の形態１における切換回路Ａの使用例である。
【図６】本発明の実施の形態１におけるデータ電極駆動回路のタイミングチャートである。
【図７】本発明の実施の形態２におけるデータ電極駆動回路である。
【図８】（ａ）〜（ｄ）は本発明の実施の形態２における切換回路Ｃのブロック図であり、（ｅ）はその詳細図である。
【図９】本発明の実施の形態４におけるデータ電極駆動回路である。
【図１０】（ａ）、（ｂ）は本発明の実施の形態４における電流駆動回路Ｂの詳細図であり、（ｃ）はタイミングチャートである。
【図１１】本発明の実施の形態５におけるデータ電極駆動回路である。
【図１２】（ａ）〜（ｅ）は本発明の実施の形態５における切換回路Ｄの詳細図である。
【図１３】本発明の実施の形態５における表示装置のタイミングチャートである。
【図１４】本発明の実施の形態５における別のデータ電極駆動回路である。
【図１５】本発明のその他の実施の形態におけるデータ電極駆動回路である。
【図１６】本発明のその他の実施の形態におけるデータ電極駆動回路である。
【図１７】入力する階調データと輝度との特性である。
【図１８】本発明の実施の形態１におけるデータ変換回路の詳細図である。
【図１９】本発明の実施の形態１におけるデータ変換例である。
【図２０】本発明の実施の形態３におけるデータ電極駆動回路である。
【図２１】本発明の実施の形態３における別のデータ電極駆動回路である。
【図２２】本発明のその他の実施の形態におけるデータ電極駆動回路である。
【図２３】本発明の実施の形態６におけるデータ電極駆動回路である。
【図２４】本発明の実施の形態６におけるデータシフト回路の詳細図である。
【図２５】本発明で使用するガンマ変換機能付き電流駆動回路である。
【図２６】（ａ）、（ｂ）は本発明の表示装置におけるタイミングチャートである。
【図２７】従来の技術で使用するデータ電極駆動回路である。
【図２８】従来の技術で使用するシフトレジスタ回路である。
【図２９】従来の技術で使用する電流駆動回路である。
【符号の説明】
【００８１】
２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ、２ｇ、２ｈ、２ｋ、２ｑ、２ｒ    データ電極駆動回路
Ｒk（k：１，２，３，・・・）    データ電極または電流駆動回路Ｂの入力電極
Ｇk（k：１，２，３，・・・）    データ電極または電流駆動回路Ｂの入力電極
Ｂk（k：１，２，３，・・・）    データ電極または電流駆動回路Ｂの入力電極
【図１】
2005115287.tif 000003
【図２】
2005115287.tif 000004
【図３】
2005115287.tif 000005
【図４】
2005115287.tif 000006
【図５】
2005115287.tif 000007
【図６】
2005115287.tif 000008
【図７】
2005115287.tif 000009
【図８】
2005115287.tif 000010
【図９】
2005115287.tif 000011
【図１０】
2005115287.tif 000012
【図１１】
2005115287.tif 000013
【図１２】
2005115287.tif 000014
【図１３】
2005115287.tif 000015
【図１４】
2005115287.tif 000016
【図１５】
2005115287.tif 000017
【図１６】
2005115287.tif 000018
【図１７】
2005115287.tif 000019
【図１８】
2005115287.tif 000020
【図１９】
2005115287.tif 000021
【図２０】
2005115287.tif 000022
【図２１】
2005115287.tif 000023
【図２２】
2005115287.tif 000024
【図２３】
2005115287.tif 000025
【図２４】
2005115287.tif 000026
【図２５】
2005115287.tif 000027
【図２６】
2005115287.tif 000028
【図２７】
2005115287.tif 000029
【図２８】
2005115287.tif 000030
【図２９】
2005115287.tif 000031