(57)【要約】 【課題】  ソフトスタート回路を構成するコンデンサを半導体集積装置に内蔵することのできるＤＣ／ＤＣコンバータの提供。【解決手段】  開閉により、電源（ＶＣＣ）から負荷側出力端子（ＯＵＴ）に電力を供給するスイッチング素子１４と、負荷側出力端子の電圧を検出する出力電圧検出回路６と、それからの電圧を、増幅する誤差増幅器１１と、微分してその値に応じて出力電流を調整する微分回路２５と、その出力端子にともに接続される定電流源２２とコンデンサ２３とから構成されるソフトスタート回路５と、三角波電圧を発生する三角波発生器（ＴＲＩ）１２と、その三角波電圧とソフトスタート回路からの電圧または誤差増幅器の出力電圧とを比較し、その比較出力によりスイッチング素子１４を開閉制御するコンパレータ１０と、を備えて構成する。【選択図】  図１
2005051956.tif 000002
【特許請求の範囲】
【請求項１】
開閉することにより、電源から負荷側出力端子に電力を供給し、負荷側出力端子を出力設定電圧に保持するスイッチング素子と、
負荷側出力端子の電圧を検出する出力電圧検出回路と、
出力電圧検出回路からの電圧を増幅する誤差増幅器と、
出力電圧検出回路からの電圧を微分する微分回路と、
微分回路の出力端子に接続される定電流源とコンデンサとから構成され、電源の立ち上げ時に緩やかに立ち上がる電圧を発生するソフトスタート回路と、
三角波電圧を発生する三角波発生器と、
電源の立ち上げ時に、三角波電圧とソフトスタート回路からの電圧とを比較し、電源の立ち上げ後の通常動作時に、三角波電圧と誤差増幅器の出力電圧とを比較し、その比較出力により前記スイッチング素子を開閉制御するコンパレータと、
を備えてなることを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
請求項１記載のＤＣ／ＤＣコンバータにおいて、
前記微分回路の出力を行うトランジスタはオープンドレインまたはオープンコレクタであることを特徴とするＤＣ／ＤＣコンバータ。
【請求項３】
請求項１または２記載のＤＣ／ＤＣコンバータにおいて、
前記定電流源と前記コンデンサは同一の半導体集積装置に内蔵されていることを特徴とするＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力する電源電圧を所定のＤＣ電圧に変換するＤＣ／ＤＣコンバータ、特に、ソフトスタート機能を有するＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
ＤＣ／ＤＣコンバータの１つの方式として、電源を入力する端子と負荷に接続され所定のＤＣ電圧を出力する端子の間にスイッチング素子を設け、このスイッチング素子を開閉（断続）することにより所定のＤＣ電圧を保持するものがある。この方式は、小型で高効率を達成できることから広く使用されてきた（例えば、特許文献１）。そして、この方式は、スイッチング素子まわりの回路構成により、昇圧型、降圧型、昇降圧型などの種々のＤＣ／ＤＣコンバータを構成することができる。また、これらのＤＣ／ＤＣコンバータでは、電源立ち上げ時にスイッチング素子に流れる突入電流を抑制するために、一般的に、ソフトスタート回路が設けられる。
【０００３】
図５は従来のＤＣ／ＤＣコンバータの回路図である。このＤＣ／ＤＣコンバータ１０１は、昇圧型のものであり、スイッチング素子であるＮＭＯＳ型トランジスタ１１４と、そのドレインと電源（ＶＣＣ）との間に昇圧のエネルギを蓄積するコイル１１５とを有している。また、これらの接続点と負荷側出力端子（ＯＵＴ）との間に、逆流阻止ダイオード１１６と平滑化コンデンサ１１７とが接続されている。これらの回路構成において、次に述べる帰還回路により、ＮＭＯＳ型トランジスタ１１４のオン時間を制御して負荷側出力端子（ＯＵＴ）の電圧を調整している。
【０００４】
帰還回路は、出力電圧検出回路１０６、誤差増幅器１１１、三角波発生器（ＴＲＩ）１１２、２個の非反転入力端子を有するコンパレータ１１０、出力バッファ１１３により構成されている。すなわち、出力電圧検出回路１０６は負荷側出力端子（ＯＵＴ）の電圧を検出し、誤差増幅器１１１がその出力電圧を受け、増幅して一方の非反転入力端子に出力し、コンパレータ１１０はその出力電圧と三角波発生器（ＴＲＩ）１１２が発生する三角波電圧とを比較し、その比較結果出力が出力バッファ１１３を通してＮＭＯＳ型トランジスタ１１４のゲートに入力されることにより、ＮＭＯＳ型トランジスタ１１４のオン時間を制御する。
【０００５】
また、電源（ＶＣＣ）の立ち上げ時には、ＮＭＯＳ型トランジスタ１１４に流れる突入電流を抑制するために、ソフトスタート回路１０５が設けられている。この回路は定電流源１２２とコンデンサ１２３とからなり、緩やかに立ち上がる電圧を発生する。この電圧は、コンパレータ１１０の他方の非反転入力端子に出力される。そして、電源（ＶＣＣ）の立ち上げ時には、ソフトスタート回路１０５の出力電圧と上記三角波電圧とがコンパレータ１１０により比較される。
【０００６】
【特許文献１】特開平９−１２１５３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このように、緩やかに立ち上がる電圧を発生するソフトスタート回路１０５は、具体的には、定電流源１２２から微少電流をコンデンサ１２３に流し、緩やかに立ち上がる電圧をコンデンサ１２３に生じさせる。このコンデンサ１２３は、半導体集積装置１０２に内蔵することはできず、外付け部品として取り付けられていた。これは、ＮＭＯＳ型トランジスタ１１４に流れる突入電流を抑制するためのソフトスタート動作期間として、電源の立ち上がりから１ミリ秒乃至１０ミリ秒が要求されるので、コンデンサ１２３は容量の大きなものにする必要があるからである。例えば、ソフトスタート回路１０５の出力電圧が、直線的に立ち上がり５ミリ秒後に１Ｖ程度になる、という条件では、定電流源１２２の電流を１０μＡとすると、０．０５μＦ程度の大きなコンデンサ容量値が必要である。このような大容量のコンデンサを半導体基板上に形成するのは、その占有面積の点から、実用上困難である。
【０００８】
一方、定電流源１２２の電流をもっと小さく、例えば、２０ｎＡとし、ソフトスタート回路１０５の出力電圧が、５ミリ秒後に１Ｖ程度になるという条件にすれば、コンデンサの容量は１００ｐＦとなる。このような容量のコンデンサであれば、半導体集積装置に内蔵することは可能である。しかし、定電流源１２２の電流を約１００ｎＡ以下の微小電流にすると、高温環境下では、定電流源１２２を構成するトランジスタのＰＮ接合などに発生するリーク電流が無視できない大きさとなり、ソフトスタート回路１０５が動作不良を起こす可能性がある。したがって、定電流源１２２の電流は、小さくすることには限界があり、実用的には１０μＡ程度にするのが妥当と考えられている。
【０００９】
ところで、ソフトスタート回路を構成する外付けしていたコンデンサを、半導体集積装置に内蔵することができるならば、外付けのコンデンサがプリント配線ボードにおいて占有していた面積が削減でき、外付けのコンデンサのための端子がなくなって半導体パッケージが縮小できることなどが想定でき、その結果、ＤＣ／ＤＣコンバータの小型化を実現できることが想定できる。
【００１０】
本発明は、以上の事由に鑑みてなされたもので、その目的とするところは、ソフトスタート回路を構成するコンデンサを半導体集積装置に内蔵することのできるＤＣ／ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、請求項１に係るＤＣ／ＤＣコンバータは、開閉することにより、電源から負荷側出力端子に電力を供給し、負荷側出力端子を出力設定電圧に保持するスイッチング素子と、負荷側出力端子の電圧を検出する出力電圧検出回路と、出力電圧検出回路からの電圧を増幅する誤差増幅器と、出力電圧検出回路からの電圧を微分する微分回路と、微分回路の出力端子に接続される定電流源とコンデンサとから構成され、電源の立ち上げ時に緩やかに立ち上がる電圧を発生するソフトスタート回路と、三角波電圧を発生する三角波発生器と、電源の立ち上げ時に、三角波電圧とソフトスタート回路からの電圧とを比較し、電源の立ち上げ後の通常動作時に、三角波電圧と誤差増幅器の出力電圧とを比較し、その比較出力により前記スイッチング素子を開閉制御するコンパレータと、を備えてなることを特徴とする。
【００１２】
請求項２に係るＤＣ／ＤＣコンバータは、請求項１記載のＤＣ／ＤＣコンバータにおいて、前記微分回路の出力を行うトランジスタはオープンドレインまたはオープンコレクタであることを特徴とする。
【００１３】
請求項３に係るＤＣ／ＤＣコンバータは、請求項１または２記載のＤＣ／ＤＣコンバータにおいて、前記定電流源と前記コンデンサは同一の半導体集積装置に内蔵されていることを特徴とする。
【発明の効果】
【００１４】
本発明のＤＣ／ＤＣコンバータは、電源立ち上げ時、負荷側出力端子の出力電圧の上昇率に応じた電流をソフトスタート回路から引き抜くよう微分回路が作用するので、スイッチイング素子の突入電流を抑制しながら、負荷側出力端子の出力電圧が設定電圧になるまで所要の時間を要するようにでき、よって、ソフトスタート回路を構成するコンデンサを容量の小さいものにして半導体集積装置に内蔵することを可能とし、プリント配線ボードにおける半導体集積装置の占有面積の削減や、半導体パッケージの縮小化を図ることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態を図面を参照しながら説明する。図１は本発明の実施形態であるＤＣ／ＤＣコンバータ１の回路図である。
【００１６】
ＤＣ／ＤＣコンバータ１は、開閉することにより、電源（ＶＣＣ）から負荷側出力端子（ＯＵＴ）に電力を供給し、負荷側出力端子（ＯＵＴ）を出力設定電圧に保持するスイッチング素子であるＮＭＯＳ型トランジスタ１４と、負荷側出力端子（ＯＵＴ）の電圧を検出する出力電圧検出回路６と、出力電圧検出回路６からの電圧を増幅する誤差増幅器１１と、出力電圧検出回路６からの電圧を微分する微分回路２５と、直列に接続される定電流源２２とコンデンサ２３とから構成され、これらの間の出力端子（ＳＳ）に微分回路２５の出力端子が接続されるソフトスタート回路５と、三角波電圧を発生する三角波発生器（ＴＲＩ）１２と、２個の非反転入力端子を有し、反転入力端子に三角波電圧、一方の非反転入力端子に誤差増幅器１１の出力電圧、他方の非反転入力端子にソフトスタート回路５の出力電圧（ＶＳＳ）がそれぞれ入力され、比較結果をＮＭＯＳ型トランジスタ１４に出力するコンパレータ１０と、を主要要素とする。コンパレータ１０は、２個の非反転入力端子に入力される低い方の電圧と反転入力端子に入力される電圧とを比較する。すなわち、コンパレータ１０は、電源（ＶＣＣ）の立ち上げ時にソフトスタート回路５の出力電圧（ＶＳＳ）と三角波電圧とを、電源（ＶＣＣ）の立ち上げ後の通常動作時に誤差増幅器１１の出力電圧と三角波電圧とを比較してＮＭＯＳ型トランジスタ１４を開閉制御する。ここで、定電流源２２とともにソフトスタート回路５を構成するコンデンサ２３は、その容量を１００ｐＦ程度の小さいものにして半導体集積装置２に内蔵している。
【００１７】
さらに詳しく説明すると、ＮＭＯＳ型トランジスタ１４のドレイン（出力端子）と電源（ＶＣＣ）との間には、昇圧のエネルギを蓄積するコイル１５が接続される。また、ＮＭＯＳ型トランジスタ１４のドレインと負荷側出力端子（ＯＵＴ）との間には、逆流を阻止するダイオード１６と電圧平滑化のための平滑化コンデンサ１７が接続される。出力電圧検出回路６は、負荷側出力端子（ＯＵＴ）とアース間に直列接続される２つの抵抗によって構成され、２つの抵抗の接続点は、誤差増幅器１１の反転入力端子および入力バッファ２４を介し微分回路２５に、それぞれ接続される。微分回路２５の出力端子は、前記のとおり、ソフトスタート回路５の出力端子（ＳＳ）に接続され、さらにコンパレータ１０の他方の非反転入力端子に接続される。誤差増幅器１１の非反転入力端子には誤差比較基準電源２０の電圧が入力されていて、その出力端子はコンパレータ１０の一方の非反転入力端子に接続される。コンパレータ１０の反転入力端子には上記の三角波発生器１２からの三角波電圧が入力されており、その出力端子は出力バッファ１３を介してＮＭＯＳ型トランジスタ１４の制御入力端子であるゲートに接続される。
【００１８】
このように、出力電圧検出回路６、誤差増幅器１１、コンパレータ１０、出力バッファ１３は一つの帰還回路（第１の帰還回路）を構成し、また、出力電圧検出回路６、入力バッファ２４、微分回路２５、ソフトスタート回路５、コンパレータ１０、出力バッファ１３はもう一つの帰還回路（第２の帰還回路）を構成する。第１の帰還回路が動作するか第２の帰還回路が動作するかは、コンパレータ１０の２つの非反転入力端子に入力される電圧のうち、どちらが低いかで決まる。前者は電源（ＶＣＣ）の立ち上げ後の通常時に動作し、後者は電源（ＶＣＣ）の立ち上げ時に動作する。
【００１９】
次に、電源（ＶＣＣ）の立ち上げ後の通常動作について説明する。
【００２０】
ＤＣ／ＤＣコンバータ１において、負荷側出力端子（ＯＵＴ）の出力電圧（ＶＯＵＴ）が設定電圧からわずかにずれると、その電圧のずれは出力電圧検出回路６を通り、誤差増幅器１１により増幅されてコンパレータ１０に入力される。そうすると、コンパレータ１０の出力パルス幅が変化し、出力バッファ１３を介してＮＭＯＳ型トランジスタ１４の開閉を制御し、負荷側出力端子（ＯＵＴ）の出力電圧（ＶＯＵＴ）を設定電圧に戻すように作用する。このように、第１の帰還回路が動作する。
【００２１】
次に、電源（ＶＣＣ）の立ち上げ時の動作を図３に基づいて説明する。
【００２２】
ソフトスタート回路５は、電源立ち上げ時に緩やかに上昇する電圧（ＶＳＳ）を発生して出力する。電源立ち上げ直後ｔ１から電圧（ＶＳＳ）が０Ｖから上昇し、三角波の下端電圧に至るｔ２までは、ＮＭＯＳ型トランジスタ１４はオンしないので、負荷側出力端子（ＯＵＴ）の出力電圧（ＶＯＵＴ）は、電源（ＶＣＣ）からダイオード１６の順バイアス電圧（Ｖｆ）分だけ下がった電圧のまま一定である。したがって、微分回路２５の入力電圧も変動しない一定値である。一定値を微分すると０であるので、微分回路２５は、ソフトスタート回路１３の出力電圧（ＶＳＳ）に影響を及ぼさない。したがって、この間、ソフトスタート回路１３の出力電圧（ＶＳＳ）の上昇の程度（上昇率）は、定電流源２２の電流値とコンデンサ２３の容量値によってのみ決まる。このコンデンサ２３は、前述のように、その容量値は小さく、この上昇率は比較的大きい（傾斜角度が大きい）。
【００２３】
ソフトスタート回路５の出力電圧（ＶＳＳ）がさらに上昇して三角波の下端電圧を越えるｔ２に至ると、コンパレータ１０からパルスが出力され、ＮＭＯＳ型トランジスタ１４がオンする。それにより、コイル１５にエネルギが蓄積され、コイル１５に発生する逆起電力により、ダイオード１６の陽極電圧は電源（ＶＣＣ）よりも高くなる。その結果、ダイオード１６を電流が流れ、平滑化コンデンサ１７の蓄積電荷量が増加することにより、負荷側出力端子（ＯＵＴ）の出力電圧（ＶＯＵＴ）も上昇する。
【００２４】
負荷側出力端子（ＯＵＴ）の出力電圧（ＶＯＵＴ）が上昇し始めると、出力電圧検出回路６の出力電圧が入力バッファ２４を介し微分回路２５に入力され、その電圧も上昇するので、微分回路２５はその上昇率に応じた電流をソフトスタート回路５の出力端子（ＳＳ）から引き抜きはじめる。ここで、微分回路２５は、入力電圧の上昇率が高ければ、引き抜く電流値は大きく、逆に低ければ、引き抜く電流値は小さい。したがって、負荷側出力端子（ＯＵＴ）の出力電圧（ＶＯＵＴ）が急激に上昇しないように負帰還がかかり、その結果、ＮＭＯＳ型トランジスタ１４のオン時間が制限され、その突入電流は抑制される。
【００２５】
こうした負帰還の作用により、ソフトスタート回路５において定電流源２２から供給される電流は、ほとんど微分回路２５により引き抜かれるようになり、ソフトスタート回路５の出力電圧（ＶＳＳ）はほぼ一定値となる。この間も、負荷側出力端子（ＯＵＴ）の出力電圧（ＶＯＵＴ）は設定電圧になるｔ３まで上昇を続ける。こうして、例えば、定電流源２２の電流値を１０μＡ程度にしても、微分回路２５により引き抜かれるため、１００ｐＦ程度の小さい容量値のコンデンサでも、負荷側出力端子（ＯＵＴ）の出力電圧（ＶＯＵＴ）が設定電圧になるまで所要の時間を要するのである。
【００２６】
負荷側出力端子（ＯＵＴ）の出力電圧（ＶＯＵＴ）が設定電圧まで達するｔ３に至ると、誤差増幅器１１の出力電圧は降下するので、上記の第１の帰還回路が動作し、負荷側出力端子（ＯＵＴ）の出力電圧（ＶＯＵＴ）を設定電圧に保つ。その結果、微分回路２５は、ソフトスタート回路１３の出力端子（ＳＳ）から電流を引き抜かなくなり、その電圧（ＶＳＳ）は再び上昇しはじめる。これ以降は、前述の通常動作となり、ソフトスタート回路５を含めた第２の帰還回路は、ＤＣ／ＤＣコンバータ１の動作に影響を及ぼさないのである。
【００２７】
次に、微分回路２５の構成について説明する。図２はその回路図である。この微分回路２５は、その入力端子に並列的に接続される抵抗３４、３５と、抵抗３４の他端に接続される接地されたコンデンサ３３およびオフセット電圧源３２と、反転入力端子にオフセット電圧源３２の陽極が、非反転入力端子に抵抗３５の他端が接続される増幅器３１と、ゲートに増幅器３１の出力が接続され、ドレインがソフトスタート回路５の電流を引き抜くべく微分回路２５の出力端子に接続され、ソースを接地したＮＭＯＳ型トランジスタ３６と、ＮＭＯＳ型トランジスタ３６のドレインとゲート間に接続される、第２の帰還回路の発振止め、すなわち位相補償のためのコンデンサ３７と、から構成される。ここで、微分回路２５の入力端子は入力バッファ２４の出力に、出力端子はソフトスタート回路５の出力に、それぞれ接続される。この微分回路２５は、その出力端子からソフトスタート回路５の電流を引き抜くことだけを行い、それに電流を供給することはしない。そのため、その出力形式はオープンドレイン形式になっている。また、この出力トランジスタであるＮＭＯＳ型トランジスタ３６をオープンコレクタ形式のＮＰＮ型トランジスタに置き換えることも可能である。
【００２８】
微分回路２５の入力端子の電圧が一定電圧であれば、増幅器３１の反転入力端子の入力電圧は、非反転入力端子の入力電圧よりもオフセット電圧分だけ高い。オフセット電圧は微小電圧に設定するが、この場合、増幅器３１が接地電圧を出力する程度の大きさに設定しておく。こうして、増幅器３１が接地電圧を出力すると、ＮＭＯＳ型トランジスタ３６は微分回路２５の出力端子から電流を引き抜かない。
【００２９】
微分回路２５の入力端子の電圧が上昇し、時間が経過すれば、その上昇率をＡ、コンデンサ３３の容量をＣ、抵抗３４の抵抗値をＲ、オフセット電圧をＥとすると、増幅器３１における非反転入力端子電圧の反転入力端子に対する差は、ほぼＡＣＲ−Ｅとなる。増幅器３１は、この差を増幅した電圧をＮＭＯＳ型トランジスタ３６のゲートに出力し、それに応じて、ＮＭＯＳ型トランジスタ３６は微分回路２５の出力端子から電流を引き抜く。具体的には、上昇率が高ければ、ＮＭＯＳ型トランジスタ３６から引き抜かれる電流値は大きく、逆に、低ければ、引き抜かれる電流値は小さい。
【００３０】
このようにして、微分回路２５は、その入力端子の電圧の上昇率に応じて、ＮＭＯＳ型トランジスタ３６により微分回路２５の出力端子から電流を引き抜く。この微分回路２５を動作させることにより、ソフトスタート動作期間を長くすることができ、具体的には、コンデンサ３３の容量値Ｃ、抵抗３４の抵抗値Ｒなどを設定することにより、５ミリ秒前後にすることが可能になる。
【００３１】
なお、ＤＣ／ＤＣコンバータ１における出力電圧検出回路６は、第１、第２の帰還回路に共用としているが、これを別々に設けることもできるのは勿論である。
【００３２】
次に、本発明の別の実施形態であるＤＣ／ＤＣコンバータを図４に示す。先の実施形態は昇圧型のものであったが、このものは降圧型である。このＤＣ／ＤＣコンバータ５１は、上述の昇圧型のものと同様、電源立ち上げ時およびその後の通常時の動作を行う。電源（ＶＣＣ）と負荷側出力端子（ＯＵＴ）との間は、スイッチング素子であるＮＭＯＳ型トランジスタ５４と、ダイオード、コイル、コンデンサからなる平滑化回路５５とから構成される。負荷側出力端子（ＯＵＴ）からＮＭＯＳ型トランジスタ５４の入力までの第１、第２の帰還回路の構成は、先の実施形態と実質的に同一である。このＤＣ／ＤＣコンバータ５１においても、微分回路２５を用いることにより、ソフトスタート回路５を構成するコンデンサ２３を半導体集積装置２に内蔵することが可能になる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態に係るＤＣ／ＤＣコンバータの回路図。
【図２】同上の微分回路の回路図。
【図３】同上の電源立ち上げ時の波形図。
【図４】本発明の別の実施形態に係るＤＣ／ＤＣコンバータの回路図。
【図５】背景技術のＤＣ／ＤＣコンバータの回路図。
【符号の説明】
【００３４】
１、５１  ＤＣ／ＤＣコンバータ
２        半導体集積装置
５        ソフトスタート回路
６        出力電圧検出回路
１０        コンパレータ
１１        誤差増幅器
１２        三角波発生器
１３        出力バッファ
１４        ＮＭＯＳ型トランジスタ
１５        コイル
１６        ダイオード
１７        平滑化コンデンサ
２０        誤差比較基準電源
２２        定電流源
２３        コンデンサ
２４        入力バッファ
２５        微分回路
【図１】
2005051956.tif 000003
【図２】
2005051956.tif 000004
【図３】
2005051956.tif 000005
【図４】
2005051956.tif 000006
【図５】
2005051956.tif 000007