(57)【要約】【課題】  直交変調技術により、高い周波数、例えば変調周波数３２０ＭＨｚ、変調指数０．２πで位相変調をかけようとする時、簡単な回路構成で直交変調用変調信号Ｉ(t)及びＱ(t)を生成する直交変調用変調信号生成装置を実現することにある。【解決手段】  直交変調器に与える変調信号を発生する直交変調用変調信号発生装置において、第１のアナログ信号と、該アナログ信号と同期した２逓倍及び３逓倍の第２及び第３のアナログ信号とを得るアナログ信号発生手段と、前記アナログ信号発生手段の出力信号位相をそれぞれ遅延させる第１〜３の遅延調整手段と、前記第1〜３遅延調整手段の遅延出力と直流電圧とを加算して、変調信号Ｉ(t）及びＱ(t)を得る第１及び第２の加算手段とを備えた直交変調用変調信号発生装置。【選択図】  図１
2005051582.tif 000002
【特許請求の範囲】
【請求項１】
直交変調器に与える変調信号を発生する直交変調用変調信号発生装置において、
第１のアナログ信号と、該アナログ信号と同期した２逓倍及び３逓倍の第２及び第３のアナログ信号とを得るアナログ信号発生手段と、
前記アナログ信号発生手段の出力信号位相をそれぞれ遅延させる第１〜３の遅延調整手段と、
前記第1〜３遅延調整手段の遅延出力と直流電圧とを加算して、変調信号Ｉ(t）及びＱ(t)を得る第１及び第２の加算手段と、
を備えたことを特徴とする直交変調用変調信号発生装置。
【請求項２】
前記アナログ信号発生手段は、それぞれ出力周波数の異なる第１〜３の発振器で構成されていることを特徴とする請求項１に記載の直交変調用変調信号発生装置。
【請求項３】
前記アナログ信号発生手段は、１個の発振器と、該発振器の出力信号を２逓倍及び３逓倍する2個の逓倍回路で構成されていることを特徴とする請求項１に記載の直交変調用変調
信号発生装置。
【請求項４】
前記アナログ信号発生手段は、１個の発振器と、該発振器の出力信号を２ｎ、３ｎ及び６ｎ分周する３個の分周回路で構成されていることを特徴とする請求項１に記載の直交変調用変調信号発生装置。
【請求項５】
前記第１の加算手段は、直流電圧と２逓倍信号とを加算して変調信号としてＱ(t)信号を
得、１逓倍信号と３逓倍信号を加算して変調信号としてＩ(t)信号を得ることを特徴とす
る請求項１〜４のいずれか１項に記載の直交変調用変調信号発生装置。
【請求項６】
直交変調器に与える変調信号を発生する直交変調用変調信号発生装置において、
第１のアナログ信号と、該アナログ信号と同期した２逓倍の第２のアナログ信号とを得るアナログ信号発生手段と、
前記アナログ信号発生手段の出力信号位相をそれぞれ遅延させる第１〜２の遅延調整手段と、
前記第1〜２遅延調整手段の遅延出力と直流電圧とを加算して、変調信号Ｉ(t）及びＱ(t)を得る第１及び第２の加算手段と、
を備えたことを特徴とする直交変調用変調信号発生装置。
【請求項７】
前記アナログ信号発生手段は、ＰＬＬ回路で構成されていることを特徴とする請求項１〜６のいずれか１項に記載の直交変調用変調信号発生装置。
【請求項８】
前記遅延調整手段は、ＰＬＬ回路の位相検波出力に直流電圧を加算する加算器を付加した構成とされていることを特徴とする請求項１〜７のいずれか１項に記載の直交変調用変調信号発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、簡単な回路構成で直交変調用変調信号Ｉ(t)及びＱ(t)を生成する直交変調用変調信号生成装置を実現するものに関する。
【背景技術】
【０００２】
（従来技術の構成及び動作）
キャリア信号にジッタを付加（位相変調）する場合、無変調キャリア信号に直接位相変調がかけられる直交変調技術はキャリア自体の位相雑音が劣化することが少ない、有効な手段である。
図１０は従来の直交変調によるジッタの発生装置を示す図である。
図１０において、１は直交変調器であり、該直交変調器には、キャリア信号（搬送波）COS（ωt）を入力し、互いに９０°位相のずれたキャリア信号に対して、二つの直交変調用変調信号Ｉ(t)，Ｑ(t)を乗算した後に合成して被変調信号COS（ωｔ+V(t)）が得られる。
【０００３】
４は直交変調用変調信号Ｉ(t)，Ｑ(t)を生成するＩＱデータ生成回路で、それぞれデジタルーアナログ変換回路(DA)（3-1,3-2）及びローパスフィルタ(LPF)(2-1,2-2)を介して
直交変調器に与えられる。
ここで、変調信号Ｖ(t)＝ｍ・ＣＯＳ(pt)、キャリア信号＝ＣＯＳ(ωt)として直交変調により位相変調をかける場合、Ｉ(t)＝ＣＯＳ｛Ｖ(t)｝、Ｑ(t)＝ＳＩＮ｛Ｖ(t)｝となり、Ｉ(t)、Ｑ(t)の値はベッセル関数による値となる。
【０００４】
従って直交変調用変調信号Ｉ(t)、Ｑ(t)の波形を出力するには、ＩＱデータ生成回路でデジタル的計算したデータをメモリ等に書き込んだデータまたはＤＳＰ(Digital Signal Processor)などで計算したデータ自体を、ＤＡ（Analog Digital）変換し、アナログ信号とする方法が一般的であり有利である。
【０００５】
直交変調用変調信号Ｉ(t)、Ｑ(t)をデジタル信号からデジタルーアナログ変換回路を介して直交変調器に与えるものとしては、以下のものが知られている。（例えば、特許文献１参照）
【０００６】
【特許文献１】特開２０００−２８６９１５号公報（００２３）〜（００２４）
【０００７】
上記特許文献１には、以下の記載がなされている。
振幅変動を含む変調信号に対しても帯域外雑音の少ないＲＦ信号を得る変調方式を提供することを目的として、「与えられた変調信号に基づき位相信号と振幅成分とを抽出する抽出手段と、前記抽出手段から受けた前記位相信号をアナログ変換してアナログ信号を出力するアナログ変換手段と、前記アナログ変換手段から受けたアナログ信号を直交変調してＩＦ信号を出力する直交変調手段と、前記直交変調手段から受けた前記ＩＦ信号を周波数変換してＲＦ信号を出力する周波数変換手段と、前記抽出手段から受けた前記振幅成分を所定時間だけ遅延させた振幅成分信号を出力する遅延手段と、前記遅延手段から受けた前記振幅成分信号に基づいて、前記周波数変換手段から受けた前記ＲＦ信号の振幅を可変し出力する出力手段とを有することを特徴とする変調回路。」
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１０に示す様な従来の直交変調技術により、高い周波数、例えば変調周波数３２０Ｍ
Ｈｚ、変調指数０．２πで位相変調をかけようとすると、Ｉ(t)、Ｑ(t)信号成分は ３２
０ＭＨｚの約３倍位の周波数帯域が必要である。
そのため、ＤＡ変換回路、メモリなどは少なくとも３２０ＭＨｚ×３×２で計算した約２ＧＨｚ位で動作する必要がある。
しかし、２ＧＨｚで動作するＤＡ変換回路、メモリ回路、ＤＳＰ回路も現在市販品は存在しないのが現状である。
もし個々の要素部品によって構成しようとしても、技術的にも難しく、たとえ実現できたとしても、回路規模は大きく、コスト的にも高価なものとなってしまうという問題があった。
【０００９】
本発明の課題(目的)は、直交変調技術により、高い周波数、例えば変調周波数３２０ＭＨｚ、変調指数０．２πで位相変調をかけようとする時、簡単な回路構成で
直交変調用変調信号Ｉ(t)及びＱ(t)を生成する直交変調用変調信号生成装置を実現することにある。
【課題を解決するための手段】
【００１０】
前記課題を解決するために、
直交変調器に与える変調信号を発生する直交変調用変調信号発生装置において、
第１のアナログ信号と、該アナログ信号と同期した２逓倍及び３逓倍の第２及び第３のアナログ信号とを得るアナログ信号発生手段と、前記アナログ信号発生手段の出力信号位相をそれぞれ遅延させる第１〜３の遅延調整手段と、前記第1〜３遅延調整手段の遅延出
力と直流電圧とを加算して、変調信号Ｉ(t）及びＱ(t)を得る第１及び第２の加算手段と
を備えた構成とする。（請求項１）
【００１１】
また、前記アナログ信号発生手段は、それぞれ出力周波数の異なる第１〜３の発振器で構成する。（請求項２）
また、前記アナログ信号発生手段は、１つ発振器と、該発振器の出力信号を２逓倍及び３逓倍する2つの逓倍回路で構成する。（請求項３）
また、前記アナログ信号発生手段は、１つ発振器と、該発振器の出力信号を２ｎ、３ｎ及び６ｎ分周する３つの分周回路で構成する。（請求項４）
また、前記第１の加算手段は、直流電圧と２逓倍信号とを加算して変調信号としてＱ(t)信号を得、１逓倍信号と３逓倍信号を加算して変調信号としてＩ(t)信号を得る構成とする。（請求項５）
また、直交変調器に与える変調信号を発生する直交変調用変調信号発生装置において、
第１のアナログ信号と、該アナログ信号と同期した２逓倍の第２のアナログ信号とを得るアナログ信号発生手段と、前記アナログ信号発生手段の出力信号位相をそれぞれ遅延させる第１〜２の遅延調整手段と、前記第1〜２遅延調整手段の遅延出力と直流電圧とを加
算して、変調信号Ｉ(t）及びＱ(t)を得る第１及び第２の加算手段とを備えた構成とする
。（請求項６）
また、前記アナログ信号発生手段は、ＰＬＬ回路で構成する。（請求項７）
また、前記遅延調整手段は、ＰＬＬ回路の位相検波出力に直流電圧を加算する加算器を付加した構成とする。（請求項８）
【発明の効果】
【００１２】
上記本発明の構成によって、従来、キャリア信号にジッタを付加（位相変調）する場合、無変調キャリア信号に直接位相変調がかけられる直交変調技術はキャリア自体の位相雑音が劣化することが少なく有効な手段であったが、変調周波数が例えば３２０ＭＨｚ程度、変調指数が０．２π程度の周波数で変調をかけようとする場合、デジタル的にＩ(t)、
Ｑ(t)信号を生成し、ＤＡ変換する方法では、大規模な回路構成が必要で、技術的にも難
しかったという問題が解決できる。
また、本発明の回路構成を用いれば、各要素回路は従来の容易な技術で構成でき、全体の構成も簡単にできる。
さらに、３２０ＭＨzよりも高い周波数においても、容易に位相変調がかけられる。
【発明を実施するための最良の形態】
【００１３】
以下、図１〜図３を用いて、本発明の第１の実施の形態について説明する。
先ず、本発明の基本的な特徴は、図１０に示す従来の直交変調器における直交変調用変調信号Ｉ(t)、Ｑ(t)をデジタル信号からデジタルーアナログ変換回路を介して直交変調器に与えるものを、直接アナログ信号として直交変調用変調信号Ｉ(t)、Ｑ(t)を発生して直接直交変調器に与える点であり、そのために高い周波数、例えば変調周波数３２０ＭＨｚ、変調指数０．２πで位相変調をかけられる様な、直交変調用変調信号発生装置を提供する点である。
【００１４】
変調信号をm・COS(pt）とした時の、直交変調用変調信号I(t）、Q(t）は、
【００１５】
【数１】
2005051582.tif 000003
【００１６】
となる。一方cosｘ、sinｘは、以下の近似式で表せる。
【００１７】
【数２】
2005051582.tif 000004
【００１８】
従って、Ｉ(t)、Ｑ(t)を上記近似式に代入すると、
【００１９】
【数３】
2005051582.tif 000005
【００２０】
【数４】
2005051582.tif 000006
【００２１】
となる。
また、Ｉ(t)、Ｑ(t)により、キャリア信号cos(ωt)に直交変調をかけると、
cos｛ωt＋m・cos(pt)｝
なる変調信号出力が得られるので、mは位相変調指数となる。
【００２２】
m＝０．５π（ジッタでは０．５ＵＩ）程度までの範囲で、（５式）（６式）の第２項
まで計算した値｛Ｉ’(t)、Ｑ’(t)とする｝と（１式）（２式）の計算値と比較してみる（図４〜７）と、差異は少ない。
図４及び図５は、ｍ＝０．５πの場合の（５式）（６式）の第２項まで計算した値Ｉ’(t)及びＱ’(t)と、（１式）（２式）の計算値Ｉ(t)及びＱ(t)と比較して示したグラフである。
図６及び図７は、ｍ＝０．２πの場合の（５式）（６式）の第２項まで計算した値Ｉ’(t)及びＱ’(t)とｍ（１式）（２式）の計算値と比較して示したグラフである。
【００２３】
従ってm・cos(pt)の位相変調信号で直交変調をかける場合、mの値が０．５π以下であ
れば、（５式）（６式）の第１項、第２項により近似できる。
つまり、Ｉ(t)は直流電圧とcos(2pt)の合成、Ｑ(t)はcos(pt)とcos(3pt)の合成により
生成できる。
夫々の大きさはmによって決まる係数を与えれば良い。
【００２４】
本発明に用いる直交変調用変調信号発生装置の第１の実施形態について図１〜３を用いて説明する。
図１は本発明の直交変調用変調信号発生装置の全体構成を示す図である。
図１において、4-1a、4-1b及び4-1cは発振器１，発振器２及び発振器３であって、それぞれ同期信号によって同期がとれた、cos(pt)、cos(2pt)及びcos(3pt)のアナログ信号を
出力する。
【００２５】
4-2a、4-2b及び4-2cは遅延調整回路１，遅延調整回路２，遅延調整回路３であって、前記発振器１，発振器２及び発振器３から出力されたcos(pt)、cos(2pt)及びcos(3pt)のア
ナログ信号の位相調整を行う。
また、4-3a、4-3b及び4-3cは、振幅可変回路１，振幅可変回路２及び振幅可変回路３であって、遅延調整回路１，遅延調整回路２，遅延調整回路３の位相調整されたアナログ信号の振幅を可変して設定する。
また、4-4はDC電圧回路であって、直流電圧の設定を行う。
具体的には、振幅可変回路１〜３およびＤＣ電圧回路で、前記（５式）（６式）の第１項、第２項の係数（ｍの値により）計算された振幅に設定される。
【００２６】
4-5aは、加算回路１であって、前記DC電圧回路の出力と振幅可変回路１の出力とを加算
して、直交変調用変調信号Ｑ(t)を出力する。
また、4-5bは、加算回路２であって、前記振幅可変回路２の出力と振幅可変回路３の出力とを加算して、直交変調用変調信号Ｉ(t)を出力する。
【００２７】
なお、発振器１〜発振器３の出力はアナログ信号であり、本発明による直交変調技術により、変調指数ｍがおよそ０．５π以下で、３２０ＭＨzの位相変調をさせる場合には、
それぞれ３２０ＭＨz、６４０ＭＨz、９６０ＭＨzの信号が必要であるが、後述の図２に
示すＰＬＬ回路技術などで容易に生成できる。
【００２８】
図２は、図１の発振器１〜３の具体的な例としてＰＬＬ回路による構成を示す図である。
発振器１〜３は、それぞれ位相検波器4a、ループフィルタ4b、電圧制御発振器4c及び分周器4dで構成され、基準信号に応じた出力信号が得られる。
【００２９】
図３は、図１における遅延調整回路１〜３の具体的な１例を示す図である。
遅延調整回路１〜３は、それぞれ位相検波器4a、ループフィルタ4b、電圧制御発振器4c及び分周器4dで構成されるＰＬＬ回路の位相検波器の出力側に加算器4eを追加して、位相検波出力に直流電圧を加算することによって、出力信号の位相を遅延を調整することができる。
なお、遅延調整回路としては、図３に示す如き、ＰＬＬ回路を用いるものの他に、オールパスフィルタ技術や、信号長調整技術でも容易に実現できる。
また、図１における振幅可変回路１〜３は、ＰＩＮダイオート゛や、電圧制御式の市販可変ＡＴＴなどで容易に実現できる。
【００３０】
次に、本発明に用いる直交変調用変調信号発生装置の第２の実施形態について図８を用いて説明する。
図８は本発明の直交変調用変調信号発生装置の第２の実施形態の全体構成を示す図である。
図８に記載の第２の直交変調用変調信号発生装置では、図１に示す第１の直交変調用変調信号発生装置においては、発振器１〜３と３個の発振器を用いて、cos(pt)、cos(2pt)
及びcos(3pt)のアナログ信号を得ていたのに対して、発振器4-1を１個として、該発振器4-1の出力であるcos(pt)を２倍逓倍回路5-1及び３倍逓倍回路5-2で、２倍及び３倍に逓倍
して、cos(2pt)及びcos(3pt)のアナログ信号を得る点でのみ相違し、その他の構成は、図１のものと同様である。
【００３１】
次に、本発明に用いる直交変調用変調信号発生装置の第３の実施形態について図９を用いて説明する。
図９は本発明の直交変調用変調信号発生装置の第９の実施形態の全体構成を示す図である。
図９に記載の第２の直交変調用変調信号発生装置では、図１に示す第１の直交変調用変調信号発生装置においては、発振器１〜３と３個の発振器を用いて、cos(pt)、cos(2pt)
及びcos(3pt)のアナログ信号を得ていたのに対して、発振器4-1を１個として、該発振器4-1の出力であるcos(6pt)を、６分周回路6-1、３分周回路6-2及び２分周回路6-3によって
発振器4-1の出力であるcos(6pt)をそれぞれ分周して、cos(pt)、cos(2pt)及びcos(3pt)のアナログ信号を得る点でのみ相違し、その他の構成は、図１のものと同様である。
【００３２】
また、変調指数が０．２πよりも小さい場合には、図１に示す直交変調用変調信号発生装置の発振器３を削除して、cos(pt)、cos(2pt)とＤＣ電圧とで、Ｉ(t)及びＱ(t)信号を
生成しても良い。
【産業上の利用可能性】
【００３３】
請求項１〜８の構成によって、従来、キャリア信号にジッタを付加（位相変調）する場合、無変調キャリア信号に直接位相変調がかけられる直交変調技術はキャリア自体の位相雑音が劣化することが少なく有効な手段であったが、変調周波数が例えば３２０ＭＨｚ程度、変調指数が０．２π程度の周波数で変調をかけようとする場合、デジタル的にＩ(t)
、Ｑ(t)信号を生成し、ＤＡ変換する方法では、大規模な回路構成が必要で、技術的にも
難しかったという問題が解決できる。
また、本発明の回路構成を用いれば、各要素回路は従来の容易な技術で構成でき、全体の構成も簡単にできる。
さらに、３２０ＭＨzよりも高い周波数においても、容易に位相変調がかけられるとい
う特有の作用・効果を奏するので、産業上の利用性は極めて大きい。
【図面の簡単な説明】
【００３４】
【図１】本発明の直交変調用変調信号発生装置の全体構成を示す図である。
【図２】図１の発信器１〜３の具体的な例としてＰＬＬ回路による構成を示す図である。
【図３】図１における遅延調整回路１〜３の具体的な１例を示す図である。
【図４】ｍ＝０．５πの場合の（５式）（６式）の第２項まで計算した値Ｉ’(t)と、（１式）（２式）の計算値Ｉ(t)とを比較して示したグラフである。
【図５】ｍ＝０．５πの場合の（５式）（６式）の第２項まで計算した値Ｑ’(t)と、（１式）（２式）の計算値Ｑ(t)とを比較して示したグラフである。
【図６】ｍ＝０．２πの場合の（５式）（６式）の第２項まで計算した値Ｉ’(t)と、（１式）（２式）の計算値Ｉ(t)とを比較して示したグラフである。
【図７】ｍ＝０．２πの場合の（５式）（６式）の第２項まで計算した値Ｑ’(t)と、（１式）（２式）の計算値Ｑ(t)とを比較して示したグラフである。
【図８】本発明の直交変調用変調信号発生装置の第２の実施形態の全体構成を示す図である。
【図９】本発明の直交変調用変調信号発生装置の第３の実施形態の全体構成を示す図である。
【図１０】従来の直交変調用変調信号発生装置の全体構成を示す図である。
【符号の説明】
【００３５】
１            直交変調器
２            ローパスフィルタ（LPF）
３            デジタルーアナログ変換器（DA）
４            ＩＱデータ生成回路
4-1a〜4-1c    発振器１〜３
4-2a〜4-2c    遅延調整回路１〜３
4-3a〜4-3c    振幅可変回路１〜３
4-4            ＤＣ電圧回路
4-5a〜4-5b    加算回路
4a            位相検波器
4b            ループフィルタ
4c            電圧制御発振器
4d            分周器
4e            加算器
5-1〜5-2      逓倍回路
6-1〜6-3      分周回路
【図１】
2005051582.tif 000007
【図２】
2005051582.tif 000008
【図３】
2005051582.tif 000009
【図４】
2005051582.tif 000010
【図５】
2005051582.tif 000011
【図６】
2005051582.tif 000012
【図７】
2005051582.tif 000013
【図８】
2005051582.tif 000014
【図９】
2005051582.tif 000015
【図１０】
2005051582.tif 000016