(57)【要約】【課題】クロック周波数が異なる回路ブロック間のそのクロック周波数差に起因したデータ過不足を発生させずに、データ転送時の不要輻射を低減できるようにする。【解決手段】  固定周波数クロックＳ１を発生する基準クロック発生器１４Ａと、基準クロック発生器１４Ａによって発生された固定周波数クロックＳ１に基づいて動作するＡ／Ｄ変換器１１と、周波数拡散クロックＳ２を発生する周波数拡散クロック発生器１４Ｂと、周波数拡散クロック発生器１４Ｂによって発生された周波数拡散クロックＳ２に基づいて動作する信号処理ブロック１３と、Ａ／Ｄ変換器１１及び信号処理ブロック１３間に接続され、Ａ／Ｄ変換器１１に対しては、固定周波数クロックＳ１に基づいてデータ書込み読出し処理をし、信号処理ブロック１３に対しては周波数拡散クロックＳ２に基づいてデータ書込み読出し処理するバッファメモリ１２とを備えるものである。【選択図】        図２
2005269089.tif 000002
【特許請求の範囲】
【請求項１】
所定の固定周波数の第１クロック信号を発生する第１信号発生器と、
前記第１信号発生器によって発生された第１クロック信号に基づいて動作する第１の回路ブロックと、
周波数拡散により周波数を変動させた第２クロック信号を発生する第２信号発生器と、
前記第２信号発生器によって発生された第２クロック信号に基づいて動作する第２の回路ブロックと、
前記第１及び第２の回路ブロック間に接続され、前記第１の回路ブロックに対しては、前記第１クロック信号に基づいてデータ書込み読出し処理をし、前記第２の回路ブロックに対しては第２クロック信号に基づいてデータ書込み読出し処理するバッファメモリとを備えることを特徴とするデジタル信号処理システム。
【請求項２】
前記第２信号発生器は、
前記バッファメモリに蓄えられたデータ数を計数する計数回路を有して、計数値が一定の範囲に入るように周波数拡散による周波数変動を制御することを特徴とする請求項１に記載のデジタル信号処理システム。
【請求項３】
送信側デジタル処理回路と受信側デジタル処理回路とを備えたデジタル信号処理システムにおいて、
前記送信側デジタル処理回路は、
所定の固定周波数の第１クロック信号を発生する第１信号発生器と、
前記第１信号発生器によって発生された第１クロック信号に基づいて動作する第１の回路ブロックと、
周波数拡散により周波数を変動させた第２クロック信号を発生する第２信号発生器と、
前記第２信号発生器によって発生された第２クロック信号に基づいて動作する第２の回路ブロックと、
前記第１及び第２の回路ブロック間に接続され、前記第１の回路ブロックに対しては、前記第１クロック信号に基づいてデータ書込み読出し処理をし、前記第２の回路ブロックに対しては第２クロック信号に基づいてデータ書込み読出し処理する第１のバッファメモリとを有し、
前記受信側デジタル処理回路は、
周波数拡散により周波数を変動させた第３クロック信号を発生する第３信号発生器と、
前記第３信号発生器によって発生された第３クロック信号に基づいて動作する第３の回路ブロックと、
所定の固定周波数の第４クロック信号を発生する第４信号発生器と、
前記第４信号発生器によって発生された第４クロック信号に基づいて動作する第４の回路ブロックと、
前記第３及び第４の回路ブロック間に接続され、前記第３の回路ブロックに対しては、前記第３クロック信号に基づいてデータ書込み読出し処理をし、前記第４の回路ブロックに対しては第４クロック信号に基づいてデータ書込み読出し処理する第２のバッファメモリとを有することを特徴とするデジタル信号処理システム。
【請求項４】
前記第２信号発生器は、
前記第１のバッファメモリに蓄えられたデータ数を計数する計数回路を有して、計数値が一定の範囲に入るように周波数拡散による周波数変動を制御することを特徴とする請求項３に記載のデジタル信号処理システム。
【請求項５】
前記第３信号発生器は、
前記第２のバッファメモリに蓄えられるデータ数を計数する計数回路を有して、計数値が一定の範囲に入るように周波数拡散による周波数変動を制御することを特徴とする請求項３に記載のデジタル信号処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログの映像及び音響信号をデジタルのデータに変換した後、そのデータを信号処理し、信号処理後のデジタルデータをアナログの映像及び音響信号に変換して出力するデジタル映像音響処理システム等に適用して好適なデジタル信号処理システムに関する。
【０００２】
詳しくは、クロック周波数が異なる回路ブロック間に接続されたバッファメモリを備え、第１の回路ブロックに対しては、固定周波数のクロック信号に基づいてデータ書込み読出し処理をし、第２の回路ブロックに対しては周波数拡散により周波数を変動させたクロック信号に基づいてデータ書込み読出し処理をするようにして、回路ブロック間のクロック周波数差に起因したデータ過不足を発生させずに、データ転送時の不要輻射を低減できるようにしたものである。
【背景技術】
【０００３】
近年、デジタル化され高速なクロック周波数により動作する電子機器が使用される場合が多くなってきた。このような電子機器で、一定の周波数で動作させるとその周波数やその高調波により、高いエネルギーの電磁波障害（Electro-magnetic Interference；ＥＭＩ）が発生する場合がある。これに対して、ＥＭＩの規制が厳しいＯＡ機器やパソコン周辺機器、その他のデジタル機器においては、クロック周波数に周波数拡散を施すことにより、規制の対象となる不要輻射のピーク値を数ｄＢ〜２０ｄＢ程度に低減できることが知られている。
【０００４】
この種の電子機器に関して、例えば、特許文献１には、映像信号処理装置及びそれを用いた映像表示装置が開示されている。この映像信号処理装置によれば、信号判別回路、クロック選択回路及び出力手段を備え、信号判別回路は、入力映像信号のクロックが表示部で映像表示可能か否かを判別する。クロック選択回路は、スペクトラム拡散回路を有しており、信号判別回路の判別結果に基づき映像表示可能なクロックとしてスペクトラム拡散されたクロックを選択するようになされる。出力手段は、クロック選択回路によって選択されたクロックに同期したデジタル映像信号を表示部に出力するようになされる。このように、映像信号処理装置を構成すると、表示部での誤動作及び周囲への電磁波輻射も防止できるというものである。
【０００５】
【特許文献１】特許２００３−６６９３０号公報（第４頁  第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、従来例に係るデジタル信号処理システムによれば、以下のような問題がある。
【０００７】
ｉ．デジタル映像音響機器において、電磁波障害（ＥＭＩ）対策を目的としてパソコン機器等、その他のデジタル機器と同様にして、単純に全ての回路ブロックのクロックを周波数拡散すると、サンプリング周波数も変化してしまう。従って、画像表示機器においては、画像の乱れ（例えばＣＲＴを使用した機器の場合、水平方向のジッタなど）や音響機器においては音程のズレなどの悪影響が発生してしまうおそれがある。
【０００８】
ii．特許文献１に見られるように、デジタル映像音響機器においても、周波数拡散技術は電磁波輻射対策として採用されている。しかしながら、映像および音響機器に必須の入出力素子であるＡ／Ｄ変換器およびＤ／Ａ変換器などは、一定の周波数クロックで動作させなければならないので、これらの機器に周波数拡散方式を適用することが困難となっている。
【０００９】
iii．因みに、Ａ／Ｄ変換器やＤ／Ａ変換器等を一定の周波数クロックで駆動し、信号処理回路系を周波数拡散したクロックにより駆動させる方法が考えられる。このような２系統のクロックによって、デジタル信号処理システムを駆動させるようにすれば、サンプリングを正常に行うことができる。しかしながら、回路ブロック間のデータ転送の際に、クロック周波数の差異によってデータの過不足が発生してしまうおそれがある。例えば、Ａ／Ｄ変換器の固定されたクロック周波数よりも、高い周波数で後段の信号処理が行われてしまうと、Ａ／Ｄ変換の速度が追いつかず、データ不足となり、映像や音声が途切れたり、映像や音声が止まってしまう不具合が発生する。
【００１０】
そこで、この発明はこのような従来の課題を解決したものであって、クロック周波数が異なる回路ブロック間のそのクロック周波数差に起因したデータ過不足を発生させずに、データ転送時の不要輻射を低減できるようにしたデジタル信号処理システムを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題は、所定の固定周波数の第１クロック信号を発生する第１信号発生器と、第１信号発生器によって発生された第１クロック信号に基づいて動作する第１の回路ブロックと、周波数拡散により周波数を変動させた第２クロック信号を発生する第２信号発生器と、第２信号発生器によって発生された第２クロック信号に基づいて動作する第２の回路ブロックと、第１及び第２の回路ブロック間に接続され、第１の回路ブロックに対しては、第１クロック信号に基づいてデータ書込み読出し処理をし、第２の回路ブロックに対しては第２クロック信号に基づいてデータ書込み読出し処理するバッファメモリとを備えることを特徴とするデジタル信号処理システムによって解決される。
【００１２】
本発明の第１のデジタル信号処理システムによれば、第１信号発生器は、所定の固定周波数の第１クロック信号を発生する。第２の信号発生器は、周波数拡散により周波数を変動させた第２クロック信号を発生する。第１の回路ブロックは、第１信号発生器によって発生された第１クロック信号に基づいて動作する。第２の回路ブロックは、第２信号発生器によって発生された第２クロック信号に基づいて動作する。
【００１３】
これを前提にして、第２信号発生器は、例えば、バッファメモリに蓄えられたデータ数を計数回路により計数し、その計数値が一定の範囲に入るように周波数拡散による周波数変動を制御する。第１及び第２の回路ブロック間に接続されたバッファメモリは、第１の回路ブロックに対しては、第１クロック信号に基づいてデータ書込み読出し処理をし、第２の回路ブロックに対しては第２クロック信号に基づいてデータ書込み読出し処理するようになされる。従って、回路ブロック間のクロック周波数差に起因したデータ過不足を発生させずに、しかも、データ転送時の不要輻射を低減することができる。
【００１４】
本発明に係る第２のデジタル信号処理システムは、送信側デジタル処理回路と受信側デジタル処理回路とを備えたデジタル信号処理システムにおいて、送信側デジタル処理回路は、所定の固定周波数の第１クロック信号を発生する第１信号発生器と、第１信号発生器によって発生された第１クロック信号に基づいて動作する第１の回路ブロックと、周波数拡散により周波数を変動させた第２クロック信号を発生する第２信号発生器と、第２信号発生器によって発生された第２クロック信号に基づいて動作する第２の回路ブロックと、第１及び第２の回路ブロック間に接続され、第１の回路ブロックに対しては、第１クロック信号に基づいてデータ書込み読出し処理をし、第２の回路ブロックに対しては第２クロック信号に基づいてデータ書込み読出し処理する第１のバッファメモリとを有し、
受信側デジタル処理回路は、周波数拡散により周波数を変動させた第３クロック信号を発生する第３信号発生器と、第３信号発生器によって発生された第３クロック信号に基づいて動作する第３の回路ブロックと、所定の固定周波数の第４クロック信号を発生する第４信号発生器と、第４信号発生器によって発生された第４クロック信号に基づいて動作する第４の回路ブロックと、第３及び第４の回路ブロック間に接続され、第３の回路ブロックに対しては、第３クロック信号に基づいてデータ書込み読出し処理をし、第４の回路ブロックに対しては第４クロック信号に基づいてデータ書込み読出し処理する第２のバッファメモリとを有することを特徴とするものである。
【００１５】
本発明の第２のデジタル信号処理システムによれば、本発明に係る第１のデジタル信号処理システムが送信側デジタル処理回路と受信側デジタル処理回路とに応用されるので、送信側及び受信側の各々のデジタル処理回路で、その回路ブロック間のクロック周波数差に起因したデータ過不足を発生させることなく、また、データ転送時、送信側デジタル処理回路と受信側デジタル処理回路との間で不要輻射を低減することができる。
【発明の効果】
【００１６】
本発明の第１のデジタル信号処理システムによれば、クロック周波数が異なる回路ブロック間に接続され、第１の回路ブロックに対しては、固定周波数のクロック信号に基づいてデータ書込み読出し処理をし、第２の回路ブロックに対しては周波数拡散により周波数を変動させたクロック信号に基づいてデータ書込み読出し処理するバッファメモリを備えるものである。
【００１７】
この構成によって、回路ブロック間のクロック周波数差に起因したデータ過不足を発生させずに、データ転送時の不要輻射を低減することができる。従って、第１及び第２の回路ブロックが共存する回路システムであって、固定周波数のクロック信号を使用しなければならないデジタル映像音響機器等の電子機器において、本システムの周波数拡散技術を応用することにより、不要輻射を低減させることが可能となる。
【００１８】
本発明の第２のデジタル信号処理システムによれば、本発明に係る第１のデジタル信号処理システムが送信側デジタル処理回路と受信側デジタル処理回路とに応用されるので、送信側及び受信側の各々のデジタル処理回路で、その回路ブロック間のクロック周波数差に起因したデータ過不足を発生させることなく、また、データ転送時、送信側デジタル処理回路と受信側デジタル処理回路との間で不要輻射を低減することができる。
【発明を実施するための最良の形態】
【００１９】
続いて、この発明に係るデジタル信号処理システムの一実施例について、図面を参照しながら説明をする。
【実施例１】
【００２０】
図１は、本発明に係る第１の実施例としてのデジタル信号処理システム１００の構成例を示すブロック図である。
この実施例では、クロック周波数が異なる回路ブロック間に接続されたバッファメモリを備え、第１の回路ブロックに対しては、固定周波数のクロック信号に基づいてデータ書込み読出し処理をし、第２の回路ブロックに対しては周波数拡散により周波数を変動させたクロック信号に基づいてデータ書込み読出し処理をするようにして、回路ブロック間のクロック周波数差に起因したデータ過不足を発生させずに、データ転送時の不要輻射を低減できるようにしたものである。
【００２１】
図１に示す第１のデジタル信号処理システム１００は、アナログの信号ＳinをデジタルのデータＤINに変換した後、そのデータＤINを信号処理し、信号処理後のデジタルデータＤOUTをアナログの信号ＳOUTに変換して出力するシステムである。このシステム１００は、アナログの映像及び音響信号等をデジタルのデータに変換した後、そのデータをデジタル信号処理し、デジタル信号処理後のデジタルデータをアナログの映像及び音響信号に変換して出力するデジタル映像音響処理システム等に適用して好適である。
【００２２】
図１において、デジタル信号処理システム１００は、第１の回路ブロック１、バッファメモリ２、第２の回路ブロック３、第１の信号発生器４Ａ、第２の信号発生器４Ｂ、入力端子５及び出力端子６を有している。入力端子５には回路ブロック１が接続され、信号発生器４Ａから供給される一定の周波数（固定周波数）の第１クロック信号（以下固定周波数クロックＳ１という）に基づいて動作する。例えば、回路ブロック１は、アナログの信号ＳinをデジタルのデータＤINに変換処理等をするようになされる。回路ブロック１にはＡ／Ｄ変換器等が使用される。
【００２３】
回路ブロック１には、バッファメモリ２が接続され、固定周波数クロックＳ１に基づいてデータＤINを書き込んだり、また、固定周波数クロックＳ１に基づいてデータＤOUTを回路ブロック１側に読み出すようになされる。バッファメモリ２には、デュアルポート用のラインメモリやＦＩＦＯメモリ等が使用される。
【００２４】
上述の回路ブロック１及びバッファメモリ２には、信号発生器４Ａが接続され、例えば、原発振信号に基づいて固定周波数クロックＳ１を発生するようになされる。固定周波数クロックＳ１は、Ａ／Ｄ変換器等の一定の周波数で動作させなくてはならない回路ブロック１の動作クロックとして使用され、かつ、バッファメモリ２のデータＤINの書き込みクロック又はその読み出しクロックとして使用される。固定周波数クロックＳ１は、回路ブロック１及びバッファメモリ２に供給される。
【００２５】
また、バッファメモリ２には、回路ブロック３が接続され、信号発生器４Ｂから供給される周波数拡散により周波数を変動させた第２クロック信号（以下周波数拡散クロックＳ２という）に基づいて動作する。例えば、回路ブロック３は、周波数拡散クロックＳ２に基づいてデータＤIN’をバッファメモリ２に書き込んだり、また、周波数拡散クロックＳ２に基づいてデータＤOUT’をバッファメモリ２から第２の回路路ブロック側に読み出すようになされる。
【００２６】
上述のバッファメモリ２及び回路ブロック３には、信号発生器４Ｂが接続され、周波数拡散クロックＳ２を発生するようになされる。周波数拡散クロックＳ２は、変動周波数により動作する回路ブロック３の動作クロックとして使用され、かつ、バッファメモリ２のデータＤOUT’の読み出しクロックや書き込みクロックとして使用される。
【００２７】
周波数拡散クロックＳ２は、バッファメモリ２及び回路ブロック３に供給される。つまり、バッファメモリ２は、回路ブロック１及び３間に接続され、回路ブロック１に対しては、固定周波数クロックＳ１に基づいてデータ書込み読出し処理をし、回路ブロック３に対しては周波数拡散クロックＳ２に基づいてデータ書込み読出し処理するようになされる。回路ブロック３には出力端子６が接続され、当該回路ブロック３でデジタル処理されたデジタルのデータＤOUT’を出力するようになされる。
【００２８】
次に、デジタル信号処理システム１００の動作例を説明する。例えば、固定周波数により動作する回路ブロック１から変動周波数により動作する回路ブロック３にデータＤOUT’を転送する場合に、固定周波数クロックに同期して回路ブロック１からバッファメモリ２にデータＤOUTが格納される。その後、周波数拡散クロックに同期してバッファメモリ２から、先に格納されたデータＤOUT’を回路ブロック３へ転送するようになされる。バッファメモリ２は、緩衝（仲介）機能を果たすようになされる。
【００２９】
このように、本発明に係る第１の実施例としてのデジタル信号処理システム１００によれば、固定周波数により動作する回路ブロック１と変動周波数により動作する回路ブロック３との間にバッファメモリ２が接続されるので、第１及び第２の回路ブロック間のクロック周波数差により生じるデータＤOUT’の過不足を吸収（解消）することができる。しかも、回路ブロック３を周波数拡散クロックＳ２で信号処理することで、不要輻射の低減化を実現できるようになる。
【実施例２】
【００３０】
図２は、本発明に係る第２の実施例としてのデジタル映像音響処理システム２００の構成例（送信側）を示すブロック図であり、デジタル映像音響機器のアナログ信号入力からデジタル信号出力までの回路ブロック図を示している。
【００３１】
この例では、第１の実施例で説明したデジタル信号処理システム１００を応用してデジタル映像音響処理システム２００を構成し、映像音響処理用のＡ／Ｄ変換器とデジタルの信号処理ブロック間のクロック周波数差に起因したデータ過不足を発生させずに、データ転送時の不要輻射を低減できるようにしたものである。
【００３２】
図２に示すデジタル映像音響処理システム２００は、アナログの映像及び音響信号ＡＶinをデジタルのデータＡＶINに変換した後、そのデータＡＶOUTをデジタル信号処理し、デジタル処理後のデータＡＶOUT’を出力するものである。
【００３３】
デジタル映像音響処理システム２００は、Ａ／Ｄ変換器１１、デュアルポート用のラインメモリ１２、信号処理ブロック１３、クロック発生回路１４、入力端子１５及び出力端子１６を有している。クロック発生回路１４は、基準クロック発生器１４Ａ、周波数拡散クロック発生器１４Ｂから構成される。
【００３４】
図２に示す入力端子１５には、第１の回路ブロックの一例となるデジタル映像音響用のＡ／Ｄ変換器１１が接続され、基準クロック発生器１４Ａから供給される固定周波数クロック（第１クロック信号）Ｓ１に基づいて動作するようになされる。例えば、Ａ／Ｄ変換器１１は、アナログの映像音響信号ＡＶinをデジタルの映像音響データＡＶINに変換処理等をするようになされる。
【００３５】
Ａ／Ｄ変換器１１には、第１のバッファメモリの一例となるデュアルポート用のラインメモリ１２が接続され、固定周波数クロックＳ１に基づいて映像音響データＡＶINを書き込んだり、また、固定周波数クロックＳ１に基づいて映像音響データＡＶOUTをＡ／Ｄ変換器側に読み出すようになされる。ラインメモリ１２のメモリ量は、システム構成にもよるが、８Ｍｂｙｔｅ程度が必要となる。マージンを見込んで、３２Ｍｂｙｔｅ以上あればなおよい。メモリ容量はあればある程よい。
【００３６】
上述のＡ／Ｄ変換器１１及びラインメモリ１２には、第１信号発生器の一例となる基準クロック発生器１４Ａが接続され、例えば、原発振器１４Ｃで発振された基準周波数ｆ０のクロック信号Ｓｏを２倍、３倍・・・等と逓倍して、固定周波数クロックＳ１を発生するようになされる。固定周波数クロックＳ１は、使用周波数ｆが４７ＭＨｚ〜８０ＭＨｚ（４７ＭＨｚ、５４ＭＨｚ、７４ＭＨｚ、８０ＭＨｚなど）である。Ａ／Ｄ変換器１１には固定周波数クロックＳ１が供給される。これは、Ａ／Ｄ変換器１１を一定の使用周波数ｆで駆動させるためである。固定周波数クロックＳ１は、Ａ／Ｄ変換器１１の他に、ラインメモリ１２にも供給される。ラインメモリ１２で、映像音響データＡＶINの書き込みクロック及びその読み出しクロックとして使用するためである。
【００３７】
また、ラインメモリ１２には、信号処理ブロック１３が接続され、周波数拡散クロック発生器１４Ｂから供給される周波数拡散クロック（第２クロック信号）Ｓ２に基づいて動作する。
【００３８】
信号処理ブロック１３は、周波数拡散により変動した周波数での動作が可能なブロックであり、周波数拡散クロックＳ２により動作させるようになされる。例えば、信号処理ブロック１３は、周波数拡散クロックＳ２に基づいて映像音響データＡＶIN’をラインメモリ１２に書き込んだり、また、周波数拡散クロックＳ２に基づいて映像音響データＡＶOUT’をラインメモリ１２から信号処理ブロック側に読み出すようになされる。
【００３９】
上述のラインメモリ１２及び信号処理ブロック１３には、第２信号発生器の一例となる周波数拡散クロック発生器１４Ｂが接続され、周波数拡散クロックＳ２を発生するようになされる。周波数拡散クロックＳ２は、使用周波数をｆ、周波数変動幅をαとしたとき、変動周波数ｆ’＝ｆ±αにより動作する信号処理ブロック１３の動作クロックとして使用され、かつ、ラインメモリ１２の映像音響データＡＶOUT’の読み出しクロックや書き込みクロックとして使用される。
【００４０】
周波数拡散クロックＳ２は、ラインメモリ１２及び信号処理ブロック１３に供給される。つまり、ラインメモリ１２は、Ａ／Ｄ変換器１１及び信号処理ブロック１３間に接続され、Ａ／Ｄ変換器１１に対しては、固定周波数クロックＳ１に基づいて映像音響データＡＶIN／ＡＶOUTの書込み読出し処理をし、信号処理ブロック１３に対しては周波数拡散クロックＳ２に基づいて映像音響データＡＶIN’／ＡＶOUT’の書込み読出し処理するようになされる。
【００４１】
このシステム２００で、ラインメモリ１２により、映像音響データＡＶINを蓄積しておくことができるので、映像音響データ過不足を発生させず、映像や音声等の途切れる現象を回避することができる。信号処理ブロック１３には出力端子１６が接続され、当該信号処理ブロック１３でデジタル処理されたデジタルの映像音響データＡＶOUT’を出力するようになされる。
【００４２】
図３は、周波数拡散クロック発生器１４Ｂの内部構成例を示すブロック図である。  
この例で、周波数拡散クロック発生器１４Ｂは、ラインメモリ１２に蓄えられた映像音響データ数を計数する計数回路４１を有しており、計数値が予め設定された一定の範囲内に入るように周波数拡散制御を実行するようになされる。このように周波数拡散制御すると、より少ないラインメモリ１２で映像音響データＡＶIN’／ＡＶOUT’に過不足を生じさせないようにデジタル信号処理をすることができる。
【００４３】
図３に示す周波数拡散クロック発生器１４Ｂは、計数回路４１、位相比較器４２、加算器４３、ループフィルタ４４、電圧制御発振器４５、第１及び第２のコンパレータ４６，４７、ＲＳフィリップ・フロップ回路４８及び積分回路４９から構成される。
【００４４】
図２に示した基準クロック発生器１４Ａには、計数回路４１が接続され、ラインメモリ１２内の映像音響データ数を監視し、この監視によって得られた映像音響データ数に応じてクロック周波数の変動を制御するようになされる。例えば、計数回路４１は、ラインメモリ１２への映像音響データＡＶINの書き込み用の固定周波数クロックＳ１と、読み出し用の周波数拡散クロックＳ２の周波数ｆ、ｆ’の差を検出して計数信号Ｓｘを得ることで、ラインメモリ１２内の映像音響データ数を監視するようになされる。
【００４５】
この例で、周波数拡散クロック発生器１４Ｂに計数回路４１を設けた理由は、ラインメモリ２内の映像音響データ数を監視していないと、Ａ／Ｄ変換器１１及び信号処理ブロック１３の間のクロック周波数差（ｆ’−ｆ）が極端に大きくなった場合に、ラインメモリ１２の許容範囲を超えてしまう場合が考えられ、それを防止するためである。
【００４６】
計数回路４１には、２つのコンパレータ４６及び４７が接続され、映像音響データ数の監視によって得られた計数信号Ｓｘを入力し、予め設定された上限値及び下限値と計数信号Ｓｘに基づく計数値を比較するようになされる。この例では、コンパレータ４６，４７に対して周波数変動幅±αを設定するようになされる。上限値及び下限値は、上限値設定信号Ｓｕや、下限値設定信号Ｓｄとして外部から設定される。
【００４７】
最適な周波数変動幅を設定することで、当該システム２００で使用するラインメモリ１２のメモリ容量を最小限に減らすことができる。この例で、周波数変動幅±αは周波数拡散率αによって設定され、その周波数拡散率は、０．０５〜３％程度である。使用周波数ｆが８０ＭＨｚで、周波数拡散率αが１％の場合は、周波数拡散クロックＳ２は、変動周波数ｆ’＝８０±０．８ＭＨｚである。
【００４８】
コンパレータ４６は、上限値設定信号Ｓｕと計数信号Ｓｘとを比較してリセット信号Ｓｒを出力する。例えば、計数値が上限値を超えた場合、コンパレータ４６は、ラインメモリ１２内で映像音響データＡＶINが過多状態となっている信号として、ハイ・レベルのリセット信号Ｓｒを出力する。
【００４９】
コンパレータ４７は、下限値設定信号Ｓｄと計数信号Ｓｘとを比較してセット信号Ｓｓを出力する。例えば、計数値が下限値を下回った場合、コンパレータ４７は、ラインメモリ１２内で映像音響データＡＶINが不足状態となっている信号として、ロー・レベルのセット信号Ｓｓを出力する。
【００５０】
これらのコンパレータ４６，４７にはＲＳフリップフロップ４８が接続され、リセット信号Ｓｒ及びセット信号Ｓｓに基づいてリセット／セット動作を実行し制御信号Ｓｃを出力する。例えば、映像音響データＡＶINが過多状態となっている場合、ＲＳフリップフロップ４８は、ハイ・レベルのリセット信号Ｓｒに基づいてリセットされる。映像音響データＡＶINが不足状態となっている場合は、ロー・レベルのセット信号Ｓｓに基づいてセットされる。
【００５１】
ＲＳフリップフロップ４８には、積分回路４９が接続され、任意のパルス幅（ハイ・レベルの区間）の制御信号Ｓｃに基づく被加算電圧Ｖｃ’を発生して加算器４３に出力する。例えば、映像音響データＡＶINが過多状態となっている場合、積分回路４９は、被加算電圧Ｖｃ’として下降電圧を発生する。映像音響データＡＶINが不足状態となっている場合は、被加算電圧Ｖｃ’として上昇電圧を発生する。
【００５２】
一方、図２に示した基準クロック発生器１４Ａには、計数回路４１の他に位相検出器４２が接続され、電圧制御発振器４５から出力される周波数拡散クロックＳ２と基準クロック発生器１４Ａから出力される固定周波数クロックＳ１とを比較して位相検出電圧Ｖεを出力する。
【００５３】
位相検出器４２には、加算器４３が接続され、積分回路４９から出力される被加算電圧Ｖｃ’と、この位相検出器４２から出力される位相検出電圧Ｖεとを加算した出力電圧Ｖｃ’＋Ｖεを出力するようになされる。
【００５４】
加算器４３にはループフィルタ４４が接続され、出力電圧Ｖｃ’＋Ｖεをフィルタ処理した後の制御電圧Ｖｃを電圧制御発振器４５に出力するようになされる。電圧制御発振器４５は、制御電圧Ｖｃに基づいて周波数拡散クロックＳ２を発振し、同クロックＳ２を位相比較器４２、ラインメモリ１２及び信号処理ブロック１３に出力するようになされる。
【００５５】
次に、デジタル映像音響処理システム２００の動作例を説明する。図４は、周波数拡散クロック発生器１４Ｂにおける上限値を越える場合の動作例、図５は、下限値を下回る場合の動作例を各々示す図である。例えば、固定周波数ｆのクロック信号（固定周波数クロック）Ｓ１により動作するＡ／Ｄ変換器１１から変動周波数ｆ’のクロック信号（周波数拡散クロック）Ｓ２により動作する信号処理ブロック１３に映像音響データＡＶOUT’を転送する場合に、固定周波数クロックＳ１に同期してＡ／Ｄ変換器１１からラインメモリ１２に映像音響データＡＶOUTが格納される。その後、周波数拡散クロックＳ２に同期してラインメモリ１２から、先に格納された映像音響データＡＶOUT’を信号処理ブロック１３へ転送するようになされる。
【００５６】
このとき、周波数拡散クロック発生器１４Ｂでは、計数回路４１の計数値がコンパレータ４６の上限値を超えた場合、つまり、ラインメモリ１２内で映像音響データＡＶINが過多状態となっている場合は、図４に示すコンパレータ４６のハイ・レベル（以下「Ｈ」レベルという）のリセット信号ＳｒがＲＳフリップフロップ４８に出力される。コンパレータ４７のセット信号Ｓｓは、ロー・レベル（「Ｌ」レベル）である。この場合は、ＲＳフリップフロップ４８がリセットされ、制御信号Ｓｃのパルス幅が短くなる。
【００５７】
そして、制御信号Ｓｃは、積分回路４９に出力される。積分回路４９は、被加算電圧Ｖｃ’として下降電圧を発生する。被加算電圧Ｖｃ’は加算器４３に出力される。加算器４３は、積分回路４９から出力される被加算電圧Ｖｃ’と、位相検出器４２から出力される位相検出電圧Ｖεとを加算した出力電圧Ｖｃ’＋Ｖεをループフィルタ４４に出力する。
【００５８】
ループフィルタ４４は、出力電圧Ｖｃ’＋Ｖεをフィルタ処理した後の制御電圧Ｖｃを電圧制御発振器４５に出力する。電圧制御発振器４５は、制御電圧Ｖｃに基づいて周波数拡散クロックＳ２を発振する。このとき、電圧制御発振器４５は、ラインメモリ１２の読み出し用のクロック周波数ｆ’を低下させる。ここでクロック周波数ｆ’が低下された周波数拡散クロックＳ２は、電圧制御発振器４５から位相比較器４２、ラインメモリ１２及び信号処理ブロック１３へ出力するようになされる。
【００５９】
この周波数拡散クロックＳ２を入力した位相比較器４２は、固定周波数クロック信号（基準クロック）Ｓ１と同位相になろうとするため、電圧制御発振器４５の周波数が増加し、ラインメモリ１２の読み出し用のクロック周波数ｆ’が増加する。この結果、ラインメモリ１２の読み出し速度が速くなり、映像音響データ過多状態を回避することができるようになる。
【００６０】
反対に、計数回路４１の計数値がコンパレータ４７の下限値を下回った場合、つまり、ラインメモリ１２内の映像音響データ数が不足状態となっている場合は、図５に示すコンパレータ４７からハイ・レベルのセット信号ＳｓがＲＳフリップフロップ４８に出力される。コンパレータ４６のリセット信号Ｓｒは、「Ｌ」レベルである。この場合は、ＲＳフリップフロップ４８がセットされ、制御信号Ｓｃのパルス幅が長くなる。
【００６１】
そして、制御信号Ｓｃは、積分回路４９に出力される。積分回路４９は、被加算電圧Ｖｃ’として上昇電圧を発生する。被加算電圧Ｖｃ’は加算器４３に出力される。加算器４３は、積分回路４９から出力される被加算電圧Ｖｃ’と、位相検出器４２から出力される位相検出電圧Ｖεとを加算した出力電圧Ｖｃ’＋Ｖεをループフィルタ４４に出力する。
【００６２】
ループフィルタ４４は、出力電圧Ｖｃ’＋Ｖεをフィルタ処理した後の制御電圧Ｖｃを電圧制御発振器４５に出力する。電圧制御発振器４５は、制御電圧Ｖｃに基づいて周波数拡散クロックＳ２を発振する。このとき、電圧制御発振器４５は、ラインメモリ１２の読み出し用のクロック周波数ｆ’を上昇させる。ここでクロック周波数ｆ’が上昇された周波数拡散クロックＳ２は、電圧制御発振器４５から位相比較器４２、ラインメモリ１２及び信号処理ブロック１３へ出力するようになされる。
【００６３】
この周波数拡散クロックＳ２を入力した位相比較器４２は、固定周波数クロック信号（基準クロック）Ｓ１と同位相になろうとするため、電圧制御発振器４５は周波数ｆ’を低下し、ラインメモリ１２の読み出し用のクロック周波数ｆ’が低下する。この結果、ラインメモリ１２の読み出し速度が遅くなり、映像音響データ不足状態を回避することができるようになる。
【００６４】
このように、本発明に係る第２の実施例としてのデジタル映像音響処理システム２００によれば、アナログの映像及び音響信号ＡＶinをデジタルのデータＡＶINに変換した後、そのデータＡＶOUTをデジタル信号処理し、デジタル処理後のデータＡＶOUT’を出力する場合に、Ａ／Ｄ変換器１１及び信号処理ブロック１３間に接続されたラインメモリ１２は、Ａ／Ｄ変換器１１に対しては、固定周波数クロックＳ１に基づいて映像音響データＡＶIN／ＡＶOUTの書込み読出し処理をし、信号処理ブロック１３に対しては周波数拡散クロックＳ２に基づいて映像音響データＡＶIN’／ＡＶOUT’の書込み読出し処理する、つまり、ラインメモリ１２は、緩衝（仲介）機能を果たすようになされる。
【００６５】
このとき、周波数拡散クロック発生器１４Ｂは、ラインメモリ１２に蓄えられた映像音響データ数を計数回路４１によって計数して、その計数値が一定の範囲に入るように周波数拡散による周波数変動を制御する。従って、Ａ／Ｄ変換器１１及び信号処理ブロック１３間のクロック周波数差に起因した映像音響データ過不足を発生させずに、しかも、映像音響データ転送時の不要輻射を低減することができる。
【００６６】
この実施例で、第２信号発生器に関して、周波数拡散クロックＳ２を作成する周波数拡散クロック発生器１４Ｂの場合について説明したが、これに限られることはなく、デジタル的に変調周波数を変化させる方法等も適用できる。
【実施例３】
【００６７】
図６は、本発明に係る第３の実施例としてのデジタル映像音響処理システム３００の構成例（受信側）を示すブロック図であり、デジタル信号入力からアナログ信号出力までの回路ブロック図を示している。
【００６８】
この例では、第１の実施例で説明したデジタル信号処理システム１００を応用してデジタル映像音響処理システム３００を構成し、デジタルの信号処理ブロックと映像音響処理用のＤ／Ａ変換器と間のクロック周波数差に起因したデータ過不足を発生させずに、データ転送時の不要輻射を低減できるようにしたものである。
【００６９】
図６に示すデジタル映像音響処理システム３００は、デジタルの映像及び音響データＡＶINを’入力してデジタル処理した後に、アナログの映像及び音響信号ＳOUTに変換し、その後、その映像及び音響信号ＳOUTを出力するものである。
【００７０】
デジタル映像音響処理システム３００は、信号処理ブロック２１、デュアルポート用のラインメモリ２２、Ｄ／Ａ変換器２３、クロック発生回路２４、入力端子２５及び出力端子２６を有している。クロック発生回路２４は、基準クロック発生器２４Ａ、周波数拡散クロック発生器２４Ｂから構成される。
【００７１】
図６に示す入力端子２５には、第３の回路ブロックの一例となる信号処理ブロック２１が接続され、周波数拡散クロック発生器２４Ｂから供給される周波数拡散クロック（第３クロック信号）Ｓ２に基づいて動作する。信号処理ブロック２１は、周波数拡散により変動した周波数での動作が可能なブロックであり、周波数拡散クロックＳ２により動作させるようになされる。例えば、信号処理ブロック２１は、周波数拡散クロックＳ２に基づいて映像音響データＡＶIN’をラインメモリ２２に書き込んだり、また、周波数拡散クロックＳ２に基づいて映像音響データＡＶOUT’をラインメモリ２２から信号処理ブロック側に読み出すようになされる。
【００７２】
信号処理ブロック２１には、第２のバッファメモリの一例となるデュアルポート用のラインメモリ２２が接続され、固定周波数クロック（第４クロック信号）Ｓ１に基づいて映像音響データＡＶINを書き込んだり、また、固定周波数クロックＳ１に基づいて映像音響データＡＶOUTをＤ／Ａ変換器側に読み出すようになされる。ラインメモリ２２のメモリ量は、システム構成にもよるが、８Ｍｂｙｔｅ程度が必要となる。マージンを見込んで、３２Ｍｂｙｔｅ以上あればなおよい。メモリ容量はあればある程よい。
【００７３】
ラインメモリ２２には、デジタル映像音響用のＤ／Ａ変換器２３が接続され、基準クロック発生器２４Ａから供給される固定周波数クロックＳ１に基づいて動作するようになされる。例えば、Ｄ／Ａ変換器２３は、デジタルの映像音響データＡＶINをアナログの映像音響信号ＳOUTに変換処理等をするようになされる。
【００７４】
Ｄ／Ａ変換器２３には、第４信号発生器の一例となる基準クロック発生器２４Ａが接続され、例えば、原発振器２４Ｃで発振された基準周波数ｆ０のクロック信号Ｓｏに基づいて固定周波数クロックＳ１を発生するようになされる。固定周波数クロックＳ１は、使用周波数ｆが４７ＭＨｚ〜８０ＭＨｚ（４７ＭＨｚ、５４ＭＨｚ、７４ＭＨｚ、８０ＭＨｚなど）である。Ｄ／Ａ変換器２３には固定周波数クロックＳ１が供給される。これは、Ｄ／Ａ変換器２３を一定の使用周波数ｆで駆動させるためである。固定周波数クロックＳ１は、Ｄ／Ａ変換器２３の他に、ラインメモリ２２にも供給される。ラインメモリ２２で、映像音響データＡＶINの書き込みクロック及びその読み出しクロックとして使用するためである。
【００７５】
上述の信号処理ブロック２１及びラインメモリ２２には、第３信号発生器の一例となる周波数拡散クロック発生器２４Ｂが接続され、周波数拡散クロックＳ２を発生するようになされる。周波数拡散クロックＳ２は、変動周波数ｆ’のクロック信号（周波数拡散クロック）Ｓ２により動作する信号処理ブロック２１の動作クロックとして使用され、かつ、ラインメモリ２２の映像音響データＡＶOUT’の読み出しクロックや書き込みクロックとして使用される。
【００７６】
周波数拡散クロックＳ２は、信号処理ブロック２１及びラインメモリ２２に供給される。つまり、ラインメモリ２２は、信号処理ブロック２１及びＤ／Ａ変換器２３及び間に接続され、Ｄ／Ａ変換器２３に対しては、固定周波数クロックＳ１に基づいて映像音響データＡＶIN／ＡＶOUTの書込み読出し処理をし、信号処理ブロック２１に対しては周波数拡散クロックＳ２に基づいて映像音響データＡＶIN’／ＡＶOUT’の書込み読出し処理するようになされる。
【００７７】
次に、デジタル映像音響処理システム３００の動作例を説明する。例えば、変動周波数により動作する信号処理ブロック１３から固定周波数により動作するＤ／Ａ変換器２３に映像音響データＡＶOUT’を転送する場合に、周波数拡散クロックＳ２に同期して信号処理システム２１からラインメモリ１２に映像音響データＡＶOUT’が書き込まれる。また、固定周波数クロックＳ１に同期してラインメモリ２２からＤ／Ａ変換器２３に映像音響データＡＶOUTが読み出される。
【００７８】
Ｄ／Ａ変換器２３は、基準クロック発生器２４Ａから供給される固定周波数クロックＳ１に基づいてデジタルの映像音響データＡＶIN（＝ＡＶOUT）をアナログの映像音響信号ＳOUTに変換処理等をするようになされる。
【００７９】
この映像音響処理システム３００で、ラインメモリ２２により、映像音響データＡＶINを蓄積しておくことができるので、映像音響データ過不足を発生させず、映像や音声等の途切れる現象を回避することができる。Ｄ／Ａ変換器２３には出力端子２６が接続され、Ｄ／Ａ変換後のアナログの映像音響信号ＳOUTを出力するようになされる。
【００８０】
これにより、信号処理ブロック２１及びＤ／Ａ変換器２３が共存する回路システムにおいて、固定周波数クロックＳ１を使用しなければならないデジタル映像音響機器等の電子機器に対して、本システムの周波数拡散技術を応用することにより、不要輻射を低減させることが可能となる。
【実施例４】
【００８１】
図７は、本発明に係る第４の実施例としてのデジタル映像音響処理システム４００の構成例を示すブロック図である。
この実施例では、第２の実施例で説明した映像音響処理システム２００（送信側）と第３の実施例で説明した映像音響処理システム３００（受信側）とを組み合わせてデジタル映像音響処理システム４００の構成し、輻射低減領域の拡大を図ったものである。
【００８２】
図７に示す映像音響処理システム４００は、アナログの映像及び音響信号ＳinをデジタルのデータＡＶOUTに変換した後、そのデータＡＶINをデジタル信号処理し、そのデジタル信号処理後のデジタルデータＡＶOUTをアナログの映像及び音響信号ＳOUTに変換して出力するものである。
【００８３】
図７において、映像音響処理システム４００は、送信側のデジタル処理回路の一例となる映像音響処理システム２００と、受信側のデジタル処理回路の一例となる映像音響処理システム３００とを備えている（第２のデジタル信号処理システム）。
【００８４】
映像音響処理システム２００は、Ａ／Ｄ変換器１１、デュアルポート用のラインメモリ１２、信号処理ブロック１３、クロック発生回路１４及び原発振器１４Ｃを有している。クロック発生回路１４は図２に示したような基準クロック発生器１４Ａ及び周波数拡散クロック発生器１４Ｂから構成される。この例でも、クロック発生回路１４には、ラインメモリ１２に蓄えられた映像音響データ数を計数する計数回路４１が設けられ、その計数値が一定の範囲に入るように周波数拡散による周波数変動を制御するようになされる。
【００８５】
この例で、Ａ／Ｄ変換器１１は、クロック発生回路１４によって発生された固定周波数クロックＳ１に基づいて動作し、信号処理ブロック１３は、クロック発生回路１４によって発生された周波数拡散クロックＳ２に基づいて動作する。このＡ／Ｄ変換器１１及び信号処理ブロック１３間には、ラインメモリ１２が接続され、Ａ／Ｄ変換器１１に対しては、固定周波数クロックＳ１に基づいて映像音響データの書込み読出し処理をし、信号処理ブロック１３に対しては周波数拡散クロックＳ２に基づいて映像音響データＡＶIN’／ＡＶOUT’の書込み読出し処理するようになされる。
【００８６】
なお、送信側の映像音響処理システム２００において、一点鎖線で囲んだ、Ａ／Ｄ変換器１１、ラインメモリ１２、クロック発生回路１４及び原発振器１４Ｃを１つの半導体集積回路装置により構成し、これらの素子を囲む遮蔽領域Ｉにシールドを施すようにすれば、周波数拡散されていない固定周波数クロックＳ１によるＥＭＩを半導体集積回路装置の外部に与えないようにできるので、さらに輻射低減効果が期待できる。
【００８７】
また、映像音響処理システム３００は、信号処理ブロック２１、デュアルポート用のラインメモリ２２、Ｄ／Ａ変換器２３、クロック発生回路２４及び原発振器２４Ｃを有している。クロック発生回路２４は図６に示したような基準クロック発生器２４Ａ及び周波数拡散クロック発生器２４Ｂから構成される。この例でも、クロック発生回路２４には、ラインメモリ２２に蓄えられた映像音響データ数を計数する計数回路４１が設けられ、その計数値が一定の範囲に入るように周波数拡散による周波数変動を制御するようになされる。
【００８８】
例えば、周波数拡散クロック発生器１４Ｂ及び２４Ｂにおいて、コンパレータ４６，４７に同じ上限値、下限値を設定して、送信側及び受信側で周波数拡散による周波数変動を協調制御するようになされる。このように周波数変動協調制御をすると、映像音響データ過不足を生じさせないようにすることができる。
【００８９】
この例で、信号処理ブロック２１は、クロック発生回路２４によって発生された周波数拡散クロックＳ２に基づいて動作し、Ｄ／Ａ変換器２３は、クロック発生回路２４によって発生された固定周波数クロックＳ１に基づいて動作するようになされる。これら信号処理ブロック２１及びＤ／Ａ変換器２３間には、ラインメモリ２２が接続され、信号処理ブロック２１に対しては、周波数拡散クロックＳ２に基づいて映像音響データＡＶIN’／ＡＶOUT’の書込み読出し処理をし、Ｄ／Ａ変換器２３に対しては固定周波数クロックＳ１に基づいて映像音響データＡＶIN／ＡＶOUTの書込み読出し処理するようになされる。なお、図７において、その他、同じ符号及び名称のものは、図２〜図６で説明しているのでその説明を省略する。
【００９０】
また、受信側の映像音響処理システム３００においても、一点鎖線で囲んだ、ラインメモリ２２、Ｄ／Ａ変換器２３、クロック発生回路２４及び原発振器２４Ｃを１つの半導体集積回路装置により構成し、これらの素子を囲む遮蔽領域IIにシールドを施すようにすれば、周波数拡散されていない固定周波数クロックＳ１によるＥＭＩを半導体集積回路装置の外部に漏れないようにできるので、さらに輻射低減効果が期待できる。なお、図中、IIIは輻射低減区域であり、周波数拡散クロックＳ２によって信号処理される回路ブロックが配置される部分である。
【００９１】
このように、本発明に係る第４の実施例としての映像音響処理システム４００によれば、第２の実施例に係る映像音響処理システム２００と、第３の実施例に係る映像音響処理システム３００とが応用されるので、送信側の映像音響処理システム２００で、そのＡ／Ｄ変換器１１と信号処理ブロック１３間のクロック周波数差に起因した映像音響データの過不足を発生させることなく、また、送信側の映像音響処理システム３００で、その信号処理ブロック２１とＤ／Ａ変換器２３と間のクロック周波数差に起因した映像音響データＡＶIN’／ＡＶOUT’の過不足を発生させることなく、更に、映像音響データ転送時、映像音響処理システム２００と映像音響処理システム３００との間で不要輻射を低減することができる。しかも、図７に示したように輻射低減区域IIIを拡大することができる。
【００９２】
各実施例で第１の回路ブロックに関してＡ／Ｄ変換器１１の場合、及び、第４の回路ブロック関してＤ／Ａ変換器２３の場合について説明したが、これに限られることはなく、ＬＣＤ用のインタフェース（ＬＶＤＳ）、デジタルビデオインターフェース（ＤＶＩ）、次世代テレビ向けのデジタルインターフェース（ＨＤＭＩ）等であっても、同等な効果を得ることができる。
【産業上の利用可能性】
【００９３】
本発明は、アナログの映像及び音響信号をデジタルの映像音響データに変換した後、その映像音響データを信号処理し、信号処理後のデジタル映像音響データをアナログの映像及び音響信号に変換して出力するデジタル映像音響処理回路等に適用して極めて好適である。
【図面の簡単な説明】
【００９４】
【図１】本発明に係る第１の実施例としてのデジタル信号処理システム１００の構成例を示すブロック図である。
【図２】本発明に係る第２の実施例としてのデジタル映像音響処理システム２００の構成例（送信側）を示すブロック図である。
【図３】周波数拡散クロック発生器１４Ｂの内部構成例を示すブロック図である。
【図４】周波数拡散クロック発生器１４Ｂにおける上限値を越える場合の動作例を示す図である。
【図５】周波数拡散クロック発生器１４Ｂにおける下限値を下回る場合の動作例を示す図である。
【図６】本発明に係る第３の実施例としてのデジタル映像音響処理システム３００の構成例（受信側）を示すブロック図である。
【図７】本発明に係る第４の実施例としてのデジタル映像音響処理システム４００の構成例を示すブロック図である。
【符号の説明】
【００９５】
１・・・第１の回路ブロック、２・・・バッファメモリ、３・・・第２の回路ブロック、４Ａ・・・第１信号発生器、４Ｂ・・・第２信号発生器、１１・・・Ａ／Ｄ変換器（第１の回路ブロック）、１２・・・第１のラインメモリ（バッファメモリ）、１３・・・信号処理ブロック（第２の回路ブロック）、１４，２４・・・クロック発生回路、１４Ａ・・・基準クロック発生器（第１信号発生器）、１４Ｂ・・・周波数拡散クロック発生器（第２信号発生器）、２１・・・信号処理ブロック（第３の回路ブロック）、２３・・・Ｄ／Ａ変換器（第４の回路ブロック）２４Ａ・・・基準クロック発生器（第４信号発生器）、２４Ｂ・・・周波数拡散クロック発生器（第３信号発生器）、４１・・・計数回路、１００・・・第１のデジタル信号処理システム、２００，３００・・・デジタル映像音響処理システム、４００・・・映像音響処理システム（第２のデジタル信号処理システム）
【図１】
2005269089.tif 000003
【図２】
2005269089.tif 000004
【図３】
2005269089.tif 000005
【図４】
2005269089.tif 000006
【図５】
2005269089.tif 000007
【図６】
2005269089.tif 000008
【図７】
2005269089.tif 000009