(57)【要約】【課題】  低電圧動作、広範囲の発振レンジを確保しつつ安定性及び応答性を改善したＰＬＬ回路を提供する。【解決手段】  電流制御発振器の発振信号に基づいて形成された周波数信号と基準信号とを受ける位相比較器の出力信号をループフィルタで直流化し、それを電圧−電流変換器で上記電流制御発振器の上記制御電流に含まれる第１電流を形成してＰＬＬループを構成し、上記電流制御発振器の自励発振周波数を上記基準信号に対応して変更するキャリブレーション回路を設け、上記電圧−電流変換器として、異なる複数からなる参照電圧を複数の差動アンプの一方の入力に供給し、上記差動アンプの他方の入力に上記ループフィルタで形成された出力電圧を供給し、上記複数の差動アンプの出力電流を第１カレントミラー経路により合成して上記第１電流を形成する。【選択図】  図１
2005073124.tif 000002
【特許請求の範囲】
【請求項１】
制御電流に対応して発振周波数が制御される電流制御発振器と、
上記電流制御発振器の発振信号に基づいて形成された周波数信号と基準信号とを受けて位相比較信号を形成する位相比較器と、
上記位相比較信号の低周波成分を取り出すループフィルタと、
上記ループフィルタで形成された出力電圧を受けて上記制御電流に含まれる第１電流に変換する電圧−電流変換器と、
上記電流制御発振器の自励発振周波数を上記基準信号に対応して変更するキャリブレーション回路を有し、
上記電圧−電流変換器は
複数の差動アンプと、
それぞれ異なる複数からなる参照電圧を形成する参照電圧生成回路とを有し、
上記複数の差動アンプの一方の差動入力素子には上記ループフィルタで形成された出力電圧が供給され、
上記複数の差動アンプの他方の差動入力素子には上記参照電圧生成回路で生成された異なる参照電圧がそれぞれ供給され、
上記複数の差動アンプの出力電流が合成されて上記第１電流が形成されてなることを特徴とするＰＬＬ回路。
【請求項２】
上記複数の差動アンプの差動入力素子は、ＰチャネルＭＯＳＦＥＴにより構成される１ないし複数の第１回路と、ＮチャネルＭＯＳＦＥＴにより構成される１ないし複数の第２回路とからなり、
上記第１回路は、低電圧側の参照電圧に対応し、
上記第２回路は、高電圧側の参照電圧に対応するものであることを特徴とするＰＬＬ回路。
【請求項３】
請求項２において、
上記自励発振動作に対応した第２電流を伝える第２カレントミラー回路を更に備え、
上記第１電流を伝える第１カレントミラー経路には、第１スイッチを介してカレントミラー出力ＭＯＳＦＥＴのゲートと接続され、
上記第２カレントミラー経路には、第２スイッチを介して上記カレントミラー出力ＭＯＳＦＥＴのゲートと接続され、
上記キャリブレーション回路の動作が有効とされるときに、上記第１スイッチ経路が非導通状態とされ、第２スイッチ経路が導通状態とされ、
上記キャリブレーション回路の動作によって上記基準信号に対応した自励発振周波数が設定された後、第２スイッチ経路が非導通状態とされ、上記第１スイッチ経路が導通状態とされることを特徴とするＰＬＬ回路。
【請求項４】
請求項３において、
上記参照電圧生成回路は第１電源とそれよりも低い第２電源の間に接続された複数の抵抗により分圧された電圧により上記それぞれ異なる参照電圧を生成することを特徴とするＰＬＬ回路。
【請求項５】
請求項３において、
上記電流制御発振器は、Ｄ／Ａ変換器で形成された第３電流と上記第１又は第２電流とが合成されて発振動作を行うものであり、
上記キャリブレーション回路は、
上記基準信号と周波数信号とを一定期間計数し、その大小比較結果により上記第３電流を形成するＤ／Ａ変換器の入力に供給されるデジタル信号を最上位ビットから順に形成するものであることを特徴とするＰＬＬ回路。
【請求項６】
請求項５において、
上記第１電流値が増えると上記制御電流の電流値が増える単調増加の関係にあることを特徴とするＰＬＬ回路。
【請求項７】
請求項５において、
上記Ｄ／Ａ変換器は、
基準電流が流れるダイオード形態の第１ＭＯＳＦＥＴと、
第１スイッチＭＯＳＦＥＴのオン状態により上記第１ＭＯＳＦＥＴと電流ミラー形態に接続される第２ＭＯＳＦＥＴが入力デジタル信号に対応して複数組設けられ、
上記第２ＭＯＳＦＥＴのサイズと数を掛け合わせたものの和が入力されるデジタル信号の２進の重みに対応して設定され、
上記第１スイッチＭＯＳＦＥＴはそれに対応するデジタル信号によりスイッチ制御され、
上記複数個からなる第２ＭＯＳＦＥＴに流れる電流が合成されて出力電流が形成され、
上記第２ＭＯＳＦＥＴのソースは、それに対応したデジタル信号を受ける第１ＣＭＯＳインバータ回路の出力端子に接続され、
上記第２ＭＯＳＦＥＴのゲートと接地電位との間には第２スイッチＭＯＳＦＥＴが接続され、
上記第１スイッチＭＯＳＦＥＴと第２スイッチＭＯＳＦＥＴとは」入力されるデジタル信号により相補的にスイッチ制御され、
上記デジタル信号が論理１のときには、上記第１スイッチＭＯＳＦＥＴがオン状態に第２スイッチＭＯＳＦＥＴがオフ状態にされ、上記第１ＣＭＯＳインバータ回路はロウレベルの出力信号を形成し、
上記デジタル信号が論理０のときには、上記第１スイッチＭＯＳＦＥＴがオフ状態に第２スイッチＭＯＳＦＥＴがオン状態にされ、上記第１ＣＭＯＳインバータ回路はハイレベルの出力信号を形成し、
上記第１ＭＯＳＦＥＴと第２ＭＯＳＦＥＴ及び第１スイッチＭＯＳＦＥＴは、上記第２スイッチＭＯＳＦＥＴに比べて低しきい値電圧にされることを特徴とするＰＬＬ回路。
【請求項８】
請求項７において、
上記第１ＭＯＳＦＥＴのソースは、第２ＣＭＯＳインバータ回路の出力端子に接続され、
上記第２ＣＭＯＳインバータ回路は、少なくともＤ／Ａ変換器が動作状態ではロウレベルの出力信号を形成することを特徴とするＰＬＬ回路。
【請求項９】
請求項３において、
上記キャリブレーション回路の動作が有効とされて上記第１スイッチ経路が非導通状態とされ、第２スイッチ経路が導通状態とされるとき、上記ループフィルタは最大制御電圧の中間電圧を形成するよう制御されることを特徴とするＰＬＬ回路。
【請求項１０】
請求項９において、
上記ループフィルタは、上記位相比較器で形成されたアップ信号とダウン信号によりスイッチ制御されるチャージポンプ回路を含み、
上記キャリブレーション回路の動作が有効とされるときにはチャージポンプ回路を構成する２つのスイッチＭＯＳＦＥＴがオン状態にされて上記中間電圧を形成することを特徴とするＰＬＬ回路。
【請求項１１】
請求項５において、
ＰＬＬ周波数可変レンジに対してオーバーフロー、アンダーフローの検出機能を持たせて上記キャリブレーション回路の所定ビットを再設定してＰＬＬ動作を継続的に動作させることを特徴とするＰＬＬ回路。
【請求項１２】
請求項５において、
最上位ビットを含む上位ビットについて複数通り仮設定し、そのうち下位ビットにより制御される可変周波数範囲が単調増加のものを選ぶ機能を付加してなることを特徴とするＰＬＬ回路。
【請求項１３】
制御電流に対応して発振周波数が制御される電流制御発振器と、
上記電流制御発振器の発振信号に基づいて形成された周波数信号と基準信号とを受けて位相比較信号を形成する位相比較器と、
上記位相比較信号の低周波成分を取り出すループフィルタと、
上記ループフィルタで形成された出力電圧を受けて上記制御電流に含まれる第１電流に変換する電圧−電流変換器と、
上記電流制御発振器の自励発振周波数を上記基準信号に対応して変更するキャリブレーション回路を有し、
上記ループフィルタの出力信号は、上記電圧―電流変換器にスイッチを介在させる事無く定常的に伝えられており、
上記電圧―電流変換器は、ＭＯＳＦＥＴを用いて入力電圧を電流信号に変換してカレントミラー回路を通して出力電流を形成すると共に、上記出力電流を形成するカレントミラー形態の出力ＭＯＳＦＥＴのゲートにはキャリブレーション回路により上記電流制御発振器の自励発振周波数を上記基準信号に対応して変更する動作の時にキャリブレーション用の電流に対応した電圧と、ＰＬＬ動作用の電流に対応した電圧とがスイッチにより切り替えられて伝えられるものであることを特徴とするＰＬＬ回路。
【請求項１４】
制御電流に対応して発振周波数が制御される電流制御発振器と、
上記電流制御発振器の発振信号に基づいて形成された周波数信号と基準信号とを受けて位相比較信号を形成する位相比較器と、
上記位相比較信号の低周波成分を取り出すループフィルタと、
上記ループフィルタで形成された出力電圧を受けて上記制御電流に含まれる第１電流に変換する電圧−電流変換器と、
上記電流制御発振器の自励発振周波数を上記基準信号に対応して変更するキャリブレーション回路を有し、
上記電流制御発振器は、Ｄ／Ａ変換器で形成された第３電流と上記第１電流とが合成されて発振動作を行うものであり、
上記Ｄ／Ａ変換器は、
基準電圧が流れるダイオード形態の第１ＭＯＳＦＥＴと、
第１スイッチＭＯＳＦＥＴのオン状態により上記第１ＭＯＳＦＥＴと電流ミラー形態に接続される第２ＭＯＳＦＥＴが入力デジタル信号に対応して複数組設けられ、
上記第２ＭＯＳＦＥＴのサイズと数を掛け合わせたものの和が入力されるデジタル信号の２進の重みに対応して設定され、
上記第１スイッチＭＯＳＦＥＴはそれに対応するデジタル信号によりスイッチ制御され、
上記複数個からなる第２ＭＯＳＦＥＴに流れる電流が合成されて出力電流が形成され、
上記第２ＭＯＳＦＥＴのソースは、それに対応したデジタル信号を受ける第１ＣＭＯＳインバータ回路の出力端子に接続され、
上記第２ＭＯＳＦＥＴのゲートと接地電位との間には第２スイッチＭＯＳＦＥＴが接続され、
上記第１スイッチＭＯＳＦＥＴと第２スイッチＭＯＳＦＥＴとは」入力されるデジタル信号により相補的にスイッチ制御され、
上記デジタル信号が論理１のときには、上記第１スイッチＭＯＳＦＥＴがオン状態に第２スイッチＭＯＳＦＥＴがオフ状態にされ、上記第１ＣＭＯＳインバータ回路はロウレベルの出力信号を形成し、
上記デジタル信号が論理０のときには、上記第１スイッチＭＯＳＦＥＴがオフ状態に第２スイッチＭＯＳＦＥＴがオン状態にされ、上記第１ＣＭＯＳインバータ回路はハイレベルの出力信号を形成し、
上記第１ＭＯＳＦＥＴと第２ＭＯＳＦＥＴ及び第１スイッチＭＯＳＦＥＴは、上記第２スイッチＭＯＳＦＥＴに比べて低しきい値電圧にされることを特徴とするＰＬＬ回路。
【請求項１５】
請求項１４において、
上記第１ＭＯＳＦＥＴのソースは、第２ＣＭＯＳインバータ回路の出力端子に接続され、
上記第２ＣＭＯＳインバータ回路は、少なくともＤ／Ａ変換器が動作状態ではロウレベルの出力信号を形成することを特徴とするＰＬＬ回路。
【請求項１６】
制御電流に対応して発振周波数が制御される電流制御発振器と、
上記電流制御発振器の発振信号に基づいて形成された周波数信号と基準信号とを受けて位相比較信号を形成する位相比較器と、
上記位相比較信号の低周波成分を取り出すループフィルタと、
上記ループフィルタで形成された出力電圧を受けて上記制御電流に含まれる第１電流に変換する電圧−電流変換器と、
上記電流制御発振器の自励発振周波数を上記基準信号に対応して変更するキャリブレーション回路を有し、
上記キャリブレーション回路の動作によって上記電流制御発振器の自励発振周波数が上記基準信号に対応して変更される時、上記ループフィルタは最大制御電圧の中間電圧を形成するよう制御されることを特徴とするＰＬＬ回路。
【請求項１７】
請求項１６において、
上記ループフィルタは、上記位相比較器で形成されたアップ信号とダウン信号によりスイッチ制御されるチャージポンプ回路を含み、
上記キャリブレーション回路の動作が有効とされるときにはチャージポンプ回路を構成する２つのスイッチＭＯＳＦＥＴがオン状態にされて上記中間電圧を形成することを特徴とするＰＬＬ回路。
【請求項１８】
制御電流に対応して発振周波数が制御される電流制御発振器と、
上記電流制御発振器の発振信号に基づいて形成された周波数信号と基準信号とを受けて位相比較信号を形成する位相比較器と、
上記位相比較信号の低周波成分を取り出すループフィルタと、
上記ループフィルタで形成された出力電圧を受けて上記制御電流に含まれる第１電流に変換する電圧−電流変換器と、
上記電流制御発振器の自励発振周波数を上記基準信号に対応して変更するキャリブレーション回路を有し、
ＰＬＬループでのＰＬＬ周波数可変レンジに対してオーバーフロー、アンダーフローの検出機能を持たせて上記キャリブレーション回路の所定ビットを再設定してＰＬＬ動作を継続的に動作させてなることを特徴とするＰＬＬ回路。
【請求項１９】
制御電流に対応して発振周波数が制御される電流制御発振器と、
上記電流制御発振器の発振信号に基づいて形成された周波数信号と基準信号とを受けて位相比較信号を形成する位相比較器と、
上記位相比較信号の低周波成分を取り出すループフィルタと、
上記ループフィルタで形成された出力電圧を受けて上記制御電流に含まれる第１電流に変換する電圧−電流変換器と、
上記電流制御発振器の自励発振周波数を上記基準信号に対応して変更するキャリブレーション回路を有し、
上記電流制御発振器は、Ｄ／Ａ変換器で形成された第３電流を形成するＤ／Ａ変換器の入力に供給されるデジタル信号を最上位ビットから順に形成すると共に、最上位ビットを含む上位ビットについて複数通り仮設定し、そのうち下位ビットにより制御される可変周波数範囲が単調増加のものを選ぶ機能を有することを特徴とするＰＬＬ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ回路に関し、特にキャリブレーション回路を備えたものに利用して有効な技術に関するものである。
【背景技術】
【０００２】
ＰＬＬの用いられるＶＣＯ（Voltage Controlled Oscillator)は電圧によりその発振周波数を可変としているので原理的に電圧可変範囲は電源電圧以下となる。従って電源電圧が低くなるとＶＣＯの可変範囲が狭くなると共に発振レンジも小さくなる。低電圧動作、広範囲の発振レンジという相反する要求を実現する高機能ＰＬＬ回路を検討した。
【０００３】
低電圧動作、広範囲の発振レンジを実現するための技術として発振周波数のセルフキャリブレーション機能をもったＰＬＬが下記の文献１と２により発表されている。これは、ＰＬＬの引込み動作過程の第１段階として、ターゲット周波数近傍にＶＣＯの発振周波数をデジタル制御によりキャリブレーションを行う方式で、ＰＦＣ（位相比較器）、ＣＰ（チャージポンプ）、ＬＦ（ループフィルタ）、ＶＩＣ（電圧−電流変換器）、ＣＣＯ（電流制御発振器）、フィードバックカウンタで構成される従来からのＰＬＬ回路にキャリブレーション回路（オールデジタル回路）とキャリブレーション出力のデジタルコードをアナログ量に変換するＤ／Ａ変換器を追加した構成となっている。セルフキャリブレーションにより周波数を調整することで、初期の発振周波数がターゲット周波数近傍にあるため、キャリブレーション後の周波数可変レンジを狭く設計できる。また、キャリブレーションによる周波数調整範囲を広くとることで広範囲の周波数レンジの要求に対応できる。
【非特許文献１】IEEE Journal of Solid-State Circuits,vol.35,NO.10,pp1437-1444,October 2000
【非特許文献２】IEEE 2001 A 1.0V GHz Range 0.13um CMOS Frequency Synthesizer
【発明の開示】
【発明が解決しようとする課題】
【０００４】
キャリブレーション実行時にＶＣＯの制御電圧を任意のリファレンス電圧に設定する。上記非特許文献１ではＶＣＯ制御ノードにスイッチを設け、通常動作時はフィルタノードに、キャリブレーション時はリファレンス電源に接続する。上記非特許文献２ではリファレンス電源ノードにスイッチを設け、通常動作時はオープンに、キャリブレーション時フィルタノードに接続する。ＶＣＯ制御ノードは高抵抗でセンシティブノードである。ここに上記非特許文献１のようにスイッチ素子（ノイズ源）を入れるとジッタ特性の劣化要因となる。キャリブレーション後はフィルタ電圧（ＶＣＯ制御電圧）を０Ｖから昇圧するので位相引込み時間がかかる。
【０００５】
また、非特許文献２においては、リファレンス電源でループフィルタの容量を駆動し所望の電圧にするため、フィルタの時定数以上の時間（通常数十μｓ以上）待ってからでないとキャリブレーションが開始できないので時間がかかる。また、ＭＯＳトランジスタのしきい値電圧Ｖthバラツキや温度変動によりＶＩＣの動作レンジが狭くなるなるため、結果としてＶＣＯのゲインが上がりノイズ耐性が劣化する。低電源電圧条件でＤ／Ａ変換器の動作レンジを確保するため低ＶthのＭＯＳを使用する場合、オフしているＭＯＳトランジスタのリーク電流は変換値誤差となり、温度変動等により周波数が変動しターゲット周波数がロックレンジから外れる可能性がある。
【０００６】
上記非特許文献１及び２において、キャリブレーション後、位相引込みを完了し定常動作状態から、環境変動等で周波数が変動し可変レンジ内で周波数をカバーできなくなると動作不良となる。仮に周波数を可変レンジ外に変えるために、キャリブレーション制御コードをインクリメント／デクリメントする機能があったとしてもキャリブレーション制御コードに対して単調増加しない発振特性の場合、最初のキャリブレーションで単調増加性のないコードの境界を選択していたなら、そのコードからインクリメント／デクリメントを行うと周波数が大幅に変動してシステムの正常動作を損なってしまう。ユーザが周波数を可変レンジ外に変えるときは再度キャリブレーションから実行しないと安定動作状態にもどらない。
【０００７】
この発明の目的は、低電圧動作、広範囲の発振レンジを確保しつつ安定性及び応答性を改善したＰＬＬ回路を提供する。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、電流制御発振器の発振信号に基づいて形成された周波数信号と基準信号とを受ける位相比較器の出力信号をループフィルタで直流化し、それを電圧−電流変換器で上記電流制御発振器の上記制御電流に含まれる第１電流を形成してＰＬＬループを構成し、上記電流制御発振器の自励発振周波数を上記基準信号に対応して変更するキャリブレーション回路を設け、上記電圧−電流変換器として、異なる複数からなる参照電圧を複数の差動アンプの一方の入力に供給し、上記差動アンプの他方の入力に上記ループフィルタで形成された出力電圧を供給し、上記複数の差動アンプの出力電流を第１カレントミラー経路により合成して上記第１電流を形成する。
【発明の効果】
【０００９】
低電圧動作で広範囲の発振レンジを実現しつつジッタ特性が改善されてクロック品質を向上することができる。又はＰＬＬの引き込み時間を短くすることができる。又は環境変動に対して継続的安定性を高めることができる。
【発明を実施するための最良の形態】
【００１０】
図１には、この発明に係るＰＬＬ回路の全体概略ブロック図が示されている。この実施例の各回路ブロックは、公知の半導体集積回路の製造技術により、シリコン等の１つの半導体基板上において形成される。位相比較器ＰＦＣ、チャージポンプＣＰ、抵抗・容量からなるループフィルタＬＦ、電圧−電流変換器ＶＩＣと電流制御発振器ＣＣＯとからなる電圧制御発振器（以下、単にＶＣＯという）によりＰＬＬループが構成される。
【００１１】
つまり、上記ＶＣＯの出力信号fvcoは、カウンタＰＣとカウンタＮＣにより分周されて、位相比較器ＰＦＣのフィードバック信号fdbkとされる。位相比較器ＰＣには、外部から供給される基準クロックckref がＭカウンタＭＣにより分周された基準信号frefとして供給される。位相比較器ＰＦＣは、上記両信号frefとfdbkの位相（周波数）が一致する位相比較出力を形成し、チャージポンプ回路とループフィルタはそれを直流電圧化し、ＶＣＯの発振周波数を制御する。
【００１２】
キャリブレーション回路は、上記ＶＣＯの自励発振周波数を切り替えてＰＬＬの周波数制御レンジの拡大を図るために設けられる。キャリブレーション回路のデジタル出力selofsは、デジタル信号をアナログ電流に変換するＤ／Ａ変換器ｉＤＡＣ１に入力される。上記Ｄ／Ａ変換器ｉＤＡＣ１は、上記デジタル信号selofsをアナログ電流信号Iof に変換して電流制御発振器ＣＣＯの発振周波数を制御する制御電流の一部として加えられる。電流制御発振器ＣＣＯは、キャリブレーション回路のデジタル出力selofsがＤ／Ａ変換器ｉＤＡＣ１により変換されたアナログ電流Iof と信号ＰＬＬループを構成する電圧−電流変換器ＶＩＣの出力電流Icntとが加算されて形成された制御電流で決まる周波数で発振する構成となっている。
【００１３】
キャリブレーション回路はキャリブレーション期間中であること示すフラグ信号pbsendを出力し、上記ＰＬＬループのチャージポンプＣＰ、ＶＣＯの動作を通常のＰＬＬ動作とは異なる状態に制御する。例えば、電圧−電流変換器ＶＩＣは、上記フラグ信号pbsendによってキャリブレーション時のリファレンス電流Irefcal と通常動作時の電流Icntを切り替えられる構成である。この実施例のＶＣＯは、上記ＶＩＣ・ＣＣＯの他に抵抗−容量間ノードの電圧を電流に変換するＶdetを含む。この実施例では、後述するように、キャリブレーション時にリファレンス電圧源ではなく、リファレンス電流源を用いることでＶＣＯ制御ノードにスイッチが不要で、かつ、回路のセットアップ時間を短縮した回路方式とされる。
【００１４】
上記分周回路を構成する各カンウタＭＣ、ＰＣ及びＮＣは、外部から供給されるプリセット信号setm、setp及びsetnにより分周比がプログラマブルに設定可能とされる。つまり、この実施例のＰＬＬ回路が搭載されるシステムにおいて、必要とされるクロック等の周波数信号が上記プリセット信号の組み合わせにより設定される。ちなみに、ＰＬＬが位相ロック状態ではfref=fdbk となる。fref＝Ｍ×ckref であり、fdbk＝Ｐ×Ｎ×fvcoである。また、fout＝Ｐ×fvco又は２Ｐ×fvcoである。Ｍ×ckref ＝Ｐ×Ｎ×fvcoから、fvco＝ckref Ｍ／（Ｐ×Ｎ）の関係となり、fout＝ckref Ｍ／Ｎに設定される。
【００１５】
特に制限されないが、キャリブレーション回路のデジタル出力selofsは、バイアス回路にも供給され、ここで上記デジタル出力selofsに対応したＤ／Ａ変換用の基準電圧Irefdac 、差動アンプ用のバイアス電流Irefamp 、チャージポンプ用のバイアス電流Irefcpが形成される。また、この実施例のＰＬＬ回路には、チャージポンプＣＰに供給されるテスト用信号、キャリブレーション回路に供給されるテスト用信号が設けられるが、この発明に直接関係が無いので説明を省略する。キャリブレーション回路には、上記出力selofsを形成するために、周波数比較器ＦＣ、周波数サーチステート回路ＦＳＣＯＮＴ及び制御タイミング生成回路ＣＴＧを備えている。
【００１６】
図２には、図１の電圧−電流変換器ＶＩＣの一実施例の回路図が示されている。この実施例では、ＭＯＳＦＥＴのＶthバラツキや温度変動に依らず広範囲で動作可能な電圧−電流変換動作を実現するよう工夫されている。この実施例の電圧−電流変換器ＶＩＣは、２組のＰチャネルＭＯＳＦＥＴ入力、ＮチャネルＭＯＳＦＥＴ入力の差動アンプＤＰ１，ＤＰ２，ＤＮ１，ＤＮ２で構成される。差動アンプＤＰ１，ＤＰ２，ＤＮ１，ＤＮ２の一方の差動ＭＯＳＦＥＴのゲートには、各々バイアス（参照）電圧Ｖr1, Ｖr2, Ｖr3, Ｖr4が供給される。差動アンプＤＰ１，ＤＰ２，ＤＮ１，ＤＮ２の他方の差動ＭＯＳＦＥＴのゲートには、入力電圧Ｖcnt が共通に供給される。上記バイアス電圧Ｖr1〜Ｖr4は電源ＶＤＤ−グランド（ＶＳＳ）間の抵抗分割（ＶＤＤ／Ｋ）で生成される。差動アンプＤＰ１，ＤＰ２，ＤＮ１，ＤＮ２の共通ソースには、それぞれバイアス電流Ｉb を流す電流源ＭＯＳＦＥＴが設けられる。
【００１７】
上記バイアス電圧Ｖr1〜Ｖr4のうち、最も低い電圧Ｖr1はＰチャネルＭＯＳＦＥＴで構成された差動アンプＤＰ１の一方の差動ＭＯＳＦＥＴのゲートに供給され、２番目に低い電圧Ｖr2はＰチャネルＭＯＳＦＥＴで構成された差動アンプＤＰ２の一方の差動ＭＯＳＦＥＴのゲートに供給される。逆に、最も高い電圧Ｖr4はＮチャネルＭＯＳＦＥＴで構成された差動アンプＤＮ１の一方の差動ＭＯＳＦＥＴのゲートに供給され、２番目に高い電圧Ｖr3はＮチャネルＭＯＳＦＥＴで構成された差動アンプＤＮ２の一方の差動ＭＯＳＦＥＴのゲートに供給される。上記各差動ＭＯＳＦＥＴの共通ソースに流れるバイアス電流Ibは、特に制限されないが、バイアス電流源Irefvic の電流を受けるカレントミラー回路によってそれぞれ形成される。
【００１８】
上記電圧−電流変換器ＶＩＣは、上記差動アンプＤＰ１のＶr1側に接続されているＰチャネルＭＯＳＦＥＴの出力電流（ドレイン電流）、上記差動アンプＤＰ２のＶr2側に接続されているＰチャネルＭＯＳＦＥＴの出力電流、上記差動アンプＤＮ１のＶcnt 側に接続されているＮチャネルＭＯＳＦＥＴの出力電流、上記差動アンプＤＮ２のＶcnt 側に接続されているＮチャネルＭＯＳＦＥＴのの出力電流のそれぞれがカレントミラー回路によって足し合わせされた電流（合成電流）がＰチャネルＭＯＳＦＥＴＰ３から出力させる。
【００１９】
上記ＰチャネルＭＯＳＦＥＴＰ３のゲートは、スイッチＳ１又はスイッチＳ２を介してダイオード形態のＰチャネルＭＯＳＦＥＴＰ４又はＰチャネルＭＯＳＦＥＴＰ５のゲート，ドレインと接続されてカレントミラー形態にされる。上記ＰチャネルＭＯＳＦＥＴＰ４には上記差動アンプＤＰ１，ＤＰ２，ＤＮ１，ＤＮ２の合成電流が流れるようにされ、上記ＰチャネルＭＯＳＦＥＴＰ５には上記バイアス電流Irefvic(Ib) が流れるようにされる。また、上記ＭＯＳＦＥＴＰ３のゲートはパワーダウン時(pdn＝Ｌ）にオンするスイッチＳ３を介して電源電圧ＶＤＤに接続される。
【００２０】
フラグ信号pbsend＝Ｌ（/pbsend ＝Ｈ）のキャリブレーション期間中は、スイッチＳ１がオフ状態となり、スイッチＳ２がオン状態となるので上記ＭＯＳＦＥＴＰ３のゲート，ソース間電圧Ｖgsは上記ＭＯＳＦＥＴＰ５のゲート，ソース間Ｖgsと同じ電位にバイアスされる。この時、ＭＯＳＦＥＴＰ５とＰ３のＷ／Ｌ比を１：２とすれば、ＭＯＳＦＥＴＰ３の出力電流は２Ibとなり、電圧−電流変換器ＶＩＣの最大出力電流４Ibの半分の電流値が出力される。この電流値２Ibは概ねＶcnt の可変レンジの中心となる。
【００２１】
したがって、キャリブレーションは、電圧−電流変換器ＶＩＣの動作レンジの中心で発振する電流制御発振器ＣＣＯの周波数で実施される。ＰＬＬロック状態におけるＶcnt の電圧も電圧−電流変換器ＶＩＣの動作レンジ中心近傍となり、ロックレンジマージンが最も確保できる構成となっている。また、キャリブレーションは制御電流Icntをリファレンス電流（２Ib) に切り替えることで実施するため、ＰＬＬループのループフィルタＬＰの容量を充電し、制御電圧Ｖcnt をリファレンス電圧にするセットアップほどの時間を必要とせず、かつ、制御電圧Ｖcnt ノードのスイッチが不要な構成となっている。これにより、従来のように制御電圧Ｖcnt ノードにスイッチ素子（ノイズ源）を入れることにより発生するジッタ特性の劣化要因を無くすことができる。キャリブレーションが終了するとフラグ信号pbsend＝Ｈ（/pbsend ＝Ｌ）となり、スイッチＳ１がオン状態となり、スイッチＳ２がオフ状態となる。これより、電圧−電流変換器ＶＩＣは制御電圧Ｖcnt の電圧で決まる電流を出力する。
【００２２】
図３には、図２の電圧−電流変換器ＶＩＣの電圧−電流特性図が示されている。制御電圧（入力電圧）Ｖcnt が０Ｖから上昇するにつれて、差動アンプＤＰ１に接続されているＮチャネルＭＯＳＦＥＴＮ１のドレイン−ソース電流Ｉdsが増加し、Ｖcnt ＝Ｖr1のときＭＯＳＦＥＴＮ１のソース−ドレイン電流Ids ＝Ib／２となる。上記制御電圧Ｖcnt が更に増加し、差動アンプＤＰ２に接続されるいるＮチャネルＭＯＳＦＥＴＮ２の電流Ids が増加し、Ｖcnt ＝Ｖr2のときＭＯＳＦＥＴＮ２のソース−ドレイン電流Ｉds＝Ｉb ／２となる。差動アンプＤＮ１，ＤＮ２についても同様に、Ｖcnt ＝Ｖr3のときＰチャネルＭＯＳＦＥＴＰ１のソース−ドレイン電流Ids ＝Ib／２となる。Ｖcnt ＝Ｖr4のときＰチャネルＭＯＳＦＥＴＰ２のソース−ドレイン電流Ids ＝Ib／２となる。
【００２３】
電圧−電流変換器ＶＩＣは、上述のＮチャネルＭＯＳＦＥＴＮ１、Ｎ２、ＰチャネルＭＯＳＦＥＴＰ１、Ｐ２のドレイン−ソース電流Ｉdsをカレントミラーでコピーした電流を足し合わせた電流を出力とする。Ｖr4−Ｖr3＝Ｖr3−Ｖr2＝Ｖr2−Ｖr1＝ΔＶとすると、差動アンプＤＰ１，ＤＰ２，ＤＮ１，ＤＮ２のリニアレンジをΔＶとなるように設計すれば各差動アンプの出力電流の和の電圧レンジは、４ΔＶと大きくとることができる。バイアス電圧Ｖr1〜Ｖr4は電源−グランド（ＶＤＤ−ＶＳＳ）間の抵抗分割で生成されるため、ＭＯＳＦＥＴのしきい値電圧Ｖthバラツキや、温度変動に影響されることは無い。従って電源電圧ＶＤＤが決まると差動アンプＤＰ１，ＤＰ２，ＤＮ１，ＤＮ２の差動対ＭＯＳＦＥＴの片側は常時同じリファレンス電圧でバイアスされるため、ＭＯＳＦＥＴのＶthバラツキや、温度変動に依らず図３のような広範囲の入出力特性を示す。
【００２４】
図４には、図１のＤ／Ａ変換器ｉＤＡＣ１の一実施例の回路図が示されている。この実施例では、低電源電圧条件でＤ／Ａ変換器の動作レンジを確保するため低しきい値ＶthのＭＯＳＦＥＴが使用される。しかかしながら、低しきい値電圧のＭＯＳＦＥＴを用いると、オフ状態のＭＯＳＦＥＴにおいてもドレイン−ソース間にリーク電流が流れてＤ／Ａ変換動作に影響を及ぼす。そこで、この実施例では低しきい値電圧のＭＯＳＦＥＴを用いつつ、リーク電流の影響を無くすような工夫が行われている。
【００２５】
この実施例のＤ／Ａ変換器ｉＤＡＣの基本セルは、図４に示すようにＮチャネルＭＯＳＦＥＴＱ２〜Ｑ４及びインバータ回路ＩＶ１で構成される。ＭＯＳＦＥＴＱ２のゲートはスイッチＭＯＳＦＥＴとして作用するＭＯＳＦＥＴＱ３，Ｑ４のソース，ドレインの接続点に接続され、ＭＯＳＦＥＴＱ２のソースはインバータ回路ＩＶ１の出力に接続される。上記ＭＯＳＦＥＴＱ３のドレインは、Ｄ／Ａ変換器ｉＤＡＣの基準電流Ｉrefdacをカレントミラーするダイオード接続されたＭＯＳＦＥＴＱ１のゲートに接続され、ＭＯＳＦＥＴＱ４のソースは回路の接地電位ＶＳＳ（ＧＮＤ）に接続される。ＭＯＳＦＥＴＱ３のゲート及びインバータ回路ＩＶ１の入力にはデジタルコードＤ０が入力され、ＭＯＳＦＥＴＱ４のゲートにはデジタルコードＤ０がインバータ回路ＩＶ２によって反転されて入力される構成となっている。
【００２６】
上記ＭＯＳＦＥＴＱ２のドレイン−ソース電流Ids がＤ／Ａ変換器ｉＤＡＣ基本セルの出力であり、入力デジタル信号Ｄ０のハイレベル／ロウレベルによって基本セルの出力の有無を制御している。２のｎ乗で重み付けされた基本セル、具体的には２のｎ乗で重み付けに対応して、１、２、４、…の数にされた複数のＭＯＳＦＥＴが並列形態に接続されてなる回路がビット数分あり、その基本セルの出力電流の総和がＤ／Ａ変換器ｉＤＡＣの出力電流となる。又は２のｎ乗で重み付けに対応してＭＯＳＦＥＴのサイズ（Ｗ/Ｌの比、Ｗ：チャネル長、Ｌ：チャネル幅）を２，４、・・・にしてこれらをＤ０〜Ｄｎに対応させて選択して出力電流の総和がＤ／Ａ変換器ｉＤＡＣの出力電流となるような構成や、又は２のｎ乗で重み付けに対応してＭＯＳＦＥＴのサイズとその数を掛け合わせたものを足し合わせたものを１，２，４・・・にした複数のＭＯＳＦＥＴが並列形態に接続されてなる回路がビット数分あり、その基本セルの出力電流の総和がＤ／Ａ変換器ｉＤＡＣの出力電流となるような構成でもよい。
【００２７】
上記ＭＯＳＦＥＴＱ２は低電源電圧ＶＤＤでの動作点を確保するため、低しきい（閾）値電圧のＭＯＳＦＥＴを使用している。また、スイッチＭＯＳＦＥＴＱ３及び上記ＭＯＳＦＥＴＱ２とカレントミラー形態とされるダイオード接続のＭＯＳＦＥＴＱ１も同様に低しきい値電圧とされる。そして、電流ミラー精度を高くするために、ＭＯＳＦＥＴＱ１のソースにはダミーのインバータ回路ＩＶ０で形成されたロウレベルが与えられる。Ｄ／Ａ変換器ｉＤＡＣが非動作状態のときには、上記インバータ回路ＩＶ０の入力信号をロウレベルとして、出力信号をハイレベルとして上記ＭＯＳＦＥＴＱ１もオフ状態にして低消費電力とするものであってもよい。
【００２８】
図５には、この実施例のＤ／Ａ変換器ｉＤＡＣ基本セルの動作の一例を説明するための等価回路図が示されている。同図では、オフ状態となるＭＯＳＦＥＴを点線で示している。デジタルコードＤ０＝Ｈ（ハイレベル）の時、ＭＯＳＦＥＴＱ３はオン状態、ＭＯＳＦＥＴＱ４はオフ状態となり、ＭＯＳＦＥＴＱ２のゲートはＭＯＳＦＥＴＱ３を介して図示しない前記ＭＯＳＦＥＴＱ１のゲートに接続される。また、インバータ回路ＩＶ１の出力はロウレベルとなるため、ＭＯＳＦＥＴＱ２のソースはインバータ回路ＩＶ１を構成するＮチャネルＭＯＳＦＥＴを介してＶＳＳに接続され電流Id0 に対応した電流ioutが出力される。
【００２９】
図６には、この実施例のＤ／Ａ変換器ｉＤＡＣ基本セルの動作の他の一例を説明するための等価回路図が示されている。同図においても、オフ状態となるＭＯＳＦＥＴを点線で示している。デジタルコードＤ０＝Ｌ（ロウレベル）の時、ＭＯＳＦＥＴＱ３はオフ状態、ＭＯＳＦＥＴＱ４がオン状態となり、ＭＯＳＦＥＴＱ２のゲートはＭＯＳＦＥＴＱ４を介してＶＳＳに接続される。また、インバータ回路ＩＶ１の出力はハイレベルとなるため、ＭＯＳＦＥＴＱ２のソースはインバータ回路ＩＶ１を構成するＰチャネルＭＯＳＦＥＴを介してＶＤＤに接続されるため、ＭＯＳＦＥＴＱ２カットオフ状態となり、ＭＯＳＦＥＴＱ２のソースはハイインピーダンス状態となる。
【００３０】
低しきい値電圧ＶthのＭＯＳＦＥＴはそのしきい値電圧Ｖthの製造バラツキや温度変動により、デプレッションモードとなる場合ある。この時ＮチャネルＭＯＳＦＥＴのゲートをロウレベル（０Ｖ）にしてもIds ≫０のような比較的大きなリーク電流が流れる。これはＤ／Ａ変換器の変換誤差の原因となる。上述のようにＭＯＳＦＥＴＱ２をオフ状態にするときソース側に電位を電源電圧ＶＤＤにすることで、ＭＯＳＦＥＴＱ２のゲート，ソース間電圧ＶgsをＶgs＜０とすることができ、デプレッション化したＭＯＳＦＥＴも完全にオフ状態にさせることができ、リーク電流を抑えることができる。
【００３１】
図７には、図１のチャージポンプＣＰ及びループフィルＬＦの一実施例の回路図が示されている。この実施例では、キャリブレーション期間中、ＰＬＬループのループフィルタＬＦの容量にプリチャージを行うことでキャリブレーション後の位相引込み時間を短縮するような工夫が行われている。前記のようなＶ／Ｉ（電圧−電流）変換器と電流制御発振器ＣＣＯによりＶＣＯが構成される。かかる電圧制御型発振器ＶＣＯへの電圧入力源となるフィルタ部、チャージポンプＣＰを構成するＭＯＳスイッチ部、かかるＭＯＳスイッチに信号を送るキャリブレーションロジックが設けられる。
【００３２】
キャリブレーション期間中を示すフラグ信号/pbsend とpbsendがキャリブレーションロジックから出力される。この信号/pbsend とpbsendとを受けるゲート回路Ｇ１，Ｇ２により、図示しない位相比較出力に無関係にチャージポンプＣＰを構成するＭＯＳスイッチ部のＭＯＳＦＥＴＰ１及びＮ１をオン状態にする。つまり、図８に示すように、フラグ信号/pbsend のハイレベル（論理１）によりゲート回路Ｇ１の出力信号をロウレベル（ＶＳＳ）にしてＰチャネルＭＯＳＦＥＴＰ１をオン状態にし、フラグ信号pbsendのロウレベルによりゲート回路Ｇ２の出力信号をハイレベル（ＶＤＤ）にしてＮチャネルＭＯＳＦＥＴＮ１をオン状態にする。
【００３３】
その状態で、ＭＯＳＦＥＴＰ１に流れる電流Ｉ１及びＭＯＳＦＥＴＮ１に流れる電流Ｉ２の出力電圧に対する特性は、図９に示されている。出力電圧が低い場合はＩ１＞Ｉ２であり、ＶDDから出力へ電流が流れ込む。よって、出力電圧は引き上げられる。出力電圧が高い場合はＩ２＞Ｉ１であり、ＶSSへ電流が引き込まれる事で出力電圧は下がる。Ｉ１とＩ２が等しくなる安定点で電圧は固定される。以上より、ＭＯＳスイッチ部はキャリブレーション開始の信号を受けて、ノードＡの電圧ＶＡをＶＤＤとＶＳＳの中間電圧（図９の中Ｖ１）に固定する。
【００３４】
図１０には、この発明に係るＰＬＬ回路のＰＬＬ引き込み動作の一例を説明するための波形図が示されている。起動前にはノードＡの電圧ＶＡは回路の接地電位ＶＳＳになっている。キャリブレーション開始により、ＭＯＳスイッチ部が動作を開始し、電圧ＶＡは安定点Ｖ１に固定される。キャリブレーション終了後、通常動作による引き込みが開始され、最終的な目標周波数を得る目標電圧Ｖsat まで上昇する。この時間を通常引き込み時間Ｔset とする。引き込み時間＝キャリブレーション時間＋Ｔset ＝キャリブレーション時間＋（Ｖsat −Ｖ１）／Ｉcpとなる。ここで、Ｉcpは通常動作時の電流である。前記実施例回路を用いない場合、上記ノードＡの電圧ＶＡはキャリブレーション期間の終了後から、通常動作で引き込みを行うことになる。よって、引き込み時間＝キャリブレーション時間＋Ｔset ＝キャリブレーション時間＋Ｖsat ／Ｉcp  となる。この比較から、前記実施例回路を採用することにより、引き込み時間を（Ｖ１／Ｉcp）だけ短縮できる。
【００３５】
図１１には、この発明に係るキャリブレーション機能付ＰＬＬ回路の他の一実施例のブロック図が示されている。この実施例では、ＰＬＬの発振範囲が可変範囲外になっても継続的安定動作を確保するために周波数可変レンジのオーバ／アンダーフロー検出部が設けられる。この実施例のＰＬＬ回路は、デジタルコードで制御されるＶＣＯＤＡＣ部、ＶＣＯＤＡＣ部を制御するＶＣＯデジタル制御部、ＶＣＯＤＡＣ部からの出力を受けて電圧電流変換を行うＶ／Ｉ変換器、Ｖ／Ｉ変換器と同一の構成を持った検出用Ｖ／Ｉ変換器、検出用Ｖ／Ｉ変換器の出力電流を比較して検出を行うＩ／Ｖ変換部及びコンパレータ部、コンパレータの出力を受けて動作する電流出力部で構成される。
【００３６】
上記ＶＣＯＤＡＣ部は初期検索の段階でデジタルコードが固定（Ｎとする）され、通常動作時には一定の電流Ｉs ＝Ｎ×Ｉref を出力する。図１２の電圧−電流特性図に示すように、Ｖ／Ｉ変換部は、ノードＡの電圧に比例した可変電流±ＩviとＶＣＯＤＡＣ部からの固定電流Ｉs を加算した電流を電流制御発振器ＣＣＯへ出力する。通常動作時には上記電流Ｉs はキャリブレーション結果に対応して１つに固定されており、Ｖ／Ｉ変換部の出力電流は、最大値がＩs ＋Ｉvi、最小値がＩs −Ｉviとなる。キャリブレーション結果は、複数通りの基準電流制御のうちの１つを選択するので広範囲の出力電流、つまりは広範囲のＰＬＬ動作が可能となる。
【００３７】
図１１において、検出用Ｖ／Ｉ変換器は上記Ｖ／Ｉ変換器と同一の入出力特性を持ち、ループフィルタの電圧Ｖsen が入力される。上記電流制御発振器ＣＣＯへ入力されるノードＡは通常動作時には高周波で電圧が変動している為、検出には使用できない。上記電圧Ｖsen は、ノードＡの平均電圧を出力している。上記電圧Ｖsen を入力とする検出用Ｖ／Ｉ変換器は、図１３の電圧−電流特性図に示すように、出力最大値より０．２×Ｉviだけ小さい電流ＩH を上限電流として、出力最小値より０．２×Ｉviだけ大きい電流ＩL を下限電流として、上記電圧Ｖsen の電圧で決まり電流制御発振器ＣＣＯへの出力電流に等しい電流Ｉcnt を動作電流としてＩ／Ｖ変換器に出力する。動作電流Ｉcnt が規定された上限電流ＩH より大きい場合（ＩH ＜Ｉcnt ）がオーバーフロー状態、動作電流Ｉcnt が規定された下限電流ＩL より小さい場合（Ｉcnt ＜ＩL ）をアンダーフロー状態とする。
【００３８】
図１４には、図１１のＩ／Ｖ変換器の一実施例の回路図が示されている。上記Ｉ／Ｖ変換器は２つのＮチャネルＭＯＳＦＥＴＱ１０とＱ１１で構成される。ＭＯＳＦＥＴＱ１０，Ｑ１１の出力電圧Ｖgs1 、Ｖgs2 はそれぞれ下式で決定される。
【００３９】
Ｖgs1 ＝sqrt（ＩH もしくはＩL ／β）＋Ｖth
Ｖgs2 ＝sqrt（Ｉcnt ／β）＋Ｖth
但し、β：係数、Ｖth：ＮチャネルＭＯＳＦＥＴのしきい値電圧、sqrt(A)=(A）1/2 である。
【００４０】
図１４において、ＩH ＜Ｉcnt の場合、Ｖgs1 ＜Ｖg2となり、この電位差を比較器に入れる事でオーバーフローを検出し図１１に示したｕｐ信号を出力する。ＩL ＞Ｉcnt の場合、Ｖgs1 ＞Ｖg2となり、この電位差を比較器に入れる事でアンダーフローを検出し図１１に示したｄｎ信号を出力する。
【００４１】
図１５には、オーバーフロー検出時の動作を説明するための特性図が示されている。電圧Ｖsen がオーバーフローの範囲に移動すると、つまりは図１５の（Ａ）から（Ｂ）に電圧Ｖsen が変化すると、ＩH ＜Ｉcnt の関係となり上記のように信号ｕｐが形成される。図１１のＶＣＯデジタル制御部は、上記信号ｕｐを受けることでコードをＮからＮ＋１に繰り上げ、最大電流はＩs ＋Ｉvi＝Ｎ×Ｉref ＋Ｉviから（Ｎ＋１）×Ｉref ＋Ｉviに増加する。
【００４２】
つまり、図１５に示した（Ｂ）でコードの繰り上げを行い、コードＮ＋１での出力電流特性上の（Ｃ）に移動し、最大電流はＩref 分だけ増加する。以上より、デジタルコードで制御されるＶＣＯＤＡＣ部、ＶＣＯＤＡＣ部を制御するＶＣＯデジタル制御部、ＶＣＯＤＡＣ部からの出力を受けて電圧電流変換を行うＶ／Ｉ変換器を持つ系で、デジタルコードで決められた電流領域（Ｎ×Ｉref −Ｉvi〜Ｎ×Ｉref ＋Ｉvi）を越えた場合でも、自動的にコードの繰り上げを行い、最大電流をＩref だけ増加させることが可能になり継続的なＰＬＬ動作が可能になる。
【００４３】
図１６には、図１１の電流出力部の一実施例の回路図が示されている。電流出力部は、引き戻し終了を判定するレベルＶL 、ＶH に論理しきい値を調節したゲートＧ１０とＧ１１を有し、判定レベルＶL 、ＶH 及び検出信号ｕｐ・ｄｎを受けてオーバーフロー状態でオンする電流源としてのＮチャネルＭＯＳＦＥＴＮ１、及びアンダーフロー状態でオンする電流源としてのＰチャネルＭＯＳＦＥＴＰ１を有し、電圧Ｖsen が引き戻し終了に戻ると自動的に電流出力を停止する機能を持つ。尚、引き戻し終了範囲は正常動作範囲の内側に設定する。
【００４４】
オーバーフロー時の論理値表は次のようになる。
┌───┬───┬───┬───────┐
│ｄｎ  │Ｖsen │ out1 │状態          │
├───┼───┼───┼───────┤
│０    │０    │０    │      （Ｅ）  │
│０    │１    │０    │（Ａ）    ↑  │
│１    │０    │０    │↓    （Ｄ）  │
│１    │１    │１    │（Ｂ）→（Ｃ）│
└───┴───┴───┴───────┘
【００４５】
図１７は図１６の電流出力部による正常動作範囲への引き込み動作を説明するための特性図である。オーバーフロー直前の状態ではＶsen ＞ＶH であり、信号ｄｎは出力されていないので論理値表（Ａ）の状態になる。オーバーフローするとｄｎ信号が出力されｉＤＡＣ１のコードが繰り上がり、（Ｂ）→（Ｃ）の状態になる。論理値表よりout1がハイレベル（１）を出力し、図１６のＮチャネルＭＯＳＦＥＴＮ１がオン状態となる。これにより、電流が引き抜かれ電圧Ｖsen がさがる。電圧が下がり、Ｖsen ＜ＶH になった段階で論理値表の（Ｄ）の状態になる。この状態では、電流源のＮチャネルＭＯＳＦＥＴＮ１がオフ状態となり、電圧Ｖsen がＶH で停止する。以上のような電流出力部を持つことにより、図１７に示したように、オーバーフロー状態からコードを繰り上げると同時に電圧Ｖsen を正常動作範囲に戻すことが可能になる。このような回路機能を付加しない場合、オーバーフローした状態で論理値表の（Ｂ）→（Ｃ）へ繰り上がってもオーバーフロー状態を継続しており、連続的にコードを繰り上げていき、正常状態へは戻らない。
【００４６】
図１８には、この発明に係るキャリブレーション回路の周波数特性図が示されている。この実施例では、制御コードに対して単調増加しない発振特性の中から最適な制御コードを選択するような工夫が行われる。半導体集積回路装置（デバイス）のバラツキによる周波数変動まで考慮するとキャリブレーションコードに対するＶＣＯ発振周波数特性は、図１８のように、発振周波数があるコード間で単調増加しない設計となる。つまり、隣接するカテゴリーでは、それぞれのキャリブレーションコードに対して互いに重複するような発振周波数を持つようにされる。
【００４７】
図１８の例はキャリブレーションの出力コードが７ビットで構成され、そのうちの上位２ビットのコード切替わりでカテゴリー（１）〜（４）の組み合わせとされる。上記カテゴリー（１）ないし（４）のそれぞれは、単調増加となるが４つ全体では単調増加しないものとされる。例えば、ターゲットの周波数が３００ＭＨｚの時、このような発振特性を示す場合、キャリブレーションの出力コードは何通りかとり得ることになる。どのポイントを選ぶかはこの発明に係る探索アルゴリズムによって決められる。
【００４８】
単純に最上位ビットＭＳＢから各ビットステージのみでターゲット周波数と発振周波数を比較して高いか低いかを判定する２分探索アルゴリズムでは、図１９に示すように最適ポイントを選択することができずに周波数の単調増加性の無いコードの境界を選択することになる。つまり、図１９において、上位２ビットが００に設定されるカテゴリー（１）を選択すると、上記３００ＭＨｚの発振周波数を得る場合、カテゴリー（１）の右端でＰＬＬ制御が行われることになってしまう。
【００４９】
本願において提案する探索アルゴリズムは、各ビットステージのみの判定結果ではなく、図２０のように最上位ビットＭＳＢからの探索過程で２回連続して周波数が低い（or高い）の判定が出た場合は、３回目の周波数設定コードは一つ下（上）の単調増加カテゴリー（図２０では上位２ビットが００）で下位５ビットの３／４のコードつまり１１０００に設定（００１１０００）し、この設定でターゲット周波数と比較して発振周波数の方が低ければ上位２ビットを００で確定させ、高ければ０１（１つ上の単調増加カテゴリーにもどる）に確定させる手法である。
【００５０】
この手法は、下位５ビットの３／４のコードで比較することで高い方向へのマージンの有無を確認できる。もし、高い判定ならば、１つ上の単調増加カテゴリー（上位２ビット０１）の方が高い方向へマージンは大きいし、低い判定ならば、今比較した単調増加カテゴリー（上位２ビット００）が最も下方向へのマージンが多いと判断できる。上位２ビット（単調増加性の無いカテゴリー（１）〜（４）分けをしているビット）が確定したら、下位５ビットに関しては単調増加特性が保証されているため、単純に２分探索アルゴリズムで確定させる。こうして確定したキャリブレーションコードはＶＣＯ発振周波数特性において最適なポイントを選択することができる。最適ポイントとは、選択されたキャリブレーションコードコードが単調増加カテゴリー内の中心に最も近いポイントであることをいう。
【００５１】
図２１には、この発明に係る変則周波数バイナリサーチを説明するためのタイミング図が示されている。図２２と図２３には、上記変則周波数バイナリサーチを説明するためのフローチャート図が示されている。ステータスカウンタbscount は、基準クロックckref を３２分周したパルスを形成してステータス０〜１２を形成する。ステータス０〜３の期間がＰＬＬ初期化時間とされる。キャリブレーションコードコードは、コードselofs1 が上位２ビットとされ、selofs2 が下位５ビットとされて全体で７ビットとされる。リセット信号reset-n によりキャリブレーションが開始される。上記ステータス０〜３では、コードselofs1 が仮決めされ、コードselofs2 は中心値の１００００に設定される。
【００５２】
ステータス４と５（図２２のシーケンス１と２）の期間は、仮確定シーケンスであり、オフセットコードselofs1 の上位２ビット検索が行われる。ステータス６（図２２のシーケンス３）の期間に上位２ビット余裕判定と上位２ビット再設定が行われる。ステータス７から１２（図２３のシーケンス４〜９）までに下位５ビット検索が行われる。このときのフィードバッククロック（ＶＣＯの発振周波数）ckfbinが早いか否かの判定は、基準クロックckref の３２周期期間（１ステート期間）にckfbinの計数値が３２よりも多いか少ないかで判定される。ckfbinの計数値が３２よりも多いときには早いと判定される。
【００５３】
図２４には、図１のキャリブレーション回路の一実施例のブロック図が示されている。この実施例では、ＰＬＬの各分周器の分周比（Ｍ，Ｎ，Ｐ）を設定し、上記基準クロックckref を入力した後にreset-n ＝０→１とする。本回路はリセット信号の立ち上がりエッジを検出し、ＰＬＬ発振周波数調整最適コードの検索を開始する。ＰＬＬ発振周波数帯域コードは調整コードレジスタselofs[6:0] の７ビットにより与えられ、０−１２７までの周波数帯域を変える事が可能である。初期状態のＰＬＬは位相ロック状態ではなく、前記図３に示したようにのように調整可能範囲中央に設定してある。
【００５４】
調整可能範囲中央に設定されたＰＬＬは、ある周波数で発振を開始する。それを分周器で分周し、本回路のckfbinに入力して基準クロックckref と比較する。ただし、ckref の１サイクル毎に比較を行うと、その誤差は膨大になってしまうので基準クロックckref の３２サイクルに対してckfbinのサイクル数を比較し判定精度を上げている。比較された結果信号donは調整コードレジスタselofs[6:0] に反映される。この反映の方式は７ビットのバイナリサーチ（逐次比較）方式とされる。こうする事で上位ビットから順番に７回の比較シーケンスで調整コードレジスタが確定する。実回路は変則部があり前述のように８回の比較シーケンスとされる。
【００５５】
内部クロック生成回路は、コード切り替え信号ck-dを生成する。変則周波数バイナリサーチ回路と、加算回路ａｄｄ（±１，０）及びマルチプレクサＭＵＸ１により上記ＰＬＬ発振周波数調整最適コードの検索が行われる。マルチプレクサＭＵＸ２は、マニュアルにより上記調整コードレジスタselofs[6:0] を設定するためのものである。
【００５６】
図２５には、図２４のキャリブレーション回路に用いられる内部クロック生成回路の一実施例の回路図が示されている。この実施例では、図２６のタイミング図に示すように、基準クロックckref の３２サイクル毎に、２８回の基準クロックckref 間にckfbinが２８回有るがどうかを比較する。そのための時間的な切り替えシーケンスを設計する必要があるので、内部クロック生成回路をそれらに関連する回路のレイテンシを考慮しながら設計するものである。基準クロックckref より接続された３２分周器は、３２サイクル毎動作の基準信号を出力する。基準クロックckref の立ち上がりエッジに対し、１６サイクルロウレベル、１６サイクルハイレベルを交互に出力する同期カウンタである。全てのタイミング基準はこの出力の立ち上がりエッジとなる。
【００５７】
レジスタ（フリップフロップ回路）ck2 の出力ck-dはオフセットトコードselofs[6:0] を切り替えるためのタイミングを生成する。レジスタＩdvはフィードバッククロック周波数比較カウントを開始するロードイネイブル信号で、立ち上がり動作のカウンタに対し、立ち下がりイネイブルタイミングでホールドタイムフリーの時間関係にある。３．５〜４．５サイクルのみＩdv＝Ｈ（ハイレベル）となり比較値２８がロードされる。
【００５８】
図２７には、図２４の周波数比較カウンタの一実施例のブロック図が示されている。前記図２５の内部クロック生成回路より基準クロックckref とフィードバッククロックckfbinとから同期ロード信号が得られるので基準クロックckref の２８サイクルの間にckfbinが２８サイクル有るか無いかを判定する。この実施例回路の考え方としてはロード機能付き同期ダウンカウンタである。Ｉdv＝Ｈ（ハイレベル）の時、固定値２８をロードし、サイクルカウント値xcountが０の時そのままの値を保持する。fcomp →down間の転送は非同期で、ホールドタイムエラーについては周波数判定の誤差として扱う。down＝１の時に周波数が早いと判断し、オフセットコードを下げる。
【００５９】
図２８には、図２４の変則周波数バイナリサーチ回路の動作説明図が示されている。前記のような７ビットのオフセットコードselpfs[6:0] の最適周波数を検索するには、図２８（Ａ）のように上位ビットから下位ビツトヘ７回判定すれば最も高速な検索となる。ところがＰＬＬのオフセットコードの上位２ビットに関しては、下位ビットとスムーズに繋がらない（図１８）。この様な場合、条件によって複数のロックポイントが存在し、どれも誤りではない。
【００６０】
しかしＰＬＬの調整範囲にて上位ビットコードの桁上がり下がり発生した場合に備えて最も余裕のあるポイントを選択したい。そこで、上位２ビットの周波数バイナリサーチを行った後に上位２ビットのコードが最も余裕のあるものかどうかを判定するシーケンスを追加した。図２８（Ｂ）の○印は判定点であり、タイミングチャートは前記図２１の通りであり、フローチャートは図２２、図２３で説明した通りとなる。つまり、同図の反省機能は、前記３シーケンス目で上位２ビットの調整範囲が十分かどうかを調べ、余裕のある方を選び直すものである。
【００６１】
図２９には、図１の電圧−電流変換器ＶＩＣの他の一実施例の回路図が示されている。この実施例は、図２の変形例であり、差動アンプＤＰ２，ＤＮ２の差動対の入力をＤＰ１の出力、ＤＮ１の出力にそれぞれ接続する。差動アンプＤＰ２のＰチャネルＭＯＳＦＥＴ差動対のＷ／Ｌサイズ比を１：ｍに、差動アンプＤＮ２のＮチャネルＭＯＳＦＥＴ差動対のＷ／Ｌサイズ比を１：ｎにすることで、Ｉb'／２となるＶcnt の電位を前記図２の参照電圧Ｖr2，Ｖr3付近に設定するものである。これは、低電源電圧化の影響で、参照電圧Ｖr2，Ｖr3のような電源電圧の中間電位で差動アンプの動作点を確保できない場合でも、本実施例の構成によりＰチャネルＭＯＳＦＥＴＰ１、Ｐ６、ＮチャネルＭＯＳＦＥＴＮ１、Ｎ３のゲート，ソース間電圧Ｖgsの設計により動作点を確保可能となる。
【００６２】
図３０には図７のチャージポンプＣＰ及びループフィルＬＦのうちのチャージポンプＣＰの他の一実施例を示す回路図が示されている。この実施例は図７のチャージポンプＣＰの変形例であり、Ｐ１，Ｎ１と出力ノードとの間にそれぞれ抵抗を挿入する。この時、Ｐ１のオン抵抗Ｒｏｎｐと挿入した抵抗Ｒ１及びＮ１のオン抵抗Ｒｏｎｎと挿入した抵抗Ｒ２の抵抗値は、
Ｒｏｎｐ＜＜Ｒ１、Ｒｏｎｎ＜＜Ｒ２  …式（１）
Ｒ１＝Ｒ２  …式（２）
となるようにＲ１、Ｒ２の値を決める。
【００６３】
図７のチャージポンプＣＰではＰ１とＮ１のＶｔｈばらつきで安定点Ｖ１が大きくばらつく（例えばＶｄｄ／２±２００ｍＶ程度）ため、その分位相引き込み時間が長くなる可能性がある。本実施例の回路では（１）、（２）式を満たすようにＲ１（＝Ｒ２）を決めれば出力の安定電圧はほぼＲ１，Ｒ２の分圧で決まるため、Ｒ１＝Ｒ２とすれば、ほぼＶｄｄ／２でばらつきは図７のチャージポンプＣＰと比べて小さくなる。（例えばＲ１，Ｒ２の相対バラツキを考慮して、Ｖｄｄ／２±５０ｍＶ以下）これはＭＯＳＦＥＴのオン抵抗は一般的にばらつきが大きいが、配線抵抗やポリシリコン等で生成された抵抗は一般的にばらつきが少ないからである。安定電圧へのセトリング期間はＲ１（＝Ｒ２）、Ｃ１の時定数で決まるが、Ｒｏｎｐ／ｎ≒１００Ωとすれば、Ｒ１＝２ｋΩ程度でよく、Ｃ１＝３００ｐＦとすると、約３μｓでセトリング可能であり、キャリブレーション時間（６μｓ）よりも十分短い時間でセトリングする。
【００６４】
以上説明したように本願においては、キャリブレーション時にリファレンス電圧源ではなく、リファレンス電流源を用いることでＶＣＯ制御ノードにスイッチが不要で、かつ、回路のセットアップ時間を短縮した回路方式を提案している。また、ＭＯＳＦＥＴのしきい値電圧Ｖthバラツキや温度変動に依らず広範囲で動作可能な電圧−電流変換回路を提案している。低電源電圧条件でＤ／Ａ変換器の動作レンジを確保するため低しきい値電圧ＶthのＭＯＳＦＥＴを使用する場合でも、オフ状態となっているＭＯＳＦＥＴのリーク電流の影響が無いＤ／Ａ変換回路構成を提案している。更に、キャリブレーション期間中、フィルタ容量にプリチャージを行うことでキャリブレーション後の位相引込み時間を短縮する回路を提案している。更に、キャリブレーション機能を活用すべく、ＰＬＬの発振範囲が可変範囲外になっても継続的安定動作を確保するために周波数可変レンジのオーバ／タンダーフロー検出機能をもったＰＬＬ回路を提案している。制御コードに対して単調増加しない発振特性の中から最適な制御コードを選択するキャリブレーションも合わせて提案するものである。
【００６５】
本願においては、ＶＣＯからのノイズを軽減できジッタ特性が改善されるためクロック品質が向上する。その理由は、ＶＣＯ制御ノードにノイズ源となるスイッチ素子が無いこと及びＭＯＳＦＥＴのしきい値電圧Ｖthバラツキや温度変動に依らず広範囲で動作可能な電圧−電流変換回路を用いているため、ＶＣＯのゲイン（Ｋ［ＭＨｚ／Ｖ］）を小さく設計することができＶＣＯ制御ノードに重畳されるノイズ感度が下がり、ジッタ特性が改善されるためクロック品質が向上する。
【００６６】
キャリブレーション機能付きのＰＬＬ回路としては引込み時間が短くなる。周波数可変レンジのオーバ／アンダーフロー検出機能＋制御コードに対して単調増加しない発振特性の中から最適な制御コードを選択するキャリブレーション方式により環境変動に対して安定した周波数を供給可能となる。また、ユーザの周波数設定変更に対してもＶＣＯの発振レンジ内で追従可能となる。その理由は、ＶＣＯ制御ノード電圧とは無関係にキャリブレーションが実行可能なため、フィルタ電圧のセットアップを待つ必要がない。このため、キャリブレーション時間が短縮できる。キャリブレーション期間中、フィルタ容量にプリチャージを行うため、フィルタ電圧はほぼ安定状態の電圧近傍から位相引込みを開始できるため、引込み完了までの時間が短縮できる。
【００６７】
この発明に係るＰＬＬ回路では、ジッタ特性が改善されると（ジッタが小さいと）本クロックを使って動作するフリップフロップ回路等の論理のセットアップマージンが確保でき、論理の安定動作、高速動作を保証可能となる。そして、システムのセットアップが早くなる。
【００６８】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、キャリブレーションのための制御信号を形成するＤ／変換器に低しきい値電圧を用いつつ、そのリーク電流を防ぐ構成は、それ自体で発明を構成するものであるから前記実施例以外のキャリブレーション回路であってもよい。キャリブレーション期間中にループフィルタと電圧−電流変換回路のパスの電圧を予めある程度充電する構成は、それ自体で発明を構成するものであるからキャリブレーションを行う回路は前記実施例以外のものであってもよい。ＰＬＬループでの周波数可変レンジのオーバーフロー、アンダーフローの検出して、キャリブレーションの再設定を行う構成は、それ自体で発明を構成するものであるからキャリブレーションを行う回路は前記実施例の回路以外のものであってもよい。キャリブレーション出力コードを特定するための検索アルゴリズムにおいて、設定したい周波数の出力コードと、そこから所定コード離れた上下の出力コードを単調増加させる構成は、それ自体で発明を構成するものであるから、キャリブレーションを行う回路は前記実施例の回路以外のものであってもよい。また、前記実施例において、ＰＬＬ回路それ自体やキャリブレーション回路を構成する各回路ブロックの具体的構成は、種々の変形することができる。
【００６９】
この発明は、ＰＬＬ回路を備えた大規模論理、メモリ、Ａ／Ｄ変換器、Ｄ／Ａ変換器等のアナログ機能を搭載した各分野のシステムオンチップＬＳＩはＰＬＬ回路搭載が必須であり、広範囲に適用可能である。
【図面の簡単な説明】
【００７０】
【図１】この発明に係るＰＬＬ回路の一実施例を示す全体概略ブロック図である。
【図２】図１の電圧−電流変換器ＶＩＣの一実施例を示す回路図である。
【図３】図２の電圧−電流変換器ＶＩＣの電圧−電流特性図である。
【図４】図１のＤ／Ａ変換器ｉＤＡＣ１の一実施例を示す回路図である。
【図５】この実施例のＤ／Ａ変換器ｉＤＡＣ基本セルの動作の一例を説明するための等価回路図である。
【図６】この実施例のＤ／Ａ変換器ｉＤＡＣ基本セルの動作の他の一例を説明するための等価回路図である。
【図７】図１のチャージポンプＣＰ及びループフィルＬＦの一実施例を示す回路図である。
【図８】図７のチャージポンプＣＰの動作を説明するための回路図である。
【図９】図７のチャージポンプＣＰの動作を説明すための特性図である。
【図１０】この発明に係るＰＬＬ回路のＰＬＬ引き込み動作の一例を説明するための波形図である。
【図１１】この発明に係るキャリブレーション機能付ＰＬＬ回路の他の一実施例を示すブロック図である。
【図１２】図１１のＶＣＯＤＡＣ及びＶ／Ｉ変換器の動作の説明するための特性図である。
【図１３】図１１の検出用Ｖ／Ｉ変換器の動作を説明するための特性図である。
【図１４】図１１のオーバーフロー／アンダーフロー検出部のＩ／Ｖ変換器の一実施例を示す回路図である。
【図１５】図１１のオーバーフロー／アンダーフロー検出部のオーバーフロー検出時の動作を説明するための特性図である。
【図１６】図１１の電流出力部の一実施例を示す回路図である。
【図１７】図１６の電流出力部による正常動作範囲への引き込み動作を説明するための特性図である。
【図１８】この発明に係るキャリブレーション回路の一実施例の周波数特性図である。
【図１９】ＰＬＬキャリブレーション動作の一例を説明するための周波数特性図である。
【図２０】この発明に係るＰＬＬキャリブレーション動作の一例を説明するための周波数特性図である。
【図２１】この発明に係る変則周波数バイナリサーチを説明するためのタイミング図である。
【図２２】この発明に係る変則周波数バイナリサーチを説明するための一部のフローチャート図である。
【図２３】この発明に係る変則周波数バイナリサーチを説明するための残り一部のフローチャート図である。
【図２４】図１のキャリブレーション回路の一実施例を示すブロック図である。
【図２５】図２４のキャリブレーション回路に用いられる内部クロック生成回路の一実施例を示す回路図である。
【図２６】図２４の内部クロック生成回路を用いたキャリブレーション動作を説明するためのタイミング図である。
【図２７】図２４の周波数比較カウンタの一実施例を示すブロック図である。
【図２８】図２４の変則周波数バイナリサーチ回路の動作説明図である。
【図２９】図１の電圧−電流変換器ＶＩＣの他の一実施例を示す回路図である。
【図３０】図７のチャージポンプＣＰ及びループフィルＬＦのうちのチャージポンプＣＰの他の一実施例を示す回路図である。
【符号の説明】
【００７１】
ＦＣ…周波数比較器、ＦＳＣＯＮＴ…周波数サーチステート回路、ＣＴＧ…制御タイミング生成回路、ＳＥＬ１〜ＳＥＬ４…セレクタ、ｉＤＡＣ１，ｉＤＡＣ２…電流Ｄ／Ａ変換器、ＭＣ，ＮＣ，ＰＣ…分周回路、ＰＦＣ…位相比較器、ＣＰ…チャージポンプ、ＶＩＣ…電圧−電流変換器、ＣＣＯ…電流制御発振器、ＶＣＯ…電圧制御発振器、Ｓ１〜Ｓ３…スイッチ、ＤＰ１，ＤＰ２，ＤＮ１，ＤＮ２…差動アンプ（差動対ＭＯＳＦＥＴ）、Ｐ１〜Ｐ５…ＰチャネルＭＯＳＦＥＴ、Ｎ１〜Ｎ２…ＮチャネルＭＯＳＦＥＴ、Ｑ１〜Ｑ４…ＭＯＳＦＥＴ、ＩＶ０〜ＩＶ２…ＣＭＯＳインバータ回路、Ｇ１，Ｇ２，Ｇ１０〜Ｇ１２…ゲート回路、ａｄｄ…加算回路。
【図１】
2005073124.tif 000003
【図２】
2005073124.tif 000004
【図３】
2005073124.tif 000005
【図４】
2005073124.tif 000006
【図５】
2005073124.tif 000007
【図６】
2005073124.tif 000008
【図７】
2005073124.tif 000009
【図８】
2005073124.tif 000010
【図９】
2005073124.tif 000011
【図１０】
2005073124.tif 000012
【図１１】
2005073124.tif 000013
【図１２】
2005073124.tif 000014
【図１３】
2005073124.tif 000015
【図１４】
2005073124.tif 000016
【図１５】
2005073124.tif 000017
【図１６】
2005073124.tif 000018
【図１７】
2005073124.tif 000019
【図１８】
2005073124.tif 000020
【図１９】
2005073124.tif 000021
【図２０】
2005073124.tif 000022
【図２１】
2005073124.tif 000023
【図２２】
2005073124.tif 000024
【図２３】
2005073124.tif 000025
【図２４】
2005073124.tif 000026
【図２５】
2005073124.tif 000027
【図２６】
2005073124.tif 000028
【図２７】
2005073124.tif 000029
【図２８】
2005073124.tif 000030
【図２９】
2005073124.tif 000031
【図３０】
2005073124.tif 000032