(57)【要約】  【課題】  微細化されサーマルバジェットを小さくせざるを得ない製造プロセスにおいて、シリコンウェーハが被る金属汚染を防止するゲッタリングサイトを形成できるようにすること、及び形成されたゲッタリングサイトに金属不純物が確実に捕獲されるようにすることを目的とする。  【解決手段】  シリコンからなる半導体ウェーハに対して最初に行なう熱処理として、第１の熱処理である６５０℃〜７５０℃の温度下で３０分〜２４０分の熱処理を行ない、その後、第２の熱処理である９００℃〜１１００℃の温度下で３０分〜１２０分の熱処理を行なう。また、第３の熱処理として、ゲート絶縁膜を形成する前に、昇温速度を８℃／分として窒素雰囲気で１０００℃にまで昇温し、加熱温度を１０００℃とし加熱時間を３０分とする熱処理を行なう。【選択図】      図１
2005051040.tif 000002
【特許請求の範囲】
【請求項１】
シリコンからなる半導体基板を製造プロセスに受け入れた後、前記半導体基板に対して最初に行なう熱処理として、
６５０℃〜７５０℃の温度下で３０分〜２４０分の第１の熱処理を行なう第１の工程と、
前記第１の工程の後に、９００℃〜１１００℃の温度下で３０分〜１２０分の第２の熱処理を行なう第２の工程と備えていることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の熱処理及び前記第２の熱処理は、共に昇温速度が１℃／ｍｉｎ〜８℃／ｍｉｎであり、降温速度が１℃／ｍｉｎ〜６０℃／ｍｉｎであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の工程よりも後に、金属不純物がゲッタリングサイトにまで拡散するように前記半導体基板に対して第３の熱処理を行なう第３の工程と、
前記第３の工程よりも後に、前記半導体基板の主面上にゲート絶縁膜を形成する第４の工程とをさらに備えていることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第３の工程において、前記第３の熱処理により、前記半導体基板の表面から１μｍ〜１０μｍの深さにバルク微小欠陥（ＢＭＤ）層からなるゲッタリングサイトが形成され、
前記ゲッタリングサイトの密度は５×１０8 ｃｍ-3以上且つ５×１０10ｃｍ-3以下であることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第１の熱処理、第２の熱処理及び第３の熱処理におけるサーマルバジェットは、半導体装置の特性が維持される範囲に設定されていることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項６】
シリコンからなる半導体基板の主面上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を形成するよりも前に、前記半導体基板に対して、金属不純物がゲッタリングサイトにまで拡散するように熱処理を行なう第２の工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項７】
前記熱処理により、前記半導体基板の表面から１μｍ〜１０μｍの深さにバルク微小欠陥（ＢＭＤ）層からなるゲッタリングサイトが形成され、
前記ゲッタリングサイトの密度は５×１０8 ｃｍ-3以上且つ５×１０10ｃｍ-3以下であることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
シリコンからなる半導体基板であって、
前記半導体基板は、該半導体基板に対して最初に行なわれる熱処理である、６５０℃〜７５０℃の温度下で３０分〜２４０分の第１の熱処理と、その後の９００℃〜１１００℃の温度下で３０分〜１２０分の第２の熱処理とを施されることにより、前記半導体基板の表面から所定の深さに形成されたバルク微小欠陥（ＢＭＤ）層からなるゲッタリングサイトを有し、
前記所定の深さは、金属不純物における前記ゲッタリングサイトへの拡散距離よりも小さいか等しいことを特徴とする半導体基板。
【請求項９】
シリコンからなる半導体基板であって、
前記半導体基板は、その上面に所定の厚さを持つエピタキシャル層が形成されており、
前記エピタキシャル層が形成された半導体基板は、該半導体基板に対して最初に行なわれる熱処理である、６５０℃〜７５０℃の温度下で３０分〜２４０分の第１の熱処理と、その後の９００℃〜１１００℃の温度下で３０分〜１２０分の第２の熱処理とを施されることにより、前記エピタキシャル層の下側に形成されたバルク微小欠陥（ＢＭＤ）層からなるゲッタリングサイトを有し、
前記エピタキシャル層の厚さは、金属不純物における前記ゲッタリングサイトへの拡散距離よりも小さいか等しいことを特徴とする半導体基板。
【請求項１０】
シリコンからなる半導体基板であって、
前記半導体基板は、その表面から所定の深さにバルク微小欠陥（ＢＭＤ）層からなるゲッタリングサイトを有し、
前記所定の深さは、金属不純物の前記ゲッタリングサイトへの拡散距離よりも小さいか等しいことを特徴とする半導体基板。
【請求項１１】
シリコンからなる半導体基板であって、
前記半導体基板は、その主面上に所定の厚さを持つエピタキシャル層が形成され、且つ前記エピタキシャル層の下側にバルク微小欠陥（ＢＭＤ）層からなるゲッタリングサイトを有し、
前記エピタキシャル層の厚さは、金属不純物の前記ゲッタリングサイトへの拡散距離よりも小さいか等しいことを特徴とする半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体基板に関し、特に、プロセス中における金属不純物の混入による素子の新信頼性の低下を防止する半導体装置の製造方法及びそれに用いる半導体基板に関する。
【背景技術】
【０００２】
近年、半導体素子の微細化及び半導体基板（ウェーハ）の大口径化の進展に伴い、半導体の導電型を決定する不純物の拡散長を減少する傾向にあるため、又は熱処理の印加によるウェーハへの熱ストレスの発生及びデバイスの電気特性への悪影響を回避するため、半導体製造プロセスにおける熱処理は低温化及び短時間化の傾向にある。
【０００３】
通常、ウェーハに熱処理を十分に印加することにより、半導体基板中の格子間酸素が析出して、バルク微小欠陥（Bulk Microdefect：ＢＭＤ）と呼ばれる欠陥が発生し、これがゲッタリングサイトとして振る舞う。その結果、製造プロセス中に発生する金属不純物がウェーハに付着したとしても、付着した金属不純物はゲッタリングサイトに捕獲されて無害化されるため、ゲート絶縁膜等の信頼性の低下を防止することができる。このＢＭＤはその密度が１ｘ１０8 ｃｍ-3程度であればゲッタリング能力を発揮できるが、この密度にまで成長させるには、通常、１０００℃以上で且つ数時間という比較的に高温で且つ長時間にわたる熱処理を行なう必要がある。
【特許文献１】特許第３０１１１７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ここで、従来のゲート絶縁膜の形成工程を含む半導体装置の製造方法における熱処理について説明する。
【０００５】
図７は例えばデザインルールが０．１５μｍ相当のデバイスにおける典型的な熱処理を示している。ウェーハがシリコン（Ｓｉ）からなる場合は、図７に示す熱処理では、温度が９００℃で時間が１００分未満の場合が多く、また、温度が１０００℃を超える場合には、加熱時間が１秒〜３０秒程度のいわゆる急速熱処理（ＲＴＰ：Rapid Thermal Processing）が施される。このような従来の熱処理では、ＢＭＤが十分に成長できないため、ゲッタリングサイトとなるＢＭＤの密度は１ｘ１０6 ｃｍ-3以下となってしまう。
【０００６】
また、製造プロセスにおける最初の熱処理にＲＴＰが施される場合は、高い昇温レートの加熱処理により、ウェーハ中に存在していたＢＭＤの析出核が溶解してしまい、ＢＭＤの形成を期待できない。従って、ＲＴＰ等の短時間の熱処理が多用され、且つ熱処理温度が比較的に低い、すなわちサーマルバジェットが小さい微細デバイスプロセスでは十分なゲッタリング能力を付与することができず、従って、このようなプロセスは金属汚染等に極めて弱いプロセスであるといえる。ここで、サーマルバジェットとは、加熱温度と加熱時間との積により表わされる熱処理量をいう。
【０００７】
例えば、ＭＯＳ（金属酸化半導体）型トランジスタを構成する薄膜化されたゲート絶縁膜は金属汚染によりリーク電流が生じやすくなり、ゲート絶縁膜の信頼性が低下するということからも大きな問題である。
【０００８】
ところが、この問題を解決するため、プロセス中の熱処理温度を高くし且つ熱処理時間を長くしてサーマルバジェットを大きくすると、導電型を決定する不純物イオンの拡散長が増大してしまうため、本質的な解決策とはならず、とりわけ微細なＣＭＯＳ（相補型金属酸化膜半導体）型デバイスには深刻な問題となる。
【０００９】
また、シリコンウェーハにゲッタリングサイトの析出核が形成されている場合であっても、図８（ａ）〜図８（ｃ）に示すように、従来の高温アニールでは他の問題が存在する。例えば、図８（ａ）に示すように、窒素、炭素又は酸素からなるゲッタリングサイトの析出核１０１Ａを有するシリコンからなるウェーハ１００を用意する。
【００１０】
次に、図８（ｂ）に示すように、温度が１２００℃程度で約６０分間のアニールを行なうことにより、ウェーハ１００の表面から数十μｍの深さの領域に、析出核１０１Ａが成長したＢＭＤからなるゲッタリングサイト１０１Ｂが形成されると共に、該ウェーハ１００の上部には欠陥がない無欠陥層（ＤＺ：Denuded Zone）１０１Ｂが形成される。
【００１１】
ところが、図８（ｃ）に示すように、ウェーハ表面からゲッタリングサイト１０１Ｂまでの距離が長く、拡散係数が比較的に小さい鉄（Ｆｅ）のような金属不純物１１０は、通常の製造プロセス、とりわけ微細化されたＣＭＯＳプロセス中の熱処理では、金属不純物１１０をゲッタリングサイト１０１Ｂにまで十分に拡散させることができないという問題がある。
【００１２】
本発明は、前記従来の問題を解決し、微細化されサーマルバジェットを小さくせざるを得ない製造プロセスにおいて、シリコンウェーハが被る金属汚染を防止するゲッタリングサイトを形成できるようにすることを第１の目的とし、及び形成されたゲッタリングサイトに金属不純物が確実に捕獲されるようにすることを第２の目的とする。
【課題を解決するための手段】
【００１３】
前記第１の目的を達成するため、本発明に係る第１の半導体装置の製造方法は、シリコンからなる半導体基板を製造プロセスに受け入れた後、半導体基板に対して最初に行なう熱処理として、６５０℃〜７５０℃の温度下で３０分〜２４０分の第１の熱処理を行なう第１の工程と、第１の工程の後に、９００℃〜１１００℃の温度下で３０分〜１２０分の第２の熱処理を行なう第２の工程と備えている。
【００１４】
第１の半導体装置の製造方法によると、シリコンからなる半導体基板を製造プロセスに受け入れた後、該半導体基板に最初に行なう熱処理である第１の熱処理により、ゲッタリングサイトの析出核が形成され、その後の第２の熱処理により、析出核が成長してゲッタリングサイトが形成されるため、続いて行なう半導体装置の製造プロセス中に発生する金属不純物に対しても、製造プロセス前のこれら第１の熱処理及び第２の熱処理によって形成されたゲッタリングサイトに捕獲される。
【００１５】
第１の半導体装置の製造方法において、第１の熱処理及び第２の熱処理は、共に昇温速度が１℃／ｍｉｎ〜８℃／ｍｉｎであり、降温速度が１℃／ｍｉｎ〜６０℃／ｍｉｎであることが好ましい。
【００１６】
第１の半導体装置の製造方法は、第２の工程よりも後に、金属不純物がゲッタリングサイトにまで拡散するように半導体基板に対して第３の熱処理を行なう第３の工程と、第３の工程よりも後に、半導体基板の主面上にゲート絶縁膜を形成する第４の工程とをさらに備えていることが好ましい。
【００１７】
このように、ゲート絶縁膜を形成するよりも前に、半導体基板に対して金属不純物がゲッタリングサイトに拡散するように第３の熱処理を行なうため、ゲート絶縁膜の形成工程及びその前工程では金属不純物、特に鉄のように比較的に拡散係数が小さい金属不純物がゲッタリングサイトにまで拡散されないことにより生じるゲート絶縁膜に対する金属汚染を確実に防止することができるので、前記第２の目的を達成できる。
【００１８】
この場合に、第３の工程において、第３の熱処理により、半導体基板の表面から１μｍ〜１０μｍの深さにバルク微小欠陥（ＢＭＤ）層からなるゲッタリングサイトが形成され、該ゲッタリングサイトの密度は５×１０8 ｃｍ-3以上且つ５×１０10ｃｍ-3以下であることが好ましい。
【００１９】
また、この場合に、第１の熱処理、第２の熱処理及び第３の熱処理におけるサーマルバジェットは、半導体装置の特性が維持される範囲に設定されていることが好ましい。
【００２０】
本発明に係る第２の半導体装置の製造方法は、前記第２の目的を達成し、シリコンからなる半導体基板の主面上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜を形成するよりも前に、半導体基板に対して金属不純物がゲッタリングサイトにまで拡散するように熱処理を行なう工程とを備えている。
【００２１】
第２の半導体装置の製造方法によると、ゲート絶縁膜を形成するよりも前に、半導体基板に対して金属不純物がゲッタリングサイトにまで拡散するように熱処理を行なうため、金属不純物の影響を受けやすいゲート絶縁膜に生じる金属汚染を確実に防止することができる。
【００２２】
なお、第１の半導体装置の製造方法においては、ゲッタリングサイトが生成されていない半導体基板に、まずゲッタリングサイトを生成するという発明である。これに対し、第２の半導体装置の製造方法は、ゲッタリングサイトが生成されていることを前提とし、ゲート絶縁膜の形成工程及びその前工程では金属不純物がゲッタリングサイトにまで拡散されないことによるゲート絶縁膜に対する金属汚染を防止する発明である。
【００２３】
第２の半導体装置の製造方法において、熱処理により、半導体基板の表面から１μｍ〜１０μｍの深さにバルク微小欠陥（ＢＭＤ）層からなるゲッタリングサイトが形成され、ゲッタリングサイトの密度は５×１０8 ｃｍ-3以上且つ５×１０10ｃｍ-3以下であることが好ましい。
【００２４】
本発明に係る第１の半導体基板は、前記第１及び第２の目的が達成され、シリコンからなる半導体基板に対して最初に行なわれる熱処理である６５０℃〜７５０℃の温度下で３０分〜２４０分の第１の熱処理と、その後の９００℃〜１１００℃の温度下で３０分〜１２０分の第２の熱処理とを施されることにより、半導体基板の表面から所定の深さに形成されたバルク微小欠陥（ＢＭＤ）層からなるゲッタリングサイトを有し、所定の深さは金属不純物におけるゲッタリングサイトへの拡散距離よりも小さいか等しい。
【００２５】
第１の半導体基板によると、該半導体基板に対して最初に行なわれる熱処理である、本発明の第１の半導体装置の製造方法による第１の熱処理及び第２の熱処理を施されているため、微細化されたプロセスに伴う比較的に低温の熱処理又はＲＴＰによる熱処理であっても、プロセスが始まる前にゲッタリングサイトが生成されているので、金属汚染を防止することができる。
【００２６】
本発明に係る第２の半導体基板は、前記第１及び第２の目的が達成され、シリコンからなる半導体基板の上面に所定の厚さを持つエピタキシャル層が形成されており、エピタキシャル層が形成された半導体基板は、該半導体基板に対して最初に行なわれる熱処理である６５０℃〜７５０℃の温度下で３０分〜２４０分の第１の熱処理と、その後の９００℃〜１１００℃の温度下で３０分〜１２０分の第２の熱処理とを施されることにより、エピタキシャル層の下側に形成されたバルク微小欠陥（ＢＭＤ）層からなるゲッタリングサイトを有し、エピタキシャル層の厚さは金属不純物におけるゲッタリングサイトへの拡散距離よりも小さいか等しい。
【００２７】
第２の半導体基板によると、半導体基板の上面にはエピタキシャル層が形成され、該エピタキシャル層の厚さは金属不純物におけるゲッタリングサイトへの拡散距離よりも小さいか等しい値に設定されているため、該半導体基板に対して最初に行なわれる熱処理として、本発明の第１の半導体装置の製造方法による第１の熱処理及び第２の熱処理を施されることにより、製造プロセス中に発生する金属不純物による汚染を確実に防止することができる。
【００２８】
本発明に係る第３の半導体基板は、前記第２の目的が達成され、シリコンからなる半導体基板は、その表面から所定の深さにバルク微小欠陥（ＢＭＤ）層からなるゲッタリングサイトを有し、所定の深さは金属不純物のゲッタリングサイトへの拡散距離よりも小さいか等しい。
【００２９】
本発明に係る第４の半導体基板は、前記第２の目的が達成され、シリコンからなる半導体基板の主面上に所定の厚さを持つエピタキシャル層が形成され、且つエピタキシャル層の下側にバルク微小欠陥（ＢＭＤ）層からなるゲッタリングサイトを有し、該エピタキシャル層の厚さは金属不純物のゲッタリングサイトへの拡散距離よりも小さいか等しい。
【発明の効果】
【００３０】
本発明に係る第１の半導体装置の製造方法によると、製造プロセスに半導体基板を受け入れた後に、最初にゲッタリングサイトの析出核を生成する第１の熱処理と、析出核を成長してゲッタリングサイトを形成する第２の熱処理とを行なうため、製造プロセス中に発生する金属不純物が、このプロセスの実施前に形成されたゲッタリングサイトに捕獲されるので、半導体装置の信頼性を確保することができる。
【００３１】
本発明に係る第２の半導体装置の製造方法によると、ゲート絶縁膜を含む半導体装置の該ゲート絶縁膜を形成するよりも前に、半導体基板に対して金属不純物がゲッタリングサイトにまで拡散するように熱処理を行なうため、金属不純物の影響を受けやすいゲート絶縁膜に生じる金属汚染を確実に防止することができるので、半導体装置の信頼性を確保することができる。
【００３２】
本発明に係る第１の半導体基板によると、該半導体基板に対して最初に行なわれる熱処理として、本発明の第１の半導体装置の製造方法による第１の熱処理及び第２の熱処理が施されてあるため、微細化されたプロセスに伴う比較的に低温の熱処理又はＲＴＰによる熱処理であっても、プロセスが始まる前にゲッタリングサイトが生成されているので、金属汚染を防止することができ、その結果、この半導体基板を用いて製造される半導体装置の信頼性を確保することができる。
【００３３】
本発明に係る第２の半導体基板によると、半導体基板の上面にはエピタキシャル層が形成され、その厚さは金属不純物におけるゲッタリングサイトへの拡散距離よりも小さいか等しい値に設定されているため、該半導体基板に対して最初に行なわれる熱処理として、本発明の第１の半導体装置の製造方法による第１の熱処理及び第２の熱処理が施されることにより、製造プロセス中に発生する金属不純物による汚染を確実に防止することができるので、この半導体基板を用いて製造される半導体装置の信頼性を確保することができる。
【発明を実施するための最良の形態】
【００３４】
（第１の実施形態）
本発明の第１の実施形態について説明する。
【００３５】
第１の実施形態においては、主面の面方位が（１００）面であるＰ型シリコン（Ｓｉ）からなるウェーハ（図示せず）を用いる。このウェーハは比抵抗が１０Ωｃｍ〜１５Ωｃｍであり、その酸素濃度がＡＳＴＭ’７９規格による１２．５×１０17ａｔｏｍｓ・ｃｍ-3である。ウェーハの主面上には、厚さが３μｍで比抵抗が１１Ωｃｍ〜１４Ωｃｍのエピタキシャル層が形成されている。ここで、ＡＳＴＭは米国材料試験協会（American Society for Testing and Materials）の略称である。
【００３６】
なお、このウェーハは、引き上げ法（Ｃｚ法）による形成時に窒素（Ｎ）原子が５ｘ１０13ａｔｏｍｓ・ｃｍ-3の密度で添加されている。但し、ウェーハには製造プロセスに搬入される前には、バルク微小欠陥（ＢＭＤ）は観察されない。このように形成されたウェーハに対して、半導体装置を製造する前に図１に示す熱処理を施す。
【００３７】
すなわち、図１に示す本発明の第１の実施形態に係るシーケンスを有する熱処理をプロセス開始前のウェーハに施すことにより、ＢＭＤ密度は５×１０8 ｃｍ-3以上となり、ゲッタリングサイトとして十分な密度を持つＢＭＤが形成される。
【００３８】
以下、図１を参照しながら、第１の実施形態に係る熱処理を詳細に説明する。
【００３９】
図１に示すように、まず、加熱温度Ｔ1 が７００℃の窒素雰囲気において加熱時間ｔ1 を１２０分とする第１の熱処理を行なった後、昇温速度を３℃／分として窒素雰囲気で１０００℃にまで昇温し、加熱温度Ｔ2 が１０００℃で加熱時間ｔ2 を６０分とする第２の熱処理を行なう。但し、第２の熱処理は必ずしも第１の熱処理に連続して行なう必要はない。
【００４０】
このように、比較的に低温で第１の熱処理を行なうのは、ウェーハを構成するシリコンの格子間酸素が過飽和となりやすい温度下での熱処理により、格子間酸素が析出するための析出核を生成するためである。このときの加熱温度Ｔ1 は７００℃に限られず、６５０℃〜７５０℃であれば良い。但し、析出核の生成が可能な温度の下限は６００℃程度であり、その上限は８００℃程度であるが、析出核を効率的に生成できる範囲は６５０℃〜７５０℃である。
【００４１】
また、第１の熱処理の加熱時間ｔ1 は１２０分より長くても構わないが、生産性を考慮して３０分〜２４０分としている。但し、第１の熱処理を２４０分以上すなわち４時間以上行なったとしても、析出核の生成が阻害されるわけでも改善されるわけでもないため、ここでは４時間を上限としている。
【００４２】
前述したように、加熱雰囲気には低反応性の窒素ガスを用いている。このように、シリコンの結晶中に窒素を添加することにより、シリコン結晶中に酸素が析出しやすくなる。また、窒素に代えて炭素を添加することによってもシリコン結晶中への酸素の析出が容易となる。さらに、窒素と炭素とを同時に添加することにより析出核を生成する効果が増大し、十分な密度のＢＭＤを形成することができる。なお、ウェーハに炭素を添加した場合の有効な析出核を生成できる温度は６５０℃〜７５０℃である。
【００４３】
ここで、第１の熱処理から第２の熱処理に移る際の昇温速度は、高温下における析出核の溶解速度がその成長速度よりも大きくならないように、比較的に緩やかに昇温する必要がある。ここでは、昇温速度を３℃／ｍｉｎとしたが、１℃／ｍｉｎ〜８℃／ｍｉｎであればよい。
【００４４】
析出核はその溶解速度が成長速度よりも大きくなると消滅する。前述した急速熱処理（ＲＴＰ）は、まさしくこの析出核の溶解速度がその成長速度よりも大きくなる状態が実現されている。第２の熱処理は比較的に高温の１０００℃程度で行なっており、これにより、析出核がＢＭＤとして大きく成長してゲッタリングサイトとしての機能が増大する。
【００４５】
この第２の熱処理もプロセスの開始前に行ない、その加熱温度Ｔ2 は９００℃〜１１００℃の範囲であれば良い。ここでは、大口径ウェーハにおける熱ストレスを考慮して、加熱温度Ｔ2 を１０００℃とし加熱時間ｔ2 を６０分としている。この第２の熱処理により、ＢＭＤは大きく成長し、高いゲッタリング能力を持つようになる。
【００４６】
その後、加熱温度Ｔ2 を降温速度を１℃／ｍｉｎ〜６０℃／ｍｉｎで降下し、ウェーハを炉から取り出した後、製造プロセスの最初の工程であるパッド酸化膜の形成工程に移る。
【００４７】
第１の実施形態に係るウェーハは、パッド酸化膜の形成工程に移る前に、既に密度が５×１０8 ｃｍ-3以上であるＢＭＤが形成されているため、十分なゲッタリング能力を持っている。なお、ＢＭＤの密度の上限は５×１０10ｃｍ-3以下が好ましい。なぜなら、ＢＭＤの周辺において転位の成長が顕著となって、シリコン結晶すなわちウェーハの機械的強度が劣化するからである。
【００４８】
このように、第１の実施形態によると、ウェーハに対する半導体製造プロセスに入る前に、第１の熱処理及び第２熱処理の２段階の熱処理を行なうため、導電型を決定する不純物イオンの拡散長が増大する等の不具合をまったく生じることなく、且つその後のプロセス中の熱処理にも依らず安定したゲッタリング能力を確保することができる。
【００４９】
（第１の実施形態の一変形例）
以下、本発明の第１の実施形態の一変形例について図面を参照しながら説明する。
【００５０】
図２は本発明に係る第１の実施形態の一変形例に係る半導体装置の製造方法における熱処理のシーケンスチャートを示している。
【００５１】
通常、ウェーハに対して行なう半導体プロセスにおける最初の熱処理が酸化工程、とりわけパッド酸化工程である場合が多い。
【００５２】
図２に示すように、実プロセスに移行するより前に行なう本発明の第２の加熱処理に、プロセスに最初に行なうパッド酸化工程を組み込んだ熱処理シーケンスである。このように、温度が１０００度の酸素雰囲気で１５分間のパッド酸化工程を本発明の第２の熱処理に組み込むことにより、ウェーハに対してなされる熱処理が比較的に低温のプロセスであっても、工程をほとんど増やすことなくゲッタリング能力を確保することができる。
【００５３】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００５４】
第１の実施形態は、図７に示したような、サーマルバジェットが小さいプロセスではゲッタリングサイトが形成されないため、実プロセスに移行するよりも前に、ゲッタリング可能な密度を持つＢＭＤを形成している。
【００５５】
しかしながら、プロセスが実施される前のウェーハにゲッタリングサイトとして十分な密度を持つＢＭＤを形成できたとしても、形成されたＢＭＤに金属不純物を捕獲するのに十分な拡散を起こさせる熱処理が必要な金属種が存在する。
【００５６】
ＢＭＤ等からなるゲッタリングサイトが高密度に存在したとしても、該ゲッタリングサイトにまで金属不純物が移動して、該金属不純物がゲッタリングサイトに捕獲されなければ、ゲッタリング効果は発揮されない。
【００５７】
金属不純物が銅（Ｃｕ）又はニッケル（Ｎｉ）等からなる場合には、シリコン中での拡散係数が比較的に大きいため、与える熱処理が比較的に低温且つ短時間であっても、ウェーハ表面に形成される素子形成層（活性層）に存在する金属不純物をＢＭＤからなるゲッタリングサイトにまで拡散により十分に移動させることができる。しかしながら、金属不純物が鉄（Ｆｅ）からなる場合には、そのシリコン中での拡散係数は必ずしも大きくはなく、従って、ＢＭＤが活性層の下側の領域に形成されたとしても、鉄原子を活性層の下側の領域にまで拡散により移動させるには、銅やニッケルの場合と比べて大きいサーマルバジェットの熱処理が必要となる。
【００５８】
第２の実施形態は、金属不純物による汚染の影響を極めて受けやすいゲート絶縁膜を形成するよりも前に、鉄等の比較的に拡散係数が小さい金属不純物をゲッタリングサイトにまで十分に拡散できる程度の熱処理を行なう構成とする。
【００５９】
図３は本発明の第２の実施形態に係る半導体装置の製造方法におけるゲート絶縁膜形成工程を含む処理フローを示している。
【００６０】
図３に示すように、まず、工程ＳＴ１において、ウェーハの主面に、例えばシャロウトレンチ分離（ＳＴＩ）等からなる公知の素子分離膜を選択的に形成する。
【００６１】
次に、工程ＳＴ２において、ウェーハの主面における素子分離膜により区画されてなる素子形成領域に、例えばＰ型の不純物を選択的にイオン注入してＰ型のウエルを形成する。続いて、ＭＯＳ型トランジスタのしきい値電圧を調整する例えばＰ型の不純物をイオン注入する。
【００６２】
次に、工程ＳＴ３において、ゲッタリング効果を増強する本発明に係る熱処理を施す。ここで、図４にゲッタリング強化熱処理におけるシーケンスを示す。図４に示すように、ゲート絶縁膜を形成する前に、昇温速度を８℃／ｍｉｎとして窒素雰囲気で１０００℃にまで昇温し、加熱温度Ｔ3 を１０００℃とし加熱時間ｔ3 を３０分とする熱処理を行なう。その後、降温時間を例えば４℃／ｍｉｎとして降温する。
【００６３】
次に、工程ＳＴ４において、ゲッタリング効果が増強されたウェーハに対して公知の洗浄を行ない、続いて、洗浄されたウェーハをＲＴＰ装置に投入し、酸化性ガスに一酸化二窒素（Ｎ2Ｏ ）を用い、温度が１０５０℃の６００×１３３．３２２Ｐａの圧力下で、膜厚が２．８ｎｍの酸化シリコンからなるゲート絶縁膜を形成する。
【００６４】
次に、工程ＳＴ５において、通常のＭＯＳ型半導体プロセスに従って、ＣＭＯＳ型デバイスを形成する。
【００６５】
なお、ゲート絶縁膜の形成にＲＴＰ装置を用いたが、ＲＴＰ装置には限られず電気炉を用いてもよい。また、熱処理温度も適当な値に設定すれば良く、酸化性雰囲気についても酸素（Ｏ2 ）又は水蒸気（Ｈ2Ｏ ）等、適宜選択すれば良い。
【００６６】
また、通常、ゲート絶縁膜の形成前には、工程ＳＴ２で示したように、トランジスタのしきい値電圧調整用の不純物を注入する工程のみであり、工程ＳＴ２の後に１０００℃の熱処理を加えることは、しきい値電圧の調整が必要とはなるものの著しく困難というわけではない。また、加熱温度Ｔ3 の設定範囲は９５０℃〜１１００℃であればよい。
【００６７】
この加熱温度Ｔ3 は、金属不純物が鉄であっても、ＢＭＤからなるゲッタリングサイトにおけるウェーハ表面からの深さに依存して決定され、ＢＭＤが浅い位置にあれば、より低温での熱処理も可能となる。
【００６８】
このように、第２の実施形態は、ウェーハにたとえゲッタリングサイトが形成された状態であっても、鉄のように拡散係数が比較的に小さい金属不純物がゲッタリングサイトに捕獲されるには、銅等からなる金属不純物の場合よりも大きいサーマルバジェットが必要となる。そこで、０．１５μｍと微細化されたデザインルールに対応すべく薄膜化が必要なゲート絶縁膜の形成工程ＳＴ４に先だって、工程ＳＴ３に示したような、鉄等の拡散係数が比較的に小さい金属不純物がゲッタリングサイトにまで拡散するに足るだけのサーマルバジェットを補う熱処理を加える。これにより、例えばＭＯＳトランジスタのゲート絶縁膜のように金属不純物の影響を受けやすい部位の形成工程において、鉄のように拡散係数が比較的に小さい金属不純物をもゲッタリングサイトに確実に捕獲することができるようになるため、ＭＯＳ型半導体装置とりわけＣＭＯＳ型半導体装置の信頼性を大幅に向上することができる。
【００６９】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【００７０】
前述したように、銅やニッケルのような拡散係数が比較的に大きい金属不純物に対しては、これらの金属不純物をゲッタリングサイトにまで拡散させるのに必要な熱処理は比較的に低温か又は短時間で済む。しかしながら、鉄のような拡散係数が比較的に小さい金属不純物については、より高い温度で且つより長い時間の熱処理が必要であり、半導体プロセスすなわち製造対象である半導体装置に印加可能なサーマルバジェット、すなわち許容熱処理を超えないように考慮する必要がある。
【００７１】
そこで、第３の実施形態においては、拡散係数が比較的に小さい金属不純物がＢＭＤからなるゲッタリングサイトにまで拡散するのに必要な熱処理により、ゲッタリングサイトの深さが決定されたウェーハを実現することを特徴とする。
【００７２】
すなわち、本実施形態に係るウェーハは、表面からのＢＭＤの深さがウェーハ上に形成されるエピタキシャル層の厚さによって決定されていることを特徴とする。従って、全プロセスにおけるサーマルバジェットと対応する位置にＢＭＤが形成されていることになる。
【００７３】
通常、微細デバイスであっても、ゲート絶縁膜を形成した後で且つソース・ドレイン領域を形成するまでの間は、サーマルバジェットの許容範囲は比較的に広い。ソース・ドレイン領域又はＬＤＤ構造のような比較的に高濃度の不純物領域が一旦形成されると、その拡散長による半導体デバイスの特性変化は著しく、とりわけゲート絶縁膜形成後でソース・ドレイン領域形成後の追加熱処理には厳しいサーマルバジェットが要求される。一方、ゲート絶縁膜の形成工程においては、拡散層はウェル領域及びチャネル領域の比較的に濃度が低い拡散領域であり、このような低不純物濃度の拡散領域の場合は、ソース・ドレイン領域程にはサーマルバジェットは厳しくない。
【００７４】
あくまで、デザインルールが０．１５μｍよりも小さいＭＯＳデバイスの場合は、一般にソース・ドレイン領域を形成した後に行なう熱処理は６００℃〜７００℃以下である必要があり、もし８００℃を越える程度の高温の熱処理が必要な場合はＲＴＰにより短時間の熱処理が実施される。従って、ソース・ドレイン領域を形成した後ではＢＭＤの形成は適さず、既にゲート絶縁膜の形成工程は終了している。
【００７５】
一方、ウェルを形成した後は、ゲート絶縁膜を形成するまでの工程での上限温度は１０００℃程度であり、また、その時間も６０分程度である。ウェルの濃度やチャネルの不純物プロファイルはゲート絶縁膜の形成工程までの熱処理に合わせて調整可能であるが、著しい高温や長時間処理への対応には限界があり、１０００℃で６０分程度の熱処理が限界である。これに対し、ウェル領域を形成する前であれば、ウェーハには不純物が導入されていないため、ウェーハ自体に結晶欠陥を与えるような高温且つ長時間の熱処理を行なわない限り、サーマルバジェットについては自由度が大きい。しかしながら、この時点（工程）では、ゲート絶縁膜は未だ形成されていないため、ＢＭＤの形成には寄与しても汚染金属のＢＭＤ領域への拡散を促進することはできない。
【００７６】
以下、具体例を説明する。
【００７７】
図５は本発明の第３の実施形態に係る半導体基板（ウェーハ）の製造方法の断面構成を示し、図６は該半導体基板を用いた半導体装置の製造方法の工程フローを示している。
【００７８】
まず、図５（ａ）に示すように、比抵抗が１０Ωｃｍ〜１５Ωｃｍであり、酸素濃度がＡＳＴＭ’７９規格による１４．０×１０17ａｔｏｍｓ・ｃｍ-3であり、ボロン（Ｂ）がドープされたＰ型シリコンからなるウェーハ１０を用意する。ここで、ウェーハ１０は、引き上げ法による形成時に、ゲッタリングサイトの析出核１１Ａとなる窒素原子が５×１０13ａｔｏｍｓ・ｃｍ-3の濃度で添加されている。ここでは、ウェーハ１０はゲート絶縁膜を構成要素に持つＭＯＳ型デバイスの製造用の基板とする。
【００７９】
次に、図６の工程ＳＴ１１に示すように、ゲート絶縁膜の形成に必要な熱処理と、デバイスの電気的特性から許容されるサーマルバジェットと、捕獲対象とする例えば鉄のような拡散係数が比較的に小さい金属不純物とから、ゲッタリングサイトのウェーハ表面からの拡散長Ｌｄ（＝２μｍ）を算出する。
【００８０】
次に、図５（ｂ）及び図６の工程ＳＴ１２に示すように、ウェーハ１０の主面上に、例えばＣＶＤ法により、ボロンがドープされ比抵抗が１１Ωｃｍ〜１４Ωｃｍであって、算出された拡散長Ｌｄと一致する、厚さが約２μｍのシリコンからなるエピタキシャル層１２を形成する。
【００８１】
次に、図５（ｃ）及び図６の工程ＳＴ１３に示すように、製造プロセスに入る前に、本発明に係る、加熱温度が７５０℃の窒素雰囲気で加熱時間を１２０分とする第１の熱処理と、その後の昇温速度を３℃／分として窒素雰囲気で１０００℃にまで昇温し、加熱温度が１０００℃で加熱時間を６０分とする第２の熱処理とを行なう。
【００８２】
このように、第１の熱処理及び第２の熱処理の処理パラメータ及び金属不純物の拡散長Ｌｄの値は、金属不純物とりわけ鉄の拡散長から、鉄のゲッタリングを十分に行なえる位置に、ＢＭＤからなるゲッタリングサイト１１Ｂが形成されるように算出している。
【００８３】
次に、図６の工程ＳＴ１４に示すように、エピタキシャル層１２が形成され、ゲッタリングサイト１１Ｂが形成されたウェーハ１０に、素子分離の形成、ウエル形成用及びしきい値電圧調整用のイオン注入をそれぞれに行なう通常のデバイスプロセスを実施する。これは、第２の実施形態の図３における工程ＳＴ１及びＳＴ２と対応する。
【００８４】
次に、図６の工程ＳＴ１５に示すように、加熱温度を１０００℃とし加熱時間３０分とするゲッタリングを増強する第３の熱処理を行なう。これは、第２の実施形態の図３における工程ＳＴ３と対応する。この第３の熱処理により、図５（ｄ）に示すように、鉄等の拡散係数が比較的に小さい金属不純物１１０であっても、エピタキシャル層１２の直下に位置するゲッタリングサイト１１Ｂに捕獲される。
【００８５】
次に、図６の工程ＳＴ１６に示すように、熱酸化によりエピタキシャル層１２の上部に酸化シリコンからなるゲート絶縁膜を形成する（図示せず）。これは、第２の実施形態の図３における工程ＳＴ４と対応する。
【００８６】
以上説明したように、第３の実施形態によると、ゲート絶縁膜を含む全プロセスで実施される熱処理と、ゲッタリングを強化する熱処理の許容範囲と、ゲッタリング対象とする金属不純物の拡散係数とから計算された金属不純物の拡散長Ｌｄよりも小さいか又は同等の厚さを有するエピタキシャル層１２をウェーハ１０の主面上に形成することにより、形成されたエピタキシャル層１２の直下にゲッタリングサイト１１Ｂが存在するウェーハ１０を形成する。
【００８７】
この状態で、本発明の第１の熱処理及び第２の熱処理を行なってＢＭＤ等のゲッタリングサイト１１Ｂを顕在化させ、その後、ゲート絶縁膜形成前のゲッタリング強化を図る本発明の第３の熱処理を行なうことにより、金属不純物がエピタキシャル層１２の直下に位置するゲッタリングサイト１１Ｂに捕獲されるため、信頼性が高いゲート絶縁膜を含むＭＯＳ型デバイスを形成することが可能となる。
【産業上の利用可能性】
【００８８】
本発明に係る半導体装置の製造方法及び半導体基板は、製造プロセス中に発生する金属不純物をあらかじめ形成されたゲッタリングサイトに捕獲することにより、半導体装置の信頼性を確保できるという効果を有し、とりわけＣＭＯＳ型デバイス又は電荷結合素子若しくはＭＯＳ型イメージセンサを含む撮像素子等のゲート絶縁膜を有する半導体装置の製造方法又はそれに用いる半導体基板（ウェーハ）として有用である。
【図面の簡単な説明】
【００８９】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法におけるプロセス実施前に行なう熱処理を示すシーケンス図である。
【図２】本発明の第１の実施形態の一変形例に係る半導体装置の製造方法における熱処理を示すシーケンス図である。
【図３】本発明の第２の実施形態に係る半導体装置の製造方法におけるゲート絶縁膜形成工程を含む工程フロー図である。
【図４】本発明の第２の実施形態に係る半導体装置の製造方法におけるゲート絶縁膜の形成前のゲッタリングを強化する熱処理を示すシーケンス図である。
【図５】本発明の第３の実施形態に係る半導体基板（ウェーハ）の製造方法を示す工程順の模式的な断面図である。
【図６】本発明の第３の実施形態に係る半導体装置の製造方法を示す工程フロー図である。
【図７】従来のデザインルールが０．１５μｍ相当でゲート絶縁膜を有するデバイスにおける典型的な熱処理を示すシーケンス図である。
【図８】従来の半導体基板（ウェーハ）における無欠陥層とゲッタリングサイトとを形成する熱処理を示す工程順の模式的な断面図である。
【符号の説明】
【００９０】
１０      ウェーハ（半導体基板）
１１Ａ    析出核
１１Ｂ    ゲッタリングサイト
１２      エピタキシャル層
１１０    金属不純物
【図１】
2005051040.tif 000003
【図２】
2005051040.tif 000004
【図３】
2005051040.tif 000005
【図４】
2005051040.tif 000006
【図５】
2005051040.tif 000007
【図６】
2005051040.tif 000008
【図７】
2005051040.tif 000009
【図８】
2005051040.tif 000010