(57)【要約】  【課題】  データ処理部であるＩ／Ｏと記憶装置であるイメージメモリとの間のデータ転送を高速化できるデータ転送装置を提供する。  【解決手段】  イメージメモリ２と、第１Ｉ／Ｏ１４１（又は第２Ｉ／Ｏ１４２）との間に、バッファメモリであるライトバッファ１１（又はリードバッファ１２）を備え、一方から転送されたデータを、ライトバッファ１１（又はリードバッファ１２）に一時記憶してから、他方へ転送する。その際、イメージメモリ２に対するデータの書き込み（又は読み込み）は、イメージメモリ２とライトバッファ１１（又はリードバッファ１２）との間で行なわれる。【選択図】      図１
2005115564.tif 000002
【特許請求の範囲】
【請求項１】
データの処理を行なうデータ処理部と、
外部の記憶装置が接続される第１バスと、
前記記憶装置及び前記データ処理部の間のデータ転送を制御する転送制御部と
を備えるデータ転送装置において、
前記データ処理部に接続された第２バスと、
該第２バス及び前記第１バスに接続され、該第１バス（又は前記第２バス）を介して入力されたデータを一時記憶し、一時記憶したデータを、前記第２バス（又は前記第１バス）へ出力するバッファメモリと
を備えることを特徴とするデータ転送装置。
【請求項２】
前記データ処理部、前記第２バス、及び前記バッファメモリは、一対一対応に複数設けてあることを特徴とする請求項１に記載のデータ転送装置。
【請求項３】
第１バスに接続される記憶装置と、データの処理を行なうデータ処理部との間のデータ転送を制御する転送制御部を備えるデータ転送装置において、
前記データ処理部に接続される第２バスと、
該第２バス及び前記第１バスに接続され、該第１バス（又は前記第２バス）を介して入力されたデータを一時記憶し、一時記憶したデータを、前記第２バス（又は前記第１バス）へ出力するバッファメモリと
を備えることを特徴とするデータ転送装置。
【請求項４】
前記第２バス及び前記バッファメモリは、一対一対応に複数設けてあることを特徴とする請求項３に記載のデータ転送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部の記憶装置と外部又は内部のデータ処理部との間のデータ転送を行なうデータ転送装置に関する。
【背景技術】
【０００２】
データ転送装置は、転送制御部を備え、この転送制御部は、異なるバスに夫々接続されている外部の装置同士、又は外部の装置と内蔵する他部との間のデータ転送を制御する（例えば、特許文献１，２参照）。この場合、転送制御部を備えるデータ転送装置とは、特許文献１においては、調停回路を設けてあるデータ転送装置であり、特許文献２においては、制御及び調整器回路を設けてあるＤＭＡコントローラである。
【０００３】
このような転送制御部では、自身とデータ転送を行なう対象との間でデータ転送のための制御信号が入出力される。この制御信号としては、一方から他方へのデータ転送を要求する転送要求信号（ＤＲＥＱ）と、前記転送を確認する転送確認信号（ＤＡＣＫ）とが一般に用いられている。
【０００４】
図４は、従来のデータ転送装置に関するデータと各種制御信号との入出力の手順を示す説明図である。図中７１，７２は第１Ｉ／Ｏ及び第２Ｉ／Ｏであって、これらの第１Ｉ／Ｏ７１及び第２Ｉ／Ｏ７２は、データの処理（例えば入出力）を行なうデータ処理部（入出力部）である。第２Ｉ／Ｏ７２（又は第１Ｉ／Ｏ７１）と、画像データ（以下、単にデータという）を記憶するイメージメモリ７３と、各Ｉ／Ｏ及びイメージメモリ７３の間のデータ転送を制御する転送制御部７０とは、図示しないバス（イメージバス）に夫々接続してある。
【０００５】
図４（ａ）は、データ転送装置が備える転送制御部７０が、イメージメモリ７３から第２Ｉ／Ｏ７２へデータを転送する場合を示している。この場合、第２Ｉ／Ｏ７２は、（１）イメージメモリ７３からのデータ転送を要求する転送要求信号（以下、ＤＲＥＱという）を転送制御部７０へ出力する。このＤＲＥＱを入力された転送制御部７０は、（２）イメージメモリ７３から所要のデータを読み込み、（３）読み込んだデータと、前記データ転送を確認する転送確認信号（以下、ＤＡＣＫという）とを第２Ｉ／Ｏ７２へ出力する。      
【０００６】
図４（ｂ）は、転送制御部７０が、第１Ｉ／Ｏ７１からイメージメモリ７３へデータを転送する場合を示している。この場合、第１Ｉ／Ｏ７１は、（１）イメージメモリ７３へのデータ転送を要求する転送要求信号（ＤＲＥＱ）と、転送すべきデータとを、転送制御部７０へ出力する。このＤＲＥＱ及びデータを入力された転送制御部７０は、（２）入力されたデータをイメージメモリ７３に書き込み、（３）前記データ転送を確認する転送確認信号（ＤＡＣＫ）を第１Ｉ／Ｏ７１へ出力する。
【特許文献１】特開平５−２５５７号公報
【特許文献２】特開平１０−１４９３３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
第１Ｉ／Ｏ７１又は第２Ｉ／Ｏ７２のようなＩ／Ｏは、転送制御部７０へＤＲＥＱを出力した場合に、転送制御部７０の制御（優先制御）によってバス権を占有し、転送制御部７０からＤＡＣＫを入力されたときに、バス権を放す。この間に、転送制御部７０は、イメージメモリ７３にアクセスしてデータを読み書きする。このため、Ｉ／Ｏは、転送制御部７０によるイメージメモリ７３のアクセスが終了するまでバス権が放せず、次の処理を実行することができないという問題があった。また、複数のＩ／Ｏを備える場合、一のＩ／Ｏがデータの転送を行なっている間は、他のＩ／Ｏがデータの転送を開始できないという問題があった。以上の結果、Ｉ／Ｏ及びイメージメモリ７３の間のデータ転送が非効率的になり、データ転送の開始から終了までに長時間を要するという問題があった。
【０００８】
本発明は斯かる問題を解決するためになされたものであり、データ処理部（Ｉ／Ｏ）と第１バス（イメージバス）との間にバッファメモリを介在することにより、データ転送を高速化できるデータ転送装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
第１発明に係るデータ転送装置は、データの処理を行なうデータ処理部と、外部の記憶装置が接続される第１バスと、前記記憶装置及び前記データ処理部の間のデータ転送を制御する転送制御部とを備えるデータ転送装置において、前記データ処理部に接続された第２バスと、該第２バス及び前記第１バスに接続され、該第１バス（又は前記第２バス）を介して入力されたデータを一時記憶し、一時記憶したデータを、前記第２バス（又は前記第１バス）へ出力するバッファメモリとを備えることを特徴とする。
【００１０】
第２発明に係るデータ転送装置は、前記データ処理部、前記第２バス、及び前記バッファメモリは、一対一対応に複数設けてあることを特徴とする。
【００１１】
第３発明に係るデータ転送装置は、第１バスに接続される記憶装置と、データの処理を行なうデータ処理部との間のデータ転送を制御する転送制御部を備えるデータ転送装置において、前記データ処理部に接続される第２バスと、該第２バス及び前記第１バスに接続され、該第１バス（又は前記第２バス）を介して入力されたデータを一時記憶し、一時記憶したデータを、前記第２バス（又は前記第１バス）へ出力するバッファメモリとを備えることを特徴とする。
【００１２】
第４発明に係るデータ転送装置は、前記第２バス及び前記バッファメモリは、一対一対応に複数設けてあることを特徴とする。
【００１３】
第１発明又は第３発明にあっては、データ処理部と第１バスとの間にバッファメモリを備える。データ処理部からのデータ転送又はデータ処理部へのデータ転送に際し、データ処理部は第２バスのバス権を占有し、バッファメモリに対するデータの入出力を行ない、バス権を放す。また、転送処理部は、バッファメモリと記憶装置との間のデータの読み書きを制御する。この読み書きの間、データ処理部はバス権を占有し続ける必要がなく、このため他の処理（例えば新たなデータの処理）が実行可能となる。即ち、前記データ転送に要する転送時間の中に、記憶装置に対するアクセス時間が含まれない。この結果、データ転送装置と記憶装置との間のデータ転送が効率的になり、データ転送が高速化される。      
【００１４】
また、記憶装置からデータ処理部へのデータ転送を行なう場合、データ処理部がデータを要求する前に、予め記憶装置からバッファメモリへデータを転送して一時記憶しておくことによって、データ処理部は、データを要求した直後に要求したデータを受け取ることが可能であるため、更にデータ転送が高速化される。
【００１５】
このようなデータ転送装置は一般にＬＳＩとして構成される。また、第１発明のデータ転送装置は、データ処理部及び第１バスを備える。このため、ＬＳＩのピン数が少なくなり、ＬＳＩの基板の面積が小さくなり、更に、放射ノイズが低減される。なお、第２発明のデータ転送装置に関しては、データ処理部及び第１バスはデータ転送装置の外部に存在しても良く、データ処理部及び第１バスの内の一方がデータ転送装置の内部に存在しても良い。
【００１６】
第２発明及び第４発明にあっては、１個の第２バスに１個のデータ処理部と１個のバッファメモリとが接続されている。仮に、１個の第２バスに複数個のデータ処理部又はバッファメモリが備えられている場合、データ処理部とバッファメモリとの間のデータ転送を行なう場合、各データ処理部間又は各バッファメモリ間で、データ転送の優先順位の決定（優先制御）を行なう手段が別途必要となり、また、優先制御によって、一のデータ転送中は他のデータ転送を行なうことができず、データ転送の待ち時間が発生し、データ転送が非効率的になる。つまり、本発明の構成によって、データ転送が効率化される。
【発明の効果】
【００１７】
本発明のデータ転送装置によれば、記憶装置及びバッファメモリの間のデータ転送と、バッファメモリ及びデータ処理部の間のデータ転送とが分けて扱われ、一方のデータ転送が実行中であっても他方のデータ転送が実行可能であるため、データ処理部と記憶装置との間のデータ転送を効率良く行なうことができる。また、記憶装置及びバッファメモリの間のデータ転送が実行中であっても、データ処理部によるデータ処理が実行可能であるため、例えばこのデータ処理の終了後に、データ処理部及びバッファメモリの間のデータ転送を効率良く行なうことができる。以上のようなことから、データ処理部及び記憶装置の間のデータ転送を高速化することができる。
【００１８】
また、ＬＳＩであるデータ転送装置が、内部にデータ処理部及び／又は第１バスを備える場合は、ＬＳＩのピン数を少なくすることができ、ＬＳＩの基板の面積を小さくすることができ、更に、放射ノイズを低減することができる。
【００１９】
更に、夫々複数存在するバッファメモリと第２バスとデータ処理部とが、一対一対応であるため、一のバッファメモリ及びデータ処理部の間のデータ転送中に、他のバッファメモリ及びデータ処理部の間のデータ転送を実行できる。この結果、バッファメモリ及びデータ処理部の間で、データ転送の優先順位を決定する必要も、データ転送の待ち時間が発生することもなく、データ転送を効率良く行なうことができる等、本発明は優れた効果を奏する。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を、その実施の形態を示す図面に基づいて詳述する。ここでは、データ転送装置を備える複合機を例示するが、これに限るものではない。
【００２１】
実施の形態  １．
図１は、本発明の実施の形態１に係るデータ転送装置１の構成を示すブロック図である。このデータ転送装置１はＬＳＩであり、プリンタ４４及び図示しないスキャナ等を備える複合機６に備えられている。複合機６は、図示しないインタフェース、及び通信ケーブル等を介してパーソナルコンピュータ（以下、パソコンという）５に接続されている。このパソコン５は、データ（具体的には画像データ）を処理する画像処理装置として機能し、複合機６へデータを送信して複合機６をプリンタとして機能させたり、スキャナとして機能する複合機６から該複合機６が原稿から読み取ったデータを受信したりする。
【００２２】
複合機６は、データ転送装置１、プリンタ４４及び前記スキャナ等の他に、複合機６の制御中枢であるＣＰＵ４１と、データを記憶するイメージメモリ２（記憶装置）及びシステムメモリ３と、第１システムバス３１とを備える。データ転送装置１内には、第２システムバス１０３と、データを高速で転送するイメージバス１０２（第１バス）とが備えられており、このイメージバス１０２にイメージメモリ２が接続されており、また、第２システムバス１０３と第１システムバス３１とが接続されており、更に、この第１システムバス３１に、ＣＰＵ４１及びシステムメモリ３等が接続されている。
【００２３】
データ転送装置１は、夫々データ処理部であり第２システムバス１０３に接続されている第１Ｉ／Ｏ１４１、第２Ｉ／Ｏ１４２、及び第３Ｉ／Ｏ１４３と、夫々バッファメモリでありイメージバス１０２に接続されているライトバッファ１１、リードバッファ１２、及びリードバッファ１３と、第２システムバス１０３及びイメージバス１０２の両方に接続されている転送制御部１０とを備える。また、データ転送装置１は、第１Ｉ／Ｏ１４１及びライトバッファ１１を一対一対応に接続する第２バスである第１データバス１１０を備え、同様に、第２Ｉ／Ｏ１４２及びリードバッファ１２を接続する第２データバス１２０と、第３Ｉ／Ｏ１４３及びリードバッファ１３を接続する第３データバス１３０とを備える。これらの各部及びバス等は、データ転送装置１を構成するシリコンウェハ上に設けられている。
【００２４】
第１Ｉ／Ｏ１４１は、例えばプリンタコーデックである。パソコン５から複合機６へ送信されたデータは、ＣＰＵ４１に制御されて、まず、システムメモリ３に書き込まれ、この書き込まれたデータが、第１システムバス３１及び第２システムバス１０３を介して第１Ｉ／Ｏ１４１へ入力される。次に、第１Ｉ／Ｏ１４１へ入力されたデータは第１データバス１１０を介してライトバッファ１１へ入力され、ここで一時記憶されてから、イメージバス１０２及び転送制御部１０を介してイメージメモリ２に書き込まれる。
【００２５】
更に、この書き込まれたデータが、イメージバス１０２及び転送制御部１０を介してリードバッファ１３へ入力され、ここで一時記憶されてから、第３データバス１３０を介して第３Ｉ／Ｏ１４３へ入力される。第３Ｉ／Ｏ１４３は、例えばプリンタ回路であり、入力されたデータを、プリンタ４４へ出力する。このようにして、ライトバッファ１１はイメージメモリ２へデータを書き込み、リードバッファ１３はイメージメモリ２からデータを読み込む。
【００２６】
第２Ｉ／Ｏ１４２は、例えばスキャナコーデックである。スキャナから出力されたデータは、イメージメモリ２に書き込まれる。更に、この書き込まれたデータが、イメージバス１０２及び転送制御部１０を介してリードバッファ１２へ入力され、ここで一時記憶されてから、第２データバス１２０を介して第２Ｉ／Ｏ１４２へ入力される。この入力されたデータは、ＣＰＵ４１に制御されて、第１システムバス３１及び第２システムバス１０３を介してシステムメモリ３に書き込まれ、この書き込まれたデータが、パソコン５へ送信される。このようにして、リードバッファ１３はイメージメモリ２からデータを読み込む。
【００２７】
複合機６は、図示しないクロックジェネレータを備え、ここで生成されたクロック信号が適宜調整されて、システムクロックとしてイメージメモリ２、転送制御部１０、ライトバッファ１１、リードバッファ１２、及びリードバッファ１３へ入力される。同様に、前記クロック信号が夫々適宜調整されて、第１Ｉ／Ｏクロックとして第１Ｉ／Ｏ１４１及びライトバッファ１１へ入力され、第２Ｉ／Ｏクロックとして第２Ｉ／Ｏ１４２及びリードバッファ１２へ入力され、第３Ｉ／Ｏクロックとして第３Ｉ／Ｏ１４３及びライトバッファ１３へ入力される。一般に、システムクロック（転送クロック）と各Ｉ／Ｏクロック（処理クロック）とは異なるが、Ｉ／Ｏクロック同士は異なっていても同じであっても良い。
【００２８】
各Ｉ／Ｏは、データの処理（例えば入出力）を、入力されるＩ／Ｏクロックに応じて（同期して）行ない、転送制御部１０は、イメージメモリ２及び各Ｉ／Ｏの間のデータ転送（例えばＤＭＡ（ダイナミック・メモリ・アクセス）転送）を、入力されるシステムクロックに同期して制御（起動制御、優先制御、アドレス制御、及び回数制御）する。また、イメージメモリ２は入力されるシステムクロックに同期して動作し、更に、各バッファメモリは、入力されるＩ／Ｏクロック及びシステムクロックに同期して動作する。
【００２９】
データ転送の際、転送制御部１０と各バッファメモリとの間では、データ転送を要求する転送要求信号（ＤＲＥＱ）とこのデータ転送を確認する転送確認信号（ＤＡＣＫ）とがシステムクロックに同期して入出力され、各Ｉ／Ｏと該Ｉ／Ｏに一対一対応するバッファメモリとの間では、データ転送を要求する転送要求信号（ｄｒｅｑ）とこのデータ転送を確認する転送確認信号（ｄａｃｋ）とがＩ／Ｏクロックに同期して入出力される。これらの制御信号は、対応する各部を接続する信号線を介して入出力される。
【００３０】
なお、バッファメモリに、システムクロックのみを入力し、バッファメモリとこれに対応するＩ／Ｏとの間でデータ転送を行なう際は、バッファメモリが、システムクロックを用いてＩ／Ｏクロックに同期してデータ転送を行なうよう構成しても良い。
【００３１】
また、データ転送の際、転送制御部１０は、各バッファメモリに関し、データ転送の優先順位を調停して、最優先すべきバッファメモリにバス権を占有させたり放させたりし、また、自身とイメージメモリ２との間で、データの読み書き時に制御信号及びアドレスのやり取りが行なわれるが、これらは公知技術であるため、詳述は省略する。
【００３２】
図２は、データ転送装置１に関するデータと各種制御信号との入出力の手順を示す説明図であり、図２（ａ）はイメージメモリ２から第２Ｉ／Ｏ１４２へのデータ転送の手順を示している。この手順と、イメージメモリ２から第３Ｉ／Ｏ１４３へのデータ転送の手順とは略同様である。また、図２（ｂ）は第１Ｉ／Ｏ１４１からイメージメモリ２へのデータ転送の手順を示している。
【００３３】
イメージメモリ２から第２Ｉ／Ｏ１４２へのデータ転送が開始された場合、まず、ＣＰＵ４１から所定の制御信号を入力されたリードバッファ１２が、図２（ａ）に示すように、システムクロックに同期して、（１）転送制御部１０からのデータ転送を要求するＤＲＥＱを転送制御部１０へ出力する。次に、転送制御部１０が、システムクロックに同期して、（２）イメージメモリ２から所要のデータを、イメージバス１０２を介して読み込み、この読み込みの終了後、読み込んだデータを、（３）イメージバス１０２を介してリードバッファ１２へ出力し、また、前記データ転送を確認するＤＡＣＫをリードバッファ１２へ出力する。
【００３４】
リードバッファ１２は、入力されたデータを一時記憶し、また、第２Ｉ／Ｏ１４２へのデータ転送を要求するｄｒｅｑが入力されるまで待機する。ただし、このｄｒｅｑは、転送制御部１０からデータ及びＤＡＣＫが入力される前に入力される場合もある。このようなｄｒｅｑは、第２Ｉ／Ｏ１４２が、自身がデータを受け付け可能なタイミングで、第２Ｉ／Ｏクロックに同期してリードバッファ１２へ出力する。このようにｄｒｅｑを出力することによって、第２Ｉ／Ｏ１４２は、第２データバス１２０のバス権を要求し、占有する。
【００３５】
リードバッファ１２は、ＤＡＣＫが入力され、また、データを一時記憶した場合に、（１′）ｄｒｅｑが入力されたとき、第２Ｉ／Ｏクロックに同期して、（２′）一時記憶したデータを、第２データバス１２０を介して第２Ｉ／Ｏ１４２へ出力し、また、前記データ転送を確認するｄａｃｋを第２Ｉ／Ｏ１４２へ出力する。このようにｄａｃｋが入力されることによって、第２Ｉ／Ｏ１４２は、第２データバス１２０のバス権を放す。
【００３６】
一時記憶したデータ及びｄａｃｋを第２Ｉ／Ｏ１４２へ出力したリードバッファ１２は、再びＣＰＵに制御されてＤＲＥＱを転送制御部１０へ出力することが可能となり、また、データ及びｄａｃｋをリードバッファ１２から入力された第２Ｉ／Ｏ１４２は、入力されたデータを処理し、次いで、リードバッファ１２へｄｒｅｑを出力することが可能となる。
【００３７】
以上のようなデータ転送の手順は、第２Ｉ／Ｏ１４２がデータを受け付け可能になる前に、予めイメージメモリ２からデータを読み出してリードバッファ１２に一時記憶させている。このため、データを受け付け可能になった第２Ｉ／Ｏ１４２がｄｒｅｑを出力した直後に、リードバッファ１２から第２Ｉ／Ｏ１４２へ、予め一時記憶しておいたデータが入力されるため、第２Ｉ／Ｏ１４２がｄｒｅｑを出力した後でイメージメモリ２からデータを読み出していた従来のデータ転送装置と比べて、データ転送が高速に行なわれる。また、リードバッファ１２から第２Ｉ／Ｏ１４２へのデータ転送（手順（１′）〜（２′））と、イメージメモリ２からリードバッファ１２への次のデータ伝送（手順（１）〜（３））とが同時的に実行可能であるため、データ転送がより高速に行なわれる。
【００３８】
更に、第２Ｉ／Ｏ１４２は、イメージメモリ２から転送制御部１０にデータが読み込まれている間も、データの処理が実行可能であるため、イメージメモリ２から転送制御部１０にデータが読み込まれ、読み込まれたデータが自身に入力されるまで待機しておく必要があった従来のデータ転送装置と比べて、データの処理が順次効率良く行なわれる。
【００３９】
一方、第１Ｉ／Ｏ１４１からイメージメモリ２へのデータ転送が開始された場合、まず、データの処理が終了した第１Ｉ／Ｏ１４１が、図２（ｂ）に示すように、第１Ｉ／Ｏクロックに同期して、（１）自身からのデータ転送を要求するｄｒｅｑをライトバッファ１１へ出力し、また、処理済みのデータを、第１データバス１１０を介してライトバッファ１１へ出力する。このようにｄｒｅｑを出力することによって、第１Ｉ／Ｏ１４１は、第１データバス１１０のバス権を要求し、占有する。
【００４０】
ライトバッファ１１は、第１Ｉ／Ｏクロックに同期して、入力されたデータを一時記憶し、また、（２）前記データ転送を確認するｄａｃｋを第１Ｉ／Ｏ１４１へ出力する。このようにｄａｃｋが入力されることによって、第１Ｉ／Ｏ１４１は、第１データバス１１０のバス権を放す。この後、第１Ｉ／Ｏ１４１は、新たなデータの処理を行ない、処理の終了後にｄｒｅｑ及び処理済みのデータをライトバッファ１１へ入力する。
【００４１】
次に、ライトバッファ１１は、システムクロックに同期して、（１′）転送制御部１０へのデータ転送を要求するＤＲＥＱを転送制御部１０へ出力し、また、一時記憶したデータを、イメージバス１０２を介して転送制御部１０へ出力する。この場合に、ライトバッファ１１は、次のｄｒｅｑ及びデータを受け付け可能となる。
【００４２】
転送制御部１０は、システムクロックに同期して、（２′）入力されたデータをイメージメモリ２に書き込み、この書き込みの終了後、（３′）前記データ転送を確認するＤＡＣＫをライトバッファ１１へ出力する。
【００４３】
以上のようなデータ転送の手順は、ライトバッファ１１からイメージメモリ２へのデータ転送（手順（１′）〜（３′））と、第１Ｉ／Ｏ１４１からライトバッファ１１への次のデータ伝送（手順（１）〜（３））とが同時的に実行可能であるため、データ転送が高速に行なわれる。また、第１Ｉ／Ｏ１４１は、転送制御部１０からイメージメモリ２にデータが書き込まれている間も、データの処理が実行可能であるため、自身から出力されたデータがイメージメモリ２に書き込まれるまで待機しておく必要があった従来のデータ転送装置と比べて、データの処理が順次効率良く行なわれる。
【００４４】
以上のようなデータ転送装置１は、イメージメモリ２と、ＣＰＵ４１及びシステムメモリ３との間に介在して、イメージメモリ２及び各Ｉ／Ｏの間のデータ転送を行なう。また、データ転送装置１は、各Ｉ／Ｏ及びイメージバス１０２等を内蔵しているため、ＬＳＩであるデータ転送装置１のピン数が少なくなり、データ転送装置１の基板の面積が小さくなり、更に、放射ノイズが低減される。
【００４５】
なお、本実施の形態においては、各Ｉ／Ｏは、対応するバッファメモリに対してデータの入力又は出力のみを行なう場合を例示しているが、前記バッファメモリに対して入力及び出力を行なう構成であっても良い。また、１個のＩ／Ｏに対して、２個のデータバスと、これに一対一対応する２個のバッファメモリとを備え、このバッファメモリの一方に対してデータの入力を行ない、他方に対して出力を行なう構成であっても良い。
【００４６】
実施の形態  ２．
図３は、本発明の実施の形態２に係るデータ転送装置１の構成を示すブロック図であり、実施の形態１に対応する部分には同一符号を付してそれらの説明を省略する。実施の形態１のデータ転送装置１と本実施の形態のデータ転送装置１との主な相違点は、このデータ転送装置１は、システムバス、イメージバス、及び各Ｉ／Ｏを内蔵しないという点である。
【００４７】
複合機６は、実施の形態１の第１システムバス３１の代わりにシステムバス３０を備え、実施の形態１の各Ｉ／Ｏの代わりに、データ転送装置１の外部に第１Ｉ／Ｏ４１、第２Ｉ／Ｏ４２、及び第３Ｉ／Ｏ４３を備え、これらのＩ／Ｏは、実施の形態１のような第２システムバス１０３を介することなく、直接的にシステムバス３０に接続されている。また、複合機６は、実施の形態１のイメージバス１０２の代わりに、データ転送装置１の外部にイメージバス２０を備える。
【００４８】
以上のようなデータ転送装置１は、実施の形態１のデータ転送装置１と同様に、イメージメモリ２と、ＣＰＵ４１及びシステムメモリ３との間に介在して、イメージメモリ２及び各Ｉ／Ｏの間のデータ転送を行なう。
【００４９】
最後に、本発明のデータ転送装置と、特許文献１のデータ転送装置との違いを、本実施の形態のデータ転送装置１を例に説明する。特許文献１のデータ転送装置（特許文献１の図１参照）は、このデータ転送装置を備えるシステムのスループットを向上させるために、追加的にローカルバスを設け、このローカルバスに周辺処理装置を接続し、ローカルバスと、メインメモリが接続してあるシステムバスとの間に、バスインターフェース回路、調停回路、及び記憶回路を備える。一方、データ転送装置１は、イメージバス２０とＩ／Ｏとの間にバッファメモリを備えており、更に、Ｉ／Ｏとバッファメモリとが一対一で対応している。
【００５０】
まず、特許文献１のデータ転送装置が備えるローカルバスは、本発明のイメージメモリ２が接続してあるイメージバス２０とは全く異なる。また、特許文献１のデータ転送装置にローカルバスを介して接続してある周辺処理装置が、本発明のＩ／Ｏに相当すると考えた場合、特許文献１のデータ転送装置には、本発明のバッファメモリに対応する一時記憶手段が存在しないことになる。更に、特許文献１のデータ転送装置は、その動作を考えると、ローカルバスが本発明のデータバスに対応し、システムバスが本発明のイメージバス２０に対応する。また、特許文献１のデータ転送装置は、周辺処理装置と記憶回路との間のデータ転送を調停する調停回路を備えるが、本発明のデータ転送装置１は、各Ｉ／Ｏが同一バス上に存在せず、また、Ｉ／Ｏとバッファメモリとが一対一対応であるため、このような調停回路に相当する手段が必要ではなく、このため、該手段を備えない。
【００５１】
以上のことから、特許文献１のデータ転送装置は、本発明のデータ転送装置に類似しているように見えるが、動作・構成が全く異なることがわかる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態１に係るデータ転送装置の構成を示すブロック図である。
【図２】本発明の実施の形態１に係るデータ転送装置に関するデータと各種制御信号との入出力の手順を示す説明図である。
【図３】本発明の実施の形態２に係るデータ転送装置の構成を示すブロック図である。
【図４】従来のデータ転送装置に関するデータと各種制御信号との入出力の手順を示す説明図である。
【符号の説明】
【００５３】
１  データ転送装置
１０  転送制御部
１１  ライトバッファ（バッファメモリ）
１２，１３  リードバッファ（バッファメモリ）
１０２，２０  イメージバス（第１バス）
１１０，１２０，１３０  データバス（第２バス）
１４１，４１  第１Ｉ／Ｏ（データ処理部）
１４２，４２  第２Ｉ／Ｏ（データ処理部）
１４３，４３  第３Ｉ／Ｏ（データ処理部）
２  イメージメモリ（記憶装置）
【図１】
2005115564.tif 000003
【図２】
2005115564.tif 000004
【図３】
2005115564.tif 000005
【図４】
2005115564.tif 000006