(57)【要約】【課題】トランジスタの電流増幅率ｈＦＥを低下させずに、ダンパ・ダイオードを１チップ内に内蔵できる半導体装置を提供する。【解決手段】半導体基板の裏面側に形成された高濃度第１導電型の第１の半導体層１と、第１の半導体層１の上に形成された低濃度第１導電型の第２および第３の半導体層（２ａ，２ｂ）と、主面に形成され前記第２の半導体層２ａとｐｎ接合を成す第４の半導体層３ａと、主面に形成され第３の半導体層２ｂとｐｎ接合を成す第５の半導体層３ｂと、第４の半導体層３ａ内に形成されたエミッタ領域５とを有し、メサ溝１２は半導体基板の周辺部を包囲し、第２，第４の半導体層（２ａ，３ａ）と第３，第５の半導体層（２ｂ，３ｂ）との間にも形成され、かつ主面から第１の半導体層１まで達し、トランジスタとダンパ・ダイオードの二つの領域に絶縁分離されている。【選択図】図１
2005057185.tif 000002
【特許請求の範囲】
【請求項１】
一主面にメサ溝を有し、裏面にコレクタ電極を有した半導体基板に形成される半導体装置であって、
前記半導体基板の裏面側に形成された高濃度第１導電型の第１の半導体層と、
前記第１の半導体層の上に形成された低濃度第１導電型の第２および第３の半導体層と、
前記半導体基板の主面に形成され前記第２の半導体層とｐｎ接合を成す第２導電型の第４の半導体層と、
前記半導体基板の主面に形成され前記第３の半導体層とｐｎ接合を成す第２導電型の第５の半導体層と、
前記第４の半導体層内に形成された第１導電型のエミッタ領域とを有し、
前記メサ溝は前記半導体基板の周辺部を包囲し、前記第２，第４の半導体層と前記第３，第５の半導体層との間にも形成され、かつ前記主面から前記第１の半導体層に達するように深く形成されるものであり、
前記エミッタ領域と前記第５の半導体層とが電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記メサ溝をガラスパッシベーション膜で覆っていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記ガラスパッシベーション膜の上を跨ぐ金属電極により、前記エミッタ領域と前記第５の半導体層とが接続されていることを特徴とする請求項２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、コレクタ・エミッタ間にダンパ用のダイオードを並列接続したシングルチップのトランジスタに関する。
【背景技術】
【０００２】
ダンパ用のダイオードを内蔵したシングルチップの半導体装置としては、次に挙げるような技術が知られている。
【０００３】
図２は、従来の半導体装置の構造を説明するための図であり、図２(a)は半導体装置の断面構造図であり、図２（ｂ）はその等価回路を示す等価回路図である。
【０００４】
図２において、１はコレクタ部を成す高濃度ｎ型の半導体層、２はコレクタ部を成す低濃度ｎ型の半導体層、３ａ，３ｂはｐ型の半導体層、４ａ，４ｂは電気接触を良好にするための高濃度ｐ型の拡散層、５は高濃度ｎ型のエミッタ領域、６はシリコン酸化膜、７はエミッタ領域５と同じ拡散工程で形成される高濃度ｎ型の電流阻止領域、８はトランジスタのベース電極（Ｂ）、９はトランジスタのエミッタ電極（Ｅ）、１０はダイオードのアノード電極、１１はトランジスタのコレクタ電極（Ｃ）である。
【０００５】
この従来のプレナー構造の半導体装置は、高濃度ｎ型の半導体層１および低濃度型の半導体層２をコレクタ部とし、ｐ型の半導体層３ａをベース部とし、高濃度ｎ型のエミッタ領域５をエミッタ部としてトランジスタを構成し、ｐ型の半導体層３ｂをアノード部とし、ｎ型の半導体層１および２をカソード部とするダンパ用のダイオードを構成している。そして、ダイオードのカソード部と、トランジスタのコレクタ部とは、半導体基板の裏面に形成されたコレクタ電極１１によって短絡されており、アノード電極１０とエミッタ電極９は配線で接続されている。
【０００６】
アノード部を構成するｐ型の半導体層３ｂとベース部を構成するｐ型の半導体層３ａとの間に位置する主面には電流阻止領域７が形成されており、電流阻止領域７は直下に在るｐ型の半導体層３の電流経路を狭くして、抵抗成分Ｒの抵抗値が大きくなるように作用する。従って、トランジスタのベースと、ダイオードのカソードとの間に抵抗成分（寄生抵抗）Ｒが接続されることになり、従来の半導体装置の等価回路は図２（ｂ）の通りになる。以上の技術は、以下の特許文献１で紹介されている。
【特許文献１】特開昭５５−６８７６６号公報（第３図、第４図を参照）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の半導体装置は、拡散深さの浅いエミッタ領域５を形成するための拡散層と同じ拡散層を用いて電流阻止領域７を形成しているため、トランジスタのベース・エミッタ間に寄生抵抗Ｒが接続されることになる。即ち、トランジスタとダイオードとの電気的な絶縁分離が不完全な状態で構成されている。そのため、ベース電極８に入力するベース電流が寄生抵抗Ｒを経由して逃げてしまうため、トランジスタに入力される実質的なベース電流が小さくなり、半導体装置全体でみた場合の電流増幅率ｈＦＥが等価的に小さくなるという問題があった。この問題は、エミッタ電流を低い電流値で動作させる場合（低電流動作領域）において顕著に問題となる。
【０００８】
また、ベース・エミッタ間に並列接続されることになる寄生抵抗Ｒは、ｐ型の半導体層（ベース層）３ａ，３ｂの抵抗を介して流れるトランジスタのキャリアひき抜き電流の応答速度を遅くして、テイル現象を生じさせる欠点もある。
【０００９】
この発明は、トランジスタの電流増幅率ｈＦＥを低下させることなく高耐圧特性が得られると共に、ダンパ用のダイオードを並列接続して内蔵できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記課題を解決するため、本発明の半導体装置は、一主面にメサ溝を有し、裏面にコレクタ電極を有した半導体基板に形成される半導体装置であって、前記半導体基板の裏面側に形成された高濃度第１導電型の第１の半導体層と、前記第１の半導体層の上に形成された低濃度第１導電型の第２および第３の半導体層と、前記半導体基板の主面に形成され前記第２の半導体層とｐｎ接合を成す第２導電型の第４の半導体層と、前記半導体基板の主面に形成され前記第３の半導体層とｐｎ接合を成す第２導電型の第５の半導体層と、前記第４の半導体層内に形成された第１導電型のエミッタ領域とを有し、前記メサ溝は前記半導体基板の周辺部を包囲し、前記第２，第４の半導体層と前記第３，第５の半導体層との間にも形成され、かつ前記主面から前記第１の半導体層に達するように深く形成されるものであり、前記エミッタ領域と前記第５の半導体層とが電気的に接続されている。この構成により、トランジスタを形成する領域と、ダイオードを形成する領域とがメサ溝によって電気的に絶縁分離される一方、半導体基板の裏面に形成された電極および高濃度の第１の半導体層により、ダイオードとトランジスタとが低抵抗で接続されて一つの基板内に形成することができる。
【発明の効果】
【００１１】
以上説明したように、本発明の半導体装置は、メサ溝によって絶縁分離された高耐圧トランジスタとダイオードが形成され、低電流動作領域の電流増幅率を低下させずに、トランジスタとダイオードとを一つの半導体基板内に形成できる。また、トランジスタとダイオードとが低抵抗の部材で接続されるので、寄生抵抗の影響が小さく、良好なダンパ特性が得られる。従って、ダンパ・ダイオードによる保護機能を有し、高耐圧特性を有するトランジスタを１チップに構成できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の一実施形態に係る半導体装置について、図１を用いて具体的に説明する。
【００１３】
（第１の実施形態）
図１は、本実施形態の半導体装置の構造を説明するための図であり、図１（ａ）は半導体装置の平面図であり、図１（ｂ）は図１（ａ）中のＡ−Ａ´部の断面図であり、図１（ｃ）は半導体装置の等価回路である。まず、２００Ｖ〜３００Ｖの高耐圧特性を有したトランジスタとダイオードを一つの半導体基板に形成できる半導体装置について説明する。
【００１４】
図１において、１は高濃度のｎ型（第１導電型に該当する）不純物を導入して形成されたコレクタ部を成す高濃度ｎ型の半導体層（第１の半導体層に該当する）、２はエピタキシャル成長して形成されたコレクタ部を成す低濃度ｎ型のエピタキシャル層（第２の半導体層２ａおよび第３の半導体層２ｂに該当する）、３ａ，３ｂはエピタキシャル層（１ａ，１ｂ）の表面層にｐ型（第２導電型）不純物を導入して形成されたｐ型の半導体層（第４の半導体層３ａおよび第５の半導体層３ｂに該当する）、４ａ，４ｂは電気接触を良好にするための高濃度ｐ型の拡散層、５はｐ型の半導体層３ａ内の表面に高濃度ｎ型不純物を導入して形成された高濃度ｎ型のエミッタ領域、６はシリコン酸化膜、８はトランジスタのベース電極（Ｂ）、９はトランジスタのエミッタ電極（Ｅ）、１０はダイオードのアノード電極、１１はトランジスタのコレクタ電極（Ｃ）、１２はメサ溝、１３はガラスパッシベーション膜である。
【００１５】
高濃度ｎ型の半導体層１は、元々高濃度ｎ型不純物を導入した約３００μｍ厚のシリコン基板であるが、そのシリコン基板（高濃度ｎ型の半導体層１）の上にエピタキシャル成長を施してエピタキシャル層（２および３ａ，３ｂに相当する箇所）を１０μｍ〜２０μｍ厚で形成し、そのエピタキシャル層の主面にｐ型不純物を導入することにより、ｐ型の半導体層（３ａ，３ｂ）を形成しており、積層されたシリコン基板、エピタキシャル層およびｐ型の半導体層は１つの半導体基板を成している。
【００１６】
この半導体装置は、高濃度ｎ型の半導体層１およびエピタキシャル層２ａをコレクタ部とし、ｐ型の半導体層３ａをベース部とし、高濃度ｎ型のエミッタ領域５をエミッタ部としてメサ構造のトランジスタを構成し、ｐ型の半導体層３ｂをアノード部とし、高濃度ｎ型の半導体層１およびエピタキシャル層２ｂをカソード部とするダンパ用のダイオードを構成している。そして、ダイオードのカソード部と、トランジスタのコレクタ部とは、半導体基板の裏面に形成されたコレクタ電極１１によって短絡されており、アノード電極１０とエミッタ電極９は配線で接続されている。
【００１７】
なお、アノード電極１０とエミッタ電極９との接続は、金、アルミニウム、銅等の金属ワイヤ（図示せず）で接続しても構わないし、アノード電極１０およびエミッタ電極９の金属電極は、アルミニウム膜、アルミニウムを主成分とするアルミニウム合金膜、銅膜、または銅を主成分とする銅合金膜と同じ配線材料で形成しても構わない。後者の場合は、アノード電極１０またはエミッタ電極９を半導体基板の上に延在させると、それらを容易に接続できる。
【００１８】
図１（ａ）および（ｂ）中に示された一点鎖線を境にして、左側をトランジスタ形成領域Ａ１としており、右側をダイオード形成領域Ａ２としており、メサ溝１２はトランジスタ形成領域Ａ１とダイオード形成領域Ａ２との境界、および半導体基板の周辺部に沿って形成され、トランジスタ形成領域Ａ１およびダイオード形成領域Ａ２のそれぞれの周囲を包囲するように形成されている。しかも、メサ溝１２は半導体基板の主面から高濃度ｎ型の半導体層１に達するように深く形成されており、ダイオードのカソード部（エピタキシャル層２ｂ）とトランジスタのコレクタ部（エピタキシャル層２ａ）との電気的な分離を確実にする一方、半導体基板の裏面に形成された金属製のコレクタ電極１１でコレクタ部とカソード部とを接続することにより、コレクタ部とカソード部との間の抵抗成分が小さくなるように構成されている。
【００１９】
なお、半導体基板の主面およびメサ溝１２内に露出したｐｎ接合は、少なくともシリコン酸化膜６およびガラスパッシベーション膜１３で覆われており、高耐圧特性が経時的に変化して劣化しないように、信頼性が確保されている。
【００２０】
（第２の実施形態）
次に、１０００Ｖ以上の高耐圧特性が得られる第２の実施形態に係る半導体装置について、第１の実施形態と同じ図１を参照しながら具体的な一例を説明する。
【００２１】
図１において、比抵抗６０Ωｃｍで半導体基板厚３２５μｍのｎ-型半導体基板の一主面には、高濃度第１導電型の半導体層１まで達するような深いメサ溝１２が形成され、第１領域Ａ１と第２領域Ａ２とに絶縁分離された構造であり、そのメサ溝１２はガラスパッシベーション膜１３で覆われている。
【００２２】
そして、深さ１６０μｍのメサ溝１２により絶縁分離された第１領域Ａ１と第２領域Ａ２は、半導体基板の一主面に第２導電型不純物（ボロン等）を熱拡散により表面濃度ＮｓＰ-＝１×１０17〜５×１０17ｃｍ-3となるように、基板表面からの深さＸｊＰ＝５５〜６０μｍまで拡散して、トランジスタのベース層（第４半導体層３ａ）およびダイオードのアノード層（第５半導体層３ｂ）を形成している。
【００２３】
そして、第２導電型不純物による第４の半導体層３ａの表面に高濃度第１導電型不純物（リン等のｎ++型不純物）を熱拡散して、表面不純物濃度が１×１０20〜３×１０20ｃｍ-3となり、基板表面からの深さＸｊＮ＝２６〜３０μｍとなるエミッタ領域５を形成している。また、オーミックコンタクトを良好にする為、第２導電型不純物（ボロン等のＰ+型不純物）を半導体基板の表面に熱拡散を行って、表面濃度ＮｓＰ+＝１×１０18〜５×１０18ｃｍ-3で、基板表面からの深さＸｊＰ+＝１３〜１８μｍとなるオーミックコンタクト用の拡散層４ａ，４ｂを形成している。その後、アルミニウムまたはアルミニウム合金等による金属電極を形成して、ベース電極８、エミッタ電極９及びアノード電極１０を形成しており、エミッタ電極９及びアノード電極１０はメサ溝１２を覆ったガラスパッシベーション膜１３の上を跨って共通に接続されている。更にまた、半導体基板の裏面側には、第１導電型不純物（例えばリン等）を高濃度に拡散しており、その裏面側表面には金属製電極１１が形成され、トランジスタのコレクタとダイオードのカソードとが共通接続された構成になっている。
【００２４】
このように、半導体基板の主面が深いメサ溝１２で第１領域Ａ１と第２領域Ａ２とを絶縁分離しているため、従来のような寄生抵抗が付随する心配が無く、従来のように低電流動作領域における電流増幅率が低下する心配が無い。しかも、第１導電型のエミッタ領域５と、第２導電型の第５半導体層３ｂとが金属電極（９及び１０）で共通に接続されるため、トランジスタとダイオードとを繋ぐ配線抵抗の値が小さく、良好なダンパ特性が得られる。更に、半導体基板の周縁部のメサ溝も、絶縁分離用のメサ溝もほぼ同じ深さで構成されるため、トランジスタもダイオードも高耐圧特性を維持しつつ、シングルチップ内に混載することができ、ダンパ回路付きの駆動出力回路を構成するデバイスとして安価に製造することができる。
【産業上の利用可能性】
【００２５】
本発明の半導体装置は、コレクタ・エミッタ間にダイオードを並列接続したシングルチップのトランジスタに適用することができ、ダンパ・ダイオード等を高耐圧用のトランジスタチップ内に内蔵化を図るのに有用である。
【図面の簡単な説明】
【００２６】
【図１】本発明の半導体装置の構造を示す構造図であり、（ａ）は平面構造を示す平面構造図、（ｂ）は平面図内Ａ−Ａ´の断面構造を示す断面構造図、（ｃ）は半導体装置の等価回路を示す回路図
【図２】従来の半導体装置の構造を説明するための図であり、（ａ）は要部断面構造図、（ｂ）はそれの等価回路を示す回路図
【符号の説明】
【００２７】
１  高濃度第１導電型の第１の半導体層（コレクタ層）
２ａ  低濃度第１導電型の第２の半導体層
２ｂ  低濃度第１導電型の第３の半導体層
４ａ，４ｂ  高濃度第２導電型のオーミックコンタクト用拡散層
５  高濃度第１導電型の半導体層（エミッタ領域）
６  シリコン酸化膜
７  開孔
８  ベース電極
９  エミッタ電極
１０  アノード電極
１１  コレクタ電極（又はダイオードのカソード電極）
１２  メサ溝
１３  ガラスパッシベーション膜
【図１】
2005057185.tif 000003
【図２】
2005057185.tif 000004