(57)【要約】    【課題】  誘電体基板上に薄膜の微細化した導体線路により形成したキャパシタ部分（容量性領域）での導体損失を低減してＱｏの高い共振器を備えた共振器装置、フィルタ、デュプレクサおよび通信装置を構成する。    【解決手段】  誘電体基板１に、導体線路の端部が同じ共振単位を構成する他の導体線路の端部と幅方向に近接する領域を容量性領域として構成し、隣接する容量性領域が導体線路の幅方向に重ならないようにする。実装基板１１には遮蔽電極１３を設け、誘電体基板１と導体線路２による高周波回路素子１００を実装基板１１に実装することによって、高周波回路素子１００の容量性領域以外の導体線路部分と実装基板１１側の遮蔽電極１３を誘導性領域として作用させる。これにより容量性領域と誘導性領域とで環状を成す複数の共振単位で構成した共振器装置を構成する。【選択図】  図１
2005269590.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが容量性領域と誘導性領域とで環状を成す複数の共振単位で構成した共振器装置であって、
前記容量性領域を、同じ共振単位を構成する導体線路の端部同士を誘電体基板上で幅方向に近接させて構成するとともに、各容量性領域に発生する電界ベクトルの向きが方向性をもって揃う位置関係に各容量性領域を配置し、
前記誘導性領域を、前記誘電体基板に形成した前記導体線路の前記容量性領域以外の部分と、実装基板に形成した導体とで構成し、
前記誘電体基板に前記導体線路を形成してなる高周波回路素子を前記実装基板に実装することによって前記容量性領域と前記誘導性領域とが環状を成すようにしたことを特徴とする共振器装置。
【請求項２】
それぞれが容量性領域と誘導性領域とで環状を成す共振単位を構成した共振器装置であって、
前記容量性領域を、同じ共振単位を構成する導体線路の端部同士を誘電体基板上で少なくとも誘電体層を介して厚み方向に近接させて構成し、
前記誘導性領域を、前記誘電体基板に形成した前記導体線路の前記容量性領域以外の部分と、実装基板に形成した導体とで構成し、
前記誘電体基板に前記導体線路を形成してなる高周波回路素子を前記実装基板に実装することによって前記容量性領域と前記誘導性領域とが環状を成すようにしたことを特徴とする共振器装置。
【請求項３】
前記誘電体基板に形成した導体線路は互いに平行な複数の導体線路であり、各導体線路の全体または部分の線幅が当該導体線路を伝搬する信号周波数における表皮深さ以下である請求項１または２に記載の共振器装置。
【請求項４】
それぞれが容量性領域と誘導性領域とで環状を成す複数の共振単位で構成した共振器装置であって、
前記容量性領域を、同じ共振単位を構成する導体線路の端部同士を誘電体層を介して厚み方向に近接させて構成するとともに、隣接する容量性領域同士が厚み方向に互いに重ならないように各容量性領域を多層基板に配置し、
前記誘導性領域を、前記多層基板に形成した前記導体線路の前記容量性領域以外の部分と、前記多層基板の外周の少なくとも一部に形成した導体とで構成したことを特徴とする共振器装置。
【請求項５】
前記多層基板に形成した前記導体線路の全体または部分の厚みを当該導体線路を伝搬する信号周波数における表皮深さ以下とした請求項４に記載の共振器装置。
【請求項６】
前記共振単位のうち、厚み方向の最も外側に配置される共振単位の容量性領域の容量を他の共振単位の容量性領域の容量よりも大きく構成したことを特徴とする請求項４または５に記載の共振器装置。
【請求項７】
前記複数の共振単位は、厚み方向で外側に配置される共振単位であるほど、容量性領域の容量が大きく構成されていることを特徴とする請求項４または５に記載の共振器装置。
【請求項８】
請求項１〜３のいずれかに記載の実装基板に代えて、請求項４〜７のいずれかに記載の多層基板を用い、該多層基板に請求項１〜３のいずれかに記載の高周波回路素子を実装してなる共振器装置。
【請求項９】
前記導体または導体線路の全体または部分が超伝導材料からなる請求項１〜８のいずれかに記載の共振器装置。
【請求項１０】
前記誘電体基板に形成した導体線路を互いに平行な複数の導体線路とし、各導体線路の全体または部分の幅を、各導体線路の延びる方向に対して直角方向の略中央から外側にかけて次第に小さくしたことを特徴とする、請求項１〜９のいずれかに記載の共振器装置。
【請求項１１】
請求項１〜１０のうちいずれかに記載の共振器装置と、該共振器装置の共振単位に結合する信号入出力手段と、を備えたフィルタ。
【請求項１２】
請求項１１に記載のフィルタを送信フィルタもしくは受信フィルタとして、またはその両方のフィルタとして用いたデュプレクサ。
【請求項１３】
請求項１１に記載のフィルタまたは請求項１２に記載のデュプレクサの少なくともいずれか一つを備えた通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えばマイクロ波帯やミリ波帯における無線通信や電磁波の送受信に利用される、共振器装置、フィルタ、デュプレクサ、通信装置に関するものである。
【背景技術】
【０００２】
従来、集積化した高周波回路に適用するキャパシタとして、複数のフィンガーを有する２本のストリップ導体を誘電体基板上に互いに対向配置したインターディジタルキャパシタが特許文献１に開示されている。
【特許文献１】特開昭６０−１８２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１に開示されているインターディジタルキャパシタでは、フィンガー（櫛形電極）が交互に組み合わされたインターディジタル型の構成であり、櫛形電極の互いに近接するスペース部分に発生する電界ベクトルの向きが交互に反転している。その様子を図２３に示す。図２３において誘電体基板１に形成された一方の導体線路２１ａ，２１ｂ，２１ｃと他方の導体線路２２ａ，２２ｂとによって櫛形電極を構成している。図中の導体線路間の矢印は電界ベクトル、導体線路上の白抜き矢印は電流の方向をそれぞれ示している。
【０００４】
このように、インターディジタル型キャパシタでは、隣合う導体線路間で電界ベクトルの向きが交互に反転する。Ampere-Maxwellの法則によると、変位電流項も磁界を誘導するため、電界を時間微分した値に比例する変位電流が局所的に方向を反転することは、局所的に方向を急峻に変える磁界ベクトルを誘導することを意味する。このような磁界ベクトルが局所的に急峻な曲率をもつと、導体線路内部に流れる実電流の導体損失を招き、電気的特性の劣化要因となる。そして、このようなインターディジタルキャパシタをインダクタに組み合わせて共振器を構成すると、無負荷Ｑ（Ｑｏ）の高い共振器が構成できないという問題があった。
【０００５】
また、誘電体基板上に薄膜の微細化した導体線路を形成してキャパシタを構成すれば、その集積度を高めることができるが、共振器を構成する場合にインダクタをどのように形成するか、また外部入出力をどのように行うかについてはその実用的な構成が従来開示されていなかった。
【０００６】
この発明の目的は、上述のキャパシタ部分（容量性領域）での導体損失を低減してＱｏの高い共振器を備えた共振器装置、フィルタ、デュプレクサおよび通信装置を提供することにある。
【課題を解決するための手段】
【０００７】
（１）この発明の共振器装置は、それぞれが容量性領域と誘導性領域とで環状を成す複数の共振単位で構成し、容量性領域を、同じ共振単位を構成する導体線路の端部同士を誘電体基板上で幅方向に近接させて構成するとともに、各容量性領域に発生する電界ベクトルの向きが方向性をもって揃う位置関係に各容量性領域を配置し、誘導性領域を、誘電体基板に形成した導体線路の容量性領域以外の部分と、実装基板に形成した導体とで構成し、誘電体基板に導体線路を形成してなる高周波回路素子を実装基板に実装することによって容量性領域と誘導性領域とが環状を成すように構成したことを特徴としている。
【０００８】
（２）この発明の共振器装置は、それぞれが容量性領域と誘導性領域とで環状を成す複数の共振単位で構成し、容量性領域を、同じ共振単位を構成する導体線路の端部同士を誘電体基板上で少なくとも誘電体層を介して厚み方向に近接させて構成し、誘導性領域を、誘電体基板に形成した導体線路の容量性領域以外の部分と、実装基板に形成した導体とで構成し、誘電体基板に導体線路を形成してなる高周波回路素子を実装基板に実装することによって容量性領域と誘導性領域とが環状を成すように構成したことを特徴としている。
【０００９】
（３）この発明の共振器装置は、（１）または（２）において、誘電体基板に形成した導体線路を互いに平行な複数の導体線路とし、各導体線路の全体または部分の線幅が当該導体線路を伝搬する信号周波数における表皮深さ以下としたことを特徴としている。
（４）この発明の共振器装置は、それぞれが容量性領域と誘導性領域とで環状を成す複数の共振単位で構成し、容量性領域を、同じ共振単位を構成する導体線路の端部同士を誘電体層を介して厚み方向に近接させて構成するとともに、隣接する共振単位の容量性領域同士が厚み方向に互いに重ならないように各容量性領域を多層基板に配置し、誘導性領域を、多層基板に形成した導体線路の容量性領域以外の部分と、多層基板の外周の少なくとも一部に形成した導体とで構成したことを特徴としている。
【００１０】
（５）この発明の共振器装置は、（４）において、多層基板に形成する導体線路の全体または部分の厚みをその導体線路を伝搬する信号周波数における表皮深さ以下とすることを特徴としている。
【００１１】
（６）この発明の共振器装置は、（４）または（５）において、前記共振単位のうち、厚み方向の最も外側に配置される共振単位の容量性領域の容量を他の共振単位の容量性領域の容量よりも大きく構成したことを特徴とする。
【００１２】
（７）この発明の共振器装置は、（４）または（５）において、前記複数の共振単位が、厚み方向で外側に配置される共振単位であるほど、容量性領域の容量が大きく構成されていることを特徴としている。
【００１３】
（８）また、この発明の共振器装置は、（１）〜（３）において上記共振器装置の多層基板に上記誘電体基板に構成した高周波回路素子を実装したものとする。
（９）また、この発明に共振器装置は、（１）〜（８）において上記導体または導体線路の全体または部分を超伝導材料から構成する。
【００１４】
（１０）また、この発明の共振器装置は、（１）〜（９）において前記誘電体基板に形成した導体線路を互いに平行な複数の導体線路とし、各導体線路の全体または部分の幅を、各導体線路の延びる方向に対して直角方向の略中央から外側にかけて次第に小さくする。
【００１５】
（１１）また、この発明のフィルタは、（１）〜（１０）において上記のいずれかに記載の構成からなる共振器装置と、その共振単位に結合する信号入出力手段とを備える。
【００１６】
（１２）また、この発明のデュプレクサは、上記フィルタを送信フィルタもしくは受信フィルタとして、またはその両方のフィルタとして用いて構成する。
【００１７】
（１３）また、この発明の通信装置は、上記フィルタ、デュプレクサの少なくとも何れか１つを備えて構成する。
【発明の効果】
【００１８】
（１）この発明によれば、容量性領域を、同じ共振単位を構成する導体線路の端部同士を誘電体基板上で幅方向に近接させて構成するとともに、それぞれの隣接する容量性領域に発生する電界ベクトルの向きが方向性をもって揃う位置関係に各容量性領域を配置したので、容量性領域に発生する導体線路間の電界ベクトルの向きが方向性をもって揃い、従来のインターディジタルキャパシタに比べて導体線路での導体損失が抑えられ、Ｑｏの高い共振器装置が得られる。また、容量性領域を誘電体基板に構成するので、例えば薄膜微細加工により、限られた容積内に高精度な容量成分を備えた容量性領域を構成でき、且つ誘導性領域の主要部を実装基板に構成するので、例えば厚膜印刷法による導体で誘導性領域を構成でき、比較的低抵抗で所定インダクタンス成分の誘導性領域を構成できる。そのため、共振周波数が高精度でＱｏが高い共振器を備えた全体に小型の共振器装置が容易に製造できるようになる。
【００１９】
（２）この発明によれば、容量性領域を、同じ共振単位を構成する導体線路の端部同士を誘電体基板上で少なくとも誘電体層を介して厚み方向に近接させることにより構成したので、容量性領域に発生する導体線路間の電界ベクトルの向きが方向性をもって揃い、導体線路での導体損失が抑えられ、Ｑｏの高い共振器装置が得られる。また、容量性領域を誘電体基板に構成するので、上述と同様に共振周波数が高精度でＱｏが高い共振器を備えた全体に小型の共振器装置が容易に製造できるようになる。
【００２０】
（３）この発明によれば、誘電体基板に形成した導体線路を互いに平行な複数の導体線路とし、該導体線路の全体または部分の線幅が当該導体線路を伝搬する信号周波数における表皮深さ以下としたことにより、縁端効果が緩和されて導体損失が更に抑えられ共振器のＱｏをより高められる。
【００２１】
（４）この発明によれば、容量性領域を、同じ共振単位を構成する導体線路の端部同士を対向方向に近接させて構成し、各共振単位を誘電体層を介して厚み方向に近接させるとともに、隣接する共振単位の容量性領域同士が厚み方向に互いに重ならないように各容量性領域を多層基板に配置したので、容量性領域に発生する、厚み方向に隣接する導体線路間に生じる電界ベクトルの向きが方向性をもって揃い、導体線路での導体損失が抑えられて、Ｑｏの高い共振器装置が得られる。また、誘導性領域を、多層基板に形成した導体線路の容量性領域以外の部分と、多層基板の外周の少なくとも一部に形成した導体とで構成するので、多層基板だけで共振動作可能となり、小型の共振器装置を容易に製造できるようになる。
【００２２】
（５）この発明によれば、上記多層基板に形成する導体線路の全体または部分の厚みをその導体線路を伝搬する信号周波数における表皮深さ以下とすることにより、表皮効果および縁端効果が緩和されて導体損失が更に抑えられ、Ｑｏの高い共振器装置が得られる。
【００２３】
（６）この発明によれば、厚み方向の最も外側に配置される共振単位の容量性領域の容量を他の共振単位の容量性領域の容量よりも大きく構成したことにより、積層配置された複数の共振単位の積層断面を見たとき、他の層の誘導性領域を流れる電流に起因して生じる磁界のうち容量性領域を局所的に周回する磁界が減少し、積層された導体線路の全体を取り巻くように磁界が分布する傾向となり、共振器の無負荷Ｑが向上する。
【００２４】
（７）この発明によれば、厚み方向で外側に配置される共振単位であるほど、容量性領域の容量を大きく構成したことにより、積層配置された複数の共振単位の積層断面を見たとき、他の層の誘導性領域を流れる電流に起因して生じる磁界のうち容量性領域を局所的に周回する磁界が減少し、積層された導体線路の全体を取り巻くように磁界が分布する傾向となり、共振器の無負荷Ｑが向上する。
【００２５】
（８）この発明によれば、上記誘電体基板に構成した高周波回路素子を上記共振器装置の多層基板に実装した構造とすることにより、多層基板と高周波回路素子とによる共振器と、多層基板に構成した共振器とを共に作用させて共振器装置の集積度を高めることができる。
【００２６】
（９）この発明によれば、上記各導体の全体または部分を超伝導材料から構成することにより、導体線路の導体損失が抑えられて、Ｑｏの高い共振器素子が構成できる。また、導体線路上の最大電流密度が抑えられるので、比較的大電力の信号を扱う場合にも超伝導臨界電流密度を超えない範囲で全体に小型化できる。
【００２７】
（１０）この発明によれば、誘電体基板に形成した導体線路を互いに平行な複数の導体線路とし、各導体線路の全体または部分の幅を、各導体線路の延びる方向に対して直角方向の略中央から外側にかけて次第に小さくすることにより、縁端効果に対する損失低減効果が高まり、共振器のＱｏを効率良く高めることができる。
【００２８】
（１１）この発明によれば、上記のいずれかに記載の構成からなる共振器装置と、その共振単位に結合する信号入出力手段とを備えたことにより、小型で且つ低挿入損失のフィルタ特性が得られる。
【００２９】
（１２）この発明によれば、小型・低挿入損失なフィルタおよびデュプレクサが得られる。
【００３０】
（１３）この発明によれば、ＲＦ送受信部の挿入損失が低減され、雑音特性、伝送速度などの通信品質が高い通信装置が得られる。
【発明を実施するための最良の形態】
【００３１】
以下、この発明に係る共振器装置、フィルタ、デュプレクサおよび通信装置の例を各図を参照して説明する。
図１は第１の実施形態に係る共振器装置の構成を示す図であり、（Ｃ）は上部の遮蔽キャップ１４を取り除いた状態での上面図、（Ａ）は（Ｃ）におけるＡ−Ａ部分の断面図、（Ｂ）は（Ｃ）におけるＢ−Ｂ部分の断面図である。この共振器装置は、導体線路２を形成した誘電体基板１と、遮蔽電極を形成した実装基板１１と、遮蔽キャップ１４とを備えている。
【００３２】
高周波回路素子１００は誘電体基板１に導体線路２を形成することによって構成している。誘電体基板１の導体線路２の形成面の反対面には特に接地電極を形成していない。この高周波回路素子１００が容量性領域と誘導性領域の一部として作用する。また、実装基板１１に形成した遮蔽電極１３と遮蔽キャップ１４が誘導性領域の一部として作用する。この実装基板１１に形成した遮蔽電極１３がこの発明に係る「実装基板に形成した導体」に相当する。
【００３３】
高周波回路素子１００は、誘電体セラミックからなる誘電体基板１にＣｕ，Ａｇ，Ａｕ等の導体薄膜を形成し、その導体薄膜をフォトリソグラフィによってパターン化したものである。また、実装基板１１は所定の厚膜導体を印刷形成した複数のセラミックグリーンシートを積層し、焼成してなる多層基板からなる。
【００３４】
図１の（Ａ）に示すように、実装基板１１に高周波回路素子１００を実装することによって導体線路２の一部は遮蔽電極１３に導通する。この状態で容量性領域と誘導性領域とで環状を成す共振単位を構成することになる。
【００３５】
図２は上記高周波回路素子１００の誘電体基板１に形成した導体線路の形状、導体線路間に生じる電界ベクトル、および導体線路に流れる電流の方向を示している。誘電体基板１は直方体形状を成し、その一方の面にそれぞれ所定線路幅、所定線路長の導体線路２１ａ〜２１ｄ，２２ａ〜２２ｄを形成している。
【００３６】
これら複数の導体線路のうち導体線路（２１ａ・２２ａ），（２１ｂ・２２ｂ），（２１ｃ・２２ｃ），（２１ｄ・２２ｄ）の各組はそれぞれ同じ共振単位の導体線路である。すなわち、この例では４つの共振単位を構成している。導体線路２１ａ・２２ａのそれぞれの一方の端部同士は所定距離にわたって幅方向に近接させている。また導体線路２１ｂ・２２ｂのそれぞれの一方の端部同士も所定距離にわたって幅方向に近接させている。導体線路２１ｃ・２２ｃの組、導体線路２１ｄ・２２ｄの組についても同様である。
【００３７】
このようにして、図２に破線で囲んで示すように、導体線路の幅方向に近接する部分に容量性領域を構成している。各容量性領域の位置は、図２３に示したように導体線路の延びる方向に対して直角方向に配列するのではなく、隣接する容量性領域が導体線路の線路幅方向（線路の延びる方向に対して直角方向）に近接しないように、少しずつずらせていることにより、各容量性領域に発生する電界ベクトルの向きが方向性をもって揃うことになる。図２において隣接する導体線路間の矢印は電界ベクトル、導体線路に沿った白抜き矢印は電流の方向をそれぞれ示している。図２に示した瞬間では各容量性領域に生じる電界ベクトルの向きは図の上方から下方へ一方向を向く。
【００３８】
導体線路２１ａ〜２１ｄは接続部２１Ｊに対してそれぞれの端部を共通接続している。同様に、導体線路２２ａ〜２２ｄは接続部２２Ｊに対してそれぞれの端部を共通接続している。
【００３９】
図３は上記容量性領域の電界分布および導体線路上の電流密度分布を示している。
図３の（Ａ）に示す例では、導体線路２１ｃ，２２ｃのそれぞれの端部ｘ１，ｘ２の幅方向に近接する部分に電界が集中する。また、導体線路２１ｃの一方の先端部と、それに近接する導体線路２２ｃの端部付近ｘ１１との間に、および導体線路２２ｃの先端部と、それに近接する導体線路２１ｃの端部付近ｘ２１との間にも電界が分布する。これらの部分に容量が生じる。
【００４０】
電流密度分布について見ると、（Ｂ）に示すように、電流強度は導体線路のＡからＢにかけて急峻に増大し、Ｂ〜Ｄの領域において略一定値を保ち、ＤからＥにかけて急激に減少する。両端部は０である。図３の（Ｂ）においてＣは誘導性領域の中央である。図１の（Ａ）に示した遮蔽電極１３の中央（Ｃ点）は、その代表位置を示している。
【００４１】
導体線路の端部同士が幅方向に近接する領域Ａ〜Ｂ，Ｄ〜Ｅは容量性領域、その他の領域Ｂ〜Ｄを誘導性領域と呼ぶことができる。この容量性領域と誘導性領域とにより共振動作する。すなわち、この共振器を集中定数回路のように見なせばＬＣ共振回路を構成している。
【００４２】
以下、このように容量性領域と誘導性領域を有する環状の単位を共振単位という。
【００４３】
このように誘電体基板１に容量性領域を構成し、誘電体基板１の一部と実装基板１１に誘導性領域を構成することによって、この容量性領域と誘導性領域とで環状を成す共振単位を構成している。この第１の実施形態では４つの容量性領域を備えているので、４つの共振単位からなる共振器を備えることになる。但し、複数の導体線路２１ａ〜２１ｄ，２２ａ〜２２ｄのそれぞれの端部を接続部２１Ｊ，２２Ｊに共通接続していて、また実装基板１１側の遮蔽電極１３は実装基板１１の側面から底面にかけてそれらの面に連続的に形成していて、各共振単位ごとに誘導性領域は分離していない。そのため、実装基板１１側の遮蔽電極１３は４つの共振単位の誘導性領域を兼ねることになる。
【００４４】
上記容量性領域以外の誘導性領域においては、導体線路が互いに近接しているにも関わらず、導体線路間に容量は殆ど生じない。すなわち、図３の（Ａ）に示した例では、正電荷と負電荷は導体線路２１ｃ，２２ｃの端部（容量性領域）に集中し、誘導性領域では電荷は０になっている。電荷が０であれば、隣接する導体線路２１ｃ，２２ｃ間で変位電流が流れないので容量は生じない。従って、このように複数の共振単位を多重化しても容量性領域と誘導性領域のそれぞれの機能を保つことができる。
【００４５】
図２において、４つの容量性領域の配列に応じて、各導体線路に流れる電流の比率が定まる。定性的には、大きな容量を持つ導体線路の組に大きな電流が分岐して流れることになる。したがって全体の導体損失をより低減するために各容量性領域の容量すなわち各導体線路端部同士の幅方向に対向する部分の長さを定める。
【００４６】
このように各容量性領域に生じる電界ベクトルの向きが方向性をもって揃うことによって、変位電流によって誘導される磁界ベクトルの向きが局所的に急峻な曲率をもたない。したがって、容量性領域の導体損失が低減される。
【００４７】
上記共振器装置の作用効果は次のとおりである。
(1) 誘電体基板上の各導体線路と実装基板の遮蔽電極１３とは、両端開放の半波長線路として作用する。
(2) 各導体線路の先端部に正と負の電荷が発生し、この導体線路両端の幅方向に重なる部分が容量素子として作用する。
(3) 誘電体基板の同一面上で容量が形成されるため、誘電体基板の裏面に接地電極が無くても共振動作する。
(4) 各容量性領域の容量に応じて、各導体線路に流れる電流強度が定まる。
(5) 各導体線路の電流は、誘電体基板１の面に垂直な方向で且つ各導体線路の延びる方向に平行な面内を回る。
(6) 容量性領域に発生する導体線路間の電界ベクトルの向きが方向性をもって揃い、従来のインターディジタルキャパシタに比べて導体線路での導体損失が抑えられ、Ｑｏの高い共振器装置が得られる。
【００４８】
(7) 容量性領域を誘電体基板に構成するので、限られた容積内に薄膜微細加工により高精度な容量成分を備えた容量性領域を構成でき、且つ誘導性領域の主要部を実装基板に構成するので、厚膜印刷法による導体で誘導性領域を構成でき、比較的低抵抗で所定インダクタンス成分の誘導性領域を構成できる。そのため、共振周波数が高精度でＱｏが高い共振器を備えた、全体に小型の共振器装置が製造できる。
【００４９】
(8) 隣接する導体線路に略同位相の電流が流れるため、導体線路の多重化によって電流が分配され、その分配される電流密度分布により縁端効果による電流集中が緩和される。この縁端効果による電流集中の緩和により、導体損失が抑えられる。また、電流集中の緩和により最大磁界強度が抑制される。
【００５０】
(9) 各共振単位の容量性領域が互いに近接しているため、複数の導体線路上の局所的な領域に共振器の容量が集中する。このため、容量性部分と誘導性部分の機能分担がより明確となる。したがって、この共振器を利用する他の回路との結合の設計が容易となる。
【００５１】
図４は第２の実施形態に係る共振器装置に用いる高周波回路素子１００の構成を示している。第１の実施形態では図２に示したように複数の導体線路のそれぞれの端部を接続部２１Ｊ，２２Ｊで共通接続したが、この図４に示す例では、各導体線路２１ａ〜２１ｄ，２２ａ〜２２ｄを分離したままとする。このような構造であっても、図１に示した遮蔽電極１３を形成した実装基板１１に実装することによって、誘電体基板１側の誘導性領域、実装基板側の誘導性領域および誘電体基板１側の容量性領域によって共振動作する。
【００５２】
図５は第３の実施形態に係る共振器装置に用いる誘電体基板の構成を示している。図２・図４に示した例では４つの容量性領域を構成したが、図５の例はその容量性領域の数を増すとともに各導体線路の線幅を異ならせたものである。図５の（Ａ）に示す例では、導体線路２１ａ〜２１ｈと導体線路２２ａ〜２２ｈとで８つの組をなして、図中破線で囲む８つの容量性領域を構成している。これらの導体線路２１ａ〜２１ｈの一方の端部は接続部２１Ｊに共通接続して、導体線路２２ａ〜２２ｈの一方の端部は接続部２２Ｊにそれぞれ共通接続している。
【００５３】
図５の（Ｂ）は導体線路の端部同士が幅方向で隣接する部分すなわち容量性領域の数をさらに増した例である。
【００５４】
また、この図５に示す例では、複数の導体線路が延びる方向に対して直角方向の略中央から外側にかけて導体線路の幅を次第に小さくしている。図５の（Ｂ）に示す例では、中央の導体線路２１ｉ，２２ｉの幅Ｗｉを最も大きくし、最も外側の導体線路２１ｏｕ，２２ｏｕ，２１ｏｄ，２２ｏｄの幅Ｗｏを最も小さくしている。その他の導体線路は中央部から外側にかけて幅を次第に小さくしている。
【００５５】
このように、誘電体基板１に互いに平行な複数の導体線路を形成し、各導体線路の幅を、各導体線路の延びる方向に対して直角方向の略中央から外側にかけて次第に小さくしたことにより、縁端効果に対する損失低減効果が高まり、共振器のＱｏが効率良く高まる。すなわち、複数の導体線路のうち外側の導体線路ほど縁端効果が高いため、中央より外側ほど、導体線路の幅を小さくすることによって、合計線路幅をなるべく大きく保ちつつ、各導体線路に流れる電流を効果的に分散させることができ、共振器のＱｏを効果的に高めることができる。
【００５６】
図６は第４の実施形態に係る共振器装置に用いる高周波回路素子１００の構成を示している。第１〜第３の実施形態として示した高周波回路素子とは異なり、１つの共振単位に複数の容量性領域と複数の誘導性領域を設けている。すなわち図６の例では、誘電体基板１の一方の面に２１ａ〜２１ｊ，２２ａ〜２２ｊ，２３ａ〜２３ｊで示す複数の導体線路を形成していて、導体線路の端部同士が幅方向に近接する部分で容量性領域（図中破線で囲んだ領域）を構成している。たとえば導体線路２１ａの一方の端部付近と導体線路２３ａの一方の端部付近とが幅方向に所定長にわたって近接し、導体線路２３ａの他方の端部付近と２２ａの一方の端部付近とが幅方向に所定長にわたって近接している。これらの容量性領域と、導体線路２１ａ，２２ａ，２３ａの容量性領域以外の誘導性領域と、この高周波回路素子１００を実装する実装基板の遮蔽電極とによる誘導性領域とによって１つの共振単位を構成する。したがって、この例では１つの共振単位に２つの容量性領域と２つの誘導性領域とを含むことになる。
【００５７】
上記共振単位に隣接する他の共振単位についても同様であり、たとえば導体線路２１ｂ，２２ｂ，２３ｂと実装基板側の導体とによって別の共振単位を構成する。この例では１０個の共振単位を備えることになる。
【００５８】
なお、同様にして１つの共振単位にそれぞれ３つ以上の容量性領域と誘導性領域をもつようにしてもよい。また、図６に示した例では導体線路の接続部２１Ｊ，２２Ｊに接続される導体線路２１ａ〜２１ｊ，２２ａ〜２２ｊを、それらの配列方向の中央ほど長く、両端へいくほど短くなるようにしたが、これを逆に両端ほど長く中央へ行くほど短くなるように各容量性領域の位置を定めてもよい。
【００５９】
次に、第５の実施形態に係る共振器装置の構成を図７・図８を基に説明する。図７の（Ａ）は高周波回路素子１００の上面図、（Ｂ）はその主要部の断面図である。第１〜第４の実施形態では、同じ共振単位を構成する導体線路の端部同士を誘電体基板上で幅方向に近接させるようにしたが、この例では、導体線路の端部同士を誘電体基板１上で誘電体層を介して厚み方向に近接させている。
【００６０】
図７の（Ａ）に示す例では、誘電体基板１の表面に導体線路２１，２２を形成するとともに、それらの一方の端部同士の層間に誘電体層３を介在させている。この導体線路２１，２２の端部同士が誘電体層を介して厚み方向に近接している部分で容量性領域３０を構成している。導体線路２１，２２の他方の端部は実装基板への接続部２１Ｊ，２２Ｊとしている。
【００６１】
図１に示したものと同様の実装基板に対して、この図７（Ａ）（Ｂ）の高周波回路素子１００を実装することによって、導体線路２１，２２の他の部分および上記実装基板上の導体が誘導性領域として作用する。そして、この誘導性領域と容量性領域３０とで、集中定数回路のように見なせばＬＣ共振回路として作用する１つの共振単位を構成するとともに、共振器装置を構成することができる。
【００６２】
図８は上記容量性領域について示す図である。図８は導体線路２１，２２の両方の端部同士が誘電体層３を介して重なっている部分の４つの位置Ａ，Ｂ，Ｄ，Ｅを示している。この図８に示すように、導体線路２１，２２の両端Ａ〜Ｂ，Ｅ〜Ｄで示す範囲の厚み方向に近接する部分に電界が集中する。ここでプラス記号とマイナス記号は電荷、矢印は電気力線を概念的に示している。なお、導体線路２１，２２のそれぞれの一方の端部と、それに近接する相手側の導体線路との間（Ｂ′〜Ｂ，Ｄ〜Ｄ′）にも電界が分布し、これらの部分にも容量が生じる。しかし、この容量形成に貢献している導体線路の長手方向の寸法はわずかであるので、ここでは導体線路２の両端が重なる範囲Ａ〜Ｂ，Ｅ〜Ｄを容量性領域と見なす。
【００６３】
電流密度分布については、図３の（Ｂ）に示した場合と同様に、電流強度は、導体線路のＡからＢにかけて急峻に増大し、Ｂ〜Ｄの領域において略一定値を保ち、ＤからＥにかけて急激に減少する。両端部は０である。導体線路の両端部同士が厚み方向に近接する領域Ａ〜Ｂ，Ｄ〜Ｅは容量性領域、その他の領域は誘導性領域と呼ぶことができる。
【００６４】
図７の（Ｃ）は他の高周波回路素子１００の上面図である。この例では、誘電体基板１の表面に２１ａ〜２１ｅ，２２ａ〜２２ｅで示す複数の導体線路を形成していて、それぞれの導体線路の端部を誘電体層を介して厚み方向に近接させることによって、容量性領域３０ａ〜３０ｅを構成している。上記複数の導体線路の他方の端部は接続部２１Ｊ，２２Ｊに導通させている。この接続部２１Ｊ，２２Ｊを上述した実装基板に実装することによって、５つの共振単位からなる共振器装置を構成することができる。
【００６５】
図９は別の構成による高周波回路素子１００の上面図および断面図である。図７の（Ｃ）に示した例では、誘電体基板１の略中央に容量性領域３０ａ〜３０ｅを配置したが、図９の例では、導体線路２２ａ〜２２ｅのそれぞれの端部と接続部２１Ｊとを誘電体層３を介して厚み方向に近接させている。
【００６６】
図１０はさらに別の高周波回路素子１００の構成を示している。ここで（Ｂ）は高周波回路素子１００の上面図、（Ａ）は（Ｂ）におけるＡ−Ａ部分の断面図、（Ｃ）は誘電体基板の上面図、（Ｄ）は誘電体層の上面図である。誘電体基板１の上面には導体２４，２５を形成している。この誘電体基板１の上面に誘電体層３を設け、さらにその上面に導体線路２３ａ〜２３ｅを形成している。これらの導体線路２３ａ〜２３ｅの両端部は誘電体層３を介して導体２４，２５に対して厚み方向に近接させて、それぞれ容量性領域を構成する。
【００６７】
また、誘電体基板１には、その両端面から底面の一部にかけて導体２４，２５に導通する導体膜をそれぞれ形成している。高周波回路素子１００を実装基板に実装した状態で、誘電体基板１の底面の導体膜は実装基板の遮蔽電極にそれぞれ導通する。この状態で導体線路２３ａ〜２３ｅの容量性領域以外の部分と実装基板の遮蔽電極とが誘導性領域として作用する。したがって、この共振器装置は、それぞれが２つの容量性領域と２つの誘導性領域を有する５つの共振単位を備えることになる。
【００６８】
次に第８の実施形態に係るフィルタに用いる実装基板について、図１１を基に説明する。
図１１は実装基板の構成を示す図であり、（Ａ）は（Ｄ）におけるＡ−Ａ部分の断面図、（Ｂ）は（Ａ）におけるＢ−Ｂ部分の断面図、（Ｃ）は（Ａ）におけるＣ−Ｃ部分の断面図である。多層基板１２の上面の周囲部分と他の外面（五面）には遮蔽電極５を設けている。この多層基板１２の互いに対向する外側面には入出力端子８１，８２を形成している。また多層基板１２の所定の層には入出力結合用電極６１，６２を形成するとともに、最下層からその所定層まで入出力結合用ビアホール７１，７２を形成している。上記入出力結合用ビアホール７１，７２の下端部は遮蔽電極５に導通させている。また、入出力結合用電極６１，６２のそれぞれの一方の端部を入出力端子８１，８２に導通させている。
【００６９】
このような構造によって、入出力結合用電極６１，６２および入出力結合用ビアホール７１，７２、さらに遮蔽電極５によって２つの結合ループを構成している。図中の破線で囲んだ部分がその一方の結合ループ部分である。
【００７０】
このような構造の入出力部付きの実装基板に対して第１〜第７の実施形態で示した各高周波回路素子１００を実装することによって、上記結合ループは高周波回路素子の誘導性領域に磁界結合する。このことによって、入出力端子８１−８２を入出力部とする帯域通過特性を示すフィルタとして作用する。
【００７１】
次に、第９の実施形態に係るフィルタについて図１２・図１３を基に説明する。
図１２はフィルタの構成を示す図であり、（Ａ）は（Ｄ）におけるＡ−Ａ部分の断面図、（Ｂ）は（Ａ）におけるＢ−Ｂ部分の断面図、（Ｃ）は（Ａ）におけるＣ−Ｃ部分の断面図である。図１２の多層基板１２のうち入出力結合用電極６１，６２、入出力結合用ビアホール７１，７２、入出力端子８１，８２の構成は図１１に示した入出力部付き実装基板の構造と同様である。
入出力結合用電極６１，６２よりさらに上層には、導体線路２１ａ〜２１ｄ，２２ａ〜２２ｄを設けている。
【００７２】
図１３は上記各導体線路を設けた各層の平面図である。第１層には入出力結合用電極６１，６２を形成している。第２層には導体線路２２ｄ、第３層には導体線路２１ｄ，２２ｃ、第４層には導体線路２１ｃ，２２ｂ、第５層には導体線路２１ｂ，２２ａ、第６層には導体線路２１ａをそれぞれ形成している。これらの導体線路は、図１２の（Ａ）に示したように、同じ共振単位を構成する導体線路の端部同士を誘電体層を介して厚み方向に近接させていて、その部分に容量性領域（図中、破線の楕円で示す領域）を構成している。これらの複数の容量性領域同士が厚み方向に互いに重ならないように４つの共振単位を配置している。そのため、それぞれの隣接する容量性領域に発生する電界ベクトルの向きが方向性をもって揃うことになり、導体線路における導体損失が低減できる。
【００７３】
図１２に示した入出力結合用電極６１および入出力結合用ビアホール７１、遮蔽電極５による結合ループと、入出力結合用電極６２、入出力結合用ビアホール７２、遮蔽電極５による結合ループはそれぞれ上記４つの共振単位からなる共振器と磁界結合する。これにより、図１２に示したフィルタは、入出力端子８１−８２を入出力部とする帯域通過特性を示すフィルタとして作用する。
【００７４】
図１４・図１５は第１０の実施形態に係るフィルタの構成を示す図である。第９の実施例として図１２・図１３に示したフィルタと異なる点は、多層基板に形成した各層の導体線路の平面形状である。図１３に示した例では、各層の導体線路を単線としたが、この第１０の実施形態では各層の導体線路を複数本の導体線路の集合体としている。導体線路の延びる方向に対して垂直な面での断面図で見れば、図１４の（Ｂ）に表れているように各層の導体線路は幅方向に複数本に分離している。
【００７５】
図１５は導体層を形成した各層の平面図である。第１層には入出力結合用電極６１，６２を形成している。第２層には導体線路２２ｄａ〜２２ｄｅを形成している。第３層には、導体線路２１ｄａ〜２１ｄｅ，２２ｃａ〜２２ｃｅを形成している。第４層には導体線路２１ｃａ〜２１ｃｅ，２２ｂａ〜２２ｂｅを、第５層には導体線路２１ｂａ〜２１ｂｅ，２２ａａ〜２２ａｅをそれぞれ形成している。第６層には導体線路２１ａａ〜２１ａｅを形成している。
【００７６】
各層の導体線路の幅は、その幅方向（各導体線路の延びる方向に対して直角方向）の略中央から外側にかけて次第に小さくしている。但し、この図１４・図１５に示す例では、中央の導体線路（たとえば第６層の導体線路２１ａｃをその両側の導体線路２１ａａ，２１ａｂ，２１ａｄ，２１ａｅより太くしている。このようにして導体線路の縁端効果を緩和し、導体線路の導体損失を低減する。
【００７７】
図１６は第１１の実施形態に係るフィルタの構成を示す図である。（Ａ）は（Ｄ）におけるＡ−Ａ部分の断面図、（Ｂ）は（Ａ）におけるＢ−Ｂ部分の断面図、（Ｃ）は（Ａ）におけるＣ−Ｃ部分の断面図である。図１４に示した例では４つの共振単位からなる１つの共振器を設けたが、この図１６に示す例では、ＲＬａ，ＲＬｂ，ＲＬｃで示す３つの共振器を構成している。すなわち図１６の（Ａ）に表れているように、多層基板内に３つの容量性領域を備えた共振器を構成している。また同図の（Ｂ）に表れているように、各層の導体線路は幅方向に３つに分割するとともに中央の導体線路の幅を太く、両側の導体線路の幅を細く形成している。
【００７８】
同図の（Ａ）に示した入出力結合用電極６１、入出力結合用ビアホール７１および遮蔽電極５によって入出力結合ループを構成していて、共振器ＲＬａと磁界結合する。同様にもう１組の入出力結合ループは共振器ＲＬｃと磁界結合する。同図の（Ｃ）には、入出力結合用ビアホール７１と、もう１つの入出力結合用ビアホール７２が表れている。また、入出力端子８２はもう１つの入出力結合用電極に導通している。
【００７９】
隣接する共振器ＲＬａ−ＲＬｂ間およびＲＬｂ−ＲＬｃ間はそれぞれ結合するので、入出力端子８１−８２間に３段の共振器が構成される。
【００８０】
次に、第１２の実施形態に係るフィルタの構成を図１７を基に説明する。図１７の（Ｃ）は上部の遮蔽キャップ１４を取り除いた状態での上面図である。（Ａ）は（Ｃ）におけるＡ−Ａ部分の断面図、（Ｂ）は（Ｃ）におけるＢ−Ｂ部分の断面図である。
【００８１】
この例では、多層基板１２に導体線路２１ａ〜２１ｃ，２２ａ〜２２ｃを形成していて、各導体線路の端部が誘電体層を介して厚み方向に近接する部分に容量性領域を構成している。この多層基板の構造は図１２における入出力結合ループ以外の部分とその基本構成は等しい。図１７において多層基板１２の上面の遮蔽電極５には高周波回路素子１００ａ，１００ｂをそれぞれ実装している。この２つの高周波回路素子１００ａ，１００ｂの構成は図１に示した高周波回路素子１００と基本的に同一である。但し、図１７に示す例では、各高周波回路素子１００ａ，１００ｂにそれぞれ２つの共振単位を設けている。
【００８２】
このように多層基板１２によって１つの高周波回路素子を構成するとともに、それとは別の誘電体基板に対して薄膜微細加工により構成した高周波回路素子を組み合わせることによって１つの共振器装置を構成する。
【００８３】
次に、第１３の実施形態に係るフィルタについて図１８〜図２１を基に説明する。
図１２〜図１７に示した例では、容量性領域の容量を各層でどのように定めるかについて具体的に示していないが、この第１３の実施形態ではこの容量性領域の容量の大きさを厚み方向に不均等にする。
【００８４】
図１８の（Ｃ）はフィルタ上部の遮蔽キャップ１４を取り除いた状態での上面図である。（Ａ）は（Ｃ）におけるＡ−Ａ部分の断面図、（Ｂ）は（Ｃ）におけるＢ−Ｂ部分の断面図である。
【００８５】
この例では、多層基板１２に導体線路２１ａ〜２１ｅ，２２ａ〜２２ｅを形成していて、各導体線路の端部が誘電体層を介して厚み方向に近接する部分に容量性領域を構成している。図中の破線で囲んだ領域は容量性領域を示している。この多層基板の構造は図１２における入出力結合ループ以外の部分とその基本構成は等しい。但し、複数組の容量性領域のうち、外側に配置される共振単位の容量性領域であるほど、その容量を大きく構成している。すなわち、導体線路２１ａと２２ａとの厚み方向に互いに重なる部分の面積をＳａ、導体線路２１ｂと２２ｂとの厚み方向に互いに重なる部分の面積をＳｂ、導体線路２１ｃと２２ｃとの厚み方向に互いに重なる部分の面積をＳｃ、導体線路２１ｄと２２ｄとの厚み方向に互いに重なる部分の面積をＳｄ、導体線路２１ｅと２２ｅとの厚み方向に互いに重なる部分の面積をＳｅで表すと、
Ｓａ＞Ｓｂ＞Ｓｃ、且つ  Ｓｅ＞Ｓｄ＞Ｓｃの関係としている。このような容量の分布によって以降で述べるように共振器のＱを高めることができる。
【００８６】
次に、上記容量性領域の容量分布によるＱ向上の作用効果について図１９を用いて説明する。
図１８に示したように、各誘電体シートに導体線路を形成した共振器単位を積層配置した構造の共振器においては、各共振単位の誘導性領域に流れる電流に起因して磁界が発生する。図１９は、多層基板１２の断面における磁界Ｈの分布の例を示している。（Ａ）は図１８に示したように、厚み方向の最も外側（最上層と最下層）の層の電流値が他の層（内層）の電流値より相対的に大きくなるように、厚み方向に電流値を非均等に分布させた場合、（Ｂ）は各層の導体線路に流れる電流を均等にした場合の磁界分布をそれぞれ概略的に示している。
【００８７】
このように、複数の共振単位のうち、外側に配置される共振単位の容量性領域であるほど、その容量を大きく構成して、外層の電流値が内層の電流値より相対的に大きくなるように厚み方向に電流値を非均等に分布させると、積層配置された複数の共振単位の積層断面を見たとき、他の層の誘導性領域を流れる電流に起因して生じる磁界のうち局所的に周回する磁界が減少し、積層された導体線路の全体を磁界が取り巻くように分布する傾向となる。
【００８８】
上記局所的に周回する磁界は内層の容量性領域に侵入することになるので、その容量性領域で導体損失が生じる。
【００８９】
ここで、共振器の無負荷Ｑ（Ｑｏ）、導体Ｑ（Ｑｃ）、誘電体Ｑ（Ｑｄ）の関係は次の（１）式で表される。
【００９０】
【数１】
2005269590.tif 000003
【００９１】
また、このうちＱｃは次の（２）式で表すことができる。
【００９２】
【数２】
2005269590.tif 000004
【００９３】
（２）式において、Ｑｃ１は積層されている導体線路のうち最外層（最上層と最下層）の導体線路による導体Ｑであり、Ｑｃ２はそれ以外の内層の導体線路による導体Ｑである。Ｗｍ１は最外層に蓄積される磁界エネルギー、Ｗｍ２は内層に蓄積される磁界エネルギーである。ここで、Ｑｃ２はＱｃ１より２桁程度も小さな値であるため、Ｑｃ１に比べてＱｃ２による影響を小さくすればＱｃを向上させることができる。そのためＷｍ２を小さくすればよい。この内層に蓄積される磁界エネルギーＷｍ２を小さくするために、最外層の導体線路２１，２５に流れる電流を内層の導体線路に流れる電流に対して相対的に大きくする。そしてそのためには、最外層の容量性領域の容量を内層の容量性領域の容量より相対的に大きくなるようにすればよい。
【００９４】
図２１は、図１８に示した構造で容量性領域を９組設け、最外層の導体線路に流れる電流に対する内層の導体層に流れる電流の比を横軸にとり、それによって得られるＱｃを縦軸にとって、Ｑｃ改善効果をシミュレーションにより求めた結果を示している。
【００９５】
このように、最外層の導体線路に流れる電流に対する内層の導体層に流れる電流の比の変化に対してＱｃは山形に変化し、最適値が存在することが分かる。したがって、最も高いＱｃが得られる上記電流の比を求め、その電流比となるように最外層の容量性領域の容量と内層の容量性領域の容量との比を定めればよい。
【００９６】
図１８に示した例では、複数組の容量性領域のうち、外側に配置される共振単位の容量性領域であるほど、その容量を大きくするために、厚み方向に重なる部分の面積に差をもたせたが、最外層以外の内層の容量性領域の容量を略等しくし、最外層の容量性領域の容量を内層の容量性領域の容量より大きくしてもよい。その場合でも同様の作用によりＱ向上効果が得られる。
【００９７】
図１８に示した例では、導体線路の厚み方向に重なる部分の面積に差をもたせることによって容量に差をもたせたが、その他の構造によって容量性領域の容量を定めることもできる。図２０はそのための２つの構成例を示している。ここでは多数の層のうち最上層ＵＬ、内層ＭＬ、最下層ＢＬに生じる容量性領域のそれぞれの断面を示している。
【００９８】
（Ａ）の例では、最上層ＵＬと最下層ＢＬの容量性領域を構成する導体線路同士で挟まれる誘電体シートの誘電率を、内層ＭＬの容量性領域を構成する導体線路同士で挟まれる誘電体シートの誘電率に比べて大きく定めている。このことにより、最上層ＵＬの容量性領域Ｃａと最下層ＢＬの容量性領域Ｃｅに生じる容量を、内層ＭＬの容量性領域Ｃｃに生じる容量より大きくする。
【００９９】
（Ｂ）の例では、最上層ＵＬと最下層ＢＬの容量性領域を構成する導体線路同士の対向距離を、内層ＭＬの容量性領域を構成する導体線路同士の対向距離に比べて小さく定めている。このことにより、最上層ＵＬの容量性領域Ｃａと最下層ＢＬの容量性領域Ｃｅに生じる容量を、内層ＭＬの容量性領域Ｃｃに生じる容量より大きくする。
【０１００】
このようにして、最上層ＵＬの導体線路２１ａと最下層ＢＬの導体線路２２ｅに流れる電流を内層の導体線路に流れる電流に対して相対的に大きくし、内層の容量性領域に侵入する磁界エネルギーを低減して、共振器の無負荷Ｑを向上させることができる。
【０１０１】
なお、上述した例では、各層の容量性領域の容量を定めるために、最外層の容量性領域とその他の層の容量性領域とに区分して扱ったが、中央部より外層に近くなるほど、容量性領域の容量が大きくなるように各誘電体シートの厚みや誘電率を定めたり、各層の導体線路の対向面積を定めたりしてもよい。
【０１０２】
以上の各実施形態で示した導体線路としては、Ｃｕ，Ａｇ，Ａｕ等の常伝導体の電極材料を用いることができる。また、この導体線路を超伝導体材料で構成してもよい。超伝導体材料の導体が超伝導動作するためには、最大磁界強度が臨界磁界強度以下で動作し、且つ最大電極密度が臨界電流密度以下で動作する必要がある。すなわち、臨界磁界強度・臨界電流密度を超えるような大電力の信号を印加させたときには、超伝導動作しなくなり、この臨界磁界強度・臨界電流密度を超えた際に高周波特性が劇的に変化してしまう。
【０１０３】
この発明によれば、導体線路を互いに平行な複数の導体線路で構成することによって、磁界強度や電流密度を効果的に低減できるので、それだけ耐電力性が向上し、大電力用の共振器を容易に構成できるようになる。
【０１０４】
次に、第１４の実施形態としてデュプレクサの構成を図２２の（Ａ）に示す。図２２（Ａ）はデュプレクサのブロック図である。ここで、送信フィルタと受信フィルタは、それぞれ図１２〜図１８に示した構成からなる。送信フィルタＴｘＦＩＬと受信フィルタＲｘＦＩＬの通過帯域は、それぞれの帯域に合わせて設計する。また、送受共用端子としてのアンテナ端子への接続は、送信信号の受信フィルタへの回り込みおよび受信信号の送信フィルタへの回り込みを防止するように位相調整する。
【０１０５】
図２２の（Ｂ）は、通信装置の構成を示すブロック図である。ここで、デュプレクサＤＵＰとしては（Ａ）に示した構成のものを用いる。回路基板上には、送信回路Ｔｘ−ＣＩＲと受信回路Ｒｘ−ＣＩＲを構成していて、デュプレクサＤＵＰの送信信号入力端子に送信回路Ｔｘ−ＣＩＲが接続され、デュプレクサＤＵＰの受信信号出力端子に受信回路Ｒｘ−ＣＩＲが接続され、且つアンテナ端子にアンテナＡＮＴが接続されるように、上記回路基板上にデュプレクサＤＵＰを実装する。
【図面の簡単な説明】
【０１０６】
【図１】第１の実施形態に係る共振器装置の構成を示す図
【図２】同共振器装置の高周波回路素子の平面図
【図３】同共振器装置の導体線路両端部付近の電界分布および導体線路上の電流密度分布を示す図
【図４】第２の実施形態に係る共振器装置に用いる高周波回路素子の平面図
【図５】第３の実施形態に係る共振器装置に用いる高周波回路素子の平面図
【図６】第４の実施形態に係る共振器装置に用いる高周波回路素子の平面図
【図７】第５の実施形態に係る共振器装置における高周波回路素子の構成を示す図
【図８】同高周波回路素子の導体線路両端部付近の電界分布を示す図
【図９】第６の実施形態に係る共振器装置における高周波回路素子の構成を示す図
【図１０】第７の実施形態に係る共振器装置における高周波回路素子の構成を示す図
【図１１】第８の実施形態に係る入出力部付き実装基板の構成を示す図
【図１２】第９の実施形態に係るフィルタの構成を示す図
【図１３】同フィルタの導体線路形成層の平面図
【図１４】第１０の実施形態に係るフィルタの構成を示す図
【図１５】同フィルタの導体線路形成層の平面図
【図１６】第１１の実施形態に係るフィルタの構成を示す図
【図１７】第１２の実施形態に係るフィルタの構成を示す図
【図１８】第１３の実施形態に係るフィルタの構成を示す図
【図１９】同フィルタの複数の導体線路の厚み方向の断面における磁界分布の例を示す図
【図２０】積層された複数の共振単位の容量性領域の構成を示す図
【図２１】最外層電流に対する内層電流の比とＱｃとの関係を示す図
【図２２】第１４の実施形態に係るデュプレクサおよび通信装置の構成を示すブロック図
【図２３】従来のインターディジタルキャパシタの構成を示す図
【符号の説明】
【０１０７】
１−誘電体基板
２−導体線路
２１，２２，２３−導体線路
２１Ｊ，２２Ｊ−接続部
２４，２５−導体
３−誘電体層
３０−容量性領域
４−多層基板の誘電体層
５−遮蔽電極
６１，６２−入出力結合用電極
７１，７２−入出力結合用ビアホール
８１，８２−入出力端子
１１−実装基板
１２−多層基板
１３−遮蔽電極
１４−遮蔽キャップ
１００−高周波回路素子
【図１】
2005269590.tif 000005
【図２】
2005269590.tif 000006
【図３】
2005269590.tif 000007
【図４】
2005269590.tif 000008
【図５】
2005269590.tif 000009
【図６】
2005269590.tif 000010
【図７】
2005269590.tif 000011
【図８】
2005269590.tif 000012
【図９】
2005269590.tif 000013
【図１０】
2005269590.tif 000014
【図１１】
2005269590.tif 000015
【図１２】
2005269590.tif 000016
【図１３】
2005269590.tif 000017
【図１４】
2005269590.tif 000018
【図１５】
2005269590.tif 000019
【図１６】
2005269590.tif 000020
【図１７】
2005269590.tif 000021
【図１８】
2005269590.tif 000022
【図１９】
2005269590.tif 000023
【図２０】
2005269590.tif 000024
【図２１】
2005269590.tif 000025
【図２２】
2005269590.tif 000026
【図２３】
2005269590.tif 000027