(57)【要約】【課題】  信号出力回路のインピーダンスと伝送線路の特性インピーダンスが異なっている場合でも、伝送線路の送信端で発生する信号の再反射を防止することが可能な信号伝送回路、信号出力回路および信号伝送回路の終端方法を提供する。【解決手段】  伝送線路２１と、前記伝送線路２１の送信端ＮＤ２０に接続された信号出力回路２０と、前記伝送線路２１の受信端ＮＤ２１に接続された信号受信回路２２とからなる信号伝送回路上で、信号出力部２００の出力信号が前記受信端ＮＤ２１を介して前記送信端ＮＤ２０で再反射されるのを防止するため、前記送信端ＮＤ２０に対して、電流量／タイミング制御部２０１ａで設定した電流量とタイミングで補正電流ＩCANを出力する補正電流生成部２０１を設ける。【選択図】  図２
2005269336.tif 000002
【特許請求の範囲】
【請求項１】
伝送線路と、前記伝送線路の送信端に接続された信号出力回路と、前記伝送線路の受信端に接続された信号受信回路とを有する信号伝送回路であって、
前記受信端で反射した前記信号出力回路の出力信号が前記送信端で再反射するのを防止するため、前記送信端に対して、設定した電流量と設定したタイミングで補正電流を出力する手段を有することを特徴とする信号伝送回路。
【請求項２】
請求項１記載の信号伝送回路において、
前記設定した電流量は、前記再反射に伴う電流量を相殺する電流量であり、
前記設定したタイミングは、前記信号出力回路の出力信号が前記送信端で再反射されるタイミングであることを特徴とする信号伝送回路。
【請求項３】
請求項１または２記載の信号伝送回路において、
前記補正電流を出力する手段は、
第１の設定端子と、
前記第１の設定端子の設定値に応じて、前記設定した電流量を任意に変更する機能とを有することを特徴とする信号伝送回路。
【請求項４】
請求項１〜３のいずれか１項に記載の信号伝送回路において、
前記補正電流を出力する手段は、
第２の設定端子と、
前記第２の設定端子の設定値に応じて、前記設定したタイミングを任意に変更する機能とを有することを特徴とする信号伝送回路。
【請求項５】
請求項４記載の信号伝送回路において、
前記設定したタイミングを任意に変更する機能は、
前記信号出力回路が前記出力信号を発生したタイミングで第１の信号が入力される第１の入力端子と、
前記入力された第１の信号を前記第２の設定端子の設定値に応じて遅延させる遅延回路とを有することを特徴とする信号伝送回路。
【請求項６】
請求項１〜５のいずれか１項に記載の信号伝送回路において、
前記信号伝送回路は、磁気記憶装置の書き込み回路に適用されることを特徴とする信号伝送回路。
【請求項７】
伝送線路の送信端に接続される信号出力回路であって、
請求項１〜５のいずれか１項に記載の前記補正電流を出力する手段を有することを特徴とする信号出力回路。
【請求項８】
伝送線路と、前記伝送線路の送信端に接続された信号出力回路と、前記伝送線路の受信端に接続された信号受信回路とを有する信号伝送回路の終端方法であって、
前記受信端で反射した前記信号出力回路の出力信号が前記送信端で再反射するのを防止するため、前記送信端に対して出力する補正電流の電流量を設定し、
前記補正電流を出力するタイミングを設定し、
前記設定した電流量と前記設定したタイミングで補正電流を出力することを特徴とする信号伝送回路の終端方法。
【請求項９】
請求項８記載の信号伝送回路の終端方法において、
前記電流量を設定するときは、前記再反射に伴う電流量を相殺する電流量を設定し、
前記タイミングを設定するときは、前記信号出力回路の出力信号が前記送信端で再反射されるタイミングを設定することを特徴とする信号伝送回路の終端方法。
【請求項１０】
請求項８または９記載の信号伝送回路の終端方法において、
前記電流量を設定するときは、外部設定によって、それぞれインピーダンス特性が異なる複数の信号伝送回路に対応した電流量を設定することを特徴とする信号伝送回路の終端方法。
【請求項１１】
請求項８〜１０のいずれか１項に記載の信号伝送回路の終端方法において、
前記タイミングを設定するときは、外部設定によって、それぞれ長さが異なる複数の伝送線路に対応したタイミングを設定することを特徴とする信号伝送回路の終端方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号伝送回路、信号出力回路および信号伝送回路の終端方法に関し、特に信号波形の再反射を防止する信号伝送回路、信号出力回路および信号伝送回路の終端方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
本発明者が検討したところによれば、信号波形の品質を向上させる技術に関しては、以下のような技術が考えられる。
【０００３】
例えば、特許文献１には、伝送線路とのインピーダンス整合のとれた信号伝送を可能にする出力回路が示されている。その構成は、出力段のＭＯＳトランジスタと、そのＭＯＳトランジスタとの間でカレントミラー回路を形成するＭＯＳトランジスタおよび電流源などを含んでいる。すなわち、この出力回路は、カレントミラー回路を用いて出力段のＭＯＳトランジスタに一定のバイアス電流を流すことで出力インピーダンスを設定し、伝送路とのインピーダンス整合を取るというものである。
【０００４】
また、例えば、特許文献２には、出力波形のリンギングを抑制することが可能な出力回路が示されている。その構成は、出力駆動回路とその送信端子に接続された電圧降下手段などを含んでいる。出力駆動回路は、信号の遷移状態期間に応じた駆動能力を備え、電圧降下手段は、複数のダンピング抵抗によって出力抵抗を切り換え可能な機能を備えている。すなわち、この出力回路は、信号遷移状態において、駆動能力とダンピング抵抗を最適に変化されることによって出力波形のリンギングを抑制するというものである。
【０００５】
また、例えば、特許文献３には、波形の歪みなどを防止することが可能な信号伝送用のドライバ回路が示されている。その構成は、出力ドライバと、それを駆動する前段ドライバと、その前段ドライバの出力レベルを調整する手段などを備えている。すなわち、このドライバ回路は、伝送路での高周波成分の減衰に対応して、出力段階で予め出力レベルを強調しておくというものである。
【０００６】
また、例えば、特許文献４には、信号の波形歪みを低減可能なバスインターフェイス回路が示されている。その構成は、バスとの接続端子での信号の変化を検出する回路と、この検出した信号の変化に従って、その変化方向と同一方向に前記接続端子を駆動する回路などを備えている。すなわち、このバスインターフェイス回路は、バス上の電圧レベルと前記接続端子の電圧レベルが常に同じレベルとなるように動作することで、前記接続端子が、バス上で伝達される信号に対して影響を及ぼさないようにするというものである。
【０００７】
また、例えば、特許文献５には、出力ノイズを緩和する出力回路が示されている。この出力回路は、同一構成である２つの出力回路が設けられており、時間差をつけてこれらを動作させることで出力電位のリンギング等を抑制するというものである。
【特許文献１】特開平４−２０７２２４号公報
【特許文献２】特開平５−２７６００４号公報
【特許文献３】特開平１１−３４５０５４号公報
【特許文献４】特開２００３−８４２３号公報
【特許文献５】特開平２−１７７７２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、前記のような信号波形の品質を向上させる技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
【０００９】
例えば、信号波形の品質を向上させる上での基本的な技術として、インピーダンス整合が挙げられる。図７に示す伝送回路を例として、このインピーダンス整合について説明する。図７は、本発明の前提として検討した従来技術の信号伝送回路において、その回路構成の一例を示す等価回路図である。図８は、本発明の前提として検討した従来技術の信号伝送回路において、図７の動作波形の一例を示す電流波形図であり、（ａ）はＲS＞Ｚ0の場合、（ｂ）はＲS＜Ｚ0の場合、（ｃ）はＲS＝Ｚ0の場合を示すものである。
【００１０】
図７に示す信号伝送回路は、インピーダンスＲSを備え、電流信号Ｉ0を出力する信号出力回路７０と、特性インピーダンスＺ0と伝送遅延時間τを備え、信号出力回路７０の電流信号を伝送する伝送線路７１と、インピーダンスＲLを備え、伝送線路７１によって伝送された電流信号を受信する信号受信回路７２から構成されている。ここで、説明を判り易くするため、この信号伝送回路を、例えば、磁気記憶装置の書き込み回路と想定する。そうすると、信号出力回路７０によって出力された書き込み電流信号が、伝送線路７１を介して信号受信回路７２となる磁気ヘッドで受信されるということになる。
【００１１】
磁気ヘッドを用いたデータ書き込み動作において、通常、磁気ヘッドのインピーダンスＲLは、伝送線路７１の特性インピーダンスＺ0に比べて小さくなる。このため、伝送線路７１の受信端ＮＤ７１で電流信号の反射が発生してしまう。この反射された電流信号は、伝送線路７１を介して信号出力回路７０に戻ってくる。この際に、信号出力回路７０のインピーダンスＲSと伝送線路７１の特性インピーダンスＺ0とが整合していれば、伝送線路７１の送信端ＮＤ７０において再反射は発生せず、図８（ｃ）に示すように磁気ヘッドに対して安定した書き込み電流信号ＩBを供給することができる。
【００１２】
一方、インピーダンスが不整合であり、ＲS＞Ｚ0またはＲS＜Ｚ0である場合は、信号出力回路７０の送信端ＮＤ７０において再反射が発生し、それぞれ図８（ａ）または図８（ｂ）に示すように磁気ヘッドに対して歪みがある書き込み電流信号ＩBが供給されてしまう。この場合、磁気ヘッドによるデータ書き込みに誤りが生じたり、書き込み電流信号が安定しないためにデータ書き込み時間が長くなるなどの問題が発生する。
【００１３】
このようなことから、信号伝送回路を構築する際には、信号出力回路７０のインピーダンスＲSと伝送線路７１の特性インピーダンスＺ0を合わせ込む必要がある。したがって、従来技術においては、信号出力回路７０を設計する際に、信号出力回路７０のインピーダンスＲSを、伝送線路７１の特性インピーダンスＺ0に合わせ込むような設計方式を用いていた。
【００１４】
ところが、このような方式では、例えば、設計が完了した信号出力回路７０を他の特性インピーダンスを備えた伝送線路７１に適用する場合などにおいて、インピーダンスを変更するために、信号出力回路７０の再設計が必要となる。すなわち、結果的に、特性インピーダンスが異なる伝送線路７１毎にそれぞれに合った信号出力回路７０が必要となり、設計工数、設計コストならびに製造コストが増加するという問題が発生してしまう。
【００１５】
そこで、本発明の目的は、信号出力回路のインピーダンスと伝送線路の特性インピーダンスが異なっている場合でも、伝送線路の送信端で発生する信号の再反射を防止することが可能な信号伝送回路、信号出力回路および信号伝送回路の終端方法を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１８】
本発明による信号伝送回路は、伝送線路と、伝送線路の送信端に接続された信号出力回路と、伝送線路の受信端に接続された信号受信回路とを備えた信号伝送回路であり、受信端で反射した信号出力回路の出力信号が送信端で再反射するのを防止するため、送信端に対して、設定した電流量と設定したタイミングで補正電流を出力する手段を有するものである。
【００１９】
ここで、前記設定した電流量は、より具体的には、再反射に伴う電流量を相殺する電流量であり、前記設定したタイミングは、より具体的には、信号出力回路の出力信号が送信端で再反射されるタイミングである。これによって、送信端において再反射が発生せず、受信端における信号波形のリンギング等を防止することができる。
【００２０】
また、前記補正電流を出力する手段は、例えば、第１の設定端子と、第１の設定端子の設定値に応じて、電流量を任意に変更する機能を有するものとなっている。これと同様に、前記補正電流を出力する手段は、例えば、第２の設定端子と、第２の設定端子の設定値に応じて、タイミングを任意に変更する機能を有するものとなっている。
【００２１】
すなわち、信号伝送回路の特性に応じて、補正電流の最適な電流量と最適なタイミングを設定できるようにすることで、例えば、信号伝送回路の特性が変わっても、回路の設計変更を行わずに再反射を防止することが可能になる。
【００２２】
そして、前記タイミングを任意に変更する機能は、例えば、信号出力回路が出力信号を発生したタイミングで第１の信号が入力される第１の入力端子と、入力された第１の信号を第２の設定端子の設定値に応じて遅延させる遅延回路とを有するものとなっている。これによって、遅延回路の遅延時間を、例えば伝送線路の往復時間に設定することで、容易に再反射を防止することが可能になる。
【００２３】
そして、このような信号伝送回路は、例えば、磁気記憶装置の書き込み回路に適用して有益なものとなる。すなわち、磁気記憶装置の書き込み回路においては、通常、信号受信回路となる磁気ヘッドにおいて反射が発生するため、再反射が発生すると、誤書き込みや書き込み速度の低下が生じる。そこで、これまでに述べたような信号伝送回路を用いることで、このような問題を解決することができ、また、例えば伝送線路等の特性が変わった場合でも、回路設計の変更を要せずに対応することができる。
【００２４】
また、これまでに述べたような補正電流を出力する手段は、信号出力回路内に備えてもよい。これによって、それぞれ特性が異なる伝送線路および信号受信回路に対応可能な信号出力回路を実現できる。
【００２５】
そして、これまでに述べたような再反射を防止するための手法は、例えば、ドライバ回路とレシーバ回路とバスを備えた一般的な伝送システムに対して、その波形品質を向上されるための終端方法として広く適用することが可能である。
【発明の効果】
【００２６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２７】
（１）信号伝送回路において、信号出力回路の送信端に対して補正電流を出力することが可能な手段を設けることで、信号出力回路と伝送線路のインピーダンスが異なっている場合でも、送信端で生じる信号の再反射を防止することが可能になる。
【００２８】
（２）（１）によって、受信端における波形品質が向上するため、信号の誤った受信を防止でき、受信速度を向上させることができる。
【００２９】
（３）補正電流の電流量とタイミングを任意に変更可能にすることによって、インピーダンス特性や伝送線路の長さがそれぞれ異なる信号伝送回路に対して、柔軟に対応することが可能になる。
【００３０】
（４）（３）によって、信号伝送回路毎に信号出力回路などを再設計する必要がなくなり、設計工数、設計コストならびに製造コストを低減することが可能になる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３２】
図１は、本発明の一実施の形態による信号伝送回路において、その構成の一例を示す概略図である。図１に示す信号伝送回路は、例えば、信号を出力する信号出力回路１０と、信号出力回路１０によって出力された信号を伝送する伝送線路１１と、伝送線路１１によって伝送された信号を受信する信号受信回路１２などから構成される。信号出力回路１０が出力する信号は、電圧信号である場合と電流信号である場合が存在するが、以下、電流信号である場合を例として説明する。
【００３３】
この図１で示した信号伝送回路の回路構成は、例えば、図２に示すようなものとなっている。図２は、本発明の一実施の形態による信号伝送回路において、その回路構成の一例を示す等価回路図である。図２に示す信号伝送回路は、例えば、特性インピーダンスＺ0と伝送遅延時間τを備えた伝送線路２１と、前記伝送線路２１の送信端ＮＤ２０に接続された信号出力回路２０と、伝送線路２１の受信端ＮＤ２１に接続され、インピーダンスＲLを備えた信号受信回路２２などから構成される。
【００３４】
信号出力回路２０は、信号出力部２００と、補正電流生成部２０１とを備えている。信号出力部２００は、インピーダンスＲSを備え、伝送線路２１の送信端ＮＤ２０に電流信号Ｉ0を出力する。補正電流生成部２０１は、例えば、タイミング制御信号と電流量制御信号が入力され、これらの制御信号を処理する電流量／タイミング制御部２０１ａと、この処理結果に基づいたタイミングと電流量で、伝送線路２１の送信端ＮＤ２０に補正電流ＩCANを出力する電流源２０１ｂなどから構成される。
【００３５】
このような構成を備えた信号伝送回路は、例えば次のように動作する。まず、信号出力部２００が、電流信号Ｉ0を出力する。そして、この電流信号Ｉ0の一部となる電流信号ＩAが伝送線路２１に入力され、伝送線路２１は、伝送遅延時間τを経て、この電流信号ＩAを信号受信回路２２に向けて伝送する。ここで、信号受信回路２２のインピーダンスＲLと伝送線路２１の特性インピーダンスＺ0とが不整合であるとすると、伝送線路２１の受信端ＮＤ２１において電流信号ＩAに対する反射電流が発生する。
【００３６】
この反射電流は、伝送遅延時間τを経て、伝送線路２１の送信端ＮＤ２０に到達する。この際に、補正電流生成部２０１は、送信端ＮＤ２０においてこの反射電流が再反射するのを防止するための補正電流ＩCANを出力する。これによって、信号出力部２００のインピーダンスＲSと伝送線路２１の特性インピーダンスＺ0とが不整合である場合でも、伝送線路２１の送信端ＮＤ２０における反射電流の再反射を防止することができる。
【００３７】
ところで、補正電流生成部２０１において、補正電流ＩCANを発生する際には、その発生するタイミングと、発生する電流量を定める必要がある。発生するタイミングは、前述した説明から判るように、信号出力部２００が電流信号Ｉ0を発生してから伝送線路２１を往復する時間２τを経過した時となる。したがって、例えば、信号出力部２００が電流信号Ｉ0を出力するタイミングで、電流量／タイミング制御部２０１ａにタイミング制御信号を入力し、電流量／タイミング制御部２０１ａにおいて、２τの遅延時間を加えた後、補正電流を発生すればよい。
【００３８】
また、発生する電流量は、電流信号Ｉ0と、信号出力部２００、伝送線路２１および信号受信回路２２の各インピーダンスに応じて定まることになる。すなわち、図２を用いると、例えば、次のような値となる。
【００３９】
まず、信号出力部２００が電流信号Ｉ0を出力した時に、伝送線路２１の送信端ＮＤ２０に流入される電流Ｉ1は次の式となる。
【００４０】
Ｉ1＝ＲS／（ＲS＋Ｚ0）×Ｉ0      （１）
そして、この電流Ｉ1は、伝送遅延時間τを経て伝送線路２１の受信端ＮＤ２１に伝送される。ここで、受信端ＮＤ２１において、次の式で表せる反射電流ＩR1が発生する。
【００４１】
ＩR1＝Ｉ1×ＳL      （２）
なお、ＳLは、受信端ＮＤ２１における電流の反射係数であり、次の式となる。
【００４２】
ＳL＝−（ＲL−Ｚ0）／（ＲL＋Ｚ0）      （３）
そして、この反射電流ＩR1は、伝送遅延時間τを経て伝送線路２１の送信端ＮＤ２０に伝送される。ここで、送信端ＮＤ２０での反射係数をＳSとすると、本来ならば、この送信端ＮＤ２０において、次の式で表せる再反射電流ＩR2が発生する。
【００４３】
ＩR2＝ＩR1×ＳS      （４）
ＳS＝−（ＲS−Ｚ0）／（ＲS＋Ｚ0）      （５）
そこで、この再反射電流ＩR2を受け消す補正電流ＩCANを流せば、電流の再反射を防止することができ、その値は次の式となる。
【００４４】
ＩCAN＝−ＩR2      （６）
したがって、電流量／タイミング制御部２０１ａにおいては、例えば、電流量制御信号を用いて式（６）の電流量を設定すればよい。
【００４５】
このように、タイミングと電流量を定めて補正電流ＩCANを出力することによって、図３に示すように、信号受信回路２２に対して安定した電流信号を供給することが可能になる。図３は、本発明の一実施の形態による信号伝送回路において、図２の動作波形の一例を示す電流波形図であり、（ａ）はＲS＞Ｚ0の場合、（ｂ）はＲS＜Ｚ0の場合を示すものである。
【００４６】
図３（ａ），（ｂ）に示す波形図は、例えば、信号受信回路２２のインピーダンスＲLが、伝送線路２１の特性インピーダンスＺ0に比べて非常に小さい場合を例としており、伝送線路２１の送信端ＮＤ２０での電流波形ＩAと、伝送線路の受信端ＮＤ２１での電流波形ＩBと、補正電流生成部２０１の補正電流ＩCANの波形を示している。
【００４７】
図３（ａ）においては、信号出力部２００が電流信号Ｉ0を発生したことにより、時間ｔ＝ｔ１で、伝送線路２１の送信端ＮＤ２０での電流波形ＩAが電流Ｉ1の大きさとなっている。そして、電流Ｉ1が伝送遅延時間τを経て、伝送線路２１の受信端ＮＤ２１に伝送される。受信端ＮＤ２１においては、ｔ１よりτ経過後のｔ＝ｔ２で、電流Ｉ1に対する反射電流が発生する。これによって、受信端ＮＤ２１の電流波形ＩBは、ｔ＝ｔ２において、電流Ｉ1にこの反射電流が加算され、電流Ｉ2の大きさとなっている。
【００４８】
そして、この反射電流は、伝送線路の入口に向かって伝送され、ｔ１より２τ経過後のｔ＝ｔ３で、伝送線路２１の送信端ＮＤ２０に達する。ここで、補正電流生成部２０１が、送信端ＮＤ２０に対して補正電流ＩCANを供給している。これによって、再反射が防止され、電流波形ＩAは、電流波形ＩBと同様に電流Ｉ2の大きさとなる。そして、送信端ＮＤ２０での再反射が防止されたため、信号受信回路２２に対しては、安定した電流波形ＩBが供給されている。
【００４９】
また、図３（ｂ）においても、図３（ａ）と同様な電流波形の動きとなる。但し、図３（ｂ）においては、ｔ＝ｔ３における補正電流ＩCANの向きが異なる。この場合、補正電流生成部２０１が、送信端ＮＤ２０より補正電流ＩCANの吸い込みを行うということになる。
【００５０】
以上、図２に示したような、補正電流生成部２０１を備えた信号出力回路２０およびそれを含めた信号伝送回路を用いることで、例えば次のような効果を得ることができる。
【００５１】
（１）信号出力部のインピーダンスＲSと伝送線路の特性インピーダンスＺ0とが不整合である場合でも、伝送線路の送信端における再反射を防止することができる。これによって、信号受信回路に対し安定した信号を供給することが可能になる。
【００５２】
（２）信号受信回路の誤動作を防止でき、また、信号受信回路の高速化を図ることが可能になる。すなわち、送信端および受信端での多重反射によって電流信号にリンギングが発生した場合、誤動作を防止するために、そのリンギングが収まるのを待って信号受信回路を動作させることがある。そこで、図２に示したような構成を用いると、リンギングを防止でき、このような問題を解決することができる。
【００５３】
（３）それぞれ特性インピーダンスが異なる複数の伝送線路に対応可能な信号出力回路を実現できる。
【００５４】
なお、図２においては、補正電流生成部を信号出力回路内に設けた構成を示したが、勿論、これに限らず、信号伝送回路上で伝送線路の送信端を終端する手段として補正電流生成部を設けることもできる。これによって、例えば、信号出力回路と伝送線路を、それらのインピーダンス特性にとらわれずに組み合わせることが可能になり、信号伝送回路を構築する際の柔軟性を向上させることなどが可能になる。
【００５５】
つぎに、図２で示した補正電流生成部２０１のより具体的な構成の一例について説明する。補正電流生成部２０１は、前述したように、補正電流量を設定する機能と、補正電流を発生するタイミングを設定する機能と、これらの設定に基づいて実際に補正電流を出力する機能とを備えていればよい。
【００５６】
ここで、補正電流量や発生タイミングは、それぞれ異なる特性を備えた信号伝送回路に対応させるため、任意の値に可変設定できるようにするとよい。可変設定を行う際には、例えば、ディジタル的に設定する場合とアナログ的に設定する場合などがあり、それぞれに対応して多種多様な回路が考えられる。これらの回路の一例を図４および図５に示す。
【００５７】
図４は、本発明の一実施の形態による信号伝送回路において、補正電流生成部の構成の一例を示す回路図である。図５は、本発明の一実施の形態による信号伝送回路において、補正電流生成部の図４とは異なる構成の一例を示す回路図である。図４に示す回路は、ディジタル的に設定を行うもので、図５に示す回路は、アナログ的に設定を行うものとなっている。
【００５８】
図４に示す補正電流生成部は、例えば、補正電流量設定部（１）４０，（２）４２と、タイミング設定部４１と、補正電流出力部４３などから構成される。補正電流出力部４３は、例えば、電源端子Ｖｃｃと送信端ＮＤ４０との間に設けられ、並列に接続された複数のＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタと称す）４３ａと、送信端ＮＤ４０と基準電位端子Ｖｓｓとの間に設けられ、並列に接続された複数のＮチャネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと称す）４３ｂなどを有している。ここで、ＰＭＯＳトランジスタ４３ａ側は、送信端ＮＤ４０に補正電流の供給を行い、ＮＭＯＳトランジスタ４３ｂ側は、送信端ＮＤ４０から補正電流の吸い込みを行う。
【００５９】
補正電流量設定部（１）４０は、例えば、複数のＰＭＯＳトランジスタ４３ａのそれぞれのゲート端子に出力が接続された複数のＮＡＮＤ回路４０ａなどを有し、この複数のＮＡＮＤ回路４０ａの一方の入力は、電流量設定端子（第１の設定端子）に接続され、他方の入力は、タイミング設定部４１からの出力信号に接続されている。補正電流量設定部（２）４２も同様に、例えば、複数のＮＭＯＳトランジスタ４３ｂのそれぞれのゲート端子に出力が接続された複数のＡＮＤ回路４２ａなどを有し、その入力は、電流量設定端子とタイミング設定部４１からの出力信号に接続されている。
【００６０】
すなわち、電流量設定端子により設定を行うことによって、複数のＰＭＯＳトランジスタ４３ａまたは複数のＮＭＯＳトランジスタ４３ｂの中から、駆動させるＭＯＳトランジスタおよびその数などを任意に選択することができ、補正電流の供給量または吸い込み量を柔軟に調整することが可能となる。そして、この選択されたＭＯＳトランジスタは、タイミング設定部４１からの出力信号を受けて駆動され、補正電流を出力することになる。
【００６１】
タイミング設定部４１は、補正電流注入端子（第１の入力端子）と、セレクタ４１ａと、それらの間に設けられ、インバータ回路などによってそれぞれの遅延時間を変化させた複数系統の遅延経路４１ｂと、セレクタ４１ａの選択信号を入力するタイミング設定端子（第２の設定端子）などを有している。補正電流注入端子には図２の信号出力部２００の出力段の制御信号（第１の信号）が入力される。すなわち、補正電流注入端子は信号出力部２００の出力トランジスタのゲートを駆動するドライバ段（図示せず）の出力を分岐して接続する。したがって信号出力部２００が信号を出力するのとほぼ同一のタイミングで補正電流注入端子の信号（第１の信号）が立ち上がる。タイミング設定端子により遅延経路４１ｂを選択することで、補正電流注入端子に信号（第１の信号）が入力された後、選択した遅延経路の遅延時間を経過後に出力信号を発生することができる。ここで、タイミング設定端子で設定する遅延時間は、例えば、図２の伝送線路２１の伝送遅延時間τを２倍した値となる。
【００６２】
一方、図５に示す補正電流生成部は、例えば、補正電流量設定部（１１）５０，（２２）５２と、タイミング設定部５１と、補正電流出力部５３などから構成される。補正電流出力部５３は、例えば、電源端子Ｖｃｃと送信端ＮＤ５０との間に設けられ、送信端ＮＤ５０に補正電流を供給する直列２段のＰＭＯＳトランジスタＭＰ５００，ＭＰ５０１と、送信端ＮＤ５０と基準電位端子Ｖｓｓとの間に設けられ、送信端ＮＤ５０から補正電流を吸い込む直列２段のＮＭＯＳトランジスタＭＮ５００，ＭＮ５０１などを有している。
【００６３】
ＰＭＯＳトランジスタＭＰ５００は、補正電流の供給をＯＮ／ＯＦＦにする機能を担い、ＰＭＯＳトランジスタＭＰ５０１は、そのゲート電圧値によって供給する補正電流量を設定する機能を担っている。これと同様に、ＮＭＯＳトランジスタＭＮ５００は、補正電流の吸い込みをＯＮ／ＯＦＦにする機能を担い、ＮＭＯＳトランジスタＭＮ５０１は、吸い込みの補正電流量を設定する機能を担っている。
【００６４】
補正電流量設定部（１１）５０は、例えば、電流量設定端子（第１の設定端子）を備えた可変電流源５０ａと、ダイオード接続のＰＭＯＳトランジスタＭＰ５０２などを含み、補正電流出力部５３のＰＭＯＳトランジスタＭＰ５０１との間でカレントミラーを構成する回路となっている。すなわち、電流量設定端子により可変電流源５０ａの電流量を設定することで、送信端ＮＤ５０に供給する補正電流量を定めることができる。
【００６５】
補正電流量設定部（２２）５２は、例えば、電流量設定端子を備えた可変電流源５２ａと、ダイオード接続のＮＭＯＳトランジスタＭＮ５０２などを含み、補正電流出力部５３のＮＭＯＳトランジスタＭＮ５０１との間でカレントミラーを構成する回路となっている。すなわち、電流量設定端子により可変電流源５２ａの電流量を設定することで、送信端ＮＤ５０から吸い込む補正電流量を定めることができる。
【００６６】
タイミング設定部５１は、例えば、遅延回路５１ａと、この遅延回路５１ａの出力に接続された電流方向設定回路５１ｂなどから構成される。遅延回路５１ａは、例えば、補正電流注入端子（第１の入力端子）よりシリアルに接続された複数のインバータ回路と、それぞれのインバータ回路の出力と基準電位端子Ｖｓｓとの間に設けられた容量ならびにＮＭＯＳトランジスタなどを含み、このＮＭＯＳトランジスタのゲート電圧をタイミング設定端子（第２の設定端子）によって制御することで遅延時間を調整できるものとなっている。電流方向設定回路５１ｂは、例えば、遅延回路５１ａの出力と電流方向設定端子（第１の設定端子）に接続されたＮＡＮＤ回路およびＡＮＤ回路を有し、これらの出力がＰＭＯＳトランジスタＭＰ５００およびＮＭＯＳトランジスタＭＮ５００に接続されている。
【００６７】
すなわち、電流方向設定端子および電流量設定端子で、補正電流の供給または吸い込みの選択とその電流量の設定を行い、タイミング設定端子で遅延時間の設定を行う。そして、補正電流注入端子に、図２の信号出力部２００が信号を出力するタイミングで基準信号（第１の信号）を入力すると、設定した遅延時間を経過後にＰＭＯＳトランジスタＭＰ５００またはＮＭＯＳトランジスタＭＮ５００のいずれかがＯＦＦからＯＮとなり、補正電流の供給または吸い込みが行われる。
【００６８】
このように、図４および図５に示したような補正電流生成部を用いることで、例えば、補正電流の供給量および吸い込み量と、補正電流を発生するタイミングを外部より任意に設定することなどが可能になる。したがって、このような回路を用いることで、回路設計の変更を行わずに外部設定を行うことによって、それぞれインピーダンスの異なる信号出力回路と伝送線路を組み合わせることが可能になる。なお、図４および図５で挙げた補正電流生成部の回路例は、勿論これに限定されるものではなく、一般的に広く知られている遅延回路および電流量設定回路を適用することもできる。
【００６９】
そして、これまでに説明したような信号伝送回路は、例えば、図６に示すような磁気記憶装置における書き込み回路などに適用して有益なものなる。図６は、本発明の一実施の形態による信号伝送回路において、それを適用した磁気記憶装置の構成の一例を示す図であり、（ａ）は外形の一例を示す斜視図、（ｂ）は回路構成の一例を示すブロック図である。
【００７０】
図６に示す磁気記憶装置は、例えばハードディスクドライブである。その外形は、図６（ａ）に示すように、例えば、垂直方向または水平方向に磁気異方性を有するディスク６４と、ディスク６４に対して磁気データの読み出しおよび書き込みを行う磁気ヘッド６９と、磁気ヘッド６９が固定され、データの記憶箇所に応じて磁気ヘッド６９をディスク６４上で移動するサスペンション６１と、磁気ヘッド６９との間で伝送路（１）６０を介して接続され、サスペンション６１上に設けられたプリアンプＩＣ６２と、プリアンプＩＣ６２との間で伝送路（２）６８を介して接続されたリードチャネルＩＣ６３などを含んでいる。
【００７１】
また、このような磁気記憶装置を制御する回路は、例えば図６（ｂ）のようになっており、磁気記憶装置とホストシステム（パーソナルコンピュータやディジタル機器）とのインタフェースを構成し、リード／ライトデータの転送制御などを行うハードディスクコントローラ（ＨＤＣ）６５と、データ変調／復調などといった信号処理を行うリードチャネルＩＣ６３と、磁気ヘッド６９に対して電流を供給してデータ書き込みを行う回路と磁気ヘッド６９で読み取ったリード信号を増幅する回路などを含むＲＷ＿ＩＣ（プリアンプＩＣ）６２と、サスペンション６１の動作機構やディスク６４の回転機構といったサーボ機構６７の制御を行うモータ制御（サーボ）ＩＣ６６などを含んでいる。
【００７２】
このような磁気記憶装置の構成において、これまでに説明したような信号伝送回路は、プリアンプＩＣ（信号出力回路）６２、伝送路（１）（伝送線路）６０、磁気ヘッド６９（信号受信回路）からなるデータ書き込みを行う回路に適用して特に有益なものとなる。
【００７３】
すなわち、通常、磁気ヘッド６９のインピーダンスは、伝送路（１）６０の特性インピーダンスに比べて小さくなる。また、磁気記憶装置の違いによって、伝送路（１）６０の特性インピーダンスが複数通り存在することがある。このようなことから、従来技術においては、磁気記憶装置毎にプリアンプＩＣ６２を再設計する必要があった。しかしながら、これまでに説明したような信号伝送回路を用いると、プリアンプＩＣ６２の再設計が不要となる。
【００７４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７５】
例えば、これまでの説明においては、信号出力回路が電流駆動である場合を例に説明を行ったが、信号出力回路が電圧駆動である場合でも、その再反射電圧に伴う再反射電流を相殺する補正電流を出力することで、再反射を防止することができる。
【産業上の利用可能性】
【００７６】
本発明の信号伝送回路、信号出力回路および信号伝送回路の終端方法は、例えばハードディスクドライブの磁気ヘッドに対する書き込み回路などのように、信号受信端で反射が発生するシステムに対し、その再反射防止手法として適用して特に有益なものであり、さらに、これに限らず、バス上にドライバ回路やレシーバ回路が接続された一般的な伝送システムに対しても、その終端手法として広く適用可能である。
【図面の簡単な説明】
【００７７】
【図１】本発明の一実施の形態による信号伝送回路において、その構成の一例を示す概略図である。
【図２】本発明の一実施の形態による信号伝送回路において、その回路構成の一例を示す等価回路図である。
【図３】本発明の一実施の形態による信号伝送回路において、図２の動作波形の一例を示す電流波形図であり、（ａ）はＲS＞Ｚ0の場合、（ｂ）はＲS＜Ｚ0の場合を示すものである。
【図４】本発明の一実施の形態による信号伝送回路において、補正電流生成部の構成の一例を示す回路図である。
【図５】本発明の一実施の形態による信号伝送回路において、補正電流生成部の図４とは異なる構成の一例を示す回路図である。
【図６】本発明の一実施の形態による信号伝送回路において、それを適用した磁気記憶装置の構成の一例を示す図であり、（ａ）は外形の一例を示す斜視図、（ｂ）は回路構成の一例を示すブロック図である。
【図７】本発明の前提として検討した従来技術の信号伝送回路において、その回路構成の一例を示す等価回路図である。
【図８】本発明の前提として検討した従来技術の信号伝送回路において、図７の動作波形の一例を示す電流波形図であり、（ａ）はＲS＞Ｚ0の場合、（ｂ）はＲS＜Ｚ0の場合、（ｃ）はＲS＝Ｚ0の場合を示すものである。
【符号の説明】
【００７８】
１０，２０  信号出力回路
１１，２１  伝送線路
１２，２２  信号受信回路
２００  信号出力部
２０１  補正電流生成部
２０１ｂ  電流源
２０１ａ  電流量／タイミング制御部
４０，４２，５０，５２  補正電流量設定部
４０ａ  ＮＡＮＤ回路
４１，５１  タイミング設定部
４１ａ  セレクタ
４１ｂ  遅延経路
４２ａ  ＡＮＤ回路
４３，５３  補正電流出力部
４３ａ  ＰＭＯＳトランジスタ
４３ｂ  ＮＭＯＳトランジスタ
５０ａ，５２ａ  可変電流源
５１ａ  遅延回路
５１ｂ  電流方向設定回路
６０，６８  伝送路
６１  サスペンション
６２  プリアンプＩＣ
６３  リードチャネルＩＣ
６４  ディスク
６５  ハードディスクコントローラ
６６  モータ制御ＩＣ
６７  サーボ機構
６９  磁気ヘッド
ＮＤ２０，ＮＤ４０，ＮＤ５０  送信端
ＮＤ２１  受信端
ＭＰ５００〜５０２  ＰＭＯＳトランジスタ
ＭＮ５００〜５０２  ＮＭＯＳトランジスタ
【図１】
2005269336.tif 000003
【図２】
2005269336.tif 000004
【図３】
2005269336.tif 000005
【図４】
2005269336.tif 000006
【図５】
2005269336.tif 000007
【図６】
2005269336.tif 000008
【図７】
2005269336.tif 000009
【図８】
2005269336.tif 000010