(57)【要約】【課題】  メモリに格納するサンプル点の数を増やさずに、誤差を減少させることができる関数発生方法と装置の開発。【解決手段】  引数をＱ（Ｑは自然数）ポイントに離散化し、離散化により得られた基準引数に対する関数値を基準関数値とし、それに伴う補間係数をメモリに格納し、２進数で与えられる引数の上位ビットを入力アドレスとしてメモリから基準となる関数値と補正係数を読み出し、前記引数の下位ビットから得られる補間演算用引数と各補正係数から線形補間により前記関数値の近似値を求め、この近似値に対して、さらに、前記引数の下位ビットから得られる補間演算用引数とメモリから読み出した別の補正係数から、線形補間を行い、この線形補間を繰り返して、多重線形近似とすることにより、前記関数の近似値を得る関数発生方法とその装置。【選択図】図２
2005182719.tif 000002
【特許請求の範囲】
【請求項１】
２進数で与えられる引数から任意の関数を発生させる発生方法にあって、引数をＱ（Ｑは自然数）ポイントに離散化し、離散化した引数に対応した基準関数値と補間回数ぶんの補間係数を記憶する記憶方法と、前記補間データを前もって計算しておく計算手段と、入力される引数の下位ビットから補間演算に必要な補間演算用引数を選択する手段と、前記基準関数値、前記補間係数、前記補間演算用引数を用いて線形補間により補正値を得る計算手段と、前記補正値を前記基準関数値に加算、または減算することにより前記関数値の近似値を求める手段と、記憶装置に記憶していた別の補間係数と入力された引数のさらに下位ビットから得られた別の補間演算用引数を用いて、線形補間により補正値を計算し、前記近似値に対して補正値を加減算することにより追加的に線形補間を行う手段と、これら一連の線形補間演算を繰り返すことで多重線形補間を実現し、前記関数の近似値を高い精度で得ることを特徴とする任意関数発生方法。
【請求項２】
入力引数の値に対応する関数を発生させる装置にあって、引数をＱ（Ｑは自然数）ポイントに離散化し、離散化した引数に対応する基準関数値と補間回数ぶんの補間係数を記憶しておくメモリと、引数値の下位ビットから補間に使用する補間演算用引数値を取り出す引数変換回路と、前記メモリから読み出した補間係数と補間演算用引数値から線形補間により補正値を計算する補間演算回路と、前記補正値を基準関数値に加算減算するための加算回路・減算回路を、それぞれ補間回数に応じた数を持ち、複数の前記補間係数と前記引数変換回路から得られた複数の補間演算用引数を用いて、前記線形補間回路により複数の補正値を計算し、各補正値を基準関数値に加減算することで、請求項１に記載の線形補間を繰り返し行う多重線形補間を実現し、パイプラインレジスタを具備することにより、一連の前記多重線形補間演算をパイプラインによる並列処理を利用して効率的に、前記関数の近似値を得る事を特徴とする任意関数発生装置。
【発明の詳細な説明】
【発明の技術分野】
【０００１】  本発明は、多重線形補間を用いた関数発生方法と関数発生装置に関するものである。
【背景技術】
【０００２】    ハードウェアによる関数の生成には、級数展開と多項式による近似式を用いる方法、あらかじめ計算した関数の値を記憶装置（メモリ）に格納した、ルックアップテーブル（Ｌｏｏｋ−ｕｐ  ｔａｂｌｅ；以下ＬＵＴと称する）を用いる方法などがある。多項式法は多くの演算回路を必要とするという問題がある。ＬＵＴを用いる方法は、任意の関数に簡単に対応できるという長所があるが、量子化による大きな誤差が発生してしまう。この量子化誤差を低減させるには、大容量のメモリで対応できるが、大容量メモリは速度の低下、消費電力の増加につながるという問題がある。
メモリの容量削減については、発生させる関数の性質を利用した容量圧縮方法が提案されている。例えば、正弦波の関数については、位相入力を領域位相角、細分位相角に分け、三角関数の性質から正弦波の振幅を計算する方法がある。これにより、ある程度、必要なメモリサイズを小さくすることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】  本発明は、関数値の値を保持するメモリの容量を増加させることなく、関数の引数の分解能を上げることのできる任意関数発生方法とその装置を提供するものである。
【課題を解決するための手段】
【０００４】  そこで、本発明は、多重線形補間により関数の値を精度良く近似させる関数発生方法と関数発生装置であり、その特徴とする手段は次の通りである。【０００５】  本発明の方法の特徴は、引数をＱ（Ｑは自然数）ポイントに離散化し、離散化により得られた基準引数に対する関数値を基準関数値とし、それに伴う補間係数をメモリに格納し、２進数で与えられる引数の上位ビットを入力アドレスとしてメモリから基準となる関数値と補正係数を読み出し、前記引数の下位ビットから得られる補間演算用引数と各補正係数から線形補間により前記関数値の近似値を求め、この近似値に対して、さらに、前記引数の下位ビットから得られる補間演算用引数とメモリから読み出した別の補正係数から、線形補間を行い、この線形補間を繰り返して、多重線形近似とすることにより、前記関数の近似値を得る関数発生方法。
即ち本発明方法は、多重線形補間では、線形補間を繰り返すことで任意関数の近似関数を得る。最初の補間は、隣接する基準関数値を結ぶ直線で近似を行う。補間係数は、隣接する基準関数値同士の差分、補間演算用引数は基準引数と入力引数の差分で、この差分に比例した補正値を補間係数から求め、基準関数値から減算、または加算することで上記線形近似を行う。２番目の補間に用いる補間演算用引数は，与えられた引数と直近の基準引数との差分で、この差分と補間係数に比例した補正値を最初の補間結果に対して加算、または減算することで近似値を得る。その結果、２つの基準引数の中間において所望の関数との誤差が０となるような近似関数が得られる。次の補間は、同様の方法で誤差が０となる上記中間点と、それに隣接する基準引数との中間点において所望の関数との誤差が０となるように近似を行う。各近似において、補正係数を基準関数値に加算するか減算を行うかは、関数の形により異なる。以上の線形補間を繰り返すことで、得られる近似関数と所望の関数との誤差が０となる点が増加し、近似精度を上げることができる。【０００６】  また本発明の装置の特徴は、前期基準引数に対する基準関数値と補間回数ぶんの補間係数を保持するメモリ６、第１引数変換回路７、第２引数変換回路８、第１補間演算回路１０、第２補間演算回路１１、第３補間演算回路１２、減算回路１４、加算回路１５、加算回路１６、パイプラインレジスタ９、１３、１７により構成し、メモリのテーブルから関数の基準値と補正係数を読み出し、与えら得た引数を引数変換回路により補間演算用引数を求め、これらの補正係数と補間演算用引数から、複数の補間演算回路が，それぞれ，線形補間を用いて複数の補正値を求める。これらの補正値を加減算回路で基準値に加算、または、減算することで、多重線形補間を実現し、前記関数の近似値を得る関数発生装置である。補正値の加算を行うか、減算を行うかは、近似する関数の形により異なる。引数変換回路、補間演算回路の数は、補間の繰り返し回数に比例して増減する。演算はパイプラインによる並列処理により、計算され、効率の良い処理が行われる。メモリに格納しておく基準引数に対する基準関数値、各補間演算に用いる補間係数は、あらかじめシミュレーションを行って、値を決めておく。
即ち本装置は、入力された引数の値の上位ビットを基準引数の値とし、基準関数値、補間係数をメモリから読み出す。引数変換回路は、基準引数値と入力引数値の差分、直近の基準引数値と入力引数値の差分、直近の基準引数、または、隣接基準引数の中間点と入力引数の差分、をそれぞれ求め、補間演算用引数とする。３回以上の補間を行う場合、引数変換回路、補間係数の数は増加する。補間演算回路は、上記補間係数、補間演算用引数から補正値をそれぞれ独立に計算する。そして、最初にメモリから読み出した基準関数値から、前記補正地の値を加算、または減算することにより最終的な近似値を得る。加算を行うか減算を行うかは、関数の形により異なる。一連の処理のうち、メモリからの読出し、引数変換を第１ステージ、補間演算回路による補正値計算を第２ステージ、補正値の基準関数値への加減算を第３ステージのパイプラインとして並列に各処理を行い、効率の良い演算を行うことができる。
【発明の効果】
【０００７】  本発明の多重線形補間による任意関数発生方法及び装置は、上記手段により次のような効果をもたらす。
１）．メモリに格納するサンプル点となる基準引数の数Ｑが大幅に減少するため、非常に小容量のメモリで実現可能。
２）．各サンプル点の情報量（基準関数値＋補間係数のビット数）は増えるが、総メモリビット数は減少する。
３）．補間計算により処理が複雑化するが、並列処理、パイプライン処理による高速演算が可能となる。
即ち、本発明の多重線形補間による任意の関数発生手段は、メモリサイズの増加を抑えながら、任意の関数を高い精度で近似を行うことができる。大容量メモリを必要としないため、消費電力の大幅な低減と動作速度の向上を可能にしたのである。
これにより、後述する応用例で紹介のように、ダイレクトディジタル周波数シンセサイザ（ＤＤＳ）、除算回路等への応用を極めて有利に可能ならしめたのである。
【発明を実施するための最良の形態】
【０００８】  本発明の関数発生方法及び装置は、多重線形補間により関数の値を高精度で近似する。
本発明方法の実現形態として構成とその意義を次に詳述する。
（１）２進数で与えられる引数の上位ビットを入力アドレスとしてメモリから基準となる関数値と補正係数を読み出す。この値は量子化誤差が含まれるので、引数の下位ビットから得られる補間演算用引数と補正係数から近似値を線形補間により求める。
（２）引数のさらに下位のビットから得られる別の補間演算用引数と別の補正係数から（１）で行った線形補間値に対して、さらに線形補間を行う。
（３）上記（２）の補間を繰り返す多重線形補間により任意の関数の近似を行う。多重線形補間では、図１の（Ｃ）２回の線形補間結果、（Ｄ）３回の線形補間結果の関数生成グラフに示すように、（Ａ）補間無しの結果と（Ｂ）１回の線形補間結果、に比し、メモリに格納するサンプル点の数を増やさずに、関数の近似度を上げることができる。
（４）線形補間の回数を増やすことで精度を上げることができるが、回路規模と必要な精度から補間回数を決める。【０００７】  本発明装置は、上記多重線形補間により関数の近似を行うことで、メモリに格納するサンプル点の数を増やさずに、高い精度で任意の関数発生を実現する。
本発明装置の実施形態は、図２に示すように、メモリ６、第１引数変換回路７、第２引数変換回路８、第１補間演算回路１０、第２補間演算回路１１、第３補間演算回路１２、減算回路１４、加算回路１５、加算回路１６、パイプラインレジスタ９、１３、１７を主構成とする。
この機能（作用）としては、メモリから関数の基準値と補間係数を読み出す。補間演算回路は、補間係数、引数から得られる補間演算用引数から、線形補間による補正値を計算する。さらに、この補正値を基準関数値に加減算することにより関数の近似値を得る。複数の補間演算回路を用いることで、線形補間を繰り返す多重線形補間を実現し、精度の高い関数近似を行う。したがって、引数変換回路、補間演算回路の個数は、線形補間の回数により変化する。必要とする精度と回路規模から、補間回数を決める。また、メモリに格納する、関数の基準位相、補間係数の値は、あらかじめシミュレーションを行い決定する。
【実施例】
【０００８】  本実施例は、余弦波（ｃｏｓｉｎｅ関数）を発生する装置例であり、ここでは３回の線形補間を行う場合の多重線形近似による関数発生方法と装置を詳細に説明する。
線形補間回数を増やすことで得られる関数の精度を上げることができるが、同時に回路規模が大きくなる。ここでは、あらかじめ行ったシミュレーションにより線形補間回数を３回とした。また、同シミュレーションから、メモリに格納する基準関数値、各線形補間で使用する補間係数の値を求めた。
余弦波発生装置のブロック図を図２に示す。同様の方法で正弦波でも余弦波でも生成できるが、ここでは余弦波出力として説明する。装置は、三角関数の０〜π、０〜π／２における対称性を利用している。位相反転回路１、信号反転回路５とパイプラインレジスタ２、３、４は、多重線形補間により生成された０〜π／２の範囲で生成される余弦波データから０〜２πの範囲に拡張する。
０〜π／２の範囲で余弦波を生成する回路を多重線形補間法により実装する。余弦波生成用多重線形補間回路は、引数をＱポイントに離散化し、離散化した基準引数に対する基準振幅値と補間係数を保持するメモリ６、第１引数変換回路７、第２引数変換回路８、第１補間演算回路１０、第２補間演算回路１１、第３補間演算回路１２、減算回路１４、加算回路１５、加算回路１６、およびパイプライン処理を行うためのパイプラインレジスタ９、１３、１７により構成される。引数変換回路、補間演算回路の個数は、補間回数により増減する。
ここでの引数Ｐは位相情報で、いくつかの部分に分割され、対応する補間に使用される。図３にＰのフォーマットを示す。メモリ６には余弦波の基準点の振幅データと線形補間のための補間係数が格納される。ここでは、基準点の間にある関数の値を３段階の線形補間により近似する。
まず、上位２ビット、ａＮ−１、ａＮ−２は０〜π／２の範囲で生成される余弦波データから０〜２πの範囲に拡張するために位相、振幅反転を行うかどうかの判断に使用する。
多重線形補間による０〜π／２の範囲の余弦関数生成回路には、ＰからａＮ−１、ａＮ−２を除いたデータが引数として与えられる。Ｐは、図３に示すようにＰ０、Ｐ１、Ｐ２、Ｐ３に分割され、補間に使用される。上位引数データＰ０がメモリにアドレス入力として与えられ、基準振幅値と補間のための係数が読み出される。つまり、Ｐ０はメモリに、その振幅情報を持つ基準引数に等しくなる。補間の回数が３の場合のメモリデータフォーマットを表１に示す。サンプル点の基準振幅データＤ１（Ｐ０）、Ｄ２（Ｐ０）、ＤＡ３（Ｐ０）、ＤＢ３（Ｐ０）は、それぞれの補間で使用される係数である。ここでは、Ｙｎを第ｎ回目の補間結果と定義する。そして、ＹＢ（Ｐ０）は、補間前の基準となる関数値となる。【０００９】
【表１】
2005182719.tif 000003
最初の補間の様子を図４に示す。Ｐ１は基準引数Ｐ０と入力引数Ｐとの差分になる。そして、補間係数Ｄ１を用いて、この差分に比例した値ｄＰ１を第１補間演算回路１０により求め、Ｙ０から減算することで、出力値を調整する。この減算は、減算回路１４により行われる。Ｄ１の値は、隣の基準点との差に等しい。この結果、隣接する基準関数値を直線で結ぶような近似関数が得られる。
２回目の補間は、図５に示されるように、最初の結果に対して行われる。第２補間の前に、下位の引数データＰ２は、第１引数変換回路７によりＰ＾２に変換される。Ｐ＾２は、直近の基準引数である値とＰとの差分である。そして、補間係数Ｄ２を用いて、この差分に比例した補正値ｄＰ２を第２補間演算回路１１により求め、加算回路１５により出力値に加算する。Ｄ２は、図５に示されるように、基準位相と基準位相の中間における、最初の補間結果と実際の値との誤差で、あらかじめシミュレーションにより求め、メモリに格納しておく。この補間の結果、２つの隣接基準引数の中間において，余弦関数との誤差が０となる近似関数が得られる。
第３補間の様子を図６に示す。まず、下位引数データＰ３は第２引数変換回路８により、Ｐ＾３に変換される。Ｐ＾３は、入力引数と隣接する基準引数である位相との差、入力引数と隣接する基準引数の中間点との差、のうち最も小さな値である。また、第３補間用の係数として、ＤＡ３とＤＢ３が、メモリに格納されているが、Ｐ３の値によりとちらかが選ばれる。第３補間演算回路１２により補正値ｄＰ３が計算され、加算回路１６により出力値に加算される。ＤＡ３とＤＢ３の値もあらかじめ行ったシミュレーションにより求めておく。この補間により，図６に示されるように，２つの隣接する基準引数の間の２点で誤差が０となる近似関数が得られる。
各補間における補正値の計算は、お互い独立で、同時に計算することができる。これは、提案手法のハードウェア化において、並列処理による高速化が可能であることを示している。そこで、メモリの読み出し、各引数変換を第１ステージの処理、３個の補正値計算を第２ステージ、基準関数値への加減算を第３ステージとして、多重線形補間による余弦関数生成部を３ステージのパイプライン処理としている。レジスタ９、１３、１７が、パイプライン処理のためのレジスタである。そして、余弦波生成回路全体としては４ステージのパイプライン処理となっている。【００１０】  次に、本実施例の正当性を確かめるために、応用例１に詳細に紹介するが、本例の関数発生器をダイレクトディジタル周波数シンセサイザ（Ｄｉｒｅｃｔ  ｄｉｇｉｔａｌ  ｆｒｅｑｕｅｎｃｙ  ｓｙｎｔｈｅｓｉｚｅｒ：ＤＤＳ）の位相振幅変換回路（Ｐｈａｓｅ−ａｍｐｌｉｔｕｄｅ  ｃｏｎｖｅｒｔｅｒ：ＰＡＣ）に応用した実験を行った。まず、シミュレーションを行い、本例を応用したＰＡＣは余弦関数の近似を非常に小さい誤差で行えることを示した。さらに、このＤＤＳの出力スプリアスの測定を行い、補間の次数を増やすことで不要スプリアスの低減が可能であることを確認した。これは、余弦波の近似が高精度で行われていることを示すものである。【００１１】  応用例１（ダイレクトディジタル周波数シンセサイザ（ＤＤＳ）への応用）
周波数シンセサイザは、現代の通信分野で非常に大きな役割を担っている。特に、ＰＬＬによる周波数シンセサイザに比べ、細かい周波数ステップと高速周波数の切り換えが可能なダイレクトディジタル周波数シンセサイザ（Ｄｉｒｅｃｔ  Ｄｉｇｉｔａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｓｙｎｔｈｅｓｉｚｅｒ：以下ＤＤＳと称する）が注目を集めている。
ほとんどのＤＤＳは、正弦波の生成のための位相−振幅変換（Ｐｈａｓｅ  ｔｏ  Ａｍｐｌｉｔｕｄｅ  Ｃｏｎｖｅｒｔｅｒ：以下ＰＡＣと称する）にＲＯＭを用いている。周波数解像度の増加、スプリアス特性の改善を行うためには、ＰＡＣの精度を上げなければならない。そのためには、大容量メモリが必要となるが、これは、動作速度の低下、消費電力の増加につながってしまう。この消費電力の問題がＤＤＳの携帯通信機器への応用を妨げている。ＤＤＳの位相振幅変換に提案手法による余弦波発関数回路を用いることで、消費電力の問題を解決することができる。
ここでは、多重線形補間による関数発生装置の効果を示すために、方法手段を用いてＰＡＣとＤＤＳを実装し、実験により、その効果を調べる。ＤＤＳのブロック図を図７に示す。ＤＤＳは、位相アキュムレータ、ＰＡＣ、ディジタルアナログコンバータ（ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇ  ｃｏｎｖｅｒｔｅｒ：ＤＡＣ）により構成される。位相アキュムレータは、加算器、レジスタで構成される。クロック信号が入力される度に、レジスタの値はＫだけ増加される。位相アキュムレータの出力周期はレジスタの内容が２Ｍ（Ｍはレジスタのビット数）を超える周期と一致する。ＤＤＳの出力周波数は次式で与えられる。【００１２】
【数１】
2005182719.tif 000004
そして、アキュムレータのＭビットのうち、上位ＮビットがＰＡＣに送られ、Ｌビットの正弦波の振幅データに変換され、さらにＤＡＣによりアナログ信号に変換される。このＰＡＣに提案する関数発生器を使用する。【００１３】  次に本応用例１の実装と実験について説明する。本発明の正当性を示すため、さまざまな実験と測定を行った。本発明例のＰＡＣとＤＤＳをＶＨＤＬで記述し、Ａｌｔｅｒａ社のＦＰＧＡ（ＥＰＦ１０Ｋ１００）を用いて実装を行った。
実装に用いたパラメータを以下に示す。
１）。位相アキュムレータのビット数（Ｍ）：２４ビット
２）。ＰＡＣへの入力データのビット数（Ｎ）：１０ビット
３）。ＰＡＣの出力データのビット数（Ｌ）：１０ビット
４）。クロック周波数（ｆｃｌｏｃｋ）：１６。７７７２１６ＭＨｚ（＝２２４Ｈｚ）
５）。ＰＡＣのＬＵＴのメモリ容量：１１６ビット、（サンプル点の数は４、正弦波１周期で１６サンプル相当）
図８に、シミュレーションにより得られた上記ＰＡＣの出力と、実際の波形を示す。図８では、誤差が目視できるように０〜π／４の範囲を図示しているが、実際の波形との誤差が、非常に小さいことがわかる。
次に、全ＤＤＳをＦＰＧＡ上に実装し、実際の出力スペクトラムを測定した。ＤＤＳの出力スペクトラムは、ＰＡＣが生成する余弦波（正弦波）の波形の形により大きく影響を受けるので、ＰＡＣが生成する波形の定量的な評価ができる。図９に測定結果を示す。図９（Ａ）は、補間を行わないＤＤＳの出力スペクトラムである。この場合、ＰＡＣはたったの１６サンプルしか持たないため、非常に大きなスプリアスが発生している。
図９（Ｂ）は、補間を１回だけ行った場合のＤＤＳの出力スペクトルである。不要スプリアスが低減され、スプリアス特性が大きく改善されているが、まだ、比較的大きなスプリアスがいくつか残っている。しかし、これらのスプリアスは、さらに２回目の補間、３回目の補間を行うことで、徐々に小さくすることができる。
図９（Ｄ）に示すように第３補間まで行うと、不要スプリアスは、−６０ｄＢ以下となり、無視できる程度に小さくなっている。図９（Ｅ）は、図９（Ａ）と同じスペクトルであるが、周波数の表示範囲を広くしている。ディジタル信号処理による波形生成特有の折り返し誤差による強力なスプリアスが発生している。図９（Ｆ）を見ると、３段階の補間により、これらのスプリアスもほとんど除去できていることがわかる。
線形補間の回数を変えた場合のＤＤＳの回路規模を表２に示す。線形補間の回数の増加に比例し、回路規模も増加しているが、線形補間回数が３の場合の２、７８７ゲート相当でも、かなり小さい回路で実現できている。線形補間を行わない場合の６９０ゲートのＤＤＳは、線形補間の回路だけを除いたＤＤＳ回路で、メモリの追加は行っていないので、回路規模は，非常に小さくなる。【００１４】
【表２】
2005182719.tif 000005
表３にＬＵＴのＲＯＭの内容を示すが、全部で１１６ビットしか必要としない。入力１０ビット、出力１０ビットのＰＡＣをＬＵＴのみの従来方法で実装すると、２６２１４４ビットのＲＯＭが必要となる。【００１５】
【表３】
2005182719.tif 000006
【００１６】  応用例２（除算回路への応用）
除算では、割る数と割られる数の大小比較により、減算するか、しないかを決める。これは、オペランド（演算数）により、異なる処理が行われることになり、除算回路としては、回路が複雑化する原因となっている。また、処理内容が一意に決まらないため、乗算回路で用いられているようなパイプラインによる高速化が困難となる。
多重線形補間による１／Ｘ関数発生回路を作成し、除算をＹ／Ｘ＝Ｙ×１／Ｘと置き換えることで、除算回路を実現することができる。この方法では、処理手順がオペランドにより変化しないので、関数発生装置を含めて、パイプラインによる高速化が可能となる。
【産業上の利用可能性】
【００１７】  以上の説明で明らかなように本発明は、サンプル数の増加を抑えながら、任意の関数例えば余弦波や正弦波の近似を非常に小さい誤差で行えその近似度を向上させることができるため、小容量のメモリで関数発生回路を実装できる。
さらにＤＤＳの出力スプリアスの測定を行い、線形補間のステージ数を増やすことで不要スプリアスの低減を実現した。これは、関数の近似が高精度で行われていることを示すものである。
このように優れた多重線形補間による任意の関数発生方法と装置は、ダイレクトディジタル周波数シンセサイザ（ＤＤＳ）、除算回路への応用を有利に可能ならしめ、この種産業に広く利用されその発展に大きく寄与するものである。
【図面の簡単な説明】
【００１８】
【図１】本発明における多重線形補間の有無別の関数生成結果を示すグラフであり、（Ａ）は比較例の線形補間無し、（Ｂ）は１回線形補間、（Ｃ）は２回線形補間、（Ｄ）は３回線形補間を各々示す。
【図２】本発明の方法を実施するための本発明装置例の余弦関数生成装置を示すブロック線図である。
【図３】位相情報Ｐのフォーマット例
【図４】１回線形補間の説明グラフ
【図５】２回線形補間の説明グラフ
【図６】３回線形補間の説明グラフ
【図７】本発明を応用したダイレクト周波数シンセサイザ例を示すブロック線図である。
【図８】本発明の多重線形補間によるＰＡＣのシミュレーション結果（０〜π／２）
【図９】本発明応用の有無別ＤＤＳ例の出力スペクトルを示すグラフであり、（Ａ）は比較例の線形補間無し、（Ｂ）は線形補間回数＝１、（Ｃ）線形補間回数＝２、（Ｄ）は線形補間回数＝３、（Ｅ）は比較例の線形補間なし（広帯域レンジによる測定結果）、（Ｆ）は線形補間回数＝３（広帯域レンジによる測定結果）を各々示す。
【符号の説明】
【００１９】１．ＬＵＴ：Ｌｏｏｋ−Ｕｐ  Ｔａｂｌｅ  ルックアップテーブル
２．ＤＤＳ：Ｄｉｒｅｃｔ  Ｄｉｇｉｔａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｓｙｎｔｈｅｓｉｚｅｒダイレクトディジタル周波数シンセサイザ。任意の周波数の信号を生成可能な信号発生装置。
３．ＦＰＧＡ：Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙユーザがプログラム可能な集積回路。
４．ＰＡＣ：Ｐｈａｓｅ−Ａｍｐｌｉｔｕｄｅ  Ｃｏｎｖｅｒｔｅｒ位相から正弦波の振幅に変換する装置。
５．Ｐｎ：ｎ回目の線形補間に使用する関数の引数（入力）
６．Ｄｎ：ｎ回目の線形補間に使用する係数
７．Ｙｎ（Ｐ）：ｎ回目の線形補間後の出力値
８．ｄＰｎ：ｎ回目の線形補間計算における補正値
【図１】
2005182719.tif 000007
【図２】
2005182719.tif 000008
【図３】
2005182719.tif 000009
【図４】
2005182719.tif 000010
【図５】
2005182719.tif 000011
【図６】
2005182719.tif 000012
【図７】
2005182719.tif 000013
【図８】
2005182719.tif 000014
【図９】
2005182719.tif 000015