(57)【要約】【課題】入力されるデジタルビデオデータにより、電流駆動型画素回路を駆動する。【解決手段】デジタルビデオラインには、４ビットのデジタルビデオ信号が入力されてくる。入力されてくるデジタルビデオ信号に応じて、対応するカラムの電流発生回路５２にデジタルビデオ信号を導入する。そこで、デジタルビデオ信号を電流発生回路５２が電流信号に変換して対応する画素回路５０に供給する。そして、各電流発生回路５２は、デジタルビデオ信号に応じて電流を出力する出力トランジスタを有するとともに、その出力トランジスタのしきい値のバラツキを補償するための補償回路を有している。【選択図】        図１
2005010683.tif 000002
【特許請求の範囲】
【請求項１】
入力されてくる複数ビットの０、１からなるデジタルデータで表されたデジタルビデオ信号をビット毎に記憶する記憶部と、
この記憶部に記憶された各ビットの０、１を示すデジタルビデオ信号が入力され、各ビットに応じた大きさの電流をそれぞれ発生する電流発生回路と、
この電流発生回路の出力電流の合計の電流量の電流信号を受け入れ表示を行う電流駆動型画素回路と、
を有する表示装置であって、
前記電流発生回路は、記憶部からのデジタルビデオ信号に対応するドレイン電流を出力する出力トランジスタと、この出力トランジスタのしきい値電圧のバラツキを補償するための補償回路を含むことを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記補償回路は、
前記出力トランジスタのドレイン・ゲート間を短絡する短絡トランジスタと、
前記出力トランジスタのゲートに一端が接続され、他端に供給される電圧信号に応じて、出力トランジスタのゲート電圧をシフトさせる入力コンデンサと、
前記出力トランジスタのゲートに一端が接続され他端が所定の電源に接続され、出力トランジスタのゲート電圧を保持する保持用コンデンサと、
を含み、
短絡トランジスタをオンした状態で、出力トランジスタに電流を流すことによって、そのゲートにしきい値電圧をセットし、
その後前記入力コンデンサを介し電圧信号を出力トランジスタのゲートに印加することで、出力トランジスタのしきい値電圧に電圧信号を加算した電圧を出力トランジスタのゲートにセットしてこの電圧により出力トランジスタを駆動することを特徴とする表示装置。
【請求項３】
請求項１に記載の表示装置において、
前記補償回路は、
前記出力トランジスタのゲートに入力されてくる電圧信号を一端に受けて保持する保持容量と、
この保持容量の他端に接続され、所定の電圧またはパルス状信号が入力される第１制御信号線と、
前記出力トランジスタのゲートに一端が接続され、他端は所定の電圧またはパルス状信号が入力される第２制御信号線に接続されるＭＯＳ型容量素子と、
を有し、
第１または第２制御信号線の電圧変動によって前記ＭＯＳ型容量素子のオンオフ状態を変化させてＭＯＳ型容量素子の容量を変化させることを特徴とする表示装置。
【請求項４】
請求項１〜３のいずれか１項に記載の表示装置において、
前記画素回路は、マトリクス配置されており、前記出力トランジスタ及び補償回路は、マトリクス配置された画素回路の各列に対応して設けられ、かつこれら回路は１つの基板上に集積されていることを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタルビデオ信号を電流信号に変換して画素回路に供給して表示を行う表示装置に関する。
【０００２】
【従来の技術】
自発光素子であるエレクトロルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ：以下ＥＬ）素子を各画素に発光素子として用いたＥＬ表示装置は、自発光型であると共に、薄く消費電力が小さい等の有利な点があり、液晶表示装置（ＬＣＤ）やＣＲＴなどの表示装置に代わる表示装置として注目されている。
【０００３】
特に、ＥＬ素子を個別に制御する薄膜トランジスタ（ＴＦＴ）などのスイッチ素子を各画素に設け、画素毎にＥＬ素子を制御するアクティブマトリクス型ＥＬ表示装置では、高精細な表示が可能である。
【０００４】
このアクティブマトリクス型ＥＬ表示装置では、通常基板上に複数本のゲートラインが行方向に延び、複数本のデータライン及び電源ラインが列方向に延びており、各画素は有機ＥＬ素子と、選択ＴＦＴ、駆動用ＴＦＴ及び保持容量を備えている。ゲートラインを選択することで選択ＴＦＴをオンし、データライン上のデータ電圧（電圧ビデオ信号）を保持容量に充電し、この電圧で駆動ＴＦＴをオンして電源ラインからの電力を有機ＥＬ素子に流している。
【０００５】
また、下記の特許文献１には、各画素において、制御用のトランジスタとしてｐチャンネルの２つのＴＦＴを追加し、データラインに表示データに応じたデータ電流（電流ビデオ信号）を流す回路が示されている。
【０００６】
すなわち、この特許文献１の回路では、電流ビデオ信号をデータラインに流し、この電流ビデオ信号を電流電圧変換用ＴＦＴに流して駆動ＴＦＴのゲート電圧を設定する。
【０００７】
この特許文献１に記載の回路によれば、データラインに流れるデータ電流に応じて、駆動ＴＦＴのゲート電圧を設定することができる。このため、データラインに電圧信号を供給するものと比較して、正確なＥＬ素子の駆動電流制御が行える。また、電流電圧変換用のＴＦＴを共用することで、素子数を比較的少なくすることができる。
【０００８】
【特許文献１】
特表２００１−１４７６５９号公報
【０００９】
【発明が解決しようとする課題】
特許文献１の表示装置では、画素回路における電流量を比較的正確に制御できるが、ビデオ信号は、電圧や電流で示されるアナログ信号であり、伝達経路における劣化を免れることはできない。一方、デジタルビデオ信号を利用すれば、伝達経路におけるデータの劣化は大幅に改善できる。
【００１０】
しかし、デジタルビデオ信号を利用した場合には、デジタルビデオ信号を対応する電流信号に変換する電圧電流変換回路が必要となり、これには従来のアクティブマトリクス型ＥＬ表示装置の画素で使用されている電圧電流変換回路を用いることができる。しかし、この電圧電流変換回路では、ＴＦＴのバラツキに起因するムラが問題となる。
【００１１】
本発明は、デジタルビデオ信号を受け入れ、電流駆動型画素回路を効果的に駆動することができる表示装置に関する。
【００１２】
【課題を解決するための手段】
本発明は、入力されてくる複数ビットの０、１からなるデジタルデータで表されたデジタルビデオ信号をビット毎に記憶する記憶部と、この記憶部に記憶された各ビットの０、１を示すデジタルビデオ信号が入力され、各ビットに応じた大きさの電流をそれぞれ発生する電流発生回路と、この電流発生回路の出力電流の合計の電流量の電流信号を受け入れ表示を行う電流駆動型画素回路と、を有する表示装置であって、前記電流発生回路は、記憶部からのデジタルビデオ信号に対応するドレイン電流を出力する出力トランジスタと、この出力トランジスタのしきい値電圧のバラツキを補償するための補償回路を含むことを特徴とする。
【００１３】
このように、デジタルビデオ信号を受け入れ、これを電流信号に変換して画素回路を駆動する。従って、伝送経路における信号の劣化が少なく、また画素回路における電流量も正確に制御できる。さらに、補償回路を設けたことで、電流発生回路におけるバラツキも抑制することができる。
【００１４】
また、前記補償回路は、前記出力トランジスタのドレイン・ゲート間を短絡する短絡トランジスタと、前記出力トランジスタのゲートに一端が接続され、他端に供給される電圧信号に応じて、出力トランジスタのゲート電圧をシフトさせる入力コンデンサと、前記出力トランジスタのゲートに一端が接続され他端が所定の電源に接続され、出力トランジスタのゲート電圧を保持する保持用コンデンサと、を含み、短絡トランジスタをオンした状態で、出力トランジスタに電流を流すことによって、そのゲートにしきい値電圧をセットし、その後前記入力コンデンサを介し電圧信号を出力トランジスタのゲートに印加することで、出力トランジスタのしきい値電圧に電圧信号を加算した電圧を出力トランジスタのゲートにセットしてこの電圧により出力トランジスタを駆動することが好適である。
【００１５】
また、前記補償回路は、前記出力トランジスタのゲートに入力されてくる電圧信号を一端に受けて保持する保持容量と、この保持容量の他端に接続され、所定の電圧またはパルス状信号が入力される第１制御信号線と、前記出力トランジスタのゲートに一端が接続され、他端は所定の電圧またはパルス状信号が入力される第２制御信号線に接続されるＭＯＳ型容量素子と、を有し、第１または第２制御信号線の電圧変動によって前記ＭＯＳ型容量素子のオンオフ状態を変化させてＭＯＳ型容量素子の容量を変化させることが好適である。
【００１６】
また、前記画素回路は、マトリクス配置されており、前記出力トランジスタ及び補償回路は、マトリクス配置された画素回路の各列に対応して設けられ、かつこれら回路は１つの基板上に集積されていることが好適である。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１８】
図１は、一実施形態の全体構成を示す図であり、電流駆動型の画素回路５０がマトリクス状に配置され、表示領域を構成している。この画素回路５０は、後述するように有機ＥＬ素子およびその駆動を制御するＴＦＴを含んでおり、ガラス基板上に堆積形成されている。
【００１９】
そして、基板の周辺部分には、電流駆動型の画素回路５０を駆動するための水平スキャナおよび垂直スキャナ（図示せず）が配置されている。これらスキャナは、基本的に画素回路のＴＦＴなどと同一のプロセスにより同一基板上に形成される。
【００２０】
画素回路５０の列方向（垂直方向）に沿ってデータラインＤＬが配置されており、各データラインＤＬは、それぞれ４つの電流発生回路５２−１、５２−２、５２−３、５２−４に接続されている。この４つの電流発生回路５２−１〜５２−４は、それぞれ１，２，４，８の大きさの電流を発生するものであり、４ビットのデジタルビデオ信号をラッチするラッチ５４からの制御信号によりその出力が制御される。
【００２１】
また、ラッチ５４は、４つのレジスタからなっており、デジタルビデオラインに供給されてくる４ビットのデータをそれぞれラッチする。すなわち、４つの電流発生回路５２−１〜５２−４は、デジタルビデオライン上の４ビットのデジタルビデオ信号の各ビットの０、１に対応し、１，２，４，８の大きさの電流を発生するか否かが制御される。そこで、デジタルビデオデータの値に応じた電流が電流発生回路５２−１〜５２−４から出力され、データラインＤＬに供給される。なお、各列のラッチ５４には、水平スキャナからの制御信号が供給されており、該当するデジタルビデオデータが供給されてくるタイミングでデータをラッチする。これは、通常のアナログのビデオ信号の水平スキャナと同様であり、ビデオデータの転送に対応するデータクロックにより、水平スキャナを構成するシフトレジスタにＨレベルを転送することで制御信号が発生される。
【００２２】
また、画素回路５０の行方向（水平方向）に沿ってゲートラインＧＬが配置されており、このゲートラインＧＬは垂直スキャナに接続されている。垂直スキャナは、供給されてくるデジタルビデオデータに該当するゲートラインＧＬを選択する。
【００２３】
そして、データラインＤＬおよびゲートラインＧＬが各画素回路５０に接続されている。なお、画素回路５０は電流駆動型であり、後述するようにゲートラインＧＬは、Ｗｒｉｔｅ、Ｅｒａｓｅの２つの別々のラインからなっている。
【００２４】
デジタルビデオラインには、画素毎の輝度情報がデジタルデータとして時系列で送られてくるものであって、４ビット（１６階調）のデータである。なお、ビデオ信号は、通常ＲＧＢの３色別の信号であり、これがＲＧＢ別のデジタルビデオラインを介し並列して供給されてくる。そして、これらＲＧＢ別のビデオデータは、ＲＧＢ別に対応する画素回路５０に別々に供給される。例えば、データラインＤＬをそれぞれＲＧＢのいずれかに割り当てておき、データラインＤＬに接続される画素を対応するデータラインＤＬに供給される色で発光する画素回路にすればよい。
【００２５】
このような回路において、デジタルビデオラインにデジタルビデオ信号が送られてくるとそのビデオ信号に対応する水平ラインのゲートラインＧＬが選択され、対応する画素回路５０がデータ書き込み可能になる。この状態で、水平スキャナは、供給されてくるビデオ信号に対応するラッチ５４に制御信号を送り、このラッチ５４にデジタルビデオ信号を順次取り込む。
【００２６】
ラッチ５４に取り込まれたデータの０，１により、対応する電流発生回路５２−１〜５２−４の出力が制御され、デジタルビデオ信号に対応する電流がデータラインＤＬに供給される。
【００２７】
そして、データラインＤＬに接続されている画素回路５０であって、ゲートラインＧＬによって選択されている画素回路５０に電流データ信号によるデータの書き込みが行われ、これに応じてその画素回路５０の有機ＥＬ素子が発光する。なお、電流発生回路５２（５２−１〜５２−４）は、ほぼ１水平期間電流データを出力し、これによってデータが書き込まれた画素回路はほぼ１フレームの期間発光する。
【００２８】
このように、各データラインＤＬに対応して電流発生回路５２が設けられており、この電流発生回路５２の出力がラッチ５４によって制御されるため、表示装置に供給するビデオ信号はデジタルビデオ信号でよく、このデジタルビデオ信号が所定の電流データ信号に変換され、電流駆動型の画素回路５０を駆動することができる。
【００２９】
デジタル信号は、伝送経路における信号の劣化が少なく、また電流駆動型の画素回路５０を利用するため、バラツキの少ない表示が行える。しかし、電流発生回路における出力トランジスタのしきい値電圧が異なると、デジタルデータによる駆動とはいえ、その出力電流にバラツキが生じる。そこで、本実施形態では、電流発生回路５２において、しきい値電圧の補償回路を内蔵している。
【００３０】
図２には、電流発生回路５２の一構成例が示してある。ｎチャンネルＴＦＴ７０のソースは、グランドに接続されており、ドレインは、ｎチャンネルＴＦＴ７２のソースに接続されている。そして、このＴＦＴ７２のドレインがデータラインＤＬに接続されている。
【００３１】
また、ＴＦＴ７０のソース・ゲート間は、コンデンサ７４により接続されており、またドレイン・ゲート間は他のｎチャンネルＴＦＴ７６により接続されている。
【００３２】
さらに、ＴＦＴ７０のゲートは、コンデンサ７８、ｎチャンネルＴＦＴ８０を介し、電源（グランド）に接続されている。
【００３３】
また、コンデンサ７８とＴＦＴ８０の接続点は、ｎチャンネルＴＦＴ８２を介し基準電源（例えば、グランド）に接続されている。
【００３４】
そして、ＴＦＴ７２のゲートにはアンドゲート８４の出力が接続されており、このアンドゲート８４には、信号φ１およびラッチ５４の対応ビットの出力が入力されている。また、ＴＦＴ７６、８２のゲートには信号φ２、ＴＦＴ８０のゲートには、リセット信号が供給されている。
【００３５】
このような電流発生回路５２の動作について、図３に基づいて説明する。まず、１水平期間（１Ｈ）の初期において、φ２がＨとなり、ＴＦＴ８２がオンする。これによって、基準電圧がコンデンサ７８の一端に供給される。
【００３６】
また、φ２のＨにより、ＴＦＴ７６がオンされ、ＴＦＴ７０のドレインゲート間が短絡される。従って、ＴＦＴ７０はダイオードとして機能し、ゲート・ソース間電圧がＴＦＴ７０のしきい値電圧にセットされる。これによって、コンデンサ７８に基準電圧と、しきい値電圧の差が保持される。
【００３７】
その後、φ２がＬとなり、ＴＦＴ７６、８２がオフされ、その状態でリセット信号がＨとなり、電源電圧がコンデンサ７８の一端に加算され、これに応じてＴＦＴ７０のゲート電圧が上昇する。これによって、ＴＦＴ７０のゲート電圧Ｖｎに電源電圧が加算される。なお、この際コンデンサ７４の充電量が変化するため、ＴＦＴ７０のゲート電圧Ｖｎの変化は電源電圧そのものにはならないが、コンデンサ７４、７８の容量値の設定により、その変化を小さくすることができ、またゲート電圧の変化はＴＦＴ７０によって増幅されるので問題はない。
【００３８】
一方、水平スキャナは、デジタルビデオラインのビデオ信号のタイミングに同期して、各列のラッチ５４に順にＨの制御信号を供給する。これによって、デジタルビデオデータがラッチ５４に取り込まれる。
【００３９】
そして、このデジタルビデオ信号の１ライン分の書き込みが終了した場合には、ラッチ５４の対応ビットの信号とφ１のアンドに応じて、ラッチ５４におけるデータが１の場合に、ＴＦＴ７２のゲートへの信号が所定期間Ｈになり、ＴＦＴ７２がオンになり、ゲート電圧Ｖｎに応じた電流がＴＦＴ７０、データラインＤＬに流れる。なお、ラッチ５４に記憶されているデータが０の場合には、アンドゲート８４の出力はＬに固定されており、電流発生回路５２から電流が出力されることはない。
【００４０】
このように、本実施形態の電流発生回路５２によれば、１Ｈの最初において、ＴＦＴ７０のゲートにそのしきい値電圧をセットする。そして、セットされたしきい値電圧に、電源電圧を加算してＴＦＴ７０を駆動する。従って、各段（列）のＴＦＴ７０のしきい値電圧にバラツキがあっても、そのバラツキはデータラインＤＬに供給される電流量に影響しないことになる。
【００４１】
なお、ＴＦＴ８０を通して、基準電圧や電源電圧を所定のタイミングで供給すれば、ＴＦＴ８２を省略することができる。また、ＴＦＴ８０を通して、デジタルビデオ信号を入力して、アンドゲート８４を省略し、ＴＦＴ７２のゲートにφ１を入力してもよい。また、ＴＦＴ７６をオンする際に、定電流源や定電圧源などからＴＦＴ７０に対して初期電流を流すように構成することで、ＴＦＴ７０のゲート電圧の設定をより確実にできる。さらに、上述の例では、ｎチャンネルＴＦＴを利用したが、信号の極性を変更することなどにより、すべてｐチャンネルＴＦＴを用いて構成することも容易である。
【００４２】
図４は、電流発生回路５２の他の構成例を示す図である。ｎチャンネルのＴＦＴ２０のドレインにはリセット電圧が供給されている。このＴＦＴ２０のゲートはリセット信号が供給され、ソースはｎチャンネルの出力ＴＦＴ２２のゲートに接続されている。さらに、ＴＦＴ２０のソースが接続されている出力ＴＦＴ２２のゲートには、コンデンサ２４の一端が接続され、このコンデンサ２４の他端はパルス駆動電圧φ１に接続されている。
【００４３】
出力ＴＦＴ２２のソースは、グランドに接続され、ドレインは、ｎチャネルＴＦＴ２６を介しデータラインＤＬに接続されている。
【００４４】
そして、出力ＴＦＴ２２のゲートには、ゲート端が所定の基準電圧に接続されたｎチャンネルのＭＯＳ型容量素子２８の一端が接続されている。ここで、このＭＯＳ型容量素子２８は、通常のＴＦＴと同様に、ソース、チャンネルおよびドレイン領域を有しているが、ソースまたはドレインの一方の電極と、ゲート電極を所定の部位に接続し、単にゲート容量として利用するものである。
【００４５】
また、ＭＯＳ型容量素子２８は、チャネル領域と１つの不純物領域電極とを有し、その不純物領域に対応した電極とゲート電極とを所定の部位に接続したものでもよい。また、ＭＯＳ型容量素子２８としては、ＭＯＳトランジスタ、ＭＩＳトランジスタや、ＴＦＴタイプなどがある。
【００４６】
このような電流発生回路５２の動作について、図５に基づいて説明する。信号φ１が所定のパルス幅でＬとなり、その状態で、リセット信号がＨになる。リセット信号のＨによるＴＦＴ２０のオンによって、ＴＦＴ２２のゲートにリセット電圧がセットされる。このとき、リセット電圧は、ＭＯＳ容量素子２８のゲートに入力されている基準電圧よりもＭＯＳ容量素子２８のしきい値電圧Ｖｔｈ分以上低い電圧に設定されており、ＭＯＳ型容量素子２８はオンとなっている。その後信号φ１をＨとした時に、ＴＦＴ２２のゲート電圧は、後述するしきい値電圧を補正した電圧にセットされ、保持容量２４によって保持される。
【００４７】
これによって、このコンデンサ２４に保持された電圧に応じて、出力ＴＦＴ２２が動作して対応する電流がデータラインＤＬに流れようとする。
【００４８】
一方、デジタルビデオラインからのビデオ信号は順次ラッチ５４にラッチされる。そして、１水平ライン分のデータがラッチ５４にラッチされた後に、ラッチ出力のタイミング信号がＨとなり、これがアンドゲート３０に供給される。これによって、ラッチ５４の出力がＴＦＴ２６に供給され、データが１の場合にＴＦＴ２６がオンされ、出力ＴＦＴ２２からしきい値電圧が補償された電流がデータラインＤＬに出力される。
【００４９】
そして、各列の電流発生回路５２から、１ライン分のデータ電流の出力が行われ、これが順次繰り返される。
【００５０】
ここで、出力ＴＦＴ２２は、電源（グランド）とゲート電圧の差、すなわちＶｇｓがそのＴＦＴの特性で定まるしきい値電圧Ｖｔｈより大きくなったときに電流を流し始め、電流量は、ゲート電圧と、しきい値電圧の差によって決定される。
【００５１】
本実施形態では、出力ＴＦＴ２２のゲートにＭＯＳ型容量素子２８を接続し、またコンデンサ２４の他端をパルス駆動電圧φ１に接続し、これによって各電流発生回路５２における出力ＴＦＴ２２のしきい値電圧のバラツキを補償する。
【００５２】
ここで、ＭＯＳ型容量素子２８は、出力ＴＦＴ２２に隣接して形成されており、出力ＴＦＴ２２と同一の工程で作成される。従って、出力ＴＦＴ２２と、ＭＯＳ型容量素子２８は、不純物濃度などもほぼ同一であり、しきい値電圧も同一のものになる。そして、コンデンサ２４の他端が接続されるパルス駆動電圧φ１は、ＬからＨに変化したときに、ＭＯＳ型容量素子２８のチャネル領域がオン状態からオフ状態に変化するように設定されている。また、この例ではリセット電圧の書き込みが終了した後に、ＭＯＳ型容量素子２８のチャネル領域をオン状態からオフ状態に変化させるために、コンデンサ２４の他端のパルス駆動電圧φ１を変化させたが、φ１を定電圧として基準電圧をＨからＬに変化させてもよいし、またパルス駆動電圧φ１をＬからＨ、基準電圧をＨからＬに同時に変化させてもよい。その際はパルス幅、素子サイズを調整することで同様の効果が得られる。
【００５３】
図６に示すように、パルス駆動電圧φ１は、ＬレベルからＨレベルに変化する。これによって出力ＴＦＴ２２のゲート電圧がパルス駆動電圧に応じて上昇する。このとき、ＭＯＳ型容量素子２８のしきい値電圧まで上昇したときにＭＯＳ型容量素子２８がオン状態からオフ状態に変化する。これによって、ＭＯＳ型容量素子２８は、その容量が小さくなる。これによって、コンデンサ２４を介して入力されるパルス駆動電圧の変化の影響が大きくなり、ゲート電圧の上昇の傾きが大きくなる。すなわち、パルス駆動電圧の変化に応じてゲート電位が変化するが、ＭＯＳ型容量素子２８の容量値がオン状態の時は大きく、オフ状態の時に小さくなり、容量が大きい状態から小さい状態に切り替わる際にゲート電位の変化の傾きが大きくなる。
【００５４】
従って、ＭＯＳ型容量素子２８のオン状態からオフ状態に切り替わる切り替わり電圧が図６における「切り替わり電圧Ａ」であった場合には、ゲート電圧は図において実線で示したように変化し、切り替わり電圧Ａに至るまで第１の傾きで変化し、その後第２の傾きで変化して、パルス駆動電圧がＨレベルになったときには、補正電圧Ａにゲート電圧が設定される。ここで、ＭＯＳ型容量素子２８のオンオフする切り替わり電圧は、基準電圧との差で決定されるため、切り替わり電圧Ａ，Ｂは、基準電圧にＭＯＳ型容量素子２８のしきい値電圧Ｖｔｈの絶対値を減算した電圧（基準電圧−｜Ｖｔｈ｜）である。
【００５５】
一方、ＭＯＳ型容量素子２８のしきい値電圧が「切り替わり電圧Ａ」より高い「切り替わり電圧Ｂ」であった場合には、ゲート電圧は図において破線で示したように変化し、切り替わり電圧Ｂに至るまで第１の傾きで変化し、その後第２の傾きで変化して、パルス駆動電圧がＨレベルになったときには、補正電圧Ｂにゲート電圧が設定される。すなわち、同一のデータ電圧が供給されても、パルス駆動によって設定されるゲート電圧は、しきい値電圧の絶対値が小さいほど低く設定されることになる。
【００５６】
上述のように、出力ＴＦＴ２２のしきい値電圧は、ＭＯＳ型容量素子２８のしきい値電圧と同じである。従って、出力ＴＦＴ２２のしきい値電圧が「しきい値電圧１」であれば、ゲート電圧はしきい値電圧１補正電圧、「しきい値電圧２」であれば、ゲート電圧はしきい値電圧２補正電圧に設定され、この例では、しきい値電圧とゲート電圧の差は、ほぼ同一になっている。すなわち、ＭＯＳ型容量素子２８のサイズ、基準電圧値、出力ＴＦＴ２２のサイズ、コンデンサ２４の容量値などの設定によって、リセット電圧が一定であれば、出力ＴＦＴ２２のしきい値電圧が異なっても、しきい値電圧とゲート電圧の差を一定にすることが可能であり、しきい値電圧のバラツキの影響を排除することができる。
【００５７】
ここで、このような補償を行うためには、第１の傾きに比べ第２の傾きが２倍になるように、条件を設定する。これについて図７に基づいて説明する。上図に示すように、ＭＯＳ型容量素子２８がオン状態であるとした場合は、その容量値がオフ時に比べ大きいため、ゲート電圧の変化はパルス駆動電圧の変化による影響が抑制されて、傾きが小さくなる。一方、ＭＯＳ容量素子２８がオフ状態である場合は容量値が小さく、パルス駆動電圧の変化による影響が大きいため傾きが大きい。その傾きが２倍となるような条件に設定しているため、パルス駆動電圧がＨレベルになったときのゲート電圧の上昇分は、ＭＯＳ型容量素子２８がオフ状態の時がオン状態のときの２倍になる。
【００５８】
そして、実際には、図７に示すように、出力ＴＦＴの切り替わり電圧がＡであった場合に、切り替わり電圧Ａまでは、第１の傾きでゲート電圧が上昇し、その後２倍の大きさの第２の傾きでゲート電圧が上昇する。切り替わり電圧がＢであった場合には、切り替わり電圧Ｂまでゲート電圧が第１の傾きで上昇するため、このゲート電圧が切り替わり電圧Ｂになった場合におけるゲート電圧の差であるαが補正電圧ＡとＢの差になる。そして、第１の傾きに比べ第２の傾きが２倍であることで、αは、切り替わり電圧Ａ，Ｂの差に等しくなる。従って、切り替わり電圧の差と、補正電圧の差が同一となり、切り替わり電圧（すなわち、しきい値電圧）の変動の影響を補償することができる。
【００５９】
また、図に示すように、リセット電圧の書き込み電圧であるサンプリング電圧が変化した場合でも、切り替わり電圧差と、補正電圧差が等しくなることには変わりはなく、常にしきい値電圧の変動を補償することができる。そのとき、サンプリング電圧自体の電位差は補償動作後には２倍に増幅される。
【００６０】
このように、本実施形態によれば、パルス駆動電圧の電圧変動により、ＭＯＳ型容量素子のオンオフ状態が切り替わり、その容量値が変化する。そして、ＭＯＳ型容量素子のしきい値変化に応じて駆動トランジスタのゲート電圧がどの電圧でＭＯＳ型容量素子のオンオフが切り替わるかが変化する。すなわち、パルス駆動電圧の変化に応じた駆動トランジスタのゲート電圧の変化は、ＭＯＳ型容量素子の容量値によるため、ＭＯＳ型容量素子のしきい値変動に応じて、ゲート電圧が変動することになる。そこで、駆動トランジスタのしきい値変動を相殺するように駆動トランジスタのゲート電圧が変化するように、ＭＯＳ型容量素子やコンデンサなどを設計することで、駆動トランジスタのしきい値変動のデータ電流への影響を減少させることができる。
【００６１】
なお、この実施形態においても、各ＴＦＴをｐチャンネルとすることもできる。
【００６２】
ここで、電流駆動型の画素回路５０の一構成例について、図８に基づいて説明する。このように、ゲートラインＷｒｉｔｅにゲートが接続されたｐチャンネルＴＦＴ（選択ＴＦＴ）３の一端が電流源ＣＳ（電流発生回路５２に対応する）からのデータ電流Ｉｗを流すデータラインＤａｔａに接続され、他端はｐチャンネルＴＦＴ１およびｐチャンネルＴＦＴ（駆動ＴＦＴ）４の一端に接続されている。ＴＦＴ１は、他端が電源ラインＰＶＤＤに接続され、ゲートが有機ＥＬ素子ＯＬＥＤ駆動用のｐチャンネルＴＦＴ２のゲートに接続されている。また、ＴＦＴ４は、他端がＴＦＴ１およびＴＦＴ２のゲートに接続されており、このＴＦＴ１およびＴＦＴ２のゲートは、補助容量Ｃを介し、電源ラインＰＶＤＤに接続されている。そして、ＴＦＴ４のゲートは、ゲートラインＥｒａｓｅに接続されている。
【００６３】
この構成では、ＷｒｉｔｅをＬとしてＴＦＴ３をオンするとともに、ＥｒａｓｅをＬとしてＴＦＴ４をオンする。そして、データラインＤａｔａにデータ電流Ｉｗを流す。これによって、ＴＦＴ１はそのゲートソース間が短絡され、電流ＩｗがＴＦＴ１、ＴＦＴ３に流れる。そこで、この電流Ｉｗが電圧に変換され、その電圧がＴＦＴ１、２のゲートに設定される。そして、ＴＦＴ３、４がオフされた後は、ＴＦＴ２のゲート電圧は補助容量Ｃによって保持されるため、その後も電流Ｉｗに対応した電流がＴＦＴ２に流れ、この電流により有機ＥＬ（ＯＬＥＤ）が発光する。そして、ＥｒａｓｅをＬとすることで、ＴＦＴ４がオンして、ＴＦＴ１のゲート電圧が上昇し、補助容量Ｃが放電されてデータがイレーズされ、ＴＦＴ１、ＴＦＴ２がオフする。
【００６４】
この回路によれば、ＴＦＴ１に電流が流れることで、このＴＦＴ１とカレントミラーを構成するＴＦＴ２にも対応する電流が流れる。そして、この状態でＴＦＴ１、２のゲート電圧が決定され、その電圧が補助容量Ｃに保持され、その電圧に応じてＴＦＴ２の電流量が決定される。
【００６５】
なお、電流駆動型の画素回路については、図８のものの他にいろいろな形式のものが提案されており、そのいずれも採用可能である。
【００６６】
【発明の効果】
以上説明したように、本発明によれば、補償回路を設けることによって、電流発生回路の出力トランジスタのしきい値電圧が変化しても出力する電流信号が不正確になることを防止することができる。そして、表示装置は、外部からデジタルビデオ信号を受け入れるだけでよく、これを利用して、電流駆動型画素回路による正確な表示が行える。
【図面の簡単な説明】
【図１】実施形態に係る表示装置の全体構成を示すブロック図である。
【図２】電流発生回路の一構成例を示す図である。
【図３】電流発生回路の動作を説明するためのタイミングチャートである。
【図４】電流発生回路の他の構成例を示す図である。
【図５】他の構成例の電流発生回路５２回路の動作を説明するためのタイミングチャートである。
【図６】他の構成例の電流発生回路５２回路の動作を説明する図である。
【図７】他の構成例の電流発生回路５２回路の動作を説明する図である
【図８】画素回路の構成例を示す図である。
【符号の説明】
２０，２２，７０，７６，８０，８２  ＴＦＴ、２８  ＭＯＳ型容量素子、５０  画素回路、５２  電流変換回路、２４，７４，７８  コンデンサ。
【図１】
2005010683.tif 000003
【図２】
2005010683.tif 000004
【図３】
2005010683.tif 000005
【図４】
2005010683.tif 000006
【図５】
2005010683.tif 000007
【図６】
2005010683.tif 000008
【図７】
2005010683.tif 000009
【図８】
2005010683.tif 000010