(57)【要約】【課題】精度がよく信頼性を向上し得る多層基板の製造方法を提供する。【解決手段】基板２１上にレーザ加工によって貫通穴２２を形成し、無電解メッキによりＣｕ２３を基板２１上に形成するとともに、貫通穴２２をメッキにより埋めてビアホール２４を形成し、Ｃｕ２３上にフォトエッチングによりビアホール２４に接続される電気回路パターン２９を形成し、電気回路が形成された複数のウェハ２０を積層して熱圧着する。【選択図】        図１
2005056924.tif 000002
【特許請求の範囲】
【請求項１】
電気回路が形成された複数の基板を積層する多層基板の製造方法であって、
前記基板上にレーザ加工によって穴を形成する工程と、
前記穴を埋めるためのメッキを行ってビアホールを形成する工程と、
前記ビアホールに接続される電気回路を前記基板上に形成する工程と、
前記電気回路が形成された複数の基板を積層して熱圧着する工程とを備えたことを特徴とする多層基板の製造方法。
【請求項２】
前記メッキは前記基板の上面全体にも行い、
前記電気回路を形成する工程は、前記基板上面のメッキ部分をフォトエッチングすることにより回路パターンを形成することを特徴とする、請求項１に記載の多層基板の製造方法。
【請求項３】
前記電気回路が形成された基板には、積層後に分割のための起点となる加工変質層が形成されることを特徴とする、請求項１または請求項２に記載の多層基板の製造方法。
【請求項４】
前記複数の基板には給電のための電極パッドが形成され、
前記熱圧着する工程は、前記複数の基板の電極パッド同士あるいは電極パッドと前記ビアホールとを電気的に接続することを特徴とする、請求項１ないし請求項３のいずれかに記載の多層基板の製造方法。
【請求項５】
前記熱圧着する工程は、前記複数の基板のビアホール同士を電気的に接続することを特徴とする、請求項１ないし請求項３のいずれかに記載の多層基板の製造方法。
【請求項６】
前記熱圧着する工程は、前記複数の基板を積層して、一定時間所定の温度で所定の圧力をかけることによって行うことを特徴とする、請求項１ないし請求項５のいずれかに記載の多層基板の製造方法。
【請求項７】
前記ビアホールを形成するためのメッキは、不純度濃度が３％以下のメッキ液が使用されることを特徴とする、請求項１または請求項２に記載の多層基板の製造方法。
【請求項８】
前記ビアホールを形成するためのメッキは、Ｎｉ，Ｃｕ，ＣｕＷおよびＡｕから選ばれることを特徴とする、請求項１，請求項２または請求項７に記載の多層基板の製造方法。
【請求項９】
前記基板は、大きさが約１５００ｍ２以上の丸型形状または角型形状の焼成されたセラミック基板が用いられることを特徴とする、請求項１ないし請求項６のいずれかに記載の多層基板の製造方法。
【請求項１０】
前記積層して熱圧着された多層基板を前記加工変質層の起点に基づいて、ダイごとに切断することを特徴とする、請求項１ないし請求項９のいずれかに記載の多層基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は多層基板の製造方法に関し、例えば、無線や光などの高速通信用電子部品の高周波基板として用いられる多層基板の製造方法に関する。
【０００２】
【従来の技術】
高速通信用電子部品の高周波基板として多層基板が多用されており、そのような多層基板を製造する方法に関して、例えば特開平３−１４８１９５号公報に記載された例がある。図３はその製造方法を説明するための図である。
【０００３】
図３（ａ）において、仮の基板としてのステンレス製の基板２上に、キャリアフィルム４をコーティングした絶縁体シート６を積層して接着させた後、キャリアフィルム４のみを剥離する。絶縁体シート６はセラミックの粉末（アルミニウムの粉，ＡｌＮの粉等），助剤，バインダー材が混ぜ合わされた粘土状物質であり、焼成することにより、バインダー材がなくなり、セラミック粉末同士が強固に混じり合うものである。
【０００４】
次に、炭酸ガスレーザを使用して、図３（ｂ）に示すように絶縁体シート６に直径１８０μｍの穴８を形成する。そして、メタルマスクを介してビアホール充填用銀導体やＷ（タングステン）などを使用して穴８の充填を行って、図３（ｃ）に示すようにビアホール１０を形成する。その後、スクリーン印刷によって、電気回路用銀導体を用い、図３（ｄ）に示すように電気回路１２を、導電材料の充填したビアホール１０を有する絶縁体シート６上に印刷する。
【０００５】
図３（ａ）〜（ｄ）を繰り返し行って、例えば７層の積層体を形成した後、さらに絶縁体シート６を積層し、合計８層の絶縁体シートを有する積層体を得た後、仮の基板２を取り除き、アルミナ支持体上に載せて焼成する。これにより、絶縁体シートを８層、内部電気回路層７層で、表裏にビアが存在する多層基板の焼結体が得られる。
【０００６】
【特許文献１】
特開平３ー１４８１９５号公報
【０００７】
【発明が解決しようとする課題】
図３に示した製造方法においては、穴８を形成した後、絶縁体シート６やビアホール充填用導体の焼成時に収縮などによりビアホール１０の位置が１０〜５０μｍ程度ずれてしまう。マイクロ波フィルタなどの薄膜回路を多層基板上に作成しようとした場合、フォトリソグラフィを使って、パターン（回路）が形成される。このとき、焼成によって位置ずれが生じてしまうと、マスクパターンを基板の縮小状態に合わせて作る必要がある。
【０００８】
ところが、ずれる位置が安定しなかったり、ずれ量が毎回異なると、その基板ごとにマスクパターンが必要となり、コスト高の大きな要因になり、生産性が極めて悪くなってしまう。たとえば、２．０ＧＨｚ以上のマイクロ波薄膜回路を作成する場合、５０μｍ以下のパターン精度が要求さる。このため、現状では焼成ロットごとにマスクパターンを作成する必要があり、コスト的に高くなってしまっている。
【０００９】
また、ビアホール充填用導体を使用して穴８の充填を行ってビアホール１０を形成し、その後ビアホール充填用導体および絶縁体シート６を焼成しているので穴８が完全に埋まらず、空洞を生じてしまうという問題がある。
【００１０】
このように穴８に空洞が生じてしまうと、高周波特性としての寄生インダクタ成分が増えてしまうので、設計した特性インピーダンスからずれてしまう。この寄生インダクタンスを小さくするためには、並列にインダクタンス成分を接続すればよいが、その分だけ必要以上にビアホールを形成する必要がある。また、上述したフォトリソグラフィでは、レジストを使ってパターニングされるが、穴があいていると、その周辺のレジストの厚みが薄くなってしまい、パターニングができなくなってしまう。
【００１１】
それゆえに、この発明の主たる目的は、精度がよく信頼性を向上し得る多層基板の製造方法を提供することである。
【００１２】
【課題を解決するための手段】
この発明は、電気回路が形成された複数の基板を積層する多層基板の製造方法であって、基板上にレーザ加工によって穴を形成する工程と、穴を埋めるためのメッキを行ってビアホールを形成する工程と、ビアホールに接続される電気回路を基板上に形成する工程と、電気回路が形成された複数の基板を積層して熱圧着する工程とを備えたことを特徴とする。
【００１３】
この発明では、ビアホールをレーザ加工により穴あけ加工した後、メッキによりビアホールを形成しているため、ビアホールの位置がずれることもなく、また穴を完全に埋めることができる基板を作成することができ、現在の半導体プロセスに耐え得る高精度の基板を作成することができる。
【００１４】
好ましくは、メッキは基板の上面全体にも行い、電気回路を形成する工程は、基板上面のメッキ部分をフォトエッチングすることにより回路パターンを形成することを特徴とする。
【００１５】
好ましくは、電気回路が形成された基板には、積層後に分割のための起点となる加工変質層が形成されることを特徴とする。
【００１６】
好ましくは、複数の基板には給電のための電極パッドが形成され、熱圧着する工程は、複数の基板の電極パッド同士あるいは電極パッドとビアホールとを電気的に接続することを特徴とする。
【００１７】
好ましくは、熱圧着する工程は複数の基板のビアホール同士を電気的に接続することを特徴とする。
【００１８】
好ましくは、熱圧着する工程は複数の基板を積層して、一定時間所定の温度で所定の圧力をかけることによって行うことを特徴とする。
【００１９】
好ましくは、ビアホールを形成するためのメッキは、不純度濃度が３％以下のメッキ液が使用されることを特徴とする。
【００２０】
好ましくは、ビアホールを形成するためのメッキは、Ｎｉ，Ｃｕ，ＣｕＷおよびＡｕから選ばれることを特徴とする。
【００２１】
好ましくは、基板は大きさが約１５００ｍ２以上の丸型形状または角型形状の焼成されたセラミック基板が用いられることを特徴とする。
【００２２】
好ましくは、積層して熱圧着された多層基板を加工変質層の起点に基づいて、ダイごとに切断することを特徴とする。
【００２３】
【発明の実施の形態】
図１はこの発明の多層基板の製造方法を説明するための図である。図１（ａ）に示すようにウェハ２０を構成するセラミック基板２１が準備される。この発明では、セラミック基板等、後工程において焼成工程の必要のない基板が用いられる。図１（ａ）の場合、セラミック基板２１は焼成されたＡｌＮを研磨し、表面の凹凸が０．２μｍ以下であり、厚みが２００μｍに形成されたものが用いられる。セラミック基板２１の大きさは約１５００ｍｍ２以上で、形状は丸型あるいは角型形状に形成されていることが望ましい。
【００２４】
次に、図１（ｂ）に示すようにＹＡＧレーザによりセラミック基板２１に貫通穴２２が形成される。ＹＡＧレーザとしては、代表的なＮｄ（ネオジウム）：ＹＡＧレーザが用いられ、パワーが１Ｗ、ビーム径が３０μｍのものであれば、約１０秒で貫通穴２２を形成できる。なお、ＹＡＧレーザに代えて短波長パルスレーザやフェムト秒レーザにより、セラミック基板２１に貫通穴２２を形成してもよい。
【００２５】
次に、図１（ｃ）に示すように無電解メッキによりＣｕ２３をセラミック基板２１上に形成するとともに、貫通穴２２を埋める。無電解メッキは、溶液Ｃｕ（ＮＨ４）２Ｃ１４・２Ｈ２Ｏ水溶液の容積比１００に対して、３７％ＨＣｌを１．５添加したメッキ液にセラミック基板２１を３０分間浸漬することにより、Ｃｕ２３をセラミック基板２１の全面上に３０μｍの厚みで成長させることができ、貫通穴２２内も完全にＣｕ２３で埋めることができる。これにより、ビアホール２４が形成される。
【００２６】
なお、レーザ加工によりセラミック基板２１に貫通穴２２を形成すると、貫通穴２２の内壁は、レーザ加工の熱による変質で、セラミックの金属成分が析出して金属化し、電気的に導通する。この状態で、無電解メッキを行った場合、電気的に導通している部分から選択的にメッキされるので、貫通穴２２内を完全にＣｕ２３で埋めることができる。もし、貫通穴２２の内壁に選択的にメッキがされない場合には、貫通穴２２やセラミック基板２１の上面以外の部分をレジストなどの有機保護膜で覆うことにより保護するようにしてもよい。
【００２７】
なお、メッキ液の純度は、不純物濃度が３％以下のものを用いるのが好ましく、メッキ液としてはＮｉ，Ｃｕ，ＣｕＷおよびＡｕから選ばれる。
【００２８】
次に、図１（ｃ）に示したセラミック基板２１のメッキされたＣｕ２３上に電気回路パターンが形成される。すなわち、図１（ｄ）に示すようにメッキされたＣｕ２３上にフォトレジスト２５が塗布され、マイクロ波のフィルタや電力ラインなどを構成する薄膜回路２６が描かれたフォトマスク２７を用いて、ＵＶ照射などによりフォトレジスト２５が露光され、その後、現像が行われる。
【００２９】
現像の結果、図１（ｅ）に示すようにレジストパターン２８が形成され、酸系のエッチングを行うと、図１（ｆ）に示すように電気回路パターン２９以外のＣｕ２３が溶かされてレジストパターン２８と電気回路パターン２９のみが残される。最後にレジストを除去すると、図１（ｇ）に示すようにセラミック基板２１上に電気回路パターン２９が形成されたウェハ２０が作成される。
【００３０】
図２はセラミック基板を積層する方法を説明するための図である。図１の方法により複数のウェハ２０ａ，２０ｂ，…２０ｎを形成しておき、これらのウェハ２０ａ，２０ｂ，…２０ｎを多層にして、熱圧着する。各ウェハ２０ａ，２０ｂ，…２０ｎには、図示しないが給電のための電源ラインまたはアースラインに接続されている電極パッドが形成されている。ウェハ２０ａ，２０ｂ，…２０ｎを張り合わせるとき、基板同士で電気的に接続する必要があるが、各ウェハ２０ａ，２０ｂ，…２０ｎの電極パッド同士あるいは電極パッドとビアホール２４とを電気的に接続する。なお、給電をビアホール２４を介して行っている場合には、電極パッド同士あるいは電極パッドとビアホール２４とで接続することなく、ビアホール２４同士で接続を行ってもよい。
【００３１】
熱圧着は、予め高精度にウェハ２０ａ，２０ｂ，…２０ｎ同士の位置合わせを行って積層し、１ＭＰａ以上の圧力をかけながら、５００〜６００℃の温度で加熱する。この状態で１時間以上保持することで熱圧着が行われる。
【００３２】
このように、この発明では、セラミック基板等、後工程において、焼成工程の必要のない基板を用いて、ビアホール２４をレーザ加工により穴あけ加工した後、メッキにより形成しているので、ビアホール２４の位置ずれが生じないために、多層の基板を重ね合わせて、一気に熱圧着することにより高精度の多層基板を低コストで形成することができる。
【００３３】
積層された多層基板はダイシングを用いて分割されるが、多層基板になることで厚みが増してしまう。また、切削抵抗により、ダイシング時に熱圧着した部分から簡単に剥がれてしまう。そのため、ウェハの所定位置に加工された溝に沿って割れ目を入れて、加工変質層を設けて分割のための起点となる層を設けておく。加工変質層としては、たとえばレーザ加工による溝であっても、薬品で形成した溝であってもよい。個々のダイに分割するためにはブレーキング装置が用いられる。これにより、それぞれのウェハにフォトリソ技術を使った加工を施すことができ、熱圧着後にダイごとに容易に分割できる。
【００３４】
図面を参照してこの発明の一実施形態を説明したが、本発明は、図示した実施形態に限定されるものではない。本発明と同一の範囲内において、または均等の範囲内において、図示した実施形態に対して種々の変更を加えることが可能である。
【００３５】
【発明の効果】
以上のように、この発明によれば、後工程において、焼成工程を必要としない基板上にレーザ加工によって穴を形成し、穴を埋めるためのメッキを行ってビアホールを形成し、ビアホールに接続される電気回路を形成し、電気回路が形成された複数の基板を積層して熱圧着するようにしたので、高精度かつビアホールが完全に埋められた基板を作成することができ、現在の半導体プロセスに耐え得る基板を効率的に作成することができる。
【００３６】
また、高精度にビアホールを形成できるので、多層基板を容易に作成することができ、しかも各基板を個別に重ね合わせることなく、多層にして重ね合わせることによりコストを低減できる。
【図面の簡単な説明】
【図１】この発明の多層基板の製造方法を説明するための図である。
【図２】基板を多層する方法を説明するための図である。
【図３】従来の多層基板の製造方法を説明するための図である。
【符号の説明】
２  基板
４  キャリアフィルム
６  絶縁体シート
８  穴
１０  ビアホール
１２  電気回路
２０，２０ａ，２０ｂ，２０ｎ  ウエハ
２１  セラミック基板
２２  貫通穴
２３  Ｃｕ
２４  ビアホール
２５  フォトレジスト
２６  薄膜回路
２７  フォトマスク
２８  レジストパターン
２９  電気回路パターン
【図１】
2005056924.tif 000003
【図２】
2005056924.tif 000004
【図３】
2005056924.tif 000005