(57)【要約】【課題】より少ない損失でスイッチング素子をスイッチングできるようにする。【解決手段】MOSFET２１２がオフされているとき、コンデンサ２５２は、入力電圧Vinとほぼ等しい電圧が印加され、チャージされる。制御回路２１６から駆動回路２１７にHレベルの制御信号が入力されると、トランジスタ２５７がオンされ、チャージされたコンデンサ２５２の両端の電圧が、抵抗２５９を介して、分圧回路２２２に印加される。分圧回路２２２に印加された電圧は並列回路２７１と並列回路２７２により分圧され、並列回路２７１の両端の電圧がMOSFET２１２のゲート−ソース間に印加され、MOSFET２１２がオンされる。本発明は、DC/DCコンバータに適用することができる。【選択図】図３
2005245165.tif 000002
【特許請求の範囲】
【請求項１】
入力された直流電圧をスイッチングして出力するスイッチング素子を駆動する駆動回路において、
前記スイッチング素子をオフする場合、入力された前記直流電圧によりチャージされる第１のコンデンサと、
前記スイッチング素子をオンする場合、チャージされた前記第１のコンデンサの電圧を分圧して、分圧された電圧を前記スイッチング素子に印加する分圧回路と
を含むことを特徴とする駆動回路。
【請求項２】
前記分圧回路は、第２のコンデンサと第１の抵抗とを並列に接続した第１の並列回路、および第３のコンデンサと第２の抵抗とを並列に接続した第２の並列回路を含み、
前記スイッチング素子をオンする場合、分圧された電圧である前記第１の並列回路の両端に印加された電圧が前記スイッチング素子に印加される
ことを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記スイッチング素子は、ｎチャネルMOSFET（Metal Oxide Semiconductor Field Effect Transistor）により構成され、
前記第２のコンデンサは、前記ｎチャネルMOSFETの寄生容量により構成される
ことを特徴とする請求項２に記載の駆動回路。
【請求項４】
入力された直流電圧をスイッチングして出力するスイッチング素子と、
前記スイッチング素子をオフする場合、入力された前記直流電圧によりチャージされるコンデンサと、
前記スイッチング素子をオンする場合、チャージされた前記コンデンサの電圧を分圧して、分圧された電圧を前記スイッチング素子に印加する分圧回路と、
前記スイッチング素子によりスイッチングされた前記直流電圧を平滑化する平滑回路と
を含むことを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路およびスイッチング電源装置に関し、特に、電力損失を低減するようにした駆動回路およびスイッチング電源装置に関する。
【背景技術】
【０００２】
図１は、代表的な降圧型（ダウンチョッパ方式）DC/DCコンバータの回路構成を示している。
【０００３】
DC/DCコンバータ１は、入力端子１１、スイッチング素子１２、平滑回路１３、出力端子１４、定電圧回路１５、制御回路１６、および駆動回路２１により構成される。
【０００４】
スイッチング素子１２は、例えば、MOSFET（Metal Oxide Semiconductor Field Effect Transistor,）により構成される。スイッチング素子１２のドレインは入力端子１１に接続され、スイッチング素子１２のゲートは駆動回路２１に接続され、スイッチング素子１２のソースは平滑回路１３に接続されている。スイッチング素子１２は、駆動回路２１から出力される駆動信号に従って、オンまたはオフされ、入力端子１１から入力された直流電圧Vin（以下、単に入力電圧Vinと称する）は、スイッチング素子１２によりスイッチングされ、断続的に平滑回路１３に出力される。
【０００５】
平滑回路１３は、チョーク・インプット型の平滑回路であり、ダイオード３１、コイル３２、およびコンデンサ３３により構成されている。コイル３２の一端は、スイッチング素子１２のソースとダイオード３１のカソードに接続され、コイル３２の他の一端は、コンデンサ３３の一端と出力端子１４に接続されている。ダイオード３１のアノードおよびコンデンサ３３の他の一端は接地されている。スイッチング素子１２から出力された断続電圧は、平滑回路１３により平滑化され、平滑化された直流電圧Vout（以下、出力電圧Voutと称する）が出力端子１４から外部に出力される。
【０００６】
定電圧回路１５は、入力端子１１から入力された入力電圧Vinを、制御回路１６および駆動回路２１の定格電圧内の所定の直流電圧に変換して、制御回路１６および駆動回路２１に供給する。制御回路１６は、ハイレベル（以下、Hレベルと称する）とローレベル（以下、Lレベルと称する）の２種類の電圧レベルの制御信号を駆動回路２１に出力して、駆動回路２１を制御する。
【０００７】
従って、DC/DCコンバータ１は、制御回路１６から出力される制御信号のデューティ比を制御することにより、スイッチング素子１２のデューティ比が制御され、所望の出力電圧Voutを出力することができる。
【０００８】
スイッチング素子１２には、様々な種類のトランジスタを使用することができるが、特にDC/DCコンバータを小型化するためには、オン抵抗が少なく、電力の損失が少ないｎチャネルMOSFET（Metal Oxide Semiconductor Field Effect Transistor, MOS型電界効果トランジスタ）を使用するのが望ましい。
【０００９】
図２は、特許文献１に開示されているｎチャネルMOSFETを用いたDC/DCコンバータ１０１の回路構成を示している。図２において、図１に示す場合と同様の部分には、同一の符号を付し、その説明は省略する。
【００１０】
DC/DCコンバータ１０１は、入力端子１１、MOSFET１１１、平滑回路１３、出力端子１４、定電圧回路１５、制御回路１６、および駆動回路１２１により構成される。
【００１１】
MOSFET１１１は、ｎチャネルMOSFETであり、MOSFET１１１のドレインは入力端子１１に接続され、MOSFET１１１のゲートは駆動回路１２１に接続され、MOSFET１１１のソースは平滑回路１３および駆動回路１２１に接続されている。
【００１２】
駆動回路１２１は、ダイオード１５１、コンデンサ１５２、抵抗１５３、トランジスタ１５４、抵抗１５５、トランジスタ１５６乃至１５８、および抵抗１５９により構成される。トランジスタ１５４、１５６、および１５７はNPN型のトランジスタであり、トランジスタ１５８はPNP型のトランジスタである。
【００１３】
ダイオード１５１のアノードは、定電圧回路１５、制御回路１６、および抵抗１５３の一端に接続されている。ダイオード１５１のカソードは、コンデンサ１５２の一端、抵抗１５５の一端、およびトランジスタ１５７のコレクタに接続されている。コンデンサ１５２の一端であって、ダイオード１５１のカソードに接続されている一端とは異なる他の一端は、MOSFET１１１のソース、およびトランジスタ１５８のコレクタに接続されている。
【００１４】
抵抗１５３の一端であって、ダイオード１５１のアノードに接続されている一端とは異なる他の一端は、トランジスタ１５４のコレクタおよびトランジスタ１５６のベースに接続されている。トランジスタ１５４のベースは制御回路１６に接続され、トランジスタ１５４のエミッタは接地されている。抵抗１５５の一端であって、ダイオード１５１のカソードに接続されている一端とは異なる他の一端は、トランジスタ１５６のコレクタ、トランジスタ１５７のベース、およびトランジスタ１５８のベースに接続されている。トランジスタ１５６のエミッタは、接地されている。トランジスタ１５７のエミッタは、トランジスタ１５８のエミッタ、および抵抗１５９の一端に接続されている。抵抗１５９の一端であって、トランジスタ１５７のエミッタに接続されている一端とは異なる他の一端は、MOSFET１１１のゲートに接続されている。
【００１５】
次に、DC/DCコンバータ１０１の動作について説明する。
【００１６】
まず、入力端子１１に入力電圧が入力されておらず、トランジスタ１５４、および１５６乃至１５８、並びに、MOSFET１１１がオフされているとき、入力端子１１に入力電圧Vinが入力され、制御回路１６から駆動回路１２１にLレベルの制御信号が入力された場合、駆動回路１２１のトランジスタ１５４はオフされたまま、トランジスタ１５６のベースに、抵抗１５３を介して、定電圧回路１５からベース電流が供給され、トランジスタ１５６がオンされる。トランジスタ１５６がオンされると、トランジスタ１５６のコレクタの電位、トランジスタ１５７のベース、およびトランジスタ１５８のベースの電位は、接地電位とほぼ等しくなり、トランジスタ１５７がオフされたまま、トランジスタ１５８がオンされる。
【００１７】
トランジスタ１５７がオフされたまま、トランジスタ１５８がオンされた場合、MOSFET１１１のゲート−ソース間に印加される電圧はほぼ０Ｖのままとなり、MOSFET１１１はオフされたままとなる。そして、コンデンサ１５２に、ダイオード１５１を介して、定電圧回路１５の出力電圧が印加され、コンデンサ１５２がチャージされ、コンデンサ１５２の両端の電圧は、定電圧回路１５の出力電圧とほぼ等しい電圧になる。
【００１８】
次に、制御回路１６から駆動回路１２１にHレベルの制御信号が入力された場合、駆動回路１２１のトランジスタ１５４がオンされ、トランジスタ１５４のコレクタ、およびトランジスタ１５６のベースの電位が接地電位とほぼ等しくなり、トランジスタ１５６がオフされる。トランジスタ１５６がオフされると、トランジスタ１５７および１５８のベースに、ダイオード１５１および抵抗１５５を介して、定電圧回路１５からベース電流が供給され、トランジスタ１５７がオンされ、トランジスタ１５８がオフされる。
【００１９】
トランジスタ１５７がオンされ、トランジスタ１５８がオフされると、チャージされたコンデンサ１５２の両端の電圧とほぼ等しい電圧、すなわち、定電圧回路１５の出力電圧とほぼ等しい電圧が、抵抗１５９を介して、MOSFET１１１のゲート−ソース間に印加され、MOSFET１１１がオンされる。
【００２０】
次に、制御回路１６から駆動回路１２１にLレベルの制御信号が入力された場合、上述したように、トランジスタ１５７がオフされ、トランジスタ１５８がオンされ、MOSFET１１１のゲート−ソース間に印加される電圧はほぼ０Vとなり、MOSFET１１１がオフされる。
【００２１】
これ以降、制御回路１６から出力される制御信号の出力レベルが切り替わるたびに、上述した動作が繰り返され、MOSFET１１１がオンまたはオフにスイッチングされる。
【００２２】
ｎチャネルMOSFETのゲート−ソース間の定格電圧は、±２０V、または±３０Vが一般的であり、DC/DCコンバータ１０１では、入力電圧Vinが、MOSFET１１１のゲート−ソース間の定格電圧内の場合、定電圧回路１５を介さずに、入力電圧Vinを駆動回路１２１に直接入力して、駆動回路１２１を動作させるようにすることができる。
【００２３】
この場合、MOSFET１１１がオフされているとき、チャージされたコンデンサ１５２の両端の電圧は入力電圧Vinとほぼ等しい電圧になる。そして、トランジスタ１５７がオンされ、トランジスタ１５８がオフされたとき、MOSFET１１１のゲート−ソース間には、コンデンサ１５２の両端の電圧とほぼ等しい電圧、すなわち、入力電圧Vinとほぼ等しい電圧が印加され、MOSFET１１１がオンされる。
【特許文献１】特開平０２−２４６７７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
しかしながら、特許文献１に記載された発明では、入力電圧VinがMOSFET１１１のゲート−ソース間の定格電圧より高い場合、入力電圧Vinを、定電圧回路１５によりMOSFET１１１のゲート−ソース間の定格電圧内の電圧に変換して、駆動回路１２１に供給しなければならず、定電圧回路１５による電圧変換時に、電力の損失が発生してしまうという問題があった。
【００２５】
本発明は、このような状況に鑑みてなされたものであり、入力電圧がスイッチング素子の定格電圧より高い場合、より少ない損失でスイッチング素子をスイッチングできるようにしたものである。
【課題を解決するための手段】
【００２６】
本発明の駆動回路は、入力された直流電圧をスイッチングして出力するスイッチング素子を駆動する駆動回路であって、スイッチング素子をオフする場合、入力された直流電圧によりチャージされる第１のコンデンサと、スイッチング素子をオンする場合、チャージされた第１のコンデンサの電圧を分圧して、分圧された電圧をスイッチング素子に印加する分圧回路とを含むことを特徴とする。
【００２７】
スイッチング素子は、例えば、バイポーラ型トランジスタ、MOSFET（Metal Oxide Semiconductor Field Effect Transistor）、IGBT（Insulated Gate Bipolar Transistor）などの半導体素子により構成される。そして、例えば、スイッチング素子がMOSFETの場合、分圧回路により分圧された電圧が、MOSFETのゲート−ソース間に印加される。
【００２８】
本発明の駆動回路によれば、スイッチング素子をオフする場合、入力された直流電圧により第１のコンデンサがチャージされ、スイッチング素子をオンする場合、チャージされたコンデンサの電圧を分圧して、分圧された電圧がスイッチング素子に印加される。
【００２９】
従って、駆動回路が設けられるスイッチング電源などの電力機器の入力電圧がスイッチング素子の定格電圧よりも高くても、入力電圧を定電圧回路や電圧変換回路などにより変換したりせずに、そのまま駆動回路に入力して、スイッチング素子の定格電圧内の電圧でスイッチング素子をスイッチングすることができ、電圧変換による電力の損失を低減することができる。また、駆動回路が設けられる電力機器の定電圧回路や電圧変換回路を削除したり、定電圧回路や電圧変換回路の容量を小さくすることができ、電力機器の低損失化、小型化、および低コスト化を実現することができる。
【００３０】
本発明の駆動回路においては、分圧回路は、第２のコンデンサと第１の抵抗とを並列に接続した第１の並列回路、および第３のコンデンサと第２の抵抗とを並列に接続した第２の並列回路を含み、スイッチング素子をオンする場合、分圧された電圧である前記第１の並列回路の両端に印加された電圧が前記スイッチング素子に印加されるようにすることができる。
【００３１】
従って、特殊な部品を用いることなく、安価かつ容易に駆動回路を構成することができる。
【００３２】
本発明の駆動回路においては、スイッチング素子は、ｎチャネルMOSFET（Metal Oxide Semiconductor Field Effect Transistor）により構成され、第２のコンデンサは、前記ｎチャネルMOSFETの寄生容量により構成されるようにすることができる。
【００３３】
従って、駆動回路の部品数を削減することができ、駆動回路の小型化および低コスト化を実現することができる。
【００３４】
本発明のスイッチング電源装置は、入力された直流電圧をスイッチングして出力するスイッチング素子と、スイッチング素子をオフする場合、入力された直流電圧によりチャージされるコンデンサと、スイッチング素子をオンする場合、チャージされたコンデンサの電圧を分圧して、分圧された電圧をスイッチング素子に印加する分圧回路と、スイッチング素子によりスイッチングされた直流電圧を平滑化する平滑回路とを含むことを特徴とする。
【００３５】
スイッチング素子は、例えば、バイポーラ型トランジスタ、MOSFET（Metal Oxide Semiconductor Field Effect Transistor）、IGBT（Insulated Gate Bipolar Transistor）などの半導体素子により構成される。そして、例えば、分圧回路により分圧された電圧が、MOSFETのゲート−ソース間に印加される。平滑回路は、例えば、コンデンサなどにより構成されるコンデンサ・インプット型の平滑回路や、コイルやコンデンサなどにより構成されるチョーク・インプット型の平滑回路により構成される。
【００３６】
前記分圧手段は、例えば、コンデンサと抵抗が並列に接続された２つの並列回路により構成される。そして、例えば、スイッチング素子がMOSFETの場合、一方の並列回路に印加された電圧が、MOSFETのゲート−ソース間に印加される。
【００３７】
本発明のスイッチング電源によれば、入力された直流電圧がスイッチング素子によりスイッチングして出力され、スイッチング素子をオフする場合、入力された前記直流電圧によりコンデンサがチャージされ、スイッチング素子をオンする場合、チャージされたコンデンサの電圧を分圧して、分圧された電圧がスイッチング素子に印加され、スイッチング素子によりスイッチングされた直流電圧が平滑化される。
【００３８】
従って、スイッチング電源の入力電圧がスイッチング素子の定格電圧より高くても、入力電圧を定電圧回路や電圧変換回路などにより電圧変換したりせずに、スイッチング素子の定格電圧内の電圧でスイッチング素子をスイッチングすることができ、電圧変換による電力の損失を低減することができる。また、スイッチング電源の定電圧回路や電圧変換回路を削除したり、定電圧回路や電圧変換回路の容量を小さくすることができ、スイッチング電源の低損失化、小型化、および低コスト化を実現することができる。
【発明の効果】
【００３９】
以上のように、本発明の駆動回路によれば、スイッチング素子を駆動することができる。また、本発明の駆動回路によれば、電力の損失をより低減することができる。
【００４０】
また、本発明のスイッチング電源によれば、入力された直流電圧を、所定の直流電圧に変換することができる。また、本発明のスイッチング電源によれば、電力の損失をより低減することができる。
【発明を実施するための最良の形態】
【００４１】
図３は、本発明を適用したDC/DCコンバータ２０１の回路構成例を示す図である。
【００４２】
DC/DCコンバータ２０１は、入力端子２１１、MOSFET２１２、平滑回路２１３、出力端子２１４、定電圧回路２１５、制御回路２１６、および駆動回路２１７により構成される。
【００４３】
MOSFET２１２は、ｎチャネルMOSFETである。MOSFET２１２のドレインは入力端子２１１に接続され、MOSFET２１２のソースは平滑回路２１３に接続されている。また、MOSFET２１２のゲートおよびソースは、駆動回路２１７に接続されている。
【００４４】
MOSFET２１２は、駆動回路２１７により、ゲート−ソース間にスレッショルド電圧以上の電圧（以下、Hレベルの電圧と称する）が印加されたときオンされ、ゲート−ソース間に印加される電圧がスレッショルド電圧未満の電圧（以下、Lレベルの電圧と称する）になったときオフされる。入力端子２１１から入力された直流電圧Vin（以下、単に入力電圧Vinと称する）は、MOSFET２１２によりスイッチングされ、断続的に平滑回路２１３に出力される。
【００４５】
平滑回路２１３は、チョーク・インプット型の平滑回路であり、ダイオード２３１、コイル２３２、およびコンデンサ２３３により構成されている。コイル２３２の一端は、MOSFET２１２のソースとダイオード２３１のカソードに接続され、コイル２３２の他の一端は、コンデンサ２３３の一端と出力端子２１４に接続されている。ダイオード２３１のアノードおよびコンデンサ２３３の他の一端は接地されている。MOSFET２１２から出力された断続電圧は、平滑回路２１３により平滑化され、平滑化された直流電圧Vout（以下、出力電圧Voutと称する）が出力端子２１４から外部に出力される。
【００４６】
定電圧回路２１５は、入力端子２１１から入力された入力電圧Vinを、制御回路２１６の定格電圧内の所定の電圧に変換して、制御回路２１６に供給する。制御回路２１６は、ハイレベル（以下、Hレベルと称する）とローレベル（以下、Lレベルと称する）の２種類の電圧レベルの制御信号を駆動回路２１７に出力して、駆動回路２１７を制御する。
【００４７】
駆動回路２１７は、図４および図５を参照して後述するように、制御回路２１６からHレベルの制御信号が入力されたとき、MOSFET２１２のゲート−ソース間にHレベルの電圧を印加して、MOSFET２１２をオンさせる。また、駆動回路２１７は、制御回路２１６からLレベルの制御信号が入力されたとき、MOSFET２１２のゲート−ソース間にLレベル電圧を印加して、MOSFET２１２をオフさせる。
【００４８】
従って、DC/DCコンバータ２０１は、制御回路２１６から出力される制御信号のデューティ比を制御することにより、MOSFET２１２のデューティ比が制御され、所望の出力電圧Voutを出力することができる。
【００４９】
駆動回路２１７は、プレ駆動回路２２１、および分圧回路２２２により構成される。図４および図５を参照して後述するように、プレ駆動回路２２１は、制御回路２１６からHレベルの制御信号が入力されたとき、分圧回路２２２にコンデンサ２５２の両端の電圧を印加する。分圧回路２２２は、プレ駆動回路２２１により印加された電圧を分圧して、MOSFET２１２のゲート−ソース間に印加して、MOSFET２１２をオンさせる。また、制御回路２１６からLレベルの制御信号が入力されたとき、プレ駆動回路２２１から分圧回路２２２に印加される電圧はほぼ０Vとなり、分圧回路２２２からMOSFET２１２に印加されるゲート−ソース間の電圧もほぼ０Vとなり、MOSFET２１２はオフされる。
【００５０】
プレ駆動回路２２１は、ダイオード２５１、コンデンサ２５２、抵抗２５３、トランジスタ２５４、抵抗２５５、トランジスタ２５６乃至２５８、および抵抗２５９により構成される。トランジスタ２５４、２５６、および２５７はNPN型のトランジスタであり、トランジスタ２５８はPNP型のトランジスタである。
【００５１】
ダイオード２５１のアノードは、入力端子２１１および抵抗２５３の一端に接続されている。ダイオード２５１のカソードは、コンデンサ２５２の一端、抵抗２５５の一端、およびトランジスタ２５７のコレクタに接続されている。コンデンサ２５２の一端であって、ダイオード２５１のカソードに接続されている一端とは異なる他の一端は、分圧回路２２２のダイオード２７３のカソード、並びに、並列回路２７２のコンデンサ２９１の一端および抵抗２９２の一端に接続されている。コンデンサ２５２は、MOSFET２１２がオフされているとき、ダイオード２５１を介して、入力電圧Vinが印加され、チャージされる。そして、上述したように、MOSFET２１２をオンさせるとき、コンデンサ２５２の両端の電圧が分圧回路２２２に印加される。
【００５２】
抵抗２５３の一端であって、ダイオード２５１のアノードに接続されている一端とは異なる他の一端は、トランジスタ２５４のコレクタおよびトランジスタ２５６のベースに接続されている。トランジスタ２５４のベースは制御回路２１６に接続され、トランジスタ２５４のエミッタは接地されている。抵抗２５５の一端であって、ダイオード２５１のカソードに接続されている一端とは異なる他の一端は、トランジスタ２５６のコレクタ、トランジスタ２５７のベース、およびトランジスタ２５８のベースに接続されている。
【００５３】
トランジスタ２５７のエミッタは、トランジスタ２５８のエミッタ、および抵抗２５９の一端に接続されている。トランジスタ２５８のコレクタは、分圧回路２２２の並列回路２７１のコンデンサ２８１の一端および抵抗２８２の一端、分圧回路２２２の並列回路２７２のコンデンサ２９１の一端であって、コンデンサ２５２が接続されている一端とは異なる一端、および抵抗２９２の一端であって、コンデンサ２５２が接続されている一端とは異なる一端、並びに、MOSFET２１２のソースに接続されている。
【００５４】
図４および図５を参照して後述するように、トランジスタ２５４、およびトランジスタ２５６乃至２５８は、制御回路２１６からトランジスタ２５４に入力される制御信号によりオンまたはオフされ、プレ駆動回路２２１から分圧回路２２２に印加される電圧が制御される。
【００５５】
抵抗２５９の一端であって、トランジスタ２５７のエミッタに接続されている一端とは異なる他の一端は、分圧回路２２２の並列回路２７１のコンデンサ２８１の一端であって、トランジスタ２５８のコレクタが接続されている一端とは異なる他の一端、および抵抗２８２の一端であって、トランジスタ２５８のコレクタが接続されている一端とは異なる他の一端、並びに、MOSFET２１２のゲートに接続されている。
【００５６】
分圧回路２２２は、コンデンサ２８１と抵抗２８２が並列に接続された並列回路２７１、コンデンサ２９１と抵抗２９２が並列に接続された並列回路２７２、およびダイオード２７３により構成される。コンデンサ２８１の一端は、抵抗２８２の一端およびMOSFET２１２のゲートに接続されている。コンデンサ２８１の他の一端は、抵抗２８２の他の一端、コンデンサ２９１の一端、および抵抗２９２の一端に接続されている。コンデンサ２９１の他の一端は、抵抗２９２の他の一端、およびダイオード２７３のカソードに接続されている。ダイオード２７３のアノードは接地されている。
【００５７】
プレ駆動回路２２１のトランジスタ２５４がオンされたとき、コンデンサ２５２の両端の電圧が、抵抗２５９を介して、分圧回路２２２の並列回路２７１および２７２に印加され、印加された電圧が並列回路２７１のコンデンサ２８１と抵抗２８２の合成インピーダンスと、並列回路２７２のコンデンサ２９１と抵抗２９２の合成インピーダンスの比率により分圧され、並列回路２７１の両端（コンデンサ２８１および抵抗２８２の両端）の電圧が、MOSFET２１２に印加される。
【００５８】
なお、並列回路２７１のコンデンサ２８１の代わりに、MOSFET２１２のゲート−ソース間の寄生容量を利用することも可能である。
【００５９】
次に、図４および図５を参照して、DC/DCコンバータ２０１の動作について説明する。
【００６０】
まず、入力端子２１１に入力電圧が入力されておらず、トランジスタ２５４、および２５６乃至２５８、並びに、MOSFET２１２がオフされているとき、入力端子２１１に入力電圧Vinが入力され、制御回路２１６から駆動回路２１７にLレベルの制御信号が入力された場合、プレ駆動回路２２１のトランジスタ２５４はオフされたまま、トランジスタ２５６のベースに、抵抗２５３を介して、入力端子２１１からベース電流が供給され、トランジスタ２５６がオンされる。トランジスタ２５６がオンされると、トランジスタ２５６のコレクタの電位、並びに、トランジスタ２５７および２５８のベースの電位は、接地電位とほぼ等しくなり、トランジスタ２５７がオフされたまま、トランジスタ２５８がオンされる。
【００６１】
トランジスタ２５７がオフされたまま、トランジスタ２５８がオンされた場合、コンデンサ２８１はチャージされず、コンデンサ２８１の両端の電圧はほぼ０Vのままである。従って、MOSFET２１２のゲート−ソース間に印加される電圧もほぼ０Ｖのままとなり、MOSFET２１2はオフされたままとなる。そして、コンデンサ２５２に、ダイオード２５１を介して、入力電圧Vinとほぼ等しい電圧が印加され、コンデンサ２５２がチャージされ、コンデンサ２５２の両端の電圧が上昇する。このとき、コンデンサ２５２の両端の電圧は、入力電圧Vin以下となる。
【００６２】
次に、制御回路２１６から駆動回路２１７にHレベルの制御信号が入力された場合、プレ駆動回路２２１のトランジスタ２５４がオンされ、トランジスタ２５４のコレクタ、およびトランジスタ２５６のベースの電位が接地電位とほぼ等しくなり、トランジスタ２５６がオフされる。トランジスタ２５６がオフされると、トランジスタ２５７および２５８のベースに、ダイオード２５１および抵抗２５５を介して、入力端子２１１からベース電流が供給され、トランジスタ２５７がオンされ、トランジスタ２５８がオフされる。
【００６３】
トランジスタ２５７がオンされ、トランジスタ２５８がオフされると、チャージされたコンデンサ２５２の両端の電圧とほぼ等しい電圧が、抵抗２５９を介して、分圧回路２２２の並列回路２７１および２７２に印加される。分圧回路２２２に印加された電圧は、並列回路２７１のインピーダンス（コンデンサ２８１と抵抗２８２の合成インピーダンス）と並列回路２７２のインピーダンス（コンデンサ２９１と抵抗２９２の合成インピーダンス）の比率に従って分圧され、分圧された並列回路２７１の両端の電圧が、MOSFET２１２のゲート−ソース間に印加され、MOSFET２１２がオンされる。
【００６４】
分圧回路２２２に印加される電圧をＶdivin、並列回路２７１のインピーダンスをZ1、並列回路２７２のインピーダンスをZ2、および、並列回路２７１の両端の電圧、すなわち、MOSFET２１２のゲート−ソース間に印加される電圧Ｖgsの関係は、次の式（１）で表わされる。
【００６５】
Vgs＝Vdivin×Z1÷（Z1＋Z2）  （ただし、Vdivin≦Vin）    ・・・（１）
【００６６】
式（１）に表わされるように、MOSFET２１２のゲート−ソース間に印加される電圧Vgsは、並列回路２７１のインピーダンスZ1と並列回路２７２のインピーダンスZ2の比率により、決定される。従って、入力電圧VinがMOSFET２１２のゲート−ソース間の定格電圧より大きくて、分圧回路２２２に印加される電圧Vdivinが定格電圧を超える場合でも、並列回路２７１のインピーダンスZ1と並列回路２７２のインピーダンスZ2の比率を調整することにより、MOSFET２１２のゲート−ソース間に印加される電圧Vgsを定格電圧内にすることができる。すなわち、入力電圧Vinの大きさに関わらず、定電圧回路２１５などにより電圧を変換せずに、入力電圧Vinをそのまま駆動回路２１７に供給して、駆動回路２１７を動作させ、MOSFET２１２をスイッチングさせることができる。
【００６７】
そして、図４の矢印３０１で示されるように、コンデンサ２５２から、トランジスタ２５７を介して、分圧回路２２２のコンデンサ２８１およびコンデンサ２９１に充電電流が流れ、コンデンサ２８１およびコンデンサ２９１がチャージされ、コンデンサ２８１の両端の電圧、すなわち、MOSFET２１２のゲート−ソース間の電圧Vgsは、ゲート−ソース間のスレッショルド電圧以上かつ定格電圧内の電圧に遷移する。このとき、ダイオード２５１により、コンデンサ２５２から流れる電流が、入力端子２１１側に流れ込まないように防止される。
【００６８】
これにより、DC/DCコンバータ２０１の定電圧回路２１５は、制御回路２１６のみに電力を供給すればよく、図２のDC/DCコンバータ１０１の制御回路１６および駆動回路１２１の両方に電力を供給する定電圧回路１５と比べて、その容量を小さくできるとともに、定電圧回路２１５の電圧変換による電力の損失が低減される。その結果、DC/DCコンバータ２０１は、DC/DCコンバータ１０１に比べて、電圧変換効率を向上させることができるとともに、小型化および低コスト化することができる。
【００６９】
次に、制御回路２１６から駆動回路２１７にLレベルの制御信号が入力された場合、上述したように、トランジスタ２５７がオフされ、トランジスタ２５８がオンされる。トランジスタ２５７がオフされ、トランジスタ２５８がオンされると、図５の矢印３０２で示されるように、分圧回路２２２のコンデンサ２８１が、抵抗２５９およびトランジスタ２５８を介して放電され、コンデンサ２８１の両端の電圧、すなわち、MOSFET２１２のゲート−ソース間の電圧Vgsはほぼ０Vとなり、MOSFET２１２がオフされる。
【００７０】
また、図５の矢印３０３で示されるように、コンデンサ２９１が、ダイオード２７３、および平滑回路２１３を介して、放電される。さらに、ダイオード２５１を介して、コンデンサ２５２に入力電圧Vinとほぼ等しい電圧が印加され、図５の矢印３０４で示されるように、入力端子２１１から、ダイオード２５１、コンデンサ２５２、並列回路２７２、および平滑回路２１３に充電電流が流れ、再びコンデンサ２５２がチャージされる。
【００７１】
これ以降、制御回路２１６から出力される制御信号の出力レベルが切り替わるたびに、上述した動作が繰り返され、MOSFET２１２がオンまたはオフにスイッチングされる。
【００７２】
また、入力電圧Vinが、制御回路２１６の定格電圧内の場合、図６に示されるDC/DCコンバータ４０１のように、DC/DCコンバータ２０１から定電圧回路２１５を削除して、入力電圧Vinを制御回路２１６に直接入力するようにすることも可能である。これにより、DC/DCコンバータの電圧変換効率をさらに向上させることができるとともに、DC/DCコンバータをさらに小型化および低コスト化することができる。
【００７３】
以上のように、スイッチング素子をオフする場合、入力された直流電圧により第１のコンデンサをチャージし、スイッチング素子をオンする場合、チャージされた第１のコンデンサの電圧を分圧して、分圧された電圧をスイッチング素子に印加するようにした場合には、スイッチング素子を駆動することができる。また、電力の損失をより低減することができる。
【００７４】
また、入力された直流電圧をスイッチング素子によりスイッチングして出力し、スイッチング素子をオフする場合、入力された直流電圧によりコンデンサをチャージし、スイッチング素子をオンする場合、チャージされたコンデンサの電圧を分圧して、分圧された電圧をスイッチング素子に印加し、スイッチング素子によりスイッチングされた直流電圧を平滑化するようにした場合には、入力された直流電圧を、所定の直流電圧に変換することができる。また、電力の損失をより低減することができる。
【図面の簡単な説明】
【００７５】
【図１】従来のDC/DCコンバータの回路の基本構成を示す図である。
【図２】従来のDC/DCコンバータの回路の構成を示す図である。
【図３】本発明を適用したDC/DCコンバータの回路の構成例を示す図である。
【図４】本発明を適用したDC/DCコンバータの動作を説明する図である。
【図５】本発明を適用したDC/DCコンバータの動作を説明する図である。
【図６】本発明を適用したDC/DCコンバータの回路の構成例を示す図である。
【符号の説明】
【００７６】
１  DC/DCコンバータ
１２  スイッチング素子
１５  定電圧回路
１６  制御回路
２１  駆動回路
１０１  DC/DCコンバータ
１１１  MOSFET
１２１  駆動回路
２０１  DC/DCコンバータ
２１２  MOSFET
２１３  平滑回路
２１５  定電圧回路
２１６  制御回路
２１７  駆動回路
２２１  プレ駆動回路
２２２  分圧回路
２５１  ダイオード
２５２  コンデンサ
２５４，２５６，２５７，２５８  トランジスタ
２７１，２７２  並列回路
２８１  コンデンサ
２８２  抵抗
２９１  コンデンサ
２９２  抵抗
４０１  DC/DCコンバータ
【図１】
2005245165.tif 000003
【図２】
2005245165.tif 000004
【図３】
2005245165.tif 000005
【図４】
2005245165.tif 000006
【図５】
2005245165.tif 000007
【図６】
2005245165.tif 000008