(57)【要約】【課題】ＦＲＣ方式によっても画素の輝度差が生じず、さらに空間的にフリッカ成分を除去しようとする場合にも、スジ状の輝度ムラが生じない中間調表示方法およびその方法を用いた表示装置を提供する。【解決手段】本液晶表示装置は、ＲＧＢ各色毎に、データ分離器１、画素位置検出回路２、フレーム番号決定回路３、印加タイミング記憶回路４、印加電圧決定回路５、加算処理回路６、およびタイミング調整回路７を備えており、これらにより（１＋Ｎ）階調の多階調表示を行う場合の単位周期を２Ｎフレームとし、この２Ｎフレーム内で高電圧または低電圧の正極電圧と負極電圧との印加回数が等しくなるように駆動電圧を設定する。このことにより、液晶素子を含む画素回路をマトリクス状に複数配置してなる液晶パネル８に表示される同一輝度であるべき各画素の平均輝度が均一となるため、表示品位が向上する。【選択図】        図１
2005010520.tif 000002
【特許請求の範囲】
【請求項１】
予め定められた複数の駆動電圧から所定の単位周期毎に選ばれる第１および第２の駆動電圧のいずれかの駆動電圧であって、前記単位周期に含まれる１つ以上のフレーム毎に極性を反転しフレーム毎に設定した駆動電圧に基づき、当該単位周期で（１＋Ｎ）階調（Ｎは２以上の自然数）の多階調表示を行う液晶中間調表示方法において、
前記単位周期を２Ｎフレームとして、当該単位周期のうち、正の極性を有する第１の駆動電圧が設定されるフレーム数と負の極性を有する第１の駆動電圧が設定されるフレーム数とを同数とし、正の極性を有する第２の駆動電圧が設定されるフレーム数と負の極性を有する第２の駆動電圧が設定されるフレーム数とを同数とすることを特徴とする液晶中間調表示方法。
【請求項２】
前記単位周期の前半Ｎフレームのうち前記第１の駆動電圧が設定されるフレーム数と、前記単位周期の後半Ｎフレームのうち前記第１の駆動電圧が設定されるフレーム数とを同数とし、
前記前半Ｎフレームのうち前記第２の駆動電圧が設定されるフレーム数と、前記後半Ｎフレームのうち前記第２の駆動電圧が設定されるフレーム数とを同数とすることを特徴とする、請求項１に記載の液晶中間調表示方法。
【請求項３】
Ｎが偶数の場合、ｋ番目のフレーム（ｋはＮ未満の奇数とする）および（Ｎ＋ｋ＋１）番目のフレームに設定される駆動電圧を等しくするとともに、（ｋ＋１）番目のフレームおよび（Ｎ＋ｋ）番目のフレームに設定される駆動電圧を等しくし、Ｎが奇数の場合、ｍ番目のフレーム（ｍはＮ以下の自然数とする）および（ｍ＋Ｎ）番目のフレームに設定される駆動電圧を等しくすることを特徴とする、請求項２に記載の液晶中間表示方法。
【請求項４】
複数の画素からなる表示単位で多階調表示を行うため、前記表示単位に含まれる画素毎に所定の階調を表示させる第１または第２の駆動電圧を設定することを特徴とする、請求項１から請求項３までのいずれか１項に記載の液晶中間調表示方法。
【請求項５】
装置外部から与えられる表示データに応じて、予め定められた複数の駆動電圧から所定の単位周期毎に選ばれる第１および第２の駆動電圧のいずれかの駆動電圧であって、前記単位周期に含まれる１つ以上のフレーム毎に極性を反転しフレーム毎に設定した駆動電圧に基づき、当該単位周期で（１＋Ｎ）階調（Ｎは２以上の自然数）の多階調表示を行う液晶表示装置において、
前記単位周期を２Ｎフレームとして、当該単位周期のうち、正の極性を有する第１の駆動電圧が設定されるフレーム数と負の極性を有する第１の駆動電圧が設定されるフレーム数とを同数とし、正の極性を有する第２の駆動電圧が設定されるフレーム数と負の極性を有する第２の駆動電圧が設定されるフレーム数とを同数とする電圧決定手段と、
前記電圧決定手段により設定された駆動電圧に基づき、多階調表示を行う表示手段と
を備える液晶表示装置。
【請求項６】
前記電圧決定手段は、
前記単位周期である２Ｎフレームのうち前記表示データに対応するフレームを決定するフレーム決定手段と、
前記単位周期に設定される駆動電圧を当該単位周期に含まれるフレームに関連させて記憶するタイミング記憶手段と、
前記フレーム決定手段により決定されるフレームに基づき、前記タイミング記憶手段に記憶される、当該決定されるフレームに関連する駆動電圧を、前記表示手段に与える印加電圧決定手段と、
を含むことを特徴とする、請求項５に記載の液晶表示装置。
【請求項７】
前記電圧決定手段は、複数の画素からなる表示単位で多階調表示を行うため、前記表示単位に含まれる画素毎に所定の階調を表示させる第１または第２の駆動電圧を設定し、
前記表示手段は、前記駆動電圧に基づき、前記表示単位で多階調表示を行うことを特徴とする、請求項５または請求項６に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示方法およびその方法を使用した液晶表示装置に関し、より詳しくは２つの異なる駆動電圧を周期的に印加することにより中間調を表示する多階調表示方法の液晶表示方法およびその方法を使用した液晶表示装置に関する。
【０００２】
【従来の技術】
通常、液晶表示装置は、液晶素子を含む画素回路がマトリクス状に複数配置してなる表示パネルと、所定の画素回路に所定のデータ信号を表示パネルに与える液晶駆動用ドライバと、所定の画素回路を選択するための所定の走査信号を表示パネルに与える選択用ドライバとを備える。図２０は、この液晶表示装置に含まれる画素回路の等価回路を示す図である。図示されるように、この画素回路は、液晶駆動用ドライバからのデータ信号を与えるデータ信号線１０１と、選択用ドライバからの走査信号を与える走査信号線１００と、走査信号に応じてスイッチング素子として機能する電界効果トランジスタ１０２と、画素の表示光量を調節するための液晶素子１０３と、所定の容量を有する補助容量素子１０４とを備える。電界効果トランジスタ１０２は、そのゲートに走査信号線１００が接続され、そのドレインにデータ信号線が接続される。また、液晶素子および補助容量素子の一端は電界効果トランジスタ１０２のソースに接続され、これらの他端は全画素回路に共通の電極である共通電極Ｖｃｏｍに接続される。この画素回路では、走査信号が与えられるとき、すなわち走査信号線１００が選択されるとき、上記電界効果トランジスタ１０２は導通状態になるため、データ信号線に印加される（データ信号の）電圧は補助容量素子１０４に印加される。その後、走査信号線１００の選択期間が終了するとき、電界効果トランジスタ１０２が遮断状態となるが、補助容量素子１０４に蓄積（保持）された電荷により遮断時の電圧が保持され続ける。ここで、液晶素子１０３の光透過率または光反射率は、印加される電圧により変化するため、走査信号線１００が選択されるとき、データ信号線１０１に対して画像データに応じた電圧を印加すれば、画素の表示輝度（表示階調）を画像データに合わせて変化させることができる。
【０００３】
ここで、デジタル方式の液晶駆動用ドライバは、外部から与えられたデジタルデータに基づき予め定められた複数の基準電圧のうちの１つを選択して所定の画素回路の液晶素子に印加する。このデジタル方式の液晶駆動用ドライバは、表示階調数が増えるに従って内部の素子数が増えるため、表示階調数が増えるに従って製造コストが高くなる。そこで、デジタル方式の液晶駆動用ドライバを使用しながら、その内部素子数を増やすことなく表示階調を増やすことができる制御方式として、従来よりフレームレートコントロール方式（以下「ＦＲＣ方式」と略称する」）がある。
【０００４】
このＦＲＣ方式は、複数のフレーム間で異なる２つの駆動電圧を所定の液晶素子に印加することにより視感上の擬似的な中間輝度を得る方式である。図２１は、このＦＲＣ方式により３階調の多階調表示を行う例を示す図である。ここでは、連続するフレーム１とフレーム２との間で異なる２つの駆動電圧（高電圧と低電圧）が所定の液晶素子に印加されることにより、３階調の多階調表示が行われる。なお、ここでのフレーム周波数は６０Ｈｚであるものとし、各フレーム毎に印加電圧の極性が反転されるフレーム反転方式の交流化駆動が行われるものとする。
【０００５】
図２１をより詳しく説明すると、図２１（ａ）は、輝度が最も低い画素Ａを表示するための各フレームにおける駆動電圧を示し、図２１（ｂ）は、輝度が最も高い画素Ｂを表示するための各フレームにおける駆動電圧を示し、図２１（ｃ）は、中間輝度の画素Ｃを表示するための各フレームにおける駆動電圧を示す。図２１（ａ）に示すように、共通電極の電位ＶＣＯＭを基準として、フレーム１，２ともに低電圧が印加されるので画素の輝度は最も低い。また、図２１（ｂ）に示すように、フレーム１，２ともに高電圧が印加されるので画素の輝度は最も高い。さらに、図２１（ｃ）に示すように、フレーム１では正極性の低電圧が印加され、フレーム２では負極性の高電圧が印加されるので、画素の輝度は、図２１（ａ）に示す画素の輝度と図２１（ｂ）に示す画素の輝度との中間輝度となる。
【０００６】
このＦＲＣ方式によって図２１（ｃ）に示す中間輝度を得る場合、フレーム１では低い輝度の画素が表示され、フレーム２では高い輝度の画素が表示されるので、連続するフレーム間で異なる輝度の画素が交互に表示されることになる。そのため、表示される画素Ｃ（の輝度変化）にはフレーム周波数の２分の１倍の周波数３０Ｈｚのフリッカ成分が含まれることになる。ここで一般的に、周波数５０Ｈｚ以下のフリッカ成分は視感上目立つとされているので、例えば表示画面内の全ての画素が同位相で図２１（ｃ）に示す中間輝度で表示されると、表示画面全面でフリッカ成分が目立つようになる。そのため、表示装置の表示品位が低下する。
【０００７】
そこで、従来より、図２１（ｃ）に示す中間輝度を得るために、所定の画素を形成する画素回路には図２１（ｃ）に示す駆動電圧を印加するほか、他の画素を形成する画素回路に対してはこの駆動電圧とは異なる駆動電圧を印加し、これらの画素回路により表示される画素が表示画面内に散らばるように混在させることにより、空間的に上記フリッカ成分を除去する手法がある。
【０００８】
例えば、図２１（ｃ）に示す場合とは異なる駆動電圧を印加する場合としては、以下の３つの場合が考えられる。すなわち、フレーム１において正極性の高電圧が印加され、フレーム２において負極性の低電圧が印加される第１の場合、フレーム１において負極性の高電圧が印加され、フレーム２において正極性の低電圧が印加される第２の場合、およびフレーム１において負極性の低電圧が印加され、フレーム２において正極性の高電圧が印加される第３の場合である。図２２は、これらの駆動電圧が印加される場合を示しており、より詳しくは、図２２（ａ）は、第１の場合の駆動電圧と当該駆動電圧が印加されることにより形成される画素Ｄとを示し、図２２（ｂ）は、第２の場合の駆動電圧と当該駆動電圧が印加されることにより形成される画素Ｅとを示し、図２２（ｃ）は、第３の場合の駆動電圧と当該駆動電圧が印加されることにより形成される画素Ｆとを示す。これらの画素Ｄ，Ｅ，Ｆおよび図２１（ｃ）に示す画素Ｃは、空間的に散在するように、すなわち表示画面上の位置が散らばるように配置される。図２３は、これらの画素Ｃ，Ｄ，Ｅ，Ｆの配置例を示す図である。この図２３は、列１から列４までの各列の４行分の画素を示しており、図に示すＣ，Ｄ，Ｅ，Ｆの記号が上記画素Ｃ，Ｄ，Ｅ，Ｆに対応している。このように各画素を配置すれば、或るフレームにおいて同一の駆動電圧が印加されることにより表示される画素が表示画面上に均等に散らばるため、空間的に上記フリッカ成分が除去される。
【０００９】
【特許文献１】
特開平８−４３７９５号公報
【特許文献２】
特開平６−１３８８４６号公報
【特許文献３】
特開２００１−３４２３９号公報
【００１０】
【発明が解決しようとする課題】
以上のような従来のＦＲＣ方式では、同一の組み合わせの駆動電圧が印加されることにより形成される画素、例えば図２３に示す画素Ｃ，Ｄ，Ｅ，Ｆの輝度は全て同じであることが前提となる。しかし、図２０に示される電界効果トランジスタ１０２を含む等価回路には寄生容量が存在する。そのため、同一の駆動電圧（高電圧または低電圧）である正極性および負極性の電圧が印加される場合を比較すると、図２１および図２２に示す共通電極の電位ＶＣＯＭは、理想値からずれることがある。そのため、同一の組み合わせの駆動電圧が印加されることにより形成される画素、例えば画素Ｃ，Ｅと画素Ｄ，Ｆとの中間輝度は同一であるべきにもかかわらず、差が生じることがある。
【００１１】
特に、上記の輝度差は空間的にフリッカ成分を除去しようとする場合に視感上目立つことがある。すなわち、図２３に示す列１および列３の画素Ｃ，Ｅは、図２１（ｃ）および図２２（ｂ）に示すように、正極性および負極性の高電圧のみで駆動されることにより形成され、図２３に示す列２および列４の画素Ｄ，Ｆは、図２２（ａ）および図２２（ｃ）に示すように、正極性の高電圧と負極性の低電圧のみで駆動されることにより形成されるため、一列おきでは同一輝度となるが、隣り合う列同士では輝度差が生じる。そのため列方向に延びるスジ状の輝度ムラが視感上目立つという問題がある。そして、このことは、例えば図２３に示す画素Ｃと画素Ｆを入れ替えたとしても同様であり、この場合には行方向に延びるスジ状の輝度ムラが目立つことになる。
【００１２】
そこで、本発明の目的は、ＦＲＣ方式による中間調表示方法であっても上記の輝度差が生じない中間調表示方法およびその方法を用いた表示装置を提供することである。また、さらなる本発明の目的は、ＦＲＣ方式による中間調表示方法であって空間的にフリッカ成分を除去しようとする場合にも、スジ状の輝度ムラが生じない中間調表示方法およびその方法を用いた表示装置を提供することである。
【００１３】
【課題を解決するための手段】
第１の発明は、予め定められた複数の駆動電圧から所定の単位周期毎に選ばれる第１および第２の駆動電圧のいずれかの駆動電圧であって、前記単位周期に含まれる１つ以上のフレーム毎に極性を反転しフレーム毎に設定した駆動電圧に基づき、当該単位周期で（１＋Ｎ）階調（Ｎは２以上の自然数）の多階調表示を行う液晶中間調表示方法において、
前記単位周期を２Ｎフレームとして、当該単位周期のうち、正の極性を有する第１の駆動電圧が設定されるフレーム数と負の極性を有する第１の駆動電圧が設定されるフレーム数とを同数とし、正の極性を有する第２の駆動電圧が設定されるフレーム数と負の極性を有する第２の駆動電圧が設定されるフレーム数とを同数とすることを特徴とする。
【００１４】
このような第１の発明によれば、（１＋Ｎ）階調の多階調表示を行う場合の単位周期を２Ｎフレームとし、この２Ｎフレーム内で高電圧または低電圧の正極性および負極性の電圧の印加回数が等しくなる。そのため、同一輝度であるべき各画素の平均輝度が均一となる。
【００１５】
第２の発明は、第１の発明において、
前記単位周期の前半Ｎフレームのうち前記第１の駆動電圧が設定されるフレーム数と、前記単位周期の後半Ｎフレームのうち前記第１の駆動電圧が設定されるフレーム数とを同数とし、
前記前半Ｎフレームのうち前記第２の駆動電圧が設定されるフレーム数と、前記後半Ｎフレームのうち前記第２の駆動電圧が設定されるフレーム数とを同数とすることを特徴とする。
【００１６】
このような第２の発明によれば、単位周期である２Ｎフレームを前半と後半とに２等分した各Ｎフレーム内で、異なる２つの駆動電圧の印加回数が等しくなるように設定される。そのため、前半と後半との各Ｎフレーム間の平均輝度がほぼ等しくなるので、フリッカの発生が抑えられる。
【００１７】
第３の発明は、第２の発明において、
Ｎが偶数の場合、ｋ番目のフレーム（ｋはＮ未満の奇数とする）および（Ｎ＋ｋ＋１）番目のフレームに設定される駆動電圧を等しくするとともに、（ｋ＋１）番目のフレームおよび（Ｎ＋ｋ）番目のフレームに設定される駆動電圧を等しくし、Ｎが奇数の場合、ｍ番目のフレーム（ｍはＮ以下の自然数とする）および（ｍ＋Ｎ）番目のフレームに設定される駆動電圧を等しくすることを特徴とする。
【００１８】
このような第３の発明によれば、例えば単位周期を８フレームとするとき、１番目のフレームおよび６番目のフレームの駆動電圧と、２番目のフレームおよび５番目のフレームの駆動電圧と、３番目のフレームおよび８番目のフレームの駆動電圧と、４番目のフレームおよび７番目のフレームの駆動電圧とがそれぞれ等しくなるように設定される。そのため、隣接するフレーム間で同一の駆動電圧が連続して印加される回数が最小となり、単位周期の前半部と後半部とを同じ駆動電圧の順番に設定する場合に比べ、さらに表示品位が向上する。
【００１９】
第４の発明は、第１から第３までのいずれか１つの発明において、
複数の画素からなる表示単位で多階調表示を行うため、前記表示単位に含まれる画素毎に所定の階調を表示させる第１または第２の駆動電圧を設定することを特徴とする。
【００２０】
このような第４の発明によれば、複数の画素からなる表示単位で多階調表示を行うため、表示階調数が向上するとともに、空間的にフリッカ成分が除去される。
【００２１】
第５の発明は、装置外部から与えられる表示データに応じて、予め定められた複数の駆動電圧から所定の単位周期毎に選ばれる第１および第２の駆動電圧のいずれかの駆動電圧であって、前記単位周期に含まれる１つ以上のフレーム毎に極性を反転しフレーム毎に設定した駆動電圧に基づき、当該単位周期で（１＋Ｎ）階調（Ｎは２以上の自然数）の多階調表示を行う液晶表示装置において、
前記単位周期を２Ｎフレームとして、当該単位周期のうち、正の極性を有する第１の駆動電圧が設定されるフレーム数と負の極性を有する第１の駆動電圧が設定されるフレーム数とを同数とし、正の極性を有する第２の駆動電圧が設定されるフレーム数と負の極性を有する第２の駆動電圧が設定されるフレーム数とを同数とする電圧決定手段と、
前記電圧決定手段により設定された駆動電圧に基づき、多階調表示を行う表示手段と
を備える。
【００２２】
第６の発明は、第５の発明において、
前記電圧決定手段は、
前記単位周期である２Ｎフレームのうち前記表示データに対応するフレームを決定するフレーム決定手段と、
前記単位周期に設定される駆動電圧を当該単位周期に含まれるフレームに関連させて記憶するタイミング記憶手段と
前記フレーム決定手段により決定されるフレームに基づき、前記タイミング記憶手段に記憶される、当該決定されるフレームに関連する駆動電圧を決定し、前記表示手段に与える印加電圧決定手段と
を含むことを特徴とする。
【００２３】
第７の発明は、第５または第６の発明において、
前記電圧決定手段は、複数の画素からなる表示単位で多階調表示を行うため、前記表示単位に含まれる画素毎に所定の階調を表示させる第１または第２の駆動電圧を設定し、
前記表示手段は、前記駆動電圧に基づき、前記表示単位で多階調表示を行うことを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明の一実施形態につき添付図面を参照して説明する。
本実施形態に係る液晶表示装置は、デジタル２４ビット（ＲＧＢ各８ビット）で入力される映像信号に対し、以下に詳述する中間調（多階調）表示方法に基づく演算処理を行う。この処理により、本液晶表示装置の液晶パネルがデジタル１８ビット（ＲＧＢ各６ビット）入力の構成であるにもかかわらず、デジタル２４ビット相当の画質品位で表示が可能となる。
【００２５】
図１は、この液晶表示装置の構成を示すブロック図である。この液晶表示装置は、ＲＧＢ各色成分を処理するため、ＲＧＢ各色毎に、データ分離器１、画素位置検出回路２、フレーム番号決定回路３、印加タイミング記憶回路４、印加電圧決定回路５、加算処理回路６、およびタイミング調整回路７を備えており、これらにより所定のデジタル信号処理が施されたデジタル信号を生成する。本液晶表示装置は、液晶素子を含む画素回路をマトリクス状に複数配置してなる液晶パネル８をさらに備えており、上記デジタル信号に基づき、デジタル２４ビット相当の画質品位で表示を行う。なお、液晶パネル８は、所定の画素回路に所定のデータ信号を与える液晶駆動用ドライバと、所定の画素回路を選択するための所定の走査信号を与える選択用ドライバとを含むものとする。また、上記画素回路は、図２０に示す従来の画素回路と同様の構成であるのでここでは説明を省略する。この液晶表示装置に与えられる映像信号は、ＲＧＢの各色別にそれぞれ８ビットのデジタルデータからなる。また、本液晶表示装置には、上記映像信号とともに、垂直同期信号（ＶＳ）、水平同期信号（ＨＳ）、データイネーブル信号（ＤＥ）、およびクロック信号（ＣＬＫ）からなる一般的なデジタルコントロール信号が与えられる。
【００２６】
ここで、本液晶表示装置の各構成要素の動作につき詳述する前に、ＦＲＣ方式により中間調表示を得る方法について説明する。本液晶表示装置は、２つの異なる駆動電圧（低電圧および高電圧）を所定の画素回路に印加する構成である。この構成で、所定の中間調表示を得るための単位周期（以下「フレーム周期」という）を２フレームとした中間調表示を行う方法では、図２１に示すように３階調の中間調表示が可能である。すなわち、フレーム周期をＮフレーム（Ｎは２以上の自然数）とすれば、（Ｎ＋１）階調の中間調表示が可能である。以下では、フレーム周期を４フレームとして５階調の中間調表示を行う場合を応用することにより、フレーム周期をその２倍の８フレームとし、駆動電圧の組み合わせを複数設定することにより２５３階調の中間調表示が行われる。すなわち、本液晶表示装置では、与えられる８ビットのデジタルデータのうちの下位２ビットに基づき上記ＦＲＣ方式が使用され、上記デジタルデータのうちの上位６ビットで２６  個の駆動電圧が定められる。これらの２６  個の駆動電圧のうち互いの電圧差が最小となる２つの駆動電圧、すなわち隣接する２つの駆動電圧を組み合わせることにより、下表に示すような表示階調０から２５２までの２５３階調の中間調表示を得ている。
【表１】
2005010520.tif 000003
【００２７】
この表では、フレーム周期（８フレーム）で印加される隣接する２つの駆動電圧と、これらの駆動電圧により得られる表示階調との関係が示されており、それぞれの値は、８ビットデジタル表現で示されている。なお、上記駆動電圧は、８ビットのデジタルデータのうち上位６ビットにより決定される離散値となる。また、上表の各行内に記載される一連の２つの数値は、当該列に対応する駆動電圧が印加されるフレームの数を示している。さらに、上表の表示階調は、フレーム周期内に表示される画素の表示階調を積算して得られる値をフレーム周期数で割ることにより、単位時間内の平均的な輝度として得られる値である。
【００２８】
例えば、上表の２行目を参照すると、駆動電圧０を印加されるフレーム数が６であり、駆動電圧４（８ビットデジタル表現）を印加されるフレーム数が２であるとき、得られる表示階調は（０×６＋４×２）／８＝１（８ビットデジタル表現）であることがわかる。
【００２９】
なお、上記映像信号は、典型的には、各フレーム周期内で全画素の輝度が変化しない静止画像を示す信号であるが、上記映像信号が動画像を示す信号であったとしても、全画素の輝度はフレーム周期内ではそれほど大きく変化しないため、特に問題とはならない。
【００３０】
次に、上記のような８フレームをフレーム周期とするときに印加される電圧波形および極性について説明する。図２は、上記電圧波形および極性を例示する図である。より詳しくは、図２（ａ）では、所定の液晶素子に高電圧または低電圧の２つの異なる駆動電圧が極性変化を伴って印加されるときの波形例が示されており、図２（ｂ）は、図２（ａ）に示される波形例が極性を付した記号の形で表形式により示されている。図では、上記波形例がｅｘＶとして示されており、図２（ｂ）に示す記号であるＨ＋は正極性の高電圧（正極高電圧）を、Ｈ−は負極性の高電圧（負極高電圧）を、Ｌ＋は正極性の低電圧（正極低電圧）を、Ｌ−は負極性の低電圧（負極低電圧）をそれぞれ示している。
【００３１】
図２に示されるように、液晶パネル８の各液晶素子は、液晶の性質上交流化駆動することが必要であるため、印加電圧の極性がフレーム毎に反転されるフレーム反転方式の交流化駆動が行われる。さらに、この液晶パネル８は、各行毎に交互に印加電圧の極性を反転駆動するライン反転方式の交流化駆動を行うものとする。ここで、８フレームとも高電圧が印加されたときの画素の表示階調を１００％とし、８フレームとも低電圧が印加されたときの画素の表示階調を０％とすると、上記波形例ｅｘＶにより表示される画素の表示階調は、８フレームのうちの６フレームにおいて高電圧が印加され、残りの２フレームにおいて低電圧が印加されているので、７５％の中間調となる。
【００３２】
さらに、本液晶表示装置では、４つの画素からなる画素パターンを表示単位とする空間的な中間調表示方法が併用される。図３は、上記表示単位である２×２の画素からなる画素パターンを示す図である。この表示単位を以下では「２×２画素パターン」または「画素パターン」という。なお、図に示すａ〜ｄの記号は画素ａ〜ｄを示している。ここで、上記隣接する２つの駆動電圧のうちの高電圧が印加されることにより形成される画素を明るい画素と呼び、低電圧が印加されることにより形成される画素を暗い画素と呼ぶものとするとき、上記画素パターンは、明るい画素と暗い画素との組み合わせにより５つの階調を表示することができる。図４は、４つの画素の組み合わせにより得られる画素パターンと、当該画素パターンにより得られる表示階調とを示す図である。この図４に示される白いマス目は明るい画素を示し、黒いマス目は暗い画素を示す。
【００３３】
本液晶表示装置は、図３に示す画素パターンにより図４に示す５つの階調を表示し、この画素パターンを液晶パネルの画面内に複数配置する。図５は、この液晶パネルにおける画素の配置例を示す図である。本液晶表示装置は、図５に示すように同一の駆動電圧が印加されることにより形成される画素が表示画面内に散らばるように混在させることにより、空間的に上記フリッカ成分を除去する。さらに、本液晶表示装置では、後述するように、画素ａ，ｂ，ｃ，ｄを形成するための各駆動電圧の位相ができる限り同一にならないように設定することにより、さらにフリッカが軽減されている。なお、上記２×２画素パターンは一例であって、組み合わせる画素の数や画素パターンの形状には様々な態様を適用することができる。
【００３４】
次に、本液晶表示装置の図１に示す各構成要素の動作につき説明する。前述したように、本液晶表示装置は、ＲＧＢ各色成分を処理するためＲＧＢ各色毎に各構成要素が設けられており、映像信号を処理する際には、ＲＧＢ各色成分毎に各構成要素が同じ動作を行う。したがって、ここでは説明の便宜のため、緑色成分に関連する処理動作のみについて、図１を参照して説明する。
【００３５】
データ分離器１は、外部から映像信号として与えられる８ビットのデジタルデータを上位６ビットと下位２ビットとに分離する。画素位置検出回路２は、上記デジタルデータとともに受け取ったコントロール信号に基づき、現在のデジタルデータにより示される画素の位置が、図３に示す２×２画素パターンにおける画素ａ、ｂ、ｃ、ｄのいずれになるのかを検出し、画素位置情報として出力する。フレーム番号決定回路３は、フレーム周期に含まれる各フレームに対して順番にフレーム番号が付されるようにカウントすることにより、受け取った上記コントロール信号に基づき、現在のフレームが当該フレーム周期のうちの何番目のフレームであるかを決定し、フレーム番号情報として出力する。印加タイミング記憶回路４は、２×２画素パターンを形成する各画素回路に対して印加される電圧であって、上記デジタルデータの下位２ビットにより決定される駆動電圧の高低（高電圧であるか低電圧であるか）およびその極性をフレーム順に記憶している。以下、この印加タイミング記憶回路４に記憶された駆動電圧の印加順序について説明する。
【００３６】
図６は、上記デジタルデータの下位２ビットが‘００’のときの各フレームにおける画素ａ、ｂ、ｃ、ｄの駆動電圧を示し、以下、図７は、上記下位２ビットが‘０１’のとき、図８は、上記下位２ビットが‘１０’のとき、図９は、上記下位２ビットが‘１１’のときの、各フレームにおける駆動電圧をそれぞれ示している。これらの図に示す記号は図２に示す記号と同義であり、画素パターンも図４に示すパターンと同じである。また、階調名は、最も暗い階調を階調１として表示階調を５段階で示した名称であり、印加電圧名は、上記下位２ビットの数字と表示画素名とを結合させた名称である。なお、最も明るい階調である階調５のときの各フレームにおける駆動電圧は示されていないが、このときには図６に示す各フレームにおける画素ａ、ｂ、ｃ、ｄの駆動電圧が全て高電圧とされるわけではなく、上記の表に示されるように、当該隣接する２つの駆動電圧がそれぞれ１段階上昇したときの隣接する２つの駆動電圧が全て低電圧とされる場合に等しくなる。
【００３７】
ここで、図７から図９までを参照すると、画素ａ、ｂ、ｃ、ｄの駆動電圧の位相が同一にならないように設定されているため、或るフレームでは隣接する２つの画素の輝度が異なる場合がある反面、他のフレームでは上記隣接する２つの画素の輝度が同じ場合があり、結果的に単位フレーム全体ではフリッカが軽減されることになる。なお、これらの図に示す駆動電圧の印加順序は一例であって、他の様々な印加順序が適用可能である。
【００３８】
また、図７から図９までを参照すると、フレーム周期において、高電圧または低電圧のそれぞれの駆動電圧につき、正極性および負極性の電圧の印加回数が等しくなる。そのため、同一輝度（同一階調）であるべき各画素の平均輝度が均一となるため、表示品位が向上する。
【００３９】
さらに、図６から図９までを参照すると、フレーム周期である８フレームのうちの前半の４フレーム（フレーム番号１〜４）における各駆動電圧（高電圧および低電圧）の印加回数と、後半の４フレーム（フレーム番号５〜８）における上記印加回数とは等しく設定されている。そのため、前半のフレームでの平均輝度と後半のフレームでの平均輝度がほぼ等しくなるためフリッカの発生が抑えられ、高品位の表示が可能となるので好適である。このように、フレーム周期を２Ｎフレームとするとき、当該フレーム周期を前半部と後半部とに２等分した各Ｎフレームで異なる２つの駆動電圧の印加回数がそれぞれ等しくなるように設定すれば、フレーム周期の前半部および後半部を構成する各Ｎフレーム間の平均輝度がほぼ等しくなる。そのため、フレーム周期内でのフリッカの発生が抑えられた高品位の表示が可能となる。
【００４０】
さらにまた、図６から図９までに示すように、フレーム番号１およびフレーム番号６の駆動電圧と、フレーム番号２およびフレーム番号５の駆動電圧と、フレーム番号３およびフレーム番号８の駆動電圧と、フレーム番号４およびフレーム番号７の駆動電圧とがそれぞれ等しくなるように設定する。すなわち、フレーム周期を２Ｎフレームとするとき、Ｎが偶数の場合はｋ番目のフレーム（ここでｋはＮ未満の奇数とする）および（Ｎ＋ｋ＋１）番目のフレームの駆動電圧と、（ｋ＋１）番目のフレームおよび（Ｎ＋ｋ）番目のフレームの駆動電圧とがそれぞれ等しくなるように設定する。なお、Ｎが奇数の場合、ｍ番目のフレーム（ｍはＮ以下の自然数とする）および（ｍ＋Ｎ）番目のフレームに設定される駆動電圧を等しくする。そうすれば、フレーム周期において高電圧または低電圧のそれぞれの駆動電圧につき、正極性および負極性の電圧の印加回数を等しくしながら、隣接するフレーム間で同一の駆動電圧が連続して印加される回数が最小となる。そのため、フレーム周期内で同じ駆動電圧（高電圧または低電圧）が設定されるフレームが適宜に離れる（ばらつく）ため、さらに表示品位が向上する。なお、これに対して、Ｎが偶数の場合にフレーム周期の前半部と後半部とを同じ順番になるように駆動電圧を設定すると、フレーム周期において高電圧または低電圧の印加回数は等しくなるが、正極性および負極性の電圧の印加回数は等しくならないため、好適とはならない。
【００４１】
印加電圧決定回路５は、上記デジタルデータの下位２ビットと、画素位置検出回路２から出力される画素位置情報と、フレーム番号決定回路３から出力されるフレーム番号情報とを受け取り、以上のような印加タイミング記憶回路４に記憶されている印加順序に従って、各画素回路に印加すべき駆動電圧を決定し、この決定された駆動電圧が高電圧であるときには‘１’とし、低電圧であるときには‘０’とする１ビットの高低情報を加算処理回路６に与える。
【００４２】
加算処理回路６は、データ分離器１から与えられたデジタルデータの上位６ビットに対して、印加電圧決定回路５から与えられた上記高低情報の１ビットを加算して得られる６ビットのデータを液晶パネル８に送出する。なお、この加算処理では、デジタルデータが‘１１１１１１’であって高低情報が‘１’の場合に出力データがオーバフローする。このことを防ぐため、上記場合にのみ処理結果が‘１１１１１１’とされるものとする。
【００４３】
タイミング調整回路７は、上記コントロール信号を演算処理に必要な時間だけ遅延させることにより、表示タイミングを適宜に調整する。液晶パネル８は、加算処理回路６からのＲＢＧ各色成分別の６ビットのデジタルデータと、タイミング調整回路７からのコントロール信号とに基づいて、所定の画像を表示する。
【００４４】
次に、実際の映像信号を本液晶表示装置に与えて演算処理した場合について説明する。図１０は、本液晶表示装置に与えられる映像信号により表わされる画像の左上部分を示す図である。この画像は静止画であって水平方向（右方向）へ４画素おきに階調が１づつ増えていくグレースケール画像である。図１１は、図１０に示す画像の各画素の階調（および極性）を８ビットのデジタルデータに置き換えて示した図である。この図１１に示すデジタルデータを本液晶表示装置で演算処理した結果を各フレーム毎に図１２から図１９までに示す。すなわち、図１２は、フレーム番号１における各画素の階調をデジタルデータで示した図であり、以下、図１３はフレーム番号２、図１４はフレーム番号３、図１５はフレーム番号４、図１６はフレーム番号５、図１７はフレーム番号６、図１８はフレーム番号７、図１９はフレーム番号８における、それぞれの画素の階調をデジタルデータで示した図である。なお、これらの図に示す階調は、本液晶表示装置で用いられるライン反転方式の液晶パネル画面上における階調数とその極性を示しており、この階調数は、駆動電圧を示す６ビットデータの下位に２ビットのデータ‘００’を付加して拡張した８ビットのデジタルデータが８ビット表現で示されている。また、本液晶表示装置のリフレッシュレートは６０Ｈｚであり、フレーム番号１からフレーム番号８までの各フレーム画像は、フレーム番号順に１６．６７ｍｓ毎に順次繰り返して表示される。このような中間調表示方式により、ＦＲＣ方式によっても視感上の画素の輝度差が生じず、またスジ状の輝度ムラも生じない。
【００４５】
なお、本液晶表示装置では、交流化駆動方式として行毎に反転駆動するライン反転方式である水平ライン反転方式が使用されるが、列毎に反転駆動する垂直ライン方式や、画素毎に反転駆動するドット反転方式が使用されてもよい。
【００４６】
また、本液晶表示装置では、図３に示す画素パターンによる空間的な中間調表示方法が併用されるが、併用されない構成であってもよい。併用されない構成であっても、同一の駆動電圧（高電圧または低電圧）の正極性および負極性の電圧がフレーム周期で同数に設定されることにより、同一輝度であるべき画素のフレーム周期での平均輝度が等しくなるため、液晶表示装置の表示品位が向上する。
【００４７】
【発明の効果】
本発明の液晶中間調表示方法では、（１＋Ｎ）階調の多階調表示を行う場合の単位周期を２Ｎフレームとし、この２Ｎフレーム内で高電圧または低電圧の正極性および負極性の電圧の印加回数が等しくなる。そのため、同一輝度であるべき各画素の平均輝度が均一となるため、表示品位が向上する。
【００４８】
さらに、本発明の液晶中間調表示方法では、単位周期である２Ｎフレームを前半と後半とに２等分した各Ｎフレーム内で、異なる２つの駆動電圧の印加回数が等しくなるように設定される。そのため、前半と後半との各Ｎフレーム間の平均輝度がほぼ等しくなるので、フリッカの発生が抑えられた高品位の表示が可能となる。
【００４９】
さらにまた、本発明の液晶中間調表示方法では、単位周期を２Ｎフレームとするとき、Ｎが偶数の場合は、ｋ番目のフレームおよび（Ｎ＋ｋ＋１）番目のフレームの駆動電圧と、（ｋ＋１）番目のフレームおよび（Ｎ＋ｋ）番目のフレームの駆動電圧とがそれぞれ等しくなるように設定される。また、Ｎが奇数の場合は、ｍ番目のフレームおよび（ｍ＋Ｎ）番目のフレームに設定される駆動電圧を等しくする。そのため、隣接するフレーム間で同一の駆動電圧が連続して印加される回数が最小となり、単位周期の前半部と後半部とを同じ駆動電圧の順番に設定する場合に比べ、さらに表示品位が向上する。
【００５０】
さらにまた、本発明の液晶中間調表示方法では、複数の画素からなる表示単位で多階調表示を行うため、表示階調数が向上するとともに、空間的にフリッカ成分が除去される。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。
【図２】上記一実施形態における駆動電圧の波形および極性を例示する図である。
【図３】上記一実施形態における２×２画素パターンを示す図である。
【図４】上記一実施形態における画素パターンと、当該画素パターンにより得られる表示階調とを示す図である。
【図５】上記一実施形態における液晶パネルにおける画素の配置例を示す図である。
【図６】上記一実施形態におけるデジタルデータの下位２ビットが‘００’のときの各フレームにおける画素の駆動電圧を示す図である。
【図７】上記一実施形態におけるデジタルデータの下位２ビットが‘０１’のときの各フレームにおける画素の駆動電圧を示す図である。
【図８】上記一実施形態におけるデジタルデータの下位２ビットが‘１０’のときの各フレームにおける画素の駆動電圧を示す図である。
【図９】上記一実施形態におけるデジタルデータの下位２ビットが‘１１’のときの各フレームにおける画素の駆動電圧を示す図である。
【図１０】上記一実施形態に係る液晶表示装置に与えられる映像信号により表わされる画像の左上部分を示す図である。
【図１１】図１０に示す画像の各画素の階調（および極性）を８ビットのデジタルデータに置き換えて示した図である。
【図１２】上記一実施形態におけるフレーム番号１の各画素の階調をデジタルデータで示した図である。
【図１３】上記一実施形態におけるフレーム番号２の各画素の階調をデジタルデータで示した図である。
【図１４】上記一実施形態におけるフレーム番号３の各画素の階調をデジタルデータで示した図である。
【図１５】上記一実施形態におけるフレーム番号４の各画素の階調をデジタルデータで示した図である。
【図１６】上記一実施形態におけるフレーム番号５の各画素の階調をデジタルデータで示した図である。
【図１７】上記一実施形態におけるフレーム番号６の各画素の階調をデジタルデータで示した図である。
【図１８】上記一実施形態におけるフレーム番号７の各画素の階調をデジタルデータで示した図である。
【図１９】上記一実施形態におけるフレーム番号８の各画素の階調をデジタルデータで示した図である。
【図２０】従来の液晶表示装置に含まれる画素回路の等価回路を示す図である。
【図２１】従来のＦＲＣ方式により３階調の多階調表示を行う例を示す図である。
【図２２】図２１（ｃ）に示す場合とは異なる駆動電圧が印加する場合を示す図である。
【図２３】図２２に示す画素Ｃ，Ｄ，Ｅ，Ｆの配置例を示す図である。
【符号の説明】
１  …データ分離器
２  …画素位置検出回路
３  …フレーム番号決定回路
４  …印加タイミング記憶回路
５  …印加電圧決定回路
６  …加算処理回路
７  …タイミング調整回路
８  …液晶パネル
【図１】
2005010520.tif 000004
【図２】
2005010520.tif 000005
【図３】
2005010520.tif 000006
【図４】
2005010520.tif 000007
【図５】
2005010520.tif 000008
【図６】
2005010520.tif 000009
【図７】
2005010520.tif 000010
【図８】
2005010520.tif 000011
【図９】
2005010520.tif 000012
【図１０】
2005010520.tif 000013
【図１１】
2005010520.tif 000014
【図１２】
2005010520.tif 000015
【図１３】
2005010520.tif 000016
【図１４】
2005010520.tif 000017
【図１５】
2005010520.tif 000018
【図１６】
2005010520.tif 000019
【図１７】
2005010520.tif 000020
【図１８】
2005010520.tif 000021
【図１９】
2005010520.tif 000022
【図２０】
2005010520.tif 000023
【図２１】
2005010520.tif 000024
【図２２】
2005010520.tif 000025
【図２３】
2005010520.tif 000026