(57)【要約】      （修正有）【課題】スイッチトキャパシタ増幅回路において、基準電圧ノイズと参照電圧ノイズを同相にして、ノイズを低減する回路を提供する。【解決手段】基準電圧と参照電圧を同じ電圧源から抵抗分割で発生させることにより、基準電圧ノイズと参照電圧ノイズを同相にし、ノイズをキャンセルできる構成とした。また基準電圧と参照電圧を与えるノードを互いに入れ替えることにより、オフセット電圧の極性が正のとき、負のとき両方に対応させることが可能である。【選択図】    図１
2005051362.tif 000002
【特許請求の範囲】
【請求項１】
演算増幅器と複数個のスイッチ回路と、複数個の容量と２つの入力端子から構成されるスイッチトキャパシタ増幅回路において、基準電圧と参照電圧を持ち、前記基準電圧、参照電圧が持つノイズ成分を同相にする事でオフセット電圧調整によるノイズを低減するスイッチトキャパシタ増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、オフセット電圧をキャンセルするスイッチトキャパシタ増幅回路に関する。
【０００２】
【従来の技術】
従来のオフセットキャンセル型スイッチトキャパシタ増幅回路は、オペアンプの持っているオフセット電圧を容量に蓄えることで、オフセット電圧を出力に生じないように構成されている（例えば、特許文献１参照）。
【０００３】
従来のオフセットキャンセル型スイッチトキャパシタ増幅回路の回路構成の例を図２に示す。リセットフェーズｆ１においてスイッチ回路１２３、１２４、１２５、１２８、１２９、１３２が閉じる。このとき容量１０１、１０２、１０３、１０４は、スイッチ回路１２３、１２４、１２５、１２９を通じて放電される。一定の時間の後、スイッチ回路１２３、１２４、１２５、１２８、１２９、１３２が開いて、リセットフェーズｆ１が終了する。
【０００４】
次にサンプリングフェーズｆ２に移る。スイッチ回路１２１、１２２、１２６、１３０、１２８、１３２が閉じる。入力端子１４１の電圧は容量１０１に、入力端子１４２の電圧は容量１０２に電荷として蓄えられる。容量１０１の電荷の変化分に等しいだけ容量１０３の電荷が変化する。同時に容量１０２の電荷の変化分に等しいだけ容量１０４の電荷が変化する。これによって、出力端子１５１の電圧が変化する。
出力端子１５１の電圧は
Ｖｏｕｔ＝    −（Ｃ１／Ｃ２）＊（Ｖｉｎ１−Ｖｉｎ２）
で与えられる。
【０００５】
オペアンプの持っている入力オフセット電圧はリセットフェーズｆ１において容量１０１、１０２に蓄えられる。サンプリングフェーズｆ２のときの容量１０１の両端間の電位の変化分は入力端子１４１の電圧とスイッチ１２３に与えられる基準電圧の差となる。同様にサンプリングフェーズｆ２のときの容量１０２の両端間の電位の変化分は入力端子１４２の電圧とスイッチ１２４に与えられる基準電圧の差となる。従って、容量１０１、１０２の両端間に蓄えられる電圧の変化分は、入力電圧と基準電圧の差となり、オフセット電圧は含まれない。そのため、オペアンプの持つオフセット電圧は増幅されず、キャンセルされる。
【０００６】
さらに入力電圧自身がオフセット電圧をもつとき、基準電圧の他に参照電圧を用い、これら参照電圧と基準電圧の差を制御することによって、入力電圧のもつオフセット電圧をキャンセルできる。上記のように構成されたスイッチトキャパシタ増幅回路では、入力電圧のもつオフセット電圧がキャンセルされるため、出力にオフセット誤差を生じない。
【０００７】
【特許文献１】
米国特許４５４３５３４号公報「Ｏｆｆｓｅｔ  ｃｏｍｐｅｎｓａｔｅｄ  ｓｗｉｔｃｈｅｄ  ｃａｐａｃｉｔｏｒ  ｃｉｒｃｕｉｔｓ」
【０００８】
【発明が解決しようとする課題】
しかし従来のスイッチトキャパシタ増幅回路では、入力電圧のもつオフセット電圧をキャンセルする為の基準電圧、参照電圧のノイズが、増幅され出力されてしまうという欠点を有していた。
【０００９】
【課題を解決するための手段】
上記問題点を解決するために、この発明は、基準電圧と参照電圧を同じ電圧源から抵抗分割で発生させることにより基準電圧ノイズと参照電圧ノイズを同相にし、ノイズをキャンセルできる構成とした。また基準電圧と参照電圧を与えるノードを互いに入れ替えることにより、オフセット電圧の極性が正のとき、負のとき両方に対応させることが可能である。
【００１０】
【発明の実施の形態】
以下に、この発明の実施例を図面に基づいて説明する。図１は、この発明によるスイッチトキャパシタ増幅回路の構成図の一例である。リセットフェーズｆ１においてスイッチ回路１２３が閉じ、容量１０１はノード１１１に接続され、スイッチ回路１２４が閉じ、容量１０２はノード１１２に接続される。同時にスイッチ回路１２５、１２９が閉じ容量１０３、１０４は電荷が放電される。一定の時間の後、スイッチ回路１２３、１２４、１２５、１２９が開いて、リセットフェーズｆ１が終了する。リセットフェーズｆ１の間に、容量１０１に蓄えられた電荷は
ｑ＝Ｃ１＊ＶＲＥＦ
容量１０２に蓄えられた電荷は
ｑ＝Ｃ１＊（ＶＲＥＦ−ＶＯＦＦ）
となる。
【００１１】
次にサンプリングフェーズｆ２に移る。スイッチ回路１２１、１２２、１２６、１３０、１２８、１３２が閉じる。入力端子１４１の電圧は容量１０１に、入力端子１４２の電圧は容量１０２に電荷として蓄えられる。容量１０１の電荷の変化分に等しいだけ容量１０３の電荷が変化する。同時に容量１０２の電荷の変化分に等しいだけ容量１０４の電荷が変化する。これによって、出力端子１５１の電圧が変化する。サンプリングフェーズｆ２において容量１０１に蓄えられた電荷は
ｑ＝Ｃ１＊Ｖｉｎ１
容量１０２に蓄えられた電荷は
ｑ＝Ｃ１＊Ｖｉｎ２
となる。
【００１２】
従って、リセットフェーズｆ１からサンプリングフェーズｆ２に変わった後の容量１０１の電荷量の変化分は、
Δｑ＝Ｃ１＊（Ｖｉｎ１−ＶＲＥＦ）
となり、容量１０２の電荷量の変化分は、
Δｑ＝Ｃ１＊（Ｖｉｎ２−（ＶＲＥＦ−ＶＯＦＦ））
となる。
【００１３】
入力端子１４１の電圧Ｖｉｎ１が信号電圧Ｖｉｎｐとオフセット電圧Ｖｏｓから成り、入力端子１４２の電圧Ｖｉｎ２が信号電圧Ｖｉｎｎのみから成るとき、
出力端子１５１の電圧は
2005051362.tif 000003
で与えられる。
【００１４】
Ｖｏｓ＝  ＶＯＦＦと調整することで、
Ｖｏｕｔ  ＝  −（Ｃ１／Ｃ２）＊（Ｖｉｎｐ−Ｖｉｎｎ）
となり、入力信号Ｖｉｎ１のもつオフセット電圧Ｖｏｓをキャンセルすることができる。
【００１５】
この場合にＶＯＦＦを２つの電圧源ＶＲＥＦ１、ＶＲＥＦ２から得た場合、ＶＯＦＦ＝ＶＲＥＦ１−ＶＲＥＦ２となりＶＲＥＦ１、ＶＲＥＦ２が持つノイズ成分が合成されるが、本発明では、ＶＯＦＦはＶＲＥＦから抵抗分割により得られる為、ＶＲＥＦの持つノイズの抵抗分割分小さくなる。
【００１６】
このように本発明の回路方式では、入力電圧の持つオフセット電圧を低ノイズでキャンセルして、信号成分のみを増幅することができる。
【００１７】
また、２入力２出力を持つ完全差動回路においても、実施することができることは明白である。完全差動回路構成をとることにより、さらに同相ノイズを低減する効果が得られる。
【００１８】
また、この実施例に示した回路はスイッチトキャパシタ増幅回路の一例であり、他の形式のスイッチトキャパシタ増幅回路においても、実施することが可能であることは明白である。
【００１９】
入力電圧に含まれるオフセット電圧の値があらかじめわかっており、一定の場合に抵抗値は、固定抵抗でもよいが、入力電圧に含まれるオフセット電圧の値が不明の場合は、抵抗値をオフセット電圧に合わせて調整できる可変抵抗とすることで、出力電圧を見ながらオフセット電圧の調整を行うことが可能である。
図１において抵抗１６１を構成する抵抗のいくつかに並列にスイッチを接続し、そのスイッチを、記憶装置に書き込んだデータを元に開閉することで、所望の電圧を得ることができる。
【００２０】
【発明の効果】
入力電圧の持つオフセット電圧を低ノイズにてキャンセルして、信号成分のみを増幅することができる。
【図面の簡単な説明】
【図１】本発明のスイッチトキャパシタ増幅回路の構成図である。
【図２】従来のスイッチトキャパシタ増幅回路の構成図である。
【符号の説明】
１００                                                                                演算増幅器
１０１、１０２、１０３、１０４、１０５、１０６                              容量
１１１、１１２                                                                      参照電圧
１２１、１２２、１２３、１２４、１２５、１２６、１２７、１２８、１２９、
１３０、１３１、１３２、１３３、１３４                                            スイッチ回路
１４１、１４２                                                                          入力端子
１５１、１５２出力端子
１６１、１６２                                                                          抵抗
【図１】
2005051362.tif 000004
【図２】
2005051362.tif 000005