(57)【要約】【課題】  本発明は，Ｒ，Ｇ，Ｂの３個の副画素を三角形状に配列して構成する，いわゆるデルタ（ｄｅｌｔａ）方式のプラズマディスプレイパネルに関する。【解決手段】    本発明によるプラズマディスプレイパネルは，所定の間隔をおいて互いに対向配置される第１基板と第２基板；前記第１基板と第２基板との間の空間に一つの画素を形成する副画素が三角形状に配列されるように放電空間を区画する隔壁；前記第１基板に，一方向に沿って形成されるアドレス電極；前記第２基板に，前記アドレス電極と交差する方向に形成される放電維持電極；及び前記放電空間内に形成される蛍光体層；を含み，前記画素の垂直ピッチをＰｖ，水平ピッチをＰｈとし，前記画素の縦横比をＰｈ／Ｐｖとすれば，０．８≦Ｐｈ／Ｐｖ≦１を満たすように画素を形成することができる。【選択図】    図３
2005166659.tif 000002
【特許請求の範囲】
【請求項１】
所定の間隔をおいて互いに対向配置される第１基板および第２基板と；
前記第１基板と前記第２基板との間の空間に一つの画素を形成する副画素が三角形状に配列されるように放電空間を区画する隔壁と；
前記第１基板に，一方向に沿って形成されるアドレス電極と；
前記第２基板に，前記アドレス電極と交差する方向に形成される放電維持電極と；
前記放電空間内に形成される蛍光体層と；を含み，
前記画素の垂直ピッチをＰｖ，水平ピッチをＰｈとし，前記画素の縦横比をＰｈ／Ｐｖとした場合，
０．８≦Ｐｈ／Ｐｖ≦１
を満たすことを特徴とする，プラズマディスプレイパネル。
【請求項２】
前記画素の縦横比のＰｈ／Ｐｖは，
０．８５≦Ｐｈ／Ｐｖ≦０．９５
を満たすことを特徴とする，請求項１に記載のプラズマディスプレイパネル。
【請求項３】
前記各画素を構成する副画素の横長さをＬｈ，縦長さをＬｖとし，前記副画素の縦横比をＬｈ／Ｌｖとした場合，
１．１≦Ｌｈ／Ｌｖ≦１．３４
を満たすことを特徴とする，請求項１または２のいずれかに記載のプラズマディスプレイパネル。
【請求項４】
前記副画素の縦横比のＬｈ／Ｌｖは，
１．１５≦Ｌｈ／Ｌｖ≦１．２５
を満たすことを特徴とする，請求項３に記載のプラズマディスプレイパネル。
【請求項５】
前記副画素は六角形状からなることを特徴とする，請求項３または４のいずれかに記載のプラズマディスプレイパネル。
【請求項６】
前記副画素がその中心点を過ぎる直線を基準に対称となる形に形成され，前記中心点と前記副画素の２個の頂点を過ぎる対角線の長さをｃとし，前記対角線と平行しながら副画素の２個の頂点を過ぎる線分の長さをｂとした場合，
前記ｃ／ｂが１．５〜５の範囲を満たすことを特徴とする，請求項１または３のいずれかに記載のプラズマディスプレイパネル。
【請求項７】
前記ｃ／ｂが２．５〜３．５の範囲をさらに満たすことを特徴とする，請求項６に記載のプラズマディスプレイパネル。
【請求項８】
前記画素の数が，横１２８０個×縦６４０個からなることを特徴とする，請求項１または３のいずれかに記載のプラズマディスプレイパネル。
【請求項９】
前記画素の対角長さが実質的に３７インチの大きさのディスプレイに実現されることを特徴とする，請求項８に記載のプラズマディスプレイパネル。
【請求項１０】
前記画素の数が，横１３６６個×縦７６８個からなる，請求項１または３のいずれかに記載のプラズマディスプレイパネル。
【請求項１１】
前記画素の対角長さが実質的に４２インチの大きさのディスプレイに実現されることを特徴とする，請求項１０に記載のプラズマディスプレイパネル。
【請求項１２】
前記画素の数が，横１０２４個×縦５１２個からなる，請求項１または３のいずれかに記載のプラズマディスプレイパネル。
【請求項１３】
前記画素の対角長さが実質的に３２インチの大きさのディスプレイに実現されることを特徴とする，請求項１２に記載のプラズマディスプレイパネル。
【請求項１４】
前記放電維持電極が，
前記第２基板の一方向に沿って長く配置されるバス電極と；
前記バス電極から突出形成され，前記副画素を形成する放電空間内に配置される透明電極と；を含むことを特徴とする，請求項１または３のいずれかに記載のプラズマディスプレイパネル。
【請求項１５】
前記バス電極が前記放電空間形状に沿って配置されることを特徴とする，請求項１４に記載のプラズマディスプレイパネル。
【請求項１６】
前記バス電極が前記第２基板の一方向に沿ってジグザグ形状に形成されることを特徴とする，請求項１５に記載のプラズマディスプレイパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマディスプレイパネルに関し，より詳しくは，Ｒ，Ｇ，Ｂの３個の副画素（ｓｕｂｐｉｘｅｌ）を三角形状に配列して構成する，いわゆるデルタ（ｄｅｌｔａ）方式のプラズマディスプレイパネルに関するものである。
【背景技術】
【０００２】
一般的に，プラズマディスプレイパネル（以下，‘ＰＤＰ’と略称する）は，気体放電で生成された紫外線で蛍光体を励起させて所定の映像を実現する表示装置であって，高解像度の大画面構成が可能であるという長所により，次世代薄形表示装置として脚光を浴びている。
【０００３】
ＰＤＰを副画素の配列パターンによって大きく区分すれば，隔壁によって区画される放電セル，つまり，ガス放電を行う空間がストライプパターンに配列されるストライプ形（又はインライン形）と，放電セルが三角形パターンに配列されるデルタ形とに分けられる。
【０００４】
ＰＤＰの種類における公知のデルタ形ＰＤＰは，前面基板と背面基板との間にデルタ形に配列されるＲ，Ｇ，Ｂ副画素を複数に配置し，副画素に対応して前面基板には放電維持電極を，背面基板にはアドレス電極を形成することによって構成される。Ｒ，Ｇ，Ｂ副画素の実質的なデルタ形配列は，例えば，四角形状の閉鎖形隔壁によって配列することができる。
【０００５】
このようなデルタ形ＰＤＰは，選択された副画素に対応して，アドレス電極と一対の放電維持電極のうちいずれか一つの放電維持電極の間にアドレス電圧を印加してアドレシング段階を行い，一対の放電維持電極に交互に放電維持電圧を印加して維持段階を行う。この維持段階で発生した真空紫外線（ＶＵＶ）が放電セル内に塗布された蛍光体を励起させ，この時に発生する可視光で所定の画像を実現するが，これに関連した技術としては，例えば特許文献１，２などが挙げられる。
【０００６】
一方，デルタ形ＰＤＰは閉鎖形隔壁によって形成されるだけでなく，ストライプ形ＰＤＰを構成する線状隔壁の変形構造によっても形成することができる。これに関連した技術としては，例えば，特許文献３に開示されたプラズマディスプレイパネルが挙げられる。この技術においてＲ，Ｇ，Ｂ副画素は，蛇行形状に配列される隔壁によって構成され，ほぼ六角形状からなる。
【０００７】
このようにいくつかの例示したデルタ形ＰＤＰは，上述したように副画素の配列を三角形状にするため，上記Ｒ，Ｇ，Ｂが集まって一つの画素（ｐｉｘｅｌ）を形成する際，行（ｒｏｗ）方向においてＲ，Ｇ，Ｂ各副画素の幅を画素のピッチ（水平ピッチ）の１／３より大きくすることができる。従って，副画素がインライン形からなるＰＤＰに比べて高精細表現に有利であるだけでなく，画面中に非発光領域を占有する比率を減らすようになるので，高輝度の表示が可能であるという利点がある。
【０００８】
【特許文献１】米国特許第５，１８２，４８９号明細書
【特許文献２】米国特許第６，３７３，１９５号明細書
【特許文献３】米国特許第６，３７６，９８６号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし，デルタ形ＰＤＰが上述の長所を有する反面，現在まで開示されたデルタ形ＰＤＰに関する技術においては，一つの副画素に対してこの副画素の特性を具体化するものがなく，当該デルタ形ＰＤＰの製品特性（例：輝度）を極大化することができないため，実製品化するのは困難であるのが実情である。
【００１０】
例えば，特許文献３に開示されたプラズマディスプレイパネルは，一つの副画素が閉鎖形でない列（ｃｏｌｕｍｎ）方向に開放された蛇行（ｍｅａｎｄｅｒ）構造の隔壁によって形成されるため，副画素においてこの単位画素が有する放電空間を最大化させるのには限界がある。
【００１１】
また，特許文献１に開示されたプラズマディスプレイパネルは，一つの副画素が閉鎖形隔壁によって形成されていて，放電空間の最大化には有利な長所を有する。しかし，その副画素の形状が四角形状からなり，この四角形状の画素内に配置される放電維持電極の面積と画素内で起こる放電拡散形状との間の関係を考慮してみると，六角形の画素よりは放電維持電極と放電拡散形状とが重なる領域が小さいため，一つの副画素に対する輝度特性を極大化するには限界がある。
【００１２】
そこで，本発明はこのような問題に鑑みてなされたものであり，その目的は，副画素の配列をデルタ形にして形成されたプラズマディスプレイパネルにおいて，当該プラズマディスプレイパネルの特性を向上させることができるように副画素に対する形状を最適化したプラズマディスプレイパネルを提供することにある。
【００１３】
また，本発明の他の目的は，Ｒ，Ｇ，Ｂ３個の副画素が集まってなす画素の横縦比（ａｓｐｅｃｔ  ｒａｔｉｏ：Ａ／Ｒ）を最適化したプラズマディスプレイパネルを提供することにある。
【課題を解決するための手段】
【００１４】
上記課題を解決するために，本発明のある観点によれば，所定の間隔をおいて互いに対向配置される第１基板と第２基板；第１基板と第２基板との間の空間に一つの画素を形成する副画素が三角形状に配列されるように放電空間を区画する隔壁；第１基板に，一方向に沿って形成されるアドレス電極；第２基板に，アドレス電極と交差する方向に形成される放電維持電極；及び前記放電空間内に形成される蛍光体層；を含み，画素の垂直ピッチをＰｖ，水平ピッチをＰｈとし，前記画素の縦横比をＰｈ／Ｐｖとすれば，０．８≦Ｐｈ／Ｐｖ≦１を満たすように画素を形成することができる。画素の縦横比のＰｈ／Ｐｖは，０．８５≦Ｐｈ／Ｐｖ≦０．９５を満たすように形成するプラズマディスプレイパネルが提供される。
【００１５】
また，各画素を構成する副画素の横長さをＬｈ，縦長さをＬｖとし，副画素の縦横比をＬｈ／Ｌｖとした場合，１．１≦Ｌｈ／Ｌｖ≦１．３４を満たすように副画素を形成してもよい。また，副画素の縦横比のＬｈ／Ｌｖは，１．１５≦Ｌｈ／Ｌｖ≦１．２５を満たすように形成してもよい。
【００１６】
また，上記副画素は六角形状からなるように形成してもよい。また，上記副画素がその中心点を過ぎる直線を基準に対称した形で形成され，中心点と副画素の２個の頂点を過ぎる対角線の長さをｃとし，対角線と平行しながら副画素の２個の頂点を過ぎる線分の長さをｂとした場合，ｃ／ｂが１．５〜５の範囲を満たすように副画素を形成してもよい。上記ｃ／ｂは，２．５〜３．５の範囲をさらに満たすように形成してもよい。
【００１７】
また，上記画素の数が（横）１２８０×（縦）６４０個から形成されてもよく，この時の画素は，対角長さが実質的に３７インチの大きさのディスプレイに実現されてもよい。
【００１８】
また，上記画素の数が（横）１３６６×（縦）７６８個から形成されてもよく，この時の画素は，対角長さが実質的に４２インチの大きさのディスプレイに実現されてもよい。
【００１９】
また，上記画素の数が（横）１０２４×（縦）５１２個から形成されてもよく，この時の画素は，対角長さが実質的に３２インチの大きさのディスプレイに実現されてもよい。
【００２０】
また上記ディスプレパネルは，放電維持電極が，第２基板の一方向に沿って長く配置されるバス電極；と前記バス電極から突出形成され，副画素を形成する放電空間内に配置される透明電極と；を含んでもよい。
【００２１】
この時，バス電極が放電空間形状に沿って配置され，第２基板の一方向に沿ってジグザグ形状に形成してもよい。
【発明の効果】
【００２２】
以上説明したように本発明によれば，プラズマディスプレイパネルの特性が向上するように副画素に対する形状を最適化したプラズマディスプレイパネルを提供することができる。また，画素と副画素の形状条件を最適化させることにより，高性能・高画質のディスプレイを低費用で実現することができる。
【発明を実施するための最良の形態】
【００２３】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２４】
図１は，本発明の実施形態によるプラズマディスプレイパネルを示した部分分解斜視図であり，図２は，本発明の一実施形態によるプラズマディスプレイパネルが結合された状態を示した部分断面図である。
【００２５】
図１，２に示したように，本実施形態によるプラズマディスプレイパネルは，Ｒ，Ｇ，Ｂ３個の副画素（ｓｕｂｐｉｘｅｌ）が三角形状に配列されながら一組の画素を形成する，いわゆるデルタ形プラズマディスプレイパネルとして構成されている。
【００２６】
これをより具体的に見てみると，まずプラズマディスプレイパネルは，その間に所定の間隔をおいて実質的に平行に配置されながら封入される第１基板２０（以下，背面基板と略称する）と第２基板２２（以下，前面基板と略称する）を備える。
【００２７】
背面基板２０と前面基板２２との間には，所定の高さで任意のパターンを有しながら画素２４を区画形成する隔壁２６が配置される。ここで一組の画素２４は上述したように，三角形状に配列される３個の副画素２４Ｒ，２４Ｇ，２４Ｂが集まって形成される。
【００２８】
この時，副画素２４Ｒ，２４Ｇ，２４Ｂは各々放電空間２４ａ，２４ｂ，２４ｃを有しているが，これら放電空間２４ａ，２４ｂ，２４ｃは隔壁２６によって区画形成される。本実施形態で，各々の副画素２４Ｒ，２４Ｇ，２４Ｂはほぼ六角形状からなるので，これらを区画形成する隔壁２６もまた六角形をなすように形成される。したがって，各副画素２４Ｒ，２４Ｇ，２４Ｂが有する放電空間２４ａ，２４ｂ，２４ｃは，上部が開口された六角箱形状に構成される。
【００２９】
放電空間２４ａ，２４ｂ，２４ｃ内には，プラズマ放電に必要な放電ガスが提供され，Ｒ，Ｇ，Ｂ副画素２４Ｒ，２４Ｇ，２４Ｂには，各々に対応するＲ，Ｇ，Ｂ蛍光体層２８Ｒ，２８Ｇ，２８Ｂが各々形成される。これら蛍光体層２８Ｒ，２８Ｇ，２８Ｂは，放電空間２４ａ，２４ｂ，２４ｃの底面と隔壁２６の側面に形成される。
【００３０】
また，背面基板２０上には，アドレス電極３０が一方向（図面のｙ軸方向）に沿って複数で形成されるが，各放電空間２４ａ，２４ｂ，２４ｃの下方（背面基板と隔壁層との間）を過ぎるように配置される。同時に，アドレス電極２８上には，誘電層３２がこれらを覆いながら背面基板２０の前面に形成されるが，隔壁２８が形成される層の下部に配置される。
【００３１】
一方，前面基板２２上には，その一方向（図面のｘ軸方向）に沿って配置される放電維持電極３２が複数で形成されるが，この時，この放電維持電極３２は，前面基板２２の一方向（図面のｘ軸方向）に隔壁２８の形状に沿って形成されるバス電極３２ａと，このバス電極３２ａから突出形成され，副画素２４Ｒ，２４Ｇ，２４Ｂの放電空間２４ａ，２４ｂ，２４ｃ内に配置される透明電極３２ｂを含んで構成される。
【００３２】
バス電極３２ａは金属材料からなるのが好ましく，隔壁２８の形状に対応して配置されるので，前面基板３２の一方向に沿って見ればジグザグパターンを形成する。このようなバス電極３２ａは，プラズマディスプレイパネル駆動時に放電空間２４ａ，２４ｂ，２４ｃで生成される可視光を遮蔽させないようにするために，できるだけその幅を最小化して隔壁２８の上端に配置させることができる。
【００３３】
さらに，透明電極３２ｂは，ＩＴＯ（Ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）のような透明な材質からなって，一つのバス電極３２ａに交互にその突出方向を切換しながら前記放電空間２４ａ，２４ｂ，２４ｃ内に配置される。したがって，一つの放電空間２４ａ，２４ｂ，２４ｃ内には，その間に所定の間隔をおいて一対の透明電極３２ｂが対向配置されるようになる。
【００３４】
また，前面基板２２上には，放電維持電極３２を覆いながら前面基板２２の前面に誘電層３４を塗布し，その上に，ＭｇＯからなる保護膜３６をさらに塗布してもよい。一方，プラズマディスプレイパネルにおいて，副画素の形状と配列構造，画素の形状と配列構造は解像度，放電効率，電圧マージン，輝度などのパネル特性に影響を与えるので，最適の範囲を探すのが重要である。
【００３５】
図３は，副画素の配列と画素ピッチを説明するために示した概略図であり，図４は，副画素の横，縦の長さを定義するために示した概略図である。図３に示したように，三角形状をなすＲ，Ｇ，Ｂ３個の副画素が集まって一つの画素を構成し，一つの画素を，各画素の水平ピッチ（ｈｏｒｉｚｏｎｔａｌ  ｐｉｔｃｈ）のＰｈと垂直ピッチ（ｖｅｒｔｉｃａｌ  ｐｉｔｃｈ）のＰｖを辺とする四角形を一つの画素と定義することができる。この時，水平ピッチＰｈは，各副画素の横長さをＬｈとすれば，１．５Ｌｈと定義され，垂直ピッチＰｖは，各副画素の縦方向長軸をｃ，縦方向短縮をｂとすれば，これらの合計，つまり，ｂ＋ｃと定義される。
【００３６】
本実施形態によるプラズマディスプレイパネルを構成する画素の縦横比をＰｈ／Ｐｖとすれば，これは０．８≦Ｐｈ／Ｐｖ≦１の範囲を満たすように形成するのが好ましい。さらに，このような画素の縦横比Ｐｈ／Ｐｖは，０．８５≦Ｐｈ／Ｐｖ≦０．９５の範囲を満たすように形成するのがより好ましい。このような範囲で画素の縦横比を形成すると画素の垂直長さが増加して動作マージンに有利であり，高速駆動に有利であり，放電成功率も高くなる。
【００３７】
画素の縦横比Ｐｈ／Ｐｖが０．８未満であると画質劣化を招くことがあり，１を超えると高速駆動時の放電成功確率が落ちるという問題点がある。
【００３８】
工程上の物理的限界のため，非正方形（ｎｏｎ−ｓｑｕａｒｅ）画素を，縦横比１：１に実現できないとしても，少なくともこれより過度に離れないようにしなければならない。したがって，縦横比は１：１に近いほど好ましいと見なされる。しかし，決められた大きさのディスプレイに適用する水平解像度を決定した状態で，縦横比Ｐｈ／Ｐｖが１より大きいと，垂直解像度が高まってスキャンライン数がその分増加する。シングルスキャンを適用するプラズマディスプレイパネルでスキャンライン数が増えることは，サステイン放電時間を犠牲にさせるという問題であるために好ましくない。したがって，画素の縦横比Ｐｈ／Ｐｖを前記範囲に設定する場合，設定された水平解像度に対し，既存に各機種別に対応していた垂直解像度より低い垂直解像度を適用することができる。
【００３９】
一方，プラズマディスプレイパネルの各画素を構成する副画素の横長さをＬｈ，縦長さをＬｖとした場合，図４に示したように，Ｌｈは副画素の横方向の最大幅であり，Ｌｖは多角形の副画素の面積が，横方向がＬｈを有する長方形と同一な面積を有するようにする垂直方向の長さと定義することができる。
【００４０】
本実施形態によるプラズマディスプレイパネルにおいて，副画素の縦横比をＬｈ／Ｌｖとすれば，１．１≦Ｌｈ／Ｌｖ≦１．３４の範囲を満たすように形成するのが好ましい。さらに，このような副画素の縦横比Ｌｈ／Ｌｖは，１．１５≦Ｌｈ／Ｌｖ≦１．２５の範囲を満たすように形成するのがより好ましい。
【００４１】
副画素の縦横比Ｌｈ／Ｌｖが１．１未満であると，絶対的な電極面積の未確保により輝度と効率が低下し，１．３４を超えると，動作マージンに必要な縦方向の絶対長さの未確保によりカソード発光が最後まで進められないという問題点がある。
【００４２】
また，図３をに示したように，副画素は，その中心点（Ｏ）を過ぎる直線を中心にして対称する形からなるが，その全体的な形状は，前述したように六角形状を有することが好ましい。さらに，副画素は，中心点（Ｏ）と２個の頂点を過ぎる対角線の長さをｃとし，前記対角線と平行しながら２個の頂点を過ぎる線分の長さをｂとすれば，前記ｃ／ｂが１．５〜５の範囲を満たすように形成される。ここで，前記ｃ／ｂの値は２．５〜３．５の範囲に満たされるのがより好ましい。
【００４３】
ｃ／ｂの値が１．５未満であると高精細マージンが不足するという問題点があり，５を超えると輝度が不足するという問題点がある。
【００４４】
ｃ／ｂの値を１．５以上にしてその形状を六角形状とする場合には，パネルの輝度を１０％以上増加させることができ，特に，ｃ／ｂの値を２〜３にして副画素の形状をなす場合，従来（ｃ／ｂが１である場合，つまり，副画素が長方形である場合）に比して輝度を約１５％以上に増加させることができる。
【００４５】
その他にｃ／ｂの値を上記範囲に形成することにより，パネル効率やアドレス電圧マージン面においても改善を期待することができる。
【００４６】
また，従来のＨＤテレビ用水平解像度を選択して，これに対する最適の垂直走査ライン数を検索した。水平解像度１０２４，１２８０，１３６６の各場合に対し検索し，上述したような事項を考慮して以下の表１に示した。各々の水平解像度に対し，垂直走査ライン数を５１２ｓｃａｎ，６４０ｓｃａｎ，７６８ｓｃａｎに設定した後，各画素の縦横比Ｐｈ／Ｐｖと各副画素の縦横比Ｌｈ／Ｌｖを算出した。
【００４７】
【表１】
2005166659.tif 000003
【００４８】
表１に示したように，画素の縦横比条件と副画素の縦横比条件を全て満たせる解像度は，１０２４×５１２，１２８０×６４０，１３６６×７６８の場合である。特に，１０２４×５１２は３２インチの大きさのディスプレイに，１２８０×６４０は３７インチの大きさのディスプレイに，１３６６×７６８は４２インチの大きさのディスプレイに各々実現することができる。
【００４９】
画面比率１６：９を有するＨＤＴＶを実現するために，計算上では，水平解像度１０２４である場合には５７６個の垂直走査ラインを有し，水平解像度１２８０である場合には７２０個の垂直走査ラインを有しなければならないと見なすことができる。本実施形態によるプラズマディスプレイパネルはデルタ形画素配列を有するので，一般的なストライプ形画素配列を有するプラズマディスプレイパネルより垂直解像度面では有利である。一般的に，デルタ形がストライプ形より垂直方向にほぼ２倍程度優れていると知らされている。したがって，１２８０×６４０の解像度を有するディスプレイは，解像度１２８０×１２８０程度の感性画質を有すると見ることができる。
【００５０】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００５１】
本発明はプラズマディスプレイパネルに適用可能であり，特に，Ｒ，Ｇ，Ｂの３個の副画素（ｓｕｂｐｉｘｅｌ）を三角形状に配列して構成する，いわゆるデルタ（ｄｅｌｔａ）方式のプラズマディスプレイパネルに適用可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態にかかるプラズマディスプレイパネルを示した部分分解斜視図である。
【図２】同実施形態の形態にかかるプラズマディスプレイパネルが結合された状態を示した部分断面図である。
【図３】同実施の形態にかかる副画素の配列と画素ピッチを説明する概略図である。
【図４】同実施の形態にかかる副画素の横，縦の長さを定義するために示した概略図である。
【符号の説明】
【００５３】
２０  第１基板
２２  第２基板
２４  画素
２４ａ，２４ｂ，２４ｃ  放電空間
２４Ｒ，２４Ｇ，２４Ｂ  副画素
２６，２８  隔壁
２８Ｒ，２８Ｇ，２８Ｂ  蛍光体層
３０  アドレス電極
３２  誘電体層
３２ａ  バス電極
３２ｂ  透明電極
【図１】
2005166659.tif 000004
【図２】
2005166659.tif 000005
【図３】
2005166659.tif 000006
【図４】
2005166659.tif 000007