(57)【要約】【課題】ＦＲＣデータパターンが変更するたびに発生するコストを抑え、液晶表示装置の製品費用を節減する。また、コストの増加なく、液晶表示装置の特性変化に応じて、容易にＦＲＣデータパターンを変更する。【解決手段】本発明は、複数のＦＲＣデータパターンを別途メモリに記憶させた後、必要なデータパターンを読み取り信号制御部のルックアップテーブルに記憶させてＦＲＣ処理を行う液晶表示装置に関する。これにより、液晶表示装置の動作特性などが変わるたびに変更するＦＲＣデータパターンに応じて信号制御部を再設計する必要がなく、液晶表示装置の製造費用を節減する効果がある。【選択図】      図１
2005182046.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を含む液晶表示板組立体、
複数のＦＲＣパターンを記憶するメモリ、
前記メモリに記憶されている前記複数のＦＲＣパターンのうちの第１ビット数の入力映像データに対応するＦＲＣパターンを選択し、前記ＦＲＣパターンに基づいて、前記入力映像データを前記第１ビット数よりも小さい第２ビット数の出力映像データに変換して出力する信号制御部、そして
前記信号制御部からの出力映像データに該当するデータ電圧を前記画素に印加するデータ駆動部、
を含み、
前記入力映像データに対する前記ＦＲＣパターンは、前記入力映像データの所定ビット数の下位ビット及びフレーム番号によって定められる、
液晶表示装置。
【請求項２】
前記信号制御部は、
前記メモリから前記ＦＲＣパターンを受信し一時記憶するルックアップテーブル、そして
前記ルックアップテーブルに記憶された前記ＦＲＣパターンに基づいて、前記入力映像データを変換するデータ処理部、
を含む、請求項１に記載の液晶表示装置。
【請求項３】
前記各ＦＲＣパターンはn×n（n≧４）行列を基本にしてなる、請求項２に記載の液晶表示装置。
【請求項４】
前記第１ビット数と前記第２ビット数の差は２ビットであり、前記n=４である、請求項３に記載の液晶表示装置。
【請求項５】
前記入力映像データに対応する前記ＦＲＣパターンは、前記入力映像データの下位２ビット及びフレーム番号によって定められる、請求項４に記載の液晶表示装置。
【請求項６】
前記メモリに記憶された前記ＦＲＣパターンは、前記入力映像データの下位２ビットの値が０１である場合と１０である場合に対応するＦＲＣパターンを含む、請求項５に記載の液晶表示装置。
【請求項７】
前記データ処理部は、前記入力映像データの下位２ビットの値が００である時、前記下位２ビットを除く上位ビットを出力映像データのデータ値に決める、請求項６に記載の液晶表示装置。
【請求項８】
前記データ処理部は、前記入力映像データの下位２ビットの値が１１である時、前記入力映像データの下位２ビットの値が０１である場合に対応するＦＲＣパターンのデータを反転した値を出力映像データのデータ値に決める、請求項７に記載の液晶表示装置。
【請求項９】
前記第１ビット数と前記第２ビット数の差は３ビットであり、前記n=８である、請求項３に記載の液晶表示装置。
【請求項１０】
前記メモリはＥＥＰＲＯＭである、請求項１乃至請求項９のうちのいずれか一項に記載の液晶表示装置。
【請求項１１】
外部から複数のＦＲＣパターンを読み取って記憶する段階、
第１ビット数の上位ビットと第２ビット数の下位ビットからなる入力映像データで前記下位ビットの値を読み取る段階、
前記下位ビットの値に応じて前記複数のＦＲＣパターンのうちの該当するＦＲＣパターンを選択する段階、
前記選択されたＦＲＣパターンで前記入力映像データに対応するデータ値を読み取る段階、そして
前記読み取られたデータ値に従って、前記上位ビットを出力映像データのデータ値にしたり、前記上位ビットの値に１を足した値を出力映像データのデータ値にして、前記出力映像データを出力する段階、
を含む液晶表示装置の駆動方法。
【請求項１２】
前記各ＦＲＣパターンは、n×n（n≧４）行列を基本としてなる、請求項１１に記載の液晶表示装置の駆動方法。
【請求項１３】
前記第２ビット数は２ビットであり、前記n=４である、請求項１２に記載の液晶表示装置の駆動方法。
【請求項１４】
前記ＦＲＣパターンは、前記入力映像データの下位２ビットの値が０１である場合及び１０である場合に対応するＦＲＣパターンを含む、請求項１３に記載の液晶表示装置の駆動方法。
【請求項１５】
前記入力映像データの下位２ビットの値が００である時、前記上位ビットを出力映像データのデータ値に決める、請求項１４に記載の液晶表示装置の駆動方法。
【請求項１６】
前記入力映像データの下位２ビットの値が１１である時、前記入力映像データの下位２ビットの値が０１である場合に対応するＦＲＣパターンのデータを反転した値を出力映像データのデータ値に決める、請求項１５に記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
一般的な液晶表示装置（ＬＣＤ）は、画素電極及び共通電極が具備された二つの表示板とその間に入っている誘電率異方性を有する液晶層を含む。画素電極は行列状に配列され、薄膜トランジスタ（ＴＦＴ）などのスイッチング素子に連結されて、一行ずつ順次にデータ電圧の印加を受ける。共通電極は表示板の全面に亘って形成され、共通電圧の印加を受ける。画素電極と共通電極及びその間の液晶層は、回路的には液晶蓄電器を構成し、液晶蓄電器は、これに連結されたスイッチング素子と共に画素を構成する基本単位となる。
【０００３】
このような液晶表示装置において、二つの電極に電圧を印加して液晶層に電界を生成し、この電界の強度を調節して液晶層を通過する光の透過率を調節することによって所望の画像を得る。この時、液晶層に一方向の電界が長い間印加されることによって発生する劣化現象を防ぐために、フレーム毎に、行毎に、または画素毎に共通電圧に対するデータ電圧の極性を反転する。
【０００４】
このような液晶表示装置において、外部のグラフィックソースから赤色（red）、緑色（green）、青色（blue）のnビットの映像データが入力される。このＲＧＢ映像データは、液晶表示装置の信号制御部によってデータフォーマットが変換された後に、データ駆動ＩＣ（integrated circuit）などからなるデータ駆動部に印加される。データ駆動部は、印加された映像データに該当するアナログ階調電圧を選択して、液晶表示板組立体に印加する。
【０００５】
一般に、信号制御部に印加されるＲＧＢ映像データのビット数とデータ駆動部で処理できるビット数が同一であることが理想的であるが、液晶表示装置の製造費用を低減するために、処理能力の低いデータ駆動部を利用することもできる。即ち、通常、信号制御部に印加される映像データは８ビットであるが、８ビットの映像データを処理するデータ駆動部は高価であるので、８ビットよりも低い処理能力、つまり６ビットの映像データを処理するデータ駆動部を利用することによって製品のコストが低くなる。
【０００６】
このために提案された技術がフレームレート制御（ＦＲＣ）である。このフレームレート制御は、入力されたnビットの映像データの中でデータ駆動部で処理可能なビット数である（n-m）ビットのみで表示が可能であるように、入力される映像データをフレーム単位で再構成するものである。ここで、mは整数であり、ＲＧＢ映像データの下位の所定ビット数を示す。
【０００７】
このフレームレート制御は、実際に色を表現するものでなく、種々の色を時間的、空間的に混合して表現する方式である。従って、フレームレート制御のために、信号制御部は、m個の下位ビット値に従って映像データを補正するための補正値をルックアップテーブルなどに記憶させる。この補正値は、フレームレート制御を実施する各画素に対応する。また、フレームレート制御を実施する基本画素単位に対応する補正値集合をＦＲＣデータパターンという。よって、信号制御部は、内部に記憶された複数のＦＲＣデータパターンに基づいて、nビットの映像データを（n-m）ビットの映像データに補正する。
【０００８】
しかしながら、液晶表示装置の動作特性などを考慮し、最も適するＦＲＣデータパターンを選択しようとしても、この動作特性などに完全に合うＦＲＣデータパターンを選択することが不可能であるので、不完全なＦＲＣデータパターンによる画質不良現象が発生する。
【０００９】
なお、動作特性などが変化すれば、既存のＦＲＣデータパターンが適しなくなり、新しいＦＲＣデータパターンを選択しなければならない。ところが、この場合、信号制御部の内部に既にＦＲＣデータパターンが記憶されているので、ＦＲＣデータパターンが変更するたびに信号制御部を再設計し、取り換えなければならない。このため、コスト及び開発時間が多くかかる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで、本発明は、コストの増加を防ぎつつＦＲＣデータパターンを容易に変更可能にすることを目的とする。
【課題を解決するための手段】
【００１１】
このような技術的課題を構成するために、本願第１発明の一つの特徴による液晶表示装置は、複数の画素を含む液晶表示板組立体、複数のＦＲＣパターンを記憶するメモリ、前記メモリに記憶されている前記複数のＦＲＣパターンのうちの第１ビット数の入力映像データに対応するＦＲＣパターンを選択し、前記ＦＲＣパターンに基づいて、前記入力映像データを前記第１ビット数よりも小さい第２ビット数の出力映像データに変換して出力する信号制御部、そして、前記信号制御部からの出力映像データに該当するデータ電圧を前記画素に印加するデータ駆動部を含み、前記入力映像データに対する前記ＦＲＣパターンは、前記入力映像データの所定ビット数の下位ビット及びフレーム番号によって定められる。
【００１２】
このように、メモリから読み取ったデータパターンに基づいてフレームレート制御する。これにより、液晶表示装置の動作特性などに応じて最適のＦＲＣデータパターンに変更する際にも、信号制御部を取り換えずにメモリに記憶されたＦＲＣデータの値のみを修正することですむので、ＦＲＣデータパターンの変更に因る信号制御部の取換え費用を節減できる。
【００１３】
本願第２発明は、第１発明において、前記信号制御部は、前記メモリから前記ＦＲＣパターンを受信して一時的に記憶するルックアップテーブル、そして、前記ルックアップテーブルに記憶された前記ＦＲＣパターンに基づいて、前記入力映像データを変換するデータ処理部を含むのが好ましい。
【００１４】
本願第３発明は、第２発明において、前記各ＦＲＣパターンは、n×n（n≧４）行列を基本として構成されることができる。
【００１５】
本願第４発明は、第３発明において、前記第１ビット数と前記第２ビット数の差は２ビットであり、前記n=４であることができる。
【００１６】
本願第５発明は、第４発明において、前記入力映像データに対応する前記ＦＲＣパターンは、前記入力映像データの下位２ビット及びフレーム番号によって決定されることができる。
【００１７】
本願第６発明は、第５発明において、前記メモリに記憶された前記ＦＲＣパターンは、前記入力映像データの下位２ビットの値が０１である場合と１０である場合に対応するＦＲＣパターンを含む液晶表示装置を提供する。
【００１８】
本願第７発明は、第６発明において、前記データ処理部は、前記入力映像データの下位２ビットの値が００である時、前記下位２ビットを除く上位ビットを出力映像データのデータ値に決める、請求項６に記載の液晶表示装置を提供する。
【００１９】
本願第８発明は、第７発明において、前記データ処理部は、前記入力映像データの下位２ビットの値が１１である時、前記入力映像データの下位２ビットの値が０１である場合に対応するＦＲＣパターンのデータを反転した値を出力映像データのデータ値に決める、請求項７に記載の液晶表示装置を提供する。本願第９発明は、第３発明において、本発明で、前記第１ビット数と前記第２ビット数の差は３ビットであり、前記n=８であることができる。
【００２０】
本願第１０発明は、第１乃至９発明のいずれかにおいて、前記メモリはＥＥＰＲＯＭであるのが好ましい。
【００２１】
本発明の第１１発明の特徴による液晶表示装置の駆動方法は、外部から複数のＦＲＣパターンを読み取って記憶する段階、第１ビット数の上位ビットと第２ビット数の下位ビットからなる入力映像データにおいて前記下位ビット値を読み取る段階、前記下位ビット値に従って前記複数のＦＲＣパターンのうちの該当するＦＲＣパターンを選択する段階、前記選択されたＦＲＣパターンにおいて前記入力映像データに対応するデータ値を読み取る段階、そして、前記読み取ったデータ値に従って、前記上位ビットを出力映像データのデータ値にしたり、前記上位ビットの値に１を足した値を出力映像データのデータ値にして、前記出力映像データを出力する段階を含む。
【００２２】
本願第１２発明は、第１１発明において、前記各ＦＲＣパターンは、n×n（n≧４）行列を基本とすることができる。
【００２３】
本願第１３発明は、第１２発明において、前記第２ビット数は２ビットであり、前記n=４である。
【００２４】
本願第１４発明は、第１３発明において、前記ＦＲＣパターンは、前記入力映像データの下位２ビットの値が０１である場合と、１０である場合に対応するＦＲＣパターンを含むことができる。
【００２５】
本願第１５発明は、第１４発明において、、前記入力映像データの下位２ビットの値が００である時、前記上位ビットを出力映像データのデータ値に決めることができる。
【００２６】
本願第１６発明は、第１３発明において、前記入力映像データの下位２ビットの値が１１である時、前記入力映像データの下位２ビットの値が０１である時に対応するＦＲＣパターンのデータを反転した値を出力映像データのデータ値に決めることができる。
【発明の効果】
【００２７】
本発明によれば、液晶表示装置の動作特性などが変わるたびに変更するＦＲＣデータパターンに従って信号制御部を再設計する必要がないので、液晶表示装置の製造コストを抑えられる。また、メモリ装置を変更することなく、液晶表示装置の動作特性などに応じて、種々のＦＲＣデータパターンを実現することができる。
【発明を実施するための最良の形態】
【００２８】
以下、添付した図面を参照して、本発明の実施例に対して、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施例に限定されない。
【００２９】
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
【００３０】
本発明の実施例による液晶表示装置及びその駆動方法について図面に基づいて詳細に説明する。
【００３１】
図１は本発明の一実施例による液晶表示装置のブロック図であり、図２は本発明の一実施例による液晶表示装置の一つの画素に対する等価回路図である。
【００３２】
図１に示すように、本発明の一実施例による液晶表示装置は、液晶表示板組立体３００及びこれに連結されたゲート駆動部４００、データ駆動部５００、データ駆動部５００に連結された階調電圧生成部８００、これらを制御する信号制御部６００、そして、信号制御部６００に連結されたメモリ７００を含む。
【００３３】
液晶表示板組立体３００は、等価回路から見れば、複数の表示信号線（G１-Gn、D１-Dm）と、これに連結されて大略行列状に配列された複数の画素（pixel）を含む。
【００３４】
表示信号線（G１-Gn、D１-Dm）は、ゲート信号（走査信号とも言う）を伝達する複数のゲート線（G１-Gn）と、データ信号を伝達するデータ信号線またはデータ線（D１-Dm）を含む。ゲート線（G１-Gn）は、大略行方向にのびて互いにほぼ平行であり、データ線（D１-Dm）は、大略列方向にのびて互いにほぼ平行である。
【００３５】
各画素は、表示信号線（G１-Gn、D１-Dm）に連結されたスイッチング素子（Q）と、これに連結された液晶蓄電器（CLC）及び維持蓄電器（CST）を含む。維持蓄電器（CST）は必要に応じて省略できる。
【００３６】
スイッチング素子（Q）は下部表示板１００に具備されており、三端子素子としてその制御端子及び入力端子は、各々ゲート線（G１-Gn）及びデータ線（D１-Dm）に連結され、出力端子は液晶蓄電器（CLC）及び維持蓄電器（CST）に連結されている。
【００３７】
液晶蓄電器（CLC）は、下部表示板１００の画素電極１９０と上部表示板２００の共通電極２７０を二つの端子とし、二つの電極１９０、２７０の間の液晶層３は誘電体として機能する。画素電極１９０はスイッチング素子（Q）に連結され、共通電極２７０は上部表示板２００の全面に形成され共通電圧（Vcom）の印加を受ける。図２とは異なって、共通電極２７０が下部表示板１００に備えられる場合もあり、この時には、二つの電極１９０、２７０が全て線状或いは棒状に形成される。
【００３８】
液晶蓄電器（CLC）の補助的な役割をする維持蓄電器（CST）は、下部表示板１００に具備された別個の信号線（図示せず）と画素電極１９０が絶縁体を介在して重なってなり、この別個の信号線には、共通電圧（Vcom）などの定められた電圧が印加される。ところが、維持蓄電器（CST）は、画素電極１９０が絶縁体を媒介としてすぐ上の前段ゲート線と重なってなることもできる。
【００３９】
一方、色表示を実現するためには各画素が三原色のうちの一つを固有に表示（空間分割）したり、各画素が時間によって入れ替わって三原色を表示（時間分割）して、これらの三原色の空間的、時間的な和によって望む色相が認識されるようにする。図２は、空間分割の一例であって、各画素が画素電極１９０に対応する領域に赤色、緑色、または青色のカラーフィルター２３０が備えられているものを示す。図２とは異なって、カラーフィルター２３０は、下部表示板１００の画素電極１９０の上若しくは下に形成しても良い。
【００４０】
液晶表示板組立体３００の二つの表示板１００、２００のうちの少なくとも一つの外側面には、光を偏光する偏光子（図示せず）が配設されている。
【００４１】
階調電圧生成部８００は、画素の透過率に関わる二組の複数階調電圧を生成する。二組のうちの一組は共通電圧（Vcom）に対してプラスの値を有し、もう一組はマイナスの値を有する。
【００４２】
ゲート駆動部４００は、液晶表示板組立体３００のゲート線（G１-Gn）に連結され、外部からのゲートオン電圧（Von）とゲートオフ電圧（Voff）の組み合わせからなるゲート信号をゲート線（G１-Gn）に印加し、通常、複数の集積回路からなる。
【００４３】
データ駆動部５００は、液晶表示板組立体３００のデータ線（D１-Dm）に連結され、階調電圧生成部８００からの階調電圧を選択してデータ信号として画素に印加し、通常、複数の集積回路からなる。
【００４４】
複数のゲート駆動集積回路若しくはデータ駆動集積回路は、ＴＣＰ（tapecarrier package）（図示せず）に実装してＴＣＰを液晶表示板組立体３００に配設することもでき、ＴＣＰを使用せずにガラス基板上にこれらの集積回路を直接取り付けることができ（chip on glass；ＣＯＧ実装方式）、これらの集積回路のような機能をする回路を画素の薄膜トランジタと共に液晶表示板組立体３００に直接形成することもできる。
【００４５】
メモリ７００は、ＥＥＰＲＯＭ（Electrically Erasableand Programmable Read Only Memory）などのように、保存されたデータを消去した後に再記録できる記憶装置からなり、フレームレート制御に必要な複数のＦＲＣデータパターンが記憶されている。
【００４６】
信号制御部６００は、データ処理部６０１とルックアップテーブル６０２を含む。信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などの動作を制御する。そして、信号制御部６００はメモリ７００に連結され、メモリ７００に記憶されたＦＲＣデータパターンを読み取りルックアップテーブル６０２に記憶させる（Ｓ１１）。
【００４７】
以下、このような液晶表示装置の表示動作について詳細に説明する。
【００４８】
動作が開始すれば、信号制御部６００は、外部メモリ７００に記憶されているＦＲＣデータパターンを呼び出してルックアップテーブル６０２に記憶させる。その後、信号制御部６００は、外部のグラフィック制御機（図示せず）からＲＧＢ映像信号（R、G、B）及びその表示を制御する入力制御信号、例えば、垂直同期信号（Vsync）と水平同期信号（Hsync）、メインクロック（MCLK）、データイネーブル信号（DE）などの提供を受ける。信号制御部６００のデータ処理部６０１は、所定ビット数の入力映像信号（R、G、B）及び入力制御信号に基づいて、映像信号（R、G、B）を液晶表示板組立体３００の動作条件に合わせて適切に処理し、ゲート制御信号（CONT１）及びデータ制御信号（CONT２）などを生成した後、ゲート制御信号（CONT１）をゲート駆動部４００に送り出し、データ制御信号（CONT２）及び映像信号（DAT）をデータ駆動部５００に送り出す。
【００４９】
信号制御部６００のデータ処理には、ルックアップテーブル６０２に保存されたＦＲＣデータパターンを用いたフレームレート制御が含まれるが、フレームレート制御とは、データ駆動部５００で処理できるデータのビット数が入力映像信号（R、G、B）のビット数よりも小さい場合に、データ駆動部５００で処理できる上位ビットのみを選択し、その他の下位ビットが示すデータは、このような上位ビット等の時間的、空間的な平均として実現することを意味する。例えば、入力映像信号（R、G、B）のビット数が８であり、データ駆動部５００が処理できるデータのビット数が６の場合、入力映像信号（R、G、B）の中から上位６ビットのみを出力する。この時、下位２ビットは、この上位６ビットデータの空間的、時間的な配列を決定し、このパターンが、ルックアップテーブル６０２に保存されているＦＲＣデータパターンである。このようなフレームレート制御に関しては、後に詳細に説明する。
【００５０】
ゲート制御信号（CONT１）は、ゲートオン電圧（Von）の出力開始を指示する垂直同期開始信号（STV）、ゲートオン電圧（Von）の出力時期を制御するゲートクロック信号（CPV）及びゲートオン電圧（Von）の持続時間を限定する出力イネーブル信号（OE）などを含む。
【００５１】
データ制御信号（CONT２）は、映像データ（DAT）の入力開始を知らせる水平同期開始信号（STH）と、データ線（D１-Dm）に当該データ電圧の印加を指示するロード信号（LOAD）、共通電圧（Vcom）に対するデータ電圧の極性（以下、共通電圧に対するデータ電圧の極性を略してデータ電圧の極性と言う）を反転する反転信号（RVS）及びデータクロック信号（HCLK）などを含む。
【００５２】
データ駆動部５００は、信号制御部６００からのデータ制御信号（CONT２）に従って一行の画素に対応する映像データ（DAT）を順次に受信しシフトさせ、階調電圧生成部８００からの階調電圧のうちの各映像データ（DAT）に対応する階調電圧を選択することによって、映像データ（DAT）を当該データ電圧に変換し、これを当該データ線（D１-Dm）に印加する。
【００５３】
ゲート駆動部４００は、信号制御部６００からのゲート制御信号（CONT１）によってゲートオン電圧（Von）をゲート線（G１-Gn）に印加し、このゲート線（G１-Gn）に連結されたスイッチング素子（Q）をターンオンさせると、データ線（D１-Dm）に印加されたデータ電圧がターンオンしたスイッチング素子（Q）を通じて当該画素に印加される。
【００５４】
画素に印加されたデータ電圧と共通電圧（Vcom）の差は、液晶蓄電器（CLC）の充電電圧、即ち画素電圧として現れる。液晶分子は、画素電圧の大きさによってその配列が異なる。これにより、液晶層３を通過する光の偏光が変化する。このような偏光の変化は、表示板１００、２００に付着された偏光子（図示せず）によって光透過率の変化として現れる。
【００５５】
１水平周期（または１Ｈ）（水平同期信号（Hsync）、データイネーブル信号（DE）、ゲートクロック（CPV）の一周期）が経過すると、データ駆動部５００及びゲート駆動部４００は、次の行の画素に対して同じ動作を繰り返す。このような方法で、１フレーム（frame）期間の間に全てのゲート線（G１-Gn）に対し順次にゲートオン電圧（Von）を印加し、全ての画素にデータ電圧を印加する。１フレームが終了すれば次のフレームが開始し、各画素に印加されるデータ電圧の極性が直前フレームにおける極性と逆になるように、データ駆動部５００に印加される反転信号（RVS）の状態が制御される（フレーム反転）。この時、１フレーム期間内でも反転信号（RVS）の特性に従って一つのデータ線を通じて流れるデータ電圧の極性が変わったり（ライン反転）、一つの画素行に印加されるデータ電圧の極性も互いに異なることがある（ドット反転）。
【００５６】
以下、図３及び図４を参照して、本発明の一実施例によって信号制御部６００のデータ処理部６０１で実施されるフレームレート制御について説明する。
【００５７】
図３は本発明の一実施例によるＦＲＣデータパターンであり、図４は本発明の一実施例によるデータ処理部の動作フローチャートである。
【００５８】
まず、動作が開始すると（Ｓ１０）、信号制御部６００のデータ処理部６０１は、外部に配設されたメモリ７００に記憶されている複数のＦＲＣデータパターンをルックアップテーブル６０２に記憶させる。
【００５９】
図３に、メモリ７００に記憶されているＦＲＣデータパターンの例が示されている。図３に示されるＦＲＣデータパターンにおいて、空間的な配列の基本単位は４×４データ行列であり、これは、対応する４×４画素行列を基本単位とし、このＦＲＣデータパターンを繰り返し適用することを意味する。
【００６０】
図３に示すパターンにおいて、各データ行列で入力ＲＧＢ映像データ（R、G、B）の上位６ビットが示す階調値Ａ（図面には０で示す）を有するデータ元素の数と、そのすぐ上の階調であるＡ＋１（図面には１で示す）を有するデータ元素の数が、ＲＧＢ映像データ（R、G、B）の下位２ビットによって決定され、これをディザリング（dithering）と言う。例えば、下位２ビットが００である場合には１６個のデータの全てが階調値Ａを有し、０１である場合は全体の３/４、つまり１６個のうちの１２個が階調値Ａを有し、残りの４つが階調値Ａ＋１を有する。また、下位２ビットが１０である場合は全体の２/４、つまり１６個のうちの８個が階調値Ａを、残り８個は階調値Ａ＋１を有し、１１である場合は全体の１/４、つまり１６個のうちの４つが階調値Ａを、残りの１２が階調値Ａ＋１を有する。
【００６１】
そして、４×４データ行列の与えられた位置の一つのデータ元素に対し、連続する４個のフレーム期間の間に、入力ＲＧＢ映像データ（R、G、B）の上位６ビットが示す階調値Ａを有するフレームの数と、そのすぐ上の階調であるＡ＋１を有するフレームの数も入力映像データ（R、G、B）の下位２ビットによって決定される。例えば、あるデータ元素に対する入力映像データ（R、G、B）の下位２ビットが００である場合には、４個のフレーム全てにおいて階調値Ａを有し、０１である場合には、３個のフレームで階調値Ａを有し、残りの１フレームでは階調値Ａ＋１を有するようにする。また、下位２ビットが１０である場合には、２個のフレームでは階調値Ａを、残り二つのフレーム期間の間は階調値Ａ＋１を有し、１１である場合には、１個のフレームのみで階調値Ａを有し、残りの３個のフレーム期間の間は階調値Ａ＋１を有するようにパターンが決定される。
【００６２】
これにより、８ビット映像データ（R、G、B）を６ビット映像データ（DAT）に変換する時、空間的、時間的なフレームレート制御のために必要なＦＲＣデータパターン数は全部で１６個である。即ち、下位２ビット値００、０１、１０、１１に対して４個のパターンが必要であり、連続する４個のフレームに対しても４個のデータパターンが必要である。
【００６３】
ところが、図３に示すように、映像データ（R、G、B）の下位２ビット値が００である場合には、連続する４個フレーム期間の間にＦＲＣデータ値が０となる。また、下位２ビットが０１である場合のデータ行列と、１１である場合のデータ行列は、互いに逆のデータ値を有する。即ち、下位２ビットが０１である場合に階調値Ａを有するデータ元素は、１１である場合に階調値Ａ＋１を有し、逆に、下位２ビットが０１である場合に階調値Ａ＋１を有するデータ元素は、１１である場合に階調値Ａを有する。
【００６４】
したがって、メモリ７００に記憶させるデータ行列の数は、下位２ビットの値が０１及び１０である場合の８個のみで充分である。
【００６５】
４×４構造のＦＲＣデータ行列は、再び４個の２×２ＦＲＣデータ行列を含み、この２×２ＦＲＣデータ行列内でもディザリング処理が行われる。例えば、それぞれの２×２ＦＲＣデータ行列内で、下位２ビットのデータ値が０１である場合、Ａの値を有するデータは１個であり、０の値を有するデータは３個であり、下位２ビットのデータ値が１０である場合、１の値を有するデータと０の値を有するデータは、各々２個ずつである。
【００６６】
なお、４×４ＦＲＣデータ行列内で、データパターンが同一の２×２ＦＲＣデータ行列が各々２個ずつ存在する。例えば、下位２ビットの値が０１である場合、同じ列にある２×２ＦＲＣデータ行列のデータのパターンが同一である。また、この場合、２×２ＦＲＣデータ行列のデータパターンが連続する４個のフレームにおいて全て異なる。これに対し、下位２ビットの値が１０である場合には、対角線方向に対向する２×２ＦＲＣデータ行列のデータの値が同一である。そして、第１フレーム及び第３フレームのデータパターンが同一であり、第２フレーム及び第４フレームのデータパターンが同一である。
【００６７】
図３に示されるＦＲＣデータパターンは、本発明の実施例による一例にすぎず、入力映像信号のビット数とデータ駆動部５００が処理できるデータのビット数の差及び液晶表示装置の特性などに応じて、異なる形態のＦＲＣデータパターンが利用できる。
【００６８】
信号制御部６００のデータ処理部６０１によって図３に示すようなデータパターンの構造が読み取られ、ルックアップテーブル６０２に記憶させた後（Ｓ１１）、データ処理部６０１は処理する映像データ（R、G、B）の下位２ビット値を読み取り（Ｓ１２）、読み取られた下位２ビット値とフレーム番号に応じて該当するＦＲＣデータパターンを探し選択し、選択されたＦＲＣデータパターン内の当該データ値をルックアップテーブル６０２で探す（Ｓ１３）。
【００６９】
選択された位置のＦＲＣデータ値が０である時（Ｓ１４）、データ処理部６０１は、上位６ビットの映像データ（R、G、B）によって定められた階調値を最終階調に決め（Ｓ１５）、上位６ビットの映像データをそのままデータ駆動部５００に出力する（Ｓ１７）。
【００７０】
ところが、当該位置に記憶されたＦＲＣデータ値が１である時（Ｓ１４）、データ処理部６０１は、上位６ビットによって定められた階調値に１を足した値を最終階調に決め（Ｓ１６）、この最終階調に該当する６ビットの映像データ（DAT）をデータ駆動部５００に出力する（Ｓ１７）。
【００７１】
このように、信号制御部６００のデータ処理部６０１は、外部メモリ７００から読み取ったデータパターンを内部のルックアップテーブル６０２に記憶させた後、フレームレート制御する。これにより、液晶表示装置の動作特性などに応じて最適のＦＲＣデータパターンに変更する際にも、信号制御部６００を取り換えずに外部メモリ７００に記憶されたＦＲＣデータの値のみを修正することですむので、ＦＲＣデータパターンの変更に因る信号制御部６００を取換え費用を節減できる。
【００７２】
更に、ＦＲＣデータパターンが４×４データ行列形態を有するので、メモリ７００を変更することなく４×２行列や２×４行列のような新たなＦＲＣデータパターンに容易に修正でき、メモリ７００を取り換えることなく種々のＦＲＣデータパターンが実現できる。また、４×４データ行列状のＦＲＣパターンをそのまま記憶させた状態で、４×２行列や２×４行列のみでフレームレート制御もできる。
【００７３】
本発明の実施例で、ＦＲＣデータパターンが４×４データ行列構造を有しているが、このデータパターンを８×８行列、或いはそれ以上に拡張することもできる。例えば、入力映像データ（R、G、B）と出力映像データ（R´、G´、B´）のビット数が３ビット異なる場合、８×８行列を基本とし映像データ（R、G、B）の下位３ビットの値を利用して８（=２3）フレーム期間の間にレート制御できる。
【００７４】
本発明の実施例では、下位２ビットの値と連続する４個のフレームに対するそれぞれのＦＲＣデータパターンを全てメモリ７００に記憶させた後、それぞれのＦＲＣデータパターンに基づいてフレームレート制御を行った。
【００７５】
しかし、既に説明したように、下位２ビットの値が００である時、全てのＦＲＣデータパターンのデータ値は全て０であり、下位２ビットの値が１１である時のＦＲＣデータパターンのデータ値は、０１である時のデータ値に反転するデータ値を有する。
【００７６】
したがって、外部メモリ７００に、下位２ビットの値が０１である時と１０である時のＦＲＣデータパターンのみを記憶させてから、フレームレート制御を実施しても良い。即ち、信号制御部６００のデータ処理部６０１は、入力される映像データ（R、G、B）の下位２ビットの値が００である時は、上位６ビット映像データ（R、G、B）の値を最終階調に決め、上位６ビット映像データをそのままデータ駆動部５００に伝送する。また、下位２ビットの値が１１である時、信号制御部６００のデータ処理部６０１は、ルックアップテーブル６０２に記憶されている０１に対するＦＲＣデータパターンを利用して、該当位置のデータ値を読み取る。その後、読み取ったデータ値に反転する値を利用して既に説明したような動作により、６ビットの映像データ（DAT）に変換する。
【００７７】
このように、８ビットの映像データ（R、G、B）を６ビットの映像データ（DAT）に変換する場合、実質的に必要なＦＲＣデータパターンの個数は１６個から８個に減り、メモリ７００の容量を減らすことができ、製造コストを節減ができる。
【００７８】
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態もまた本発明の権利範囲に属するものである。
【図面の簡単な説明】
【００７９】
【図１】本発明の一実施例による液晶表示装置のブロック図である。
【図２】本発明の一実施例による液晶表示装置の一つの画素に対する等価回路図である。
【図３】本発明の一実施例によるＦＲＣデータパターンである。
【図４】本発明の一実施例によるデータ処理部の動作フローチャートである。
【符号の説明】
【００８０】
１００、２００  表示板
３００  液晶表示板組立体
４００  ゲート駆動部
５００  データ駆動部
８００  階調電圧生成部
６００  信号制御部
７００  メモリ
１９０  画素電極
２７０  共通電極
６０１  データ処理部
６０２  ルックアップテーブル
【図１】
2005182046.tif 000003
【図２】
2005182046.tif 000004
【図３】
2005182046.tif 000005
【図４】
2005182046.tif 000006