(57)【要約】【課題】  入力差動信号の周波数の２倍の周波数の差動信号を出力する機能を有し、簡単な構成で、回路規模を縮小でき、入力差動信号の位相調整を必要としない周波数逓倍回路を提供する。【解決手段】  電源電圧端子に一端を接続した定電流源と、差動信号が入力される一対の入力端子に接続したトランジスタ対で形成され、各トランジスタのドレイン端を接続した接続点を共通の抵抗を介し接地電圧端子に接続し、各トランジスタのソース端を接続した接続点を定電流源に接続した差動回路と、差動回路のドレイン端及びソース端の各接続点にそれぞれ容量素子を介して接続した差動アンプと、差動アンプのトランジスタ対の各ドレイン端に接続した一対の出力端子とを備える。入力差動信号の周波数に応じて、差動回路のドレイン端とソース端の各接続点に発生する、互いに逆相で２倍の周波数を有する差動信号が出力端子より出力される。【選択図】  図１
2005051699.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧端子に一端を接続した定電流源と、
差動信号が入力される一対の入力端子に接続したトランジスタ対で形成され、各トランジスタのドレイン端を接続した接続点を共通の抵抗を介し接地電圧端子に接続し、各トランジスタのソース端を接続した接続点を前記定電流源に接続した差動回路と、
前記差動回路の前記ドレイン端及び前記ソース端の各接続点にそれぞれ容量素子を介して接続した差動アンプと、
前記差動アンプのトランジスタ対の各ドレイン端に接続した一対の出力端子と
を備え、前記入力差動信号の周波数に応じて、前記差動回路の前記ドレイン端と前記ソース端の各接続点に発生する、互いに逆相で２倍の周波数を有する差動信号が前記出力端子より出力されることを特徴とする周波数逓倍回路。
【請求項２】
前記定電流源を第２の抵抗に置き換えて、前記第２の抵抗を前記電源電圧端子に接続した構成を有することを特徴とする請求項１記載の周波数逓倍回路。
【請求項３】
前記差動アンプを取り除いて、前記出力端子を直接、前記差動回路の前記ドレイン端及び前記ソース端の各接続点にそれぞれ前記容量素子を介して接続した構成を有することを特徴とする請求項１記載の周波数逓倍回路。
【請求項４】
前記差動アンプを取り除いて、前記出力端子を直接、前記差動回路の前記ドレイン端及び前記ソース端の各接続点にそれぞれ前記容量素子を介して接続した構成を有することを特徴とする請求項２記載の周波数逓倍回路。
【請求項５】
電源電圧端子に一端を接続した定電流源と、
差動信号が入力される一対の入力端子に接続したバイポーラ型トランジスタ対で形成され、各トランジスタのコレクタ端を接続した接続点を共通の抵抗を介し接地電圧端子に接続し、各トランジスタのエミッタ端を接続した接続点を前記定電流源の他端に接続した差動回路と、
前記差動回路の前記コレクタ端及び前記エミッタ端の各接続点にそれぞれ容量素子を介して接続した差動アンプと、
前記差動アンプのバイポーラ型トランジスタ対の各コレクタ端に接続した一対の出力端子と
を備え、前記入力差動信号の周波数に応じて、前記差動回路の前記コレクタ端と前記エミッタ端の各接続点に発生する、互いに逆相で２倍の周波数を有する差動信号が前記出力端子より出力されることを特徴とする周波数逓倍回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信器、無線通信器等に用いられる周波数逓倍回路に関する。
【背景技術】
【０００２】
図３は、従来の周波数逓倍回路を示す回路図である。
【０００３】
図３の周波数逓倍回路１は、トランジスタ対Ｑ１１、Ｑ１２、トランジスタ対Ｑ１３、Ｑ１４及びトランジスタ対Ｑ１５、Ｑ１６で形成されるＥＸＯＲ（ｅｘｃｌｕｓｉｖｅ−ｏｒ）回路と、ハイパスフィルタ２１（ＨＰＦ）と、ハイパスフィルタ２２（ＨＰＦ）と、トランジスタ対Ｑ１７、Ｑ１８で形成される差動アンプとを備える。この周波数逓倍回路１は、各トランジスタを電界効果型トランジスタ（ＦＥＴ）で構成した場合の例である。
【０００４】
上記ＥＸＯＲ回路では、トランジスタ対Ｑ１１、Ｑ１２の各ソース端が互いに接続してあり、その接続点をトランジスタＱ１５のドレイン端へ接続してある。トランジスタ対Ｑ１１、Ｑ１２の各ドレイン端はそれぞれ、異なる負荷を有するインピーダンス回路（抵抗）Ｚ１１、Ｚ１２を介して接地電圧端子１５（ＧＮＤ）へ接続してある。また、トランジスタ対Ｑ１１、Ｑ１２の各ゲート端はそれぞれ入力端子１１（Ａ）、入力端子１２（／Ａ）へ接続してあり、周波数ｆの第１の差動信号が入力端子１１、１２に入力される。
【０００５】
上記ＥＸＯＲ回路では、トランジスタ対Ｑ１３、Ｑ１４の各ソース端が互いに接続してあり、その接続点をトランジスタＱ１６のドレイン端へ接続してある。トランジスタ対Ｑ１３、Ｑ１４の各ドレイン端はそれぞれ、インピーダンス回路Ｚ１１、Ｚ１２を介して接地電圧端子１５（ＧＮＤ）へ接続してある。また、トランジスタ対Ｑ１３、Ｑ１４の各ゲート端はそれぞれ入力端子１２（／Ａ）、入力端子１１（Ａ）へ接続してある。
【０００６】
また、上記ＥＸＯＲ回路では、トランジスタ対Ｑ１５、Ｑ１６の各ソース端が互いに接続してあり、その接続点を定電流源２３を介して電源電圧端子１６（ＶＳＳ）へ接続してある。また、トランジスタ対Ｑ１５、Ｑ１６の各ゲート端はそれぞれ入力端子１３（Ｂ）、入力端子１４（／B）へ接続してあり、第１の差動信号と同じ周波数ｆで位相の異なる、第２の差動信号が入力端子１３、１４に入力される。
【０００７】
ハイパスフィルタ２１（ＨＰＦ）の入力はトランジスタＱ１１とトランジスタＱ１３の各ドレイン端に接続する接続点Ｃと接続してあり、その出力は抵抗Ｒ１と抵抗Ｒ２間の接続点を介して後段の差動アンプのトランジスタＱ１７のゲート端へ接続してある。また、ハイパスフィルタ２２（ＨＰＦ）の入力はトランジスタＱ１２とトランジスタＱ１４の各ドレイン端に接続する接続点／Ｃと接続してあり、その出力は抵抗Ｒ３と抵抗Ｒ４間の接続点を介して後段の差動アンプのトランジスタＱ１８のゲート端へ接続してある。抵抗Ｒ１と抵抗Ｒ２、及び抵抗Ｒ３と抵抗Ｒ４は、接地電圧端子１５と電源電圧端子１６間に直列接続してある。
【０００８】
後段の差動アンプでは、トランジスタ対Ｑ１７、Ｑ１８の各ソース端を互いに接続して、その接続点を定電流源２４を介して電源電圧端子１６（ＶＳＳ）へ接続してある。トランジスタ対Ｑ１７、Ｑ１８の各ドレイン端はそれぞれ、異なる負荷を有するインピーダンス回路（抵抗）Ｚ１３、Ｚ１４を介して接地電圧端子１５（ＧＮＤ）へ接続してある。また、上記差動アンプのトランジスタ対Ｑ１７、Ｑ１８の各ドレイン端はそれぞれ出力端子１７（ＯＵＴ）、出力端子１８（／ＯＵＴ）へ接続してある。出力端子１７、１８からは、入力周波数の２倍の周波数２ｆをもつ出力差動信号が出力される。
【０００９】
図４は、図３の周波数逓倍回路１の動作を説明するための波形図である。
【００１０】
図４の（１）、（２）に示したように、図３の周波数逓倍回路１では、入力端子１１（Ａ）、入力端子１２（／Ａ）には周波数ｆの第１の差動信号が入力される。図４の（３）、（４）に示したように、入力端子１３（Ｂ）、入力端子１４（／Ｂ）には第１の差動信号と同じ周波数をもち、位相が９０度遅れた第２の差動信号が入力される。
【００１１】
このとき、図３の周波数逓倍回路１の接続点Ｃ、／Ｃには、図４の（５）、（６）に示した信号が出力される。また、図３の周波数逓倍回路１の出力端子１７（ＯＵＴ）、出力端子１８（／ＯＵＴ）からは、図４の（７）、（８）に示した逓倍波２ｆの出力差動信号が出力される。
【００１２】
図３の周波数逓倍回路１のＥＸＯＲ回路においては、入力信号Ａ（図４の（１））と入力信号Ｂ（図４の（３））が同符号の状態のときに、接続点Ｃにおける信号（図４の（５））がＬＯＷレベル、入力信号Ａと入力信号Ｂが逆符号の状態のときに接続点Ｃにおける信号がＨＩＧＨレベルになるため、２倍の周波数２ｆの信号が発生する。しかし、基本波成分ｆもこの信号に残るため、ハイパスフィルタ２１、２２で基本波成分を除去する必要がある。そして、逓倍波２ｆの信号を所望の出力まで後段の差動アンプ（Ｑ１７，Ｑ１８）で増幅した後、出力端子１７、１８から逓倍波２ｆの出力差動信号（図４の（７）及び（８））が出力される。
【００１３】
一方、入力周波数の偶数次の高調波を出力する回路として、特開平７−１３５４２４号公報は、トランジスタ対と、インピーダンス回路と、定電流源とから構成される周波数逓倍回路を開示している。
【００１４】
特開平７−１７６９５３号公報は、発振周波数の２倍の周波数の信号を出力するマイクロ波発振器を開示している。
【００１５】
また、再公表特許ＷＯ０１／００１５６４は、低電圧動作時に高周波信号の逓倍又はミキシングを行う半導体回路を開示している。
【特許文献１】特開平７−１３５４２４号公報
【特許文献２】特開平７−１７６９５３号公報
【特許文献３】再公表特許ＷＯ０１／００１５６４
【発明の開示】
【発明が解決しようとする課題】
【００１６】
図３の周波数逓倍回路１においては、入力信号Ａと入力信号Ｂの位相を９０度ずらしておかなければならないため、周波数逓倍回路１の前段に位相遅延回路等を設ける必要がある。異なる周波数を逓倍する場合には入力信号の位相を可変する機能が必要となる。
【００１７】
また、図３の周波数逓倍回路１は、ＥＸＯＲ回路の出力信号から基本波成分を除去するためのハイパスフィルタ（ＨＰＦ）が必要となり、回路サイズを大きくしてしまう。このように、従来の周波数逓倍回路には、回路構成が複雑で、回路規模が大きくなるという問題がある。
【００１８】
本発明は、上記の点に鑑みてなされたものであり、入力差動信号の周波数の２倍の周波数をもち、互いに逆相の差動信号を出力する機能を有し、簡単な構成で、回路規模を縮小でき、入力差動信号の位相調整を必要としない周波数逓倍回路を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記課題を解決するため、本発明の周波数逓倍回路は、電源電圧端子に一端を接続した定電流源と、差動信号が入力される一対の入力端子に接続したトランジスタ対で形成され、各トランジスタのドレイン端を接続した接続点を共通の抵抗を介し接地電圧端子に接続し、各トランジスタのソース端を接続した接続点を前記定電流源に接続した差動回路と、前記差動回路の前記ドレイン端及び前記ソース端の各接続点にそれぞれ容量素子を介して接続した差動アンプと、前記差動アンプのトランジスタ対の各ドレイン端に接続した一対の出力端子とを備え、前記入力差動信号の周波数に応じて、前記差動回路の前記ドレイン端と前記ソース端の各接続点に発生する、互いに逆相で２倍の周波数を有する差動信号が前記出力端子より出力されることを特徴とする。
【００２０】
また、上記課題を解決するため、本発明の周波数逓倍回路は、電源電圧端子に一端を接続した定電流源と、差動信号が入力される一対の入力端子に接続したバイポーラ型トランジスタ対で形成され、各トランジスタのコレクタ端を接続した接続点を共通の抵抗を介し接地電圧端子に接続し、各トランジスタのエミッタ端を接続した接続点を前記定電流源の他端に接続した差動回路と、前記差動回路の前記コレクタ端及び前記エミッタ端の各接続点にそれぞれ容量素子を介して接続した差動アンプと、前記差動アンプのバイポーラ型トランジスタ対の各コレクタ端に接続した一対の出力端子とを備え、前記入力差動信号の周波数に応じて、前記差動回路の前記コレクタ端と前記エミッタ端の各接続点に発生する、互いに逆相で２倍の周波数を有する差動信号が前記出力端子より出力されることを特徴とする。
【発明の効果】
【００２１】
本発明の周波数逓倍回路によれば、差動回路の各トランジスタのドレイン端を共通の抵抗に接続したことにより、入力差動信号の逆相電流は相殺されて出力されないため、ハイパスフィルタ（ＨＰＦ）が不要となり、回路サイズを縮小することが可能となる。２つの入力差動信号を必要とするＥＸＯＲ型の周波数逓倍回路のように、前段に位相遅延回路等を設ける必要がないため、回路構成を単純にすることができ、入力周波数に依存しない逓倍回路を提供できる。
【発明を実施するための最良の形態】
【００２２】
図１は、本発明の一実施例に係る周波数逓倍回路を示す回路図である。
【００２３】
図１の周波数逓倍回路１０は、電源電圧端子１６（ＶＳＳ）に一端を接続した定電流源２３と、トランジスタ対Ｑ１、Ｑ２で形成される差動回路と、トランジスタ対Ｑ３、Ｑ４で形成される差動アンプと、この差動アンプのトランジスタ対Ｑ３、Ｑ４の各ドレイン電極に接続した出力端子１７（ＯＵＴ）、出力端子１８（／ＯＵＴ）とを備える。
【００２４】
図１の差動回路では、トランジスタ対Ｑ１、Ｑ２の各ソース電極が互いに接続してあり、その接続点Ａを定電流源２３の他端へ接続してある。トランジスタ対Ｑ１、Ｑ２の各ドレイン電極が互いに接続してあり、その接続点Ｂを共通の抵抗（インピーダンス回路）Ｚ１を介して接地電圧端子１５（ＧＮＤ）へ接続してある。また、トランジスタ対Ｑ１、Ｑ２の各ゲート電極はそれぞれ入力端子１１（ＩＮ）、入力端子１２（／ＩＮ）へ接続してあり、周波数ｆの差動信号が入力端子１１、１２に入力される。
【００２５】
図１の差動回路におけるトランジスタ対Ｑ１、Ｑ２の各ドレイン電極の接続点Ｂは、コンデンサ（容量素子）Ｃ１を介して抵抗Ｒ１と抵抗Ｒ２間の接続点へ接続してある。抵抗Ｒ１と抵抗Ｒ２間の接続点は、後段の差動アンプのトランジスタＱ３のゲート電極へ接続してある。また、トランジスタ対Ｑ１、Ｑ２の各ソース電極の接続点Ａは、コンデンサ（容量素子）Ｃ２を介して抵抗Ｒ３と抵抗Ｒ４間の接続点へ接続してある。抵抗Ｒ３と抵抗Ｒ４間の接続点は、後段の差動アンプのトランジスタＱ４のゲート電極へ接続してある。後述するように、本実施例の周波数逓倍回路１０には、図３の従来例のようにハイパスフィルタ２１（ＨＰＦ）、ハイパスフィルタ２２（ＨＰＦ）を設ける必要がない。
【００２６】
抵抗Ｒ１と抵抗Ｒ２、及び抵抗Ｒ３と抵抗Ｒ４は、接地電圧端子１５と電源電圧端子１６間に直列接続してあり、抵抗Ｒ１と抵抗Ｒ２間の接続点の電位、及び抵抗Ｒ３と抵抗Ｒ４間の接続点の電位はそれぞれ、分圧比Ｒ１／Ｒ２、Ｒ３／Ｒ４に応じた、所定の値に設定される。
【００２７】
図１の周波数逓倍回路１０における差動アンプでは、トランジスタ対Ｑ３、Ｑ４の各ソース電極を互いに接続して、その接続点を定電流源２４を介して電源電圧端子１６（ＶＳＳ）へ接続してある。トランジスタ対Ｑ３、Ｑ４の各ドレイン電極はそれぞれ、異なる負荷を有するインピーダンス回路（抵抗）Ｚ２、Ｚ３を介して接地電圧端子１５（ＧＮＤ）へ接続してある。また、トランジスタ対Ｑ３、Ｑ４の各ドレイン電極はそれぞれ出力端子１７（ＯＵＴ）、出力端子１８（／ＯＵＴ）へ接続してある。出力端子１７、１８からは、入力周波数の２倍の周波数２ｆをもつ出力差動信号が出力される。
【００２８】
本実施例の周波数逓倍回路では、差動回路のトランジスタ対の各ドレイン電極を互いに接続し、共通の負荷を持たせた構造を採用している。任意の周波数をもつ単一の差動信号を差動回路のトランジスタ対の各ゲート電極へ入力する。差動回路のトランジスタ対の各ソース電極の接続点と、各ドレイン電極の接続点それぞれから２倍の周波数成分を持つ高周波信号（ＲＦ信号）を取り出し、それぞれ後段の差動アンプのトランジスタ対の各ゲート電極へ入力する。
【００２９】
図1に示したように、差動回路のトランジスタ対Ｑ１、Ｑ２の各ドレイン電極を互いに接続して共通の負荷Ｚ１を持たせる。このため、入力差動信号の逆相電流は相殺され、基本波成分が出力されない。よって、ハイパスフィルタ（ＨＰＦ）が不要となる。
【００３０】
また、差動回路のトランジスタ対Ｑ１、Ｑ２の各ソース電極の接続点Ａと、各ドレイン電極の接続点Bそれぞれから、互いに逆相で２倍の周波数成分をもつ高周波信号を出力し、容量素子Ｃ２、Ｃ１を介して（ＨＰＦを用いることなく）後段の差動アンプのトランジスタ対Ｑ４、Ｑ３の各ゲート電極へ入力される。すなわち、入力差動信号に応じて、差動回路の共通ドレイン電極と共通ソース電極に発生する周波数２倍の信号は互いに逆相であるため、そのまま後段の差動アンプで増幅できる。
【００３１】
上述した周波数逓倍回路１０は、各トランジスタに電界効果型トランジスタ（ＦＥＴ）を用いた場合の構成例であるが、各トランジスタにバイポーラ型トランジスタ（ＢＰＴ）を用いた場合も同様に構成可能である。この場合、各トランジスタのドレイン電極はコレクタ電極に、ソース電極はエミッタ電極に、ゲート電極はベース電極と読みかえればよい。また、バイポーラ型トランジスタを用いた構成の周波数逓倍回路も同様の効果を奏する。
【００３２】
本実施例の周波数逓倍回路では、入力信号は一対の差動信号のみでよく、また、入力周波数に依存することなく逓倍することが可能である。つまり、位相調整機能を必要としない。これらのことから回路構成が複雑にならず、消費電力、回路サイズなどを低減することが可能となる。
【００３３】
図２は、図１の周波数逓倍回路の動作を説明するための波形図である。
【００３４】
図２の（１）、（２）に示したように、図１の周波数逓倍回路１０では、入力端子１１（ＩＮ）、入力端子１２（／ＩＮ）には周波数ｆの差動信号が入力される。図３のＥＸＯＲ型の周波数逓倍回路１のように、同じ周波数をもち、位相が９０度異なる２つの差動信号を入力端子へ入力する必要がない。
【００３５】
この入力差動信号に応じて、図１の周波数逓倍回路１０における差動回路のトランジスタ対の接続点Ａ、Ｂには、図２の（３）、（４）に示した信号が出力される。また、図１の周波数逓倍回路１０の出力端子１７（ＯＵＴ）、出力端子１８（／ＯＵＴ）からは、図２の（５）、（６）に示した、逓倍波２ｆの出力差動信号が出力される。
【００３６】
図1の周波数逓倍回路１０において、差動回路のトランジスタ対Ｑ１、Ｑ２の各ドレイン電極を共通の接続点Ｂで接続し、負荷抵抗を共通にしたため、入力差動信号の逆相電流は相殺されて出力されない。差動回路のトランジスタ対のソース側接続点Ａは差動トランジスタがスイッチングする際に電位が変化し、これは入力信号１周期に２回起こるため、２倍の周波数成分を持つ信号が発生する。この２倍の周波数成分で電流も変化するため、ドレイン側出力端Ｂではソース側出力端Ａと位相が反転した２倍の周波数成分を持つ信号が発生する。それぞれ位相が反転した信号が、接続点Ｂ側のコンデンサＣ１の他端と接続点Ａ側のコンデンサＣ２の他端から、後段の差動アンプのトランジスタ対Ｑ３、Ｑ４の各ゲート電極にそのまま入力され、差動アンプにより増幅される。
【００３７】
以上説明したように、本実施例の周波数逓倍回路によれば、ハイパスフィルタ（ＨＰＦ）が不要となり、回路サイズの縮小が可能となる。また、ＥＸＯＲ型周波数逓倍回路のように２つの入力差動信号を入力する必要がないため、位相調整が不要となり、回路構成が単純化できると同時に、周波数依存性を持たないという利点がある。
【００３８】
図５は、本発明の他の実施例に係る周波数逓倍回路を示す回路図である。
【００３９】
図５の周波数逓倍回路１０Ａは、図１の周波数逓倍回路と比較すると、差動回路の定電流源２３を抵抗（インピーダンス回路）Ｚ４に置き換えた点で異なる。図５においては、図１に示した構成要素に相当する構成要素には同一の参照符号を付してその説明を省略する。
【００４０】
本実施例の周波数逓倍回路１０Ａは、定電流源２３を用いずに、抵抗Ｚ４を設けるのみであるため、図１の構成と比較して、回路構成をより単純化でき、回路規模をより縮小できるという利点がある。また、図１の構成と同様に、ハイパスフィルタ（ＨＰＦ）が不要であり、図３の従来例と比較して、回路サイズを縮小できる。ＥＸＯＲ型周波数逓倍回路のように２つの入力差動信号を入力する必要がないため、位相調整が不要となり、回路構成が単純化できると同時に、周波数依存性を持たない。
【００４１】
また、図５の周波数逓倍回路１０Ａは、各トランジスタに電界効果型トランジスタ（ＦＥＴ）を用いた場合の構成例であるが、各トランジスタにバイポーラ型トランジスタ（ＢＰＴ）を用いた場合も同様に構成可能である。この場合、各トランジスタのドレイン電極はコレクタ電極に、ソース電極はエミッタ電極に、ゲート電極はベース電極と読みかえればよい。また、バイポーラ型トランジスタを用いた構成の周波数逓倍回路も同様の効果を奏する。
【００４２】
図６は、本発明のさらに別の実施例に係る周波数逓倍回路を示す回路図である。
【００４３】
図６の周波数逓倍回路１０Ｂは、図１の周波数逓倍回路と比較すると、トランジスタ対Ｑ３、Ｑ４で形成される出力側差動アンプ、抵抗Ｒ１、Ｒ２、及び抵抗Ｒ３、Ｒ４を取り除いた点で異なる。図６の周波数逓倍回路１０Ｂでは、差動回路のトランジスタ対Ｑ１、Ｑ２のドレイン側出力点Ｂ、ソース側出力点Ａをそれぞれ、コンデンサＣ１、コンデンサＣ２を介して、出力端子１７（ＯＵＴ）、出力端子１８（／ＯＵＴ）へ直接接続してある。図６においては、図１に示した構成要素に相当する構成要素には同一の参照符号を付してその説明を省略する。
【００４４】
本実施例の周波数逓倍回路１０Ｂは、出力側差動アンプ（Ｑ３、Ｑ４）、抵抗Ｒ１、Ｒ２、及び抵抗Ｒ３、Ｒ４を用いない構成であるため、図１の構成と比較して、回路構成をより単純化でき、回路規模をより縮小できるという利点がある。また、図１の構成と同様に、ハイパスフィルタ（ＨＰＦ）が不要であり、図３の従来例と比較して、回路サイズを縮小できる。ＥＸＯＲ型周波数逓倍回路のように２つの入力差動信号を入力する必要がないため、位相調整が不要となり、回路構成が単純化できると同時に、周波数依存性を持たない。
【００４５】
また、図６の周波数逓倍回路１０Ｂは、各トランジスタに電界効果型トランジスタ（ＦＥＴ）を用いた場合の構成例であるが、各トランジスタにバイポーラ型トランジスタ（ＢＰＴ）を用いた場合も同様に構成可能である。この場合、各トランジスタのドレイン電極はコレクタ電極に、ソース電極はエミッタ電極に、ゲート電極はベース電極と読みかえればよい。また、バイポーラ型トランジスタを用いた構成の周波数逓倍回路も同様の効果を奏する。
【００４６】
図７は、本発明のさらに別の実施例に係る周波数逓倍回路を示す回路図である。
【００４７】
図７の周波数逓倍回路１０Ｃは、図６の周波数逓倍回路１０Ｂと比較すると、差動回路の定電流源２３を抵抗（インピーダンス回路）Ｚ４に置き換えた点で異なる。図７においては、図１に示した構成要素に相当する構成要素には同一の参照符号を付してその説明を省略する。
【００４８】
本実施例の周波数逓倍回路１０Ｃは、定電流源２３を用いずに、抵抗Ｚ４を設けるのみであるため、図１の構成と比較して、回路構成をより単純化でき、回路規模をより縮小できるという利点がある。また、図１の構成と同様に、ハイパスフィルタ（ＨＰＦ）が不要であり、図３の従来例と比較して、回路サイズを縮小できる。ＥＸＯＲ型周波数逓倍回路のように２つの入力差動信号を入力する必要がないため、位相調整が不要となり、回路構成が単純化できると同時に、周波数依存性を持たない。
【００４９】
また、図７の周波数逓倍回路１０Ｃは、各トランジスタに電界効果型トランジスタ（ＦＥＴ）を用いた場合の構成例であるが、各トランジスタにバイポーラ型トランジスタ（ＢＰＴ）を用いた場合も同様に構成可能である。この場合、各トランジスタのドレイン電極はコレクタ電極に、ソース電極はエミッタ電極に、ゲート電極はベース電極と読みかえればよい。また、バイポーラ型トランジスタを用いた構成の周波数逓倍回路も同様の効果を奏する。
【００５０】
（付記１）  電源電圧端子に一端を接続した定電流源と、差動信号が入力される一対の入力端子に接続したトランジスタ対で形成され、各トランジスタのドレイン端を接続した接続点を共通の抵抗を介し接地電圧端子に接続し、各トランジスタのソース端を接続した接続点を前記定電流源に接続した差動回路と、前記差動回路の前記ドレイン端及び前記ソース端の各接続点にそれぞれ容量素子を介して接続した差動アンプと、前記差動アンプのトランジスタ対の各ドレイン端に接続した一対の出力端子とを備え、前記入力差動信号の周波数に応じて、前記差動回路の前記ドレイン端と前記ソース端の各接続点に発生する、互いに逆相で２倍の周波数を有する差動信号が前記出力端子より出力されることを特徴とする周波数逓倍回路。
【００５１】
（付記２）  前記定電流源を第２の抵抗に置き換えて、前記第２の抵抗を前記電源電圧端子に接続した構成を有することを特徴とする付記１記載の周波数逓倍回路。
【００５２】
（付記３）  前記差動アンプを取り除いて、前記出力端子を直接、前記差動回路の前記ドレイン端及び前記ソース端の各接続点にそれぞれ前記容量素子を介して接続した構成を有することを特徴とする付記１記載の周波数逓倍回路。
【００５３】
（付記４）  前記差動アンプを取り除いて、前記出力端子を直接、前記差動回路の前記ドレイン端及び前記ソース端の各接続点にそれぞれ前記容量素子を介して接続した構成を有することを特徴とする付記２記載の周波数逓倍回路。
【００５４】
（付記５）  前記各トランジスタは、電界効果型トランジスタを用いて形成されることを特徴とする付記１記載の周波数逓倍回路。
【００５５】
（付記６）  前記差動回路の各トランジスタのドレイン端を前記共通の抵抗に接続したことにより、前記入力差動信号の逆相電流は相殺されて出力されないことを特徴とする付記１記載の周波数逓倍回路。
【００５６】
（付記７）  電源電圧端子に一端を接続した定電流源と、差動信号が入力される一対の入力端子に接続したバイポーラ型トランジスタ対で形成され、各トランジスタのコレクタ端を接続した接続点を共通の抵抗を介し接地電圧端子に接続し、各トランジスタのエミッタ端を接続した接続点を前記定電流源の他端に接続した差動回路と、前記差動回路の前記コレクタ端及び前記エミッタ端の各接続点にそれぞれ容量素子を介して接続した差動アンプと、前記差動アンプのバイポーラ型トランジスタ対の各コレクタ端に接続した一対の出力端子とを備え、前記入力差動信号の周波数に応じて、前記差動回路の前記コレクタ端と前記エミッタ端の各接続点に発生する、互いに逆相で２倍の周波数を有する差動信号が前記出力端子より出力されることを特徴とする周波数逓倍回路。
【００５７】
（付記８）  前記定電流源を第２の抵抗に置き換えて、前記第２の抵抗を前記電源電圧端子に接続した構成を有することを特徴とする付記７記載の周波数逓倍回路。
【００５８】
（付記９）  前記差動アンプを取り除いて、前記出力端子を直接、前記差動回路の前記コレクタ端及び前記エミッタ端の各接続点にそれぞれ前記容量素子を介して接続した構成を有することを特徴とする付記７記載の周波数逓倍回路。
【００５９】
（付記１０）  前記差動アンプを取り除いて、前記出力端子を直接、前記差動回路の前記コレクタ端及び前記エミッタ端の各接続点にそれぞれ前記容量素子を介して接続した構成を有することを特徴とする付記８記載の周波数逓倍回路。
【００６０】
（付記１１）  前記差動回路の各トランジスタのコレクタ端を前記共通の抵抗に接続したことにより、前記入力差動信号の逆相電流は相殺されて出力されないことを特徴とする付記７記載の周波数逓倍回路。
【図面の簡単な説明】
【００６１】
【図１】本発明の一実施例に係る周波数逓倍回路を示す回路図である。
【図２】図１の周波数逓倍回路の動作を説明するための波形図である。
【図３】従来の周波数逓倍回路を示す回路図である。
【図４】図３の従来の周波数逓倍回路の動作を説明するための波形図である。
【図５】本発明の他の実施例に係る周波数逓倍回路を示す回路図である。
【図６】本発明の他の実施例に係る周波数逓倍回路を示す回路図である。
【図７】本発明の他の実施例に係る周波数逓倍回路を示す回路図である。
【符号の説明】
【００６２】
１  従来の周波数逓倍回路
１０  周波数逓倍回路
１１  入力端子
１２  入力端子
１３  入力端子
１４  入力端子
１５  接地電圧端子（ＧＮＤ）
１６  電源電圧端子（ＶＳＳ）
１７  出力端子（ＯＵＴ）
１８  出力端子（／ＯＵＴ）
２１  ハイパスフィルタ（ＨＰＦ）
２２  ハイパスフィルタ（ＨＰＦ）
２３  定電流源
２４  定電流源
Ｑ１〜Ｑ４  トランジスタ
Ｑ１１〜Ｑ１８  トランジスタ
Ｃ１、Ｃ２  コンデンサ
Ｒ１〜Ｒ４  抵抗
Ｚ１〜Ｚ４  抵抗（インピーダンス回路）
Ｚ１１〜Ｚ１４  抵抗（インピーダンス回路）
【図１】
2005051699.tif 000003
【図２】
2005051699.tif 000004
【図３】
2005051699.tif 000005
【図４】
2005051699.tif 000006
【図５】
2005051699.tif 000007
【図６】
2005051699.tif 000008
【図７】
2005051699.tif 000009