(57)【要約】      （修正有）【課題】各ソースライン間の寄生容量に起因する電位変動を抑制することで、表示ムラを大幅に抑制でき、また装置設計の際の自由度を高めることができる液晶表示装置の駆動方法を提供する。【解決手段】ソースドライバからの１本の出力Ｓ６１を分割するとともに、分割された出力の信号電位を第１の水平期間内に、分割スイッチＳＷＲ４３〜ＳＷＢ４８によって選択されたソースラインＳＲ７〜ＳＢ１２に順次与え、続く第２の所定期間では、上記出力とは逆極性の信号電位をスイッチによって選択された各ソースラインＳＲ７〜ＳＢ１２に順次与えるソースラインＳＲ７〜ＳＢ１２の駆動方法であって、上記第２の所定期間におけるソースラインＳＧ８〜ＳＢ１２の選択を、１ライン前に選択されたデータラインＳＲ７〜ＳＧ１１の選択状態をＯＦＦにする前に行う。【選択図】図２
2005115290.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータライン各々に出力手段からの出力を書き込むために、上記出力手段からの１本の出力を分割するとともに、分割された出力の信号電位を第１の所定期間内に、スイッチによって選択された各データラインに順次与え、続く第２の所定期間では、上記出力とは逆極性の信号電位をスイッチによって選択された各データラインに順次与えるデータラインの駆動方法であって、
上記第２の所定期間における各データラインの選択を、１ライン前に選択されたデータラインの選択状態をＯＦＦにする前に行うことを特徴とするデータラインの駆動方法。
【請求項２】
上記出力の極性を所定期間毎に周期的に反転させることを特徴とする請求項１に記載のデータラインの駆動方法。
【請求項３】
上記データラインは液晶表示装置の各画素に対応して設けられたソースラインであり、上記出力手段は信号電位を出力するソースドライバであり、上記第１および第２の所定期間は一水平期間であることを特徴とする請求項１に記載のデータラインの駆動方法。
【請求項４】
複数のデータライン各々に出力手段からの出力を書き込むために、上記出力手段からの１本の出力を分割するとともに、分割された出力の信号電位を第１の所定期間内に、スイッチによって選択された各データラインに順次与え、続く第２の所定期間では、上記出力とは逆極性の信号電位をスイッチによって選択された各データラインに順次与えるデータラインの駆動方法であって、上記第２の所定期間における各データラインの選択を、１ライン前に選択されたデータラインの選択状態をＯＦＦにする前に行うデータラインの駆動方法を用いたことを特徴とする表示装置。
【請求項５】
複数のソースライン各々にソースドライバからの出力を書き込むために、上記ソースドライバからの１本の出力を分割するとともに、分割された出力の信号電位を第１の水平期間内に、スイッチによって選択された各ソースラインに順次与え、続く第２の水平期間では、上記出力とは逆極性の信号電位をスイッチによって選択された各ソースラインに順次与えるソースラインの駆動方法であって、上記第２の水平期間における各ソースラインの選択を、１ライン前に選択されたソースラインの選択状態をＯＦＦにする前に行うソースラインの駆動方法を用いたことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データラインの駆動方法に関し、特に、液晶表示装置におけるソースラインの駆動方法に関する。
【背景技術】
【０００２】
図４は、ソースドライバからの1本の出力（信号電位）をスイッチで分割して複数のソースラインを駆動する液晶表示装置を説明するブロック図である。
【０００３】
同図に示すように、上記液晶表示装置の表示部１９５では、複数行のゲートラインＧ１９０、１９１・・・と複数列のソースラインＳＲ１０１〜ＳＢ１１２・・・とが表面にマトリクス状に配線され、例えばゲートラインＧ１９１とソースラインＳＲ１０１〜ＳＢ１１２との各交差点にスイッチング素子としての薄膜トランジスタＴＲ１２５〜ＴＢ１３６が形成されている。
【０００４】
そして、各薄膜トランジスタＴＲ１２５〜ＴＢ１３６のゲートがゲートラインＧ１９１に接続され、ソースがソースラインＳＲ１０１〜ＳＢ１１２に接続され、ドレインが画素電極ＰＲ１１３〜ＰＢ１２４に接続されている。
【０００５】
さらに、上記ソースラインＳＲ１０１〜ＳＢ１１２は６本ごとにブロック化（Ｂ１５４、Ｂ１５５）され、それぞれのソースラインＳＲ１０１〜ＳＢ１１２に設けられたトランジスタ等の分割スイッチＳＷＲ１３７〜ＳＷＢ１４８を介して上記ブロック毎にソースドライバ１７０からの出力（Ｓ１６０あるいはＳ１６１）に接続されている。
【０００６】
例えば、ブロックＢ１５４においては、６本のソースラインＳＲ１０１、ＳＧ１０２、ＳＢ１０３、ＳＲ１０４、ＳＧ１０５、ＳＢ１０６それぞれが分割スイッチＳＷＲ１３７、ＳＷＧ１３８、ＳＷＢ１３９、ＳＷＲ１４０、ＳＷＧ１４１、ＳＷＢ１４２のドレインに接続されている。そして、上記分割スイッチＳＷＲ１３７〜ＳＷＢ１４２それぞれのソースがブロックＢ１５４に対応するソースドライバ１７０からの１本の出力Ｓ１６０に接続されるとともに、該分割スイッチＳＷＲ１３７〜ＳＷＢ１４２それぞれのゲートが６本の分割スイッチラインＳＷＬ１４９、ＳＷＬ１５０、ＳＷＬ１５１、ＳＷＬ１５２、ＳＷＬ１５３、ＳＷＬ１５４それぞれに接続されている。
【０００７】
このような表示部１９５において、１本のゲートライン（Ｇ１９０あるいはＧ１９１）が選択された（ＯＮ）状態で上記分割スイッチＳＷＲ１３７〜ＳＷＲ１４８が順々にＯＮされることによってソースドライバ１７０からの出力（信号電位、Ｓ１６０あるいはＳ１６１）が画素電極ＰＲ１１３〜ＰＢ１２４に順々に書き込まれる。
【０００８】
この駆動方法を図４および図５を用いてより具体的に説明する。
【０００９】
図５は、全画面に均一な、例えば中間調を表示する際のブロック１５５についてのタイミングチャートである。同図は一水平期間（１行のゲートラインを走査する期間）をＴとしており、三水平期間（すなわち、ゲートラインＧ１９０、Ｇ１９１を含む３行分のゲートラインを走査する期間）について示したものである。
【００１０】
すなわち、時間Ｔの間にブロックＢ１５５の６つのソースラインＳＲ１０７〜ＳＢ１１２にソースドライバ１７０からの信号電位Ｓ１６１が順次送られることによってブロックＢ１５５の各画素電極ＰＲ１１９〜ＰＢ１２４に上記信号電位Ｓ１６１が順次書き込まれ、また、これと同期してブロックＢ１５４の画素電極ＰＲ１１３〜ＰＢ１１８には信号電位Ｓ１６０が書き込まれ、時間Ｔの間にゲートラインＧ１９１に繋がるすべての画素電極（ＰＲ１１３・・・）にソースドライバ１７０からの信号電位（Ｓ１６０、Ｓ１６１等）が書き込まれることになる。
【００１１】
なお、各ソースライン（ＳＲ１０７〜ＳＢ１１２）および画素電極（ＰＲ１１９〜ＰＢ１２４）に充電すべき信号電位はＳ１６１（図５の最上段に記載）のような駆動波形である。また、上記駆動方法においては、信号電位Ｓ１６１の極性は一水平期間Ｔ毎に反転する。
【００１２】
図４、図５に示すように、時間ｔ０でゲートラインＧ１９１が選択される（ＯＮする）のと同期して分割スイッチラインＳＷＬ１４９を介して分割スイッチＳＷＲ１４３にＯＮ信号が送られ、ソースドライバ１７０からの信号電位Ｓ１６１がソースラインＳＲ１０７に送られる。このとき、ソースラインＳＲ１０７の電位は１つ前の水平期間（例えばＧ１９０の走査期間）に送られた電位から極性が反転する。
【００１３】
そして、ソースラインＳＲ１０７に送られたソースドライバ１７０の信号電位Ｓ１６１は薄膜トランジスタ（ＴＲ１３１）のソース・ドレインを介して画素電極ＰＲ１１９に書き込まれる。
【００１４】
次に、時間ｔ１で分割スイッチＳＷＲ１４３がＯＦＦされるのと同期して、分割スイッチラインＳＷＬ１５０を介して分割スイッチＳＷＲ１４４にＯＮ信号が送られ、ソースドライバ１７０の信号電位Ｓ１６１がソースラインＳＧ１０８に送られる。ここでも、ソースラインＳＧ１０８の電位は１つ前の水平期間に送られた電位から極性が反転することになる。（つまり、時間ｔ０からｔ７における信号電位Ｓ１６１の極性を正とすれば、ソースラインＳＧ１０８の電位は負から正に極性が反転する。）
そして、ソースラインＳＧ１０８に送られたソースドライバ１７０からの信号電位Ｓ１６１が画素電極ＰＧ１２０に書き込まれる。
【００１５】
時間ｔ２では分割スイッチＳＷＧ１４４がＯＦＦされると同時に、分割スイッチＳＷＢ１４５にＯＮ信号が送られ、ソースドライバ１７０の信号電位Ｓ１６１（正の信号電位）がソースラインＳＢ１０９に送られる。そして、ソースラインＳＢ１０９に送られた信号電位Ｓ１６１が画素電極ＰＢ１２１に書き込まれる。
【００１６】
同様に、ｔ３〜ｔ５では、それぞれ画素電極ＰＲ１２２〜ＰＢ１２４に信号電位Ｓ１６１が書き込まれる。
【００１７】
しかしながら、上記駆動方法においては、ソースラインＳＲ１０１〜ＳＢ１１２間に存在する寄生容量によって各ソースラインＳＲ１０１〜ＳＢ１１２の電位が変動を受け、これによって画素電極ＰＲ１１３〜ＰＢ１２４に書き込まれた電位が変動してしまうという問題がある。なお、図６は上記ソースライン（ＳＲ１０１〜ＳＢ１１２）間に存在する寄生容量Ｃ２０１〜Ｃ２１１を模式的に示したものである。
【００１８】
例えば、ソースラインＳＲ１０７とＳＧ１０８とについて考えてみると、時間ｔ０で一つ前の水平期間に送られた負の電位から正の電位に極性が反転し、時間ｔ１まで画素電極ＰＲ１１９にソースドライバ１７０の信号電位Ｓ１６１が書き込まれる（充電される）が、この間、ソースラインＳＲ１０７の極性は正であるのに対し、１つ隣のソースラインＳＧ１０８の極性は一つ前の水平期間に送られた負の電位となっている。
【００１９】
ここで、時間ｔ１で分割スイッチＳＷＲ１４３がＯＦＦされた後に分割スイッチＳＷＧ１４４がＯＮとなり、ソースラインＳＧ１０８の極性が負から正に反転すると、ＳＲ１０７およびＳＧ１０８間の寄生容量（Ｃ２０７、図６参照）による電荷がソースラインＳＲ１０７および画素電極ＰＲ１１９に流れ、ソースライン１０７および画素電極ＰＲ１１９に書き込まれた電位が変動（突き上げ）を受ける。
【００２０】
また、時間ｔ２ではソースラインＳＧ１０８およびソースラインＳＢ１０９間の寄生容量Ｃ２０８（図６参照）による電荷がソースラインＳＧ１０８および画素電極ＰＧ１２０に流れ、該ソースラインＳＧ１０８および画素電極ＰＧ１２０に書き込まれた電位が変動（突き上げ）をうける。同様に、時間ｔ３〜ｔ５ではソースラインＳＢ１０９〜ＳＧ１１１および画素電極ＰＢ１２１〜ＰＧ１２３が電位の変動（突き上げ）を受ける。
【００２１】
さらに、分割スイッチＳＷＢ１４８がＯＮとなる時間ｔ５ではブロック１５４のＳＷＢ１４２もＯＮとなる。このとき、ブロック１５５の分割スイッチＳＷＲ１４３はＯＦＦとなっているため、ソースラインＳＢ１０６の極性が負から正へ反転すると、ソースラインＳＢ１０６およびソースラインＳＲ１０７間の寄生容量Ｃ２０６（図６参照）による電荷がソースラインＳＲ１０７および画素電極ＰＲ１１９に流れ、該ソースラインＳＲ１０７および画素電極ＰＲ１１９に書き込まれた電位が再び（２回目の）突き上げを受ける。
【００２２】
図５には、上述の電位変動（突き上げ）の状態が模式的に示されている。なお、各ソースライン（ＳＲ１０７〜ＳＢ１１２）および画素電極（ＰＲ１１９〜ＰＢ１２４）の波形が積み重なっている部分が電位変動を示す部分である。
【００２３】
すなわち、時間ｔ１にソースラインＳＲ１０７（ＰＲ１１９）が１回目の突き上げを受け、同様に時間ｔ２にソースラインＳＧ１０８（画素電極ＰＧ１２０）、時間ｔ３にソースラインＳＢ１０９（画素電極ＰＢ１２１）、時間ｔ４にソースラインＳＲ１１０（画素電極ＰＲ１２２）が１回目の突き上げを受け、時間ｔ５にはソースラインＳＧ１１１（画素電極ＰＧ１２３）が１回目の突き上げを受けるとともにソースラインＳＲ１０７（画素電極ＰＲ１１９）が２回目の突き上げを受ける。
【００２４】
以上から、図４の各ブロック（Ｂ１５４、Ｂ１５５）において、１番最初に書き込まれる画素電極（ＰＲ１１３あるいはＰＲ１１９）には結果的に目的の電位から２回突き上げを受けた電位が書き込まれ、最後に書き込まれる画素電極（ＰＢ１１８あるいはＰＢ１２４）を除く他の画素電極（ＰＧ１１４〜ＰＲ１１６、ＰＧ１２０〜ＰＧ１２３）にも結果的に目的の電位から１回突き上げを受けた電位が書き込まれることがわかる。
【００２５】
これにより、ブロックごとに縦に（ソースラインに沿って）縞状のムラのある表示になってしまう。
【００２６】
上記のような問題につき、特許文献１には、Ｒ、Ｇ、Ｂの電圧透過率の差に着目する方法が開示されている。すなわち、３本の信号ラインを１ブロックとし（ソースドライバ１本の出力を３つに分割し）、最初（１番目）に選択される信号ラインを、電位上昇による輝度の変化が最も小さいＢとし、最後（３番目）に選択される信号ラインを、電位上昇による輝度の変化が最も大きいＲとする方法が開示されている。
【００２７】
これにより、信号ライン間の寄生容量による電位変動があっても、Ｒ、Ｇ、Ｂそれぞれの輝度の差を補完できるとともに、各色ごとの信号ラインの電位変動がほぼ同じとなるため、上記電位変動が強調されないようにすることができる。
【特許文献１】特開平１１−３３８４３８号公報（公開日：１９９９年１２月１０日）
【特許文献２】特開平１０−３９２７８号公報（公開日：１９９８年２月１３日）
【発明の開示】
【発明が解決しようとする課題】
【００２８】
しかしながら、特許文献１記載の方法は、信号ライン間の寄生容量に起因する各信号ラインの電位変動そのものを解消するものではなく、ソースドライバ１本の出力を３つに分割（時分割）し、Ｒ、Ｇ、Ｂの電圧透過率を考慮して各信号ラインに対応させる色を決定することによって上記電位変動による表示ムラを視認させにくくするものである。
【００２９】
すなわち、信号ラインの電位変動そのものを解消するものではないため、表示ムラがある程度改善されたとしてもおのずと限界がある。
【００３０】
さらに、Ｒ、Ｇ、Ｂ各色ごとの信号ラインの電位変動をほぼ同じにするにはソースドライバからの出力の分割（時分割）を３にしなければならず、加えて、時分割数を３としてブロック化した場合にも、１番目（最初）の信号ラインをＢ、３番目の信号ラインをＲとしなければならず、装置を設計する際の自由度を非常に低くしてしまう。
【００３１】
本発明の液晶表示装置の駆動方法は、上記課題を解決するためになされたものであり、その目的は、寄生容量に起因する各ソースラインの電位変動を抑制することで、表示ムラを大幅に抑制でき、また装置設計の際の自由度を高めることのできる液晶表示装置の駆動方法を提供する点にある。
【課題を解決するための手段】
【００３２】
本発明のデータラインの駆動方法は、上記課題を解決するために、複数のデータライン各々に出力手段からの出力を書き込むために、上記出力手段からの１本の出力を分割するとともに、分割された出力の信号電位を第１の所定期間内に、スイッチによって選択された各データラインに順次与え、続く第２の所定期間では、上記出力とは逆極性の信号電位をスイッチによって選択された各データラインに順次与えるデータラインの駆動方法であって、上記第２の所定期間における各データラインの選択を、１ライン前に選択されたデータラインの選択状態をＯＦＦにする前に行うことを特徴としている。
【００３３】
また、本発明のデータラインの駆動方法においては、上記出力の信号電位の極性を所定期間毎に周期的に反転させても構わない。
【００３４】
また、本発明のデータラインの駆動方法においては、上記データラインを液晶表示装置の各画素に対応して設けられたソースラインとし、上記出力手段を、信号電位を出力するソースドライバとし、上記第１および第２の所定期間を一水平期間とすることもできる。
【００３５】
また、本発明の表示装置は、上記課題を解決するために、複数のデータライン各々に出力手段からの出力を書き込むために、上記出力手段からの１本の出力を分割するとともに、分割された出力の信号電位を第１の所定期間内に、スイッチによって選択された各データラインに順次与え、続く第２の所定期間では、上記出力とは逆極性の信号電位をスイッチによって選択された各データラインに順次与えるデータラインの駆動方法であって、上記第２の所定期間における各データラインの選択を、１ライン前に選択されたデータラインの選択状態をＯＦＦにする前に行うデータラインの駆動方法を用いたことを特徴としている。
【００３６】
また、本発明の液晶表示装置は、上記課題を解決するために、複数のソースライン各々にソースドライバからの出力を書き込むために、上記ソースドライバからの１本の出力を分割するとともに、分割された出力の信号電位を第１の水平期間内に、スイッチによって選択された各ソースラインに順次与え、続く第２の水平期間では、上記出力とは逆極性の信号電位をスイッチによって選択された各ソースラインに順次与えるソースラインの駆動方法であって、上記第２の水平期間における各ソースラインの選択を、１ライン前に選択されたソースラインの選択状態をＯＦＦにする前に行うソースラインの駆動方法を用いたことを特徴としている。
【発明の効果】
【００３７】
本発明のデータラインの駆動方法は、以上のように、上記第２の所定期間における各データラインの選択を、１ライン前に選択されたデータラインの選択状態をＯＦＦにする前に行うものである。
【００３８】
上記方法によれば、第２の所定期間において、各データラインがスイッチによって選択（ＯＮ）されたとき、１ライン前に選択されたデータライン（隣接データライン）はＯＮ状態であり、電気的フローティング状態とはなっていない。
【００３９】
すなわち、各データラインがスイッチによって選択（ＯＮ）され、第１の所定期間に書き込まれた信号電位から極性が反転しても、隣接データラインとの間の寄生容量による電荷を、隣接データラインの外部に逃すことが可能である。この結果、上記寄生容量による電荷がフローティング状態の隣接データラインに流れ込み、該隣接データラインの電位を変動させるといった弊害を抑制することができる。
【００４０】
このように、本発明の方法では寄生容量に起因するデータラインの電位変動そのものを抑制でき、各データラインに目的の電位により近い電位を書き込むことができるため、例えば、上記データラインを表示装置の各画素（画素電極）に信号電位を書き込むためのソースラインに用いた場合に、ソースラインに沿った縦方向の表示ムラ等を大幅に改善することができる。
【００４１】
また、上記のように上記データラインを（カラー）表示装置のソースラインに用いた場合、特許文献１記載の従来技術のようにスイッチによる分割数を限定されることがなく、また、各データ（ソース）ラインに対応させる色の順序（例えばＲ、Ｇ、Ｂの順序）も自由であるため、上記従来技術に比較して、装置設計の際の自由度を高めることができる。
【００４２】
また、本発明のデータラインの駆動方法においては、上記出力の極性（信号電位の極性）を所定期間毎に周期的に反転させても構わない。
【００４３】
この場合、各データライン（ソースライン）に書き込む信号電位の極性が所定期間毎に周期的に反転するような表示装置（例えば液晶表示装置）を駆動する際に上記方法を用いることが可能であり、上記のとおり、データライン（ソースライン）の電位変動を抑制することができる。
【００４４】
さらに、上記各データラインが選択されてから上記１ライン前に選択されたデータラインの選択状態をＯＦＦにするまでの時間（オーバーラップ時間）は、各データラインに関する遅延時間（例えば、各データラインの選択時の遅延時間）に基づいて決定されていることが好ましい。このオーバーラップ時間については、所定範囲の時間（例えば、上記遅延時間）を越えると本来書き込むべき電位の書き込み時間が短くなり、また、上記所定範囲の時間に満たないと反転された電位が十分に充電されないからである。
【００４５】
また、本発明のデータラインの駆動方法においては、上記データラインを液晶表示装置の各画素に対応して設けられたソースラインとし、上記出力手段を、信号電位を出力するソースドライバとし、上記第１および第２の所定期間を一水平期間とすることもできる。
【００４６】
まず、一水平期間とは、上記出力（信号電位）がすべてのソースラインに与えられるまでの期間をいう。
【００４７】
上記方法によれば、液晶表示装置において、寄生容量に起因するソースラインの電位変動そのものを抑制することができ、各ソースラインに目的の電位により近い信号電位を書き込むことができるため、ソースラインに沿った方向（縦方向）の表示ムラ等を大幅に改善することができる。
【００４８】
また、特許文献１記載の従来技術のようにスイッチによる分割数を限定されることがなく、また、各ソースラインに対応させる色の順序（例えばＲ、Ｇ、Ｂの順序）も自由であるため、上記従来技術に比較して、装置設計の際の自由度を高めることができる。
【発明を実施するための最良の形態】
【００４９】
図１に、本発明の構成による液晶表示装置のブロック図を示す。
【００５０】
駆動回路７５からシフトクロック信号やシフトスタート信号がゲートドライバ８５に入力され、ゲートドライバ８５の出力によって、表示部９５のゲートラインが順次アクセスされる。
【００５１】
また、駆動回路７５から、シフトクロック信号やシフトスタート信号がソースドライバ（出力手段）７０に入力されて、ソースドライバ７０から映像信号等（出力手段からの出力）の信号電位Ｓ６０、６１が出力される。これと同期して分割スイッチ回路８０にスイッチ信号が入力され、分割スイッチ回路８０の出力によって分割スイッチＳＷＲ３７〜ＳＷＢ４８（スイッチ）が順次ＯＮされ、ソースラインＳＲ１〜ＳＢ１２（データライン）が順次アクセスされる。
【００５２】
表示部９５には、複数行のゲートラインＧ９０、９１・・・と複数列のソースラインＳＲ１〜ＳＢ１２・・・とが表面にマトリクス状に配線され、例えば、ゲートラインＧ９１とソースラインＳＲ１〜ＳＢ１２との各交差点にスイッチング素子としての薄膜トランジスタＴＲ２５〜ＴＢ３６が形成されている。そして、各薄膜トランジスタＴＲ２５〜ＴＢ３６のゲートがゲートラインＧ９１に接続され、ソースがソースラインＳＲ１〜ＳＢ１２に接続され、ドレインが画素電極ＰＲ１３〜ＰＢ２４に接続されている。
【００５３】
なお、部材番号中のＲ、Ｇ、Ｂは赤、緑、青に対応しており、例えば、ＳＲは赤に対応するソースライン、ＰＲは赤に対応する画素電極、ＳＷＲは赤に対応する分割スイッチを意味しており、本実施の形態では各ブロック毎のソースライン（ブロックＢ５４ではＳＲ１〜ＳＢ６）の対応色がＲ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂの順になっている。
【００５４】
さらに、上記ソースラインＳＲ１〜ＳＢ１２は６本ごとにブロック化（Ｂ５４、Ｂ５５）され、それぞれのソースラインＳＲ１〜ＳＢ１２に設けられたトランジスタ等の分割スイッチＳＷＲ３７〜ＳＷＢ４８を介して上記ブロック毎にソースドライバ７０からの出力Ｓ６０、Ｓ６１に接続されている。
【００５５】
例えば、ブロックＢ５４においては、６本のソースラインＳＲ１、ＳＧ２、ＳＢ３、ＳＲ４、ＳＧ５、ＳＢ６それぞれが分割スイッチＳＷＲ３７、ＳＷＧ３８、ＳＷＢ３９、ＳＷＲ４０、ＳＷＧ４１、ＳＷＢ４２のドレインに接続されている。そして、上記分割スイッチＳＷＲ３７〜ＳＷＢ４２それぞれのソースがブロックＢ５４に対応するソースドライバ７０からの出力Ｓ６０に接続されるとともに、該分割スイッチＳＷＲ３７〜ＳＷＢ４２それぞれのゲートが６本の分割スイッチラインＳＷＬ４９、ＳＷＬ５０、ＳＷＬ５１、ＳＷＬ５２、ＳＷＬ５３、ＳＷＬ５４それぞれに接続されている。
【００５６】
次に本実施の形態における表示部９５の駆動方法を図１および図２を用いて以下に説明する。
【００５７】
図２は、全画面に均一な、例えば中間調を表示する際のブロックＢ５５についてのタイミングチャートである。同図は一水平期間（１行のゲートラインを走査する期間）をＴとしており、三水平期間（すなわち、ゲートラインＧ９０、Ｇ９１を含む３行分のゲートラインを走査する期間）について示したものである。
【００５８】
すなわち、時間Ｔの間にブロックＢ５５の６つのソースラインＳＲ７〜ＳＢ１２にソースドライバ７０からの信号電位Ｓ６１が順次送られることによってブロックＢ５５の各画素電極（ＰＲ１９〜ＰＢ２４）に上記信号電位Ｓ６１が順次書き込まれ、また、これと同期してブロックＢ５４の画素電極（ＰＲ１３〜ＰＢ１８）には信号電位Ｓ６０が書き込まれ、時間Ｔの間にゲートラインＧ９１に繋がるすべての画素電極（ＰＲ１３・・・）にソースドライバ７０からの信号電位（Ｓ６０、Ｓ６１等）が書き込まれることになる。
【００５９】
なお、各ソースラインＳＲ７〜ＳＢ１２および画素電極ＰＲ１９〜ＰＢ２４に充電すべき信号電位は図２おけるＳ６１のような駆動波形である。また、本実施の形態における駆動方法においては、信号電位Ｓ６１の極性は一水平期間Ｔ毎に反転する。
【００６０】
図１、図２に示すように、時間ｔ０でゲートラインＧ９１が選択される（ＯＮする）のと同期して分割スイッチラインＳＷＬ４９を介して分割スイッチＳＷＲ４３にＯＮ信号が送られ、ソースドライバ７０からの信号電位Ｓ６１がソースラインＳＲ７に送られる。このとき、ソースラインＳＲ７の電位は１つ前の水平期間（例えばＧ９０の走査期間）に送られた電位から極性が反転する。
【００６１】
そして、ソースラインＳＲ７に送られたソースドライバ７０の信号電位Ｓ６１は薄膜トランジスタＴＲ３１のソース・ドレインを介して画素電極ＰＲ１９に書き込まれる。
【００６２】
次に、時間ｔ１で分割スイッチＳＷＲ４３がＯＦＦされる前の時間ｔ１’に、分割スイッチラインＳＷＬ５０を介して分割スイッチＳＷＧ４４にＯＮ信号が送られ、ソースドライバ７０の信号電位Ｓ６１がソースラインＳＧ８に送られる。すなわち、１ライン前に選択されたソースラインＳＲ７の選択状態をＯＦＦする前にソースラインＳＧ８の選択を行うのである。
【００６３】
なお、ここでも、ソースラインＳＧ８の電位は１つ前の水平期間に送られた電位から極性が反転することになる。（つまり、時間ｔ０からｔ７における信号電位Ｓ６１の極性を正とすれば、ソースラインＳＧ８の電位は負から正に極性が反転する。）
そして、ソースラインＳＧ８に送られたソースドライバ７０からの信号電位Ｓ６１が画素電極ＰＧ２０に書き込まれる。
【００６４】
次に、時間ｔ２で分割スイッチＳＷＧ４４がＯＦＦされる前の時間ｔ２’に、分割スイッチラインＳＷＬ５１を介して分割スイッチＳＷＢ４５にＯＮ信号が送られ、ソースドライバ７０の信号電位Ｓ６１がソースラインＳＢ９に送られる。すなわち、１ライン前に選択されたソースラインＳＧ８の選択状態をＯＦＦする前にソースラインＳＢ９の選択を行うのである。
【００６５】
そして、このソースラインＳＢ９に送られたソースドライバ７０からの信号電位Ｓ６１が画素電極ＰＢ２１に書き込まれる。
【００６６】
同様に、ｔ３’〜ｔ５’では、それぞれ画素電極ＰＲ２２〜ＰＢ２４に信号電位Ｓ６１が書き込まれる。
【００６７】
なお、ｔ６’以降はゲートラインＧ９１がＯＦＦされるため、画素電極ＰＲ１９〜ＰＲ２４は、同じ電位レベルを維持する。
【００６８】
ここで、本実施の形態の駆動方法においては、各ソースラインＳＲ７〜ＳＢ１２間に存在する寄生容量によって各ソースラインＳＲ７〜ＳＢ１２の電位が変動を受けるのを抑制でき、これによって画素電極ＰＲ１９〜ＰＢ２４に書き込まれた電位が変動するのを抑制できる。これを以下に説明する。なお、図３は表示部９５の各ソースラインＳＲ１〜ＳＢ１２間に存在する寄生容量（Ｃ１０１〜Ｃ１１１）を模式的に説明するものである。
【００６９】
例えば、ソースラインＳＲ７とＳＧ８とについて考えてみると、時間ｔ０で一つ前の水平期間に送られた負の電位から正の電位に極性が反転し、時間ｔ１まで画素電極ＰＲ１９にソースドライバ７０の信号電位Ｓ６１が書き込まれる（充電される）が、この間、ソースラインＳＲ７の極性は正であるのに対し、１つ隣のソースライン（隣接ソースライン）ＳＧ８の極性は一つ前の水平期間に送られた負の電位となっている。
【００７０】
ここで、時間ｔ１で分割スイッチＳＷＲ４３がＯＦＦされる前（時間ｔ１’）に分割スイッチＳＷＧ４４がＯＮされる。
【００７１】
したがって、時間ｔ１’でソースラインＳＧ８の極性が負から正に反転しても、１ライン前のソースラインＳＲ７に接続された分割スイッチＳＷＲ４３がＯＮ（開いた）状態であるため、ソースラインＳＲ７およびＳＧ８間の寄生容量Ｃ１０７（図３参照）による電荷がソースラインＳＲ７および画素電極ＰＲ１９に流れるのを抑制でき、画素電極ＰＲ１９に書き込まれた電位が変動（突き上げ）をうけるのを抑制できる。
【００７２】
同様に、時間ｔ２’でソースラインＳＢ９の極性が負から正に反転しても、分割スイッチＳＷＧ４４がＯＮ（開いた）状態であるため、ソースラインＳＧ８およびソースラインＳＢ９間の寄生容量１０８（図３参照）による電荷がソースラインＳＧ８および画素電極ＰＧ２０に流れる込むのを抑制でき、画素電極ＰＧ２０に書き込まれた電位が変動（突き上げ）をうけるのを抑制できる。
【００７３】
図２には、上記した、本実施の形態における電位変動（突き上げ）の抑制効果が模式的に示されている。各ソースライン（ＳＲ７〜ＳＢ１２）および画素電極（ＰＲ１９〜ＰＢ２４）の波形が積み重なっている部分が電位変動を示す部分である。
【００７４】
なお、分割スイッチＳＷＢ４８がＯＮとなる時間ｔ５’においては、ブロックＢ５４の分割スイッチＳＷＢ４２もＯＮ状態となるが、このときは分割スイッチＳＷＲ４３はＯＦＦであるため、ソースラインＳＢ６の極性が負から正へ反転すると、ソースラインＳＲ７および画素電極ＰＲ１９が電位の変動を受ける。
【００７５】
しかしながら、図２に示すように、ブロックＢ５５（図１参照）におけるｔ１〜ｔ７の電位変動は、時間ｔ５’にソースラインＳＲ７および画素電極ＰＲ１９が１回受けるのみである。
【００７６】
以上から、本実施の形態（図１参照）の駆動方法においては、各ブロック（Ｂ５４、Ｂ５５）において、最初に書き込まれる画素電極以外の画素電極（ＰＧ１４〜ＰＢ１８、ＰＧ２０〜ＰＢ２４）は電位変動を受けず、また、最初に書き込まれる画素電極（ＰＲ１３あるいはＰＲ１９）においても、その電位変動は１回だけであることがわかる。
【００７７】
これにより、図４、５に示すような従来の方法と比較して、より目的の電位に近い信号電位を画素電極（ＰＲ１３・・・）に書き込むことができるため、画面全体で電位変動の影響は小さく、縦縞状の表示ムラを大幅に改善することができる。
【００７８】
また、上記特許文献１に記載された方法と比較すると、ソースドライバ７０からの出力の分割（時分割）も３に限られることはなく、本実施の形態における６分割やそれ以外の分割数も可能であり、ソースドライバ７０の出力（Ｓ６０、Ｓ６１）本数を大幅に減少させることも可能である（本実施の形態の場合、ソースドライバ７０の出力の本数は、時分割を用いない場合の１／６にできる）。また、ソースライン（ＳＲ１・・・）に対応させる色（Ｒ、Ｇ、Ｂ）の順序が限定されないため、設計上の自由度も高い。
【００７９】
また、本発明のデータライン（ソースライン）の駆動方法は、上記のように、スイッチ（分割スイッチＳＷＲ３７・・・）によってソースドライバ７０からの出力（Ｓ６０・・・）を分割しつつ、ソースライン（ＳＲ１・・・）を順次駆動するものであるため、ドライバ７０から引き出される配線を少なくすることができる。すなわち、本発明の駆動方法は、特に、外形および配線ピッチに制約がある中小型の高解像度パネル（例えば、液晶パネル）への適用において、より一層効果的である（パネルの小型化とともに、ソースライン駆動の安定化、高品位の表示が可能となる）。
【００８０】
なお、本実施の形態ではソースドライバ７０からの出力１本を６つの分割スイッチ（例えば、ブロックＢ５４においてＳＷＲ３７〜ＳＷＢ４２）で分割し６本のソースライン（例えば、ブロックＢ５４においてＳＲ１〜ＳＢ６）を駆動する場合を説明しているが、これに限定されることはない。ソースドライバからの１本の出力を所定のスイッチで分割し、複数本のソースラインを駆動する構成であればよい。
【００８１】
また、各ソースライン（ＳＲ１、ＳＧ２、ＳＢ３、・・・）に対応する色をＲ、Ｇ、Ｂの順としたが、これに限定されない。例えば、各ブロックにおいて最初に書き込まれるソースラインをＢ（青）に対応させることも可能である。
【００８２】
さらに、上記各ソースライン（ＳＲ２、ＳＧ２、ＳＢ３、・・・ＳＢ１２）が選択されてから上記１ライン前に選択されたデータライン（ＳＲ１、ＳＧ２、ＳＢ３、・・・ＳＧ１１）の選択状態をＯＦＦにするまでの時間（オーバーラップ時間）は、各ソースラインを選択する際の遅延時間（例えば、ＳＷＬ４９〜５４の配線抵抗等に起因する分割スイッチＳＷＲ３７・・・へのＯＮ信号等の遅延時間）に基づいて決定されていてもよい。
【００８３】
なお、本発明の方法は、ＴＦＴ液晶パネルで、ソースドライバ７０からの出力１本を（Ｓ６０・・・）、スイッチ（ＳＷＲ３７・・・）で分割することにより複数のソースライン（ＳＲ１・・・）を駆動し、かつ一水平期間ごとに液晶に印加する電圧の極性を反転させる駆動方法において、スイッチ（ＳＷＲ３７・・・）がＯＮになるタイミングを隣のソースライン（ＳＧ２・・・）とオーバーラップさせることを特徴とする駆動方法ともいえる。
【００８４】
また、本発明の液晶表示装置は、ＴＦＴ液晶パネルで、ソースドライバ７０からの出力１本を（Ｓ６０・・・）、スイッチ（ＳＷＲ３７・・・）で分割することにより複数のソースライン（ＳＲ１・・・）を駆動し、かつ一水平期間ごとに液晶に印加する電圧の極性を反転させる駆動方法において、スイッチ（ＳＷＲ３７・・・）がＯＮになるタイミングを隣のソースライン（ＳＧ２・・・）とオーバーラップさせることを特徴とする駆動方法を用いた液晶表示装置ともいえる。
【産業上の利用可能性】
【００８５】
本発明のデータラインの駆動方法によると、複数のデータライン各々に出力手段からの出力を書き込む際に各データライン間の寄生容量に起因するデータラインの電位変動を抑制できるため、例えば、各画素電極に対応して設けられた複数のソースラインに出力手段たるデータドライバからの信号電位を書き込むような表示装置（例えば、液晶表示装置）に利用可能である（特に、外形および配線ピッチに制約がある中小型の高解像度パネルへの利用において、より一層効果的である）。
【図面の簡単な説明】
【００８６】
【図１】本発明の液晶表示装置の表示部を示すブロック図である。
【図２】本発明の液晶表示装置の駆動方法を示すタイミングチャートである。
【図３】本発明の液晶表示装置の表示部に存在する寄生容量を説明するブロック図である。
【図４】従来の液晶表示装置の表示部を示すブロック図である。
【図５】従来の液晶表示装置の駆動方法を示すタイミングチャートである。
【図６】従来の液晶表示装置の表示部に存在する寄生容量を説明するブロック図である。
【符号の説明】
【００８７】
ＳＲ、ＳＧ、ＳＢ  ソースライン（データライン）
Ｓ６０・Ｓ６１  ソースドライバからの出力（出力手段からの出力、信号電位）
７０  ソースドライバ（出力手段）
Ｔ  一水平期間（第１あるいは第２の所定期間）
ＳＷＲ、ＳＷＧ、ＳＷＢ  分割スイッチ（スイッチ）
ＰＲ、ＰＧ、ＰＢ  画素電極（液晶表示装置の画素）
ＴＲ、ＴＧ、ＴＢ  薄膜トランジスタ
【図１】
2005115290.tif 000003
【図２】
2005115290.tif 000004
【図３】
2005115290.tif 000005
【図４】
2005115290.tif 000006
【図５】
2005115290.tif 000007
【図６】
2005115290.tif 000008