(57)【要約】【課題】  複数の凹部が形成された層において、適切な膜厚の電解めっき膜を形成する。【解決手段】  データ出力装置１００は、複数の凹部が形成された層の凹部を電解めっき法により導電性材料で埋め込むことにより導電性パターンを形成する処理に用いられる。データ出力装置１００は、目的の層における第一の基準幅以下の凹部が当該層に占める割合を受け付けるパラメータ入力受付部１０２と、その割合に応じて、導電性材料で複数の凹部を埋め込む際に必要とする積算電流量を算出する算出処理部１０４と、積算電流量を出力する出力部１０８と、を含む。【選択図】  図２
2005264271.tif 000002
【特許請求の範囲】
【請求項１】
複数の凹部が形成された層の前記凹部を電解めっき法により導電性材料で埋め込むことにより導電性パターンを形成する半導体装置の製造方法であって、
前記層における第一の基準幅以下の幅を有する微細凹部が当該層に占める割合を取得する工程と、
前記割合に応じて、前記導電性材料で前記凹部を埋め込む際の積算電流量を決定する工程と、
前記積算電流量を決定する工程において決定された積算電流量に基づき、電解めっき法により、前記導電性パターンを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記微細凹部と、前記第一の基準幅より大きい幅を有する幅広凹部と、が設けられた層において、前記微細凹部が前記層に占める割合をｘとし、前記幅広凹部上に所定の膜厚の導電性膜を形成するのに必要な積算電流量をＩとしたときに、ｘおよびＩからなるデータセットを、異なるｘについて複数取得する工程をさらに含み、
前記積算電流量を決定する工程において、前記データセットを取得する工程で取得したデータセットを参照して前記積算電流量を決定することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記導電性パターンを形成する工程において、前記積算電流量に基づき、めっき時間を制御して前記導電性パターンを形成することを特徴とする半導体装置の製造方法。
【請求項４】
複数の凹部が形成された層の前記凹部を電解めっき法により導電性材料で埋め込むことにより導電性パターンを形成する処理に用いられる装置であって、
前記層における第一の基準幅以下の幅を有する微細凹部が当該層に占める割合を受け付ける受付部と、
前記割合に応じて、前記導電性材料で前記複数の凹部を埋め込む際に必要とする積算電流量を算出する算出処理部と、
前記積算電流量を出力する出力部と、
を含むことを特徴とするデータ出力装置。
【請求項５】
請求項４に記載のデータ出力装置において、
前記微細凹部と、前記第一の基準幅より大きい幅を有する幅広凹部と、が設けられた層において、前記微細凹部が前記層に占める割合をｘとし、前記幅広凹部上に所定の膜厚の導電性膜を形成するのに必要な積算電流量をＩとしたときに、ｘおよびＩからなるデータセットを、異なるｘについて複数記憶する記憶部をさらに含み、
前記算出処理部は、前記記憶部を参照して、前記積算電流量を算出することを特徴とするデータ出力装置。
【請求項６】
コンピュータに、複数の凹部が形成された層の前記凹部を電解めっき法により導電性材料で埋め込むことにより導電性パターンを形成する処理を制御させるためのプログラムであって、
コンピュータを、
前記層における第一の基準幅以下の幅を有する微細凹部が当該層に占める割合を受け付ける受付手段、
前記割合に応じて、前記導電性材料で前記凹部を埋め込む際に必要とする積算電流量を算出する算出処理手段、
前記積算電流量を出力する出力手段、
として機能させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の凹部が形成された層において、電解めっき法により導電性膜を形成する際のデータ出力装置および電解めっき法により形成された導電性膜を含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
銅配線を用いる半導体装置において、設計ルールの縮小に伴う配線パターン微細化が進むにつれ、Ｃｕめっきプロセスにおけるビアやトレンチへの埋設性能の向上が要求されている。一方、ウェハ拡散コスト低減、および生産能力向上のため、すべての設計ルールにおいて、成膜膜厚のミニマイズ化が要求されており、Ｃｕめっきプロセスにおいては、この２つの要求を同時に満たす必要が生じている。
【０００３】
ところで、ビアやトレンチの微細化に伴い、トレンチ等の底からめっき層が優先的に成長するボトムアップ成長のめっきプロセスが開発されている（特許文献１）。
【特許文献１】特開２００３−２７７９８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、微細なトレンチ内のめっき膜をボトムアップ成長で成膜した場合、トレンチ上の最終的な膜厚が平坦部に比べて厚くなるオーバープレート現象が生じてしまう。この結果、膜厚が厚くなる領域以外の領域の膜厚が薄くなるという問題がある。たとえば同一層に微細なパターンと太幅配線のパターンとがある場合、微細パターン上では膜厚が厚くなる一方、太幅配線上では膜厚が薄くなり、太幅配線溝が完全に埋まらないことがある。そのため、通常、Ｃｕめっきの膜厚を、太幅配線溝も完全に埋まるように、プラス側に充分マージンを持たせて設定する必要があった。そのため、Ｃｕめっき工程の生産能力低下するという問題があった。また、微細パターン上では余分な膜厚のＣｕめっきが形成されるため、Ｃｕ−ＣＭＰ（chemical mechanical polish）スラリーの費用が嵩む等の拡散コストの増大を招いていた。
【０００５】
さらに、このようなオーバープレート現象を抑えるために、レベラー（平滑剤）と呼ばれる添加剤が使用されることもあるが、レベラーの消費・管理にかかるコスト増、アニール後のグレイン三重点に生じるボイドや埋設性能の低下等、問題点が多かった。
【０００６】
本発明は上記事情に鑑みなされたものであって、本発明の目的は、複数の凹部が形成された層において、適切な膜厚の電解めっき膜を形成する技術を提供することにある。
【課題を解決するための手段】
【０００７】
本発明によれば、複数の凹部が形成された層の凹部を電解めっき法により導電性材料で埋め込むことにより導電性パターンを形成する半導体装置の製造方法であって、層における第一の基準幅以下の幅を有する微細凹部が当該層に占める割合を取得する工程と、割合に応じて、導電性材料で凹部を埋め込む際の積算電流量を決定する工程と、積算電流量を決定する工程において決定された積算電流量に基づき、電解めっき法により、導電性パターンを形成する工程と、を含むことを特徴とする半導体装置の製造方法提供される。
【０００８】
ここで、積算電流量は、電解めっき時にめっき液に流す電流値とめっき時間との積である。積算電流量としては、めっき液の単位面積あたりに流れる電流値である電流密度とめっき時間との積である積算電流密度を用いることもできる。
【０００９】
このように、適切な膜厚にするために必要な積算電流量を予め求めて電解めっきを行うことにより、必要以上に電解めっき膜を厚く形成する必要がないので、めっき工程の生産能力を向上させることができる。また、ＣＭＰ時のスラリーの費用が嵩む等の拡散コストの増大を抑制することもできる。
【００１０】
図１は、配線幅の異なる配線溝が形成された層上に、Ｃｕめっき膜を成膜したときの各配線溝におけるＣｕめっき膜の膜厚を示す図である。図示したように、同条件でＣｕめっき膜を成膜した場合でも、配線幅が５μｍ以上の配線溝においては、Ｃｕめっき膜の膜厚が薄く（１５０００〜１８０００Å）、配線幅が３μｍ以下の配線溝においては、Ｃｕめっき膜の膜厚が急激に厚く（約２５０００Å）なっている。第一の基準幅は、たとえば３μｍとすることができる。
【００１１】
本発明の半導体装置の製造方法は、微細凹部と、第一の基準幅より大きい幅を有する幅広凹部と、が設けられた層において、微細凹部が層に占める割合をｘとし、幅広凹部上に所定の膜厚の導電性膜を形成するのに必要な積算電流量をＩとしたときに、ｘおよびＩからなるデータセットを、異なるｘについて複数取得する工程をさらに含むことができ、積算電流量を決定する工程において、データセットを取得する工程で取得したデータセットを参照して積算電流量を決定することができる。
【００１２】
このようなデータは、層における微細パターンの割合が異なる複数のウェハを用いて、同条件で電解めっきを行い、その結果得られためっき膜の膜厚と、微細パターンの割合とを対応付けて記憶していくことにより得ることができる。
【００１３】
このようにすれば、目的の層における微細パターンの割合に応じて適切な積算電流量を決定することができるので、所望の膜厚のめっき膜を形成することができ、生産能力を向上させることができる。
【００１４】
本発明の半導体装置の製造方法において、前記導電性パターンを形成する工程において、前記積算電流量に基づき、めっき時間を制御して前記導電性パターンを形成することができる。
【００１５】
このようにすれば、めっき時間を変化させるだけで所望の膜厚のめっき膜を形成することができるので、制御を容易にすることができる。
【００１６】
本発明によれば、複数の凹部が形成された層の凹部を電解めっき法により導電性材料で埋め込むことにより導電性パターンを形成する処理に用いられる装置であって、層における第一の基準幅以下の幅を有する微細凹部が当該層に占める割合を受け付ける受付部と、割合に応じて、導電性材料で複数の凹部を埋め込む際に必要とする積算電流量を算出する算出処理部と、積算電流量を出力する出力部と、を含むことを特徴とするデータ出力装置が提供される。
【００１７】
このようなデータ出力装置を用いることにより、適切な膜厚にするために必要な積算電流量を予め求めることができる。そのため、データ出力装置により出力された積算電流量で電解めっきを行うことにより、必要以上に電解めっき膜を厚く形成する必要がないので、めっき工程の生産能力を向上させることができる。また、ＣＭＰ時のスラリーの費用が嵩む等の拡散コストの増大を抑制することもできる。
【００１８】
本発明のデータ出力装置は、微細凹部と、第一の基準幅より大きい幅を有する幅広凹部と、が設けられた層において、微細凹部が層に占める割合をｘとし、幅広凹部上に所定の膜厚の導電性膜を形成するのに必要な積算電流量をＩとしたときに、ｘおよびＩからなるデータセットを、異なるｘについて複数記憶する記憶部をさらに含むことができ、算出処理部は、記憶部を参照して、積算電流量を算出することができる。
【発明の効果】
【００１９】
本発明によれば、複数の凹部が形成された層において、適切な膜厚の電解めっき膜を形成することができる。
【発明を実施するための最良の形態】
【００２０】
図２は、本発明の実施の形態における、データ出力装置の構成を示すブロック図である。
【００２１】
本実施の形態におけるデータ出力装置１００は、太幅配線溝や微細パターンを含む複数の凹部が形成された層に、電解めっき法によりめっき膜を成膜する際に、太幅配線溝上のめっき膜の膜厚が所望の厚さとなるようなめっき処理条件を出力する。
【００２２】
データ出力装置１００は、パラメータ入力受付部１０２と、算出処理部１０４と、データ記憶部１０６と、出力部１０８とを有する。
【００２３】
パラメータ入力受付部１０２は、目的の層に占める微細パターンの割合、めっき膜の所望の膜厚等のパラメータの入力を受け付ける。ここで、めっき膜の膜厚とは、太幅配線溝上のめっき膜の膜厚のことである。なお、微細パターンが層に占める割合は、レチクルの開口率に基づき求めることができる。本実施の形態において、幅３μｍ以下の凹部を微細パターンとし、レチクルにこのような微細パターンが含まれる割合に基づき、微細パターンの割合を算出する。
【００２４】
データ記憶部１０６は、各層毎の微細パターンの割合と、積算電流量倍率との関係を記憶する。ここで、積算電流量倍率とは、ブランケットウェハ（凹部が含まれないウェハ）上に所定の単位膜厚のめっき膜を形成する際に必要な積算電流量を基準としたときの積算電流量の倍率のことである。
【００２５】
各層の微細パターンが占める割合と積算電流量倍率との関係は、以下のようにして求めることができる。なお、本実施の形態において、めっき膜はＣｕめっき膜とする。また、以下では、シリコンやガリウムヒ素等の半導体基板単体だけでなく、半導体基板に半導体素子や配線等が形成されたものも含めてウェハという。
【００２６】
まず、ブランケットウェハ上に、スパッタリング等によりシードＣｕ膜（膜厚Ｓ０（たとえば１００ｎｍ））を成膜し、続いて、シードＣｕ膜上に積算電流量Ｉ０（たとえば８００ａｍｐ・ｓｅｃ）でＣｕめっき膜を成膜する。このときの全Ｃｕ膜厚をＴ０とすると、Ｃｕめっき膜の膜厚Ｐ０は、Ｐ０＝Ｔ０−Ｓ０から算出することができる。このときのＣｕめっき膜の膜厚Ｐ０が単位膜厚となる。
【００２７】
つづいて、所定割合の微細パターンが含まれるウェハ上に、同様にシードＣｕ膜とＣｕめっき膜を成膜し、Ｃｕめっき膜の膜厚Ｐｎを算出する。このとき、Ｃｕめっき膜は、同じめっき処理装置を用いて成膜し、めっき液に流す電流値、めっき時間、めっき流量、またウェハ回転数等すべてブランケットウェア上にめっき膜を成膜したのと同じ条件で行う。これにより、微細パターンの割合が異なる複数のウェハに関するデータセットを得ることができる。
【００２８】
図３は、太幅配線溝と微細パターンとが形成されたウェハを模式的に示す断面図である。ここで、太幅配線溝は、たとえば１０μｍの幅とすることができる。
【００２９】
太幅配線溝において、配線は、以下のように形成される。まずスパッタリング等によりシードＣｕ膜２００（膜厚Ｓ１）を成膜し、続いて、シードＣｕ膜２００上に積算電流量Ｉ０でＣｕめっき膜２０２を成膜する。ここで、Ｃｕめっき膜２０２の膜厚Ｐ１は、太幅配線溝の平坦部における膜厚Ｔ１からシードＣｕ膜２００の膜厚Ｓ１を引いた値となる。
【００３０】
このようにして、微細パターンの割合が異なる複数のウェハにおけるＣｕめっき膜の膜厚をそれぞれ取得することができる。各ウェハにおける、ブランケットウェハを基準とした積算電流量倍率は、Ｐ０／Ｐｎから算出することができる。図３に示した例における積算電流量倍率は、Ｐ０／Ｐ１となる。
【００３１】
図４は、ウェハにおける微細パターンの割合と、積算電流量倍率との関係を示すデータセットを取得するための手順を示すフローチャートである。以下、シードＣｕ膜を形成する工程は省略して説明する。
【００３２】
まず、ブランケットウェハ上に積算電流量Ｉ０でＣｕめっき膜を形成する（Ｓ１０）。つづいて、ブランケットウェア上におけるＣｕめっき膜の膜厚Ｐ０を算出する（Ｓ１２）。その後、ウェハ上の微細パターンの割合がＮ％のウェハＷｎ上に積算電流量Ｉ０で、Ｓ１０と同じ条件でＣｕめっき膜を形成する（Ｓ１４）。つづいて、ウェハＷｎにおける太幅配線溝上のＣｕめっき膜の膜厚Ｐｎを算出する（Ｓ１６）。その後、Ｐ０／Ｐｎから、微細パターンの割合がＮ％のウェハＷｎにおける積算電流倍率を算出する（Ｓ１８）。つづいて、微細パターンの割合Ｎ％と積算電流倍率Ｐ０／Ｐｎを対応付けて記憶する（Ｓ２０）。ウェハ上の微細パターンの割合が異なる他のウェハについての積算電流倍率についてさらにデータを取得する場合（Ｓ２２のＮＯ）、ステップＳ１４に戻り、同様の処理を繰り返す。これにより、ウェハ上の微細パターンの割合と、そのときの積算電流倍率との関係を示すデータセットを得ることができる。
【００３３】
本実施の形態において、ウェハ上の微細パターンの割合と積算電流倍率との関係を示すデータを作成する際に、同じめっき処理装置を用い、同じめっき条件でめっき膜を形成する。これにより、他の条件に影響されないデータを得ることができ、このデータを用いてめっき膜の膜厚を制御する際に、積算電流倍率だけを所望の値にすることにより、所望の膜厚のめっき膜を得ることができる。
【００３４】
図５は、データ記憶部１０６に含まれるデータをグラフとして示した図である。
ここで、横軸は各層における微細パターンが占める割合（％）を示す。また、縦軸は、太幅配線溝において、微細パターンが含まれない層を基準とした積算電流量倍率を示す。ここで、たとえば、微細パターンが占める割合が１５％の層においては、積算電流量倍率が約１．３となっている。また、たとえば微細パターンが占める割合が３０％の層においては、積算電流量倍率が約１．４となっている。
【００３５】
図２に戻り、パラメータ入力受付部１０２がパラメータの入力を受け付けると、算出処理部１０４はデータ記憶部１０６を参照して、目的の層における微細パターンの割合に基づき、対応する積算電流量倍率を取得する。つづいて、算出処理部１０４は、微細パターンの割合と積算電流量倍率との関係に基づき、各層においてたとえば膜厚Ｐ０のめっき膜を形成するために必要な積算電流量を算出することができる。たとえば、積算電流倍率がＰ０／Ｐ１となるウェハにおいて、膜厚Ｐ０のＣｕめっき膜を形成するために必要な積算電流量Ｉ１は、Ｉ１＝Ｉ０×Ｐ０／Ｐ１となる。また、積算電流倍率がＰ０／Ｐｎとなるウェハにおいて、膜厚ＰｍのＣｕめっき膜を形成するために必要な積算電流量Ｉｍは、Ｉｍ＝（Ｐｍ／Ｐ０）×（Ｐ０／Ｐｎ）＝Ｐｍ／Ｐｎとなる。
【００３６】
出力部１０８は、算出処理部１０４が算出した積算電流量を出力する。
【００３７】
図６は、めっき処理装置１２０の一例を示す模式図である。
めっき処理装置１２０は、めっき槽１２２と、供給口１２４と、めっき液収容室１２６と、めっき液排出室１２８とを含む。めっき槽１２２内にはアノード電極１３０が設けられている。また、めっき槽１２２の上方には、カソード電極１３２が設けられている。ここで、カソード電極１３２は、アノード電極１３０に近づく方向および遠ざかる方向に移動可能に設けられるとともに、回転可能に設けられる。また、カソード電極１３２は、半導体装置１３４を保持するように構成される。カソード電極１３２は、半導体装置１３４のシード金属膜と電気的に接続するようにして半導体装置１３４を保持する。
【００３８】
なお、ここでは図示していないが、めっき液排出室１２８から排出されためっき液は回収室に収容され、ここで所望の温度に調整することができる。その後、めっき液は、フィルタ等で濾過された後、供給口１２４からめっき槽１２２に導入される。めっき液はこのようにして循環される。
【００３９】
このような状態で、電源１３６からカソード電極１３２とアノード電極１３０に電流を流すことにより、電界めっきが行われ、半導体装置１３４にめっき膜が形成される。めっき処理装置１２０の操作者は、データ出力装置１００の算出処理部１０４により出力された積算電流量に基づき、電源１３６から流す電流値および／または時間を制御する。
【００４０】
以上のように、本実施の形態におけるデータ出力装置１００によれば、電解めっきの処理対象の層における微細パターンの割合に応じて適切な積算電流量を出力することができるので、めっき膜の膜厚を所望の厚さとすることができる。これにより、めっき膜の膜厚を必要以上に厚く形成する必要がないので、めっき工程の生産能力を向上させることができる。また、ＣＭＰ工程における生産能力も向上させることができる。さらに、ＣＭＰ時のスラリーの費用が嵩む等の拡散コストを削減することもできる。
【００４１】
以上、本発明を実施の形態および実施例に基づいて説明した。この実施の形態および実施例はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４２】
めっき処理装置１２０は、データ出力装置１００の出力部１０８から出力された積算電流量に基づき、電源１３６からの電流値や時間が自動的に制御されるように構成することもできる。これにより、操作者が関与することなく、所望の膜厚のめっき膜を自動的に成膜するようにすることができる。
【図面の簡単な説明】
【００４３】
【図１】配線幅とＣｕめっき膜厚との関係を示す図である。
【図２】本発明の実施の形態における、データ出力装置の構成を示すブロック図である。
【図３】太幅配線溝と微細パターンとが形成された層を模式的に示す断面図である。
【図４】ウェハにおける微細パターンの割合と、積算電流量倍率との関係を示すデータを取得するための手順を示すフローチャートである。
【図５】データ記憶部に含まれるデータをグラフトして示した図である。
【図６】めっき処理装置の構成を示す模式図である。
【符号の説明】
【００４４】
１００  データ出力装置
１０２  パラメータ入力受付部
１０４  算出処理部
１０６  データ記憶部
１０８  出力部
１２０  めっき処理装置
１２２  めっき槽
１２４  供給口
１２６  めっき液収容室
１２８  めっき液排出室
１３０  アノード電極
１３２  カソード電極
１３４  半導体装置
１３６  電源
【図１】
2005264271.tif 000003
【図２】
2005264271.tif 000004
【図３】
2005264271.tif 000005
【図４】
2005264271.tif 000006
【図５】
2005264271.tif 000007
【図６】
2005264271.tif 000008