(57)【要約】【課題】高周波半導体装置では、高周波特性はｆＴにかかわり、ｆＴの向上に大きく貢献する要因の一つがベース−コレクタ間容量ＣＢＣの低減である。従来では、ベース電極下方にＬＯＣＯＳ酸化膜を設けることでＣＢＣを低減していたが、膜厚を厚くするにも限界があった。【解決手段】ベース電極下方に、導電層を設けてエミッタ電極と同電位とする。これによりＬＯＣＯＳ部のベース−コレクタ間容量をベース-エミッタ間、エミッタ-コレクタ間容量に振り分けて実質ＣＢＣをキャンセルしたことになる。導電層はポリシリコンであるので、ＣＢＣの低減が単層メタル構造で実現でき、利得帯域幅積や順方向伝達利得などの高周波特性が向上する高周波半導体装置を提供できる。【選択図】    図１
2005051160.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板表面に設けた一導電型のコレクタ領域と、該コレクタ領域表面に設けた複数の逆導電型のベース領域と、該ベース領域表面に設けた一導電型のエミッタ領域と、前記ベース領域に接続するベース電極と、前記エミッタ領域に接続するエミッタ電極とを少なくとも有する高周波半導体装置であって、
前記ベース電極下方に、前記エミッタ領域と実質同電位となる導電層を設けることを特徴とする高周波半導体装置。
【請求項２】
前記ベース領域および前記ベース電極とを接続するベース取り出し電極と、前記エミッタ領域および前記エミッタ電極とを接続するエミッタ取り出し電極とを具備することを特徴とする請求項１に記載の高周波半導体装置。
【請求項３】
前記ベース電極はその一部が前記ベース領域および前記エミッタ領域が配置される動作領域外に延在されてベースパッド電極となり、前記エミッタ電極はその一部が前記動作領域外に延在されてエミッタパッド電極となることを特徴とする請求項１に記載の高周波半導体装置。
【請求項４】
前記導電層は、半導体材料からなることを特徴とする請求項１に記載の高周波半導体装置。
【請求項５】
前記導電層は、少なくとも前記ベース電極下方では周囲を絶縁膜で被覆されることを特徴とする請求項１に記載の高周波半導体装置。
【請求項６】
前記導電層は、前記エミッタ電極と接続することを特徴とする請求項１に記載の高周波半導体装置。
【請求項７】
半導体基板上に一導電型のコレクタ領域を形成し、予定のベース電極の下方に位置する前記コレクタ領域に周囲を絶縁膜で覆われた導電層を形成する工程と、
前記コレクタ領域表面の前記導電層間に逆導電型のベース領域を形成する工程と、
前記ベース領域表面にエミッタ領域を形成する工程と、
前記導電層上方に前記ベース領域とコンタクトするベース電極を形成し、前記エミッタ領域および前記導電層に接続するエミッタ電極を形成する工程とを具備することを特徴とする高周波半導体装置の製造方法。
【請求項８】
前記ベース電極および前記エミッタ電極の形成時に、前記ベース領域および前記エミッタ領域からなる動作領域外に前記ベース電極およびエミッタ電極の一部となるベースパッド電極およびエミッタパッド電極を形成することを特徴とする請求項７に記載の高周波半導体装置の製造方法。
【請求項９】
前記導電層は、半導体材料に不純物を導入して形成することを特徴とする請求項７に記載の高周波半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波半導体装置およびその製造方法に係り、特にベース−コレクタ間の容量を低減し、高周波特性を向上できる高周波半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、ＧＨＺ帯を扱う高周波回路では化合物半導体素子を用いていた。しかし化合物半導体素子は製造プロセス、技術も異なり、高価格であるので、量産性に富みかつ既存の製造ラインで製造できるシリコン半導体素子の開発が望まれている。
【０００３】
図７（Ａ）は、従来のＮＰＮ型バイポーラトランジスタの一例を示す断面図である。バイポーラトランジスタ４０は、Ｎ＋型半導体基板１にＮ−型エピタキシャル層を積層してコレクタ領域２とし、素子分離用のＬＯＣＯＳ酸化膜２０を設ける。ＬＯＣＯＳ酸化膜２０をマスクとしてその間の基板表面にベース領域７を設け、ベース領域７表面には、エミッタ領域１１を設ける。ベース領域７およびエミッタ領域１１には導電材料からなるベース取り出し電極６およびエミッタ取り出し電極１０をコンタクトさせ、それぞれに接続するベース電極１２およびエミッタ電極１３を設ける（例えば特許文献１参照。）。
【０００４】
図７（Ｂ）には平面図を示す。図のＥ−Ｅ線の断面図が図７（Ａ）であり、Ｆ−Ｆ線断面図が図７（Ｃ）である。例えばベース電極１２およびエミッタ電極１３は交互に櫛歯状に配置される。ベース電極１２およびエミッタ電極１３は、ベース領域７およびエミッタ領域１１からなる動作領域外部に更に延在され、ＬＯＣＯＳ酸化膜２０上でそれぞれベースパッド電極１２ｐおよびエミッタパッド電極１３ｐを形成するようにパターニングされる。
【０００５】
ベースパッド電極１２Ｐは、ベース電極１２およびエミッタ電極１３と同層の金属層である１層目の金属層Ｐ１と、その上に絶縁膜２１を介して設けられた２層目の金属層Ｐ２とからなる。ベースパッド電極１２Ｐは、動作領域１５と比較してチップ上の占有面積が大きく、容量低減のために一般的に多層（ここでは２層）メタル構造となっている。なお、ここでは２層目の金属層Ｐ２はボンディングパッド部Ｐのみに設けられる図を示したが、２層目の金属層Ｐ２により動作領域１５の電極も２層メタル構造としたものも知られている。
【特許文献１】特開２００１−３５８１５２号（第３頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
高周波バイポーラトランジスタの利得や雑音特性、利得帯域幅積は、ベース−コレクタ間の接合容量、ベース、エミッタ領域の抵抗などに依存する。図８（Ａ）はベース−コレクタ間の容量を示す概念図であり、図８（Ｂ）は等価回路図である。従来では図７の如く、１００００Å〜１２０００Å程度の厚い素子分離用のＬＯＣＯＳ酸化膜２０上にベース電極を設けることでベース電極−コレクタ電極間を離間し、ベース−コレクタ間の接合容量ＣＢＣを軽減している。
【０００７】
しかし、ＬＯＣＯＳ酸化膜の膜厚は１００００Å〜１２０００Å程度が限界である。その理由として、この厚みは熱処理でエピタキシャル層上にＬＯＣＯＳ酸化膜を形成する上限に近いこと、また熱処理でなくＣＶＤ法で成膜する場合、ＬＯＣＯＳ酸化膜を形成しない部分とのステップカバレッジが大きくなり断線などの原因となったり、段差部分の距離が長くなるためここでの抵抗成分が増加する問題等があるためである。
【０００８】
すなわち、高周波特性を向上させるために更に容量低減を図ろうとしても、ＬＯＣＯＳ酸化膜を厚く成膜する構造では限界があった。
【０００９】
また、チップ上の占有面積が大きくなるボンディングパッド部では、図７（Ｃ）のごとく、多層メタル構造にすることによっても容量低減を図っている。動作領域の配線構造が多層であるか否かに関わらず、ボンディングパッド部は多層メタル構造とするのが一般的であり、製造工程の簡素化やコストの削減にも限界があった。
【課題を解決するための手段】
【００１０】
本発明はかかる課題に鑑みてなされ、半導体基板表面に設けた一導電型のコレクタ領域と、該コレクタ領域表面に設けた複数の逆導電型のベース領域と、該ベース領域表面に設けた一導電型のエミッタ領域と、前記ベース領域に接続するベース電極と、前記エミッタ領域に接続するエミッタ電極とを少なくとも有する高周波半導体装置であって、前記ベース電極下方に、前記エミッタ領域と実質同電位となる導電層を設けることにより解決するものである。
【００１１】
また、前記ベース領域および前記ベース電極とを接続するベース取り出し電極と、前記エミッタ領域および前記エミッタ電極とを接続するエミッタ取り出し電極とを具備することを特徴とするものである。
【００１２】
前記ベース電極はその一部が前記ベース領域および前記エミッタ領域が配置される動作領域外に延在されてベースパッド電極となり、前記エミッタ電極はその一部が前記動作領域外に延在されてエミッタパッド電極となることを特徴とするものである。
【００１３】
また、前記導電層は、半導体材料からなることを特徴とするものである。
【００１４】
また、前記導電層は、少なくとも前記ベース電極下方では周囲を絶縁膜で被覆されることを特徴とするものである。
【００１５】
また、前記導電層は、前記エミッタ電極と接続することを特徴とするものである。
【００１６】
第２に、半導体基板上に一導電型のコレクタ領域を形成する工程と、予定のベース電極の下方に位置する前記コレクタ領域に周囲を絶縁膜で覆われた導電層を形成する工程と、前記コレクタ領域表面の前記導電層間に逆導電型のベース領域を形成する工程と、前記ベース領域表面にエミッタ電極を形成する工程と、前記導電層上方に前記ベース領域とコンタクトするベース電極を形成し、前記エミッタ領域および前記導電層に接続するエミッタ電極を形成する工程とを具備することにより解決するものである。
【００１７】
また、前記ベース電極および前記エミッタ電極の形成時に、前記ベース領域および前記エミッタ領域からなる動作領域外に前記ベース電極およびエミッタ電極の一部となるベースパッド電極およびエミッタパッド電極を形成することを特徴とするものである。
【００１８】
また、前記導電層は、半導体材料に不純物を導入して形成することを特徴とするものである。
【発明の効果】
【００１９】
本発明に依れば、第１に、厚いＬＯＣＯＳ酸化膜を設けずに、ベース−コレクタ間容量ＣＢＣを低減できる。これにより、利得帯域幅積（トランジション周波数）ｆＴおよび順方向伝達利得が向上する。
【００２０】
第２に、導電層の膜厚は、従来のＬＯＣＯＳ酸化膜と比較して薄いので、従来構造と比較してＬＯＣＯＳ酸化膜付近のステップカバレッジを小さくできる。これにより、断線等の不良の低減や、段差部分での抵抗成分も低減でき、装置の薄型化にも寄与できる。
【００２１】
第３に、導電層はポリシリコン層であるので、特にボンディングパッド部において単層メタル構造が実現できる。すなわち、プロセスを複雑にすることなく、ｆＴを向上した高周波半導体装置を実現できる。
【発明を実施するための最良の形態】
【００２２】
図１から図６を参照して、本発明の高周波半導体装置をＮＰＮ型バイポーラトランジスタを例に説明する。
【００２３】
図１は本実施形態のバイポーラトランジスタの断面図である。バイポーラトランジスタ３０は、半導体基板１と、コレクタ領域２と、ベース領域７と、エミッタ領域１１と、ベース取り出し電極６と、エミッタ取り出し電極１０と、ベース電極１２と、エミッタ電極１３と、コレクタ電極１４と、導電層５とから構成される。
【００２４】
半導体基板１は、例えばＮ＋型シリコン基板であり、その上にＮ−型エピタキシャル層を積層してコレクタ領域２とする。コレクタ領域２表面には、所定の間隔で後述する導電層５を複数設ける。導電層５間のコレクタ領域２表面には、ボロン（Ｂ）等の不純物を注入及び拡散して、ベース領域７を複数配置する。
【００２５】
ベース取り出し電極６は、導電層５上に酸化膜４を介して延在され、基板表面に露出したベース領域７とコンタクトする。ベース取り出し電極６は不純物をドーピングしたポリシリコン等の導電材料からなる。導電層５およびベース取り出し電極６上を覆って絶縁膜８が設けられ、導電層５上の絶縁膜８を開口してベース電極１２が設けられる。
【００２６】
更に、ベース領域７上のベース取り出し電極６および絶縁膜８に設けられた開口部には、エミッタ取り出し電極１０を兼ねエミッタ拡散源となるＮ型不純物をドーピングしたポリシリコンが埋設される。
【００２７】
エミッタ領域１１は、エミッタ取り出し電極１０の底部のベース領域７表面に拡散形成されたＮ型領域であり、エミッタ取り出し電極１０を介してエミッタ電極１３と接続する。
【００２８】
上記のベース領域７及びエミッタ領域１１が複数形成されて動作領域１５を構成し、ベース電極１２およびエミッタ電極１３は動作領域１５において例えば櫛歯状に交互に配置される（図２（Ａ）参照）。隣り合うベース領域７は、導電層５および酸化膜４で離間されており、ベース領域７とコレクタ領域２間の接合面積に起因する分の容量を低減できる。
【００２９】
導電層５は、ベース電極１２およびベース取り出し電極６の下方に設けられ、例えば１×１０１５ｃｍ−３程度の不純物をドーピングしたポリシリコン層である。この導電層５は動作領域１５外でエミッタ電極１３と接続される。これにより、導電層５はエミッタ電極１３と実質同電位となる。導電層５は、少なくともベース電極１２下方では周囲を酸化膜４で被覆し、ベース取り出し電極６およびコレクタ領域２と絶縁する。
【００３０】
図２には、本実施形態のバイポーラトランジスタの平面図および断面図を示す。図２（Ａ）が平面図であり、図２（Ｂ）が図２（Ａ）のＡ−Ａ線断面図、図２（Ｃ）が図２（Ａ）のＢ−Ｂ線断面図、図２（Ｄ）が図２（Ａ）のＣ−Ｃ線断面図である。尚、図２（Ａ）のＤ−Ｄ線断面図が図１に相当する。
【００３１】
図２（Ａ）の如く、ベース電極１２およびエミッタ電極１３は櫛歯をかみ合わせた形状に配置される。ベース電極１２は、動作領域１５外まで延在されて、ボンディングワイヤが固着されるベースパッド電極１２ｐを有する。また、エミッタ電極１３も動作領域１５外にエミッタパッド電極１３ｐを有する。導電層５は、破線で示す如く、ベース電極１２とほぼ重畳して、ベース電極１２の下方に配置される。
【００３２】
導電層５は、動作領域１５外で酸化膜４を開口してエミッタ電極１３と接続して、同電位となり（図２（Ｂ）、図２（Ｃ））、少なくともベース電極の下方においては、導電層５は酸化膜４で被覆され、ベース取り出し電極６およびコレクタ領域２と絶縁される（図２（Ｃ）、図２（Ｄ））。
【００３３】
次に、導電層５をエミッタ電極１３と同電位にする効果について説明する。バイポーラトランジスタの高周波特性は、利得帯域幅積（トランジション周波数）ｆＴや順方向伝達利得などで示される。一般的にバイポーラトランジスタのｆＴは数１に表す関係がある。
【００３４】
【数１】
2005051160.tif 000003
【００３５】
ここでＩＥ：エミッタ電流、ＣＥＢ：エミッタ−ベース間接合容量、ＤＢ：ベース領域の拡散係数、Ｘｓ：コレクタ領域深さ、υｓ：コレクタ領域中のキャリヤ走行速度、ｒｃｓ：コレクタ飽和抵抗、ＷＢ：ベース幅、ＣＢＣ：ベース−コレクタ間接合容量、Ｔ：温度、ｋ：ボルツマン定数、ｑ：電子の電荷量、である。
【００３６】
また、一般的に電流利得ＰＧは数２に表される。
【００３７】
【数２】
2005051160.tif 000004
【００３８】
ここでｆＴ：利得帯域幅積、ｒｂｂ’：高周波トランジスタにおけるベース拡がり（内部）抵抗、ｆ：周波数、である。
【００３９】
また、ＰＧを、高周波領域で使われる散乱パラメータであるＳパラメータで表すと数４に示すようになる。
【００４０】
【数３】
2005051160.tif 000005
【００４１】
ここでＳ21：順方向伝達係数、Ｓ11:入力反射係数、である。特に入力反射係数Ｓ11が０の時の電力利得を順方向伝達利得といい、数４に示すようになる。
【００４２】
【数４】
2005051160.tif 000006
【００４３】
ここで、一例として、エミッタ電流ＩＥ＝１０ｍＡ、コレクタ飽和抵抗Ｒｃｓ＝１０Ωの場合について、数１を参照すると、数１のエミッタ−ベース間接合容量の係数ｋＴ／ｑＩＥは、Ｔ＝３００Ｋにおいて２．５９Ωとなり、ベース−コレクタ間容量ＣＢＣの係数Ｒｃｓは約１０Ωである。すなわち、エミッタ−ベース間接合容量ＣＥＢよりもベース−コレクタ間容量ＣＢＣの低減が、ｆＴの高周波化に寄与できるといえる。
【００４４】
従って、ｆＴおよび順方向伝達利得を向上するためには、様々のパラメータの改善が要求されるが、ベース−コレクタ間接合容量ＣＢＣの低減が大きなキーポイントとなる。
【００４５】
なお、数１で示すベース−コレクタ間接合容量ＣＢＣは、半導体装置全体の容量であり、ＬＯＣＯＳ酸化膜２０による容量成分以外のものも含まれる。本実施形態は、ＬＯＣＯＳ酸化膜２０に替えてベース電極１２下方にエミッタ電極１３と同電位となる導電層５を設けることで、ＬＯＣＯＳ酸化膜２０による容量成分（以下ＣＢＣ(LOCOS)と称する）を低減し、装置全体のベース−コレクタ間接合容量ＣＢＣの低減に寄与するものである。
【００４６】
図３（Ａ）には、導電層５付近の概念図を示し、図３（Ｂ）（Ｃ）には等価回路図を示す。図３（Ａ）の如く、本実施形態ではベース電極１２とコレクタ電極１４間にエミッタ電極１３と同電位となる導電層５が配置される。導電層５の周囲は酸化膜４で被覆されており、これにより、ベース−エミッタ−コレクタの電極ＭＯＳ構造となる。すなわち、従来のＬＯＣＯＳ酸化膜によるベース−コレクタ間容量ＣＢＣ(LOCOS)（図８（Ａ）、（Ｂ）参照）が、導電層５によりＣＢＣ１およびＣＢＣ２に振り分けられる。
【００４７】
この等価回路が図３（Ｂ）、図３（Ｃ）である。すなわち、ベース−コレクタ間容量ＣＢＣ１はベース−エミッタ間容量ＣＢＥの一部となり、ベース−コレクタ間容量ＣＢＣ２がエミッタ−コレクタ間容量ＣＥＣの一部となる。すなわち、ＬＯＣＯＳ酸化膜によるベース−コレクタ間容量ＣＢＣ(LOCOS)がキャンセルされたことになる。
【００４８】
すなわち、本実施形態の如くＬＯＣＯＳ酸化膜に替えて導電層５を設け、導電層５をエミッタ電極と同電位とすることで、ベース−コレクタ間容量ＣＢＣを低減でき、ｆＴおよび順方向伝達利得の向上に寄与できるものである。
【００４９】
また、ベースパッド電極１２ｐの下にも導電層５が配置され、同様にベース−コレクタ間容量ＣＢＣ(LOCOS)がキャンセルされる。すなわち、多層メタル構造にする必要がなく、ボンディングパッド部を単層メタル構造とすることができる。
【００５０】
次に、図４から図６を参照して、本実施形態のバイポーラトランジスタの製造方法の一例を説明する。
【００５１】
バイポーラトランジスタの製造方法は、半導体基板上に一導電型のコレクタ領域を形成し、予定のベース電極の下方に位置する前記コレクタ領域に周囲を絶縁膜で覆われた導電層を形成する工程と、前記コレクタ領域表面の前記導電層間に逆導電型のベース領域を形成する工程と、前記ベース領域表面にエミッタ領域を形成する工程と、前記導電層上方に前記ベース領域とコンタクトするベース電極を形成し、前記エミッタ領域および前記導電層に接続するエミッタ電極を形成する工程とから構成される。
【００５２】
第１工程（図４参照）：半導体基板上に一導電型のコレクタ領域を形成し、予定のベース電極の下方に位置する前記コレクタ領域に周囲を絶縁膜で覆われた導電層を形成する工程。
【００５３】
Ｎ＋型シリコン基板１上にＮ−型エピタキシャル層を積層してコレクタ領域２を形成する。予定のベース電極下方に位置するコレクタ領域２表面には溝３を形成する。隣り合う溝３の間が後の工程でベース領域となるので、ベース−コレクタ接合面積を考慮して所定の距離で離間する。全面に、例えば２０００Å程度の酸化膜４ａを形成する。（図４（Ａ））。
【００５４】
全面に、例えば１×１０１５ｃｍ−３程度の不純物がドープされたポリシリコンを堆積する。ポリシリコンは、ベース電極下方に位置するように設けられ、一部が動作領域外のエミッタ電極下方まで延在するようにパターニングする（図２参照）。溝３内に設けられたポリシリコンは導電層５となる。尚、図示は省略するが、溝３をある程度の深さに形成し、全面のエッチングにより溝３に埋設され、基板表面から突出しない導電層５を形成してもよい。その後、全面に例えば２０００Å程度の酸化膜４ｂを再度形成し、酸化膜４により導電層５を被覆する。その後、隣り合う導電層５間などの酸化膜４を除去する。これにより、周囲を酸化膜４で被覆された導電層５が形成される（図４（Ｂ））。酸化膜４は、少なくともベース電極下方に位置する領域には残され、エミッタ電極１３とのコンタクト領域は、除去される（図２参照）。
【００５５】
また、溝３を設けず、コレクタ領域２上に酸化膜４ａを設けて導電層５となるポリシリコンを堆積後、ベース電極下方に残るように導電層５をパターニングし、その上を酸化膜４ｂで被覆しても良い。尚、その場合でも導電層５間の酸化膜４は除去してコレクタ領域２を露出する。
【００５６】
第２工程（図５参照）：前記コレクタ領域表面の前記導電層間に逆導電型のベース領域を形成する工程。
【００５７】
全面に、Ｐ型不純物をドープしたポリシリコン６を堆積し、予定のエミッタ領域部分のポリシリコンを除去して開口部を形成する。その後熱処理を施して導電層５間に露出したコレクタ領域２表面にＰ型不純物７ａを拡散する（図５（Ａ））。更に開口部にもＰ型不純物７ｂをイオン注入して浅く拡散し、ベース領域７を形成する。後の工程のエミッタ領域形成により、浅いベース幅ＷＢが得られる（図５（Ｂ））。ポリシリコンは、ベース取り出し電極６となる。
【００５８】
第３工程（図６（Ａ））：ベース領域表面にエミッタ領域を形成する工程。
【００５９】
その後、全面に絶縁膜８を堆積し、エミッタ領域が形成される開口部分の絶縁膜８をエッチングにより除去する。全面にサイドウォール形成用の絶縁膜を更に堆積して全面エッチバックし、エミッタ領域の開口部にサイドウォール９を形成する（図６（Ａ））。
【００６０】
全面にＮ型不純物をドープしたポリシリコンを堆積して所定の形状にパターニングし、少なくともエミッタ領域開口部を埋設するエミッタ拡散源を兼ねたエミッタ取り出し電極１０を形成する。エミッタ取り出し電極１０は、開口部周囲の絶縁膜８上にも設けられる。この、エミッタ拡散源から不純物をベース領域７表面に拡散し、エミッタ領域１１を形成する（図６（Ｂ））。
【００６１】
第４工程：  導電層上方にベース領域とコンタクトするベース電極を形成し、エミッタ領域および導電層に接続するエミッタ電極を形成する工程。
【００６２】
導電層５上の絶縁膜８を除去し、金属層を堆積して所定の形状にパターニングし、導電層５上で、ベース取り出し電極６にコンタクトするベース電極１２およびエミッタ取り出し電極１０にコンタクトするエミッタ電極１３を形成する。また、このとき、動作領域１５外では一部のエミッタ電極１３下方では、酸化膜４ｂを除去して導電層５を露出し、導電層５とエミッタ電極１３とを接続する（図２（Ａ）、（Ｂ）参照。）。更に裏面には蒸着によりコレクタ電極が形成され、図１に示す最終構造を得る。また動作領域１５外では、エミッタ電極１３の一部がエミッタパッド電極１３ｐ、ベース電極１２の一部がベースパッド電極１２ｐとしてパターニングされる。
【００６３】
尚、本実施形態においては導電層５は不純物をドーピングしたポリシリコンで説明したが、これに限らず、例えば金属層等の導電層で形成しても良い。しかし、導電層５をポリシリコンで形成すれば、特にボンディングパッド部において、単層メタル構造で容量の低減が実現できる。従来構造のごとく、容量低減のためにボンディングパッド部を多層のメタル構造とする必要もなく、製造工程の簡素化およびコストの削減を図れるので、好適である。
【図面の簡単な説明】
【００６４】
【図１】本発明の高周波半導体装置を説明する断面図である。
【図２】本発明の高周波半導体装置を説明する（Ａ）平面図、（Ｂ）断面図、（Ｃ）断面図、（Ｄ）断面図である。
【図３】本発明の高周波半導体装置を説明する（Ａ）概念図、（Ｂ）等価回路図、（Ｃ）等価回路図である。
【図４】本発明の高周波半導体装置の製造方法を説明する断面図である。
【図５】本発明の高周波半導体装置の製造方法を説明する断面図である。
【図６】本発明の高周波半導体装置の製造方法を説明する断面図である。
【図７】従来の高周波半導体装置を説明する（Ａ）断面図、（Ｂ）平面図、（Ｃ）断面図である。
【図８】従来の高周波半導体装置を説明する（Ａ）概念図、（Ｂ）等価回路図である。
【符号の説明】
【００６５】
１      Ｎ＋型シリコン基板
２      コレクタ領域
３      溝
４      酸化膜
５      導電層
６      ベース取り出し電極
７      ベース領域
８      絶縁膜
９      サイドウォール
１０    エミッタ取り出し電極
１１    エミッタ領域
１２    ベース電極
１２ｐ  ベースパッド電極
１３    エミッタ電極
１３ｐ  エミッタパッド電極
１４    コレクタ電極
１５    動作領域  
２０    ＬＯＣＯＳ酸化膜
２１    絶縁膜
３０    バイポーラトランジスタ
４０    バイポーラトランジスタ
【図１】
2005051160.tif 000007
【図２】
2005051160.tif 000008
【図３】
2005051160.tif 000009
【図４】
2005051160.tif 000010
【図５】
2005051160.tif 000011
【図６】
2005051160.tif 000012
【図７】
2005051160.tif 000013
【図８】
2005051160.tif 000014