(57)【要約】    【課題】エッチング制御のばらつきなどに依存することのない不純物拡散方法を提供する。また、互いに閾値電圧の異なる電界効果トランジスタを、同一基板上に形成する際に、エッチング制御のばらつきなどに依存することのないようにし、かつ製品歩留まりを向上させる。    【解決手段】同一の半導体基板内に深さを異ならせて不純物を拡散させる不純物拡散方法であって、互いに物性の異なる第１絶縁膜と第２絶縁膜とを拡散マスクとして前記半導体基板内に不純物を拡散させる。第１の電界効果トランジスタの第１ゲート拡散層上及び第２の電界効果トランジスタの第２ゲート拡散層上に、互いに物性の異なる第１絶縁膜と第２絶縁膜とを拡散マスクとしてそれぞれ露出させ、前記第１ゲート拡散層と前記第２ゲート拡散層とに拡散深さを異ならせて同時に不純物を拡散させる。【選択図】      図６
2005166786.tif 000002
【特許請求の範囲】
【請求項１】
同一の半導体基板内に深さを異ならせて不純物を拡散させる不純物拡散方法であって、互いに物性の異なる第１絶縁膜と第２絶縁膜とを拡散マスクとして前記半導体基板内に同時に不純物を拡散させることを特徴とする不純物拡散方法。
【請求項２】
同一の半導体基板上に、互いに閾値電圧の異なる第１の電界効果トランジスタと第２の電界効果トランジスタとを設けた半導体装置の製造方法において、
前記第１の電界効果トランジスタの第１ゲート拡散層上及び前記第２の電界効果トランジスタの第２ゲート拡散層上に、互いに物性の異なる第１絶縁膜と第２絶縁膜とを拡散マスクとしてそれぞれ露出させ、前記第１ゲート拡散層と前記第２ゲート拡散層とに拡散深さを異ならせて同時に不純物を拡散させることを特徴とする半導体装置の製造方法。
【請求項３】
同一の半導体基板上に、互いに閾値電圧の異なる第１の電界効果トランジスタと第２の電界効果トランジスタとを設けた半導体装置において、
前記第１の電界効果トランジスタの第１ゲート拡散層上及び前記第２の電界効果トランジスタの第２ゲート拡散層上に露出させた互いに物性の異なる第１絶縁膜と第２絶縁膜とを拡散マスクとして同時に不純物を拡散させ、前記第１ゲート拡散層と前記第２ゲート拡散層とにおける不純物の拡散深さを異ならせたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、不純物拡散方法及び半導体装置の製造方法、並びに半導体装置に関する。
【背景技術】
【０００２】
半導体プロセスにおいて、半導体基板内に不純物を注入する技術は必要不可欠であり、例えば後述する電界効果型トランジスタの製造では、閾値電圧を決定するために半導体基板内にＰ型不純物を拡散させている。
【０００３】
他方、近年ではマイクロ波帯を中心とする高い周波数の電波が利用されている携帯電話などの移動体通信機器などでは、高周波信号の送受信における増幅、スイッチング及びミキシングなどに、一つのチップ上にパワーアンプ、スイッチ等の複数の機能回路を設けた通信用ＭＭＩＣ（Monolithic Microwave IC）が用いられている。
【０００４】
かかる通信用ＭＭＩＣには、化合物半導体を材料として製造されたショットキー型電界効果トランジスタ（ＭＥＳＦＥＴ：Metal-Semiconductor Field Effect Transistor）や接合型電界効果トランジスタ（ＪＦＥＴ：Junction Field Effect Transistor）などの前記電界効果型トランジスタ（ＦＥＴ：Field Effect Transistor）が多用されているが、高集積化の観点から、一つの基板上に、異なる閾値電圧を有するＦＥＴを混載することが重要となってきている。
【０００５】
このようなことから、同一の半導体基板上に異なる閾値電圧を有する複数のトランジスタを形成した半導体装置が種々提案されてきている（例えば、特許文献１を参照）。
【０００６】
ここで、接合型高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）において異なる閾値電圧を有するＦＥＴを同一基板上にモノリシックに形成する技術の一例を、図８〜図１４を参照しながら説明する。
【０００７】
図８は素子分離により、ＦＥＴ部分以外の半導体基板が不活性化された状態の断面視による説明図である。ここでは、左側のＦＥＴ−１を閾値電圧の高いエンハンスメント型電界効果トランジスタ（Ｅ−ＦＥＴ）、右側のＦＥＴ−２をデプレッション型電界効果トランジスタ（Ｄ−ＦＥＴ）としており、図中、１００は半導体基板、１１０、１２０はチャネル層、１３０，１４０は拡散層、１５０は絶縁膜である。
【０００８】
先ず、図９に示すように、レジスト１６０でマスクし、図１０に示すように、前記絶縁膜１５０のみならず、ＦＥＴ−１側の拡散層１３０まで選択的にエッチングして層厚を薄くする。
【０００９】
次いで、図１１に示すように、再度レジスト１７０を用いてパターンニングを行い、図１２に示すようにＦＥＴ−２側の絶縁膜１５０を開口する。
【００１０】
そして、ゲート形成工程において、図１３に示すようにゲート部へ同時にＰ型不純物を拡散する。このとき、図示するように、開口直下部１８０，１９０における両拡散層１３０，１４０は厚さが異なることから、図１４に示すように、ＦＥＴ−１とＦＥＴ−２とのゲート拡散には実効的な拡散深さが生じ、それぞれの閾値電圧が異なるものとなる。
【特許文献１】特開２００３−２９８０６０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところが、上述した製法では、エンハンスメント型とするＦＥＴ−１の拡散層１３０のエッチング量は数ｎｍしかなく、エッチング制御が極めて難しいものとなっていた。
【００１２】
したがって、実際のエッチング量のばらつきも大きくなって、Ｅ−ＦＥＴの閾値電圧の制御は非常に困難であった。
【００１３】
また、前記Ｅ−ＦＥＴの閾値電圧を、Ｄ−ＦＥＴの閾値電圧との相関によって決定する方法もあるが、例えばＤ−ＦＥＴの閾値電圧を調整するために拡散を追い込んでいくと、拡散の追い込みが多くなるにしたがってＥ−ＦＥＴのゲート拡散層が深くなりすぎてしまい、Ｅ−ＦＥＴの閾値電圧が規格外の値になってしまうおそれがあった。
【００１４】
このように、同一の半導体基板上に閾値電圧の異なるトランジスタをモノリシックに形成することは、極めて重要でありながら製造時における歩留まりの向上を図ることが困難な状況にある。
【００１５】
本発明は、上記課題を解決することのできる不純物拡散方法及び半導体装置の製造方法、並びに半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１６】
請求項１記載の本発明では、同一の半導体基板内に深さを異ならせて不純物を拡散させる不純物拡散方法であって、互いに物性の異なる第１絶縁膜と第２絶縁膜とを拡散マスクとして前記半導体基板内に同時に不純物を拡散させることとした。
【００１７】
請求項２記載の本発明では、同一の半導体基板上に、互いに閾値電圧の異なる第１の電界効果トランジスタと第２の電界効果トランジスタとを設けた半導体装置の製造方法において、前記第１の電界効果トランジスタの第１ゲート拡散層上及び前記第２の電界効果トランジスタの第２ゲート拡散層上に、互いに物性の異なる第１絶縁膜と第２絶縁膜とを拡散マスクとしてそれぞれ露出させ、前記第１ゲート拡散層と前記第２ゲート拡散層とに拡散深さを異ならせて同時に不純物を拡散させることとした。
【００１８】
請求項３記載の本願発明では、同一の半導体基板上に、互いに閾値電圧の異なる第１の電界効果トランジスタと第２の電界効果トランジスタとを設けた半導体装置において、前記第１の電界効果トランジスタの第１ゲート拡散層上及び前記第２の電界効果トランジスタの第２ゲート拡散層上に露出させた互いに物性の異なる第１絶縁膜と第２絶縁膜とを拡散マスクとして同時に不純物を拡散させ、前記第１ゲート拡散層と前記第２ゲート拡散層とにおける不純物の拡散深さを異ならせた。
【発明の効果】
【００１９】
（１）請求項１記載の本発明では、同一の半導体基板内に深さを異ならせて不純物を拡散させる不純物拡散方法であって、互いに物性の異なる第１絶縁膜と第２絶縁膜とを拡散マスクとして前記半導体基板内に同時に不純物を拡散させることとしたので、制御が困難な半導体基板内の拡散層へのエッチングが不要となり、これを同一半導体基板上に異なる閾値電圧を有するＦＥＴを形成する技術に応用すれば、製法が容易になるとともに、製品歩留まりなどの向上を図ることが可能となる。
【００２０】
（２）請求項２記載の本発明によれば、同一の半導体基板上に、互いに閾値電圧の異なる第１の電界効果トランジスタと第２の電界効果トランジスタとを設けた半導体装置の製造方法において、前記第１の電界効果トランジスタの第１ゲート拡散層上及び前記第２の電界効果トランジスタの第２ゲート拡散層上に、互いに物性の異なる第１絶縁膜と第２絶縁膜とを拡散マスクとしてそれぞれ露出させ、前記第１ゲート拡散層と前記第２ゲート拡散層とに拡散深さを異ならせて同時に不純物を拡散させることとしたので、制御が困難な半導体基板内の拡散層へのエッチングが不要となり、かかるエッチングのばらつきに依存することなく同一半導体基板上に異なる閾値電圧を有する電界効果トランジスタを形成することが可能となり、かつ製品歩留まりの向上も期待できる。
【００２１】
（３）請求項３記載の本願発明によれば、同一の半導体基板上に、互いに閾値電圧の異なる第１の電界効果トランジスタと第２の電界効果トランジスタとを設けた半導体装置において、前記第１の電界効果トランジスタの第１ゲート拡散層上及び前記第２の電界効果トランジスタの第２ゲート拡散層上に露出させた互いに物性の異なる第１絶縁膜と第２絶縁膜とを拡散マスクとして同時に不純物を拡散させ、前記第１ゲート拡散層と前記第２ゲート拡散層とにおける不純物の拡散深さを異ならせたので、安価なＭＭＩＣなどを提供することが可能となる。
【発明を実施するための最良の形態】
【００２２】
本発明は、同一の半導体基板内に深さを異ならせて不純物を拡散させる不純物拡散方法であって、互いに物性の異なる第１絶縁膜と第２絶縁膜とを拡散マスクとして前記半導体基板内に同時に不純物を拡散させるようにしたものである。
【００２３】
すなわち、拡散マスクとして物性の異なる複数の絶縁膜を用意して、各絶縁膜を半導体基板上に露出させ、これらに拡散用開口を設けた後、所定の不純物を同時に拡散させていくものであるが、かかる方法によれば、前記両拡散用開口部へのそれぞれの不純物の導入量が結果的に異なってくる。
【００２４】
これは、第１絶縁膜と第２絶縁膜とで物性が異なることに起因しているもので、拡散材料である不純物の原子あるいは分子の表面マイグレーション長が異なることや不純物の原子あるいは分子の絶縁膜への吸着や反応の難易度によるものと考えられる。
【００２５】
このように、絶縁膜の物性の違いとして、例えば拡散材料である不純物の原子あるいは分子の表面マイグレーション長を異ならせるものを採用することで、それぞれの拡散用開口への不純物の移動度合いを異ならせて、同一基板内に深さの異なる不純物拡散を実現可能としているのである。
【００２６】
ここで、マイグレーション長とは、エピタキシャル成長や不純物拡散において、原料となる原子あるいは分子が物質の表面上を単位時間あたりに移動する距離を示している。
【００２７】
また、不純物拡散は、その拡散深さによってＥＦＴなどの閾値電圧を決定することができることから、上述した不純物拡散方法を同一半導体基板上に異なる閾値電圧を有するＦＥＴを形成する技術に応用することができる。
【００２８】
そこで、同一の半導体基板上に、互いに閾値電圧の異なる第１の電界効果トランジスタと第２の電界効果トランジスタとを設けた半導体装置を製造する場合において、前記第１の電界効果トランジスタの第１ゲート拡散層上及び前記第２の電界効果トランジスタの第２ゲート拡散層上に、互いに物性の異なる第１絶縁膜と第２絶縁膜とを拡散マスクとしてそれぞれ露出させ、前記第１ゲート拡散層と前記第２ゲート拡散層とに拡散深さを異ならせて不純物を同時に拡散させ、拡散部分の底部とチャネル層との距離とをそれぞれ異ならせることにより、前記第１の電界効果トランジスタと第２の電界効果トランジスタとの閾値電圧を異ならせることができる。
【００２９】
このとき、上記半導体装置の半導体基板としては、電子移動度が大きく高速デバイスに適しているＧａＡｓ（ガリウム砒素）などの化合物半導体基板を用いることが好ましい。
【００３０】
このように、本実施の形態によれば、従来のように、制御が困難な半導体基板内の拡散層へのエッチングが不要となり、かかるエッチングのばらつきに依存することなく同一半導体基板上に異なる閾値電圧を有するＦＥＴを容易に形成することが可能となる。なおかつ製品歩留まりの向上も期待できる。
【００３１】
また、前記第１の電界効果トランジスタをエンハンスメント形電界効果トランジスタ（Ｅ−ＦＥＴ）、前記第２の電界効果トランジスタをデプレッション形電界効果トランジスタ（Ｄ−ＦＥＴ）とし、また、前記第１絶縁膜をＳｉＮ膜、前記第２絶縁膜をＳｉＯ2膜とすることができる。前記ＳｉＮ膜上では、例えば拡散不純物ＺｎはＳｉＯ2膜よりも大きなマイグレーション長を示すと考えられている。
【００３２】
これにより、例えば通信用ＭＭＩＣへＥ−ＦＥＴとＤ−ＦＥＴとの混載が可能となり、しかも、上記ＳｉＮ膜やＳｉＯ2膜は、従来絶縁膜として用いられるものであって、拡散マスクとして特別な材料を用いる必要はないことからコスト増のおそれもなく、安価なＭＭＩＣなどを提供することが可能となる。
【００３３】
以下、図面を参照しながら本発明の実施の形態をより具体的に説明する。
【００３４】
図１〜図７は、本発明に係る半導体装置としての接合型高電子移動度トランジスタの製造工程の一部を示しており、理解を容易にするために、各図面の左側にＥ−ＦＥＴを、右側にＤ−ＦＥＴを配置して説明する。
【００３５】
図１に示すように、予め素子分離してＦＥＴ部分以外の部分が不活性化されたＧａＡｓ等の化合物半導体基板１０上に、周知の方法によりＳｉ等のイオンを注入してＤ−ＦＥＴ及びＥ−ＦＥＴの各チャネル層２１，３１を形成するとともに、両チャネル層２１，３１上に拡散層２２，３２を形成し、化合物半導体基板１０上に、先ずプラズマＣＶＤ法などによって、ＳｉＮ膜からなる第１絶縁膜４を成膜する。膜厚は３００ｎｍ程度とする。
【００３６】
次いで、図２に示すように、前記第１絶縁膜４上に、ＳｉＯ2膜からなる第２絶縁膜５を同様に成膜する。この膜厚も３００ｎｍ程度とする。
【００３７】
これら第１絶縁膜４と第２絶縁膜５とは物性が異なり、特に、両者では拡散材料である不純物の原子あるいは分子の表面マイグレーション長や吸着率が互いに異なると考えられている。なお、絶縁膜材料としては、必ずしもＳｉＮ膜とＳｉＯ2膜とを用いる必要はないが、ＲＩＥ（反応性イオンエッチング）技術などのエッチングで選択エッチングが可能なものとする。
【００３８】
また、本実施の形態で用いたＳｉＯ2膜は、半絶縁性のＧａＡｓである化合物半導体基板１０上では、酸素原子がＳｉＯ2膜から化合物半導体基板１０内に進入するおそれがあるので、化合物半導体基板１０上に直接ではなく、第１絶縁膜４上に成膜する第２絶縁膜５として用いている。そして、本実施形態で用いた前記ＳｉＮ膜からなる第１絶縁膜４上では、拡散材料であるＺｎなどの不純物は、より大きなマイグレーション長を示すものと考えられている。このように、絶縁膜の種類を決定する場合は、絶縁膜の物性、半導体基板の種類、ＦＥＴの種類、さらにはＦＥＴの閾値電圧などを勘案する必要がある。
【００３９】
次に、図３に示すように、Ｄ−ＦＥＴのゲート形成領域を開口するために、第１のレジストパターン６を第２絶縁膜５上に形成する。ここでは、拡散深さの浅いＤ−ＦＥＴを形成するために、そのゲート部周辺のみを残すようにパターンニングしている。
【００４０】
そして、ＲＩＥなどの異方性エッチングにより第２絶縁膜５を選択的にエッチングした後にレジストを除去すれば、図４に示すように、化合物半導体基板１０上には第１絶縁膜４と第２絶縁膜５の物性の異なる２つの絶縁膜が露出する。
【００４１】
次に、図５に示すように、前記第１絶縁膜４と第２絶縁膜５の表面上に、第２のレジストパターン７を形成し、拡散深さの浅いＤ−ＦＥＴを形成するために形成した開口部５０に対応させるとともに、Ｅ−ＦＥＴのゲート形成領域を開口するためにそのゲート部周辺のみを残すようにパターンニングし、さらにＲＩＥなどの異方性エッチングを選択的に行って、Ｅ−ＦＥＴのゲート部開口部２３とＤ−ＦＥＴのゲート開口部３３とを形成する。このようにして、化合物半導体基板１０上には、ゲート領域が第１絶縁膜４に囲まれたＥ−ＦＥＴの形成領域と、ゲート領域が第２絶縁膜５に囲まれたＤ−ＦＥＴ形成領域が形成されることになる（図６）。
【００４２】
前述したように、第１絶縁膜４は、第２絶縁膜５に比べてマイグレーション長が大きいとされているために、同一雰囲気下で同時に気相拡散させた場合でも、図６に示すように、Ｄ−ＦＥＴのゲート開口部３３よりもＥ−ＦＥＴのゲート開口部２３の方へ、より多くの不純物原子あるいは分子が供給され、化合物半導体基板１０のエピタキシャル結晶への拡散速度が速くなる。その結果、図７に示すように、同一基板内に、異なる深さで不純物拡散が実現する。
【００４３】
その後、コンタクトホール形成工程や電極の形成工程などの周知の工程を経て、最終的に閾値電圧が互いに異なるＦＥＴを同一基板上に形成することができる。
【００４４】
そして、これをＭＭＩＣなどに採用することで、従来のように、拡散層にエッチングばらつきなどに依存することがなくなり、製品歩留まりが良好で安価な製品提供が可能となる。
【図面の簡単な説明】
【００４５】
【図１】本実施の形態に係る半導体装置の製造工程の一部を示す説明図である。
【図２】本実施の形態に係る半導体装置の製造工程の一部を示す説明図である。
【図３】本実施の形態に係る半導体装置の製造工程の一部を示す説明図である。
【図４】本実施の形態に係る半導体装置の製造工程の一部を示す説明図である。
【図５】本実施の形態に係る半導体装置の製造工程の一部を示す説明図である。
【図６】本実施の形態に係る半導体装置の製造工程の一部を示す説明図である。
【図７】本実施の形態に係る半導体装置の製造工程の一部を示す説明図である。
【図８】従来の半導体装置の製造工程の一部を示す説明図である。
【図９】従来の半導体装置の製造工程の一部を示す説明図である。
【図１０】従来の半導体装置の製造工程の一部を示す説明図である。
【図１１】従来の半導体装置の製造工程の一部を示す説明図である。
【図１２】従来の半導体装置の製造工程の一部を示す説明図である。
【図１３】従来の半導体装置の製造工程の一部を示す説明図である。
【図１４】従来の半導体装置の製造工程の一部を示す説明図である。
【符号の説明】
【００４６】
４  第１絶縁膜
５  第２絶縁膜
１０  化合物半導体基板
２１，３１  チャネル層
２２，３２  拡散層
２３，３３  ゲート開口部
【図１】
2005166786.tif 000003
【図２】
2005166786.tif 000004
【図３】
2005166786.tif 000005
【図４】
2005166786.tif 000006
【図５】
2005166786.tif 000007
【図６】
2005166786.tif 000008
【図７】
2005166786.tif 000009
【図８】
2005166786.tif 000010
【図９】
2005166786.tif 000011
【図１０】
2005166786.tif 000012
【図１１】
2005166786.tif 000013
【図１２】
2005166786.tif 000014
【図１３】
2005166786.tif 000015
【図１４】
2005166786.tif 000016