(57)【要約】【課題】  製造効率の高い半導体装置の製造方法及び半導体装置並びに電子機器を提供する。【解決手段】  ベース基板１０と、複数の第１のパッド２４を有しベース基板１０に搭載された第１の半導体チップ２０と、第１の半導体チップ２０の側方に形成された第１の絶縁部３０と、第１のパッド２４と電気的に接続された第１の配線パターン４０とを有する半導体モジュール１００を用意する。半導体モジュール１００に、複数の第２のパッド５４を有する第２の半導体チップ５０を、第２のパッド５４が設けられた面とは反対側の面が第１の半導体チップ２０と対向するように搭載する。第２の半導体チップ５０の側方に第２の絶縁部６０を形成する。その後、第２のパッド５４と電気的に接続された第２の配線パターン７０を、第２の絶縁部６０上を通るように形成する。【選択図】      図４
2005302763.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板と、複数の第１のパッドを有し前記ベース基板に搭載された第１の半導体チップと、前記第１の半導体チップの側方に形成された第１の絶縁部と、前記第１のパッドと電気的に接続された第１の配線パターンとを有する半導体モジュールを用意すること、
前記半導体モジュールに、複数の第２のパッドを有する第２の半導体チップを、前記第２のパッドが設けられた面とは反対側の面が前記第１の半導体チップと対向するように搭載すること、
前記第２の半導体チップの側方に第２の絶縁部を形成すること、及び、その後、
前記第２のパッドと電気的に接続された第２の配線パターンを、前記第２の絶縁部上を通るように形成することを含む半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第１の半導体チップは、前記第１のパッドが形成された面とは反対側の面が前記ベース基板と対向するように搭載されてなる半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記第１の半導体チップは、前記第１のパッドが形成された面が前記ベース基板に対向するように搭載されてなる半導体装置の製造方法。
【請求項４】
請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記第２の配線パターンを、前記第１の配線パターンと電気的に接続するように形成する半導体装置の製造方法。
【請求項５】
請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記第２の配線パターンを、前記第１の配線パターンと電気的に接続しないように形成する半導体装置の製造方法。
【請求項６】
請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記第２の配線パターンを、導電性微粒子を含有する溶剤を利用して形成する半導体装置の製造方法。
【請求項７】
ベース基板と、複数の第１のパッドを有し前記ベース基板に搭載された第１の半導体チップと、前記第１の半導体チップの側方に形成された第１の絶縁部と、前記第１のパッドと電気的に接続された第１の配線パターンとを有する半導体モジュールと、
複数の第２のパッドを有し、前記半導体モジュールに、前記第２のパッドが設けられた面とは反対側の面が前記第１の半導体チップと対向するように搭載された第２の半導体チップと、
前記第２の半導体チップの側方に形成された第２の絶縁部と、
前記第２のパッドと電気的に接続されてなり、前記第２の絶縁部上を通るように形成された第２の配線パターンと、
を含む半導体装置。
【請求項８】
請求項７記載の半導体装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法並びに電子機器に関する。
【背景技術】
【０００２】
半導体チップが搭載された基板を積層して、複数の半導体チップを有する半導体装置を製造する方法が知られている。基板を利用することなく半導体チップを積層することができれば、半導体装置の製造効率を高めることができる。
【０００３】
本発明の目的は、半導体装置及び、製造効率の高い半導体装置の製造方法、並びに電子機器を提供することにある。
【特許文献１】特開平７−１７６６８４号公報
【発明の開示】
【課題を解決するための手段】
【０００４】
（１）本発明に係る半導体装置の製造方法は、ベース基板と、複数の第１のパッドを有し前記ベース基板に搭載された第１の半導体チップと、前記第１の半導体チップの側方に形成された第１の絶縁部と、前記第１のパッドと電気的に接続された第１の配線パターンとを有する半導体モジュールを用意すること、
前記半導体モジュールに、複数の第２のパッドを有する第２の半導体チップを、前記第２のパッドが設けられた面とは反対側の面が前記第１の半導体チップと対向するように搭載すること、
前記第２の半導体チップの側方に第２の絶縁部を形成すること、及び、その後、
前記第２のパッドと電気的に接続された第２の配線パターンを、前記第２の絶縁部上を通るように形成することを含む。本発明によると、インターポーザ等の積層用基板を利用することなく半導体チップを積層することができる。そのため、半導体装置を効率よく製造することができる。また、第２の半導体チップを搭載した後に第２の配線パターンを形成することから、第２の配線パターンの引き回しの自由度を高めることができる。そのため、容易に第２の配線パターンを最適経路で形成することが可能となり、電気的な信頼性の高い半導体装置を製造することができる。
（２）この半導体装置の製造方法において、
前記第１の半導体チップは、前記第１のパッドが形成された面とは反対側の面が前記ベース基板と対向するように搭載されていてもよい。
（３）この半導体装置の製造方法において、
前記第１の半導体チップは、前記第１のパッドが形成された面が前記ベース基板に対向するように搭載されていてもよい。
（４）この半導体装置の製造方法において、
前記第２の配線パターンを、前記第１の配線パターンと電気的に接続するように形成してもよい。
（５）この半導体装置の製造方法において、
前記第２の配線パターンを、前記第１の配線パターンと電気的に接続しないように形成してもよい。
（６）この半導体装置の製造方法において、
前記第２の配線パターンを、導電性微粒子を含有する溶剤を利用して形成してもよい。
（７）本発明に係る半導体装置は、ベース基板と、複数の第１のパッドを有し前記ベース基板に搭載された第１の半導体チップと、前記第１の半導体チップの側方に形成された第１の絶縁部と、前記第１のパッドと電気的に接続された第１の配線パターンとを有する半導体モジュールと、
複数の第２のパッドを有し、前記半導体モジュールに、前記第２のパッドが設けられた面とは反対側の面が前記第１の半導体チップと対向するように搭載された第２の半導体チップと、
前記第２の半導体チップの側方に形成された第２の絶縁部と、
前記第２のパッドと電気的に接続されてなり、前記第２の絶縁部上を通るように形成された第２の配線パターンと、
を含む。本発明によると、半導体チップは、インターポーザ等の積層用基板を利用することなく積層されてなる。そのため、厚みが薄く、実装性に優れた半導体装置を提供することができる。
（８）本発明に係る電子機器は、上記半導体装置を有する。
【発明を実施するための最良の形態】
【０００５】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【０００６】
（第１の実施の形態）
図１〜図５は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。本実施の形態に係る半導体装置の製造方法は、図１に示す、半導体モジュール１００を用意することを含む。半導体モジュール１００は、ベース基板１０を有する。ベース基板１０の材料や構造は特に限定されず、既に公知となっているいずれかの基板を利用してもよい。ベース基板１０は、フレキシブル基板であってもよく、リジッド基板であってもよい。ベース基板１０は、積層型の基板であってもよく、あるいは、単層の基板であってもよい。ベース基板１０は、図示しない配線パターンを有していてもよい。また、ベース基板１０の外形も特に限定されるものではない。
【０００７】
半導体モジュール１００は、第１の半導体チップ２０を有する。第１の半導体チップ２０には、図１に示すように、集積回路２２が形成されていてもよい。集積回路２２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。第１の半導体チップ２０は、複数の第１のパッド２４を有する。第１のパッド２４は、第１の半導体チップ２０の内部と電気的に接続されていてもよい。あるいは、第１の半導体チップ２０の内部と電気的に接続されていないパッドを含めて、第１のパッド２４と称してもよい。第１の半導体チップ２０の第１のパッド２４が形成された面を、第１の面２６と称してもよい。第１の面２６の外形は矩形（正方形を含む）であってもよい。第１のパッド２４は、第１の面２６の周縁部（端部）に形成されていてもよい。例えば、第１のパッド２４は、第１の面２６の４辺に沿って配列されていてもよいし、２辺に沿って配列されていてもよい。あるいは、少なくとも１つの第１のパッド２４が、第１の面２６の中央部に配置されていてもよい。第１のパッド２４は、例えばＡｕ又はＡｌによって、薄く平らに形成されていてもよい。第１のパッド２４の平面形状は、矩形をなしていてもよく、あるいは円形をなしていてもよい。第１の半導体チップ２０は、図１に示すように、ベース基板１０に搭載されてなる。第１の半導体チップ２０は、ベース基板１０に、第１のパッド２４が形成された面（第１の面２６）とは反対側の面（第２の面２８）がベース基板１０と対向するように搭載されてなる。すなわち、第１の半導体チップ２０は、ベース基板１０に、フェースアップ実装されていると言える。第１の半導体チップ２０は、絶縁性の接着剤によって、ベース基板１０に固着されていてもよい。なお、第１の半導体チップ２０の第１の面２６には、図示しない保護膜が形成されていてもよい。保護膜は、電気的な絶縁膜であってもよい。保護膜を、パッシベーション膜と称してもよい。
【０００８】
半導体モジュール１００は、第１の絶縁部３０を有する。第１の絶縁部３０は、第１の半導体チップ２０の側方に形成されてなる。第１の絶縁部３０を形成する方法は特に限定されず、例えば、ディスペンサを利用して絶縁性のペーストを滴下して、これを硬化させることで第１の絶縁部３０を形成してもよい。第１の絶縁部３０は、図１に示すように、第１の半導体チップ２０の第１の面２６上に至るように形成してもよい。
【０００９】
半導体モジュール１００は、第１の配線パターン４０を有する。第１の配線パターン４０は、第１のパッド２４と電気的に接続されてなる。第１の配線パターン４０は、図１に示すように、第１の絶縁部３０上を通るように形成されていてもよい。第１の配線パターン４０を形成する方法は特に限定されず、後述する第２の配線パターン７０を形成する方法と同じ方法を適用してもよい。すなわち、第１の配線パターン４０は、導電性微粒子を含有する溶剤を利用して形成してもよい。
【００１０】
本実施の形態に係る半導体装置の製造方法は、図２に示すように、半導体モジュール１００に、第２の半導体チップ５０を搭載することを含む。第２の半導体チップ５０の構成は特に限定されないが、第１の半導体チップ２０と同じ構成をなしていてもよい。第２の半導体チップ５０は、集積回路５２を有してもよい。そして、第２の半導体チップ５０は、複数の第２のパッド５４を有する。第２の半導体チップ５０の第２のパッド５４が形成された面を、第１の面５６と称してもよい。本実施の形態に係る半導体装置の製造方法では、第２の半導体チップ５０を、第２のパッド５４が設けられた面（第１の面５６）とは反対側の面（第２の面５８）が第１の半導体チップ２０と対向するように搭載する。すなわち、第２の半導体チップ５０を、半導体モジュール１００に、フェースアップ実装する。第２の半導体チップ５０は、例えば接着層５１を介して半導体モジュール１００に搭載してもよい。このとき、第２の半導体チップ５０は、接着層５１を介して第１の半導体チップ２０上に搭載してもよい。この方法によれば、インターポーザ等を利用することなく、半導体チップを積層することができる。そのため、第２の半導体チップ５０を搭載する領域を自由に設定することができる。
【００１１】
本実施の形態に係る半導体装置の製造方法は、図３に示すように、第２の半導体チップ５０の側方に第２の絶縁部６０を形成することを含む。第２の絶縁部６０を形成する方法は特に限定されず、第１の絶縁部３０を形成する方法と同じ方法を適用してもよい。第２の絶縁部６０は、図３に示すように、第２の半導体チップ５０の第１の面５６上に至るように形成してもよい。また、第２の絶縁部６０は、第１の配線パターン４０の少なくとも一部を覆うように形成してもよい。このとき、図３に示すように、第２の絶縁部６０を、第１の配線パターン４０のすべてを覆うように形成してもよい。これにより、後述する第２の配線パターン７０と、第１の半導体チップ２０又は第１の配線パターン４０との電気的なショートを防止することができる。なお、第２の絶縁部６０を、第１の絶縁部３０のすべてを覆うように形成してもよい。
【００１２】
本実施の形態に係る半導体装置の製造方法は、図４に示すように、第２のパッド５４と電気的に接続された第２の配線パターン７０を形成することを含む。本工程は、第２の絶縁部６０を形成する工程の後に行う。第２の配線パターン７０は、第２の絶縁部６０上を通るように形成する。第２の絶縁部６０上を通るように形成するため、第２の配線パターン７０を、第２のパッド５４から下方へ向かって（ベース基板１０へ向かって）引き出すことが容易となる。第２の配線パターン７０を、第１の配線パターン４０と電気的に接続しないように形成してもよい。第２の絶縁部６０が第１の配線パターン４０のすべてを覆うように形成された場合、第１の配線パターン４０と第２の配線パターン７０との絶縁を確保することができるため、信頼性の高い半導体装置を効率よく製造することができる。本実施の形態に係る半導体装置の製造方法では、第２の配線パターン７０を、導電性微粒子を含有する溶剤を利用して形成してもよい。ここで、導電性微粒子は、金や銀等の酸化しにくく、電気抵抗の低い材料から形成されていてもよい。金の微粒子を含む溶剤として、真空冶金株式会社の「パーフェクトゴールド」、銀の微粒子を含む溶剤として、同社の「パーフェクトシルバー」を使用してもよい。なお、微粒子とは、特に大きさを限定したものではなく、分散媒とともに吐出できる粒子である。また、導電性微粒子は、反応を抑制するために、コート材によって被覆されていてもよい。溶剤は、乾燥しにくく再溶解性のあるものであってもよい。導電性微粒子は、溶剤中に均一に分散していてもよい。第２の配線パターン７０を形成する工程は、溶剤を吐出することを含んでもよい。導電性微粒子を含有する溶剤の吐出は、インクジェット法やバブルジェット（登録商標）法等によって行ってもよい。あるいは、マスク印刷やスクリーン印刷あるいはディスペンサによって、溶剤を吐出してもよい。そして、分散媒を揮発させる工程や、導電性微粒子を保護しているコート材を分解する工程等を経て、導電部材を形成してもよい。これらの工程によって、あるいはこれらの工程を繰り返すことによって、第２の配線パターン７０を形成してもよい。
【００１３】
以上の工程によって、図４及び図５に示す、半導体装置１を製造してもよい。先に説明したように、この方法によれば、積層用の基板等を利用しないで第２の半導体チップ５０を半導体モジュール１００に搭載する。すなわち、インターポーザ等を利用することなく第２の半導体チップ５０を搭載することができる。そのため、効率よく半導体装置を製造することができる。また、この方法によれば、第２の半導体チップ５０を積層した後に第２の配線パターン７０を形成することから、第２の配線パターン７０の設計の自由度が高くなる。そのため、最適経路で第２の配線パターン７０を形成することが可能になり、電気的な信頼性の高い半導体装置を製造することができる。なお、半導体装置１上（第２の半導体チップ５０上）にさらに別の半導体チップを搭載して、３段以上に積層された半導体チップを有する半導体装置を製造してもよい（図示せず）。半導体装置１は、半導体モジュール１００を含む。半導体モジュール１００は、ベース基板１０と、ベース基板１０に搭載された第１の半導体チップ２０と、第１の半導体チップ２０の側方に形成された第１の絶縁部３０と、第１のパッド２４と電気的に接続された第１の配線パターン４０とを有する。半導体装置１は、第２の半導体チップ５０を含む。第２の半導体チップ５０は、半導体モジュール１００に、第２のパッド５４が設けられた面（第１の面５６）とは反対側の面（第２の面５８）が第１の半導体チップ２０と対向するように搭載されてなる。半導体装置１は、第２の半導体チップ５０の側方に形成された第２の絶縁部６０を含む。半導体装置１は、第２の配線パターン７０を含む。第２の配線パターン７０は、第２のパッド５４と電気的に接続されてなる。第２の配線パターン７０は、第２の絶縁部６０上を通るように形成されてなる。半導体装置１では、インターポーザ等の積層用の基板を利用することなく半導体チップが積層されてなる。そのため、厚みが薄く、実装性に優れた半導体装置を提供することができる。なお、図４は、半導体装置１の断面図であり、図５は、半導体装置１の斜視図である。そして、半導体装置１を有する電子機器として、図６にノート型パーソナルコンピュータ１０００を、図７には携帯電話２０００を、それぞれ示す。
【００１４】
なお、本発明を適用した第１の実施の形態に係る半導体装置の製造方法はこれに限られるものではなく、種々の変形が可能である。図８及び図９は、本発明を適用した第１の実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。本変形例に係る半導体装置の製造方法では、図８に示すように、第２の絶縁部６２を、第１の配線パターン４０の一部が露出するように形成する。第２の絶縁部６２の材料の量を調整することによって、第２の絶縁部６２の形状を制御してもよい。そして、図９に示すように、第２の配線パターン７２を、第１の配線パターン４０に接触するように形成する。すなわち、第２の配線パターン７２を、第１の配線パターン４０と電気的に接続するように形成する。この方法によれば、第１及び第２のパッド２４，５４が電気的に接続された半導体装置２を、効率よく製造することができる。
【００１５】
（第２の実施の形態）
以下、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用するものとする。図１０〜図１２は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。
【００１６】
本実施の形態に係る半導体装置の製造方法は、図１０に示す、半導体モジュール２００を用意することを含む。半導体モジュール２００は、ベース基板１０を有する。半導体モジュール２００は、第１の配線パターン８０を有する。第１の配線パターン８０は、ベース基板１０上に設けられていてもよい。半導体モジュール２００は、複数の第１のパッド２４を有しベース基板１０に搭載された第１の半導体チップ２０を有する。図１０に示すように、第１の半導体チップ２０は、第１のパッド２４が形成された面（第１の面２６）が、ベース基板１０に対向するように搭載されてなる。すなわち、第１の半導体チップ２０は、ベース基板１０に、フェースダウン実装されているといえる。そして、第１のパッド２４は、それぞれ、第１の配線パターン８０に対向して電気的に接続されていてもよい。半導体モジュール２００は、第１の半導体チップ２０の側方に形成された第１の絶縁部９０を有する。第１の絶縁部９０は、図１０に示すように、第１の半導体チップ２０の第１のパッド２４が形成された面（第１の面２６）とは反対側の面（第２の面２８）上に至るように形成されていてもよい。第１の絶縁部９０は、図１０に示すように、第１の半導体チップ２０をすべて覆うように形成されていてもよい。また、第１の絶縁部９０は、第１の配線パターン８０をすべて覆うように形成されていてもよい。これにより、電気的なショートの発生しにくい、信頼性の高い半導体装置を製造することができる。ただし、第１の絶縁部９０は、第１の配線パターン８０の少なくとも一部が露出するように形成されていてもよい（図示せず）。
【００１７】
本実施の形態に係る半導体装置の製造方法は、半導体モジュール２００に、第２の半導体チップ５０を、第２のパッド５４が形成された面（第１の面５６）とは反対側の面（第２の面５８）が第１の半導体チップ２０と対向するように搭載することを含む（図１１参照）。すなわち、第２の半導体チップ５０を、半導体モジュール２００に、フェースアップ実装する。そして、半導体装置の製造方法は、第２の半導体チップ５０の側方に第２の絶縁部９５を形成することを含む（図１１参照）。なお、第２の半導体チップ５０を搭載する工程と、第２の絶縁部９５を形成する工程とを、同時に行ってもよい。すなわち、第２の絶縁部９５によって、第２の半導体チップ５０を半導体モジュール２００に固着してもよい。例えば、半導体モジュール２００に絶縁性のペーストを設ける。そして、該ペーストを流動させながら第２の半導体チップ５０を搭載する。その後、該ペーストを硬化させて第２の絶縁部９５を形成するとともに、第２の半導体チップ５０を半導体モジュール２００に固着してもよい。
【００１８】
本実施の形態に係る半導体装置の製造方法は、図１２に示すように、第２のパッド５４と電気的に接続された第２の配線パターン８５を、第２の絶縁部９５上を通るように形成することを含む。図１２に示すように、第２の配線パターン８５を、第１の絶縁部９０上を通るように形成してもよい。第２の配線パターン８５を、第１の配線パターン８０と電気的に接続しないように形成してもよい。あるいは、第１の絶縁部９０が第１の配線パターン８０の一部を露出させるように形成されている場合、第２の配線パターン８５を、第１の配線パターン８０と電気的に接続されるように形成してもよい（図示せず）。以上の工程によって、図１２に示す、半導体装置３を形成してもよい。この方法によっても、信頼性の高い半導体装置を効率よく製造することができる。
【００１９】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。
【図２】図２は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。
【図３】図３は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。
【図４】図４は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。
【図５】図５は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を説明するための図である。
【図６】図６は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図７】図７は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図８】図８は、本発明を適用した第１の実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。
【図９】図９は、本発明を適用した第１の実施の形態の変形例に係る半導体装置の製造方法を説明するための図である。
【図１０】図１０は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。
【図１１】図１１は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。
【図１２】図１２は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明するための図である。
【符号の説明】
【００２１】
１０  ベース基板、  ２０  第１の半導体チップ、  ２４  第１のパッド、  ３０  第１の絶縁部、  ４０  第１の配線パターン、  ５０  第２の半導体チップ、  ５４  第２のパッド、  ６０  第２の絶縁部、  ７０  第２の配線パターン、  １００  半導体モジュール
【図１】
2005302763.tif 000003
【図２】
2005302763.tif 000004
【図３】
2005302763.tif 000005
【図４】
2005302763.tif 000006
【図５】
2005302763.tif 000007
【図６】
2005302763.tif 000008
【図７】
2005302763.tif 000009
【図８】
2005302763.tif 000010
【図９】
2005302763.tif 000011
【図１０】
2005302763.tif 000012
【図１１】
2005302763.tif 000013
【図１２】
2005302763.tif 000014