(57)【要約】【課題】  省面積で高静電破壊耐圧を実現するスイッチング素子多段シリーズ側接続構成のスイッチ回路において高周波帯のオフ漏洩抑止特性を改善する。【解決手段】  隣接するスイッチング素子１，２間、３，４間に伝送線路１１，１２を配置し、伝送線路１１，１２の一つあたりの伝送特性位相変化量とスイッチング素子１〜４のオフ時の一つあたりの寄生容量による反射特性位相変化量の合計を使用周波数上限値においておよそ９０度とする。これによって、使用周波数では、当該使用周波数の２倍を通過帯域とするフィルタの遮断領域となり、漏洩抑止特性が改善される。一方、オン時は、伝送線路のインピーダンスを回路の特性インピーダンスとすることで、付加される挿入損失を最小限にできる。【選択図】        図１
2005269129.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された複数のスイッチング素子を信号経路に有する高周波スイッチ回路であって、
前記複数のスイッチング素子の互いに隣接するもの同士の間に伝送線路を備え、前記伝送線路の一つあたりの伝送特性位相変化量と前記スイッチング素子のオフ時の一つあたりの寄生容量による反射特性位相変化量との合計が使用周波数上限値波長においておよそ９０度位相変化の奇数倍に相当する高周波スイッチ回路。
【請求項２】
前記伝送線路の特性インピーダンスが、入出力特性インピーダンスと同等である請求項１記載の高周波スイッチ回路。
【請求項３】
前記スイッチング素子が電界効果トランジスタ、バイポーラトランジスタ、またはダイオードで構成される請求項１または２記載の高周波スイッチ回路。
【請求項４】
前記伝送線路の長さを調整することにより、前記伝送線路一つあたりの伝送位相変化量と前記スイッチング素子のオフ時の一つあたりの寄生容量による反射位相変化量との合計を、使用周波数上限値においておよそ９０度の奇数倍に相当させた請求項１，２または３記載の高周波スイッチ回路。
【請求項５】
前記スイッチング素子の活性層面積、ゲート幅もしくはエミッタサイズを調整することにより、前記伝送線路一つあたりの伝送位相変化量と前記スイッチング素子のオフ時の一つあたりの寄生容量による反射位相変化量との合計が、使用周波数上限値において、およそ９０度の奇数倍に相当させた請求項３記載の高周波スイッチ回路。
【請求項６】
前記スイッチング素子ならびに前記伝送線路が集積回路として半導体基板上に一体的に形成される請求項１，２，３，４または５記載の高周波スイッチ回路。
【請求項７】
前記スイッチング素子を集積回路として半導体基板上に一体的に形成し、かつ前記伝送線路を前記半導体基板を実装するセラミック基板、樹脂基板、またはセラミックパッケージ、または樹脂パッケージ内に形成し、前記スイッチング素子と前記伝送線路とを電気的に接続して構成する請求項１，２，３，４または５記載の高周波スイッチ回路。
【請求項８】
前記伝送線路を、マイクロストリップ線路、コプレーナ導波路線路、接地面付コプレーナ導波路線路、スロット線路、接地面付スロット線路、サスペンド型マイクロストリップ線路、スパイラル形状ストリップ線路、ミアンダ形状ストリップ線路、金属ワイヤによるストリップ線路、多層薄膜ストリップ線路、接地面付多層薄膜ストリップ線路のいずれか、またはその組み合わせで構成する請求項１，２，３，４，５，６または７記載の高周波スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電気信号を取り扱う回路装置において、当該電気信号の経路を切り替える高周波スイッチ回路の構造に関するものである。
【背景技術】
【０００２】
携帯型パーソナルコンピュータや携帯型情報端末の普及に伴い高周波を用いた無線ネットワークインターフェイスカードの民生需要が急激に増加し、また高通信品質をめざし高周波コードレスホンの民生需要が急激に増加している、また同時に小型高機能化が市場から要求されている。それらの機器において、高周波スイッチ回路は、送受信切り替え、アンテナダイバーシティ、マルチバンドのバンド切り替えなどの機能を実現するものである。これらの高周波スイッチ回路に要求される機能としては、オン時の低挿入損失、オフ時の高漏洩抑止、高信頼性（静電破壊への耐性）、低価格化、小型化がある。
【０００３】
図１０は、実用に供されている単極双投型の高周波スイッチ回路の回路図を示す。この高周波スイッチ回路は、端子３１−３２間の信号経路に２個の電界効果トランジスタからなるスイッチング素子１，２を２段シリーズに挿入接続し、端子３１−３３間の信号経路に２個の電界効果トランジスタからなるスイッチング素子３，４を２段シリーズに挿入接続している。スイッチング素子１，２のオン・オフは制御端子３５への印加電圧により制御される。また、スイッチング素子３，４のオン・オフは制御端子３６への印加電圧により制御される。符号５〜８はそれぞれ高抵抗素子を示す。
【０００４】
この高周波スイッチ回路においては、オン側信号経路（例えば、端子３１−３３間の信号経路）では、スイッチング素子３，４に制御端子３６よりゲートバイアスが与えられることにより、スイッチング素子３，４がオン領域にバイアスされ低抵抗化される。一方、オフ側信号経路（例えば、端子３１−端子３２間の信号経路）では、スイッチング素子１，２が制御端子３５よりゲートバイアスが与えられることにより、スイッチング素子１，２がオフ領域にバイアスされ高抵抗化される。なお、オン側信号経路とオフ側信号経路とは、制御端子３５，３６に与えるゲートバイアスによって逆転させることができる。
【０００５】
スイッチング素子のシリーズ接続の段数として、３段、４段とスイッチング素子数を増やしたものもある。この構造は、静電破壊への耐性を維持しつつ、小型・低価格化を実現できるという、民生市場向けの長所を有する。
【０００６】
その一方で、オフ側信号経路で、オフ領域にバイアスされたスイッチング素子１，２の寄生容量が残留し、経路として当該寄生容量が直列接続された形となり優れたオフ漏洩抑止特性を得にくいという短所がある。
【０００７】
図１１は、図１０のスイッチング素子１，２，３，４を抵抗と容量の等価回路で置き換えたものである。図１１において、容量２１，２２がオフ領域にバイアスされたスイッチング素子１，２の寄生容量である。抵抗２３，２４がオン状態のスイッチング素子３，４のオン抵抗である。
【０００８】
ここで、当該寄生容量に並列接続される高抵抗化された抵抗分については値が大きいため、無限大とし不図示とした。容量２１，２２は通常、数百フェムトファラッドから数ピコファラッドの間となる。仮に、容量２１，２２ともに、０．５ピコファラッドとすると、直列容量は０．２５ピコファラッドとなり、５ＧＨｚにおけるインピーダンスは約１３０オームとなる。したがって、漏洩抑止量としては１２ｄＢとなり、十分とは言えない。
【０００９】
この改善策として、隣接する当該スイッチング素子間の伝送線路長を１／４波長の奇数倍に設定する方法が発明されているが、当該寄生容量が無視できない周波数範囲では、１／４波長の奇数倍が最適値とは言えず、改善に余地を残すこととなる。逆に寄生容量が無視できる周波数範囲では、当該寄生容量による漏洩量自体が小さく当該伝送線路による効果は小さい。
【特許文献１】特開昭５３−１３６９５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来の高周波スイッチ回路では、スイッチング素子を多段シリーズ接続構成にした構成において、スイッチング素子がオフとなっている信号経路における漏洩抑止特性が十分でないという問題があった。
【００１１】
本発明の目的は、スイッチング素子がオフとなっている信号経路における漏洩抑止特性が十分に得ることができる高周波スイッチ回路を提供することである。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の高周波スイッチ回路は、直列接続された複数のスイッチング素子を信号経路に有するもので、複数のスイッチング素子の互いに隣接するもの同士の間に伝送線路を備え、伝送線路の一つあたりの伝送特性位相変化量とスイッチング素子のオフ時の一つあたりの寄生容量による反射特性位相変化量との合計が使用周波数上限値波長においておよそ９０度位相変化の奇数倍に相当するようにしている。
【００１３】
この構成によれば、使用周波数上限値波長においてスイッチング素子がオフとなっている信号経路を通して漏れる漏洩信号とその漏洩信号の反射信号とがほぼ１８０度位相が異なり、両信号が互いに打ち消し合うことになる。したがって、スイッチング素子がオフとなっている信号経路における漏洩抑止特性が十分に得ることができる。
【００１４】
また、オフ時の漏洩抑止特性を改善するという目的を、伝送線路を追加するというだけの最小の部品点数増加で、オン時の挿入損失に対する影響を最小限にしながら実現することができる。
【００１５】
上記の伝送線路の特性インピーダンスは、入出力特性インピーダンスと同等であることが好ましい。このようにすると、付加される挿入損失を最小限にできる。
【００１６】
ここで、伝送線路一つあたりの伝送位相変化量とスイッチング素子のオフ時の一つあたりの寄生容量による反射位相変化量との合計を、使用周波数上限値においておよそ９０度の奇数倍に相当させるためには、伝送線路の長さを調整することが好ましい。
【００１７】
また、スイッチング素子としては、例えば、電界効果トランジスタ、バイポーラトランジスタ、ダイオードなどが使用される。
【００１８】
また、上記のようなスイッチング素子が使用される場合、伝送線路一つあたりの伝送位相変化量とスイッチング素子のオフ時の一つあたりの寄生容量による反射位相変化量との合計が、スイッチ回路の使用周波数上限値において、およそ９０度の奇数倍に相当させるために、上記以外にスイッチング素子の活性層面積、ゲート幅もしくはエミッタサイズを調整してもよい。
【００１９】
また、この高周波スイッチ回路は、スイッチング素子ならびに伝送線路が集積回路として半導体基板上に一体的に形成されることが好ましい。
【００２０】
また、この高周波スイッチ回路は、スイッチング素子を集積回路として半導体基板上に一体的に形成し、かつ伝送線路を半導体基板を実装するセラミック基板、樹脂基板、またはセラミックパッケージ、または樹脂パッケージ内に形成し、スイッチング素子と伝送線路とを電気的に接続して構成するようにしてもよい。
【００２１】
また、上記の伝送線路としては、マイクロストリップ線路、コプレーナ導波路線路、接地面付コプレーナ導波路線路、スロット線路、接地面付スロット線路、サスペンド型マイクロストリップ線路、スパイラル形状ストリップ線路、ミアンダ形状ストリップ線路、金属ワイヤによるストリップ線路、多層薄膜ストリップ線路、接地面付多層薄膜ストリップ線路のいずれか、またはその組み合わせで構成することができる。
【発明の効果】
【００２２】
本発明の高周波スイッチ回路は、当該スイッチング素子のオフ時の寄生容量を考慮し、隣接する当該スイッチング素子間の当該伝送線路一つあたりの伝送特性位相変化量とオフ時の当該スイッチング素子一つあたりの寄生容量による反射特性位相変化量の合計をスイッチ回路の使用周波数上限値における波長のおよそ１／４もしくはその奇数倍とすることで、オフ時には、スイッチ回路の使用周波数上限値の２倍の周波数値を通過域とする帯域通過型フィルタを構成し、当該スイッチ回路の使用周波数帯域では、遮断周波数領域となり、その漏洩抑止特性は、当該伝送線路がない場合に比べ、シリーズ接続一段あたり４〜８ｄＢ程度改善される。一方、オン時は、伝送線路のインピーダンスを回路の特性インピーダンスとすることで、付加される挿入損失を最小限できる、具体的には十分の数ｄＢ程度に影響を抑えることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００２４】
（実施の形態１）
図１は、本発明の実施の形態１の高周波スイッチ回路の構成を示す概略斜視図である。この高周波スイッチ回路は、単極双投スイッチ機能を実現する。図２は、この高周波スイッチ回路の構成を示す回路図である。
【００２５】
この高周波スイッチ回路においては、スイッチング素子１〜４は、図１０と同様であり、各々半絶縁性ＧａＡｓ基板１０上に形成された４個の電界効果トランジスタで構成される。例えば、スイッチング素子１，２は、制御端子３５より高抵抗素子５，６を介してゼロバイアスが印加されることにより、オフ状態となっている。また、スイッチング素子３，４は、制御端子３６より高抵抗素子７，８を介して正バイアスが印加されることにより、オン状態となっている。伝送線路１１はスイッチング素子１，２の間に挿入接続され、伝送線路１２はスイッチング素子３，４の間に挿入接続されている。それによって、端子３１−端子３２間がオフ、端子３１−端子３３間がオンの状態にある。簡単に言えば、この高周波スイッチ回路は、スイッチング素子１〜４ならびに伝送線路１１，１２が集積回路として半導体基板１０上に一体的に形成される構成である。
【００２６】
伝送線路１１，１２は、マイクロストリップ線路、コプレーナ導波路線路、接地面付コプレーナ導波路線路、スロット線路、接地面付スロット線路、サスペンド型マイクロストリップ線路、スパイラル形状ストリップ線路、ミアンダ形状ストリップ線路、金属ワイヤによるストリップ線路、多層薄膜ストリップ線路、接地面付多層薄膜ストリップ線路のいずれか、またはその組み合わせで構成される。
【００２７】
図３に端子３１−端子３２間がオフ、端子３１−端子３３間がオンの状態にある時の高周波スイッチ回路の等価回路図を示す。図３は図２のスイッチング素子１，２，３，４を容量２１，２２と抵抗２３，２４とで等価的に置き換えた回路図である。容量２１，２２はスイッチング素子１，２に対応し、抵抗２３，２４はスイッチング素子３，４に対応する。
【００２８】
スイッチング素子１，２の高抵抗性は、高周波領域で容量２１，２２のインピーダンスに比べ、十分大きな値のため開放とし、不図示とした。オフ状態にあるスイッチング素子１，２には、数十キロオームからメガオーム程度の高抵抗性を示すが、同時に、構造からくる寄生容量が残留する。一方、オン状態にあるスイッチング素子３，４は数百ミリオームから数オーム程度の抵抗が残留する。制御端子３５，３６からのバイアスを入れ替えれば、オン・オフを逆にできる。
【００２９】
隣接するスイッチング素子１，２間、スイッチング素子３，４間には、それぞれ伝送線路１１，１２が配置される。伝送線路１１，１２は、入出力の特性インピーダンスと合致するように線路幅が調整され、伝送線路１１，１２の線路長は、当該伝送線路１１，１２の伝送特性位相変化量と当該寄生容量２１，２２による反射特性位相変化量との合計を、高周波スイッチ回路の使用周波数上限値において、およそ９０度となるように設定される。この場合の当該寄生容量２１，２２による反射特性位相変化量は、当該容量の片側を特性インピーダンスで終端し他方から見た値として定義される。高周波スイッチ回路の使用周波数上限値の波長に置き換えれば、当該位相変化量合計はおよそ１／４波長に相当する。
【００３０】
当該寄生容量２１を漏洩した信号は、寄生容量２２によって大半が反射され、往復で、１／２波長位相が回り、逆相で漏洩してきた入力信号と合成され、みかけ上、シャント効果を有し漏洩を抑止する効果が得られる。言い換えれば、オフ側の端子３１−端子３２間で、スイッチ回路の使用周波数上限値の２倍の周波数が通過帯域となるフィルタが構成され、スイッチ回路の使用周波数上限値までは、当該フィルタの遮断領域となり、漏洩抑止特性がエンハンスされる。
【００３１】
図４に、使用周波数上限を６ＧＨｚとし、当該伝送線路１１，１２がある場合とない場合の挿入損失および漏洩抑止の周波数特性のシミュレーション結果を示す。曲線Ａ１，Ａ２は当該伝送線路１１，１２がない場合の挿入損失および漏洩抑止の周波数特性をそれぞれ示す。また、曲線Ｂ１，Ｂ２は当該伝送線路１１，１２がある場合の挿入損失、漏洩抑止の周波数特性をそれぞれ示す。使用周波数の６ＧＨｚ以下で漏洩抑止特性が４〜５ｄＢ改善されることがわかる。
【００３２】
図３において、寄生容量２１，２２は、例えば０．１８ｐＦである。図５に片側を５０オームで終端した状態の０．１８ｐＦの寄生容量の反射特性位相変化を示す。周波数６ＧＨｚにおいて、約３８度の位相が観察される。
【００３３】
また、図１において、厚さ１００μｍ裏面接地面のガリウム砒素基板上で当該伝送線路１１，１２は、入出力特性インピーダンスと同等の５０Ωの特性インピーダンスのマイクロストリップ線路で構成され、その線路幅は例えば８０μｍであり、長さは２．６ｍｍと設定してある。図６に当該伝送線路一つあたりの伝送特性位相変化特性を示す。伝送線路の長さが２．６ｍｍである場合において、周波数６ＧＨｚで約５２度の伝送位相変化がある。
【００３４】
以上のような設定により、当該寄生容量の反射位相変化量と当該伝送線路の伝送変化量の合計を、約９０度、即ち１／４波長に相当させている。オン状態にある端子３１−端子３３間での挿入損失は、当該伝送線路１１，１２の導体損、誘電体損による損失で劣化するが、その劣化値は６ＧＨｚで０．３ｄＢと小さい。
【００３５】
なお、上記実施の形態では、スイッチング素子として電界効果トランジスタを使用したが、これに限らず、バイポーラトランジスタを使用することもできる。
【００３６】
また、上記の実施の形態では、位相変化量の調整の手段として、伝送線路の長さを調整する構成を採用したが、スイッチング素子の活性層面積、ゲート幅もしくはエミッタサイズを調整して寄生容量値を調整する構成を採用してもよい。
【００３７】
この実施の形態によれば、使用周波数上限値波長においてスイッチング素子がオフとなっている信号経路を通して漏れる漏洩信号とその漏洩信号の反射信号とがほぼ１８０度位相が異なり、両信号が互いに打ち消し合うことになる。したがって、スイッチング素子がオフとなっている信号経路における漏洩抑止特性が十分に得ることができる。
【００３８】
（実施の形態２）
図７は、本発明の実施の形態２の高周波スイッチ回路の構成を示す概略斜視図である。この高周波スイッチ回路は、単極双投スイッチ機能を実現する。図８がこの高周波スイッチ回路の構成を示す回路図である。
【００３９】
この高周波スイッチ回路においては、スイッチング素子１０１〜１０８は、各々樹脂封止されたＰＩＮダイオードで構成される。アルミナ基板１００（比誘電率９．６）上にスイッチング素子１０１〜１０８が配置される。スイッチング素子１０１〜１０８のうち互いに隣接するもの同士の間には、伝送線路１２１〜１２６がそれぞれ配置される。バイアス端子１３５には予め正バイアスが印加されている。この正バイアスは、チョークコイル１１３を介してスイッチング素子１０４に印加される。チョークコイル１１４は、ビアホール１１８を介しスイッチング素子１０８にゼロバイアスを与えている。
【００４０】
この時、制御端子１３６からチョークコイル１１２を介しスイッチング素子１０１，１０５に正バイアスを印加すると、スイッチング素子１０１〜１０４はオフになり、スイッチング素子１０５〜１０８はオンになる。すなわち、入力端子１３１と出力端子１３２がオフ状態に、入力端子１３１と出力端子１３３がオン状態になる。容量素子１１５，１１６，１１７はバイアスをカットし、信号成分のみ入力端子１３１と第１の出力端子１３２および第２の出力端子１３３との間で伝達する。ここで、制御端子１３６からチョークコイル１１２を介しスイッチング素子１０１，１０５にゼロバイアスを供給すると、スイッチング素子１０１〜１０４がオンとなり、スイッチング素子１０５〜１０８はオフになり、第１の出力端子１３２、第２の出力端子１３３のオフ・オンが入れ替わる。
【００４１】
隣接するスイッチング素子１０１〜１０８の間にはそれぞれ伝送線路１２１〜１２６がそれぞれ配置される。当該伝送線路１２１〜１２６の長さは、実施の形態１と同様に、当該伝送線路ひとつの伝送特性位相変化量と、当該スイッチング素子のオフバイアス時のオフ寄生容量のひとつによる反射特性位相変化量との合計が、高周波スイッチ回路の使用周波数上限値において、およそ９０度となるように、設定される。段間のスイッチング素子１０２，１０３、またはスイッチング素子１０６，１０７のオフ時寄生容量の反射特性位相変化量は、片側接地状態として見積もる。端部のスイッチング素子１０１，１０４、または、スイッチング素子１０５，１０８のオフ時寄生容量の反射特性位相変化量は、容量の片側が特性インピーダンスを介して接地状態としてその他方から見たものとして見積もる。
【００４２】
この高周波スイッチ回路は、簡単に言えば、スイッチング素子１０１〜１０８を集積回路として半導体基板上に一体的に形成し、かつ伝送線路１２１〜１２６を半導体基板を実装するセラミック基板、樹脂基板、またはセラミックパッケージ、または樹脂パッケージ内に形成し、スイッチング素子１０１〜１０８と伝送線路１２１〜１２６とを電気的に接続した構成である。
【００４３】
伝送線路１２１〜１２６は、マイクロストリップ線路、コプレーナ導波路線路、接地面付コプレーナ導波路線路、スロット線路、接地面付スロット線路、サスペンド型マイクロストリップ線路、スパイラル形状ストリップ線路、ミアンダ形状ストリップ線路、金属ワイヤによるストリップ線路、多層薄膜ストリップ線路、接地面付多層薄膜ストリップ線路のいずれか、またはその組み合わせで構成される。
【００４４】
図９に、当該伝送線路１２１〜１２６がある場合とない場合の挿入損失および漏洩抑止の周波数特性のシミュレーション結果を示す。破線Ｃ１，Ｃ２は当該伝送線路１１，１２がない場合の挿入損失および漏洩抑止の周波数特性をそれぞれ示す。また、実線Ｄ１，Ｄ２は当該伝送線路１１，１２がある場合の挿入損失、漏洩抑止の周波数特性をそれぞれ示す。使用周波数上限の６ＧＨｚで漏洩抑止特性が２０ｄＢ程度と大幅に改善されることがわかる。
【００４５】
図８において、スイッチング素子１０１〜１０４の残留オフ寄生容量は、０．２ｐＦである。また、厚さ１００μｍ裏面接地面のアルミナ基板上で当該伝送線路１２１〜１２６は、マイクロストリップ線路で構成され、５０Ωの特性インピーダンスを有することから線路幅が１１８μｍ、その長さは３．２ｍｍである。オン状態の挿入損失は、当該伝送線路の導体損、誘電体損による損失で劣化するが、その劣化値は６ＧＨｚで０．５ｄＢ程度と小さい。
【００４６】
この実施の形態によれば、使用周波数上限値波長においてスイッチング素子がオフとなっている信号経路を通して漏れる漏洩信号とその漏洩信号の反射信号とがほぼ１８０度位相が異なり、両信号が互いに打ち消し合うことになる。したがって、スイッチング素子がオフとなっている信号経路における漏洩抑止特性が十分に得ることができる。
【００４７】
なお、上記の実施の形態においては、位相変化量の調整の手段として、伝送線路の長さを調整する構成、スイッチング素子であるダイオードの活性層面積を調整して寄生容量値を調整する構成のいずれを採用してもよい。
【００４８】
本実施の形態１，２は単極双投スイッチ機能を有するものであるが、同様にして、スイッチング素子を複数シリーズ接続してなる双極双投スイッチや、単極単投、単極三投以上のマルチポートスイッチ、多極多投のマトリックススイッチにも本実施の形態と同様に適用が可能である。
【産業上の利用可能性】
【００４９】
ワイヤレスＬＡＮネットワーク装置、コードレスホン、ＥＴＣ、携帯電話などのマイクロ波無線通信装置・端末およびマイクロ波フロントエンド回路において、送受信の切替、アンテナダイバーシティによるアンテナ選択、マルチバンド構成におけるフィルタ切替や発振器切替などを半導体基板上で一体的に集積化するスイッチ回路、ないしは、セラミックやＬＴＣＣ（低温焼成セラミックス；Low Temperature Co-fired Ceramics）基板に半導体チップを実装するスイッチ回路において、とくに５ＧＨｚ以上のマイクロ波を扱う必要がある場合には利用の可能性が高い。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施の形態１の高周波スイッチ回路の構成を示す概略斜視図である。
【図２】本発明の実施の形態１の高周波スイッチ回路の構成を示す回路図である。
【図３】本発明の実施の形態１の高周波スイッチ回路の等価回路図である。
【図４】本発明の実施の形態１の特性計算値を示すグラフである。
【図５】図１の実施の形態１のオフ寄生容量位相特性を示したグラフである。
【図６】図１の実施の形態１の伝送線路位相特性を示したグラフである。
【図７】本発明の実施の形態２の高周波スイッチ回路の構成を示す概略斜視図である。
【図８】本発明の実施の形態２の高周波スイッチ回路の構成を示す回路図である。
【図９】本発明の実施の形態２の高周波スイッチ回路の等価回路図である。
【図１０】先行技術の単極双投型の高周波スイッチ回路の構成を示す回路図である。
【図１１】図１０の高周波スイッチ回路の等価回路図である。
【符号の説明】
【００５１】
１〜４    スイッチング素子
５〜８    高抵抗素子
１０    半絶縁性ＧａＡｓ基板
１１，１２    伝送線路
２１，２２    容量
２３，２４    抵抗
３１〜３３    端子
３５，３６    制御端子
１００    アルミナ基板
１０１〜１０８    スイッチング素子
１１２〜１１４    チョークコイル
１１５〜１１７    容量素子
１２１〜１２６    伝送線路
１３１    入力端子
１３２，１３３    出力端子
１３５    バイアス端子
１３６    制御端子
【図１】
2005269129.tif 000003
【図２】
2005269129.tif 000004
【図３】
2005269129.tif 000005
【図４】
2005269129.tif 000006
【図５】
2005269129.tif 000007
【図６】
2005269129.tif 000008
【図７】
2005269129.tif 000009
【図８】
2005269129.tif 000010
【図９】
2005269129.tif 000011
【図１０】
2005269129.tif 000012
【図１１】
2005269129.tif 000013