(57)【要約】【課題】  微細な電極を具備する半導体装置用の電極を、正確なパターンで所望の厚さに、しかも半導体基板などにダメージを与えることなく形成する方法を提供する。【解決手段】  （ａ）半導体基板６上に下層膜７、上層膜５、レジスト膜８を設け、レジスト膜８に所定の開口パターンを形成し、（ｂ）開口８ａから露出する部分の上層膜５をドライエッチングにより除去し、（ｃ）さらに露出する部分の下層膜７をエッチングにより除去し、（ｄ）全表面に金属材料を堆積して電極９を形成した後、レジスト膜８上に堆積した金属膜９ａおよびレジスト膜８を除去し、（ｅ）全面に表面が平坦な塗布膜１０を形成し、（ｆ）表面からドライエッチングすることにより、塗布膜１０および上層膜５を除去して下層膜７の表面を露出させ、（ｇ）その後塗布膜１０を除去する。【選択図】        図１
2005051019.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に下層膜、上層膜を設け、該上層膜上にレジスト膜を設け、該レジスト膜に露光処理および現像処理を施して所定の開口を有するパターンを形成する工程、（ｂ）前記レジスト膜の開口から露出する部分の前記上層膜をドライエッチングにより除去する工程、
（ｃ）前記上層膜のドライエッチングにより露出する部分の前記下層膜をエッチングにより除去する工程、
（ｄ）全表面に金属材料を堆積し、前記半導体基板上に電極を形成した後、前記レジスト膜上に堆積した金属膜および前記レジスト膜を除去する工程、
（ｅ）全面に表面が平坦な塗布膜を形成する工程、
（ｆ）該塗布膜を表面からドライエッチングすることにより、前記下層膜の表面が露出するまで前記塗布膜および前記上層膜を除去する工程、および
（ｇ）前記ドライエッチングの後残存する前記塗布膜を除去する工程
を具備し、半導体基板上に電極を形成する半導体装置用電極の形成方法。
【請求項２】
前記上層膜が有機シリコン膜からなる反射防止膜であることを特徴とする請求項１記載の半導体装置用電極の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、たとえば電界効果トランジスタのショットキーゲート電極のように、半導体基板上に微細な電極を形成する半導体装置用電極の形成方法に関する。
【背景技術】
【０００２】
一般に、金や白金などのエッチングし難い金属を用いた電極は、リフトオフと呼ばれる方法により形成される。一般的なリフトオフ法は、たとえば図２に示されるような工程で行われる。すなわち、まず、半導体基板１上にレジストを塗布してレジスト膜２を形成し、プリベーキングを行う。そして、たとえばモノクロロベンゼンのような薬品に浸漬し、露光および現像処理を行う。その結果、レジスト膜２の表面側に現像液に対して難溶性の層が形成され、上面側の開口部が小さく、下面側の開口部が大きいヒサシ形状の開口部が形成される（図２（ａ））。
【０００３】
その後、半導体基板１に対して、垂直方向から金属を真空蒸着すると、図２（ｂ）に示されるように、半導体基板１上およびレジスト膜２上に金属が堆積し、電極３および金属膜３ａが形成される。さらに、レジスト膜２およびレジスト膜上に被着した金属膜３ａを除去することにより、半導体基板１上にレジスト膜２の開口パターンに対応する形状の電極３が形成される（図２（ｃ））。
【０００４】
しかし、このような方法で開口寸法が１μｍ以下のパターンを形成する場合、モノクロロベンゼンに浸しても、現像後にヒサシ形状を形成できなくなる。そのため、図３に示されるように、半導体基板１上に、たとえば絶縁膜からなるスペーサ層４を成膜して、その上にレジスト膜２を設けてパターンを形成する方法が用いられる。
【０００５】
すなわち、図３（ａ）に示されるように、半導体基板１上に絶縁膜からなるスペーサ層４を成膜して、その上にレジスト膜を設けてパターニングすることにより、マスクとするレジスト膜２を形成する。その後、レジスト膜２をマスクとしてスペーサ層４をエッチングし、半導体基板１を露出させる。この際、スペーサ層４をレジスト膜２の開口部より内側までエッチングする（図３（ｂ））。その後、一部が露出した半導体基板１の上面から全面に金属を真空蒸着することにより、半導体基板１の露出部およびレジスト膜２上に電極３および金属膜３ａを形成する（図３（ｃ））。その後、レジスト膜２およびレジスト膜上に堆積した金属膜３ａを除去する（図３（ｄ））。そして、スペーサ層４を除去することにより、前述のリフトオフ法と同様に半導体基板１上に電極３を形成することができる（図３（ｅ））。
【０００６】
しかし、この方法では、レジスト膜２とスペーサ層４との界面またはスペーサ層４と半導体基板１との界面で露光光が反射し、レジスト膜２中に定在波が形成され、開口パターンを一様な形状に形成することができない場合がある（たとえば特許文献１参照）。レジスト膜内に生じる定在波の影響を低減させるためには、スペーサ層４の屈折率や厚さを制御して反射防止膜にする必要があり、開口パターンを露光波長程度まで微細化する場合には、スペーサ層４の厚さを任意の厚さにすることができず、これによってリフトオフ法で形成される金属の電極の厚さは制限される。
【０００７】
一方、たとえばアルミニウムなどのエッチング加工が容易な金属を用いた電極形成は、全面に形成された金属膜を、電極形状にパターニングされたレジスト膜をマスクとしてエッチングすることにより、電極部分のみを残存させることにより形成する方法が知られている。すなわち、まず、図４（ａ）に示されるように、半導体基板１の全面に金属を堆積
して金属膜３ａを形成し、金属膜３ａの上に反射防止膜５を設ける。そして、ドライエッチングのマスクとして用いるレジスト膜２を、レジストの塗布およびパターニングにより形成する。つぎに、このレジスト膜２をマスクとして、反射防止膜５ならびに金属膜３ａをドライエッチングして金属電極３とした後（図４（ｂ））、レジスト膜２を全て除去する（図４（ｃ））。最後に、図４（ｄ）に示されるように、金属電極３上に残った反射防止膜５をドライエッチングにより除去することにより、半導体基板１上に金属電極３が形成される（たとえば特許文献２参照）。
【０００８】
この方法によれば、金属膜３ａの膜厚の制限を受けることがなく、また、レジスト膜２の下に反射防止膜５が設けられることにより、微細なレジストパターンを形成することができる。しかし、半導体基板上に絶縁膜などを介さないで直接電極を形成する場合には、金属膜３ａのエッチングの際に、また、反射防止膜５の除去の際に半導体基板１にドライエッチングによるダメージが加わり、素子特性の劣化が生じるという問題がある。
【特許文献１】特開平１０−０１２５３４号公報
【特許文献２】特開２００２−２７０５３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前述のように、絶縁膜などからなるスペーサ層を介在させ、リフトオフ法により微細な電極を形成するには、レジスト膜内に生じる定在波の影響を低減させるため、絶縁膜の膜厚を特定の値に設定する必要があり、これにより電極形成に用いる金属の膜厚が制限されるという問題がある。一方、ドライエッチングにより微細な電極を形成する場合には、電極に用いる金属の膜厚は制限を受けないが、反射防止膜の除去ならびに電極形成時に加わるドライエッチンダメージにより、素子特性の劣化が生じるという問題がある。
【００１０】
本発明は、このような問題を解決し、微細な電極を具備する半導体装置用の電極を、正確なパターンで所望の厚さに、しかも半導体基板などにダメージを与えることなく形成する半導体装置用電極の形成方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明による、半導体基板上に電極を形成する半導体装置用電極の形成方法は、（ａ）半導体基板上に下層膜、上層膜を設け、該上層膜上にレジスト膜を設け、該レジスト膜に露光処理および現像処理を施して所定の開口を有するパターンを形成する工程、（ｂ）前記レジスト膜の開口から露出する部分の前記上層膜をドライエッチングにより除去する工程、（ｃ）前記上層膜のドライエッチングにより露出する部分の前記下層膜をエッチングにより除去する工程、（ｄ）全表面に金属材料を堆積し、前記半導体基板上に電極を形成した後、前記レジスト膜上に堆積した金属膜および前記レジスト膜を除去する工程、（ｅ）全面に表面が平坦な塗布膜を形成する工程、（ｆ）該塗布膜を表面からドライエッチングすることにより、前記下層膜の表面が露出するまで前記塗布膜および前記上層膜を除去する工程、および（ｇ）前記ドライエッチングの後残存する前記塗布膜を除去する工程を具備している。前記上層膜として、たとえば有機シリコン膜からなる反射防止膜を用いることができる。
【発明の効果】
【００１２】
この構成にすることにより、上層膜として、たとえば反射防止膜を用いることにより、反射防止膜によりレジスト膜内への定在波による影響を殆ど受けなくして、リフトオフ法により微細な金属電極を正確なパターンで形成することができながら、ドライエッチングによる反射防止膜の除去の際には、塗布膜により半導体基板表面の露出面および電極の周囲が覆われているため、半導体基板や電極が損傷することはなく、素子特性の劣化を招く虞れはない。なお、塗布膜として、たとえばレジスト膜を用いることにより、有機溶剤に
より除去することができ、下層膜もシリコン酸化膜やシリコン窒化膜などを用いることにより、不要な場合にはウェットエッチングにより下層膜のみを除去することができるため、半導体基板などへの損傷は全く生じない。
【００１３】
その結果、電界効果トランジスタのように、１μｍ以下の非常に微細な金属電極を半導体基板表面に形成する場合でも、非常に正確なパターンで所望の厚さに形成することができ、しかも半導体基板に、ドライエッチングなどによるダメージの影響を与えることなく形成することができるため、高性能で信頼性の高い半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１４】
つぎに、図面を参照しながら本発明の半導体装置用電極の形成方法について説明をする。本発明による半導体装置用電極の形成方法は、図１にその一実施形態の各工程を示す断面説明図が示されるように、（ａ）半導体基板６上に下層膜７、上層膜５、およびレジスト膜８を設け、レジスト膜８に露光処理および現像処理を施して所定の開口８ａを有するパターンを形成する工程、（ｂ）レジスト膜８の開口８ａから露出する部分の上層膜５をドライエッチングにより除去する工程、（ｃ）上層膜５のドライエッチングにより露出する部分の下層膜７をエッチングにより除去する工程、（ｄ）全表面に金属材料を堆積し、半導体基板６上に電極９を形成した後、レジスト膜８上に堆積した金属膜９ａおよびレジスト膜８を除去する工程（図１（ｄ）ではレジスト膜８およびその上の金属膜９ａを除去する前の図が示されている）、（ｅ）全面に表面が平坦な塗布膜１０を形成する工程、（ｆ）塗布膜１０を表面からドライエッチングすることにより、下層膜表面が露出するまで塗布膜１０および上層膜５を除去する工程、および（ｇ）ドライエッチングの後残存する塗布膜１０を除去する工程を具備している。
【００１５】
図１に示される例は、半導体基板６として、ＧａＡｓ基板が用いられ、下層膜７として、窒化シリコン膜などの絶縁膜が用いられ、上層膜５として、たとえば有機シリコン膜からなる反射防止膜が用いられ、電極材料として、チタン、白金、金の積層構造が用いられた電界効果トランジスタのショットキーゲート電極の形成工程が示されている。各工程について、以下に詳細に説明をする。
【００１６】
まず、図１（ａ）に示されるように、ＧａＡｓからなる半導体基板６の表面に、下層膜７としてＳｉ３Ｎ４などの窒化シリコンからなる絶縁膜を、ＣＶＤ法などにより、たとえば０.３５μｍ程度成膜する。この下層膜７の厚さは、形成するゲート電極の厚さより若干厚い膜となるように設定される。そして、この下層膜７上に、半導体基板６の表面または下層膜７の表面での露光光の反射によるレジスト膜内での定在波の影響をなくするための上層膜５として、たとえば反射防止膜を０.２μｍ程度の厚さで形成する。反射防止膜としては、たとえばプロピレングリコールモノメチルアセテートを主成分とする有機シリコン膜を用いることができる。さらに、この上層膜５上にレジストを塗布して、０.９μｍ程度の厚さに、レジスト膜８を形成し、フォトリソグラフィ技術により、所望のゲート電極の形状に合せて開口８ａが形成されるようにパターニングする。このレジスト膜８の厚さは、後述する上層膜５としての反射防止膜をドライエッチングする際にマスクとして使用し得る厚さに形成される。
【００１７】
なお、この例に限らず、酸化シリコン、ポリイミド、レジスト膜など、後述する塗布膜を選択的に除去できる材料を下層膜７として用いることができる。また、上層膜５としては、絶縁膜、金属膜など、レジスト膜をマスクとしてパターニングが可能で、かつ、後述する塗布膜とほぼ等しいエッチングレートで除去できる材料を用いることができる。
【００１８】
つぎに、図１（ｂ）に示されるように、レジスト膜８の開口８ａから露出する部分の上層膜５としての反射防止膜をドライエッチングにより除去する。すなわち、前述のプロピ
レングリコールモノメチルアセテートを主成分とする有機シリコン膜からなる反射防止膜は、ドライエッチングでなければエッチングをすることができず、レジスト膜８をマスクとして、開口８ａから露出する上層膜５をエッチング除去して下層膜７を露出させる。
【００１９】
つぎに、図１（ｃ）に示されるように、上層膜５のドライエッチングにより露出する部分の下層膜７をエッチングにより除去する。すなわち、窒化シリコンからなる絶縁膜を下層膜７として用いる場合には、たとえば酢酸、中性フッ化アンモニウムなどを混合したエッチング液によりウェットエッチングをすることにより、レジスト膜８および上層膜（反射防止膜）５をマスクとして、開口８ａにより露出する絶縁膜をエッチングする。この際、ウェットエッチングであるため、縦方向にエッチングされるのみならず、横方向にもエッチングされ、図１（ｃ）に示されるように、断面形状がテーパ状に除去されると共に、エッチングにより露出する半導体基板６へのダメージを防止することができる。
【００２０】
つぎに、図１（ｄ）に示されるように、全表面に金属材料を堆積し、半導体基板６上に電極９を形成する。そして、その後、レジスト膜８上に堆積した金属膜９ａおよびレジスト膜８を除去する。すなわち、たとえば真空蒸着などにより、チタン、白金、金を半導体基板６と垂直方向から成膜することにより、たとえばチタン膜が０.０６μｍ程度、白金膜が０.０４μｍ程度、金膜が０.２０μｍ程度からなり、全体で０.３μｍ程度の電極９を半導体基板６の露出面に形成する。この際、レジスト膜８上にも同じ厚さの金属膜９ａが成膜される。その後、有機溶剤などによりレジスト膜８を除去すると、その上に成膜された金属膜９ａも除去され、半導体基板６上に成膜された金属膜のみがショットキーゲートとなる電極９として残存する。なお、電極とする金属材料は、この例に限らず、ニッケル、アルミニウムなどの単独または複層で形成することができる。
【００２１】
つぎに、図１（ｅ）に示されるように、表面が平坦な塗布膜１０を形成する。すなわち、たとえばレジスト材料を全面に塗布することにより、ショットキーゲートとなる電極９と絶縁膜７との間隙部にもレジスト材料が埋まり、全体を被覆し表面が平坦な塗布膜１０を形成する。なお、塗布膜１０としては、レジスト材料の他に、ポリイミドなどにより形成することもできる。
【００２２】
その後、図１（ｆ）に示されるように、塗布膜１０を表面からドライエッチングすることにより、下層膜７の表面が露出するまで塗布膜１０および上層膜５を除去する。すなわち、イオン衝撃などのドライエッチングにより塗布膜１０を除去するため、表面から削られるように除去され、やがて上層膜５が露出するが、露出した上層膜５も、上層膜５のない部分の塗布膜１０とエッチングレートがほぼ等しくなる条件でエッチングを行うことで、一緒に除去され、図１（ｆ）に示されるように、上層膜５がなくなって下層膜７の表面が露出するまでエッチングをする。下層膜７の厚さが、電極９の厚さより厚く形成されているため、上層膜５がなくなって下層膜７の表面が露出した状態でも、電極９は露出せず、電極９および半導体基板６は塗布膜１０により被覆されている。
【００２３】
その後、図１（ｇ）に示されるように、ドライエッチングの後に残存する塗布膜１０を除去する。すなわち、塗布膜１０が前述のレジスト材料により形成されている場合には、有機溶剤により、電極９と下層膜７との間の間隙部に埋め込まれている塗布膜１０を除去する。なお、下層膜７は、半導体装置として必要な場合にはそのまま残存させてもよいし、除去する場合には、たとえば塗布膜１０を除去する前にエッチング液によりウェットエッチングすることにより、半導体基板６などにダメージを与えることなく除去することができる。
【００２４】
本発明によれば、半導体基板表面に、金や白金などのウェットエッチングにより直接エッチングし難い金属を用いて電極を形成する場合に、スペーサ層として機能する下層膜と
レジスト膜とを用いてリフトオフ法により電極を形成しながら、下層膜とレジスト膜との間に露光光の定在波による影響を抑制する上層膜を形成しているため、下層膜の厚さに拘わらず、露光光の反射光による開口パターンの変形の影響を受けることなく正確な開口パターンを形成することができる。しかも、上層膜を除去する際には、ショットキーゲートなどの電極およびその周囲の半導体基板は塗布膜により被覆されているため、上層膜を除去するドライエッチングにおいても何らの損傷を受けることがない。その結果、微細な金属電極でも、非常に正確な形状で所望の厚さに形成することができ、半導体基板などへのドライエッチングによるダメージを受けることがなく、素子特性の劣化を来さない半導体装置を得ることができる。
【産業上の利用可能性】
【００２５】
本発明は、ショットキーゲート電極を有する電界効果トランジスタなどの半導体装置、電荷結合素子、ひいてはデジタルカメラなど、電子機器分野で幅広く利用することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明による半導体装置用電極の形成方法の一実施形態を説明する図である。
【図２】従来の電極形成方法の一例を説明する図である。
【図３】従来の電極形成方法の他の例を説明する図である。
【図４】従来の電極形成方法のさらに他の例を説明する図である。
【符号の説明】
【００２７】
５    上層膜
６    半導体基板
７    下層膜
８    レジスト膜
９    電極
１０    塗布膜
【図１】
2005051019.tif 000003
【図２】
2005051019.tif 000004
【図３】
2005051019.tif 000005
【図４】
2005051019.tif 000006