(57)【要約】【課題】  カーボンナノチューブの製造工程において受けるダメージを抑制し、良好な動作特性を有する半導体装置および半導体センサを提供する。【解決手段】  基板１１と、基板１１表面の溝部１１ａに形成されたゲート電極１６と、基板１１表面およびゲート電極１６を覆うゲート絶縁膜１２と、ゲート絶縁膜１２上にゲート電極１６の長さ方向が長手方向となるように形成されたカーボンナノチューブ１３と、ゲート絶縁膜１２上にカーボンナノチューブ１３の長手方向に離隔して形成され、カーボンナノチューブ１３と電気的に接続されたソース電極１４およびドレイン電極１５などから構成し、カーボンナノチューブ１２の下側にゲート絶縁膜１２を介してゲート電極１６を設ける。【選択図】  図２
2005285822.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成されたゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート電極の上方にかつゲート絶縁膜に接触して配置されたカーボンナノチューブと、
前記カーボンナノチューブの長手方向に離隔して形成され、該カーボンナノチューブに電気的に接触するソース電極およびドレイン電極と、を備える半導体装置。
【請求項２】
前記ゲート電極は基板表面に形成されなり、
前記ゲート絶縁膜は、基板表面およびゲート電極を覆うと共に、当該ゲート絶縁膜の表面が略平坦であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記ゲート電極は基板表面に形成された溝部に埋め込まれてなることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記基板表面とゲート電極表面とが略同一面を形成することを特徴とする請求項３記載の半導体装置。
【請求項５】
前記ゲート絶縁膜は、前記ゲート電極の上方に位置する第１のゲート絶縁膜と、該第１のゲート絶縁膜以外の領域に位置する第２のゲート絶縁膜よりなり、
前記第１のゲート絶縁膜が前記第２のゲート絶縁膜よりも誘電率が高いことを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置。
【請求項６】
前記第１のゲート絶縁膜がペロブスカイト構造を有する金属酸化物よりなることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記第１のゲート絶縁膜表面およびカーボンナノチューブを覆う第３のゲート絶縁膜と、
前記第３のゲート絶縁膜を覆うと共に、前記ゲート電極と接触する他のゲート電極とをさらに備え、
前記ゲート電極と他のゲート電極が第１のゲート絶縁膜および第３のゲート絶縁膜を介してカーボンナノチューブを囲むように形成されてなることを特徴とする請求項５〜７のうち、いずれか一項記載の半導体装置。
【請求項８】
基板と、
前記基板上に形成されたゲート電極と、
前記基板表面およびゲート電極の一部の領域を覆う絶縁膜と、
前記絶縁膜に接触して配置されたカーボンナノチューブと、
前記カーボンナノチューブの長手方向に離隔して形成され、該カーボンナノチューブに電気的に接触するソース電極およびドレイン電極と、を備え、
前記絶縁膜は、ゲート電極とカーボンナノチューブとの間に、ゲート電極表面を露出する空隙部を有することを特徴とする半導体センサ。
【請求項９】
前記露出するゲート電極表面に、被測定対象を吸着させる吸着層をさらに備えることを特徴とする請求項８記載の半導体センサ。
【請求項１０】
前記吸着層は、分子鎖末端に前記測定対象を選択的に固定する機能性部を有することを特徴とする請求項８または９記載の半導体センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カーボンナノチューブからなるチャネルを有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体装置、例えば電界効果トランジスタ（ＦＥＴ）は、小型化すなわちゲート長を短小化しゲート絶縁膜を薄膜化することで、動作速度の高速化が図られているが、シリコン基板を用いたＦＥＴの微細化技術は数十ｎｍの線幅でほぼ限界であるといわれている。
【０００３】
さらなるＦＥＴの動作高速化を進めるに当たって、高速電子伝導が可能なカーボンナノチューブが注目されている。
【０００４】
カーボンナノチューブは、その直径がおおよそ数ｎｍから十ｎｍ、長さが数μｍの一次元的な形状を有し、その形状に由来してバリスティック伝導、すなわち電子が散乱せずに高速で伝導する可能性があるといわれている。そこで、この特長を生かした、チャネルにカーボンナノチューブを用いたＦＥＴが提案されている。カーボンナノチューブは１００万Ａ／ｃｍ2の最大電流密度を有するので、微細化しても十分なドレイン電流を有するという特長もある。
【０００５】
図１（Ａ）および（Ｂ）は従来のカーボンナノチューブをチャネルとして用いた半導体装置の断面図である。図１（Ａ）に示すように、半導体装置１００はシリコン酸化膜１０２を形成した基板１０１上に配置されたカーボンナノチューブ１０３の両端にソース電極１０４およびドレイン電極１０５を設け、カーボンナノチューブ１０３をゲート酸化膜１０６で覆いさらにゲート電極１０８を形成した構造を有し、トップゲート型ＦＥＴと呼ばれている。
【０００６】
また、図１（Ｂ）に示すように、半導体装置１１０は基板１０１上にゲート酸化膜１０６を形成し、その上にカーボンナノチューブ１０３およびその両端にソース電極１０４およびドレイン電極１０５を設け、ゲート電極１１１を基板１０１の裏面側に設けた構造を有し、バックゲート型ＦＥＴと呼ばれている。
【非特許文献１】Ｆ．  Ｎｉｈｅｉ，ｅｔ．  ａｌ．，  Ｊｐｎ．  Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．，  Ｖｏｌ．４２  （２００３）  Ｌ−１２８８〜Ｌ−１２９１
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図１（Ｂ）に示すバックゲート型ＦＥＴでは、ゲート電圧が基板１０１の厚さ方向全体に印加されるので隣り合うＦＥＴ同士の素子分離が容易ではないという問題点がある。
【０００８】
これに対し図１（Ａ）に示すトップゲート型ＦＥＴではこの問題点は解決するが、カーボンナノチューブ１０３形成後にソース電極１０４およびドレイン電極１０５に加えゲート絶縁膜１０６やゲート電極１０８を形成するので、成膜工程やパターニング工程においてカーボンナノチューブ１０３がプラズマやスパッタ粒子による化学的あるいは物理的なダメージを受け電気的性質や機械的性質が劣化する等の問題点がある。
【０００９】
また、このようなカーボンナノチューブをチャネルとして用いたＦＥＴを被測定対象の液体や気体に曝してそれらに含まれる分子等を検出する半導体センサとして用いる場合も上述した問題点が生じる。
【００１０】
そこで、本発明は上記問題点に鑑みてなされたもので、本発明の目的は、カーボンナノチューブの製造工程において受けるダメージを抑制し、良好な動作特性を有する半導体装置および半導体センサを提供することである。
【課題を解決するための手段】
【００１１】
本発明の一観点によれば、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート電極の上方にかつゲート絶縁膜に接触して配置されたカーボンナノチューブと、前記カーボンナノチューブの長手方向に離隔して形成され、該カーボンナノチューブに電気的に接触するソース電極およびドレイン電極と、を備える半導体装置が提供される。
【００１２】
本発明によれば、カーボンナノチューブがゲート電極およびゲート絶縁膜上に形成されているので、カーボンナノチューブを形成後のゲート絶縁膜を形成する際にスパッタ法やＣＶＤ（化学気相成長）法等によりプラズマ、ラジカル等によるカーボンナノチューブへのダメージ、例えば欠陥性のオープンホール等の形成が防止されるので、チャネルとしてのカーボンナノチューブの電子移動度の低下を抑制することができる。その結果、良好な動作特性を有する半導体装置を実現できる。
【００１３】
本発明の他の観点によれば、基板と、前記基板上に形成されたゲート電極と、前記基板表面およびゲート電極の一部の領域を覆う絶縁膜と、前記絶縁膜に接触して配置されたカーボンナノチューブと、前記カーボンナノチューブの長手方向に離隔して形成され、該カーボンナノチューブに電気的に接触するソース電極およびドレイン電極と、を備え、前記絶縁膜は、ゲート電極とカーボンナノチューブとの間に、ゲート電極表面を露出する空隙部を有することを特徴とする半導体センサが提供される。
【００１４】
本発明によれば、半導体センサは、表面を被測定対象の液体や気体に曝すことにより、絶縁膜の空隙部、すなわちゲート電極表面とカーボンナノチューブとの間に介在する液体や気体に含まれるイオンや誘電物質等の影響により誘電率が変化するのでゲート容量値が変化するので、誘電率の変化をソース電極とドレイン電極との間に流れるドレイン電流の変化として検知することができる。図１（Ｂ）に示した従来のバックゲート型の構造では被測定対象の液体や気体がカーボンナノチューブの上方にのみ存在するのに対して、本発明の半導体センサは被測定対象の分子等がゲート電極表面とカーボンナノチューブとの間にも介在するので、被測定対象の分子等を著しく高感度に検知することができる。また、被測定対象の液体や気体の誘電率の変化にほぼ比例してゲート容量値およびドレイン電流が変化するので、被測定対象の分子等を高感度に検知することができる。
【発明の効果】
【００１５】
本発明によれば、カーボンナノチューブの製造工程において受けるダメージを抑制し、良好な動作特性を有する半導体装置および半導体センサを提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下図面を参照しつつ本発明の実施の形態を具体的に説明する。
【００１７】
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係る半導体装置の斜視図、図３は、図２の半導体装置のＸ方向に沿った断面図である。
【００１８】
図２および図３を参照するに、本実施の形態の半導体装置１０は、基板１１と、基板１１表面の溝部１１ａに形成されたゲート電極１６と、基板１１表面およびゲート電極１６を覆うゲート絶縁膜１２と、ゲート絶縁膜１２上にゲート電極１６の長さ方向が長手方向（図２に示すＸ方向）となるように形成されたカーボンナノチューブ１３と、ゲート絶縁膜１２上にカーボンナノチューブ１３の長手方向に離隔して形成され、カーボンナノチューブ１３と電気的に接触したソース電極１４およびドレイン電極１５などから構成されている。
【００１９】
半導体装置１０は、ゲート電極１６に印加される電圧（ゲート電圧）が、ゲート絶縁膜１２を介してカーボンナノチューブ１３に電界として印加され、ソース電極１４とドレイン電極１５との間に形成されたカーボンナノチューブ１３がチャネルとして機能し、ゲート電圧の変化に対応してカーボンナノチューブ１３内に流れるドレイン電流が変化する。
【００２０】
基板１１は、材料は特に限定されないが例えばシリコン基板やＩＩＩ族−Ｖ族、ＩＩ族−ＶＩ族半導体基板からなり、高比抵抗材料あるいは絶縁性材料からなることが好ましい。
【００２１】
ゲート電極１６は、基板１１表面に形成された溝部１１ａにＴｉ膜（膜厚１０ｎｍ）／Ａｕ膜（膜厚４９０ｎｍ）がこの順に積層して形成されている。Ｔｉ膜は基板１１との密着膜として機能し、基板材料に応じて適宜選択される。Ａｕ膜はその代わりに、例えばＡｌ、Ｔｉ、Ｐｄ、Ｐｔ、Ｍｏ、Ｗ、Ｃｕ、Ａｌ合金等の材料を用いてもよい。図２では省略されているが、ゲート電極１６はプラグ等により配線層等に接続される。
【００２２】
ゲート絶縁膜１２は、例えば膜厚が５ｎｍのシリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜からなる。ゲート絶縁膜１２は、ペロブスカイト結晶構造を有する金属酸化物、例えばＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）やＢａＴｉＯ3、ＢＳＴ（Ｂａ1-xＳｒxＴｉＯ3）、ＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）等よりなる高誘電体材料を用いてもよい。このような高誘電体材料を用いることにより、シリコン酸化膜換算膜厚を抑制しつつ実際の膜厚を厚くすることができ、ゲート電極１６とカーボンナノチューブ１３との間の耐リーク電圧を増加することができる。
【００２３】
カーボンナノチューブ１３は、直径数ｎｍから数十ｎｍであり、単層カーボンナノチューブ（ｓｉｎｇｌｅ−ｗａｌｌｅｄ  カーボンナノチューブ）および多層カーボンナノチューブ（ｍｕｌｔｉ−ｗａｌｌｅｄ  カーボンナノチューブ）のいずれでもよく、より良好なトランジスタ特性を示す点で、単層カーボンナノチューブまたは２層カーボンナノチューブが好ましい。ここで、単層カーボンナノチューブはグラフェンシートが１層のもの、２層カーボンナノチューブはグラフェンシートが２層のものをいう。
【００２４】
カーボンナノチューブ１３の長さは半導体装置１０の大きさに応じて適宜選択されるが、例えば３０ｎｍ〜１μｍである。半導体装置１０の小型化および高速動作の点では３０ｎｍ〜２００ｎｍの範囲から選択されることが好ましい。
【００２５】
カーボンナノチューブ１３は、ゲート電極１６の長さ方向（図２に示すＸ方向）に沿って配置される。配置方法は前もって形成したカーボンナノチューブ１３を配置してもよく、後述する製造方法のように長さ方向にカーボンナノチューブ１３を成長させてもよい。
【００２６】
ソース電極１４およびドレイン電極１５は、上述したゲート電極１６と同様の材料からなり、例えばＴｉ膜（膜厚１０ｎｍ）／Ａｕ膜（膜厚４９０ｎｍ）の積層体から構成される。カーボンナノチューブ１３に直接接触する金属膜はオーミック接触を形成することが好ましく、例えばＮｉ、Ｔｉ、Ｐｔ、Ｐｄ、Ａｕ、Ｐｔ−Ａｕ合金を用いることが好ましい。
【００２７】
ソース電極１４およびドレイン電極１５はカーボンナノチューブ１３のほぼ両端に形成されている。カーボンナノチューブ１３の両端をオープンエンドとして、ソース電極１４およびドレイン電極１５とカーボンナノチューブ１３との間の接触抵抗を低減することができる。なお、カーボンナノチューブ１３がソース電極１４およびドレイン電極１５を貫通してもよい。
【００２８】
本実施の形態の半導体装置１０は、カーボンナノチューブ１３がゲート電極１６およびゲート絶縁膜１２上に形成されているので、カーボンナノチューブ１３を形成後のゲート絶縁膜１２を形成する際にスパッタ法やＣＶＤ法等によりプラズマ、ラジカル等によるカーボンナノチューブ１３へのダメージ、例えば欠陥性のオープンホール等の形成が防止されるので、カーボンナノチューブ１３が良好な電子輸送特性を有する。
【００２９】
さらに、本実施の形態の半導体装置１０は、カーボンナノチューブ１３は平坦なゲート絶縁膜１２上に形成されているので、ソース電極１４やドレイン電極１５の段差によるカーボンナノチューブ１３の曲げ変形が生じないので、曲げ変形による電気特性や信頼性が損なわれることを防止すると共に電極とカーボンナノチューブ１３の接触抵抗の増大を抑制できる。
【００３０】
また、本実施の形態の半導体装置１０は、ゲート電極１６が高抵抗あるいは絶縁性の基板１１表面の溝部１１ａに形成されカーボンナノチューブ１３はゲート電極１６とゲート絶縁膜１２を介して形成されているので、ゲート電極とカーボンナノチューブとの間に更に低抵抗の基板が介在する従来のバックゲート型構造の半導体装置と比較して、基板の厚さ方向の素子分離が不要となり、また、基板材料の選択の幅が拡大する。
【００３１】
次に本実施の形態に係る半導体装置の製造方法について説明する。
【００３２】
図４および図５は、第１の実施の形態に係る半導体装置１０の製造工程を示す図である。
【００３３】
最初に、図４（Ａ）の工程では、基板１１、例えば高比抵抗のシリコン基板に熱酸化法により例えば膜厚１０ｎｍのシリコン酸化膜２１およびスパッタ法により膜厚１００ｎｍのシリコン窒化膜２２を順次形成する。
【００３４】
次いで図４（Ｂ）の工程では、フォトリソグラフィ法を用いてシリコン窒化膜２２上に厚さ５００ｎｍのレジスト膜２３を形成し、下流の工程で基板１１表面に溝部を形成する領域に開口部２３ａを形成する。
【００３５】
次いで図４（Ｃ）の工程では、図４（Ｂ）の工程でパターニングしたレジスト膜２３をマスクとしてイオンミリングによりシリコン窒化膜２２／シリコン酸化膜２１をパターニングする。ついで、レジスト膜２３を除去し、シリコン窒化膜２２／シリコン酸化膜２１をマスクとしてＲＩＥ法により基板１１を深さ５００ｎｍ程度まで研削し溝部１１ａを形成する。
【００３６】
次いで図４（Ｄ）の工程では、図４（Ｃ）の構造体の表面にスパッタ法により膜厚１０ｎｍのＴｉ膜１６ａを形成し、さらにスパッタ法、メッキ法、蒸着法、ＣＶＤ法等により溝部１１ａを充填するように膜厚６００ｎｍのＡｕ膜１６ｂを形成する。
【００３７】
次いで図４（Ｅ）の工程では、図４（Ｄ）の構造体の表面のＡｕ膜１６ｂを、シリコン窒化膜２２をエッチングストッパとしてＣＭＰ（化学的機械研磨）法により平坦化し、溝部１１ａ以外の領域の基板１１表面を露出する。
【００３８】
次いで図５（Ａ）の工程では、スパッタ法、ＣＶＤ法等により、図４（Ｅ）の構造体を覆う例えば膜厚５ｎｍのシリコン酸化膜からなるゲート絶縁膜１２を形成する。また、ゲート絶縁膜１２に、上述したペロブスカイト結晶構造を有する金属酸化物であるＰＺＴやＢＳＴ、ＳＢＴ等の高誘電体材料を使用する場合は、スパッタ法、ＣＶＤ法、特にＭＯＣＶＤ（有機金属ＣＶＤ）法を用いて形成する。さらに、酸化雰囲気中で高誘電体材料からなるゲート絶縁膜１２を例えば６００℃で加熱処理してもよい。結晶性が良好となり誘電率が増加する。ゲート絶縁膜１２にこのようなペロブスカイト結晶構造を有する金属酸化物を使用する場合はゲート電極材料としてＰｔが好適である。Ｐｔは自己組織的に結晶成長方向（膜厚方向）が（１１１）面となり、その上にペロブスカイト結晶構造を有する金属酸化物の（１１１）面をエピタキシャル成長させることができる。金属酸化物の結晶性を向上し誘電率を高めることができる。
【００３９】
次いで図５（Ｂ）の工程では、図示を省略したが、フォトリソグラフィ法により次の工程でソース電極およびドレイン電極を形成する位置に開口部を有するレジストを形成し、スパッタ法によりＣｏ、Ｎｉ、Ｐｄ、およびこれらの合金のいずれかからなる膜厚数ｎｍ〜数十ｎｍの触媒層２４ａ、２４ｂを形成する。
【００４０】
図５（Ｂ）の工程ではさらに、熱ＣＶＤ法を用いて約６００℃に加熱すると共に、炭化水素系ガス、例えば、アセチレン、メタン等を原料ガス、水素ガスをキャリアガスとして圧力を１ｋＰａに設定して供給する。さらに、２つの触媒層２４ａ、２４ｂを結ぶ方向に電界を印加する。その結果、１本のカーボンナノチューブ１３が触媒層２４ａ、２４ｂ間に形成される。触媒層２４ａ、２４ｂの平面形状は任意に選択することができるが、例えば触媒層２４ａは触媒層２４ｂに向かう方向に尖形の先端部を有し、触媒層２４ｂは触媒層２４ａに向かう方向に尖形の先端部を有することが好ましい。それらの先端部からカーボンナノチューブ１３が成長し易くなり、カーボンナノチューブ１３の根元がゲート絶縁膜にほぼ接するのでカーボンナノチューブ１３の曲がり変形を抑制することができる。
【００４１】
次いで図５（Ｃ）の工程では、図５（Ｂ）の構造体の表面を覆うレジスト膜（不図示）を形成し、ソース電極１４およびドレイン電極１５を形成する位置に開口部（不図示）を形成する。次いで、スパッタ法によりＴｉ膜／Ａｕ膜を形成し、次いでレジスト膜を除去（リフトオフ）する。以上により、図５（Ｃ）に示す本実施の形態の半導体装置が完成する。
【００４２】
なお、図５（Ｂ）の工程において、予め公知のアーク放電法やレーザーアブレーション法等で形成したカーボンナノチューブ１３をゲート絶縁膜１２上に配置してもよい。具体的には、カーボンナノチューブ１３をメタノール等のアルコール、水、有機溶媒等の溶媒に分散させた分散液を用いて、図５（Ａ）の構造体を分散液に浸漬しその構造体を引き上げる引き上げ法、同様に浸漬し分散液の液面を蒸発により低下させる液面低下法、分散液をスピンコータにより回転塗布するスピンコート法等により、カーボンナノチューブ１３を配置することができる。その結果、平坦なゲート絶縁膜１２上にカーボンナノチューブ１３を配置できる。
【００４３】
本実施の半導体装置の製造方法では、カーボンナノチューブ１３を形成する前にゲート絶縁膜１２を形成するので、ゲート絶縁膜１２を形成する際にカーボンナノチューブ１３へのダメージを考慮する必要がなく、ゲート絶縁膜１２の膜質等を向上する製造工程を採用できる。
【００４４】
なお、図示を省略したが、半導体装置１０上に多層配線構造を形成する場合は、層間絶縁膜等を形成する。その際、カーボンナノチューブ１３へのダメージを抑制するために、ゾルゲル法等を用いて半導体装置１０の表面に層間絶縁膜等を形成することが好ましい。
【００４５】
（第２の実施の形態）
図６は、本発明の第２の実施の形態に係る半導体装置の断面図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００４６】
図６を参照するに、本実施の形態の半導体装置３０は、基板１１と、基板１１表面に形成されたゲート電極１６と、基板１１表面およびゲート電極１６を覆うゲート絶縁膜３２と、ゲート絶縁膜３２上にゲート電極１６の長さ方向が長手方向となるように形成されたカーボンナノチューブ１３と、ゲート絶縁膜１２上にカーボンナノチューブ１３の長手方向に離隔して形成され、カーボンナノチューブ１３と電気的に接続されたソース電極１４およびドレイン電極１５などから構成されている。
【００４７】
本実施の形態の半導体装置３０は、第１の実施の形態においてゲート電極１６が基板１１に埋め込まれていた代わりに基板１１表面に形成されている以外は第１の実施の形態と同様に構成されている。
【００４８】
ゲート電極３１は、第１の実施の形態と同様の材料を用いることができ、例えば、Ｔｉ膜３１ａ／Ａｕ膜３１ｂの積層体からなる。ゲート電極３１の膜厚は、この上に形成するゲート絶縁膜３２表面の平坦性の点で、１ｎｍ〜２０ｎｍであることが好ましく、例えばＴｉ膜３１ａ（膜厚５ｎｍ）／Ａｕ膜３１ｂ（膜厚９５ｎｍ）に設定する。
【００４９】
ゲート絶縁膜３２は、第１の実施の形態と同様の材料を用いることができ、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、ペロブスカイト結晶構造を有する金属酸化物高誘電体材料からなる。ゲート絶縁膜３２はゲート電極３１の被覆性の点でシリコン酸化膜換算膜の増加を抑制しつつ膜厚を厚くできる高誘電体材料が好ましい。ゲート電極３１とカーボンナノチューブ１３との間の耐リーク電圧を増加することができる。また、同時にゲート絶縁膜３２表面を平坦化して、カーボンナノチューブ１３の曲がり変形を抑制することができる。
【００５０】
本実施の形態に半導体装置３０の製造方法は、第１の実施の形態の図４（Ａ）〜（Ｅ）の工程に換えて基板１１表面にレジスト膜を形成し、ゲート電極３１を形成する領域をフォトリソグラフィ法によりパターニングして開口部を設け、スパッタ法等により基板１１表面にＴｉ膜３１ａ／Ａｕ膜３１ｂの積層体からなるゲート電極３１を形成する。次いで、スパッタ法、ＣＶＤ法等により基板１１表面およびゲート電極３１を覆うゲート絶縁膜３２を形成する。その後の工程は図５（Ｂ）および（Ｃ）の工程と同様である。以上により、図６に示す本実施の形態の半導体装置３０が完成する。
【００５１】
本実施の形態の半導体装置３０は、第１の実施の形態の半導体装置と同様の効果に加え、基板１１に溝部を形成しないので、製造工程数を低減することができる。
【００５２】
（第３の実施の形態）
図７は、本発明の第３の実施の形態に係る半導体装置の断面図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００５３】
図７を参照するに、本実施の形態の半導体装置４０は、基板１１と、基板１１表面の溝部１１ａに形成されたゲート電極１６と、ゲート電極１６上に形成された高誘電体ゲート絶縁膜４１と、ゲート電極１６の領域以外の基板１１表面に形成された絶縁膜４２と、高誘電体ゲート絶縁膜４１および絶縁膜４２上にゲート電極１６の長さ方向が長手方向となるように形成されたカーボンナノチューブ１３と、絶縁膜４２上にカーボンナノチューブ１３の長手方向に離隔して形成され、カーボンナノチューブ１３と電気的に接続されたソース電極１４およびドレイン電極１５などから構成されている。
【００５４】
本実施の形態の半導体装置４０は、第１の実施の形態の半導体装置のゲート絶縁膜をゲート電極の直上の領域を上述した高誘電体材料を使用した高誘電体ゲート絶縁膜４１とした以外は、第１の実施の形態の半導体装置と同様に構成されている。
【００５５】
高誘電体ゲート絶縁膜４１は、第１および第２の実施の形態で説明した高誘電体材料を使用して形成される。高誘電体ゲート絶縁膜４１の膜厚を厚くできるので、容易に膜質を向上することができ、また、高誘電体ゲート絶縁膜４１を用いることによりゲート容量を増加してゲート電圧を低減することができる。なお、絶縁膜４２は、第１の実施の形態において説明したゲート絶縁膜のうち、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜等の共有結合性、あるいは高誘電体ゲート絶縁膜の材料よりも誘電率の低い材料を用いることができる。上記高誘電率材料はイオン結合性材料であるので、酸素欠損などの欠陥が生じるとリークし易い。絶縁膜として共有結合性材料を用いることで耐リーク電圧を高めることができる。
【００５６】
本実施の形態に半導体装置４０の製造方法は、第１の実施の形態の図４（Ａ）〜（Ｅ）の工程と同様に行った後で、図４（Ｅ）の構造体表面に形成したレジスト膜をパターニングしてゲート電極１６上の領域のみを覆い、スパッタ法等により絶縁膜４２を形成する。次いで、レジスト膜をリフトオフしゲート電極表面露出させ、その上にスパッタ法、ＣＶＤ法等により高誘電体材料を使用して高誘電体ゲート絶縁膜４１を形成する。次いで、高誘電体ゲート絶縁膜４１表面を平坦化すると共に、絶縁膜４２表面を露出させる。その後の工程は図５（Ｂ）および（Ｃ）の工程と同様である。以上により、図７に示す本実施の形態の半導体装置４０が完成する。
【００５７】
本実施の形態の半導体装置４０は、第１の実施の形態の半導体装置と同様の効果に加え、ゲート絶縁膜４１として高誘電率材料を用いた高誘電体ゲート絶縁膜４１が形成されているので、ゲート電圧を低減することができる。また、ゲート電極−ソース電極間およびゲート電極−ドレイン電極間には、シリコン酸化膜等の共有結合性の絶縁膜４２を形成することで、ゲート電極１６−ソース電極１４間およびゲート電極１６−ドレイン電極１５間の耐リーク電圧を高めることができる。
【００５８】
（第４の実施の形態）
図８は本発明の第４の実施の形態に係る半導体装置を示し、（Ａ）は断面図、（Ｂ）は（Ａ）のＡ−Ａ線断面図、（Ｃ）は平面図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００５９】
図８（Ａ）〜（Ｃ）を参照するに、本実施の形態の半導体装置５０は、基板１１と、基板１１表面の溝部１１ａに形成された下部ゲート電極５１ａと、下部ゲート電極５１ａ上に形成された下部高誘電体ゲート絶縁膜５２ａと、下部ゲート電極５１ａの領域以外の基板１１表面に形成された絶縁膜４２と、下部高誘電体ゲート絶縁膜５２ａおよび絶縁膜４２上にゲート電極１６の長さ方向が長手方向となるように形成されたカーボンナノチューブ１３と、下部高誘電体ゲート絶縁膜５２ａ表面とカーボンナノチューブ１３を覆う上部高誘電体ゲート絶縁膜５２ｂと、上部高誘電体ゲート絶縁膜５２ｂを覆い、下部ゲート電極５１ａと接触する上部ゲート電極５１ｂと、絶縁膜４２上にカーボンナノチューブ１３の長手方向に離隔して形成され、カーボンナノチューブ１３と電気的に接続されたソース電極１４およびドレイン電極１５などから構成されている。
【００６０】
すなわち、半導体装置５０は、図７に示す第３の実施の形態の半導体装置４０において、カーボンナノチューブ１３を覆う上部高誘電体ゲート絶縁膜５２ｂを形成し、さらに上部高誘電体ゲート絶縁膜５２ｂを覆う上部ゲート電極５１ｂを形成して、下部ゲート電極５１ａおよび上部ゲート電極５１ｂからなるゲート電極５１が、高誘電体ゲート絶縁膜５２を介してカーボンナノチューブ１３の周囲を囲む構造とし、それ以外は第３の実施の形態と略同様に構成されている。
【００６１】
下部ゲート電極５１ａと上部ゲート電極５１ｂは、第１の実施の形態で説明したゲート電極と同様の材料を用いることができる。また、下部高誘電体ゲート絶縁膜５２ａと上部高誘電体ゲート絶縁膜５２ｂは、第３の実施の形態で説明した高誘電体ゲート絶縁膜と同様の材料を用いることができる。
【００６２】
本実施の形態の半導体装置５０は、カーボンナノチューブ１３を高誘電体ゲート絶縁膜５２を介してゲート電極５１がその周囲を囲む構造となっているので、ゲート電圧に応じた電界がカーボンナノチューブ１３の全体に効率良く印加される。したがって、第３の実施の形態の半導体装置と比較してゲート容量を一層増加してゲート電圧を低減することができる。
【００６３】
（第５の実施の形態）
図９は、本発明の第５の実施の形態に係る半導体センサの斜視図、図１０は、図９の半導体センサの断面図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００６４】
図９および図１０を参照するに、本実施の形態の半導体センサ６０は、基板１１と、基板１１表面の溝部１１ａに形成されたゲート電極１６と、基板１１表面およびゲート電極１６の一部を覆う絶縁膜４２と、絶縁膜４２上にゲート電極１６の長さ方向が長手方向となるように形成されたカーボンナノチューブ１３と、絶縁膜４２上にカーボンナノチューブ１３の長手方向に離隔して形成され、カーボンナノチューブ１３と電気的に接続されたソース電極１４およびドレイン電極１５と、ソース電極１４およびドレイン電極１５をそれぞれ覆う保護膜などから構成されている。絶縁膜は、カーボンナノチューブ１３の下方にゲート電極１６の表面を露出する空隙部６２を有している。
【００６５】
すなわち、半導体センサ６０は、第１の実施の形態の半導体装置と略同様の構成の半導体装置のゲート電極１６上の一部の領域に、絶縁膜４２を形成せずにゲート電極１６の表面を露出させる空隙部６２を形成し、ソース電極１４とゲート電極１５を覆う保護膜６１を形成した構成となっている。
【００６６】
絶縁膜４２は、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜等を用いることができ、特に限定されない。絶縁膜４２の膜厚は例えば１ｎｍに設定される。また、絶縁膜４２に形成された空隙部６２は、カーボンナノチューブ１３の下側に設けられ、ゲート電極１６表面を露出させ、ゲート電極１６の全面を露出する必要はない。空隙部６２の寸法は、例えば、カーボンナノチューブ１３の長手方向に０．５μｍ〜３μｍ、幅方向に０．５μｍ〜３μｍに設定される。
【００６７】
保護膜６１は、非透水性のシリコン窒化膜等の無機材料やポリイミド膜等の樹脂膜からなる。ソース電極１４およびドレイン電極１５から被測定対象の液体等を介してリークすることを防止すると共に、ソース電極１４およびドレイン電極１５の腐食を防止する。
【００６８】
本実施の形態の半導体センサ６０は、表面を被測定対象の液体や気体（以下「液体等」と略称する。）に曝すことにより、絶縁膜４２の空隙部６２、すなわちゲート電極１６表面とカーボンナノチューブ１３との間に介在する液体等に含まれるイオンや誘電物質等の影響により誘電率が変化するのでゲート容量値が変化し、その結果ドレイン電流が変化する。例えば、ゲート電圧を閾値電圧より高く設定し、ドレイン電圧をドレイン電流−ドレイン電圧特性の飽和電流領域に設定することにより、誘電率の変化をドレイン電流の変化として検知することができる。誘電率の変化にほぼ比例してゲート容量値およびドレイン電流が変化するので、高感度に検知することができる。また、本実施の形態の半導体センサ６０は、カーボンナノチューブ１３が化学的に安定であり、高機械強度を有するので、高い信頼性を有する。
【００６９】
本実施の形態に半導体センサ６０の製造方法は、第１の実施の形態の図４（Ａ）〜（Ｅ）の工程と同様に行った後で、図４（Ｅ）の構造体表面に形成したレジスト膜をパターニングしてゲート電極１６上の領域のみ、あるいはゲート電極１６の一部のみを覆い、スパッタ法等により絶縁膜４２を形成する。次いで、レジスト膜をリフトオフしゲート電極１６表面を露出させる空隙部６２を形成する。その後の工程は図５（Ｂ）および（Ｃ）の工程と同様にし、さらにソース電極１４およびドレイン電極１５を覆う保護膜６１を形成する。以上により、図９および図１０に示す本実施の形態の半導体装置６０が完成する。
【００７０】
本実施の形態の半導体センサ６０は、ゲート電極１６とカーボンナノチューブ１３との間にゲート絶縁膜の代わりに空隙部６２を形成し、その空隙部６２に存在する被測定対象による誘電率の変化を直接検知するので、ゲート絶縁膜が設けられている場合よりも高感度に検知することができる。
【００７１】
図１１は第５の実施の形態の変形例に係る半導体センサの断面図である。
【００７２】
図１１を参照するに、本変形例の半導体センサ６５は、図９および図１０に示す第５の実施の形態の半導体センサの基板１１表面に埋め込まれたゲート電極１６を基板１１の裏面に形成し、基板１１を低比抵抗とした以外は第５の実施の形態の半導体センサと同様である。
【００７３】
基板６６は、低比抵抗の基板であれば特に限定されず、例えば低比抵抗の厚さ５００μｍのシリコン基板からなる。ゲート電極６７は、基板６６の裏面に第５の実施の形態のゲート電極と同様の材料により形成され、例えば基板６６裏面の表面側から順にＴｉ膜／Ａｕ膜が積層される。ゲート電極６７に電圧が印加されると基板６６もゲート電極６７と同電位となり、基板６６もゲート電極として機能する。
【００７４】
また、基板６６表面にはカーボンナノチューブ１３の下側に溝部６８が形成される。基板６６表面に溝部６８を形成せずに、絶縁膜のみに空隙部を設けてもよい。溝部６８（あるいは空隙部）に被測定対象の液体等が侵入し、基板６６表面とカーボンナノチューブ１３との間に介在することにより、絶縁膜４２の空隙部に露出するゲート電極６７上に介在する液体等に含まれる分子等を検知することができる。
【００７５】
本変形例の半導体センサ６５は、ゲート電極を基板６６の裏面に形成することによりゲート電極６７が液体等に曝されることなく、またゲート電極６７の引き出しが容易となる。
【００７６】
（第６の実施の形態）
図１２は、本発明の第６の実施の形態に係る半導体センサの断面図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００７７】
図１２を参照するに、本実施の形態の半導体センサ７０は、図９および図１０に示す第５の実施の形態の半導体センサにおいて、空隙部６２に露出するゲート電極１６の表面に被測定対象を選択的に吸着させる吸着膜７１を形成した以外は第５の実施の形態の半導体センサと同様である。
【００７８】
図１３は、第６の実施の形態に係る半導体センサの要部拡大図である。図１３を参照するに、吸着膜７１は、ゲート電極１６のＡｕ膜１６ｂ表面と結合する原子あるいは分子からなる下地結合部７１ａと、下地結合部７１ａから延びるアルキル鎖などの分子鎖部７１ｂと、下地結合部７１ａと反対側の分子鎖部７１ｂの末端に結合したカルボキシル基などの官能基からなる機能性部７１ｃなどから構成されている。吸着膜７１は、半導体センサ７０を被測定対象の液体等に曝すことにより、機能性部７１ｃが液体等に含まれる様々な分子等と反応して結合して固定し、その分子等により変化した誘電率を第５の実施の形態と同様にドレイン電流として高感度に検知することができる。
【００７９】
下地結合部７１ａは、ゲート電極上に、例えば、いわゆる自己組織化法により形成した自己組織化単分子膜（Ｓｅｌｆ  Ａｓｓｅｍｂｌｅｄ  Ｍｏｎｏｌａｙｅｒ、ＳＡＭ）からなり、例えばアルカンチオール化合物をＡｕ表面と反応させＡｕ−Ｓ結合を形成し、高度に配向したアルキル鎖（分子鎖部）を有するＳＡＭが挙げられる。
【００８０】
また、機能性部７１ｃの末端官能基の例としては、カルボキシル基、アミノ基、Ｆｍｏｃ基（９−フルオレニルメチルオキシカルボニル基）、フェロセニル基が挙げられる。例えば、機能性部がカルボキシル基の場合は、アミノ基を有するペプチドやタンパク質をアミド結合により固定できる。
【００８１】
吸着膜７１の形成に用いられるアルカンチオール化合物の例としては、カルボキシル基を末端官能基として有する１０−カルボキシル−１−デカンエチオール、フェロセニル基を末端官能基として有する１１−フェロセニル−１−ウンデカンチオール（例えば同仁化学研究所社製）が挙げられる。
【００８２】
吸着膜７１は膜厚が１００ｎｍ程度であり、吸着膜とカーボンナノチューブ１３との間に１０ｎｍ〜１００ｎｍの空隙部を形成することが好ましい。機能性部７１ｃに吸着した分子等による誘電率の変化を一層高感度で検出することができる。
【００８３】
本実施の形態の半導体センサ７０は、ゲート電極１６とカーボンナノチューブ１３との間にゲート絶縁膜の代わりに、ゲート電極表面に吸着膜７１を形成して選択的に被測定対象分子等を固定することができるので、固定された被測定対象分子等の量に応じて変化する誘電率を直接検知でき、確実に被測定対象分子等の量を高感度に検知することができる。
【００８４】
図１４は、第６の実施の形態の変形例に係る半導体センサの断面図である。図１４を参照するに、本変形例に係る半導体センサ７５は、図１２に示す第６の実施の形態の半導体センサの基板１１表面に埋め込まれたゲート電極１６を裏面側に形成すると共に基板６６を低比抵抗とし、さらに吸着膜７１を基板６６表面の溝部６８に形成した以外は第６の実施の形態の半導体センサと同様である。なお、基板６６表面に溝部６８を形成せずに、絶縁膜４２のみに空隙部６２を設け、吸着膜７１を基板６６表面に形成してもよい。
【００８５】
本変形例の半導体センサ７５は、第６の実施の形態の半導体センサの効果に加えて、ゲート電極６７を基板６６の裏面に形成することによりゲート電極６７が液体等に曝されることなく、またゲート電極６７の引き出しが容易となる。
【００８６】
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。
【００８７】
なお、以上の説明に関して更に以下の付記を開示する。
（付記１）  基板と、
前記基板上に形成されたゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート電極の上方にかつゲート絶縁膜に接触して配置されたカーボンナノチューブと、
前記カーボンナノチューブの長手方向に離隔して形成され、該カーボンナノチューブに電気的に接触するソース電極およびドレイン電極と、を備える半導体装置。（１）
（付記２）  前記ゲート電極は基板表面に形成されなり、
前記ゲート絶縁膜は、基板表面およびゲート電極を覆うと共に、当該ゲート絶縁膜の表面が略平坦であることを特徴とする付記１記載の半導体装置。（２）
（付記３）  前記ゲート電極は基板表面に形成された溝部に埋め込まれてなることを特徴とする付記１または２記載の半導体装置。（３）
（付記４）  前記基板表面とゲート電極表面とが略同一面を形成することを特徴とする付記３記載の半導体装置。（４）
（付記５）  前記ゲート絶縁膜は、前記ゲート電極の上方に位置する第１のゲート絶縁膜と、該第１のゲート絶縁膜以外の領域に位置する第２のゲート絶縁膜よりなり、
前記第１のゲート絶縁膜が前記第２のゲート絶縁膜よりも誘電率が高いことを特徴とする付記１〜４のうち、いずれか一項記載の半導体装置。（５）
（付記６）  前記第１のゲート絶縁膜がペロブスカイト構造を有する金属酸化物よりなることを特徴とする付記５記載の半導体装置。（６）
（付記７）  前記第２のゲート絶縁膜が共有結合性の無機材料よりなることを特徴とする付記５または６記載の半導体装置。
（付記８）  前記第１のゲート絶縁膜表面およびカーボンナノチューブを覆う第３のゲート絶縁膜と、
前記第３のゲート絶縁膜を覆うと共に、前記ゲート電極と接触する他のゲート電極とをさらに備え、
前記ゲート電極と他のゲート電極が第１のゲート絶縁膜および第３のゲート絶縁膜を介してカーボンナノチューブを囲むように形成されてなることを特徴とする付記５〜７のうち、いずれか一項記載の半導体装置。（７）
（付記９）  前記第３のゲート絶縁膜は第１のゲート絶縁膜と同一材料から形成されてなることを特徴とする付記８記載の半導体装置。
（付記１０）  基板と、
前記基板上に形成されたゲート電極と、
前記基板表面およびゲート電極の一部の領域を覆う絶縁膜と、
前記絶縁膜に接触して配置されたカーボンナノチューブと、
前記カーボンナノチューブの長手方向に離隔して形成され、該カーボンナノチューブに電気的に接触するソース電極およびドレイン電極と、を備え、
前記絶縁膜は、ゲート電極とカーボンナノチューブとの間に、ゲート電極表面を露出する空隙部を有することを特徴とする半導体センサ。（８）
（付記１１）  前記露出するゲート電極表面に、被測定対象を吸着させる吸着層をさらに備えることを特徴とする付記１０記載の半導体センサ。（９）
（付記１２）  基板と、
前記基板表面の一部の領域を覆う絶縁膜と、
前記絶縁膜に接触して配置されたカーボンナノチューブと、
前記カーボンナノチューブの長手方向に離隔して形成され、該カーボンナノチューブに電気的に接触するソース電極およびドレイン電極と、
前記基板の裏面に形成されたゲート電極と、を備え、
前記絶縁膜は、カーボンナノチューブの直下に基板表面を露出する空隙部を有することを特徴とする半導体センサ。
（付記１３）  前記空隙部に露出する基板表面に、被測定対象を吸着させる吸着層をさらに備えることを特徴とする付記１２記載の半導体センサ。
（付記１４）  前記吸着層は、分子鎖末端に前記測定対象を選択的に固定する機能性部を有することを特徴とする付記１０〜１３のうち、いずれか一項記載の半導体センサ。（１０）
（付記１５）  前記ソース電極およびドレイン電極を各々覆う保護膜が形成されてなることを特徴とする付記１０〜１４のうち、いずれか一項記載の半導体センサ。
【図面の簡単な説明】
【００８８】
【図１】（Ａ）および（Ｂ）は従来のカーボンナノチューブをチャネルとして用いた半導体装置の断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の斜視図である。
【図３】第１の実施の形態に係る半導体装置の断面図である。
【図４】（Ａ）〜（Ｅ）は、第１の実施の形態に係る半導体装置の製造工程（その１）を示す図である。
【図５】（Ａ）〜（Ｃ）は、第１の実施の形態に係る半導体装置の製造工程（その２）を示す図である。
【図６】本発明の第２の実施の形態に係る半導体装置の断面図である。
【図７】本発明の第３の実施の形態に係る半導体装置の断面図である。
【図８】本発明の第４の実施の形態に係る半導体装置を示し、（Ａ）は断面図、（Ｂ）は（Ａ）のＡ−Ａ線断面図、（Ｃ）は平面図である。
【図９】本発明の第５の実施の形態に係る半導体センサの斜視図である。
【図１０】第５の実施の形態に係る半導体センサの断面図である。
【図１１】第５の実施の形態の変形例に係る半導体センサの断面図である。
【図１２】本発明の第６の実施の形態に係る半導体センサの断面図である。
【図１３】第６の実施の形態に係る半導体センサの要部拡大図である。
【図１４】第６の実施の形態の変形例に係る半導体センサの断面図である。
【符号の説明】
【００８９】
１０、３０、４０、５０…半導体装置
１１、８１…基板
１２、３２…ゲート絶縁膜
１３…カーボンナノチューブ
１４…ソース電極
１５…ドレイン電極
１６、３１、５１、８２…ゲート電極
１６ａ、３１ａ…Ｔｉ膜
１６ｂ、３１ｂ…Ａｕ膜
２１…シリコン酸化膜
２２…シリコン窒化膜
２３…レジスト膜
２４ａ、２４ｂ…触媒層
４１、５２…高誘電体膜
６０、７０、８０、９０…半導体センサ
６１…保護膜
６２…絶縁膜
６２、８３…開口部
７１…吸着膜
７１ａ…下地結合部
７１ｂ…分子鎖部
７１ｃ…機能性部
【図１】
2005285822.tif 000003
【図２】
2005285822.tif 000004
【図３】
2005285822.tif 000005
【図４】
2005285822.tif 000006
【図５】
2005285822.tif 000007
【図６】
2005285822.tif 000008
【図７】
2005285822.tif 000009
【図８】
2005285822.tif 000010
【図９】
2005285822.tif 000011
【図１０】
2005285822.tif 000012
【図１１】
2005285822.tif 000013
【図１２】
2005285822.tif 000014
【図１３】
2005285822.tif 000015
【図１４】
2005285822.tif 000016