(57)【要約】  【課題】  複数の半導体チップ間を接続する際に半導体チップにクラックを生ずることが無く、コスト高とならず、作業効率が低下することが無い半導体装置及びその製造方法を提供する。  【解決手段】  複数の半導体チップをダイパッド上に搭載し、前記複数の半導体チップの電極間及び前記複数の半導体チップの電極と内部リード間を電気的に接続した後、樹脂封止、リード外形加工を行う半導体装置において、第１の半導体チップ２の表面電極が平板状接続端子４を介して内部リード５に接続され、第２の半導体チップ３の表面電極から前記平板状接続端子４へワイヤボンディングされている。【選択図】  図１
2005051038.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップをダイパッド上に搭載し、前記複数の半導体チップの電極間及び前記複数の半導体チップの電極と内部リード間を電気的に接続した後、樹脂封止、リード外形加工を行う半導体装置において、第１の半導体チップの表面電極が平板状接続端子を介して内部リードに接続され、第２の半導体チップの表面電極から前記平板状接続端子へワイヤボンディングされていることを特徴とする半導体装置。
【請求項２】
複数の半導体チップをダイパッド上に搭載し、前記複数の半導体チップの電極間及び前記複数の半導体チップの電極と内部リード間を電気的に接続した後、樹脂封止、リード外形加工を行う半導体装置の製造方法において、第１の半導体チップの表面電極を平板状接続端子を介して内部リードに接続し、第２の半導体チップの表面電極から前記平板状接続端子へワイヤボンディングすることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に複数の半導体チップを用いた半導体装置のチップ間ボンディングに関するものである。
【背景技術】
【０００２】
複数の半導体チップを用いた半導体装置の一例を図３及び図４から説明する。図３において半導体装置は、第１の半導体チップ２と第２の半導体チップ３の裏面電極（図示せず）がダイパッド１に機械的電気的に接続される。次に、第１の半導体チップ２の表面電極（図示せず）は、複数の金球６と複数の金線７によって内部リード５に接続される。
【０００３】
次に、図４（ａ）に示すように、第２の半導体チップ３上にボンダによる金線の引きちぎりによってバンプ９を形成したのち、図４（ｂ）に示すように、第１の半導体チップ２の表面電極から前記第２の半導体チップ上のバンプ９へワイヤボンディングを行う。これら電気的接続の完了後、樹脂封止、リード外形加工を行い半導体装置が得られる。
【０００４】
ここで、第１の半導体チップがＩＧＢＴ、バイポーラＴｒ、ＭＯＳＦＥＴ等のスイッチング素子の場合、図５に示すように第１の半導体チップ２の表面電極（図示せず）から平板状接続端子４を介して内部リード５に接続する方法もある。この方法によれば、主電流経路のオン抵抗が小さくなると共に、多数のワイヤボンディングが不要となり製造コストが低減できる。
【０００５】
一方、チップ間接続にバンプ９を用いる理由は次の通りである。すなわち、２ｎｄボンディング時には、金線を切断する必要性から１ｓｔボンディングよりも大きな衝撃が半導体チップにかかり、時には半導体チップにクラックを発生させることがある。その対策として、前述のバンプ上に２ｎｄボンディングすることで半導体チップへの衝撃を少なくしている。
【０００６】
２ｎｄボンディング時のクラックを防止する別の例としては、図６に示すように、配線パターン１１を形成した絶縁プレート１０をダイパッド１上に載置し、第１の半導体チップ２と第２の半導体チップ３に１ｓｔボンディングを行い、前記配線パターン１１に２ｎｄボンディングする方法（特許文献１参照）が開示されている。
【特許文献１】特開２００２−２８０４０８号公報（第３〜４頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前述の半導体装置及びその製造方法には下記のような残された課題があった。すなわち、図３及び図５で説明した方法は、バンプ９の形成のための金線や加工時間の増加からコスト増となるとともに、バンプ形成位置を記憶しておきその位置に２ｎｄボンディングできるボンダに作業が限定されるため作業効率が低下するという問題があった。また、図６で説明した方法は、配線パターンを形成した絶縁プレートが必要なためコスト高になると共に、半導体装置が平面的に大きくなるという問題があった。
【０００８】
本発明の課題は、複数の半導体チップ間を接続する際に半導体チップにクラックを生ずることが無く、コスト高とならず、作業効率が低下することが無い半導体装置及びその製造方法を提供することである。
【０００９】
本発明の課題は、複数の半導体チップ間を接続する際に半導体チップにクラックを生ずることが無く、平面的に大きくなることの無い半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の請求項１記載の半導体装置は、複数の半導体チップをダイパッド上に搭載し、前記複数の半導体チップの電極間及び前記複数の半導体チップの電極と内部リード間を電気的に接続した後、樹脂封止、リード外形加工を行う半導体装置において、第１の半導体チップの表面電極が平板状接続端子を介して内部リードに接続され、第２の半導体チップの表面電極から前記平板状接続端子へワイヤボンディングされている。
【００１１】
本発明の請求項２記載の半導体装置の製造方法は、複数の半導体チップをダイパッド上に搭載し、前記複数の半導体チップの電極間及び前記複数の半導体チップの電極と内部リード間を電気的に接続した後、樹脂封止、リード外形加工を行う半導体装置の製造方法において、第１の半導体チップの表面電極を平板状接続端子を介して内部リードに接続し、第２の半導体チップの表面電極から前記平板状接続端子へワイヤボンディングする。
【発明の効果】
【００１２】
本発明の半導体装置及びその製造方法によれば、複数の半導体チップ間を接続する際に半導体チップにクラックを生ずることが無く、バンプ形成を行わないためコスト高とならず、作業効率が低下することが無いという優れた産業上の効果を奏し得る。
【００１３】
また、本発明の半導体装置及びその製造方法によれば、複数の半導体チップ間を接続する際に半導体チップにクラックを生ずることが無く、配線の中継点を設ける必要がないため平面的に大きくなることが無いという優れた産業上の効果を奏し得る。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を添付図面を参照し、従来例と同一物には同一の符号を用いて説明する。
【００１５】
本発明の実施形態である半導体装置及びその製造方法は、図１及びその断面図である図２に示すように、第１の半導体チップ２と第２の半導体チップ３の裏面電極（図示せず）がダイパッド１に機械的電気的に接続される。次に、第１の半導体チップ２の表面電極（図示せず）から平板状接続端子４を介して内部リード５に接続される。次に、第２の半導体チップ３の表面電極（図示せず）に１ｓｔボンディングされ、前記平板状接続端子４のめっき８上に２ｎｄボンディングされる。これら電気的接続の完了後、樹脂封止、リード外形加工を行い半導体装置が得られる。
【００１６】
第１の半導体チップ２と平板状接続端子４の接続及び平板状接続端子４と内部リード５の接続は、低融点金属及びその合金、導電性ペースト、導電性接着シート等の公知の技術で可能であるが、コストと作業性の点で銀ペースト等の導電性ペーストが好ましい。
【００１７】
平板状接続端子４のめっき８は、銀、金等のボンディング性に優れた公知の材料から選択される。また、そのめっき領域は、図１の例で示したように少なくとも２ｎｄボンディング領域を含んでいれば良い。
【００１８】
本実施形態によれば、２ｎｄボンディングが半導体チップ上に行われないため、クラックを生ずることが無い。また、バンプ形成が不要であるため、コスト高とならず、作業効率が低下することが無い。また、ダイパッド上に配線の中継点を設ける必要がないため、平面的に大きくなることが無い。
【００１９】
尚、本発明の半導体装置及びその製造方法は、上記のスイッチング素子と還流ダイオードを想定した実施形態に限定されるものではなく、内蔵される半導体チップの種類やパッケージに応じて本発明の要旨を逸脱しない範囲内において種々変更を加え得る。
【産業上の利用可能性】
【００２０】
以上、説明したように、本発明の半導体装置及びその製造方法によれば、複数の半導体チップ間を接続する際に半導体チップにクラックを生ずることが無く、コスト高とならず、作業効率が低下することが無く、平面的に大きくなることが無いという優れた産業上の効果を奏し得るため、本発明は、複数の半導体チップを内蔵したＭＣＭ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｍｏｄｕｌｅ）全般に利用可能な技術である。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態を示す平面図。
【図２】本発明の実施形態を示す断面図。
【図３】従来の半導体装置を示す平面図。
【図４】（ａ）従来の半導体装置の製造方法を示す断面図。                              （ｂ）従来の半導体装置の製造方法を示す断面図。
【図５】（ａ）従来の別の半導体装置を示す平面図。                                    （ｂ）従来の別の半導体装置を示す断面図。
【図６】従来のさらに別の半導体装置を示す平面図。
【符号の説明】
【００２２】
１  ダイパッド
２  第１の半導体チップ
３  第２の半導体チップ
４  平板状接続端子
５  内部リード
６  金球
７  金線
８  めっき
９  バンプ
１０  絶縁プレート
１１  配線パターン
【図１】
2005051038.tif 000003
【図２】
2005051038.tif 000004
【図３】
2005051038.tif 000005
【図４】
2005051038.tif 000006
【図５】
2005051038.tif 000007
【図６】
2005051038.tif 000008