(57)【要約】【課題】半導体装置の試験において、検査時間以外に必要とされる時間の短縮を可能にする。【解決手段】ウェハ状態の半導体チップ１１１、１１２、１１３の検査において、同時に複数個の被測定半導体チップに対して複数のプローブをコンタクトさせた後、特定の半導体チップを選択可能な電気信号により、各々の半導体チップと２０１間の接続を切替えて検査を行うことにより、被測定半導体チップの検査終了後から次被測定半導体チップの検査開始までにかかる、検査準備としての時間の短縮を可能にする。【選択図】    図１
2005010088.tif 000002
【特許請求の範囲】
【請求項１】
ウエハ上の複数の半導体チップにテスタからプローブを通じてテスト信号を供給し、前記半導体チップから前記プローブを通じて出力されるデータを前記テスタにより測定する半導体装置の試験方法であって、
前記複数の半導体チップのそれぞれに前記プローブをコンタクトさせ、前記半導体チップと前記プローブとの間に設けたスイッチをスイッチ選択信号に作動させ、前記半導体チップと前記テスタとの間の接続を切替える半導体装置の試験方法。
【請求項２】
複数の測定用ソケットに挿入された半導体素子のそれぞれにテスタから測定用ソケットを通じてテスト信号を供給し、前記半導体素子から測定用ソケットを通じて出力されるデータを前記テスタにより測定する半導体装置の試験方法であって、
前記複数の測定用ソケットのそれぞれに前記半導体素子を挿入し、前記測定用ソケットと前記テスタとの間に設けたスイッチをスイッチ選択信号により作動させ、前記測定用ソケットと前記テスタとの間の接続を切替える半導体装置の試験方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ウエハ上の複数の半導体チップやパッケージ化された半導体素子を試験するための半導体装置の試験方法に関する。
【０００２】
【従来の技術】
テスタによる半導体チップ（ＬＳＩチップ）等の検査において、複数のＬＳＩチップの同時測定を実施しない場合には、一回の検査で単一の半導体チップのみの検査を行うこととなる。例えば、ウェハ状態での半導体チップのプローブ検査では、一つの半導体チップの検査終了の後、次の被測定半導体チップの検査開始までに、プローブの移動およびコンタクトを行うなどの検査準備のための時間を必要とする。
【０００３】
また、パッケージ化された半導体素子の検査では、一つの被測定半導体素子の検査終了の後、次の被測定半導体素子の検査開始までに、半導体素子を測定用ソケットに挿抜するための時間が必要である。このように、テスタとプローブ、テスタと測定用ソケットとの信号線が常に一対一で繋がれ半導体試験装置では、被測定半導体の検査終了の後、次の被測定半導体の検査開始までに、単体の検査時間に加え検査準備としての時間が必要となる。
【０００４】
一方、これに対し、複数の半導体メモリ装置の同時測定を行って、半導体試験時間の短縮を図るようにした半導体試験方法が提案されている。この半導体試験方法では、複数群の半導体装置に対し順次プローブを移動させながら、郡単位で複数の半導体装置を同時測定するというものである（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開平６−１３２３６７号公報
【０００６】
【発明が解決しようとする課題】
上述のように、半導体装置の試験では、一回の検査で単一の半導体装置を試験する場合、単体の検査時間に加えて検査準備としての時間が必要となる。
【０００７】
本発明は上記事情に鑑みてなされたもので、半導体装置の試験において、検査時間以外に必要とされる時間の短縮を可能にする半導体装置の試験方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために本発明は次のような構成からなる。すなわち、同時に複数個の半導体装置に対して検査可能な状態とした後、特定の半導体装置を選択可能な電気信号により、各々の検査対象半導体装置とテスタ間の接続を切替えが可能な構成を備える。
【０００９】
請求項１の発明は、ウエハ上の複数の半導体チップにテスタからプローブを通じてテスト信号を供給し、前記半導体チップから前記プローブを通じて出力されるデータを前記テスタにより測定する半導体装置の試験方法であって、前記複数の半導体チップのそれぞれに前記プローブをコンタクトさせ、前記半導体チップと前記プローブとの間に設けたスイッチをスイッチ選択信号に作動させ、前記半導体チップと前記テスタとの間の接続を切替える。
【００１０】
この構成によれば、半導体チップとプローブとの間に設けたスイッチをスイッチ選択信号に作動させ、半導体チップとテスタとの間の接続を切替えることで、ウェハ上の複数の半導体チップのそれぞれにプローブをコンタクトさせた状態で、各半導体チップを選択的に測定することができるため、検査準備のための時間ロスがなくなる。
【００１１】
請求項２の発明は、複数の測定用ソケットに挿入された半導体素子のそれぞれにテスタから測定用ソケットを通じてテスト信号を供給し、前記半導体素子から測定用ソケットを通じて出力されるデータを前記テスタにより測定する半導体装置の試験方法であって、前記複数の測定用ソケットのそれぞれに前記半導体素子を挿入し、前記測定用ソケットと前記テスタとの間に設けたスイッチをスイッチ選択信号により作動させ、前記測定用ソケットと前記テスタとの間の接続を切替える。
【００１２】
この構成によれば、測定用ソケットとテスタとの間に設けたスイッチをスイッチ選択信号により作動させ、測定用ソケットとテスタとの間の接続を切替えることで、複数の測定用ソケットのそれぞれに半導体素子を挿入した状態で、各半導体素子を選択的に測定することができるため、検査準備のための時間ロスがなくなる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態の半導体装置の試験方法について、図面を参照して説明する。
【００１４】
（第１の実施の形態）
図１は、本発明の第１の実施の形態の半導体装置の試験方法を実施するための構成を示す図である。図１において、テスタ１０１にはプローブカード１０２が取り付けられている。プローブカード１０２には、ウエハ内の複数の半導体チップのボンディングパッドに同時に接触される半導体チップ数分のプローブ１０８〜１１０が設けられている。
【００１５】
テスタ１０１と各プローブ１０８、１０９、１１０との間には、各プローブ１０８、１０９、１１０ごとに各一のスイッチ１０５、１０６、１０７が接続されている。これらのスイッチ１０５、１０６、１０７は、テスタ１０１が出力するスイッチ選択信号１０４によって、各プローブ１０８、１０９、１１０をテスタ１０１に対し、電気的に繋ぎ替えるように機能する。
【００１６】
プローブカード１０２の下方には、被測定対象である複数の半導体チップ１１１、１１２、１１３を持ったウエハ１０３が、図示しない真空チャック台やウエハローバなどに載せられるようにして配置されている。なお、ここではウエハ処理工程でシリコン等の薄板に形成され、かつダイシングされた半導体集積回路を半導体チップという。
【００１７】
次に半導体チップの検査について説明する。最初に複数のプローブ１０８、１０９、１１０と、ウェハ１０３上の複数の半導体チップ１１１、１１２、１１３を同時にコンタクトさせる。各々のプローブ１０８、１０９、１１０とテスタ１０１との繋ぎ替えは、テスタ１０１が出力するスイッチ選択信号１０４により、所定の順序でスイッチ１０５、１０６、１０７をオン動作させることにより行われる。
【００１８】
ここでは、初めにスイッチ選択信号１０４によりスイッチ１０５をオンにして、テスタ１０１とプローブ１０８を接続状態とし、半導体チップ１１１の測定を行う。テスタ１０１は半導体チップ１１１にテスト信号を入力し、半導体チップ１１１の出力信号にもとづいて、この半導体チップ１１１の良否を判定する。この測定終了後、スイッチ選択信号１０４によりスイッチ１０５をオフにし、さらにスイッチ１０６をオンにして、テスタ１０１との接続をプローブ１０９へ切替える。これにより、半導体チップ１１２の測定を行う。また、この半導体チップ１１２の測定終了後は、前記同様に、スイッチ選択信号１０４によりスイッチ１０６をオフにし、さらにスイッチ１０７をオンにして、テスタ１０１との接続をプローブ１１０へ切替え、半導体チップ１１３の測定を行う。
【００１９】
このように、被測定デバイスである半導体チップ１１１、１１２、１１３とテスタ１０１との接続を、スイッチ選択信号１０４を受けて順次オンとなるスイッチ１０５、１０６、１０７により切替えることで、従来技術で個々の半導体チップ１１１、１１２、１１３の検査と検査の間に必要とされる時間を、選択信号１０４での接続の切替えに要する時間に短縮することが可能となる。
【００２０】
（第２の実施の形態）
図２は、本発明の第２の実施の形態の半導体装置の試験を実施するための構成を示す図である。図２において、テスタ２０１上には複数の測定用ソケット２０６、２０７、２０８を上面に取り付けた検査ボード２１２が設置されている。測定用ソケット２０６、２０７、２０８は被測定デバイス（ＤＵＴ）である半導体素子２０３、２０４、２０５の入出力ピンが挿入される試験用の端子を持った各一のソケット状部品である。なお、ここでは、組立工程後のボンディング、封止などの工程で形成されたパッケージ型の半導体を半導体素子という。
【００２１】
検査ボード２１２は半導体素子２０３、２０４、２０５を挿入した測定用ソケット２０６、２０７、２０８とテスタ（テスタヘッド）２０１との間に介在されて、試験に必要な信号を伝送するように機能する。なお、テスタ２０は、半導体素子２０３、２０４、２０５に印加する試験用電源、タイミングジェネレータ、パターンジェネレータなどの出力部と、半導体素子２０３、２０４、２０５の出力を測定部に取り込んで評価する入力部、評価部などを備えている。
【００２２】
テスタ２０１と各測定用ソケット２０６、２０７、２０８ごとに各一のスイッチ２０９、２１０、２１１が接続されている。これらのスイッチ２０９、２１０、２１１は、テスタ２０１が出力するスイッチ選択信号２０２によって、各測定用ソケット２０６、２０７、２０８をテスタ２０１に繋ぎ替えるように機能するものである。
【００２３】
次に、半導体装置の試験について説明する。まず、最初に複数の測定用ソケット２０６、２０７、２０８に、各一の半導体素子２０３、２０４、２０５を挿入する。各々の測定用ソケット２０６、２０７、２０８とテスタ２０１との繋ぎ替えは、テスタ２０１が出力するスイッチ選択信号２０２により、所定の順序でスイッチ２０９、２１０、２１１をオン動作させることにより行われる。
【００２４】
ここでは、初めにスイッチ選択信号２０２によりスイッチ２０９をオンにしてテスタ２０１と測定用ソケット２０６を接続状態とし、半導体素子２０３の測定を行う。測定終了後、スイッチ選択信号２０２によりスイッチ２０９をオフにし、スイッチ２１０をオンにしてテスタ２０１との接続を測定用ソケット２０７へ切替え、半導体素子２０４の測定を行う。また、この半導体素子２０４の測定終了後は、前記同様に、スイッチ選択信号２０２によりスイッチ２１０をオフにし、スイッチ２１１をオンにしてテスタ２０１との接続を測定用ソケット２０８へ切替え、半導体素子２０５の測定を行う。
【００２５】
このように、被測定デバイスとしての半導体素子２０３、２０４、２０５とテスタ２０との接続をスイッチ選択信号２０２によりスイッチ２０９、２１０、２１１を順次切替えることで、従来において個々の半導体素子の検査と検査の間に必要とされる時間を、スイッチ選択信号２０２での接続の切替えに要する時間に短縮することが可能となる。さらに、従来、測定用ソケットがテスタと接続される前に、半導体素子の挿抜を行うことにより、測定対象となる全ての半導体素子について行われる検査と検査の間に必要とされる時間が長くなるのに対し、本発明では、選択信号での接続の切替えに要する時間のみとなり、試験時間を大幅に短縮することが可能となる。この結果、試験効率が大幅に改善される。
【００２６】
【発明の効果】
以上説明したように本発明によれば、半導体装置の試験において、半導体装置とテスタとの間を電気的に切替えて選択的に測定することができるため、検査時間以外に必要とされる時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の試験を実施するための構成を示す図。
【図２】本発明の第２の実施の形態の半導体の半導体装置の試験を実施するための構成を示す図。
【符号の説明】
１０１  テスタ
１０２  プローブカード
１０３  ウェハ
１０４  スイッチ選択信号
１０５、１０６、１０７  スイッチ
１０８、１０９、１１０  プローブ
１１１、１１２、１１３  半導体チップ
２０１  テスタ
２０２  スイッチ選択信号
２０３、２０４、２０５  半導体素子
２０６、２０７、２０８  測定用ソケット
２０９、２１０、２１１  スイッチ
２１２  検査ボード
【図１】
2005010088.tif 000003
【図２】
2005010088.tif 000004