(57)【要約】【課題】  高周波特性が良好なＩＣソケット及びプローブを提供すること。【解決手段】  本発明にかかるＩＣソケットは、ソケットベース１１とソケットベース１１に設けられたプローブ１２を備えるものであり、プローブ１２は信号端子３２と接触する信号ピン１３と、信号ピン３２を囲むように設けられた誘電体１４と、誘電体１４を囲むように設けられた導体１５と、導体１５の外周に接するよう設けられた導電性の構造体１７とを備え、構造体１７にＧＮＤ端子３３と接触するＧＮＤピン１６が設けられている。【選択図】  図２
2005149854.tif 000002
【特許請求の範囲】
【請求項１】
端子と接続する信号ピンと、
前記信号ピンを囲むように設けられた誘電体と、
前記誘電体を囲むように設けられた導体部とを備え、
前記導体部にコモン端子と接続するコモンピンが設けられているプローブ。
【請求項２】
前記導体部が、
前記誘電体を囲むように設けられたシールド導体と、
前記シールド導体と接続する構造体とを備え、
前記構造体に前記コモンピンが設けられている請求項１記載のプローブ。
【請求項３】
前記構造体に前記導体を収納する凹みが形成されている請求項２記載のプローブ。
【請求項４】
前記導体部と前記コモンピンが一体的に形成されている請求項１記載のプローブ。
【請求項５】
前記信号ピンと前記導体部の一部とが同軸構造とされている請求項１乃至４いずれかに記載のプローブ。
【請求項６】
前記信号ピンが前記誘電体の中に複数設けられている請求項１乃至４いずれかに記載のプローブ。
【請求項７】
前記コモンピンが前記信号ピンに対応して複数設けられている請求項６記載のプローブ。
【請求項８】
請求項１乃至５いずれか記載のプローブと、
前記プローブが設けられたソケットベースとを備えるＩＣソケット。
【請求項９】
ＩＣソケットに設けられたプローブを介して接続されるＩＣデバイスと配線基板とを備えた半導体回路であって、
前記プローブが
端子と接続する信号ピンと、
前記信号ピンを囲むように設けられた誘電体と、
前記誘電体を囲むように設けられた導体部とを備え、
前記導体部にコモン端子と接続するコモンピンが設けられている半導体回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプローブ及びＩＣソケット並びに半導体回路に関する。
【背景技術】
【０００２】
近年、電子機器の高機能化に伴い、半導体デバイスの動作速度を向上するため、高周波数信号が用いられるようになってきている。そのため、高周波数信号を用いて選別試験を行う必要がある。半導体デバイスの動作周波数が高周波化になるにつれ、選別試験周辺の治工具においても高周波対応が必要である。
【０００３】
選別試験周辺の治工具は半導体試験装置（テスタ）と電気的に接続する多層配線基板を用いている。すなわち、多層配線基板と半導体デバイスを電気的に接続して、半導体試験装置から半導体デバイスの入力端子に信号を入力して、出力端子から出力される信号を検出して選別試験を行っている。多層配線基板は特性インピーダンス整合が容易であり、高周波対応も比較的容易である。
【０００４】
一方、多数のＩＣデバイスを容易に交換して搭載することができるという利点から、半導体デバイスと多層配線基板との接続にＩＣソケットが利用されることがある（例えば、特許文献１）。すなわち、ＩＣソケットを介して半導体デバイスと多層配線基板とが接続される。ＩＣソケットを用いて選別試験を行う場合において、高周波信号を用いるためにはＩＣソケットを高周波対応とする必要がある。
【０００５】
ＩＣソケットは通常、絶縁性のソケットベースに複数の貫通孔を設け、この貫通孔に導電性のコンタクタを配設している。ＩＣソケットの一方の面にＩＣデバイスを配置し、他方の面に多層配線基板を配置している。コンタクタの一端がＩＣの端子と接触し、他端が多層配線基板の端子と接触することにより、ＩＣと多層配線基板とを電気的に接続している。このようにして半導体試験装置からの信号をＩＣデバイスに入力し、その出力信号を検出している。この出力信号が正常な信号であるか否かにより、良品と不良品の選別を行っている。
【０００６】
高周波信号を用いた場合、インピーダンス整合やクロストークの影響により伝送信号が減衰等して、高周波特性が劣化する傾向にある。従来はGHｚ以下の低周波領域を用いており、ＩＣソケットにおける配線長が短い為にインピーダンス整合やクロストークの影響を無視することができた。そのため、従来はＩＣソケットの特性インピーダンスはあまり考慮されていなかった。しかしながら、高周波信号を用いた場合、ＩＣソケットにおける特性インピーダンス整合は困難である。
【０００７】
このような高周波に対応するプローブとして同軸プローブがある（例えば、特許文献２）。この同軸プローブをコンタクタとして用いたＩＣソケットについて図５を用いて説明する。図５（ａ）はＩＣソケットの概略を示す上面図である。図５（ｂ）はＩＣソケットの概略を示す断面図である。
【０００８】
ＩＣソケット１は複数の同軸プローブ１９を収容するソケットベース１１を備えている。ソケットベース１１には複数の貫通孔が形成され、この貫通孔に中心が突出している円柱状の同軸プローブ１９を挿し込み固定する。同軸プローブ１９は芯線となる信号ピン１３を同軸構造となるように導体１５で円筒状に囲んでいる。そして、一定の特性インピーダンスとなるように信号ピン１３と導体１５の隙間には誘電体１４が充填され、１つの同軸プローブ１９を構成している。
【０００９】
信号ピン１３は両端が導体１５及び誘電体１４よりも突出している。この信号ピン１３の一端が配線基板３の信号端子３２と接触し、他端がＩＣデバイス（図示せず）の端子と接触する。そして、同軸プローブ１９を介して信号の入出力が行われる。
【００１０】
ソケットベース１１にはさらにＧＮＤピン１６を設けるための貫通孔が形成されている。ＧＮＤピン１６の外周には同軸プローブ１９と同じ大きさの円柱状の構造体１７が導電体によりＧＮＤピン１６と一体的に形成されている。ＧＮＤピン１６は構造体１７よりも突出した構造をしている。この構造体１７を貫通孔に挿し込み固定する。ＧＮＤピン１６の先端が配線基板３のＧＮＤ端子３３と接続し、他端がＩＣデバイスの端子と接続する。ＧＮＤ端子３３は配線基板を介してＧＮＤ電位３５と接続されている。これにより、ＩＣデバイスの端子の一つをＧＮＤ電位とすることができる。
【００１１】
上述のような同軸プローブ１９を用いたＩＣソケット１では以下に示す問題点があった。信号ピン１３を円筒状に囲む導体１５はＧＮＤ等の参照電位となるＧＮＤ端子と何らかの方法で電気的に接続しなければならない。例えば、図１（ｂ）に示すように誘電体１４を介して信号ピン１３を円筒状に囲む導体１５は、ＧＮＤピン１６又は配線基板上のＧＮＤ端子３３と接続する必要がある。その導体１５からＧＮＤピン１６又は多層配線基板上のＧＮＤ端子３３と接続するまでの距離の直列抵抗成分や接触抵抗成分により、信号ピン１３の参照となるＧＮＤ電位が、不安定になり高周波特性が劣化する懸念がある。
【００１２】
また、図１に示すような同軸プローブ１９を用いた場合、信号ピン１３を同軸構造となるように円筒状に囲む外主導体１５との距離は、ある特性インピーダンスになるようにある距離を離さなければならない。この距離は充填される誘電体１４の誘電率によるが、１ピンあたりの占める面積が大きくなるため、各々のピンを１つの貫通孔毎に配置する構造は、狭ピッチ化が難しい。さらに、狭ピッチになるにつれて、ピン交換や穴あけ加工等が困難になり、製造性が低下してしまう。従って、従来のＩＣソケットでは、端子のピッチが狭いＩＣデバイスや配線基板に対して使用することが困難である。
【００１３】
【特許文献１】特開平９−２８３２４７号公報
【特許文献２】特開平１０−２２１３６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
このように従来のＩＣソケットではプローブを狭ピッチ化することが困難であり、高周波特性が劣化するという問題点があった。
【００１５】
本発明は上述の問題点に鑑みてなされたものであり。高周波特性が良好なＩＣチップ及びプローブを提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明にかかるプローブ（例えば、本実施の形態におけるプローブ１２）は、端子（例えば、本実施の形態における信号端子３２）と接触する信号ピン（例えば、本実施の形態における信号ピン１３）と、前記信号ピンを囲むように設けられた誘電体（例えば、本実施の形態における誘電体１４）と、前記誘電体を囲むように設けられた導体部（例えば、本実施の形態における導体１５、ＧＮＤピン１６及び構造体１７）とを備え、前記導体部にコモン端子（例えば、本実施の形態におけるＧＮＤ端子３３）と接続するコモンピン（例えば、本実施の形態におけるＧＮＤピン１６）が設けられているプローブ。これにより、良好な高周波特性を得ることができる。
【００１７】
上述のプローブの好適な実施の形態は前記導体部が、前記誘電体を囲むように設けられたシールド導体と、前記シールド導体と接続する構造体とを備え、前記構造体に前記コモンピンが設けられているものである。これにより、良好な高周波特性を得ることができる。
【００１８】
上述のプローブでは前記構造体に前記導体を収納する凹みが形成されていることが望ましい。ピンの間隔を狭くすることができ、さらに容易にプローブをはめ込むことができるようになる。
【００１９】
上述のプローブは前記導体部と前記コモンピンが一体的に形成されていてもよい。
【００２０】
上述のプローブの好適な１例は前記信号ピン及び前記導体が同軸構造とされているものである。これにより、良好な高周波特性を得ることができる。
【００２１】
また、上述のプローブにおいて前記信号ピンが前記誘電体の中に複数設けられていてもよい。これにより、差動信号に適した構成とすることができる。
【００２２】
上述のプローブにおいて前記コモンピンが前記信号ピンに対応して複数設けられていることが望ましい。これにより、良好な高周波特性を得ることができる。
【００２３】
本発明にかかるＩＣソケットは上述に記載のプローブと、前記プローブが設けられたソケットベース（例えば、本実施の形態におけるソケットベース１１）とを備えるものである。これにより、良好な高周波特性を有するＩＣソケットを得ることができる。
【００２４】
本発明にかかる半導体回路はＩＣソケットに設けられたプローブを介して接続されるＩＣデバイス（例えば、本実施の形態におけるＩＣデバイス２）と配線基板とを備えた半導体回路（例えば、本実施の形態におけるソケットベース３）であって、前記プローブが端子と接続する信号ピンと、前記信号ピンを囲むように設けられた誘電体と、前記誘電体を囲むように設けられた導体部とを備え、前記導体部にコモン端子と接続するコモンピンが設けられているものである。これにより、良好な高周波特性を有する半導体回路を得ることができる。
【発明の効果】
【００２５】
本発明によれば高周波特性が良好でＩＣソケット及びプローブを提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下に、本発明を適用可能な実施の形態が説明される。以下の説明は、本発明の実施形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能であろう。尚、各図において同一の符号を付されたものは同様の要素を示しており、適宜、説明が省略される。
発明の実施の形態１．
【００２７】
本発明にかかるＩＣソケットについて図１を用いて説明する。図１はＩＣソケットの構成を示す斜視図である。１はＩＣソケット、２はＩＣデバイス、３は配線基板、１１はソケットベース、１２はプローブ、２１は端子、３１は端子である。
【００２８】
ＩＣソケット１は絶縁体からなるソケットベース１１とソケットベース１１に配設された複数のプローブ１２を備えている。ソケットベース１１にはプローブ１２に対応した複数の貫通孔が形成されており、この貫通孔にプローブ１２をはめ込むことによりプローブ１２が配設される。このプローブ１２が信号の入出力を行うコンタクタとなる。ＩＣソケット１１は樹脂等の絶縁体で形成されているため、それぞれのプローブ１２は絶縁されている。
【００２９】
ＩＣソケット１の上には試験対象となるＩＣデバイス２が配置される。ＩＣデバイス２は、例えば、ＢＧＡタイプの半導体装置であり、下面に信号を入出力する端子２１が格子状に設けられている。ＩＣデバイス２の複数の端子２１はそれぞれ、ＩＣソケット１の各プローブ１２の上端と接続する。
【００３０】
ＩＣソケット１の下には試験装置（テスタ）からの信号を入出力するための配線基板３が配設されている。配線基板３の上面にはＩＣソケット１の複数のプローブ１２とそれぞれ接続される複数の端子３１が設けられている。端子３１はソケット１の各プローブ１２の下端とそれぞれ接触するため、配線基板３の端子３１がＩＣソケット１を介してＩＣデバイス２の端子２１とそれぞれ電気的に接続される。
【００３１】
配線基板３にはそれぞれの端子３１に信号を入出力するための配線が多層構造で形成されている。試験装置からの入力信号は配線基板３を介してＩＣソケット１のプローブ１２に入力される。そして、ＩＣソケット１のプローブ１２に入力された入力信号はＩＣデバイス２に入力される。その入力信号に対する出力信号は異なる端子２１からＩＣソケット１を介して配線基板３に出力される。試験装置はこの出力信号を検出して、ＩＣデバイス２が正常に動作しているか否かを判別する。そして、正常に動作しているＩＣデバイス２を良品とし、正常に動作していないＩＣデバイスを不良品として選別する。
【００３２】
次に図２を用いてＩＣソケット１の構成について説明する。図２（ａ）はＩＣソケットの構成を示す上面図である。図２（ｂ）はＩＣソケットの構成を示す側面断面図である。図２ではＩＣソケット１の一部を拡大して図示しており、同じ構成の４本のプローブが配置されている。１３は信号ピン、１４は誘電体、１５は導体、１６はＧＮＤピン、１７は構造体であり、これらがプローブ１２を構成している。３２は信号端子、３３はＧＮＤ端子であり、これらは配線基板３に形成されている。
【００３３】
ソケットベース１１にはプローブ１２を配設するための長穴形状の貫通孔が設けられている。プローブ１２は図２（ａ）に示すように長穴に合わせた断面形状となっている。すなわち、貫通孔の断面形状は長方形及び２つの半円から構成されており、２つの半円は長方形の対向する辺に合わせて配置されている。そして、プローブ１２は貫通孔に合わせた形状となっており、貫通孔に挿し込み、固定することができるようになっている。
【００３４】
１つのプローブ１２は信号ピン１３及びＧＮＤピン１６を備えている。信号ピン１３は配線基板３の信号端子３２と接触して、信号を入出力する。ＧＮＤピン１６はＧＮＤ端子３３と接触して、参照電位であるＧＮＤ電位と導通する。
【００３５】
プローブ１２は一方の半円の中心に配置された芯線となる信号ピン１３が備えられている。図２（ａ）に示すように信号ピン１３の外周をある一定の特性インピーダンスとなるように誘電体１４で囲み、さらに誘電体１４の周りを導体１５で囲んでいる。従って、信号ピン１３の外周には同軸構造となるように円筒状の導体１５が配置され、導体１５と信号ピン１３との隙間には誘電体１４が充填されている。信号ピン１３及び導体１５は金属などの導電体により形成され、誘電体１４は例えば、樹脂等の誘電体により形成されている。すなわち、信号ピン１３、誘電体１４及び導体１５は同軸プローブと同様の構成をしている。導体１５は信号ピン１３をシールドするよう、誘電体１４の外周を囲むように形成されている。
【００３６】
導体１５の直径は半円の直径と略一致している。特性インピーダンスを所望の値とするよう誘電体１４の大きさ、誘電率等が決定される。なお、誘電体１４には空気などの気体を含むものとする。図２（ｂ）に示すように信号ピン１３は誘電体１４及び導体１５よりも突出しており、先端が配線基板３の信号端子３２と接触する。そして、他端がＩＣデバイス（図示せず）の信号端子と接触する。
【００３７】
プローブ１２は円筒状の導体１５の一部を収容するように、導体１５の外周に沿って凹みが形成された構造体１７をさらに備えている。すなわち、構造体１７の信号ピン側は図２（ａ）に示すように円弧状に凹んでいる。構造体１７の信号ピンと反対側は半円となっている。この半円と円弧状の凹みと直線的に結ぶことによって構造体１７が構成される。この構造体１７は金属などの導電体により形成されている。構造体１７の凹みは導体１５の外周と接するように形成されている。
【００３８】
プローブ１２は他方の半円の中心に配置されたＧＮＤピン１６をさらに備えている。すなわち、一方の半円の中心には信号ピン１３が配置され、他方の半円の中心にはＧＮＤピン１６が配置される。ＧＮＤピン１６は半円の中心となるよう金属などの導電体により構造体１７と一体的に形成される。また、図２（ａ）に示すようにＧＮＤピン１６は信号ピン側で導体１５と接触している。このＧＮＤピン１６は構造体１７の上側及び下側にそれぞれ設けられている。ＧＮＤピン１６は図２（ｂ）に示すように構造体１７よりも突出しており、一方のＧＮＤピン１６の先端が配線基板３のＧＮＤ端子３３と接触する。他方のＧＮＤピン１６の先端がＩＣデバイス（図示せず）のＧＮＤ端子と接触する。ＧＮＤピン１６、構造体１７及び導体１５が導体部を構成しており、ＧＮＤ電位となる。
【００３９】
このようにプローブ１２は信号ピン１３、誘電体１４、導体１５、ＧＮＤピン１６及び構造体１７を備えている。構造体１７の凹みと信号ピン１３及び誘電体１４を内包する導体１５とを嵌め合わせることにより、１つのプローブ１２が完成する。この状態でソケットベース１１の貫通孔にプローブ１２を挿し込み、プローブ１２とソケットベース１１とを固定する。このプローブ１２を試験対象となるＩＣデバイス２の端子の位置に合わせてソケットベース１１に複数配置する。
【００４０】
この信号ピン１３及びＧＮＤピン１６を介して配線基板３とＩＣデバイス２が電気的に接続される。配線基板３から入力された入力信号をプローブ１２の信号ピン１３を介してＩＣデバイス３に入力される。この入力信号に対する出力信号はＩＣデバイス２から異なる信号ピン１３を介して配線基板３に入力される。試験装置は配線基板３の入出力信号に基づいて選別試験を行う。ＧＮＤピン１６は参照電位であるＧＮＤ電位と導通する。
【００４１】
このように隣接する１対の信号ピン１３とＧＮＤピン１６とを１つのプローブに配置して、このプローブを貫通孔に挿し込んで固定している。これにより、信号ピンとＧＮＤピンとを１ピン毎に配置する必要がなくなる。よって、ピンの配置を狭ピッチ化することができる。さらに、ピンの間隔を狭くしてもピン交換や穴あけ加工等を容易に行うことができ、製造性を向上することができる。また、構造体１７に導体１５の形状に応じた凹みを形成しているため、ピンの間隔を狭くすることができる。さらに、凹みが形成されているため、導体１５と構造体１７を嵌め合わせることができるため、容易にプローブ１２を貫通孔に挿入することができ、製造性を向上することができる。
【００４２】
導電性の構造体１７に導体１５を収納するための凹みを形成して、信号ピン１３の外周の導体１５とＧＮＤピン１６を備える構造体１７とを直接、接触させている。構造体１７は凹みの側面全体で導体１５と接触するため、接触面積を広くすることができ、接触抵抗成分を低減できる。このようにして、信号ピン１３をシールドする導体１５と配線基板３のＧＮＤ端子３３がＧＮＤピン１６を介して接続される。このような構成により直列抵抗成分や接触抵抗成分を低減することができる。また信号ピン１３が導体１５によりシールドされているため、クロストークの影響を低減することができる。また、信号ピン１３を囲むように形成された誘電体１４により特性インピーダンス整合と取ることができる。よって、良好な高周波特性を得ることができ、簡易な構成でプローブ１２及びＩＣソケット１の高周波対応を図ることができる。
【００４３】
また、誘電体１４が空気などの気体により構成される場合、図２（ｂ）に示すように信号ピン１３と導体１５との間に保持具１８を配置する。この保持具１８が信号ピン１３と導体１５との間隔を一定に保持するスペーサとして機能する。よって、特性インピーダンスを所望の値とすることができる。
【００４４】
これらの信号ピン１３及びＧＮＤピン１６は例えば、直径が０．３ｍｍ程度の導電体で形成される。また、導体は例えば、厚さが０．１ｍｍで、外径が０．７ｍｍ程度で形成される。すなわち半円の直径は０．７ｍｍ程度になる。さらに信号ピン１３及びＧＮＤピン１６は同じ高さになるように配設される。さらに、信号ピン１３及びＧＮＤピン１６はＩＣデバイス２の端子２１の高さがばらついていた場合に、その高さのばらつきを吸収する構造とすることが望ましい。
【００４５】
発明の実施の形態２．
本実施の形態にかかるＩＣソケットの構成について図３を用いて説明する。図３（ａ）はＩＣソケットの構成の概略を示す上面図であり、図３（ｂ）はＩＣソケットの構成の概略を示す側面断面図である。図３では図１で示したＩＣソケットの一部を拡大して図示しており、同じ構成の４本のプローブが示されている。本実施の形態では上述の実施の形態１で示したＩＣソケット１においてプローブ１２と異なる構成について説明する。なお、実施の形態１で説明した構成と同様の構成については説明を省略する。また、図３では２つ以上ある同一の構成要素を区別するために符号にアルファベットを付している。
【００４６】
本実施の形態では図３（ａ）に示すように１つのプローブ１２が２本の信号ピン１３ａ、１３ｂを備えている。信号ピン１３ａ、１３ｂは例えば、円柱状の導電体により構成される。この信号ピン１３ａ、１３ｂをある一定の特性インピーダンスとなるように誘電体１４で囲み、さらに誘電体１４の周りを導体１５で囲んでいる。誘電体１４の断面形状は図３（ａ）に示すように長方形及び２つの半円から構成されており、２つの半円は長方形の対向する辺に合わせて配置されている。そして、誘電体１４には信号ピン１３ａ、１３ｂに対応する場所に貫通孔が設けられている。この誘電体１４の外周を囲むように導体１５が設けられている。
【００４７】
誘電体１４の２つの半円の中心にはそれぞれ信号ピン１３ａ、１３ｂが設けられている。信号ピン１３ａと信号ピン１３ｂの間には誘電体１４が配置されているため、絶縁されている。この信号ピン１３ａ、１３ｂは図３（ｂ）に示すように配線基板３の信号端子３２ａ、３２ｂにそれぞれ接触する。従って、異なる信号を入出力することができる。誘電体１４の外周全体には導体１５が設けられているため、信号ピン１３ａ、１３ｂはシールドされている。よって、クロストークの影響を低減することができる。
【００４８】
２つの半円の外側にはそれぞれ構造体１７ａ、１７ｂが配置される。構造体１７は金属等の導電体により形成されている。構造体１７ａ、１７ｂは実施の形態１の構造体１７と同様の構成をしており、円弧上の凹みが形成されている。この凹みの内側に導体１５が接するように誘電体等が収容される。すなわち、導体１５の半円の部分と構造体１７の凹みの部分とが対応するように配置される。このような構成により、簡易な構成で信号ピン１３とＧＮＤ１６ピンとの間隔を狭くすることができる。
【００４９】
構造体１７ａ、１７ｂにはそれぞれＧＮＤピン１６ａ、１６ｂが設けられている。ＧＮＤピン１６は円柱状の導電体であり、構造体１７の一部として形成される。ＧＮＤピン１６は導体１５の円弧の中央で導体１５と接触するように配置されている。ＧＮＤピン１６は図３（ｂ）に示すように構造体１７よりも突出しており、配線基板３のＧＮＤ端子３３と接触する。これにより、ＧＮＤピン１６、構造体１７及び導体１５がＧＮＤ電位と導通する。
【００５０】
このようにプローブ１２は信号ピン１３、誘電体１４、導体１５、ＧＮＤピン１６及び構造体１７を備えている。すなわち、構造体１７の凹みと信号ピン１３及び誘電体１４を内包する導体１５とを嵌め合わせることにより、１つのプローブ１２が完成する。ソケットベース１１にはこのプローブ１２を挿し込むための長穴形状の貫通孔が形成されている。このプローブ１２を図１に示すように試験対象のＩＣデバイス２の端子に合わせてソケットベース１１に複数挿し込むことによりＩＣソケット１が構成される。
【００５１】
図３（ａ）に示したようにプローブ１２は対称になるように信号ピン１３ａ、１３ｂに対応してそれぞれＧＮＤピン１６ａ、１６ｂ及び構造体1７ａ、１７ｂが形成されている。従って、誘電体１４の両側にＧＮＤピン１６ａ、１６ｂ及び構造体1７ａ、１７ｂが配置される構成となる。ＧＮＤピン１６ａ、１６ｂ及び構造体1７ａ、１７ｂは導体１５によって接続されているため、信号ピン１３ａ、１３ｂは同一の参照電位となる。
【００５２】
本実施の形態におけるプローブ１２は上述のように導体１５でシールドされた２本の信号ピン１３を備えているため、差動信号を入出力するために好適な構成をしている。実施の形態１で示した構成で差動信号の入出力を行う場合、信号のペアはＧＮＤとなりシングルエンド伝送となる。その場合、差動信号に対する２本の信号ピンはそれぞれ異なるＧＮＤピンに対応するＧＮＤ電位を参照することになる。よって、差動信号が参照ＧＮＤを介する伝送モードとなるため、差動信号の閉じた場での伝送モードではない。参照ＧＮＤにノイズが発生した場合、差動信号の一方がそのノイズを拾ってしまう可能性がある。しかし、本実施の形態の構成によれば２本に信号ピン１３ａ、１３ｂを１つの導体１５でシールドした場合、その差動信号ペアだけで閉じた場が構成できるため、ノイズの影響を受けることなく差動伝送を行うことができる。また、信号ピン１３がＧＮＤピン１６を含む構造体１７及び導体１５で囲まれるため、理想的な参照電位となり、高周波特性が良好となる。
【００５３】
また、誘電体１４が空気等の気体である場合、信号ピン１３ａと信号ピン１３ｂの間並びに信号ピン１３と構造体１７の間に保持具１８を設けて、固定してもよい。これにより,信号ピン１３と信号ピン１３ｂとの間の間隔を一定にすることができる。さらに信号ピン１３と構造体１７との間隔を一定にすることができる。
【００５４】
発明の実施の形態３．
本実施の形態にかかるＩＣソケットの構成について図４を用いて説明する。図４はＩＣソケットの構成の概略を示す上面図である。図４では図１で示したＩＣソケットの一部を拡大して図示している。実施の形態１及び実施の形態２で説明した構成と同様の構成については説明を省略する。
【００５５】
本実施の形態では、実施の形態１で示したプローブ１２ａと実施の形態２で示したプローブ１２ｂを組み合わせて１つのＩＣソケットとしている。このような構成により、上述の実施の形態と同様の効果を奏することができる。また、ピン交換及び穴あけ加工等を容易に行うことができ、狭ピッチ化を図ることができる。従って、端子ピッチの狭いＩＣデバイスや配線基板に好適である。さらにはこれらの構成以外のプローブと組み合わせて配置してもよい。
【００５６】
なお、上述の実施の形態では導体１５と構造体１７を異なる部材により形成して、嵌め合わせる構成として説明したが、導体１５、ＧＮＤピン及び構造体１７は金属等の導電体により一体的に形成してもよい。さらに、上述の実施の形態におけるプローブの構造は典型的な一例であり、図示した構成に限られるものではない。さらにプローブの配置は試験対象となるＩＣデバイスに合わせて、任意の構成に配置することができる。
【００５７】
さらに、上述の実施の形態では試験用のＩＣソケットについて説明したが、本発明にかかるプローブはＩＣデバイスを配線基板等に固定するためのＩＣソケットに対しても利用することができる。この場合、ＩＣソケット１のプローブ１２を介して配線基板３とＩＣデバイス２が接続されるようＩＣソケットを固定することにより、良好な高周波特性を有する半導体回路を得ることができる。また、信号ピン１３及びＧＮＤピン１６の先端の形状は端子に合わせたものとすることができる。
【図面の簡単な説明】
【００５８】
【図１】本発明にかかるＩＣソケットの構成を示す斜視図である。
【図２】本発明の実施の形態１にかかるＩＣソケットの構成を示す概略図である。
【図３】本発明の実施の形態２にかかるＩＣソケットの構成を示す概略図である。
【図４】本発明の実施の形態３にかかるＩＣソケットの構成を示す概略図である。
【図５】従来のＩＣソケットの構成を示す概略図である。
【符号の説明】
【００５９】
１  ＩＣソケット、２  ＩＣデバイス、３  配線基板、１１  ソケットベース、
１２  プローブ、１３  信号ピン、１４  誘電体、１５  導体、１６  ＧＮＤピン、
１７  構造体、１８  保持具、１９  同軸プローブ、２１  端子、
３１  端子、３２  信号端子、３３  ＧＮＤ端子、３４  配線抵抗、３５  ＧＮＤ電位、
【図１】
2005149854.tif 000003
【図２】
2005149854.tif 000004
【図３】
2005149854.tif 000005
【図４】
2005149854.tif 000006
【図５】
2005149854.tif 000007