(57)【要約】【課題】炭化珪素半導体で高いエッチングレートを保ちながらトレンチエッチングを行うと、トレンチ端面底部にマイクロトレンチができる。トレンチＭＯＳにおいてはトレンチ表面にゲート酸化膜を形成するが、マイクロトレンチは曲率半径が小さいので、ここで電界集中がおこりゲート酸化膜の耐圧が低下する。【解決手段】通常のＡｌマスクを用いての第一のエッチング工程の後、Ａｌマスクを除去して全面エッチングを行う第二のエッチング工程を行う。【選択図】  図１
2005056868.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素半導体基板に深いトレンチを形成する方法であって、前記炭化珪素半導体基板上にパターニングしたマスクを形成して前記炭化珪素半導体基板をドライエッチングする第１のエッチング工程と、前記マスクを半導体基板から除去した後、前記炭化珪素半導体基板を等方的にドライエッチングする第２のエッチング工程により炭化珪素半導体基板表面に深いトレンチを設けることを特徴とする炭化珪素半導体装置の製造方法。
【請求項２】
フッ化物を含むガスを電離して得られるプラズマを用いてドライエッチングを行い、マスク材料がアルミまたはニッケルを含む材料からなることを特徴とする請求項１記載の炭化珪素半導体装置の製造方法。
【請求項３】
請求項１または２に記載の製造方法によって炭化珪素半導体基板にトレンチを形成し、前記トレンチの表面に絶縁膜を形成し、前記絶縁膜上にゲート電極を設けることを特徴とする炭化珪素パワートランジスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高耐圧、大電流用に使用される半導体パワーデバイス、とりわけ炭化珪素を用いた半導体パワーデバイスに関する。
【０００２】
【従来の技術】
半導体パワーデバイスはインバータや電力制御などに用いられるデバイスで、パワーＭＯＳＦＥＴやＩＧＢＴなどがある。炭化珪素（ＳｉＣ）は絶縁破壊電界がシリコンに比べ一桁高く、炭化珪素半導体のパワーデバイスは高耐圧ながら低オン抵抗を有するデバイスとして期待され、研究開発が進められている。
【０００３】
近年、パワーＭＯＳＦＥＴやＩＧＢＴのオン抵抗を低減するためにトレンチゲートが採用されている。図２はトレンチＭＯＳＦＥＴの構造を示す図である。低抵抗のｎ型炭化珪素基板２１上には低濃度のｐ型炭化珪素のエピ層２２が堆積され、エピ層の一部に高濃度のｎ＋ソース領域２３がイオン注入により形成されている。２５はエピ層２２を貫通し、炭化珪素基板２１の中まで届くトレンチ（溝）である。トレンチ２５の表面にはゲート酸化膜２７が形成され、さらにゲート電極２８がトレンチ２５の内部に形成されている。ソース領域２３にはソース電極２１０が設けられ、また裏面にはドレイン電極２１１が設けられている。通常ソース電極は接地電位とし、ドレイン電極に正の高電圧Ｖを印加する。ゲート電極が接地電位の場合はキャリアが流れるパスがなく、ソース・ドレイン間に電流は流れない。ゲート電極を正の電位にすることによってゲート酸化膜直下のエピ層にキャリアの反転層が形成されソース・ドレイン間に電流が流れる。
【０００４】
トレンチＭＯＳの製造方法においてトレンチエッチングは非常に重要な工程である。トレンチゲートのトレンチの深さは耐圧等によって異なるが数百Ｖの耐圧で数μｍ必要である。しかしながら炭化珪素はシリコン原子とカーボン原子の強固な結合のためウェットエッチングはほとんどできず、もっぱらドライエッチングを用いるがエッチングレートはきわめて低い。例えば平行平板方式のＲＩＥ（リアクティブ・イオン・エッチング）で、ＣＦ４とＯ２の混合ガスを用いてエッチングする場合のエッチングレートは５０ｎｍ／ｍｉｎ．前後である。
【０００５】
このため近年、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｏｒｏｎ  ｒｅｓｏｎａｎｃｅ）方式やＩＣＰ（誘導結合プラズマ）方式などによる高密度プラズマを用いてドライエッチングが行われている。従来の平行平板方式のＲＩＥにくらべ１桁プラズマ密度が高く、エッチングレートを上げることができ、例えばＣＦ４とＯ２の混合ガスを用いた場合エッチングレートは１００ｎｍ／ｍｉｎ．以上にできる。
【０００６】
ところが高密度プラズマによるエッチングではトレンチングと呼ばれる形状異常の問題が生じる。図４はＣＦ４とＯ２の混合ガス（Ｏ２流量比２０％）を用い、ガス圧０．６Ｐａ、アンテナＲＦ電力５００Ｗ、バイアスＲＦ電力２０Ｗの条件でＳｉＣのトレンチエッチングを行ったときの断面形状を示した図である。図４よりわかるようにトレンチ底面端部には小さな溝が見られ、これはマイクロトレンチと呼ばれる。マイクロトレンチ部は曲率半径が極めて小さいため、ゲート電極とＳｉＣ基板の間に電圧を印加したとき、マイクロトレンチに電界が集中し、ゲート酸化膜はこの部分で絶縁破壊を起こしやすく耐圧低下の原因となる。したがって、トレンチングをなくす必要がある。
【０００７】
トレンチングが起きる原因は以下のとおりである。ドライエッチング時のプラズマにはエッチング種と堆積種が存在する。エッチング種とはエッチングしようとする基板原子と化学反応を起こしエッチングをすすめる役割をするイオンまたはラジカルである。堆積種とはエッチングの化学反応には寄与せず、基板表面に堆積する堆積膜を形成する役割をするラジカルやイオン、原子、分子である。例えばＣＦ４やＣ３Ｆ８などのフロンガスを用いた場合、エッチング種はＦであり、堆積種はＣｘＦｙ（ｘ，ｙは任意の整数）である。
【０００８】
エッチング種のＦイオンまたはＦラジカルは炭化珪素のＳｉ、Ｃ原子と以下のように反応してエッチングが進む。
【０００９】
Ｓｉ＋４Ｆ→ＳｉＦ４
Ｃ＋４Ｆ→ＣＦ４
また、堆積種は重合してカーボンフロライド（ＣｘＦｙ：ｘ，ｙは任意の整数）のポリマーを形成し、このポリマーが基板表面に堆積する。ポリマーはエッチング種とは化学反応はおこさない。したがってポリマーが堆積している基板表面はエッチングされない。
【００１０】
しかしながら堆積したポリマーは基板に入射するイオンによって物理的に除去され、露出したＳｉＣ表面の原子とデポ種が反応してエッチングが進む。エッチングを阻害するポリマーの堆積と除去、エッチング種と表面原子との反応という一連の過程が繰り返し起こって、ドライエッチングが進む。したがって基板表面におけるデポ種とエッチング種の相対比によってエッチングレートが変化する。すなわち、デポ種に対するエッチング種の割合が大きいところではエッチングがよく進み、逆に小さいところではあまり進まない。
【００１１】
トレンチングが起こる原因として発明者は以下のように考えた。図６はトレンチエッチング時のエッチング種の分布を示すトレンチ断面図である。トレンチ横のＡｌマスク領域６１ではエッチング種６２が消費されず、この一部がトレンチ側壁６３をつたってトレンチ底面端部６４に流れ込む。したがってトレンチ底面のエッチング種の分布はトレンチ底面端部において他より若干多くなる。デポ種に対するエッチング種の相対量が大きいところはエッチングがよく進むので、トレンチ底面端部５４でマイクロトレンチができる。エッチング種に比べてデポ種の量がかなり多い場合は多少のエッチング種の分布があってもデポ種に対する相対量の分布としてはそれほど大きくないのでトレンチングはおきにくい。しかしＥＣＲ方式やＩＣＰ方式など効率的に高密度プラズマを発生できる方式ではＣＦ４からのＦの解離がよく進むので、デポ種に比べエッチング種の量が多く、エッチング種の分布がそのまま相対量の分布になり、トレンチングがおきやすい。
【００１２】
したがってトレンチングを防ぐためにはデポ種を多くして、デポ種に対するエッチング種の相対量の分布を小さくするようにすればよい。一般的なトレンチング対策としてはプラズマを発生させるときに必要な電力を下げてガスの解離があまり進まない条件や、分子中のフッ素原子の数に対する炭素原子の数（Ｃ／Ｆ）が多いガスを使う。例えばＣＦ４（Ｃ／Ｆ＝０．２５）よりＣ３Ｆ８（Ｃ／Ｆ＝０．３７５）を用いる。
【００１３】
【発明が解決しようとする課題】
ところが、このような条件では当然エッチングレートが低く、もともとエッチングレートの低いＳｉＣのエッチングではさらに長時間のエッチングが必要となり、デバイス生産のスループットが低下し工業的に問題となる。またデポ種を多くするとポリマーがチャンバー内部にも付着して、プラズマの状態が変化するため、エッチレートが安定しないという問題点があった。本発明の目的はトレンチングがなく、かつ十分なエッチングレートで安定したＳｉＣドライエッチングの方法を提供すること、ならびにこれを用いたＳｉＣパワーデバイスの製造方法を提供することである。
【００１４】
【課題を解決するための手段】
上記課題を解決するために本発明は炭化珪素半導体基板に深いトレンチを形成する方法であって、前記炭化珪素半導体基板上にパターニングしたマスクを形成して前記炭化珪素半導体基板をドライエッチングする第１のエッチング工程と、前記マスクを半導体基板から除去した後、前記炭化珪素半導体基板を等方的にドライエッチングする第２のエッチング工程により炭化珪素半導体基板表面に深いトレンチを設けることを特徴とする炭化珪素半導体デバイスの製造方法である。
【００１５】
より好ましくはフッ化物を含むガスを電離して得られるプラズマを用いてドライエッチングを行い、マスク材料がアルミまたはニッケルを含む材料からなる。
【００１６】
【発明の実施の形態】
以下本発明のいくつかの実施の形態のについて説明する。
【００１７】
（第１の実施の形態）
図３は、従来の炭化珪素トレンチＭＯＳＦＥＴの製造方法を示す工程図である。
【００１８】
不純物濃度が１×１０１８ｃｍ−３の低抵抗ＳｉＣ基板２１上に、熱ＣＶＤ法により不純物濃度２×１０１６ｃｍ−３のＰ型ＳｉＣエピ層２２を厚さ２．５μｍ成長させる。その後図示しないがパターニングしたＳｉＯ２マスクを通して、基板を５００℃〜１０００℃の高温に保った状態で窒素イオンをイオン注入してソース領域２３を形成した。注入ドーズは１×１０１８〜１×１０１９ｃｍ−３である。ＳｉＯ２マスクを除去した後、１５００℃以上の活性化アニールを行う。
【００１９】
次にトレンチエッチングを行う。Ａｌを２００ｎｍ表面に堆積した後、フォトリソグラフィを行ってイオンミリングやウェットエッチングなどでトレンチを形成したい領域のＡｌを除去する。このようにしてパターニングしたＡｌマスク２４を用いてドライエッチングを行った．本実施の形態ではＩＣＰ方式のドライエッチング装置を用いた。図示しない真空チャンバー中にＣＦ４を３２ｓｃｃｍ、Ｏ２を８ｓｃｃｍ流し、圧力を０．６Ｐａに保つ。真空チャンバー上に設けられたアンテナコイルに１３．５６ＭＨｚのＲＦ電力を投入し、基板下のバイアス電極に１３．５６ＭＨｚのＲＦ電力を２０Ｗ投入した。この条件でのＳｉＣエッチングレートは０．０６μｍ／ｍｉｎ．であり、深さ３μｍのトレンチエッチングを行うのに５０分かかった。このときトレンチ２５の形状を断面ＳＥＭで確認したところ、底面の側壁近くのエッジには深さ約０．３μｍのマイクロトレンチ２６ができていることが判明した。ドライエッチング後、Ａｌマスク２４を硫酸加水（Ｈ２ＳＯ４：Ｈ２Ｏ２＝３：１）にてウェットエッチングで除去した。続いてウェットＯ２雰囲気中で１１００℃、３時間の熱酸化を行い、トレンチ２５の表面にゲート酸化膜２７を形成した。
【００２０】
ゲート電極２８としてボロンドープしたＰ型ポリシリコンをＣＶＤ法にて酸化膜２７の表面に堆積し、フォトリソグラフィを行ったのち、ドライエッチングして所望のパターンにパターニングした。続いて層間絶縁膜２８としてＳｉＯ２をＣＶＤ法で０．５μｍ堆積し、ソース電極を形成するためフォトリソグラフィを行ったのち、ドライエッチングして層間絶縁膜２８の一部および熱酸化膜２７の一部を除去した。引き続きソース電極２１０としてニッケルを表面に真空蒸着し、フォトリソグラフィを行いウェットエッチングしてパターニングした。またドレイン電極２１１として裏面全面にニッケルを蒸着し、オーミック特性を得るために１０００℃、５ｍｉｎ．のアニールを行った。
【００２１】
このようにして完成したトレンチＭＯＳＦＥＴのゲート・ソース間に電圧を印加し、ゲート酸化膜のリーク電流を測定したところ、ゲート・ソース電圧が１０Ｖ以上でリーク電流が急激に増加することがわかった。
【００２２】
また完成したトレンチＭＯＳＦＥＴの断面を走査電子顕微鏡（ＳＥＭ）で観察したところ、トレンチ底のエッジ部に深さ約０．３μｍ、上部の幅が約０．３μｍのマイクロトレンチができていることが判明した。
【００２３】
（第２の実施の形態）
本実施の形態は基本的に第１の実施の形態と同じ工程を用いたが、マイクロトレンチが発生しないように、トレンチのドライエッチングの条件を変更した。デポ種に対するエッチング種の比率を下げるため、ＩＣＰ−ＲＩＥ装置のアンテナコイルに投入するＲＦ電力を５００Ｗから４００Ｗに下げた。ＣＦ４からのＦの解離があまり進まない条件とした。その他の工程に関しては第１の実施の形態と何ら変わらない。
【００２４】
アンテナコイルに投入するＲＦ電力を４００Ｗに下げたためエッチングレートは０．０２μｍ／ｍｉｎ．に低下し、深さ３μｍのトレンチエッチングを行うのに１５０分かかった。
【００２５】
完成したトレンチＭＯＳＦＥＴのゲート・ソース間に電圧を印加し、ゲート酸化膜のリーク電流を測定したところ、ゲート・ソース電圧が２５Ｖになるまで急激なリーク電流の増加は見られなかった。
【００２６】
また完成したトレンチＭＯＳＦＥＴの断面を走査電子顕微鏡（ＳＥＭ）で観察したところ、マイクロトレンチは見られなかったが、上部のコーナー部分はとがっていた。
【００２７】
本実施の形態でわかるように一段階のエッチングでもアンテナコイルのＲＦ電力を下げることによってガスの解離が進まずエッチング種の発生を抑制するため、マイクロトレンチはできない。しかしながらエッチング時間は長時間になる。
【００２８】
（第３の実施の形態）
図１は、本発明の炭化珪素トレンチＭＯＳＦＥＴの製造方法を示す工程図である。
【００２９】
不純物濃度が１×１０１８ｃｍ−３の低抵抗ＳｉＣ基板１１上に、熱ＣＶＤ法により不純物濃度２×１０１６ｃｍ−３のＰ型ＳｉＣエピ層１２を厚さ３．５μｍ成長させる。第２のエッチング工程で１μｍの全面エッチングを行う分、第一の実施の形態よりもエピ層の厚さを１μｍ厚くしている。その後図示しないがパターニングしたＳｉＯ２マスクを通して、基板を５００℃〜１０００℃の高温に保った状態で窒素イオンをイオン注入してソース領域１３を形成した。注入ドーズは１×１０１８〜１×１０１９ｃｍ−３である。先と同じ理由で注入深さも第一の実施の形態よりも１μｍ深くする。ＳｉＯ２マスクを除去した後、１５００℃以上の活性化アニールを行う（図１（ａ））。
【００３０】
次にトレンチエッチングを行う。Ａｌを２００ｎｍ表面に堆積した後、フォトリソグラフィを行ってイオンミリングやウットエッチングなどでトレンチを形成したい領域のＡｌを除去する。このようにしてパターニングしたＡｌマスク１４を用いて第１のエッチング工程を行った．本実施の形態ではＩＣＰ方式のドライエッチング装置を用いた。図示しない真空チャンバー中にＣＦ４を３２ｓｃｃｍ、Ｏ２を８ｓｃｃｍ流し、圧力を０．６Ｐａに保つ。真空チャンバー上に設けられたアンテナコイルに１３．５６ＭＨｚのＲＦ電力を投入し、基板下のバイアス電極に１３．５６ＭＨｚのＲＦ電力を２０Ｗ投入した。この条件でのＳｉＣエッチングレートは０．０６μｍ／ｍｉｎ．であり、深さ３μｍのトレンチエッチングを行うのに５０分かかった（図１（ｂ））。
【００３１】
ドライエッチング後、Ａｌマスク１４を硫酸加水（Ｈ２ＳＯ４：Ｈ２Ｏ２＝３：１）にてウェットエッチングで除去した。引き続き第２のエッチング工程としてＡｌマスクのない状態で第１のエッチング工程と同じくＩＣＰ方式のドライエッチング装置を用いて、ＣＦ４を３２ｓｃｃｍ、Ｏ２を８ｓｃｃｍ流し、圧力を０．６Ｐａに保ち、アンテナコイルに１３．５６ＭＨＺをのＲＦ電力を５００Ｗ投入し、バイアス電極には１３．５６ＭＨｚのＲＦ電力を２０Ｗ投入し、１０分間エッチングを行った（図１（ｃ））。
【００３２】
続いてウェットＯ２雰囲気中で１１００℃、３時間の熱酸化を行い、トレンチ１５の表面にげート酸化膜１７を形成した。
【００３３】
ゲート電極１８としてボロンドープしたＰ型ポリシリコンをＣＶＤ法にて酸化膜１７の表面に堆積し、フォトリソグラフィを行ったのち、ドライエッチングして所望のパターンにパターニングした（図１（ｄ））。
【００３４】
続いて層間絶縁膜１８としてＳｉＯ２をＣＶＤ法で０．５μｍ堆積し、ソース電極を形成するためフォトリソグラフィを行ったのち、ドライエッチングして層間絶縁膜１９の一部および熱酸化膜１７の一部を除去した。引き続きソース電極１１０としてニッケルを表面に真空蒸着し、フォトリソグラフィを行いウェットエッチングしてパターニングした。またドレイン電極１１１として裏面全面にニッケルを蒸着し、オーミック特性を得るために１０００℃、５ｍｉｎ．のアニールを行った。
【００３５】
このようにして完成したトレンチＭＯＳＦＥＴのゲート・ソース間に電圧を印加し、ゲート酸化膜のリーク電流を測定したところ、ゲート・ソース電圧が３０Ｖになるまでリーク電流はほぼ一定でゲート・ソース耐圧は３０Ｖであった。
【００３６】
また完成したトレンチＭＯＳＦＥＴの断面を走査電子顕微鏡（ＳＥＭ）で観察したところ、トレンチ底のエッジ部に深さ約０．３μｍ、上部の幅が約０．３μｍのマイクロトレンチができていることが判明した。
【００３７】
第１のエッチング工程終了後および第２のエッチング工程終了後のトレンチ形状を確認するために断面ＳＥＭ観察を行った。図５はその比較を示している。
【００３８】
図５からわかるように第２のエッチング工程終了後のトレンチ形状は、マイクロトレンチの深さは浅く、幅はひろくなり、また上部コーナーの曲率半径も大きくなっている。マスクなしの全面エッチング時にはトレンチ横の表面でもエッチング種が消費されるので、トレンチ底面端部におけるエッチング種の過剰な分布がなくなる。また、バイアス電極に投入しているＲＦ電力が２０Ｗと低く、イオンエネルギーが数ｅＶと低いので等方的なエッチングがすすむため、曲率半径の小さな上部コーナーやマイクロトレンチなどの突起が尖端からもエッチングされ、曲率半径が大きくなり結果としてトレンチングが緩和される。
【００３９】
本実施の形態ではゲート・ソース間耐圧が高いトレンチＭＯＳが得られ、またエッチングにかかる時間も、第一のエッチングが５０分、第２のエッチングが１０分、合計６０分であり、第２の実施の形態の１５０分にくらべ大幅にエッチング時間を削減できる。
【００４０】
なお本実施の形態ではエッチングガスにＣＦ４とＯ２の混合ガスを用いたが、ＳＦ６とＯ２の混合ガスを用いるとさらに高速なエッチングができる。例えばＳＦ６＝２０ｓｃｃｍ、Ｏ２＝０〜２０ｓｃｃｍ、０．６Ｐａ、アンテナコイルのＲＦ５００Ｗ、バイアスのＲＦ２０Ｗの条件でＳｉＣエッチングレートは０．１６μｍ／ｍｉｎ．であった。またマスク材料としてアルミを用いたがニッケルでも良い。
【００４１】
【発明の効果】
以上述べたように本発明は、炭化珪素半導体基板の深いトレンチエッチングの時に生じるマイクロトレンチと呼ばれる形状異常を緩和することができる。その結果トレンチＭＯＳのゲート・ソース間耐圧を向上させることができる。
【００４２】
またエッチング種の量を抑えた条件で一段階でエッチングするよりも本発明の二段階のエッチングのほうが短時間でエッチングできる。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示すトレンチＭＯＳの製造工程を示す図
【図２】トレンチＭＯＳの構造を示す概略図
【図３】従来のトレンチＭＯＳの製造工程を示す図
【図４】従来のトレンチＭＯＳの製造工程によって得られたトレンチの形状を示す断面図
【図５】本発明の一実施の形態であるトレンチＭＯＳの第一のエッチング工程後と第二のエッチング工程後のトレンチ形状の変化を示す断面図
【図６】トレンチエッチング時のエッチング種の分布を示す図
【符号の説明】
１  炭化珪素基板
２  エピ層
３  ソース領域
４  Ａｌマスク
５  トレンチ
６  マイクロトレンチ
７  ゲート酸化膜
８  ゲート電極
９  層間絶縁膜
１０  ソース電極
１１  ドレイン電極
２１  炭化珪素基板
２２  エピ層
２３  ソース領域
２４  Ａｌマスク
２５  トレンチ
２６  マイクロトレンチ
２７  ゲート酸化膜
２８  ゲート電極
２９  層間絶縁膜
２１０  ソース電極
２１１  ドレイン電極
４１  マイクロトレンチ
４２  上部コーナー
５１  第一のエッチング工程後のトレンチ断面プロファイル
５２  第二のエッチング工程後のトレンチ断面プロファイル
６１  マスク
６２  エッチング種
６３  トレンチ側壁
６４  トレンチ底面端部
【図１】
2005056868.tif 000003
【図２】
2005056868.tif 000004
【図３】
2005056868.tif 000005
【図４】
2005056868.tif 000006
【図５】
2005056868.tif 000007
【図６】
2005056868.tif 000008