(57)【要約】【課題】酸化膜中の欠陥を低減し、優れた電気特性を有する厚いゲート酸化膜を形成すること。ゲート酸化膜の形成方法や、ゲート酸化膜形成後の熱履歴によらず、同様の電気特性を有する厚いゲート酸化膜を形成すること。【解決手段】シリコン半導体の表面に厚いゲート酸化膜を形成する（ステップＳ１）。その後、窒素雰囲気において、前記酸化膜形成工程よりも高い１０００〜１２００℃程度の温度で、３０〜２００分間程度の窒素アニールを行う（ステップＳ２）。次いで、酸素雰囲気において、１０００℃以上で、かつ前記窒素アニール工程の温度以下の温度で、１〜５分間程度の短時間の酸素アニールを行う（ステップＳ３）。次いで、ゲート酸化膜の上にポリシリコンを堆積し、ゲート電極を形成する（ステップＳ４）。これ以降は、高温の熱処理を行わない。【選択図】        図１
2005285834.tif 000002
【特許請求の範囲】
【請求項１】
シリコン半導体の表面に３０ｎｍ以上の厚さを有する酸化膜を熱酸化により形成する酸化工程と、
前記酸化工程後、窒素雰囲気で、かつ前記酸化膜を形成する際の温度よりも高い温度でアニールを行う窒素アニール工程と、
前記窒素アニール工程後、酸素雰囲気で短時間のアニールを行う酸素アニール工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記窒素アニール工程では、１０００℃以上１２００℃以下の一定温度で３０分間以上のアニールを行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記窒素アニール工程では、２００分間以下のアニールを行うことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記酸素アニール工程では、１０００℃以上、前記窒素アニール工程におけるアニール温度以下の一定温度で１分以上５分間以下のアニールを行うことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
【請求項５】
前記酸化工程では、パイロジェニック酸化法、ドライ酸化法またはＨＣｌ酸化法のいずれかによって酸化膜を形成することを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。
【請求項６】
前記酸素アニール工程後に、前記酸化膜の表面にポリシリコンを形成するポリシリコン形成工程をさらに含むことを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
【請求項７】
シリコン半導体の表面に酸化膜を形成する酸化工程と、
前記酸化工程後、前記酸化膜の表面にポリシリコンを形成するポリシリコン形成工程と、
前記ポリシリコン形成工程後、窒素雰囲気で、かつ１０００℃以上で、さらにここまでの熱履歴の温度よりも高い温度でアニールを行う窒素アニール工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項８】
前記酸化膜は３０ｎｍ以上の厚さであることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記窒素アニール工程では、１２００℃以下の温度で３０分以上２００分間以下のアニールを行うことを特徴とする請求項７または８に記載の半導体装置の製造方法。
【請求項１０】
前記窒素アニール工程後に、電極を形成することを特徴とする請求項７〜９のいずれか一つに記載の半導体装置の製造方法。
【請求項１１】
前記窒素アニール工程後に、ドライブ熱処理を行って不純物の拡散層を形成することを特徴とする請求項７〜９のいずれか一つに記載の半導体装置の製造方法。
【請求項１２】
前記窒素アニール工程と、不純物拡散層を形成するためのドライブ熱処理とを兼ねることを特徴とする請求項７〜９のいずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法に関し、特に厚いゲート酸化膜を有するＭＯＳ（金属−酸化膜−半導体）型半導体装置の製造方法に関する。
【背景技術】
【０００２】
一般に、半導体基板に半導体装置を作製する際には、種々の高温状態での処理が行われる。例えば、パワーＭＯＳトランジスタでは、３０ｎｍ以上の厚さを有するゲート酸化膜が熱酸化により形成される。また、不純物の熱拡散によってソース・ドレイン領域やチャネル領域等が形成される。
【０００３】
ところで、３ｎｍ以下の薄いゲート酸化膜を有する半導体装置を製造するにあたって、窒素雰囲気で、１０００℃程度の温度で１〜数秒間のアニール処理を行った後に、ゲート酸化膜を形成する方法が公知である（例えば、特許文献１参照。）。この方法は、窒素雰囲気での高温アニール処理によって、高温でゲート酸化膜を形成する際の熱酸化速度を遅くし、薄い酸化膜を制御性よく形成するためのものである。
【０００４】
【特許文献１】特開２０００−１６４８６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述したような厚膜のゲート酸化膜を熱酸化工程だけで形成したのでは、界面準位が多いため、良好な酸化膜質が得られない。また、酸化膜中に多くの欠陥が存在するため、優れた電気特性が得られない。そこで、ゲート酸化膜を形成した後に高温の窒素アニールを行うと、界面準位を低減することができる。しかし、その場合には、正孔トラップが増大してしまい、ゲート酸化膜の電気特性が悪化するという新たな問題が生じる。
【０００６】
また、従来は、ゲート酸化膜の形成方法が異なると、形成されたゲート酸化膜の電気特性が異なるという問題がある。ゲート酸化膜の形成方法が同様であっても、ゲート酸化膜を形成した後の熱履歴が異なると、ゲート酸化膜の電気特性が異なってしまうという問題がある。
【０００７】
上記特許文献１に開示された方法は、できるだけ薄いゲート酸化膜を制御性よく形成するのには有効である。しかし、厚いゲート酸化膜の電気特性の改善や、プロセスに依存せずに一定の電気特性を有する厚いゲート酸化膜を形成することに対しては、何ら効果を有しない。
【０００８】
この発明は、上述した従来技術による問題点を解消するため、酸化膜中の欠陥を低減し、優れた電気特性を有する厚いゲート酸化膜を形成することができる半導体装置の製造方法を提供することを目的とする。また、本発明は、ゲート酸化膜の形成方法や、ゲート酸化膜形成後の熱履歴によらず、同様の電気特性を有する厚いゲート酸化膜を形成することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置の製造方法は、シリコン半導体の表面に３０ｎｍ以上の厚さを有する酸化膜を熱酸化により形成する酸化工程と、前記酸化工程後、窒素雰囲気で、かつ前記酸化膜を形成する際の温度よりも高い温度でアニールを行う窒素アニール工程と、前記窒素アニール工程後、酸素雰囲気で短時間のアニールを行う酸素アニール工程と、を含むことを特徴とする。
【００１０】
請求項２の発明にかかる半導体装置の製造方法は、請求項１に記載の発明において、前記窒素アニール工程では、１０００℃以上１２００℃以下の一定温度で３０分間以上のアニールを行うことを特徴とする。
【００１１】
請求項３の発明にかかる半導体装置の製造方法は、請求項２に記載の発明において、前記窒素アニール工程では、２００分間以下のアニールを行うことを特徴とする。
【００１２】
請求項４の発明にかかる半導体装置の製造方法は、請求項１〜３のいずれか一つに記載の発明において、前記酸素アニール工程では、１０００℃以上、前記窒素アニール工程におけるアニール温度以下の一定温度で１分以上５分間以下のアニールを行うことを特徴とする。
【００１３】
請求項５の発明にかかる半導体装置の製造方法は、請求項１〜４のいずれか一つに記載の発明において、前記酸化工程では、パイロジェニック酸化法、ドライ酸化法またはＨＣｌ酸化法のいずれかによって酸化膜を形成することを特徴とする。
【００１４】
請求項６の発明にかかる半導体装置の製造方法は、請求項１〜５のいずれか一つに記載の発明において、前記酸素アニール工程後に、前記酸化膜の表面にポリシリコンを形成するポリシリコン形成工程をさらに含むことを特徴とする。
【００１５】
この請求項１〜６の発明によれば、高温での窒素アニールによってゲート酸化膜の界面準位が低減し、その後の酸素アニールによってゲート酸化膜中の正孔トラップが大幅に減少する。従って、ゲート酸化膜中の欠陥が低減し、電気特性が改善される。なお、ゲート酸化膜の厚さが３０ｎｍ以上であるので、短時間の酸素アニールを行っても、ゲート酸化膜の厚さおよび膜質への影響はほとんどない。
【００１６】
また、上述した課題を解決し、目的を達成するため、請求項７の発明にかかる半導体装置の製造方法は、シリコン半導体の表面に酸化膜を形成する酸化工程と、前記酸化工程後、前記酸化膜の表面にポリシリコンを形成するポリシリコン形成工程と、前記ポリシリコン形成工程後、窒素雰囲気で、かつ１０００℃以上で、さらにここまでの熱履歴の温度よりも高い温度でアニールを行う窒素アニール工程と、を含むことを特徴とする。
【００１７】
請求項８の発明にかかる半導体装置の製造方法は、請求項７に記載の発明において、前記酸化膜は３０ｎｍ以上の厚さであることを特徴とする。
【００１８】
請求項９の発明にかかる半導体装置の製造方法は、請求項７または８に記載の発明において、前記窒素アニール工程では、１２００℃以下の温度で３０分以上２００分間以下のアニールを行うことを特徴とする。
【００１９】
請求項１０の発明にかかる半導体装置の製造方法は、請求項７〜９のいずれか一つに記載の発明において、前記窒素アニール工程後に、電極を形成することを特徴とする。
【００２０】
請求項１１の発明にかかる半導体装置の製造方法は、請求項７〜９のいずれか一つに記載の発明において、前記窒素アニール工程後に、ドライブ熱処理を行って不純物の拡散層を形成することを特徴とする。
【００２１】
請求項１２の発明にかかる半導体装置の製造方法は、請求項７〜９のいずれか一つに記載の発明において、前記窒素アニール工程と、不純物拡散層を形成するためのドライブ熱処理とを兼ねることを特徴とする。
【００２２】
この請求項７〜１２の発明によれば、ゲート酸化膜の表面にポリシリコンを形成した後に、高温の窒素アニールを行うことによって、それまでの熱履歴やゲート酸化膜の形成方法が異なっていても、同様の電気特性を有するゲート酸化膜が得られる。
【発明の効果】
【００２３】
本発明にかかる半導体装置の製造方法によれば、ゲート酸化膜中の欠陥が低減し、電気特性が改善されるので、優れた電気特性を有する厚いゲート酸化膜を形成することができる。また、ゲート酸化膜を形成する方法や、ゲート酸化膜の表面にポリシリコンを形成するまでの熱履歴が異なっていても、同様の電気特性を有するゲート酸化膜が得られるので、ゲート酸化膜の形成方法や、ゲート酸化膜形成後の熱履歴によらず、同様の電気特性を有する厚いゲート酸化膜を形成することができる。
【発明を実施するための最良の形態】
【００２４】
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、本発明の要旨にかかわるプロセスのみ説明し、その他のプロセスについては省略する。
【００２５】
（実施の形態１）
図１は、本発明の実施の形態１にかかる半導体装置の製造方法を示すフローチャートである。図１に示すように、まず、パイロジェニック酸化法、ドライ酸化法またはＨＣｌ酸化法など、公知の熱酸化法によって、シリコン半導体の表面に３０ｎｍ以上の厚さの酸化膜（ゲート酸化膜）を形成する（ステップＳ１）。
【００２６】
次いで、窒素雰囲気で高温のアニールを行う（ステップＳ２）。このときのアニール温度は、ステップＳ１で酸化膜を形成するときの温度よりも高い温度とし、例えば１０００℃以上１２００℃以下の一定温度である。また、窒素雰囲気は、例えば１００％窒素雰囲気である。アニール時間は、例えば３０〜２００分間程度である。この窒素アニールによって、ゲート酸化膜の界面準位が低減する。
【００２７】
次いで、酸素雰囲気で短時間のアニールを行う（ステップＳ３）。このときのアニール温度は、例えば１０００℃以上で、かつステップＳ２の窒素アニール時のアニール温度以下の一定温度である。また、酸素雰囲気は、例えば１００％酸素雰囲気である。アニール時間は、例えば１〜５分間程度であり、好ましくは２〜５分間程度である。この酸素アニール中に、前記窒素アニールによって増えたゲート酸化膜中の正孔トラップが大幅に減少する。なお、上述したようにゲート酸化膜の厚さが３０ｎｍ以上と厚いので、この程度の短時間の酸素アニール処理では、処理中にゲート酸化膜の厚さが増加することによる影響は、無視し得る程度である。
【００２８】
次いで、周知の方法により、ゲート酸化膜の上にポリシリコンを堆積し、ゲート電極を形成する（ステップＳ４）。そして、例えばＭＯＳトランジスタであれば、ソース・ドレイン領域やチャネル領域などの不純物拡散層を形成し、層間絶縁膜を堆積し、コンタクトホールを開け、メタルプロセスにより電極を形成し、パッシベーション膜を積層する。この一連のプロセスの中で、ステップＳ４のポリシリコン形成工程の後には、高温の熱処理を行うことは好ましくない。
【００２９】
次に、本発明者が種々の条件でシリコン半導体基板にゲート酸化膜を作製し、その電気特性を調べた結果について説明する。本発明者が実施例および比較例として作製した試料は、次の通りである。試料Ａ−１は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成したゲート酸化膜である。試料Ａ−２は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、１１５０℃で２００分間の窒素アニールを行ったゲート酸化膜である。
【００３０】
試料Ａ−３は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、１１５０℃で２００分間の窒素アニールを行い、さらに、１０００℃で１分間の酸素アニールを行ったゲート酸化膜である。試料Ａ−４は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、１１５０℃で２００分間の窒素アニールを行い、さらに、１０００℃で２分間の酸素アニールを行ったゲート酸化膜である。試料Ａ−５は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、１１５０℃で２００分間の窒素アニールを行い、さらに、１０００℃で３分間の酸素アニールを行ったゲート酸化膜である。
【００３１】
試料Ａ−６は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、１１５０℃で２００分間の窒素アニールを行い、さらに、１０００℃で４分間の酸素アニールを行ったゲート酸化膜である。試料Ａ−７は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、１１００℃で３０分間の窒素アニールを行ったゲート酸化膜である。試料Ａ−８は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、１１００℃で３０分間の窒素アニールを行い、さらに、１０００℃で２分間の酸素アニールを行ったゲート酸化膜である。
【００３２】
試料Ａ−９は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、１１００℃で３０分間の窒素アニールを行い、さらに、１０００℃で４分間の酸素アニールを行ったゲート酸化膜である。試料Ａ−１０は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、１０００℃で１８０分間の窒素アニールを行ったゲート酸化膜である。試料Ａ−１１は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、１０００℃で１８０分間の窒素アニールを行い、さらに、１０００℃で２分間の酸素アニールを行ったゲート酸化膜である。
【００３３】
試料Ａ−１２は、９００℃のパイロジェニック酸化法により３０ｎｍ程度の厚さの酸化膜を形成したゲート酸化膜である。試料Ａ−１３は、９００℃のパイロジェニック酸化法により３０ｎｍ程度の厚さの酸化膜を形成し、１１５０℃で２００分間の窒素アニールを行ったゲート酸化膜である。試料Ａ−１４は、９００℃のパイロジェニック酸化法により３０ｎｍ程度の厚さの酸化膜を形成し、１１５０℃で２００分間の窒素アニールを行い、さらに、１０００℃で１分間の酸素アニールを行ったゲート酸化膜である。
【００３４】
試料Ａ−１５は、９００℃のドライ酸化法により３０ｎｍ程度の厚さの酸化膜を形成したゲート酸化膜である。試料Ａ−１６は、９００℃のドライ酸化法により３０ｎｍ程度の厚さの酸化膜を形成し、１１５０℃で２００分間の窒素アニールを行ったゲート酸化膜である。試料Ａ−１７は、９００℃のドライ酸化法により３０ｎｍ程度の厚さの酸化膜を形成し、１１５０℃で２００分間の窒素アニールを行い、さらに、１０００℃で１分間の酸素アニールを行ったゲート酸化膜である。
【００３５】
試料Ａ−１８は、９００℃のＨＣｌ酸化法により３０ｎｍ程度の厚さの酸化膜を形成したゲート酸化膜である。試料Ａ−１９は、９００℃のＨＣｌ酸化法により３０ｎｍ程度の厚さの酸化膜を形成し、１１５０℃で２００分間の窒素アニールを行ったゲート酸化膜である。試料Ａ−２０は、９００℃のＨＣｌ酸化法により３０ｎｍ程度の厚さの酸化膜を形成し、１１５０℃で２００分間の窒素アニールを行い、さらに、１０００℃で１分間の酸素アニールを行ったゲート酸化膜である。なお、Ａ−１、Ａ−２、Ａ−７、Ａ−１０、Ａ−１２、Ａ−１３、Ａ−１５、Ａ−１６、Ａ−１８およびＡ−１９の各試料は、実施の形態１にかかる製造方法が適用されていない比較例である。
【００３６】
上記試料Ａ−１〜Ａ−１１までの１１個の試料について、Ｑbd特性を比較した結果を図２〜図４に示す。これらの図において、縦軸は、電界の強さＥox［ＭＶ／ｃｍ］であり、横軸は、単位面積当たりに酸化膜を流れる電荷量Ｑbd［Ｃ／ｃｍ2］である。
【００３７】
図２において、特性曲線１、特性曲線２、特性曲線３、特性曲線４、特性曲線５および特性曲線６は、それぞれ試料Ａ−１、試料Ａ−２、試料Ａ−３、試料Ａ−４、試料Ａ−５および試料Ａ−６のものである。図３において、特性曲線７、特性曲線８および特性曲線９は、それぞれ試料Ａ−７、試料Ａ−８および試料Ａ−９のものである。図４において、特性曲線１０および特性曲線１１は、それぞれ試料Ａ−１０および試料Ａ−１１のものである。
【００３８】
また、上記試料Ａ−１〜Ａ−２０までの２０個の試料について、Ｆ−Ｎプロットを比較した結果を図５〜図１０に示す。これらの図において、縦軸は、電流密度を電界の強さの自乗で除した値Ｊox／Ｅox2［Ａ／ＭＶ2］であり、横軸は、電界の強さの逆数１／Ｅox［ｃｍ／ＭＶ］である。
【００３９】
図５において、特性曲線１２、特性曲線１３、特性曲線１４、特性曲線１５、特性曲線１６および特性曲線１７は、それぞれ試料Ａ−１、試料Ａ−２、試料Ａ−３、試料Ａ−４、試料Ａ−５および試料Ａ−６のものである。図６において、特性曲線１８、特性曲線１９および特性曲線２０は、それぞれ試料Ａ−７、試料Ａ−８および試料Ａ−９のものである。図７において、特性曲線２１および特性曲線２２は、それぞれ試料Ａ−１０および試料Ａ−１１のものである。
【００４０】
また、図８において、特性曲線２３、特性曲線２４および特性曲線２５は、それぞれ試料Ａ−１２、試料Ａ−１３および試料Ａ−１４のものである。図９において、特性曲線２６、特性曲線２７および特性曲線２８は、それぞれ試料Ａ−１５、試料Ａ−１６および試料Ａ−１７のものである。図１０において、特性曲線２９、特性曲線３０および特性曲線３１は、それぞれ試料Ａ−１８、試料Ａ−１９および試料Ａ−２０のものである。
【００４１】
図２〜図１０より、酸化膜形成後に、実施の形態１でいうところの窒素アニールと酸素アニールを行うことによって、酸化膜中の欠陥が低減し、良好な電気特性が得られることが確認された。
【００４２】
（実施の形態２）
第１の例．
図１１は、本発明の実施の形態２にかかる半導体装置の製造方法の第１の例を示すフローチャートである。図１１に示すように、まず、パイロジェニック酸化法、ドライ酸化法またはＨＣｌ酸化法など、公知の熱酸化法によって、シリコン半導体の表面に厚い酸化膜（ゲート酸化膜）を形成する（ステップＳ１１）。ゲート酸化膜の厚さは、例えば３０ｎｍ以上である。
【００４３】
次いで、熱処理を行う（ステップＳ１２）。ここでは、具体的に何を形成するための熱処理であると特定する必要はなく、ステップＳ１１で酸化膜を形成した後、ステップＳ１３でポリシリコンを形成するまでの間に、何らかの熱処理が行われるということを表しているにすぎない。
【００４４】
次いで、周知の方法により、ゲート酸化膜の上にポリシリコンを堆積し、ゲート電極を形成する（ステップＳ１３）。次いで、熱処理を行う（ステップＳ１４）。この熱処理についても、ステップＳ１２と同様に、具体的に何を形成するための熱処理であると特定されものではなく、ステップＳ１３でポリシリコンを形成した後、ステップＳ１５で窒素アニール処理を行うまでの間に、何らかの熱処理が行われるということを表しているにすぎない。
【００４５】
次いで、窒素雰囲気で高温のアニールを行う（ステップＳ１５）。このときのアニール温度は、ステップＳ１１で酸化膜を形成する工程からここの工程までの熱履歴の温度よりも高い温度とし、例えば１０００℃以上１２００℃以下の一定温度である。また、窒素雰囲気は、例えば１００％窒素雰囲気である。アニール時間は、例えば３０〜２００分間程度である。
【００４６】
次いで、メタルプロセスにより電極を形成する（ステップＳ１６）。なお、窒素アニール工程と電極形成工程との間には、作製する半導体装置に応じた種々の工程があるが、本発明の要旨とは関係ないので、ここでは省略する。
【００４７】
第２の例．
図１２は、本発明の実施の形態２にかかる半導体装置の製造方法の第２の例を示すフローチャートである。図１２に示すように、第２の例は、第１の例において、ポリシリコンを形成した後、窒素アニール処理を行うまでの間に、熱処理を行わないものである。すなわち、酸化膜を形成し（ステップＳ２１）、熱処理を行い（ステップＳ２２）、ポリシリコンを形成し（ステップＳ２３）、その後に窒素アニールを行う（ステップＳ２４）。このときのアニール条件は、上述した第１の例と同様である。次いで、種々の工程を経て、電極を形成する（ステップＳ２５）。
【００４８】
第３の例．
図１３は、本発明の実施の形態２にかかる半導体装置の製造方法の第３の例を示すフローチャートである。図１３に示すように、第３の例は、第１の例において、酸化膜を形成した後、ポリシリコンを形成するまでの間に、熱処理を行わないものである。すなわち、酸化膜を形成し（ステップＳ３１）、ポリシリコンを形成し（ステップＳ３２）、熱処理を行い（ステップＳ３３）、その後に窒素アニールを行う（ステップＳ３４）。このときのアニール条件は、上述した第１の例と同様である。次いで、種々の工程を経て、電極を形成する（ステップＳ３５）。
【００４９】
第４の例．
図１４は、本発明の実施の形態２にかかる半導体装置の製造方法の第４の例を示すフローチャートである。図１４に示すように、第４の例は、第１の例において、酸化膜を形成した後、ポリシリコンを形成するまでの間と、ポリシリコンを形成した後、窒素アニール処理を行うまでの間に、熱処理を行わないものである。すなわち、酸化膜を形成し（ステップＳ４１）、ポリシリコンを形成する（ステップＳ４２）。その後、窒素アニールを行う（ステップＳ４３）。このときのアニール条件は、上述した第１の例と同様である。次いで、種々の工程を経て、電極を形成する（ステップＳ４４）。
【００５０】
第５の例．
図１５は、本発明の実施の形態２にかかる半導体装置の製造方法の第５の例を示すフローチャートである。図１５に示すように、第５の例は、第１の例において、窒素アニール処理後に、ソース・ドレイン領域やチャネル領域などの不純物拡散層を形成するものである。すなわち、酸化膜を形成し（ステップＳ５１）、熱処理を行い（ステップＳ５２）、ポリシリコンを形成し（ステップＳ５３）、熱処理を行う（ステップＳ５４）。その後、窒素アニールを行う（ステップＳ５５）。このときのアニール条件は、上述した第１の例と同様である。次いで、イオン注入とドライブ熱処理によって、ソース・ドレイン領域やチャネル領域などの不純物拡散層を形成する（ステップＳ５６）。そして、層間絶縁膜を堆積し、コンタクトホールを開口して、電極を形成する。そして、パッシベーション膜を積層する。
【００５１】
第６の例．
図１６は、本発明の実施の形態２にかかる半導体装置の製造方法の第６の例を示すフローチャートである。図１６に示すように、第６の例は、第５の例において、ポリシリコンを形成した後、窒素アニール処理を行うまでの間に、熱処理を行わないものである。すなわち、酸化膜を形成し（ステップＳ６１）、熱処理を行い（ステップＳ６２）、ポリシリコンを形成し（ステップＳ６３）、その後に窒素アニールを行う（ステップＳ６４）。このときのアニール条件は、上述した第１の例と同様である。次いで、不純物拡散層を形成し（ステップＳ６５）、層間絶縁膜の堆積、コンタクトホールの開口、電極の形成およびパッシベーション膜の形成を行う。
【００５２】
第７の例．
図１７は、本発明の実施の形態２にかかる半導体装置の製造方法の第７の例を示すフローチャートである。図１７に示すように、第７の例は、第５の例において、酸化膜を形成した後、ポリシリコンを形成するまでの間に、熱処理を行わないものである。すなわち、酸化膜を形成し（ステップＳ７１）、ポリシリコンを形成し（ステップＳ７２）、熱処理を行い（ステップＳ７３）、その後に窒素アニールを行う（ステップＳ７４）。このときのアニール条件は、上述した第１の例と同様である。次いで、不純物拡散層を形成し（ステップＳ７５）、層間絶縁膜の堆積、コンタクトホールの開口、電極の形成およびパッシベーション膜の形成を行う。
【００５３】
第８の例．
図１８は、本発明の実施の形態２にかかる半導体装置の製造方法の第８の例を示すフローチャートである。図１８に示すように、第８の例は、第５の例において、酸化膜を形成した後、ポリシリコンを形成するまでの間と、ポリシリコンを形成した後、窒素アニール処理を行うまでの間に、熱処理を行わないものである。すなわち、酸化膜を形成し（ステップＳ８１）、ポリシリコンを形成する（ステップＳ８２）。その後、窒素アニールを行う（ステップＳ８３）。このときのアニール条件は、上述した第１の例と同様である。次いで、不純物拡散層を形成し（ステップＳ８４）、層間絶縁膜の堆積、コンタクトホールの開口、電極の形成およびパッシベーション膜の形成を行う。
【００５４】
実施の形態２では、酸化膜を形成した後、窒素アニールを行うまでの間、窒素アニール時の温度以下の温度であれば、いかなる熱履歴が加わってもよい。そして、窒素アニール工程後には、窒素アニール時の温度よりも高温の熱履歴が加わるのは好ましくない。
【００５５】
なお、上記第５の例から第８の例において、窒素アニール工程の前に、ソース・ドレイン領域やチャネル領域などの不純物拡散層を形成するためにイオン注入を行っておき、窒素アニール処理がドライブ熱処理を兼ねるようにしてもよい。それすれば、別途ドライブ熱処理を行う手間が省ける。
【００５６】
次に、本発明者が種々の条件でシリコン半導体基板にゲート酸化膜を作製し、その電気特性を調べた結果について説明する。本発明者が実施例および比較例として作製した試料は、次の通りである。試料Ｂ−１は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、ゲート酸化膜形成工程からポリシリコン形成工程までの間には熱処理を行わずに、ポリシリコン形成工程後に１１５０℃で２００分間の窒素アニールを行ったゲート酸化膜である。
【００５７】
試料Ｂ−２は、９００℃のドライ酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、ゲート酸化膜形成工程からポリシリコン形成工程までの間には熱処理を行わずに、ポリシリコン形成工程後に１１５０℃で２００分間の窒素アニールを行ったゲート酸化膜である。試料Ｂ−３は、９００℃のＨＣｌ酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、ゲート酸化膜形成工程からポリシリコン形成工程までの間には熱処理を行わずに、ポリシリコン形成工程後に１１５０℃で２００分間の窒素アニールを行ったゲート酸化膜である。
【００５８】
試料Ｂ−４は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、ゲート酸化膜形成工程からポリシリコン形成工程までの間に１０００℃で１８０分間の窒素アニール行い、ポリシリコン形成工程後に１１５０℃で２００分間の窒素アニールを行ったゲート酸化膜である。試料Ｂ−５は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、ゲート酸化膜形成工程からポリシリコン形成工程までの間に１１００℃で３０分間の窒素アニール行い、ポリシリコン形成工程後に１１５０℃で２００分間の窒素アニールを行ったゲート酸化膜である。
【００５９】
試料Ｂ−６は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、ゲート酸化膜形成工程からポリシリコン形成工程までの間に１１５０℃で２００分間の窒素アニール行い、ポリシリコン形成工程後に１１５０℃で２００分間の窒素アニールを行ったゲート酸化膜である。試料Ｂ−７は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、ゲート酸化膜形成工程からポリシリコン形成工程までの間に１０００℃で１８０分間の窒素アニール行い、ポリシリコン形成工程後に１１００℃で２００分間の窒素アニールを行ったゲート酸化膜である。
【００６０】
試料Ｂ−８は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、ゲート酸化膜形成工程からポリシリコン形成工程までの間に１１００℃で３０分間の窒素アニール行い、ポリシリコン形成工程後に１１００℃で２００分間の窒素アニールを行ったゲート酸化膜である。試料Ｂ−９は、９００℃のパイロジェニック酸化法により３０ｎｍ程度の厚さの酸化膜を形成し、ゲート酸化膜形成工程からポリシリコン形成工程までの間には熱処理を行わずに、ポリシリコン形成工程後に１１５０℃で２００分間の窒素アニールを行ったゲート酸化膜である。
【００６１】
試料Ｂ−１０は、９００℃のドライ酸化法により３０ｎｍ程度の厚さの酸化膜を形成し、ゲート酸化膜形成工程からポリシリコン形成工程までの間には熱処理を行わずに、ポリシリコン形成工程後に１１５０℃で２００分間の窒素アニールを行ったゲート酸化膜である。試料Ｂ−１１は、９００℃のＨＣｌ酸化法により３０ｎｍ程度の厚さの酸化膜を形成し、ゲート酸化膜形成工程からポリシリコン形成工程までの間には熱処理を行わずに、ポリシリコン形成工程後に１１５０℃で２００分間の窒素アニールを行ったゲート酸化膜である。
【００６２】
試料Ｂ−１２は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成したゲート酸化膜である。試料Ｂ−１３は、９００℃のドライ酸化法により１２０ｎｍ程度の厚さの酸化膜を形成したゲート酸化膜である。試料Ｂ−１４は、９００℃のＨＣｌ酸化法により１２０ｎｍ程度の厚さの酸化膜を形成したゲート酸化膜である。試料Ｂ−１５は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、ゲート酸化膜形成工程からポリシリコン形成工程までの間に１０００℃で１８０分間の窒素アニールを行ったゲート酸化膜である。
【００６３】
試料Ｂ−１６は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、ゲート酸化膜形成工程からポリシリコン形成工程までの間に１１００℃で３０分間の窒素アニールを行ったゲート酸化膜である。試料Ｂ−１７は、９００℃のパイロジェニック酸化法により１２０ｎｍ程度の厚さの酸化膜を形成し、ゲート酸化膜形成工程からポリシリコン形成工程までの間に１１５０℃で２００分間の窒素アニールを行ったゲート酸化膜である。なお、Ｂ−１２、Ｂ−１３、Ｂ−１４、Ｂ−１５、Ｂ−１６およびＢ−１７の各試料は、実施の形態２にかかる製造方法が適用されていない比較例である。
【００６４】
上記試料Ｂ−１〜Ｂ−１７までの１７個の試料について、Ｆ−Ｎプロットを図１９〜図３５に示す。これらの図において、縦軸は、電流密度を電界の強さの自乗で除した値Ｊox／Ｅox2［Ａ／ＭＶ2］であり、横軸は、電界の強さの逆数１／Ｅox［ｃｍ／ＭＶ］である。
【００６５】
図１９に示す特性曲線３２は、試料Ｂ−１のものである。図２０に示す特性曲線３３は、試料Ｂ−２のものである。図２１に示す特性曲線３４は、試料Ｂ−３のものである。図２２に示す特性曲線３５は、試料Ｂ−４のものである。図２３に示す特性曲線３６は、試料Ｂ−５のものである。図２４に示す特性曲線３７は、試料Ｂ−６のものである。図２５に示す特性曲線３８は、試料Ｂ−７のものである。図２６に示す特性曲線３９は、試料Ｂ−８のものである。図２７に示す特性曲線４０は、試料Ｂ−９のものである。
【００６６】
図２８に示す特性曲線４１は、試料Ｂ−１０のものである。図２９に示す特性曲線４２は、試料Ｂ−１１のものである。図３０に示す特性曲線４３は、試料Ｂ−１２のものである。図３１に示す特性曲線４４は、試料Ｂ−１３のものである。図３２に示す特性曲線４５は、試料Ｂ−１４のものである。図３３に示す特性曲線４６は、試料Ｂ−１５のものである。図３４に示す特性曲線４７は、試料Ｂ−１６のものである。図３５に示す特性曲線４８は、試料Ｂ−１７のものである。
【００６７】
また、上記試料Ｂ−１〜Ｂ−８およびＢ−１２〜Ｂ−１７までの１４個の試料について、Ｑbd特性を比較した結果を図３６〜図４９に示す。これらの図において、縦軸は、電界の強さＥox［ＭＶ／ｃｍ］であり、横軸は、単位面積当たりに酸化膜を流れる電荷量Ｑbd［Ｃ／ｃｍ2］である。
【００６８】
図３６に示す特性曲線４９は、試料Ｂ−１のものである。図３７に示す特性曲線５０は、試料Ｂ−２のものである。図３８に示す特性曲線５１は、試料Ｂ−３のものである。図３９に示す特性曲線５２は、試料Ｂ−４のものである。図４０に示す特性曲線５３は、試料Ｂ−５のものである。図４１に示す特性曲線５４は、試料Ｂ−６のものである。図４２に示す特性曲線５５は、試料Ｂ−７のものである。
【００６９】
また、図４３に示す特性曲線５６は、試料Ｂ−８のものである。図４４に示す特性曲線５７は、試料Ｂ−１２のものである。図４５に示す特性曲線５８は、試料Ｂ−１３のものである。図４６に示す特性曲線５９は、試料Ｂ−１４のものである。図４７に示す特性曲線６０は、試料Ｂ−１５のものである。図４８に示す特性曲線６１は、試料Ｂ−１６のものである。図４９に示す特性曲線６２は、試料Ｂ−１７のものである。
【００７０】
図１９〜図２６および図３６〜図４３より、ゲート酸化膜形成工程から実施の形態２でいうところの窒素アニール工程までの熱履歴が異なっていても、この窒素アニールを行うことによって、同様の電気特性が得られることが確認された。また、図２７〜図２９より、ゲート酸化膜の形成方法が異なっていても、実施の形態２でいうところの窒素アニールを行うことによって、同様の電気特性が得られることが確認された。それに対して、図３０〜図３５および図４４〜図４９に示すように、窒素アニールを行わない場合には、電気特性にばらつきが生じた。
【００７１】
以上において、本発明は、上述した各実施の形態に限らず、種々変更可能である。例えば、ゲート酸化膜の厚さやゲート酸化膜を形成する際の方法や条件、窒素アニールの条件、または酸素アニールの条件などは、上記数値に限らない。
【産業上の利用可能性】
【００７２】
以上のように、本発明にかかる半導体装置の製造方法は、厚いゲート酸化膜を有する半導体装置を製造するのに有用であり、特に、３０ｎｍ以上の厚さのゲート酸化膜を有するプレーナ構造またはトレンチ構造のＭＯＳ型半導体装置の製造に適している。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施の形態１にかかる半導体装置の製造方法を示すフローチャートである。
【図２】実施の形態１の実施例および比較例のＱbd特性を示す特性図である。
【図３】実施の形態１の実施例および比較例のＱbd特性を示す特性図である。
【図４】実施の形態１の実施例および比較例のＱbd特性を示す特性図である。
【図５】実施の形態１の実施例および比較例のＦ−Ｎプロットを示す特性図である。
【図６】実施の形態１の実施例および比較例のＦ−Ｎプロットを示す特性図である。
【図７】実施の形態１の実施例および比較例のＦ−Ｎプロットを示す特性図である。
【図８】実施の形態１の実施例および比較例のＦ−Ｎプロットを示す特性図である。
【図９】実施の形態１の実施例および比較例のＦ−Ｎプロットを示す特性図である。
【図１０】実施の形態１の実施例および比較例のＦ−Ｎプロットを示す特性図である。
【図１１】本発明の実施の形態２にかかる半導体装置の製造方法の第１の例を示すフローチャートである。
【図１２】本発明の実施の形態２にかかる半導体装置の製造方法の第２の例を示すフローチャートである。
【図１３】本発明の実施の形態２にかかる半導体装置の製造方法の第３の例を示すフローチャートである。
【図１４】本発明の実施の形態２にかかる半導体装置の製造方法の第４の例を示すフローチャートである。
【図１５】本発明の実施の形態２にかかる半導体装置の製造方法の第５の例を示すフローチャートである。
【図１６】本発明の実施の形態２にかかる半導体装置の製造方法の第６の例を示すフローチャートである。
【図１７】本発明の実施の形態２にかかる半導体装置の製造方法の第７の例を示すフローチャートである。
【図１８】本発明の実施の形態２にかかる半導体装置の製造方法の第８の例を示すフローチャートである。
【図１９】実施の形態２の実施例のＦ−Ｎプロットを示す特性図である。
【図２０】実施の形態２の実施例のＦ−Ｎプロットを示す特性図である。
【図２１】実施の形態２の実施例のＦ−Ｎプロットを示す特性図である。
【図２２】実施の形態２の実施例のＦ−Ｎプロットを示す特性図である。
【図２３】実施の形態２の実施例のＦ−Ｎプロットを示す特性図である。
【図２４】実施の形態２の実施例のＦ−Ｎプロットを示す特性図である。
【図２５】実施の形態２の実施例のＦ−Ｎプロットを示す特性図である。
【図２６】実施の形態２の実施例のＦ−Ｎプロットを示す特性図である。
【図２７】実施の形態２の実施例のＦ−Ｎプロットを示す特性図である。
【図２８】実施の形態２の実施例のＦ−Ｎプロットを示す特性図である。
【図２９】実施の形態２の実施例のＦ−Ｎプロットを示す特性図である。
【図３０】実施の形態２の比較例のＦ−Ｎプロットを示す特性図である。
【図３１】実施の形態２の比較例のＦ−Ｎプロットを示す特性図である。
【図３２】実施の形態２の比較例のＦ−Ｎプロットを示す特性図である。
【図３３】実施の形態２の比較例のＦ−Ｎプロットを示す特性図である。
【図３４】実施の形態２の比較例のＦ−Ｎプロットを示す特性図である。
【図３５】実施の形態２の比較例のＦ−Ｎプロットを示す特性図である。
【図３６】実施の形態２の実施例のＱbd特性を示す特性図である。
【図３７】実施の形態２の実施例のＱbd特性を示す特性図である。
【図３８】実施の形態２の実施例のＱbd特性を示す特性図である。
【図３９】実施の形態２の実施例のＱbd特性を示す特性図である。
【図４０】実施の形態２の実施例のＱbd特性を示す特性図である。
【図４１】実施の形態２の実施例のＱbd特性を示す特性図である。
【図４２】実施の形態２の実施例のＱbd特性を示す特性図である。
【図４３】実施の形態２の実施例のＱbd特性を示す特性図である。
【図４４】実施の形態２の比較例のＱbd特性を示す特性図である。
【図４５】実施の形態２の比較例のＱbd特性を示す特性図である。
【図４６】実施の形態２の比較例のＱbd特性を示す特性図である。
【図４７】実施の形態２の比較例のＱbd特性を示す特性図である。
【図４８】実施の形態２の比較例のＱbd特性を示す特性図である。
【図４９】実施の形態２の比較例のＱbd特性を示す特性図である。
【図１】
2005285834.tif 000003
【図２】
2005285834.tif 000004
【図３】
2005285834.tif 000005
【図４】
2005285834.tif 000006
【図５】
2005285834.tif 000007
【図６】
2005285834.tif 000008
【図７】
2005285834.tif 000009
【図８】
2005285834.tif 000010
【図９】
2005285834.tif 000011
【図１０】
2005285834.tif 000012
【図１１】
2005285834.tif 000013
【図１２】
2005285834.tif 000014
【図１３】
2005285834.tif 000015
【図１４】
2005285834.tif 000016
【図１５】
2005285834.tif 000017
【図１６】
2005285834.tif 000018
【図１７】
2005285834.tif 000019
【図１８】
2005285834.tif 000020
【図１９】
2005285834.tif 000021
【図２０】
2005285834.tif 000022
【図２１】
2005285834.tif 000023
【図２２】
2005285834.tif 000024
【図２３】
2005285834.tif 000025
【図２４】
2005285834.tif 000026
【図２５】
2005285834.tif 000027
【図２６】
2005285834.tif 000028
【図２７】
2005285834.tif 000029
【図２８】
2005285834.tif 000030
【図２９】
2005285834.tif 000031
【図３０】
2005285834.tif 000032
【図３１】
2005285834.tif 000033
【図３２】
2005285834.tif 000034
【図３３】
2005285834.tif 000035
【図３４】
2005285834.tif 000036
【図３５】
2005285834.tif 000037
【図３６】
2005285834.tif 000038
【図３７】
2005285834.tif 000039
【図３８】
2005285834.tif 000040
【図３９】
2005285834.tif 000041
【図４０】
2005285834.tif 000042
【図４１】
2005285834.tif 000043
【図４２】
2005285834.tif 000044
【図４３】
2005285834.tif 000045
【図４４】
2005285834.tif 000046
【図４５】
2005285834.tif 000047
【図４６】
2005285834.tif 000048
【図４７】
2005285834.tif 000049
【図４８】
2005285834.tif 000050
【図４９】
2005285834.tif 000051