(57)【要約】【課題】チップ内の被測定回路の出力電流能力が小さくても、前記被測定回路の周波数特性を精度よく測定する。【解決手段】スクライブレーン２内に出力バッファ５およびパッド６を配置し、出力バッファ５の入力部１５と被測定回路３の出力とを第１のヒューズ４を経由して接続し、出力バッファ５の第１の電源８とチップ１の第１の電源７を第２のヒューズ９を経由して接続し、出力バッファ５の第２の電源１１とチップ１の第２の電源１０を接続する構成を有し、出力バッファ５により被測定回路３の周波数特性を改善でき、周波数特性の検査後は、第１のヒューズ４、第２のヒューズ９を切断する回路１２をスクライブレーン２内に配置する構成を有している。【選択図】図１
2005188938.tif 000002
【特許請求の範囲】
【請求項１】
チップ周辺のスクライブレーン内に出力用バッファ及び前記出力用バッファと接続されたパッドを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を接続し、前記第１のヒューズ、前記第２のヒューズを切断する回路を前記スクライブレーン内に配置することを特徴とする半導体装置。
【請求項２】
チップ周辺のスクライブレーン内に出力用バッファ及び前記出力用バッファと接続されたパッドを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を接続し、前記第１のヒューズ、前記第２のヒューズを切断する回路を前記チップ内に配置することを特徴とする半導体装置。
【請求項３】
チップ周辺のスクライブレーン内に出力用バッファ及び前記出力用バッファと接続されたパッドを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を第３のヒューズを経由して接続し、前記第１のヒューズ、前記第２のヒューズを切断する回路を前記スクライブレーン内に配置し、前記第３のヒューズを切断する回路を前記チップ内に配置することを特徴とする半導体装置。
【請求項４】
チップ周辺のスクライブレーン内に出力用バッファ及び前記出力用バッファと接続されたパッドを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を第３のヒューズを経由して接続し、前記第１のヒューズ、前記第２のヒューズ、前記第３のヒューズを切断する回路を前記チップ内に配置することを特徴とする半導体装置。
【請求項５】
チップ周辺のスクライブレーン内に出力用バッファを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を接続し、前記出力用バッファと前記チップ内のパッドを第３のヒューズを経由して接続し、前記第１のヒューズ、前記第２のヒューズを切断する回路を前記スクライブレーン内に配置し、前記第３のヒューズを切断する回路を前記チップ内に配置することを特徴とする半導体装置。
【請求項６】
チップ周辺のスクライブレーン内に出力用バッファを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を接続し、前記出力用バッファと前記チップ内のパッドを第３のヒューズを経由して接続し、前記第１のヒューズ、前記第２のヒューズ、前記第３のヒューズを切断する回路を前記チップ内に配置することを特徴とする半導体装置。
【請求項７】
チップ周辺のスクライブレーン内に出力用バッファを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を第３のヒューズを経由して接続し、前記出力用バッファと前記チップ内のパッドを第４のヒューズを経由して接続し、前記第１のヒューズ、前記第２のヒューズを切断する回路を前記スクライブレーン内に配置し、前記第３のヒューズ、前記第４のヒューズを切断する回路を前記チップ内に配置することを特徴とする半導体装置。
【請求項８】
チップ周辺のスクライブレーン内に出力用バッファを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を第３のヒューズを経由して接続し、前記出力用バッファと前記チップ内のパッドを第４のヒューズを経由して接続し、前記第１のヒューズ、前記第２のヒューズ、前記第３のヒューズ、前記第４のヒューズを切断する回路を前記チップ内に配置することを特徴とする半導体装置。
【請求項９】
チップ周辺のスクライブレーン内に出力用バッファ及び前記出力用バッファと接続されたパッドを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を接続し、前記出力用バッファの出力電流能力を前記被測定回路の出力電流能力より増強することにより、プローブから測定装置に至る配線に浮遊して存在する容量に起因する前記被測定回路の周波数特性劣化を改善するとともに、前記被測定回路の周波数特性検査終了後は前記第１のヒューズを切断し、前記第２のヒューズを切断することにより、前記チップ周辺のスクライブレーン内の出力用バッファと前記被測定回路とを切り離すことを特徴とする半導体装置の検査方法。
【請求項１０】
チップ周辺のスクライブレーン内に出力用バッファ及び前記出力用バッファと接続されたパッドを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を第３のヒューズを経由して接続し、前記出力用バッファの出力電流能力を前記被測定回路の出力電流能力より増強することにより、プローブから測定装置に至る配線に浮遊して存在する容量に起因する前記被測定回路の周波数特性劣化を改善するとともに、前記被測定回路の周波数特性検査終了後は前記第１のヒューズを切断し、前記第２のヒューズを切断し、前記第３のヒューズを切断することにより、前記チップ周辺のスクライブレーン内の出力用バッファと前記被測定回路とを切り離すことを特徴とする半導体装置の検査方法。
【請求項１１】
チップ周辺のスクライブレーン内に出力用バッファを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を接続し、前記出力用バッファと前記チップ内のパッドを第３のヒューズを経由して接続し、前記出力用バッファの出力電流能力を前記被測定回路の出力電流能力より増強することにより、プローブから測定装置に至る配線に浮遊して存在する容量に起因する前記被測定回路の周波数特性劣化を改善するとともに、前記被測定回路の周波数特性検査終了後は前記第１のヒューズを切断し、前記第２のヒューズを切断し、前記第３のヒューズを切断することにより、前記チップ周辺のスクライブレーン内の出力用バッファと前記被測定回路とを切り離すことを特徴とする半導体装置の検査方法。
【請求項１２】
チップ周辺のスクライブレーン内に出力用バッファを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を接続し、前記出力用バッファと前記チップ内のパッドを第３のヒューズを経由して接続し、前記出力用バッファの出力電流能力を前記被測定回路の出力電流能力より増強することにより、プローブから測定装置に至る配線に浮遊して存在する容量に起因する前記被測定回路の周波数特性劣化を改善するとともに、前記被測定回路の周波数特性検査終了後は前記第１のヒューズを切断し、前記第２のヒューズを切断し、前記第３のヒューズを切断し、前記第４のヒューズを切断することにより、前記チップ周辺のスクライブレーン内の出力用バッファと前記被測定回路とを切り離すことを特徴とする半導体装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プローブ検査において周波数特性の検査が必要な半導体装置の検査方法に関する。
【背景技術】
【０００２】
チップ内の被測定回路のプローブ検査は前記チップ内の被測定回路の出力電流能力とプローブから測定装置に至る配線に浮遊して存在する容量により定まる周波数特性のもとで行われていた。
【０００３】
たとえば、このような技術は特許文献１に開示されている。
【特許文献１】特開平１１−２９７７８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の検査方法ではチップ内の被測定回路の出力電流能力が小さいほど、或いはプローブから測定装置に至る配線に浮遊して存在する容量が大きいほど、前記チップ内の被測定回路の周波数特性が悪くなる、或いは測定できなくなるという問題点があった。本発明は上記従来の問題点を解決するもので、被測定回路の出力電流能力を補う出力バッファをスクライブレーン内に配置し、被測定回路の周波数特性を改善する。
【課題を解決するための手段】
【０００５】
この目的を達成するために、本発明の請求項１に記載の半導体装置は、スクライブレーン内に出力バッファおよび前記出力バッファと接続されたパッドを配置し、前記出力バッファの入力とチップ内の被測定回路の出力とを第１のヒューズを経由して接続し、前記出力バッファの第１の電源と前記チップの第１の電源を第２のヒューズを経由して接続する構成を有し、前記出力バッファの第２の電源と前記チップの第２の電源をヒューズを経由せず接続する構成を有し、前記スクライブレーン内に前記第１のヒューズ、前記第２のヒューズを切断する回路を配置する構成を有している。
【０００６】
本発明の請求項２に記載の半導体装置は、チップ周辺のスクライブレーン内に出力用バッファ及び前記出力用バッファと接続されたパッドを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を接続する構成を有し、前記チップ内に前記第１のヒューズ、前記第２のヒューズを切断する回路を配置する構成を有している。
【０００７】
本発明の請求項３に記載の半導体装置は、チップ周辺のスクライブレーン内に出力用バッファ及び前記出力用バッファと接続されたパッドを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を第３のヒューズを経由して接続する構成を有し、前記スクライブレーン内に前記第１のヒューズ、前記第２のヒューズを切断する回路を配置し、前記チップ内に前記第３のヒューズを切断する回路を配置する構成を有している。
【０００８】
本発明の請求項４に記載の半導体装置は、チップ周辺のスクライブレーン内に出力用バッファ及び前記出力用バッファと接続されたパッドを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を第３のヒューズを経由して接続する構成を有し、前記チップ内に前記第１のヒューズ、前記第２のヒューズ、前記第３のヒューズを切断する回路を配置する構成を有している。
【０００９】
本発明の請求項５に記載の半導体装置は、チップ周辺のスクライブレーン内に出力用バッファを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を接続し、前記出力用バッファと前記チップ内のパッドを第３のヒューズを経由して接続する構成を有し、前記スクライブレーン内に前記第１のヒューズ、前記第２のヒューズを切断する回路を配置し、前記チップ内に前記第３のヒューズを切断する回路を配置する構成を有している。
【００１０】
本発明の請求項６に記載の半導体装置は、チップ周辺のスクライブレーン内に出力用バッファを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を接続し、前記出力用バッファと前記チップ内のパッドを第３のヒューズを経由して接続する構成を有し、前記チップ内に前記第１のヒューズ、前記第２のヒューズ、前記第３のヒューズを切断する回路を配置する構成を有している。
【００１１】
本発明の請求項７に記載の半導体装置は、チップ周辺のスクライブレーン内に出力用バッファを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を第３のヒューズを経由して接続し、前記出力用バッファと前記チップ内のパッドを第４のヒューズを経由して接続する構成を有し、前記スクライブレーン内に前記第１のヒューズ、前記第２のヒューズを切断する回路を配置し、前記チップ内に前記第３のヒューズ、前記第４のヒューズを切断する回路を配置する構成を有している。
【００１２】
本発明の請求項８に記載の半導体装置は、チップ周辺のスクライブレーン内に出力用バッファを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を第３のヒューズを経由して接続し、前記出力用バッファと前記チップ内のパッドを第４のヒューズを経由して接続する構成を有し、前記チップに内前記第１のヒューズ、前記第２のヒューズ、前記第３のヒューズ、前記第４のヒューズを切断する回路を配置する構成を有している。
【００１３】
本発明の請求項９に記載の半導体装置の検査方法は、チップ周辺のスクライブレーン内に出力用バッファ及び前記出力用バッファと接続されたパッドを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を接続し、前記出力用バッファの出力電流能力を前記被測定回路の出力電流能力より増強することにより、プローブから測定装置に至る配線に浮遊して存在する容量に起因する前記被測定回路の周波数特性劣化を改善するとともに、前記被測定回路の周波数特性検査終了後は前記第１のヒューズを切断し、前記第２のヒューズを切断することにより、前記チップ周辺のスクライブレーン内の出力用バッファと前記被測定回路とを切り離すことを特徴とする。本発明の請求項１、あるいは請求項２の半導体装置を用いれば本発明の請求項９の半導体装置の検査方法が実施できる。
【００１４】
本発明の請求項１０に記載の半導体装置の検査方法は、チップ周辺のスクライブレーン内に出力用バッファ及び前記出力用バッファと接続されたパッドを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を第３のヒューズを経由して接続し、前記出力用バッファの出力電流能力を前記被測定回路の出力電流能力より増強することにより、プローブから測定装置に至る配線に浮遊して存在する容量に起因する前記被測定回路の周波数特性劣化を改善するとともに、前記被測定回路の周波数特性検査終了後は前記第１のヒューズを切断し、前記第２のヒューズを切断し、前記第３のヒューズを切断することにより、前記チップ周辺のスクライブレーン内の出力用バッファと前記被測定回路とを切り離すことを特徴とする。本発明の請求項３、あるいは請求項４の半導体装置を用いれば本発明の請求項１０の半導体装置の検査方法が実施できる。
【００１５】
本発明の請求項１１に記載の半導体装置の検査方法は、チップ周辺のスクライブレーン内に出力用バッファを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を接続し、前記出力用バッファと前記チップ内のパッドを第３のヒューズを経由して接続し、前記出力用バッファの出力電流能力を前記被測定回路の出力電流能力より増強することにより、プローブから測定装置に至る配線に浮遊して存在する容量に起因する前記被測定回路の周波数特性劣化を改善するとともに、前記被測定回路の周波数特性検査終了後は前記第１のヒューズを切断し、前記第２のヒューズを切断し、前記第３のヒューズを切断することにより、前記チップ周辺のスクライブレーン内の出力用バッファと前記被測定回路とを切り離すことを特徴とする。本発明の請求項５、あるいは請求項６の半導体装置を用いれば本発明の請求項１１の半導体装置の検査方法が実施できる。
【００１６】
本発明の請求項１２に記載の半導体装置の検査方法は、チップ周辺のスクライブレーン内に出力用バッファを配置し、前記出力用バッファと前記チップ内の被測定回路を第１のヒューズを経由して接続し、前記出力用バッファの第１の電源と前記チップ内の第１の電源を第２のヒューズを経由して接続し、前記出力用バッファの第２の電源と前記チップ内の第２の電源を接続し、前記出力用バッファと前記チップ内のパッドを第３のヒューズを経由して接続し、前記出力用バッファの出力電流能力を前記被測定回路の出力電流能力より増強することにより、プローブから測定装置に至る配線に浮遊して存在する容量に起因する前記被測定回路の周波数特性劣化を改善するとともに、前記被測定回路の周波数特性検査終了後は前記第１のヒューズを切断し、前記第２のヒューズを切断し、前記第３のヒューズを切断し、前記第４のヒューズを切断することにより、前記チップ周辺のスクライブレーン内の出力用バッファと前記被測定回路とを切り離すことを特徴とする。本発明の請求項７、あるいは請求項８の半導体装置を用いれば本発明の請求項１２の半導体装置の検査方法が実施できる。
【発明の効果】
【００１７】
以上のように本発明は、チップ周辺のスクライブレーンに出力用バッファを配置し、前記チップ内の被測定回路の出力部の電流能力不足を前記スクライブレーン内の出力用バッファにより補うことにより、前記チップ内の被測定回路の周波数特性を高精度に検査する事ができるとともに、前記チップ内の被測定回路の周波数特性検査終了後は前記スクライブレーン内の出力用バッファと前記チップ内の被測定回路とを接続しているヒューズを切断することにより、前記出力用バッファによる前記チップ内の被測定回路への影響を無くし、前記周波数特性検査以外の検査への影響を無くすことができる優れた半導体装置であり、本発明の半導体装置を用いることにより、前記チップ内の被測定回路の出力部の電流能力不足を前記スクライブレーン内の出力用バッファにより補い、前記チップ内の被測定回路の周波数特性を高精度に検査する事ができるとともに、前記チップ内の被測定回路の周波数特性検査終了後は前記スクライブレーン内の出力用バッファと前記チップ内の被測定回路とを接続しているヒューズを切断し、前記出力バッファによる前記チップ内の被測定回路への影響を無くし、前記周波数特性検査以外の検査への影響を無くすことができる優れた半導体検査方法を実現できる。  
【発明を実施するための最良の形態】
【００１８】
以下本発明の一実施形態について、図面を参照しながら説明する。図１は本発明の請求項１に記載の半導体装置を示す図である。図１において１はスライス内に構成されたチップ、２はチップ１に隣接して構成されたスクライブレーン、３はチップ１内に構成された被測定回路、４は被測定回路３の出力に接続された第１のヒューズ、５はヒューズ４に接続された出力用バッファ、６は出力用バッファ５に接続されたパッド、７はチップ１内の第１の電源、８は出力バッファ５に用いられる第１の電源、９は７の電源と８の電源を接続する第２のヒューズ、１０はチップ１内の第２の電源、１１は出力バッファ５に用いられる第２の電源、１２はヒューズ４及びヒューズ９を切断するためにスクライブレーン２内に構成されたヒューズ切断回路、１３は出力バッファ５、ヒューズ切断回路１２を包含するエピ層を形成する島、１４は被測定回路３に接続されたパッドであり、出力バッファ５の入力部を１５、出力バッファ５の出力部を１６とする。請求項１の半導体装置を用いれば本発明の第９の検査方法が実施でき、以下図１を参照しながら説明する。被測定回路３の出力が第１のヒューズ４を経由して出力用バッファ５に入力され、出力バッファ５の出力電流能力が被測定回路３の出力電流能力より増強されているので、被測定回路３の出力電流能力により制限されていた周波数特性が、出力バッファ５の出力電流能力によって周波数特性が改善される。出力バッファ５の出力電流能力が被測定回路３の出力電流能力に比べＮ倍となっていれば、同じ浮遊容量値に対し、Ｎ倍の立ち上がり速度が期待される。その結果、被測定回路３の周波数特性が改善され、高精度な周波数特性検査ができる。また、被測定回路３の周波数特性検査終了後はヒューズ切断回路１２により第１のヒューズ４を切断することにより、被測定回路３の出力はパッド１４のみ接続され、被測定回路３の周波数特性検査以外の検査項目に影響を与えない。第２のヒューズ９を切断することにより、スライスをチップ毎に切断する工程において、第１の電源配線がチップ基板と接触することを防止できる。第２の電源とチップ基板が等電位のとき、第２の電源を切断する手段は不要である。
【００１９】
図２を用いて第１のヒューズ４及び第２のヒューズ９を切断する方法を説明する。１７はスクライブレーン２に配置されたパッド６に接続された抵抗、１８は抵抗１７の他端に接続された抵抗、１９は抵抗１８の他端に接続された抵抗、２２は第１の比較器、２０は比較器２２の基準電位であり、比較器２２の反転入力に接続され、抵抗１７と抵抗１８の接続点は比較器２２の正転入力に接続される。２３は第２の比較器、２１は比較器２３の基準電位であり、比較器２３の反転入力に接続され、抵抗１８と抵抗１９の接続点は比較器２３の正転入力に接続される。２４は比較器２２によりベース電流を与えられる第１のトランジスタであり、トランジスタ２４のコレクタは出力バッファの第１の電源８に接続され、エミッタは出力バッファの第２の電源１１に接続される。２５は比較器２３によりベース電流を与えられる第２のトランジスタであり、トランジスタ２５のコレクタは出力バッファの入力１５に接続され、エミッタは出力バッファの第２の電源１１に接続される。パッド６に電位を与えていき、基準電位２０の電位より高くなった時点で、トランジスタ２４のベースに電流が供給され、トランジスタ２４がＯＮとなり、トランジスタ２４のコレクタ電流が流れる。このとき、チップ１内の第１の電源７は電位を保持しており、チップ内の第１の電源７から第２のヒューズ９を経由し、出力バッファ５の第１の電源８、トランジスタ２４のコレクタ、トランジスタ２４のエミッタ、出力バッファ５の第２の電源１１、チップ内の第２の電源１０の経路で電流が流れ、第２のヒューズ９が発熱することにより、第２のヒューズ９が溶融し、切断される。第１のヒューズについても同様に、パッド６に電位を与えていき、基準電位２１の電位より高くなった時点で、トランジスタ２５のベースに電流が供給され、トランジスタ２５がＯＮとなり、トランジスタ２５のコレクタ電流が流れる。このとき、チップ１内のパッド１４にチップ内の第１の電源７と同じ電位を与えて保持しており、チップ内の第１の電源７から第１のヒューズ４を経由し、出力バッファ５の入力部１５、トランジスタ２５のコレクタ、トランジスタ２５のエミッタ、出力バッファ５の第２の電源１１、チップ内の第２の電源１０の経路で電流が流れ、第１のヒューズ４が発熱することにより、第１のヒューズ４が溶融し、切断される。
【００２０】
図３は本発明の請求項２に記載の半導体装置を示す図である。１はスライス内に構成されたチップ、２はチップ１に隣接して構成されたスクライブレーン、３はチップ１内に構成された被測定回路、４は被測定回路３の出力に接続された第１のヒューズ、５はヒューズ４に接続された出力用バッファ、６は出力用バッファ５に接続されたパッド、７はチップ１内の第１の電源、８は出力バッファ５に用いられる第１の電源、９は７の電源と８の電源を接続する第２のヒューズ、１０はチップ１内の第２の電源、１１は出力バッファ５に用いられる第２の電源、２６はヒューズ４及びヒューズ９を切断するためにチップ１内に構成されたヒューズ切断回路、１３は出力バッファ５を包含するエピ層を形成する島、１４は被測定回路３に接続されたパッドであり、出力バッファ５の入力部を１５、出力バッファ５の出力部を１６とする。２７は第１のヒューズ４を溶融する為の第１の拡散層、２８は第２のヒューズ９を溶融するための第２の拡散層を表す。請求項２の半導体装置を用いれば本発明の第９の検査方法が実施でき、以下図３を参照しながら説明する。被測定回路３の出力が第１のヒューズ４を経由して出力用バッファ５に入力され、出力バッファ５の出力電流能力が被測定回路３の出力電流能力より増強されているので、被測定回路３の出力電流能力により制限されていた周波数特性が、出力バッファ５の出力電流能力によって周波数特性が改善される。出力バッファ５の出力電流能力が被測定回路３の出力電流能力に比べＮ倍となっていれば、同じ浮遊容量値に対し、Ｎ倍の立ち上がり速度が期待される。その結果、被測定回路３の周波数特性が改善され、高精度な周波数特性検査ができる。また、被測定回路３の周波数特性検査終了後はヒューズ切断回路２６により第１のヒューズ４を切断することにより、被測定回路３の出力はパッド１４のみ接続され、被測定回路３の周波数特性検査以外の検査項目に影響を与えない。第２のヒューズ９を切断することにより、スライスをチップ毎に切断する工程において、第１の電源配線がチップ基板と接触することを防止できる。第２の電源とチップ基板が等電位のとき、第２の電源を切断する手段は不要である。
【００２１】
図４を用いて第１のヒューズ４及び第２のヒューズ９を切断する方法を説明する。２９は定電位を与える定電位回路、３０はトランジスタ選択回路、３１は第３のトランジスタ、３２は第４のトランジスタである。第１のヒューズ４を切断する時、トランジスタ選択回路３０により第３のトランジスタ３１のベースに電流を供給し、トランジスタ３１をＯＮにすることにより、定電位回路２９、第１の拡散層２７、トランジスタ３１のコレクタ、トランジスタ３１のエミッタ、チップ内の第２の電源１０の経路で電流が流れる。このとき、第１の拡散層２７が発熱し、第１のヒューズ４が溶融することにより、切断される。同様に、第２のヒューズ９を切断する時、トランジスタ選択回路３０により第４のトランジスタ３２のベースに電流を供給し、トランジスタ３２をＯＮにすることにより、定電位回路２９、第２の拡散層２８、トランジスタ３２のコレクタ、トランジスタ３２のエミッタ、チップ内の第２の電源１０の経路で電流が流れる。このとき、第２の拡散層２８が発熱することにより、第２のヒューズ９が溶融することにより、切断される。請求項３、請求項４、請求項５、請求項６、請求項７、請求項８の半導体装置も請求項１及び請求項２の組み合わせにて容易に実現できる。
【産業上の利用可能性】
【００２２】
以上のように本発明は、チップ周辺のスクライブレーンに出力用バッファを配置し、前記チップ内の被測定回路の出力部の電流能力不足を前記スクライブレーン内の出力用バッファにより補うことにより、前記チップ内の被測定回路の周波数特性を高精度に検査する事ができるとともに、前記チップ内の被測定回路の周波数特性検査終了後は前記スクライブレーン内の出力用バッファと前記チップ内の被測定回路とを接続しているヒューズを切断することにより、前記出力用バッファによる前記チップ内の被測定回路への影響を無くし、前記周波数特性検査以外の検査への影響を無くすことができる優れた半導体装置であり、本発明の半導体装置を用いることにより、前記チップ内の被測定回路の出力部の電流能力不足を前記スクライブレーン内の出力用バッファにより補い、前記チップ内の被測定回路の周波数特性を高精度に検査する事ができるとともに、前記チップ内の被測定回路の周波数特性検査終了後は前記スクライブレーン内の出力用バッファと前記チップ内の被測定回路とを接続しているヒューズを切断し、前記出力バッファによる前記チップ内の被測定回路への影響を無くし、前記周波数特性検査以外の検査への影響を無くすことができる優れた半導体検査方法を実現できる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態における半導体装置を示す図
【図２】同第１のヒューズ及び第２のヒューズを切断する方法を説明する図
【図３】本発明の一実施形態における半導体装置を示す図
【図４】同第１のヒューズ及び第２のヒューズを切断する方法を説明する図
【符号の説明】
【００２４】
１  チップ
２  スクライブレーン
３  チップ内に構成された被測定回路
４  第１のヒューズ
５  スクライブレーン内の出力用バッファ
６  スクライブレーン内のパッド
７  チップ内の第１の電源
８  出力用バッファの第１の電源
９  第２のヒューズ
１０  チップ内の第２の電源
１１  出力用バッファの第２の電源
１２  スクライブレーンに配置されたヒューズ切断回路
１３  出力バッファ５ヒューズ切断回路１２を包含するエピ層を形成する島
１４  被測定回路３に接続されたチップ内のパッド
１５  バッファ５の入力部
１６  出力バッファ５の出力部
１７  抵抗
１８  抵抗
１９  抵抗
２０  第１の基準電位
２１  第２の基準電位
２２  第１のコンパレータ
２３  第２のコンパレータ
２４  第１のトランジスタ
２５  第２のトランジスタ
２６  チップ１内のヒューズ切断回路
２７  ヒューズを溶融する第１の拡散層
２８  ヒューズを溶融する第２の拡散層
２９  定電位回路
３０  トランジスタ選択回路
３１  第３のトランジスタ
３２  第４のトランジスタ
【図１】
2005188938.tif 000003
【図２】
2005188938.tif 000004
【図３】
2005188938.tif 000005
【図４】
2005188938.tif 000006