(57)【要約】【課題】  発振回路をＩＣ化する際に多大なチップ面積を必要とせず、微細な容量調整を可能とし、高い精度の発振周波数を生成可能にする。【解決手段】  発振コア４０は、誘導性リアクタンスとして動作する水晶振動子４９と、制御電圧Ｖtuneにより容量が変化することで、その容量と水晶振動子４９の誘導性リアクタンスとで所望の共振周波数を生成する１以上のＭＯＳバラクタ４４と、電源端子とグランド端子を備えて、共振周波数の信号を増幅するＰＭＯＳクロスカップル４３及びＮＭＯＳクロスカップル４６で構成されたＣＭＯＳインバータとを備えている。そして、電圧源４７は、この発振コア４０のグランド側に所定のグランドバイアス電圧Ｖsinkを印加する。【選択図】  図３
2005269083.tif 000002
【特許請求の範囲】
【請求項１】
誘導性リアクタンスとして動作し一定周波数の周波数信号を発生する発振素子と、
供給された制御信号に応じて容量が変化することにより、当該容量と上記発振素子の誘導性リアクタンスとで所望の共振周波数を生成する、少なくとも１以上の可変容量素子と、
電源端子とグランド端子を備え、上記共振周波数の発振信号を生成する発振増幅器と、
上記発振増幅器のグランド端子に所定のグランドバイアス電圧を印加するグランドバイアス電圧源とを有する
ことを特徴とする発振回路。
【請求項２】
請求項１記載の発振回路であって、
上記発振増幅器の電源端子に所定の電源バイアス電圧を印加する電源バイアス電圧源を有することを特徴とする発振回路。
【請求項３】
請求項１記載の発振回路であって、
電源電圧と上記グランドバイアス電圧との差の電圧値の温度補償を行う温度補償部を有することを特徴とする発振回路。
【請求項４】
請求項２記載の発振回路であって、
上記電源バイアス電圧の温度補償を行う温度補償部を有することを特徴とする発振回路。
【請求項５】
請求項１記載の発振回路であって、
上記発振増幅器は、差動ブランチにＮＭＯＳトランジスタとＰＭＯＳトランジスタを相補型に接続したＣＭＯＳインバータであり、
上記可変容量素子は差動ブランチに並列に接続されるＭＯＳバラクタであることを特徴とする発振回路。
【請求項６】
送受信信号の変復調を行う信号送受信手段と、
誘導性リアクタンスとして動作し一定周波数の周波数信号を発生する発振素子と、供給された制御信号に応じて容量が変化することにより当該容量と上記発振素子の誘導性リアクタンスとで所望の共振周波数を生成する少なくとも１以上の可変容量素子と、電源端子とグランド端子を備え上記共振周波数の発振信号を生成する発振増幅器と、上記発振増幅器のグランド端子に所定のグランドバイアス電圧を印加するグランドバイアス電圧源とを有する発振回路と、
上記発振回路にて発生された上記共振周波数と所定の比較周波数との誤差を検出し、その検出した誤差に基づいて、上記発振回路の上記可変容量素子の容量を可変制御するための上記制御信号を生成する制御信号生成手段と、
上記発振回路からの上記共振周波数の信号に基づいて、上記信号送受信手段が送受信信号の変復調を行うためのローカル信号を生成するローカル信号生成手段とを有する
ことを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば携帯電話端末、コードレス電話、ＷＬＡＮ（無線ＬＡＮ）などの送受信回路において、所望の周波数信号を生成する際に必要となる高精度な基準信号を発生する発振回路、及びその発振回路を備えた通信装置に関する。
【背景技術】
【０００２】
従来より、例えば携帯電話端末、コードレス電話、ＷＬＡＮなどの無線通信装置には、所望の周波数信号を生成する際に必要となる高精度な基準信号を発生するための構成として、ＰＬＬ（Phase Locked Loop）発振回路が内蔵されている。
【０００３】
また近年は、無線通信機器において、小型化及び低価格化が要求され、これらの要望を満足するために、ＰＬＬ発振回路が集積化され、ＩＣ（集積回路）に内蔵されるようになってきている。そのＰＬＬ発振回路の一例として、基準信号発生器を除いた、他の全ての機能がＩＣに集積化された製品が市場に出回っている。なお、ＰＬＬ発振回路のＩＣ化において、上記基準信号発生器が集積化されていないのは、当該基準信号発生器をＰＬＬ発振回路ＩＣに内蔵するのが現状では困難とされているためである。すなわち、基準信号発生器に対しては、動作温度や電源変動などの外的変動環境下でも高い精度の発振周波数と十分低い位相雑音を実現することが要求されており、現在の技術でそれらを集積回路にて実現するのが困難となされているためである。
【０００４】
基準信号発生器は、通常、水晶振動子などの圧電素子を用いた発振回路を備えており、上記ＰＬＬ発振回路に実装される基準信号発生器としては、それら水晶振動子と発振回路に温度補償回路を付け加えてモジュール化した温度補償水晶発振器（ＴＣＸＯ）や、当該ＴＣＸＯに電圧制御の周波数調整機能を付加した電圧制御温度補償水晶振動器（ＶＣ−ＴＣＸＯ）、当該ＶＣ−ＴＣＸＯから温度補償部分を除いた電圧制御水晶振動器（ＶＣＸＯ）などが用いられている。
【０００５】
ここで、上記水晶振動子は、数ＭＨｚから十数ＭＨｚで誘導性リアクタンスとして動作し、その誘導性リアクタンスになっている周波数範囲にて容量と共振させることにより、発振周波数を生成している。また、発振回路としては、コルピッツ発振回路を原型としたピアス発振回路が知られている（非特許文献１）。また、発振周波数の調整方法としては、ピアス回路の容量性素子（コンデンサ）を可変にすることで発振周波数を調整する方法が知られている。
【０００６】
図１０には、ピアス回路の変形であるＣＭＯＳ（Complementary Metal-Oxide Semiconductor）インバータ発振回路の概略構成を示す。
【０００７】
図１０に示すＣＭＯＳインバータ発振回路は、ＣＭＯＳインバータ１０１、水晶振動子１０２、容量素子であるコンデンサＣ１００及びＣ１０１、フィードバック負荷抵抗Ｒ１００により構成されており、ＣＭＯＳインバータ１０１の入出力端子が水晶振動子１０２の二端子及び負荷抵抗Ｒ１００に接続されている。そして、ＣＭＯＳインバータ１０１の入力端子とコンデンサＣ１００が接続され、出力端子とコンデンサＣ１０１が接続されることにより発振するようになっている。また、このＣＭＯＳインバータ発振回路においては、上記コンデンサＣ１００とＣ１０１の容量を変えることにより、発振周波数が変更可能となされている。なお、コンデンサＣ１００とＣ１０１はＤＣ成分のカットの機能も備えている。
【０００８】
ところで、最近は、無線通信装置において、より高い周波数精度が要求されるようになってきている。例えば、ＧＳＭ（Global System for Mobile Communications）やＷ−ＣＤＭＡ（Wideband Code Division Multiple Access）などでは、０．１ｐｐｍの周波数誤差が要求されており、例えば上述したＶＣＸＯの周波数誤差である１０ｐｐｍ程度はもとより、ＴＣＸＯの発振周波数精度である２〜３ｐｐｍでも満足できなくなっている。
【０００９】
このようなことから、それらＧＳＭやＷ−ＣＤＭＡの無線通信装置では、上述したＶＣ−ＴＣＸＯやＶＣＸＯが基準信号発生器として用いられている。なお、ＶＣ−ＴＣＸＯやＶＣＸＯに用いられている発振器の発振周波数精度も２〜３ｐｐｍとなっているが、これらＶＣ−ＴＣＸＯやＶＣＸＯの場合は、受信信号とＰＬＬ発振周波数（ローカル信号周波数）との差を同期回路にて検出して制御信号を生成し、その制御信号により当該ＶＣ−ＴＣＸＯやＶＣＸＯの発振周波数を補正することにより、０．１ｐｐｍ未満の周波数誤差を達成することが可能となっている。
【００１０】
その一方で、通常、上記同期回路はディジタル回路にて構成されているのに対して、上記制御信号はアナログ信号となっている。したがって、ディジタル信号からアナログ信号へ変換するためのＤＡＣ（Digital Analog Converter）やＰＷＭ（Pulse Width Modulation）が必要になり、余計な消費電流、広い部品面積やＩＣチップ面積が必要となるだけでなく、ディジタルノイズが制御電圧を介して発振器側に回り込む等の問題が生じる可能性もある。
【００１１】
このようなことから、特開２００３−２５８５５２公報（特許文献１）には、ディジタル的に周波数を可変にするための圧電発振回路及びその周波数温度特性調整方法が開示されている。すなわち、この公報には、容量をスイッチ（ＭＯＳトランジスタスイッチ）にて切り替えることによって発振周波数を調整可能とした技術が開示されている。
【００１２】
ここで、ディジタル的に周波数を可変にする場合において、発振周波数精度を、例えば０．１ｐｐｍ以下に調整するためには、容量を可変する際の可変ステップ幅を数ｆＦ（フェムトファラド）という微少ステップ幅にしなければならない。一方、上述した公報記載の構成では、容量をスイッチ（ＭＯＳスイッチ）にて切り替えており、このような構成において、０．１ｐｐｍ以下の発振周波数精度に調整するために可変ステップ幅を数ｆＦという微少幅にするのは現実的ではない。
【００１３】
数ｆＦの極小ステップ幅での容量可変を実現するための手法としては、ＭＯＳバラクタを用いる方法が考えられている。なお、ＭＯＳバラクタを用いた発振回路の例としては、ＩＳＳＣＣ（International Solid-State Circuits Conference）２００１  ＳＥＳＳＩＯＮ２３にて発表された「Ａ  ５０ＧＨｚ  ＶＣＯ  ｉｎ  ０．２５ｕｍ  ＣＭＯＳ」がある。この方法では、ＶＣＯ発振回路の差動ブランチ間にＭＯＳバラクタを入れることで極小ステップ幅での容量可変を実現している。すなわち、この方法の場合、５０ＧＨｚという高い周波数の発振回路を実現するために、極小容量のＭＯＳバラクタを用いている。
【００１４】
図１１にはＭＯＳバラクタの概略構成を示し、図１２には図１１のＭＯＳバラクタの等価回路を示す。
【００１５】
これら図１１，図１２において、ＭＯＳバラクタ１１０は、二つのＮＭＯＳ若しくはＰＭＯＳトランジスタ１０３，１０４を備えており、それら二つのＭＯＳトランジスタ１０３，１０４のドレインとソースが短絡されると共に、それら短絡点に、容量を可変制御するための制御電圧Ｖtuneが印加される。そして、このＭＯＳバラクタ１１０の容量は、それら二つのＭＯＳトランジスタ１０３，１０４のゲート間に発生し、その容量値は、ＭＯＳのサイズによって決まり、上記制御電圧Ｖtuneと当該ＭＯＳバラクタ１１０の容量端子Ｐ，Ｎにバイアスされた電圧との差によって可変される。
【００１６】
図１３には、図１１及び図１２に示した構成のＭＯＳバラクタ１１０の特性の一例を示す。この図１３の横軸は制御電圧Ｖtune（Ｖ：ボルト）、縦軸は容量Ｃp（ｆＦ）を示しており、容量端子Ｐ，Ｎのバイアス電圧が１．２５（Ｖ）である場合のＭＯＳバラクタ１１０の特性曲線を示している。また、図１３中の（ａ）は振幅電圧がＡ（Ｖ）、図中（ｂ）は振幅電圧がＢ（Ｖ）、図中（ｃ）は振幅電圧がＣ（Ｖ）、図中（ｄ）は振幅電圧がＤ（Ｖ）の場合の各特性曲線を示している。但し、各振幅電圧Ａ（Ｖ）〜Ｄ（Ｖ）の関係は、Ａ（Ｖ）＜Ｂ（Ｖ）＜Ｃ（Ｖ）＜Ｄ（Ｖ）となっている。なお、単品のＭＯＳトランジスタはゲート−ソース間電圧Ｖgsがしきい値電圧Ｖth（約０．５Ｖ）より大きくなると容量が生成される。
【００１７】
この図１３に示した特性図から、図１１及び図１２に示した構成のＭＯＳバラクタ１１０によれば、制御電圧Ｖtuneが約０．７５Ｖ（Ｖgs−Ｖth＝１．２５Ｖ−０．５Ｖ）以下で容量が形成されている様子がわかる。
【００１８】
ところが、当該容量は、静的な容量であり、実際の発振回路では、上記容量端子Ｐ，ＮにＡＣの発振振幅電圧Ｖacが加わるため、当該ＡＣ電圧Ｖacが次第に大きくなるにつれて、容量変化特性曲線の傾きが緩やかになり、Ｖac／２がＶthより大きくなると、Ｖtune＝０Ｖでも容量が形成されなくなってしまう（例えば図１３の特性曲線（ｄ）を参照）。
【００１９】
そのため、適切なバイアス電圧を、ＭＯＳトランジスタのゲートと容量端子Ｐ，Ｎに与える必要がある。
【００２０】
上述の特開２００３−２５８５５２公報には、適切なバイアス電圧を与える方法についても提案されている。すなわち、この公報記載の方法では、発振部とＭＯＳバラクタの間をＤＣカットし、新たにバイアス電圧を加えてＭＯＳトランジスタのゲート電圧を供給している。
【００２１】
【非特許文献１】現代  電子回路[Ｉ]、著者  雨宮好文、オーム社
【特許文献１】特開２００３−２５８５５３公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【００２２】
しかしながら、上述の公報に提案されているようなバイアス電圧の供給方法では、基準信号の発振周波数が例えば数ＭＨｚ〜数十ＭＨｚと低い周波数の場合、ＤＣカットの容量が大きく（数十ｐＦ〜数百ｐＦ）なり、したがって、ＭＯＳバラクタをパラレルに挿入している数だけＤＣカット容量も必要になる。
【００２３】
このような大きい容量を複数使用する構成の場合、ＩＣ化する際に多大なチップ面積が必要となり、また例えば外付けにするにしても多大なピン数が必要となってしまい、現実的ではない。
【００２４】
本発明は、このような実情に鑑みて提案されたものであり、発振回路をＩＣ化する際に多大なチップ面積を必要とせず、微細な容量調整を可能とし、高い精度の発振周波数を生成することのできる発振回路とその発振回路を備えた通信装置を提供することを目的とする。
【課題を解決するための手段】
【００２５】
本発明の発振回路は、誘導性リアクタンスとして動作し一定周波数の周波数信号を発生する発振素子と、供給された制御信号に応じて容量が変化することにより、当該容量と発振素子の誘導性リアクタンスとで所望の共振周波数を生成する少なくとも１以上の可変容量素子と、電源端子とグランド端子を備え、共振周波数の発振信号を生成する発振増幅器と、発振増幅器のグランド端子に所定のグランドバイアス電圧を印加するグランドバイアス電圧源とを有することにより、上述した課題を解決する。
【００２６】
また、本発明の通信装置は、送受信信号の変復調を行う信号送受信手段と、本発明の発振回路と、発振回路にて発生された共振周波数と所定の比較周波数との誤差を検出し、その検出した誤差に基づいて、発振回路への制御信号を生成する制御信号生成手段と、発振回路からの共振周波数の信号に基づいて、送受信信号の変復調用のローカル信号を生成するローカル信号生成手段とを有することにより、上述した課題を解決する。
【００２７】
ここで、発振増幅器は、差動ブランチにＮＭＯＳトランジスタとＰＭＯＳトランジスタを相補型に接続したＣＭＯＳインバータであり、可変容量素子は差動ブランチに並列に接続されるＭＯＳバラクタである。
【００２８】
すなわち本発明によれば、発振増幅器のグランド端子に所定のグランドバイアス電圧を印加することで、可変容量素子が制御信号に応じて容量を可変する際の容量変化点を調整している。
【発明の効果】
【００２９】
本発明においては、発振増幅器のグランド端子に所定のグランドバイアス電圧を印加し、可変容量素子が制御信号に応じて容量を可変する際の容量変化点を調整することで、微細な容量調整が可能になり、高い精度の発振周波数を生成することができる。また、本発明においては、可変容量素子として差動ブランチに並列に接続されるＭＯＳバラクタを用いることにより、多大なチップ面積を必要とせずに発振回路のＩＣ化が可能となる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照しながら、本発明の発振回路及び通信装置の一実施形態について説明する。なお、以下の説明では、本発明の一実施形態として、携帯電話端末を挙げている。勿論、ここで説明する内容はあくまで一例であり、本発明はこの例に限定されないことは言うまでもない。
【００３１】
〔携帯電話端末の概略構成〕
先ず、図１には、本発明の発振回路を備えた本発明の通信装置の一実施形態である携帯電話端末の主要部の概略構成を示す。
【００３２】
図１に示す本実施形態の携帯電話端末において、アンテナ１から入力された受信信号は、デュープレクサ２を介して受信回路３へ送られる。
【００３３】
受信回路３では、受信信号の周波数変換と復調が行われる。受信回路３にて復調された後の受信信号は、端子５から図示しないベースバンド信号処理回路へ送られると共に、同期回路１０へも入力される。
【００３４】
同期回路１０では、上記受信回路３にて復調された受信信号と、内部で発生したローカル信号との間の周波数誤差を検出し、当該検出した周波数誤差を補正するための補正信号（本発明にかかる制御信号）を生成して、ＰＬＬ発振回路７の基準信号発生器１１へ出力する。なお、当該同期回路１０が出力する補正信号は、アナログ若しくはディジタルの信号である。
【００３５】
基準信号発生器１１は、同期回路１０から供給された補正信号を元に、基準信号の周波数（基準周波数ｒｆ）を補正し、その補正後の基準信号をＰＬＬ回路１２へ送る。
【００３６】
ＰＬＬ回路１２は、基準信号発生器１１からの基準信号を元に、上記受信回路３での復調に必要なローカル信号を生成し、そのローカル信号を受信回路３へ送る。
【００３７】
一方、送信回路４には、端子６を介して図示しないベースバンド信号処理回路から供給された送信信号が入力される。
【００３８】
また、信号送信の際、同期回路１０は、内部で発生したローカル信号に応じた補正信号を基準信号発生器１１に送る。
【００３９】
この時の基準信号発生器１１は、当該補正信号を元に、基準信号を発生してＰＬＬ回路１３へ送る。
【００４０】
ＰＬＬ回路１３は、基準信号発生器１１からの基準信号を元に、上記送信回路４での変調に必要なローカル信号を生成し、そのローカル信号を送信回路４へ送る。
【００４１】
当該送信回路４では、上記ＰＬＬ回路１３からローカル信号により送信信号の変調を行い、周波数変換を行う。
【００４２】
そして、この送信回路４から出力された送信信号は、デュープレクサ２を介してアンテナ１から送出される。
【００４３】
〔ＰＬＬ発振回路の概略構成〕
次に、図２には、本発明の発振回路の一例である、図１のＰＬＬ発振回路７の概略的な内部構成を示す。
【００４４】
図２において、本実施形態のＰＬＬ発振回路７は、図１の基準信号発生器１１と、ＰＬＬ回路１２，１３とから構成されている。なお、詳細については後述するが、本実施形態のＰＬＬ発振回路７においては、ＰＬＬ回路１２，１３の全て、及び、基準信号発生器１１の構成要素のうち水晶振動子を除いた全てが、ＩＣ化されている。これらＰＬＬ回路１２，１３のＩＣ部分と基準信号発生器１１のＩＣ部分は一つにＩＣ化されていても良いし、別々のＩＣとなされていても良い。
【００４５】
入力端子２１には、前述の図１の同期回路１０からの補正信号Ｖtuneが供給され、基準信号発生器１１に入力される。基準信号発生器１１は、前述したように、補正信号Ｖtuneに応じた基準信号を発生し、その基準信号をＰＬＬ回路１２，１３へ供給する。
【００４６】
ＰＬＬ回路１２，１３は、Ｒカウンタ２６、位相周波数比較器２７、チャージポンプ２８、フィルタ２９、ＶＣＯ３０、Ｎカウンタ３１を含んで構成されており、上記基準信号はＲカウンタ２６に入力する。
【００４７】
Ｒカウンタ２６は、後段の位相周波数比較器２７での比較周波数を生成する部分であり、基準信号発生器１１から送られてきた基準信号の周波数を分周することで上記比較周波数を生成する。
【００４８】
位相周波数比較器２７は、Ｒカウンタ２６からの比較周波数と、ＶＣＯ３０の出力信号をＮカウンタ３１にて分周したＶＣＯ分周周波数とを比較し、それらの周波数差（周波数誤差）と位相差を検出する。当該位相周波数比較器２７にて検出された周波数誤差と位相差の信号は、チャージポンプ２８に送られる。
【００４９】
チャージポンプ２８は、位相周波数比較器２７からの周波数誤差と位相差の信号を元に、信号電圧値を上下させてフィルタ２９へ供給する。
【００５０】
フィルタ２９はローパスフィルタからなり、上記チャージポンプ２８の出力信号を平滑化する。このフィルタ２０からの信号電圧が、ＶＣＯ３０の発振周波数を決定する制御電圧となされる。
【００５１】
そして、当該制御電圧により周波数が決定された発振信号は、出力端子２３を介して前述の図１の受信回路３若しくは送信回路４へ送られると共に、上記Ｎカウンタ３１へも送られる。
【００５２】
当該Ｎカウンタ３１は、ＶＣＯ３０の出力を分周して、上記ＶＣＯ分周周波数を生成し、そのＶＣＯ分周周波数を上記位相周波数比較器２７に供給する。
【００５３】
この図２に示すような構成のＰＬＬ発振回路７によれば、基準信号周波数と同等の周波数精度を持つ発振回路が実現できる。
【００５４】
〔基準信号発生器の概略構成〕
次に、図３には、本発明実施形態のＰＬＬ発振回路７が備える基準信号発生器１１の概略的な内部構成を示す。
【００５５】
図３において、基準信号発生器１１は、発振コア４０と、本発明にかかる発振素子である水晶振動子４９とを備えており、発振コア４０はＩＣ化されている。水晶振動子４９の二つの端子は、発振コア４０のブランチ４１とブランチ４２にそれぞれ接続されている。
【００５６】
発振コア４０は、本発明にかかる発振増幅器であり、ＰＭＯＳクロスカップル４３及びＮＭＯＳクロスカップル４６により構成されるＣＭＯＳインバータがブランチ４１とブランチ４２の間に挿入されたＣＭＯＳクロスカップル発振回路となされている。ＰＭＯＳクロスカップル４３を構成する二つのＭＯＳトランジスタ５１，５２は例えばＰＭＯＳにより構成され、ＮＭＯＳクロスカップル４６を構成する二つのＭＯＳトランジスタ５７，５８は例えばＮＭＯＳにより構成されている。
【００５７】
また、本実施形態において、発振コア４０のブランチ４１とブランチ４２の間には、本発明にかかる可変容量素子であるＭＯＳバラクタ４４が一つ若しくは複数接続されている。当該ＭＯＳバラクタ４４は、二つのＮＭＯＳトランジスタ５３，５４を備えており、それら二つのＭＯＳトランジスタ５３，５４のドレインとソースが短絡されると共に、それら短絡点に、図１の同期回路１０からの補正信号Ｖtuneが容量可変制御用の制御電圧として印加される。なお、以下の説明では、補正信号Ｖtuneを制御電圧Ｖtuneと表記する。その他、図３の例では、ＭＯＳトランジスタ５３，５４としてＮＭＯＳを用いているが、ＰＭＯＳであっても良い。但し、ＰＭＯＳを用いた場合は、極性が反転することになる。
【００５８】
そして、当該発振コア４０の電源側は、電源電圧Ｖddの電源４８のプラス側に接続され、一方、グランド側は本発明にかかるグランドバイアス電圧である電圧Ｖsinkの電圧源（グランドバイアス電圧源）４７のプラス側に接続されている。電圧源４７の電圧Ｖsinkは、電源４８の電源電源Ｖddよりも低い値となされており、したがって、発振コア４０に印加される電圧は、電源電圧Ｖddと電圧Ｖsinkとの差の電圧値Ｖcoreとなっている。
【００５９】
図４には、図３の発振コア４０が発振している時の電圧イメージ図を示す。
【００６０】
この図４及び図３において、ブランチ４１，４２のバイアス電圧の平均値Ｖcmは（Ｖdd−Ｖsink）／２となる。同様に、発振振幅電圧Ｖacは、発振コア４０にかかる電圧Ｖcoreと略々等しいので、Ｖdd−Ｖsinkとなる。
【００６１】
ここで、適切な電圧Ｖsinkを発振コア４０のグランド側に供給することにより、ブランチ４１，４２に接続されているＭＯＳバラクタ４４へ最適なバイアス電圧を印加することが可能となる。すなわち本発明実施形態の基準信号発生器１１によれば、発振コア４０のグランド側に所定のグランドバイアス電圧Ｖsinkを印加することで、ＭＯＳバラクタ４４が制御電圧Ｖtuneに応じて容量を可変する際の容量変化点を調整している。
【００６２】
図５には、図３に示した構成の発振コア４０の特性の一例を示す。なお、この図５の横軸は制御電圧Ｖtune（Ｖ）、縦軸は容量Ｃp（ｆＦ）を示しており、本実施形態の発振コア４０のグランド側に電圧Ｖsinkを印加することで、ブランチ４１，４２のＤＣ電圧が２．１Ｖとなされている場合の、当該発振コア４０の特性曲線を示している。すなわち、前述した図１３の例は、ＭＯＳバラクタ１１０の容量端子Ｐ，Ｎのバイアス電圧が１．２５（Ｖ）となっていたのに対して、本実施形態の場合は、発振コア４０のグランド側に電圧Ｖsinkを印加することで、当該発振コア４０に対して２．１Ｖのバイアス電圧を印加している。また、図５中の（ａ）は振幅電圧がＡ（Ｖ）、図中（ｂ）は振幅電圧がＢ（Ｖ）、図中（ｃ）は振幅電圧がＣ（Ｖ）、図中（ｄ）は振幅電圧がＤ（Ｖ）の場合の各特性曲線を示している。但し、各振幅電圧Ａ（Ｖ）〜Ｄ（Ｖ）の関係は、Ａ（Ｖ）＜Ｂ（Ｖ）＜Ｃ（Ｖ）＜Ｄ（Ｖ）となっている。
【００６３】
この図５に示した特性図から、本実施形態の発振コア４０によれば、適切なバイアス電圧Ｖsinkを発振コア４０のグランド側に供給し、ブランチ４１，４２に接続されているＭＯＳバラクタ４４へのバイアス電圧を最適な値にシフトさせているため、例えば制御電圧Ｖtune＝０Ｖになったとしても、必要な容量が形成されることがわかる。すなわち、例えば発振振幅電圧Ｖacが大きくなって、容量変化特性曲線の傾きが緩やかになり、Ｖac／２がＶthより大きくなってＶtune＝０Ｖになったとしても、本実施形態の場合は必要な容量が形成されるようになる。したがって、当該発振コア４０においては、微細な容量調整が可能となり、所望且つ高い精度の発振周波数を生成することが可能となる。
【００６４】
〔基準信号発生器の他の例〕
図６には、本発明にかかる基準信号発生器の他の例を示す。なお、図６において、発振コア４０及び水晶振動子４９は図３の構成と同じものであるため、ここではその説明は省略する。
【００６５】
図６の基準信号発生器１１は、図３の例と同様に、発振コア４０のグランド側に上記電圧Ｖsinkの電圧源４７を接続しているのに加えて、更に、発振コア４０の電源側に本発明にかかる電源バイアス電圧である電圧Ｖsourceの電圧源（電源バイアス電圧源）６０が挿入されている。
【００６６】
図７には、図６の発振コア４０が発振している時の電圧イメージ図を示す。
【００６７】
この図７からわかるように、図６の構成によれば、発振コア４０のグランド側に電圧源４７を接続して適切な電圧Ｖsinkを印加すると共に、発振コア４０の電源側に電圧源６０を挿入接続して適切な電圧Ｖsourceを印加することにより、例えば電源電圧Ｖddが大きくなった場合であっても、発振コア４０のブランチ４１，４２のバイアス電圧の平均値Ｖcmを最適な値にすることができ、同様に、発振コア４０にかかる電圧ＶcoreをＭＯＳバラクタ４４に対して最適な値にできるようになる。すなわち、図６の構成によれば、発振振幅を最適な値に決めることができることになる。
【００６８】
〔温度補償を行う例〕
次に、例えば図６に示した基準信号発生器１１の発振コア４０に対して印加される電圧ＶsourceやＶcore用の温度補償回路を図８，図９に示す。なお、図８は、電圧Ｖsource用の温度補償回路７０の構成を示し、図９は、電源電圧Ｖddと電圧Ｖsinkとの差の電圧値Ｖcore用の温度補償回路８０を示している。
【００６９】
先ず、図８に示す温度補償回路７０において、端子７２は図６の電圧源６０のマイナス側端子に接続され、端子７３は電源４８のマイナス側端子に接続されている。また、差動増幅器７１の反転入力端子は抵抗Ｒ１とＲ２の分圧点に接続され、非反転入力端子は抵抗Ｒ３とトランジスタＴ２との接続点に接続され、当該差動増幅器７１の出力端子は、抵抗Ｒ１を介して反転入力端子に接続されると共に上記端子７２に接続され、また、抵抗Ｒ３を介して非反転入力端子に接続されている。また、端子７３は、トランジスタＴ２に接続されており、当該トランジスタＴ２を介して差動増幅器７１の非反転入力端子に接続されると共に、トランジスタＴ１に接続され、当該トランジスタＴ１及び抵抗Ｒ２を介して差動増幅器７１の反転入力端子に接続されている。
【００７０】
この図８の構成によれば、上記反転入力端子と非反転入力端子との間の電圧差に応じて、差動増幅器７１の出力端子電圧が変更されるようになっているため、例えば温度変化等により、上記基準信号発生器１１の発振コア４０に対して印加される電源電圧Ｖddが変動したとしても、その温度変動分を補償することが可能となる。
【００７１】
次に、図９に示す温度補償回路８０において、端子８２は図６の電圧源６０のプラス側端子に接続され、端子８３は電圧源４７のプラス側端子に接続され、端子８４は電源４８のマイナス側端子に接続されている。また、差動増幅器８１の反転入力端子は抵抗Ｒ１１とＲ１２の分圧点に接続され、非反転入力端子は抵抗Ｒ１３とトランジスタＴ１２との接続点に接続され、当該差動増幅器８１の出力端子は、抵抗Ｒ１１を介して反転入力端子に接続されると共に上記端子８３に接続され、また、抵抗Ｒ１３を介して非反転入力端子に接続されている。端子８２は、トランジスタＴ１２を介して差動増幅器８１の非反転入力端子に接続されると共に、トランジスタＴ１１及び抵抗Ｒ１２を介して差動増幅器８１の反転入力端子に接続されている。
【００７２】
この図９の構成によれば、上記反転入力端子及び非反転入力端子との間の電圧差に応じて差動増幅器８１の出力端子電圧が変更されるようになっいるため、例えば温度変化等により、基準信号発生器１１の発振コア４０に対して印加される電圧Ｖddが変動したとしても、その温度変動分を補償することが可能となる。これにより、電源電圧Ｖddの範囲を例えば２．５Ｖ〜５．０Ｖのように広い動作電源電圧にしたとしても、発振コア４０の振幅電圧Ｖcoreを一定にすることができ、その結果、発振コア４０の発振周波数が入力動作電圧（Ｖdd）によって変動することがなく、安定した発振が得られるようになる。
【００７３】
〔まとめ〕
以上説明したように、本発明実施形態によれば、基準信号発生器１１において、ＭＯＳバラクタ４４のゲートバイアスのＤＣカット用のコンデンサが不要となり、したがって、圧電素子（水晶発振器４９）以外の構成要素をＩＣ化することができる。また、本実施形態によれば、極小容量のＭＯＳバラクタ４４を数ＭＨｚから数十ＭＨｚの発振回路に使っているため、ディジタル的に極小ステップ幅で周波数調整を行うことが可能となる。また、本実施形態によれば、ディジタル的に周波数補正を行うことができるため、ＤＡＣやＰＷＭなどを必要とせず、省電力、小型化が可能になる。さらに、本実施形態によれば、温度変化などによって電源電圧Ｖddが変動したとしても、温度補償回路により発振コア４０の制御電圧Ｖcoreが一定になるように補償しているため、発振余裕が変わらず安定した発振を得られるようになる。また、本実施形態においては、発振コア４０に電流源を接続せずに、電圧源を接続しているため、発振コア４０の電源側若しくはグランド側に発振周波数の２倍高調波成分が発生しなくなり、その結果、位相雑音特性が良くなる。
【００７４】
なお、上述した実施形態の説明は、本発明の一例である。このため、本発明は上述した実施形態に限定されることなく、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることはもちろんである。
【００７５】
本発明の発振回路は、実施形態で説明した携帯電話端末に限定されず、例えば、コードレス電話、ＷＬＡＮなどの様々な通信装置に適用可能である。
【図面の簡単な説明】
【００７６】
【図１】本発明実施形態の携帯電話端末の主要部の概略的な内部構成を示すブロック図である。
【図２】本実施形態の携帯電話端末が備えるＰＬＬ発振回路の概略的な内部構成を示すブロック図である。
【図３】本実施形態のＰＬＬ発振回路が備える基準信号発生器の概略的な内部構成を示す回路図である。
【図４】図３に示した本実施形態の基準信号発生器が備える発振コアが発振している時の電圧イメージを示す波形図である。
【図５】本実施形態の発振コアの特性説明に用いる図である。
【図６】本発明にかかる基準信号発生器の他の例の説明に用いるブロック回路図である。
【図７】図６の基準信号発生器の発振コアが発振しているときの電圧イメージを示す波形図である。
【図８】電圧Ｖsourceの温度補償回路の構成を示す回路図である。
【図９】電源電圧Ｖddと電圧Ｖsinkとの差の電圧値Ｖcoreの温度補償回路の構成を示す回路図である。
【図１０】ピアス回路の変形であるＣＭＯＳインバータ発振回路の概略構成を示す回路図である。
【図１１】ＭＯＳバラクタの概略構成を示す回路図である。
【図１２】図１１のＭＯＳバラクタの等価構成を示す回路図である。
【図１３】図１１及び図１２に示した構成のＭＯＳバラクタの特性説明に用いる図である。
【符号の説明】
【００７７】
１  アンテナ、２  デュープレクサ、３  受信回路、４  送信回路、７  ＰＬＬ発振回路、１０  同期回路、１１  基準信号発生器、１２，１３  ＰＬＬ回路、２６  Ｒカウンタ、２７  位相周波数比較器、２８  チャージポンプ、２９  フィルタ、３０  ＶＣＯ、３１  Ｎカウンタ、４０  発振コア、４１，４２  ブランチ、４３  ＰＭＯＳクロスカップル、４６  ＮＭＯＳクロスカップル、４４  ＭＯＳバラクタ、４７，６０  電圧源、４８  電源、４９  水晶振動子、５１，５２  ＰＭＯＳトランジスタ、５３，５４  ＮＭＯＳトランジスタ、５７，５８  ＮＭＯＳトランジスタ、７０，８０  温度補償回路
【図１】
2005269083.tif 000003
【図２】
2005269083.tif 000004
【図３】
2005269083.tif 000005
【図４】
2005269083.tif 000006
【図５】
2005269083.tif 000007
【図６】
2005269083.tif 000008
【図７】
2005269083.tif 000009
【図８】
2005269083.tif 000010
【図９】
2005269083.tif 000011
【図１０】
2005269083.tif 000012
【図１１】
2005269083.tif 000013
【図１２】
2005269083.tif 000014
【図１３】
2005269083.tif 000015