(57)【要約】【課題】上面に接着層を設けた第１の基板上に半導体基板を貼着し、この半導体基板に半導体回路を形成した後に半導体回路の上面に第２の基板を貼着して、接着層部分において剥離剤により半導体素子を第１の基板から剥離する半導体素子の製造方法において、半導体素子の加工精度の向上を図るとともに、製造に要する時間の短縮化を可能とした半導体素子の製造方法を提供する。【解決手段】接着層を介して第１の基板に貼着した半導体基板に、剥離剤を導入させる剥離液導入溝を形成する。さらに、剥離液導入溝によって半導体基板を複数の矩形状半導体基板に分割し、また、その後、各矩形状半導体基板に半導体回路を形成する。そして、第２の基板には剥離剤を流通させる貫通孔を設ける。【選択図】図１
2005302761.tif 000002
【特許請求の範囲】
【請求項１】
上面に接着層を設けた第１の基板上に半導体基板を貼着し、この半導体基板に半導体回路を形成した後に前記半導体基板の上面に第２の基板を貼着して、前記接着層部分において剥離剤により前記第１の基板を剥離する半導体素子の製造方法において、
前記半導体基板に、前記剥離剤を導入させる剥離液導入溝を形成することを特徴とする半導体素子の製造方法。
【請求項２】
前記剥離液導入溝によって前記半導体基板を複数の矩形状半導体基板に分割することを特徴とする請求項１記載の半導体素子の製造方法。
【請求項３】
前記剥離液導入溝によって前記半導体基板を複数の矩形状半導体基板に分割し、その後、この各矩形状半導体基板に前記半導体回路を形成することを特徴とする請求項１記載の半導体素子の製造方法。
【請求項４】
前記第２の基板には、前記剥離剤を流通させる貫通孔を設けていることを特徴とする請求項１〜３のいずれか１項に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関するものであり、特に、半導体素子を超薄型の半導体基板を用いて形成するために、半導体基板を第１の基板に貼着して半導体素子を製造し、その後、半導体基板を第２の基板に貼着している半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
昨今、半導体装置の小型化・薄型化の要求にともなって、半導体素子自体を数１０〜１００μｍ程度に薄型化することが行われている。
【０００３】
半導体素子を薄型化する場合には、半導体素子の基体となる半導体基板に薄肉の半導体基板を用いており、このような薄肉の半導体基板はそのままではハンドリングが困難であるとともに、ソリが生じやすいため、通常、図３（ａ）に示すように、第１接着剤を塗布して接着層200を形成した第１基板100に薄肉の半導体基板300を貼着し、この半導体基板300の所要の位置に半導体回路を形成することにより半導体素子を製造している。図３中、400は半導体回路が形成される回路形成域である。
【０００４】
そして、半導体素子となる所要の半導体回路の形成後、図３（ｂ）に示すように第２接着剤を介して半導体基板300に第２基板500を貼着し、接着層200の部分において第１基板100を剥離して、図３（ｃ）に示すように、回路形成域400に半導体回路が形成されている半導体基板300を、第１基板100から第２基板500に移し替えている（例えば、特許文献１参照。）。
【０００５】
その後、半導体基板300を第２基板500ごとダイシングすることにより、図３（ｄ）に示すように、個々に分離した半導体素子600を形成している。
【０００６】
各半導体素子600に貼着されている第２基板500は、半導体素子600の実装基板への実装後に、第２接着剤部分において剥離している。あるいは、ダイシングの際には第２基板500を切断しないようにダイシングを行うことにより、半導体素子600の実装基板への実装前に第２基板500から半導体素子600を個々に剥離させ、剥離した半導体素子600をそのまま実装基板への実装するようにしていることもある。
【特許文献１】特開２００３−１４２６６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、第１基板に貼着する半導体基板が大判化してくると、第１基板に貼着した半導体基板に作用する応力の不均一等の影響が大きくなることによって半導体基板に大きなソリが生じやすくなり、フォトリソグラフィにおける所要パターンの焼付精度等が低下して、半導体素子の製造における加工精度が低下するおそれがあった。
【０００８】
しかも、半導体基板が大判化した場合には、半導体基板から第１基板を剥離する剥離作業に要する時間が長くなるという問題があり、製造時間の短縮化を阻害して、製造効率を低下させるという問題があった。
【課題を解決するための手段】
【０００９】
そこで、本発明の半導体素子の製造方法では、上面に接着層を設けた第１の基板上に半導体基板を貼着し、この半導体基板に半導体回路を形成した後に半導体基板の上面に第２の基板を貼着して、接着層部分において剥離剤により第１の基板を剥離する半導体素子の製造方法において、半導体基板に剥離剤を導入させる剥離液導入溝を形成することとした。
【００１０】
さらに、以下の点にも特徴を有するものである。すなわち、
（１）剥離液導入溝によって半導体基板を複数の矩形状半導体基板に分割すること。
（２）剥離液導入溝によって半導体基板を複数の矩形状半導体基板に分割し、その後、各矩形状半導体基板に半導体回路を形成すること。
（３）第２の基板に剥離剤を流通させる貫通孔を設けていること。
【発明の効果】
【００１１】
請求項１記載の発明によれば、上面に接着層を設けた第１の基板上に半導体基板を貼着し、この半導体基板に半導体回路を形成した後に半導体基板の上面に第２の基板を貼着して、接着層部分において剥離剤により第１の基板を剥離する半導体素子の製造方法において、半導体基板に剥離剤を導入させる剥離液導入溝を形成することによって、この剥離液導入溝により半導体基板を分割状態とすることができるので、第１の基板に貼着した半導体基板に大きなソリが生じることを防止でき、製造工程における加工精度を向上させることができる。しかも、第１の基板の剥離作業時に剥離液導入溝を通って剥離剤を導入させることができるので、第１の基板の剥離に要する時間を短縮化することができ、作業時間を短縮させて製造効率を向上させることができる。
【００１２】
請求項２記載の発明によれば、剥離液導入溝によって半導体基板を複数の矩形状半導体基板に分割することによって、剥離液導入溝をダイシング溝とすることができ、ダイシング作業を不要とすることができる。したがって、第２の基板を切断する必要がないので、第２の基板を再利用することも可能であり、製造コストの低減を図ることができる。
【００１３】
請求項３記載の発明によれば、剥離液導入溝によって半導体基板を複数の矩形状半導体基板に分割し、その後、各矩形状半導体基板に半導体回路を形成することによって、請求項２記載の発明と同様に、剥離液導入溝をダイシング溝とすることができ、ダイシング作業を不要とすることができる。したがって、第２の基板を切断する必要がないので、第２の基板を再利用することも可能であり、製造コストの低減を図ることができる。しかも、各矩形状半導体基板に大きなソリが生じることを防止できるので、製造工程における加工精度を向上させることができる。
【００１４】
請求項４記載の発明によれば、第２の基板に剥離剤を流通させる貫通孔を設けることによって、剥離剤の導入性を向上させることができ、より短時間での第１の基板の剥離作業を行うことができる。
【発明を実施するための最良の形態】
【００１５】
本発明の半導体素子の製造方法では、上面に接着層を設けた第１の基板上に半導体基板を貼着し、この半導体基板に半導体回路を形成した後に半導体基板の上面に第２の基板を貼着して、接着層部分において剥離剤により第１の基板を半導体素子の形成された半導体基板から剥離している半導体素子の製造方法において、半導体基板に剥離剤を導入させる剥離液導入溝を形成しているものである。
【００１６】
このように半導体基板に剥離液導入溝を設けることによって半導体基板を分割状態とすることができるので、半導体基板が有していたソリを個々に分散させることができ、その結果、全体としてソリを緩和することができる。したがって、ソリが緩和されたことにより、製造工程における半導体基板のソリに起因する加工精度を向上させることができる。
【００１７】
しかも、半導体基板に剥離液導入溝を設けることによって、剥離剤による第１の基板の剥離作業時において、剥離液導入溝を通って剥離剤を導入させることができるので、第１の基板の外周部からだけではなく、溝に沿っても第１の基板の剥離を進行させることができる。したがって、短時間で第１の基板を剥離させることができ、作業時間を短縮させて製造効率を向上させることができる。
【００１８】
さらに、第２の基板には剥離剤を流通させる貫通孔を設けることにより、剥離液の流通性を向上させることができ、剥離液による剥離作業の能力を向上させて、より短時間での第１の基板の剥離処理を可能とすることができる。
【００１９】
また、剥離液導入溝によって半導体基板を複数の矩形状半導体基板に分割した場合には、この剥離液導入溝をダイシング溝として利用することにより、従来のダイシング作業を不要として、作業工程をさらに短縮化することができる。
【００２０】
さらに、剥離液導入溝によって半導体基板を複数の矩形状半導体基板に分割し、その後、各矩形状半導体基板に半導体回路を形成した場合には、各矩形状半導体基板におけるソリを極めて小さくすることができ、製造工程における加工精度を向上させることができる。
【００２１】
以下において、図面に基づいて本発明の実施形態について詳説する。図１は、本実施形態の半導体素子Ａの製造工程の概略説明図である。
【００２２】
半導体素子Ａを形成するにあたり、まず、図１（ａ）に示すように、半導体素子の基体となる半導体基板30を接着層20によって支持基板である第１基板10に着設する。
【００２３】
第１基板10は、接着層20の配設面を平坦化処理して平坦面とし、接着層20を介して貼着した半導体基板30にソリが生じにくいようにしている。
【００２４】
本実施形態では、第１基板10にはシリコン半導体基板を用いており、接着層20の配設面をＣＭＰ（Chemical Mechanical Polishing）処理等によって平坦化処理して平坦面としている。なお、第１基板10は必ずしもシリコン半導体基板で形成する必要はなく、接着層20の配設面を精度の良い平坦面とした基板を用いてもよい。
【００２５】
接着層20は、エポキシ系樹脂やウレタン系樹脂等の適宜の接着性樹脂で構成しており、適宜の接着性樹脂を第１基板10に塗布して形成している。
【００２６】
半導体基板30は、所定厚みとした単結晶シリコン基板で構成している。ただし、単結晶シリコン基板に限定するものではなく、ガリウム−ヒ素基板であってもよいし、それ以外の組成の基板であってもよい。
【００２７】
本実施形態では、半導体素子Ａを薄型半導体素子とするために、半導体基板30には２０〜３０μｍ程度としたものを用いている。なお、半導体基板30を薄肉化するために、接着層20を介して第１基板10に貼着した半導体基板30をＣＭＰ処理によって研削して薄肉化してもよい。
【００２８】
上記したように、接着層20を介して第１基板10に貼着した半導体基板30に対して、所要の半導体回路の製造工程による処理を順次行うことにより、図１（ｂ）に示すように、半導体基板30における所要の位置に半導体回路を形成する。図１中、40は半導体回路が形成される回路形成域である。
【００２９】
特に、半導体基板30には、半導体回路の形成時に、所要のエッチング工程において後述するように半導体基板30に剥離液を導入させるための剥離液導入溝70を形成するとともに、この剥離液導入溝70によって半導体基板30を複数の矩形状半導体基板30'に分割している。このように半導体基板30を矩形状半導体基板30'に分割することによって、半導体基板30が有しているソリが分散されることとなり、全体としてソリを緩和することができる。したがって、ソリが緩和されたことにより、製造工程における加工精度を向上させることができる。
【００３０】
しかも、剥離液導入溝70は、従来のダイシング処理によって形成したダイシング溝部分に形成しているので、ダイシング作業を不要とすることができ、作業工程の短縮化を図ることができる。
【００３１】
剥離液導入溝70の形成は、半導体基板30への半導体回路の形成における初段において、半導体基板30の上面に適宜のレジストマスクを設けて形成してもよいし、半導体回路の形成途中のエッチング処理時に形成してもよい。
【００３２】
特に、半導体回路の形成における初段において剥離液導入溝70を形成し、一つの回路形成域40を含む略矩形状とした矩形状半導体基板30'を形成した場合には、各矩形状半導体基板30'に大きなソリが生じることを確実に防止できるので、製造工程における加工精度を向上させることができる。
【００３３】
一方、半導体回路の形成途中のエッチング処理時に剥離液導入溝70を形成する場合には、通常複数回実施されるエッチング処理の各回で徐々にエッチングしながら形成することにより、剥離液導入溝70を同時形成することができるので、作業時間を短縮させることができる。
【００３４】
上記したように、半導体基板30を複数の矩形状半導体基板30'に分割する剥離液導入溝70を形成するとともに、各矩形状半導体基板30'に所要の半導体回路を形成した後、図１（ｃ）に示すように、矩形状半導体基板30'の上面に所要の接着剤を介して第２基板50を貼着する。
【００３５】
第２基板50の貼着後、第１基板10、接着層20、半導体基板30、第２基板50からなる積層体を剥離液中に浸漬させることにより、図１（ｄ）に示すように、剥離液によって接着層20の部分において第１基板10を剥離させる。
【００３６】
このとき、半導体基板30の部分には剥離液導入溝70を形成していることによって、この剥離液導入溝70を剥離液が導入されることにより、剥離液導入溝70に沿っても剥離液による剥離を進行させることができるので、極めて短時間で第１基板10を剥離させることができる。したがって、第１基板10を剥離させる作業時間を短縮することができる。
【００３７】
さらに、図２（ａ）及び図２（ｂ）に示すように、第２基板50には所要位置に剥離液を流通させる貫通孔80を設けておくことにより、剥離液の流通性を向上させることができるので、さらなる短時間で第１基板10を剥離させることができる。
【００３８】
貫通孔80は、剥離液導入溝70に沿って設けることにより剥離液の流通性を向上させることができる。なお、剥離液導入溝70は、図２（ａ）及び図２（ｂ）に示すように、直線状とした複数の貫通孔を互いに直交させて構成した形状に限定するものではなく、剥離液の流通性を考慮して適宜の位置に、適宜の大きさで設けてもよい。
【００３９】
図１（ｄ）及び図２（ｂ）に示すように第１基板10を剥離した後、各半導体素子Ａはすでに個々に分離されているのでダイシング処理を行う必要はなく、第２基板50のみを半導体素子Ａごとに切断分離してもよい。あるいは、第２基板50の切断分離を行わず、半導体素子Ａの実装基板への実装前に第２基板50から半導体素子Ａを個々に剥離させて使用するためのサポート材として第２基板50を利用してもよい。第２基板50の切断分離を行わないことによって、第２基板50も再利用することができ、製造コストを低減させることができる。
【図面の簡単な説明】
【００４０】
【図１】本発明に係る半導体素子の製造工程の概略説明図である。
【図２】本発明に係る半導体素子の製造工程の概略説明図である。
【図３】従来の半導体素子の製造工程の概略説明図である。
【符号の説明】
【００４１】
Ａ  半導体素子
10  第１基板
20  接着層
30  半導体基板
30' 矩形状半導体基板
40  回路形成域
50  第２基板
70  剥離液導入溝
80  貫通孔
【図１】
2005302761.tif 000003
【図２】
2005302761.tif 000004
【図３】
2005302761.tif 000005