(57)【要約】      （修正有）【課題】主スイッチ素子の広い導通比においてスイッチング損失と、低コストを実現する。【解決手段】直流電源Ｖｉｎと、主スイッチ素子Ｑｘと、直列接続された主コイルＬｘと、フライホイールダイオードＤｘと、平滑コンデンサＣｘとを有する降圧Ｂｕｃｋ型コンバータにおいて、補助コイルＬｗと、共振コンデンサＣｗと、補助スイッチ素子Ｑｗを有し、補助スイッチ素子Ｑｗと共振コンデンサＣｗは直列回路を構成し、該直列回路と補助コイルＬｗと直流電源Ｖｉｎは直列閉ループを形成する。前記直列回路と主スイッチ素子ＱｘとフライホイールダイオードＤｘは直列閉ループを形成する。主スイッチ素子Ｑｘと補助スイッチ素子Ｑｗは交互にオンとなり、かつ補助スイッチ素子Ｑｗがオフになってから、所定時間τｚｚ以内に主スイッチ素子Ｑｘがオンになるように制御される。【選択図】図１
2005051845.tif 000002
【特許請求の範囲】
【請求項１】
直流電源（Ｖｉｎ）と、オンオフ制御可能な主スイッチ素子（Ｑｘ）と、前記主スイッチ素子（Ｑｘ）と直列に接続された主コイル（Ｌｘ）と、前記主スイッチ素子（Ｑｘ）がオフ状態になったとき前記主コイル（Ｌｘ）の誘導電流が流れるように配置されたフライホイールダイオード（Ｄｘ）と、前記主コイル（Ｌｘ）の出力を平滑するための平滑コンデンサ（Ｃｘ）とを有する降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータにおいて、
さらに、補助コイル（Ｌｗ）と、共振コンデンサ（Ｃｗ）と、オンオフ制御可能な補助スイッチ素子（Ｑｗ）とを有し、
前記補助スイッチ素子（Ｑｗ）と前記共振コンデンサ（Ｃｗ）とは直列に接続されて直列回路を構成し、
該直列回路と前記補助コイル（Ｌｗ）と前記直流電源（Ｖｉｎ）とは直列に接続されて閉ループを形成しており、
前記直列回路と前記主スイッチ素子（Ｑｘ）と前記フライホイールダイオード（Ｄｘ）とは直列に接続されて閉ループを形成しており、
前記主スイッチ素子（Ｑｘ）と前記補助スイッチ素子（Ｑｗ）とは、交互にオン状態になるように、かつ前記補助スイッチ素子（Ｑｗ）がオフ状態になってから、所定時間τｚｚ以内に前記主スイッチ素子（Ｑｘ）がオン状態になるように制御されることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
放電空間（Ｓｄ）に放電媒体が封入され、一対の主たる放電のための電極（Ｅ１，Ｅ２）が対向配置された高圧放電ランプ（Ｌｄ）を点灯するための点灯装置であって、前記高圧放電ランプ（Ｌｄ）に給電するためのＤＣ−ＤＣコンバータが、請求項１に係るＤＣ−ＤＣコンバータであることを特徴とする高圧放電ランプ点灯装置。
【発明の詳細な説明】
【０００１】
【発明に属する技術分野】
本発明は、効率が改善されたＰＷＭ方式の降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータ、およびこれを用いた、メタルハライドランプや水銀ランプなどの高圧放電ランプを点灯するための点灯装置に関する。
【０００２】
【従来の技術】
直流電源の電圧を別の値に変換して出力し、負荷に供給するコンバータ、すなわちＤＣ−ＤＣコンバータのうち、特に降圧変換するものとして、図１５に示す降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータが従来より多用されている。
【０００３】
この回路においては、ＦＥＴ等の主スイッチ素子（Ｑｘ’）によって直流電源（Ｖｉｎ）よりの電流をオン状態・オフ状態を交互に繰り返し、主コイル（Ｌｘ’）を介して平滑コンデンサ（Ｃｘ’）に充電が行われ、この電圧が負荷（Ｚｘ）に印加されることができるように構成されている。
【０００４】
なお、前記主スイッチ素子（Ｑｘ’）がオン状態の期間は、前記主スイッチ素子（Ｑｘ’）を通じた電流により、直接的に前記平滑コンデンサ（Ｃｘ’）への充電と前記負荷（Ｚｘ）への電流供給が行われるとともに、前記主コイル（Ｌｘ’）に磁束の形でエネルギーを蓄え、前記主スイッチ素子（Ｑｘ’）がオフ状態の期間は、前記主コイル（Ｌｘ’）に磁束の形で蓄えられたエネルギーによって、前記フライホイールダイオード（Ｄｘ’）を介して前記平滑コンデンサ（Ｃｘ’）への充電と前記負荷（Ｚｘ）への電流供給が行われる。
【０００５】
このコンバータは、前記主スイッチ素子（Ｑｘ’）のＰＷＭ制御のもとで動作する。具体的には、前記主スイッチ素子（Ｑｘ’）のオン状態・オフ状態周期に対するオン状態時間幅の比、すなわち導通比をフィードバック制御することにより、前記直流電源（Ｖｉｎ）の電圧の変動のもとでも前記負荷（Ｚｘ）への供給電圧を所望の（例えば一定の）値に制御したり、供給電流を所望の値に制御したり、供給電力を所望の値に制御したりすることができる。
【０００６】
当然ながら、前記したような所望の供給能力（電圧または電流、電力など）の値としては、一定とすることもできるし、時間的に変化させることもできる。なお、前記したような所望の供給能力をフィードバック制御するためには、出力電圧や出力電流を検出するための検出器やフィードバック制御回路が必要であるが、図示は省略してある。
【０００７】
図１６にこのコンバータの電圧および電流波形の一例を示す。前記主スイッチ素子（Ｑｘ’）がオン状態になると、前記主スイッチ素子（Ｑｘ’）にかかる電圧（ＶｘＤ’）は、前記直流電源（Ｖｉｎ）の電圧からほぼ０Ｖに遷移するが、この遷移は瞬間的に行われるわけではなく、有限の時間を必要とする。
【０００８】
このとき、前記主スイッチ素子（Ｑｘ’）の電圧（ＶｘＤ’）が徐々に低下してゆく過程において、前記主スイッチ素子（Ｑｘ’）の電流（ＩＱｘ’）も徐々に流れ始めるため、電圧（ＶｘＤ’）と電流（ＩＱｘ’）がともにゼロでない期間が存在し、このときの電圧と電流の積の時間積分した量だけ、前記主スイッチ素子（Ｑｘ’）のオン状態への遷移毎に前記主スイッチ素子（Ｑｘ’）においてスイッチング損失（ＳｗＬ）が発生する。
【０００９】
このようなスイッチング損失は、前記したオン状態への遷移時の場合と同様の過程によりオフ状態への遷移時にも発生するが、通常は、オン状態への遷移時の損失の方が大きい。
その理由は、例えば前記主スイッチ素子（Ｑｘ’）がＦＥＴの場合、ソース・ドレイン間の寄生静電容量が存在し、前記主スイッチ素子（Ｑｘ’）のオフ状態期間において、前記直流電源（Ｖｉｎ）の電圧でこの静電容量に充電された電荷が、オン状態への遷移時に強制短絡放電され、このときに消費されるエネルギーが前記スイッチング損失（ＳｗＬ）に加わるからである。
【００１０】
このようなスイッチング損失が存在すると、コンバータの効率が低下する問題があるだけではなく、前記主スイッチ素子（Ｑｘ’）の発熱が大きいため、損失耐量の大きいスイッチ素子を用い、また放熱効率の高い大きな放熱器を付加する必要があるため、コンバータが大型化、高コスト化する問題がある。さらに、放熱器を冷却するための冷却風を供給するファンにも高い能力を有するものが必要となるため、さらに効率の低下と大型化、高コスト化の問題が増大する。
【００１１】
この問題を解決するために、従来より多くの提案がなされてきた。主として、前記した電圧（ＶｘＤ’）と電流（ＩＱｘ’）がともにゼロでない期間が存在しないようにする技術であって、通常、スイッチ素子の電圧がゼロのときにスイッチングを行わせる技術をゼロ電圧スイッチング、スイッチ素子の電流がゼロのときにスイッチングを行わせる技術をゼロ電流スイッチングと呼び、いわゆるＬＣ共振を利用して、スイッチ素子にかかる電圧や流れる電流を、Ｌ成分（コイル）に誘起される電圧やＣ成分（コンデンサ）に流れる電流に一時的に肩代わりさせることにより、実質的にゼロとするか低減し、その間にスイッチ素子をオン状態またはオフ状態に遷移させるものが多い。
【００１２】
例えば、日本国特許庁特許公開公報、平１−２１８３５２においては、電流共振型の降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータが提案されている。しかしながら、この提案の場合、従来の降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータに比べ、主スイッチ素子（Ｑｘ’）に流れる電流が共振により高いピーク値を有するため、高い定格電流のスイッチ素子を用いることが必要となる。さらに、もしスイッチング周波数が共振周波数より高くなった場合は、電流が高い時にスイッチ素子をオフ状態になることになり、一層損失を増加させる可能性があった。
【００１３】
また、このような回路構成は、ＤＣ−ＤＣコンバータにおける出力電圧が一定であることを想定し、スイッチング周波数一定としたＰＷＭ方式を採用した場合、その導通比と共振周波数とを整合させる必要があるため、導通比の範囲に制限があり、定格出力電圧付近しか高効率化を実現できず、負荷の変動に対応するため指針や条件は全く考慮されていなかった。
【００１４】
また、例えば、日本国特許庁特許公開公報、平１１−１２７５７５においては、前記した主コイル（Ｌｘ’）に対して２次巻線を追加してトランスとした構造を有する降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータが提案されている。
【００１５】
この提案においては、前記トランスに補助スイッチ素子を接続してフォワードコンバータとして動作させるものが記載されているが、この動作による出力電流へのリップルの増加に対しては全く考慮されていなかった。また、追加した補助スイッチ素子はゼロ電圧スイッチングすることができず、さらにコイルを追加してゼロ電流スイッチングを行なう必要があった。
【００１６】
因みに、このゼロ電流スイッチングの場合は、ゼロ電圧スイッチングと異なり、前記した主スイッチ素子の寄生静電容量に充電された電荷がオン状態への遷移時に強制短絡放電されることによるエネルギー消費損失の問題は解決されないという欠点があるため、理想的なものではなかった。
【００１７】
一方、降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータの応用について考えると、例えば、定電圧電源のような用途においては、出力電圧が比較的安定しているため、前記したようなＬＣ共振回路の共振条件を安定的に満足し易い。
【００１８】
しかし、メタルハライドランプや水銀ランプなどの高圧放電ランプを点灯するための点灯装置として用いる場合は、負荷であるランプの状態によって、出力電圧であるランプ電圧が大きく変化し、場合によっては急峻な変動を示すため、特別に注意した設計が必要であり、コンバータも、このような設計に適するものでなければならない。
【００１９】
ここで、コンバータの負荷としての、前記した高圧放電ランプの特徴について説明しておく。一般に高圧放電ランプ（Ｌｄ）は、放電空間（Ｓｄ）に水銀を含む放電媒体が封入され、一対の主たる放電のための電極（Ｅ１，Ｅ２）が対向配置された構造を有しており、前記電極（Ｅ１，Ｅ２）間においてアーク放電を生じせしめて、そのときにアークプラズマから発せられる放射を光源として利用するものである。
【００２０】
高圧放電ランプ（Ｌｄ）は、一般の負荷とは異なり、インピーダンス素子というよりもツェナダイオードに近い特性を示す。すなわち、流される電流が変化しても、ランプ電圧はあまり変化しない。しかし、ツェナ電圧に相当するランプ電圧は、放電状態によって大きく変化する。
【００２１】
具体的には放電開始前の状態では、全く電流が流れないため、ツェナ電圧がきわめて大きい状態に対応する。高電圧パルス発生器などのスタータを動作させることによって放電を始動すると、グロー放電が生じるが、例えば、放電空間（Ｓｄ）の容量１立方ミリメートルあたり０．１５ｍｇ以上の水銀を含む放電ランプの場合は、１８０〜２５０Ｖのグロー放電電圧を示す。したがって、前記した放電開始前の状態では、予めグロー放電電圧以上の電圧、通常は２７０〜３５０Ｖ程度の、無負荷開放電圧と呼ばれる電圧を高圧放電ランプに印加した状態で、前記したようにスタータを動作させる。
【００２２】
前記電極（Ｅ１，Ｅ２）がグロー放電により十分加熱されると、突然アーク放電に移行するが、移行直後においては、低い８〜１５Ｖのアーク放電電圧を示し、これは過渡的アーク放電である。アーク放電により水銀が蒸発し、水銀蒸気の加熱が進むにしたがって、アーク放電電圧は徐々に上昇し、やがて５０〜１５０Ｖの定常アーク放電に達する。なお、定常アーク放電における電圧、すなわちランプ電圧は、放電空間（Ｓｄ）に封入される水銀密度や前記電極（Ｅ１，Ｅ２）間の間隙距離に依存する。
【００２３】
なお、アーク放電に移行直後は、水銀の蒸発状態に依存して、突然グロー放電に戻ったり、アーク放電とグロー放電との間を激しく交互に繰り返したりする場合がある。
【００２４】
一定の直流電源（Ｖｉｎ）の電圧のもとでは、降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータの出力電圧は、近似的に直流電源（Ｖｉｎ）の電圧に導通比を乗じた値となるため、降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータは近似的に直流定電圧電源と見なすことができる。
【００２５】
一方、理想化された回路理論においては、直流定電圧電源に対して、負荷としてツェナダイオード、すなわちもうひとつの直流定電圧電源を接続した場合は、理論が破綻して、うまく解析できない。これを強いて述べれば、定電圧電源に負荷としてツェナダイオードを接続した場合、定電圧電源の出力電圧がツェナ電圧より低い場合は、ツェナダイオードには全く電流が流れず、逆に定電圧電源の出力電圧がツェナ電圧より高い場合は、無限大の電流が流れることになる。
【００２６】
近似的にツェナダイオードと見なせる放電ランプを、現実に存在する降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータに対して負荷として接続した場合は、コンバータの出力電圧がツェナ電圧より低い場合は、放電が立ち消えを起こし、逆にコンバータの出力電圧がツェナ電圧より高い場合は、直流電源（Ｖｉｎ）やコンバータの電流供給能力で決まる過大電流がランプに流れることになる。
【００２７】
したがって、高圧放電ランプを点灯するための点灯装置において、高圧放電ランプに給電するためのコンバータには、前記したように、放電状態、すなわち無負荷開放電圧印加状態（放電開始前の状態）、グロー放電状態、過渡的アーク放電状態、定常アーク放電状態の別によって大きく、また激しく変化するツェナ電圧に相当する放電電圧のもとでも、放電が立ち消えを起こしたり、過大電流が流れてランプやコンバータ回路自体を破損させることがないように、高圧放電ランプの放電電圧に合わせて、ＰＷＭ制御において広い可変範囲で素早く導通比を変化させることが可能な特性が求められ、さらに共振動作によりスイッチング損失の低減された運転の維持が可能な特性を有することが求められる。
【００２８】
また、放電ランプに流れる電流に含まれるリップルが大きい場合は、音響共鳴による放電の不安定やチラツキ、立ち消えが発生することがあるため、コンバータには、出力電流リップルが小さいことが求められる。そのため、スイッチング損失を低減させるために設ける共振回路の動作が余計なリップル成分の発生を助長するものであってはならない。
【００２９】
例えば、先に引用した、日本国特許庁特許公開公報、平１１−１２７５７５に記載の降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータの場合、主コイルが共振動作用トランスを兼ねているが、本来、主コイルは、降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータ部の基本動作のなかでは、主スイッチ素子がオン状態である期間において、入力の直流電源電圧と出力電圧の差電圧をその両端に受け持ち、入力の直流電源電圧が負荷に直接印加されないようにはたらく。
【００３０】
したがって、出力電圧が大きく変動する場合には、当然、主コイルを兼ねている共振動作用トランスの１次側電圧が大きく変動し、共振動作用トランスの２次側回路に転送されるエネルギーも大きく変動するため、結果として、共振動作も大きく変動してしまう。したがって、日本国特許庁特許公開公報、平１１−１２７５７５に記載の降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータは、高圧放電ランプに給電するためのコンバータとして適するものではない。
【００３１】
以上述べたように、降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータにはコンバータが大型化、高コスト化することを避けるためにスイッチング損失を低減する必要があるが、従来技術においては、出力電圧の幅広い可変範囲を有し、共振回路の追加によるコスト増を低く抑えることが困難であった。とりわけ、高圧放電ランプを点灯するための点灯装置として用いるコンバータとして好適なものとすることが困難であった。
【００３２】
【発明が解決しようとする課題】
本発明は、従来のＤＣ−ＤＣコンバータが抱える問題、すなわち、主スイッチ素子の幅広い導通比の可変範囲においてスイッチング損失を低減することを、低コストで実現することが困難であった問題を解決したＤＣ−ＤＣコンバータを提供することを目的とする。
【００３３】
また、本発明は、従来の高圧放電ランプ点灯装置が抱える問題、すなわち、スイッチング損失を低減することを、低コストで実現することが困難であった問題を解決した高圧放電ランプ点灯装置を提供することを目的とする。
【００３４】
【課題を解決するための手段】
この課題を解決するために、本発明の請求項１の発明は、直流電源（Ｖｉｎ）と、オンオフ制御可能な主スイッチ素子（Ｑｘ）と、前記主スイッチ素子（Ｑｘ）と直列に接続された主コイル（Ｌｘ）と、前記主スイッチ素子（Ｑｘ）がオフ状態になったとき前記主コイル（Ｌｘ）の誘導電流が流れるように配置されたフライホイールダイオード（Ｄｘ）と、前記主コイル（Ｌｘ）の出力を平滑するための平滑コンデンサ（Ｃｘ）とを有する降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータにおいて、さらに、補助コイル（Ｌｗ）と、共振コンデンサ（Ｃｗ）と、オンオフ制御可能な補助スイッチ素子（Ｑｗ）とを有し、前記補助スイッチ素子（Ｑｗ）と前記共振コンデンサ（Ｃｗ）とは直列に接続されて直列回路を構成し、
該直列回路と前記補助コイル（Ｌｗ）と前記直流電源（Ｖｉｎ）とは直列に接続されて閉ループを形成しており、前記直列回路と前記主スイッチ素子（Ｑｘ）と前記フライホイールダイオード（Ｄｘ）とは直列に接続されて閉ループを形成しており、前記主スイッチ素子（Ｑｘ）と前記補助スイッチ素子（Ｑｗ）とは、交互にオン状態になるように、かつ前記補助スイッチ素子（Ｑｗ）がオフ状態になってから、所定時間τｚｚ以内に前記主スイッチ素子（Ｑｘ）がオン状態になるように制御されることを特徴とするものである。
【００３５】
また、本発明の請求項２の発明は、放電空間（Ｓｄ）に放電媒体が封入され、一対の主たる放電のための電極（Ｅ１，Ｅ２）が対向配置された高圧放電ランプ（Ｌｄ）を点灯するための点灯装置であって、前記高圧放電ランプ（Ｌｄ）に給電するためのＤＣ−ＤＣコンバータが、請求項１に係るＤＣ−ＤＣコンバータであることを特徴とするものである。
【００３６】
【作用】
先ず、請求項１の発明の作用について説明する。
詳細は後述するが、この発明は、課題を解決するための手段の部分に記載したようにＤＣ−ＤＣコンバータを構成することにより、主スイッチ素子（Ｑｘ）がオン状態になる前に、補助スイッチ素子（Ｑｗ）をオフ状態にされ、補助コイル（Ｌｗ）に主スイッチ素子（Ｑｘ）を逆バイアスする方向に電圧を誘起し、フライホイールダイオード（Ｄｘ）を介し、主スイッチ素子（Ｑｘ）の寄生静電容量の電荷を放電し、これにより主スイッチ素子（Ｑｘ）がオン状態になる時にゼロ電圧スイッチングとなるように作用する。
【００３７】
さらに、後述するように、主スイッチ素子（Ｑｘ）がオフ状態になってから、所定時間τｘｘ以内に補助スイッチ素子（Ｑｗ）がオン状態になるように制御されるように構成することにより、補助スイッチ素子（Ｑｗ）がオン状態になる前に、主スイッチ素子（Ｑｘ）をオフ状態にされ、補助コイル（Ｌｗ）に補助スイッチ素子（Ｑｗ）を逆バイアスする方向に電圧を誘起し、補助スイッチ素子（Ｑｗ）の寄生静電容量の電荷を放電し、これにより補助スイッチ素子（Ｑｗ）がオン状態になる時にゼロ電圧スイッチングとなるようにすることもできる。
【００３８】
図１は、本発明のＤＣ−ＤＣコンバータの回路構成を簡略化して示すものであり、また、図２は、前記図１の回路における各部波形を概念的に示すものである。
【００３９】
この回路構成においては、ＦＥＴ等からなる主スイッチ素子（Ｑｘ）がオン状態の期間は、前記主スイッチ素子（Ｑｘ）と直列的に接続された主コイル（Ｌｘ）を介して直流電源（Ｖｉｎ）を源とする電流を流し、前記主コイル（Ｌｘ）の、前記主スイッチ素子（Ｑｘ）とは逆の端子に接続された平滑コンデンサ（Ｃｘ）への充電と、前記平滑コンデンサ（Ｃｘ）に並列的に接続された負荷（Ｚｘ）への電流供給が行われるとともに、前記主コイル（Ｌｘ）に磁束の形でエネルギーを蓄え、前記主スイッチ素子（Ｑｘ）がオフ状態の期間は、前記主コイル（Ｌｘ）に磁束の形で蓄えられたエネルギーによって、カソードが前記主スイッチ素子（Ｑｘ）と前記主コイル（Ｌｘ）との間のノードに接続されたフライホイールダイオード（Ｄｘ）を介して、前記平滑コンデンサ（Ｃｘ）への充電と前記負荷（Ｚｘ）への電流供給が行われるところの、前記した従来の降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータにおけるものと同様の構成を基本とする。
【００４０】
さらに、この回路構成においては、前記した従来の降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータにおけるものと同様の構成に加えて、前記補助スイッチ素子（Ｑｗ）と前記共振コンデンサ（Ｃｗ）とが直列に接続された直列回路は、該直列回路と前記補助コイル（Ｌｗ）と前記直流電源（Ｖｉｎ）とが、さらに直列に接続された閉ループを形成しており、前記直列回路には、前記主スイッチ素子（Ｑｘ）と前記フライホイールダイオード（Ｄｘ）とを直列に接続してある。
【００４１】
ここで、前記主スイッチ素子（Ｑｘ）と前記補助スイッチ素子（Ｑｗ）とは、一方がオン状態のときは、他方がオフ状態となるように動作させることが基本であるが、前記主スイッチ素子（Ｑｘ）がオン状態になる前に、後述するスイッチ導通禁止期間（τｙ）だけ先行して前記補助スイッチ素子（Ｑｗ）がオフ状態になるように制御する。
【００４２】
前記図２に記載の時点（ｔ１）から時点（ｔ２）に至る期間においては、前記主スイッチ素子（Ｑｘ）は、すでにオン状態であるが、前記補助スイッチ素子（Ｑｗ）はオフ状態となっているため、前記直流電源（Ｖｉｎ）から負荷側への電流供給は、前記補助コイル（Ｌｗ）を介して行われる。
【００４３】
したがって、前記図２に記載の時点（ｔ１）から時点（ｔ２）に至る期間中、前記補助コイル（Ｌｗ）に電流が流れて磁気エネルギーが蓄えられ、このエネルギーは、後に共振動作を行わせるために活用される。
【００４４】
次に、時点（ｔ２）において、前記主スイッチ素子（Ｑｘ）がオフ状態にされると、前記主スイッチ素子（Ｑｘ）には前記直流電源（Ｖｉｎ）の電圧がかかるようになるため、この電圧まで前記主スイッチ素子（Ｑｘ）の寄生静電容量に電荷が充電されることになる。
【００４５】
前記時点（ｔ２）においては、同時に前記補助コイル（Ｌｗ）にはエネルギーが蓄えられているため、前記直流電源（Ｖｉｎ）と前記補助コイル（Ｌｗ）と前記共振コンデンサ（Ｃｗ）と前記補助スイッチ素子（Ｑｗ）からなる閉ループにおいて共振電流が流れ続ける。ただし、前記補助スイッチ素子（Ｑｗ）に関しては、これに並列接続されている逆並列ダイオード（Ｄｑｗ）を介して電流が流れ始める。
【００４６】
ここで、前記逆並列ダイオード（Ｄｑｗ）に関しては、例えば前記補助スイッチ素子（Ｑｗ）がＭＯＳＦＥＴである場合には、寄生素子として存在しており、これをそのまま利用してもよい。
【００４７】
なお、前記補助スイッチ素子（Ｑｗ）をオン状態にするタイミングに関しては、前記主スイッチ素子（Ｑｘ）のオン期間と重ならないように、時間的余裕を確保したうえで、前記主スイッチ素子（Ｑｘ）がオフ状態になればできるだけ速やかに、前記補助スイッチ素子（Ｑｗ）をオン状態にすることが有利である。何となれば、前記逆並列ダイオード（Ｄｑｗ）に電流が流れている期間においては、前記逆並列ダイオード（Ｄｑｗ）の順方向電圧が発生するが、このときに前記補助スイッチ素子（Ｑｗ）がオン状態であれば、前記逆並列ダイオード（Ｄｑｗ）の順方向電圧を下げることができるからであり、いわゆる同期整流の場合と同様の原理により、前記逆並列ダイオード（Ｄｑｗ）および前記補助スイッチ素子（Ｑｗ）における損失を低減させることができ、これは本発明の利点のひとつである。
【００４８】
前記共振コンデンサ（Ｃｗ）に印加される共振電圧のピーク値は、回路を構成する素子の諸定数により変化するため、使用する素子の耐量とコストに関連して有利な諸定数の組み合わせを採用すればよい。
【００４９】
前記共振コンデンサ（Ｃｗ）に印加される電圧のピーク値は、降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータの出力電力に概ね比例する。例えば、定電力制御であれば、共振コンデンサ（Ｃｗ）に印加される電圧のピーク値は、略一定である。出力電力が小さい場合は、前記共振コンデンサ（Ｃｗ）に印加される電圧のピーク値が低くなって、十分な共振動作が行われない可能性があるが、このときは出力電力が小さいことにより、元々スイッチング損失も小さいため、本発明の欠点とはならない。したがって、共振動作を行なわせるためには、使用する最大出力電力付近の条件にて回路を構成する素子の諸定数を設定しておけばよい。
【００５０】
本発明の回路構成においては、基本となる（従来の）降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータ部分とは独立した前記補助コイル（Ｌｗ）および共振コンデンサ（Ｃｗ）を設け、共振動作を行わせることにより、スイッチング損失の低減を図るものである。したがって共振回路を構成する回路素子の諸定数、すなわち共振回路のパラメータは、概ね独立的に設定することができる。
【００５１】
このため、例えば前記補助コイル（Ｌｗ）のインダクタンスを前記主コイル（Ｌｘ）のインダクタンスより有意に小さく設定しながらも、なおかつ良好な共振動作を実現できるように設計することが可能である。このようにすることにより、本発明においては、前記した高圧放電ランプを負荷とする場合のような、出力電圧が大きく変化するような条件のもとにおいても、降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータ部の基本動作は、仮に、共振コンデンサが十分大きな容量を有しておれば実質的に前記主コイル（Ｌｘ）のインダクタンスのみに依存して規定されるものとなる。
【００５２】
一方、前記補助コイル（Ｌｗ）は、基本となる降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータ部分にエネルギーが供給される経路に設けてあるため、前記主スイッチ素子（Ｑｘ）がオン状態の期間中に前記補助コイル（Ｌｗ）に蓄積される磁気エネルギーは、スイッチング動作の１周期毎に負荷に供給されるエネルギーに概ね比例し、この関係は、負荷に印加される電圧にはほとんど依存しない。
【００５３】
したがって、出力電圧が大きく変化するような条件のもとにおいても、負荷に供給される電力が大幅に変化しない限り、共振コンデンサ（Ｃｗ）に充電される電圧はあまり変化しない。よって、前記主コイル（Ｌｘ）よりも有意に小さいインダクタンスしか有さない前記補助コイル（Ｌｗ）における共振現象は、負荷における条件変動の影響を受けにくくなり、この特徴は、本発明の大きな利点のひとつである。
【００５４】
前記図２に記載の時点（ｔ３）において、前記共振コンデンサ（Ｃｗ）の共振電圧がピーク値に達して、前記補助コイル（Ｌｗ）に流れる共振電流はゼロとなり、次にこれまでとは反対方向に流れ始める。前記したように、前記補助スイッチ素子（Ｑｗ）のオン状態への遷移は、この時点より以前の、前記主スイッチ素子（Ｑｘ）がオフ状態になる前記時点（ｔ２）から始まる、前記逆並列ダイオード（Ｄｑｗ）に電流が流れていて、前記補助スイッチ素子（Ｑｗ）の電圧が前記逆並列ダイオード（Ｄｑｗ）の順方向電圧しか発生していない期間（τｘ）内に完了させておけば、ゼロ電圧スイッチングが達成されることがわかる。
【００５５】
すなわち、前記補助スイッチ素子（Ｑｗ）がオン状態になるタイミングが、前記主スイッチ素子（Ｑｘ）のオン期間と重ならないように、時間的余裕を確保したうえで、前記期間（τｘ）の時間長さτｘｘより短く設定することにより、前記補助スイッチ素子（Ｑｗ）のスイッチング動作においてもスイッチング損失を低く抑えることができ、これは本発明の大きな利点のひとつである。
【００５６】
前記したように、前記主スイッチ素子（Ｑｘ）がオン状態になる前に、スイッチ導通禁止期間（τｙ）だけ先行して、前記図２記載の時点（ｔ４）において前記補助スイッチ素子（Ｑｗ）がオフ状態になるように制御する。
【００５７】
前記したように、前記主スイッチ素子（Ｑｘ）に順方向電流が流れている期間内の、前記時点（ｔ２）において、前記主スイッチ素子（Ｑｘ）がオフ状態になることにより、前記補助コイル（Ｌｗ）の電流を継続させるように、前記直流電源（Ｖｉｎ）と補助コイル（Ｌｗ）と前記共振コンデンサ（Ｃｗ）と前記補助スイッチ素子（Ｑｗ）の前記逆並列ダイオード（Ｄｑｗ）とからなる閉ループに電流が流れたが、それと同様に、前記時点（ｔ４）において前記補助スイッチ素子（Ｑｗ）がオフ状態になることにより、前記補助コイル（Ｌｗ）の電流を継続させるように、今度はこの閉ループの外の、前記主スイッチ素子（Ｑｘ）が存在する部分を通る経路に電流が流れ始める。
【００５８】
ただしこの場合、継続して流れようとする前記補助コイル（Ｌｗ）の電流の方向が、前記時点（ｔ２）におけるものとは逆方向であるため、前記主スイッチ素子（Ｑｘ）が存在する部分を通る経路に電流が流れ始めるときの方向も逆方向の、前記主スイッチ素子（Ｑｘ）に逆方向電流を流す向きに流れ始める。すなわち、前記補助コイル（Ｌｗ）と前記フライホイールダイオード（Ｄｘ）と前記主スイッチ素子（Ｑｘ）に並列に接続された逆並列ダイオード（Ｄｑｘ）とからなる経路を介して、前記直流電源（Ｖｉｎ）のグランド端子からプラス端子へ電流が流れ始める。
【００５９】
このとき、前記した前記主スイッチ素子（Ｑｘ）の寄生静電容量に充電された電荷は引き抜かれ、その後、前記逆並列ダイオード（Ｄｑｘ）に電流が流れている期間においては、前記主スイッチ素子（Ｑｘ）の両端には前記逆並列ダイオード（Ｄｑｘ）の順方向電圧しか発生しない状態が維持される。
【００６０】
ここで、前記逆並列ダイオード（Ｄｑｘ）に関しては、例えば前記主スイッチ素子（Ｑｘ）がＭＯＳＦＥＴである場合には、寄生素子として存在しており、これをそのまま利用してもよい。
【００６１】
なお、前記した、前記時点（ｔ４）の動作により前記直流電源（Ｖｉｎ）のグランド端子からプラス端子へ電流が流れる現象は、前記補助コイル（Ｌｗ）に蓄積された共振動作のエネルギーが、前記直流電源（Ｖｉｎ）に回生されることを意味し、無駄にエネルギーを消費しない本発明の大きな利点のひとつである。
【００６２】
前記したように、前記補助スイッチ素子（Ｑｗ）がオフ状態になってから、前記スイッチ導通禁止期間（τｙ）だけ経過した、図２記載の時点（ｔ５）において前記主スイッチ素子（Ｑｘ）をオン状態するが、これは、前記逆並列ダイオード（Ｄｑｘ）に電流が流れ前記主スイッチ素子（Ｑｘ）の両端に前記逆並列ダイオード（Ｄｑｘ）の順方向電圧しか発生しない状態の期間内に完了させる。
【００６３】
このようにすることにより、前記逆並列ダイオード（Ｄｑｘ）に流れる電流は、やがて、図２記載の時点（ｔ６）においてゼロになり、次に反転して前記主スイッチ素子（Ｑｘ）の順方向に流れるときに、ゼロ電圧スイッチングを達成することができる。すなわち、前記主スイッチ素子（Ｑｘ）がオン状態への遷移動作において、スイッチング損失を低く抑えることができ、本発明の利点を享受することができる。
【００６４】
なお、前記図２においては、前記補助スイッチ素子（Ｑｗ）がオフ状態になる前記時点（ｔ４）から、前記逆並列ダイオード（Ｄｑｘ）に流れる電流がゼロになる前記時点（ｔ６）までの期間（τｚ）については、描画の都合上、比較的長い期間であるかのように描いてあるが、実際の回路動作においては、前記主スイッチ素子（Ｑｘ）の寄生静電容量が、普通は数ｐＦから数十ｐＦ程度の小さいものであるため、前記期間（τｚ）は短い期間である。
【００６５】
前記スイッチ導通禁止期間（τｙ）は、前記主スイッチ素子（Ｑｘ）がオン状態になるタイミングが、前記補助スイッチ素子（Ｑｗ）のオン期間と重ならないように、時間的余裕を確保したうえで、前記期間（τｚ）の時間長さτｚｚより短く設定する必要がある。この条件を満足する限り、前記スイッチ導通禁止期間（τｙ）は、一定に設定されたものでも、条件により変化するものでも構わない。
【００６６】
以上述べたように、本発明の請求項１の発明によると、前記主スイッチ素子（Ｑｘ）のオン状態への遷移動作において、スイッチング損失を低減することができる。
また、前記補助コイル（Ｌｗ）は、基本とする降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータの回路構成とは独立して設られ、前記補助コイル（Ｌｗ）のインダクタンスを前記主コイル（Ｌｘ）のインダクタンスより有意に小さく、また共振コンデンサを大きく設定することにより、前記補助コイル（Ｌｗ）における共振現象は、負荷における条件変動の影響を受けにくくなるため、主スイッチ素子の幅広い導通比の可変範囲においてスイッチング損失を低減することができる。
【００６７】
また、前記補助コイル（Ｌｗ）と共振コンデンサ（Ｃｗ）のパラメータを適当に設定すれば、前記補助スイッチ素子（Ｑｗ）のオン状態への遷移動作においても、スイッチング損失を低減することができ、さらに、前記補助コイル（Ｌｗ）の共振動作のエネルギーを前記直流電源（Ｖｉｎ）に回生させることができるため、全体として高効率なＤＣ−ＤＣコンバータを実現することができる。
【００６８】
なお、参考として、図１４には、前記図１に記載の回路における主要波形の実測波形を示してある。この回路における回路素子やパラメータは以下の通りである。
・補助コイル（Ｌｗ）：３５μＨ
・共振コンデンサ（Ｃｗ）：１μＦ
・主スイッチ素子（Ｑｘ）：２ＳＫ２８４３（東芝製）
・補助スイッチ素子（Ｑｗ）：２ＳＫ２８４３（東芝製）
・主コイル（Ｌｘ）：２．２ｍＨ
・フライホイールダイオード（Ｄｘ）：ＹＧ１９１２Ｓ６（富士電機製）
・平滑コンデンサ（Ｃｘ）：０．４７μＦ
・スイッチング周波数：１００ｋＨｚ
・負荷（Ｚｘ）：３０Ω
・入力電圧：３７０Ｖ
・出力電力：１５０Ｗ
・出力電圧：６７Ｖ
・出力電流：２．２４Ａ
【００６９】
次に請求項２の作用について説明する。従来の技術の部分で述べたように、高圧放電ランプの放電電圧は、放電状態、すなわち無負荷開放電圧印加状態（放電開始前の状態）、グロー放電状態、過渡的アーク放電状態、定常アーク放電状態の別によって大きく、また激しく変化するため、高圧放電ランプに給電するためのコンバータには、高圧放電ランプの放電電圧に合わせて、ＰＷＭ制御において広い可変範囲で素早く導通比を変化させることが可能な特性が求められ、さらに共振動作によりスイッチング損失の低減された運転の維持が可能な特性を有することが求められる。
【００７０】
前記したように、本発明の降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータは、前記補助コイル（Ｌｗ）は、基本とする降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータの回路構成とは独立して設られ、前記補助コイル（Ｌｗ）のインダクタンスを前記主コイル（Ｌｘ）のインダクタンスより有意に小さく設定することにより、前記補助コイル（Ｌｗ）における共振現象は、負荷における条件変動の影響を受けにくくなるため、主スイッチ素子の幅広い導通比の可変範囲においてスイッチング損失を低減することができる。
そのため、高圧放電ランプに給電するためのコンバータとして好適であり、これを用いて構成された高圧放電ランプを点灯するため点灯装置は良好に機能する。
【００７１】
図３は、高圧放電ランプに給電するためのＤＣ−ＤＣコンバータが、本発明の前記図１に記載の降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータである高圧放電ランプ（Ｌｄ）を点灯するための点灯装置の回路構成を簡略化して示すものである。
【００７２】
前記高圧放電ランプ（Ｌｄ）を点灯するための点灯装置とするために、前記図１に対して、スタータ（Ｕｉ）、出力電流検出器としてのシャント抵抗（Ｒ１）、出力電圧検出器としての分圧抵抗（Ｒ２，Ｒ３）、フィードバック制御部（Ｆｂ）が追加されている。
【００７３】
前記スタータ（Ｕｉ）においては、抵抗（Ｒｉ）を介して、ランプ電圧（ＶＬ）によってコンデンサ（Ｃｉ）が充電される。ゲート駆動回路（Ｇｉ）を活性化すると、サイリスタ等よりなるスイッチ素子（Ｑｉ）が導通することにより、前記コンデンサ（Ｃｉ）がトランス（Ｔｉ）の１次側巻線（Ｐｉ）を通じて放電し、２次側巻線（Ｈｉ）に高電圧パルスを発生する。発生した高電圧パルスは前記高圧放電ランプ（Ｌｄ）の両極の電極（Ｅ１，Ｅ２）の間に印加され、放電空間（Ｓｄ）内で絶縁破壊を発生して前記高圧放電ランプ（Ｌｄ）の放電を始動する。
【００７４】
前記シャント抵抗（Ｒ１）によるランプ電流検出信号（Ｓｘｉ）、および前記分圧抵抗（Ｒ２，Ｒ３）によるランプ電圧検出信号（Ｓｘｖ）は、前記フィードバック制御部（Ｆｂ）に入力され、前記フィードバック制御部（Ｆｂ）からは、駆動制御部（Ｇｗ）へＰＷＭ信号（Ｓａ）が供給され、前記駆動制御部（Ｇｗ）は、前記した仕方で、主スイッチ素子（Ｑｘ）と補助スイッチ素子（Ｑｗ）の駆動制御を行う。
【００７５】
前記フィードバック制御部（Ｆｂ）は、前記ランプ電圧検出信号（Ｓｘｖ）に基づき、前記高圧放電ランプ（Ｌｄ）の放電開始前においては、無負荷開放電圧のフィードバック制御を行う。前記スタータ（Ｕｉ）が高電圧パルスを発生して、前記高圧放電ランプ（Ｌｄ）の放電が開始したことは、例えば前記ランプ電流検出信号（Ｓｘｉ）により、前記フィードバック制御部（Ｆｂ）が検知することができる。
【００７６】
また、前記フィードバック制御部（Ｆｂ）は、前記ランプ電圧検出信号（Ｓｘｖ）から算出されるランプ電圧値によって目標ランプ電力値を除算演算することにより、その時点での目標ランプ電流値を算出し、この目標ランプ電流値に対応する目標ランプ電流信号を内部で生成して、これと前記ランプ電流検出信号（Ｓｘｉ）との差異が小さくなるように、ランプ電流のフィードバック制御を行う。ただし、前記したように、グロー放電を経て過渡的アーク放電に移行直後は、ランプ電圧は低く、このランプ電圧値に対応して算出される目標ランプ電流値は過大な値となるため、やがてランプ電圧が上昇して、妥当な目標ランプ電流値が算出されるようになるまでは、ランプ電流値をある上限値に保つように制御するとよい。
【００７７】
【実施例】
図４は、本発明の請求項１の発明の一実施例として、前記図１に記載の回路構成と比して前記共振コンデンサ（Ｃｗ）と前記補助スイッチ素子（Ｑｗ）の位置を変更した本発明のＤＣ−ＤＣコンバータの形態を示すものであり、前記図１に記載のものと同様の効果を享受できるものである。
【００７８】
なお、この図の回路構成において、前記補助コイル（Ｌｗ）と前記主スイッチ素子（Ｑｘ）との直列接続に対して並列接続されたダイオード（Ｄｗ）は、前記主スイッチ素子（Ｑｘ）と前記主コイル（Ｌｘ）の接続点のノードの電位において、前記主スイッチ素子（Ｑｘ）のオン状態への遷移時に、比較的大きなリンギングが生ずる場合があり、これを防止するために設けたものである。したがって、このリンギングの存在により、例えば回路素子の定格を越えるなどの不都合が無い場合は、前記ダイオード（Ｄｗ）を省略しても構わない。
【００７９】
図５は、本発明の請求項１の発明の一実施例として、補助コイル（Ｌｗ）を、主スイッチ素子（Ｑｘ）と主コイル（Ｌｘ）が並ぶラインと反対のライン（直流電源（Ｖｉｎ）のグランドライン）に配置した本発明のＤＣ−ＤＣコンバータの形態を示すものであり、前記図１に記載のものと同様の効果を享受できるものである。
【００８０】
図６は、本発明のＤＣ−ＤＣコンバータの前記駆動制御部（Ｇｗ）と前記フィードバック制御部（Ｆｂ）の構成を簡略化して示す図である。
【００８１】
フィードバック制御部（Ｆｂ）は、前記ランプ電圧検出信号（Ｓｘｖ）から算出されるランプ電圧値によって目標ランプ電力値を除算演算して目標ランプ電流値を算出する演算回路（Ｕｊ）と、この演算回路（Ｕｊ）により算出された、目標ランプ電流信号（Ｓｂｖ）とその時点でのランプ電流検出信号（Ｓｘｉ）との差異が小さくなるように、フィードバック的にパルス幅変調を行なう駆動能力制御回路（Ｕｄ）で構成されている。
【００８２】
前記駆動能力制御回路（Ｕｄ）からは、前記ＰＷＭ信号（Ｓａ）が出力されている。ここで、前記主スイッチ素子（Ｑｘ）と前記補助スイッチ素子（Ｑｗ）とは、交互にオン状態になるようにしなければならないため、前記主スイッチ素子（Ｑｘ）の駆動信号となるべき主スイッチＰＷＭ信号（Ｓａｘ）と、その反転の信号、つまり前記補助スイッチ素子（Ｑｗ）の駆動信号となるべき補助スイッチＰＷＭ信号（Ｓａｗ）が生成され、これらは、前記駆動制御部（Ｇｗ）によってスイッチ素子を駆動させるための信号に変換される。
【００８３】
前記補助スイッチ素子（Ｑｗ）がオフ状態になってから、所定時間τｚｚ以内に前記主スイッチ素子（Ｑｘ）がオン状態になるように制御されるようにするため、前記主スイッチ素子（Ｑｘ）を駆動するタイミングを遅らせるための遅延回路（Ｕｎ）を追加することで、この時間を調整することができる。
【００８４】
次に、前記主スイッチ素子（Ｑｘ）と前記補助スイッチ素子（Ｑｗ）を駆動する回路、例えば、パルストランスやハイサイドドライバ等よりなる駆動回路（Ｕｑｘ，Ｕｑｗ）を設け、これにより、各スイッチ素子に対して駆動信号（Ｓｑｘ，Ｓｑｗ）を生成して、各スイッチ素子のオンオフ制御を行う。
【００８５】
なお、図示は省略されているが、前記フィードバック制御部（Ｆｂ）については、マイクロプロセッサを搭載したものとすることにより、高圧放電ランプの放電状態を識別し、正常に点灯制御する比較的複雑なシーケンスを処理することができる。このとき、前記ランプ電圧検出信号（Ｓｘｖ）は、ＡＤ変換によりランプ電圧値に変換され、目標ランプ電力値を満足する目標ランプ電流値を算出することは、マイクロプロセッサにより行わせ、ＤＡ変換機により目標ランプ電流信号を生成するように構成するとよい。
【００８６】
図７は、本発明の前記フィードバック制御部（Ｆｂ）の一部と、ＤＣ−ＤＣコンバータの前記駆動制御部（Ｇｗ）の回路構成の一実施例を示す図である。
【００８７】
駆動能力制御回路（Ｕｄ）において、目標ランプ電流信号（Ｓｂｖ）に対するその時点のランプ電流検出信号（Ｓｘｉ）の誤差がコンデンサ（Ｃｐ）と演算増幅器（Ａｄｅ）からなる誤差積分器を用いて積分される。積分された積分信号（Ｓｄ１）は、比較器（Ｃｍｇ）を用いて、鋸歯状波発振器（Ｏｓｃ）において生成された鋸歯状波と比較されることにより、前記積分信号（Ｓｄ１）の大きさに従って導通比の大きさが変化する信号、すなわち前記主スイッチ素子（Ｑｘ）のためのＰＷＭ制御されたゲート信号となるべく、ＰＷＭ信号（Ｓａ）が生成される。
【００８８】
前記補助スイッチ素子（Ｑｗ）のゲート信号において、前記主スイッチ素子（Ｑｘ）と前記補助スイッチ素子（Ｑｗ）は、交互にオン状態になるようにしているため、前記ＰＷＭ信号（Ｓａ）、およびこれを反転した信号が必要である。このため、前記ＰＷＭ信号（Ｓａ）に対し、２個のスイッチ素子（Ｑｘ１，Ｑｗ１）を設けており、スイッチ素子（Ｑｘ１）は、抵抗（Ｒｘ１）によるエミッタフォロアとし、ＰＷＭ信号（Ｓａ）に対して同相的信号である主スイッチＰＷＭ信号（Ｓａｘ）を生成するのに対し、スイッチ素子（Ｑｗ１）は、抵抗（Ｒｗ１）を接続し、エミッタ接地とし、ＰＷＭ信号（Ｓａ）に対して反転的信号である前記補助スイッチＰＷＭ信号（Ｓａｗ）を生成する。
【００８９】
ここで、前記主スイッチＰＷＭ信号（Ｓａｘ）には、抵抗（Ｒｘ２）とコンデンサ（Ｃｘ１）のＣＲ回路の時定数に従う遅延回路が挿入されており、バッファ（Ｂｆｘ）を介して次段に出力される。この遅延回路では、ハイになる場合は十分に遅延を取る事ができ、逆に、前記バッファ（Ｂｆｘ）の電圧が、ハイからローになる場合においては、前記抵抗（Ｒｘ２）に並列にダイオード（Ｄｘ１）を追加し、素早くコンデンサ（Ｃｘ１）より電荷を抜いて遅延時間を短くするように調整されており、前記主スイッチ素子（Ｑｘ）がオンするときの信号のみを遅延させている。
【００９０】
続いて、前記バッファ（Ｂｆｘ）より出力される信号は、ベース抵抗（Ｒｘ３）を介し、前記主スイッチ素子（Ｑｘ）を駆動するための駆動回路（Ｕｑｘ）へ伝達される。前記駆動回路（Ｕｑｘ）のスイッチ素子（Ｑｘ２，Ｑｘ３）の接続点よりコンデンサ（Ｃｘ２）と電流制限抵抗である抵抗（Ｒｘ４）を介し、パルストランス（Ｔｘ）の１次側巻線（Ｐｘ）へと信号が伝達される。パルストランス（Ｔｘ）の２次側巻線（Ｓｘ）からは、前記主スイッチ素子（Ｑｘ）のゲート抵抗となるべく抵抗（Ｒｘ５）が接続され、前記主スイッチ素子（Ｑｘ）を円滑にオフとさせるためドレインソース間に接続される抵抗（Ｒｘ６）が接続され、この駆動信号（Ｓｑｘ１，Ｓｑｘ２）が前記主スイッチ素子（Ｑｘ）に伝達される。
【００９１】
一方、前記補助スイッチＰＷＭ信号（Ｓａｗ）に対しては、同様に、抵抗（Ｒｗ２，Ｒｗ３）とコンデンサ（Ｃｗ１）とダイオード（Ｄｗ１）とバッファ（Ｂｆｗ）からなる遅延回路（Ｕｍ）により遅延が与えられる。バッファ（Ｂｆｗ）を介して出力される信号は、スイッチ素子（Ｑｗ２，Ｑｗ３）へ、ベース抵抗（Ｒｗ４）を介し伝達され、スイッチ素子（Ｑｗ２，Ｑｗ３）の接続点よりコンデンサ（Ｃｗ２）と電流制限抵抗である抵抗（Ｒｗ７）を介し、パルストランス（Ｔｗ）の１次側巻線（Ｐｗ）へと伝達され、２次側巻線（Ｓｗ）から前記補助スイッチ素子（Ｑｗ）のゲート抵抗である抵抗（Ｒｗ５）と前記補助スイッチ素子（Ｑｗ）を円滑にオフとさせるためドレインソース間に接続される抵抗（Ｒｗ６）とが接続され、生成された駆動信号（Ｓｑｗ１，Ｓｑｗ２）が前記補助スイッチ素子（Ｑｗ）に伝達される。
【００９２】
以上の構成により、この図の制御回路は、前記ランプ電流検出信号（Ｓｘｉ）が前記目標ランプ電流信号（Ｓｂｖ）との誤差が小さくなるよう、本発明の高圧放電ランプ点灯装置をフィードバック制御することができる。
【００９３】
その際、主スイッチ素子（Ｑｘ）および補助スイッチ素子（Ｑｗ）を、スイッチング損失が低減される仕方でオンオフ制御することができる。なお、主スイッチ素子（Ｑｘ）、補助スイッチ素子（Ｑｗ）の両方のスイッチ素子への主スイッチＰＷＭ信号（Ｓａｘ）、補助スイッチＰＷＭ信号（Ｓａｗ）に対し遅延回路（Ｕｎ，Ｕｍ）を持たせ、各スイッチ素子が同時にオン状態にならないようにしたものである。
【００９４】
なお、この図に現れる前記演算増幅器（Ａｄｅ）や鋸歯状波発振器（Ｏｓｃ）、鋸歯状波と比較するため比較器（Ｃｍｇ）、スイッチ素子（Ｑｘ１，Ｑｗ１）等の機能ブロックが集積された市販のＩＣとして、例えば、テキサスインスツルメンツ社製ＴＬ４９４などを利用することができる。
【００９５】
図８は、前記図６と同様に、本発明のＤＣ−ＤＣコンバータの前記駆動制御部（Ｇｗ）と前記フィードバック制御部（Ｆｂ）の構成を簡略化して示す図である。
【００９６】
前記駆動能力制御回路（Ｕｄ）からは、前記ＰＷＭ信号（Ｓａ）が出力されている。ここで、前記主スイッチ素子（Ｑｘ）と前記補助スイッチ素子（Ｑｗ）とは、前述したように交互にオン状態になるようにしなければならないため、前記主スイッチ素子（Ｑｘ）の駆動信号となるべき前記主スイッチＰＷＭ信号（Ｓａｘ）と、その反転の信号、つまり前記補助スイッチ素子（Ｑｗ）の駆動信号となるべき前記補助スイッチＰＷＭ信号（Ｓａｗ）が駆動回路（Ｕｑ）によって生成される。ここで、前記駆動回路（Ｕｑ）は、スイッチ素子を駆動するための機能と、前記補助スイッチＰＷＭ信号（Ｓａｗ）と前記主スイッチＰＷＭ信号（Ｓａｘ）の信号生成のための機能とを兼ねており、前記主スイッチ素子（Ｑｘ）と前記補助スイッチ素子（Ｑｗ）の駆動タイミングは、遅延回路（Ｕｇｘ，Ｕｇｗ）によって調整され、これらは、スイッチ素子を駆動させるための駆動信号（Ｓｑｘ，Ｓｑｗ）に変換される。
【００９７】
図９は、前記図８記載の構成に対応した前記フィードバック制御部（Ｆｂ）の一部と、ＤＣ−ＤＣコンバータの前記駆動制御部（Ｇｗ）の回路構成の一実施例を示す図である。
【００９８】
前記駆動能力制御回路（Ｕｄ）から出力された前記ＰＷＭ信号（Ｓａ）は、前記駆動回路（Ｕｑ）において、スイッチ素子（Ｑａ１，Ｑａ２）よりなる駆動回路により抵抗（Ｒａ）とコンデンサ（Ｃａ）を介して、パルストランス（Ｔｒ）の１次巻線（Ｐｈ）が駆動される。ここで、前記パルストランス（Ｔｒ）における２次巻線（Ｓｈ）と２次巻線（Ｔｈ）とは、逆の極性で結合させてあり、このため、主スイッチＰＷＭ信号（Ｓａｘ）と補助スイッチＰＷＭ信号（Ｓａｗ）とを、相対的に反転され、絶縁された信号として生成することができる。
【００９９】
生成された前記主スイッチＰＷＭ信号（Ｓａｘ）は、ダイオード（Ｄｙ１）と抵抗（Ｒｙ１，Ｒｙ２）およびコンデンサ（Ｃｙ１）からなる前記遅延回路（Ｕｇｘ）により遅延を与えられ、ゲート駆動のための抵抗（Ｒｙ３，Ｒｙ４）を介して前記主スイッチ素子（Ｑｘ）に対する駆動信号（Ｓｑｘ１，Ｓｑｘ２）が生成される。同様に、補助スイッチＰＷＭ信号（Ｓａｗ）は、ダイオード（Ｄｅ１）と抵抗（Ｒｅ１，Ｒｅ２）およびコンデンサ（Ｃｅ１）からなる前記遅延回路（Ｕｇｘ）により遅延を与えられ、ゲート駆動のための抵抗（Ｒｅ３，Ｒｅ４）を介して前記補助スイッチ素子（Ｑｗ）に対する駆動信号（Ｓｑｗ１，Ｓｑｗ２）が生成される。
【０１００】
このような構成により、前記主スイッチ素子（Ｑｘ）と前記補助スイッチ素子（Ｑｗ）とは、同時にオン状態にならないような余裕を設けて、交互にオン状態とすることができる。なお、この回路構成のものは、図７記載の回路構成に比して、パルストランスの個数を１個削減できるため、安価に構成されるものである。
【０１０１】
ところで、先に前記図２に関して説明したように、前記補助スイッチ素子（Ｑｗ）のオン状態への遷移は、この時点より以前の、前記主スイッチ素子（Ｑｘ）がオフ状態になる前記時点（ｔ２）から始まる、前記逆並列ダイオード（Ｄｑｗ）に電流が流れていて、前記補助スイッチ素子（Ｑｗ）の電圧が前記逆並列ダイオード（Ｄｑｗ）の順方向電圧しか発生していない期間（τｘ）内に完了させておけば、ゼロ電圧スイッチングが達成されるが、このゼロ電圧スイッチング機能を利用しない場合は、前記補助スイッチ素子（Ｑｗ）のオン状態の期間を略一定とすることにより、回路全体の動作を、前記主スイッチ素子（Ｑｘ）および前記補助スイッチ素子（Ｑｗ）のスイッチングにおける相対的なタイミングの制約を緩和することができる。
【０１０２】
例えば、図１０に示すように、前記主スイッチ素子（Ｑｘ）がオン状態に遷移する時点（ｔ５）よりも、略一定の期間（τｆ）だけ先行する時点（ｔ３’）から、略一定の期間（τｗ）において前記補助スイッチ素子（Ｑｗ）をオン状態にするようにしてもよい。
【０１０３】
図１１は、このような前記補助スイッチ素子（Ｑｗ）の駆動を実現するために、前記図９に記載の駆動制御部（Ｇｗ）において、前記２次巻線（Ｔｈ）以降の部分に変更を加える場合の一例を示すものである。すなわち、２次巻線（Ｔｈ）の極性を前記２次巻線（Ｓｈ）と同相とし、コンデンサ（Ｃｚ１）とダイオード（Ｄｚ２）からなる微分回路を追加している。
【０１０４】
図１２は、本発明の請求項２の発明の一実施例を示す図である。この実施例は、外部トリガ方式と呼ばれるスタータを利用する高圧放電ランプ点灯装置で、前記高圧放電ランプ（Ｌｄ）において、主たる放電のための電極以外の補助電極（Ｅｔ）を前記放電空間（Ｓｄ）に接しないよいように設けたもので、この補助電極（Ｅｔ）と前記第１および第２の電極との間に高電圧を印加して、放電空間（Ｓｄ）にプラズマを発生させ、このプラズマを種として、第１の電極と第２の電極の間に予め印加された電圧（すなわち無負荷開放電圧）によって主たる放電を開始させるものである。
【０１０５】
図１３は、本発明の請求項２の発明の一実施例として、高圧放電ランプ（Ｌｄ）に交流電圧を印加する、外部トリガ方式の高圧放電ランプ点灯装置を示す図である。
ＤＣ−ＤＣコンバータの直流出力部にスイッチ素子を追加してフルブリッジインバータを構成し、これにより高圧放電ランプ（Ｌｄ）に交流的な放電電圧を印加することができるようにしたものである。追加された各スイッチ素子は、フルブリッジ駆動用の制御回路部（Ｇｆ）によって駆動され、フルブリッジインバータの対角要素のスイッチ素子（Ｑ１，Ｑ４）、スイッチ素子（Ｑ２，Ｑ３）が同時に導通するように対角要素で交互に駆動されるように制御される。
【０１０６】
本明細書に記載の回路構成は、本発明の光源装置の動作や機能、作用を説明するために、必要最少限のものを記載したものである。したがって、実施例で説明した回路動作の詳細事項、例えば、信号の極性であるとか、具体的な回路素子の選択や追加、省略、或いは素子の入手の便や経済的理由に基づく変更などの創意工夫は、実際の装置の設計業務において、精力的に遂行されることを前提としている。
【０１０７】
とりわけ過電圧や過電流、過熱などの破損要因から給電装置のＦＥＴ等のスイッチ素子などの回路素子を保護するための機構、または、給電装置の回路素子の動作に伴って発生する放射ノイズや伝導ノイズの発生を低減したり、発生したノイズを外部に出さないための機構、例えば、スナバ回路やバリスタ、クランプダイオード、（パルスバイパルス方式を含む）電流制限回路、コモンモードまたはノーマルモードのノイズフィルタチョークコイル、ノイズフィルタコンデンサなどは、必要に応じて、実施例に記載の回路構成の各部に
追加されることを前提としている。
【０１０８】
【発明の効果】
本発明の請求項１の発明によると、従来のＤＣ−ＤＣコンバータが抱える問題、すなわち、主スイッチ素子の幅広い導通比の可変範囲においてスイッチング損失を低減することを、低コストで実現することが困難であった問題を解決したＤＣ−ＤＣコンバータを提供することができる。
【０１０９】
また、本発明の請求項２の発明によると、従来の高圧放電ランプ点灯装置が抱える問題、すなわち、スイッチング損失を低減することを、低コストで実現することが困難であった問題を解決した高圧放電ランプ点灯装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の請求項１のＤＣ−ＤＣコンバータの回路構成を示す図である。
【図２】請求項１のＤＣ−ＤＣコンバータの回路構成に対応した電圧および電流波形を示す図である。
【図３】本発明の請求項２のＤＣ−ＤＣコンバータの回路構成を示す図である。
【図４】本発明の請求項１の一実施例を示す図である。
【図５】本発明の請求項１の一実施例を示す図である。
【図６】本発明のＤＣ−ＤＣコンバータの駆動制御部（Ｇｗ）およびフィードバック制御部（Ｆｂ）の構成を示す図である。
【図７】本発明のＤＣ−ＤＣコンバータの駆動制御部（Ｇｗ）およびフィードバック制御部（Ｆｂ）一部の回路構成の一実施例を示す図である。
【図８】本発明のＤＣ−ＤＣコンバータの駆動制御部（Ｇｗ）およびフィードバック制御部（Ｆｂ）の構成を示す図である。
【図９】本発明のＤＣ−ＤＣコンバータの駆動制御部（Ｇｗ）およびフィードバック制御部（Ｆｂ）一部の回路構成の一実施例を示す図である。
【図１０】請求項１のＤＣ−ＤＣコンバータの回路構成に対応した電圧および電流波形の一実施例を示す図である。
【図１１】本発明のＤＣ−ＤＣコンバータの駆動制御部（Ｇｗ）の回路構成の一実施例を示す図である。
【図１２】本発明の請求項２の一実施例を示す図である。
【図１３】本発明の請求項２の一実施例を示す図である。
【図１４】請求項１のＤＣ−ＤＣコンバータの実測の電圧および電流波形を示す図である。
【図１５】従来の降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータの回路構成を示す図である。
【図１６】従来の降圧Ｂｕｃｋ型ＤＣ−ＤＣコンバータの回路構成の電圧および電流波形を示す図である。
【符号の説明】
Ａｄｅ      演算増幅器
Ｂｆｗ      バッファ
Ｂｆｘ      バッファ
Ｃａ        コンデンサ
Ｃｅ１      コンデンサ
Ｃｉ        コンデンサ
Ｃｍｇ      比較器
Ｃｐ        コンデンサ
Ｃｗ        共振コンデンサ
Ｃｗ１      コンデンサ
Ｃｗ２      コンデンサ
Ｃｘ        平滑コンデンサ
Ｃｘ’      平滑コンデンサ
Ｃｘ１      コンデンサ
Ｃｘ２      コンデンサ
Ｃｙ１      コンデンサ
Ｃｚ１      コンデンサ
Ｄｅ１      ダイオード
Ｄｑｗ      逆並列ダイオード
Ｄｑｘ      逆並列ダイオード
Ｄｗ        ダイオード
Ｄｗ１      ダイオード
Ｄｘ        フライホイールダイオード
Ｄｘ’      フライホイールダイオード
Ｄｘ１      ダイオード
Ｄｙ１      ダイオード
Ｄｚ２      ダイオード
Ｅ１        電極
Ｅ２        電極
Ｅｔ        補助電極
Ｆｂ        フィードバック制御部
Ｇｆ        制御回路部
Ｇｉ        ゲート駆動回路
Ｇｗ        駆動制御部
Ｇｘ’      駆動制御部
Ｈｉ        ２次側巻線
ＩＬｘ’    主コイル電流
ＩＱｗ      補助スイッチ素子電流
ＩＱｘ      主スイッチ素子電流
ＩＱｘ’    電流
Ｌｄ        高圧放電ランプ
Ｌｗ        補助コイル
Ｌｘ        主コイル
Ｌｘ’      主コイル
Ｏｓｃ      鋸歯状波発振器
Ｐｈ        １次巻線
Ｐｉ        １次側巻線
Ｐｗ        １次側巻線
Ｐｘ        １次側巻線
Ｑ１        スイッチ素子
Ｑ２        スイッチ素子
Ｑ３        スイッチ素子
Ｑ４        スイッチ素子
Ｑａ１      スイッチ素子
Ｑａ２      スイッチ素子
Ｑｉ        スイッチ素子
Ｑｗ        補助スイッチ素子
Ｑｗ１      スイッチ素子
Ｑｗ２      スイッチ素子
Ｑｗ３      スイッチ素子
Ｑｘ        主スイッチ素子
Ｑｘ’      主スイッチ素子
Ｑｘ１      スイッチ素子
Ｑｘ２      スイッチ素子
Ｑｘ３      スイッチ素子
Ｒ１        シャント抵抗
Ｒ２        分圧抵抗
Ｒ３        分圧抵抗
Ｒａ        抵抗
Ｒｅ１      抵抗
Ｒｅ２      抵抗
Ｒｅ３      抵抗
Ｒｅ４      抵抗
Ｒｉ        抵抗
Ｒｗ１      抵抗
Ｒｗ２      抵抗
Ｒｗ３      抵抗
Ｒｗ４      ベース抵抗
Ｒｗ５      抵抗
Ｒｗ６      抵抗
Ｒｗ７      抵抗
Ｒｘ１      抵抗
Ｒｘ２      抵抗
Ｒｘ３      ベース抵抗
Ｒｘ４      抵抗
Ｒｘ５      抵抗
Ｒｘ６      抵抗
Ｒｙ１      抵抗
Ｒｙ２      抵抗
Ｒｙ３      抵抗
Ｒｙ４      抵抗
Ｓａ        ＰＷＭ信号
Ｓａｗ      補助スイッチＰＷＭ信号
Ｓａｘ      主スイッチＰＷＭ信号
Ｓｂｖ      目標ランプ電流信号
Ｓｄ        放電空間
Ｓｄ１      積分信号
Ｓｈ        ２次巻線
Ｓｑｗ      駆動信号
Ｓｑｗ１    駆動信号
Ｓｑｗ２    駆動信号
Ｓｑｘ      駆動信号
Ｓｑｘ１    駆動信号
Ｓｑｘ２    駆動信号
Ｓｗ        ２次側巻線
ＳｗＬ      スイッチング損失
Ｓｘ        ２次側巻線
Ｓｘｉ      ランプ電流検出信号
Ｓｘｖ      ランプ電圧検出信号
Ｔ          期間
Ｔｈ        ２次巻線
Ｔｉ        トランス
Ｔｏｆｆ    期間
Ｔｏｎ      期間
Ｔｒ        パルストランス
Ｔｗ        パルストランス
Ｔｘ        パルストランス
Ｕｄ        駆動能力制御回路
Ｕｇｗ      遅延回路
Ｕｇｘ      遅延回路
Ｕｉ        スタータ
Ｕｊ        演算回路
Ｕｍ        遅延回路
Ｕｎ        遅延回路
Ｕｑ        駆動回路
Ｕｑｗ      駆動回路
Ｕｑｘ      駆動回路
ＶＬ        ランプ電圧
Ｖｉｎ      直流電源
ＶｗＤ      補助スイッチ素子端子間電圧
ＶｗＧ      補助スイッチ素子ゲート駆動信号
ＶｘＤ      主スイッチ素子端子間電圧
ＶｘＤ’    電圧
ＶｘＧ      主スイッチ素子ゲート駆動信号
ＶｘＧ’    主スイッチ素子ゲート駆動信号
Ｚｘ        負荷
ｔ１        時点
ｔ２        時点
ｔ３        時点
ｔ３’      時点
ｔ４        時点
ｔ５        時点
ｔ６        時点
τｆ        期間
τｗ        期間
τｘ        期間
τｙ        スイッチ導通禁止期間
τｚ        期間
【図１】
2005051845.tif 000003
【図２】
2005051845.tif 000004
【図３】
2005051845.tif 000005
【図４】
2005051845.tif 000006
【図５】
2005051845.tif 000007
【図６】
2005051845.tif 000008
【図７】
2005051845.tif 000009
【図８】
2005051845.tif 000010
【図９】
2005051845.tif 000011
【図１０】
2005051845.tif 000012
【図１１】
2005051845.tif 000013
【図１２】
2005051845.tif 000014
【図１３】
2005051845.tif 000015
【図１４】
2005051845.tif 000016
【図１５】
2005051845.tif 000017
【図１６】
2005051845.tif 000018