(57)【要約】【課題】  高耐圧な半導体装置及び半導体装置の製造方法を提供する。【解決手段】  第一の半導体材料としての炭化珪素半導体基体１００と、この炭化珪素半導体基体１００上の第一主面側に、炭化珪素とはバンドギャップの異なる第二の半導体材料として、Ｎ−型の多結晶シリコンからなるＮ−型多結晶シリコン層３Ａが形成される。そして、炭化珪素半導体基体１００とＮ−型多結晶シリコン層３Ａとの間にへテロ接合が形成される。また、炭化珪素半導体基体１００の第一主面側には不純物が導入された不純物導入領域４がヘテロ接合に接するように形成された電界緩和領域５が形成される。【選択図】      図１
2005051096.tif 000002
【特許請求の範囲】
【請求項１】
第一の半導体材料と該第一の半導体材料とはバンドギャップの異なる第二の半導体材料とによって形成されるヘテロ接合と、前記第二の半導体材料に不純物を導入することによって形成され且つ前記ヘテロ接続と接するように前記第一の半導体材料に形成された不純物導入領域と、からなる電界緩和領域を備えたことを特徴とする半導体装置。
【請求項２】
第一導電型の第一の半導体材料からなる半導体基体と、前記半導体基体の第一主面に接するように形成されたアノード電極と前記第一主面に対向する反対主面に接するように形成されたカソード電極を有する半導体装置において、
前記アノード電極と前記半導体基体との間に、前記第一の半導体材料と前記第一の半導体材料とはバンドギャップの異なる第二の半導体材料とによって形成されるヘテロ接合と、前記第二の半導体材料に不純物を導入することによって形成され且つ前記ヘテロ接合と接するように前記第一の半導体材料に形成された不純物導入領域と、からなる電界緩和領域を備えたことを特徴とする半導体装置。
【請求項３】
前記電界緩和領域が、前記アノード電極の外周部に環状に配置されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記電界緩和領域は、所定の間隔をおいて配置されることを特徴とする請求項２または請求項３のいずれかに記載の半導体装置。
【請求項５】
第一の半導体材料からなる半導体基体の所定の位置に形成されたソース領域と、ドレイン領域と、駆動領域の少なくとも３つの領域から構成される活性領域を有するスイッチ素子を形成する半導体装置において、
前記第一の半導体材料と前記第一の半導体材料とはバンドギャップの異なる第二の半導体材料とによって形成されるヘテロ接合と、前記第二の半導体材料に不純物を導入することによって形成され且つ前記ヘテロ接合と接するように前記第一の半導体材料に形成された不純物導入領域と、からなる電界緩和領域を備えたことを特徴とする半導体装置。
【請求項６】
前記電界緩和領域は、前記活性領域の外周部に、環状に配置されたことを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記電界緩和領域は、前記活性領域の内部の少なくとも１箇所に配置されていることを特徴とする請求項５または請求項６のいずれかに記載の半導体装置。
【請求項８】
前記スイッチ素子は、前記半導体基体からなるドレイン領域と、前記第一の半導体材料とはバンドギャップが異なる第二の半導体材料からなるソース領域と、前記半導体基体と前記ソース領域に隣接して絶縁膜を介して配置されたゲート電極と、前記ソース領域に接するように形成されたソース電極と、前記ドレイン領域に接するように形成されたドレイン電極と、を備えたことを特徴とする請求項５〜請求項７のいずれか１項に記載の半導体装置。
【請求項９】
前記半導体基体の第一主面の所定位置に、溝を形成したことを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記第一の半導体材料は、炭化珪素であることを特徴とする請求項１〜請求項９のいずれか１項に記載の半導体装置。
【請求項１１】
前記第二の半導体材料は、単結晶シリコン、多結晶シリコン、アモルファスシリコンのうちの少なくとも一つであることを特徴とする請求項１〜請求項１０のいずれか１項に記載の半導体装置。
【請求項１２】
第一の半導体材料と、前記第一の半導体材料とはバンドギャップが異なる第二の半導体材料からなるヘテロ接合を形成する工程と、
前記第二の半導体材料に不純物を導入すると同時に前記ヘテロ接合に接するように前記第一の半導体材料中に前記不純物導入領域を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項１３】
前記不純物を導入する工程が、イオン注入によって行われることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記第二の半導体材料の全面、或いは一部の厚さが前記イオン注入により導入される不純物の飛程よりも薄くなるように前記第二の半導体材料を形成する工程を有することを特徴とする請求項１２または請求項１３のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高耐圧な半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の炭化珪素を用いた高耐圧のダイオードを得るための接合の一つに、“パワーデバイス・パワーＩＣハンドブック  電気学会  高性能高機能パワーデバイス・パワーＩＣ調査専門委員会  編  コロナ社  ｐ．１２〜２１”（非特許文献）に記載されるショットキー接合がある。上記非特許文献では、この接合はシリコンを基本に記述されており、炭化珪素においても広く適用されている。
【非特許文献１】“パワーデバイス・パワーＩＣハンドブック  電気学会  高性能高機能パワーデバイス・パワーＩＣ調査専門委員会  編  コロナ社  ｐ．１２〜２１”
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ショットキー接合を炭化珪素へ適用し、高耐圧なダイオードを実現するためには、ショットキー電極端部における電界集中を緩和するために、ショットキー電極端部に電界緩和領域として拡散層を形成する必要がある。この拡散層を形成する際には、イオン注入が用いられるが、炭化珪素の場合、注入後の活性化熱処理に１５００℃以上の高温が必要になるため、熱処理中に炭化珪素基板表面が劣化し、劣化した炭化珪素基板表面には良好なショットキー接合が形成できず、高耐圧なダイオードを実現することが難しいという問題があった。
【０００４】
本発明は、上記の課題を解決するためになされたものであり、その目的とするところは、高耐圧な半導体装置及び半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明は、第一の半導体材料と該第一の半導体材料とはバンドギャップの異なる第二の半導体材料とによって形成されるヘテロ接合と、前記第二の半導体材料に不純物を導入することによって形成され且つ前記ヘテロ接続と接するように前記第一の半導体材料に形成された不純物導入領域と、からなる電界緩和領域を備えたことを特徴とする。
【発明の効果】
【０００６】
本発明に係る半導体装置、及び半導体装置の製造方法によれば、高温の熱処理を行わずに電界緩和領域を形成することができ、高耐圧なダイオード、或いはスイッチ素子を提供することができる。
【発明を実施するための最良の形態】
【０００７】
以下に、本発明の実施形態を、図面に基づいて説明する。
【０００８】
＜第１の実施形態＞
本発明の第１の実施形態について、図１、図２、図３、及び図４に基づいて説明する。図１は、本発明の第１の実施形態に係る炭化珪素半導体装置の構成を示す断面図である。
【０００９】
図１において、Ｎ＋型の炭化珪素基板１の上にＮ−型の炭化珪素エピタキシャル層２を形成することにより、第一導電型であるＮ型の炭化珪素半導体基体１００が形成されている。即ち、第一の半導体材料が炭化珪素である炭化珪素半導体基体１００が炭化珪素基板１と炭化珪素エピタキシャル層２とから構成されている。
【００１０】
この炭化珪素半導体基体１００上、第一主面側、即ち炭化珪素エピタキシャル層２側に、炭化珪素とはバンドギャップの異なる第二の半導体材料として、Ｎ−型の多結晶シリコンからなるＮ−型多結晶シリコン層３Ａが形成され、炭化珪素エピタキシャル層２とＮ−型多結晶シリコン層３Ａとの間にへテロ接合が形成されている。
【００１１】
また、炭化珪素半導体基体１００の第一主面側、即ち炭化珪素エピタキシャル層２側には不純物が導入された不純物導入領域４がヘテロ接合に接するように形成された電界緩和領域５が形成されている。炭化珪素基板１の裏面にはカソード電極６が金属等の導体材料によって形成されている。また、炭化珪素エピタキシャル層２に接するように形成されたＮ−型多結晶シリコン層３Ａはアノード電極７としての役割も兼ねている。
【００１２】
即ち、図１に示す炭化珪素半導体装置は、Ｎ−型多結晶シリコン層３Ａからなるアノード電極７とカソード電極６を有するダイオードの構造となっている。
【００１３】
次に、図１に示した本発明の第１の実施形態に係る炭化珪素半導体装置の製造方法を、図２を用いて説明する。
【００１４】
まず、図２（Ａ）に示すように、Ｎ＋型の炭化珪素基板１の上にＮ−型の炭化珪素エピタキシャル層２を形成したＮ型の炭化珪素半導体基体１００を用意する。炭化珪素エピタキシャル層２の濃度及び厚さは、例えば１×１０１６ｃｍ−３、１０μｍである。
【００１５】
次に、図２（Ｂ）に示すように、ＬＰ−ＣＶＤ法により多結晶シリコンを、例えば１０００Å堆積し、多結晶シリコン層３を形成した後、イオン注入法により燐８を多結晶シリコン層３に注入し、不純物を多結晶シリコン中に導入する。
【００１６】
なお、この際のイオン注入の条件は、例えば加速電圧７０ＫｅＶ、ドーズ１×１０１４ｃｍ−２である。この条件下では注入される燐８の飛程が多結晶シリコン層３の厚さよりも大きくなるため、多結晶シリコン層３を介して炭化珪素エピタキシャル層２側にも燐８が注入され不純物導入領域４が形成される。即ち、炭化珪素エピタキシャル層２と多結晶シリコン層３とのヘテロ接合、並びに不純物導入領域４からなる電界緩和領域５が形成される。
【００１７】
次に、図２（Ｃ）に示すように、窒素雰囲気中にて９５０℃２０分間の熱処理を行い、多結晶シリコン層３に注入した燐８を活性化させた後、フォトリソグラフィとエッチングにより多結晶シリコン層３をパターニングし、Ｎ−型多結晶シリコン層３Ａを形成する。
【００１８】
次いで、図２（Ｄ）に示すように、スパッタ法にてＮ＋型の炭化珪素基板１の裏面にＴｉ（チタン）、Ｎｉ（ニッケル）の順に堆積し、窒素雰囲気中で１０００℃１分間のＲＴＡ（Rapid Thermal Anneal）を行い、カソード電極６を形成し、図１に示した本発明の第１の実施形態による炭化珪素半導体装置を完成させる。
【００１９】
第１の実施形態に係る炭化珪素半導体装置の製造方法によれば、第一の半導体材料である炭化珪素基体１００に第二の半導体材料である多結晶シリコン層３を堆積することでヘテロ接合を形成することができる。また、多結晶シリコン層３への不純物導入にイオン注入を用いているので精度良く、不純物を導入することができる。
【００２０】
更に、多結晶シリコン層３の厚さが不純物導入時における燐８の飛程より薄く形成されているため、イオン注入による多結晶シリコン層３への不純物導入と同時にＮ−型の炭化珪素エピタキシャル層２にも不純物が導入され不純物導入領域４を形成することができ、その結果、自己整合的に電界緩和領域５を形成することができる。
【００２１】
このように製造した第１の実施形態における炭化珪素半導体装置の具体的な動作について、図１中の、ａ点からｂ点におけるエネルギーバンド構造を用いて説明する。
【００２２】
図３（Ａ）は熱平衡状態、即ちＮ−型多結晶シリコン層３Ａ（アノード電極７）、カソード電極６のいずれも接地とした状態におけるエネルギーバンド構造を示している。
【００２３】
炭化珪素及びＮ−型多結晶シリコンの電子親和力χＳｉＣ、χＰｏｌｙの差により、熱平衡状態下にあるヘテロ接合界面におけるＮ−型多結晶シリコン層３Ａ（アノード電極７）側には蓄積層が形成され、ヘテロ接合界面には障壁φｈ５０が形成されている。
【００２４】
このため、本素子のＮ−型多結晶シリコン層３Ａ（アノード電極７）に然るべき電圧を印加し、カソード電極６を接地の状態にすると、電子がカソード電極６から炭化珪素基板１、炭化珪素エピタキシャル層２、不純物導入領域４を経て、Ｎ−型多結晶シリコン層３Ａ（アノード電極７）へと流れる。つまり、ダイオードの順方向特性を示す。
【００２５】
次に、本素子のＮ−型多結晶シリコン層３Ａ（アノード電極７）を接地、カソード電極６に高電圧を印加した状態、即ち逆方向電圧印加時における動作について説明する。
【００２６】
本素子において、不純物導入領域４とヘテロ接合とからなる電界緩和領域５が存在しない場合、逆方向電圧印加時にはヘテロ接合界面に高電界が印加され、エネルギーバンド構造は図３（Ｂ）のように変化し、ヘテロ接合界面に生じた障壁φｈ５０により電子５１は遮られ、遮断状態を保持する。
【００２７】
この際、ヘテロ接合界面におけるＮ−型多結晶シリコン層３Ａ（アノード電極７）側に蓄積された電子５１の一部は、高電界が印加されたことにより障壁φｈ５０中をトンネリングする、或いは障壁φｈ５０を乗り越えることで、Ｎ−型多結晶シリコン層３Ａから炭化珪素エピタキシャル層２へと移動しようとするが、電界緩和領域５が存在している場合、電界緩和領域５によってヘテロ接合界面に及ぶ電界が緩和されるため、ヘテロ接合からの逆方向漏れ電流を低減することができる。
【００２８】
発明者らが、本発明の第１の実施形態にかかる炭化珪素半導体装置を作製、実験を行った結果から得られたダイオードの逆方向特性を図４に示す。電界緩和領域５を有するダイオードは、電界緩和領域５がない場合と比較して逆方向漏れ電流が非常に少なく、良好な逆方向特性を示している。実験結果から理解されるように、本素子はヘテロ接合のみの場合においても、高い逆方向耐圧を有しているが、電界緩和領域５を設けることで漏れ電流をより低減することが可能になり、より一層遮断性の高いダイオードを実現することができる。
【００２９】
第１の実施形態における炭化珪素半導体装置は、従来のエッジターミネーション領域などと異なり、高温の活性化アニールを用いずに形成することができるため、炭化珪素エピタキシャル層２の表面が劣化することがない。また、多結晶シリコン層３への不純物導入時に電界緩和領域５を自己整合的に形成することができるので、プロセスの簡易化を図ることができる。
【００３０】
また、第一の半導体材料に炭化珪素を用いることで、より高耐圧な半導体装置を提供することができる。
【００３１】
更に、第二の半導体材料に多結晶シリコンを用いることで、デバイス製造時のエッチングや伝導度制御などのプロセスを簡易化することができる。
【００３２】
＜第２の実施形態＞
本発明の第２の実施形態について、図５、図６に基づいて説明する。図５は、本発明の第２の実施形態に係る炭化珪素半導体装置の断面図である。
【００３３】
本発明の第２の実施形態に係る炭化珪素半導体装置は、第１の実施形態における炭化珪素半導体装置とほぼ同じ構造になっているが、炭化珪素エピタキシャル層２に接するように形成されたＮ−型多結晶シリコン層３Ａ（アノード電極７）の外周部にのみ電界緩和領域５が形成されている点が、第１の実施形態における炭化珪素半導体装置とは異なっている。
【００３４】
次に、図５に示した本発明の第２の実施形態による炭化珪素半導体装置の製造方法を、図６を用いて説明する。
【００３５】
なお、本発明の第１の実施形態による炭化珪素半導体装置の製造方法と同様の工程における図については省略している。
【００３６】
まず、Ｎ＋型の炭化珪素基板１の上にＮ−型の炭化珪素エピタキシャル層２を形成したＮ型の炭化珪素半導体基体１００を用意する。炭化珪素エピタキシャル層２の濃度及び厚さは、例えば１×１０１６ｃｍ−３、１０μｍである。
【００３７】
次に、図６（Ａ）に示すように、ＬＰ−ＣＶＤ法により多結晶シリコンを堆積し多結晶シリコン層３を形成する。このとき多結晶シリコン層３の厚さは、不純物導入時におけるイオン注入のイオンの飛程より大きくなるようにする。例えばイオン注入の条件が燐を加速電圧７０ＫｅＶ、ドーズ１×１０１４ｃｍ−２で注入する場合、多結晶シリコン層３の厚さは例えば５０００Åである。
【００３８】
次いで、フォトリソグラフィとエッチングにより、多結晶シリコン層３の外周部を不純物導入時におけるイオン注入のイオンの飛程より小さくなるような厚さにする。例えば、イオン注入の条件が前述の条件である場合、飛程より小さくなるような多結晶シリコン層３の厚さは例えば１０００Åである。つまり、多結晶シリコン層３の厚さが異なる領域、具体的には不純物導入時におけるイオン注入のイオンの飛程より大きい領域、或いは小さい領域を形成する。
【００３９】
次に、図６（Ｂ）に示すように、イオン注入法により多結晶シリコン層３に燐８を導入する。イオン注入の条件は前述のように、例えば加速電圧７０ＫｅＶ、ドーズ１×１０１４ｃｍ−２である。この際に、多結晶シリコン層３の厚さが燐８の飛程より小さい領域直下の炭化珪素エピタキシャル層２側にも燐８が注入され不純物導入領域４が形成される。
【００４０】
即ち、炭化珪素エピタキシャル層２と多結晶シリコン層３とによるヘテロ接合と不純物導入領域４からなる電界緩和領域５が形成される。
【００４１】
次に、窒素雰囲気中にて９５０℃２０分間の熱処理を行い、多結晶シリコン層３に注入した燐８を活性化させた後、フォトリソグラフィとエッチングにより多結晶シリコン層３をパターニングし、Ｎ−型多結晶シリコン層３Ａを形成する。なお、この際にＮ−型多結晶シリコン層３Ａの最外周部が不純物導入領域４上になるようにパターニングする。
【００４２】
その後、スパッタ法にてＮ＋型の炭化珪素基板１の裏面にＴｉ（チタン）、Ｎｉ（ニッケル）の順に堆積し、窒素雰囲気中で１０００℃１分間のＲＴＡ（Rapid Thermal Anneal）を行い、カソード電極６を形成し、図５に示した炭化珪素半導体装置を完成させる。
【００４３】
このように製造した第２の実施形態における炭化珪素半導体装置は、第１の実施形態にて示した効果に加えて、逆方向電圧印加時に電界が最も集中するＮ−型多結晶シリコン層３Ａ（アノード電極７）の外周部に電界緩和領域５が配置されているため、電界緩和領域５を有していない場合と比較してＮ−型多結晶シリコン層３Ａ（アノード電極７）の外周部からの漏れ電流が低減され、その結果、耐圧が高くなる。
【００４４】
更に、第２の実施形態における炭化珪素半導体装置は、Ｎ−型多結晶シリコン層３Ａ（アノード電極７）の外周部にのみ電界緩和領域５が配置されているため、順方向特性は電界緩和領域５がない場合と同じ特性で、かつ高い逆方向耐圧を得ることができ、低オン抵抗を実現できる。
【００４５】
なお、第２の実施形態における炭化珪素半導体装置では電界緩和領域５がＮ−型多結晶シリコン層３Ａ（アノード電極７）の外周部に配置された構造になっているが、第２の実施形態の応用として多結晶シリコン層３をパターニングする際に図７（Ａ）に示すように多結晶シリコン層３の厚さが不純物導入時におけるイオン注入のイオンの飛程より大きい領域と小さい領域とが所定の間隔を置いて交互に配置されるようにパターニングするか、図７（Ｂ）に示すように多結晶シリコン層３の厚さが不純物導入時におけるイオン注入のイオンの飛程より小さくなる厚さで形成した後、酸化膜などからなるマスク材５２をパターニングすれば、多結晶シリコン層３への不純物導入とともに、炭化珪素エピタキシャル層２に選択的に不純物導入領域４が形成され、図７（Ｃ）、（Ｄ）に示すような電界緩和領域５が所定の間隔をおいて形成される構造になり、逆方向電圧印加時の遮断性をより向上することできる。
【００４６】
また、第１、第２の実施形態においては、多結晶シリコン層がアノード電極として機能する場合について説明したが、図８、９に示すようなアノード電極が金属からなる場合でも同様の効果を得ることができる。
【００４７】
本発明の第１、２の実施形態においては、ダイオードを例に説明したが、本発明における電界緩和領域は前述のように簡易エッジターミネーションとして用いることができる。そのため、ダイオードに限らず、スイッチ素子等においても適用することができる。
【００４８】
＜第３の実施形態＞
本発明の第３の実施形態について、図１０、及び図１１に基づいて説明する。図１０は、本発明の第３の実施形態に係る炭化珪素半導体装置の断面図である。図示のようにこの炭化珪素半導体装置は、多数配列された単位セルの外周部における断面構造を示しており、単位セルが３つ連続した構造を示している。
【００４９】
図１０において、Ｎ＋型の炭化珪素基板１の上にＮ−型の炭化珪素エピタキシャル層２を形成することにより第一導電型であるＮ型の炭化珪素半導体基体１００が形成されている。即ち、第一の半導体材料が炭化珪素である炭化珪素半導体基体１００が炭化珪素基板１と炭化珪素エピタキシャル層２とから構成されている。この炭化珪素半導体基体１００上、第一主面側、即ち炭化珪素エピタキシャル層２側に、所定の間隔でトレンチ（溝）１３が形成されている。炭化珪素エピタキシャル層２の第一主面側の所定の位置には炭化珪素半導体基体１００とはバンドギャップの異なる半導体材料であるＮ−型多結晶シリコンからなるソース領域９が形成され、炭化珪素エピタキシャル層２とソース領域９との間にへテロ接合が形成されている。ソース領域９の第一主面側の所定位置にはソース領域９に接するようにＮ＋型多結晶シリコンからなるソースコンタクト領域１６が形成されている。
【００５０】
トレンチ１３の側壁部の炭化珪素エピタキシャル層２とソース領域９とソースコンタクト領域１６に隣接してゲート絶縁膜１４を介して、ゲート電極１０が形成されている。ソースコンタクト領域１６にはソース電極１１が形成され、炭化珪素基板１の第二主面側にはドレイン電極１２が形成されている。多数配列された単位セルの外周部、及びトレンチ１３同士の間の所定領域における炭化珪素エピタキシャル層２側には不純物が導入された不純物導入領域４がヘテロ接合に接するように形成された電界緩和領域５が形成されている。ゲート電極１０とソース電極１１は層間絶縁膜１５にて電気的に絶縁されている。
【００５１】
次に、図１０に示した本発明の第１の実施形態に係る炭化珪素半導体装置の製造方法を、図１１を用いて説明する。
【００５２】
まず、図１１（Ａ）に示すように、Ｎ＋型の炭化珪素基板１の上にＮ−型の炭化珪素エピタキシャル層２を形成したＮ型の炭化珪素半導体基体１００を用意する。炭化珪素エピタキシャル層２の濃度及び厚さは、例えば１×１０１６ｃｍ−３、１０μｍである。
【００５３】
次に、図１１（Ｂ）に示すように、炭化珪素半導体基体１００の炭化珪素エピタキシャル層２側にＬＰ−ＣＶＤ法により多結晶シリコンを堆積し、多結晶シリコン層３を形成する。このとき、多結晶シリコン層３の厚さは、不純物導入時におけるイオン注入のイオンの飛程より大きくなるようにする。例えば、イオン注入の条件が燐を加速電圧７０ＫｅＶ、ドーズ１×１０１４ｃｍ−２で注入する場合、多結晶シリコン層３の厚さは例えば５０００Åである。
【００５４】
次に、図１１（Ｃ）に示すように、フォトリソグラフィとエッチングにより多結晶シリコン層３の厚さが異なる領域、具体的には不純物導入時におけるイオン注入のイオンの飛程より大きい領域、或いは小さい領域を形成した後、イオン注入法により多結晶シリコン層３に燐８を導入する。イオン注入の条件は前述のように、例えば、加速電圧７０ＫｅＶ、ドーズ１×１０１４ｃｍ−２である。
【００５５】
この際に、多結晶シリコン層３の厚さが燐８の飛程より小さい領域直下の炭化珪素エピタキシャル層２側にも燐８が注入され不純物導入領域４が形成される。即ち、炭化珪素エピタキシャル層２と多結晶シリコン層３とによるヘテロ接合と不純物導入領域４からなる電界緩和領域５が形成される。その後、注入した燐８の活性化アニールとして窒素雰囲気中で９５０℃２０分間の熱処理を行い、Ｎ−型多結晶シリコン層３Ａを形成する。
【００５６】
次に、図１１（Ｄ）に示すように、Ｎ−型多結晶シリコン層３Ａの上面にＮ＋型多結晶シリコン層３Ｂを形成し、フォトリソグラフィとエッチングによりＮ−型多結晶シリコン層３ＡとＮ＋型多結晶シリコン層３Ｂをパターニングする。パターニング後、酸化膜を堆積し、フォトリソグラフィとエッチングにより、酸化膜をパターニングしマスク材５２を形成する。
【００５７】
次いで、図１２（Ｅ）に示すように、形成したマスク材５２をマスクとして、反応性イオンエッチングにより、Ｎ−型多結晶シリコン層３ＡとＮ＋型多結晶シリコン層３Ｂ、及び炭化珪素エピタキシャル層２をエッチングし、ソース領域９、ソースコンタクト領域１６、トレンチ１３を形成する。その後、マスク材５２を除去する。
【００５８】
そして、図１２（Ｆ）に示すように、ソース領域９、ソースコンタクト領域１６、トレンチ１３側壁の炭化珪素エピタキシャル層２に隣接するようにゲート絶縁膜１４を形成した後、ゲート絶縁膜１４を介してトレンチの内部にゲート電極１０を形成する。
【００５９】
次に、図１２（Ｇ）に示すように層間絶縁膜１５を堆積後、コンタクトホールを開孔し、ソースコンタクト領域１６に接するように、ソース電極９を形成し、炭化珪素基板１の裏面にドレイン電極１２を形成し、図１０の炭化珪素半導体装置を完成させる。
【００６０】
このように製造した第３の実施形態における炭化珪素半導体装置の具体的な動作について説明する。本素子は、ソース電極１１を接地し、ドレイン電極１２に正のドレイン電圧を印加して使用する。
【００６１】
この際に、ゲート電極１０が接地されていると、素子の特性は第１の実施形態における炭化珪素半導体装置の逆方向特性と同じ特性を示す。即ち、ソース電極１１とドレイン電極１２との間に電流は流れず遮断状態となる。
【００６２】
次に、ゲート電極１０に然るべき正の電圧を印加すると、ゲート絶縁膜１４に隣接したＮ−型多結晶シリコンからなるソース領域９、及び炭化珪素エピタキシャル層２に電子が蓄積され、その結果、所定のドレイン電圧でソース電極１１とドレイン電極１２との間に電流が流れる。即ち、導通状態となる。
【００６３】
更に、ゲート電極１０に印加している正の電圧を取り除くと、ゲート絶縁膜１４に隣接したＮ−型多結晶シリコンからなるソース領域９、及び炭化珪素エピタキシャル層２に電子の蓄積層がなくなり、ヘテロ接合界面における障壁φｈ５０によって電子は遮られ、遮断状態となる。
【００６４】
本素子は、ドレイン電圧印加時に電界が集中し易い、多数配列された単位セルの外周部、及びトレンチ１３同士の間の所定領域には、不純物導入領域４がヘテロ接合に接するように形成された電界緩和領域５を有しているため、ドレイン電圧印加時の外周部における電界を緩和することができ、高いドレイン耐圧を有している。
【００６５】
なお、第３の実施形態においては、スイッチ素子として縦型のＭＯＳＦＥＴを例に説明したが、ソース領域、ドレイン領域及び駆動領域からなる活性領域を有するスイッチ素子であればいずれでもよい。
【００６６】
例えば、ＭＯＳＦＥＴ、ＪＦＥＴなどのユニポーラデバイス、ＩＧＢＴに代表されるバイポーラデバイス、ＲＥＳＵＲＦ構造を有したＭＯＳＦＥＴなどの、横型のスイッチ素子、いずれのスイッチ素子においても同様の効果を得ることができる。
【００６７】
また、本発明のいずれの実施形態においても、第一導電型をＮ型、第二導電型をＰ型として説明しているが、第一導電型をＰ型、第二導電型をＮ型としても同じ効果を得ることが出来る。
【００６８】
更に、本発明のいずれの実施形態においても、第一の半導体材料を炭化珪素、第二の半導体材料を多結晶シリコンとして説明しているが、いずれも上記半導体材料にのみ限定されるものではない。
【００６９】
例えば、窒化ガリウム、ダイヤモンド、酸化亜鉛などに代表されるワイドギャップ半導体は無論のこと、ゲルマニウム、砒化ガリウム、窒化インジウムなど、いずれの半導体材料においても同様の効果を得ることができる。
【００７０】
また、本発明の主旨を逸脱しない範囲における変形を含むことは言うまでもない。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１の実施形態に係る炭化珪素半導体装置の構成を示す断面図である。
【図２】第１の実施形態に係る炭化珪素半導体装置の製造工程を示す説明図である。
【図３】第１の実施形態に係る炭化珪素半導体装置における、エネルギーバンド構造を示す説明図である。
【図４】実験結果から得られた第１の実施形態に係る炭化珪素半導体装置の逆方向特性を示す説明図である。
【図５】本発明の第２の実施形態に係る炭化珪素半導体装置の構成を示す断面図である。
【図６】第２の実施形態に係る炭化珪素半導体装置の製造工程を示す説明図である。
【図７】第２の実施形態に係る炭化珪素半導体装置の応用例を示す説明図である。
【図８】本発明の第２の実施形態において、アノード電極が金属からなる場合の炭化珪素半導体装置の断面図を示す説明図である。
【図９】本発明の第２の実施形態において、アノード電極が金属からなる場合の炭化珪素半導体装置の断面図を示す説明図である。
【図１０】本発明の第３の実施形態に係る炭化珪素半導体装置の構成を示す断面図である。
【図１１】第３の実施形態に係る炭化珪素半導体装置の製造工程を示す説明図の、第１の分図である。
【図１２】第３の実施形態に係る炭化珪素半導体装置の製造工程を示す説明図の、第２の分図である。
【符号の説明】
【００７２】
１  炭化珪素基板
２  炭化珪素基板エピタキシャル層
３  多結晶シリコン層
３Ａ  Ｎ―型多結晶シリコン層
３Ｂ  Ｎ＋型多結晶シリコン層
４  不純物導入領域
５  電界緩和領域
６  カソード電極
７  アノード電極
８  燐
９  ソース領域
１０  ゲート電極
１１  ソース電極
１２  ドレイン電極
１３  トレンチ
１４  ゲート絶縁膜
１５  層間絶縁膜
１６  ソースコンタクト領域
５０  障壁φｈ
５１  電子
５２  マスク材
【図１】
2005051096.tif 000003
【図２】
2005051096.tif 000004
【図３】
2005051096.tif 000005
【図４】
2005051096.tif 000006
【図５】
2005051096.tif 000007
【図６】
2005051096.tif 000008
【図７】
2005051096.tif 000009
【図８】
2005051096.tif 000010
【図９】
2005051096.tif 000011
【図１０】
2005051096.tif 000012
【図１１】
2005051096.tif 000013
【図１２】
2005051096.tif 000014