(57)【要約】【課題】  寄生容量を増大させることなく、耐湿性を向上させることができる半導体装置及びその製造方法を得る。【解決手段】  半導体基板と、半導体基板に接合する茎部と半導体基板から離間した傘部とからなるＴ型ゲート電極とを有する。そして、Ｔ型ゲート電極は水と反応する材料を含むゲートメタルから構成される。また、Ｔ型ゲート電極の茎部の側面を覆う、茎部の近傍のみに設けられた防湿用絶縁膜と、Ｔ型ゲート電極の傘部と半導体基板の間に設けられた、防湿用絶縁膜よりも誘電率が低い層間絶縁膜とを有する。【選択図】      図３
2005302780.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板に接合する茎部と前記半導体基板から離間した傘部とからなるＴ型ゲート電極とを有し、前記Ｔ型ゲート電極は水と反応する材料を含むゲートメタルから構成される半導体装置であって、
前記Ｔ型ゲート電極の茎部の側面を覆う、前記茎部の近傍のみに設けられた防湿用絶縁膜と、
前記Ｔ型ゲート電極の傘部と前記半導体基板の間に設けられた、前記防湿用絶縁膜よりも誘電率が低い層間絶縁膜とを有することを特徴とする半導体装置。
【請求項２】
前記Ｔ型ゲート電極の傘部の下面を覆う第１の防湿用金属膜を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記Ｔ型ゲート電極の傘部の側面を覆う第２の防湿用金属膜を有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
半導体基板に接合する茎部と前記半導体基板から離間した傘部とからなるＴ型ゲート電極を有する半導体装置の製造方法であって、
前記半導体基板上にスペーサ膜を形成する工程と、
前記スペーサ膜上に、第１の防湿用金属膜を形成する工程と、
前記第１の防湿用金属膜上に、前記Ｔ型ゲート電極の茎部に相当する部分に開口を有する第１のフォトレジストを形成する工程と、
前記第１のフォトレジストをマスクにして、前記第１の防湿用金属膜と前記スペーサ膜をドライエッチングして開口部を作成する工程と、
前記開口部の底部に露出した前記半導体基板に、選択ドライエッチングによりリセスを形成する工程と、
前記第１のフォトレジストを除去した後、前記開口部の側面に防湿用絶縁膜を形成する工程と、
水と反応する材料を含むゲートメタルを全面に形成する工程と、
前記ゲートメタル上に、前記ゲート電極の傘部に相当する部分を覆う第２のフォトレジストを形成する工程と、
前記第２のフォトレジストをマスクにして、前記ゲートメタル及び前記第１の防湿用金属膜をドライエッチングする工程と、
前記スペーサ膜を選択エッチングにより除去する工程と、
前記Ｔ型ゲート電極の傘部と半導体基板の間に、前記防湿用絶縁膜よりも誘電率が低い層間絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板に接合する茎部と前記半導体基板から離間した傘部とからなるＴ型ゲート電極を有する半導体装置の製造方法であって、
前記半導体基板上の前記Ｔ型ゲート電極の茎部に相当する部分に、ダミーパターンを形成する工程と、
前記ダミーパターンの側壁に防湿用絶縁膜を形成する工程と、
全面にスペーサ膜を形成する工程と、
全面に第１の防湿用金属膜を形成する工程と、
前記ダミーパターンが露出するまでＣＭＰにより平坦化処理を行う工程と、
前記Ｔ型ゲート電極の茎部に相当する部分に開口を有する第１のフォトレジストを形成する工程と、
前記第１のフォトレジストをマスクにして、前記ダミーパターンをドライエッチングして開口部を作成する工程と、
前記開口部の底部に露出した前記半導体基板に、選択ドライエッチングによりリセスを形成する工程と、
前記第１のフォトレジストを除去する工程と、
水と反応する材料を含むゲートメタルを全面に形成する工程と、
前記ゲートメタル上に、前記ゲート電極の傘部に相当する部分を覆う第２のフォトレジストを形成する工程と、
前記第２のフォトレジストをマスクにして、前記ゲートメタル及び前記第１の防湿用金属膜をドライエッチングする工程と、
前記スペーサ膜を選択エッチングにより除去する工程と、
前記Ｔ型ゲート電極の傘部と半導体基板の間に、前記防湿用絶縁膜よりも誘電率が低い層間絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板に接合する茎部と前記半導体基板から離間した傘部とからなるＴ型ゲート電極を有する半導体装置の製造方法であって、
前記半導体基板上の前記Ｔ型ゲート電極の茎部に相当する部分に、ダミーパターンを形成する工程と、
前記ダミーパターンの側壁に防湿用絶縁膜を形成する工程と、
全面にスペーサ膜を形成する工程と、
前記ダミーパターンが露出するまでＣＭＰにより平坦化処理を行う工程と、
全面に第１の防湿用金属膜を形成する工程と、
前記Ｔ型ゲート電極の茎部に相当する部分に開口を有する第１のフォトレジストを形成する工程と、
前記第１のフォトレジストをマスクにして、前記第１の防湿用金属膜と前記ダミーパターンをドライエッチングして開口部を作成する工程と、
前記開口部の底部に露出した前記半導体基板に、選択ドライエッチングによりリセスを形成する工程と、
前記第１のフォトレジストを除去する工程と、
水と反応する材料を含むゲートメタルを全面に形成する工程と、
前記ゲートメタル上に、前記ゲート電極の傘部に相当する部分を覆う第２のフォトレジストを形成する工程と、
前記第２のフォトレジストをマスクにして、前記ゲートメタル及び前記第１の防湿用金属膜をドライエッチングする工程と、
前記スペーサ膜を選択エッチングにより除去する工程と、
前記Ｔ型ゲート電極の傘部と半導体基板の間に、前記防湿用絶縁膜よりも誘電率が低い層間絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｔ型ゲート電極を有する半導体装置及びその製造方法に関し、特に、寄生容量を増大させることなく、耐湿性を向上させることができる半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
Ｔ型ゲート電極は、例えばＷＳｉ及びＡｕの二層構造からなるゲートメタルを断面形状がＴ型となるように形成したものである。このように、断面形状をＴ型とすることで、ゲート電極の抵抗を低減することができる。
【０００３】
Ｔ型ゲート電極を有する従来の半導体装置の製造方法について説明する。まず、半導体基板上にスペーサ膜を形成し、スペーサ膜に溝を選択ドライエッチングにより形成する。次に、全面にゲートメタルをスパッタにより成膜する。
【０００４】
次に、ゲート電極の傘部に相当する部分をフォトレジストで覆い、それをマスクとしてゲートメタルをドライエッチングする。そして、フォトレジスト及びスペーサ膜を除去すれば、Ｔ型ゲート電極が形成される。その後、Ｔ型ゲート電極全体を覆うように、層間絶縁膜をプラズマＣＶＤ法により形成する。
【０００５】
しかし、ゲート電極がＴ型であるため、ゲート電極の茎部及び傘部の下面の周囲において層間絶縁膜を均一に形成することができない。このため、ゲート電極の茎部や傘部の下面から水分が浸入して、ゲートメタルのＷＳｉ層が酸化・腐食され、電界効果トランジスタとしての特性が劣化するという問題点があった。
【０００６】
これに対して、ゲート電極の茎部の側面を防湿用の絶縁膜で覆い、ゲート電極の傘部の下面を防湿用の金属膜で覆って、耐湿性を向上させた半導体装置が提案されている（例えば、特許文献１参照）。
【０００７】
【特許文献１】特開平５−２９９６３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来の半導体装置では、防湿用の絶縁膜が、ゲート電極の茎部の近傍だけでなく、ゲート電極の傘部と基板の間に延在していた。この防湿用の絶縁膜は誘電率が高いため、寄生容量が増大し、電界効果トランジスタとしての特性が劣化するという問題があった。
【０００９】
また、従来の半導体装置では、ゲート電極の傘部の側面に防湿用の金属膜が設けられていなかった。そのため、この部分から水分が浸入して、ゲートメタルのＷＳｉ層が酸化・腐食され、電界効果トランジスタとしての特性が劣化するという問題点もあった。
【００１０】
本発明は、上述のような課題を解決するためになされたもので、その目的は、寄生容量を増大させることなく、耐湿性を向上させることができる半導体装置及びその製造方法を得るものである。
【課題を解決するための手段】
【００１１】
本発明に係る半導体装置は、半導体基板と、半導体基板に接合する茎部と半導体基板から離間した傘部とからなるＴ型ゲート電極とを有する。そして、Ｔ型ゲート電極は水と反応する材料を含むゲートメタルから構成される。また、Ｔ型ゲート電極の茎部の側面を覆う、茎部の近傍のみに設けられた防湿用絶縁膜と、Ｔ型ゲート電極の傘部と半導体基板の間に設けられた、防湿用絶縁膜よりも誘電率が低い層間絶縁膜とを有する。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１２】
本発明により、寄生容量を増大させることなく、耐湿性を向上させることができる。
【発明を実施するための最良の形態】
【００１３】
実施の形態１．
以下、本発明の実施の形態１に係る半導体装置の製造方法について図面を用いて説明する。
【００１４】
まず、図１（ａ）に示すように、例えばＧａＡｓからなる半導体基板１１上に、ＳｉＯ２からなるスペーサ膜１２を形成する。次に、スペーサ膜１２上に、第１の防湿用金属膜であるＡｕ膜１３をスパッタにより形成する。そして、Ａｕ膜１３上に、ゲート電極の茎部に相当する部分に開口を有するフォトレジスト１４を形成する。
【００１５】
次に、フォトレジスト１４をマスクにして、Ａｕ膜１３とスペーサ膜１２を選択的にドライエッチングして、Ｔ型ゲート電極の茎部に相当する部分に開口部１５を作成する。そして、フォトレジスト１４を除去した後、図１（ｂ）に示すように、水分を通しにくいＳｉＮ緻密膜からなる防湿用絶縁膜１６を全面に形成する。
【００１６】
次に、図１（ｃ）に示すように、ドライエッチングにより、防湿用絶縁膜１６を除去して、開口部１５の側面のみに残す。これにより、開口部１５の側壁に防湿用絶縁膜１６が形成される。そして、開口部１５の底部に露出した半導体基板１１に、選択ドライエッチングによりリセス１７を形成する。
【００１７】
次に、図２（ａ）に示すように、ＷＳｉ膜１８を全面にスパッタにより形成した後、ＷＳｉ膜１８上にＡｕ膜１９をスパッタにより形成する。これにより、水と反応する材料であるＷＳｉを含むゲートメタルが形成される。そして、ゲート電極の傘部に相当する部分を覆うフォトレジスト２０を形成する。
【００１８】
次に、フォトレジスト２０をマスクにして、Ａｕ膜１９、ＷＳｉ膜１８及びＡｕ膜１３をドライエッチングする。これにより、Ｔ型ゲート電極が形成される。そして、図２（ｂ）に示すように、フォトレジスト２０を除去した後、全面にＡｕ膜２１をスパッタにより形成する。
【００１９】
次に、図３（ａ）に示すように、ドライエッチングにより、Ａｕ膜２１を除去して、Ｔ型ゲート電極の傘部の側面のみに残す。これにより、Ｔ型ゲート電極の傘部の側壁にＡｕ膜２１が形成される。
【００２０】
次に、図３（ｂ）に示すように、スペーサ膜１２のみを選択エッチングにより除去する。そして、Ｔ型ゲート電極の傘部と半導体基板の間を含むＴ型ゲート電極の全体を覆うように、層間絶縁膜２２を形成する。この層間絶縁膜２２は、防湿用絶縁膜よりも誘電率が低い。例えば、層間絶縁膜２２として、ＳｉＦ４とＯ２を用いたプラズマＣＶＤ法によりＦ添加シリコン酸化膜（ＦＳＧ膜）が形成される。
【００２１】
以上の工程により製造された半導体装置は、半導体基板と、半導体基板にショットキー接合する茎部と前記半導体基板から離間した傘部とからなるＴ型ゲート電極とを有する。そして、Ｔ型ゲート電極は水と反応する材料を含むゲートメタルから構成される。さらに、Ｔ型ゲート電極の茎部の側面を覆う、茎部の近傍のみに設けられた防湿用絶縁膜と、Ｔ型ゲート電極の傘部と半導体基板の間に設けられた、防湿用絶縁膜よりも誘電率が低い層間絶縁膜とを有する。
【００２２】
このように、Ｔ型ゲート電極の茎部の側面を防湿用絶縁膜１６で覆うことで外部からの水分の浸入を防ぎ、耐湿性を向上させることができる。そして、誘電率が高い防湿用絶縁膜は茎部の近傍のみに設け、Ｔ型ゲート電極の傘部と半導体基板の間に、防湿用絶縁膜よりも誘電率が低い層間絶縁膜を設けることで、寄生容量の増大を防ぐことができる。
【００２３】
また、Ａｕ膜１３により、Ｔ型ゲート電極の傘部の下面からの水分浸入を防ぐことができる。そして、Ａｕ膜２１により、Ｔ型ゲート電極の側面部からの水分進入を防ぐことができる。
【００２４】
Ａｕ膜１３、Ａｕ膜１９、Ａｕ膜２１の材質として、酸化・腐食が進まない金属であるＡｕを用いた場合について説明した。しかし、同様の効果が得られる金属であれば問題無い。例えば、Ａｕの代わりに、Ｗ，Ｍｏ，Ｎｉ，Ｃｒ，Ｔｉ／Ａｕ／Ｔｉ等を用いることができる。
【００２５】
また、耐湿性が向上することで、より気密性の低い安価なパッケージヘの切り替えが可能になる。これにより、製造コストを削減することができる。
【００２６】
実施の形態２．
以下、本発明の実施の形態２に係る半導体装置の製造方法について図面を用いて説明する。図１と同じ構成要素には同じ番号を付し、説明を省略する。
【００２７】
まず、図４（ａ）に示すように、半導体基板１１上のＴ型ゲート電極の茎部に相当する部分に、ＳｉＯ２からなるダミーパターン２３を形成する。そして、ダミーパターン２３の側壁に防湿用絶縁膜１６を形成する。
【００２８】
次に、図４（ｂ）に示すように、全面にスペーサ膜１２を形成する。そして、全面に第１の防湿用金属膜であるＡｕ膜１３を形成する。
【００２９】
次に、ダミーパターン２３が露出するまで、ＣＭＰにより平坦化処理を行う。ここでは、図４（ｂ）の点線部までＣＭＰにより研磨する。
【００３０】
次に、図４（ｃ）に示すように、Ｔ型ゲート電極の茎部に相当する部分に開口を有するフォトレジスト２４を形成する。そして、フォトレジスト２４をマスクにして、ダミーパターン２３をドライエッチングして開口部１５を作成する。そして、開口部１５の底部に露出した半導体基板１１に、選択ドライエッチングによりリセス１７を形成する。
【００３１】
そして、フォトレジスト２４を除去した後、実施の形態１の図２及び図３と同様の工程を行うことにより、実施の形態１と同様の半導体装置を製造する。
【００３２】
このように、ゲート電極の茎部に相当するダミーパターンを形成し、これをドライエッチングして露出した半導体基板にリセスを形成することで、リセスの幅をゲート電極の茎部の幅に合わせることができる。従って、本発明の実施の形態２に係る半導体装置の製造方法によれば、リセスを形成する際の選択ドライエッチングの制御性が向上する。
【００３３】
実施の形態３．
以下、本発明の実施の形態３に係る半導体装置の製造方法について図面を用いて説明する。図１と同じ構成要素には同じ番号を付し、説明を省略する。
【００３４】
まず、図５（ａ）に示すように、半導体基板１１上のＴ型ゲート電極の茎部に相当する部分に、ＳｉＯ２からなるダミーパターン２３を形成する。そして、ダミーパターン２３の側壁に防湿用絶縁膜１６を形成する。
【００３５】
次に、図５（ｂ）に示すように、全面にスペーサ膜１２を形成する。そして、ダミーパターン２３が露出するまで、ＣＭＰにより平坦化処理を行う。ここでは、図５（ｂ）の点線部までＣＭＰにより研磨する。
【００３６】
次に、図５（ｃ）に示すように、全面に第１の防湿用金属膜であるＡｕ膜１３を形成する。そして、Ｔ型ゲート電極の茎部に相当する部分に開口を有するフォトレジスト２４を形成する。そして、フォトレジスト２４をマスクにして、ダミーパターン２３をドライエッチングして開口部１５を作成する。そして、開口部１５の底部に露出した半導体基板１１に、選択ドライエッチングによりリセス１７を形成する。
【００３７】
そして、フォトレジスト２４を除去した後、実施の形態１の図２及び図３と同様の工程を行うことにより、実施の形態１と同様の半導体装置を製造する。
【００３８】
本発明の実施の形態３に係る半導体装置の製造方法によれば、全面をＣＭＰにより平坦化する事で、フォトレジスト２４のマスク合わせ精度が向上する。そのため、実施の形態２よりも、リセスを形成する際の選択ドライエッチング時の制御性が更に向上する。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図（１）である。
【図２】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図（２）である。
【図３】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図（３）である。
【図４】本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。
【符号の説明】
【００４０】
１１  半導体基板
１２  スペーサ膜
１３  Ａｕ膜（第１の防湿用金属膜）
１４  フォトレジスト（第１のフォトレジスト）
１５  開口部
１６  防湿用絶縁膜
１７  リセス
１８  ＷＳｉ膜（ゲートメタル）
１９  Ａｕ膜（ゲートメタル）
２０  フォトレジスト（第２のフォトレジスト）
２１  Ａｕ膜（第２の防湿用金属膜）
２２  層間絶縁膜
２３  ダミーパターン
２４  フォトレジスト（第１のフォトレジスト）
【図１】
2005302780.tif 000003
【図２】
2005302780.tif 000004
【図３】
2005302780.tif 000005
【図４】
2005302780.tif 000006
【図５】
2005302780.tif 000007