(57)【要約】【課題】  レジスト、反応生成物を完全に除去するとともにコロージョンの発生を抑制することが可能な半導体装置の製造方法及び半導体製造装置を提供する。【解決手段】  半導体基板上に形成されたメタル膜上に、所定パターンのレジスト膜を形成する工程と、前記メタル膜を、塩素系ガスを含むガスによりドライエッチングを行い、所定パターンの配線層を形成する工程と、前記配線層の形成された前記半導体基板温度を、１４４℃を越えて２５０℃以下とする工程と、少なくともフッ素系ガスを含むガスにより、アッシングを行い、前記配線層を露出する工程を備える。【選択図】図１
2005166887.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたメタル膜上に、所定パターンのレジスト膜を形成する工程と、
前記メタル膜を、塩素系ガスを含むガスによりドライエッチングを行い、所定パターンの配線層を形成する工程と、
前記配線層の形成された前記半導体基板温度を、１４４℃を越えて２５０℃以下とする工程と、
少なくともフッ素系ガスを含むガスにより、アッシングを行い、前記配線層を露出する工程を備えることを特徴とする半導体装置の製造方法。  
【請求項２】
前記半導体基板温度を、１４４℃を越えて２５０℃以下とする工程は、
前記半導体基板表面に、１４４℃を越えて２５０℃以下のガスを供給する工程を備えることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項３】
前記気体は、N２ガスであることを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項４】
前記メタル膜の膜厚は、３〜５μｍであることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
所定パターンの前記レジスト膜が、前記半導体基板面積の５０〜８０％を占めることを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【請求項６】
メタル膜上に所定パターンのレジスト膜の形成された半導体基板を、大気暴露なく載置する手段と、
前記半導体基板上に、塩素系ガスを含むガスを供給する手段と、
前記半導体基板温度を、１４４℃を越えて２５０℃以下とする手段と、
前記半導体基板上に、フッ素ガスを含むガスを供給する手段を備えることを特徴とする半導体製造装置。
【請求項７】
前記半導体基板の表面温度を、１４４℃を越えて２５０℃以下とする手段において、
前記半導体基板表面にガスを供給する手段を備えることを特徴とする請求項６に記載の半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特にメタルエッチングプロセスにおける歩留りの向上を図った半導体装置の製造方法及び半導体製造装置に関する。
【背景技術】
【０００２】
一般に、半導体装置の製造工程における配線層の形成は、以下のように行われる。
【０００３】
例えば、図５に示すようなマルチチャンバー方式の半導体製造装置を用い、素子領域が形成され、絶縁膜を介してメタル層の形成された半導体基板１０１のメタル膜上に、レジストパターン形成後、エッチングチャンバー１０３において、塩素系のガスを用いてドライエッチングを行い、配線パターンを形成する。
【０００４】
このとき、エッチング処理の施された半導体基板がそのまま大気に触れると、エッチングガスが大気中の水分と反応してメタルコロージョンを発生するため、エッチング処理後は大気暴露なく後処理チャンバー１０４に搬送される。
【０００５】
そして、ランプ（図示せず）により２５０℃に加熱された後処理チャンバー１０４において、マイクロ波（２．４５ＧＨｚ）にてラジカル化されたＨ２Ｏベーパ及びＯ２、Ｎ２ガスにより、レジストやエッチング時に生成された反応生成物（側壁）等を除去（アッシング）し、配線層が露出される。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年、素子の大電流化に伴い、配線厚さ、配線幅を増大した素子が要求されている。しかしながら、例えば、Ａｌ−Ｓｉ−Ｃｕ膜等から構成されるＡｌ配線の膜厚が３μｍ以上となると、塩素系ガスによるエッチングに要する時間が長くなり、反応生成物の生成量も増大する。さらに、配線幅を増大させるために、レジスト面積を例えば従来の２０〜３０％から５０〜８０％と広くする必要があり、レジスト量が増えるため、これらのアッシングによる除去が困難であるという問題があった。
【０００７】
そのため、後処理チャンバーでのアッシング時間を延ばして対応することを試みたが、図６に上面図を、図７にＡ−Ａ’断面図を示すように、絶縁膜１０１ｂ上にパターニングされた配線層１０１ｃ上のレジスト１０１ｄや、配線層の側壁に形成される反応生成物（図示せず）を完全に除去することはできず、また、大気に出すと同時に、残留塩素により多くのコロージョン１０７を発生していた。
【０００８】
そこで、本発明は、従来の問題を取り除き、レジスト、反応生成物を完全に除去するとともにコロージョンの発生を抑制し、歩留り、品質を向上することが可能な半導体装置の製造方法及び半導体製造装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、半導体基板上に形成されたメタル膜上に、所定パターンのレジスト膜を形成する工程と、前記メタル膜を、塩素系ガスを含むガスによりドライエッチングを行い、所定パターンの配線層を形成する工程と、前記配線層の形成された前記半導体基板温度を、１５０〜２５０℃とする工程と、少なくともフッ素系ガスを含むガスにより、アッシングを行い、前記配線層を露出する工程を備えることを特徴とする半導体装置の製造方法が提供される。
【００１０】
また、本発明の一態様によれば、メタル膜上に所定パターンのレジスト膜の形成された半導体基板を、大気暴露なく載置する手段と、前記半導体基板上に、塩素系ガスを含むガスを供給する手段と、前記半導体基板温度を、１５０〜２５０℃とする手段と、前記半導体基板上に、フッ素ガスを含むガスを供給する手段を備えることを特徴とする半導体製造装置が提供される。
【発明の効果】
【００１１】
本発明の一態様によれば、レジスト、反応生成物を完全に除去するとともにコロージョンの発生を抑制し、歩留り、品質を向上することが可能な半導体装置の製造方法及び半導体製造装置を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下本発明の実施形態について、図を参照して説明する。
【００１３】
（実施形態１）
図１に本発明の一実施形態の半導体製造装置の概念図を示す。図に示すように、搬入、搬出時に半導体ウエーハ１がセットされるロードロックチャンバー２、２’、エッチングチャンバー３、後処理チャンバー（アッシャー）４、と、各チャンバーに基板を搬送する基板搬送チャンバー５から構成されるマルチチャンバー方式となっている。後処理チャンバー４には、Ｈｏｔ  Ｎ２を供給するＮ２供給ライン６が設けられている。そして、各チャンバーは、真空ポンプ（図示せず）により高真空に維持されている。
【００１４】
このような半導体製造装置により、半導体装置における配線層が以下のように形成される。
【００１５】
先ず、図２に示すように、素子領域（図示せず）の形成された半導体ウエーハ１ａ上に、ＴＥＯＳ、ＢＰＳＧ等の絶縁層１ｂが形成されており、バリアメタル層、厚さ３〜５μｍのＡｌ−Ｓｉ−Ｃｕ膜、反射防止膜等から構成されるメタル層１ｃを形成する。そして、通常のリソグラフィにより、レジスト面積が５０〜８０％のレジストパターン１ｄを形成する。レジストパターンの形成された半導体ウエーハ１が、図１に示す半導体製造装置のロードロックチャンバー２にセットされ、搬入される。搬入された半導体ウエーハ１は、エッチングチャンバー３に搬送され、ガス種Ｃｌ２／ＢＣｌ３の塩素系ガスを使用し、例えばＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）方式で高密度プラズマを発生させ、バイアスをかけてウエーハ側に引き込むことにより、ドライエッチングが進行し、配線層１ｃ’がパターニングされる。このとき、反応生成物７は、配線層１ｃ’の側壁に形成されており、塩素も残留している。
【００１６】
次いで、配線層が形成された半導体ウエーハ１を、後処理チャンバー４に搬送し、後処理が施される。先ず、Ｎ２供給ライン６より、１５０〜２５０℃に加熱したＮ２（Ｈｏｔ  Ｎ２）を、５００〜１０００ｓｃｃｍで３０ｓｅｃ供給する。そして、通常のマイクロ波（２．４５ＧＨｚ）にてラジカル化されたＨ２Ｏベーパ及びＯ２、Ｎ２ガスとともに、ＣＦ４又はＣＨＦ３等のフッ素系ガスを加えてアッシングを行う。さらに、従来と同様に、大気開放された後、剥離液等によりＷｅｔ処理、アッシングを行い、レジスト、エッチング時の反応生成物が除去され、図３に示すように、配線層が形成される。
【００１７】
このように、エッチング後、後処理工程の前に、後処理チャンバー中に、Ｈｏｔ  Ｎ２を供給し、ウエーハ温度を塩素の残留物の臨界温度（１４４℃）より高くすることにより、塩素の残留物を気化させ、除去することができる。そして、後処理工程において、通常ガスとともにフッ素系ガスを導入することにより、レジスト、反応生成物を完全に除去することができる。さらに、従来は大気開放と同時に多く発生していたコロージョンも、２４ｈ以内の発生は認められない。
【００１８】
このように、配線層形成時において、レジスト、反応生成物を完全に除去するとともにコロージョンの発生を抑制することができるため、このような配線層を備える半導体装置における歩留り、品質を向上することが可能となる。
【００１９】
（実施形態２）
図４に本発明の一実施形態の半導体製造装置の概念図を示す。本実施形態における半導体製造装置は、実施形態１とほぼ同様であるが、エッチングチャンバー１３にＨｏｔ  Ｎ２を供給するＮ２供給ライン１６が設けられており、後処理チャンバー（アッシャー）を備えていない点で異なっている。
【００２０】
このような半導体製造装置により、半導体装置における配線層が以下のように形成される。
【００２１】
先ず、実施形態１と同様に、メタル層上にレジストパターンの形成された半導体ウエーハ１１が、図４に示す半導体製造装置のロードロックチャンバー１２にセット、搬入される。搬入された半導体ウエーハ１１は、エッチングチャンバー１３に搬送され、ガス種Ｃｌ２／ＢＣｌ３の塩素系ガスに、ＣＨＦ３を５ｓｃｃｍ以上添加したガスを使用し、実施形態１と同様にドライエッチングを施し、配線層がパターニングされる。
【００２２】
次いで、半導体ウエーハ１１を搬出する前に、Ｎ２供給ライン１６より、１５０〜２５０℃に加熱したＮ２（Ｈｏｔ  Ｎ２）を、５００〜１０００ｓｃｃｍで３０ｓｅｃ供給する。そして、従来と同様に、大気開放された後、剥離液等によりＷｅｔ処理、アッシングを行い、レジスト、エッチング時の反応生成物が除去され、配線層が形成される。
【００２３】
このように、エッチング時に、通常ガスとともにフッ素系ガスを導入することにより、側壁への反応生成物の形成を抑えることができる。そして、エッチング後、ウエーハを搬出する前に、エッチングチャンバー中にＨｏｔ  Ｎ２を供給し、ウエーハ温度を塩素の残留物の臨界温度（１４４℃）より高くすることにより、ウエーハ上のみならずチャンバー内部の塩素の残留物を除去することができる。このようにチャンバー内部の塩素の残留物の除去が可能となるため、チャンバーの洗浄頻度も抑えられる。また、マルチチャンバー方式の半導体製造装置において、後処理チャンバーを不要とすることができる。さらに、実施形態１と同様に、コロージョンの２４ｈ以内の発生は認められない。
【００２４】
このように、実施形態１と同様に、配線層形成時において、レジスト、反応生成物を完全に除去するとともにコロージョンの発生を抑制することができるため、このような配線層を備える半導体装置における歩留り、品質を向上することが可能となる。
【００２５】
これら実施形態においては、Ｎ２を１５０〜２５０℃に加熱したＨｏｔ  Ｎ２を供給しているが、ウエーハ温度が１４４℃を越えて２５０℃以下となっていれば良い。塩素残留物の挙動や温度制御性を考慮すると、生産性高く且つ確実に塩素残留物の除去を行うには、臨界温度より高い温度、例えば１５０℃以上であることが必要である。一方、２５０℃を越えると、レジストが硬化されてしまい、剥離が困難となる。
【００２６】
また、チャンバー側壁温度が例えば２５０℃近辺であれば、常温のＮ２を導入しても、ウエーハ温度を塩素の残留物の臨界温度（１４４℃）より高くすることができるので、供給温度は特に規定されないが、ウエーハ温度の上昇までのタイムラグを考慮すると、Ｈｏｔ  Ｎ２を供給することが好ましい。
【００２７】
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一態様における半導体製造装置の概念図。
【図２】本発明の一態様における半導体装置の配線層の形成工程を示す図。
【図３】本発明の一態様における半導体装置の配線層の形成工程を示す図。
【図４】本発明の一態様における半導体製造装置の概念図。
【図５】従来の半導体製造装置を示す図。
【図６】従来の半導体装置の配線層の形成工程の問題を示す上面図。
【図７】従来の半導体装置の配線層の形成工程の問題を示す断面図。
【符号の説明】
【００２９】
１、１１、１０１  半導体ウエーハ
２、２’１２、１２’、１０２、１０２’  ロードロックチャンバー
３、１３、１０３  エッチングチャンバー
４、１０４  後処理チャンバー
５、１５、１０５  基板搬送チャンバー
６、１６  Ｎ２供給ライン
７  反応生成物
１０７  コロージョン
【図１】
2005166887.tif 000003
【図２】
2005166887.tif 000004
【図３】
2005166887.tif 000005
【図４】
2005166887.tif 000006
【図５】
2005166887.tif 000007
【図６】
2005166887.tif 000008
【図７】
2005166887.tif 000009