(57)【要約】【課題】  高速かつ精度よくレベル判定が可能で比較的簡単な回路構成のレベル判定回路を提供する。【解決手段】  積分回路２から時間の経過とともに電位が直線的に変化する走査型基準信号を発生し、コンパレータ１によって走査型基準信号と、基準信号および複数の２値信号とのレベルをそれぞれ異なる時間で比較し、電位差を時間差に変換した時間差信号を出力し、先行変化判定回路３により、基準信号に対応する時間差信号と複数の２値信号のそれぞれに対応する時間差信号との時間の前後関係に基づいて、２値信号のそれぞれの論理を特定する。【選択図】      図１
2005285245.tif 000002
【特許請求の範囲】
【請求項１】
並列に入力され、第１のレベルと、前記第１のレベルとは異なる第２のレベルの間で変化する複数の２値信号のレベルを判定するレベル判定回路であって、
前記複数の２値信号の電位差を時間差に変換した時間差信号を出力する変換手段と、
前記変換手段から出力された時間差信号のうちの予め定める１つの時間差信号と、他の時間差信号との時間の前後関係に基づいて、それぞれの時間差信号の論理を特定する判定手段とを備えた、レベル判定回路。
【請求項２】
前記予め定める１つの時間差信号は基準信号である、請求項１に記載のレベル判定回路。
【請求項３】
前記変換手段は、
時間の経過とともに電位が変化する走査型基準信号を発生する走査型基準信号発生手段と、
前記走査型基準信号発生手段からの走査型基準信号と、前記複数の２値信号との電位をそれぞれ異なる時間で比較し、電位差を時間差に変換した時間差信号を出力する比較手段とを含む、請求項１または２に記載のレベル判定回路。
【請求項４】
前記複数の２値信号は多値信号であり、前記基準信号は複数の基準信号であって、
前記比較手段は、前記複数の多値信号と前記複数の基準信号との電位差を時間差に変換し、
前記判定手段は、前記複数の基準信号の時間差と前記複数の多値信号におけるそれぞれの時間差信号との時間の前後関係に基づいて多値レベルを判定する、請求項３に記載のレベル判定回路。
【請求項５】
さらに、前記比較手段の比較出力の全てが所定の論理になったことに応じて、前記比較手段の動作を停止させる論理回路を含む、請求項２から４のいずれかに記載のレベル判定回路。
【請求項６】
前記走査型基準信号発生手段は、開始電位および傾斜角度を任意に設定可能であって、時間の経過とともに電位が直線的に変化する積分波形を出力する積分手段である、請求項３から５のいずれかに記載のレベル判定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はレベル判定回路に関し、例えば、半導体記憶装置のメモリセルから読出される読出し電圧のレベルを判定するレベル判定回路に関する。
【背景技術】
【０００２】
半導体メモリにおいては、ビット線より読出された電圧差は数十〜数百ｍＶ程度と小さく、読出し動作が遅いというのがネックになっていた。特に、多値メモリの場合は、１つのメモリセルからの読出し動作を複数回に分けて行っているために、読出し動作がさらに遅くなってしまう。特開２００４−０６３０１８号公報には、多値メモリにおいて読出し動作マージンを大きくするとともに読出し動作の高速化を図ることについて記載されている。
【特許文献１】特開２００４−０６３０１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、特許文献１においては、センスアンプとして分割した分割センス回路を用いているため、回路構成が複雑になってしまう。
【０００４】
そこで、この発明は、高速かつ精度よくレベル判定が可能であって、比較的回路構成の簡単なレベル判定回路を提供することである。
【課題を解決するための手段】
【０００５】
この発明は、並列に入力され、第１のレベルと、第１のレベルとは異なる第２のレベルの間で変化する複数の２値信号のレベルを判定するレベル判定回路であって、複数の２値信号の電位差を時間差に変換した時間差信号を出力する変換手段と、変換手段から出力された時間差信号のうちの予め定める１つの時間差信号と、他の時間差信号との時間の前後関係に基づいて、それぞれの時間差信号の論理を特定する判定手段とを備える。
【０００６】
好ましくは、予め定める１つの時間差信号は基準信号である。
【０００７】
好ましくは、変換手段は、時間の経過とともに電位が変化する走査型基準信号を発生する走査型基準信号発生手段と、走査型基準信号発生手段からの走査型基準信号と、複数の２値信号との電位をそれぞれ異なる時間で比較し、電位差を時間差に変換した時間差信号を出力する比較手段とを含む。
【０００８】
好ましくは、複数の２値信号は多値信号であり、基準信号は複数の基準信号であって、比較手段は複数の多値信号と複数の基準信号との電位差を時間差に変換し、判定手段は複数の基準信号の時間差と複数の多値信号の時間差とのそれぞれにおける時間の前後関係に基づいて多値レベルを判定する。
【０００９】
好ましくは、比較手段の比較出力の全てが所定の論理になったことに応じて、比較手段の動作を停止させる論理回路を含む。
【００１０】
好ましくは、走査型基準信号発生手段は、開始電位および傾斜角度を任意に設定可能であって、時間の経過とともに電位が直線的に変化する積分波形を出力する積分手段である。
【発明の効果】
【００１１】
この発明は、複数の２値信号の電位差を時間差に変換した時間差信号を出力し、時間差信号のうちの予め定める１つの時間差信号と、他の時間差信号との時間の前後関係に基づいて、それぞれの時間差信号の論理を特定するようにしたので、各２値信号のレベルを判定して、高速かつ精度よくデータを出力することが可能になる。
【発明を実施するための最良の形態】
【００１２】
図１はこの発明の一実施形態におけるレベル判定回路を示す図である。図１において、コンパレータ１と積分回路２は、例えば８ビット信号の電位差を時間差に変換する変換手段を構成している。コンパレータ１の比較入力端には、メモリセルから読出されたビット０〜７の８ビット信号と基準信号とが与えられる。コンパレータ１は各ビット信号と基準信号とのそれぞれに対応する比較手段を有している。
【００１３】
８ビット信号は、ビットｎ（ｎ＝０〜７）の第１のレベルとしての「Ｈ」レベルと第２のレベルとしての「Ｌ」レベルを繰り返す２値信号である。基準信号は例えば反転されたビット信号が用いられる。コンパレータ１の基準入力端には積分回路２から走査型基準信号が与えられる。
【００１４】
積分回路２は制御信号が与えられると、時間の経過とともに電位が上昇する走査型基準信号を出力する。このために、積分回路２は、外部から与えられる制御信号の電位を調整して走査型基準信号の傾斜角度を調整するための可変抵抗２１と、オペアンプ２２と、帰還コンデンサ２３と、走査型基準信号の開始電圧を設定するための基準電源２４とを含む。
【００１５】
コンパレータ１は各８ビット信号と走査型基準信号とを比較して、２値の電位差を時間差に変換して時間差信号を出力する。コンパレータ１のそれぞれから出力された時間差信号は先行変化判定回路３に与えられ、先行変化判定回路３は基準信号に対応する時間差信号と、各８ビット信号に対応する時間差信号との時間の前後を比較してレベルを特定し、データｎを出力する。このために、先行変化判定回路３は各８ビット信号のそれぞれに対応する判定手段を内蔵していて、８ビット信号に対応する時間差信号と基準信号に対応する時間差信号との時間の前後関係を判定する。
【００１６】
図２は図１に示したレベル判定回路の動作を説明するためのタイミング図である。次に、図２を参照しながら図１に示したレベル判定回路の具体的な動作について説明する。
【００１７】
積分回路２は外部から与えられる制御信号に基づいて、図２に示すように基準電源２４および可変抵抗２１を調整することにより、０電位の開始電圧から所定の角度を有して、時間の経過とともに電位が上昇する積分信号を走査型基準信号として出力する。コンパレータ１は、この走査型基準信号と各ビットｎとの電位を比較する。
【００１８】
例えば、図２に示すように、基準信号の電位がＶｒであり、ビットｎの電位がＶｎとすると、走査型基準信号と基準信号とを比較した結果により時間差信号ｔ１が出力され、走査型基準信号とビットｎとを比較した結果により時間差信号ｔ２が出力される。コンパレータ１から出力された時間差信号は先行変化判定回路３に与えられ、基準信号に対応する時間差信号と、各ビットｎに対応するそれぞれの時間差信号とのいずれが早く立上がったか否かが判定される。
【００１９】
すなわち、先行変化判定回路３は、ビットｎに対応する時間差信号の方が基準信号に対応する時間差信号よりも早く立上がれば「０」と判定し、基準信号に対応する時間差信号の方がビットｎに対応する時間差信号よりも早く立上がれば「１」と判定する。そして、それぞれの判定結果に基づくデータｎが先行変化判定回路３から出力される。
【００２０】
上述のごとく、この実施形態によれば、電位差を時間差に変換した後、基準信号に対応する時間差信号と各ビットに対応する時間差信号との時間の前後関係に基づいてレベルを判定するようにしたので、コンパレータ１に含まれている複数の比較手段として同性能のものを用いた場合、各比較手段の出力のオフセット電圧をキャンセルすることができ、高速かつ精度よくデータを出力することが可能になる。
【００２１】
図３はこの発明の一実施形態において、走査型基準信号の他の例を示すタイミング図である。図２に示した走査型基準信号は、０電位の開始電圧から所定の角度を有して、時間の経過とともに電位が上昇する積分信号を用いてビット０と基準電位に対応する時間差信号ｔ１，ｔ２を出力した。これに対して、図３に示した例は、基準電源２４の電位を調整して開始電圧を所定の電位Ｖｓに設定し、可変抵抗２１を調整して緩やかな傾斜を有し、その開始電圧Ｖｓから電位が上昇する積分信号を用いるものである
この例では、走査型基準信号の傾斜を緩やかにすることで基準信号に対応する時間差信号ｔ１´と、ビットｎに対応する時間差信号ｔ２´との時間間隔を長くできるので、処理速度は遅くなるが、精度を高めることができる。したがって、走査型基準信号の開始電圧Ｖｓと傾斜角度を任意の値に設定することで、時間差出力を調整することができる。
【００２２】
特に、この発明のレベル判定回路をＩＣ化した場合、個々のＩＣで走査型基準信号のトリミング調整が可能になるので、プロセス要因による個体差を解消できる。
【００２３】
図４は走査型基準信号のさらに他の例を示すタイミング図である。図１および図３に示した走査型基準信号は、時間の経過とともに電位が上昇する積分信号を用いたのに対して、図４に示した例では、走査型基準信号として開始電圧Ｖｓから時間の経過とともに電位が減少する積分信号を用いるものである。この例では、ビットｎの時間差信号ｔ１´を基準信号の時間差信号ｔ２´よりも先に出力できるので、判定時間を前倒しすることにより高速な読出しが可能になる。
【００２４】
図５はこの発明の他の実施形態におけるレベル判定回路のブロック図である。
【００２５】
この実施形態は、８入力ＮＡＮＤ回路４を設け、先行変化判定回路３の各入力が８入力ＮＡＮＤ回路４に入力され、出力は動作停止信号としてコンパレータ１に与えられる。その他の構成は図１と同じである。
【００２６】
コンパレータ１から出力されたそれぞれの時間差信号が「Ｈ」レベルになっていれば、８ビットの全ての比較動作を終了しているため、８入力ＮＡＮＤ回路４はそれを検出して「Ｌ」レベル信号を出力する。この「Ｌ」レベル信号は動作停止信号としてコンパレータ１に与えられる。この時点で、コンパレータ１が動作を停止すればコンパレータ１の無駄な動作時間分の消費電力を抑制することができる。
【００２７】
図６はこの発明のさらに他の実施形態におけるレベル判定回路のブロック図である。図１に示した実施形態では２値信号のレベルを判定したのに対して、この実施形態では、例えば「００」，「０１」，「１０」，「１１」の多値信号のレベルを判定する。このように４つの多値信号を判別するために３つの基準信号１，２，３が用いられる。
【００２８】
コンパレータ１ａには各基準信号に対応した比較手段が内蔵されており、先行変化判定回路３ａは３つの基準信号１，２，３における時間差信号のそれぞれと、８ビットの各ビット信号の時間差信号との時間の前後関係を判定する判定手段を有している。
【００２９】
図７は図６に示したレベル判定回路の動作を説明するためのタイミング図であり、図８は図６の先行変化判定回路３ａから出力されるデータのタイミング図である。
【００３０】
次に、図７および図８を参照しながら図６に示したレベル判定回路の具体的な動作について説明する。積分回路２は図１の説明と同様にして、０電位の開始電圧から所定の角度を有して、時間の経過とともに電位が上昇する積分信号を走査型基準信号として出力する。コンパレータ１ａは、この走査型基準信号と各ビットｎおよび３つの基準信号１，２，３の電位とを比較する。
【００３１】
例えば、図７に示すように、基準信号１，２，３のそれぞれのレベルがＶｒ１，Ｖｒ２，Ｖｒ３であり、これらの基準信号１，２，３と走査型基準信号とを比較した結果により時間差信号ｔ２，ｔ４，ｔ６が出力され、ビットｎと走査型基準信号とを比較した結果により時間差信号ｔｍ（ｍ＝１，３，５，７）が出力される。コンパレータ１ａから出力された各時間差信号は先行変化判定回路３ａに与えられ、基準信号１，２，３のそれぞれに対応する時間差信号ｔ２，ｔ４，ｔ６と、ビットｎの時間差信号ｔｍとのいずれが早く立上がったか否かが判定される。
【００３２】
すなわち、先行変化判定回路３ａは、図８に示すタイミングの関係により、ビットｎに対応する時間差信号が、一番早く立上がれば「００」と判定し、基準信号１に対応する時間差信号ｔ２より遅くかつ基準信号２に対応する時間差信号ｔ４よりも早く立上がれば「０１」と判定し、基準信号２に対応する時間差信号ｔ４より遅くかつ基準信号３に対応する時間差信号ｔ６よりも早く立上がれば「１０」と判定し、基準信号３に対応する時間差信号ｔ６より遅く立上がれば「１１」と判定する。
【００３３】
上述のごとく、この実施形態によれば、３つの基準信号の電位差を時間差に変換するとともに、多値信号の電位差を時間差に変換した後、３つの基準信号に対応する時間差信号と各多値信号に対応する時間差信号との前後関係に基づいて多値信号のレベルを判定するようにしたので、高速かつ精度よくデータを出力することが可能になる。
【００３４】
なお、図６に示した実施形態においても、図３で説明したように走査型基準信号の開始電圧を所定の電位にして傾斜を緩やかに設定して、精度を高めるようにしてもよい。また、図４に示すように走査型基準信号の傾斜を逆にして時間の経過とともに電位が減少する積分信号を用いるようにしてもよい。
【００３５】
以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示された実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。
【産業上の利用可能性】
【００３６】
走査型基準信号と、基準信号および複数の２値信号の電位差を時間差に変換した時間差信号を出力し、基準信号に対応する時間差信号と複数の２値信号のそれぞれに対応する時間差信号との時間差の前後関係に基づいて、２値信号の時間差信号の論理を特定することにより高速でレベル判定ができるので、多値のデータを読み出すセンスアンプに使用できる。
【図面の簡単な説明】
【００３７】
【図１】この発明の一実施形態におけるレベル判定回路を示す図である。
【図２】図１に示したレベル判定回路の動作を説明するためのタイミング図である。
【図３】この発明の一実施形態における走査型基準信号の他の例を示すタイミング図である。
【図４】走査型基準信号のさらに他の例を示すタイミング図である。
【図５】この発明の他の実施形態におけるレベル判定回路のブロック図である。
【図６】この発明のさらに他の実施形態におけるレベル判定回路のブロック図である。
【図７】図６に示したレベル判定回路の動作を説明するためのタイミング図である。
【図８】図６に示した先行判定回路から出力されるデータのタイミング図である。
【符号の説明】
【００３８】
１，１ａ  コンパレータ、２  積分回路、３，３ａ  先行変化判定回路、４  ＮＡＮＤ回路、２１  可変抵抗、２２  オペアンプ、２３  帰還コンデンサ、２４  基準電源。
【図１】
2005285245.tif 000003
【図２】
2005285245.tif 000004
【図３】
2005285245.tif 000005
【図４】
2005285245.tif 000006
【図５】
2005285245.tif 000007
【図６】
2005285245.tif 000008
【図７】
2005285245.tif 000009
【図８】
2005285245.tif 000010