(57)【要約】  【課題】  データ処理部（画像処理部）の動作確認テストが簡単確実にできるデータ処理装置（画像処理装置）及びそのテスト方法を提供する。  【解決手段】  画像処理装置はＣＰＵ１、プログラムメモリ２、ＲＡＭ３、画像入力手段４、第１画像処理部５、第２画像処理部６、画像メモリ７を備え画像処理装置として動作する。第１画像処理部５は、テストパターンを入力するための入力回路５ｂ、選択回路５ｃを備え、プログラムメモリ２に記憶されているテストパターンに対する画像処理を行い、得られた結果を処理値として処理値記憶手段としての画像メモリ７に記憶する。ＣＰＵ１はプログラムメモリ２に記憶されている期待値と処理値とを比較する比較手段として機能する。【選択図】      図１
2005115566.tif 000002
【特許請求の範囲】
【請求項１】
所定のデータ処理を行うデータ処理部のテストを行うためのテストパターンを記憶するテストパターン記憶手段と、
テストパターンに対する前記データ処理により得られるべき期待値を記憶する期待値記憶手段と、
テストパターンを入力するために前記データ処理部に設けられた入力回路と、
テストパターンに対する前記データ処理により得られる処理値を記憶する処理値記憶手段と、
期待値及び処理値を比較する比較手段と
を備えることを特徴とするデータ処理装置。
【請求項２】
前記データ処理部はフィールド・プログラマブル・ゲートアレイで構成してあることを特徴とする請求項１記載のデータ処理装置。
【請求項３】
請求項１又は２記載のデータ処理装置をテストするテスト方法であって、
前記入力回路へテストパターンを入力する過程と、
該前記入力回路へ入力されたテストパターンに対して前記データ処理を施して処理値を得る過程と、
該処理値を前記処理値記憶手段に記憶する過程と、
前記期待値及び処理値を比較する過程と
を備えることを特徴とするデータ処理装置のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テスト機能を内蔵するデータ処理装置及びそのようなデータ処理装置のテスト方法に関する。
【背景技術】
【０００２】
画像処理装置（データ処理装置）には、画像処理装置全体を制御する主制御部（例えば中央演算処理装置としてのＣＰＵ）の他にデータ量が多く、また特殊な処理が必要な画像データを処理する主要部として機能する画像処理部（画像処理回路）が組み込まれている。画像処理部は、入力された画像データに対して、シェーディング補正、平滑化処理、エッジ強調処理、拡大／縮小処理、階調処理などを行う回路として構成される。この画像処理部の動作状態をテストするために、画像処理部の内部にテスト画像発生回路を併置して、テスト画像発生回路からテスト用の画像を発生して、画像処理部のテストを行うものがある（例えば、特許文献１参照）。
【０００３】
画像処理装置の仕様が定まれば、その主要部である画像処理部の仕様（画像処理部の構成）もおのずと定まる。一般的には、画像処理部は論理設計によるＡＳＩＣ（特定用途向け専用ＩＣ）により構成されることが多い。しかし、画像処理部としてＡＳＩＣを用いると画像処理装置に応じた専用の画像処理部を構成することになり、仕様を変更することが困難であり、仕様を改善する場合には新規にＡＳＩＣを開発することになり、結果的に開発コストの増大を招いている。
【０００４】
また、固定的な論理回路であるＡＳＩＣとして構成することから、テスト回路（例えば、テスト画像発生回路）を内蔵する場合に、テスト回路もＡＳＩＣとして組み込むことが多い。この場合には、画像処理を行うのに必要な回路規模に比較してテスト回路を加えた回路規模となり、テスト回路の制御が別途必要になることから製品コストの増大を招いている。
【０００５】
また、仕様の変更に容易に対処しうるようにするために、画像処理部をフィールド・プログラマブル・ゲートアレイにより構成する場合がある。この場合には、画像処理装置が起動する都度、フィールド・プログラマブル・ゲートアレイを画像処理部として機能させるために、ファイルデータ（フィールド・プログラマブル・ゲートアレイの回路を構築するためのプログラムデータ）の書き込み（いわゆるコンフィギュレーション）をして、所定の回路構成を設定（プログラムデータに従って、予め用意されている種々の論理ゲート等を結線して回路機能を確定）しなければならない。しかし、コンフィギュレーションが確実になされたか否かは、画像処理装置を実動作させて、出力された画像（例えば印刷された画像）を直接確認することにより判断する必要がある。このような判断方法は、データ量の多い画像を処理する画像処理装置のテスト方法として信頼性に欠けるという問題がある。
【特許文献１】特開２００１−１０３２２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したように、従来のデータ処理装置（画像処理装置）では、データ処理部（画像処理部）のコストが高く、またテスト回路を内蔵した場合はさらにコストが増大し、結果的にはデータ処理装置のコストが増大するという問題があった。
【０００７】
本発明は、かかる事情に鑑みてなされたものであり、専用のテスト回路を用いることなく簡単な構成でデータ処理部（画像処理部）の動作確認テストが簡易確実にできるデータ処理装置（画像処理装置）及びそのテスト方法を提供することを目的とする。
【０００８】
また、データ処理部をフィールド・プログラマブル・ゲートアレイで構成したときに、フィールド・プログラマブル・ゲートアレイをデータ処理部として機能させるためのファイルデータ（プログラムデータ）を書き込んだ後のフィールド・プログラマブル・ゲートアレイのテストを簡易確実に行うことができるデータ処理装置及びそのテスト方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
第１発明に係るデータ処理装置は、所定のデータ処理を行うデータ処理部のテストを行うためのテストパターンを記憶するテストパターン記憶手段と、テストパターンに対する前記データ処理により得られるべき期待値を記憶する期待値記憶手段と、テストパターンを入力するために前記データ処理部に設けられた入力回路と、テストパターンに対する前記データ処理により得られる処理値を記憶する処理値記憶手段と、期待値及び処理値を比較する比較手段とを備えることを特徴とする。
【００１０】
第２発明に係るデータ処理装置では、前記データ処理部はフィールド・プログラマブル・ゲートアレイで構成してあることを特徴とする。
【００１１】
第３発明に係るデータ処理装置のテスト方法は、第１発明又は第２発明に係るデータ処理装置をテストする方法であって、前記入力回路へテストパターンを入力する過程と、該前記入力回路へ入力されたテストパターンに対して前記データ処理を施して処理値を得る過程と、該処理値を前記処理値記憶手段に記憶する過程と、前記期待値及び処理値を比較する過程とを備えることを特徴とする。
【００１２】
第１発明、第３発明にあっては、データ処理部にデータ処理部をテストするときに用いるテストパターンの入力回路を備え、テストパターンに対するデータ処理により得られる処理値とテストパターンに対するデータ処理により得られるべき期待値とを比較するので、データ処理部のテストを簡単確実に実行するデータ処理装置及びそのテスト方法となる。
【００１３】
第２発明にあっては、データ処理部を、フィールド・プログラマブル・ゲートアレイにより構成したので、データ処理部として専用ＩＣを用いる必要がなく、仕様変更の多いデータ処理装置に適用したときにハード構成を変更することなくデータ処理部の仕様の変更が可能となる。
【発明の効果】
【００１４】
本発明によれば、所定のデータ処理（画像処理）を行うデータ処理部（画像処理部）に入力回路（及びそれに付随する選択回路）という簡単な回路を付加することにより、データ処理部のテストを簡単確実に実行できるデータ処理装置（画像処理装置）及びそのテスト方法を提供することができる。データ処理装置の内部で、データ処理部のテストが簡単確実に実行できることから、データ処理部をフィールド・プログラマブル・ゲートアレイで構成した場合に、データ処理部に対するコンフィギュレーションの適否の判断が容易に行え、必要に応じて再度のコンフィギュレーションを実行するか、又はエラー処理をすることが可能となり、信頼性に富んだ、利用しやすい画像処理装置を提供できる。また、仕様変更に容易に対応することができるデータ処理装置を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明をその実施の形態を示す図面に基づいて説明する。
【００１６】
図１は本発明の実施の形態に係るデータ処理装置の概略ブロック図である。本発明に係るデータ処理装置は具体的には例えば画像処理装置として構成される。画像処理装置はＣＰＵ１、プログラムメモリ２、ＲＡＭ３、画像入力手段４、第１画像処理部５、第２画像処理部６、画像メモリ７などを備え、それぞれはバス１０を介して所定の信号の送受を行い画像処理装置（例えば、スキャナ、複写機）として動作する。
【００１７】
ＣＰＵ１は、中央演算処理装置（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）であり、バス１０を介して他の部分を制御することによりデータ処理装置全体の動作を制御するものである。プログラムメモリ２は、例えば不揮発性メモリであるＦＬＡＳＨメモリにより構成され、画像処理装置が動作するのに必要な制御プログラムや、制御データが記憶されているものであり、本実施の形態では、後述するテストパターン、期待値を記憶している。つまり、テストパターン記憶手段、期待値記憶手段としても機能する。ＲＡＭ３は、画像処理装置の動作時に一時的に発生するデータを一時的に記憶する一時記憶装置である。
【００１８】
画像入力手段４は、例えばスキャナ（画像読み取り手段）であり、光電変換素子と信号転送を行うＣＣＤ（電荷結合装置）により構成される固体撮像装置及び固体撮像装置からのアナログ画像信号をデジタル画像信号に変換するＡＤコンバータなどで構成され、ＣＰＵ１による制御に従って、デジタル画像信号を生成し、デジタル画像信号を第１画像処理部５へ出力するものである。
【００１９】
第１画像処理部５及び第２画像処理部６は画像入力手段４から出力されたデジタル画像信号に対して、例えばシェーディング補正、平滑化処理、エッジ強調、拡大／縮小の処理、階調処理などのいわゆる画像処理を行うものである。第１画像処理部５は、仕様変更が生じやすい部分を構成するプログラマブル回路であり、ここではフィールド・プログラマブル・ゲートアレイ（以下、ＦＰＧＡ）を用いて構成されている。第１画像処理部５をＦＰＧＡで構成することにより、ハードウエアを変更せずに仕様の変更に容易に対応することが可能となる。
【００２０】
第２画像処理部６は、第１画像処理部５に比較して仕様変更がほとんど生じない部分を構成するものであり、例えばＡＳＩＣ（特定用途向けＩＣ）を用いて構成されている。なお、第１画像処理部５と第２画像処理部６を共にＦＰＧＡにより構成することも可能である。また、第２画像処理部６は本実施の形態では本質的な意味を持たないので、以下の説明では適宜省略することがある。
【００２１】
第１画像処理部５及び第２画像処理部６により所定の画像処理（データ処理）をされたデジタル画像信号は画像メモリ７に一時的に記憶される。つまり、画像メモリ７は画像入力手段４で得られたアナログ画像信号に所定の画像処理を施したデジタル画像信号を記憶するものである。画像メモリ７に記憶されたデジタル画像信号は、必要に応じて図示しない出力手段（例えばプリンタ回路、通信手段）を介して出力することができる。画像メモリ７は通常ＤＲＡＭで構成される。
【００２２】
第１画像処理部５は、画像入力手段４からのデジタル画像信号を入力する入力回路５ａ、テストパターンを入力するための入力回路５ｂを備える。入力回路５ａ、５ｂからの出力は選択回路５ｃによりいずれかを選択され、画像処理回路５ｄへ入力されて、所定の画像処理を施される。画像処理回路５ｄは画像処理を施したデジタル画像信号を第２画像処理部６へ入力する。
【００２３】
第１画像処理部５を構成するＦＰＧＡは、第１画像処理部５として本来の動作をするのに必要な回路を構成するために、画像処理装置が起動する都度、図示しないプログラム書き込み用のシリアルインターフェイスＲＯＭからコンフィギュレーション用データ（ＰＯＦ：プログラマブル・オブジェクト・ファイル。つまり、回路構成書き込み用のプログラム）を書き込みされる。コンフィギュレーション用データ（プログラム）の書き込み（コンフィギュレーション）によりＦＰＧＡは第１画像処理部５として機能することになるが、コンフィギュレーションが正確に行われたか否かのテストをすることが必要となる。
【００２４】
本実施の形態では、所定のデータ処理（画像処理）を行うデータ処理部（画像処理部）としての第１画像処理部５のテストを行うためのテストパターンをプログラムメモリ２に記憶しておく。つまり、プログラムメモリ２はテストパターン記憶手段としても機能する構成としてある。また、テストパターンに対する第１画像処理部５でのデータ処理により得られるべき期待値（第１画像処理部５でのテストパターンに対するデータ処理が正しく行われた場合に画像処理の結果として得られるべきデジタル画像信号）を、プログラムメモリ２に記憶しておく。つまり、プログラムメモリ２は期待値記憶手段としても機能する構成としてある。
【００２５】
入力回路５ａ及び入力回路５ｂは、例えばレジスタで構成され、選択回路５ｃにより切り替えられる（選択される）構成としてある。第１画像処理部５のテストを行うとき（テストモード時）には、選択回路５ｃは入力回路５ｂを選択し、プログラムメモリ２からのテストパターン（テストパターン画像データ）を画像処理回路５ｄへ入力する。画像処理回路５ｄは、テストパターンに対して所定の画像処理を行い、第２画像処理部６を介して画像処理の結果（テストパターンに対する第１画像処理部５、第２画像処理部６の画像処理により得られる処理値）を出力し、画像メモリ７に記憶する。つまり、画像メモリ７は処理値記憶手段として機能する構成としてある。テストモード時でのテストパターンの信号の流れは信号路ＲＴ１で示される。
【００２６】
テストパターンに対する画像処理がされた後、ＣＰＵ１は、画像メモリ７に記憶されたテストパターンに対する画像処理の結果（処理値）と、プログラムメモリ２に記憶された期待値とを比較する。つまり、ＣＰＵ１は期待値及び処理値を比較する比較手段として機能する。比較時（テストモード時）での処理値の信号の流れは信号路ＲＴ２で示され、期待値の信号の流れは信号路ＲＴ３で示される。
【００２７】
コンフィギュレーション及びテストを終了して通常の画像処理装置として動作するとき（ユーザモード時）には、選択回路５ｃは入力回路５ａを選択し、画像入力手段４からのデジタル画像信号を画像処理回路５ｄへ入力して、画像処理装置としての画像処理を行う。つまり、第１画像処理部５（画像処理回路５ｄ）は画像処理（データ処理）を行う画像処理部（データ処理部）として機能する。ユーザモード時でのデジタル画像信号の流れは信号路ＲＴ４で示される。なお、入力回路５ａ及び入力回路５ｂのいずれかを選択する選択回路５ｃの選択機能はＣＰＵ１からの適宜の制御信号により行うことができる。
【００２８】
図２は本発明の実施の形態に係るデータ処理装置のテストモード時の動作例を示すフローチャートである。
【００２９】
ステップ１（Ｓ１）：まず、第１画像処理部５へのコンフィギュレーション（プログラムの書き込みによる論理回路の構築）を行うことにより、第１画像処理部５を画像処理部として構築する。つまり、コンフィギュレーションにおいて、書き込まれるプログラム（プログラムデータ）に従って、予め用意されている種々の論理ゲート等を結線することにより、回路機能を確定する。コンフィギュレーションは上述したように図示しないプログラム書き込み用のシリアルインターフェイスＲＯＭからコンフィギュレーション用データ（プログラム）を書き込みすることによりなされる。なお、この際の書き込み制御は通常ＣＰＵ１により行われる。
【００３０】
ステップ２（Ｓ２）：ＣＰＵ１はプログラムメモリ２からテストパターン（テストパターンのデジタル画像信号）を読み出す。読み出されたテストパターンは入力回路５ｂへバス１０を介して入力される（信号路ＲＴ１）。テストパターンは入力回路５ｂ及び選択回路５ｃを介して画像処理回路５ｄへ入力される（信号路ＲＴ１）。
【００３１】
ステップ３（Ｓ３）：画像処理回路５ｄは入力されたテストパターンに対して所定の画像処理（データ処理）を行う。テストパターンは更に第２画像処理部６でその他の画像処理を施されて画像メモリ７へ出力される（信号路ＲＴ１）。第１画像処理部５、第２画像処理部６の動作の制御はＣＰＵ１からバス１０を介して与えられる制御信号により適宜なされる。
【００３２】
ステップ４（Ｓ４）：画像メモリ７は第２画像処理部６から出力されてきた画像処理済テストパターン（処理値）を一時的に記憶する。画像メモリ７の動作の制御はＣＰＵ１からバス１０を介して与えられる制御信号により適宜なされる。
【００３３】
ステップ５（Ｓ５）：ＣＰＵ１はプログラムメモリ２からバス１０を介して期待値（テストパターンに所定の画像処理を施した場合に得られるべきデジタル画像信号）を読み出す（信号路ＲＴ３）。ＣＰＵ１は画像メモリ７からバス１０を介して一時的に記憶されている処理値を読み出す（信号路ＲＴ２）。更に、ＣＰＵ１は、読み出した期待値及び処理値を比較する。
【００３４】
ステップ６（Ｓ６）：期待値及び処理値を比較した結果が一致していれば（Ｓ６：ＹＥＳ）、コンフィギュレーションは正確に行われたことが確認できるから、テストモードは終了する。期待値及び処理値を比較した結果が一致していなければ（Ｓ６：ＮＯ）、コンフィギュレーションは失敗したことが確認できるから、ステップ１（Ｓ１）へ戻り、再度コンフィギュレーションを行う。なお、ステップ１へ戻る代わりに、又は併せて、エラー報知をするようにしても良いことはいうまでもない。
【００３５】
上述したとおり、ＣＰＵ１は、各部を制御する制御手段として機能する他に、比較手段、データ転送手段などとして機能する。なお、データの転送を制御する機能はＣＰＵ１の他にも、例えば図示しないＤＭＡ制御装置（ダイレクトメモリアクセス制御装置）によるＤＭＡ転送形式よって行うことも可能である。本実施の形態によれば、データ処理部としての画像処理部（第１画像処理部５）に入力回路５ｂ、更には選択回路５ｃを付加するという簡単な構成により、コンフィギュレーションの状況をテストパターン及び期待値を用いて、容易に検証できるから、信頼性の高いデータ処理装置を提供できる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態に係るデータ処理装置の概略ブロック図である。
【図２】本発明の実施の形態に係るデータ処理装置のテストモード時の動作例を示すフローチャートである。
【符号の説明】
【００３７】
１  ＣＰＵ（制御手段、比較手段）
２  プログラムメモリ（テストパターン記憶手段、期待値記憶手段）
３  ＲＡＭ
４  画像入力手段
５  第１画像処理部（データ処理部）
５ａ  入力回路
５ｂ  入力回路
５ｃ  選択回路
５ｄ  画像処理回路
６  第２画像処理部
７  画像メモリ（処理値記憶手段）
１０  バス
【図１】
2005115566.tif 000003
【図２】
2005115566.tif 000004