(57)【要約】【課題】半選択誤りを低減するための方法、装置およびシステムの提供。【解決手段】本発明の一実施形態によるMRAMの論理データブロックを消去する方法(500)が開示される。その方法(500)は、論理１状態から論理０状態に切り換わるときの選択書込み磁界閾値および非選択書込み磁界閾値を分布させるように構成された論理データブロック(202)を有するMRAM(200)を準備すること(502)であって、選択書込み磁界閾値が非選択書込み磁界閾値から予め選択された量だけ分離される、MRAM(200)を準備すること(502)、および論理データブロックの全てのビットを論理０状態に書き込むこと(504)を含む。【選択図】図５
2005056557.tif 000002
【特許請求の範囲】
【請求項１】
磁気ランダムアクセスメモリ（ＭＲＡＭ）の論理データブロックを消去する方法（５００）であって、
論理１状態から論理０状態に切り換わるときの選択書込み磁界閾値および非選択書込み磁界閾値を分布させるように構成された論理データブロックを有するＭＲＡＭを準備するステップ（５０２）であって、前記選択書込み磁界閾値が前記非選択書込み磁界閾値から予め選択された量だけ分離される、ステップと、および
前記論理データブロックの全てのビットを前記論理１状態に書き込むステップ（５０４）とを含む、磁気ランダムアクセスメモリの論理データブロックを消去する方法（５００）。
【請求項２】
前記論理データブロックを有するＭＲＡＭを準備するステップが、ＭＲＡＭを準備することを含み、前記論理データブロックが、
複数の磁気メモリセルと、
前記複数の磁気メモリセルの各磁気メモリセルの第１の側に動作可能に結合される、磁化容易軸磁界を生成するように構成された磁化容易軸導体と、および
前記複数の磁気メモリセルの各磁気メモリセルの第２の側に動作可能に結合される、磁化困難軸磁界を生成するように構成された複数の磁化困難軸導体とを備える、請求項１に記載の磁気ランダムアクセスメモリの論理データブロックを消去する方法（５００）。
【請求項３】
前記予め選択された量が、予め選択された誤り訂正符号によって訂正することができるビット誤りの最大数よりも少ないビット誤りを与える、請求項１に記載の磁気ランダムアクセスメモリの論理データブロックを消去する方法（５００）。
【請求項４】
前記予め選択された誤り訂正符号が、ＢＣＨ（Bose-Chaudhuri-Hochquenghem）符号、リードソロモン符号、およびランレングス制限符号のうちの少なくとも１つからなる、請求項３に記載の磁気ランダムアクセスメモリの論理データブロックを消去する方法（５００）。
【請求項５】
磁気ランダムアクセスメモリ（ＭＲＡＭ）の論理データブロックを書き込む方法（７００）であって、
論理１状態から論理０状態に切り換わるときの選択書込み磁界閾値および非選択書込み磁界閾値を分布させるように構成された論理データブロックを有するＭＲＡＭを準備するステップ（７０２）であって、前記選択書込み磁界閾値が、前記非選択書込み磁界閾値から予め選択された量だけ分離される、ステップと、
前記論理データブロックの全てのビットを前記論理１状態に書き込むステップ（７０４）と、および
前記論理データブロックの選択されたターゲットビットに前記論理０状態を書き込むステップ（７０６）とを含む、磁気ランダムアクセスメモリの論理データブロックを書き込む方法（７００）。
【請求項６】
前記予め選択された誤り訂正符号が、ＢＣＨ（Bose-Chaudhuri-Hochquenghem）符号、リードソロモン符号、およびランレングス制限符号のうちの少なくとも１つからなる、請求項５に記載の磁気ランダムアクセスメモリの論理データブロックを書き込む方法（７００）。
【請求項７】
磁気ランダムアクセスメモリ（ＭＲＡＭ）（２００、８０２、９１０）であって、論理１状態から論理０状態に切り換わるときの選択書込み磁界閾値および非選択書込み磁界閾値を分布させるように構成された論理データブロック（２０２、８０４、９１２）を備え、前記選択書込み磁界閾値の分布が、前記非選択書込み磁界閾値の分布から予め選択された量だけ分離される、磁気ランダムアクセスメモリ。
【請求項８】
前記磁気メモリセル（１００）が、巨大磁気抵抗（ＧＭＲ）デバイス、磁気トンネル接合（ＭＴＪ）を有するトンネル磁気抵抗（ＴＭＲ）デバイス、ダイオード分離型ＭＴＪデバイス、トランジスタ分離型ＭＴＪデバイス、ホール効果記憶デバイス、およびバリスティックトンネルデバイスのうちの少なくとも１つを含む、請求項７に記載のＭＲＡＭ。
【請求項９】
磁気メモリモジュール（８００）であって、
論理１状態から論理０状態に切り換わるときの選択書込み磁界閾値および非選択書込み磁界閾値を分布させるように構成された少なくとも１つの論理データブロック（２０２、８０４）を備える少なくとも１つの磁気ランダムアクセスメモリ（ＭＲＡＭ）（２００、８０２）であって、前記選択書込み磁界閾値の分布が、前記非選択書込み磁界閾値の分布から予め選択された量だけ分離されるように構成される、少なくとも１つの磁気ランダムアクセスメモリ（ＭＲＡＭ）（２００、８０２）と、および
外部回路と通信するために前記少なくとも１つのＭＲＡＭ（８０２）と連絡する入力／出力インタフェース（８０６）とを備える、磁気メモリモジュール。
【請求項１０】
コンピュータシステム（９００）であって、
入力装置（９０２）と、
出力装置（９０４）と、
前記入力装置（９０２）および前記出力装置（９０４）に動作可能に結合されたプロセッサ（９０６）と、および
前記プロセッサ（９０６）に動作可能に結合されたメモリデバイス（９０８）とを備え、前記メモリデバイス（９０８）が、
論理１状態から論理０状態に切り換わるときの選択書込み磁界閾値および非選択書込み磁界閾値の分布を有する少なくとも１つの論理データブロック（２０２、９１２）を備える少なくとも１つの磁気ランダムアクセスメモリ（ＭＲＡＭ）（２００、９１０）であって、前記選択書込み磁界閾値の分布が、前記非選択書込み磁界閾値の分布から予め選択された量だけ分離されるように構成される、少なくとも１つの磁気ランダムアクセスメモリ（ＭＲＡＭ）（２００、９１０）と、および
前記プロセッサ（９０６）と通信するために前記少なくとも１つのＭＲＡＭ（２００、９１０）と連絡する入力／出力インタフェース（９１４）とを備える、コンピュータシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気ランダムアクセスメモリに関する。
【０００２】
関連出願への相互参照
本特許出願は、いずれも２００３年８月５日に出願された、「LOGICAL DATA BLOCK, MAGNETIC RANDOM ACCESS MEMORY, MEMORY MODULE, COMPUTER SYSTEM AND METHOD」と題する米国特許出願第１０／６３５，１５０号および「METHOD FOR ADAPTIVELY WRITING A MAGNETIC RANDOM ACCESS MEMORY」と題する米国特許出願第１０／６３５，３９９号に関連する。
【背景技術】
【０００３】
ＭＲＡＭのような磁気メモリは、一般に磁気メモリセルのアレイを含む。一般的な磁気メモリセルは、その磁化が変更可能な磁気薄膜の層と、その磁化が特定の方向に固定、すなわち「ピン留め」されている磁気薄膜の層とを含む。変更可能な磁化を有する磁気薄膜はデータ記憶層と呼ばれる場合もある。ピン留めされた磁気薄膜は基準層と呼ばれる場合もある。
【０００４】
各磁気メモリセルの磁化の向きは、常に２つの安定した向きのうちの１つを有することができる。これらの２つの安定した向きは、「平行」および「反平行」と呼ばれ、それぞれ「１」および「０」の論理状態を表す。図１Ａおよび図１Ｂは、データ記憶層１０４の磁化容易軸に対して同じ軸方向の磁化の向きを有する基準層１０２を備える従来の磁気メモリセル１００の基本的な構造を示す。磁気メモリセル１００は、データ記憶層１０４と基準層１０２との間にトンネル障壁１０６を含む。磁気メモリセル１００のこの構造は、読出し動作中に電荷がトンネル障壁１０６を通って移動することから、スピントンネルデバイス（ＳＴＤ）と呼ばれることがある。このように電荷がトンネル障壁１０６を通って移動することは、スピントンネル効果として知られている現象に起因し、磁気メモリセル１００に読出し電圧が印加される際に生じる。
【０００５】
図１Ａは、基準層１０２に対して平行な磁気的な向きを有するデータ記憶層１０４を備える磁気メモリセル１００を示す。ベクトルＭ１は、データ記憶層１０４の全体的な、または結果として生じる磁化の向きを表す。ベクトルＭ１は、磁化容易軸に沿った磁化、およびデータ記憶層１０４のエッジの磁区（以降、エッジ磁区と称する）内の磁化からの寄与を含む。基準層１０２の磁化の向きは、データ記憶層１０４の磁化容易軸に対して平行な方向に固定されるベクトルＭ２によって表される。このように、図１Ａは、論理「１」状態を格納する磁気メモリセルを表す。
【０００６】
ベクトルＭ１は、磁気メモリセル１００の論理状態に応じて変更され得る。ベクトルＭ１は、磁気メモリセル１００に関連する導体を用いて磁界をかけることにより操作される。これらの磁界は、磁化容易軸磁化およびエッジ磁区を含むデータ記憶層１０４の磁化の方向、すなわちベクトルＭ１をひっくり返す、または反転させるためにかけられる。図１Ｂは、基準層１０２に対して反平行の磁気的な向きを有するデータ記憶層１０４を備える磁気メモリセル１００を示す。このように、図１Ｂは、論理「０」状態を格納する磁気メモリセルを表す。
【０００７】
磁気メモリセルの論理状態は、その抵抗によって示されることができ、その抵抗は、データ記憶層および基準層の相対的な磁化の向きに依存する。そのような磁気メモリセルは一般に、そのデータ記憶層の磁化の向きがその基準層の磁化の向きに対して実質的に平行である場合には、低抵抗の状態にある。これに対して、そのデータ記憶層の磁化の向きがその基準層の磁化の向きに対して実質的に反平行である場合には、磁気メモリセルは一般に高抵抗の状態にある。
【０００８】
磁気メモリセルは、そのデータ記憶層の磁化の向きを回転させる磁界をかけることにより、所望の論理状態に書き込まれ得る。一般に、データ記憶層の磁化の向きは、一般に「磁化容易軸」と呼ばれる、データ記憶層の軸に沿って整列する。所望の論理状態に応じて、その磁化容易軸に沿ったデータ記憶層の磁化の向きを、基準層の磁化の向きに対して平行か、または反平行かのいずれかの向きに反転するために磁界をかけることができる。
【０００９】
従来の磁気メモリは一般に、書込み中に磁気メモリセルに磁界をかけるために使用されるワード線およびビット線のアレイを含む。磁気メモリセルは通常、ワード線とビット線との交点に配置される。選択された磁気メモリセルにおいて交差する特定のワード線およびビット線に電流を加えることにより、その選択された磁気メモリセルに書込みを行うことができる。一般に、その特定のビット線に加えられる電流は、選択された磁気メモリセルの磁化容易軸に沿って概ね整列する磁界を生成する。磁化容易軸に対して整列する磁界は、軸方向書込み磁界と呼ばれる場合もある。その特定のワード線に加えられる電流は通常、選択された磁気メモリセルの磁化容易軸に対して概ね垂直な磁界を生成する。
【００１０】
一般に、選択された磁気メモリセルのみが、軸方向書込み磁界および垂直書込み磁界の両方を受ける。特定のワード線に結合される他の磁気メモリセルは通常、垂直書込み磁界のみを受ける。ある特定のビット線に結合される他の磁気メモリセルは通常、軸方向書込み磁界のみを受ける。
【００１１】
軸方向書込み磁界および垂直書込み磁界の大きさは通常、選択された磁気メモリセルがその論理状態を切り換えるほど十分に高くなり、かつ軸方向書込み磁界または垂直書込み磁界のいずれか一方を受ける他の磁気メモリセルが切り換わらないほど十分に低くなるように選択される。軸方向書込み磁界または垂直書込み磁界のいずれかのみを受ける磁気メモリセルの望ましくない切換えは、一般に「半選択」切換えと呼ばれる。
【００１２】
磁気メモリセル間の製造上のばらつきが、半選択切換えの可能性を高める場合がある。たとえば、磁気メモリセルの軸方向または垂直方向の寸法または形状における製造上のばらつきは、半選択切換えの可能性を高めるであろう。さらに、データ記憶層の厚みまたは結晶異方性のばらつきが、半選択切換えの可能性を高める場合がある。残念ながら、そのような製造上のばらつきは、磁気メモリの製造工程の歩留まりを下げ、従来の磁気メモリの信頼性を低下させる。
【００１３】
磁気メモリセルの基準層は通常、磁化が特定の方向に固定、すなわち「ピン留め」された磁性材料の層である。従来の磁気メモリセルでは、データ記憶層の磁化容易軸に対して平行な方向にピン留めされた磁化を有する基準層が形成され得る。結果として、従来の磁気メモリセルの基準層の磁化の向きは一般に、データ記憶層の磁化容易軸に対して平行である。
【００１４】
従来の磁気メモリセルは、データ記憶層の磁化の向きをその磁化容易軸に沿って、ある方向から他の方向に反転させる磁界をかけることにより、書き込まれ得る。この反転によって、磁気メモリセルはその高抵抗状態と低抵抗状態との間で切り換わる。磁気メモリセルの論理状態は、その抵抗を測定することにより、読出し動作中に判定され得る。
【００１５】
一般に、データ記憶層は、その磁化容易軸に沿って細長い寸法を有する長方形または楕円形として製造される。これらの構成は、エッジ磁区の負の効果を最小限に抑える。そのような構造は通常、エッジ磁区からの寄与に比べて、データ記憶層に結果として生じる磁化の向きへの磁化容易軸の寄与を増加させる。長方形または楕円形の構成は、ビットセルのための形状異方性を設定し、双安定構造を提供する。平行状態は、書込み動作中にデータ記憶層の磁化の向きを反転させるために、より多くのエネルギーを必要とする。
【００１６】
さらに、メモリセルは、磁化容易軸がそれらの個々のワード線と平行になるようにそろえられる。この構成に伴う１つの問題は、書込み動作中に、実際に書き込まれるメモリセルではなく、同じビット線を共有するメモリセルが半選択モードにいることである。半選択中に、書込み電流が、ある特定の影響を受けやすいビットに対して、データ記憶層の磁気的な向きが平行な向きから低エネルギー状態または反平行な向きに反転するのに十分な磁界を生成する可能性がある。その向きが当初は平行な向きにあったが、その後に反平行になるように反転される場合には、誤りが生じることになるであろう。誤り訂正技術によって、これらの誤りの発生のいくつかを訂正することはできるが、その発生が誤り訂正技術の能力を超えるときには、結果として訂正できない誤りが生じることになる。この同じ形態の半選択誤りが読出し動作中にも生じる可能性があり、この場合、ワード線が所与の電位値、一般にグランドに保持され、センスまたは読出し電位が全ての列に印加される。所与のビットに対する生成された読出し電流は一般に小さく（約１μＡか、それ未満）、選択された行上にある全てのビットは、その行からの同じ電流を有するが、ワード線が磁化容易軸磁界を生成するように向けられる場合には、メモリセルが現時点で読み出されていない場合であっても、正味の電流はワード線を共有するこれらのメモリセルを半選択するのに十分である可能性がある。
【００１７】
さらに、メモリセルの寸法は小さくなり続けているので、半選択によって引き起こされる誤りを受ける可能性が大きくなる。
【非特許文献１】W.W. PetersonおよびE.J. Weldon, Jr.著「Error-Correcting Codes」2nd Edition，12th Printing，1994，MIT Press，Cambridge，ＭＡ
【非特許文献２】Ed. S.B. WickerおよびV.K. Bhargava著「Reed-Solomon Codes And Their Applications」ＩＥＥＥ Press，New York，1994
【発明の開示】
【発明が解決しようとする課題】
【００１８】
したがって、当技術分野において半選択誤りを低減するための方法、装置およびシステムが必要とされている。
【課題を解決するための手段】
【００１９】
本発明の一実施形態によるＭＲＡＭの論理データブロックを消去する方法が開示される。その方法は、論理１状態から論理０状態に切り換わるときの選択書込み磁界閾値および非選択書込み磁界閾値を分布させるように構成された論理データブロックを有するＭＲＡＭを準備することであって、選択書込み磁界閾値が非選択書込み磁界閾値から予め選択された量だけ分離される、ＭＲＡＭを準備すること、および論理データブロックの全てのビットを論理０状態に書き込むことを含む。
【００２０】
本発明のさらなる特徴および利点は、一例として本発明の実施形態の特徴を例示する、添付図面に関連してなされる、以下の詳細な説明から明らかになるであろう。
【発明の効果】
【００２１】
本発明によれば、半選択誤りを低減するための方法、装置およびシステムが提供される。
【発明を実施するための最良の形態】
【００２２】
添付図面は、本発明を実施するための例示的な実施形態を示す。図面において、類似の参照番号は、本発明の異なる図面または実施形態における類似の要素を示す。
【００２３】
ここで、図面に示される例示的な実施形態を参照するが、本明細書では、それを説明するために特定の用語が使用される。図２は、本発明によるＭＲＡＭ２００の一実施形態の概略的なブロック図である。ＭＲＡＭ２００は、複数の磁化容易軸生成導体２０８（複数は図２に示されるように数ｎによって表される）と、複数の磁化困難軸生成導体２１０（複数は図２に示されるように数ｍによって表される）とを含むことができる。ＭＲＡＭ２００は、１つまたは複数の論理データブロック２０２を含むことができ（明瞭化のために破線内に１つのみが示される）、各論理データブロック２０２は一本の磁化容易軸導体２０４と連絡する複数の磁気メモリセル１００を含む。磁気メモリセル１００は、一本の磁化容易軸導体２０４と、それを横切る各磁化困難軸導体２０６との交点に形成される。本発明の実施形態による論理データブロック２０２のサイズは、論理データブロック２０２内のデータを符号化するために用いられる、予め選択されたブロック誤り訂正符号（ＥＣＣ）に従って設定される。
【００２４】
誤り訂正符号化は、磁気メモリセル１００に記憶するための元のデータを受信すること、および誤りが特定されて、訂正されることを可能にするＥＣＣ符号化データを形成することを含む。ＥＣＣ符号化データは、元のデータとＥＣＣパリティデータとを含む。読出し動作中に、誤りを含むＥＣＣ符号化データをＥＣＣ復号化することにより、誤りを含むＥＣＣ符号化データから元のデータを復元することができる。本発明の実施形態に使用されるのに適した、予め選択されたブロック誤り訂正符号化方式は、ＢＣＨ（Bose- Chaudhuri -Hochquenghem）符号、リードソロモン符号、およびランレングス制限（ＲＬＬ）符号のうちの少なくとも１つを含むことができる。たとえば、本発明の一実施形態によれば、［１６０，１２８，３２］リードソロモン符号は、１２８バイト（１バイトは８ビット）の元のデータに対応する１６０個の８ビットシンボルのコードワードを生成し、１６０個の８ビットシンボル内の１６までのランダム誤りを訂正することができる。本発明の別の実施形態によれば、［１３２，１２８，４］リードソロモン符号は、１２８バイトの元のデータに対応する１３２個の８ビットシンボルのコードワードを生成し、１３２個の８ビットシンボル内の２つまでのランダム誤りを訂正することができる。他のＥＣＣ方式も本発明の実施形態と共に利用することができる。
【００２５】
誤り訂正符号化方式に関するさらなる基礎的な情報は、非特許文献１において提供され得る。リードソロモン符号に関するさらなる基礎的な情報は、非特許文献２において提供され得る。
【００２６】
本発明の一実施形態による論理データブロック２０２は、磁化困難軸生成導体２１０と磁化容易軸生成導体２０４との交点に形成される複数の磁気メモリセル１００を含むことができ、論理データブロック２０２は磁化容易軸生成導体２０４と連絡するｍ個の磁気メモリセル１００を含む。１本の磁化容易軸生成導体２０４に沿って全ｍ個の磁気メモリセル１００を１つの論理データブロック２０２内に配置することにより、選択されたデータビットが磁化困難軸生成導体を用いて書き込まれることができるので、半選択誤りが低減または除去される。本発明の他の実施形態によれば、磁化容易軸生成導体２０４は、行導体または列導体のいずれかとすることができる。
【００２７】
本発明による代替の実施形態は、軟らかい基準層か、またはピン留めされた基準層かのいずれかの基準層１０２を有するメモリセル１００を含むことができる。軟らかい基準層１０２では、磁化の方向が読出し動作中にかけられる磁界によってのみ制御される。ピン留めされた基準層１０２では、磁化の方向は固定される。軟らかい基準層１０２を含むメモリセル１００の読出しおよび書込み動作は、ピン留めされた基準層１０２を有するメモリセルに類似している。ピン留めされた基準層１０２は「硬い基準層」１０２と呼ばれる場合もある。
【００２８】
図３は、本発明の別の実施形態によるＭＲＡＭ３００の分解斜視図である。ＭＲＡＭ３００は１つまたは複数のＭＲＡＭアレイ３０２を含むことができ、各ＭＲＡＭアレイ３０２は複数のＭＲＡＭサブアレイ３０４を含むことができる。本発明の別の実施形態によれば、磁化容易軸生成導体（明瞭化のために示されない）が複数のＭＲＡＭサブアレイ３０４および／またはＭＲＡＭアレイ３０２に広がることができる。ＭＲＡＭ３００はさらに、互いに対して平行かつ互いの上に配置される（積重される）ＭＲＡＭアレイ３０２のスタック３０６を含むことができる。スタック３０６は、当業者に知られている手段を用いて対応する行導体および列導体のためのＭＲＡＭアレイ３０２間を相互接続する配線を含むことができる。ＭＲＡＭアレイ３０２内のＭＲＡＭサブアレイ３０４の数は、特定の応用形態のメモリサイズに対して、または製造工程の制約に従って選択され得る。同様に、スタック３０６内のＭＲＡＭアレイ３０２の数も、工程またはパッケージングの制約のみを条件として、所与の応用形態の所望のメモリサイズに従って選択され得る。
【００２９】
本発明によるＭＲＡＭの別の実施形態は、複数の論理データブロックを含むことができ、各論理データブロックは、磁化容易軸生成導体と、複数の磁化困難軸生成導体と、磁化容易軸導体と複数の磁化困難軸導体との交点に形成された複数の磁気メモリセルとを含む。論理データブロックはさらに、そのサイズが予め選択されたブロックＥＣＣによって構成され得る。本発明の実施形態によれば、予め選択されたブロックＥＣＣは、上述のようにＢＣＨ符号、リードソロモン符号、およびＲＬＬ符号の少なくとも１つを含むことができる。
【００３０】
本発明の実施形態によれば、磁化容易軸導体は、行導体または列導体とすることができる。本発明の他の実施形態によれば、磁化容易軸導体は、書込み線またはビット線とすることができる。同様に、本発明の他の実施形態によれば、磁化困難軸導体は、行導体または列導体とすることができる。本発明のさらなる実施形態によれば、磁化困難軸導体は、書込み線またはビット線とすることができる。
【００３１】
磁気メモリセルの実施形態は、巨大磁気抵抗（ＧＭＲ）デバイス、磁気トンネル接合（ＭＴＪ）を有するトンネル磁気抵抗（ＴＭＲ）デバイス、ダイオード分離型ＭＴＪデバイス、トランジスタ分離型ＭＴＪデバイス、ホール効果記憶デバイス、バリスティックトンネルデバイス、および本発明の実施形態による任意の他の適切な形態の磁気メモリセルを含むことができる。
【００３２】
本発明による磁気メモリモジュールの一実施形態が開示される。その磁気メモリモジュールは、少なくとも１つのＭＲＡＭを含むことができる。ＭＲＡＭは、複数の磁気メモリセルを含む少なくとも１つの論理データブロックを含むことができる。少なくとも１つの論理データブロックはさらに、複数の磁気メモリセルの各磁気メモリセルの第１の側に動作可能に結合される、磁化容易軸磁界を生成するように構成された磁化容易軸導体を含むことができる。少なくとも１つの論理データブロックはさらに、複数の磁気メモリセルの各磁気メモリセルの第２の側に動作可能に結合される、磁化困難軸磁界を生成するように構成された複数の磁化困難軸導体を含むことができる。
【００３３】
磁気メモリモジュールのさらなる実施形態によれば、磁化容易軸導体は、行導体、列導体、書込み線、またはビット線とすることができる。磁気メモリモジュールの他の実施形態によれば、複数の磁化困難軸導体は、行導体、列導体、書込み線、またはビット線とすることができる。
【００３４】
図４は、本発明によるＭＲＡＭ内の半選択書込み誤りを低減する方法４００の一実施形態の流れ図である。方法４００は、少なくとも１つの論理データブロックを有するＭＲＭＡを準備すること（４０２）を含むことができ、各論理データブロックは、磁化容易軸生成導体と、複数の磁化困難軸生成導体と、磁化容易軸導体と複数の磁化困難軸導体との交点に形成された複数の磁気メモリセルとを含む。方法４００はさらに、少なくとも１つの論理データブロックのサイズを、予め選択されたブロック誤り訂正符号（Block-based error correction code）によって構成すること（４０４）を含むことができる。方法４００の別の実施形態によれば、少なくとも１つの論理データブロックのサイズを、予め選択されたブロック誤り訂正符号によって構成することは、ＢＣＨ（Bose- Chaudhuri-Hochquenghem）符号、リードソロモン符号、およびランレングス制限（ＲＬＬ）符号のうちの少なくとも１つを予め選択することを含むことができる。
【００３５】
図５は、本発明によるＭＲＡＭの論理データブロックを消去する方法５００の一実施形態の流れ図である。方法５００は、論理１状態から論理０状態に切り換わる際の選択書込み磁界閾値および非選択書込み磁界閾値を分布させるように構成された論理データブロックを有するＭＲＡＭを準備すること（５０２）であって、選択書込み磁界閾値が非選択書込み磁界閾値から予め選択された量だけ分離されている、ＭＲＡＭを準備すること（５０２）、および論理データブロックの全てのビットを論理１状態に書き込むこと（５０４）を含むことができる。方法５００の別の実施形態による論理データブロックはさらに、複数の磁気メモリセルを含むことができる。その論理データブロックはさらに、複数の磁気メモリセルの各磁気メモリセルの第１の側に動作可能に結合される、磁化容易軸磁界を生成するように構成された磁化容易軸導体を含むことができる。その論理データブロックはさらに、複数の磁気メモリセルの各磁気メモリセルの第２の側に動作可能に結合される、磁化困難軸磁界を生成するように構成された複数の磁化困難軸導体を含むことができる。論理データブロックの全てのビットを論理１状態に書き込むこと（５０４）は、方法５００の別の実施形態に従って磁化容易軸電流のみを用いて達成され得る。
【００３６】
予め選択された量は、本発明と矛盾することなく別の実施形態に従って予め選択されたブロック誤り訂正符号によって訂正することができるビット誤りの最大数よりも少ないビット誤りを与えることができる。予め選択された誤り訂正符号は、ＢＣＨ（Bose- Chaudhuri-Hochquenghem）符号、リードソロモン符号、ランレングス制限（ＲＬＬ）符号、または任意の他の適切な誤り訂正符号とすることができる。予め選択された量は、所定の数の標準偏差、すなわち非選択書込み磁界分布の平均値と磁化容易軸磁界の最大切換え磁界との間の差とすることができる。
【００３７】
半選択誤りを避けるために、選択されたビットまたはメモリセル（すなわち、ある一定量の磁化困難軸磁界がかけられる）と選択されていないビットまたはメモリセル（すなわち、磁化困難軸磁界が０に設定される）との確率分布曲線が、統計的に大きな差または「予め選択された量」だけ分離されることが好ましい。以下の例を用いて、統計的に大きな差に対応する予め選択された量の一例が示される。選択されたビットの分布および選択されていないビットの分布は概ね、標準偏差σを有する正規分布であると仮定される。磁気メモリセクタが２０４８本の磁化容易軸生成行導体と、５１２０本の磁化困難軸生成列導体とを有するものとする。この構成では、セクタにアクセスする度に、２０４８×５１２０＝１０．５×１０６ビットが半選択を被る。予め選択された誤り訂正符号が１０．５×１０６ビットの中で１０５ビットまでの偶発的に反転されたビットを訂正できる場合には、非選択書込み磁界分布の平均値と磁化容易軸磁界の最大切換え磁界との予め選択された分離量は、約４．２の標準偏差またはそれよりも大きくなければならない。当然、いくつかの他の誤り訂正符号および／またはいくつかの他の磁気メモリセクタのサイズの場合には、予め選択された量は、いくつかの他の数の標準偏差になるであろう。当業者は適切な予め選択された量を決定することができるので、本明細書ではこれ以上は詳述されない。
【００３８】
図６は、本発明の一実施形態による、磁気メモリセルが「０」状態から「１」状態に切り換えられる書込み動作の場合の選択されたビットおよび選択されていないビットのための確率分布のグラフを示す。また、図６は、磁化容易軸磁界Ｈｘに沿った最大書込み電流に関連する最大切換え磁界Ｈｗｒｘ，ｍａｘも示す。また、図６は、非選択書込み磁界閾値の平均値と最大切換え磁界Ｈｗｒｘ，ｍａｘとの間の分離も示す。予め選択された量は、任意の適切な手段、たとえば、限定するつもりはないが、所定の数の標準偏差によって測定され得る。
【００３９】
図７は、本発明によるＭＲＡＭの論理データブロックを書き込む方法７００の実施形態の流れ図を示す。図６および図７を参照すると、方法７００は、論理１状態から論理０状態に切り換わる際の選択書込み磁界閾値および非選択書込み磁界閾値を分布させるように構成された論理データブロックを有するＭＲＡＭを準備すること（７０２）を含むことができ、選択書込み磁界閾値は非選択書込み磁界閾値から予め選択された量だけ分離される。予め選択された量は、本発明と矛盾することなく別の実施形態に従って予め選択された誤り訂正符号によって訂正することができるビット誤りの最大数よりも少ないビット誤りを与えることができる。予め選択された量は、所定の数の標準偏差、すなわち非選択書込み磁界分布の平均値と磁化容易軸磁界の最大切換え磁界との間の差とすることができる。
【００４０】
また、方法７００は、論理データブロックの全てのビットを論理１状態に書き込むこと（７０４）、および論理データブロックの選択されたターゲットビットに論理０状態を書き込むこと（７０６）を含むこともできる。方法７００の別の実施形態によれば、論理データブロックはさらに、複数の磁気メモリセルを含むことができる。論理データブロックはさらに、複数の磁気メモリセルの各磁気メモリセルの第１の側に動作可能に結合される、磁化容易軸磁界を生成するように構成された磁化容易軸導体を含むことができる。その論理データブロックはさらに、複数の磁気メモリセルの各磁気メモリセルの第２の側に動作可能に結合される、磁化困難軸磁界を生成するように構成された複数の磁化困難軸導体を含むことができる。方法７００の例示的な実施形態は、論理データブロックの全てのビットに論理１状態を書き込むこと（７０４）、および選択されたターゲットビットに論理０状態を書き込むこと（７０６）を含むことができ、各動作は２μｓを要する。それゆえ、たとえば、限定するつもりはないが、方法７００の上記の例示的な実施形態による書込みサイクルは約４μｓを要するであろう。
【００４１】
図８は、本発明の一実施形態による磁気メモリモジュール８００のブロック図である。磁気メモリモジュール８００は、論理１状態から論理０状態に切り換わる際の選択書込み磁界閾値および非選択書込み磁界閾値を分布させるように構成された少なくとも１つの論理データブロック８０４を含む少なくとも１つのＭＲＡＭ８０２を含むことができ、選択書込み磁界閾値は非選択書込み磁界閾値から予め選択された量だけ分離される。磁気メモリモジュール８００はさらに、外部回路と通信するために、少なくとも１つのＭＲＡＭ８０２と連絡する入力／出力インタフェース８０６を含むことができる。磁気メモリモジュール８００は、シングルインラインメモリモジュール（ＳＩＭＭ）、デュアルインラインメモリモジュール（ＤＩＭＭ）、または外部回路と共に用いるのに適した任意の他のメモリモジュールの形をとることができる。本発明によるさらに別の実施形態では、磁気メモリモジュール８００は、他の制御回路および論理回路と共に特定用途向け集積回路（ＡＳＩＣ）に組み込まれ得る。
【００４２】
本発明の別の実施形態によれば、少なくとも１つの論理データブロック８０４は、複数の磁気メモリセルと、複数の磁気メモリセルの各磁気メモリセルの第１の側に動作可能に結合される、磁化容易軸磁界を生成するように構成された磁化容易軸導体と、複数の磁気メモリセルの各磁気メモリセルの第２の側に動作可能に結合される、磁化困難軸磁界を生成するように構成された複数の磁化困難軸導体とを含むことができる。
【００４３】
図９は本発明の一実施形態によるコンピュータシステム９００のブロック図である。コンピュータシステム９００は、入力装置９０２と、出力装置９０４と、入力装置９０２および出力装置９０４に動作可能に結合されたプロセッサ９０６とを含むことができる。コンピュータシステム９００はさらに、プロセッサ９０６に動作可能に結合されたメモリデバイス９０８を含むことができる。メモリデバイス９０８は、論理１状態から論理０状態に切り換わる際の選択書込み磁界閾値および非選択書込み磁界閾値を分布させるように構成された少なくとも１つの論理データブロック９１２を含む少なくとも１つのＭＲＡＭ９１０を含むことができ、選択書込み磁界閾値は非選択書込み磁界閾値から予め選択された量だけ分離される。メモリデバイス９０８はさらに、プロセッサ９０６と通信するために、少なくとも１つのＭＲＡＭ９１０と連絡する入力／出力インタフェース９１４を含むことができる。少なくとも１つの論理データブロック９１２は、上記の論理データブロック８０４の場合に、および本明細書の他の場所に説明されるように構成され得る。
【００４４】
図１０は、本発明の別の実施形態によるＭＲＡＭの磁気メモリセルを適応的に書き込む方法１０００の流れ図である。方法１０００は、磁気メモリセルを有するメモリアレイの論理データブロックを準備すること（１００２）を含むことができ、各磁気メモリセルは既知の初期状態にあり、各磁気メモリセルは磁化容易軸磁界生成導体に沿って構成される。方法１０００はさらに、所定の最小電流レベルを用いて磁気メモリセルに書込みを行うこと（１００４）、およびその磁気メモリセルをセンシング（検出）し、データの書込みが成功したか否かを判定すること（１００６）を含むことができる。方法１０００はさらに、書込みに失敗した場合には、電流レベルをインクリメントし（１００８）、上記の書込み（１００４）およびセンシング（１００６）を繰り返すことを含むことができる。方法１０００はさらに、書込みに成功した場合には、後の書込みのために電流レベルを記録すること（１０１０）を含むことができる。磁気メモリセルを有するメモリアレイの論理データブロックを準備するとき（１００２）、既知の初期状態にある各磁気メモリセルは、既知の初期状態を、メモリアレイ内の全ての磁気メモリセルに書き込むことにより得ることができる。
【００４５】
方法１０００の２段階の適応的書込みの実施形態は、２μｓの間に、論理１状態をメモリアレイ内の全ての磁気メモリセルに書き込むこと、２μｓの間にメモリアレイを安定させること、１６μｓの間にビットをセンシングすること、２μｓの間に、論理０状態をターゲットビットに書き込むこと、２μｓの間にメモリアレイを安定させること、１６μｓの間にビットをセンシングすること、２μｓの間に、電流レベルをインクリメントして、反転されていないターゲットビットを書き込むこと、２μｓの間にメモリアレイを安定させること、および１６μｓの間にビットをセンシングすることを含むことができる。方法１０００の２段階の適応的書込みの実施形態は、約６０μｓの書込みサイクルを有するであろう。方法１０００の４段階の適応的書込みの実施形態は、２段階の適応的書込みを２回実行し、それにより電流レベルを３回インクリメントできるようにすることを含むことができる。
【００４６】
方法１０００は、所与の論理データブロック内の全ての磁気メモリセルを書き込むのに十分な最小書込み電流を適応的に決定することにより、ＭＲＡＭにおいて用いられる書込み電流レベルの微調整を可能にする。論理データブロックは、本発明の実施形態に従って、任意の適切な数の磁気メモリセルを有することができる。たとえば、限定するつもりはないが、論理データブロックは、本発明の実施形態によれば、磁化困難軸磁界生成導体に沿ってよりも、磁化容易軸磁界生成導体に沿って構成される磁気メモリセルの数を多くすることができる。各磁気メモリセルは、論理データブロック内の各磁気メモリセルに既知の初期状態を書き込むことにより、既知の初期状態になることができる。既知の初期状態は、論理１状態または論理０状態のいずれかであってよい。論理データブロック内の各磁気メモリセルに既知の初期状態を書き込むことは、方法１０００の別の実施形態に従って、磁化容易軸書込み電流のみを用いることにより達成され得る。
【００４７】
方法１０００の別の実施形態によれば、所定の最小電流レベルを用いて磁気メモリセルに書込みを行うこと（１００４）は、磁化容易軸磁界生成導体に一定の書込み電流を印加すること、および磁化困難軸磁界生成導体に所定の最小電流レベルを印加することを含むことができる。その書込み（１００４）はさらに、磁化容易軸磁界生成導体と磁化困難軸磁界生成導体との交点を磁気メモリセルとして構成することを含むことができる。
【００４８】
方法１０００の別の実施形態によれば、磁気メモリセルをセンシングして、データの書込みに成功したか否かを判定すること（１００６）はさらに、磁気メモリセルの状態を既知の初期状態と比較すること、磁気メモリセルの状態が既知の初期状態とは逆の状態であることを判定すること（データの書込みが成功していた場合）、または磁気メモリセルの状態が既知の初期状態と同じであることを判定すること（データの書込みが失敗していた場合）を含むことができる。
【００４９】
図１１は、本発明によるＭＲＡＭの論理データブロックの磁気メモリセルを書き込むための書込み電流閾値を適応的に決定する方法１１００の一実施形態の流れ図である。方法１１００は、複数の磁気メモリセルを有するメモリアレイの論理データブロックを準備すること（１１０２）を含むことができ、各磁気メモリセルは既知の初期状態にあり、各磁気メモリセルは磁化容易軸磁界生成導体に沿って向けられる。方法１１００はさらに、書込み電流レベルを所定の最小値に設定すること（１１０４）、およびメモリアレイ内の選択された磁気メモリセルにその書込み電流レベルを印加すること（１１０６）を含むことができる。方法１１００はさらに、選択された磁気メモリセルの状態をセンシングすること（１１０８）、および選択された磁気メモリセルの状態が既知の初期状態のままである場合には、書込み電流レベルをインクリメントして（１１１０）、繰り返すことを含むことができる。方法１１００はさらに、メモリアレイ内の次の磁気メモリセルを選択された磁気メモリセルとしてアドレス指定して（１１１２）、繰り返すことを含むことができる。方法１１００はさらに、それ以上、次の磁気メモリセルが存在しない場合には、後に書込みを行うための書込み電流閾値としてその書込み電流レベルを格納すること（１１１４）を含むことができる。
【００５０】
論理データブロックは、本発明の実施形態に従って任意の数の磁気メモリセルを有することができる。論理データブロックは、本発明の別の実施形態によれば、磁化困難軸磁界生成導体に沿ってよりも、磁化容易軸磁界生成導体に沿って構成された磁気メモリセルの数を多くすることができる。メモリアレイ内の選択された磁気メモリセルに書込み電流レベルを印加すること（１１０６）は、磁化容易軸磁界生成導体に一定の書込み電流を印加すること、および磁化困難軸磁界生成導体に所定の最小書込み電流レベルを印加することを含むことができる。メモリアレイ内の選択された磁気メモリセルに書込み電流レベルを印加すること（１１０６）はさらに、磁化容易軸磁界生成導体と磁化困難軸磁界生成導体との交点を選択された磁気メモリセルとして構成することを含むことができる。準備すること（１１０２）は、本発明の別の実施形態によれば、磁化容易軸書込み電流のみを用いて、論理データブロック内の複数の磁気メモリセルのそれぞれに既知の初期状態を書き込むことを含むことができる。既知の初期状態は、論理１状態または論理０状態のいずれかであってよい。
【００５１】
図１２は、本発明の別の実施形態によるＭＲＡＭの磁気メモリセルを適応的に書き込む別の方法１２００の流れ図である。方法１２００は、メモリアレイ内に複数の論理データブロックを準備すること（１２０２）であって、磁気メモリセルを有する各論理データブロックが磁化容易軸磁界生成導体に沿って構成される、準備すること（１２０２）、および全てのメモリセルを論理１状態に書き込むこと（１２０４）を含むことができる。複数の論理データブロックの論理データブロック毎に、方法１２００はさらに、磁化困難軸磁界生成導体に所定の最小レベルに最初に設定された書込み電流閾値を用いて、選択されたメモリセルを論理０状態に書き込むこと（１２０６）、および選択されたメモリセルをセンシングすること（１２０８）を含むことができる。複数の論理データブロックの論理データブロック毎に、方法１２００はさらに、選択されたメモリセルのいずれかが論理０状態への変更に失敗した場合には、書込み電流閾値をインクリメントすること（１２１０）、および選択されたメモリセルが全て論理０状態に変わるまで繰り返すこと（１２１２）を含むことができる。
【００５２】
方法１２００によれば、書込み電流閾値レベルが全ての選択されたメモリセルを論理０状態にきっかり変更できるまで、そのレベルを選択的にインクリメントすることが可能になる。したがって、本発明の一実施形態によれば、書込み電流閾値レベルの最適な選択を判定することができる。本発明の別の実施形態によれば、全てのメモリセルを論理１状態に書き込むこと（１２０４）は、１つの論理データブロック内の全てのビットを確実に書き込むのに十分な大きさの磁化容易軸書込み電流のみを印加することにより達成され得る。したがって、この実施形態の場合、全てのメモリセルを論理１状態に書き込むために、磁化困難軸電流は不要である。
【００５３】
論理データブロックは、本発明の実施形態によれば、任意の適切なサイズからなることができる。本発明の一実施形態によれば、論理データブロックはそれぞれ、磁化困難軸磁界生成導体に沿ってよりも、磁化容易軸磁界生成導体に沿って構成される磁気メモリセルの数を多くすることができる。方法１２００の別の実施形態によれば、複数の論理データブロックを準備すること（１２０２）は、複数の基板からなるスタックを準備することを含むことができ、各基板は複数の論理データブロックを有し、各論理データブロックは、磁化困難軸磁界生成導体に沿ってよりも、磁化容易軸磁界生成導体に沿って構成された、より多くの磁気メモリセルを有する。
【００５４】
上述した構成は本発明の原理の応用形態を例示することは理解されよう。本発明は、本発明の例示的な実施形態に関連して、図面に示され、上述されてきたが、本発明の思想および範囲から逸脱することなく、多くの変更および代替の構成を考案することができる。特許請求の範囲に記載されるような本発明の原理および概念から逸脱することなく、多くの変更がなされ得ることは当業者には明らかであろう。
【図面の簡単な説明】
【００５５】
【図１Ａ】平行な磁気的な向きを示す従来の磁気メモリセルの基本構造を示す図である。
【図１Ｂ】反平行な磁気的な向きを示す従来の磁気メモリセルの基本構造を示す図である。
【図２】本発明によるＭＲＡＭの一実施形態の概略的なブロック図である。
【図３】本発明によるＭＲＡＭの別の実施形態の分解斜視図である。
【図４】本発明によるＭＲＡＭ内の半選択書込み誤りを低減する方法の一実施形態の流れ図である。
【図５】本発明によるＭＲＡＭの論理データブロックを消去する方法の一実施形態の流れ図である。
【図６】本発明の一実施形態による、磁気メモリセルが「０」状態から「１」状態に切り換えられる書込み動作のための選択されたビットおよび選択されていないビットの確率分布のグラフである。
【図７】本発明によるＭＲＡＭの論理データブロックを書き込む方法の実施形態の流れ図である。
【図８】本発明の一実施形態による磁気メモリモジュールのブロック図である。
【図９】本発明の一実施形態によるコンピュータシステムのブロック図である。
【図１０】本発明の別の実施形態によるＭＲＡＭの磁気メモリセルを適応的に書き込む方法の流れ図である。
【図１１】本発明によるＭＲＡＭの論理データブロックの磁気メモリセルを書き込むための書込み電流閾値を適応的に判定する方法の一実施形態の流れ図である。
【図１２】本発明の別の実施形態によるＭＲＡＭの磁気メモリセルを適応的に書き込む別の方法の流れ図である。
【符号の説明】
【００５６】
100  磁気メモリセル
200、300、802、910  ＭＲＡＭ
202  論理データブロック
204  磁化容易軸生成導体
210  磁化困難軸生成導体
302  ＭＲＡＭアレイ
800  磁気メモリモジュール
900  コンピュータシステム
902  入力装置
904  出力装置
906  プロセッサ
908  メモリデバイス
912  論理データブロック
914  入力／出力インタフェース
【図１Ａ】
2005056557.tif 000003
【図１Ｂ】
2005056557.tif 000004
【図２】
2005056557.tif 000005
【図３】
2005056557.tif 000006
【図４】
2005056557.tif 000007
【図５】
2005056557.tif 000008
【図６】
2005056557.tif 000009
【図７】
2005056557.tif 000010
【図８】
2005056557.tif 000011
【図９】
2005056557.tif 000012
【図１０】
2005056557.tif 000013
【図１１】
2005056557.tif 000014
【図１２】
2005056557.tif 000015