(57)【要約】【課題】  インターポーザ基板に製造上の反りがあっても、半導体素子金属突起とインターポーザ基板電極の接続性を向上させ、信頼性を向上する。【解決手段】  一面に配線パターン群を有し他面に外部端子群を有した半導体キャリアと、半導体キャリアの配線パターン群と導電性接着剤により接続された電極を有する半導体素子と、半導体素子と半導体キャリアとの隙間と半導体素子周辺端部を充填被覆している樹脂とからなる半導体装置であって、半導体素子５５の電極５４のうち少なくとも一つの電極がループ状の金属線部５１ａを有する金属突起１５である。金属突起１５が線状に大型化し、かつ柔軟性を持つことにより、半導体キャリアのインターポーザ基板に反りがあっても、この金属突起１５が接続時に反りを吸収し、かつ熱膨張、収縮による半導体素子−インターポーザー基板間ギャップをも吸収し、信頼性を向上させる。【選択図】  図２
2005302759.tif 000002
【特許請求の範囲】
【請求項１】
一面に配線パターン群を有し他面に外部端子群を有した半導体キャリアと、前記半導体キャリアの配線パターン群と導電性接着剤により接続された電極を有する半導体素子と、前記半導体素子と前記半導体キャリアとの隙間と前記半導体素子周辺端部を充填被覆している樹脂とからなる半導体装置であって、前記半導体素子の電極のうち少なくとも一つの電極がループ状の金属線部を有する金属突起であることを特徴とする半導体装置。
【請求項２】
前記半導体素子の電極は、単一の入出力回路内部の素子領域上のプロービングあるいはボンディングを行う入出力パッドと、入出力回路以外の設計回路素子上の冗長用パッドとを有し、前記入出力パッドと同一電位の少なくとも１個以上の前記冗長用パッドが配設される請求項１記載の半導体装置。
【請求項３】
前記入出力パッドと同一電位の少なくとも１個以上の冗長用パッド間に少なくとも１個以上のループ状の金属線部を有する金属突起を形成する請求項２記載の半導体装置。
【請求項４】
前記半導体素子の電極は、単一の入出力回路内部の素子領域上のプロービングあるいはボンディングを行う少なくとも１個以上の入出力パッドを有し、前記入出力パッドを入出力回路以外の設計回路素子上に延伸させた請求項１記載の半導体装置。
【請求項５】
前記入出力回路以外の設計回路素子上に延伸させた前記入出力パッド上に少なくとも１個以上のループ状の金属線部を有する金属突起を形成する請求項４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体集積回路装置における入出力回路と入出力パッドに関するものであり、特に、パッド部の電極形状、断面構造、およびその配置に関するものである。また、半導体素子の集積回路部を保護し、かつ外部装置と半導体素子の電気的な接続を安定に確保し、さらに一層高密度な実装を可能とした半導体装置チップサイズパッケージ[Chip Size Package]（以降略称ＣＳＰ）等の半導体装置に関するものである。
【背景技術】
【０００２】
半導体装置の一般的な入出力回路のレイアウトを図７（ａ）に、Ａ−Ａ’断面構造を図７（ｂ）に示す。また、図７（ｂ）のＢ部拡大図を図７（ｃ）に、Ｃ部拡大図を図７（ｄ）に示す。本図面では、４層配線構造の場合を示している。以下、本発明の説明では、入出力回路の素子領域上にパッドを形成した構造を、素子上パッド：ＰＯＥ（Ｐａｄ  Ｏｎ  Ｅｌｅｍｅｎｔ）パッドと称する。
【０００３】
１０１は半導体素子、１０２は周辺ＰＯＥパッド、１０３は設計領域ＰＯＥパッドである。１３１はＰＳｉＮなどの第１の保護膜、１３２はポリイミドなどの第２の保護膜である。周辺ＰＯＥパッド１０２および設計領域ＰＯＥパッド１０３は、最上層のパッドメタル１６１とそのひとつ下の配線層に形成された下層メタル１６２、およびこれらパッドメタル間を接続するビア１６３からなる、積層ビア構造を有している。積層ビア構造は、ワイヤボンドなどのボンディング工程で生じるクレタリングを抑制するのに効果がある。これらパッドの下には、電源供給のための、第１の電源層メタル１９１、さらに下層には、入出力回路内への信号供給のための最下層メタル１１０が形成されており、周辺ＰＯＥパッド１０２と最下層メタル１１０は、引出し部メタル１８１のスタック構造により電気的に接続されている。
【０００４】
このような電極パッドをＩ／Ｏセルの素子形成領域上に配置した構造が、チップサイ
ズの縮小を目的として、各社から提案されている。
【０００５】
例えば、特許文献１においては、ロジック回路やドライバ回路の上に層間絶縁膜を設け、その上に入力パッド、あるいは出力パッドを形成した半導体集積回路を提案している。
【０００６】
次に、従来のＣＳＰと呼ばれる半導体装置およびその製造方法について図面を参照しながら説明する。図８および図９は、従来のＣＳＰ作製工程を説明したものである。半導体素子１０１の周辺ＰＯＥパッド１０２、設計領域ＰＯＥパッド１０３上に（図８（ａ））、通常のワイヤボンダーを用いて金属突起２０８を以下の方法を用いて形成する。
【０００７】
金属線１４１先端に金属ボール１４２を形成し、キャピラリー１４３を用いて半導体素子１４５上のパッド１４４に超音波振動を加えながら加圧し、クランプ１４６を用いて金属線を固定し、キャピラリー１４３を上方に移動させ金属線１４１を引きちぎる。その後平坦化ツール１４７を用いて金属突起２０８の高さを規定値に平坦化する（図８（ｂ））。
【０００８】
以上のようにして形成された金属突起２０８が（図９（ａ））、位置合わせを行った後に導電性接続材料２０９によりインターポーザ基板２０４の電極２１０と接続される（図９（ｂ））。次に、適温に保持した樹脂封止用加熱ステージ２１１上半導体素子１０１を搭載したインターポーザ基板２０４を支持し、インターポーザ基板２０４上の半導体素子１０１の１辺に樹脂２１２を一定量塗布する（図９（ｃ））。この際、樹脂封止用加熱ステージ２１１は水平でも、樹脂２１２が浸入しやすい方向に傾斜させてもよい。塗布した樹脂２１２が半導体素子１０１とインターポーザ基板２０４間に注入されたことを確認した後、２回目の樹脂を適量塗布する。この動作を繰り返し、所定量を塗布した後、樹脂封止用加熱ステージ２１１上で半導体素子周辺部に樹脂フィレット２１３が形成されるまで放置する（図９（ｄ））。この際、樹脂フィレット２１３が形成されやすいように、また形成スピードを上昇させるために樹脂封止用加熱ステージ２１１を傾斜させてもよい。その後、オーブン中で樹脂の加熱硬化を行う。以上により、半導体装置を製造していた。
【特許文献１】特開平６−２４４２３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら上記従来の半導体製造方法では、電極位置あわせ後半導体素子−インターポーザー基板接続工程において、半導体素子周辺部および設計領域に金属突起が並んでいるため、インターポーザ基板の製造上の反りを十分吸収できずに、特に半導体素子中央部の接続が不確実になるという課題があった。この不確かな接続はその後の接続性向上のための樹脂封止、樹脂硬化後も改善されず、信頼性上大きな問題となっていた。
【００１０】
したがって、この発明の目的は、上記従来の課題を解決するもので、インターポーザ基板に製造上の反りがあっても、半導体素子金属突起とインターポーザ基板電極の接続性を向上させ、信頼性を向上する半導体装置を提供することである。
【課題を解決するための手段】
【００１１】
上記課題を解決するためにこの発明の請求項１記載の半導体装置は、一面に配線パターン群を有し他面に外部端子群を有した半導体キャリアと、前記半導体キャリアの配線パターン群と導電性接着剤により接続された電極を有する半導体素子と、前記半導体素子と前記半導体キャリアとの隙間と前記半導体素子周辺端部を充填被覆している樹脂とからなる半導体装置であって、前記半導体素子の電極のうち少なくとも一つの電極がループ状の金属線部を有する金属突起である。
【００１２】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、前記半導体素子の電極は、単一の入出力回路内部の素子領域上のプロービングあるいはボンディングを行う入出力パッドと、入出力回路以外の設計回路素子上の冗長用パッドとを有し、前記入出力パッドと同一電位の少なくとも１個以上の前記冗長用パッドが配設される。
【００１３】
請求項３記載の半導体装置は、請求項２記載の半導体装置において、前記入出力パッドと同一電位の少なくとも１個以上の冗長用パッド間に少なくとも１個以上のループ状の金属線部を有する金属突起を形成する。
【００１４】
請求項４記載の半導体装置は、請求項１記載の半導体装置において、前記半導体素子の電極は、単一の入出力回路内部の素子領域上のプロービングあるいはボンディングを行う少なくとも１個以上の入出力パッドを有し、前記入出力パッドを入出力回路以外の設計回路素子上に延伸させた。
【００１５】
請求項５記載の半導体装置は、請求項４記載の半導体装置において、前記入出力回路以外の設計回路素子上に延伸させた前記入出力パッド上に少なくとも１個以上のループ状の金属線部を有する金属突起を形成する。
【発明の効果】
【００１６】
この発明の請求項１記載の半導体装置によれば、半導体素子の電極のうち少なくとも一つの電極がループ状の金属線部を有する金属突起であるので、金属突起が線状に大型化し、かつ柔軟性を持つことにより、半導体キャリアのインターポーザ基板に反りがあっても、この金属突起が接続時に反りを吸収し、かつ熱膨張、収縮による半導体素子−インターポーザー基板間ギャップをも吸収し、信頼性を向上させる。
【００１７】
請求項２では、請求項１記載の半導体装置において、半導体素子の電極は、単一の入出力回路内部の素子領域上のプロービングあるいはボンディングを行う入出力パッドと、入出力回路以外の設計回路素子上の冗長用パッドとを有し、入出力パッドと同一電位の少なくとも１個以上の冗長用パッドが配設されることが好ましい。これにより、入出力パッドと冗長用パッド間にループ状の金属線部を有する金属突起を形成することができる。
【００１８】
請求項３では、入出力パッドと同一電位の少なくとも１個以上の冗長用パッド間に少なくとも１個以上のループ状の金属線部を有する金属突起を形成するので、チップ周辺およびチップ中央部付近の同一信号の接続に寄与する金属突起を線状に大型化することができる。
【００１９】
請求項４では、請求項１記載の半導体装置において、半導体素子の電極は、単一の入出力回路内部の素子領域上のプロービングあるいはボンディングを行う少なくとも１個以上の入出力パッドを有し、前記入出力パッドを入出力回路以外の設計回路素子上に延伸させることが好ましい。これにより、入出力パッド上にループ状の金属線部を有する金属突起を形成することができる。
【００２０】
請求項５では、入出力回路以外の設計回路素子上に延伸させた入出力パッド上に少なくとも１個以上のループ状の金属線部を有する金属突起を形成するので、チップ周辺およびチップ中央部付近の同一信号に寄与する金属突起を線状に大型化することができる。
【発明を実施するための最良の形態】
【００２１】
この発明の第１の実施の形態の半導体装置を図１〜図３に基づいて説明する。図１（ａ）は本発明の第１の実施形態の半導体装置の入出力回路のレイアウト図、図１（ｂ）はそのＡ−Ａ’断面図を示す。また、図１（ｃ）は（ｂ）のＢ部拡大図、図１（ｄ）は（ｂ）のＣ部拡大図を示す。本図面では、４層配線構造の場合を示している。
【００２２】
図１において、１は半導体素子、２は周辺ＰＯＥパッド、３は設計領域ＰＯＥパッド、４は設計領域上冗長用パッドである。３１はＰＳｉＮなどの第１の保護膜、３２はポリイミドなどの第２の保護膜である。周辺ＰＯＥパッド２は、最上層のパッドメタル６１とそのひとつ下の配線層に形成された下層メタル６２、およびこれらパッドメタル間を接続するビア６３からなる、積層ビア構造を有している。積層ビア構造は、ワイヤボンドなどのボンディング工程で生じるクレタリングを抑制するのに効果がある。これらパッドの下には、電源供給のための、第１の電源層メタル９１、さらに下層には、入出力回路内への信号供給のための最下層メタル２０が形成されており、周辺ＰＯＥパッド２と最下層メタル２０は、引出し部メタル８１のスタック構造により電気的に接続されている。周辺ＰＯＥパッド２と設計領域ＰＯＥパッド３は、単一の入出力回路内部の素子領域上のプロービングあるいはボンディングを行う入出力パッドである。また、設計領域上冗長用パッド４は、入出力回路以外の設計回路素子である設計回路メタル６の上部に、設計領域ＰＯＥパッド３と同一電位となるように同一のメタルにて隣接して１個または数個配置する。
【００２３】
次に、本発明の実施形態のＣＳＰと呼ばれる半導体装置およびその製造方法について図面を参照しながら説明する。図２および図３は、本発明の第１の実施形態のＣＳＰ作製工程を説明した断面図である。
【００２４】
半導体素子１の周辺ＰＯＥパッド２上に電極を形成するに際し（図２（ａ））、通常のワイヤボンダーを用いて金属突起８を以下の方法を用いて形成する。
【００２５】
図２（ｂ）に示すように、金属線４１先端に金属ボール４２を形成し、キャピラリー４３を用いて半導体素子４５上のパッド４４に超音波振動を加えながら加圧し、キャピラリー４３を所定量上方に移動させた後クランプ４６を用いて金属線４１を固定し、キャピラリー４３を上方に移動させ金属線４１を引きちぎる。その後平坦化ツール４７を用いて金属突起８の高さを規定値に平坦化する。
【００２６】
次に、設計領域ＰＯＥパッド３、設計領域上冗長用パッド４上に電極を形成するに際し（図２（ａ））、通常のワイヤボンダーを用いて金属突起１５を以下の方法を用いて形成する。
【００２７】
図２（ｃ）に示すように、金属線５１先端に金属ボール５２を形成し、キャピラリー５３を用いて半導体素子５５上のパッド５４に超音波振動を加えながら加圧し、金属線５１を固定していたクランプ５６を開放し、キャピラリー５３をループ状に移動させ、パッド５７にキャピラリー５３を再度超音波振動を加えながら加圧し、金属線５１を切断、その後キャピラリー５３を所定量上方に移動させ、クランプ５６を用いて金属線５１を固定する。これにより、ループ状の金属線部５１ａを有する金属突起１５を形成する。なお、ループ状の金属突起１５は同一パッドに複数形成しても良い。
【００２８】
以上のようにして半導体素子１に金属突起８とループ状の金属突起１５が形成され（図３（ａ））、これらの金属突起８，１５が位置合わせを行った後に導電性接続材料９によりインターポーザ基板（半導体キャリア）５の電極１０と接続される（図３（ｂ））。インターポーザ基板５は、第１面上に電極１０が形成された配線パターン群を有し、第２面上に外部端子群を有する。次に、図３（ｃ）に示すように、適温に保持した樹脂封止用加熱ステージ１１上に半導体素子１を搭載したインターポーザ基板５を支持し、インターポーザ基板５上の半導体素子１の１辺に樹脂１２を一定量塗布する。この際、樹脂封止用加熱ステージ１１は水平でも、樹脂１２が浸入しやすい方向に傾斜させてもよい。塗布した樹脂１２が半導体素子１とインターポーザ基板５間に注入されたことを確認した後、２回目の樹脂を適量塗布する。この動作を繰り返し、所定量を塗布した後、樹脂封止用加熱ステージ１１上で半導体素子周辺部に樹脂フィレット１３が形成されるまで放置する（図３（ｄ））。この際、樹脂フィレット１３が形成されやすいように、また形成スピードを上昇させるために樹脂封止用加熱ステージを傾斜させてもよい。その後、オーブン中で樹脂１２の加熱硬化を行う。以上により、半導体装置を製造する。
【００２９】
この発明の第２の実施の形態の半導体装置を図４〜図６に基づいて説明する。図４（ａ）は本発明の第２の実施形態の半導体装置の入出力回路のレイアウト図、図４（ｂ）はそのＡ−Ａ’断面図を示す。また、図４（ｃ）は（ｂ）のＢ部拡大図、図４（ｄ）は（ｂ）のＣ部拡大図を示す。本図面では、４層配線構造の場合を示している。
【００３０】
図４において、３０１は半導体素子、３０２は周辺ＰＯＥ・設計領域上パッド、３０３は設計領域ＰＯＥパッド、３０４は設計領域上冗長用パッドである。３３１はＰＳｉＮなどの第１の保護膜、３３２はポリイミドなどの第２の保護膜である。周辺ＰＯＥ・設計領域上パッド３０２は、最上層のパッドメタル３６１とそのひとつ下の配線層に形成された下層メタル３６２、およびこれらパッドメタル間を接続するビア３６３からなる、積層ビア構造を有しており、入出力回路以外の設計回路素子である設計回路メタル３０６上部にまで最上層パッドメタル３６１を延伸した構造とする。積層ビア構造は、ワイヤボンドなどのボンディング工程で生じるクレタリングを抑制するのに効果がある。これらパッドの下には、電源供給のための、第１の電源層メタル３９１、さらに下層には、入出力回路内への信号供給のための最下層メタル３２０が形成されており、周辺ＰＯＥ・設計領域上パッド３０２と最下層メタル３２０は、引出し部メタル３８１のスタック構造により電気的に接続されている。周辺ＰＯＥ・設計領域上パッド３０２と設計領域ＰＯＥパッド３０３は、単一の入出力回路内部の素子領域上のプロービングあるいはボンディングを行う入出力パッドである。また、設計領域上冗長用パッド３０４は、設計回路メタル３０６の上部に、設計領域ＰＯＥパッド３０３と同一電位となるように同一のメタルにて隣接して１個または数個配置する。
【００３１】
次に、本発明の実施形態のＣＳＰと呼ばれる半導体装置およびその製造方法について図面を参照しながら説明する。図５および図６は、本発明の第２の実施形態のＣＳＰ作製工程を説明した断面図である。
【００３２】
半導体素子３０１の周辺ＰＯＥ・設計領域上パッド３０２上に電極を形成するに際し（図５（ａ））、通常のワイヤボンダーを用いて金属突起３１８を以下の方法を用いて形成する。
【００３３】
図５（ｂ）に示すように、金属線３５１先端に金属ボール３５２を形成し、キャピラリー３５３を用いて半導体素子３５５上のパッド３５４に超音波振動を加えながら加圧し、金属線３５１を固定していたクランプ３５６を開放し、キャピラリー３５３をループ状に移動させ、パッド３５４にキャピラリー３５３を再度超音波振動を加えながら加圧し、金属線３５１を切断、その後キャピラリー３５３を所定量上方に移動させ、クランプ３５６を用いて金属線を固定する。これにより、ループ状の金属線部３５１ａを有する金属突起３１８を形成する。なお、ループ状の金属突起３１８は同一パッドに複数形成しても良い。
【００３４】
次に、設計領域ＰＯＥパッド３０３、設計領域上冗長用パッド３０４上に電極を形成するに際し、第１の実施形態の方法を用いて金属突起３１５を形成する。
【００３５】
以上のようにして半導体素子３０１にそれぞれループ状の金属突起３１５と金属突起３１８が形成され（図６（ａ））、これらの金属突起３１５，３１８が、位置合わせを行った後に導電性接続材料３０９によりインターポーザ基板３０５の電極３１０と接続される（図６（ｂ））。インターポーザ基板３０５は、第１面上に電極３１０が形成された配線パターン群を有し、第２面上に外部端子群を有する。次に、図６（ｃ）に示すように、適温に保持した樹脂封止用加熱ステージ３１１上半導体素子３０１を搭載したインターポーザ基板３０５を支持し、インターポーザ基板３０５上の半導体素子３０１の１辺に樹脂３１２を一定量塗布する。この際、樹脂封止用加熱ステージ３１１は水平でも、樹脂３１２が浸入しやすい方向に傾斜させてもよい。塗布した樹脂３１２が半導体素子３０１とインターポーザ基板３１５間に注入されたことを確認した後、２回目の樹脂を適量塗布する。この動作を繰り返し、所定量を塗布した後、樹脂封止用加熱ステージ３１１上で半導体素子周辺部に樹脂フィレット３１３が形成されるまで放置する（図６（ｄ））。この際、樹脂フィレット３１３が形成されやすいように、また形成スピードを上昇させるために樹脂封止用加熱ステージ３１１を傾斜させてもよい。その後、オーブン中で樹脂の加熱硬化を行う。以上により、半導体装置を製造する。
【産業上の利用可能性】
【００３６】
本発明にかかる半導体装置は、チップ周辺およびチップ中央部付近の同一信号の接続に寄与する金属突起が大型化し、かつ柔軟性を持つため、インターポーザ基板の反りがあっても、この金属突起が接続時に反りを吸収し、かつ熱膨張、収縮による半導体素子−インターポーザー基板間ギャップをも吸収し、信頼性を向上させるという効果を有し、情報通信機器、事務用電子機器等に有用であり、低コストの半導体集積回路部品が必要な通信装置、無線装置等の用途にも適用できる。
【図面の簡単な説明】
【００３７】
【図１】（ａ）は本発明の第１の実施形態の半導体装置の入出力回路のレイアウト図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ｂ）のＢ部拡大図、（ｄ）は（ｂ）のＣ部拡大図である。
【図２】本発明の第１の実施形態のＣＳＰ作製工程を示す断面図である。
【図３】本発明の第１の実施形態のＣＳＰ作製工程を示す断面図である。
【図４】（ａ）は本発明の第２の実施形態の半導体装置の入出力回路のレイアウト図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ｂ）のＢ部拡大図、（ｄ）は（ｂ）のＣ部拡大図である。
【図５】本発明の第２の実施形態のＣＳＰ作製工程を示す断面図である。
【図６】本発明の第２の実施形態のＣＳＰ作製工程を示す断面図である。
【図７】（ａ）は従来例の半導体装置の入出力回路のレイアウト図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ｂ）のＢ部拡大図、（ｄ）は（ｂ）のＣ部拡大図である。
【図８】従来例のＣＳＰ作製工程を示す断面図である。
【図９】従来例のＣＳＰ作製工程を示す断面図である。
【符号の説明】
【００３８】
１  半導体素子
２  周辺ＰＯＥパッド
３  設計領域ＰＯＥパッド
４  設計領域上冗長用パッド
５  インターポーザ基板
８  金属突起
９  導電性接続材料
１０  電極
１１  樹脂封止用加熱ステージ
１２  樹脂
１３  樹脂フィレット
１５  ループ状の金属突起
２０ 最下層メタル
３１  第１の保護膜
３２  第２の保護膜
４１  金属線
４２  金属ボール
４３  キャピラリー
４４  パッド
４５  半導体素子
４６  クランプ
４７  平坦化ツール
５１  金属線
５１ａ  金属線部
５２  金属ボール
５３  キャピラリー
５４  パッド
５５  半導体素子
５６  クランプ
５７  パッド
６１  周辺ＰＯＥパッドの上層メタル
６２  周辺ＰＯＥパッドの下層メタル
６３  ビア
７１  第１の層間膜
７２  第２の層間膜
７３  第３の層間膜
８１  引出し部メタル
９１  第１の電源層メタル
１０１  半導体素子
１０２  周辺ＰＯＥパッド
１０３  設計領域ＰＯＥパッド
１１０  最下層メタル
１３１  第１の保護膜
１３２  第２の保護膜
１４１  金属線
１４２  金属ボール
１４３  キャピラリー
１４４  パッド
１４５  半導体素子
１４６  クランプ
１４７  平坦化ツール
１６１  周辺ＰＯＥパッドの上層メタル
１６２  周辺ＰＯＥパッドの下層メタル
１６３  ビア
１７１  第１の層間膜
１７２  第２の層間膜
１７３  第３の層間膜
１８１  引出し部メタル
１９１  第１の電源層メタル
２０４  インターポーザ基板
２０８  金属突起
２０９  導電性接続材料
２１０  電極
２１１  樹脂封止用加熱ステージ
２１２  樹脂
２１３  樹脂フィレット
３０１  半導体素子
３０２  周辺ＰＯＥ・設計領域上パッド
３０３  設計領域ＰＯＥパッド
３０４  設計領域上冗長用パッド
３０５  インターポーザ基板
３０８  金属突起
３０９  導電性接続材料
３１０  電極
３１１  樹脂封止用加熱ステージ
３１２  樹脂
３１３  樹脂フィレット
３１５  ループ状の金属突起
３１８  ループ状の金属突起
３２０  最下層メタル
３３１  第１の保護膜
３３２  第２の保護膜
３５１  金属線
３５１ａ  金属線部
３５２  金属ボール
３５３  キャピラリー
３５４  パッド
３５５  半導体素子
３５６  クランプ
３６１  周辺ＰＯＥパッドの上層メタル
３６２  周辺ＰＯＥパッドの下層メタル
３６３  ビア
３７１  第１の層間膜
３７２  第２の層間膜
３７３  第３の層間膜
３８１  引出し部メタル
３９１  第１の電源層メタル
【図１】
2005302759.tif 000003
【図２】
2005302759.tif 000004
【図３】
2005302759.tif 000005
【図４】
2005302759.tif 000006
【図５】
2005302759.tif 000007
【図６】
2005302759.tif 000008
【図７】
2005302759.tif 000009
【図８】
2005302759.tif 000010
【図９】
2005302759.tif 000011