(57)【要約】      （修正有）【課題】外部から受ける誘導ノイズ等により発生する不正動作の防止を図った、転送データの不正アクセス検出回路を得る。【解決手段】遅延Ｓ部１は、入力データバス幅ｎの入力データを同期データ転送方式の設計値であるセットアップタイム分遅延させる。遅延Ｈ部２は、遅延Ｓ部１のデータをさらに同期データ転送方式の設計値であるホールドタイム分遅延させる。ＥＸＮＯＲ部３は、セットアップタイムとホールドタイムを加算して遅延させた信号と生の入力データを比較する。入力データバス幅分の比較結果を、ＮＡＮＤ部４で一つにまとめた信号を生成し、転送クロックでラッチする。このことにより、不正アクセスの有無を検出することができる。さらに、セットアップタイム分遅延させたデータをラッチしておき、不正アクセスが発生した場合は遅延させたデータと入れ替えることにより、受信データを簡易的に訂正することができる。【選択図】図１
2005073079.tif 000002
【特許請求の範囲】
【請求項１】
転送クロックを使用した同期転送の同期データ転送方式の設計値である、セットアップタイム分の入力データの遅延を実行する遅延Ｓ部と、
ホールドタイム分の遅延を実行する遅延Ｈ部と、
前記入力データを転送クロックでラッチしておく入力データラッチ部と、
前記セットアップタイムと前記ホールドタイム分遅延させた前記遅延Ｓ部と前記遅延Ｈ部を経由した信号と、生の入力データとを、入力データビットのビット毎に比較するＥＸＯＲ部と、
前記比較した結果をデータバス幅分まとめた信号に生成するＮＡＮＤ部と、
前記生成した信号を転送クロックでラッチする不正アクセス検出部とを有し、
不正アクセスの有無を検出することを特徴とする転送データの不正アクセス検出回路。
【請求項２】
前記ＮＡＮＤ部の出力信号を転送クロックでラッチする不正アクセス検出部と、前記遅延Ｓ部の出力データを転送クロックでラッチする遅延データラッチ部とを、さらに有することを特徴とする請求項１に記載の転送データの不正アクセス検出回路。
【請求項３】
前記不正アクセス検出部からの信号が正常を示す場合は前記入力データラッチ部からのデータを選択して出力し、異常を示す場合は前記遅延データラッチ部からのデータを選択して出力する受信データ訂正部をさらに有し、前記遅延データラッチ部でラッチしておいたノイズのない受信データに切り替えて出力することを特徴とする請求項２に記載の転送データの不正アクセス検出回路。
【請求項４】
前記入力データを遅延Ｓ部へは、入力データと転送クロックとが入力される、ことを特徴とする請求項１から３の何れかに記載の転送データの不正アクセス検出回路。
【請求項５】
前記入力データを遅延Ｓ部は、入力データバス幅ｎの入力データを同期データ転送方式の設計値であるセットアップタイム分遅延させる、ことを特徴とする請求項１から４の何れかに記載の転送データの不正アクセス検出回路。
【請求項６】
前記遅延Ｈ部は、前記遅延Ｓ部のデータをさらに同期データ転送方式の設計値であるホールドタイム分遅延させる、ことを特徴とする請求項５に記載の転送データの不正アクセス検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部から受ける誘導ノイズ等により発生する不正動作の防止を図った、転送データの不正アクセス検出回路に関するものである。
【背景技術】
【０００２】
従来、データ転送回路では、送信デバイスと受信デバイスのデータ間にコンデンサや抵抗を付けてノイズ除去している。また、受信デバイスの受信バッファに、ローノイズバッファを使用してノイズを除去している。
例えば、具体例として、シリアルにデータを入出力するためのシフトレジスタとラッチ、及びシフトクロックを発生させるためのカウンタと、フリップフロップとオアーゲートなどの回路に加え、シリアルクロック及びシリアル入力の信号に重畳された信号によって、シフトレジスタを動作させている。
【０００３】
特許文献２では、データ信号を複数回サンプリングし、これらのデータの比較を行うことにより、データ信号に散発的なノイズが重畳してこれらのデータが一致しなかった場合、不正なデータと見なし、受信装置のデータ保持部に誤ったデータが取り込まれることを防止している。
【０００４】
特許文献３では、出力側では転送データを符号化し、入力側では受け取ったデータを復号し、元のデータを再現している。これにより、消費電流の大幅な変化が回避され、転送データのビットの変化により生じたノイズが大幅に低減できる、としている。
【特許文献１】特開平０２−０２３７３８号公報
【特許文献２】特開平０３−２５４２５４号公報
【特許文献３】特開平１１−０６８８６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする問題点は、従来技術におけるコンデンサ容量値と抵抗値の適正値を算出する設計の煩わしさや、コンデンサと抵抗の価格や、コンデンサと抵抗を実装する実装面積の要件や、ローノイズバッファではノイズを除去しきれない、という課題にある。
【課題を解決するための手段】
【０００６】
請求項１に記載の本発明の転送データの不正アクセス検出回路は、転送クロックを使用した同期転送の同期データ転送方式の設計値である、セットアップタイム分の入力データの遅延を実行する遅延Ｓ部と、ホールドタイム分の遅延を実行する遅延Ｈ部と、入力データを転送クロックでラッチしておく入力データラッチ部と、セットアップタイムとホールドタイム分遅延させた遅延Ｓ部と遅延Ｈ部を経由した信号と、生の入力データとを、入力データビットのビット毎に比較するＥＸＯＲ部と、比較した結果をデータバス幅分まとめた信号に生成するＮＡＮＤ部と、生成した信号を転送クロックでラッチする不正アクセス検出部とを有し、不正アクセスの有無を検出することを特徴としている。
【０００７】
請求項２に記載の発明は、請求項１に記載の転送データの不正アクセス検出回路において、ＮＡＮＤ部の出力信号を転送クロックでラッチする不正アクセス検出部と、遅延Ｓ部の出力データを転送クロックでラッチする遅延データラッチ部とを、さらに有することを特徴とする。
【０００８】
請求項３に記載の発明は、請求項２に記載の転送データの不正アクセス検出回路において、上記不正アクセス検出部からの信号が正常を示す場合は入力データラッチ部からのデータを選択して出力し、異常を示す場合は遅延データラッチ部からのデータを選択して出力する受信データ訂正部をさらに有し、遅延データラッチ部でラッチしておいたノイズのない受信データに切り替えて出力することを特徴とする。
【０００９】
請求項４に記載の発明は、請求項１から３の何れかに記載の転送データの不正アクセス検出回路において、入力データを遅延Ｓ部へは、入力データと転送クロックとが入力される、ことを特徴とする。
【００１０】
請求項５に記載の発明は、請求項１から４の何れかに記載の転送データの不正アクセス検出回路において、入力データを遅延Ｓ部は、入力データバス幅ｎの入力データを同期データ転送方式の設計値であるセットアップタイム分遅延させる、ことを特徴とする。
【００１１】
請求項６に記載の発明は、請求項５に記載の転送データの不正アクセス検出回路において、遅延Ｈ部は、遅延Ｓ部のデータをさらに同期データ転送方式の設計値であるホールドタイム分遅延させる、ことを特徴とする。
【発明の効果】
【００１２】
本発明の転送データの不正アクセス検出回路は、セットアップタイムやホールドタイムを十分に考慮して設計したデータ転送回路において、外部から受ける誘導ノイズ等により発生する不正動作を防止する効果がある。その理由は、自動的に不正アクセスを検出して正常なデータに訂正するからである。
【発明を実施するための最良の形態】
【００１３】
添付図面を参照して本発明による転送データの不正アクセス検出回路の実施の形態を詳細に説明する。図１から図３を参照すると、本発明の転送データの不正アクセス検出回路の第１の実施例が示されている。図１は、第１の実施例の不正アクセス検出回路及び訂正回路の構成例を示すブロック図である。図２は同動作例を示すタイミングチャートである。また、図３は、第２の実施例の不正アクセス検出回路及び訂正回路の構成例を示すブロック図である。
【００１４】
本発明による転送データの不正アクセス検出及び訂正方式は、転送クロックを使用した同期転送の受信側回路において、受信時に発生したノイズ等による不正アクセスを検出することと、自動的に正常なデータに訂正可能とするものである。
【実施例１】
【００１５】
実施例１を図１に示す。図１の転送クロックを使用した同期転送の受信側回路を用いて、実施例１が構成される。この構成内容を以下に詳述する。
図１に示した転送クロックを使用した同期転送の受信側回路は、遅延Ｓ部１、遅延Ｈ部２、ＥＸＮＯＲ部３、ＮＡＮＤ部４、不正アクセス検出部５、入力データラッチ部６、遅延データラッチ部７、受信データ訂正部８、とで構成される。
【００１６】
なお、遅延Ｓ部１、遅延Ｈ部２、ＥＸＮＯＲ部３は、ｎチャンネルの入力データ１〜入力データｎに対応して下記に構成される。
遅延Ｓ部１は、遅延Ｓ１〜遅延Ｓｎを擁してして構成される。
遅延Ｈ部２は、遅延Ｈ１〜遅延Ｈｎを擁して構成される。
ＥＸＮＯＲ部３は、ＥＸＮＯＲ１〜ＥＸＮＯＲｎを擁して構成される。
【００１７】
図１において、入力データをセットアップタイムとホールドタイムを加算した分遅延させたデータと、生の入力データとを比較するＥＸＮＯＲ部３を持つ。入力データバス幅分の比較結果を、ＮＡＮＤ部４で一つにまとめた信号を生成し、転送クロックでラッチする。このことにより、不正アクセスの有無を検出することができる。さらに、セットアップタイム分遅延させたデータをラッチしておき、不正アクセスが発生した場合は遅延させたデータと入れ替えることにより、受信データを簡易的に訂正することができる。
【００１８】
遅延Ｓ部１は、入力データバス幅ｎの入力データを同期データ転送方式の設計値であるセットアップタイム分遅延させる。
遅延Ｈ部２は、遅延Ｓ部１のデータをさらに同期データ転送方式の設計値であるホールドタイム分遅延させる。
ＥＸＮＯＲ部３は、セットアップタイムとホールドタイムを加算して遅延させた信号と生の入力データを比較する。
【００１９】
ＮＡＮＤ部４は、上記の比較結果をデータバス幅分まとめて一つの信号にする。
不正アクセス検出部５は、ＮＡＮＤ部４の出力信号を転送クロックでラッチする。
入力データラッチ部６は、生の入力データをラッチする。
遅延データラッチ部７は、遅延Ｓ部１の出力データを転送クロックでラッチする。
受信データ訂正部８は、不正アクセス検出部５からの信号が正常を示す場合は入力データラッチ部６からのデータを選択して出力し、異常を示す場合は遅延データラッチ部７からのデータを選択して出力する。
【００２０】
次に、図１の全体的な動作例について説明する。
入力データと転送クロックが入力されると、入力データを遅延Ｓ部１に入力し、同期データ転送方式の設計値であるセットアップタイム分の遅延を遅延Ｓ部１で遅延させる。さらに、ホールドタイム分の遅延を、遅延Ｈ部２で遅延させる。また、入力データは、入力データラッチ部６にも入力され、この入力データを、転送クロックでラッチしておく。セットアップタイムとホールドタイム分遅延させた遅延Ｓ部１と、遅延Ｈ部２を経由した信号と、生の入力データとを、ＥＸＯＲ部３で入力データビットのビット毎に比較する。比較した結果を、データバス幅分ＮＡＮＤ部４でまとめた信号として生成する。その信号を不正アクセス検出部５に入力し、転送クロックでラッチする。このことにより、不正アクセスの有無を検出する。受信データ訂正部８は、不正アクセス検出部５で不正アクセスがなかった場合は、入力データラッチ部６で受信したデータを出力する。不正アクセスがあった場合は、遅延データラッチ部７でラッチしておいたノイズのない受信データに切り替えて出力する。
【００２１】
実施例１の動作例に適用される図２は、転送データの不正アクセス検出回路の動作のタイミングチャート例を示す。本図２のタイミングチャートを用いて、以上のように構成された転送データの不正アクセス検出回路について、以下にその動作を詳細に説明する。なお、本図２のタイミングチャートは、入力データ１〜ｎと、転送クロック、遅延Ｓ部１、遅延Ｈ部２、ＥＸＮＯＲ部３、ＮＡＮＤＯ部４、不正アクセス検出部５、入力データラッチ部６、遅延データラッチ部７、受信データ訂正部８の各部における信号のタイミング関係を表している。また、本図２では、入力データ３にノイズが発生したものとの仮定において、各部の動作例を示している。
【００２２】
図２において、データのラッチタイミングは、全て転送クロックの立ち上がりとしている。入力データと転送クロックが入力され、入力データＩＮ−３において転送クロックの立ち上がり付近でノイズが発生した場合、遅延Ｓ部１，遅延Ｈ部２，ＥＸＮＯＲ部３，ＮＡＮＤ部４，不正アクセス検出部５を経由して入力データＩＮ−３受信時に不正アクセスが発生したことを検出する。不正アクセスを検出した場合は、受信データ訂正部８において、遅延データラッチ部７でラッチしておいたデータに、転送クロックに同期して入れ替えて出力する。
【実施例２】
【００２３】
次に、本発明のさらに他の実施例について図面を参照して説明する。
図３を参照すると、本実施例は、遅延データラッチ部７へのデータ入力と転送クロックの接続が異なる。この転送クロックを、同期データ転送方式の設計値であるホールドタイム分遅延するクロックをクロック遅延部９で生成し、そのクロックで生の入力データを遅延データラッチ部７でラッチし、簡易的に正しいデータを得る。
【００２４】
正しいデータの取得手順例として、入力データをセットアップタイムとホールドタイムを加算した分遅延させたデータと、生の入力データとを、ＥＸＮＯＲ部３が比較し、入力データバス幅分の比較結果を、ＮＡＮＤ部４で一つにまとめた信号を生成し、転送クロックでラッチする。このことにより、不正アクセスの有無を検出することができると伴に、セットアップタイム分遅延させたデータをラッチしておき、不正アクセスが発生した場合には、遅延させたデータと入れ替える。本手順により、受信データを簡易的に訂正することができる。
【００２５】
本発明の回路を受信デバイス側の回路として集積回路に集積することにより、転送データの不正アクセスの問題点を解決する。従って、本発明における転送データの不正アクセス検出回路の有効性は非常に高い。
【図面の簡単な説明】
【００２６】
【図１】第１の実施例に適用される転送データの不正アクセス検出回路の構成例を示す回路ブロック図である。
【図２】転送データの不正アクセス検出回路の動作例のタイミングチャートを示す。
【図３】第２の実施例に適用される転送データの不正アクセス検出回路の構成例を示す回路ブロック図である。
【符号の説明】
【００２７】
１    遅延Ｓ部
２    遅延Ｈ部
３    ＥＸＮＯＲ部
４    ＮＡＮＤ部
５    不正アクセス検出部
６    入力データラッチ部
７    遅延データラッチ部
８    受信データ訂正部
９    クロック遅延部
【図１】
2005073079.tif 000003
【図２】
2005073079.tif 000004
【図３】
2005073079.tif 000005