(57)【要約】【課題】  従来の省電力化よりも電力消費をさらに抑制する。【解決手段】  動作状態が待機状態から処理状態に移行しＣＰＵ５による統括的な制御の下に処理回路６が所定の処理動作を完了すると、再び待機状態に移行する電子装置であって、内部電池１と、該内部電池１から常時供給される電力に基づいて時刻を常時計時し、所定動作を行う時刻になると起動信号を出力する時計用ＩＣ２と、起動信号に基づいて内部電池１から常時供給される電力のＣＰＵ５及び処理回路６への供給を開始して動作状態を待機状態から処理状態に移行させる電源用ＩＣ３とを具備する。【選択図】      図１
2005149272.tif 000002
【特許請求の範囲】
【請求項１】
動作状態が待機状態から処理状態に移行しＣＰＵ（Central Processing Unit）による統括的な制御の下に処理回路が所定の処理動作を完了すると、再び待機状態に移行する電子装置であって、
電源と、該電源から常時供給される電力に基づいて時刻を常時計時し、前記所定動作を行う時刻になると起動信号を出力する計時回路と、前記起動信号に基づいて電源から常時供給される電力のＣＰＵ及び処理回路への供給を開始して動作状態を待機状態から処理状態に移行させる電力供給回路とを具備することを特徴とする電子装置。
【請求項２】
電力供給回路を介して供給される電源の電力に基づいてＣＰＵへの供給開始に当該ＣＰＵをリセットするリセット回路をさらに備える、ことを特徴とする請求項１記載の電子装置。
【請求項３】
処理回路は外部からデータを収集して記憶することを特徴とする請求項１または２記載の電子装置。
【請求項４】
電源は電池であることを特徴とする請求項１〜３いずれかに記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、消費電力を抑えた電子装置に関する。
【背景技術】
【０００２】
例えば従来のデータ収録装置では、当該データ収録装置を統括的に管理・制御するＣＰＵ（Central Processing Unit）が動作モードの１つとして備えているスリープ・モードを利用することにより省電力化を図っている。このスリープ・モードを利用した省電力化では、通常の動作モードからスリープ・モードへの移行をＣＰＵから電源用ＩＣに通知することにより、電源用ＩＣはＣＰＵ及び時計用ＩＣを除く処理回路への電源供給を停止して電力消費を抑える。そして、通常の動作モードの復帰する場合には、スリープ・モードから通常の動作モードへの復帰がＣＰＵから電源用ＩＣに通知されることにより処理回路への電源供給が再開する。なお、上記時計用ＩＣは、ＣＰＵに対してデータ収集のタイミングを指示するために電力が常時供給されるようになっている。
【０００３】
このようなデータ収録装置における省電力化では、ＣＰＵ、時計用ＩＣ及び電源用ＩＣを除く処理回路の電力消費を節約することができる。なお、上記ＣＰＵのスリープ・モードについては、例えば日立製作所が発行している「Ｈ８／３０８４８シリーズ、Ｈ８/３０４８Ｆ−ＺＴＡＴ（Ｈ８/３０４８Ｆ）ハードウェアマニアル」に詳細が記載されている。
【非特許文献１】Ｈ８／３０８４８シリーズ、Ｈ８/３０４８Ｆ−ＺＴＡＴ（Ｈ８/３０４８Ｆ）ハードウェアマニアル
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、省電力化ではＣＰＵ、時計用ＩＣ及び電源用ＩＣは常時電力を消費しているので、例えばデータ収録装置が電池等によって電力供給を受けている場合には、データ収録装置の動作寿命がＣＰＵ、時計用ＩＣ及び電源用ＩＣの電力消費分だけ短縮されることになる。このような事態は、電池駆動型のデータ収録装置においてその動作寿命を最大限に長くすることが要求される場合には装置設計上の大きな問題点である。
【０００５】
また、上記従来の省電力化では、ＣＰＵがスリープ・モードから通常の動作モードへ復帰する際に、電源用ＩＣはＣＰＵからの通知に基づいて処理回路への電源供給を再開するが、この際に周辺回路の突入電流により電源電圧の低下が一時的に発生してＣＰＵの動作が不安定になる場合がある。このような場合、ＣＰＵはスリープ・モードから通常の動作モードへ移行することができず、リセットされてしまうことがある。ＣＰＵがリセットされると、それまでの各種設定情報が失われるので、その後、データ収録装置は正常なデータ収集動作を行うことができない。
【０００６】
本発明は、上述した事情に鑑みてなされたものであり、従来の省電力化よりも電力消費をさらに抑制することを目的とするものである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明では、動作状態が待機状態から処理状態に移行しＣＰＵ（Central Processing Unit）による統括的な制御の下に処理回路が所定の処理動作を完了すると、再び待機状態に移行する電子装置において、電源と、該電源から常時供給される電力に基づいて時刻を常時計時し、上記所定動作を行う時刻になると起動信号を出力する計時回路と、上記起動信号に基づいて電源から常時供給される電力のＣＰＵ及び処理回路への供給を開始して動作状態を待機状態から処理状態に移行させる電力供給回路とを具備する、という解決手段を採用する。
【発明の効果】
【０００８】
このような解決手段を採用する本発明によれば、待機状態時には計時回路と電力供給回路とのみに電源の電力が供給され、ＣＰＵ及び処理回路には電源の電力が供給されない。したがって、待機状態時にもＣＰＵに電力を供給していた従来の電子装置よりも電力消費量を低減することができる。
また、電源が電池である場合には、当該電池の電源寿命を延ばすことが可能となるので、必然的に電子装置の動作寿命も長寿命化する。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、本発明の一実施形態について説明する。なお、本実施形態は、各種環境測定器の計測データを収録するデータ収録装置に関する。
【００１０】
図1は、本データ収録装置の機能構成を示すブロック図である。このブロック図において、符号1は内部電池（電源）、２は時計用ＩＣ（計時回路）、３は電源用ＩＣ（電力供給回路）、４はリセットＩＣ（リセット回路）、５はＣＰＵ（Central Processing Unit）、６は処理回路、７はメモリカード、８は外部電池である。
【００１１】
内部電池1は、本データ収録装置の各部に電力を供給するものであり、例えばリチウム電池である。この内部電池1は、図示するように時計用ＩＣ２及び電源用ＩＣ３のみに直接電力を供給する。時計用ＩＣ２は、時刻を計時する専用集積回路であり、起動信号を電源用ＩＣ３に出力する。電源用ＩＣ３は、上記起動信号及びＣＰＵ５から入力されるポート信号に基づいて内部電池1から供給される電力のリセットＩＣ４、ＣＰＵ５及び処理回路６への供給を制御する専用集積回路である。
【００１２】
リセットＩＣ４は、ＣＰＵ５をリセットするためのリセット信号をＣＰＵ５に出力する専用集積回路である。ＣＰＵ５は、処理回路６を制御することにより外部から供給された各種の計測データを収集・記憶させるものであり、電源用ＩＣ３から電力供給を受けることにより、またリセットＩＣ４からリセット信号の供給を受けることにより動作する。また、ＣＰＵ５は、データ収集処理がすべて完了すると、ポート信号を電源用ＩＣ３に出力する。処理回路６は、環境測定器から計測データを収集するための通信回路や計測データを記憶するためのメモリ等であり、電源用ＩＣ３から電力供給を受けることによりＣＰＵ５による制御の下に計測データの収集・記憶を行う。
【００１３】
メモリカード７は、上記処理回路６内に記憶された計測データを読み出して記憶するものであり、本データ収録装置に着脱自在に装着される。このメモリカード７は、上記内部電池1から電源供給を受けるのではなく、外部電池８から電力供給を受けることにより動作する。外部電池８は、上記メモリカード７に電力を供給するものであり、専用コネクタを介して本データ収録装置に着脱自在に装着される。
【００１４】
次に、このように構成された本データ収録装置の要部動作について、図２をも参照して詳しく説明する。
【００１５】
本データ収録装置では、時計用ＩＣ２及び電源用ＩＣ３には内部電池1から常時電力が供給されている。したがって、時計用ＩＣ２は常時時刻を計時して予め設定された所定時刻（データ収集時刻）になると起動信号を電源用ＩＣ３に出力する。そして、この結果、電源用ＩＣ３は、ＣＰＵ５、リセットＩＣ４及び処理回路６への電源供給を開始し、本データ収録装置は動作状態が待機状態からデータ収集状態に移行する。
【００１６】
図２（ａ）は、データ収集時刻における本データ収録装置の起動時に関するタイミングチャートである。このタイミングチャートに示すように、時計用ＩＣ２が起動信号を電源用ＩＣ３に出力すると、電源用ＩＣ３はＯＦＦ状態からＯＮ状態に移行してＣＰＵ５、リセットＩＣ４及び処理回路６への電源供給を開始する。ここで、リセットＩＣ４及び処理回路６は電源用ＩＣ３から電源の供給を受けることにより速やかに動作を開始するが、ＣＰＵ５は、リセットＩＣ４からリセット信号が入力されてから動作開始するので、図示するようにリセットＩＣ４及び処理回路６よりも遅れたタイミングで起動する。
【００１７】
すなわち、本データ収録装置では、動作状態が待機状態からデータ収集状態に移行するとき、起動信号が時計用ＩＣ２から電源用ＩＣ３に入力されて初めてＣＰＵ５に電力が供給されるので、従来のデータ収録装置よりも待機時における電力消費量を削減することが可能であり、よって動作寿命を長寿命化することができる。
また、ＣＰＵ５の起動が処理回路６への電源供給タイミングよりも遅れるので、電源電圧の降下が起き難く、したがって従来のデータ収録装置よりもＣＰＵ５の動作が安定する。
【００１８】
一方、動作状態がデータ収集状態から待機状態に移行するとき、つまり本データ収録装置の動作停止時には、図２（ｂ）に示すようにＣＰＵ５からポート信号（ＣＰＵポート）が電源用ＩＣ３に出力される。電源用ＩＣ３は、このポート信号が入力されると、ＯＮ状態からＯＦＦ状態に移行してＣＰＵ５、リセットＩＣ４及び処理回路６への電源供給を停止する。この結果、本データ収録装置では、データ収集状態から待機状態に移行する。
【００１９】
なお、本データ収録装置では、メモリカード７の電源を内部電池1からではなく外部電池８から供給するようにしている。したがって、処理回路６内に記憶された計測データをメモリカード７に記憶し直す際に消費する電力は外部電池８から供給されるので、この分、内部電池1の電力供給寿命、つまり本データ収録装置の動作寿命が延長される。メモリカード７はデータ記憶時に比較的大きな電力を消費するので、本データ収録装置に着脱自在に装着される外部電池８によってメモリカード７の消費電力を賄うことは、本データ収録装置の動作寿命を延ばす上で効果が大きい。
【００２０】
また、上記実施形態では、本発明をデータ収録装置に適用した場合について説明したが、本発明はこれに限定されるものではない。本発明は、ＣＰＵを用いる電子装置であれば、データ収録装置以外の各種電子装置に適用可能である。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態に係わるデータ収録装置のブロック図である。
【図２】本発明の一実施形態に係わるデータ収録装置のタイミングチャートである。
【符号の説明】
【００２２】
１…内部電池（電源）  、２…時計用ＩＣ（計時回路）  、３…電源用ＩＣ（電力供給回路）  、４…リセットＩＣ（リセット回路）  、５…ＣＰＵ（Central Processing Unit）  、６…処理回路  、７…メモリカード  、８…外部電池
【図１】
2005149272.tif 000003
【図２】
2005149272.tif 000004