(57)【要約】【課題】出力電圧の切り替わり時に発生の不要輻射ノイズを低減し、かつ出力電圧が切り替わった後、出力段スイッチング素子を短時間で低ＯＮ抵抗動作させる。【解決手段】出力電圧が「Ｈ」から「Ｌ」に切り替わるタイミングでは、低駆動力の低出力バッファ１１のみを駆動させ、出力電圧が切り替わった後に高出力バッファ１２によって急峻に出力段スイッチング素子９のゲート電圧を上昇させる。また、出力電圧が「Ｌ」から「Ｈ」に切り替わるタイミングでは、低駆動力の低出力バッファ１１と高駆動力の高出力バッファ１２によって出力段スイッチング素子９のゲート電圧を急峻に減少させ、出力電圧ＶＯが切り替わった後には高駆動力の高出力バッファ１２をオフし、低駆動力の低出力バッファ１１のみで出力段スイッチング素子９を駆動する。これにより、出力電圧の切り替わり時の不要輻射ノイズを低減し、かつ出力段スイッチング素子９を高効率で駆動させる。【選択図】  図１
2005073423.tif 000002
【特許請求の範囲】
【請求項１】
モータに接続された上側または下側アーム素子のスイッチング素子を駆動するモータ駆動装置であって、
入力信号を受けて低駆動力で前記スイッチング素子の入力容量へのチャージ，ディスチャージを行う低出力バッファと、
前記入力信号を受けて予め設定された時間だけ入力信号を遅延させる遅延回路と、
前記入力信号と前記遅延回路の信号出力を受けて制御信号を出力する制御回路と、
前記制御回路からの制御信号を受けて高駆動力で前記スイッチング素子の入力容量へのチャージ，ディスチャージを行う高出力バッファとを備えたことを特徴とするモータ駆動装置。
【請求項２】
モータに接続された上側または下側アーム素子のスイッチング素子を駆動するモータ駆動装置であって、
入力信号を受けて低駆動力で前記スイッチング素子の入力容量へのチャージ，ディスチャージを行う低出力バッファと、
外部または内部基準電圧と前記スイッチング素子の出力電圧との比較を行う出力電圧コンパレータと、
前記入力信号と前記出力電圧コンパレータの信号出力を受けて論理信号を出力する論理回路と、
前記入力信号と前記論理回路からの論理信号を受けて制御信号を出力する制御回路と、
前記制御回路からの制御信号を受けて高駆動力で前記スイッチング素子の入力容量へのチャージ，ディスチャージを行う高出力バッファとを備えたことを特徴とするモータ駆動装置。
【請求項３】
モータに接続された上側または下側アーム素子のスイッチング素子を駆動するモータ駆動装置であって、
入力信号を受けて低駆動力で前記スイッチング素子の入力容量へのチャージ，ディスチャージを行う低出力バッファと、
外部または内部基準電圧と前記スイッチング素子の入力電圧との比較を行う入力電圧コンパレータと、
前記入力信号と前記入力電圧コンパレータの信号出力を受けて論理信号を出力する論理回路と、
前記入力信号と前記論理回路からの論理信号を受けて制御信号を出力する制御回路と、
前記制御回路からの制御信号を受けて高駆動力で前記スイッチング素子の入力容量へのチャージ，ディスチャージを行う高出力バッファとを備えたことを特徴とするモータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータに上側アーム素子あるいは下側アーム素子のスイッチング素子を有し、スイッチング素子を制御してモータを駆動するモータ駆動装置に関するものである。
【背景技術】
【０００２】
従来、スイッチング電源、モータ制御用インバータなどの省電力化を実現させるための制御方式として、ＰＷＭ（Ｐulse Ｗidth Ｍodulation）法がある。この方式は、モータのコイルに接続された上側アーム素子（上側のスイッチング素子）あるいは下側アーム素子（下側のスイッチング素子）を高速スイッチング動作させることによりなされる。
【０００３】
前記スイッチング素子がＰＷＭ動作した時に発生する発熱を抑えた低損失なＰＷＭ駆動ＩＣを実現させるためには、スイッチング素子への入力電流を大きくすれば良いが、スイッチング素子への入力電流が大きすぎた場合、出力電圧の切り替わり時に発生する不要輻射ノイズの問題が引き起こされる場合がある。
【０００４】
図７は下側アーム素子のスイッチング素子を駆動するモータ駆動装置の部分回路の例である（特許文献１を参照）。図７において、第１入力信号はＰチャネルＭＯＳトランジスタ１のゲートに入力され、ＰチャネルＭＯＳトランジスタ１のドレインには抵抗２に一端が接続される。また、抵抗２の他端には抵抗３が接続され、抵抗２と抵抗３の直列接続点にはＮチャネルＭＯＳトランジスタである出力段スイッチング素子９のゲートが接続され、さらに出力段スイッチング素子９のドレインには一端が電源に接続されたコイル１０の他端が接続される。
【０００５】
一方、第２入力信号はＰチャネルＭＯＳトランジスタ４のゲートに入力され、ＰチャネルＭＯＳトランジスタ４のドレインには抵抗５の一端が接続される。また、抵抗５の他端には抵抗６が接続され、抵抗５と抵抗６の直列接続点にはＮチャネルＭＯＳトランジスタ７のゲートが接続される。ＮチャネルＭＯＳトランジスタ７のドレインには抵抗８の一端が接続され、抵抗８の他端は抵抗２と抵抗３の直列接続点に接続される。
【０００６】
図７に示す回路において、出力電圧ＶＯが切り替わる時のタイミングチャートを図８に示す。図８に示すように、第１入力信号と第２入力信号にはＰチャネルＭＯＳトランジスタ１とＰチャネルＭＯＳトランジスタ４が同時にＯＮしないよう、デッドタイムＴが付けられる。
【０００７】
第１入力信号が「Ｈ」から「Ｌ」に切り替わるとＰチャネルＭＯＳトランジスタ１がＯＮし、抵抗２と出力段スイッチング素子９の入力容量との時定数に応じたチャージ電流によって出力段スイッチング素子９のゲート容量はチャージされ、ゲート電圧ＶＧは上昇する。そして、出力段スイッチング素子９のミラー容量チャージ区間において、出力電圧ＶＯの「Ｈ」から「Ｌ」に切り替わりが生じる。この時点で第２入力信号は「Ｈ」のため、ＰチャネルＭＯＳトランジスタ４はＯＦＦしており、出力電圧ＶＯの「Ｈ」から「Ｌ」切り替わりに対して影響を及ぼさない。
【０００８】
次に第１入力信号が「Ｌ」から「Ｈ」に切り替わると、ＰチャネルＭＯＳトランジスタ１はＯＦＦし、抵抗３と出力段スイッチング素子９の入力容量との時定数に応じたディスチャージ電流によってゲート電圧は下降する。そして、出力段スイッチング素子９入力のミラー容量ディスチャージが行われる際に出力電圧ＶＯは「Ｌ」から「Ｈ」に切り替わる。
【０００９】
出力電圧ＶＯが切り替わった後に第２入力信号は「Ｈ」から「Ｌ」に切り替わり、ＰチャネルＭＯＳトランジスタ４がＯＮし、抵抗５，６の抵抗分割電圧が入力されたＮチャネルＭＯＳトランジスタ７はＯＮする。ＮチャネルＭＯＳトランジスタ７がＯＮすることにより、出力段スイッチング素子９がＯＦＦ状態での出力電圧ＶＯが変化することによる出力段スイッチング素子９のＯＮ誤動作は抑えられる。
【特許文献１】特開昭６１−６６５８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このような図７の回路において、出力電圧ＶＯの「Ｈ」から「Ｌ」切り替わり時間が短く、それを原因とした不要輻射ノイズが問題となった場合には、抵抗２の抵抗値を大きくすることによって不要輻射ノイズの対策がなされる。また、出力電圧ＶＯの「Ｌ」から「Ｈ」の切り替わり時間が短く、それを原因とした不要輻射ノイズが問題となった場合には、抵抗８の抵抗値を大きくすることで不要輻射ノイズの対策がなされる。このような、抵抗２および抵抗８の抵抗値を大きくし、出力電圧ＶＯ切り替わり時に発生する不要輻射ノイズ対策を実施した時のタイミングチャートを図９に示す。
【００１１】
第１入力信号が「Ｈ」から「Ｌ」に切り替わるとＰチャネルＭＯＳトランジスタ１がＯＮし、抵抗２と出力段スイッチング素子９の入力容量との時定数に応じた電流によって出力段スイッチング素子９の入力容量はチャージされ、出力段スイッチング素子９のゲート電圧ＶＧは緩やかに上昇する。抵抗２の抵抗値は大きく、チャージ電流は小さいために出力段スイッチング素子９のミラー容量をチャージする時間は長くなり、よって出力電圧ＶＯの「Ｈ」から「Ｌ」切り替わりは緩やかになる。
【００１２】
出力電圧ＶＯが「Ｈ」から「Ｌ」に切り替わった後においても出力段スイッチング素子９のゲート電圧ＶＧの上昇は抑えられ、出力段スイッチング素子９が低ＯＮ抵抗動作せず、出力段スイッチング素子９の発熱が問題となる。
【００１３】
次に、第１入力信号が「Ｌ」から「Ｈ」に切り替わるとＰチャネルＭＯＳトランジスタ１はＯＦＦし、抵抗３と出力段スイッチング素子９の入力容量の時定数に応じた電流により出力段スイッチング素子９の入力容量はディスチャージされ、出力段スイッチング素子９のゲート電圧は下降する。抵抗８の抵抗値は大きく、ディスチャージ電流は小さいため、出力段スイッチング素子９のゲート電圧の下降は抑えられ、出力段スイッチング素子９が出力電圧の切り替わりにおいて発生する出力段スイッチング素子９が発熱するという問題があった。
【００１４】
本発明は、前記従来技術の問題を解決することに指向するものであり、出力電圧の切り替わり時に発生する不要輻射ノイズを十分に低減し、かつ出力電圧が切り替わった後には、出力段スイッチング素子を短時間で低ＯＮ抵抗動作させるモータ駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
この目的を達成するために、本発明に係る請求項１に記載されるモータ駆動装置は、モータに接続された上側または下側アーム素子のスイッチング素子を駆動するモータ駆動装置であって、入力信号を受けて低駆動力でスイッチング素子の入力容量へのチャージ，ディスチャージを行う低出力バッファと、入力信号を受けて予め設定された時間だけ入力信号を遅延させる遅延回路と、入力信号と遅延回路の信号出力を受けて制御信号を出力する制御回路と、制御回路からの制御信号を受けて高駆動力でスイッチング素子の入力容量へのチャージ，ディスチャージを行う高出力バッファとを備えた構成によって、回路規模を増大させることなく、出力電圧の切り替わり時に発生する不要輻射ノイズを低減させ、かつ出力電圧が切り替わった後には、出力段のスイッチング素子を短時間で低ＯＮ抵抗動作させることができる。
【００１６】
また、請求項２に記載されるモータ駆動装置は、モータに接続された上側または下側アーム素子のスイッチング素子を駆動するモータ駆動装置であって、入力信号を受けて低駆動力でスイッチング素子の入力容量へのチャージ，ディスチャージを行う低出力バッファと、外部または内部基準電圧とスイッチング素子の出力電圧との比較を行う出力電圧コンパレータと、入力信号と出力電圧コンパレータの信号出力を受けて論理信号を出力する論理回路と、入力信号と論理回路からの論理信号を受けて制御信号を出力する制御回路と、制御回路からの制御信号を受けて高駆動力でスイッチング素子の入力容量へのチャージ，ディスチャージを行う高出力バッファとを備えた構成によって、出力段のスイッチング素子のサイズに関係なく出力電圧の切り替わり時に発生する不要輻射ノイズを低減させることができ、かつ出力電圧が切り替わった後には、スイッチング素子を短時間で低ＯＮ抵抗動作させることができる。
【００１７】
また、請求項３に記載されるモータ駆動装置は、モータに接続された上側または下側アーム素子のスイッチング素子を駆動するモータ駆動装置であって、入力信号を受けて低駆動力でスイッチング素子の入力容量へのチャージ，ディスチャージを行う低出力バッファと、外部または内部基準電圧とスイッチング素子の入力電圧との比較を行う入力電圧コンパレータと、入力信号と入力電圧コンパレータの信号出力を受けて論理信号を出力する論理回路と、入力信号と論理回路からの論理信号を受けて制御信号を出力する制御回路と、制御回路からの制御信号を受けて高駆動力でスイッチング素子の入力容量へのチャージ，ディスチャージを行う高出力バッファとを備えた構成によって、出力段のスイッチング素子のサイズに関係なく完全に出力電圧の切り替わり時に発生する不要輻射ノイズを低減させることができ、かつ出力電圧が切り替わった後には、スイッチング素子を短時間で低ＯＮ抵抗動作させることができる。
【発明の効果】
【００１８】
以上説明したように、本発明によれば、出力段のスイッチング素子を動作させた時に発生する不要輻射ノイズを抑え、かつ効率的なスイッチング素子の動作ができるという効果を奏する。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００２０】
図１は本発明の実施の形態１におけるモータ駆動装置に用いるスイッチング素子の駆動回路を示す図である。図１に示すように、本実施の形態１の駆動回路は、入力信号を受けて低駆動力で出力段スイッチング素子９を駆動する低出力バッファ１１と、遅延回路１５の信号出力と入力信号を受けた制御回路１６の制御信号により高駆動力で出力段スイッチング素子９を駆動する高出力バッファ１２とにより構成される。
【００２１】
図１において、高出力バッファ１２はＰチャネルＭＯＳトランジスタ１３とＮチャネルＭＯＳトランジスタ１４が高位電源と低位電源との間に接続されるよう構成され、その中点は出力段スイッチング素子９のゲートに接続されるよう構成される。また、遅延回路１５は入力信号より遅れて制御回路１６へ信号を出力する機能を有し、その遅延時間は、入力信号が「Ｌ」から「Ｈ」の場合には低出力バッファ１１が出力段スイッチング素子９を駆動させた時に出力電圧ＶＯが「Ｈ」から「Ｌ」に切り替わるのに要する時間よりも長い時間が設定され、入力信号が「Ｈ」から「Ｌ」の場合には、低出力バッファ１１および高出力バッファ１２で出力段スイッチング素子９を駆動させた時に出力電圧ＶＯが「Ｌ」から「Ｈ」に切り替わり始める時間よりも短い時間が設定される。
【００２２】
そして、制御回路１６は否定論理積ゲートのＮＡＮＤゲート１７，１９と反転ゲート１８を備えて構成され、ＮＡＮＤゲート１７は高出力バッファ１２のＰチャネルＭＯＳトランジスタ１３を制御し、入力信号と遅延回路１５の反転信号が入力されるＮＡＮＤゲート１９は、高出力バッファ１２のＮチャネルＭＯＳトランジスタ１４を制御する。
【００２３】
また、図２には図１に示す回路において、出力電圧ＶＯが「Ｈ」から「Ｌ」、および「Ｌ」から「Ｈ」に切り替わる時のタイミングチャートを示す。
【００２４】
いま、入力信号の「Ｌ」から「Ｈ」への切り替わり信号は低出力バッファ１１、遅延回路１５および制御回路１６に入力され、低出力バッファ１１は出力段スイッチング素子９を低駆動力で駆動する。このとき遅延回路１５によって、入力信号「Ｌ」から「Ｈ」の切り替わり時には、制御回路１６のＰチャネルＭＯＳトランジスタ１３へのイネーブル信号を出力しない。そして出力段スイッチング素子９のミラー容量チャージ時間は低駆動力の低出力バッファ１１のみでなされ、その時の出力段スイッチング素子９へのミラー容量チャージ時間は長くなることにより出力電圧ＶＯは「Ｈ」から「Ｌ」へ緩やかに切り替わる。
【００２５】
出力電圧ＶＯが「Ｈ」から「Ｌ」に切り替わった後、遅延回路１５は制御回路１６にＰチャネルＭＯＳトランジスタ１３へイネーブル信号を出力し、高出力バッファ１２は高駆動力で出力段スイッチング素子９のゲート容量チャージを実施する。このことにより出力段スイッチング素子９のゲート電圧ＶＧは急峻に上昇し、出力段スイッチング素子９は短時間で低ＯＮ抵抗動作される。
【００２６】
次に、入力信号が「Ｈ」から「Ｌ」への切り替わる場合について説明する。入力信号の「Ｈ」から「Ｌ」への切り替わりの直後において、遅延回路１５は制御回路１６へ高出力バッファ１２のＮチャネルＭＯＳトランジスタ１４へのイネーブル信号を出力し、出力段スイッチング素子９の入力容量ディスチャージは低出力バッファ１１と高出力バッファ１２のＮチャネルＭＯＳトランジスタ１４とによって同時に行われる。このことにより、高電圧であった出力段スイッチング素子９のゲート電圧ＶＧは急峻に減少するが、遅延回路１５は出力段スイッチング素子９のミラー容量ディスチャージが始まるよりも短い時間で制御回路１６へ高出力バッファ１２のＮチャネルＭＯＳトランジスタ１４のオフ信号を出力する。そして、出力段スイッチング素子９のミラー容量ディスチャージが行われる際には低出力バッファ１１が動作し、出力電圧ＶＯは「Ｌ」から「Ｈ」へ緩やかに切り替わる。
【００２７】
以上のことから、本実施の形態１によれば、回路規模を増大させることなく、出力電圧の切り替わり時に発生する不要輻射ノイズを低減させ、かつ出力電圧が切り替わった後には、出力段のスイッチング素子を短時間で低ＯＮ抵抗動作させることができる。
【００２８】
図３は本発明の実施の形態２におけるモータ駆動装置に用いるスイッチング素子の駆動回路を示す図である。図３に示すように、本実施の形態２の駆動回路は、入力信号を受けて低駆動力でＮチャネルＭＯＳトランジスタの出力段スイッチング素子９を駆動する低出力バッファ１１と、出力電圧が所定の出力レベルに達したことを検出して信号を出力するコンパレータ２１と、入力信号とコンパレータ２１の信号を受け、制御回路１６へ論理信号を出力する否定論理和ゲートのＮＯＲゲート２０と、制御回路１６の信号出力を受けて、高駆動力で出力段スイッチング素子９を駆動する高出力バッファ１２により構成される。
【００２９】
図３の高出力バッファ１２は、ＰチャネルＭＯＳトランジスタ１３とＮチャネルＭＯＳトランジスタ１４が高位電源と低位電源との間に接続され、その中点は出力段スイッチング素子９のゲートに接続される。制御回路１６はＮＡＮＤゲート１７、１９と反転ゲート１８を備えて構成され、制御回路１６には入力信号とコンパレータ２１の信号出力が入力される。
【００３０】
また、図４には図３に示す回路において、出力電圧ＶＯが「Ｈ」から「Ｌ」、および「Ｌ」から「Ｈ」に切り替わる時のタイミングチャートを示す。
【００３１】
入力信号の「Ｌ」から「Ｈ」への切り替わり信号は低出力バッファ１１、ＮＯＲゲート２０および制御回路１６に入力され、低出力バッファ１１は低駆動力で出力段スイッチング素子９の入力容量をチャージする。入力信号が「Ｌ」から「Ｈ」に切り替わった直後の出力電圧ＶＯはコンパレータ２１の閾値電圧（Ｖth１）よりも大きいため、コンパレータ２１からの信号を受けたＮＯＲゲート２０は、制御回路１６を介して高出力バッファ１２へのイネーブル信号となる信号を出力しない（図４のＶＤ参照）。出力段スイッチング素子９のゲートのミラー容量チャージは低駆動力の低出力バッファ１１のみでなされ、低出力バッファ１１のみで出力段スイッチング素子９を駆動させた場合のミラー容量チャージ時間は長くなり、出力電圧ＶＯは「Ｈ」から「Ｌ」へ緩やかに切り替わる。
【００３２】
さらに、出力電圧ＶＯがコンパレータ２１の閾値電圧よりも小さくなった場合、コンパレータ２１はＮＯＲゲート２０へ信号を出力し、ＮＯＲゲート２０の出力により制御回路１６から高出力バッファ１２のＰチャネルＭＯＳトランジスタ１３へのイネーブル信号を出力する。そして高出力バッファ１２のＰチャネルＭＯＳ１３は出力段スイッチング素子９のゲート電圧ＶＧを急峻に上昇させ、出力段スイッチング素子９は短時間で低ＯＮ抵抗動作される。
【００３３】
次に入力信号の「Ｈ」から「Ｌ」への切り替わり時について説明する。入力信号「Ｈ」から「Ｌ」切り替わり信号は低出力バッファ１１、ＮＯＲゲート２０、および制御回路１６に入力される。入力信号が「Ｈ」から「Ｌ」に切り替わった直後の出力電圧ＶＯはコンパレータ２１の閾値電圧よりも小さく、前記コンパレータ２１の出力を受けたＮＯＲゲート２０は、制御回路１６に高出力バッファ１２のＮチャネルＭＯＳトランジスタ１４へのイネーブル信号を出力して、低出力バッファ１１と高出力バッファ１２は、出力段スイッチング素子９の入力容量のディスチャージを同時に行う。
【００３４】
出力段スイッチング素子９のゲート電圧ＶＧを急峻に下降させる。出力段スイッチング素子９のミラー容量ディスチャージが始まり、出力電圧ＶＯがコンパレータ２１の閾値電圧以下になると、その信号を受けたＮＯＲゲート２０は、制御回路１６を介して高出力バッファ１２のＮチャネルＭＯＳトランジスタ１４へのオフ信号を出力する。高出力バッファ１２のＮチャネルＭＯＳトランジスタ１４がオフした後の出力段スイッチング素子９のミラー容量ディスチャージは低出力バッファ１１のみで行われ、出力電圧ＶＯは「Ｌ」から「Ｈ」へ緩やかに切り替わる。
【００３５】
以上のことから、本実施の形態２によれば、出力段のスイッチング素子のサイズに関係なく出力電圧の切り替わり時に発生する不要輻射ノイズを低減させることができ、かつ出力電圧が切り替わった後には、スイッチング素子を短時間で低ＯＮ抵抗動作させることができる。
【００３６】
図５は本発明の実施の形態３におけるモータ駆動装置に用いるスイッチング素子の駆動回路を示す図である。図５に示すように、本実施の形態３の駆動回路は、入力信号を受けて低駆動力でＮチャネルＭＯＳトランジスタの出力段スイッチング素子９を駆動する低出力バッファ１１と、出力段スイッチング素子９の入力電圧が基準電圧発生回路２２の出力値に達したことを検出するコンパレータ２１と、入力信号とコンパレータ２１の信号を受け、制御回路１６へ論理信号を出力するＮＯＲゲート２０と、制御回路１６の信号出力を受けて、高駆動力で出力段スイッチング素子９を駆動する高出力バッファ１２により構成される。
【００３７】
コンパレータ２１への基準電圧は、電流源２３と出力段スイッチング素子９の１／ＮサイズであるＮチャネルＭＯＳトランジスタ２４により構成された基準電圧発生回路２２により発生させる。また、ＮＯＲゲート２０はコンパレータ２１の信号出力を受け、制御回路１６へ信号を出力する。
【００３８】
また、図６には図５に示す回路において、出力電圧ＶＯが「Ｈ」から「Ｌ」、および「Ｌ」から「Ｈ」に切り替わる時のタイミングチャートを示す。
【００３９】
入力信号の「Ｌ」から「Ｈ」への切り替わり信号は、低出力バッファ１１、ＮＯＲゲート２０、および制御回路１６に入力され、低出力バッファ１１は低駆動力で出力段スイッチング素子９の入力容量をチャージする。そして、入力信号が「Ｌ」から「Ｈ」に切り替わった直後の出力段スイッチング素子９のゲート電圧は基準電圧発生回路２２で発生したコンパレータ２１の閾値電圧（Ｖth２）よりも小さく、ＮＯＲゲート２０は制御回路１６を介して高出力バッファ１２のＰチャネルＭＯＳトランジスタ１３へのイネーブル信号となる信号を出力しない（図６のＶＥ参照）。このことにより、出力段スイッチング素子９のミラー容量チャージは低駆動力の低出力バッファ１１のみでなされ、ミラー容量チャージ時間は長くなることより出力電圧ＶＯは「Ｈ」から「Ｌ」へ緩やかに切り替わる。
【００４０】
低出力バッファ１１の入力容量チャージにより、出力段スイッチング素子９のゲート電圧ＶＧが基準電圧発生回路２２で発生した閾値電圧よりも大きくなった場合、コンパレータ２１からの出力を受けたＮＯＲゲート２０は制御回路１６へ高出力バッファ１２のＰチャネルＭＯＳトランジスタ１３へのイネーブル信号となる信号を出力し、高出力バッファ１２は出力段スイッチング素子９のゲート電圧ＶＧを急峻に上昇させる。そのことにより、出力電圧ＶＯが「Ｈ」から「Ｌ」に切り替わった後において、出力段スイッチング素子９は短時間で低ＯＮ抵抗動作される。
【００４１】
次に、入力信号が「Ｈ」から「Ｌ」切り替わりる場合について説明する。入力信号の「Ｈ」から「Ｌ」への切り替わり信号は低出力バッファ１１、ＮＯＲゲート２０および制御回路１６に入力される。入力信号が「Ｈ」から「Ｌ」に切り替わった直後の出力段スイッチング素子９のゲート電圧ＶＧは、基準電圧発生回路２２で発生したコンパレータ２１の閾値電圧よりも大きく、コンパレータ２１の出力を受けたＮＯＲゲート２０は、制御回路１６へ高出力バッファ１２のＮチャネルＭＯＳトランジスタ１４へのイネーブル信号を出力する。
【００４２】
そして、高出力バッファ１２と低出力バッファ１１は、出力段スイッチング素子９への入力容量のディスチャージを同時に行い、出力段スイッチング素子９のゲート電圧ＶＧは急峻に下降する。さらに、出力段スイッチング素子９のゲート電圧ＶＧが、基準電圧発生回路２２で発生した閾値電圧以下になると、コンパレータ２１の出力を受けたＮＯＲゲート２０は制御回路１６に高出力バッファ１２のＮチャネルＭＯＳトランジスタ１４へのオフ信号を出力する。これにより高出力バッファ１２のＮチャネルＭＯＳトランジスタ１４がオフした後の出力段スイッチング素子９のミラー容量ディスチャージは低出力バッファ１１のみでなされ、よって出力電圧ＶＯは「Ｌ」から「Ｈ」へ緩やかに切り替わる。
【００４３】
以上のことから、本実施の形態３によれば、出力段のスイッチング素子のサイズに関係なく完全に出力電圧の切り替わり時に発生する不要輻射ノイズを低減させることができ、かつ出力電圧が切り替わった後には、スイッチング素子を短時間で低ＯＮ抵抗動作させることができる。
【産業上の利用可能性】
【００４４】
本発明に係るモータ駆動装置は、出力段スイッチング素子を動作させた時に発生する不要輻射ノイズを抑え、かつ効率的なスイッチング素子を制御してモータを駆動するモータ駆動装置に用いて有用である。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施の形態１におけるモータ駆動装置に用いるスイッチング素子の駆動回路を示す図
【図２】本実施の形態１のスイッチング素子の駆動回路の動作を説明するタイミングチャート
【図３】本発明の実施の形態２におけるモータ駆動装置に用いるスイッチング素子の駆動回路を示す図
【図４】本実施の形態２のスイッチング素子の駆動回路の動作を説明するタイミングチャート
【図５】本発明の実施の形態３におけるモータ駆動装置に用いるスイッチング素子の駆動回路を示す図
【図６】本実施の形態３のスイッチング素子の駆動回路の動作を説明するタイミングチャート
【図７】従来のスイッチング素子の駆動回路を示す図
【図８】従来のスイッチング素子の駆動回路の動作を説明するタイミングチャート
【図９】従来のスイッチング素子の駆動回路の不要輻射ノイズ対策を実施したときの動作を説明するタイミングチャート
【符号の説明】
【００４６】
１，４，１３  ＰチャネルＭＯＳトランジスタ
２，３，５，６，８  抵抗
７，１４，２４  ＮチャネルＭＯＳトランジスタ
９  出力段スイッチング素子
１０  コイル
１１  低出力バッファ
１２  高出力バッファ
１５  遅延回路
１６  制御回路
１７，１９  ＮＡＮＤゲート
１８  反転ゲート
２０  ＮＯＲゲート
２１  コンパレータ
２２  基準電圧発生回路
２３  電流源
【図１】
2005073423.tif 000003
【図２】
2005073423.tif 000004
【図３】
2005073423.tif 000005
【図４】
2005073423.tif 000006
【図５】
2005073423.tif 000007
【図６】
2005073423.tif 000008
【図７】
2005073423.tif 000009
【図８】
2005073423.tif 000010
【図９】
2005073423.tif 000011