(57)【要約】【課題】  入力電圧を指数関数的に変化する出力電流に変換する。【解決手段】  入力電圧ＶCTLを、これに比例した電流ＩCTLに変換する変換回路６１、Ｑ61、Ｒ61と、電流ＩCTLが供給される抵抗器Ｒ62と、トランジスタＱ64、Ｑ71とを設ける。電流ＩCTLにより抵抗器Ｒ62に生じた電圧と、トランジスタＱ64のコレクタ電圧とを比較する電圧比較回路６３を設ける。この電圧比較回路６３の出力をトランジスタＱ64、Ｑ71のベースに供給してトランジスタＱ71のコレクタから入力電圧ＶCTLに対して指数関数的に変化する出力電流を得る。【選択図】  図１
2005269296.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を、これに比例した入力電流に変換する変換回路と、
上記入力電流が供給される抵抗器と、
エミッタ接地の第１および第２のトランジスタと、
上記入力電流により上記抵抗器に生じた電圧と、上記第１のトランジスタのコレクタ電圧とを比較する電圧比較回路と
を有し、
上記電圧比較回路の出力を上記第１のトランジスタのベースに供給するとともに、上記第２のトランジスタのベースに供給して上記第２のトランジスタのコレクタから上記入力電圧に対して指数関数的に変化する出力電流を得る
ようにした電圧電流変換回路。
【請求項２】
請求項１に記載の電圧電流変換回路において、
上記電圧比較回路がオペアンプにより構成され、
このオペアンプの入力端に流れるバイアス電流を補償する回路を
有する電圧電流変換回路。
【請求項３】
請求項１あるいは請求項２に記載の電圧電流変換回路において、
上記変換回路と上記抵抗器との間の電流ラインに温度補償回路が設けられ、
この温度補償回路により、上記入力電圧と上記出力電流との変換特性の温度補償を行う
ようにした電圧電流変換回路。
【請求項４】
制御電流に対して利得がリニアに変化する可変利得アンプと、
ＡＧＣ電圧を、これに比例したＡＧＣ電流に変換する変換回路と、
上記ＡＧＣ電流が供給される抵抗器と、
エミッタ接地の第１および第２のトランジスタと、
上記ＡＧＣ電流により上記抵抗器に生じた電圧と、上記第１のトランジスタのコレクタ電圧とを比較する電圧比較回路と
を有し、
上記電圧比較回路の出力を上記第１のトランジスタのベースに供給するとともに、上記第２のトランジスタのベースに供給して上記第２のトランジスタのコレクタから上記ＡＧＣ電圧に対して指数関数的に変化する制御電流を取り出し、
この制御電流により上記可変利得アンプの利得を制御する
ようにしたＡＧＣ回路。
【請求項５】
制御電流に対して利得が反比例して変化する可変アッテネータ回路と、
ＡＧＣ電圧を、これに比例したＡＧＣ電流に変換する変換回路と、
上記ＡＧＣ電流が供給される抵抗器と、
エミッタ接地の第１および第２のトランジスタと、
上記ＡＧＣ電流により上記抵抗器に生じた電圧と、上記第１のトランジスタのコレクタ電圧とを比較する電圧比較回路と
を有し、
上記電圧比較回路の出力を上記第１のトランジスタのベースに供給するとともに、上記第２のトランジスタのベースに供給して上記第２のトランジスタのコレクタから上記ＡＧＣ電圧に対して指数関数的に変化する制御電流を取り出し、
この制御電流により上記可変アッテネータ回路の利得を制御する
ようにしたＡＧＣ回路。
【請求項６】
入力電圧を、これに比例した入力電流に変換する変換回路と、
上記入力電流が供給される抵抗器と、
エミッタ接地の第１および第２のトランジスタと、
上記入力電流により上記抵抗器に生じた電圧と、上記第１のトランジスタのコレクタ電圧とを比較する電圧比較回路と
が１チップＩＣ化され、
上記電圧比較回路の出力を上記第１のトランジスタのベースに供給するとともに、上記第２のトランジスタのベースに供給して上記第２のトランジスタのコレクタから上記入力電圧に対して指数関数的に変化する出力電流を得る
ようにした集積回路。
【請求項７】
請求項６に記載の集積回路において、
制御電流に対して利得がリニアに変化する可変利得アンプを有し、
上記入力電圧がＡＧＣ電圧とされ、
上記指数関数的に変化する出力電流を上記可変利得アンプにその制御電流として供給することによりＡＧＣを行う
ようにした集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電圧電流変換回路、ＡＧＣ回路および集積回路に関する。
【背景技術】
【０００２】
スーパーヘテロダイン方式の受信機として、局部発振周波数を受信周波数に近づけることにより、中間周波数を受信周波数に比べてかなり低くした、いわゆるローＩＦ方式のものがある。また、局部発振周波数を受信周波数に等しくすることにより、中間周波数をゼロとした、いわゆるダイレクトコンバージョン方式のものもある。これらの受信機は、受信信号を互いに直交する１対の中間周波信号に周波数変換するとともに、位相処理によりイメージ特性を改善している。
【０００３】
図４は、ローＩＦ方式の受信機の一例を示す。すなわち、電子同調方式のアンテナ同調回路１１から目的とする受信周波数の受信信号ＳRXが取り出され、この受信信号ＳRXが高周波アンプ１２を通じて１対のミキサ回路１３Ａ、１３Ｂに供給される。
【０００４】
また、局部発振回路３１がＰＬＬにより構成され、受信信号ＳRXの周波数に近い周波数（例えば、デジタル音声放送の受信時には、受信周波数よりも500ｋHzだけ高い周波数）で、位相が互いに90°異なる２つの信号ＳLOA、ＳLOBが形成され、この信号ＳLOA、ＳLOBがミキサ回路１３Ａ、１３Ｂに局部発振信号として供給される。
【０００５】
こうして、ミキサ回路１３Ａ、１３Ｂにおいて、受信信号ＳRXは、局部発振信号ＳLOA、ＳLOBにより１対の中間周波信号ＳIFA、ＳIFBに周波数変換される。この場合、中間周波信号ＳIFA、ＳIFBには、目的とする受信周波数の信号成分（本来の信号成分）と、イメージ周波数の信号成分とが含まれるが、以後の説明においては、簡単のため、目的とする受信周波数の信号成分を中間周波信号ＳIFA、ＳIFBと呼び、イメージ周波数の信号成分をイメージ成分と呼ぶことにする。
【０００６】
そして、局部発振信号ＳLOA、ＳLOBは互いに90°の位相差を有しているので、中間周波信号ＳIFA、ＳIFBは90°の位相差となって直交し、イメージ成分は、中間周波信号ＳIFA、ＳIFBとは逆の関係で90°の位相差となって直交する。
【０００７】
また、局部発振回路３１を構成するＰＬＬから、そのＰＬＬのＶＣＯ（図示せず）の可変容量ダイオードに供給される制御電圧の一部が取り出され、この制御電圧が同調回路１１に同調電圧として供給され、受信信号ＳRXに対する同調が実現される。
【０００８】
そして、ミキサ回路１３Ａ、１３Ｂからの中間周波信号ＳIFA、ＳIFBが、振幅位相補正回路１４に供給されて中間周波信号ＳIFA、ＳIFBの相対的な振幅誤差および位相誤差が補正され、この誤差の補正された中間周波信号ＳIFA、ＳIFBがバンドパスフィルタ１５Ａ、１５Ｂを通じて移相回路１６Ａ、１６Ｂに供給され、例えば、中間周波信号ＳIFA、ＳIFBが同相となり、かつ、イメージ成分が逆相となるように移相される。そして、この移相後の中間周波信号ＳIFA、ＳIFBが演算回路１７に供給されて加算され、演算回路１７からは、イメージ成分が相殺された中間周波信号ＳIFが取り出される。
【０００９】
続いて、この中間周波信号ＳIFが、中間周波用のアンプ１８およびバンドパスフィルタ１９を通じてデジタル処理回路２０に供給され、Ａ／Ｄ変換されるとともに、受信信号ＳRXのフォーマットに対応した所定のデジタル処理が実行され、オーディオ信号Ｌ、Ｒが取り出される。
【００１０】
また、アンプ１２、１８が可変利得アンプとされるとともに、バンドパスフィルタ１９から中間周波信号ＳIFの一部がＡＧＣ電圧形成回路３２に供給されてＡＧＣ電圧ＶAGCが形成され、このＡＧＣ電圧ＶAGCがアンプ１８に利得の制御信号として供給され、中間周波段についてＡＧＣが行われる。さらに、ＡＧＣ電圧ＶAGCが加算回路３４を通じて高周波アンプ１２にその利得の制御信号として供給され、高周波段についてＡＧＣが行われる。
【００１１】
また、ミキサ回路１３Ａ、１３Ｂから出力される中間周波信号ＳIFA、ＳIFBが過入力用のＡＧＣ電圧形成回路３３に供給され、妨害波などにより受信レベルが規定値以上になったときにＡＧＣ電圧ＶOLが形成され、このＡＧＣ電圧ＶOLが加算回路３４を通じて高周波アンプ１２に利得の制御信号として供給され、高周波段に対して遅延ＡＧＣが行われる。
【００１２】
なお、以上の受信回路は、同調回路１１、ＰＬＬ３１の共振回路およびデジタル処理回路２０を除いて１チップＩＣ（集積回路）にＩＣ化される。また、デジタル処理回路２０も１チップＩＣされる。
【００１３】
さらに、システム制御回路としてマイクロコンピュータ４０が設けられ、このマイクロコンピュータ４０には、選局スイッチなどの操作スイッチ４１が接続される。そして、スイッチ４１を操作すると、マイクロコンピュータ４０から局部発振回路３１に所定の制御信号が供給されて局部発振信号ＳLOA、ＳLOBの発振周波数が変更され、受信周波数が変更される。
【００１４】
また、例えば電源の投入時、マイクロコンピュータ４０から補正回路１４に補正制御信号が供給され、上述のように演算回路１７において中間周波信号ＳIFA、ＳIFBに含まれるイメージ成分が逆相同振幅となって相殺されるように、振幅位相補正回路１４が制御される。  
以上がローＩＦ方式の受信機の一例であるが、この受信機においては、アンプ１２、１８によりＡＧＣが行われるので、アンプ１２、１８の利得は可変の必要がある。
【００１５】
図５は、可変利得アンプの一例を示す。すなわち、図５に示す回路においては、入力信号が差動アンプ５１を通じて取り出されるが、このときの差動アンプ５１の利得ＡVは、定電流源であるトランジスタＱ51のコレクタ電流Ｉ51に比例し、
ＡV＝ａ・Ｉ51〔倍〕
ａ：定数
である。  
そして、このとき、
Ｉ51＝Ｉ52−ＶCTL／Ｒ51
Ｉ52 ：定電流源５２の出力電流
ＶCTL：利得の制御電圧（ＡＧＣ電圧）
である。
【００１６】
したがって、
ＡV＝ａ（Ｉ52−ＶCTL／Ｒ51）
＝Ａ−ａ／Ｒ51・ＶCTL〔倍〕
Ａ＝ａ・Ｉ52
となり、ＶCTL＝０のとき、最大利得Ａを得ることができる。また、図６に実線で示すように、制御電圧ＶCTLを変化させると、利得ＡVはリニアに変化する。
【００１７】
さらに、図７に示す回路においては、入力信号は、抵抗器Ｒ52、Ｒ53および差動アンプ５３を通じて取り出されるが、このとき、差動アンプ５３は固定の利得とされる。また、抵抗器Ｒ52、Ｒ53およびトランジスタＱ52〜Ｑ55のコレクタ・エミッタ間インピーダンスとによりアッテネータ回路５４が構成される。
【００１８】
そして、制御電圧ＶCTLを変更すると、トランジスタＱ52〜Ｑ55のコレクタ電流が変化してそれらのコレクタ・エミッタ間インピーダンスが変化するので、回路５４は可変アッテネータ回路として動作することになる。この結果、図７の回路の総合の利得ＡVは、
ＡV＝Ｂ／（ｂ・ＶCTL＋１）〔倍〕
Ｂ、ｂ：定数
となり、図８に実線により示すように、制御電圧ＶCTLに反比例して変化する。
【００１９】
したがって、図５あるいは図７の可変利得回路を、図４の受信機におけるアンプ１２、１８として使用し、ＡＧＣを行うことが考えられる。
【００２０】
なお、先行技術文献として例えば以下のものがある。
【特許文献１】特開２００１−５３５６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
ところで、受信機においてＡＧＣを行う場合、きわめて小さい受信レベルから大きな受信レベルまで一定のＡＧＣ応答特性を得ようとすると、そのＡＧＣに使用する可変利得アンプは、例えば図９にも示すように、利得のデシベル値がＡＧＣ電圧ＶAGCに対してリニアであることが要求される。つまり、log（ＡV）がＡＧＣ電圧ＶAGCに対してリニアな特性が要求される。
【００２２】
しかし、図５あるいは図７の可変利得回路においては、制御電圧ＶCTLに対して利得ＡVが図６あるいは図８に実線により示すように変化するので、利得ＡVのデシベル値log（ＡV）は、破線により示すように変化し、リニアな特性とはならない。この結果、一般に、受信レベルが小さいときと、大きいとで、ＡＧＣの応答特性が大きく異なってしまう。
【００２３】
そこで、これまでの受信機においては、復調された信号の歪みや受信信号の変化速度を考慮してＡＧＣの応答の時定数を決定している。例えば、中波受信機では、良好な歪み特性を得るために時定数を十分に大きくし、短波受信機では、フェージングなどにより受信レベルが比較的早く変化するので、歪み特性を犠牲にして応答特性の速さを確保していた。
【００２４】
しかし、デジタル放送の受信機の場合には、デジタル放送方式がＯＦＤＭを採用しているので、常にリニアに信号を増幅しなければならない。また、移動体受信では、フェージングによる信号の変化が早いので、信号の歪みも重要となる。このため、これまでのようにＡＧＣ特性を妥協することが困難になっている。
【００２５】
例えば、デジタル放送受信機を図４のように構成した場合には、受信レベルが-100dBm〜0dBmの範囲にわたって歪みなく増幅し、かつ、デジタル処理回路２０に供給される中間周波信号ＳIFのレベルが、デジタル処理回路２０の入力段のＡ／Ｄコンバータ回路のダイナミックレンジに適正に収まるように、その信号レベルを制御する必要がある。このため、アンプ１２、１８における利得の制御特性やトータルのＡＧＣ応答特性がきわめて重要となる。
【００２６】
この発明は、以上のような問題点を解決しようとするものである。
【課題を解決するための手段】
【００２７】
この発明においては、
入力電圧を、これに比例した入力電流に変換する変換回路と、
上記入力電流が供給される抵抗器と、
エミッタ接地の第１および第２のトランジスタと、
上記入力電流により上記抵抗器に生じた電圧と、上記第１のトランジスタのコレクタ電圧とを比較する電圧比較回路と
を有し、
上記電圧比較回路の出力を上記第１のトランジスタのベースに供給するとともに、上記第２のトランジスタのベースに供給して上記第２のトランジスタのコレクタから上記入力電圧に対して指数関数的に変化する出力電流を得る
ようにした電圧電流変換回路
とするものである。
【発明の効果】
【００２８】
この発明によれば、入力電圧を指数関数的に変化する入力電流に変換することができる。したがって、ＡＧＣ回路に適用する場合には、微弱な信号から大きな信号まで、広い入力範囲にわたって応答特性の一定なＡＧＣ動作を得ることができる。また、これによりＡＧＣの応答特性を正確に規整できる。さらに、可変利得アンプの利得を制御する場合には、これまでの可変利得アンプを対象とすることができる。
【発明を実施するための最良の形態】
【００２９】
図１は、この発明による変換回路の一例を示す。この変換回路は、制御電圧ＶCTLを制御電流ＩCTLに変換するとともに、その対数値log（ＩCTL）が制御電圧ＶCTLに対してリニアに変化するように変換するものである。したがって、例えば図５および図６に示すように、制御電流と利得ＡVとがリニアな関係の可変利得回路が制御対象となる。
【００３０】
図１において、制御電圧ＶCTLがオペアンプ６１の非反転入力端に供給されるとともに、その出力端がトランジスタＱ61のベースに接続され、そのエミッタと接地端子Ｔ62との間に抵抗器Ｒ61が接続される。そして、抵抗器Ｒ61に得られる信号電圧がオペアンプ６１の反転入力端に供給される。
【００３１】
また、トランジスタＱ61のコレクタがトランジスタＱ62のコレクタに接続される。このトランジスタＱ62は、トランジスタＱ63とともに、電源端子Ｔ61を基準電位点としてカレントミラー回路６２を構成しているものである。そして、トランジスタＱ63のコレクタが、電圧比較用のオペアンプ６３の反転入力端に接続されるとともに、抵抗器Ｒ62を通じてバイアス電圧Ｖ61の電圧源に接続される。
【００３２】
さらに、オペアンプ６３の出力端がトランジスタＱ64のベースに接続され、そのコレクタがオペアンプ６３の非反転入力端に接続され、そのエミッタが接地端子Ｔ62に接続される。また、トランジスタＱ64のベース・エミッタ間と並列にｎ個のトランジスタＱ71〜Ｑ7nのベース・エミッタ間が接続される。後述するように、このトランジスタＱ71〜Ｑ7nの各コレクタ電流が制御電流ＩCTLとなる。
【００３３】
また、トランジスタＱ66、Ｑ67のベースが互いに接続されるとともに、トランジスタＱ66のコレクタに接続され、このコレクタと電源端子Ｔ61との間に定電流源６５が接続される。さらに、トランジスタＱ66のエミッタがバイアス電圧Ｖ61の電圧源に接続され、トランジスタＱ67のエミッタがトランジスタＱ64のコレクタに接続され、トランジスタＱ67のコレクタが電源端子Ｔ61に接続される。
【００３４】
このような構成によれば、トランジスタＱ64、Ｑ71〜Ｑ7nには、トランジスタＱ64のコレクタからオペアンプ６３を通じて等しいベースバイアス電圧が供給されるので、トランジスタＱ64、Ｑ71〜Ｑ7nはトランジスタＱ64を入力側とするカレントミラー回路６５として動作する。
【００３５】
そして、このとき、
ＶA：オペアンプ６３の反転入力端の電位
ＶB：オペアンプ６３の非反転入力端の電位
とすれば、オペアンプ６３には、トランジスタＱ64を通じて100％の負帰還がかかっているので、
ＶB＝ＶA                                        ・・・ (1)
となる。
【００３６】
また、
ＶR62 ：抵抗器Ｒ62の端子電圧
ＶBE66：トランジスタＱ66のベース・エミッタ間電圧
ＶBE67：トランジスタＱ67のベース・エミッタ間電圧
とすれば、
ＶA＝ＶR62＋Ｖ61                                ・・・ (2)
ＶBE66＋Ｖ61＝ＶBE67＋ＶB                       ・・・ (3)
である。
【００３７】
したがって、(1)〜(3)式から
ＶBE66−ＶBE67＝ＶR62                           ・・・ (4)
となる。
【００３８】
また、
ＩC66：トランジスタＱ66のコレクタ電流（エミッタ電流）
ＩC67：トランジスタＱ67のコレクタ電流（エミッタ電流）
とすれば、
ＩC66＝α・exp（β・ＶBE66）                    ・・・ (5)
ＩC67＝α・exp（β・ＶBE67）                    ・・・ (6)
α：定数
β＝ｑ／（Ｋ・Ｔ）
ｑ：電子の電荷
Ｋ：ボルツマン定数
Ｔ：絶対温度
であるから、(5)、(6)式から
ＩC66／ＩC67＝exp（β（ＶBE66−ＶBE67））
となり、これに(4)式を代入して
ＩC66／ＩC67＝exp（β・ＶR62）                  ・・・ (7)
が得られる。
【００３９】
そして、この(7)式の対数を取ると、
log（ＩC66）−log（ＩC67）＝β・ＶR62
となり、これを変形して
log（ＩC67）＝−β・ＶR62＋log（ＩC66）         ・・・ (8)
となる。
【００４０】
一方、オペアンプ６１には100％の負帰還がかかっているので、抵抗器Ｒ61の端子電圧は電圧ＶCTLとなり、したがって、
ＩR61：抵抗器Ｒ61の電流
とすれば、
ＩR61＝ＶCTL／Ｒ61
となる。
【００４１】
そして、この電流ＩR61は、トランジスタＱ61のコレクタ電流でもあり、さらに、カレントミラー回路６２を通じて抵抗器Ｒ62に流れるので、
ＶR62＝ＩR61・Ｒ62
＝Ｒ62／Ｒ61・ＶCTL                        ・・・ (9)
となる。
【００４２】
したがって、(8)式に(9)式を代入して
log（ＩC67）＝−γ・ＶCTL＋log（ＩC66）         ・・・ (10)
γ＝β・Ｒ62／Ｒ61
となる。
【００４３】
そして、トランジスタＱ64、Ｑ71〜Ｑ7nは、カレントミラー回路６５を構成しているので、
ＩCTL：トランジスタＱ71〜Ｑ7nの各コレクタ電流
とすれば、
ＩCTL＝ＩC67
となり、(10)式から
log（ＩCTL）＝−γ・ＶCTL＋log（ＩC66）         ・・・ (11)
となる。
【００４４】
したがって、図２に実線で示すように、コレクタ電流ＩCTLの対数値log（ＩCTL）は、制御電圧ＶCTLに負の係数−γをもってリニアに比例することになる。つまり、制御電圧ＶCTLが制御電流ＩCTLに変換されるとともに、その対数値log（ＩCTL）が制御電圧ＶCTLに対してリニアに変化することになる。
【００４５】
したがって、例えば図５におけるトランジスタＱ51に代えてトランジスタＱ71を接続して差動アンプ５１を構成すれば、その差動アンプ５１の利得のデシベル値は、制御電圧ＶCTLに対してリニアに変化することになる。また、図４におけるアンプ１２、１８のそれぞれを多段の差動アンプで構成するとともに、その差動アンプの定電流源をトランジスタＱ71〜Ｑ7nとすれば、例えば図９に示すように、広い入力範囲にわたって利得のデシベル値がＡＧＣ電圧ＶAGCに対してリニアなＡＧＣ特性を得ることができる。
【００４６】
こうして、上述の変換回路によれば、制御電圧ＶCTLを、指数関数的に変化する制御電流ＩCTLに変換することができ、したがって、微弱な信号から大きな信号まで、広い入力範囲にわたって応答特性の一定なＡＧＣ動作を得ることができる。また、これによりＡＧＣの応答特性を正確に規整できる。
【００４７】
さらに、ＡＧＣの応答特性を広い入力範囲にわたって一定とすることができるので、デジタル放送受信機においては、ＡＧＣの応答速度と歪みとのトレードオフをより最適な条件で設定することができ、デジタル処理回路２０における等価的なダイナミックレンジを効果的に拡大することができる。
【００４８】
また、制御電圧ＶCTLに対して制御電流ＩCTLの対数値log（ＩCTL）がリニアに変化するので、可変利得アンプとして、図５および図６に示すように、制御電圧に対して利得がリニアに変化するアンプを使用することができ、したがって、これまでの可変利得アンプをそのまま使用することができる。さらに、制御電圧ＶCTLと制御電流ＩCTLとの関係が(11)式により示されるので、ＡＧＣの制御電圧レンジが異なっても容易に対応することができる。
【００４９】
ところで、図１に示す変換回路においては、オペアンプ６３の反転入力端および非反転入力端に、オペアンプ６３を構成しているトランジスタのバイアス電流Ｉb、Ｉbが流れる。そして、制御電圧ＶCTLが大きくなると、トランジスタＱ67のコレクタ電流ＩC67が小さくなって制御電流ＩCTLも小さくなるが、このとき、オペアンプ６３の非反転入力端に流れる電流Ｉbを無視できなくなり、変換特性が図２に破線で示すようにリニアな特性から外れてしまう。したがって、利得制御を行う場合であれば、その利得のデシベル値をリニアに制御できる範囲が狭くなってしまう。
【００５０】
このような問題を解決するには、コレクタ電流ＩC67が小さくなったときでも、ベース電流Ｉbよりも十分に大きいままとなるように、コレクタ電流ＩC67の大きさを設定すればよいが、そのようにした場合には、変換回路としての消費電流が増加してしまう。
【００５１】
さらに、図１の変換回路においては、(10)式および(5)式からも明かなように、変換特性の傾き−γを示す式に絶対温度Ｔが含まれるので、図２にも示すように、変換特性は温度Ｔにより変化してしまう。
【００５２】
そこで、図３に示す変換回路においては、オペアンプ６３に流れるバイアス電流Ｉb、Ｉbを無視できるようにするとともに、温度補償を行うようにした場合である。
【００５３】
そして、まず、バイアス電流Ｉb、Ｉbの補償回路が以下のように構成される。すなわち、オペアンプ６３においては、差動接続されたトランジスタＰ61、Ｐ62および定電流源用のトランジスタＰ63により差動アンプ６３１が構成され、トランジスタＰ65、Ｐ66によりカレントミラー回路６３２が構成されるとともに、このカレントミラー回路６３２が差動アンプ６３１にその負荷として接続される。
【００５４】
したがって、トランジスタＰ61のベースを非反転入力端とし、トランジスタＰ62のベースを反転入力端とするとともに、トランジスタＰ62、Ｐ66のコレクタを出力端としたオペアンプ６３が構成されていることになる。
【００５５】
また、トランジスタＱ81が設けられ、そのベースにバイアス電圧Ｖ81が供給されるとともに、そのエミッタと接地端子Ｔ62との間に抵抗器Ｒ81が接続されて定電流源８１が構成され、トランジスタＱ81のコレクタから定電流Ｉsが取り出される。この場合、バイアス電圧Ｖ81は、所定の数のダイオード接続されたトランジスタのベース・エミッタ間が直列接続されるとともに、その直列回路に抵抗器を通じて直流電流が供給されることにより、その直列回路の両端に得られるバンドギャップ電圧とされる。
【００５６】
そして、その電流ＩsがトランジスタＱ82に供給される。このトランジスタＱ82は、トランジスタＱ65、Ｐ63とともにカレントミラー回路８２を構成しているものであり、トランジスタＱ83によりバイアスされている。また、トランジスタＱ65は、図１における定電流源６５を構成しているものであり、したがって、トランジスタＱ65のコレクタ電流が、図１における定電流ＩC66になるとともに、ＩC66＝Ｉsとなる。また、トランジスタＰ63のコレクタ電流も値Ｉsとなる。
【００５７】
さらに、トランジスタＱ83のコレクタ電流がトランジスタＱ84に供給される。このトランジスタＱ84は、トランジスタＱ85、Ｑ86とともに、カレントミラー回路８３を構成しているものであり、これらトランジスタＱ85、Ｑ86のコレクタがトランジスタＰ61、Ｐ62のベースに接続される。したがって、トランジスタＱ85、Ｑ86のコレクタ電流が、トランジスタＰ61、Ｐ62のベースにそれらのバイアス電流Ｉb、Ｉbとして供給されることになる。
【００５８】
そして、このとき、
ｈFE：トランジスタＱ82、Ｑ83、Ｐ61〜Ｐ63の電流増幅率
とすれば、
トランジスタＱ83のコレクタ電流＝３・Ｉs／ｈFE
となる。また、トランジスタＰ61、Ｐ62において、
Ｉb＝Ｉs／（２・ｈFE）
である。
【００５９】
したがって、例えばトランジスタＱ85、Ｑ86のベース・エミッタ間の接合面積をトランジスタＱ84のそれの１／６としておけば、
トランジスタＱ85、Ｑ86のコレクタ電流＝Ｉs／（２・ｈFE）
となるので、オペアンプ６３（トランジスタＰ61、Ｐ62のベース）に流れるバイアス電流Ｉb、Ｉbは、トランジスタＱ85、Ｑ86のコレクタ電流により相殺されることになり、図２に実線で示すようにリニアな変換特性を得ることができる。
【００６０】
なお、このとき、トランジスタＱ67のコレクタ電流Ｉs（＝ＩC67）がトランジスタＱ87によりベース電流Ｉs／ｈFEとして取り出されるとともに、トランジスタＱ88、Ｑ89により入出力の電流比が１：（ｎ＋１）のカレントミラー回路８４が構成され、そのベース電流Ｉs／ｈFEが、カレントミラー回路８４を通じてトランジスタＱ64、Ｑ71〜Ｑ7nのベースにバイアス電流としてそれぞれ供給される。
【００６１】
さらに、変換特性の温度補償回路が以下のように構成される。すなわち、カレントミラー回路６２を構成するトランジスタＱ63のコレクタが、カレントミラー回路９１の入力側のトランジスタＱ91のコレクタに接続され、その出力側のトランジスタＱ92を定電流源として、トランジスタＱ93、Ｑ94により差動アンプ９２が構成される。
【００６２】
この差動アンプ９２においては、トランジスタＱ93のベースに所定のベースバイアス電圧Ｖ92が供給されるとともに、このバイアス電圧Ｖ92が抵抗器Ｒ91、Ｒ92により分圧され、その分圧電圧がトランジスタＱ94のベースに供給される。なお、バイアス電圧Ｖ92も、バイアス電圧Ｖ81と同様のバンドギャップ電圧とされる。
【００６３】
したがって、トランジスタＱ63のコレクタから制御電流ＩCTLが取り出されると、この制御電流ＩCTLは、カレントミラー回路９１を通じて差動アンプ９２を流れることになり、このとき、制御電流ＩCTLは、抵抗器Ｒ91、Ｒ92の分圧比に対応した割り合いで、トランジスタＱ93、Ｑ94に分流することになる。
【００６４】
そして、トランジスタＱ94に分流した制御電流ＩCTLが、トランジスタＱ95、Ｑ96により構成されたカレントミラー回路９３を通じて、さらに、ダイオード接続されたトランジスタＱ97を通じて抵抗器Ｒ62に供給される。
【００６５】
したがって、制御電圧ＶCTLに比例した制御電流ＩCTLが抵抗器Ｒ62を流れることになるが、抵抗器Ｒ62を流れる制御電流ＩCTLは差動アンプ９２において分流された電流であり、その大きさは抵抗器Ｒ91、Ｒ92およびバンドギャップ電圧Ｖ92により決まるので、抵抗器Ｒ62を流れる制御電流ＩCTLは正の温度係数を持つ電流となる。
【００６６】
したがって、抵抗器Ｒ62に生じる電圧ＶR62も正の温度係数を持つことになるので、抵抗器Ｒ91、Ｒ92およびバンドギャップ電圧Ｖ92をあらかじめ設定しておくことにより、図２に示す変換特性の温度変化を制御電流ＩCTLの温度特性によって相殺することができ、その変換特性の温度変化を抑えるこができる。
【００６７】
さらに、制御電流ＩCTLにより例えば図５に示すアンプ５１の利得ＡVを制御する場合、その利得ＡVの温度変化をも抑えることができる。すなわち、図５に示すアンプ５１の利得ＡVは、上記のように、
ＡV＝ａ・Ｉ51〔倍〕
ａ：定数
で示されるが、このとき、
ａ＝（１／２）β・ＲL
ＲL：負荷抵抗
であり、したがって、
ＡV＝β・ＲL・Ｉ51／２                          ・・・ (21)
である。
【００６８】
そして、(21)式における電流Ｉ51が制御電流ＩCTLとされるのであるから、(21)式は、
ＡV＝β・ＲL・ＩCTL／２
＝ｑ／（ＫＴ）・ＲL・ＩCTL／２               ・・・ (22)
となる。したがって、負荷抵抗ＲLをＩＣ内に形成すると、負荷抵抗ＲLが温度により変化するとともに、トランジスタが温度特性を持つので、利得ＡVは温度の影響を受けることになる。
【００６９】
しかし、図３において、電圧Ｖ81はバンドギャップ電圧であって
Ｖ81＝ＶBE81＋Ｎ／β
ＶBE81：トランジスタＱ81のベース・エミッタ間電圧
Ｎ  ：定数
で表され、このとき、定数Ｎは電圧Ｖ81の温度特性が無視できるように設定される。
【００７０】
したがって、トランジスタＱ81から取り出される定電流Ｉsは、
Ｉs＝（Ｖ81−ＶBE81）／Ｒ81
＝（Ｎ／β）／Ｒ81                           ・・・ (23)
となる。
【００７１】
また、図６にも示すように、図５の差動アンプ５１の利得ＡVは、ＶCTL＝０のとき最大値Ａとなるので、簡単のため、ＶCTL＝０の場合で考えると、(11)式は、
log（ＩCTL）＝log（ＩC66）
となり、
ＩCTL＝ＩC66                                    ・・・ (24)
となる。そして、図３において、トランジスタＱ66のコレクタ電流ＩC66は電流Ｉsに等しい。したがって、(24)式は(23)式から
ＩCTL＝Ｉs
＝（Ｎ／β）／Ｒ81                         ・・・ (25)
となる。
【００７２】
そこで、この(25)式を(22)式に代入すると、
ＡV＝β・ＲL・ＩCTL／２                         ・・・ (22)
＝β・ＲL・（（Ｎ／β）／Ｒ81）／２
＝（Ｎ／２）・ＲL／Ｒ81
となる。
【００７３】
つまり、差動アンプ５１の利得ＡVは、温度に左右されない定数と、抵抗比ＲL／Ｒ81とにより決定されるとともに、その抵抗比ＲL／Ｒ81は温度の影響を受けることがない。そして、上記のように、制御電圧ＶCTLと制御電流ＩCTLとの変換特性も、温度の影響を受けることがない。
【００７４】
したがって、図３の変換回路により制御電圧ＶCTLを制御電流ＩCTLに変換し、その制御電流ＩCTLにより例えば図５に示すような差動アンプ５１の利得ＡVを制御する場合には、利得ＡVをそのデシベル値がリニアとなるように制御することができるとともに、その利得ＡVが温度の影響を受けることがない。また、ＩＣの製造時、抵抗比ＲL／Ｒ81のばらつきは小さいので、ＩＣ化にともなうばらつきを抑えることもできる。
【００７５】
なお、図７に示す可変利得回路を多段接続し、それらのトランジスタＱ52〜Ｑ55に、上述における制御電流ＩCTLを供給するとともに、図８におけるＶCTL＝０付近に対応する部分を使用しないようにすれば、図９に示す制御特性に近い特性を得ることもできる。
【００７６】
〔略語の一覧〕
Ａ／Ｄ    ：Analog to Digital
ＡＧＣ    ：Automatic Gain Control
ＩＣ      ：Integrated Circuit
ＩＦ      ：Intermediate Frequency
ＯＦＤＭ  ：Orthogonal Frequency Division Multiplex
ＰＬＬ    ：Phase Locked Loop
ＶＣＯ    ：Voltage Controlled Oscillator
オペアンプ：Operational Amplifier
【図面の簡単な説明】
【００７７】
【図１】この発明の一形態を示す接続図である。
【図２】この発明を説明するための特性図である。
【図３】この発明の他の形態を示す接続図である。
【図４】この発明の適用対象の一例を示す系統図である。
【図５】この発明を説明するための接続図である。
【図６】図５の回路を説明するための特性図である。
【図７】この発明を説明するための接続図である。
【図８】図７の回路を説明するための特性図である。
【図９】この発明を説明するための特性図である。
【符号の説明】
【００７８】
６１および６３…オペアンプ、６２および６５…カレントミラー回路、ＩCTL…制御電流、ＶCTL…制御電圧
【図１】
2005269296.tif 000003
【図２】
2005269296.tif 000004
【図３】
2005269296.tif 000005
【図４】
2005269296.tif 000006
【図５】
2005269296.tif 000007
【図６】
2005269296.tif 000008
【図７】
2005269296.tif 000009
【図８】
2005269296.tif 000010
【図９】
2005269296.tif 000011