(57)【要約】【課題】  多層基板の任意の内層における回路構成につていループチェックを行う。【解決手段】  ループチェック回路５は、指定された層が製造された段階で存在する全ての層についてループ回路が存在するか否かを判断する。配線誘導部６は、指定された層が製造された段階で存在する全ての層にループ回路が存在する場合には、ループ回路の形成を回避すべく、ループ回路を形成している部品（ＤＵＴ）周囲の配線を誘導する。提示制御部８は、誘導した結果を設計者に明示し、オペレータに該誘導結果を配線パターンに反映させるか否かを催促する。誘導配線処理部７は、オペレータにより誘導結果が承諾されると、誘導結果を配線パターンに反映させる。【選択図】  図１
2005309729.tif 000002
【特許請求の範囲】
【請求項１】
多層基板の配線設計段階で、各層にループ回路が存在するか否かを判断するループチェック手段と、
前記ループチェック手段によりループ回路が発見された場合、発見されたループ回路をオペレータに提示する提示手段と
を具備することを特徴とする基板設計装置。
【請求項２】
前記ループチェック手段は、オペレータにより所定の層が指定されると、指定された層が製造された段階で存在する全ての層について前記ループ回路が存在するか否かを判断することを特徴とする請求項１記載の基板設計装置。
【請求項３】
前記ループチェック手段によりループ回路が発見された場合、前記ループ回路の形成を回避するように、前記ループ回路を形成している配線の一部を他の層へ移動した回避配線回路を作成する配線誘導手段を具備することを特徴とする請求項１または２記載の基板設計装置。
【請求項４】
前記配線誘導手段は、前記ループ回路の形成を回避するために、前記ループ回路を形成している配線の一部を上層に移動することを特徴とする請求項３記載の基板設計装置。
【請求項５】
前記提示手段は、さらに、前記回避配線回路をオペレータに提示することを特徴とする請求項３または４記載の基板設計装置。
【請求項６】
前記回避配線回路に基づいて前記配線設計を修正する誘導配線処理手段を具備することを特徴とする請求項５記載の基板設計装置。
【請求項７】
多層基板の配線設計段階で、各層にループ回路が存在するか否かを判断し、ループ回路を発見した場合、発見したループ回路をオペレータに提示することを特徴とする基板設計方法。
【請求項８】
オペレータにより所定の層が指定されると、指定された層が製造された段階で存在する全ての層について前記ループ回路が存在するか否かを判断することを特徴とする請求項７記載の基板設計方法。
【請求項９】
前記ループ回路を発見した場合、前記ループ回路を回避するように、前記ループ回路を形成している配線の一部を他の層へ移動した回避配線回路を作成することを特徴とする請求項７または８記載の基板設計方法。
【請求項１０】
前記配線移動は、前記ループ回路を形成している配線の一部を上層に移動することを特徴とする請求項９記載の基板設計方法。
【請求項１１】
前記回避配線回路をオペレータに提示することを特徴とする請求項９または１０記載の基板設計方法。
【請求項１２】
前記回避配線回路に基づいて配線設計を修正することを特徴とする請求項１１記載の基板設計方法。
【請求項１３】
多層基板の配線設計段階で、各層にループ回路が存在するか否かを判断する判断ステップと、
前記ループ回路を発見した場合、発見したループ回路をオペレータに提示するループ回路提示ステップと
をコンピュータに実行させることを特徴とする基板設計プログラム。
【請求項１４】
前記判断ステップは、オペレータから指定された層が製造された段階で存在する全ての層について前記ループ回路が存在するか否かを判断することを特徴とする請求項１３記載の基板設計プログラム。
【請求項１５】
前記ループ回路を発見した場合、前記ループ回路を回避するように、前記ループ回路を形成している配線の一部を他の層へ移動した回避配線回路を作成する回避配線作成ステップをコンピュータに実行させることを特徴とする請求項１３または１４記載の基板設計プログラム。
【請求項１６】
前記回避配線作成ステップは、前記ループ回路を形成している配線の一部を上層に移動して回避配線回路を作成することを特徴とする請求項１５記載の基板設計プログラム。
【請求項１７】
前記回避配線回路をオペレータに提示する回避配線回路提示ステップをコンピュータに実行させることを特徴とする請求項１５または１６記載の基板設計方法。
【請求項１８】
前記回避配線回路に基づいて配線設計を修正する修正ステップをコンピュータに実行させることを特徴とする請求項１７記載の基板設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層基板の配線設計を行う基板設計装置、基板設計方法および基板設計プログラムに関する。
【背景技術】
【０００２】
近年、多層基板において、回路を構成する抵抗体などの各部品の集積密度を上げるために、表層（第１層）に配設されいた部品を、重ね合わせた基板の各層に内蔵するようになってきた。ところで、多層基板の製造時には、内蔵部品の動作等に不具合がないか電気的なチェックを行う必要がある。またこのような多層基板においては、２つ以上の内蔵部品同士が配線によりループ回路を形成してしまう場合がある。
【０００３】
例えば、図７（ａ）、（ｂ）に示すような回路配線が設計されたとする。図７（ａ）の例では、第３層Ｌ３に部品が配設され、ランドを介して、第２層Ｌ２で各部品を並列接続する配線が配設され、その上に第１層Ｌ１が積層されるようになっている。この場合、第３層に配設される部品は、第２層Ｌ２が積層された時点で、図７（ｃ）に示すようなループ回路を形成することになる。一方、図７（ｂ）の例では、第３層Ｌ３で、図７（ｃ）に示すように、部品同士が並列接続されるような配線が配設され、その上に、第２層Ｌ２、第１層Ｌ１が積層されるようになっている。
【０００４】
ここで、図７（ｂ）のように、複数の内蔵部品によりループ回路が形成されてしまうと、第３層Ｌ３の積層後に電気的なチェックを行う場合、一方のチェック対象の部品（ＤＵＴ）が他方の部品の挙動の影響を受けてしまい、正確なチェックを行うことができなくなる。このため、多層基板の設計段階において、各層の積層時にはその層にある内蔵部品に対してループ回路が形成されないように配線設計を行ことが好ましいので、各層の回路設計時に１つの内蔵部品に対してループ回路が形成されているか否かをチェック（ループチェック）する必要がある。
【０００５】
なお、従来技術としては、設計段階で全層を積層した後の回路構成についてのみループチェックを行う技術が提案されている（例えば特許文献１参照）。該従来技術では、所定の接続要素（ランド）を始点として該接続要素（ランド、ビア、マニュアルランド、外部ランド、ライン及び布線）の接続順を示す接続向き番地、及び接続順とは逆向きの接続順を示した逆接続向き番地を有する物理接続テーブルを作成し、該物理接続テーブルからループ回路の有無をチェックしている。
【０００６】
【特許文献１】特開２０００−１８３５０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した従来技術では、２次元平面上でのチェックを行っているものの、重ね合わされた基板の各層に部品を内蔵する多層基板の、任意の層における回路構成でのループチェックを行うことができないため、図７（ａ）、図７（ｂ）に示すように、内層の測定対象物（ＤＵＴ）がループ回路を形成していた場合には、どの層にループ回路があるかを、設計者が設計画面上の配線の１つ１つを目視で追って確認しなくてはならず、設計者の負担が増大し、チェック抜けが発生するなどという問題があった。
【０００８】
本発明は、このような事情を考慮してなされたものであり、その目的は、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の任意の内層における回路構成についてループチェックを行うことができる基板設計装置、基板設計方法および基板設計プログラムを提供することにある。
【課題を解決するための手段】
【０００９】
この発明は上記の課題を解決すべくなされたもので、多層基板の配線設計段階で、各層にループ回路が存在するか否かを判断するループチェック手段と、前記ループチェック手段によりループ回路が発見された場合、発見されたループ回路をオペレータに提示する提示手段とを具備することを特徴とする基板設計装置である。
【００１０】
また、本発明は、上記基板設計装置において、前記ループチェック手段は、オペレータにより所定の層が指定されると、指定された層が製造された段階で存在する全ての層について前記ループ回路が存在するか否かを判断することを特徴とする。
【００１１】
また、本発明は、上記基板設計装置において、前記ループチェック手段によりループ回路が発見された場合、前記ループ回路の形成を回避するように、前記ループ回路を形成している配線の一部を他の層へ移動した回避配線回路を作成する配線誘導手段を具備することを特徴とする。
【００１２】
また、本発明は、上記基板設計装置において、前記配線誘導手段は、前記ループ回路の形成を回避するために、前記ループ回路を形成している配線の一部を上層に移動することを特徴とする。
【００１３】
また、本発明は、上記基板設計装置において、前記提示手段は、さらに、前記回避配線回路をオペレータに提示することを特徴とする。
【００１４】
また、本発明は、上記基板設計装置において、前記回避配線回路に基づいて前記配線設計を修正する誘導配線処理手段を具備することを特徴とする。
【００１５】
また、この発明は上記の課題を解決すべくなされたもので、多層基板の配線設計段階で、各層にループ回路が存在するか否かを判断し、ループ回路を発見した場合、発見したループ回路をオペレータに提示することを特徴とする基板設計方法である。
【００１６】
また、本発明は、上記基板設計方法において、オペレータにより所定の層が指定されると、指定された層が製造された段階で存在する全ての層について前記ループ回路が存在するか否かを判断することを特徴とする。
【００１７】
また、本発明は、上記基板設計方法において、前記ループ回路を発見した場合、前記ループ回路を回避するように、前記ループ回路を形成している配線の一部を他の層へ移動した回避配線回路を作成することを特徴とする。
【００１８】
また、本発明は、上記基板設計方法において、前記ループ回路を形成している配線の一部を上層に移動することを特徴とする。
【００１９】
また、本発明は、上記基板設計方法において、前記回避配線回路をオペレータに提示することを特徴とする。
【００２０】
また、本発明は、上記基板設計方法において、前記回避配線回路に基づいて配線設計を修正することを特徴とする。
【００２１】
また、本発明は上記の課題を解決すべくなされたもので、多層基板の配線設計段階で、各層にループ回路が存在するか否かを判断する判断ステップと、前記ループ回路を発見した場合、発見したループ回路をオペレータに提示するループ回路提示ステップとをコンピュータに実行させることを特徴とするプログラムである。
【００２２】
また、本発明は、上記基板設計プログラムにおいて、前記判断ステップは、オペレータから指定された層が製造された段階で存在する全ての層について前記ループ回路が存在するか否かを判断することを特徴とする。
【００２３】
また、本発明は、上記基板設計プログラムにおいて、前記ループ回路を発見した場合、前記ループ回路を回避するように、前記ループ回路を形成している配線の一部を他の層へ移動した回避配線回路を作成する回避配線作成ステップをコンピュータに実行させることを特徴とする。
【００２４】
また、本発明は、上記基板設計プログラムにおいて、前記回避配線作成ステップは、前記ループ回路を形成している配線の一部を上層に移動して回避配線回路を作成することを特徴とする。
【００２５】
また、本発明は、上記基板設計方法において、前記回避配線回路をオペレータに提示する回避配線回路提示ステップをコンピュータに実行させることを特徴とする。
【００２６】
また、本発明は、上記基板設計方法において、前記回避配線回路に基づいて配線設計を修正する修正ステップをコンピュータに実行させることを特徴とする。
【発明の効果】
【００２７】
以上説明したように、本発明によれば、ループチェック手段により、多層基板の配線設計段階で、各層にループ回路が存在するか否かを判断し、提示手段により、前記ループチェック手段によりループ回路が発見された場合、発見されたループ回路をオペレータに提示する。
したがって、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の各層における回路構成についてループチェックを行うことができるという効果が得られる。
【００２８】
また、本発明によれば、前記ループチェック手段により、オペレータにより指定された層が製造された段階で存在する全ての層について前記ループ回路が存在するか否かを判断する。
したがって、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の任意の内層における回路構成についてループチェックを行うことができるという効果が得られる。
【００２９】
また、本発明によれば、前記ループチェック手段によりループ回路が発見された場合、配線誘導手段により、前記ループ回路の形成を回避するように、前記ループ回路を形成している配線の一部を他の層へ移動した回避配線回路を作成する。
したがって、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の任意の内層における回路構成についてループチェックを行うことができ、また、ループ回路を回避することができるという効果が得られる。
【００３０】
また、本発明によれば、前記配線誘導手段により、前記ループ回路の形成を回避するために、前記ループ回路を形成している配線の一部を上層に移動する。
したがって、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の任意の内層における回路構成についてループチェックを行うことができ、また、ループ回路を回避することができるという効果が得られる。
【００３１】
また、本発明によれば、前記提示手段により、さらに、前記回避配線回路をオペレータに提示する。
したがって、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の任意の内層における回路構成についてループチェックを行うことができ、また、ループ回路を回避するための回避配線回路を確認することができるという効果が得られる。
【００３２】
また、本発明によれば、誘導配線処理手段により、前記回避配線回路に基づいて前記配線設計を修正する。
したがって、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の任意の内層における回路構成についてループチェックを行うことができ、また、ループ回路を回避することができるという効果が得られる。
【００３３】
また、本発明によれば、多層基板の配線設計段階で、各層にループ回路が存在するか否かを判断し、ループ回路を発見した場合、発見したループ回路をオペレータに提示する。
したがって、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の各層における回路構成についてループチェックを行うことができるという効果が得られる。
【００３４】
また、本発明によれば、オペレータにより所定の層が指定されると、指定された層が製造された段階で存在する全ての層について前記ループ回路が存在するか否かを判断する。
したがって、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の任意の内層における回路構成についてループチェックを行うことができるという効果が得られる。
【００３５】
また、本発明によれば、前記ループ回路を発見した場合、前記ループ回路を回避するように、前記ループ回路を形成している配線の一部を他の層へ移動した回避配線回路を作成する。
したがって、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の任意の内層における回路構成についてループチェックを行うことができ、また、ループ回路を回避することができるという効果が得られる。
【００３６】
また、本発明によれば、前記ループ回路を形成している配線の一部を上層に移動する。
したがって、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の任意の内層における回路構成についてループチェックを行うことができ、また、ループ回路を回避することができるという効果が得られる。
【００３７】
また、本発明によれば、前記回避配線回路をオペレータに提示する。
したがって、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の任意の内層における回路構成についてループチェックを行うことができ、また、ループ回路を回避するための回避配線回路を確認することができるという効果が得られる。
【００３８】
また、本発明によれば、前記回避配線回路に基づいて配線設計を修正する。
したがって、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の任意の内層における回路構成についてループチェックを行うことができ、また、ループ回路を回避することができるという効果が得られる。
【００３９】
また、本発明によれば、多層基板の配線設計段階で、各層にループ回路が存在するか否かを判断する判断ステップと、前記ループ回路を発見した場合、発見したループ回路をオペレータに提示するループ回路提示ステップとをコンピュータに実行させる。
したがって、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の各層における回路構成についてループチェックを行うことができるという効果が得られる。
【００４０】
また、本発明によれば、前記判断ステップは、オペレータから指定された層を含む下層について前記ループ回路が存在するか否かを判断する。
したがって、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の任意の内層における回路構成についてループチェックを行うことができるという効果が得られる。
【００４１】
また、本発明によれば、前記ループ回路を発見した場合、前記ループ回路を回避するように、前記ループ回路を形成している配線の一部を他の層へ移動した回避配線回路を作成する回避配線作成ステップをコンピュータに実行させる。
したがって、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の任意の内層における回路構成についてループチェックを行うことができ、また、ループ回路を回避することができるという効果が得られる。
【００４２】
また、本発明によれば、前記回避配線作成ステップは、前記ループ回路を形成している配線の一部を上層に移動して回避配線回路を作成する。
したがって、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の任意の内層における回路構成についてループチェックを行うことができ、また、ループ回路を回避することができるという効果が得られる。
【００４３】
また、本発明によれば、前記回避配線回路をオペレータに提示する回避配線回路提示ステップをコンピュータに実行させる。
したがって、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の任意の内層における回路構成についてループチェックを行うことができ、また、ループ回路を回避するための回避配線回路を確認することができるという効果が得られる。
【００４４】
また、本発明によれば、前記回避配線回路に基づいて配線設計を修正する修正ステップをコンピュータに実行させる。
したがって、設計者の負担を増大することなく、また、チェック抜けを発生することなく、多層基板の任意の内層における回路構成についてループチェックを行うことができ、また、ループ回路を回避することができるという効果が得られる。
【発明を実施するための最良の形態】
【００４５】
以下、本発明を実施するための最良の形態について説明する。
【００４６】
Ａ．実施形態の構成
図１は、本発明の一実施形態による基板設計装置の構成を示すブロック図である。図において、回路設計部１は、予め入力部から入力された回路図情報に従って、プリント基板上に対する配線パターンを設計する。配線データ記憶部２は、設計された配線パターン情報を記憶する。入力部３は、キーボードやポインティングデバイスなどからなり、上記回路情報や、後述するように、プリント基板上の形成されているループ回路を検出すべき層を入力する。表示部４は、設計された配線パターンや、後述するプリント基板上に形成されたループ回路や、該ループ回路の形成を避けるために配線を誘導した結果などを表示する。
【００４７】
ループチェック部５は、配線データ記憶部２に記憶されている配線データを参照し、指定された層が製造された段階で存在する全ての層の回路構成にループ回路が存在するか否かを判断する。配線誘導部６は、ループ回路が存在する場合、ループ回路の形成を回避するために、ループ回路を形成している部品（ＤＵＴ）周囲の配線を上位層に移動した配線を生成する。誘導配線処理部７は、誘導結果が承諾された場合に、誘導結果を配線パターン情報に反映させる。提示制御部８は、上記ループチェック部５により検出されたループ回路や、配線誘導部６により誘導された誘導結果などを、表示部４に表示してオペレータに提示する。
【００４８】
Ｂ．実施形態の動作
図２は、本実施形態のプリント基板設計方法の処理手順を示すフローチャートである。また、図２に示すフローチャートを実行するに先立って、既に、回路設計部１により多層基板の回路設計が完了しているものとする。まず、オペレータ（例えば、設計者）が、入力部３により、ループチェックを行う層を指定すると（Ｓ１）、ループチェック部５は、配線データ記憶部２の配線データを参照し、指定された層が製造された段階で存在する全ての層の回路構成にループ回路が存在するか否かを判断する（Ｓ２）。
【００４９】
具体的には、図３（ａ）に示すように、回路設計のパターンが両面に行なわれている両面多層基板の場合には、第３層Ｌ３目が指定された場合には、第３層Ｌ３および第４層Ｌ４についてチェックし、第２層Ｌ２目が指定された場合には、第２層Ｌ２〜第５層Ｌ５をチェックし、第１層Ｌ１目が指定された場合には、第１層目〜第６層目までの全層をチェックする。また、図３（ｂ）に示すように、回路設計のパターンが片面のみに行なわれている片面多層基板の場合（片面のみのパターン製造であっても、逆側にはダミーの層（プリプレグ）を積層している）には、第１層Ｌ１目が指定された場合には、それ以下の第１層Ｌ１〜第６層Ｌ６をチェックし、第２層Ｌ２目が指定された場合には、第２層目以下の第２層Ｌ２〜第６層Ｌ６をチェックし、以下同様に、指定された層を含む下層をチェックする。上記ループチェックのアルゴリズムとしては、部品同士を接続するノードの両端に接続先の配置層情報を持たせておき、設計者が指定した層より上層の配置層情報を持つノードについてはループチェックの対象外とすることで行う。
【００５０】
そして、指定された層が製造された段階で存在する全ての層にループ回路がない場合には、当該処理を終了する。
【００５１】
一方、指定された層が製造された段階で存在する全ての層の回路構成にループ回路が存在する場合には、提示制御部８により、ループ回路を形成している部分を表示部４に表示し（Ｓ３）、配線誘導部６により、ループ回路を形成している部品（ＤＵＴ）周囲の配線を誘導する（Ｓ４）。ここで言う誘導とは、部品（ＤＵＴ）を接続している配線を上位層に移動することにより、ループ回路の形成を回避することを意味する。次に、提示制御部８により、誘導した結果を表示部４に表示することによりオペレータに明示し（Ｓ５）、オペレータに該誘導結果を、設計された配線パターン情報に反映させるか否かを催促する。次に、オペレータが誘導結果を承諾したか否かを判断し（Ｓ６）、誘導結果が承諾された場合には、誘導配線処理部７により、誘導結果を配線データ記憶部２の配線パターン情報に反映させて（Ｓ７）、当該処理を終了する。
【００５２】
一方、誘導結果が承諾されなかった場合には、従来通りの回避手法（手動）を実行し（Ｓ８）、当該処理を終了する。ここで、ループ回路がない場合について、図４に示す例を参照して説明する。図示の例では、３層の多層基板を想定している。まず、オペレータが第３層Ｌ３を指定すると（Ｓａ１）、指定された第３層Ｌ３を含む下層（この場合は、第３層Ｌ３のみ）でのループチェックを行う（Ｓａ２）。したがって、この場合、第１層Ｌ１と第２層Ｌ２は、チェック対象外となり、第３層Ｌ３のみがチェック対象となる。図示の例では、第３層Ｌ３では、ループ回路が形成されていないので、ループ回避を終了する（Ｓａ３）。
【００５３】
次に、ループ回路がある場合について、図５および図６に示す例を参照して説明する。図示の例では、３層の多層基板を想定している。まず、オペレータが第３層Ｌ３を指定すると（Ｓｂ１）、指定された第３層Ｌ３を含む下層（この場合は、第３層Ｌ３のみ）でのループチェックを行う（Ｓｂ２）。したがって、この場合、第１層Ｌ１と第２層Ｌ２は、チェック対象外となり、第３層Ｌ３のみがチェック対象となる。図示の例では、第３層Ｌ３では、ループ回路が形成されているので、ループ回路を形成している部分をモニタ上に明示し（Ｓｂ３）、ループ回路を形成している部品（ＤＵＴ）周囲の配線を誘導する（Ｓｂ４）。すなわち、部品（ＤＵＴ）周囲の配線を第２層Ｌ２に移動する。そして、オペレータにより誘導結果が承諾された場合には、誘導結果を回路設計に反映させる（Ｓｂ５）。
【００５４】
上述した実施形態によれば、多層基板の配線設計段階で、任意の層（製造工程における任意の工程）における回路構成についてループチェックを行うことができ、ループ回路を検出することができる。これにより、製造に先立って、ループ回路を回避するよう配線パターンを変更することができる。また、設計段階においてループ回路を回避できない場合でも、製造工程において、ループ回路が形成される前に、すなわち上層が積層さていない状態で、回路の測定・検査を実施することが可能となる。さらには、ループ回路を形成している素子（特に抵抗素子）をトリミング工程により取り除き、ループ回路を排除することも可能となる。
【００５５】
なお、上述した実施形態においては、ループチェック部５、配線誘導部６、誘導配線処理部７、提示制御部８は、コンピュータシステム内で実行される。そして、上述したループチェック部５、配線誘導部６、誘導配線処理部７、提示制御部８による一連の処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。すなわち、ＣＰＵ等の中央演算処理装置がＲＯＭやＲＡＭ等の主記憶装置に上記プログラムを読み出して、情報の加工・演算処理を実行することにより、実現されるものである。
【００５６】
ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしても良い。
【図面の簡単な説明】
【００５７】
【図１】本発明の一実施形態による基板設計装置の構成を示すブロック図である。
【図２】本実施形態による回路設計方法の処理手順を示すフローチャートである。
【図３】多層板におけるループチェックを行う層について説明するための概念図である。
【図４】ループ回路が存在しない場合の処理の具体例を示す概念図である。
【図５】ループ回路が存在する場合の処理の具体例を示す概念図である。
【図６】ループ回路が存在する場合の処理の具体例を示す概念図である。
【図７】従来技術による問題点を説明するための概念図である。
【符号の説明】
【００５８】
１…回路設計部
２…配線データ記憶部
３…入力部
４…表示部
５…ループチェック部（ループチェック手段）
６…配線誘導部（配線誘導手段）
７…誘導配線処理部（誘導配線処理手段）
８…提示制御部（提示手段）
Ｓ１…ループチェック層指定ステップ
Ｓ２…ループチェックステップ（判断ステップ）
Ｓ３…ループ部分明示ステップ（ループ回路提示ステップ）
Ｓ４…ループ回避配線誘導ステップ（回避配線作成ステップ）
Ｓ５…誘導結果明示ステップ（回避配線回路提示ステップ）
Ｓ７…誘導結果反映ステップ（修正ステップ）
【図１】
2005309729.tif 000003
【図２】
2005309729.tif 000004
【図３】
2005309729.tif 000005
【図４】
2005309729.tif 000006
【図５】
2005309729.tif 000007
【図６】
2005309729.tif 000008
【図７】
2005309729.tif 000009