(57)【要約】【課題】  ウェハ上の有効なチップ数を増やすとともに、チップへの腐食等を抑制し、安定した半導体装置を提供する。【解決手段】  半導体ウェハ１００は、複数の素子形成領域が設けられた半導体基板の主面に、素子形成領域の外縁に沿ってスクライブライン溝１１２が形成され、スクライブライン溝１１２の交差部分に、スクライブライン溝１１２を閉塞するストッパ１１８が形成されている。【選択図】  図３
2005285853.tif 000002
【特許請求の範囲】
【請求項１】
複数の素子形成領域が設けられた半導体基板の主面に、前記素子形成領域の外縁に沿ってスクライブライン溝が形成され、
前記スクライブライン溝中に、前記スクライブライン溝を閉塞するストッパが形成されたことを特徴とする半導体ウェハ。
【請求項２】
請求項１に記載の半導体ウェハにおいて、
前記スクライブライン溝は、格子状に形成され、
前記ストッパは、前記スクライブライン溝の交差領域に形成されたことを特徴とする半導体ウェハ。
【請求項３】
請求項１または２に記載の半導体ウェハにおいて、
前記ストッパは、積層方向の厚さが、前記素子形成領域の積層方向の厚さと略等しく形成されたことを特徴とする半導体ウェハ。
【請求項４】
請求項１乃至３いずれかに記載の半導体ウェハにおいて、
前記ストッパは、前記スクライブライン溝の幅よりも薄い板状に形成されたことを特徴とする半導体ウェハ。
【請求項５】
請求項１乃至４いずれかに記載の半導体ウェハにおいて、
前記ストッパは、前記複数の素子形成領域の四方に同パターンで設けられたことを特徴とする半導体ウェハ。
【請求項６】
複数の素子形成領域が設けられた半導体基板の主面に、前記素子形成領域の外縁に沿ってスクライブライン溝を形成する工程を含み、
前記スクライブライン溝を形成する工程において、前記スクライブライン溝とともに、当該スクライブライン溝中に、当該スクライブライン溝を閉塞するストッパを形成することを特徴とする半導体ウェハの製造方法。
【請求項７】
請求項６に記載の半導体ウェハの製造方法において、
前記スクライブライン溝を形成する工程は、スクライブライン溝に対応する箇所が開口するとともに、前記半導体素子形成領域およびストッパに対応する部分が遮蔽されたレチクルを用いて前記半導体基板の主面を露光する工程を含むことを特徴とする半導体ウェハの製造方法。
【請求項８】
請求項７に記載の半導体ウェハの製造方法において、
前記スクライブライン溝は、ステップ露光により形成され、前記半導体基板上の全てのスクライブライン溝が、同一のレチクルを用いて形成されることを特徴とする半導体ウェハの製造方法。
【請求項９】
請求項６乃至８いずれかに記載の半導体ウェハの製造方法において、
前記半導体基板の主面全面を保護テープで覆った状態で、前記半導体基板の裏面を研削する工程をさらに含むことを特徴とする半導体ウェハの製造方法。
【請求項１０】
半導体基板の主面に、複数の素子形成領域を含む素子形成層を形成する工程と、
前記素子形成層上にパッシベーション膜を形成する工程と、
前記パッシベーション膜を選択的に除去して、前記素子形成領域の外縁に沿ってスクライブライン溝を形成する工程と、
前記半導体基板の主面を保護テープで覆った状態で、前記半導体基板の裏面を研削する工程と、
前記保護テープを除去する工程と、
前記スクライブライン溝に沿って、前記半導体基板を切断する工程と、
を含み、
前記スクライブライン溝を形成する工程において、前記スクライブライン溝とともに、当該スクライブライン溝中に当該スクライブライン溝を閉塞するストッパを形成することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０に記載の半導体基板の製造方法において、
前記スクライブライン溝を形成する工程において、前記パッシベーション膜とともに、前記素子形成層も選択的に除去することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１０または１１に記載の半導体基板の製造方法において、
前記スクライブライン溝を形成する工程は、スクライブライン溝に対応する箇所が開口するとともに、前記半導体素子形成領域およびストッパに対応する部分が遮蔽されたレチクルを用いて前記半導体基板の主面を露光する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１０乃至１２いずれかに記載の半導体基板の製造方法において、
前記スクライブライン溝は、ステップ露光により形成され、前記半導体基板上の全てのスクライブライン溝が、同一のレチクルを用いて形成されることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体ウェハの製造工程の最終段階では、ウェハ主面に形成された複数の回路パターン上に回路パターンを保護するためのパッシベーション膜を形成し、つづいて回路パターンをそれぞれ分離するスクライブライン溝を形成する。その後、ウェハを所定膜厚にするためにウェハ裏面を研削する。このとき、裏面研削時に用いる薬液等がウェハ主面の回路素子を腐食しないように、パッシベーション膜上に保護テープ等を設ける。
【０００３】
図７は、ウェハ１０上にスクライブライン溝１２が格子状に形成された状態を示す図である。近年、ウェハ１０における有効なチップ数を増加するために、ウェハ１０全面にパターン形成が行われるようになっており、スクライブライン溝１２もウェハ１０全面に設けられている。
【０００４】
図８は、ウェハ１０端部を部分的に拡大して示す斜視図である。図８（ａ）は保護テープ１６が設けられていない状態、図８（ｂ）は保護テープ１６が設けられた状態を示す。半導体基板１０上には回路パターンおよびパッシベーション膜１４が形成されている。スクライブライン溝１２は、パッシベーション膜のみに形成される場合もあり、またパッシベーション膜から回路パターンにわたって設けられる場合もある。いずれの場合においても、ウェハの端部にまでスクライブライン溝１２が形成されているので、図８（ｂ）に示すように、保護テープ１６でウェハ主面を覆っても、裏面研削時にウェハ１０の端部から薬液や洗浄液が浸入するという問題があった。これにより、回路パターンが腐食等してしまうという課題が生じていた。
【０００５】
特許文献１には、ウェハ表面全面に形成したカバー膜にボンディングパッドとスクライブラインの窓開きをする工程において、ウェハ周辺部にはパターンを形成せず、全周にわたりカバー膜を残す技術が開示されている。この後のウェハ裏面エッチング工程において、ウェハ表面側全面に粘着テープを貼付してウェハ表面を保護している。当該文献では、これにより、薬液や反応ガスの浸入によるボンディングパッド等の腐食または変色を防止することを目的としている。
【特許文献１】特開平５−１０９６８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１に記載したような方法では、ウェハ周辺部にカバー膜を残した領域が設けられ、ウェハ全面をチップを形成するための領域として用いることができない。
【０００７】
また、近年、半導体装置の微細化に伴い、数チップずつパターンを露光するステップ露光が行われている。このような場合、ウェハ周辺部にのみカバー膜を残そうとすると、そのための処理工程が増えてしまう。
【０００８】
本発明は上記事情を踏まえてなされたものであり、本発明の目的は、ウェハ上の有効なチップ数を増やすとともに、チップへの腐食等を抑制し、安定した半導体装置を提供する技術を提供することにある。
【課題を解決するための手段】
【０００９】
本発明によれば、複数の素子形成領域が設けられた半導体基板の主面に、素子形成領域の外縁に沿ってスクライブライン溝が形成され、スクライブライン溝中に、スクライブライン溝を閉塞するストッパが形成されたことを特徴とする半導体ウェハが提供される。
【００１０】
このように、スクライブライン溝にストッパを設けることにより、後の工程で、半導体基板の主面上に保護テープを設けて裏面研削や洗浄を行う際に、スクライブライン溝内に洗浄液や不純物が入り込むのを防ぐことができ、回路パターンが腐食されたり、研削屑が回路パターンに付着するのを防ぐことができる。これにより、半導体装置を安定的に得ることができる。
【００１１】
本発明の半導体ウェハにおいて、スクライブライン溝は、格子状に形成することができ、ストッパは、スクライブライン溝の交差領域に形成することができる。
【００１２】
ストッパをスクライブライン溝の交差領域に設けることにより、スクライブライン溝の有効な回路パターンが設けられた領域への薬液等の浸入を効果的に防ぐことができ、有効な回路パターンが腐食等されるのを防ぐことができる。
【００１３】
本発明の半導体ウェハにおいて、ストッパは、積層方向の厚さが、素子形成領域の積層方向の厚さと略等しく形成することができる。
【００１４】
このようにすることにより、後の工程で、半導体基板の主面上に保護テープを設ける際に、スクライブライン溝内に薬液等が浸入するのを確実に防ぐことができる。
【００１５】
本発明の半導体ウェハにおいて、ストッパは、スクライブライン溝の幅よりも薄い板状に形成することができる。
【００１６】
このようにストッパの膜厚を薄くすることにより、スクライブライン溝に沿ってダイシングを行う際に、ストッパの影響をなくし、良好に複数の回路パターンを個別化することができる。
【００１７】
本発明の半導体ウェハにおいて、ストッパは、複数の素子形成領域の四方に同パターンで設けることができる。
【００１８】
これにより、スクライブライン溝の有効な回路パターンが設けられた領域への薬液等の浸入を効果的に防ぐことができ、有効な回路パターンが腐食等されるのを防ぐことができる。
【００１９】
本発明によれば、複数の素子形成領域が設けられた半導体基板の主面に、素子形成領域の外縁に沿ってスクライブライン溝を形成する工程を含み、スクライブライン溝を形成する工程において、スクライブライン溝とともに、当該スクライブライン溝中に、当該スクライブライン溝を閉塞するストッパを形成することを特徴とする半導体ウェハの製造方法が提供される。
【００２０】
このように、スクライブライン溝にストッパを設けることにより、後の工程で、半導体基板の主面上に保護テープを設けて裏面研削や洗浄を行う際に、スクライブライン溝内に洗浄液や不純物が入り込むのを防ぐことができ、回路パターンが腐食等されるのを防ぐことができる。これにより、半導体装置を安定的に得ることができる。また、ストッパは、スクライブライン溝の形成と同時に行われるので、新たな工程を追加することなく、簡易にストッパを形成することができる。
【００２１】
本発明の半導体ウェハの製造方法において、スクライブライン溝を形成する工程は、スクライブライン溝に対応する箇所が開口するとともに、半導体素子形成領域およびストッパに対応する部分が遮蔽されたレチクルを用いて半導体基板の主面を露光する工程を含むことができる。
【００２２】
これにより、レチクルのパターン部を適宜設定するだけで、所望の形状のストッパを形成することができる。
【００２３】
本発明の半導体ウェハの製造方法において、スクライブライン溝は、ステップ露光により形成することができ、半導体基板上の全てのスクライブライン溝を、同一のレチクルを用いて形成することができる。
【００２４】
これにより、新たな工程を追加することなく、スクライブライン溝中にストッパを形成することができる。
【００２５】
本発明の半導体ウェハの製造方法において、半導体基板の主面全面を保護テープで覆った状態で、半導体基板の裏面を研削する工程をさらに含むことができる。
【００２６】
本発明において、スクライブライン溝中にストッパが設けられているので、半導体基板の裏面を研削する工程において、薬液や不純物等がスクライブライン溝に入り込み、回路パターンを腐食等するのを防ぐことができる。
【００２７】
本発明によれば、半導体基板の主面に、複数の素子形成領域を含む素子形成層を形成する工程と、素子形成層上にパッシベーション膜を形成する工程と、パッシベーション膜を選択的に除去して、素子形成領域の外縁に沿ってスクライブライン溝を形成する工程と、半導体基板の主面を保護テープで覆った状態で、半導体基板の裏面を研削する工程と、保護テープを除去する工程と、スクライブライン溝に沿って、半導体基板を切断する工程と、含み、スクライブライン溝を形成する工程において、スクライブライン溝とともに、当該スクライブライン溝中に当該スクライブライン溝を閉塞するストッパを形成することを特徴とする半導体装置の製造方法が提供される。
【００２８】
本発明の半導体基板の製造方法において、スクライブライン溝を形成する工程において、パッシベーション膜とともに、素子形成層も選択的に除去することができる。
【００２９】
本発明の半導体基板の製造方法において、スクライブライン溝を形成する工程は、スクライブライン溝に対応する箇所が開口するとともに、半導体素子形成領域およびストッパに対応する部分が遮蔽されたレチクルを用いて半導体基板の主面を露光する工程を含むことができる。
【００３０】
本発明の半導体基板の製造方法において、スクライブライン溝は、ステップ露光により形成することができ、半導体基板上の全てのスクライブライン溝を、同一のレチクルを用いて形成することができる。
【発明の効果】
【００３１】
本発明によれば、ウェハ上の有効なチップ数を増やすとともに、チップへの腐食等を抑制し、安定した半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００３２】
図１は、本実施の形態における半導体装置の製造手順を示す工程断面図である。
図１（ａ）は、製造途中における半導体ウェハ１００の構成を示す断面図である。半導体ウェハ１００において、半導体基板１１０上には複数の回路パターンが形成された素子形成層１１４が形成され、その上にパッシベーション膜１１６が形成されている。パッシベーション膜１１６は、ＰＳＧ、窒化シリコン、ポリイミド等により構成される。ここでは図示していないが、パッシベーション膜１１６上にポジ型のフォトレジストを形成し、スクライブライン溝を形成するためのパターンが形成されたレチクルを用いて、パターンを露光する。本実施の形態において、ステップ露光を行うステッパーを用いてパターンを露光する。
【００３３】
つづいて、フォトレジストを現像し、フォトレジストをマスクとして、ドライエッチング（ＲＩＥ：Reactive Ion Etching）を行い、パッシベーション膜１１６を所定形状にパターニングする（図１（ｂ））。これにより、パッシベーション膜１１６にスクライブライン溝１１２が形成される。また、本実施の形態において、スクライブライン溝１１２中には、スクライブライン溝１１２を閉塞するストッパ１１８が設けられる。これにより、後の工程で、スクライブライン溝１１２上に保護テープを貼り付けて、半導体基板１１０の裏面研削を行う際に、薬液等がスクライブライン溝１１２内に浸入するのを防ぐことができる。
【００３４】
図２は、本実施の形態において、スクライブライン溝１１２を形成するために用いられるレチクルを示す図である。本実施の形態におけるレチクル２００のパターン部２０１には、回路パターン部２０２とストッパ部２０４とを残した領域２０６が開口している。このようなレチクル２００を用いることにより、半導体ウェハ１００上にスクライブラインのパターンを転写することができる。
【００３５】
図３は、図２に示したレチクル２００を用いて、ステッパーで露光を行い、現像したフォトレジストをマスクとしてパッシベーション膜１１６を所定形状にパターニングした上面図である。ここで、パッシベーション膜１１６には、各回路パターンを分離するスクライブライン溝１１２が格子状に形成されている。スクライブライン溝１１２の交差部分には、ストッパ１１８が設けられる。このようにすれば、すべての有効な回路パターン（図中「ａ」と示す）がストッパ１１８で保護され、閉じた空間となるため、有効な回路パターンが形成された領域のスクライブライン溝１１２内に薬液等が浸入するのを防ぐことができる。
【００３６】
図４は、ストッパ１１８の構成を示す図である。図４（ａ）は、ストッパ１１８が形成された部分を拡大して示した斜視図である。本実施の形態において、ストッパ１１８は、スクライブライン溝１１２を形成する際に、回路パターンと同様に、露光がされないようにして形成される。そのため、ストッパ１１８の積層方向の高さは、回路パターンと略同じ高さに形成される。これにより、後の工程で、スクライブライン溝１１２上に保護テープを貼り付けた際に、スクライブライン溝１１２をストッパ１１８と保護テープとで封止することができ、薬液等がスクライブライン溝１１２内に浸入するのを防ぐことができる。
【００３７】
図４（ｂ）は、ストッパ１１８が形成された部分を拡大して示した上面図である。ストッパ１１８は、後にスクライブライン溝１１２に沿って半導体ウェハ１００をダイシングする際に、ダイシングが良好に行えるような薄さに形成されることが好ましい。一方、ストッパ１１８は、薬液等がストッパ１１８に浸入しないようにできる薄さに形成されることが好ましい。ここで、スクライブライン溝１１２の幅Ｄは、たとえば１５０μｍとすることができる。ストッパの幅ｄは、スクライブライン溝１１２の幅Ｄよりも狭く形成される。これにより、スクライブライン溝１１２に沿って複数の回路素子をダイシングにより個別化する際に、良好にダイシングを行うことができる。本実施の形態において、ストッパ１１８の幅ｄは、たとえば１５μｍとすることができる。
【００３８】
図１に戻り、このような状態で、半導体ウェハ１００を保護するために、パッシベーション膜１１６上に保護テープ１２０を貼り付ける（図１（ｃ））。
【００３９】
つづいて、半導体基板１１０の裏面を研削する（図１（ｄ））。ここで、半導体基板１１０の裏面は、薬液を用いてエッチングされたり、機械的に研削することによりエッチングされる。薬液でエッチングをする場合、薬液としてはたとえばふっ硝酸が用いられる。このような薬液がスクライブライン溝内に浸入すると、回路パターンが腐食されてしまう。また、機械的に研削する場合、洗浄液としてたとえば純水が用いられる。このように純水で洗浄を行う際に、水がスクライブライン溝内に浸入すると、水とともに研削した屑がスクライブライン溝内に浸入し、回路パターンに付着してしまう。本実施の形態において、スクライブライン溝１１２上にストッパ１１８が設けられているので、薬液や洗浄液がスクライブライン溝１１２内に浸入するのを防ぐことができる。これにより、有効か回路パターンが薬液等により腐食されたり、研削屑が回路パターンに付着するのを防ぐことができる。
【００４０】
この後、ストッパ１１８に沿って半導体基板１１０を切断することにより、各回路パターンを個別化して複数の半導体装置を得ることができる。以上のように、本実施の形態における半導体装置の製造手順によれば、回路パターンが薬液等に腐食されないので、安定した半導体装置を得ることができる。また、本実施の形態において、図４（ｂ）に示したように、ストッパ１１８が板状に形成されるので、ダイシング時にストッパ１１８を容易に切断することができる。
【００４１】
図５は、従来のスクライブライン溝を形成するために用いられるレチクルを示す図である。従来のレチクル２０のパターン部２１には、回路パターン部２０２を残した領域２６が開口している。図３に示した本実施の形態におけるレチクル２００は、パターン部２０１にストッパ部２０４が形成されている点で従来のレチクル２０と異なる。このように、本実施の形態における半導体装置の製造手順によれば、スクライブライン溝１１２を形成するためのレチクル２００のパターンを従来と異ならせるだけで、スクライブライン溝１１２中にストッパ１１８を設けることができ、新たな工程を増やすことなく、回路パターンが薬液等に腐食されるのを防ぐことができる。また、ストッパ１１８は、スクライブライン溝１１２中に形成されるので、ストッパ１１８を設けるための領域を確保する必要がなく、有効なチップ数を最大限に保つことができる。
【００４２】
以上、本発明を実施の形態および実施例に基づいて説明した。この実施の形態および実施例はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４３】
以上の実施の形態においては、スクライブライン溝１１２がパッシベーション膜１１６に形成される例を示したが、スクライブライン溝１１２は、図６に示すように、パッシベーション膜１１６および素子形成層１１４の両方にわたって形成されてもよい。また、素子形成層１１４の所定の層までの深さで形成されてもよい。この場合も、ストッパ１１８は、回路パターン部分と同じ高さに形成されるので、薬液等の浸入を防ぐことができ、上記実施の形態で説明したのと同様の効果が得られる。
【００４４】
図９は、図４（ｂ）に示したストッパ１１８の構成の他の例を示す図である。このように、ストッパ１１８は、種々の形状とすることができる。本発明の実施の形態において、ストッパ１１８は、レチクル２００を用いてパターニングを行うだけで形成することができるので、レチクル２００のパターン部２０１を所望の形状に設計するだけで、種々の形状とすることができる。たとえば、図９（ｂ）に示したように、複数のストッパ１１８を並べて配置することにより、薬液等の浸入をより確実に抑えることができる。
【００４５】
以上の実施の形態においては、ストッパ１１８がスクライブライン溝１１２の交差部分に設けられる例を示したが、ストッパ１１８は、スクライブライン溝１１２上の交差部分以外の領域に設けられてもよい。スクライブライン溝１１２中にストッパ１１８が設けられることにより、薬液等が毛細管現象によりスクライブライン溝１１２全域に浸入するのを防ぐことができ、回路パターンの腐食等を低減することができる。また、図３では、すべての回路パターンの四方にストッパ１１８が形成された例を示したが、半導体ウェハ１００上の外縁付近にある回路パターンの周囲にのみストッパ１１８を設ける構成とすることもできる。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図２】本発明の実施の形態において、スクライブライン溝を形成するために用いられるレチクルを示す図である。
【図３】図２に示したレチクルを用いて、ステッパーで露光を行い、現像したフォトレジストをマスクとしてパッシベーション膜を所定形状にパターニングした上面図である。
【図４】ストッパの構成を示す図である。
【図５】従来のスクライブライン溝を形成するために用いられるレチクルを示す図である。
【図６】スクライブライン溝の他の例を示す断面図である。
【図７】ウェハ上にスクライブライン溝が格子状に形成された状態を示す図である。
【図８】ウェハ端部を部分的に拡大して示す斜視図である。
【図９】ストッパの構成の他の例を示す図である。
【符号の説明】
【００４７】
１００  半導体ウェハ
１１０  半導体基板
１１４  素子形成層
１１６  パッシベーション膜
１２０  保護テープ
【図１】
2005285853.tif 000003
【図２】
2005285853.tif 000004
【図３】
2005285853.tif 000005
【図４】
2005285853.tif 000006
【図５】
2005285853.tif 000007
【図６】
2005285853.tif 000008
【図７】
2005285853.tif 000009
【図８】
2005285853.tif 000010
【図９】
2005285853.tif 000011