(57)【要約】      （修正有）【課題】  ゲート絶縁膜と半導体との界面特性の向上としきい値電圧の制御。【解決手段】  被形成面を酸素プラズマに曝して該被形成面の表面を清浄にし、前記酸素プラズマに曝された被形成面上に絶縁膜を形成する。そのことによって、しきい値電圧を負の値から正の値へシフトさせることができる。被形成面の表面を清浄にするために、酸素プラズマに曝すことにより生じた不純物を排出する。その際、処理室内の圧力を１０−４〜１０−５ｔｏｒｒに保持する。  【選択図】図５
2005051228.tif 000002
【特許請求の範囲】
【請求項１】
被形成面を酸素プラズマに曝し、該被形成面の表面を清浄にする第１工程と、
前記酸素プラズマに曝された被形成面上に絶縁膜を形成する第２工程とを有することを特徴とする絶縁ゲイト型電界効果半導体装置の作製方法。
【請求項２】
結晶性珪素膜の表面に酸素プラズマに曝し、該酸素プラズマに曝すことにより生じた不純物を排出する第１工程と、
前記酸素プラズマに曝された結晶性珪素膜の表面上に絶縁膜を形成する第２工程とを有し、
前記第１工程によってしきい値電圧を正方向へシフトさせたことを特徴とする絶縁ゲイト型電界効果半導体装置の作製方法。
【請求項３】
処理室内の圧力を０．１〜１０ｔｏｒｒに保持してシリコンウエハーの表面を酸素プラズマに曝し、該酸素プラズマに曝すことにより生じた不純物を前記処理室内の圧力を１０−４〜１０−５ｔｏｒｒに保持することにより排出する第１工程と、
前記酸素プラズマに曝されたシリコンウエハーの表面上に絶縁膜を形成する第２工程を有することを特徴とする絶縁ゲイト型電界効果半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁基板上に形成される薄膜半導体又はシリコンウエハーを用いた絶縁ゲイト型電界効果半導体装置の作製方法に関する。
【背景技術】
【０００２】
安価なガラス基板上に薄膜トランジスタを作製してアクティブマトリクス型液晶表示装置を作製する技術がある。
【０００３】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数百万個もの各画素のそれぞれにＴＦＴを配置して、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。
【０００４】
画素部にマトリクス状に配置されたＴＦＴはその動作具合が液晶表示となって視覚的に確認できる。たとえば、ノーマリーブラックの液晶表示の場合、ＴＦＴが動作しない箇所は白色表示の際に、黒点となって表れる。
【０００５】
このように、ＴＦＴの動作不良は非常に外観を損ねるため、数百万個のＴＦＴすべてに高い信頼性が要求される。
【０００６】
ここで問題とされていることはゲート絶縁膜とその下に形成される半導体膜との間の界面での特性である。
【０００７】
これらの界面での電気的特性の悪さは、液晶表示装置における線欠陥を生じたり、ひいては表示装置における動作不良につながるためその特性の向上が求められている。
【０００８】
また結晶性珪素膜を用いたＴＦＴは、チャネル形成領域を構成する結晶性珪素膜が真性の場合、一般的にそのしきい値は０Ｖよりやや負（−）側にシフトされ、立ち上がり開始電圧が、Ｎチャネル型の場合、−２〜−４Ｖぐらいになる傾向がある。その結果、ノーマリオン状態（ゲイト電圧が０Ｖであっても、ＯＮとなる状態）の傾向が著しくなる。
【０００９】
ノーマリオン状態になると、例えば、ＴＦＴをスイッチング素子として用いた場合、ゲイト電圧が０Ｖでも電流が流れてしまうため、スイッチをＯＦＦ状態にするためには、ゲイト電圧を常に正（＋）側にバイアスにしておく必要が生じ、このＴＦＴを使用して構成された回路は、消費電流が大きくなり、またバイアス電圧印加用の回路を設ける必要が生じるなどの問題が生じてしまう。
【００１０】
この問題を解決するために、従来は、Ｎチャネル型のＴＦＴを作製する場合でも、チャネル形成領域を構成する結晶性珪素膜に対して、Ｐ型の不純物、例えば硼素をドープして、しきい値電圧を正（＋）側にシフトさせる、しきい値制御が行われている。その結果、ノーマリオフ状態（ゲイト電圧が０Ｖのとき、ＯＦＦとなる状態）のＴＦＴを作製することができる。しかし、しきい値制御を行うために、作製工程数が増加してしまい、製造コスト低下の妨げになっている。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本願発明はそれらの問題を解決し、ゲート絶縁膜とその下に形成される半導体膜との間の界面での電気的特性を向上させることを第１の目的とし、さらにしきい値電圧を正の方向へシフトさせる制御を可能とすることを第２の目的としたものである。
【課題を解決するための手段】
【００１２】
本発明は上記の課題を解決するため以下の構成とした。
絶縁膜を形成するに際して、予め被形成面を活性化した酸素に曝した後、前記被形成面上に絶縁膜を形成すること。
【００１３】
また薄膜トランジスタの作製工程において、絶縁膜を形成するに際して、半導体層を活性化した酸素に曝した後、前記半導体層上に絶縁膜を形成すること。
【００１４】
さらに薄膜トランジスタの作製工程において、絶縁膜がモノシラン、一酸化二窒素、及び酸素を原料として形成されること。
【００１５】
本発明では酸素を活性化させるため酸素を１００〜３００ＳＣＣＭの流量で流し、高周波（１３．５６ＭＨｚ）を５０〜５００Ｗの出力の範囲で印加する。
またプラズマＣＶＤにかえて、ＬＰＣＶＤ法、光ＣＶＤ法、パルス波形を印加するプラズマＣＶＤ法等の気相法を用いることができる。
【発明の効果】
【００１６】
絶縁膜を形成するに際して、予め被形成面を活性化した酸素に曝した後、前記被形成面上に絶縁膜を形成することにより、活性化した酸素に曝さない場合に比べてフラットバンド電圧が正の方向へ移動していることがわかり、ＢＴシフトも小さくなっており、界面状態を良好とすることが可能である。
【００１７】
薄膜トランジスタの作製工程において、絶縁膜を形成するに際して、半導体層を活性化した酸素に曝した後、前記半導体層上に絶縁膜を形成することにより、活性化した酸素に曝さない場合に比べてフラットバンド電圧が正の方向へ移動していることがわかり、ＢＴシフトも小さくなっており、界面状態を良好とすることが可能である。
【００１８】
薄膜トランジスタの作製工程において、絶縁膜がモノシラン、一酸化二窒素、及び酸素を原料として形成されることによりしきい値電圧が正方向へシフトさせることができ、しきい値電圧の制御が可能になった。
【実施例】
【００１９】
〔実施例１〕
本実施例は本発明がゲート絶縁膜とその下に形成される半導体膜との間の界面での電気的特性に及ぼす効果を示したものである。
【００２０】
まず、試料としてＰ型単結晶シリコンウエハー、抵抗率として２〜３Ωｃｍのものを使用し、その上にＳｉＯｘＮｙ膜（以下ＳｉＯＮ膜と略記する）を形成する前に酸素をプラズマ状態にして前記Ｐ型単結晶シリコンウエハーの表面を清浄にした。
【００２１】
このシリコンウエハーの表面を酸素プラズマで処理する条件につき以下に記す。まず処理室内の圧力を０．１〜１０ｔｏｒｒ本実施例では０．３ｔｏｒｒに保持して、酸素を２００ＳＣＣＭの流量で流し、ＲＦパワーを１００Ｗ加えて酸素をプラズマ状態にした。このような方法によりシリコンウエハーの表面を酸素プラズマで処理した。この処理を３０秒〜３分、本実施例では１分間行った。
【００２２】
その後処理室内を１０−４〜１０−５ｔｏｒｒの真空度に保持して酸素プラズマ処理により生じた不純物を排出する。
本実施例ではこの操作を３回繰り返して実施した。つまり前記した不純物を排出した後、再び処理室内を０．３ｔｏｒｒに保持して、酸素を２００ＳＣＣＭの流量で流し、ＲＦパワーを１００Ｗ加えて酸素をプラズマ状態にし、１分間処理を行い、その後処理室内を１０−４〜１０−５ｔｏｒｒの真空度に保持して酸素プラズマ処理により生じた不純物を排出する。そして再び酸素プラズマにより処理をして、酸素プラズマ処理により生じた不純物を排出する。
【００２３】
このように処理したシリコンウエハーの表面にＳｉＯＮ膜を１００ｎｍの厚さに形成した。
この時のＳｉＯＮ膜の成膜条件は次の通りである。
ＲＦパワー    ２００Ｗ
ガス流量      ＳｉＨ４：１０ＳＣＣＭ    Ｎ２Ｏ：２００ＳＣＣＭ
ガス圧力      ０．３ｔｏｒｒ
成膜温度      ３５０℃〜４００℃
【００２４】
このような条件によりシリコンウエハー上にＳｉＯＮ膜を１００ｎｍの厚さに形成した。
そしてシリコンウエハーにスパッタ法にてアルミニウム電極をウエハーに接して設け、加えてＳｉＯＮ膜上にも設けて測定用の試料を作製した。
【００２５】
そして本発明の効果を示すためＣ−Ｖ特性の測定を行った。その方法は先ず、１ＭＨｚの周波数、電圧−１０Ｖ〜１０Ｖまで変化させて測定し、その後酸化珪素膜上のアルミニウム電極に−１７Ｖの電圧を加えて窒素雰囲気中、温度１５０℃にて１時間Ｂ−Ｔ処理を行った。その後再度、Ｃ−Ｖ特性の測定を１ＭＨｚの周波数、電圧−１０Ｖ〜１０Ｖまで変化させて測定した。さらにこの後酸化珪素膜上のアルミニウム電極に＋１７Ｖの電圧を加えて窒素雰囲気中、温度１５０℃にて１時間Ｂ−Ｔ処理を行った。そして再度Ｃ−Ｖ特性の測定を１ＭＨｚの周波数、電圧−１０Ｖ〜１０Ｖまで変化させて測定した。
【００２６】
これらの結果を図１（Ａ）に示す。
図中Ｉｎと表示したものが、ＢＴ処理をしていないもの、−ＢＴとしたものが−１７Ｖの電圧を加えてＢ−Ｔ処理をしたもの、＋ＢＴとしたものが、＋１７Ｖの電圧を加えてＢ−Ｔ処理をしたものである。
【００２７】
比較のため本発明の酸素プラズマ処理を実施しないもののＣ−Ｖ特性の測定結果を（Ｂ）に示す。
本発明の酸素プラズマ処理を施すことにより、酸素プラズマ処理なしに比べてフラットバンド電圧が正の方向へ移動していることがわかり、ＢＴシフトも小さくなっていることがわかる。つまり界面状態が良好となっていることがわかる。
【００２８】
また本実施例で作製した試料によって得られた電界強度と電流との関係を、電界強度を横軸に電流を縦軸にとって、示したものを図２（Ａ）（Ｂ）に示した。この場合も（Ｂ）は比較のため酸素プラズマ処理を実施しないものの測定結果である。
【００２９】
酸素プラズマ処理を実施したものは実施しないものに比較してリーク電流が小さいことがわかる。
また図３に本実施例の試料につきシリコンウエハーとＳｉＯＮ膜との界面の炭素原子についてのＳＩＭＳによるデプスプロフアイルを示す。また比較として図４に酸素プラズマ処理を施さないもののデプスプロフアイルを示す。
【００３０】
この結果酸素プラズマ処理を施した場合にはシリコンウエハーとＳｉＯＮ膜との界面での炭素濃度が低くなっていることがわかる。これは酸素プラズマ処理によってＳｉＯＮ膜成膜前にシリコンウエハー表面の有機汚染物が清浄化されたためと考えられる。
【００３１】
また本実施例ではＲＦパワーを１００Ｗ加えて酸素をプラズマ状態にしたが、ＲＦパワーを２００Ｗ、及び３００Ｗとした時も本実施例と同様な効果が表れた。図７に本発明の酸素プラズマ処理を施さない場合（ＲＦパワーが０の時のもの）とＲＦパワーを１００Ｗ、２００Ｗ、３００Ｗのそれぞれの場合のフラットバンド電圧を示す。
【００３２】
いずれにおいても本発明によりシリコンウエハーとＳｉＯＮ膜との界面の特性が向上していることがわかる。
【００３３】
〔実施例２〕
本実施例は本発明を薄膜トランジスタの作製に実施した例を示す。
図５に本実施例の作製工程を示す。まず、無アルカリガラス基板（例えばコーニング７０５９ガラス基板やコーニング１７３７ガラス基板）５０１上に、下地膜５０２として、酸化珪素膜または酸化窒化珪素膜を成膜する。この下地膜の厚さは３００ｎｍとする。
【００３４】
酸化珪素膜は、酸素とシランとを用いたプラズマＣＶＤ法、またはＴＥＯＳを用いたプラズマＣＶＤ法で成膜する。また酸化窒化珪素膜は、酸素とシランとＮ２Ｏガスとを用いたプラズマＣＶＤ法、またはＴＥＯＳとＮ２Ｏガスとを用いたプラズマＣＶＤ法で成膜する。
【００３５】
次に図示しない非晶質珪素膜をプラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜する。ここではプラズマＣＶＤ法を用い、５０ｎｍの厚さに非晶質珪素膜を成膜する。
【００３６】
そして加熱処理またはレーザー光の照射またはその両者を組み合わせた方法を用いて、非晶質珪素膜を結晶化させ、結晶性珪素膜に変成する。
【００３７】
さらにこの結晶性珪素膜をパターニングすることによって、後に薄膜トランジスタの活性層となる島状にパターニングされた領域５０３を形成する。そしてさらにこの上にゲイト絶縁膜５０４として機能するＳｉＯＮ膜を１５０ｎｍの厚さに形成する。このゲイト絶縁膜５０４は酸化珪素膜や窒化珪素膜であっても良いが、信頼性をより高めるためにはＳｉＯＮ膜を用いるのが好ましい。
【００３８】
このＳｉＯＮ膜の作製を以下に記す。
ＳｉＯＮ膜の作製に際して、まず処理室内の圧力を０．１〜１０ｔｏｒｒ本実施例では０．３ｔｏｒｒに保持して、酸素を２００ＳＣＣＭの流量で流し、ＲＦパワーを１００Ｗ加えて酸素をプラズマ状態にした。このような方法により結晶性珪素膜の表面を酸素プラズマで処理した。この処理を３０秒〜３分、本実施例では１分間行った。
【００３９】
その後処理室内を１０−４〜１０−５ｔｏｒｒの真空度に保持して酸素プラズマ処理により生じた不純物を排出する。
このような処理を実施例１に示したように合計３回繰り返した。
そしてこのように処理した結晶性珪素膜の表面にＳｉＯＮ膜を１５０ｎｍの厚さに形成した。
【００４０】
この時のＳｉＯＮ膜の成膜条件は次の通りである。
ＲＦパワー    ２００Ｗ
ガス流量      ＳｉＨ４：１０ＳＣＣＭ    Ｎ２Ｏ：２００ＳＣＣＭ
ガス圧力      ０．３ｔｏｒｒ
成膜温度      ３５０℃〜４００℃
【００４１】
このような条件により結晶性珪素膜上にＳｉＯＮ膜を１５０ｎｍの厚さに形成した。
こうして図５（Ａ）に示す状態を得る。
【００４２】
次にゲイト電極を構成するためのアルミニウム膜５０５を４００ｎｍの厚さにスパッタ法で成膜する。このアルミニウム膜中にスカンジウムを０．２重量％含有させてもよい。
【００４３】
このゲイト電極を構成するアルミニウム膜５０５を形成するに際して、このゲイト絶縁膜５０４であるＳｉＯＮ膜に対して温度３００℃、圧力１０−６ｔｏｒｒで加熱処理を行い、その後ゲイト絶縁膜５０４上にゲイト電極となるアルミニウム膜５０５をスパッタ法で形成することはゲイト電極とゲイト絶縁膜との界面特性を向上させる上では有効である。
【００４４】
そして，公知のフォトリソグラフィー工程により、レジストマスクを形成し、さらにエッチングを行う。こうしてアルミニウムであるパターン（ゲイト電極）５０７を得る。（図５（Ｃ））
【００４５】
次に図５（Ｃ）に示すようにゲイト電極５０７を陽極とした陽極酸化を行い、緻密な膜質を有する陽極酸化膜５０８を８０ｎｍの厚さに成膜する。この陽極酸化膜５０８は、ゲイト電極の表面や側面におけるヒロックの発生を抑制するために機能する。
【００４６】
この緻密な陽極酸化膜は、その厚さが５０ｎｍ以上あれば問題ないことが判明している。この緻密な陽極酸化膜は、電解溶液として３％の酒石酸を含んだエチレングルコール溶液を用い、この溶液中において、アルミニウムパターンを陽極として、白金を陰極として行われる。この陽極酸化膜の厚さは印加する電圧によって制御することができる。
【００４７】
次に図５（Ｄ）に示す工程において、ソース及びドレイン領域を形成するための不純物イオンの注入を行う。この工程においては、ソース／ドレイン領域を形成するための条件で不純物イオンの注入を行う。ここでは、基板の全面にＰイオンの注入をプラズマドーピング法で行う。（図５（Ｄ））
【００４８】
上記不純物イオンの注入が終了したら、レーザー光の照射によるアニールをソース及びドレイン領域に対して行う。
【００４９】
この工程でソース領域５０９とチャネル形成領域５１０とドレイン領域５１１とが自己整合的に形成される。
【００５０】
この工程において、ゲイト電極５０７の上部は、不純物イオンの注入によるヒロック発生の抑制措置が施されている。また陽極酸化膜５０８の存在によるヒロック発生の抑制素子が施されている。ゲイト電極の表面におけるヒロックの発生は抑制される。
【００５１】
また、ゲイト電極５０７の側面には、陽極酸化膜５０８が形成されているので、そこでのヒロックの発生も抑制される。
【００５２】
なお、ゲイト電極５０７の側面においては、陽極酸化膜のみの抑制効果であるので、その効果が懸念される。しかし、そもそもゲイト電極側面の面積は小さいので、陽極酸化膜による抑制効果で十分である。
【００５３】
次に図５（Ｅ）に示すように層間絶縁膜５１２として酸化珪素膜または酸化窒化珪素膜を成膜する。この工程において、成膜時の加熱が行われる。
【００５４】
この工程においても不純物イオンの注入による抑制効果と陽極酸化膜の形成による抑制効果により、ゲイト電極（及びそこから延在したゲイト配線）の表面にヒロックが発生してしまうことを抑制することができる。
【００５５】
この後層間絶縁膜５１２に対してコンタクトホールの形成を行った。
そしてソース電極５１３およびドレイン電極５１４となるアルミニウム膜を形成した。
この時この層間絶縁膜に対して温度３００℃、圧力１０−６ｔｏｒｒで加熱処理を行いソース電極およびドレイン電極となるアルミニウム膜をスパッタ法で形成することはアルミニウム膜のステップカバレジを良くするためには有効である。
【００５６】
またゲイト電極５０７に対するコンタクトホールの形成も同時に行われる。この際、ゲイト電極の表面には２度にわたり不純物イオンが注入され、ヒロックの発生を抑制する対策を講じられているので、この工程におけるヒロックの発生を抑制することができる。
【００５７】
そして最後に３００℃〜４００℃、ここでは３５０℃の水素雰囲気中での加熱処理を行い薄膜トランジスタを完成させる。この工程においても、ヒロックの発生を抑制することができる。
【００５８】
以上の如く本発明を利用して薄膜トランジスタを完成させた。
この薄膜トランジスタについてしきい値電圧を測定したところ０．３Ｖの結果となった。比較のため本発明を実施しないで作製した薄膜トランジスタのしきい値電圧は−１．１Ｖであった。これより本発明を実施したことによりしきい値電圧が正方向へシフトした薄膜トランジスタが得られることがわかる。
【００５９】
また本実施例では、酸素プラズマを作りだす時のＲＦパワーを１００Ｗにしたが、このＲＦパワーを２００Ｗ、および３００Ｗとして得られた薄膜トランジスタのしきい値電圧をＲＦパワーを１００Ｗとした時のものと合わせて図６に示した。ＲＦパワー０の時が本発明を実施しないときのしきい値電圧を示している。何れのＲＦパワーにおいても本発明の効果が表れていることがわかる。
【００６０】
〔実施例３〕
本実施例はＳｉＯＮ膜を作製する際に、酸素を添加して作製した例を示す。
本実施例で得られたＳｉＯＮ膜の評価を行うため、実施例１と同様な方法によりＣ−Ｖ特性の測定および電界強度と電流との関係を測定した。
【００６１】
まず、試料としてＰ型単結晶シリコンウエハー、抵抗率として２〜３Ωｃｍのものを準備し、その上にＳｉＯＮ膜を形成する。
シリコンウエハーの表面に形成するＳｉＯＮ膜は、１００ｎｍの厚さに形成した。
【００６２】
この時のＳｉＯＮ膜の成膜条件は次の通りである。
ＲＦパワー    ２００Ｗ
ガス流量      ＳｉＨ４：１０ＳＣＣＭ    Ｎ２Ｏ：１８０ＳＣＣＭ
Ｏ２：２０ＳＣＣＭ
ガス圧力      ０．３ｔｏｒｒ
成膜温度      ３５０℃〜４００℃
このような条件によりシリコンウエハー上にＳｉＯＮ膜を１００ｎｍの厚さに形成した。
【００６３】
そしてシリコンウエハーにスパッタ法にてアルミニウム電極をウエハーに接して設け、加えてＳｉＯＮ膜上にもアルミニウム電極を設けて測定用の試料を作製した。
【００６４】
そして本発明の効果を示すためＣ−Ｖ特性の測定を行った。その方法は先ず、１ＭＨｚの周波数、電圧を−１０Ｖ〜１０Ｖまで変化させて測定し、その後酸化珪素膜上のアルミニウム電極に−１７Ｖの電圧を加えて窒素雰囲気中、温度１５０℃にて１時間Ｂ−Ｔ処理を行った。その後再度、Ｃ−Ｖ特性の測定を１ＭＨｚの周波数、電圧−１０Ｖ〜１０Ｖまで変化させて測定した。さらにこの後酸化珪素膜上のアルミニウム電極に＋１７Ｖの電圧を加えて窒素雰囲気中、温度１５０℃にて１時間Ｂ−Ｔ処理を行った。そして再度Ｃ−Ｖ特性の測定を１ＭＨｚの周波数、電圧−１０Ｖ〜１０Ｖまで変化させて測定した。
【００６５】
これらの結果を図８（Ａ）に示す。
図中Ｉｎと表示したものが、ＢＴ処理をしていないもの、−ＢＴとしたものが−１７Ｖの電圧を加えてＢ−Ｔ処理をしたもの、＋ＢＴとしたものが、＋１７Ｖの電圧を加えてＢ−Ｔ処理をしたものである。
【００６６】
比較のため本発明による酸素を添加させないで成膜したＳｉＯＮ膜に対してＣ−Ｖ特性の測定を行った場合の結果を図８（Ｂ）に示す。その場合の成膜条件は以下の通り。
ＲＦパワー    ２００Ｗ
ガス流量      ＳｉＨ４：１０ＳＣＣＭ    Ｎ２Ｏ：２００ＳＣＣＭ
ガス圧力      ０．３ｔｏｒｒ
成膜温度      ３５０℃〜４００℃
【００６７】
本発明によに酸素を添加した場合には、酸素を添加しない場合に比べてフラットバンド電圧が正の方向へ移動していることがわかり、ＢＴシフトも小さくなっていることがわかる。
【００６８】
また本実施例で作製した試料によって得られた電界強度と電流との関係を、電界強度を横軸に電流を縦軸にとって、示したものを図９（Ａ）（Ｂ）に示した。この場合も（Ｂ）は比較のため酸素を添加しないで成膜したＳｉＯＮ膜に対してのものの測定結果である。
【００６９】
酸素を添加して成膜したものは、実施しないものに比較してリーク電流が小さいことがわかる。
また本実施例ではＳｉＨ４／Ｎ２Ｏ／Ｏ２を１０／１８０／２０ＳＣＣＭという条件で成膜した場合の例を示したが、ＳｉＨ４／Ｎ２Ｏ／Ｏ２を１０／１６０／４０ＳＣＣＭという条件で成膜した場合も同様な効果がみられた。
【図面の簡単な説明】
【００７０】
【図１】Ｃ−Ｖ特性を示す図
【図２】電界強度と電流との関係を示す図
【図３】ＳＩＭＳのデプスプロフアイルを示す図
【図４】ＳＩＭＳのデプスプロフアイルを示す図
【図５】薄膜トランジスタの作製工程を示す図
【図６】ＲＦパワーに対するしきい値電圧を示す図
【図７】ＲＦパワーに対するフラットバンド電圧を示す図
【図８】Ｃ−Ｖ特性を示す図
【図９】電界強度と電流との関係を示す図
【符号の説明】
【００７１】
５０１  ガラス基板
５０２  下地膜
５０３  活性層
５０４  ゲイト絶縁膜
５０５  アルミニウム膜
５０７  ゲイト電極
５０８  陽極酸化膜
５０９  ソース領域
５１０  チャネル形成領域
５１１  ドレイン領域
５１２  層間絶縁膜
５１３  ソース電極
５１４  ドレイン電極                                                                       
【図１】
2005051228.tif 000003
【図２】
2005051228.tif 000004
【図３】
2005051228.tif 000005
【図４】
2005051228.tif 000006
【図５】
2005051228.tif 000007
【図６】
2005051228.tif 000008
【図７】
2005051228.tif 000009
【図８】
2005051228.tif 000010
【図９】
2005051228.tif 000011