(57)【要約】      （修正有）【課題】コア基板を有さず、反りの低減が可能な配線基板を提供する。【解決手段】半導体チップを接続する配線基板１であって、第一主表面ＭＰ１及び第二主表面ＭＰ２が誘電体層にて形成されるように、２以上の誘電体層と２以上の導体層とが交互に積層された積層体ＢＵと、第一主表面及び第二主表面上に形成される複数の金属端子パッドＰＤ１、ＰＤ２と、積層体を補強して平坦度を確保する補強枠ＳＴとを有する。半導体チップ及び補強枠は第一主表面に配置され、金属端子パッドの少なくとも一部のものが、積層体内に位置する内部導体層にビアを介して導通するとともに、金属端子パッドと半導体チップとが半田接続部を介してフリップチップ接続され、誘電体層のヤング率が０．０１ＧＰａ以上０．３ＧＰａ以下である。誘電体層のヤング率が低いので、誘電体層と導体層の熱膨張係数の差によって生じる熱応力を吸収できる。【選択図】図１
2005302943.tif 000002
【特許請求の範囲】
【請求項１】
コア基板を有さず、かつ半導体チップを接続する配線基板であって、
第一主表面及び第二主表面が誘電体層にて形成されるように、２以上の誘電体層と２以上の導体層とが交互に積層された積層体と、
前記第一主表面及び前記第二主表面上に形成される複数の金属端子パッドと、
前記積層体を補強して平坦度を確保する補強枠と、
を有し、前記半導体チップ及び前記補強枠は前記第一主表面に配置され、
前記金属端子パッドの少なくとも一部のものが、前記積層体内に位置する内部導体層にビアを介して導通するとともに、
前記金属端子パッドと前記半導体チップとが半田接続部を介してフリップチップ接続され、
前記誘電体層のヤング率が０．０１ＧＰａ以上０．３ＧＰａ以下であることを特徴とする配線基板。
【請求項２】
全ての前記導体層の熱膨張係数が１５ｐｐｍ／℃以上２５ｐｐｍ／℃以下である請求項１記載の配線基板。
【請求項３】
前記第一主表面に最も近い導体層の配線密度が５０％以上９０％以下であり、かつ、前記第二主表面に最も近い導体層の配線密度が５０％以上９０％以下である請求項１または請求項２に記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板に関するものである。
【背景技術】
【０００２】
近年、電子機器における高機能化並びに軽薄短小化の要求により、ＩＣチップやＬＳＩ等の電子部品では高密度集積化が急速に進んでおり、これに伴い、電子部品を搭載するパッケージ基板には、従来にも増して高密度配線化及び多端子化が求められている。
【０００３】
このようなパッケージ基板としては、現状において、ビルドアップ多層配線基板が採用されている。ビルドアップ多層配線基板とは、補強繊維に樹脂を含浸させた絶縁性のコア基板（ＦＲ−４等のガラスエポキシ基板）のリジッド性を利用し、その両主表面上に、誘電体層と導体層とが交互に配されたビルドアップ層（以下、積層体とも記す）を形成したものである。このようなビルドアップ多層配線基板では、積層体において高密度配線化が実現されており、一方、コア基板は補強の役割を果たす。そのため、コア基板は、積層体と比べて非常に厚く構成され、またその内部にはそれぞれの主表面に配された積層体間の導通を図るための配線（例えば、スルーホール導体と呼ばれる）が厚さ方向に貫通形成されている。ところが、使用する信号周波数が１ＧＨｚを超える高周波帯域となってきた現在では、そのような厚いコア基板を貫通する配線は、大きなインダクタンスとして寄与してしまうという問題があった。
【０００４】
そこで、そのような問題を解決するため、下記特許文献１に示されるような、コア基板を有さず、高密度配線化が可能な積層体を主体とした配線基板が提案されている。このような配線基板では、コア基板が省略されているため、全体の配線長が短く構成され、高周波用途に供するのに好適である。このような配線基板を製造するためには、下記特許文献１の段落００１２〜００２９及び図１〜４に記載されているように、金属板上に積層体を形成した後、該金属板をエッチングすることにより薄膜の積層体のみを得る。そして、この積層体が配線基板とされる。
【特許文献１】特開２００２−２６１７１号公報
【発明の開示】
【０００５】
金属板から分離された薄膜の積層体には、ＩＣ接続側に配線基板のリジッド性を確保するための補強枠（以下、スティフナとも記す）が設置される。補強枠の材料としては銅合金やＳＵＳ３０４が用いられ、誘電体層としてはエポキシ系樹脂が使用される。補強枠を積層体に接続するときには接着剤を用い、接着剤を固化するために１５０℃程度で真空キュアする。補強枠に用いる銅合金の熱膨張係数は１７．７ｐｐｍ／℃程度である。誘電体層はエポキシ系樹脂を主成分としており、その熱膨張係数は５５ｐｐｍ／℃程度である。従来の配線基板では、これらの熱膨張係数の違いから、配線基板に反りが生じてしまう問題があった。すなわち、真空キュアが終了して冷却される時に補強枠は僅かしか縮まないが、誘電体層を含む配線基板は大きく縮むため図３（ｃ）のように弓型になるのである。
【０００６】
一方、導体層の配線密度の差に起因する反りもある。導体層は、層によって配線密度が異なる。例えば半導体チップと接続されるための金属端子パッドを構成する導体層は配線密度が小さく、マザーボード接続側の金属端子パッドを構成する導体層は配線密度が高い。その理由は、半導体チップ接続側の金属端子パッドは一般に小さく作られているためである。導体層として銅合金を用いた場合、その熱膨張率は１７．７ｐｐｍ／℃程度であり、エポキシ樹脂を主成分とする誘電体層は５５ｐｐｍ／℃程度である。そのため、配線密度の低い半導体チップ接続側の面と、配線密度の高いマザーボード接続側の面で熱膨張率に差が生じて、反りが発生してしまう。ビルドアップ工程は１７０℃程度の高温がかかるので、ビルドアップ工程が終了して冷却された配線基板に応力がかかり、反りが生じるのである。半導体チップを接続する金属端子パッドは配線基板の中央部に配置されているので、図４（ｃ）のように、中央部が凹むように変形する。
【０００７】
本発明は上述のような事情を背景になされたもので、導体層と誘電体層を交互に積層した積層体と、該積層体を補強して平坦度を確保する補強枠を備え、反りの低減が可能な配線基板を提供することを課題とする。
【課題を解決するための手段および発明の効果】
【０００８】
上記課題を解決するために本発明の配線基板は、コア基板を有さず、かつ導体チップを接続する配線基板であって、第一主表面及び第二主表面が誘電体層にて形成されるように、２以上の誘電体層と２以上の導体層とが交互に積層された積層体と、第一主表面及び第二主表面上に形成される複数の金属端子パッドと、積層体を補強して平坦度を確保する補強枠と、を有し、半導体チップ及び補強枠は第一主表面に配置され、金属端子パッドの少なくとも一部のものが、積層体内に位置する内部導体層にビアを介して導通するとともに、金属端子パッドと半導体チップとが半田接続部を介してフリップチップ接続され、誘電体層のヤング率が０．０１ＧＰａ以上０．３ＧＰａ以下であることを主要な特徴とする。
【０００９】
本発明では、ヤング率の低い高分子材料を誘電体層に用いることで、反りの少ない配線基板を提供する。具体的には、誘電体層のヤング率を０．０１ＧＰａ以上０．３ＧＰａ以下とする。補強枠と誘電体層との熱膨張率の違いによって積層体に応力がかかったとしても、誘電体層自体が変形するので応力を緩和でき、積層体の反りを低減できる。ヤング率が０．３ＧＰａ以上だと誘電体層が変形しにくく、応力を十分に緩和できない場合がある。また、ヤング率が０．０１ＧＰａ以下では柔らかすぎて配線基板に好適に使用できない。ヤング率が０．０１ＧＰａ以上０．３ＧＰａ以下の物質としては例えばＡＢＦ−ＬＥ  ＣｏｄｅＴ３（商品名：味の素ファインテクノ株式会社製）を例示できる。
【００１０】
誘電体層のヤング率を上記範囲内にするとともに、導体層に熱膨張係数の小さい材料を用いると、さらに反りを低減することができる。具体的には、誘電体層のヤング率を０．０１ＧＰａ以上０．３ＧＰａ以下とし、全ての導体層の熱膨張係数を１５ｐｐｍ／℃以上２５ｐｐｍ／℃以下とするとよい。また、導体層の配線密度の差を小さくすることで、さらに反りを低減することができる。具体的には、半導体チップ接続側の主表面に最も近い導体層の配線密度を５０％以上９０％以下とし、かつ、マザーボード接続側の主表面に最も近い導体層の配線密度を５０％以上９０％以下とする。このようにすると各導体層の配線密度の差は４０％以下となり、反りが低減できるのである。
【発明を実施するための最良の形態】
【００１１】
以下、本発明に係わる実施形態を、図面を用いて説明する。
図１（ａ）は、本発明の一実施形態を示す概略断面図である。誘電体層と導体層が交互に積層されて、積層体ＢＵを構成している。その第一主表面ＭＰ１には半導体チップと接続するための、周知の半田で構成された突起状の金属端子（半田バンプ）ＦＢが形成されている。また、第一主表面ＭＰ１には配線基板１００を補強して平坦性を確保するための補強枠（スティフナー）ＳＴが接着されている。本発明の配線基板はコア基板を有さないので、補強枠を使用しないと曲がりやすく、半田バンプＦＢと半導体チップとの接続が難しくなる。
【００１２】
次に図１（ｂ）を用いて、さらに詳細に説明をする。図１（ｂ）は、本発明の配線基板の要部断面図である。積層体１００は、導体層Ｍ１〜Ｍ４と誘電体層Ｂ１〜Ｂ４が交互に積層されてなる。そして、誘電体層Ｂ４の表面にはソルダーレジストＳＲが形成されている。導体層Ｍ１〜Ｍ４は銅を主成分としている。第一主表面ＭＰ１には複数の金属端子パッドＰＤ１が形成されている。金属端子パッドＰＤ１は、半導体チップなどをフリップチップ接続するためのパッドである半田ランドを構成する。また、第二主表面ＭＰ２側の金属端子パッドＰＤ２は、配線基板自体をマザーボードにピングリッドアレイ（ＰＧＡ）あるいはボールグリッドアレイ（ＢＧＡ）により接続するための裏面ランドとして利用されるものである。一方、導体層Ｍ１およびＭ２はビアＶ１によって層間接続されている。同様にして、導体層Ｍ２およびＭ３はビアＶ２によって、導体層Ｍ３およびＭ４はビアＶ３によって層間接続がなされている。このようにして、ハンダバンプＦＢから金属端子パッドＰＤ２への電気導通路が形成されている。
【００１３】
半導体チップと接続用の金属端子パッドＰＤ１と比較すると、マザーボード接続用の金属端子パッドＰＤ２は大きく作られている。そのため、導体層Ｍ１の配線密度は低く、導体層Ｍ４の配線密度は高くなっている。前述したように、この配線密度の違いが反りを生じる原因となる。
【００１４】
図２（ａ)に示すように、金属端子パッドＰＤ１は配線基板１の略中央部分に格子状に配列し、各々その上に形成された半田バンプＦＢとともにチップ搭載部４０を形成している。また、図２（ｂ)に示すように、金属端子パッドＰＤ２も、格子状に配列形成されている。
【００１５】
以上説明した積層体ＢＵは、例えば金属基板に周知のビルドアップ法を用いて積層形成し、金属板をエッチング除去することで製造できる。図３は、補強枠を接着した時の反り発生を示す断面概念図である。図３（ａ）に示すように、積層体ＢＵの第一主表面ＭＰ１側に、平坦性を確保するための補強枠ＳＴを接着する。補強枠ＳＴの接着は接着剤を用いて行われるが、接着剤の固化のためにキュア（例えば１５０℃程度）を施している。この工程が終了して冷却されると、図３（ｂ）に示すように、補強枠および積層体の収縮応力が生じる。それぞれの熱膨張係数が異なるため、補強枠ＳＴの収縮応力は小さく、積層体ＢＵの収縮応力は大きい。そのため冷却が完了すると、図３（ｃ）に示すように、弓状に変形してしまう。しかし誘電体層Ｂ１〜Ｂ４にヤング率が低く、０．０１ＧＰａ以上０．３ＧＰａ以下の高分子材料を使用すると、図３（ｃ’）に示すように積層体ＢＵ自体が変形することで収縮応力を緩和し、反りを低減できる。
【００１６】
図４は、導体層間の配線密度に起因する反りの発生を示す概略断面図である。図４（ａ）は金属板上に積層体ＢＵを積層する工程の断面図を示している。ビルドアップ工程中は例えば１７０℃程度の高温状態となる。積層体を室温まで冷却すると、図４（ｂ）に示すように、第一主表面ＭＰ１側の収縮応力と第二主表面ＭＰ２側の収縮応力が生じる。ＭＰ１側の収縮応力は大きく、ＭＰ２側の収縮応力は小さい。金属端子パッドＰＤ１を形成する導体層Ｍ１と、金属端子パッドＰＤ２を形成する導体層Ｍ２とで、その配線密度が異なるために差が出るのである。金属端子パッドＭ１は配線基板の中央部に配列されているので、特に中央部に収縮応力が生じやすい。金属板をエッチングすると図４（ｃ）のように、積層体の中央部が凹んだ形に変形する。しかし誘電体層Ｂ１〜Ｂ４に０．０１ＧＰａ以上０．３ＧＰａ以下の高分子材料を使用すれば、このような反りは低減され、略平坦な積層体ＢＵが得られる。なお、導体層の熱膨張係数を１５ｐｐｍ／℃以上２５ｐｐｍ以下とすることが望ましい。また、第一主表面に最も近い導体層Ｍ１の配線密度を５０％以上９０％以下とし、第二主表面に最も近い導体層Ｍ４の配線密度を５０％以上９０％以下とすることで、これら導体層Ｍ１とＭ４の配線密度の差を４０％以下とすると更に望ましい。
【００１７】
図４のように、積層体ＢＵを金属板上に積層した後、該金属板をエッチング除去する方法では金属板が支持基盤としての強度を保つ必要があるので、その厚さを例えば０．８ｍｍ程度とする必要がある。この場合、金属板をエッチング除去するのに３０分程度の比較的長い時間が必要とされていた。このような問題点は、下記のような製造方法によって解決できる。図５および図６に本発明の配線基板の製造方法を示す。この製造方法は金属箔Ｍ１，Ｍ１’が密着してなる金属箔密着体を使用する点に特徴がある。工程１では、支持基盤２０上に形成された下地誘電体シート２１上に積層体ＢＵが形成されている。ここで誘電体層には、ヤング率が０．０１ＧＰａ以上０．３ＧＰａ以下の高分子材料が用いられる。また、下地誘電体シート２１の主表面に包含されるように金属箔密着体が配され、該金属箔密着体を包むように第一誘電体層Ｂ２が配されている。そして金属箔密着体の上に、周知のビルドアップ工程を用いて、誘電体層Ｂ２〜Ｂ４および導体層Ｍ２〜Ｍ４が積層されている。次に積層体ＢＵの周辺部（図中の破線部）を除去し、積層体の端面１０１を露出させる（工程２）。そして、金属箔密着体を剥離することで、積層体ＢＵを支持基盤２０および下地誘電体シートから分離する（工程３）。次に積層体ＢＵ側についた金属箔Ｍ１にパターニングを施し、エッチングすることで半導体チップ接続側の金属端子パッドＰＤ１を形成する（工程４）。すなわち、金属箔Ｍ１は金属端子パッドＰＤ１を構成するための導体層として使用される。この後、金属端子パッドＰＤ１側に誘電体層Ｂ１を積層し、金属パッドＰＤ１が開口するように選択的にエッチングする。このように形成された積層体ＢＵの、半導体チップ接続側（ＰＤ１のある側）に補強枠を接着すると、図１（ａ），（ｂ）の配線基板１が形成される。上記方法によると金属板をエッチングする必要はないので、工程時間の短縮化を図ることができる。また、誘電体層Ｂ１〜Ｂ４に比較的ヤング率の低い物質を使用しているので、反りを低減できる。
【実施例１】
【００１８】
本発明の効果を確認するために、以下の実験をおこなった。まず、上述の製造方法を用いて図１（ｂ）の構造を有する薄膜の積層体ＢＵを得た。本発明に属する実施例には、誘電体層Ｂ１〜Ｂ４としてヤング率が０．０２５ＧＰａ、熱膨張係数１３２ｐｐｍ／℃のＡＢＦ−ＬＥ  ＣｏｄｅＴ３（商品名：味の素ファインテクノ株式会社製）を使用した。一方、本発明外の比較例としてのサンプルには、誘電体層Ｂ１〜Ｂ４に、ヤング率が２．４ＧＰａ、熱膨張係数が５５ｐｐｍ／℃のエポキシ樹脂を主体としたＡＢＦ−ＧＸ  Ｃｏｄｅ３（商品名：味の素ファインテクノ株式会社製）を使用した。その後、実施例および比較例の第一主表面に補強枠ＳＴを１５０℃で接着した。各サンプルとも、導体層Ｍ１〜Ｍ４および補強枠ＳＴの材料として熱膨張係数が１７．７ｐｐｍ／℃の銅合金を用いた。
【００１９】
上記サンプルを作成した後、反り量を測定した。その結果を図７に示す。本発明に属する実施例（ＡＢＦ−ＬＥ  ＣｏｄｅＴ３）は平均反り量が４９μｍであり、本発明外の比較例（ＡＢＦ−ＧＸ  Ｃｏｄｅ３）は平均反り量が１２８μｍであった。この結果から、実施例は反りが低減できることが確認できた。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態を示す（ａ）断面図および（ｂ）要部断面図。
【図２】本発明の一実施形態を示す（ａ）表面図および（ｂ）裏面図。
【図３】補強枠を接着した時の反り発生を示す断面図。
【図４】導体層間の配線密度に起因する反り発生を示す断面図。
【図５】配線基板の製造方法の一例を示す工程図。
【図６】図５に続く工程図。
【図７】誘電体層と反り量の関係を示すグラフ。
【符号の説明】
【００２１】
１    配線基板
２０    支持基盤
２１    下地誘電体層
ＢＵ    積層体
ＭＰ１    第一主表面
ＭＰ２    第二主表面
Ｍ１    第一導体層（金属箔）
Ｂ１    第一誘電体層
ＰＤ１    金属端子パッド
ＳＴ    補強枠
ＦＢ    半田バンプ
【図１】
2005302943.tif 000003
【図２】
2005302943.tif 000004
【図３】
2005302943.tif 000005
【図４】
2005302943.tif 000006
【図５】
2005302943.tif 000007
【図６】
2005302943.tif 000008
【図７】
2005302943.tif 000009