(57)【要約】【課題】  ペルチェ素子駆動回路において、低消費電力化と、回路における発熱の抑制と、誘導起電力およびノイズに起因する回路の誤動作と、電源異常および漏話等の回避と、伝送光のジッタの低減と、素子破壊の防止とが可能な、ペルチェ素子駆動回路を提供する。【解決手段】  駆動電流の方向に応じてＬＤ６０の温度を調節するペルチェ素子５９を駆動するペルチェ素子駆動回路５２において、駆動電流を平滑した平滑電流を第１の方向又は第２の方向からペルチェ素子５９に供給して駆動させるとともに第１の方向又は第２の方向に基づいて誘導起電力を発生するブリッジ回路４０と、ブリッジ回路４０にて発生した誘導起電力の充電と充電された蓄積エネルギーの放電とを行なう充放電回路と、ＬＤ６０の動作状態に基づいて充放電回路の充電又は放電を制御する充放電制御回路とをそなえて構成する。【選択図】        図２
2005166829.tif 000002
【特許請求の範囲】
【請求項１】
駆動電流の方向に応じて光源素子の温度を調節するペルチェ素子を駆動するペルチェ素子駆動回路において、
該駆動電流を平滑した平滑電流を、少なくとも第１の方向又は第２の方向から該ペルチェ素子に供給して駆動させるとともに、上記の第１の方向又は第２の方向に基づいて誘導起電力を発生するブリッジ回路と、
該ブリッジ回路にて発生した該誘導起電力の充電と、充電された蓄積エネルギーの放電とを行なう充放電回路と、
該光源素子の動作状態に基づいて該充放電回路の充電又は放電を制御する充放電制御回路とをそなえて構成されたことを特徴とする、ペルチェ素子駆動回路。
【請求項２】
該ブリッジ回路が、該駆動電流を平滑し該平滑電流を該ペルチェ素子に供給して駆動させるとともに、該誘導起電力を発生する誘導性素子を含むフィルタを設けるとともに、
該充放電回路が、該フィルタの誘導性素子にて発生した該誘導起電力を再利用するための充電と該蓄積エネルギーの放電とを行なう容量性素子を設けて構成されたことを特徴とする、請求項１記載のペルチェ素子駆動回路。
【請求項３】
該充放電回路が、さらに、
該誘導起電力を整流する複数の整流ダイオードをそなえて構成されたことを特徴とする、請求項１又は請求項２記載のペルチェ素子駆動回路。
【請求項４】
駆動電流の方向に応じて光源素子の温度を調節するペルチェ素子を駆動するペルチェ素子駆動回路における、ペルチェ素子駆動方法において、
該ペルチェ素子駆動回路のブリッジ回路が、該駆動電流によって、該ペルチェ素子を駆動する駆動ステップと、
該ブリッジ回路にて発生した該誘導起電力の充電と充電された蓄積エネルギーの放電とを行なう充放電回路が、該駆動ステップにおける該駆動によって発生する該ブリッジ回路の誘導起電力を充電する充電ステップと、
該充電ステップにて充電された該充放電回路が、外部切り替え制御信号に基づいて、蓄積したエネルギーを電源として該ブリッジ回路に対して放電する電源再利用ステップとをそなえたことを特徴とする、ペルチェ素子駆動方法。
【請求項５】
駆動電流の方向に応じて光源素子の温度を調節するペルチェ素子と、
該光源素子の温度を検出する温度検出素子と、
該駆動電流を該光源素子に供給するペルチェ素子駆動回路と、
該ペルチェ素子駆動回路から出力される該駆動電流のモニタ信号と、該温度検出素子が検出した該光源素子の温度とのそれぞれに基づいて、該駆動電流の方向および電流値を、該ペルチェ素子駆動回路に入力する温度制御回路とをそなえ、
該ペルチェ素子駆動回路が、
該駆動電流を平滑した平滑電流を、少なくとも第１の方向又は第２の方向から該ペルチェ素子に供給して駆動させるとともに、上記の第１の方向又は第２の方向に基づいて誘導起電力を発生するブリッジ回路と、
該ブリッジ回路にて発生した該誘導起電力の充電と、充電された蓄積エネルギーの放電とを行なう充放電回路と、
該光源素子の動作状態に基づいて該充放電回路の充電又は放電を制御する充放電制御回路とをそなえて構成されたことを特徴とする、伝送光出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば光伝送装置に設けられたレーザーダイオード（ＬＤ：Laser Diode）の動作温度を一定に維持することにより、レーザーダイオードの発光波長を一定に制御するペルチェ素子（ＴＥＣ：Thermo Electronic Cooler）駆動回路に用いて好適な、ペルチェ素子駆動回路，ペルチェ素子駆動方法および伝送光出力回路に関する。
【背景技術】
【０００２】
一般に、光通信ネットワークは、超高速かつ大容量のデータを伝送するために、ＷＤＭ方式（Wavelength Division Multiplexing：波長多重方式）を用いて、複数の波長の信号光（伝送光）が多重化された波長多重光を伝送している。光通信ネットワークに設けられた光伝送装置は、安定した発光波長の信号光を出力するレーザーダイオード（光源素子）を用いるとともに、レーザーダイオードの発光波長間隔を狭くすることにより、波長多重数を増加させ、伝送容量の拡大を図っている。
【０００３】
このレーザーダイオードの特性は、その発光波長が、レーザーダイオード自身の温度に応じて変動する。このため、レーザーダイオードの冷却および加熱を行なうペルチェ素子が、レーザーダイオードに物理的に接触するように設けられ、このペルチェ素子が以下に述べるペルチェ素子駆動回路（ペルチェ素子ドライブ回路）と温度制御回路とによって冷却又は加熱され、これにより、レーザーダイオードの温度が一定に保持され、レーザーダイオードが発光する信号光の波長が安定化するようにされている。
【０００４】
（ｉ）レーザーダイオードの温度制御
（ｉ−１）ペルチェ素子
図１９はペルチェ素子を用いた温度制御を説明するための図である。この図１９に示すペルチェ素子５９は、異なるエネルギー準位間における電子の遷移によって生じる発熱および吸熱の効果を用いてレーザーダイオード６０を加熱又は冷却し、かつその加熱又は冷却を電流方向に応じて切り替え可能なものであって、レーザーダイオード６０に接触する上部平板２００と、電源９１に接続された下部平板２０１と、Ｎ型半導体素子９０ａと、Ｐ型半導体素子９０ｂとを有する。
【０００５】
ここで、電流Ｉ１は、Ｎ型半導体素子９０ａの下部から上部電極を介してＰ型半導体素子９０ｂに流れ、電子は、上部電極からＮ型半導体素子９０ａに移動するためのエネルギーを上部電極から取得し、下部電極に対してその取得したエネルギーを放出する。従って、上部電極は吸熱され下部電極は発熱する。一方、電流Ｉ２は、電流Ｉ１の電流方向と逆に、上部電極は発熱し下部電極は吸熱される。これにより、電流方向によって上部平板２００は冷却又は加熱される。
【０００６】
（ｉ−２）デューティー比
また、冷却又は加熱の制御量は、パルス幅変調（パルス幅変調：Pulse Width Modulation）のデューティー比（Duty比）を用いて決定される。
図２０はデューティー比を説明するための図である。デューティー比とは、この図２０に示す周期的パルス列のパルス幅（時間）Ｔ１とパルス繰り返し周期（時間）Ｔ２との比（Ｔ１／Ｔ２）を意味する。例えば、デューティー比が５０％とは、パルス幅Ｔ１が繰り返し周期Ｔ２の１／２であることを表す。換言すれば、繰り返し周期Ｔ２が、Ｈ（High）又はＬ（Low）を表す１ビットの時間幅に相当するとした場合、デューティー比とは１ビットの時間幅のうちのパルスが占有する時間幅の割合を表す。
【０００７】
（ｉｉ）レーザーダイオードモジュールおよびペルチェ素子駆動回路
次に、図２１および図２２を参照してレーザーダイオードモジュールおよびペルチェ素子駆動回路について説明する。
（ｉｉ−１）レーザーダイオードモジュールおよび発光モジュール（伝送光出力回路）
図２１は光伝送装置における発光モジュールの要部を示す図である。この図２１に示す発光モジュール１５０は、フレーム等の電気信号を、レーザーダイオードモジュール５７内に設けられたレーザーダイオード６０に入力し、そのフレームを光変調し、その変調した光伝送信号を出力する。また、レーザーダイオードモジュール５７は、ペルチェ素子５９と、レーザーダイオード６０の温度を検出するサーミスタ５８とを設けている。さらに、温度制御回路５１は、ペルチェ素子駆動回路１００から出力される２本の電流方向と、サーミスタ５８が検出したレーザーダイオード６０の温度（温度情報）とのそれぞれをモニタし、電流方向と温度とに基づいて、ペルチェ素子５９に流す電流方向と適切な電流値とを決定し、決定した電流方向および電流値をペルチェ素子駆動回路１００に入力する。これにより、ペルチェ素子５９から出力される信号光の波長が適切に制御される。
【０００８】
（ｉｉ−２）ペルチェ素子駆動回路
図２２は従来のペルチェ素子駆動回路のブロック図である。この図２２に示すペルチェ素子駆動回路１００は、ペルチェ素子（ＴＥＣ）５９の温度が正常な温度範囲から外れた場合、温度差を補正するための冷却電流又は加熱電流をペルチェ素子５９に流し、これにより、ペルチェ素子５９の温度を一定に保持するものである。このペルチェ素子駆動回路１００がペルチェ素子５９と入出力する２本の電流はモニタされ、電流方向信号ＴＥＣ＋，ＴＥＣ−として温度制御回路５１に入力されるようになっている。
【０００９】
ここで、オンボード電源５０ａは、ペルチェ素子駆動回路１００と、ボードに設けられた各種機能を実現するための各種回路（各種回路群）５０ｃとに対し、定電圧電源として電源エネルギーを供給するものであり、ノイズ除去フィルタ５０ｂに接続されている。このノイズ除去フィルタ５０ｂは、ペルチェ素子駆動回路１００を駆動する電源としての電圧ＶDDと、ペルチェ素子駆動回路１００以外の各種回路５０ｃに与える電源とのそれぞれについてノイズを除去するとともに、オンボード電源５０ａのリップルノイズを除去する。
【００１０】
また、ペルチェ素子駆動回路１００に設けられた４個のＦＥＴ1（Field Effect Transistor：電界効果トラジスタ）〜ＦＥＴ4のスイッチング（オン又はオフ）により、ペルチェ素子５９に入力される電流方向が切り替えられる。
さらに、ペルチェ素子駆動回路１００内のフィルタ４１，４２はそれぞれペルチェ素子５９に入力されるパルス状の電流からリニア状の電流に変換して平滑することで、レーザーダイオード６０の温度を制御する。また、フィルタ４１，４２はそれぞれペルチェ素子５９と温度制御回路５１とのそれぞれのノイズを除去するようにもなっており、ノイズによるペルチェ素子５９および温度制御回路５１の誤動作を防止する。
【００１１】
従って、ペルチェ素子駆動回路１００は、ＦＥＴ1〜ＦＥＴ4からなるＨ型のブリッジ回路（ブリッジ回路）を構成し、ペルチェ素子５９を駆動している。
（ｉｉ−３）駆動パルスのデューティー比を用いた温度制御
さらに、温度制御回路５１は、ＴＥＣ＋，ＴＥＣ−によるＴＥＣ電流の電流方向を検出し、かつサーミスタ５８によるレーザーダイオード６０の温度を検出し、これらの電流方向および温度に基づいて、デューティー比を算出し、算出したデューティー比のパルス幅変調信号を生成する。
【００１２】
そして、温度制御回路５１は、パルス幅を変化させることにより、ペルチェ素子５９の吸熱および発熱を制御する。例えば、このデューティー比が５０％の場合、発熱および吸熱の各量の温度変化はない。一方、駆動パルスのデューティー比が増減すると、図１９に示す上部平板２００および下部平板２０１の各温度が上昇又は下降する。
（ｉｉｉ）従来の技術
従来から、ペルチェ素子駆動回路は多数提案されている。
【００１３】
例えば、小型、低電圧かつ低消費電力で動作する電子デバイスの駆動回路が提案されている（例えば特許文献１参照）。特許文献１記載の電子デバイスの駆動回路は、電子デバイスに直列に設けたスイッチ回路と、入力の制御信号に応じてスイッチ回路を制御対象の応答周波数よりも高い周波数のパルス変調信号でスイッチング制御する制御回路とをそなえている。
【００１４】
これにより、駆動回路は電子デバイスの駆動電流をアナログ的な制御により発生する駆動回路の電力消費および駆動効率の改善が図られ、また、高い電源電圧に対応するための大電力駆動素子が不要となり、スペースファクタが改善される。
また、電源回路又は駆動回路にコイル，コンデンサ等を用いる技術も知られている（例えば特許文献２参照）。特許文献２記載の交流駆動型プラズマディスプレイパネル用ドライバは、走査電極に対する充放電において消費する無駄な電力を回収し再利用するものである。具体的には、電力回収用の専用のコイルが設けられ、走査電極の電圧の立ち上がりおよび立ち下がりの各傾斜の緩急に関する技術が開示されている。
【００１５】
さらに、過大な放電電流を回路素子に流すことなく回路素子の劣化を防止できるペルチェ素子駆動回路が開示されている（例えば特許文献３参照）。特許文献３には、４個のスイッチ素子がオン動作又はオフ動作することにより、コンデンサに蓄積された電荷がスイッチ素子に流れないように制御する方法が記載されている。
【特許文献１】特許第２８４３１９１号公報
【特許文献２】特開平５−２６５３９７号公報
【特許文献３】特開平６−２９５７９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、ペルチェ素子駆動回路１００（図２２）のＦＥＴ1〜ＦＥＴ4のオン／オフをスイッチングするときに、フィルタ４１，４２のコイルにて誘導起電力が発生し、ＶCC１，ＶCC２に急峻かつ高電圧のノイズが発生する。ＶCC１，ＶCC２で発生したノイズはＦＥＴ1，ＦＥＴ2の内臓ダイオード又はノイズ除去用に設けられたダイオードを経由して電圧ＶDDにも影響する。従って、各コイルにて発生する誘導起電力はいずれも、フィルタ４１，４２にて熱として消費されるため、発熱量が大きくなるという課題がある。
【００１７】
加えて、各コイルにて発生する誘導起電力は、ともに、オンボード電源５０ａに戻されることによって、オンボード電源５０ａ自身に悪影響を与え、電源異常を引き起こす。また、各コイルにて発生する誘導起電力は、ともに、ペルチェ素子駆動回路１００以外の各種機能を発揮するための各種回路５０ｃに悪影響を与え、各種回路５０ｃの誤動作を引き起こすという課題がある。また、誘導起電力に起因して回路基板の配線パターンによる漏話量が増加し、光伝送信号の光出力ジッタが大きくなるという課題がある。
【００１８】
ペルチェ素子５９の異常時においても、電圧ＶDDにオンボード電源５０ａから電力が供給されるため、ペルチェ素子５９、スイッチング素子（ＦＥＴ1〜ＦＥＴ4）の素子破壊を引き起こすという課題がある。
さらに、特許文献１〜３に記載された技術は、回路に設けられたフィルタのコイルが発生する誘導起電力を熱として消費されており、低消費電力化を実現するものではなく、また、回路の駆動効率を改善するものではない。
【００１９】
本発明は、このような課題に鑑み創案されたもので、ペルチェ素子駆動回路において、低消費電力化と、回路における発熱の抑制と、誘導起電力およびノイズに起因する回路の誤動作と、電源異常および漏話等の回避と、伝送光のジッタの低減と、素子破壊の防止とが可能な、ペルチェ素子駆動回路，ペルチェ素子駆動方法および伝送光出力回路を提供することを目的とする。
【課題を解決するための手段】
【００２０】
このため、本発明のペルチェ素子駆動回路は、駆動電流の方向に応じて光源素子の温度を調節するペルチェ素子を駆動するペルチェ素子駆動回路において、駆動電流を平滑した平滑電流を、第１の方向又は第２の方向からペルチェ素子に供給して駆動させるとともに、上記の第１の方向又は第２の方向に基づいて誘導起電力を発生するブリッジ回路と、ブリッジ回路にて発生した誘導起電力の充電と、充電された蓄積エネルギーの放電とを行なう充放電回路と、光源素子の動作状態に基づいて充放電回路の充電又は放電を制御する充放電制御回路とをそなえて構成されたことを特徴としている（請求項１）。
【００２１】
また、このブリッジ回路は、駆動電流を平滑し平滑電流をペルチェ素子に供給して駆動させるとともに、誘導起電力を発生する誘導性素子を含むフィルタを設けるとともに、充放電回路が、フィルタの誘導性素子にて発生した誘導起電力を再利用するための充電と蓄積エネルギーの放電とを行なう容量性素子を設けて構成されてもよい（請求項２）。
充放電回路は、さらに、誘導起電力を整流する複数の整流ダイオードをそなえて構成されてもよい（請求項３）。
【００２２】
そして、本発明のペルチェ素子駆動方法は、駆動電流の方向に応じて光源素子の温度を調節するペルチェ素子を駆動するペルチェ素子駆動回路における、ペルチェ素子駆動方法において、ペルチェ素子駆動回路のブリッジ回路が、駆動電流によって、ペルチェ素子を駆動する駆動ステップと、ブリッジ回路にて発生した誘導起電力の充電と充電された蓄積エネルギーの放電とを行なう充放電回路が、駆動ステップにおける駆動によって発生するブリッジ回路の誘導起電力を充電する充電ステップと、充電ステップにて充電された充放電回路が、外部切り替え制御信号に基づいて、蓄積したエネルギーを電源としてブリッジ回路に対して放電する電源再利用ステップとをそなえたことを特徴としている（請求項４）。
【００２３】
さらに、本発明の伝送光出力回路は、駆動電流の方向に応じて光源素子の温度を調節するペルチェ素子と、光源素子の温度を検出する温度検出素子と、駆動電流を光源素子に供給するペルチェ素子駆動回路と、ペルチェ素子駆動回路から出力される駆動電流のモニタ信号と、温度検出素子が検出した光源素子の温度とのそれぞれに基づいて、駆動電流の方向および電流値を、ペルチェ素子駆動回路に入力する温度制御回路とをそなえ、ペルチェ素子駆動回路が、駆動電流を平滑した平滑電流を、第１の方向又は第２の方向からペルチェ素子に供給して駆動させるとともに、上記の第１の方向又は第２の方向に基づいて誘導起電力を発生するブリッジ回路と、ブリッジ回路にて発生した誘導起電力の充電と、充電された蓄積エネルギーの放電とを行なう充放電回路と、光源素子の動作状態に基づいて充放電回路の充電又は放電を制御する充放電制御回路とをそなえて構成されたことを特徴としている（請求項５）。
【発明の効果】
【００２４】
本発明のペルチェ素子駆動回路，ペルチェ素子駆動方法および伝送光出力回路によれば、以下に示す利点がある。
（１）本発明のペルチェ素子駆動回路によれば、誘導起電力をダイオードで整流して例えばコンデンサ等の容量性素子を充電し、電源として再利用するので、低消費電力化が図れる。従って、コイルにて発生した誘導起電力が、回路に加えられることにより生じる発熱を防止し、駆動回路における熱消費を防止できる。従って、ペルチェ素子の駆動が確実になり、例えばレーザーダイオード等の光源素子の発光波長が安定化される。
【００２５】
（２）さらに、本発明のペルチェ素子駆動回路によれば、例えばコイル等の誘導性素子にて発生した誘導起電力が、複数の整流ダイオードによって整流され、整流された誘導起電力に起因する電圧がコンデンサを充電し、その充電された電荷が電源として再利用できるので、発熱の抑制が可能となり、やはり、回路に設けられたコイルが発生する熱消費を低減できる。
【００２６】
（３）また、本発明のペルチェ素子駆動回路によれば、ペルチェ素子駆動電流を平滑するための平滑フィルタのコイルにて発生する誘導起電力が、整流ダイオードで整流されて、誘導起電力に起因するノイズがコンデンサに吸収されるので、ノイズによって生じる回路に設けられた各種の素子およびデバイス等の誤動作を防止でき、さらに、電源異常および回路ノイズの発生を低減でき、かつ回路基板の配線パターンによる漏話を低減できる。
【００２７】
また、レーザーダイオードの発光波長が安定化されるので、光伝送装置が出力する光伝送信号の光出力ジッタ（光発振波長の揺らぎ）を低減できる。
（４）そして、本発明のペルチェ素子駆動回路によれば、ペルチェ素子駆動回路の電源の供給源が、２種類（定電圧オンボード電源および誘導起電力の整流により充電されたコンデンサ）設けられ、かつトランジスタ等のスイッチング素子が、これらの２種類の電源の供給源を個別に選択的に切り替え可能になる。特に、異常発生時において、ペルチェ素子駆動回路に対する電力供給を停止でき、ペルチェ素子およびペルチェ素子駆動回路のスイッチング素子の素子破壊を防止できる。
【発明を実施するための最良の形態】
【００２８】
以下、図面を参照して本発明の実施の形態を説明する。
（Ａ）本発明の第１実施形態の説明
図１は本発明の第１実施形態に係る光伝送装置における発光モジュール（伝送光出力回路）の要部を示す図である。この図１に示す発光モジュール１０は、ユーザ７０ａ等からのフレーム（又はパケット）を光変調しその変調した信号光（伝送光）を光伝送路（例えば光ファイバ）６２ｂに出力するものであって、オンボード電源５０ａ（独立電源），ノイズ除去フィルタ５０ｂ，温度制御回路５１，ペルチェ素子駆動回路（本発明のペルチェ素子駆動回路）５２，レーザーダイオードモジュール５７，伝送信号生成回路６１，レーザー出力制御回路６４およびこれらの回路以外のもので各種機能を有する１又は複数の各種回路（各種回路群）５０ｃをそなえて構成されている。また、発光モジュール１０は、フレームを送受信するユーザ７０ａにパケット伝送路（フレーム伝送路）６２ａを介して接続され、また、高速大容量のデータを含む信号光を伝送する光通信ネットワーク７０ｂと光伝送路６２ｂを介して接続されている。
【００２９】
（１）発光モジュール１０の構成
以下に述べるレーザーダイオード（光源素子）６０は、所定波長の伝送光を出力するものであり、ペルチェ素子５９は、駆動電流の方向に応じてレーザーダイオード６０の温度を調節するものである。
（１−１）オンボード電源５０ａおよびノイズ除去フィルタ５０ｂ
オンボード電源５０ａは、ペルチェ素子５９を駆動する駆動電流を出力するものであって、ペルチェ素子駆動回路５２と、発光モジュール１０において各種機能を実現するための各種回路５０ｃとに対してエネルギーを供給する。
【００３０】
なお、以下、特に断らない限り、このエネルギーを、電力（単位時間におけるエネルギーの授受を表す量）を用いて表し、例えば、「エネルギーを供給する」ことを「電力を供給する」と称する。
ノイズ除去フィルタ５０ｂは、オンボード電源５０ａから出力された電圧のリップルノイズ（雑音電圧）を除去し、電力をペルチェ素子駆動回路５２と、メモリバックアップ回路等の各種回路５０ｃとに与えるものである。これらのオンボード電源５０ａとノイズ除去フィルタ５０ｂとが協働することにより、定電圧電源として機能している。
【００３１】
（１−２）レーザーダイオードモジュール５７
レーザーダイオードモジュール５７は、以下に述べるレーザーダイオード（光源素子）６０と、そのレーザーダイオード６０の温度を一定に保つためのペルチェ素子５９とを一体化したものであって、ペルチェ素子５９，サーミスタ５８，レーザーダイオード６０およびモニタフォトダイオード６３をそなえて構成されている。
【００３２】
ここで、レーザーダイオード６０は信号光を出力するものである。ペルチェ素子５９は、レーザーダイオード６０に接触して設けられ、異なるエネルギー準位間における電子の遷移によって生じる発熱および吸熱の効果を利用してレーザーダイオード６０を加熱又は冷却し、かつレーザーダイオード６０の加熱又は冷却を電流方向に応じて切り替えするものである。
【００３３】
また、サーミスタ５８は、レーザーダイオード６０の温度を検出する温度検出素子である。さらに、モニタフォトダイオード６３は、レーザーダイオード６０から出力される信号光の電力および信号光の波長をモニタするものである。具体的には、モニタフォトダイオード６３は、レーザーダイオード６０からの信号光を検波し検波した電気信号を出力し、この電気信号のレベル等がモニタされる。
【００３４】
さらに、レーザーダイオードモジュール５７は、例えば１枚の回路基板（平面状のボード）に一体形成されている。そして、温度制御回路５１とペルチェ素子駆動回路５２とが、レーザーダイオード６０の温度が一定になるように協働して制御し、これにより、光伝送路６２ｂの光波長が一定に維持される。また、これにより、効率、精度の向上と取り扱いの簡便性とが図られる。
【００３５】
（１−３）レーザー出力制御回路６４
レーザー出力制御回路６４は、モニタフォトダイオード６３からの電気信号に基づいて、レーザーダイオード６０の出力強度が適切な強度範囲内になるようにフィードバック制御するものである。レーザー出力制御回路６４は、例えば、電気信号のレベルが小さい場合又は大きい場合は、レーザーダイオード６０の出力レベルを上げる又は下げるように、レーザーバイアス値の情報をレーザーダイオード６０に入力する。
【００３６】
これにより、モニタフォトダイオード６３にてモニタされたレーザーダイオード６０の出力強度がレーザー出力制御回路６４に入力される。また、レーザー出力制御回路６４は、レーザーダイオード６０の出力強度が適切な強度範囲内になるように、フィードバック制御する。
（１−４）伝送信号生成回路６１
伝送信号生成回路６１は、レーザーダイオード６０を駆動するための駆動信号を生成しレーザーダイオード６０に駆動電流を入力するものである。これにより、ユーザ７０ａ等からの複数のフレームやシステム仕様に定められた複数のフレームは、パケット伝送路６２ａを介して入力された後に多重（Multiplexing：ＭＵＸ）され、多重された伝送信号がレーザーダイオードモジュール５７にて光変調され光伝送路６２ｂを介して光通信ネットワーク７０ｂに出力される。
【００３７】
（１−５）各種回路５０ｃ
主メモリに記憶されたデータをコピーするメモリバックアップ回路等のほかに、アナログ回路およびディジタル回路等を構成する受動素子（抵抗器，コンデンサ又はキャパシタおよびコイル又はインダクタ等），能動素子（トランジスタ，ＦＥＴ等），ＩＣ（Integrated Circuit），ＬＳＩ（Large Scale Integration），ＣＰＵ（Central Processing Unit），ＲＯＭ（Read Only Memory），ＲＡＭ（Random Access Memory）等の各種回路および素子群である。
【００３８】
（２）ペルチェ素子駆動回路（本発明のペルチェ素子駆動回路）５２
図２は本発明の第１実施形態に係るペルチェ素子駆動回路５２のブロック図である。この図２に示すペルチェ素子駆動回路５２は、駆動電流をレーザーダイオード６０に供給するものであって、スイッチング制御回路（充放電回路および充放電制御回路）１とＨ型ブリッジ回路（ブリッジ回路）４０とをそなえて構成されている。具体的には、ペルチェ素子駆動回路５２は、ペルチェ素子５９の温度が、正常に動作するための温度範囲から外れた場合、その温度を補正するための冷却電流又は加熱電流をペルチェ素子５９に流し、これにより、ペルチェ素子５９の温度を一定に保持する。なお、この図２に示すもので上述したものと同一符号を有するものは上述したものと同一符号を有するものはそれらと同一のものを表す。ＦＥＴ１〜ＦＥＴ４はＦＥＴ1〜ＦＥＴ4を表す。
【００３９】
（３）Ｈ型ブリッジ回路４０
Ｈ型ブリッジ回路４０は、オンボード電源５０ａ又は後述するスイッチング制御回路１からの駆動電流を平滑しその平滑電流を第１の方向又は第２の方向からペルチェ素子５９に供給して駆動させるとともに、上記の第１の方向又は第２の方向に基づいて誘導起電力を発生するものであって、４個のスイッチング素子ＦＥＴ1〜ＦＥＴ4（Field Effect Transistor：電界効果トランジスタ）と、フィルタ（平滑フィルタ）４１，４２と、抵抗器７０とをそなえて構成されている。なお、オンボード電源５０ａ又はスイッチング制御回路１の選択切り替えは制御回路（ドライブ回路）２によって制御される。ＦＥＴ1〜ＦＥＴ4の制御方法については後述する。
【００４０】
また、これらの電力の電源ライン（電圧ＶDDと表示されたところ）は、Ｈ型ブリッジ回路４０の駆動電圧であって、その設定値は、例えばペルチェ素子駆動回路５２の仕様値，回路の正常動作のために要求される要求値又はペルチェ素子５９の駆動に用いられる典型値である。
（４）ＦＥＴ1〜ＦＥＴ4
４個のＦＥＴ1〜ＦＥＴ4は、いずれも、ペルチェ素子５９を駆動するスイッチング素子（電圧制御によるスイッチング素子）であって、それぞれ、温度制御回路５１の端子ＰＡ，ＰＢ，ＮＡおよびＮＢに接続されている。また、ＦＥＴ1，ＦＥＴ4はいずれもＮ型半導体素子であり、ＦＥＴ2，ＦＥＴ3はいずれもＰ型半導体素子である。４カ所の各位置に、Ｎ型およびＰ型のうちのいずれかのものが選択されるかについては、ＴＥＣ電流の電流方向に基づいて選択される。ここで、Ｎ型ＦＥＴおよびＰ型ＦＥＴは、いずれも、電子およびホールを有するバイポーラ型であって、電極に加えられる電圧の正負に応じて電子およびホールが相互に逆の電極に移動（これを分極という。）し、この分極により生成される電流通路の大きさがゲート電極（以下に述べる図２３（ａ），図２３（ｂ）等参照）により制御されるようになっている。
【００４１】
図２３（ａ），図２３（ｂ）はそれぞれＰ型ＦＥＴ，Ｎ型ＦＥＴの端子を説明するための図である。この図２３（ａ）に示すＰ型ＦＥＴは、電圧を加えられるソースＳと、このソースＳに加えられた電圧又はゼロ電圧を出力するドレインＤと、スイッチング制御信号がオンのときはソースＳに加えられた電圧をドレインＤから出力しスイッチング制御信号がオフのときは電圧を出力しないように制御するゲートＧとの３電極を有する。そして、ソースＳとドレインＤとの間に加えられるドレイン電圧と、そのときに流れるドレイン電流とが、ゲートＧに加えられるスイッチング制御信号（ゲート電圧）によって制御される。さらに、Ｐ型ＦＥＴは、ソースＳの電圧がドレインＤに加えられることを阻止するダイオード７１を有する。また、図２３（ｂ）に示すＮ型ＦＥＴもＰ型ＦＥＴとほぼ同一に動作し、ゲートＧに加えられるスイッチング制御信号に基づいてドレイン電流が制御される。
【００４２】
（５）温度制御回路５１
（５−１）温度制御回路５１の機能
温度制御回路５１は、ペルチェ素子駆動回路５２から出力される駆動電流のモニタ信号と、サーミスタ（温度検出素子）５８が検出したレーザーダイオード６０の温度情報（温度）とのそれぞれに基づいて、駆動電流の方向および電流値を、ペルチェ素子駆動回路５２に入力するものである。モニタ信号として、ペルチェ素子駆動回路５２の出力に接続されたモニタ用の２本の電流方向検出信号（後述するＴＥＣ−，ＴＥＣ＋）が用いられている。また、温度情報は、温度制御回路５１にて、パルス幅変調信号のデューティー比についてＨ（High）とＬ（Low）との割合（％）が０％〜１００％の範囲になるように設定される。これにより、ペルチェ素子５９から出力される信号光の波長が適切に制御される。
【００４３】
（５−２）温度制御回路５１のスイッチング状態
そして、温度制御回路５１は、端子ＰＡ，ＮＡをともにオンするとともに端子ＰＢ，ＮＢをともにオフする（以下、第１のスイッチング状態と称する。）。これにより、オンボード電源５０ａによって加えられる電源としての電圧ＶDDは、フィルタ４１，ペルチェ素子５９およびフィルタ４２に加えられ、ＴＥＣ電流は、Ｈ型ブリッジ回路４０の動作電圧を調整するための抵抗器７０を介して接地される。
【００４４】
温度制御回路５１は、端子ＰＢ，ＮＢをともにオンするとともに端子ＰＡ，ＮＡをともにオフする（以下、第２のスイッチング状態と称する。）。これにより、電圧ＶDDがフィルタ４２，ペルチェ素子５９およびフィルタ４１に加えられ、ＴＥＣ電流は抵抗器７０を介して接地される。
すなわち、ＦＥＴ1，ＦＥＴ4のペアと、ＦＥＴ2，ＦＥＴ3のペアとが、温度制御回路５１によって交互にオン又はオフされるのである。従って、ペルチェ素子５９は、第１のスイッチング状態の場合、フィルタ４１からフィルタ４２に対する方向の電流によって駆動され、また、第２のスイッチング状態の場合、フィルタ４２からフィルタ４１に対する方向の電流によって駆動される。
【００４５】
このように、温度制御回路５１の端子ＰＡ，ＰＢ，ＮＡおよびＮＢによって、ペルチェ素子５９に加えられる電流方向が切り替えられ、これにより、ペルチェ素子５９のレーザーダイオード６０に接触する上部平板２００（図１９参照）が冷却又は加熱されるのである。
（６）ペルチェ素子（ＴＥＣ：Thermo Electronic Cooler）５９
また、ペルチェ素子５９は、駆動電流の方向に応じてレーザーダイオード６０の温度を調節するものである。このペルチェ素子５９は、レーザーダイオードモジュール５７（図１参照）内にてレーザーダイオード６０に物理的に接触するように設けられ、温度制御回路５１からの制御信号によってレーザーダイオード６０を冷却又は加熱し、レーザーダイオード６０の温度を一定に保持する。これにより、レーザーダイオード６０が出力する信号光の波長が安定化される。
【００４６】
さらに、ペルチェ素子５９の両端子は、いずれも、ＴＥＣ電流方向検出信号（以下、電流方向信号と称する。）ＴＥＣ＋，ＴＥＣ−として温度制御回路５１に入力され、温度制御回路５１が、電流方向信号ＴＥＣ＋，ＴＥＣ−に基づいてＴＥＣ電流の電流方向をモニタするようになっている。また、以下の説明においては、フィルタ４１からフィルタ４２に対する方向を第１方向とし、フィルタ４２からフィルタ４１に対する方向を第２方向とする（なお、第１方向および第２方向は逆方向に定義することもできる。）。
【００４７】
（７）ＴＥＣ電流の方向検出方法
パルス幅変調信号のデューティー比が５０％の場合、ＴＥＣ電流は、第１方向と第２方向とで等しくその平均電流値は０である。また、デューティー比が減少すると、ペルチェ素子５９には、第１方向のＴＥＣ電流が流れる時間が相対的に多くなる。一方、デューティー比が増加すると、ペルチェ素子５９には第２方向のＴＥＣ電流が流れる時間が相対的に多くなる。換言すれば、デューティー比の減少によって、第１方向のＴＥＣ電流の平均電流値が増加し、また、デューティー比の増加によって、第２方向のＴＥＣ電流の平均電流値が増加する。
【００４８】
さらに、温度制御回路５１は、電流方向信号ＴＥＣ＋，ＴＥＣ−を常時入力され、第１方向，第２方向のそれぞれについて平均電流値を算出し、ＴＥＣ電流の方向を検出する。加えて、温度制御回路５１は、サーミスタ５８にて検出されたレーザーダイオード６０の温度情報をも入力され、ペルチェ素子５９の電流方向とレーザーダイオード６０の温度とに基づいて、適切な値のデューティー比を算出し、算出したデューティー比のパルス幅変調信号を生成出力する。さらに、温度制御回路５１は、ＦＥＴ1〜ＦＥＴ4のスイッチングと駆動との各操作を行ない、ペルチェ素子５９の吸熱および発熱を制御する。
【００４９】
これにより、例えば駆動パルスのデューティー比が５０％の場合、発熱および吸熱の各量は均衡し一定温度が維持される一方、駆動パルスのデューティー比が増減すると、ペルチェ素子駆動回路５２の上部平板および下部平板の各温度が上昇又は下降し、レーザーダイオード６０の温度が適切に制御される。このように、温度制御回路５１は、駆動パルス幅を変化させることにより、レーザーダイオード６０を冷却又は加熱する。
【００５０】
次に、ＴＥＣ電流が第１方向に増加すると、パルス幅変調信号のデューティー比は０％から１００％まで増加し、これにより、ＴＥＣ電流が正の方向に流れる時間が増加する。また、入力のアナログ制御電圧が負の方向に増加し、パルス幅変調信号のデューティー比が、０％〜最大１００％にまで増加し、これにより、ＴＥＣ電流が負の方向に流れる時間が増加する。
【００５１】
（８）フィルタ４１，４２
フィルタ４１，４２は、いずれも、ＴＥＣ電流を平滑する平滑機能とそのＴＥＣ電流に含まれるノイズを除去するノイズ除去機能とを有し、例えばコイル（誘導性素子）と平滑コンデンサとをそなえて構成されている。そして、平滑されたＴＥＣ電流は、例えば後述する図１１（ｆ）に示すようにパルス状の電流からリニア状の電流に変換され、これにより、レーザーダイオード６０の温度が制御される。
【００５２】
また、各コイルは、スイッチングされる度に、誘導起電力を発生するので、本発明のペルチェ素子駆動回路５２は、この誘導起電力を吸収又は充電をスイッチングするためのスイッチング制御回路１を設けている。
以下、これらの平滑機能およびノイズ除去機能についてそれぞれＴＥＣ電流の電流方向の各場合を詳述する。
【００５３】
ＴＥＣ電流が第１方向に向かう場合、フィルタ４１のコイルと平滑コンデンサとが積分回路として機能し、フィルタ４１はＴＥＣ電流を平滑する。具体的には、フィルタ４１は、ペルチェ素子５９に流れる電流をパルス状の電流からリニア状の電流に変換する。また、フィルタ４１に入力されるＴＥＣ電流に含まれるノイズは、平滑コンデンサを介して接地（ＳＧ：Signal Ground）される。これにより、ペルチェ素子５９に対する誘導起電力が除去されるとともに、ペルチェ素子５９の端子ＴＥＣ＋に接続された温度制御回路５１に対するノイズが除去される。
【００５４】
一方、ＴＥＣ電流が第２方向に向かう場合、フィルタ４２のコイルと平滑コンデンサとからなる積分回路がＴＥＣ電流を平滑するとともに、ペルチェ素子５９に流れる電流をパルス状の電流からリニア状の電流に変換する。また、フィルタ４２についてのノイズも平滑コンデンサを介して接地される。これにより、やはり、ペルチェ素子５９と温度制御回路５１との両方に対するノイズが除去される。
【００５５】
このように、ＦＥＴ1〜ＦＥＴ4と、フィルタ４１，４２と、ペルチェ素子５９とが、Ｈ型ブリッジ回路４０を構成し、このＨ型ブリッジ回路４０がＦＥＴ1，ＦＥＴ4のペアと、ＦＥＴ2，ＦＥＴ3のペアとをオン又はオフするので、小規模の回路を用いてペルチェ素子５９を安定して冷却および加熱できる。また、フィルタ４１，４２のノイズ除去機能によってペルチェ素子５９および温度制御回路５１の誤動作が防止される。
【００５６】
（９）スイッチング制御回路（充放電回路および充放電制御回路）１の構成
図２に示すスイッチング制御回路１は、整流ダイオードＤ１〜Ｄ４と、ツェナーダイオードＺＤ１と、コンデンサ（電源２：容量性素子）５と、Ｔｒ1〜Ｔｒ3（Transistor：トランジスタ、Ｔｒ１〜Ｔｒ３と表示されたもの）と、電圧比較回路３と、過電圧検出回路４と、Ｔｒ制御回路（スイッチング素子制御回路）２とをそなえて構成されている。
【００５７】
（９−１）整流ダイオードＤ１〜Ｄ４
ここで、整流ダイオードＤ１，Ｄ２は、それぞれ、フィルタ４１のコイルにおいて発生した誘導起電力を整流するものである。整流ダイオードＤ１のアノード，カソードは、それぞれ、フィルタ４１，Ｔｒ3に接続されており、また、整流ダイオードＤ２のアノードは接地され、カソードはフィルタ４１に接続されている。これにより、ＶCC１の誘導起電力が正電圧の場合、その正の誘導起電力は整流ダイオードＤ１を介してＴｒ3に加えられ、また、ＶCC１の誘導起電力が負電圧の場合、その負の誘導起電力は整流ダイオードＤ２を介して接地される。
【００５８】
そして、整流ダイオードＤ３，Ｄ４は、それぞれ、フィルタ４２のコイルにおいて発生した誘導起電力を整流するものである。整流ダイオードＤ３のアノード，カソードは、それぞれ、フィルタ４２，Ｔｒ3に接続されており、また、整流ダイオードＤ４のアノードは接地され、カソードはフィルタ４２に接続されている。これにより、ＶCC２の誘導起電力が正電圧の場合、その正の誘導起電力は整流ダイオードＤ３を介してＴｒ3に加えられ、また、ＶCC２の誘導起電力が負電圧の場合、その負の誘導起電力は整流ダイオードＤ４を介して接地される。
【００５９】
（９−２）ツェナーダイオードＺＤ１
ツェナーダイオードＺＤ１は、誘導起電力が過電圧の場合は降伏動作するものであって、コンデンサ５に加えられる電圧を安定化させるための定電圧ダイオードである。そして、ツェナーダイオードＺＤ１は、以下に述べるＴｒ3がオンのときに加えられるフィルタ４１の出力電圧ＶCC１が、誘導起電力等の降伏電圧よりも大きいときにその出力電圧ＶCC１を接地する。なお、ツェナーダイオードＺＤ１は出力電圧ＶCC１が降伏電圧よりも小さいときは極めて大きい抵抗値を有するので逆流が防止される。
【００６０】
（９−３）コンデンサ５
コンデンサ５は、Ｈ型ブリッジ回路４０のフィルタ４１，４２からＴｒ3を介して加えられる誘導起電力により充電される電源（電源２）として機能する。また、誘導起電力は、フィルタ４１，４２の各コイルにて駆動電流の方向が切り替えられるときに発生するものであって、例えば図７（ｅ），図１０（ｅ）に示すように、急峻であり、電圧ＶDD以上の高い電圧値を有する。従って、この急峻かつ高い電圧値をもつ波形はノイズとして回路に影響する。コンデンサ５は、誘導起電力に起因するそのノイズを吸収するようになっており、ノイズを接地する電圧吸収機能をも有する。
【００６１】
また、コンデンサ５に充電される電荷（充電により蓄積されるエネルギー）はＴｒ2を介してＨ型ブリッジ回路４０に対して電圧ＶDDを加える定電圧源としても機能し、さらに、ボードに設けられたメモリバックアップ回路（図示省略）および各種のメモリ（図示省略）に対する定電圧源として機能する。従って、コンデンサ５は、充電されたエネルギーを再利用（再分配）するようになっている。このコンデンサ５の充電は、ペルチェ素子駆動回路５２と、整流ダイオードＤ１〜Ｄ４、Ｔｒ3およびツェナーダイオードＺＤ１等からなるコンデンサ充放電回路（充放電回路）によって行なわれる。このコンデンサ充放電回路については後述する。
【００６２】
このコンデンサ５は、比較的容量が大きいコンデンサ（例えば電解コンデンサ）を用いることが好ましい。また、コンデンサ５の機能は、比較的容量が小さい複数のセラミックコンデンサを並列に設けて発揮させるようにしてもよく、あるいは、電荷保持機能を有する素子を用いることができる。
さらに詳述すると、コイルの誘導起電力がコンデンサ５に吸収され、充放電が繰り返されるので、コンデンサ５に接続される配線パターン（ボードの配線パターン）には、電流が頻繁に流れる。ここで、レーザー出力制御回路６４又は伝送信号の配線パターンの近くに、上記の配線パターンがあると、充電電流および放電電流に起因して配線パターンが漏話（クロストーク）し、光出力ジッタが増加する。従って、コンデンサ５は、光出力ジッタに直接影響を与えない回路（例えばレーザー出力制御回路６４又は伝送信号生成回路６１以外の回路）の近傍に実装することが望ましく、また、光出力ジッタに直接影響を与えない回路の近傍であれば、複数箇所に設けることもできる。
【００６３】
従って、本発明のペルチェ素子駆動回路５２は、Ｈ型ブリッジ回路４０が、駆動電流を平滑し平滑電流をペルチェ素子５９に供給して駆動させるとともに、誘導起電力を発生するコイルを含むフィルタ４１，４２を設けるとともに、コンデンサ充放電回路が、フィルタ４１，４２のコイルにて発生した誘導起電力を再利用するための充電と蓄積エネルギーの放電とを行なうコンデンサ５を設けて構成されたことになる。
【００６４】
（９−４）Ｔｒ1〜Ｔｒ3およびＴｒ制御回路（充放電制御回路）２
次に、Ｔｒ1〜Ｔｒ3は、いずれも、電流経路（例えば回路配線、回路パターン）をＴｒ制御回路２によってオン／オフされるスイッチング素子（電流制御によるスイッチング素子）である。
Ｔｒ1は、オンボード電源５０ａ側からの駆動電流をＨ型ブリッジ回路４０に供給／非供給（供給又は非供給）するものであり、Ｔｒ2はコンデンサ５に蓄積されたエネルギーをＨ型ブリッジ回路４０に供給／非供給するものである。
【００６５】
さらに、Ｔｒ3は、Ｈ型ブリッジ回路４０にて発生した誘導起電力をコンデンサ５に充電するか又はコンデンサ５を放電するかについてスイッチングするものである。
図２３（ｃ），図２３（ｄ）はそれぞれＰ型Ｔｒ，Ｎ型Ｔｒの端子を説明するための図である。この図２３（ｃ）に示すＰ型Ｔｒは、オン／オフのスイッチング電流が入力されるベースＢと、ベースＢのオン／オフに基づいて導通／非導通になるコレクタＣと、電流が入力／出力されるエミッタＥとの３電極を有する。また、図２３（ｄ）に示すＮ型ＴｒもＰ型Ｔｒとほぼ同一に動作する。
【００６６】
また、Ｔｒ制御回路２は、レーザーダイオード６０の動作状態に基づいてコンデンサ充放電回路の充電又は放電を制御するものであって、充放電制御回路として機能している。
さらに、Ｔｒ制御回路２は、Ｔｒ3を、上記の第１の方向又は第２の方向を表す方向状態と、コンデンサ５の蓄積量とのうちの一方に基づいて切り替え制御するようになっている。そして、Ｔｒ制御回路２は、Ｔｒ1とＴｒ2との各オンオフ動作を相互に反転させることにより、Ｔｒ1とＴｒ2とを切り替え制御する。
【００６７】
これにより、Ｔｒ1〜Ｔｒ3の各ベースＢは、Ｔｒ制御回路２の論理がＨによってオンにされ、エミッタＥおよびコレクタＣ間が導通状態になるのである。ここで、Ｔｒ1がオンにされるとノイズ除去フィルタ５０ｂを介してオンボード電源５０ａの電圧がＨ型ブリッジ回路４０に加えられ、Ｔｒ2がオンにされるとコンデンサ５の蓄積エネルギーがＨ型ブリッジ回路４０に加えられる。そして、Ｔｒ3がオンにされるとコンデンサ５にフィルタ４１，４２のコイルで発生する誘導起電力が充電される。従って、Ｔｒ1，Ｔｒ2が相互に反転動作することにより、Ｈ型ブリッジ回路４０に対する電源の供給元をオンボード電源５０ａ又はコンデンサ５に切り替えるスイッチとして機能している。また、Ｔｒ3はコンデンサ５の充放電を切り替えるスイッチとして機能している。
【００６８】
（９−５）電圧比較回路３
次に、電圧比較回路３は、オンボード電源５０ａ側の電圧とコンデンサ５の電圧とを比較した比較結果を出力するものであって、例えばコンパレータ等が用いられる。また、過電圧検出回路４は、コンデンサ５の過電圧を検出しその検出結果をＴｒ制御回路２に入力するものである。
【００６９】
そして、Ｔｒ制御回路２は、Ｔｒ1〜Ｔｒ3の各スイッチングを制御するものであって、温度制御回路５１からのＰＡ，ＰＢ（Ｔｒ1，Ｔｒ2に入力されるＰＡ，ＰＢと同一のもの。）と、異常情報信号と、電圧比較回路３からの比較結果と、過電圧検出回路４からの検出結果とを入力され、Ｔｒ1〜Ｔｒ3に対してスイッチング信号を出力するようになっている。ここで、異常情報信号は発光モジュール１０の例えばレーザーダイオード６０の温度異常等を通知するための信号である。
【００７０】
従って、Ｔｒ制御回路２は、オンボード電源５０ａ側からの駆動電流をＨ型ブリッジ回路４０に供給／非供給するＴｒ1と、コンデンサ５に蓄積されたエネルギーをＨ型ブリッジ回路４０に供給／非供給するＴｒ2と、Ｔｒ1およびＴｒ2を切り替えるＴｒ3とをそれぞれ異常情報に基づいてそれぞれ個別に切り替えるようになっている。
（９−６）スイッチング制御回路１の変形例
また、スイッチング素子は、スイッチング制御回路１のＴｒ1〜Ｔｒ3の代わりに、ＦＥＴを用いることもできる。
【００７１】
図１８は本発明の第１実施形態の変形例に係るスイッチング制御回路のブロック図である。この図１８に示すスイッチング制御回路１ｃは、上記のＴｒ1〜Ｔｒ3の代わりに、それぞれ、ＦＥＴ1〜ＦＥＴ3と同様の機能を有するＦＥＴ11〜ＦＥＴ13が用いられ、また、ＦＥＴ11〜ＦＥＴ13をオン又はオフするＦＥＴ制御回路（スイッチング素子制御回路）２ａによってスイッチングされるようになっている。このＦＥＴ制御回路２ａによるオン又はオフは、電圧駆動により行なわれる。ＦＥＴ制御回路２ａは、この電圧駆動以外の点については、Ｔｒ制御回路２とほぼ同一の機能を有する。なお、図１８に示すもので上述したものと同様の符号を有するものは同一のもの又は同一機能を有する。
【００７２】
これにより、ＰＡ，ＰＢ等に基づいてＦＥＴ11〜ＦＥＴ13の各ゲートが、Ｈ又はＬに応じてスイッチングされる。
なお、スイッチング制御回路は、ＦＥＴおよびＴｒを混在させて構成することもできる。
（９−７）スイッチング制御回路１の概略的な動作説明
これにより、図２において、ＶCC１，ＶCC２に付加された整流ダイオードＤ１〜Ｄ４においてそれぞれフィルタ４１，４２のコイルが発生する誘導起電力が整流される。そして、ダイオードＤ１〜Ｄ４の各カソード側のＴｒ3はＴｒ制御回路２によってオンにされると、コンデンサ５は、コイルにて発生した誘導起電力を吸収して充電し、電荷を蓄積する。ここで、コンデンサ５と並列に付加されたツェナーダイオードＺＤ１によりコンデンサ５の電圧が安定化される。要するに、コイルにて発生した誘導起電力は、Ｔｒ3のスイッチング制御によりコンデンサ５を充電し、ツェナーダイオードＺＤ１により電圧が一定にされる。
【００７３】
また、ペルチェ素子駆動回路５２に対する電力供給源は、Ｔｒ制御回路２によるＴｒ1，Ｔｒ2の制御により、オンボード電源５０ａ又は充電されたコンデンサ５が選択的に切り替えられる。具体的には、Ｔｒ制御回路２において、コンデンサ５を各スイッチング素子の状態において充電させるタイミングが算出され、Ｔｒ1〜Ｔｒ3がスイッチング制御され、Ｔｒ3がオンのときにコンデンサ５が充電される。
【００７４】
さらに、Ｔｒ1〜Ｔｒ3のスイッチング制御は、いずれも、オンボード電源５０ａ，比較回路３、過電圧検出回路４およびＴｒ制御回路２が協働して行なう。要するに、Ｔｒ1はオンボード電源５０ａからの電力供給用スイッチ，Ｔｒ2はコンデンサ５からの電力供給用スイッチ、そして、Ｔｒ3はコンデンサ５の充電用スイッチとしてそれぞれ機能し、これらのスイッチの制御がＴｒ制御回路２にて行なわれる。このＴｒ制御回路２は、発光モジュール１０内の異常情報（例えばレーザーダイオード６０温度異常等）の収集と、Ｔｒ1〜Ｔｒ3の制御と、レーザーダイオード６０の温度破壊等の防止との各機能を発揮し、これにより、フェールセーフ機能が実現される。なお、温度制御回路５１はＦＥＴ1〜ＦＥＴ4のスイッチングを制御する。
【００７５】
このように、本発明のペルチェ素子駆動回路５２は、既存のＨ型ブリッジ回路４０およびボードに設けられた各種回路５０ｃに、スイッチング制御回路１が追加されているので、例えばスイッチング制御回路１の動作検証を容易にできる等の開発の負担が軽減される。
また、このスイッチング制御回路１の規模は、レーザーダイオードモジュール５７のボード上の実装面積よりも小さくできるので、消費電力を低減でき、かつ回路の発熱を抑制できる。さらに、ペルチェ素子駆動回路１および各種回路５０ｃに対して、ノイズの発生によって、誤動作，電源異常および漏話等を回避でき、特に、漏話により生じる光伝送信号の光出力ジッタを低減できる。加えて、新規の実装開発をともなわずに、低消費電力化，回路の発熱抑制等の機能を実装できる。
【００７６】
（９−８）このように、本発明のペルチェ素子駆動回路５２は、駆動電流の方向に応じてレーザーダイオード６０の温度を調節するペルチェ素子５９を駆動するものである。ペルチェ素子駆動回路５２は、駆動電流を供給する電源ラインおよびペルチェ素子５９に第１経路を介して接続され、駆動電流を第１経路からペルチェ素子５９側に切り替えるＦＥＴ1，ＦＥＴ4と、電源ラインおよびペルチェ素子５９に第２経路を介して接続され、駆動電流を第２経路からペルチェ素子５９側に切り替えるＦＥＴ2，ＦＥＴ3と、ＦＥＴ1にて切り替えられた駆動電流を平滑しその平滑電流をペルチェ素子５９の一端に供給するとともに、誘導起電力を発生するコイルを含むフィルタ４１と、ＦＥＴ2にて切り替えられた駆動電流を平滑しその平滑電流をペルチェ素子５９の他端に供給するとともに、誘導起電力を発生するコイルを含むフィルタ４２と、フィルタ４１のコイル又はフィルタ４２のコイルにて発生した誘導起電力の充電と、充電された蓄積エネルギーの放電とを行なうコンデンサ５と、レーザーダイオード６０の動作状態に基づいてコンデンサ５の充電又は放電を制御する充放電制御回路とをそなえて構成されている。
【００７７】
（１０）ペルチェ素子駆動回路５２の動作説明
以下、図３，図４（ａ）〜図４（ｅ）および図５（ａ）〜図５（ｅ）を参照してペルチェ素子駆動回路５２が出力する電流方向信号ＴＥＣ＋，ＴＥＣ−について詳述する。
図３は本発明の第１実施形態に係るＨ型ブリッジ回路４０における電流方向を説明するための図であって、この図３に示すＨ型ブリッジ回路４０は、ペルチェ素子（ＴＥＣ）５９を駆動する駆動回路として機能している。ここで、ペルチェ素子５９は、電流方向信号ＴＥＣ＋，ＴＥＣ−を出力し、温度制御回路５１が、電流方向信号ＴＥＣ＋，ＴＥＣ−に基づいてＴＥＣ電流の電流方向を切り替える。なお、図３に示すもので上述したものと同一符号を有するものはそれらと同一のものを表す。
【００７８】
また、図３および後述する他の図面において、Ｔｒ１〜Ｔｒ３は各々Ｔｒ1〜Ｔｒ3を表し、ＦＥＴ１〜ＦＥＴ４は各々ＦＥＴ1〜ＦＥＴ4を表す。
次に、図４（ａ）〜図４（ｅ）を参照してＴＥＣ電流が＋側に増加する場合のＴＥＣ電流の波形の時間変化を説明し、また、図５（ａ）〜図５（ｅ）を参照してＴＥＣ電流が−側に増加する場合のＴＥＣ電流の波形の時間変化を説明する。
【００７９】
（１０−１）ＴＥＣ電流が＋側に増加する場合のＴＥＣ電流の波形の時間変化
図４（ａ）〜図４（ｄ）はそれぞれ本発明の第１実施形態に係るＴＥＣ電流が＋側に増加する場合におけるＴＥＣ電流を説明するためのタイムチャートである。これらの図４（ａ）〜図４（ｄ）に示す制御パターンは、それぞれ、ＦＥＴ1〜ＦＥＴ4のパターン（ＦＥＴ1〜ＦＥＴ4の論理）であって、ＦＥＴ1〜ＦＥＴ4のオン又はオフを時間軸で表示したものである。ここで、図４（ａ）および図４（ｄ）にそれぞれ示すＦＥＴ1，ＦＥＴ4の組は、同一の制御パターンで動作し、また、図４（ｂ）および図４（ｃ）にそれぞれ示すＦＥＴ2，ＦＥＴ3の組は、同一の制御パターンで動作する。なお、ペルチェ素子５９を冷却する電流方向は＋側（ＴＥＣ＋）と定義し、加熱する電流方向は−側（ＴＥＣ−）と定義している（この電流方向は逆方向に定義することもできる）。
【００８０】
（１０−２）ＦＥＴ1〜ＦＥＴ4の制御パターン
また、ＴＥＣ電流の変化は、図４（ａ）〜図４（ｄ）に示すように推移する。ＴＥＣ電流の＋側又は−側への方向は、温度制御回路５１によって切り替えられ、その切り替えは、ＦＥＴ1〜ＦＥＴ4の各波形が、次に述べる３種類の制御用のスイッチングパターン（制御パターン）Ｐ１，Ｐ２およびＰ３に一致することにより行なわれる。具体的には、図４（ａ）〜図４（ｄ）にそれぞれ示す制御パターンを所望の時刻において（縦方向に）参照する。
【００８１】
制御パターンＰ１は＋側電流を流す場合のものであって、ＦＥＴ1オン，ＦＥＴ2オフ，ＦＥＴ3オフ，ＦＥＴ4オンである。
制御パターンＰ２は−側電流を流す場合のものであって、ＦＥＴ1オフ，ＦＥＴ2オン，ＦＥＴ3オン，ＦＥＴ4オフである。
制御パターンＰ３は電流方向切り替え時（ＦＥＴ短絡防止区間）のものであって、ＦＥＴ1オフ，ＦＥＴ2オフ，ＦＥＴ3オフ，ＦＥＴ4オフである。この電流方向切り替え時の制御パターンＰ３は、＋側から−側へ電流を切り替えるときと、−側から＋側へ電流を切り替えるときとの動作であって、ＦＥＴ1，ＦＥＴ3が同時オフ、ＦＥＴ2，ＦＥＴ4が同時オフである。これにより、ＦＥＴ1〜ＦＥＴ4のそれぞれについて短絡が防止される。
【００８２】
従って、ＦＥＴ1〜ＦＥＴ4の波形パターンは、３種類の制御パターンＰ１〜Ｐ３のみであり、制御が簡素化され各素子の動作が安定する。
また、図４（ｅ）は本発明の第１実施形態に係るＴＥＣ電流が＋側に増加する場合のＴＥＣ電流の波形の時間変化を説明するための図である。この図４（ｅ）に示すＬ１はＴＥＣ電流の波形を表し、Ｌ２はフィルタ４１，４２にて平滑された電流の波形を表す。ここで、温度制御回路５１は、＋側を増加させる場合、ＦＥＴ1〜ＦＥＴ4を用いたパルス幅変調制御によりＴＥＣ電流を制御する。そして、制御量が大きくなると、温度制御回路５１は、デューティー比を小さくする。このデューティー比は１ビットの時間幅のうちのパルスが占有する時間幅の割合を表す。このため、温度制御回路５１は、ＴＥＣ電流が流れる時間幅を、時間経過に伴って狭くし、これにより、平均電流値を下げるように各ＦＥＴ1〜ＦＥＴ4を制御する。
【００８３】
従って、本発明のペルチェ素子駆動方法は、電源再利用ステップが、駆動電流を供給する電源ラインおよびペルチェ素子５９に２本の経路を介して接続され駆動電流を第１の方向又は第２の方向からペルチェ素子５９に供給して駆動させる４個のＦＥＴ1〜ＦＥＴ4が、Ｈ又はＬの論理を出力する（論理出力ステップ）。
次に、４個のＦＥＴ1〜ＦＥＴ4を切り替え制御するＴｒ制御回路２は、論理出力ステップにてＨ又はＬの論理を検出する（論理検出ステップ）。
【００８４】
そして、誘導起電力の充電をスイッチングするＴｒ3（第３のスイッチング素子）が論理検出ステップにて検出された所望の論理に基づいてコンデンサ５を充電し、Ｔｒ1，Ｔｒ2が（複数のスイッチング素子）が、オンボード電源５０ａ又はコンデンサ５の電圧とを比較した比較結果に基づいて駆動電流をＨ型ブリッジ回路４０に供給する電源供給元を、オンボード電源５０ａ又はコンデンサ５に切り替えるように電源切り替え制御を行なう（切り替えステップ）。
【００８５】
（１０−３）電流量調整方法の一例
次に、温度制御回路５１は、一定のスイッチング周波数（基本周波数）により制御パターンＰ１〜Ｐ３を切り替え、ＦＥＴ1〜ＦＥＴ4をスイッチングし、電流量を調整する。電流量調整方法の一例は、以下のＤ１〜Ｄ３の３種類の動作が用いられる。
Ｄ１（電流量調整）：ＦＥＴ1〜ＦＥＴ4のスイッチング時のデューティー比を可変にする。
【００８６】
Ｄ２：ＴＥＣ電流を増加させる場合のものであり、これにより、デューティー比が上昇する。
Ｄ３：ＴＥＣ電流を減少させる場合のものであり、これにより、デューティー比が下降する。
そして、ＴＥＣ電流の増減が調整され、ペルチェ素子５９の温度を変化させることにより、レーザーダイオード６０の温度が一定に保持され、安定した発光動作が可能になる。
【００８７】
（１０−４）ＴＥＣ電流が−側に増加する場合のＦＥＴ1〜ＦＥＴ4の制御パターンと、ＴＥＣ電流の波形の時間変化の説明
図５（ａ）〜図５（ｄ）はそれぞれ本発明の第１実施形態に係るＴＥＣ電流が−側に増加する場合におけるＴＥＣ電流を説明するためのタイムチャートである。そして、ＦＥＴ1，ＦＥＴ4の組とＦＥＴ2，ＦＥＴ3の組とが同一の制御パターンで動作する。
【００８８】
また、図５（ｅ）はＴＥＣ電流が−側に増加する場合のものであり、温度制御回路５１は、制御量が大きくなると、デューティー比を大きくし、ＴＥＣ電流が流れる時間幅を、時間経過に伴って広くすることにより、平均電流値が上昇する。
（１０−５）ペルチェ素子駆動回路５２（図３）の基本動作
これにより、温度制御回路５１がＦＥＴ1〜ＦＥＴ4をスイッチングしている間は、フィルタ４１，４２がＴＥＣ電流を平滑し、平滑された電流がペルチェ素子５９およびコイルに流れる。要するに、フィルタ４１，４２はいずれもＴＥＣ電流を平滑する。また、ＴＥＣ電流をパルス状の電流波形からリニア状の電流波形に変換することにより、レーザーダイオード６０温度のリニア制御が可能となる。さらに、リニア状の電流波形に変換することにより、消費電力が低減され、ペルチェ素子５９およびスイッチング素子の各々の破壊が防止される。
【００８９】
そして、温度制御回路５１は、電流方向信号ＴＥＣ＋，ＴＥＣ−によるＴＥＣ電流の電流方向と、サーミスタ５８によるレーザーダイオード６０の温度情報と、過電流検出情報等とに基づいて、デューティー比を算出する。さらに、温度制御回路５１は、一定のスイッチング周波数を用いてパルス幅変調（ＰＷＭ）し、ＴＥＣ電流の電流量が制御される。
このように、電流量調整方法Ｄ１〜Ｄ３は、電流方向信号ＴＥＣ＋，ＴＥＣ−等の情報が温度制御回路５１にフィードバックされ、温度制御回路５１にてフィードバック演算が行なわれ、算出したデューティー比のパルス幅変調信号が生成出力される。また、温度制御回路５１は、駆動パルス幅を変化させることにより、ペルチェ素子５９の吸熱および発熱を制御する。
【００９０】
（１１）本発明のコンデンサ充放電回路の動作説明
ＦＥＴ1〜ＦＥＴ4が、オン又はオフ動作する場合、フィルタ４１，４２のコイルにて誘導起電力が発生する。この誘導起電力は、以下に述べるコンデンサ充放電回路に充放電される。
図６は本発明の第１実施形態に係るコンデンサ充放電回路を説明するための図である。この図６に示すコンデンサ５（電源２）は、フィルタ４１からの誘導起電力（（ｉ）と表
示したところ）と、フィルタ４２からの誘導起電力（（ｉｉｉ）と表示したところ）とのうちの一方の誘導起電力を加えられる。すなわち、フィルタ４１，４２が時間的に切り替えられることにより、２方向の駆動電流がコンデンサ５に流れるのである。また、フィルタ４１，４２と、ＦＥＴ3，ＦＥＴ4と、整流ダイオードＤ１〜Ｄ４と、Ｔｒ3と、ツェナーダイオードＺＤ１とコンデンサ５とが協働することによって、Ｈ型ブリッジ回路４０にて発生した誘導起電力の充電と、充電された蓄積エネルギーの放電とを行なうコンデンサ充放電回路として機能している。従って、コンデンサ充放電回路を別個に設けずにペルチェ素子駆動回路５２に設けられた電源、回路および素子を用いて充電可能になっている。
【００９１】
なお、この図６に示すもので上述したものと同一符号を有するものはそれらと同一のものを表す。
本発明のペルチェ素子駆動方法は、駆動電流の方向に応じてレーザーダイオード６０の温度を調節するペルチェ素子５９を駆動するペルチェ素子駆動回路５２におけるものである。
【００９２】
ペルチェ素子駆動回路５２のＨ型ブリッジ回路４０が、駆動電流によって、ペルチェ素子５９を駆動する（駆動ステップ）。
Ｈ型ブリッジ回路４０にて発生した誘導起電力の充電と充電された蓄積エネルギーの放電とを行なうコンデンサ充放電回路が、駆動ステップにおける駆動によって発生するＨ型ブリッジ回路４０の誘導起電力を充電する（充電ステップ）。
【００９３】
そして、充電ステップにて充電されたコンデンサ充放電回路が、外部切り替え制御信号に基づいて、蓄積したエネルギーを電源としてＨ型ブリッジ回路４０に対して放電する（電源再利用ステップ）。
また、電源再利用ステップは、コンデンサ充放電回路が、オンボード電源５０ａ側の電圧とコンデンサ５の電圧とを比較し（電圧比較ステップ）、電圧比較ステップにおける電圧比較結果に基づいて、駆動電流をＨ型ブリッジ回路４０に供給する電源供給元を、オンボード電源５０ａ又はコンデンサ５に切り替えるように電源切り替え制御を行なう（切り替えステップ）。
【００９４】
（１１−１）ＦＥＴ1〜ＦＥＴ4の制御パターン
次に、ＴＥＣ電流の方向が変化する２種類の場合における制御パターンについてそれぞれ詳述する。
図７（ａ）〜図７（ｄ）はそれぞれ本発明の第１実施形態に係るＦＥＴ1〜ＦＥＴ4の制御パターンを説明するための図である。ＴＥＣ電流がＴＥＣ＋からＴＥＣ−側に流れている状態から、ＴＥＣ−からＴＥＣ＋側に転流させる場合（−側増加から−側減少）の制御パターン（スイッチングパターン）について説明する。
【００９５】
コンデンサ５の充電および放電のために、Ｔｒ制御回路２は、以下に示す３種類の制御パターン１〜３を用いてＴｒ3を制御する。また、制御パターン１〜３の順に遷移する。
制御パターン１：ＦＥＴ1オフ，ＦＥＴ2オン，ＦＥＴ3オン，ＦＥＴ4オフ
制御パターン２：ＦＥＴ1オフ，ＦＥＴ2オフ，ＦＥＴ3オフ，ＦＥＴ4オフ
制御パターン３：ＦＥＴ1オン，ＦＥＴ2オフ，ＦＥＴ3オフ，ＦＥＴ4オン
ここで、制御パターン２はＦＥＴ1およびＦＥＴ3と、ＦＥＴ2およびＦＥＴ4とが同時にオンされて生じる素子破壊を防止するためのものであって、素子を保護するためのパルスパターンである。
【００９６】
（１１−２）制御パターン１から制御パターン２に遷移する場合のＶCC１
図７（ｅ）は本発明の第１実施形態に係るＶCC１−接地間の電圧波形を示す図である。ここで、制御パターン１から制御パターン２に遷移する場合、図６に示すフィルタ４１のコイルに流れるＴＥＣ電流が減少（ペルチェ素子５９の駆動電流の−側の向きに減少）するので、ＦＥＴ3のオフにより、フィルタ４１のコイルにて誘導起電力が発生する（「ａ」と付したところ）。この誘導起電力は、急峻かつ電圧ＶDD以上の高い電圧値を有し、この誘導起電力がＶCC１−接地（ＳＧ）間に加えられる。そして、この誘導起電力は、整流ダイオードＤ１にて帰還電流として整流され、図６に示す（ｉ）と付したところを介して
ノイズがコンデンサ５に吸収され、また、コンデンサ５は充電される。
【００９７】
従って、ノイズの吸収によって各回路の誤動作を防止でき、配線パターンによる漏話が低減し、光伝送信号の光出力ジッタが抑制される。
（１１−３）制御パターン１から制御パターン２に遷移する場合のＶCC２
図７（ｆ）は本発明の第１実施形態に係るＶCC２−接地間の電圧波形を示す図である。ここで、制御パターン１から制御パターン２に遷移する場合、フィルタ４２のコイルに流れる電流は減少（ペルチェ素子５９の駆動電流の−側の向きに減少）するため、ＦＥＴ4のオフにより、フィルタ４２のコイルにて誘導起電力が発生する（「ｂ」と付したところ）。従って、ＶCC２−接地間に電圧ＶDD以下の誘導起電力が発生する。この誘導起電力は、整流ダイオードＤ４にて帰還電流として整流され、図６に示す（ｉｉｉ）と付したとこ
ろを介してノイズがフィルタ４２のコンデンサ５に吸収される。
【００９８】
（１１−４）ＴＥＣ電流が＋側に流れている状態から−側へ転流させる場合の説明
コンデンサ５の充電および放電のために、Ｔｒ制御回路２は、以下に示す３種類の制御パターン１〜３を用いてＴｒ3を制御する。また、制御パターン３〜１の順に遷移する。
制御パターン３：ＦＥＴ1オン，ＦＥＴ2オフ，ＦＥＴ3オフ，ＦＥＴ4オン
制御パターン２：ＦＥＴ1オフ，ＦＥＴ2オフ，ＦＥＴ3オフ，ＦＥＴ4オフ
制御パターン１：ＦＥＴ1オフ，ＦＥＴ2オン，ＦＥＴ3オン，ＦＥＴ4オフ
また、温度制御回路５１は、制御パターン１〜３の順に遷移させる。なお、制御パターン２はＦＥＴ1およびＦＥＴ3と、ＦＥＴ2およびＦＥＴ4とが同時オンされることによる素子破壊を防止するための保護領域である。
【００９９】
（１１−５）制御パターン３から制御パターン２に遷移する場合のＶCC１
制御パターン３から制御パターン２に遷移する場合、フィルタ４１のコイルに流れる電流が減少（ペルチェ素子５９の駆動電流＋側の向きに減少）するため、ＦＥＴ1のオフにより、フィルタ４１のコイルにて誘導起電力が発生する（「ｃ」と付したところ）。従って、ＶCC１−接地間には電圧ＶDD以下の誘導起電力が発生し、この誘導起電力は、整流ダイオードＤ２にて帰還電流として整流され、図６に示す（ｉｉ）と付したところを介して
ノイズがフィルタ４１のコンデンサに吸収される。
【０１００】
（１１−６）制御パターン３から２に遷移する場合のＶCC２
制御パターン３から制御パターン２に遷移する場合、フィルタ４２のコイルに流れる電流が減少（ペルチェ素子５９の駆動電流＋側の向きに減少）するため、ＦＥＴ4のオフにより、フィルタ４２のコイルにて誘導起電力が発生し（「ｂ」と付したところ）、ＶCC２−接地間には電圧ＶDD以上の誘導起電力が発生し、この誘導起電力が整流ダイオードＤ３にて帰還電流として整流され、図６に示す（ｉｉｉ）と付したところを介してノイズがコンデンサ５に吸収される。これにより、回路の誤動作が防止される。
【０１０１】
このコンデンサ５を充電するタイミングは、Ｔｒ制御回路２により制御され、充電されたコンデンサ５は再度、電源として利用される。また、各遷移においてフィルタ４１，４２のコイルにて誘導起電力が発生する。
このように、コンデンサ充放電回路において、整流ダイオードＤ１〜Ｄ４が誘導起電力を整流するので、ＶCC１−接地間およびＶCC２−接地間に発生するピーク（波高値）電圧が抑制される。
【０１０２】
（１２）Ｔｒ1，Ｔｒ2の制御方法および誘導起電力をコンデンサ５に充電する制御方法
次に、電力供給用スイッチとしてのＴｒ1，Ｔｒ2の制御方法と誘導起電力をコンデンサ５に充電する制御方法とについて説明する。
図８は本発明の第１実施形態に係るＴｒ1，Ｔｒ2の切り替え制御を説明するための図である。この図８に示すＴｒ1はオンボード電源５０ａからの電力を印加又は非印加に切り替え（（ｉ）と付したところ）、Ｔｒ2はコンデンサ５からの電力を印加又は非印加に切り替え（（ｉｉ）と付したところ）、また、Ｔｒ3はＨ型ブリッジ回路４０からの誘導起電力をコンデンサ５に印加又は非印加に切り替えるようになっている（（ｉｉｉ）と付したところ）。
【０１０３】
また、Ｔｒ1〜Ｔｒ3の各切り替えは、Ｔｒ制御回路２が、オンボード電源５０ａの電圧とコンデンサ５の電圧との比較結果に基づいて制御される。ここで、オンボード電源５０ａの電圧とコンデンサ５の電圧とは電圧比較回路にて演算されて比較される。
なお、図８に示すもので上述したものと同一符号を有するものはそれらと同一のものを表す。
【０１０４】
（１２−１）コンデンサ５の電圧＜オンボード電源５０ａ
Ｔｒ制御回路２は、Ｔｒ1をオン、Ｔｒ2をオフにし、電圧ＶDDに対してオンボード電源５０ａからの電力を供給する。従って、電力供給源が選択可能になる。また、Ｔｒ制御回路２は、Ｔｒ3を切り替えることにより、スイッチング素子ＦＥＴ1，ＦＥＴ2が同時にオフになるタイミングでコンデンサ５が充電される。
【０１０５】
（１２−２）コンデンサ５の電圧≧オンボード電源５０ａ
Ｔｒ制御回路２は、Ｔｒ1をオフ、Ｔｒ2をオンにし、電圧ＶDDに対してコンデンサ５からの電力を供給する。また、Ｔｒ3を切り替えることにより、スイッチング素子ＦＥＴ1，ＦＥＴ2が同時にオフになるタイミングでコンデンサ５が充電される。
（１３）コンデンサ５の過電圧が検出された場合の動作
過電圧検出回路４がコンデンサ５の過電圧を検出すると、Ｔｒ制御回路２は、Ｔｒ1〜Ｔｒ3のスイッチング制御を行なう。
【０１０６】
（１３−１）過電圧が未検出の場合
過電圧検出回路４がコンデンサ５の過電圧を検出していない場合は、Ｔｒ制御回路２は、通常状態と判定し、（１２−１）又は（１２−２）の状態における処理をする。
（１３−２）過電圧が検出された場合
過電圧検出回路４がコンデンサ５の過電圧を検出した場合は、Ｔｒ制御回路２は、Ｔｒ1をオン、Ｔｒ2をオフにし、電圧ＶDDに対してオンボード電源５０ａからの電力を供給する。
【０１０７】
Ｔｒ制御回路２は、Ｔｒ3をオフにし、コンデンサ５に対する充電を停止する。コンデンサ５は、ツェナーダイオードＺＤ１介して放電する。
（１４）異常発生時
また、過電圧検出以外の異常が生じた場合、その異常情報はＴｒ制御回路２にフィードバックされ、Ｔｒ制御回路２は、Ｔｒ1〜Ｔｒ3のスイッチング制御を行なう。Ｔｒ制御回路２は、Ｔｒ1をオフ、Ｔｒ2をオフ、Ｔｒ3をそれぞれオフにし、電圧ＶDDに対する電力供給を停止し、また、コンデンサ５に対する充電を停止する。
【０１０８】
これにより、ペルチェ素子５９、各ＦＥＴ1〜ＦＥＴ4の素子破壊が防止されフェールセーフが実現される。
このように、本発明のペルチェ素子駆動回路５２は、電源（電圧ＶDD）に対する電力供給源を、定電圧のオンボード電源５０ａと、ＴＥＣ電流の平滑用フィルタ４１，４２のコイルにて発生する誘導起電力を整流して充電させたコンデンサ５との間において、個別に切り替えできるＴｒ1，Ｔｒ2を設けているので、異常発生時に、電力供給を電源１および電源２の両方から停止でき、フェールセーフに対応できる。
【０１０９】
（１５）Ｔｒ3の制御方法の説明
次に、図９を参照してＴｒ3の制御方法について詳述する。
図９は本発明の第１実施形態に係るＴｒ3の制御方法を説明するための図である。この図９に示すＴｒ3は、ＦＥＴ1，ＦＥＴ2の各論理に基づいてオンオフ制御されるようになっている。なお、図９に示すもので上述したものと同一符号を有するものはそれらと同一のものを表す。
【０１１０】
（１５−１）Ｔｒ3の制御パターンの説明
図１０（ａ）〜図１０（ｄ）はそれぞれ本発明の第１実施形態に係るＦＥＴ1〜ＦＥＴ4のＴｒ3についての制御パターンを説明するための図である。
コンデンサ５の充電は、ＦＥＴ1〜ＦＥＴ4の全てがオフになる区間（全オフ区間又は全オフ時間区間）において行なわれる。この全オフ区間は、ＦＥＴ1およびＦＥＴ3と、ＦＥＴ2およびＦＥＴ4との同時オンによって生じるこれらのＦＥＴ間の短絡を防止するために設けられた区間であり、この全オフ区間を利用してコンデンサ５の充電が制御される。Ｔｒ制御回路２は、ＦＥＴ1およびＦＥＴ2が同時にオフになる時のみＴｒ3をオンし、コイルによる誘導起電力を、整流ダイオードＤ１〜Ｄ４を用いて整流しコンデンサ５を充電する。このＴｒ3の充電および放電のために、Ｔｒ制御回路２は、以下に示す３種類の制御パターン１〜３を用いて制御する。
【０１１１】
制御パターン１：ＦＥＴ1およびＦＥＴ2が両方オフのときはＴｒ3をオン
制御パターン２：ＦＥＴ1およびＦＥＴ2が両方オフ以外のときはＴｒ3をオフ
制御パターン３：異常発生時：Ｔｒ3をオフ
また、図１０（ｅ）は本発明の第１実施形態に係るＶCC１−接地間の電圧波形を示す図である。
【０１１２】
これにより、図１０（ｅ）に示すＶCC１−接地間には、ＦＥＴ3がオフのときにフィルタ４１のコイルの誘導起電力が発生するので、整流ダイオードＤ１にて誘導起電力が整流され、図９に示す（ｉ）と付したところを介してコンデンサ５が充電される。
同様に、ＦＥＴ1がオフのときに発生するフィルタ４１のコイルの誘導起電力は、整流ダイオードＤ２にて整流され、図９に示す（ｉｉ）と付したところを介してフィルタ４１
のコンデンサに充電される。
【０１１３】
従って、本発明のペルチェ素子駆動方法は、オンボード電源５０ａ側に接続されたＴｒ1が、駆動電流を供給する電源ラインに駆動電流を供給する第１ステップと、コンデンサ５に蓄積されたエネルギーを電源ラインに供給するＴｒ2が、コンデンサ５にエネルギーを蓄積する蓄積ステップと、蓄積ステップにて蓄積されたエネルギーに基づいて、電源ラインに供給するエネルギー供給源を選択する供給源選択ステップとをそなえている。
【０１１４】
また、供給源選択ステップが、ペルチェ素子駆動回路５２にて発生した異常を検出する検出ステップと、検出ステップにて異常が検出されると、電源ラインへの電源供給を停止する停止ステップとをそなえたことになる。
このように、整流ダイオードＤ１〜Ｄ４が誘導起電力を整流するので、ＶCC１−接地間に発生するピーク（波高値）電圧が抑制される。
【０１１５】
（１５−２）Ｔｒ3の制御タイミング
図１１（ａ）〜図１１（ｆ）はそれぞれ本発明の第１実施形態に係るＴｒ3の制御タイミングを説明するためのタイムチャートである。ここで、図１１（ａ）に示すＦＥＴ1〜ＦＥＴ4の波形は、所定時間全てオフにされ、このオフの時間にＴｒ3が制御されるようになっている。
【０１１６】
さらに詳述すると、図１１（ｂ）に示すＶCC１−接地間電圧は、ＦＥＴ3のオフにより発生するフィルタ４１のコイルの誘導起電力が加えられ、この誘導起電力は整流ダイオードＤ１にて整流されることにより、コンデンサ５が充電される。
また、図１１（ｃ）に示すＶCC２−接地間電圧は、ＦＥＴ4のオフにより発生するフィルタ４１のコイルの誘導起電力が加えられ、この誘導起電力は整流ダイオードＤ３にて整流されることにより、コンデンサ５が充電される。
【０１１７】
そして、図１１（ｄ）に示すＴｒ3は、ＦＥＴ1〜ＦＥＴ4の全部がオフになる区間においてオンにされ、これにより、コンデンサ５が充電される。また、ＦＥＴ1がオフした後、ＦＥＴ2がオンするまでの間、Ｔｒ3はオンにされる。
これにより、コンデンサ５の電圧は、図１１（ｅ）に示すように、時間経過とともに充電量が増加する。また、ＴＥＣ電流は、図１１（ｆ）に示す＋側のピーク値および−側のピーク値の間にて変化し、さらに、フィルタ４１，４２にて平滑されたＴＥＣ電流の波形はパルス状のものから平滑されたものに変化する。
【０１１８】
このように、ＦＥＴ1およびＦＥＴ2のうちのいずれか一方がオンのときは、Ｔｒ制御回路２は、Ｔｒ3をオフ状態とするため、コンデンサ５に電流が流れない。この場合、Ｔｒ制御回路２は、ペルチェ素子５９の駆動電流を確保することができ、ペルチェ素子５９自体の駆動電流の制御に影響はない。従って、コンデンサ５をコイルの誘導起電力（ノイズ）のみを用いて充電可能となる。
【０１１９】
（１６）コンデンサ５とＴｒ制御回路２（Ｔｒ1〜Ｔｒ3）との関係
次に、図１２（ａ）〜図１２（ｅ）はそれぞれ本発明の第１実施形態に係るコンデンサ５とＴｒ制御回路２との関係を説明するための図である。この図１２（ａ）に示す時間軸は、初期充電区間ａ，充放電区間ｂ，再充電区間ｃの３種類の区間ａ，ｂおよびｃに分割されている。そして、各区間においてコンデンサ５の電圧は上昇および下降を繰り返すようになっている。
【０１２０】
また、図１２（ｂ）および図１２（ｃ）に示す波形は、それぞれ、Ｔｒ1およびＴｒ2の各電圧を表しており、Ｔｒ1およびＴｒ2の論理オン又はオフは、相互に逆論理になるよう切り替えられている。
さらに、図１２（ｄ）に示す波形は、Ｔｒ3の電圧を表し、ＦＥＴ1，ＦＥＴ2の動作状態に応じてきめ細かく切り替えられている。このＴｒ3の電圧は、充電区間および充放電区間に関わらず、常時制御されている。
【０１２１】
そして、図１２（ｅ）は電圧ＶDDに対して供給される電源の種別（オンボード電源５０ａ又はコンデンサ５）を表している。
これにより、図１２（ｄ）に示す電源の種別がオンボード電源５０ａ（電源１）のときは、コンデンサ５は充電され、図１２（ａ）に示すコンデンサ５の電圧は上昇する一方、コンデンサ５が電源（電源２）として選択されているときは、コンデンサ５の電圧は下降している。
【０１２２】
以下、各区間における充放電動作について詳述する。
（１６−１）初期充電区間
初期充電区間として、Ｔｒ制御回路２は、Ｔｒ1をオン，Ｔｒ2をオフにスイッチングし、コンデンサ５の電圧が充電電圧になるまでオンボード電源５０ａより電圧ＶDDに電源を供給する。また、Ｔｒ3はＴｒ1，Ｔｒ2の動作状態に応じてオン／オフ制御を行ない、コンデンサ５を充電する。
【０１２３】
（１６−２）充放電区間
コンデンサ５の電圧が充電電圧まで上昇すると、充放電区間として、Ｔｒ制御回路２は、Ｔｒ1をオフ、Ｔｒ2をオンにスイッチングし、コンデンサ５の電圧が放電電圧になるまで、コンデンサ５より電圧ＶDDに電源を供給する。また、Ｔｒ3はＦＥＴ1，ＦＥＴ2の状態によってオン／オフを制御し、コンデンサ５を充電する。この放電区間においてもペルチェ素子駆動回路５２は動作しており、コイルの誘導起電力を吸収できるので、Ｔｒ3によるコンデンサ５の充電制御は続けられる。要するに、この区間は、充電と放電とが同時に行なわれる。
【０１２４】
（１６−３）再充電区間
コンデンサ５の電圧が充電電圧まで降下してくると、再充電区間として、Ｔｒ制御回路２は、Ｔｒ1をオン、Ｔｒ2をオフにし、コンデンサ電圧が充電電圧になるまで、オンボード電源５０ａから、Ｈ型ブリッジ回路４０に対して電源を供給する。また、Ｔｒ3はＦＥＴ1，ＦＥＴ2の状態によりオン／オフ制御を行ない、コンデンサ５を充電する。
【０１２５】
（１６−４）この再充電区間以後は、（１６−２）〜（１６−３）への遷移が繰り返される。
このように、本発明のペルチェ素子駆動回路５２は、電源部分のＶCC１，ＶCC２に、整流ダイオードＤ１〜Ｄ４とコンデンサ５とを設けることにより、ＴＥＣ電流の平滑用フィルタ４１，４２のコイルにおいて発生する誘導起電力を整流ダイオードＤ１〜Ｄ４で整流し、また、整流ダイオードＤ１〜Ｄ４を介してコンデンサ５を充電する。
【０１２６】
これにより、ペルチェ素子駆動回路５２は、コンデンサ５に蓄積された電荷エネルギーを、再度、ペルチェ素子駆動回路５２の電源（電圧ＶDD）として再利用でき、低消費電力化できる。
そして、このようにして、本発明のペルチェ素子駆動回路５２によれば、低消費電力化と、回路における発熱の抑制と、誘導起電力およびノイズに起因する回路の誤動作と、電源異常および漏話等の回避と、伝送光のジッタの低減と、素子破壊の防止とが実現できる。
【０１２７】
（１７）コイルで発生する誘導起電力の再利用性の一例
次に、本発明のペルチェ素子駆動回路５２を用いて、ノイズ（コイルで発生する誘導起電力）を再利用する２種類の実現例について図１３等を参照して説明する。
図１３は本発明の第１実施形態に係る誘導起電力の再利用性を説明するための図であって、この図１３に示すコンデンサ５に蓄積された電力は、電圧ＶDDから、ＦＥＴ1，ＦＥＴ4を介して接地される方向（ＬＬ１と付したところ）と、ＦＥＴ2，ＦＥＴ3を介して接地される方向（ＬＬ２と付したところ）との２方向からＨ型ブリッジ回路４０に供給される。なお、図１３に示すもので上述したものと同一符号を有するものはそれらと同一のものを表す。
【０１２８】
以下、実現性を明確にするために、以下に示す３種類の項目Ｆ１〜Ｆ３について詳述する。
Ｆ１：コンデンサ５(電源２)への充電時間
Ｆ２：コンデンサ５(電源２)の放電時間
Ｆ３：コンデンサ５(電源２)より電源供給できる割合（時間的にどのくらいの割合で電源２より電源供給しているか）
（１７−１）コンデンサ５に対する充電および放電時間
各素子の条件の一例について説明する。
【０１２９】
充放電時間は以下に示す値を用いて算出される。
コンデンサ５の容量  ＝  １．０（Ｆ：ファラッド）
コンデンサ充電電圧  ＝  ３．３（Ｖ：ボルト）。この電圧ＶDDは、典型値（ＴＹＰ）に基づいて決定される。
コンデンサ５放電電圧  ＝  ３．１３５（Ｖ）。この電圧は、電圧ＶDDの最小値（ＭＩＮ）に設定される。
【０１３０】
負荷抵抗（Ｈブリッジ回路抵抗）  ＝  ２．７５（Ω：オーム）。
負荷最大電流（Ｈブリッジ回路電流）＝  １．２（Ａ：アンペア）。すなわち、この電流は、ピーク値Ｉpeakである。
負荷平均電流（Ｈブリッジ回路電流）＝  ０．６（Ａ）。この電流はフィルタ４１，４２にて平滑される値である。
【０１３１】
コイルインダクタンス  ＝  ６．８（μＨ）
ＦＥＴスイッチング周波数  ＝  ５００（ｋＨｚ：キロヘルツ）。すなわち、このＦＥＴスイッチング周波数の周期は２（μｓｅｃ）なので、この２（μｓｅｃ）間に２回、誘導起電力が整流ダイオードＤ１〜Ｄ４により整流される。
なお、計算のし易さのため、ダイオード，トランジスタ又はＦＥＴの抵抗成分は考慮しない。また、コイルによる誘導起電力は、ノイズとして１００％（理想）コンデンサ５に吸収できることとする。
【０１３２】
（１７−２）充電および放電制御
図１４（ａ）〜図１４（ｅ）はそれぞれ本発明の第１実施形態に係る充放電制御例を説明するためのタイムチャートである。この図１４（ａ）に示すコンデンサ電圧（縦軸）は、時間（横軸）において区切られた区間に応じて変化している。横軸に示すａ，ｂ，ｃと付した区間は、それぞれ、初期充電区間，放電区間，再充電区間を表す。以下、区間ａ〜ｃについて詳述する。
【０１３３】
初期充電（ａと付したところ）
０（Ｖ）〜から３．３（Ｖ）になる間は、４．４５（ｓｅｃ）間、Ｔｒ1をオン、Ｔｒ2をオフ、そして、Ｔｒ3をＴｒ1，Ｔｒ2の状態で制御
放電（ｂと付したところ）
３．３（Ｖ）〜３．１３５（Ｖ）になる間は、０．２８（ｓｅｃ）間、Ｔｒ1をオフ、Ｔｒ2をオンにし、Ｔｒ3をＴｒ1，Ｔｒ2の状態で制御
再充電（ｃと付したところ）
３．１３５（Ｖ）〜３．３（Ｖ）になる間は、０．４３（ｓｅｃ）間、Ｔｒ1をオン、Ｔｒ2をオフにし、Ｔｒ3をＴｒ1，Ｔｒ2の状態で制御する。なお、ノイズ（コイルによる誘導起電力）吸収効率が悪くなると、（ｃ）の充電時間は長くされる。
【０１３４】
この再充電が行なわれた後は、放電ｂと再充電ｃとが繰り返される。
（１７−３）充電および放電時間の計算例
（ｉ）充電時
図１５は本発明の第１実施形態に係るコンデンサ５の充放電特性を示す図である。
この図１５に示すコンデンサ５の充電特性は、式（１）により表わされる。
【０１３５】
Ｖ  ＝  Ｅ  ×  （１  −  ｅｘｐ［−ｔ／ＣＲ］）                      式（１）
ここで、Ｖはコンデンサ５の電圧、Ｅは定電圧源、ｅｘｐは指数関数（Exponential Function：ｅは自然対数の底を表す。）、ｔは充電時間およびＣは静電容量をそれぞれ表す。
【０１３６】
ＶCC１，ＶCC２により発生するノイズは、コイルにて発生する誘導起電力（Ｌ×ｄｉ／ｄｔ）である。なお、Ｌは自己インダクタンス（Ｈ：ヘンリー）を表し、ｉ，ｔはそれぞれ電流，時間であり、ｄｉ／ｄｔは電流ｉの時間変動量である。
この誘導起電力は、定量的に扱うことが困難なので、式（１）を用いた計算は実用上できないことが多い。従って、ペルチェ素子５９の駆動時において、コイルに蓄えられる蓄積エネルギーが、誘導起電力として発生し、コンデンサ５にエネルギーとして蓄えられるとすると、コイル蓄積エネルギーは、式（２）により表わされる。
【０１３７】
コイル蓄積エネルギー  ＝  １／２  ×  ＬＩ2  （Ｊ：ジュール）         式（２）
このコイル蓄積エネルギーは、ＦＥＴスイッチング周期（５００ｋＨｚ）の１周期に相当し、２回誘導起電力として発生するので、ＦＥＴスイッチングの１周期のコイル蓄積エネルギーＥＬは、式（３）により表わされる。
【０１３８】
ＥＬ  ＝  ＬＩ2（Ｊ）                                               式（３）
また、ｎ（正の実数を表す。）周期において発生するコイル蓄積エネルギーＥＬｎは式（４）により表わされる。
ＥＬｎ  ＝  ｎＬＩ2（Ｊ）                                    式（４）
一方、コンデンサ５に蓄えられるコンデンサ蓄積エネルギーＥｃは、式（５）により表わされる。
【０１３９】
Ｅｃ  ＝  １／２  ×  ＣＶ2（Ｊ）                                   式（５）
従って、コンデンサ５の電圧をＶ1からＶ2にするために必要なエネルギーＥｃは、式（６）により表わされる。
Ｅｃ  ＝  （１／２  ×  ＣＶ22）  −  （１／２  ×  ＣＶ12）（Ｊ）
＝  １／２  ×  Ｃ（Ｖ22  −  Ｖ12）（Ｊ）                    式（６）
従って、コイル蓄積エネルギーＥＬｎをコンデンサ蓄積エネルギーＥｃに変換する効率をη（％）とすると、式（４）を用いて、式（７）により表わされる。
【０１４０】
Ｅｃ  ＝  ＥＬｎ  ×  η  ×  １０-2                         式（７）
従って、周期ｎは式（８）により表わされる。
ｎ  ＝  ［Ｃ（Ｖ22  −  Ｖ12）］／［２ＬＩ2η×  １０-2］    式（８）
コンデンサ５の電圧がＶ2になるまでの時間をＴ1，ＦＥＴスイッチング周波数をｆとすると、時間Ｔ1は式（９）により表わされる。
【０１４１】
Ｔ1  ＝  ｎ／f  （ｓｅｃ）                                          式（９）
従って、コイルの蓄積エネルギーを誘導起電力として吸収し、コンデンサ５の電圧がＶ1からＶ2になるまでの時間（充電時間）Ｔ1は、式（１０）により表わされる。
Ｔ1＝  ［Ｃ（Ｖ22  −  Ｖ12）］／［２ＬＩ2ηｆ×  １０-2］  （ｓｅｃ）
式（１０）
この式（１０）に各条件を入力すると、０Ｖから３．３Ｖに要する充電時間は４．４５（ｓｅｃ）であり、また、３．１３５（Ｖ）から３．３（Ｖ）に要する充電時間は０．４３（ｓｅｃ）となる。
【０１４２】
（ii）放電時
また、図１５に示すコンデンサ５の放電特性は式（１１）により表わされる。
Ｖ  ＝  Ｅ  ×  （ｅｘｐ［−ｔ／ＣＲ］）                            式（１１）
ここで、Ｖ，Ｅはそれぞれ放電時のコンデンサ５の電圧、放電前のコンデンサ５の電圧を表す。
【０１４３】
コンデンサ５の電圧をＶ3からＶ4に放電するまでの時間Ｔ2は、式（１２）に基づき式（１３）により表わされる。
Ｖ4  ＝  Ｖ3  ×  （ｅｘｐ［−Ｔ2／ＣＲ］）                  式（１２）
Ｔ2  ＝  −ＣＲ×Ｌｏｇe  （Ｖ4／Ｖ3）  （ｓｅｃ）           式（１３）
また、Ｒを負荷平均電流時の抵抗値とすると、式（１４）により表わされ、また、Ｖ3からＶ4に放電するまでの時間Ｔ2は、式（１５）により表わされる。
【０１４４】
Ｒ  ＝  Ｖ3／負荷平均電流                                    式（１４）
Ｔ2 ＝ −Ｃ×（Ｖ3／負荷平均電流）×Ｌｏｇe（Ｖ4／Ｖ3） （ｓｅｃ） 式（１５）
式（１５）に各条件を入力すると、３．３（Ｖ）から３．１３５（Ｖ）に要する放電時間は０．２８（ｓｅｃ）となる。また、コンデンサ５のみでペルチェ素子５９を駆動している上記の区間（ｂ）は初期充電区間（ａ）を除いて全体区間（ｂ）＋（ｃ）の３９．４％になる。
【０１４５】
このように、コイルによる誘導起電力をノイズとして１００％コンデンサ５に吸収できるとした場合、３９．４％の効率が得られる。また、時間的に３９．４％はコイルの誘導起電力を用いて充電したコンデンサ５のみによりペルチェ素子駆動回路５２が動作する。
（１８）素子の値を変更した場合
各素子の条件を変えて、下記条件にする。
【０１４６】
コンデンサ５容量  ＝  １００．０（μＦ）
コンデンサ充電電圧  ＝  ３．３（Ｖ）  この電圧ＶDDは典型値が設定される。
コンデンサ５放電電圧  ＝  ３．１３５（Ｖ）  この電圧ＶDDは（最小値）が設定される。
負荷抵抗（Ｈブリッジ回路抵抗）  ＝  ２．７５（Ω）
負荷最大電流（Ｈブリッジ回路電流）＝  １．２（Ａ）  この電流は、ピーク値Ｉpeakである。
【０１４７】
負荷平均電流（Ｈブリッジ回路電流）＝  ０．６（Ａ）  この電流はフィルタ４１，４２にて平滑される値である。
コイルインダクタンス  ＝  ６．８（μＨ）
ＦＥＴスイッチング周波数  ＝  ５００（ｋＨｚ）  ２（μｓｅｃ）間に２回誘導起電力が整流ダイオードＤ１〜Ｄ４により整流される。
【０１４８】
計算のし易さのため、Ｄ，ＦＥＴの抵抗成分は考慮しない。コイルによる誘導起電力をノイズとして３０％コンデンサ５に吸収できることとする。ここで、吸収効率η＝３０％とする。
ａ．初期充電  ０（Ｖ）〜３．３（Ｖ）  ：１．４８（ｍｓｅｃ）
ｂ．放電    ３．３（Ｖ）〜３．１３５（Ｖ）：０．０２８（ｍｓｅｃ）
ｃ．再充電  ３．１３５（Ｖ）〜３．３（Ｖ）：０．１４５（ｍｓｅｃ）
コンデンサ５のみでペルチェ素子５９を駆動している区間ｂは初期充電区間ａを除いて全体（ｂ）＋（ｃ）の１６．２％になる。
【０１４９】
このように、コイルによる誘導起電力をノイズとして３０％コンデンサ５に吸収できるとした場合、１６．２％の効率が得られる。すなわち、時間的に１６．２％はコイルの誘導起電力で充電したコンデンサ５のみでペルチェ素子駆動回路５２が動作する。
さらに、充電させたコンデンサ５を電圧ＶDDとして再利用する場合と、ペルチェ素子駆動回路５２以外の例えばメモリバックアップ回路等の電源等に利用する場合との両方について使用できる。
【０１５０】
従って、コイルの誘導起電力で充電されたコンデンサ５をペルチェ素子駆動回路５２の電源としての再利用性、実現性がある。
また、このように、ＴＥＣ電流の平滑用フィルタ４１，４２のコイルにて発生する誘導起電力が、整流ダイオードＤ１〜Ｄ４によって整流され、誘導起電力によるノイズがコンデンサ５に吸収されることにより、ノイズによってペルチェ素子駆動回路５２以外の各種回路５０ｃの誤動作が防止され、この防止とともに、配線パターンによる漏話が低減し、光伝送信号の光出力ジッタが抑制される。
【０１５１】
（Ｂ）本発明の第２実施形態の説明
コンデンサ５に充電された電圧は、ペルチェ素子駆動回路５２以外の回路の電源としても利用できる。
図１６は本発明の第２実施形態に係るペルチェ素子駆動回路のブロック図である。この図１６に示すペルチェ素子駆動回路５２ａに設けられたＴｒ2のコレクタＣ側が、各種回路５０ｃに接続され、コンデンサ５に蓄積された電力が、各種回路５０ｃに供給されるようになっている。換言すれば、コンデンサ５は、駆動電流を供給する電源ラインと切り離された例えばボードに設けられた回路又はスイッチング素子に対して電源エネルギーを供給するようになっている。すなわち、図２に示すＴｒ2が電源ラインに電力を供給するのに対して、図１６に示すＴｒ2は各種回路５０ｃに電力を供給しているのである。
【０１５２】
また、図１６に示すもので、上述したものと同一符号を有するものはそれらと同一のものを表す。
このような構成によって、ペルチェ素子５９の駆動電流を平滑するフィルタ４１，４２の各コイルにおいて誘導起電力が発生すると、その誘導起電力は、整流ダイオードＤ１〜Ｄ４にて整流され、コンデンサ５を充電する。そして、コンデンサ５は、ペルチェ素子駆動回路５２ａのみならず、ペルチェ素子駆動回路５２ａと異なる回路に対しても電力を供給し、これにより、例えばメモリバックアップ回路の電源元として機能する。従って、電源を効率よく利用でき、低消費電力化が図れる。
【０１５３】
このように、第２実施形態のペルチェ素子駆動回路５２ａは、ＴＥＣ平滑用フィルタ４１，４２のコイルにて発生する誘導起電力を、整流ダイオードＤ１〜Ｄ４を用いて整流し、整流した電圧によりコンデンサ５を充電させ、そして、このコンデンサ５を、ペルチェ素子駆動回路５２以外の例えばバックアップ回路等の各種回路５０ｃに再利用できる。
また、ペルチェ素子駆動回路５２ａの変形例について説明する。
【０１５４】
図１７は本発明の第２実施形態の変形例に係るペルチェ素子駆動回路のブロック図であり、この図１７に示すもので上述したものと同一符号を有するものはそれらと同一のものを表す。この図１７に示すペルチェ素子駆動回路５２ｂは、スイッチング制御回路１に設けられたＴｒ制御回路２がＴｒ2のベースＢを直接制御することにより、コンデンサ５の電力がＴｒ2を介してメモリバックアップ回路に供給される。これにより、やはり、低消費電力化が図れる。
【０１５５】
このように、第２実施形態においても、ペルチェ素子駆動回路５２ａ，５２ｂは、ＴＥＣ電流の平滑用フィルタ４１，４２のコイルにて発生する誘導起電力を整流ダイオードＤ１〜Ｄ４を用いて整流してコンデンサ５を充電するためのスイッチング素子Ｔｒ3を設け、ペルチェ素子駆動回路５２ａ，５２ｂのスイッチング素子ＦＥＴ1，ＦＥＴ2が同時に、オフのタイミングにおいてコンデンサ５を充電させる。
【０１５６】
従って、ペルチェ素子駆動回路５２ａ，５２ｂのほかに各種回路５０ｃ等、能動素子および受動素子についても、誤動作が回避され、また、素子破壊が防止される。
さらに、第２実施形態のペルチェ素子駆動回路５２ａ，５２ｂは、電源（電圧ＶDD）に対する電力供給源を、定電圧のオンボード電源５０ａと、ＴＥＣ電流の平滑用フィルタ４１，４２のコイルにて発生する誘導起電力を整流して充電させたコンデンサ５との間において、個別切り替えが可能になるようなＴｒ1，Ｔｒ2を設けて電力供給源を選択できる。
【０１５７】
（Ｃ）本発明と従来技術との対比説明
以下、本発明のペルチェ素子駆動回路５２，５２ａおよび５２ｂ，ペルチェ素子駆動方法および発光モジュール（伝送光出力回路）１０と、特許文献１〜３記載の技術との対比について説明する。
特許文献１記載の電子デバイスの駆動回路は、単に、ダイオードを用いてコイルの蓄積エネルギーを駆動回路の電源部に帰還させるものであり、電力を再利用するものではない。また、特許文献１には、電源部についての詳細が開示されておらず、電源部に帰還した後の動作が不明確である。
【０１５８】
これに対して、本発明のペルチェ素子駆動回路５２，５２ａおよび５２ｂは、コイルにて発生した誘導性エネルギーを、別個の電源部としての専用のコンデンサ５に帰還させ、誘導性エネルギーを再利用するものである。また、ペルチェ素子駆動回路５２，５２ａおよび５２ｂを再利用するためのＴｒ，ＦＥＴスイッチング素子のいずれについても、その制御方法を具体的に記載した。
【０１５９】
さらに、特許文献１記載の技術は、コイルを用いてペルチェ素子に流れる電流を平滑することにより、低消費電力化を図るものである。しかしながら、特許文献１には、電源として再利用するものではない。
これに対して、本発明のペルチェ素子駆動回路５２，５２ａおよび５２ｂにおいて、フィルタ４１，４２のコイルによる誘導性エネルギーが、コンデンサ５に回収され、Ｈ型ブリッジ回路４０等の駆動回路の電源のみならず、Ｈ型ブリッジ回路４０等以外の各種回路５０ｃの電源にも再利用されるようになっている。これにより、低消費電力化が図れる。
【０１６０】
特許文献３記載のペルチェ素子駆動回路は、過大な放電電流を回路素子に流さないで、回路素子の劣化を防止するペルチェ素子駆動回路が開示されており、単に回路素子の劣化を防止するものに過ぎない。また、特許文献３には、コイルの誘導性エネルギーを、ペルチェ素子駆動回路又は各種回路５０ｃの電源として再利用するようにはなっていない。
さらに、特許文献２記載の駆動回路は、無駄な電力をコンデンサに回収して再利用するものであって専用のコイルを設けている。
【０１６１】
これに対して、本発明ペルチェ素子駆動回路５２，５２ａおよび５２ｂは、電流平滑のためにコイルを設け、このコイルにおいて発生する誘導起電力をコンデンサ５に回収し、そのコンデンサ５に蓄積された蓄積エネルギーを、ペルチェ素子駆動回路５２，５２ａの電源として再利用し、あるいは、ペルチェ素子駆動回路５２ｂに設けられた各種回路５０ｃの電源として再利用するものである。
【０１６２】
具体的には、特許文献２記載のコイルは、電力回収用の専用コイルであって、電極電圧の立ち上がりと立ち下がりとに寄与するものである。これに対して、本発明に係るコイルは、電流平滑のコイルであって、電流切り替え時に発生する誘導起電力をコンデンサ５に回収および再利用するようになっている。
また、特許文献２記載の駆動回路は、回収した電力を、プラズマディスプレイの駆動回路のみにしか再利用できない。
【０１６３】
これに対して、本発明は、コイルの蓄積エネルギーをコンデンサに回収し駆動回路の電源のみならず、駆動回路以外の回路電源に再利用できる。
特許文献２記載の駆動回路は、単に、電極放電時の電荷をコンデンサに回収し、この電荷は電極を充電するときに再利用されるものである。
しかしながら、特許文献２には、無駄な電力をコンデンサに回収し、再利用するためのスイッチング素子の制御方法は何ら記載されておらず、また、そのスイッチング素子の制御素子の制御方法に関する示唆も記載されていない。
【０１６４】
さらに、特許文献２は、コイルの誘導起電力がコンデンサに回収されていない。
これに対して、本発明のペルチェ素子駆動回路５２，５２ａおよび５２ｂに設けられたＴｒ，ＦＥＴの各スイッチング素子がオフのときに、コイルの誘導起電力がコンデンサ５に回収され、また、コンデンサ５の電圧が充電完了に相当する電圧に達したときに、再度、ペルチェ素子駆動回路５２，５２ａおよび５２ｂおよび各種回路５０ｃの電源として再利用できる。
【０１６５】
（Ｄ）その他
本発明は上述した実施態様およびその変形例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で、種々変形して実施することができる。
例えば、コンデンサ５を複数設け、複数のコンデンサに蓄積された電力を回路の用途等に応じて、分配するようにもできる。また、本充放電回路は、コンデンサを用いたコンデンサ充放電回路の代わりに、コンデンサ以外の他の容量性素子又は電荷蓄積素子を用いることができる。
【０１６６】
（Ｅ）付記
（付記１）  駆動電流の方向に応じて光源素子の温度を調節するペルチェ素子を駆動するペルチェ素子駆動回路において、
該駆動電流を平滑した平滑電流を、第１の方向又は第２の方向から該ペルチェ素子に供給して駆動させるとともに、上記の第１の方向又は第２の方向に基づいて誘導起電力を発生するブリッジ回路と、
該ブリッジ回路にて発生した該誘導起電力の充電と、充電された蓄積エネルギーの放電とを行なう充放電回路と、
該光源素子の動作状態に基づいて該充放電回路の充電又は放電を制御する充放電制御回路とをそなえて構成されたことを特徴とする、ペルチェ素子駆動回路。
【０１６７】
（付記２）  該ブリッジ回路が、該駆動電流を平滑し該平滑電流を該ペルチェ素子に供給して駆動させるとともに、該誘導起電力を発生する誘導性素子を含むフィルタを設けるとともに、
該充放電回路が、該フィルタの誘導性素子にて発生した該誘導起電力を再利用するための充電と該蓄積エネルギーの放電とを行なう容量性素子を設けて構成されたことを特徴とする、付記１記載のペルチェ素子駆動回路。
【０１６８】
（付記３）  該充放電回路が、
該ブリッジ回路にて発生した該誘導起電力を該容量性素子に充電するか又は該容量性素子を放電するかについてスイッチングするスイッチング素子と、
該スイッチング素子を、上記の第１の方向又は第２の方向を表す方向状態と、該容量性素子の蓄積量とのうちの一方に基づいて切り替え制御するスイッチング素子制御回路とをそなえたことを特徴とする、付記２記載のペルチェ素子駆動回路。
【０１６９】
（付記４）  該充放電回路が、
独立電源側からの該駆動電流を該ブリッジ回路に供給／非供給する第１スイッチング素子と、
該容量性素子に蓄積されたエネルギーを該ブリッジ回路に供給／非供給する第２スイッチング素子と、
該第１スイッチング素子と該第２スイッチング素子との各オンオフ動作を相互に反転させることにより、該第１スイッチング素子と該第２スイッチング素子とを切り替え制御するスイッチング素子制御回路とをそなえて構成されたことを特徴とする、付記２又は付記３記載のペルチェ素子駆動回路。
【０１７０】
（付記５）  該充放電回路が、さらに、
該誘導起電力を整流する複数の整流ダイオードをそなえて構成されたことを特徴とする、付記１〜付記４のいずれか一に記載のペルチェ素子駆動回路。
（付記６）  該スイッチング素子制御回路が、
独立電源側からの該駆動電流を該ブリッジ回路に供給／非供給する第１スイッチング素子と、該容量性素子に蓄積されたエネルギーを該ブリッジ回路に供給／非供給する第２スイッチング素子と、該第１スイッチング素子および該第２スイッチング素子を切り替える第３スイッチング素子とをそれぞれ異常情報に基づいてそれぞれ個別に切り替えるように構成されたことを特徴とする、付記３又は付記４記載のペルチェ素子駆動回路。
【０１７１】
（付記７）  駆動電流の方向に応じて光源素子の温度を調節するペルチェ素子を駆動するペルチェ素子駆動回路において、
該駆動電流を供給する電源ラインおよび該ペルチェ素子に第１経路を介して接続され、該駆動電流を該第１経路から該ペルチェ素子側に切り替える第１スイッチング素子と、
該電源ラインおよび該ペルチェ素子に第２経路を介して接続され、該駆動電流を該第２経路から該ペルチェ素子側に切り替える第２スイッチング素子と、
該第１スイッチング素子にて切り替えられた該駆動電流を平滑しその平滑電流を該ペルチェ素子の一端に供給するとともに、誘導起電力を発生する誘導性素子を含む第１のフィルタと、
該第２スイッチング素子にて切り替えられた該駆動電流を平滑しその平滑電流を該ペルチェ素子の他端に供給するとともに、誘導起電力を発生する誘導性素子を含む第２のフィルタと、
該第１のフィルタの誘導性素子又は該第２のフィルタの誘導性素子にて発生した該誘導起電力の充電と、充電された蓄積エネルギーの放電とを行なう容量性素子と、
該光源素子の動作状態に基づいて該容量性素子の充電又は放電を制御する充放電制御回路とをそなえて構成されたことを特徴とする、ペルチェ素子駆動回路。
【０１７２】
（付記８）  駆動電流の方向に応じて光源素子の温度を調節するペルチェ素子を駆動するペルチェ素子駆動回路における、ペルチェ素子駆動方法において、
該ペルチェ素子駆動回路のブリッジ回路が、該駆動電流によって、該ペルチェ素子を駆動する駆動ステップと、
該ブリッジ回路にて発生した該誘導起電力の充電と充電された蓄積エネルギーの放電とを行なう充放電回路が、該駆動ステップにおける該駆動によって発生する該ブリッジ回路の誘導起電力を充電する充電ステップと、
該充電ステップにて充電された該充放電回路が、外部切り替え制御信号に基づいて、蓄積したエネルギーを電源として該ブリッジ回路に対して放電する電源再利用ステップとをそなえたことを特徴とする、ペルチェ素子駆動方法。
【０１７３】
（付記９）  該電源再利用ステップが、
該充放電回路が、独立電源側の電圧と該容量性素子の電圧とを比較する電圧比較ステップと、
該電圧比較ステップにおける電圧比較結果に基づいて、該駆動電流を該ブリッジ回路に供給する電源供給元を、該独立電源又は該容量性素子に切り替えるように電源切り替え制御を行なう切り替えステップとをそなえたことを特徴とする、付記８記載のペルチェ素子駆動方法。
【０１７４】
（付記１０）  該電源再利用ステップが、
該駆動電流を供給する電源ラインおよび該ペルチェ素子に２本の経路を介して接続され該駆動電流を第１の方向又は第２の方向から該ペルチェ素子に供給して駆動させる複数のスイッチング素子が、所望の論理を出力する論理出力ステップと、
該複数のスイッチング素子を切り替え制御するスイッチング素子制御回路が、該論理出力ステップにて該所望の論理を検出する論理検出ステップと、
誘導起電力の充電をスイッチングする第３のスイッチング素子が該論理検出ステップにて検出された所望の論理に基づいて該容量性素子を充電し、該複数のスイッチング素子が、該独立電源側の電圧と該容量性素子の電圧とを比較した比較結果に基づいて該駆動電流を該ブリッジ回路に供給する電源供給元を、該独立電源又は該容量性素子に切り替えるように電源切り替え制御を行なう切り替えステップとをそなえたことを特徴とする、付記８記載のペルチェ素子駆動方法。
【０１７５】
（付記１１）  駆動電流の方向に応じて光源素子の温度を調節するペルチェ素子を駆動するペルチェ素子駆動回路における、ペルチェ素子駆動方法において、
独立電源側に接続された第１スイッチング素子が、該駆動電流を供給する電源ラインに該駆動電流を供給する第１ステップと、
容量性素子に蓄積されたエネルギーを該電源ラインに供給する第２スイッチング素子が、該容量性素子にエネルギーを蓄積する蓄積ステップと、
該蓄積ステップにて蓄積されたエネルギーに基づいて、該電源ラインに供給するエネルギー供給源を選択する供給源選択ステップとをそなえたことを特徴とする、ペルチェ素子駆動方法。
【０１７６】
（付記１２）  所定波長の伝送光を出力する光源素子と、
駆動電流の方向に応じて該光源素子の温度を調節するペルチェ素子と、
該光源素子の温度を検出する温度検出素子と、
該ペルチェ素子を駆動するペルチェ素子駆動回路と、
該ペルチェ素子駆動回路から出力される該駆動電流のモニタ信号と、該温度検出素子が検出した該光源素子の温度とのそれぞれに基づいて、該駆動電流の方向および電流値を、該ペルチェ素子駆動回路に入力する温度制御回路とをそなえ、
該ペルチェ素子駆動回路が、
該駆動電流を平滑した平滑電流を、第１の方向又は第２の方向から該ペルチェ素子に供給して駆動させるとともに、上記の第１の方向又は第２の方向に基づいて誘導起電力を発生するブリッジ回路と、
該ブリッジ回路にて発生した該誘導起電力の充電と、充電された蓄積エネルギーの放電とを行なう充放電回路と、
該光源素子の動作状態に基づいて該充放電回路の充電又は放電を制御する充放電制御回路とをそなえて構成されたことを特徴とする、伝送光出力回路。
【産業上の利用可能性】
【０１７７】
本発明のペルチェ素子駆動回路，ペルチェ素子駆動方法および伝送光出力回路によれば、平滑フィルタのコイルにて発生する誘導起電力を電源として再利用し、これにより、発熱が抑制されかつ低消費電力化が達成されるので、回路基板および受動素子，能動素子，ＩＣ，ＬＳＩ等の破壊を回避でき、また、ペルチェ素子駆動回路の動作寿命が長くなる。
さらに、誘導起電力がコンデンサに充電されるので、オンボード電源のほかに新規な電源を設けずに、ペルチェ素子を駆動できるので、ペルチェ素子駆動回路の価格を維持した状態で、高品質のペルチェ素子駆動回路を提供できる。
【０１７８】
そして、回路ノイズの発生，回路ノイズによる誤動作，オンボード電源の異常および回路基板の配線パターンによる漏話を抑制するので、光伝送信号の光出力ジッタを低減でき、信頼性の向上が図れる。
加えて、オンボード電源と、充電用のコンデンサとが、相互に個別切り替えできるので、異常発生時にペルチェ素子駆動回路に供給する電力を停止でき、ペルチェ素子およびスイッチング素子の破壊が防止でき、性能の向上および価格の低廉化が図れる。
【図面の簡単な説明】
【０１７９】
【図１】本発明の第１実施形態に係る光伝送装置における発光モジュールの要部を示す図である。
【図２】本発明の第１実施形態に係るペルチェ素子駆動回路のブロック図である。
【図３】本発明の第１実施形態に係るＨ型ブリッジ回路における電流方向を説明するための図である。
【図４】（ａ）〜（ｄ）はそれぞれ本発明の第１実施形態に係るＴＥＣ電流が＋側に増加する場合におけるＴＥＣ電流を説明するためのタイムチャートであり、（ｅ）は本発明の第１実施形態に係るＴＥＣ電流が＋側に増加する場合のＴＥＣ電流の波形の時間変化を説明するための図である。
【図５】（ａ）〜（ｄ）はそれぞれ本発明の第１実施形態に係るＴＥＣ電流が−側に増加する場合におけるＴＥＣ電流を説明するためのタイムチャートであり、（ｅ）はＴＥＣ電流が−側に増加する場合のものである。
【図６】本発明の第１実施形態に係るコンデンサ充放電回路を説明するための図である。
【図７】（ａ）〜（ｄ）はそれぞれ本発明の第１実施形態に係るＦＥＴ1〜ＦＥＴ4の制御パターンを説明するための図であり、（ｅ）は本発明の第１実施形態に係るＶCC１−接地間の電圧波形を示す図であり、（ｆ）は本発明の第１実施形態に係るＶCC２−接地間の電圧波形を示す図である。
【図８】本発明の第１実施形態に係るＴｒ1，Ｔｒ2の切り替え制御を説明するための図である。
【図９】本発明の第１実施形態に係るＴｒ3の制御方法を説明するための図である。
【図１０】（ａ）〜（ｄ）はそれぞれ本発明の第１実施形態に係るＦＥＴ1〜ＦＥＴ4のＴｒ3についての制御パターンを説明するための図であり、（ｅ）は本発明の第１実施形態に係るＶCC１−接地間の電圧波形を示す図である。
【図１１】（ａ）〜（ｆ）はそれぞれ本発明の第１実施形態に係るＴｒ3の制御タイミングを説明するためのタイムチャートである。
【図１２】（ａ）〜（ｅ）はそれぞれ本発明の第１実施形態に係るコンデンサとＴｒ制御回路との関係を説明するための図である。
【図１３】本発明の第１実施形態に係る誘導起電力の再利用性を説明するための図である。
【図１４】（ａ）〜（ｅ）はそれぞれ本発明の第１実施形態に係る充放電制御例を説明するためのタイムチャートである。
【図１５】本発明の第１実施形態に係るコンデンサの充放電特性を示す図である。
【図１６】本発明の第２実施形態に係るペルチェ素子駆動回路のブロック図である。
【図１７】本発明の第２実施形態の変形例に係るペルチェ素子駆動回路のブロック図である。
【図１８】本発明の第１実施形態の変形例に係るスイッチング制御回路のブロック図である。
【図１９】ペルチェ素子を用いた温度制御を説明するための図である。
【図２０】デューティー比を説明するための図である。
【図２１】光伝送装置における発光モジュールの要部を示す図である。
【図２２】従来のペルチェ素子駆動回路のブロック図である。
【図２３】（ａ），（ｂ）はそれぞれＰ型ＦＥＴ，Ｎ型ＦＥＴの端子を説明するための図であり、（ｃ），（ｄ）はそれぞれＰ型Ｔｒ，Ｎ型Ｔｒの端子を説明するための図である。
【符号の説明】
【０１８０】
ＦＥＴ1〜ＦＥＴ4  スイッチング素子
Ｔｒ1〜Ｔｒ3  スイッチング素子
ＺＤ１  ツェナーダイオード
Ｄ１〜Ｄ４  整流ダイオード
１，１ａ，１ｂ，１ｃ  スイッチング制御回路
２  Ｔｒ制御回路（スイッチング素子制御回路）
２ａ  ＦＥＴ制御回路（スイッチング素子制御回路）
３  電圧比較回路
４  過電圧検出回路
５  コンデンサ（容量性素子，電源２）
１０  発光モジュール（伝送光出力回路）
４０  Ｈ型ブリッジ回路
４１，４２  フィルタ
５０ａ  オンボード電源（独立電源，電源１）
５０ｂ  ノイズ除去フィルタ
５０ｃ  各種回路群
５１  温度制御回路
５２，５２ａ，５２ｂ  ペルチェ素子駆動回路
５３  レーザーダイオードモジュール
５７  レーザーダイオードモジュール
５８  サーミスタ
５９  ペルチェ素子
６０  レーザーダイオード（光源素子）
６１  伝送信号生成回路
６２ａ  パケット伝送路
６２ｂ  光伝送路
６３  モニタフォトダイオード
６４  レーザー出力制御回路
７０  抵抗器
７０ａ  ユーザ
７０ｂ  光通信ネットワーク
７１  ダイオード
【図１】
2005166829.tif 000003
【図２】
2005166829.tif 000004
【図３】
2005166829.tif 000005
【図４】
2005166829.tif 000006
【図５】
2005166829.tif 000007
【図６】
2005166829.tif 000008
【図７】
2005166829.tif 000009
【図８】
2005166829.tif 000010
【図９】
2005166829.tif 000011
【図１０】
2005166829.tif 000012
【図１１】
2005166829.tif 000013
【図１２】
2005166829.tif 000014
【図１３】
2005166829.tif 000015
【図１４】
2005166829.tif 000016
【図１５】
2005166829.tif 000017
【図１６】
2005166829.tif 000018
【図１７】
2005166829.tif 000019
【図１８】
2005166829.tif 000020
【図１９】
2005166829.tif 000021
【図２０】
2005166829.tif 000022
【図２１】
2005166829.tif 000023
【図２２】
2005166829.tif 000024
【図２３】
2005166829.tif 000025