(57)【要約】【課題】フレームレートの異なる各種の電子内視鏡をプロセッサ装置に接続して動画性能を高めた映像を表示することができ、使い勝手のよい電子内視鏡装置を得る。【解決手段】各種の電子スコープ１０を接続するプロセッサ装置１１に、スコープ側垂直同期信号とプロセッサ側垂直同期信号との比較により、電子スコープ１０の出力映像信号のフレームレートを検出するフレームレート検出回路３２を設ける。例えば、８５万画素ＣＣＤを搭載した電子内視鏡１０が接続された場合は１／２０のフレームレート、１３０万画素相当のハニカムＣＣＤ１４を搭載した新電子スコープ１０Ａが接続された場合は１／３０のフレームレートが検出されると、非ＴＶ用解像度変換回路２８では、フレームレートが１／２０の場合は３回、１／３０のときは２回、同一画像を読み出すことになり、非ＴＶ用モニタにはフレームレート１／６０で被観察体映像が表示される。【選択図】図１
2005118159.tif 000002
【特許請求の範囲】
【請求項１】
画素数の異なる固体撮像素子を搭載する各種の電子スコープと、
この各種の電子スコープを着脱自在に接続し、映像信号につき表示器へ出力するための信号処理を施すプロセッサ装置と、を備え、
上記プロセッサ装置に、上記固体撮像素子を駆動するためのスコープ側垂直同期信号とプロセッサ側垂直同期信号との比較により、上記電子スコープの出力映像信号のフレームレートを検出するフレームレート検出回路と、このフレームレート検出回路の出力に基づき、各種電子スコープの動画性能を維持できるフレームレートで画像信号を出力する画像出力回路と、を設けた電子内視鏡装置。
【請求項２】
上記プロセッサ装置で表示処理される最大画素数よりも大きい画素数の固体撮像素子を搭載し、かつ出力画像のフレームレートが上記プロセッサ側最大画素数の画像のフレームレートよりも高くなる電子スコープを設け、
この電子スコープ内には、上記固体撮像素子から出力された画像信号の画素数を上記プロセッサ側最大画素数の画像信号へダウンコンバートするスコープ側解像度変換回路を設けたことを特徴とする上記請求項１記載の電子内視鏡装置。
【請求項３】
ＴＶ系固体撮像素子を搭載するＴＶ系電子内視鏡と非ＴＶ系固体撮像素子を搭載する非ＴＶ系電子スコープとを設け、
上記プロセッサ装置内に、上記ＴＶ系電子内視鏡が接続された場合は非ＴＶ用画素数への変換をし、上記非ＴＶ系電子スコープが接続された場合はＴＶ用画素数への変換をする解像度変換回路を設け、
上記画像出力回路は、非ＴＶ用表示器のフレームレートで画像信号を出力することを特徴とする上記請求項１又は２記載の電子内視鏡装置。
【請求項４】
上記フレームレート検出回路は、上記電子スコープで用いられるスコープ側クロック信号とプロセッサ側クロック信号との比較及び上記スコープ側垂直同期信号とプロセッサ側垂直同期信号との比較により、接続された電子内視鏡の固体撮像素子の画素数を判定することを特徴とする上記請求項３記載の電子内視鏡装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子内視鏡装置、特に画素数の異なる［特に垂直走査線数がＴＶ（テレビ）出力より大きな］固体撮像素子を搭載した各種の電子スコープをプロセッサ装置へ接続すると共に、撮像された被観察体映像を非ＴＶ用モニタやＴＶ用モニタに表示することができる電子内視鏡装置の構成に関する。
【背景技術】
【０００２】
電子内視鏡装置は、ＣＣＤ（Charge Coupled Device）等の固体撮像素子を電子スコープ（電子内視鏡）の先端部に搭載し、このＣＣＤでは光源装置からの光の照明に基づいて被観察体を撮像する。このようなＣＣＤで得られた撮像信号をプロセッサ装置へ出力し、プロセッサ装置で各種の映像処理を施すことにより、被観察体の映像をモニタ（表示器）へ表示したり、静止画等を記録装置へ記録したりすることができる。
【０００３】
この種の電子内視鏡装置では、ＴＶ用モニタの表示画素数（解像度：特に垂直走査線数）よりも大きい画素数のＣＣＤを搭載し、この高画素数のＣＣＤで撮像された被観察体映像（動画及び静止画）をＴＶ用モニタだけでなく、ＰＣ（パソコン）用モニタにも表示できるようにすることが行われる。
【０００４】
図８には、異なる画素数のＣＣＤで得られた映像をＰＣ用モニタとＴＶ用モニタへ表示する場合の処理が示されている。図８（Ａ）に示されるように、ＴＶ系（テレビ表示解像度に適合する）のＣＣＤ（例えば４１万画素）１ａを用いる場合は、このＣＣＤ１ａで得られた画像の画素数をフレームメモリが内蔵された解像度変換回路２ａで増加させ、この画素数を増加した映像信号をＰＣ用モニタへ出力すると共に、ＴＶ用モニタへは上記ＣＣＤ１ａからの出力信号を解像度変換せずにそのまま出力する。また、図８（Ｂ）に示されるように、ＰＣ系（テレビ表示解像度よりも高い解像度を有する）のＣＣＤ（例えば８５万画素）１ｂを用いる場合は、このＣＣＤ１ｂから出力された信号を解像度変換せずに映像信号としてＰＣ用モニタへ出力し、ＴＶモニタへは上記ＣＣＤ１ｂで得られた画像の画素数をフレームメモリが内蔵された解像度変換回路２ｂで減少させ、この画素数を減少させた映像信号をＴＶ用モニタへ出力する。これによれば、高画素数のＣＣＤで得られた高解像度の内視鏡映像を観察し、利用することが可能となる。
【特許文献１】特開２０００−２８７２０３号公報
【特許文献２】特開２００２−２５３４９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、従来の固体撮像素子であるＣＣＤの受光感度はそれ程高くなく、光電変換時間をある程度長く設定する必要があることから、上記の８５万画素ＣＣＤ１ｂでは、動画のフレームレートが１／２０と低くなる。このため、解像度は向上するが画面上の画像の切り換わりが目立ち、動画性能が良好であるとはいえなかった。しかし、近年のＩＣ技術の進化により表示解像度を高く保つ工夫がなされ、例えば６５万画素（１３０万画素相当）のハニカムＣＣＤのように、動画のフレームレートを高くするものが出現しており、このような高いフレームレートの動画は、ＰＣ用モニタ（フレームレート１／６０）に表示させることが可能である。
【０００６】
しかしながら、フレームレートの異なる動画を形成する各種の電子内視鏡をプロセッサ装置とセットで製作するのでは無駄が多く、コスト高となる。従って、異なるフレームレートの動画を形成する各種の電子内視鏡を一つのプロセッサ装置に接続して使用することができれば、使い勝手のよい装置を得ることができる。
【０００７】
一方、近年のＣＣＤの高画素数化のスピードは速く、例えば上記の１３０万画素に相当するハニカムＣＣＤ等のように、８５万画素を超える高画素数のＣＣＤが使用可能になっている。しかし、この高画素数化されたＣＣＤを電子内視鏡に搭載する場合は、プロセッサ装置でも高画素数に対応した構成が必要となるので、従来のプロセッサ装置を用いることができない。即ち、図８の構成で考えると、解像度変換回路２ａ，２ｂ内のフレームメモリの構成が８５万画素に対応しており、これ以上の画素数の画像ではデータが溢れ、高い解像度処理をすることは不可能となる。もちろん、高画素数のＣＣＤに対応した処理をするプロセッサ装置を併せて製作すればよいが、これでは、従来機器（資産）を有効に利用するができない。
【０００８】
本発明は上記問題点に鑑みてなされたものであり、その目的は、フレームレートの異なる各種の電子内視鏡をプロセッサ装置に接続して動画性能を高めた映像を表示することができ、使い勝手のよい電子内視鏡装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１に係る発明は、画素数の異なる固体撮像素子を搭載する各種の電子スコープと、この各種の電子スコープを着脱自在に接続し、映像信号につき表示器へ出力するための信号処理を施すプロセッサ装置と、を備え、上記プロセッサ装置に、上記固体撮像素子を駆動するためのスコープ側垂直同期信号とプロセッサ側垂直同期信号との比較により、上記電子スコープの出力映像信号のフレームレートを検出するフレームレート検出回路と、このフレームレート検出回路の出力に基づき、各種電子スコープの動画性能を維持できるフレームレートで画像信号を出力する画像出力回路と、を設けたことを特徴とする。
請求項２に係る発明は、上記プロセッサ装置で表示処理される最大画素数よりも大きい画素数の固体撮像素子を搭載し、かつ出力画像のフレームレートが上記プロセッサ側最大画素数の画像のフレームレートよりも高くなる電子スコープを設け、この電子スコープ内には、上記固体撮像素子から出力された画像信号の画素数（固体撮像素子の実効記録画素数）を上記プロセッサ側最大画素数の画像信号へダウンコンバートするスコープ側解像度変換回路を設けたことを特徴とする。
【００１０】
請求項３に係る発明は、ＴＶ系固体撮像素子を搭載するＴＶ（テレビ）系電子内視鏡と非ＴＶ系［例えばＰＣ（パソコン）系］固体撮像素子を搭載する非ＴＶ系電子スコープとを設け、上記プロセッサ装置内に、上記ＴＶ系電子内視鏡が接続された場合は非ＴＶ用画素数への変換をし、上記非ＴＶ系電子スコープが接続された場合はＴＶ用画素数への変換をする解像度変換回路を設け、上記画像出力回路は、非ＴＶ用表示器のフレームレートで画像信号を出力することを特徴とする。上記ＴＶ系固体撮像素子としては、例えばインターライン方式対応のＣＣＤがあり、上記非ＴＶ系固体撮像素子としては、例えばパソコン用モニタに対応したプログレッシブ方式のＣＣＤがある。
請求項４に係る発明は、上記フレームレート検出回路では、上記電子スコープで用いられるスコープ側クロック信号とプロセッサ側クロック信号との比較及び上記スコープ側垂直同期信号とプロセッサ側垂直同期信号との比較により、接続された電子内視鏡の固体撮像素子の画素数を判定することを特徴とする。
【００１１】
上記請求項１の構成によれば、固体撮像素子を駆動するスコープ側垂直同期信号とプロセッサ側垂直同期信号［例えば非ＴＶ系であるＰＣ用モニタの垂直同期信号］を比較することにより、電子スコープから出力される映像信号のフレームレート、例えば１／２０（１秒間に２０フレーム表示），１／３０、１／６０が検出される。そして、非ＴＶ用モニタには、フレームレート１／６０で表示することができるので、フレームレートが１／２０であった場合は３回、１／３０であった場合は２回、１／６０であった場合は１回、同じフレーム画像が重複して出力される。これにより、電子スコープ側で得られたフレームレートを低下させることなく、動画性能を高めた映像を観察することが可能となる。
【００１２】
上記請求項２又は３の構成によれば、例えば非ＴＶ系（例えばＰＣモニタの表示に適したもの）の８５万画素（プロセッサ側画素数）ＣＣＤに対応した画像処理を行うプロセッサ装置に、１３０万画素相当の６５万画素ハニカムＣＣＤを搭載する新電子スコープが接続される場合を考えると、新電子スコープの解像度変換回路では、映像信号につき、１３０万画素ＣＣＤに対応した画素数（１２８０×９６０のＳＸＧＡ）から８５万画素ＣＣＤに対応した画素数（１０２４×７６８のＸＧＡ）へのダウンコンバートが行われる。この場合、８５万画素ＣＣＤの映像処理では、フレームレートが１／２０になるのに対し、新電子スコープでの映像処理では、速い処理速度（クロック周波数）を使用できることによりフレームレートが１／３０となるので、新電子スコープを接続したときには、動画性能の高い画像を表示することができる。
【００１３】
上記請求項４の構成によれば、上記のスコープ側垂直同期信号とプロセッサ側垂直同期信号との比較に加え、スコープ側クロック信号とプロセッサ側クロック信号を比較することにより、接続の電子スコープが４１万画素、２７万画素等のＴＶ系のＣＣＤを搭載するか、１７万画素の非ＴＶ系のＣＣＤ（動画性能を高める目的で製作されたもの）等を搭載するかが判定される。
【発明の効果】
【００１４】
本発明の電子内視鏡装置によれば、垂直同期信号を利用して電子スコープ側で形成される動画のフレームレートを検出するようにしたので、フレームレートの高い電子内視鏡をプロセッサ装置に接続した場合には、その動画性能を維持した良好な映像を表示して観察することができ、使い勝手のよい電子内視鏡装置が得られる。特に、本発明の垂直同期信号に基づいた検出によれば、電子スコープから取得した識別情報によらずに、直接的にフレームレートを検出することができるという利点がある。また、固体撮像素子における画素数や駆動周波数の構成の改良に応じて、電子スコープをプロセッサ装置とセットで製作することなく、従来機器の有効利用とコストの低減を図ることが可能となる。
【発明を実施するための最良の形態】
【００１５】
図１乃至図６には、実施例に係る電子内視鏡装置の構成が示されており、この電子内視鏡装置は、図１に示されるように、電子スコープ（電子内視鏡）１０、この電子スコープ１０が着脱自在に接続可能となるプロセッサ装置１１及び光源装置１２から構成される。この光源装置１２から出力される照明光は、電子スコープ１０の先端部までライトガイドを介して供給され、先端部から被観察体へ照射される。上記電子スコープ１０としては、８５万画素、４１万画素、２７万画素、１７万画素等のＣＣＤ（固体撮像素子）を搭載する各種のスコープの他に、図示の新電子スコープ１０Ａが設けられる。
【００１６】
この新電子スコープ１０Ａの先端部には、例えば６５万画素ハニカムＣＣＤ（出力画素数は１３０万画素となる）や、通常の１３０万画素ＣＣＤ等からなるＣＣＤ１４が搭載される。このＣＣＤ１４には、ＣＣＤ出力信号をサンプリングするＣＤＳ（相関二重サンプリング）回路１５、Ａ／Ｄ変換器１７等が接続され、このＡ／Ｄ変換器１７の後段に、スコープ側解像度変換回路として、Ｙ（輝度）信号とＣ（カラー）信号を形成出力するＤＳＰ（デジタル信号プロセッサ）１８と、ラインメモリを内蔵する画像変換回路１９が設けられる。このＤＳＰ１８は、各種の画像処理を施すと共に画像の水平方向及び垂直方向の画素数を変換し、また画像変換回路１９は、ラインメモリの書込み及び読出しの制御による画像フォーマットの変換を行うことにより、上記ＣＣＤ１４の画素数（例えば１３０万画素）をプロセッサ側最大画素数（例えば８５万画素）へダウンコンバートする。
【００１７】
また、新電子スコープ１０には、ＣＣＤ１４からの信号読出しや各回路での画像処理のために、クロック周波数、水平同期信号及び垂直同期信号等を形成するタイミングジェネレータ（ＴＧ）２１、スコープ内の統括的な制御をするマイコン２２、画素形成のための各種データ及びプログラムを記憶するＥＥＰＲＯＭ２３等が配置される。
【００１８】
図１のプロセッサ装置１１には、映像信号のレベルを変換するレベル変換回路２５、Ｙ（輝度），Ｃ（カラー）の信号をＲ（赤），Ｇ（緑），Ｂ（青）の信号に変換する色変換回路２６、この色変換回路２６から出力されたインターレース信号をプログレッシブ（ノンインターレース）信号へ変換する（プログレッシブ信号は通過させる）インターレース／プログレッシブ（Ｉ／Ｐ）変換回路２７、非ＴＶ用モニタ（例えばＰＣ用モニタ）の画素数に合わせるための非ＴＶ用解像度変換回路２８及びＤ／Ａ変換器３１が設けられる。そして、上記電子スコープ１０Ａのタイミングジェネレータ２１の出力を入力するように、同期信号発生回路（ＳＳＧ）を含むフレームレート検出回路３２が設けられる。このフレームレート検出回路３２や上記非ＴＶ用解像度変換回路２８は、例えばＦＰＧＡ（Field Programable Gate Array）で構成される。
【００１９】
上記非ＴＶ用解像度変換回路２８は、８５万画素に対応するＸＧＡ（Extended Graphics Array−１０２４×７６８画素）規格の１フレーム分の画像データを記憶するフレームメモリを有し、ＸＧＡ用の処理を行っており、新電子スコープ１０Ａや８５万画素ＣＣＤを搭載する電子スコープ１０が接続される場合は、この解像度変換を行わないが、４１万画素等のＴＶ系のＣＣＤやその他の画素数の電子スコープ１０が接続される場合は、ＸＧＡ画像の１０２４×７６８の画素数に増加させる解像度変換を行う。そして、後述するように、フレームレートを合わせるための処理を実行する。
【００２０】
また、プロセッサ装置１１には、上記非ＴＶ用解像度変換回路２８の出力を入力するＴＶ用解像度変換回路３５、プログレッシブ信号をインターレース信号へ変換するプログレッシブ／インターレース（Ｐ／Ｉ）変換回路３６、この変換回路３６から出力されたＲＧＢの信号をアナログ信号に変換するＤ／Ａ変換器３７、上記プログレッシブ／インターレース変換回路３６から出力されたＲＧＢ信号をＹ（輝度），Ｃ（カラー）信号へ変換するエンコーダ３８、Ｄ／Ａ変換器３９及びプロセッサ装置１１内の回路を統括制御するマイコン４１等が設けられる。
【００２１】
上記ＴＶ用解像度変換回路３５は、ＶＧＡ（Video Graphics Array−６４０×４８０画素）規格の１フレーム分の画像データを記憶するフレームメモリを有し、画素数を減らす解像度変換を行うことにより、ＸＧＡ画像をＶＧＡ画像へ変換する。即ち、ＴＶ系ＣＣＤで得られた画像は上記非ＴＶ用解像度変換回路２８で増加させた画素数を減少させて元へ戻し、新電子スコープ１０ＡのＣＣＤ１４を含む非ＴＶ系ＣＣＤで得られた画像についても、画素数を減少させることになる。
【００２２】
図２には、上記フレームレート検出回路３２及び非ＴＶ用解像度変換回路２８内のフレームレート処理に関する詳細な構成が示されており、フレームレート検出回路３２には、スコープ側クロック信号を入力して電子スコープ１０に搭載されたＣＣＤが４１万画素、２７万画素、１７万画素のものであるか、それ以外の８５万画素、１３０万画素のものであるかを検出するためのクロック検出部４４と、スコープ側垂直同期信号を入力して電子スコープ１０で得られる画像のフレームレートを検出する垂直同期信号検出部４５とが設けられる。
【００２３】
また、周波数１４．３１８ＭＨｚの基準クロック信号を発生させる発振器４６、基準クロック周波数を逓倍する周波数逓倍器４７、非ＴＶ系（ＰＣ系）８５万画素ＣＣＤやＴＶ系ＣＣＤ等で得られる画像を処理するクロック周波数、水平同期信号、垂直同期信号、そして非ＴＶ用モニタへ表示するための表示系垂直同期信号等を発生する同期信号発生回路（ＳＳＧ）４８が設けられる。そして、上記発振器４６から出力された基準クロック信号が上記クロック検出部４４の参照クロック信号として用いられ、上記同期信号発生回路４８から出力された表示系垂直同期信号が垂直同期信号検出部４５の参照垂直同期信号として用いられる。
【００２４】
一方、非ＴＶ用解像度変換回路２８には、画像メモリ（フレームメモリ等）２８ａと、この画像メモリ２８ａ内のデータの書込み及び読出しを制御するメモリコントローラ２８ｂが設けられており、このメモリコントローラ２８ｂによって、非ＴＶ用モニタのフレームレート１／６０に合わせるためのデータ読出し制御が行われる。
【００２５】
図３には、上記クロック検出部４４内の回路構成が示されており、このクロック検出部４４には、端子ａからプロセッサ側基準クロック信号［図４（Ａ）］を端子CLKに入力するＦＦ（フリップフロップ）回路４４ａ、端子ｂからスコープ側クロック信号を端子CLKに入力し、かつ上記ＦＦ回路４４ａのＱ出力を端子Ｄに入力するＦＦ回路４４ｂ、端子ｂからスコープ側クロック信号を端子CLKに入力し、かつ上記ＦＦ回路４４ｂのＱ出力を端子Ｄに入力するするＦＦ回路４４ｃ、上記ＦＦ回路４４ｂのＱ出力とＦＦ回路４４ｃのＱ出力を入力する判定回路４４ｄが設けられる。
【００２６】
図５には、上記垂直同期信号検出部４５内の回路構成が示されており、この垂直同期信号検出部４５には、端子ｆからプロセッサ側垂直同期信号を端子CLKに入力する３つのラッチ回路であって、端子ｅからスコープ側垂直同期信号を端子Ｄへ入力するラッチ回路４５ａ、このラッチ回路４５ａのＱ出力を端子Ｄに入力するラッチ回路４５ｂ、このラッチ回路４５ｂのＱ出力を端子Ｄに入力するラッチ回路４５ｃと、これらラッチ回路４５ａ〜４５ｃのＱ出力を入力する判定回路４５ｄが設けられる。
【００２７】
実施例は以上の構成からなり、当該例では、図２のクロック検出回路４４と垂直同期信号検出回路４５により、接続された電子スコープ１０（１０Ａ）が、６５万画素ハニカムＣＣＤ１４、８５万画素ＣＣＤ或いは動画性能を高めた１７万画素ＣＣＤを搭載する非ＴＶ系（プログレッシブ方式）のスコープ（の接続）であるか、４１万画素、２７万画素のＣＣＤを搭載するＴＶ系（インターレース方式）のスコープであるかの判定を含めて、フレームレートを検出する。上記の各ＣＣＤの各周波数の概略は、次の表１のようになっている。
【００２８】
【表１】
2005118159.tif 000003
なお、このクロック周波数はＣＣＤのピクセルをラッチする周波数である。
【００２９】
まず、図３のクロック検出回路４４では、図４（Ａ）のプロセッサ側基準クロック信号［約１４ＭＨｚ（表１）］がＦＦ４４ａの端子CLKに入力されると、図４（Ｂ）のデータ位置信号が端子Ｑバー（６）から端子Ｄ（２）へ供給される。また、このＦＦ４４ａの端子ＱはＦＦ４４ｂの端子Ｄへ接続され、このＦＦ４４ｂの端子ＱはＦＦ４４ｃの端子Ｄへ接続された状態で、スコープ側クロック信号がＦＦ４４ｂとＦＦ４４ｃの端子CLKへ供給される。従って、図４（Ｃ）の８５万画素ＣＣＤ用のクロック信号（約２０ＭＨｚ）の場合は、図４（Ｂ）の立上り時に、２回の立上りが存在するので、判定回路４４ｄからはＨ（High）信号が２回出力される（判定結果を２とする）。図４（Ｄ）の６５万画素ハニカムＣＣＤ用のクロック信号（約２４ＭＨｚ）の場合も、図４（Ｂ）の立上り時に、２回の立上りがあるので、判定回路４４ｄからはＨ信号が２回出力される。図４（Ｅ）の４１万、２７万、１７万画素ＣＣＤ用のクロック信号（約１４ＭＨｚ）の場合は、図４（Ｂ）の立上り時に、１回の立上りがあるので、Ｈ信号が１回出力される（判定結果を１とする）。
【００３０】
次に、図５の垂直同期信号検出回路４５では、図６（Ａ）のプロセッサ側（表示系）垂直同期信号（６０Ｈｚ）が端子ｆから各ラッチ回路４５ａ〜４５ｃの端子CLKへ供給されると共に、スコープ側垂直同期信号が端子ｅからラッチ回路４５ａに出力される。なお、ラッチ回路４５ａの端子Ｑはラッチ回路４５ｂの端子Ｄへ、このラッチ回路４５ｂの端子Ｑはラッチ回路４５ｃの端子Ｄへ接続される。従って、図６（Ｂ）の８５万画素ＣＣＤ用の垂直同期信号［２０Ｈｚ（表１）］の場合は、判定回路４５ｄへ３回のＨ（High）信号が入力される（判定結果を３とする）。図６（Ｃ）の６５万画素ハニカム、４１万画素、２７万画素のＣＣＤ用の垂直同期信号（３０Ｈｚ）の場合は、判定回路４５ｄへ２回のＨ（High）信号が入力され（判定結果を２とする）、図６（Ｄ）の１７万画素ＣＣＤ用の垂直同期信号（２０Ｈｚ）の場合は、１回のＨ信号が入力される（判定結果を１とする）。
【００３１】
このようにして、クロック検出の結果が２、垂直同期信号検出の結果が３であるときは、８５万画素ＣＣＤ（フレームレート１／２０）、クロック検出の結果が２、垂直同期信号検出の結果が２であるときは、６５万画素ハニカムＣＣＤ（フレームレート１／３０）、クロック検出の結果が１、垂直同期信号検出の結果が１であるときは、１７万画素ＣＣＤ（フレームレート１／６０）、クロック検出の結果が１、垂直同期信号検出の結果が２であるときは、４１万画素又は２７万画素ＣＣＤ（ＴＶインターレースでフレームレート１／３０）であることが検出される。
【００３２】
そして、上記フレームレートが検出されると、図２の非ＴＶ用解像度変換回路２８では、フレームレート１／２０のとき、フレームメモリ２８ａから同じ画像データを３回読み出し、フレームレート１／３０のとき、フレームメモリ２８ａから同じ画像データを２回読み出し、フレームレート１／６０のとき、フレームメモリ２８ａから画像データを１回読み出し、これらの画像信号を非ＴＶ用モニタへ供給する。これによって、各電子スコープ１０で設定されているフレームレートを維持した動画性能の良好な被観察体の映像を観察することが可能となる。例えば、図１の新電子スコープ１０Ａや１７万画素ＣＣＤを搭載する電子スコープ１０が接続された場合は、８５万画素ＣＣＤを搭載する電子スコープ１０が接続された場合よりも動画性能の高い映像が表示される。
【００３３】
図７には、図１の新電子スコープ１０Ａで行われる画素数変換が示されており、このスコープ１０Ａでは、１３０万画素相当のハニカムＣＣＤ１４を搭載するので、このＣＣＤ１４で得られる画像の有効画素数である１２８０×９６０［図７（Ａ）のＳＸＧＡ−Super XGA］から、プロセッサ側の表示最大画素数の１０２４×７６８［図７（Ｂ）のＸＧＡ］へのダウンコンバートが行われる。即ち、ＤＳＰ１８では、水平ラインＬ１，Ｌ２…の水平画素が４／５に間引かれ（かつ隣接画素間で重付け加重平均演算等を行う)、垂直画素についても４／５ラインに間引かれる（かつ隣接上下ラインの加算等を行う）。そして、次段の画像変換回路１９では、ラインメモリを用いてフォーマット変換が行われる。即ち、この新電子スコープ１０Ａでは、６５万画ハニカムＣＣＤ１４を用いるので、表１からも分かるように、上記ＳＸＧＡの画像の水平ラインを高いクロック周波数ｆ１（速い速度）でラインメモリに書き込み、このメモリからｆ１よりも低いクロック周波数ｆ２（遅い速度）で読み出すことにより、ＸＧＡの画像を得ることができる。なお、上記ラインメモリはデータの速い書込みが遅い読出しを追い越さないような画素数に設定されている。
【００３４】
このようにして形成されたＸＧＡの画像信号は、プロセッサ装置１１へ供給されており、このプロセッサ装置１１では、非ＴＶ用解像度変換回路２８にて解像度変換を行うことなく、画像信号はＤ／Ａ変換器３１を介して非ＴＶ用モニタへ出力され、この非ＴＶ用モニタにプログレッシブ方式で動画像（１３０万画素を８５万画素にダウンコンバートした画像）が表示される。また、画像信号はＴＶ用解像度変換回路３５でＴＶ用の解像度変換を行うことにより、Ｄ／Ａ変換器３７又は３９を介してＴＶ用モニタへ出力されることになり、このＴＶ用モニタにはインターレース方式で動画像（１３０万画素を４１万画素にダウンコンバートした画像）が表示される。
【００３５】
上記実施例では、クロック信号の検出と垂直同期信号の検出の両方で、ＣＣＤの画素数（及びＴＶ系ＣＣＤ）を区別した上でフレームレートを検出するようにしたが、フレームレートのみを検出する場合には、垂直同期信号検出部４５による検出のみで十分である。
【００３６】
また、このフレームレートの判定は、電子スコープから取得した識別情報によって行うこともできるが、本発明の垂直同期信号に基づいた検出によれば、直接的にフレームレートを検出することができるという利点がある。即ち、電子スコープには、フレームレートだけでなく、内部の構成や各種処理条件に関する多くの識別情報があり、一つの構成や条件が変わる度に、その識別情報に対応する記録内容を変えなければならず、煩雑となる。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施例に係る電子内視鏡装置の構成を示す回路ブロック図である。
【図２】実施例（図１）のフレームレート検出回路及び非ＴＶ用解像度変換回路の構成を示す回路ブロック図である。
【図３】実施例のクロック検出部の構成を示す回路図である。
【図４】実施例のクロック検出部での動作を説明するための各クロック信号の波形図である。
【図５】実施例の垂直同期信号検出部の構成を示す回路図である。
【図６】実施例の垂直同期信号検出部での動作を説明するための各垂直同期信号の波形図である。
【図７】実施例の新電子スコープでの画素数変換（解像度変換）を示す説明図である。
【図８】従来の電子内視鏡装置においてＰＣ用モニタとＴＶ用モニタの両方へ画像を表示する場合の構成を示す図である。
【符号の説明】
【００３８】
１０…電子スコープ、    １０Ａ…新電子スコープ、
１１…プロセッサ装置、  １４…ＣＣＤ、
１８…ＤＳＰ（解像度変換回路）、
１９…画像変換回路（解像度変換回路）、
２１…タイミングジェネレータ、
２２，４１…マイコン、
２８…非ＴＶ用解像度変換回路、
３２…フレームレート検出回路、
３５…ＴＶ用解像度変換回路、
４４…クロック検出部、
４５…垂直同期信号検出部。
【図１】
2005118159.tif 000004
【図２】
2005118159.tif 000005
【図３】
2005118159.tif 000006
【図４】
2005118159.tif 000007
【図５】
2005118159.tif 000008
【図６】
2005118159.tif 000009
【図７】
2005118159.tif 000010
【図８】
2005118159.tif 000011