(57)【要約】【課題】半導体集積回路上でより少ない占有面積で構成できるワンタイムＰＲＯＭ回路を提供する。【解決手段】情報を読み出すときは、スイッチ素子であるトランジスタＱ１，Ｑ２，Ｑ３を全てオフ状態とする。電圧源ＶＢからダイオードＤ１０を通して端子Ｐ１に電圧を与え、各ツェナーザップダイオードＺ１，Ｚ２，Ｚ３に電流源であるトランジスタＱ４，Ｑ６，Ｑ８のコレクタ電流を流す。このとき各ＰＲＯＭ素子には書き込みの有無による抵抗値の違いにより電圧降下の違いが生じ、それぞれの読み出し端子に基準電圧端子に対する電圧の高低差が発生し、これをデジタル的表現の０と１の状態に対応させる。【選択図】図１
2005182899.tif 000002
【特許請求の範囲】
【請求項１】
所定の電流を流し込むことによって抵抗値が非可逆的に変化する特性を持ち、一方が共通の書き込み電流入力端子に接続され、他方がそれぞれの読み出し端子に接続された複数のメモリ素子と、
一方が前記複数の読み出し端子にそれぞれ接続され、他方が共通の基準電圧端子に接続されたオン・オフ状態を制御できる複数のスイッチ素子と、
前記複数の読み出し端子と基準電圧端子との間にそれぞれ接続された複数の電流源と、
前記書き込み電流入力端子に一方が接続され、他方が電圧源に接続され、書き込み時に電圧源側に書き込み電流が流れ込むのを阻止する方向に接続されたダイオードとを備え、
前記メモリ素子に選択的に書き込むときは、前記スイッチ素子を選択的にオン状態とし、かつ前記書き込み電流入力端子と前記共通の基準電圧端子の間に所定の電流を流し込むことにより前記メモリ素子に選択的に抵抗値の変化を発生させ、
前記メモリ素子に書き込まれた情報を読み出すときは、前記複数のスイッチ素子を全てオフ状態とし、前記電圧源からダイオードと前記複数のメモリ素子を通して前記複数の電流源に流れる電流によってそれぞれのメモリ素子に生じる電圧降下の違いにより、前記複数の読み出し端子に前記基準電圧端子に対する電圧の高低を発生させる構成のワンタイムＰＲＯＭ回路。
【請求項２】
前記ダイオードの代わりに、オン・オフ状態を制御できるスイッチ素子に置き換えて、書き込むときにはオフ状態として電圧源側に書き込み電流が流れ込むことを阻止し、読み出すときにはオン状態として電圧源からメモリ素子に電圧が印加するように制御することを特徴とする請求項１に記載のワンタイムＰＲＯＭ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のワンタイムＰＲＯＭ回路に関する。
【背景技術】
【０００２】
近年、アナログ半導体集積回路の製造における精度誤差によって生ずる特性誤差を減らすため、製造工程の最終段階で補正する１つの手段として、調整する項目ごとにデジタル・アナログ・コンバータ（以下、ＤＡＣと記す）と、その制御データビット数に対応したプログラマブル・リード・オンリー・メモリー（以下、ＰＲＯＭと記す）を集積回路内（以下、ＩＣと記す）にあらかじめ内蔵し、製造工程の最終段階における検査で、特性誤差が最小となるようＤＡＣを調整して最適な制御データを調べ、その制御データをＰＲＯＭに書き込み、次の使用時に自動的に、そのデータをＰＲＯＭから読み出してＤＡＣに与えることにより、誤差を減らす方法がよく採用されている。
【０００３】
このＰＲＯＭとしては、後からデータを修正する必要がない場合は、１回のみ書き込み可能で不揮発性のワンタイムＰＲＯＭを用いることができる。そのタイプのＰＲＯＭとしては、ＩＣでは製造が比較的容易なヒューズ抵抗方式あるいはアンチヒューズ抵抗方式あるいはツェナーザップ方式などの素子が知られており、これらの素子は、全て適度なエネルギーを持つ一定電流を流すことによって、２端子間の抵抗値が開放あるいは短絡の方向に変化して元には戻らない、すなわち、抵抗値が非可逆的に変化する特性をもつことを利用したものである。これらのＰＲＯＭ素子に書き込むときに加える電流パルスは、ある程度大きなエネルギを必要とし、比較的高い電圧も発生するため、一般にＩＣに入力端子を設けて外部から与えられる。
【０００４】
前記誤差補正の方法は、ＩＣ製造工程の最終段階の検査における目標特性との誤差を最小となるようＤＡＣを調整し、得られたデジタルデータを、それぞれのビット番地に対応して割り当てられたＰＲＯＭに書き込むことによって実現できる。したがって、ＰＲＯＭの数は各ＤＡＣのビットの合計数が必要となり、調整精度を高くしたり調整項目を多くするほど多くなる。
【０００５】
数多くのＰＲＯＭを選択的に書き込む場合、それぞれのＰＲＯＭに対して入力端子を設けると、ＩＣにおいては端子数の増大となり、パッケージあるいはコストの条件で障害となる。そこで、多数のＰＲＯＭ素子を選択的に書き込む場合は、端子数を増大させない１つの方法として、各ＰＲＯＭ素子に対して直列に電流経路をオン・オフすることができるスイッチ素子を設け、書き込むべきＰＲＯＭに対応したスイッチ素子のみをオンして、共通の書き込み電流入力端子から電流パルスを注入する方法がある。
【０００６】
図３は従来のワンタイムＰＲＯＭ回路の回路図である。ここでは、３ビット分の回路を示している。ワンタイムＰＲＯＭ素子としてのツェナーザップダイオードＺ１，Ｚ２，Ｚ３に対し、それぞれ直列にスイッチ素子としてトランジスタＱ１，Ｑ２，Ｑ３が設けられており、それらのコレクタはツェナーザップダイオードに、また各エミッタは共通の基準電圧端子に接続されている。端子Ｐ１が共通の書き込み電流入力端子であり、各ツェナーザップダイオードの間にはダイオードＤ１，Ｄ２，Ｄ３が挿入されている。各ツェナーザップダイオードとダイオードの接続点には、共通の電圧源ＶＢの間に、それぞれ抵抗Ｒ１，Ｒ２，Ｒ３が接続されており、これらの接続点は、それぞれの読み出し端子Ｐ２，Ｐ３，Ｐ４に接続している。
【０００７】
ＰＲＯＭ素子を選択的に書き込むとき、書き込もうとする素子に直列に接続されたトランジスタのみをオン状態となるように制御しておき、共通の書き込み電流入力端子から共通の接地端子に向かって所定のエネルギーをもった電流パルスを注入する。これにより、ＰＲＯＭ素子がツェナーザップダイオードの場合は、端子間の抵抗値が開放から短絡に近い状態へと変化する。複数のＰＲＯＭ素子に書き込む場合は、この一連の作業を繰り返す。
【０００８】
情報を読み出すときは、スイッチ素子であるトランジスタＱ１，Ｑ２，Ｑ３を全てオン状態とし、ＰＲＯＭ素子の一方が全て共通の接地端子の電位に近くなるようにする。各ＰＲＯＭ素子の他方は、共通の電圧源端子の間にそれぞれ抵抗Ｒ１，Ｒ２，Ｒ３が接続され、これらの点の電位は、ＰＲＯＭ素子の抵抗値が大である場合は共通の電圧源端子に近い電位となり、ＰＲＯＭ素子の抵抗値が小である場合は共通の接地端子の電位に近い電位となることによって、デジタル情報の１，０を表している。
【０００９】
図４は他の従来のワンタイムＰＲＯＭ回路の回路図である。この回路は、ＰＲＯＭ素子としてのツェナーザップダイオードＺ１，Ｚ２，Ｚ３の一方を基準電位に共通に接続し、他方側と共通の書き込み電流入力端子Ｐ１の間にそれぞれ、スイッチ用トランジスタＱ１，Ｑ２，Ｑ３を挿入したものであり、書き込み時は、前記スイッチ用トランジスタを選択的にオン状態として電流パルスを注入しようとするものである。さらに、各ＰＲＯＭ素子とスイッチ用トランジスタの接続点には、共通の電圧源端子の間にそれぞれ抵抗Ｒ１，Ｒ２，Ｒ３が接続されており、これらの接続点は、それぞれの読み出し端子Ｐ２，Ｐ３，Ｐ４に接続している。
【００１０】
読み出し時は、書き込まれているＰＲＯＭ素子と書き込まれていないＰＲＯＭ素子との抵抗値の差によって、これらの接続点の電位に差が生じることを利用している。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図３に示す回路において、ダイオードＤ１，Ｄ２，Ｄ３の役割は、読み出しのときに各読み出し端子が、共通の書き込み電流入力端子Ｐ１を通して短絡状態となり、互いが干渉してしまうことを防止している。
【００１２】
しかし、ＰＲＯＭ素子であるツェナーザップダイオードに書き込むとき、ツェナーザップダイオードの両端には一般に数十ボルトという大きな電圧が発生するので、ダイオードＤ１，Ｄ２，Ｄ３に加わる電位が上昇する。したがって、これらのダイオードはその電圧に耐える耐圧を必要とする。
【００１３】
また、多くの場合、ＰＲＯＭ素子に書き込むときは、ＩＣで通常使用される回路のトランジスタに流すことができる電流値に比べ、はるかに大きな電流値を流す必要があるので、ダイオードＤ１，Ｄ２，Ｄ３、およびトランジスタＱ１，Ｑ２，Ｑ３は、共に許容される電流値が大きい素子を必要とし、そのためＩＣ上の占有面積も大きい。
【００１４】
したがって、図３に示す回路では、１つのＰＲＯＭ素子に対して２つの大きな面積を要する素子を必要とし、この占有面積は、ＩＣ上に構成するＰＲＯＭのビット数が多くなるほど無視できないくらいに大きくなるため、製造コストの増大となる問題があった。
【００１５】
次に、他の従来例である図４に示す回路の課題を説明する。
【００１６】
図４に示す回路では、図３の回路で使用しているような干渉防止のためのダイオード群を必要としない。しかし、この回路では次のような問題がある。
【００１７】
第１の問題として、ＰＲＯＭ素子であるツェナーザップダイオードに書き込むとき、ツェナーザップダイオードの両端に大きな電圧が発生するため、スイッチ用トランジスタＱ１，Ｑ２，Ｑ３に加わる電位が上昇する。したがって、これらのスイッチ用トランジスタは、それに耐える耐圧を必要とする。
【００１８】
第２の問題として、書き込みの時にＰＲＯＭ素子両端に発生する大きな電圧によって、スイッチ用トランジスタの電位が上昇し、そのトランジスタのオン・オフ状態を制御する端子との電圧関係が一定に保てず、目的のＰＲＯＭ素子に必要な書き込み電流を流せなくなることである。
【００１９】
例えば図４に示されたように、スイッチ用トランジスタがＮＰＮタイプの場合は、書き込むときにエミッタ電位が上昇し、トランジスタがオフする方向に動作する。ベースに電流源から電流を流して制御する場合は、エミッタ電位の上昇と共にベース電位も上昇してゆくが、電流源が接続された電圧源の電位に近接すると、それ以上ベース電位は上昇できなくなり、その結果、エミッタ・ベース間電圧が縮小されて電流が制限されるため、書き込みに十分な電流が流せなくなる。
【００２０】
本発明は、前記問題を解決するものであり、ＩＣ上の占有面積を小さくすることのできるワンタイムＰＲＯＭ回路を提供することを目的とする。
【課題を解決するための手段】
【００２１】
前記課題を解決するために、本発明に係るワンタイムＰＲＯＭ回路は、図１に示すごとく、一方が共通の書き込み電流入力端子に接続され、他方がそれぞれの読み出し端子に接続された複数の抵抗値非可逆的変化型メモリ素子と、一方が前記複数の読み出し端子にそれぞれ接続され、他方が共通の基準電圧端子に接続されたオン・オフ状態を制御できる複数のスイッチ素子と、前記複数の読み出し端子と基準電圧端子との間にそれぞれ接続された複数の電流源と、前記書き込み電流入力端子に一方が接続され、他方が電圧源に接続され、書き込み時に電圧源に書き込み電流が流れ込むのを阻止する方向に接続されたダイオードとを備え、前記メモリ素子に選択的に書き込むときは、前記スイッチ素子を選択的にオン状態とし、かつ、前記書き込み電流入力端子と前記書き込み電流吸収端子の間に電流を流し込むことにより前記メモリ素子に選択的に抵抗値の変化を発生させ、前記メモリ素子に書き込まれた情報を読み出すときは、前記複数のスイッチ素子を全てオフ状態とし、前記電圧源からダイオードと前記複数のメモリ素子を通して前記複数の電流源に流れる電流によってそれぞれのメモリ素子に生じる電圧降下の違いにより、前記複数の読み出し端子に前記基準電圧端子に対する電圧の高低を発生させる構成とする。
【００２２】
また、本発明に係るワンタイムＰＲＯＭ回路は、図２に示すごとく、図１におけるダイオードの代わりに、オン・オフ状態を制御できるスイッチ素子に置き換えて、書き込むときにはオフ状態として電圧源側に書き込み電流が流れ込むことを阻止し、読み出すときにはオン状態として電圧源からメモリ素子に電圧が印加するように制御するものであり、他の部分は図１と同じ構成とする。
【発明の効果】
【００２３】
以上のように本発明のワンタイムＰＲＯＭ回路によれば、図３に示すような干渉防止用ダイオードを各ＰＲＯＭ素子に対して付加する必要がなくなり、大きな面積を要する素子はスイッチ素子１個のみで済むため、ＩＣ上の占有面積を小さくすることができる。また、書き込み時にＰＲＯＭ素子の両端に大きな電圧が発生しても、選択的書き込みのためのスイッチ素子に加わる電圧は低く、耐圧の大きな素子を用いる必要もない。さらに、図４に示す回路で生じるような、ＰＲＯＭ素子の両端に発生する電圧により選択的書き込みスイッチ素子の端子電位が上昇し、スイッチ素子の制御が困難となって十分な書き込み電流が流せなくなることもなくすことができる。
【００２４】
本発明の回路による面積削減の効果は、ＰＲＯＭの素子数が増えるほど大きくなり、ＰＲＯＭ部分全体でＩＣにおける占有面積を減らすのに有効である。
【発明を実施するための最良の形態】
【００２５】
図１は本発明の実施形態１におけるワンタイムＰＲＯＭ回路の回路図である。ここでは３ビット分のセルを含む回路を示している。一定電流を流し込むことによって抵抗値が非可逆的に変化するメモリ素子の一例として、ここではツェナーザップダイオードを用いている。
【００２６】
共通の書き込み電流入力端子Ｐ１に接続されたツェナーザップダイオードＺ１，Ｚ２，Ｚ３に対し、それぞれ書き込み電流を吸収させる共通の基準電圧端子との間に、直列にスイッチ素子としてトランジスタＱ１，Ｑ２，Ｑ３が設けられている。
【００２７】
ここで、１ビット分のセルについて説明すると、ツェナーザップダイオードＺ１とトランジスタＱ１のコレクタとの接続点には、トランジスタＱ４のコレクタが接続され、それらのエミッタは基準電圧端子に接続されている。トランジスタＱ４のベースには、電圧源ＶＢと基準電圧端子の間に接続された抵抗Ｒ１とトランジスタＱ５とによって作られた電圧が与えられ、トランジスタＱ４のコレクタは電流源として動作する。また、トランジスタＱ１のコレクタと、トランジスタＱ４のコレクタと、ツェナーザップダイオードＺ１の接続点は、読み出し端子Ｐ２に接続されている。
【００２８】
他のセルについても同様に、ツェナーザップダイオードＺ２，Ｚ３に、それぞれ電流源として動作するトランジスタＱ６，Ｑ８のコレクタが接続され、読み出し端子Ｐ３，Ｐ４へ接続されている。
【００２９】
また、共通の書き込み電流入力端子Ｐ１は、ダイオードＤ１０を通して電圧源ＶＢに接続され、このダイオードＤ１０は、書き込み時は電圧源ＶＢに書き込み電流が流れ込むのを阻止し、読み出し時には電圧源ＶＢから各ツェナーザップダイオード側へ電流を供給できる方向に接続している。
【００３０】
ＰＲＯＭ素子を選択的に書き込むとき、書き込もうとする素子に直列に接続されたトランジスタのみをオン状態となるように制御しておき、共通の書き込み電流入力端子Ｐ１から共通の基準電圧端子に向かって一定エネルギーをもつ電流パルスを注入する。これにより、ＰＲＯＭ素子がツェナーザップダイオードの場合には、端子間の抵抗値が開放から短絡に近い状態へと変化する。複数のＰＲＯＭ素子に書き込む場合は、この一連の作業を繰り返す。
【００３１】
また情報を読み出すときは、スイッチ素子であるトランジスタＱ１，Ｑ２，Ｑ３を全てオフ状態とする。電圧源ＶＢからダイオードＤ１０を通して端子Ｐ１に電圧が与えられ、各ツェナーザップダイオードＺ１，Ｚ２，Ｚ３には電流源であるトランジスタＱ４，Ｑ６，Ｑ８のコレクタ電流が流れる。このとき各ＰＲＯＭ素子には書き込みの有無による抵抗値の違いにより電圧降下の違いが生じ、それぞれの読み出し端子に基準電圧端子に対する電圧の高低差が発生し、これをデジタル的表現の０と１の状態に対応させる。
【００３２】
図２は本発明の実施形態２におけるワンタイムＰＲＯＭ回路の回路図であり、実施形態２においては、図１におけるダイオードＤ１０の代わりに、制御可能なスイッチ素子であるトランジスタＱ１０に置き換えて構成する。書き込み操作のときは、トランジスタＱ１０をオフして書き込み電流が電圧源側に流れ込むのを防止し、読み出し操作のときは、トランジスタＱ１０をオンして電圧源ＶＢから各ツェナーザップダイオードＺ１，Ｚ２，Ｚ３の共通接続点側に電圧が印加するように制御する。その他の動作については図１と同様である。
【００３３】
本発明の特徴として、各ＰＲＯＭ素子が共通接続された書き込み端子に、ダイオードあるいはスイッチを通して、読み出し時に適当な電圧を与えるように電圧源を配し、かつ各ＰＲＯＭ素子の他方の端子側から適当な電流を流すことにより、電圧降下の違いによって各読み出し端子に電圧の高低を発生させることにある。
【００３４】
この構成によって、各ＰＲＯＭ素子の抵抗の状態により各読み出し端子が互いに干渉してしまうことがなく、図３に示すような干渉防止用ダイオードを各ＰＲＯＭ素子に対して付加する必要がなくなる。
【００３５】
図１におけるダイオードＤ１０、および図２におけるトランジスタＱ１０は、書き込み時に電流が電圧源側に流れ込むことを防止するために付加するものであり、ＩＣの占有面積を減らすには不利であるように思える。しかし、これらの素子を流れる電流は、読み出し時に電流源からＰＲＯＭ素子に流す電流の合計値であり、一般に読み出し電流の値は書き込み電流の値に比べると千分の一程度と小さいので、素子の面積も小さいもので済み、これらの素子の存在はＩＣの占有面積にあまり影響しないし、ＰＲＯＭのビット数が多くなるほど全体においてその面積は無視できるようになる。
【００３６】
図５（Ａ），（Ｂ）に示すＩＣにおける素子レイアウトの一例にて、占有面積縮小の効果を説明する。
【００３７】
図５（Ａ）は、図３で示した従来の回路における１ビット分のセルの素子レイアウト例を示しており、スイッチ用トランジスタＱ１とダイオードＤ１は、書き込み時に大きい電流が流れ、しかもダイオードＤ１には高い電圧が加わるため耐圧の高い素子を必要とし、通常使用する素子に比べ大きい面積を必要とする。この２つの素子だけで、図５（Ａ）に示したように全体の面積の７割から８割を占めてしまうことが多く、これがＩＣの面積を増大させる原因となっていた。
【００３８】
これに対し、図５（Ｂ）は、図１および図２で示した本実施形態の回路例における１ビット分のセルの素子レイアウト例を示す。図５（Ｂ）におけるスイッチ用トランジスタＱ１とツェナーザップダイオードＺ１は、図５（Ａ）におけるＱ１とＤ４と等しい面積を要し、また図５（Ｂ）では電流源を構成するトランジスタＱ４，Ｑ５が加わった分の面積が増加している。しかし、図５（Ａ）で大きな電流容量と耐圧が必要なため、大きな面積を必要としていたダイオードＤ１がないため、面積は図５（Ａ）の例に対して６割程度で済む。
【００３９】
図５では１ビット分のセルについて比較したが、ビット数が増えるほど面積縮小の効果は大きくなる。
【００４０】
また、図示していないが、本実施形態を示す図５（Ｂ）の方には、ビット数分セルを繰り返し配置した先に、共通の書込み端子であるＰ１の配線に読み出し時に電圧を与えるためのダイオードＤ１０またはトランジスタＱ１０が付加される。しかし、既に説明したように、それらの素子は電流容量の小さなものでよく、面積も小さくて済む。
【産業上の利用可能性】
【００４１】
本発明は、半導体集積回路のワンタイムＰＲＯＭ回路に適用され、ＰＲＯＭ素子としては、ツェナーザップ方式に限らず、ヒューズ抵抗方式あるいはアンチヒューズ抵抗方式などの素子を使用した場合についても同様に適用され、特にＩＣ上の占有面積を小さくすることを要求されるワンタイムＰＲＯＭ回路に用いて有効である。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施形態１におけるワンタイムＰＲＯＭ回路の回路図
【図２】本発明の実施形態２におけるワンタイムＰＲＯＭ回路の回路図
【図３】従来のワンタイムＰＲＯＭ回路の回路図
【図４】他の従来のワンタイムＰＲＯＭ回路の回路図
【図５】従来例（Ａ）と本実施形態（Ｂ）におけるワンタイムＰＲＯＭ回路のＩＣにおける素子レイアウトの一例を示す図
【符号の説明】
【００４３】
Ｚ１〜Ｚ３  ツェナーザップダイオード
Ｑ１〜Ｑ３  選択的書き込みスイッチ用トランジスタ
Ｑ４〜Ｑ９  電流源用トランジスタ
Ｄ１〜Ｄ３，Ｄ１０  ダイオード
Ｑ１０  スイッチ用トランジスタ
Ｒ１〜Ｒ３  抵抗
ＶＢ  電圧源
ＧＮＤ  基準電圧端子
Ｐ１  書き込み電流入力端子
Ｐ２〜Ｐ４  読み出し端子
Ｐ５〜Ｐ８  スイッチ素子の制御端子
【図１】
2005182899.tif 000003
【図２】
2005182899.tif 000004
【図３】
2005182899.tif 000005
【図４】
2005182899.tif 000006
【図５】
2005182899.tif 000007