(57)【要約】    【課題】  マトリクス変換回路の回路規模を小さくすることで、マトリクス変換回路の製造コストを低減するとともにマトリクス変換回路のメンテナンス性を向上させること。    【解決手段】  本発明では、カラー方式の異なる複数種類の入力映像信号を所定のカラー方式の出力映像信号に変換するマトリクス変換回路において、前記入力映像信号に対してマトリクス演算を行うための複数個の可変利得増幅回路と、前記入力映像信号のカラー方式に応じて前記可変利得増幅回路の利得を変更する利得制御回路とを有することにした。特に、前記可変利得増幅回路は、前記利得制御回路から出力される制御信号の電圧に応じて利得を変更するように構成することにした。【選択図】      図１
2005269155.tif 000002
【特許請求の範囲】
【請求項１】
カラー方式の異なる複数種類の入力映像信号を所定のカラー方式の出力映像信号に変換するマトリクス変換回路において、
前記入力映像信号に対してマトリクス演算を行うための複数個の可変利得増幅回路と、前記入力映像信号のカラー方式に応じて前記可変利得増幅回路の利得を変更する利得制御回路とを有することを特徴とするマトリクス変換回路。
【請求項２】
前記可変利得増幅回路は、前記利得制御回路から出力される制御信号の電圧に応じて利得を変更するように構成したことを特徴とする請求項１に記載のマトリクス変換回路。
【請求項３】
前記可変利得増幅回路は、入力信号源と基準電圧源とを接続した差動増幅回路の入力信号源側出力部と基準電圧側出力部との間に差動対をなす第１及び第２のトランジスタと差動対をなす第３及び第４のトランジスタとをそれぞれ接続してギルバート変換回路を形成し、このギルバート変換回路の前記第１及び第２のトランジスタと前記第３及び第４のトランジスタとに前記利得制御回路から出力される前記制御信号に応じて前記ギルバート変換回路の利得を決定するための差動回路を接続し、前記第１のトランジスタに通電する電流と前記第４のトランジスタに通電する電流とを第１の加算回路で加算するとともに、前記第２のトランジスタに通電する電流と前記第３のトランジスタに通電する電流とを第２の加算回路で加算し、これら第１及び第２の加算回路で加算した電流の差を出力回路で前記出力映像信号に変換するように構成したことを特徴とする請求項２に記載のマトリクス変換回路。
【請求項４】
カラー方式の異なる複数種類の入力映像信号を所定のカラー方式の出力映像信号に変換するマトリクス変換回路を有する映像信号処理装置において、
前記入力映像信号に対してマトリクス演算を行うための複数個の可変利得増幅回路と、前記入力映像信号のカラー方式に応じて前記可変利得増幅回路の利得を変更する利得制御回路とを有することを特徴とする映像信号処理装置。
【請求項５】
カラー方式の異なる複数種類の入力映像信号を所定のカラー方式の出力映像信号に変換するマトリクス変換回路を有する映像表示装置において、
前記入力映像信号に対してマトリクス演算を行うための複数個の可変利得増幅回路と、前記入力映像信号のカラー方式に応じて前記可変利得増幅回路の利得を変更する利得制御回路とを有することを特徴とする映像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カラー方式の異なる複数種類の入力映像信号を所定のカラー方式の出力映像信号に変換するマトリクス変換回路並びに同回路を有する映像信号処理装置及び映像表示装置に関するものである。
【背景技術】
【０００２】
近年、映像入力装置や映像信号伝送装置などの各種映像機器の多様化に伴って、映像表示装置に入力される映像信号として多種類のカラー方式が採用されている。たとえば、従来のカラーテレビジョンでは、Ｙ／Ｃ分離された輝度信号及び色差信号からなる映像信号（YCbCr信号）が利用されており、また、コンピュータ用ディスプレーでは、ＲＧＢ方式の映像信号（ＲＧＢ信号）が利用されており、さらに、近年のハイビジョン化に伴って、ＢＴＡ（Broadcasting Technology Association：放送技術開発協議会）規格の映像信号（YPbPr信号）やＣＣＩＲ（Comitee Consultatif International des Radiocommunications, International Radiocommunications Consultative Committee：国際無線通信諮問委員会）規格の映像信号（YPbPr信号）が利用されている。
【０００３】
このように多種類のカラー方式の映像信号が存在しているために、映像表示装置では、各種の映像信号を入力信号として用い、装置内部で所定のカラー方式の映像信号に変換し、この変換した映像信号を用いて映像を表示するように構成している。
【０００４】
この映像信号の変換は、３種類の映像入力信号（たとえば、Ｒ信号、Ｇ信号、Ｂ信号）にマトリクス演算を施すことによって、３種類の映像出力信号（たとえば、Ｙ信号、Cb信号、Cr信号）に変換するようにしている。
【０００５】
そのため、従来の映像表示装置では、内部に映像信号処理装置を設け、この映像信号処理装置にマトリクス演算を行うマトリクス変換回路を設けている（たとえば、特許文献１参照。）。
【０００６】
そして、従来のマトリクス変換回路では、変換する映像信号ごとにマトリクス演算部を設けた構成となっている。
【０００７】
たとえば、図３に示すように、マトリクス変換回路101は、入力端子102と出力端子103との間に第１〜第４のマトリクス演算部104,105,106,107と出力端子切換スイッチ108とを設けており、入力端子102に入力される映像入力信号の種類に応じて出力端子切換スイッチ108を切換えて、変換した映像出力信号を出力端子103から出力するようにしている。
【０００８】
ここで、第１のマトリクス演算部104では、YCbCr信号が入力された場合にそのまま出力するように構成しており、第２のマトリクス演算部105では、ＢＴＡ規格のYPbPr信号が入力された場合にYCbCr信号に変換して出力するように構成しており、第３のマトリクス演算部106では、ＣＣＩＲ規格のYPbPr信号が入力された場合にYCbCr信号に変換して出力するように構成しており、第４のマトリクス演算部107では、ＲＧＢ信号が入力された場合にYCbCr信号に変換して出力するように構成している。
【０００９】
そして、各マトリクス演算部104〜107では、各映像入力信号に接続した増幅器109の利得をその増幅器109に接続した抵抗110,111の抵抗値によって異ならせることでマトリクス演算に用いる係数を決定して、カラー方式に応じた各種のマトリクス演算を行うようにしている。
【００１０】
すなわち、第１のマトリクス演算部104では、
Ｙ＝１・Ｙ＋０・Cb＋０・Cr
Cb＝０・Ｙ＋１・Cb＋０・Cr
Cr＝０・Ｙ＋０・Cb＋１・Cr
からなるマトリクス演算を行っており、
第２のマトリクス演算部105では、
Ｙ＝Ｙ＋0.068・Pb＋0.191・Pr
Cb＝0.564・（1.758・Pb−0.19・Pr）
Cr＝0.713・（−0.068・Pb＋1.385・Pr）
からなるマトリクス演算を行っており、
第３のマトリクス演算部106では、
Ｙ＝Ｙ＋0.094・Pb＋0.196・Pr
Cb＝0.564・（1.762・Pb−0.196・Pr）
Cr＝0.713・（−0.094・Pb＋1.379・Pr）
からなるマトリクス演算を行っており、
第４のマトリクス演算部107では、
Ｙ＝0.3・Ｒ＋0.59・Ｇ＋0.11・Ｂ
Cb＝0.564・（−0.3・Ｒ−0.59・Ｇ＋0.89・Ｂ）
Cr＝0.713・（0.7・Ｒ−0.59・Ｇ＋0.11・Ｂ）
からなるマトリクス演算を行っている。
【特許文献１】特開平３−７０３８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところが、従来の映像表示装置に内蔵したマトリクス変換回路では、変換する映像信号の種類に応じてマトリクス演算部を設けていたために、回路規模が大きくなってしまい、製造コストが増大するとともにメンテナンスが困難になるおそれがあった。
【００１２】
特に、従来のマトリクス変換回路では、各映像入力信号に接続した増幅器の利得を抵抗の抵抗値で異ならせることによってマトリクス演算で用いる係数を決定していたために、マトリクス変換回路をＩＣ化した場合に、製造時に抵抗値がばらつき、マトリクス演算で用いる係数にばらつきが生じてしまい、映像信号の変換を正確に行うことができず、映像表示装置で表示される画像の画質が低減してしまうおそれがあった。
【課題を解決するための手段】
【００１３】
そこで、請求項１に係る本発明では、カラー方式の異なる複数種類の入力映像信号を所定のカラー方式の出力映像信号に変換するマトリクス変換回路において、前記入力映像信号に対してマトリクス演算を行うための複数個の可変利得増幅回路と、前記入力映像信号のカラー方式に応じて前記可変利得増幅回路の利得を変更する利得制御回路とを有することにした。
【００１４】
また、請求項２に係る本発明では、前記請求項１に係る本発明において、前記可変利得増幅回路は、前記利得制御回路から出力される制御信号の電圧に応じて利得を変更するように構成することにした。
【００１５】
また、請求項３に係る本発明では、前記請求項２に係る本発明において、前記可変利得増幅回路は、入力信号源と基準電圧源とを接続した差動増幅回路の入力信号源側出力部と基準電圧側出力部との間に差動対をなす第１及び第２のトランジスタと差動対をなす第３及び第４のトランジスタとをそれぞれ接続してギルバート変換回路を形成し、このギルバート変換回路の前記第１及び第２のトランジスタと前記第３及び第４のトランジスタとに前記利得制御回路から出力される前記制御信号に応じて前記ギルバート変換回路の利得を決定するための差動回路を接続し、前記第１のトランジスタに通電する電流と前記第４のトランジスタに通電する電流とを第１の加算回路で加算するとともに、前記第２のトランジスタに通電する電流と前記第３のトランジスタに通電する電流とを第２の加算回路で加算し、これら第１及び第２の加算回路で加算した電流の差を出力回路で前記出力映像信号に変換するように構成することにした。
【００１６】
また、請求項４に係る本発明では、カラー方式の異なる複数種類の入力映像信号を所定のカラー方式の出力映像信号に変換するマトリクス変換回路を有する映像信号処理装置において、前記入力映像信号に対してマトリクス演算を行うための複数個の可変利得増幅回路と、前記入力映像信号のカラー方式に応じて前記可変利得増幅回路の利得を変更する利得制御回路とを有することにした。
【００１７】
また、請求項５に係る本発明では、カラー方式の異なる複数種類の入力映像信号を所定のカラー方式の出力映像信号に変換するマトリクス変換回路を有する映像表示装置において、前記入力映像信号に対してマトリクス演算を行うための複数個の可変利得増幅回路と、前記入力映像信号のカラー方式に応じて前記可変利得増幅回路の利得を変更する利得制御回路とを有することにした。
【発明の効果】
【００１８】
そして、本発明では、以下に記載する効果を奏する。
【００１９】
すなわち、請求項１に係る本発明では、カラー方式の異なる複数種類の入力映像信号を所定のカラー方式の出力映像信号に変換するマトリクス変換回路において、前記入力映像信号に対してマトリクス演算を行うための複数個の可変利得増幅回路と、前記入力映像信号のカラー方式に応じて前記可変利得増幅回路の利得を変更する利得制御回路とを有することにしているために、各種のカラー方式に応じた利得で入力映像信号にマトリクス演算を施すことができ、複数種類の入力映像信号を所定のカラー方式の出力映像信号に変換するマトリクス変換回路の回路規模を小さくすることができ、製造コストの低減やメンテナンス性の向上を図ることができる。
【００２０】
また、請求項２に係る本発明では、前記利得制御回路から出力される制御信号の電圧に応じて利得を変更するように前記可変利得増幅回路を構成しているために、従来のように抵抗値で利得を変更する必要がなくなるので、製造時の抵抗値のばらつきの影響を受けることなく正確な利得でマトリクス演算を行うことができ、画質の低減を防止することができる。
【００２１】
また、請求項３に係る本発明では、入力信号源と基準電圧源とを接続した差動増幅回路の入力信号源側出力部と基準電圧側出力部との間に差動対をなす第１及び第２のトランジスタと差動対をなす第３及び第４のトランジスタとをそれぞれ接続してギルバート変換回路を形成し、このギルバート変換回路の前記第１及び第２のトランジスタと前記第３及び第４のトランジスタとに前記利得制御回路から出力される前記制御信号に応じて前記ギルバート変換回路の利得を決定するための差動回路を接続し、前記第１のトランジスタに通電する電流と前記第４のトランジスタに通電する電流とを第１の加算回路で加算するとともに、前記第２のトランジスタに通電する電流と前記第３のトランジスタに通電する電流とを第２の加算回路で加算し、これら第１及び第２の加算回路で加算した電流の差を出力回路で前記出力映像信号に変換するようにして前記可変利得増幅回路を構成しているために、回路の構成上で寄生容量の影響を相殺することができ、マトリクス回路の周波数特性を出力映像信号の系統間で同じ特性にすることができる。
【００２２】
また、請求項４に係る本発明では、カラー方式の異なる複数種類の入力映像信号を所定のカラー方式の出力映像信号に変換するマトリクス変換回路を有する映像信号処理装置において、前記入力映像信号に対してマトリクス演算を行うための複数個の可変利得増幅回路と、前記入力映像信号のカラー方式に応じて前記可変利得増幅回路の利得を変更する利得制御回路とを有することにしているために、各種のカラー方式に応じた利得で入力映像信号にマトリクス演算を施すことができ、複数種類の入力映像信号を所定のカラー方式の出力映像信号に変換するマトリクス変換回路の回路規模を小さくすることができ、映像信号処理装置の製造コストの低減やメンテナンス性の向上を図ることができる。
【００２３】
また、請求項５に係る本発明では、カラー方式の異なる複数種類の入力映像信号を所定のカラー方式の出力映像信号に変換するマトリクス変換回路を有する映像表示装置において、前記入力映像信号に対してマトリクス演算を行うための複数個の可変利得増幅回路と、前記入力映像信号のカラー方式に応じて前記可変利得増幅回路の利得を変更する利得制御回路とを有することにしているために、各種のカラー方式に応じた利得で入力映像信号にマトリクス演算を施すことができ、複数種類の入力映像信号を所定のカラー方式の出力映像信号に変換するマトリクス変換回路の回路規模を小さくすることができ、映像表示装置の製造コストの低減やメンテナンス性の向上を図ることができる。
【発明を実施するための最良の形態】
【００２４】
本発明に係る映像表示装置は、カラーテレビジョンやコンピュータ用ディスプレーなどのように映像信号処理装置によって入力映像信号を所定のカラー方式の出力映像信号に変換した後に映像を表示する装置であり、マトリクス変換回路を用いてカラー方式の異なる複数種類の入力映像信号（たとえば、YCbCr信号、ＢＴＡ規格のYPbPr信号、ＣＣＩＲ規格のYPbPr信号、ＲＧＢ信号)を所定のカラー方式の出力映像信号（たとえば、YCbCr信号）に変換するように構成している。
【００２５】
以下に、本発明に係る映像表示装置に内蔵したマトリクス変換回路の具体的な構成について図面を参照しながら説明する。
【００２６】
マトリクス変換回路１は、図１に示すように、入力端子２と出力端子３との間に、入力映像信号に対してマトリクス演算を行うための９個の可変利得増幅回路4〜12と、入力映像信号のカラー方式に応じて各可変利得増幅回路4〜12の利得を変更する利得制御回路13とで構成している。
【００２７】
各可変利得増幅回路4〜12は、利得制御回路13から出力される制御信号S1〜S9の電圧に応じて利得を変更するように構成している。
【００２８】
この各可変利得増幅回路4〜12の具体的な構成について説明すると、図２は、各可変利得増幅回路4〜12を等価的に示した回路図であり、概ねギルバート変換回路14と差動回路15と第１及び第２の加算回路16,17と出力回路18とで構成している。
【００２９】
まず、ギルバート変換回路14について説明すると、ギルバート変換回路14は、入力端子２に印加される入力映像信号となる入力信号源Ｓと基準電圧を生成する基準電圧源E1とを接続した差動増幅回路19の入力信号源側出力部20と基準電圧側出力部21との間に差動対をなす第１及び第２のトランジスタQ1,Q2とを接続するとともに、同じく差動増幅回路19の入力信号源側出力部20と基準電圧側出力部21との間に差動対をなす第３及び第４のトランジスタQ3,Q4とを接続している。
【００３０】
差動増幅回路19は、入力信号源ＳをトランジスタQ5のベースに接続する一方、基準電圧源E1をトランジスタQ6のベースに接続し、こられのトランジスタQ5,Q6のエミッタ同士を抵抗R1を介して接続している。それぞれのトランジスタQ5,Q6は、コレクタを電源端子VCCにダイオード接続したトランジスタQ7,Q8を介して接続する一方、エミッタをグランド端子GNDに電流源I1,I2を介して接続している。
【００３１】
この差動増幅回路19の入力信号源側出力部20（トランジスタQ5のコレクタ）には、第１のトランジスタQ1のベースと第３のトランジスタQ3のベースとを接続しており、一方、差動増幅回路19の基準電圧側出力部21（トランジスタQ6のコレクタ）には、第２のトランジスタQ2のベースと第４のトランジスタQ4のベースとを接続しており、第１のトランジスタQ1のエミッタと第２のトランジスタQ2のエミッタとを接続し、また、第３のトランジスタQ3のエミッタと第４のトランジスタQ4のエミッタとを接続している。
【００３２】
次に、差動回路15について説明すると、差動回路15は、利得制御回路13から出力される制御信号S1〜S9に応じてギルバート変換回路14の利得を決定する回路であり、ギルバート変換回路14の第１及び第２のトランジスタQ1,Q2のエミッタと第３及び第４のトランジスタQ3,Q4のエミッタとに接続している。
【００３３】
この差動回路15は、利得制御回路13の内部の制御信号S1〜S9を生成する可変電圧源E2をトランジスタQ9のベースに接続する一方、基準電圧源E3をトランジスタQ10のベースに接続し、これらのトランジスタQ9,Q10のエミッタ同士を抵抗R2を介して接続している。それぞれのトランジスタQ9,Q10は、コレクタを第１及び第２のトランジスタQ1,Q2のエミッタ或いは第３及び第４のトランジスタQ3,Q4のエミッタに接続する一方、エミッタをグランド端子GNDに電流源I3,I4を介して接続している。
【００３４】
次に、第１の加算回路16について説明すると、第１の加算回路16は、第１のトランジスタQ1のコレクタに通電する電流と第４のトランジスタQ4のコレクタに通電する電流とを加算する回路であり、第１のトランジスタQ1のコレクタと第４のトランジスタQ4のコレクタとを直接接続するとともに、両トランジスタQ1,Q4のコレクタに電源端子VCCを電流源I5を介して接続している。
【００３５】
次に、第２の加算回路17について説明すると、第２の加算回路17は、第２のトランジスタQ2のコレクタに通電する電流と第３のトランジスタQ3のコレクタに通電する電流とを加算する回路であり、第２のトランジスタQ2のコレクタに電源端子VCCを電流源I6を介して接続する一方、第３のトランジスタQ3のコレクタに電源端子VCCを電流源I7を介して接続し、さらには、電流源I6に電源端子VCCと接続した電流源I8をカレントミラー接続する一方、電流源I7に電源端子VCCと接続した電流源I9をカレントミラー接続し、これらの電流源I8と電流源I9とを直接接続するとともにグランド端子GNDに電流源I10を介して接続している。
【００３６】
次に、出力回路18について説明すると、出力回路18は、第１及び第２の加算回路16,17で加算した電流の差を出力する回路であり、第１の加算回路16の電流源I5を電源端子VCCと接続した電流源I11にカレントミラー接続する一方、第２の加算回路17の電流源I10をグランド端子GNDと接続した電流源I12にカレントミラー接続し、これらの電流源I11と電流源I12とを直接接続するとともにグランド端子GNDに抵抗R3と電圧源E4とを介して接続している。
【００３７】
そして、可変利得増幅回路4〜12は、以下に説明するように、利得制御回路13から出力される制御信号S1〜S9の電圧に応じて利得が変更できるようになっている。
【００３８】
電流源I1及び電流源I2で通電する電流をｉ、電流源I3及び電流源I4で通電する電流をi0、抵抗R1の抵抗値をr1、抵抗R2の抵抗値をr2、抵抗R1の両端間の電圧をΔV1、抵抗R2の両端間の電圧をΔV2とすると、トランジスタQ5,Q6,Q9,Q10のコレクタに通電される電流i1,i2,i3,i4は、それぞれ、
i1＝ｉ＋ΔV1／r1  ・・・（１）
i2＝ｉ−ΔV1／r1  ・・・（２）
i3＝i0＋ΔV2／r2  ・・・（３）
i4＝i0−ΔV2／r2  ・・・（４）
と表される。
【００３９】
また、トランジスタQ7,Q8,Q1,Q2,Q3,Q4のベース・エミッタ間電圧VBE7,VBE8,VBE1,VBE2,VBE3,VBE4は、それぞれ、
VBE7＝VT・ln（i1／is）
VBE8＝VT・ln（i2／is）
VBE1＝VT・ln（i5／is）
VBE2＝VT・ln（i6／is）
VBE3＝VT・ln（i7／is）
VBE4＝VT・ln（i8／is）
と表される。
【００４０】
ここで、トランジスタQ1のエミッタとトランジスタQ2のエミッタとが短絡していることから、VBE7＋VBE1＝VBE8＋VBE2であるから、
VT・ln（i1／is）＋VT・ln（i5／is）＝VT・ln（i2／is）＋VT・ln（i6／is）
と表され、これを整理すると、
i1／i2＝i6／i5
となる。
【００４１】
また、トランジスタQ1のエミッタとトランジスタQ2のエミッタとが短絡していることから、i3＝i5＋i6であるから、
i5＝i2・i3／（i1＋i2）  ・・・（５）
i6＝i1・i3／（i1＋i2）  ・・・（６）
となる。
【００４２】
一方、トランジスタQ3のエミッタとトランジスタQ4のエミッタとが短絡していることから、VBE7＋VBE3＝VBE8＋VBE4であるから、
VT・ln（i1／is）＋VT・ln（i7／is）＝VT・ln（i2／is）＋VT・ln（i8／is）
と表され、これを整理すると、
i1／i2＝i8／i7
となる。
【００４３】
また、トランジスタQ3のエミッタとトランジスタQ4のエミッタとが短絡していることから、i4＝i7＋i8であるから、
i7＝i2・i4／（i1＋i2）  ・・・（７）
i8＝i1・i4／（i1＋i2）  ・・・（８）
となる。
【００４４】
上記式(５)〜（８)より、第１の加算回路16で加算される電流i9は、i9＝i5＋i8であるから、
i9＝i2・i3／（i1＋i2）＋i1・i4／（i1＋i2）  ・・・（９）
と表され、また、第２の加算回路17で加算される電流i10は、i10＝i6＋i7であるから、
i10＝i1・i3／（i1＋i2）＋i2・i4／（i1＋i2）  ・・・（１０）
と表される。
【００４５】
そして、出力回路18の抵抗R3の両端間の電圧をΔVout、抵抗R3の抵抗値をr3とすると、電流源I11で通電される電流i11が電流i9と等しく、電流源I12で通電される電流i12が電流i10と等しく、抵抗R3に流れる電流i13がi13＝i9−i10と表されることから、電圧ΔVoutは、
ΔVout＝（i9−i10）・r3
と表され、これに上記式（９）（１０）を代入して整理すると、
ΔVout＝（i1−i2）・（i4−i3）・r3／（i1+i2）
と表され、さらに上記式（１）〜（４）を代入して整理すると、
ΔVout＝−２・ΔV1・ΔV2・r3／（ｉ・r1・r2）  ・・・（１１）
となる。
【００４６】
したがって、可変利得増幅回路4〜12の利得Ｇは、Ｇ＝ΔVout／ΔV1であるから、上記式（１１)より、
Ｇ＝−２・ΔV2・r3／（ｉ・r1・r2）
と表せる。
【００４７】
ここで、電圧ΔV2は、利得制御回路13から出力される制御信号S1〜S9の電圧と基準電源E3の電圧との差であるから、可変利得増幅回路4〜12の利得Ｇは、利得制御回路13から出力される制御信号S1〜S9の電圧に応じて変更されることになる。
【００４８】
そして、マトリクス変換回路１では、入力端子２に入力される入力映像信号の種類に応じて利得制御回路13から制御信号S1〜S9を出力し、この制御信号S1〜S9で決定される利得を用いて各可変利得増幅回路4〜12で入力映像信号を増幅した後に加算するマトリクス演算を行い、出力端子３から出力映像信号を出力するようにしている。
【００４９】
すなわち、マトリクス変換回路１を用いてカラー方式の異なる４種類の入力映像信号（YCbCr信号、ＢＴＡ規格のYPbPr信号、ＣＣＩＲ規格のYPbPr信号、ＲＧＢ信号)を所定のカラー方式の出力映像信号（YCbCr信号）に変換する場合について説明すると、入力映像信号としてYCbCr信号が入力されたときにそのままそのYCbCr信号を出力する場合には、可変利得増幅回路4〜12の利得をそれぞれ、１倍、０倍、０倍、０倍、１倍、０倍、０倍、０倍、１倍とすることで、
Ｙ＝１・Ｙ＋０・Cb＋０・Cr
Cb＝０・Ｙ＋１・Cb＋０・Cr
Cr＝０・Ｙ＋０・Cb＋１・Cr
からなるマトリクス演算を行う。
【００５０】
また、入力映像信号としてＢＴＡ規格のYPbPr信号が入力されたときにYCbCr信号を出力する場合には、可変利得増幅回路4〜12の利得をそれぞれ、１倍、0.068倍、0.191倍、０倍、0.564ｘ1.758倍、−0.564ｘ0.19倍、０倍、−0.713ｘ0.068倍、−0.713ｘ1.385倍とすることで、
Ｙ＝Ｙ＋0.068・Pb＋0.191・Pr
Cb＝0.564・（1.758・Pb−0.19・Pr）
Cr＝0.713・（−0.068・Pb＋1.385・Pr）
からなるマトリクス演算を行う。
【００５１】
また、入力映像信号としてＣＣＩＲ規格のYPbPr信号が入力されたときにYCbCr信号を出力する場合には、可変利得増幅回路4〜12の利得をそれぞれ、１倍、0.094倍、0.196倍、０倍、0.564ｘ1.762倍、−0.564ｘ0.196倍、０倍、−0.713ｘ0.094倍、−0.713ｘ1.379倍とすることで、
Ｙ＝Ｙ＋0.094・Pb＋0.196・Pr
Cb＝0.564・（1.762・Pb−0.196・Pr）
Cr＝0.713・（−0.094・Pb＋1.379・Pr）
からなるマトリクス演算を行う。
【００５２】
また、入力映像信号としてＲＧＢ信号が入力されたときにYCbCr信号を出力する場合には、可変利得増幅回路4〜12の利得をそれぞれ、0.3倍、0.59倍、0.11倍、−0.564ｘ0.3倍、−0.564ｘ0.59倍、0.564ｘ0.89倍、0.713ｘ0.7倍、−0.713ｘ0.59倍、0.713ｘ0.11倍とすることで、
Ｙ＝0.3・Ｒ＋0.59・Ｇ＋0.11・Ｂ
Cb＝0.564・（−0.3・Ｒ−0.59・Ｇ＋0.89・Ｂ）
Cr＝0.713・（0.7・Ｒ−0.59・Ｇ＋0.11・Ｂ）
からなるマトリクス演算を行う。
【００５３】
以上に説明したように、マトリクス回路１では、入力映像信号に対してマトリクス演算を行うための９個の可変利得増幅回路4〜12と、入力映像信号のカラー方式に応じて可変利得増幅回路4〜12の利得を変更する利得制御回路13とを有しているために、入力映像信号のカラー方式に応じて利得制御回路13によって可変利得増幅回路4〜12の利得を適宜変更することによって、各種のカラー方式に応じた利得で入力映像信号にマトリクス演算を施すことができ、複数種類の入力映像信号を所定のカラー方式の出力映像信号に変換することがき、しかも、マトリクス変換回路１の回路規模を小さくすることができるので、マトリクス変換回路１の製造コストを低減することができ、また、マトリクス変換回路１のメンテナンス性を向上させることができる。
【００５４】
また、上記マトリクス変換回路１を映像信号処理装置や映像表示装置に内蔵させることで、映像信号処理装置や映像表示装置の製造コストの低減やメンテナンス性の向上を図ることができる。
【００５５】
特に、上記マトリクス変換回路１では、利得制御回路13から出力される制御信号S1〜S9の電圧に応じて可変利得増幅回路4〜12をの利得を変更するようにしているために、従来のように抵抗値で利得を変更する必要がなくなるので、ＩＣ化した場合に製造時の抵抗値のばらつきの影響を受けることがなくなり、正確な利得でマトリクス演算を行うことができ、信号変換時の画質の低減を防止することができる。
【００５６】
しかも、上記マトリクス変換回路１では、入力信号源Ｓと基準電圧源E1とを接続した差動増幅回路19の入力信号源側出力部20と基準電圧側出力部21との間に差動対をなす第１及び第２のトランジスタQ1,Q2と差動対をなす第３及び第４のトランジスタQ3,Q4とをそれぞれ接続してギルバート変換回路14を形成し、このギルバート変換回路14の第１及び第２のトランジスタQ1,Q2と第３及び第４のトランジスタQ3,Q4とに利得制御回路13から出力される制御信号S1〜S9に応じてギルバート変換回路14の利得を決定するための差動回路15を接続し、第１のトランジスタQ1に通電する電流と第４のトランジスタQ4に通電する電流とを第１の加算回路16で加算するとともに、第２のトランジスタQ2に通電する電流と第３のトランジスタQ3に通電する電流とを第２の加算回路17で加算し、これら第１及び第２の加算回路16,17で加算した電流の差を出力回路18で出力映像信号に変換して出力するようにしている。
【００５７】
このように、マトリクス変換回路１では、第１の加算回路16で入力信号源側の第１のトランジスタQ1に通電する電流と基準電圧側の第４のトランジスタQ4に通電する電流とを加算し、また、第２の加算回路17で入力信号源側の第３のトランジスタQ3に通電する電流と基準電圧側の第２のトランジスタQ2に通電する電流とを加算する回路構成となっているために、エミッタ抵抗の寄生容量の影響を相殺することができ、これによって、マトリクス変換回路１の周波数特性を出力映像信号の系統（たとえば、YCbCr信号、ＢＴＡ規格のYPbPr信号、ＣＣＩＲ規格のYPbPr信号、ＲＧＢ信号)間で同じ特性にすることができる。特に、ＲＧＢ信号からYCbCr信号に変換するときには、ＲＧＢ信号が高周波になると入力信号源側の周波数特性と基準電圧側の周波数特性との相違に起因して信号の漏れ込みが発生するおそれがあるが、上記マトリクス変換回路１では、エミッタ抵抗の寄生容量による入力信号源側の周波数特性と基準電圧側の周波数特性の劣化を相殺することができ、信号の漏れ込みを未然に防止することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明に係るマトリクス変換回路を示す回路図。
【図２】可変利得増幅回路を示す回路図。
【図３】従来のマトリクス変換回路を示す回路図。
【符号の説明】
【００５９】
１  マトリクス変換回路
4〜12  可変利得増幅回路
13  利得制御回路
14  ギルバート変換回路
15  差動回路
16  第１の加算回路
17  第２の加算回路
18  出力回路
Ｓ  入力信号源
E1  基準電圧源
19  差動増幅回路
20  入力信号源側出力部
21  基準電圧側出力部
S1〜S9  制御信号
【図１】
2005269155.tif 000003
【図２】
2005269155.tif 000004
【図３】
2005269155.tif 000005