(57)【要約】【課題】  高周波伝送特性に優れるとともにクラック等の発生を抑制することが可能な半導体素子収納用パッケージおよび半導体装置を提供すること。【解決手段】  半導体素子収納用パッケージ１は、上面に高周波信号が入出力される半導体素子７を載置する載置部２ａを有する金属製の四角形状の基体２と、基体２の上面の各角部にそれぞれ形成された凸部５と、凸部５の上面に載置部２ａを取り囲むように接合された誘電体から成る枠体３と、枠体３の上面の内周側の端部から外周側の端部にかけて形成された線路導体４とを具備しており、枠体３は、平面視で内周面が載置部２ａに近接して載置部２ａを取り囲んでいる。【選択図】  図２
2005285872.tif 000002
【特許請求の範囲】
【請求項１】
上面に高周波信号が入出力される半導体素子を載置する載置部を有する金属製の四角形状の基体と、該基体の上面の各角部にそれぞれ形成された凸部と、該凸部の上面に前記載置部を取り囲むように接合された誘電体から成る枠体と、該枠体の上面の内周側の端部から外周側の端部にかけて形成された線路導体とを具備しており、前記枠体は、平面視で内周面が前記載置部に近接して前記載置部を取り囲んでいることを特徴とする半導体素子収納用パッケージ。
【請求項２】
前記線路導体の下方において、前記枠体の下面と前記基体の上面との間が空気層とされていることを特徴とする請求項１記載の半導体素子収納用パッケージ。
【請求項３】
前記凸部は、その高さが０．１ｍｍ乃至０．５ｍｍであることを特徴とする請求項１または請求項２記載の半導体素子収納用パッケージ。
【請求項４】
前記基体と前記枠体の線膨張係数の差が２５×１０−６／℃以下であることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体素子収納用パッケージ。
【請求項５】
請求項１乃至請求項４のいずれかに記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに電極が前記線路導体に電気的に接続された前記半導体素子と、前記枠体の上面に前記線路導体の一部を間に挟んで接合された誘電体から成る蓋体とを具備していることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波やミリ波のような高周波信号が入出力される半導体素子を収納するための半導体素子収納用パッケージおよびそれを用いた半導体装置に関する。
【背景技術】
【０００２】
従来の１ＧＨｚ以上の高周波信号が200ワット以上の高出力で入出力される半導体素子を収容するための半導体素子収納用パッケージ（以下、単にパッケージという）11を図５および図６に示す。図５はパッケージの平面図、図６は図５のパッケージのＺ−Ｚ’線における断面図である。これらの図に示すように、パッケージ11は、上面の中央部に半導体素子17を載置するための載置部12ａを有する金属からなる基体12と、基体12の上面に載置部12ａを取り囲むように接着固定された誘電体からなる枠体13と、枠体13の上面に載置部12ａを覆うように接着固定された誘電体からなる蓋体18とから構成される。
【０００３】
基体12は、半導体素子17を長時間安定に動作させることができるようにするため、例えば、銅（Ｃｕ）やアルミニウム（Ａｌ）のような一元素で構成される金属、Ｃｕ−タングステン（Ｗ）やＣｕ−モリブデン（Ｍｏ）、Ｃｕ−Ｍｏ−Ｃｕ等からなる二元素以上で構成される複合金属からなり、半導体素子17から発生する熱を外部へ伝搬させている。
【０００４】
枠体13は、酸化アルミニウム質焼結体（アルミナセラミックス）や窒化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミックス等のセラミックス、またはエポキシ樹脂等の樹脂から成る。
【０００５】
また、枠体13の上面の内周部から外周部にかけて線路導体14が形成されており、線路導体14の一端部は半導体素子17の電極にボンディングワイヤ19等で電気的に接続され、線路導体14の他端部は外部電気回路基板に電気的に接続される。
【０００６】
枠体13がセラミックスから成る場合、その上面にメタライズから成る線路導体14がＷやＭｏ−マンガン（Ｍｎ）等から成る金属ペーストを高温で焼成して形成される。また、枠体13が樹脂から成る場合、枠体13をモールド成型する際に、Ｃｕや鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等から成る線路導体14としてのリード端子が枠体13の内部に一端部が突出するように固定される。
【０００７】
蓋体18は、セラミックスまたはエポキシ樹脂等の樹脂を、切削加工、プレス加工等をすることで凹形状に形成される。そして、蓋体18は、枠体13の上面に間に封止材を介在させて接合される。
【０００８】
特にＧＨｚ帯の高周波信号を線路導体14に伝達させる場合、線路導体14の蓋体18が接着された部分は蓋体18の影響により、必要なインピーダンスを確保するためには、この箇所で線路導体14の幅を狭くする必要がある。そのため、線路導体14の伝送特性が低下しやすくなる。
【０００９】
そこで、特許文献１では、図７および図８（図８は、図７におけるＡ−Ａ’断面図）に示すように、線路導体14と蓋体18との交差部下方における枠体13の裏面に溝を形成することが提案されている。これにより蓋体18が接着された部分の線路導体14の幅を従来のように過度に細くすること無く静電容量を低下させて必要な線路導体14の特性インピーダンスを確保することができるようにしている。
【特許文献１】特許第3063723号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、上記の特許文献１に示される従来のパッケージ11の場合、線路導体14と蓋体18との交差部下方における枠体13の裏面に溝を形成することで、枠体13を基板やヒートシンク等の金属製の基体12に接合する際に、線膨張係数の違いにより、溝部を起点に枠体13にクラック等が発生するという問題点があった。
【００１１】
したがって、本発明は上記従来の問題点を鑑みて完成されたものであり、その目的は、高周波伝送特性に優れるとともにクラック等の発生を抑制することが可能な半導体素子収納用パッケージおよび半導体装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明の半導体素子収納用パッケージは、上面に高周波信号が入出力される半導体素子を載置する載置部を有する金属製の四角形状の基体と、該基体の上面の各角部にそれぞれ形成された凸部と、該凸部の上面に前記載置部を取り囲むように接合された誘電体から成る枠体と、該枠体の上面の内周側の端部から外周側の端部にかけて形成された線路導体とを具備しており、前記枠体は、平面視で内周面が前記載置部に近接して前記載置部を取り囲んでいることを特徴とする。
【００１３】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記線路導体の下方において、前記枠体の下面と前記基体の上面との間が空気層とされていることを特徴とする。
【００１４】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記凸部は、その高さが０．１ｍｍ乃至０．５ｍｍであることを特徴とする。
【００１５】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記基体と前記枠体の線膨張係数の差が２５×１０−６／℃以下であることを特徴とする。
【００１６】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに電極が前記線路導体に電気的に接続された前記半導体素子と、前記枠体の上面に前記線路導体の一部を間に挟んで接合された誘電体から成る蓋体とを具備していることを特徴とする。
【発明の効果】
【００１７】
本発明の半導体素子収納用パッケージは、上面に高周波信号が入出力される半導体素子を載置する載置部を有する金属製の四角形状の基体と、基体の上面の各角部にそれぞれ形成された凸部と、凸部の上面に載置部を取り囲むように接合された誘電体から成る枠体と、枠体の上面の内周側の端部から外周側の端部にかけて形成された線路導体とを具備しており、枠体は、平面視で内周面が載置部に近接して載置部を取り囲んでいることから、基体の各角部に形成された凸部の高さを適切にすることで、線路導体と接地導体としての基体との間に誘電体から成る枠体および空気層が存在することになり、実効比誘電率が小さくなるため、所望の特性インピーダンスとするために線路導体の幅を細くする必要はない。よって、高周波伝送特性を優れたものとすることができる。
【００１８】
また、線膨張係数の異なる枠体と基体とが間に接合面積の小さい凸部のみを挟んで接合されているので、枠体と基体との線膨張係数差による応力が生じにくく、枠体にクラックが生じることもない。
【００１９】
さらに、枠体に応力が生じにくいので枠体を薄くすることが可能であり、より高周波伝送特性を向上させることができるとともに半導体素子収納用パッケージの低背化が可能となり半導体装置を小型化することができる。
【００２０】
本発明の半導体素子収納用パッケージは、好ましくは、線路導体の下方において、枠体の下面と基体の上面との間が空気層とされていることから、線路導体の直下の実効比誘電率を小さくして高周波伝送特性をきわめて優れたものとすることができる。
【００２１】
本発明の半導体素子収納用パッケージは、好ましくは、基体の上面の各角部に形成された凸部の高さが0.1ｍｍ乃至0.5ｍｍであることから、線路導体の直下部位の実効比誘電率を非常に小さくすることができ、高周波伝送特性をより向上させることができる。
【００２２】
本発明の半導体素子収納用パッケージは、好ましくは、基体と枠体の線膨張係数の差が25×10−６／℃以下であることから、基体と枠体との線膨張係数差によって枠体に生じる応力を非常に小さくすることができ、枠体にクラックが生じるをより有効に抑制できる。
【００２３】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置されるとともに電極が線路導体に電気的に接続された半導体素子と、枠体の上面に線路導体の一部を間に挟んで接合された誘電体から成る蓋体とを具備していることから、本発明の半導体素子収納用パッケージの特徴を有する、高周波伝送特性に優れるとともにクラックの発生を有効に抑制可能な、小型の半導体装置となる。
【発明を実施するための最良の形態】
【００２４】
本発明のパッケージについて以下に詳細に説明する。図１は本発明のパッケージの実施の形態の一例を示す平面図、図２は図１のパッケージのＸ−Ｘ’線における断面図である。但し、図１では、蓋体８は省略している。これらの図において、２は基体、２ａは載置部、３は枠体、４は線路導体、５は凸部であり、主としてこれらでパッケージ１が構成される。そして、このパッケージ１の載置部２ａに半導体素子７を載置し、基体２の上面に蓋体８を接合させることにより半導体装置と成る。
【００２５】
本発明における基体２は、その上面に半導体素子７を載置するための載置部２ａを有しており、半導体素子７を支持する支持部材として機能する。
【００２６】
基体２は、半導体素子７を長時間安定に動作させることができるようにするため、熱電導性の高い材料からなるのがよく、例えば、ＣｕやＡｌのような一元素で構成される金属、Ｃｕ−Ｗ（Ｃｕ粉末とＷ粉末とを溶融混合したもの、または、Ｗの多孔質体にＣｕを含浸させたもの）やＣｕ−Ｍｏ（Ｃｕ粉末とＭｏ粉末とを溶融混合したもの、または、Ｍｏの多孔質体にＣｕを含浸させたもの）、Ｃｕ−Ｍｏ−Ｃｕ（Ｃｕ層間にＭｏ層が挟まれた３層構造のもの）等からなる二元素以上で構成される複合金属からなる。
【００２７】
さらに、基体２の上面（載置部２ａ側）の各角部にそれぞれに凸部５が形成されており、凸部５は切削加工またはプレス加工等で基体２と一体形成される。または、凸部５を構成する部材を基体２の所望の位置に接合して形成される。その場合凸部５と基体２の部材は同一のものが好ましい。これにより、基体２や凸部５の変形等を抑制できる。
【００２８】
本発明における枠体３は、酸化アルミニウム質焼結体（アルミナセラミックス）や窒化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミックス等のセラミックスまたはエポキシ樹脂等の樹脂から成り、切削加工、金型成型、押し出し成型等により形成される。
【００２９】
枠体３がセラミックスから成る場合、枠体３の上面には、高周波信号を伝送するための線路導体４が形成されており、Ｗ、Ｍｏ−Ｍｎ、Ｃｕ、銀（Ａｇ）等の金属粉末のメタライズ層により形成され、その形成された金属ペーストを高温で焼成して形成される。枠体３が樹脂から成る場合、Ｆｅ−Ｎｉ−コバルト（Ｃｏ）合金等の線路導体４としてのリード端子を埋設または枠体３の上面に接着することによって形成される。
【００３０】
なお、線路導体４の露出する表面には、Ｎｉや金（Ａｕ）等の耐食性に優れる金属を１〜20μｍ程度の厚さで被着させておくのが良く、線路導体４の酸化腐食を有効に防止し得る。したがって、線路導体４の露出表面には、例えば、厚さ１〜10μｍ程度のＮｉメッキ層と厚さ0.1〜３μｍ程度のＡｕメッキ層とが電解メッキ法や無電解メッキ法により順次被着されているのがより好ましい。
【００３１】
枠体３は接合材を介して凸部５の上面に接合される。接合材がろう材等の金属から成る場合、枠体３の下面の凸部５との接合部に接合用導体６が形成される。接合用導体６は、線路導体４と同様の過程を経て形成される。また、接合材がエポキシ等の樹脂から成る場合、接合用導体６はなくても良い。
【００３２】
また、枠体３は、平面視で内周面が載置部２ａに近接して載置部２ａを取り囲んでおり、平面視で内周面と半導体素子７の外周部との距離は0.1ｍｍ乃至0.5ｍｍであるのがよい。これにより、半導体素子７と線路導体４の枠体３の内周側の端部とを電気的に接続するボンディングワイヤ９の長さを短くすることができ、ボンディングワイヤ９によるインダクタンス成分が大きくなるのを有効に防止することができる。
【００３３】
また、半導体素子７は、１ＧＨｚ以上の高周波信号が200ワット以上の高出力で入出力されるものであり、例えば、シリコン（Ｓｉ）系、シリコンカーバイド（ＳｉＣ）系、シリコンゲルマニウム（ＳｉＧｅ）系、ガリウム砒素（ＧａＡｓ）系、窒化ガリウム（ＧａＮ）系、インジウムリン（ＩｎＰ）系、ダイアモンド（Ｃ）系等の化合物半導体からなる。
【００３４】
基体２に形成された凸部５の上面と枠体３の下面とを接合することで、線路導体４は、直下に枠体３を形成する誘電体と凸部５の高さを有する空気層とを介して基体２と対向されることになり、線路導体４と基体２間の静電容量を小さくすることができ、従来のパッケージと厚みを同じに維持しながら従来のパッケージと特性インピーダンスを同じにする場合、従来のパッケージよりも線路導体４の幅を広くすることができる。これにより、従来のパッケージと同厚みで所望の特性インピーダンスを確保し、かつ、より高出力に対応可能なパッケージ１を提供できる。
【００３５】
好ましくは、線路導体４の下方において、枠体３の下面と基体２の上面との間が空気層とされているのがよい。これにより、線路導体４の直下の実効比誘電率を小さくして高周波伝送特性をきわめて優れたものとすることができる。
【００３６】
また、従来のパッケージと同じ線路導体４の幅で所望の特性インピーダンスを確保する場合、空気層を介して接地することで線路導体４と基体２間の静電容量が小さくなるが、その静電容量の減少分を補えば良い。即ち、誘電体の厚みを薄くし、且つ、凸部５の高さを小さくすることができる。これにより、線路導体４と基体２間の厚みを薄くしても同一線路導体幅で所望の特性インピーダンスを確保でき、従来のパッケージより低背化することができる。
【００３７】
また、凸部５と枠体３の下面とを接合することにより、接合面積が小さくなり、線膨張係数の大きい、例えば、Ｃｕ（19.8×10−６／℃）やＡｌ（23.1×10−６／℃）から成る基体２と線膨張係数の小さい、例えば、セラミックス（５×10−６／℃〜10×10−６／℃程度）から成る枠体３を接合しても、クラック等の発生がなく、作動の信頼性が高く、また、放熱性の高いパッケージ１を比較的に低コストで提供することができる。
【００３８】
また、好ましくは、凸部５の高さを0.1ｍｍ乃至0.5ｍｍで形成することが望ましい。凸部５の高さが0.1ｍｍ未満の場合、枠体３の裏面と接地部分の間の空気層に発生する静電容量を小さくしにくく、線路導体４の幅を小さくすることが困難となる。また、凸部５の高さが0.5ｍｍを超える場合、線路導体４と接地部分との距離があるために、線路導体４の接地性が悪くなり高周波信号の伝送特性が劣化しやすくなる。よって、凸部５の高さを0.1ｍｍ乃至0.5ｍｍで形成することで、伝送特性が良く、かつ従来のパッケージより低背化したパッケージ１を提供できる。
【００３９】
また、好ましくは、基体２と枠体３の線膨張係数の差が25×10−６／℃以下であることが望ましい。基体２と枠体３の線膨張係数の差が25×10−６／℃を超える場合は、枠体３にかかる応力が非常に大きくなるために、基体２と枠体３との接合部に応力緩衝材等を用いる必要があり、工程が煩雑になる。
【００４０】
また、図３および図４に、本発明のパッケージ１の実施の形態の他の例を示す。図３はパッケージ１の平面図、図４は図３のパッケージ１のＹ−Ｙ’線における断面図である。但し、図３では、蓋体８を省略している。
【００４１】
半導体素子７と線路導体４とを電気的に接続するためにボンディングワイヤ９を用いている。そのボンディングワイヤ９は電気的にはインダクタンス成分を持つことになり、ボンディングワイヤ９の長さはできる限り短い方が望ましい。つまり、半導体素子７と線路導体４との距離が短くなるように、載置部２ａを突起状に形成し、半導体素子７のボンディングワイヤパッド（図示せず）と線路導体４とを同一平面上に載置しても良い。
【００４２】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージ１と、載置部２ａに載置されるとともに電極が線路導体４に電気的に接続された半導体素子７と、枠体３の上面に線路導体４の一部を間に挟んで接合された誘電体から成る蓋体８とを具備している。これにより、本発明の半導体素子収納用パッケージ１の特徴を有する、高周波伝送特性に優れるとともにクラックの発生を有効に抑制可能な、小型の半導体装置となる。
【００４３】
なお、半導体素子７は、蓋体８を使用せずに、エポキシ、ポリイミド等の樹脂で覆われることにより封止されても良い。このとき、封止樹脂は線路導体４の下側の枠体３と基体２との間に入り込まないようにするのがよい。これにより、封止樹脂によって線路導体４の直下の実効比誘電率が大きくなるのを有効に防止できる。
【実施例１】
【００４４】
本発明のパッケージ１について以下に実施例を示す。まず、基体２としてＣｕから成る金属を用いた。基体２の外形は幅８ｍｍ×奥行き８ｍｍ×厚み１ｍｍで、基体２の上面の各角部に幅0.3ｍｍ×奥行き0.3ｍｍ×高さ0.15ｍｍの凸部５を基体２と一体に形成した。
【００４５】
次に、枠体３として比誘電率が8.7のセラミックスを用いた。枠体３の外形は幅８ｍｍ×奥行き８ｍｍ×厚み0.1ｍｍとし、幅４ｍｍ×奥行き４ｍｍの貫通孔を設けることで枠状に形成した。枠体３の上面および下面にはＭｏ−Ｍｎ粉末のメタライズから成る線路導体４および接合用導体６を形成し、それらの表面には厚さ３μｍのＮｉメッキ層を被着した。
【００４６】
さらに、基体２と枠体３をろう付けし、しかる後、ＮｉメッキとＡｕメッキを施し、さらに幅６ｍｍ×奥行き６ｍｍ×高さ１ｍｍおよび厚さ0.6ｍｍの下面に凹部を有する蓋体８を枠体３の上面部に載置し、本発明のパッケージ１を構成した。
【００４７】
一方、比較例として、枠体の厚みを0.5ｍｍにし、基体２の凸部５を無くしたこと以外は本発明のパッケージ１と同一条件のものを構成した。
【００４８】
そして、これらの構成について、線路導体４の特性インピーダンスが50Ωとなるための線路導体４の幅を電磁界シミュレータで求めた。本発明のパッケージ１についての線路導体４の幅は0.833ｍｍであったのに対し、比較例は0.541ｍｍであり、本発明のパッケージ１の線路導体４の幅が比較例に対し、約1.54倍広くなる結果を得た。
【００４９】
また、線路導体４の蓋体８の直下部分の幅についても同様の検討を行ったところ、本発明のパッケージ１については、0.456ｍｍであったのに対し、比較例は0.36ｍｍとなり、本発明のパッケージ１の蓋体８の直下部分の線路導体４の幅が比較例に対し、約1.27倍広くなる結果を得た。
【００５０】
また、本発明のパッケージ１の基体２の厚みを除いた厚みは0.25ｍｍであるのに対し、比較例では0.5ｍｍであることから、本発明のパッケージ１の方が、比較例より低背化になり、かつ、線路導体４の幅が広くなっていることから、より高出力に対応して伝送特性に優れ、かつ、より低背化されたパッケージ１であることが分かった。
【００５１】
また、本発明のパッケージ１と比較例に対し、赤色の染料を溶剤に溶解した溶液にサンプルを浸した後、サンプルを断面観察して染料のサンプル内への染み込みを調べることによりクラックの有無を評価する方法であるレッドチェックにより評価したところ、本発明の枠体３にはクラック等が発生していないことも確認した。一方、比較例としてのサンプルを同様の方法でレッドチェックにより評価したところ、枠体３にクラックが発生したものが約７％存在しており、本発明のパッケージ１が優れていることが分かった。
【００５２】
なお、本発明は以上の実施の形態の例および実施例に限定されず、本発明の要旨を逸脱しない範囲内であれば種々の変更を行なうことは何等支障ない。
【図面の簡単な説明】
【００５３】
【図１】本発明の半導体素子収納用パッケージの実施の形態の一例を示す平面図である。
【図２】図１の半導体素子収納用パッケージのＸ−Ｘ’線における断面図である。
【図３】本発明の半導体素子収納用パッケージの実施の形態の他の例を示す平面図である。
【図４】図３の半導体素子収納用パッケージのＹ−Ｙ’線における断面図である。
【図５】従来の半導体素子収納用パッケージの平面図である。
【図６】図５の半導体素子収納用パッケージのＺ−Ｚ’線における断面図である。
【図７】従来の半導体素子収納用パッケージの平面図である。
【図８】図７の半導体素子収納用パッケージのＡ−Ａ’線における断面図である。
【符号の説明】
【００５４】
１：半導体素子収納用パッケージ
２：基体
２ａ：載置部
３：枠体
４：線路導体
５：凸部
７：半導体素子
８：蓋体
【図１】
2005285872.tif 000003
【図２】
2005285872.tif 000004
【図３】
2005285872.tif 000005
【図４】
2005285872.tif 000006
【図５】
2005285872.tif 000007
【図６】
2005285872.tif 000008
【図７】
2005285872.tif 000009
【図８】
2005285872.tif 000010