(57)【要約】【課題】広帯域のデジタル信号を振幅制限する際、信号の立ち上がり時や立ち下がり時に発生するリンギングを抑制できるようにする。【解決手段】制御回路１２’においてトランジスタＭＮ５と並行にトランジスタＭＮ７を接続するとともに、トランジスタＭＮ６と並行にトランジスタＭＮ８を接続し、入力信号の立ち上がり時および立ち下がり時において、トランジスタＭＮ５（ＭＮ６）のゲート−ソース間に流れる高周波信号を、トランジスタＭＮ７（ＭＮ８）のゲート−ソース間に流れる高周波信号で打ち消すことにより、リンギング発生を抑制する。【選択図】  図１
2005269082.tif 000002
【特許請求の範囲】
【請求項１】
所定の負荷抵抗を介して第１および第２の接続ノードから電流をそれぞれ供給する負荷回路と、
所定の電流を第３の接続ノードから引き込む電流源回路と、
第１および第２の入力端子から入力された互いに逆位相の入力信号に基づいて、前記第１および第２の接続ノードから供給された電流を制御することにより、入力信号の振幅を制限した出力信号を、前記第２の接続ノードに接続された第１の出力端子と前記第１の接続ノードに接続された第２の出力端子とから出力する制御回路とを備え、
前記制御回路は、
ゲートが前記第１の入力端子に接続されるとともに、出力側が前記第１の接続ノードと前記第３の接続ノードとの間に接続された第１のＦＥＴと、
ゲートが前記第２の入力端子に接続されるとともに、出力側が前記第２の接続ノードと前記第３の接続ノードとの間に接続されて、前記第１のＦＥＴとは同極性で動作する第２のＦＥＴと、
ゲートが前記第２の入力端子に接続されるとともに、出力側が前記第１の接続ノードと前記第３の接続ノードとの間に接続されて、前記第１のＦＥＴとは逆極性で動作する第３のＦＥＴと、
ゲートが前記第１の入力端子に接続されるとともに、出力側が前記第２の接続ノードと前記第３の接続ノードとの間に接続されて、前記第２のＦＥＴとは逆極性で動作する第４のＦＥＴとを有することを特徴とする振幅制限回路。
【請求項２】
所定の負荷抵抗を介して第１および第２の接続ノードから電流をそれぞれ供給する負荷回路と、
所定の電流を第３の接続ノードから引き込む電流源回路と、
第１および第２の入力端子から入力された互いに逆位相の入力信号に基づいて、前記第１および第２の接続ノードから供給された電流を制御することにより、入力信号の振幅を制限した出力信号を、前記第２の接続ノードに接続された第１の出力端子と前記第１の接続ノードに接続された第２の出力端子とから出力する制御回路とを備え、
前記制御回路は、
ゲートが前記第１の入力端子に接続されるとともに、出力側が前記第１の接続ノードと前記第３の接続ノードとの間に接続された第１のＦＥＴと、
ゲートが前記第２の入力端子に接続されるとともに、出力側が前記第２の接続ノードと前記第３の接続ノードとの間に接続されて、前記第１のＦＥＴとは同極性で動作する第２のＦＥＴと、
前記第１の接続ノードと前記第３の接続ノードとの間に接続されて、前記第１のＦＥＴでゲートから出力側へ現れる高周波成分を抑制する第１の抑制手段と、
前記第２の接続ノードと前記第３の接続ノードとの間に接続されて、前記第２のＦＥＴでゲートから出力側へ現れる高周波成分を抑制する第２の抑制手段とを有することを特徴とする振幅制限回路。
【請求項３】
請求項２に記載の振幅制限回路において、
前記第１の抑制手段は、前記第１のＦＥＴで現れる高周波成分とは逆極性の高周波成分が出力側に現れる第３のＦＥＴからなり、
前記第２の抑制手段は、前記第２のＦＥＴで現れる高周波成分とは逆極性の高周波成分が出力側に現れる第４のＦＥＴからなることを特徴とする振幅制限回路。
【請求項４】
所定の拡散符号を用いて所望信号をスペクトラム拡散処理して得られた拡散信号と、所定の拡散符号とをアナログ乗算器で乗算することにより両者の相関値を算出し、その相関値に基づき前記所望信号を復調する逆拡散復調器において、
前記相関値を算出するのに用いる前記拡散符号を入力とし、その拡散符号の信号振幅を制限した後、前記アナログ乗算器へ出力する振幅制限回路を備え、
前記振幅制限回路は、請求項１〜３のいずれかに記載の振幅制限回路からなることを特徴とする逆拡散復調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理技術に関し、特に入力された信号の振幅を制限して出力する振幅制限回路、および振幅制限回路を用いた逆拡散復調器に関する。
【背景技術】
【０００２】
従来、入力された信号の振幅を制限して出力する振幅制限回路は、図９のような回路構成となっていた。
この振幅制限回路は、トランジスタ（ＰＭＯＳＦＥＴ）ＭＮ１，ＭＮ２および帰還抵抗Ｒ１，Ｒ２からなる負荷回路１１と、トランジスタ（ＮＭＯＳＦＥＴ）ＭＮ３，ＭＮ４およびバイアス抵抗Ｒ３からなる電流源回路１３と、トランジスタ（ＮＭＯＳＦＥＴ）ＭＮ５，ＭＮ６からなる制御回路１２とから構成されており、負荷回路１１と電流源回路１３との間に制御回路１２が設けられている。
【０００３】
入力端子Ｑ，ＱＮに逆位相で入力された入力信号は、それぞれトランジスタＭＮ５，ＭＮ６のゲートに入力され、その変化がトランジスタＭＮ５，ＭＮ６のドレイン−ソース間電圧の変化となって現れる。これにより、トランジスタＭＮ５のドレインすなわち出力端子Ｑ＿Ｌｉｍの電位と、トランジスタＭＮ６のドレインすなわち出力端子ＱＮ＿Ｌｉｍ電位とが変化する。
この際、これら出力端子の下限電位は、電流源回路１３のトランジスタＭＮ３のドレイン電位で決まり、これはトランジスタＭＮ３のチャネルサイズに依存する。また出力端子の上限電位は、負荷回路１１の帰還抵抗Ｒ１，Ｒ２の抵抗値で決定される。したがって、出力端子Ｑ＿Ｌｉｍ−ＱＮ＿Ｌｉｍ間の電圧は、上記の上限電位および下限電位の間に制限されて出力される。
【０００４】
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
【非特許文献１】Behzad Razavi, "Design of Analog CMOS Integrated Circuits", ISBNO-07-238032-2, p124
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような従来の振幅制限回路を用いて、図１０のように、電源ＶＤＤから電源ＶＳＳまで変化するＣＭＯＳレベルの入力信号を振幅制限した場合、その出力信号の立ち上がり時および立ち下がり時に、入力信号の高調波成分がリンギングとして現れるという問題点があった。
これは、主に制御回路１２のトランジスタＭＮ５，ＭＮ６のゲート−ドレイン間の寄生容量が原因であるが、この寄生容量を完全に排除することは難しく、振幅制限した出力信号の振幅が小さいほど、この寄生容量を介して出力信号に現れる高周波成分が相対的に大きくなるため、振幅制限の幅が小さいほどこのリンギングは顕著となる。
【０００６】
通常、アナログ演算を行う場合には、アナログ演算に用いる入力信号レベルを、振幅制限回路により適切なゲインが得られるレベルに調整する必要がある。例えば、無線通信受信機において、受信した拡散信号を拡散符号で逆拡散して元の信号を復調する場合、アナログの拡散信号とデジタルの拡散符号とをアナログ乗算して相関値を求める必要がある。
ここで、従来の振幅制限回路で拡散符号の振幅を制限して相関値演算をした場合、図１１に示すように、そのリンギングに起因して相関値出力信号にもリンギング成分が発生する。このため、所望の相関値ピークとのＳ／Ｎ比が低下してしまい、結果として復調性能が劣化するという問題点がある。
【０００７】
この際、アナログ演算に用いる信号が狭帯域でシングルレートの信号であれば、振幅制限回路の後段に簡易なローパスフィルタを設けることで上述したようなリンギングを抑えることができる。
しかし、アナログ演算に用いる信号が、上記の拡散信号のように広帯域でマルチレートの信号の場合、信号帯域内の通過特性がフラットでかつ急峻な遮断特性の広帯域なローパスフィルタが必要になる。
【０００８】
したがって、このようなフィルタを用いる場合には、フィルタの次数が大きくなり設計が複雑になる、面積、実装コストが大きくなる、信号ロスが発生するなど、多くの問題が生ずる。特に広帯域のデジタル信号を振幅制限してアナログ演算に用いる場合には、一般的な振幅制限回路では問題があった。
本発明はこのような課題を解決するためのものであり、広帯域のデジタル信号を振幅制限する際、信号の立ち上がり時や立ち下がり時に発生するリンギングを抑制できる振幅制限回路、およびこの振幅制限回路を用いた逆拡散復調器を提供することを目的としている。
【課題を解決するための手段】
【０００９】
このような目的を達成するために、本発明にかかる振幅制限回路は、所定の負荷抵抗を介して第１および第２の接続ノードから電流をそれぞれ供給する負荷回路と、所定の電流を第３の接続ノードから引き込む電流源回路と、第１および第２の入力端子から入力された互いに逆位相の入力信号に基づいて、第１および第２の接続ノードから供給された電流を制御することにより、入力信号の振幅を制限した出力信号を、第２の接続ノードに接続された第１の出力端子と第１の接続ノードに接続された第２の出力端子とから出力する制御回路とを備え、制御回路に、ゲートが第１の入力端子に接続されるとともに、出力側が第１の接続ノードと第３の接続ノードとの間に接続された第１のＦＥＴと、ゲートが第２の入力端子に接続されるとともに、出力側が第２の接続ノードと第３の接続ノードとの間に接続されて、第１のＦＥＴとは同極性で動作する第２のＦＥＴと、ゲートが第２の入力端子に接続されるとともに、出力側が第１の接続ノードと第３の接続ノードとの間に接続されて、第１のＦＥＴとは逆極性で動作する第３のＦＥＴと、ゲートが第１の入力端子に接続されるとともに、出力側が第２の接続ノードと第３の接続ノードとの間に接続されて、第２のＦＥＴとは逆極性で動作する第４のＦＥＴとを設けたものである。
【００１０】
また、本発明にかかる他の振幅制限回路は、所定の負荷抵抗を介して第１および第２の接続ノードから電流をそれぞれ供給する負荷回路と、所定の電流を第３の接続ノードから引き込む電流源回路と、第１および第２の入力端子から入力された互いに逆位相の入力信号に基づいて、第１および第２の接続ノードから供給された電流を制御することにより、入力信号の振幅を制限した出力信号を、第２の接続ノードに接続された第１の出力端子と第１の接続ノードに接続された第２の出力端子とから出力する制御回路とを備え、制御回路に、ゲートが第１の入力端子に接続されるとともに、出力側が第１の接続ノードと第３の接続ノードとの間に接続された第１のＦＥＴと、ゲートが第２の入力端子に接続されるとともに、出力側が第２の接続ノードと第３の接続ノードとの間に接続されて、第１のＦＥＴとは同極性で動作する第２のＦＥＴと、第１の接続ノードと第３の接続ノードとの間に接続されて、第１のＦＥＴでゲートから出力側へ現れる高周波成分を抑制する第１の抑制手段と、第２の接続ノードと第３の接続ノードとの間に接続されて、第２のＦＥＴでゲートから出力側へ現れる高周波成分を抑制する第２の抑制手段とを設けたものである。
【００１１】
この際、第１の抑制手段として、第１のＦＥＴで現れる高周波成分とは逆極性の高周波成分が出力側に現れる第３のＦＥＴを設け、第２の抑制手段として、第２のＦＥＴで現れる高周波成分とは逆極性の高周波成分が出力側に現れる第４のＦＥＴを設けてもよい。
【００１２】
また、本発明にかかる逆拡散復号器は、所定の拡散符号を用いて所望信号をスペクトラム拡散処理して得られた拡散信号と、所定の拡散符号とをアナログ乗算器で乗算することにより両者の相関値を算出し、その相関値に基づき所望信号を復調する逆拡散復調器において、相関値を算出するのに用いる拡散符号を入力とし、その拡散符号の信号振幅を制限した後、アナログ乗算器へ出力する振幅制限回路を備え、振幅制限回路として、請求項１〜３のいずれかに記載の振幅制限回路を用いたものである。
【発明の効果】
【００１３】
本発明によれば、入力信号の立ち上がり時および立ち下がり時において、第１のＦＥＴ（第２のＦＥＴ）のゲート−ドレイン間に流れる高周波信号が、第３のＦＥＴ（第４のＦＥＴ）のゲート−ソース間に流れる高周波信号で打ち消され、出力信号でのリンギング発生が抑制される。
したがって、振幅制限回路の後段にローパスフィルタを設けてリンギングを除去する必要がなくなり、回路構成を大幅に削減できる。
【００１４】
振幅制限回路の後段にローパスフィルタを設けてリンギングを除去する場合、特に、拡散信号のように広帯域でマルチレートの信号を振幅制限する場合には、信号帯域内の通過特性がフラットでかつ急峻な遮断特性の広帯域なローパスフィルタが必要となり、フィルタの次数が大きくなり設計が複雑になる、面積、実装コストが大きくなる、信号ロスが発生するなど、多くの問題点が生ずる。
本実施の形態にかかる振幅制限回路によれば、このようなローパスフィルタが不要となるため、上記した多くの問題点を一挙にかつ根本的に解決できる。
【発明を実施するための最良の形態】
【００１５】
次に、本発明の実施の形態について図面を参照して説明する。
［振幅制限回路］
まず、図１を参照して、本発明の第１の実施の形態にかかる振幅制限回路について説明する。図１は本発明の第１の実施の形態にかかる振幅制限回路の構成を示すブロック図であり、前述した図９と同じまたは同等部分には同一符号を付してある。
この振幅制限回路８は、負荷回路１１、制御回路１２’、および電流源回路１３から構成されており、負荷回路１１と電流源回路１３との間に制御回路１２’が設けられている。
【００１６】
負荷回路１１は、トランジスタ（ＰＭＯＳＦＥＴ）ＭＮ１，ＭＮ２および帰還抵抗Ｒ１，Ｒ２からなり、接続ノード１０Ａに接続された電源ＶＤＤを、トランジスタＭＮ１，ＭＮ２で形成される所定の負荷抵抗を介して接続ノード１０Ｂ，１０Ｃからそれぞれ電流供給する回路である。
電流源回路１３は、トランジスタ（ＮＭＯＳＦＥＴ）ＭＮ３，ＭＮ４および抵抗Ｒ３からなり、バイアス抵抗Ｒ３で決定される所定の電流を接続ノード１０Ｄから引き込んで、接続ノード１０Ｅに接続された電源ＶＳＳへ流す回路である。
【００１７】
制御回路１２’は、トランジスタ（ＮＭＯＳＦＥＴ）ＭＮ５，ＭＮ６、およびトランジスタ（ＰＭＯＳＦＥＴ）ＭＮ７，ＭＮ８からなり、負荷回路１１と電流源回路１３との間に接続されて、入力端子Ｑ，ＱＮから入力された互いに逆位相のノーマルモード信号からなる入力信号に基づき、接続ノード１０Ｂ，１０Ｃを介して負荷回路１１から供給された電流を制御することにより、入力信号の振幅を制限した出力信号を出力端子Ｑ＿Ｌｉｍ，ＱＮ＿Ｌｉｍから出力する回路である。
【００１８】
なお、トランジスタＭＮ５は、第１のＦＥＴに相当し、トランジスタＭＮ６は、第２のＭＯＳＦＥＴに相当する。また、トランジスタＭＮ７は、第３のＭＯＳＦＥＴおよび第１の抑制手段に相当し、トランジスタＭＮ８は、第４のＭＯＳＦＥＴおよび第２の抑制手段に相当する。
【００１９】
本実施の形態にかかる振幅制限回路８は、前述した振幅制限回路（図９参照）と比較して、制御回路１２’においてトランジスタＭＮ５と並行にトランジスタＭＮ７が接続されているとともに、トランジスタＭＮ６と並行にトランジスタＭＮ８が接続されている点が異なる。他の部分は、図９の回路とほぼ同様の構成となっている。
これにより、入力信号の立ち上がり時および立ち下がり時において、トランジスタＭＮ５（ＭＮ６）のゲート−ドレイン間に流れる高周波信号を、トランジスタＭＮ７（ＭＮ８）のゲート−ソース間に流れる高周波信号で打ち消すことにより、リンギング発生を抑制するものである。
【００２０】
［振幅制限回路の詳細］
本実施の形態にかかる振幅制限回路８を構成する各回路素子の接続関係について詳細に説明する。
負荷回路１１において、トランジスタＭＮ１のソース端子（以下、ソースという）は、トランジスタＭＮ２のソースとともに接続ノード１０Ａに接続されている。またトランジスタＭＮ１のゲート端子（以下、ゲートという）は、トランジスタＭＮ２のゲートと接続されており、帰還抵抗Ｒ１を介してトランジスタＭＮ１のドレイン端子（以下、ドレインという）に接続されるとともに、帰還抵抗Ｒ２を介してトランジスタＭＮ２のドレインにも接続されている。そして、トランジスタＭＮ１のドレインが接続ノード１０Ｂに接続され、トランジスタＭＮ２のドレインが接続ノード１０Ｃに接続されている。
【００２１】
電流源回路１３において、トランジスタＭＮ３のゲートは、トランジスタＭＮ４のゲートおよびドレインに接続され、さらにバイアス抵抗Ｒ３を介して電源ＶＤＤに接続されている。また、トランジスタＭＮ３のソースは、トランジスタＭＮ４のソースとともに、電源ＶＳＳに接続されている。
【００２２】
制御回路１２’において、入力端子ＱはトランジスタＭＮ５，ＭＮ８のゲートにそれぞれ接続されていおり、入力端子ＱＮはトランジスタＭＮ６，ＭＮ７のゲートにそれぞれ接続されている。
トランジスタＭＮ５のドレインは、トランジスタＭＮ７のソース、接続ノード１０Ｂ、および出力端子ＱＮ＿Ｌｉｍに接続されており、トランジスタＭＮ６のドレインは、トランジスタＭＮ８のソース、接続ノード１０Ｃ、および出力端子Ｑ＿Ｌｉｍに接続されている。また、トランジスタＭＮ５のソースは、トランジスタＭＮ７のドレイン、トランジスタＭＮ６のソース、トランジスタＭＮ８のドレイン、および接続ノード１０Ｄに接続されている。
【００２３】
［振幅制限回路の動作］
次に、図２を参照して、本実施の形態にかかる振幅制限回路の動作について説明する。図２は本実施の形態にかかる振幅制限回路の動作を示す信号波形図である。
制御回路１２’において、入力端子Ｑ，ＱＮに接続されたトランジスタＭＮ５，ＭＮ６のドレイン−ソース間には、それぞれのトランジスタとチャネルが逆極性の高周波成分抑制用のトランジスタＭＮ７，ＭＮ８が接続されており、トランジスタＭＮ５，ＭＮ６のゲートに入る信号とは逆相の信号がトランジスタＭＮ７，ＭＮ８のゲートにそれぞれ入力されている。
【００２４】
ここでいう逆極性とは、Ｎ型のトランジスタに関してはＰ型のトランジスタ、Ｐ型のトランジスタに関してはＮ型のトランジスタという意味であり、これらトランジスタについては同一入力信号に対する動作も逆極性となる。一方、同極性とは同じチャネル型のトランジスタを意味し、入力信号に対する動作も同極性となる。
なお、図２では省略されているが、入力端子ＱＮおよび出力端子ＱＮ＿Ｌｉｍの信号波形については、入力端子Ｑおよび出力端子Ｑ＿Ｌｉｍの信号波形の逆位相の波形となる。
【００２５】
従来の構成例（図９参照）では、トランジスタＭＮ５，ＭＮ６のゲート−ドレイン間の寄生容量を介して入力信号の高周波成分がドレイン側（出力側）に抜けていたために、その出力信号は図１０のようなリンギングのある信号波形となる。
【００２６】
これに対して本実施の形態では、トランジスタＭＮ７（ＭＮ８）のゲート−ソース間の寄生容量を積極的に利用している。
すなわち、トランジスタＭＮ７（ＭＮ８）は、トランジスタＭＮ５（ＭＮ６）と逆極性であり、かつ逆相の入力信号で動作する。したがって、トランジスタＭＮ７（ＭＮ８）の寄生容量を介して入力信号の高周波成分が、トランジスタＭＮ５（ＭＮ６）での高周波成分と同タイミングに逆位相でドレイン側（出力側）に抜けることになる。
これにより、トランジスタＭＮ５（ＭＮ６）の寄生容量に起因して発生する高周波成分が、トランジスタＭＮ７（ＭＮ８）の寄生容量に起因して発生する高周波成分でキャンセルされ、結果としてリンギング発生が抑制された出力信号が得られる。
【００２７】
このように、入力信号Ｑ，ＱＮがゲートに入力されるトランジスタＭＮ５，ＭＮ６の出力側すなわちソース−ドレイン間に、高周波成分抑制用の回路部を接続し、トランジスタＭＮ５，ＭＮ６の寄生容量に起因してその出力側に生ずる入力信号の高周波成分を抑制するようにしたので、広帯域のデジタル信号を振幅制限する際、信号の立ち上がり時や立ち下がり時に発生するリンギングを抑制できる。
したがって、振幅制限回路の後段にローパスフィルタを設けてリンギングを除去する必要がなくなり、回路構成を大幅に削減できる。
【００２８】
振幅制限回路の後段にローパスフィルタを設けてリンギングを除去する構成では、特に、拡散信号のように広帯域でマルチレートの信号を振幅制限する場合、信号帯域内の通過特性がフラットでかつ急峻な遮断特性の広帯域なローパスフィルタが必要となり、フィルタの次数が大きくなり設計が複雑になる、面積、実装コストが大きくなる、信号ロスが発生するなど、多くの問題点が生ずる。
本実施の形態にかかる振幅制限回路によれば、このようなローパスフィルタが不要となるため、上記した多くの問題点を一挙にかつ根本的に解決できる。
【００２９】
また、高周波成分抑制用の回路部として、トランジスタＭＮ５（ＭＮ６）とは逆極性のトランジスタＭＮ７（ＭＮ８）を用いるとともに、トランジスタＭＮ５（ＭＮ６）のゲートに入力される入力信号Ｑ（ＱＮ）とは逆位相の入力信号ＱＮ（Ｑ）をトランジスタＭＮ７（ＭＮ８）のゲートへ入力するようにしたので、極めて簡素な回路構成で信号の立ち上がり時や立ち下がり時に発生するリンギングを抑制できる。
【００３０】
この際、トランジスタＭＮ５（ＭＮ６）とトランジスタＭＮ７（ＭＮ８）とは、それぞれ同じチャネルサイズのトランジスタを用いてもよく、これにより両者の寄生容量の差がより小さくなり、高周波成分を精度よく打ち消すことができる。また、両者が熱的に結合されていればさらに効果的である。
また、トランジスタＭＮ５，ＭＮ７とトランジスタＭＮ６，ＭＮ８とがそれぞれ並列接続されているため、入力回路１２’のＯＮ抵抗が１／２となって電流駆動能力が従来の２倍に増え、振幅制限回路全体として動作特性が良好となる。
【００３１】
なお、以上では、トランジスタＭＮ５，ＭＮ６がＮＭＯＳＦＥＴからなり、トランジスタＭＮ７，ＭＮ８がＰＭＯＳＦＥＴからなる場合を例として説明したが、これらトランジスタのＰ，Ｎチャネルの極性については、上記例に限定されるものではない。例えば、トランジスタＭＮ７については、トランジスタＭＮ５から発生する高周波成分を打ち消す高周波成分を発生すればよく、トランジスタＭＮ５とトランジスタＭＮ７とは、チャネルの極性が逆の関係であり互いに逆極性で動作すればよい。このことはトランジスタＭＮ６とトランジスタＭＮ８との関係についても同様にして適用される。
【００３２】
また、負荷回路１１および電流源回路１３については、図１の回路例に限定されるものではなく、他の公知の回路でもよい。例えば負荷回路１１については、接続ノード１０Ａと接続ノード１０Ｂ，１０Ｃとの間にそれぞれ接続された抵抗から構成してもよい。
【００３３】
［逆拡散復調器］
次に、図３を参照して、本発明の第２の実施の形態について説明する。図３は、本発明の第２の実施の形態にかかる逆拡散復調器の構成を示す回路図である。
この逆拡散復調器１０は、スペクトル拡散方式の無線通信受信器において、受信した拡散信号を所定の拡散符号を用いて非同期で逆拡散し、元の信号を復調する回路部として用いられるものである。特に、アナログ乗算器を用いて拡散信号と拡散符号の相関値を求める際、その拡散符号の振幅制限を行う回路として前述した第１の実施の形態にかかる振幅制限回路８が適用されている。
【００３４】
［逆拡散復調器の詳細］
次に、図３を参照して、本実施の形態にかかる逆拡散復調器１０を構成する各回路部の接続関係について詳細に説明する。
この逆拡散復調器１０は、サンプルホールド回路（以下、Ｓ／Ｈ回路という）１ａ〜１ｇ、サンプルホールド制御回路（以下、Ｓ／Ｈ制御回路という）２、フリップフロップ回路（以下、ＦＦ回路という）３ａ〜３ｆ、拡散符号発生回路４、乗算器５、加算器６、およびピーク検出器７から構成されている。
【００３５】
Ｓ／Ｈ回路１ａ〜１ｇは、拡散信号をサンプルホールドする。Ｓ／Ｈ制御回路２は、拡散信号の拡散に用いたクロックとほぼ同じ周波数のクロックｆ１を入力してＮ（本実施の形態ではＮ＝７）分周し、Ｓ／Ｈ回路１ａ〜１ｇを制御する信号を発生する。ＦＦ回路３ａ〜３ｆは、Ｓ／Ｈ制御回路２からの出力信号をクロックｆ１でシフトするシフトレジスタを構成する。拡散符号発生回路４は、クロックｆ２に基づきスペクトラム拡散時に用いたものと同じ拡散符号を発生する。
【００３６】
振幅制限回路８ａ〜８ｇは、拡散符号発生回路４から出力される拡散符号の振幅を振幅制限することにより、乗算器５ａ〜５ｇでのアナログ乗算に用いる適切な入力信号レベルに調整する。乗算器５ａ〜５ｇは、Ｓ／Ｈ回路１ａ〜１ｇから出力される信号と振幅制限回路８ａ〜８ｇから出力される振幅制限後の拡散符号とを各々乗算する。加算器６は乗算器５ａ〜５ｇの出力信号を加算する。ピーク検出器７は、加算器６の出力信号からピーク値を検出する。
【００３７】
拡散信号は、Ｓ／Ｈ回路１ａ〜１ｇによりサンプルホールドされて乗算器５ａ〜５ｇの一方の入力端子に入力される。このとき、乗算器５ａ〜５ｇには、Ｓ／Ｈ制御回路２およびＦＦ回路３ａ〜３ｆによって受信された新たな信号が、これら乗算器の数と同じクロック数間隔で、Ｓ／Ｈ回路１ａ〜１ｇで更新されて保持される。
一方、拡散符号発生回路４からはクロックｆ２に基づき拡散符号が生成され、振幅制限回路８ａ〜８ｇで振幅制限された後、各乗算器５ａ〜５ｇの他方の入力端子へ入力される。乗算器５ａ〜５ｇでは、Ｓ／Ｈ回路１ａ〜１ｇからの信号と振幅制限回路８ａ〜８ｇで振幅制限された拡散符号発生回路４からの拡散符号とが、それぞれチップごとに乗算され、これら乗算結果が加算器６で加算され出力信号として出力される。
【００３８】
これにより、拡散信号のクロックｆ１の周波数、拡散符号のクロックｆ２の周波数、および拡散符号長で決定される周期で、出力信号にピーク値が発生し、この出力信号は、拡散信号と拡散符号とが同期した際に高い値を示し、同期が取れていない場合にはほぼゼロを示すものとなる。
したがって、このピーク値に応じて、拡散符号発生回路４で発生させる拡散符号のタイミングを拡散信号に対して前後に調整することにより、拡散信号と拡散符号とが同期して、拡散符号長ごとに連続してピーク値を得ることができる。
【００３９】
この逆拡散復調器１０では、前述したように、受信したアナログの拡散信号とローカルの拡散符号を用いて相関値演算を行っている。この場合、相関値演算を行う乗算器回路はアナログタイプの乗算器となるため、乗算器に入力する拡散符号の振幅レベルを最適な振幅値に調整する必要がある。
ここで、従来の一般的な振幅制限回路（図９参照）を用いた場合、振幅制限前の高周波信号成分がリンギングとなって振幅制限後の信号に現れてしまう。したがって、拡散するチップレートによるが、拡散符号は通常数ＭＨｚにわたる広帯域な周波数成分を持っているため、簡易なフィルタなどでこのリンギング成分を取り除くことは難しい。
【００４０】
従来の振幅制限回路を用いた場合、逆拡散復調器１０で得られる相関値出力結果は図１１のようになる。送信側と受信側で相関がとれた時のみにピーク信号が得られるが、相関値演算に用いる拡散符号にリンギングが含まれると、出力結果にもリンギング成分が含まれ相関時のピーク信号とノイズレベルのＳ／Ｎ比が低下してしまう。
一方、第１の実施の形態にかかる振幅制限回路８（図１参照）を用いると、相関値演算に用いる拡散符号にリンギング成分が含まれないため、図４に示すように、相関値演算結果にもリンギング成分が現れず相関時のピーク信号とノイズレベルのＳ／Ｎ比の低下を回避できる。
【００４１】
［乗算器］
乗算器５ａ〜５ｇについては、図５に示すような回路構成の乗算器５を用いてもよい。この乗算器５において、トランジスタ５１〜５７はＭＯＳトランジスタであり、２段縦横型の差動回路で構成されている。拡散符号発生回路４からの拡散符号やＳ／Ｈ回路１ａ〜１ｇからの信号は差動形式の信号であり、拡散符号は上段の２つの差動回路に逆相で入力され、Ｓ／Ｈ回路１からの信号は下段の２つの差動回路に入力される。これにより、両信号が乗算され、その乗算結果が電流モードで出力される。
【００４２】
このようなアナログ信号系の乗算器は、デジタル信号系の乗算器と比較して、入力信号に対して適正に動作するＤＣレベル（直流バイアス）を持っている。したがって、拡散信号のＤＣレベルが、逆拡散復調器１０の直流レベルと異なる場合には、逆拡散復調器１０の入力段に容量素子を設けてその前段回路と容量結合した後、抵抗分割回路などにより拡散信号の中心電位を適正なＤＣレベルへ設定すればよい。
【００４３】
［加算器］
加算器６については、図６に示すような回路構成の加算器を用いてもよい。この加算器６において、所定のバイアス電圧に対して負荷抵抗６１，６２の一端がそれぞれ接続されており、これら負荷抵抗６１，６２の他端に各乗算器５ａ〜５ｇの差動出力が接続されている。
このように、電流モードで出力する各乗算器５ａ〜５ｇの差動出力は、加算器６において負荷抵抗６１、６２により電圧に変換されて加算され、電圧モードで出力される。加算器６の出力信号はピーク検出器によりベースバンド信号として出力される。
【００４４】
［拡散符号発生回路］
図７に拡散符号発生回路４の構成例を示す。この拡散符号発生回路４は、クロックｆ２に応じて拡散符号を順方向にシフトして各振幅制限回路８ａ〜８ｇ（乗算器５ａ〜５ｇ）へ出力する第１の拡散符号発生回路４０ａと、クロックｆ２に応じて拡散符号を逆方向にシフトして各振幅制限回路８ａ〜８ｇ（乗算器５ａ〜５ｇ）へ出力する第２の拡散符号発生回路４０ｂと、ピーク検出器７からの制御信号に基づき順方向制御信号４５ａまたは逆方向制御信号４５ｂのいずれかを出力して、第１または第２の拡散符号発生回路４０ａ，４０ｂのいずれかを動作させる拡散符号制御回路４５とから構成されている。
【００４５】
第１の拡散符号発生回路４０ａは、クロックｆ２により拡散符号を順方向（乗算器５ａから乗算器５ｇ方向）にシフトするシフトレジスタを構成するＦＦ回路４３ａ〜４３ｇ、ＦＦ回路４３ａ，４３ｃの出力に基づき拡散符号を発生する排他的論理和回路９１、および各ＦＦ回路４３ａ〜４３ｇおよび排他的論理和回路４１の出力をオン／オフするスイッチ４４ａ〜４４ｇ，４４ｏから構成されている。
第２の拡散符号発生回路４０ｂは、クロックｆ２により拡散符号を逆方向（乗算器５ｇから乗算器５ａ方向）にシフトするシフトレジスタを構成するＦＦ回路４３ｈ〜４３ｎ、ＦＦ回路４３ｉ，４３ｊの出力に基づき拡散符号を発生する排他的論理和回路４２、および各ＦＦ回路４３ｈ〜４３ｎおよび排他的論理和回路４２の出力をオン／オフするスイッチ４４ｈ〜４４ｎ，４４ｐから構成されている。
【００４６】
拡散符号制御回路４５から順方向制御信号４５ａが出力された場合、スイッチ４４ａ〜４４ｇ，４４ｏがオンとなり、スイッチ４４ｈ〜４４ｏがオフとなる。これにより、ＦＦ回路４３ａ〜４３ｇが直列に接続されるとともに排他的論理和回路４１が接続されて、クロックｆ２に応じて順方向にシフトする拡散符号が振幅制限回路８ａ〜８ｇへ出力される。
一方、拡散符号制御回路４５から逆方向制御信号４５ｂが出力された場合、スイッチ４４ａ〜４４ｇ，４４ｏがオフとなり、スイッチ４４ｈ〜４４ｏがオンとなる。これにより、ＦＦ回路４３ｈ〜４３ｎが直列に接続されるとともに排他的論理和回路４２が接続されて、クロックｆ２に応じて逆方向にシフトする拡散符号が振幅制限回路８ａ〜８ｇへ出力される。
【００４７】
この際、ＦＦ回路４３ｂ〜４３ｇの入力とＦＦ回路４３ｈ〜４３ｍの入力とが接続され、ＦＦ回路４３ｇの出力がスイッチ４４ｇを介してＦＦ回路４３ｈの入力へ接続され、ＦＦ回路４３ｎの出力がスイッチ４４ｎを介してＦＦ回路４３ａの入力へ接続されており、順方向／逆方向の切り替えの際、その時点で出力されている拡散符号が保持された状態で切り替えられる。
したがって、拡散符号制御回路４５で、ピーク検出器７からの制御信号に基づき、例えばピーク値が検出されるごとに、順方向制御信号４５ａと逆方向制御信号４５ｂを切り替えて出力することにより、拡散信号と拡散符号との位相がピーク値が得られたタイミングでほぼ維持されることになる。
【００４８】
図８は、拡散符号発生回路４の動作を示す説明図である。拡散符号発生回路４からの拡散符号により少なくとも拡散符号長の時間間隔に１回は信号ピークが得られる。この信号ピークをピーク検出器７で検知し、拡散符号制御回路４５により順方向制御信号４５ａと逆方向制御信号４５ｂを切替出力することにより、拡散符号のシフトする方向が切り替えられる。
拡散符号のシフトする方向が一方向の場合は、次の信号ピークが現れるのは拡散符号がシフトしていき同じ拡散符号パターンが各乗算器に入力される時であり、拡散符号長の時間間隔に１回である。
【００４９】
本実施形態では、信号ピークが得られる度に拡散符号のシフトする方向を切り替える構成としており、例えばパターンＰ（ｔ）において一度信号ピークが得られると、スイッチ制御回路により拡散符号の出力状態を保持したままシフトする方向が逆方向に切り替えられ、逆方向にシフトする拡散符号が各乗算器に入力される。
この構成では、制御系が応答する間に拡散符号はクロックｆ２でシフトするため信号ピークが得られた時の拡散符号パターンＰ（ｔ）からＰ（ｔ＋Ｔ）までずれが生じるが、制御系の遅延時間分遅れて拡散符号が逆方向にシフトし始めるため、信号ピークが得られた時と同じ拡散符号パターンＰ（ｔ＋２Ｔ）が直ちに各乗算器に入力され、次の信号ピークが拡散符号長の時間間隔分待たずとも得ることができる。
【００５０】
これにより、加算器６からの出力信号およびピーク検出器７からの受信信号として、図８に示すような信号波形が得られる。加算器６からの出力信号は、拡散信号と拡散符号の極性が同じ状態で同期した場合に正の値となり、極性が逆で同期した場合に負の値となる。この際、送信側でベースバンド信号のビット値０／１に対応させて拡散符号の極性を正／負に切り替えることにより、ベースバンド信号と等しい極性のピーク値が得られる。したがって、これらピーク値の包絡線から受信信号すなわち所望のベースバンド信号が得られる。
【００５１】
なお、本実施の形態では、拡散符号長＝７（ＰＮ７）の場合を例として説明したが、これに限定されるものではなく、任意の拡散符号長Ｎ（Ｎは２以上の整数）を用いることができる。その際、Ｓ／Ｈ回路１ａ〜１ｇ、ＦＦ回路３ａ〜３ｇ、乗算器５ａ〜５ｇ、振幅制限回路８ａ〜８ｇ、ＦＦ回路４３ａ〜４３ｎ、およびスイッチ４４ａ〜４４ｐなどを、拡散符号長Ｎに合わせた数だけ設ければよい。また、使用する拡散符号についても排他的論理和回路４１，４２の入力を選択することにより、他の系列の符号を用いてもよい。
【００５２】
一般的な、同期式逆拡散復調器では、送信側でのスペクトラム拡散時の拡散符号に対して逆拡散処理に用いる拡散符号の周波数および位相を完全同期させる必要があり、この際、ＰＬＬ回路などを用いた同期制御回路で、逆拡散処理を開始する前にその拡散符号発生に用いるクロックの周波数を高精度に保持（ロック）するものとなっている。
したがって、このような同期式逆拡散復調器では、回路構成が複雑化して規模が増大するとともに、クロック周波数を高精度に保持して同期が得られるまでに時間を要することになる。
【００５３】
これに対して非同期式逆拡散復調器では、前述したように、基本的にはスペクトラム拡散時の拡散符号と逆拡散時の拡散符号との周波数および位相を完全同期させる必要はなく、信号処理系全体が非同期で動作するため、拡散符号の発生に用いるクロックｆ２を選択すれば、比較的短い時間で所望のデータを復調できる。
したがって、非同期式逆拡散復調器を用いることにより、ＰＬＬ回路などの複雑な回路構成を必要とせず、比較的短い時間で所望のデータを復調でき、無線通信受信機全体として消費電力を低減できる。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施の形態にかかる振幅制限回路の構成を示す回路図である。
【図２】本発明の第１の実施の形態にかかる振幅制限回路の動作を示す信号波形図である。
【図３】本発明の第２の実施の形態にかかる逆拡散復調器の構成を示す回路図である。
【図４】本発明の第２の実施の形態にかかる逆拡散復調器の動作を示す信号波形図である。
【図５】図４の逆拡散復調器で用いられる乗算器の回路構成例である。
【図６】図４の逆拡散復調器で用いられる加算器の回路構成例である。
【図７】図４の逆拡散復調器で用いられる拡散符号発生器の回路構成例である。
【図８】図７の拡散符号発生器の動作を示す説明図である。
【図９】従来の振幅制限回路の構成を示す回路図である。
【図１０】従来の振幅制限回路の動作を示す信号波形図である。
【図１１】従来の振幅制限回路を用いた逆拡散復号器の動作を示す信号波形図である。
【符号の説明】
【００５５】
ＭＮ１，ＭＮ２…トランジスタ（ＰＭＯＳＦＥＴ）、ＭＮ３，ＭＮ４…トランジスタ（ＮＭＯＳＦＥＴ）、ＭＮ５，ＭＮ６…トランジスタ（ＮＭＯＳＦＥＴ）、ＭＮ７，ＭＮ８…トランジスタ（ＰＭＯＳＦＥＴ）、Ｒ１，Ｒ２…抵抗、Ｒ３…抵抗、１ａ，〜，１ｇ…Ｓ／Ｈ回路、２…Ｓ／Ｈ制御回路、３ａ，〜，３ｆ…ＦＦ回路、４…拡散符号発生回路、５，５ａ，〜，５ｇ…乗算器、６…加算器、７…ピーク検出器、８，８ａ，〜，８ｇ…振幅制限回路、１０…逆拡散復調器、１１…負荷回路、１２…制御回路、１３…電流源回路。
【図１】
2005269082.tif 000003
【図２】
2005269082.tif 000004
【図３】
2005269082.tif 000005
【図４】
2005269082.tif 000006
【図５】
2005269082.tif 000007
【図６】
2005269082.tif 000008
【図７】
2005269082.tif 000009
【図８】
2005269082.tif 000010
【図９】
2005269082.tif 000011
【図１０】
2005269082.tif 000012
【図１１】
2005269082.tif 000013