(57)【要約】【課題】  各画素における光電変換部に蓄積された信号電荷を、ゲート電圧を高くすることなく、短時間で読み出せるようにした固体撮像装置を提供する。【解決手段】  凹部を有する第１導電型の半導体基板１０と、半導体基板１０の内部で凹部の側面と底面とでなす角部の下方に形成された第２導電型の第１半導体領域２１と、第１半導体領域２１と離間して半導体基板１０の表面近傍の領域に形成された第２導電型の第２半導体領域２２と、凹部の表面近傍に沿って形成され、第２半導体領域２２と一部が接する第１導電型の第３半導体領域３０と、第３半導体領域３０の領域上に半導体基板１０と絶縁されて形成された制御電極２３とを備える画素１を複数個配列する。【選択図】      図１
2005166824.tif 000002
【特許請求の範囲】
【請求項１】
凹部を有する第１導電型の半導体基板と、
前記半導体基板の内部で前記凹部の側面と底面とでなす角部の下方に形成された第２導電型の第１半導体領域と、
前記第１半導体領域と離間して前記半導体基板の表面近傍の領域に形成された第２導電型の第２半導体領域と、
前記凹部の表面近傍に沿って形成され、前記第２半導体領域と一部が接する第１導電型の第３半導体領域と、
前記第３半導体領域の領域上に前記半導体基板と絶縁されて形成された制御電極
とを備える画素を複数個配列したことを特徴とする固体撮像装置。
【請求項２】
前記第１半導体領域の上方の前記半導体基板の表面近傍に形成された第１導電型の第４半導体領域を更に備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第２半導体領域の下部に接して形成された第１導電型の第５半導体領域を更に備えることを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項４】
前記半導体基板の上方において前記制御電極が前記第１半導体領域の上方をおおう張り出し部を備えることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置の単位画素構造に関し、特に、単位画素構造におけるフォトダイオード及びその周辺の構造に関する。
【背景技術】
【０００２】
ＭＯＳ型固体撮像装置（ＭＯＳイメージセンサ）は、入射した入射光を信号電荷に変換する画素を、２次元アレイ状に配設している。そして、画素で発生した信号電荷は信号検出部によって検出される。ＭＯＳ型固体撮像装置の特徴としては、微細化が可能であり、単一電源で駆動できることがあげられる。また、ＭＯＳ型固体撮像装置は、撮像部や周辺回路を含めて全てをＭＯＳプロセスで作製でき、１つの集積回路としてチップを構成できる等の利点から注目されている。
【０００３】
そして、画素の内部に信号電荷に対する増幅機能を有する増幅型のＭＯＳ型固体撮像装置（増幅型ＭＯＳイメージセンサ）は、高画質の追求に応えるための画素数の増加やイメージサイズの縮小による画素サイズの縮小に適したものとして期待されている。更に、増幅型ＭＯＳイメージセンサは、ＣＣＤイメージセンサに比べて低消費電力で、センサ部分と同じＣＭＯＳプロセスを使う他の周辺回路との統合が容易であり、低コスト化が図れるという利点もある。増幅型ＭＯＳイメージセンサに関して、例えば信号電荷を一定期間蓄積するフォトダイオードが完全空乏化したサーフェスシールド構造であっても、低電源電圧で信号電荷を完全転送できる増幅型ＭＯＳイメージセンサが提案されている（例えば、特許文献１参照。）。
【特許文献１】特開平１１−２８４１６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、携帯電話やデジタルカメラ等の各種機器における表示部は、より高精細な画像表示が要求されている。高精細な画像表示を行うためには、各種機器の表示部はより多くの画素を搭載する必要がある。しかし、画素数が増加すると、同じ撮像間隔を維持する場合（例えば毎秒３０フレーム）、各画素におけるフォトダイオード等の光電変換部からの信号電荷の読み出し時間はより短いものに制限される。つまり、同じ撮像間隔を維持する場合、１フレーム時間内に読み出す画素数が増加すれば、１画素当たりの読み出し時間はそれだけ短くなる。
【０００５】
しかしながら、上述したＭＯＳイメージセンサの画素構造では、画素数の増加に伴って、所定の読出し時間内に各画素内の蓄積信号電荷を読み出すことが困難である。この結果、各画素内の残存電荷により、例えば残像が発生する。残像の発生を防ぐためにゲート電圧を高くすればよいが、ゲート電圧が高くなることで低消費電力化の傾向に反する。
【０００６】
そこで、本発明は上記課題を解決するためになされたものであって、各画素における光電変換部に蓄積された信号電荷を、ゲート電圧を高くすることなく、短時間で読み出せるようにした固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の特徴は、（イ）凹部を有する第１導電型の半導体基板と、（ロ）半導体基板の内部で凹部の側面と底面とでなす角部の下方に形成された第２導電型の第１半導体領域と、（ハ）第１半導体領域と離間して半導体基板の表面近傍の領域に形成された第２導電型の第２半導体領域と、（ニ）凹部の表面近傍に沿って形成され、第２半導体領域と一部が接する第１導電型の第３半導体領域と、（ホ）第３半導体領域の領域上に半導体基板と絶縁されて形成された制御電極とを備える画素を複数個配列したことを特徴とする固体撮像装置であることを要旨とする。
【発明の効果】
【０００８】
本発明によれば、各画素における光電変換部に蓄積された信号電荷を、ゲート電圧を高くすることなく、短時間で読み出せるようにした固体撮像装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下に図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号で表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。したがって、具体的な厚みや寸法は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１０】
なお、本発明の実施の形態において、「第１導電型」と「第２導電型」とは互いに反対導電型である。即ち、第１導電型がｐ型であれば、第２導電型はｎ型であり、第１導電型がｎ型であれば、第２導電型はｐ型である。以下の説明では、第１導電型がｐ型、第２導電型がｎ型の場合を説明するが、第１導電型がｎ型、第２導電型がｐ型の場合にも適用できる。
【００１１】
（実施の形態）
本発明の実施の形態に係る固体撮像装置は、図１に示すような入力ノードＮｉ及び読出し線５０に接続された信号電荷生成素子８０を有する画素（単位画素）１を２次元アレイ状に複数個配列する。入力ノードＮｉの出力側は、増幅トランジスタＡＴｒのゲートと、リセットトランジスタＲＴｒのソース又はドレインにそれぞれ接続されている。リセットトランジスタＲＴｒのソース又はドレインのうちの増幅トランジスタＡＴｒのゲートに非接続な方、及び増幅トランジスタＡＴｒのソース又はドレインは、所定の基準電位ＶＤＤに接続されている。一方、増幅トランジスタＡＴｒのソース又はドレインのうちの基準電位ＶＤＤに非接続な方は、選択トランジスタＳＴｒのソース又はドレインに接続されている。選択トランジスタＳＴｒのソース又はドレインのうちの増幅トランジスタＡＴｒに非接続な方は、外部出力端子５５が接続されている。また、同一行の各リセットトランジスタＲＴｒのゲート電極にはリセット線５２が共通に接続されている。
【００１２】
図１に示した読み出し線５０から、信号電荷生成素子８０に信号電荷を検出させるための電圧が信号電荷生成素子８０に印加される。増幅トランジスタＡＴｒは、信号電荷生成素子８０から検出された信号電荷を増幅して画素信号として出力する。リセットトランジスタＲＴｒは、画素１内の不要な電荷を排出する。選択トランジスタＳＴｒは、画素信号を読み出す単位画素を選択する。外部出力端子５５は、画素信号を画素１の外部に取り出すための端子である。
【００１３】
本実施の形態に係る固体撮像装置において、図１及び図２に示すように、複数個の画素１はそれぞれ、凹部を有する第１導電型（ｐ型）の半導体基板１０と、半導体基板１０の内部で凹部の側面と底面とでなす角部の下方に形成された第２導電型（ｎ型）の第１半導体領域２１と、第１半導体領域２１と離間して半導体基板１０の表面近傍の領域に形成された第２導電型の第２半導体領域２２と、凹部の表面近傍に沿って形成され、第２半導体領域２２と一部が接する第１導電型の第３半導体領域３０と、第３半導体領域３０の領域上に半導体基板１０と絶縁されて形成された制御電極２３とを備える。
【００１４】
半導体基板１０の材料としては、例えばｐ型単結晶シリコン（Ｓｉ）が用いられる。ここで、第１半導体領域２１をソース領域、第２半導体領域２２をドレイン領域、制御電極２３をゲート電極とするＭＯＳ型の読み出しトランジスタ２が構成されている。読み出しトランジスタ２は、素子分離をするために例えばシリコン局所酸化法（ＬＯＣＯＳ）等により形成された酸化膜（ＳｉＯ２膜）の素子分離領域１１によって挟まれる。更に、制御電極２３を覆うように半導体基板１０上には層間絶縁膜１３が形成されている。ドレイン電極４０は、入力ノードＮｉの入力側に接続されている。
【００１５】
図１に示すように、ｎ型の第１半導体領域２１が、ｐ型の半導体基板１０に埋め込まれることで、半導体基板１０と第１半導体領域２１とでｐｎ接合の光電変換部であるフォトダイオード３が形成される。フォトダイオード３において光電変換により生成されたキャリア（電子）は、信号電荷として第１半導体領域２１内に蓄積される。フォトダイオード３のアノード側である半導体基板１０は接地電位に接続されている。
【００１６】
第１半導体領域２１の上方の半導体基板１０の表面近傍領域には、半導体基板１０よりも高不純物密度のｐ＋型の第４半導体領域２５が形成されている。第４半導体領域２５は、サーフェスフィールド領域と呼ばれる。第１半導体領域２１の不純物密度は、半導体基板１０の不純物密度と第４半導体領域２５の不純物密度の中間のレベルの密度である。また、第１半導体領域２１は、フォトダイオード３で受光量に対応して発生した信号電荷である電子を蓄積するので、正の電位に設定する必要がある。しかし、正の電位に設定すると、空乏層が半導体基板１０の表面近傍領域に広がることになり、空乏層が半導体基板１０の表面近傍領域に達すると暗電流である表面リーク電流が発生して暗時ムラとなる。そこで、高不純物密度の第４半導体領域２５により、第１半導体領域２１からの第４半導体領域２５方向への空乏層の拡がりを抑え、フォトダイオード３の第１半導体領域２１を完全空乏化することで、光電変換により生じた信号電荷はリークされることなく第１半導体領域２１内部に蓄積される。
【００１７】
制御電極２３は、半導体基板１０上に配置された酸化シリコン（ＳｉＯX）等のゲート絶縁膜１４を介して配置されたポリシリコン等の電極である。同一行の画素１の制御電極２３は、図１に示す共通の読出し線５０に接続されている。制御電極２３は、第１半導体領域２１に蓄積された信号電荷の読み出し制御を行う。例えば制御電極２３に正の電圧を印加すると、ゲート絶縁膜１４の下側に電子が誘起され（ポテンシャルが高くなり）、第１半導体領域２１と第２半導体領域２２との間にｎ型のチャネル領域を形成する。第１半導体領域２１内に蓄積されている信号電荷（電子）は、このｎ型のチャネル領域を移動して第２半導体領域２２へと読み出される。このとき信号電荷は、ｐ型の第３半導体領域（チャネルインプラント領域）３０によって制御電極２３からの閾値電圧を調整されて読み出される。また、ｐ型のチャネル領域内の角部３１ａ，３１ｂでは電界集中による強い電界が形成されるため、チャネル領域を移動中の信号電荷は、この強い電界において加速される。
【００１８】
第２半導体領域２２は、第１半導体領域２１で生成された信号電荷を検出する領域である。第２半導体領域２２には、図１に示すように、ドレイン電極４０が接触している。また、第２半導体領域２２の下部と接して、半導体基板１０よりも高不純物密度のｐ＋型の第５半導体領域２６が形成されている。この第５半導体領域２６は、第２半導体領域２２から信号電荷を読み出す時間外において、半導体基板１０と第２半導体領域２２周りとのｐｎ接合による空乏層が、半導体基板１０と第１半導体領域２１周りとのｐｎ接合による空乏層に達して、第１半導体領域２１内の信号電荷が第２半導体領域２２に流出することを防ぐものである。
【００１９】
図１に示した固体撮像装置によれば、読み出し線５０から制御電極２３に電圧をかけた時に、制御電極２３の下部周辺における第３半導体領域３０内に、電界集中による強い電界を形成する。したがって、第３半導体領域３０内を通過する信号電荷が強い電界によって加速し、信号電荷を短時間で読み出すことができる。つまり、フォトダイオード３の第１半導体領域２１内に蓄積された信号電荷を低いゲート電圧でも短時間で確実に第２半導体領域２２に読み出せることができる。また、第１半導体領域２１内に蓄積された信号電荷を確実に読み出すことで、フォトダイオード３を空乏化し、信号電荷の読み出し不足による残像の発生を可及的に低減することができる。
【００２０】
以下に、本発明の実施の形態に係る固体撮像装置の製造方法を図３〜図１６を用いて説明する。
【００２１】
（イ）まず、予め素子分離領域１１を形成した、例えば（１００）面方位のｐ型半導体基板１０を用意する。そして、半導体基板１０を熱酸化して、図３に示すように半導体基板１０上にＳｉＯ2膜のフィールド絶縁膜（熱酸化膜）１２を成長させる。そして、フィールド絶縁膜１２上にレジストを塗布して、フォトリソグラフィ技術等を用いて、レジストを図４に示すようにパターニングしレジスト膜６０ａを形成する。そして、レジスト膜６０ａをマスクとして用いて、半導体基板１０の内部領域に燐（Ｐ）をイオン注入する。引き続き、レジスト膜６０ａをマスクとして用いて、半導体基板１０の表面近傍領域にホウ素（Ｂ）をイオン注入し、レジスト膜６０ａをレジストリムーバ等を用いて除去する。その後、熱処理をすることにより、図５に示すように半導体基板１０の内部にｎ型の第１半導体領域２１を埋め込み、半導体基板１０の表面近傍領域にｐ＋型の第４半導体領域２５を形成する。
【００２２】
（ロ）次に、フィールド絶縁膜１２上にレジストを塗布して、フォトリソグラフィ技術等を用いてレジストをパターニングし、図６に示すようにレジスト膜６０ｂを形成する。そして、レジスト膜６０ｂをマスクとして用いて、半導体基板１０の内部領域にＢをイオン注入する。引き続き、レジスト膜６０ｂをマスクとして用いて、半導体基板１０の表面近傍領域にＰをイオン注入し、レジスト膜６０ｂをレジストリムーバ等を用いて除去する。その後、熱処理をすることにより、図７に示すように半導体基板１０の内部にｐ＋型の第５半導体領域２６を埋め込み、表面にｎ型の第２半導体領域２２を形成する。
【００２３】
（ハ）次に、フィールド絶縁膜１２上にレジストを塗布して、フォトリソグラフィ技術等を用いて、レジストを図８に示すようにパターニングしレジスト膜６０ｃを形成する。引き続き、パターニングされたレジスト膜６０ｃをマスクとして用いて、反応性イオンエッチング（ＲＩＥ）法等により、図９に示すようにフィールド絶縁膜１２及び半導体基板１０の一部を選択的に除去して凹部２８を形成する。
【００２４】
（ニ）次に、半導体基板１０の凹部２８の内壁にＢを斜めからイオン注入して熱処理をすることにより、図１０に示すように、ｎ型の第３半導体領域３０を形成する。そして、図１１に示すように、熱酸化により第３半導体領域３０上にＳｉＯ2膜のゲート絶縁膜１４を形成する。その後、レジスト膜６０ｃはレジストリムーバ等を用いて除去される。
【００２５】
（ホ）次に、図１２に示すように、フィールド絶縁膜１２及びゲート絶縁膜１４上に化学気相成長（ＣＶＤ）法等によりポリシリコンの導電膜２３ａを堆積させる。引き続き、導電膜２３ａ上にレジストを塗布し、フォトリソグラフィ技術等を用いて、レジストをパターニングする。パターニングされたレジストをマスクとして用いて、ＲＩＥ法等により導電膜２３ａの一部を選択的に除去し、図１３に示すように、制御電極２３を形成する。残存したレジストはレジストリムーバ等を用いて除去される。
【００２６】
（ヘ）次に、ＣＶＤ法等によりフィールド絶縁膜１２及び制御電極２３上にＳｉＯ2膜等の層間絶縁膜１３を堆積する。引き続き、フィールド絶縁膜１２及び制御電極２３上の絶縁膜上にレジストを塗布し、フォトリソグラフィ技術等を用いて、レジストをパターニングする。パターニングされたレジストをマスクとして用いて、ＲＩＥ法等により、図１４に示すように、層間絶縁膜１３及びフィールド絶縁膜１２の一部を選択的に除去してコンタクトホール４１を形成する。残存したレジストはレジストリムーバ等を用いて除去される。そして、スパッタ等によりコンタクトホール４１にアルミニウム等を埋め込むことで、図１５に示すように、ドレイン電極４０を形成する。
【００２７】
上述したような手順で、図１に示した信号電荷生成素子８０が実現される。その後、信号電荷生成素子８０のドレイン電極４０が入力ノードＮｉに配線を介して接続され、ｐ型の半導体基板１０が接地電位にそれぞれ接続される。なお、説明した手順は一例であり、他の手順によっても図１に示した固体撮像装置を実現できるのは勿論のことである。
【００２８】
（変形例１）
本発明の変形例１に係る固体撮像装置は、図１６に示すように、制御電極２３に張り出し部７０ａを更に備える点が図１及び図２で示した固体撮像装置に対して異なる。他は図１及び図２に示した固体撮像装置と実質的に同様であるので、重複した記載を省略する。
【００２９】
張り出し部７０ａは、図１６に示すように、第１半導体領域２１上に制御電極２３の一部が突出して角を一箇所有する三角柱状の形状である。張り出し部７０ａの下部は、半導体基板１０に埋め込まれている。
【００３０】
変形例１に係る固体撮像装置によれば、制御電極２３に電圧をかけた時に、制御電極２３の下部周辺だけでなく、張り出し部７０ａの先端部近傍の側面部においても電界集中による強い電界を形成する。したがって、変形例１に係る固体撮像装置は、第３半導体領域３０内を通過する信号電荷を広い範囲で強い電界によって加速し、信号電荷を短時間で読み出すことができる。つまり、フォトダイオード３の第１半導体領域２１内に蓄積された信号電荷を低いゲート電圧でも短時間で確実に第２半導体領域２２に読み出すことを可能とする。また、第１半導体領域２１内に蓄積された信号電荷を確実に読み出すことで、フォトダイオード３を空乏化し、信号電荷の読み出し不足による残像の発生を可及的に低減することができる。
【００３１】
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす記述及び図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになるはずである。
【００３２】
例えば、図１６に示した固体撮像装置の張り出し部７０ａの形状には角が一箇所であったが、図１７に示すように固体撮像装置において制御電極２３は上面から見て角を二箇所設けた矩形の張り出し部７０ｂを有しても構わない。つまり、張り出し部の角の数や面積は特に限定されず、用途に応じて適宜選択可能である。また、張り出し部自体の数を増やしても構わない。更に、張り出し部は図１６及び図１７では突出した形状で示しているが、窪んでいて角を有する形状でも構わない。
【００３３】
この様に、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態に係る固体撮像装置の画素の断面図である。
【図２】本発明の実施の形態に係る固体撮像装置の画素の平面図である。
【図３】本発明の実施の形態に係る固体撮像装置の工程断面図（その１）である。
【図４】本発明の実施の形態に係る固体撮像装置の工程断面図（その２）である。
【図５】本発明の実施の形態に係る固体撮像装置の工程断面図（その３）である。
【図６】本発明の実施の形態に係る固体撮像装置の工程断面図（その４）である。
【図７】本発明の実施の形態に係る固体撮像装置の工程断面図（その５）である。
【図８】本発明の実施の形態に係る固体撮像装置の工程断面図（その６）である。
【図９】本発明の実施の形態に係る固体撮像装置の工程断面図（その７）である。
【図１０】本発明の実施の形態に係る固体撮像装置の工程断面図（その８）である。
【図１１】本発明の実施の形態に係る固体撮像装置の工程断面図（その９）である。
【図１２】本発明の実施の形態に係る固体撮像装置の工程断面図（その１０）である。
【図１３】本発明の実施の形態に係る固体撮像装置の工程断面図（その１１）である。
【図１４】本発明の実施の形態に係る固体撮像装置の工程断面図（その１２）である。
【図１５】本発明の実施の形態に係る固体撮像装置の工程断面図（その１３）である。
【図１６】本発明の変形例１に係る固体撮像装置の画素の平面図である。
【図１７】本発明のその他の実施の形態に係る固体撮像装置の画素の平面図である。
【符号の説明】
【００３５】
ＡＴｒ…増幅トランジスタ
Ｎｉ…入力ノード
ＲＴｒ…リセットトランジスタ
ＳＴｒ…選択トランジスタ
ＶＤＤ…基準電位
１・・・画素
２…読み出しトランジスタ
３…フォトダイオード
１０…半導体基板
１１…素子分離領域
１２…フィールド絶縁膜
１３…層間絶縁膜
１４…ゲート絶縁膜
２１…第１半導体領域
２２…第２半導体領域
２３…制御電極
２３ａ…導電膜
２５…第４半導体領域
２６…第５半導体領域
２８…凹部
３０…第３半導体領域
３１ａ，３１ｂ…角部
４０…ドレイン電極
４１…コンタクトホール
５０…読出し線
５２…リセット線
５５…外部出力端子
６０ａ，６０ｂ，６０ｃ…レジスト膜
７０ａ，７０ｂ…張り出し部
８０…信号電荷生成素子
【図１】
2005166824.tif 000003
【図２】
2005166824.tif 000004
【図３】
2005166824.tif 000005
【図４】
2005166824.tif 000006
【図５】
2005166824.tif 000007
【図６】
2005166824.tif 000008
【図７】
2005166824.tif 000009
【図８】
2005166824.tif 000010
【図９】
2005166824.tif 000011
【図１０】
2005166824.tif 000012
【図１１】
2005166824.tif 000013
【図１２】
2005166824.tif 000014
【図１３】
2005166824.tif 000015
【図１４】
2005166824.tif 000016
【図１５】
2005166824.tif 000017
【図１６】
2005166824.tif 000018
【図１７】
2005166824.tif 000019