(57)【要約】【課題】ブロック処理において画像に付加するアドオンパターンの規則性を防止する。【解決手段】デコーダ２１４は、ＡＤＮ＿ＥＮ信号を発生してアドオンパターンを生成する。ＡＤＮ＿ＥＮ信号は、水平画素カウンタ２０８，変調ラインカウンタ２１１、ドットセットラインカウンタ２１３の値をデコードして、それらの値が一定の組合わせ、具体的には水平画素カウンタが９０〜８７、ドットセットラインカウンタが１１〜８の値となった場合に、ＡＤＮ＿ＥＮ信号を出力する。デコーダ２１４は、前記カウンタの値を画像全体における位置として解釈するために、不図示の制御部は、ｈ＿ｏｆｓｔ，ｖ＿ｏｆｓｔａ，ｖ＿ｏｓｆｔｂというブロック毎のカウンタの初期値を与えて、ｖｓｙｎｃに同期して各カウンタを初期化する。【選択図】図２
2005051424.tif 000002
【特許請求の範囲】
【請求項１】
複数の異なる色を用いて画像を形成する画像形成装置であって、
画像情報を入力するための画像入力手段と、
前記画像入力手段より入力された画像情報に画像処理を施す画像処理手段と、
前記画像処理手段からの出力画像情報に所定の情報を付加する情報付加手段と、
前記情報付加手段からの出力画像情報を記録媒体上に画像として形成する画像形成手段と、
前記画像入力手段と、前記画像処理手段と、前記情報付加手段と、
画像形成手段を制御するための制御手段とを備え、
画像形成を複数の矩形領域に分割して行う場合に、前記制御手段は、前記矩形領域の座標位置を示す基準位置情報と、前記情報付加手段において情報を付加する座標位置を示す情報付加位置情報を元に、前記情報付加手段の内部状態を算出し、前記内部状態の設定を行うことを特徴とする画像形成装置。
【請求項２】
前記複数の矩形領域はおのおのが座標空間上で重複する部分が無いことを特徴とする請求項１記載の画像形成装置。
【請求項３】
前記矩形領域の基準位置情報は、画像形成される領域の任意の座標位置を取りうることを特徴とする請求項１記載の画像形成装置。
【請求項４】
前記情報付加手段は、複数の異なる色のうち特定の一色で情報を付加することを特徴とする請求項１記載の画像形成装置。
【請求項５】
前記情報付加位置情報は、画像形成装置の機種番号あるいは機体番号を示すことを特徴とする請求項１記載の画像形成装置。
【請求項６】
画像をブロック単位に分割して処理する画像処理装置であって、
画像全体における変調ライン番号をカウントする変調ラインカウンタと、
変調ライン内におけるライン番号をカウントするラインカウンタと、
画像全体にわたるライン中における画素の位置をカウントする画素カウンタと、
前記変調ラインカウンタと前記ラインカウンタと前記画素カウンタとにより特定される位置の画素について、濃度を変化させるパターン加算手段と、
前記変調ラインカウンタと前記ラインカウンタと前記画素カウンタのそれぞれについて、注目ブロックにおける初期値を、画像全体における当該注目ブロックの位置に応じて決定して与える初期値決定手段とを備えることを特徴とする画像処理装置。
【請求項７】
スキャナで読み取られた画像について、請求項６記載の画像処理装置によりブロック単位で処理し、処理された画像を印刷出力することを特徴とする複写機。
【請求項８】
装置に固有の識別子を保持する保持手段を更に備え、前記パターン加算手段は、前記識別子に対応する画素位置について対応する画素の濃度を変化させることを特徴とする請求項７記載の複写機。
【請求項９】
複数の異なる色を用いて画像を形成する画像形成装置の制御方法であって、
画像情報を入力するための画像入力工程と、
前記画像入力工程より入力された画像情報に画像処理を施す画像処理工程と、
前記画像処理工程からの出力画像情報に所定の情報を付加する情報付加工程と、
前記情報付加工程からの出力画像情報を記録媒体上に画像として形成する画像形成工程と、
前記画像入力工程と、前記画像処理工程と、前記情報付加工程と、画像形成工程とを制御するための制御工程とを備え、
画像形成を複数の矩形領域に分割して行う場合に、前記制御工程は、前記矩形領域の座標位置を示す基準位置情報と、前記情報付加手段において情報を付加する座標位置を示す情報付加位置情報を元に、前記情報付加工程の内部状態を算出し、前記内部状態の設定を行うことを特徴とする画像形成装置の制御方法。
【請求項１０】
画像全体における変調ライン番号をカウントする変調ラインカウンタと、変調ライン内におけるライン番号をカウントするラインカウンタと、画像全体にわたるライン中における画素の位置をカウントする画素カウンタとを用い、画像をブロック単位に分割して処理する画像処理方法であって、
前記変調ラインカウンタと前記ラインカウンタと前記画素カウンタのそれぞれについて、注目ブロックにおける初期値を、画像全体における当該注目ブロックの位置に応じて決定して与える初期値決定工程と
前記変調ラインカウンタと前記ラインカウンタと前記画素カウンタとにより特定される位置の画素について、濃度を変化させるパターン加算工程とを備えることを特徴とする画像処理方法。
【請求項１１】
請求項９または１０に記載の方法をコンピュータにより実行させるためのコンピュータプログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は画像処理装置に関し、例えば、出力画像に所定の情報（以下、アドオン処理パターンと称する。）を付加（以下、アドオン処理と称する。）する画像形成装置及びその制御方法に関する。
【０００２】
【従来の技術】
近年、カラー複写機、カラープリンタの性能向上に伴って、これを不正利用して紙幣、有価証券等の特定原稿の偽造を行うという犯罪が増加している。この種の犯罪が発生した場合、つまり、本来複写されるべきでない原稿の複写が行われた場合において、複写を行った複写機もしくは複写した人物を特定することが重要となる。そこで、従来技術として複写機の出力色成分（例えば、マゼンタ、シアン、イエロー、ブラック）のうち、人間の目には最も目立たない出力色成分（例えばイエロー）を使って、複写装置の機体番号などの数字や記号の形にその出力色成分の画像信号を変調することを一定間隔で繰り返す、すなわち、アドオン処理が行われている。
【０００３】
図５，６を用いてアドオン処理パターンの概要を説明する。図５において１０１１はアドオン処理された状態の印刷物でありその一部の領域を拡大したのが１０１２である。１０１３はドットセットであり、各ドットセットは図６のような中央の濃度加算部１０２１と両側の濃度減算部１０２２によって構成される。ここで濃度加算部１０２１には実際の画像信号（この場合多値画像信号）に一定の値を加算して濃度を上げ、濃度減算部１０２２には、一定の値を画像信号から減算して濃度を下げる。
【０００４】
なお、図５の領域１０１２がアドオン処理パターンの１単位であり、これは図より分かるように複数のドットセットの組み合わせとして構成される。即ち複数のドットセットの位置関係によりアドオン処理パターンを表すことができる。このアドオン処理パターンをカラー画像が印字される用紙の１面に繰り返して印字することにより、どの領域からでもアドオン処理パターンを読み取ることができる。
【０００５】
なお、上述のアドオン処理パターンにおいてドットセットのサイズ（図１０３では４×４画素）は予め共通に決められている。またアドオン処理パターンはＹＭＣＫのトナーの内、人間の目に認識しにくい色であるイエロー（Ｙ）のみを用いてアドオン処理されることとする。
【０００６】
図７に、従来のアドオン処理部１００３の構成を示す。１０４１はＲＯＭであり、複写装置の機体番号が格納されている。１０４２は暗号化部であり、前記機体番号がアドオン処理パターンに反映されるように暗号化を行い、アドオンパターンのオフセット値ｏｆｆｓｔ０〜７として、アドオン処理パターン生成部１０４３に出力する。アドオン処理パターン生成部１０４３は、前記オフセット値のｏｆｆｓｔ０〜７と、水平同期信号ＨＳＹＮＣ＿ＩＮ，  垂直同期信号ＶＳＹＮＣ＿ＩＮ，  水平有効期間信号ＨＥＮＢ＿ＩＮ，  垂直有効期間信号ＶＥＮＶ＿ＩＮに従って、所望のタイミングでアドオンする為のタイミング信号ＡＤＮ＿ＥＮを生成し、アドオン処理パターン加算部１０４４に出力する。
【０００７】
アドオン処理パターン加算部１０４４は、入力データであるＹ，Ｍ，Ｃ，Ｋの画像情報のうち、特定の色情報（たとえばイエロー）に対して、タイミング信号ＡＤＮ＿ＥＮ＝’１’の時に、アドオンデータの加算を行う。そして、加算後の画像情報を出力する。
ここで、加算されるデータは図６の説明でも述べたように、符号付の濃度データであり、アドオン処理パターン加算部１０４４での処理は、前記符号付濃度データが正の時加算処理、負の時減算処理となる。
【０００８】
次に図８を用いて、アドオンパターンの詳細を説明する。１０５０１は図６の１０１２で示した、アドオンパターンの１回分の繰り返しであり、本従来例では９６ｘ９６画素で繰り返される。また、１０５０１は図６の１０１３で示した９つの４ｘ４画素ドットセット１０５０２〜１０５１０で構成されている。以下、ドットセット１０５０２，１０５０３を通るラインを変調ライン０、ドットセット１０５０４を通るラインを変調ライン１、ドットセット１０５０５を通るラインを変調ライン２、ドットセット１０５０６を通るラインを変調ライン３、ドットセット１０５０７を通るラインを変調ライン４、ドットセット１０５０８を通るラインを変調ライン５、ドットセット１０５０９を通るラインを変調ライン６、ドットセット１０５１０を通るラインを変調ライン７と称する。
【０００９】
変調ラインの間隔は１２画素であり、垂直方向のドットセットの間隔も同一である。また、変調ライン０については、１０５０２，  １０５０３の二つのドットセットで構成されており、それらの間隔は水平方向に２４画素（６００ｄｐｉで１ｍｍ）である。このように変調ライン０にのみ２つのドットセットを設けることにより、前記アドオンパターンの開始位置を示している。また、ドットセット１０５０２とドットセット１０５０４の間隔が、図７のオフセット算出部１０４３から出力されたオフセット値ｏｆｓｔ１に、ドットセット１０５０４とドットセット１０５０５の間隔がオフセット値ｏｆｓｔ２に、ドットセット１０５０５とドットセット１０５０６の間隔がオフセット値ｏｆｓｔ３に、ドットセット１０５０６とドットセット１０５０７の間隔がオフセット値ｏｆｓｔ４に、ドットセット１０５０７とドットセット１０５０８の間隔がオフセット値ｏｆｓｔ５に、ドットセット１０５０８とドットセット１０５０９の間隔がオフセット値ｏｆｓｔ６に、ドットセット１０５０９とドットセット１０５１０の間隔がオフセット値ｏｆｓｔ７に、ドットセット１０５１０とドットセット１０５１１の間隔がオフセット値ｏｆｓｔ０にそれぞれ対応しており、暗号化された情報がアドオンパターンで表現されている。
【００１０】
次に図９を用いて、アドオン処理部１００３によるアドオンイネーブル信号の生成について説明する。ＶＳＹＮＣは垂直同期信号であり、ＶＳＹＮＣ＝’１’のタイミングで、内部のカウンタが初期化され、１ページ分の処理が始まる。ＨＳＹＮＣは水平同期信号であり、各ラインの先頭でＨＳＹＮＣ＝’１となる。ＶＣＮＴＡは図８で説明した変調ライン７〜０のうちどの変調ラインの処理を行っているか示すための変調ラインカウンタであり、１２ラインごとにインクリメントする、３ビットのリングカウンタである。ＶＣＮＴＢは垂直方向に隣接するドットセット間のライン数を数えるためのドットセットラインカウンタであり、１１〜０の値で変化するリングカウンタである。Ｈ＿ＩＮＴは水平画素カウンタＨＣＮＴの初期値を示しており、変調ラインカウンタＶＣＮＴＡがインクリメントする毎に初期値変更信号ＩＮＩＴ＿ＬＤ＝’１’になり、ＨＣＮＴＨ＿ＩＮＴが所望の変調ラインの値に変化する。また、ＨＣＮＴへの初期値のロードはＨＳＹＮＣ＝’１’のタイミングで行われる
次に１０６１は変調ラインカウンタＶＣＮＴＡ＝’７’時の水平画素カウンタＨＣＮＴの動作を示しており、初期値変更信号ＩＮＩＴ＿ＬＤをクロック信号ＣＬＫの立ち上がりでサンプリングし、初期値Ｈ＿ＩＮＩＴ＝Ｈ＿ＩＮＩＴ０をロードする。ここで、Ｈ＿ＩＮＩＴｎ（ｎ＝０〜７）はそれぞれの変調ラインでの水平画素カウンタＨＣＮＴの初期値である。その後水平画素カウンタＨＣＮＴは水平有効期間信号ＨＥＮＢ＝’１’の間、  ９５〜０の値でリングカウントを行う。そして次ラインであるＶＣＮＴＡ＝’６’の時、ＩＮＩＴ＿ＬＤ  ＝’１’のタイミングで同様に初期値Ｈ＿ＩＮＩＴ＝Ｈ＿ＩＮＩＴ１がロードされ、リングカウントが行われる。これらの動作はＶＣＮＴＡ＝’０’まで繰り返され、ＶＣＮＴＡ＝’７’の時、再び初期値Ｈ＿ＩＮＩＴ＝Ｈ＿ＩＮＩＴ０がロードされる。
【００１１】
ここで、以下に、初期値Ｈ＿ＩＮＩＴの算出方法を示す。
Ｈ＿ＩＮＩＴ０  ＝  Ｈ＿ＩＮＩＴ７  ＋  ｏｆｓｔ０
Ｈ＿ＩＮＩＴ１  ＝  Ｈ＿ＩＮＩＴ０  ＋  ｏｆｓｔ１
Ｈ＿ＩＮＩＴ２  ＝  Ｈ＿ＩＮＩＴ１  ＋  ｏｆｓｔ２
Ｈ＿ＩＮＩＴ３  ＝  Ｈ＿ＩＮＩＴ２  ＋  ｏｆｓｔ３
Ｈ＿ＩＮＩＴ４  ＝  Ｈ＿ＩＮＩＴ３  ＋  ｏｆｓｔ４
Ｈ＿ＩＮＩＴ５  ＝  Ｈ＿ＩＮＩＴ４  ＋  ｏｆｓｔ５
Ｈ＿ＩＮＩＴ６  ＝  Ｈ＿ＩＮＩＴ５  ＋  ｏｆｓｔ６
Ｈ＿ＩＮＩＴ７  ＝  Ｈ＿ＩＮＩＴ６  ＋  ｏｆｓｔ７
但し、Ｈ＿ＩＮＩＴｎ（ｎ＝０〜７）  ≧  ９６の時、Ｈ＿ＩＮＩＴｎ  ＝  Ｈ＿ＩＮＩＴｎ  −  ９６  ・・・（式１０６）。
【００１２】
次に、図１０を用いて、アドオンパターン生成するタイミングについて説明する。本従来例では、変調ライン０については、前記ドットセットラインカウンタＶＣＮＴＢ＝１１〜８でかつ前記水平画素カウンタＨＣＮＴ＝９０〜８７，  ６６〜６３の時、アドオンイネーブル信号ＡＮＤ＿ＥＮ＝’１’となり、図８で示した変調ライン０のドットセット１０５０２，１０５０３が生成される。また変調ライン１〜７については、前記ドットセットラインカウンタＶＣＮＴＢ＝１１〜８でかつ前記水平画素カウンタＨＣＮＴ＝９０〜８７の時、アドオンイネーブル信号ＡＮＤ＿ＥＮ＝’１’となり、図８で示した変調ライン１〜７のドットセット１０５０４，  １０５０５，  １０５０６，  １０５０７，  １０５０８，  １０５０９，  １０５１０がそれぞれ生成される。
【００１３】
【特許文献１】
特開平５−２４４３８９号公報
【００１４】
【発明が解決しようとする課題】
この従来技術によれば、図１１に示すような、たとえば４３２ｘ１９２画素の画像を１回で処理する場合は、所望のアドオンパターンが生成できる。しかし、画像を重複しないブロックに分割してブロック毎に処理する場合には、アドオン処理もブロックを単位として行われることとなる。そのため、図１２に示すような４３２ｘ１９２画素の画像を、アドオンパターンよりも小さな４８ｘ４８画素の３６個のブロックに分けてブロック毎に処理する場合は、各ブロック間の処理で水平画素カウンタＨＣＮＴ、変調ラインカウンタＶＣＮＴＡ、ドットセットラインカウンタＶＣＮＴＢのそれぞれの値の連続性がないため、すべての変調ラインのドットセットを正確に出力することができない。図１２の例では、ブロックからはみ出す変調ライン２，４〜７のドットセットが欠けている。アドオンパターンは複写に使用された複写機の識別子に対応しているために、本来記録されるべきアドオンパターンが記録されないと、複製のために使用された機器を特定することが困難となる。
【００１５】
また、図１２に示すような４３２ｘ１９２画素の画像をアドオンパターンと同一な大きさである９６ｘ９６画素の１０個のブロックに分けてブロック毎に処理する場合は、各ブロック間の処理で水平画素カウンタＨＣＮＴ、変調ラインカウンタＶＣＮＴＡ、ドットセットラインカウンタＶＣＮＴＢのそれぞれの値の連続性は保てるためにアドオンパターンを画像上に表すことはできる。しかし、変調ライン７から変調ライン０へのオフセット値ｏｆｓｔ０が水平画素カウンタＨＣＮＴの初期値Ｈ＿ＩＮＩＴ０に反映されないため、垂直方向に対する９６ｘ９６画素のアドオンパターンのずれが起きず規則正しく並んでしまっている。このようなランダム性のないアドオンパターンは、視覚的に目立ってしまうため、画質劣化の原因となってしまっていた。
【００１６】
そこで本発明は、上記従来例に鑑みて成されたもので、１つの画像を複数のブロックに分けて処理を行うブロック処理においてアドオンパターンの生成を行う場合に、ブロック化せずに１つの画像データ（たとえば１ページに相当する画像データ）を１回で処理した場合と同等なパターン生成を行うことが可能な画像処理装置および画像処理方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するために本発明は以下の構成を有する。
【００１８】
複数の異なる色を用いて画像を形成する画像形成装置であって、
画像情報を入力するための画像入力手段と、
前記画像入力手段より入力された画像情報に画像処理を施す画像処理手段と、
前記画像処理手段からの出力画像情報に所定の情報を付加する情報付加手段と、
前記情報付加手段からの出力画像情報を記録媒体上に画像として形成する画像形成手段と、
前記画像入力手段と、前記画像処理手段と、前記情報付加手段と、
画像形成手段を制御するための制御手段とを備え、
画像形成を複数の矩形領域に分割して行う場合に、前記制御手段は、前記矩形領域の座標位置を示す基準位置情報と、前記情報付加手段において情報を付加する座標位置を示す情報付加位置情報を元に、前記情報付加手段の内部状態を算出し、前記内部状態の設定を行う。
【００１９】
更に好ましくは、前記複数の矩形領域はおのおのが座標空間上で重複する部分が無い。
【００２０】
更に好ましくは、前記矩形領域の基準位置情報は、画像形成される領域の任意の座標位置を取りうる。
【００２１】
更に好ましくは、前記情報付加手段は、複数の異なる色のうち特定の一色で情報を付加する。
【００２２】
更に好ましくは、前記情報付加位置情報は、画像形成装置の機種番号あるいは機体番号を示す。
【００２３】
あるいは、画像をブロック単位に分割して処理する画像処理装置であって、
画像全体における変調ライン番号をカウントする変調ラインカウンタと、
変調ライン内におけるライン番号をカウントするラインカウンタと、
画像全体にわたるライン中における画素の位置をカウントする画素カウンタと、
前記変調ラインカウンタと前記ラインカウンタと前記画素カウンタとにより特定される位置の画素について、濃度を変化させるパターン加算手段と、
前記変調ラインカウンタと前記ラインカウンタと前記画素カウンタのそれぞれについて、注目ブロックにおける初期値を、画像全体における当該注目ブロックの位置に応じて決定して与える初期値決定手段とを備える。
【００２４】
更に好ましくは、スキャナで読み取られた画像について、請求項６記載の画像処理装置によりブロック単位で処理し、処理された画像を印刷出力する。
【００２５】
更に好ましくは、装置に固有の識別子を保持する保持手段を更に備え、前記パターン加算手段は、前記識別子に対応する画素位置について対応する画素の濃度を変化させる。
【発明の実施の形態】
本発明の画像処理装置の実施形態である画像形成装置（たとえば複写機）について、図面を参照しながら説明する。図４は画像形成装置の構成を示すブロック図である。１００１は画像情報入力部であり、図示していない前段のイメージセンサや、ネットワーク経由でパソコンなどから画像情報が入力される。１００２は画像処理部であり、画像入力部１００１から入力された画像情報に対して、Ｌｏｇ変換、ＣＭＹＫへの色空間変換や、後段の印刷部１００４の特性に合わせた、ガンマ変換や擬似中間処理が行われる。１００３はアドオン処理部であり、画像処理部１００２から出力された画像情報に対して、制御部１００５からの制御にしたがって、アドオン処理をおこなう。１００４はレーザビームプリンタ等の印刷部であり、アドオン処理部１００３からの画像情報を印刷する。１００５はＣＰＵ等の制御部であり、１００１〜１００４の各ブロックを制御する。制御部１００５においては、ＣＰＵは制御部１００５に設けられたＲＡＭあるいはＲＯＭに格納されたプログラムを実行することで、後述する制御部としての機能を実現する。その際に、メモリとしては制御部１００５に含まれるＲＡＭを利用する。そのため、後述する制御部における計算や、アドオン処理パターン生成部に対して入力されるパラメータのために用いられる記憶領域は、そのＲＡＭを用いて実現している。
【００２６】
この画像形成装置は、ブロック単位で処理を行う装置であっても、ブロック単位でなく処理を行う装置であっても何れでも良いが、ブロック単位で処理を行う場合には、制御部１００５は信号ＭＵＬＴとして’１’を出力する。これはたとえば、ＲＯＭ１１に製造番号等とともに処理方式を記録しておき、それに応じて出力させるなどの方法で実現できる。そしてブロック処理の場合には、画像情報入力部１００１、画像処理部１００２、アドオン処理部１００３、印刷部１００４は、ブロック単位で処理を行い、ブロック単位で下流の処理部に対してデータを転送する。
【００２７】
図１に、本発明のアドオン処理部１００３の構成を示す。１１はＲＯＭであり、複写装置の機体番号が格納されている。１２は暗号化部であり、前記機体番号がアドオン処理パターンに反映されるように暗号化を行い、アドオンパターンのオフセット値ｏｆｆｓｔ０〜７として、制御部１００５及びアドオン処理パターン生成部１４に出力する。制御部１００５は、オフセット値ｏｆｆｓｔ０〜７と、ブロック処理の始点の位置情報から、後述する水平画素カウンタＨＣＮＴのブロック処理の１ライン目の初期値ｈ＿ｏｆｓｔと、変調ラインカウンタＶＣＮＴＡの初期値ｖ＿ｏｆｓｔａと、ドットセットラインカウンタのＶＣＮＴＢの初期値ｖ＿ｏｆｓｔｂを算出し、アドオン処理パターン生成部１４に出力する。また、ブロック処理かそうでないかを切り替えるためのブロック処理切り替え信号ＭＵＬＴもアドオン処理パターン生成部１４に出力する。
【００２８】
アドオン処理パターン生成部１４は、前記オフセット値のｏｆｆｓｔ０〜７、前記初期値ｈ＿ｏｆｓｔ，  ｖ＿ｏｆｓｔａ，  ｖ＿ｏｆｓｔｂと、図４には図示していない、画像処理ブロック１００２からの水平同期信号ＨＳＹＮＣ＿ＩＮ，  垂直同期信号ＶＳＹＮＣ＿ＩＮ，  水平有効期間信号ＨＥＮＢ＿ＩＮ，  垂直有効期間信号ＶＥＮＶ＿ＩＮに従って、所望のタイミングでアドオンする為のタイミング信号ＡＤＮ＿ＥＮを生成し、アドオン処理パターン加算部１５に出力する。なお、水平同期信号ＨＳＹＮＣ＿ＩＮ，  垂直同期信号ＶＳＹＮＣ＿ＩＮ，  水平有効期間信号ＨＥＮＢ＿ＩＮ，垂直有効期間信号ＶＥＮＶ＿ＩＮは処理単位で生成されるために、ブロック処理の場合には、各ブロック毎にこれらの信号が発生する。
【００２９】
アドオン処理パターン加算部１５は、図４の画像処理ブロック１００２からの入力データＤ＿ＩＮであるＹ，Ｍ，Ｃ，Ｋの画像情報のうち、特定の色情報（本実施形態ではイエロー）に対して、タイミング信号ＡＤＮ＿ＥＮ＝’１’の時に、アドオンデータの加算を行う。そして、加算後の画像情報をＤ＿ＯＵＴに出力する。ここで、加算されるデータは図６の説明でも述べたように、符号付の濃度データであり、アドオン処理パターン加算部１５での処理は、前記符号付濃度データが正の時加算処理、負の時減算処理となる。
【００３０】
次に図２を用いて、アドオン処理パターン生成部１４の構成を説明する。なお図２においては、信号ＭＵＬＴ，ＶＳＹＮＣ，ＩＮＴ＿ＬＤ，ＩＮＴ＿ＬＤ＿Ｄを除いて、複数桁（ビット）の信号であるが、簡略化して表記している。ことに、加算器やカウンタ、Ｄ−ＦＦは、アドオン処理パターンの生成に必要な桁数を有する。
【００３１】
まず、図２における信号の意味を予め説明しておく。これらの信号の生成の方法等は後述する。
（１）ｏｆｓｔ０…ｏｆｓｔ７：図８にて説明した意味を持つ。すなわち、ｏｆｓｔ１，…，ｏｆｓｔ７は、アドオンパターン内においてアドオンパターンが書き込まれるドットセット（以下アドオンドットセットと呼ぶ。）をラスタ順に操作した場合における、隣接するアドオンドットセット間の水平方向のピッチを表す。画像形成装置のシリアル番号、固有の番号に基づいて決定される。ｏｆｓｔ０は、２つのアドオンパターン間にまたがった、注目アドオンパターンの先頭のアドオンドットセットと、その直上のアドオンパターンの最後のアドオンドットセットとの間のピッチを表す。
（２）ｏｆｓｔ＿ｓｅｌ：ｏｆｓｔ０，…，ｏｆｓｔ７のうちいずれを水平画素カウンタＨＣＮＴの初期値の計算に用いるか選択するための信号である。
（３）ｈ＿ｏｆｓｔ：注目ブロックにおける水平画素カウンタＨＣＮＴの初期値を表す。
（４）ｖ＿ｏｆｓｔａ：注目ブロックにおける変調ラインカウンタＶＣＮＴＡの初期値を表す。
（５）ｖ＿ｏｆｓｔｂ：注目ブロックにおけるドットラインカウンタＶＣＮＴＢの初期値を表す。
（６）ＩＮＩＴ＿ＬＤ：各変調ラインの先頭において、水平画素カウンタＨＣＮＴの初期値を変更するタイミングを示す信号である。
（７）Ｈ＿ＩＮＩＴｎ：変調ラインカウンタＶＣＮＴＡの値に対応して定まる水平画素カウンタＨＣＮＴの初期値である。
（８）ＡＤＥＮ＿ＥＮ：アドオンイネーブル信号である。この信号がオンのときに、アドオン処理が実行される。
【００３２】
さて、図２において、２０１は８ｔｏ１セレクタであり、以下に示すように、後述するデコーダ２１２からのオフセット選択信号ｏｆｓｔ＿ｓｅｌの制御により、変調ラインに適したアドオンパターンのオフセット値ｏｆｓｔ０〜７（図８参照）を以下の関係で選択し、加算器２０３に出力する。
ｏｆｓｔ＿ｓｅｌ＝０の時、ｏｆｓｔ０を選択
ｏｆｓｔ＿ｓｅｌ＝１の時、ｏｆｓｔ１を選択
ｏｆｓｔ＿ｓｅｌ＝２の時、ｏｆｓｔ２を選択
ｏｆｓｔ＿ｓｅｌ＝３の時、ｏｆｓｔ３を選択
ｏｆｓｔ＿ｓｅｌ＝４の時、ｏｆｓｔ４を選択
ｏｆｓｔ＿ｓｅｌ＝５の時、ｏｆｓｔ５を選択
ｏｆｓｔ＿ｓｅｌ＝６の時、ｏｆｓｔ６を選択
ｏｆｓｔ＿ｓｅｌ＝７の時、ｏｆｓｔ７を選択
信号ｏｆｓｔ＿ｓｅｌの値の決定方法については後述する。
【００３３】
２０２は２ｔｏ１セレクタであり、前記ブロック処理切り替え信号ＭＵＬＴ＝’１’（すなわちブロック処理）かつ垂直同期信号ＶＳＹＮＣ＝’１’の時は、前記水平画素カウンタＨＣＮＴのブロック処理１ライン目の初期値ｈ＿ｏｆｓｔを選択し、加算器２０３に出力する。それ以外の場合は加算器２０３に’０’を出力する。そして、加算器２０３により、ブロック処理開始時には水平画素カウンタＨＣＮＴの初期値（セレクタ２０１の出力＋ｈ＿ｏｆｓｔ）が、それ以外の場合にはセレクタ２０１で選択されたオフセット値ｏｆｓｔ０〜７が加算器２０４に入力される。加算器２０４は、変調ラインが変化したときに、水平画素カウンタＨＣＮＴの初期値にオフセット値ｏｆｓｔ０〜７を加算するための加算器である。２０５は加算器２０４の出力に対して以下の制限を加えるためのリミッタであり、加算器２０４出力≧アドオンパターンサイズ（パターンの１辺の画素数であり、本実施形態では９６）の時に、（リミッタ２０５出力＝加算器２０４出力  −  アドオンパターンサイズ（本実施形態では９６））となるよう加算器２０４の出力を制限する。
【００３４】
リミッタ２０５の出力は２ｔｏ１セレクタ２０６を通して、初期値変更信号ＩＮＩＴ＿ＬＤ＝’１’の時にＤ−ＦＦ２０６に取り込まれる。初期値変更信号ＩＮＩＴ＿ＬＤはデコーダ２１４により生成されるが、その説明は後述する。
【００３５】
Ｄ−ＦＦ２０６の出力は、水平画素カウンタＨＣＮＴの初期値Ｈ＿ＩＮＩＴｎ（ｎ＝０〜７）として、加算器２０４と水平画素カウンタ２０８に出力される。水平画素カウンタ２０８への初期値Ｈ＿ＩＮＩＴｎ（ｎ＝０〜７）のロードは、ＨＳＹＮＣを１クロック遅延させた信号ＨＳＹＮＣ＿Ｄ＝’１’の時に行われる。そして、水平有効期間信号ＨＥＮＢ＝’１’の期間、水平画素カウンタ２０８は画素クロックのカウント動作を行い、カウンタ値ＨＣＮＴをデコーダ２１２に出力する。
【００３６】
２１０は２ｔｏ１のセレクタであり、ブロック処理切り替え信号ＭＵＬＴ＝’１’の時は、変調ラインカウンタＶＣＮＴＡの初期値ｖ＿ｏｆｓｔａを選択し、変調ラインカウンタ２１１に出力する。ＭＵＬＴ＝’０’の時は、変調ラインカウンタ２１１に対して’０’を初期値として出力する。初期値ｖ＿ｏｆｓｔａの算出については後述する。ここで、変調ラインカウンタ２１１は、セレクタ２１０からの初期値を、垂直同期信号ＶＳＹＮＣ＝’１’のタイミングでロードする。そして変調ライン数をカウントしてそのカウンタ値ＶＣＮＴＡをデコーダ２１４に出力する。変調ライン数のカウントは、ドットセットラインカウンタ２１３のカウント値ＶＣＮＴＢが０でかつＨＳＴＮＣ＝’１’のタイミングで行われる。
【００３７】
また、２１２は２ｔｏ１のセレクタであり、前記ブロック処理切り替え信号ＭＵＬＴ＝’１’の時は、前記ドットセットラインカウンタＶＣＮＴＢの初期値ｖ＿ｏｆｓｔｂを選択し、ドットセットラインカウンタ２１３に出力する。ＭＵＬＴ＝’０’の時は、ドットセットラインカウンタ２１３に対して’０’を初期値として出力する。ここで、ドットセットラインカウンタ２１３は、セレクタ２１２からの初期値を垂直同期信号ＶＳＹＮＣ＝’１’のタイミングでロードする。そしてＨＳＹＮＣのパルス数をカウントしてそのカウンタ値ＶＣＮＴＢをデコーダ２１４に出力する。
【００３８】
デコーダ２１４は、水平ラインカウンタ２０８の出力ＨＣＮＴと、変調ラインカウンタ２１１の出力ＶＣＮＴＡと、ドットセットラインカウンタ２１３の出力ＶＣＮＴＢをデコードして、図１６で示したタイミングで、アドオンイネーブル信号ＡＤＮ＿ＥＮを出力する。また、図１６に示したタイミングで、初期値変更信号ＩＮＩＴ＿ＬＤを出力する。またオフセット選択信号ｏｆｓｔ＿ｓｅｌに関しては以下のように出力する。
ＶＣＮＴＡ＝７の時、ｏｆｓｔ＿ｓｅｌ＝０
ＶＣＮＴＡ＝６の時、ｏｆｓｔ＿ｓｅｌ＝１
ＶＣＮＴＡ＝５の時、ｏｆｓｔ＿ｓｅｌ＝２
ＶＣＮＴＡ＝４の時、ｏｆｓｔ＿ｓｅｌ＝３
ＶＣＮＴＡ＝３の時、ｏｆｓｔ＿ｓｅｌ＝４
ＶＣＮＴＡ＝２の時、ｏｆｓｔ＿ｓｅｌ＝５
ＶＣＮＴＡ＝１の時、ｏｆｓｔ＿ｓｅｌ＝６
ＶＣＮＴＡ＝０の時、ｏｆｓｔ＿ｓｅｌ＝７
次に図１６を用いて、デコーダ２１４によるアドオンイネーブル信号の生成について説明する。ＶＳＹＮＣは垂直同期信号であり、ＶＳＹＮＣ＝’１’のタイミングで、内部のカウンタが初期化され、１ページ分の処理が始まる。ＨＳＹＮＣは水平同期信号であり、各ラインの先頭でＨＳＹＮＣ＝’１’となる。ＶＣＮＴＡは図８で説明した変調ライン７〜０のうちどの変調ラインの処理を行っているか示すための変調ラインカウンタであり、１２ラインごとにデクリメントする３ビットのリングカウンタである。ＶＣＮＴＢは垂直方向に隣接するドットセット間のライン数を数えるためのドットセットラインカウンタであり、１１〜０の値で変化するリングカウンタである。Ｈ＿ＩＮＴは水平画素カウンタＨＣＮＴの初期値を示しており、変調ラインカウンタＶＣＮＴＡがデクリメントする毎に初期値変更信号ＩＮＩＴ＿ＬＤ＝’１’になる。また、ＨＳＹＮＣ  ＝’１’のタイミングでＨＣＮＴに初期値がロードされる。
【００３９】
また、変調ラインカウンタＶＣＮＴＡ＝’２’時の水平画素カウンタＨＣＮＴの動作例もその下に示す。ＨＳＹＮＣ＝’１’の時、初期値Ｈ＿ＩＮＩＴ＝Ｈ＿ＩＮＩＴｎをロードする（図ではＨ＿ＩＮＩＴ５）。ここで、Ｈ＿ＩＮＩＴｎ（ｎ＝０〜７）はそれぞれの変調ラインでの水平画素カウンタＨＣＮＴの初期値である。その後水平画素カウンタＨＣＮＴは水平有効期間信号ＨＥＮＢ＝’１’の間、  ９５〜０の値でリングカウントを行う。もちろん、ブロックサイズが９６ドットに満たない場合には、カウント途中で次のＨＳＹＮＣが立ち上がり、再初期化される。そして次の変調ラインであるＶＣＮＴＡ＝’１’の時、ＩＮＩＴ＿ＬＤ  ＝’１’のタイミングで同様に初期値Ｈ＿ＩＮＩＴ＝Ｈ＿ＩＮＩＴ１がロードされ、リングカウントが行われる。これらの動作はＶＣＮＴＡ＝’０’まで繰り返され、ＶＣＮＴＡ＝’７’の時、再び初期値Ｈ＿ＩＮＩＴ＝Ｈ＿ＩＮＩＴ０がロードされる。ただし、ＶＣＮＴＡの値は、ブロックサイズが９６ドット（すなわち８変調ライン）に満たない場合には、ＶＳＹＮＣ信号によって初期化される。
【００４０】
図１６の例は、図１５に示すように、注目ブロック１５０１は、変調ライン３（ＶＣＮＴＡ＝４）に一部かかり、アドオンパターンの境界をまたいで次のアドオンパターンの変調ライン１（ＶＣＮＴＡ＝６）まで及ぶ。ブロックサイズはアドオンパターンよりも小さく、図１５では６４ｘ６４画素と想定している。ＶＣＮＴＢは１変調ラインにおいて、１１から０へとライン毎に減少する。矢印１５０２，１５０３は画素の入力される順序を示す。
【００４１】
ここで図１６を参照すると、ＶＳＹＮＣに同期して、ＶＣＮＴＡにｖ＿ｏｆｓｔａ＝４が、ＶＣＮＴＢにｖ＿ｏｆｓｔｂ＝２が初期値としてロードされる。そして、ＶＣＮＴＡ＝２の変調ラインについては、ＨＣＮＴの初期値Ｈ＿ＩＮＩＴ３としては２０が与えられている。これにより、ＶＣＮＴＢ＝１１〜８に相当するラインにおいて、ＨＣＮＴ＝９０〜８７の画素についてアドオンイネーブルをオンとしている。
【００４２】
ここで、初期値Ｈ＿ＩＮＩＴの算出方法は、アドオンパターン単位では従来例と同様であって以下のようになる。
Ｈ＿ＩＮＩＴ０  ＝  Ｈ＿ＩＮＩＴ７  ＋  ｏｆｓｔ０
Ｈ＿ＩＮＩＴ１  ＝  Ｈ＿ＩＮＩＴ０  ＋  ｏｆｓｔ１
Ｈ＿ＩＮＩＴ２  ＝  Ｈ＿ＩＮＩＴ１  ＋  ｏｆｓｔ２
Ｈ＿ＩＮＩＴ３  ＝  Ｈ＿ＩＮＩＴ２  ＋  ｏｆｓｔ３
Ｈ＿ＩＮＩＴ４  ＝  Ｈ＿ＩＮＩＴ３  ＋  ｏｆｓｔ４
Ｈ＿ＩＮＩＴ５  ＝  Ｈ＿ＩＮＩＴ４  ＋  ｏｆｓｔ５
Ｈ＿ＩＮＩＴ６  ＝  Ｈ＿ＩＮＩＴ５  ＋  ｏｆｓｔ６
Ｈ＿ＩＮＩＴ７  ＝  Ｈ＿ＩＮＩＴ６  ＋  ｏｆｓｔ７
但し、Ｈ＿ＩＮＩＴｎ（ｎ＝０〜７）  ≧  ９６の時、Ｈ＿ＩＮＩＴｎ  ＝  Ｈ＿ＩＮＩＴｎ  −  ９６  ・・・（式１０６）。
【００４３】
そして本実施形態では、これを、ブロックについての初期値ｈ＿ｏｓｆｔを与えることで、ブロックをアドオンパターン上に投影した状態におけるＨ＿ＩＮＩＴの値を生成する。初期値ｈ＿ｏｓｆｔの生成手順については後述する。
【００４４】
アドオンパターンを生成するタイミングも図１６に示すとおりである。本実施形態では、変調ライン０については、前記ドットセットラインカウンタＶＣＮＴＢ＝１１〜８でかつ前記水平画素カウンタＨＣＮＴ＝９０〜８７，  ６６〜６３の時、アドオンイネーブル信号ＡＮＤ＿ＥＮ＝’１’となり、図８で示した変調ライン０のドットセット１０５０２，１０５０３が生成される。また変調ライン１〜７については、前記ドットセットラインカウンタＶＣＮＴＢ＝１１〜８でかつ前記水平画素カウンタＨＣＮＴ＝９０〜８７の時、アドオンイネーブル信号ＡＮＤ＿ＥＮ＝’１’となり、変調ライン１〜７のドットセットがそれぞれ生成される。
図１６においては、ＶＣＮＴＡ＝２、ＶＣＮＴＢ＝１１のラインについての例を示した。ＨＣＮＴの初期値は２０がセットされ、カウントダウンされて値が９０〜８７となる画素について、ＡＤＮ＿ＥＮ信号が発生される。そのアドオンパターンが図１５のパターン１５０２に相当する。
【００４５】
＜ブロック毎の初期値の算出手順＞
次に図３及び図１４を用いて、制御部１００５における、注目ブロックにおける前記水平画素カウンタＨＣＮＴのブロック処理の１ライン目の初期値ｈ＿ｏｆｓｔと、変調ラインカウンタＶＣＮＴＡの初期値ｖ＿ｏｆｓｔａと、ドットセットラインカウンタのＶＣＮＴＢの初期値ｖ＿ｏｆｓｔｂの算出手順を説明する。図１４は、図１５と同じブロックについて例示した図である。制御部１００５は記述の通りＣＰＵなどにより実現され、これら算出方法は、このＣＰＵが制御部１００５に含まれるメモリ１００５ａに、変数及び目的の初期値を格納する領域を設けて、その上で算出される。算出方法は、同じくメモリ１００５ａに格納されたプログラムによって後述する数式や手順を実行させて実現される。また、制御部１００５は、図３に示す注目ブロックの先頭位置の、画像全体における座標値（Ｈ，Ｖ）を有する。この座標値は、ブロック処理の場合には、たとえばブロック単位で転送されるパケットに画像の再構成のために付随しており、制御部１００５はアドオン処理部から、処理対象のブロックの座標値を獲得して、以下説明する処理を行うことができる。あるいは、ブロック単位でラスタ順に転送される場合には、画像の先頭から垂直方向及び水平方向についてそれぞれブロックのサイズを積算することで、注目ブロックのアドレスをアドオン処理部１００３において算出することもできる。この場合にも制御部１００５は、アドオン処理部から座標（Ｈ，Ｖ）を得る。
【００４６】
図３において３１はブロック処理の１単位であり、注目ブロックである。３２がその始点の座標（Ｈ，Ｖ）である。制御部は前述のようにこれを獲得すると一旦メモリに格納しておく。まず、始点の垂直方向の座標Ｖについて、注目ブロックの始点座標までの９６ｘ９６画素のアドオンパターンの繰り返し数ｐと、アドオンパターンの下端境界から注目ブロックの始点までのライン数Ｖａを算出する。なお、ここではアドオンパターンのサイズを９６×９６画素で説明するが、もちろん他の値を採用する場合もあり得る。
ｐ  ＝  ｉｎｔ（Ｖ／９６）      −−−  （式３−１）
Ｖａ  ＝  Ｖ  −  ９６  ｘ  ｐ  −−−  （式３−２）
ここで、ｉｎｔは整数演算子であり、小数点以下の切捨てを行う。
【００４７】
次に、Ｖａに含まれる変調ライン（１２画素高さ）の繰り返し回数（すなわちＶａに含まれる変調ライン数）ｑと、変調ラインの境界から注目ブロックの始点までのライン数Ｖｂとを算出する。
ｑ  ＝  ｉｎｔ（Ｖａ／１２）      −−−  （式３−３）
Ｖｂ  ＝  Ｖａ  −  １２  ｘ  ｑ  −−−  （式３−４）。
【００４８】
注目ブロック直上のアドオンパターンの下端境界から注目ブロックの始点までのライン数Ｖａに含まれる変調ライン数ｑと、注目ブロック直上の変調ラインの下端境界から注目ブロックの始点までのライン数Ｖｂとより、変調ラインカウンタＶＣＮＴＡの初期値ｖ＿ｏｆｓｔａ及びドットセットラインカウンタのＶＣＮＴＢの初期値ｖ＿ｏｆｓｔｂは以下のように算出される。
ｖ＿ｏｆｓｔａ  ＝  ７  −  ｑ  −−−  （式３−５）
ｖ＿ｏｆｓｔｂ  ＝  １１  −  ｖｂ  −−−（式３−６）
図１４に示したｖ＿ｏｆｓｔａは、アドオンパターン１４０２に対応付けられた注目ブロック１４０１における変調ラインカウンタＶＣＮＴＡの初期値である。ｖ＿ｏｆｓｔｂは、ブロックの先頭ラインのラインカウンタＶＣＮＴＢの初期値である。各カウンタ値の意味は、図９及び図１０で説明したものと全く同様である。
【００４９】
次に、ｈ＿ｏｆｓｔの算出方法を説明する。まず、ブロック３２の始点の水平方向の座標Ｈに対する、９６ｘ９６画素のアドオンパターンの境界からはみ出している画素数Ｈａを算出する。
Ｈａ  ＝  Ｈ  −  ｉｎｔ（Ｈ／９６）＊９６−−−  （式３−７）
続いて、（９６  ｘ  ｐ−１）ライン目における、水平画素カウンタＨＣＮＴの初期値Ｈ＿ＩＮＩＴ７（ｐ−１）を算出するプログラムの抜粋を以下に示す。ここでｐは、垂直方向についての、注目ブロックの始点座標までの９６ｘ９６画素のアドオンパターンの繰り返し数である。すなわち（９６  ｘ  ｐ−１）ライン目は、注目ブロック直上のアドオンパターンの直下のラインを指す。
Ｈ＿ＩＮＩＴ７（０）  ＝  ０；
ｆｏｒ（ｉ＝１，ｉ＝９６）    Ｈ＿ＩＮＩＴ７（ｉ）  ＝  Ｈ＿ＩＮＩＴ７（ｉ）  −  ９６；
｝
ここで、ｉは整数である。この手順の意味するところは、ｏｆｓｔ０〜ｏｆｓｔ７の合計値に（ｐ−１）を乗じた値を９６を法として算出し、その値をＨ＿ＩＮＩＴ７（ｐ−１）の値として返すというものである。この値は、画像全体に対する、注目ブロックのうち、処理しようとする部分が属するアドオンパターンの水平方向に対するずれ量を表す。
図１４は、制御部１００５において算出される各種オフセット値の意味を説明するための図である。図１４においては、Ｈ＿ＩＮＩＴ７（ｐ−１）は、注目ブロック１４０１において先頭部分が属するアドオンパターン１４０２の、画像全体の先頭に位置するアドオンパターンに対する水平方向のずれ量を表す。
【００５０】
次に、水平画素カウンタＨＣＮＴブロック処理の１ライン目の初期値のｈ＿ｏｆｓｔを以下のプログラムにより算出する。
ｈ＿ｏｆｓｔ  ＝  Ｈ＿ＩＮＩＴ７（ｐ−１）；
ｆｏｒ（ｎ＝１，ｎ＝９６）    ｈ＿ｏｆｓｔ  ＝  ｈ＿ｏｆｓｔ  −  ９６；
｝
ｈ＿ｏｆｓｔ  ＝  ｈ＿ｏｆｓｔ  −  Ｈａ  ＋  １；
ここで、ｎは整数である。
【００５１】
この手順の意味するところを図１４で説明する。ｆｏｒ文の中では、画像全体の中で、注目ブロック１４０１の先頭部分が属するアドオンパターン１４０２の、画像の先頭のアドオンパターンに対する水平方向のオフセットＨ＿ＩＮＩＴ７（ｐ−１）に、アドオンパターン１４０２に含まれる注目ブロック１４０１の先頭までの変調ライン数ｑ（前述したｑと同一）の分だけ、アドオンドットセット間の水平方向のオフセットｏｆｓｔｎを、ｎ＝０（すなわちｏｆｓｔ０）から順に加算した値が求められる。この値は、図１４においては、アドオンパターン１４０２における注目ブロックの先頭ラインについての水平画素カウンタの初期値Ｈ＿ＩＮＩＴに相当する。ただし、値は９６で除した剰余であれば十分である。その値から、上記手順の最終文において、Ｈａ−１すなわちアドオンパターンと注目ブロックとのずれの分だけ更にずらすことで、注目ブロックにおける先頭ラインについてのＨＣＮＴの初期値ｈ＿ｏｆｓｔが得られる。カウンタ値ＨＣＮＴの意味は、図９及び図１０で説明したものと同様である。図１４においては、基準位置１４０３について、その位置からブロックの先頭までの画素数を９６を法として減じた値がｈ＿ｏｆｓｔとなる。
【００５２】
これらの演算を制御部１００５により実行して各カウンタの初期値ｈ＿ｏｆｓｔ，ｖ＿ｏｆｓｔａ，ｖ＿ｏｆｓｔｂを算出し、ブロック処理の開始時に（すなわちｖｓｙｎｃに同期して）対応するカウンタにロードすることにより、任意始点座標をもつのブロックにおいて、アドオン処理パターン生成部１４によるアドオンパターンの生成は可能となる。すなわち、ｖ＿ｏｆｓｔａとしては、注目ブロックの先頭ラインが属する変調ラインに相当するＨＣＮＴＡの値が与えられる。またｖ＿ｏｆｓｔｂとしては、注目ブロックの先頭ラインが属する変調ラインにおけるＨＣＮＴＢに相当する値が与えられる。ＨＣＮＴは、変調ライン毎のアドオンドットセットの位置においてＨＣＮＴ＝９０となるように初期値が与えられる。そのため、ｈ＿ｏｆｓｔとしては、注目ブロックに属する変調ライン毎に、アドオンドットセットの位置においてＨＣＮＴ＝９０となるように初期値が与えられる。図１４においては、（９５−ｈ＿ｏｆｓｔ）の値が、ブロックの先頭から基準位置（ＨＣＮＴ＝０の位置）１４０３までの画素数となるように初期値ｈ＿ｏｆｓｔが決定されている。
【００５３】
このように、制御部１００５は、各ブロック毎に、ブロックのアドオン処理の開始前に各カウンタの初期値ｈ＿ｏｆｓｔ，ｖ＿ｏｆｓｔａ，ｖ＿ｏｆｓｔｂを算出しておき、ｖｓｙｎｃに同期してカウンタにロードできるよう、たとえば図２のセレクタ２０２，２１０，２１２の’１’側の入力に接続されたレジスタにセットしておく。ブロックの処理に先立って座標を得るのは、制御部１００５が、直前のブロックの座標から先取り的に計算しておくことで容易に実現できる。
【００５４】
このようにして、本実施形態の画像形成装置は、変調ラインカウンタと前記ラインカウンタと前記画素カウンタのそれぞれについて、注目ブロックにおける初期値を、画像全体における当該注目ブロックの位置に対応させて決定して与えることで、ブロック処理を行う場合にも、アドオンドットセットを、画像全体として規則性を持たないように配置することができ、ブロック毎にアドオン処理をおこなうことによるパターンの規則性に起因する画像の劣化を防止できる。
【００５５】
以上、本実施形態の画像形成装置について説明した。本実施形態ではアドオン処理パターンの生成において、パターンの繰り返しを９６ｘ９６画素、変調ラインの繰り返しを１２画素、ドットセットのサイズを４ｘ４画素で行っているが、これらのパラメータは限定されたものでなく、複写装置の機体番号の桁数や、印刷される画像によって変更してもよい。もちろんブロックサイズもいかようにも設定できる。
【００５６】
また、本実施形態では、イエローを用いているが、人間の目で識別できないアドオン処理パターンであれば、印刷される画像によってアドオン処理パターンを別の色で生成しても良い。
【００５７】
なお、本発明は、複数の機器（例えばホストコンピュータ、インタフェイス機器、リーダ、プリンタなど）から構成されるシステムに適用しても、一つの機器からなる装置（例えば、複写機、ファクシミリ装置など）に適用してもよい。
【００５８】
また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体（または記録媒体）を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても達成される。たとえば、図１及び図２に示した論理回路は、コンピュータによりプログラムを実行することでソフトウエアによりだいたいすることが可能である。
【００５９】
この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコード自体およびプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【００６０】
また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム（ＯＳ）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。
【００６１】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。
【００６２】
【発明の効果】
本発明の画像形成装置によれば、カラープリンタやカラー複写機において、１つの画像を複数のブロックに分けて処理を行うブロック処理でアドオンパターンの生成を行う場合に、画像全体を１回で処理した場合と同等なパターン生成を行うことが可能な、画像形成装置を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態のアドオン処理部のブロック図である。
【図２】本発明の実施形態のアドオン処理パターン生成部を説明する図である。
【図３】ブロック処理の対象となる全体画像と、任意の１ブロックと、アドオン処理パターンのの位置関係を示す図である。
【図４】画像形成装置の構成を示す図である。
【図５】アドオン処理パターンを説明する図である。
【図６】アドオン処理パターンのドットセットを説明する図である。
【図７】従来技術のアドオン処理部の構成を示す図である。
【図８】アドオン処理パターンの詳細を示す図である。
【図９】、
【図１０】アドオン処理パターン生成部の動作を説明する図である。
【図１１】出力画像を１回で処理した場合のアドオン処理パターンを示す図である。
【図１２】、
【図１３】従来技術でブロック処理した場合のアドオン処理パターンの不具合を説明する図である。
【図１４】本発明について、注目ブロックとアドオン処理パターンの位置関係および各カウンタの初期値を示す図である。
【図１５】本発明について、注目ブロックとアドオン処理パターンの位置関係および各カウンタの初期値を示す図である。
【図１６】本実施形態の制御部及びアドオン処理パターン生成部の動作を説明する図である。
【符号の説明】
１１  ＲＯＭ
１２  暗号化部
１３  制御部
１４  アドオン処理パターン生成部
１５  アドオン処理パターン加算部
【図１】
2005051424.tif 000003
【図２】
2005051424.tif 000004
【図３】
2005051424.tif 000005
【図４】
2005051424.tif 000006
【図５】
2005051424.tif 000007
【図６】
2005051424.tif 000008
【図７】
2005051424.tif 000009
【図８】
2005051424.tif 000010
【図９】
2005051424.tif 000011
【図１０】
2005051424.tif 000012
【図１１】
2005051424.tif 000013
【図１２】
2005051424.tif 000014
【図１３】
2005051424.tif 000015
【図１４】
2005051424.tif 000016
【図１５】
2005051424.tif 000017
【図１６】
2005051424.tif 000018