(57)【要約】【課題】  この発明は、ＩＣカード、端末間で通信するデータに対し、第三者による不正なデータの取り込みや解析が困難となる為、セキュリティ性が向上する。【解決手段】  この発明は、共通の通信レートの切換えアルゴリズムを有したＩＣカードと端末との通信において、データ通信中に、その切換えアルゴリズムに従って１キャラクタ毎、または１電文毎に通信レートを切換えることにより、セキュリティ性を向上させるものである。【選択図】図１
2005073030.tif 000002
【特許請求の範囲】
【請求項１】
少なくともデータ格納用の第１のデータメモリを備える携帯可能電子媒体と、この携帯可能電子媒体とシリアルなデータ通信により接続され少なくともデータ格納用の第２のデータメモリを備える端末とからなる携帯可能電子媒体処理システムにおいて、
上記端末が、
上記第２のデータメモリに通信レートの切換えアルゴリズムをあらかじめ記憶する第１の記憶手段と、
この第１の記憶手段に記憶されている通信レートの切換えアルゴリズムに基づいて上記携帯可能電子媒体へデータを送信する第１の送信手段と、
上記第１の記憶手段に記憶されている通信レートの切換えアルゴリズムに基づいて上記携帯可能電子媒体からのデータを受信する第１の受信手段とを有し、
上記携帯可能電子媒体が、
上記第１のデータメモリに上記第２のデータメモリに記憶される通信レートの切換えアルゴリズムと同一の通信レートの切換えアルゴリズムをあらかじめ記憶する第２の記憶手段と、
この第２の記憶手段に記憶されている通信レートの切換えアルゴリズムに基づいて上記端末へデータを送信する第２の送信手段と、
上記第２の記憶手段に記憶されている通信レートの切換えアルゴリズムに基づいて上記端末からのデータを受信する第２の受信手段とを有する、
ことを特徴とする携帯可能電子媒体処理システム。
【請求項２】
上記通信レートの切換えアルゴリズムが、転送されるキャラクタ単位の通信レートの切換え、あるいは電文単位の通信レートの切換えであることを特徴とする請求項１に記載の携帯可能電子媒体処理システム。
【請求項３】
携帯可能電子媒体と、この携帯可能電子媒体とシリアルなデータ通信により接続される端末とからなる携帯可能電子媒体処理システムにおいて、
上記端末が、
あらかじめ設定されている通信レートの切換えアルゴリズムを送信する第１の送信手段と、
上記通信レートの切換えアルゴリズムに基づいて上記携帯可能電子媒体からのデータを受信する第１の受信手段とを有し、
上記携帯可能電子媒体が、
上記端末から供給される通信レートの切換えアルゴリズムに基づいて上記端末へデータを送信する第２の送信手段と、
上記通信レートの切換えアルゴリズムに基づいて上記端末からのデータを受信する第２の受信手段とを有する、
ことを特徴とする携帯可能電子媒体処理システム。
【請求項４】
上記通信レートの切換えアルゴリズムが、転送されるキャラクタ単位の通信レートの切換え、あるいは電文単位の通信レートの切換えであることを特徴とする請求項３に記載の携帯可能電子媒体処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、一般にＩＣカードと称される携帯可能電子媒体を扱う携帯可能電子媒体処理システムに関する。
【背景技術】
【０００２】
ＩＣカードと端末間のデータ通信において、データ通信中の通信レート（ボーレート）は一定である。（特許文献１参照）
従来は、このため、第三者による不正なデータの取り込みや解析が容易に行えるという問題点があった。
【特許文献１】特開平１−２１３７７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
この発明は、携帯可能電子媒体における第三者による不正なデータの取り込みや解析が容易に行えないようにでき、データ通信上のセキュリティを向上できることを目的としている。
【課題を解決するための手段】
【０００４】
この発明の携帯可能電子媒体取扱システムは、少なくともデータ格納用の第１のデータメモリを備える携帯可能電子媒体と、この携帯可能電子媒体とシリアルなデータ通信により接続され少なくともデータ格納用の第２のデータメモリを備える端末とからなるものにおいて、上記端末が、上記第２のデータメモリに通信レートの切換えアルゴリズムをあらかじめ記憶する第１の記憶手段と、この第１の記憶手段に記憶されている通信レートの切換えアルゴリズムに基づいて上記携帯可能電子媒体へデータを送信する第１の送信手段と、上記第１の記憶手段に記憶されている通信レートの切換えアルゴリズムに基づいて上記携帯可能電子媒体からのデータを受信する第１の受信手段とを有し、上記携帯可能電子媒体が、上記第１のデータメモリに上記第２のデータメモリに記憶される通信レートの切換えアルゴリズムと同一の通信レートの切換えアルゴリズムをあらかじめ記憶する第２の記憶手段と、この第２の記憶手段に記憶されている通信レートの切換えアルゴリズムに基づいて上記端末へデータを送信する第２の送信手段と、上記第２の記憶手段に記憶されている通信レートの切換えアルゴリズムに基づいて上記端末からのデータを受信する第２の受信手段とを有する。
【０００５】
この発明の携帯可能電子媒体取扱システムは、携帯可能電子媒体と、この携帯可能電子媒体とシリアルなデータ通信により接続される端末とからなるものにおいて、上記端末が、あらかじめ設定されている通信レートの切換えアルゴリズムを送信する第１の送信手段と、上記通信レートの切換えアルゴリズムに基づいて上記携帯可能電子媒体からのデータを受信する第１の受信手段とを有し、上記携帯可能電子媒体が、上記端末から供給される通信レートの切換えアルゴリズムに基づいて上記端末へデータを送信する第２の送信手段と、上記通信レートの切換えアルゴリズムに基づいて上記端末からのデータを受信する第２の受信手段とを有する。
【発明の効果】
【０００６】
以上詳述したように、この発明によれば、携帯可能電子媒体における第三者による不正なデータの取り込みや解析が容易に行えないようにでき、データ通信上のセキュリティを向上できる。
【発明を実施するための最良の形態】
【０００７】
［実施例１］
以下、図面を参照してこの発明のＩＣカード処理システム（携帯可能電子媒体処理システム）を説明する。  
このＩＣカード処理システムは、図１に示すように、端末（パソコン：ＰＣ）１とこの端末１と無線（非接触式）あるいはコネクタ（接触式）等で接続されるＩＣカード２とから構成されている。
【０００８】
端末１は、端末１の全体を制御する制御部３、制御用のプログラムが記憶されていたりキャラクタごとあるいは１電文ごとに変化する（切換る）通信レート切換えアルゴリズムの記憶テーブル４ａ等があらかじめ格納されるメモリ（ＲＯＭ）４、データ記憶用のＲＡＭ５、ＩＣカード２とのインターフェースを行うＩＣカードインターフェース部６、図示しない発信機からの信号に基づいて基準クロックを生成する基準クロック生成部７、基準クロックを分周して記憶テーブル４ａの通信レート切換えアルゴリズムに基づく通信レートのクロックを出力するクロック出力部８、電源部９、操作指示を行うキーボード等の操作部（図示しない）、操作案内等が表示される表示部（図示しない）により構成されている。
ＩＣカードインターフェース部６には、ＩＣカード２とデータの入出力を行うデータ入出力部１１、ＩＣカード２に電源を供給する電源出力部１２、ＩＣカード２に基準クロックを出力する基準クロック出力部１３、ＩＣカード２にリセット信号を出力するリセット信号出力部１４を有する。
【０００９】
ＩＣカード２は、図２に示すように、ＩＣカード２の全体を制御するＣＰＵ（制御素子）２１、カード内部動作の制御用のプログラムが記憶されていたりキャラクタごとあるいは１電文ごとに変化する通信レート切換えアルゴリズムの記憶テーブル２２ａがあらかじめ記憶されているマスクＲＯＭ（プログラムメモリ）２２、端末１と交換する電文の送受信バッファとＣＰＵ２１の処理中のデータの一時格納バッファとして利用されるＲＡＭ（ワーキングメモリ）２３、ＥＥＰＲＯＭ等で構成されるデータメモリ２４、リーダライタ３とのデータのやり取りを行うインターフェース部２５、マスクＲＯＭ２２の記憶テーブル２２ａに格納されている通信レート切換えアルゴリズムに基づいて上記インターフェース部２５により受信した基準クロックを分周した通信レートのクロックを出力するクロック出力部２６により構成されている。上記インターフェース部２５には、端末１とデータの入出力を行うデータ入出力部３１、端末１からの電源が供給される電源入力部３２、端末１からの基準クロックが供給される基準クロック入力部３３、端末１からのリセット信号が供給されるリセット信号入力部３４を有する。
【００１０】
次に、上記のような構成において、１キャラクタ（１電文）ごとの送信処理について、図３に示すフローチャートを参照しつつ説明する。  
この場合、端末１内のＲＯＭ４の記憶テーブル４ａ、及びＩＣカード２のマスクＲＯＭ２２の記憶テーブル２２ａに通信レート切換えアルゴリズム（ここでは通信レートが４８００ｂｐｓ→９６００ｂｐｓ→１９２００ｂｐｓ→４８００ｂｐｓ、…を繰り返すアルゴリズムと仮定する）があらかじめ格納されている。
【００１１】
たとえば今、端末１とＩＣカード２のデータ通信を開始する。
【００１２】
すなわち、端末１の制御部５はＲＯＭ４の記憶テーブル４ａの通信レート切換えアルゴリズムの１番目の通信レートとして「４８００ｂｐｓ」を読出し、対応する制御信号をクロック出力部８へ出力する。これにより、クロック出力部８は４８００ｂｐｓのクロックを生成し、インターフェース部６に出力する。この結果、インターフェース部６は、制御部５からの１キャラクタ（１電文）を通信レート４８００ｂｐｓにてＩＣカード２へ送信する。
【００１３】
これにより、端末１からＩＣカード２へ通信レート４８００ｂｐｓで１キャラクタ（１電文）を送信する（ＳＴ１）。
【００１４】
この送信後、端末１はアルゴリズムに従い通信レートを４８００ｂｐｓ→９６００ｂｐｓへ変更する（ＳＴ２）。
【００１５】
すなわち、端末１の制御部５は終了コード等によりインターフェース部６からの１キャラクタ（１電文）の送信終了を判断し、ＲＯＭ４の記憶テーブル４ａの通信レート切換えアルゴリズムの２番目の通信レートとして「９６００ｂｐｓ」を読出し、対応する制御信号をクロック出力部８へ出力する。これにより、クロック出力部８は９６００ｂｐｓのクロックを生成し、インターフェース部６に出力する。
【００１６】
また、ＩＣカード２は端末１からの１キャラクタ（１電文）を通信レート４８００ｂｐｓで受信する（ＳＴ３）。
【００１７】
すなわち、ＩＣカード２のＣＰＵ２１はマスクＲＯＭ２２の記憶テーブル２２ａの通信レート切換えアルゴリズムの１番目の通信レートとして「４８００ｂｐｓ」を読出し、対応する制御信号をクロック出力部２６へ出力する。これにより、クロック出力部２６は４８００ｂｐｓのクロックを生成し、データ入出力部３１に出力する。この結果、データ入出力部３１は、端末１のインターフェース部６からの１キャラクタ（１電文）を通信レート４８００ｂｐｓにて受信し、ＲＡＭ２３へ出力する。
【００１８】
この受信後、ＩＣカード２はアルゴリズムに従い通信レートを４８００ｂｐｓ→９６００ｂｐｓへ変更する（ＳＴ４）。
【００１９】
すなわち、ＩＣカード２のＣＰＵ２１は終了コード等により１キャラクタ（１電文）の受信終了を判断し、マスクＲＯＭ２２の記憶テーブル２２ａの通信レート切換えアルゴリズムの２番目の通信レートとして「９６００ｂｐｓ」を読出し、対応する制御信号をクロック出力部２６へ出力する。これにより、クロック出力部２６は９６００ｂｐｓのクロックを生成し、データ入出力部３１に出力する。
【００２０】
次に、端末１からＩＣカード２へ通信レート９６００ｂｐｓで１キャラクタ（１電文）送信する（ＳＴ５）。
【００２１】
この送信後、端末１はアルゴリズムに従い通信レートを９６００ｂｐｓ→１９２００ｂｐｓへ変更する（ＳＴ６）。
【００２２】
また、ＩＣカード２は端末１からの１キャラクタ（１電文）を通信レート９６００ｂｐｓで受信する（ＳＴ７）。
【００２３】
この受信後、ＩＣカード２はアルゴリズムに従い通信レートを９６００ｂｐｓ→１９２００ｂｐｓへ変更する（ＳＴ８）。
【００２４】
次に、端末１からＩＣカード２へ通信レート１９２００ｂｐｓで１キャラクタ（１電文）送信する（ＳＴ９）。
【００２５】
この送信後、端末１はアルゴリズムに従い通信レートを１９２００ｂｐｓ→４８００ｂｐｓへ変更する（ＳＴ１０）。
【００２６】
また、ＩＣカード２は端末１からの１キャラクタ（１電文）を通信レート１９２００ｂｐｓで受信する（ＳＴ１１）。
【００２７】
この受信後、ＩＣカード２はアルゴリズムに従い通信レートを１９２００ｂｐｓ→４８００ｂｐｓへ変更し（ＳＴ１２）、ステップ１に戻る。
【００２８】
たとえば、図４の（ａ）〜（ｇ）に示すように、「０１」「０２」「０３」の各キャラクタコードを通信レートが４８００ｂｐｓ→９６００ｂｐｓ→１９２００ｂｐｓの順に送信するものである。
【００２９】
上記したように、ＩＣカードと端末は、それぞれＲＯＭ内に通信レートの切換え（変化）アルゴリズムを有するものとする。
【００３０】
このアルゴリズムに従ってデータ通信を行うことで、通信中に通信レートを変化させながらも、通信を実現することが可能となる。
【００３１】
すなわち、共通の通信レートの切換えアルゴリズムを有したＩＣカードと端末との通信において、データ通信中に、その切換えアルゴリズムに従って１キャラクタ毎、または１電文毎に通信レートを切換えることにより、セキュリティ性を向上させる。
【００３２】
この結果、ＩＣカード、端末間で通信するデータに対し、第三者による不正なデータの取り込みや解析が困難となる為、セキュリティ性が向上する。
【００３３】
また、シリアル方式のデータ通信において、データの通信中に通信レートを切換えることによりセキュリティ性を向上させるものである。
【００３４】
これにより、シリアルの通信データを不正に読み取られたり、解析されることが困難となり、セキュリティ性が向上する。
【００３５】
［実施例２］
上記実施例１では、端末１内のＲＯＭ４の記憶テーブル４ａ、及びＩＣカード２のマスクＲＯＭ２２の記憶テーブル２２ａに通信レート切換えアルゴリズム（ここでは通信レートが４８００ｂｐｓ→９６００ｂｐｓ→１９２００ｂｐｓ→４８００ｂｐｓ、…を繰り返すアルゴリズムと仮定する）があらかじめ格納されている場合について説明したが、ＩＣカード２への電源供給時に、端末１からＩＣカード２へ通信レート切換えアルゴリズムを送信することにより、ＩＣカード２の通信レート切換えアルゴリズムを設定する場合であっても良い。この場合、ＩＣカード２のマスクＲＯＭ２２には、通信レート切換えアルゴリズム用の記憶テーブル２２ａは設けられていない。他の構成は、実施例１と同じ構成となっている。
【００３６】
次に、上記のような構成において、１キャラクタ（１電文）ごとの送信処理について、図５に示すフローチャートを参照しつつ説明する。  
この場合、端末１内のＲＯＭ４の記憶テーブル４ａに通信レート切換えアルゴリズム（ここでは通信レートが４８００ｂｐｓ→９６００ｂｐｓ→１９２００ｂｐｓ→４８００ｂｐｓ、…を繰り返すアルゴリズムと仮定する）があらかじめ格納されている。また、端末１とＩＣカード４の初期設定の通信レートが９６００ｂｐｓとなっている。
【００３７】
たとえば今、端末１からＩＣカード４への電源供給時に、端末１からＩＣカード２へ通信レート切換えアルゴリズムを送信する（ＳＴ２１）。
【００３８】
すなわち、端末１の制御部５はＲＯＭ４の記憶テーブル４ａの通信レート切換えアルゴリズムを読出し、通信レート切換えアルゴリズム設定電文を生成し、インターフェース部６のデータ入出力部１１へ出力する。これにより、データ入出力部１１からＩＣカード２へ通信レート切換えアルゴリズム設定電文を通信レート９６００ｂｐｓにて送信する。
【００３９】
この送信後、端末１はアルゴリズムに従い通信レートを９６００ｂｐｓ→４８００ｂｐｓへ変更する（ＳＴ２２）。
【００４０】
すなわち、端末１の制御部５は終了コード等によりインターフェース部６からの通信レート切換えアルゴリズム設定電文の送信終了を判断し、ＲＯＭ４の記憶テーブル４ａの通信レート切換えアルゴリズムの１番目の通信レートとして「４８００ｂｐｓ」を読出し、対応する制御信号をクロック出力部８へ出力する。これにより、クロック出力部８は４８００ｂｐｓのクロックを生成し、インターフェース部６に出力する。
【００４１】
また、ＩＣカード２は端末１からの通信レート切換えアルゴリズム設定電文を通信レート９６００ｂｐｓで受信する（ＳＴ２３）。
【００４２】
すなわち、ＩＣカード２のＣＰＵ２１はマスクＲＯＭ２２に設定されている通信レートとして「９６００ｂｐｓ」を読出し、対応する制御信号をクロック出力部２６へ出力する。これにより、クロック出力部２６は９６００ｂｐｓのクロックを生成し、データ入出力部３１に出力する。この結果、データ入出力部３１は、端末１のインターフェース部６からの通信レート切換えアルゴリズム設定電文を通信レート９６００ｂｐｓにて受信し、ＲＡＭ２３へ出力する。これにより、ＣＰＵ２１は受信した電文により、通信レート切換えアルゴリズムを判断し、ＲＡＭ２３の記憶テーブル２３ａに通信レート切換えアルゴリズムを記憶する。
【００４３】
この記憶後、ＩＣカード２はアルゴリズムに従い通信レートを９６００ｂｐｓ→４８００ｂｐｓへ変更する（ＳＴ２４）。このステップ２１から２４がアルゴリズム設定過程となる。
【００４４】
この状態において、端末１からＩＣカード２へ通信レート４８００ｂｐｓで１キャラクタ（１電文）を送信する（ＳＴ２５）。
【００４５】
この送信後、端末１はアルゴリズムに従い通信レートを４８００ｂｐｓ→９６００ｂｐｓへ変更する（ＳＴ２６）。
【００４６】
すなわち、端末１の制御部５は終了コード等によりインターフェース部６からの１電文の送信終了を判断し、ＲＯＭ４の記憶テーブル４ａの通信レート切換えアルゴリズムの２番目の通信レートとして「９６００ｂｐｓ」を読出し、対応する制御信号をクロック出力部８へ出力する。これにより、クロック出力部８は９６００ｂｐｓのクロックを生成し、インターフェース部６に出力する。
【００４７】
また、ＩＣカード２は端末１からの１キャラクタ（１電文）を通信レート４８００ｂｐｓで受信する（ＳＴ２７）。
【００４８】
すなわち、ＩＣカード２のＣＰＵ２１はＲＡＭ２３の記憶テーブル２３ａの通信レート切換えアルゴリズムの１番目の通信レートとして「４８００ｂｐｓ」を読出し、対応する制御信号をクロック出力部２６へ出力する。これにより、クロック出力部２６は４８００ｂｐｓのクロックを生成し、データ入出力部３１に出力する。この結果、データ入出力部３１は、端末１のインターフェース部６からの１キャラクタ（１電文）を通信レート４８００ｂｐｓにて受信し、ＲＡＭ２３へ出力する。
【００４９】
この受信後、ＩＣカード２はアルゴリズムに従い通信レートを４８００ｂｐｓ→９６００ｂｐｓへ変更する（ＳＴ２８）。
【００５０】
すなわち、ＩＣカード２のＣＰＵ２１は終了コード等により１キャラクタ（１電文）の受信終了を判断し、ＲＡＭ２３の記憶テーブル２３ａの通信レート切換えアルゴリズムの２番目の通信レートとして「９６００ｂｐｓ」を読出し、対応する制御信号をクロック出力部２６へ出力する。これにより、クロック出力部２６は９６００ｂｐｓのクロックを生成し、データ入出力部３１に出力する。
【００５１】
次に、端末１からＩＣカード２へ通信レート９６００ｂｐｓで１キャラクタ（１電文）送信する（ＳＴ２９）。
【００５２】
この送信後、端末１はアルゴリズムに従い通信レートを９６００ｂｐｓ→１９２００ｂｐｓへ変更する（ＳＴ３０）。
【００５３】
また、ＩＣカード２は端末１からの１キャラクタ（１電文）を通信レート９６００ｂｐｓで受信する（ＳＴ３１）。
【００５４】
この受信後、ＩＣカード２はアルゴリズムに従い通信レートを９６００ｂｐｓ→１９２００ｂｐｓへ変更する（ＳＴ３２）。
【００５５】
次に、端末１からＩＣカード２へ通信レート１９２００ｂｐｓで１キャラクタ（１電文）送信する（ＳＴ３３）。
【００５６】
この送信後、端末１はアルゴリズムに従い通信レートを１９２００ｂｐｓ→４８００ｂｐｓへ変更する（ＳＴ３４）。
【００５７】
また、ＩＣカード２は端末１からの１キャラクタ（１電文）を通信レート１９２００ｂｐｓで受信する（ＳＴ３５）。
【００５８】
この受信後、ＩＣカード２はアルゴリズムに従い通信レートを１９２００ｂｐｓ→４８００ｂｐｓへ変更し（ＳＴ３６）、ステップ２５に戻る。
【００５９】
上記したように、共通の通信レートの切換えアルゴリズムを有したＩＣカードと端末との通信において、データ通信中に、その切換えアルゴリズムに従って１キャラクタ毎、または１電文毎に通信レートを切換えることにより、セキュリティ性を向上させる。
【００６０】
この結果、ＩＣカード、端末間で通信するデータに対し、第三者による不正なデータの取り込みや解析が困難となる為、セキュリティ性が向上する。
【図面の簡単な説明】
【００６１】
【図１】この発明の実施形態を説明するためのＩＣカード取扱システムの概略構成を示すブロック図。
【図２】ＩＣカードの内部構成を説明するためのブロック図。
【図３】端末とＩＣカードの通信処理を説明するためのフローチャート。
【図４】端末とＩＣカードの通信処理を説明するための図。
【図５】端末とＩＣカードの通信処理を説明するためのフローチャート。
【符号の説明】
【００６２】
１…端末、２…ＩＣカード、３…制御部、２１…ＣＰＵ、４、２２…ＲＯＭ、５、２３…ＲＡＭ、６、２５…インターフェース部、８、２６…クロック出力部、４ａ、５ａ、２２ａ…記憶テーブル。
【図１】
2005073030.tif 000003
【図２】
2005073030.tif 000004
【図３】
2005073030.tif 000005
【図４】
2005073030.tif 000006
【図５】
2005073030.tif 000007