(57)【要約】【課題】  半導体素子の発熱を熱検出発電し、熱検出発電した出力を保存し、保存された電力をフィードバックすることによって、ばらつきの吸収や低消費電力化を達成する。【解決手段】  実装基板１００の上にＬＳＩ１が設けられ、このＬＳＩ１の上面にヒートシンク兼用の熱−電気変換手段としての熱電対２が設けられる。そしてこの熱電対２で発生された電力がコンデンサ３に蓄積されると共に、その一部は接続制御信号の発生電圧モニタ４としてＬＳＩ１に供給される。これによって本発明は、熱電対２などによりセット操作時の動作時ＬＳＩ１の熱検出発電を利用し、それらの値のキャパシタ（コンデンサ３）等への保存値を基板バイアスする等の方法でばらつきの吸収や低消費電力化を達成しようとするものである。【選択図】        図１
2005051027.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の発熱を熱検出発電し、
前記熱検出発電した出力を保存し、
前記保存された電力をフィードバックする
ことを特徴とする半導体素子低電力化方法。
【請求項２】
請求項１記載の半導体素子低電力化方法において、
前記半導体素子のヒートシンクの位置に熱電対を設け、
前記熱電対により熱検出発電を行う
ことを特徴とする半導体素子低電力化方法。
【請求項３】
請求項１記載の半導体素子低電力化方法において、
前記熱検出発電した出力の保存は、キャパシタを用いて行う
ことを特徴とする半導体素子低電力化方法。
【請求項４】
請求項１記載の半導体素子低電力化方法において、
前記保存された電力を基板バイアス電圧にフィードバックする
ことを特徴とする半導体素子低電力化方法。
【請求項５】
半導体素子の発熱が伝えられる位置に設けられた熱検出発電手段と、
前記熱検出発電した出力の保存手段と、
前記保存された電力のフィードバック手段と
を有することを特徴とする半導体素子低電力化装置。
【請求項６】
請求項５記載の半導体素子低電力化装置において、
前記半導体素子のヒートシンクの位置に熱電対を設け、
前記熱電対を熱検出発電とする
ことを特徴とする半導体素子低電力化装置。
【請求項７】
請求項５記載の半導体素子低電力化装置において、
前記熱検出発電した出力の保存のためのキャパシタを設ける
ことを特徴とする半導体素子低電力化装置。
【請求項８】
請求項５記載の半導体素子低電力化装置において、
前記保存された電力を基板バイアス手段にフィードバックする
ことを特徴とする半導体素子低電力化装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば微細化の進められる半導体素子に使用して好適な半導体素子低電力化方法及び装置に関する。詳しくは、特に微細化がもたらす問題点として動作時の消費電力よりもリーク消費電力の方が多くなる懸念を解消するようにしたものである。
【背景技術】
【０００２】
例えば半導体技術に関連して、熱電対を用いた発電装置の技術が開示されている（例えば、特許文献１参照。）。
【０００３】
しかしながら、上述の技術では、本願発明のようにそれをリーク電流対策に用いる思想は全く述べられていないものである。
【特許文献１】再公表特許ＷＯ００／１０９３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
半導体素子、例えばＬＳＩプロセスの微細化がもたらす問題点として、図４に示すように動作時の消費電力よりもリーク消費電力の方が多くなる懸念がある。ここでさらに問題なのは、図中のリーク消費電流が、プロセスばらつきによってチップごとに桁違いに異なったり、室温と高温環境（７０℃程度）で２桁近くも増加したりするため、標準値からの許容を微細化前の基準で選別すると量産歩留まりを著しく落としたり、動作温度範囲が極端にせまくなったりすることである。
【０００５】
このような従来の問題点を解決するための手法として  例えば基板バイアスによる閾値電圧Ｖthの制御や、マルチ閾値電圧Ｖthによるプロセスの作りこみなどが行われているが、従来の電源から基板バイアスを昇圧回路などで作り出す手法では、それ自体が常に電力消費するため低消費電力化の障害となっていた。また、温度相関、プロセスばらつき等の補正も難しいものであった。
【０００６】
この出願はこのような点に鑑みて成されたものであって、解決しようとする問題点は、従来の装置では、例えばＬＳＩプロセス微細化が進むと、動作時電流に対するリーク電流の割合が増加し、またリーク電流のプロセスばらつきによるチップ間ばらつきが顕著化、高温動作での指数関数的なリークの増大が顕在化してくる。このため、従来のムーアの法則に沿ったプロセス微細化による性能向上と、コストダウンの追及が難しい状況になってきていたというものである。
【課題を解決するための手段】
【０００７】
例えばＬＳＩプロセス微細化が進むと動作時電流に対するリーク電流の割合が増加し、またリーク電流のプロセスばらつきによるチップ間ばらつきが顕著化し、高温動作での指数関数的なリークの増大が顕在化してくる。このような問題点に対し、本発明によれば、熱電対などによる熱検出発電、及び、それらの値のキャパシタ等への保存値を基板バイアスにフィードバック、あるいは再利用する等の方法で、ばらつきの吸収や低消費電力化を達成することができる。
【発明の効果】
【０００８】
請求項１の発明によれば、半導体素子の発熱を熱検出発電し、熱検出発電した出力を保存し、保存された電力をフィードバックすることによって、ばらつきの吸収や低消費電力化を達成することができるものである。
【０００９】
また、請求項２の発明によれば、半導体素子のヒートシンクの位置に熱電対を設け、熱電対により熱検出発電を行うことによって、容易に熱検出発電を行うことができるものである。
【００１０】
請求項３の発明によれば、熱検出発電した出力の保存は、キャパシタを用いて行うことによって、容易に熱検出発電した出力の保存を行うことができるものである。
【００１１】
請求項４の発明によれば、保存された電力を基板バイアス電圧にフィードバックすることによって、良好にばらつきの吸収や低消費電力化を行うことができるものである。
【００１２】
さらに請求項５の発明によれば、半導体素子の発熱が伝えられる位置に設けられた熱検出発電手段と、熱検出発電した出力の保存手段と、保存された電力のフィードバック手段とを有することによって、ばらつきの吸収や低消費電力化を達成することができるものである。
【００１３】
また、請求項６の発明によれば、半導体素子のヒートシンクの位置に熱電対を設け、熱電対を熱検出発電とすることによって、容易に熱検出発電を行うことができるものである。
【００１４】
請求項７の発明によれば、熱検出発電した出力の保存のためのキャパシタを設けることによって、容易に熱検出発電した出力の保存を行うことができるものである。
【００１５】
請求項８の発明によれば、保存された電力を基板バイアス手段にフィードバックすることによって、良好にばらつきの吸収や低消費電力化を行うことができるものである。
【００１６】
これによって、従来の装置では、例えばＬＳＩプロセス微細化が進むと、動作時電流に対するリーク電流の割合が増加し、またリーク電流のプロセスばらつきによるチップ間ばらつきが顕著化、高温動作での指数関数的なリークの増大が顕在化してくるなどの問題が生じていたものを、本発明によればこれらの問題点を容易に解消することができるものである。
【発明を実施するための最良の形態】
【００１７】
すなわち本発明の半導体素子低電力化方法においては、半導体素子の発熱を熱検出発電し、熱検出発電した出力を保存し、保存された電力をフィードバックしてなるものである。
【００１８】
また、本発明の半導体素子低電力化装置においては、半導体素子の発熱が伝えられる位置に設けられた熱検出発電手段と、熱検出発電した出力の保存手段と、保存された電力のフィードバック手段とを有してなるものである。
【００１９】
以下、図面を参照して本発明を説明するに、図１は本発明による半導体素子低電力化方法及び装置を適用した最終商品装置の一実施形態の構成を示す模式図である。
【００２０】
図１において、実装基板１００の上にＬＳＩ１が設けられ、このＬＳＩ１の上面にヒートシンク兼用の熱−電気変換手段としての熱電対２が設けられる。そしてこの熱電対２で発生された電力がコンデンサ３に蓄積されると共に、その一部は接続制御信号の発生電圧モニタ４としてＬＳＩ１に供給される。
【００２１】
従って本発明は、上記の図１に示すように  熱電対２などによりセット操作時の動作時ＬＳＩ１の熱検出発電を利用し、それらの値のキャパシタ（コンデンサ３）等への保存値を基板バイアスする等の方法でばらつきの吸収や低消費電力化を達成しようとするものである。
【００２２】
一般的に携帯電話、ＰＤＡなどのハンドヘルド機器の場合、動作モードによって数段階の消費電力モードがあり、人が操作しないときも時分割でキー待ちうけや、時計機能が低周波モードで動いている。消費電力の多いモードでのＬＳＩの発熱を定量的に検出することでチップのプロセスばらつきがわかる。その値を、例えば図２に示すようなバックゲートバイアス等の方法で動作モードに逐次連動させて、閾値制御に利用すれば動的なばらつき特性の補正が可能である。
【００２３】
すなわちばらつきとしてスピードマージンが十分あり発熱の多いチップではバックバイアスを、閾値を上げる方向にかけトランジスタの標準特性に近い状態にする。逆に発熱の小さいチップでは閾値を上げることは控えてスピードマージン不足が出ないようにする。またＬＳＩが高速動作で加熱した場合は閾値をあげてトランジスタ能力を下げて熱暴走を防ぐことができる。
【００２４】
特に、スタンバイモード時のリーク電流は動作時の高速動作を補償しようとトランジスタ特性を作りこむと低消費でもリークが多くなりがちで問題であるが、発熱で検出した操作時の電位をキャパシタなどに蓄えてばらつきに応じた最適なバックゲートバイアスをかけることで時間割合的に多い待機時の消費電力を低減させ低周波動作に必要な特性を確保しつつリークを十分押さえ込むことが可能である。
【００２５】
さらに具体的には、例えば図１のＬＳＩ１には  搭載最終商品の各動作モードでの時間経過に対する標準発熱モードが記憶されており、そのデータと熱電対の検出した電圧（モニタ４）から算出した発熱モードを一定時間ごとに（たとえば毎秒１回）比較する。また図２に示すように熱電対の発電電位を接続制御して任意の電位を創出する回路や基板バイアス電位入力端子１１、１２もＬＳＩ１は備える。
【００２６】
そして比較した結果発熱が標準値よりも多ければ基板バイアスを、閾値を下げる方向にかける。なおこの場合に、基板バイアス値自体は熱電対が作り出すため最終商品の電源での電力消費はない。また基板やウエルの容量への印加のため電流値は、印加初期に微小でよいため熱電対発電で十分まかなえ時間的にもすぐに必要値が得られる。
【００２７】
なお、基板バイアス効果については、図３に示すような特性になっている。ここで、一般に基板バイアス効果があると、ＶINは正の方向にシフトし、ドレイン電流は減少する。ＶBE＜０Ｖのときのしきい値電圧をＶTN´と書くと、
ＶTN´≒ＶTN＋γ〔（２φB−ＶBE）1/２＋（２φB）1/２〕
≒ＶTN＋γ〔ＶBE〕1/２
γ＝（２ｅεsiＮsub）1/２・Ｔox／εox
と表せる。ただし、２φBは強反転電圧で0.6Ｖ程度なので、｜ＶBE｜がこれに比して十分大きい時に上の近似式が成立する。ｅは電子の電荷、εsiはシリコンの誘電率、Ｎsubは基板の不純物密度である。
【００２８】
以上述べたように、本発明は、熱電対などによりセット操作時の動作時LSIの熱検出発電を利用し、それらの値のキャパシタ等への保存値を基板バイアス、再利用する等の方法でばらつきの吸収や低消費電力化を達成しようとするものである。
【００２９】
90nm、65nmと微細化が進むにつれリーク電流のプロセスばらつきによるチップ間ばらつきも大きくなり、なんらかのシステムでの補正手段を持たない場合測定選別時のリーク電流値の選別が大きな歩留まり低下要因となってＬＳＩのコストアップや供給ショートの懸念があるが本特許によればこれらも解決できる。
【００３０】
測定時のリークに応じたヒューズトリミングなどで基板バイアスの最適値の情報をＬＳＩに持たせることも可能ではあるが、ＬＳＩ標準電源から必要な電源電圧を効率よく作り出しかつ状況に応じて動的に最適化させることは非常にむずかしい。熱検出発電によればトランジスタ閾値を上げてリークを減らすためのＶＤＤより高い電位やＶＳＳより低い電位の生成は容易であり、それらを生成するための機器のバッテリーなどの電力消費もない。
【００３１】
熱電対を別途必要とするためコストは上がるが最終製品のスタンバイモード時の消費電力削減による低消費電力化による性能改善や、プロセスばらつきに対する歩留まり改善、使用温度範囲の拡大などの性能向上、コスト低減を本特許で得ることができる。
【００３２】
従ってこの実施形態において、熱電対などによる熱検出発電、及び、それらの値のキャパシタ等への保存値を基板バイアスにフィードバック、あるいは再利用する等の方法で、ばらつきの吸収や低消費電力化を達成することができる。
【００３３】
これによって、従来の装置では、例えばＬＳＩプロセス微細化が進むと、動作時電流に対するリーク電流の割合が増加し、またリーク電流のプロセスばらつきによるチップ間ばらつきが顕著化、高温動作での指数関数的なリークの増大が顕在化してくるなどの問題が生じていたものを、本発明によればこれらの問題点を容易に解消することができるものである。
【００３４】
こうして上述の半導体素子低電力化方法によれば、半導体素子の発熱を熱検出発電し、熱検出発電した出力を保存し、保存された電力をフィードバックすることにより、ばらつきの吸収や低消費電力化を達成することができるものである。
【００３５】
また、上述の半導体素子低電力化装置によれば、半導体素子の発熱が伝えられる位置に設けられた熱検出発電手段と、熱検出発電した出力の保存手段と、保存された電力のフィードバック手段とを有することにより、ばらつきの吸収や低消費電力化を達成することができるものである。
【産業上の利用可能性】
【００３６】
なお本発明は、上述の説明した実施形態に限定されるものではなく、本発明の精神を逸脱することなく種々の変形が可能とされるものである。
【００３７】
また、将来的に、一般的なＣＭＯＳプロセスなどで熱電対発電機能や省スペースなキャパシタを同一チップ上に実現することが可能となれば、低価格省スペースで本特許を実現することも可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明による半導体素子低電力化方法及び装置を適用した最終商品装置の一実施形態の構成を示す模式図である。
【図２】その説明のための図である。
【図３】基板バイアス効果の説明のための図である。
【図４】ＬＳＩプロセスの微細化がもたらす問題点の説明のための図である。
【符号の説明】
【００３９】
１…ＬＳＩ、２…熱電対、３…コンデンサ、４…接続制御信号の発生電圧モニタ、１００…実装基板
【図１】
2005051027.tif 000003
【図２】
2005051027.tif 000004
【図３】
2005051027.tif 000005
【図４】
2005051027.tif 000006