(57)【要約】【課題】デバイスごとに個別の応答領域を設定することができ、バスブリッジ回路全体の応答領域の中で特定の接続ポートに接続されたデバイスのみがアクセス可能なセキュリティ領域を設定できるバスブリッジ回路を提供する。【解決手段】個々の接続ポート１６ごとにデバイスからのアクセス要求に対する応答領域の制限を行うアクセス制限回路１０を備える。このアクセス制限回路１０は、デバイスからのアクセス要求に対する応答領域（メモリアドレスの範囲、コマンドの種類、Ｉ／Ｏポートの値など）の設定情報を保持するレジスタ１１を有し、このレジスタ１１の内容とデバイスからのアクセス要求の内容とを比較して、デバイスからのアクセス要求が当該デバイスに対して個別に設定された応答領域に対するものであるか否かを判定し、応答領域に対するアクセス要求のみを内部バス９へ通す。【選択図】図１
2005182536.tif 000002
【特許請求の範囲】
【請求項１】
異なるバスどうしを接続するバスブリッジ回路であって、
一方のバスに対して設けられた複数の接続ポートと、
前記個々の接続ポートごとに、対応する接続ポートを通じて前記一方のバスから入力したアクセス要求に対する応答領域または非応答領域の設定情報を保持する情報保持部と、
前記接続ポートを通じて前記一方のバスより入力されたアクセス要求を他方のバスへ通すか否かを、当該接続ポートに対応する前記情報保持部に保持された設定情報に基づいて切換える切換え部と
を具備することを特徴とするバスブリッジ回路。
【請求項２】
前記接続ポートを通じて前記一方のバスより入力されたアクセス要求を他方のバスへ通さない場合、アクセス要求元にエラーを応答するエラー応答部
をさらに具備することを特徴とする請求項１に記載のバスブリッジ回路。
【請求項３】
前記応答領域または前記非応答領域が、少なくともメモリのアドレスの範囲を含むことを特徴とする請求項１に記載のバスブリッジ回路。
【請求項４】
前記応答領域または前記非応答領域が、少なくともコマンドの種類を含むことを特徴とする請求項１に記載のバスブリッジ回路。
【請求項５】
前記応答領域または前記非応答領域が、少なくともＩ／Ｏポートの値を含むことを特徴とする請求項１に記載のバスブリッジ回路。
【請求項６】
前記応答領域または前記非応答領域である前記メモリのアドレスの範囲が、前記コマンドの種類に応じて設定されていることを特徴とする請求項３に記載のバスブリッジ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータにおいて、異なるバスどうしの間での情報の橋渡しを行うバスブリッジ回路に関する。
【背景技術】
【０００２】
一般に、コンピュータ内の異なるバス間でのデータの橋渡しを行うバスブリッジ回路においては、デバイスが接続されているバスからのアクセスに対して応答する領域、たとえば、メモリ領域、Ｉ／Ｏポート、コマンドの種類などを設定することが可能である。このバスブリッジ回路における応答領域の設定は、このバスブリッジ回路のデバイス側のバスに接続された、すべてのデバイスからのアクセスに適用されるものである。
【０００３】
このため、応答領域内にセキュリティ領域が存在する場合、特定の接続ポートに接続されたデバイスのみセキュリティ領域へのアクセスを可能としたり、個々の接続ポートに各々接続されたデバイスごとにアクセス可能なコマンドに制限を設けるといったような、デバイス個別のアクセス制限をバスブリッジ回路で行うことはできなかった。
【０００４】
コンピュータ内の特定のハードウェア資源に対するアクセスを制限する公知技術としては特許文献１がある。この特許文献１においては、標準ＢＩＯＳ（Basic Input Output System ）と拡張ＢＩＯＳとを有するコンピュータにおいて、拡張ＢＩＯＳにアクセスするには、ユーザから入力された認証キーと予め保持されていた認証キーとの照合一致を必要とすることが記載されている。
【特許文献１】特公平１１−１１０２１０号公報（段落００２２等）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように、従来、バスブリッジ回路においては、デバイスからのアクセスに対する応答領域を設定できるようになっているが、応答領域内にセキュリティ領域が存在する場合に、特定の接続ポートに接続されたデバイス以外のデバイスからのアクセスを禁止したり、個々の接続ポートに接続された各々のデバイスごとにセキュリティ領域に対してアクセス可能なコマンドに制限を設けるといったように、接続デバイスごとのアクセス制限を設定することはできなかった。
【０００６】
本発明は、このような課題を解決するためのものであり、バスに接続されたデバイスごとに個別の応答領域を設定することができ、バスブリッジ回路全体の応答領域の中で、特定の接続ポートに接続されたデバイスのみがアクセス可能なセキュリティ領域を設定することのできるバスブリッジ回路を提供しようとするものである。
【課題を解決するための手段】
【０００７】
本発明のバスブリッジ回路は、上記課題を解決するために、異なるバスどうしを接続するバスブリッジ回路であって、一方のバスに対して設けられた複数の接続ポートと、前記個々の接続ポートごとに、対応する接続ポートを通じて前記一方のバスから入力したアクセス要求に対する応答領域または非応答領域の設定情報を保持する情報保持部と、前記接続ポートを通じて前記一方のバスより入力されたアクセス要求を他方のバスへ通すか否かを、当該接続ポートに対応する前記情報保持部に保持された設定情報に基づいて切換える切換え部とを具備することを特徴とするものである。
【０００８】
また、本発明のバスブリッジ回路は、前記接続ポートを通じて前記一方のバスより入力されたアクセス要求を他方のバスへ通さない場合、アクセス要求元にエラーを応答するエラー応答部をさらに具備するものであってもよい。応答領域または非応答領域とは、具体的には、メモリアドレスの範囲、コマンドの種類、Ｉ／Ｏポートなどである。また、応答領域または非応答領域であるメモリのアドレスの範囲は、コマンドの種類に応じて設定されたものであってもよい。
【０００９】
すなわち、本発明のバスブリッジ回路では、一方のバスの接続ポートに接続されたデバイスからのアクセス要求を、当該接続ポートに対応する情報保持部に保持された応答領域または非応答領域の設定情報に基づいて評価し、応答領域に対するアクセス要求であるなら、そのアクセス要求を他方のバスへ通し、応答領域以外つまり非応答領域に対するアクセス要求であるなら、そのアクセス要求を他方のバスへ通さないようにする。また、アクセス要求を他方のバスへ通さない場合には、エラー応答をアクセス要求元であるデバイスに対して応答することで、無効なアクセス要求を中断させる。また、応答領域または非応答領域であるメモリのアドレスの範囲は、コマンドの種類に応じて設定されたものであってもよい。これにより、コマンドの種類に応じたセキュリティ領域を設定することができる。
【発明の効果】
【００１０】
本発明のバスブリッジ回路によれば、接続ポートごとに異なる応答領域を設定することができ、バスブリッジ回路全体の応答領域の中で、特定の接続ポートに接続されたデバイスのみがアクセス可能なセキュリティ領域を設定することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１２】
図１は、本発明の一実施形態に係るコンピュータのバスブリッジ回路１とその周辺の構成を示すブロック図である。
【００１３】
同図に示すように、このバスブリッジ回路１は、たとえば、ＣＰＵ（Central Processing Unit)バス２とその他のバス３との間でのデータの橋渡しを行う回路である。その他のバス３とは、たとえばＰＣＩ（Peripheral Components Interconnect）バス、ＩＥＥＥ（Institute of Electrical and Electronic Engineers）１３９４バス、ＵＳＢ（Universal Serial Bus）バスなど、デバイス４を複数台接続することのてきるバスである。以下、このバス３を「汎用バス３」と呼ぶ。接続されるデバイス４とは、たとえば、ハードディスクドライブ、光ディスクドライブなどのストレージデバイス、キーボード、マウスなどの入力デバイス、ネットワーク接続機器などの通信デバイス、プリンタなど、コンピュータに接続可能なデバイス全般である。
【００１４】
このバスブリッジ回路１は、汎用バス３との接続を制御する汎用バスインターフェース（Ｉ／Ｆ）５と、ＣＰＵバス２との接続を制御するＣＰＵバスインターフェース（Ｉ／Ｆ）６と、メモリ７のアクセスを制御するメモリコントローラ８と、これらの要素を相互に接続する内部バス９とを備えている。また、このバスブリッジ回路１には、このバスブリッジ回路全体としての応答領域（メモリアドレス範囲、コマンド、Ｉ／Ｏ（Input／Output ）ポートなど）を設定しておき、汎用バス３に接続されたすべてのデバイス４からのアクセスに共通の制限を付与する図示しない回路が設けられている。
【００１５】
さらに、このバスブリッジ回路１の汎用バスインターフェース５には、デバイス４を接続可能な各々の接続ポート１６ごとに、その接続されたデバイス４に対する応答領域を個別に設定し、各々の接続デバイス４に対して個別のアクセス制限を実行するアクセス制限回路１０が設けられている。
【００１６】
図２は、個々のアクセス制限回路１０の構成を示すブロック図である。
【００１７】
同図に示すように、このアクセス制限回路１０は、対応する接続ポート１６に接続されたデバイス４からのアクセス要求に対する応答領域を示す、たとえばメモリ７のアドレスの範囲、コマンドの種類、Ｉ／Ｏポートの値などの設定情報が保持されるレジスタ１１と、デバイス４からのアクセス要求の内容とレジスタ１１に保持されている応答領域の設定情報とを比較し、上記デバイス４からのアクセス要求が当該デバイス４に対して個別に設定された応答領域に対するものであるか否かを判定する比較判定回路１２と、この比較判定回路１２の比較判定結果に基づいて上記デバイス４からのアクセス要求（コマンドおよびアドレス）を内部バス９へ通すか否かを切り換えるゲート回路１３と、比較判定回路１２によって応答領域外のアクセス要求であることが判定されたときに、アクセス要求元のデバイス４に対してエラーを応答するエラー応答回路１４とを備えて構成されている。
【００１８】
なお、レジスタ１１には、必ずしも、メモリアドレスの範囲、コマンドの種類、Ｉ／Ｏポートの値といった複数の項目からなる応答領域の設定情報が同時に保持されている必要はなく、メモリアドレスの範囲のみ応答領域を制限したい場合には、メモリアドレスの範囲のみをレジスタに設定し、コマンドの種類のみ応答領域を制限したい場合には、コマンドの種類のみをレジスタに設定し、Ｉ／Ｏポートのみ応答領域を制限したい場合には、Ｉ／Ｏポートの値のみをレジスタに設定すればよい。すなわち、レジスタ１１に設定されていない応答領域の項目については、アクセス制限の対象外とする。
【００１９】
次に、このバスブリッジ回路１の動作を説明する。
【００２０】
汎用バス３に接続されたデバイス４から、アクセス要求のためのコマンドおよびアドレスが発行されると、そのコマンドおよびアドレスはバスブリッジ回路１の汎用バスインターフェース５内の対応するアクセス制限回路１０に送られる。
【００２１】
アクセス制限回路１０では、まず、比較判定回路１２にて、デバイス４からのアクセス要求の内容とレジスタ１１に保持されている応答領域との比較が行われ、デバイス４からのアクセス要求がこのデバイス４に対して設定された応答領域に対するものであるか否かが判定される。
【００２２】
たとえば、アクセス制限回路１０のレジスタ１１に、メモリ７のアドレスの範囲、コマンドの種類、Ｉ／Ｏポートの値の各項目についての応答領域が保持されているものとする。この場合、比較判定回路１２は、デバイス４からアクセス要求されたメモリアドレスの範囲が応答領域のメモリアドレスの範囲にあるかどうか、デバイス４からのコマンドが応答領域のコマンドに属するかどうか、そして、デバイス４からアクセス要求されたＩ／Ｏポートが応答領域のＩ／Ｏポートに属するかどうか、をそれぞれ判定する。
【００２３】
この判定の結果、アクセス要求されたメモリアドレスの範囲が応答領域のメモリアドレスの範囲にあり、かつデバイス４からのコマンドが応答領域のコマンドに属し、かつアクセス要求されたＩ／Ｏポートが応答領域のＩ／Ｏポートに属することが判定された場合には、比較判定回路１２は、デバイス４からのアクセス要求が、当該デバイス４に対して個別に設定された応答領域に対するものであることを判定し、ゲート回路１３にゲートオン信号を送る。
【００２４】
ゲート回路１３は、比較判定回路１２よりゲートオン信号を受信すると、対応するポートに接続されたデバイス４からのアクセス要求（コマンドおよびアドレス）を内部バス９に通す。これにより、デバイス４からのアクセス要求のためのコマンドは内部バス９からＣＰＵバスインターフェース６によってＣＰＵバス２へ伝達され、ＣＰＵ１５によって読み込まれるとともに、デバイス４からのアドレスは内部バス９を通じてメモリコントローラ８に伝達される。
【００２５】
また、比較判定回路１２は、デバイス４からアクセス要求されたメモリアドレスの範囲、コマンドの種類、Ｉ／Ｏポートのいずれかが、レジスタ１１に設定されている応答領域から逸脱することを判定した場合には、ゲート回路１３にゲートオフ信号を送るとともに、エラー応答回路１４にエラー応答の送信を指示する。
【００２６】
ゲート回路１３は、比較判定回路１２よりゲートオフ信号を受信すると、対応する接続ポート１６に接続されたデバイス４からのアクセス要求（コマンドおよびアドレス）の内部バス９への伝達を遮断する。また、エラー応答回路１４は、比較判定回路１２からのエラー応答の送信指示を受けると、アクセス要求元であるデバイス４にエラー応答を返す。デバイス４は、このエラー応答を受けてアクセス要求を中断する処理を行う。
【００２７】
以上の動作が、汎用バスインターフェース５内の個々の接続ポートごとに設けられたアクセス制限回路１０にて並行して行われる。
【００２８】
したがって、この実施形態のバスブリッジ回路１では、個々の接続ポート１６に接続されたデバイス４ごとに、アクセス要求に対する応答領域を設定することができる。したがって、バスブリッジ回路全体の応答領域の中で、特定の接続ポート１６に接続されたデバイス４のみがアクセス可能なセキュリティ領域を設定することができる。
【００２９】
尚、本発明のバスブリッジ回路は、上記の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００３０】
図２のアクセス制限回路１０において、エラー応答回路１４を排除し、デバイス４からのアクセスがこのデバイス４に対して個別に設定された応答領域に対するものでない場合には、ゲート回路１３へのゲートオフ信号の送信のみを行って、デバイス４に対して結果的に無応答とするようにしてもよい。
【００３１】
また、コマンドの種類に対する応答領域としてのメモリアドレスの範囲やＩ／Ｏポートをレジスタ１１に設定しておくことで、コマンドに対応するセキュリティ領域を設定することが可能になる。
【００３２】
また、上記実施形態では、レジスタ１１に、アクセス要求に対する応答領域を設定するようにしたが、逆に、アクセス要求に対する非応答領域をレジスタ１１に保持しておき、デバイス４からのアクセス要求が、この非応答領域に対するものである場合に、そのアクセス要求を内部バス９に通さないように構成してもよい。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施形態に係るコンピュータのバスブリッジ回路とその周辺の構成を示すブロック図である。
【図２】図１のバスブリッジ回路内のアクセス制限回路の構成を示すブロック図である。
【符号の説明】
【００３４】
１…バスブリッジ回路、２…ＣＰＵバス、３…汎用バス、４…デバイス、５…汎用バスインターフェース、６…ＣＰＵバスインターフェース、７…メモリ、８…メモリコントローラ、９…内部バス、１０…アクセス制限回路、１１…レジスタ、１２…比較判定回路、１３…ゲート回路、１４…エラー応答回路、１６…接続ポート
【図１】
2005182536.tif 000003
【図２】
2005182536.tif 000004