(57)【要約】【課題】  半導体素子及びその半導体素子上の所定位置を探す方法を提供する。【解決手段】  本発明の目的は、所望の位置を容易に探せる半導体素子とその半導体素子上の所定位置を探す方法とを提供するものであって、これを達成するために半導体素子に表示線または表示用パターンをダミーパターンまたはレファレンスプレーンと共に構成する。【選択図】  図７
2005051230.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に反復的に配列された化学的機械的研磨用の最上位ダミーパターンと、
一定数の前記ダミーパターン間ごとに配置されて提供された表示用パターンと、
を含む半導体素子。
【請求項２】
前記表示用パターンは、前記ダミーパターンと異なる形態に形成したことを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記表示用パターンは、前記ダミーパターンと異なるサイズに形成したことを特徴とする請求項１に記載の半導体素子。
【請求項４】
前記表示用パターンは、前記ダミーパターンよりも小さなサイズに形成したことを特徴とする請求項１に記載の半導体素子。
【請求項５】
半導体基板と、
前記半導体基板上に反復的に配列された化学的機械的研磨用の最上位ダミーパターンと、
前記ダミーパターンが形成された領域を複数のグループに区分する表示線と、
を含む半導体素子。
【請求項６】
前記表示線は、
前記ダミーパターンと形態の異なる表示用パターンよりなるラインが一定数の前記ダミーパターンを取り囲むように配置されて提供されたことを特徴とする請求項５に記載の半導体素子。
【請求項７】
前記表示線は、
前記ダミーパターンと形態の異なる表示用パターンよりなる複数のラインが交差されて提供されたことを特徴とする請求項５に記載の半導体素子。
【請求項８】
前記表示線は、
前記ダミーパターンとサイズの異なる表示用パターンよりなるラインが一定数の前記ダミーパターンを取り囲むように配置されて提供されたことを特徴とする請求項５に記載の半導体素子。
【請求項９】
前記表示線は、
前記ダミーパターンとサイズの異なる表示用パターンよりなる複数のラインが交差されて提供されたことを特徴とする請求項５に記載の半導体素子。
【請求項１０】
前記表示線は、
前記ダミーパターンよりも小さなサイズの表示用パターンよりなるラインが一定数の前記ダミーパターンを取り囲むように配置されて提供されたことを特徴とする請求項５に記載の半導体素子。
【請求項１１】
前記表示線は、
前記ダミーパターンよりも小さなサイズの表示用パターンよりなる複数のラインが交差されて提供されたことを特徴とする請求項５に記載の半導体素子。
【請求項１２】
半導体基板と、
前記半導体基板を覆う電力供給用の最上位レファレンスプレーンと、
前記レファレンスプレーンを複数のグループに区分する表示線と、
を含む半導体素子。
【請求項１３】
前記表示線は、前記レファレンスプレーン内に提供されることを特徴とする請求項１２に記載の半導体素子。
【請求項１４】
分割されたグループ同士は通電されるように電気的に相互連結される部分を有するように形成したことを特徴とする請求項１３に記載の半導体素子。
【請求項１５】
前記表示線は、碁盤状であることを特徴とする請求項１２に記載の半導体素子。
【請求項１６】
前記グループは、形態とサイズとが一定していないことを特徴とする請求項１２に記載の半導体素子。
【請求項１７】
半導体基板、前記半導体基板上に反復的に配列された化学的機械的研磨用の最上位ダミーパターン、及び一定数の前記ダミーパターン間ごとに配置されて提供された表示用パターン、を含む半導体素子上の所定位置を探す方法であって、
基準位置に最も近い第１表示用パターンから前記所定位置に最も近い第２表示用パターンまで前記表示用パターンの数を数える段階と、
前記第２表示用パターンに最も近い第１ダミーパターンから前記所定位置に最も近い第２ダミーパターンまで前記ダミーパターンの数を数える段階と、
を含む方法。
【請求項１８】
前記表示用パターンは、前記ダミーパターンと異なるサイズに形成したことを特徴とする請求項１７に記載の方法。
【請求項１９】
前記表示用パターンは、前記ダミーパターンよりも小さなサイズに形成したことを特徴とする請求項１７に記載の方法。
【請求項２０】
半導体基板、前記半導体基板を覆い、複数のビアホールを含む電力供給用の最上位レファレンスプレーン、及び前記レファレンスプレーンを複数のグループに区分する表示線、を含む半導体素子上の所定位置を探す方法であって、
基準位置に最も近い第１表示線から前記所定位置に最も近い第２表示線まで前記表示線の数を数える段階と、
前記第２表示線に最も近い第１ビアホールから前記所定位置に最も近い第２ビアホールまで前記ビアホールの数を数える段階と、
を含む方法。
【請求項２１】
前記表示線は、碁盤状であることを特徴とする請求項２０に記載の方法。
【請求項２２】
前記グループは、形態とサイズとが一定していないことを特徴とする請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子に係り、一平面内に多数の同じパターンを含む半導体素子に関する。
【背景技術】
【０００２】
半導体素子の製造工程では収率増大のために不良分析をし、この時、多く使用する装備としては顕微鏡、ＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）、ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）、Ｅ-ビームプローバがある。これら装備は、共通的に定規を使用して所望の位置を探し、そこを拡大して不良や所望のパターンを検討する方式で使われる。しかし、半導体素子は同じパターンが反復的に配置されつつ製造されるため、特定パターン付近で不良が発生したと疑心または決定されてその部分の不良原因を分析するか、またはその部分だけの特性を評価してみたい場合に、その特定部分の位置を探すことが非常に困難であるという問題がある。
【０００３】
例えば、最近金属配線が６〜７層まで積層されつつ化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）技術が重要になるにつれて、図１のような形態の同じダミーパターン１０を最上位層に多く入れている。公知されたように、ダミーパターンは、パターンの密度の差を小さくしてＣＭＰ工程でディッシング現象を減らすためのものである。このようなパターンに対して現在の方式の通りに検査装備の定規を使用して所望の位置を探す場合、ある程度の距離以上となれば、ほぼ正確な位置を探すことは不可能になる。ダミーパターンの数を一々数えつつ所望の位置を探す方法がありえるが、これも装備の画面を見て数十、または数百個のダミーパターンを数えなければならないため、誤差が発生しやすい。図１のようなダミーパターン１０の場合、装備を通じて肉眼で区分可能なパッド（ダミーパターンよりも一般的にサイズが大きい）側や内部チップの一部分で定規を通じて位置を確認できるが、これもある程度以上の距離となれば、所望の位置を正確に確認できない。
【０００４】
そして、誤った位置を探してＦＩＢでミーリング（milling）する場合には、検査する直ぐ側部をミーリングしてもその試料を捨てるようになるので、莫大な支障をもたらす。例えば、図２のような金属ラインパターン配列でＡ位置をミーリングした後、金属を充填して第１配線２０の電気的な特性を観察しようとしたが、パターン位置を探し誤まってＢ位置をミーリングして金属を充填すれば、第１配線２０と第２配線３０とのショートが起こってその試料を捨てるようになる。
【０００５】
それだけでなく、最近には高電力消耗素子や高性能素子の場合、最上位層に図３のようにレファレンスプレーン５０を使用して電力供給を円滑にする場合がある。例えば、ＣＰＵのように高速特性が要求される半導体素子に使われている。このようなレファレンスプレーン５０は、下位層との連結のためのビアホール５５部位を除いては、全体が一つの金属板で形成される。この場合にもビアホール５５がほぼ同じパターンに形成されたプレーンであるため、前記図１のようにパッドから遠く離れた所の正確な位置を装備を通じて探すことが非常に難しい。
【０００６】
また、半導体製造工程の発達によって、線幅が狭くなるにつれて正確な位置を探さずに少しだけ外れた位置を探しても下位層では正確な位置が現れないこともあるため、現在のパターンを利用して現在の分析方法で分析することは今後限界に到達する。
【０００７】
したがって、欠陥または所望の位置を容易に探して分析できる半導体素子が必要である。例えば、特許文献１には複数の画素上に任意の表示用パターンを含む半導体装置が開示されている。
【特許文献１】特開２０００−２０８５６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、分析位置を容易に探せるように分析に容易なパターンを有する半導体素子を提供することである。
【０００９】
本発明が解決しようとする他の課題は、半導体素子上の所定位置を探す方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一見地による半導体素子は、半導体基板、前記半導体基板上に反復的に配列されたＣＭＰ用最上位ダミーパターン、及び一定数の前記ダミーパターン間ごとに配置されて提供された表示用パターンを含む。
【００１１】
本発明の他の見地による半導体素子は、半導体基板、前記半導体基板上に反復的に配列されたＣＭＰ用の最上位ダミーパターン、及び前記ダミーパターンが形成された領域を複数のグループに区分する表示線を含む。
【００１２】
本発明のさらに他の見地による半導体素子は、半導体基板、前記半導体基板を覆う電力供給用の最上位レファレンスプレーン、及び前記レファレンスプレーンを複数のグループに区分する表示線を含む。
【００１３】
本発明による半導体素子上の所定位置を探す方法は、半導体基板、前記半導体基板上に反復的に配列されたＣＭＰ用の最上位ダミーパターン、及び一定数の前記ダミーパターン間ごとに配置されて提供された表示用パターンを含む半導体素子上の所定位置を探す方法であって、基準位置に最も近い第１表示用パターンから前記所定位置に最も近い第２表示用パターンまで前記表示用パターンの数を数える段階、及び前記第２表示用パターンに最も近い第１ダミーパターンから前記所定位置に最も近い第２ダミーパターンまで前記ダミーパターンの数を数える段階を含む。
【００１４】
本発明による他の半導体素子上の所定位置を探す方法は、半導体基板、前記半導体基板を覆って複数のビアホールを含む電力供給用の最上位レファレンスプレーン、及び前記レファレンスプレーンを複数のグループに区分する表示線を含む半導体素子上の所定位置を探す方法であって、基準位置に最も近い第１表示線から前記所定位置に最も近い第２表示線まで前記表示線の数を数える段階、及び前記第２表示線に最も近い第１ビアホールから前記所定位置に最も近い第２ビアホールまで前記ビアホールの数を数える段階を含む。
【００１５】
以上のように、本発明の半導体素子は、そのデザインから分析し容易に表示線または表示用パターンをダミーパターンまたはレファレンスプレーンと共に構成することによって、分析が必要な位置を容易に探せる。
【発明の効果】
【００１６】
本発明による半導体素子は、規則的に配列された表示用パターン、または表示用パターンよりなる表示線によって所望の位置のダミーパターンを容易に探すことができる。そして、碁盤状の表示線によってレファレンスプレーンで所望の位置を容易に探すことができる。したがって、本発明によれば、不良位置または関心位置を高い正確度で容易に探して不良原因の分析を容易にでき、工程収率を高めうる。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照しつつ本発明の望ましい実施例を詳細に説明する。しかし、本発明の実施例は、色々な他の形態に変形され、本発明の範囲が後述する実施例に限定されると解釈されてはならない。本発明の実施例は、当業者に本発明をさらに完全に説明するために提供されるものである。したがって、図面での要素の形状はさらに明確な説明を強調するために誇張されたものであり、図面上で同じ符号で表示された要素は同じ要素を意味する。また、一層が他の層または半導体基板の「上」にあると記載される場合に、一層は前記他の層または半導体基板に直接接触して存在することもあり、または、その間に第３の層が介在されることもある。
【００１８】
図４ないし図６は、本発明の多様な実施例によるダミーパターンの配列を有する半導体素子の上面図である。図４ないし図６で例とした実施例は、不良位置あるいは関心位置を分析装備上で容易に探せるようにダミーパターンを一定数単位にサイズや形態を別にして区分を可能にした半導体素子に関するものである。
【００１９】
まず、図４は、本発明の第１実施例によるダミーパターンの配列を有する半導体素子を示す。図４の“１１０”は、半導体基板１００上に反復的に配列された最上位ダミーパターンである。ダミーパターン１１０はＣＭＰ用パターンである。所望の位置を探し易くするように、一定数のダミーパターン１１０間ごとに表示用パターン１１５が配置されている。
【００２０】
ここで、表示用パターン１１５は、ダミーパターン１１０よりも小さく形成されている。表示用パターン１１５とダミーパターン１１０とは互いに区分できれば良いので、表示用パターン１１５はダミーパターン１１０よりも大きく形成しても良い。サイズで区分せず、形態で区分できるように他の形態に形成しても良い。
【００２１】
一定数のダミーパターン１１０間ごとに表示用パターン１１５が配置されているので、従来のように形態とサイズとが一定したダミーパターンの数を一々数えつつ位置を探すことよりも容易になる。図面には図示の便宜のために、３つのダミーパターン１１０間ごとに表示用パターン１１５が形成されたものを例としたが、１０個、２０個など、使用者が所望するだけの間隔ごとに異なる形態または異なるサイズの表示用パターンを入れることによって所望の位置を比較的正確に探せる。
【００２２】
例えば、パッド（図示せず）から１６３番目に位置したダミーパターンの位置を探す場合、従来にはパッドから１６３個のダミーパターンの数を数えつつ探さなければならなかった。しかし、本実施例のような表示用パターン１１５を、例えば２０個のダミーパターン１１０間ごとに配置すれば、パッドから１６３番目に位置したダミーパターンを探すためには表示用パターン１１５を８個数え、ダミーパターン１１０を３個だけ数えれば、所望の位置のダミーパターンを容易かつ正確に探せる。
【００２３】
図５は、本発明の第２実施例によるダミーパターンの配列を有する半導体素子の上面図である。図５に示された半導体素子は、半導体基板２００上に反復的に配列されたＣＭＰ用の最上位ダミーパターン２１０が形成された領域を複数のグループに区分する表示線２２０を含む。
【００２４】
この時の表示線２２０は、ダミーパターン２１０と形態またはサイズが異なる表示用パターン２１５よりなるラインが一定数のダミーパターン２１０を取り囲むように配置されて提供されたものでありうる。図面ではダミーパターン２１０と表示用パターン２１５との形態は同じであり、サイズだけ異なる場合を例とした。しかし、ダミーパターン２１０が形成された領域を複数のグループに区分する役割だけ行えば、表示用パターン２１５のサイズと形態とに特別に制限はない。
【００２５】
図６は、本発明の第３実施例によるダミーパターンの配列を有する半導体素子の上面図である。ここでの表示線３２０は、ダミーパターン３１０と形態またはサイズが異なる表示用パターン３１５よりなる複数のラインが交差されて提供されたものであって、ラインは碁盤配列（またはマトリックス配列）になっている。表示線３２０とダミーパターン３１０とは半導体基板３００上に形成されたものである。図面ではダミーパターン３１０及び表示用パターン３１５の形態は同じであり、サイズだけ異なる場合を例とした。図面では図示の便宜のために、３個のダミーパターン３１０間ごとに表示用パターン３１５よりなるラインが通過するように形成されたものを例としたが、第１実施例と同様に１０個、２０個など、使用者が所望するだけの間隔ごとに異なる形態または異なるサイズの表示用パターンを入れることによって所望の位置を比較的正確に探せる。
【００２６】
図７及び図８は、本発明の多様な実施例によるレファレンスプレーンを有する半導体素子の上面図である。図７及び図８で例として挙げた実施例は、レファレンスプレーンが使われた時に不良位置を分析装備上で容易に探せるように、座標概念のラインを使用して所望の位置を正確に探せるように構成した半導体素子に関するものである。
【００２７】
まず、図７は、本発明の第４実施例によるレファレンスプレーンを有する半導体素子の上面図である。本発明によって改善されたレファレンスプレーン４１０は、複数のグループＧ１，．．．，Ｇ２０に区分されるように表示線４２０を含む。レファレンスプレーン４１０は、半導体基板４００上に形成されたものである。ここでの表示線４２０は、従来には一つの金属板で形成されたレファレンスプレーンを複数のグループＧ１，．．．，Ｇ２０に分割して形成することによって提供されたものである。一定長さ、例えば一定数のビアホール４１２または一定長さ、例えば２００μｍごとにこのような表示線４２０が生じるようにレファレンスプレーンを分割すれば、図示されたように、表示線４２０は碁盤状でありうる。これにより、チップの中央でも容易に位置を正確に探してＦＩＢのような装備を使用して作業できる。ここで、分割されたレファレンスプレーン４１０同士で通電されうるように電気的に相互連結される部分４１５を有するように形成することが望ましい。図面には図示の便宜のために、３個のビアホール４１２ごとに表示線４２０が通過するように形成されたものを例としたが、１０個、２０個など、使用者が所望するだけの間隔ごとに表示線が生じるように分割できる。
【００２８】
例えば、不良が１０番目のグループＧ１０から発生していることが分かり、不良原因を解析する場合について説明する。不良原因を解析するために、顕微鏡で不良部分を探す。図７に不良場所Ｄを表示した。ここで、表示線４２０が３個のビアホール４１２ごとに形成されているため、容易に不良場所を探すことが可能である。例えば、不良場所Ｄがパッド（図示せず）から５０番目のビアホールであれば、この位置を探すために従来には５０個のビアホールを全部数えなければならなかったが、本発明によれば、表示線４２０が例えば３個のビアホール４１２ごとに形成されているため、表示用パターンを１６個数え、ビアホールを２個数えれば、不良場所Ｄを探すことが可能である。
【００２９】
グループは、図８に示されたように、表示線５２０によって分割されて形態とサイズとが一定していないものでありうる。図８は、本発明の第５実施例によるレファレンスプレーン５１０を有する半導体素子の上面図である。レファレンスプレーン５１０は、半導体基板５００上に形成されたものである。グループの形態とサイズとに特徴があるので、ビアホールを一々数えず、形態だけ見てもいかなる位置にあるグループであるかが分かる。
【００３０】
前記説明で多くの事項が具体的に記載されているが、それらは発明の範囲を限定するものではなく、望ましい実施例の例示として解釈されなければならない。したがって、本発明の範囲は、説明された実施例によって決定されず、特許請求の範囲に記載された技術的思想によって決定されなければならない。
【産業上の利用可能性】
【００３１】
本発明は、欠陥または所望の位置を容易に探して分析できる半導体素子に使用されうる。
【図面の簡単な説明】
【００３２】
【図１】従来のダミーパターンの配列を示す上面図である。
【図２】金属ラインパターン配列で誤った位置をミーリングする場合の問題を説明するための図面である。
【図３】高電力消耗素子や高性能素子の最上位層に使われる従来レファレンスプレーンを示す上面図である。
【図４】本発明の第１実施例によるダミーパターンの配列を有する半導体素子の上面図である。
【図５】本発明の第２実施例によるダミーパターンの配列を有する半導体素子の上面図である。
【図６】本発明の第３実施例によるダミーパターンの配列を有する半導体素子の上面図である。
【図７】本発明の第４実施例によるレファレンスプレーンを有する半導体素子の上面図である。
【図８】本発明の第５実施例によるレファレンスプレーンを有する半導体素子の上面図である。
【符号の説明】
【００３３】
４００    半導体基板
４１０    レファレンスプレーン
４１２    ビアホール
４１５    電気的に相互連結される部分
４２０    表示線
Ｇ１〜Ｇ２０    グループ
【図１】
2005051230.tif 000003
【図２】
2005051230.tif 000004
【図３】
2005051230.tif 000005
【図４】
2005051230.tif 000006
【図５】
2005051230.tif 000007
【図６】
2005051230.tif 000008
【図７】
2005051230.tif 000009
【図８】
2005051230.tif 000010