(57)【要約】【課題】面方位が制御された半導体薄膜を簡便且つ確実に形成可能な薄膜半導体装置の製造方法を提供する。【解決手段】少なくとも一方の表面が絶縁性の基板に微細孔を形成する工程（Ｓ１０３）と、微細孔の底部を含む基板上に半導体膜の結晶化を促進する結晶化促進膜を堆積する工程（Ｓ１０４）と、微細孔内及び結晶化促進膜上に第１の非晶質半導体膜を堆積する工程（Ｓ１０５）と、微細孔内に第１の非晶質半導体膜を残した状態で第１の非晶質半導体膜と結晶化促進膜とを基板表面から除去する工程（Ｓ１０６）と、第２の非晶質半導体膜を堆積する工程（Ｓ１０７）と、第１及び第２の非晶質半導体膜を溶融・結晶化させることにより所定の面方位を有する略単結晶半導体結晶粒を前記微細孔を中心とした領域に形成する工程（Ｓ１０９）とを含む。【選択図】      図２
2005056894.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一方の表面が絶縁性の基板に微細孔を形成する微細孔形成工程と、
前記微細孔の底部を含む基板上に半導体膜の結晶化を促進する結晶化促進膜を堆積する結晶化促進膜堆積工程と、
前記微細孔内及び結晶化促進膜上に第１の非晶質半導体膜を堆積する第１の半導体膜堆積工程と、
前記微細孔内に前記第１の非晶質半導体膜を残した状態で前記第１の非晶質半導体膜と結晶化促進膜とを基板表面から除去する除去工程と、
第２の非晶質半導体膜を堆積する第２の半導体膜堆積工程と、
前記第１及び第２の非晶質半導体膜を溶融・結晶化させることにより所定の面方位を有する略単結晶半導体結晶粒を前記微細孔を中心とした領域に形成する溶融結晶化工程と、
を含むことを特徴とする薄膜半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜半導体装置の製造方法に関する。特に半導体膜を溶融結晶化させることにより略単結晶半導体結晶粒を製造する製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置やＥＬ（エレクトロルミネセンス）表示装置などの電気光学装置においては、薄膜トランジスタ等の半導体装置を含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の薄膜トランジスタは非晶質硅素膜を用いて、活性領域（チャネル形成領域）を形成している。又、多結晶硅素膜を用いて活性領域を形成した薄膜トランジスタも実用化されている。多結晶硅素膜を用いることにより、非晶質硅素膜を用いた場合に比較して移動度などの電気的特性が向上し、薄膜トランジスタの性能を向上させることができる。
【０００３】
又、薄膜トランジスタの性能を更に向上させるために大きな結晶粒からなる半導体膜を形成し、薄膜トランジスタの形成領域内に結晶粒界が入り込まないようにする技術が検討されている。例えば、基板上に微細な穴（微細孔）を形成し、この微細孔を結晶成長の起点として半導体膜の結晶化を行うことにより、数μｍ程度の硅素の結晶粒を形成する技術がいくつかの文献において提案されていた（非特許文献１及び非特許文献２）。これらの技術を用いて形成される大きな結晶粒を含む略単結晶硅素膜を用いて薄膜トランジスタを形成することにより、移動度等の電気的特性に優れた薄膜トランジスタを実現することが可能になる。
【０００４】
【非特許文献１】
「Ｓｉｎｇｌｅ  Ｃｒｙｓｔａｌ  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒｓ」（ＩＢＭ  ＴＥＣＨＮＩＣＡＬ  ＤＩＳＣＬＯＳＵＲＥ  ＢＵＬＬＥＴＩＮ  Ａｕｇ．１９９３  ｐｐ２５７−２５８）
【非特許文献２】
「Ａｄｖａｎｃｅｄ  Ｅｘｃｉｍｅｒ−Ｌａｓｅｒ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ  Ｔｅｃｈｎｉｑｕｅｓ  ｏｆ  Ｓｉ  Ｔｈｉｎ−Ｆｉｌｍ  Ｆｏｒ  Ｌｏｃａｔｉｏｎ  Ｃｏｎｔｒｏｌ  ｏｆ  Ｌａｒｇｅ  Ｇｒａｉｎ  ｏｎ  Ｇｌａｓｓ」（Ｒ．  Ｉｓｈｉｈａｒａ等ｐｒｏｃ．  ＳＰＩＥ  ２００１，  ｖｏｌ．４２９５，  ｐ１４〜２３．）
【０００５】
【発明が解決しようとする課題】
しかしながら前記両文献に記載された従来の方法では結晶粒の面方位の制御ができないため、このような方法で作製した略単結晶硅素膜においては特性にばらつきが生じる。したがって、この略単結晶硅素膜を用いて薄膜トランジスタ等の半導体装置を作製した場合には、完成した半導体装置の特性にばらつきが生じてしまい、均一な特性を備えた半導体装置を得ることが困難であるという問題がある。
【０００６】
そこで薄膜トランジスタ等の半導体装置の電気的特性のさらなる向上を図るために、結晶粒の面方位を制御して半導体膜を形成することが可能な製造方法の確立が望まれている。
【０００７】
本発明は上述した従来の実情に鑑みて創案されたものであり、面方位が制御された半導体薄膜を簡便且つ確実に形成可能な薄膜半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
以上の目的を達成する本発明に係る薄膜半導体装置の製造方法は、少なくとも一方の表面が絶縁性の基板に微細孔を形成する微細孔形成工程と、微細孔の底部を含む基板上に半導体膜の結晶化を促進する結晶化促進膜を堆積する結晶化促進膜堆積工程と、微細孔内及び結晶化促進膜上に第１の非晶質半導体膜を堆積する第１の半導体膜堆積工程と、微細孔内に第１の非晶質半導体膜を残した状態で第１の非晶質半導体膜と結晶化促進膜とを基板表面から除去する除去工程と、第２の非晶質半導体膜を堆積する第２の半導体膜堆積工程と、第１及び第２の非晶質半導体膜を溶融・結晶化させることにより所定の面方位を有する略単結晶半導体結晶粒を微細孔を中心とした領域に形成する溶融結晶化工程とを含むことを特徴とする。
【０００９】
本発明において半導体膜堆積工程で堆積される半導体膜は非晶質半導体膜である。最初に結晶性半導体膜を堆積した場合には、イオン注入法等で半導体膜全体を非晶質としておく。本発明は非晶質膜の結晶化を制御する事で結晶粒の面方位を特定方向に定めるのである。結晶化促進膜は微細孔底部付近のみに残留する様に除去工程を進め、その後に非晶質半導体膜を微細孔が埋め尽くされる様に堆積する。斯うした状態にてレーザ照射を行い、半導体膜の溶融結晶化を進める。溶融結晶化はレーザ光を基板表面側より照射し、少なくとも微細孔以外の領域に形成された非晶質半導体膜は膜厚方向全域に渡り溶融する条件にて行う。レーザ光が表面側より照射されるので、溶融後の結晶化は微細孔底部から上方に向かって進む。即ち最初に微細孔底部付近に位置する非晶質半導体膜が結晶質へと変化する。微細孔底部には結晶化促進膜が残されているので、その領域に位置する非晶質半導体膜の結晶化は結晶化促進膜の影響を被り特定の方位を抱く。斯うした特定方位を有す結晶成分が溶融結晶化時の基点として働き、非晶質膜全体の結晶化が進む。
【００１０】
要するに本願発明では微細孔底部付近に特定の結晶面方位を持った結晶成分含有半導体膜が形成され、これを基点として溶融状態の非晶質半導体膜の結晶成長が選択的に進行するのである。特定の結晶面方位を持った結晶成分含有半導体膜の上部から非晶質半導体膜面内の微細孔を中心とした領域までが斯うして略単結晶状態にある半導体結晶粒へと変化する。この単結晶粒は、微細孔底部付近に最初に形成された特定の結晶面方位を持った結晶成分含有半導体膜を基点としているので、その結晶面方位を受け継ぐことになる。斯うして結晶面方位の制御された略単結晶半導体結晶粒が簡便且つ確実に形成される。本発明では基板上に複数の薄膜半導体装置を製造する。それ故に基板上には複数の微細孔が形成されており、此等複数の微細孔総てで上述した原理が同等に働く。複数の微細孔を中心として形成される複数の略単結晶の半導体結晶粒子は皆同じ面方位を有する事になる。薄膜半導体装置を作製する際には各薄膜半導体装置の活性領域を各微細孔を中心に形成される略単結晶の半導体結晶粒子内に作製する。結晶面方位が揃った略単結晶半導体結晶粒子は総て同じ面方位を持ち得るので、薄膜半導体装置間で結晶粒界に起因する膜質変動や結晶面方位に起因する膜質変動がなくなり、基板内に作製された総ての薄膜半導体装置が均一な特性を有する事になる。
【００１１】
更に略単結晶半導体結晶粒は結晶粒内部に僅かな対応粒界が存在するだけで、転移欠陥等の半導体特性を著しく減退させる結晶欠陥が少ない。此は半導体の電気特性からすると、エネルギーバンド図における禁制帯中央部付近の捕獲準位密度（深い準位）が従来の多結晶半導体膜と比較して著しく少なく成っている事を意味する。又、略単結晶半導体結晶粒内には深い準位を形作る不規則粒界が殆ど存在せず、僅かな対応粒界だけが存在するに過ぎない。この為に従来の多結晶半導体膜と比較して伝導帯の電子や荷電子帯の正孔といったフリーキャリアが多量に発生し（即ちトランジスタの閾値電圧が低下し）、同時に此等フリーキャリアが移動する際の障壁が低減され（即ち移動度が向上し）、優良な薄膜半導体装置が製造されるに到る。尚、本願明細書中で言う略単結晶半導体結晶粒とは当該結晶粒の内部に不規則粒界を含まず、０個から６個の対応粒界のみを含む結晶粒を指す。この様に略単結晶半導体結晶粒を薄膜半導体装置の活性領域（ＭＯＳＦＥＴのチャンネル形成領域と接合領域や、バイポーラトランジスタのベース領域と接合領域）に用いて薄膜半導体装置を構成すると、深い準位が低減されて居る為にオフ電流は小さくなり、同時にスイッチング特性が急峻になり、オン電流は著しく増大する。斯くして複数の薄膜半導体装置が総て均一に高性能化され、当該薄膜半導体装置にて集積回路を組むと安定的に高速動作をする様になる。
【００１２】
本願発明では基板表面に窒化硅素膜や酸化硅素膜等の高純度の絶縁膜を形成した後に、此等絶縁膜に微細孔を形成する。基板がガラス等の絶縁物質の場合には絶縁物質で有る基板に直接微細孔を形成しても良い。斯うする事で製造工程を簡略化出来、短時間で安価に薄膜半導体装置を製造し得る。更にガラス基板上に化学的気相堆積法（ＣＶＤ法）等で高純度の酸化硅素膜を堆積した後に酸化硅素膜に、或いは酸化硅素膜を突き抜けてガラス基板までに、微細孔を形成しても良い。薄膜半導体装置は不純物に敏感である為、ＣＶＤ法等で高純度絶縁膜を形成すると半導体膜への不純物混入を防げ、優良な薄膜半導体装置が作製される。理想的には高純度酸化硅素膜の厚みを後に形成される微細孔の深さよりも厚くする。斯うすると微細孔底部も高純度酸化硅素膜内に形成され、半導体膜への基板からの不純物混入は完全に抑制される。
【００１３】
微細孔はフォトリソグラフィ工程とエッチング工程とを用いて直接形成しても良い。この場合、製造工程が簡略化されるとの効果を有する。微細孔径は後に堆積される半導体膜の厚みの半分以下とする。斯うすると微細孔内全体が半導体膜で埋め尽くされて、本願発明の溶融結晶化が確実に進展するからである。薄膜半導体装置の特性は一般に半導体膜が薄い程良好になる。半導体膜が薄過ぎると膜として繋がらなくなり、薄膜半導体装置の特性は劣って仕舞う。膜がきちんと繋がるのは１５ｎｍ程度の厚みからである。一方、本願発明での略単結晶半導体結晶粒の大きさは膜が厚い程大きくなる。具体的には半導体膜厚が２５０ｎｍ程度の時に結晶粒の直径は６（ｍ程度となる。斯うした事柄から本願発明の薄膜半導体装置に最適な半導体膜厚は１５ｎｍから２５０ｎｍと言える。先に述べた様に微細孔の直径は半導体膜の厚みの半分以下でなくては成らない。基板内での均一性を加味すると微細孔直径は半導体膜厚の４５％以下が望まれる。又製造の容易さを考えると半導体膜厚の１０％以上の直径が好まれる。従って本願発明に最適な微細孔直径は１．５ｎｍから１１２．５ｎｍの間である。一般に斯様な小口径の微細孔をフォトリソグラフィ工程とエッチング工程とを用いて直接形成するのは容易ではない。そこで本願発明では予め０．３（ｍから２．０（ｍ程度の細孔を形成し、その後にこの細孔の口径を細らせる方法も適応可能である。具体的にはフォトリソグラフィ工程とエッチング工程とを用いて細孔を形成した後にＣＶＤ法で高純度酸化硅素膜をコンフォーマルに堆積して細孔を細め、微細孔とする。高純度酸化硅素膜をコンフォーマルに堆積するにはテトラエトキシオーソシリケート（ＴＥＯＳ）をＣＶＤ法の原材料に用いて酸化硅素膜を堆積すればよい。尚、コンフォーマルな堆積とは微細孔角部で堆積された酸化膜がオーバーハングしない様な堆積である。微細孔形成工程を細孔形成後にこの細孔を細らせる方法とすると、大型ガラス基板にも容易に微細孔を形成し得る。
【００１４】
微細孔を形成した後に微細孔底部を含む基板上に半導体膜の結晶化を促進する結晶化促進膜を堆積する。結晶化促進膜としては金属含有物質が効果的に作用する。半導体膜の結晶化を促進する金属としてはニッケルやコバルト、白金、パラジウム、タングステンが知られ、金属含有物質は此等の何れか含む。例えば此等金属を含む有機溶剤などで有っても良いし、金属半導体化合物（例えば金属硅化物）としても良い。無論此等の金属薄膜でも構わない。結晶化促進膜が此等の材料を含有する事に依り、後に溶融結晶化する際の半導体膜の面方位が所定の方向に効果的に制御される。金属膜の堆積には物理的気相堆積法（ＰＶＤ法）を用いると簡便に微細孔底部にも金属薄膜を堆積しうる。取り分け蒸着法を用いると本願発明の様な口径の狭い微細孔底部にも確実に結晶化促進膜を堆積出来て好都合である。
【００１５】
結晶化促進膜堆積工程終了後に微細孔内及び結晶化促進膜上に第１の非晶質半導体膜を堆積する第１の半導体膜堆積工程を行う。この第１の半導体膜堆積工程に於いて堆積される非晶質半導体膜は硅素を主構成元素とすることが好ましい。先に述べた結晶化促進膜は取り分け硅素に対して効果的に結晶化を促進するからである。硅素を主構成元素とするとは半導体膜中に於ける硅素濃度が９０％程度以上の半導体膜をさす。硅素には燐や硼素などのドナーやアクセプター元素を加えても良いし、ゲルマニウム等硅素以外に半導体特性を示す元素を最大１０％程度加えても良い。硅素を主構成元素とした非晶質硅素の結晶化は、先に記した結晶化促進膜により特定方向にのみ結晶化が促進される為、溶融結晶化工程後に微細孔を中心とした領域に面方位制御された略単結晶半導体結晶粒を作製する事が可能になる。
【００１６】
第１の半導体膜堆積工程終了後に微細孔内に前記第１の非晶質半導体膜を残した状態で第１の非晶質半導体膜と結晶化促進膜とを基板表面から除去する除去工程を行う。この際に少なくとも微細孔の底部には結晶化促進膜を確実に残し、同時に基板表面からは結晶化促進膜を完全に除去する。斯うした構成を取ると結晶化促進膜を微細孔の底部のみに確実に配置することができる。結晶成長は微細孔底部付近でのみ促進されるので、後の溶融結晶化工程にて結晶面方位を確実に制御し得る。除去工程は化学的機械研磨法（ＣＭＰ法）を用いるのが好ましい。ＣＭＰ法を用いると表面だけを削り取るので、表面に堆積された結晶化促進膜は除去されるものの、微細孔底部付近には結晶化促進膜が残留するからである。又、微細孔を細孔を形成してからＣＶＤ法にてコンフォーマルな酸化硅素膜を堆積して作製する場合、微細孔角部を中心として同心円状に形成される丸みを帯びた肩を取り除き、微細孔が基板表面に対してほぼ垂直に切られるようになる。斯うすると後に半導体膜を堆積した際に半導体膜表面は微細孔上でも平滑面となり、薄膜半導体装置サイズを厳密に加工出来、しかも半導体装置の電気的特性変動を最小にし得るとの効果を示す。
【００１７】
除去工程が終了した後に第２の非晶質半導体膜を堆積する第２の半導体膜堆積工程を行う。この第２の半導体膜堆積工程に於いて堆積される第２の非晶質半導体膜は前述の第１の半導体膜堆積工程に於いて堆積される非晶質半導体膜と同じく硅素を主構成元素とすることが好ましい。硅素を主構成元素とするとは半導体膜中に於ける硅素濃度が９０％程度以上の半導体膜をさす。硅素には燐や硼素などのドナーやアクセプター元素を加えても良いし、ゲルマニウム等硅素以外に半導体特性を示す元素を最大１０％程度加えても良い。硅素を主構成元素とした非晶質硅素の結晶化は、先に記した結晶化促進膜により特定方向にのみ結晶化が促進される為、溶融結晶化工程後に微細孔を中心とした領域に面方位制御された略単結晶半導体結晶粒を作製する事が可能になる。
【００１８】
第２の非晶質半導体膜を堆積した後に、此の第２の非晶質半導体膜にレーザ光を照射するなどして第１及び第２の非晶質半導体膜の溶融・結晶化を進める。此に依り所定の面方位を有する略単結晶半導体結晶粒を、微細孔を中心とした領域に形成する。本願発明をより確実に行うには第２の半導体膜堆積工程後で溶融・結晶化工程前に微細孔底部付近の第１の非晶質半導体膜を固相状態にて結晶化させる熱処理工程を施すのが好ましい。此の熱処理工程により微細孔底部付近に形成された結晶化促進膜から第１の非晶質半導体膜が選択的に固相状態にて結晶化する。この際に結晶成長方向は特定の方向に定まり、それ故に後の溶融結晶化工程時に面方位制御された結晶粒の基点となり得るからである。熱処理工程にて部分的ないしは全面的に固相状態にて結晶化された半導体膜を本願では結晶成分含有半導体膜と称する。熱処理工程は固相状態で結晶化した領域が微細孔上部まで達する様に施すのが理想と言える。微細孔内が成長面方位制御された結晶状態にあるので、此を結晶種として溶融結晶化後に確実に略単結晶半導体粒子の面方位が定まるからである。
【００１９】
金属含有物質の触媒作用にて成長が促進される結晶は特定の結晶学方位にのみ成長する。例えばニッケルを触媒金属として使用すると、ニッケルシリサイドの｛１１１｝面より単結晶シリコン膜がエピタキシャル成長する。その結果、シリコンの結晶成長方向は、＜１１１＞方向に定まる。本願では、深い微細孔底部にニッケルなどの金属からなる結晶化促進膜が配置されているので、結晶成長方向が微細孔の深さ方向（垂直方向）と一致した結晶子のみが微細孔上部付近迄成長して来る事になる。先の例では、＜１１１＞方向が微細孔の深さ方向に一致している結晶成分だけが微細孔上部付近に出現する。溶融結晶化工程では、冷却固化時にこれらの結晶成分が新たな結晶成長の種となるように調整して工程を進める。斯うする事で冷却固化後に微細孔を中心に形成される単結晶粒の面方位は結晶成長促進膜により定められた方向に一意的に定まる。先の例では、微細孔を中心に形成される単結晶粒の面方位（基板に垂直な方向を向いた結晶面）は｛１１１｝面に定まる。略単結晶半導体結晶粒は結晶化促進膜に依り定められた所定の面方位で結晶成長する為、結晶化促進膜の材料を適宜選択することにより、略単結晶半導体結晶粒の表面の面方位を制御する。斯くして本願発明に則る薄膜半導体装置の製造方法に依れば、微細孔を中心とした領域に面方位制御された略単結晶半導体結晶粒を形成することが可能になる。
【００２０】
溶融結晶化工程はレーザ照射によって行うことが好適である。これにより、非晶質半導体膜の溶融結晶化を効率良く行うことが可能となる。用いるレーザとしては、エキシマレーザ、固体レーザ、ガスレーザなど種々のものが考えられる。
【００２１】
【発明の実施の形態】
以下に添付図面を参照して本発明の好適な実施の形態を詳細に説明する。尚、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。
【００２２】
（第１の実施の形態）
第１の実施の形態では本発明に係る薄膜半導体装置の製造方法について説明する。
【００２３】
図１に、絶縁膜上に本発明を適用して半導体薄膜が形成された状態を示す。図１においてはガラス基板１上に下地絶縁膜として第１の酸化硅素膜２が形成され、第１の酸化硅素膜２上に半導体薄膜である略単結晶硅素結晶粒９が形成されている。又、第１の酸化硅素膜２の表面には、第１の酸化硅素膜２の厚み方向に細孔３が設けられ、更に細孔３の内部及び内壁が絶縁膜である第２の酸化硅素膜４により被覆されて微細孔５が形成されている。微細孔５の底部には結晶化促進膜であるニッケル膜６が形成されており、ニッケル膜６上にはニッケル膜にて固相状態で結晶成長が促進された結晶部位７ａが存在する。薄膜半導体装置の活性層は此の略単結晶硅素結晶粒内に形成される。基板上には複数の薄膜半導体装置が作製されるが、各薄膜半導体装置は図１と同じ構成を成す。此等の略単結晶硅素結晶粒９は結晶粒の結晶方位が所望の向きに制御されて形成されている。例えば本実施の形態では略単結晶硅素結晶粒９の表面は（１１１）面に制御されている。基板上に形成される複数の薄膜半導体装置はそれ故皆（１１１）面を向いた略単結晶硅素結晶粒内に作られることになる。
【００２４】
図２は、上述した略単結晶硅素結晶粒９の製造方法を示す工程図である。又、図３乃至図８は、略単結晶硅素結晶粒９の製造方法を示す断面図である。
【００２５】
図２に示すように、本実施の形態に係る略単結晶硅素結晶粒９の製造方法は、基板上に下地絶縁膜を堆積する下地絶縁膜堆積工程（Ｓ１０１）と、此の下地絶縁膜の厚み方向に細孔を形成する細孔形成工程（Ｓ１０２）と、下地絶縁膜上及び細孔内に第二下地絶縁膜を堆積して前記細孔の孔径を微細化した微細孔を形成する微細孔形成工程（Ｓ１０３）と、微細孔の底部を含む基板上に金属含有物質からなり半導体膜の結晶化を促進する結晶化促進膜を堆積する結晶化促進膜堆積工程（Ｓ１０４）と、微細孔内及び結晶化促進膜上に第１の非晶質半導体膜を堆積する第１の半導体膜堆積工程（Ｓ１０５）と、微細孔内に第１の非晶質半導体膜を残した状態で第１の非晶質半導体膜、結晶化促進膜及び第二下地絶縁膜を前記下地絶縁膜表面が露出するまで除去する除去工程（Ｓ１０６）と、第１の非晶質半導体膜上、下地絶縁膜上及び第二下地絶縁膜上に第２の非晶質半導体膜を堆積する第２の半導体膜堆積工程（Ｓ１０７）と、基板に熱処理を施して第１及び第２の非晶質半導体膜の内で微細孔の底部付近を含む領域を部分的に固相結晶化させて結晶成分含有半導体膜を形成する熱処理工程（Ｓ１０８）と、結晶成分含有半導体膜を含んだ第１及び第２の非晶質半導体膜を溶融・結晶化させる事に依り、所定の面方位を有する略単結晶半導体結晶粒を結晶成分含有半導体膜を起点として微細孔を中心とした領域に形成する溶融結晶化工程（Ｓ１０９）とを含むものである。斯うした工程を実施すると微細孔５を中心とした領域に面方位制御された略単結晶硅素結晶粒９を形成し得る。尚、細孔形成工程（Ｓ１０２）と熱処理工程（Ｓ１０８）とは省略しても良い。細孔形成工程を省略する場合には下地絶縁膜堆積工程後にフォトリソグラフィ法とエッチング法とを用いて直接微細孔を形成する。又、熱処理工程を省略した場合には第２の半導体膜堆積工程後に溶融結晶化工程を施す。以下、略単結晶硅素結晶粒９の具体的な製造方法について説明する。
【００２６】
（下地絶縁膜堆積工程）
図３（ａ）に示すようにガラス基板１上に下地絶縁膜として第１の酸化硅素膜２を例えば８００ｎｍの膜厚で形成する。これにより少なくとも一方の表面が絶縁性の基板を形成することができる。ガラス基板１上への第１の酸化硅素膜２の形成方法としては、例えばプラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、或いはスパッタリング法等の気相堆積法などを用いることができる。尚、基板としてガラスや石英、セラミックス、その他少なくとも表面が絶縁性の基板を用いる場合には下地絶縁膜は形成しなくてもよい。無論、絶縁性基板上であっても、基板からの汚染物質が半導体層へ拡散するのを防止する目的で下地絶縁膜を形成してもよい。
【００２７】
（細孔形成工程）
次にフォトリソグラフィ工程及びエッチング工程を行うことにより、図３（ｂ）に示すように孔径が１μｍ±０．５μｍ程度、深さが８００ｎｍ程度の略円筒状の細孔３を下地絶縁膜である第１の酸化硅素膜２の面内の所定の位置に厚み方向に形成する。細孔の深さは第１の酸化硅素膜２の厚み±１００ｎｍとするのが好ましい。酸化硅素膜のエッチングは、例えばＣＦ４ガスとＨ２ガスのプラズマを用いた反応性イオンエッチングにより行う。基板としてガラスや石英、セラミックスなど少なくとも表面が絶縁性の基板を使用し、且つ下地絶縁膜を形成しない場合には、基板の絶縁性表面に直接細孔３を形成する。
【００２８】
（微細孔形成工程）
次に図３（ｃ）に示すように、基板の絶縁性表面である第１の酸化硅素膜２の表面上、及び細孔３内に第二下地絶縁膜として第２の酸化硅素膜４をコンフォーマルに堆積する。これに依り細孔３の孔径を均等に細められ、細孔３よりも孔径の小さな微細孔５を容易に形成する事が可能と化す。微細孔５の孔径は０．１μｍ程度の大きさとされる。通常、斯うした小さな孔径の微細孔を下地絶縁膜に直接形成するのは非常に困難である。しかしながら本実施の形態に於いては先ず細孔３を形成し、次いで細孔３内壁及びその底部に第二下地絶縁膜として第２の酸化硅素膜４を堆積する。此の様に細孔３の孔径を細めて微細孔５を形成するため、簡便且つ確実に細孔３よりも孔径の小さな微細孔５を形成することが可能である。微細孔５は略円筒状に形成することが好適であるが、上述した手法により形成できる形状であれば円筒状以外の形状、例えば円錐状や角柱状、或いは角錐状などとしてもよい。
【００２９】
（結晶化促進膜堆積工程）
次に図３（ｄ）に示すように微細孔５の底部及び第二下地絶縁膜である第２の酸化硅素膜４の上に金属含有物質からなり半導体膜の結晶化を促進する性質を有する結晶化促進膜としてニッケル膜６を堆積する。ニッケル膜６はスパッタリング法や蒸着法等の物理気相堆積法によって成膜される。金属膜を結晶化促進膜として堆積する場合、その厚みは１ｎｍから１０ｎｍ程度が好ましい。１０ｎｍよりも薄ければ半導体膜中への金属元素の不要な混入を防ぎ、半導体膜を高純度に保つ事が可能になる。一方、１ｎｍよりも厚ければ金属膜が確実に堆積され、微細孔底部に金属膜が入らないと云った問題を回避し、確実に本願発明を実施できるからである。金属含有物質としてはニッケル以外にも例えばコバルトや白金、パラジウム及びタングステン等のうちいずれか、或いは此等合金のいずれかを含む物質を用いる。又金属含有物質としては、半導体膜の結晶化を促進する物質であれば上述した金属と硅素との化合物である金属硅素化合物（金属シリサイド）などを用いても良い。
【００３０】
（第１の半導体膜堆積工程）
次に図３（ｅ）に示すように例えばＬＰＣＶＤ法によりニッケル膜６上及び微細孔５内に第１の非晶質半導体膜として硅素を主構成元素とする半導体膜を例えば３０ｎｍ〜１００ｎｍ程度の膜厚に形成する。本実施の形態においては第１の非晶質半導体膜として第１の非晶質硅素膜７を形成する。ＬＰＣＶＤ法を用いて非晶質硅素を堆積することにより、微細孔５を確実に埋め込みつつ高純度の第１の非晶質硅素膜７をニッケル膜６上及び微細孔５内に容易に形成することができる。尚、第１の非晶質半導体膜の形成方法は上述したＬＰＣＶＤ法に限定されるものではなく、ＰＶＤ法やＣＶＤ法で直接非晶質半導体膜を堆積することにより第１の非晶質半導体膜を形成することができる。ＰＶＤ法としては蒸着法やスパッタリング法などが適応され、ＣＶＤ法としては上述した低圧化学気相堆積法（ＬＰＣＶＤ法）やプラズマ化学気相堆積法（ＰＥＣＶＤ法）などが適応される。
【００３１】
（除去工程）
次に微細孔５内に第１の非晶質硅素膜７を残した状態で第１の非晶質硅素膜７と不要な結晶化促進膜、即ち第２の酸化硅素膜４上に形成されたニッケル膜６、及び第２の酸化硅素膜４を絶縁性表面である第１の酸化硅素膜２が露出するまで除去する。斯うすることにより微細孔底部のみに結晶化促進膜を残すことができる。この除去工程後に再度非晶質半導体膜を堆積することで微細孔５の底部にのみニッケル膜６を配置し、その上に非晶質半導体膜が堆積される。これにより略単結晶硅素結晶粒９の面方位を｛１１１｝面に揃えることができる。そして略単結晶硅素結晶粒９の面方位を｛１１１｝面に揃えることにより、略単結晶硅素結晶粒９を用いて作製した単結晶シリコンＴＦＴ間での面方位相違に依る特性変動が防止される。具体的には移動度と閾値電圧の変動が小さくなる。その結果、単結晶シリコンＴＦＴを用いて構成した回路は高速動作が可能となり、又安定動作が実現される。
【００３２】
基板表面からの第１の非晶質硅素膜７とニッケル膜６と第２の酸化硅素膜４との除去は研磨除去により行われる。研磨除去は表面研磨なので第２の酸化硅素膜４上のニッケル膜６は除去されるが、微細孔５の底部にはニッケル膜６が残り、上述した効果を得られるのである。一例としては、図３（ｆ）に示すように化学機械研磨（ＣＭＰ）法により第１の非晶質硅素膜７と結晶化促進膜であるニッケル膜６と絶縁膜である第２の酸化硅素膜４を下地絶縁膜である第１の酸化硅素膜２の表面が露出するまで研磨する。この研磨により第２の酸化硅素膜４上に形成されたニッケル膜６は全て除去され、ニッケル膜６は図３（ｆ）に示すように微細孔５の底部のみに残ることとなる。この研磨工程を実施することにより、ニッケル膜６を微細孔５の底部のみに確実に残すことができる。又、ＣＭＰを用いることにより現実的な手段で第２の酸化硅素膜４上のニッケル膜６を除去するとともに、微細孔５の底部にニッケル膜６を残すことができ、効率良く除去工程を実施することができる。
【００３３】
上記においては第１の非晶質硅素膜７及び結晶化促進膜であるニッケル膜６、第二下地絶縁膜である第２の酸化硅素膜４を下地絶縁膜である第１の酸化硅素膜２の表面が露出するまで研磨する場合について説明したが、除去工程は微細孔５の上部孔径が微細孔５の下部孔径と略等しくなるまで第１の非晶質硅素膜７及びニッケル膜６、第２の酸化硅素膜４の除去を行えばよく、必ずしも第１の酸化硅素膜２の表面が露出するまで研磨しなくてもよい。例えば図４に示すように微細孔５の上部孔径ｒ′が微細孔５の下部孔径ｒと略等しくなるまで第１の非晶質硅素膜７及びニッケル膜６、第２の酸化硅素膜４の除去を行えばよい。略等しいとは、後に半導体膜を堆積した際に微細孔中心付近に半導体膜のへこみが生ずるが、そのへこみ量が半導体膜厚の１０％程度以下に成るような状態を示す。微細孔５の上部孔径が微細孔５の下部孔径と略等しくなるまで第１の非晶質硅素膜７及びニッケル膜６、第２の酸化硅素膜４の除去を行うのは、除去工程後に第２の半導体膜堆積工程において第２の非晶質半導体膜を堆積した際、第２の非晶質半導体膜の表面をほぼ平らな状態にすることを目的とするものである。このような条件で除去工程を実施することにより、微細孔５の開口部の肩部も研磨されるため、略直角状態に成形された肩部５ａを形成することができる。
【００３４】
下地絶縁膜である第１の酸化硅素膜２上及び細孔３内に第２の酸化硅素膜４を堆積する方法で微細孔５を形成すると、微細孔５の開口部の肩部が丸みを帯びた形状となる。例えば下地絶縁膜である第１の酸化硅素膜２上に膜厚０．４５μｍの第２の酸化硅素膜４を堆積させた場合には細孔３の内壁にも膜厚０．４５μｍの第２の酸化硅素膜４が堆積され、細孔３の孔径を細めて微細孔５が形成される。しかしながら形成された微細孔５の開口部の肩部は半径が略０．４５μｍの丸みを帯びた形状となる。肩部が丸みを帯びた状態で非晶質半導体膜を形成した場合には、例えば図５に示すように、丸みを帯びた肩部の影響を受けて非晶質半導体膜７″の表面形状に部分的に凹部が生ずる。このような非晶質半導体膜７″の表面の凹部はその後の薄膜半導体装置の特性に悪影響を及ぼし、薄膜半導体装置の品質の低下を引き起こす原因となる。しかしながら本実施の形態においては、上述した条件で除去工程を実施することにより、略直角状態に成形された肩部５ａが形成される。これにより除去工程後の第２の半導体膜堆積工程において第２の非晶質硅素膜７′を堆積した際、図６に示すように第２の非晶質硅素膜７′の表面をほぼ平らな状態で堆積することが可能になる。したがって微細孔５の開口部の肩部の形状に起因して薄膜半導体装置の特性に悪影響を及ぼす恐れが無く、良好な特性を備えた薄膜半導体装置が作製される。ほぼ平らな状態とされた薄い半導体膜上に薄膜半導体装置が作製されるため、ゲート電圧やゲート長が設計通りとなり、特性の良好な薄膜半導体装置を作製することが可能となる。
【００３５】
さらに、本実施の形態においては、微細孔５内にニッケル膜を堆積し、その上に第１の非晶質硅素膜７を堆積した後に上述した除去工程を行う。これにより、第１の非晶質硅素膜７及びニッケル膜６、第２の酸化硅素膜４の除去を行った際に研磨粉などにより微細孔５内が埋まってしまうことを防止できる。したがって、後工程の溶融結晶化工程を確実に実施することができ、表面の面方位が所定の方向に制御された略単結晶硅素結晶粒９を確実に形成することができる。
【００３６】
上記においては、ニッケル膜６及び第２の酸化硅素膜４を下地絶縁膜である第１の酸化硅素膜２の表面が露出するまで研磨除去する場合について説明したが、更に下地絶縁膜である第１の硅素膜２の表面の一部までを研磨除去しても良い。これにより確実に微細孔５の開口部の肩部を研磨して、該微細孔５の開口部の肩部５ａを略直角状態に成形することができる。
【００３７】
又、上記においては除去工程をＣＭＰにより行う場合について説明したが、これに限定されず除去工程をエッチングにより行っても良い。即ち、第１の非晶質硅素膜７とニッケル膜６と第２の酸化硅素膜４とを下地絶縁膜である第１の酸化硅素膜２の表面が露出するまでエッチング除去する。この場合においても上記と同様に第２の酸化硅素膜４上に形成されたニッケル膜６を全て除去し、ニッケル膜６を図３（ｆ）に示すように微細孔５の底部のみに確実に残すとともに微細孔５内に第１の非晶質硅素膜７を残すことができる。又、第２の酸化硅素膜４を均一にエッチング除去して、微細孔５の開口部の肩部を略直角状態に成形することができる。
【００３８】
上述した下地絶縁膜堆積工程及び細孔形成工程、微細孔形成工程、結晶化促進膜堆積工程、第１の半導体膜堆積工程、除去工程を実施することにより、後の工程で非晶質半導体膜の結晶化における起点となる微細孔５を簡便且つ確実に形成し、微細孔５の底部に結晶化促進膜であるニッケル膜６を配置することが可能であり、更に微細孔５の開口部の肩部５ａを略直角状態に形成することができる。
【００３９】
（第２の半導体膜堆積工程）
次に図７（ａ）に示すように例えばＬＰＣＶＤ法により絶縁性表面である第１の酸化硅素膜２上と第２の酸化硅素膜４上、及び第１の非晶質硅素膜７上に硅素を主構成元素とする第２の非晶質半導体膜を例えば３０ｎｍ〜１００ｎｍ程度の膜厚に形成する。本実施の形態においては第２の非晶質半導体膜として第２の非晶質硅素膜７′を形成する。ＬＰＣＶＤ法を用いて非晶質硅素を堆積することにより、高純度の第２の非晶質硅素膜７′を第１の酸化硅素膜２上乃至は第２の酸化硅素膜４上と、第１の非晶質硅素膜７上に容易に形成することができる。尚、非晶質半導体膜の形成方法は上述したＬＰＣＶＤ法に限定されるものではなく、ＰＶＤ法やＣＶＤ法で直接非晶質半導体膜を堆積することにより非晶質半導体膜を形成することができる。ＰＶＤ法としては蒸着法やスパッタリング法などが適応され、ＣＶＤ法としては上述した低圧化学気相堆積法（ＬＰＣＶＤ法）やプラズマ化学気相堆積法（ＰＥＣＶＤ法）などが適応される。
【００４０】
（熱処理工程）
次に図７（ｂ）に示すように第２の非晶質硅素膜７′が形成されたガラス基板１に対して熱処理を施し、第１の非晶質硅素膜７における微細孔５の底部付近を含む領域を部分的に結晶化させて結晶成分含有半導体膜を形成する。結晶成分含有半導体は微細孔底部に形成されたニッケルシリサイド（ＮｉＳｉ２）に依り結晶成長が促進される。熱処理は微細孔５の底部から進んだ結晶化が少なくとも非晶質半導体膜表面（微細孔５開口部の肩部の位置）に到達するまで行うのが好ましい。結晶成分含有半導体膜（ニッケルシリサイドに依り成長が促進された結晶部位７ａ）が少なくとも表面（微細孔５の開口部の肩部の位置）に達するまで熱処理を行うのが好ましい。これにより後述する溶融結晶化工程において、完全に略単結晶硅素結晶粒９の面方位を制御することができる。従ってニッケルシリサイドに依り成長が促進された結晶部位７ａが図８に示すように第２の非晶質硅素膜７′の表面に到達する迄熱処理を行うのが理想と言えよう。この熱処理は３００〜６５０℃程度の温度にて行うことが好適である。熱処理の温度の下限を３００℃程度とするのは結晶成分含有半導体膜を必要十分に形成するためである。又、熱処理の温度の上限を６５０℃程度とするのは以下のような理由による。材料コスト等の観点からは基板として安価なガラス基板（例えば無アルカリガラス等）を用いることが多い。この場合に、一般的に用いられるガラスの軟化点が６５０℃程度であるので、製造中に加えられる熱によって基板の軟化を生じないようにするために、基板１に加わる温度の上限を軟化点に対応して６５０℃程度より低くする必要があるからである。以上のような理由から、本実施形態では熱処理を行う際に好適な温度として３００〜６５０℃という範囲を採用している。以上のように、結晶成分含有半導体膜を形成する熱処理工程を実施することにより、後の溶融結晶化工程において略単結晶硅素結晶粒９を確実に（１１１）面に揃えられる。
【００４１】
上記においては、結晶成分含有半導体膜を形成する熱処理工程を実施する場合について説明したが、本発明は結晶成分含有半導体膜を形成する熱処理工程を必ずしも実施しなくてもよい。熱処理工程を実施しない場合には、工程数が少なくなり、生産性が高くなるという利点がある。熱処理工程を実施しない場合には、上述した第２の非晶質硅素膜７′の堆積後に後述する溶融結晶化工程を実施する。例えば第２の非晶質硅素膜７′の堆積後に直接レーザ照射を行う。この場合ではレーザ照射で第２の非晶質硅素膜７′の表面が溶融している最中に微細孔５の底部では固相成長が進み、その固相成長結晶核を種に冷却固化の結晶化が進む。斯うして熱処理工程を実施した場合と同様に、略単結晶硅素結晶粒９の面方位が（１１１）面に揃う。
【００４２】
尚、この熱処理工程は、その作用効果の観点からは上述した第１の非晶質硅素膜７を堆積した後、溶融結晶化工程の前であれば、実施するタイミングは限定されるものではない。しかしながら、微細孔５の底部以外にもニッケル膜６が存在する状態で熱処理工程を実施すると、微細孔５の底部以外のニッケル膜６近傍にも結晶成分含有半導体膜が形成される。そして、該結晶成分含有半導体膜が研磨工程後にも残留した場合には、後述する溶融結晶化工程において結晶化の基点が複数となる虞がある。したがって、この観点からは、熱処理工程は、除去工程において微細孔５の底部以外のニッケル膜６を除去した後、溶融結晶化工程の前に実施することが好ましい。即ち、除去工程と第２の半導体膜堆積工程との間、又は、第２の半導体膜堆積工程と溶融結晶化工程との間に実施することが好ましい。
【００４３】
（溶融結晶化工程）
次に図７（ｃ）に示すように熱処理工程後のガラス基板１に対してレーザ照射８を行うことにより、図７（ｄ）に示すように微細孔５内にあるニッケルシリサイドに依り成長が促進された結晶部位７ａを非溶融状態としつつ、第２の非晶質硅素膜７′を溶融化させて溶融状態の硅素膜７ｂとする。上述したレーザ照射８は、例えば波長３０８ｎｍでパルス幅２０ｎｍ〜３０ｎｓのＸｅＣｌパルスエキシマレーザを用いる。そのエネルギー密度は第２の非晶質硅素膜７′の膜厚に対応するように０．４〜１．５Ｊ／ｃｍ２  程度となるようにして行うことが好適である。照射されたＸｅＣｌパルスエキシマレーザ光（以下、単にレーザ光と呼ぶ場合がある）は第２の非晶質硅素膜７′の表面近傍でほとんどが吸収される。これはＸｅＣｌパルスエキシマレーザ光の波長（３０８ｎｍ）における非晶質硅素の吸収係数が０．１３９ｎｍ−１と大きいためである。第２の非晶質硅素膜７′は吸収したレーザ光のエネルギーにより温められ、溶融状態の硅素膜７ｂとなる。この時に微細孔５の中のニッケルシリサイドに依り成長が促進された結晶部位７ａの一部は溶融しないようにレーザ照射エネルギー密度を調整する。微細孔内で溶融状態となった硅素膜７ｂは非溶融状態のままとされた結晶部位７ａを起点として選択的に略単結晶状態で結晶成長する。結晶成長は非溶融部を種としてエピタキシャルに進行するので、略単結晶状態で成長した結晶は特定の方位を向く。本実施の形態においては上向きが＜１１１＞方向として結晶成長が進む。微細孔内で縦方向に成長する結晶粒が溶融状態の硅素膜７ｂの表面に達した時点で、結晶成長方向は横に変わる。即ち溶融状態の硅素膜７ｂの面内方向にエピタキシャル的に結晶が成長する。斯うして形成された略単結晶硅素結晶粒９の表面は｛１１１｝面となる。これにより図７（ｅ）に示すように微細孔５を中心とした領域に大粒径の結晶粒からなる略単結晶硅素結晶粒９が形成される。以上のようにして図１に示すような表面の面方位が所定の方向に制御された略単結晶硅素結晶粒９を基板上に複数個形成することができる。
【００４４】
尚、微細孔５の底部ではいくつかの結晶粒が発生する。このとき、微細孔５の断面寸法（本実施の形態では、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、結晶成長方向が微細孔５の深さ方向（垂直方向）と一致した結晶子のみが微細孔５の上部（開口部）付近まで成長して到達するようになる。又、下地絶縁膜である第１の酸化硅素膜２は、前記レーザ光に対して略透明な特性を有し、このレーザ光のエネルギーを吸収しないため、レーザ照射によって溶融することはない。又、下地絶縁膜を酸化硅素以外の材質で構成する場合には、酸化硅素膜を用いる場合と同様にレーザ光に対して透明な膜か、硅素に比較して十分に融点の高い材質を選べばよい。
【００４５】
本願発明では下地絶縁膜である第１の酸化硅素膜２に微細孔５を形成し、次いで微細孔５内に結晶化促進膜を配置し、結晶成分含有半導体膜を形成した後に、第２の非晶質硅素膜７′をレーザ照射８により溶融状態とする。斯うして微細孔５内に形成した結晶成分含有半導体膜を起点として結晶成長させ、溶融状態の硅素を略単結晶硅素結晶粒９に変化させる。この方法では、略単結晶硅素結晶粒９の表面の面方位を所望の方向に制御することが可能である。即ち、溶融した硅素は結晶成分含有半導体膜を起点として略単結晶成長する際、結晶化促進膜に依り定められた所定の面方位で成長するため、略単結晶硅素結晶粒９の表面の面方位を所定の面方位に揃えることができる。例えば前記のように結晶化促進膜としてニッケル膜を用いると、表面が｛１１１｝面とされた略単結晶硅素結晶粒９を容易に得ることができる。
【００４６】
本願発明は上述した下地絶縁膜堆積工程から除去工程を行うことにより、孔径が０．１μｍ程度の微細孔５を簡便且つ確実に形成し、該微細孔５の底部に結晶化促進膜であるニッケル膜６を確実に配置することが可能である。又、微細孔５の開口部の肩部を略直角状態に成形することが可能である。これにより面方位が制御され、且つ特性の良好な略単結晶硅素結晶粒９を容易に得ることができる。
【００４７】
更に、本願発明は微細孔５内に第１の非晶質硅素膜７を堆積した後に上述した除去工程を行うため、微細孔５内が研磨粉などにより埋まることを防止できる。これにより後工程を確実に実施することができ、表面の面方位が所定の方向に制御された略単結晶硅素結晶粒９を確実に形成することができる。
【００４８】
次に上記のようにして作製した略単結晶硅素結晶粒９を用いて薄膜半導体装置を製造する方法を説明する。
【００４９】
図９（ａ）は略単結晶硅素結晶粒９を用いて作製した薄膜トランジスタの構成を示す平面図であり、図９（ｂ）は図９（ａ）においてＡ‐Ａ′線で切断した縦断面図である。この薄膜トランジスタにおいては、図９（ｂ）に示すようにガラス基板１上に下地絶縁膜である第１の酸化硅素膜２が形成され、第１の酸化硅素膜２上に半導体薄膜である略単結晶硅素結晶粒９が形成されている。又、第１の酸化硅素膜２の表面には該第１の酸化硅素膜２の厚み方向に微細孔５が設けられている。
【００５０】
又、図９（ｂ）に示すようにパターニングされた略単結晶硅素結晶粒９の一部がソース／ドレイン領域１２、１３とされ、ソース／ドレイン領域１２、１３に挟まれた部分がチャネル形成領域１４とされている。チャネル形成領域１４の上部には酸化硅素膜１０を介してゲート電極１１が形成され、更に酸化硅素膜１５が形成されている。一方、ソース／ドレイン領域１２、１３の上部には、酸化硅素膜１０及び酸化硅素膜１５を介してソース／ドレイン電極１６、１７が形成されている。尚、ソース／ドレイン電極１６、１７は、コンタクトホールＣを介してソース／ドレイン領域１２、１３と接続されている。
【００５１】
この薄膜トランジスタにおいては、略単結晶硅素結晶粒９を半導体装置活性領域として用いている。このために多結晶半導体膜を用いた薄膜半導体装置と比較して、本願発明の半導体装置は結晶粒界や表面に起因した捕獲準位密度が少なくなり、半導体膜中のフリーキャリアが容易に増大する。即ちトランジスタの閾値電圧が小さくなり、スイッチング特性が優れるようになる。加えて結晶粒界での結晶の周期性の乱れに起因したキャリアの散乱を受けなくなるので、キャリアの移動度が向上し、オン電流が増大する。此の様に本願発明に則ると、電気的特性に優れ、低電圧で高速動作可能な薄膜半導体装置を実現することができる。更に斯うして作製された薄膜トランジスタは、総てのトランジスタで半導体膜の表面面方位が、例えば｛１１１｝面に揃えられている。斯くして基板上に作製された複数の薄膜半導体装置間で、半導体薄膜面方位の不一致に起因する特性の不均一性が排斥され、総てのトランジスタで同等な特性を示す事が可能になる。
【００５２】
図１０は上述した薄膜トランジスタの製造方法を示す工程図である。まず図１０（ａ）に示すように下地絶縁膜である第１の酸化硅素膜２上に略単結晶硅素結晶粒９を形成する。次にフォトリソグラフィ工程及びエッチング工程を行うことにより、略単結晶硅素結晶粒９をパターニングし、図１０（ｂ）に示すように薄膜トランジスタ用の半導体薄膜を形成する。
【００５３】
次に図１０（ｃ）に示すように、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ‐ＣＶＤ法）や平行平板ＰＥＣＶＤ法、又はＬＰＣＶＤ法などの方法により略単結晶硅素結晶粒９上に酸化硅素膜１０を形成する。尚、この酸化硅素膜１０は薄膜トランジスタのゲート絶縁膜として機能する。
【００５４】
次にタンタル又はアルミニウムなどの金属薄膜をスパッタリング法により形成した後、パターニングすることにより、図１０（ｄ）に示すようにゲート電極１１を形成する。そしてこのゲート電極１１をマスクとして用いて、ドナー又はアクセプターとなる不純物イオンのイオン注入ＩＩを行うことにより、ソース／ドレイン領域１２、１３とチャネル形成領域１４とをゲート電極１１に対して自己整合的に形成する。ｎＭＯＳトランジスタを作製する場合には不純物イオンとしてリン（Ｐ）を例えば２×１０１５ｃｍ−２の濃度でソース／ドレイン領域に打ち込む。
【００５５】
その後、ソース／ドレイン領域１２、１３に打ち込まれた不純物元素の活性化を行う。不純物元素の活性化は例えば照射エネルギー密度２００ｍＪ／ｃｍ２〜４００ｍＪ／ｃｍ２程度でのＸｅＣｌエキシマレーザの照射や、２５０℃から４５０℃程度の温度の熱処理により行うことができる。
【００５６】
次に図１０（ｅ）に示すように、ＰＥＣＶＤ法などにより例えば膜厚が略５００ｎｍの酸化硅素膜１５を、酸化硅素膜１０及びゲート電極１１上に形成する。そしてソース／ドレイン領域１２、１３に至るコンタクトホールＣを酸化硅素膜１０と１５とに開口し、スパッタリング法などによりコンタクトホールＣ内及び酸化硅素膜１５上のコンタクトホールＣの周縁部に例えばアルミニウムを堆積し、パターニングすることによりソース／ドレイン電極１６、１７を形成する。このようにして薄膜トランジスタが完成する。
【００５７】
上述した薄膜トランジスタの製造方法においては、略単結晶硅素結晶粒９を能動層として用いて薄膜トランジスタを作製するため、オフ電流や移動度、閾値電圧に優れ、低電圧で高速動作可能な薄膜トランジスタを容易に且つ確実に作製することができる。
【００５８】
複数の薄膜トランジスタを作製する場合にも各薄膜トランジスタ用に形成した複数の微細孔５の底部に同一材料からなる結晶化促進膜を配置し、結晶成分含有半導体膜を形成し、前記と同様にして略単結晶硅素結晶粒９を形成する。これにより、表面の面方位が所定の方向に統一された、面方位に起因した膜質のばらつきがなく、均一な特性を有する略単結晶硅素結晶粒９を複数作製することができる。この表面の面方位が所定の方向に統一された略単結晶硅素結晶粒９を用いて薄膜トランジスタを製造することにより、薄膜トランジスタ毎の特性のばらつきのない、均一な特性を有する薄膜トランジスタを複数作製することができる。
【００５９】
（第２の実施の形態）
第２の実施の形態では、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置を備えて構成される集積回路及び電気光学装置について説明する。ここで、「集積回路」とは、一定の機能を奏するように半導体装置及び関連する配線等が集積配置された回路（チップ）をいう。
【００６０】
又、「電気光学装置」とは、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置と、電気的作用によって発光する素子又は外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するものとの両者を含むものである。このような電気光学装置としては、例えば電気光学素子として液晶素子、電気泳動素子が分散した分散媒を有する電気泳動素子、エレクトロルミネッセンス（ＥＬ）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子などを備えたアクティブマトリクス型の表示装置等が挙げられる。
【００６１】
図１１は、電気光学装置の具体例である電気光学表示装置２０の集積回路構成を示したものであり、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置を備えて構成されるものである。図１１に示す電気光学表示装置２０においては、各画素領域に電界発光効果により発光可能な発光層ＯＥＬＤと、それを駆動するために電荷を溜める保持容量Ｃを備え、更にスイッチング素子として上述した第１の実施の形態において作製された薄膜半導体装置である薄膜トランジスタＴ１〜Ｔ４を備えて構成されている。
【００６２】
ここで、薄膜トランジスタＴ１〜Ｔ４においては、表面の面方位が全て同一の方向、（１１１）に揃えられた略単結晶硅素結晶粒９が用いられている。したがって、電気光学表示装置２０を構成する薄膜トランジスタは、各薄膜トランジスタによって特性のばらつきがない、均一な特性を備え、且つ良好なキャリア移動度を備えた薄膜トランジスタとされている。
【００６３】
ドライバ領域２１からは、走査線Ｖｓｅｌ及び発光制御線Ｖｇｐが各画素領域Ｇに供給されている。又、ドライバ領域２２からは、データ線Ｉｄａｔａ及び電源線Ｖｄｄが各画素領域Ｇに供給されている。そして、走査線Ｖｓｅｌとデータ線Ｉｄａｔａとを制御することにより、各画素領域Ｇに対する電流プログラムが行われ、発光部ＯＥＬＤによる発光が制御可能となっている。
【００６４】
以上のような電気光学表示装置２０は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置、即ち薄膜トランジスタを備えている。そして、この薄膜トランジスタは、オフ電流値が小さく、又キャリア移動度が大きく、且つ特性のばらつきのない、均一な特性を有するなどの優れた特性を持ち合わせているため、これにより構成された半導体集積回路は低電圧で高速動作に対応可能であり、且つ、低消費電力であり、又、これにより構成された電気光学表示装置は高性能、高機能、高品質、低消費電力な特性が実現されている。
【００６５】
又、これらの薄膜半導体装置を構成する略単結晶硅素結晶粒の表面の面方位は全て同一の方向（１１１）に揃えられているため、各薄膜半導体装置によって特性のばらつきがない、均一な特性を備え、且つ良好なキャリア移動度を備えた薄膜半導体装置が実現されている。したがって、電気光学表示装置２０においては、安定して高速動作し、薄膜半導体装置の不均一に起因する表示斑などのない高性能、高品質な電気光学装置が実現されている。
【００６６】
尚、前記において説明した駆動回路は、発光要素に電流発光素子を使用する場合の回路の一例であり、他の回路構成とすることも可能である。又、発光要素には電流発光素子以外にも液晶表示素子を用いることも可能であり、この場合は液晶表示素子に対応して回路構成を変更すればよい。
【００６７】
（第３の実施の形態）
第３の実施の形態では、本発明に係る薄膜半導体装置の製造方法を電子機器に適用する場合について説明する。ここで「電子機器」とは半導体装置を備え一定の機能を奏する電子機器一般をいい、例えば前記の電気光学装置を備えて構成されるものである。
【００６８】
図１２（ａ）〜図１２（ｆ）は、電子機器の具体例を示したものであり、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置を備えて構成されるものである。
【００６９】
図１２（ａ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載された携帯電話３０であり、該携帯電話３０は、電気光学装置（表示パネル）３１、音声出力部３２、音声入力部３３、操作部３４、及びアンテナ部３５などを備えて構成されている。携帯電話３０においては、本発明に係る薄膜半導体装置の製造方法は、例えば表示パネルや、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用される。
【００７０】
図１２（ｂ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載されたビデオカメラ４０であり、該ビデオカメラ４０は、電気光学装置（表示パネル）４１、操作部４２、音声入力部４３、及び受像部４４などを備えて構成されている。ビデオカメラ４０においては、本発明に係る薄膜半導体装置の製造方法は、例えば表示パネルや、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用される。
【００７１】
図１２（ｃ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載された携帯型パーソナルコンピュータ５０であり、該携帯型パーソナルコンピュータ５０は、電気光学装置（表示パネル）５１、操作部５２、及びカメラ部５３などを備えて構成されている。携帯型パーソナルコンピュータ５０においては、本発明に係る薄膜半導体装置の製造方法は、例えば表示パネルや、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用される。
【００７２】
図１２（ｄ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載されたヘッドマウントディスプレイ６０であり、該ヘッドマウントディスプレイ６０は、電気光学装置（表示パネル）６１、光学系収納部６２、及びバンド部６３などを備えて構成されている。ヘッドマウントディスプレイ６０においては、本発明に係る薄膜半導体装置の製造方法は、例えば表示パネルや、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用される。
【００７３】
図１２（ｅ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載されたリア型プロジェクター７０であり、該リア型プロジェクター７０は、電気光学装置（光変調器）７１、光源７２、光学系７３、ミラー７４、ミラー７５、及びスクリーン７７などを筐体内７６に備えて構成されている。リア型プロジェクター７０においては、本発明に係る薄膜半導体装置の製造方法は、例えば光変調器や、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用される。
【００７４】
図１２（ｆ）は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置が搭載されたフロント型プロジェクター８０であり、該フロント型プロジェクター８０は、電気光学装置（画像表示源）８１及び光学系８２などを筐体内８３に備えて構成されており、画像をスクリーン８４に表示可能とされている。フロント型プロジェクター８０においては、本発明に係る薄膜半導体装置の製造方法は、例えば画像表示源や、内蔵される集積回路に設けられる薄膜半導体装置の製造に適用される。
【００７５】
以上のような電子機器は、本発明に係る薄膜半導体装置の製造方法により製造された薄膜半導体装置を備えている。そして、この薄膜半導体装置は、オフ電流値が小さく、又キャリア移動度が大きく、且つ特性のばらつきのない、均一な特性を有するなどの優れた特性を持ち合わせているため、これにより構成された半導体集積回路は高速動作に対応可能であり、且つ、低消費電力であり、又、これにより構成された電子機器は高性能、高機能、高品質、低消費電力な特性が実現されている。
【００７６】
尚、本発明に係る薄膜半導体装置の製造方法は、前記の電子機器に限らず、あらゆる電子機器の製造に適用可能である。例えば、前記の他にも、腕時計、ＩＣカード、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイなどの製造にも適用可能であり、高品質な電子機器が実現可能である。
【図面の簡単な説明】
【図１】本発明を適用して作製した半導体薄膜を示す図である。
【図２】薄膜半導体装置の製造方法について説明する図である。
【図３】薄膜半導体装置の製造方法について説明する図である。
【図４】薄膜半導体装置の製造方法について説明する図である。
【図５】薄膜半導体装置の製造方法について説明する図である。
【図６】薄膜半導体装置の製造方法について説明する図である。
【図７】薄膜半導体装置の製造方法について説明する図である。
【図８】薄膜半導体装置の製造方法について説明する図である。
【図９】本発明を適用して作製した薄膜トランジスタを示す図である。
【図１０】薄膜トランジスタの製造方法を説明する図である。
【図１１】電気光学装置の例を示す構成図である。
【図１２】電気機器の例を示す図である。
【符号の説明】
１  ガラス基板、２  第１の酸化硅素膜、３  細孔、４  第２の酸化硅素膜、５微細孔、６  ニッケル膜、７  第１の非晶質硅素膜、７′  第２の非晶質硅素膜、７ａ  ニッケルシリサイドに依り成長が促進された結晶部位、８  レーザ照射、９  略単結晶硅素結晶粒
【図１】
2005056894.tif 000003
【図２】
2005056894.tif 000004
【図３】
2005056894.tif 000005
【図４】
2005056894.tif 000006
【図５】
2005056894.tif 000007
【図６】
2005056894.tif 000008
【図７】
2005056894.tif 000009
【図８】
2005056894.tif 000010
【図９】
2005056894.tif 000011
【図１０】
2005056894.tif 000012
【図１１】
2005056894.tif 000013
【図１２】
2005056894.tif 000014