(57)【要約】【課題】  導体を分割することなく共振周波数を制御し、高速なシミュレーションが可能なように、節点数が少ない等価回路で解析することができる多層導体構造およびその解析方法ならびに共振制御方法を提供する。【解決手段】  共振現象が発生する対向する２導体層２ａ，２ｂ間にキャパシタ３を接続し、そのキャパシタ３の両端の接続部分の周辺で発生する容量成分とで新たな共振回路を形成させ，キャパシタ３の接続位置、個数により、その共振回路の共振周波数を制御する。また、対象となる多層導体構造１のはしご型の等価回路において、共振特性に影響の大きい素子を選択することにより、節点数の少ない等価回路を提供することができる。【選択図】      図１
2005302962.tif 000002
【特許請求の範囲】
【請求項１】
複数の導体層が絶縁層を介して積層され、少なくとも隣接する２枚の導体層は同一の平板形状である多層導体構造において、
隣接する２枚の平板形状の導体層を両電極として、一方の電極に一端が他方の電極に他端がそれぞれ接続される複数のキャパシタを含み、
予め定める単位形状を有し、各電極の表面に複数、かつ該表面の残余の部分には該単位形状が入る余地を残さないように配置される仮想的な単位平行平板の中央付近に、各キャパシタがそれぞれ接続され、
該単位形状は、該キャパシタによる接続で単位平行平板間に形成される共振回路が予め定める共振周波数となるように、設定されることを特徴とする多層導体構造。
【請求項２】
前記単位形状は、矩形であることを特徴とする請求項１記載の多層導体構造。
【請求項３】
前記単位平行平板の共振回路としての等価回路は、
Ｃｕを前記単位平行平板間の容量成分の容量値、
ＣをＣuの４分の１以下の容量値を有する仮想容量素子の容量値、
Ｌを該両単位平行平板の実効インダクタンス値、
Ｒを該両単位平行平板の実効抵抗値、
Ｃcを前記キャパシタの容量値、
Ｌcを該キャパシタ内の寄生インダクタンス値とキャパシタ接続配線のインダクタンス値との合計として、
該両単位平行平板のうちの一方の矩形形状の４頂点に対応する４個の節点Ｎv、該矩形形状の辺の中点に対応する４個の節点Ｎm、および該矩形形状の中心に対応する節点Ｎcを設け、
該両単位平行平板のうちの他方の矩形形状にグランドの節点を対応させるときに、
各辺の中点の節点Ｎmと両側の節点Ｎvとの間にそれぞれ付加され、該両単位平行平板の実効インダクタンス値および抵抗値Ｌ，Ｒの２倍のインダクタンス値および抵抗値２Ｌ，２Ｒの直列インピーダンスを有し、４つの辺で合計８本となる枝と、
中心の節点Ｎcと４つの辺の節点Ｎm間にそれぞれ付加され、該両単位平行平板の実効インダクタンス値および抵抗値Ｌ，Ｒの直列インピーダンスを有する合計４本となる枝と、
各頂点の節点Ｎvとグランドとの間に付加され、容量値Ｃ／４を有し、４つの頂点で合計４本となる枝と、
中心の節点Ｎcとグランドとの間に付加され、容量値Ｃを有する１本の枝と、
中心の節点Ｎcとグランドとの間に付加され、容量値Ｃcおよびインダクタンス値Ｌcの直列インピーダンスを有する１本の枝と、
各辺の中点の節点Ｎmとグランドとの間に付加され、容量値（Ｃu−２Ｃ）／４を有し、４つの頂点で合計４本となる枝とで、
構成されることを特徴とする請求項２記載の多層導体構造。
【請求項４】
前記各電極の表面形状は、前記矩形の単位形状で覆われる部分外の不完全形状部分を有し、
前記等価回路のうち、該不完全形状部分に付加して該単位形状を形成する欠落部分に対応する等価回路部分に等価となるように、回路素子を組合わせて形成する補正回路が該不完全形状部分に接続されていることを特徴とする請求項３記載の多層導体構造。
【請求項５】
前記単位平行平板の共振周波数fは、
前記両単位平行平板間の容量成分の容量値Ｃuおよび前記キャパシタの容量値Ｃcが次の関係式、
Ｃu＜０．１×Ｃc
を満たし、かつfが次式、
【数１】
2005302962.tif 000013
で与えられることを特徴とする請求項３または４記載の多層導体構造。
【請求項６】
複数の導体層が絶縁層を介して積層され、少なくとも隣接する２枚の導体層は同一の矩形平板形状である多層導体構造の解析方法であって、
隣接する２枚の矩形平板形状の導体層を両電極として、各電極の表面を、予め定める単位形状を有する仮想的な単位平行平板で複数に区画し、
該単位平行平板の共振回路としての等価回路を、
Ｃｕを前記両単位平行平板間の容量成分の容量値、
ＣをＣuの４分の１以下の容量値を有する仮想容量素子の容量値、
Ｌを該両単位平行平板の実効インダクタンス値、
Ｒを該両単位平行平板の実効抵抗値として、
該両単位平行平板のうちの一方の矩形形状の４頂点に対応する４個の節点Ｎv、該矩形形状の辺の中点に対応する４個の節点Ｎm、および該矩形形状の中心に対応する節点Ｎcを設け、
該両単位平行平板のうちの他方の矩形形状にグランドの節点を対応させるときに、
各辺の中点の節点Ｎmと両側の節点Ｎvとの間にそれぞれ付加され、該両単位平行平板の実効インダクタンス値および抵抗値Ｌ，Ｒの２倍のインダクタンス値および抵抗値２Ｌ，２Ｒの直列インピーダンスを有し、４つの辺で合計８本となる枝と、
中心の節点Ｎcと４つの辺の節点Ｎm間にそれぞれ付加され、該両単位平行平板の実効インダクタンス値および抵抗値Ｌ，Ｒの直列インピーダンスを有する合計４本となる枝と、
各頂点の節点Ｎvとグランドとの間に付加され、容量値Ｃ／４を有し、４つの頂点で合計４本となる枝と、
中心の節点Ｎcとグランドとの間に付加され、容量値Ｃを有する１本の枝と、
各辺の中点の節点Ｎmとグランドとの間に付加され、容量値（Ｃu−２Ｃ）／４を有し、４つの頂点で合計４本となる枝とで、
構成することを特徴とする多層導体構造の解析方法。
【請求項７】
複数の導体層が絶縁層を介して積層され、少なくとも隣接する２枚の導体層は同一の平板形状である多層導体構造の共振制御方法であって、
隣接する２枚の矩形平板形状の導体層を両電極として、各電極の表面を、予め定める矩形の単位形状を有する仮想的な単位平行平板で複数に区画し、
該複数のキャパシタで、各単位平行平板の中央同士をそれぞれ接続し、
該単位平行平板の共振回路としての等価回路を、
Ｃｕを前記両単位平行平板間の容量成分の容量値、
ＣをＣuの４分の１以下の容量値を有する仮想容量素子の容量値、
Ｌを該両単位平行平板の実効インダクタンス値、
Ｒを該両単位平行平板の実効抵抗値、
Ｃcを該キャパシタの容量値、
Ｌcを該キャパシタ内の寄生インダクタンス値とキャパシタ接続配線のインダクタンス値との合計として、
該両単位平行平板のうちの一方の矩形形状の４頂点に対応する４個の節点Ｎv、該矩形形状の辺の中点に対応する４個の節点Ｎm、および該矩形形状の中心に対応する節点Ｎcを設け、
該両単位平行平板のうちの他方の矩形形状にグランドの節点を対応させるときに、
各辺の中点の節点Ｎmと両側の節点Ｎvとの間にそれぞれ付加され、該両単位平行平板の実効インダクタンス値および抵抗値Ｌ，Ｒの２倍のインダクタンス値および抵抗値２Ｌ，２Ｒの直列インピーダンスを有し、４つの辺で合計８本となる枝と、
中心の節点Ｎcと４つの辺の節点Ｎm間にそれぞれ付加され、該両単位平行平板の実効インダクタンス値および抵抗値Ｌ，Ｒの直列インピーダンスを有する合計４本となる枝と、
各頂点の節点Ｎvとグランドとの間に付加され、容量値Ｃ／４を有し、４つの頂点で合計４本となる枝と、
中心の節点Ｎcとグランドとの間に付加され、容量値Ｃを有する１本の枝と、
中心の節点Ｎcとグランドとの間に付加され、容量値Ｃcおよびインダクタンス値Ｌcの直列インピーダンスを有する１本の枝と、
各辺の中点の節点Ｎmとグランドとの間に付加され、容量値（Ｃu−２Ｃ）／４を有し、４つの頂点で合計４本となる枝とで、
構成し、
該両単位平行平板間の容量成分の容量値Ｃuおよび該キャパシタの容量値Ｃcが次の関係式、
Ｃu＜０．１×Ｃc
を満たすようにし、
該単位平行平板の共振周波数ｆを次式、
【数２】
2005302962.tif 000014
で算出して、
該共振周波数ｆが予め定める条件を満たすように、該単位形状および該キャパシタの容量値を決定することを特徴とする多層導体構造の共振制御方法。
【請求項８】
前記各電極の表面形状が前記矩形の単位形状で覆われる部分外の不完全形状部分を有するときに、
前記等価回路のうち、該不完全形状部分に付加して該単位形状を形成する欠落部分に対応する等価回路部分に等価となるように、回路素子を組合わせて形成する補正回路を、該不完全形状部分に接続することを特徴とする請求項７記載の多層導体構造の共振制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路やプリント配線基板などの多層導体構造体およびその解析方法ならびに共振制御方法に関する。
【背景技術】
【０００２】
従来から、ＩＣ（Integrated Circuit）、ＬＳＩ（Large Scale Integrated Circuit）などの半導体集積回路の配線、ガラス基板、プラスティック基板上に形成された半導体回路の配線、半導体パッケージ内の接続配線、多層プリント基板の配線等のように、回路素子間を結線する導体、および回路に電源やグランドを供給する配線の導体などとして、多層導体構造が使用されている。多層導体構造を使用する電子回路などで、処理する信号などの周波数が高くなると、ノイズ発生などの問題が生じる。
【０００３】
たとえば４層以上の多層配線基板では、内側で隣接する２層を電源とグランドとにそれぞれ使用する。このような場合、電源とグランドと等の隣接導体層が平行平板として振る舞い、平行平板の寸法を２分の１波長とする定在波が原因で放射ノイズが増大する。この問題の対策技術として、導体層を分割し、かつ分割した導体層間をインダクタンス性素子で接続することが提案されている（たとえば、特許文献１参照）。この先行技術では、隣接する導体層で構成される平行平板の定在波の波長を短くし、すなわち共振周波数を高くすることによって、ノイズ源の周波数成分が減少する周波数であるカットオフ周波数まで高め、放射ノイズを低減する。
【０００４】
平行平板の共振現象の解析としては、導体を微小領域に分割し、各領域に対応した等価回路を構成し、その等価回路でシミュレーションを行う手法が知られている（たとえば、非特許文献１参照）。
【０００５】
【特許文献１】特開平１１−３４０６２９号公報
【非特許文献１】原田  高志  外３名、“多層プリント回路基板電源供給系の二次元解析”、電子通信情報学会技術研究報告，電磁環境工学，EN C-J99, No.528、1999年12月、p.7 -14、
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１の先行技術は、導体層を分割してインダクタンス性素子で接続しているので、導体層のインピーダンスが高くなり、電源供給や信号伝達の障害となるとともに、ノイズ信号をグランドに逃がすことの障害ともなりうるという課題がある。
【０００７】
非特許文献１の先行技術は、導体を微小領域に分割するため、結果として生成される等価回路の節点数が急増し、長大なシミュレーション時間と、多くのメモリ容量とを要するという課題がある。
【０００８】
本発明の目的は、導体を分割することなく共振周波数を制御し、高速なシミュレーションが可能なように、節点数が少ない等価回路で解析することができる多層導体構造およびその解析方法ならびに共振制御方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明は、複数の導体層が絶縁層を介して積層され、少なくとも隣接する２枚の導体層は同一の平板形状である多層導体構造において、
隣接する２枚の平板形状の導体層を両電極として、一方の電極に一端が他方の電極に他端がそれぞれ接続される複数のキャパシタを含み、
予め定める単位形状を有し、各電極の表面に複数、かつ該表面の残余の部分には該単位形状が入る余地を残さないように配置される仮想的な単位平行平板の中央付近に、各キャパシタがそれぞれ接続され、
該単位形状は、該キャパシタによる接続で単位平行平板間に形成される共振回路が予め定める共振周波数となるように、設定されることを特徴とする多層導体構造である。
【００１０】
本発明に従えば、複数の導体層が絶縁層を介して積層され、少なくとも隣接する２枚の導体層は同一の平板形状である多層導体構造では、同一の平板形状を有して隣接し、共振現象が発生する対向する２導体層間に複数のキャパシタを接続する。各キャパシタと、そのキャパシタの両端の接続部分の周辺で発生する容量成分やインダクタンス成分で新たな共振回路を形成させ、キャパシタの接続位置や個数により、その共振回路の共振周波数を制御する。共振周波数をノイズ源の周波数成分が減少する周波数以上に上げることにより、導体層を分割することなく放射ノイズを減少させることが可能となる。
【００１１】
ここで、複数のキャパシタを導体層間に接続することにより、その個数と等しい新な共振回路が構成され、それらの共振周波数を同一のものとすることによって、共振エネルギを高めることが可能となる。
【００１２】
そこで、まず、平行平板を形成する隣接２導体層を平行平板の電極とみなし、電極のパターンを同一面積かつ同一形状を有する単位形状の領域に区分し、両電極の対向する領域である単位平行平板の中央付近同士をキャパシタを用いて接続する。単位平行平板の面積および形状を同一とすることによって、同一共振回路を複数形成することができる。導体を分割することなく共振周波数を制御し、高速なシミュレーションが可能なように、節点数が少ない等価回路で解析することができる。
【００１３】
また本発明で、前記単位形状は、矩形であることを特徴とする。
本発明に従えば、単位平行平板の単位形状は矩形であるので、隣接する単位平行平板同士の間に隙間を残さないように、電極表面に配置することができる。
【００１４】
また本発明で、前記単位平行平板の共振回路としての等価回路は、
Ｃｕを前記単位平行平板間の容量成分の容量値、
ＣをＣuの４分の１以下の容量値を有する仮想容量素子の容量値、
Ｌを該両単位平行平板の実効インダクタンス値、
Ｒを該両単位平行平板の実効抵抗値、
Ｃcを前記キャパシタの容量値、
Ｌcを該キャパシタ内の寄生インダクタンス値とキャパシタ接続配線のインダクタンス値との合計として、
該両単位平行平板のうちの一方の矩形形状の４頂点に対応する４個の節点Ｎv 、該矩形形状の辺の中点に対応する４個の節点Ｎm、および該矩形形状の中心に対応する節点Ｎcを設け、
該両単位平行平板のうちの他方の矩形形状にグランドの節点を対応させるときに、
各辺の中点の節点Ｎmと両側の節点Ｎvとの間にそれぞれ付加され、該両単位平行平板の実効インダクタンス値および抵抗値Ｌ，Ｒの２倍のインダクタンス値および抵抗値２Ｌ，２Ｒの直列インピーダンスを有し、４つの辺で合計８本となる枝と、
中心の節点Ｎcと４つの辺の節点Ｎm間にそれぞれ付加され、該両単位平行平板の実効インダクタンス値および抵抗値Ｌ，Ｒの直列インピーダンスを有する合計４本となる枝と、
各頂点の節点Ｎvとグランドとの間に付加され、容量値Ｃ／４を有し、４つの頂点で合計４本となる枝と、
中心の節点Ｎcとグランドとの間に付加され、容量値Ｃを有する１本の枝と、
中心の節点Ｎcとグランドとの間に付加され、容量値Ｃcおよびインダクタンス値Ｌcの直列インピーダンスを有する１本の枝と、
各辺の中点の節点Ｎmとグランドとの間に付加され、容量値（Ｃu−２Ｃ）／４を有し、４つの頂点で合計４本となる枝とで、
構成されることを特徴とする。
【００１５】
本発明に従えば、各電極に配置する各単位平行平板の共振回路は、各電極を微小領域に分割すれば、各領域の等価回路の回路素子成分からはしご型の等価回路を形成することが可能となる。しかし、節点数の増加となるため、高速なシミュレーションは困難である。接続キャパシタおよび平行平板の回路素子成分のうち、共振特性に影響の大きいものを選択することによって、節点数の少ない等価回路を形成することが可能となる。
【００１６】
また本発明で、前記各電極の表面形状は、前記矩形の単位形状で覆われる部分外の不完全形状部分を有し、
前記等価回路のうち、該不完全形状部分に付加して該単位形状を形成する欠落部分に対応する等価回路部分に等価となるように、回路素子を組合わせて形成する補正回路が該不完全形状部分に接続されていることを特徴とする。
【００１７】
本発明に従えば、各電極の表面形状が矩形の単位形状で覆われる部分外に、不完全形状部分を有していても、等価回路のうち、不完全形状部分に付加して単位形状を形成する不足形状部分に対応する等価回路部分に等価となるように、回路素子を組合わせて形成する補正回路が不完全形状部分に接続されているので、共振周波数を単位平行平板の部分に合わせることができる。
【００１８】
また本発明で、前記単位平行平板の共振周波数fは、
前記両電極間の容量成分の容量値Ｃuおよび前記キャパシタの容量値Ｃcが次の関係式、
Ｃu＜０．１×Ｃc
を満たし、かつfが次式、
【００１９】
【数３】
2005302962.tif 000003
で与えられることを特徴とする。
【００２０】
本発明に従えば、平行平板の共振周波数ｆを、簡単な計算式で精度良く算出することができる。
【００２１】
さらに本発明は、複数の導体層が絶縁層を介して積層され、少なくとも隣接する２枚の導体層は同一の矩形平板形状である多層導体構造の解析方法であって、
隣接する２枚の矩形平板形状の導体層を両電極として、各電極の表面を、予め定める単位形状を有する仮想的な単位平行平板で複数に区画し、
該単位平行平板の共振回路としての等価回路を、
Ｃｕを前記両単位平行平板間の容量成分の容量値、
ＣをＣuの４分の１以下の容量値を有する仮想容量素子の容量値、
Ｌを該両単位平行平板の実効インダクタンス値、
Ｒを該両単位平行平板の実効抵抗値として、
該両単位平行平板のうちの一方の矩形形状の４頂点に対応する４個の節点Ｎv、該矩形形状の辺の中点に対応する４個の節点Ｎm、および該矩形形状の中心に対応する節点Ｎcを設け、
該両単位平行平板のうちの他方の矩形形状にグランドの節点を対応させるときに、
各辺の中点の節点Ｎmと両側の節点Ｎvとの間にそれぞれ付加され、該両単位平行平板の実効インダクタンス値および抵抗値Ｌ，Ｒの２倍のインダクタンス値および抵抗値２Ｌ，２Ｒの直列インピーダンスを有し、４つの辺で合計８本となる枝と、
中心の節点Ｎcと４つの辺の節点Ｎm間にそれぞれ付加され、該両単位平行平板の実効インダクタンス値および抵抗値Ｌ，Ｒの直列インピーダンスを有する合計４本となる枝と、
各頂点の節点Ｎvとグランドとの間に付加され、容量値Ｃ／４を有し、４つの頂点で合計４本となる枝と、
中心の節点Ｎcとグランドとの間に付加され、容量値Ｃを有する１本の枝と、
各辺の中点の節点Ｎmとグランドとの間に付加され、容量値（Ｃu−２Ｃ）／４を有し、４つの頂点で合計４本となる枝とで、
構成することを特徴とする多層導体構造の解析方法である。
【００２２】
本発明に従えば、両電極の単位平行平板間での容量値をＣu、Ｃuの４分の１以下の容量値を有する仮想容量素子の容量値をＣ、両単位平行平板の正方領域の実効インダクタンス値をＬ、前記両単位平行平板電極の正方領域の抵抗値をＲとする。両単位平行平板のうち、一方の矩形形状の４頂点に対応する４個の節点Ｎv、矩形形状の辺の中点に対応する個の節点Ｎm、および矩形形状の中心に対応する節点Ｎcを設け、他方の矩形形状にグランドの節点を対応させる。節点Ｎv，Ｎm間に、２Ｌ＋２Ｒの直列インピーダンスを有する枝を８本付加する。節点Ｎm，Ｎc間にＬ＋Ｒの直列インピーダンスを有する枝を４本付加する。節点Ｎvとグランド間にＣ／４の容量値を有する枝を4本付加する。節点Ｎcとグランド間にＣの容量値を有する枝を１本付加する。節点Ｎmとグランド間に（Ｃu−２Ｃ)／４の容量値を有する枝を４本付加することによって、単位平行平板に対応する等価回路が構成される。さらに、単位平行平板の配置と同様に等価回路を配置し、同一位置となる節点および枝を合併させることにより、両電極全体の等価回路が得られ、高速なシミュレーションが可能なように、節点数が少ない等価回路で解析することができる。
【００２３】
さらに本発明は、複数の導体層が絶縁層を介して積層され、少なくとも隣接する２枚の導体層は同一の平板形状である多層導体構造の共振制御方法であって、
隣接する２枚の矩形平板形状の導体層を両電極として、各電極の表面を、予め定める矩形の単位形状を有する仮想的な単位平行平板で複数に区画し、
該複数のキャパシタで、各単位平行平板の中央同士をそれぞれ接続し、
該単位平行平板の共振回路としての等価回路を、
Ｃｕを前記両単位平行平板間の容量成分の容量値、
ＣをＣuの４分の１以下の容量値を有する仮想容量素子の容量値、
Ｌを該両単位平行平板の実効インダクタンス値、
Ｒを該両単位平行平板の実効抵抗値、
Ｃcを該キャパシタの容量値、
Ｌcを該キャパシタ内の寄生インダクタンス値とキャパシタ接続配線のインダクタンス値との合計として、
該両単位平行平板のうちの一方の矩形形状の４頂点に対応する４個の節点Ｎv、該矩形形状の辺の中点に対応する４個の節点Ｎm、および該矩形形状の中心に対応する節点Ｎcを設け、
該両単位平行平板のうちの他方の矩形形状にグランドの節点を対応させるときに、
各辺の中点の節点Ｎmと両側の節点Ｎvとの間にそれぞれ付加され、該両単位平行平板の実効インダクタンス値および抵抗値Ｌ，Ｒの２倍のインダクタンス値および抵抗値２Ｌ，２Ｒの直列インピーダンスを有し、４つの辺で合計８本となる枝と、
中心の節点Ｎcと４つの辺の節点Ｎm間にそれぞれ付加され、該両単位平行平板の実効インダクタンス値および抵抗値Ｌ，Ｒの直列インピーダンスを有する合計４本となる枝と、
各頂点の節点Ｎvとグランドとの間に付加され、容量値Ｃ／４を有し、４つの頂点で合計４本となる枝と、
中心の節点Ｎcとグランドとの間に付加され、容量値Ｃを有する１本の枝と、
中心の節点Ｎcとグランドとの間に付加され、容量値Ｃcおよびインダクタンス値Ｌcの直列インピーダンスを有する１本の枝と、
各辺の中点の節点Ｎmとグランドとの間に付加され、容量値（Ｃu−２Ｃ）／４を有し、４つの頂点で合計４本となる枝とで、
構成し、
該両単位平行平板間の容量成分の容量値Ｃuおよび該キャパシタの容量値Ｃcが次の関係式、
Ｃu＜０．１×Ｃc
を満たすようにし、
該単位平行平板の共振周波数ｆを次式、
【００２４】
【数４】
2005302962.tif 000004
【００２５】
で算出して、
該共振周波数ｆが予め定める条件を満たすように、該単位形状および該キャパシタの容量値を決定することを特徴とする多層導体構造の共振制御方法である。
【００２６】
本発明に従えば、両電極の単位平行平板間での容量値をＣu、Ｃuの４分の１以下の容量値を有する仮想容量素子の容量値をＣ、両単位平行平板の正方領域の実効インダクタンス値をＬ、前記両単位平行平板電極の正方領域の抵抗値をＲとする。両単位平行平板のうち、一方の矩形形状の４頂点に対応する４個の節点Ｎv、矩形形状の辺の中点に対応する個の節点Ｎm、および矩形形状の中心に対応する節点Ｎcを設け、他方の矩形形状にグランドの節点を対応させる。節点Ｎv，Ｎm間に、２Ｌ＋２Ｒの直列インピーダンスを有する枝を８本付加する。節点Ｎm，Ｎc間にＬ＋Ｒの直列インピーダンスを有する枝を４本付加する。節点Ｎvとグランド間にＣ／４の容量値を有する枝を４本付加する。節点Ｎcとグランド間にＣの容量値を有する枝を１本付加する。節点Ｎcとグランド間には、さらにＣc＋Ｌcの直列インピーダンスを有する枝を１本付加する。節点Ｎmとグランド間に（Ｃu−２Ｃ）／４の容量値を有する枝を４本付加することによって、キャパシタで接続する単位平行平板に対応する等価回路が構成される。さらに、単位平行平板の配置と同様に等価回路を配置し、同一位置となる節点および枝を合併させることにより、両電極全体の等価回路が得られ、高速なシミュレーションが可能なように、節点数が少ない等価回路で解析することができる。さらに、両単位平行平板間の容量成分の容量値Ｃuおよび該キャパシタの容量値Ｃcが所定の関係式を満たすようにして、共振周波数ｆを簡単な式から算出して、共振周波数の制御を行うことができる。
【００２７】
また本発明は、前記各電極の表面形状が前記矩形の単位形状で覆われる部分外の不完全形状部分を有するときに、
前記等価回路のうち、該不完全形状部分に付加して該単位形状を形成する欠落部分に対応する等価回路部分に等価となるように、回路素子を組合わせて形成する補正回路を、該不完全形状部分に接続することを特徴とする。
【００２８】
本発明に従えば、隣接２導体層の平行平板部分を単位平行平板に分割する際に、単位平行平板の矩形形状に満たない面積および形状を有する不完全形状部分が生ずる場合、等価回路中の素子に対応する実際の回路素子、たとえば積層構造に造り込んだ容量素子、個別部品のインダクタ等を、不完全形状部分の欠落部分に接続することにより、不完全平行平板の共振回路の共振周波数を、単位平行平板の共振周波数と同一とすることが可能となる。
【発明の効果】
【００２９】
本発明によれば、複数の導体層が絶縁層を介して積層され、少なくとも隣接する２枚の導体層は同一の平板形状である多層導体構造で、共振現象が発生する対向する２導体層間に複数のキャパシタを接続して、そのキャパシタの両端の接続部分の周辺で発生する容量成分やインダクタンス成分で新たな共振回路を形成させ、キャパシタの接続位置や個数により、その共振回路の共振周波数を制御することができる。複数のキャパシタを導体層間に接続することにより、その個数と等しい新な共振回路が構成され、それらの共振周波数を同一のものとすることによって、共振エネルギを高めることが可能となる。導体を分割することなく共振周波数を制御し、高速なシミュレーションが可能なように、節点数が少ない等価回路で解析することができる。
【００３０】
また本発明によれば、単位平行平板の単位形状は矩形であるので、隣接する単位平行平板同士の間に隙間を残さないように、電極表面に配置することができる。
【００３１】
また本発明によれば、各電極に配置する各単位平行平板の共振回路は、接続キャパシタおよび平行平板の回路素子成分のうち、共振特性に影響の大きいものを選択することによって、節点数の少ないはしご型の等価回路を形成することが可能となる。
【００３２】
また本発明によれば、各電極の表面形状が矩形の単位形状で覆われる部分外に、不完全形状部分を有していても、等価回路のうち、不完全形状部分に付加して単位形状を形成する不足形状部分に対応する等価回路部分に等価となるように、回路素子を組合わせて形成する補正回路が不完全形状部分に接続されているので、共振周波数を単位平行平板の部分に合わせることができる。
【００３３】
また本発明によれば、平行平板の共振周波数ｆを、簡単な計算式で精度良く算出することができる。
【００３４】
さらに本発明によれば、両電極間を接続する複数のキャパシタで接続する単位平行平板に対応する等価回路が構成される。さらに、単位平行平板の配置と同様に等価回路を配置し、同一位置となる節点および枝を合併させることにより、両電極全体の等価回路が得られ、高速なシミュレーションが可能なように、節点数が少ない等価回路で解析することができる。さらに、両単位平行平板間の容量成分の容量値Ｃuおよび該キャパシタの容量値Ｃcが所定の関係式を満たすようにして、共振周波数ｆを簡単な式から算出して、共振周波数の制御を行うことができる。
【００３５】
また本発明によれば、隣接２導体層の平行平板部分を単位平行平板に分割する際に、単位平行平板の矩形形状に満たない面積および形状を有する不完全形状部分が生ずる場合でも、等価回路中の素子に対応する実際の回路素子による補正回路を不完全形状部分の欠落部分に接続して、不完全形状部分の共振周波数を、単位平行平板の共振周波数と同一とすることが可能となる。
【発明を実施するための最良の形態】
【００３６】
以下、本発明の実施の形態について、図面を参照して説明する。
図１は、本発明の実施の一形態としての多層導体構造１の基本的な構成を示す。多層導体構造１は、複数の導体層２ａ，２ｂ，…が図示を省略している絶縁層を介して積層され、少なくとも隣接する２枚の導体層２ａ，２ｂ，…は同一の平板形状である。隣接する２枚の平板形状の導体層２ａ，２ｂ，…を両電極として、一方の電極に一端が他方の電極に他端がそれぞれ接続される複数のキャパシタ３ａ，３ｂ，３ｃ，３ｄ，…を含む。各キャパシタ３ａ，３ｂ，３ｃ，３ｄ，…は、予め定める単位形状を有し、各電極の表面に複数、かつ該表面の残余の部分には該単位形状が入る余地を残さないように配置される仮想的な単位平行平板４ａ，４ｂ，４ｃ，４ｄ，…の中央付近に、各キャパシタ３ａ，３ｂ，３ｃ，３ｄ，…がそれぞれ接続される。単位形状は、キャパシタ３ａ，３ｂ，３ｃ，３ｄ，…による接続で単位平行平板４ａ，４ｂ，４ｃ，４ｄ，…間に形成される共振回路が予め定める共振周波数となるように、設定される。
【００３７】
なお、導体層２ａ，２ｂ，…、キャパシタ３ａ，３ｂ，３ｃ，３ｄ，…、および単位平行平板４ａ，４ｂ，４ｃ，４ｄ，…について一般的に言及するときは、それぞれ導体層２、キャパシタ３、および単位平行平板４として示す。
【００３８】
導体層２からなる電極が複数の単位平行平板４を形成する部分では、単位平行平板４の電極間に容量値Ｃuの容量成分が発生する。また、導体層２自体はインダクタンス値Ｌのインダクタンス成分を有する。また、集中定数回路素子であるキャパシタ３は、本来の容量値Ｃcの容量成分の他に、その内部配線やキャパシタ３を配線導体等に接続する部分でインダクタンス値Ｌcのインダクタンス成分を有する。単位平行平板４の両電極間にキャパシタ３を接続することによって、共振回路が形成される。この共振回路を説明するために、まず平行平板のはしご型等価回路について説明する。
【００３９】
図２は、はしご型等価回路抽出のための平行平板全体、微小正方領域５、および節点６を示す。このように、最初に平行平板の電極を微小正方領域５に分割する。微小正方領域５は１辺の寸法をｌとする正方形とし、微小正方領域５の４隅に回路で用いる節点６を設置する。
【００４０】
図３は、はしご型等価回路での容量計算のために設定する、微小領域を示す。微小領域は、節点６間の回路素子成分としての容量値を計算するため、図２に示す微小正方領域５の境界線を電極面の幅方向および奥行き方向に、それぞれｌ／２ずつシフトさせ、３種類の微小領域、すなわち、容量計算用中央部微小領域７ａ、容量計算用辺部微小領域７ｂ、および容量計算用角部微小領域７ｃを生成する。各微小領域には平行平板をなす電極の各々に１個ずつ節点６が存在する。容量計算用中央部微小領域７ａにおいては、節点６間の容量素子は理想平行平板キャパシタの容量式（１）で与えられる容量値Ｃを用いる。
【００４１】
図４は、各微小領域に対応する容量成分についての等価回路を示す。（ａ）は容量計算用中央部微小領域７ａ、（ｂ）は容量計算用辺部微小領域７ｂ、（ｃ）は容量計算用角部微小領域７ｃを、それぞれ示す。ここで、εo,εr，ｌ，ｄは、それぞれ、真空誘電率、電極間絶縁体の比誘電率、微小正方領域の１辺の長さ、および電極間距離とすると、理想平行平板間の容量値Ｃは、次の式（１）で算出することができる。
【００４２】
【数５】
2005302962.tif 000005
【００４３】
同様にして、容量計算用辺部微小領域７ｂおよび容量計算用角部微小領域７ｃは、電極面積が容量計算用中央部微小領域７ａと比べ、それぞれ１／２，１／４となるため、式（１）で与えられるＣを用いると、各等価回路は図４の下側に示す回路で表される。
【００４４】
図５は、はしご型等価回路でのインダクタンス値および抵抗値計算のために設定される横幅方向微小領域を示す。節点６間の回路素子成分として横幅方向インダクタンス値および抵抗値を計算するために、図２の微小正方領域５の境界線を、電極面の奥行き方向にｌ／２シフトさせ、２種類の微小領域、すなわち、横幅方向インダクタンス・抵抗計算用中央部微小領域８ａ、および横幅方向インダクタンス・抵抗計算用辺部微小領域８ｂを生成する。各微小領域には平行平板をなす電極の両端に節点６が存在する。横幅方向インダクタンス・抵抗計算用中央部微小領域８ａにおいては、電極両端の２端子対間のインダクタンス素子のインダクタンス値Ｌ、および抵抗素子の抵抗値Ｒは式（２）および式（３）でそれぞれ与えられる。ここで、μ，ｄ，ρ，tは、それぞれ、透磁率、電極距離、電極抵抗率、および電極の厚さである。
【００４５】
【数６】
2005302962.tif 000006
【００４６】
図６は、はしご型等価回路でのインダクタンス値および抵抗値計算のために設定される奥行方向微小領域を示す。節点６間の回路素子成分として奥行方向インダクタンス値および抵抗値を計算するために、図２の微小正方領域５の境界線を、電極面の横幅方向にl／２シフトさせ、２種類の微小領域、すなわち、奥行方向インダクタンス・抵抗計算用中央部微小領域９ａ、および奥行方向インダクタンス・抵抗計算用辺部微小領域９ｂを生成する。各微小領域には平行平板をなす電極の両端に節点６が存在する。奥行方向インダクタンス・抵抗計算用中央部微小領域９ａにおいては、電極両端の２端子対間のインダクタンス素子のインダクタンス値Ｌ、および抵抗素子の抵抗値Ｒは、横幅方向の場合と全く同様の手順で求められ、式（２）および式（３）でそれぞれ与えられる。
【００４７】
同様にして、横幅方向インダクタンス・抵抗計算用辺部微小領域８ｂおよび奥行方向インダクタンス・抵抗計算用辺部微小領域９ｂは、電極幅が横幅方向インダクタンス・抵抗計算用中央部微小領域８ａおよび奥行方向インダクタンス・抵抗計算用中央部微小領域９ａと比べ、それぞれ１／２となるために素子値が倍となる。
【００４８】
図７は、はしご型等価回路でのインダクタンス値および抵抗値計算のための微小領域と、それぞれの等価回路を示す。（ａ）は横幅方向インダクタンス・抵抗計算用中央部微小領域８ａおよび奥行方向インダクタンス・抵抗計算用中央部微小領域９ａの等価回路を示し、（ｂ）は横幅方向インダクタンス・抵抗計算用辺部微小領域８ｂおよび奥行方向インダクタンス・抵抗計算用辺部微小領域９ｂの等価回路を示す。
【００４９】
図８は、以上の様にして求めた各節点６につながる等価回路を節点６で連結することによって形成される平行平板のはしご型の等価回路を示す。以後、このはしご型の等価回路を詳細等価回路１０と呼ぶ。ここで、本実施形態では、ｄ＝０．８ｍｍ、εr＝４．６、ｌ＝９ｍｍ等であり、結果としてＣ＝４．１２ｐＦ、Ｌ＝１．０ｎＨ、Ｒ＝０．０１７Ωとなる。
【００５０】
ここで、等価回路の精度を向上させるためには、微小正方領域寸法ｌをできるだけ小さくとることが良いとされていることを明記する。その結果として、等価回路規模が増大し、計算時間の長大化が問題となっている。
【００５１】
図９は、隣接する２つの電極１１ａ，１１ｂ間にキャパシタ３を接続する構造を示す。電極１１ａ，１１ｂが多層導体構造のプリント配線基板などの電源やグランド供給用の導体層である場合、積層方向に関して内部寄りに配置される。キャパシタ３を基板表面に実装するためには、各電極１１ａ，１１ｂとキャパシタ３の両端との間をキャパシタ接続線１２ａ，１２ｂでそれぞれ接続する必要がある。
【００５２】
図１０は、図２に示す平行平板にキャパシタ３を接続する位置を示す。キャパシタ３の一端は電極１１ａの１つの節点６に接続し、キャパシタ３の他端も電極１１ｂの節点付近に接続する。
【００５３】
図１１は、平行平板に図９に示すような構造でキャパシタ３を接続する場合の詳細等価回路２０を示す。詳細等価回路２０は、キャパシタ３を接続する位置の最寄のはしご型の詳細等価回路１０の節点に、キャパシタ３の等価回路を接続することによって、図８の詳細等価回路１０から得られる。
【００５４】
次に、図１に戻って物理現象について説明する。キャパシタ３を電極に接続する部分では、電極のはしご型等価回路のインダクタンスが４方からキャパシタ３に接続されることになるため、キャパシタ３には４本のインダクタンス値Ｌのインダクタンス成分が並列接続されることとなる。最終的に、平行平板間にキャパシタ３を接続することによって、電極間容量値Ｃu、電極のインダクタンス値４並列でＬ／４、キャパシタ３の容量値Ｃc、キャパシタ３のインダクタンス成分のインダクタンス値Ｌcが直列接続された閉路が形成され、そこで共振が発生することとなる。ここで、Ｃu＜０．１×ＣcなどのようなＣu≪Ｃcの関係が成り立つ場合、ＣuとＣcの直列接続ではＣcが無視されることとなるため、結果としてＣu、Ｌc、Ｌ／４の直列接続の閉路が形成される。そこでの共振周波数は、回路理論により下式（４）で与えられる。
【００５５】
【数７】
2005302962.tif 000007
【００５６】
以下、矩形の平行平板をなす部分において、電極の中央付近同士をキャパシタ３で接続したものを単位平行平板４と呼ぶ。
【００５７】
平行平板の電極が面積的、形状的に単位平行平板４の電極の矩形に満たないものを不完全平行平板と呼ぶ。図１は多層導体構造１において、平行平板が構成される部分が４個の単位平行平板４ａ，４ｂ，４ｃ，４ｄによって構成される例を示している。
【００５８】
次に、図９は、キャパシタ３による平行平板の電極間接続例を示す。ビアホール（Via
Hole）等の構造を用いてキャパシタ接続線１２ａ，１２ｂを形成し、異なる導体層の電極１１ａ，１１ｂ間をキャパシタ３により接続している。
【００５９】
図１２は、平行平板をキャパシタ３で接続して単位平行平板４を形成する状態を示す。以下、この単位平行平板４での等価回路について説明する。一方の電極の４隅に回路の節点Ｎvを対応させ、電極の辺の中点に節点Ｎmを対応させ、電極の中央、すなわちキャパシタ３が接続される部分に節点Ｎcを対応させる。また、他方の電極全体をグランドに対応させる。
【００６０】
図１３は、単位平行平板の等価回路３０を示す。電極の導体の正方領域の実効インダクタンス値をＬ、電極の正方領域の抵抗値をＲとするとき、節点Ｎv Ｎm間には２Ｌ，２Ｒを直列接続した枝を付加し、節点Ｎc Ｎm間にはＬ，Ｒを直列接続した枝を付加する。単位平行平板４の両電極間の容量をＣu、Ｃuの４分の１以下の容量値を有する仮想容量素子の容量値をＣとするとき、節点Ｎvとグランド間には容量値Ｃ／４の容量素子を付加する。節点Ｎmとグランド間には容量値（Ｃu−２Ｃ)／４の容量素子を付加する。節点Ｎcとグランド間には、まず容量値Ｃの容量素子を付加し、それと並列にキャパシタ３の等価回路となるＬc，Ｃcの直列接続枝を付加する。この直列接続枝を付加しなければ、単位平行平板４の両電極のみの等価回路が得られる。
【００６１】
図１４に、図１の多層導体構造１の平行平板についての等価回路３１を示す。この等価回路３１は以下の様にして構成される。すなわち、図１の単位平行平板４ａ，４ｂ，４ｃ，４ｄの配置と同様に上記単位平行平板４の等価回路３０を配置し、同一位置となる節点および枝を合併させる。２Ｌ，２Ｒを直列接続した枝が２本合併されると、Ｌ，Ｒを直列接続した枝となる。Ｃ／４の枝が２本合併されるとＣ／２の枝となる。
【００６２】
図１５に不完全平行平板の例を示す。太線で示す不完全平行平板部分４０の電極と、細線で示す欠落部分４１とを組み合わせると、単位平行平板４の電極形状に補完される。
【００６３】
図１６は、図１５の不完全平行平板部分４０に、その共振周波数を修正するための補正回路４２を付加した結果を示す。補正回路４２は以下の様にして付加される。単位平行平板４の等価回路３０と不完全平行平板部分４０の電極パターンを重ね合わせて比較し、不完全平行平板部分の電極導体が存在しない単位平行平板４の等価回路３０中の素子を、不完全平行平板部分４０の欠落部分４１に接続する。以上の操作により、不完全平行平板部分４０の共振回路の共振周波数を、単位平行平板４の共振周波数と同一とすることが可能となる。
【００６４】
図１７は、図１５の不完全平行平板部分４０に補正回路４２を付加したものの等価回路を示す。この等価回路は、図１３に示す単位平行平板の等価回路３０と同様となる。
【００６５】
次に、図１８以降で、具体的パターンに対する本発明の適用例を示す。
図１８は、電極が矩形形状となる平行平板５０を示す。縦１０８ｍｍ、横１４４ｍｍである。電極５１，５２間の間隔は、０．８ｍｍである。
【００６６】
図１９は、図１８の矩形平行平板５０を２個の単位平行平板５４ａ，５４ｂで構成した例を示す。各単位平行平板５４ａ，５４ｂの中央付近には、キャパシタ３ａ，３ｂがそれぞれ接続される。
【００６７】
図２０は、図１８の矩形平行平板５０を４個の単位平行平板５４ａ，５４ｂ，５４ｃ，５４ｄで構成した例を示す。
【００６８】
図２１は、図１８の矩形平行平板５０を１２個の単位平行平板５４ａ，５４ｂ，５４ｃ，５４ｄ，…で構成した例を示す。
【００６９】
図２２は、図１８の矩形平行平板５０を４８個の単位平行平板５４ａ，５４ｂ，５４ｃ，５４ｄ，…で構成した例を示す。
【００７０】
図２３は、図１８の矩形平行平板５０から、一部の導体を除去し、多角形平行平板５５としたもののパターン寸法を示す。
【００７１】
図２４は、図２３の多角形平行平板５５を２個の不完全平行平板５６ａ，５６ｂで構成したものを示す。ここでは、図１８の矩形平行平板５０を図１９に示すように２分割した場合の単位平行平板５４ａ，５４ｂが対応することとなる。太線が不完全平行平板５６ａ，５６ｂによる電極パターンを示し、細線が単位平行平板５４ａ，５４ｂに不足している欠落部分５７ａ，５７ｂの電極パターンを示す。
【００７２】
図２５は、図２４の不完全平行平板５６ａ，５６ｂに補正回路５８ａ，５８ｂを付加したものを示す。
【００７３】
図２６は、図２３の多角形平行平板５５を４個の不完全平行平板５６ａ，５６ｂ，５６ｃ，５６ｄで構成したものを示す。ここでは、図１８に示す矩形平行平板５０を図２０に示すように４分割した場合の単位平行平板５４ａ，５４ｂ，５４ｃ，５４ｄが対応することとなる。太線が不完全平行平板５６ａ，５６ｂ，５６ｃ，５６ｄによる電極パターンを示し、細線が対応する単位平行平板５４ａ，５４ｂ，５４ｃ，５４ｄに不足している欠落部分５７ａ，５７ｂ，５７ｃ，５７ｄの電極パターンを示す。
【００７４】
図２７は、図２６の不完全平行平板５５に補正回路５８ａ，５８ｂ，５８ｃ，５８ｄを付加したものを示す。
【００７５】
図２８は、図２３の多角形平行平板５５を、２個の単位平行平板５４ａ，５４ｂおよび６個の不完全平行平板５６ａ，５６ｂ，５６ｃ，５６ｄ，…で構成したものを示す。ここでは、図１８の矩形平行平板５０を図２１に示すように１２分割した場合の単位平行平板が対応することとなる。太線が２個の単位平行平板５４ａ，５４ｂおよび６個の不完全平行平板５６ａ，５６ｂ，５６ｃ，５６ｄ，…による電極パターンを示し、細線が対応する単位平行平板５４ａ，５４ｂ，５４ｃ，５４ｄ，…に不足している欠落部分５７ａ，５７ｂ，５７ｃ，５７ｄ，…の電極パターンを示す。
【００７６】
図２９は、図２８の単位平行平板５４ａ，５４ｂ、不完全平行平板５６ａ，５６ｂ，５６ｃ，５６ｄ，…に補正回路５８ａ，５８ｂ，５８ｃ，５８ｄ，…を付加したものを示す。
【００７７】
図３０は、図２３の多角形平行平板５５を、２１個の単位平行平板５４ａ，５４ｂ，５４ｃ，５４ｄ，…および７個の不完全平行平板５６ａ，５６ｂ，５６ｃ，５６ｄ，…で構成したものを示す。ここでは、図１８の矩形平行平板５０を図２２に示すように４８分割した場合の単位平行平板５４ａ，５４ｂ，５４ｃ，５４ｄ，…が対応することとなる。太線が電極パターンを示し、細線が対応する単位平行平板に対する欠落部分の電極パターンを示す。
【００７８】
図３１は、図３０の単位平行平板５４ａ，５４ｂ，５４ｃ，５４ｄ，…、不完全平行平板に５６ａ，５６ｂ，５６ｃ，５６ｄ，…補正回路５８ａ，５８ｂ，５８ｃ，５８ｄ，…を付加したものを示す。
【００７９】
次に、図１８〜図３１に示した構造における共振周波数をシミュレーションによって求め、本発明の等価回路、および共振周波数近似式の精度を明らかにする。ここでは、比較のために、前述した詳細等価回路２０もシミュレーションする。ｄ＝０．８ｍｍ、εr＝４．６、ｌ＝９ｍｍ等とすると、Ｃ＝４．１２ｐＦ、Ｌ＝１．０ｎＨ、Ｒ＝０．０１７Ωとなる。
【００８０】
同様に、図１９に示す２個の単位平行平板５４ａ，５４ｂを用いる場合の単位平行平板の電極間容量の容量値は、Ｃu＝４０１ｐＦとなる。
【００８１】
同様に、図２０に示す４個の単位平行平板５４ａ，５４ｂ，５４ｃ，５４ｄを用いる場合の単位平行平板の電極間容量の容量値は、Ｃu＝２０１ｐＦとなる。
【００８２】
同様に、図２１に示す１２個の単位平行平板５４ａ，５４ｂ，５４ｃ，５４ｄ，…を用いる場合の単位平行平板の電極間容量の容量値は、Ｃu＝６６．７ｐＦとなる。
【００８３】
同様に、図２２に示す４８個の単位平行平板５４ａ，５４ｂ，５４ｃ，５４ｄ，…を用いる場合の単位平行平板の電極間容量の容量値は、Ｃu＝１６．７ｐＦとなる。
【００８４】
また、条件Ｃu＜０．１×Ｃcを満たすようにするため、付加するキャパシタ３の容量値をＣc＝０．１μＦとした。また、キャパシタ３のインダクタンス値をＬc＝２．７ｎＨとする。
【００８５】
図３２は、図１８のパターンの電極間インピーダンスＺ1 1を非特許文献１のシミュレーション手法を用いて解析した結果を示す。Ｚ11が高インピーダンスとなる部分、すなわちピーク部分で共振が発生することが知られており、図３２のピークは図１８の導体で発生する定在波の波長に起因し、導体寸法より容易に共振周波数を求めることができる。
【００８６】
図３３は、図１８のパターンに本発明を適用し、１２個のキャパシタ３を配置した場合、すなわち図２１の構造におけるパターンの電極間インピーダンスＺ11を非特許文献１のシミュレーション手法を用いて解析した結果を示す。一番周波数の低い共振ピークは、前述のように、キャパシタ３を付加したことにより共振回路が形成され、そこで発生する共振であり、その周波数は下式（５）で示される。
【００８７】
【数８】
2005302962.tif 000008
【００８８】
図３３に示される周波数の高い３個の共振ピークは、電極で発生する定在波に起因し、電極寸法に関連して共振周波数が決まるものであり、キャパシタ３の付加により高周波数側にシフトしていることが、図３２との比較により明らかとなっている。
【００８９】
図３４は、図１９、図２０、図２１および図２２に示す構造、すなわち矩形平行平板パターンに対して非特許文献１の詳細等価回路を用いてシミュレーションを行い、共振周波数を求めた結果と、同構造に本発明の等価回路を用いてシミュレーションを行い、共振周波数を求めた結果と、図２４、図２６、図２８および図３０の構造、すなわち多角形平行平板パターンに対して非特許文献１の詳細等価回路を用いてシミュレーションを行い、共振周波数を求めた結果と、図２５、図２７、図２９および図３１の構造、すなわち多角形平行平板パターンに本発明の補正回路を付加したものに対して非特許文献１の詳細等価回路を用いてシミュレーションを行い、共振周波数を求めた結果と、本発明の共振周波数近似式（５）に対応する曲線とを示す。
【００９０】
図３４より、本発明の等価回路を用いた結果が、非特許文献１の詳細等価回路の結果とよく一致しており、本発明の等価回路の有効性が確認された。
【００９１】
図３４より、本発明の補正回路の付加により、多角形平行平板、すなわち電極に欠落部分が存在する場合でも共振周波数の制御が可能となり、矩形平行平板の場合と同周波数とすることが可能となることが確認された。
【００９２】
図３４より、本発明の共振周波数近似式が矩形平行平板、多角形平行平板に対して、精度よく共振周波数を与えることが確認された。
【００９３】
次に、本発明による共振周波数近似式（５）を用いて、共振周波数を制御する例を示す。
【００９４】
式（５）において、Ｌc，Ｌは固定値となるため、共振周波数ｆは単位平行平板の電極間容量値Ｃu、すなわち面積に依存したものとなっている。したがって容量値Ｃuを小さくすることによって、すなわち付加キャパシタ３の個数を増加させることによって、キャパシタ３付加により発生する共振の周波数が高くなり、それに連動して、電極寸法に関連して共振するピークの周波数も高いほうへシフトする。
【００９５】
ＣＭＯＳトランジスタ回路での貫通電流など、共振のエネルギ源の周波数成分は、一般的に高周波になると減少する。周波数成分が大きく減少する周波数をカットオフ周波数と呼ぶが、以上の結果から、式（５）で与えられる共振周波数ｆをカットオフ周波数以上とするように、単位平行平板の容量値Ｃuを小さくするような密度にキャパシタ３を配置することによって、放射ノイズの低減を図ることが可能となることが判る。
【００９６】
ここで、平行平板をＮ個の単位平行平板４に分割するように、キャパシタ３を配置する場合を例に説明する。平行平板全体の電極間容量の容量値をＣoとするとき、以下の関係式（６）が成立する。
【００９７】
【数９】
2005302962.tif 000009
【００９８】
式（６）を式（５）に代入して下式（７）を得る。
【数１０】
2005302962.tif 000010
【００９９】
次に、カットオフ周波数として，貫通電流波形のフーリエ変換後の各周波数成分の包絡線が４０ｄＢ／ｄｅｃで減少する周波数ｆc について、式（８）を採用する。ただし，貫通電流波形の立ち上がり時間をｔr、パルス幅をｔw（＝２ｔr）とする。
【０１００】
【数１１】
2005302962.tif 000011
【０１０１】
共振周波数fをカットオフ周波数ｆc 以上にすることは、式（９）で表現される。
ｆ＞ｆc                                                               …（９）
式（９）に式（７）および式（８）を代入して、式（１０）を得る。
【０１０２】
【数１２】
2005302962.tif 000012
【０１０３】
図３５および図３６は、図１８に示す平行平板５０に本発明を適用して基板６０とする例を示す。平行平板５０間の誘電体の比誘電率はεr＝４．６であることから、Ｃo＝７９１ｐＦとなる。発振器６１は、平行平板５０の一方である電源層６２から電源の供給を受け、他方のグランド層６３を接地として動作する。発振器６１の動作では、電源層６２とグランド層６３との間に、貫通電流が生じる。この発振器６１の特性を測定することによって、貫通電流パルス幅ｔw＝０．９ｎｓｅｃを得たので、その値に設定し、その他の数値を式（１０）に代入して、Ｎ＞４６．１を得る。
【０１０４】
そこで、図３５および図３６に示すような、Ｎ＝０，１２，４８となる３種類の基板６０を試作し、電波暗室にて基板６０から放射される電波の遠方電界強度を測定した。
【０１０５】
図３７、図３８および図３９は、測定結果を示す。すなわち、Ｎ＝０の場合の測定結果を図３７に、Ｎ＝１２の場合の測定結果を図３６、Ｎ＝４８の場合の測定結果を図３９に、それぞれ示す。これらの図から、分割数４８の場合には充分共振ピークがカットオフ周波数以上の高周波領域（６００ＭＨｚ以上）までシフトできており、全体のピーク値が低く抑えられており、一方、分割数が不足している場合（Ｎ＝０，１２）では共振ピーク値が高くなっていることが判り、本発明の共振周波数近似式の有効性が確認された。
【０１０６】
本発明の多層導体構造、等価回路、および近似式を用いることにより、対向導体部分の共振周波数をカットオフ周波数以上にシフトさせることが可能となり、放射ノイズを低減することができる。また，通常の等価回路と比べ、節点数の少ない等価回路を提供することができ、少量のメモリ量で高速なシミュレーションが可能となる。
【図面の簡単な説明】
【０１０７】
【図１】本発明の実施の一形態としての多層導体構造１の基本的な構成を示す斜視図である。
【図２】図１の多層導体構造からはしご型等価回路を抽出するための平行平板全体、微小正方領域５、および節点６を示す模式的な斜視図である。
【図３】図１の多層導体構造から抽出されるはしご型等価回路での容量計算のための微小領域を表す模式的な斜視図である。
【図４】図３のはしご型等価回路での容量計算のための微小領域を表す模式的な斜視図、およびそれぞれの等価回路図である。
【図５】図１の多層導体構造から抽出されるはしご型等価回路でのインダクタンスおよび抵抗計算のための横幅方向微小領域を表す模式的な斜視図である。
【図６】図１の多層導体構造から抽出されるはしご型等価回路でのインダクタンスおよび抵抗計算のための奥行方向微小領域を表す模式的な斜視図である。
【図７】図６のはしご型等価回路でのインダクタンスおよび抵抗計算のための微小領域を表す模式的な斜視図、およびそれぞれの等価回路図である。
【図８】図２に示す平行平板のはしご型等価回路１０の全体を示す斜視図である。
【図９】本発明に従って、隣接する２つの電極１１ａ，１１ｂ間にキャパシタ３を接続する構造を示す断面図である。
【図１０】図２に示す平行平板にキャパシタ３を接続する位置を示す模式的な斜視図である。
【図１１】平行平板に図９に示すような構造でキャパシタ３を接続する場合の詳細等価回路２０を示す模式的な斜視図である。
【図１２】本発明に従って平行平板をキャパシタ３で接続して単位平行平板４を形成する状態を示す斜視図である。
【図１３】図１２の単位平行平板４の等価回路３０を示す模式的な斜視図である。
【図１４】図１の多層導体構造の等価回路３１を示す模式的な斜視図である。
【図１５】本発明を適用する不完全平行平板の電極形状を示す斜視図である。
【図１６】図１５に示す不完全平行平板に補正回路を付加した状態を示す模式的な斜視図である。
【図１７】図１６に示す不完全平行平板および補正回路の等価回路を示す模式的な斜視図である。
【図１８】本発明を適用する矩形平行平板の電極形状を表す斜視図である。
【図１９】図１８のパターンに２個の単位平行平板を割り当てた結果を示す斜視図である。
【図２０】図１７のパターンに４個の単位平行平板を割り当てた結果を示す斜視図である。
【０１０８】
【図２１】図１７のパターンに１２個の単位平行平板を割り当てた結果を示す斜視図である。
【図２２】図１７のパターンに４８個の単位平行平板を割り当てた結果を示す斜視図である。
【図２３】図１７の矩形平行平板から一部の導体を除去し多角形平行平板とした状態を示す斜視図である。
【図２４】図２３のパターンに２個の不完全平行平板を割り当てた結果を示す模式的な斜視図である。
【図２５】図２４の不完全平行平板に補正回路を付加した状態を示す模式的な斜視図である。
【図２６】図２３のパターンに４個の不完全平行平板を割り当てた結果を示す斜視図である。
【図２７】図２６の不完全平行平板に補正回路を付加した状態を示す模式的な斜視図である。
【図２８】図２３のパターンに３個の単位平行平板、および６個の不完全平行平板を割り当てた結果を示す斜視図である。
【図２９】図２８の単位平行平板および不完全平行平板に補正回路を付加した状態を示す模式的な斜視図である。
【図３０】図２３のパターンに２１個の単位平行平板、および７個の不完全平行平板を割り当てた結果を示す斜視図である。
【図３１】図３０の単位平行平板および不完全平行平板に補正回路を付加した状態を示す模式的な斜視図である。
【図３２】図１８の構造の電極間インピーダンスをシミュレーションした結果を示すグラフである。
【図３３】図２１の構造の電極間インピーダンスをシミュレーションした結果を示すグラフである。
【図３４】本発明による共振周波数シミュレーション結果と他手法による結果とを比較して示すグラフである。
【図３５】本発明による共振周波数近似式の効果を確認するための試作基板の概要を示す斜視図である。
【図３６】図３５の試作基板の断面図である。
【図３７】図３５および図３６に示す試作基板でキャパシタ無しの場合の電波暗室における測定結果を示すグラフである。
【図３８】図３５および図３６に示す試作基板でキャパシタ１２個の場合の電波暗室における測定結果を示すグラフである。
【図３９】図３５および図３６に示す試作基板でキャパシタ４８個の場合の電波暗室における測定結果を示すグラフである。
【符号の説明】
【０１０９】
１  多層導体構造
２，２ａ，２ｂ，…  導体層
３，３ａ，３ｂ，３ｃ，３ｄ，…  キャパシタ
４，４ａ，４ｂ，４ｃ，４ｄ，…，５４ａ，５４ｂ，５４ｃ，５４ｄ，…  単位平行平板
５  微小正方領域
６  節点
１０，２０  詳細等価回路
１１ａ，１１ｂ，５１，５２  電極
１２ａ，１２ｂ  キャパシタ接続線
３０，３１  等価回路
４０  不完全平行平板部分
４１，５７ａ，５７ｂ  欠落部分
４２，５８ａ，５８ｂ，５８ｃ，５８ｄ，…  補正回路
５０  平行平板
５５  多角形平行平板
５６ａ，５６ｂ，５６ｃ，５６ｄ，…  不完全平行平板
【図１】
2005302962.tif 000015
【図２】
2005302962.tif 000016
【図３】
2005302962.tif 000017
【図４】
2005302962.tif 000018
【図５】
2005302962.tif 000019
【図６】
2005302962.tif 000020
【図７】
2005302962.tif 000021
【図８】
2005302962.tif 000022
【図９】
2005302962.tif 000023
【図１０】
2005302962.tif 000024
【図１１】
2005302962.tif 000025
【図１２】
2005302962.tif 000026
【図１３】
2005302962.tif 000027
【図１４】
2005302962.tif 000028
【図１５】
2005302962.tif 000029
【図１６】
2005302962.tif 000030
【図１７】
2005302962.tif 000031
【図１８】
2005302962.tif 000032
【図１９】
2005302962.tif 000033
【図２０】
2005302962.tif 000034
【図２１】
2005302962.tif 000035
【図２２】
2005302962.tif 000036
【図２３】
2005302962.tif 000037
【図２４】
2005302962.tif 000038
【図２５】
2005302962.tif 000039
【図２６】
2005302962.tif 000040
【図２７】
2005302962.tif 000041
【図２８】
2005302962.tif 000042
【図２９】
2005302962.tif 000043
【図３０】
2005302962.tif 000044
【図３１】
2005302962.tif 000045
【図３２】
2005302962.tif 000046
【図３３】
2005302962.tif 000047
【図３４】
2005302962.tif 000048
【図３５】
2005302962.tif 000049
【図３６】
2005302962.tif 000050
【図３７】
2005302962.tif 000051
【図３８】
2005302962.tif 000052
【図３９】
2005302962.tif 000053