(57)【要約】【課題】  本発明は、待機モードを備えた電子機器におけるスナバ回路付き電源装置の故障を低減するとともに、省エネルギーを同時に達成することができる待機電力低減回路付き電源装置を提供することを目的とする。【解決手段】  本発明の待機電力低減回路付き電源装置におけるスナバ回路は、少なくともコンデンサーと二つの並列抵抗とを並列回路として構成し、そのうちの一方の抵抗と直列に接続された待機モード投入信号によりオフとなるスイッチを備えている。動作モードにおけるスナバ回路は、二つの抵抗が並列に接続されている。待機モードのスイッチが投入された場合、前記並列抵抗のうちの一方の抵抗は、待機モード投入信号により当該抵抗と直列接続されたスイッチを自動的にオフとして電力の消費を少なくしている。【選択図】    図１
2005245161.tif 000002
【特許請求の範囲】
【請求項１】
交流電源電圧を直流電圧に変換する直流電圧源と、
前記直流電圧源に接続されるとともに少なくとも一次巻線および二次巻線から構成されるトランスと、
前記一次巻線と直列に接続されたスイッチング回路と、
前記一次巻線と並列に接続された前記スイッチング回路を保護するスナバ回路と、
前記二次巻線に接続された整流回路と、
を少なくとも備えた待機電力低減回路付き電源装置において、
前記スナバ回路は、少なくともコンデンサーと並列抵抗とが並列回路を構成し、前記並列抵抗のうちの一方の抵抗と直列に接続された待機モード投入信号によりオフとなるスイッチを備えていることを特徴とする待機電力低減回路付き電源装置。
【請求項２】
前記スナバ回路は、少なくとも並列コンデンサーと抵抗とが並列回路を構成し、前記並列コンデンサーのうちの一方のコンデンサーと直列に接続された待機モード投入信号によりオフとなるスイッチを備えていることを特徴とする請求項１に記載された待機電力低減回路付き電源装置。
【請求項３】
前記スナバ回路は、少なくともコンデンサーと直列抵抗とが並列回路を構成し、前記直列抵抗のうちの一方の抵抗と並列に接続された待機モード投入信号によりオフとなるスイッチを備えていることを特徴とする請求項１に記載された待機電力低減回路付き電源装置。
【請求項４】
前記スナバ回路は、少なくとも直列コンデンサーと抵抗とが並列回路を構成し、前記直列コンデンサーのうちの一方のコンデンサーと並列に接続された待機モード投入信号によりオフとなるスイッチを備えていることを特徴とする請求項１に記載された待機電力低減回路付き電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動作モードと待機モードを有する電子機器において、前記待機中における消費電力の低減を図った待機電力低減回路付き電源装置に関するものである。
【背景技術】
【０００２】
通常の電源回路は、商用交流電源、整流回路、平滑コンデンサー、トランスの一次巻線に接続されたスイッチング回路、前記トランスの二次巻線に接続された整流・平滑回路から少なくとも構成されている。前記スイッチング回路のオン期間中に前記トランスに蓄積された磁気エネルギーは、オフ期間中に二次巻線側に放出され、前記整流・平滑回路によって直流出力電圧が得られる。
【０００３】
図５はリーケージ・インダクタンスによるスパイク電圧を説明するための図である。図６は電源回路にスナバ回路を設けた際に逆起電圧が抑えられた状態を説明するための図である。トランスは、一次巻線および二次巻線間に漏れインダクタンスが存在するため、スイッチング回路がオンからオフに切り替わった場合、トランスに蓄えられたエネルギーが１００％二次側に出力されずに、リーケージスパイク電圧となって、前記スイッチング回路に印加される。
【０００４】
前記リーケージスパイク電圧は、過電圧となり、スイッチング回路を破壊するおそれがある。図６において、前記トランスに蓄積された磁気エネルギーは、前記スイッチング回路における素子がオフした瞬間に逆起電圧ＶＬが発生する。スナバ回路は、前記逆電圧ＶＬを低くして、スイッチング回路が破壊されないようにするために必要なものである。
【０００５】
前記スナバ回路は、コンデンサーにより逆起電圧を整流し、抵抗により前記逆起電力を消費している。前記スナバ回路における抵抗およびコンデンサーによる電力消費は、無効電力となる。また、前記抵抗およびコンデンサーによって消費される電力は、逆起電力の他に、フライバック電圧ＶＦが抵抗にそのまま印加されるために発生する無効電力である。
【０００６】
図６において、スナバ回路で発生する無効電力を低減したリーケージスパイク電圧が示されている。また、前記スナバ回路における無効電力を低減する電源回路は、たとえば、特開２００１−１１２２５４号公報に示されているように、動作モードにおいて、スナバ回路を動作させ、待機モードにおいて、スナバ回路を切り離すようにしたものがある。
【０００７】
【特許文献１】特開２００１−１１２２５４
【発明の開示】
【発明が解決しようとする課題】
【０００８】
待機モード中における無効電力は、前記特許文献１に示すように、スナバ回路を切り離すことで、低減することができる。しかし、前記スナバ回路を構成する抵抗やコンデンサーは、動作モード中に大きなスパイク電圧がかかっており、故障の原因になる場合があった。
【０００９】
本出願人は、前記抵抗またはコンデンサーを少なくとも二つに分け、これらを並列または直列に接続することにより、待機モード中におけるスナバ回路における無効電力を実質的に低減できることを見つけた。すなわち、本発明は、前記並列または直列に接続した複数の抵抗やコンデンサーの一つを待機モード投入信号により実質的に切り離すことで、前記スナバ回路における抵抗やコンデンサーの故障を少なくすると同時に待機モード中における無効電力を低減することができた。
【００１０】
本発明は、以上のような課題を解決するためのものであり、待機モードを備えた電子機器におけるスナバ回路付き電源装置の故障を低減するとともに、省エネルギーを同時に達成することができる待機電力低減回路付き電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
（第１発明）
第１発明の待機電力低減回路付き電源装置は、交流電源電圧を直流電圧に変換する直流電圧源と、前記直流電圧源に接続されるとともに少なくとも一次巻線および二次巻線から構成されるトランスと、前記一次巻線と直列に接続されたスイッチング回路と、前記一次巻線と並列に接続された前記スイッチング回路を保護するスナバ回路と、前記二次巻線に接続された整流回路とを少なくとも備えており、前記スナバ回路は、少なくともコンデンサーと並列抵抗とが並列回路を構成し、前記並列抵抗のうちの一方の抵抗と直列に接続された待機モード投入信号によりオフとなるスイッチを備えていることを特徴とする。
【００１２】
（第２発明）
第２発明の待機電力低減回路付き電源装置において、スナバ回路は、少なくとも並列コンデンサーと抵抗とが並列回路を構成し、前記並列コンデンサーのうちの一方のコンデンサーと直列に接続された待機モード投入信号によりオフとなるスイッチを備えていることを特徴とする。
【００１３】
（第３発明）
第３発明の待機電力低減回路付き電源装置において、スナバ回路は、少なくともコンデンサーと直列抵抗とが並列回路を構成し、前記直列抵抗のうちの一方の抵抗と並列に接続された待機モード投入信号によりオフとなるスイッチを備えていることを特徴とする。
【００１４】
（第４発明）
第４発明の待機電力低減回路付き電源装置において、スナバ回路は、少なくとも直列コンデンサーと抵抗とが並列回路を構成し、前記直列コンデンサーのうちの一方のコンデンサーと並列に接続された待機モード投入信号によりオフとなるスイッチを備えいることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、待機電力低減回路付き電源装置におけるスナバ回路は、二つの抵抗またはコンデンサーを並列回路として構成し、そのうちの一方の抵抗またはコンデンサーと直列に接続された待機モード投入信号によりオフとなるスイッチを備えることにより、待機モードのスイッチが投入された場合、スイッチを自動的にオフとしてスナバ回路の抵抗を高く、またはコンデンサーを低くすることにより、電力の消費を少なくするだけでなく、抵抗またはコンデンサーを二つにすることで、それぞれを流れる電流を少なくして、これらの故障を少なくすることができる。
【００１６】
本発明によれば、待機電力低減回路付き電源装置におけるスナバ回路は、二つの抵抗またはコンデンサーを直列回路として構成し、そのうちの一方の抵抗またはコンデンサーと並列に接続された待機モード投入信号によりオフとなるスイッチを備えることにより、待機モードのスイッチが投入された場合、スイッチを自動的にオフとしてスナバ回路の抵抗を高く、またはコンデンサーを低くすることにより、電力の消費を少なくするだけでなく、抵抗またはコンデンサーを二つにすることで、それぞれを流れる電流を少なくして、これらに印加される電圧を低くすることで故障を少なくすることができる。
【００１７】
本発明によれば、抵抗および／またはコンデンサーを複数にすることで、それぞれを流れる電流や印加される電圧を分散することができるため、抵抗および／またはコンデンサー自体の故障が少なくなる。なお、部品数の増加は、ロボットによる印刷配線基板への自動取付けを行うことで、コストに対する影響を無くすことができる。
【発明を実施するための最良の形態】
【００１８】
（第１発明）
第１発明の待機電力低減回路付き電源装置は、交流電源電圧を直流電圧に変換する直流電圧源と、前記直流電圧源に接続されるとともに少なくとも一次巻線および二次巻線から構成されるトランスと、前記一次巻線と直列に接続されたスイッチング回路と、前記一次巻線と並列に接続された前記スイッチング回路を保護するスナバ回路と、前記二次巻線に接続された整流回路とを少なくとも備えている。
【００１９】
電子機器に内蔵されている電源回路は、スナバ回路を設けることで、リーケージスパイク電圧を吸収している。第１発明の待機電力低減回路付き電源装置は、電子機器の待機モード中にスナバ回路によって消費されている電力の省エネルギー化を図るものである。
【００２０】
第１発明の待機電力低減回路付き電源装置におけるスナバ回路は、少なくともコンデンサーと二つの並列抵抗とを並列回路として構成し、そのうちの一方の抵抗と直列に接続された待機モード投入信号によりオフとなるスイッチを備えている。動作モードにおけるスナバ回路は、たとえば、二つの抵抗が並列に接続されている。そして、待機モードのスイッチが投入された場合、前記並列抵抗のうちの一方の抵抗は、待機モード投入信号により当該抵抗と直列接続されたスイッチを自動的にオフとしてスナバ回路の抵抗を高くすることにより、電力の消費を少なくしている。
【００２１】
（第２発明）
第２発明の待機電力低減回路付き電源装置におけるスナバ回路は、少なくとも抵抗と二つの並列コンデンサーとを並列回路として構成し、そのうちの一方のコンデンサーと直列に接続された待機モード投入信号によりオフとなるスイッチを備えている。動作モードにおけるスナバ回路は、たとえば、二つのコンデンサーが並列に接続されている。そして、待機モードのスイッチが投入された場合、前記並列コンデンサーのうちの一方のコンデンサーは、待機モード投入信号により当該コンデンサーと直列接続されたスイッチを自動的にオフとして、スナバ回路のコンデンサーを低くすることにより、電力の消費を少なくしている。
【００２２】
（第３発明）
第３発明の待機電力低減回路付き電源装置におけるスナバ回路は、少なくともコンデンサーと二つの直列抵抗とを並列回路として構成し、そのうちの一方の抵抗と並列に接続された待機モード投入信号によりオフとなるスイッチを備えている。動作モードにおけるスナバ回路は、たとえば、一つの抵抗が前記スイッチにより短絡された状態になっている。そして、待機モードのスイッチが投入された場合、前記直列抵抗のうちの一方の抵抗は、待機モード投入信号により当該抵抗と並列接続されたスイッチを自動的にオフとしてスナバ回路の抵抗を高くすることにより、電力の消費を少なくしている。
【００２３】
（第４発明）
第４発明の待機電力低減回路付き電源装置におけるスナバ回路は、少なくとも抵抗と二つの直列コンデンサーとを並列回路として構成し、そのうちの一方のコンデンサーと並列に接続された待機モード投入信号によりオフとなるスイッチを備えている。動作モードにおけるスナバ回路は、たとえば、一つのコンデンサーが前記スイッチにより短絡された状態になっている。そして、待機モードのスイッチが投入された場合、前記直列コンデンサーのうちの一方のコンデンサーは、待機モード投入信号により当該コンデンサーと並列接続されたスイッチを自動的にオフとしてスナバ回路のコンデンサーを少なくすることにより、電力の消費を少なくしている。
【実施例１】
【００２４】
図１は本発明の第１実施例で、スナバ回路付き電源装置を説明するための回路図である。図１に示された電源装置は、交流電源電圧を直流電圧に変換して直流電圧源とするコンデンサーＣ１と、前記直流電圧源に接続されるとともに少なくとも一次巻線ＮＰおよび二次巻線Ｎ１から構成されるトランスＴ１と、前記一次巻線ＮＰと直列に接続されたスイッチング回路ＩＣ１と、前記一次巻線ＮＰと並列に接続された前記スイッチング回路ＩＣ１を保護するスナバ回路Ｓ１と、前記二次巻線Ｎ１に接続されたダイオードＤ３およびコンデンサーＣ５とからなる整流回路とを少なくとも備えている。
【００２５】
また、前記トランスＴ１には、帰還巻線Ｎｂを有し、前記帰還巻線Ｎｂに誘起される電圧をダイオードＤ２およびコンデンサーＣ４による電圧をスイッチング回路ＩＣ１に印加することでスイッチング動作を行わせる。
【００２６】
前記トランスＴ１は、一次巻線Ｎｐおよび二次巻線Ｎ１間に漏れインダクタンスが存在するため、スイッチング回路ＩＣ１がオンからオフに切り替わるときに、前記トランスＴ１に蓄積されたエネルギーが完全に二次側へ出力されずに、リーケージスパイク電圧となってスイッチング回路ＩＣ１に印加される。
【００２７】
前記リーケージスパイク電圧は、過電圧であり、前記スイッチング回路ＩＣ１に印加されるとともにノイズとなって周辺回路に悪影響を及ぼす。前記悪影響を及ぼすリーケージスパイク電圧は、通常、スナバ回路によって除去される。しかし、前記スナバ回路は、電子機器が待機モードにある場合、前記スナバ回路における抵抗やコンデンサーで電力が消費されている。
【００２８】
電子機器に内蔵されている電源回路は、スナバ回路を設けることで、リーケージスパイク電圧を吸収している。本発明は、電子機器の待機モード中にスナバ回路によって消費されている電力の省エネルギー化を図るものであり、前記電源回路から前記スナバ回路を切り離すことなく、省エネルギー化を図るとともに、スナバ化における抵抗またはコンデンサーの故障も無くすものである。
【００２９】
図１に示されたスナバ回路Ｓ１は、二つの並列抵抗Ｒ１、Ｒ２とコンデンサーＣ２とを並列回路として構成し、そのうちの一方の抵抗と直列に接続された待機モード投入信号によりオフとなるスイッチＳＷ１を備えている。動作モードにおけるスナバ回路Ｓ１は、抵抗Ｒ１と抵抗Ｒ２およびコンデンサーＣ２が並列に接続されている。
【００３０】
待機モードのスイッチ（図示されていない）が投入された場合、たとえば、前記並列抵抗のうちの一方の抵抗Ｒ２は、待機モード投入信号により当該抵抗Ｒ２と直列接続されたスイッチＳＷ１を自動的にオフとしてスナバ回路Ｓ１の抵抗を高くすることにより、電力の消費を少なくしている。
【実施例２】
【００３１】
図２は本発明の第２実施例で、スナバ回路付き電源装置を説明するための回路図である。図２において、スナバ回路Ｓ２は、抵抗Ｒ１と、二つの並列コンデンサーＣ２、Ｃ３とを並列回路として構成し、たとえば、そのうちの一方のコンデンサーＣ３と直列に接続された待機モード投入信号によりオフとなるスイッチＳＷ２を備えている。
【００３２】
動作モードにおける前記スナバ回路Ｓ２は、前記スイッチＳＷ２がオンとなり、コンデンサーＣ２、Ｃ３が並列回路として構成されている。待機モードのスイッチ（図示されていない）が投入された場合、前記並列コンデンサーのうちの一方のコンデンサーＣ３は、待機モード投入信号により当該コンデンサーＣ３と直列接続されたスイッチＳＷ２を自動的にオフとしてスナバ回路Ｓ２のコンデンサーを低くすることにより、電力の消費を少なくしている。
【実施例３】
【００３３】
図３は本発明の第３実施例で、スナバ回路付き電源装置を説明するための回路図である。図３において、スナバ回路Ｓ３は、コンデンサーＣ２と、二つの直列抵抗Ｒ１、Ｒ２とが並列回路として構成されている。動作モードにおけるスナバ回路Ｓ３は、たとえば、前記抵抗Ｒ２と並列に接続されたスイッチＳＷ３がオンとなって、前記抵抗Ｒ２を短絡させている。
【００３４】
待機モードにおける前記スナバ回路Ｓ３は、待機モードのスイッチ（図示されていない）が投入された場合、前記直列抵抗のうちの一方の抵抗Ｒ２が待機モード投入信号により当該抵抗Ｒ２と並列接続されたスイッチＳＷ３を自動的にオフとしてスナバ回路Ｓ３の抵抗を高くすることにより、電力の消費を少なくしている。
【実施例４】
【００３５】
図４は本発明の第４実施例で、スナバ回路付き電源装置を説明するための回路図である。図４において、スナバ回路Ｓ４は、抵抗Ｒ１と、二つの直流コンデンサーＣ２、Ｃ３とが並列回路として構成されている。動作モードにおける前記コンデンサーＣ３は、並列に設けられたスイッチＳＷ４がオン状態になって、コンデンサーＣ３を短絡させている。
【００３６】
そして、待機モードのスイッチ（図示されていない）が投入された場合、前記コンデンサーＣ２と直列に接続されたコンデンサーＣ３は、待機モード投入信号により当該コンデンサーＣ３と並列接続されたスイッチＳＷ４を自動的にオフとして、スナバ回路Ｓ４から切り離される。前記スナバ回路Ｓ４は、前記待機モード信号により、コンデンサーを少なくすることができ、電力の消費を少なくしている。
【産業上の利用可能性】
【００３７】
以上、本発明の実施例を詳述したが、本発明は、前記実施例に限定されるものではない。そして、本発明は、特許請求の範囲に記載された事項を逸脱することがなければ、種々の設計変更を行うことが可能である。本発明のスナバ回路は、図１から図４に４つの実施例が示されているが、これらに限定されない。
【００３８】
すなわち、前記スナバ回路は、抵抗とコンデンサーの両方を並列または直列接続し、前記抵抗とコンデンサーの少なくとも一つに並列または直列に切り離し用のスイッチを入れる。前記抵抗およびコンデンサーの数は、増加するが、ロボットによる印刷配線基板への取り付けにより、価格にそれほど影響がなく、一つ一つの電子部品に対する負担が少なくなるため、故障が少なくなる。
【００３９】
また、前記スイッチング回路、スナバ回路、待機モードスイッチ等は、周知または公知の技術により達成できる。また、待機モード付きの電子機器は、テレビセット等通常使用されている機器である。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１実施例で、スナバ回路付き電源装置を説明するための回路図である。（実施例１）
【図２】本発明の第２実施例で、スナバ回路付き電源装置を説明するための回路図である。（実施例２）
【図３】本発明の第３実施例で、スナバ回路付き電源装置を説明するための回路図である。（実施例３）
【図４】本発明の第４実施例で、スナバ回路付き電源装置を説明するための回路図である。（実施例４）
【図５】リーケージ・インダクタンスによるスパイク電圧を説明するための図である。
【図６】電源回路にスナバ回路を設けた際に逆起電圧が抑えられた状態を説明するための図である。
【符号の説明】
【００４１】
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５・・・コンデンサー
Ｒ１、Ｒ２、Ｒ３、Ｒ４・・・抵抗
Ｄ１、Ｄ２、Ｄ３・・・ダイオード
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４・・・スイッチ
Ｓ１、Ｓ２、Ｓ３、Ｓ４・・・スナバ回路
ＩＣ１・・・スイッチング回路
Ｔ１・・・トランス
Ｎｐ・・・一次巻線
Ｎｂ・・・帰還巻線
Ｎ１・・・二次巻線
【図１】
2005245161.tif 000003
【図２】
2005245161.tif 000004
【図３】
2005245161.tif 000005
【図４】
2005245161.tif 000006
【図５】
2005245161.tif 000007
【図６】
2005245161.tif 000008