(57)【要約】【課題】ＡＤ変換装置の消費電力を低減する。【解決手段】ＡＤ変換装置１は、入力アナログ信号と所定の参照電圧とを比較する複数の比較器を含み、複数の比較器の比較結果を利用して、入力アナログ信号を所定ビット数のデジタル値に変換するＡＤ変換回路１２と、比較器が入力アナログ信号と参照電圧を比較する前に、入力アナログ信号の電圧値が属する領域を判定する判定回路２０と、判定回路２０により判定された領域に応じて、複数の比較器に対する電力の供給を制御する制御部２２と、を備える。必要な比較器のみに電力を供給することで、消費電力の低減を図る。【選択図】図１
2005269400.tif 000002
【特許請求の範囲】
【請求項１】
入力アナログ信号と所定の参照電圧とを比較する比較器を複数備え、
前記入力アナログ信号が取り得る電圧値の範囲を、所定のしきい値を境界として複数の領域に分割したとき、前記入力アナログ信号の電圧値が属する領域に応じて、前記複数の比較器に対する電力の供給が制御されることを特徴とする比較装置。
【請求項２】
前記入力アナログ信号の電圧値が属する領域を判定する判定部と、
前記判定部により判定された領域に応じて、前記複数の比較器に対する電力の供給を制御する制御部と、を更に備え、
前記制御部は、前記領域外の参照電圧が入力される比較器に対する電力の供給を低減させることを特徴とする請求項１に記載の比較装置。
【請求項３】
入力アナログ信号と所定の参照電圧とを比較する比較器を複数備え、
前記入力アナログ信号が取り得る電圧値の範囲を、所定のしきい値を境界として複数の領域に分割したとき、前記入力アナログ信号の電圧値が属する領域に応じて、前記複数の比較器に入力される参照電圧が変更されることを特徴とする比較装置。
【請求項４】
前記入力アナログ信号の電圧値が属する領域を判定する判定部と、
前記判定部により判定された領域に応じて、前記複数の比較器に入力される参照電圧を変更する変更部と、を更に備え、
前記変更部は、前記複数の比較器に入力される参照電圧の最大値と参照電圧の最小値との間に、前記判定部により判定された領域が含まれるように、前記参照電圧を変更することを特徴とする請求項３に記載の比較装置。
【請求項５】
入力アナログ信号と所定の参照電圧とを比較する複数の比較器を含み、前記複数の比較器の比較結果を利用して、入力アナログ信号を所定ビット数のデジタル値に変換するＡＤ変換回路と、
前記入力アナログ信号が取り得る電圧値の範囲を、所定のしきい値を境界として複数の領域に分割したとき、前記比較器が前記入力アナログ信号と前記参照電圧を比較する前に、前記入力アナログ信号の電圧値が属する領域を判定する判定部と、
前記判定部により判定された領域に応じて、前記複数の比較器に対する電力の供給を制御する制御部と、
を備えることを特徴とするアナログデジタル変換装置。
【請求項６】
入力アナログ信号と所定の参照電圧とを比較する複数の比較器を含み、前記複数の比較器の比較結果を利用して、入力アナログ信号を所定ビット数のデジタル値に変換するＡＤ変換回路と、
前記入力アナログ信号が取り得る電圧値の範囲を、所定のしきい値を境界として複数の領域に分割したとき、前記比較器が前記入力アナログ信号と前記参照電圧を比較する前に、前記入力アナログ信号の電圧値が属する領域を判定する判定部と、
前記判定部により判定された領域に応じて、前記複数の比較器に入力される参照電圧を変更する変更部と、
を備えることを特徴とするアナログデジタル変換装置。
【請求項７】
前記ＡＤ変換回路は、前記入力アナログ信号を前記所定ビット数のデジタル値に変換するのに要する比較器の数よりも少ない数の比較器を含み、
前記参照電圧を変更することにより、前記複数の比較器のうち少なくとも１つを、複数の前記参照電圧と前記入力アナログ信号とを比較するのに共用することを特徴とする請求項６に記載のアナログデジタル変換装置。
【請求項８】
前記ＡＤ変換回路と、
前記ＡＤ変換回路の出力をアナログ信号に変換するＤＡ変換回路と、
前記入力アナログ信号から前記ＤＡ変換回路の出力信号を減算する減算回路と、
前記減算回路の出力信号を増幅する増幅回路と、を有する変換ユニットを複数備え、
前記変換ユニットのそれぞれに対して、前記判定部が設けられることを特徴とする請求項５から７のいずれかに記載のアナログデジタル変換装置。
【請求項９】
複数の前記変換ユニットのうち少なくとも一つは、前記入力アナログ信号として、前記増幅回路の出力信号を入力するか、該変換ユニット以外の回路からの信号を入力するかを切り替えるスイッチ部を有することを特徴とする請求項８に記載のアナログデジタル変換装置。
【請求項１０】
前記変換ユニットに入力される前記入力アナログ信号が、前段に設けられた変換ユニットの前記増幅回路の出力信号であるときに、
前記判定部は、前記増幅回路の出力信号を取得して、前記出力信号がほぼ一定値に安定するよりも前に、前記出力信号の領域を判定することを特徴とする請求項８又は９に記載のアナログデジタル変換装置。
【請求項１１】
他の回路に入力される入力アナログ信号が取り得る電圧値の範囲を、所定のしきい値を境界として複数の領域に分割したとき、前記入力アナログ信号を前記しきい値と比較することにより、前記入力アナログ信号の電圧値が属する領域を予め判定することを特徴とする判定装置。
【請求項１２】
入力アナログ信号が取り得る電圧値の範囲を、所定のしきい値を境界として複数の領域に分割したとき、複数の比較器により前記入力アナログ信号と参照電圧を比較する前に、前記入力アナログ信号の電圧値が属する領域を判定するステップと、
前記判定するステップにおいて判定された領域に応じて、前記複数の比較器に対する電力の供給を制御するステップと、
を備えることを特徴とするアナログ信号の比較方法。
【請求項１３】
入力アナログ信号が取り得る電圧値の範囲を、所定のしきい値を境界として複数の領域に分割したとき、複数の比較器により前記入力アナログ信号と参照電圧を比較する前に、前記入力アナログ信号の電圧値が属する領域を判定するステップと、
前記判定するステップにおいて判定された領域に応じて、前記複数の比較器に入力される参照電圧を変更するステップと、
を備えることを特徴とするアナログ信号の比較方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号を処理する技術に関し、特に、アナログ信号を参照電圧と比較する比較装置及び方法、その比較装置を利用してアナログ信号をデジタル信号に変換するアナログデジタル変換装置、及びその比較装置に利用可能な判定装置、に関する。
【背景技術】
【０００２】
入力されたアナログ信号をデジタル信号に変換するための回路の例として、パイプライン型ＡＤコンバータがある（例えば、特許文献１参照）。パイプライン型ＡＤコンバータは、低ビットのサブＡＤコンバータを複数段接続したものであり、それぞれのサブＡＤコンバータにより段階的にＡＤ変換を行う。サブＡＤコンバータは、複数の比較器を備えており、入力されたアナログ信号を参照電圧と比較することにより、アナログ信号をデジタル信号に変換する。
【特許文献１】特開平９−２７５３４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、飛躍的な発展を遂げている画像処理や通信などの分野においては、より高精度なデジタル信号を、より高速に処理する技術が要求されており、多ビットのＡＤ変換を高速に処理するＡＤコンバータの開発が進められている。しかしながら、ＡＤコンバータを高速化するには、ＡＤコンバータに含まれる比較器を高速に動作させる必要があり、比較器の消費電力が増大する。また、多ビットのＡＤコンバータを実現するには、一般に、より多くの比較器を搭載する必要がある。ＡＤコンバータの高速化、多ビット化の要求に応えるには、比較器の消費電力を低減するとともに、より少ない比較器で効率良く比較を行う技術の開発が不可欠である。
【０００４】
本発明はこうした状況に鑑みてなされたものであり、その目的は、比較装置又はアナログデジタル変換装置の消費電力を低減する技術を提供することにある。
【課題を解決するための手段】
【０００５】
本発明のある態様は、比較装置に関する。この比較装置は、入力アナログ信号と所定の参照電圧とを比較する比較器を複数備え、前記入力アナログ信号が取り得る電圧値の範囲を、所定のしきい値を境界として複数の領域に分割したとき、前記入力アナログ信号の電圧値が属する領域に応じて、前記複数の比較器に対する電力の供給が制御されることを特徴とする。例えば、入力アナログ信号が取り得る電圧値の範囲を二つの領域に分割する場合、しきい値は入力アナログ信号の最大値と最小値の中間の値であってもよい。このような構成によれば、入力アナログ信号の電圧値の領域に応じて、例えば、使用する必要のない比較器に供給する電力を低減するなど、適切な電力制御を行うことができる。これにより、比較装置の消費電力を低減することができる。
【０００６】
比較装置は、前記入力アナログ信号の電圧値が属する領域を判定する判定部と、前記判定部により判定された領域に応じて、前記複数の比較器に対する電力の供給を制御する制御部と、を更に備え、前記制御部は、前記領域外の参照電圧が入力される比較器に対する電力の供給を低減させもよい。これにより、比較結果が既に分かっている比較器に対する電力供給を抑えることができるので、比較装置の消費電力を低減することができる。
【０００７】
本発明の別の態様も、比較装置に関する。この比較装置は、入力アナログ信号と所定の参照電圧とを比較する比較器を複数備え、前記入力アナログ信号が取り得る電圧値の範囲を、所定のしきい値を境界として複数の領域に分割したとき、前記入力アナログ信号の電圧値が属する領域に応じて、前記複数の比較器に入力される参照電圧が変更されることを特徴とする。入力アナログ信号の電圧値の領域に応じて、参照電圧を可変にすることで、少ない比較器でより広い範囲のアナログ信号を適切に比較することができる。これにより、比較器の数を低減し、消費電力を低減することができるとともに、装置の小型化、軽量化、低コスト化に寄与することができる。
【０００８】
比較装置は、前記入力アナログ信号の電圧値が属する領域を判定する判定部と、前記判定部により判定された領域に応じて、前記複数の比較器に入力される参照電圧を変更する変更部と、を更に備え、前記変更部は、前記複数の比較器に入力される参照電圧の最大値と参照電圧の最小値との間に、前記判定部により判定された領域が含まれるように、前記参照電圧を変更してもよい。これにより、少ない比較器を用いて適切にアナログ信号を比較することができる。
【０００９】
本発明の更に別の態様は、アナログデジタル変換装置に関する。このアナログデジタル変換装置は、入力アナログ信号と所定の参照電圧とを比較する複数の比較器を含み、前記複数の比較器の比較結果を利用して、入力アナログ信号を所定ビット数のデジタル値に変換するＡＤ変換回路と、前記入力アナログ信号が取り得る電圧値の範囲を、所定のしきい値を境界として複数の領域に分割したとき、前記比較器が前記入力アナログ信号と前記参照電圧を比較する前に、前記入力アナログ信号の電圧値が属する領域を判定する判定部と、前記判定部により判定された領域に応じて、前記複数の比較器に対する電力の供給を制御する制御部と、を備えることを特徴とする。
【００１０】
前記制御部は、前記領域外の参照電圧が入力される比較器に対する電力の供給を低減させてもよい。前記制御部は、前記領域外の参照電圧が入力される比較器に対する電力の供給を遮断してもよい。これにより、使用しない比較器により無駄な電力が消費されるのを防ぎ、比較器及びＡＤ変換装置の消費電力を低減することができる。
【００１１】
本発明の更に別の態様も、アナログデジタル変換装置に関する。このアナログデジタル変換装置は、入力アナログ信号と所定の参照電圧とを比較する複数の比較器を含み、前記複数の比較器の比較結果を利用して、入力アナログ信号を所定ビット数のデジタル値に変換するＡＤ変換回路と、前記入力アナログ信号が取り得る電圧値の範囲を、所定のしきい値を境界として複数の領域に分割したとき、前記比較器が前記入力アナログ信号と前記参照電圧を比較する前に、前記入力アナログ信号の電圧値が属する領域を判定する判定部と、前記判定部により判定された領域に応じて、前記複数の比較器に入力される参照電圧を変更する変更部と、を備えることを特徴とする。
【００１２】
前記ＡＤ変換回路は、前記入力アナログ信号を前記所定ビット数のデジタル値に変換するのに要する比較器の数よりも少ない数の比較器を含み、前記参照電圧を変更することにより、前記複数の比較器のうち少なくとも１つを、複数の前記参照電圧と前記入力アナログ信号とを比較するのに共用してもよい。前記複数の比較器に入力される参照電圧の最大値と参照電圧の最小値との間に、前記判定部により判定された領域が含まれるように、前記参照電圧を変更してもよい。すなわち、判定部により入力アナログ信号の電圧値が属する領域を限定し、その領域の入力アナログ信号を適切にデジタル化できるよう、参照電圧を変更すればよい。これにより、比較器の数を削減することができるので、消費電力を低減することができるとともに、回路面積を削減することができる。
【００１３】
これらのアナログデジタル変換装置は、前記ＡＤ変換回路と、前記ＡＤ変換回路の出力をアナログ信号に変換するＤＡ変換回路と、前記入力アナログ信号から前記ＤＡ変換回路の出力信号を減算する減算回路と、前記減算回路の出力信号を増幅する増幅回路と、を有する変換ユニットを複数備え、前記変換ユニットのそれぞれに対して、前記判定部が設けられてもよい。変換ユニットは、パイプライン型ＡＤコンバータの構成単位であってもよい。
【００１４】
複数の前記変換ユニットのうち少なくとも一つは、前記入力アナログ信号として、前記増幅回路の出力信号を入力するか、該変換ユニット以外の回路からの信号を入力するかを切り替えるスイッチ部を有してもよい。変換ユニットは、サイクリック型ＡＤコンバータの構成単位であってもよい。
【００１５】
変換ユニットに入力される前記入力アナログ信号が、前段に設けられた変換ユニットの前記増幅回路の出力信号であるときに、前記判定部は、前記増幅回路の出力信号を取得して、前記出力信号がほぼ一定値に安定するよりも前に、前記出力信号の領域を判定してもよい。これにより、増幅回路の出力信号、すなわち入力アナログ信号の電圧値が属する領域を早期に判定することができるので、比較器に信号を入力する前に、動作させる比較器を選択し、電源供給を制御することができる。増幅回路の出力信号が安定した後に、出力信号が比較器に入力されてもよい。
【００１６】
本発明のさらに別の態様は、判定装置に関する。この判定装置は、他の回路に入力される入力アナログ信号が取り得る電圧値の範囲を、所定のしきい値を境界として複数の領域に分割したとき、前記入力アナログ信号を前記しきい値と比較することにより、前記入力アナログ信号の電圧値が属する領域を予め判定することを特徴とする。このような構成によれば、入力アナログ信号を処理する回路は、予めその入力アナログ信号の電圧値が属する領域を判定装置から取得することができるので、領域に応じた適切な処理を行うことができる。
【００１７】
本発明の更に別の態様は、アナログ信号の比較方法に関する。この比較方法は、入力アナログ信号が取り得る電圧値の範囲を、所定のしきい値を境界として複数の領域に分割したとき、複数の比較器により前記入力アナログ信号と参照電圧を比較する前に、前記入力アナログ信号の電圧値が属する領域を判定するステップと、前記判定するステップにおいて判定された領域に応じて、前記複数の比較器に対する電力の供給を制御するステップと、を備えることを特徴とする。
【００１８】
本発明の更に別の態様も、アナログ信号の比較方法に関する。この比較方法は、入力アナログ信号が取り得る電圧値の範囲を、所定のしきい値を境界として複数の領域に分割したとき、複数の比較器により前記入力アナログ信号と参照電圧を比較する前に、前記入力アナログ信号の電圧値が属する領域を判定するステップと、前記判定するステップにおいて判定された領域に応じて、前記複数の比較器に入力される参照電圧を変更するステップと、を備えることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、比較装置又はアナログデジタル変換装置の消費電力を低減することができる。
【発明を実施するための最良の形態】
【００２０】
（第１の実施の形態）
第１の実施の形態に係る比較装置を備えたＡＤ変換装置は、サブＡＤ変換回路の内部に設けられた比較装置における消費電力を低減するために、サブＡＤ変換回路に入力されるアナログ信号の電圧値が属する領域を予め判定し、判定により得られた領域のアナログ信号をデジタル信号に変換するのに必要な比較器のみに電力を供給する。これにより、比較装置及びＡＤ変換装置の消費電力を低減することができる。
【００２１】
図１は、第１の実施の形態に係るＡＤ変換装置１の構成を示す。ＡＤ変換装置１は、サブＡＤ変換ユニット３、４、５及び６を直列に接続した構成を有する。初段のサブＡＤ変換ユニット３は、第１増幅回路１０、ＡＤ変換回路１２、ＤＡ変換回路１３、減算回路１４及び第２増幅回路１５を含む。２段目のサブＡＤ変換ユニット４及び３段目のサブＡＤ変換ユニット５は、それぞれ、第１増幅回路１１、ＡＤ変換回路１２、ＤＡ変換回路１３、減算回路１４及び第２増幅回路１５を含む。最終段のサブＡＤ変換ユニット６は、ＡＤ変換回路１２のみを含む。なお、図１では、回路の構成を分かりやすくするために、シングルエンド型の回路を用いた構成を示しているが、差動型の回路を用いてもよい。
【００２２】
入力端子１８に入力されたアナログ信号Ｖｉｎは、初段のサブＡＤ変換ユニット３のＡＤ変換回路１２に入力され、所定のビット数のデジタル信号に変換される。図１の例では、初段のＡＤ変換回路１２は、４ビットのデジタル信号を出力する。このデジタル信号は、デジタル出力回路１７及びＤＡ変換回路１３に出力される。ＤＡ変換回路１３は、ＡＤ変換回路１２から出力されたデジタル信号をアナログ信号に変換する。第１増幅回路１０は、入力アナログ信号Ｖｉｎをサンプルホールドし、減算回路１４に出力する。減算回路１４は、第１増幅回路１０より出力されるアナログ信号から、ＤＡ変換回路１３より出力されるアナログ信号を減算する。第２増幅回路１５は、減算回路１４の出力アナログ信号を２倍に増幅して出力する。第２増幅回路１５の増幅率は任意であり２倍に限るものではない。第２増幅回路１５の出力信号は、次段のサブＡＤ変換ユニット４の第１増幅回路１１及びＡＤ変換回路１２に入力される。
【００２３】
２段目のサブＡＤ変換ユニット４のＡＤ変換回路１２は、２ビットのデジタル信号をデジタル出力回路１７に出力する。ＤＡ変換回路１３は、ＡＤ変換回路１２から出力されたデジタル信号をアナログ信号に変換し、２倍に増幅して減算回路１４に出力する。第１増幅回路１０は、入力アナログ信号をサンプルホールドし、２倍に増幅して減算回路１４に出力する。第１増幅回路１１及びＤＡ変換回路１３の増幅率は任意でよく２倍に限るものではない。第１増幅回路１１は設けなくてもよく、その場合、ＤＡ変換回路１３はアナログ信号を増幅せずに減算回路１４に出力する。例えば、ＡＤ変換回路１２がデジタル信号を２ビット取り出す場合は、第１増幅回路１１と第２増幅回路１５とによりアナログ信号を４倍に増幅するのが好ましい。
【００２４】
３段目のサブＡＤ変換ユニット５においても、２段目のサブＡＤ変換ユニット４と同様の動作により、２ビットのデジタル信号が得られる。最終段のサブＡＤ変換ユニット６においては、ＡＤ変換回路１２により２ビットの信号が得られ、これで入力アナログ信号のデジタル信号への変換が終了する。デジタル出力回路１７は、４段のサブＡＤ変換ユニットにより得られた合計１０ビットのデジタル信号を出力する。
【００２５】
判定回路２０は、サブＡＤ変換ユニットに入力される入力アナログ信号が取り得る電圧値の範囲を、所定のしきい値を境界として複数の領域に分割したとき、入力アナログ信号の電圧値が属する領域を判定する。本実施の形態では、判定回路２０は比較器により実現されており、入力アナログ信号と所定の参照電圧とを比較して、入力アナログ信号の電圧値が参照電圧よりも高い領域に属するか、低い領域に属するかを判定する。制御部２２は、判定回路２０により判定された入力アナログ信号の電圧値の領域に応じて、ＡＤ変換回路１２に含まれる複数の比較器に対する電力の供給を制御する。判定回路２０と制御部２２の動作の詳細は後述する。
【００２６】
図１の例では、判定回路２０が、サブＡＤ変換ユニット３、４、５及び６のそれぞれに対して設けられているが、サブＡＤ変換ユニット３、４、５及び６の少なくとも一つに設けられてもよい。図１に示したように、全てのサブＡＤ変換ユニット３、４、５及び６に対して判定回路２０を設けることにより、各段のサブＡＤ変換ユニットへの入力アナログ信号の領域を適切に判定し、ＡＤ変換回路１２に含まれる比較器への電力供給を制御することができるので、消費電力を低減する効果が高い。図１の例では、制御部２２も、サブＡＤ変換ユニット３、４、５及び６のそれぞれに対して設けられているが、判定回路２０が設けられたサブＡＤ変換ユニットに対してのみ設けられてもよいし、１つの制御部２２で複数の又は全てのＡＤ変換回路１２の比較器に対する電力の供給を制御してもよい。
【００２７】
図２は、第１の実施の形態に係るＡＤ変換装置の構成の別の例を示す。ＡＤ変換装置２は、サブＡＤ変換ユニット３及び７を直列に接続した構成を有する。初段のサブＡＤ変換ユニット３は、第１増幅回路１０、ＡＤ変換回路１２、ＤＡ変換回路１３、減算回路１４及び第２増幅回路１５を含む。２段目のサブＡＤ変換ユニット７は、第１増幅回路１１、ＡＤ変換回路１２、ＤＡ変換回路１３、減算回路１４、第２増幅回路１５、スイッチＳＷ１及びスイッチＳＷ２を含む。図２では、回路の構成を分かりやすくするために、シングルエンド型の回路を用いた構成を示しているが、差動型の回路を用いてもよい。
【００２８】
入力端子１８に入力されたアナログ信号Ｖｉｎは、サブＡＤ変換ユニット３により、図１で説明した動作と同様にして所定のビット数のデジタル信号に変換され、第２増幅回路１５の出力信号が、次段のサブＡＤ変換ユニット７に入力される。サブＡＤ変換ユニット７は、ＡＤ変換回路１２への入力アナログ信号として、サブＡＤ変換ユニット７の第２増幅回路１５の出力信号を帰還して入力するか、前段のサブＡＤ変換ユニット３の第２増幅回路１５の出力信号を入力するかを切り替えるスイッチＳＷ１及びＳＷ２を有する。まず、ＳＷ１をオンにし、ＳＷ２をオフにして、前段のサブＡＤ変換ユニット３の第２増幅回路１５の出力信号を入力して、ＡＤ変換回路１２でデジタル信号を得る。２回目以降は、ＳＷ２をオンにし、ＳＷ１をオフにして、第２増幅回路１５の出力信号をＡＤ変換回路１２へ帰還入力する。これにより、同じサブＡＤ変換ユニット７を複数回循環使用して、さらに下位のビットのデジタル信号を得ることができる。このような循環型のサブＡＤ変換ユニット７は、循環数を変更することにより、異なる性能を実現可能であるから、設計の自由度が高まる。
【００２９】
図３は、第１の実施の形態に係るＡＤ変換回路１２の内部構成を示す。ＡＤ変換回路１２は、複数の比較器３０ａ〜３０ｈを含む比較装置３４と、比較器３０ａ〜３０ｈに入力する参照電圧を生成するための抵抗器Ｒを有する。図３は、３ビットのデジタル信号を出力するＡＤ変換回路１２の例を示しているので、比較器３０と抵抗器Ｒは、それぞれ８つずつ設けられる。８つの抵抗器Ｒは同じ抵抗値を有しており、入力アナログ信号の最大値ＶＲＴと、入力アナログ信号の最小値ＶＲＢの差を８等分に分圧し、それらを比較器３０の参照電圧として入力する。これにより、８つの比較器３０により、入力アナログ信号が８段階の電圧のうちいずれの範囲に属するかを判定する。判定結果は、デジタル信号に変換されてデジタル出力回路１７に出力される。
【００３０】
本実施の形態では、ＡＤ変換回路１２に入力される入力アナログ信号が、最大値ＶＲＴと最小値ＶＲＢの中間値よりも高いか低いかを判定回路２０により予め判定する。そして、入力アナログ信号が中間値よりも高い領域にあった場合は、中間値よりも低い参照電圧が入力される比較器３０ａ〜３０ｄの比較結果は既に分かっており、電源を切っても差し支えないので、制御部２２が比較器３０ａ〜３０ｄに対する電力の供給を低減又は遮断する。これにより、比較装置３４の消費電力を低減することができる。逆に、入力アナログ信号が中間値よりも低い領域にあった場合は、中間値よりも高い参照電圧が入力される比較器３０ｅ〜３０ｈに対する電力の供給を低減又は遮断する。
【００３１】
差動型のアナログ回路によりＡＤ変換装置が構成されている場合は、判定回路２０は、図３に示したように、前段の第２増幅回路１５から出力される正負の出力信号Ｖｏｕｔ＋とＶｏｕｔ−の大小を比較する。シングルエンド型の場合は、判定回路２０を実現する比較器の参照電圧として、最大電圧と最小電圧の中間値の電圧を入力すればよい。このように、中間値をしきい値として、大小いずれの領域に属するかを判定することは、ＡＤ変換回路１２においてデジタル化すべき信号の最上位ビットの値を判定することと同義である。
【００３２】
このように、複数の比較器３０により構成される比較装置３４において、比較対象となる入力信号の領域に応じて、動作すべき比較器３０をグループ化して電力供給を行う。図３の例では、それぞれの比較器３０に、比較器３０に対する電力供給を個別に制御するための制御信号を入力する信号線が設けられている。これにより、入力信号の電圧値の領域に応じて、動作する比較器３０のグループを動的に変更することができる。別の例では、制御部２２は、それぞれの比較器３０に電力を供給するための電源線に与える電圧値又は電流値を直接制御してもよい。
【００３３】
判定回路２０として２個以上の比較器を設け、入力アナログ信号の電圧値の領域をより細かく判定してもよい。この場合、制御部２２は、判定された領域から外れた参照電圧が入力される比較器３０に対する電力供給を低減又は遮断してもよい。判定回路２０又は制御部２２が比較装置３４の内部に設けられてもよい。この場合、制御部２２は、比較器３０に対する電力供給をオンオフするスイッチ素子などであってもよい。
【００３４】
図４は、第２増幅回路１５の出力信号の時間変化を示す。時間ｔ１に、第２増幅回路１５の反転入力端子及び非反転入力端子に信号が入力されると、それらの差が徐々に増幅されて出力端子に現れる。時間ｔ２においては、まだ出力信号が一定値に安定していないが、Ｖｏｕｔ＋とＶｏｕｔ−のいずれが大きいかは十分判断可能であるから、この時点での出力信号の領域を判定回路２０により判定する。時間ｔ３に、出力信号が十分に安定すると、出力信号が次段のＡＤ変換回路１２に入力される。
【００３５】
図５は、初段のサブＡＤ変換ユニット３の動作過程を示すタイムチャートである。第１増幅回路１０及び第１ＡＤ変換回路１２は、クロック信号ＣＬＫの立ち上がりエッジに同期して、入力アナログ信号Ｖｉｎをサンプルする。このとき、判定回路２０も同時に入力アナログ信号Ｖｉｎをサンプルする。判定回路２０は、入力アナログ信号Ｖｉｎをサンプルすると、入力アナログ信号Ｖｉｎと参照電圧を比較し、比較結果を制御部２２に出力する。制御部２２は、ＡＤ変換回路１２に含まれる比較器３０に対する電力供給を制御すべく、ＡＤ変換回路１２に制御信号を送る。ＡＤ変換回路１２は、制御部２２からの制御信号を受けるまで待機し、制御信号を受け取ると、必要な比較器３０を動作させてＡＤ変換を実行する。第１増幅回路１０は、サンプルした入力アナログ信号Ｖｉｎをホールドする。判定回路２０、ＡＤ変換回路１２、及び第１増幅回路１０は、クロック信号ＣＬＫの立ち下がりエッジに同期して、オートゼロ動作を行う。
【００３６】
図６は、２段目及び３段目のサブＡＤ変換ユニット４及び５の動作過程を示すタイムチャートである。判定回路２０は、図４に示したように、前段のサブＡＤ変換ユニットの第２増幅回路１５の出力信号が一定値に安定する前に、第２増幅回路１５の出力信号をサンプルし、参照電圧と比較する。比較結果は、ＡＤ変換回路１２が動作するタイミングが到来する前に、制御部２２を介してＡＤ変換回路１２に伝達される。第１増幅回路１１及び第１ＡＤ変換回路１２は、クロック信号ＣＬＫの立ち上がりエッジに同期して、前段のサブＡＤ変換ユニットの第２増幅回路１５の出力信号をサンプルする。このとき、ＡＤ変換回路１２には既に制御部２２から制御信号が伝達されているので、ＡＤ変換回路１２は、必要な比較器３０を動作させてＡＤ変換を実行する。第１増幅回路１０は、サンプルしたアナログ信号を２倍に増幅する。判定回路２０は、クロック信号ＣＬＫの立ち上がりエッジに同期してオートゼロ動作を行う。ＡＤ変換回路１２及び第１増幅回路１１は、クロック信号ＣＬＫの立ち下がりエッジに同期してオートゼロ動作を行う。最終段のサブＡＤ変換ユニット６の動作過程も、第１増幅回路１１を除いて、本図のタイムチャートと同様である。このように、ＡＤ変換回路１２の比較装置３４の動作タイミングに先立って、判定回路２０が入力信号の領域を判定するので、より高速にＡＤ変換を実行することができる。
【００３７】
（第２の実施の形態）
本実施の形態では、判定回路により判定された入力アナログ信号の電圧値が属する領域に応じて、ＡＤ変換回路の比較装置を構成する比較器に入力される参照電圧を変更する。これにより、比較器の個数を削減することができるので、消費電力を低減することができるとともに、回路面積を小さくすることができる。
【００３８】
図７は、第２の実施の形態に係るＡＤ変換装置４１の構成を示す。ＡＤ変換装置４１は、図１に示した第１の実施の形態のＡＤ変換装置１の構成と比較して、制御部２２に代えて変更部２４を、ＡＤ変換回路１２に代えてＡＤ変換回路１９を備える。その他の構成及び動作は、第１の実施の形態と同様であり、同様の構成には同じ符号を付している。変更部２４は、判定回路２０により判定された入力アナログ信号の電圧値の領域に応じて、ＡＤ変換回路１９の比較器に入力される参照電圧を変更する。
【００３９】
図８は、第２の実施の形態に係るＡＤ変換装置４２の構成を示す。ＡＤ変換装置４２は、図２に示した第１の実施の形態のＡＤ変換装置２の構成と比較して、制御部２２に代えて変更部２４を、ＡＤ変換回路１２に代えてＡＤ変換回路１９を備える。その他の構成及び動作は、第１の実施の形態と同様であり、同様の構成には同じ符号を付している。変更部２４は、判定回路２０により判定された入力アナログ信号の電圧値の領域に応じて、ＡＤ変換回路１９の比較器に入力される参照電圧を変更する。
【００４０】
図９は、第２の実施の形態に係るＡＤ変換回路１９の内部構成を示す。ＡＤ変換回路１９には、図３に示した第１の実施の形態のＡＤ変換回路１２の構成と比較して、比較器３０に入力する参照電圧を切り替えるためのスイッチ３２ａ〜３２ｈが設けられており、比較器の数が半数に削減されている。ＡＤ変換回路１９の比較装置３４は、入力アナログ信号を３ビットのデジタル値に変換するのに要する８個の比較器を備えておらず、それよりも少ない数の比較器しか備えていないが、参照電圧を変更することにより、１つの比較器を複数の参照電圧と入力アナログ信号とを比較するのに共用しているので、比較器の数を半減することが可能となる。
【００４１】
具体的には、判定回路２０により、前段の第２増幅回路１５の出力信号が、Ｖｏｕｔ＋＞Ｖｏｕｔ−であると判定された場合、変更部２４は、スイッチ３２ｅ〜３２ｈをオンに、スイッチ３２ａ〜３２ｄをオフにする。これにより、比較器３０ａ〜３０ｄには、Ｖｏｕｔ＋＞Ｖｏｕｔ−である領域Ａの参照電圧が入力される。逆に、判定回路２０により、前段の第２増幅回路１５の出力信号が、Ｖｏｕｔ＋＜Ｖｏｕｔ−であると判定された場合、変更部２４は、スイッチ３２ｅ〜３２ｈをオフに、スイッチ３２ａ〜３２ｄをオンにする。これにより、比較器３０ａ〜３０ｄには、領域Ｂの参照電圧が入力される。すなわち、例えば比較器３０ａは、第１の実施の形態における比較器３０ａと比較器３０ｅの機能を兼ね備えている。
【００４２】
判定回路２０として２個以上の比較器を設け、入力アナログ信号の電圧値の領域をより細かく判定してもよい。この場合、変更部２４は、複数の比較器に入力される参照電圧の最大値と参照電圧の最小値との間に、判定回路２０により判定された領域が含まれるように、比較器３０に入力する参照電圧を変更する。
【００４３】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【図面の簡単な説明】
【００４４】
【図１】第１の実施の形態に係るＡＤ変換装置の構成を示す図である。
【図２】第１の実施の形態に係るＡＤ変換装置の構成の別の例を示す図である。
【図３】第１の実施の形態に係るＡＤ変換回路の内部構成を示す図である。
【図４】第２増幅回路の出力信号の時間変化を示す図である。
【図５】初段のサブＡＤ変換ユニットの動作過程を示すタイムチャートである。
【図６】２段目及び３段目のサブＡＤ変換ユニットの動作過程を示すタイムチャートである。
【図７】第２の実施の形態に係るＡＤ変換装置の構成を示す図である。
【図８】第２の実施の形態に係るＡＤ変換装置の構成を示す図である。
【図９】第２の実施の形態に係るＡＤ変換回路の内部構成を示す図である。
【符号の説明】
【００４５】
１，２，４１，４２  ＡＤ変換装置、３，４，５，６，７  サブＡＤ変換ユニット、１０，１１  第１増幅回路、１２  ＡＤ変換回路、１３  ＤＡ変換回路、１４  減算回路、１５  増幅回路、１７  デジタル出力回路、１８  入力端子、１９  ＡＤ変換回路、２０  判定回路、２２  制御部、２４  変更部、３０  比較器、３２  スイッチ、３４  比較装置、ＳＷ１，ＳＷ２  スイッチ。
【図１】
2005269400.tif 000003
【図２】
2005269400.tif 000004
【図３】
2005269400.tif 000005
【図４】
2005269400.tif 000006
【図５】
2005269400.tif 000007
【図６】
2005269400.tif 000008
【図７】
2005269400.tif 000009
【図８】
2005269400.tif 000010
【図９】
2005269400.tif 000011