(57)【要約】【課題】  信号の変化スピードを考慮したアナログ／デジタル変換方法を提供する。【解決手段】  アナログ信号をデジタル信号に変換するアナログ／デジタル変換処理において、アナログ信号の振幅値が所定電圧値だけ変化したか否か及び前記変化の方向が増方向または減方向であるかを検出すると共に、アナログ信号が前記所定電圧値だけ変化する間の時間を計測し、前記変化の方向を示す符号及び前記計測した時間を表すデジタル符号で前記デジタル信号を構成する。【選択図】  図２
2005051540.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号をデジタル信号に変換するアナログ／デジタル変換方法において、前記アナログ信号の振幅値が所定電圧値だけ変化したか否か及び前記変化の方向が増方向または減方向であるかを検出すると共に、前記アナログ信号が前記所定電圧値だけ変化する間の時間を計測し、前記変化の方向を示す符号及び前記計測した時間を表すデジタル符号で前記デジタル信号を構成することを特徴とするアナログ／デジタル変換方法。
【請求項２】
前記アナログ信号の最高周波数、信号値の変化範囲であるダイナミックレンジ、並びに予め決めた前記所定電圧値の大きさにより前記時間計測で用いるクロックの下限周波数を決めることを特徴とする請求項１に記載のアナログ／デジタル変換方法。
【請求項３】
アナログ信号をデジタル信号に変換するアナログ／デジタル変換装置において、前記アナログ信号の振幅値が所定電圧値だけ変化したか否かを検出する比較器と、前記変化の方向が増方向または減方向であるかを検出する増減検出手段と、前記アナログ信号が前記所定電圧値だけ変化する間の時間を計測する計測手段と、前記変化の方向を示す符号及び前記計測した時間を表すデジタル符号を逐次格納して出力するレジスタ手段とを備えることを特徴とするアナログ／デジタル変換装置。
【請求項４】
前記計測手段は、クロック信号を計数し前記比較器からの出力信号をリセット信号とするカウンタからなることを特徴とする請求項３に記載のアナログ／デジタル変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号をデジタル信号に変換するアナログ／デジタル変換方法及びその装置に関する。
【背景技術】
【０００２】
現在の電子機器の多くは、コンピュータに代表されるように、信号をデジタル的に処理するデジタル機器となっている。このため、デジタル機器の入力段には、時間的に変化するアナログ信号をデジタル信号に変換するアナログ／デジタル変換装置が設けられる。
【０００３】
従来のアナログ／デジタル変換装置は、下記の非特許文献１に記載されている様に、シャノン（Ｃ．Ｅ．Ｓｈａｎｎｏｎ）と染谷勲が提唱した標本化定理に基づいて、アナログ信号をデジタル信号に変換している。即ち、従来のアナログ／デジタル変換装置では、変換対象となるアナログ信号の最高周波数の２倍以上の高レートでこのアナログ信号を時間的に等間隔にサンプリングし、各サンプリング点における信号値を量子化しデジタル信号としている。
【０００４】
【非特許文献１】C. E. Shannon: Communications in the presence of noise, Proc. IRE, Vol.37, No.1, pp.10-21, 1949.
【非特許文献２】染谷  勲：波形伝送、修教社、１９４９．
【発明の開示】
【発明が解決しようとする課題】
【０００５】
変換対象となるアナログ信号にも種々あり、例えば音楽信号の様に、信号の一部にのみ高周波成分が局在し、他の部分の周波数が低い信号もある。斯かるアナログ信号を従来のアナログ／デジタル変換装置でデジタル信号に変換する場合、アナログ信号中の高周波部分が高精度にデジタル信号に変換される様に高レートの等時間間隔が設定されるため、この高レートの等時間間隔で低周波部分も一律にサンプリングされ、余分な採取データと無駄な処理が多くなるという問題がある。
【０００６】
また、従来のアナログ／デジタル変換装置でデジタル信号の一層の高精度化を図るには、量子化誤差を低減するためにデジタル信号の高ビット化を図らなければならない。しかし、高ビット化には、アナログ／デジタル変換装置の回路規模の増大と処理の高速化が不可欠であり、コスト的に実現が困難になってきている。
【０００７】
本発明の目的は、従来の標本化定理によらずにアナログ信号を精度良く且つ低コストでデジタル信号に変換できるアナログ／デジタル変換方法及びその装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明のアナログ／デジタル変換方法は、アナログ信号をデジタル信号に変換するアナログ／デジタル変換方法において、前記アナログ信号の振幅値が所定電圧値だけ変化したか否か及び前記変化の方向が増方向または減方向であるかを検出すると共に、前記アナログ信号が前記所定電圧値だけ変化する間の時間を計測し、前記変化の方向を示す符号及び前記計測した時間を示すデジタル符号で前記デジタル信号を構成することを特徴とする。
【０００９】
この構成により、アナログ信号が所定電圧値だけ信号変化するスピードに応じて時間計測値が標本化されると共に、その値が高速クロック周期で量子化され、アナログ信号が高精度にデジタル信号に変換される。
【００１０】
本発明のアナログ／デジタル変換方法は、前記アナログ信号の最高周波数、信号値の変化範囲であるダイナミックレンジ、並びに予め決めた前記所定電圧値の大きさにより前記時間計測で用いるクロックの下限周波数を決めることを特徴とする。
【００１１】
この構成により、変換対象のアナログ信号に応じて適切に所定電圧値と時間計測用のクロック周波数が設定でき、適応的で、且つ更に高精度なデジタル信号への変換が可能となる。
【００１２】
本発明のアナログ／デジタル変換装置は、アナログ信号をデジタル信号に変換するアナログ／デジタル変換装置において、前記アナログ信号の振幅値が所定電圧値だけ変化したか否かを検出する比較器と、前記変化の方向が増方向または減方向であるかを検出する増減検出手段と、前記アナログ信号が前記所定電圧値だけ変化する間の時間を計測する計測手段と、前記変化の方向を示す符号及び前記計測した時間を表すデジタル符号を逐次格納しては出力するレジスタ手段とを備えることを特徴とする。
【００１３】
この構成により、アナログ信号が所定電圧値だけ信号変化するのに応じて時間計測値が逐次標本化され、小さな回路規模でアナログ信号変化のスピードに応じて適応的且つ高精度にデジタル信号に変換される。
【００１４】
本発明のアナログ／デジタル変換装置の前記計測手段は、クロック信号を計数し前記比較器からの出力信号をリセット信号とするカウンタからなることを特徴とする。
【００１５】
この構成により、クロック計測という簡単な手段によって時間計測の高精度化を図ることが可能となる。
【発明の効果】
【００１６】
本発明によれば、アナログ信号を、その変化スピードに応じて適応的に精度良く且つ低コストでデジタル信号に変換でき、しかも、回路規模の増大を招くことなく高精度な標本化が実現可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の一実施形態について、図面を参照して説明する。
【００１８】
図１は、本発明の一実施形態に係るアナログ／デジタル変換方法の処理概要を説明する図である。曲線は変換対象のアナログ信号波形であり、横軸が時間、縦軸が信号振幅（電圧値）を示している。従来は、サンプリングの時間間隔を等間隔に設定し、各サンプリング点における信号値を量子化していたのに対し、本実施形態では、縦軸の信号振幅が予め定めた所定電圧値Ｖrefだけ変化する方向及び時間間隔を検出し、変化の方向を示す符号及び検出時間間隔のクロック計数値をデジタル信号としている。
【００１９】
即ち、図１のある点Ａ１から所定電圧値Ｖrefだけ変化する方向、図示の例では信号振幅が増加する「正方向」と、点Ａ１から所定電圧値Ｖrefだけ変化した点Ａ２に至るまでの時間間隔Ｔ１とを検出し、この「正方向」と時間間隔Ｔ１におけるクロック計数値との組をデジタル信号とし、次に、点Ａ２から点Ａ３まで所定電圧値Ｖrefだけ変化する方向（図示の例では「正方向」）及び点Ａ２から点Ａ３に至るまでの時間間隔Ｔ２を検出しては、上記と同様にそれら符号とクロック計数値の組を次のデジタル信号とし、次に、点Ａ３から点Ａ４まで所定電圧値Ｖrefだけ変化する方向（図示の例では「負方向」）及び点Ａ３から点Ａ４に至るまでの時間間隔Ｔ３を検出しては、同様にそれら符号とクロック計数値の組を次のデジタル信号とし、……、アナログ信号を一連のデジタル信号（正方向＋時間間隔Ｔ１のクロック計数値，正方向＋時間間隔Ｔ２のクロック計数値，負方向＋時間間隔Ｔ３のクロック計数値，…）に変換する。当然のことながら、時間間隔Ｔ１，Ｔ２，Ｔ３，…は、不等間隔、従ってそれらのクロック計数値も不等間隔となる。
【００２０】
図２は、図１の詳細説明図である。本実施形態のアナログ／デジタル変換装置では、高速クロック信号をカウンタで計数すると共に、このカウンタの動作とは別に、常時、アナログ信号の振幅値が前回値から正（増）方向或いは負（減）方向に所定電圧値Ｖrefだけ変化したか否かを精度良く検出している。
【００２１】
そして、アナログ信号の信号振幅値が前回値に対して所定電圧値Ｖrefだけ変化した点Ａ１に達したことを検出した時点でクロック計数用カウンタをリセットしては新たな計数を開始し、点Ａ１から所定電圧値Ｖrefだけ変化した点Ａ２に達したことを検出した時点までのカウンタ計数値を、検出時間間隔Ｔ１をクロック周期単位で量子化した値にすると共に、カウンタをリセットして次の時間間隔Ｔ２の計測に入る。図２に示す例では、検出時間間隔Ｔ１におけるクロック計数値は十進数で“４”（二進数で“１００”）である。
【００２２】
図３は、本実施形態に係るアナログ／デジタル変換装置のブロック構成の一例を示す図である。このアナログ／デジタル変換装置は、入力される高速クロック信号を二進数で計数する例えば８ビット構成のカウンタ１と、カウンタ１にリセット信号が入力されたときカウンタ１の計数値（十進数で“４”の場合には二進数で“０００００１００”）の転送を受けると共にこの８ビットの計数値に更に信号変化方向を示す１ビットの符号が書き込まれるレジスタ２とを備える。レジスタ２内の計９ビットのデジタル信号は、後述のモノステーブルマルチバイブレータ１１からパルス信号が出力される度にカウンタ１からレジスタ２へ、またレジスタ２からデジタル機器のインタフェースボード３の入力バッファへ転送される構成となっている。
【００２３】
本実施形態のアナログ／デジタル変換装置は上記のカウンタ１及びレジスタ２の他に、変換対象のアナログ信号が入力されるサンプルホールド回路５と、変換対象のアナログ信号がプラス端子に入力されサンプルホールド回路５でホールドされた前回値のアナログ信号がマイナス端子に入力される加算器６と、設定された所定電圧値Ｖrefを発生させる参照電圧値発生器７と、加算器６の出力信号をプラス端子に入力し参照電圧値発生器７の出力電圧値をマイナス端子に入力する第１比較器８と、加算器６の出力信号をマイナス端子に入力し参照電圧値発生器７の出力電圧値をプラス端子に入力する第２比較器９と、第１比較器８の出力信号と第２比較器９の出力信号とを入力信号とする２入力オアゲート１０とを備える。
【００２４】
アナログ／デジタル変換装置は、更に、２入力オアゲート１０の出力信号をトリガ信号としてパルス変換するモノステーブルマルチバイブレータ１１と、第１比較器８の出力信号とモノステーブルマルチバイブレータ１１の出力パルス信号とを入力信号とする第１の２入力アンドゲート１２と、第２比較器９の出力信号とモノステーブルマルチバイブレータ１１の出力パルス信号とを入力信号とする第２の２入力アンドゲート１３と、モノステーブルマルチバイブレータ１１の出力パルス信号を第１所定時間だけ遅延する第１遅延回路１４及び第２所定時間だけ遅延する第２遅延回路１５とを備える。
【００２５】
モノステーブルマルチバイブレータ１１の出力パルス信号は、第１遅延回路１４及び第２遅延回路１５に与えられる他に、サンプルホールド回路５にも与えられ、また、カウンタ１のデジタルデータのレジスタ２への書き込み信号として与えられる。レジスタ２に設けられた符号（ｓｉｇｎ）格納用メモリ２ａはアンドゲート１２，１３の出力が接続され、アンドゲート１２から“１”信号が出力されたとき信号変化の正方向を示す“０”が符号ビット格納用メモリ２ａに書き込まれ、アンドゲート１３から“１”信号が出力されたとき信号変化の負方向を示す“１”が書き込まれる。また、第１遅延回路１４からはカウンタ１にリセット信号が出力され、第２遅延回路１５からはインタフェースボード３の入力バッファに、符号ビット格納用メモリ２ａを含むレジスタ２の内容であるデジタルデータを転送するためのセット信号が出力される。
【００２６】
次に、上述した構成の本実施形態に係るアナログ／デジタル変換装置の動作を説明する。変換対象となるアナログ信号は、予め図示しないガードフィルタを通されることで信号解析帯域以上の高周波の信号成分や計測加法ノイズが除去され、加算器６及びサンプルホールド回路５に入力される。また、スタート信号がモノステーブルマルチバイブレータ１１に入力されると、その出力であるパルス信号により入力アナログ信号の初期値をサンプルホールド回路５でサンプルすると共に、第１の遅延回路１４からの出力信号によりカウンタ１をリセットし、以後、所定のアナログ／デジタル変換動作を繰り返す。
【００２７】
本実施形態では、アナログ信号を先ずガードフィルタに通すことで、先ず信号解析対象とするアナログ信号中に含まれる最高周波数を予測する。次に信号値の変化範囲を示すダイナミックレンジを何等分して信号値を近似するかを表す等価量子化ビット数により所定電圧値Ｖrefを定め、この値と上記最高周波数の値とを用いて、カウンタ１で計数する高速クロック信号の周波数下限値を定める。
【００２８】
加算器６からは、サンプルホールド回路５にホールドされている前回値のアナログ信号振幅値に対する今回値のアナログ信号振幅値の差分が出力され、この差分が、第１比較器８及び第２比較器９に入力される。第１比較器８及び第２比較器９には、参照電圧値発生器７から所定電圧値Ｖrefが与えられており、アナログ信号の振幅値が前回値より所定電圧値Ｖrefだけ高くなったとき第１比較器８から“１”信号が出力され、アナログ信号の振幅値が前回値より所定電圧値Ｖrefだけ低くなったとき第２比較器９から“１”信号が出力される。
【００２９】
２入力オアゲート１０は、第１比較器８と第２比較器９のいずれか一方から“１”信号が出力されたとき“１”信号を出力し、モノステーブルマルチバイブレータ１１は２入力オアゲート１０から出力される“１”信号をトリガ信号として動作する。
【００３０】
モノステーブルマルチバイブレータ１１は、２入力オアゲート１０から“１”が出力されたとき所定期間“１”となる２値パルス信号を出力し、この２値パルス信号が、アンドゲート１２，１３及び遅延回路１４，１５に与えられると共に、サンプルホールド回路５に与えられて今回値のアナログ信号値を次回における前回値としてホールドさせ、更に、カウンタ１のデジタルデータをレジスタ２へ書き込んだ後、そのデータをインタフェースボード３の入力バッファに転送させる。
【００３１】
アンドゲート１２には、第１比較器８の出力信号とモノステーブルマルチバイブレータ１１からの２値パルス信号とが入力され、両者が共に“１”となったときレジスタ２の符号ビット格納用メモリ２ａに“０”（信号変化が正方向）を書き込む。また、アンドゲート１３は、第２比較器９の出力信号とモノステーブルマルチバイブレータ１１からの２値パルス信号とが入力され、両者が共に“１”となったときレジスタ２の符号ビット格納用メモリ２ａに“１”（信号変化が負方向）を書き込む。
【００３２】
カウンタ１には、モノステーブルマルチバイブレータ１１から出力される２値パルス信号を第１遅延回路１４で第１所定時間遅延させた遅延信号が入力される。即ち、モノステーブルマルチバイブレータ１１の出力タイミングでカウンタ１の内容がレジスタ２に確実に転送された後に、カウンタ１には、上記第１遅延回路１４からの遅延信号が入力され、リセットされる。と同時に、カウンタ１には、上記の時間間隔Ｔｎを計数する高速クロック信号が入力される。以上のことにより、カウンタ１は、リセット信号入力から次のリセット信号入力までの間の高速クロック信号の入力数を計数する。その計数値は常時レジスタ２の、カウンタ１からのデジタル符号受け入れ部に連結されており、正負両方向に背反動作を行なう２つの比較器８，９のいずれか一方の出力タイミングと同期して出力されるモノステーブルマルチバイブレータ１１からの出力２値パルス信号のタイミングで、レジスタ２に転送される。
【００３３】
以上の動作により、アナログ信号振幅値が所定電圧値Ｖrefだけ変化する毎に、次々と９ビット構成のデジタル信号がレジスタ２からインタフェースボード３の入力バッファに転送される。その際、第２遅延回路１５によって前記と同様、タイミング合わせが行われた転送指示信号によりインタフェースボード３の入力バッファに書き込まれると共に、当該バッファを介して更に後段のデジタル機器に送られ、デジタル処理される。
【００３４】
本実施形態のアナログ／デジタル変換装置では、上述したように、時間的に不等間隔な標本化系列からなるデジタル信号を生成しているため、このデジタル信号を従来のデジタル信号（時間的に等間隔にサンプリングして得たデジタル信号）と同じ処理アルゴリズムでデジタル処理することはできず、新たな処理アルゴリズムを構築する必要がある。
【００３５】
しかし、デジタル機器でデジタル処理する前に、本実施形態の不等間隔標本化系列からなるデジタル信号を、従来の任意等間隔系列からなるデジタル信号に変換することで、既存資産のデジタル処理アルゴリズムをそのまま利用することができる。その変換方法として、例えば、本出願人が先に出願し出願公開された特開２００１―２９２９９０号公報記載の変換方法を利用することができるが、この変換方法に限られるものではない。
【００３６】
このように、本実施形態のアナログ／デジタル変換方法及び装置によれば、信号値標本化の間隔を決める所定電圧値Ｖrefは現在の技術をもってすれば非常に高精度に設定でき、また、本実施形態では、電圧値のみを用意して後は入力アナログ信号が正，負のいずれの方向に所定電圧値Ｖrefだけ変化したかを精確に判定すればよいので、小さな回路規模で、入力アナログ信号の変化スピードに応じて適応的且つ簡便にデジタル信号を生成することができる。
【００３７】
また、本実施形態では、隣接する不等間隔標本化時間を、クロック周期を単位としてカウンタの計数によって量子化しているため、従来の量子化器が不要となり、回路構成が極めて簡単となる。しかも、時間計測精度が現在では著しく向上しているため、量子化精度を低コストで更に高めることが可能となる。
【００３８】
尚、当然のことながら、本発明のアナログ／デジタル変換方法は、原理的に、アナログ信号が直流信号のときには適用できない。
【産業上の利用可能性】
【００３９】
本発明は、極めて簡単な回路構成でアナログ信号を高精度にデジタル信号に変換できるため、デジタル機器の入力段に用いるアナログ／デジタル変換装置として有用であり、種々の適応的処理や制御に応用可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施形態に係るアナログ／デジタル変換方法の処理概要の説明図である。
【図２】図１の詳細説明図である。
【図３】本発明の一実施形態に係るアナログ／デジタル変換装置のブロック構成図である。
【符号の説明】
【００４１】
１  カウンタ
２  レジスタ
２ａ  信号変化の符号ビット格納用メモリ
５  サンプルホールド回路
６  加算器
７  参照電圧値（所定電圧値Ｖref）発生器
８，９  比較器
１０  ２入力オアゲート
１１  モノステーブルマルチバイブレータ
１２，１３  ２入力アンドゲート
１４，１５  遅延回路
【図１】
2005051540.tif 000003
【図２】
2005051540.tif 000004
【図３】
2005051540.tif 000005