(57)【要約】【課題】ワイドギャップ半導体を用いたゲートターンオフサイリスタ（ＳｉＣ−ＧＴＯ）において、結晶欠陥の増加により生じる、ＳｉＣ−ＧＴＯのターンオフ時におけるゲート電圧の負のピーク電圧（絶対値）の増大を抑制するとともに、ＳｉＣ−ＧＴＯ内部の静電容量による自己点弧を防止するゲート駆動回路を提供すること。  【解決手段】ゲート駆動回路に接続されるＳｉＣ−ＧＴＯのアノードとゲート間に、ゲート電圧の上昇を抑制するためのコンデンサを最短の接続線で接続している。【選択図】図１
2005245181.tif 000002
【特許請求の範囲】
【請求項１】
被制御電流が流入する電流流入端、前記被制御電流が流出する電流流出端及び前記被制御電流を制御するゲートにつながる電流制御端を有するワイドギャップ半導体制御素子、を駆動するゲート駆動回路において、
前記電流流入端と前記電流制御端に、前記電流流入端から前記電流制御端へ向かう、前記ワイドギャップ半導体制御素子をオンにするためのオン電流を与えるオン電流印加部、
前記電流流入端と前記電流制御端に、前記電流制御端から前記電流流入端へ向かう、前記ワイドギャップ半導体制御素子をオフにするためのオフ電流を与えるオフ電流印加部、及び
前記電流流入端及び前記電流流出端の少なくともいずれか一方と、前記電流制御端との間に接続されたコンデンサ
を有するゲート駆動回路。
【請求項２】
前記コンデンサが、前記ワイドギャップ半導体制御素子の前記電流流入端及び前記電流流出端の少なくともいずれか一方と前記電流制御端間に最短の経路を形成する導体線で接続されていることを特徴とする請求項１記載のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ワイドギャップ半導体を用いた半導体素子を駆動するゲート駆動回路に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）などのワイドギャップ半導体材料は、シリコン（Ｓｉ）に比べて絶縁破壊電界強度が約１０倍高い等の優れた特性を有しており、高い耐逆電圧特性を有する高耐圧バイポーラパワー半導体素子に好適な材料として注目されている。
ＳｉＣを用いたｐｉｎダイオードやバイポーラトランジスタ、ゲートターンオフサイリスタ、ＧＣＴなどのバイポーラ半導体素子は、ショットキーダイオードやＭＯＳＦＥＴなどのユニポーラ半導体素子に比べてビルトイン電圧が高いが、少数キャリヤの注入によるドリフト層の伝導度変調によりオン抵抗が大幅に小さくなる、という特徴がある。したがって、電力用の用途などの高電圧大電流領域では、損失を小さくするためバイポーラ半導体素子が用いられている。ＳｉＣでこれらのバイポーラ半導体素子を構成すると、Ｓｉの素子に比べて格段に優れた性能を実現できる。ワイドギャップ半導体を用いたバイポーラ半導体素子の一例として、ゲートターンオフサイリスタ（以下、ＧＴＯという）は、オンゲート信号により導通状態となり、オフゲート信号により非導通状態となる自己消弧形スイッチ素子として知られ、チョッパ、コンバータ、インバータ等の電力変換回路を構成する半導体素子として用いられている。
【０００３】
図４は、ワイドギャップ半導体のＧＴＯ２を制御する従来のゲート駆動回路１の回路図である。図５はＧＴＯ２のターンオフ時のゲート電圧及びゲート電流の時間的変化を示す波形図である。図４において、変圧器Ｔｒの２つの２次出力はそれぞれの整流回路Ｒｆ１、Ｒｆ２で整流され、コンデンサＣ１、Ｃ２で平滑されて、それぞれ低電圧の直流となる。高周波電源ＡＣとしては、変圧器ＴｒやコンデンサＣ１、Ｃ２が小型となるように、数１０ｋＨｚの高周波のものが使用される。抵抗Ｒ１を経てコンデンサＣ３は充電されている。図示省略した制御回路からトランジスタＱ１のゲートＧにオン信号３が印加されるとトランジスタＱ１はオンとなり、まずコンデンサＣ３に充電されていた電荷が抵抗Ｒ２を通って、実線の矢印５で示すようにゲートドライブ順電流としてＧＴＯ２のアノードＡからゲートＧを経て整流回路Ｒｆ１へ流れる。続いてＧＴＯ２のゲート順電流が整流回路Ｒｆ１から供給され、ＧＴＯは所定の遅れ時間と立ち上がり時間の和、すなわちターンオン時間の後にオン状態となる。
【０００４】
前記制御回路からトランジスタＱ２のゲートＧにオフ信号４が印加されてトランジスタＱ２がオンになると、整流回路Ｒｆ２から点線の矢印８で示すゲート逆電流がＧＴＯ２のゲートＧからアノードＡに流れる。このゲート逆電流を流すことを「ゲート電流を引き抜く」ともいう。ＧＴＯ２にゲート逆電流が流れると、所定の蓄積時間と下降時間の和、すなわちターンオフ時間の後にアノード電流が極小値まで減少してＧＴＯ２はオフとなる。
【特許文献１】特開平８−８８５５２号公報
【非特許文献１】電気学会  半導体電力変換方式調査専門委員会編  「半導体電力変換回路」  ２４頁−２５頁
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ワイドギャップ半導体の炭化珪素（ＳｉＣ）を用いたＧＴＯ（ＳｉＣ−ＧＴＯ）では、ＳｉＣ−ＧＴＯに電流を流すと内部の結晶欠陥が増大するという現象があり、これによりオン電圧が大きくなるという問題がある。結晶欠陥が増大すると、結晶欠陥の部分で電子と正孔が再結合し、その際に再結合エネルギーを発生する。そのためさらに結晶欠陥が増大し、欠陥部分でさらに多くの電子と正孔が再結合するので、少数キャリヤ（ｎ型半導体では正孔、ｐ型半導体では電子）のライフタイムが短くなる。そのため伝導度変調が起こる範囲が狭くなり、オン電圧が高くなるとともにターンオフ時間が短くなる。
【０００６】
図５はＳｉＣ−ＧＴＯ２のターンオフ時のゲート電圧Ｖｇｋとゲート電流Ｉｇｋの時間的変化を示すグラフである。ＳｉＣ−ＧＴＯ２が新品でその使用時間が少ない内は、時刻ｔ０でＳｉＣ−ＧＴＯ２のゲートＧに実線１０で示すゲート電圧Ｖｇｋが印加されると（図４の点線の矢印８で示す方向）、実線９で示すゲート電流Ｉｇｋが流れる。ゲート電圧Ｖｇｋは−Ｖｇｋ１まで低下し、その後は零に向かって増大しつつ時刻ｔ５以後は振動する（振動についての説明は省略する）。ゲート電流Ｉｇｋは時刻ｔ３で負のピーク値Ｉｇｋ２となり以後は零に向かって上昇して時刻ｔ５で零になる。ゲート電流Ｉｇｋの流れる時間は時刻ｔ０からｔ５である。ＳｉＣ−ＧＴＯの使用時間が例えば数１００時間と長くなると劣化が進み、前記結晶欠陥の増大により電子と正孔の再結合が増加して少数キャリヤのライフタイムが短くなるためターンオフ時間が短くなる。そのためゲート電流Ｉｇｋは図５に点線９ａで示すように、時刻ｔ１で負のピーク値に達し以後は零に向かって急速に上昇して時刻ｔ４で零になる。すなわち、ＳｉＣ−ＧＴＯの劣化が進むに従って、ゲート電流Ｉｇｋの立上り部の曲線が矢印１２で示す方向に変化して、ゲート電流Ｉｇｋの流れている時間（通電時間）はｔ０からｔ４となり徐々に短くなる。ゲート電流Ｉｇｋの通電時間が短くなる結果実線１０ａで示すゲート電圧Ｖｇｋは、負のピーク値（絶対値）が高くなり、時刻ｔ２で負のピーク値−Ｖｇｋ２に達する。すなわちゲート電流Ｉｇｋの流れている時間が短くなり、ゲート電流Ｉｇｋの時間的変化（ｄｉ／ｄｔ）が増大すると、ゲート電圧Ｖｇｋの負のピーク電圧（逆バイアス電圧）の絶対値が大きくなる。この負のピーク電圧を「はね上がり電圧」という。はね上がり電圧がＳｉＣ−ＧＴＯの所定のゲート耐圧を越えるとＳｉＣ−ＧＴＯ２は破壊される。
【０００７】
図６の（ａ）はＳｉＣ−ＧＴＯ２の素子構造を示す略図である。図６の（ａ）に示すようにＳｉＣ−ＧＴＯ２は、Ｎ型半導体（Ｎ）とＰ型半導体（Ｐ）の積層構造を有している。図６の（ｂ）は、ＳｉＣ−ＧＴＯ２の構成を、ＰＮＰトランジスタＥ２とＮＰＮのトランジスタＥ１の組合せで示した図である。図６の（ｃ）は、図６の（ｂ）のトランジスタＥ１とトランジスタＥ２の接続を示す接続図である。
【０００８】
図６の（ａ）に示す様に、ＳｉＣ−ＧＴＯ２はアノードＡからカソードＫに向かってＰＮＰＮとならんだ４層構造の素子である。このＰＮＰＮの４層構造の、内側のＮ層とＰ層を２つに分割して考えると、図６の（ｂ）に示すように、Ｐ２・Ｎ２・Ｐ２層のＰＮＰトランジスタＥ２とＮ１・Ｐ１・Ｎ１層のＮＰＮトランジスタＥ１とを組み合わせたものと等価になる。トランジスタＥ１とＥ２は、図６の（ｃ）に示すように、互いに電流を増幅し合う向きに接続されている。そのためゲートＧに外部から電流を流さなくてもノイズ等の内部要因でＧＴＯがオンする、自己点弧（誤点弧ともいう）と呼ばれる誤動作をする場合がある。図６の（ｂ）において、逆バイアスされたＰＮ接合部は一種のコンデンサを形成するため、図６の（ｃ）に示すように、ＮＰＮトランジスタＥ１のコレクタＣとベースＢ１間には接合容量と呼ばれるコンデンサＣ１０が形成される。このため電源電圧が急変したり電源に高い周波数成分のノイズが混入したりすると、その電圧変化により接合容量のコンデンサＣ１０に点線の矢印１６で示すように充電電流が流れる。この充電電流はＮＰＮトランジスタＥ１のベースＢ１に流れ込むので、ＮＰＮトランジスタＥ１はトリガされ自己点弧することがある。
【０００９】
本発明は、ＳｉＣ−ＧＴＯのゲートに印加される逆バイアス電圧を許容値（耐圧）以内に抑えつつ、ＧＴＯの自己点弧を防止することができるゲート駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明のゲート駆動回路は、被制御電流が流入する電流流入端、前記被制御電流が流出する電流流出端及び前記被制御電流を制御するゲートにつながる電流制御端を有するワイドギャップ半導体制御素子、を駆動するゲート駆動回路において、前記電流流入端と前記電流制御端に、前記電流流入端から前記電流制御端へ向かう、前記ワイドギャップ半導体制御素子をオンにするためのオン電流を与えるオン電流印加部、前記電流制御端から前記電流流入端へ向かう、前記ワイドギャップ半導体制御素子をオフにするためのオフ電流を与えるオフ電流印加部、及び前記電流流入端及び前記電流流出端の少なくともいずれか一方と、前記電流制御端との間に接続されたコンデンサを有する。
本発明によれば、前記電流流入端及び前記電流流出端の少なくともいずれか一方と、前記電流制御端との間にコンデンサを接続することにより、ターンオフ時に、電流制御端と、電流流入端及び電流流出端の少なくとも一方との間に印加される逆電圧により、電流制御端から、電流流入端及び電流流出端の少なくとも一方に流れる逆電流の一部がコンデンサに流入してこれを充電する。このため前記逆電流の立ち上がり時間が長くなり、逆電流の流れている時間が長くなる。すなわち逆電流の時間的変化は小さい。そのため逆電圧の負のピーク値（絶対値）は低く、はね上がり電圧が生じることはない。
【発明の効果】
【００１１】
本発明によれば、ＳｉＣ−ＧＴＯのアノード・ゲート間にコンデンサを取り付けたことにより、ＳｉＣ−ＧＴＯがオフした時に逆バイアスゲート電圧の絶対値が異常に大きくなる「はね上がり電圧」を抑制する効果がある。また、ＳｉＣ−ＧＴＯがオフした時にコンデンサを形成するＰＮ接合部に流入する電流に対して前記コンデンサから反対向きの電流が流れるため、ＳｉＣ−ＧＴＯが自己点弧（誤点弧）するのを防止できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明のゲート駆動回路の好適な実施の形態について図１から図３を参照して説明する。本実施の形態において、ゲート駆動回路１０に接続されているＳｉＣ−ＧＴＯ（以下、ＧＴＯと略記する）２０のゲート逆耐電圧の絶対値は約２５Ｖである。
図１において、本実施の形態のゲート駆動回路１０では、変圧器Ｔｒの２つの２次出力がそれぞれの整流回路Ｒｆ１、Ｒｆ２で整流され、コンデンサＣ１、Ｃ２で平滑されてそれぞれ低電圧の直流となる。高周波電源ＡＣとしては、変圧器ＴｒやコンデンサＣ１、Ｃ２が小型となるように数１０ｋＨｚの高周波のものが使用される。抵抗Ｒ１を経てコンデンサＣ３は充電されている。図示省略した制御回路からトランジスタＱ１のゲートＧにオン信号２３が印加されるとトランジスタＱ１（オン電流印加部）はオンとなり、まずコンデンサＣ３に充電されていた電荷が抵抗Ｒ２を通って、実線の矢印１５で示すようにゲートドライブ順電流としてＧＴＯ２０のアノードＡ（電流流入端）からゲートＧ（電流制御端）を経て整流回路Ｒｆ１へ流れる。続いてＧＴＯ２０のゲート順電流が整流回路Ｒｆ１から供給され、ＧＴＯは所定の遅れ時間と立ち上がり時間の和、すなわちターンオン時間の後にオン状態となる。オン状態ではアノードＡ（＋）からカソードＫ（−）（電流流出端）に被制御電流が流れる。
【００１３】
前記制御回路からトランジスタＱ２（オフ電流印加部）のゲートＧにオフ信号２４が印加されてトランジスタＱ２がオンになると、整流回路Ｒｆ２から点線の矢印１８で示すゲート逆電流がＧＴＯ２０のゲートＧからアノードＡに流れる。ＧＴＯ２０にゲート逆電流が流れると、所定の蓄積時間と下降時間の和であるターンオフ時間の後にアノード電流が極小値まで減少してＧＴＯ２０はオフとなる。本実施の形態のＧＴＯ２０は、数１００時間使用してかなり劣化し、ゲート電流Ｉｇｋの通電時間が図５の曲線９ａで示すように短くなったものである。
【００１４】
本発明のゲート駆動回路では、ＧＴＯ２０のアノードＡとゲートＧ間に、インダクタンスを最少にするために、配線の長さが最短になるようにして、「はね上がり電圧」を抑制するためのコンデンサＣ４を接続している。上記のようにコンデンサＣ４を接続することにより、ターンオフ時に点線の矢印１８で示すように流れるゲート逆電流の一部が、点線の矢印２５で示すようにコンデンサＣ４に流入し、コンデンサＣ４を充電する。そのため、ゲート逆電流の立ち上がり時間が長くなる。コンデンサＣ４を接続していない場合に比べると、ＧＴＯ２０のターンオフする速度が遅くなり、ターンオフが完了するまでのターンオフ時間が長くなる。
【００１５】
図２は、図１に示す本実施の形態のゲート駆動回路の動作を示す、ゲート電圧Ｖｇｋとゲート電流Ｉｇｋの波形図である。図２に示すように、ゲート電流Ｉｇｋの流れる時間が、時刻ｔ０からｔ４までと長くなり、図５に示す新品のＧＴＯの場合の曲線９とほぼ同じ時間になる。そのためゲート電圧Ｖｇｋのピーク値も−Ｖｇｋ３と、図５のゲート電圧−Ｖｇｋ２よりも小さくなる。すなわちはね上がり電圧のピーク値の絶対値が小さくなる。そこでＳｉＣ−ＧＴＯの劣化により電圧のはね上がりが増大することを見込んでコンデンサＣ４の容量を選んでおけば、ＧＴＯ２０が劣化しても、はね上がり電圧をゲートの耐圧以下に抑えることができる。はね上がり電圧を低くできれば、コンデンサＣ４がないときよりもオフ電源の整流回路Ｒｆ２の電圧を上げることができる。これにより、ターンオフの時に引き抜く電流を増やすことができるので可制御電流を増大させることができる。
【００１６】
図４に示す従来のゲート駆動回路では、図６の（ｃ）に示すようにＧＴＯ２０がオフした後、コンデンサＣ１０を形成するＰＮ接合部にアノードＡから電流が流れ込むことにより自己点弧が発生していた。
本発明ではコンデンサＣ４を設けたことにより、図３に示すように、コンデンサＣ４の放電電流が点線の矢印２７で示すように、点線の矢印１６で示す電流と逆向きに流れて、矢印１６で示す電流を打ち消す。そのためＧＴＯの自己点弧（誤点弧）を防止することができる。コンデンサＣ４の容量は、定格電圧６ｋＶ、定格電流５０ＡのＳｉＣ−ＧＴＯの場合、発明者の実験の結果８２００ｐＦが適当であった。このコンデンサＣ４の接続により、はね上がり電圧の絶対値は３２Ｖから２３Ｖに低下し、ゲート耐電圧の２５Ｖより小さくなった。また、ＳｉＣ−ＧＴＯの誤点弧については、本実施の形態のＳｉＣ−ＧＴＯを１時間以上連続運転して試験したが誤点弧することはなかった。
【００１７】
以上、本発明のゲート駆動回路の実施の形態をＳｉＣ−ＧＴＯのものについて説明したが、本発明のゲート駆動回路はさらに多くの適用範囲を有するものであり各種の派生構造をカバーするものである。はね上がり電圧抑制用のコンデンサＣ４は、図３及び図６の（ａ）に示すようなゲートＧかアノードＡ側にあるＳｉＣ−ＧＴＯでは、アノードＡとゲートＧの間に接続される。図示を省略したが、ゲートＧがカソードＫ側にあるＳｉＣ−ＧＴＯでは、コンデンサＣ４を、カソードＫとゲートＧ間に接続する。コンデンサＣ４の代わりに、ツエナーダイオード又は互いに逆方向に接続した２つのダイオードを接続してもよい。本発明は、ワイドギャップ半導体材料を用いたＧＴＯ以外に静電誘導サイリスタ等の他のワイドギャップ半導体バイポーラ制御素子にも適用できる。本発明のゲート駆動回路は更にシリコン基板の上に複数のワイドギャップ半導体層を積層して形成したバイポーラ制御素子にも適用できる。また本発明のゲート駆動回路は、シリコンやワイドギャップ半導体材料で形成されたＭＯＳＦＥＴ等のユニポーラ素子と、ワイドギャップ半導体材料で形成されたバイポーラ制御素子を組み合わせたハイブリッド素子にも適用できる。ワイドギャップ半導体材料としてＳｉＣのほかに窒化ガリウム（ＧａＮ）を用いた前記の各素子のゲート駆動回路としても適用可能である。
【産業上の利用可能性】
【００１８】
本発明のゲート駆動回路はワイドギャップ半導体を用いたバイポーラ半導体素子の駆動回路として利用可能である。
【図面の簡単な説明】
【００１９】
【図１】本発明のＳｉＣ−ＧＴＯのゲート駆動回路の回路図
【図２】本発明のゲート駆動回路の動作を説明するための、ゲート電圧とゲート電流の時間的変化を示す波形図
【図３】本発明のゲート駆動回路の動作を説明するための、図６の（ｃ）に対応する回路図
【図４】従来のＳｉＣ−ＧＴＯのゲート駆動回路の回路図
【図５】ＳｉＣ−ＧＴＯのゲート電圧及びゲート電流の時間的変化を示す波形図
【図６】（ａ）はＳｉＣ−ＧＴＯの４層構造を示す略図、（ｂ）はＳｉＣ−ＧＴＯの構造をトランジスタの組合せで表した図、（ｃ）は前記（ｂ）のトランジスタの組合せの接続図
【符号の説明】
【００２０】
１、１０  ゲート駆動回路
２、２０  ＳｉＣ−ＧＴＯ
Ｔｒ  変圧器
Ｒｆ１  整流回路
Ｒｆ２  整流回路
Ｃ１、Ｃ２、Ｃ３  コンデンサ
Ｃ４  はね上がり電圧抑制用コンデンサ
Ｑ１  オン側のトランジスタ
Ｑ２  オフ側のトランジスタ
Ａ  アノード
Ｇ  ゲート
Ｋ  カソード
【図１】
2005245181.tif 000003
【図２】
2005245181.tif 000004
【図３】
2005245181.tif 000005
【図４】
2005245181.tif 000006
【図５】
2005245181.tif 000007
【図６】
2005245181.tif 000008