(57)【要約】【課題】  半導体素子を積み重ねた形態の半導体装置を容易に製造可能とし、製造コストを抑えて高集積化された半導体装置を得る。【解決手段】  多数個の半導体素子２０ａが整列して形成された半導体ウエハ２０の電極端子形成面を、可撓性を有する絶縁層２４と、電極端子と外部接続端子とを電気的に接続する再配線パターンとを備えた被覆層２２により被覆する工程と、半導体ウエハ２０の裏面側から、前記被覆層２２の折り曲げ位置に対応する、隣接する半導体素子の境界近傍部分に、隣接する半導体素子間に前記被覆層を残して半導体ウエハの基材を除去する溝４０を形成する工程と、溝４０を形成した半導体ウエハ２０を前記被覆層２２とともに、一つの半導体装置を構成する複数個の半導体素子を一つのユニットとして個別に分割する工程と、分割されたユニットの隣接する半導体素子間の、前記被覆層２２を折り曲げて、半導体素子が積み重ねられた形態の半導体装置を形成する工程とを備える。【選択図】          図１
2005051144.tif 000002
【特許請求の範囲】
【請求項１】
多数個の半導体素子が整列して形成された半導体ウエハの電極端子形成面を、可撓性を有する絶縁層と、電極端子と外部接続端子とを電気的に接続する再配線パターンとを備えた被覆層により被覆する工程と、
半導体ウエハの裏面側から、前記被覆層の折り曲げ位置に対応する、隣接する半導体素子の境界近傍部分に、隣接する半導体素子間に前記被覆層を残して半導体ウエハの基材を除去する溝加工を施す工程と、
溝加工を施した半導体ウエハを前記被覆層とともに、一つの半導体装置を構成する複数個の半導体素子を一つのユニットとして個別に分割する工程と、
分割されたユニットの隣接する半導体素子間の、前記被覆層を折り曲げて、半導体素子が積み重ねられた形態の半導体装置を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
多数個の半導体素子が整列して形成された半導体ウエハの電極端子形成面側から隣接する半導体素子の境界近傍部分をハーフカットして、前記境界近傍部分に分割溝を形成する工程と、
該分割溝が形成された半導体ウエハの電極端子形成面を、可撓性を有する絶縁層と、電極端子と外部接続端子とを電気的に接続する再配線パターンとを備えた被覆層により被覆する工程と、
前記半導体ウエハの裏面側から半導体ウエハを研削して、前記分割溝を半導体ウエハの裏面に連通させる工程と、
分割溝が裏面に連通した半導体ウエハを前記被覆層とともに、一つの半導体装置を構成する複数個の半導体素子を一つのユニットとして個別に分割する工程と、
分割されたユニットの隣接する半導体素子間の、前記被覆層を折り曲げて、半導体素子が積み重ねられた形態の半導体装置を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項３】
半導体ウエハをユニット単位に切断する際に、半導体素子が直列に連結された配置に切断することを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
再配線パターンを形成する際に、半導体装置を実装する際に実装面側に配置される半導体素子の電極端子形成面にランドを形成し、
ランドに外部接続端子を接合する工程を備えることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項５】
半導体ウエハを裏面側から研削して半導体ウエハの厚さを薄くする工程を備えることを特徴とする請求項１または２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、より詳細には半導体ウエハの段階で半導体素子を積み重ねて搭載可能に形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置には、図６に示すように、実装領域に外部接続端子１４を設けたフレキシブル配線基板１０（図６(a)）に、半導体素子１２を搭載し（図６(b)）、フレキシブル配線基板１０を図６(c)に示すように折り曲げて半導体素子１２を積み重ねて配置した製品がある（たとえば、特許文献１、特許文献２参照）。このように半導体素子１２を積み重ねるようにして形成した半導体装置は、一つの半導体装置に複数個の半導体素子が搭載できることから、コンパクトでなおかつ容量の大きな半導体装置として提供できるという利点がある。
【０００３】
最近の半導体素子は研削加工によって厚さ１００μｍ以下といったようにきわめて薄く形成されており、半導体素子を複数個積み重ねても半導体装置を十分に小型に形成することができ、半導体素子を複数個積み重ねて半導体装置を形成することが行われている。
【特許文献１】特開２００３−８６７６０号公報
【特許文献２】特開２００３−８６７６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述したように、半導体素子を複数個積み重ねて一つの半導体装置に搭載する方法は、小型で高集積化された半導体装置を形成する方法として有効であるが、従来のように、フレキシブル配線基板に半導体素子を搭載し、フレキシブル配線基板を折り曲げて半導体装置を形成する方法は、所要の配線パターンを形成したフレキシブル配線基板を用意する必要があり、フレキシブル基板に正確に半導体素子を位置合わせして搭載するといった必要があり、部品の製造コストがかかったり、アセンブリに費用がかかるという問題があった。
【０００５】
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、半導体素子を複数個積み重ねた形態の半導体装置を容易に製造することができ、製造コストを抑えて、高集積化された半導体装置を容易に得ることができる半導体装置の製造方法を提供するにある。
【課題を解決するための手段】
【０００６】
本発明は、上記目的を達成するため次の構成を備える。
すなわち、多数個の半導体素子が整列して形成された半導体ウエハの電極端子形成面を、可撓性を有する絶縁層と、電極端子と外部接続端子とを電気的に接続する再配線パターンとを備えた被覆層により被覆する工程と、半導体ウエハの裏面側から、前記被覆層の折り曲げ位置に対応する、隣接する半導体素子の境界近傍部分に、隣接する半導体素子間に前記被覆層を残して半導体ウエハの基材を除去する溝加工を施す工程と、溝加工を施した半導体ウエハを前記被覆層とともに、一つの半導体装置を構成する複数個の半導体素子を一つのユニットとして個別に分割する工程と、分割されたユニットの隣接する半導体素子間の、前記被覆層を折り曲げて、半導体素子が積み重ねられた形態の半導体装置を形成する工程とを備えることを特徴とする。
【０００７】
また、多数個の半導体素子が整列して形成された半導体ウエハの電極端子形成面側から隣接する半導体素子の境界近傍部分をハーフカットして、前記境界近傍部分に分割溝を形成する工程と、該分割溝が形成された半導体ウエハの電極端子形成面を、可撓性を有する絶縁層と、電極端子と外部接続端子とを電気的に接続する再配線パターンとを備えた被覆層により被覆する工程と、前記半導体ウエハの裏面側から半導体ウエハを研削して、前記分割溝を半導体ウエハの裏面に連通させる工程と、分割溝が裏面に連通した半導体ウエハを前記被覆層とともに、一つの半導体装置を構成する複数個の半導体素子を一つのユニットとして個別に分割する工程と、分割されたユニットの隣接する半導体素子間の、前記被覆層を折り曲げて、半導体素子が積み重ねられた形態の半導体装置を形成する工程とを備えることを特徴とする。
【０００８】
また、半導体ウエハをユニット単位に切断する際に、半導体素子が直列に連結された配置に切断する方法によれば、回転刃を用いて容易に半導体ウエハを加工することが可能となる。
また、再配線パターンを形成する際に、半導体装置を実装する際に実装面側に配置される半導体素子の電極端子形成面にランドを形成し、ランドに外部接続端子を接合する工程を備えることを特徴とする。
また、半導体ウエハを裏面側から研削して半導体ウエハの厚さを薄くすることによって、より小型化された半導体装置を製造することが可能となる。
【発明の効果】
【０００９】
本発明に係る半導体装置の製造方法では、いわゆる半導体ウエハの段階で、半導体素子を積み重ねた形態に搭載可能になるよう支持体と配線パターン等を形成するから、複数個の半導体素子を積み重ねた形態の半導体装置を容易に、かつ効率的に製造することが可能になる。また、半導体ウエハを個片に切断して半導体装置を形成するから、きわめてコンパクトな半導体装置として提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の好適な実施の形態について、添付図面にしたがって詳細に説明する。
図１は本発明に係る半導体装置の製造方法の第１の実施形態を示す説明図である。本発明に係る半導体装置の製造方法は、半導体ウエハの段階で半導体ウエハの表面に絶縁層、配線パターンおよび外部接続端子を形成し、一つの半導体装置を構成する複数の半導体素子が絶縁層で連結された状態に半導体ウエハを分割し、半導体素子を積み重ねて半導体装置とする方法であり、いわばウエハレベルで半導体素子を積み重ねた形態の半導体装置を製造することを特徴とする。
【００１１】
図１(a)は、半導体素子が所定の区画配置に配列して形成されている半導体ウエハ２０を示す。Ａが半導体素子の一区画部分を示す。
図１(b)は、半導体ウエハ２０の電極端子が形成されている面を絶縁層２４によって被覆した状態を示す。再配線パターンは半導体ウエハ２０の電極端子と外部接続端子とを接続する配線パターンとして形成する。本実施形態においては、半導体素子を積み重ねた形態に半導体装置を構成するため、３個の半導体素子を一単位（一つのユニット）として再配線パターンを形成している。
【００１２】
図２に半導体ウエハ２０の電極端子形成面に、絶縁層２４および再配線パターン２８を形成する製造工程を示す。２０ａが半導体ウエハ２０に形成されている各々の半導体素子である。
図２(a)は、半導体ウエハ２０の電極端子形成面にポリイミドフィルム等の電気的絶縁性を有するフィルムをラミネートして絶縁層２４を形成し、特定領域の絶縁層２４をエッチングして電極端子２６を露出させた状態を示す。絶縁層２４を形成するフィルムは、半導体素子２０ａを積み重ねて半導体装置を形成する際に各々の半導体素子２０ａを連結して支持する作用をなすものであり、折り曲げ可能な可撓性を備えたフィルム材によって形成する。絶縁層２４を形成するフィルム材としては１０〜２５μｍ程度の厚さのフィルム材を使用すればよい。図２では半導体素子２０ａ、２０ｂが３個連設された部位を示すが、フィルム材は半導体ウエハ２０の電極端子形成面の全面を被覆するように設ける。
【００１３】
図２(b)は、絶縁層２４の表面にめっきあるいはスパッタリング等によって導体層を成膜し、導体層を所定のパターンにエッチングして再配線パターン２８を形成した状態を示す。３０は外部接続端子を接合するランドである。２０ｂは半導体素子を積み重ねた際に実装面側に配置される半導体素子であり、ランド３０はこの半導体素子２０ｂの電極端子形成面に形成される。
図２(c)は、再配線パターン２８を形成した後、ランド３０の露出部分を除いて、半導体ウエハ２０の電極端子形成面をソルダーレジスト等の保護膜３２によって被覆した状態を示す。半導体ウエハ２０の電極端子形成面を被覆する被覆層２２は、絶縁層２４、再配線パターン２８および保護膜３２からなるものである。
【００１４】
図２(d)は、半導体ウエハ２０の裏面を研削して半導体ウエハ２０の厚さを薄くした後、ランド３０にはんだボール等の外部接続端子３４を接合した状態を示す。半導体ウエハ２０は通常、３００〜５００μｍ程度の厚さに形成されている。この研削工程では、半導体ウエハ２０の裏面を研削して半導体ウエハ２０を５０μｍ程度の厚さにする。半導体素子２０ａを積み重ねて半導体装置とする場合には、半導体素子２０ａの厚さが半導体装置の全体の厚さに直接的に影響するから、半導体ウエハ２０の厚さを薄くすることによって半導体装置を薄くすることができる。
【００１５】
図１(c)は、半導体ウエハ２０の表面を被覆する被覆層２２のランド３０に外部接続端子３４を接合した状態を示す。本実施形態では、半導体ウエハ２０の裏面を研削した後にランド３０に外部接続端子３４を接合しているが、外部接続端子３４を接合する工程はとくに限定されるものではなく、半導体ウエハ２０を研削する前にランド３０に接合することも可能であり、半導体装置を実装する直前にランド３０に接合することも可能である。図３に、半導体ウエハ２０の電極端子形成面に形成される再配線パターン２８と外部接続端子３４の平面配置例を示す。図３では、説明上、一つの半導体装置を構成する１単位（一ユニット）の３個の半導体素子について示す。他の半導体素子についても、一つの半導体装置を構成する１単位ごとに、同様に再配線パターン２８と外部接続端子３４が配置される。
【００１６】
本実施形態では一方向に直列に３個配置されている半導体素子２０ａを一単位として一つの半導体装置を形成する。そのため、前述したように、実装面側に配置される半導体素子２０ｂの電極端子形成面に外部接続端子３４を接合するランド３０を配置し、このランド３０と他の半導体素子２０ａの電極端子２６とを再配線パターン２８によって電気的に接続している。再配線パターン２８は図のように、隣接する半導体素子２０ａの境界を通過してランド３０に電気的に接続するように形成する。再配線パターン２８は絶縁層２４に支持されており、絶縁層２４は半導体ウエハ２０の全面を被覆するように設けられているから、隣接する半導体素子の境界で再配線パターン２８が断線したりすることはない。なお、実装面側に配置される半導体素子２０ｂの電極端子とランド３０との間ももちろん、再配線パターンを介して電気的に接続される。
【００１７】
図１(d)は、本実施形態において特徴的な製造工程で、半導体ウエハ２０の裏面に溝加工を施して、隣接する半導体素子２０ａの境界位置の近傍部分に溝４０を形成した状態を示す。この溝加工は溝加工用の回転刃を用いて半導体ウエハ２０の裏面側から隣接する半導体素子２０ａの境界近傍部分の被覆層２２を残すように半導体ウエハ２０の基材を除去するものである。溝加工によって隣接する半導体素子の側面間が所定幅で空き空間になるとともに、隣接する半導体素子が被覆層２２によって連結された状態になる。溝４０は被覆層２２を折り曲げて半導体素子を積み重ねるようにするために設けるものであり、被覆層２２を折り曲げて半導体素子が積み重なるように必要な間隔をあけて形成する。
図２(e)は、半導体ウエハ２０に溝加工を施した状態である。溝４０は半導体ウエハ２０の裏面から半導体ウエハ２０と絶縁層２４の接着面位置までの基材部分を削除するようにして形成されている。
【００１８】
溝加工では、被覆層２２から半導体ウエハ２０の基材を除去するように加工するが、被覆層２２を若干削除するようにしても被覆層２２が所要の強度を確保することができる場合には、溝４０を形成する際に回転刃の刃先が絶縁層２４に僅かに入り込むようにしてもよい。絶縁層２４に回転刃の刃先を若干入り込ませるようにすると確実に半導体ウエハ２０の基材を除去することができる。
溝加工は被覆層２２をフレキシブルな支持体として半導体素子を積み重ねて配置するためのものであり、折り曲げ位置に相当する半導体素子の境界部分に対して溝加工を施せばよく、半導体ウエハ２０を個別に分割する位置に対して溝加工を施す必要はない。
【００１９】
図１(e)は、半導体ウエハ２０を半導体装置を形成する半導体素子の１単位ごとに個別に切断した状態を示す。図では半導体素子３個ごとに半導体ウエハ２０を切断した状態を示す。半導体ウエハ２０を切断する際には、溝加工を施した残りの隣接する半導体素子の境界位置に合わせて半導体ウエハ２０を切断する。
半導体ウエハ２０では縦横に整列した配置に半導体素子が形成されているから、半導体ウエハ２０に溝加工を施したり、半導体装置を形成する１単位（１ユニット）の半導体素子ごとに切断する際には、半導体ウエハ２０に対し連続的にダイシング刃等を移動させて加工することができる。
【００２０】
図１(f)は、半導体ウエハ２０から個別に分離された１ユニットを折り曲げて半導体装置５０を形成した状態を示す。
図４(a)に半導体装置５０の構成を拡大して示す。半導体ウエハ２０から個別に分離された１ユニットは、隣接する半導体素子２０ａが可撓性を有する絶縁層２４を含む被覆層２２によって連設されており、被覆層２２を折り曲げるようにすることによって、図４(a)に示すように半導体素子２０ａを積み重ねた形態の半導体装置５０とすることができる。積み重ねられた半導体素子を接着剤によって接着してもよい。各々の半導体素子２０ａは被覆層２２に形成されている再配線パターン２８を介して外部接続端子３４と電気的に接続されており、外部接続端子３４を介して半導体装置を実装基板に実装することによって、すべての半導体素子２０ａが実装基板と電気的に接続される。
絶縁層２４は折り曲げ自在であり、再配線パターン２８も十分に薄く形成することによって電気的導通性を確保した状態で絶縁層２４にならって折り曲げることができる。保護膜３２についても所要の可撓性を有するように形成することによって被覆層２２は容易に折り曲げ可能となる。。
【００２１】
図４(a)は、半導体素子２０ａを３個連設して半導体装置５０を形成した例であるが、被覆層２２によって連設される半導体素子２０ａの数は３個に限定されるものではない。図４(b)は、半導体素子２０ａを直列に４個連設した配置として半導体装置５０を形成した例である。
なお、可撓性を有する被覆層２２によって半導体素子を連設し、被覆層２２を折り曲げるようにして半導体素子を積み重ねて半導体装置とする場合に、被覆層２２によって連設する半導体素子の配置は、必ずしも直列に半導体素子を配置する場合に限るものではない。たとえば、半導体素子を複数個、直列に配置し、半導体素子の直列配置方向に直交する向きに半導体素子を連設するといった配置も可能である。また、被覆層２２を折り曲げて半導体素子を積み重ねる場合にも、適宜積み重ね方法を選択することが可能である。半導体ウエハ２０を直線的に切断加工あるいは溝加工を施すことができない場合には、レーザ光を用いて切断等すればよい。
【００２２】
図５は、本発明に係る半導体装置の製造方法の第２の実施形態を示す説明図である。本実施形態においてもウエハレベルで半導体素子間を電気的に接続する再配線パターンを形成し、半導体ウエハ２０の電極端子形成面を被覆する可撓性を備えた被覆層２２を折り曲げることによって複数の半導体素子を積み重ねた形態の半導体装置を製造することは上述した実施形態と同様である。
図５(a)は、半導体ウエハ２０を示す。図５(b)は、本実施形態において特徴的な製造工程であり、半導体ウエハ２０に所定配列に形成されている半導体素子の境界位置に合わせて半導体ウエハ２０を厚さ方向にハーフカットした状態を示す。４２がハーフカットによって半導体ウエハ２０に形成した分離溝である。
【００２３】
半導体ウエハ２０の電極端子形成面に分割溝４２を形成する操作は、半導体ウエハ２０の裏面側を研削して半導体ウエハ２０の厚さを薄くする操作を行った際に、分割溝４２が半導体ウエハ２０の裏面側に連通して半導体ウエハ２０に形成されている半導体素子が個片に分割されるように設けるものである。このように、半導体ウエハ２０に設ける分割溝４２は、半導体ウエハ２０を裏面側から研削して半導体ウエハ２０を薄くする際の研削量にしたがってその深さを設定すればよい。
【００２４】
図５(c)は、分割溝４２を形成した半導体ウエハ２０の電極端子形成面に絶縁層２４を含む被覆層２２を形成した状態を示す。絶縁層２４はたとえば、厚さ１０〜２５μｍのポリイミドフィルムを半導体ウエハ２０の電極端子形成面にラミネートして形成することができる。これによって、半導体ウエハ２０の電極端子形成面に分割溝４２を掛け渡すようにして絶縁層２４（フィルム材）を形成することができる。
図５(d)は、被覆層２２に形成されているランド３０にはんだボール等の外部接続端子３４を接合した状態を示す。
図５(e)は、次に、半導体ウエハ２０の裏面側を研削した状態を示す。４２ａが半導体ウエハ２０の裏面側に連通した分割溝である。分割溝４２ａを半導体ウエハ２０の裏面側に連通させることによって、隣接する半導体素子２０ａの境界部分は被覆層２２のみとなり、隣接する半導体素子２０ａが被覆層２２によって連結された状態となる。
【００２５】
図５(f)は、被覆層２２によって半導体素子が一体的に連結された状態から、一つの半導体装置を形成する３個の半導体素子ごとに切断した状態を示す。半導体ウエハ２０は３個の半導体素子ごとに個別に分割され、各々の半導体素子２０ａは可撓性を有する被覆層２２を介して連設された状態で得られる。こうして被覆層２２を介して連設して得られた半導体素子２０ａは、被覆層２２を折り曲げることによって半導体素子２０ａを積み重ねた状態の半導体装置とすることができる。
【００２６】
上述した各実施形態において説明したように、本発明に係る半導体装置の製造方法によれば、半導体ウエハ２０の段階で可撓性を有する被覆層２２を形成することによって、一つの半導体装置を構成する複数の半導体素子が被覆層２２によって連結された構造とすることができ、被覆層２２を折り曲げることによって半導体素子２０ａを積み重ねた形態の半導体装置を容易に得ることができる。
本方法による場合は、半導体ウエハの段階で配線層を形成するから、半導体素子を搭載するためのフレキシブル配線基板を半導体素子と別個に作製する必要がなく、半導体素子２０ａはあらかじめ被覆層２２と一体的に形成されるから、フレキシブル配線基板に半導体素子を搭載するといった操作も不要になる。また、フレキシブル配線基板に半導体素子を搭載して封止樹脂によって封止するといった工程も不要である。
【００２７】
こうして、本実施形態の半導体装置の製造方法によれば、半導体ウエハの段階で再配線パターンを形成したり、溝加工を施すことによって、効率的な製造工程を採用することができ、これによって半導体素子を積み重ねた形態の半導体装置を容易に製造することが可能となる。また、半導体ウエハの段階で再配線パターンを形成し、個々の半導体素子に分割して半導体装置とするから、積み重ね型の半導体装置としてきわめてコンパクトな製品として得ることが可能になる。
【図面の簡単な説明】
【００２８】
【図１】本発明に係る半導体装置の製造方法の第１の実施形態を示す説明図である。
【図２】製造工程中における配線層等の構造を拡大して示す説明図である。
【図３】再配線パターンとランドの平面配置を示す説明図である。
【図４】半導体装置の例を示す説明図である。
【図５】本発明に係る半導体装置の製造方法の第２の実施形態を示す説明図である。
【図６】半導体素子を積み重ねて形成する半導体装置の従来の製造方法を示す説明図である。
【符号の説明】
【００２９】
１０  フレキシブル配線基板
１２  半導体素子
１４  外部接続端子
２０  半導体ウエハ
２０ａ、２０ｂ  半導体素子
２２  被覆層
２４  絶縁層
２６  電極端子
２８  再配線パターン
３０  ランド
３２  保護膜
３４  外部接続端子
４０  溝
４２、４２ａ  分割溝
【図１】
2005051144.tif 000003
【図２】
2005051144.tif 000004
【図３】
2005051144.tif 000005
【図４】
2005051144.tif 000006
【図５】
2005051144.tif 000007
【図６】
2005051144.tif 000008