(57)【要約】【課題】結晶方位を制御した半導体薄膜の結晶化方法、結晶化装置、位相シフタ、薄膜トランジスタおよび表示装置を提供する。【解決手段】非単結晶半導体薄膜４の膜厚を５０ｎｍ未満として、基板２上においてレーザ照射を、ライン状の光最小強度領域を有するＶ型の光強度分布１を形成するような位相シフタ５１を用いて、一方向成長に結晶化する。この結果、前記ライン状の極小温度領域に沿う前記結晶核の発生を密にして、温度勾配の方向に主として｛１１０｝配向した半導体薄膜が結晶化される。【選択図】    図２
2005285826.tif 000002
【特許請求の範囲】
【請求項１】
基板に成膜された半導体薄膜にレーザ光を照射して結晶化させる半導体薄膜の結晶化方法であって、前記半導体薄膜上に、ライン状の極小温度領域と、この極小温度領域の両側のライン状の極大温度領域とを有する逆ピークパターンの繰り返しの温度分布を前記レーザ光により形成し、前記温度分布に従った温度勾配の方向が半導体薄膜の面内にあり、かつ前記ライン状の極小温度領域に沿って複数の結晶核を発生させ、これら結晶核から温度勾配に従って結晶を成長させる工程を有する方法において、
半導体薄膜の膜厚を５０ｎｍ未満にして、前記ライン状の極小温度領域に沿う前記結晶核の発生を密にして、温度勾配の方向に主として｛１１０｝配向させて半導体薄膜を結晶化させることを特徴とする半導体薄膜の結晶化方法。
【請求項２】
基板に成膜され、膜厚が５０ｎｍ以下の半導体薄膜にレーザ光を照射して結晶化させる半導体薄膜の結晶化方法であって、前記レーザ光が前記半導体薄膜上において結晶化開始時に、ライン状の極小温度領域とのライン状の極大温度領域とを交互に形成し、前記極小温度領域と極大温度領域との間の距離が３ないし1０μｍとするレーザ光を使い結晶化させることで、結晶成長方向に｛１１０｝配向させて半導体薄膜を結晶化させることを特徴とする半導体薄膜の結晶化方法。
【請求項３】
前記極小温度領域と極大温度領域とは、レーザ光の光強度分布に応じて形成され、この光強度分布は、レーザ光の照射光路に設けられた光変調素子により、光源からのレーザ光を変調して形成することを特徴とする請求項１もしくは２の半導体薄膜の結晶化方法。
【請求項４】
前記光変調素子は、周期的なドット段差を有するドット型の位相シフタ、またはラインとスペース段差とが配列してあるライン型の位相シフタであることを特徴とする請求項３の半導体薄膜の結晶化方法。
【請求項５】
前記光強度分布を有するレーザ光の強度分布の極大温度領域における照射フルエンスを７００ないし１３００ｍJ/ｃｍ２の範囲とすることを特徴とする、請求項1ないし４のいずれか１に記載の半導体薄膜の結晶化方法。
【請求項６】
エキシマレーザ光を射出するためのエキシマレーザ発生装置と、射出されたレーザ光の光強度を均一にするためのホモジナイザと、半導体薄膜への照射領域を定める照射領域を有するマスクと、前記光強度が均一にされたレーザ光をマスクに集光させるための光学要素と、マスクの照射領域を通ったレーザ光を半導体薄膜面に縮小した領域で入射させるためのテレセントリック縮小レンズと、半導体薄膜を照射するレーザ光の光強度分布を変調する位相シフタとを具備する装置を用い、
前記位相シフタを前記マスクのマスク面の位置に挿入する投影法を使用し、かつ前記位相シフタのドット配置の周期またはラインとスペースとの間隔と、縮小レンズの縮小倍率とを掛けた値を６μｍ以上２０μｍ以下とすることを特徴とする請求項４に記載の半導体薄膜の結晶化方法。
【請求項７】
前記工程を複数回繰り返して、各工程により結晶化された半導体薄膜を積層させて、厚い結晶化半導体薄膜とすることを特徴とする請求項１ない６のいずれか１に記載の半導体薄膜の結晶化方法。
【請求項８】
基板に形成され、５０ｎｍ未満の厚さを有する半導体薄膜にレーザ光を照射して結晶化する装置であって、
レーザ光源と、
前記半導体薄膜上に、ライン状の極小温度領域と、この極小温度領域の両側のライン状の極大温度領域とを有する逆ピークパターンの温度分布を形成し、この温度分布に従った温度勾配の方向が半導体薄膜の面内にあり、かつ温度勾配の方向と直交する半導体薄膜の面内の方向に沿って、前記ライン状の極小温度領域に沿う複数の結晶化開始点があるように、前記レーザ光源からのレーザ光を光変調する手段とを具備することを特徴とする半導体薄膜の結晶化装置。
【請求項９】
前記光変調する手段は、レーザ光を、ライン状の極小光強度領域と、この極小光強度領域の両側のライン状の極大光強度領域とを有する逆ピークパターンの光強度分布を有するように光変調する位相シフタを有し、この位相シフタは、半導体薄膜に近接するように配置されていることを特徴とする請求項８に記載の装置。
【請求項１０】
さらに、レーザ光源からのレーザ光の光強度を均一にするためのホモジナイザと、照射領域を定めるためのマスクと、前記ホモジナイザで光強度が均一にされたレーザ光を前記マスクの照射領域に集めるための凸レンズと、前記マスクの照射領域を前記半導体薄膜の結像面上で縮小した領域にするためのテレセントリック縮小レンズと、を含む光学系を具備し、
前記位相シフタは、周期的なドット段差を有するドット型の位相シフタ、またはラインとスペース段差とが配列してあるライン型の位相シフタであり、前記マスクのマスク面の位置に配置され、この位相シフタのドット段差の周期またはラインとスペース段差との間隔と、前記縮小レンズの縮小倍率とを掛けた値が６μｍないし２０μｍに設定されていることを特徴とする請求項８に記載の装置。
【請求項１１】
デバイスを作製するための基板上の結晶化半導体薄膜であり、この結晶化半導体薄膜の結晶組織は、結晶成長方向が{１１０}に、結晶成長方向と直交する粒幅方向が{１１０}または{１１１}に、そして、膜厚方向が{１００}または{１１１}に配向していることを特徴とする結晶化半導体薄膜。
【請求項１２】
ゲート電極と、ゲート絶縁膜と、ソース、ドレイン、チャネル領域を有する結晶化半導体薄膜とを具備し、ゲート絶縁膜は、ゲート電極と結晶化半導体薄膜との間に設けられている薄膜トランジスタであって、
前記結晶化半導体薄膜の結晶組織は、結晶成長方向に｛１１０｝配向した結晶成長方向に長いほぼ矩形の結晶粒の長手方向と幅方向との周期的な配列からなり、かつ｛１１０｝の結晶成長方向が電流の方向となるように前記チャネル領域と、ソース領域と、ドレイン領域とが配置されていることを特徴とする薄膜トランジスタ。
【請求項１３】
前記結晶粒の長手方向の長さが３ないし１０μｍであることを特徴とする請求項１３に記載の薄膜トランジスタ。
【請求項１４】
所定の間隙を介して互いに接合した１対の基板と、該間隙に保持された電気光学物質とを有し、一方の基板には対向電極を形成し、他方の基板には画素電極及びこれを駆動する薄膜トランジスタを形成し、この薄膜トランジスタは、ソース、ドレイン、チャネル領域を含む結晶化半導体薄膜と、ゲート絶縁膜とゲート電極とを具備する表示装置であって、
前記結晶化半導体薄膜の結晶組織は、結晶成長方向に｛１１０｝配向した結晶成長方向に長いほぼ矩形の結晶粒の長手方向と幅方向との周期的な配列からなり、かつ｛１１０｝の結晶成長方向が電流の方向となるように前記チャネル領域と、ソース領域と、ドレイン領域とが配置されていることをことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザ光を使用して半導体薄膜を結晶化させる半導体薄膜の結晶化方法並びに結晶化装置、この技術を利用した薄膜トランジスタ並びにその製造方法半導体装置、および、この薄膜トランジスタを使用した、液晶、有機ＥＬ等の表示装置に関する。
【背景技術】
【０００２】
従来から、ポリシリコン薄膜トランジスタの高移動度化およびしきい電圧のばらつき低減のために、ポリシリコン薄膜（p-シリコン薄膜）の大粒径化、大粒径結晶粒の位置制御性の良いアレイ化、および面方位制御に関する取り組みが、各企業、大学、研究機関等でなされている。その中で、位相シフタを使ったエキシマレーザによる非晶質シリコン薄膜（ａ−シリコン薄膜）の結晶化については、特開２０００-３０８８５９（特許文献１）により紹介されている。また、今までに、位相シフタを使ったエキシマレーザによるシリコン薄膜の結晶化に関して、位置制御性良くΔ型あるいは短冊型の大粒径結晶粒アレイを形成できることが、例えば、表面科学２１,２７８(２０００)（非特許文献１）により報告されている。
【特許文献１】特開２０００-３０８８５９
【非特許文献１】表面科学２１,２７８(２０００)
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし上記従来の技術では、ａ−シリコン薄膜をｐ−シリコン薄膜にするのに際して、結晶粒を大粒径化させることはできても、大粒径化した結晶粒の面方位を制御することはできないので、しきい電圧のばらつきを低減させることは難しい。
【０００４】
従って本発明の目的は、非結晶半導体薄膜を、大粒径化された結晶粒で、面方位を制御可能に結晶化することの可能な技術を提供することである。
【課題を解決するための手段】
【０００５】
上記の課題を解決するために、本発明の一態様に係わる半導体薄膜の結晶化方法は、基板に成膜された半導体薄膜にレーザ光を照射して結晶化させる半導体薄膜の結晶化方法であって、前記半導体薄膜上に、ライン状の極小温度領域と、この極小温度領域の両側のライン状の極大温度領域とを有する逆ピークパターンの繰り返しの温度分布を前記レーザ光により形成し、前記温度分布に従った温度勾配の方向が半導体薄膜の面内にあり、かつ前記ライン状の極小温度領域に沿って複数の結晶核を発生させ、これら結晶核から温度勾配に従って結晶を成長させる工程を有する方法において、
半導体薄膜の膜厚を５０ｎｍ未満にして、前記ライン状の極小温度領域に沿う前記結晶核の発生を密にして、温度勾配の方向に主として｛１１０｝配向させて半導体薄膜を結晶化させることを特徴とする。
【０００６】
本発明の他の態様に係わる結晶化装置は、基板に形成され、５０ｎｍ未満の厚さを有する半導体薄膜にレーザ光を照射して結晶化する装置であって、
レーザ光源と、
前記半導体薄膜上に、ライン状の極小温度領域と、この極小温度領域の両側のライン状の極大温度領域とを有する逆ピークパターンの温度分布を形成し、この温度分布に従った温度勾配の方向が半導体薄膜の面内にあり、かつ温度勾配の方向と直交する半導体薄膜の面内の方向に沿って、前記ライン状の極小温度領域に沿う複数の結晶化開始点があるように、前記レーザ光源からのレーザ光を光変調する手段とを具備する。
【発明の効果】
【０００７】
本発明によれば、１ショットのレーザ照射により位置制御かつ結晶成長方向に面方位制御された、例えば、細長いほぼ矩形（短冊形）の横方向成長結晶粒アレイ組織の高品質な結晶質の半導体薄膜が得られる。本発明で得た結晶化半導体薄膜を用いる薄膜トランジスタは、チャネル領域内において結晶粒の成長面が{１１０}に優先配向しているので、電流の方向を結晶成長方向に合わせることで、従来のポリシリコン薄膜トランジスタよりも移動度が高く、特にしきい電圧のばらつきが小さくなる。本発明の薄膜トランジスタを液晶ディスプレイ、有機ＥＬ等の表示装置に適用すれば、周辺回路に高機能の演算素子等を形成することが可能になり、システム・オン・パネル化に向け、本発明の効果は大きい。また位相シフタを光路中に挿入するだけの方法なので、光学系が複雑にならず調整に時間がかからないので、量産にも適している。
【発明を実施するための最良の形態】
【０００８】
以下、添付の図面を参照して本発明による半導体薄膜の結晶化の原理について、また本発明の好ましい実施の形態について説明する。
【０００９】
光変調素子として、後で説明するドット型もしくはライン型の位相シフタを使用して光変調されたレーザ光は、ライン状の極小光強度領域と、この極小光強度領域の両側のライン状の極大光強度領域とを有する逆ピークパターンの光強度分布を有するようになる。尚、位相シフタのドットもしくはラインが繰り返し形成されている場合には、光強度分布も、逆ピークパターンが繰り返されたようになる。このような逆ピークパターンは、本明細書では、説明を容易にするために、ほぼＶ字型のパターンで説明し、かつ図示している。従って、好ましい光強度分布は、図１の（ｄ）に符号１で示し、図２の（ｄ）に符号５３で示すように、ほぼＶ字型のパターンの繰り返しとなっている。このＶ字型のパターンで、谷部（ボトム位置）１ａ，５３ａが、極小光強度領域に対応し、山部（トップ位置）１ｂ，５３ｂが、極大光強度領域に対応している。これら谷部と山部とは、紙面に対して垂直に延びたライン（一直線）形状をしている。
【００１０】
半導体薄膜の結晶化開始時に、このような光強度分布を有するレーザ光で半導体薄膜を照射することにより、半導体薄膜上には、この光強度パターンに対応した温度分布が形成され、温度勾配が半導体薄膜内に生じ、結晶成長方向が一方向に限定される。この結果、結晶の成長方向と、この成長方向に垂直な、膜面の法線方向（膜厚方向）と、結晶粒の幅の方向とで、結晶成長速度に異方性がつけられる。
【００１１】
次に、本発明で使用される位相シフタ（位相シフトマスク）の例を説明する。
【００１２】
ここで「位相シフタ」とは、光リソグラフィの解像力を向上させるための手段であり、転写パターンに応じて透過光の光強度を変調するとともに位相を変調する機能を有する空間強度変調光学素子のことをいう。
【００１３】
図１の（ａ）並びに（ｂ）は、ライン型の位相シフタ６を示す。この位相シフタ６は、透明媒質、例えば、石英基材に厚さの異なる互いに隣合う領域を設け、これら領域間の段差(位相シフト部)の境界で、入射するレーザ光線を回折並びに干渉させて、入射したレーザ光線の強度に周期的な空間分布を付与するものである。この位相シフタ６は、隣接するパターンが逆位相（例えば、１８０°のずれ）となるように、交互に並べられた位相が、例えば、πの第１のストリップ領域（位相領域）６ａと、位相が、例えば、０の第２のストリップ領域（位相領域）６ｂとを有する。これらストリップ領域(位相シフト線領域)は、１０μｍの幅を有する。一般にレーザ光の波長をλ、の透明媒質の屈折率をｎとすると、領域間に１８０°の位相差をつけるのに必要な透明媒質の膜厚ｔは、ｔ＝λ／２（ｎ−１）で与えられる。従って、石英基材の屈折率を１．５とすると、レーザ光としてＫｒＦエキシマレーザ光を使用した場合には、これの波長が２４８ｎｍであるから、１８０°の位相差を付けるためには２４８ｎｍの段差をエッチング等の方法で領域間につければよい。このエッチングにより薄く形成された領域が第１のストリップ領域６ａとなり、エッチングされない領域が第２のストリップ領域６ｂとなっている。
【００１４】
このような構成の位相シフタにおいては、厚い第２の位相領域６ｂを通過したレーザ光は、薄い第１の位相領域６ａを通過したレーザ光に比較して位相が１８０°遅れる。この結果、レーザ光間で、干渉と回折とが生じ、図１の（ｄ）に示すような、Ｖ字形の連続した光強度分布１が得られる。このような光強度分布のレーザ光で、半導体薄膜を照射すると、結晶化開始時に、前記半導体薄膜上に、ライン状の極小温度領域（ボトム部もしくは谷部）と、この極小温度領域の両側のライン状の極大温度領域（トップ部もしくは山部）とを有する逆ピークパターンの温度分布を形成することができる。
【００１５】
次に上記位相シフタの製造方法の他の例を説明する。
【００１６】
先ず遮光膜パターンを形成し、この上に所定膜厚の透明膜を形成する。透明膜材料としてはＳＯＧ（Ｓｐｉｎ  ｏｎ  ｇｌａｓｓ）を用いる。成膜方法としてはスピンコーティング法を用いる。塗布した透明膜を所定温度で焼成する。次いで、透明膜上にレジストを塗布し、レジスト膜を露光して所定のラインとスペース段差とのパターンあるいはドットパターン潜像を形成し、レジスト膜を現像して所定のラインとスペース段差パターンあるいはドットパターンを形成する。ここで所定のパターンは、所定の間隔ごとに周期的に繰り返される。
【００１７】
次いで、プラズマエッチングなどのドライエッチング法を用いてレジスト膜の開口部分に露出する透明膜を選択的に除去する。さらにアッシング処理等によりレジスト膜および遮光膜を透明膜から除去すると、所定のパターンを有する位相シフタが得られる。
【００１８】
このようにして作製した位相シフタは、段差のところで分割光線群にそれぞれ独立にフレネル回折を起こさせる。これらの回折パターンは基板表面で多重反射により重畳されるので、基板表面の光強度分布は位相シフタのパラメータ（ギャップｄと位相差θ）に依存する度合いが強いが、光強度分布に影響を与える他のパラメータとして位相シフタに入射する光線群の広がり量（ε）や光線間の干渉性が複雑に関係してくる。尚、位相差は必ずしも１８０°である必要はなく、レーザ光に強弱を実現できる位相差であればよい。このような位相シフタを透過したレーザ光は、図１の（ｃ）に示すＶ型の繰り返しとなる光強度分布となる。
【００１９】
図１の（ｃ）には、このようなレーザ光で照射される半導体薄膜の一例が示されている。この図で、半導体薄膜は、符号４で示され、ガラス等の絶縁基板２上の下層絶縁膜３と上層絶縁膜５との間に形成されている。
【００２０】
図２の（ａ）並びに（ｂ）に示すドット型の位相シフタ５１は、透明媒質に、大きさが段々小さくなる、例えば矩形の、ドット段差（凹所）５２を周期的に形成したものである。このような位相シフトによって、図２の（ｄ）に示すように、レーザ光を光変調して、最大凹所５２に対応して谷部５３ａが、また、最小凹所５２に対応して山部５３ｂが生じるＶ型の繰り返しの光強度分布５３を形成することができる。尚、図２の（ｃ）は、前記図１の（ｃ）と実質的に同一なので説明は省略する。
【００２１】
本発明者達は、上記のような位相シフタ６，５１を使用して、前記非特許文献１に記載のレーザアニール技術によって、膜厚の異なる非結晶シリコン薄膜を、結晶化した。この結果、成長される結晶粒およびこれら結晶粒の集合からなる結晶組織が、膜厚に応じて、変化することを見出した。このことを膜厚が２００ｎｍの場合と、３０ｎｍの場合とについて図２を参照して以下に説明する。
【００２２】
具体的には、レーザ光として、波長２４８ｎｍのＫｒＦエキシマレーザ光を使用し、１ショットのパルス継続時間を２０ないし２００ｎｓとした。上記条件で、位相シフタ６を、レーザ光源とガラス等の絶縁基板２上の下層絶縁膜３、非晶質半導体薄膜（シリコン薄膜）４、上層絶縁膜５からなる試料との間に挿入し、パルスレーザ光を照射した。この結果、位相シフタ６を通過したレーザ光は段差部で回折と干渉を起こし周期的に強弱がつき、レーザ光が強い部位では半導体薄膜４は完全に溶融し、レーザ光が弱い部位との間で温度勾配が生じた。そして、レーザ光が最も弱い部位に結晶核が生成し、時間の経過とともに温度勾配に沿って溶融シリコンが凝固し、１次元の横方向の結晶成長が進んでいる。
【００２３】
上記のような結晶化においては、シリコン薄膜４ｂが３０ｎｍの場合（ｂ）は、シリコン薄膜４ａが２００ｎｍの場合（ａ）と比較して、Ｓｉ層の熱容量が小さく、結晶化の際の冷却速度が大きい。どちらの場合もＶ型光強度分布（温度分布）に従って、強度分布の谷部（極小温度領域）の位置に対応するライン状（破線で示す）に成長性の結晶核１２ａ，１２ｂが最初に発生する。しかし、２００ｎｍの場合には、熱容量が大きく冷却速度が小さいために結晶核発生時の潜熱が逃げにくく、結果として成長性の核の発生間隔が広くなる。このため粒幅Ｗ方向への成長も、成長性結晶核の間隔の範囲で可能であり、（ａ）に示すように、ほぼ三角形の横方向成長粒１３ａが生成する。一方、３０ｎｍの場合には、潜熱が逃げやすいので成長性結晶核の発生間隔が狭くなる。このために、（ｂ）に示すように、粒幅方向の成長が制限されて、横方向成長粒１３ｂの幅Ｗは細くなる（細長い矩形状になる）。そして、結晶の配向も異なるので、３０ｎｍの場合につき以下に説明する。
【００２４】
この場合には、膜面の法線方向（膜厚方向）は、｛１１１｝｛００１｝に、粒幅Ｗ方向は｛１１１｝｛１０１｝に、成長方向は｛１０１｝に配向する。これは下記の理由による。
【００２５】
各方向について単独で考えると、法線方向は膜厚による成長の制限、および膜厚減少に伴うＳｉ／ＳｉＯ２界面の影響の増大から、最も遅い成長端の｛１１１｝および最もＳｉ／ＳｉＯ２界面エネルギーが小さくなる｛００１｝に配向しやすい。また、粒幅方向も隣接して発生する成長性の結晶核が同時に横方向成長するために成長が制限され、最も遅い成長端の｛１１１｝に配向しやすい。横方向成長方向は超急冷凝固系の温度勾配の方向であり、速度の大きな成長端の｛００１｝｛１０１｝に配向しやすい。
【００２６】
ここで幾何学的条件を考えると、法線方向と粒幅方向とが｛１１１｝に配向する場合、成長方向は｛００１｝にはなり得ない。これは、これら配向方向が直交しないからである。また同じ理由で、法線方向と粒幅方向が同時に｛１１１｝に配向することもあり得ない。このために、法線方向と粒幅方向のどちらか、あるいは両方が｛１１１｝から傾くことになるが、法線方向は｛１０１｝になりにくい性質から、粒幅方向は｛００１｝にはなりにくく、｛１１１｝｛１０１｝に配向しやすい。
【００２７】
レーザ結晶化Ｓｉ膜の法線方向の面方位に関しては、（１００）がＳｉ／ＳｉＯ２界面エネルギーを最小にするという特徴がある。また一方で薄い膜ではＳｉ結晶のようなダイヤモンド構造の最密面である（１１１）に配向するという特徴がある。
【００２８】
上記を考慮すると、法線方向は、薄い膜の効果とＳｉ／ＳｉＯ２界面エネルギーの効果で膜厚方向が｛１１１｝｛００１｝に配向する。また結果として、粒幅方向は｛１１１｝｛１０１｝に配向する。
【００２９】
上記説明では、シリコン薄膜の厚さが３０ｎｍの場合について説明したが、膜厚の薄さによる上記配向特性は、５０ｎｍ未満の膜厚の場合に得られる。しかし、薄すぎると、横方向の成長に支障を生じる恐れがあるので、２０ｎｍ以上が好ましい。尚、２０ないし５０ｎｍの膜厚では、トランジスタの半導体薄膜（ソース領域、ドレイン領域、チャネル領域）として好ましくない場合には、成膜工程を繰り返して、複数の半導体薄膜の積層による膜を形成すれば良い。即ち、結晶化した第１の半導体薄膜の上に、非結晶半導体薄膜を堆積し、これを第１の半導体薄膜と同様にして結晶化して第２の半導体薄膜を（必要に応じては、さらに、第３、第４、…の半導体薄膜を）形成すれば良い。
【００３０】
本発明においては、以上説明したように半導体薄膜の厚さを５０ｎｍ未満にして、好ましくは、５０ないし２０μｍにして、ライン状の極小温度領域と、この極小温度領域の両側のライン状の極大温度領域とを有する逆ピークパターンの繰り返しの温度分布を前記レーザ光により形成して、ライン状の極小温度領域に沿う前記結晶核の発生を密にして、温度勾配の方向に主として｛１１０｝配向させている。ここで、“ライン状の極小温度領域に沿う前記結晶核の発生を密にする”という表現は、図２の（ａ）に示すように結晶核１２ａ相互がかなりの間隔を有して離間しているのに比較して、図２の（ｂ）に示すように結晶核１２ｂ相互の間隔が狭いか、ほとんど接触している状態を意味している。
【００３１】
尚、図３において、試料並びにレーザ光の温度分布は、図１並びに図２に示すものと同じなので、シリコン薄膜が４ａ，４ｂで示されている以外は、同一符号を付して説明は省略している。
【００３２】
本発明において結晶化の対象となる非単結晶半導体層は、所定膜厚の非晶質シリコン(a-Ｓｉ)膜を用いることが一般的であるが、非晶質シリコン中に若干量の微結晶シリコンを含む混合組織であってもよく、また多結晶シリコン(poly-Ｓｉ)膜であってもよい。また、シリコンに限られず、他の半導体薄膜にも適用可能である。
【００３３】
本発明では、絶縁性のキャップ膜を介して非単結晶半導体層に光強度分布を有するレーザ光を照射することが好ましい。キャップ膜には所定膜厚のＳｉＯ２膜またはＳｉＯＮ膜を用いることが好ましい。キャップ膜の膜厚は５０ないし５００ｎｍの範囲とすることができる。この膜厚が５０ｎｍを下回るとキャップ膜としての機能を失うからであり、一方膜厚が５００ｎｍを上回るとレーザ光強度の減衰が過大になるからである。
【００３４】
図１の光強度分布のＶ字の間隔は６ないし２０μｍ（山部と谷部との間の距離は、３ないし１０μｍ）の範囲、好ましくは８ないし１４μｍが望ましい。６μｍ未満にすると、横方向成長粒の粒長が短くなり、大結晶粒を形成するという本発明の目的に反することになるからであり、一方２０μｍを超えると、横方向成長が途中で止まってしまうため、結晶粒で膜を充填することができなくなる。繰り返しＶ型光強度分布の間隔は、最終的に形成したい組織の粒長と密接な関係があり、隣接する横方向成長粒がちょうど出会うことができる距離とするか、又はそれより少し短めの距離とすることが最も望ましい。従って、本発明では、Ｖ字の間隔を６ないし２０μｍとすると、３ないし１０μｍの成長長さの結晶粒を得ることができる。
【００３５】
また、光強度分布を有するレーザ光のトップ位置のフルエンスを7００ないし1３００、好ましくは１０００ｍＪ／ｃｍ２の範囲とすることが好ましい。ここで「フルエンス」とは、レーザのエネルギー密度を表わす尺度であり、単位面積当たりのエネルギー量を時間積分したものをいう。平均フルエンスが7００ｍＪ／ｃｍ２を下回ると、結晶化されない未結晶部分が残りやすくなるからであり、一方、平均フルエンスが1３００ｍＪ／ｃｍ２を上回ると半導体薄膜が蒸散してしまうからである。
【００３６】
本発明の光変調素子としては、光透過性の材料からなり、光透過面側に所定のパターンの段差が周期的に繰り返し配置されている位相シフタが好ましい。そのパターンはＶ型光強度分布を形成するものであればよい。例えばプロキシミティ方式の位相変調光学系の結晶化装置を用いて、ラインとスペース段差との繰り返しからなるライン型の位相シフタを用いる場合は、ラインとスペース段差との間隔を６μｍ以上で２０μｍ、好ましくは１４μｍ未満とすることが好ましい。この数値限定理由は、上述したＶ型光強度分布の間隔の数値限定理由と同じである。
【００３７】
尚、プロキシミティ方式の光学系で位相シフタを用いる場合、位相シフタの光透過面から基板の入射面までの距離ｄを種々変えることができるが、５０ないし５００μｍの範囲に調整することが最も望ましい。距離ｄを５０μｍ未満にすると、位相シフタと基板との間での多重反射が強くなりすぎて、基板面上でフルエンスに大きなばらつきがある光強度分布となってしまうからである。一方、距離ｄが５００μｍを超えると、プロキシミティ方式で位相シフタを用いる場合の利点である鮮明なビームプロファイルが得られ難くなるからである。
【００３８】
本発明において、例えばプロジェクション方式の光学系（投影法）で位相シフタを用いて、ライン型の位相シフタを用いる場合は、ラインとスペース段差との間隔と縮小レンズの縮小倍率とを掛けた値を６μｍ以上、以上２０μｍ未満、好ましくは、８ないし１４μｍとすることが好ましい。縮小レンズの縮小倍率は、１／１から１／２０までの範囲で種々変えることができるが、１／４から１／８までの範囲とすることが好ましく、１／５程度とすることが最も好ましい。投影法に用いる光学系は、位相シフタの他に、エキシマレーザ光を発生させるためのエキシマレーザ発生装置、発生したレーザ光を分割し均一にするためのホモジナイザ、分割したレーザ光をマスク面の中心領域に集めるための凸レンズ、照射領域を定めるためのマスク、マスク面の照射領域を基板面で縮小した領域にするためのテレセントリック縮小レンズ、位相シフタ、ＸＹＺ基板ステージを含むものである。なお、投影法では位相シフタをマスク面のところに位置させる。
【００３９】
以下、添付の図面を参照して本発明の種々の好ましい実施の形態について説明する。
【００４０】
第１の実施の形態
図４に示すように、レーザアニール装置、即ち、結晶化装置２０は、プロキシミティ方式の光学系３１を備えている。この光学系３１は、レーザ光軸２４に沿って、ＫｒＦエキシマレーザ発振器（発生装置）２１と、ホモジナイザ２２と、第１のコンデンサレンズ２３と、第２のコンデンサレンズ２６と、マスク２７と、テレセントリック型の縮小レンズ２８と、位相シフタ６とが順次設けられた構成である。そして、前記テレセントリック縮小レンズ２８の結像位置には、被処理体３２が位置合わせされるように、ＸＹＺθステージ２９が配置されている。
【００４１】
前記ＫｒＦエキシマレーザ発振器２１としては、被処理体３２の後述する非晶質シリコン薄膜４の照射領域を溶融するのに十分なエネルギー、例えば被処理体３２上における値で７００ないし１３００(好ましくは１０００)ｍｊ／ｃｍ２となるレーザ光を出力するように設定されている。
【００４２】
前記ホモジナイザ２２は、上記レーザ発振器２１から射出されたレーザ光の面内光強度を均一化するためのものであり、例えば、集光レンズと２つの魚の目レンズとからなり、入射したレーザ光を分割し光強度を均一にするように構成されている。
【００４３】
前記第１のコンデンサレンズ（凸レンズ）２３は、ホモジナイザ２２からのレーザ光を集光するものであり、第２のコンデンサレンズ２６（凸レンズ）と共役関係に配置されている。この第２のコンデンサレンズ２６の射出側光路に配置された前記マスク２７は、このレンズ２６を通ったレーザ光のうち、非有効レーザ光を遮断して、有効レーザ光のみを照射するものであり、照射領域を定めるように設定された照射領域を有する。
【００４４】
前記縮小レンズ２８は、１／１ないし１／２０、例えば１／５倍に縮小するレンズであり、被処理体３２の表面と共役関係に配置されている。この縮小レンズ２８は、マスク２７の照射領域を通ったレーザ光を基板面に縮小した領域で入射させるためのテレセントリック縮小レンズにより構成されている。
【００４５】
前記位相シフタ６は、縮小レンズ２８とＸＹＺθステージ２９との間に配置され、ＸＹＺθステージ２９上に載置された被処理体３２の上面に近接して設けられている。本実施形態のプロキシミティ方式では、位相シフタ６と被処理体３２の上面との近接間隔ｄは、例えば、３００μｍに設定されている。この実施形態では、位相シフタ６としては、図1の（ａ），（ｂ）に示す位相シフタ６が使用されているが、他の形態の位相シフタ、例えば、図２の（ａ），（ｂ）に示す位相シフタ５１でも良い。本実施形態の位相シフタ６では１０μｍ間隔のラインとスペース段差（Ｌ＆Ｓ段差）が配列されており、この段差は、２４８ｎｍに加工され、１８０°の位相差が付けられている。
【００４６】
前記ＸＹＺθステージ２９は、ＸＹＺの各軸方向およびＺ軸を中心軸としたθ方向に回転可能に位置調整され得る。また、このＸＹＺθステージ２９は、ヒータ３０を内蔵し、被処理体３２を所定の温度に加熱可能である。
【００４７】
前記被処理体３２は、基板２と、この上に順次積層されたバッファ層３と、非晶質シリコン薄膜４と、絶縁性キャップ膜５との積層構造となっている。
【００４８】
基板２としては、表示装置を形成する場合には、ガラス基板やプラスチック基板などの透過性絶縁基板が使用され得る。バッファ層３は、例えば、ＳｉＯ２層とＳｉＮ層の２層構造となっており、基板２からの不純物の拡散を防止する機能と、結晶化プロセス時に基板２を熱から保護する機能とを有している。非晶質シリコン薄膜４は、多結晶もしくは単結晶化して薄膜トランジスタなど機能素子を形成する半導体層である。そして、絶縁性キャップ膜５は、例えば、ＳｉＯ２膜により形成されており、非晶質シリコン薄膜４を、照射により発生する熱を数十ｎ秒間のパルスレーザ光を所定期間蓄熱して大きな結晶粒を成長させるための結晶化のための保温効果を持たせる絶縁層である。
【００４９】
次に、上記の装置を用いて非単結晶半導体薄膜としての非晶質シリコン薄膜を結晶化する方法を説明する。  
ＫｒＦエキシマレーザ発振器２１から出射された波長２４８ｎｍで、断面が長方形のレーザ光１５は、ホモジナイザ２２によって発散ビームに分割される。なお、１ショットのパルス継続時間は３０ナノ秒である。分割されたビームの各中軸光線は、第１のコンデンサレンズ２３によって マスク２７の中心（照射領域）に集光されるが、それぞれのレーザビームは、僅かに発散型になっているために、マスク２７全面を照明する。分割された微小出射領域を出た全ての光線群２５は、それぞれマスク２７上の全ての点を照射するので、レーザ出射面上の光強度に面内揺らぎがあっても、マスク２７での光強度は均一になる。そして、マスク２７の各領域を通過した光線群の中心光線、すなわちホモジナイザ２２の中心部分のレンズ対を通ってきた発散光線群は、マスク２７の近くに配置された第２のコンデンサレンズ２６に入射し、光強度が均一な平行光線として射出される。この平行光線は、テレセントリック型の縮小レンズ２８を通って、ＸＹＺθステージ２９上に位置合わせされて載置された被処理体３２に垂直に入射する。そして、レーザ発振器２１からのパルスレーザ光の出射タイミングに応じて、ＸＹＺθステージ２９は、所定ピッチ距離ずつＸ方向並びにＹ方向にステップ移動されて、被処理体３２の照射領域がシフトされる。このようにして、アニールが繰り返されて、基板２上の非晶質シリコン薄膜４の照射領域が順次結晶化されて、所定の大きさもしくはシリコン薄膜全体に渡って結晶化領域が形成される。このようにして、例えば一辺が１ｍを超えるような大面積ＬＣＤ基板上の非晶質シリコン薄膜の非晶質シリコンを、多結晶シリコンへと結晶化することが可能である。前記照射領域をシフトさせるためには、被処理体３２とこれに入射するレーザ光とが、被処理体３２の面に沿う方向（Ｘ，Ｙ方向）に相対的に移動させることができれば、どのような方法および手段を採用しても良い。
【００５０】
上記構成の装置では、前記マスク２７の同一箇所を通過した光線群は被処理体（詳しくは非晶質シリコン薄膜４）の面一点に集められる。即ち、マスク２７の縮小像が、均一な光強度で非晶質シリコン薄膜４の上面に投影される。このときの非晶質シリコン薄膜４の上面の任意の点を照射する光線群は、中心光線を含めて分割された光線から作られている。或る光線と中心光線のなす角度は、ホモジナイザ２２の幾何学的形状で決まる角度、すなわちマスク２７での当該光線と中心光線とが作る角の角度に、テレセントリック型レンズ２８の倍率を掛けた値になる。被処理体３２に近接配置された位相シフタ６は、分割された光線群にそれぞれ独立にフレネル回折を起こさせる。これら回折パターンは、非晶質シリコン薄膜４の上面で重畳されるので、非晶質シリコン薄膜４の上面の光強度分布には、位相シフタ６のパラメータ（被処理体３２と位相シフタ６との間隔ｄ、位相差θ）だけではなく、位相シフタ６に入射する光線群の広がり量（ε）や、光線間の干渉性が複雑に関係する。
【００５１】
プロキシミティ法によるレーザアニールの場合にも、位相シフタのＬ＆Ｓ間隔（ライン方の位相シフタ）あるいはドット配列の周期（ドット型の位相シフタ）は、前に説明した理由により、６ないし２０μｍの範囲に設定してある。
【００５２】
プロジェクション法によるレーザアニールの場合には、位相シフタのＬ＆Ｓ間隔あるいはドット配列の周期と縮小レンズ２８の倍率とを掛けた値が、６ないし２０μｍの範囲であることが望ましい。プロジェクション法を用いると、ＸＹＺθステージ２９により被処理体３２をステップ移動させるのが比較的簡単であり大量生産のプロセスとしては有効である。位相差は必ずしも１８０°である必要はなく、また位相シフトパターンも必ずしもＬ＆Ｓである必要はなく、Ｖ型の繰り返しとなるレーザ光強度分布を実現できる位相差、位相シフトパターンであればよい。またレーザアニールの際の膜構造は、シリコン薄膜がレーザ光を吸収して溶融するときに、シリコン薄膜中に熱を保持するため、およびシリコン薄膜からの熱拡散により急激に基板を熱することのないように、上面と下面とを絶縁性の膜で被覆しておくのが好ましく、この例では、このために、非晶質半導体薄膜４の上面にキャップ層５が、また下面にバッファ層３が夫々形成されている。
【００５３】
第２の実施の形態
図５に示すレーザアニール装置４０は、図４に示すプロキシミティ型の装置とは異なり、位相シフタ５１をマスク２７の付近に配置し、位相シフタ５１の像を被処理体３２に結像させるようにした光学系を使用している。即ち、この光学系は、位相シフタ６を被処理体３２の表面に投影した光学系で共役関係にある。また、位相シフタは、図２に示すドットパターン段差を配置しドット型の位相シフタ５１を用いた。その他は図４の装置と実質的に同じであので、図４と同一部分は同一符号を付し、その詳細な説明は重複するので省略する。
【００５４】
実施例１  
本実施例１においては、図５に示す装置を使用し、また、図２で示したドット型の位相シフタ５１を用いた。この位相シフタ５１は、Ｖ字形の光強度分布のＶ字間隔が１０μｍで、位相差が６０°のものを使用した。テレセントリック縮小レンズ２８は、１／５倍のものを使用し、位相シフタによる光強度分布パターンを非処理体３２上に１／５のパターンに変換するようにした。
【００５５】
また、結晶化の条件として、試料としての被処理体３２の膜構造（キャップ層５／非晶質半導体薄膜（シリコン薄膜）４／バッファ層３／基板２）は、ＳｉＯ２(３００ｎｍ)/a-Ｓｉ/ＳｉＯ２(１０００ｎｍ)/ガラス基板とした。そして、シリコン薄膜４としては、膜厚が３０，５０，１００並びに２００ｎｍの４種類を使用した。照射するレーザ光のレーザフルエンスは、膜厚が３０ｎｍの場合には、８２０ｍＪ／ｃｍ２、、５０ｎｍの場合には、９２０ｍＪ／ｃｍ２、１００ｎｍの場合には、１０４０ｍＪ／ｃｍ２、そして２００ｎｍの場合には、１２８０ｍＪ／ｃｍ２とした。基板上面と位相シフタ６との間隔ｄは３００μｍとした。レーザ光は、波長２４８ｎｍのＫｒＦエキシマレーザ光で、１ショットのパルス継続時間は３０ナノ秒とした。
【００５６】
かくして、エキシマレーザ発信器２１から射出されたレーザ光は、ホモジナイザ２２と２つのレンズ２３，２６とにより強度が均一となり、位相シフタ５１により変調されて、図２の（ｄ）に示すように、Ｖ型の繰り返しの光強度分布を有して被処理体３２を照射する。
【００５７】
図６は、本実施例１で得られた各Ｓｉ膜厚における結晶組織を、Ｅｌｅｃｔｒｏｎ  Ｂａｃｋ  Ｓｃａｔｔｅｒｉｎｇ  Ｐａｔｔｅｒｎ（以下、ＥＢＳＰという）により解析して、結果を逆極点図で示して配向性がわかるように簡略化した図である。この図において、三角形の領域が配向性を示し、この領域の中のハッチングの領域の位置によって配向性が決定される。
【００５８】
この図６から、Ｓｉ膜厚が３０ｎｍの場合には、ハッチングで示す領域が｛１０１｝の方に偏っており、従って、結晶粒の成長方向は｛１０１｝に配向していることが判る。また膜面の法線方向は｛１０１｝にはなりにくく、成長方向と垂直な粒幅方向は｛００１｝になりにくいことがわかる。これは、図３で説明した結晶化過程を経ることによる。
【００５９】
実施例２
図４に示すプロキシミティ方式の光学系を用いた実施の形態の装置を使用して結晶化の試験を以下のようにして行った。また、ライン位相シフタ６としては、Ｌ＆Ｓ間隔が６μｍで、段差深さが２４８ｎｍ（位相差は、１８０°）のものを使用した。基板上面と位相シフタ6との間隔ｄは３００μｍとした。テレセントリック縮小レンズ２８は、１／５倍のものを使用した。レーザ光は波長２４８ｎｍのＫｒＦエキシマレーザ光で、１ショットのパルス継続時間は３０ナノ秒とした。平均のレーザフルエンスは８２０ｍＪ／ｃｍ２とした。
【００６０】
この実証試験の結晶化の条件として、試料としての被処理体３２の膜構造（キャップ層５／非晶質半導体薄膜４／バッファ層３／基板２）は、ＳｉＯ２(３００nｍ)/a-Ｓｉ（３０ｎｍ）/ＳｉＯ２(１０００nｍ)/ガラス基板とした。
【００６１】
図７に示すように、本実施例２で得られた結晶組織のＥＢＳＰマップを前述したのと同様に、作成した結果、結晶成長方向が｛１０１｝に配向していることがわかった。また膜面の法線方向は｛１０１｝にはなりにくく、｛００１｝から｛１１１｝への回転軸を回転する際に得られる結晶方位に配向していた。成長方向と垂直な粒幅方向は｛００１｝にはなりにくく、｛１１１｝から｛１０１｝への回転軸を回転する際に得られる結晶方位に配向、特に｛１１１｝に配向していた。
【００６２】
実施例３
本実施例３においては、図５のプロジェクション方式の光学系を用い実施の形態の装置を使用して結晶化の試験を以下のようにして行った。ドット形の位相シフタ５１は、ドット配列の周期が５０μｍ、段差深さｔが８３ｎｍ(位相差は６０°)のものを使用した。テレセントリック縮小レンズ２８は、１／５倍のものを使用した。レーザ光は波長２４８ｎｍのＫｒＦエキシマレーザ光で、１ショットのパルス継続時間は３０ナノ秒とした。そして、平均のレーザフルエンスは８２０ｍＪ／ｃｍ２とした。
【００６３】
結晶化の条件として、試料の膜構造は、ＳｉＯ２(３００ｎｍ)/a-Ｓｉ(３０ｎｍ)/ＳｉＯ２(１０００ｎｍ)/ガラス基板とした。
【００６４】
図８は、本実施例３で得られた結晶組織の配向性を示す逆極点図を示している。ＥＢＳＰの解析は配向性がわかるように、粒幅方向に長く領域指定して、多くの結晶粒が入るようにした。各方向の逆極点図からは、結晶成長方向が{１０１}に配向していることがわかる。また膜面の法線方向は{１０１}にはなりにくく、{００１}から{１１１}への回転軸を回転する際に得られる結晶方位に配向していることが判る。しかし、成長方向と垂直な粒幅方向は、｛００１｝にはなりにくく、｛１１１｝から｛１０１｝への回転軸を回転する際に得られる結晶方位に配向していることが判る。
【００６５】
第３の実施の形態  
次に、図９の（ａ）ないし（ｄ）を参照して、ボトムゲート構造の薄膜トランジスタをその製造方法と共に説明する。なお、本実施の形態では、便宜上Ｎチャネル型の薄膜トランジスタの製造方法について説明するが、Ｐチャネル型でも不純物種（ドーパント種）を変えるだけで他は実質的に同じである。尚、図では、１つのトランジスタを形成するように示されているが、実際には、多数のトランジスタが一度に同一の絶縁基板上に形成されるのが一般的である。
【００６６】
図９の（ａ）に示すように、ＸＹＺθステージ２９(図４並びに５)の上に支持されたガラスなどの透明材料からなる絶縁基板２の上に、Ａｌ，Ｔａ，Ｍｏ，Ｗ，Ｃｒ，Ｃｕ又はこれらの合金からなる金属膜を１００ないし３００ｎｍの厚みで形成し、パターニングしてゲート電極１０１に加工する。
【００６７】
次いで、図９の（ｂ）に示すように、ゲート電極１０１の上を含む絶縁基板２の上に、ゲート絶縁膜１０２，１０３を順次形成する。本実施形態のゲート絶縁膜１０２，１０３は、ゲート窒化膜（ＳｉＮx ）／ゲート酸化膜（ＳｉＯ２ ）の二層構造としている。下層のゲート窒化膜１０２は、ＳｉＨ４ ガスとＮＨ３ ガスの混合物を原料気体として用い、プラズマＣＶＤ法（ＰＥ-ＣＶＤ法）で５０ｎｍの厚みに成膜する。なお、プラズマＣＶＤに代えて常圧ＣＶＤあるいは減圧ＣＶＤ等他の方法を用いてもよい。
【００６８】
前記ゲート窒化膜１０２の成膜に引き続き、連続して、上層のゲート酸化膜１０３を約２００ｎｍの厚みで成膜する。さらに、ゲート酸化膜１０３の上に、成膜工程として、連続的に非晶質シリコン薄膜４を３０ｎｍの厚みで成膜する。この成膜後に、必要に応じて、５５０℃の温度で窒素雰囲気中での２時間程度の加熱処理により脱水素アニールし、非晶質半導体薄膜４に含まれる水素を放出させる。そして、この非晶質シリコン薄膜４の上に、ＳｉＯ２からなるキャップ膜５を３００ｎｍの厚みで成膜する。
【００６９】
尚、前記二層構造のゲート絶縁膜１０２，１０３と、非晶質シリコン薄膜４と、キャップ膜５とは、成膜チャンバの真空系を破らず同一のチャンバで、処理ガスを代えて連続して成膜することが好ましい。
【００７０】
次に、図９の（ｂ）に示すように、結晶化工程として、例えば、前記実施の形態１並びに２で説明した結晶化装置を使用して、レーザ光２５を非晶質半導体薄膜４に照射して、非晶質半導体薄膜４を以下のようにして結晶化する。このときのレーザ光２５としては例えば、波長が２４８ｎｍのＫｒＦエキシマレーザビームを用いることが好ましいが、これに限定されることはない。そして、レーザ光２５の非晶質半導体薄膜４への照射領域を調整した後に、照射領域に位相シフタの周期的なパターンを転写可能なようにレーザ光２５の焦点を合わせて照射し、さらに重複しないように、ＸＹＺθステージをＸ方向とＹ方向とに間欠的に移動させることにより、照射領域をずらして繰り返し照射して、所定の大きさの領域を結晶化する。次いで、キャップ絶縁膜５をエッチング法により剥離する。
【００７１】
上記成膜工程並びに結晶化工程において、半導体薄膜４の膜厚が、トランジスタを形成するのに不足している場合には、この結晶化された半導体薄膜４の上に、さらに、前記成膜工程と結晶化工程とを行って全体の膜厚を厚くする。この場合の成膜工程では、非晶質半導体薄膜４の厚さは、５０ｎｍ未満であれば、最初の成膜工程での膜厚と必ずしも同じにする必要はない。
【００７２】
前記結晶化された半導体薄膜４(以後、多結晶半導体薄膜１０５と称する)を、図９の（ｃ）に示すように、パターンニングする。そして、薄膜トランジスタのＶｔｈを制御する目的で、Ｖｔｈイオンインプランテーションを行なう。この実施の形態では、Ｂ＋をドーズ量が５×１０１１ないし４×１０１２／ｃｍ２ 程度となるように、多結晶半導体薄膜１０５中にイオン注入（矢印１０４で示されている）する。このＶｔｈイオンインプランテーションでは、例えば、１０ＫｅＶで加速されたイオンビームを用いる。
【００７３】
続いて、多結晶半導体薄膜１０５の上に、プラズマＣＶＤ法でＳｉＯ２ 層を約１００ｎｍないし３００ｎｍの厚みで形成する。本例では、この層は、シランガスＳＨ４ と酸素ガスとをプラズマ分解してＳｉＯ２ を堆積させることにより形成している。このようにして成膜されたＳｉＯ２ 層を所定の形状にパターニングして、図９の（ｃ）に示されるように、ストッパ膜１０６に加工する。この場合、裏面露光技術を用いて後で形成されるゲート電極１０１（図９の（ｄ））と整合する様にストッパ膜１０６をパターニングしている。この結果、多結晶半導体薄膜１０５は、ストッパ膜１０６の直下に位置する部分が、チャネル領域Ｃｈとして保護され、他の部分の上面は露出している。前述した様に、チャネル領域Ｃｈには予めＶｔｈイオンインプランテーションによりＢ＋イオンが比較的低ドーズ量で注入されている。続いて、ストッパ膜１０６をマスクとして、イオンドーピングにより不純物（ここではＰ＋イオン）を半導体薄膜１０５に注入し、ストッパ膜１０６の両側にＬＤＤ領域を形成する。この時のドーズ量は、例えば、５×１０１２ないし１×１０１３／ｃｍ２ とし、加速電圧は、例えば１０ＫｅＶとしている。
【００７４】
さらに、ストッパ膜１０６及びその両側のＬＤＤ領域を被覆するようにパターンニングされたフォトレジストを形成した後、これをマスクとして、不純物（ここではＰ＋イオン）を高濃度で半導体薄膜１０５注入して、ソース領域Ｓ及びドレイン領域Ｄを形成する。この不純物注入は、種々の方法が適用できるが、ここではイオンドーピング（イオンシャワー）を用いている。この方法は、質量分離を掛けることなく電界加速で不純物を注入するものであり、本実施例では１×１０１５／ｃｍ２ 程度のドーズ量で不純物を、１０ＫｅＶの加速電圧を使用して、注入し、ソース領域Ｓ及びドレイン領域Ｄを形成している。尚、図示しないが、Ｐチャネルの薄膜トランジスタを形成する場合には、Ｎチャネル型薄膜トランジスタの領域をフォトレジストで被覆した後、不純物をＰ＋イオンからＢ＋イオンに切り換えドーズ量１×１０１５／ｃｍ２ 程度でイオンドーピングすればよい。尚、ここでは質量分離型のイオンインプランテーション装置を用いて不純物を注入してもよい。
【００７５】
この後、紫外線ランプ（図示せず）からの紫外線１０４により熱を加えるＲＴＡ（急速熱アニール）により、多結晶半導体薄膜１０５に注入された不純物を活性化する。これに代えて、エキシマレーザを用いたレーザ活性化アニール（ＥＬＡ）を行なっても良い。この後、半導体薄膜１０５とストッパ膜１０６の不要な部分を同時にパターニングし、素子領域毎に薄膜トランジスタを分離する。
【００７６】
最後に、図９の（ｄ）に示すように、層間絶縁膜１０７として、ＳｉＯ２膜 を約１００ないし２００ｎｍの厚みで成膜する。この層間絶縁膜１０７の上に、パシベーション膜１０８として、ＳｉＮx をプラズマＣＶＤ法で約２００ないし４００ｎｍ成膜する。次に、真空雰囲気（窒素ガス又はフォーミングガス中でも良い）下で３５０ないし４００℃程度の温度で１時間加熱処理し、層間絶縁膜１０７に含まれる水素原子を半導体薄膜１０５中に拡散させる。この後、コンタクトホールを、層間絶縁膜１０７並びにパシベーション膜１０８に開口させ、さらに、Ｍｏ，Ａｌなどを１００ないし２００ｎｍの厚みでスパッタした後、所定の形状にパターニングして配線電極１０９を形成して、薄膜トランジスタ１１２を完成させる。さらに、アクリル樹脂からなる平坦化層１１０を、配線電極１０９を含むパシベーション膜１０８上に１μｍ程度の厚みで塗布し、これら層間絶縁膜１０７、パシベーション膜１０８並びに平坦化層１１０に連続したコンタクトホールを形成する。
【００７７】
次に、平坦化層１１０の上にＩＴＯなどからなる透明導電膜をスパッタした後、所定の形状にパターニングして画素電極１１１に加工する。
【００７８】
以上のような方法で、絶縁基板２上に形成されたゲート電極１０１と、このゲート電極の上に設けられたゲート絶縁膜１０２，１０３と、ソース領域Ｓ、ドレイン領域Ｄ、並びにチャネル領域Ｃｈを含み、前記ゲート絶縁膜を介して、前記ゲート電極を覆うように設けられた結晶化半導体薄膜とを具備するボトムゲート型の薄膜トランジスタが形成される。このようなトランジスタでは、前記結晶化半導体薄膜の結晶組織は、結晶成長方向に｛１１０｝配向した結晶成長方向に長いほぼ矩形の結晶粒の長手方向と幅方向との周期的な配列からなり、かつ｛１１０｝の結晶成長方向が電流の方向となるように前記チャネル領域と、ソース領域と、ドレイン領域とが配置されている。
【００７９】
第４の実施の形態
次に、トップゲート構造の薄膜トランジスタをその製造方法と共に図１０の（ａ）ないし（ｃ）を参照して説明する。
【００８０】
先ず図１０の（ａ）に示すように、透明の絶縁基板２の上にバッファ層となる二層構造の下地膜１２１，１２２をプラズマＣＶＤ法により順次成膜する。このときの一層目の下地膜１２１は、ＳｉＮx からなり、その膜厚は１００ないし５００ｎｍである。また、二層目の下地膜１２２は、ＳｉＯ２ からなり、その膜厚は同じく１００ｎｍないし５００ｎｍである。この下地膜１２２の上に、非晶質シリコンからなる半導体薄膜４を３０ｎｍの厚みでプラズマＣＶＤ法もしくはＬＰＣＶＤ法により成膜する。さらに、この半導体薄膜４の上に、ＳｉＯ２からなるキャップ膜５を、３００ｎｍの厚みで成膜する。前記半導体薄膜４の成膜にプラズマＣＶＤ法を用いた場合には、膜中の水素を脱離させるために、窒素雰囲気中で４００ないし４５０℃の条件で１時間程度アニールする。
【００８１】
次に、前記第３の実施の形態で使用した結晶化方法を利用して、非晶質半導体薄膜４を結晶化する。このときには、レーザ光２５の照射領域を調整した後、照射領域に位相シフタの周期的なパターンの配列を転写可能なようにレーザ光２５の焦点を合わせて照射し、さらに重複しないように領域をずらして繰り返し照射して、所定の面積を結晶化する（この結晶化された非晶質半導体薄膜４は、以下では、多結晶半導薄膜１０５（図１０の（ｂ）に示されている）として説明する）。
【００８２】
続いて、キャップ膜５をエッチング等の方法で非晶質半導体薄膜４上から剥離する（半導体薄膜４を厚くしたい場合には、前記実施の形態で説明したように成膜工程と結晶化工程とを繰り返す）。
【００８３】
ここで必要ならば、前記実施の形態と同様に、Ｖｔｈイオンインプランテーションを行ない、Ｂ＋イオンを、例えば、ドーズ量５×１０1１ないし４×１０１２／ｃｍ２ 程度で多結晶半導薄膜１０５中に注入する。この場合の加速電圧は１０ＫｅＶ程度である。
【００８４】
続いて、図１０の（ｂ）に示すように、多結晶半導薄膜１０５をアイランド状にパターニングする。次に、この多結晶半導薄膜１０５を含む下地膜１２２の上に、プラズマＣＶＤ法、常圧ＣＶＤ法、減圧ＣＶＤ法、ＥＣＲ−ＣＶＤ法、スパッタ法などでＳｉＯ２ を１００ないし４００ｎｍ成長させて、ゲート絶縁膜１０３を形成する。この実施の形態では、ゲート絶縁膜１０３の厚みを１００ｎｍにしている。
【００８５】
次いで、ゲート絶縁膜１０３の上にＡｌ，Ｔｉ，Ｍｏ，Ｗ，Ｔａ，不純物がドープされた多結晶シリコンなど、あるいはこれらの合金もしくは複合層を２００ないし８００ｎｍの厚みで成膜し、所定の形状にパターニングしてゲート電極１０１に加工する。
【００８６】
次いで、Ｐ＋イオンを質量分離を用いたイオン注入法で、多結晶半導薄膜１０５中に注入し、ＬＤＤ領域を形成する。このイオン注入は、ゲート電極１０１をマスクとして絶縁基板２の全面に対して行なっている。このときのドーズ量は、６×１０１２ないし５×１０１３／ｃｍ２、加速電圧は、例えば９０ＫｅＶである。なお、ゲート電極１０１の直下に位置するチャネル領域Ｃｈは、このゲート電極１０１で保護されており、Ｖｔｈイオンインプランテーションで予め注入されたＢ＋イオンがそのまま保持されている。
【００８７】
前記ＬＤＤ領域に対するイオン注入後、ゲート電極１０１とその周囲を被覆するようにレジストパタンを形成し、Ｐ＋イオンを質量非分離型のイオンシャワードーピング法で高濃度に注入して、ソース領域Ｓ及びドレイン領域Ｄを形成する。この場合のドーズ量は、例えば、１×１０１５／ｃｍ２ 程度、また、加速電圧は、例えば９０ＫｅＶとしている。また、ドーピングガスとしては、水素希釈の２０％ＰＨ３ ガスを用いることができる。そして、ＣＭＯＳ回路を形成する場合には、Ｐチャネル薄膜トランジスタ用のレジストパタンを形成後、ドーピングガスを５ないし２０％のＢ２Ｈ６／Ｈ２ ガス系に切り換え、ドーズ量を１×１０１５ないし３×１０１５／ｃｍ２ 程度、加速電圧を例えば９０ＫｅＶとしてイオン注入すればよい。なお、前記ソース領域Ｓ及びドレイン領域Ｄの形成は、質量分離型のイオン注入装置を用いてもよい。この後、多結晶半導薄膜１０５に注入されたドーパントの活性化処理を行う。この活性化処理としては、上記実施の形態と同様に、紫外線１０４によるＲＴＡを用いることができる。
【００８８】
最後に、図１０の（ｃ）に示すように、ゲート電極１０１を被覆するようにＰＳＧなどからなる層間絶縁膜１０７をゲート絶縁膜１０３上に成膜する。この後、ＳｉＮx をプラズマＣＶＤ法で層間絶縁膜１０７上に約２００ないし４００ｎｍ堆積して、パシベーション膜１０８を形成する。この段階で、窒素ガス中３５０℃の温度で１時間程度アニールし、層間絶縁膜１０７に含有された水素を多結晶半導体薄膜１０５中に拡散させる。この後、層間絶縁膜１０７並びにパシベーション膜１０８に、ソース領域Ｓを露出するように、コンタクトホールを形成する。さらに、パシベーション膜１０８の上にＡｌ−Ｓｉなどの金属膜をスパッタリングで成膜した後、これを所定の形状にパターニングして配線電極１０９に加工して、薄膜トランジスタ１２３を完成させる。さらに、アクリル樹脂からなる平坦化層１１０を、配線電極１０９を含むパシベーション膜１０８上に１μｍ程度の厚みで塗布し、これら層間絶縁膜１０７、パシベーション膜１０８並びに平坦化層１１０に連続したコンタクトホールを形成する。次に、平坦化層１１０の上にＩＴＯなどからなる透明導電膜をスパッタした後、所定の形状にパターニングして画素電極１１１に加工する。
【００８９】
このようにして形成されたトップゲート型の薄膜トランジスタは、絶縁基板２上に形成され、ソース領域Ｓ、ドレイン領域Ｄ、並びにチャネル領域Ｃｈを含む結晶化半導体薄膜１０５と、この結晶化半導体薄膜の上に設けられたゲート絶縁膜１０３と、このゲート絶縁膜を介して前記結晶化半導体薄膜の上に設けられたゲート電極１０１とを有する。このトランジスタでは、前記結晶化半導体薄膜の結晶組織は、結晶成長方向に｛１１０｝配向した結晶成長方向に長いほぼ矩形の結晶粒の長手方向と幅方向との周期的な配列からなり、かつ｛１１０｝の結晶成長方向が電流の方向となるように前記チャネル領域と、ソース領域と、ドレイン領域とが配置されている。
【００９０】
図１０を参照して説明した製造方法では、図９を参照して説明した製造方法と同様にして、非晶質半導体薄膜４を結晶化させている。但し、トップゲート構造の薄膜トランジスタの製造方法に関する本実施の形態では、ボトムゲート構造の薄膜トランジスタの製造方法に係わる前の実施の形態と異なり、ゲート電極１０１のパターンが形成される前の工程で結晶化を行なうために、ガラスなどからなる絶縁基板の収縮についてはボトムゲート構造の半導体装置よりも許容度が大きい。このため、より大出力のレーザ照射装置を用いて結晶化処理を行なえる効果がある。
【００９１】
第５の実施の形態  
図１１は、第３並びに第４の実施の形態に係わる方法により製造された薄膜トランジスタを用いたアクティブマトリクス型表示装置の一例を示す。この表示装置1３０は、１対の透明の絶縁基板１３１，１３２（下側の絶縁基板１３１は、前記絶縁基板２に対応している）と、両者の間に保持された電気光学物質１３３とを備えたパネル構造を有している。この電気光学物質１３３としては、有機ＥＬ材料や液晶材料が広く用いられている。下側の絶縁基板１３１には、画素アレイ部１３４と駆動回路部とが集積形成されている。この駆動回路部は、垂直駆動回路１３５と水平駆動回路１３６とに分かれている。
【００９２】
また、下側の絶縁基板１３１の周辺部上端には、外部接続用の端子部１３７が形成されている。これら端子部１３７は、配線１３８を介して垂直駆動回路１３５及び水平駆動回路１３６に接続されている。前記画素アレイ部１３４には、行状のゲート配線１３９と列状の信号配線１４０が形成されている。これら両配線の各交差部には、画素電極１１１と、これを駆動する薄膜トランジスタ１１２(または１２３)が形成されている。薄膜トランジスタ１１２(または１２３)のゲート電極は対応するゲート配線１３９に接続され、ドレイン領域Ｄは対応する画素電極１１１に接続され、また、ソース領域Ｓは、対応する信号配線１４０に接続されている。そして、前記ゲート配線１３９は、垂直駆動回路１３５に接続され、信号配線１４０は、水平駆動回路１３６に接続されている。
【００９３】
前記画素電極１１１をスイッチング駆動する薄膜トランジスタ１１２(または１２３)以外にも、垂直駆動回路１３５と水平駆動回路１３６に含まれる薄膜トランジスタも、本発明に従って薄膜トランジスタの製造方法で製造され得る。従って、これら薄膜トランジスタは、晶成長方向、即ち、温度勾配の方向に主として｛１１０｝配向させて結晶化された半導体薄膜を使用しているので、従来に比較して移動度が高くなっている。従って、駆動回路ばかりでなく更に高性能な処理回路を集積形成することも可能である。
【産業上の利用可能性】
【００９４】
本発明の薄膜トランジスタを液晶ディスプレイ、有機ＥＬ等の表示装置に適用すれば、周辺回路に高機能の演算素子等を形成することが可能になり、システム・オン・パネル化に向け、本発明の効果は大きい。また、本発明は位相シフタを光路中に挿入するだけの方法なので、光学系が複雑にならずその調整に時間がかからないので、量産にも適している。
【図面の簡単な説明】
【００９５】
【図１】（ａ）はライン型の位相シフタの平面図、（ｂ）はライン型の位相シフタの側面図、（ｃ）は、被照射体を示す側面図、そして、（ｄ）は被照射体の入射面上におけるレーザ光強度分布図（ビームプロファイル図）である。
【図２】（ａ）はドット型の位相シフタの平面図、（ｂ）はドット型の位相シフタの側面図、（ｃ）は、被照射体を示す側面図、そして、（ｄ）は被照射体の入射面上におけるレーザ光強度分布図（ビームプロファイル図）である。
【図３】シリコン薄膜の厚さが厚い場合と薄い場合の結晶形態の違いを説明する模式図である。
【図４】本発明の第１の実施の形態に係わり、プロキシミティ方式の光学系を有する結晶化装置の概略構成図である。
【図５】本発明の第２の実施の形態に係わり、プロジェクション方式の光学系を有する結晶化装置の概略構成図である。
【図６】各シリコン薄膜厚および各Ｖ型光強度分布の傾きにおける横方向成長方向の配向性を示す逆極点図である。
【図７】実施例２における膜厚が３０ｎｍの結晶化されたＳｉ膜の法線方向と、成長方向と、粒幅方向との配向性を示す逆極点図である。
【図８】実施例２における膜厚が３０ｎｍの結晶化されたＳｉ膜の法線方向と、成長方向と、粒幅方向との配向性を示す逆極点図である。
【図９】（ａ）ないし（ｄ）は、本発明の第３の実施の形態に係るボトムゲート型薄膜トランジスタの製造プロセスを示す工程図である。
【図１０】（ａ）ないし（ｃ）は、本発明の第４の実施形態に係るトップゲート型薄膜トランジスタの製造プロセスを示す工程図である。
【図１１】本発明の第５の実施形態に係る表示装置の概要を示す斜視図である。
【符号の説明】
【００９６】
１，５３…ほぼＶ字型のパターン、１ａ，５３ａ…谷部（ボトム位置、極小光強度領域）、１ｂ，５３ｂ…山部（トップ位置、極大光強度領域）２…基板、３…バッファ層（下地保護膜）、４…非晶質半導体層（シリコン薄膜）、５…キャップ膜、６…位相シフタ（空間強度変調光学素子）、
【図１】
2005285826.tif 000003
【図２】
2005285826.tif 000004
【図３】
2005285826.tif 000005
【図４】
2005285826.tif 000006
【図５】
2005285826.tif 000007
【図６】
2005285826.tif 000008
【図７】
2005285826.tif 000009
【図８】
2005285826.tif 000010
【図９】
2005285826.tif 000011
【図１０】
2005285826.tif 000012
【図１１】
2005285826.tif 000013