(57)【要約】【課題】  真性亜鉛酸化物からなる半導体薄膜を用いた薄膜トランジスタの製造に際し、半導体薄膜の加工精度を良くする。【解決手段】  チャネル保護膜５を含む真性亜鉛酸化物からなる半導体薄膜形成用層１１の上面にｎ型亜鉛酸化物からなるコンタクト層形成用層１３およびアルミニウムからなるソース・ドレイン電極形成用層１４を成膜し、その上面全体にレジスト層１５を形成する。次に、露光後に、レジスト用現像液を用いて、レジストパターン１５ｂを形成し、続いて、現像工程を続行し、すなわち、レジスト用現像液を用いて、ソース・ドレイン電極形成用層１４、コンタクト層形成用層１３および半導体薄膜形成用層１１を同一装置内で連続してエッチングする。この場合、形成されるコンタクト層および半導体薄膜にサイドエッチングが生じにくいようにすることができる。【選択図】  図３
2005285890.tif 000002
【特許請求の範囲】
【請求項１】
基板上に亜鉛酸化物層を成膜する工程と、前記亜鉛酸化物層上にレジスト層を形成する工程と、前記レジスト層をレジスト用現像液を用いてエッチングしてレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記レジスト用現像液を用いて前記亜鉛酸化物層をエッチングする工程とを有することを特徴とする亜鉛酸化物の加工方法。
【請求項２】
請求項１に記載の発明において、前記亜鉛酸化物層上に前記レジスト用現像液によるエッチングが可能な金属層を成膜する工程と、前記レジスト用現像液により前記金属層および前記亜鉛酸化物層を同一装置内で連続してエッチングする工程とを有することを特徴とする亜鉛酸化物の加工方法。
【請求項３】
請求項２に記載の発明において、前記レジスト用現像液によるエッチング速度は、前記金属層の方が前記亜鉛酸化物層よりも大きいことを特徴とする亜鉛酸化物の加工方法。
【請求項４】
基板上に亜鉛酸化物層を成膜する工程と、前記亜鉛酸化物層上にレジスト用現像液によるエッチングが可能な金属層を成膜する工程と、前記金属層上にレジスト層を形成する工程と、前記レジスト層をレジスト用現像液を用いてエッチングしてレジストパターンを形成する工程と、前記レジストパターンをマスクとして金属用エッチング液を用いて前記金属層をハーフエッチングして、前記レジストパターン下以外の領域に前記金属層を薄く残存させる工程と、前記レジストパターンをマスクとして前記レジスト用現像液を用いて前記薄く残存する金属層および前記亜鉛酸化物層を同一装置内で連続してエッチングする工程とを有することを特徴とする亜鉛酸化物の加工方法。
【請求項５】
基板上に亜鉛酸化物層を成膜する工程と、前記亜鉛酸化物層上にレジスト用現像液によるエッチングが可能な金属層を成膜する工程と、前記金属層上にレジスト層を形成する工程と、前記レジスト層をレジスト用現像液を用いてエッチングしてレジストパターンを形成する工程と、前記レジストパターンをマスクとして金属用エッチング液を用いて前記金属層をハーフエッチングして、前記レジストパターン下以外の領域に前記金属層を薄く残存させる工程と、前記レジストパターンをマスクとして前記レジスト用現像液を用いて前記薄く残存する金属層をエッチングして除去する工程と、前記レジストパターンをマスクとして希酢酸を用いて前記亜鉛酸化物層をエッチングする工程とを有することを特徴とする亜鉛酸化物の加工方法。
【請求項６】
請求項２〜５のいずれかに記載の発明において、前記金属層をアルミニウム系金属によって形成することを特徴とする亜鉛酸化物の加工方法。
【請求項７】
請求項２〜５のいずれかに記載の発明において、前記金属層の上面に前記レジスト用現像液でエッチングされない別の金属層を成膜する工程と、前記別の金属層の上面に形成された前記レジストパターンをマスクとして別の金属用エッチング液を用いて前記別の金属層をエッチングする工程とを有することを特徴とする亜鉛酸化物の加工方法。
【請求項８】
請求項７に記載の発明において、前記別の金属層をクロムによって形成することを特徴とする亜鉛酸化物の加工方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は亜鉛酸化物の加工方法に関する。
【背景技術】
【０００２】
例えば、薄膜トランジスタには、絶縁基板の上面にゲート電極が設けられ、ゲート電極を含む絶縁基板の上面にゲート絶縁膜が設けられ、ゲート電極上におけるゲート絶縁膜の上面に真性アモルファスシリコンからなる半導体薄膜が設けられ、半導体薄膜の上面中央部にチャネル保護膜が設けられ、チャネル保護膜の上面両側およびその両側における半導体薄膜の上面にｎ型アモルファスシリコンからなるコンタクト層が設けられ、各コンタクト層の上面にソース・ドレイン電極が設けられたものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開平５−６７７８６号公報（図２）
【０００４】
ところで、最近では、アモルファスシリコンの代わりに、それよりも高い移動度が得られることから、亜鉛酸化物（ＺｎＯ）を用いることが考えられている。このような亜鉛酸化物を用いた薄膜トランジスタの製造方法としては、例えば、ゲート絶縁膜上に真性亜鉛酸化物からなる半導体薄膜形成用層を成膜し、半導体薄膜形成用層の上面に窒化シリコンからなるチャネル保護膜をパターン形成し、チャネル保護膜を含む半導体薄膜形成用層の上面にｎ型亜鉛酸化物からなるコンタクト層形成用層を成膜し、次いで、コンタクト層形成用層および半導体薄膜形成用層を希酢酸を用いて連続してパターニングして、デバイスエリアにコンタクト層および半導体薄膜を形成し、次いで、その上にクロムからなるソース・ドレイン電極形成用層を成膜し、次いで、ソース・ドレイン電極形成用層をクロム用エッチング液を用いてパターニングして、ソース・ドレイン電極を形成することが考えられる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記製造方法では、クロム用エッチング液がデバイスエリアに形成された亜鉛酸化物からなる半導体薄膜およびコンタクト層に対して過剰に高いエッチレートを示すため、デバイスエリアに形成された亜鉛酸化物からなる半導体薄膜およびコンタクト層に比較的大きなサイドエッチングが生じ、加工精度が悪くなってしまうということが分かった。
【０００６】
そこで、この発明は、加工精度を良くすることができる亜鉛酸化物の加工方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明は、上記目的を達成するため、基板上に成膜された亜鉛酸化物層をレジスト用現像液を用いてあるいは特殊な条件で希酢酸を用いてエッチングすることを特徴とするものである。
【発明の効果】
【０００８】
この発明によれば、基板上に成膜された亜鉛酸化物層をレジスト用現像液を用いてあるいは特殊な条件で希酢酸を用いてエッチングすることにより、亜鉛酸化物層の過剰なエッチングが抑制され、且つ、デバイスエリアに形成される亜鉛酸化物層にサイドエッチングが生じにくいようにすることができ、ひいては、加工精度を良くすることができる。
【発明を実施するための最良の形態】
【０００９】
（第１実施形態）
図１はこの発明の第１実施形態としての亜鉛酸化物の加工方法により形成された亜鉛酸化物層を備えた薄膜トランジスタの断面図を示す。この薄膜トランジスタでは、ガラス等からなる絶縁基板１の上面にクロムやアルミニウム等からなるゲート電極２が設けられている。ゲート電極２を含む絶縁基板１の上面には窒化シリコンからなるゲート絶縁膜３が設けられている。ゲート電極２上におけるゲート絶縁膜３の上面には真性亜鉛酸化物からなる半導体薄膜４が設けられている。
【００１０】
半導体薄膜４の上面ほぼ中央部には窒化シリコンからなるチャネル保護膜５が設けられている。チャネル保護膜５の上面両側およびその両側における半導体薄膜４の上面にはｎ型亜鉛酸化物からなるコンタクト層６が設けられている。各コンタクト層６の上面にはアルミニウムやアルミニウム合金（例えば、Ａｌ−Ｎｄ−Ｔｉ合金）等のアルミニウム系金属からなるソース・ドレイン電極７が設けられている。ここで、半導体薄膜４、コンタクト層６およびソース・ドレイン電極７の周側面４ａ、６ａ、７ａはある角度で傾斜する傾斜面となっている。
【００１１】
次に、この薄膜トランジスタの製造方法の一例について説明する。まず、図２に示すように、ガラス等からなる絶縁基板１の上面に、スパッタ法により成膜されたアルミニウムやクロム等からなる金属層をパターニングすることにより、ゲート電極２を形成する。次に、ゲート電極２を含む絶縁基板１の上面にプラズマＣＶＤ法により窒化シリコンからなるゲート絶縁膜３、真性亜鉛酸化物からなる半導体薄膜形成用層１１および窒化シリコンからなるチャネル保護膜形成用層１２を連続して成膜する。次に、チャネル保護膜形成用層１２をパターニングすることにより、チャネル保護膜５を形成する。
【００１２】
次に、図３に示すように、チャネル保護膜５を含む半導体薄膜形成用層１１の上面にプラズマＣＶＤ法によりｎ型亜鉛酸化物からなるコンタクト層形成用層１３を成膜する。次に、コンタクト層形成用層１３の上面にスパッタ法によりアルミニウム系金属からなるソース・ドレイン電極形成用層１４を成膜する。次に、ソース・ドレイン電極形成用層１４の上面全体にスクリーン印刷法やスピンコーティング法等によりポジ型のレジスト層１５を形成する。
【００１３】
ここで、半導体薄膜形成用層１１の膜厚は１０００Å程度とし、コンタクト層形成用層１３の膜厚は５００Å程度とし、ソース・ドレイン電極形成用層１４の膜厚は３３００Å程度とし、レジスト層１５の膜厚は１．５μｍ程度とした。この場合、レジスト層１５を形成するフォトレジストは、２−エトキシエチルアセテートを主成分とし、クレゾールノボラック樹脂、ナフトキノンジアド化合物を含むポジティブレジスト（例えば、長瀬ポジティブレジスト３５１０２）である。
【００１４】
次に、設計上のソース・ドレイン形成領域に対応する領域に遮光部を有する露光マスク（図示せず）を用いてレジスト層１５を露光し、図３の一点鎖線で示すように、該レジスト層１５におけるソース・ドレイン形成領域外を露光領域１５ａとする。次に、図３の状態のものを現像装置あるいはエッチング装置内に収納して、レジスト用現像液として、水９５〜９９ｗｔ％、テトラメチルアンモニウムハイドロオキサイド２．３８ｗｔ％のもの（例えば、長瀬ポジティブディベロッパーＮＰＤ−１）を用い、現像を行なうと、レジスト層１５のうち、露光領域１５ａが除去され、設計上のソース・ドレイン形成領域に対応する領域に未露光領域からなるレジストパターン１５ｂが形成される。
【００１５】
次に、上記現像工程を続行すると、すなわち、同一の装置内において、レジストパターン１５ｂをマスクとして上記レジスト用現像液を用いて、ソース・ドレイン電極形成用層１４、コンタクト層形成用層１３および半導体薄膜形成用層１１を同一装置内で連続してエッチングすると、図４に示すようになる。すなわち、上記レジスト用現像液を用いると、アルミニウム系金属層および亜鉛酸化物層をエッチングすることができる。ただし、この場合、レジストパターン１５ｂも多少エッチングされるため、レジストパターン１５ｂの周側面１５ｃが内側に向かって後退し、且つ、この周側面１５ｃがある角度で傾斜する傾斜面となる。
【００１６】
そして、レジストパターン１５ｂの周側面１５ｃの内側に向かう後退に伴い、ソース・ドレイン電極７の周側面７ａも内側に向かって後退し、且つ、この周側面７ａもある角度で傾斜する傾斜面となる。また、コンタクト層６の周側面６ａも内側に向かって後退し、且つ、この周側面６ａもある角度で傾斜する傾斜面となる。さらに、半導体薄膜４の周側面４ａも内側に向かって後退し、且つ、この周側面４ａもある角度で傾斜する傾斜面となる。この後、レジストパターン１５ｂを剥離すると、図１に示す薄膜トランジスタが得られる。
【００１７】
このようにして得られた薄膜トランジスタでは、上記レジスト用現像液によってエッチング可能な金属からなるソース・ドレイン電極形成用層１４、コンタクト層形成用層１３および半導体薄膜形成用層１１を上記レジスト用現像液を用いて同一装置内で連続してエッチングしているため、レジストパターン１５ｂの周側面１５ｃの内側に向かう後退に伴い、ソース・ドレイン電極７、コンタクト層６および半導体薄膜４の周側面７ａ、６ａ、４ａが内側に向かって後退し、且つ、これらの周側面７ａ、６ａ、４ａがある角度で傾斜する傾斜面となり、これにより、コンタクト層６および半導体薄膜４の過剰なエッチングが抑制され、且つ、コンタクト層６および半導体薄膜４にサイドエッチングが生じにくいようにすることができ、ひいては、加工精度を良くすることができる。
【００１８】
因みに、上記レジスト用現像液をエッチング液としてエッチングした場合、レジスト：Ａｌ：酸化亜鉛のエッチング速度の比は２５：４〜５：１〜０．７であった。これに対し、アルミニウム用エッチング液でエッチングする場合、レジストは殆どエッチングされず、Ａｌ：酸化亜鉛のエッチング速度の比はほぼ１．２：１である。したがって、上記レジスト用現像液をエッチング液としてＡｌ系金属をエッチングする場合、Ａｌ系金属下の酸化亜鉛膜のサイドエッチング量は、アルミニウム用エッチング液でエッチングする場合に比して、１／４〜１／５程度に低減することができる。上記において、レジスト用現像液に対するエッチング速度が、金属層の方が酸化亜鉛より大きい場合には、酸化亜鉛の金属層界面側のエッジ部が、金属層の内方に入り込まないので、金属層が破損して異物となるような不具合を無くすことができ、そのような金属材料とすることが望ましい。
【００１９】
ただし、この場合、上記レジスト用現像液を用いて、当初から、ソース・ドレイン電極形成用層１４、コンタクト層形成用層１３および半導体薄膜形成用層１１を同一装置内で連続してエッチングしているため、レジストパターン１５ｂの周側面１５ｃの内側に向かう後退量が比較的大きく、実際に形成される半導体薄膜４およびコンタクト層６のサイドエッチング量が増大する。例えば、Ａｌ系金属からなる３３００μｍの膜厚のソース・ドレイン電極７を上記レジスト用現像液を用いてエッチングする時間を１２分３０秒とすると、レジスト層１５は、そのエッジ部がほぼ１．５μｍ後退する。レジスト層１５の後退に伴い、ソース・ドレイン電極７、半導体薄膜４およびコンタクト層６のエッジ部が後退する量、すなわち、サイドエッチング量が増大する。そこで、次に、実際に形成される半導体薄膜４およびコンタクト層６のサイドエチング量を低減することができるこの発明の第２実施形態について説明する。
【００２０】
（第２実施形態）
図５はこの発明の第２実施形態としての亜鉛酸化物の加工方法により形成された亜鉛酸化物層を備えた薄膜トランジスタの断面図を示す。この薄膜トランジスタにおいて、図１に示す場合と異なる点は、ソース・ドレイン電極７、コンタクト層６および半導体薄膜４の周側面７ａ、６ａ、４ａの内側に向かう後退量が図１に示す場合よりもある程度減少し、且つ、これらの周側面７ａ、６ａ、４ａの傾斜角度が図１に示す場合よりもある程度大きくなっている点である。
【００２１】
次に、この薄膜トランジスタの製造方法の一例について説明する。この場合、図３に示すように、レジストパターン１５ｂを形成した後に、図６に示すように、レジストパターン１５ｂをマスクとしてアルミニウム用エッチング液を用いてソース・ドレイン電極形成用層１４をハーフエッチングして、レジストパターン１５ｂ下以外の領域におけるソース・ドレイン電極形成用層１４ａの膜厚を薄くする。この場合、アルミニウム用エッチング液としては、硝酸９．６ｗｔ％、酢酸６．０ｗｔ％、燐酸６７．０ｗｔ％、水１７．４ｗｔ％のものを用いた。このアルミニウム用エッチング液では、レジストパターン１５ｂはほとんどエッチングされず、設計上のサイズに維持される。
【００２２】
例えば、アルミニウム用エッチング液を用いて、膜厚３３００ÅのＡｌ系金属よりなるソース・ドレイン電極形成用層１４をエッチングする場合、約５０秒で膜厚全体をエッチングするが、膜厚全体をエッチングする少し手前、例えば、エッチング時間を３０〜４５秒にして、膜厚の４０〜１０％程度残存した状態でエッチング処理を終了する。、この状態では、レジストパターン１５ｂ下のソース・ドレイン電極形成用層１４の周側面１４ｂは急な傾斜面となる。
【００２３】
次に、レジストパターン１５ｂをマスクとして上記レジスト用現像液を用いて、レジストパターン１５ｂ下以外の領域におけるソース・ドレイン電極形成用層１４ａ、コンタクト層形成用層１３および半導体薄膜形成用層１１を同一装置内で連続してエッチングすると、図７に示すようになる。この場合も、レジストパターン１５ｂが多少エッチングされるが、レジストパターン１５ｂ下以外の領域におけるソース・ドレイン電極形成用層１４ａの膜厚を予め薄くしているため、それに対応する分だけ、エッチング時間が短縮され、レジストパターン１５ｂの周側面１５ｃの内側に向かう後退量が図４に示す場合よりもある程度減少し、且つ、この周側面１５ｃの傾斜角度が図４に示す場合よりもある程度大きくなる。
【００２４】
すなわち、ソース・ドレイン電極形成用層１４が元の膜厚の４０〜１０％程度残存した状態であれば、上記レジスト用現像液を用いたエッチング時間は、膜厚全体に亘って上記レジスト用現像液を用いてエッチングする場合に比して、ほぼ４０〜１０％に低減することになるので、その分、ソース・ドレイン電極７、コンタクト層６および半導体薄膜４のサイドエッチング量を低減することができる。この後、レジストパターン１５ｂを剥離すると、図５に示す薄膜トランジスタが得られる。
【００２５】
このようにして得られた薄膜トランジスタでは、ソース・ドレイン電極７、コンタクト層６および半導体薄膜４の周側面７ａ、６ａ、４ａの内側に向かう後退量が図１に示す場合よりもある程度減少し、且つ、これらの周側面７ａ、６ａ、４ａの傾斜角度が図１に示す場合よりもある程度大きくなるため、実際に形成される半導体薄膜４およびコンタクト層６のサイズを設計上のサイズに近付けることができる。ところで、実際に形成される半導体薄膜４およびコンタクト層６のサイズを設計上のサイズにより一層近付けることも可能であり、そこで、次に、実際に形成される半導体薄膜４およびコンタクト層６のサイズを設計上のサイズにより一層近付けるができるこの発明の第３実施形態について説明する。
【００２６】
（第３実施形態）
図８はこの発明の第３実施形態としての亜鉛酸化物の加工方法により形成された亜鉛酸化物層を備えた薄膜トランジスタの断面図を示す。この薄膜トランジスタにおいて、図５に示す場合と異なる点は、ソース・ドレイン電極７の周側面７ａの内側に向かう後退量が図５に示す場合よりもさらに減少し、また、半導体薄膜４およびコンタクト層６の周側面４ａ、６ａの内側に向かう後退量が図５に示す場合よりもさらに減少している点である。
【００２７】
次に、この薄膜トランジスタの製造方法の一例について説明する。この場合、図６に示すように、レジストパターン１５ｂ下以外の領域におけるソース・ドレイン電極形成用層１４ａの膜厚を薄くした後に、レジストパターン１５ｂをマスクとして上記レジスト用現像液を用いて、レジストパターン１５ｂ下以外の領域におけるソース・ドレイン電極形成用層１４ａをエッチングして除去し、そのまま、上記レジスト用現像液を用いたエッチング処理を継続し、図９に示すように、コンタクト層形成用層１３をハーフエッチングして、ソース・ドレイン電極７下以外の領域におけるコンタクト層形成用層１３の膜厚が薄くなった状態で終了する。
【００２８】
ただし、この場合も、レジストパターン１５ｂが多少エッチングされるが、この場合のエッチング時間は、レジストパターン１５ｂ下以外の領域におけるソース・ドレイン電極形成用層１４ａをエッチングして除去し、続いて、コンタクト層形成用層１３をハーフエッチングするだけの短い時間であるため、レジストパターン１５ｂの周側面１５ｃの内側に向かう後退量がより一層減少し、且つ、この周側面１５ｃの傾斜角度が図７に示す場合よりもある程度大きくなる。
【００２９】
そして、レジストパターン１５ｂの周側面１５ｃの内側に向かう後退量のより一層の減少に伴い、ソース・ドレイン電極７の周側面７ａの内側に向かう後退量もより一層減少し、且つ、この周側面７ａの傾斜角度が図７に示す場合よりもある程度大きくなる。また、ソース・ドレイン電極７下のコンタクト層形成用層１３の周側面１３ｂの内側に向かう後退量もより一層減少し、且つ、この周側面１３ｂの傾斜角度が図７に示す場合よりもある程度大きくなる。
【００３０】
次に、レジストパターン１５ｂをマスクとして希酢酸（酢酸１〜０．５ｗｔ％水溶液）を用いて、ソース・ドレイン電極形成用層７下以外の領域におけるコンタクト層形成用層１３ａおよび半導体薄膜形成用層１１を同一装置内で連続してエッチングすると、図１０に示すようになる。この場合、上記希酢酸では、レジストパターン１５ｂおよびソース・ドレイン電極７はほとんどエッチングされない。したがって、図９に示す状態において、ソース・ドレイン電極７下以外の領域におけるコンタクト層形成用層１３および半導体薄膜形成用層１１がエッチングされて除去され、図１０に示すように、ソース・ドレイン電極７下にコンタクト層６および半導体薄膜４が形成され、且つ、それらの周側面６ａ、４ａが急な傾斜面となる。この後、レジストパターン１５ｂを剥離すると、図８に示す薄膜トランジスタが得られる。
【００３１】
このようにして得られた薄膜トランジスタでは、ソース・ドレイン電極７の周側面１５ｃの内側に向かう後退量がより一層減少し、且つ、この周側面１５ｃの傾斜角度が図５に示す場合よりもある程度大きくなり、ソース・ドレイン電極７下に形成されたコンタクト層６および半導体薄膜４の周側面６ａ、４ａが急な傾斜面となるため、実際に形成される半導体薄膜４およびコンタクト層６のサイズを設計上のサイズにより一層近付けることができる。また、亜鉛酸化物に対する上記希酢酸のエッチレートは１０００Å／分程度であるので、上記希酢酸によるエッチング時間を上記レジスト用現像液によるエッチング時間よりも短縮することができる。
【００３２】
（第４実施形態）
上記第３実施形態では、半導体薄膜４およびコンタクト層６のサイズを設計上のサイズにより一層近付けることができる場合について説明したが、次に、半導体薄膜４およびコンタクト層６のサイズを設計上のサイズにさらに近づけることができるこの発明の第４実施形態について説明する。
【００３３】
図１１はこの発明の第４実施形態としての亜鉛酸化物の加工方法により形成された亜鉛酸化物層を備えた薄膜トランジスタの断面図を示す。この薄膜トランジスタにおいて、図８に示す場合と大きく異なる点は、アルミニウムからなる第１のソース・ドレイン電極７の上面にクロムからなる第２のソース・ドレイン電極８を設けた点である。この場合、第１のソース・ドレイン電極７の周側面７ａはある程度傾斜する傾斜面となっているが、第２のソース・ドレイン電極８の周側面８ａは急な傾斜面となっている。
【００３４】
次に、この薄膜トランジスタの製造方法の一例について説明する。この場合、図３に示すように、アルミニウムからなる第１のソース・ドレイン電極形成用層１４を成膜した後に、図１２に示すように、第１のソース・ドレイン電極形成用層１４の上面にスパッタ法によりクロムからなる第２のソース・ドレイン電極形成用層１６を成膜し、次いで、第２のソース・ドレイン電極形成用層１６の上面の設計上のソース・ドレイン形成領域に対応する領域にレジストパターン１５ｂを形成する。この場合、半導体薄膜形成用層１１の膜厚は１０００Å程度とし、コンタクト層形成用層１３の膜厚は５００Å程度とし、第１のソース・ドレイン電極形成用層１４の膜厚は３３００Å程度とし、第２のソース・ドレイン電極形成用層１６の膜厚は１０００Å程度とし、レジスト層１５の膜厚は１．５μｍ程度とした。
【００３５】
次に、レジストパターン１５ｂをマスクとしてクロム用エッチング液を用いて、第２のソース・ドレイン電極形成用層１６をエッチングすると、図１３に示すように、レジストパターン１５ｂ下に第２のソース・ドレイン電極８が形成される。この場合、クロム用エッチング液としては、硝酸９．６ｗｔ％、酢酸６．０ｗｔ％、燐酸６７．０ｗｔ％、水１７．４ｗｔ％のものを用いた。このクロム用エッチング液では、レジストパターン１５ｂはほとんどエッチングされず、設計上のサイズに維持される。したがって、この状態では、レジストパターン１５ｂ下の第２のソース・ドレイン電極８の周側面８ａは急な傾斜面となる。
【００３６】
次に、レジストパターン１５ｂをマスクとして上記レジスト用現像液を用いて、第１のソース・ドレイン電極形成用層１４、コンタクト層形成用層１３および半導体薄膜形成用層１１を同一装置内で連続してエッチングすると、図１４に示すようになる。この場合も、レジストパターン１５ｂは多少エッチングされるため、レジストパターン１５ｂの周側面１５ｃが内側に向かって図４に示す場合と同様に後退し、且つ、この周側面１５ｃがある角度で傾斜する傾斜面となる。ただし、この場合、上記レジスト用現像液では、クロムからなる第２のソース・ドレイン電極８はほとんどエッチングされない。したがって、この場合、第２のソース・ドレイン電極８はエッチングマスクとして機能する。
【００３７】
そして、レジストパターン１５ｂの周側面１５ｃが内側に向かって図４に示す場合と同様に比較的大きく後退しても、第２のソース・ドレイン電極８がエッチングマスクとして機能することにより、第１のソース・ドレイン電極７の周側面７ａの内側に向かう後退量、すなわち、サイドエッチング量が図４に示す場合よりも減少する。このため、第１のソース・ドレイン電極７下に形成されたコンタクト層６および半導体薄膜４の周側面６ａ、４ａのサイドエッチング量が低減し、コンタクト層６および半導体薄膜４のサイズを設計上のサイズにさらに近づけることができる。この後、レジストパターン１５ｂを剥離すると、図１１に示す薄膜トランジスタが得られる。
【００３８】
このようにして得られた薄膜トランジスタでは、クロムからなる第２のソース・ドレイン電極８が上記レジスト用現像液ではほとんどエッチングされず、エッチングマスクとして機能するため、第２のソース・ドレイン電極８下に形成される第１のソース・ドレイン電極７の周側面７ａが内側に向かってやや後退しても、第１のソース・ドレイン電極７下に形成されるコンタクト層６および半導体薄膜４の周側面６ａ、４ａが急な傾斜面となり、コンタクト層６および半導体薄膜４のサイズを設計上のサイズにさせに近づけることができる。
【００３９】
（その他の実施形態）
図１３に示す工程後に、図６に示すように、上記アルミニウム用エッチング液を用いて第１のソース・ドレイン電極形成用層１４をハーフエッチングし、次いで、上記レジスト用現像液を用いて残存する薄膜の第１のソース・ドレイン電極形成用層１４ａ、コンタクト層形成用層１３および半導体薄膜形成用層１１を同一装置内で連続してエッチングするようにしてもよい。
【００４０】
また、図１３に示す工程後に、図６に示すように、上記アルミニウム用エッチング液を用いて第１のソース・ドレイン電極形成用層１４をハーフエッチングし、次いで、上記レジスト用現像液を用いて、残存する薄膜の第１のソース・ドレイン電極形成用層１４ａをエッチングして除去し、続いて、図９に示すように、コンタクト層形成用層１３をハーフエッチングし、次いで、上記希酢酸を用いて、残存する薄膜のコンタクト層形成用層１３ａおよび半導体薄膜形成用層１１を同一装置内で連続してエッチングするようにしてもよい。
【００４１】
なお、上記実施形態においては、酸化亜鉛層が半導体層である薄膜トランジスタを形成する場合で説明したが、酸化亜鉛が半導体層である場合に限らず、配線、抵抗層を形成する場合等、基板上に酸化亜鉛物を成膜して、エッチングによりパターニングする場合に幅広く適用可能である。
【図面の簡単な説明】
【００４２】
【図１】この発明の第１実施形態としての亜鉛酸化物の加工方法により形成された亜鉛酸化物層を備えた薄膜トランジスタの断面図。
【図２】図１に示す薄膜トランジスタの製造に際し、当初の工程の断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】この発明の第２実施形態としての亜鉛酸化物の加工方法により形成された亜鉛酸化物層を備えた薄膜トランジスタの断面図。
【図６】図５に示す薄膜トランジスタの製造に際し、所定の工程の断面図。
【図７】図６に続く工程の断面図。
【図８】この発明の第３実施形態としての亜鉛酸化物の加工方法により形成された亜鉛酸化物層を備えた薄膜トランジスタの断面図。
【図９】図８に示す薄膜トランジスタの製造に際し、所定の工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】この発明の第１実施形態としての亜鉛酸化物の加工方法により形成された亜鉛酸化物層を備えた薄膜トランジスタの断面図。
【図１２】図１１に示す薄膜トランジスタの製造に際し、所定の工程の断面図。
【図１３】図１２に続く工程の断面図。
【図１４】図１３に続く工程の断面図。
【符号の説明】
【００４３】
１  絶縁基板
２  ゲート電極
３  ゲート絶縁膜
４  半導体薄膜
５  チャネル保護膜
６  コンタクト層
７  ソース・ドレイン電極
１１  半導体薄膜形成用層
１３  コンタクト層形成用層
１４  ソース・ドレイン電極形成用層
１５  レジスト層
１５ｂ  レジストパターン
【図１】
2005285890.tif 000003
【図２】
2005285890.tif 000004
【図３】
2005285890.tif 000005
【図４】
2005285890.tif 000006
【図５】
2005285890.tif 000007
【図６】
2005285890.tif 000008
【図７】
2005285890.tif 000009
【図８】
2005285890.tif 000010
【図９】
2005285890.tif 000011
【図１０】
2005285890.tif 000012
【図１１】
2005285890.tif 000013
【図１２】
2005285890.tif 000014
【図１３】
2005285890.tif 000015
【図１４】
2005285890.tif 000016