(57)【要約】【課題】多チャンネル構成のデジタルアンプ装置において、各チャンネル対応のデジタルアンプ間でのクロック周波数やスイッチング周波数の干渉を回避し、ノイズの発生がなく、音質の劣化を生じない再生音を出力可能にする。【解決手段】各チャンネル対応の複数のデジタルアンプ２１、２２、・・・、２ｎと単一の発振器１２とを有し、複数のデジタルアンプ２１、２２、・・・、２ｎの動作に必要となるクロック信号を単一の発振器１２から供給する。【選択図】  図１
2005051289.tif 000002
【特許請求の範囲】
【請求項１】
各チャンネル対応の複数のデジタルアンプと単一の発振器とを有し、
前記複数のデジタルアンプの動作に必要となるクロック信号を前記単一の発振器から供給することを特徴とする多チャンネル構成のデジタルアンプ装置。
【請求項２】
複数のオーディオ信号が入力され、入力されたオーディオ信号から選択されたオーディオ信号を各チャンネル対応の前記デジタルアンプに出力するシステムコントローラを備え、該システムコントローラの動作に必要となるクロック信号を前記単一の発振器から供給することを特徴とする請求項１に記載の多チャンネル構成のデジタルアンプ装置。
【請求項３】
前記デジタルアンプは、ＰＷＭ変調方式でオーディオ信号を増幅することを特徴とする請求項１または請求項２に記載の多チャンネル構成のデジタルアンプ装置。
【請求項４】
前記デジタルアンプは、ΔΣ変調方式でオーディオ信号を増幅することを特徴とする請求項１〜請求項３のいずれかに記載の多チャンネル構成のデジタルアンプ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多チャンネル構成のデジタルアンプ装置に関する。
【０００２】
【従来の技術】
デジタルアンプ装置はデジタルアンプとともに発振器を内蔵し、この発振器が発生するクロックのタイミングにしたがって、デジタルアンプに入力される信号の処理を制御している（例えば、特許文献１参照）。
また、多チャンネルのオーディオ信号を増幅して、複数のスピーカを別個に駆動する多チャンネル構成のデジタルアンプ装置にあっても、各チャンネルごとのデジタルアンプは、独自に設けられた発振器が発生するクロックにより信号の処理（例えば、オーディオ信号の高速サンプリング）が制御されている。
【特許文献１】特開２０００−１９６３７５号公報
【０００３】
【発明が解決しようとする課題】
しかしながら、多チャンネル構成のデジタルアンプ装置では、各チャンネルごとのデジタルアンプが独自の発振器を持つことから、各デジタルアンプ系統間で各チャンネルのクロック周波数あるいはスイッチング周波数が相互に干渉し合ってノイズの発生を招く場合がある。この結果、各チャンネルの再生音の音質を劣化させてしまうという問題があった。
【０００４】
本発明が解決しようとする課題としては、上述した従来技術において生じているデジタルアンプ系統間で発生するクロック周波数やスイッチング周波数の干渉の防止と、これによる再生音の音質劣化の問題の解決が一例として挙げられる。
【０００５】
【課題を解決するための手段】
請求項１に記載の多チャンネル構成のデジタルアンプ装置は、各チャンネル対応の複数のデジタルアンプと単一の発振器とを有し、前記複数のデジタルアンプの動作に必要となるクロック信号を前記単一の発振器から供給することを特徴とする。
【０００６】
【発明の実施の形態】
以下、本発明の多チャンネル構成のデジタルアンプ装置の実施の形態について図面を参照して説明する。図１は、本発明の実施の形態に係る多チャンネル構成のデジタルアンプ装置を示すブロック図である。なお、図１ではｎ個のチャンネルを持つ構成である。
【０００７】
図１に示すように、多チャンネル構成のデジタルアンプ装置１０は、複数のオーディオ信号が入力され、入力されたオーディオ信号から選択されたオーディオ信号に対して、信号処理を施して出力するシステムコントローラ１１と、このシステムコントローラ１１の出力側に接続された各チャンネル対応の複数のデジタルアンプ２１、２２、・・・、２ｎと、単一の発振器１２と、を備えており、各チャンネル対応のデジタルアンプ２１、２２、・・・、２ｎの出力は、各チャンネル対応のスピーカ４１、４２、・・・、４ｎにそれぞれ電気的に接続され、各スピーカを駆動する。
【０００８】
そして、デジタルアンプ２１、２２、・・・、２ｎの動作に必要となるクロック信号は、発振器１２から供給されるように電気的に接続される。また、システムコントローラ１１の動作に必要となるクロック信号も、発振器１２から供給されるように電気的に接続されていてもよい。
【０００９】
なお、発振器１２はデジタルアンプ２１、２２、・・・、２ｎの駆動タイミングの基準となる１つ（共通）のクロック（例えば１０ＭＨｚ）を発生するものである。
【００１０】
次に、システムコントローラ１１の構成の一例を図２のブロック図に示して説明する。
システムコントローラ１１は、図２に示すように、各種の再生装置からのオーディオ信号を選択する入力セレクター１１１と、入力セレクター１１１によって選択されたオーディオ信号の各チャンネルごとに信号処理を施す信号処理部１１０とが設けられている。
【００１１】
信号処理部１１０は、入力セレクター１１１の出力信号に対して、各チャンネルごとに所望の遅延処理を施すディレー回路１１２と、遅延した信号のオーディオ周波数帯域を分割し、各帯域ごとに通過レベルの増強・減衰を調整するＧＥ／ＰＥＧ（グラフィックイコライザまたはパラメトリックイコライザ）１１３と、出力する信号の音量レベルを調整する音量レベル調整回路１１４とを備えている。
【００１２】
なお、ＧＥ（グラフィックイコライザ）は、予め、オーディオ信号の可聴帯域を複数個に分割し、各分割帯域ごとのレベルを調整するものである。また、ＰＥＧ（パラメトリックイコライザ）は、周波数値、レベル値、Ｑ値を指定することにより、ＤＳＰが指定に応じた周波数になるように調整するものである。このＰＥＧ（パラメトリックイコライザ）は、通過帯域の周波数や周波数帯域幅を独立して可変とすることができ、ＧＥ（グラフィックイコライザ）よりも細部の調整が可能である。
【００１３】
また、各チャンネル対応のデジタルアンプ２１、２２、・・・、２ｎとしては、例えばＰＷＭ変調方式のデジタルアンプやΔΣ変調方式のデジタルアンプが使用できる。
【００１４】
ＰＷＭ変調方式のデジタルアンプの構成を図３に示す。図３に示すように、ＰＷＭ変調方式のデジタルアンプ３０は、デジタル信号を入力とし、コンポーネントに入力される所定規格のインタフェースフォーマットにて伝送されたデジタルオーディオ信号（Ｓ／ＰＤＩＦ）を、ＤＩＲ（デジタルインタフェースレシーバ）８１でＰＣＭ（パルス符号変調）信号に変換した後、このＰＣＭ信号をＰＷＭ変換器８２でＰＷＭ信号に変換する。
【００１５】
また、このＰＷＭ信号は前記と同様のローパスフィルタ等を通して可聴周波数域の音響信号に変換されてスピーカ等へ出力される。この場合にも、ＰＣＭ信号をＰＷＭ信号に変換するプロセスで、ＤＳＰ（デジタルシグナルプロセッサ）構成のＰＷＭ変換器８２においてクロックが必要になる。クロックはクロック発生器８３から供給される。
【００１６】
さらに、ＰＷＭ変調方式のデジタルアンプの一具体例を挙げ、その回路図を図４に示して説明する。
図４に示すＰＷＭ変調方式のデジタルアンプ４０は、入力端子５１に入力されたアナログ信号が、コンパレータ５２の反転入力端子に印加され、非反転入力端子には、三角波キャリア発振器５３から例えば２００ＫＨｚ程度のキャリア信号がクロックとして印加される。
【００１７】
これにより、キャリア信号はアナログ信号により変調されてパルス幅信号に変換される。また、コンパレータ５２から得られたパルス幅信号はドライブアンプ５４を経て、ＮチャンネルＭＯＳ型パワーＦＥＴからなるパルス増幅器５５により増幅される。
【００１８】
この後、チョークコイル５６およびコンデンサからなるフィルタ回路５７により前記キャリアが除去され、出力端子５８に接続されたスピーカ５９を駆動することができる。よって、ＰＷＭ変調では、キャリア信号が時間精度を向上するため変調精度が向上する。
【００１９】
また、各チャンネル対応のデジタルアンプ２１、２２、・・・、２ｎとして、例えば図５に示すΔΣ変調方式のデジタルアンプを使用してもよい。
図５に示すように、ΔΣ変調方式のデジタルアンプ５０は、アナログ信号源６１からの入力オーディオ信号を入力回路６２を介してΔΣ変調回路６３に入力し、このΔΣ変調回路によって、１ビットデジタル信号に変換する。
【００２０】
このΔΣ変調回路６３では、加算器６４により前記入力オーディオ信号と後述の遅延処理されたオーディオ信号との減算を行い、この減算値を積分器・加算器群６５で積分・加算処理し、この積分器・加算器群６５の出力を、量子化器６７によりクロック発生器６６からのクロックに応答して１ビット信号に量子化している。
【００２１】
また、この１ビット信号は遅延器６８で１標本化クロックだけ遅延させ、この遅延された１ビット信号をデジタル／アナログ変換器６９でアナログ信号に変換し、前記加算器６４に入力して前記入力回路６２からの入力オーディオ信号との減算を行う。
【００２２】
このフィードバック制御で得られた量子化器６７からの１ビット信号はスイッチングパワー段の定電圧スイッチ７０に与えられて、前記１ビット信号に対応した所定の定電圧のパルス信号を出力する。
【００２３】
このパルス信号はローパスフィルタ７１でアナログオーディオ信号に復調されて出力され、スピーカ７２（図１のスピーカ４１、４２、・・・、４ｎのいずれかに対応によって音響化される。ビットと粗密情報がオーディオ信号となる１ビットΔΣ変調では、前記クロックに高い時間精度が要求される。
【００２４】
なお、ΔΣ変調方式としては、１ビットΔΣ変調方式の他に、他ビットのΔΣ変調方式もあり、このような他ビットのΔΣ変調方式を採用したデジタルアンプを使用してもよい。
【００２５】
以上のようなＰＷＭ変調方式やΔΣ変調方式等のデジタルアンプは、図１に示すデジタルアンプ２１、２２、・・・、２ｎとして用いられ、各デジタルアンプ２１、２２…２ｎには単一の発振器１２が発生するクロックが供給される。このため、各デジタルアンプ２１、２２、・・・、２ｎはオーバオールでの同期駆動が可能になる。
【００２６】
したがって、本実施の形態に係る多チャンネル構成のデジタルアンプ装置では、システムコントローラ１１に入力された各種の再生装置からのオーディオ信号を入力セレクター１１１によって選択し、各チャンネル対応に設けられた信号処理部１１０にそのオーディオ信号を送り、信号処理部１１０内に設けられたディレー回路１１２、ＧＥ／ＰＥＧ１１３、音量レベル調整回路１１４等により、各デジタルアンプ２１、２２、・・・、２ｎに送出する信号の音量レベル、ディレーや周波数特性（ｆ特）上の調整が施される。
【００２７】
このように、各種調整が施されたオーディオ信号は、各チャンネル対応のデジタルアンプ２１、２２、・・・、２ｎに入力され、これらのデジタルアンプ２１、２２、・・・、２ｎは、発振器１２から共通の周波数のクロックを受けて同期駆動され、各チャンネル単位のデジタルオーディオ信号の前記ＰＷＭ変調やΔΣ変調による処理を行い、増幅されたオーディオ信号を各スピーカ４１、４２、・・・、４ｎへ出力する。
【００２８】
このとき、前記クロックや当該クロックにもとづいて行われるスイッチング動作等の周波数が各チャンネルにおいて同一であるため、各デジタルアンプ２１、２２、・・・、２ｎの系統間でクロック周波数やスイッチング周波数の干渉といった問題を発生することはない。この結果、クロック周波数やスイッチング周波数にもとづくノイズの発生やこれに伴う音質の劣化はない。
【００２９】
以上詳述したように、本実施の形態における多チャンネル構成のデジタルアンプ装置は、各チャンネル対応の複数のデジタルアンプ２１、２２、・・・、２ｎと単一の発振器１２とを有し、複数のデジタルアンプ２１、２２、・・・、２ｎの動作に必要となるクロック信号を単一の発振器１２から供給することにより、各チャンネル対応のデジタルアンプ２１、２２、・・・、２ｎの間でクロック周波数やスイッチング周波数が異なることによって各周波数が干渉し合うという従来の問題を解決できる。
【００３０】
したがって、ノイズの増加を抑えることができるので、デジタルアンプ２１、２２、・・・、２ｎにより増幅されたオーディオ信号出力の音質を向上させることができる。
【００３１】
また、各チャンネル対応のデジタルアンプ２１、２２、・・・、２ｎに専用の発振器をそれぞれ設ける必要がないので、デジタルアンプ２１、２２…２ｎの簡素化、小形化を実現でき、発振器の個数が減るので装置全体のコストを低減できる。
【図面の簡単な説明】
【図１】本発明の実施の形態による多チャンネル構成のデジタルアンプ装置を示すブロック図である。
【図２】図１のシステムコントローラの構成の一例を示すブロック図である。
【図３】図１のデジタルアンプに使用されるＰＷＭ変調方式のデジタルアンプの構成を示す図である。
【図４】ＰＷＭ変調方式のデジタルアンプの一具体例を示す回路図である。
【図５】図１のデジタルアンプに使用されるΔΣ変調方式のデジタルアンプの構成を示す図である。
【符号の説明】
１０  多チャンネル構成のデジタルアンプ装置
１１  システムコントローラ
１２  発振器
２１、２２、・・・、２ｎ  デジタルアンプ
３０、４０  ＰＷＭ変調方式のデジタルアンプ
５０  ΔΣ変調方式のデジタルアンプ
【図１】
2005051289.tif 000003
【図２】
2005051289.tif 000004
【図３】
2005051289.tif 000005
【図４】
2005051289.tif 000006
【図５】
2005051289.tif 000007