(57)【要約】【課題】  下層の電気素子層に対する熱影響の低減が可能であり、歩留まりの向上が可能な半導体装置の製造方法を提供する。【解決手段】  本基板９０上に複数の電気素子層１００，２００，３００が積層された半導体装置１の製造方法であって、第２電気素子層２００を第３電気素子層３００に電気的接続するための上部接続電極２９０を、転写基板上において第２電気素子層２００に形成する工程と、第２電気素子層２００を第１電気素子層１００に電気的接続するための下部接続電極２８０を、転写基板上において第２電気素子層２００に形成する工程と、上部接続電極２９０および下部接続電極２８０が形成された第２電気素子層２００を、転写基板から本基板９０上に転写する工程と、を有する構成とした。【選択図】        図１
2005056985.tif 000002
【特許請求の範囲】
【請求項１】
本基板上に複数の電気素子層が積層された半導体装置の製造方法であって、
中間電気素子層を上部電気素子層に電気的接続するための上部接続電極を、第１転写基板上において前記中間電気素子層に形成する工程と、
前記中間電気素子層を下部電気素子層に電気的接続するための下部接続電極を、前記第１転写基板上において前記中間電気素子層に形成する工程と、
前記上部接続電極および前記下部接続電極が形成された前記中間電気素子層を、前記第１転写基板から前記本基板上に転写する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
本基板上に複数の電気素子層が積層された半導体装置の製造方法であって、
中間電気素子層を下部電気素子層に電気的接続するための下部接続電極を、第１転写基板上において前記中間電気素子層に形成する工程と、
前記下部接続電極が形成された前記中間電気素子層を、前記第１転写基板から前記本基板上に転写する工程と、
前記中間電気素子層を上部電気素子層に電気的接続するための上部接続電極を、前記本基板上において前記中間電気素子層に形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項３】
本基板上に複数の電気素子層が積層された半導体装置の製造方法であって、
中間電気素子層を上部電気素子層に電気的接続するための上部接続電極を、第１転写基板上において前記中間電気素子層に形成する工程と、
前記上部接続電極が形成された前記中間電気素子層を、前記第１転写基板から第２転写基板上に転写する工程と、
前記中間電気素子層を下部電気素子層に電気的接続するための下部接続電極を、前記第２転写基板上において前記中間電気素子層に形成する工程と、
前記上部接続電極および前記下部接続電極が形成された前記中間電気素子層を、前記第２転写基板から前記本基板上に転写する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項４】
前記中間電気素子層を前記本基板上に転写する工程の前に、前記中間電気素子層の動作確認を行う工程を有することを特徴とする請求項１ないし請求項３のいずれかに記載の半導体装置の製造方法。
【請求項５】
複数の前記中間電気素子層を前記本基板上に転写する工程の前に、前記各中間電気素子層の動作確認を行う工程を有することを特徴とする請求項１ないし請求項４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記中間電気素子層を前記本基板上に転写する工程では、前記下部電気素子層との間に異方導電性接着剤を介して前記中間電気素子層を転写することを特徴とする請求項１ないし請求項５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記中間電気素子層を前記本基板上に転写する工程の後に、前記上部接続電極を前記上部電気素子層に電気的接続するための延長電極を、前記本基板上において前記中間電気素子層に形成する工程を有することを特徴とする請求項１ないし請求項６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記延長電極を形成する工程の前に、前記本基板上に転写された前記中間電気素子層の上面に、絶縁膜材料を含む液状体を塗布することにより、絶縁膜を形成する工程を有することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記上部接続電極、前記下部接続電極および／または前記延長電極を形成する工程では、電極材料を含む液状体を液滴吐出装置から吐出することにより、前記上部接続電極、前記下部接続電極および／または前記延長電極を形成することを特徴とする請求項１ないし請求項８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
請求項１ないし請求項９のいずれかに記載の半導体装置の製造方法を使用して製造したことを特徴とする半導体装置。
【請求項１１】
請求項１０に記載の半導体装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、半導体装置および電子機器に関するものである。
【背景技術】
【０００２】
近年、携帯電話機やノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）などの携帯型の電子機器には、小型化および軽量化が要求されている。これにともなって、上述した電子機器における半導体チップの実装スペースが極めて制限されている。したがって、半導体チップにおける電気素子の高密度実装が課題となっている。そこで、電気素子層の積層技術および電気素子基板の積層技術（３次元実装技術）が提案されている。
【０００３】
電気素子層の積層技術は、一の基板の上面に複数の電気素子層を積層する技術である。なお、各電気素子層には隣接する電気素子層との接続電極を形成して、各電気素子層間の導通を確保する。この電気素子層の積層技術によれば、複数の電気素子を非常に高密度に実装することができる。
【０００４】
一方、電気素子基板の積層技術は、電気素子が形成された複数の基板を積層する技術である（例えば、特許文献１参照）。なお、各基板には貫通電極を形成し、隣接する基板の貫通電極を相互に接続して、各基板間の導通を確保する。電気素子基板の積層技術においても、複数の電気素子を高密度に実装することができる。また電気素子基板の積層技術では、各基板を個別に形成して積層するので、半導体装置の製造時間を短縮することができる。
【特許文献１】特開２００２−３０５２８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、電気素子層の積層技術では、上部電気素子層の形成に必要な熱の影響をを、下部電気素子層がすべて受けるという問題がある。なお、電気素子の特性は熱履歴によって容易に変化するので、良好な特性を有する半導体装置の製造が困難になる。また、各電気素子層は連続的に形成されるので、最終的にいずれかの電気素子に欠陥があると半導体装置全体が不良となり、歩留まりが低下するという問題がある。
【０００６】
一方、電気素子基板の積層技術では、各基板に貫通電極を形成するため、高アスペクト比のトレンチを形成する必要があり、トレンチの形成自体およびトレンチ内への導電材料の埋め込みが困難になるという問題がある。これにより、半導体装置の製造コストが上昇するとともに、歩留まりが低下することになる。また、各基板の貫通電極を接続するため、各基板のサイズや貫通電極の形成位置などが制限されるという問題がある。
【０００７】
本発明は、上記課題を解決するためになされたものであり、下部電気素子層に対する熱影響の低減が可能であり、歩留まりの向上が可能であり、高アスペクト比のトレンチを形成する必要もない貫通電極を形成する必要がない半導体装置およびその製造方法の提供を目的とする。
また、信頼性が高く低コストの電子機器の提供を目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の半導体装置の製造方法は、本基板上に複数の電気素子層が積層された半導体装置の製造方法であって、中間電気素子層を上部電気素子層に電気的接続するための上部接続電極を、第１転写基板上において前記中間電気素子層に形成する工程と、前記中間電気素子層を下部電気素子層に電気的接続するための下部接続電極を、前記第１転写基板上において前記中間電気素子層に形成する工程と、前記上部接続電極および前記下部接続電極が形成された前記中間電気素子層を、前記第１転写基板から前記本基板上に転写する工程と、を有することを特徴とする。
この構成によれば、第１転写基板上において中間電気素子層を形成するので、下部電気素子層に対する熱影響を低減することができる。なお、第１転写基板上において上部接続電極を形成してから本基板に転写するので、下部電気素子層に対する熱影響をより低減することができる。また、中間電気素子層を第１転写基板から分離して本基板に積層するので、高アスペクト比のトレンチを形成する必要がない。
【０００９】
また、本基板上に複数の電気素子層が積層された半導体装置の製造方法であって、中間電気素子層を下部電気素子層に電気的接続するための下部接続電極を、第１転写基板上において前記中間電気素子層に形成する工程と、前記下部接続電極が形成された前記中間電気素子層を、前記第１転写基板から前記本基板上に転写する工程と、前記中間電気素子層を上部電気素子層に電気的接続するための上部接続電極を、前記本基板上において前記中間電気素子層に形成する工程と、を有することを特徴とする。
この構成によれば、上記と同様に、下部電気素子層に対する熱影響を低減することができる。また、高アスペクト比のトレンチを形成する必要もない。
【００１０】
また、本基板上に複数の電気素子層が積層された半導体装置の製造方法であって、中間電気素子層を上部電気素子層に電気的接続するための上部接続電極を、第１転写基板上において前記中間電気素子層に形成する工程と、前記上部接続電極が形成された前記中間電気素子層を、前記第１転写基板から第２転写基板上に転写する工程と、前記中間電気素子層を下部電気素子層に電気的接続するための下部接続電極を、前記第２転写基板上において前記中間電気素子層に形成する工程と、前記上部接続電極および前記下部接続電極が形成された前記中間電気素子層を、前記第２転写基板から前記本基板上に転写する工程と、を有することを特徴とする。
この構成によれば、上記と同様に、下部電気素子層に対する熱影響を低減することができる。また、高アスペクト比のトレンチを形成する必要もない。
【００１１】
また、前記中間電気素子層を前記本基板上に転写する工程の前に、前記中間電気素子層の動作確認を行う工程を有することが望ましい。
この構成によれば、中間電気素子層の不良品と他の電気素子層の良品とを積層することがなくなる。したがって、各電気素子層の良品を効率的に使用することが可能になり、半導体装置の歩留まりを向上させることができる。
【００１２】
また、複数の前記中間電気素子層を前記本基板上に転写する工程の前に、前記各中間電気素子層の動作確認を行う工程を有することが望ましい。
この構成によれば、中間電気素子層の中でも不良部分のみを排除することができる。したがって、各電気素子層の良品をより効率的に使用することが可能になり、半導体装置の歩留まりを向上させることができる。
【００１３】
また、前記中間電気素子層を前記本基板上に転写する工程では、前記下部電気素子層との間に異方導電性接着剤を介して前記中間電気素子層を転写することが望ましい。
この構成によれば、中間電気素子層および下部電気素子層を、簡単に機械的接続および電気的接続することができる。
【００１４】
また、前記中間電気素子層を前記本基板上に転写する工程の後に、前記上部接続電極を前記上部電気素子層に電気的接続するための延長電極を、前記本基板上において前記中間電気素子層に形成する工程を有することが望ましい。
この構成によれば、中間電気素子層の電極の上面が平坦化されるので、上部電気素子層との電気的接続を確実に行うことができる。
【００１５】
また、前記延長電極を形成する工程の前に、前記本基板上に転写された前記中間電気素子層の上面に、絶縁膜材料を含む液状体を塗布することにより、絶縁膜を形成する工程を有することが望ましい。
この構成によれば、平坦な絶縁膜を簡単に形成することができる。
【００１６】
また、前記上部接続電極、前記下部接続電極および／または前記延長電極を形成する工程では、電極材料を含む液状体を液滴吐出装置から吐出することにより、前記上部接続電極、前記下部接続電極および／または前記延長電極を形成することが望ましい。
液滴吐出手段によれば、所定量の液滴を所定位置に正確に吐出することができる。したがって、所定形状の上部接続電極、下部接続電極および／または延長電極を、所定位置に正確に形成することができる。また、電極材料を効率的に使用することができる。
【００１７】
一方、本発明の半導体装置は、上述した半導体装置の製造方法を使用して製造したことを特徴とする。
この構成によれば、下部電気素子層に対する熱影響が低減されるので、良好な特性を有する半導体装置を提供することができる。
【００１８】
一方、本発明の電子機器は、上述した半導体装置を備えたことを特徴とする。
これにより、信頼性が高く低コストの電子機器を提供することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。なお本明細書では、基板に対する電気素子層の形成側を上と呼び、その反対側を下と呼ぶことにする。
［第１実施形態］
最初に、本発明の第１実施形態に係る半導体装置およびその製造方法について、図１ないし図９を用いて説明する。図１は、第１実施形態の半導体装置の側面断面図である。本実施形態の半導体装置１は、本基板９０の上面に、複数の電気素子（１２０，２２０等）を備えた電気素子層１００，２００，３００を積層して構成されている。各電気素子層は、ＳＵＦＴＬＡ（Surface Free Technology by Laser Ablation、登録商標）技術を利用して積層する。この技術は、光透過性を有する転写基板の上面に分離層を介して一の電気素子層を形成し、その転写基板および電気素子層を天地逆転させて本基板９０上に配置し、転写基板の外側から光を照射して転写基板を分離し、本基板９０上に電気素子層のみを積層するものである。
【００２０】
［半導体装置］
図２は、図１の左側部分の拡大図である。図２に示すように、本実施形態の半導体装置は、本基板９０の上面に、複数の電気素子層１００，２００，３００を積層して構成されている。なお、以下には３層の電気素子層を積層する場合を例にして説明するが、積層する電気素子層は２層であっても４層以上であってもよい。また本基板９０は、ガラスや石英等の絶縁性を有する剛性材料や、表面に絶縁層を具備した金属などの高熱伝導性を有する剛性材料によって構成されている。なお、すべての電気素子層１００を転写法によって形成する場合には、エポキシ樹脂等によって構成されたフレキシブル基板を本基板９０とすることも可能である。この場合、半導体装置に可撓性を付与することができる。
【００２１】
（下部電気素子層）
本基板９０の上面には、第１電気素子層（下部電気素子層）１００が形成されている。第１電気素子層１００には、電気素子として薄膜トランジスタ１２０が形成されている。その薄膜トランジスタ１２０を含む第１電気素子層１００の具体的な構成について以下に説明するが、第１電気素子層１００の構成は以下に限られるものではない。
【００２２】
本基板９０の上面には、酸化ケイ素（ＳｉＯ２）等の電気絶縁性材料からなる下地膜１０２が形成されている。その下地膜１０２の上面に、多結晶シリコン（ｐ−Ｓｉ）等からなる半導体アイランド１２２が形成されている。その半導体アイランド１２２の両端部には、ソース領域Ｓ１およびドレイン領域Ｄ１が形成されている。また、半導体アイランド１２２の上面を覆うように、酸化ケイ素等の電気絶縁性材料からなるゲート絶縁膜１０４が形成されている。このゲート絶縁膜１０４を挟んで、半導体アイランド１２２の中央部と対峙するように、ゲート電極Ｇ１が形成されている。このゲート電極Ｇ１は、多結晶シリコンや金属材料等によって構成されている。またゲート電極Ｇ１は、半導体アイランド１２２の外側であってゲート絶縁膜１０４の上面に形成された、電極パッド１２４に接続されている。
【００２３】
そのゲート電極Ｇ１および電極パッド１２４の上面を覆うように、酸化ケイ素等の電気絶縁性材料からなる第１層間絶縁膜１０６が形成されている。その第１層間絶縁膜１０６の上面には、ＡｌやＣｕなどの金属材料等からなるコンタクト電極１２６，１２８が形成されている。このコンタクト電極１２６，１２８は、第１層間絶縁膜１０６およびゲート絶縁膜１０４に形成されたコンタクトホールを介して、それぞれソース領域Ｓ１およびドレイン領域Ｄ１に接続されている。さらに、コンタクト電極１２６，１２８の上面を覆うように、酸化ケイ素等の電気絶縁性材料からなる第２層間絶縁膜１０８が形成されている。その第２層間絶縁膜１０８の上面には、ＡｌやＣｕなどの金属材料等からなる上部接続電極１９２，１９４が形成されている。この上部接続電極１９２，１９４は、第１電気素子層１００を第２電気素子層２００に対して電気的に接続するための端子である。上部接続電極１９２は、第２層間絶縁膜１０８および第１層間絶縁膜１０６に形成されたコンタクトホールを介して電極パッド１２４に接続され、薄膜トランジスタ１２０のゲート電極Ｇ１と導通するようになっている。また上部接続電極１９４は、第２層間絶縁膜１０８に形成されたコンタクトホールを介してコンタクト電極１２６に接続され、薄膜トランジスタ１２０のソース領域Ｓ１と導通するようになっている。
【００２４】
（中間電気素子層）
上述した第１電気素子層１００の上層には、異方導電性接着剤１９８を介して、第２電気素子層（中間電気素子層）２００が形成されている。なお、上述したＳＵＦＴＬＡ技術を利用して形成される第２電気素子層２００は、第１電気素子層１００を天地逆転させた構成となっている。その第２電気素子層２００には、電気素子として薄膜トランジスタ２２０が形成されている。その薄膜トランジスタ２２０を含む第２電気素子層２００の具体的な構成について以下に説明するが、第２電気素子層２００の構成は以下に限られるものではない。なお、第２電気素子層２００の各部材の構成材料は、第１電気素子層において対応する部材の構成材料と同様である。
【００２５】
第２電気素子層２００は、下地膜２０２を備えている。その下地膜２０２の下面に、半導体アイランド２２２が形成されている。その半導体アイランド２２２の両端部には、ソース領域Ｓ２およびドレイン領域Ｄ２が形成されている。また、半導体アイランド２２２の下面を覆うように、ゲート絶縁膜２０４が形成されている。このゲート絶縁膜２０４を挟んで、半導体アイランド２２２の中央部と対峙するように、ゲート電極Ｇ２が形成されている。このゲート電極Ｇ２は、半導体アイランド２２２の外側であってゲート絶縁膜２０４の下面に形成された、電極パッド２２４に接続されている。
【００２６】
そのゲート電極Ｇ２および電極パッド２２４の下面を覆うように、第１層間絶縁膜２０６が形成されている。その第１層間絶縁膜２０６の下面には、コンタクト電極２２６，２２８が形成されている。このコンタクト電極２２６，２２８は、コンタクトホールを介して、それぞれソース領域Ｓ２およびドレイン領域Ｄ２に接続されている。さらに、コンタクト電極１２６，１２８の下面を覆うように、第２層間絶縁膜２０８が形成されている。その第２層間絶縁膜２０８の下面には、ＡｌやＣｕなどの金属材料等からなる下部接続電極２８２，２８４が形成されている。その下部接続電極２８２は、第１層間絶縁膜２０６および第２層間絶縁膜２０８に形成されたコンタクトホールを介して電極パッド２２４に接続され、薄膜トランジスタ２２０のゲート電極Ｇ２と導通するようになっている。また下部接続電極２８４は、第２層間絶縁膜１０８に形成されたコンタクトホールを介してコンタクト電極２２６に接続され、薄膜トランジスタ２２０のドレイン領域Ｄ２と導通するようになっている。
【００２７】
上述した第２電気素子層２００の下部接続電極２８２，２８４は、第１電気素子層１００の上部接続電極１９２，１９４と向かい合って配置されている。その第２電気素子層２００と第１電気素子層１００との間には、異方導電性接着剤１９８が配置されている。この異方導電性接着剤１９８は、エポキシ樹脂等からなる熱硬化性接着剤に導電性粒子を分散させたものである。そして、第２電気素子層２００の下面と第１電気素子層１００の上面との間が、上述した熱硬化性接着剤によって固着されている。また、第２電気素子層２００の下部接続電極２８２，２８４と第１電気素子層１００の上部接続電極１９２，１９４との間に、上述した導電性粒子が挟持されて、両者間の導通が確保されている。
【００２８】
一方、上述した下地膜２０２の内部からその上面に接するように、ＡｌやＣｕなどの金属材料等からなる上部接続電極２９２が形成されている。この上部接続電極２９２は、第２電気素子層２００を第３電気素子層３００に対して電気的に接続するための端子である。また下地膜２０２および上部接続電極２９２の上面を覆うように、酸化ケイ素等の電気絶縁性材料からなる保護層２０１が形成されている。その保護層２０１の上面には、ＡｌやＣｕなどの金属材料等からなる延長電極２９３が形成されている。この延長電極２９３は、保護層２０１に形成されたコンタクトホールを介して上部接続電極２９２に接続されている。これにより、上部接続電極２９２が延長電極２９３の形成位置まで延長された状態となっている。
【００２９】
（上部電気素子層）
上述した第２電気素子層２００の上層には、異方導電性接着剤２９８を介して、第３電気素子層（上部電気素子層）３００が形成されている。なお第３電気素子層３００は、第２電気素子層２００と同様に、上述したＳＵＦＴＬＡ技術を利用して形成されている。その第３電気素子層３００には、電気素子として薄膜トランジスタ３２０が形成されている。その薄膜トランジスタ３２０を含む第３電気素子層３００の具体的な構成について以下に説明するが、第３電気素子層３００の構成は以下に限られるものではない。なお、第３電気素子層３００の各部材の構成材料は、第１電気素子層１００および第２電気素子層２００において対応する部材の構成材料と同様である。
【００３０】
第３電気素子層３００は、下地膜３０２を備えている。その下地膜３０２の内部からその上面に接するように、上部接続電極３９２が形成されている。この上部接続電極３９２は、半導体装置１を外部に対して電気的に接続するための端子である。また下地膜３０２および上部接続電極３９２の上面を覆うように、保護層３０１が形成されている。その保護層３０１の上面には、延長電極３９３が形成されている。この延長電極３９３は、保護層３０１に形成されたコンタクトホールを介して上部接続電極３９２に接続されている。これにより、上部接続電極３９２が延長電極３９３の形成位置まで延長された状態となっている。
【００３１】
一方、上述した下地膜３０２の下面には、第２電気素子層２００と同様に、薄膜トランジスタ３２０が形成されている。また下地膜３０２の下層には、ゲート絶縁膜３０４および第１層間絶縁膜３０６が順次形成されている。その第１層間絶縁膜３０６の下面には、ＡｌやＣｕなどの金属材料等からなる中継電極３２４が形成されている。この中継電極３２４は、電気素子から独立して形成してもよいし、薄膜トランジスタ３２０と他の薄膜トランジスタとの配線の一部として形成してもよい。その中継電極３２４は、第１層間絶縁膜３０６、ゲート絶縁膜３０４および下地膜３０２に形成されたコンタクトホールを介して、上述した上部接続電極３９２に接続されている。さらに中継電極３２４の下面を覆うように、第２層間絶縁膜３０８が形成されている。その第２層間絶縁膜２０８の下面には、ＡｌやＣｕなどの金属材料等からなる下部接続電極３８２が形成されている。その下部接続電極２８２は、第２層間絶縁膜３０８に形成されたコンタクトホールを介して、中継電極３２４に接続されている。これにより下部接続電極２８２は、上部接続電極２９２と導通するようになっている。
【００３２】
上述した第３電気素子層３００の下部接続電極３８２は、第２電気素子層２００の延長電極２９３と向かい合って配置されている。そして、第３電気素子層３００と第２電気素子層２００との間には、異方導電性接着剤２９８が配置されている。これにより、第３電気素子層３００の下面と第２電気素子層２００の上面との間が固着されている。また、第３電気素子層３００の下部接続電極３８２と第２電気素子層２００の延長電極２９３との間の導通が確保されている。
本実施形態の半導体装置１は、以上のように構成されている。
【００３３】
［半導体装置の製造方法］
次に、第１実施形態の半導体装置の製造方法について、図３ないし図９を用いて説明する。
（下部電気素子層）
図３は、第１電気素子層１００の形成方法の説明図である。まず、本基板９０の上面に、下地膜１０２を形成する。その下地膜１０２の形成は、ＣＶＤ法やＰＶＤ法、塗布法などによって行うことができる。なお塗布法を用いる場合には、絶縁膜材料を含む液状体として後述するポリシラザンを採用することができる。次に、下地膜１０２の上面に半導体アイランド１２２を形成する。なお、半導体アイランド１２２を多結晶シリコンによって構成する場合には、まずアモルファスシリコンによって半導体アイランドを形成し、これにエキシマレーザ等を照射することによって多結晶化することができる。この場合、本基板９０を石英以外の材料によって構成することも可能である。次に、半導体アイランド１２２の上面を覆うように、ゲート絶縁膜１０４を形成する。そのゲート絶縁膜１０４の形成方法は、下地膜１０２の形成方法と同様である。次に、ゲート絶縁膜１０４の上面に、スパッタ法等によりゲート電極Ｇ１および電極パッド１２４を形成する。ここで、ゲート電極Ｇ１をマスクとして半導体アイランド１２２に不純物をドープし、ソース領域Ｓ１およびドレイン領域Ｄ１を形成することも可能である。
【００３４】
次に、ゲート電極Ｇ１および電極パッド１２４の上面を覆うように、第１層間絶縁膜１０６を形成する。その第１層間絶縁膜１０６の形成方法は、下地膜１０２の形成方法と同様である。次に、第１層間絶縁膜１０６の上面から、半導体アイランド１２２のソース領域Ｓ１およびドレイン領域Ｄ１にかけて、コンタクトホールを形成する。そのコンタクトホールの形成は、後述するフォトリソグラフィ法等によって行う。次に、第１層間絶縁膜１０６の上面に、コンタクト電極１２６，１２８を形成する。そのコンタクト電極１２６，１２８の形成は、後述するように液滴吐出装置から電極材料を吐出することによって行うことができる。なお、コンタクト電極１２６，１２８の形成と同時に、コンタクトホールの内部に電極材料を充填してコンタクトを形成し、コンタクト電極１２６，１２８とソース領域Ｓ１およびドレイン領域Ｄ１との導通を確保する。以上のように、第１電気素子層１００に薄膜トランジスタ１２０を形成する。
【００３５】
次に、コンタクト電極１２６，１２８を覆うように、第２層間絶縁膜１０８を形成する。その第２層間絶縁膜１０８の形成は、ＣＶＤ法やＰＶＤ法、塗布法などによって行うことができる。塗布法は、絶縁膜材料を含む液状体を第１層間絶縁膜１０６の上面に塗布することによって絶縁膜を形成する方法である。その絶縁膜材料を含む液状体として、ポリシラザン（Ｓｉ−Ｎ結合を有する高分子の総称）を採用することができる。その中でも、ポリペルヒドロシラザン［ＳｉＨ2ＮＨ］ｎ等の無機ポリシラザンを使用することが好ましい。このポリシラザンをキシレンなどの液体に混合して、例えばスピンコート等により基板上に塗布する。さらに、水蒸気または酸素を含む雰囲気で塗布膜を熱処理すれば、酸化ケイ素からなる第２層間絶縁膜１０８を形成することができる。このように、塗布法を用いて絶縁膜を形成することにより、平坦な絶縁膜を簡単に形成することができる。特に、ポリシラザンから形成された酸化膜は、ＳＯＧ（Ｓｐｉｎ−Ｏｎ−Ｇｌａｓｓ）膜に比べてクラック耐性が高く、また耐酸素プラズマ性があり、単層でもある程度厚い絶縁膜として使用することができる。
【００３６】
次に、第２層間絶縁膜１０８の上面から、電極パッド１２４およびコンタクト電極１２６の上面にかけて、コンタクトホールを形成する。このコンタクトホールの形成は、フォトリソグラフィ法によって行う。具体的には、まず第２層間絶縁膜１０８の上面全体にレジストを塗布し、そのレジストにコンタクトホールの平面形状に相当する開口部を形成する。次に、そのレジストをマスクとして、フッ素系のガス等により第２層間絶縁膜１０８をドライエッチングする。これにより、第２層間絶縁膜１０８およびゲート絶縁膜１０４を貫通するコンタクトホールが形成される。なお、上述したコンタクト電極１２６，１２８の形成と同時に、第１層間絶縁膜１０６の表面に、電極パッド１２４と導通する中継電極（不図示）を形成してもよい。この場合には、第２層間絶縁膜１０８の上面から中継電極の上面にかけて、第２層間絶縁膜１０８のみを貫通するコンタクトホールを形成すればよい。このように中継電極を形成すれば、コンタクトホールのアスペクト比が小さくなるので、コンタクトホールを容易に形成することができる。
【００３７】
次に、第２層間絶縁膜１０８の上面に、上部接続電極１９２，１９４を形成する。この上部接続電極１９２，１９４の形成は、液滴吐出装置から電極材料を含む液状体を吐出することによって行う。具体的には、まず第２層間絶縁膜１０８の上面全体にレジストを塗布する。なお、形成すべき上部接続電極１９２，１９４の高さよりレジストの厚さが大きくなるようにレジストを塗布する。次に、塗布されたレジストに、上部接続電極１９２，１９４の平面形状に相当する開口部を形成する。そして、レジストの開口部およびコンタクトホールの内部に、電極材料を含む液状体を吐出する。その液状体の吐出は、インクジェット装置等の液滴吐出装置によって行う。その液滴吐出装置は、液室内に充填された液状体に圧力を付与して、液室壁面のノズルから液滴を吐出させる装置である。その圧力付与手段として、液室壁面を液室内外に突出変形させる圧電素子や、液室内に気泡を発生させるヒータ等を採用することができる。この液滴吐出手段によれば、所定量の液滴を所定位置に正確に吐出することができる。したがって、所定形状の上部接続電極１９２，１９４を所定位置に正確に形成することができる。また、電極材料を効率的に使用することができる。
【００３８】
以上には、本基板９０上に第１電気素子層１００を直接形成する場合について述べたが、次述する第２電気素子層と同様に、転写基板上において第１電気素子層１００を形成し、これを本基板９０上に転写してもよい。上述した第１電気素子層１００の各形成工程では加熱をともなうが、転写基板上で第１電気素子層１００を形成することにより、本基板９０に対する熱影響を回避することができる。したがって、本基板９０としてエポキシ樹脂等からなるフレキシブル基板を採用することも可能である。これにより、フレキシブル基板上に半導体装置を直接形成することが可能になり、また可撓性を有する半導体装置を形成することも可能になる。
【００３９】
（中間電気素子層）
図４は、第２電気素子層（中間電気素子層）の形成方法の説明図である。なお、第２電気素子層２００の各部材の形成方法は、第１電気素子層において対応する部材の形成方法と同様である。
第２電気素子層２００は、転写基板２０上に形成する。転写基板２０として、石英等の光透過性材料からなる基板を採用する。その転写基板２０の上面に、まず分離層２２を形成する。分離層２２は、光の照射により層内および／または界面において剥離を生じるものである。分離層２２の構成材料として水素を含有するアモルファスシリコンを採用した場合には、光の照射により水素ガスが発生して分離層２２に剥離を生じさせることができる。また、分離層２２の構成材料としてアミド結合やイミド結合等を有する有機高分子材料を採用した場合には、光の照射により結合部が切断されて分離層２２に剥離を生じさせることができる。これ以外にも、分離層２２の構成材料として、酸化物セラミックスや窒化物セラミックス等を採用することができる。また分離層２２は、ＣＶＤ法やＰＶＤ法、塗布法等により、４０ｎｍ〜１μｍ程度の厚さに形成するのが好ましい。
【００４０】
そして、その分離層２２の上面に、第２電気素子層２００を形成する。具体的には、まず分離層２２の上面に、スパッタ法等により上部接続電極２９２を形成する。次に、その上部接続電極２９２の上面を覆うように、下地膜２０２を形成する。さらに、下地膜２０２の上面から上部接続電極２９２にかけて、コンタクトホールを形成する。このコンタクトホールの形成方法は、第１電気素子層における各コンタクトホールの形成方法と同様である。そして、下地膜２０２の上面に、半導体アイランド２２２を形成する。その際、コンタクトホールの内部にも半導体材料を充填する。さらに、半導体アイランド２２２の端部からコンタクトホールの内部にかけて不純物をドープする。これにより、上部接続電極２９２とのコンタクトと同時にソース領域Ｓ２を形成することができる。その後は、第１電気素子層と同様に第２電気素子層２００を形成する。なお次述するように、転写基板２０から本基板上に第２電気素子層２００を転写して半導体装置を形成するので、図１とは天地逆転した状態で転写基板２０上に第２電気素子層２００を形成する。したがって、第１電気素子層とほぼ同様の手順により第２電気素子層２００を形成することになる。
【００４１】
ここで、以上のように形成された第２電気素子層２００の動作確認を行う。具体的には、薄膜トランジスタ２２０の動作確認や、複数の薄膜トランジスタで構成される回路特性の確認、各種配線の導通確認などを行う。このように、本基板に転写する前に第２電気素子層２００の動作確認を行うことにより、第２電気素子層２００の不良品を、他の電気素子層の良品と接続することがなくなる。これにより、他の電気素子層の良品を廃棄することがなくなり、半導体装置の歩留まりを向上させることができる。
【００４２】
図５は、第２電気素子層の転写方法の説明図である。上記により良品であることが確認された第２電気素子層２００を、転写基板から本基板９０上に転写する。まず、本基板９０上に形成された第１電気素子層１００の上面に、異方導電性接着剤１９８を塗布する。そして、転写基板２０ごと第２電気素子層２００を天地逆転させ、本基板９０上に配置する。その際、第１電気素子層１００の上部接続電極１９２，１９４と第２電気素子層２００の下部接続電極２８２，２８４とを向かい合わせて配置する。さらに、転写基板２０を本基板９０に向かって加圧しつつ、異方導電性接着剤１９８を加熱する。これにより、異方導電性接着剤１９８を構成する熱硬化性樹脂が硬化して、第１電気素子層１００の上面と第２電気素子層２００の下面とが機械的に接続される。また、異方導電性接着剤１９８に含まれる導電性粒子が、第１電気素子層１００の上部接続電極１９２，１９４と第２電気素子層２００の下部接続電極２８２，２８４との間に挟持されて、両者が電気的に接続される。
【００４３】
次に、転写基板２０の上方から光１５を照射する。転写基板２０は光透過性材料によって構成されているので、照射された光１５は転写基板２０を透過して分離層２２に到達する。これにより、分離層２２に剥離を生じさせることができる。なお光１５として、分離層２２を剥離させ易いレーザを採用することが望ましい。特に、短波長域で高エネルギーを出力するエキシマレーザを採用すれば、分離層２２を容易に剥離させることができる。以上により、第２電気素子層２００から転写基板２０を分離することができる。なお、下地膜２０２の上面に分離層２２の構成材料が残留している場合には、エッチングまたは洗浄等によって除去する。これにより、上部接続電極２９２を第２電気素子層２００の上面に露出させることができる。
【００４４】
上述した上部接続電極２９２をそのまま第３電気素子層との電気的接続に使用してもよいが、上部接続電極２９２の上面に凹凸がある場合には、電気的接続の信頼性が低下することになる。そこで、上部接続電極２９２の上方に延長電極を形成することが望ましい。この場合、まず図６に示すように、下地膜２０２の上面に酸化ケイ素等の電気絶縁性材料からなる保護層２０１を形成する。この保護層２０１の形成方法は、第１電気素子層１００における各絶縁膜の形成方法と同様である。次に図７に示すように、保護層２０１の上面から上部接続電極２９２にかけてコンタクトホールを形成する。このコンタクトホールの形成方法は、第１電気素子層１００における各コンタクトホールの形成方法と同様である。そして、保護層２０１の表面に、ＡｌやＣｕ等の導電性材料からなる延長電極２９３を形成する。この延長電極２９３の形成方法は、第１電気素子層１００における各電極の形成方法と同様である。このように、上部接続電極２９２の上方に延長電極２９３を形成すれば、電極の上面を平坦化することが可能になり、第３電気素子層との電気的接続を確実に行うことができる。
【００４５】
以上には、転写基板２０上においてあらかじめ上部接続電極２９２を形成しておく場合について述べた（図４参照）。しかし、転写基板から本基板上に第２電気素子層を転写した後に、上部接続電極を形成することも可能である。この場合、図８に示すように、分離層２２の上面に上部接続電極を設けることなく下地膜２０２を形成し、また下地膜２０２にコンタクトホールを設けることなく半導体アイランドを形成する。したがって、第１電気素子層とほとんど同様の手順により第２電気素子層２００ｂを形成することになる。その後、図５と同様に、転写基板２０から本基板上に第２電気素子層２００ｂを転写する。さらに、下地膜２０２の上面からソース領域Ｓ２にかけてコンタクトホールを形成する。このコンタクトホールの形成方法は、第１電気素子層１００における各コンタクトホールの形成方法と同様である。そして、下地膜２０２の上面に上部接続電極を形成し、ソース領域Ｓ２との導通を確保する。この上部接続電極の形成方法は、第１電気素子層１００における各電極の形成方法と同様である。以上のように、第２電気素子層を転写した後に上部接続電極を形成すれば、上部接続電極の上面は平坦面となるので、延長電極を形成する必要がない。
【００４６】
（上部電気素子層）
図９は、第３電気素子層（上部電気素子層）の形成方法の説明図である。なお、第３電気素子層３００の各部材の形成方法は、第１電気素子層および第２電気素子層において対応する部材の形成方法と同様である。
第３電気素子層３００は、第２電気素子層と同様に、転写基板３０上に形成する。具体的には、まず転写基板３０の上面に分離層３２を形成する。次に、分離層３２の上面に、上部接続電極３９２を形成する。その後は、第２電気素子層と同様に薄膜トランジスタ３２０を形成する。そして、第１層間絶縁膜３０６の表面から上部接続電極３９２にかけて、コンタクトホールを形成する。このコンタクトホールの形成方法は、第１電気素子層１００における各コンタクトホールの形成方法と同様である。さらに、第１層間絶縁膜３０６の表面に、ＡｌやＣｕ等の導電性材料からなる中継電極３２４を形成する。この中継電極３２４の形成方法は、第１電気素子層における各電極の形成方法と同様である。その後、中継電極３２４の上方に、第２層間絶縁膜３０８および下部接続電極３８２を形成する。これにより、下部接続電極３８２は上部接続電極３９２と導通する。なお、中継電極３２４を介することなく、下部接続電極３８２を上部接続電極３９２に直接接続することによって貫通電極を形成してもよい。この場合でも、コンタクトホールの深さは第３電気素子層３００の厚さと同等であるから、コンタクトホールのアスペクト比を低く抑えることができる。
【００４７】
ここで、上記のように形成された第３電気素子層３００の動作確認を行う。具体的には、薄膜トランジスタ３２０の動作確認や、各種配線の導通確認などを行う。このように、本基板に転写する前に第３電気素子層３００の動作確認を行うことにより、第３電気素子層３００の不良品を、他の電気素子層の良品と積層することがなくなる。したがって、各電気素子層の良品を効率的に使用することが可能になり、半導体装置の歩留まりを向上させることができる。
【００４８】
そして、良品であることが確認された第３電気素子層３００を、図１に示すように本基板９０上に転写する。その具体的な方法は、第２電気素子層２００の場合と同様である。すなわち、第２電気素子層の上面に異方導電性接着剤２９８を塗布する。次に、転写基板ごと第３電気素子層を天地逆転させ、本基板９０上に配置する。そして、異方導電性接着剤２９８を加熱および加圧することにより、第２電気素子層２００と第３電気素子層３００とを機械的および電気的に接続する。次に、第３電気素子層から転写基板を分離する。さらに必要に応じて、上部接続電極３９２の上方に保護層３０１および延長電極３９３を形成する。なお第２電気素子層２００の場合と同様に、転写基板から本基板９０上に第３電気素子層を転写した後に、上部接続電極３９２を形成することも可能である。
以上により、本実施形態の半導体装置１が完成する。
【００４９】
なお本実施形態では、一の電気素子層を１回の転写で形成する場合について説明した。しかしながら、複数回の転写により一の電気素子層を形成することも可能である。この場合、転写基板上において一の電気素子層の構成部分を形成し、本実施形態と同様に本基板上に転写する。例えば、図１の右側に示すように、第２電気素子層２００の構成部分である電気素子２２１を、電気素子２２０とは別個に第１電気素子層１００の上面に転写する。なお、電気素子２２０と電気素子２２１との間に生じた隙間には保護層２０１を形成する。この場合、上述した塗布法により絶縁材料を含む液状体を塗布すれば、各電気素子２２０，２２１の隙間から上面にかけて保護層２０１を形成することができる。その後、上述したように延長電極を形成すればよい。なお、各構成部分を転写する前に、各構成部分ごとに動作確認を行う。これにより、動作不良が確認された構成部分のみを廃棄して、他の構成部分を効率的に使用することができる。したがって、一の電気素子層を１回の転写で形成する場合よりも、歩留まりを向上させることができる。
【００５０】
以上に詳述したように、本実施形態の半導体装置の製造方法は、転写基板上において第２電気素子層に上部接続電極を形成する工程と、転写基板上において第２電気素子層に下部接続電極を形成する工程と、転写基板から本基板上に第２電気素子層を転写する工程とを有する構成とした。この構成によれば、転写基板上において第２電気素子層を形成するので、第１電気素子層に対する熱影響を低減することができる。なお、転写基板上において上部接続電極および下部接続電極を形成してから本基板に転写するので、本基板上において上部接続電極および下部接続電極を形成する必要がなく、第１電気素子層に対する熱影響をより低減することができる。したがって、熱履歴による電気素子の特性変化が小さくなり、良好な特性を有する半導体装置を提供することができる。また、本基板に対する熱影響も低減されるので、本基板を融点の低い材料で構成することができる。例えば、エポキシ樹脂等からなるフレキシブル基板を本基板とすることも可能になり、フレキシブル基板の表面に３次元実装された半導体装置を直接形成することができる。
【００５１】
また、中間電気素子層を第１転写基板から分離して本基板に積層するので、貫通電極を形成するため基板に高アスペクト比のトレンチを形成する必要がない。したがって、半導体装置の製造コストの上昇を抑制することが可能になり、また半導体装置の歩留まりを向上させることができる。さらに、各基板に貫通電極を形成する必要がないので、各基板のサイズや貫通電極の形成位置などの制限を解消することができる。
【００５２】
［第２実施形態］
次に、本発明の第２実施形態に係る半導体装置およびその製造方法について、図１０ないし図１２を用いて説明する。第２実施形態の半導体装置の製造方法は、第１転写基板上において第２電気素子層に上部接続電極を形成する工程と、第１転写基板から第２転写基板上に第２電気素子層を転写する工程と、第２転写基板上において第２電気素子層に下部接続電極を形成する工程と、第２転写基板から本基板上に第２電気素子層を転写する工程とを有する点で、第１実施形態と異なっている。これにともなって、第２電気素子層における上部接続電極および下部接続電極の構成が、第１実施形態と異なっている。なお、第１実施形態と同様の構成となる部分については、その説明を省略する。
【００５３】
図１０は、第２実施形態における第２電気素子層の形成方法の第１説明図である。第２電気素子層２００ｃは、図８に示す第１実施形態の変形例と同様に、第１転写基板２０上に形成する。なお、図４に示す第１実施形態では第２電気素子層２００の下方に上部接続電極２９２を形成したが、図１０に示す第２実施形態では第２電気素子層２００ｃの上方に上部接続電極２９２を形成する。そこで、第２層間絶縁膜２０８を形成した後に、第２層間絶縁膜２０８の上面からコンタクト電極２２６にかけてコンタクトホールを形成する。さらに、コンタクト電極２２６へのコンタクトを形成しつつ、第２層間絶縁膜２０８の上面に上部接続電極２９２を形成する。これにより、ソース領域Ｓ２と導通可能な上部接続電極２９２が形成される。なお上部接続電極２９２は、図２に示す第３電気素子層３００の下部接続電極３８２との接続位置まで延長形成されている。
【００５４】
図１１は、第２実施形態における第２電気素子層の形成方法の第２説明図である。上記のように形成された第２電気素子層２００ｃを、第１転写基板上から第２転写基板２５に転写する。第２転写基板２５として、石英等の光透過性材料からなる基板を採用する。また、第２転写基板２５の上面に分離層２７を形成する。さらに、分離層２７の上面に接着剤２９を塗布する。そして、第１転写基板から第２転写基板２５上に第２電気素子層２００ｃを転写する。なお接着剤２９として、熱可塑性樹脂を主成分とするものを使用することができる。この接着剤２９を可塑化させて分離層２７の上面に塗布し、第２電気素子層２００ｃを転写した後に接着剤を硬化させれば、第２転写基板２５上に第２電気素子層を固着させることができる。
【００５５】
次に、第２転写基板２５上において下部接続電極２８２，２８４を形成する。具体的には、まず下地膜２０２の上面から、薄膜トランジスタ２２０のドレイン領域Ｄ２および電極パッド２２４にかけて、コンタクトホールを形成する。さらに、ドレイン領域Ｄ２および電極パッド２２４へのコンタクトを形成しつつ、下地膜２０２の上面に下部接続電極２８２，２８４を形成する。これにより、ドレイン領域Ｄ２およびゲート電極Ｇ２と導通する下部接続電極２８２，２８４が形成される。なお下部接続電極２８４は、図２に示す第１電気素子層１００の上部接続電極１９４との接続位置まで延長形成されている。
【００５６】
図１２は、第２実施形態における第２電気素子層の転写方法の説明図である。上記のように形成された第２電気素子層２００ｃを、第２転写基板から本基板９０上に転写する。すなわち、第１実施形態と同様に、異方導電性接着剤１９８を介して第１電気素子層１００と第２電気素子層２００ｃとを固着する。なお、図１１に示す接着剤２９として熱可塑性樹脂を主成分とするものを採用した場合には、熱硬化性樹脂等を主成分とする異方導電性接着剤１９８を硬化させる過程で接着剤２９を可塑化させることができる。これにより、第２電気素子層２００ｃから第２転写基板を分離することができる。なお、第２電気素子層２００ｃの上面に接着剤が残留している場合には、溶剤等により溶解して除去する。
【００５７】
以上に詳述したように、第２実施形態の半導体装置の製造方法では、第１転写基板上において第２電気素子層に上部接続電極を形成し、第２転写基板上において第２電気素子層に下部接続電極を形成する構成とした。これにより、上部接続電極および下部接続電極を容易に形成することができる。これに加えて、第２実施形態においても第１実施形態と同様の効果を奏することができる。
【００５８】
［電子機器］
次に、上述した半導体装置を備えた電子機器の例について、図１３を用いて説明する。図１３は携帯電話の斜視図である。上述した半導体装置は、携帯電話３０００の筐体内部に配置されている。上述した半導体装置は良好な特性を有するものであるから、信頼性の高い携帯電話３０００を提供することができる。また、低コストの携帯電話３０００を提供することができる。
【００５９】
なお上述した半導体装置は、携帯電話以外にも種々の電子機器に適用することが可能である。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に、本実施形態の半導体装置を適用することができる。
【００６０】
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【図面の簡単な説明】
【００６１】
【図１】第１実施形態の半導体装置の側面断面図である。
【図２】図１の左側部分の拡大図である。
【図３】第１電気素子層の形成方法の説明図である。
【図４】第２電気素子層の形成方法の説明図である。
【図５】第２電気素子層の転写方法の説明図である。
【図６】絶縁膜の形成方法の説明図である。
【図７】延長電極の形成方法の説明図である。
【図８】第２電気素子層の形成方法の変形例の説明図である。
【図９】第３電気素子層の形成方法の説明図である。
【図１０】第２実施形態における第２電気素子層の形成方法の第１説明図である。
【図１１】第２実施形態における第２電気素子層の形成方法の第２説明図である。
【図１２】第２実施形態における第２電気素子層の転写方法の説明図である。
【図１３】本発明の電子機器の一例である携帯電話の斜視図である。
【符号の説明】
【００６２】
１半導体装置  ９０本基板  １００第１電気素子層  １２０，１２１電気素子  ２００第２電気素子層  ２２０，２２１電気素子  ２８０下部接続電極  ２９０上部接続電極  ３００第３電気素子層
【図１】
2005056985.tif 000003
【図２】
2005056985.tif 000004
【図３】
2005056985.tif 000005
【図４】
2005056985.tif 000006
【図５】
2005056985.tif 000007
【図６】
2005056985.tif 000008
【図７】
2005056985.tif 000009
【図８】
2005056985.tif 000010
【図９】
2005056985.tif 000011
【図１０】
2005056985.tif 000012
【図１１】
2005056985.tif 000013
【図１２】
2005056985.tif 000014
【図１３】
2005056985.tif 000015