(57)【要約】【課題】  記憶素子と電気的に接続されたビット線の周囲、特にその上面に磁力線集中のためのクラッド構造を容易かつ精度良く形成でき、メモリ部のサイズの縮小も可能な磁気記憶装置と、その製造方法を提供すること。【解決手段】  ビット線１１が絶縁層５６に形成された凹部（配線溝６９）内に埋め込まれており、ビット線１１の上部に、バリアメタル層７０及び軟磁性体層７１が無電解めっきによって積層されていることを特徴とする、ＭＲＡＭ等の磁気記憶装置と、その製造方法。【選択図】          図２
2005285932.tif 000002
【特許請求の範囲】
【請求項１】
第１配線と、
トンネル絶縁層を強磁性体で挟持してなり、第１絶縁層によって前記第１配線と電気  的に絶縁された磁気抵抗効果型の記憶素子と、
前記記憶素子を覆う第２絶縁層と、
前記記憶素子と電気的に接続され、前記記憶素子を間にして前記第１配線と立体的に  交差した状態で前記第２絶縁層に埋め込まれている第２配線と、
前記第２配線の側部及び上部に形成された少なくとも拡散バリア層及び軟磁性体層と
を有する、不揮発性の磁気記録装置において、
前記第１配線及び前記第２配線のうち少なくとも前記第２配線が、絶縁層に形成され  た凹部内に埋め込まれており、
前記第２配線の上部に、少なくとも拡散バリア層及び軟磁性体層が無電解めっきによ  って積層されていること
を特徴とする、磁気記憶装置。
【請求項２】
少なくとも前記拡散バリア層及び軟磁性体層が、前記凹部の上面よりも低い位置に埋め込まれた前記第２配線上に積層されている、請求項１に記載した磁気記憶装置。
【請求項３】
前記拡散バリア層と前記軟磁性体層との積層構造上に、前記凹部の上面まで絶縁性拡散バリア層が埋め込まれている、請求項２に記載した磁気記憶装置。
【請求項４】
前記第１配線及び前記第２配線のうち少なくとも前記第２配線の外周部において、前記凹部の内壁面上に少なくとも軟磁性体層が形成されている、請求項１に記載した磁気記憶装置。
【請求項５】
前記第１配線及び前記第２配線の各外周部において、前記凹部の内壁面上に前記軟磁性体層と拡散バリア層とが積層され、前記軟磁性体層及び前記拡散バリア層のうち少なくとも前記軟磁性体層が無電解めっきによって形成されている、請求項４に記載した磁気記憶装置。
【請求項６】
前記第１配線及び前記第２配線が銅又は銅合金からなっている、請求項１に記載した磁気記憶装置。
【請求項７】
前記第１配線及び前記第２配線にそれぞれ電流を流すことによって誘起される磁界で前記記憶素子の記憶層を所定方向に磁化して情報を書き込み、この書き込み情報を前記トンネル絶縁層を介してのトンネル磁気抵抗効果によって読み出すように構成された磁気ランダムアクセスメモリである、請求項１に記載した磁気記憶装置。
【請求項８】
第１配線を形成する工程と、
トンネル絶縁層を強磁性体で挟持してなり、第１絶縁層によって前記第１配線と電気  的に絶縁された磁気抵抗効果型の記憶素子を形成する工程と、
前記記憶素子を覆う第２絶縁層を形成する工程と、
前記記憶素子と電気的に接続され、前記記憶素子を間にして前記第１配線と立体的に  交差した第２配線を前記第２絶縁層に埋め込む工程と、
前記第２配線の側部及び上部に、少なくとも拡散バリア層及び軟磁性体層を形成する  工程と
を有する、不揮発性の磁気記憶装置の製造方法において、
前記第１配線及び前記第２配線のうち少なくとも前記第２配線を、絶縁層に形成され  た凹部内に埋め込む工程と、
前記第２配線の上部に、少なくとも拡散バリア層及び軟磁性体層を無電解めっきによ  って形成する工程と
を有することを特徴とする、磁気記憶装置の製造方法。
【請求項９】
前記凹部内に埋め込んだ前記第２配線をエッチングによって前記凹部の上面よりも低い位置に埋め込み、この第２配線上に少なくとも前記拡散バリア層及び軟磁性体層を積層する、請求項８に記載した磁気記憶装置の製造方法。
【請求項１０】
前記拡散バリア層と前記軟磁性体層との積層構造上に絶縁性拡散バリア層を形成し、化学的機械研磨によって前記凹部の上面まで前記絶縁性拡散バリア層を埋め込む、請求項９に記載した磁気記憶装置の製造方法。
【請求項１１】
前記拡散バリア層及び前記軟磁性体層を形成した後に、洗浄及びパーティクル除去のためのクリーニングを行う、請求項９に記載した磁気記憶装置の製造方法。
【請求項１２】
少なくとも前記第２配線のエッチング、前記拡散バリア層の形成、前記軟磁性体層の形成、及び前記クリーニングを湿式法によって行う、請求項１１に記載した磁気記憶装置の製造方法。
【請求項１３】
前記第１配線及び前記第２配線のうち少なくとも前記第２配線の外周部において、前記凹部の内壁面上に少なくとも軟磁性体層を形成する、請求項８に記載した磁気記憶装置の製造方法。
【請求項１４】
前記第１配線及び前記第２配線の各外周部において、前記凹部の内壁面上に前記軟磁性体層と拡散バリア層とを積層し、前記軟磁性体層及び前記拡散バリア層のうち少なくとも前記軟磁性体層を無電解めっきによって形成する、請求項１３に記載した磁気記憶装置の製造方法。
【請求項１５】
前記第１配線及び前記第２配線を銅又は銅合金によって形成する、請求項８に記載した磁気記憶装置の製造方法。
【請求項１６】
前記第１配線及び前記第２配線にそれぞれ電流を流すことによって誘起される磁界で前記記憶素子の記憶層を所定方向に磁化して情報を書き込み、この書き込み情報を前記トンネル絶縁層を介してのトンネル磁気抵抗効果によって読み出すように構成された磁気ランダムアクセスメモリを製造する、請求項８に記載した磁気記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気記憶装置及びその製造方法に関し、詳しくは強磁性体のスピン方向が平行もしくは反平行となることによって抵抗値が変化することを利用して情報を記憶する不揮発性の磁気記憶装置及びその製造方法に関するものである。
【背景技術】
【０００２】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及にともない、これを構成するメモリ素子やロジック素子等の素子には、高集積化、高速化、低消費電力化など、一層の高性能化が要求されている。特に不揮発性メモリはユビキタス時代に必要不可欠の素子と考えられている。
【０００３】
例えば、電源の消耗やトラブルが生じたり、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリは個人の重要な情報を保護することができる。そして、不揮発性メモリの高密度化、大容量化は、可動部分の存在により本質的に小型化が不可能なハードディスクや光ディスクに置き換わる技術として、ますます重要になってきている。
【０００４】
また、最近の携帯機器は、不要な回路ブロックをスタンバイ状態にしてでき得る限り消費電力を抑えようと設計されているが、高速ネットワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリの無駄を無くすことができる。また、電源を入れると瞬時に起動できる、いわゆるインスタント・オン機能も、高速の大容量不揮発性メモリが実現できれば可能になってくる。
【０００５】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferro Electric Random Access Memory）などがあげられる。しかしながら、フラッシュメモリは、書き込み速度がμ秒の桁であるために遅いという欠点がある。また、構造が複雑なために高集積化が困難であり、しかも、アクセス時間が１００ｎｓ程度と遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が１０12〜１０14回で、完全にスタティックランダムアクセスメモリやダイナミックランダムアクセスメモリに置き換わるには、耐久性が低いという問題が指摘されている。また、強誘電体キャパシタの微細加工が難しいという課題も指摘されている。
【０００６】
これらの欠点を有さない不揮発性メモリとして注目されているのが、ＭＲＡＭ（Magnetic Random Access Memory ）もしくはＭＲ（Magneto Resistance）メモリと呼ばれる磁気メモリであり、近年のトンネル磁気抵抗効果素子（以下、ＴＭＲ：という、ＴＭＲはTunnel Magnetic Resistanceの略）材料の特性向上により、注目を集めるようになってきている（例えば、Wang et al.,IEEE Trans. Magn. 33 (1997) p4498-4512 参照）。また、ＭＲＡＭは配線部に記憶素子を形成することから、記憶部搭載の大きな自由度、容易なインテグレーション、ロジック回路との容易な混載、ＣＭＯＳプロセスとのコンパティビリティー等の点で優れている。
【０００７】
ＭＲＡＭは、構造が単純であるために、高集積化が容易であり、また磁気モーメントの回転により記憶を行うために、書き換え回数が大であると予測されている。また、アクセス時間についても、非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることが報告されている（例えば、R.Scheuerlein et al, ISSCC Digest of Papers (Feb.2000) p128-129参照）。また、ＧＭＲ効果により高出力が得られるようになった現在では、大きく改善されてきている。
【０００８】
こうしたＭＲＡＭについて更に詳細に説明すると、図１６に概略的に示すように、ＭＲＡＭのメモリセルの記憶素子となるＴＭＲ素子１０は、磁化方向が固定された磁化固定層２６と、磁化が比較的容易に回転する記憶層２とがトンネルバリア層３を介して積層された構造からなるメモリ素子である。
【０００９】
記憶層２と磁化固定層２６には、ニッケル、鉄又はコバルト、或いはこれらの合金からなる強磁性体が用いられ、またトンネルバリア層３はアルミニウム、マグネシウム、シリコン等の酸化物又は窒化物等の絶縁体からなっていて、記憶層２と磁化固定層２６との磁気的結合を切るとともに、トンネル電流を流すための役割を担う。
【００１０】
図示省略したが、磁化固定層２６は第１の磁化固定層と第２の磁化固定層とを有し、これらが反強磁性的に結合するようなルテニウム、銅、クロム、金、銀などの導体層が両磁化固定層間に挟持されていてよく、また第２の磁化固定層は、鉄、ニッケル、白金、イリジウム、ロジウムなどのマンガン合金、コバルトやニッケル酸化物などの反強磁性体層と接していて、これらの層間に働く交換相互作用によって、第２の磁化固定層は強い一方向の磁気異方性を持つことになる。
【００１１】
メモリセルにおいては、例えばｐ型シリコン半導体基板１３内に形成されたｐ型ウェル領域内に形成されたゲート絶縁膜１５、ゲート電極１６、ソース領域１７、ドレイン領域１８よりなるｎ型の読み出し用電界効果トランジスタ１９が配置され、その上部に、書き込み用ワード線１２、ＴＭＲ素子１０、ビット線１１が配置されている。ＴＭＲ素子１０は、最上層の導電層を介してビット線１１に接続され、また下部では絶縁層を介してワード線１２が設けられている。ソース領域１７には、ソース電極２０を介してセンスライン２１が接続されている。電界効果トランジスタ１９は、読み出しのためのスイッチング素子として機能し、ワード線１２とＴＭＲ素子１０との間から引き出された読み出し用配線２２がドレイン電極２３を介してドレイン領域１８に接続されている。なお、トランジスタ１９は、ｎ型又はｐ型電界効果トランジスタであってよいが、その他、ダイオード、バイポーラトランジスタ、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）等、各種のスイッチング素子が使える。
【００１２】
図１７は、ＭＲＡＭの等価回路図を示すが、相互に交差するビット線１１及び書き込み用ワード線１２を有し、これらの書き込み線の交点には、記憶素子１０と共に、記憶素子１０に接続されて読み出しの際に素子選択を行う電界効果トランジスタ１９及びセンスライン２１を有する。センスライン２１は、センスアンプ２３に接続され、記憶された情報を検出する。なお、図中の２４は双方向の書き込み用ワード線電流駆動回路、２５はビット線電流駆動回路である。
【００１３】
図１８は、ＭＲＡＭの書き込み条件を示すアステロイド曲線であって、印加された磁化容易軸方向磁界ＨEA及び磁化困難軸方向磁界ＨHAによる記憶層磁化方向の反転しきい値を示している。このアステロイド曲線の外部に、相当する合成磁界ベクトルが発生すると、磁界反転を生じるが、アステロイド曲線の内部の合成磁界ベクトルは、その電流双安定状態の一方からセルを反転させることはない。また、電流を流しているワード線及びビット線の交点以外のセルにおいても、ワード線又はビット線単独で発生する磁界が印加されるため、それらの大きさが一方向反転磁界ＨK以上の場合は、交点以外のセルの磁化方向も反転してしまうため、合成磁界が図中の灰色の領域にある場合のみに、選択されたセルを選択書き込みが可能となるようにしておく。
【００１４】
このように、ＭＲＡＭでは、ビット線とワード線の２本の書き込み線を使用することにより、アステロイド磁化反転特性を利用して、指定されたメモリセルだけが磁性スピンの反転により書き込むことが一般的である。単一記憶領域における合成磁化は、それに印加された磁化容易軸方向磁界ＨＥＡと磁化困難軸方向磁界ＨＨＡとのベクトル合成によって決まる。ビット線を流れる書き込み電流は、セルに磁化容易軸方向の磁界ＨＥＡを印加し、またワード線を流れる電流は、セルに磁化困難軸方向の磁界ＨＨＡを印加する。
【００１５】
図１９は、ＭＲＡＭの読み出し動作を説明するものである。即ち、上記したように、情報の書き込みは、マトリックス状に配線したビット線１１とワード線１２との交点の合成磁場によってセルの磁性スピンを反転させて、その向きを“１”、“０”の情報として記録する。また、読み出しは、磁気抵抗効果を応用したＴＭＲ効果を利用して行なうが、ＴＭＲ効果とは、磁性スピンの向きによって抵抗値が変化する現象であり、磁性スピンが反平行の抵抗の高い状態と、磁性スピンが平行の抵抗の低い状態により、情報の“１”、“０”を検出する。この読み出しは、ワード線１２とビット線１１との間に読み出し電流（トンネル電流）を流し、上記の抵抗の高低に応じた出力を上記した読み出し用電界効果トランジスタ１９を介してセンスライン２１に読み出すことによって行う。
【００１６】
図２０及び図２１（図１９のＸ−Ｘ線に沿う断面図）には、ＭＲＡＭの要部をより詳細に示す。
【００１７】
これらの図は、メモリ部に配置される多数のメモリセルの１つを示し、上記したように、各メモリセルには、例えばｐ型シリコン半導体基板１３内に形成されたｐ型ウェル領域１４に、ドレイン電極２３、ドレイン領域１８、ゲート電極１６、ゲート絶縁膜１５、ソース領域１７、及びソース電極２０からなるｎ型の読み出し用電界効果型トランジスタ１９が設けられ、その上部にセンスライン２１、書き込み用ワード線１２、ＴＭＲ素子１０、及びビット線１１が配置されている。
【００１８】
ＴＭＲ素子１０は層間絶縁膜５０の上に設けられるが、スパッタ法などによって、読み出し用配線２２となる下地電極層としてのタンタル層の上に、反強磁性体層としての白金−マンガン合金層と、第２の磁化固定層としての鉄−コバルトの合金層と、磁性層を反強磁性的に結合する導体層としてのルテニウム層と、第１の磁化固定層としての鉄−コバルトの合金層とを積層した磁化固定層２６が形成され、更にこの上に、トンネルバリア層３として酸化アルミニウム層、磁化自由層２として鉄−コバルト−ホウ素合金層（ＣｏＦｅ−３０Ｂ）が形成され、トップコート層（図示省略）としてタンタル層が形成されている。読み出し用配線２２には、下地電極層と共に磁化固定層２６も用いられてよいが、この読み出し用配線２２は、ＴＭＲ素子１０の読み出し電流を接続プラグ２７及び読み出し用ランド２８を経て、読み出し用トランジスタ１９のドレイン電極２３に伝達する働きをする。なお、図中の４２、４４、４６、５０、５４、５６はそれぞれ層間絶縁膜であり、ビット線１１上の絶縁膜６８は更に上層配線が存在する場合には層間絶縁膜となる。また、各トランジスタ間は絶縁層４１によりアイソレーションされている。
【００１９】
一方、周辺回路部には、ビット線駆動トランジスタ３０（図２０）と、ワード線駆動トランジスタ４０（図２１）とが設けられている。これらのトランジスタ３０、４０は、上記した読み出し用トランジスタ１９と同様に構成され、ソース電極３６を接続したソース領域３５と、ドレイン電極３１を接続したドレイン領域３２との間に、ゲート絶縁膜３３を介してゲート電極３４が設けられている。ドレイン電極３１は、ランド３７を介してビット線１１又はワード線１２に接続されている。
【００２０】
上記したように、ＭＲＡＭは、今までの電子(電気)による記憶機能とは異なり、磁化方向の変動により生じる磁気抵抗変化を記憶媒体とする装置であり、磁化方向変化の応答を電子伝導の応答と同等の速度で動作させる必要がある。ＭＲＡＭのＴＭＲ素子の磁化方向はメタル配線に流れる電流により変化する。即ち、配線に電流が流れることにより、配線を中心に磁界が発生する。その磁界をＴＭＲ素子（以下、ＭＲＡＭ素子と称することがあり、これはＭＴＪとも称される。）が検知し、ＴＭＲ素子内の磁性体が配線から発生した磁界方向にリンクした方向に磁化される。磁性体が磁化されると、磁気抵抗を発生するため、その磁気抵抗を電圧、電流変化として読み取る。発生した磁界を効率良くＴＭＲ素子に導引することが重要であり、ＴＭＲ素子の動作速度及び感度を決定するものと予想される。効率良く磁界をＴＭＲ素子に導引するための因子としては、（Ｉ）強い磁界の発生、（II）磁界発散の低減、（III）ＭＲＡＭ素子の強磁界部への設置、（IV）高感度なＭＲＡＭ（ＴＭＲ）素子、等々が挙げられる。
【００２１】
（Ｉ）に関しては、磁界強度は電流密度に依存し、配線の電流密度増加に従い、磁界強度は増加する。電流密度の増加は配線のエレクトロマイグレーションを加速する方向であるため、アルミニウム配線ではなく、銅配線を適用することにより、改善を試みている。（III）に関しては、配線とＭＲＡＭ素子を近接するように配置することにより解決される。（IV）に関しては、ＭＲＡＭ素子材料及び形成方法により解決される。
【００２２】
（II）に関して具体的に説明する。ＭＲＡＭにおける記憶は、配線に電流を流すことによって発生する誘導磁場で記憶層の磁化を回転させることによって行っている。ところが、高集積化によって、配線が細くなるに伴い、書き込み線に流すことができる臨界電流値が下がるため、得られる磁界が小さくなり、被記憶領域の保磁力を小さくせざるを得ない。これは、情報記憶装置の信頼性が低下することを意味する。また、磁界は光や電子線のように絞ることができないため、高集積化した場合にはクロストークの大きな原因になると考えられる。これを防止するためにキーパ構造等も提案されている（例えば米国特許第６４１３７８８号公報参照）が、構造の複雑化は避けられない。以上のように、電流磁場による書き込みには本質的に多くの課題があり、誘導磁場による書き込みが将来のＭＲＡＭにおける大きな欠点になる恐れがある。
【００２３】
（II）に関しては、配線部を軟磁性体層にて囲うクラッド構造によって解決を図ろうとしている（例えば、後記の特許文献１（特開２００２−２４６５６６号公報）参照）。但し、完全に配線を囲うわけではなく、ＭＲＡＭ素子と対向する配線面から磁界をＭＲＡＭ素子へ供給しなければならないので、ＭＲＡＭ素子面側には軟磁性体層は形成はされない。通常、ワード線はＭＲＡＭ素子の下層に設置されるため、ワード線上層には軟磁性体層を形成せず、またビット線はＭＲＡＭ素子の上層に設置されるため、ビット線下層には軟磁性体層を形成しない。
【００２４】
図２２について、こうした埋め込み配線による一般的なクラッド構造とその作用効果を説明する。
【００２５】
図２２（Ａ）には、クラッド構造からなるワード線１２及びビット線１１と、これらの配線間のＴＭＲ素子１０とを概略図示しているが、素子１０を上下から挟む各書き込み線１２及び１１がいずれも、Ｃｕ、Ａｌ又はこれらの合金等の導電性物質からなる非磁性導体層６０、６１と、これらを囲む高透磁率の軟磁性体層６２、６３（軟磁性導電層）とからなる複合構造（クラッド構造）によって形成されている。軟磁性体層６２、６３の構成材料としては、例えばＮｉ、Ｆｅ、Ｃｏ又はこれらを主成分とする合金を用いればよい。具体的には、パーマロイと呼ばれるＮｉ−Ｆｅ合金（鉄−ニッケル合金）を用いる。
【００２６】
また、各書き込み線１１、１２はいずれも、その断面が略方形状に形成されており、記憶素子１０側の面を除く三面が略コ字状の軟磁性体層６２、６３によって被覆されており、記憶素子１０側の面のみに非磁性導体層６０、６１が露出している。従って、各書き込み線１１、１２同士では、非磁性導体層６１、６２の露出面が向き合っており、また軟磁性体層６２、６３が互いに対称となるように配されている。更に、各書き込み線１１、１２において、非磁性導体６０、６１の記憶素子１０側に露出する部分の断面幅（図中、Ａ、Ｂ）は、記憶素子１０の素子幅（図中、ａ、ｂ）以上の大きさに形成されている。
【００２７】
このような構成の書き込み線１１、１２を用いるＭＲＡＭでは、クラッド構造のうちの軟磁性体層６２、６３の部分で磁束が透過するので、これまでのように書き込み線の周囲に分布していた磁力線が高透磁率の軟磁性体層６２、６３によって収束され、非磁性導体層６０、６１が露出している部分、即ち記憶素子１０の部分に集中して発生するようになる。
【００２８】
図２２（Ｂ）は、書き込み線一本分における発生磁力線のシミュレーション結果の具体例を示す説明図である。図２２（Ａ）に示したように、略方形状の周囲三方を軟磁性体層６２、６３で被覆した場合には、書き込み電流を与えると、その周囲に均一に分布した状態で磁力線が発生するのではなく、その軟磁性体層６２、６３での磁束透過によって、非磁性導体層６０、６１の部分に集中して磁力線が発生することがわかる。具体的には、数値シミュレーションによると、書き込み線１１、１２の幅と厚さがそれぞれ０．２５μｍである場合、１ｍＡの電流を流すと、非磁性導体層６０、６１に面する記憶素子１０の中央部分に発生する磁界の大きさは約８５Ｏeとなる。
【００２９】
これに対して、非磁性導体層のみで書き込み線を構成した場合には、その周囲に磁力線が均一に分布してしまうので、０．２５μｍの幅及び厚さの書き込み線に１ｍＡの電流を流しても、記憶素子１０の中央部分では、約２３Ｏｅ程度の大きさの磁界しか得られない。
【００３０】
従って、上記のクラッド構造の書き込み線１１、１２を用いれば、これまでのように磁力線が均一に分布する場合よりも効率良く書き込み磁界を発生させることができるので、結果として小さな電流で記憶素子１０の磁化方向を反転させ得るようになる。
【００３１】
このような効果を効率的に得るためには、書き込み線１１、１２の非磁性導体層６０、６１を被覆する軟磁性体層６２、６３の透磁率を概ね１０以上とすることが望ましい。また、その被覆厚さは０．０１μｍ以上とすれば、発生磁界増加の効果が得られることが確認されている。
【００３２】
また、略方形状の周囲三方を軟磁性体層６２、６３で被覆した場合には、略コ字状の軟磁性体層６２、６３の両先端部分よりも内側部分（非磁性導体層６０、６１の部分）に多くの磁力線が集中する。そのため、非磁性導体層６０、６１の断面幅Ａ、Ｂを記憶素子１０の素子幅ａ、ｂ以上の大きさに形成すれば、軟磁性体層６２、６３の両先端部の間隔よりも記憶素子１０の情報記憶層２の幅が短くなり、その両先端部に挟まれる形で情報記憶層２が配置されることになるので、発生した磁力線を効率良く情報記憶層２に集中して印加することができる。
【００３３】
図２２に示したＭＲＡＭは、書き込み線１１、１２を非磁性導体層６０、６１と軟磁性体層６２、６３とからなる複合構造とすることによって、書き込み線に電流を与えた場合に非磁性導体の部分に集中して磁力線が発生するようになるので、これまでよりも小さい書き込み電流で記憶素子１０への情報書き込みが可能となる。従って、記憶素子の保磁力を小さくすることなく、書き込み電流の低減が図れるので、書き込み線駆動回路の縮小等によるＭＲＡＭの微細化（高密度化）、低消費電力化、書き込み線のエレクトロマイグレーションによる配線破断の低減による信頼性向上等の実現が容易となる。
【００３４】
こうしたクラッド構造の形成に関しては、いくつかの方法が提案されているが、最も一般的な方法をワード線について説明する。
【００３５】
即ち、図示はしないが、（ａ）絶縁膜にワード線用の配線溝を形成し、（ｂ）この配線溝の内面に拡散バリアメタル層、軟磁性体層、銅シード層を例えばスパッタリングによって順次成膜し、（ｃ）めっき法又は化学的気相成長（ＣＶＤ：Chemical Vapor Deposition）法等により、配線溝に配線材料を埋め込み、（ｄ）配線溝のみに配線材料を残すように、絶縁膜上の余剰の配線材料を化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）により除去するとともに絶縁膜表面を平坦化することによって、配線溝内に残された配線材料からなるワード線を形成する。
【００３６】
一方、ビット線のクラッド構造の形成方法は複雑である。その一例を図２３〜図２７の概略断面図について説明する。但し、これらの図は、メモリ部の１つのメモリセルについての詳細な断面図であって、図２０及び図２１の一部分に相当するものである（以下、同様）。
【００３７】
図２３（１）に示すように、基板１３上に、読み出し用トランジスタ１９等の選択素子、センス線２１等（いずれも、ここでは図示せず）を常法に従って形成し、これらを覆うように層間絶縁膜４４をＣＶＤ法により形成する。そして、この絶縁膜４４上に、ワード線等を埋め込むための層間絶縁膜４６をＣＶＤ法により形成し、この絶縁膜に形成した溝６６内に溝配線（ダマシン）構造のワード線１２や、選択素子（図示せず）の電極２３に接続される電極ランド２８等を埋め込む。ワード線１２（更にはランド２８）は、Ｃｕ等の導電性物質からなる非磁性導体層６１と、これを囲む高透磁率の軟磁性体層６３（軟磁性導電層）とをスパッタリング法等で積層してなる複合構造（クラッド構造）によって形成するが、更に、軟磁性体層６３の両面には金属原子の拡散防止用のバリアメタル層６４、６５をそれぞれ形成するのがよい。非磁性導体層６１の下地としてＣｕシード層等を予め形成しておくのがよい。軟磁性体層６３の構成材料としては、例えばＮｉ、Ｆｅ、Ｃｏ又はこれらを主成分とする合金を用い、具体的には、パーマロイと呼ばれるＮｉ−Ｆｅ合金（鉄−ニッケル合金）を用いる。
【００３８】
そして、層間絶縁膜４６上に、ワード線１２、電極ランド２８を被覆する層間絶縁膜５０をＣＶＤ法により形成し、この絶縁膜を介して、ワード線１２上に記憶素子を形成する。この記憶素子は、例えばトンネル磁気抵抗（ＴＭＲ）素子１０からなり、常法に従って、下地電極層、反強磁性体層、導体層、強磁性体層（磁化固定層）、トンネルバリア層、強磁性体層（記憶層）、上部電極層（トップコート層）をスパッタリング法等で順次積層した後、ドライエッチングにより各層を選択的にパターニングして、ＴＭＲ素子１０及び読み出し用配線２２を形成する。ＴＭＲ素子１０の下部において反強磁性体層、導電層等で形成した読み出し用配線（バイパス線）２２は、絶縁膜５０に形成した接続孔６７に埋め込んだプラグ２７を介して電極２８に接続する。このプラグ２７を設けないで、配線２２を接続孔６７に直接被着してもよい（以下、同様）。
【００３９】
次いで、図２３（２）に示すように、層間絶縁膜５０上に、ＴＭＲ素子１０を被覆するように、層間絶縁膜５４をＣＶＤ法により形成した後、その絶縁膜５４を平坦化してＴＭＲ素子１０の上面を露出させる。その後、層間絶縁膜５４上に、ＴＭＲ素子１０を覆うように層間絶縁膜５６をＣＶＤ法により成膜した後、この絶縁膜５６にＴＭＲ素子１０の上面を露出させるように、エッチングによりビット線形成用の配線溝６９を形成するとともに、電極ランドに達する接続孔（図示せず）を形成する。
【００４０】
次いで、図２３（３）及び図２４（４）に示すように、配線溝６９（及び接続孔）にバリアメタル層７０、軟磁性体層７１を順次成膜する。
【００４１】
バリアメタル層７０は、スパッタリング法、化学的気相成長（ＣＶＤ）法、ＡＬＤ（Atomic Layer Deposition）法等で成膜し、その成膜方法はバリアメタル層７０が形成される配線溝６９の形状及び大きさにより選択する。バリアメタル層７０には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、窒化タングステン（ＷＮ）、窒化ジルコニウム（ＺｒＮ）等を用い、その膜厚は、５ｎｍ〜５０ｎｍの範囲が適当である。
【００４２】
軟磁性体層７１の形成には、スパッタリング法等を用いる。軟磁性体層７１の構成材料としては、例えばＮｉ、Ｆｅ、Ｃｏ又はこれらを主成分とする合金を用い、具体的には、パーマロイと呼ばれるＮｉ−Ｆｅ合金（鉄−ニッケル合金）を用いる。軟磁性体層７１の膜厚は、後述のエッチバック量で調整する必要がある。即ち、エッチバックでは、配線溝６９の底部の軟磁性体層７１を完全に除去すること、かつ配線溝６９の側壁に磁束収束効果を有するための膜厚を残すことの両方を満足する必要があるためである。このことは、軟磁性体層７１の膜厚だけでなく、成膜方法の有する被覆性（カバレッジ）にも影響される。例えば、スパッタリング法の場合、サイドカバレッジは多くて十数％、底部カバレッジは数十％である。このようにサイドカバレッジが悪いため、ある程度厚い膜を成膜する必要がある。
【００４３】
次いで、図２４（５）に示すように、配線溝６９の底部に成膜された軟磁性体層７１を除去する。この除去には、一般的には、ドライエッチングによるエッチバックを採用する。この除去工程では、配線溝６９の底部の軟磁性体層７１の完全除去と、配線溝６９の側壁に磁束収束効果を有するだけの膜厚に軟磁性体層７１を残すことが重要である。そして、この除去工程には、異方性エッチングを用いるのが一般的であり、配線溝６９の側壁に軟磁性体層７１を残す必要があることから、より異方性の強いエッチングが望ましく、ＩＣＰ（Inductively Coupled Plasma）、電子サイクロトロン共鳴（ＥＣＲ：Electron Cyclotron Resonance）等の高密度エッチング種を発生させるプラズマエッチング技術や、物理的エッチング効果の大きいイオンミリングを用いる。
【００４４】
次いで、図２４（６）に示すように、配線溝６９（及び接続孔）の内面を含む面に、上記した方法によって再びバリアメタル層７２を上記した材料によって形成する。
【００４５】
次いで、図２５（７）に示すように、銅シード層８０を成膜する。銅シード層８０は、例えば、スパッタリング法、ＣＶＤ法等を用いる。その成膜方法の選択及び膜厚は、ビット線が形成される配線溝６９（及び接続孔）の形状及び大きさによって適宜選択される。
【００４６】
次いで、図２５（８）に示すように、例えば電解めっき法（ＥＣＤ：Electro-chemical Deposition）、ＣＶＤ法、無電解めっき法等により、配線溝６９（及び接続孔）に配線材料層６０を埋め込む。この配線材料には、銅又は銅合金を用いる。
【００４７】
次いで、図２５（９）に示すように、配線溝６９（及び接続孔）の内部に配線材料６０を残すように、絶縁膜５６上の余剰な配線材料（銅シード層８０も含む）６０、バリアメタル層７２、軟磁性体層７１及びバリアメタル層７０を化学的機械研磨（ＣＭＰ）により除去し、配線溝６９（及び接続孔）内に配線材料層６０、バリアメタル層７２、軟磁性体層７１及びバリアメタル層７０等を残して、ビット線１１を形成するとともに、表面を平坦化する。
【００４８】
次いで、図２６（１０）に示すように、絶縁膜５６上に、ビット線１１を被覆する軟磁性体層７３を成膜する。軟磁性体層７３の材料及びその成膜方法に関しては、上記したものと同様である。なお、軟磁性体層７３の材料によっては、デバイス中へ拡散する原子を含むものもあるので、この場合には、軟磁性体層７３の下にも上記と同様のバリアメタル層を設けることが好ましい。
【００４９】
次いで、図２６（１１）に示すように、レジスト塗布及びリソグラフィー技術により、ビット線１１を被覆する軟磁性体層パターンを形成するためのレジストマスク７４を、ビット線１１上に形成する。このレジストマスク７４はビット線１１上を完全に覆うように形成する必要がある。何故ならば、軟磁性体層７３が形成されていない部分から磁束漏れが発生し、その磁束漏れ部に磁束漏れが集中するためである。ミスアライメントによるレジストマスクずれは、磁束漏れの要因になるため、ミスアライメントが発生しても、軟磁性体層７３がビット線１１を覆うように、レチクルマスクにマージンを設ける必要がある。
【００５０】
次いで、図２６（１２）に示すように、レジストマスク７４を用いたドライエッチングにより軟磁性体層７３を加工した後、図２７（１３）に示すように、レジストマスク７４をアッシングにより剥離し、更にクリーニングを行う。この結果、ビット線１２の側方及び上方をそれぞれ被覆する軟磁性体層７１、７３（図２２に示した軟磁性体層６２に相当）が形成される。
【００５１】
なお、レジストマスク７４を用いて軟磁性体層７３をエッチングする際に、レジストマスク７４の耐久性に問題がある場合がある。その場合には、シリコン酸化膜又は窒化膜からなるハードマスクを用いる。例えば、軟磁性体層７３を成膜した後、ハードマスクとなるシリコン酸化膜又は窒化膜を成膜し、レジストマスクを用いてハードマスクを加工し、レジストマスクの剥離後に、軟磁性体層７３のエッチングを行う。
【００５２】
次いで、図２７（１４）に示すように、ビット線１２を含む上面に、ビット線上に設けられる配線（図示せず）との絶縁性を保つための絶縁膜６８をＣＶＤ法により形成する。
【００５３】
なお、ワード線１２のクラッド構造を形成することは、図２３（１）で説明したように簡単なプロセスで実現することが可能であり、特に問題はない。
【００５４】
他方、ビット線１２の上部にクラッド構造を形成する方法として、図２８〜図２９に示す他の従来技術がある（例えば、後記の特許文献２（米国特許第６,５５５,８５８号公報）参照）。この方法について説明する。
【００５５】
図２８（１）は、図２３（１）〜図２５（９）に示したと同様の工程を経て得られた状態、即ち、図２５（９）と同じ状態である。
【００５６】
この状態から、図２８（２）に示すように、ビット線１２の上部をエッチングにより除去してリセス（凹部）７５を形成する。
【００５７】
次いで、図２８（３）に示すように、バリアメタル層７６、軟磁性体層７７、バリアメタル層７８をスパッタリングにより順次成膜する。これらの各層の材料は上記したものと同じであってよい。
【００５８】
次いで、図２９（４）に示すように、リセス７５のみにバリアメタル層７６、軟磁性体層７７、バリアメタル層７８を残すように、化学的機械研磨法（ＣＭＰ）にて研磨を行う。
【００５９】
次いで、図２９（５）に示すように、ビット線１１を含む上面に、ビット線上に設けられる配線（図示せず）との絶縁を保つための絶縁膜６８をＣＶＤ法により形成する。
【００６０】
【特許文献１】特開２００２−２４６５６６号公報（第４頁、図６）
【特許文献２】米国特許第６,５５５,８５８号公報（第６欄４４行目〜第８欄５３行目、ＦＩＧ.７−１３）
【発明の開示】
【発明が解決しようとする課題】
【００６１】
しかしながら、ビット線にクラッド構造を形成することに関しては、いくつかの課題がある。それらを以下に記述する。
【００６２】
上述した従来技術のうち、図２３〜図２７に示した方法では、工程数が多い上に、図２４（４）、（５）に示したドライエッチングによるエッチバック法で、配線溝６９の側壁に軟磁性体を残しつつ、配線溝６９の底部の軟磁性体を除去するには、プロセスの安定性及びマージンに問題がある。また、図２６（１０）〜図２７（１３）に示した工程によって配線１１上部の軟磁性体層７３を形成するとき、層間絶縁膜５６上に軟磁性体層７３を直接成膜するために、層間絶縁膜５６が汚染されるという問題がある。この汚染を考慮して、軟磁性体層７３下にバリアメタル層を設けた構造にした場合、図２６（１２）に示したドライエッチングの負担が増え、かつビット線１１の平坦性が劣化する等が予想される。また、ビット線１１上を軟磁性体層７３で被覆する場合、磁界封じ込めのために完全に被覆を行う必要があるが、そのために、図２６（１１）に示したリソグラフィー工程において合わせ余裕を考慮したマスク７４が必要である。これは、微細化に対して、不利なプロセスである。
【００６３】
このように、ビット線１２にクラッド構造を形成するには、大きな課題がある。
【００６４】
また、図２８〜図２９に示した従来技術においては、図２８（１）や図２９（４）に示したＣＭＰによるバリアメタル層及び軟磁性体層の研磨に問題がある。即ち、バリアメタル層や軟磁性体層は高融点金属を含んだ材料であり、研磨速度は一般的に遅い。従って、それらを３層も積層した層を研磨するのは量産的ではなく、更に、ＣＭＰでは、研磨時間が長くなると均一性が劣化し、エロージョン（Erosion：高研磨圧力により配線密集部の抉れ（えぐりとられるように凹むこと）、ディッシング（Dishing：研磨過剰により広い面積の配線が削れて凹んでしまうこと）が増加するため、デバイスに大きな影響を及ぼす。
【００６５】
本発明の目的は、上述した如き記憶素子と電気的に接続された配線の周囲、特にその上面に磁力線集中のためのクラッド構造を容易かつ精度良く形成でき、メモリ部のサイズの縮小も可能な磁気記憶装置と、その製造方法を提供するものである。
【課題を解決するための手段】
【００６６】
即ち、本発明は、
第１配線と、
トンネル絶縁層を強磁性体で挟持してなり、第１絶縁層によって前記第１配線と電気  的に絶縁された磁気抵抗効果型の記憶素子と、
前記記憶素子を覆う第２絶縁層と、
前記記憶素子と電気的に接続され、前記記憶素子を間にして前記第１配線と立体的に  交差した状態で前記第２絶縁層に埋め込まれている第２配線と、
前記第２配線の側部及び上部に形成された少なくとも拡散バリア層及び軟磁性体層と
を有する、不揮発性の磁気記憶装置において、
前記第１配線及び前記第２配線のうち少なくとも前記第２配線が、絶縁層に形成され  た凹部内に埋め込まれており、
前記第２配線の上部に、少なくとも拡散バリア層及び軟磁性体層が無電解めっきによ  って積層されていること
を特徴とする、磁気記憶装置に係るものである。
【００６７】
また、本発明は、
第１配線を形成する工程と、
トンネル絶縁層を強磁性体で挟持してなり、第１絶縁層によって前記第１配線と電気  的に絶縁された磁気抵抗効果型の記憶素子を形成する工程と、
前記記憶素子を覆う第２絶縁層を形成する工程と、
前記記憶素子と電気的に接続され、前記記憶素子を間にして前記第１配線と立体的に  交差した第２配線を前記第２絶縁層に埋め込む工程と、
前記第２配線の側部及び上部に、少なくとも拡散バリア層及び軟磁性体層を形成する  工程と
を有する、不揮発性の磁気記憶装置の製造方法において、
前記第１配線及び前記第２配線のうち少なくとも前記第２配線を、絶縁層に形成され  た凹部内に埋め込む工程と、
前記第２配線の上部に、少なくとも拡散バリア層及び軟磁性体層を無電解めっきによ  って形成する工程と
を有することを特徴とする、磁気記憶装置の製造方法を提供するものである。
【発明の効果】
【００６８】
本発明によれば、前記第２配線の上部を軟磁性体層によって被覆するので、前記第２配線により発生した電流磁界を第２配線上部から漏出することなしに効率良く前記記憶素子に導くことができる。また、前記拡散バリア層と前記軟磁性体層の無電解めっきによる成膜を含めて、この成膜前後の前記第２配線のエッチング、前記拡散バリア層と前記軟磁性体層形成後のクリーニング工程は、すべて湿式工程で行えるため、上述した従来技術のようにドライ成膜工程、リソグラフィー工程及びエッチング工程といった異なる種類の工程を行う必要がなく、従って、工程のインライン化が可能となり、容易かつシンプルに行える。更に、前記第２配線上への無電解めっきによって前記拡散バリア層及び前記軟磁性体層を形成するので、これらの層を前記第２配線の上部にセルフアラインで形成できるので、クラッド構造の高精度化とメモリ部のサイズの縮小、デザインルールの微細化が可能となる。
【発明を実施するための最良の形態】
【００６９】
本発明においては、前記凹部内に埋め込んだ前記第２配線をエッチングによって前記凹部の上面よりも低い位置に埋め込み、その第２配線上に少なくとも前記拡散バリア層及び軟磁性体層を積層することが、前記凹部の側部に設けた軟磁性体層等との近接配置による磁界封じ込め、及び表面平坦化にとって望ましい。
【００７０】
この場合、前記拡散バリア層と前記軟磁性体層との積層構造上に絶縁性拡散バリア層を形成し、化学的機械研磨によって前記凹部の上面まで前記絶縁性拡散バリア層を埋め込むと、この絶縁性拡散バリア層が化学的機械研磨し易いため、研磨工程の負担が更に減ることになる。
【００７１】
また、この場合、前記拡散バリア層及び前記軟磁性体層を形成した後に、洗浄、及び無電解めっき時に表面に付着したパーティクル除去のためのクリーニングを行うのがよい。
【００７２】
そして、少なくとも前記第２配線のエッチング、前記拡散バリア層の形成、前記軟磁性体層の形成及び前記クリーニングを湿式法によって行うことが望ましい。
【００７３】
本発明においては、前記第１配線及び前記第２配線のうち少なくとも前記第２配線の外周部において、前記凹部の内壁面上に少なくとも軟磁性体層を形成することが、前記第２配線からの前記記憶素子への磁界の集中にとって望ましい。特に、前記第１配線及び前記第２配線の各外周部において、前記凹部の内壁面上に前記軟磁性体層と拡散バリア層とを積層し、前記軟磁性体層及び前記拡散バリア層のうち少なくとも前記軟磁性体層を無電解めっきによって形成することが望ましい。即ち、前記第１及び第２配線の双方からの前記記憶素子への磁界の集中を行えて、前記記憶素子への書き込み特性が向上し、また無電解めっきにより配線周囲に均一かつ十分な厚さに軟磁性体層を形成でき、より効率良く磁界を集中させることができる。
【００７４】
また、前記第１配線及び前記第２配線を銅又は銅合金によって形成するのが望ましい。
【００７５】
本発明は、前記第１配線及び前記第２配線にそれぞれ電流を流すことによって誘起される磁界で前記記憶素子の記憶層を所定方向に磁化して情報を書き込み、この書き込み情報を前記トンネル絶縁層を介してのトンネル磁気抵抗効果によって読み出すように構成された磁気ランダムアクセスメモリに適用することが望ましい。
【００７６】
以下、本発明の好ましい実施の形態を図面参照下に説明する。
【００７７】
第１の実施の形態
図１〜図１１は、本発明の第１の実施の形態によるＭＲＡＭをその製造方法に従って示すものである。但し、図１〜図３は、図２３〜図２９と同様に、ビット線幅方向の断面図を左に、その長さ方向の断面図を右に示す（以下、同様）。
【００７８】
図１（１）は、図２３（１）〜図２５（９）に示したと同様の工程を経て、層間絶縁膜５６の配線溝６９内に、バリアメタル層７０、軟磁性体層７１、バリアメタル層７２及び配線材料層６０からなるビット線１１を埋め込んだ状態を示し、またビット線１１より下部の構成についても、既述したものと同様であり、共通部分には共通符号を付している。従って、ここでは各部の形成方法の説明は省略する。
【００７９】
但し、記憶素子１０は、例えばトンネル磁気抵抗（ＴＭＲ）素子又は巨大磁気抵抗（ＧＭＲ：Giant Magneto Resistance）素子からなる。また、軟磁性体層７１は、スパッタリング法以外にも、ＣＶＤ法、無電解めっき法等で形成してよいが、その成膜方法の選択及び膜厚はビット線が形成される配線溝６９（及び接続孔）の形状及び大きさ、及びその後に行われる配線溝６９の底部に存在する軟磁性体層の除去工程の能力によって適宜選択する。また、配線溝６９の底部に成膜された軟磁性体層の除去時には、基板側に高いバイアスを印加し、より異方性を強めるエッチング技術を採用するのがよいが、同時に絶縁膜５６の表面もエッチングされることになってもこれは特に問題はない。また、配線溝６９底部の軟磁性体層７１の除去された配線溝６９に、バリアメタル層７２及び銅シード層７３を成膜する工程において、バリアメタル層７２はバリアメタル層７０と同様の成膜方法を適用するが、配線溝６９（及び接続孔）の形状及び大きさによって適宜選択する。但し、例えば配線溝６９底部の軟磁性体層７１の除去において、配線溝６９（及び接続孔）が小さくなり、バリアメタル層７２の成膜方法を適用できない場合には、別の方法を採用してもよい。銅シード層１２４は、例えばスパッタリング法、ＣＶＤ法以外に、無電解めっき法等で形成してよい。
【００８０】
次いで、図１（２）に示すように、配線溝６９に形成されたビット線１１の上部をエッチングし、リセス（凹部）８５を形成する。このエッチングの深さは、その後にビット線１１上に成膜されるバリアメタル層８６、８８及び軟磁性体層８７の積層膜の合計厚さよりも０〜５０ｎｍ深くなるように、オーバーエッチングすることが望ましい。
【００８１】
このエッチングには、例えば、希硝酸ベースの薬液によるエッチングや、過酸化水素水（Ｈ2Ｏ2）と可溶性銅錯体を形成する有機酸(例えば、シュウ酸、クエン酸等)とのサイクルエッチング等を用いる。前者の希硝酸ベースの薬品によるエッチング速度の特性を図４に示す。エッチングマージンを考慮すると、１５０倍希釈程度が望ましい。後者のサイクルエッチングの一例として、過酸化水素水で３分とシュウ酸で１分のエッチングを行ったときの特性を図５に示す。サイクル数の回数により、エッチング量の制御が可能であることがわかる。図６には、エッチング後の形状を顕微鏡写真で示すが、表面には若干の荒れが見られるものの、特性的には問題がない。
【００８２】
次いで、図１（３）、図２（４）、図２（５）に示すように、リセス８５のみにおいて、このリセス８５を埋めるように、ビット線１２の上部にバリアメタル層８６、軟磁性体層８７及びバリアメタル層８８を連続して無電解めっき法で順次形成する。
【００８３】
バリアメタル層８６は、ビット線１１の主構成材料である配線材料層６０の銅と軟磁性体層８７の材料との相互拡散を抑制する作用をなすものであり、またバリアメタル層８８は軟磁性体層８７の材料の層間絶縁膜への拡散防止作用がある。
【００８４】
これらの各層８６、８７、８８はいずれも、無電解めっき法で成膜するが、この無電解めっき法は、被成膜表面の表面状態で選択めっきが可能であり、特に導電膜表面と非導電膜表面との選択性が十分にとれるため、導電膜表面にのみ比較的容易にめっきを施すことができる（この場合、導電膜表面は銅（ビット線１１）であり、非導電膜表面は層間絶縁膜５６である）。ここでは、バリアメタル層８６、８８は、コバルト（Ｃｏ）系の選択成膜によるものとするが、ニッケル（Ｎｉ）系のバリアメタル層でも同様であり、また、これらコバルト、ニッケルにホウ素（Ｂ）、リン（Ｐ）、タングステン（Ｗ）等の添加物の混入されたバリアメタルでも、選択性を有する成膜を行うことが可能である。軟磁性体層８７は、ニッケル−鉄（Ｎｉ−Ｆｅ）系の選択成膜によるものとするが、コバルト−鉄（Ｃｏ−Ｆｅ）系の軟磁性体層でも同様であり、また、これらコバルト−鉄、ニッケル−鉄にホウ素（Ｂ）、リン（Ｐ）、バナジウム（Ｖ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）等の添加物の混入された軟磁性体層でも、選択性を有する成膜を行うことが可能である。
【００８５】
一例として、バリアメタル層８６、８８の選択成膜にコバルト系を用い、軟磁性体層８７の選択成膜にニッケル−鉄系を用いる場合、図７に、これらのバリアメタル層と軟磁性体層の積層成膜を無電解めっきで実施するときの基本プロセスフローを示す。この基本プロセスフローは９つのステップから構成されている。
【００８６】
即ち、まず、最初にクリーニングを行う。このクリーニングは、層間絶縁膜５６上のパーティクル、金属、金属イオン等の汚染物の除去、及びビット線１１の銅表面の酸化膜を除去／活性化のプロセスであり、フッ酸による洗浄、銅を腐食させない強酸（塩酸、硫酸等）による洗浄、可溶性銅錯体を形成する有機酸による洗浄、及びこれらの組み合わせによる洗浄等が効果を有する。その他、超音波洗浄、ブラシ洗浄等を用いた洗浄も効果があり、これらを組み合わせて適用することにより、無電解めっきの選択性をより向上させることが期待される。
【００８７】
このクリーニング後に触媒付与を行う。この触媒付与は、センシタイザー／アクティベーター法、キャタリスト法、置換めっき法等で行うが、ここでは、置換めっき法を適用する。置換めっきは、イオン化傾向の違いを利用しためっき方法であるため、触媒金属より卑な金属上のみに触媒がめっき成膜される。そのため、選択めっきを行うには有効である。触媒には、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）等を用いる。ここでは、パラジウム（Ｐｄ）による置換めっき法を用いる場合について説明するが、特にパラジウムの置換めっきに限定する必要はない。これは、置換めっきが容易なめっき方法であるからである。
【００８８】
パラジウム置換めっきでは、硫酸パラジウム、塩酸パラジウム等の強酸からなる薬品を使用するため、下地である銅（ビット線）の腐食（エッチング）に注意する必要がある。また、無電解めっきによる薄膜均一成膜は、パラジウムの置換密度に大きく影響される。従って、これら両者を満足するように条件を決定する必要があり、パラジウム濃度を下げて（即ち、ｐＨを上げて）処理時間を延ばすか、或いは、パラジウム濃度を上げて処理時間を短くする。一例として、前者ではパラジウム濃度１〜１０ｐｐｍ／処理時間６０〜１８０秒、後者ではパラジウム濃度１５０〜４００ｐｐｍ／処理時間１〜１０秒が挙げられる。
【００８９】
このパラジウム置換めっきが終了した後、クリーニングを行う。このクリーニングは、純水にて十分に行う。ただし、純水のみの洗浄では不十分な場合もある。これは、パラジウムめっき液に銅が溶解しているため、銅の再付着が生じるためである。その場合には、有機酸、キレート剤等によるクリーニングが有効であり、更に、超音波洗浄等を併用することによって、洗浄効果が一層向上する。
【００９０】
そして、無電解めっきによるコバルト系のバリアメタル層８６の成膜を行う。上記のパラジウム置換めっきまでは前処理のような形を呈しているが、これらの前処理を怠ると、以下の無電解めっきによる選択成膜に不備を生じ易い。一般的な無電解めっきでは、ナトリウム（Ｎａ）等のアルカリ金属を有するめっき液を使用するが、半導体においては、アルカリ金属は界面準位の増加を招き、最悪の場合には、半導体にピットを生成する等、悪影響をもたらす。従って、アルカリ金属が混入した薬液を使用することができない。
【００９１】
本発明者は、「ＡＤＭＥＴＡ（Advanced Metallization Conference）２００１、アジアンセッション予稿集、ＵＳセッション編」、ｐ．９０−９１に記載されているように、アルカリフリーの薬液にて、Ｃｏ−Ｗ−Ｐ（コバルト−タングステン−リン）の成膜に成功しており、ここではこのプロセスを応用することにより、コバルト系のバリアメタル層を形成する。基本ベースの薬液は次の通りである。コバルト源には硫酸コバルトを用い、錯化剤にはクエン酸アンモニウムを用い、緩衝剤には硫酸アンモニウムを用い、還元剤には次亜燐酸アンモニウムを用い、水素イオン指数（ｐＨ）調整剤にはＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）を用いる。また、コバルト系のバリアメタル層の無電解めっき成膜の望ましい条件は、めっき液の水素イオン指数（ｐＨ）は８以上、１１以下、めっき液の温度は５５℃以上、８０℃以下である。
【００９２】
この無電解めっき後には、十分に純水洗浄を行い、めっき液を洗い流す。より洗浄効果を高めるには、有機酸洗浄、有機酸にキレート剤、界面活性剤等が混入された洗浄液による洗浄を行い、物理的洗浄効果を有する超音波洗浄との併用は有効である。
【００９３】
バリアメタル層８６上には、無電解めっきによるニッケル−鉄系の軟磁性体層８７の成膜を行う。ここでも、アルカリフリーのめっきが望ましい。また、軟磁性体層を形成するとき、ニッケルと鉄の濃度は磁気特性に大きな影響を与える。それらを十分に考慮した条件を設定する必要がある。この軟磁性体層８７は、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）等の磁性体単独又はその合金、及び無電解めっき液中の還元剤に含有されるリン（Ｐ）、ホウ素（Ｂ）等が含有された膜として形成される。
【００９４】
代表例としては、ニッケル−鉄パーマロイ（Ｎｉ−Ｆｅ）、コバルト−鉄（Ｃｏ−Ｆｅ）、コバルト−ニッケル−鉄（Ｃｏ−Ｎｉ−Ｆｅ）等の磁性体合金、及びそれらの還元剤に含まれるリン（Ｐ）、ホウ素（Ｂ）の含有されたものがある。図８には、一つの代表例として、ニッケル−鉄−ホウ素の無電解めっき成膜条件を示す。
【００９５】
また、図９及び図１０には、無電解めっきで成膜されたニッケル−鉄−ホウ素系軟磁性体層の諸特性(組成変化、磁気特性)の一例をそれぞれ示す。これによれば、アニール後には、軟磁性特性を示す保持力の小さい磁気特性を有していることがわかる。
【００９６】
このめっきプロセス後は、被めっき物にはめっき液が付着しているので、十分に純水洗浄を行い、めっき液を洗い流す。より洗浄効果を高めるには、有機酸洗浄、有機酸にキレート剤、界面活性剤等の混入された洗浄液による洗浄を行い、物理的洗浄効果を有する超音波洗浄との併用は有効である。
【００９７】
軟磁性体層８７は鉄等の重金属を含んでいるので、重金属の拡散を防止するためのバリアメタル層８８を設ける必要がある。バリアメタル層８８はその拡散バリア層であり、その成膜には上記した無電解めっきによるバリアメタル成膜方法を用いることが望ましい。なお、上記のバリアメタル層８６（更には８８）はいずれもリセス８５内に埋設され、軟磁性体層８７を包囲しているので、軟磁性体層８７からの重金属拡散の防止効果が十分となる。
【００９８】
図２（５）に示すように、無電解めっきの最後のプロセス後には、無電解めっき液等の異物８９が付着しているので、これを図２（６）及び図７に示すようにクリーニングする。このクリーニングは、十分な純水洗浄で行う。より洗浄効果を高めるには、有機酸洗浄、有機酸にキレート剤、界面活性剤等の混入された洗浄液による洗浄を行い、物理的洗浄効果を有する超音波洗浄との併用は有効である。
【００９９】
原理的には、このプロセスでは、上記したリセス８５が形成されたビット線１１の上部のみに、バリアメタル層８６、８８及び軟磁性体層８７を成膜するが、めっき液の汚染、層間絶縁膜５６及びビット線１１表面の汚染、めっき液の寿命等のイレギュラーな状況によって完全な選択性を有さず、異物８９が残存する場合がある。特に、このイレギュラーな状況の発生で信頼性上問題になるのは、層間絶縁膜５６の表面に異物８９が残存する場合である。そのリスクの回避のため、図２（５）において、表面をクリーニングする工程を導入する。クリーニングの方法は、層間絶縁膜５６の表面に付着された異物８９の状態により異なる。
【０１００】
層間絶縁膜５６と異物８９との付着力が弱い場合には、バリアメタル層８８の成膜後のクリーニング工程で除去可能である。一方、その付着力が強い場合、例えば、層間絶縁膜５６の表面上に金属不純物が存在していた場合、異物８９はその金属不純物と金属結合して強固な密着性を有することになる。その場合には、化学的なエッチングでも除去可能であるが、その除去時にビット線１１上に成膜されるバリアメタル８６、８８及び軟磁性体層８７もエッチングされてしまう可能性がある。また、化学的なエッチングのみでは除去しきれない場合も想定できる。
【０１０１】
図２（６）は、図２（５）の工程での選択性劣化により層間絶縁膜上５６表面に残留した異物８９を除去した状態を示すが、この異物除去方法としては物理的洗浄が有効である。例えば、メカニカルポリッシング、化学的機械研磨法、ブラシ洗浄、超音波洗浄等が挙げられる。除去効果を高めるために、有機酸、低濃度砥粒スラリー、キレート剤入り薬品、界面活性剤入り薬品等で除去プロセスを行うことが有効である。但し、ビット線１１の上部に成膜されたバリアメタル層８６、８８及び軟磁性体層８７にダメージを与えない物理力（圧力）で行う必要があり、その条件、例えば、押し付け圧力、層間絶縁膜５６の表面及びバリアメタル層８８の表面と接触する研磨（ブラシ）材料及びその形状の選択、薬品の選択には十分な配慮が必要である。
【０１０２】
このクリーニング後は、図３（７）に示すように、ビット線1１とその上層に形成される配線（図示せず）との絶縁を保つための層間絶縁膜９８をＣＶＤ法で成膜する。
【０１０３】
ここで、上記したバリアメタル層のバリア特性を図１１について説明する。図１１は、上層から軟磁性体層（ニッケル−鉄−ホウ素）／バリアメタル層（コバルト−タングステン−リン）／銅層／バリアメタル（タンタル）層／シリコン酸化膜の構造を有するサンプルにおいて、３５０℃、２時間の真空雰囲気環境で熱処理したときの銅層の抵抗値変化を示すものであり、横軸はコバルト−タングステン−リンの膜厚、縦軸は熱処理前後の抵抗値変化（熱処理による各材料の抵抗変化は補正されている。）である。この一例によれば、バリアメタル層の膜厚は５０ｎｍあればよいことが分かる。
【０１０４】
以上に説明したように、本実施の形態の磁気記憶装置及びその製造方法によれば、ビット線１１の上面のみに選択的にバリアメタル層８６、８８及び軟磁性体層８７を形成することができるので、ビット線１１で発生する電流磁界を効率良く記憶素子１０に導くことができる。従って、磁界を発生させるために必要なビット線１１への供給電流を小さくすることができるので、磁気記憶装置の消費電力の低減が図れるとともに、記憶感度を高めることができる。また、ビット線１１による書き込み効率を向上させるために、ビット線１１と記憶素子１０との間の距離を短くする必要がないので、その間の絶縁膜５６を形成するプロセスマージンを広げることができる。
【０１０５】
また、上記したリセスの形成、無電解めっき及びクリーニングは湿式工程のみのプロセスであるため、装置コスト及びランニングコストの低減が図れる。また、ビット線１１の表面のみに選択的に軟磁性体層８７を形成することができるので、ミスアライメントを考慮した余裕を設けることが不要となり、メモリ部のセルサイズの縮小化が図れる。
【０１０６】
即ち、既述した図２３〜図２７に示した従来技術によるプロセスと比較して、無電解めっきによるバリアメタル層／軟磁性体層がビット線上部のみに成膜可能であるため、セルフアラインで成膜でき、微細化にとって有利である。また、無電解めっきの選択性の完成度が上がれば、ビット線の埋め込まれた層間絶縁膜上に残留する異物がないため、その後に行われる異物除去工程を省略でき、工程数の削減が見込まれる。更に、従来技術では、リソグラフィー、ドライ成膜（スパッタリング等）、エッチングと複数の異なる工程を使用する必要があるが、本実施の形態では、リセス形成、無電解めっきと湿式プロセスのみで構成されているため、コスト的メリットのみならず、湿式装置の改良により連続的な処理が可能である。
【０１０７】
また、図２８及び図２９に示した従来技術によるプロセスでは、ビット線上部にバリアメタル層／軟磁性体層の積層構造をセルフアラインで形成することが可能であるが、異種金属の化学的機械研磨法というマージンのない工程を使用する必要があり、また、上記したと同様に、複数の異なる工程を使用する必要がある。
【０１０８】
また、金属上への無電解めっき膜の成膜では、金属(この場合は銅)と無電解めっき膜（この場合はバリアメタル層）との界面は金属結合している。配線信頼性劣化にエレクトロマイグレーションがあり、配線に流れる電子は配線（銅）と接触する材料との界面で電子散乱しやすいと言われており、その界面でのエレクトロマイグレーションを誘起する活性化エネルギーは低くなる。しかし、上記した無電解めっきによりバリアメタル層８６等と配線層６０との界面が金属結合であるので、電子散乱は低減され、エレクトロマイグレーション現象が低減され、エレクトロマイグレーション耐性が向上する。
【０１０９】
また、半導体プロセスでは、例えば、タングステン埋め込み工程において、ドライエッチングによるエッチバックから化学的機械研磨法に移行された経緯があるが、これは歩留まり向上のためである。このことを踏まえると、ドライエッチングによるビット線上部の被覆形成プロセス（軟磁性体層のドライエッチング）に比べ、上記したような無電解めっきによる軟磁性体層の形成によって、歩留りが向上することになる。
【０１１０】
第２の実施の形態
図１２及び図１３は、本発明の第２の実施の形態を示すものである。
【０１１１】
図１２（１）には、図１（１）に示したと同様にして、バリアメタル層７０、軟磁性体層７１及びバリアメタル層７２、更には配線材料層６０を配線溝６９内に埋め込んだ状態を示す。
【０１１２】
そして、図１２（２）及び図１２（３）に示すように、図１（２）〜図２（４）に示したと同様に、配線材料層６０上のリセス８５にバリアメタル層８６及び軟磁性体層８７を無電解めっきで順次形成する。
【０１１３】
次いで、図１３（４）に示すように、犠牲絶縁層９０をＣＶＤ法等により成膜する。この犠牲絶縁層９０は、軟磁性体層８７の材料の拡散に対してバリア性を有する材料で形成する必要があり、こうした材料としては、シリコン窒化膜（ＳｉＮ）、シリコン炭化膜（ＳｉＣ）等が挙げられる。この時点で、ビット線１１の上部に形成されたリセス８５には、バリアメタル層８６及び軟磁性体層８７、犠牲絶縁層９０が埋め込まれる。
【０１１４】
次いで、図１３（５）に示すように、化学的機械研磨法（ＣＭＰ）により、犠牲絶縁膜９０を層間絶縁膜５６の表面まで研磨する。この研磨の際に、上記した無電解めっきにおいて選択性劣化により残留した異物８９が存在していても、この異物８９は犠牲絶縁膜９０と共に除去される。
【０１１５】
次いで、図１３（６）に示すように、ビット線１１とその上層に形成される配線（図示せず）との絶縁を保つための層間絶縁膜９８を成膜する
【０１１６】
本実施の形態では、軟磁性体層８７からの重金属拡散防止のための犠牲層９０を化学的機械研磨法により研磨する工程を用いるが、単層膜の研磨であること、被研磨膜は化学的機械研磨プロセスとして比較的実績のある膜であることから、化学的機械研磨による負荷は大きなものではなく、歩留りの向上を図れる。また、ビット線１１が埋め込まれた層間絶縁膜５６の表面に異物８９が存在していても、化学的機械研磨によりそれらの異物は容易に除去できるため、メリットは大きい。その他、上述した第１の実施の形態で述べたと同様の作用効果が得られる。
【０１１７】
第３の実施の形態
図１４及び図１５は、本発明の第３の実施の形態を示すものである。
【０１１８】
図１４（１）には、図１（１）に示したと同様にして、バリアメタル層７０、軟磁性体層７１及びバリアメタル層７２、更には配線材料層６０を配線溝６９内に埋め込んだ状態を示す。
【０１１９】
そして、図１４（２）、図１４（３）、図１５（４）に示すように、上述したようなリセスを形成せずに、上述したと同様の条件下で、配線材料層６０上にバリアメタル層１０６、軟磁性体層１０７及びバリアメタル層１０８を無電解めっきで順次形成する。なお、図１５（５）は、ビット線１１上に絶縁膜９８を形成した状態を示す。
【０１２０】
この無電解めっきによって、上述したと同様に、配線材料層６０上に選択的に各層１０６、１０７及び１０８が無電解めっきされるが、このめっきはほぼ平坦な配線材料層６０上に行うために、各めっき層は図示の如くに幾分盛り上がって僅かに外側へはみ出るようにして形成される。この結果、図１５（４）に示したように、これらの各めっき層は配線溝６９の内壁面上の各層７０、７１、７２とそれぞれ接触して接合することになり、特に配線材料層６０上の軟磁性体層１０７が配線材料層６０側部の軟磁性体層７１と接合して配線材料層６０を囲む磁気的な閉ループを形成する。
【０１２１】
従って、本実施の形態によれば、ビット線１１に電流磁界を一層効率良く集中させることができる。しかも、軟磁性体層１０７はバリアメタル層１０６、１０８によって挟まれているために、拡散防止効果も良好である。その他、上述した第１の実施の形態と同様の作用及び効果が得られる。
【０１２２】
以上に述べた各実施の形態は、本発明の技術的思想に基づいて種々に変形が可能である。
【０１２３】
例えば、ＭＲＡＭの素子構造、層構成をはじめ、各層の構成材料やその形成方法等は、本発明の技術的思想の範囲内で様々に変更してよい。また、上述した読み出し線については、ワード線と同様の構造からなっているのがよいが、別の構造でもよく、例えば軟磁性体層等は省略しても機能上は問題がない。また、上述したワード線及びビット線の少なくとも一方、特にビット線において、その側部（配線溝の側壁面）の少なくとも軟磁性体層を無電解めっきで形成することもできる。
【０１２４】
また、本発明はＭＲＡＭに好適であるが、磁化可能な磁性層を有するメモリ素子からなる他の磁気メモリ装置にも適用可能であり、また本発明のＭＲＡＭは磁化方向を固定してＲＯＭ的に使用することもできる。本発明は、磁気抵抗効果を利用して情報の書き込みを行う磁気記憶装置のビット線に対して好適であるが、ビット線より下層の構成は上記各実施の形態で説明した構造に限定されることはなく、例えば、ワード線上に選択素子（例えばダイオード）を形成し、その選択素子に接続して記憶素子を形成し、更にその上にビット線が形成された構造にも適用することができる。
【図面の簡単な説明】
【０１２５】
【図１】本発明の第１の実施の形態によるＭＲＡＭの製造方法を工程順に示す各断面図である。
【図２】同、ＭＲＡＭの製造方法を工程順に示す各断面図である。
【図３】同、ＭＲＡＭの製造方法を工程順に示す各断面図である。
【図４】同、希硝酸による銅のエッチング速度特性を示すグラフである。
【図５】同、過酸化水素水とシュウ酸のサイクルエッチング特性を示すグラフである。
【図６】同、リセス形成後の形状を示す顕微鏡写真である。
【図７】同、無電解めっきのプロセスのフロー図である。
【図８】同、軟磁性体層（ニッケル−鉄−ホウ素）の無電解めっき条件の一例を示す表である。
【図９】同、無電解めっきで形成された軟磁性体層（ニッケル−鉄−ホウ素）の組成変化の一例を示すグラフである。
【図１０】同、軟磁性体層の磁気特性の一例を示すヒステリシス曲線図である。
【図１１】同、バリアメタル層（コバルト−タングステン−リン）の軟磁性体層に対するバリア特性の一例を示すグラフである。
【図１２】本発明の第２の実施の形態によるＭＲＡＭの製造方法を工程順に示す各断面図である。
【図１３】同、ＭＲＡＭの製造方法を工程順に示す断面図である。
【図１４】本発明の第３の実施の形態によるＭＲＡＭの製造方法を工程順に示す各断面図である。
【図１５】同、ＭＲＡＭの製造方法を工程順に示す各断面図である。
【図１６】ＭＲＡＭのメモリセルの概略断面図である。
【図１７】ＭＲＡＭの等価回路図である。
【図１８】ＭＲＡＭの書き込み時の臨界応答特性図である。
【図１９】ＭＲＡＭの読み出し動作原理図である。
【図２０】従来例によるＭＲＡＭの要部断面図である。
【図２１】同、図２０のＸ−Ｘ線断面図である。
【図２２】同、ＭＲＡＭの要部断面斜視図（Ａ）と、配線による誘導磁場発生状態を示す断面図（Ｂ）である。
【図２３】同、ＭＲＡＭの製造方法を工程順に示す断面図である。
【図２４】同、ＭＲＡＭの製造方法を工程順に示す断面図である。
【図２５】同、ＭＲＡＭの製造方法を工程順に示す断面図である。
【図２６】同、ＭＲＡＭの製造方法を工程順に示す断面図である。
【図２７】同、ＭＲＡＭの製造方法を工程順に示す断面図である。
【図２８】同、ＭＲＡＭの他の製造方法を工程順に示す断面図である。
【図２９】同、ＭＲＡＭの他の製造方法を工程順に示す断面図である。
【符号の説明】
【０１２６】
２…記憶層（フリー層）、２…トンネルバリア層、１０…ＴＭＲ素子、
１１…ビット線、１２…書き込み用ワード線、２２…読み出し用配線、
２６…磁化固定層、２７…接続プラグ、４４、５０、５４、５６、９８…層間絶縁膜、
６０、６１…配線材料層又は非磁性層（銅層）、
６４、６５、７０、７２、８６、８８、１０６、１０８…バリアメタル層、
６２、６３、７１、８７、１０７…軟磁性体層、６６、６９…配線溝、
８５…リセス（凹部）、８９…異物、９０…犠牲絶縁層
【図１】
2005285932.tif 000003
【図２】
2005285932.tif 000004
【図３】
2005285932.tif 000005
【図４】
2005285932.tif 000006
【図５】
2005285932.tif 000007
【図７】
2005285932.tif 000008
【図８】
2005285932.tif 000009
【図９】
2005285932.tif 000010
【図１０】
2005285932.tif 000011
【図１１】
2005285932.tif 000012
【図１２】
2005285932.tif 000013
【図１３】
2005285932.tif 000014
【図１４】
2005285932.tif 000015
【図１５】
2005285932.tif 000016
【図１６】
2005285932.tif 000017
【図１７】
2005285932.tif 000018
【図１８】
2005285932.tif 000019
【図１９】
2005285932.tif 000020
【図２０】
2005285932.tif 000021
【図２１】
2005285932.tif 000022
【図２２】
2005285932.tif 000023
【図２３】
2005285932.tif 000024
【図２４】
2005285932.tif 000025
【図２５】
2005285932.tif 000026
【図２６】
2005285932.tif 000027
【図２７】
2005285932.tif 000028
【図２８】
2005285932.tif 000029
【図２９】
2005285932.tif 000030
【図６】
2005285932.tif 000031