(57)【要約】【課題】歩留りが高い画像表示装置を提供する。【解決手段】このカラー液晶表示装置では、不良が発生し易いアナログアンプ１４が形成された絶縁基板３１と、アナログアンプ１４以外の回路部分が形成された絶縁基板３０とを別々に用意し、それぞれの良否をテストし、良好な絶縁基板３１のみを良好な絶縁基板３０に実装する。したがって、カラー液晶表示装置全体を１枚の絶縁基板上に形成していた従来に比べ、カラー液晶表示装置の歩留りの向上を図ることができる。【選択図】        図３
2005010282.tif 000002
【特許請求の範囲】
【請求項１】
画像表示装置であって、
複数行複数列に配置され、各々が画素電位に応じた階調の画素を表示する複数の画素表示回路と、それぞれ前記複数行に対応して設けられた複数のゲート線と、それぞれ前記複数列に対応して設けられた複数のデータ線とを含む画素アレイ、
前記複数のゲート線を所定時間ずつ順次選択し、選択したゲート線に対応する各画素表示回路を活性化させる垂直走査回路、
前記垂直走査回路によって１本のゲート線が選択されている間に、前記複数のデータ線を介して活性化された各画素表示回路に画素電位を与える水平走査回路、
その表面に少なくとも前記画素アレイが形成された基板、および
前記基板の表面に実装された少なくとも１つの副基板を備え、
前記垂直走査回路および前記水平走査回路は前記基板および前記少なくとも１つの副基板の表面に分散配置され、
前記水平走査回路のうちの少なくとも前記複数のデータ線に接続されている回路部分は前記少なくとも１つの副基板の表面に形成されている、画像表示装置。
【請求項２】
前記垂直走査回路は前記基板の表面に形成され、
前記水平走査回路は１つの副基板の表面に形成されている、請求項１に記載の画像表示装置。
【請求項３】
前記垂直走査回路は１つの副基板の表面に形成され、
前記水平走査回路はもう１つの副基板の表面に形成されている、請求項１に記載の画像表示装置。
【請求項４】
前記垂直走査回路および前記水平走査回路は１つの副基板の表面に形成されている、請求項１に記載の画像表示装置。
【請求項５】
前記画素表示回路は液晶セルを含み、
前記水平走査回路は、
画像データ信号に従って、それぞれ前記複数のデータ線に対応する複数の画素電位を発生する画素電位発生回路、および
前記画素電位発生回路で発生された前記複数の画素電位を増幅してそれぞれ前記複数のデータ線に与える増幅回路を含み、
前記増幅回路は１つの副基板の表面に形成されている、請求項１に記載の画像表示装置。
【請求項６】
前記画素表示回路は電界発光素子を含み、
前記水平走査回路は、画像データ信号に従って各データ線に電流を供給し、各データ線に前記画素電位を発生させる電流源を含み、
前記電流源は１つの副基板の表面に形成されている、請求項１に記載の画像表示装置。
【請求項７】
さらに、外部電源電位に基づいて内部電源電位を生成する電源回路を備え、
前記電源回路は前記水平走査回路のうちの少なくとも前記複数のデータ線に接続されている回路部分と同じ副基板の表面に形成されている、請求項１から請求項６のいずれかに記載の画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は画像表示装置に関し、特に、複数行複数列に配置された複数の画素表示回路を含む画素アレイを備えた画像表示装置に関する。
【０００２】
【従来の技術】
従来の液晶表示装置は、複数行複数列に配置された複数の画素と、それぞれ複数行に対応して設けられた複数のゲート線と、それぞれ複数列に対応して設けられた複数のデータ線とを含む画素アレイと、複数のゲート線を１水平期間ずつ順次選択する垂直走査回路と、１水平期間内に各データ線に階調電位を与える水平走査回路とを備え、１枚の絶縁基板上に形成されている（たとえば特許文献１参照）。
【０００３】
【特許文献１】
特開２０００−３３８５２１号公報
【０００４】
【発明が解決しようとする課題】
しかし、従来の液晶表示装置では、トランジスタの特性のバラツキが大きいため、歩留りが低いという問題があった。
【０００５】
それゆえに、この発明の主たる目的は、歩留りが高い画像表示装置を提供することである。
【０００６】
【課題を解決するための手段】
この発明に係る画像表示装置は、複数行複数列に配置され、各々が画素電位に応じた階調の画素を表示する複数の画素表示回路と、それぞれ複数行に対応して設けられた複数のゲート線と、それぞれ複数列に対応して設けられた複数のデータ線とを含む画素アレイと、複数のゲート線を所定時間ずつ順次選択し、選択したゲート線に対応する各画素表示回路を活性化させる垂直走査回路と、垂直走査回路によって１本のゲート線が選択されている間に、複数のデータ線を介して活性化された各画素表示回路に画素電位を与える水平走査回路と、その表面に少なくとも画素アレイが形成された基板と、基板の表面に実装された少なくとも１つの副基板とを備えたものである。ここで、垂直走査回路および水平走査回路は基板および少なくとも１つの副基板の表面に分散配置され、水平走査回路のうちの少なくとも複数のデータ線に接続されている回路部分は少なくとも１つの副基板の表面に形成されている。
【０００７】
【発明の実施の形態】
［実施の形態１］
図１は、この発明の実施の形態１によるカラー液晶表示装置の構成を機能的に示すブロック図である。図１において、このカラー液晶表示装置は、画素アレイ１、レベルシフタ３，４、垂直走査回路５、水平走査回路８および電源回路１５を備える。
【０００８】
画素アレイ１は、複数行複数列に配置された複数のカラー画素２と、各行に対応して設けられたゲート線ＧＬと、各列に対応して設けられたＲ，Ｇ，Ｂ用の３本のデータ線ＤＬとを含む。
【０００９】
図２は、１つのカラー画素２の構成を示す回路図である。図２において、カラー画素２は、Ｒ，Ｇ，Ｂ用の３つの副画素２０を含む。３つの副画素２０には、それぞれＲ，Ｇ，Ｂ用のフィルタ（図示せず）が設けられている。３本のデータ線ＤＬには、それぞれＲ，Ｇ，Ｂ用の階調電位ＶＲ，ＶＧ，ＶＢが与えられる。
【００１０】
副画素２０は、Ｎ型ＴＦＴ（薄膜トランジスタ）２１、液晶セル２２およびキャパシタ２３を含む。Ｎ型ＴＦＴ２１は対応のデータ線ＤＬと液晶セル２２の画素電極との間に接続され、そのゲートは対応のゲート線ＧＬに接続される。液晶セル２の対向電極は、共通電位ＶＣＯＭを受ける。キャパシタ２３は、液晶セル２２の画素電極と共通電位ＶＣＯＭのラインとの間に接続される。
【００１１】
ゲート線ＧＬが選択レベルの「Ｈ」レベルにされると、各Ｎ型ＴＦＴ２１が導通し、３つの液晶セル２２の画素電極はそれぞれＲ，Ｇ，Ｂ用の階調電位ＶＲ，ＶＧ，ＶＢに充電される。液晶セル２の光透過率は、電極間電圧に応じて変化する。階調電位ＶＲ，ＶＧ，ＶＢの各々のレベルを調整することにより、所望の色および輝度の画素を表示することができる。
【００１２】
図１に戻って、垂直走査回路５は、シフトレジスタ６およびドライバ７を含む。レベルシフタ３は、外部から与えられたスタート信号ＳＴＹおよびクロック信号ＣＬＫＹの各々の振幅電圧をたとえば３Ｖから５Ｖに変換してシフトレジスタ６に与える。シフトレジスタ６は、スタート信号ＳＴＹおよびクロック信号ＣＬＫＹに同期して、複数のゲート線ＧＬを１水平期間ずつ順次選択する。ドライバ７は、シフトレジスタ６によって選択されているゲート線ＧＬを選択レベルの「Ｈ」レベルＶＧＨにし、他のゲート線ＧＬを非選択レベルの「Ｌ」レベルＶＧＬにする。
【００１３】
水平走査回路８は、シフトレジスタ９、データラッチ１０，１１、ラダー抵抗１２、マルチプレクサ１３およびアナログアンプ１４を含む。レベルシフタ４は、スタート信号ＳＴＸ、クロック信号ＣＬＫＸ、画像データ信号Ｄ０〜Ｄ５およびラッチ信号ＬＴの各々の振幅電圧をたとえば３Ｖから５Ｖに変換する。シフトレジスタ９は、レベルシフタ４からのスタート信号ＳＴＸおよびクロック信号ＣＬＫＸに同期してデータラッチ１０を制御する。データラッチ１０は、シフトレジスタ９によって制御され、レベルシフタ４からの画像データ信号Ｄ０〜Ｄ５を１データ線ＤＬ分ずつ順次ラッチし、１行分の画像データ信号Ｄ０〜Ｄ５をラッチする。データラッチ１１は、レベルシフタ４からのラッチ信号ＬＴによって制御され、データラッチ１０にラッチされた１行分の画像データ信号Ｄ０〜Ｄ５を１度にラッチする。
【００１４】
ラダー抵抗１２は、高電位ＶＬＨおよび低電位ＶＬＬ間の電圧を分圧して６４の階調電位を生成する。マルチプレクサ１３は、各データ線ＤＬ毎に、データラッチ１１から与えられた画像データ信号Ｄ０〜Ｄ５に従って６４の階調電位のうちのいずれかの階調電位を選択し、選択した階調電位をアナログアンプ１４に与える。アナログアンプ１４は、マルチプレクサ１３から与えられた階調電位をＶＲ，ＶＧまたはＶＢとして各データ線ＤＬに与える。シフトレジスタ９、データラッチ１０，１１、ラダー抵抗１２およびマルチプレクサ１３は、Ｄ／Ａコンバータを構成している。
【００１５】
電源回路１５は、外部から与えられた電源電位ＶＣＣ、接地電位ＶＳＳおよびクロック信号ＣＬＫに基づいて種々の内部電源電位ＶＤＤ，ＶＧＨ，ＶＧＬ，ＶＣＯＭ，ＶＬＨ，ＶＬＬを生成する。電源回路１５は、クロック信号ＣＬＫによって駆動されるチャージポンプ回路を含んでいる。垂直走査回路５および水平走査回路８によって画素アレイ１の全画素２が走査されると、画素アレイ１には１つのカラー画像が表示される。
【００１６】
さて、レベルシフタ３，４、垂直走査回路５、水平走査回路８および電源回路１５は、Ｎ型ＴＦＴおよびＰ型ＴＦＴを含むＣＭＯＳ回路で構成されている。ここで水平走査回路８は線順次駆動方式であり、水平走査回路８のアナログアンプ１４は、データ線ＤＬと同数のアナログアンプ単位回路を含んでいる。点順次駆動方式の場合は、データ線ＤＬよりも少ない数のアナログアンプ単位回路と切換回路とが用いられる。各アナログアンプ単位回路は、高い入力インピーダンスと低い出力インピーダンスを有し、入力電位と等しい電位を出力する。全アナログアンプ単位回路に同一の電位が入力されたとき、全アナログアンプ単位回路が同一の電位を出力するのが理想的であるが、実際にはＴＦＴのしきい値電圧や多数キャリアの移動度のバラツキが大きいためアナログアンプ単位回路の出力電位間に偏差が生じる。この偏差が３０ｍＶを超えると、全アナログアンプ単位回路に同一の電位が入力されたときでも画素間で異なる色が表示されるので、そのようなカラー液晶表示装置は不良品とされる。
【００１７】
従来のカラー液晶表示装置は１枚の絶縁基板上に形成されていたので、アナログアンプ１４のみが不良な場合でもカラー液晶表示装置全体が不良品とされていたので、カラー液晶表示装置の歩留りが低かった。そこで、この実施の形態１では、アナログアンプ１４が形成された絶縁基板３１と、カラー液晶表示装置のアナログアンプ１４以外の回路部分が形成された絶縁基板３０とを別々に用意し、それぞれの良否をテストし、良好な絶縁基板３１のみを良好な絶縁基板３０に実装することにより、カラー液晶表示装置の歩留りの向上を図る。
【００１８】
図３は、このカラー液晶表示装置の実際の構成を示すブロック図である。図３において、ガラス基板または樹脂基板のような絶縁基板３０の表面に画素アレイ１が配置され、ゲート線ＧＬの一方端部にドライバ７が配置され、ドライバ７に隣接してシフトレジスタ６が配置される。データ線ＤＬの一方端部に基板実装領域３０ａが設けられ、その上に絶縁基板３１が実装される。基板実装領域３０ａに隣接してＤ／Ａコンバータ３２が配置され、Ｄ／Ａコンバータ３２に隣接してレベルシフタ４が配置される。Ｄ／Ａコンバータ３２は、図１のシフトレジスタ９、データラッチ１０，１１、ラダー抵抗１２およびマルチプレクサ１３を含んでいる。ドライバ７および基板実装領域３０ａに隣接して電源回路１５が配置され、シフトレジスタ６に隣接してレベルシフタ３が配置される。なお、絶縁基板３０，３１上の回路は、ポリシリコンで形成される。
【００１９】
絶縁基板３０の一辺に沿って複数の外部端子３３が形成され、各外部端子３３はアルミ配線３４を介して対応の回路に接続されている。複数の外部端子３３はＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）を介してコントローラに接続され、各外部端子３３はコントローラから信号あるいは電位を受ける。クロック信号ＣＬＫＹおよびスタート信号ＳＴＹをそれぞれ受ける２つの外部端子３３はレベルシフタ３に接続される。クロック信号ＣＬＫ、電源電位ＶＣＣおよび接地電位ＶＳＳを受ける３つの外部端子３３は電源回路１５に接続される。データ信号Ｄ０〜Ｄ５、ラッチ信号ＬＴ、スタート信号ＳＴＸおよびクロック信号ＣＬＫＸをそれぞれ受ける９個の外部端子３３はレベルシフタ４に接続される。
【００２０】
図４（ａ）は基板実装領域３０ａを示す図、図４（ｂ）は絶縁基板３１の表面（絶縁基板３０の表面に対向する面）を示す図である。ただし、図面および説明の簡単化のため、電源用のパッドおよび配線は省略されている。図４（ａ）（ｂ）を参照して、基板実装領域３０ａには、各データ線ＤＬに対応して設けられた出力パッド４０および入力パッド４１が形成されている。複数の出力パッド４０は画素アレイ１の下側の一辺に沿って一列に配置され、各出力パッド４０は対応のデータ線ＤＬに接続されている。複数の入力パッド４１はＤ／Ａコンバータ３２の上側の一辺に沿って一列に配置され、各入力パッド４１はアルミ配線４２を介してＤ／Ａコンバータ３２に接続されている。
【００２１】
一方、絶縁基板３１の表面には、各データ線ＤＬに対応して設けられた出力パッド４３、アナログアンプ単位回路４４および入力パッド４５が形成されている。複数の出力パッド４３は絶縁基板３１の上側の一辺に沿って一列に配置され、各出力パッド４３は対応のアナログアンプ単位回路４４の出力ノードに接続されている。複数の入力パッド４５は絶縁基板３１の下側の一辺に沿って一列に配置され、各入力パッド４５は対応のアナログアンプ単位回路４４の入力ノードに接続されている。
【００２２】
絶縁基板３１の表面を絶縁基板３０の表面に向けて絶縁基板３１を基板実装領域３０ａに実装し、複数の出力パッド４３をそれぞれ複数の出力パッド４０に接合するとともに、複数の入力パッド４５をそれぞれ複数の入力パッド４１に接合する。
【００２３】
アナログアンプ単位回路４４は、Ｄ／Ａコンバータ３２から入力パッド４１，４５を介して与えられた階調電位を電流増幅して、出力パッド４３，４０を介して対応のデータ線ＤＬに与える。なお、アナログアンプ単位回路４４には、そのオフセット電圧を補償するためのオフセットキャンセル回路も含まれている。
【００２４】
図５は、パッド同士の接合方法を示す断面図である。絶縁基板３０の基板実装領域３０ａに絶縁基板３１が回路側表面を下向きにしてマウントされる。絶縁基板３０側の出力パッド４０と絶縁基板３１側の出力パッド４３とはバンプ（導電性突起物）４６を介して接合される。入力パッド４１と４５も同様に接合される。絶縁基板３０と３１は、樹脂４７によって接着される。図６に示すように、パッド４０と４３を金属粒子４８を介して接合してもよい。
【００２５】
この実施の形態１では、不良が発生し易いアナログアンプ１４が形成された絶縁基板３１と、カラー液晶表示装置のアナログアンプ１４以外の回路部分が形成された絶縁基板３０とを別々に用意し、それぞれの良否をテストし、良好な絶縁基板３１のみを良好な絶縁基板３０に実装する。したがって、カラー液晶表示装置全体を１枚の絶縁基板上に形成していた従来に比べ、カラー液晶表示装置の歩留りの向上を図ることができ、カラー液晶表示装置の低コスト化を図ることができる。
【００２６】
図７（ａ）（ｂ）は、この実施の形態１の変更例を示すブロック図であって、図４（ａ）（ｂ）と対比される図である。図７（ａ）（ｂ）を参照して、この変更例では、複数の出力パッド４０は、互いに平行な２本の直線上に所定のピッチで交互に配置され、出力パッド４０に対応する出力パッド４３も同様に千鳥状に配置される。また、複数の入力パッド４１は、互いに平行な２本の直線上に所定のピッチで交互に配置され、入力パッド４１に対応する入力パッド４５も同様に千鳥状に配置される。この変更例では、パッド間の距離を大きくすることができるので、絶縁基板３１を絶縁基板３０に容易に実装することができる。
［実施の形態２］
図８は、この発明の実施の形態２によるカラー液晶表示装置の構成を示すブロック図であって、図３と対比される図である。図８を参照して、このカラー液晶表示装置では、アナログアンプ１４、Ｄ／Ａコンバータ３２およびレベルシフタ４が１枚の絶縁基板５０の表面に形成され、画素アレイ１などの残りの回路部分は絶縁基板３０の表面に形成される。テストで正常であった絶縁基板５０がテストで正常であった絶縁基板３０の基板実装領域３０ｂに実装される。
【００２７】
図９（ａ）は基板実装領域３０ｂを示す図、図９（ｂ）は絶縁基板５０の表面（絶縁基板３０の表面に対向する面）を示す図である。ただし、図面および説明の簡単化のため、電源用のパッドおよび配線は省略されている。図９（ａ）（ｂ）を参照して、基板実装領域３０ｂには、各データ線ＤＬに対応して設けられた出力パッド５１と、各外部端子３３に対応して設けられた入力パッド５２とが形成されている。複数の出力パッド５１は画素アレイ１の下側の一辺に沿って一列に配置され、各出力パッド５１は対応のデータ線ＤＬに接続されている。複数の入力パッド５２は複数の外部端子３３に対向して一列に配置され、各入力パッド５２はアルミ配線３４を介して対応の外部端子３３に接続されている。
【００２８】
一方、絶縁基板５０の表面には、各データ線ＤＬに対応して設けられた出力パッド５３と、各外部端子３３に対応して設けられた入力パッド５４とが形成されている。複数の出力パッド５３は、絶縁基板５０の上側の一辺に沿って一列に配置され、アナログアンプ１４に接続されている。複数の入力パッド５４は、絶縁基板５０の下側の一辺に沿って一列に配置され、レベルシフタ４に接続されている。
【００２９】
絶縁基板５０の表面を絶縁基板３０の表面に向けて絶縁基板５０を基板実装領域３０ｂに実装し、複数の出力パッド５３をそれぞれ複数の出力パッド５１に接合するとともに、複数の入力パッド５４をそれぞれ複数の入力パッド５２に接合する。
【００３０】
レベルシフタ４、Ｄ／Ａコンバータ３２およびアナログアンプ１４は、３つの外部端子３３、３つの入力パッド５２および３つの入力パッド５４を介して与えられたスタート信号ＳＴＸ、クロック信号ＣＬＫＸおよびラッチ信号ＬＴに同期して動作し、６つの外部端子３３、６つの入力パッド５２および６つの入力パッド５４を介して与えられた画像データ信号Ｄ０〜Ｄ５に従って、複数の出力パッド５３および複数の出力パッド５１を介して複数のデータ線ＤＬに階調電位を与える。
【００３１】
この実施の形態２では、不良が発生し易いアナログアンプ１４、Ｄ／Ａコンバータ３２およびレベルシフタ４が形成された絶縁基板５０と、カラー液晶表示装置の残りの回路部分が形成された絶縁基板３０とを別々に用意し、それぞれの良否をテストし、良好な絶縁基板５０のみを良好な絶縁基板３０に実装する。したがって、カラー液晶表示装置全体を１枚の絶縁基板上に形成していた従来に比べ、カラー液晶表示装置の歩留りの向上を図ることができ、カラー液晶表装置の低コスト化を図ることができる。
【００３２】
以下、種々の変更例について説明する。図１０のカラー液晶表示装置では、アナログアンプ１４、Ｄ／Ａコンバータ３２、レベルシフタ３，４および電源回路１５が１枚の絶縁基板６０の表面に形成され、画素アレイ１などの残りの回路部分は絶縁基板３０の表面に形成される。テストで正常であった絶縁基板６０がテストで正常であった絶縁基板３０の基板実装領域に実装される。なお、絶縁基板６０の実装方法は、図９などで説明した方法と同じであるので、その説明は繰返さない。この変更例でも、カラー液晶表示装置の歩留りの向上を図ることができる。また、画素２に含まれているＴＦＴと同じ導電型（ここではＮ型）のＴＦＴのみでシフトレジスタ６およびドライバ７を形成すれば（特開２００２−３２８６４３号公報、特開平９−２４６９３６号公報参照）、装置の低コスト化を図ることができる。
【００３３】
図１１のカラー液晶表示装置では、アナログアンプ１４、Ｄ／Ａコンバータ３２、レベルシフタ３，４および電源回路１５が１枚の絶縁基板６０の表面に形成され、シフトレジスタ６およびドライバ７がもう１枚の絶縁基板６１の表面に形成され、画素アレイ１などの残りの回路部分は絶縁基板３０の表面に形成される。テストで正常であった絶縁基板６０，６１がテストで正常であった絶縁基板３０の基板実装領域に実装される。この変更例でも、カラー液晶表示装置の歩留りの向上を図ることができる。なお、この変更例では、画素をアモルファスシリコンで形成することが可能である。
【００３４】
図１２のカラー液晶表示装置では、アナログアンプ１４、Ｄ／Ａコンバータ３２、レベルシフタ３，４、電源回路１５、シフトレジスタ６およびドライバ７が１枚の絶縁基板６２の表面に形成され、画素アレイ１などの残りの回路部分は絶縁基板３０の表面に形成される。テストで正常であった絶縁基板６２がテストで正常であった絶縁基板３０の基板実装領域に実装される。この変更例でも、カラー液晶表示装置の歩留りの向上を図ることができる。なお、この変更例でも、画素をアモルファスシリコンで形成することが可能である。
【００３５】
［実施の形態３］
図１３は、この発明の実施の形態３によるカラー画像表示装置の構成を示すブロック図であって、図１と対比される図である。図１３を参照して、このカラー画像表示装置が図１のカラー液晶表示装置と異なる点は、画素アレイ１および水平走査回路８がそれぞれ画素アレイ７１および水平走査回路７３で置換されている点である。
【００３６】
画素アレイ７１は、画素アレイ１のカラー画素２をカラー画素７２で置換したものである。カラー画素７２は、Ｒ，Ｇ，Ｂ用の３つの副画素８０を含む。副画素８０は、図１４に示すように、Ｎ型ＴＦＴ８１〜８３、キャパシタ８４、およびＥＬ（エレクトロルミネッセンス）素子８５を含む。ＥＬ素子８５およびＮ型ＴＦＴ８３は、電源電位ＶＤＤのラインと接地電位ＶＳＳのラインとの間に直列接続される。Ｎ型ＴＦＴ８１はデータ線ＤＬとＮ型ＴＦＴ８３のドレイン（ノードＮ８１）との間に接続され、Ｎ型ＴＦＴ８２はノードＮ８１とＮ型ＴＦＴ８３のゲート（ノードＮ８２）との間に接続される。Ｎ型ＴＦＴ８１，８２のゲートは、共にゲート線ＧＬに接続される。キャパシタ８４は、ノードＮ８２と接地電位ＶＳＳのラインとの間に接続される。
【００３７】
ゲート線ＧＬが選択レベルの「Ｈ」レベルに立上げられると、Ｎ型ＴＦＴ８１，８２が導通する。画像データ信号Ｄ０〜Ｄ５に応じたレベルの電流がデータ線ＤＬに流されると、その電流がＮ型ＴＦＴ８１，８３を介して接地電位ＶＳＳのラインに流れ、キャパシタ８４がＮ型ＴＦＴ８３のゲート電位に充電される。ゲート線ＧＬが非選択レベルの「Ｌ」レベルに立下げられると、Ｎ型ＴＦＴ８１，８２が非導通になり、ＥＬ素子８５およびＮ型ＴＦＴ８３にはキャパシタ８４の充電電位に応じたレベルの電流が流れる。ＥＬ素子８５は、その電流に応じた光強度で発光する。
【００３８】
図１３に戻って、水平走査回路７３は、図１の水平走査回路８のラダー抵抗１２、マルチプレクサ１３およびアナログアンプ１４を電流源７４で置換したものである。電流源７４は、各データ線ＤＬ毎に、データラッチ１１から与えられたデータ信号Ｄ０〜Ｄ５をアナログ電流に変換し、そのアナログ電流をデータ線ＤＬに供給する。
【００３９】
この実施の形態３でも、実施の形態１，２と同様に、不良が発生し易い少なくとも電流源７４が形成された第１の絶縁基板と、少なくとも画素アレイ７１が形成された第２の絶縁基板とを別々に用意し、それぞれの良否をテストし、良好な第１の絶縁基板のみを良好な第２の絶縁基板に実装することにより、カラー画像表示装置の歩留りの向上を図ることができ、カラー画像表示装置の低コスト化を図ることができる。
【００４０】
なお、以上の実施の形態１〜３では、液晶セル２２、ＥＬ素子８５を用いた画像表示装置について説明したが、この発明は他のどのような光学素子を用いた画像表示装置にも適用可能であることはいうまでもない。
【００４１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００４２】
【発明の効果】
以上のように、この発明に係る画像表示装置では、複数行複数列に配置され、各々が画素電位に応じた階調の画素を表示する複数の画素表示回路と、それぞれ複数行に対応して設けられた複数のゲート線と、それぞれ複数列に対応して設けられた複数のデータ線とを含む画素アレイと、複数のゲート線を所定時間ずつ順次選択し、選択したゲート線に対応する各画素表示回路を活性化させる垂直走査回路と、垂直走査回路によって１本のゲート線が選択されている間に、複数のデータ線を介して活性化された各画素表示回路に画素電位を与える水平走査回路と、その表面に少なくとも画素アレイが形成された基板と、基板の表面に実装された少なくとも１つの副基板とを備えたものである。ここで、垂直走査回路および水平走査回路は基板および少なくとも１つの副基板の表面に分散配置され、水平走査回路のうちの少なくとも複数のデータ線に接続されている回路部分は少なくとも１つの副基板の表面に形成されている。したがって、水平走査回路のうちの少なくとも複数のデータ線に接続されている回路部分が形成された副基板と、少なくとも画素アレイが形成された基板とを別々に用意し、それぞれの良否をテストし、良好な副基板のみを良好な基板に実装することにより、画像表示装置の歩留りの向上を図ることができ、画像表示装置の低コスト化を図ることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるカラー液晶表示装置の構成を機能的に示すブロック図である。
【図２】図１に示したカラー画素の構成を示す回路図である。
【図３】図１に示したカラー液晶表示装置の実際の構成を示すブロック図である。
【図４】図３に示した基板実装領域および絶縁基板３１の表面を示す図である。
【図５】絶縁基板３１の実装方法を説明するための断面図である。
【図６】絶縁基板３１の実装方法を説明するための他の断面図である。
【図７】実施の形態１の変更例を示すブロック図である。
【図８】この発明の実施の形態１によるカラー液晶表示装置の実際の構成を示すブロック図である。
【図９】図８に示した基板実装領域および絶縁基板５０の表面を示す図である。
【図１０】実施の形態２の変更例を示すブロック図である。
【図１１】実施の形態２の他の変更例を示すブロック図である。
【図１２】実施の形態２のさらに他の変更例を示すブロック図である。
【図１３】この発明の実施の形態３によるカラー画像表示装置の構成を機能的に示すブロック図である。
【図１４】図１３に示したカラー画素に含まれる副画素の構成を示す回路図である。
【符号の説明】
１，７１  画素アレイ、２，７２  カラー画素、ＧＬ  ゲート線、ＤＬ  データ線、３，４  レベルシフタ、５  垂直走査回路、６，９  シフトレジスタ、７ドライバ、８，７３  水平走査回路、１０，１１  データラッチ、１２  ラダー抵抗、１３  マルチプレクサ、１４  アナログアンプ、１５  電源回路、２０，８０  副画素、２１，８１〜８３  Ｎ型ＴＦＴ、２２  液晶セル、２３，８４キャパシタ、３０，３１，５０，６０〜６２  絶縁基板、３０ａ，３０ｂ  基板実装領域、３２  Ｄ／Ａコンバータ、３３  外部端子、３４，４２  アルミ配線、４０，４１，４３，４５，５１〜５４  パッド、４４  アナログアンプ単位回路、４６  バンプ、４７  樹脂、４８  金属粒子、７４  電流源、８５  ＥＬ素子。
【図１】
2005010282.tif 000003
【図２】
2005010282.tif 000004
【図３】
2005010282.tif 000005
【図４】
2005010282.tif 000006
【図５】
2005010282.tif 000007
【図６】
2005010282.tif 000008
【図７】
2005010282.tif 000009
【図８】
2005010282.tif 000010
【図９】
2005010282.tif 000011
【図１０】
2005010282.tif 000012
【図１１】
2005010282.tif 000013
【図１２】
2005010282.tif 000014
【図１３】
2005010282.tif 000015
【図１４】
2005010282.tif 000016