(57)【要約】 【課題】  ゲート絶縁膜の残膜のばらつきを抑制することなく、シート抵抗のばらつきを低減することができる半導体装置の製造方法を提供する。【解決手段】  製造ステップＳ１では、絶縁基板上に半導体薄膜、ゲート絶縁膜およびゲート電極層を積層した後、エッチングして、ゲート電極を形成する。製造ステップＳ２では、半導体薄膜に不純物を低ドーズ量で注入することによりチャネル領域および不純物注入領域を形成する。製造ステップＳ３では、不純物注入領域にカウンタードーピングをする。つまり、不純物注入領域に前記不純物と反対の導電型の不純物を少量注入する。好ましくは、不純物注入領域のうち、ゲート電極の近傍部以外をカウンタードーピングする。製造ステップＳ４では、低不純物濃度領域および高不純物濃度領域を形成し、製造ステップＳ５では、ソース電極およびドレイン電極を形成する。【選択図】      図１
2005057123.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に半導体薄膜、絶縁膜および所定の電極を積層して形成する積層工程と、
前記半導体薄膜に第１の不純物を注入する第１注入工程と、
前記第１注入工程の後に第１の不純物とは異なる第２の不純物を、第１の不純物のドーズ量とは異なるドーズ量で注入する第２注入工程とを含み、
第２の不純物が、第１の不純物と反対の導電型の不純物であることを特徴とする半導体装置の製造方法。
【請求項２】
第２の不純物のドーズ量が、第１の不純物のドーズ量より少ないことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
第１注入工程では、半導体薄膜に１×１０１２／ｃｍ２〜１×１０１４／ｃｍ２のドーズ量で第１の不純物を注入することにより、チャネル領域と不純物注入領域とを形成することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
第２注入工程において、前記電極の近傍部以外の不純物注入領域に５×１０１１／ｃｍ２〜５×１０１３／ｃｍ２のドーズ量で第２の不純物を注入することを特徴とする請求項２または３記載の半導体装置の製造方法。
【請求項５】
第２注入工程において、不純物を注入する前に、前記電極の近傍部にレジストパターンを形成することを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記レジストパターンを形成する領域が、不純物注入領域の３０％〜５０％であることを特徴とする請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも半導体薄膜に不純物を注入する工程を含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
複数の薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）を有する薄膜半導体装置であるＴＦＴ基板は、アクティブマトリックス駆動方式の液晶表示装置において液晶を駆動するための駆動基板として用いられる。液晶表示装置は、薄膜で低消費電力という特徴を有し、その中でもＴＦＴを用いた液晶表示装置は、コントラストが高く、応答速度が速いなどの長所を有する。そのため、ＴＦＴを用いた液晶表示装置は、主にパーソナルコンピュータなどの表示部および携帯用のテレビジョン装置などに使用されており、近年、その市場規模は大きく伸びている。
【０００３】
薄膜半導体装置を製造するためには、ゲート絶縁膜を間にしてゲート電極および半導体薄膜の積層を絶縁基板上に形成する工程と、イオン打込み法などによって半導体薄膜に不純物を注入する工程とを行う必要がある。そして、半導体薄膜に不純物を注入する工程においては、不純物を注入する量（ドーズ量）を領域毎に変化させ、半導体薄膜にソース領域およびドレイン領域となる高不純物濃度領域、ＬＤＤ（Lightly Doped Drain）構造のＴＦＴにおけるＬｏｆｆ領域または、ＧＯＬＤ（Gate-Drain Overlapped Device）構造のＴＦＴにおけるＬｏｖ領域となる低不純物濃度領域およびチャネル領域を形成させる必要がある。さらに、それぞれの領域において、シート抵抗ができるだけ均一になるようにしなければならない。そのためには、それぞれの領域において、不純物の濃度が均一に分布していればよい。しかしながら、低不純物濃度領域において不純物濃度を均一にすることは困難である。たとえば、Ｌｏｆｆ領域を形成するときは、１０１２〜１０１３／ｃｍ２オーダの比較的低ドーズ量のドーピングが行われるが、その際、ドーピング装置を用いて従来の方法で行うと、ドーズ量の制御が困難であり、不純物濃度のばらつきが大きくなる。
【０００４】
ドーピング装置に起因するばらつきを解消する方法として、以下のような方法が開示されている。半導体薄膜に不純物イオンを注入する際、一般には不純物を含むドーパントガスの希釈ガスに対する混合比が０．１％〜１０％に調製された原料ガスをイオン化し、不純物イオンを半導体薄膜に注入する。これに対して、混合比が０．１％未満に調製された原料ガスを用いて不純物イオンを注入することで、半導体薄膜に注入される不純物イオン濃度のばらつきを低減することができる（たとえば、特許文献１参照）。
【０００５】
【特許文献１】特開平１０−１２８９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１記載の薄膜半導体装置の製造方法では、原料ガスに不純物濃度の低いガスを用いて半導体薄膜に不純物イオンを注入することで、ドーピング装置に起因する不純物イオン濃度のばらつきを低減することが報告されている。しかしながら、ドーピングの際に、ゲート絶縁膜などの絶縁膜越しに半導体薄膜に対して不純物を打込む必要があるような構造のＴＦＴにおいては、不純物のばらつきの原因として、ドーピング装置以外にも絶縁膜の膜厚のばらつきがある。つまり、ゲート絶縁膜（ＧＩ）の厚みやゲート電極作成時のエッチング後のゲート絶縁膜の残膜（ＧＩ残膜）の厚みにばらつきがあるために、半導体薄膜の不純物濃度のばらつきを制御することが困難となるのである。特にゲート絶縁膜の残膜については、ゲート電極形成時のエッチングにより厚みに非常に大きなばらつきが存在するために、Ｌｏｆｆ領域での不純物濃度のばらつきが顕著となり、Ｌｏｆｆ領域のシート抵抗は、数十ｋΩ／□〜数百ｋΩ／□と大きくばらついてしまう。
【０００７】
本発明の目的は、ゲート絶縁膜の残膜のばらつきを抑制することなく、シート抵抗のばらつきを低減することができる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明は、絶縁基板上に半導体薄膜、絶縁膜および所定の電極を積層して形成する積層工程と、
前記半導体薄膜に第１の不純物を注入する第１注入工程と、
前記第１注入工程の後に第１の不純物とは異なる第２の不純物を、第１の不純物のドーズ量とは異なるドーズ量で注入する第２注入工程とを含み、
第２の不純物が、第１の不純物と反対の導電型の不純物であることを特徴とする半導体装置の製造方法である。
【０００９】
また本発明は、第２の不純物のドーズ量が、第１の不純物のドーズ量より少ないことを特徴とする。
【００１０】
また本発明は、第１注入工程では、半導体薄膜に１×１０１２／ｃｍ２〜１×１０１４／ｃｍ２のドーズ量で第１の不純物を注入することにより、チャネル領域と不純物注入領域とを形成することを特徴とする。
【００１１】
また本発明は、第２注入工程において、前記電極の近傍部以外の不純物注入領域に５×１０１１／ｃｍ２〜５×１０１３／ｃｍ２のドーズ量で第２の不純物を注入することを特徴とする。
【００１２】
また本発明は、第２注入工程において、不純物を注入する前に、前記電極の近傍部にレジストパターンを形成することを特徴とする。
【００１３】
また本発明は、前記レジストパターンを形成する領域が、不純物注入領域の３０％〜５０％であることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、まず積層工程で、絶縁基板上に半導体薄膜、絶縁膜および所定の電極を形成する。次に、第１注入工程で１×１０１２／ｃｍ２〜１×１０１４／ｃｍ２のドーズ量で第１の不純物を絶縁膜越しに注入することにより、半導体薄膜にチャネル領域と不純物注入領域とを形成する。積層工程で形成した絶縁膜の膜厚はばらつきが大きいため、絶縁膜越しに第１の不純物を注入すると、不純注入領域の不純物濃度、つまり、キャリア濃度はばらつくことになる。そこで、第１注入工程の後の第２注入工程では、第１の不純物とは、異なる不純物であって、反対の導電型の不純物である第２の不純物を５×１０１１／ｃｍ２〜５×１０１３／ｃｍ２のドーズ量で注入する。
【００１５】
たとえば、キャリアが伝導電子であるＮ型ＬＤＤ（Lighely Doped Drain）構造の薄膜トランジスタ（ＴＦＴ）を製造する場合、第１注入工程において、第１の不純物としてリンなどのドナーを注入する。その後、第２注入工程において、第１の不純物とは反対の導電型の不純物である第２の不純物としてホウ素などのアクセプタを注入する。
【００１６】
さらに、第２の不純物は、第１の不純物より少量注入する。つまり、不純物注入領域において、その上層である絶縁膜の薄い部分、つまり、第１の不純物が多く注入される部分には、第２の不純物を多く注入される。また、絶縁膜の厚い部分、つまり、第１の不純物が少なく注入される部分には、第２の不純物が少なく注入される。
【００１７】
したがって、不純物注入領域で第１の不純物の注入される量が多すぎるため、シート抵抗が低くなり過ぎる部分に、反対の導電型の不純物である第２の不純物を注入する。このことにより、第１の不純物がシート抵抗に対して与える影響を低減し、シート抵抗のばらつきを低減することが可能となる。
【００１８】
たとえばＮ型ＬＤＤ構造のＴＦＴを製造する際に、第１注入工程において、第１の不純物であるドナーの注入される量が多いため、キャリアである電子の濃度が高くなり過ぎた部分に、第２の不純物であるアクセプタを多く注入する。このことにより、電子を打消し、不純物注入領域の電子濃度のばらつきを低減させ、シート抵抗のばらつきを低減することが可能となる。
【００１９】
また本発明によれば、前記電極の近傍部以外の不純物注入領域に第２の不純物を注入することから、第１の不純物の注入により、キャリア濃度が高くなり過ぎたため、シート抵抗が低くなり過ぎる部分にのみ、第２の不純物を注入することができる。
【００２０】
つまり、絶縁膜は、電極形成時のエッチングのために、電極の近傍部で厚く、周辺部で薄いという傾向を有しており、第１の不純物を注入した後には、電極の近傍部でキャリア濃度が低く、周辺部でキャリア濃度が高くなる。だから電極の近傍部以外にのみ、第２の不純物を注入することで、不純物注入領域のシート抵抗のばらつきをさらに低減することができる。また、このことにより、第１の不純物の濃度が低く、シート抵抗が高くなる部分には、第２の不純物を注入しないので、シート抵抗が高くなり過ぎることがなく、いわゆるオン不良を抑制することができる。
【００２１】
また本発明によれば、第２注入工程において、不純物を注入する前に、前記電極の近傍部にレジストパターンを形成することから、レジストパターンは、容易に形成させることができるので、容易に電極の近傍部以外に第２の不純物を注入することができる。
【００２２】
また本発明によれば、前記レジストパターンを形成する領域が、不純物注入領域の３０％〜５０％であるために、不純物注入領域の中で、シート抵抗が比較的高くなる部分に、レジストパターンを形成することができ、不純物注入領域のシート抵抗のばらつきをさらに低減することができる。
【発明を実施するための最良の形態】
【００２３】
図１は、本発明の実施形態である半導体装置の製造方法を示すフローチャートである。製造ステップＳ１は、半導体薄膜、ゲート電極を形成する工程である。製造ステップＳ２は、不純物注入領域を形成する工程である。製造ステップＳ３は、不純物注入領域にカウンタードープをする工程である。製造ステップＳ４は、低不純物濃度領域および高不純物濃度領域を形成する工程である。製造ステップＳ５は、ソース電極およびドレイン電極を形成する工程である。
【００２４】
図２は、薄膜トランジスタ基板１（ＴＦＴ基板１）の概略断面図である。図１のフローチャートは、図２に示すＴＦＴ基板１の製造工程を示す。図２に示すＴＦＴ基板１は、絶縁基板１１上に、チャネル領域１０ａと、低不純物濃度領域１０ｃと、高不純物濃度領域１０ｄとを有する半導体薄膜１０を形成させ、半導体薄膜１０上に、ゲート絶縁膜の残膜１６を介してゲート電極１５が配設され、さらに層間膜２３、ソース電極２７およびドレイン電極２８を有する。さらに、ＴＦＴ基板１は、キャリアが伝導電子であるＮ型ＬＤＤ（Lightly Doped Drain）構造である。
【００２５】
図３は、図１の製造ステップＳ１のうち半導体薄膜１０を形成する工程を示す概略断面図である。図３に示すように、ガラス板などの絶縁基板１１上に半導体薄膜１０を形成させる。半導体薄膜１０には、たとえばポリシリコン膜（poly-Si膜）やＣＧシリコン膜（
Continuous Grain-Si膜）を用いることができる。Poly-Si膜は、まず、プラズマＣＶＤ（ＣＶＤ：Chemical Vapor Deposition）法またはＬＰＣＶＤ（ＬＰＣＶＤ：Low
Pressure Chemical Vapor Deposition）法により、アモルファスシリコン膜を絶縁基板１１上に形成させ、フォトリソグラフィ法によって所望の形状にした後、加熱による固相成長やレーザ照射などの結晶化の手法を用いて形成させる。またＣＧシリコン膜は、プラズマＣＶＤ（ＣＶＤ：Chemical Vapor Deposition）法等により、アモルファスシリコン膜を絶縁基板１１上に形成させた後、触媒（ニッケル等）を用いて固相成長させ、レーザ照射による結晶化の手法を用いて形成させる。
【００２６】
図４は、図１の製造ステップＳ１のうちゲート絶縁膜１２を形成する工程を示す概略断面図である。図４に示すように、半導体薄膜１０上にゲート絶縁膜１２を形成させる。ゲート絶縁膜１２には、たとえば二酸化ケイ素（ＳｉＯ２）膜などを用いることができる。ＳｉＯ２膜は、ＣＶＤ法などによって形成させる。
【００２７】
図５は、図１の製造ステップＳ１のうち、ゲート電極１５を形成する工程を示す概略断面図である。まず、図５（ａ）に示すように、ゲート絶縁膜１２上に、ゲート電極層１３を形成させる。ゲート電極層１３には、たとえば、アルミニウム（Ａｌ）膜やタングステン／窒化タンタル（Ｗ／ＴａＮ）膜などを用いることができる。Ａｌ膜は、ＣＶＤ法などによって形成される。またタングステン／窒化タンタル（Ｗ／ＴａＮ）膜は、スパッタ法などによって形成される。
【００２８】
次に、ゲート電極層１３にレジスト層を形成し、レジスト層にパターンを露光装置で転写し、現像して図５（ｂ）に示すようなマスク１４を形成させる。次に図５（ｃ）に示すように、ドライエッチングなどによって不要領域のゲート電極層１３を除去することによって、ゲート電極１５を形成させる。以下で、実施例としてタングステン／窒化タンタル（Ｗ／ＴａＮ）膜のドライエッチングを説明する。Ｗ／ＴａＮをスパッタ法によって３７０ｎｍ／３０ｎｍ堆積させ、まず温度６０〜７０℃においてＯ２ガスを用い、１８０〜２００秒の時間でＷのテーパー部を形成させ、次に温度７０〜８０℃においてＣＦ４ガスおよびＣｌ２ガスを用い、６０〜７０秒の時間でＴａＮ膜のエッチングを行う。しかしながら、エッチングの際に、ゲート電極層１３がエッチングされるだけでなく、ゲート絶縁膜１２もエッチングされてしまう。このことにより、エッチング後には、ゲート絶縁膜１２が膜厚にばらつきのあるゲート絶縁膜の残膜１６となってしまう。
【００２９】
この際、ゲート絶縁膜の残膜１６は、ゲート電極１５の近傍部で厚く、周辺部に向かって徐々に薄くなるという傾向を有している。最後に図５（ｄ）に示すように、マスク１４をアッシングなどすることにより除去し、ゲート電極１５を形成させる。
【００３０】
図６は、図１の製造ステップＳ２である不純物注入領域を形成する工程を示す概略断面図である。不純物注入領域１０ｂを形成する工程は第１注入工程である。図６に示すように、矢符１７方向に第１の不純物であるドナー、たとえば、リン（Ｐ）をイオン打込み法によって、半導体薄膜１０に１×１０１３／ｃｍ２以下のドーズ量で注入し、半導体薄膜１０にゲート電極１５の直下に位置するチャネル領域１０ａおよび不純物注入領域１０ｂを形成させる。ゲート絶縁膜の残膜１６越しに半導体薄膜１０に対して不純物イオンを打込む場合、ゲート絶縁膜の残膜１６が厚いと半導体薄膜１０にイオンが注入されにくく、ゲート絶縁膜の残膜１６が薄いとイオンが注入されやすい。つまり、ゲート絶縁膜の残膜１６がばらつくと不純物注入領域１０ｂに注入される不純物イオン濃度がばらつき、不純物注入領域１０ｂのシート抵抗がばらつくことになる。具体的には、ゲート電極エッチングのプロセスや条件にも依存するが、大きいときは、ゲート絶縁膜の残膜１６は±２０ｎｍ程度ばらつきが生じる場合がある。その場合、不純物注入領域１０ｂのシート抵抗は、数十ｋΩ／□〜数百ｋΩ／□と大きくばらつき、スペック値から高めあるいは低めに外れることによる歩留まりの低下を招く。本発明では、これに対して，カウンタードーピングを行うことでばらつきを低減する。カウンタードーピングについて、以下に詳細に説明する。
【００３１】
図７は、図１の製造ステップＳ３である不純物注入領域１０ｂにカウンタードープをする工程を示す概略断面図である。不純物注入領域１０ｂにカウンタードープをする工程は、第２注入工程である。カウンタードーピングとは、第２の不純物であるアクセプタ、たとえば、ホウ素（Ｂ）をイオン打込み法によって、不純物注入領域１０ｂに注入された第１の不純物のドーズ量より少量のドーズ量で注入する工程である。第２の不純物は、第１の不純物とは反対の導電型の不純物である。
【００３２】
図１の製造ステップＳ３には、図７（ａ）と図７（ｂ）に示す２つの方法がある。
第１の方法としては、図１の製造ステップＳ２の工程の後にそのまま、図７（ａ）に示すように矢符１８方向にカウンタードーピングをする。
【００３３】
カウンタードーピングをすることによって、不純物注入領域１０ｂのキャリア濃度のばらつきを低減させ、シート抵抗のばらつきを低減させることができる。さらにシート抵抗がスペック範囲から外れることも少なくなるので、歩留まりも向上する。ただし、この場合不純物注入領域１０ｂのシート抵抗が高い部分、つまり、ドナーイオンのドーズ量が少ない部分にもアクセプタイオンが導入されてしまう。このことにより、シート抵抗が高くなってしまい、オン不良を生じる可能性がある。オン不良は半導体の結晶性が悪い場合にも生じるが、この場合は残膜が厚くドナーイオンのドーズ量が不足することに起因する。
【００３４】
ゲート絶縁膜の残膜１６は、ゲート電極１５の近傍部で厚く、周辺部で薄いという傾向を有している。すなわち、不純物注入領域１０ｂのシート抵抗は、ゲート電極１５の近傍部で高く、周辺部で低い。そのため、レジストパターンは、ゲート電極１５の近傍部で、不純物注入領域１０ｂの３０％〜５０％にマスク１９を形成させる。
その後矢符２０方向にカウンタードーピングを行い、図７（ｃ）に示すように、アッシングなどによりマスク１９を除去する。これにより、不純物注入領域１０ｂのシート抵抗のばらつきをさらに低減し、オン不良を抑制することができる。
【００３５】
図８は、図１の製造ステップＳ４である低不純物濃度領域１０ｃおよび高不純物濃度領域１０ｄを形成する工程を示す概略断面図である。まず、図８（ａ）に示すように、ゲート電極１５の周辺にカウンタードープのときより広い範囲でマスク２１を形成させる。その後、図８（ｂ）に示すように、矢符２２方向に半導体薄膜１０にドナーイオンを注入させ、不純物注入領域１０ｂにマスク２１の直下に位置する低不純物濃度領域１０ｃおよび高不純物濃度領域１０ｄを形成させる。高不純物濃度領域１０ｄは、それぞれソース領域、ドレイン領域になる。その後、図８（ｃ）に示すようにアッシングなどにより、マスク２１を除去する。
【００３６】
図９は、図１の製造ステップＳ５のうち、コンタクトホール２５を形成する工程を示す概略断面図である。まず、図９（ａ）に示すように、ゲート電極１５およびゲート絶縁膜の残膜１６の上に層間膜２３を形成させる。層間膜２３は、たとえば二酸化ケイ素（ＳｉＯ２）膜や窒化ケイ素（ＳｉＮｘ）膜などを用いることができる。ＳｉＯ２膜やＳｉＮｘ膜は、ＣＶＤ法などによって形成される。
【００３７】
次に、図９（ｂ）〜（ｄ）に示すように、層間膜２３およびゲート絶縁膜の残膜１６にフォトリソグラフィによってコンタクトホール２５を形成させる。層間膜２３にレジスト層を形成し、レジスト層にパターンを露光装置で転写し、現像してマスク２４を形成した後、ドライエッチングなどによって不要領域の層間膜２３およびゲート絶縁膜の残膜１６を除去することによってコンタクトホール２５を形成させる。
【００３８】
図１０は、図１の製造ステップＳ５のうち、ソース電極２７およびドレイン電極２８を形成する工程を示す概略断面図である。まず、図１０（ａ）に示すように、コンタクトホール２５を埋めるように層間膜２３上にソース・ドレイン電極層２６を形成させる。ソース・ドレイン電極層２６は、たとえば、アルミニウム（Ａｌ）膜などを用いることができる。Ａｌ膜は、ＣＶＤ法などによって形成される。
【００３９】
次に、図１０（ｂ）に示すように、ソース・ドレイン電極層２６を化学機械研磨法（ＣＭＰ法：Chemical Mechanica Polishing）などにより不要領域のソース・ドレイン電極層２６を除去することによって、ソース電極２７およびドレイン電極２８を形成させる。ソース電極と接続している高不純物濃度領域１０ｃがソース領域となり、ドレイン電極と接続している高不純物濃度領域１０ｃがドレイン領域となる。
【００４０】
本発明の実施の他の形態として、キャリアが正孔であるＰ型ＬＤＤ構造のＴＦＴについて用いることができる。不純物注入領域を形成する工程において、第１の不純物としてドナーの代りにアクセプタを用い、不純物注入領域にカウンタードープをする工程において、第２の不純物としてアクセプタの代りにドナーを用いる以外は、Ｎ型ＬＤＤ構造のＴＦＴと同様に製造することができる。
【００４１】
図１１は、液晶表示装置３０の概略斜視図である。液晶表示装置３０は、薄膜トランジスタ３１を能動素子とするアクティブマトリックス型カラー液晶表示パネルであり、テレビおよびビデオカメラ用のモニタあるいはノートパソコンのディスプレイとして好適に用いられるものである。液晶表示装置３０は、薄膜半導体装置である絶縁性の薄膜トランジスタ基板３２（以下、ＴＦＴ基板３２と呼ぶ）と、対面基板３３と、図示しないシール材と、液晶層とを備えている。ＴＦＴ基板３２および対面基板３３は、シール材によって所定間隔を隔てて対向状に配設され、ＴＦＴ基板３２と対面基板３３との間には液晶が封入されている。各基板３２，３３は、絶縁基板たとえば硼けい酸ガラスなどから矩形状に形成されている。ＴＦＴ基板３２には、ゲート配線３４とソース配線３５とがマトリックス状に配設され、それらの交点近部には、さらに、薄膜トランジスタ３１が配設されている。さらに、薄膜トランジスタ３１には、ゲート配線３４、ソース配線３５および透明画素電極３６がそれぞれ接続されている。対向基板３３には、共通電極３７とカラーフィルタ３８とが配設されている。ＴＦＴ基板３２と対向基板３３とを２枚の偏光板３９，４０で挟み白色光を入射させると、透過型の表示装置となる。カラーフィルタ３８は、赤Ｒ、緑Ｇ、青Ｂの三原色から成り、各画素電極３６に対応して配置される。本発明の実施の形態である半導体装置の製造方法で製造したＴＦＴ基板３２を用いた液晶表示装置３０は、ＴＦＴ基板の歩留まりが良いので、信頼性の高いものとなる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施形態である半導体装置の製造方法を示すフローチャートである。
【図２】薄膜トランジスタ基板の概略断面図である。
【図３】半導体薄膜を形成する工程を示す概略断面図である。
【図４】ゲート絶縁膜を形成する工程を示す概略断面図である。
【図５】ゲート電極を形成する工程を示す概略断面図である。
【図６】不純物注入領域を形成する工程を示す概略断面図である。
【図７】不純物注入領域にカウンタードープをする工程を示す概略断面図である。
【図８】低不純物濃度領域および高不純物濃度領域を形成する工程を示す概略断面図である。
【図９】コンタクトホールを形成する工程を示す概略断面図である。
【図１０】ソース電極およびドレイン電極を形成する工程を示す概略断面図である。
【図１１】液晶表示装置の概略斜視図である。
【符号の説明】
【００４３】
１，３２  薄膜トランジスタ基板
１０  半導体薄膜
１０ａ  チャネル領域
１０ｂ  不純物注入領域
１０ｃ  低不純物濃度領域
１０ｄ  高不純物濃度領域
１１  絶縁基板
１２  ゲート絶縁膜
１３  ゲート電極層
１４，１９，２１，２４  マスク
１５  ゲート電極
１６  ゲート絶縁膜の残膜
１７，１８，２０，２２  矢符
２３  層間膜
２５  コンタクトホール
２６  ソース・ドレイン電極層
２７  ソース電極
２８  ドレイン電極
３０  液晶表示装置
３１  薄膜トランジスタ
３３  対面基板
３４  ゲート配線
３５  ソース配線
３６  透明画素電極
３７  共通電極
３８  カラーフィルタ
３９，４０  偏光板
【図１】
2005057123.tif 000003
【図２】
2005057123.tif 000004
【図３】
2005057123.tif 000005
【図４】
2005057123.tif 000006
【図５】
2005057123.tif 000007
【図６】
2005057123.tif 000008
【図７】
2005057123.tif 000009
【図８】
2005057123.tif 000010
【図９】
2005057123.tif 000011
【図１０】
2005057123.tif 000012
【図１１】
2005057123.tif 000013