(57)【要約】【課題】  バリキャップダイオードの高周波抵抗Ｒｓの増加を抑制しつつ、ＬＦ特性を向上させる。【解決手段】  第１導電型の半導体基板主面に、第１導電型の半導体層を形成し、前記第１導電型の半導体層に下面が接し、上面が半導体基板主面の表面に露出する第２導電型の半導体層を形成した半導体装置において、前記第１導電型の半導体層の平面サイズを前記第２導電型の半導体層の平面サイズに対して縮小し、前記第１導電型の半導体層の端部を、前記第２導電型の半導体層の端部よりも内方に位置させる。  本発明によれば、ｐｎ接合の面積を縮小してバリキャップダイオードのＬＦ特性を向上させ、ｎ型半導体層のみを縮小するので、バリキャップダイオードの高周波抵抗Ｒｓ増加を抑制することができる。【選択図】        図１
2005166863.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板主面に、第１導電型の半導体層を形成し、前記第１導電型の半導体層に下面が接し、上面が半導体基板主面の表面に露出する第２導電型の半導体層を形成した半導体装置において、
前記第１導電型の半導体層の平面サイズを前記第２導電型の半導体層の平面サイズに対して縮小し、前記第１導電型の半導体層の端部を、前記第２導電型の半導体層の端部よりも内方に位置させることを特徴とする半導体装置。
【請求項２】
前記第１導電型半導体層がｎ型半導体層であり、前記第２導電型半導体層がｐ型半導体層であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体装置がバリキャップダイオードであることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記半導体基板主面に露出する第２導電型半導体層にアノード電極を、前記半導体基板裏面にカソード電極を接続したことを特徴とする請求項１乃至請求項３の何れか一項に記載の半導体装置。
【請求項５】
第１導電型の半導体基板主面に、第１導電型の半導体層を形成し、前記第１導電型の半導体層に下面が接し、上面が半導体基板主面の表面に露出する第２導電型の半導体層を形成する半導体装置の製造方法において、
前記第１導電型の不純物注入により第１導電型の半導体層を形成する工程と、前記第２導電型不純物注入により第２導電型の半導体層を形成する工程とを有し、
前記第１導電型の半導体層の平面サイズを前記第２導電型の半導体層の平面サイズに対して縮小し、前記第１導電型の半導体層の端部を、前記第２導電型の半導体層の端部よりも内方に位置させて形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、ｐｎ接合を有する半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
近年の携帯電話に代表される移動体通信機器の普及に伴い、主に通信機器の局部発振回路のＶＣＯ[Voltage Controled Oscillator(電圧制御型発振器)]ユニットでは、共振回路の共振周波数を変えて受信周波数を選択するために、印加する電圧によって容量が変化する電圧可変容量ダイオードが用いられており、特に、この電圧可変容量ダイオードはバリキャップダイオード（Variable Capacitance Diode）と呼ばれ、高性能化、小型化が求められています。
【０００３】
このバリキャップダイオードは、ｎ型単結晶シリコン等の半導体基体にｎ型エピタキシャル層を形成した半導体基板主面に、ｎ型半導体層とｐ型半導体層とのｐｎ接合を形成し、ｐ型半導体層と半導体基板裏面の半導体基体との夫々に電極を接続した構成となっている。
【０００４】
このバリキャップダイオードを用いたＶＣＯユニットでは、使用コントロール電圧エリアでの周波数感度の安定化を強く求められている。つまり印加電圧に対して周波数が直線的に変化することが必要であり、このためには、バリキャップダイオードの容量が、印加電圧に対して直線的に変化することを求められる。この直線性が損なわれると、電圧対周波数特性が劣化するばかりではなく、信号歪が増大する。
【０００５】
また、ＶＣＯユニットでは使用される周波数が高周波になるに連れてバリキャップダイオードの絶対容量を小さくしていく必要があり、このため周波数感度特性計算値であるＬＦ（周波数感度特性計算値）特性の向上が求められている。ＬＦ特性を向上させ、絶対容量を小さくするためには、ｐｎ接合の接合面積Ｓを縮小することが有効である。しかし、単純にｐｎ接合の接合面積Ｓを縮小した場合には、バリキャップダイオードの高周波抵抗Ｒｓが増加してしまう。
【０００６】
バリキャップダイオードの高周波抵抗Ｒｓは次の式で表される。
（数１）    Ｒｓ＝ρｅｐｉ（ｄｅｐｉ／Ｓ）＋ρｓｕｂ（ｄｓｕｂ／Ｓ）
ここで、ρｅｐｉ：エピタキシャル層の比抵抗、ｄｅｐｉ：実効的なエピタキシャル層の厚さ、Ｓ：ｐｎ接合の面積、ρｓｕｂ：半導体基体の比抵抗、ｄｓｕｂ：半導体基体の厚さである（実効的なエピタキシャル層の厚さとは、実際のエピタキシャル層の厚さからｐ型半導体層及び空乏層の厚さを除いたものを指す）。
【０００７】
例えば、下記特許文献１には、この高周波抵抗Ｒｓを低減させるために、高周波の表皮効果に着目して、ｐｎ接合の外周部分を低抵抗化する技術が開示されている。
【０００８】
【特許文献１】特開平８−８４４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前記の式から、ｐｎ接合の接合面積Ｓを縮小させてＬＦ特性の向上を図った場合には、高周波抵抗Ｒｓが増加してしまうことが解る。バリキャップダイオードの高周波抵抗Ｒｓが増加すると雑音指数が増加してしまい、例えば携帯電話では、ノイズが発生したり、またパワーゲインが小さくなり（利得が落ちる）電波のロスが大きくなり、弱電界の場合、受信が困難となる可能性がある。このため雑音指数の増加を防止するために、バリキャップダイオードの高周波抵抗Ｒｓの増加を抑制する必要がある。
【００１０】
また、ダイオードのように簡単な構造の半導体装置では、工程数の増加が、製品コストに大きな影響を与えてしまう。このため、工程数の増加を抑制して特性の改善を図ることが要求されている。
【００１１】
本発明の課題は、これらの問題点を解決し、バリキャップダイオードのＬＦ特性を向上させつつ、高周波抵抗Ｒｓ増加を抑制し、工程数の増加を抑制することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
第１導電型の半導体基板主面に、第１導電型の半導体層を形成し、前記第１導電型の半導体層に下面が接し、上面が半導体基板主面の表面に露出する第２導電型の半導体層を形成した半導体装置において、前記第１導電型の半導体層の平面サイズを前記第２導電型の半導体層の平面サイズに対して縮小し、前記第１導電型の半導体層の端部を、前記第２導電型の半導体層の端部よりも内方に位置させる。
【発明の効果】
【００１３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、ｐｎ接合の面積を縮小してバリキャップダイオードのＬＦ特性を向上させることができるという効果がある。
（２）本発明によれば、上記効果（１）により、特性が平坦となる電圧範囲が拡大するので、より高い電圧での使用が可能となるという効果がある。
（３）本発明によれば、上記効果（２）により、低容量化され使用周波数の高周波化に対応することが容易であるという効果がある。
（４）本発明によれば、ｎ型半導体層のみを縮小するので、バリキャップダイオードの高周波抵抗Ｒｓ増加を抑制することができるという効果がある。
（５）本発明によれば、ｐ型半導体層の端部からｎ型半導体層の端部を内方に位置させることにより、逆方向耐圧を向上させることができるという効果がある。
（６）本発明によれば、ｐ型半導体層の形成とｎ型半導体層の形成でイオン注入のマスクサイズを変更するが、工程数は変わらないので、バリキャップダイオード製造の工程数増加を抑制することができるという効果がある。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１５】
図１は、本発明の一実施の形態である半導体装置のバリキャップダイオードを示す縦断面図である。本実施の形態では、前記第１導電型がｎ型であり、前記第２導電型がｐ型となっている。
【００１６】
このバリキャップダイオード１は、ｎ＋型単結晶シリコン等の半導体基体２にｎ−型エピタキシャル層３を形成した半導体基板主面に、ｎ型半導体層４とこのｎ型半導体層に下面が接し、上面が半導体基板主面の表面に露出するｐ型半導体層５を形成し、ｎ型半導体層４とｐ型半導体層５とによるｐｎ接合を構成し、半導体基板主面を保護絶縁膜６によって被覆してある。
【００１７】
保護絶縁膜６を部分的に除去して半導体基板主面に露出させたｐ型半導体層５の接続領域には、例えばアルミニュウムを主成分としたアノード電極７を接続し、半導体基板裏面の半導体基体２に例えば金を主成分としたカソード電極８を接続した構成となっている。
【００１８】
図２に実装状態の縦断面図を示すように、このバリキャップダイオード１は、以降の工程によって、バリキャップダイオード１のカソード電極８側が一方のリード９に接着導通され、またアノード電極７と他方のリード１０とが金等のボンディングワイヤ１１により接続導通されており、バリキャップダイオード１、ボンディングワイヤ１１及びリード９，１０の上面がレジン等の封止体１２によって樹脂封止され、封止体１２の底面にリード９，１０の下面が露出した半導体装置となる。この半導体装置を実装基板等に実装する際には、リード９，１０の下面を実装基板の配線に接続する。製品外形としては、例えば、通常１００６と呼称される１ｍｍ×０．６ｍｍのサイズとなっている。
【００１９】
従来のバリキャップダイオードでは、図３に示すように、ｐｎ接合を形成するｎ型半導体層４とｐ型半導体層５とが、同一のサイズになっていたが、本実施の形態のバリキャップダイオードでは、ｐ型半導体層５の平面サイズは従来と同様であるがｎ型半導体層４の平面サイズを縮小してある。即ち、ｐ型半導体層５の平面サイズに対してｎ型半導体層４の平面サイズを縮小し、ｎ型半導体層４の端部を、ｐ型半導体層５の端部よりも内方に位置させてある。
【００２０】
通常、チップサイズは、小さいもので０．２５ｍｍ×０．２５ｍｍ、大きなもので０．５ｍｍ×０．５ｍｍ程度となっており、ｐ型半導体層５のサイズは、前者であれば０．２ｍｍ×０．２ｍｍ程度、前者であれば０．４ｍｍ×０．４ｍｍ程度に形成されている。
【００２１】
本発明者等は、従来と同等のｐ型半導体層のサイズに対してｎ型半導体層のサイズが同一のもの（ａ）、ｐ型半導体層のサイズに対してｎ型半導体層のサイズを５％縮小したもの（ｂ）、ｐ型半導体層のサイズに対してｎ型半導体層のサイズを１５％縮小したもの（ｃ）を作成し、夫々のバリキャップダイオードについて、印加電圧ＶＲに対してＬＦ（１／√ΔＣ／√ΔＶＲ）の変化を示すＬＦ特性を測定した。その結果は、図４に示すように従来のものと比較して、５％縮小したもの及び１５％縮小したものは、従来のものよりも特性が平坦化された良好な特性となっており、５％縮小したものよりも１５％縮小ものが、より良好な特性を示している。
【００２２】
また、本発明者等は、ｐ型半導体層のサイズに対してｎ型半導体層のサイズが同一のもの（ａ）、ｐ型半導体層のサイズに対してｎ型半導体層のサイズを５％縮小したもの（ｂ）、ｐ型半導体層のサイズに対してｎ型半導体層のサイズを１５％縮小したもの（ｂ）について、印加電圧ＶＲに対する夫々の高周波抵抗の変化を測定した。その結果は、図５に示すように従来のものと比較して、５％縮小したもの及び１５％縮小したものが順に抵抗値が増加しているが、抵抗の増加はごくわずかであり、従来のものに対して、有意差が見られない。
【００２３】
結論として、本実施の形態のバリキャップダイオードでは、ｎ型半導体層４の面積を縮小したことによってｐｎ接合の面積が縮小しＬＦ特性が改善されている。これに対して、ｐ型半導体層５の面積は従来と同等としているので、高周波抵抗の増加を抑制することができた。
【００２４】
また、本発明者等は、ｐ型半導体層５の端部からｎ型半導体層４の端部を内方に位置させる距離を、０μｍ，０．５μｍ，１μｍ，５μｍ、と変化させて、逆方向耐圧の変化を測定したところ、逆方向耐圧は、０μｍでは３０Ｖ，０．５μｍでは３５Ｖ，１μｍでは３７Ｖ，５μｍでは４０Ｖとなり、図６にグラフを示すように、０μｍ内方に位置させたもの即ち従来のものと比較して、前記距離が大きくなるに連れて逆方向耐圧が高くなっている。
【００２５】
耐圧の測定に用いたチップサイズは０．２ｍｍ×０．２ｍｍであるが、耐圧の向上はｎ型半導体層４の端部を内方に位置させる距離が支配的な要因と考えられる。バリキャップダイオードの逆方向耐圧は、ｐ型半導体層５とｎ型半導体層４との不純物濃度差に応じて高耐圧となるが、本実施の形態のバリキャップダイオードでは、ｐ型半導体層５の端部がｎ型半導体層４よりも不純物濃度の低いｎ−型エピタキシャル層３と接しており不純物濃度の差が大きくなることから、空乏層が延びやすくなるため、逆方向耐圧が向上すると考えられる。
【００２６】
続いて、この半導体装置の製造方法について、図７乃至図１４を用いて工程毎に説明する。
先ず、ｎ＋型半導体基体２にｎ−型エピタキシャル層３を形成した半導体基板の主面に熱酸化等により酸化シリコン膜１３を全面に形成し、この酸化シリコン膜１３上に、ｎ型半導体層４の形成領域を開口したレジストマスク１４をホトリソグラフィにより形成する。続いて、このレジストマスク１４を用いたドライエッチングによって酸化シリコン膜１３を選択的に除去し、ｎ型半導体層４の形成領域の半導体基板主面を露出させる。この状態を図７に示す。
【００２７】
次に、レジストマスク１４及び酸化シリコン膜１３をマスクとしてリン等のｎ型不純物を注入した後にレジストマスク１４及び酸化シリコン膜１３を除去し、アニールを行なってｎ型半導体層４を形成する。この状態を図８に示す。
【００２８】
次に、半導体基板主面に、ｐ型半導体層５の形成領域を開口したレジストマスク１５をホトリソグラフィにより形成する。この状態を図９に示す。本実施の形態のｎ型半導体層４及びｐ型半導体層５の形成では、夫々に用いられるマスクサイズを、ｐ型半導体層５の平面サイズに対してｎ型半導体層４の平面サイズを縮小してある。即ち、ｐ型半導体層５の平面サイズに対してｎ型半導体層４の平面サイズを縮小し、ｎ型半導体層４の端部を、ｐ型半導体層５の端部よりも内方に位置させてある。
【００２９】
次に、このレジストマスク１５を用いて、ボロン等のｐ型不純物を注入した後にレジストマスク１５を除去し、アニールを行なってｐ型半導体層５を形成する。この状態を図１０に示す。
【００３０】
次に、半導体基板主面の全面にＣＶＤ等により保護絶縁膜となる酸化シリコン膜６´を形成し、酸化シリコン膜６´上に、アノード電極７の接続領域を開口させたレジストマスク１６をホトリソグラフィにより形成する。この状態を図１１に示す。
【００３１】
次に、このレジストマスク１６を用いたドライエッチングによって酸化シリコン膜６´を選択的に除去して保護絶縁膜６をパターニングし、前記接続領域となる半導体基板主面を露出させた後にレジストマスクを除去する。この状態を図１２に示す。
【００３２】
次に、半導体基板主面の全面にスパッタ等によりアルミニュウムを主とした金属膜７´を堆積させ、アノード電極７の形成領域を覆うレジストマスク１７をホトリソグラフィにより形成する。この状態を図１３に示す。
【００３３】
次に、このレジストマスク１７を用いたドライエッチングによって金属膜７´を選択的に除去し、アノード電極７を形成し、レジストマスク１７を除去する。この状態を図１４に示す。
【００３４】
この後、半導体基板主面とは反対側の裏面の半導体基体２に蒸着等により金を主とした金属膜を堆積させ、カソード電極８を形成すると図１に示す状態となる。
【００３５】
本実施の形態の製造方法では、従来のプロセスから変更するのはｐ型半導体層５形成のためのホトマスクとｎ型半導体層４形成のためのホトマスクのサイズを変えるだけであり、他のプロセスは変更の必要がない。このため、本実施の形態の実施による製造では、工程の変更はごくわずかに抑えることができる。従来のバリキャップダイオード製造では、ｎ型半導体層の形成とｐ型半導体層とでは、レジストマスクを変更していたので、マスクサイズを変更することによって工程数が増加することはない。
【００３６】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施の形態であるバリキャップダイオードを示す縦断面図である。
【図２】図１に示すバリキャップダイオードの封止状態を示す縦断面図である。
【図３】従来のバリキャップダイオードを示す縦断面図である。
【図４】本発明の一実施の形態であるバリキャップダイオードと従来のバリキャップダイオードとのＬＦ特性を比較するグラフである。
【図５】本発明の一実施の形態であるバリキャップダイオードと従来のバリキャップダイオードとの高周波抵抗Ｒｓを比較するグラフである。
【図６】本発明の一実施の形態であるバリキャップダイオードと従来のバリキャップダイオードとの逆方向耐圧を比較するグラフである。
【図７】本発明の一実施の形態であるバリキャップダイオードを工程毎に示す縦断面図である。
【図８】本発明の一実施の形態であるバリキャップダイオードを工程毎に示す縦断面図である。
【図９】本発明の一実施の形態であるバリキャップダイオードを工程毎に示す縦断面図である。
【図１０】本発明の一実施の形態であるバリキャップダイオードを工程毎に示す縦断面図である。
【図１１】本発明の一実施の形態であるバリキャップダイオードを工程毎に示す縦断面図である。
【図１２】本発明の一実施の形態であるバリキャップダイオードを工程毎に示す縦断面図である。
【図１３】本発明の一実施の形態であるバリキャップダイオードを工程毎に示す縦断面図である。
【図１４】本発明の一実施の形態であるバリキャップダイオードを工程毎に示す縦断面図である。
【符号の説明】
【００３８】
１…バリキャップダイオード、２…半導体基体、３…エピタキシャル層、４…ｎ型半導体層、５…ｐ型半導体層、６…保護絶縁膜、６´…酸化シリコン膜、７…アノード電極、７´…金属膜、８…カソード電極、９，１０…リード、１１…ボンディングワイヤ、１２…封止体、１３…酸化シリコン膜、１４，１５，１６，１７…レジストマスク
【図１】
2005166863.tif 000003
【図２】
2005166863.tif 000004
【図３】
2005166863.tif 000005
【図４】
2005166863.tif 000006
【図５】
2005166863.tif 000007
【図６】
2005166863.tif 000008
【図７】
2005166863.tif 000009
【図８】
2005166863.tif 000010
【図９】
2005166863.tif 000011
【図１０】
2005166863.tif 000012
【図１１】
2005166863.tif 000013
【図１２】
2005166863.tif 000014
【図１３】
2005166863.tif 000015
【図１４】
2005166863.tif 000016