(57)【要約】【課題】  画像信号に対する煩雑な補正を要することなく表示ムラを防止する。【解決手段】  表示パネル１００において複数の走査線とＮ（Ｎは２以上の自然数）本ごとにブロックに区分された複数のデータ線との交差に配置された各画素は、各選択期間にて走査線が選択されたときに各データ線に印加されている電圧に応じた輝度となる。表示パネル１００のデータ線駆動回路は、各ブロックのデータ線に対応するＮ本の画像信号線への印加電圧を、各選択期間にてブロックごとに各データ線に印加する一方、選択期間と重複しないプリチャージ期間にて複数のデータ線に印加する。画像処理回路３００のプリチャージ電圧生成回路３５０は、各々が各ブロックに属するデータ線に対応したＮ種類のプリチャージ電圧を生成する。セレクタ３４０は、プリチャージ電圧生成回路３５０が生成したＮ種類のプリチャージ電圧の各々をプリチャージ期間にて選択して各画像信号線に供給する。【選択図】        図１
2005309123.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線とＮ（Ｎは２以上の自然数）本ごとにブロックに区分された複数のデータ線との各交差に対応して配置されるとともに前記走査線が選択されたときに前記データ線に印加されている電圧に応じた階調となる複数の画素と、
相互に間隔を有する選択期間ごとに前記各走査線を選択する走査線駆動回路と、
前記複数のデータ線の各々をプリチャージするための複数のプリチャージ電圧を生成する回路であって、前記各ブロックに属するＮ本のデータ線のうち一のデータ線に対応するプリチャージ電圧と他のデータ線に対応するプリチャージ電圧とが相違するように各プリチャージ電圧を生成するプリチャージ電圧生成回路と、
各々が前記各ブロックのデータ線に対応するＮ本の画像信号線であって、前記各データ線に対応する画素の階調に応じた電圧が前記ブロックごとに前記選択期間にて印加されるとともに前記プリチャージ電圧生成回路によって生成された複数のプリチャージ電圧の各々が前記選択期間とは異なるプリチャージ期間にて印加されるＮ本の画像信号線と、
前記各画像信号線に印加される電圧を、前記選択期間において前記ブロックごとに前記各データ線に印加するとともに前記プリチャージ期間において前記複数のデータ線に印加するデータ線駆動回路と
を具備する電気光学装置。
【請求項２】
前記データ線駆動回路は、前記選択期間において、前記複数のブロックの各々をその配列の順番に順次に選択するとともにこの選択したブロックの各データ線に対して前記各画像信号線の電圧を印加し、
前記プリチャージ電圧生成回路は、前記各ブロックに属するＮ本のデータ線のうち前記ブロックの選択方向における下流側の端部に位置するデータ線のプリチャージ電圧が当該ブロックの他のデータ線のプリチャージ電圧よりも高くなるように前記各プリチャージ電圧を生成する
請求項１に記載の電気光学装置。
【請求項３】
前記プリチャージ電圧生成回路は、各々が前記各ブロックに属するデータ線に対応したＮ種類のプリチャージ電圧として互いに相違する電圧を生成する
請求項１に記載の電気光学装置。
【請求項４】
前記データ線駆動回路は、前記選択期間において、前記複数のブロックの各々をその配列の順番に順次に選択するとともにこの選択したブロックの各データ線に対して前記各画像信号線の電圧を印加し、
前記プリチャージ電圧生成回路は、前記各ブロックに属するＮ本のデータ線のうち前記ブロックの選択方向における下流側のデータ線ほどプリチャージ電圧が高くなるように前記各プリチャージ電圧を生成する
請求項３に記載の電気光学装置。
【請求項５】
請求項１から４の何れかに記載の電気光学装置を表示手段として具備する電子機器。
【請求項６】
複数の走査線とＮ（Ｎは２以上の自然数）本ごとにブロックに区分された複数のデータ線との各交差に対応して配置された複数の画素の各々が、相互に間隔を有する各選択期間にて前記走査線が選択されたときに前記各データ線に印加されている電圧に応じた輝度となる電気光学装置において前記各走査線の選択に先立って前記各データ線をプリチャージする方法であって、
前記各ブロックに属するＮ本のデータ線のうち一のデータ線に対応するプリチャージ電圧と他のデータ線に対応するプリチャージ電圧とが相違するように複数のプリチャージ電圧を生成し、
前記各ブロックのデータ線に各々が対応するＮ本の画像信号線に対し、前記ブロックの各データ線に対応する画素の階調に応じた電圧を前記ブロックごとに前記選択期間にて印加するとともに前記複数のプリチャージ電圧の各々を前記選択期間とは異なるプリチャージ期間にて印加し、
前記各画像信号線に印加される電圧を、前記前記選択期間において前記ブロックごとに前記各データ線に印加するとともに前記プリチャージ期間において前記複数のデータ線に印加する
電気光学装置のプリチャージ方法。
【請求項７】
複数の走査線とＮ（Ｎは２以上の自然数）本ごとにブロックに区分された複数のデータ線との各交差に対応して配置されるとともに前記走査線が選択されたときに前記データ線に印加されている電圧に応じた階調となる複数の画素と、相互に間隔を有する選択期間ごとに前記各走査線を選択する走査線駆動回路と、各々が前記各ブロックのデータ線に対応するＮ本の画像信号線と、前記各画像信号線に印加される電圧を、前記選択期間において前記ブロックごとに前記各データ線に印加するとともに前記選択期間とは異なるプリチャージ期間において前記複数のデータ線に印加するデータ線駆動回路とを具備する電気光学装置に用いられる画像処理回路であって、
前記各ブロックのデータ線に対応する画素の階調に応じた電圧を有するＮ種類の画像信号をブロックごとに生成する画像信号出力回路と、
前記複数のデータ線の各々をプリチャージするための複数のプリチャージ電圧を生成する回路であって、前記各ブロックに属するＮ本のデータ線のうち一のデータ線に対応するプリチャージ電圧と他のデータ線に対応するプリチャージ電圧とが相違するように各プリチャージ電圧を生成するプリチャージ電圧生成回路と、
前記画像信号出力回路によって生成された各画像信号を前記各画像信号線に対して前記選択期間にて印加する一方、前記プリチャージ電圧生成回路によって生成された前記各プリチャージ電圧を当該プリチャージ電圧によってプリチャージされるデータ線に対応した画像信号線に対して前記プリチャージ期間にて印加する選択回路と
を具備する画像処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶などの電気光学物質を用いた電気光学装置に関し、特に、走査線とデータ線との交差に対応して配置された画素に対する階調に応じた電圧の印加に先立って各データ線をプリチャージする技術に関する。
【背景技術】
【０００２】
液晶装置などの電気光学装置においては、複数の画像信号線の各々に供給される画像信号を各データ線にサンプリングすることによって各画素に印加する構成が従来から提案されている。この構成のもとでは、基板上に引き廻される各画像信号線の電気的特性（例えば抵抗値）の相違など種々の要因に起因して、仮に各画素に共通の階調を表示させようとしても実際に表示される階調が横方向（走査線の延在方向）にわたって相違して表示ムラとなる場合がある。特に、複数のデータ線をＮ本ずつ区分したブロックごとに画像信号線から画像信号をサンプリングする構成のもとでは、各ブロックの端部に位置するデータ線とこれに隣接するブロックのデータ線とが容量的に結合するために、各ブロックの端部に位置するデータ線に対して画像信号に応じて印加された電圧はこれに隣接するデータ線への電圧の印加に伴なって変動する場合がある。この場合には、各ブロックの端部に位置するデータ線に対応する１列分の画素の階調と本来の階調との誤差が他のデータ線に対応する画素と比較して大きくなるために各ブロックの境界に縦方向（データ線の延在方向）のラインが現れて表示ムラとなる場合がある。これらの表示ムラを防止するために、例えば特許文献１には、画像信号を予め補正したうえで各データ線から各画素に印加する構成が開示されている。
【特許文献１】特開２００１−３４３９５３号公報（段落００６２および段落００６３）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、この構成のもとでは、１系統の画像信号をＮ相に展開したうえで時間軸上においてＮ倍に伸長する処理や画像信号の極性を交互に反転させるとともに適宜に増幅する処理などに加えて、表示ムラが防止されるように画像信号を補正する処理を実行する必要があるため、これらの処理を実行する回路について回路構成の煩雑化や回路規模の肥大化を招くという問題が生じ得る。本発明は、このような事情に鑑みてなされたものであり、画像信号に対する煩雑な補正を要することなく表示ムラを防止することを目的としている。
【課題を解決するための手段】
【０００４】
この課題を解決するために、本発明は、複数の走査線とＮ（Ｎは２以上の自然数）本ごとにブロックに区分された複数のデータ線との各交差に対応して配置されるとともに前記走査線が選択されたときに前記データ線に印加されている電圧に応じた階調となる複数の画素と、相互に間隔を有する選択期間（例えば後述する実施形態における「水平有効走査期間」）ごとに前記各走査線を選択する走査線駆動回路と、前記複数のデータ線の各々をプリチャージするための複数のプリチャージ電圧を生成する回路であって、前記各ブロックに属するＮ本のデータ線のうち一のデータ線に対応するプリチャージ電圧と他のデータ線に対応するプリチャージ電圧とが相違するように各プリチャージ電圧を生成するプリチャージ電圧生成回路と、各々が前記各ブロックのデータ線に対応するＮ本の画像信号線であって、前記各データ線に対応する画素の階調に応じた電圧が前記ブロックごとに前記選択期間にて印加されるとともに前記プリチャージ電圧生成回路によって生成された複数のプリチャージ電圧の各々が前記選択期間とは異なるプリチャージ期間（例えば後述する実施形態における「水平帰線期間」）にて印加されるＮ本の画像信号線と、前記各画像信号線に印加される電圧を、前記選択期間において前記ブロックごとに前記各データ線に印加するとともに前記プリチャージ期間において前記複数のデータ線に印加するデータ線駆動回路とを具備する。この種の電気光学装置は、典型的には各種の電子機器において画像を表示するための手段として採用され得る。なお、電気光学装置とは、電気光学物質の作用による変調光を出力する装置である。この電気光学物質は、電流や電圧といった電気的なエネルギに応じて透過率や輝度といった光学的特性が変化する物質である。電気光学物質の典型的な例は、印加される電圧に応じて透過率が変化する液晶であるが、液晶以外の電気光学物質（例えば有機ＥＬ(ElectroLuminescent)などのＯＬＥＤ（Organic Light Emitting Diode）素子）を用いた電気光学装置にも本発明は適用され得る。
【０００５】
この構成によれば、プリチャージ期間において各データ線がプリチャージ電圧に充電されるから、選択期間において各データ線を所期の電圧（各画素の階調に応じた電圧）とするために要する時間を短縮することができる。また、複数のデータ線のうち一のデータ線のプリチャージに用いられるプリチャージ電圧と他のデータ線のプリチャージに用いられるプリチャージ電圧とが相違するように複数のプリチャージ電圧が生成されるから、各データ線に印加される電圧の誤差をプリチャージ電圧によって補償して表示ムラを解消することができる。例えば、特定のデータ線に実際に印加される電圧が所期の電圧（画素の階調に応じた電圧）よりも低い場合には、このデータ線に印加されるプリチャージ電圧を他のデータ線のプリチャージ電圧よりも高くなるように生成すれば、この特定のデータ線を介して各画素に印加される電圧を所期の電圧に近づける（理想的には一致させる）ことができる。しかも、データ線に印加される電圧の誤差を補正するための処理を画像信号に対して施す必要はないから、特許文献１に開示された構成と比較して、画像信号に所定の処理を施すための回路の構成を簡素化するとともに回路規模の肥大化を抑制することができる。
【０００６】
ところで、各ブロックに属するＮ本のデータ線のうち各ブロックの選択方向における下流側の端部に位置するデータ線は次に選択されるブロックの各データ線と容量的に結合し得る。したがって、各画素の階調に応じた電圧（以下「階調電圧」という）を複数のデータ線に対してブロックごとに印加する構成のもとでは、あるブロックのうち各ブロックの選択方向における下流側の端部に位置するデータ線への印加電圧と階調電圧との相違の程度が他のデータ線への印加電圧と階調電圧との相違の程度よりも大きくなり、この結果として各ブロックのうち端部のデータ線に対応した画素の階調に誤差が生じるといった表示ムラが生じ得る。そこで、本発明の望ましい態様においては、前記データ線駆動回路が、前記選択期間において、前記複数のブロックの各々をその配列の順番に順次に選択するとともにこの選択したブロックの各データ線に対して前記各画像信号線の電圧を印加する一方、前記プリチャージ電圧生成回路が、前記各ブロックに属するＮ本のデータ線のうち前記ブロックの選択方向における下流側の端部に位置するデータ線のプリチャージ電圧が当該ブロックの他のデータ線のプリチャージ電圧よりも高くなるように前記各プリチャージ電圧を生成する。この構成によれば、互いに隣接し合うデータ線の容量結合に起因した各データ線への印加電圧の誤差が補償されるから表示ムラを抑制することができる。
【０００７】
また、データ線同士の容量結合のほか各画像信号線の電気的な特性のばらつきなど種々の要因に起因して、各データ線に実際に印加される電圧と階調電圧との相違の大小がデータ線ごとにばらつく場合がある。このような場合であっても、前記プリチャージ電圧生成回路が、各々が前記各ブロックに属するデータ線に対応したＮ種類のプリチャージ電圧として互いに相違する電圧を生成する構成とすれば、各データ線への印加電圧の誤差を精度よく補償することができる。ここで、各データ線への印加電圧の誤差の大小は、各ブロックを選択する方向に依存し得る。例えば、総てのデータ線を共通のプリチャージ電圧により充電した構成や何れのデータ線についてもプリチャージが実行されない構成においては、各ブロックに属するＮ本のデータ線のうち各ブロックの選択方向における下流側のデータ線ほど実際の印加電圧（より詳細には印加電圧の絶対値）が小さくなる場合がある。そこで、本発明の望ましい態様においては、前記データ線駆動回路が、前記選択期間において、前記複数のブロックの各々をその配列の順番に順次に選択するとともにこの選択したブロックの各データ線に対して前記各画像信号線の電圧を印加する一方、前記プリチャージ電圧生成回路が、前記各ブロックに属するＮ本のデータ線のうち前記ブロックの選択方向における下流側のデータ線ほどプリチャージ電圧が高くなるように前記各プリチャージ電圧を生成する。この構成によれば、各データ線に対する印加電圧の誤差に対応するように各データ線ごとにプリチャージ電圧が選定されているから、各データ線に対する印加電圧の誤差を精度よく抑制することができる。
【０００８】
本発明は、電気光学装置の各データ線をプリチャージするための方法としても観念され得る。この方法は、複数の走査線とＮ（Ｎは２以上の自然数）本ごとにブロックに区分された複数のデータ線との各交差に対応して配置された複数の画素の各々が、相互に間隔を有する選択期間ごとに前記走査線が選択されたときに前記各データ線に印加されている電圧に応じた輝度となる電気光学装置において前記各走査線の選択に先立って前記各データ線をプリチャージする方法であって、前記各ブロックに属するＮ本のデータ線のうち一のデータ線に対応するプリチャージ電圧と他のデータ線に対応するプリチャージ電圧とが相違するように複数のプリチャージ電圧を生成し、前記各ブロックのデータ線に各々が対応するＮ本の画像信号線に対し、前記ブロックの各データ線に対応する画素の階調に応じた電圧を前記ブロックごとに前記選択期間にて印加するとともに前記複数のプリチャージ電圧の各々を前記選択期間とは異なるプリチャージ期間にて印加し、前記各画像信号線に印加される電圧を、前記前記選択期間において前記ブロックごとに前記各データ線に印加するとともに前記プリチャージ期間において前記複数のデータ線に印加することを特徴とする。この方法によれば、本発明の電気光学装置について上述したのと同様の理由により、画像信号に対する煩雑な補正を要することなく表示ムラを防止することができる。
【０００９】
さらに、本発明は、本発明の電気光学装置に用いられる画像処理回路としても観念され得る。この画像処理回路は、複数の走査線とＮ（Ｎは２以上の自然数）本ごとにブロックに区分された複数のデータ線との各交差に対応して配置されるとともに前記走査線が選択されたときに前記データ線に印加されている電圧に応じた階調となる複数の画素と、相互に間隔を有する選択期間ごとに前記各走査線を選択する走査線駆動回路と、各々が前記各ブロックのデータ線に対応するＮ本の画像信号線と、前記各画像信号線に印加される電圧を、前記選択期間において前記ブロックごとに前記各データ線に印加するとともに前記選択期間とは異なるプリチャージ期間において前記複数のデータ線に印加するデータ線駆動回路とを具備する電気光学装置に用いられる画像処理回路であって、前記各ブロックのデータ線に対応する画素の階調に応じた電圧を有するＮ種類の画像信号をブロックごとに生成する画像信号出力回路と、前記複数のデータ線の各々をプリチャージするための複数のプリチャージ電圧を生成する回路であって、前記各ブロックに属するＮ本のデータ線のうち一のデータ線に対応するプリチャージ電圧と他のデータ線に対応するプリチャージ電圧とが相違するように各プリチャージ電圧を生成するプリチャージ電圧生成回路と、前記画像信号出力回路によって生成された各画像信号を前記各画像信号線に対して前記選択期間にて印加する一方、前記プリチャージ電圧生成回路によって生成された前記各プリチャージ電圧を当該プリチャージ電圧によってプリチャージされるデータ線に対応した画像信号線に対して前記プリチャージ期間にて印加する選択回路とを具備する。この画像処理回路によれば、本発明の電気光学装置について上述したのと同様の理由により、画像信号に対する煩雑な補正を要することなく表示ムラを防止することができる。
【発明を実施するための最良の形態】
【００１０】
＜Ａ：液晶装置＞
まず、電気光学物質として液晶を用いた液晶装置に本発明が適用された形態を説明する。図１は、本実施形態に係る液晶装置の機能的な構成を示すブロック図である。同図に示されるように、この液晶装置は、表示パネル１００と、制御回路２００と、画像処理回路３００とを有する。このうち制御回路２００は、液晶装置が搭載される電子機器のＣＰＵ（Central Processing Unit）といった各種の上位装置から供給される垂直走査信号Ｖs、水平走査信号Ｈsおよびドットクロック信号ＤCLKに基づいて、液晶装置の各部を制御するための制御信号（タイミング信号やクロック信号など）を生成する。
【００１１】
画像処理回路３００は、上位装置から供給される画像データＶidを表示パネル１００への供給に適した信号に加工するための回路であり、画像信号出力回路３１０とセレクタ（本発明における選択回路）３４０とプリチャージ電圧生成回路３５０とを有する。このうち画像信号出力回路３１０は、表示パネル１００の各画素の階調（輝度）を指定するためのＮチャネル（Ｎは２以上の任意の自然数であるが本実施形態においては特にＮ＝６とする）の画像信号Ｖd1、Ｖd2、……、Ｖd6を出力するための回路であり、Ｓ／Ｐ（Serial to Parallel）変換回路３１２とＤ／Ａ（Digital to Analog）変換器群３１４と増幅反転回路３１６とを有する。画像信号出力回路３１０には、垂直走査信号Ｖsと水平走査信号Ｈsとドットクロック信号ＤCLKとに同期して（すなわち垂直走査および水平走査に同期して）画像データＶidが上位装置からシリアルに供給される。この画像データＶidは、表示パネル１００の各画素の階調をデジタル値として画素ごとに指定するデータである。図１に示されるＳ／Ｐ変換回路３１２は、図４に示されるように、この１系統の画像データＶidを６系統のチャネルに分配するとともに各系統の信号を時間軸上にて６倍に伸長（シリアル−パラレル変換）することにより画像データＶa1、Ｖa2、……Ｖa6として出力する回路である。ここでシリアル−パラレル変換を実行するのは、サンプリング回路１５０（詳細は後述する）が画像信号Ｖd1ないしＶd6をサンプリングおよびホールドする時間を充分に確保するためである。一方、Ｄ／Ａ変換器群３１４は、画像データのチャネルごとにＤ／Ａ変換器を有し、画像データＶa1ないしＶa6をそれぞれ画素の階調に応じた電圧を有するアナログの画像信号に変換する。
【００１２】
増幅反転回路３１６は、Ｄ／Ａ変換器群３１４から出力された各画像信号のうち極性の反転が必要となるものを極性反転したうえで適宜に増幅して画像信号Ｖd1、Ｖd2、……Ｖd6として出力する回路である。ここで、本実施形態における極性反転とは、所定の電圧Ｖc（典型的には画像信号の振幅の中心となる電圧であり、より具体的には対向電極に印加される電圧ＬＣcomと略等しい電圧）を基準として画像信号の電圧レベルを正極性および負極性の一方から他方に交互に切り替える処理を意味する。極性反転の対象となる画像信号は、各画素に電圧を印加する方式が、［１］走査線ごとに極性を反転させる方式（いわゆる行反転）であるか、［２］データ線ごとに極性を反転させる方式（列反転）であるか、［３］隣接する画素ごとに極性を反転させる方式（いわゆる画素反転）であるか、［４］画面（フレーム）ごとに極性を反転させる方式（いわゆるフレーム反転）であるかに応じて適宜に選定される。ただし、本実施形態においては説明の便宜のため、上記［１］に示した行反転が採用された構成を例示する。なお、シリアル−パラレル変換とＤ／Ａ変換と極性反転または増幅との順序は図１の例に限定されず任意に変更され得る。
【００１３】
図１に示されるプリチャージ電圧生成回路３５０は、画像信号Ｖdk（ｋは１から６までの自然数）のチャネル数に相当する６種類のプリチャージ電圧Ｖpre(1)、Ｖpre(2)、……、Ｖpre(6)を生成するための回路である。一方、セレクタ３４０は、画像信号出力回路３１０から出力される画像信号Ｖd1ないしＶd6とプリチャージ電圧生成回路３５０から出力されるプリチャージ電圧Ｖpre(1)ないしＶpre(6)との何れかを選択して表示パネル１００に信号Ｖid1ないしＶid6として供給する回路である。なお、プリチャージ電圧生成回路３５０およびセレクタ３４０の具体的な動作については後述する。
【００１４】
次に、図２を参照して表示パネル１００の構成を説明する。この表示パネル１００は、素子基板と対向電極が形成された対向基板とを略一定の間隙をもって貼り合わせ、この間隙に液晶を封止した構成となっている。このうち素子基板に画定される表示領域１００ａには、図２に示されるように、Ｘ方向に延在する合計ｍ（ｍは２以上の自然数）本の走査線１１２と、Ｙ方向に延在する合計６ｎ（ｎは２以上の自然数）本のデータ線１１４とが形成される。図２に示されるように、合計６ｎ本のデータ線１１４は、画像信号Ｖdkのチャネル数に相当する６本（Ｎ本）を単位として合計ｎ個のブロックＢ1、Ｂ2、……、Ｂnに区分される。
【００１５】
各走査線１１２と各データ線１１４とが交差する部分には画素１１０が配列されている。したがって、複数の画素１１０は、Ｘ方向およびＹ方向にわたり「ｍ」行×「６ｎ」列のマトリクス状をなして表示領域１００ａに配列する。各画素１１０は、図３に示されるように、走査線１１２およびデータ線１１４に接続された薄膜トランジスタ（以下「ＴＦＴ」という）１１６と、このＴＦＴ１１６に接続された画素電極１１８とを含む。各ＴＦＴ１１６は、そのゲート電極が走査線１１２に接続され、ソース電極がデータ線１１４に接続され、ドレイン電極が画素電極１１８に接続されている。一方、各画素電極１１８は、対向基板に形成されて略一定の電圧ＬＣcomに維持された対向電極１０８に液晶層１０５を挟んで対向するように形成された略矩形状の電極である。そして、画素電極１１８と対向電極１０８と両電極により挟まれた液晶層１０５とによって液晶容量が構成される。また、本実施形態の画素１１０は、液晶容量におけるリークを防止するために当該液晶容量と並列に配置された蓄積容量１０９を有する。この蓄積容量１０９の一端は画素電極１１８（すなわちＴＦＴ１１６のドレイン電極）に接続される一方、その他端は、総ての画素１１０にわたって電源の低位側電圧（接地電位）Ｖssに対して共通に接地されている。なお、蓄積容量１０９の他端は、電圧Ｖssに限らず略一定の電位（例えば電圧ＬＣcomや駆動回路の高位側電源電位など）に維持されていれば足りる。
【００１６】
図２に示されるように、表示領域１００ａの周辺には、各走査線１１２が接続された走査線駆動回路１３０や各データ線１１４が接続されたデータ線駆動回路１４０といった駆動回路が配置されている。このうち走査線駆動回路１３０は、ｍ本の走査線１１２の各々を順次に選択する回路である。本実施形態における走査線駆動回路１３０は、走査線１１２の総本数に相当するｍビットのシフトレジスタを有し、水平走査期間ごとに順番にアクティブレベルとなる走査信号Ｇ1、Ｇ2、……、Ｇmを各走査線１１２に対して順次に出力する。さらに詳述すると、走査線駆動回路１３０は、図４に示されるように、垂直走査期間の最初に制御回路２００から供給される転送開始パルスＤＹを、同じく制御回路２００から供給されるクロック信号ＣＬＹ（１水平走査期間に相当するパルス幅を有するクロック信号）に同期して順次にシフトし、このシフトした信号のパルス幅が狭まるように波形を整形したうえで走査信号Ｇi（ｉは１≦ｉ≦ｍを満たす整数）として第ｉ行目の走査線１１２に出力する。以下では、図４に示されるように、各水平走査期間（１Ｈ）のうち走査信号Ｇiがアクティブレベルとなる期間を「水平有効走査期間」と表記し、その直前の期間（すなわち水平走査期間の始点から走査信号Ｇiがアクティブレベルとなるまでの期間）を「水平帰線期間」と表記する。水平有効走査期間において走査信号Ｇiがアクティブレベルになると、第ｉ行目の走査線１１２に接続された１行分（合計６ｎ個）のＴＦＴ１１６が一斉にオン状態となる。
【００１７】
図２に示されるように、表示パネル１００の素子基板には、画像信号Ｖdのチャネル数に相当する合計６本の画像信号線１７１が形成されている。画像処理回路３００のセレクタ３４０から表示パネル１００に入力された信号Ｖid1ないし信号Ｖid6は各画像信号線１７１によって伝送される。すなわち、信号Ｖid1は第１番目の画像信号線１７１に供給され、信号Ｖid2は第２番目の画像信号線１７１に供給されるといった具合である。図２に示されるデータ線駆動回路１４０は、各画像信号線１７１に供給される信号Ｖid1ないしＶid6の各々を各データ線１１４にサンプリングするための回路である。このデータ線駆動回路１４０は、シフトレジスタ１４２と複数のＯＲ回路１４４とサンプリング回路１５０とを有する。このうちシフトレジスタ１４２は、データ線１１４を区分したブロックＢ1、Ｂ2、……、Ｂnの総数に相当するｎビットのシフトレジスタであり、図４に示されるように、各水平有効走査期間の開始時に供給される転送開始パルスＤＸをクロック信号ＣＬＸに同期して順次にシフトし、このシフトした信号のパルス幅が狭まるように波形を整形したうえで信号Ｓa1、Ｓa2、……、Ｓanとして出力する。シフトレジスタ１４２から出力される信号Ｓaj（ｊは１≦ｊ≦ｎを満たす整数）は、合計ｎ個のブロックＢ1ないしＢnのうち図２における左側から数えて第ｊ番目のブロックＢjに対応している。
【００１８】
図２に示されるように、このシフトレジスタ１４２の後段には、ブロックＢ1ないしＢnの総数に相当する合計ｎ個のＯＲ回路１４４がシフトレジスタ１４２の各出力段に対応するように配置されている。各ＯＲ回路１４４の一方の入力端にはシフトレジスタ１４２から出力された信号Ｓajが入力され、他方の入力端には制御回路２００から出力された信号ＮＲＧが入力される。この構成のもと、図２の左側からみて第ｊ番目のＯＲ回路１４４は、シフトレジスタ１４２から出力された信号Ｓajと信号ＮＲＧとの論理和に相当する信号をサンプリング信号Ｓj（Ｓ1、Ｓ2、……、Ｓn）として出力する。ここで、信号ＮＲＧは、図４に示されるように、各水平走査期間のうち水平帰線期間にてアクティブレベル（Ｈレベル）となり、水平有効走査期間においては非アクティブレベル（Ｌレベル）となる信号である。したがって、サンプリング信号Ｓ1ないしＳnは、水平帰線期間において信号ＮＲＧがアクティブレベルに遷移すると一斉にアクティブレベル（Ｈレベル）となる一方、水平有効走査期間においては、サンプリング信号Ｓ1ないしＳnの各々が信号Ｓa1ないしＳanのレベルに応じて順番にアクティブレベル（Ｈレベル）となる。
【００１９】
次に、サンプリング回路１５０は、画像処理回路３００から６本の画像信号線１７１を介して供給される信号Ｖid1ないしＶid6をサンプリング信号Ｓ1ないしＳ6に基づいて各データ線１１４にサンプリングする回路であり、データ線１１４の総本数に相当する合計６ｎ個のサンプリングスイッチ１５１を有する。各サンプリングスイッチ１５１のドレイン電極はデータ線１１４に接続される一方、各ブロックＢjに属する各データ線１１４に接続された６個のサンプリングスイッチ１５１のゲート電極は、その前段に位置する第ｊ番目のＯＲ回路１４４の出力端に対して共通に接続されている。また、各ブロックＢjに対応した合計６個のサンプリングスイッチ１５１の各ソース電極は各画像信号線１７１に接続されている。すなわち、ブロックＢ1、Ｂ2、……Ｂnの各々のうち左側から第１番目のデータ線１１４に接続されたｎ個のサンプリングスイッチ１５１のソース電極は信号Ｖid1が供給される画像信号線１７１に接続され、第２番目のデータ線１１４に接続された合計ｎ個のサンプリングスイッチ１５１のソース電極は信号Ｖid2が供給される画像信号線１７１に接続され、各ブロックＢjの端部に位置する第６番目のデータ線１１４に接続された各サンプリングスイッチ１５１のソース電極は信号Ｖid6が供給される画像信号線１７１に接続されるといった具合である。この構成のもと、各サンプリング信号Ｓjがアクティブレベルに遷移すると、ブロックＢjに対応する６個のサンプリングスイッチ１５１が一斉にオン状態となって当該ブロックＢjに属する各データ線１１４と各画像信号線１７１とが導通する。さらに詳述すると、各水平走査期間のうち水平帰線期間においては６ｎ個のサンプリングスイッチ１５１が一斉にオン状態となって総てのデータ線１１４が各画像信号線１７１と導通する一方、各水平走査期間のうち水平有効走査期間においては、各ブロックＢjにおける合計６個のサンプリングスイッチ１５１がブロックＢjごとにオン状態となり、この結果としてデータ線１１４がブロックＢjごとに各画像信号線１７１と導通する。本実施形態においては、図４に示されるように、水平有効走査期間においてサンプリング信号Ｓ1、Ｓ2、……、Ｓnがこの順番にアクティブレベルとなり、この結果としてブロックＢ1、Ｂ2、……、Ｂnが図２の左側から右側に向かう方向（以下ではこの方向を「ブロック選択方向」という）に沿って順番に選択されるものとする。
【００２０】
次に、図１に示されるセレクタ３４０およびプリチャージ電圧生成回路３５０の具体的な動作を説明する。セレクタ３４０は、画像信号出力回路３１０から出力される画像信号Ｖd1ないしＶd6とプリチャージ電圧生成回路３５０から出力されるプリチャージ電圧Ｖpre(1)ないしＶpre(6)との何れかを信号ＮＲＧのレベルに応じて選択して表示パネル１００に供給する。さらに詳述すると、セレクタ３４０は、信号ＮＲＧがアクティブレベル（Ｈレベル）である場合にはプリチャージ電圧Ｖpre(1)ないしＶpre(6)を選択して各画像信号線１７１に信号Ｖid1ないしＶid6として出力する一方、信号ＮＲＧが非アクティブレベル（Ｌレベル）である場合には画像信号Ｖd1ないしＶd6を選択して各画像信号線１７１に信号Ｖid1ないしＶid6として出力する。上述したように信号ＮＲＧは水平帰線期間においてアクティブレベルに遷移するとともに水平有効走査期間において非アクティブレベルを維持する信号であるから、各画像信号線１７１に供給される信号Ｖid1ないしＶid6の電圧は、水平帰線期間においてプリチャージ電圧Ｖpre(1)ないしＶpre(6)となる一方、水平有効走査期間においては画像信号Ｖd1ないしＶd6の電圧となる。すなわち、図４に示されるように、例えば第１番目の画像信号線１７１に供給される信号Ｖid1の電圧は、水平帰線期間においてプリチャージ電圧Ｖpre(1)を維持する一方、水平有効走査期間においては画像信号Ｖd1の電圧を維持する。したがって、水平有効走査期間において各ブロックＢjに対応する６個のサンプリングスイッチ１５１がオン状態になると、そのときに選択されている第ｉ行目の走査線１１２とブロックＢjに属する６本のデータ線１１４との交差にある６個の画素電極１１８に対して画像信号Ｖd1ないしＶd6の電圧が印加され、この動作が当該水平有効走査期間において総てのブロックＢ1ないしＢnについて繰り返される。一方、水平帰線期間において６ｎ個の総てのサンプリングスイッチ１５１がオン状態になると、６ｎ本の総てのデータ線１１４が画像信号線１７１と導通してプリチャージ電圧Ｖpre(1)ないしＶpre(6)に充電される。自然数ｋにより一般的に表記すれば、各ブロックＢjに属する６本のデータ線１１４のうち左側から第ｋ番目のデータ線１１４はプリチャージ電圧Ｖpre(k)に充電される。なお、各データ線１１４がプリチャージされる水平帰線期間においては走査信号Ｇiが非アクティブレベルとなっているから、プリチャージ電圧Ｖpre(1)ないしＶpre(6)は画素電極１１８に印加されない。以上のようにして各画素電極１１８に対する画像信号Ｖd1ないしＶd6の印加に先立って各データ線１１４がプリチャージ電圧Ｖpre(1)ないしＶpre(6)に充電されるから、水平有効走査期間において各データ線１１４の電圧を画像信号Ｖd1ないしＶd6の電圧に遷移させるための時間が短縮される。したがって、水平有効走査期間の時間長が比較的に短い場合であっても、各画素電極１１８の電圧を確実に画像信号Ｖd1ないしＶd6の電圧に到達させることができる。
【００２１】
一方、プリチャージ電圧生成回路３５０は、プリチャージ電圧Ｖpre(1)ないしＶpre(6)の各々を生成してセレクタ３４０に出力する回路である。このプリチャージ電圧生成回路３５０は、プリチャージ電圧Ｖpre(k)の電圧値を、電圧Ｖcを基準とした正極性の電圧＋Ｖkおよび負極性の電圧−Ｖkの一方から他方に水平走査期間ごとに交互に切り替える。各プリチャージ電圧Ｖpre(k)は画像信号Ｖdkと同極性とされる。
【００２２】
ところで、仮に総てのデータ線１１４を共通のプリチャージ電圧に充電するとすれば、たとえ総ての画素１１０に共通の階調を表示させようとしても実際に表示される階調がＸ方向にわたって相違して表示ムラとなる場合がある。例えば、図５の部分（ａ）は、総てのデータ線１１４を共通のプリチャージ電圧に充電する構成（あるいは何れのデータ線１１４もプリチャージしない構成）のもとで総ての画素１１０への画像信号Ｖd1ないしＶd6を共通の電圧とした場合（すなわち総ての画素１１０を共通の階調にて表示しようとした場合）に、実際に各画素電極１１８に印加される画像信号Ｖd1ないしＶd6の電圧（換言すれば各データ線１１４に印加される電圧）を例示する図である。同図の例では、各ブロックＢjに属する合計６本のデータ線１１４のうちブロック選択方向の下流側に位置するデータ線１１４ほど実際に印加される電圧と所期の階調に応じた本来の電圧Ｖ0との相違が大きくなる場合（すなわち、本来ならば各ブロックＢjの総てのデータ線１１４に電圧Ｖ0が印加されるべきであるにも拘わらずブロック選択方向の下流側のデータ線１１４ほど印加電圧が小さくなる場合）が想定されている。この場合には、表示パネル１００がノーマリーホワイトモードであれば各ブロックＢjのうちブロック選択方向の下流側に位置する画素１１０ほど階調が低く（淡く）なり、ノーマリーブラックモードであれば各ブロックＢjのうちブロック選択方向の下流側に位置する画素１１０ほど階調が高く（濃く）なるといった具合に、各画素１１０の階調がブロックＢjごとにＸ方向にわたってばらついて表示ムラとなり得る。
【００２３】
このようなデータ線１１４に対する印加電圧のばらつきの原因としては、各画像信号線１７１ごとの電気的な特性のばらつき（例えば配線長の相違に起因した抵抗値のばらつき）やＤ／Ａ変換器群３１４における各Ｄ／Ａ変換器の特性の相違に起因した画像信号線１７１の電圧のばらつきのほか、互いに隣接するデータ線１１４同士の容量的な結合が考えられる。すなわち、例えばブロックＢjに属する第６番目のデータ線１１４（ブロック選択方向における下流側の端部に位置するデータ線１１４）とこれに隣接するブロックＢj+1に属する各データ線１１４（特に第１番目のデータ線１１４）とが容量的に結合するため、ある水平有効走査期間においてブロックＢjに属する第６番目のデータ線１１４に印加された画像信号Ｖd6は、その水平走査期間におけるブロックＢj+1の各データ線１１４への画像信号Ｖd1ないしＶd6の印加に伴なって変動する。この結果として、仮に総ての画素１１０に共通の階調を表示させようとしても、各ブロックＢjに属する第６番目のデータ線１１４に接続された画素１１０が他の画素１１０とは異なる階調にて表示される場合がある。例えば、表示パネル１００がノーマリーホワイトモードであれば第６番目のデータ線１１４に対応した画素１１０が他の画素１１０よりも低い階調（淡い階調）となり、これとは逆にノーマリーブラックモードであれば第６番目のデータ線１１４に対応した画素１１０が他の画素１１０よりも高い階調（濃い階調）になるといった具合である。なお、ここではブロックＢjに属する第６番目のデータ線１１４に特に着目したが、その他のデータ線１１４についても同様の問題が生じ得る。このような結合容量による電圧の変動を始めとする種々の要因により、図５の部分（ａ）に示されるように各データ線１１４に対して実際に印加される電圧がばらつくのである。
【００２４】
このような問題を解決するために、本実施形態におけるプリチャージ電圧生成回路３５０は、各プリチャージ電圧Ｖpre(1)ないしＶpre(6)の各々の電圧値±Ｖkを独立に調整し得る構成となっている。さらに詳述すると、プリチャージ電圧生成回路３５０は、各データ線１１４に対して印加されるべき所期の電圧と実際に印加される印加される電圧との相違の程度が各ブロックＢjの総てのデータ線１１４にわたって略同一となるように、プリチャージ電圧Ｖpre(1)ないしＶpre(6)の各々の電圧値±Ｖkを独立に調整する。例えば、図５の部分（ａ）に例示された場合には、同図の部分（ｂ）に示されるように、各ブロックＢjのうちブロック選択方向の下流側に位置するデータ線１１４のプリチャージ電圧Ｖpre(k)ほど電圧値±Ｖkの絶対値が大きくなるように各プリチャージ電圧Ｖpre(1)ないしＶpre(6)の各々が選定される。換言すると、各ブロックＢjのうち第ｋ番目のデータ線１１４を充電するためのプリチャージ電圧Ｖpre(k)は、これよりもブロック選択方向の上流側に位置する第（ｋ−１）番目のデータ線１１４のプリチャージ電圧Ｖpre(k-1)よりも電圧値の絶対値が大きい。なお、図５の部分（ｂ）においては各プリチャージ電圧Ｖpre(k)の正極性の電圧値＋Ｖkのみが示されている。
【００２５】
プリチャージ電圧生成回路３５０が生成するプリチャージ電圧Ｖpre(1)ないしＶpre(6)の具体的な電圧値（±Ｖk）は制御回路２００によって指定される。制御回路２００は、図示しない操作子に対して利用者により与えられた操作に応じてプリチャージ電圧Ｖpre(1)ないしＶpre(6)の各々の電圧値をプリチャージ電圧生成回路３５０に指定する。したがって、利用者は、実際に表示領域１００ａに表示された画像を確認しながら適宜に操作子を操作することにより、Ｘ方向にわたる表示ムラを有効に低減することができる。
【００２６】
このように、本実施形態においては、各ブロックＢjのデータ線１１４ごとにプリチャージ電圧Ｖpre(k)の電圧値±Ｖkが調整されるから、各データ線１１４に対して実際に印加される電圧のばらつきをプリチャージ電圧Ｖpre(k)の調整により補償して表示ムラを解消することができる。この構成によれば、データ線１１４に印加される電圧の誤差を補正するための処理を画像信号Ｖd1ないしＶd6に対して施す必要はないから、画像信号出力回路３１０の構成の煩雑化や回路規模の肥大化は抑制される。
【００２７】
＜Ｂ：変形例＞
上記実施形態に対しては種々の変形が施され得る。具体的な変形の例としては以下の各態様が考えられる。なお、以下の各態様を適宜に組み合わせてもよい。
【００２８】
（１）上記実施形態においては、水平有効走査期間において、図２における左側から右側に向かって各ブロックＢjが選択される場合を例示したが、これとは逆に、図２における右側から左側に向かってブロックＢn、Ｂ(n-1)、……、Ｂ2、Ｂ1の順番にて各ブロックＢjが選択される場合もあり得る。このような場合に総てのデータ線１１４を共通のプリチャージ電圧に充電するとすれば（あるいは何れのデータ線１１４もプリチャージしないとすれば）、図６の部分（ａ）に示されるように、各ブロックＢjにおける各データ線１１４の位置と各データ線１１４に実際に印加される電圧との関係は図５の部分（ａ）に示された関係を逆転したものとなる。すなわち、ブロックＢjに属する６本のデータ線１１４のうち最も左側に位置する第１番目のデータ線１１４への印加電圧が最小となり、このブロックＢjに属する右側のデータ線１１４ほど実際の印加電圧が大きくなるといった具合である。このような場合には、図６の部分（ｂ）に示されるように、各ブロックＢjの第１番目のデータ線１１４をプリチャージするためのプリチャージ電圧Ｖpre(1)の電圧値±Ｖ1の絶対値が最大となり、このブロックＢjに属する第６番目のデータ線１１４のプリチャージ電圧Ｖpre(6)の電圧値±Ｖ6の絶対値が最小となるように各プリチャージ電圧Ｖpre(k)の電圧値±Ｖkを選定することが望ましい。すなわち、所期の電圧Ｖ0と各データ線１１４に実際に印加される電圧との相違は各ブロックＢjのうちブロック選択方向の下流側に位置するデータ線１１４ほど大きくなる傾向にあると考えられるから、ブロック選択方向の下流側に位置するデータ線１１４のプリチャージ電圧Ｖpre(k)ほど電圧値の絶対値が大きくなるように各プリチャージ電圧Ｖpre(1)ないしＶpre(6)の電圧値が選定されることが望ましいと言える。また、プリチャージ電圧生成回路３５０が、データ線駆動回路１４０によるブロック選択方向を特定するとともに、この特定した方向に応じて、図５の部分（ｂ）のように各プリチャージ電圧Ｖpre(k)の大小を選定するか、図６の部分（ｂ）のように各プリチャージ電圧Ｖpre(k)の大小を選定するかを切り替える構成としてもよい。
【００２９】
（２）上記実施形態においては、各ブロックＢjに属するデータ線１１４のうちブロック選択方向の下流側に位置するデータ線１１４ほど所期の電圧Ｖ0との相違が大きくなる場合を例示したが、相互に隣接するデータ線１１４同士の容量結合のみを考慮すれば、各ブロックＢjに属するデータ線１１４のうちブロック選択方向において最も下流側に位置するデータ線１１４に印加される電圧のみが所期の電圧Ｖ0と相違する（他の５本のデータ線１１４に実際に印加される電圧は所期の電圧Ｖ0と略一致する）といった場合も想定され得る。このような場合には、図７に示されるように、ブロック選択方向における最も下流側のデータ線１１４（すなわち第６番目のデータ線１１４）をプリチャージ電圧Ｖpre(6)にプリチャージする一方、これ以外の５本のデータ線１１４についてはプリチャージ電圧Ｖpre(6)よりも絶対値が小さいプリチャージ電圧Ｖpre(0)により共通にプリチャージする構成も採用され得る。この構成においては、図８に示されるように、プリチャージ電圧生成回路３５０がプリチャージ電圧Ｖpre(0)およびＶpre(6)という２種類の電圧のみを生成する一方、セレクタ３４０が、画像信号Ｖd1ないしＶd5とプリチャージ電圧Ｖpre(0)との何れか、および、画像信号Ｖd6とプリチャージ電圧Ｖpre(6)との何れかをそれぞれ信号ＮＲＧに基づいて選択することになる。このように、プリチャージ電圧生成回路３５０が生成するプリチャージ電圧Ｖpre(k)の総数と画像信号線１７１の総本数とが完全に一致している必要は必ずしもない。要するに、互いに電圧値が相違する複数のプリチャージ電圧をプリチャージ電圧生成回路３５０が生成する一方、これらのプリチャージ電圧がチャネル数に対応するＮ本の画像信号線１７１の各々に印加される構成であれば足りる。
【００３０】
（３）上記実施形態においては水平帰線期間の全体にわたって各データ線１１４をプリチャージする構成を例示したが、水平帰線期間のうち一部の期間において各データ線１１４をプリチャージする構成も採用され得る。すなわち、本発明においては、何れかの走査線１１２が選択されて各画素１１０に画像信号Ｖdが供給される期間（上記実施形態における「水平有効走査期間」）とは時間軸上にて重複しない期間（すなわち本発明における「プリチャージ期間」）にて各データ線１１４のプリチャージが実行される構成であれば足り、プリチャージ期間と水平帰線期間との対応関係の如何は不問である。
【００３１】
（４）上記実施形態においては、画像信号Ｖdのチャネル数Ｎを「６」とした場合を想定したが、このチャネル数Ｎが任意に選定され得ることはもちろんである。したがって、プリチャージ電圧生成回路３５０が生成するプリチャージ電圧Ｖpre(k)の総数や画像信号線１７１の総本数も「６」に限られず、画像信号Ｖdのチャネル数Ｎに応じて適宜に変更され得る。
【００３２】
（５）上記実施形態において説明した各回路（データ線駆動回路１４０、走査線駆動回路１３０、画像処理回路３００および制御回路２００）は例えばひとつのＩＣチップに一体に構成されていてもよいし別体に構成されていてもよい。また、画像処理回路３００を構成する画像信号出力回路３１０、プリチャージ電圧生成回路３５０およびセレクタ３４０といった各回路についても同様であり、これらの各回路が一体に構成されているか別体として構成されているかは不問である。
【００３３】
（６）上記実施形態においては液晶装置を例示したが、液晶以外の電気光学物質を用いた装置にも本発明は適用される。電気光学物質とは、電気信号（電流信号または電圧信号）の供給によって透過率や輝度といった光学的特性が変化する物質である。例えば、有機ＥＬや発光ポリマーなどのＯＬＥＤ素子を電気光学物質として用いた表示装置や、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示装置、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイ、黒色トナーを電気光学物質として用いたトナーディスプレイ、あるいはヘリウムやネオンなどの高圧ガスを電気光学物質として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても上記各実施形態と同様に本発明が適用され得る。
【００３４】
＜Ｃ：電子機器＞
次に、本発明に係る電気光学装置を用いた電子機器の例として、上記実施形態に係る液晶装置をライトバルブとして用いたプロジェクタについて説明する。図９は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００３５】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態における液晶装置と同様であり、画像処理回路３００から供給されるＲ、Ｇ、Ｂの各色に対応する画像信号でそれぞれ駆動されるものである。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００３６】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右反転像を表示させる構成となっている。
【００３７】
また、本発明に係る電気光学装置が利用され得る電子機器としては、図９に示したプロジェクタのほかにも、携帯電話機、可搬型のパーソナルコンピュータ、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態に係る液晶装置の構成を示すブロック図である。
【図２】同液晶装置のうち表示パネルの電気的な構成を示すブロック図である。
【図３】同表示パネルにおける各画素の構成を示す回路図である。
【図４】同液晶装置の動作を説明するためのタイミングチャートである。
【図５】各プリチャージ電圧の電圧値を説明するための図である。
【図６】変形例における各プリチャージ電圧のレベルを説明するための図である。
【図７】変形例における各プリチャージ電圧のレベルを説明するための図である。
【図８】変形例における液晶装置の構成を示すブロック図である。
【図９】本発明に係る電子機器の一例たるプロジェクタの構成を示す図である。
【符号の説明】
【００３９】
１００……表示パネル、１００ａ……表示領域、１１０……画素、１１２……走査線、１１４……データ線、１３０……走査線駆動回路、１４０……データ線駆動回路、１４２……シフトレジスタ、１４４……ＯＲ回路、１５０……サンプリング回路、１５１……サンプリングスイッチ、１７１……画像信号線、２００……制御回路、３００……画像処理回路、３１０……画像信号出力回路、３４０……セレクタ（選択回路）、３５０……プリチャージ電圧生成回路、Ｖdk（Ｖd1，Ｖd2，Ｖd3，Ｖd4，Ｖd5，Ｖd6）……画像信号、Ｖpre(k)（Ｖpre(1)，Ｖpre(2)，Ｖpre(3)，Ｖpre(4)，Ｖpre(5)，Ｖpre(6)）……プリチャージ電圧、Ｖidk（Ｖid1，Ｖid2，Ｖid3，Ｖid4，Ｖid5，Ｖid6）……画像信号線に供給される信号、Ｂj（Ｂ1，Ｂ2，Ｂ3，Ｂ4，Ｂ5，Ｂ6）……データ線を区分したブロック。
【図１】
2005309123.tif 000003
【図２】
2005309123.tif 000004
【図３】
2005309123.tif 000005
【図４】
2005309123.tif 000006
【図５】
2005309123.tif 000007
【図６】
2005309123.tif 000008
【図７】
2005309123.tif 000009
【図８】
2005309123.tif 000010
【図９】
2005309123.tif 000011