(57)【要約】【課題】  磁気メモリセル書込み電流を最適な大きさに調節する方法、およびそのような調節器を備えた磁気メモリセルアレイを提供すること。【解決手段】  本発明は、磁気メモリセル書込み電流を調節する装置および方法を含む。本方法は、磁気メモリセル書込み電流に書込み電流オフセットを加算し、変更された磁気メモリセル書込み電流で磁気メモリセルに対する書込みを行なったときに書き込みエラー状態が発生するか否かを判定することを含む。書込みエラーが発生する場合、本方法は、書込みエラー状態が解消されるところまでその磁気メモリセル書込み電流をインクリメントまたはデクリメントする。【選択図】図６
2005166249.tif 000002
【特許請求の範囲】
【請求項１】
メモリセルに書込みを行う装置であって、
メモリセルアレイ（５２０）に接続される書込み電流を生成するための書込み電流発生器（５１０）と、
前記書込み電流が最大書込み電流閾値より大きいか、または最小書込み電流閾値よりも小さい場合に、制御インジケータを前記書込み電流発生器（５１０）へフィードバックする閾値検出器（５３０）と、
からなる装置。
【請求項２】
前記閾値検出器（５３０）は、書込み電流オフセットを前記書込み電流に加算し、書込みエラーが発生するか否かを判定することにより、前記書込み電流が最大書込み電流閾値よりも大きいか、最小書込み電流閾値よりも小さいかを判定する、請求項１に記載の装置。
【請求項３】
前記書込み電流オフセットは前記書込み電流を増加させて、前記書込み電流閾値の大きさを減少させるべきか否かを判定する、請求項２に記載の装置。
【請求項４】
前記書込み電流オフセットは前記書込み電流を減少させて、前記書込み電流閾値の大きさを増加させるべきか否かを判定する、請求項２に記載の装置。
【請求項５】
磁気メモリセル書込み電流を調節する方法であって、
書込み電流オフセットを磁気メモリセル書込み電流に加算することにより該磁気メモリセル書込み電流を変更するステップと、
前記変更された磁気メモリセル書込み電流で磁気メモリセルに対して書込みを行う結果として、書込みエラー条件が発生するか否かを判定するステップと
書込みエラー状態が存在する場合、該書込みエラー状態が解消されるところまで、前記磁気メモリセル書込み電流をインクリメントまたはデクリメントするステップと、
からなる方法。
【請求項６】
前記書込み電流オフセットは前記磁気メモリセル書込み電流を減少させて、前記磁気メモリセル書込み電流の大きさを増加させるべきか否かを判定する、請求項５に記載の方法。
【請求項７】
前記書込み電流オフセットは前記磁気メモリセル書込み電流を増加させて、前記磁気メモリセル書込み電流の大きさを減少させるべきか否かを判定する、請求項５に記載の方法。
【請求項８】
前記磁気メモリセル書込み電流は容易軸電流および困難軸電流を含み、該困難軸電流がデフォルト値に設定され、該容易軸線電流がインクリメントされる、請求項５に記載の方法。
【請求項９】
前記磁気メモリセル書込み電流の大きさは、アップ／ダウンカウンタ（６１０）をインクリメントすることにより増加させられる、請求項６に記載の方法。
【請求項１０】
前記磁気メモリセル書込み電流の大きさは、アップ／ダウンカウンタ（６１０）をデクリメントすることにより減少させられる、請求項７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して電子メモリに関する。詳しくは、本発明は磁気メモリセル書込み電流を選択する装置および方法に関する。
【０００２】
関連特許出願の相互参照
本特許出願は２００３年９月８日にFred Pernerによって出願された「An Apparatus and Method for Generating a Write Current for a Magnetic Memory Cell」と題する米国特許出願第１０／６５８，４４２号に関連する。
【背景技術】
【０００３】
不揮発性メモリは、メモリに接続された電源がオフされたときでもその内容（データ）を保持するメモリである。磁気ランダムアクセスメモリ（ＭＲＡＭ）は不揮発性メモリの一種である。論理状態、すなわちビットは、ＭＲＡＭ内のＭＲＡＭセルの磁界の向きを設定することによってＭＲＡＭに記憶される。磁界の向きは、ＭＲＡＭセルに対する電源供給がオフになったときもそのまま維持される。
【０００４】
図１はＭＲＡＭセル１００を示す。ＭＲＡＭメモリセル１００は、軟磁性領域１２０と、誘電体領域１３０と、硬磁性領域１１０とを備える。軟磁性領域１２０内の磁化の向きは固定されていないので、矢印Ｍ１で示すような２つの安定した向きをとることができる。それらの２つの向きは、硬磁性領域１１０の磁気的な向きに対して平行または反平行であり、ＭＲＡＭメモリセル１００の論理状態を決める。硬磁性領域１１０（ピン止め磁性領域とも呼ばれる）の磁気的向きは、矢印Ｍ２で示すように固定されている。誘電体領域１３０は一般に、軟磁性領域１２０と硬磁性領域１１０との間を絶縁する。
【０００５】
ＭＲＡＭメモリセルは一般に、ワード線（ＷＬ）とビット線（ＢＬ）の交点付近に配置される。ＭＲＡＭメモリセルの磁気的向きは、ワード線およびビット線を流れる電流の方向を制御することによって設定される（書き込まれる）。すなわち、それらの電流によって誘導される磁界によって設定される。さらに、それらの書込み線は、メモリセルに記憶された論理値の読み出しにも使用することができる。
【０００６】
ＭＲＡＭメモリセルの読み出しは、ＭＲＡＭメモリセル両端の抵抗値を読み取ることによって行われる。抵抗値は、ワード線およびビット線を通して検出される。一般に、磁気メモリセルの抵抗値（従って論理値）は、データ層と基準層の間の相対的な磁化の向きによって決まる。たとえば、磁気メモリセルのデータ記憶層の全体的な磁化の向きが基準層のピン止めされた磁化の向きに対して平行であるとき、その磁気メモリセルは低抵抗状態にある。逆に、データ記憶層の全体的な磁化の向きが基準層のピン止めされた磁化の向きに対して反平行であるとき、そのトンネル接合メモリセルは高抵抗状態にある。磁気メモリセルの状態を切り替えるのに必要とされる切替え磁界の大きさは、時間の経過とともに変化することがあり、磁気メモリセルの状態を切り替える処理はさらに複雑になる。
【０００７】
図２はＭＲＡＭメモリセルアレイ２１０を示す。行デコーダ２２０および列デコーダ２３０は、ビット線およびワード線を選択し、選択されたビット線（ＢＬ）および選択されたワード線（ＷＬ）に電流を流すことによってメモリセルを選択する。たとえば、選択されたビット線２６０および選択されたワード線２７０に電流を流すことにより、メモリセル２５０を選択する。誘導磁界は、ＭＲＡＭメモリセルアレイ２１０の選択されたメモリセルの磁化の向きを確実に設定するくらいに十分に大きいものでなければならない。メモリセルの論理状態は、対応するワード線およびビット線を通してセンス増幅器２４０によって読み出される。
【０００８】
ＭＲＡＭメモリセルに書き込みを行なうとき、ＭＲＡＭメモリセルアレイ２１０に半選択エラーが発生することがある。メモリセルに対する書込みは、特定ビット線（ＢＬ）を選択し、特定ワード線（ＷＬ）を選択することを含む。半選択エラーが発生するのは、選択されたビット線および選択されないワード線に関連するメモリセルの状態が変化したときや、選択されないビット線および選択されたワード線に関連するメモリセルの状態が変化したときである。当然ながら半選択エラーはＭＲＡＭメモリの性能を劣化させる。メモリセルに対する書込み電流は、半選択エラーが発生するほど大きくならないように制御しなければならない。
【０００９】
半選択エラーを生じさせる書込み電流の大きさは、経時変化や温度変化が原因で経時変動することがある。その結果、半選択エラーを最小限に抑えつつ磁気メモリセルアレイに対して書込みを行うことが、さらに複雑になる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従って、ＭＲＡＭメモリセルアレイ内のＭＲＡＭメモリセルの半選択エラーは、時間の経過にあわせて最小限に抑えることが望ましい。また、ＭＲＡＭメモリセルに対する書込み動作は、安定性および信頼性の高いものにすることが望ましい。
【課題を解決するための手段】
【００１１】
本発明は、磁気メモリセルに対する書込みを行う装置および方法を含む。本装置および方法は、半選択エラーを最小限に抑えつつ、時間的な安定性および信頼性の高いＭＲＡＭメモリセル書込み動作を提供する。
【００１２】
本発明の一実施形態は、メモリセルに書込みを行う装置である。この装置は、メモリセルアレイに接続される書込み電流を生成するための書込み電流発生器を備える。書込み電流の大きさが最大書込み電流閾値よりも大きくなるか、最小書込み電流閾値よりも小さくなると、閾値検出器がインジケータを書込み電流発生器へフィードバックする。
【００１３】
本発明の他の態様および利点は、本発明の原理を例示する添付の図面とともに、以下の説明から明らかになるであろう。
【発明を実施するための最良の形態】
【００１４】
本発明は磁気メモリセルに書込みを行う装置および方法を含む。本装置および方法は、半選択エラーを最小限に抑えつつ、磁気メモリに対する時間的な安定性および信頼性の高い書込み動作を実現する。
【００１５】
図３は、磁気メモリ書込み電流と起こり得る磁気メモリ書込みエラーとの間の関係を示すグラフである。図３は、書込み電流が第１の閾値電流（Ｉ１）未満であるときに、メモリセル書込みエラーが発生することを示す。書込み電流が第１の閾値（Ｉ１）未満であると、書込み電流によって生成される磁界の大きさが小さすぎて、メモリセルに対して確実な書込みを行なうことができない。
【００１６】
図３は、磁気メモリセルアレイの磁気メモリセルに対する書込み電流が第２の閾値電流（Ｉ２）よりも大きいとき、アレイ内の磁気メモリセルに半選択エラーが発生する可能性が高いことを示す。半選択エラーが発生するのは、選択されたビット線および選択されないワード線に関連するメモリセルの状態が変化したときや、選択されないビット線および選択されたワード線に関連するメモリセルの状態が変化したときである。半選択エラーは大抵、書込み電流の大きさが大きすぎ、所望のメモリセル以外の多数のメモリセルの状態が磁気によって変更されたときに発生する。
【００１７】
図３に示すように、磁気メモリセルアレイ内の磁気メモリセルに対する書込み電流には通常、最適な範囲がある。最適な範囲とは、磁気メモリセルに対して確実に書込みを行えるくらい十分に大きく、磁気メモリセルアレイ内の半選択エラーを最小限に抑えるくらい十分に小さい範囲である。
【００１８】
図４は、ＭＲＡＭメモリセルの状態を変化させるのに必要な外部磁界の強度を示すグラフである。このグラフの第１の軸はＨｘ軸であり、第２の軸はＨｙ軸である。一般に、磁気トンネル接合メモリセルのＸ軸は、磁気トンネル接合メモリセルの最も長い断面寸法に、すなわち、磁気トンネル接合メモリセルの最も安定した磁気的向きに対応する。従って、磁気トンネル接合セルの２つの安定した磁気的な向きは、メモリセルのＸ軸に対して平行および反平行の向きである。
【００１９】
図４は、磁気メモリセルの軟磁性領域の磁気的向きを「反転」すなわち変化させるために必要な磁界強度を示す。たとえば、図４に示すグラフの第１象限４０５は、種々の値のＨｙ磁界をＭＲＡＭメモリセルにかけたときの、そのＭＲＡＭメモリセルの磁気的状態を変化させるのに必要なＨｘ磁界を示す。第１の切替え点４１０は、Ｈｙ磁界強度が第１のレベルＨｙ１であるときにメモリセルの磁気的状態を変化させるためには、第１のレベルＨｘ１のＨｘ磁界強度が必要であることを示す。第２の切替え点４２０は、Ｈｙ磁界強度が第２のレベルＨｙ２であるときにメモリセルの磁気的状態を変化させるためには、第２のレベルＨｘ２のＨｘ磁界強度が必要であることを示す。第２の切替え点４２０における必要磁界強度Ｈｘ２は、第１の切替え点４１０における必要磁界強度Ｈｘ１よりも大きい。
【００２０】
磁気メモリセルのＨｙ、Ｈｘ切替え特性に関する情報を用いると、半選択エラーを最小限に抑えるＨｙ、Ｈｘ磁界を選択することができる。具体的には、選択されたメモリセルのＨｙ磁界を強めると、磁気メモリセルに書込みを行うのに必要なＨｘ磁界は小さくなる。磁気メモリセルアレイ内の他の選択されていない磁気メモリセルは、無視できるくらいのＨｙ磁界しか持たないので、状態を変化させるためには、もっと大きなＨｘ磁界を必要とする。選択されたメモリセルに流す書き込み電流は、半選択エラーを無理なく最小限に抑えられるくらいの大きさのＨｙ磁界（Ｈｙ磁界の最大レベルは一般に電力消費により制限される）を発生させるものにしなければならない。
【００２１】
また、磁気メモリセルのＨｙ、Ｈｘ切替え特性は、書込みエラーの低減にも使用することができる。具体的には、Ｈｙが選択された場合、Ｈｘ磁界は、選択されたメモリセルに対して確実に適切な書込みができるように選択される。すなわち、Ｈｘ磁界は、選択された磁気メモリセルに対する確実な書込みを実現するのに十分なだけの大きさのものが選択される。ただし、Ｈｘ磁界は、半選択エラーが発生するほど大きくすることはできない。
【００２２】
図５は磁気メモリセルに対する書込み電流を調節する装置の一実施形態を示す。この実施形態において、書込み電流調節器は、メモリセルアレイ５２０に接続される書込み電流を生成するための書込み電流発生器５１０を含む。この実施形態は、書込み電流が最大書込み電流閾値よりも大きい場合、または最小書込み電流閾値よりも小さい場合に、インジケータを書込み電流発生器５１０へフィードバックするための閾値検出器５３０をさらに含む。
【００２３】
閾値検出器５３０の一実施形態は、書込み電流に書込み電流オフセットを加算し、書込みエラーが発生するか否かを判定することにより、書込み電流が最大書込み電流閾値よりも大きいか、最小書込み電流閾値よりも小さいかを判定する。書込み電流の大きさを減少させるべきであるか否かを判定するためには、書込み電流オフセットによって書込み電流を増加させ、書込み電流の大きさを増加させるべきであるか否かを判定するためには、書込み電流オフセットによって書込み電流を減少させる。書込みエラー（誤った書込みや半選択エラー）が発生した場合は、エラー状態が解消されるところまで、書込み電流を増加または減少させる。
【００２４】
図６は、図５と同様の実施形態を示す図である。ただし、１つの書込み電流調節回路をさらに詳細に示している。この実施形態において、書込み電流発生器は、書込み電流の大きさを設定するアップ／ダウンカウンタ６１０を含む。アップ／ダウンカウンタ６１０は通常、書込み電流調節試験を実施するのに使用されるオフセット調節回路を更に含む。行選択線および列選択線に応じて、磁気メモリセルアレイ５２０内の任意のメモリセルに書込み電流が供給される。
【００２５】
図６の実施形態は、最小および最大書込み電流判定回路６３０を更に含む。アップ／ダウンカウンタ６１０によって制御される書込み電流は、書込み電流判定回路６３０に接続される。書込み電流判定回路６３０は、最適でない（大きすぎる、または小さすぎる）書込み電流レベルを検出すると、コントローラ６４０を作動させて、最適でない書込み電流が検出されたことを書込み電流発生器へフィードバックさせ、書込み電流が書き込み電流発生器によって確実に制御され、書込み電流の大きさが最小書込みエラー範囲内に維持されるようにする。最小書込みエラー範囲は、磁気メモリセルアレイ５２０内の選択されたメモリセルに対して確実に書込みを行えるくらい十分に大きく、磁気メモリセルアレイ５２０内の半選択エラーを最小限に抑えることができるくらい十分に小さい、書込み電流の大きさの範囲である。
【００２６】
書込み電流判定回路６３０の一変形形態は、アップ／ダウンカウンタ６１０によって制御される書込み電流の大きさを判定するのに使用される少なくとも１つのテスト磁気メモリセルの切替え応答を含む場合がある。テスト磁気メモリセルの切替え応答を用いると、アレイ全体５２０について最適な書込み電流の大きさを判定することができる。すなわち、テスト磁気メモリセルの切替え応答を用いると、磁気メモリセルアレイ５２０内の選択されたメモリセルに対して確実な書込みを行なえるくらいに十分に大きく、磁気メモリセルアレイ内の半選択エラーを最小限に抑えることができるくらいに十分に小さい、上で述べたような最適な書込み電流範囲を判定することができる。最小および最大書込み電流の判定には、他の方法を用いてもよい。
【００２７】
アップ／ダウンカウンタ６１０はプリロードしておくことができる。すなわち、コントローラは、カウント値をアップ／ダウンカウンタに予めロードしておくことができる。アップ／ダウンカウンタに接続されるｉＤＡＣ６１５は一般に基準電流を有し、基準電流は、プラスまたはマイナスのオフセット電流によって調節することができる。ｉＤＡＣ６１５は、基準電流と、アップ／ダウンカウンタ６１０のカウント値とに基づいて書込み電流を生成する。
【００２８】
図７は図６と同様の実施形態を示す図である。ただし、他の書込み電流調節回路を更に詳細に示している。この実施形態の書込み電流発生器は、容易軸電流デジタル／アナログコンバータ（ｉＤＡＣ）７４０と、困難軸ｉＤＡＣ７５０とを含む。容易軸ｉＤＡＣ７４０および困難軸ｉＤＡＣ７５０は、グラフ７９２に示すような一連のパルス状書込み信号を生成する。これらのパルスは、磁界を誘導することが可能な電流の形で生成される。
【００２９】
容易軸スイッチ７７０は、容易軸ｉＤＡＣ７４０からパルス状書込み信号（７９２）を受信すると、それらのパルスの極性を１つ置きに反転させる。すなわち、容易軸スイッチ７７０は、容易軸ｉＤＡＣ７４０のパルス状書込み信号を含むスイッチ出力を生成する。ただし、そのスイッチ出力において、パルス状信号（７９４として示される）の極性（正および負）は１つ置きに反転される。
【００３０】
この実施形態は困難軸スイッチを備えない。困難軸ｉＤＡＣ７５０の単極パルス状書込み信号は、テスト磁気メモリセル７３０に接続される。
【００３１】
容易軸スイッチ７７０は、容易軸ｉＤＡＣ７４０からのパルスの極性を１つ置きに反転させることにより、極性が交互に入れ替わるパルス状の磁界をテスト磁気メモリセル７３０の容易軸と同じ方向に生成させる。困難軸ｉＤＡＣ７５０の単極パルスは、単極パルス状の磁界をテスト磁気メモリセル７３０の困難軸と同じ方向に生成する。
【００３２】
コントローラ７１０は、容易軸ｉＤＡＣ７４０および困難軸ｉＤＡＣ７５０のタイミングおよび振幅の制御を行なう。センス増幅器７９０は、テスト磁気メモリセル７３０の論理状態を読み取る。センス増幅器７９０はコントローラに接続され、テスト磁気メモリセル７３０の論理状態をコントローラによって判定できるようにする。
【００３３】
アップ／ダウンカウンタ７３０のカウント値は、容易軸ｉＤＡＣ７４０で生成される磁気メモリセル書込み電流の大きさを設定するためのデジタル値を決定する。アップ／ダウンカウンタのカウント値は、コントローラ７１０によって行われる判定に応じて、ロード、インクリメント、またはデクリメントされる。
【００３４】
ｉＤＡＣ７４０は、オフセット調節ブロック７３５からｉＤＡＣ基準による基準電流を受け取る。ｉＤＡＣ７４０に供給された基準電流およびデジタル値は、容易軸書込み電流の大きさを直ちに決定する。オフセット調節ブロック７３５は、少なくとも２つの選択可能なオフセットを有する基準電流を供給するための電子回路を有する。一般に、オフセットには、正の基準電流オフセットと負の基準電流オフセットとがある。正のオフセットの大きさと負のオフセットの大きさが同じである必要はない。負正のオフセットにより、磁気メモリセル書込み電流調節テストが可能になる。
【００３５】
書込み電流の調節により、磁気メモリセルの切替え応答が時間の経過とともに変化する場合でも、最適な書込み電流が得られる。上で述べたように、磁気メモリセルに対する書込みに必要とされる磁気メモリセル書込み電流、および半選択エラーを引き起こす磁気メモリセル書込み電流はいずれも、時間の経過とともに変動することがある。
【００３６】
一実施形態は、困難軸書込み電流を一定に維持しつつ、書込み電流の大きさのマージンをテストすることを含む。オフセットブロック７３５によって、負のオフセットを容易軸ｉＤＡＣ７４０の軟軸書込み電流に加える。その軟軸書込み電流を加えたときに、磁気メモリセル（テスト磁気メモリセルを使用してもよい）の磁気的な向き（状態）が変化し続ける場合、その軟軸書込み電流は許容可能なマージンを有する。しかしながら、その軟軸書込み電流を加えたときに、磁気メモリセルの状態が変化しなくなる場合、その容易軸書込み電流のマージンは小さすぎるものと考えられる。マージンは、アップ／ダウンカウンタ７３０をインクリメントすることによって、許容可能な量まで増加させることができる。磁気メモリセルの状態が再び変化し始めたら、そのマージンは許容可能であり、アップ／ダウンカウンタのインクリメントは中止してよい。そして、負のオフセットも除去する。
【００３７】
他の実施形態は、困難軸書込み電流を０にすることを含む。そして、容易軸書込み電流をテストして、半選択エラー容易軸書込み電流マージンを判定する。オフセットブロック７３５によって、正のオフセットを容易軸ｉＤＡＣ７４０の軟軸書込み電流に加える。軟軸書込み電流を加えたときに、磁気メモリセル（テスト磁気メモリセルを使用してもよい）の磁気的な向き（状態）が変化しない場合、その軟軸書込み電流は許容可能な半選択マージンを有する。しかしながら、その軟軸書込み電流を加えたときに、磁気メモリセルの状態が変化する場合、その容易軸書込み電流の半選択マージンは小さすぎるものと考えられる。マージンは、アップ／ダウンカウンタ７３０をデクリメントすることによって、許容可能な量まで増加させることができる。磁気メモリセルの状態が再び変化しなくなったら、その半選択マージンは許容可能であり、アップ／ダウンカウンタのデクリメントは中止してよい。そして、正のオフセットも除去する。
【００３８】
上で述べた磁気メモリセル書込み電流を調節するための２つの実施形態は、任意の所望の順序で実施してよい。すなわち、磁気メモリセル書込み電流調節を実施する順序は重要ではない。半選択エラーを最小限に抑えつつ、磁気メモリセルに対する確実な書込みを行なうためには一般に、両方のテストを実施しなければならない。いずれか一方または両方のテストが不合格であれば、磁気メモリセルに対する確実な書込みは保証されない。
【００３９】
図８は、ｉＤＡＣ７４０およびオフセット調節回路の一実施形態を示す。この実施形態は、ｉＤＡＣ基準電流の正のオフセットおよび負のオフセットのいずれか一方を選択的に有する複数のトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４を含む。
【００４０】
第１のトランジスタＱ１は、安定した一定の外部基準電流でバイアスされる。第１のトランジスタはチャネル幅Ｘを有する。第２のトランジスタＱ２はＭＸのチャネル幅を含む。第３のトランジスタＱ３はチャネル幅（１−Ｎ）Ｘを有する。第４のトランジスタＱ４はチャネル幅ＮＸを有する。第１のスイッチＳ１は、第４のトランジスタＱ４を選択する働きをする。第２のスイッチＳ２は、第２のトランジスタＱ２を選択する働きをする。スイッチＳ１、Ｓ２を用いると、ｉＤＡＣ基準電流を正のオフセットにするか、負のオフセットにするかを選択することができる。
【００４１】
スイッチＳ１とスイッチＳ２を両方とも開くと、負のオフセットをｉＤＡＣ基準電流に加えることができる。この状態のときｉＤＡＣ基準電流は、ｉＤＡＣｒｅｆ＝（（（１−Ｎ）Ｘ）／Ｘ）＊（外部基準電流）＝（１−Ｎ）×（外部基準電流）になる。したがって、オフセット電流はＮによって決まる。
【００４２】
スイッチＳ１とスイッチＳ２を両方とも閉じると、正のオフセットをｉＤＡＣ基準電流に加えることができる。このときｉＤＡＣ基準電流は、ｉＤＡＣｒｅｆ＝（（ＮＸ＋（１−Ｎ）Ｘ＋ＭＸ）／Ｘ）＊（外部基準電流）＝（１＋Ｍ）×（外部基準電流）として計算される。したがって、オフセット電流はＭによって決まる。
【００４３】
第１のスイッチＳ１を閉じ、第２のスイッチＳ２を開くと、ｉＤＡＣ基準電流にオフセットが何も加わらなくなる。このときｉＤＡＣ基準電流は、ｉＤＡＣｒｅｆ＝（（ＮＸ＋（１−Ｎ）Ｘ）／Ｘ）＊（外部基準電流）＝１×（外部基準電流）として計算される。したがって、オフセット電流はＮやＭに依存しない。
【００４４】
ｉＤＡＣ基準電流にオフセット（正または負）を加える実施形態は他にもある。正のオフセットと負のオフセットは同じである必要はない。正および負のオフセットの最適な値は、実験により決めてもよいし、シミュレーションを通して推定してもよい。
【００４５】
図９は、磁気メモリセルに対する書込み電流を調節する方法の例を示す。第１のブロック９１０は、磁気メモリセル書込み電流に書込み電流オフセットを加えることにより磁気メモリセル書込み電流を変更することを含む。第２のブロック９２０は、変更された磁気メモリセル書込み電流をテスト磁気メモリセルに適用することを含む。第３のブロック９３０は、テスト磁気メモリセルが書込みエラー状態になったか否かをテストすることを含む。第１の書込みエラー状態が存在する場合、磁気メモリセル書込み電流を第１の書込みエラー状態がなくなるなるまでインクリメントする。第２の書込みエラー条件が存在する場合、磁気メモリセル書込み電流を第２の書込みエラー条件が存在しなくなるまでデクリメントする。
【００４６】
磁気メモリセル切替え時の変化
図１０は、２つの異なるＭＲＡＭセル温度において、ＭＲＡＭメモリセルの状態を変化させるのに必要な外部磁界の強度を示すグラフを示す。第１の曲線１０１０は、第１の温度において、磁気トンネル接合の磁気的向きを変化すなわち反転させるために必要な磁界強度を示す。第２の曲線１０２０は、第２の温度において、磁気トンネル接合の磁気的向きを変化すなわち反転させるために必要な磁界強度を示す。
【００４７】
切替え曲線は、温度以外の他の原因によっても変化する可能性がある点に注意して欲しい。たとえば、切替え曲線は経時変化によっても変化する可能性がある。
【００４８】
磁気トンネル接合の状態を変化させる能力に与える温度の影響は、Ｈｙ磁界を線１０３０に示すように一定にし、磁気トンネル接合の状態を変化させるのに必要とされる必要Ｈｘ磁界を観察することによって観察することができる。Ｈｙ磁界を線１０３０に示すようにＨｙ１に固定した場合、曲線１０１０に示されるように、第１の温度において必要とされるＨｘ磁界強度はＨｘ１になる。Ｈｙ磁界を線１０３０に示すようにＨｙ１に固定した場合、曲線１０２０に示されるように、第２の温度において必要とされるＨｘ磁界強度はＨｘ１’になる。第２の温度が第１の温度よりも高い場合、Ｈｘ１’はＨｘ１よりも小さくなる。磁気メモリセルの切替え曲線が変動するため、最適な書込み電流も、時間や温度の変化とともに更新すなわち変更しなければならない場合がある。
【００４９】
図１１Ａは、本発明の一実施形態による磁気メモリ書込み電流を調節する方法の例を示す。この方法は、磁気メモリセル書込み電流を定期的に再較正することを含む。第１のブロック１１１０は、困難軸書込み電流をデフォルト値に維持しつつ、容易軸書込み電流からデルタ電流（微小電流）を減算することを含む。第２のブロック１１２０は、その書込み電流が、依然として少なくとも１つのテスト磁気メモリセルを切り替えるのに十分な大きさであるか否かを検査することを含む。第３のブロック１１３０は、その書込み電流が少なくとも１つのテスト磁気メモリセルを切り替えるのに不十分である場合、少なくとも１つのテスト磁気メモリセルを十分に切り替えることができるところまで、その容易軸書込み電流をインクリメントすることを含む。第４のブロック１１４０は、困難軸書込み電流をデフォルト値に設定し、容易軸書込み電流をそのインクリメントされた容易軸書込み電流にデルタ電流を加えた値に設定することを含む。デフォルト困難軸電流、デルタ電流、およびインクリメント値の大きさ（分解能）として望ましい値は、磁気メモリセルの物理的特性および磁気メモリセルに使用される物材料に応じて推定し、決定することができる。
【００５０】
図１１Ｂは、書込み電流調節方法を実施したときの容易軸書込み電流および困難軸書込み電流のタイミングを示す図である。第１の時間線１１０５は、書込み電流調節方法を実施したときの容易軸書込み電流を示す。第２の時間線１１１５は、書込み電流調節方法を実施したときの困難軸書込み電流を示す。第３の時間線１１２５は、書込み電流調節方法を実施したときのテスト磁気メモリセルの状態（ＳＡ＿ｏｕｔ）を示す。
【００５１】
容易軸書込み電流（時間線１１０５）は初期値で開始される。そして、その容易軸線電流からデルタ電流の値を減算する。テスト磁気メモリセルの状態（ＳＡ＿ｏｕｔ）の切り替えが止まった場合（図１１Ｂの時間線１１２５の点１１２６で示す）、容易軸線電流をインクリメントする（点１１０６）。容易軸線電流をインクリメントしてゆくと、最終的には、テスト磁気メモリセルの状態が切り替わり始める（点１１２７）。図１１Ｂでは、テスト磁気メモリセルは、容易軸線電流の４回目（４）のインクリメント（点１１０７）後に切り替わり始める。テスト磁気メモリセルが切り替わり始めたら、容易軸線電流のインクリメントは中止する。その後、その容易軸書込み電流にデルタ電流の値を加算する。図１１Ａ、図１１Ｂの磁気メモリ書込み電流調節方法は、書込み電流を磁気メモリセルに対する適切な書込みができるくらいの十分な大きさにすることを意図している。
【００５２】
図１２Ａは、磁気メモリ書込み電流調節方法の他の実施形態を示す。この書込み電流調節方法は、書込み電流を定期的に再較正することを含む。第１のブロック１２１０は、困難軸書込み電流を０に維持しつつ、デルタ電流を容易軸書込み電流に加算することを含む。第２のブロック１２２０は、その書込み電流が少なくとも１つのテスト磁気メモリセルを切り替えない大きさであることを検査することを含む。第３のブロック１２３０は、その書込み電流が少なくとも１つのテスト磁気メモリセルを切り替えてしまう場合、その少なくとも１つのテスト磁気メモリセルを切り替えなくなるところまで、容易軸書込み電流をデクリメントすることを含む。第４のブロック１２４０は、困難軸書込み電流をデフォルト値に設定し、容易軸書込み電流をそのデクリメントされた容易軸書込み電流からデルタ電流を引いた値に設定することを含む。デフォルト困難軸電流、デルタ電流、およびデクリメント値の大きさとして望ましい値は、磁気メモリセルの物理的特性および磁気メモリセルに使用される材料に応じて推定し、決定することができる。
【００５３】
図１２Ｂは、書込み電流調節方法を実施したときの容易軸書込み電流および困難軸書込み電流のタイミングを示す図である。第１の時間線１２０５は、書込み電流調節方法を実施したときの容易軸書込み電流を示す。第２の時間線１２１５は、書込み電流調節方法を実施したときの困難軸書込み電流を示す。第３の時間線１２２５は、書込み電流調節方法を実施したときのテスト磁気メモリセルの状態を示す。
【００５４】
容易軸書込み電流（時間線１２０５）は初期値で開始される。困難軸書込み電流は０に設定される（時間線１２１５の点１２１６）。そして、容易軸線電流にデルタ電流値を加算する（点１２０６）。テスト磁気メモリセルの状態（ＳＡ＿ｏｕｔ）の切り替わりが止まらない場合（図１２Ｂの時間線１２２５によって示される）、容易軸線電流をデクリメントする（矢印１２０７で示す）。容易軸線電流をデクリメントしてゆくと、最終的には、テスト磁気メモリセルの状態の切り替わりが止まる（点１２２６）。図１２Ｂでは、容易軸線電流の４回目（４）のデクリメント後に、テスト磁気メモリセルの切り替わりが止まる。テスト磁気メモリセルの切り替わりが止まると、容易軸線電流のデクリメントは中止する。その後、容易軸書込み電流からデルタ電流値を減算し、困難軸書込み電流をデフォルト値に設定する。図１２Ａ、図１２Ｂの磁気メモリ書込み電流調節方法は、磁気メモリセルに対する書込みの際に、書込み電流を半選択エラーの発生を最小限に抑えるくらい十分に小さい大きさにすることを意図している。
【００５５】
本明細書は本発明の特定の実施形態を図示説明しているが、本発明をそれらの図示説明した特定の形態、すなわち部品構成に限定してはならない。本発明は、特許請求の範囲によってのみ制限される。
【図面の簡単な説明】
【００５６】
【図１】従来技術のＭＲＡＭメモリセルを示す図である。
【図２】ＭＲＡＭメモリセルアレイを示す図である。
【図３】磁気メモリ書込み電流と起こり得るメモリ書込みエラーとの間の関係を示すグラフである。
【図４】ＭＲＡＭメモリセルの状態を変更するのに必要とされる外部磁界の強度を示すグラフである。
【図５】本発明の原理を実施する１つのメモリアレイ書込み機構の図である。
【図６】本発明の他の原理を実施するメモリアレイ書込み機構の図である。
【図７】本発明のさらに他の原理を実施するメモリアレイ書込み機構の図である。
【図８】ｉＤＡＣおよびオフセット調節回路の一実施形態を示す図である。
【図９】本発明の一実施形態による磁気メモリセルに対する書込み電流の調節方法を示す図である。
【図１０】２つの異なるＭＲＡＭセル温度についてＭＲＡＭメモリセルの状態を変更するのに必要とされる外部磁界の強度を示すグラフである。
【図１１Ａ】本発明の一実施形態による磁気メモリ書込み電流調節方法を示す図である。
【図１１Ｂ】本発明の一実施形態による書込み電流調節方法を実施したときの容易軸書込み電流および困難軸書込み電流のタイミングを示す図である。
【図１２Ａ】本発明の一実施形態による他の磁気メモリ書込み電流調節方法を示す図である。
【図１２Ｂ】本発明の一実施形態による他の書込み電流調節方法を実施したときの容易軸書込み電流および困難軸書込み電流のタイミングを示す図である。
【符号の説明】
【００５７】
５１０  書込み電流発生器
５２０  メモリセルアレイ
５３０  閾値検出器
６１０  アップ／ダウンカウンタ
【図１】
2005166249.tif 000003
【図２】
2005166249.tif 000004
【図３】
2005166249.tif 000005
【図４】
2005166249.tif 000006
【図５】
2005166249.tif 000007
【図６】
2005166249.tif 000008
【図７】
2005166249.tif 000009
【図８】
2005166249.tif 000010
【図９】
2005166249.tif 000011
【図１０】
2005166249.tif 000012
【図１１Ａ】
2005166249.tif 000013
【図１１Ｂ】
2005166249.tif 000014
【図１２Ａ】
2005166249.tif 000015
【図１２Ｂ】
2005166249.tif 000016