(57)【要約】【課題】リセット直後に復調手段から不要なデータを高速に出力することなく、後段デバイスの誤動作を防ぐことができるデジタル放送受信装置等を提供する。【解決手段】  デジタル放送受信装置１００において、デジタル放送信号を受信する際に、デジタル放送受信装置１００がリセットされた場合、復調回路１２の出力クロックを停止し、選局が完了することが判断された時点、即ち復調手段が有効なデータの転送を開始する段階になったと判断された時、復調回路１２の出力クロックを出力するようになされる。これにより、リセット直後に復調回路１２から不要なデータを高速に出力することなく、高速出力される不要なデータによる後段のデマルチプレクサ１３の誤動作を回避することができる。【選択図】        図１
2005051601.tif 000002
【特許請求の範囲】
【請求項１】
復調手段を有し、デジタル放送信号を受信するデジタル放送受信装置において、
上記復調手段の出力クロックをオンまたはオフにするオン・オフ手段と、
上記復調手段が有効なデータの転送を開始する段階になったか否かを判断する判断手段と、
受信する際に上記復調手段がリセットされた場合、上記復調手段の出力クロックをオフにし、上記判断手段により上記復調手段が有効なデータの転送を開始する段階になったと判断された時、上記復調手段の出力クロックをオンにするように上記オン・オフ手段を制御する制御手段と
を備えることを特徴とするデジタル放送受信装置。
【請求項２】
上記判断手段は、選局が終了した時、上記復調手段が有効なデータの転送を開始する段階になったと判断する
ことを特徴とする請求項１に記載のデジタル放送受信装置。
【請求項３】
復調手段を有するデジタル放送受信装置におけるデジタル放送信号を受信する受信方法において、
受信する際に上記復調手段がリセットされた場合、上記復調手段の出力クロックをオフにするクロック停止ステップと、
上記復調手段が有効なデータの転送を開始する段階になったか否かを判断する判断ステップと、
上記判断ステップで上記判断手段により上記復調手段が有効なデータの転送を開始する段階になったと判断された時、上記復調手段の出力クロックをオンにするクロック再開ステップと
を備えることを特徴とする受信方法。
【請求項４】
上記判断ステップでは、選局が終了した時、上記復調手段が有効なデータの転送を開始する段階になったと判断する
ことを特徴とする請求項３に記載の受信方法。
【請求項５】
復調手段を有するデジタル放送受信装置を制御するプログラムであって、
コンピュータを、上記復調手段の出力クロックをオンまたはオフにするオン・オフ手段と、上記復調手段が有効なデータの転送を開始する段階になったか否かを判断する判断手段と、受信する際に上記復調手段がリセットされた場合、上記復調手段の出力クロックをオフにし、上記判断手段により上記復調手段が有効なデータの転送を開始する段階になったと判断された時、上記復調手段の出力クロックをオンにするように上記オン・オフ手段を制御する制御手段として機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、デジタル放送を受信するデジタル放送受信装置、受信方法およびプログラムに関する。詳しくは、受信する際に復調手段がリセットされた場合、該復調手段の出力クロックを停止し、復調手段が有効なデータの転送を開始する段階になったと判断された時、復調手段の出力クロックを再開することによって、リセット直後に復調手段から不要なデータを高速に出力することなく、高速出力される不要なデータによる後段デバイスの誤動作を防ぐことができるようにしたデジタル放送受信装置等に係るものである。
【背景技術】
【０００２】
従来、デジタル放送を受信するデジタル放送受信装置において、電源オンにした直後、または選局のやり直しを行った直後の所定時間内に、復調デバイスが不要データを高速に出力する。
【０００３】
図４は、復調デバイスのリセット直後の出力波形を示す図である。図４中のＲＳＴはリセット信号、ＣＬＫはクロック信号、ＤＡＴＡはデータ信号である。図４に示すように、復調デバイスがリセットされた後に、ある時間Ｔ内で定常のデータ速度（３．９Ｍｂｐｓ）の約２倍以上の速度（約７〜１０Ｍｂｐｓ）で不要データが出力される。この不要データは、復調デバイスの内部自励発振（フリーラン）によるものと考えられる。
【０００４】
復調デバイスから出力された不要データは、そのまま後段のデバイス、例えばデマルチプレクサに入力される。また、時間Ｔ以後は、正常にデータを出力するようになされている。
【０００５】
また、前段回路の切換スイッチの切り換えの瞬間に発生する不定のエラーデータによる後段回路の誤動作を防ぐことができるデジタル放送受信装置が提案されている（例えば、特許文献１参照）。
【０００６】
この場合、デジタル放送受信装置において、デスクランブラ回路によるデータ処理に起因して生じる放送信号の同期ずれやエラーデータの発生等に基づくＤＥＭＵＸ回路の誤動作を防止するために、各パケットの無効信号を生成する無効信号形成回路を設ける。ＤＥＭＵＸ回路は、無効信号が供給される間において、映像信号を無効なものとして正確な信号を実施するようになされている。
【０００７】
【特許文献１】特開平１１−１３６５８９号公報（第５，６，７頁）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述したように、復調デバイスのリセット直後に不要データが高速に出力される場合、このデータ速度が後段デバイスの想定以上のときに後段デバイスの内部回路（例えばバッファ）がオーバフロー状態になり、誤動作が発生するという問題があった。
【０００９】
また、特許文献１の場合、エラーデータを処理するために無効信号形成回路等を設けるので、受信装置が複雑になると共に、コストアップになるという問題があった。
【００１０】
そこで、この発明は、リセット直後に復調手段から不要なデータを高速に出力することなく、後段デバイスの誤動作を防ぐことができるようにしたデジタル放送受信装置、受信方法およびプログラムを提供することを目的とする。
【課題を解決するための手段】
【００１１】
この発明に係るデジタル放送受信装置は、復調手段を有し、デジタル放送信号を受信するデジタル放送受信装置において、復調手段の出力クロックをオンまたはオフにするオン・オフ手段と、復調手段が有効なデータの転送を開始する段階になったか否かを判断する判断手段と、受信する際に上記復調手段がリセットされた場合、復調手段の出力クロックをオフにし、判断手段により復調手段が有効なデータの転送を開始する段階になったと判断された時、復調手段の出力クロックをオンにするようにオン・オフ手段を制御する制御手段とを備えるものである。
【００１２】
この発明に係る受信方法は、復調手段を有するデジタル放送受信装置におけるデジタル放送信号を受信する受信方法において、受信する際に復調手段がリセットされた場合、復調手段の出力クロックをオフにするクロック停止ステップと、復調手段が有効なデータの転送を開始する段階になったか否かを判断する判断ステップと、判断ステップで判断手段により復調手段が有効なデータの転送を開始する段階になったと判断された時、復調手段の出力クロックをオンにするクロック再開ステップとを備えることを特徴とするものである。
【００１３】
この発明に係るプログラムは、復調手段を有するデジタル放送受信装置を制御するプログラムであって、コンピュータを、復調手段の出力クロックをオンまたはオフにするオン・オフ手段と、復調手段が有効なデータの転送を開始する段階になったか否かを判断する判断手段と、受信する際に復調手段がリセットされた場合、復調手段の出力クロックをオフにし、判断手段により復調手段が有効なデータの転送を開始する段階になったと判断された時、復調手段の出力クロックをオンにするようにオン・オフ手段を制御する制御手段として機能させるためのものである。
【００１４】
この発明においては、受信する際に復調手段がリセットされた場合、オン・オフ手段によりこの復調手段の出力クロックが停止される。その後判断手段により復調手段が有効なデータの転送を開始する段階になったと判断された時、オン・オフ手段により復調手段の出力クロックがオンにされ、出力クロックを供給するようになされる。
【００１５】
これにより、従来のように復調手段がリセットされた直後に通常より速い速度で出力される不要なデータが後段のデバイスに出力されることがなく、この高速出力される不要なデータによる後段デバイスの誤動作の発生が回避される。
【発明の効果】
【００１６】
この発明によれば、デジタル放送信号を受信する際に復調手段がリセットされた場合、該復調手段の出力クロックを停止し、復調手段が有効なデータの転送を開始する段階になったと判断された時、復調手段の出力クロックを出力するものであり、リセット直後に復調手段から不要なデータを高速に出力することなく、高速出力される不要なデータによる後段デバイスの誤動作を防ぐことができる。
【００１７】
そのため、パワーオン、無信号からの選局時の誤選局、不選局を防ぐことが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、この発明の実施の形態のデジタル放送受信装置、受信方法およびプログラムについて説明する。
【００１９】
図１は、本発明の実施の形態のデジタル放送受信装置１００の構成を示す図である。このデジタル放送受信装置１００は、例えばＢＳデジタル放送を受信できるものとする。
【００２０】
図１に示すように、デジタル放送受信装置１００は、フロントエンド部と、バックエンド部と、制御部とから構成されている。フロントエンド部は、チューナー回路１１と、復調回路１２とを備える。また、バックエンド部は、デマルチプレクサ１３と、ＭＰＥＧデコーダ１４とを備える。制御部はマイクロコンピュータ１５から構成されている。マイクロコンピュータ１５はシステムバス１６を介してフロントエンド部およびバックエンド部に接続されている
チューナー回路１１は、周波数コンバータ（ＬＮＢ）１０を介してアンテナ１から送られてきた放送信号（ＢＳ−ＩＦ信号）から目的の放送信号を選択し、さらに増幅処理などを行ってベースバンド信号（Ｉ、Ｑ）に変換する回路である。また、チューナー回路１１は、ＰＬＬ（Phase Locked Loop）を備えている。
【００２１】
復調回路１２は、チューナ１１より出力されるベースバンド信号の復調処理を行ってトランスポートストリーム（ＴＳ）を得る回路である。この復調回路１２は、例えば、ＴＣ８ＰＳＫ（Trellis Coded 8 Phase Shift Keying）デコーダ等の周知の回路系を含む。また、復調回路１２の内部には、レジスタを有している。
【００２２】
なお、この復調回路１２には、誤り訂正回路（図示せず）を設けられている。誤り訂正回路は信号伝送中に発生したトランスポートストリームの誤りを訂正する回路である。誤り訂正回路の処理によって、受信Ｃ／Ｎ比（Carrier to Noise ratio）が低い状態でも安定な受信が可能となる。
【００２３】
デマルチプレクサ１３は、トランスポートストリームから、ＭＰＥＧ形式でエンコーダされた映像信号や音声信号を分離し、コンテンツ信号（映像信号および音声信号）として、ＭＰＥＧデコーダ１４に供給する。
【００２４】
ＭＰＥＧデコーダ１４は、ＭＰＥＧ（Moving Picture Experts Group）形式でエンコードされているコンテンツ信号のデコード処理を行うものである。ＭＰＥＧデコーダ１４で得られた映像信号および音声信号はそれぞれ映像出力端子１７および音声出力端子１８に供給され、例えばモニタ装置で映像信号による画像が画面上に表示される。
【００２５】
マイクロコンピュータ１５は、周知のようにＣＰＵ１５ａ、ＲＯＭ１５ｂ、ＲＡＭ１５ｃを有している。ＣＰＵ１５ａは、システムバス１６に接続されており、ＲＯＭ１５ｂに記憶された制御プログラム情報に従って、ＲＡＭ１５ｃをワークエリアとして使用しながら、デジタル放送受信装置１００の全体の動作を制御する。
【００２６】
また、マイクロコンピュータ１５は、オン・オフ手段、判断手段および制御手段として機能する。オン・オフ手段としては、復調回路１２の内部レジスタ値を変更することで、復調回路１２の出力クロックをオンまたはオフにするようになされる。判断手段としては、リセット後に復調回路１２が有効なデータの転送を開始する段階になったか否かを判断するようになされる。例えば、ＣＰＵ１５ａにより復調回路１２の内部レジスタに選局データの書き込みが終了すると、選局が完了したと判断する。また、制御手段としては、デジタル放送受信装置１００（即ち復調回路１２）がリセットされた場合、復調回路１２の出力クロックをオフにし、判断手段により復調回路１２が有効なデータの転送を開始する段階になったと判断された時、復調回路１２の出力クロックをオンにするようにオン・オフ手段を制御するようになされる。
【００２７】
ＲＯＭ１５ｂに記憶された制御プログラムは、コンピュータを、復調回路１２の出力クロックをオンまたはオフにするオン・オフ手段と、復調回路１２が有効なデータの転送を開始する段階になったか否かを判断する判断手段と、受信する際に復調回路１２がリセットされた場合、復調回路１２の出力クロックをオフにし、判断手段により復調回路１２が有効なデータの転送を開始する段階になったと判断された時、復調回路１２の出力クロックをオンにするようにオン・オフ手段を制御する制御手段として機能させる。
【００２８】
ＢＳデジタル放送を受信する際に、まず、ＢＳ衛星から送られてくる１２ＧＨｚ帯の電波をアンテナ１で受信し、アンテナ１に付属の周波数コンバータ１０により受信信号がＬバンド帯（１ＧＨｚ〜２ＧＨｚ）にダウンコンバートされる。このダウンコンバートされた信号はデジタル放送受信装置１００に送られる。
【００２９】
デジタル放送受信装置１００では、まず、フロントエンド部のチューナー回路１１によりＬバンド帯の信号のうち希望のトランスポンダー信号を取り出して、それをベースバンドに周波数変換する。次に、得られたベースバンド信号（Ｉ、Ｑ）が復調回路１２に入力され、復調回路１２で復調（８ＰＳＫ）処理を行う。復調された信号は、トランスポートストリーム（ＴＳ）としてバックエンド部に送られる。
【００３０】
バックエンド部では、デマルチプレクサ１３、ＭＰＥＧデコーダ１４により映像信号と音声信号が再生され、出力される。なお、受信する際の各デバイスの制御は、マイクロコンピュータ１５により行われる。
【００３１】
図２は、デジタル放送受信装置１００の要部ブロック図である。図２に示すように、デジタル放送受信装置１００において、チューナ回路１１からＩ、Ｑ信号が出力される。このＩ，Ｑ信号は復調回路１２に入力される。復調回路１２からクロック（CLOCK）信号とデータ信号（DATA7-0）および有効データ（VALID）が出力される。これらはデマルチプレクサ１３に入力される。
【００３２】
また、図２に示すように、ＣＰＵ１５ａと復調回路１２はＩ2Ｑバスにより接続されている。また、復調回路１２とチューナ回路１１はＩ2Ｃバスにより接続されている。このＩ2Ｃバスを介してマイクロコンピュータ１５のＣＰＵ１５ａからの制御信号を伝送するようになされる。なお、マイクロコンピュータ１５のＣＰＵ１５ａはリセット信号（RESET）を復調回路１２に供給する。
【００３３】
Ｉ2Ｃバスは、バスに接続されたデバイス間の情報を転送する為に、２本の信号線（SCL:シリアルクロックライン、SDA：シリアルデータライン）を有している。
【００３４】
以下、デジタル放送受信装置１００において、デジタル放送信号を受信する際に、デジタル放送受信装置１００がリセットされる場合の動作例について説明する。ここで、リセットとは、デジタル放送受信装置１００の電源をオンにし、または選局をやり直しする動作である。図４は、デジタル放送受信装置１００がリセットされる場合の動作例を示すフローチャートである。
【００３５】
デジタル放送信号を受信する際に、デジタル放送受信装置１００がリセットされる場合、まず、ステップＳ１１で、復調回路１２のレジスタに初期データを書き込む。ここで、ＣＰＵ１５ａにより復調回路１２の内部レジスタのパラメータを初期データで書き換える。例えば、ＰＬＬの出力クロックに関するパラメータ「ＣＬＫＥＮ」の値を「０」に書き込む。初期データは初期データ（１）と初期データ（２）の２つの部分から構成される。初期データ（１）はパラメータ「ＣＬＫＥＮ」等を含む３１バイトのデータから構成される。初期データ（２）は２バイトのデータから構成される。
【００３６】
初期データ書き込み完了後、ステップＳ１２で、復調回路１２の出力クロックをオフにする。即ち出力クロックを停止させる。これにより、復調回路１２からのデータ出力が停止される。
【００３７】
次に、ステップＳ１３で、復調回路１２の内部レジスタに選局データを書き込む。選局データはＬＮＢ（コンバータ）の設定パラメータおよびＰＬＬの設定パラメータ等を含む。
【００３８】
そして、ステップＳ１４で、選局が終了したか否かを判断する。ここで、ステップＳ１３での選局データの書き込みが終了すると、選局が完了した（即ち、復調回路１２が有効なデータの転送を開始する段階になった）と判断される。選局が完了すると、ＦＥＣ（Forward error correction）ロックを行う。
【００３９】
ステップＳ１４で選局が完了したと判断された場合、次のステップＳ１５で、復調回路１２の出力クロックをオンにする。即ち出力クロックを再開する。ここで、例えば復調回路１２の内部レジスタのパラメータＣＬＫＥＮの値を「０」から「１」に書き換える。復調回路１２の出力クロックを出力するように設定する。ステップＳ１５で復調回路１２の出力クロックをオンにすると、次のステップＳ１６で、データの出力が開始する。
【００４０】
この例では、リセットの直後に初期データの書き込みを開始する。そしてリセットから２０ｍｓの時点で選局データの書き込みを開始する。選局データの書き込みが終了した時点（リセットから３０ｍｓを経過した時点）で、復調回路１２の出力クロックを再開する。
【００４１】
このように本実施の形態においては、デジタル放送信号を受信する際に、デジタル放送受信機１００がリセットされた場合、復調回路１２の出力クロックを停止し、選局が完了することが判断された時点、即ち復調手段が有効なデータの転送を開始する段階になったと判断された時で復調回路１２の出力クロックを出力する。これにより、リセット直後に復調回路１２から不要なデータを高速に出力することなく、この高速出力される不要なデータによる後段のデマルチプレクサの誤動作を回避することができる。そのため、パワーオン、無信号からの選局時の誤選局、不選局を防ぐことが可能となる。
【００４２】
なお、上述実施の形態においては、ＣＰＵ１５ａにより選局が完了したと判断された時、復調回路１２の出力クロックをオンにするように制御するものであるが、これに限定されるものではない。例えば、ＣＰＵ１５ａによりリセットから所定時間を経過したと判断された時、復調回路１２の出力クロックをオンにするように制御するものにしてもよい。
【００４３】
また、上述実施の形態においては、ソフトウエアにより復調回路１２の出力クロックのオン／オフ動作を制御するものについて説明したが、これに限定されるものではない。ハードウエアを用いて復調回路１２の出力クロックのオン／オフ切り換えを行うようにしてもよい。
【産業上の利用可能性】
【００４４】
以上のように、この発明に係るデジタル放送受信機、受信方法およびプログラムは、デジタル放送信号を受信する際に、デジタル放送受信装置がリセットされた直後に復調デバイスから不要データを高速に出力する受信装置に適用して好適なものとなる。
【００４５】
また、前段デバイスのリセット直後に不要データが高速に出力され、この不要データが後段デバイスに悪影響を与える可能性のあるデータ通信装置等にも適用できる。
【図面の簡単な説明】
【００４６】
【図１】デジタル放送受信装置の構成例を示す図である。
【図２】デジタル放送受信装置１００の要部ブロック図である。
【図３】デジタル放送受信装置１００の動作例を示すフローチャートである。
【図４】復調回路のリセット直後の出力波形例を示す図である。
【符号の説明】
【００４７】
１１・・・チューナ回路、１２・・・復調回路、１３・・・デマルチプレクサ、１４・・・ＭＰＥＧデコーダ、１５・・・マイクロコンピュータ、１５ａ・・・ＣＰＵ、１５ｂ・・・ＲＯＭ、１５ｃ・・・ＲＡＭ、１６・・・システムバス、１７・・・映像出力端子、１８・・・音声出力端子、１００・・・デジタル放送受信装置
【図１】
2005051601.tif 000003
【図２】
2005051601.tif 000004
【図３】
2005051601.tif 000005
【図４】
2005051601.tif 000006