(57)【要約】【課題】効率的パワーマネジメントと適切なバンド幅スケジューリングを実現する。【解決手段】共有メモリ転送制御回路２は、転送要求信号REQ1〜REQnから、転送要求の重複度を示す転送要求輻輳数RMLを検出する転送要求輻輳数検知回路６と、転送要求レベル信号LV1〜LVnから、その最大値である転送要求レベル信号最大値LVMAXを検出する転送要求レベル信号最大値検知回路７と、転送要求輻輳数RMLおよび転送要求レベル信号最大値LVMAXに基づき、転送クロックTCLKの周波数を制御する転送クロック制御部８と、転送クロックTCLKにより、複数のマスターデバイス３１，３２，・・・，３ｎの共有メモリ１に対するアクセス権の調停を行うアクセス権調停回路５とを備える。【選択図】  図１
2005309649.tif 000002
【特許請求の範囲】
【請求項１】
複数のマスターデバイスから供給される転送要求信号および転送要求の緊急度を示す転送要求レベル信号に基づき、共有メモリに対するアクセス権の調停を行う共有メモリ転送制御回路であって、
前記転送要求信号から転送要求の重複度を示す転送要求輻輳数を検出する転送要求輻輳数検知回路と、
前記転送要求レベル信号から転送要求レベル信号最大値を検出する転送要求レベル信号最大値検知回路と、
前記転送要求輻輳数および前記転送要求レベル信号最大値に基づき転送クロックの周波数を制御する転送クロック制御部と、
前記転送クロックにより前記複数のマスターデバイスの前記共有メモリに対するアクセス権の調停を行うアクセス権調停回路と、
を備える共有メモリ転送制御回路。
【請求項２】
請求項１記載の共有メモリ転送制御回路であって、前記転送クロック制御部は、
前記転送要求輻輳数および前記転送要求レベル信号最大値の和が所定の値以上の場合に、前記転送クロック周波数を増加させ、
前記和が所定の値より小さい場合に、前記転送クロック周波数を低下させる共有メモリ転送制御回路。
【請求項３】
請求項１記載の共有メモリ転送制御回路であって、前記転送クロック制御部は、
前記複数のマスターデバイスからの転送要求が存在しない場合に、前記転送クロックを停止する共有メモリ転送制御回路。
【請求項４】
請求項１記載の共有メモリ転送制御回路であって、
前記転送クロックの周波数に対応して、前記共有メモリに対するドライブ能力を可変するＩ／Ｏポートを備える共有メモリ転送制御回路。
【請求項５】
複数のマスターデバイスから供給される転送要求信号および転送要求の緊急度を示す転送要求レベル信号に基づき、共有メモリに対するアクセス権の調停を行う共有メモリ転送制御回路であって、
前記転送要求信号から転送要求の重複度を示す転送要求輻輳数を検出する転送要求輻輳数検知回路と、
前記転送要求レベル信号から転送要求レベル信号最大値を検出する転送要求レベル信号最大値検知回路と、
前記転送要求輻輳数および前記転送要求レベル信号最大値に基づき前記複数のマスターデバイスに供給する第１の転送クロックおよび前記共有メモリに供給する第２の転送クロックの周波数を制御する転送クロック制御部と、
前記第１および第２の転送クロックにより前記複数のマスターデバイスの前記共有メモリに対するアクセス権の調停を行うアクセス権調停回路と、
を備える共有メモリ転送制御回路。
【請求項６】
請求項５記載の共有メモリ転送制御回路であって、
前記第１および第２の転送クロックの周波数は、直線性の倍率関係を有する共有メモリ転送制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のマスターデバイスが共有メモリにアクセスする際の転送制御に係り、特に、効率的パワーマネジメントと適切なバンド幅スケジューリングを実現する手法に関するものである。
【背景技術】
【０００２】
従来の共有メモリ転送制御回路では、例えば、複数のマスターデバイスから転送情報を受理する場合に、リアルタイム処理を行う必要性の高いマスターデバイスから受理した転送要求が、他のマスターデバイスからの要求と競合した際に、リアルタイム処理を必要とするマスターデバイスの「待機可能な最長時間」と当該マスターデバイス以外のマスターデバイスの登録情報から算出した「共有メモリを占有する予定時間」を、マスターデバイス毎に設けられた専用のタイマ値を使用して比較し、共有メモリアクセスにおけるバス調停を行っていた（例えば、特許文献１参照）。
【特許文献１】特開２０００−１４８６６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の共有メモリ転送制御回路では、ピーク時における広いバンド幅に対応した転送クロック周波数が固定的に使用されるため、広いバンド幅が必要でない時間帯においても上記ピーク時に対応した高い転送クロック周波数が設定されたままであるため、データ転送量に対する転送クロック周波数の過大さに起因する消費電力の無駄が生じるという事情があった。
【０００４】
一方、必要なタイミングでのみクロック供給を行うクロックゲーティング手法で消費電力の削減は可能であるが、その場合、従来の手法では動作時の周波数が一定のままであるため、ラッシュ電流の抑制には繋がらないという事情があった。
【０００５】
本発明は、効率的パワーマネジメントと適切なバンド幅スケジューリングを実現する共有メモリ転送制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の共有メモリ転送制御回路は、共有メモリに対して転送要求を行う複数のマスターデバイスから転送の緊急度を示す優先レベル信号を受理し、その情報に基づき各マスターデバイス間のバス調停を行うとともに、マスターデバイスからの輻輳した要求が少なく、かつそれぞれの要求の緊急度も小さい場合には、当該共有メモリ転送制御回路自身、および共有メモリを含めた転送クロック周波数を低下させ、かつ共有メモリへのドライブ能力を選択した周波数に十分な程度に抑制するダイナミックな制御を行うことを特徴とする。
【０００７】
本発明によれば、複数のマスターデバイスによる共有メモリへのアクセスの調停を行うとともに、最適な転送クロック周波数および共有メモリへの最適なドライブ能力を選択することにより、最大負荷時における必要バンド幅の確保を損なうことなく省電力化を行い、不必要なラッシュ電流を抑制することができる。
【０００８】
本発明の共有メモリ転送制御回路の一態様は、複数のマスターデバイスから供給される転送要求信号および転送要求の緊急度を示す転送要求レベル信号に基づき、共有メモリに対するアクセス権の調停を行う共有メモリ転送制御回路であって、前記転送要求信号から転送要求の重複度を示す転送要求輻輳数を検出する転送要求輻輳数検知回路と、前記転送要求レベル信号から転送要求レベル信号最大値を検出する転送要求レベル信号最大値検知回路と、前記転送要求輻輳数および前記転送要求レベル信号最大値に基づき転送クロックの周波数を制御する転送クロック制御部と、前記転送クロックにより前記複数のマスターデバイスの前記共有メモリに対するアクセス権の調停を行うアクセス権調停回路とを備える。
【０００９】
上記構成によれば、複数のマスターデバイスによる共有メモリへのアクセスを調停するとともに、最適な転送クロック周波数および共有メモリへの最適なドライブ能力を選択することにより、効率的パワーマネジメントと適切なバンド幅スケジューリングを実現することができる。
【００１０】
本発明の共有メモリ転送制御回路において、前記転送クロック制御部は、前記転送要求輻輳数および前記転送要求レベル信号最大値の和が所定の値以上の場合に、前記転送クロック周波数を増加させ、前記和が所定の値より小さい場合に、前記転送クロック周波数を低下させる。
【００１１】
上記構成によれば、転送クロックが、転送要求輻輳数と要求レベル最大値の和によって常に連動して制御が行われるので、必要な転送バンド幅を損なわずに転送クロックの周波数を低減して省電力化することができる。
【００１２】
また、本発明の共有メモリ転送制御回路において、前記転送クロック制御部は、前記複数のマスターデバイスからの転送要求が存在しない場合に、前記転送クロックを停止する。
【００１３】
また、本発明の共有メモリ転送制御回路は、前記転送クロックの周波数に対応して、前記共有メモリに対するドライブ能力を可変するＩ／Ｏポートを備える。
【００１４】
上記構成によれば、共有メモリに対する転送クロック周波数に対応して、Ｉ／Ｏポートのドライブ能力を調整するため、共有メモリ転送制御回路および共有メモリをさらに省電力化することができる。
【００１５】
また、本発明の共有メモリ転送制御回路は、複数のマスターデバイスから供給される転送要求信号および転送要求の緊急度を示す転送要求レベル信号に基づき、共有メモリに対するアクセス権の調停を行う共有メモリ転送制御回路であって、前記転送要求信号から転送要求の重複度を示す転送要求輻輳数を検出する転送要求輻輳数検知回路と、前記転送要求レベル信号から転送要求レベル信号最大値を検出する転送要求レベル信号最大値検知回路と、前記転送要求輻輳数および前記転送要求レベル信号最大値に基づき前記複数のマスターデバイスに供給する第１の転送クロックおよび前記共有メモリに供給する第２の転送クロックの周波数を制御する転送クロック制御部と、前記第１および第２の転送クロックにより前記複数のマスターデバイスの前記共有メモリに対するアクセス権の調停を行うアクセス権調停回路とを備える。
【００１６】
上記構成によれば、内部ロジック周波数を高めないで省電力化を行い、共有メモリへ供給するクロック周波数のみを高めて、総バンド幅を拡張させることができる。
【００１７】
また、本発明の共有メモリ転送制御回路において、前記第１および第２の転送クロックの周波数は、直線性の倍率関係を有する。
【発明の効果】
【００１８】
本発明によれば、複数のマスターデバイスによる共有メモリへのアクセスを調停すると同時に、その時点で過不足ない最適な転送クロック周波数や共有メモリへのドライブ能力を選択することにより、最大負荷時の必要バンド幅の確保を損なうことなく、省電力化が可能となる。また周波数の低減により不必要なラッシュ電流を抑制することができる。
【発明を実施するための最良の形態】
【００１９】
図１は、本発明の第1の実施形態を説明するための共有メモリ転送制御システムの概略構成を示す図である。本実施形態の共有メモリ転送制御システムでは、共有メモリ１に対するデータ転送を制御する機能を有する複数のマスターデバイス３１，３２，・・・，３ｎのアクセスが、共有メモリ転送制御回路２によって調停される。
【００２０】
共有メモリ転送制御回路２は、複数のマスターデバイス３１，３２，・・・，３ｎの転送回路４１，４２，・・・，４ｎから供給される転送要求信号REQ1〜REQn、および転送要求の緊急度を示す転送要求レベル信号LV1〜LVnに基づき、共有メモリ１に対するアクセス権の調停を行う。
【００２１】
共有メモリ転送制御回路２は、転送要求信号REQ1〜REQnから、転送要求の重複度を示す転送要求輻輳数RMLを検出する転送要求輻輳数検知回路６と、転送要求レベル信号LV1〜LVnから、その最大値である転送要求レベル信号最大値LVMAXを検出する転送要求レベル信号最大値検知回路７と、転送要求輻輳数RMLおよび転送要求レベル信号最大値LVMAXに基づき、転送クロックTCLKの周波数を制御する転送クロック制御部８と、転送クロックTCLKにより、複数のマスターデバイス３１，３２，・・・，３ｎの共有メモリ１に対するアクセス権の調停を行うアクセス権調停回路５とを備える。
【００２２】
また、転送クロック制御部８は、周波数ｆ０の基準クロックを生成するクロック発生源１１から供給される基準クロックを分周して周波数ｆ０／２，・・・，ｆ０／２ｎの分周クロックを生成する転送クロック発生回路９と、分周クロックから所定の転送クロックTCLKを選択する転送クロック周波数選択回路１０とを含む。
【００２３】
マスターデバイス群３の転送回路４１，４２，・・・，４ｎから共有メモリ転送制御回路２へは、それぞれ転送要求信号REQ1〜REQn、転送要求レベル信号LV1〜LVnが出力され、逆に共有メモリ転送制御回路２から転送回路４１，４２，・・・，４ｎへは転送許可信号ACK1〜ACKnが入力される。
【００２４】
データ入出力バスDATA1,DATA2,...,DATAnは、共有メモリ転送制御回路２と転送回路４１，４２，・・・，４ｎとの間に接続される。転送要求信号REQ1〜REQnは、共有メモリ転送制御回路２内のアクセス権調停回路５とともに転送要求輻輳数検知回路６に入力される。また、転送要求レベル信号LV1〜LVnは、アクセス権調停回路５とともに要求レベル最大値検知回路７に入力される。
【００２５】
各マスターデバイス３１，３２，・・・，３ｎは、共有メモリ１への転送要求が発生すると当該のマスターデバイスに対応した転送要求信号REQ1〜REQnをアクティブにすると同時に、転送要求レベル信号LV1〜LVnを使用して、当該マスターデバイスの転送要求の緊急度をステータス信号として共有メモリ転送制御回路２へ伝達する。
【００２６】
共有メモリ転送制御回路２は、転送要求信号REQ1〜REQnおよび転送要求レベル信号LV1〜LVnの情報に基づき、アクセス権調停回路５においてアクセス権許可の発行を行う。もし転送要求が輻輳した場合は、要求レベルが高い順にアクセス権を決定し、当該一つのマスターデバイスのみに対し、転送許可信号ACK1〜ACKnを使用し、アクセス権が獲得できたことを通知する。
【００２７】
転送要求輻輳数検知回路６は、各マスターデバイス３１，３２，・・・，３ｎからの転送要求信号REQ1〜REQnをモニタして転送要求輻輳数RMLを検出し、転送クロック周波数選択回路１０に伝達する。また、要求レベル最大値検知回路７は、各マスターデバイス３１，３２，・・・，３ｎからの転送要求レベル信号LV1〜LVnをモニタし、最大の要求レベル値LVMAXを同じく転送クロック周波数選択回路１０に伝達する。転送要求レベル信号最大値LVMAXの値が大きいほど転送要求の緊急度が高いことを示している。
【００２８】
転送クロック周波数選択回路１０は、上記転送要求輻輳数RML、および要求レベル最大値LVMAXにより、転送クロック発生回路９で発生した複数のクロック周波数CLK0〜CLKn（ｆ０，ｆ０／２，・・・，ｆ０／２ｎ）のうち、必要バンド幅が確保可能な最小のクロック周波数を選択し、転送回路４１，４２，・・・，４ｎ、共有メモリ転送制御回路２、および共有メモリ１の転送（同期）クロックTCLKとして供給する。
【００２９】
図２は、本発明の第1の実施形態にかかる共有メモリ転送制御システムにおいて、共有メモリ転送制御回路２が具体的にどのような条件で転送クロック周波数選択回路１０を制御するかを示す一例のフローチャートである。転送要求レベル信号最大値LVMAXは要求レベル最大値検知回路７の出力であり、最大の要求レベル値を示している。また、転送要求輻輳数RMLは転送要求輻輳数検知回路６からの出力であり、転送要求の輻輳度を示している。
【００３０】
転送要求輻輳数RMLと転送要求レベル信号最大値LVMAXの和をＪ値とし（ステップS1）、このＪ値をもとに転送クロックTCLKの周波数が選択される。Ｊがある時点で３以上の場合は（ステップS2）、転送クロックTCLKの周波数は基準周波数foとなる（ステップS3）。
【００３１】
またある時点でＪが２の場合は（ステップS4）転送クロックTCLKの周波数は基準周波数の２分の１であるfo/2が設定され（ステップS5）、Ｊが１の場合は（ステップS6）転送クロックTCLKの周波数は基準周波数４分の１であるfo/4が設定される（ステップS7）。さらにそれ以外の場合すなわちＪが0の場合は、転送要求がこの時点で発生していないということであり、転送クロックTCLKはSTOPすなわち停止状態になる（ステップS8）。
【００３２】
図３は、本発明の第1の実施形態において共有メモリ転送制御回路２が具体的にどのような条件で転送クロック周波数選択回路１０を制御するかを説明するタイムチャートである。縦軸に転送要求輻輳数RML、転送要求レベル信号最大値LVMAXおよび転送クロックTCLKを示し、横軸に時間を示す。
【００３３】
図３に示すように、Ａの時点からスタートしてＢの時点まではJ=RML+LVMAX=0なので転送クロックTCLKは停止している。Ｂの時点を越えるとJ=RML+LVMAX=4となり、J≧3であることから、転送クロックTCLKの周波数は最大値のf0となる。C、DのポイントにおいてもJ≧3の状況は変わらないことから転送クロックTCLKの周波数はf0を維持する。
【００３４】
Ｅの時点になると、再びJ= RML+LVMAX=0となり、転送クロックTCLKは停止となる。Fの時点ではJ=RML+LVMAX=2となり、転送クロックTCLKの周波数は最大時の２分の１であるf0/2となる。さらにGの時点ではJ=RML+LMAX=1となり最大時の４分の１であるf0/4まで低下するよう制御される。
【００３５】
以上の説明のように、転送クロックTCLKは、転送要求輻輳数RMLと要求レベル最大値LVMAXの和によって常に連動して制御が行われるので、必要な転送バンド幅を損なわずに転送クロックTCLKの周波数を低減して省電力化することができる。
【００３６】
図４は、本発明の第２の実施形態を説明するための共有メモリ転送制御回路２の概略構成を示す図である。本実施形態の共有メモリ転送制御回路２は、転送クロック制御部８の転送クロック周波数選択回路１０が、転送クロック発生回路９で生成される複数のクロック周波数CLK0〜CLKn（ｆ０，ｆ０／２，・・・，ｆ０／２ｎ）から、２系統の転送クロックTCLK，TSDCLKを個別に選択する点が実施例１と異なる。
【００３７】
マスターデバイス３１，３２，・・・，３ｎは、共有メモリ転送制御回路２の調停を通じて共有メモリ１にアクセスする。マスターデバイス群３の転送回路４１，４２，・・・，４ｎから共有メモリ転送制御回路２へは、それぞれ転送要求信号REQ1〜REQn、転送要求レベル信号LV1〜LVnが出力され、逆に共有メモリ転送制御回路２から転送回路４１，４２，・・・，４ｎへは転送許可信号ACK1〜ACKnが入力される。また、データ入出力バスが共有メモリ転送制御回路２と転送回路４１，４２，・・・，４ｎとの間に接続される。
【００３８】
転送要求信号REQ1〜REQnは、共有メモリ転送制御回路２内のアクセス権調停回路５とともに転送要求輻輳数検知回路６に入力される。転送要求レベル信号LV1〜LVnは、アクセス権調停回路５とともに要求レベル最大値検知回路７に入力される。
【００３９】
転送クロック制御部８は、転送クロック発生回路９と転送クロック周波数選択回路１０から構成される。転送クロック発生回路９は、クロック発生源１１から分周逓倍して複数の周波数のクロックCLK0〜CLKnを発生する。
【００４０】
各マスターデバイス３１，３２，・・・，３ｎは、共有メモリ１への転送要求が発生すると当該のマスターデバイスに対応した転送要求信号REQ1〜REQnをアクティブにすると同時に、転送要求レベル信号LV1〜LVnを使用して当該マスターデバイスの転送要求の緊急度をステータス信号として共有メモリ転送制御回路２へ伝達する。
【００４１】
共有メモリ転送制御回路２では、転送要求信号REQ1〜REQnおよび転送要求レベル信号LV1〜LVnの情報に基づき、アクセス権調停回路５においてアクセス権許可の発行を行う。もし転送要求が輻輳した場合は、要求レベルが高い順にアクセス権を決定し、当該一つのマスターデバイスのみに対し、転送許可信号ACK1〜ACKnを使用し、アクセス権が獲得できたことを通知する。
【００４２】
転送要求輻輳数検知回路６は、各マスターデバイス３１，３２，・・・，３ｎからの転送要求信号REQ1〜REQnをモニタして転送要求の輻輳数RMLを検出し、転送クロック周波数選択回路１０に伝達する。要求レベル最大値検知回路７は、各マスターデバイス３１，３２，・・・，３ｎからの転送要求レベル信号LV1〜LVnをモニタし、最大の要求レベル値LVMAXを、同じく転送クロック周波数選択回路１０に伝達する。転送要求レベル信号最大値LVMAXの値が大きいほど転送要求の緊急度が高いことを示している。
【００４３】
転送クロック周波数選択回路１０は、上記転送要求輻輳数RML、および要求レベル最大値LVMAXにより、転送クロック発生回路９で発生した複数のクロック周波数CLK0〜CLKnのうち、必要バンド幅が確保可能な最小のクロック周波数を選択し、転送回路４１，４２，・・・，４ｎおよび共有メモリ転送制御回路２に対して転送（同期）クロックTCLK１２を供給し、共有メモリ１に対して転送（同期）クロックTSDCLK１３をそれぞれ個別に供給する。
【００４４】
その際、転送回路４１，４２，・・・，４ｎおよび共有メモリ転送制御回路２用の同期クロックTCLK１２は第1の実施形態と同様に制御されるが、共有メモリ１用の同期クロックTSDCLK１３は、常に同期クロックTCLK１２と独立して制御される。この場合、同期クロックTSDCLK１３は、同期クロックTCLK１２とクロック周波数が常時比例関係を維持する形で制御される。
【００４５】
本実施形態によれば、内部ロジック周波数TCLK１２を高めないで省電力化を行い、共有メモリ１へ供給するクロック周波数TSDCLK１３のみを高めて、総バンド幅を拡張させることができる。
【００４６】
図５は、本発明の第３の実施形態を説明するための共有メモリ転送制御回路２の概略構成を示す図である。本実施形態の共有メモリ転送制御回路２は、共有メモリ１にアクセスするためのＩ／Ｏポート１４に、転送クロック周波数選択回路１０で選択した転送クロックに対応したドライブ能力切り替え制御信号１５が供給される点が実施例１と異なる。
【００４７】
マスターデバイス３１，３２，・・・，３ｎは、共有メモリ転送制御回路２の調停を通じて共有メモリ１にアクセスする。マスターデバイス群３の転送回路４１，４２，・・・，４ｎから共有メモリ転送制御回路２へは、それぞれ転送要求信号REQ1〜REQn、転送要求レベル信号LV1〜LVnが出力され、逆に共有メモリ転送制御回路２から転送回路４１，４２，・・・，４ｎへは転送許可信号ACK1〜ACKnが入力される。データ入出力バスは、共有メモリ転送制御回路２と転送回路４１，４２，・・・，４ｎとの間に接続される。
【００４８】
転送要求信号REQ1〜REQnは、共有メモリ転送制御回路２内のアクセス権調停回路５とともに転送要求輻輳数検知回路６に入力される。転送要求レベル信号LV1〜LVnは、アクセス権調停回路５とともに要求レベル最大値検知回路７に入力される。
【００４９】
転送クロック制御部８は、転送クロック発生回路９と転送クロック周波数選択回路１０から構成される。転送クロック発生回路９は、クロック発生源１１から分周逓倍して複数の周波数のクロックCLK0〜CLKnを発生する。
【００５０】
各マスターデバイス３１，３２，・・・，３ｎは、共有メモリ１への転送要求が発生すると当該のマスターデバイスに対応した転送要求信号REQ1〜REQnをアクティブにすると同時に、転送要求レベル信号LV1〜LVnを使用して当該マスターデバイスの転送要求の緊急度をステータス信号として共有メモリ転送制御回路２へ伝達する。
【００５１】
共有メモリ転送制御回路２は、転送要求信号REQ1〜REQnおよび転送要求レベル信号LV1〜LVnの情報に基づき、アクセス権調停回路５においてアクセス権許可の発行を行う。もし転送要求が輻輳した場合は、要求レベルが高い順にアクセス権を決定し、当該一つのマスターデバイスのみに対し、転送許可信号ACK1〜ACKnを使用し、アクセス権を獲得できたことを通知する。
【００５２】
転送要求輻輳数検知回路６は、各マスターデバイス３１，３２，・・・，３ｎからの転送要求信号REQ1〜REQnをモニタして転送要求の輻輳数RMLを検出し、転送クロック周波数選択回路１０に伝達する。要求レベル最大値検知回路７は、各マスターデバイス３１，３２，・・・，３ｎからの転送要求レベル信号LV1〜LVnをモニタし、最大の要求レベル値LVMAXを同じく転送クロック周波数選択回路１０に伝達する。転送要求レベル信号最大値LVMAXの値が大きいほど転送要求の緊急度が高いことを示している。
【００５３】
転送クロック周波数選択回路１０は、上記転送要求輻輳数RML、および要求レベル最大値LVMAXにより、転送クロック発生回路９で発生した複数のクロック周波数CLK0〜CLKnのうち、必要なバンド幅が確保可能な最小のクロック周波数を選択し、転送回路４１，４２，・・・，４ｎ、共有メモリ転送制御回路２、および共有メモリ１に同期クロックTCLK１２を供給する。
【００５４】
Ｉ／Ｏポート１４は、共有メモリ１にアクセスするポートであり、転送クロック周波数選択回路１０からその出力ドライブ能力を切り替える制御信号１５が供給される。制御信号１５は、転送クロックTCLK１２の周波数と連動し、例えば、転送クロック周波数がｆ０／２以下に切り替えられた場合に、Ｉ／Ｏポート１４のドライブ能力を抑制方向に制御する。
【００５５】
本実施形態によれば、共有メモリ１に対する転送クロック周波数に対応して、共有メモリ転送制御回路２のＩ／Ｏポート１４のドライブ能力を調整可能とするため、共有メモリ転送制御回路２および共有メモリ１をさらに省電力化することができる。
【産業上の利用可能性】
【００５６】
本発明の共有メモリ制御回路は、複数のマスターデバイスによる共有メモリへのアクセスを調停すると同時に、その時点で過不足ない最適な転送クロック周波数や共有メモリへのドライブ能力を選択することにより、最大負荷時の必要バンド幅の確保を損なうことなく、省電力化が可能となる。また周波数の低減により不必要なラッシュ電流を抑制することができるという効果を有し、複数のマスターデバイスが共有メモリにアクセスする際の転送制御、特に、効率的パワーマネジメントと適切なバンド幅スケジューリングを実現する手法等として有用である。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１の実施形態にかかる共有メモリ転送制御システムを説明するための概略構成を示す図
【図２】本発明の第１の実施形態における共有メモリ転送制御回路の動作を説明するためのフローチャート
【図３】本発明の第１の実施形態における共有メモリ転送制御回路の制御方法を説明するためのタイムチャート
【図４】本発明の第２の実施形態にかかる共有メモリ転送制御回路を説明するための概略構成を示す図
【図５】本発明の第1の実施形態にかかる共有メモリ転送制御回路を説明するための概略構成を示す図
【符号の説明】
【００５８】
１  共有メモリ
２  共有メモリ転送制御回路
３  マスターデバイス群
５  アクセス権調停回路
６  転送要求輻輳数検知地回路
７  要求レベル最大値検知回路
８  転送クロック制御部
９  転送クロック発生回路
１０  転送クロック周波数選択回路
１１  クロック発生源
１２  転送（同期）クロック
１３  共有メモリに対する同期クロック
１４  Ｉ／Ｏポート
１５  Ｉ／Ｏポートのドライブ切り替え制御信号
３１，３２，・・・，３ｎ  マスターデバイス
４１，４２，・・・，４ｎ  転送回路
【図１】
2005309649.tif 000003
【図２】
2005309649.tif 000004
【図３】
2005309649.tif 000005
【図４】
2005309649.tif 000006
【図５】
2005309649.tif 000007