(57)【要約】【課題】従来の窒化物系半導体を用いた電界効果トランジスタ製造用のエピタキシャル基板は、まだ、十分な電子移動度を有しているとは言えず、さらなる電子移動度向上が必要であった。【解決手段】窒化物系半導体により構成された、電子走行層及び障壁層を順次積層してなるヘテロ構造を含む電界効果トランジスタ製造用のエピタキシャル基板において、上記障壁層が、ＡｌｘＧａ１−ｘＮ(０＜ｘ≦１)で表される窒化アルミニウムガリウムからなる第１の層と窒化ガリウムからなる第２の層を、交互に周期的に積層してなる超格子構造であり、上記第１の層の膜厚ｔ１と第２の層の膜厚ｔ２が、０．９＜ｔ１／ｔ２＜１．１を満たし、かつ、周期数Ｎが、３＜Ｎ＜１０を満たすものとする。【選択図】図１
2005285870.tif 000002
【特許請求の範囲】
【請求項１】
基板上に窒化物系半導体により構成された電子走行層及び障壁層を順次積層してなるヘテロ構造を含む電界効果トランジスタ製造用のエピタキシャル基板において、上記障壁層が、ＡｌｘＧａ１−ｘＮ(０＜ｘ≦１)で表される窒化アルミニウムガリウムからなる第１の層と窒化ガリウムからなる第２の層を交互に周期的に積層してなる超格子構造であり、上記第１の層の膜厚ｔ１と第２の層の膜厚ｔ２が０．９＜ｔ１／ｔ２＜１．１を満たし、周期数Ｎが、３＜Ｎ＜１０を満たすことを特徴とするエピタキシャル基板。
【請求項２】
上記障壁層の膜厚が、１０ｎｍより大きく、１００ｎｍ以下であることを特徴とする請求項１記載のエピタキシャル基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超格子構造を用いたエピタキシャル基板に関するものである。
【背景技術】
【０００２】
窒化アルミニウム（以下、ＡｌＮという。）、窒化ガリウム（以下、ＧａＮという。）、窒化インジウム（以下、ＩｎＮという。）、あるいは、それらの混晶である窒化アルミニウムガリウムインジウム（以下、ＡｌｘＧａ１−ｘ−ｙＩｎｙＮ（０＜x＜１, ０＜ｙ＜１, ｘ＋ｙ＜１）という。）などの窒化物系半導体は受発光素子や電子走行素子に用いることができるため、近年、その結晶成長や半導体装置への応用について、幅広く研究がなされている。窒化物系半導体は大型のバルク単結晶が成長できないため、一般的には、サファイアなどの異種基板を半導体成長用基板に用いてヘテロエピタキシャル成長させている。エピタキシャル成長の方法としては、有機金属気相成長(ＭＯＶＰＥ) 法、分子線エピタキシー(ＭＢＥ)法、ハライド気相成長(ＨＶＰＥ)法などがあるが、実用化の面で最も一般的なのはＭＯＶＰＥ法である。
【０００３】
また、上記のような半導体素子を用いた半導体装置は、窒化物系半導体層を積層してなる構造をサファイア基板の全面にエピタキシャル成長した後、所望のデバイス形状に加工し、電極を形成している。
【０００４】
禁制帯幅の広い窒化物系半導体材料は、絶縁破壊電圧高いという特性を有し、高電界下でも破壊することなく動作できることから、高出力通信用の半導体装置への応用が期待されている。
【０００５】
例えば、Ｐｈｙｓ．  Ｓｔａｔ．  Ｓｏｌ．（ａ）２００，  Ｎｏ．１，１６１−１６７（２００３）によると、図２のようにして、高密度の２次元電子ガスを誘起するヘテロ接合によって、電界効果トランジスタ（以下、ＦＥＴという）を形成している。
【０００６】
まず、半導体成長用基板２１上に、ＡｌＮからなるバッファ層２２を介してアンドープＧａＮ層２３を成長させ、その後、アンドープＡｌ０．２５Ｇａ０．７５Ｎからなる障壁層２４を積層し、エピタキシャル基板２としている。
【０００７】
そして、エピタキシャル基板２上にソース電極２５、ドレイン電極２６、ゲート電極２７をそれぞれ形成して、ＦＥＴが得られている。
【０００８】
その他、多くの報告例があるが、上記の例が最も基本的な窒化物系半導体によるＦＥＴ製造用のエピタキシャル基板の構造である。
【０００９】
このように、ＦＥＴ製造用のエピタキシャル基板は、障壁層として、ＡｌＧａＮの単層を用いることが一般的である。
【００１０】
一方、発光素子にも上記のような窒化物系半導体は用いられる。
【００１１】
活性層を超格子構造として輝度を向上させたり、ｎ型、または、ｐ型、または、それらの両方のクラッド層を超格子構造として、発光素子の動作電圧を低減する試みが既に成されている。
【００１２】
特許文献１は、ｐ型クラッド層として超格子構造を用いた例であり、その模式的な断面図を図３に示す。
【００１３】
まず、サファイアよりなる半導体成長用基板３１の上に、ＧａＮよりなるバッファ層３２、Ｓｉドープｎ型ＧａＮよりなるｎ側コンタクト層３３、単一量子井戸構造のＧａＩｎＮよりなる活性層３４、互いに組成の異なる第１の層と第２の層とが積層された超格子層よりなるｐ側クラッド層３５、ＭｇドープＧａＮよりなるｐ側コンタクト層３６とが順に積層されている青色発光ダイオード構造である。ｐ電極３７、ｐパッド電極３８、ｎ電極３９を形成して発光素子を得ている。
【特許文献１】特開平１０−３３５７５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ＦＥＴをより高周波で動作させるためには、エピタキシャル基板において、遮断周波数を律則している電子移動度が高いことが望まれる。
【００１５】
従来の窒化物系半導体を用いた電界効果トランジスタ製造用のエピタキシャル基板は、まだ、十分な電子移動度を有しているとは言えず、さらなる電子移動度向上が必要であった。
【００１６】
より高い遮断周波数を得るためには、１０００ｃｍ２／Ｖ・秒以上の電子移動度が必要であるが、様々な電子の散乱要因により、電子移動度向上は困難であった。
【課題を解決するための手段】
【００１７】
上記に鑑みて本発明は、基板上に窒化物系半導体により構成された電子走行層及び障壁層を順次積層してなるヘテロ構造を含む電界効果トランジスタ製造用のエピタキシャル基板において、上記障壁層が、ＡｌｘＧａ１−ｘＮ(０＜ｘ≦１)で表される窒化アルミニウムガリウムからなる第１の層と窒化ガリウムからなる第２の層を、交互に周期的に積層してなる超格子構造であり、上記第１の層の膜厚ｔ１と第２の層の膜厚ｔ２が、０．９＜ｔ１／ｔ２＜１．１を満たし、かつ周期数Ｎが、３＜Ｎ＜１０を満たすことを特徴とするものである。
【００１８】
また、上記障壁層の膜厚が、１０ｎｍより大きく、１００ｎｍ以下であることを特徴とするものである。
【発明の効果】
【００１９】
窒化物系半導体により構成される電界効果トランジスタ製造用のエピタキシャル基板において、障壁層として超格子構造を用いることにより、電子移動度を向上でき、より高周波動作が可能な電界効果トランジスタ製造用のエピタキシャル基板を提供できた。
【発明を実施するための最良の形態】
【００２０】
以下に、本発明の実施形態について説明する。
【００２１】
図１は、本発明のエピタキシャル基板１を示す断面図である。
【００２２】
半導体成長用基板１１上に低温バッファ層１２を介して、アンドープＧａＮからなる電子走行層１３を積層し、その上に障壁層１４を構成する超格子構造を形成する。
【００２３】
上記超格子構造は、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）で表される窒化アルミニウムガリウムからなる第１の層１４１と窒化ガリウムからなる第２の層１４２を、交互に、かつ、周期的に積層してなる。
【００２４】
ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）は、ＧａＮよりもバンドギャップが大きいため、超格子構造１４内では、第１の層１４１は電子に対するポテンシャル障壁として、また、第２の層１４２は、ポテンシャル井戸として機能する。両者の膜厚ｔ１、ｔ２の組み合わせは、障壁層１４中や、電子走行層１３と障壁層１４の界面付近を動く電子の挙動に大きく影響を及ぼすので、そのバランスが重要である。第１の層１４１、及び、第２の層１４２の界面には、窒化物系半導体特有のピエゾ効果の影響により、高密度の２次元電子ガスが形成されるので、超格子構造を用いてそれを周期的に配置することにより、電子移動度を一層高める効果があるものと考えられる。
【００２５】
本発明者らが誠意研究を行った結果、上記第１の層１４１の膜厚ｔ１と第２の層１４２の膜厚ｔ２が０．９＜ｔ１／ｔ２＜１．１を満たす場合に電子移動度を高めることが好ましいことを見出した。これは、ｔ１、及び、ｔ２が同程度であることが相応しいことを示している。
【００２６】
ｔ１／ｔ２が上記範囲外の場合、電子移動度が悪くなるという不具合が発生する。
【００２７】
また、超格子構造の周期数Ｎは整数であるが、周期数Ｎが大きい方が電子移動度を高めることができ望ましい。
【００２８】
格子定数の異なるＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）とＧａＮを交互に積層していることから、周期数Ｎ＞１０の場合は、超格子構造中に応力を蓄積し、これに起因して電子移動度が低下する問題がある。
【００２９】
逆に、周期数Ｎ＜３の場合は、超格子構造による電子移動度向上の効果が不充分であり、適さない。
【００３０】
従って、実用的な電界効果トランジスタを製造可能な１０００ｃｍ２／Ｖ・秒以上の電子移動度を示すエピタキシャル基板とするには、周期数Ｎが３＜Ｎ＜１０を満たすようにするのが良く、好ましくは、４＜Ｎ＜８であるのが良い。
【００３１】
また、超格子構造の全体としての膜厚は、１０ｎｍより大きく、１００ｎｍ以下となるようにすれば良い。１０ｎｍ未満であると、第１の層１４１、及び、第２の層１４２がそれぞれ薄すぎるため、一様で平坦に成長させることが困難であり、十分な２次元電子ガスを形成できない問題がある。
【００３２】
また、１００ｎｍ以上の場合は、内部応力に起因して超格子構造にクラックを生じる問題がある。
【００３３】
また、周期数Ｎは、上記第１の層１４１の膜厚ｔ１、及び、第２の層１４２膜厚ｔ２の組み合わせを選んで設定しなければ、超格子構造１４の膜厚が大きくなり、クラックを生じてしまうため、ＦＥＴ製造用のエピタキシャル基板として適さない。
【００３４】
また、電子移動度を向上するためには、超格子構造を構成する第１の層１４１、及び、第２の層１４２は、電子の散乱を低減するため、アンドープとするのが良い。そのとき、第１の層、及び、第２の層のキャリア密度は、ともに１．０×１０１７ｃｍ−３未満となる。
【００３５】
上記の従来技術で述べたように、発光素子においても超格子構造が用いられているが、発光素子が電子やホールの再結合により発光を得る縦型伝導素子であるのに対し、本発明は、電子の流れによってのみ動作する横型伝導素子である点で異なっている。
【００３６】
また、ＦＥＴのソース電極、ドレイン電極のオーム性を容易に得ることを目的に、ソース電極、ドレイン電極が接する部分だけを超格子構造にすることがあるが、障壁層１４全体を超格子構造にする点でも、本発明は異なっている。
【００３７】
なお、本発明で重要な指標となるエピタキシャル基板１の電子移動度は、ホール効果測定により求めることができる。
【００３８】
また、エピタキシャル基板１を構成する半導体成長用基板１１は、サファイア、炭化珪素などの六方晶材料の他、シリコン、ガリウム砒素など、ＧａＮを成長可能な材料を用いればよく、本発明はその材料を限定しない。
【００３９】
また、低温バッファ層１２は、ＡlＮ、ＧａＮ、または、ＡｌＧａＮなど、この上に成長させる電子走行層１３が構成できれば良い。膜厚は、例えば２０ｎｍ以上１００ｎｍ以下とすればよいが、低温バッファ層１２の材料によってその他の堆積条件が異なる。
【００４０】
また、電子走行層１３はアンドープとする必要があり、電子走行層１３と障壁層１４における不純物散乱による電子移動度の低下を防ぐようにする。電子走行層１３は、障壁層１４中の第１の層１４１を構成するＡｌＧａＮのＡｌＮモル分率よりも小さい窒化物系半導体を用いれば良く、例えばＧａＮやＧａＩｎＮを用いればよい。膜厚は、例えば０．５μｍ以上５μｍ以下とすれば良く、好ましくは、２μｍ以上、３μｍ以下とすればよい。
【００４１】
上記のエピタキシャル基板１は、既存のエピタキシャル成長法を用いて製造すれば良く、ＭＯＶＰＥ法、ＭＢＥ法、ＨＶＰＥ法などのうちのいずれか、または、それらを組み合わせて用いればよい。
【実施例】
【００４２】
第１の実施例として、以下、図１を用いて、本発明の実施例を説明する。
【００４３】
エピタキシャル基板１は、ＭＯＶＰＥ法により、III族原料としてトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、Ｖ族原料としてアンモニア（ＮＨ３）、キャリアガスとして水素（Ｈ２）を用いて製造した。
【００４４】
半導体成長用基板１１として、サファイア基板を用い、２０ｎｍのＡｌＮからなる低温バッファ層１２を４５０℃で堆積した。
【００４５】
その後、アンドープＧａＮからなる２．５μｍの電子走行層１３を１０５０℃で堆積した。
【００４６】
その後、１０００℃において、Ｖ族原料として流量を調節したＴＭＧとＴＭＡを同時に流し、アンドープＡｌ０．３Ｇａ０．７Ｎからなる５ｎｍの第１の層１４１を形成し、次に、ＴＭＧのみを流して、アンドープＧａＮからなる５ｎｍの第２の層１４２を形成して、障壁層１４とする超格子構造の１周期目を構成した。第１の層と第２の層は材料が異なることから、成長レートも異なるので、それぞれの成長時間は予め実験して算出した成長レートを元に設定した。
【００４７】
その後、２周期目以降も同様にして、第１の層１４１と第２の層１４２を交互に、かつ、周期的に形成して超格子構造を完成した。
【００４８】
周期数Ｎを変化させて作製した場合のエピタキシャル基板１について、室温でホール効果測定をそれぞれ行った結果を表１に示す。
【表１】
2005285870.tif 000003
【００４９】
なお、周期数Ｎ＝１の場合、は超格子構造ではなく、単一ヘテロ構造である。
【００５０】
表１から分かるように、周期数Ｎが、３＜Ｎ＜１０のとき、１０００ｃｍ２／Ｖ・秒の高い電子移動度を示した。※を付した比較例において、Ｎ≦３においては電子移動度が不充分であり、また、Ｎ≧１０ではクラックを生じていた。
【００５１】
また、ｔ１／ｔ２の比較を行うため、ｔ２＝ ５ｎｍのまま、ｔ１＝４．５ｎｍ、および、５．５ｎｍとして超格子構造を作製した時の結果も併せて表１に示したが、ｔ１／ｔ２＝０．９、及び、１．１の時は、高い電子移動度を得ることが出来なかった。
【００５２】
なお、クラックを生じた場合にはホール効果測定を行わなかった。
【００５３】
次に、第２の実施例として、実施例１と同様にして、エピタキシャル基板１を製造した。
【００５４】
周期数Ｎは５で一定とし、超格子構造中の第１の層の膜厚ｔ１、及び、第２の層の膜厚ｔ２の組み合わせを変化させた。その時のホール効果測定の結果を表２に示す。
【表２】
2005285870.tif 000004
【００５５】
表２から分かるように、ｔ１、及び、ｔ２においてｔ１／ｔ２が１近傍の場合に高い電子移動度を有し、表２に全てのデータを示してないが、０．９＜ｔ１／ｔ２＜１．１の範囲であれば、１０００ｃｍ２／Ｖ・秒の高い電子移動度を示すことがわかった。
【００５６】
なお、ｔ１、及び、ｔ２が共に、１ｎｍの場合には電子移動度が低かったが、これは障壁層１４の膜厚が１０ｎｍと薄いため、十分な２次元電子ガスが形成されなかったためと考えられる。
【００５７】
また、障壁層１４の膜厚が１００ｎｍを超えるとクラックを生じていた。
【００５８】
※を付した比較例においては、電子移動度が不充分であり、また、（ｔ１，ｔ２）＝（１０ｎｍ，１２ｎｍ）、（１２ｎｍ，１０ｎｍ）、（１２ｎｍ，１２ｎｍ）の組み合わせにおいては、障壁層１４全体の膜厚が１００ｎｍを超えることから、クラックを生じていた。
【００５９】
なお、クラックを生じた場合にはホール効果測定を行わなかった。
【図面の簡単な説明】
【００６０】
【図１】本発明のエピタキシャル基板を説明する断面図である。
【図２】従来の半導体装置を説明する断面図である。
【図３】従来の半導体装置を説明する断面図である。
【符号の説明】
【００６１】
１      エピタキシャル基板
１１   半導体成長用基板
１２   低温バッファ層
１３    電子走行層
１４   障壁層
１４１  第１の層
１４２  第２の層
【図１】
2005285870.tif 000005
【図２】
2005285870.tif 000006
【図３】
2005285870.tif 000007