(57)【要約】【課題】  単一サイドのパネル駆動回路でディスプレーパネルＸ、Ｙ両サイドで要する駆動電圧を独立的に生成させるディスプレーパネル駆動システムの単一サイド駆動装置及びその設計方法を提供する。【解決手段】  画像を表現するディスプレーパネル及びエネルギー蓄積素子及びスイッチング素子を含む所定の回路素子で構成され、所定のディスプレーパネル駆動スイッチングシーケンスによって、前記ディスプレーパネルのＸ電極及びＹ電極それぞれで要する所定の駆動電圧波形を生成させるための電流導通経路を形成させる単一サイドの駆動回路を含む。【選択図】      図３ 
2005010780.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレーパネル駆動装置において、
エネルギー蓄積素子及びスイッチング素子を含む所定の回路素子で構成され、所定のディスプレーパネル駆動スイッチングシーケンスによって前記ディスプレーパネルのＸ電極及びＹ電極それぞれで要する所定の駆動電圧波形を生成させるための電流導通経路を形成させる単一サイドの駆動回路を含むことを特徴とするディスプレーパネル駆動システムの単一サイド駆動装置。
【請求項２】
前記単一サイドの駆動回路は、サステイン放電区間で前記ディスプレーパネルのＸ電極及びＹ電極の両端の間に０ボルトを含んで０ボルトを基準に対称される＋/−マルチレベル電圧が反復的に印加されるように回路を設計することを特徴とする請求項１に記載のディスプレーパネル駆動システムの単一サイド駆動装置。
【請求項３】
前記単一サイドの駆動回路に供給される電源は、サステイン放電区間のガス放電モードの間に前記ディスプレーパネルに印加される電圧の２倍に設定することを特徴とする請求項１に記載のディスプレーパネル駆動システムの単一サイド駆動装置。
【請求項４】
前記単一サイドの駆動回路は、
リセット区間の内の電力回収経路と遮断させながら前記ディスプレーパネルに壁電荷消去のためのＸ電極及びＹ電極それぞれのリセット電圧波形を生成させるための電流導通経路を形成させる分離及びリセット回路と、
アドレス区間の内に前記ディスプレーパネルに壁電荷を形成させるためのＸ電極及びＹ電極に印加されるアドレス放電電圧波形を生成させるための電流導通経路を形成させるスキャンパルス発生回路と、
サステイン放電区間の内に所定のディスプレーパネル駆動スイッチングシーケンスによって前記ディスプレーパネルを充/放電させるための充/放電経路を形成させ、リセット区間及びアドレス放電区間の内に前記リセット回路及び前記スキャンパルス発生回路と結合され、リセット電圧波形及びアドレス放電電圧波形が生成されるように所定の電流導通経路を形成させるサステイン駆動回路とを含むことを特徴とする請求項１に記載のディスプレーパネル駆動システムの単一サイド駆動装置。
【請求項５】
前記サステイン駆動回路は、前記充/放電経路に前記ディスプレーパネルのキャパシタンスより大きい容量を有するキャパシタを含むことを特徴とする請求項４に記載のディスプレーパネル駆動システムの単一サイド駆動装置。
【請求項６】
前記キャパシタは、サステイン区間実行の前にサステイン放電区間のガス放電モードの間に前記ディスプレーパネルに印加される電圧で充電されるように設計することを特徴とする請求項５に記載のディスプレーパネル駆動システムの単一サイド駆動装置。
【請求項７】
前記サステイン駆動回路は、前記充/放電経路に前記ディスプレーパネルから放電するエネルギーをＬＣ共振回路によって回収し、ＬＣ共振回路によって回収されたエネルギーを前記ディスプレーパネルに返すためのエネルギー回収回路をさらに含むことを特徴とする請求項４に記載のディスプレーパネル駆動システムの単一サイド駆動装置。
【請求項８】
前記サステイン駆動回路は、キャパシタクランプ型マルチレベルコンバーティング回路構造で設計されることを特徴とする請求項４に記載のディスプレーパネル駆動システムの単一サイド駆動装置。
【請求項９】
前記キャパシタクランプ型マルチレベルコンバーティング回路構造は、複数個のキャパシタを直列に接続させ、前記直列接続された両端のキャパシタ端子に接地線及びサステイン駆動回路の供給電源を連結させ、前記複数のキャパシタの接続ノードにスイッチング回路素子が繋がれ、所定のディスプレーパネル駆動スイッチングシーケンスによって電流導通経路を変更させ、サステイン放電区間の間に前記ディスプレーパネルに０ボルトを含んで０ボルトを基準に対称される＋/−マルチレベル電圧を反復的に印加されるように設計することを特徴とする請求項８に記載のディスプレーパネル駆動システムの単一サイド駆動装置。
【請求項１０】
前記サステイン駆動回路は、
第１ないし第４キャパシタを順次に直列に接続させ、直列接続の両端子にそれぞれ接地線及びサステイン供給電源が印加されるエネルギー蓄積素子ブロックと、
前記エネルギー蓄積素子ブロックと結合され、前記ディスプレーパネルのＸ電極及びＹ電極放電で放電するエネルギーを蓄積させる第１及び第２インダクターと、
前記第１及び第２キャパシタが接続されたノードと第２インダクターとの間に繋がれ、前記ディスプレーパネルのＸ電極充/放電モードで第２インダクターを経由するＬＣ共振経路が形成されるように電流の流れをスイッチングする第１スイッチングブロックと、
前記第３及び第４キャパシタが接続されたノードと第１インダクターとの間に繋がれ、前記ディスプレーパネルのＹ電極充/放電モードで第１インダクターを経由するＬＣ共振経路が形成されるように電流の流れをスイッチングする第２スイッチングブロックと、
第１及び第２スイッチング素子及び第３及び第４スイッチング素子をそれぞれ順次に直列に接続させ、前記第２スイッチング素子と第３スイッチング素子との間にダイオードを連結させ、第１スイッチング素子及び第４スイッチング素子の両端子にそれぞれ接地線及びサステイン供給電源を連結させ、第１及び第２スイッチング素子が接続されたノードに第２インダクターを前記ディスプレーパネルのＸ電極を連結させ、第３及び第４スイッチング素子が接続されたノードに第１インダクターを連結させ、前記第２、３キャパシタの接続ノードと前記ダイオードと第３スイッチング素子の接続ノードとを連結させて所定のディスプレーパネル駆動スイッチングシーケンスによって前記ディスプレーパネルのＸ電極及びＹ電極それぞれで要する所定の駆動電圧波形が独立的に生成されるように電流導通経路を形成させる第３スイッチングブロックと、
第３及び第４スイッチング素子が接続されたノードと前記分離及びリセット回路との間に繋がれたキャパシタとを含むことを特徴とする請求項４に記載のディスプレーパネル駆動システムの単一サイド駆動装置。
【請求項１１】
前記第１スイッチングブロックは、複数のスイッチング素子と複数のダイオードとを含むことを特徴とする請求項１０に記載のディスプレーパネル駆動システムの単一サイド駆動装置。
【請求項１２】
前記第２スイッチングブロックは、複数のスイッチング素子と複数のダイオードとを含むことを特徴とする請求項１０に記載のディスプレーパネル駆動システムの単一サイド駆動装置。
【請求項１３】
前記分離及びリセット回路は、
前記サステイン駆動回路と前記スキャンパルス発生回路との間にダイオード及び第５スイッチング素子で繋がれ、リセット区間の内に所定のリセットスイッチングシーケンスによって前記サステイン駆動回路に含まれた電力回収回路と遮断させるための分離回路と、
前記スキャンパルス発生回路と前記分離回路とが接続されたノードと接地との間にスイッチング素子が繋がれ、前記スキャンパルス発生回路と前記分離回路とが接続されたノードと第１リセット電源との間に直列にダイオードと第６スイッチング素子とが繋がれ、前記ディスプレーパネルのＸ電極と第２リセット電源との間に第７スイッチング素子が繋がれ、ディスプレーパネル駆動スイッチングシーケンスによってＸ電極及びＹ電極のリセット電圧波形を独立的に生成させるためのリセット回路とを含むことを特徴とする請求項４に記載のディスプレーパネル駆動システムの単一サイド駆動装置。
【請求項１４】
ディスプレーパネル駆動装置設計方法において、
エネルギー蓄積素子及びスイッチング素子を含む所定の回路素子で単一サイドの駆動回路を構成し、所定のディスプレーパネル駆動スイッチングシーケンスによって前記ディスプレーパネルのＸ電極及びＹ電極それぞれで要する所定の駆動電圧波形を生成させるための電流導通経路を形成させるように、前記所定の回路素子を配置することを特徴とするディスプレーパネル駆動システムの単一サイド駆動装置設計方法。
【請求項１５】
前記ディスプレーパネル駆動スイッチングシーケンスのサステイン放電区間の内に、前記ディスプレーパネルに０ボルトを含んで０ボルトを基準に対称される＋/−マルチレベル電圧が印加されるように、前記所定の回路素子を配置することを特徴とする請求項１４に記載のディスプレーパネル駆動システムの単一サイド駆動装置設計方法。
【請求項１６】
前記単一サイドの駆動回路に供給される電源は、サステイン区間のガス放電モードの間に前記ディスプレーパネルに印加される電圧の２倍に設定することを特徴とする請求項１４に記載のディスプレーパネル駆動システムの単一サイド駆動装置設計方法。
【請求項１７】
前記単一サイドの駆動回路は、キャパシタクランプ型マルチレベルコンバーティング回路構造で設計することを特徴とする請求項１４に記載のディスプレーパネル駆動システムの単一サイド駆動装置設計方法。
【請求項１８】
前記キャパシタクランプ型マルチレベルコンバーティング回路構造は、複数個のキャパシタを直列に接続させ、前記直列接続された両端のキャパシタ端子に接地線及びサステイン駆動回路の供給電源を連結させ、前記複数のキャパシタの接続ノードにスイッチング回路素子を連結し、所定のディスプレーパネル駆動スイッチングシーケンスによって電流導通経路を変更させてサステイン放電区間の間に前記ディスプレーパネルに０ボルトを含んで０ボルトを基準に対称される＋/−マルチレベル電圧を反復的に印加されるように設計することを特徴とする請求項１７に記載のディスプレーパネル駆動システムの単一サイド駆動装置設計方法。
【請求項１９】
ディスプレーパネル駆動装置において、
リセット区間の内の電力回収経路と遮断させながら前記ディスプレーパネルに壁電荷消去のためのＸ電極及びＹ電極それぞれのリセットランプ電圧波形を生成させるための電流導通経路を形成させる分離及びリセット回路と、
前記分離及びリセット回路とＸ電極及びＹ電極とに繋がれ、アドレス区間の内に前記ディスプレーパネルに壁電荷を形成させるためのＸ電極及びＹ電極に印加されるアドレス放電電圧波形を生成させるための電流導通経路を形成させるスキャンパルス発生回路と、
サステイン放電区間の内に前記分離及びリセット回路とＸ電極及びＹ電極とに繋がれて所定のディスプレーパネル駆動スイッチングシーケンスによって前記ディスプレーパネルを充/放電させるための充/放電経路を形成させ、リセット区間及びアドレス放電区間の内に前記リセット回路及び前記スキャンパルス発生回路と結合されてリセット電圧波形及びアドレス放電電圧波形が生成されるように所定の電流導通経路を形成させるサステイン駆動回路とを含むことを特徴とするディスプレーパネル駆動システムの単一サイド駆動装置。
【請求項２０】
前記サステイン駆動回路は、
直列に繋がれて直列接続の両端子にそれぞれ接地線及び供給電源が印加される第１ないし第４キャパシタと、
直列に繋がれて直列接続の両端子にそれぞれ接地線及び供給電源が印加される第１ないし第４スイッチング手段と、
前記第１及び第２キャパシタが接続されたノードと前記第１及び第２スイッチング手段が接続されたノードとの間に結合されて電流の流れをスイッチングする第１スイッチングブロックと、
前記第３及び第４キャパシタが接続されたノードと前記第３及び第４スイッチング手段が接続されたノードとの間に結合されて電流の流れをスイッチングする第２スイッチングブロックと、
前記第３及び第４スイッチング手段が接続されたノードと前記分離及びリセット回路に接続されたノードとの間に繋がれる第５キャパシタとを含むことを特徴とする請求項１９に記載のディスプレーパネル駆動システムの単一サイド駆動装置。
【請求項２１】
前記分離及びリセット回路は、
前記サステイン駆動回路と前記スキャンパルス発生回路との間にダイオード及び第５スイッチング素子で繋がれ、リセット区間の内に所定のリセットスイッチングシーケンスによって前記スキャンパルス発生回路を分離させるための分離回路と、
前記スキャンパルス発生回路と前記分離回路とが接続されたノードと接地との間に第６スイッチング素子が繋がれ、前記スキャンパルス発生回路と前記分離回路とが接続されたノードと第１リセット電源との間に直列に第３ダイオードと第７スイッチング素子とが繋がれ、前記ディスプレーパネルのＸ電極と第２リセット電源との間に第８スイッチング素子が繋がれ、ディスプレーパネル駆動スイッチングシーケンスによってＸ電極及びＹ電極のリセット電圧波形を独立的に生成させるためのリセット回路とを含むことを特徴とする請求項１９に記載のディスプレーパネル駆動システムの単一サイド駆動装置。
【請求項２２】
エネルギー蓄積素子及びスイッチング素子を含む所定の回路素子で単一サイドの駆動回路を駆動させるために、所定のディスプレーパネル駆動スイッチングシーケンスにより、前記ディスプレーパネルのＸ電極及びＹ電極それぞれで要する所定の駆動電圧波形を生成させるための電流導通経路を形成させるように制御するプログラムされたコードを含むことを特徴とするコンピューター読取可能な媒体。
【請求項２３】
前記ディスプレーパネル駆動スイッチングシーケンスのサステイン放電区間の内に、前記ディスプレーパネルに０ボルトを含んで０ボルトを基準に対称される＋/−マルチレベル電圧が供給されるようにプログラムされたコードを含むことを特徴とする請求項２２に記載のコンピューター読取可能な媒体。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレーパネル駆動装置及びその設計方法に係り、特に単一サイドのパネル駆動回路でディスプレーパネルＸ、Ｙ両サイドで要する駆動電圧を独立的に生成させるディスプレーパネル駆動システムの単一サイド駆動装置及びその設計方法に関する。
【背景技術】
【０００２】
一般的にプラズマディスプレーパネル(Plasma  Display  Panel；ＰＤＰ)は、気体放電によって生成されたプラズマを利用して文字または映像を表示する次世代平板ディスプレー装置であり、プラズマディスプレーパネルは大きさによって数十ないし数百万個以上のピクセルがマトリックス形態で配列されている。
【０００３】
図１は、従来技術のウェバー(Webber)によって提案されたＡＣ(Alternating  Current)ーＰＤＰ維持放電回路の構成図である。ＡＣーＰＤＰの場合、ディスプレーパネルはパネルキャパシタンスＣｐを有する負荷として仮定できる。ＰＤＰ駆動回路の基本的な動作は、特許文献１に説明されている。
【０００４】
プラズマディスプレーパネルの駆動シーケンスは、リセット期間、アドレス期間及びサステイン放電期間に区分される。リセット期間はすべてのセルを放電させると同時に壁電荷を消去することで表示履歴を消去する区間であり、アドレス期間はパネルの行/列電極の組合わせによってマトリックス構成によって放電セルを選択してアドレス放電を形成させる区間であり、サステイン放電区間はアドレス放電によって壁電荷を形成しているセルでのみ維持放電及び電力回収を反復しつつ画像を表示する区間である。
【０００５】
従来の技術によれば、プラズマディスプレーパネルの画像具現のためにＡＤＳ(Address Display  Separation)方式に基いてスイッチング動作が決まる。図１のスイッチＹs、Ｙg、Ｘs、Ｘgは、プラズマディスプレーパネルの発光期間中パネルに高周波の交流矩形派電圧を印加するためのサステインスイッチであり、発光期間中、Ｙs、Ｘg及びＸs、Ｙgの番で相互に導通/遮断を繰り返す。スイッチＹｒ、Ｙｆ、Ｘｒ、Ｘｆは、発光期間の間パネル電圧及びキャパシタ無効電流の急激な変化を防いで、消費電力を抑制するための電力回収回路のスイッチである。Ly、Lxは電力回収のためのインダクターであり、キャパシタＣ_Ｙerc、Ｃ_Ｘerc、ダイオードＤ_Ｙｒ、Ｄ_Ｘｆ、Ｄ_Ｘｒ、Ｄ_Ｙｆ、Ｄ_ＹＶsＣ、Ｄ_ＹＧＣは、ウェバーらによって提案された既存の電力回収回路に必要な要素である。通常、サステインスイッチ、電力回収スイッチ、そして受動素子が形成する回路網をまとめてサステイン駆動回路とし、ＡＤＳ方式に基くと、サステイン駆動回路はプラズマディスプレーパネルのサステイン区間の内作用する。
【０００６】
スイッチＹpはＡＤＳ方式でＰＤＰのサステイン放電区間と異なる区間(アドレス区間とリセット区間)の回路動作分離のためのスイッチであり、スイッチＹｒｒ、Ｙｆｒ、Ｘｒｒはリセット区間の内パネルにランプ型高圧電圧を印加するためのスイッチであり、Ｃset、Ｃ_Ｘsinkのキャパシタと共に作用して電源電圧より高い高圧電圧をリセット区間の間印加する。
【０００７】
スイッチＹsc、ＹspはＡＤＳ方式でアドレス区間の間作動するスイッチであり、アドレス区間でＹspは導通、Ｙscは遮断、他の区間(リセット、サステイン区間)でＹspは遮断、Ｙscは導通される。アドレス区間の内シフトレジスター＋電圧バッファーで構成されたスキャンドライバーＩＣ  １００がＰＤＰスクリーンの水平同期信号印加のための動作をし、他の区間では短絡される。スイッチング手順による既存ＰＤＰ駆動回路の具体的な動作は、特許文献１に説明されている。
【０００８】
ところが、図１に示されたように、従来の技術によるプラズマディスプレーパネル駆動システムは、プラズマディスプレーパネルＸ、Ｙ電極の両サイドにそれぞれ別途のパネル駆動回路を使わなければならない。これによって、部品数の増加で資材費が増加する問題点及び製品のサイズが大きくなる問題点があった。
【特許文献１】米国特許４,８６６,３４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明が達成しようとする技術的課題は、上述した問題点を解決するために単一サイドのパネル駆動回路でディスプレーパネルＸ電極及びＹ電極の両サイドで要する駆動電圧を生成させるためのディスプレーパネル駆動システムの単一サイド駆動装置及びその設計方法を提供することにある。
【課題を解決するための手段】
【００１０】
前記技術的課題を果たすために、本発明によるディスプレーパネル駆動システムの単一サイド駆動装置は、ディスプレーパネル駆動装置において、画像を表現するディスプレーパネル及びエネルギー蓄積素子及びスイッチング素子を含む所定の回路素子で構成され、所定のディスプレーパネル駆動スイッチングシーケンスによって前記ディスプレーパネルのＸ電極及びＹ電極それぞれで要する所定の駆動電圧波形を生成させるための電流導通経路を形成させる単一サイドの駆動回路を含むことを特徴とする。
【００１１】
前記の単一サイドの駆動回路は、サステイン放電区間で前記ディスプレーパネルのＸ電極及びＹ電極の両端の間に０ボルトを含んで０ボルトを基準に対称される＋/−マルチレベル電圧が反復的に印加されるように回路を設計することが効果的である。
【００１２】
前記の単一サイドの駆動回路は、リセット区間の内の電力回収経路と遮断させながら前記ディスプレーパネルに壁電荷消去のためのＸ電極及びＹ電極それぞれのリセットランプ電圧波形を生成させるための電流導通経路を形成させる分離及びリセット回路、アドレス区間の内に前記ディスプレーパネルに壁電荷を形成させるためのＸ電極及びＹ電極の電圧波形を生成させるための電流導通経路を形成させるスキャンパルス発生回路及びサステイン放電区間の内に所定のディスプレーパネル駆動スイッチングシーケンスによって前記ディスプレーパネルを充/放電させるための充/放電経路を形成させ、リセット区間及びアドレス放電区間の内に前記リセット回路及び前記スキャンパルス発生回路と結合され、リセット電圧波形及びアドレス放電電圧波形が生成されるように、所定の電流導通経路を形成させるサステイン駆動回路で構成することが効果的である。
【００１３】
前記技術的課題を果たすために、本発明に係るディスプレーパネル駆動システムの単一サイド駆動装置設計方法は、ディスプレーパネル駆動装置設計方法において、エネルギー蓄積素子及びスイッチング素子を含む所定の回路素子で単一サイドの駆動回路を構成し、所定のディスプレーパネル駆動スイッチングシーケンスによって前記ディスプレーパネルのＸ電極及びＹ電極それぞれで要する所定の駆動電圧波形を独立的に生成させるための電流導通経路を形成させるように前記所定の回路素子を配置することを特徴とする。
【００１４】
前記のディスプレーパネル駆動スイッチングシーケンスのサステイン放電区間の内に前記ディスプレーパネルに０ボルトを含んで０ボルトを基準に対称される＋/−マルチレベル電圧が印加されるように、前記所定の回路素子を配置するのが効果的である。
【発明の効果】
【００１５】
本発明によれば、単一サイドのパネル駆動回路でディスプレーパネルＸ電極及びＹ電極の両サイドで要する駆動電圧を生成させられる。
【発明を実施するための最良の形態】
【００１６】
以下、添付された図面を参照しながら、本発明の実施例を詳細に説明する。
【００１７】
図３に本発明に係るディスプレーパネル駆動システムの単一サイド駆動装置を示した。
【００１８】
前記の回路構成の中で、キャパシタＣＸ１、ＣＸ２、ＣＹ１、ＣＹ２及びＭＯＳＦＥＴスイッチＸｒ、Ｘｆ、Ｙｒ、Ｙｆ、インダクターＬ１、Ｌ２及びダイオードＤ１〜Ｄ４で構成された回路を電力回収回路と称する。ここで、ダイオードＤ１〜Ｄ４は、各ＭＯＳＦＥＴスイッチのボディーダイオードを通る逆電流を防止する役割をする。電力回収動作は、インダクターＬ１またはＬ２とディスプレーパネルのキャパシタＣＰとの直列共振によってパネルの充/放電期間中になされる。
【００１９】
そして、ＭＯＳＦＥＴスイッチＸＬ、ＸＨ、ＹＬ、ＹＨで構成された回路を通称サステインスイッチング回路とする。
【００２０】
本発明では、電力回収回路、サステインスイッチング回路及びキャパシタＣＳＴＧを含む回路をサステイン駆動回路と称する。
【００２１】
また、ＭＯＳＦＥＴスイッチＹＰとダイオードＤＹとは、リセット区間の内に生成されるランプ電圧を電力回収回路と遮断させる役割をすることで便宜上分離回路と称する。
【００２２】
そして、ＭＯＳＦＥＴスイッチＹｆｆ、Ｙｆｒ、Ｘｅ及びダイオードＤ５を含む回路をリセット回路と称する。
【００２３】
また、スキャンドライバーＩＣとＭＯＳＦＥＴスイッチＹＳＰ、ＹＳＣとを含む回路をスキャンパルス発生回路と称する。
【００２４】
本発明に係る図３の回路設計の特徴は次の通りである。
【００２５】
１．前記のサステイン駆動回路は、サステイン放電区間でディスプレーパネルＣＰのＸ電極及びＹ電極の両端の間に０ボルトを含んで０ボルトを基準に対称される＋ＶＳ及びーＶＳ電圧が反復的に印加されるように電流導通経路を形成させる。
【００２６】
２．本発明に係る単一サイドの駆動回路に供給される電源は、サステイン放電区間のガス放電モードの間に前記ディスプレーパネルに印加される電圧ＶＳの２倍である２ＶＳに設計する。
【００２７】
３．本発明に係る単一サイドの駆動回路は、具体的にリセット区間の内の電力回収経路と遮断させながら、前記ディスプレーパネルに壁電荷消去のためのＸ電極及びＹ電極それぞれのリセットランプ電圧波形を生成させるための電流導通経路を形成させる分離及びリセット回路と、アドレス区間の内に前記ディスプレーパネルに壁電荷を形成させるためのＸ電極及びＹ電極の電圧波形を生成させるための電流導通経路を形成させるスキャンパルス発生回路と、サステイン放電区間の内に所定のディスプレーパネル駆動スイッチングシーケンスによって前記ディスプレーパネルを充/放電させるための充/放電経路を形成させ、リセット区間及びアドレス放電区間の内に前記リセット回路及び前記スキャンパルス発生回路と結合されてリセット電圧波形及びアドレス放電電圧波形が生成されるように所定の電流導通経路を形成させるサステイン駆動回路とで構成される。
【００２８】
４．本発明に適用されるサステイン駆動回路は、前記充/放電経路に前記ディスプレーパネルのキャパシタンスより大きい容量を有するキャパシタＣＳＴＧを含む。このキャパシタＣＳＴＧは、サステイン区間実行の前にサステイン放電区間のガス放電モードの間に前記ディスプレーパネルに印加される電圧ＶＳで充電されるように設計する。
【００２９】
５．本発明に適用されるサステイン駆動回路は、キャパシタクランプ型マルチレベルコンバーティング回路構造で設計する。キャパシタクランプ型マルチレベルコンバーティング回路構造は、詳細に複数個のキャパシタを直列に接続させ、前記直列接続された両端のキャパシタ端子に接地線及びサステイン駆動回路の供給電源を連結させ、前記複数のキャパシタの接続ノードにスイッチング回路素子が繋がれ、所定のディスプレーパネル駆動スイッチングシーケンスによって電流導通経路を変更させてサステイン放電区間の間に前記ディスプレーパネルに０ボルトを含んで０ボルトを基準に対称される＋/−マルチレベル電圧を反復的に印加されるように設計することが効果的である。
【００３０】
６．本発明に適用されるサステイン駆動回路は、詳細に第１ないし第４キャパシタＣＸ１、ＣＸ２、ＣＹ１、ＣＹ２を順次に直列に接続させ、第１キャパシタＣＸ１及び第４キャパシタＣＹ２の両端子にそれぞれ接地線及びサステイン供給電源が印加されるエネルギー蓄積素子ブロックと、前記エネルギー蓄積素子ブロックと結合され、前記ディスプレーパネルのＸ電極及びＹ電極放電で放電するエネルギーを蓄積させる第１及び第２インダクターＬ１、Ｌ２と、前記第１及び第２キャパシタＣＸ１、ＣＸ２が接続されたノードと第２インダクターＬ２との間に繋がれ、前記ディスプレーパネルのＸ電極充/放電モードで第２インダクターＬ２を経由するＬＣ共振経路が形成されるように電流の流れをスイッチングする複数のスイッチング素子Ｘｒ、Ｘｆ及び複数のダイオードＤ３、Ｄ４で構成された第１スイッチングブロックと、前記第３及び第４キャパシタＣＹ１、ＣＹ２が接続されたノードと第１インダクターＬ１との間に繋がれ、前記ディスプレーパネルのＹ電極充/放電モードで第１インダクターＬ１を経由するＬＣ共振経路が形成されるように電流の流れをスイッチングする複数のスイッチング素子Ｙｒ、Ｙｆ及び複数のダイオードＤ１、Ｄ２で構成された第２スイッチングブロックと、第１及び第２スイッチング素子ＸＬ、ＸＨ及び第３及び第４スイッチング素子ＹＬ、ＹＨをそれぞれ順次に直列に接続させ、前記第２スイッチング素子ＸＨと第３スイッチング素子ＹＬとの間にダイオードＤＸを連結させ、第１スイッチング素子ＸＬ及び第４スイッチング素子ＹＨの両端子にそれぞれ接地線及びサステイン供給電源を連結させ、第１及び第２スイッチング素子ＸＬ、ＸＨが接続されたノードに第２インダクターＬ２及び前記ディスプレーパネルのＸ電極を連結させ、第３及び第４スイッチング素子ＹＬ、ＹＨが接続されたノードに第１インダクターＬ１を連結させ、前記第２、３キャパシタＣＸ２、ＣＹ１の接続ノードと前記ダイオードＤＸと第３スイッチング素子ＹＬの接続ノードとを連結させて所定のディスプレーパネル駆動スイッチングシーケンスによって前記ディスプレーパネルのＸ電極及びＹ電極それぞれで要する所定の駆動電圧波形が生成されるように電流導通経路を形成させる第３スイッチングブロックと、第３及び第４スイッチング素子ＹＬ、ＹＨが接続されたノードと前記分離及びリセット回路との間に繋がれたキャパシタＣＳＴＧとを含む。
【００３１】
７．本発明に適用される分離回路は、詳細にサステイン駆動回路とスキャンパルス発生回路との間にダイオードＤＹ及びスイッチング素子ＹＰで繋がれ、リセット区間の内に所定のリセットスイッチングシーケンスによってサステイン駆動回路に含まれた電力回収回路と遮断させるように構成される。
【００３２】
そして、リセット回路は、詳細にスキャンパルス発生回路と分離回路とが接続されたノードと接地との間にスイッチング素子Ｙｆｒが繋がれ、前記スキャンパルス発生回路と前記分離回路とが接続されたノードと第１リセット電源ＶSETとの間に直列にダイオードＤ５とスイッチング素子Ｙｒｒとが繋がれ、前記ディスプレーパネルのＸ電極と第２リセット電源Ｖｅとの間にスイッチング素子Ｘｅが繋がれ、ディスプレーパネル駆動スイッチングシーケンスによってＸ電極及びＹ電極のリセット電圧波形を独立的に生成させる。
【００３３】
図２は、全体ガス放電区間、すなわちＡＤＳ駆動方式において各電極に必要な電圧波形を示す。サステイン放電期間の間に必要な電極電圧は、連続された矩形派なので分離回路、リセット回路及びスキャンパルス発生回路を略した等価回路でモード別動作を説明する。
【００３４】
回路動作を分析するために次のように仮定する。
【００３５】
１.サステイン放電期間の前にキャパシタＣＳＴＧには＋ＶＳの電圧があらかじめ充電されていると仮定する。初期にキャパシタＣＳＴＧに＋ＶＳの電圧で充電させる方法としては、別途の充電回路(図示せず)を利用する方法がある。また、別途の充電回路を利用しない場合にも、サステイン放電期間にデューティー５０%である＋２ＶＳの矩形派電圧がキャパシタＣＳＴＧに印加されることによって、数フレーム経過後には自然とＣＳＴＧには＋ＶＳの電圧が充電される。
【００３６】
２．すべての電力用ＭＯＳＦＥＴスイッチは、スイッチング損失が０であり、理想的なスイッチング素子とみなされる。
【００３７】
３．キャパシタＣＸ１、ＣＸ２、ＣＹ１、ＣＹ２のキャパシタンス値は全て同じである。
【００３８】
４．キャパシタＣＸ１、ＣＸ２、ＣＹ１、ＣＹ２及びキャパシタＣＳＴＧ値は、パネルキャパシタＣＰに比べてはるかに大きい。
【００３９】
５．キャパシタＣＸ１、ＣＸ２、ＣＹ１、ＣＹ２にかかる電圧は、＋ＶＳ/２と等しい値である。
【００４０】
前記のような仮定を適用して図４に示されたＡＣーＰＤＰサステイン放電期間のスイッチングシーケンスによって、次のように８個のモードに細分化できる。では、図５Ａ〜図５Ｈに示されたモード別スイッチングシーケンスによって説明する。
【００４１】
１)モード１(ｔ０≦ｔ＜ｔ１；preーchargingモード)
ｔ０前にスイッチＹＬとＸＬとは導通され、パネルキャパシタＣＰ両端にかかる電圧は０ボルトを維持する。スイッチＹＨとＸＨとのドレーンーソース電圧は、＋ＶＳと同じである。
【００４２】
ｔ=ｔ０で、スイッチＹＬは遮られ、Ｙｒは導通される。これによって、モード１でキャパシタＣＸ１、ＣＸ２及びＣＹ１に保存されたエネルギーは、図５Ａに示されたように、ＣＹ１ーＹｒーＤ１ーＬ１ーＣＳＴＧーＣＰーＸＬの経路を通じて共振されてパネルキャパシタＣＰに移動される。インダクター電流ｉＬ１とパネル電圧Ｖpとは式（１）のように得られる。
【００４３】
【数１】
2005010780.tif 000003
ここで、
【００４４】
【数２】
2005010780.tif 000004
である。
【００４５】
パネル電圧ＶpとスイッチＹＨのドレーンーソース電圧とは、０ボルトから＋ＶＳまで増加し、
【００４６】
【数３】
2005010780.tif 000005
とすると、パネル電流のピーク値ＩＰ，ＰＫは、＋ＶＳ/(２Ｚｒ)に制限される。
【００４７】
モード１は、ｔ=ｔ１でｉＬ１=０になると終わる。モード１の期間をＴｒＹとすると、式（２）のようである。
【００４８】
【数４】
2005010780.tif 000006
２)モード２(ｔ１≦ｔ＜ｔ２；gasーdischargingモード)
ｔ=ｔ１で、スイッチＹｒ、ＹＬは遮られ、ＹＨは導通される。ＹＬとＸＨとにかかる電圧は、＋ＶＳに制限される。モード２では、図５Ｂに示されたように、Ｖpが＋ＶＳに維持されてガス放電電流がパネルを通じて流れるようになる。モード２の期間は、任意に決められるが、実際のＡＣーＰＤＰでは非常に高い周波数で動作するので、この期間をできるだけ短く設計する。
【００４９】
３）モード３(ｔ２≦ｔ＜ｔ３；preーdischargingモード)
モード３は、ｔ=ｔ２でスイッチＹｆが導通されて始める。図５Ｃに示されたように、パネルキャパシタに充電されたエネルギーは、ＸＬーＣＰーＣＳＴＧーＬ１ーＤ２ーＹｆーＣＹ１の経路を通じてＬＣ共振されてキャパシタＣＹ１、ＣＸ２、ＣＸ１に移動される。モード３では、電流ｉＬ１と電圧ＶＰとが式（３）のように計算される。
【００５０】
【数５】
2005010780.tif 000007
パネル電圧ＶＰは＋ＶＳから０に減少し、ピークパネル電流ＩＰ，ＰＫはーＶＳ/(２Ｚｒ)に制限される。
【００５１】
モード３で、スイッチＹＨのドレーンーソース端子にかかる電圧は０から＋ＶＳまで増加する。モード３は、ｔ=ｔ３でｉＬ１が０になれば終わる。モード３の期間ＴｒＹはモード１の期間と同じである。
【００５２】
４)モード４(ｔ３≦ｔ＜ｔ４；idlingモード)
ｔ=ｔ３で、スイッチＹＬは０電圧スイッチングになって導通されるので、ＹＬの導通時にスイッチング電力損失は理論上０である。図５Ｄに示されたように、モード４でＶＰは０に維持される。モード４は、ｔ=ｔ４でスイッチＸＬが遮られ、Ｘｒが導通されれば終わる。
【００５３】
５)モード５(ｔ４≦ｔ＜ｔ５；preーchargingモード)
図５Ｅに示されたように、モード５でキャパシタＣＸ１に保存されたエネルギーは、ＸｒーＤ３ーＬ２ーＣＰーＣＳＴＧーＹＬーＣＸ２の経路を通じて共振されてパネルキャパシタＣＰに移動される。インダクター電流ｉＬ２とパネル電圧Ｖpとは、式（４）のように得られる。
【００５４】
【数６】
2005010780.tif 000008
モード５では、ＶＰが０からーＶＳに低減され、ＸＬ両端電圧は０から＋ＶＳに増加する。パネル電流のピーク値ＩＰ，ＰＫは、ＶＳ/(２Ｚｒ)に制限される。モード５は、ｔ=ｔ５でｉＬ２=０になる時終わる。モード５の期間ＴｒＸは式（５）のようである。
【００５５】
【数７】
2005010780.tif 000009
６)モード６(ｔ５≦ｔ＜ｔ６；gasーdischargingモード)
ｔ=ｔ５で、スイッチＹＬとＸＨとは導通される。ＹＨとＸＬとにかかる電圧は、＋ＶＳに制限される。図５Ｆに示されたように、モード６では、パネル電圧ＶＰはーＶＳに維持される。
【００５６】
７)モード７(ｔ６≦ｔ＜ｔ７；posｔーdischargingモード)
モード７は、ｔ=ｔ６でスイッチＹＬが導通された状態でＸｆが導通されて始める。
【００５７】
図５Ｇに示されたように、パネルキャパシタＣＰに充電されているエネルギーは、ＣＸ２ーＹＬーＣＳＴＧーＣＰーＬ２ーＤ４ーＸｆの経路を通じて共振されてキャパシタＣＸ１に完全に回収される。電流ｉＬ２と電圧ＶＰとは式（６）のように表現される。
【００５８】
【数８】
2005010780.tif 000010
ＶＰはーＶＳから０に増加され、パネル電流のピーク値ＩＰ，ＰＫはＶＳ/(２Ｚr)に制限される。モード７は、ｔ=ｔ７でｉＬ１=０になって終わり、モード７の期間Ｔｆ１はモード５の期間と同じである。
【００５９】
８)モード８(ｔ７≦ｔ＜ｔ８；groundモード)
図５Ｈに示されたように、ｔ=ｔ７でスイッチＸＬは０電圧スイッチングになって導通され、モード８区間の内にＶＰは０を維持する。
【００６０】
図６は、リセット期間及びアドレス期間での回路解析を便利にするため、図３の回路で電力回収に係る部分をとり除いた回路構成を示す。
【００６１】
図６の経路１)は、サステイン放電期間中にパネルキャパシタのＹ電極を充電する電流の流れを示し、スキャンドライバーＩＣの下側にあるＭＯＳＦＥＴのボディーダイオードを導通するので既存の回路と比べてスキャンドライバーＩＣにかかる電圧ストレスは等しい。
【００６２】
経路２)は、パネルのＹ電極を放電させる電流の流れであり、スキャンドライバーＩＣの上側にあるＭＯＳＦＥＴのボディーダイオードを導通するので既存の回路と比べてスキャンドライバーＩＣにかかる電圧ストレスは等しい。
【００６３】
次に、リセット期間について説明する。
【００６４】
１)Ｘーrisingリセットモード
図７Ａに示されたように、スイッチＹＬを導通してＹ電極をＧＮＤレベルにした後、スイッチＸｅのゲートにミラー効果を利用した単純な積分器でＶｅ電圧まで上昇する電圧を印加する。Ｘ電極側電圧は、線形的に上昇してＸーrisingリセットモードは完了する。
【００６５】
２)Ｙーrisingリセットモード
図７Ｂに示されたように、ＹＨ、ＸＬの導通によってＹ電極に＋ＶＳ電圧が加えられた後、Ｙｒrを制御してライジングランプ電圧をＹ電極に印加する。ミラー効果を利用した線形ランプ電圧を加えてＶSET電圧まで線形的に上昇する電圧をＹ電極で得る。
【００６６】
３)Ｘーeraseリセットモード
図７Ｃに示されたように、Ｘｅを導通させるとＶｅ電圧がＸ電極に加えられてＸーeraseが可能になる。しかし、この時Ｖｅ＞ＶＳなので、スイッチＸＨのボディーダイオードを通じる過電流が流れるので、ダイオードＤＸを使って過度な電流の流れを阻む。
【００６７】
４)Ｙーfallingリセットモード
図７Ｄに示されたように、スイッチＹＨとＹＰとを導通させる。パネル電圧は、スキャンドライバーＩＣの上側ＭＯＳＦＥＴのボディーダイオードを通じてＹＰを経て＋ＶＳ電圧にクランプされる。その次、ＹＨ、ＹＰを遮断させた後に、ＹＳＣ及びＹｆｒを導通させて線形的にＹ電極をＧＮＤレベルまで降下させる。
【００６８】
最後に、アドレス期間について説明する。
【００６９】
図８に示されたように、Ｙ電極側がＧＮＤレベルに下がる時、ＣＳＣにはＶＳＣの電圧が充電され、この電圧を利用してスキャンドライバーＩＣを駆動させる。ＹＳＰを導通させてスキャンドライバーＩＣにＶＳＣが印加するようになれば、各ライン別アドレス放電が起きる。この時、ＹＬが導通されてＹ電極は基本的にＧＮＤレベルに固定される。そして、Ｘ電極側はＸｅが導通されてＶｅが印加された状態を維持する。
【００７０】
このように、図３に示されたような単一サイドのパネル駆動装置でパネル駆動スイッチングシーケンスによってサステイン放電期間、アドレス期間及びリセット期間でパネルのＸ電極及びＹ電極で要する電圧を独立的に生成させうる。
【００７１】
本発明は、方法、装置、システムなどとして実行されうる。ソフトウェアで実行される時、本発明の構成手段は作業を行う不可欠なコードセグメントである。プログラムまたはコードセグメントは、プロセッサ読取可能媒体に保存でき、または送信媒体または通信網で搬送波と結合されたコンピューターデータ信号によって送信されうる。プロセッサ読取可能媒体は、情報を保存または伝送できるいかなる媒体も含む。プロセッサ読取可能媒体の例としては、電子回路、半導体メモリー素子、ＲＯＭ、フラッシュメモリー、Ｅ２ＰＲＯＭ、フロッピー（登録商標）ディスク、光ディスク、ハードディスク、光ファイバ媒体、無線周波数(ＲＦ)網などがある。コンピューターデータ信号は、電子網チャンネル、光ファイバ、空気、電子機械、ＲＦ網、などのような送信媒体の上に伝えられるいかなる信号も含まれる。
【００７２】
添付された図で説明された特定の実施例はただ本発明の例として理解され、本発明の範囲を限定せず、本発明が属する技術分野で本発明に記述された技術的思想の範囲でも多様な他の変更が発生しうるので、本発明は記述された特定の構成及び配列に制限されないことは明らかである。
【産業上の利用可能性】
【００７３】
本発明は、多様な形態のディスプレーパネル駆動システムに適用でき、特に本発明がプラズマディスプレー駆動システムに適用されれば部品数の削減ができ、また製品のサイズの小型化できる。
【図面の簡単な説明】
【００７４】
【図１】従来の技術に係るプラズマディスプレーパネル駆動システムの構成図である。
【図２】一般的なプラズマディスプレーパネル駆動システムで要求されるリセット、アドレス、サステイン区間別パネルのＸ電極、Ｙ電極及びアドレス電極の電圧波形図である。
【図３】本発明に係るディスプレーパネル駆動システムの単一サイド駆動装置の構成図である。
【図４】本発明に係るディスプレーパネル駆動スイッチングシーケンスによる主要電圧/電流波形図である。
【図５Ａ】図３の回路でのディスプレー駆動スイッチングシーケンスによるサステイン放電期間のモード１の電流導通経路を示した構成図である。
【図５Ｂ】図３の回路でのディスプレー駆動スイッチングシーケンスによるサステイン放電期間のモード２の電流導通経路を示した構成図である。
【図５Ｃ】図３の回路でのディスプレー駆動スイッチングシーケンスによるサステイン放電期間のモード３の電流導通経路を示した構成図である。
【図５Ｄ】図３の回路でのディスプレー駆動スイッチングシーケンスによるサステイン放電期間のモード４の電流導通経路を示した構成図である。
【図５Ｅ】図３の回路でのディスプレー駆動スイッチングシーケンスによるサステイン放電期間のモード５の電流導通経路を示した構成図である。
【図５Ｆ】図３の回路でのディスプレー駆動スイッチングシーケンスによるサステイン放電期間のモード６の電流導通経路を示した構成図である。
【図５Ｇ】図３の回路でのディスプレー駆動スイッチングシーケンスによるサステイン放電期間のモード７の電流導通経路を示した構成図である。
【図５Ｈ】図３の回路でのディスプレー駆動スイッチングシーケンスによるサステイン放電期間のモード８の電流導通経路を示した構成図である。
【図６】本発明に係るサステイン放電期間でのスキャンドライバーＩＣにかかる電圧ストレスを説明するための電流導通経路を示した構成図である。
【図７Ａ】本発明に係るＸーrisingリセットモードでの電流導通経路を示した構成図である。
【図７Ｂ】本発明に係るＹーrisingリセットモードでの電流導通経路を示した構成図である。
【図７Ｃ】本発明に係るＸーeraseリセットモードでの電流導通経路を示した構成図である。
【図７Ｄ】本発明に係るＹーfallingリセットモードでの電流導通経路を示した構成図である。
【図８】本発明に係るアドレス期間の電流導通経路を示した構成図である。
【図１】
2005010780.tif 000011
【図２】
2005010780.tif 000012
【図３】
2005010780.tif 000013
【図４】
2005010780.tif 000014
【図５Ａ】
2005010780.tif 000015
【図５Ｂ】
2005010780.tif 000016
【図５Ｃ】
2005010780.tif 000017
【図５Ｄ】
2005010780.tif 000018
【図５Ｅ】
2005010780.tif 000019
【図５Ｆ】
2005010780.tif 000020
【図５Ｇ】
2005010780.tif 000021
【図５Ｈ】
2005010780.tif 000022
【図６】
2005010780.tif 000023
【図７Ａ】
2005010780.tif 000024
【図７Ｂ】
2005010780.tif 000025
【図７Ｃ】
2005010780.tif 000026
【図７Ｄ】
2005010780.tif 000027
【図８】
2005010780.tif 000028