(57)【要約】【課題】  室温下で動作し、プラスチックなどの可撓性を有する基板上にも容易に作成することができ、低い駆動電圧で、より高いＳ／Ｎ比を示す高効率有機光電変換素子及びその製造方法を提供することを目的とする。【解決手段】  入力光は、基板面に垂直方向から照射され、出力電流は基板面と平行方向に取り出される光電変換素子が提供される。光が、半導体層の膜面と垂直方向から入射されることにより、光が膜厚深いところまで進入しなくともｐｎ接合面に十分な強度で到達することができるため、効率の高い光電変換が実現できる。【選択図】  図１
2005166744.tif 000002
【特許請求の範囲】
【請求項１】
基板上に有機半導体材料により形成される第１半導体層及び該第１半導体層の上に有機半導体材料により形成される第２半導体層とからなり、該基板の面と垂直となる方向に電極と該第１半導体層及び該第２半導体層の界面が存在するように一対の電極が対向配置され、該半導体層と垂直な方向から光が照射されることを特徴とする光電変換素子。
【請求項２】
請求項１記載の光電変換素子において、上記第１半導体層及び第２半導体層が、ｐ型半導体又はｎ型半導体のうち、互いに異なるどちらかの極性を有する有機半導体により構成され、該第１半導体層と該第２半導体層の間で、ｐｎ接合を形成することを特徴とする光電変換素子。
【請求項３】
請求項１又は２記載の光電変換素子において、上記第１半導体層が突起状構造をとり、第２半導体層が該突起状構造の間に入り込む形状で、ｐｎ接合を形成することを特徴とする光電変換素子。
【請求項４】
請求項１乃至３記載の光電変換素子において、上記第１半導体層と上記基板の間に構造制御層を有することを特徴とする光電変換素子。
【請求項５】
請求項２記載の光電変換素子において、p型半導体は、ペンタセン、テトラセン、チオフェン、フタロシアニン若しくはこれらの末端が置換された誘導体、ポリチオフェン、ポリフェニレン、ポリフェニレンビニレン、ポリフルオレン又はこれらの末端若しくはその側鎖が置換された誘導体のポリマーの中から選択される少なくとも一つの半導体であることを特徴とする光電変換素子。
【請求項６】
請求項２の光電変換素子において、ｎ型半導体は、ペリレンテトラカルボン酸二無水物、ナフタレンテトラカルボン酸二無水物、フッ素化フタロシアニン又はこれらの末端が置換された誘導体の中から選択される少なくとも一つの半導体であることを特徴とする光電変換素子。
【請求項７】
請求項１記載の光電変換素子において、上記両電極間に電圧を印加する駆動電源を有する光電変換素子。
【請求項８】
請求項１記載の光電変換素子において、上記構造制御層は、ポリメチルメタクリレート、ポリスチレン又は有機珪素化合物であることを特徴とする光電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光照射により出力電流を得る光電変換素子及びその製造方法に関するもので、受光素子、光検出素子、光スイッチ、動画検出などに利用される技術である。
【背景技術】
【０００２】
光電変換素子は、光検出、光スイッチや撮像など、オプトレクトロニクスにおいて不可欠な電子素子であり、高感度化や高速応答化を目指した様々な技術開発が行われている。結晶シリコン半導体等を用いたアバランシェフォトダイオードなどがその代表例として知られている。しかし、結晶シリコンなど基本的に硬い材料で高温プロセスを用いている限り、素子の大面積化やフレキシブル化が困難であるため、近年こうした要素が容易になる有機半導体を用いた受光素子の開発が検討されてきている。
【０００３】
大面積加工、フレキシブル素子の創製が可能な有機材料を光電変換材料として用いることで、受光素子を創製する試みは、様々な開発がなされている。主として検討されているのは、電子受容性の有機材料（ｎ型半導体）と電子供与性の有機材料（ｐ型半導体）を接合したときに生じる電界を利用する有機／有機へテロｐｎ接合構造がある。特にこの代表的な構造としては、ｐ型半導体層とｎ型半導体層を積層していくことで構成される積層薄膜を、対向電極で挟んだ縦型構造をとる素子があげられる（下記非特許文献１参照）。
【０００４】
特に、ｐｎヘテロ接合素子において、光照射に伴う光電流の増大を得るためには、光照射による電荷生成効率を高める必要がある。このひとつの手段としては、ｐ型半導体とｎ型半導体を接触させ、その接合面積を大きくする方法が有効である。
【０００５】
接合面積を大きくとる方法として最も多くとられている方法は、ｐ型とｎ型の半導体層の構造を、積層回数を増やすことにより、接合界面の数を増やしていく方法である。この際、各層の厚さが厚いと、トータルとしての膜の厚さが厚くなってしまい、その結果対向電極間の抵抗が高くなり、結果として大きな出力電流が取り出せなくなる。これを防ぐために、極薄膜を多数積層する方法が報告されている。
【０００６】
その他に、電荷が生成される部位となるｐｎ接合の面積を拡大して、その効率を向上させる試みとしては、樹脂中に有機半導体微粒子を分散させる手法が報告されている（下記特許文献１参照）。また、同様な目的のために、ｐ型半導体とｎ型半導体を共蒸着し、これによりｐ型半導体の微粒子とｎ型半導体の微粒子が混在した混合薄膜が形成され、微粒子の表面積が大きいためにｐｎ接合の面積が拡大できるという手法も報告されている（下記特許文献２参照）。
【０００７】
上記の検討は、いずれも半導体層を対向電極ではさみ、電極を通して光照射が行われるため、電極には透明性が高い電極を用いなければならないという欠点を有していた。また、面照射という利点はあるものの、積層回数を増やすなどすると、光が十分下層にまで届かず、結果的には必ずしも効率よく接合界面が利用できないという欠点も有していた。
【非特許文献１】C. Tang, Appl.Phys. Lett.,４８巻、１８３頁、１９８６年
【特許文献１】特開２００２-７６４３０号公報
【特許文献２】特開２００２-７６０２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
室温下で動作し、プラスチックなどの可撓性を有する基板上にも容易に作成することができ、低い駆動電圧で、より高いＳ／Ｎ比を示す高効率有機光電変換素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明者らは、光電変換を行わせる活性層の受光効率を向上させることができれば、優れた受光素子の創製に繋がるとの予測を行い、種々の素子構成を鋭意検討してきた結果、本発明を成すにいたった。
【００１０】
即ち、本発明によれば、図１に示すように、基板１０、構造制御層２０、第１半導体層３０、第２半導体層４０、第１電極５０、第２電極６０から構成され、入力光は、基板面に垂直方向から照射され、出力電流は基板面と平行方向に取り出される光電変換素子が提供される。光が半導体層の膜面と垂直方向から入射されることにより、光が膜厚深いところまで進入しなくともｐｎ接合面に十分な強度で到達することができるため、効率の高い光電変換が実現できる。
【００１１】
また、本発明によれば、第１電極５０、第２電極６０がその対向面を光の照射方向と垂直に配置されている光電変換素子が提供される。これにより、電極中を光が透過する必要がなくなり、従ってそれぞれを構成する材料が透明電極であることが必ずしも必要ではなくなる。
【００１２】
また、本発明によれば、第１半導体層と第２半導体層が、ｐ型半導体もしくはｎ型半導体のうち、互いに異なるどちらかの極性を有する有機半導体で構成され、第１半導体層と第２半導体層の間で、ｐｎ接合を形成することを特徴とする光電変換素子が提供される。
【００１３】
また、本発明によれば、突起状構造（島状構造）を有する第１半導体層３０と、それを覆うように形成される第２半導体層４０との接合面において、ｐｎ接合が形成される光電変換素子が提供される。すなわち、第１半導体層３０の表面に凹凸をつけることで、その表面積を拡大させ、その上から極性の異なる第２半導体層４０を形成させることで、ｐｎ接合面積が拡大する。大きなｐｎ接合面積のために効率よくキャリア発生を行わせることができる光電変換素子が実現できる。
【００１４】
さらに、本発明によれば、第１半導体層３０が突起状構造（島状構造）をとりやすくするために、第１半導体層３０と基板１０との間に構造制御層２０が形成されている光電変換素子が提供される。すなわち、第１半導体層３０が突起状構造（島状構造）をとりやすくなるような表面エネルギーを有する構造制御層２０を形成するものである。
【００１５】
さらに、本発明によれば、第１電極５０、第２電極６０の表面上に電極修飾層が形成されていることを特徴とする光電変換素子が提供される。
【発明の効果】
【００１６】
本発明の受光素子は、低い駆動電圧でも効率の高い光電変換効率が得られるため、作動させる電力が少なくて済む。有機半導体の固体薄膜および金属電極により構成されているため、製造しやすいとともに、フィルム素子化、大面積素子化、フレキシブル素子化が可能であり、耐衝撃性にも強い。
【発明を実施するための最良の形態】
【００１７】
本願発明における光電変換素子は、図１に示すように、基板１０、構造制御層２０、第１半導体層３０、第２半導体層４０、第１電極５０、第２電極６０から構成される。この際、第１半導体層３０と第２半導体層４０との界面が、第１電極５０と第２電極６０を結ぶ線と平行であれば、いかなる構造をとっても良い。また、必要に応じて、素子の上部に保護膜などを付けることも可能である。
【００１８】
本発明における第１半導体層は、突起状構造（島状構造）であるが、その構造の形成方法は特に限定されず、いかなる方法を用いても構わない。一般に多く用いられる方法は、真空蒸着法であるが、溶液からのスプレイ法などにより形成することも可能である。本発明における第１半導体層の厚さは、１ｎｍ以上５００ｎｍ以下、好ましくは２ｎｍ以上１００ｎｍ以下である。
【００１９】
本発明における第２半導体層の形成方法は、特に限定されず、いかなる方法を用いても構わない。一般に多く用いられる方法は、真空蒸着法であるが、溶液からの塗布法などを用いることも可能である。この際、第２半導体層の厚さは、第１半導体層よりも厚いことが必要である。第２半導体層の厚さは、１ｎｍ以上１０００ｎｍ以下、好ましくは２ｎｍ以上２００ｎｍ以下である。
【００２０】
本願発明における光電変換素子に用いられる、第１半導体層３０、第２半導体層４０を構成する半導体材料は、ｐ型半導体もしくはｎ型半導体のうち、互いに異なるどちらかの極性を有する有機半導体で構成され、両層間でｐｎ接合を形成するものであればいかなるものを用いても構わない。代表的なｐ型半導体材料としては、ペンタセン、テトラセン、チオフェン、フタロシアニン、及びこれらの末端が置換された誘導体、ポリチオフェン、ポリフェニレン、ポリフェニレンビニレン、ポリフルオレン、及びこれらの末端もしくはその側鎖が置換された誘導体のポリマーなどがあげられる。また、代表的なｎ型材料としては、ペリレンテトラカルボン酸二無水物、ナフタレンテトラカルボン酸二無水物、フッ素化フタロシアニン、及びこれらの末端が置換された誘導体などがあげられる。
【００２１】
本発明における構造制御層を構成する材料は特に限定されず、第１半導体層の濡れ性を低下させるものならいかなる物を用いても良い。一般に好適に用いられる物は、ポリメチルメタクリレートやポリスチレンなどの、高分子材料であるが、有機珪素化合物なども用いることが出来る。
【００２２】
本発明における構造制御層の形成方法は特に限定されず、いかなる方法を用いても構わない。一般に多く用いられる方法は、スピンコートなどの溶液からの塗布法である。この際、構造制御層の厚さは、１ｎｍ以上１０μｍ以下、好ましくは１０ｎｍ以上１μｍ以下である。
【００２３】
本発明において使用される基板は特に限定されず、いかなる物を用いても良い。一般に好適に用いられる物は、石英などのガラス基板であるが、ポリカーボネート、ポリイミドやＰＥＴなどの柔軟性のある透明プラスチック基板等も用いることが出来る。
【００２４】
本発明において使用される電極を構成される材料は、特に限定されずいかなる材料を用いてもよい。また、電極５０と電極６０を構成される材料が異なっても構わない。一般に好適に用いられる材料は、正電圧を印加する電極側には、金、白金、パラジウム、銅、ニッケル、インジウム-錫酸化物（ITO）あるいはこれらを複数組み合わせた材料から選択される。一方、負電圧を印加する電極側には、仕事関数の低いアルミニウム、リチウム、銀、マグネシウムあるいはこれらを複数組み合わせた材料から選択される。これらの、作成法は特に限定されず、いかなる方法を用いても良い。一般に好適に用いられる方法は、真空蒸着法もしくはスパッタリング法などである。
【実施例１】
【００２５】
以下に、本発明を実施例によりさらに詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
【００２６】
ガラス基板を、純水にて希釈した中性洗剤（井内盛栄堂社：ピュアソフト）にて超音波洗浄を行い、その後、純水中、超音波洗浄にて洗剤除去を行った。さらにその後、紫外線照射下オゾン洗浄器にて２０分間紫外線照射洗浄を行った。このようにして洗浄したガラス基板上に、シャドーマスクを用いて、毎分１２ｎｍの速度で約１２０ｎｍの厚さにアルミニウムを真空蒸着した。このようにして作製したアルミニウム電極は、厚さ１２０ｎｍ、電極間距離は２０μｍである。次に、ペンタセンを毎分１．８ｎｍの速度で約５０ｎｍの厚さに真空蒸着を行った。この時のペンタセン薄膜の表面形状を、図２に示す。ペンタセンが島状成長している様子が見て取れる。引き続き、Ｎ-メチル-３，４，９，１０ペリレンテトラカルボン酸ジイミドを、毎分１．８ｎｍの速度で約７０ｎｍの厚さに真空蒸着を行った。
このようにして作製した素子において、対向電極に電圧を印加し、膜面に垂直方向から光を照射して光電流を観測した。波長５４３ｎｍ、光強度２５μＷ/ｃｍ２を照射したときの、光照射による光電流と暗電流との比（コントラスト）を図３に示す。約１０４
〜１０５Ｖ／ｃｍの電界印加時に大きなコントラストが得られ、その時の電流増大率は、２０程度であった。
【実施例２】
【００２７】
洗浄したガラス基板上に、クロロフォルム溶液（濃度０．５ wt%）を１０００ｒｐｍで１分間スピンコートし、その後常温常圧下で3時間乾燥することで、厚さ１０ｎｍのポリメチルメタクリレートの薄膜を得た。このようにして作製した基板を蒸着用ボートの上方に固定し、真空度を４×１０−７Ｔｏｒｒにまで減圧した。その後、シャドーマスクを用いて、毎分１２ｎｍの速度で約１２０ｎｍの厚さにアルミニウムを真空蒸着した。このようにして作製したアルミニウム電極は、厚さ１２０ｎｍ、電極間距離は２０μｍである。次に、ペンタセンを毎分１．８ｎｍの速度で約５０ｎｍの厚さに真空蒸着を行った。この時のペンタセン薄膜の表面形状を、図４に示す。ペンタセンが島状成長している様子が見て取れる。引き続き、Ｎ-メチル-３，４，９，１０ペリレンテトラカルボン酸ジイミドを、毎分１．８ｎｍの速度で約７０ｎｍの厚さに真空蒸着を行った。
このようにして作製した素子において、対向電極に電圧を印加し、膜面に垂直方向から光を照射して光電流を観測した。波長５４３ｎｍ、光強度２５μＷ/ｃｍ２を照射したときの、光照射による光電流と暗電流との比（コントラスト）を図５に示す。約１０４
〜１０５Ｖ／ｃｍの電界印加時に大きなコントラストが得られ、その時の電流増大率は、３００程度であった。
【実施例３】
【００２８】
洗浄したガラス基板上に、シクロヘキサノン溶液（濃度１．０ wt%）を１０００ｒｐｍで１分間スピンコートし、その後常温常圧下で3時間乾燥することで、厚さ５ｎｍのポリフッ化ビニリデンの薄膜を得た。このようにして作製した基板を蒸着用ボートの上方に固定し、真空度を４×１０−７Ｔｏｒｒにまで減圧した。その後、シャドーマスクを用いて、毎分２０ｎｍの速度で約６０ｎｍの厚さにアルミニウムを真空蒸着した。このようにして作製したアルミニウム電極は、厚さ１００ｎｍ、電極間距離は２０μｍである。次に、ペンタセンを毎分１．８ｎｍの速度で約５０ｎｍの厚さに真空蒸着を行った。この時のペンタセン薄膜の表面形状を、図６に示す。ペンタセンが島状成長している様子が見て取れる。引き続き、Ｎ-メチル-３，４，９，１０ペリレンテトラカルボン酸ジイミドを、毎分１．８ｎｍの速度で約７０ｎｍの厚さに真空蒸着を行った。
このようにして作製した素子において、対向電極に電圧を印加し、膜面に垂直方向から光を照射して光電流を観測した。波長５４３ｎｍ、光強度２５μＷ/ｃｍ２を照射したときの、光照射による光電流と暗電流との比（コントラスト）を図７に示す。約１０４
〜１０５Ｖ／ｃｍの電界印加時に大きなコントラストが得られ、その時の電流増大率は、５０程度であった。
【００２９】
参考例１
ＩＴＯ電極を形成したガラス基板を、純水にて希釈した中性洗剤（井内盛栄堂社：ピュアソフト）にて超音波洗浄を行い、その後、純水中、超音波洗浄にて洗剤除去を行った。さらにその後、紫外線照射下オゾン洗浄器にて２０分間紫外線照射洗浄を行った。このようにして洗浄した基板上に、Ｎ-メチル-３，４，９，１０ペリレンテトラカルボン酸ジイミドを、毎分約２ｎｍの速度で約３０ｎｍの厚さに真空蒸着を行った。引き続き、ペンタセンの薄膜を、真空蒸着法で毎分１．８ｎｍの速度で約６０ｎｍの厚さに形成した。その後、Ｎ，Ｎ’-ジフェニル-Ｎ，Ｎ’-ジ（ｍ-トリル）ベンジディン（ＴＰＤ）を、毎分１．８ｎｍの速度で約６０ｎｍの厚さに真空蒸着した。その後、対向電極としてアルミニウムを、毎分２０ｎｍの速度で約１００ｎｍの厚さに真空蒸着した。この素子に、ＩＴＯ電極に正電圧、アルミニウム電極に負電圧を印加し、ＩＴＯ電極側から光を照射して光電流を観測した。波長５４３ｎｍ、光強度２５μＷ/ｃｍ２を照射したときの、光照射による光電流と暗電流との比（コントラスト）を図８に示す。３×１０５Ｖ／ｃｍの電界印加時に最大のコントラストが得られ、その時の電流増大率は、１０程度であった。
【産業上の利用可能性】
【００３０】
本発明は、光照射により出力電流を得る光電変換素子及びその製造方法に関するものであるので、受光素子、光検出素子、光スイッチ、動画検出などに利用されるものである。
【図面の簡単な説明】
【００３１】
【図１】本発明の光電変換素子の一例の模式的断面図。
【図２】実施例１における、ペンタセン薄膜の表面形状像。
【図３】実施例１における、光電流と暗電流の比（電流増大率）。
【図４】実施例２における、ペンタセン薄膜の表面形状像。
【図５】実施例２における、光電流と暗電流の比（電流増大率）。
【図６】実施例３における、ペンタセン薄膜の表面形状像。
【図７】実施例３における、光電流と暗電流の比（電流増大率）。
【図８】参考例１における、光電流と暗電流の比（電流増大率）。
【符号の説明】
【００３２】
１０・・・基板
２０・・・構造制御層
３０・・・第１半導体層
４０・・・第２半導体層
５０・・・電極
６０・・・電極
【図１】
2005166744.tif 000003
【図３】
2005166744.tif 000004
【図５】
2005166744.tif 000005
【図７】
2005166744.tif 000006
【図８】
2005166744.tif 000007
【図２】
2005166744.tif 000008
【図４】
2005166744.tif 000009
【図６】
2005166744.tif 000010