(57)【要約】【課題】  パッケージサイズの増大を回避しながら、オン抵抗が低く、出力容量及び定格電流が大きいパワーＭＯＳＦＥＴを収容した電力用半導体装置パッケージを提供する。【解決手段】  本発明の実施の一形態に係る電力用半導体装置パッケージは、電気的に同一構造を有する面同士が対向するように配置されて積層構造とされると共に並列接続され、一体的に封入樹脂に封入された複数の電力用半導体チップを備えているものである。【選択図】  図１
2005302951.tif 000002
【特許請求の範囲】
【請求項１】
電気的に同一構造を有する面同士が対向するように配置されて積層構造とされると共に並列接続され、一体的に封入樹脂に封入された複数の電力用半導体チップを備えていることを特徴とする電力用半導体装置パッケージ。
【請求項２】
前記複数の電力用半導体チップは、相互に対向する面に形成されている電極配線同士が熱可塑性導電部材によって直接接続されることにより並列接続されていることを特徴とする請求項１に記載の電力用半導体装置パッケージ。
【請求項３】
前記複数の電力用半導体チップは、相互に対向する面に形成されている電極配線同士が前記電極配線同士の間に挟み込まれている電極配線金属板に熱可塑性導電部材によって接続されることにより並列接続されていることを特徴とする請求項１に記載の電力用半導体装置パッケージ。
【請求項４】
前記複数の電力用半導体チップは、電気的に同一構造を有するＭＯＳＦＥＴであることを特徴とする請求項１乃至３のいずれかに記載の電力用半導体装置パッケージ。
【請求項５】
前記複数の電力用半導体チップのサイズが、それぞれ異なることを特徴とする請求項１乃至４のいずれかに記載の電力用半導体装置パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力用半導体装置パッケージに関する。
【背景技術】
【０００２】
電力用半導体素子の開発及び改良により、電源回路の小型化、低損失化が進んでいる。特に、ＡＣアダプタ等は、構成部品として主に用いられているスイッチング素子であるパワーＭＯＳＦＥＴが低オン抵抗化されることにより、導通損失が低減され、低損失化が実現されている。
【０００３】
パワーＭＯＳＦＥＴのオン抵抗はチップ面積に反比例するため、定格電流の大きい電源回路においては、チップ面積の大きいパワーＭＯＳＦＥＴチップを使用する必要がある。そして、パッケージに収容することができるチップサイズは、パッケージの大きさに依存する。
【０００４】
従って、定格電流が大きく、オン抵抗の低いＭＯＳＦＥＴのチップを収容するパッケージのサイズは、大きくせざるを得ない。
【０００５】
尚、従来の技術においては、パッケージサイズ増大の抑制、製造工程の簡略化等の観点から、相互に異なる機能を有する複数の半導体チップを積層構造としてパッケージングした半導体装置が提案され、公知となっている（例えば、特許文献１，２，３参照）。
【０００６】
しかしながら、相互に異なる機能を有する複数の半導体チップを積層構造としてパッケージングした半導体装置を除くと、従来の半導体装置パッケージにおいては、１個のパッケージ内には１個の半導体チップのみが収容されていた。
【０００７】
上述のように、パッケージに収容することができるチップサイズは、パッケージの大きさに依存するので、パッケージサイズ、即ち、リードフレームのサイズが決まると、これに応じて、収容可能な最大チップ面積が決まる。
【０００８】
そして、パワーＭＯＳＦＥＴのオン抵抗は、チップ面積に反比例するので、そのパッケージに収容可能な最大チップ面積によって最小オン抵抗が決まることとなる。
【０００９】
一方、電源回路については、小型化、低損失化に加えて大容量化も行われており、出力容量及び定格電流が大きい電源回路が用いられるようになってきている。
【００１０】
電源回路の出力容量及び定格電流の増加に伴って、通常、導通損失も増加するが、斯かる導通損失の増加を回避又は抑制するためには、オン抵抗の小さいパワーＭＯＳＦＥＴチップ、即ち、面積の大きいパワーＭＯＳＦＥＴチップを用いる必要がある。
【００１１】
従って、従来に技術において、電源回路の出力容量及び定格電流の増加に伴う導通損失の増加を回避又は抑制するためには、パッケージサイズの大きいパワーＭＯＳＦＥＴを使用しなければならなかった。
【００１２】
結果として、電源回路の大容量化に伴って、パワーＭＯＳＦＥＴのパッケージサイズは増大し、電源回路の小型化は困難であった。
【特許文献１】特開２００２−２０８６７３号公報
【特許文献２】特開２００３−１９７８５９号公報
【特許文献３】特開２００２−２１７４１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の目的は、パッケージサイズの増大を回避しながら、オン抵抗が低く、出力容量及び定格電流が大きいパワーＭＯＳＦＥＴを収容した電力用半導体装置パッケージを提供することである。
【課題を解決するための手段】
【００１４】
本発明の実施の一形態に係る電力用半導体装置パッケージによれば、電気的に同一構造を有する面同士が対向するように配置されて積層構造とされると共に並列接続され、一体的に封入樹脂に封入された複数の電力用半導体チップを備えていることを特徴とする電力用半導体装置パッケージが提供される。
【発明の効果】
【００１５】
本発明の実施の一形態に係る電力用半導体装置パッケージによれば、パッケージサイズの増大を回避しながら、オン抵抗が低く、出力容量及び定格電流が大きいパワーＭＯＳＦＥＴを収容した電力用半導体装置パッケージを提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明に係る電力用半導体装置パッケージの実施の形態について、図面を参照しながら説明する。尚、図面中の同一又は類似の構成要素には、同一の符号を付している。
【００１７】
図１は、本発明の第１の実施の形態に係る電力用半導体装置パッケージの構造を示す部分切開斜視図であり、図２は、本発明の第１の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。
【００１８】
本発明の第１の実施の形態に係る電力用半導体装置パッケージは、リードフレーム３と、リードフレーム３上に熱可塑性導電部材としてのハンダ８によりマウントされた第１の電力用ＭＯＳＦＥＴチップ１と、リードフレーム３から引き出され、第１の電力用ＭＯＳＦＥＴチップ１裏面のドレイン電極と接続されたドレイン端子５と、第１の電力用ＭＯＳＦＥＴチップ１上に形成されたソースパッド１１ａ及びゲートパッド（図示せず）と、第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドが熱可塑性導電部材としてのハンダバンプ９により一方側の面にそれぞれ接続されたソース端子４及びゲート端子６と、表面上に形成されたソースパッド１１ｂ及びゲートパッド（図示せず）がハンダバンプ９によりソース端子４及びゲート端子６の他方側の面にそれぞれ接続され、裏面のドレイン電極が金属フレーム１０及びハンダ８によりリードフレーム３に接続されることにより第１の電力用ＭＯＳＦＥＴチップ１に並列接続され、第１の電力用ＭＯＳＦＥＴチップ１に対向して配置された第２の電力用ＭＯＳＦＥＴチップ２と、ソース端子４、ゲート端子６及びドレイン端子５の先端を露出させた状態で各構成部品が封入された封入樹脂７と、を備えている。
【００１９】
換言すると、本発明の第１の実施の形態に係る電力用半導体装置パッケージは、電極配線金属板４，６を挟んで相互に対向して積層構造に配置されて当該電極配線金属板４，６に電極配線が共通接続されることにより相互に並列接続され、一体的に封入樹脂７に封入された２個の電力用ＭＯＳＦＥＴチップ、即ち、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２を備えているものである。
【００２０】
第１の電力用ＭＯＳＦＥＴチップ１と第２の電力用ＭＯＳＦＥＴチップ２とは、同等の機能を有し、同期して動作する電力用ＭＯＳＦＥＴチップであり、相互に並列接続されている。従って、第１の電力用ＭＯＳＦＥＴチップ１と第２の電力用ＭＯＳＦＥＴチップ２とは、外部電極端子としてのソース端子４、ゲート端子５及びドレイン端子６の総てにそれぞれ接続されている。
【００２１】
第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２は、上述のように、積層構造に配置されてリードフレーム３上にマウントされ、一体的に封入樹脂７に封入されている。
【００２２】
また、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２が縦型ＭＯＳＦＥＴである場合、チップ表面側にソースパッド及びゲートパッドが形成され、チップ裏面側がドレイン電極となる。
【００２３】
第１、第２の電力用ＭＯＳＦＥＴチップ１，２表面上のソースパッド１１ａ，１１ｂ及びゲートパッド上に形成されたハンダバンプ９を介してソースパッド１１ａ，１１ｂ及びゲートパッドがソース端子４及びゲート端子６にそれぞれ接続されることにより、ソース電極配線及びゲート電極配線が引き出されている。
【００２４】
また、第１の電力用ＭＯＳＦＥＴチップ１をハンダ８によりリードフレーム３上にマウントすることによって、第１の電力用ＭＯＳＦＥＴチップ１裏面側のドレイン電極がリードフレーム３に引き出され、第２の電力用ＭＯＳＦＥＴチップ２裏面とリードフレーム３とを金属フレーム１０及びハンダ８により接続することによって、第２の電力用ＭＯＳＦＥＴチップ２裏面側のドレイン電極がリードフレーム３に引き出されている。
【００２５】
このように、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２を近接させて一体的に封入樹脂７に封入することにより、両チップの温度環境が同等のものとなって、第２の電力用ＭＯＳＦＥＴチップ２の熱抵抗と第１の電力用ＭＯＳＦＥＴチップ１の熱抵抗とを同等にすることが可能となる。
【００２６】
従って、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２の理想的な並列動作を実現することができる。
【００２７】
図３は、本発明の第１の実施の形態に係る電力用半導体装置パッケージの構造の一例をより詳細に示す部分断面図である。尚、図３は、本発明の第１の実施の形態に係る電力用半導体装置パッケージのうち、封入樹脂に封入されている２個の電力用ＭＯＳＦＥＴチップの部分の断面構造を示している。
【００２８】
第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２に形成されている電力用ＭＯＳＦＥＴが縦型ＭＯＳＦＥＴである場合の第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２の部分の断面構造をより詳細に示すと、図３の断面図のようになる。
【００２９】
第１の電力用ＭＯＳＦＥＴチップ１は、ｎ＋型基板１５と、ｎ＋型基板１５上に形成されたｎ−型ドリフト層１６と、ｎ−型ドリフト層１６の表面部に形成されたｐ型ベース層１７と、ｐ型ベース層１７の表面部に形成されたｎ＋型ソース層１８と、一のｐ型ベース層１７の表面部に形成されたｎ＋型ソース層１８上の領域から、当該一のｐ型ベース層１７にｎ−型ドリフト層１６を介して隣接する他のｐ型ベース層１７の表面部に形成されたｎ＋型ソース層１８上の領域まで、絶縁膜を介して形成されたゲート電極１９と、ｎ＋型ソース層１８に接続されるように形成されたソースパッド１１ａと、ソースパッド１１ａ上に形成されたハンダバンプ９と、ｎ＋型基板１５裏面上に形成され、ハンダ８によりリードフレーム３に接続されるドレイン電極１４と、素子領域周囲のｎ−型ドリフト層１６の表面部に形成されたガードリング２０と、を備えている。
【００３０】
第２の電力用ＭＯＳＦＥＴチップ２も第１の電力用ＭＯＳＦＥＴチップ１と同様の構造を有しているが、第２の電力用ＭＯＳＦＥＴチップ２のドレイン電極１４ｂは、金属フレーム１０及びハンダ８によりリードフレーム３に接続される。
【００３１】
そして、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２は、相互に表面側同士が対向してソース端子４及びゲート端子６（図１参照）を挟み込むように配置されて、各ソースパッド１１ａ及び１１ｂ並びにゲートパッドがハンダバンプ９によりそれぞれソース端子４及びゲート端子６に接続される。これにより、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２は相互に並列接続され、ソース電極配線及びゲート電極配線は外部端子へ引き出されている。また、リードフレーム３にはドレイン端子５（図１参照）が接続されており、これによりドレイン電極配線が外部端子へ引き出されている。
【００３２】
尚、本発明の第１の実施の形態に係る電力用半導体装置パッケージの他、後述する本発明の各実施の形態に係る電力用半導体装置パッケージにおいても、各電力用ＭＯＳＦＥＴチップに形成されている電力用ＭＯＳＦＥＴを図３に示す縦型ＭＯＳＦＥＴとすることができる。
【００３３】
図３においては、２個の電力用ＭＯＳＦＥＴチップの間に電極配線金属板４，６が挟み込まれている場合の構造を示しているが、電極配線金属板４，６を挟み込まずにハンダバンプ等により電極配線を直接接続する場合においても、同様に各電力用ＭＯＳＦＥＴを縦型ＭＯＳＦＥＴとすることができる。また、図３においては、２個の電力用ＭＯＳＦＥＴチップの部分の断面構造のみ示しているが、後述するように３個の電力用ＭＯＳＦＥＴチップが積層構造に配置されて一体的に封入樹脂に封入される場合においても、同様に各電力用ＭＯＳＦＥＴを縦型ＭＯＳＦＥＴとすることができる。
【００３４】
以上のように、本発明の第１の実施の形態に係る電力用半導体装置パッケージによれば、電極配線金属板４，６を挟んで対向して積層構造に配置されて当該電極配線金属板４，６に共通接続されることにより相互に並列接続され、一体的に封入樹脂７に封入された第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２を備えている構造を採用したので、パッケージサイズをほとんど増大させることなく、電力用ＭＯＳＦＥＴチップのチップ面積を２倍として、単一パッケージの電力用半導体装置全体としてのオン抵抗を半減させることができる。
【００３５】
従って、パッケージサイズの増大を回避しながら、オン抵抗が低く、定格電流が大きいパワーＭＯＳＦＥＴを収容した電力用半導体装置パッケージを提供することができる。
【００３６】
尚、電力用半導体装置パッケージの厚さは、通常、２乃至３ｍｍ程度であり、一方、電力用ＭＯＳＦＥＴチップ１枚の厚さは１５０乃至２００μｍ程度であるから、パッケージに封入するＭＯＳＦＥＴチップが１枚、又は、後述するように２枚増加したとしても、電力用半導体装置パッケージの厚さは実質的に変化しないということができる。
【００３７】
図４は、本発明の第２の実施の形態に係る電力用半導体装置パッケージの構造を示す部分切開斜視図であり、図５は、本発明の第２の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。
【００３８】
本発明の第２の実施の形態に係る電力用半導体装置パッケージは、リードフレーム３と、リードフレーム３上にハンダ８によりマウントされた第１の電力用ＭＯＳＦＥＴチップ１と、リードフレーム３から引き出され、第１の電力用ＭＯＳＦＥＴチップ１裏面のドレイン電極と接続されたドレイン端子５と、第１の電力用ＭＯＳＦＥＴチップ１上に形成されたソースパッド１１ａ及びゲートパッド（図示せず）と、表面上に形成されたソースパッド１１ｂ及びゲートパッド（図示せず）がハンダバンプ９により第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドにそれぞれ接続され、裏面のドレイン電極が金属フレーム１０及びハンダ８によりリードフレーム３に接続されることにより第１の電力用ＭＯＳＦＥＴチップ１に並列接続され、第１の電力用ＭＯＳＦＥＴチップ１に対向して配置された第２の電力用ＭＯＳＦＥＴチップ２と、第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａと外部端子としてのソース端子４とを接続すると共に、第１の電力用ＭＯＳＦＥＴチップ１上のゲートパッドと外部端子としてのゲート端子６とを接続するワイヤストラップ１３と、ソース端子４、ゲート端子６及びドレイン端子５の先端を露出させた状態で各構成部品が封入された封入樹脂７と、を備えている。
【００３９】
換言すると、本発明の第２の実施の形態に係る電力用半導体装置パッケージは、相互に対向して積層構造に配置されて電極配線がハンダバンプ９によって共通接続されることにより相互に並列接続され、一体的に封入樹脂７に封入された２個の電力用ＭＯＳＦＥＴチップ、即ち、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２を備えているものである。
【００４０】
本発明の第２の実施の形態に係る電力用半導体装置パッケージの構成は、多くの点において本発明の第１の実施の形態に係る電力用半導体装置パッケージの構成と共通しているが、第１の電力用ＭＯＳＦＥＴチップ１と第２の電力用ＭＯＳＦＥＴチップ２との間に電極配線金属板４，６が挟み込まれておらず、第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドと第２の電力用ＭＯＳＦＥＴチップ２上のソースパッド１１ｂ及びゲートパッドとがハンダバンプ９により直接接続されている点が異なっている。
【００４１】
従って、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２上のソース電極配線及びゲート電極配線を外部に引き出すために、第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドをワイヤストラップ１３によりソース端子４及びゲート端子６にそれぞれ接続している。
【００４２】
第１の電力用ＭＯＳＦＥＴチップ１と第２の電力用ＭＯＳＦＥＴチップ２との間に電極配線金属板４，６が挟み込まれていないので、製造工程が技術的に容易なものとなり、かつ、簡略化される。
【００４３】
第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドにワイヤストラップ１３を接続するコンタクト領域を確保するため、本発明の第２の実施の形態に係る電力用半導体装置パッケージにおいては、第１の電力用ＭＯＳＦＥＴチップ１より第２の電力用ＭＯＳＦＥＴチップ２の方がチップ面積が若干小さくなっている。
【００４４】
尚、ワイヤストラップ１３の材料としては、アルミニウム、銅等を用いることができる。
【００４５】
以上のように、本発明の第２の実施の形態に係る電力用半導体装置パッケージによれば、対向して積層構造に配置されて、電極配線がハンダバンプ９により共通接続されることにより相互に並列接続され、一体的に封入樹脂７に封入された第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２を備えている構造を採用したので、パッケージサイズをほとんど増大させることなく、電力用ＭＯＳＦＥＴチップのチップ面積を約２倍として、単一パッケージの電力用半導体装置全体としてのオン抵抗をほぼ半減させることができる。
【００４６】
従って、パッケージサイズの増大を回避しながら、オン抵抗が低く、定格電流が大きいパワーＭＯＳＦＥＴを収容した電力用半導体装置パッケージを提供することができる。
【００４７】
図６は、本発明の第２の実施の形態に係る電力用半導体装置パッケージの変形例の構造を示す断面図である。
【００４８】
図４及び図５に示す本発明の第２の実施の形態に係る電力用半導体装置パッケージにおいては、第２の電力用ＭＯＳＦＥＴチップ２裏面のドレイン電極とリードフレーム３とを金属フレーム１０及びハンダ８により接続していたのに対して、図６に示す変形例においては、第２の電力用ＭＯＳＦＥＴチップ２裏面のドレイン電極とリードフレーム３とをワイヤストラップ１３ｂにより接続している点が異なっている。その他の部分は、同様の構成となっている。
【００４９】
第２の電力用ＭＯＳＦＥＴチップ２裏面のドレイン電極とリードフレーム３との接続を、第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドとソース端子４及びゲート端子６との接続と同様に、ワイヤストラップを用いて行うことにより、製造工程をさらに簡略化することができる。
【００５０】
図７は、本発明の第３の実施の形態に係る電力用半導体装置パッケージの構造を示す部分切開斜視図である。
【００５１】
第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ（図５参照）とソース端子４との接続、及び、第１の電力用ＭＯＳＦＥＴチップ１上のゲートパッドとゲート端子との接続を、図４及び図５に示す本発明の第２の実施の形態に係る電力用半導体装置パッケージにおいてはワイヤストラップ１３を用いて行っていたのに対し、図７に示す本発明の第３の実施の形態に係る電力用半導体装置パッケージにおいてはボンディングワイヤ２１を用いて行っている。
【００５２】
本発明の第３の実施の形態に係る電力用半導体装置パッケージにおいても、第１の電力用ＭＯＳＦＥＴチップ１と第２の電力用ＭＯＳＦＥＴチップ２との間に電極配線金属板４，６が挟み込まれていないので、製造工程が技術的に容易なものとなり、かつ、簡略化される。
【００５３】
尚、第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドにボンディングワイヤ２１を接続するコンタクト領域を確保するため、本発明の第３の実施の形態に係る電力用半導体装置パッケージにおいても、第１の電力用ＭＯＳＦＥＴチップ１より第２の電力用ＭＯＳＦＥＴチップ２の方がチップ面積が若干小さくなっている。
【００５４】
従って、本発明の第３の実施の形態に係る電力用半導体装置パッケージによっても、本発明の第２の実施の形態に係る電力用半導体装置パッケージとほぼ同様の効果を得ることができる。
【００５５】
図８は、本発明の第４の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。
【００５６】
本発明の第４の実施の形態に係る電力用半導体装置パッケージは、リードフレーム３と、リードフレーム３上にハンダ８によりマウントされた第１の電力用ＭＯＳＦＥＴチップ１と、リードフレーム３から引き出され、第１の電力用ＭＯＳＦＥＴチップ１裏面のドレイン電極と接続されたドレイン端子（図示せず）と、第１の電力用ＭＯＳＦＥＴチップ１上に形成されたソースパッド１１ａ及びゲートパッド（図示せず）と、表面上に形成されたソースパッド１１ｂ及びゲートパッド（図示せず）がハンダバンプ９により第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドにそれぞれ接続され、裏面のドレイン電極が金属フレーム１０及びハンダ８によりリードフレーム３に接続されることにより第１の電力用ＭＯＳＦＥＴチップ１に並列接続され、第１の電力用ＭＯＳＦＥＴチップ１に対向して配置された第２の電力用ＭＯＳＦＥＴチップ２と、第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａと外部端子としてのソース端子４とを接続すると共に、第１の電力用ＭＯＳＦＥＴチップ１上のゲートパッドと外部端子としてのゲート端子（図示せず）とを接続するワイヤストラップ１３と、表面上に形成されたソースパッド１１ｃ及びゲートパッド（図示せず）が他のワイヤストラップ１３によりソース端子４及びゲート端子にそれぞれ接続されると共に、第２の電力用ＭＯＳＦＥＴチップ２裏面のドレイン電極がハンダ８により接続されている金属フレーム１０の面と反対側の面に、裏面のドレイン電極がハンダ８により接続されてマウントされることにより、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２に並列接続された第３の電力用ＭＯＳＦＥＴチップ２２と、ソース端子４、ゲート端子６及びドレイン端子５の先端を露出させた状態で各構成部品が封入された封入樹脂７と、を備えている。
【００５７】
換言すると、本発明の第４の実施の形態に係る電力用半導体装置パッケージは、表面側と表面側、裏面側と裏面側が相互に対向して交互の積層構造に配置されて表面側同士の電極配線がハンダバンプ９によって共通接続されると共に裏面側同士の電極配線が金属フレーム１０及びハンダ８によって共通接続されることにより相互に並列接続され、一体的に封入樹脂７に封入された３個の電力用ＭＯＳＦＥＴチップ、即ち、第１、第２及び第３の電力用ＭＯＳＦＥＴチップ１，２及び２２を備えているものである。
【００５８】
前述した本発明の各実施の形態に係る電力用半導体装置パッケージは、２個の電力用ＭＯＳＦＥＴチップを、表面側が相互に対向する積層構造に配置し、かつ、相互に並列接続して一体的に封入樹脂７に封入した構成であったのに対し、本発明の第４の実施の形態に係る電力用半導体装置パッケージは、３個の電力用ＭＯＳＦＥＴチップを、表面側と表面側、裏面側と裏面側が相互に対向する交互の積層構造に配置し、かつ、相互に並列接続して一体的に封入樹脂７に封入した構成となっている。
【００５９】
第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドにワイヤストラップ１３を接続するコンタクト領域を確保するため、本発明の第４の実施の形態に係る電力用半導体装置パッケージにおいては、第１の電力用ＭＯＳＦＥＴチップ１より第２及び第３の電力用ＭＯＳＦＥＴチップ２及び２２の方がチップ面積が若干小さくなっている。
【００６０】
以上のように、本発明の第４の実施の形態に係る電力用半導体装置パッケージによれば、表面側と表面側、裏面側と裏面側が相互に対向して交互の積層構造に配置されて、表面側同士の電極配線がハンダバンプ９により共通接続されると共に裏面側同士の電極配線が金属フレーム１０及びハンダ８により共通接続されることにより相互に並列接続され、一体的に封入樹脂７に封入された第１、第２及び第３の電力用ＭＯＳＦＥＴチップ１，２及び２２を備えている構造を採用したので、パッケージサイズをほとんど増大させることなく、電力用ＭＯＳＦＥＴチップのチップ面積を約３倍として、単一パッケージの電力用半導体装置全体としてのオン抵抗をほぼ１／３に大幅に低減させることができる。
【００６１】
従って、パッケージサイズの増大を回避しながら、オン抵抗がより低く、出力容量及び定格電流が大きいパワーＭＯＳＦＥＴを収容した電力用半導体装置パッケージを提供することができる。
【００６２】
尚、本発明の第４の実施の形態に係る電力用半導体装置パッケージにおいては、ワイヤストラップ１３の代わりにボンディングワイヤを用いることもできる。
【００６３】
図９は、本発明の第５の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。
【００６４】
本発明の第５の実施の形態に係る電力用半導体装置パッケージは、リードフレーム３と、リードフレーム３上にハンダ８によりマウントされた第１の電力用ＭＯＳＦＥＴチップ１と、リードフレーム３から引き出され、第１の電力用ＭＯＳＦＥＴチップ１裏面のドレイン電極と接続されたドレイン端子（図示せず）と、第１の電力用ＭＯＳＦＥＴチップ１上に形成されたソースパッド１１ａ及びゲートパッド（図示せず）と、第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドがハンダバンプ９により一方側の面にそれぞれ接続されたソース端子４及びゲート端子（図示せず）と、表面上に形成されたソースパッド１１ｂ及びゲートパッド（図示せず）がハンダバンプ９によりソース端子４及びゲート端子の他方側の面にそれぞれ接続され、裏面のドレイン電極が金属フレーム１０及びハンダ８によりリードフレーム３に接続されることにより第１の電力用ＭＯＳＦＥＴチップ１に並列接続され、第１の電力用ＭＯＳＦＥＴチップ１に対向して配置された第２の電力用ＭＯＳＦＥＴチップ２と、表面上に形成されたソースパッド１１ｃ及びゲートパッド（図示せず）が他の金属フレーム１０ｂ及びハンダ８によりソース端子４及びゲート端子にそれぞれ接続されると共に、第２の電力用ＭＯＳＦＥＴチップ２裏面のドレイン電極がハンダ８により接続されている金属フレーム１０の面と反対側の面に、裏面のドレイン電極がハンダ８により接続されてマウントされることにより、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２に並列接続された第３の電力用ＭＯＳＦＥＴチップ２２と、ソース端子４、ゲート端子６及びドレイン端子５の先端を露出させた状態で各構成部品が封入された封入樹脂７と、を備えている。
【００６５】
換言すると、本発明の第５の実施の形態に係る電力用半導体装置パッケージは、電極配線金属板４，６を挟んで表面側が相互に対向して積層構造に配置されて当該電極配線金属板４，６に表面側の電極配線が共通接続されることにより相互に並列接続された第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２と、裏面側が第２の電力用ＭＯＳＦＥＴチップ２の裏面側と相互に対向して積層構造に配置されて裏面側同士の電極配線が金属フレーム１０及びハンダ８によって共通接続されることにより相互に並列接続された第３の電力用ＭＯＳＦＥＴチップ２２とを含む、一体的に封入樹脂７に封入された積層構造の３個の電力用ＭＯＳＦＥＴチップ、即ち、第１、第２及び第３の電力用ＭＯＳＦＥＴチップ１，２及び２２を備えているものである。
【００６６】
本発明の第５の実施の形態に係る電力用半導体装置パッケージは、３個の電力用ＭＯＳＦＥＴチップを、表面側と表面側、裏面側と裏面側が相互に対向する交互の積層構造に配置している点においては、図８に示す本発明の第４の実施の形態に係る電力用半導体装置パッケージと共通している。
【００６７】
但し、本発明の第４の実施の形態に係る電力用半導体装置パッケージにおいては、第１の電力用ＭＯＳＦＥＴチップ１表面の電極配線と第２の電力用ＭＯＳＦＥＴチップ２表面の電極配線とがハンダバンプ９により直接接続されているのに対して、本発明の第５の実施の形態に係る電力用半導体装置パッケージにおいては、第１の電力用ＭＯＳＦＥＴチップ１と第２の電力用ＭＯＳＦＥＴチップ２との間に電極配線金属板４，６が挟み込まれており、第１の電力用ＭＯＳＦＥＴチップ１表面の電極配線と第２の電力用ＭＯＳＦＥＴチップ２表面の電極配線とがそれぞれ電極配線金属板４，６に接続されている点が異なっている。
【００６８】
さらに、本発明の第５の実施の形態に係る電力用半導体装置パッケージにおいては、最上層チップとしての第３の電力用ＭＯＳＦＥＴチップ２２表面上のソースパッド１１ｃ及びゲートパッドとソース端子４及びゲート端子との間の接続も、ワイヤストラップではなく金属フレーム１０ｂを用いて行われている。
【００６９】
本発明の第５の実施の形態に係る電力用半導体装置パッケージによっても、本発明の第４の実施の形態に係る電力用半導体装置パッケージと同様の効果を得ることができ、さらに、各部の接続部材を総て金属板に統一しているので、製造工程を簡略化することができる。
【００７０】
図１０は、本発明の第６の実施の形態に係る電力用半導体装置パッケージの構造の一例を示す部分断面図であり、図１１は、本発明の第６の実施の形態に係る電力用半導体装置パッケージの構造を示す部分切開斜視図である。
【００７１】
上述した本発明の各実施の形態に係る電力用半導体装置パッケージにおいては、各電力用ＭＯＳＦＥＴチップに形成されている電力用ＭＯＳＦＥＴを図３に示す縦型ＭＯＳＦＥＴとすることを前提としていたが、各電力用ＭＯＳＦＥＴチップに形成されている電力用ＭＯＳＦＥＴを横型ＭＯＳＦＥＴとすることもでき、図１０は、横型ＭＯＳＦＥＴを採用した場合における本発明の各実施の形態に係る電力用半導体装置パッケージのうち、封入樹脂に封入されている２個の電力用ＭＯＳＦＥＴチップの部分の断面構造を示している。
【００７２】
図１０においては、２個の電力用ＭＯＳＦＥＴチップの間に電極配線金属板４，６が挟み込まれている場合の構造を示しているが、電極配線金属板４，６を挟み込まずにハンダバンプ等により電極配線を直接接続する場合においても、同様に各電力用ＭＯＳＦＥＴを横型ＭＯＳＦＥＴとすることができる。また、図１０においては、２個の電力用ＭＯＳＦＥＴチップの部分の断面構造のみ示しているが、３個の電力用ＭＯＳＦＥＴチップが積層構造に配置されて一体的に封入樹脂に封入される場合においても、同様に各電力用ＭＯＳＦＥＴを横型ＭＯＳＦＥＴとすることができる。
【００７３】
第１の電力用ＭＯＳＦＥＴチップ１ｂは、ｐ＋型基板２４と、ｐ＋型基板２４上に形成されたｐ−型層３０と、ｐ−型層３０上に形成されたｎ−型ドリフト層１６と、ｎ−型ドリフト層１６の表面部に形成されたｐ型ベース層１７と、ｐ型ベース層１７及びｐ−型層３０内に形成されたｐ＋型層２５と、ｐ型ベース層１７及びｐ＋型層２５の境界を含む表面部に形成されたｎ＋型ソース層１８と、一のｐ型ベース層１７と他のｐ型ベース層１７との間のｎ−型ドリフト層１６の表面部に形成されたｎ＋型ドレイン層２６と、ｐ＋型基板２４裏面上に形成され、ハンダ８によりリードフレーム３に接続されるソース電極２３と、ｎ＋型ソース層１８及びｐ＋型層２５上に形成された第２のソース電極３１と、ｐ型ベース層１７上に絶縁膜を介して形成されたゲート電極１９と、ｎ＋型ドレイン層２６に接続されるように形成されたドレインパッド２７と、ドレインパッド２７上に形成されたハンダバンプ９と、を備えている。
【００７４】
第２の電力用ＭＯＳＦＥＴチップ２ｂも第１の電力用ＭＯＳＦＥＴチップ１ｂと同様の構造を有しているが、第２の電力用ＭＯＳＦＥＴチップ２ｂのソース電極２３は、金属フレーム１０及びハンダ８によりリードフレーム３に接続される。
【００７５】
そして、第１及び第２の電力用ＭＯＳＦＥＴチップ１ｂ及び２ｂは、相互に表面側同士が対向してドレイン端子５ｂ及びゲート端子６ｂを挟み込むように配置されて、各ドレインパッド２７及びゲートパッドがハンダバンプ９によりそれぞれドレイン端子５ｂ及びゲート端子６ｂに接続される。これにより、第１及び第２の電力用ＭＯＳＦＥＴチップ１ｂ及び２ｂは相互に並列接続され、ドレイン電極配線及びゲート電極配線は外部端子へ引き出されている。また、リードフレーム３にはソース端子４ｂが接続されており、これによりソース電極配線が外部端子へ引き出されている。
【００７６】
横型ＭＯＳＦＥＴにおいては、通常、基板とソース電極とを接続するため、ソース電極とドレイン電極との位置関係が縦型ＭＯＳＦＥＴの場合と入れ替わる。
【００７７】
即ち、電力用ＭＯＳＦＥＴが縦型ＭＯＳＦＥＴである場合は、図３に示すように、基板表面側にソース電極配線及びゲート電極配線が形成され、基板裏面側にドレイン電極配線が形成されるので、相互に表面側同士が対向する２枚の電力用ＭＯＳＦＥＴチップ間にはソース端子及びゲート端子が挟み込まれるのに対して、電力用ＭＯＳＦＥＴが横型ＭＯＳＦＥＴである場合は、図１０に示すように、基板表面側にドレイン電極配線及びゲート電極配線が形成され、基板裏面側にソース電極配線が形成されるので、相互に表面側同士が対向する２枚の電力用ＭＯＳＦＥＴチップ間にはドレイン端子及びゲート端子が挟み込まれることになる。
【００７８】
以上のような構造上の相違はあるが、本発明の第６の実施の形態に係る電力用半導体装置パッケージにおいても、即ち、パッケージに封入されている各電力用ＭＯＳＦＥＴチップに形成されている電力用ＭＯＳＦＥＴが横型ＭＯＳＦＥＴである場合においても、前述した本発明の各実施の形態に係る電力用半導体装置パッケージと同様の効果を得ることができる。
【００７９】
図１２は、本発明の第７の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。
【００８０】
本発明の第７の実施の形態に係る電力用半導体装置パッケージは、リードフレーム３と、リードフレーム３上にハンダ８によりマウントされた第１の電力用ＭＯＳＦＥＴチップ１と、リードフレーム３から引き出され、第１の電力用ＭＯＳＦＥＴチップ１裏面のドレイン電極と接続されたドレイン端子５（図１参照）と、第１の電力用ＭＯＳＦＥＴチップ１上に形成されたソースパッド１１ａ及びゲートパッド（図示せず）と、第１の電力用ＭＯＳＦＥＴチップ１上のソースパッド１１ａ及びゲートパッドがハンダバンプ９により一方側の面にそれぞれ接続されたソース端子４及びゲート端子６（図１参照）と、表面上に形成されたソースパッド１１ｂ及びゲートパッド（図示せず）がハンダバンプ９によりソース端子４及びゲート端子６の他方側の面にそれぞれ接続され、裏面のドレイン電極が金属フレーム１０及びハンダ８によりリードフレーム３に接続されることにより第１の電力用ＭＯＳＦＥＴチップ１に並列接続され、第１の電力用ＭＯＳＦＥＴチップ１に対向して配置された第２の電力用ＭＯＳＦＥＴチップ２と、ソース端子４、ゲート端子６及びドレイン端子５の先端並びに金属フレーム１０の上面及びリードフレーム３の底面を露出させた状態で各構成部品が封入された封入樹脂７と、金属フレーム１０の上面に装着された第１のヒートシンク２８と、リードフレーム３の底面に装着された第２のヒートシンク２９と、を備えている。
【００８１】
本発明の第７の実施の形態に係る電力用半導体装置パッケージの内部の構成は、本発明の第１の実施の形態に係る電力用半導体装置パッケージと全く同様である。
【００８２】
但し、本発明の第７の実施の形態に係る電力用半導体装置パッケージにおいては、第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２にそれぞれ接続された最上層及び最下層の電極配線金属板の上面及び底面、即ち、金属フレーム１０の上面及びリードフレーム３の底面を露出させた状態で各構成部品が封入樹脂７に封入されており、金属フレーム１０の上面及びリードフレーム３の底面にそれぞれ第１及び第２のヒートシンク２８及び２９が装着されている点が、本発明の第１の実施の形態に係る電力用半導体装置パッケージと異なっている。
【００８３】
従って、本発明の第７の実施の形態に係る電力用半導体装置パッケージによれば、本発明の第１の実施の形態に係る電力用半導体装置パッケージと同様の効果を得られる他、動作中に発熱する第１及び第２の電力用ＭＯＳＦＥＴチップ１及び２を第１及び第２のヒートシンク２８及び２９により効果的に冷却することができる。
【００８４】
尚、第１及び第２のヒートシンク２８及び２９は、最上層及び最下層の電極配線金属板の上面及び底面、即ち、金属フレーム１０の上面及びリードフレーム３の底面に直接装着されている必要はなく、ヒートシンクと電極配線金属板との間に絶縁シート等の絶縁部材を挿入してもよい。
【００８５】
以上に説明したように、本発明の各実施の形態に係る電力用半導体装置パッケージによれば、電気的に同一構造を有する面同士が対向するように配置されて積層構造とされると共に並列接続され、一体的に封入樹脂に封入された複数の電力用半導体チップを備えている構成を採用したので、パッケージサイズの増大を回避しながら、オン抵抗が低く、出力容量及び定格電流が大きいパワーＭＯＳＦＥＴを収容した電力用半導体装置パッケージを提供することができる。
【００８６】
上述のように、本発明について、第１乃至第７の実施の形態を例示して説明したが、本発明は、上記第１乃至第７の実施の形態に限定されるものではない。上記第１乃至第７の実施の形態においては、プレナーゲート型ＭＯＳＦＥＴを用いて説明したが、トレンチゲート型ＭＯＳＦＥＴを用いて実施することも可能である。
【００８７】
また、ドリフト層にスーパージャンクション構造が形成されたＭＯＳＦＥＴを用いて実施することも可能である。
【００８８】
さらに、本発明は、上記第１乃至第７の実施の形態に示したＴＯ−２２０パッケージのようなパッケージでもＳＯＰ−８パッケージのような表面実装型パッケージでも実施可能であり、パッケージのサイズやリードフレームのパターンによって制限されることはない。
【００８９】
加えて、上記第１乃至第７の実施の形態においては、２個の電力用ＭＯＳＦＥＴチップがリードフレーム３上において対向するように配置されて積層構造とされる形態を例示したが、２個の電力用ＭＯＳＦＥＴチップがリードフレーム３を介して、即ち、リードフレーム３を挟み込んで対向するように配置されて積層構造とされる形態としてもよい。
【図面の簡単な説明】
【００９０】
【図１】本発明の第１の実施の形態に係る電力用半導体装置パッケージの構造を示す部分切開斜視図である。
【図２】本発明の第１の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。
【図３】本発明の第１の実施の形態に係る電力用半導体装置パッケージの構造の一例をより詳細に示す部分断面図である。
【図４】本発明の第２の実施の形態に係る電力用半導体装置パッケージの構造を示す部分切開斜視図である。
【図５】本発明の第２の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。
【図６】本発明の第２の実施の形態に係る電力用半導体装置パッケージの変形例の構造を示す断面図である。
【図７】本発明の第３の実施の形態に係る電力用半導体装置パッケージの構造を示す部分切開斜視図である。
【図８】本発明の第４の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。
【図９】本発明の第５の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。
【図１０】本発明の第６の実施の形態に係る電力用半導体装置パッケージの構造の一例を示す部分断面図である。
【図１１】本発明の第６の実施の形態に係る電力用半導体装置パッケージの構造を示す部分切開斜視図である。
【図１２】本発明の第７の実施の形態に係る電力用半導体装置パッケージの構造を示す断面図である。
【符号の説明】
【００９１】
１，１ｂ  第１の電力用ＭＯＳＦＥＴチップ
２，２ｂ  第２の電力用ＭＯＳＦＥＴチップ
３，３ｂ  リードフレーム
４，４ｂ  ソース端子
５，５ｂ  ドレイン端子
６，６ｂ  ゲート端子
７  封入樹脂
８，８ｂ  ハンダ
９  ハンダバンプ
１０，１０ｂ，１０ｃ  金属フレーム
１１，１１ａ，１１ｂ，１１ｃ  ソースパッド
１２  ゲートパッド
１３，１３ｂ  ワイヤストラップ
１４  ドレイン電極
１５  ｎ＋型基板
１６  ｎ−型ドリフト層
１７  ｐ型ベース層
１８  ｎ＋型ソース層
１９  ゲート電極
２０  ガードリング
２１  ボンディングワイヤ
２２  第３の電力用ＭＯＳＦＥＴチップ
２３  ソース電極
２４  ｐ＋型基板
２５  ｐ＋型層
２６  ｎ＋型ドレイン層
２７  ドレインパッド
２８，２９  ヒートシンク
３０  ｐ−型層
３１  第２のソース電極
【図１】
2005302951.tif 000003
【図２】
2005302951.tif 000004
【図３】
2005302951.tif 000005
【図４】
2005302951.tif 000006
【図５】
2005302951.tif 000007
【図６】
2005302951.tif 000008
【図７】
2005302951.tif 000009
【図８】
2005302951.tif 000010
【図９】
2005302951.tif 000011
【図１０】
2005302951.tif 000012
【図１１】
2005302951.tif 000013
【図１２】
2005302951.tif 000014