(57)【要約】【課題】  積層されるインターポーザーの層間隙間のロスを小さくしてチップ部品の実装密度を向上させ、同じインターポーザー層数でモジュール実装高さを低くすることのできる半導体集積回路装置を提供する。【解決手段】  半導体チップ６ａ、６ｂ又は電子部品７の少なくとも何れかを実装させたインターポーザー２（２ａ〜２ｅ）を、インターポーザー２に形成した層間接続ランド３上に導通接続した層間接続端子９を介して複数段に積層した半導体集積回路装置であり、前記複数段に積層されたインターポーザー２は、隔層で斜めに積層され、相対向する上下のインターポーザー２間の隙間を、片方で広く、他方で狭くした。インターポーザー２を斜めにするには、高さの異なる層間接続端子８ａ、８ｂを使用し、高さの低い層間接続端子８ｂを一方の層間に設け、高さの高い層間接続端子８ａを他方の層間に設ける。【選択図】  図１
2005051155.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップ又は電子部品の少なくとも何れかを実装させたインターポーザーを、該インターポーザーに形成した層間接続ランド上に導通接続した層間接続端子を介して複数段に積層した半導体集積回路装置であって、
前記複数段に積層されたインターポーザーは、隔層で斜めに積層され、相対向する上下のインターポーザー間の隙間を、片方で広く、他方で狭くした
ことを特徴とする半導体集積回路装置。
【請求項２】
請求項１に記載の半導体集積回路装置であって、
前記層間接続端子の高さを異にし、高さの低い層間接続端子を一方の層間に設け、高さの高い層間接続端子を他方の層間に設けて、前記インターポーザーを斜めにしたことを特徴とする半導体集積回路装置。
【請求項３】
請求項１に記載の半導体集積回路装置であって、
前記層間接続端子の数を異にし、少なくとも一つの層間接続端子を一方の層間に設け、二つ以上の層間接続端子を他方の層間に設けて、前記インターポーザーを斜めにしたことを特徴とする半導体集積回路装置。
【請求項４】
請求項３に記載の半導体集積回路装置であって、
前記２つ以上の層間接続端子の少なくとも接合部を覆って補強用樹脂層を形成した
ことを特徴とする半導体集積回路装置。
【請求項５】
請求項４に記載の半導体集積回路装置であって、
前記補強用樹脂層の軟化点を、前記層間接続端子の軟化点よりも低くしたことを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば半導体チップ及び電子部品を実装したインターポーザーを、層間接続端子を介して複数段に積層してなる半導体集積回路装置に関する。詳しくは、積層されるインターポーザーを隔層で斜めにし、層間隙間に対するチップ部品の実装効率を図り、より高密度な積層モジュールとしたものである。
【背景技術】
【０００２】
半導体チップや電子部品などのベアチップを実装したインターポーザーを、層間接続端子を介して複数段に積層してなる半導体集積回路装置が知られている（例えば、特許文献１など参照）。
【０００３】
図６は、インターポーザーを複数段に積層してなる半導体集積回路装置の一例を示す。この半導体集積回路装置は、基板１０１上に複数のインターポーザー１０２を所定間隔を置いて積層した構造である。最下層及び最上層のインターポーザー１０２を除く中間のインターポーザー１０２には、半導体チップ１０３又は電子部品１０４或いはその両方が表裏両面に実装されている。また、最上層に積層されるインターポーザー１０２を除いては、その両面に層間接続ランド１０５が形成されている。最上層のインターポーザー１０２には、下層のインターポーザー１０２と対向する面にのみ層間接続ランド１０５が形成されている。
【０００４】
前記した半導体集積回路装置は、最下層のインターポーザー１０２に形成された層間接続ランド１０５と基板１０１に形成された基板ランド１０６とを外部端子１０７によって導通接続させ、各インターポーザー１０２に形成された相対向する層間接続ランド１０５同士を層間接続端子１０８によって導電接続させることにより、当該層間接続端子１０８によって各インターポーザー１０２の層間間隔を確保した積層構造となっている。
【０００５】
この半導体集積回路装置では、積層されるインターポーザー１０２は、その全てが水平姿勢で積層されており、上下に相対向して配置された半導体チップ１０３及び電子部品１０４は、それらが干渉しないように充分な隙間を確保している。例えば、相対向するインターポーザー１０２の層間に、一方のインターポーザー１０２に厚みの厚い半導体チップ１０３又は電子部品１０４を設けた場合には、これに対向する他方のインターポーザー１０２には、厚みの薄い半導体チップ１０３又は電子部品１０４を設けるようにしている。
【０００６】
【特許文献１】特開２０００−６８４４３号公報（第３頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、これら半導体チップ１０３及び電子部品１０４のうち部分的に厚みの薄い半導体チップ１０３又は電子部品１０４が入手できても、他の半導体チップ１０３又は電子部品１０４が厚かったり、電子部品１０４が混載されると、その厚みに層間隙間が支配され、積層モジュール（半導体集積回路装置）を薄くするのが困難になる。
【０００８】
そこで、本発明は、このような課題に鑑みてなされたものであり、積層されるインターポーザーの層間隙間のロスを小さくしてチップ部品の実装密度を向上させ、同じインターポーザー層数の場合、モジュール実装高さを低くすることのできる半導体集積回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の半導体集積回路装置は、半導体チップ又は電子部品の少なくとも何れかを実装させたインターポーザーを、該インターポーザーに形成した層間接続ランド上に導通接続した層間接続端子を介して複数段に積層した半導体集積回路装置であり、複数段に積層されたインターポーザーは、隔層で斜めに積層され、相対向する上下のインターポーザー間の隙間を、片方で広く、他方で狭くした。
【００１０】
この半導体集積回路装置では、積層されたインターポーザーを、隔層で斜めに積層して相対向する上下のインターポーザー間の隙間を片方で広くし、他方で狭くしたことにより、広い隙間には厚みの厚い半導体チップ又は電子部品を実装し、狭い隙間には厚みの薄い半導体チップ又は電子部品を実装するようにして、層間スペースのロスを少なくしモジュールの実装高さを抑える。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を適用した具体的な実施の形態について図面を参照しながら詳細に説明する。
【００１２】
「第１の実施の形態」
第１の実施の形態の半導体集積回路装置は、図１に示すように、例えばマザーボードなどの基板１上に複数のインターポーザー２（２ａ〜２ｅ）を、所望の層間隙間（層間空間）を空けて複数段に積層した積層構造とされている。
【００１３】
基板１には、複数段に積層されるインターポーザー２のうち最下段のインターポーザー２ａに形成された層間接続ランド３に対し、外部端子４を介して導電接続される基板ランド５が複数形成されている。そして、この複数の基板ランド５上に、外部端子４を介して複数段に積層されたインターポーザー２が実装されている。
【００１４】
積層構造とされたインターポーザー２は、隔層（一つおきに）で斜めに配置されて積層されている。具体的には、基板１上に積層される最下層のインターポーザー２ａは、基板１と平行で水平とされ、その上に積層されるインターポーザー２ｂは右に傾く斜めとされ、その上に積層されるインターポーザー２ｃは水平とされ、さらにこの水平に配置されるインターポーザー２ｃの上に積層されるインターポーザー２ｄは同じく右に傾く斜めとされ、最上層に積層されるインターポーザー２ｅは水平に配置されている。
【００１５】
前記インターポーザー２には、層間接続ランド３が形成されていると共に、厚みの異なるＬＳＩなどの半導体チップ６ａ、６ｂ或いは電子部品７が片面または両面に実装されている。また、このインターポーザー２には、各インターポーザー２の積層間隔を所定の高さに保持するスペーサとしての機能とインターポーザー２に形成される配線パターン同士を導電接続する回路接続機能としての層間接続端子８が設けられている。
【００１６】
層間接続端子８は、例えばリフローによって溶融するハンダからなり、斜めにインターポーザー２ｂ、２ｄを積層するために、高さの高い層間接続端子８ａと高さの低い層間接続端子８ｂの２種類が使用されている。高さの低い層間接続端子８ｂを一方の層間に設け、高さの高い層間接続端子８ａを他方の層間に設けることで、インターポーザー２ｂ、２ｄを斜めに配置している。そして、層間接続端子８ａ、８ｂは、上下に積層配置される各インターポーザー２の層間接続ランド３上にリフローされることにより導通接続され、各インターポーザー２に形成された配線回路を接続させる。
【００１７】
このように隔層でインターポーザー２ｂ、２ｄを傾斜して積層すると、相対向する上下のインターポーザー２間の隙間は、片方で広く、他方で狭くなる。このため、広い隙間が確保されたインターポーザー２間では、厚みの厚い半導体チップ６ａを一方のインターポーザー２に実装させると共に、これに対向するインターポーザー２には厚みの厚い半導体チップ６ａ又は電子部品７を実装することができる。狭い隙間とされたインターポーザー２間では、厚みの薄い半導体チップ６ｂを一方のインターポーザー２に実装させると共に、これと対向するインターポーザー２には厚みの薄い半導体チップ６ｂを実装させるか或いは何も実装させないようにする。つまり、層間の大エリアには、厚みの厚い半導体チップ６又は電子部品７を実装させ、層間の小エリアには厚みの薄い半導体チップ６ｂを実装させるか或いは何も実装させない。
【００１８】
以上のように構成した半導体集積回路装置によれば、層間隙間に対するチップ部品を実装するための有効効率が向上し、より高密度な積層モジュールを得ることができる。この図１に示す半導体集積回路装置の全体高さＨ２は、図６に示したように、インターポーザーを平行に積層配置させた従来の半導体集積回路装置の全体高さＨ１に対して、同じ数だけインターポーザーを積層した場合、ΔＨ（Ｈ１−Ｈ２）だけ低くなる。したがって、第１の実施の形態の半導体集積回路装置では、インターポーザー層間の空間ロスを小さくすることができ、半導体チップ６ａ、６ｂ及び電子部品７を実装させるチップ部品の実装密度を大幅に高めることができる上、同じインターポーザー層数でモジュール実装高さを低くすることができる。
【００１９】
［第２の実施の形態］
第２の実施の形態の半導体集積回路装置は、図２に示すように、層間接続端子９の数を異にし、少なくとも一つの層間接続端子９を一方の層間に設け、二つ以上の層間接続端子９を他方の層間に設けて、前記インターポーザー２ｂ、２ｄを斜めにしたものである。
【００２０】
図２では、上下に積層される相対向したインターポーザー２の層間接続ランド３上の一方にボール形状をなす一つの層間接続端子９を設け、他方に同じくボール形状の二つの層間接続端子９、９を設けている。このボール形状とした層間接続端子９の数を左右で異なるようにすることで、第１の実施の形態の半導体集積回路装置と同様に、インターポーザー２を隔層で傾斜させることができる。
【００２１】
ここで使用したボール形状の層間接続端子９は、例えば図３（ａ）に示すように、リフロー温度で溶融しない高融点導電性金属９ａとリフロー温度で溶融するハンダ９ｂからなり、高融点導電性金属９ａの外表面にハンダ９ｂが被覆されて形成されたボール形状（球形状とされている。コア（核）となる高融点導電性金属９ａは、各インターポーザー２の層間隙間を所定の隙間とするスペーサとして機能する。また、この高融点導電性金属９ａの表面に形成されるハンダ９ｂは、各インターポーザー２の回路を導電接続する回路接続として機能をする。
【００２２】
高融点導電性金属８ａとしては、例えば融点が１０８３℃の銅や高融点ハンダ或いは４２アロイ（Ｆｅ−Ｎｉ合金）などが使用される。ハンダ８ｂとしては、例えば融点が１７０〜１９０℃のＰｂＳｎ共晶系ものや、２１０〜２３０℃のＳｎＡｇ系、ＳｎＣｕ系ハンダ、１９０〜２００℃のＳｎＺｎ系ハンダ、２００〜２２０℃のＳｎＩｎ系ハンダなどが使用される。
【００２３】
また、層間接続端子９は、この他、図２（ｂ）に示すように、耐熱樹脂９ｃ、導電性金属９ｄ及びハンダ９ｂからなり、コアとなる耐熱樹脂９ｃの外表面に導電性金属９ｄが被覆され且つこの導電性金属９ｄの外表面にハンダ９ｂが被覆されて形成された球形状とされている。耐熱樹脂９ｃとしては、例えば熱分解温度が４５０℃程度のジビニルベンゼン架橋共重合体が使用される。導電性金属９ｄとしては、例えば融点が１０８３℃の銅や１４５３℃のニッケルをめっき被覆する。耐熱樹脂９ｃの代わりに、例えば転移温度が５００〜６００℃のガラス、さらにセラミックなどの高融点非導電性物質も使用することができる。
【００２４】
かかる層間接続端子９は、上下に積層配置される各インターポーザー２の層間接続ランド３上にリフローされて導通接続される。二つ重ねられた層間接続端子９、９は、リフローによりその表面のハンダ９ｂが溶融することで接合されて導通接続される。
【００２５】
［第３の実施の形態］
第３の実施の形態の半導体集積回路装置は、図４に示すように、ボール形状ではなく円柱形状の層間接続端子１０を使用し、その層間接続端子１０の数を異にし、少なくとも一つの層間接続端子１０を一方の層間に設け、二つ以上の層間接続端子１０を他方の層間に設けて、前記インターポーザー２ｂ、２ｄを斜めにしたものである。
【００２６】
この実施の形態の半導体集積回路装置は、第１及び第２の実施の形態の半導体集積回路装置と同じく、インターポーザー層間の空間ロスを小さくすることができ、半導体チップ６ａ、６ｂ及び電子部品７を実装させるチップ部品の実装密度を大幅に高めることができる。また、この半導体集積回路装置は、やはり同じインターポーザー層数でモジュール実装高さを低くすることができる。
【００２７】
［第４の実施の形態］
第４の実施の形態の半導体集積回路装置は、図５に示すように、前記した図２のボール形状をなす二つの層間接続端子９を積層した接合部を含めて一方の層間接続端子９を、補強用樹脂層１１で覆ったものである。
【００２８】
この補強用樹脂層１１は、半導体集積回路装置の使用環境下での熱ストレスや落下衝撃、振動などの機械的ストレスが発生して層間接続端子９の接合部に集中応力が掛かった場合、その応力を打ち消すように機能する。また、補強用樹脂層１１は、層間接続端子９の接合部を覆うため、当該接合部の再酸化を防止する働きもする。
【００２９】
なお、インターポーザー２の保管条件により、保管中の層間接続端子９の酸化・接合性劣化が懸念される場合（濡れ性が不安定な場合）、補強用樹脂層１１に活性化成分（酸化防止剤）を入れておくようにしてもよい。もちろん、接合部の濡れ性が良好な場合（酸化又は汚染されていない状態）は、特に活性化作用は不要である。この他、保管による接合性劣化の回復手法として、層間接続端子９及び層間接続ランド３の表面をプラズマ処理する方法もある。
【００３０】
この補強用樹脂層１１の樹脂は、例えば８０〜１２０℃で粘度が下がる粘度特性を有し、層間接続端子９のハンダ部の融点よりも低い温度で軟化する。この補強用樹脂層１１を形成する樹脂としては、例えばナガセケムテック株式会社製の商品名Ｔ６９３／Ｒ３９０１やデクスター株式会社製の商品名ＣＮＢ８３７−４４或いはケスター株式会社製の商品名ＲＥ９１０１が使用できる。例えばＴ６９３／Ｒ３９０１の樹脂は、ナフタレンジグリシジルエーテルを主剤とし、テトラヒドロ無水フタル酸を硬化剤とした樹脂である。
【００３１】
このような樹脂を使用することから、層間接続端子９の接合時には、この補強用樹脂層１１の方が層間接続端子９よりも早く軟化して接合界面からは押し出され、層間接続端子９の接合部が、この軟化した補強用樹脂層１１で覆われる。かかる補強用樹脂層１１で層間接続端子９の接合部が覆われることで、接合部が大気と遮断されることから接合部の再酸化が回避される。また、インターポーザー層間接合後、当該樹脂は硬化されるため、層間接続端子９の接合部の強度が高くなり、補強用樹脂層１１によって補強される。
【００３２】
このように、本実施の形態の半導体集積回路装置では、少なくとも層間接続端子９の接合部を覆って補強用樹脂層１１が被覆されているので、この補強用樹脂層１１が補強部材として機能し、前記接合部に集中する応力に影響されない。したがって、本実施の形態の半導体集積回路装置によれば、層間接続端子９の接合部にクラックや破断が生じることはない。
【００３３】
また、接合硬化後の補強用樹脂層１１の弾性率を半導体集積回路装置の使用環境に合わせて調整することによって、この層間接続端子９の接合部に作用する応力に柔軟に対応させることが可能となる。例えば、耐落下衝撃性を重視する場合は、高弾性で硬い接合とし、温度変化環境下での信頼性の場合は、高低温・常温時における層間接続系全体（接続端子/基板、接続端子/ＩＰ、接続端子/接続端子）の応力バランスを考慮して、つまり応力が分散するように、適正な弾性率を選定する。
【００３４】
また、本実施の形態の半導体集積回路装置では、特に図３（ｂ）に示す構造の層間接続端子９を使用すれば、コアとなる耐熱樹脂９ｃによる柔軟性によって接合部に集中する応力を緩和させることができる。この構造の層間接続端子９を使用した場合には、その耐熱樹脂９ｃの弾性率を考慮して、補強用樹脂層１１の弾性率を調整することが好ましい。例えば、高弾性の補強樹脂で接続周辺部を広範囲で覆うことで、耐熱樹脂９ｃの応力緩和性能が殺される可能性があり得る。その耐熱樹脂９ｃの弾性率を考慮して、接合後、ベーキングなどで樹脂の硬化反応を進めて補強用樹脂層１１の弾性率を調整することが好ましい。
【００３５】
以上、本発明を適用した具体的な実施の形態について説明したが、本発明は、上述の実施の形態に制限されることなく種々の変更が可能である。
【００３６】
上述の実施の形態では、インターポーザーを一つ置きに水平と斜めに交互に積層させたが、斜めとしたインターポーザーの上に、水平にインターポーザーを配置せずにさらに斜めに積層するようにしてもよい。
【産業上の利用可能性】
【００３７】
本発明は、半導体チップや電子部品が実装されたインターポーザーを、層間接続端子の高さや数によって隔層で斜めに積層し、相対向する上下のインターポーザー間の層間空間を有効に使用してチップ部品の実装密度を高めることを可能とするチップ実装技術に適用することができる。
【図面の簡単な説明】
【００３８】
【図１】第１の実施の形態の半導体集積回路装置の一例を示す断面図である。
【図２】第２の実施の形態の半導体集積回路装置の一例を示す断面図である。
【図３】第２の実施の形態の半導体集積回路装置で使用される層間接続端子を示す断面図であり、（ａ）は高融点導電性金属の表面にハンダを被覆した層間接続端子、（ｂ）は耐熱樹脂または高融点非導電性金属の表面に導電性金属及びハンダを被覆した層間接続端子を示す。
【図４】第３の実施の形態の半導体集積回路装置の一例を示す断面図である。
【図５】第４の実施の形態の半導体集積回路装置の一例を示す断面図である。
【図６】従来の半導体集積回路装置の一例を示す断面図である。
【符号の説明】
【００３９】
１…基板
２、２ａ〜２ｅ…インターポーザー
３…層間接続ランド
６ａ、６ｂ…半導体チップ
７…電子部品
８ａ、８ｂ、９、１０…層間接続端子
９ａ…高融点導電性金属
９ｂ…ハンダ
９ｃ…耐熱樹脂または高融点非導電性物質
９ｄ…導電性金属
１１…補強用樹脂層
【図１】
2005051155.tif 000003
【図２】
2005051155.tif 000004
【図３】
2005051155.tif 000005
【図４】
2005051155.tif 000006
【図５】
2005051155.tif 000007
【図６】
2005051155.tif 000008