(57)【要約】【課題】  簡易な構成で光電変換量を精度良く検出できる光電変換装置を提供する。【解決手段】  画素部としてのセンサ基板２０には、非導通状態にしたＴＦＴ７の感光性半導体層１２が受光により発生する電荷を充電する補助容量１７が、ＴＦＴ７のドレイン電極Ｄに接続されて設けられている。検出部としての検出ＩＣ２５には、補助容量１７に充電された電荷に基づき、光電変換量を検出する積分アンプ３３および帰還容量３９が設けられている。ＴＦＴ７は、受光の前にオンされ、積分アンプ３３の作用により一旦電荷を開放する。次に、ＴＦＴ７が非導通状態で受光すると、発生した電荷が補助容量１７に充電され、検出ＩＣ２５が、その充電電荷を帰還容量３９に引っ張って光電変換量を求める。このため、簡易な構成で、光電変換量を精度良く検出することができる。【選択図】  図１
2005269273.tif 000002
【特許請求の範囲】
【請求項１】
感光性半導体層を有する薄膜トランジスタを含む光電変換素子の光電変換量を検出する光電変換量検出方法において、
上記薄膜トランジスタのドレイン電極に接続された補助容量の電荷を光の受光前に開放しておき、上記薄膜トランジスタを非導通状態にして感光性半導体層が上記光を受光したときに発生する電荷を上記補助容量に充電する充電工程と、
上記充電工程後に、上記補助容量の電荷に基づいて、上記光電変換量を検出する光電変換量検出工程と、
を備えていることを特徴とする光電変換量検出方法。
【請求項２】
感光性半導体層を有する薄膜トランジスタを含む光電変換素子が１次元的または２次元的に配列された画素部と、上記光電変換素子の光電変換量を検出する検出部が画素部外に設けられた光電変換装置において、
上記画素部には、非導通状態にした薄膜トランジスタの感光性半導体層が光を受光したときに発生する電荷を充電する補助容量が、上記薄膜トランジスタのドレイン電極に接続されて設けられ、
上記検出部には、上記補助容量に充電された電荷に基づいて、上記光電変換量を検出する光電変換量検出手段が設けられていることを特徴とする光電変換装置。
【請求項３】
上記感光性半導体層が光を受光するのに備えて、上記補助容量の電荷を予め開放しておく開放手段を、上記画素部外に設けたことを特徴とする請求項２記載の光電変換装置。
【請求項４】
上記感光性半導体層が光を受光するときに、上記薄膜トランジスタのソース電極およびドレイン電極間に電位差を発生させる電位差発生手段を、上記画素部外に設けたことを特徴とする請求項２記載の光電変換装置。
【請求項５】
上記電位差発生手段は、上記補助容量を構成する電極のうち上記薄膜トランジスタのドレイン電極に接続された電極とは反対側の電極に電圧を印加して、上記電位差を発生させる第１電圧印加手段を備えていることを特徴とする請求項４記載の光電変換装置。
【請求項６】
上記電位差発生手段は、上記薄膜トランジスタのソース電極の電圧を変化させることにより、上記電位差を発生させる第２電圧印加手段を備えていることを特徴とする請求項４記載の光電変換装置。
【請求項７】
上記電位差発生手段は、上記補助容量を構成する電極のうち上記薄膜トランジスタのドレイン電極に接続された電極とは反対側の電極に電圧を印加する第１電圧印加手段と、上記薄膜トランジスタのソース電極の電圧を変化させる第２電圧印加手段とを備え、第１電圧印加手段および第２電圧印加手段の共働により、上記電位差を発生させることを特徴とする請求項４記載の光電変換装置。
【請求項８】
さらに、上記薄膜トランジスタのオンオフを制御する駆動回路が、上記画素部外に設けられ、
上記光電変換量検出手段は、上記駆動回路が薄膜トランジスタをオンにしたときに、上記補助容量に蓄積された電荷を一時的に捕捉する容量と、該容量の電荷に基づいて上記光電変換量を検出する検出回路とを備え、上記検出回路および容量が、上記開放手段を兼ねていることを特徴とする請求項３記載の光電変換装置。
【請求項９】
上記薄膜トランジスタのゲート電極に負電圧を印加することによって、受光時の薄膜トランジスタを上記非導通状態とする駆動回路を、上記画素部外に設けたことを特徴とする請求項２記載の光電変換装置。
【請求項１０】
さらに、上記感光性半導体層が受光する画像情報を含んだ光の元になる光を出射する光源と、
上記光電変換量検出手段が上記光電変換量を検出する間、上記光源の光出射を停止する制御手段と、
を備えていることを特徴とする請求項２記載の光電変換装置。
【請求項１１】
請求項２から１０の何れか１項に記載の光電変換装置を備え、光電変換装置に照射された光に含まれる画像情報に対応する信号を、光電変換装置が検出した光電変換量に基づいて生成し出力することを特徴とする情報出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子の光電変換量を検出する光電変換量検出方法と、その方法を実現する光電変換装置、並びに該装置を備えた情報出力装置に関する。
【背景技術】
【０００２】
従来、パソコン（パーソナルコンピューター）やファクシミリ装置等に画像を入力する場合、原稿を画像として読み取ることのできる画像読取装置（例えば、スキャナなど）がよく用いられている。
【０００３】
この画像読取装置には、種々のものがある。その中に１次元イメージセンサがある。この１次元イメージセンサを用いて画像を読み取る場合には、１次元イメージセンサを原稿に対して移動させるか、若しくは、１次元イメージセンサに対して原稿を移動させるかして、原稿を走査する必要がある。
【０００４】
したがって、１次元イメージセンサ若しくは原稿を機械的に移動させて原稿を走査する必要があるため、画像の読取速度が遅く、また、装置の小型化・軽量化が制限される。
【０００５】
そこで、機械的走査が不要な密着型２次元イメージセンサ（画像読取装置）が種々提案されている。２次元イメージセンサは、フラットべッドスキャナなどに用いられ原稿画像の全体を一度に読み込むことができる。
【０００６】
２次元イメージセンサには、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を用いたものがあり、その多くは、画素選択トランジスタ（スイッチング素子；薄膜トランジスタなど）とフォトセンサ（光検出素子；フォトトランジスタ，フォトダイオードなど）とで１画素が形成されており、各画素を２次元マトリクス状に配列して構成されている。なお、画素選択トランジスタはクロストークを防ぐために設けられている。
【０００７】
一般的に、上記２次元イメージセンサは、各フォトセンサへの照射光量に応じて発生した電荷が各画素に蓄積され、画素選択トランジスタを電子走査して順次導通状態にして各画素から電荷量を読み出すことで画像情報を得るものである。
【０００８】
図１２は、従来のフォトセンサの回路の概略説明図を示している。このフォトセンサ１００は、構成上、画素部１０１および検出部１０２に大別される。図１２に示す画素部１０１および検出部１０２は、１画素に対応しているが、実際には、画素部１０１はフォトセンサの画素数分、マトリクス状に配列され、検出部１０２は、マトリクス状に配列された画素部１０１の周囲部分に配置される。
【０００９】
画素部１０１では、フォトダイオード１０３に光を照射し、それにより発生した電荷を補助容量１０４に蓄積し、ゲート電圧１０５の印加によりオンされるスイッチング素子としての薄膜トランジスタ１０６（以下、ＴＦＴ１０６と呼ぶ）を通して補助容量１０７に蓄積させる。補助容量１０７は、補助容量１０４に蓄積された電荷を電圧に変換する役割を持つ。
検出部１０２では、積分アンプ１０８が、補助容量１０７に加わる電圧に基づいて、フォトダイオード１０３による光電変換量を求める。
【００１０】
同図に示すように、補助容量（電荷蓄積容量）１０４，１０７は、ＴＦＴ１０２のソース側とドレイン側の両方に接続されている。また、光を照射して光電流を生じさせるフォトダイオード１０３は、ＴＦＴ１０６の外部に配されている（非特許文献１）。
【００１１】
また、画素を高密度化する目的で、画素選択トランジスタとフォトセンサを一体化する提案も行われている。すなわち、フォトセンサ自体にフォトセンサ機能と画素選択機能とを持たせることにより画素面積の縮小を図っている（特許文献１，２）。
【特許文献１】特開平２−２７９６３３６号公報（１９９０年１０月２日  公開）
【特許文献２】特開平６−３０１９６３２号公報（１９９４年５月１３日  公開）
【非特許文献１】テレビジョン学会技術報告Ｖｏｌ．１７，Ｎｏ１６，ｐｐ２５−３０（１９９３年３月４日  公開）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、機械的走査が不要な密着型２次元イメージセンサは、高速な画像読み出しや軽量・薄型化が可能なため、多くの提案が行なわれているが、未だに実用化に至っていない。
【００１３】
この主要因は、２次元イメージセンサに備えられている画素構造及びアレイ構造の複雑さにある。つまり、２次元イメージセンサの画素構造及びアレイ構造は、現在量産されているアクティブマトリクス型液晶ディスプレイで用いられているＴＦＴアレイの場合に比べて複雑である。
【００１４】
従来は、電流値や電圧値を検出して光電変換量を検出していたが、この方法では、電流や電圧は蓄積することが非常に難しく、電流値や電圧値の測定のための回路構成が複雑になる。具体的には、図１２に示したように、光電変換量を求めるために、補助容量１０４に蓄えられた電荷を電圧に変換する必要があるが、このために、ＴＦＴ１０６のソース側にもドレイン側にも補助容量１０４・１０７を設ける必要がある。この結果、２つの補助容量１０４・１０７を画素部１０１に設けなければならないため、画素部１０１の構造が複雑なものとなる。
このため、フォトセンサ１００を形成するための製造プロセスが増加し、さらに画素面積が増加し、高解像度化が困難である。
【００１５】
また、フォトセンサ自体にフォトセンサ機能と画素選択機能とを持たせる構造（例えば、逆スタガー型薄膜トランジスタとコプラナー型薄膜トランジスタとを、半導体層を単一層にして組み合わせたもの）でも複雑な構造となり、製造プロセスが複雑になるという問題があった。
【００１６】
さらに、２次元イメージセンサの構造を簡略化すると、光電変換量を求める方法が複雑化し、光電変換量を高精度で求めることが困難であるといった問題があった。
【００１７】
本発明は、上記の各問題点に鑑みなされたものであって、その目的は、フォトセンサを構成する画素構造の簡素化を図りながら高解像度化が可能で、且つ製造プロセスを簡略化することもできる光電変換量検出方法、光電変換装置および情報出力装置を提供することにある。
【課題を解決するための手段】
【００１８】
本発明の光電変換量検出方法は、上記の課題を解決するために、感光性半導体層を有する薄膜トランジスタを含む光電変換素子の光電変換量を検出する光電変換量検出方法において、上記薄膜トランジスタのドレイン電極に接続された補助容量の電荷を光の受光前に開放しておき、上記薄膜トランジスタを非導通状態にして感光性半導体層が上記光を受光したときに発生する電荷を上記補助容量に充電する充電工程と、上記充電工程後に、上記補助容量の電荷に基づいて、上記光電変換量を検出する光電変換量検出工程と、を備えていることを特徴とする。
【００１９】
上記の構成によれば、非導通状態とされた薄膜トランジスタの感光性半導体層が光を受光すると、該薄膜トランジスタのドレイン電極−ソース電極間に、薄膜トランジスタのオフ抵抗に応じたドレイン電流が流れる。薄膜トランジスタのドレイン電極に接続された補助容量には、生じたドレイン電流に対応した電荷が充電される。ここで充電される電荷は、ドレイン電流（光電流）の量（以下、光電変換量と称する）に等しい。
【００２０】
したがって、本発明の上記充電工程のように、補助容量の電荷を光の受光前に開放して０にしておけば、該補助容量には、光の受光によって発生した電荷のみが充電される。よって、光電変換量検出工程において、補助容量に充電された電荷に基づいて光電変換量を精度良く検出することができる。
【００２１】
また、このように補助容量に充電された電荷を検出することにより、光電変換量を検出することができるので、電荷を蓄積するための補助容量を薄膜トランジスタのドレイン側に１つ設けるだけで済む。したがって、光電変換量を検出するための回路の構造を簡素にすることができる。この効果は、例えば光照射時に生じた光電流そのものを検出する場合と比べたときに顕著である。
【００２２】
しかも、補助容量は、薄膜トランジスタのドレイン電極に接続されているので、薄膜トランジスタの製造プロセスを利用して製造することができる。
【００２３】
このように、光電変換素子の構成を簡素化することで、光電変換素子を小さくすることができるとともに、光電変換素子を備えたフォトセンサ自体を小さくすることが可能となる。また、光電変換素子を１次元的または２次元的に配列させた画素構造をも小さくすることができるので、画素の縮小による高解像度化が可能となる。
【００２４】
本発明の光電変換装置は、上記課題を解決するために、感光性半導体層を有する薄膜トランジスタを含む光電変換素子が１次元的または２次元的に配列された画素部と、上記光電変換素子の光電変換量を検出する検出部が画素部外に設けられた光電変換装置において、上記画素部には、非導通状態にした薄膜トランジスタの感光性半導体層が光を受光したときに発生する電荷を充電する補助容量が、上記薄膜トランジスタのドレイン電極に接続されて設けられ、上記検出部には、上記補助容量に充電された電荷に基づいて、上記光電変換量を検出する光電変換量検出手段が設けられていることを特徴としている。
【００２５】
本発明に用いられる光電変換装置は、光電変換素子が１次元的または２次元的に配列された画素部に光が照射されたときの各光電変換素子の光電変換量から、光に含まれている画像情報を取得するものである。光電変換素子が備えている薄膜トランジスタは、光電変換量を得ようとする光電変換素子を選択するスイッチとしての機能と、感光性半導体層を備えていることによる光電変換機能とを兼備している。この点は、光電変換素子の小型化に資する。
【００２６】
その上に、画素部には、主要構成として、感光性半導体層を備えた薄膜トランジスタの他に、感光性半導体層が光を受光したときに発生する電荷を充電する補助容量を設けておくだけでよいので、画素部の構造を簡素化することができる。また、補助容量は、薄膜トランジスタのドレイン電極に接続されているので、薄膜トランジスタの製造プロセスを利用してフォトセンサを製造することができる。
【００２７】
したがって、本発明の光電変換装置の構成は、製造プロセスの簡略化を図ることも可能となる。さらに、画素部の構造を簡素化できることにより、光電変換素子を備えたフォトセンサの小型化および高解像度化の効果を奏する点については、光電変換量検出方法について既に説明したとおりである。
【００２８】
本発明の光電変換装置は、上記感光性半導体層が光を受光するのに備えて、上記補助容量の電荷を予め開放しておく開放手段を、上記画素部外に設けてもよい。
【００２９】
上記の構成によれば、非導通状態とされた薄膜トランジスタの感光性半導体層が光を受光すると、該薄膜トランジスタのドレイン電極−ソース電極間に、薄膜トランジスタのオフ抵抗に応じたドレイン電流が流れる。薄膜トランジスタのドレイン電極に接続された補助容量には、生じたドレイン電流に対応した電荷が充電される。ここで充電される電荷は、ドレイン電流（光電流）の量（以下、光電変換量と称する）に等しい。
【００３０】
したがって、開放手段によって、補助容量の電荷を光の受光に備えて予め開放し０にしておけば、該補助容量には、光の受光によって発生した電荷のみが充電される。よって、光電変換量検出手段は、補助容量に充電された電荷に基づいて光電変換量を精度良く検出することができる。
【００３１】
また、開放手段を画素部外に設けるので、画素部の構造を複雑にすることがない。
【００３２】
さらに、電荷を開放することにより前回の検出情報に関する電荷が残らないので、繰り返し検出動作を行っても、適切な光電変換量を検出することが可能となる。つまり繰り返しの動作（光電変換量の検出）が可能になるという効果を有する。
【００３３】
本発明の光電変換装置は、上記感光性半導体層が光を受光するときに、上記薄膜トランジスタのソース電極およびドレイン電極間に電位差を発生させる電位差発生手段を、上記画素部外に設けてもよい。
【００３４】
薄膜トランジスタを非導通状態にした後に、電位差発生手段によって該薄膜トランジスタのドレイン電極―ソース電極間に電位差を発生させる。このとき非導通状態とされた薄膜トランジスタの感光性半導体層が光を受光すると、該薄膜トランジスタのドレイン電極−ソース電極間にドレイン電流が流れ、受光量に応じた電荷の充電を確実に補助容量に行うことができる。
【００３５】
しかも、電位差発生手段を画素部外に設けるので、画素部の構造を複雑にすることがない。
【００３６】
本発明の光電変換装置では、上記電位差発生手段が、上記補助容量を構成する電極のうち上記薄膜トランジスタのドレイン電極に接続された電極とは反対側の電極に電圧を印加して、上記電位差を発生させる第１電圧印加手段を備えていてもよい。
【００３７】
この場合、第１電圧印加手段によって、補助容量に直接接続された電極に電圧が印加されることで、電荷が充電されるので、印加する電圧の大きさにより該補助容量への電荷の充填量の調整が行い易くなる。これにより、光電変換により蓄積された電荷量を正確に検出することができるようになるので、光電変換量の検出精度の向上を図ることが可能となる。
【００３８】
本発明の光電変換装置では、上記電位差発生手段が、上記薄膜トランジスタのソース電極の電圧を変化させることにより、上記電位差を発生させる第２電圧印加手段を備えていてもよい。
【００３９】
また、上記電位差発生手段が、上記補助容量を構成する電極のうち上記薄膜トランジスタのドレイン電極に接続された電極とは反対側の電極に電圧を印加する第１電圧印加手段と、上記薄膜トランジスタのソース電極の電圧を変化させる第２電圧印加手段とを備え、第１電圧印加手段および第２電圧印加手段の共働により、上記電位差を発生させるようにしてもよい。
【００４０】
本発明の光電変換装置は、さらに、上記薄膜トランジスタのオンオフを制御する駆動回路が、上記画素部外に設けられ、上記光電変換量検出手段は、上記駆動回路が薄膜トランジスタをオンにしたときに、上記補助容量に蓄積された電荷を一時的に捕捉する容量と、該容量の電荷に基づいて上記光電変換量を検出する検出回路とを備え、上記検出回路および容量が、上記開放手段を兼ねている構成であってもよい。
【００４１】
上記の構成によれば、駆動回路は、感光性半導体層が光を受光するときには、薄膜トランジスタをオフにして上記非導通状態にすることができる。また、電荷が補助容量に充電された状態で、駆動回路が薄膜トランジスタをオンにすることで、補助容量の電荷を光電変換量検出手段の容量に捕捉させることができる。この捕捉された電荷に基づいて検出回路が光電変換量を検出する。
【００４２】
一方、上記検出回路および容量が上記開放手段を兼ねているので、感光性半導体層が光を受光する前に、駆動回路が薄膜トランジスタをオンにすれば、補助容量に例えば残留していた電荷を光電変換量検出手段の容量に捕捉させることができる。したがって、光の受光時に補助容量の電荷を０にしておくことができる。
【００４３】
また、光電変換量検出手段の構成要素に開放手段を兼ねさせたことで、光電変換装置の構成の簡素化を図ることができる。
【００４４】
本発明の光電変換装置では、上記薄膜トランジスタのゲート電極に負電圧を印加することによって、受光時の薄膜トランジスタを上記非導通状態とする駆動回路を、上記画素部外に設けてもよい。
【００４５】
薄膜トランジスタの非導通状態で光を照射すると、感光性半導体層に光電流が誘起され、ソース電極−ドレイン電極間に、照射光により誘起された電子正孔の数、すなわち照射光の光量に応じたドレイン電流が流れる。また、光非照射時には、ドレイン電流は極めて小さい。また、光照射時のドレイン電流および光非照射時のドレイン電流は、ともに、ゲート電極に負電圧を大きくするほど減少していき、やがて飽和する。
【００４６】
したがって、光照射時のドレイン電流と光非照射時のドレイン電流との差もまた、ゲート電極に負電圧を大きくするほど大きくなり、やがて飽和する。
【００４７】
結局、薄膜トランジスタのゲート電極に負電圧を印加して光照射時のドレイン電流を所定の時間蓄積すると、光非照射時のドレイン電流の蓄積による光電変換量を基準としたときに、その差を大きくすることができる。これにより、ダイナミックレンジの大きな光電変換装置を得ることができる。
【００４８】
本発明の光電変換装置は、さらに、上記感光性半導体層が受光する画像情報を含んだ光の元になる光を出射する光源と、上記光電変換量検出手段が上記光電変換量を検出する間、上記光源の光出射を停止する制御手段と、を備えていてもよい。
【００４９】
上記の構成によれば、光電変換素子の光電変換量を検出する間、制御手段が光源の光出射を停止するので、１次元的または２次元的に配列された光電変換素子が光を受光することはない。
【００５０】
これにより、光電変換量検出手段が検出対象としている光電変換素子以外の光電変換素子において、薄膜トランジスタのオフ抵抗が受光によって下がり、リーク電流が発生する現象を防止することができる。したがって、１次元的または２次元的に配列された複数の薄膜トランジスタの各ソース電極と光電変換量検出手段とを接続する構成を採用しても、上記リーク電流を検出してしまうことがないので、光電変換量の誤検出を無くすことができる。
【００５１】
本発明の情報出力装置は、上記の光電変換装置を備え、光電変換装置に照射された光に含まれる画像情報に対応する信号を、光電変換装置が検出した光電変換量に基づいて生成し出力することを特徴としている。
【００５２】
これにより、光電変換装置の構成によって得られる上述の各種効果（小型化、製造プロセスの簡素化、高解像度等）を有する情報出力装置を提供することができる。この情報出力装置には、パーソナルコンピュータ、ファクシミリ装置、画像形成装置などの各種情報処理装置に対して画像情報を出力するラインセンサ、２次元イメージセンサ、スキャナ等が含まれる。
【発明の効果】
【００５３】
本発明の光電変換量検出方法は、感光性半導体層を有する薄膜トランジスタのドレイン電極に接続された補助容量の電荷を光の受光前に開放しておき、上記薄膜トランジスタを非導通状態にして感光性半導体層が上記光を受光したときに発生する電荷を上記補助容量に充電する充電工程と、上記充電工程後に、上記補助容量の電荷に基づいて、上記光電変換量を検出する光電変換量検出工程と、を備えている。
【００５４】
これにより、補助容量の電荷を光の受光前に開放して０にしておくので、該補助容量には、光の受光によって発生した電荷のみが充電される。よって、光電変換量検出工程において、補助容量に充電された電荷に基づいて光電変換量を精度良く検出することができる。
【００５５】
また、このように補助容量に充電された電荷を検出することにより、光電変換量を検出することができるので、電荷を蓄積するための補助容量を薄膜トランジスタのドレイン側に１つ設けるだけで済む。したがって、光電変換量を検出するための回路の構造を簡素にすることができる。
【００５６】
しかも、補助容量は、薄膜トランジスタのドレイン電極に接続されているので、薄膜トランジスタの製造プロセスを利用して製造することができる。
【００５７】
このように、光電変換素子の構成を簡素化することで、光電変換素子を小さくすることができるとともに、光電変換素子を備えたフォトセンサ自体を小さくすることが可能となる。また、光電変換素子を１次元的または２次元的に配列させた画素構造をも小さくすることができるので、画素の縮小による高解像度化が可能となる。
【００５８】
本発明の光電変換装置は、感光性半導体層を有する薄膜トランジスタを含む光電変換素子が１次元的または２次元的に配列された画素部と、上記光電変換素子の光電変換量を検出する検出部が画素部外に設けられた光電変換装置において、上記画素部には、非導通状態にした薄膜トランジスタの感光性半導体層が光を受光したときに発生する電荷を充電する補助容量が、上記薄膜トランジスタのドレイン電極に接続されて設けられ、上記検出部には、上記補助容量に充電された電荷に基づいて、上記光電変換量を検出する光電変換量検出手段が設けられている。
【００５９】
これにより、画素部には、主要構成として、感光性半導体層を備えた薄膜トランジスタの他に、感光性半導体層が光を受光したときに発生する電荷を充電する補助容量を設けておくだけでよいので、画素部の構造を簡素化することができる。またこの画素部の構造は、表示用ＴＦＴパネルと同じなので、表示用ＴＦＴパネルの製造プロセスを利用してフォトセンサを製造することができる。
【００６０】
したがって、本発明の光電変換装置の構成は、製造プロセスの簡略化を図ることも可能となる。さらに、光電変換量検出方法について既に説明したとおり、画素部の構造を簡素化できることにより、光電変換素子を備えたフォトセンサの小型化および高解像度化の効果を得ることもできる。
【００６１】
なお、補助容量は、薄膜トランジスタのドレイン電極に接続されているので、薄膜トランジスタの製造プロセスを利用してフォトセンサを製造することができる。
【発明を実施するための最良の形態】
【００６２】
〔実施の形態１〕
本発明の一実施形態について、図１ないし図６を用いて説明すれば以下の通りである。本発明の光電変換装置は、後述する光電変換素子（フォトセンサ）を２次元に配置することにより２次元イメージセンサ（情報出力装置）に組み込むことができる。２次元イメージセンサは、原稿に対する機械的走査を必要とすることなく、パソコンやファクシミリ装置などに原稿の画像を入力するために使用されるものである。以下、本実施の形態では、２次元イメージセンサに使用される光電変換装置について、具体的に説明する。
【００６３】
図２は、２次元イメージセンサ（以下、本装置と称する）の概略構成ブロック図を示し、図３は、本装置の概略を示す斜視図である。
【００６４】
本装置は、図２に示すように、光電変換部としてのセンサ基板（特許請求の範囲に記載の画素部）２０，コントロール・通信部２４（特許請求の範囲に記載の制御手段），駆動部２８，検出部（特許請求の範囲に記載の検出部）２９を含んでいる。
【００６５】
センサ基板２０は、ガラス基板などの後述する絶縁性基板９（図４）上に複数の画素（図示せず）をマトリクス状に配列している。なお、１画素に１つの光電変換素子（フォトセンサ）が形成された画素の構造については、図４等に基づいて後述する。
センサ基板２０の外周には、複数の駆動ＩＣ１９…（特許請求の範囲に記載の駆動回路）と、複数の検出ＩＣ（特許請求の範囲に記載の光電変換量検出手段）２５…とが接続されている。
【００６６】
駆動ＩＣ…１９は、センサ基板２０に画素毎に設けられた光電変換素子（後述するＴＦＴ７）を駆動するものであって、センサ基板２０に設けられたゲートライン２２…に接続されている。ゲートライン２２…のライン数は、センサ基板２０の大きさや、画素ピッチにもよるが、数百〜数千ラインであり、これらゲートライン２２…を、複数個の駆動ＩＣ１９…で分担している。この場合、１つの駆動ＩＣ１９の出力数は、例えば数百となる。
【００６７】
これら各駆動ＩＣ１９は、駆動プリント基板２１に実装されており、各駆動ＩＣ１９と駆動プリント基板２１とで、駆動部２８を構成している。
【００６８】
駆動プリント基板２１は、コントロール・通信部（光照射制御手段）２４に接続されており、駆動ＩＣ１９の制御及びコントロール・通信部２４とのインターフェイスを行う回路を搭載している。
【００６９】
一方、検出ＩＣ２５は、センサ基板２０に設けられたＴＦＴ７が駆動した結果得られた、センサ基板２０からの出力を検出するものである。各検出ＩＣ２５は、センサ基板２０のデータライン２３…に接続されている。データライン２３…のライン数も、センサ基板２０の大きさや、画素ピッチによるが、数百〜数千ラインであり、これらデータライン２３…からの出力の検出を、複数個の検出ＩＣ２５…で分担している。１つの検出ＩＣ２５の入力数は、例えば数百となる。
【００７０】
これら各検出ＩＣ２５は、検出プリント基板（画像情報出力手段）２６に実装されており、各検出ＩＣ２５と検出プリント基板２６とで、検出部（検出手段）２９を構成している。
【００７１】
検出プリント基板２６は、コントロール・通信部２４と接続されており、検出ＩＣ２５の制御及びコントロール・通信部２４とのインターフェイスを行う回路を搭載している。
【００７２】
コントロール・通信部２４は、ＣＰＵやメモリ等、センサ基板２０のライン読み出し走査やフレーム周期と同期を持たない信号を扱う回路が搭載された構成で、外部回路との通信及び、光電変換装置全般の制御を行うものである。
【００７３】
また、センサ基板２０は、図４にも示すように、絶縁性基板９の画素を有する面とは反対側の面にバックライトユニット１８を配している。バックライトユニット１８は、ＬＥＤ、光導光板、光拡散板より構成される。なお、ＬＥＤの点燈・消灯は、コントロール・通信部２４により制御される。
【００７４】
上記構成の本装置は、図３に示すように、駆動プリント基板２１および検出プリント基板２６がバックライトユニット１８のセンサ基板２０とは反対側の面に入り込むようにして設けられている。この場合、駆動ＩＣ１９および検出ＩＣ２５は、センサ基板２０およびバックライトユニット１８の一体化された側面に対して断面略コの字状に形成されている。このような構成にすることで、本装置の小型化を図っている。
【００７５】
また、上記の本装置においては、センサ部分となるセンサ基板２０の所定の領域に、透明な保護膜３が形成され、センサ基板２０表面が保護されるようになっている。
【００７６】
図１に、本発明の光電変換装置における１画素分の回路構成を示す。
この回路構成は、センサ基板２０と検出ＩＣ２５とに大別される。ただし、検出ＩＣ２５は、１画素毎に設けられているのではなく、図２および図１１に示すように、１列に並ぶ複数の画素に対し共通に設けられている。また、バックライトユニット１８は、センサ基板２０の下側に位置しているが、本図面では、説明の便宜上センサ基板２０から離れた位置に図示する。
【００７７】
ＴＦＴ７は、後で詳述するように、画素選択トランジスタとフォトセンサを一体化した構成を有し、上記光電変換素子として機能する。ＴＦＴ７のソース電極Ｓはデータライン２３に、ドレイン電極Ｄは補助容量１７に、ゲートはゲートライン２２にそれぞれ接続されている。
【００７８】
センサ基板２０に設けられた補助容量１７を構成する電極のうちＴＦＴ７のドレイン電極Ｄに接続された電極とは反対側の電極には、ＣＳ電極駆動部（特許請求の範囲に記載の第１電圧印加手段）４０が接続されている。このＣＳ電極駆動部４０によりＴＦＴ７のドレイン側に電圧を印加させ、ソース側の電圧をＶｒｅｆすることにより、ＴＦＴ７のソースードレイン間に電位差を設けて、ＴＦＴ７の受光時のオフ抵抗を通して補助容量１７に充電を行う。
【００７９】
ＴＦＴ７は、そのゲートに、駆動ＩＣ１９より発生された、ＴＦＴ７のオン・オフを制御するゲート駆動信号がゲートライン２２を通って与えられるとオンする。ＴＦＴ７がオンすることで、補助容量１７に蓄積された電荷が、データライン２３を通って、検出ＩＣ２５に入力する。
【００８０】
検出ＩＣ２５は、内部に、積分アンプ３３、ローパスフィルタ３４、増幅アンプ３５、サンプルホールド回路３６等を、検出ＩＣ２５が検出するライン数分備え、サンプルホールド回路３６の後段に、アナログマルチプレクサ３７とＡ／Ｄ（アナログ／デジタル）変換回路３８とコントロール部３１とを１つずつ備えている。なお、アナログマルチプレクサ３７とＡ／Ｄ変換回路３８については、Ａ／Ｄの変換スピードアップ、コストダウン等を考慮して、数十ライン毎に１セットを備えるようにしてもよい。
また、この検出ＩＣ２５では、各構成回路のオフセット及びノイズを除去するために、ニ重相関サンプリングを行うようになっている。
【００８１】
このような構成の検出ＩＣ２５において、データライン２３を通って検出ＩＣ２５に入力した補助容量１７の電荷は、まず、負入力として積分アンプ３３に入力され、これにて、積分アンプ３３からは、入力した電荷に比例した電位が出力される。なお、積分アンプ３３の正入力には、基準電圧（Ｖｒｅｆ）を出力する基準電圧部（特許請求の範囲に記載の第２電圧印加手段）３２が接続されている。積分アンプ３３の出力は、ノイズを低減するために設けられたローパスフィルタ３４を通って増幅アンプ３５に入力し、所定倍に増幅されて出力される。
【００８２】
そして、増幅アンプ３５の出力は、サンプルホールド回路３６に入力して一旦保持され、保持された値は、アナログマルチプレクサ３７の複数入力の１入力に出力される。アナログマルチプレクサ３７の出力は次段のＡ／Ｄ変換回路３８にてアナログデータからデジタルデータに変換され、画像データとして、コントロール部３１を介して検出プリント基板２６に出力される。コントロール部３１は、検出ＩＣ２５の制御、及び検出プリント基板２６のインターフェイスを行うものである。
【００８３】
また、上記積分アンプ３３の出力と負入力との間には、補助容量１７の電荷を一時的に保持する帰還容量３９が接続されている。この帰還容量３９に並列にリセットスイッチ３０が設けられており、リセットスイッチ３０は、検出ＩＣ２５のコントロール部３１の出力によりオンオフ制御される。積分アンプ３３および帰還容量３９は、後で詳述するように、補助容量１７の電荷を開放する開放手段としての役割も担っている。
【００８４】
図４は、センサ基板２０の画素毎に設けられたＴＦＴ７（特許請求の範囲に記載の薄膜トランジスタ）の構成を示す概略構成断面図である。ＴＦＴ７は、基本的には、逆スタガー型薄膜トランジスタ（ＴＦＴ）の構成となっている。但し、ＴＦＴ７に、上部ゲート電極を光透過性の材質で形成したスタガー型薄膜トランジスタの構成を採用してもよい。
【００８５】
図４に示すＴＦＴ７においては、ガラス等からなる絶縁性基板（透明基板）９上にクロム（Ｃｒ）等からなるボトムゲート電極（以下、ゲート電極と呼ぶ）１１が形成されており、このゲート電極１１および絶縁性基板９を覆うように、窒化シリコン（ＳｉＮ）からなるボトムゲート絶縁膜（保護層）１３が形成されている。
【００８６】
上記ゲート電極１１上には、ゲート電極１１と対向する位置にｉ型アモルファス・シリコン（ｉ−ａ−Ｓｉ）で形成された感光性半導体層（特許請求の範囲に記載の感光性半導体層。以下、単に半導体層と呼ぶ）１２が形成されており、この半導体層１２を挟んで、該半導体層１２上に所定の間隔を有して相対向する位置にソース電極１０およびドレイン電極１５が形成されている。
【００８７】
ソース電極１０及びドレイン電極１５は、それぞれｎ＋シリコン層４を介して半導体層１２と接続されている。さらに、ソース電極１０およびドレイン電極１５の上部には、絶縁保護膜（絶縁膜）１４が形成されている。これらによりＴＦＴ７が形成されている。
【００８８】
また、ＴＦＴ７のドレイン電極１５側には、ＴＦＴ７と絶縁性基板９を共通にする補助容量（特許請求の範囲に記載の補助容量）１７が形成されている。補助容量１７においては、ゲート電極１１と同様に、上記絶縁性基板９上にクロム（Ｃｒ）等からなる下側電極１６ａが形成されており、上記ボトムゲート絶縁膜１３によって覆われている。電荷蓄積容量電極１６ａの対向位置には、ボトムゲート絶縁膜１３を介して上側電極１６ｂが形成され、ドレイン電極１５と接続されている。なお、上側電極１６ｂも上記絶縁保護膜１４によって覆われている。
【００８９】
そして、ＴＦＴ７と補助容量１７との間には、ボトムゲート絶縁膜１３，ドレイン電極１５，絶縁保護膜１４において、前述のバックライトユニット１８が発する光２（照射光）を透過する領域として、開口部６が設けられている。開口部６は、不透明なメタル配線やメタル電極が存在しない領域であり、透明となっている。
【００９０】
また、ＴＦＴ７および補助容量１７をさらに覆うように、絶縁保護膜１４の上に絶縁保護膜５が形成されている。そして、絶縁性基板９から絶縁保護膜５までによってセンサ基板２０（光電変換部）が形成されている。さらに、センサ基板２０を覆うように保護膜３が形成されている。そして、保護膜３のセンサ基板２０とは反対側の面には、バックライトユニット１８からの光２を照射すべき原稿１が密着して載置される。
【００９１】
上記の構成による本装置の動作においては、図１および図４に示すように、バックライトユニット１８から光２が出射され、この光２が開口部６を透過し、原稿１に反射して、ＴＦＴ７に設けられた感光性を有する半導体層１２に入射する。
【００９２】
そして、ＴＦＴ７は、ゲート電極１１に印加する電圧を上記駆動ＩＣ１９により制御することにより、導通状態と非導通状態を制御することができる。例えば、ＴＦＴ７のゲート電極１１に正電圧を印加すると、半導体層１２にｎチャンネルが形成され、ここで、ソース電極１０−ドレイン電極１５間に電圧を印加すると、ソース電極１０とドレイン電極１５間に電流が流れる。
【００９３】
ここで、図６にドレイン電流がゲート電圧の変化によってどのように変わるかを、光照射時の曲線Ｉ１および光非照射時の曲線Ｉ２によって示す。ただし、ＴＦＴ７は非導通状態（ゲート電極に負電圧を印加した状態）とする。
【００９４】
曲線Ｉ１に示すように、ＴＦＴ７が非導通状態での光照射時には、半導体層１２に光電流が誘起され、ソース電極１０−ドレイン電極１５間に、照射光により誘起された電子正孔の数、すなわち照射光の光量に応じたドレイン電流が流れる。このときのドレイン電流は、例えば、１０-1１Ａ（アンペア）を上回っている。これに対し、光非照射時には、曲線Ｉ２で示すように、ドレイン電流は極めて小さく、例えば、１０-14Ａ程度にすることができる。
【００９５】
光照射時のドレイン電流（Ｉ１）および光非照射時のドレイン電流（Ｉ２）は、ともに、ゲート電極に負電圧を大きくするほど減少していき、やがて飽和する。したがって、光照射時のドレイン電流と光非照射時のドレイン電流との差もまた、ゲート電極に負電圧を大きくするほど大きくなり、やがて飽和する。
【００９６】
結局、薄膜トランジスタのゲート電極に負電圧を印加して光照射時のドレイン電流を所定の時間蓄積すると、光非照射時のドレイン電流の蓄積による光電変換量を基準としたときに、その差を大きくすることができる。これにより、ダイナミックレンジの大きな光電変換装置を得ることができる。
【００９７】
より具体的には、補助容量１７の電荷を一旦開放し、光照射時のドレイン電流と、光非照射時のドレイン電流によって、電荷をソース側より補助容量１７へ所定の時間充電し、充電後に補助容量１７の電荷を検出ＩＣ２５で検出することにより、その差をより大きく取る事ができ、ダイナミックレンジの大きな光電変換装置を得ることができる。
【００９８】
次に、図１および図５を参照しながら、時間を追って、上記構成の本装置各部の動作を説明する。図５は、本装置における各部のタイムチャートを波形Ａ〜Ｈによって示している。ここで本タイムチャートでは、繰り返し簡易な方法で光電変換量を求めることができることを説明するため、また動作と動作の繋がりをわかり易く説明するために２回の動作を区間を分けて説明する。
【００９９】
なお、このタイムチャートでは、説明する便宜上、区間１の時間ｔ１以前に補助容量１７には電荷は存在しないとし、また波形ＤのＣＳ電極駆動電圧をＶ２、波形ＥのＴＦＴ７のドレイン電圧をＶｒｅｆにしている。
（１）区間１の時間ｔ１〜ｔ３
波形Ｂに示すように、区間１の時間ｔ１で積分アンプ３３のリセットスイッチ３０がオンからオフされ、積分アンプ３３のリセットが解除される。
【０１００】
波形Ｃに示すように、時間ｔ２でゲート駆動信号がオンされ、ＴＦＴ７がオンすると、ゲートからドレインＤとソースＳヘ電荷が漏れ込むフィードスルー現象が生じ、漏れ込んできた電荷（正孔）により、波形Ｆに示すように積分アンプ３３の出力は下降する。フィードスルー現象は、ＴＦＴ７では、ゲートとドレインＤとの間、及びゲートとソースＳとの間に、ゲートとオーバーラップする部分（図４参照）があり、該オーバーラップ部分に寄生容量４１が存在しているために起こる。
【０１０１】
波形Ｆに示すように、積分アンプ３３の出力が、時間ｔ３で時間ｔ１時よりも値Ｗ１下降しているのは、フィードスルー現象の影響である。また、このとき、積分アンプ３３の出力は、センサ基板２０のデータライン２３の時定数により、立ち下がりが遅れることとなる。
【０１０２】
波形Ｇに示すように、積分アンプ３３の出力が入力されるローパスフィルタ３４の出力は、時間ｔ２から積分アンプ３３の出力値に向かって時定数を持って下降していく。この下降幅は、最終的に値Ｗ１になる。
【０１０３】
波形Ｈに示すように、ローパスフィルタ３４の出力が入力される増幅アンプ３５の出力は、積分アンプ３３の出力値×Ｇ（ゲイン）に向かって下降していく。この下降幅は最終的に値Ｗ１×Ｇになり、この値を時間ｔ３（波形Ａに示すサンプルホールド信号におけるパルス出力のタイミング）でサンプルホールドする。この値Ｗ１×Ｇがフィードスルー信号成分である。このように区間１においてもサンプルホールドすることとしたのは、回路の動作として、後述する区間２と同一のタイミングで動いていることを前提としているためである。
【０１０４】
また、波形Ｄに示すように、ＣＳ電極駆動部４０の電圧は本実施例においては、２値の電圧（Ｖ２，Ｖ３）をとるがｔ１〜ｔ３においては、Ｖ２の値をとる。Ｖ２とＶ３の関係は、Ｖ２＞Ｖ３である。このＶ２、Ｖ３は、補助容量１７の容量結合により、ＴＦＴ７のドレインＤと接続されており、ＴＦＴ７のオフ時に、波形Ｄの時間ｔ６に示すようにＣＳ電極駆動電圧をＶ２からＶ３へ下降させると、波形Ｅの時間ｔ６〜ｔ１’に示すようにＴＦＴドレイン電圧も相対的にＶ２−Ｖ３の電位差分（Ｗ３）下降する。
【０１０５】
なお、ＶｒｅｆとＶ２、Ｖ３との大小関係は、必ずしも、Ｖ２＞Ｖｒｅｆ＞Ｖ３であるとは限らない。これは、コンデンサによる容量結合なので、すなわち、Ｖ２とＶ３の電位差でＶｒｅｆの電位差を作るので、補助容量への充電量、ＬＳＩの動作電圧などにより、大小関係が決まるからである。
【０１０６】
（２）区間１の時間ｔ４〜ｔ６
波形Ｂに示すように、区間１の時間ｔ４で積分アンプ３３のリセットスイッチ３０がオフからオンされると、積分アンプ３３の帰還容量３９がショートされ、波形Ｆに示すように積分アンプ３３の出力は、基準電圧（Ｖｒｅｆ）になる。この為、波形Ｇおよび波形Ｈに示すようにローパスフィルタ３４および増幅アンプ３５の出力もＶｒｅｆになる。なお、波形Ｅに示すように、ＴＦＴ７のドレイン電圧もＶｒｅｆを維持する。
【０１０７】
また、時間ｔ４以前に、ゲート駆動信号がオンの状態で、積分アンプ３３が、その作用（仮想短絡）によって電荷を全て帰還容量３９に引っ張ってくるから、補助容量１７は、電荷が開放された状態（電圧ｖｒｅｆに対して電荷が０）となる。したがって、積分アンプ３３および帰還容量３９は、光の照射前に補助容量１７の電荷を開放する開放手段として機能する。上記のようにＴＦＴ７のドレイン電圧がＶｒｅｆになっているのは、ＴＦＴ７のドレイン側で発生した電荷が積分アンプ３３の帰還容量３９に全て移動するからである。
【０１０８】
なお、積分アンプ３３は、リセットスイッチ３０がオン／オフによらず、入力端子上の電荷を、帰還容量に３９に引っ張って来るように動作する。但し、帰還容量３９の電荷を０にするには、リセットスイッチ３０をオンする。
【０１０９】
また、説明の便宜上、区間１の時間ｔ１以前に補助容量１７には電荷は存在しないと仮定したが、上記のとおり、補助容量１７に電荷が存在していたとしても、ゲート駆動信号がオンの状態で、時間ｔ４にてリセットスイッチ３０をオフからオンにすることによって、補助容量１７の電荷を０にすることができる。
【０１１０】
波形Ｃに示すように、時間ｔ５でＴＦＴ７のゲート駆動信号がオフされると、ＴＦＴ７の主にゲートとソースＳとの間の寄生容量４１によるフィードスルー現象により、電荷（電子）が、積分アンプ３３の帰還容量３９に流れ込むが、波形Ｂに示すように積分アンプ３３はリセット状態（オンの状態）のため、流れ込んで来た電荷は消滅する。これに対して、ＴＦＴ７の主にゲートとドレインＤとの間の寄生容量４１によるフィードスルー現象により、電荷（電子）が、補助容量１７に流れ込み、波形Ｅに示すようにＴＦＴ７のドレイン電圧は、Ｗ２だけ下降する。また、ゲート駆動信号がオフ状態なので、補助容量１７の電荷が積分アンプ３３に引っ張られることもない。
【０１１１】
次いで、波形Ｄに示すように時間ｔ６でＣＳ電極駆動部（特許請求の範囲に記載の第１電圧印加手段）４０の電圧がＶ２から、Ｖ３（特許請求の範囲に記載の電圧の変化）に降圧されると、それに伴いドレインＤの電位が、値Ｗ３下降する。
【０１１２】
時間ｔ６において、ＴＦＴ７に光２がバックライト（特許請求の範囲に記載の光源）１８により所定の時間照射されると、光電流により、補助容量１７に、ＴＦＴ７のソースＳ側から電荷が流れ補助容量１７に電荷が蓄積される（特許請求の範囲に記載の充電工程；充電量は光の受光量によって異なる）。それに伴ってＴＦＴ７のドレイン電圧は上昇する（区間１のｔ６〜区間２のｔ１（波形Ｅの破線））。また、光２が照射されないＴＦＴ７では、光電流が発生しないため、補助容量１７に電荷は流れ込まず、ＴＦＴ７のドレイン電圧も変化しない（区間１のｔ６〜区間２のｔ１’（波形Ｅの実線））。
【０１１３】
上述の光電流による補助容量１７への電荷の充電は、ＴＦＴ７のドレイン側の電圧を、Ｖｒｅｆから変化させ、ＴＦＴ７のソースＳ−ドレインＤ間に発生した電圧差により、ＴＦＴ７の受光時のオフ抵抗を通して、補助容量１７へ電荷を充電するようにしている。
【０１１４】
上記Ｖ２−Ｖ３の電位差を大きくすれば、ＴＦＴ７のドレインＤとソースＳ間の電位差も大きくなり、光２が照射された場合に、ＴＦＴ７を流れる電荷量を増やすことが出来る。これにより、光２が照射された画素と、光２が照射されない画素との充電量の差（充電差）をより大きく出来る。さらに、Ｖ２−Ｖ３の電位差を大きくする事により、光２が照射されない画素と、光２が照射される画素との一定量の充電差を作るのに要する光２の照射時間を短くする事が出来る。
【０１１５】
（３）区間２の時間ｔ１’〜ｔ３’
波形Ｂに示すように、区間２の時間ｔ１’で積分アンプ３３のリセットスイッチ３０がオンからオフされ、補助容量１７に蓄積された電荷を帰還容量３９に引っ張る前準備として積分アンプ３３のリセットが解除される。また、ＣＳ電極駆動電圧がＶ３よりＶ２に昇圧されると、補助容量１７の電圧は、値Ｗ３上昇する。
【０１１６】
また、波形Ｃに示すように、時間ｔ２’でゲート駆動信号がオンされ、ＴＦＴ７がオンすると、ゲートからドレインＤとソースＳヘ電荷が漏れ込むフィードスルー現象が生じ、漏れ込んできた電荷（正孔）により、波形Ｆに示すように、積分アンプ３３の出力は下降する。このとき、区間１の時間ｔ５、区間１のｔ６〜区間２のｔ１’で補助容量１７に注入された電荷（電子）もソースＳ側へ流れ、帰還容量３９に引っ張られて蓄積される。
【０１１７】
この時間ｔ２’で、ＴＦＴ７のドレイン電圧がＶｒｅｆになり、次の光照射に備えて補助容量１７の電荷が開放された状態となる。言い換えると、ＴＦＴ７のドレイン電圧をＶｒｅｆにするように、積分アンプ３３が、補助容量１７に蓄積された電荷（電子）を、全て帰還容量３９に引っ張ってくる。
【０１１８】
ここで、時間ｔ２’〜ｔ５’における波形Ｆに示すように、光２が当たるＴＦＴ７（画素）と光２が当たらないＴＦＴ７（画素）とで、積分アンプ３３の出力の下降幅が異なる。これは、区間１の時間ｔ５、区間１のｔ６〜区間２のｔ１’で補助容量１７に注入された電荷量が、ＴＦＴ７への光２の照射の状況により異なるためである。
具体的には、光２が当たらないＴＦＴ７の場合、フィードスルー現象に起因する電荷（ｔ５での電子と、ｔ２’での正孔）のみが帰還容量３９に引っ張られて蓄積されるのに対し、光２が当たるＴＦＴ７の場合、フィードスルー現象に起因する電荷（ｔ５での電子と、ｔ２’での正孔）と、光電流によって補助容量１７に注入された電荷（正孔）が合算され、帰還容量３９に蓄積される電荷量に違いが生じる。
【０１１９】
この結果、波形Ｆの時間ｔ２’〜ｔ５’において実線にて、光２が当たらないＴＦＴ７に接続された積分アンプ３３の出力を示すように、積分アンプ３３の出力はＶｒｅｆから僅かに下降するのに対し、破線にて光２が当たるＴＦＴ７に接続された積分アンプ３３の出力を示すように、その出力はさらにＷ４下降する。すなわち、光２が当たっていたＴＦＴ７の積分アンプ３３の出力と、光２が当たっていないＴＦＴ７の積分アンプ３３の出力にはＷ４（ｔ３’）の差が出る。
【０１２０】
なお、積分アンプ３３は反転増幅回路なので、ｔ６〜ｔ１’におけるＴＦＴ７のドレイン電圧の高い方（破線）の波形Ｅは、ｔ２’〜ｔ５’における積分アンプ３３の出力では、出力の低い方（破線）の波形Ｆとなる。
【０１２１】
この下降は、波形Ｈに示すように最終的に、増幅アンプ３５の出力として値Ｗ４×Ｇになり、この値を時間ｔ３’（波形Ａに示すサンプルホールド信号におけるパルス出力のタイミング）でサンプルホールド回路３６によりサンプルホールドする（光電変換量検出手段）。このサンプルホールドした値が、光２が照射された画素と、光２が照射されていない画素の検出値の差となる。この値をアナログマルチプレクサ３７、Ａ／Ｄ変換回路３８、コントロール部３１を介して光電変換量として出力する。
【０１２２】
（４）区間２の時間ｔ４’〜ｔ５’
波形Ｂに示すように、区間２の時間ｔ４’で積分アンプ３３のリセットスイッチ３０がオフからオンされると、積分アンプ３３の帰還容量３９がショートされ、次の光照射に備えて帰還容量３９の電荷を０にする。また、これに伴って、積分アンプ３３の出力は、基準電圧（Ｖｒｅｆ）に復帰する。この為、波形Ｇ及び波形Ｈに示すようにローパスフィルタ３４および増幅アンプ３５の出力もＶｒｅｆに復帰する。
【０１２３】
次に、波形Ｃに示すように、時間ｔ５’でゲート駆動信号がオフされると、ＴＦＴ７の主にゲートとソースＳとの間の寄生容量４１によるフィードスルー現象により、電荷（電子）が、積分アンプ３３の帰還容量３９に流れ込むが、積分アンプ３３はリセット状態のため、流れ込んで来た電荷は消滅する。
【０１２４】
これに対して、ＴＦＴ７の主にゲートとドレインＤとの間の寄生容量４１によるフィードスルー現象により、電荷（電子）が、補助容量１７に流れ込み、波形Ｅに示すように、ＴＦＴドレイン電圧は、Ｗ２だけ下降する。次いで、波形Ｄに示すように時間ｔ６’でＣＳ電極駆動電圧がＶ２から、Ｖ３に降圧されると、それに伴いドレインＤの電位が、Ｗ３の全体を下降する。
【０１２５】
このように、補助容量１７の電荷開放と帰還容量３９のリセットが完了した時間ｔ６’において、ＴＦＴ７に光２が所定の時間照射されると、光電流により、補助容量１７に、ＴＦＴ７のソースＳ側から電荷が流れ、それに伴ってＴＦＴ７のドレイン電圧は上昇する（区間２のｔ６’〜（波形Ｅの破線））。また、光が照射されないＴＦＴ７では、光電流が発生しないため、補助容量１７に電荷は流れ込まず、ＴＦＴ７のドレイン電圧も変化しない（区間２のｔ６’〜（波形Ｅの実線））。
【０１２６】
以上のように、区間１から区間２の動作を１回行うことにより、区間２の時間ｔ３’において光電変換量を１回検出することができる。また、実際の駆動においては区間２〜区間２の動作を繰り返すことにより、上記検出動作が繰り返され、時間ｔ３’において、光電変換量を連続して検出する事が出来る。
【０１２７】
なお、時間ｔ３’でサンプルホールドした値に基づいて光電変換量が検出される期間（時間ｔ１’〜ｔ６’）は、コントロール・通信部２４によりバックライト１８を制御し、光２の照射が行われないようにする。これは、以下のような理由による。
【０１２８】
図１１に示すように、あるライン（図１１では一番上のライン）の光電変換量を検出する場合、そのラインのゲート駆動信号をオンして補助容量１７から、積分アンプ３３が、自分自身の帰還容量３９に電荷を引っ張ってくるが、その時に他のラインのオフ状態のＴＦＴ７にも光が当たっていると、ＴＦＴ７のオフ抵抗が下がり、リーク電流が発生する。積分アンプ３３は、このリーク電流の電荷も帰還容量３９に引っ張ってくるので、正しい光電変換量が検出できなくなる。したがって、光電変換量の検出時には光を停止する。
【０１２９】
以上、本実施の形態では、図５に示すように、ＣＳ電極駆動電圧を時間ｔ６でローレベルにし、時間ｔ１’でハイレベルにすることにより、補助容量１７に電荷を充電しているが、逆にＣＳ電極駆動電圧を時間ｔ６でハイレベルにし、時間ｔ１でローレベルにするような逆方向の駆動を行っても補助容量１７に電荷を充電することができる。但し、この場合、時間ｔ５でのゲート駆動信号のオフによるフィードスルー信号成分と逆の電荷の充電となり、補助容量１７に充電される電荷量は、図５の場合に比べて小さくなる。
【０１３０】
〔実施の形態２〕
本発明の他の実施の形態について、以下に説明する。なお、説明の便宜上、前記実施の形態にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０１３１】
本実施の形態に係る２次元イメージセンサ（本装置）における１画素分の回路構成は、実施の形態１（図１）と同じである。
実施の形態１との相違点は、図７に示すように、基準電圧部３２の電圧が２値（ＶｒｅｆおよびＶ１）をとり、ＣＳ電極駆動部４０が補助容量１７に印加するＣＳ電極駆動電圧が、一定で変化しない点である。
【０１３２】
本実施の形態では、ＴＦＴ７のソース側の電圧をＶｒｅｆより変化させ、ＴＦＴ７のソース―ドレイン間に発生した電圧差により、ＴＦＴ７の受光時のオフ抵抗を通して補助容量１７に充電を行うようになっている。
【０１３３】
以下、図８のタイムチャートを参照しながら、時間を追って、本装置各部の動作を説明する。図８は、本装置における各部のタイムチャートを波形Ｉ〜Ｐによって示している。なお、このタイムチャートでは、説明の便宜上、区間１の時間ｔ１以前に補助容量１７には電荷は存在しないとものする。
【０１３４】
（１）区間１の時間ｔ１〜ｔ４
波形Ｊに示すように、区間１の時間ｔ１で積分アンプ３３のリセットスイッチ３０がオンからオフされ、積分アンプ３３のリセットが解除される。
【０１３５】
波形Ｋに示すように、時間ｔ２でゲート駆動信号がオンされ、ＴＦＴ７がオンすると、ゲートからドレインＤとソースＳヘ電荷が漏れ込むフィードスルー現象が生じ、漏れ込んできた電荷（正孔）により、波形Ｎに示すように積分アンプ３３の出力は下降する。フィードスルー現象は、ＴＦＴ７では、ゲートとドレインＤとの間、及びゲートとソースＳとの間に、ゲートとオーバーラップする部分（図４参照）があり、該オーバーラップ部分に寄生容量４１が存在しているために起こる。
【０１３６】
波形Ｎに示すように、積分アンプ３３の出力が時間ｔ３で時間ｔ１時よりも値Ｗ５下降しているのは、フィードスルー現象の影響である。また、このとき、積分アンプ３３の出力は、センサ基板２０のデータライン２３の時定数により、立ち下がりが遅れることとなる。
【０１３７】
波形Ｏに示すように、積分アンプ３３の出力が入力されるローパスフィルタ３４の出力は、時間ｔ２より、積分アンプ３３の出力値に向かって時定数を持って下降していく。この下降幅は、最終的に値Ｗ５になる。
【０１３８】
波形Ｐに示すように、ローパスフィルタ３４の出力が入力される増幅アンプ３５の出力は、積分アンプの出力値×Ｇ（ゲイン）に向かって下降していく。この下降幅は最終的に値Ｗ５×Ｇになり、この値を時間ｔ３（波形Ｉに示すサンプルホールド信号におけるパルス出力のタイミング）でサンプルホールドする。このサンプルホールドされた値がＴＦＴ７の寄生容量４１および補助容量１７からのフィードスルー信号成分である。
【０１３９】
次に、時間ｔ４で積分アンプ３３のリセットスイッチ３０がオフからオンされると、波形Ｎに示すように、アンプ３３の帰還容量３９がショートされ、波形Ｎに示すように、積分アンプ３３の出力は、基準電圧（Ｖｒｅｆ）になる。この為、波形Ｏおよび波形Ｐに示すようにローパスフィルタ３４および増幅アンプ３５の出力もＶｒｅｆになる。なお、波形Ｍに示すように、ＴＦＴ７のドレイン電圧もＶｒｅｆを維持する。
【０１４０】
（２）区間１の時間ｔ５〜ｔ６
波形Ｋに示すように、時間ｔ５でゲート駆動信号がオフされると、ＴＦＴ７の主にゲートとソースＳとの間の寄生容量４１によるフィードスルー現象により、電荷（電子）が、積分アンプ３３の帰還容量３９に流れ込むが、積分アンプ３３はリセット状態のため、流れ込んで来た電荷は消滅する。これに対して、ＴＦＴ７の主に、ゲートとドレインＤとの間の寄生容量４１によるフィードスルー現象により、電荷（電子）が、補助容量１７に流れ込み、波形Ｍに示すようにＴＦＴ７のドレイン電圧は、値Ｗ６だけ下降する。
【０１４１】
次いで、波形Ｌに示すように、時間ｔ６で基準電圧部３２の電圧がＶｒｅｆより高いＶ１に駆動される。これにより、波形Ｎ、波形Ｏ、波形Ｐに示すように、波形積分アンプ３３、ローパスフィルタ３４、増幅アンプ３５の出力は、Ｖ１に昇圧される。
【０１４２】
この時、ＴＦＴ７に光が照射されると、光電流により、補助容量１７に、ＴＦＴ７のソース側より電荷が流れ、それに伴って波形Ｍの破線にて示すように、ＴＦＴドレイン電圧は上昇する（区間１のｔ６〜区間２のｔ１’）。つまり、ＴＦＴ７のソース側の電圧をＶｒｅｆよりＶ１に高め、ＴＦＴ７のソース―ドレイン間（ドレイン電圧はＶｒｅｆより小さい）に発生した電圧差により、ＴＦＴ７の受光時のオフ抵抗を通して補助容量１７に充電を行うようになっている。
【０１４３】
また、光が照射されないＴＦＴ７では、光電流が発生しないため、補助容量１７の電荷は保持され、波形Ｍの実線にて示すように、ＴＦＴドレイン電圧も変化しない（区間１のｔ６〜区間２のｔ１’）。
【０１４４】
（３）区間２の時間ｔ１’〜ｔ７’
波形Ｌに示すように、区間２の時間ｔ１’で基準電圧部３２の電圧がＶ１より、Ｖｒｅｆに下降するように駆動される。これにより、波形Ｎ、波形Ｏ、波形Ｐに示すように、積分アンプ３３、ローパスフィルタ３４、増幅アンプ３５の出力は、Ｖｒｅｆに戻る。
【０１４５】
次に、波形Ｊに示すように、時間ｔ２’で積分アンプ３３のリセットスイッチ３０がオンからオフされ、補助容量１７に蓄積された電荷を帰還容量３９に引っ張る前準備として積分アンプ３３のリセットが解除される。続いて、波形Ｋに示すように、時間ｔ３’でゲート駆動信号がオンされ、ＴＦＴ７がオンすると、ゲートからドレインＤとソースＳヘ電荷が漏れ込むフィードスルー現象が生じ、漏れ込んできた電荷（正孔）により、波形Ｎに示すように、積分アンプ３３の出力は下降する。このとき、区間１の時間ｔ６〜区間２のｔ１’で、補助容量１７に注入された電荷（正孔）もソースＳ側へ流れ、帰還容量３９に引っ張られて蓄積される。
【０１４６】
この時間ｔ３’以降に、ＴＦＴ７のドレイン電圧がＶｒｅｆになり、次の光照射に備えて補助容量１７の電荷が開放された状態となる。言い換えると、ＴＦＴ７のドレイン電圧をＶｒｅｆにするように、積分アンプ３３が、補助容量１７に蓄積された電荷（電子）を、全て帰還容量３９に引っ張ってくる。
【０１４７】
ここで、時間ｔ３’〜ｔ５’における波形Ｎに示すように、光２が当たるＴＦＴ７（画素）と光２が当たらないＴＦＴ７（画素）とで、積分アンプ３３の出力の下降幅が異なる。これは、区間１のｔ５、区間１のｔ６〜区間２のｔ１’で補助容量１７に注入された電荷量が、ＴＦＴ７への光２の照射の状況により異なるためである。具体的には、光２が当たらないＴＦＴ７の場合、フィードスルー現象に起因する電荷（ｔ５での電子と、ｔ３’での正孔）のみが帰還容量３９に引っ張られて蓄積されるのに対し、光２が当たるＴＦＴ７の場合、フィードスルー現象に起因する電荷（ｔ５での電子と、ｔ３’での正孔）と、光電流によって補助容量１７に注入された電荷（正孔）が合算され、帰還容量３９に蓄積される電荷量に違いが生じる。
【０１４８】
この結果、波形Ｎの時間ｔ３’〜ｔ５’において実線にて、光２が当たらないＴＦＴ７に接続された積分アンプ３３の出力を示すように、積分アンプ３３の出力はＶｒｅｆから僅かに下降するのに対し、破線にて光２が当たるＴＦＴ７に接続された積分アンプ３３の出力を示すように、その出力はさらにＷ７下降する。
すなわち、光２が当たっていたＴＦＴ７の積分アンプ３３の出力と、光２が当たっていないＴＦＴ７の積分アンプ３３の出力にはＷ７（ｔ４’）の差が出る。
【０１４９】
この下降は、波形Ｐに示すように、増幅アンプ３５の出力で最終的に値Ｗ３×Ｇになり、この値を時間ｔ４’（波形Ｉに示すサンプルホールド信号におけるパルス出力のタイミング）でサンプルホールドする。このサンプルホールドされた値が、光が照射された画素と、照射されていない画素の検出値の差となる。
【０１５０】
続いて、波形Ｊに示すように、時間ｔ５’で積分アンプ３３のリセットスイッチ３０がオフからオンされると、アンプ３３の帰還容量３９がショートされ、次の光照射に備えて帰還容量３９の電荷を０にする。また、これに伴って、積分アンプ３３の出力は、波形Ｎに示すように、基準電圧（Ｖｒｅｆ）に復帰する。この為、波形Ｏおよび波形Ｐに示すように、ローパスフィルタ３４および増幅アンプ３５の出力もＶｒｅｆに復帰する。
【０１５１】
次に、波形Ｋに示すように、時間ｔ６’でゲート駆動信号がオフされると、ＴＦＴ７の主にゲートとソースＳとの間の寄生容量４１によるフィードスルー現象により、電荷（電子）が、積分アンプ３３の帰還容量３９に流れ込むが、積分アンプ３３はリセット状態のため、流れ込んで来た電荷は消滅する。
【０１５２】
これに対して、ＴＦＴ７の主にゲートとドレインＤとの間の寄生容量４１によるフィードスルー現象により、電荷（電子）が、補助容量１７に流れ込み、波形Ｍに示すように、ＴＦＴ７のドレイン電圧は、Ｗ６だけ下降する。
【０１５３】
次いで、波形Ｎに示すように、時間ｔ７’で基準電極部３２の電圧がＶｒｅｆより高いＶ１に駆動されると、それに伴い波形Ｎ、波形Ｏ、波形Ｐに示すように、積分アンプ３３の出力、ローパスフィルタ３４の出力、増幅アンプ３５の出力もＶ１に上昇する。
【０１５４】
このように、補助容量１７の電荷開放と帰還容量３９のリセットが完了した時間ｔ７’において、ＴＦＴ７に光２が照射されると、光電流により、補助容量１７に、ＴＦＴ７のソース側より電荷が流れ、それに伴って波形Ｍに破線にて示すように、ＴＦＴ７のドレイン電圧は上昇する（区間１のｔ６〜区間２のｔ１’と同じ）。また、光２が照射されないＴＦＴ７では、光電流が発生しないため、補助容量１７の電荷は保持され、ＴＦＴ７のドレイン電圧も変化しない（区間１のｔ６〜区間２のｔ１’と同じ）。
【０１５５】
以上のように区間１から区間２の動作を１回行うことにより、区間２の時間ｔ４’において光電変換量を１回検出することができる。また、実際の駆動においては区間２〜区間２の動作を繰り返すことにより、上記検出動作が繰り返され、時間ｔ４’において、光電変換量を連続して検出することが出来る。
【０１５６】
なお、本実施の形態では、図８に示すように、区間１の時間ｔ６で積分アンプ基準電圧をハイレベルにし、区間２の時間ｔ１でローレベルにすることにより、補助容量１７に電荷を充電しているが、区間１の時間ｔ６で積分アンプ基準電圧をローレベルにし、区間２の時間ｔ１でハイレベルにするような逆方向の駆動を行っても補助容量１７に電荷を充電することができる。但し、この場合、時間ｔ６でのゲート信号のオフによるフィードスルー信号成分と同方向の電圧での充電となり、補助容量１７に充電される電荷量は、図８に示す場合に比べて小さくなる。
【０１５７】
また、本実施の形態では、図７に示すブロック図において、基準電圧部３２を、２値の電圧で駆動するようにしているが、基準電圧部３２の電圧を一定の電圧とし、スイッチにより、基準電圧と充電電圧とを切り替えるようにしても同様の機能が得られる。
【０１５８】
〔実施の形態３〕
本発明のさらに他の実施の形態について、以下に説明する。なお、説明の便宜上、前記実施の形態にて示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。
【０１５９】
本実施の形態に係る２次元イメージセンサ（本装置）における１画素分の回路構成は、実施の形態１（図１）と同じである。実施の形態１および２との相違点は、基準電圧部３２の電圧が２値（ＶｒｅｆおよびＶ１）をとり、ＣＳ電極駆動部４０が補助容量１７に印加するＣＳ電極駆動電圧も２値（Ｖ２，Ｖ３）をとる点である。すなわち、基準電圧およびＣＳ電極駆動電圧の駆動の仕方が、上記実施の形態１および実施の形態２の組み合わせとなっている。言い換えれば、図９に示すように、本実施の形態の２次元イメージセンサ（フォトセンサ）は、図７のＣＳ電極駆動部４０の電圧(一定)を、図１のＣＳ電極駆動部４０の電圧(Ｖ２，Ｖ３；可変)に変更した構成となる。
【０１６０】
したがって、本実施の形態では、基準電圧（Ｖｒｅｆ）を中心としてＴＦＴ７のソースＳとドレインＤを、それぞれ反対方向の電圧に変化させることにより、ＴＦＴ７の受光時のオフ抵抗を通して補助容量１７に充電を行うようになっている。
【０１６１】
以下、図１０のタイムチャートを参照しながら、時間を追って、本装置各部の動作を説明する。図１０は、本装置における各部のタイムチャートを波形Ｑ〜Ｙによって示している。なお、このタイムチャートでは、説明の便宜上、区間１の時間ｔ１以前に補助容量１７には電荷は存在しないとものする。
【０１６２】
（１）区間１の時間ｔ１〜ｔ６
区間１の時間ｔ１〜ｔ５における各部の動作は、波形Ｑ〜Ｙに示すように、実施の形態１における図５に示した波形Ａ〜Ｈと基本的に変わらない。時間ｔ３では、ＴＦＴ７の寄生容量４１および補助容量１７からのフィードスルー信号成分として、値Ｗ８×Ｇがサンプルホールドされる。また、時間ｔ５でＴＦＴ７のゲート駆動信号がオフされると、ＴＦＴ７の主にゲートとドレインＤとの間の寄生容量４１によるフィードスルー現象により、電荷（電子）が、補助容量１７に流れ込み、波形Ｖに示すようにＴＦＴ７のドレイン電圧は、Ｗ９だけ下降する。
【０１６３】
次いで、波形Ｔに示すように、時間ｔ６で基準電圧部３２の基準電圧がＶｒｅｆより高いＶ１に駆動される。これにより、波形Ｗ、波形Ｘ、波形Ｙに示すように積分アンプ３３、ローパスフィルタ３４、増幅アンプ３５の出力は、Ｖ１になる。また、波形Ｕに示すように、基準電圧を昇圧するのと同時に、ＣＳ電極駆動電圧をＶ２からＶ３に下降させるので、それに伴い波形Ｖに示すようにドレインＤの電圧が、Ｗ１０下降する。
【０１６４】
この時間ｔ６で、ＴＦＴ７に光２が照射されると、光電流により、補助容量１７に、ＴＦＴ７のソースＳ側から電荷が流れ、それに伴って波形Ｖの破線にて示すようにＴＦＴドレイン電圧は上昇する（区間１のｔ６〜区間２のｔ１’）。つまり、基準電圧（Ｖｒｅｆ）を中心としてＴＦＴ７のソースＳとドレインＤを、それぞれ反対方向の電圧に変化させることにより、ＴＦＴ７の受光時のオフ抵抗を通して補助容量１７に充電を行うようになっている。
【０１６５】
また、光２が照射されないＴＦＴ７では、光電流が発生しないため、補助容量１７の電荷は保持され、波形Ｖの実線にて示すようにＴＦＴドレイン電圧も変化しない（区間１のｔ６〜区間２のｔ１’）。
【０１６６】
（３）区間２の時間ｔ１’〜ｔ５’
波形Ｔに示すように、区間２の時間ｔ１’で積分アンプ３３の基準電圧部３２の電圧がＶ１より低いＶｒｅｆに駆動される。これにより、波形Ｗ、波形Ｘ、波形Ｙに示すように、積分アンプ３３、ローパスフィルタ３４、増幅アンプ３５の出力は、Ｖｒｅｆになる。また、波形Ｕに示すように、ＣＳ電極駆動電圧がＶ３よりＶ２に上昇されると、補助容量１７の電圧は、値Ｗ３上昇する。
【０１６７】
次に、波形Ｒに示すように、時間ｔ２’で積分アンプ３３のリセットスイッチ３０がオンからオフされ、補助容量１７に蓄積された電荷を帰還容量３９に引っ張る前準備として積分アンプ３３のリセットが解除される。続いて、波形Ｓに示すように、次の時間ｔ３’でゲート駆動信号がオンされ、ＴＦＴ７がオンすると、ゲートからドレインＤとソースＳヘ電荷が漏れ込むフィードスルー現象が生じ、漏れ込んできた電荷（正孔）により、積分アンプ３３の出力は下降する。さらに、区間１の時間ｔ６〜区間２の時間ｔ１’で、補助容量１７に注入された電荷（正孔）もソースＳ側へ流れ、帰還容量３９に引っ張られて蓄積される。
【０１６８】
この時間ｔ３’以降に、ＴＦＴ７のドレイン電圧がＶｒｅｆになり、次の光照射に備えて補助容量１７の電荷が開放された状態となる。言い換えると、ＴＦＴ７のドレイン電圧をＶｒｅｆにするように、積分アンプ３３が、補助容量１７に蓄積された電荷（電子）を、全て帰還容量３９に引っ張ってくる。
【０１６９】
この後の光２が当たるＴＦＴ（画素）７と光２が当たらないＴＦＴ７とで、増幅アンプ３５の出力で最終的に値Ｗ１１×Ｇの差が出るので、この値をサンプルホールドして光電変換量として検出する動作については、実施形態１・２と変わらない。
【０１７０】
本実施の形態では、図１０に示すように、区間１の時間ｔ６で積分アンプ３３の基準電圧をハイレベルにし、ＣＳ電極駆動電圧をローレベルにし、区間２の時間ｔ１’で積分アンプ３３の基準電圧をローレベルにし、ＣＳ電極駆動電圧をハイレベルにすることにより、補助容量１７に電荷を充電しているが、区間１の時間ｔ６で積分アンプ３３の基準電圧をローレベルにし、ＣＳ電極駆動電圧をハイレベルにし、区間２の時間ｔ１’で積分アンプ３３の基準電圧をハイレベルにし、ＣＳ電極駆動電圧をローレベルにするような逆方向の駆動を行っても補助容量１７に電荷を充電することができる。
【０１７１】
但し、この場合、区間１の時間ｔ５でのＴＦＴゲート駆動信号のオフによるフィードスルー信号成分を打ち消す充電となり、補助容量１７に充電される電荷量は、図１０に示す場合に比べて小さくなる。
【０１７２】
以上のように、本発明の光電変換装置では、光電変換素子自体にフォトセンサ機能と画素選択機能（スイッチング機能）とを持たせること、および、補助容量１７の電荷を光照射前に開放し、光電流を所定の時間、補助容量１７に蓄積して得られる電荷量を、光電変換量としている。
【０１７３】
これにより、フォトセンサ部を小さくし、画素を高密度化させることができ、且つ構造が簡単なフォトセンサを実現できる。しかも、ダイナミックレンジの大きな光電変換装置を得ることができるという効果を奏する。
【０１７４】
また、本発明の光電変換装置においては、電荷を補助容量１７に充電する方法としてＣＳ電極駆動部４０を利用することを特徴とすることもできる。これにより、複雑な構造を必要とせず、単純なタイミングで駆動することができ、且つダイナミックレンジの大きなフォトセンサを実現出来るという効果を併せて奏することができる。
【０１７５】
また、本発明の光電変換装置では、補助容量１７に充電された電荷より、光電流を所定の時間蓄積した電荷を差分することに得られる電荷量を、光電変換量としてもよい。所定の電荷を補助容量１７に充電する方法としてデータライン２３に接続している外部回路を利用することもできる。これにより、複雑な構造を必要とせず、単純なタイミングで駆動することができ、且つダイナミックレンジの大きなフォトセンサを実現出来るという効果を奏する。
【０１７６】
また、本発明の光電変換装置においては、電荷を補助容量１７に充電する方法としてデータライン２３に接続している外部回路及び、ＣＳ電極駆動部４０を利用することもできる。これにより、複雑な構造を必要とせず、単純なタイミングで駆動することができ、且つダイナミックレンジの大きなフォトセンサを実現出来るという効果を併せて奏することができる。
【０１７７】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１７８】
本発明の光電変換装置は、上述した２次元イメージセンサの他に、１次元イメージセンサにも適用可能である。
【０１７９】
また、本発明は、ＰＤＡ（Personal Digital Assistants）にも適用することができる。この場合、ＰＤＡの表示画面とは反対側の面に本発明の２次元イメージセンサを設けることで、原稿をそのまま取り込んだり、原稿の任意の部分を拡大表示を行ったりすることが考えられる。
【０１８０】
また、本発明の光電変換装置は、複数の光電変換素子から成る光電変換装置において、該光電変換素子はゲート電極、ソース電極、ドレイン電極、ゲート絶縁膜、感光性半導体層を少なくとも有する薄膜トランジスタと、薄膜トランジスタのドレイン電極に接続された補助容量と、ソース電極に接続された光電変換量検出手段から成り、かつ該薄膜トランジスタを導通状態にして電荷を補助容量より開放し、開放後に光を照射しながら薄膜トランジスタを所定時間非導通状態にし且つドレイン、ソース間に電圧を印加する事により補助容量に電荷を充電し、所定時間後に薄膜トランジスタを導通状態にする事により、該光電変換量検出手段で光電変換量を検出する事としてもよい。
【０１８１】
また、本発明の光電変換装置は、複数の光電変換素子から成る光電変換装置において、該光電変換素子はゲート電極、ソース電極、ドレイン電極、ゲート絶縁膜、感光性半導体層を少なくとも有する薄膜トランジスタと、薄膜トランジスタのドレイン電極に接続された補助容量と、ソース電極側に接続された光電変換量検出手段から成り、かつ該薄膜トランジスタを導通状態にして該光電変換量検出手段で光電変換量を検出し、検出後に補助容量の電荷を開放し、開放後に薄膜トランジスタのドレイン、ソース間に電圧を印加し、且つ光を照射しながら薄膜トランジスタを所定時間非導通状態にする。所定時間後に前記薄膜トランジスタの前記導通時の動作、非導通の動作を順次繰り返す事により連続した光電変化量の検出を行う事としてもよい。
【０１８２】
前記薄膜トランジスタのドレイン、ソース間に電圧を印加する方法が、補助容量の薄膜トランジスタドレイン側とは反対側の電極の電圧を変化させてもよい。
【０１８３】
薄膜トランジスタのソース電極に接続した外部回路より所定の電圧を印加することによって薄膜トランジスタのソース、ドレイン間に電圧を印加してもよい。
【０１８４】
薄膜トランジスタのソース電極に接続した外部回路より所定の電圧を印加すること及び、補助容量の薄膜トランジスタドレイン側とは反対側の電極の電圧を変化させる事によって薄膜トランジスタのソース、ドレイン間に電圧を印加してもよい。
【０１８５】
本発明の２次元イメージセンサは、複数のデータ線と、複数の走査線と、該データ線及び走査線の交点に設けられた感光性の半導体層を有する薄膜トランジスタと、該薄膜トランジスタに接続された蓄積容量と、前記データ線に接続された信号検出回路と、前記走査線に走査信号を供給する走査線駆動回路と、前記補助容量に所定の電荷を充電する補助容量充電手段と、上記データ線を所定電位に保持するデータ線駆動手段とを備える構成としてもよい。
【０１８６】
全ての前記補助容量の電荷を開放した後、所定時間後に前記走査線駆動回路により前記薄膜トランジスタを順次導通状態として、前記データ線を介して前記補助容量から前記信号検出回路に入力される電荷量を検出することとしてもよい。
【０１８７】
複数のデータ線と、複数の走査線と、該データ線及び走査線の交点に設けられた感光性の半導体層を有する薄膜トランジスタと、該薄膜トランジスタに接続された蓄積容量が透明基板上に形成してもよい。
【０１８８】
上記透明基板の上記薄膜トランジスタが形成される側の表面に透明な保護層を有していてもよい。
【０１８９】
上記透明基板の上記薄膜トランジスタが形成される面とは反対側の面にバックライトを備えていてもよい。
【０１９０】
バックライトと該バックライト制御手段を備え、全ての前記補助容量を開放した後、薄膜トランジスタのソース、ドレイン間に電圧を印加しながら、バックライトを一定時間点灯し、バックライト消去後に前記走査線駆動回路により前記薄膜トランジスタを順次導通状態として、前記データ線を介して前記補助容量から前記信号検出回路に入力される電荷量を検出することとしてもよい。
【０１９１】
上記２次元イメージセンサにおいては、上記データ線、走査線、薄膜トランジスタ、補助容量が透明基板上に形成されていてもよい。
【０１９２】
また、上記透明基板の上記薄膜トランジスタの形成面側の表面に透明な保護層が形成されていてもよい。
【０１９３】
上記透明基板の上記薄膜トランジスタの形成面とは反対側の面に、該透明基板を介して薄膜トランジスタに光を照射する光照射手段が設けられていてもよい。
【０１９４】
上記光照射手段の光照射を制御する光照射制御手段を備え、上記光照射制御手段は、上記補助容量の電荷が放電された後、一定時間光の照射を行うように上記光照射手段を制御し、上記光電変換量検出手段は、上記光照射手段による一定時間の光照射後に光照射を停止し、上記補助容量の電荷に基づいて、上記薄膜トランジスタによる光電変換量を検出するようにしてもよい。
【０１９５】
上記構成の２次元イメージセンサの駆動方法において、上記の各薄膜トランジスタに接続された全ての補助容量に電荷が充電された後、上記走査線を駆動することで薄膜トランジスタを順次導通状態として、上記補助容量の電荷量に基づいて該薄膜トランジスタの光電変換量を検出するようにしてもよい。
【０１９６】
また、上記構成の２次元イメージセンサの駆動方法において、上記の各薄膜トランジスタに接続された全ての補助容量に電荷が放電された後、光照射手段による光照射を一定時間行った後、光照射を停止し、上記走査線を駆動することで薄膜トランジスタを順次導通状態として、上記補助容量の電荷量に基づいて該薄膜トランジスタの光電変換量を検出するようにしてもよい。
【０１９７】
また、感光性半導体層を有する薄膜トランジスタからなる光電変換素子の光電変換量を検出する光電変換量検出方法において、上記薄膜トランジスタのドレイン電極に接続された補助容量の電荷を開放し、上記薄膜トランジスタを非導通状態にして、薄膜トランジスタのソース、ドレイン間に電圧を印加しながら、上記感光性半導体層に光を所定時間照射し、上記補助容量に充電された電荷に基づいて、上記光電変換素子の光電変換量を検出してもよい。
【０１９８】
これにより、補助容量の電荷を予め全て開放しておき、光照射によって該補助容量に電荷が充電されることで、補助容量の電荷から光電変換量が分かる。
【０１９９】
このように補助容量に充電された電荷を検出することにより、光電変換量を検出することにより、光照射時に生じた光電流そのものを検出する場合に比べて、回路の構造を簡素にすることができる。
【０２００】
このように、フォトセンサを構成する画素構造を簡素化することで、フォトセンサ自体を小さくすることが可能となり、この結果、高解像度化が可能となる。しかも、フォトセンサの画素構造が簡素化されることで、該フォトセンサを用いた光電変換装置の製造プロセスの簡略化も図ることが可能となるという効果を奏する。
【０２０１】
また、補助容量の電荷を全て開放した後で、電荷を充電するので、電荷が放電された後、光照射により電荷が充電されれば、補助容量に残存する電荷は正確な光電変換量を示すことになるので、光電変換量の検出精度を向上させることができる。
【０２０２】
また、補助容量に電荷を充電する前、すなわち光電変換量検出の前に、該補助容量に蓄積された電荷を開放するようになっているので、前回の検出情報に関する電荷が残らないようになる。このため、繰り返し検出動作を行っても、適切な光電変換量を検出することが可能となる。つまり、繰り返しの検出動作を行うことが可能になるという効果を奏する。
【０２０３】
また、感光性半導体層を有する薄膜トランジスタと、上記薄膜トランジスタのドレイン電極に接続された補助容量とを有する光電変換素子と、上記薄膜トランジスタのソース電極に接続され、上記光電変換素子による光電変換量を検出する光電変換量検出手段とを備え、上記補助容量の電荷が開放されると共に、上記薄膜トランジスタが非導通状態のときに、薄膜トランジスタのソース、ドレイン間に電圧を印加することおよび、上記感光性半導体層への光照射により電荷が充電され、上記光電変換量検出手段は、上記補助容量の電荷に基づいて、上記光電変換素子の光電変換量を検出する構成でもよい。
【０２０４】
これにより、補助容量の電荷を予め開放しておけば、光照射によって該補助容量に電荷が充電されることで、補助容量の電荷から光電変換量が分かる。
【０２０５】
このように補助容量の電荷を検出することにより、光電変換量を検出することにより、光照射時に生じた光電流そのものを検出する場合に比べて、回路の構造を簡素にすることができる。
【０２０６】
このように、フォトセンサを構成する画素構造を簡素化することで、フォトセンサ自体を小さくすることが可能となり、この結果、高解像度化が可能となる。しかも、フォトセンサの画素構造が簡素化されることで、該フォトセンサを用いた光電変換装置の製造プロセスの簡略化も図ることが可能となるという効果を奏する。
【０２０７】
上記光電変換量検出手段は、補助容量から転送される電荷を増幅する増幅回路を備えていてもよい。
【０２０８】
この場合、補助容量に残った電荷の量が少なくても、電荷を増幅することができるので、光電変換量を正確に検出することができるという効果を奏する。
【０２０９】
また、感光性半導体層を有する薄膜トランジスタを含む光電変換素子によって変換された原稿画像からの反射光による光電流を、画像情報として入力する画像入力方法において、上記薄膜トランジスタのドレイン電極に接続された補助容量の電荷を開放し、上記薄膜トランジスタを非導通状態にして、薄膜トランジスタのソース、ドレイン間に電圧を印加しながら、上記感光性半導体層に光を所定時間照射し、上記感光性半導体層に光を所定時間照射した後に、上記補助容量に充電された電荷に基づいて、上記光電変換素子の光電変換量を検出し、この検出結果を画像情報として入力する構成であってもよい。
【０２１０】
これにより、補助容量には、予め電荷を開放した後、光照射による電荷が充電されることになるので、最終的に補助容量の電荷量を求めれば、蓄積された電荷量（光電変換量）を検出することができる。
【０２１１】
このように検出された電荷量を、光電変換量とすれば、光電流を適切に検出することが可能となるので、この光電変換量を画像情報とすれば、正確な画像情報を入力することができるという効果を奏する。
【０２１２】
また、上記構成の光電変換装置を、原稿画像に対応して複数個配置され、各光電変換装置によって検出された光電変換素子の光電変換量を原稿画像の入力画像情報として出力する画像情報出力手段が設けられている画像入力装置であってもよい。
【０２１３】
この場合、上記構成の光電変換装置を用いることで、解像度の高い画像入力装置を実現することができるので、画像情報出力手段は、高精細な入力画像情報を出力することができる。
【０２１４】
上記画像入力装置において、光電変換装置は１次元に配置してもよいし、２次元に配置してもよい。
【０２１５】
光電変換装置を１次元に配置した場合、家庭用のファクシミリ装置に用いられているようなハンディスキャナ等の携帯型の画像入力装置に好適に用いることができるという効果を奏する。
【０２１６】
また、光電変換装置を２次元に配置した場合、フラットヘッドスキャナ等に好適に用いられる。この場合、原稿画像の全体を一度に読み込むことが可能となる効果を奏する。
【０２１７】
上記構成の光電変換装置を用いて実現した２次元イメージセンサは、複数のデータ線と、上記データ線と交差する複数の走査線と、上記データ線及び走査線の交点にそれぞれ設けられた感光性半導体層を有する薄膜トランジスタと、上記薄膜トランジスタのドレイン電極に接続され、電荷が充電される補助容量とを含む光電変換素子と、上記薄膜トランジスタのソース電極に接続され、上記薄膜トランジスタによる光電変換量を検出する光電変換量検出手段と、上記光電変換量検出手段よって検出された結果を、画像情報として出力する画像情報出力手段とを備え、上記補助容量は、電荷が開放されると共に、上記薄膜トランジスタが非導通状態のときに、薄膜トランジスタのソース、ドレイン間に電圧を印加しながら上記感光性半導体層への光照射により電荷が充電され、上記光電変換量検出手段は、上記感光性半導体層への光照射完了後の上記補助容量に充電された電荷に基づいて、上記光電変換素子の光電変換量を検出する構成であってもよい。
【０２１８】
これにより、簡単な構成で２次元のイメージを読み取ることが可能となるという効果を奏する。
【０２１９】
上記２次元イメージセンサにおいては、上記データ線、走査線、薄膜トランジスタ、補助容量が透明基板上に形成されていてもよい。
【０２２０】
また、上記透明基板の上記薄膜トランジスタの形成面側の表面に透明な保護層が形成されていてもよい。
【０２２１】
上記透明基板の上記薄膜トランジスタの形成面とは反対側の面に、該透明基板を介して薄膜トランジスタに光を照射する光照射手段が設けられていてもよい。
【０２２２】
上記光照射手段の光照射を制御する光照射制御手段を備え、上記光照射制御手段は、上記補助容量に所定量の電荷が開放された後、一定時間光の照射を行うように上記光照射手段を制御し、上記光電変換量検出手段は、上記光照射手段による一定時間の光照射後に光照射を停止し、上記補助容量の電荷に基づいて、上記薄膜トランジスタによる光電変換量を検出するようにしてもよい。
【０２２３】
上記構成の２次元イメージセンサの駆動方法において、上記の各薄膜トランジスタに接続された全ての補助容量の電荷が開放され、上記薄膜トランジスタが非導通状態のときに、薄膜トランジスタのソース、ドレイン間に電圧を印加しながら上記感光性半導体層への光照射により電荷が充電された後、上記走査線を駆動することで薄膜トランジスタを順次導通状態として、上記補助容量の電荷量に基づいて該薄膜トランジスタの光電変換量を検出するようにしてもよい。
【０２２４】
また、上記構成の２次元イメージセンサの駆動方法において、上記の各薄膜トランジスタに接続された全ての補助容量の電荷が開放された後、光照射手段による光照射を一定時間行った後、光照射を停止し、上記走査線を駆動することで薄膜トランジスタを順次導通状態として、上記補助容量の電荷量に基づいて該薄膜トランジスタの光電変換量を検出するようにしてもよい。
【０２２５】
上記の何れの駆動方法においても、光電変換量を正確に検出することができるという効果を奏する。
【０２２６】
本発明の画像入力方法は、感光性半導体層を有する薄膜トランジスタを含む光電変換素子によって変換された原稿画像からの反射光による光電流を、画像情報として入力する画像入力方法において、上記薄膜トランジスタのドレイン電極に接続された補助容量の電荷を開放し、上記補助容量の電荷の開放完了後に、上記薄膜トランジスタを非導通状態にして上記感光性半導体層に光を所定時間照射し、上記感光性半導体層に光を所定時間照射した後に、上記補助容量の電荷に基づいて、上記光電変換素子の光電変換量を検出し、この検出結果を画像情報として入力することを特徴としている。
【０２２７】
上記の構成によれば、光電流を適切に検出して光電変換量を求めることが可能となるので、この光電変換量を画像情報とすれば、正確な画像情報をコンピュータ等の情報処理装置に入力することができる。
【０２２８】
また、本発明の画像入力装置は、上記構成の光電変換装置を、原稿画像に対応して複数個配置し、各光電変換装置によって検出された光電変換素子の光電変換量を原稿画像の入力画像情報として出力する画像情報出力手段を設けたことを特徴としている。
【０２２９】
この場合、上記構成の光電変換装置を用いることで、解像度の高い画像入力装置を実現することができるので、画像情報出力手段は、高精細な入力画像情報を出力することができる。
【０２３０】
上記画像入力装置において、光電変換装置は１次元に配置してもよいし、２次元に配置してもよい。
【０２３１】
光電変換装置を１次元に配置した場合、家庭用のファクシミリ装置に用いられているようなハンディスキャナ等の携帯型の画像入力装置に好適に用いることができる。
【０２３２】
また、光電変換装置を２次元に配置した場合、フラットベッドスキャナ等に好適に用いられる。この場合、原稿画像の全体を一度に読み込むことが可能となる。
【０２３３】
上記構成の光電変換装置を用いて実現した２次元イメージセンサは、複数のデータ線と、上記データ線と交差する複数の走査線と、上記データ線及び走査線の交点にそれぞれ設けられた感光性半導体層を有する薄膜トランジスタと、上記薄膜トランジスタのドレイン電極に接続され、電荷が充電される補助容量と、上記薄膜トランジスタのソース電極に接続され、上記薄膜トランジスタによる光電変換量を検出する光電変換量検出手段と、上記光電変換量検出手段よって検出された結果を、画像情報として出力する画像情報出力手段とを備え、上記補助容量は、電荷が放電されると共に、上記薄膜トランジスタが非導通状態のときに上記感光性半導体層への光照射により電荷が充電され、上記光電変換量検出手段は、上記感光性半導体層への光照射完了後の上記補助容量の電荷に基づいて、上記光電変換素子の光電変換量を検出する構成としてもよい。
【産業上の利用可能性】
【０２３４】
本発明の光電変換量検出方法および光電変換装置は、パソコンやファクシミリ等の情報処理装置に画像を出力する装置に利用することができ、原稿に光を照射することにより原稿から画像情報を得るスキャナに対しても好適に利用することができる。
【図面の簡単な説明】
【０２３５】
【図１】本発明の光電変換装置の要部構成を示す概略ブロック図であり、ＴＦＴのドレイン側に接続された電極の電圧が可変な光電変換装置の１画素分の構成を示す概略ブロック図である。
【図２】図１に示す光電変換装置をフォトセンサとして利用した２次元イメージセンサの構成を示す概略ブロック図である。
【図３】図２に示した２次元イメージセンサの外観を示す概略斜視図である。
【図４】本発明の光電変換素子の画素構造を概略的に示す断面図である。
【図５】図１に示す光電変換装置の動作を示すタイミングチャートである。
【図６】図４に示す緩効性半導体層を備えた薄膜トランジスタのゲート電圧−ドレイン電流特性を示すグラフである。
【図７】本発明の他の光電変換装置の要部構成を示す概略ブロック図であり、ＴＦＴのソース側に接続された電極の電圧が可変な光電変換装置の１画素分の構成を示す概略ブロック図である。
【図８】図７に示す光電変換装置の動作を示すタイミングチャートである。
【図９】本発明のさらに他の光電変換装置の要部構成を示す概略ブロック図であり、ＴＦＴのソース側，ドレイン側双方の電圧が可変な光電変換装置の１画素分の構成を示す概略ブロック図である。
【図１０】図９に示す光電変換装置の動作を示すタイミングチャートである。
【図１１】図２に示す光電変換装置の回路構成をより具体的に示す説明図である。
【図１２】従来のフォトセンサの構成を示す回路図である。
【符号の説明】
【０２３６】
２  照射光（光）
７  ＴＦＴ（薄膜トランジスタ）
１０  ソース電極
１１  ボトムゲート電極（ゲート電極）
１２  半導体層（感光性半導体層）
１５  ドレイン電極
１７  補助容量
１８  バックライトユニット（光源）
１９  駆動ＩＣ（駆動回路）
２０  センサ基板（画素部）
２１  駆動プリント基板
２２  ゲートライン
２３  データライン
２４  コントロール・通信部（制御手段）
２５  検出ＩＣ（光電変換量検出手段）
２８  駆動部
２９  検出部
３１  コントロール部
３２  基準電極部（電位差発生手段、第２電圧印加手段）
３３  積分アンプ（開放手段、検出回路）
３５  増幅アンプ
３９  帰還容量（開放手段、容量）
４０  ＣＳ電極駆動部（電位差発生手段、第１電圧印加手段）
Ｓ  ソース電極
Ｄ  ドレイン電極
【図１】
2005269273.tif 000003
【図２】
2005269273.tif 000004
【図３】
2005269273.tif 000005
【図４】
2005269273.tif 000006
【図５】
2005269273.tif 000007
【図６】
2005269273.tif 000008
【図７】
2005269273.tif 000009
【図８】
2005269273.tif 000010
【図９】
2005269273.tif 000011
【図１０】
2005269273.tif 000012
【図１１】
2005269273.tif 000013
【図１２】
2005269273.tif 000014