(57)【要約】      （修正有）【課題】コア基板を有さず、反りの低減が可能な配線基板を提供する。【解決手段】第一主表面ＭＰ１及び第二主表面ＭＰ２が誘電体層にて形成されるように、２以上の誘電体層と２以上の導体層とが交互に積層された積層体ＢＵと、第一主表面及び第二主表面上に形成される複数の金属端子パッドＰＤ１、ＰＤ２と、積層体を補強して平坦度を確保する補強枠ＳＴとを有する。半導体チップ及び補強枠は第一主表面に配置され、金属端子パッドの少なくとも一部のものが、積層体内に位置する内部導体層にビアを介して導通するとともに、金属端子パッドと半導体チップとが半田接続部を介してフリップチップ接続され、全ての誘電体層の熱膨張係数が１５ｐｐｍ／℃以上４０ｐｐｍ／℃以下であり、補強枠の熱膨張係数が１５ｐｐｍ／℃以上４０ｐｐｍ／℃以下である。誘電体層と補強枠の熱膨張係数の差が小さいので、反りを低減できる。【選択図】図１
2005302968.tif 000002
【特許請求の範囲】
【請求項１】
コア基板を有さず、かつ半導体チップを接続する配線基板であって、
第一主表面及び第二主表面が誘電体層にて形成されるように、２以上の誘電体層と２以上の導体層とが交互に積層された積層体と、
前記第一主表面及び前記第二主表面上に形成される複数の金属端子パッドと、
前記積層体を補強して平坦度を確保する補強枠と、
を有し、前記半導体チップ及び前記補強枠は前記第一主表面に配置され、
前記金属端子パッドの少なくとも一部のものが、前記積層体内に位置する内部導体層にビアを介して導通するとともに、
前記金属端子パッドと前記半導体チップとが半田接続部を介してフリップチップ接続され、
全ての前記誘電体層の熱膨張係数が１５ｐｐｍ／℃以上４０ｐｐｍ／℃以下であり、
前記補強枠の熱膨張係数が１５ｐｐｍ／℃以上２５ｐｐｍ／℃以下であることを特徴とする配線基板。
【請求項２】
全ての前記導体層の熱膨張係数が１５ｐｐｍ／℃以上２５ｐｐｍ／℃以下である請求項１記載の配線基板。
【請求項３】
前記第一主表面に最も近い導体層の配線密度が５０％以上９０％以下であり、かつ、前記第二主表面に最も近い導体層の配線密度が５０％以上９０％以下である請求項１または請求項２に記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板に関するものである。
【背景技術】
【０００２】
近年、電子機器における高機能化並びに軽薄短小化の要求により、ＩＣチップやＬＳＩ等の電子部品では高密度集積化が急速に進んでおり、これに伴い、電子部品を搭載するパッケージ基板には、従来にも増して高密度配線化及び多端子化が求められている。
【０００３】
このようなパッケージ基板としては、現状において、ビルドアップ多層配線基板が採用されている。ビルドアップ多層配線基板とは、補強繊維に樹脂を含浸させた絶縁性のコア基板（ＦＲ−４等のガラスエポキシ基板）のリジッド性を利用し、その両主表面上に、誘電体層と導体層とが交互に配されたビルドアップ層を形成したものである。このようなビルドアップ多層配線基板では、ビルドアップ層（以下、積層体とも記す）において高密度配線化が実現されており、一方、コア基板は補強の役割を果たす。そのため、コア基板は、積層体と比べて非常に厚く構成され、またその内部にはそれぞれの主表面に配された積層体間の導通を図るための配線（例えば、スルーホール導体と呼ばれる）が厚さ方向に貫通形成されている。ところが、使用する信号周波数が１ＧＨｚを超える高周波帯域となってきた現在では、そのような厚いコア基板を貫通する配線は、大きなインダクタンスとして寄与してしまうという問題があった。
【０００４】
そこで、そのような問題を解決するため下記特許文献１のように、コア基板を有さないことで、高密度配線化を可能とした配線基板が提案されている。このような配線基板ではコア基板が省略されているため、全体の配線長が短く構成され、高周波用途に供するのに好適である。このような配線基板を製造するためには、特許文献１の段落００１２〜００２９及び図１〜４に記載されているように、金属板上に積層体を形成した後、該金属板をエッチングすることにより薄膜の積層体のみを得る。そして、この積層体が配線基板とされる。
【特許文献１】特開２００２−２６１７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
金属板から分離された薄膜の積層体には、ＩＣ接続側に配線基板のリジッド性を確保するための補強枠（以下、スティフナとも記す）が設置される。補強枠の材料としては銅合金やＳＵＳ３０４が用いられ、誘電体層としてはエポキシ系樹脂が使用される。補強枠を積層体に接続するときには接着剤を用い、接着剤を固化するために１５０℃程度で真空キュアする。補強枠に用いる銅合金の熱膨張係数は１７．７ｐｐｍ／℃程度である。誘電体層はエポキシ系樹脂を主成分としており、その熱膨張係数は５５ｐｐｍ／℃程度である。従来の配線基板では、これらの熱膨張係数の違いから、配線基板に反りが生じてしまう問題があった。すなわち、真空キュアが終了して冷却される時に補強枠は僅かしか縮まないが、誘電体層を含む配線基板は大きく縮むため図３のように弓型になるのである。
【０００６】
一方、導体層の配線密度の差に起因する反りもある。導体層は、各層によって配線密度が異なる。例えば半導体チップ接続側の導体層は配線密度が小さく、マザーボード接続側の導体層は配線密度が高い。その理由は、半導体チップ接続側の金属端子パッドは一般に小さく作られているためである。導体層に銅合金を用いた場合、その熱膨張率は１７．７ｐｐｍ／℃程度であり、エポキシ樹脂を主成分とする誘電体層は５５ｐｐｍ／℃程度である。そのため、配線密度の低い半導体チップ接続側の面と、配線密度の高いマザーボード接続側の面で熱膨張率に差が生じて、反りが発生してしまう。ビルドアップ工程は１７０℃程度の高温がかかるので、ビルドアップ工程が終了して冷却された配線基板に応力がかかり、反りが生じるのである。半導体チップを接続する金属端子パッドは配線基板の中央部に配置されているので、図４のように、中央部が凹むように変形する。
【０００７】
本発明は上述のような事情を背景になされたもので、導体層と誘電体層を交互に積層した積層体と、該積層体を補強して平坦度を確保する補強枠を備え、反りの低減が可能な配線基板を提供することを課題とする。
【課題を解決するための手段および発明の効果】
【０００８】
上記課題を解決するために本発明の配線基板は、コア基板を有さず、かつ半導体チップを接続する配線基板であって、前記第一主表面及び第二主表面が誘電体層にて形成されるように、２以上の誘電体層と２以上の導体層とが交互に積層された積層体と、前記第一主表面及び前記第二主表面上に形成される複数の金属端子パッドと、前記積層体を補強して平坦度を確保する補強枠と、を有し、前記半導体チップ及び前記補強枠は前記第一主表面に配置され、前記金属端子パッドの少なくとも一部のものが、前記積層体内に位置する内部導体層にビアを介して導通するとともに、前記金属端子パッドと前記半導体チップとが半田接続部を介してフリップチップ接続され、全ての前記誘電体層の熱膨張係数が１５ｐｐｍ／℃以上４０ｐｐｍ／℃以下であり、前記補強枠の熱膨張係数が１５ｐｐｍ／℃以上２５ｐｐｍ／℃以下であることを主要な特徴とする。
【０００９】
また、本発明の配線基板は、全ての導体層の熱膨張係数が１５ｐｐｍ／℃以上２５ｐｐｍ／℃以下である。
【００１０】
さらに、本発明の配線基板は、上記第一主表面に最も近い導体層の配線密度５０％以上９０％以下であり、かつ、上記第二主表面に最も近い導体層の配線密度が５０％以上９０％以下である。
【００１１】
配線基板に生じる反りが誘電体層と補強枠の熱膨張係数の差に起因する場合は、それぞれの熱膨張係数が略同じになるように材料を組み合わせればよい。本発明では誘電体層と補強枠との熱膨張係数の差を２５ｐｐｍ／℃以下とすることで、反りの少ない配線基板を提供する。熱膨張係数の差が２５ｐｐｍ／℃以上になると、反りが発生する。具体的には、全ての誘電体層の熱膨張係数が１５ｐｐｍ／℃以上４０ｐｐｍ／℃以下であり、補強枠の熱膨張係数が１５ｐｐｍ／℃以上２５ｐｐｍ／℃以下であることが望ましい。例えば補強枠の材料として熱膨張係数が１６ｐｐｍ／℃以上２０ｐｐｍ／℃以下の純銅または銅合金を用いた場合は、誘電体層として熱膨張係数が２０ｐｐｍ／℃以上３０ｐｐｍ／℃以下の材料を使用すればよい。このような材料としては、例えばＡＢＦ−ＧＸ  ＴＨ３（商品名：味の素ファインテクノ株式会社製）が挙げられる。
【００１２】
配線基板の反りが導体層の配線密度の差に起因する場合は、導体層と誘電体層の熱膨張係数を略同じにすれば、反りを低減できる。本発明では、誘電体層と導体層との熱膨張係数の差を２５ｐｐｍ／℃以下とすることで、反りの少ない配線基板を提供する。具体的には、全ての誘電体層の熱膨張係数が１５ｐｐｍ／℃以上４０ｐｐｍ／℃以下であり、かつ、配線を構成する導体層の熱膨張係数が１５ｐｐｍ／℃以上２５ｐｐｍ／℃以下であることが望ましい。誘電体層と導体層の熱膨張係数は、完全に同一であることが望ましいが、現実にはそのような材料の組み合わせを適用することは困難である。そこで、熱膨張係数の差を小さくするとともに、導体層の配線密度の差を小さくすることで、さらに反りを低減することができる。具体的には、半導体チップ接続側の主表面に最も近い導体層の配線密度を５０％以上９０％以下とし、かつ、半導体チップ接続側の主表面から最も遠い導体層の配線密度を５０％以上９０％以下とする。このようにすると各導体層の配線密度の差は４０％以下となり、反りが低減できるのである。
【発明を実施するための最良の形態】
【００１３】
以下、本発明に係わる実施形態を、図面を用いて説明する。
図１（ａ）は、本発明の一実施形態を示す概略断面図である。誘電体層と導体層が交互に積層されて、積層体ＢＵを構成している。その第一主表面ＭＰ１には半導体チップと接続するための、周知の半田で構成された突起状の金属端子（半田バンプ）ＦＢが形成されている。また、第一主表面ＭＰ１には配線基板１００を補強して平坦性を確保するための補強枠（スティフナー）ＳＴが接着されている。本発明の配線基板はコア基板を有さないので、補強枠を使用しないと曲がりやすく、半田バンプＦＢと半導体チップとの接続が難しくなる。
【００１４】
次に図１（ｂ）を用いて、さらに詳細に説明をする。図１（ｂ）は、本発明の配線基板の要部断面図である。積層体１００は、導体層Ｍ１〜Ｍ４と誘電体層Ｂ１〜Ｂ４が交互に積層されてなる。そして、誘電体層Ｂ４の表面にはソルダーレジストＳＲが形成されている。導体層Ｍ１〜Ｍ４は銅を主成分としている。第一主表面ＭＰ１には複数の金属端子パッドＰＤ１が形成されている。金属端子パッドＰＤ１は、半導体チップなどをフリップチップ接続するためのパッドである半田ランドを構成する。また、第二主表面ＭＰ２側の金属端子パッドＰＤ２は、配線基板自体をマザーボードにピングリッドアレイ（ＰＧＡ）あるいはボールグリッドアレイ（ＢＧＡ）により接続するための裏面ランドとして利用されるものである。一方、導体層Ｍ１およびＭ２はビアＶ１によって層間接続されている。同様にして、導体層Ｍ２およびＭ３はビアＶ２によって、導体層Ｍ３およびＭ４はビアＶ３によって層間接続がなされている。このようにして、ハンダバンプＦＢから金属端子パッドＰＤ２への電気導通路が形成されている。
【００１５】
半導体チップ接続用の金属端子パッドＰＤ１と比較すると、マザーボード接続用の金属端子パッドＰＤ２は大きく作られている。そのため、導体層Ｍ１の配線密度は低く、導体層Ｍ４の配線密度は高くなっている。前述したように、この配線密度の違いが反りを生じる原因となる。
【００１６】
図２（ａ）に示すように、金属端子パッドＰＤ１は配線基板１の中央部分に格子状に配列し、各々その上に形成された半田バンプＦＢとともにチップ搭載部４０を形成している。また、図２（ｂ）に示すように、金属端子パッドＰＤ２も、格子状に配列形成されている。
【００１７】
以上説明した積層体ＢＵは、例えば金属基板に周知のビルドアップ法を用いて積層形成し、金属板をエッチング除去することで製造できる。図３は、補強枠を接着した時の反り発生を示す概念図である。本実施形態では誘電体層としてエポキシ樹脂を用いている。図３に示すように、積層体ＢＵの第一主表面ＭＰ１側に、平坦性を確保するための補強枠ＳＴを接着する。補強枠ＳＴの接着は接着剤を用いて行われ、接着剤の固化のために高温（例えば１５０℃程度）がかけられる。ここで、誘電体層Ｂ１〜Ｂ４としてエポキシ樹脂を使用しているので、その熱膨張係数は５５ｐｐｍ／℃程度である。その値は、補強枠ＳＴの熱膨張係数１６ｐｐｍ／℃以上２０ｐｐｍ／℃以下と比較すると、大きく異なる。このように熱膨張係数の差が大きいと、冷却した時に積層体ＢＵの収縮率が大きいため、弓状に変形してしまう。しかし誘電体層Ｂ１〜Ｂ４の材料を変更し、その熱膨張係数と、補強枠ＳＴの熱膨張係数との差が２５ｐｐｍ／℃以下となるようにすれば、反りは低減される。具体的には、全ての誘電体層の熱膨張係数を１５ｐｐｍ／℃以上４０ｐｐｍ／℃以下とし、補強枠の熱膨張係数を１５ｐｐｍ／℃以上２５ｐｐｍ／℃以下とする。
【００１８】
図４は、導体層間の配線密度に起因する反り発生を説明する概略断面図である。図４においては、誘電体層Ｂ１〜Ｂ４としてエポキシ樹脂を用いている。金属板をエッチング除去して積層体ＢＵを分離すると、反りが発生する。上述したように、第一主表面側と、第二主表面側では導体層の密度が異なる。配線密度の低い第一主表面ＭＰ１側（フリップチップ接続側）は熱膨張係数が高く、配線密度が高い第二主表面ＭＰ２側（マザーボード接続側）は熱膨張係数が低い。ビルドアップ工程時には１７０℃程度の高温状態となるが、冷却された後に、金属板をエッチング除去して積層体ＢＵを分離すると、中央部分が凹んでしまう。中央部分が特に凹む理由は、中央部に金属端子パッドが配置されているためである。しかし誘電体層の熱膨張係数と、導体層の熱膨張係数との差が２５ｐｐｍ／℃以下となるようにすれば、このような反りは低減される。具体的には、全ての誘電体層の熱膨張係数を１５ｐｐｍ／℃以上４０ｐｐｍ／℃以下とし、全ての導体層の熱膨張係数を１５ｐｐｍ／℃以上２５ｐｐｍ／℃以下とする。なお、第一主表面に最も近い導体層Ｍ１の配線密度を５０％以上９０％以下とし、第二主表面に最も近い導体層Ｍ４の配線密度を５０％以上９０％以下とすることで、これら導体層Ｍ１とＭ４の配線密度の差を４０％以下とすると、より望ましい。
【００１９】
図４のように、積層体ＢＵを金属板上に積層した後、該金属板をエッチング除去する方法では、金属板が支持基盤としての強度を保つ必要があるので、その厚さを例えば０．８ｍ程度とする必要がある。この場合、金属板をエッチング除去するのに３０分程度の比較的長い時間が必要とされていた。このような問題点は、下記のような製造方法によって解決できる。図５および図６に配線基板の製造方法の一例を示す。この製造方法は金属箔Ｍ１，Ｍ１’が密着してなる金属箔密着体を使用する点に特徴がある。工程１では、支持基盤２０上に形成された下地誘電体シート２１上に積層体ＢＵが形成されている。また、下地誘電体シート２１の主表面に包含されるように金属箔密着体が配され、該金属箔密着体を包むように第一誘電体層Ｂ２が配されている。そして金属箔密着体の上に、周知のビルドアップ工程を用いて、誘電体層Ｂ２〜Ｂ４および導体層Ｍ２〜Ｍ４が積層されている。熱膨張係数が１６ｐｐｍ／℃以上２０ｐｐｍ／℃以下の純銅または銅合金を導体層に用い、熱膨張係数が２０ｐｐｍ／℃以上３０ｐｐｍ／℃以下の高分子材料を誘電体層に使用する。次に積層体ＢＵの周辺部（図中の破線部）を除去し、積層体の端面１０１を露出させる（工程２）。そして、金属箔密着体を剥離することで、積層体ＢＵを支持基盤２０および下地誘電体シート２１から分離する（工程３）。次に積層体ＢＵ側についた金属箔Ｍ１にパターニングを施し、エッチングすることで半導体チップ接続側の金属端子パッドＰＤ１を形成する（工程４）。すなわち、金属箔Ｍ１は金属端子パッドＰＤ１を構成するための導体層として使用される。この後、金属端子パッドＰＤ１側に誘電体層Ｂ１を積層し、金属パッドＰＤ１が開口するように選択的にエッチングする。このように形成された積層体ＢＵの、半導体チップ接続側（ＰＤ１側）に補強枠を接着すると、図１（ａ），（ｂ）に示す構造の配線基板１が形成される。上記方法によると金属板をエッチングする必要はないので、工程時間の短縮化を図ることができる。また、導体層と誘電体層の熱膨張係数の差が小さいので、反りを低減できる。
【実施例１】
【００２０】
本発明の効果を確認するために、以下の実験をおこなった。まず、上述の製造方法を用いて、図１（ｂ）の構造を有する薄膜の積層体ＢＵを得た。本発明に属する実施例には、誘電体層Ｂ１〜Ｂ４として熱膨張係数が２３ｐｐｍ／℃のＡＢＦ−ＧＸ  ＴＨ３（商品名：味の素ファインテクノ株式会社製）を使用した。一方、本発明外の比較例のサンプルには、誘電体層Ｂ１〜Ｂ４として熱膨張係数が５５ｐｐｍ／℃のエポキシ樹脂を主体としたＡＢＦ−ＧＸ  Ｃｏｄｅ３（商品名：味の素ファインテクノ株式会社製）を使用した。その後、実施例および比較例の第一主表面に補強枠ＳＴを１５０℃で接着した。各サンプルとも、導体層Ｍ１〜Ｍ４および補強枠ＳＴの材料として熱膨張係数が１７．７ｐｐｍ／℃の銅合金を用いた。実施例および比較例の配線密度は、半導体チップ接続側は６０％、マザーボード接続側は８０％であった。以上説明した内容を、表１にまとめる。
【００２１】
【表１】
2005302968.tif 000003
【００２２】
各サンプルの、反り量を測定した結果を図７（ａ）および図７（ｂ）に示す。図７（ａ）はスティフナーを接着する前に測定した結果で、図７（ｂ）はスティフナーを接着した後に測定した結果である。１サンプルにつき、マザーボード接続側から２５点の高さを測定し、測定値の差が最大になる値を反り値とした。図７（ａ）に関しては各６サンプル、図７（ｂ）に関しては各１２サンプル測定した。図７（ａ）から、スティフナーを接着する前では実施例と比較例の反り量は同程度であるが、実施例の方が反り量のバラツキが小さいことがわかる。また、図７（ｂ）から、スティフナーを接着した後では、実施例の反り量は比較例よりも小さくなっており、改善されていることがわかる。
【００２３】
さらに図８に、配線基板の半導体チップエリアの反り量を測定した結果を示す。図８（ａ）は、マザーボード接続側からみた半導体チップエリアの反り量を示すグラフである。半導体チップエリアだけの高さを測定し、測定値の差が最大になる値を反り値とした。図８（ｂ）は半田バンプＦＢの平坦度を示すグラフである。１サンプルにつき２５点の半田バンプＦＢの高さを測定し、測定値の差が最大になる値を反り値とした。図８（ａ）および図８（ｂ）はスティフナーを接着した後に、各１２サンプルずつ測定した。図８（ａ）から、半導体チップエリアの反り量は、実施例の方が小さいことがわかる。さらに図８（ｂ）から、半田バンプの平坦度は実施例の方が比較例よりも小さくなっており、改善されていることがわかる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態を示す（ａ）概略断面図および（ｂ）要部断面図。
【図２】本発明の一実施形態を示す（ａ）表面図および（ｂ）裏面図。
【図３】補強枠を接着した時の反り発生を示す断面図。
【図４】導体層間の配線密度に起因する反り発生を示す断面図。
【図５】配線基板の製造方法の一例を示す工程図。
【図６】図５に続く工程図。
【図７】誘電体層の材質と反り量の関係を示すグラフ。
【図８】誘電体層の材質と、半導体チップエリアの反り量の関係を示すグラフ。
【符号の説明】
【００２５】
１    配線基板
２０    支持基盤
２１    下地誘電体層
ＢＵ    積層体
ＭＰ１    第一主表面
ＭＰ２    第二主表面
Ｍ１    第一導体層（金属箔）
Ｂ１    第一誘電体層
ＰＤ１    金属端子パッド
ＳＴ    補強枠
ＦＢ    半田バンプ
【図１】
2005302968.tif 000004
【図２】
2005302968.tif 000005
【図３】
2005302968.tif 000006
【図４】
2005302968.tif 000007
【図５】
2005302968.tif 000008
【図６】
2005302968.tif 000009
【図７】
2005302968.tif 000010
【図８】
2005302968.tif 000011