(57)【要約】【課題】  ＮＰＮ型バイポーラトランジスタの外部ベースにはＰ+ポリシリコンが用いられるため、そのベース抵抗が下げられないという問題があった。【解決手段】  ＮＰＮ型バイポーラトランジスタの外部ベース３６にＮ+ポリシリコンを用いることにより、内部ベース３８との間にトンネル接合２４を形成する。これにより、ベース抵抗の低減を実現することができる。内部ベース３８はＳｉＧｅからなることが好ましく、ＳｉＧｅＣからなることが好ましい。【選択図】  図１
2005057171.tif 000002
【特許請求の範囲】
【請求項１】
バイポーラトランジスタのコレクタとして機能する第１伝導型の第１の半導体層を有する基板と、
上記基板の第１の半導体層上に設けられ、バイポーラトランジスタのベースとして機能する第２伝導型の第２の半導体層と、
上記第２の半導体層上に設けられ、バイポーラトランジスタのエミッタとして機能する第１伝導型の第３の半導体層と、
上記第２の半導体層に接続するように具備された外部ベース層を備えるバイポーラトランジスタにおいて、
上記外部ベース層が第１伝導型であることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記基板はＳｉ層であり、
上記第１の半導体層はＳｉ層であり、
上記第２の半導体層はＳｉ1-x-yＧｅxＣy層（１≧ｘ＞０、  １≧ｙ≧０）であり、
上記第３の半導体層はＳｉ層であることを特徴とする半導体装置。
【請求項３】
請求項１および２に記載の半導体装置において、
上記外部ベース層はｎ型にドーピングされた多結晶Ｓｉ1-x-yＧｅxＣy層（１≧ｘ＞０、  １≧ｙ≧０）であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部ベース構造を有するバイポーラトランジスタに関する。
【背景技術】
【０００２】
近年、バイポーラトランジスタをＭＯＳトランジスタと同じ基板上に形成し高集積化するＢｉＣＭＯＳ・ＬＳＩ技術が注目を集めている。ＢｉＣＭＯＳ技術によって高性能アナログ回路と高性能デジタル回路の混載化が可能となるため、部品数およびチップ面積の削減が可能となり、低コストでかつ小さなサイズのチップ製作が実現できる。また最近では、ベース層をＳｉＧｅ層により構成したＳｉ／ＳｉＧｅ系ヘテロバイポーラトランジスタ（ＨＢＴ）をＳｉ基板上に集積化する技術が注目を集めている（例えば非特許文献１参照）。
【０００３】
ＳｉＧｅ層は、Ｇｅの組成を変化させることでそのバンドギャップを連続的に変化させることが可能であり、これを応用することで優れた高周波特性を示すことから、大きな関心を集めている。
【０００４】
バイポーラトランジスタにはＮＰＮ型とＰＮＰ型があるが、優れた性能の素子を小面積で製作できる点からＮＰＮ型が広く用いられている。また、高性能ＮＰＮ型バイポーラトランジスタでは、コレクタ容量を最小にするためにＰ型内部ベースからＰ+ポリシリコンを用いてベースを引き出す、外部ベース構造が用いられている（例えば非特許文献２参照）。
【０００５】
以下、図９を用いてＳｉＧｅベース層を用いたＮＰＮ型バイポーラトランジスタの従来技術に関して説明する。
【０００６】
Ｓｉ基板１０内には、エピタキシャル成長法あるいはイオン注入法によって形成されたＮ型不純物を含むバイポーラトランジスタのコレクタ層１１が形成されている。このコレクタ層１１のＮ型不純物濃度は１×１０17ｃｍ-3程度に調整されている。素子分離領域は、第2の絶縁体１５（ノンドープポリシリコン）および第1の絶縁体１４（酸化シリコン）を埋め込んで形成された深さ約２μｍのディープトレンチ分離と、第３の絶縁体１３（酸化シリコン）を埋め込んで形成された深さ約０．３５μｍのシャロートレンチ分離から形成されている。さらに、ディープトレンチ分離の下方に位置する領域には、チャネルストッパ用の分離用Ｐ+領域１２が設けられている。
【０００７】
また、Ｓｉ基板１０内にはコレクタ層１２の電極を取るためのＮ+コレクタ引き出し層１６が形成されている。コレクタ層１１の上方には厚さが約３０ｎｍの第４の絶縁層１９が設けられており、不純物濃度が１×１０20ｃｍ-3程度のＰ+型Ｓｉ1-xＧｅx内部ベース３８およびＳｉ層３９が形成されている。Ｐ+型Ｓｉ1-xＧｅx内部ベース３８およびＳｉ層３９の堆積にはＵＨＶ−ＣＶＤ（Ｕｌｔｒａ  Ｈｉｇｈ  Ｖａｃｕｕｍ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）装置を用いる。コレクタ層上方では単結晶（ＳｉＧｅ内部ベース３８、Ｓｉ層３９）が、第４の絶縁層１９上方では多結晶（ＳｉＧｅ外部ベース４０、Ｓｉ外部ベース４１）が堆積される。外部ベースは不純物濃度が１×１０20ｃｍ-3程度の高濃度にＰ型ドーピングされている。
【０００８】
Ｓｉ層３９上方には高濃度のＮ型不純物がドープされたＮ+ポリシリコンエミッタ２８が設けられている。Ｎ+ポリシリコンエミッタ２８の周囲にはサイドウォール２５および第７の絶縁体２６が設けられており、外部ベースとＮ+ポリシリコンエミッタ２８を電気的に絶縁している。Ｓｉ層３９は、Ｎ+ポリシリコンエミッタ層２８からの不純物拡散によってＮ型にドープされており、このＳｉ層３９がＮＰＮバイポーラトランジスタのエミッタとして機能する。
【０００９】
Ｎ+コレクタ引き出し層１６、外部ベース、Ｎ+ポリシリコンエミッタ層２８の表面は、低抵抗化のために厚さ約２５ｎｍのＴｉシリサイド層２９が形成されている。。
【００１０】
そして、Ｔｉシリサイド層２９の上には層間絶縁膜３０が設けられ、この層間絶縁膜３０を貫通し、それぞれ内部ベース３８、Ｎ+ポリシリコンエミッタ２８、およびコレクタ層１１に電気的に接続しているベース電極３１、エミッタ電極３２、およびコレクタ電極３３が形成されている。
【非特許文献１】T. Sakai, Y. Kobayashi, H. Yamauchi, M. Sato, T. Makino, "High speed bipolar ICs using super self-aligned process technology",  Jpn. J. Appl. Phys., 20, Suppl. 20-1, pp.155-159 (1980).
【非特許文献２】T. Sakai, Y. Kobayashi, H. Yamauchi, M. Sato, T. Makino, "High speed bipolar ICs using super self-aligned process technology",  Jpn. J. Appl. Phys., 20, Suppl. 20-1, pp.155-159 (1980).
【発明の開示】
【発明が解決しようとする課題】
【００１１】
バイポーラトランジスタでは、ベース抵抗Ｒｂの低減がトランジスタの性能を向上させる重要な課題となっている。これは、外部から与えているエミッタ・ベース間の印可電圧ＶBEに対して、内部のエミッタ・ベース接合間に印可されている電圧はベース抵抗Ｒｂとベース注入電流Ｉｂの積、すなわちＲｂ・Ｉｂの電圧降下の分だけ小さくなってしまうためである。また、バイポーラトランジスタの最大発振周波数（Ｆｍａｘ）に注目すると、Ｆｍａｘはバイポーラトランジスタの遮断周波数（Ｆｔ）、コレクタ容量（Ｃｊｃ）、ベース抵抗（Ｒｂ）を用いて、
Ｆｍａｘ＝（Ｆｔ／（８π・Ｃｊｃ・Ｒｂ））1/2
で与えられる。従ってベース抵抗Ｒｂの低減により、Ｆｍａｘを向上させることが可能となる。
【００１２】
このようにベース抵抗Ｒｂを低減させるため、外部ベース構造を有するＮＰＮ型のバイポーラトランジスタにおいては、十分高濃度にＢ（ホウ素）をドーピングしたＰ+ポリシリコンを外部ベースとして用いている。しかしながら、Ｓｉ内には固溶限界以上のホウ素をドーピングできないため、さらなるベース抵抗の低減ができないというのが現状であった。
【課題を解決するための手段】
【００１３】
そこで本発明では、ＮＰＮ型のバイポーラトランジスタの外部ベースにＮ+型に不純物ドーピングされた層（Ｎ+ポリシリコン）を使用する。正孔ベース注入電流Ｉｂは、Ｎ+型外部ベースから、Ｐ型内部ベース層へトンネル電流によって注入される。Ｎ+ポリシリコンはＰ+ポリシリコンに対して伝導率が２倍程度と大きいため、低ベース抵抗化が実現可能となる。
【発明の効果】
【００１４】
本発明によりベース抵抗の低減が可能となるため、高性能なＮＰＮ型バイポーラトランジスタの製作が可能となる。
【発明を実施するための最良の形態】
【００１５】
本発明は外部ベース抵抗を低減するために、ＮＰＮ型のバイポーラトランジスタの外部ベースにＮ+ポリシリコンを使用することで低抵抗化を実現する。
（第１の実施の形態）
まず、本実施の形態に係るバイポーラトランジスタ製造方法について、図４〜図７を用いて説明する。ここでは、ＳｉＧｅ層をベース層とするＨＢＴ（ヘテロバイポーラトランジスタ）を例に挙げて、その製造方法を説明する。
【００１６】
図４（ａ）
まずＳｉ基板１０に、イオン注入法によってＮ型不純物を含むバイポーラトランジスタのコレクタ層１１を形成する。注入種には、P（燐）もしくはＡｓ（砒素）を用い、Ｎ型不純物濃度は１×１０17ｃｍ-3程度に調整されている。また、N型コレクタ層１１はエピタキシャル成長法を用いて形成しても良い。この場合、エピタキシャル成長中にドーピングを行っても良い。次に、ＤＴＩ（ディープトレンチアイソレーション）により素子分離を形成する。ドライエッチングにより深さ約２μｍ程度の溝を形成した後、溝の底部にチャネルストッパとなる分離用Ｐ+領域１２のＢ（ホウ素）注入を行う。溝内壁に第１の絶縁体１４を形成した後、溝の内部を第２の絶縁体１５で埋め込む。第２の絶縁体１４には酸化シリコンを用いると良い。酸化シリコンを用いる場合、熱酸化により溝内壁シリコン部分を酸化させても良い。また、第１の絶縁体１５にはノンドープポリシリコンを用いると良い。ノンドープポリシリコンを用いる場合、ＣＶＤ法を用いれば溝の内部を隙間無く埋めることが可能である。
【００１７】
図４（ｂ）
次に、ＳＴＩ（シャロートレンチアイソレーション）により、ベース・エミッタ形成領域３４とコレクタ引き出し領域３５を分離する。ＳＴＩは第３の絶縁体１３を埋め込んで形成されており、深さは約０．３５μｍである。第３の絶縁体１３には酸化シリコンを用いると良い。次にコレクタ引き出し領域３５にＡｓ（砒素）もしくはＰ（燐）を高濃度（２ｘ１０20ｃｍ-3程度）にイオン注入し、Ｎ+コレクタ引き出し層１６を形成する。このとき、ベース・エミッタ形成領域３４の幅をＷ１とする。
【００１８】
図４（ｃ）
さらに、厚さ約３０ｎｍの第４の絶縁層１９を堆積する。第４の絶縁層１９の材料としては、CVD法などにより酸化シリコンを堆積すればよい。次にドライエッチングもしくはウェットエッチングにより、ベース・エミッタ形成領域３４に開口を形成する。
【００１９】
図４（ｄ）
上記Ｓｉ基板１０の全面に、Ｓｉ1-xＧｅx層２０（０＜ｘ≦０．３）、Ｓｉ層２１を順次堆積する。堆積にはＵＨＶ−ＣＶＤ（Ｕｌｔｒａ  Ｈｉｇｈ  Ｖａｃｕｕｍ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）装置を用いる。このように開口を設けた基板に結晶成長を行うことによって、ベース・エミッタ形成領域３４上には単結晶膜が形成され（単結晶領域１７）、第３の絶縁体１３および第４の絶縁層１９上には多結晶膜（多結晶領域１８）が形成される。Ｓｉ1-xＧｅx層２０の膜厚は３０ｎｍ〜６０ｎｍ程度、Ｓｉ層２１の厚さは１０ｎｍ〜４０ｎｍ程度に設定する。また、Ｓｉ1-xＧｅx層２０には結晶成長中にＢ（ホウ素）を１×１０19ｃｍ-3程度にＰ型ドーピングする。このときＳｉ層２１はアンドープにする。単結晶領域１７のＳｉ1-xＧｅx層２０はＨＢＴの内部ベースとして機能し、多結晶領域１８のＳｉ1-xＧｅx層２０は外部ベースとして機能する。このように、ＨＢＴのベース部分にＳｉＧｅ／Ｓｉ積層構造を利用することで、高周波特性の向上が可能であることが知られている。
【００２０】
また、Ｓｉ1-xＧｅx層２０の代わりにＳｉ1-x―yＧｅxＣy層（０＜ｘ≦０．３、０＜ｙ≦０．０２）を用いても良い。Ｓｉ1-x―yＧｅxＣy層を用いることで、ベース部分のＢ（ホウ素）がエミッタおよびコレクタ領域に拡散し、ベース幅が増大することを抑制することができる。
【００２１】
図５（ａ）
次に、上記Ｓｉ基板１０の全面に、第５の絶縁層２２および第６の絶縁層２３を順次堆積する。第５の絶縁層２２には厚さ３０ｎｍ程度の酸化シリコンを用いれば良く、第６の絶縁層２３には厚さ５０〜１００ｎｍ程度の窒化シリコンを用いれば良い。第５の絶縁層２２の酸化シリコン膜は、エミッタ開口形成時にエッチストッパとして機能する。次に、ドライエッチングを用いて第５の絶縁層２２および第６の絶縁層２３をメサ状に加工する。第５の絶縁層２２および第６の絶縁層２３の幅をＷ２とすると、Ｗ２＜Ｗ１を満足するようにＷ２を設定すると良い。
【００２２】
ドライエッチングガスとしては、テトラフルオロメタン（ＣＦ4）、トリフルオロメタン（ＣＨＦ3）、水素（Ｈ2）の混合ガスを用いれば、Ｓｉ層２１をほとんどエッチングすることなく、第５の絶縁層２２および第６の絶縁層２３の加工が可能である。
【００２３】
図５（ｂ）
この後、上記Ｓｉ基板１０にＡｓ（砒素）もしくはＰ（燐）をイオン注入する。このとき、第５の絶縁層２２および第６の絶縁層２３が注入マスクとして機能し、単結晶領域１７のＳｉ層３９およびＳｉ1-xＧｅx内部ベース３８にはイオン注入されないため、多結晶領域１８がＮ型にドーピングされる。従って、Ｎ＋型Ｓｉ1-xＧｅx外部ベース３６およびＮ+型Ｓｉ外部ベース３７が形成されることになる。いうまでもなく、Ｓｉ1-xＧｅx外部ベース３６はＳｉＧｅ層２０に由来し、Ｎ+型Ｓｉ外部ベース３７はＳｉ層２１に由来する。このとき、３ｘ１０20ｃｍ-3程度に高濃度にＮ型ドーピングすることで、トンネル接合２４が形成される。なお、Ｓｉ層３９は、最終的にはエミッタ層として機能する。
【００２４】
図５（ｃ）
トンネル接合２４を形成した後、上記Ｓｉ基板１０の全面に酸化シリコンもしくは窒化シリコンからなる絶縁体を堆積し、全面エッチバックすることで、サイドウォール２５を形成する。
【００２５】
図５（ｄ）
上記基板全面に厚さ１００ｎｍ程度の第７の絶縁体２６を堆積する。第６の絶縁体２６にはシリコン酸化膜を用いれば良い。
【００２６】
図６（ａ）
図６（ａ）および図６（ｂ）では２段階に分けてエミッタ開口２７を形成する。まず、ドライエッチングにより第７の絶縁体２６の一部および第６の絶縁層２３の一部を除去し、エミッタ開口２７を形成する。エミッタ開口の幅をＷ３とすると、Ｗ３＜Ｗ２を満足するように設定すると良い。
【００２７】
図６（ｂ）
次にウェットエッチングにより、第５の絶縁層２２を除去する。第５の絶縁層２２にシリコン酸化膜を用いた場合、エッチング液にはフッ酸もしくはバッファードフッ酸を用いれば良い。このようにウェットエッチングを用いることで、Ｓｉ層３９にエッチングダメージが入ることを回避することが可能である。
【００２８】
図６（ｃ）
上記Ｓｉ基板１０に、高濃度のＮ型不純物がドープされたＮ+ポリシリコンを堆積する。Ｎ+ポリシリコンはＣＶＤ法を用いて堆積され、エミッタ開口２７を埋め込むように堆積される。次に、ドライエッチングを用いてＮ+ポリシリコンエミッタ２８を形成する。ドライエッチングガスとしては、塩素（Ｃｌ2）、臭素水素（ＨＢｒ）、アルゴン（Ａｒ）などからなる混合ガスを用いることで、ポリシリコンのみを選択的に加工することができる。Ｎ+ポリシリコンエミッタ２８から不純物拡散によってＳｉ層３９をＮ型にドープすることにより、ＮＰＮ型ヘテロバイポーラトランジスタのエミッタを形成する。
【００２９】
図６（ｄ）
ドライエッチングにより第７の絶縁体２６を加工し、外部ベース領域４０を表面に露出させる。
【００３０】
図７（ａ）
ドライエッチングによりＳｉ層２１、Ｓｉ1-xＧｅx層２０、第４の絶縁層１９を加工し、Ｎ+コレクタ引き出し層１６を表面に露出させる。
【００３１】
図７（ｂ）
Ｎ+ポリシリコンエミッタ２８、Ｎ+コレクタ引き出し層１６、Ｎ+ポリシリコン外部ベース層２７の表面に厚さ約２５ｎｍのＴｉシリサイド層２９を形成する。
【００３２】
図７（ｃ）
層間絶縁膜３０を堆積し、コンタクトホールを形成した後、ベース電極３１、エミッタ電極３２、コレクタ電極３３を形成してデバイスが完成する。
【００３３】
尚、本製造方法においては、図５（ｂ）の工程において、サイドウォール２５の形成前にＮ型不純物のイオン注入を行ったが、サイドウォール２５の形成後にＮ型不純物のイオン注入を行っても良い。サイドウォール２５の形成後にＮ型不純物のイオン注入を行った場合、完成したＮＰＮ型バイポーラトランジスタの構造は図８のようになる。図７（ｃ）と比較すると、トンネル接合２４がサイドウォール２５の幅程度だけ、内部ベースから離れたところ（外側）に形成されることになる。このように、トンネル接合を内部ベースから若干遠ざけることで、Ｎ+外部ベースとＮエミッタが短絡する危険性を回避することができる。
【００３４】
次にトンネル接合に関して図２を用いて説明する。本発明によれば、図１に示すように、Ｐ+型Ｓｉ1-xＧｅx内部ベース３８とＮ+型Ｓｉ1-xＧｅx外部ベース３６との間にトンネル接合２４が発生する。
【００３５】
図２（ａ）は接合前のエネルギーバンド構造を示している。高濃度に不純物がドーピングされた半導体においては、図２（ａ）に示すようにフェルミ準位Ｅfが許容帯の中に入り、縮退状態になることが知られている。
【００３６】
次に、このように高濃度にドーピングされたＰ+型半導体とＮ+型半導体のＰ+Ｎ+接合エネルギーバンド構造を図２（ｂ）に示す。電圧を印可しない状態においても、トンネル効果によりＮ+型半導体の伝導帯からＰ+型半導体の価電子帯へ電子が通り抜ける。
【００３７】
次に、逆方向に電圧を印可した場合のエネルギーバンド構造を図２（ｃ）に示す。逆方向バイアス印可時においてはＰ+Ｎ+接合の空乏層幅が狭くなるため、接合に掛かる電界が増加し、トンネル電流が流れ易くなる。
【００３８】
次に順方向に電圧を印可した場合を図２（ｄ）に示す。順方向電圧印可では、トンネル電流が流れ難くなるため電流値が減少する。
【００３９】
さらに順方向電圧を印可した場合を図２（ｅ）に示す。順方向電圧が高くなると、拡散電流が流れ始めるため、電流値が増加する。このように、電圧印可に伴いエネルギーバンドが変化するため、トンネルダイオードは図２（ｆ）に示すような電流電圧特性を示す。
【００４０】
注目すべき点は、電圧０ボルト付近および逆方向印可時において、トンネルダイオードは低抵抗性を示す点である。本発明においては、この特性をうまく利用している。
【００４１】
次に、トンネル接合ベースを用いたバイポーラトランジスタの動作について図３を用いて説明する。図中のＮ、Ｐは半導体の極性を表している。一般に、バイポーラトランジスタはエミッタ接地で用いられる。図３（ａ）は、一般的なバイポーラトランジスタのエミッタ接地動作における電圧関係である。ベース・エミッタ間に順方向バイアスが印可した状態でトランジスタが動作する。外部ベースはＰ+型で形成されているためベース抵抗Ｒｂが大きい。
【００４２】
図３（ｂ）に、本発明におけるバイポーラトランジスタのエミッタ接地動作における電圧関係を示す。外部ベースはＮ+型で形成されているためベース抵抗Ｒｂが小さい。外部ベースと内部ベースとの間にトンネル接合があり、このトンネル接合が逆方向にバイアスが印可されることがわかる。先に説明したように、トンネル接合は逆方向電圧においてトンネル電流により電流が流れる。
【００４３】
従って本発明によれば、高濃度に不純物ドーピングされたＮ+型外部ベースを用いることで、従来のＰ+型外部ベースに対してベース抵抗を２分の１程度まで激的に下げることが可能となる。図１０に、最大発振周波数Ｆｍａｘとコレクタ電流Ｉｃの関係を示す。本発明のベース抵抗低減効果により、Ｆｍａｘは２〜３割程度増加させることができる。
【００４４】
尚、説明ではＳｉ1-xＧｅxベースを用いたＮＰＮ型ヘテロバイポーラトランジスタを例に挙げたが、Ｓｉベース（すなわち、Ｓｉ1-xＧｅxベースにおいてｘ＝０）を用いたＮＰＮ型バイポーラトランジスタにおいても、同様のベース抵抗低減効果が得られることは明らかである。ただし、後述する第２の実施の形態を考慮すれば、内部ベースはＳｉＧｅまたはＳｉＧｅＣからなることが好ましく、ＳｉＧｅＣからなることがさらに好ましい。
（第２の実施の形態）
次に、請求項３に対応する第２の実施の形態に関して説明する。本実施の形態においては、Ｎ+外部ベースの材料として、高濃度にＮ型にドーピングされた多結晶Ｓｉ1-x-yＧｅxＣy層（１≧ｘ＞０、  １≧ｙ≧０）を用いる。
【００４５】
量子力学におけるトンネル確率Ｔtは以下の（数１）で与えられる。
（数１）
Ｔt＝ｅｘｐ［−２5/2ｍ1/2Ｅｇ3/2／３ｈｅＥ］
ここでｍは有効質量、Ｅｇは材料のバンドギャップ、ｈはプランク定数、ｅは電荷素量、Ｅは接合にかかる電界である。
【００４６】
Ｅｇに着目すると、Ｅｇが小さい材料を用いることでトンネル確率を高め、トンネル接合２４のトンネル電流を効率的に流すことが可能であることが分かる。多結晶Ｓｉ1-x-yＧｅxＣyは一般的に用いられている多結晶Ｓｉに対して、
多結晶ＳｉのＥｇ  ＞  多結晶Ｓｉ1-x-yＧｅxＣy層のＥｇ
の関係が成り立つため、Ｎ+外部ベースを多結晶Ｓｉ1-x-yＧｅxＣy層で製作することが有効であることがわかる。
（その他の実施形態）
シングルポリシリコンタイプだけではなく、図１１に示すように、ダブルポリシリコンタイプにも適用可能である。この場合、Ｎ型第２ポリシリコンとＳｉ1-xＧｅx内部ベース３８との間にトンネル結合２４が形成される。
【００４７】
また、Ｎ型ドーパントである砒素（Ａｓ）はＰ型ドーパントであるホウ素（Ｂ）よりも低温で活性化しやすく、その点でも本構造がベース抵抗の低減に有効である。
【産業上の利用可能性】
【００４８】
本発明によりベース抵抗の低減が可能となるため、高性能なＮＰＮ型バイポーラトランジスタの製作が可能となる。
【図面の簡単な説明】
【００４９】
【図１】第１の実施形態におけるヘテロバイポーラトランジスタの断面構造を示す図
【図２】トンネル接合の動作原理を示す図
【図３】第１の実施形態におけるトランジスタ動作時の電圧関係を示す図
【図４】第１の実施形態における製造工程を示す図
【図５】第１の実施形態における製造工程を示す図
【図６】第１の実施形態における製造工程を示す図
【図７】第１の実施形態における製造工程を示す図
【図８】第１の実施形態の変形例を示す図
【図９】従来のヘテロバイポーラトランジスタの断面構造を示す図
【図１０】最大発振周波数とコレクタ電流の関係を示す図
【図１１】ダブルポリシリコンタイプのバイポーラトランジスタに本発明を適用した場合を示す図
【符号の説明】
【００５０】
１０  Ｓｉ基板
１１  コレクタ層
１２  分離用Ｐ+領域
１３  第３の絶縁体
１４  第１の絶縁体
１５  第２の絶縁体
１６  Ｎ+コレクタ引き出し層
１７  単結晶領域
１８  多結晶領域
１９  第４の絶縁層
２０  Ｓｉ1-xＧｅx層
２１  Ｓｉ層
２２  第５の絶縁層
２３  第６の絶縁層
２４  トンネル接合
２５  サイドウォール
２６  第７の絶縁体
２７  エミッタ開口
２８  Ｎ+ポリシリコンエミッタ
２９  Ｔｉシリサイド
３０  層間絶縁膜
３１  ベース電極
３２  エミッタ電極
３３  コレクタ電極
３４  ベース・エミッタ形成領域
３５  コレクタ引き出し領域
３６  Ｎ+型Ｓｉ1-xＧｅx外部ベース
３７  Ｎ+型Ｓｉ外部ベース
３８  Ｐ+型Ｓｉ1-xＧｅx内部ベース
３９  Ｓｉ層
４０  外部ベース領域
４１  Ｐ+型Ｓｉ1-xＧｅx外部ベース
４２  Ｐ+型Ｓｉ外部ベース
【図１】
2005057171.tif 000003
【図２】
2005057171.tif 000004
【図３】
2005057171.tif 000005
【図４】
2005057171.tif 000006
【図５】
2005057171.tif 000007
【図６】
2005057171.tif 000008
【図７】
2005057171.tif 000009
【図８】
2005057171.tif 000010
【図９】
2005057171.tif 000011
【図１０】
2005057171.tif 000012
【図１１】
2005057171.tif 000013