(57)【要約】【課題】Ｈ形ブリッジ回路を高耐圧化した場合でも、直流モータ駆動回路の高価格化を抑制することができる直流モータ駆動回路を提供することを目的とする。【解決手段】ホール素子１と、第１矩形波信号出力の第１のコンパレータ２と、第１矩形波信号出力負電圧に対応する第２矩形波信号出力の第２のコンパレータ３と、第１矩形波処理信号出力の第１デッドタイム回路と、第２矩形波処理信号出力の第２デッドタイム回路と、Ｈ形ブリッジ回路は、第２のＰＮＰトランジスタ７と第１のＦＥＴ４とが直列接続された第１直列回路と、第１のＰＮＰトランジスタ６と第２のＦＥＴ５とが直列接続された第２直列回路と、第１節点および第２節点に接続されたモータコイルとから成る。【選択図】図１
2005269855.tif 000002
【特許請求の範囲】
【請求項１】
通電電流の方向が切り替わったとき複数の磁極の極性が切り替わるモータコイルによりマグネットロータを回転させるブラシレス直流モータを駆動する直流モータ駆動回路であって、前記モータコイルの所定の磁極間に配設されたホール素子と、前記ホール素子から出力される正弦波信号を入力して前記正弦波信号の正電圧に対応する第１の矩形波信号を出力する第１のコンパレータと、前記第１の矩形波信号を入力して前記正弦波信号の負電圧に対応する第２の矩形波信号を出力する第２のコンパレータと、前記第１の矩形波信号に対して緩やかな立ち上がりと急速な立ち下がりとを与えて第１の矩形波処理信号として出力する第１のデッドタイム回路と、前記第２の矩形波信号に対して緩やかな立ち上がりと急速な立ち下がりとを与えて第２の矩形波処理信号として出力する第２のデッドタイム回路と、前記第１の矩形波処理信号および前記第２の矩形波処理信号を入力するＨ形ブリッジ回路とを有し、前記Ｈ形ブリッジ回路は、正の電源電圧に接続された第２のスイッチング素子とアースに接続された第１のＦＥＴとが第１の節点を介して直列に接続された第１の直列回路と、正の電源電圧に接続された第１のスイッチング素子とアースに接続された第２のＦＥＴとが第２の節点を介して直列に接続された第２の直列回路と、前記第１の節点および前記第２の節点に接続された前記モータコイルとを備えたことを特徴とする直流モータ駆動回路。
【請求項２】
前記第１のスイッチング素子および前記第２のスイッチング素子はそれぞれ第１のＰＮＰトランジスタおよび第２のＰＮＰトランジスタであり、前記第１のＰＮＰトランジスタおよび前記第２のＰＮＰトランジスタのエミッタは前記正の電源電圧に接続され、前記第１のＰＮＰトランジスタおよび前記第２のＰＮＰトランジスタのコレクタは前記第２のＦＥＴおよび前記第１のＦＥＴのドレインにそれぞれ接続され、前記第１のＰＮＰトランジスタおよび前記第２のＰＮＰトランジスタのベースは前記第１のＦＥＴおよび前記第２のＦＥＴのドレインに第３の抵抗器および第４の抵抗器を介してそれぞれ接続され、前記第１の矩形波処理信号および前記第２の矩形波処理信号は前記第１のＦＥＴおよび前記第２のＦＥＴのゲートに入力され、前記第１のＦＥＴおよび前記第２のＦＥＴのソースは前記アースに接続されていることを特徴とする請求項１に記載の直流モータ駆動回路。
【請求項３】
前記第１のスイッチング素子および前記第２のスイッチング素子はそれぞれ第１のＰチャンネルＦＥＴおよび第２のＰチャンネルＦＥＴであり、前記第１のＰチャンネルＦＥＴおよび前記第２のＰチャンネルＦＥＴのソースは前記正の電源電圧に接続され、前記第１のＰチャンネルＦＥＴおよび前記第２のＰチャンネルＦＥＴのドレインは前記第２のＦＥＴおよび前記第１のＦＥＴのドレインにそれぞれ接続され、前記第１のＰチャンネルＦＥＴおよび前記第２のＰチャンネルＦＥＴのゲートは前記第１のＦＥＴおよび前記第２のＦＥＴのドレインに第３の抵抗器および第４の抵抗器を介してそれぞれ接続され、前記第１の矩形波処理信号および前記第２の矩形波処理信号は前記第１のＦＥＴおよび前記第２のＦＥＴのゲートに入力され、前記第１のＦＥＴおよび前記第２のＦＥＴのソースは前記アースに接続されていることを特徴とする請求項１に記載の直流モータ駆動回路。
【請求項４】
前記第１のデッドタイム回路は、前記第１のコンパレータの出力点である第１の出力点に接続された第１の抵抗器と、前記第１の抵抗器と第２の出力点を介して直列に接続された第１のコンデンサとから成り、前記第２の出力点は前記第１のＦＥＴのゲートに接続され、前記第２のデッドタイム回路は、前記第２のコンパレータの出力点である第３の出力点の高電圧側に接続された第２の抵抗器と、前記第２の抵抗器と第３の出力点を介して直列に接続された第２のコンデンサとから成り、前記第３の出力点は前記第２のＦＥＴのゲートに接続されていることを特徴とする請求項１乃至３のいずれか１に記載の直流モータ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通電電流の方向が切り替わったとき複数の磁極（例えば４極）の極性（Ｎ、Ｓ）が切り替わるモータコイルによりマグネットロータを回転させるブラシレス直流モータを駆動する直流モータ駆動回路に関するものである。
【背景技術】
【０００２】
図３は、従来の直流モータ駆動回路を示す回路図であり、例えば（特許文献１）に記載されている回路図である。
【０００３】
図３において、１０１は直流モータの固定子を構成するモータコイル（後述する）により形成される磁極間に配設されマグネットロータの回転位置を検出するホール素子、１０２はモータコイルの通電方向（通電電流の方向）の切替え信号を出力するＩＣ、１０５ａ、１０５ｂはＰチャンネルＭＯＳＦＥＴ、１０６ａ、１０６ｂはＮチャンネルＭＯＳＦＥＴ、１３０ａ〜１３２ａ、１３０ｂ〜１３２ｂはトランジスタ、１０９は通電電流の方向が切り替わったとき複数の磁極（例えば４極）の極性が切り替わるモータコイル、Ｔは直流電圧Ｖｃｃ（例えば１２Ｖ）の直流電源が供給される電源端子である。
【０００４】
ここで、トランジスタ１３１ａ、１３１ｂ、１３２ａ、１３２ｂは後述のＨ形ブリッジ回路において相切り替え時に同時通電による電源短絡現象が生じないようにするためのデッドタイムを発生するデッドタイム発生回路を構成し、トランジスタ１３０ａ、１３０ｂはＨ形ブリッジ回路を駆動するＨ形ブリッジドライブ回路を構成し、ＰチャンネルＭＯＳＦＥＴ１０５ａ、１０５ｂとＮチャンネルＭＯＳＦＥＴ１０６ａ、１０６ｂとモータコイル１０９とはＨ形ブリッジ回路を構成する。そして、図３において、モータコイル１０９を除いた全回路が直流モータ駆動回路を構成する。
【０００５】
このように構成された直流モータ駆動回路について、その接続、動作を説明する。
【０００６】
ＩＣ１０２の出力は低周波増幅用トランジスタ１３１ａ、１３１ｂに接続され、トランジスタ１３１ａ、１３１ｂの出力はＭＯＳＦＥＴのゲートをドライブするＰＮＰの小信号トランジスタ１３０ａ、１３０ｂのベースに接続され、また、トランジスタ１３１ａ、１３１ｂの出力はそれぞれトランジスタ１３２ｂ、１３２ａのベースに接続され、そのコレクタはそれぞれトランジスタ１３０ｂ、１３０ａに接続され、小信号トランジスタ１３０ａ、１３０ｂのエミッタはＰチャンネルＭＯＳＦＥＴ１０５ａ、１０５ｂのゲートに、そのコレクタはＮチャンネルＭＯＳＦＥＴ１０６ａ、１０６ｂのゲートにそれぞれ接続されており、モータコイル１０９の通電方向の切替え信号を出力するＩＣ２により、トランジスタ１３０ａと１３０ｂは交互にオン、オフされる。
【０００７】
トランジスタ１３０ａがオン状態ではＭＯＳＦＥＴ１０５ａと１０６ａがオンとなり、モータコイル１０９に左から右の方向に通電されて、その後トランジスタ１３０ａがオフすると、トランジスタ１３０ｂがオンとなり、ＭＯＳＦＥＴ１０５ｂと１０６ｂがオンとなり、モータコイル１０９には前とは逆方向の電流が通電される。
【特許文献１】特開平９−３３１６９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
このように、従来の直流モータ駆動回路では、トランジスタ１３１ａ、１３１ｂ、１３２ａ、１３２ｂがデッドタイム発生回路を構成し、トランジスタ１３０ａ、１３０ｂがＨ
形ブリッジドライブ回路を構成しているため、電源端子より入力された交流電圧をモータ内の整流回路（図示せず）により直流電圧に変換する交流入力対応のブラシレスＤＣモータなどにおいて、直流電圧Ｖｃｃが高い電圧たとえば１１０Ｖの場合（すなわちＨ形ブリッジ回路を高耐圧化した場合）、トランジスタ１３０ａ〜１３２ａ、１３０ｂ〜１３２ｂも高耐圧のトランジスタに変更しなければならず、直流モータ駆動回路が高価なものとなるという問題点を有していた。
【０００９】
この直流モータ駆動回路では、Ｈ形ブリッジ回路を高耐圧化した場合でも、直流モータ駆動回路の簡素化が可能で、高価格化も抑制することが要求されている。
【００１０】
本発明は、この要求を満たすため、Ｈ形ブリッジ回路を高耐圧化した場合でも、直流モータ駆動回路の簡素化が可能で、高価格化も抑制することができる直流モータ駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、Ｈ形ブリッジ回路を高耐圧化した場合でも、直流モータ駆動回路の高価格化を抑制するという目的を、Ｈ形ブリッジ回路を２つのコンパレータの出力信号によって駆動することで実現した。
【００１２】
上記課題を解決するためになされた第１の発明は、通電電流の方向が切り替わったとき複数の磁極の極性が切り替わるモータコイルによりマグネットロータを回転させるブラシレス直流モータを駆動する直流モータ駆動回路であって、モータコイルの所定の磁極間に配設されたホール素子と、ホール素子から出力される正弦波信号を入力して正弦波信号の正電圧に対応する第１の矩形波信号を出力する第１のコンパレータと、第１の矩形波信号を入力して正弦波信号の負電圧に対応する第２の矩形波信号を出力する第２のコンパレータと、第１の矩形波信号に対して緩やかな立ち上がりと急速な立ち下がりとを与えて第１の矩形波処理信号として出力する第１のデッドタイム回路と、第２の矩形波信号に対して緩やかな立ち上がりと急速な立ち下がりとを与えて第２の矩形波処理信号として出力する第２のデッドタイム回路と、第１の矩形波処理信号および第２の矩形波処理信号を入力するＨ形ブリッジ回路とを有し、Ｈ形ブリッジ回路は、正の電源電圧に接続された第２のスイッチング素子とアースに接続された第１のＦＥＴとが第１の節点を介して直列に接続された第１の直列回路と、正の電源電圧に接続された第１のスイッチング素子とアースに接続された第２のＦＥＴとが第２の節点を介して直列に接続された第２の直列回路と、第１の節点および第２の節点に接続されたモータコイルとを備えた構成を有している。
【００１３】
上記課題を解決するためになされた第２の発明は、第１のスイッチング素子および第２のスイッチング素子はそれぞれ第１のＰＮＰトランジスタおよび第２のＰＮＰトランジスタであり、第１のＰＮＰトランジスタおよび第２のＰＮＰトランジスタのエミッタは正の電源電圧に接続され、第１のＰＮＰトランジスタおよび第２のＰＮＰトランジスタのコレクタは第２のＦＥＴおよび第１のＦＥＴのドレインにそれぞれ接続され、第１のＰＮＰトランジスタおよび第２のＰＮＰトランジスタのベースは第１のＦＥＴおよび第２のＦＥＴのドレインに第３の抵抗器および第４の抵抗器を介してそれぞれ接続され、第１の矩形波処理信号および第２の矩形波処理信号は第１のＦＥＴおよび第２のＦＥＴのゲートに入力され、第１のＦＥＴおよび第２のＦＥＴのソースはアースに接続されている構成を有している。
【００１４】
上記課題を解決するためになされた第３の発明は、第１のスイッチング素子および第２のスイッチング素子はそれぞれ第１のＰチャンネルＦＥＴおよび第２のＰチャンネルＦＥＴであり、第１のＰチャンネルＦＥＴおよび第２のＰチャンネルＦＥＴのソースは正の電源電圧に接続され、第１のＰチャンネルＦＥＴおよび第２のＰチャンネルＦＥＴのドレイ
ンは第２のＦＥＴおよび第１のＦＥＴのドレインにそれぞれ接続され、第１のＰチャンネルＦＥＴおよび第２のＰチャンネルＦＥＴのゲートは第１のＦＥＴおよび第２のＦＥＴのドレインに第３の抵抗器および第４の抵抗器を介してそれぞれ接続され、第１の矩形波処理信号および第２の矩形波処理信号は第１のＦＥＴおよび第２のＦＥＴのゲートに入力され、第１のＦＥＴおよび第２のＦＥＴのソースはアースに接続されている構成を有している。
【００１５】
上記課題を解決するためになされた第４の発明は、第１のデッドタイム回路は、第１のコンパレータの出力点である第１の出力点に接続された第１の抵抗器と、第１の抵抗器と第２の出力点を介して直列に接続された第１のコンデンサとから成り、第２の出力点は第１のＦＥＴのゲートに接続され、第２のデッドタイム回路は、第２のコンパレータの出力点である第３の出力点の高電圧側に接続された第２の抵抗器と、第２の抵抗器と第３の出力点を介して直列に接続された第２のコンデンサとから成り、第３の出力点は第２のＦＥＴのゲートに接続されている構成を有している。
【００１６】
これにより、Ｈ形ブリッジ回路を高耐圧化した場合でも、直流モータ駆動回路の簡素化が可能で、高価格化も抑制することができる直流モータ駆動回路が得られる。
【発明の効果】
【００１７】
本発明の直流モータ駆動回路は、通電電流の方向が切り替わったとき複数の磁極の極性が切り替わるモータコイルによりマグネットロータを回転させるブラシレス直流モータを駆動する直流モータ駆動回路であって、モータコイルの所定の磁極間に配設されたホール素子と、ホール素子から出力される正弦波信号に基いて駆動されるＨ形ブリッジ回路とを有し、Ｈ形ブリッジ回路は、正の電源電圧に接続された第２のスイッチング素子とアースに接続された第１のＦＥＴとが第１の節点を介して直列に接続された第１の直列回路と、正の電源電圧に接続された第１のスイッチング素子とアースに接続された第２のＦＥＴとが第２の節点を介して直列に接続された第２の直列回路と、第１の節点および第２の節点に接続されたモータコイルとを備えたことにより、Ｈ形ブリッジ回路を構成する高圧側（正の電源電圧側）の第１のスイッチング素子または第２のスイッチング素子はアース側の第１のＦＥＴまたは第２のＦＥＴにより駆動され、Ｈ形ブリッジ回路を駆動するドライブ回路としての第１のコンパレータまたは第２のコンパレータは第１のＦＥＴまたは第２のＦＥＴのみを駆動すればよく、高圧側（正の電源電圧側）の第１のスイッチング素子または第２のスイッチング素子を独立した別回路で駆動する必要がないので、従来は必要であった高圧側スイッチング素子のためのドライブ回路を不要にして回路全体を簡素化することができ、Ｈ形ブリッジ回路を高耐圧化した場合でも、直流モータ駆動回路の高価格化を抑制することができるという有利な効果が得られる。また、第１と第２のデッドタイム回路を備えたことにより、Ｈ形ブリッジ回路において第１と第２のＦＥＴまたは第１と第２のスイッチング素子が同時オンになることを防止することができるという有利な効果が得られる。
【００１８】
さらに、第１のスイッチング素子および第２のスイッチング素子はそれぞれ第１のＰＮＰトランジスタおよび第２のＰＮＰトランジスタであり、第１のＰＮＰトランジスタおよび第２のＰＮＰトランジスタのエミッタは正の電源電圧に接続され、第１のＰＮＰトランジスタおよび第２のＰＮＰトランジスタのコレクタは第２のＦＥＴおよび第１のＦＥＴのドレインにそれぞれ接続され、第１のＰＮＰトランジスタおよび第２のＰＮＰトランジスタのベースは第１のＦＥＴおよび第２のＦＥＴのドレインに第３の抵抗器および第４の抵抗器を介してそれぞれ接続され、第１の矩形波処理信号および第２の矩形波処理信号は第１のＦＥＴおよび第２のＦＥＴのゲートに入力され、第１のＦＥＴおよび第２のＦＥＴのソースはアースに接続されていることにより、高圧側のＰＮＰトランジスタをアース側のＦＥＴにより確実に駆動することができるという有利な効果が得られる。
【００１９】
さらに、第１のスイッチング素子および第２のスイッチング素子はそれぞれ第１のＰチャンネルＦＥＴおよび第２のＰチャンネルＦＥＴであり、第１のＰチャンネルＦＥＴおよび第２のＰチャンネルＦＥＴのソースは正の電源電圧に接続され、第１のＰチャンネルＦＥＴおよび第２のＰチャンネルＦＥＴのドレインは第２のＦＥＴおよび第１のＦＥＴのドレインにそれぞれ接続され、第１のＰチャンネルＦＥＴおよび第２のＰチャンネルＦＥＴのゲートは第１のＦＥＴおよび第２のＦＥＴのドレインに第３の抵抗器および第４の抵抗器を介してそれぞれ接続され、第１の矩形波処理信号および第２の矩形波処理信号は第１のＦＥＴおよび第２のＦＥＴのゲートに入力され、第１のＦＥＴおよび第２のＦＥＴのソースはアースに接続されていることにより、高圧側のＰチャネルＦＥＴとアース側のＦＥＴにより確実に駆動することができるという有利な効果が得られる。
【００２０】
さらに、ホール素子から出力される正弦波信号を入力して正弦波信号の正電圧に対応する第１の矩形波信号を出力する第１のコンパレータと、第１の矩形波信号を入力して正弦波信号の負電圧に対応する第２の矩形波信号を出力する第２のコンパレータと、第１の矩形波信号に対して緩やかな立ち上がりと急速な立ち下がりとを与えて第１の矩形波処理信号として出力する第１のデッドタイム回路と、第２の矩形波信号に対して緩やかな立ち上がりと急速な立ち下がりとを与えて第２の矩形波処理信号として出力する第２のデッドタイム回路とを備え、Ｈ形ブリッジ回路は第１の矩形波処理信号および第２の矩形波処理信号を入力することにより、Ｈ形ブリッジ回路において第１のスイッチング素子と第２のＦＥＴまたは第２のスイッチング素子と第１のＦＥＴが同時通電になることを防止することができるという有利な効果が得られる。
【００２１】
さらに、第１のデッドタイム回路は、第１のコンパレータの出力点である第１の出力点に接続された第１の抵抗器と、第１の抵抗器と第２の出力点を介して直列に接続された第１のコンデンサとから成り、第２の出力点は第１のＦＥＴのゲートに接続され、第２のデッドタイム回路は、第２のコンパレータの出力点である第３の出力点の高電圧側に接続された第２の抵抗器と、第２の抵抗器と第３の出力点を介して直列に接続された第２のコンデンサとから成り、第３の出力点は第２のＦＥＴのゲートに接続されていることにより、デッドタイム回路は受動素子により構成されるので、デッドタイム発生のための能動素子を不要にすることができ、デッドタイム回路の簡素化を実現することができ、更にいっそう価格も抑制することができるという有利な効果が得られる。
【発明を実施するための最良の形態】
【００２２】
（実施の形態１）
図１は、本発明の実施の形態１による直流モータ駆動回路を示す回路図である。
【００２３】
図１において、１は直流モータの固定子としてのモータコイル８（後述）により形成される磁極間に配設され、直流モータの回転子であるマグネットロータの回転位置を検出するホール素子、１ａ、１ｂはホール素子１の出力端子、２はホール素子１の出力電圧を入力してモータコイル８の通電方向（通電電流の方向）の切替え信号（矩形波信号）を出力する第１のコンパレータ、３は第１のコンパレータ２の出力電圧（矩形波信号）を入力してモータコイル８の通電方向の切替え信号を出力する第２のコンパレータ、４、５は第１、第２のコンパレータ２、３により駆動される第１、第２のＦＥＴ、６、７は第１、第２のＦＥＴ４、５により駆動される第１、第２のＰＮＰトランジスタ、８は通電電流の方向が切り替わったとき複数の磁極（例えば４極）のＮ、Ｓが切り替わるモータコイル、Ｔは直流電圧Ｖｃｃ（例えば１１０Ｖ）の直流電源が供給される電源端子である。また、Ｒ１〜Ｒ１１は抵抗器、ＺＤはホール素子１、第１、第２のコンパレータ２、３に定電圧を供給するツェナーダイオード、Ｃ１、Ｃ２はコンデンサ、Ｄ１〜Ｄ７はダイオード、Ｐ１〜Ｐ３は節点、Ｎ１、Ｎ２は第１、第２の節点であり、抵抗器Ｒ５、抵抗器Ｒ６（第１の抵
抗器）、コンデンサＣ１（第１のコンデンサ）は第１のデッドタイム発生回路を構成し、抵抗器Ｒ７（第２の抵抗器）、コンデンサＣ２（第２のコンデンサ）は第２のデッドタイム発生回路を構成する。また、Ｄ１は節点Ｐ２における第１のＦＥＴ４の駆動電圧（矩形波信号）の立ち下がりを急峻にするためのダイオードであり、Ｄ２、Ｄ３はモータコイル８における通電電流の急変による誘起電圧を阻止するダイオード、Ｄ４〜Ｄ７はモータコイル８における通電電流の急変による誘起電圧をバイパスし循環電流にして消滅させるダイオードである。なお、第１、第２のＦＥＴ４、５と第１、第２のＰＮＰトランジスタ６、７とモータコイル８はＨ形ブリッジ回路を構成する。また、第１のＰＮＰトランジスタ６のベース側抵抗器Ｒ９は第３の抵抗器、第２のＰＮＰトランジスタ７のベース側抵抗器Ｒ１１は第４の抵抗器である。そして、図１において、モータコイル８を除いた全回路が直流モータ駆動回路を構成する。
【００２４】
このように構成された直流モータ駆動回路について、その接続、動作を説明する。
【００２５】
まず接続について説明する。ホール素子１の出力端子１ａ、１ｂはそれぞれ第１のコンパレータ２の入力側に接続され、第１のコンパレータ２の出力側節点Ｐ１（第１の出力点）は第１のデッドタイム発生回路としての時定数回路に入力され、時定数回路の出力側節点Ｐ２（第２の出力点）は第１のＦＥＴ４のゲートに接続されている。また、第１のコンパレータ２の出力側節点Ｐ１（第１の出力点）は第２のコンパレータ３の入力側に接続され、第２のコンパレータ３の出力側節点Ｐ３（第３の出力点）は第２のデッドタイム発生回路としての時定数回路に入力され、時定数回路の出力側節点Ｐ３は第２のＦＥＴ５のゲートに接続されている。さらに、第１、第２のＦＥＴ４、５のソースはアースに接続され、第１、第２のＦＥＴ４、５のドレインはそれぞれ第２、第１のＰＮＰトランジスタ７、６のコレクタに接続され、第１、第２のＦＥＴ４、５のソース・ドレイン間にはバイパス用のダイオードＤ４、Ｄ５が接続されている。第１、第２のＰＮＰトランジスタ６、７のエミッタは直接に、ベースは抵抗器Ｒ８、Ｒ１０を介して、正の電源電圧Ｖｃｃの電源端子Ｔに接続されている。さらに、第１、第２のＰＮＰトランジスタ６、７のコレクタと第１、第２のＦＥＴ４、５のドレインとモータコイル８の両端は共に節点Ｎ１、Ｎ２に接続されている。ダイオードＤ２は第２のＰＮＰトランジスタ７のコレクタ（つまり第１のＦＥＴ４のドレイン）と第１のＰＮＰトランジスタ６のベース側抵抗器Ｒ９とに接続され、ダイオードＤ３は第１のＰＮＰトランジスタ６のコレクタ（つまり第２のＦＥＴ５のドレイン）と第２のＰＮＰトランジスタ７のベース側抵抗器Ｒ１１とに接続され、第１、第２のＦＥＴ４、５のドレイン・ソース間にはダイオードＤ４、Ｄ５が接続され、第１、第２のＰＮＰトランジスタ６、７のエミッタ・コレクタ間にはダイオードＤ６、Ｄ７が接続されている。
【００２６】
次に、図１の直流モータ駆動回路の動作を図２を用いて説明する。図２は図１の直流モータ駆動回路の各点の波形を示すタイミング図であり、図２（ａ）はホール素子１の出力電圧としての正弦波信号ａを示すタイミング図、図２（ｂ）は第１のコンパレータ２の出力電圧（節点Ｐ１における電圧）としての矩形波信号ｂ（第１の矩形波信号）を示すタイミング図、図２（ｃ）は第１のデッドタイム発生回路の出力電圧（節点Ｐ２における電圧）ｃ（第１の矩形波処理信号）を示すタイミング図、図２（ｄ）は第２のデッドタイム発生回路の出力電圧（第２のコンパレータ３の出力電圧に同じ、節点Ｐ３における電圧）ｄ（第２の矩形波信号であると共に第２の矩形波処理信号）を示すタイミング図、図２（ｅ）は第１のＦＥＴ４のオン時間ｅを示すタイミング図、図２（ｆ）は第２のＦＥＴ５のオン時間ｆを示すタイミング図、図２（ｇ）はモータコイル８の通電電流ｇの波形を示すタイミング図、図２（ｈ）は第１のＦＥＴ４のドレイン電流ｈの波形を示すタイミング図、図２（ｉ）は第１のＰＮＰトランジスタ６のコレクタ電流ｉの波形を示すタイミング図である。なお、通電電流ｇはモータコイル８が節点Ｎ２からＮ１方向を正として示した。
【００２７】
図１の直流モータ駆動回路によってブラシレス直流モータが駆動されると、固定子に配設されたホール素子１は、回転するマグネットロータにより発生する磁界の変化によって図２（ａ）に示すような正弦波信号ａを出力端子１ａ・１ｂ間に発生し、出力する。この正弦波信号ａをプラス端子およびマイナス端子に入力した第１のコンパレータ２は、比較結果としての矩形波信号ｂを出力する（図２（ｂ））。第１のコンパレータ２からの矩形波信号ｂの出力電圧を入力した第２のコンパレータ３は、第１のコンパレータ２からの矩形波信号ｂの反転結果として矩形波信号ｄ（第２のデッドタイム発生回路の出力電圧でもある）を出力する（図２（ｄ））。矩形波信号ｂは、抵抗器Ｒ５、抵抗器Ｒ６、コンデンサＣ１、ダイオードＤ１から成る第１のデッドタイム発生回路（時定数回路）により、図２（ｃ）に示すように立ち上がりが緩やかで、立ち下がりが急峻な矩形波信号ｃとなる。また、第２のコンパレータ３の出力信号であると共に第２のデッドタイム発生回路の出力信号でもある矩形波信号ｄは、抵抗器Ｒ７、コンデンサＣ２から成る第２のデッドタイム発生回路により、図２（ｄ）に示すように立ち上がりが緩やかで、立ち下がりが急峻な信号となる。矩形波信号ｃを入力した第１のＦＥＴ４は、図２（ｅ）に示すように、時刻Ｔ０から時間Ｔｄ１遅れてオンとなり、時刻Ｔ１でオフとなる。一方、矩形波信号ｄを入力した第２のＦＥＴ５は、図２（ｆ）に示すように、時刻Ｔ１から時間Ｔｄ２遅れてオンとなり、時刻Ｔ２でオフとなる。時刻（Ｔ０＋Ｔｄ１）でオンとなった第１のＦＥＴ４により抵抗器Ｒ８、Ｒ９に電流が流れ、第１のＰＮＰトランジスタ６は順方向にバイアスされ、オンとなる。これにより、時刻（Ｔ０＋Ｔｄ１）で第１のＰＮＰトランジスタ６はオンとなり、第１のＰＮＰトランジスタ６からモータコイル８を経由して第１のＦＥＴ４に至る通電電流ｇが流れる（図２（ｇ））。また、時刻（Ｔ１＋Ｔｄ２）でオンとなった第２のＦＥＴ５により抵抗器Ｒ１０、Ｒ１１に電流が流れ、第２のＰＮＰトランジスタ７は順方向にバイアスされ、オンとなる。これにより、時刻（Ｔ１＋Ｔｄ２）で第２のＰＮＰトランジスタ７はオンとなり、第２のＰＮＰトランジスタ７からモータコイル８を経由して第２のＦＥＴ５に至る通電電流ｇが流れる（図２（ｇ））。図２（ｅ）、（ｆ）に示すように第１、第２のＦＥＴ４、５のオン時間ｅ、ｆが重ならないことにより、第１のＦＥＴ４がオン時間である第１のオン時間Ｔｏｎ１と、第２のＦＥＴ５がオン時間である第２のオン時間Ｔｏｎ２との間には重なりが無く、Ｈ形ブリッジ回路における第１のＦＥＴ４と第２のＰＮＰトランジスタ７または第２のＦＥＴ５と第１のＰＮＰトランジスタ６において同時通電すなわち貫通電流が発生することはない。モータコイル８に通電電流ｇが流れるときの第１のＦＥＴ４のドレイン電流ｈを図２（ｈ）に示し、第１のＰＮＰトランジスタ６のコレクタ電流ｉを図２（ｉ）に示す。図２（ｉ）に示すように、モータコイル８の通電電流ｇにより、第１のＦＥＴ４のオンから第１のＰＮＰトランジスタ６がオンになるまでの時間遅れＴｄ３が生じる。図２（ｈ）、（ｉ）に示すように、第１のＦＥＴ４のドレイン電流ｈは第１のオン時間Ｔｏｎ１に応じた電流であるが、第１のＰＮＰトランジスタ６のコレクタ電流ｉはコイルの誘起電圧の影響でオン時間がＴｄ２だけ長くなる。ここで、Ｔｄ１、Ｔｄ２は約２０μ秒、Ｔｄ３は約１ｍ秒である。
【００２８】
第１のオン時間Ｔｏｎ１から第２のオン時間Ｔｏｎ２に切り替わるとき、または第２のオン時間Ｔｏｎ２から第１のオン時間Ｔｏｎ１に切り替わるとき、モータコイル８において通電電流の急激な変化が起こり、モータコイル８単独の場合には、この急激な変化によりスパイク状の高電圧が発生する。しかし、このスパイク状の高電圧はダイオードＤ２により節点Ｎ１から第１のＰＮＰトランジスタ６に伝わることはなく、またダイオードＤ３により節点Ｎ２から第２のＰＮＰトランジスタ７に伝わることはない。また、スパイク状の高電圧により節点Ｎ１が節点Ｎ２よりも高電圧になった場合にはダイオードＤ７−外部回路（例えば電源回路）−ダイオードＤ５というように循環電流が流れ、スパイク状の高電圧により節点Ｎ２が節点Ｎ１よりも高電圧になった場合にはダイオードＤ６−外部回路（例えば電源回路）−ダイオードＤ４というように循環電流が流れ、スパイク状の高電圧の発生そのものも抑制される。
【００２９】
なお、本実施の形態では、スイッチング素子は第１、第２のＰＮＰトランジスタ６、７であるとしたが、これを例えばＰチャンネルＦＥＴとしてもよい。
【００３０】
以上のように本実施の形態によれば、通電電流の方向が切り替わったとき複数の磁極の極性（Ｎ、Ｓ）が切り替わるモータコイル８によりマグネットロータを回転させるブラシレス直流モータを駆動する直流モータ駆動回路であって、モータコイル８の所定の磁極間に配設されたホール素子１と、ホール素子１から出力される正弦波信号を入力して正弦波信号の正電圧に対応する第１の矩形波信号を出力する第１のコンパレータ２と、第１の矩形波信号を入力して正弦波信号の負電圧に対応する第２の矩形波信号を出力する第２のコンパレータ３と、第１の矩形波信号に対して緩やかな立ち上がりと急速な立ち下がりとを与えて第１の矩形波処理信号として出力する第１のデッドタイム回路Ｒ５、Ｒ６、Ｃ１、Ｄ１と、第２の矩形波信号に対して緩やかな立ち上がりと急速な立ち下がりとを与えて第２の矩形波処理信号として出力する第２のデッドタイム回路Ｒ７、Ｃ２と、第１の矩形波処理信号および第２の矩形波処理信号を入力するＨ形ブリッジ回路４〜８とを有し、Ｈ形ブリッジ回路は、正の電源電圧に接続された第２のＰＮＰトランジスタ７とアースに接続された第１のＦＥＴ４とが第１の節点Ｎ１を介して直列に接続された第１の直列回路と、正の電源電圧に接続された第１のＰＮＰトランジスタ６とアースに接続された第２のＦＥＴ５とが第２の節点Ｎ２を介して直列に接続された第２の直列回路と、第１の節点Ｎ１および第２の節点Ｎ２に接続されたモータコイル８とから成ることにより、Ｈ形ブリッジ回路を構成する高圧側（正の電源電圧側）の第１のＰＮＰトランジスタ６または第２のＰＮＰトランジスタ７はアース側の第１のＦＥＴ４または第２のＦＥＴ５により駆動され、Ｈ形ブリッジ回路を駆動するドライブ回路としての第１のコンパレータ２または第２のコンパレータ３は第１のＦＥＴ４または第２のＦＥＴ５のみを駆動すればよく、高圧側（正の電源電圧側）の第１のＰＮＰトランジスタ６または第２のＰＮＰトランジスタ７を独立した別回路で駆動する必要がないので、従来は必要であった高圧側スイッチング素子のためのドライブ回路を不要にして回路全体を簡素化することができ、Ｈ形ブリッジ回路を高耐圧化した場合でも、直流モータ駆動回路の高価格化を抑制することができるという有利な効果が得られる。また、第１と第２のデッドタイム回路を備えたことにより、Ｈ形ブリッジ回路において第１のＰＮＰトランジスタ６と第２のＦＥＴ５または第２のＰＮＰトランジスタ７と第１のＦＥＴ４が同時通電になることを防止することができる。
【産業上の利用可能性】
【００３１】
本発明は、通電電流の方向が切り替わったとき複数の磁極（例えば４極）のＮ、Ｓが切り替わるモータコイルによりマグネットロータを回転させるブラシレス直流モータを駆動する直流モータ駆動回路に関し、Ｈ形ブリッジ回路を高耐圧化した場合でも、直流モータ駆動回路の簡素化が可能で、高価格化も抑制することができる
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態１による直流モータ駆動回路を示す回路図
【図２】（ａ）ホール素子の出力電圧としての正弦波信号ａを示すタイミング図、（ｂ）第１のコンパレータの出力電圧としての矩形波信号を示すタイミング図、（ｃ）第１のデッドタイム発生回路の出力電圧ｃを示すタイミング図、（ｄ）第２のデッドタイム発生回路の出力電圧ｄを示すタイミング図、（ｅ）第１のＦＥＴのオン時間を示すタイミング図、（ｆ）第２のＦＥＴのオン時間ｆを示すタイミング図、（ｇ）モータコイルの通電電流の波形を示すタイミング図、（ｈ）第１のＦＥＴのドレイン電流の波形を示すタイミング図、（ｉ）第１のトランジスタのコレクタ電流の波形を示すタイミング図
【図３】従来の直流モータ駆動回路を示す回路図
【符号の説明】
【００３３】
１    ホール素子
１ａ、１ｂ    出力端子
２    第１のコンパレータ
３    第２のコンパレータ
４    第１のＦＥＴ
５    第２のＦＥＴ
６    第１のＰＮＰトランジスタ
７    第２のＰＮＰトランジスタ
８    モータコイル
Ｔ    電源端子
Ｒ１〜Ｒ１１    抵抗器
ＺＤ    ツェナーダイオード
Ｃ１、Ｃ２    コンデンサ
Ｄ１〜Ｄ７    ダイオード
Ｐ１〜Ｐ３、Ｎ１、Ｎ２    節点
【図１】
2005269855.tif 000003
【図２】
2005269855.tif 000004
【図３】
2005269855.tif 000005