(57)【要約】      （修正有）【課題】環境汚染を防止することができるとともに低コストでクリーニングすることができる薄膜トランジスタ表示板の製造方法及びＣＶＤ装置を提供する。【解決手段】薄膜トランジスタ表示板の製造方法は、第１段階と第２段階と第３段階と第４段階と第５段階とを備える。第１段階では、絶縁基板１１０上にゲート線１２１、１２４、１２９が形成される。第２段階では、ゲート線上にゲート絶縁膜１４０、半導体層及び抵抗性接触層が形成される。第３段階では、抵抗性接触層上にソース電極１７３及びドレーン電極１７５を含むデータ線１７１、１７３、１７５、１７９が形成される。第４段階では、データ線上に保護膜１８０が形成される。第５段階では、保護膜上にドレーン電極１７５及び接触孔１８１を通じて連結される画素電極１９０が形成される。第２段階では、ゲート絶縁膜、半導体層及び抵抗性接触層が連続的に形成される前に、ＣＶＤ装置の内部に対してフッ素ガスを用いてクリーニングが行われる。【選択図】      図１Ｂ
2005051209.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上にゲート線が形成される第１段階と、
前記ゲート線上にゲート絶縁膜、半導体層及び抵抗性接触層が形成される第２段階と、
前記抵抗性接触層上にソース電極及びドレーン電極を含むデータ線が形成される第３段階と、
前記データ線上に保護膜が形成される第４段階と、
前記保護膜上に前記ドレーン電極及び接触孔を通じて連結される画素電極が形成される第５段階と、
を備え、
前記第２段階では、
ＣＶＤ装置により前記ゲート絶縁膜、前記半導体層及び前記抵抗性接触層が連続的に形成され、前記ゲート絶縁膜、前記半導体層及び前記抵抗性接触層が連続的に形成される前に、前記ＣＶＤ装置の内部に対してフッ素ガスを用いてクリーニングが行われる、
薄膜トランジスタ表示板の製造方法。
【請求項２】
絶縁基板上にゲート線が形成される第１段階と、
前記ゲート線上にゲート絶縁膜、半導体層及び抵抗性接触層が形成される第２段階と、
前記抵抗性接触層上にソース電極及びドレーン電極を含むデータ線が形成される第３段階と、
前記データ線上に保護膜が形成される第４段階と、
前記保護膜上に前記ドレーン電極及び接触孔を通じて連結される画素電極が形成される第５段階と、
を備え、
前記第２段階では、
ＣＶＤ装置により前記ゲート絶縁膜、前記半導体層及び前記抵抗性接触層が連続的に形成され、前記ゲート絶縁膜、前記半導体層及び前記抵抗性接触層が連続的に形成された後に、前記ＣＶＤ装置の内部に対してフッ素ガスを用いてクリーニングが行われる、
薄膜トランジスタ表示板の製造方法。
【請求項３】
前記第２段階は、
前記ＣＶＤ装置の内部に前記絶縁基板が搬入される第２１段階と、
前記第２１段階で搬入された前記絶縁基板に前記ゲート絶縁膜、前記半導体層及び前記抵抗性接触層が連続して形成される第２２段階と、
前記ゲート絶縁膜、前記半導体層及び前記抵抗性接触層が形成された前記絶縁基板が取り出される第２３段階と、
を有し、
前記第２２段階では、
前記ＣＶＤ装置により前記絶縁基板に前記ゲート絶縁膜、前記半導体層及び前記抵抗性接触層が連続して形成されることが６回〜９回行われた後に、前記ＣＶＤ装置の内部に対してフッ素ガスを用いてクリーニングが行われる、
請求項２に記載の薄膜トランジスタ表示板の製造方法。
【請求項４】
前記第４段階では、
前記ＣＶＤ装置により前記保護膜が形成され、前記保護膜が形成される前に、前記ＣＶＤ装置の内部に対してフッ素ガスを用いてクリーニングが行われる、
請求項１または請求項３に記載の薄膜トランジスタ表示板の製造方法。
【請求項５】
前記第４段階では、
前記ＣＶＤ装置により前記保護膜が形成され、前記保護膜が形成された後に、前記ＣＶＤ装置の内部に対してフッ素ガスを用いてクリーニングが行われる、
請求項１または請求項３に記載の薄膜トランジスタ表示板の製造方法。
【請求項６】
前記第４工程は、
前記ＣＶＤ装置の内部に前記絶縁基板が搬入される第４１段階と、
前記第４１段階で搬入された前記絶縁基板に前記ＣＶＤ装置により前記保護膜が形成される第４２段階と、
前記保護膜が形成された前記絶縁基板が取り出される第４３段階と、
を有し、
前記第４２段階では、
前記ＣＶＤ装置により前記保護膜が形成されることが１２回〜２０回行われた後に、前記ＣＶＤ装置の内部に対してフッ素ガスを用いてクリーニングが行われる、
請求項５に記載の薄膜トランジスタ表示板の製造方法。
【請求項７】
チャンバー内においてゲート絶縁膜、半導体層及び抵抗性接触層を形成するためのＣＶＤ装置であって、
前記チャンバー内をクリーニングするために、フッ素プラズマを発生させるプラズマ発生部と、
前記フッ素プラズマを発生させるために、前記プラズマ発生部にフッ素ガスを供給する第１配管と、
前記プラズマ発生部が発生した前記フッ素プラズマを前記チャンバー内に供給する第２配管と、
を備えた、
ＣＶＤ装置。
【請求項８】
フッ化水素を電気分解してフッ素ガスを発生させる電気分解部と、
前記フッ素ガスを濾過するフィルター部と、
前記フィルター部で濾過された前記フッ素ガスを前記第１配管に供給するために圧縮する圧縮部と、
をさらに備えた、
ＣＶＤ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ表示板の製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）表示板は、液晶表示装置や有機ＥＬ（Electro Luminescence）表示装置等で各画素を独立的に駆動するための回路表示板として用いられる。薄膜トランジスタ表示板は、走査信号を伝達する走査信号配線またはゲート線及び画像信号を伝達する画像信号線またはデータ線が形成されており、ゲート線及びデータ線と連結されている薄膜トランジスタ、薄膜トランジスタと連結されている画素電極、ゲート線を覆って絶縁するゲート絶縁膜及び薄膜トランジスタとデータ線とを覆って絶縁する保護膜などからなる。
【０００３】
ここで、ゲート絶縁膜、半導体層、抵抗性接触層及び保護膜は、一般に化学気相蒸着（ＣＶＤ、chemical vapor deposition）工程により形成される。
【０００４】
一般に、化学気相蒸着（ＣＶＤ）工程は、基板上に形成しようとする薄膜の材料を構成する元素からなる１種またはそれ以上の化合物の単体のガスを基板上に供給し、化学反応を利用して薄膜を形成する方法である。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このようなＣＶＤ装置のチャンバーの内部で薄膜を蒸着する工程が進められる場合には、絶縁基板だけでなくディフューザーの表面にも薄膜が多少蒸着される。この時、ディフューザーとこれに蒸着された薄膜との熱膨張係数の差によって蒸着された薄膜に熱応力（thermal stress）が生じ、これにより薄膜が一部剥離して望ましくない微細粒子が発生する。そのため、チャンバーの内壁やディフューザーの表面にある程度の薄膜が蒸着された場合に、この薄膜を除去するためのクリーニング工程としてＮＦ３プラズマエッチングを行われることがある。
【０００６】
このようなＮＦ３プラズマを形成するＲＰＳ（Remote Plasma Source）ボックスは、ＣＶＤ装置のチャンバーにガスを注入するガス配管の経路上に設置されている。そして、ＲＰＳボックスは、内部でＮＦ３及びＡｒプラズマを発生させてＣＶＤ装置のチャンバーの内部に伝達し、薄膜を蒸着する時にチャンバーの内部（チャンバーの内壁やディフューザーの表面）に累積された薄膜を除去して、チャンバーを初期状態に戻す役割をする。
【０００７】
しかし、ＮＦ３プラズマエッチングシステムは、ＮＦ３をシリンダー状態で購入してＣＶＤ装置に供給するので、定期的にシリンダーを交換する必要があるので、コストがかかる傾向にある。そして、ＮＦ３供給業者の供給能力によってＮＦ３の安定的な供給が左右されるという問題がある。さらに、ＮＦ３プラズマエッチングシステムは、高価で、初期の投資費用が多くかかり、ＮＦ３はＰＦＣ規制ガスにも該当するので、環境汚染の問題もある。
【０００８】
本発明は、上記問題点を解決するためのものであって、環境汚染を防止することができるとともに低コストでクリーニングすることができる薄膜トランジスタ表示板の製造方法及びＣＶＤ装置を提供することに目的がある。
【課題を解決するための手段】
【０００９】
第１発明に係る薄膜トランジスタ表示板の製造方法は、第１段階と第２段階と第３段階と第４段階と第５段階とを備える。第１段階では、絶縁基板上にゲート線が形成される。第２段階では、ゲート線上にゲート絶縁膜、半導体層及び抵抗性接触層が形成される。第３段階では、抵抗性接触層上にソース電極及びドレーン電極を含むデータ線が形成される。第４段階では、データ線上に保護膜が形成される。第５段階では、保護膜上にドレーン電極及び接触孔を通じて連結される画素電極が形成される。第２段階では、ＣＶＤ装置によりゲート絶縁膜、半導体層及び抵抗性接触層が連続的に形成される。第２段階では、ゲート絶縁膜、半導体層及び抵抗性接触層が連続的に形成される前に、ＣＶＤ装置の内部に対してフッ素ガスを用いてクリーニングが行われる。
【００１０】
この薄膜トランジスタ表示板の製造方法では、第１段階において、絶縁基板上にゲート線が形成される。第２段階において、ＣＶＤ装置によりゲート線上にゲート絶縁膜、半導体層及び抵抗性接触層が連続的に形成される。第２段階において、ゲート絶縁膜、半導体層及び抵抗性接触層が連続的に形成される前に、ＣＶＤ装置の内部に対してフッ素ガスを用いてクリーニングが行われる。フッ素ガスは、フッ化水素を電気分解して生成したものを用いることができる。第３段階において、抵抗性接触層上にソース電極及びドレーン電極を含むデータ線が形成される。第４段階において、データ線上に保護膜が形成される。第５段階において、保護膜上にドレーン電極及び接触孔を通じて連結される画素電極が形成される。
【００１１】
したがって、環境を汚染するおそれがあるＮＦ３でなく環境を汚染しにくいフッ素ガスを用いてＣＶＤ装置の内部に対してクリーニングが行われるので、環境汚染を防止することができる。また、ＮＦ３に比べて安いフッ化水素を電気分解して生成したフッ素ガスを用いてＣＶＤ装置の内部に対してクリーニングが行われ得るので、低コストでクリーニングすることができる。このため、環境汚染を防止することができるとともに低コストでクリーニングすることができる。
【００１２】
第２発明に係る薄膜トランジスタ表示板の製造方法は、第１段階と第２段階と第３段階と第４段階と第５段階とを備える。第１段階では、絶縁基板上にゲート線が形成される。第２段階では、ゲート線上にゲート絶縁膜、半導体層及び抵抗性接触層が形成される。第３段階では、抵抗性接触層上にソース電極及びドレーン電極を含むデータ線が形成される。第４段階では、データ線上に保護膜が形成される。第５段階では、保護膜上にドレーン電極及び接触孔を通じて連結される画素電極が形成される。第２段階では、ＣＶＤ装置によりゲート絶縁膜、半導体層及び抵抗性接触層が連続的に形成される。第２段階では、ゲート絶縁膜、半導体層及び抵抗性接触層が連続的に形成された後に、ＣＶＤ装置の内部に対してフッ素ガスを用いてクリーニングが行われる。
【００１３】
この薄膜トランジスタ表示板の製造方法では、第１段階において、絶縁基板上にゲート線が形成される。第２段階において、ＣＶＤ装置によりゲート線上にゲート絶縁膜、半導体層及び抵抗性接触層が連続的に形成される。第２段階において、ゲート絶縁膜、半導体層及び抵抗性接触層が連続的に形成された後に、ＣＶＤ装置の内部に対してフッ素ガスを用いてクリーニングが行われる。フッ素ガスは、フッ化水素を電気分解して生成したものを用いることができる。第３段階において、抵抗性接触層上にソース電極及びドレーン電極を含むデータ線が形成される。第４段階において、データ線上に保護膜が形成される。第５段階において、保護膜上にドレーン電極及び接触孔を通じて連結される画素電極が形成される。
【００１４】
したがって、環境を汚染するおそれがあるＮＦ３でなく環境を汚染しにくいフッ素ガスを用いてＣＶＤ装置の内部に対してクリーニングが行われるので、環境汚染を防止することができる。また、ＮＦ３に比べて安いフッ化水素を電気分解して生成したフッ素ガスを用いてＣＶＤ装置の内部に対してクリーニングが行われ得るので、低コストでクリーニングすることができる。このため、環境汚染を防止することができるとともに低コストでクリーニングすることができる。
【００１５】
第７発明に係るＣＶＤ装置は、チャンバー内においてゲート絶縁膜、半導体層及び抵抗性接触層を形成するためのＣＶＤ装置であって、プラズマ発生部と第１配管と第２配管とを備える。プラズマ発生部は、チャンバー内をクリーニングするために、フッ素プラズマを発生させる。第１配管は、フッ素プラズマを発生させるために、プラズマ発生部にフッ素ガスを供給する。第２配管は、プラズマ発生部が発生したフッ素プラズマをチャンバー内に供給する。
【００１６】
このＣＶＤ装置では、チャンバー内においてゲート絶縁膜、半導体層及び抵抗性接触層が形成される。第１配管が、フッ素プラズマを発生させるために、プラズマ発生部にフッ素ガスを供給する。プラズマ発生部が、チャンバー内をクリーニングするために、フッ素プラズマを発生させる。第２配管が、プラズマ発生部が発生したフッ素プラズマをチャンバー内に供給する。これにより、チャンバー内に対してフッ素ガスを用いてクリーニングが行われる。
【００１７】
したがって、環境を汚染するおそれがあるＮＦ３でなく環境を汚染しにくいフッ素ガスを用いてチャンバー内に対してクリーニングが行われるので、環境汚染を防止することができる。また、ＮＦ３に比べて安いフッ化水素を電気分解して生成したフッ素ガスを用いてチャンバー内に対してクリーニングが行われ得るので、低コストでクリーニングすることができる。このため、環境汚染を防止することができるとともに低コストでクリーニングすることができる。
【発明の効果】
【００１８】
第１発明に係る薄膜トランジスタ表示板の製造方法では、環境を汚染するおそれがあるＮＦ３でなく環境を汚染しにくいフッ素ガスを用いてＣＶＤ装置の内部に対してクリーニングが行われるので、環境汚染を防止することができる。また、ＮＦ３に比べて安いフッ化水素を電気分解して生成したフッ素ガスを用いてＣＶＤ装置の内部に対してクリーニングが行われ得るので、低コストでクリーニングすることができる。このため、環境汚染を防止することができるとともに低コストでクリーニングすることができる。
【００１９】
第２発明に係る薄膜トランジスタ表示板の製造方法では、環境を汚染するおそれがあるＮＦ３でなく環境を汚染しにくいフッ素ガスを用いてＣＶＤ装置の内部に対してクリーニングが行われるので、環境汚染を防止することができる。また、ＮＦ３に比べて安いフッ化水素を電気分解して生成したフッ素ガスを用いてＣＶＤ装置の内部に対してクリーニングが行われ得るので、低コストでクリーニングすることができる。このため、環境汚染を防止することができるとともに低コストでクリーニングすることができる。
【００２０】
第７発明に係るＣＶＤ装置では、環境を汚染するおそれがあるＮＦ３でなく環境を汚染しにくいフッ素ガスを用いてチャンバー内に対してクリーニングが行われるので、環境汚染を防止することができる。また、ＮＦ３に比べて安いフッ化水素を電気分解して生成したフッ素ガスを用いてチャンバー内に対してクリーニングが行われ得るので、低コストでクリーニングすることができる。このため、環境汚染を防止することができるとともに低コストでクリーニングすることができる。
【発明を実施するための最良の形態】
【００２１】
以下、添付した図面を参照して、本発明の実施形態に対して、本発明の属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は多様な形態で実現することができ、ここで説明する実施形態に限定されない。
【００２２】
図面は、各種の層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
【００２３】
以下、本発明の実施形態による薄膜トランジスタ表示板の製造方法によって製造された薄膜トランジスタ表示板について、図面を参照して詳細に説明する。
【００２４】
図１Ａは、本発明の第１実施形態による薄膜トランジスタ表示板の製造方法によって製造された薄膜トランジスタ表示板を示した配置図であり、図１Ｂは、図１ＡのＩＢ-ＩＢ’線による断面図である。
【００２５】
図１Ａ及び図１Ｂに示すように、透明な絶縁基板１１０上に第１接合用金属パターン２１１、２４１、２９１及び第１配線用金属パターン２１２、２４２、２９２の二重層からなるゲート線１２１、１２４、１２９が形成されている。第１接合用金属パターン２１１、２４１、２９１は、第１配線用金属パターン２１２、２４２、２９２と絶縁基板１１０との間の接合を強化する。
【００２６】
ゲート線１２１は、横方向に長く形成され、ゲート線１２１の一部は、ゲート電極１２４をなす。ここで、ゲート線の一端部１２９は、外部回路との連結のために幅が拡張されている。
【００２７】
そして、ゲート線１２１、１２４、１２９を含む基板全面にゲート絶縁膜１４０が形成されている。
【００２８】
ゲート電極１２４と対応する部分のゲート絶縁膜１４０上には、非晶質シリコンのような半導体物質で形成された半導体層１５１、１５４、１５９と、非晶質シリコンのような半導体物質にn型不純物を高濃度にドーピングして形成された抵抗性接触層１６１、１６３、１６５、１６９とが形成されている。
【００２９】
抵抗性接触層１６１、１６３、１６５、１６９及びゲート絶縁膜１４０上には、データ線１７１、１７３、１７５、１７７、１７９が形成されている。
【００３０】
データ線１７１は、ゲート線１２１と垂直に交差して画素領域を定義する。そして、データ線１７１の一部は、ソース電極１７３をなし、抵抗性接触層１６３にも連結される。そして、ソース電極１７３と分離されておりゲート電極１２４に対してソース電極１７３の反対側にある抵抗性接触層１６５上には、ドレーン電極１７５が形成されている。データ線の一端部１７９は、外部回路との連結のために幅が拡張されている。そして、保持容量を向上させるために、ゲート線１２１と重なっている保持容量用電極１７７を形成することができる。
【００３１】
このようなデータ線１７１、１７３、１７５、１７９及び保持容量用電極１７７は、第２接合用金属パターン７１１、７３１、７５１、７９１及び第２配線用金属パターン７１２、７３２、７５２、７９２の複数層からなる。データ線１７１、１７３、１７５、１７９をなす第２接合用金属パターン７１１、７３１、７５１、７９１は、第２配線用金属パターン７１２、７３２、７５２、７９２及び抵抗性接触層１６１、１６３、１６５、１６９の間の接合を強化する。
【００３２】
基板上にドレーン電極１７５を露出する第１接触孔１８１、ゲート線の端部１２９を露出する第２接触孔１８２、データ線の端部１７９を露出する第３接触孔１８３、保持容量用電極１７７を露出する第４接触孔１８４を有する保護膜１８０が形成されている。
【００３３】
そして保護膜１８０上には、第１及び第４接触孔１８１、１８４を通じて各々ドレーン電極１７５及び保持容量用電極１７７と連結される画素電極１９０と、第２接触孔１８２を通じてゲート線の端部１２９と連結されるゲート接触補助部材９５と、第３接触孔１８３を通じてデータ線の端部１７９と連結されるデータ接触補助部材９７とが形成されている。画素電極１９０は、ゲート線１２１及びデータ線１７１と一部が重畳するように形成して開口率を向上させることができるが、重畳しないように形成することもできる。この時、開口率を向上させるために画素電極１９０をデータ線１９０と重畳するように形成するのは、低誘電率物質で保護膜１８０を形成して、データ線１７１と画素電極１９０との間の信号干渉を減少させることが可能であるからである。
【００３４】
このような本発明の第１実施形態による薄膜トランジスタ表示板の製造する方法について、図面を参照して詳細に説明する。
【００３５】
図２Ａ、図２Ｂのように、透明な絶縁基板１１０上に第１接合層、第１配線層１２０を順に積層した後、写真エッチング工程でパターニングして第１接合用金属パターン２１１、２４１、２９１及び第１配線用金属パターン２１２、２４２、２９２からなるゲート線１２１、１２４、１２９を形成する。
【００３６】
写真エッチング工程時に、エッチングは、酢酸、リン酸、硝酸を適当な割合で配合した酸を用いて湿式エッチングすることができる。
【００３７】
第１接合層は、絶縁基板と接合性の良い金属などで透明な絶縁基板１１０及びシリサイドを形成する。例えば、コバルト、コバルト合金、ニッケル、ニッケル合金などを用いるのが好ましい。第１配線層は、第１接合層より下部基板との接合性は劣るが、低抵抗を有し、電導度が優れていて、配線として用いるのに適当な金属、例えば銅を用いるのが好ましい。
【００３８】
ゲート線１２１の側面は傾斜しており、水平面に対する傾斜角は３０〜８０°であるのが好ましい。
【００３９】
図３に示すように、ゲート線１２１、１２４、１２９を含む基板上に窒化ケイ素または酸化ケイ素を塗布してゲート絶縁膜１４０を形成する。
【００４０】
その後、ゲート絶縁膜１４０上に不純物がドーピングされていない半導体層１５０及びn型不純物が高濃度にドーピングされた半導体層の抵抗性接触層１６０を形成する。この時に用いられる半導体層の物質としては非晶質シリコンがある。
【００４１】
このようなゲート絶縁膜１４０、半導体層１５０及び抵抗性接触層１６０は、第１ＣＶＤ装置により形成される。第１ＣＶＤ装置で連続工程によりゲート絶縁膜１４０、半導体層１５０及び抵抗性接触層１６０を順に形成する。
【００４２】
このような連続工程は下記のように行われる。
【００４３】
まず、第１ＣＶＤ装置の内部にゲート線１２１が形成された絶縁基板１１０を搬入する。そして、搬入された絶縁基板１１０にゲート絶縁膜１４０、半導体層１５０及び抵抗性接触層１６０を連続して形成する。そして、ゲート絶縁膜１４０、半導体層１５０及び抵抗性接触層１６０が形成された絶縁基板１１０を取り出す。
【００４４】
以下、図面を参照して、第１ＣＶＤ装置で連続工程によりゲート絶縁膜１４０、半導体層１５０及び抵抗性接触層１６０を形成することについて詳細に説明する。
【００４５】
図４には、第１ＣＶＤ装置の概略図が示されている。図４に示すように、第１ＣＶＤ装置は、反応ガスによって薄膜が蒸着される反応空間であるチャンバー１００を含む。このような反応空間は外部と遮断される。ここでチャンバー１００は、チャンバー下部１０及びチャンバー蓋２０を含む。チャンバー下部１０は、チャンバー１００の下部を構成し、チャンバー蓋（chamberlid）２０は、チャンバー１００の上部を構成する。反応空間と外部との効果的な遮断のために、チャンバー蓋２０及びチャンバー下部１０の結合部位にはＯリング３０が設置される。
チャンバー下部１０の側壁には、スロットバルブ６０が設置されている。ロードロック部（図示せず）からチャンバー下部１０内にゲート線１２１が形成された絶縁基板１１０を移送する際に、スロットバルブ６０が開かれる。チャンバー下部１０の内部には、サセプタ（Susceptor）４０が設置され、ここでゲート線１２１が形成された絶縁基板１１０が形成される。サセプタ４０は、サセプタ移送手段４５により上下に移動することができる。サセプタ４０内部に、絶縁基板１１０を加熱させるためのヒーター（図示せず）を設置することができる。
【００４６】
チャンバー１００内にガスを注入するためのガス配管４００及びチャンバー蓋２０の結合部には、ガス注入管８０aが設置されている。そして、ガス注入管８０aの前には、遮断板（Backing plate）９０が設置される。このような遮断板９０は、ディフューザー７０を支持する役割をし、導電体で形成されて、ＲＦ電力をディフューザーに伝達する伝達金属にもなる。また、ガス注入管８０aを通じて注入された反応ガスが、この遮断板９０内に形成されている拡散板９０aに接触して遮断板９０内で十分に混合（Mixing）され、拡散板９０aを回ってディフューザーの周囲部まで反応ガスが拡散されるようにする。
【００４７】
遮断板９０下には、ディフューザー７０が所定の間隔で離隔して設置されている。このようなディフューザー７０は、ゲート線１２１が形成された絶縁基板１１０上に反応ガスが均等に拡散されるように、拡散器の役割をすると同時に、プラズマ電極の役割をする。
【００４８】
ディフューザー７０は、絶縁基板１１０に対向する面に複数の噴射孔７０aが形成されており、ガス注入管８０aによってディフューザー７０に供給されたガスは、噴射孔７０aを通じて絶縁基板１１０の表面全体に均一に噴射される。注入されたガスは、ガス排気管８０bを通じて排気される。
【００４９】
また、ディフューザー７０は、プラズマ電極の役割も同時にするように、ＲＦ電力発生器２００に連結され、サセプタ４０は接地される。
【００５０】
ＲＦ電力発生器２００で発生した電力は、ＲＦマッチング機３００によってチューニングされ、ガス注入管８０aを通じて遮断板９０に伝達される。そして、遮断板９０に連結されたディフューザー７０にＲＦ電力が伝達される。
【００５１】
ディフューザー７０は、プラズマ電極の役割もしなければならないので、導電体、例えばアルミニウムからなる。ここで、プラズマによるアーク（arc）の発生や表面の保護のために、その表面は酸化膜で正極化処理（anodizing）される。このような電力がガス配管４００に伝達されないように、ガス配管４００とガス注入管８０aとの間には、配管絶縁体４１０が設置されている。
【００５２】
チャンバー下部１０内にガスを注入するための通路であるガス配管４００上には、ＲＰＳボックス４２０及び配管絶縁体４１０がガス注入経路に沿って順に設置されている。そして、ガス配管４００の端部には、反応ガスが満たされている反応ガスボックス４４０、チャンバー下部１０を大気圧状態にするためのN２ガスボックス４５０及びＲＰＳボックス４２０でエッチングプラズマを形成するためのＦ２供給装置４６０が連結されている。
【００５３】
特に、反応ガスボックス４４０は、ゲート絶縁膜形成ボックス４４１、半導体層形成ボックス４４２及び抵抗性接触層形成ボックス４４３を含む。
【００５４】
図４にはＣＶＤ工程時の反応ガスの流れが示されている。図４に示すように、第１ＣＶＤ装置のチャンバー下部１０内でゲート絶縁膜を蒸着する工程が進められる場合には、ゲート絶縁膜形成ボックス４４１内に満たされている反応ガスが、ガス配管４００を通じてガス注入管８０a、遮断板９０及びディフューザー７０を経てチャンバー下部１０内に注入されて、ゲート絶縁膜１４０（図３参照）を形成する。この場合、ＲＰＳボックス４２０は、単に配管通路の役割だけをする。
ゲート線１２１が形成された絶縁基板１１０上にゲート絶縁膜１４０（図３参照）を形成した後には、ゲート絶縁膜形成ボックス４４１の入口は閉じられ、半導体層形成ボックス４４２の入口が開かれる。半導体層形成ボックス４４２内に満たされている反応ガスが、ガス配管４００を通じてチャンバー下部１０内に注入されて、半導体層１５０（図３参照）を形成する。
【００５５】
そして、ゲート絶縁膜１４０（図３参照）上に半導体層１５０（図３参照）を形成した後には、半導体層形成ボックス４４２の入口は閉められ、抵抗性接触層形成ボックス４４３の入口が開かれ、抵抗性接触層形成ボックス４４３内に満たされている反応ガスが、ガス配管４００を通じてチャンバー下部１０内に注入されて、抵抗性接触層１６０（図３参照）を形成する。
【００５６】
このように第１ＣＶＤ装置で、図３に示すゲート絶縁膜１４０、半導体層１５０及び抵抗性接触層１６０を形成した後、ゲート絶縁膜１４０、半導体層１５０及び抵抗性接触層１６０が形成された絶縁基板１１０を、次の薄膜トランジスタ表示板の製造工程を進めるために、次の製造装置に移送する。
【００５７】
そして、第１ＣＶＤ装置には、ゲート線１２１が形成された絶縁基板１１０が再び投入される。そして、連続工程でゲート絶縁膜１４０、半導体層１５０及び抵抗性接触層１６０を形成する。第１ＣＶＤ装置でこのような連続工程を６回〜９回実施する。そして、連続工程を６回〜９回実施した後に、第１ＣＶＤ装置の内部に対してＦ２（フッ素ガス）を用いてクリーニングする。また、第１ＣＶＤ装置でゲート絶縁膜、半導体層及び抵抗性接触層を形成する前にも、第１ＣＶＤ装置の内部に対してＦ２（フッ素ガス）を用いてクリーニングする。したがって、環境を汚染するおそれがあるＮＦ３でなく環境を汚染しにくいＦ２（フッ素ガス）を用いて第１ＣＶＤ装置の内部に対してクリーニングが行われるので、環境汚染を防止することができる。
【００５８】
以下、図面を参照して、第１ＣＶＤ装置の内部をクリーニングする工程について詳細に説明する。
【００５９】
前記のようなゲート絶縁膜１４０、半導体層１５０及び抵抗性接触層１６０などの薄膜を蒸着する工程が進められる場合には、絶縁基板１１０だけでなくディフューザー７０の表面にも薄膜が多少蒸着される。この時、ディフューザー７０とこれに蒸着された薄膜との熱膨張係数の差によって蒸着された薄膜に熱応力（thermal stress）が生じ、これにより薄膜の一部が剥離して望ましくない微細粒子が発生する。したがって、チャンバー下部１０の内壁やディフューザー７０の表面にある程度の薄膜が蒸着されれば、この薄膜を除去するために、ガス配管４００上に設置されているＲＰＳボックス４２０でＦ２プラズマを発生させ、チャンバー下部１０の内壁やディフューザー７０の表面に蒸着された薄膜を除去するエッチングを行う。
【００６０】
図５には、Ｆ２プラズマエッチングを通じた第１ＣＶＤ装置の内部のクリーニング工程を進める場合のガスの流れが示されている。
【００６１】
図５のように、Ｆ２供給装置４６０は、Ｆ２を保存するＦ２シリンダー４６１と、Ｆ２を電気分解方式で発生させるＦ２発生器４６２と、Ｆ２発生器４６２にＨＦを供給するＨＦボックス４６３とを含む。なお、ＨＦは、ＮＦ３よりも安い。
【００６２】
ＨＦボックス４６３からＦ２発生器４６２に供給されたＨＦを利用して、Ｆ２発生器４６２で電気分解してＦ２を発生させる。そして、ＨＦの電気分解過程で発生したＨ２及びその他の不純物は、Ｆ２発生器４６２とＦ２シリンダー４６１との間に設置されたフィルター４６４を利用して除去される。フィルター４６４を通過した純粋なＦ２は、圧縮機４６５によって圧縮されてＦ２シリンダー４６１に供給される。圧縮機４６５は、一定の圧力でＣＶＤ装置にＦ２を供給するために用いられる。したがって、ＮＦ３よりも安いＨＦを電気分解してＦ２を生成するので、ＮＦ３を用いる場合よりも低コストで第１ＣＶＤ装置のチャンバー内をクリーニングすることができる。また、圧縮機４６５でＦ２を一定の圧力に圧縮するので、チャンバー内をクリーニングを安定して行うことができる。
【００６３】
図５に示されているように、Ｆ２プラズマエッチングを利用して、第１ＣＶＤ装置の内部をクリーニングする工程を進める場合、反応ガスボックス４４０の入口は閉じられ、Ｆ２供給装置４６０の入口は開かれる。そして、この場合、ＲＰＳボックス４２０は、Ｆ２供給装置４６０から注入されたＦ２ガスを利用してプラズマを形成するための動作を進める。このように、ＲＰＳボックス４２０で形成されたＦ２プラズマがチャンバー下部１０内に注入されて、チャンバー下部１０の内壁やディフューザー７０の表面に蒸着された薄膜を除去することによって、ＣＶＤ装置の内部をクリーニングする。
【００６４】
一方、図６Ａ及び図６Ｂのように、ゲート絶縁膜１４０（図３参照）、半導体層１５０（図３参照）及び抵抗性接触層１６０（図３参照）が絶縁基板１１０上に形成された後、写真エッチング工程で不純物がドーピングされている半導体層１５０及び抵抗性接触層１６０をエッチングして、ゲート絶縁膜１４０のすぐ上に半導体層１５１、１５４及び抵抗性接触層１６１、１６５を形成する。
【００６５】
そして、図７Ａ及び図７Ｂのように、抵抗性接触層１６１、１６５を含む基板上に第２接合層及び第２配線層を形成した後、写真エッチング工程でパターニングして、第２接合用金属パターン７１１、７３１、７５１、７９１及び第２配線用金属パターン７１２、７３２、７５２、７９２の複数層からなるデータ線１７１、１７３、１７５、１７９及び保持容量用電極１７７を形成する。この工程は、第１接合層及び配線層を形成する方法と同一である。
【００６６】
ソース電極１７３の一部は半導体層から離れて形成され、ソース電極１７３とドレーン電極１７５との間にある半導体層は、チャンネル部１５４となる。チャンネル部１５４は、ソース電極１７３及びドレーン電極１７５を形成した後、ソース電極１７３及びドレーン電極１７５をエッチングマスクとして抵抗性接触層１６５をエッチングして除去することによって完成される。この場合、抵抗性接触層は、ソース部１６３及びドレーン部１６５に分離される。この時、チャンネル部１５４の上層部も、一定の部分がエッチングされることがある。
【００６７】
図８Ａ及び図８Ｂのように、データ線１７１、１７３、１７５、１７９及び保持容量用電極１７７を含む基板全面に絶縁物質を塗布して、保護膜１８０を形成する。そして、写真エッチング工程でエッチングして、第１接触孔１８１〜第４接触孔１８４を形成する。
【００６８】
あるいは、保護膜１８０は、第２ＣＶＤ装置によっても形成される。
【００６９】
以下、図面を参照して、第２ＣＶＤ装置で保護膜１８０を形成することについて詳細に説明する。
【００７０】
図９に示すように、第２ＣＶＤ装置は、図４の第１ＣＶＤ装置とほぼ同一であるが、反応ガスボックスが保護膜形成ボックス４４４からなっている点が異なる。
【００７１】
図９には、保護膜１８０（図８Ｂ参照）を形成するためのＣＶＤ工程時の反応ガスの流れが示されている。図９のように、第２ＣＶＤ装置のチャンバー下部１０内で保護膜を蒸着する工程が進められる場合には、保護膜形成ボックス４４４内に満たされている反応ガスが、ガス配管４００を通じてガス注入管８０a、遮断板９０及びディフューザー７０を経てチャンバー下部１０内に注入されて、保護膜１８０（図８Ｂ参照）を形成する。この場合、ＲＰＳボックス４２０は、単に配管通路の役割だけをする。
【００７２】
このように、第２ＣＶＤ装置で保護膜１８０（図８Ｂ参照）を形成した後、保護膜１８０（図８Ｂ参照）が形成された絶縁基板１１０を、次の薄膜トランジスタ表示板の製造工程を進めるために、次の製造装置に移送する。
【００７３】
そして、第２ＣＶＤ装置には、データ線１７１（図８Ｂ参照）が形成された絶縁基板１１０が再び投入される。そして、保護膜１８０（図８Ｂ参照）を形成する。
【００７４】
第２ＣＶＤ装置でこのような連続工程を１２回〜２０回実施した後に、ＣＶＤ装置の内部をクリーニングする。ゲート絶縁膜１４０、半導体層１５０及び抵抗性接触層１６０を形成する工程に比べて保護膜１８０を形成する工程でのクリーニング工程数が少ない理由は、保護膜１８０を形成する工程において、ゲート絶縁膜１４０、半導体層１５０及び抵抗性接触層１６０を形成する工程よりも薄膜の膜厚が薄くて済むためである。また、第２ＣＶＤ装置で保護膜を形成する前にも、第２ＣＶＤ装置の内部に対してＦ２（フッ素ガス）を用いてクリーニングする。したがって、環境を汚染するおそれがあるＮＦ３でなく環境を汚染しにくいＦ２（フッ素ガス）を用いて第２ＣＶＤ装置の内部に対してクリーニングが行われるので、環境汚染を防止することができる。
【００７５】
図１０には、Ｆ２プラズマエッチングを通じた第２ＣＶＤ装置の内部のクリーニング工程を進める場合のガスの流れが示されている。
【００７６】
図１０に示すように、Ｆ２プラズマエッチングを利用して、第２ＣＶＤ装置の内部をクリーニングする工程を進める場合、保護膜形成ボックス４４４の入口は閉じられ、Ｆ２供給装置４６０の入口は開かれる。そして、この場合、ＲＰＳボックス４２０は、Ｆ２供給装置４６０から注入されたＦ２ガスを利用してプラズマを形成するための動作を進める。このように、ＲＰＳボックス４２０で形成されたＦ２プラズマがチャンバー下部１０内に注入されて、チャンバー下部１０の内壁やディフューザー７０の表面に蒸着された薄膜を除去することによって、第２ＣＶＤ装置の内部をクリーニングする。
【００７７】
一方、図１Ａ及び図１Ｂのように、保護膜１８０が形成された絶縁基板１１０上に透明導電層を形成した後にパターニングして、画素電極１９０、ゲート接触補助部材９５及びデータ接触補助部材９７を形成する。
【００７８】
以上、添付した図面に示された一実施形態を参考にして説明したが、これは例示的なものに過ぎず、該当技術分野における通常の知識を有する者であれば、本発明に基づいて様々な変形及び均等な他の実施形態が可能であることを理解することができる。したがって、本発明の真の技術的保護範囲は添付された特許請求の範囲によって決められなければならない。
【産業上の利用可能性】
【００７９】
本発明にかかる薄膜トランジスタ表示板の製造方法及びＣＶＤ装置は、環境汚染を防止することができるとともに低コストでクリーニングすることができるという効果を有し、薄膜トランジスタ表示板の製造方法及びＣＶＤ装置等として有用である。
【図面の簡単な説明】
【００８０】
【図１Ａ】本発明の一実施形態による薄膜トランジスタ表示板の製造方法によって製造された薄膜トランジスタ表示板を示した配置図である。
【図１Ｂ】図１ＡのＩＢ-ＩＢ’線による断面図である。
【図２Ａ】本発明の一実施形態による薄膜トランジスタ表示板の製造方法を示した図面である。
【図２Ｂ】本発明の一実施形態による薄膜トランジスタ表示板の製造方法を示した図面である。
【図３】本発明の一実施形態による薄膜トランジスタ表示板の製造方法を示した図面である。
【図４】本発明の一実施形態による薄膜トランジスタ表示板の製造方法に用いられる第１ＣＶＤ装置を示した概略図で、ＣＶＤ工程時の反応ガスの流れを示した図である。
【図５】本発明の一実施形態による薄膜トランジスタ表示板の製造方法に用いられる第１ＣＶＤ装置を示した概略図で、Ｆ２プラズマエッチングによる第１ＣＶＤ装置の内部のクリーニング工程を進める場合のガスの流れを示した図である。
【図６Ａ】本発明の一実施形態による薄膜トランジスタ表示板の製造方法を示した図面である。
【図６Ｂ】本発明の一実施形態による薄膜トランジスタ表示板の製造方法を示した図面である。
【図７Ａ】本発明の一実施形態による薄膜トランジスタ表示板の製造方法を示した図面である。
【図７Ｂ】本発明の一実施形態による薄膜トランジスタ表示板の製造方法を示した図面である。
【図８Ａ】本発明の一実施形態による薄膜トランジスタ表示板の製造方法を示した図面である。
【図８Ｂ】本発明の一実施形態による薄膜トランジスタ表示板の製造方法を示した図面である。
【図９】本発明の一実施形態による薄膜トランジスタ表示板の製造方法に用いられる第２ＣＶＤ装置を示した概略図で、ＣＶＤ工程時の反応ガスの流れを示した図である。
【図１０】本発明の一実施形態による薄膜トランジスタ表示板の製造方法に用いられる第２ＣＶＤ装置を示した概略図で、Ｆ２プラズマエッチングによる第２ＣＶＤ装置の内部のクリーニング工程を進める場合のガスの流れを示した図である。
【符号の説明】
【００８１】
４４１  ゲート絶縁膜形成ボックス
４４２  半導体層形成ボックス
４４３  抵抗性接触層形成ボックス
４４４  保護膜形成ボックス
４６０  Ｆ２供給装置
４６１  Ｆ２シリンダー
４６２  Ｆ２発生器
４６３  ＨＦボックス    
【図１Ａ】
2005051209.tif 000003
【図１Ｂ】
2005051209.tif 000004
【図２Ａ】
2005051209.tif 000005
【図２Ｂ】
2005051209.tif 000006
【図３】
2005051209.tif 000007
【図４】
2005051209.tif 000008
【図５】
2005051209.tif 000009
【図６Ａ】
2005051209.tif 000010
【図６Ｂ】
2005051209.tif 000011
【図７Ａ】
2005051209.tif 000012
【図７Ｂ】
2005051209.tif 000013
【図８Ａ】
2005051209.tif 000014
【図８Ｂ】
2005051209.tif 000015
【図９】
2005051209.tif 000016
【図１０】
2005051209.tif 000017