(57)【要約】【課題】ＥＬパネルの走査電極に印加する高電圧をスイッチングするトランジスタが電源  投入時に導通しないようにした駆動回路を提供する。【解決手段】複数条の走査電極（ＳＥｉ、ｉ＝１〜ｍ）と複数条のデータ電極（ＤＥｊ、ｊ＝１〜ｎ）を有するＥＬパネル（１）と、各走査電極に正、負のフィールド毎に異なる極性にて走査電圧パルスを線順次走査で供給する走査電極駆動回路（２０）と、各データ電極に走査電圧パルスに同期してデータ電圧を一斉に供給するデータ電極駆動回路（２１）と、走査電極駆動回路に異なる極性の走査電圧を走査電圧パルスと同極性、同タイミングでパルス状に供給する走査側コンポジット回路（２２）と、該走査側コンポジット回路に前記異なる極性の走査電圧を電源投入時から緩やかに立ち上げて供給する電源回路とを備えて構成する。【選択図】図１
2005115242.tif 000002
【特許請求の範囲】
【請求項１】
複数条の走査電極（ＳＥｉ、ｉ＝１〜ｍ）と複数条のデータ電極（ＤＥｊ、ｊ＝１〜ｎ）を有し、該走査電極とデータ電極との交差位置にＥＬセル（ＥＬij、ｉ＝１〜ｍ、ｊ＝１〜ｎ）が形成されたＥＬパネル（１）と、
前記各走査電極に正、負のフィールド毎に異なる極性の走査電圧パルスを線順次走査で出力する走査電極駆動回路（２０）と、
前記各データ電極に前記走査電圧パルスに同期してデータ電圧パルスを一斉に出力するデータ電極駆動回路（２１）と、
前記走査電極駆動回路に異なる極性の走査電圧を前記走査電圧パルスと同極性、同タイミングでパルス状に供給する走査側コンポジット回路（２２）と、
該走査側コンポジット回路（２２）に前記異なる極性の走査電圧を直流的に供給する電源回路（２５）であって、該異なる極性の走査電圧を電源投入時から緩やかに立ち上げて供給する電源回路と、を備えることを特徴とするＥＬ表示装置の駆動回路。
【請求項２】
請求項１に記載のＥＬ表示装置の駆動回路であって、前記走査側コンポジット回路が供給する前記異なる極性の走査電圧のパルスは、前記電源回路から直流的に供給される異なる極性の走査電圧を正電圧パルスはＰＭＯＳトランジスタ、負電圧パルスはＮＭＯＳトランジスタでスイッチングして供給するように構成されており、それらＭＯＳトランジスタのゲートは共に抵抗にてソースに接続されており、各々のゲートに接続されたカップリングコンデンサを介して加えられる制御信号によりスイッチングのタイミングが制御されるようになっていることを特徴とするＥＬ表示装置の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＬ（Electro Luminescence）素子を発光素子として採用したＥＬ表示装置に関し、特に走査電極に高電圧パルスを印加する駆動回路内のスイッチングトランジスタが、電源立ち上げ時に導通して損傷することを防止した駆動回路に関する。
【背景技術】
【０００２】
フラットパネル式の表示装置の一つにＥＬ素子をパネル状に形成し発光体として採用したＥＬ表示装置がある。ＥＬパネル１は、図８に示すようにガラス基板２の上に透明電極３、第１絶縁層４、発光層５、第２絶縁層６、背面電極７を真空蒸着、スパッタ等で順次積層し、その上に接着剤８を用いてカバーガラス９を貼り合わせた構造をなしている。発光層５には、例えばＭｎをドープしたＺｎＳ、ＺｎＳｅ等の半導体が用いられる。
【０００３】
透明電極３と背面電極７は複数の独立した帯状をなしており、図９に示すように互いに直交して配置されている。駆動回路に接続する際は通常、透明電極３をデータ電極（ＤＥｊ、ｊ＝１〜ｎ）、背面電極７を走査電極（ＳＥｉ、ｉ＝１〜ｍ）として接続される。帯状の電極が交差する点においては、第１絶縁層４、発光層５、第２絶縁層６を誘電体とするコンデンサ（以下、ＥＬセル（ＥＬij、ｉ＝１〜ｍ、ｊ＝１〜ｎ）という。）が形成される。図９中のマトリクス状の交点に記載したコンデンサ記号がそれに相当する。図９は、走査電極がｍ本、データ電極がｎ本のＥＬパネルを表わしている。
【０００４】
発光は走査電極（ＳＥｉ）とデータ電極（ＤＥｊ）間に高電圧を印加して行なわれる。電極間に高電圧が印加されるとＥＬセル（ＥＬij）の発光層５に強い電界が加わり、電界強度が所定のしきい値を超えると電界発光が生じて光が放出される。放出された光は透明電極３、ガラス基板２を通して取り出される。
ＥＬセル（ＥＬij）はマトリクス状に多数存在するため、ＥＬパネル１の点灯表示は走査電極単位で時分割による連続走査（以下、線順次走査という。）で行なわれる。例えば、走査電極１（ＳＥ1 ）に接続されたＥＬセル（ＥＬ1j、ｊ＝1 〜ｎ）を点灯させるときは、走査電極１（ＳＥ1 ）に正の走査電圧Ｖｒ（２５０Ｖとする。）をパルスで印加する。それと同時に、そのパルスに同期して各データ電極（ＤＥｊ、ｊ＝１〜ｎ）にデータ電圧のパルスを一斉に印加する。このデータ電圧は、データ電極によって異なり０Ｖ（接地電位ＧＮＤ）または変調電圧Ｖｍ（５０Ｖとする。）である。各データ電極に何れの電圧を印加するかは外部信号によって決定される。
【０００５】
ＥＬセル（ＥＬij）の発光、非発光を分ける電極間のしきい値電圧ＶthがＶth＝Ｖｒ＋０．５・Ｖｍ  （２２５Ｖ）であったとすると、走査電極１（ＳＥ1 ）につながるＥＬセル（ＥＬ1j、ｊ＝1 〜ｎ）のうち、０Ｖが出力されたデータ電極につながるＥＬセルは、電極間電圧がＶｒ（２５０Ｖ）となりしきい値電圧Ｖth（２２５Ｖ）を超えるために発光する。一方、変調電圧Ｖｍ（５０Ｖ）が出力されたデータ電極につながるＥＬセルは、電極間電圧が  Ｖｒ−Ｖｍ（２００Ｖ）となりしきい値電圧Ｖth（２２５Ｖ）を下回るため非発光となる。
【０００６】
このように走査電極１（ＳＥ1 ）に正の走査電圧Ｖｒ（２５０Ｖ）の電圧パルスを印加し、それに同期して各データ電極（ＤＥj 、ｊ＝１〜ｎ）に０Ｖまたは変調電圧Ｖｍ（５０Ｖ）のデータ電圧パルスを印加することで、走査電極１（ＳＥ1 ）につながる各ＥＬセルの発光、非発光を制御することができる。このようなパルス点灯を終えた直後には、走査電極１（ＳＥ1 ）を接地電位ＧＮＤに落としてＥＬセル（ＥＬ1j、ｊ＝1 〜ｎ）のコンデンサに蓄積された電荷を放電させる。
【０００７】
このような点灯サイクルを全ての走査電極（ＳＥi 、ｉ＝１〜ｍ）について線順次走査で行なうことで、ＥＬパネル１上の全ＥＬセル（ＥＬij）の発光、非発光が制御される。全ＥＬセル（ＥＬij）の発光、非発光制御を１回（１回分を１フィールドという。）終えた後は、再び走査電極１（ＳＥ1 ）に戻って同じような点灯サイクルを繰り返す。この繰り返しの際、各フィールド毎に各ＥＬセルの発光、非発光が外部信号に従って制御される。その結果として、ＥＬパネル１上に所望の静止画あるいは動画が表示される。
【０００８】
ところでＥＬセルの発光層５を形成している発光体は、同じ向きの電界によって連続発光させると発光強度が次第に減少する性質を持つ。これを防ぐためにフィールド毎にＥＬセルに加える電圧の極性を逆にする駆動方式（フィールド反転駆動方式という。）が採用される。
【０００９】
極性を逆にして印加する場合には、走査電極（ＳＥi ）に負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖとする。）を印加する。そして、各データ電極（ＤＥj 、ｊ＝１〜ｎ）には、上に説明した場合と同じく０Ｖまたは変調電圧Ｖｍ（５０Ｖ）のデータ電圧を加える。０Ｖを加えたデータ電極（ＤＥj ）につながるＥＬセルは、電極間電圧の絶対値がＶｒ−Ｖｍ（２００Ｖ）となり、しきい値電圧Ｖth（２２５Ｖ）より低いため非発光となる。これに対して変調電圧Ｖｍ（５０Ｖ）が加えられたデータ電極（ＤＥj ）につながるＥＬセル（ＥＬij、ｊ＝１〜ｎ）は、電極間電圧の絶対値が正の走査電圧Ｖｒ（２５０Ｖ）に等しくなり、しきい値電圧Ｖth（２２５Ｖ）を上回るため発光する。
【００１０】
このように走査電極（ＳＥi 、ｉ＝１〜ｍ）に正の走査電圧Ｖｒ（２５０Ｖ）のパルスを印加して点灯するサイクル（以下、正フィールドという。）と、負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖ）のパルスを印加して点灯するサイクル（以下、負フィールドという。）とを交互に繰り返すことで、ＥＬセル（ＥＬij）の発光強度の減衰防止が図られている。
【００１１】
次に、以上のような正、負のフィールドの点灯サイクルを実行するために、走査電極（ＳＥｉ、ｉ＝１〜ｍ）、データ電極（ＤＥｊ、ｊ＝１〜ｎ）を駆動する走査電極駆動回路２０、データ電極駆動回路２１に要求される仕様について説明する。
各データ電極（ＤＥｊ、ｊ＝１〜ｎ）に印加されるデータ電圧は、０Ｖまたは変調電圧Ｖｍの何れかである。変調電圧Ｖｍは通常、５０Ｖ程度に設定される。このような低い電圧をスイッチングする回路の構成は容易で、例えば、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとからなるプッシュプル回路で構成すれば問題は殆ど生じない。
【００１２】
走査電極側には正の走査電圧Ｖｒ（２５０Ｖ）、基準電位である接地電位（０Ｖ）、負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖ）の３種類の電圧をスイッチングする回路が要求される。このために考え出されたのが図１０に示す回路方式である。この回路方式の場合は、走査電極ＳＥｉに正の走査電圧Ｖｒ（２５０Ｖ）を加えるときはスイッチＳa とＳaiの双方をＯＮ状態にし、負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖ）を加えるときはスイッチＳb とＳbiの双方をＯＮ状態にする。
【００１３】
図１０の回路方式においては、スイッチＳai、ＳbiとダイオードＤai、Ｄbiで構成されるスイッチング回路部分（以下、個別走査電極駆動回路ＳＤi （ｉは走査電極の番号を表わす。）という。）は走査電極毎に設ける必要がある。しかし、それらの回路は電圧入力側を共通にして並列接続し、スイッチＳa 、Ｓga、Ｓgb、Ｓb で構成されるスイッチング回路（以下、走査側コンポジット回路２２という。）の各出力端に接続すればよいので、走査側コンポジット回路２２は１式で済む。
【００１４】
なお、図１０の個別走査電極駆動回路ＳＤi において、走査電極ＳＥｉを接地ＧＮＤに接続する回路が２経路設けてあるのは、電流が走査電極ＳＥｉから接地ＧＮＤに流れる場合とその逆の場合とがあり、そうしたスイッチを半導体スイッチで構成する場合を考慮したものである。
【００１５】
図１１は、走査側コンポジット回路２２を具体的な半導体スイッチに置き換えて図１０の回路を書き換えたものである。スイッチング素子としてＭＯＳトランジスタを使用している。ＯＦＦ時に２２５Ｖもの高い電圧に耐える必要のあるスイッチング素子としてＭＯＳトランジスタを用いることは、最適な選択であり広く採用されている方式である。走査側コンポジット回路２２において、Ｑp1、Ｑp2はＰＭＯＳトランジスタ、Ｑn1、Ｑn2はＮＭＯＳトランジスタである。
【００１６】
ところで、例えばＰＭＯＳトランジスタＱp1のソースには２５０Ｖの高い電圧が加わっており、このトランジスタＱp1をＯＦＦさせるにはそのゲートに同じ２５０Ｖまたはそれより数Ｖ高い電圧を加える必要がある。また、ＯＮさせる場合には２５０Ｖより数Ｖ低い２４５Ｖ程度の高い電圧を加える必要がある。一方、このトランジスタＱp1のＯＮ／ＯＦＦを制御する制御信号Ａ１は通常、論理レベルの０−５Ｖ信号である。従って、この制御信号Ａ１の０−５Ｖの電圧変化でもってトランジスタＱp1をＯＮ／ＯＦＦ制御するには、０−５Ｖの電圧変化を２４５−２５０Ｖの電圧変化に変換するレベルシフト回路が必要になる。しかし、このような大きな電圧差のレベルシフトを直流的に行なう回路は容易ではない。
【００１７】
そこで図１１の走査側コンポジット回路２２においては、トランジスタＱp1はＯＮ／ＯＦＦを短い周期で繰り返す動作をすることに着目し、制御信号Ａ１の０−５Ｖの電圧変化をトランジスタＱp1のゲートに交流的に生じさせることによりＯＮ／ＯＦＦ動作させるようにしている。即ち、図に示すようにソース−ゲート間に高抵抗Ｒ１を接続してゲートの直流電位を２５０Ｖとし、制御用の交流信号が入力されていない状態ではトランジスタＱp1がＯＦＦするように動作点を定めている。そして、この直流電位２５０Ｖに制御信号Ａ１の０−５Ｖの電圧変化を交流的に重畳させるべく、トランジスタＱp1のゲートと制御信号Ａ１の入力端子との間にカップリングコンデンサＣ１を設けている。コンデンサＣ１の両端には直流電圧２５０Ｖがかかる。このような回路構成で、Ｒ１・Ｃ１の時定数を制御信号Ａ１の信号周期より十分に高くした場合には、制御信号Ａ１の電圧変化がトランジスタＱp1のゲートにそのまま現れる。即ち、制御信号Ａ１の０−５Ｖの電圧変化は、トランジスタＱp1のゲートには２４５−２５０Ｖの電圧変化として現れ、２４５Ｖのレベルシフトが行なわれたことになる。そして、ゲート電圧が２４５Ｖの時にはトランジスタＱp1はＯＮし、２５０Ｖの時にはＯＦＦする。このようにしてトランジスタＱp1は、制御信号Ａ１の０−５Ｖの電圧変化によりＯＮ／ＯＦＦ制御される。
【００１８】
トランジスタＱp2によるスイッチング回路の構成は、トランジスタＱp1によるスイッチング回路の構成と同じである。この場合は、制御信号Ａ３がパルス的に０Ｖとなった時にトランジスタＱp2がＯＮして接地ＧＮＤから走査電極ＳＥｉに向けて電流が流れる。
トランジスタＱn2によるスイッチング回路も同様である。この場合は、トランジスタＱn2がＯＮした時に−２００Ｖ電源に電流を吸引することになるので、トランジスタとしてはＮＭＯＳトランジスタを使用している。トランジスタＱn2は、制御信号Ａ４がパルス的に５Ｖとなった時にＯＮする。
【００１９】
このようにして走査側コンポジット回路２２は、スイッチング素子としてＭＯＳトランジスタを使用し、それらのゲートと制御信号入力端子との間にカップリングコンデンサＣ１、Ｃ２、Ｃ３を設けることで、０−５Ｖの論理レベルの制御信号でもって高電圧電流のスイッチングを実現しており、非常にシンプルな回路構成となっている。
【特許文献１】特開２０００−２９８４５５号公報
【特許文献２】特開平１−２００２８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら、前記図１１に示した走査側コンポジット回路２２には一つ問題がある。それは、正の走査電圧Ｖｒ（２５０Ｖ）、負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖ）を立ち上げる時の不具合である。通常の動作状態においては、カップリングコンデンサＣ１、Ｃ３にはそれぞれ２５０Ｖ、２００Ｖの直流電圧が加わっており、それらの電圧にコンデンサＣ１、Ｃ３の静電容量を掛け合わせた電荷が蓄積されている。それらの電荷は、電源立ち上げ時にそれぞれ抵抗Ｒ１、Ｒ３を通して充電される。抵抗Ｒ１、Ｒ３に充電電流が流れるとその両端に電位差が生ずる。生じた電位差は、トランジスタＱp1、Ｑn2を導通させる向きにそれぞれのゲートに加わる。従って、その電位差が大きすぎるとトランジスタＱp1、Ｑn2が導通状態となってしまうという問題が生じる。トランジスタＱp2の回路についても、制御信号Ａ３を作り出す回路の電源の立ち上げの際にやはり抵抗Ｒ２を通ってコンデンサＣ２に充電電流が流れ、トランジスタＱp2が導通することが起こり得る。
【００２１】
電源立ち上げの時にはＥＬセル（ＥＬij）はまだ動作させていないので、この時に各走査電極（ＳＥｉ、ｉ＝１〜ｍ）につながる個別走査電極駆動回路（ＳＤi 、ｉ＝１〜ｍ）に高電圧が印加されることは好ましくない。また、個別走査電極駆動回路ＳＤi 内のスイッチＳai、Ｓbiも高電圧電流のスイッチングを行なうものであり、トランジスタＱp1、Ｑn2によるスイッチング回路と同じような回路、あるいはサイリスタを用いた回路で構成される。そして、それら回路のスイッチング素子のゲートもカップリングコンデンサやホトカプラ、パルストランスで絶縁した信号で制御される。従って、前述したトランジスタＱp1、Ｑn2と同様に電源立ち上げの際に導通する可能性がある。電源立ち上げ時にトランジスタＱp1、Ｑn2が導通すると同時にスイッチＳai、Ｓbiも導通したのでは、正の走査電圧Ｖｒ（２５０Ｖ）あるいは負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖ）を供給する電源が過負荷状態となって損傷したり、トランジスタＱp1、Ｑn2が過電流のため損傷したり、さらにはスイッチＳai、Ｓbiが過電圧、過電流のために損傷するという問題を引き起こす。
【００２２】
本発明はかかる問題を解決するためになされたもので、高電圧電流をスイッチングする半導体スイッチング素子が電源立ち上げ時に導通して損傷することを防止した信頼性、安全性の高いＥＬ表示装置用の駆動回路を提供することを課題とする。
【課題を解決するための手段】
【００２３】
前記課題を達成するための請求項１に記載の発明は、複数条の走査電極（ＳＥｉ、ｉ＝１〜ｍ）と複数条のデータ電極（ＤＥｊ、ｊ＝１〜ｎ）を有し、該走査電極とデータ電極との交差位置にＥＬセル（ＥＬij、ｉ＝１〜ｍ、ｊ＝１〜ｎ）が形成されたＥＬパネル（１）と、前記各走査電極に正、負のフィールド毎に異なる極性の走査電圧パルスを線順次走査で出力する走査電極駆動回路２０と、前記各データ電極に前記走査電圧パルスに同期してデータ電圧パルスを一斉に出力するデータ電極駆動回路２１と、前記走査電極駆動回路に異なる極性の走査電圧を前記走査電圧パルスと同極性、同タイミングでパルス状に供給する走査側コンポジット回路２２と、該走査側コンポジット回路２２に前記異なる極性の走査電圧を直流的に供給する電源回路２５であって、該異なる極性の走査電圧を電源投入時から緩やかに立ち上げて供給する電源回路と、を備えることを特徴とするＥＬ表示装置の駆動回路である。
【００２４】
このような構成の駆動回路によれば、走査側コンポジット回路内に設けられる異なる極性の走査電圧をスイッチングするスイッチング素子が電源投入時に過渡的に導通することが防止される効果がある。
【００２５】
また、請求項２に記載の発明は、請求項１に記載のＥＬ表示装置の駆動回路であって、前記走査側コンポジット回路が供給する前記異なる極性の走査電圧のパルスは、前記電源回路から直流的に供給される異なる極性の走査電圧を正電圧パルスはＰＭＯＳトランジスタ、負電圧パルスはＮＭＯＳトランジスタでスイッチングして供給するように構成されており、それらＭＯＳトランジスタのゲートは共に抵抗にてソースに接続されており、各々のゲートに接続されたカップリングコンデンサを介して加えられる制御信号によりスイッチングのタイミングが制御されるようになっていることを特徴とするＥＬ表示装置の駆動回路である。
【００２６】
このような構成の駆動回路によれば、請求項１に記載の発明と同様の効果が得られる他、走査側コンポジット回路内のスイッチング用のＭＯＳトランジスタのスイッチング動作を論理レベルの低い電圧パルスでもって制御することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明に係るＥＬ表示装置の駆動回路の一実施形態を図面を参照して説明する。図２は、その駆動回路の全体構成を表わすブロック図である。
ＥＬパネル１は、「背景技術」において図８、図９を参照して説明したものと同じであるので同じ符号を付し説明を省略する。
ＥＬパネル１上の各ＥＬセル（ＥＬij、ｉ＝１〜ｍ、ｊ＝１〜ｎ）を発光、非発光させる場合の走査電極（ＳＥｉ、ｉ＝１〜ｍ）、データ電極（ＤＥｊ、ｊ＝１〜ｎ）への印加電圧、及びそのタイミングは「背景技術」に説明したとものと同じである。これを詳しくタイミングチャートで示したものが図３である。正フィールドにおいては正極性の走査電圧Ｖｒ（２５０Ｖ）のパルスが、負フィールドにおいては負極性の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖ）のパルスが、走査電極（ＳＥｉ、ｉ＝１〜ｍ）に線順次走査で印加される。
【００２８】
一方、データ電極（ＤＥｊ、ｊ＝１〜ｎ）に対しては、走査電極（ＳＥｉ、ｉ＝１〜ｍ）に印加される走査電圧パルスに同期して０Ｖまたは変調電圧Ｖｍ（５０Ｖ）のデータ電圧パルスが印加される。このデータ電圧パルスは、全てのデータ電極（ＤＥｊ、ｊ＝１〜ｎ）に対して同時、一斉に印加される。但し、印加されるデータ電圧の値は各データ電極によって異なり、その値は制御回路２４から出力される制御信号によって指示される。
【００２９】
正フィールドにおいては、走査電極に正の走査電圧Ｖｒ（２５０Ｖ）が印加され且つデータ電極に０Ｖが印加されたＥＬセルのみが発光し、その他の電圧が印加されているＥＬセルは非発光となる。負フィールドにおいては、走査電極に負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖ）が印加され且つデータ電極に変調電圧Ｖｍ（５０Ｖ）が印加されたＥＬセルのみが発光し、その他の電圧が印加されているＥＬセルは非発光となる。
【００３０】
図１は、図３に示したような波形で走査電極（ＳＥｉ、ｉ＝１〜ｍ）及びデータ電極（ＤＥｊ、ｊ＝１〜ｎ）を駆動する走査電極駆動回路２０とデータ電極駆動回路２１、及びその走査電極駆動回路２０に正の走査電圧Ｖｒ（２５０Ｖ）と負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖ）をパルスで供給する走査側コンポジット回路２２の具体的回路例を示したものである。
【００３１】
各ＥＬセルは全て同じ回路で駆動されるので、走査電極ＳＥｉ、データ電極ＤＥｊにつながったＥＬセル（ＥＬij）を駆動する回路について説明する。
データ電極ＤＥｊは、データ電極駆動回路２１内の個別データ電極駆動回路ＤＤｊにより駆動される。個別データ電極駆動回路ＤＤｊは各データ電極毎に設けられている。個別データ電極駆動回路ＤＤｊは、ＰＭＯＳトランジスタＱajとＮＭＯＳトランジスタＱbjとからなるプッシュプル駆動回路で、そのスイッチング動作によりデータ電極ＤＥｊに変調電圧Ｖｍ（５０Ｖ）または０Ｖを供給する。スイッチングのタイミング及び出力すべきデータ電圧の選択は、制御回路２４からの制御信号によって制御される。なお、変調電圧Ｖｍ（５０Ｖ）は電源回路２５より供給される。
【００３２】
走査電極ＳＥｉは、走査電極駆動回路２０内の個別走査電極駆動回路ＳＤｉにより駆動される。個別走査電極駆動回路ＳＤｉは各走査電極毎に設けられている。個別走査電極駆動回路ＳＤｉは、サイリスタＳai、Ｓbi、ダイオードＤai、Ｄbiにより構成されている。サイリスタＳai、Ｓbiは直列に接続され、その相互接続点は走査電極ＳＥｉに接続されている。ダイオードＤai、Ｄbiも直列に接続され、その相互接続点は同じく走査電極ＳＥｉに接続されている。サイリスタＳaiのアノードは走査側コンポジット回路２２の出力端子Ｖｓに、サイリスタＳbiのカソードは走査側コンポジット回路２２の出力端子ＦＧＮＤに接続されている。ダイオードＤaiのカソードは走査側コンポジット回路２２の出力端子Ｇ２に、ダイオードＤbiのアノードは走査側コンポジット回路２２の出力端子Ｇ１に接続されている。
【００３３】
サイリスタＳai、Ｓbiのゲートは、ゲート制御回路２７が出力するトリガー信号Ｃai、Ｃbiにより制御される。ゲート制御回路２７は、制御回路２４からの制御信号をアイソレーション回路２３でアイソレートした制御信号を受け、各個別走査電極駆動回路ＳＤｉ（ｉ＝１〜ｍ）内のサイリスタをＳai、Ｓbi（ｉ＝１〜ｍ）のゲートをトリガーするトリガー信号Ｃai、Ｃbi（ｉ＝１〜ｍ）を出力する。
【００３４】
なお、制御回路２４は、外部から映像信号、垂直同期信号、水平同期信号を入力として受け、それらの信号に基づいて図３に示したようなタイミングと電圧で走査電極（ＳＥｉ、ｉ＝１〜ｍ）、データ電極（ＤＥｊ、ｊ＝１〜ｎ）を駆動させるための制御信号を作りだし、データ電極駆動回路２１、走査側コンポジット回路２２と、アイソレーション回路２３経由で走査電極駆動回路２０へそれぞれ出力している。
【００３５】
走査側コンポジット回路２２は、走査電極駆動回路２０内の全て個別走査電極駆動回路ＳＤｉ（ｉ＝１〜ｍ）に対して正の走査電圧Ｖｒ（２５０Ｖ）と負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖ）を線順次走査にタイミングを合わせてパルスで供給する。走査側コンポジット回路２２はまた、各ＥＬセル（ＥＬij、ｉ＝１〜ｍ、ｊ＝１〜ｎ）に充電された電荷が放電する際の放電ルートをも備える。
【００３６】
図１中の走査側コンポジット回路２２は、「背景技術」で説明した図１１の走査側コンポジット回路２２と同じ回路である。抵抗Ｒ４〜Ｒ７が追加されているが、これらの抵抗はトランジスタＱp1、Ｑp2、Ｑn1、Ｑn2がＯＮした時の突入電流を緩和するためのもので本質的なものではない。
【００３７】
次に、このような個別走査電極駆動回路ＳＤｉ、走査側コンポジット回路２２、個別データ電極駆動回路ＤＤｊの下で、ＥＬセル（ＥＬij）を発光、非発光させる回路の動作について説明する。なお、制御信号Ａ１、Ａ２、Ａ３、Ａ４は、０−５Ｖの論理レベルで与えられる。正フィールドにおいては、制御信号Ａ１に論理レベルＬ（０Ｖ）パルスが印加される。ＰＭＯＳトランジスタＱp1のゲート電位は、カップリングコンデンサＣ１による結合により交流的に５Ｖ低下した２４５ＶとなりＰＭＯＳトランジスタＱp1は導通する。そして、出力端子Ｖｓに正の走査電圧Ｖｒ（２５０Ｖ）が出力される。
【００３８】
この正の走査電圧Ｖｒ（２５０Ｖ）は、個別走査電極駆動回路ＳＤｉのサイリスタＳaiのアノードに与えられる。サイリスタＳaiのゲートには、制御信号Ａ１と同期してゲート制御回路２７よりトリガー信号Ｃaiが与えられサイリスタＳaiが導通する。これにより、走査電極（ＳＥｉ）には正の走査電圧Ｖｒ（２５０Ｖ）が印加される。一方、個別データ電極駆動回路ＤＤｊも、制御信号Ａ１に同期してデータ電極（ＤＥｊ）にデータ電圧として０Ｖまたは変調電圧Ｖｍ（５０Ｖ）を出力する。
【００３９】
このように走査電極（ＳＥｉ）、データ電極（ＤＥｊ）にそれぞれの電圧が印加されることにより、ＥＬセル（ＥＬij）は印加された電圧の差電圧まで充電を受ける。データ電圧として０Ｖが出力された場合には、その充電電圧はＶｒ（２５０Ｖ）となりしきい値電圧Ｖth（２２５Ｖ）を超えるためＥＬセル（ＥＬij）は発光する。データ電圧として変調電圧Ｖｍ（５０Ｖ）が出力された場合には、充電電圧はＶｒ−Ｖｍ（２００Ｖ）となりしきい値電圧Ｖth（２２５Ｖ）に達しないためＥＬセル（ＥＬij）は非発光となる。
【００４０】
このような発光、非発光の状態を所定の短時間だけ続けた後、制御信号Ａ１は論理レベルＨ（５Ｖ）に戻される。これにより、トランジスタＱp1は非導通となりサイリスタＳaiのアノードへの正の走査電圧Ｖｒ（２５０Ｖ）の供給が停止する。制御信号Ａ１が論理レベルＨ（５Ｖ）に戻ると直ちに制御信号Ａ２に論理レベルＨ（５Ｖ）が出力され、トランジスタＱn1が導通する。また、これに同期して個別データ電極駆動回路ＤＤｊからは０Ｖがデータ電極（ＤＥｊ）に出力される。この結果、ＥＬセル（ＥＬij）に充電されていた電荷は、ダイオードＤai、トランジスタＱn1を通って接地ＧＮＤに放電しＥＬセル（ＥＬij）は非発光状態となる。このような駆動サイクルが、正フィールドでは走査電極（ＳＥ１）から走査電極（ＳＥｍ）まで線順次走査で順次実行される。
【００４１】
正フィールドが終了すると次に負フィールドに移る。負フィールドにてＥＬセル（ＥＬij）を駆動するときは、制御信号Ａ４に論理レベルＨ（５Ｖ）パルスを出力してトランジスタＱn2を導通させ、これに同期してサイリスタＳbiにトリガー信号Ｃbiを与えてサイリスタＳbiも導通させる。これにより走査電極（ＳＥｉ）には負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖ）が印加される。更にこれに同期して個別データ電極駆動回路ＤＤｊからデータ電極（ＤＥｊ）にデータ電圧として０Ｖまたは変調電圧Ｖｍ（５０Ｖ）が出力される。
【００４２】
これによってＥＬセル（ＥＬij）は、正フィールドの場合とは反対極性に充電される。データ電圧として０Ｖが出力された場合には、その充電電圧の絶対値はＶｒ−Ｖｍ（２００Ｖ）となりしきい値電圧Ｖth（２２５Ｖ）に達しないためＥＬセル（ＥＬij）は非発光となる。データ電圧として変調電圧Ｖｍ（５０Ｖ）が出力された場合には、充電電圧の絶対値はＶｒ（２５０Ｖ）となりしきい値電圧Ｖth（２２５Ｖ）を超えるためＥＬセル（ＥＬij）は発光する。
【００４３】
このような発光、非発光の状態を所定の短時間だけ続けた後、制御信号Ａ３は論理レベルＬ（０Ｖ）に戻される。トランジスタＱn2は非導通となり、サイリスタＳbiのカソー ドへの負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖ）の供給が停止する。制御信号Ａ４が論理レベルＬ（０Ｖ）に戻ると直ちに制御信号Ａ３に論理レベルＬ（０Ｖ）が出力されトランジスタＱp2が導通する。また、これに同期して個別データ電極駆動回路ＤＤｊからは０Ｖがデータ電極（ＤＥｊ）に出力される。この結果、ＥＬセル（ＥＬij）に充電されていたマイナス電荷は、ダイオードＤbi、トランジスタＱp2を通って接地ＧＮＤに放電し、ＥＬセル（ＥＬij）は非発光状態となる。このような駆動サイクルが、負フィールドでは走査電極（ＳＥ１）から走査電極（ＳＥｍ）まで線順次走査で順次実行される。
【００４４】
このような正フィールドの駆動サイクルと負フィールドの駆動サイクルとが交互に繰り返される。そして、この繰り返しの際、各フィールド毎に各ＥＬセルの発光、非発光が制御回路２４からの制御信号よって制御され、結果としてＥＬパネル１上に所望の静止画あるいは動画が表示される。
【００４５】
次に、走査側コンポジット回路２２に直流の正の走査電圧Ｖｒ（２５０Ｖ）、負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖ）を供給する電源回路２５について説明する。走査側コンポジット回路２２のトランジスタＱp1、Ｑn2のゲートへは、カップリングコンデンサＣ１、Ｃ３を介して制御信号Ａ１、Ａ４が印加される。即ち、交流結合になっており交流信号で導通／非導通が制御される。そして、トランジスタＱp1のゲートは抵抗Ｒ１により直流的に正の走査電圧Ｖｒ（２５０Ｖ）に、トランジスタＱn2のゲートは抵抗Ｒ３により直流的に負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００）に接続され、動作点が定められている。
【００４６】
このような回路構成においては、制御信号Ａ１、Ａ３の電圧レベルが０−５Ｖと低いために電源が立ち上がる際、即ち、正の走査電圧Ｖｒ（２５０Ｖ）、負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖ）が立ち上がる際に、カップリングコンデンサＣ１、Ｃ３を充電する電流が抵抗Ｒ１、Ｒ３を通って流れる。この電流は抵抗Ｒ１、Ｒ３の両端に電位差を生じさせ、トランジスタＱp1、Ｑn2を導通させる方向にバイアスをかける。従って、その電位差が大きすぎると電源立ち上げの際に、トランジスタＱp1、Ｑn2が導通してしまう不都合が生じる。
【００４７】
この充電電流は、正の走査電圧Ｖｒ（２５０Ｖ）、負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖ）をステップ状に印加した場合には、印加した瞬間が最大でそれ以後は指数関数的に減少する。従って、充電電流の値をトランジスタＱp1、Ｑn2が導通しない程度の低い値に抑えるためには、正の走査電圧Ｖｒ（２５０Ｖ）、負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖ）の立ち上がり勾配を緩くしてやることが効果的である。
【００４８】
図４は、正の走査電圧Ｖｒ（２５０Ｖ）、負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖ）の立ち上がり勾配が緩くなるようにした電源回路の例である。なお、この図４の回路は、電源回路２５中の正の走査電圧Ｖｒ（２５０Ｖ）、負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖ）、フローティングのＦ５Ｖ電圧を発生する部分のみの回路を示したものである。この回路はスイッチングレギュレータ方式の電源回路であり、スイッチング電源制御ＩＣ３０の出力でもってトランジスタＱ１をＰＷＭ制御し、トランスＴＲ１の一次側電流を開閉する。そして、二次側に誘起される電圧をダイオードＤ１とコンデンサＣ４、ダイオードＤ２とコンデンサＣ５による半波整流回路で整流して正の走査電圧Ｖｒ（２５０Ｖ）、負の走査電圧（−Ｖｒ＋Ｖｍ）（−２００Ｖ）を得ている。なお、同時に作り出されているＦ５Ｖ電源は、アイソレーション回路２３の二次側で使用される電源である。
【００４９】
図４の電源回路では、スイッチング電源制御ＩＣ３０として富士電機株式会社製の型式ＦＡ７７００ＶのＩＣを使用している。そのＩＣの内部回路図を図５に示す。このＩＣは、パワーＭＯＳＦＥＴを直接に駆動できる１チャンネル出力のＰＷＭ型ＤＣ／ＤＣコンバータ制御用ＩＣである。後述するようにソフトスタート機能を内蔵しており、５０ｋＨｚ〜１ＭＨｚの高周波で動作可能である。
【００５０】
端子ＲＴは、ＰＷＭ信号の発振周波数を決める抵抗を接地ＧＮＤとの間に接続する端子である。図４の電源回路では抵抗Ｒ８を接続している。ＲＥＦ端子は、２．２Ｖの基準電圧を出力する端子である。このＩＣは２．２Ｖの基準電圧をＩＣ内部で生成している。端子ＩＮ−は、帰還電圧を入力する端子である。端子ＦＢは、端子ＩＮ−への帰還電圧とＩＣ内部の基準電圧０．８８Ｖとの差電圧を内部の誤差増幅器で増幅した出力である。端子ＣＳは、後述するソフトスタートのための入力端子である。端子Ｖccは電源入力端子、端子ＯＵＴはＰＷＭ信号が出力される出力端子、端子ＧＮＤは接地端子である。
【００５１】
図４の電源回路２５では、出力である正の走査電圧Ｖｒ（２５０Ｖ）を分圧抵抗Ｒ９、Ｒ１０で分圧した電圧を端子ＩＮ−に帰還電圧として印加している。端子ＩＮ−に入力された帰還電圧は内部の０．８８Ｖ基準電圧と比較され、その誤差電圧が内部の誤差増幅器で増幅され、増幅された値に基づいてＰＷＭ信号が生成されて端子ＯＵＴに出力される。端子ＯＵＴに出力されたＰＷＭ信号は、抵抗Ｒ１１を通ってＮＭＯＳトランジスタＱ１のゲートに印加されトランジスタＱ１のＯＮ時間を制御する。これによりトランスＴＲ１の一次側には誤差電圧に比例する電流が流れ、二次側にはそれに比例した電圧が発生する。二次電圧は、半波整流回路で整流されて正の走査電圧Ｖｒ、負の走査電圧（−Ｖｒ＋Ｖｍ）が生成される。生成された正の走査電圧Ｖｒは分圧抵抗Ｒ９、Ｒ１０で分圧して端子ＩＮ−に入力される。内部の誤差増幅器の増幅率は非常に大きくしてあるので、このような帰還作用により分圧抵抗Ｒ９、Ｒ１０で分圧され端子ＩＮ−に入力される帰還電圧が、内部の基準電圧０．８８Ｖに一致するように制御される。従って、２５０Ｖを抵抗Ｒ９、Ｒ１０で分圧した電圧が０．８８Ｖになるように抵抗Ｒ９、Ｒ１０の値を決めておくことにより、正の走査電圧Ｖｒの値を２５０Ｖに制御することができる。負の走査電圧（−Ｖｒ＋Ｖｍ）は帰還されていないが、トランスＴＲ１の二次側の巻線比により正の走査電圧Ｖｒの値が２５０Ｖの時に−２００Ｖとなるようにされている。
【００５２】
次にソフトスタートについて説明する。スイッチング電源制御ＩＣ３０として使用しているＦＡ７７００Ｖはソフトスタートの機能を備えており、電源立ち上げ時に端子ＣＳに加える電圧を０Ｖより電源電圧Ｖcc（端子Ｖccに印加する電圧）までゆっくり上昇させることで、出力ＰＷＭ信号のパルス幅が徐々に広がるようにすることができる。図４の電源回路２５では、電源電圧Ｖccと接地ＧＮＤとの間に抵抗ＲｓとコンデンサＣｓとを直列に接続し、その相互接続点を端子ＣＳに接続している。これにより電源電圧Ｖccがステップ状に印加されたとしても端子ＣＳの電圧は緩い勾配で立ち上がることになる。
【００５３】
ＦＡ７７００Ｖのカタログによれば、図４の回路の場合に起動時（電源電圧Ｖccの印加時）から出力ＰＷＭ信号のパルス幅が５０％まで広がるまでの時間ｔｓ〔ｍｓ〕は次式で計算される。
ｔｓ≒Ｃｓ・Ｒｓ・ｌｎ（Ｖcc／（Ｖcc−０．８８））                （１）式
ここでＣｓは〔μＦ〕で表わしたコンデンサＣｓの容量、Ｒｓは〔ｋΩ〕で表わした抵抗Ｒｓの抵抗値、Ｖccは〔Ｖ〕で表わした電源電圧Ｖccである。
【００５４】
Ｃｓ・Ｒｓの値を大きくすれば（１）式に従って出力パルス幅の広がる時間が遅れる。従って、その出力パルス幅で制御される図４の出力電圧である正の走査電圧Ｖｒ及び負の走査電圧（−Ｖｒ＋Ｖｍ）の立ち上がり勾配も、例えば図６に示すように緩やかになる。  このようにして正の走査電圧Ｖｒ及び負の走査電圧（−Ｖｒ＋Ｖｍ）の立ち上がり勾配を緩やかにすれば、前述したように電源立ち上げ時に図１に示した走査側コンポジット回路２２内の抵抗Ｒ１、Ｒ３を流れる充電電流の値が小さくなりその両端の電位差も小さくなってトランジスタＱp1、Ｑn2が導通することが防止される。
【００５５】
図７は、コンデンサＣｓの値を１０μＦの一定値とし、抵抗Ｒｓの値を変えて正の走査電圧Ｖｒの立ち上がり勾配を変化させた場合の実験結果の例である。正の走査電圧Ｖｒの立ち上がり勾配が１．５Ｖ／ｍＳ（負の走査電圧（−Ｖｒ＋Ｖｍ）の立ち上がり勾配も殆ど同じ。）以上ではトランジスタＱp1、Ｑn2に導通が発生したのに対し、それ以下の緩い勾配では導通は発生しなかった。
【００５６】
以上、説明したように、本実施形態のＥＬ表示装置の駆動回路では、電源投入時の正の走査電圧Ｖｒと負の走査電圧（−Ｖｒ＋Ｖｍ）の立ち上がり勾配を緩くして供給するようにしているため、これらの電圧をスイッチングするＭＯＳトランジスタが電源立ち上げ時に導通することが防止される。また、このような電源投入方法を採用しているために、これらの電圧をスイッチングするＭＯＳトランジスタのＯＮ／ＯＦＦをコンデンサ結合により論理レベルの低い電圧変化で制御することができる。
【図面の簡単な説明】
【００５７】
【図１】走査電極側及びデータ電極側の駆動回路の例である。
【図２】ＥＬ表示装置の駆動回路の全体構成を表わすブロック図である。
【図３】走査電極電圧及びデータ電極電圧のタイミングチャートである。
【図４】正極性及び負極性の走査電圧を発生する電源回路である。
【図５】スイッチング電源制御ＩＣであるＦＡ７７００Ｖの回路図である。
【図６】正極性走査電圧の立ち上がり波形の例である。
【図７】電源投入時の電圧変化率による導通発生の有無の実験結果である。
【図８】ＥＬパネルの断面構造である。
【図９】ＥＬパネル状の電極配置及びＥＬセル配置である。
【図１０】走査電極駆動回路の例である。
【図１１】走査電極駆動回路の具体的回路例である。
【符号の説明】
【００５８】
図面中、１はＥＬパネル、２０は走査電極駆動回路、２１はデータ電極駆動回路、２２は走査側コンポジット回路、２３はアイソレーション回路、２４は制御回路、２５は電源回路、２７はゲート制御回路、３０はスイッチング電源制御ＩＣ、Ｃ１〜Ｃ３はカップリングコンデンサ、ＤＤｊ（ｊ＝１〜ｎ）は個別データ電極駆動回路、ＤＥｊ（ｊ＝１〜ｎ）はデータ電極、ＥＬij（ｉ＝１〜ｍ、ｊ＝１〜ｎ）はＥＬセル、Ｑp1、Ｑp2、ＱajはＰＭＯＳトランジスタ、Ｑn1、Ｑn2、ＱbjはＮＭＯＳトランジスタ、Ｒ１〜Ｒ１１、Ｒｓは抵抗、ＳＤi （ｉ＝１〜ｍ）は個別走査電極駆動回路、ＳＥｉ（ｉ＝１〜ｍ）は走査電極、Ｖｍは変調電圧、Ｖｒは正の走査電圧、−Ｖｒ＋Ｖｍは負の走査電圧を示す。
【図１】
2005115242.tif 000003
【図２】
2005115242.tif 000004
【図３】
2005115242.tif 000005
【図４】
2005115242.tif 000006
【図５】
2005115242.tif 000007
【図６】
2005115242.tif 000008
【図７】
2005115242.tif 000009
【図８】
2005115242.tif 000010
【図９】
2005115242.tif 000011
【図１０】
2005115242.tif 000012
【図１１】
2005115242.tif 000013