(57)【要約】【課題】  簡便な構成で高速化にも対応し得る信号処理装置、適用等化器、データ受信装置及び信号処理方法を提供することを目的とする。【解決手段】  受信した信号をイコライズする信号処理装置において、受信した信号を二値化する二値化手段３０１と、二値化手段３０１で二値化された信号に対して、ディジタル信号処理を行うディジタル信号処理手段３０２と、ディジタル信号処理手段３０２の出力に対して、再二値化する再二値化手段３０３とを有し、ディジタル信号処理手段３０２は、受信信号をイコライズする信号処理装置である。【選択図】  図４
2005269261.tif 000002
【特許請求の範囲】
【請求項１】
受信した信号をイコライズする信号処理装置において、
前記受信した信号を二値化する二値化手段と、
該二値化手段で二値化された信号に対して、ディジタル信号処理を行うディジタル信号処理手段と、
前記ディジタル信号処理手段の出力に対して、再二値化する再二値化手段とを有し、
該ディジタル信号処理手段は、前記受信信号をイコライズすることを特徴とする信号処理装置。
【請求項２】
前記ディジタル信号処理手段は、
前記二値化手段で二値化された信号を、前記受信信号に重畳されたクロックの周波数の２倍を越えた周波数でオーバーサンプルしてオーバーサンプルデータを出力するオーバーサンプル手段と、
該オーバーサンプルデータに対して、イコライズするイコライズ処理手段とを有することを特徴とする請求項１記載の信号処理装置。
【請求項３】
前記ディジタル信号処理手段は、
前記二値化手段で二値化された信号を、前記受信信号に重畳されたクロックの周波数の２倍を越えた周波数でオーバーサンプルしてオーバーサンプルデータを出力するオーバーサンプル手段と、
該オーバーサンプルデータに対して、平均化データを出力するローパスフィルタ手段と、
該ローパスフィルタ手段から出力された平均化データに対して、イコライズするイコライズ処理手段とを有することを特徴とする請求項１記載の信号処理装置。
【請求項４】
前記ローパスフィルタ手段は、
前記オーバーサンプルデータを順次オーバーサンプリング周期分遅延させる複数の遅延素子と、
各遅延素子の出力を加算して多値化された前記平均化データを取得する加算器とを有することを特徴とする請求項３記載の信号処理装置。
【請求項５】
前記イコライズ処理手段は、
前記平均化データを順次オーバーサンプリング周期分遅延させる複数の遅延素子と、
該遅延素子出力にそれぞれ所定の係数を乗じる乗算器と、
該乗算器出力を加算する加算器とを有することを特徴とする請求項４記載の信号処理装置。
【請求項６】
前記オーバーサンプル手段は、
前記受信信号に重畳されたクロック周波数の１／Ｎ（Ｎは、１以上の自然数）の周波数のクロックを所定位相ずつシフトさせて形成されたＭ（Ｍは、Ｍ＞２Ｎである自然数）個の多相クロックを同時に使用して、前記二値化手段で二値化された信号をオーバーサンプルしてＭ個のオーバーサンプルデータを出力することを特徴とする請求項２又は３記載の信号処理装置。
【請求項７】
前記オーバーサンプル手段は、
前記多相クロックのうちの１つのクロックである動作クロックに前記Ｍ個のオーバーサンプルデータを同期させることを特徴とする請求項６記載の信号処理装置。
【請求項８】
前記ローパスフィルタ手段は、
前記オーバーサンプルデータのうち、前記多相クロックの位相差が直近のＫ個（Ｋは、１以上の自然数）分進んでいる多相クロックでサンプルしたオーバーサンプルデータを加算して多値化された平均化データを取得する加算器を有することを特徴とする請求項６記載の信号処理装置。
【請求項９】
前記ローパスフィルタ手段は、
前記オーバーサンプルデータ又は前記オーバーサンプルデータを前記動作クロックの１周期分遅延させたデータのうち、サンプルした多相クロックの位相関係が隣り合うＫ個に対応したデータを加算して多値化された平均化データを取得するＭ個の加算器を有することを特徴とする請求項６記載の信号処理装置。
【請求項１０】
前記イコライズ処理手段は、
前記ローパスフィルタ手段から出力された一の平均化データに係数を乗じる第１の乗算器と、
前記一の平均化データとそれぞれ所定の位相関係にある他のＬ個（Ｌは、１以上の自然数）の平均化データに係数を乗じるＬ個の乗算器と、
前記第１の乗算器の出力と、前記Ｌ個の乗算器の出力とを加算する加算器とを有することを特徴とする請求項８又は９記載の信号処理装置。
【請求項１１】
前記イコライズ処理手段は、
前記ローパスフィルタ手段から出力された一の平均化データに係数を乗じる第１の乗算器と、
前記一の平均化データと所定の位相関係にある他の平均化データに係数を乗じる第２の乗算器と、
前記第１の乗算器の出力と、前記第２の乗算器の出力とを加算する加算器とを有することを特徴とする請求項８又は９記載の信号処理装置。
【請求項１２】
前記平均化データから前記他の平均化データを選択する選択手段を前記第２の乗算器の前段に設けたことを特徴とする請求項１１記載の信号処理装置。
【請求項１３】
請求項１ないし１２いずれか一項に記載の信号処理装置を用いたことを特徴とする適用等化器。
【請求項１４】
請求項１ないし１２いづれか一項に記載の信号処理装置を備えたことを特徴とするデータ受信装置。
【請求項１５】
受信した信号をイコライズする信号処理方法において、
前記受信した信号を二値化する二値化ステップと、
該二値化ステップで二値化された信号に対して、ディジタル信号処理を行うディジタル信号処理ステップと、
前記ディジタル信号処理ステップで処理された出力に対して、再二値化する再二値化ステップとを有し、
該ディジタル信号処理ステップは、前記受信信号をイコライズすることを特徴とする信号処理方法。
【請求項１６】
前記ディジタル信号処理ステップは、
前記二値化ステップで二値化された信号を、前記受信信号に重畳されたクロックの周波数の２倍を越えた周波数でオーバーサンプルしてオーバーサンプルデータを出力するオーバーサンプルステップと、
該オーバーサンプルデータに対して、イコライズするイコライズ処理ステップとを有することを特徴とする請求項１５記載の信号処理方法。
【請求項１７】
前記ディジタル信号処理ステップは、
前記二値化ステップで二値化された信号を、前記受信信号に重畳されたクロックの周波数の２倍を越えた周波数でオーバーサンプルしてオーバーサンプルデータを出力するオーバーサンプルステップと、
該オーバーサンプルデータに対して、平均化データを出力するローパスフィルタステップと、
該ローパスフィルタステップで平均化された出力された平均化データに対して、イコライズするイコライズ処理ステップとを有することを特徴とする請求項１５記載の信号処理方法。
【請求項１８】
前記オーバーサンプルステップは、
前記受信信号に重畳されたクロック周波数の１／Ｎ（Ｎは、１以上の自然数）の周波数のクロックを所定位相ずつシフトさせて形成されたＭ（Ｍは、Ｍ＞２Ｎである自然数）個の多相クロックを同時に使用して、前記二値化ステップで二値化された信号をオーバーサンプルしてＭ個のオーバーサンプルデータを出力することを特徴とする請求項１５記載の信号処理方法。
【請求項１９】
前記オーバーサンプルステップは、
前記多相クロックのうちの１つのクロックである動作クロックに前記Ｍ個のオーバーサンプルデータを同期させることを特徴とする請求項１８記載の信号処理方法。
【請求項２０】
前記ローパスフィルタステップは、
前記オーバーサンプルデータのうち、前記多相クロックの位相差が直近のＫ個（Ｋは、１以上の自然数）分進んでいる多相クロックによりサンプルしたオーバーサンプルデータを加算して多値化された平均化データを取得することを特徴とする請求項１８記載の信号処理方法。
【請求項２１】
前記ローパスフィルタステップは、
前記オーバーサンプルデータ又は前記オーバーサンプルデータを前記動作クロックの１周期分遅延させたデータのうち、サンプルした多相クロックの位相関係が隣り合うＫ個に対応したデータを加算して多値化された平均化データを取得することを特徴とする請求項１８記載の信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理装置、適用等化器、データ受信装置及び信号処理方法に関する。
【背景技術】
【０００２】
近年、機器間、ボード間、チップ間での大容量・高速データ伝送の要求に伴い、ＵＳＢ（Universal  Serial  Bus）、Serial  ＡＴＡ（AT  Attachment）、ＩＥＥＥ（Institute  of  Electrical  and  Electronics  Engineers）１３９４、１G/１０G イーサネット（登録商標）、インフィニバンド、RapidIO、ファイバ・チャネル、ＰＣＩ（Peripheral  Component  Interconnect）Expressといった様々な高速インタフェース規格が提唱され、そして実用化に供されている。また、今後さらなる高帯域化の要求も著しい。
【０００３】
これらインタフェース規格の多くがシリアル転送方式を採用しており、予め定められた周波数を基にデータが伝送される。伝送データにはこの周波数のクロック信号が重畳され（エンベデッドクロック）、データ受信部では、受信データよりこのクロックを抽出し、この抽出したクロック信号により受信データを復元している。これらの動作を行う回路をクロックデータリカバリ回路（CDR：Clock Data Recovery）と呼ぶ。
【０００４】
一般に、CDR回路として、PLL（Phase Locked Loop）回路が用いられる。シリアル・データ入力の受信回路は、例えば、図１のようになっている。シリアル・データを位相差検出回路１５１に印加することにより、このシリアル・データの状態変化点（例えば、立ち上がり時点）とＶＣＯ（Voltage  Controlled  Oscillator）１５３の出力信号の所定の時点（例えば、ゼロクロス時点）との位相差を、位相差検出回路１５１が検出する。この位相差検出回路１５１で検出された両信号の位相差信号は、低域通過フィルタ１５２に供給されて、位相差に関係のない信号が除去される。その結果、低域通過フィルタ１５２からは、入力されたシリアル・データとＶＣＯ１５３との位相差信号が出力される。この域通過フィルタ１５２の出力信号は、両信号の位相差が無くなるように、ＶＣＯ１５３の発振周波数（位相）を制御する。その結果、シリアル・データの状態変化点にＶＣＯ１５３がロックされるので、ＶＣＯ１５３からは、シリアル・データに重畳されたクロックを再生することができる。この再生クロックを用いて、データＦＦ１５４は、データを再生する。
【０００５】
一般に、受信されるシリアル・データは、ケーブルやマイクロストリップラインなどの伝送線路上を伝播し伝送され、受信端では様々な要因によりジッタと呼ばれるデータ遷移時刻の変動が生じる。このジッタが増大するとデータ復元の安定性が低下し、正確なデータが復元できなくなる。そして転送レートが高速化するにつれジッタ低減の要求も厳しくなっている。
【０００６】
このジッタは大別すると、ランダムに生じるランダムジッタRjと、データパターンなどに依存して規則的に変動するデターミニスティックジッタDjとに分けられトータルのジッタTjはこれらを加算したものになる。望ましくは全てのジッタ成分を低減することであるが、影響度の高いジッタ成分を低減するだけでも安定したデータ復元には効果がある。
さて、Djの１つに符号間干渉（ISI：Inter Symbol Interference）がある。これは隣接するデータビットが干渉して生じるもので、伝送線路の周波数特性などが影響する。例えば、伝送線路の周波数特性がデータの信号帯域で低域通過特性を持っていたとすると、図２に示すように、送信端から図２（ａ）に示されている同じパルス幅t１のデータを、ツイストケーブルを用いて送信したとしても、受信端では前後隣接するデータパターンによりパルス幅が変動してしまいジッタが生じる。図２(b-１)は、受信端でのアナログ波形であり、破線は差動信号の他方の信号である。また、図２(b-２)は、図２(b-１)の差動信号の二値化信号である。ここで、受信端で再生した図２(b-１)の二値化信号と、図２（ａ）の送信端で送信された信号とを比較すれば、受信端で誤った信号を再生していることが理解できる。
高速伝送になると伝送線路の周波数特性をデータの高周波帯まで平坦にすることは困難になるため、この符号間干渉の影響は不可避となり、このジッタ成分を低減することが重要となる。
【０００７】
従来では、この符号間干渉を低減させるため、受信した信号の高周波帯域に低下した分の利得を加えるイコライザ（波形等化ともいう）フィルタを用いる場合がある。このイコライザフィルタはアナログフィルタで構成したり、ディジタルフィルタで構成している(特許文献１、特許文献２参照)。
【０００８】
図３はディジタルフィルタで構成した従来例である。図３において、前置フィルタ２０１は受信した受信アナログ信号（この受信アナログ信号は、図１９（ａ）に示されているように、伝送線路で高域が減衰された信号である。）を入力し、次段のＡ／Ｄ変換器２０２でのサンプリング周波数をfsとすると、入力信号中の周波数１／２fs以上の不要周波数成分を除去し、Ａ／Ｄ変換器２０２へ供給する。Ａ／Ｄ変換器２０２は、高周波成分を除去した入力受信信号を所定のサンプリング周波数fsでＡ／Ｄ変換し、ディジタル信号処理部２０３へ供給する。ディジタル信号処理部２０３は、Ａ／Ｄ変換によりディジタル化された受信信号を所望の周波数特性を持ったディジタルフィルタ（ここでは、図１９（ｂ）に示されているように、伝送線路で低下した高周波成分のブーストを行う特性を有するディジタルフィルタ）により信号処理を行い出力する。このようにして所望の周波数特性となった受信信号を取り出している。図１９（ｃ）に、イコライズ処理した後の周波数特性を示す。
【特許文献１】特開昭６０−２８７５４６号
【特許文献２】特開２０００−２２５５０号
【特許文献２】特開平１０−２８３７２９号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、今般の高速化の要求によりデータ転送レートが向上すると、例えばＧbpsオーダーを超えるデータ転送レートになると、この帯域でのアナログフィルタを実現することは非常に困難であり、チップサイズの増大や消費電力の増大を招くという問題がある。また、デジタルフィルタを実現するにも、Ｇbpsオーダーの高速なＡ／Ｄ変換器が必要となり（例えば２．５Ｇbpsの転送レートの場合、データ信号の最高周波数は１.２５GHzであり、最低でもナイキスト周波数の２．５GHz以上のサンプルレートが必要になり、オーバーサンプルを行おうとするとさらに数倍ものサンプリング周波数となる）、これも実現することは非常に困難であり、チップサイズの増大や消費電力の増大を招くという問題がある。
【００１０】
本発明はかかる問題を鑑みてなされたものであり、簡便な構成で高速化にも対応し得る信号処理装置、適用等化器、データ受信装置及び信号処理方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
請求項１に記載された発明は、受信した信号をイコライズする信号処理装置において、前記受信した信号を二値化する二値化手段と、該二値化手段で二値化された信号に対して、ディジタル信号処理を行うディジタル信号処理手段と、前記ディジタル信号処理手段の出力に対して、再二値化する再二値化手段とを有し、該ディジタル信号処理手段は、前記受信信号をイコライズすることを特徴とする。
【００１２】
請求項２に記載された発明は、請求項１記載の信号処理装置において、前記ディジタル信号処理手段は、前記二値化手段で二値化された信号を、前記受信信号に重畳されたクロックの周波数の２倍を越えた周波数でオーバーサンプルしてオーバーサンプルデータを出力するオーバーサンプル手段と、該オーバーサンプルデータに対して、イコライズするイコライズ処理手段とを有することを特徴とする。
【００１３】
請求項３に記載された発明は、請求項１記載の信号処理装置において、前記ディジタル信号処理手段は、前記二値化手段で二値化された信号を、前記受信信号に重畳されたクロックの周波数の２倍を越えた周波数でオーバーサンプルしてオーバーサンプルデータを出力するオーバーサンプル手段と、該オーバーサンプルデータに対して、平均化データを出力するローパスフィルタ手段と、該ローパスフィルタ手段から出力された平均化データに対して、イコライズするイコライズ処理手段とを有することを特徴とする。
【００１４】
請求項４に記載された発明は、請求項３記載の信号処理装置において、前記ローパスフィルタ手段は、前記オーバーサンプルデータを順次オーバーサンプリング周期分遅延させる複数の遅延素子と、各遅延素子の出力を加算して多値化された前記平均化データを取得する加算器とを有することを特徴とする。
【００１５】
請求項５に記載された発明は、請求項４記載の信号処理装置において、前記イコライズ処理手段は、前記平均化データを順次オーバーサンプリング周期分遅延させる複数の遅延素子と、該遅延素子出力にそれぞれ所定の係数を乗じる乗算器と、該乗算器出力を加算する加算器とを有することを特徴とする。
【００１６】
請求項６に記載された発明は、請求項２又は３記載の信号処理装置において、前記オーバーサンプル手段は、前記受信信号に重畳されたクロック周波数の１／Ｎ（Ｎは、１以上の自然数）の周波数のクロックを所定位相ずつシフトさせて形成されたＭ（Ｍは、Ｍ＞２Ｎである自然数）個の多相クロックを同時に使用して、前記二値化手段で二値化された信号をオーバーサンプルしてＭ個のオーバーサンプルデータを出力することを特徴とする。
【００１７】
請求項７に記載された発明は、請求項６記載の信号処理装置において、前記オーバーサンプル手段は、前記多相クロックのうちの１つのクロックである動作クロックに前記Ｍ個のオーバーサンプルデータを同期させることを特徴とする。
【００１８】
請求項８に記載された発明は、請求項６記載の信号処理装置において、前記ローパスフィルタ手段は、前記オーバーサンプルデータのうち、前記多相クロックの位相差が直近のＫ個（Ｋは、１以上の自然数）分進んでいる多相クロックでサンプルしたオーバーサンプルデータを加算して多値化された平均化データを取得する加算器を有することを特徴とする。
【００１９】
請求項９に記載された発明は、請求項６記載の信号処理装置において、前記ローパスフィルタ手段は、前記オーバーサンプルデータ又は前記オーバーサンプルデータを前記動作クロックの１周期分遅延させたデータのうち、サンプルした多相クロックの位相関係が隣り合うＫ個に対応したデータを加算して多値化された平均化データを取得するＭ個の加算器を有することを特徴とする。
【００２０】
請求項１０に記載された発明は、請求項８又は９記載の信号処理装置において、前記イコライズ処理手段は、前記ローパスフィルタ手段から出力された一の平均化データに係数を乗じる第１の乗算器と、前記一の平均化データとそれぞれ所定の位相関係にある他のＬ個（Ｌは、１以上の自然数）の平均化データに係数を乗じるＬ個の乗算器と、前記第１の乗算器の出力と、前記Ｌ個の乗算器の出力とを加算する加算器とを有することを特徴とする。
【００２１】
請求項１１に記載された発明は、請求項８又は９記載の信号処理装置において、前記イコライズ処理手段は、前記ローパスフィルタ手段から出力された一の平均化データに係数を乗じる第１の乗算器と、前記一の平均化データと所定の位相関係にある他の平均化データに係数を乗じる第２の乗算器と、前記第１の乗算器の出力と、前記第２の乗算器の出力とを加算する加算器とを有することを特徴とする。
【００２２】
請求項１２に記載された発明は、請求項１１記載の信号処理装置において、前記平均化データから前記他の平均化データを選択する選択手段を前記第２の乗算器の前段に設けたことを特徴とする。
【００２３】
請求項１３に記載された発明は、請求項１ないし１２いずれか一項に記載の信号処理装置を用いたことを特徴とする適用等化器である。
【００２４】
請求項１４に記載された発明は、請求項１ないし１２いづれか一項に記載の信号処理装置を備えたことを特徴とするデータ受信装置である。
【００２５】
請求項１５に記載された発明は、受信した信号をイコライズする信号処理方法において、前記受信した信号を二値化する二値化ステップと、該二値化ステップで二値化された信号に対して、ディジタル信号処理を行うディジタル信号処理ステップと、前記ディジタル信号処理ステップで処理された出力に対して、再二値化する再二値化ステップとを有し、該ディジタル信号処理ステップは、前記受信信号をイコライズすることを特徴とする。
【００２６】
請求項１６に記載された発明は、請求項１５記載の信号処理方法において、前記ディジタル信号処理ステップは、前記二値化ステップで二値化された信号を、前記受信信号に重畳されたクロックの周波数の２倍を越えた周波数でオーバーサンプルしてオーバーサンプルデータを出力するオーバーサンプルステップと、該オーバーサンプルデータに対して、イコライズするイコライズ処理ステップとを有することを特徴とする。
【００２７】
請求項１７に記載された発明は、請求項１５記載の信号処理方法において、前記ディジタル信号処理ステップは、前記二値化ステップで二値化された信号を、前記受信信号に重畳されたクロックの周波数の２倍を越えた周波数でオーバーサンプルしてオーバーサンプルデータを出力するオーバーサンプルステップと、該オーバーサンプルデータに対して、平均化データを出力するローパスフィルタステップと、該ローパスフィルタステップで平均化された出力された平均化データに対して、イコライズするイコライズ処理ステップとを有することを特徴とする。
【００２８】
請求項１８に記載された発明は、請求項１６記載の信号処理方法において、前記オーバーサンプルステップは、前記受信信号に重畳されたクロック周波数の１／Ｎ（Ｎは、１以上の自然数）の周波数のクロックを所定位相ずつシフトさせて形成されたＭ（Ｍは、Ｍ＞２Ｎである自然数）個の多相クロックを同時に使用して、前記二値化ステップで二値化された信号をオーバーサンプルしてＭ個のオーバーサンプルデータを出力することを特徴とする。
【００２９】
請求項１９に記載された発明は、請求項１８記載の信号処理方法において、前記オーバーサンプルステップは、前記多相クロックのうちの１つのクロックである動作クロックに前記Ｍ個のオーバーサンプルデータを同期させることを特徴とする。
【００３０】
請求項２０に記載された発明は、請求項１８記載の信号処理方法において、前記ローパスフィルタステップは、前記オーバーサンプルデータのうち、前記多相クロックの位相差が直近のＫ個（Ｋは、１以上の自然数）分進んでいる多相クロックによりサンプルしたオーバーサンプルデータを加算して多値化された平均化データを取得することを特徴とする。
【００３１】
請求項２１に記載された発明は、請求項１８記載の信号処理方法において、前記ローパスフィルタステップは、前記オーバーサンプルデータ又は前記オーバーサンプルデータを前記動作クロックの１周期分遅延させたデータのうち、サンプルした多相クロックの位相関係が隣り合うＫ個に対応したデータを加算して多値化された平均化データを取得することを特徴とする。
【発明の効果】
【００３２】
本発明によれば、簡便な構成で高速化にも対応し得る信号処理装置、適用等化器、データ受信装置及び信号処理方法を提供することができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施形態を図面に基づき説明する。
【００３４】
まず、本発明の概要を説明する。図４は、本発明の信号処理装置の例である。図４の信号処理装置は、二値化手段３０１、ディジタル信号処理手段３０２及び再二値化手段３０３から構成されている。
【００３５】
二値化手段３０１は、受信した信号を二値化するものであり、ここでは、伝送路等によって歪んだ受信した波形を二値化するので、送信された信号とは異なる信号(誤った信号)が得られる。ディジタル信号処理手段３０２は、二値化された受信信号に対して、ディジタル信号処理を行い、伝送路等によって歪んだ受信信号を等化する機能を有する。再二値化手段３０３は、ディジタル信号処理手段３０２によって、等化された信号を再二値化する。これにより、伝送路等による歪みを低減することができる。
【００３６】
図５は、本発明の信号処理方法である。図５の信号処理方法は、図４の信号処理装置の構成要素に対応しており、二値化ステップＳ１００、ディジタル信号処理ステップＳ１０１及び再二値化ステップＳ１０２から構成されている。
【００３７】
このように本発明では、二値化された受信信号に対して等化処理を行うので、受信したアナログ波形に対して等化処理を行うのに対して、簡便な構成で高速に、等化処理を行うことができる。
【００３８】
また、図４の信号処理装置におけるディジタル信号処理手段は、図６又は図７の様に構成することができる。
【００３９】
図７のディジタル信号処理手段は、オーバーサンプル手段５０１、ローパスフィルタ手段５０２及びイコライズ処理手段５０３から構成されている。なお、図６のディジタル信号処理手段は、オーバーサンプル手段４０１及びイコライズ処理手段４０２から構成され、ローパスフィルタ手段を省いた構成である。
【００４０】
オーバーサンプル手段４０１、５０１は、二値化手段で二値化された信号を、受信信号に重畳されたクロックの周波数の２倍を越えた周波数でオーバーサンプルしてオーバーサンプルデータを出力する。ローパスフィルタ手段５０２は、オーバーサンプルデータに対して、移動平均化処理（単なる算術平均でもよい。また、移動平均、算術平均に対応したものでもよい。）を行い平均化データを出力する。イコライズ処理手段４０２、５０３は、例えば、平均化データを順次オーバーサンプリング周期分遅延させる複数の遅延素子と、該遅延素子出力にそれぞれ所定の係数を乗じる乗算器と、該乗算器出力を加算する加算器とで構成され、等化する機能を有する。
【００４１】
図８は、本発明のディジタル信号処理手段による信号処理方法である。図８の信号処理方法は、図７の信号処理手段の構成要素に対応しており、オーバーサンプルステップＳ２００、ローパスフィルタステップＳ２０１及びイコライズ処理ステップＳ２０２から構成されている。
(全体構成図)
次に、本発明の波形等化器が適用されるシリアル転送部の物理層（Physical Layer）の全体構成例と概略動作について説明する。図９はシリアル転送部の物理層部１００の全体構成図である。物理層部１００はデータの送信を行う送信部１０１と受信を行う受信部１０２からなる。これら送信部と受信部の一組をポートと呼ぶ。このシリアル転送はポイント・ツー・ポイント（point-to-point）で行われ、ポートが１対１で対応している。対向したポートには同等の機能をもつ受信部１２１と送信部１２２を備える物理層部１２０が接続されている。また、接続は全二重回線、つまり、送信と受信は別の伝送線路（それぞれ１０６、１０７）を用いて行われる。
【００４２】
送信部１０１は、上位層（図示せず）から供給される送信データDtxを所定の変換規則に従って符号化を行うエンコーダ部ENC１０３と、エンコードされたデータをシリアル変換するシリアライザSER１０４と、シリアル変換したデータを伝送線路１０６上に送信する送信出力部Tx１０５とからなる。伝送線路１０６上の伝送は差動信号で行う。また、エンコーダ部ENC１０３で８B/１０B変換が行われる。これは８ビットの並列データから１０ビットの直列データ（以下適宜シンボルと呼ぶ）に変換するものであり、８ビットデータに２ビットの冗長ビットを付加するものである。Serial  ＡＴＡ、ファイバ・チャネル等で利用されているものである。この８B/１０B変換は公知の技術であるので詳細説明は省略する。また、物理層部１００はPLL部１１３を備え、供給される基準クロックRefCLK１を基に、データ転送のため規格に定められた周波数の転送クロックBCLKと内部動作のため転送クロックBCLKを１０分周した（本実施例の８B/１０B変換の場合）クロックPCLKを生成する。例えば、データ転送が２.５Gbpsで行われる場合は転送クロックBCLKは２.５GHzとし、クロックPCLKは２５０MHzのクロックである。そして、エンコーダ部１０３にはクロックPCLKを、シリアライザSER１０４にはクロックPCLK、BCLKを供給し各部を動作させる。また、上位層とのデータの受け渡しもクロックPCLKに同期して行われる。
【００４３】
一方、受信部１０２は、伝送線路１０７上を伝送されてきた差動信号を二値化する受信入力部Rx１０８と、受信信号をディジタル処理しジッタを低減する波形等化部DEQ１１５と、波形等化部出力信号からデータを復元するクロックデータリカバリ部CDR１０９と、復元したデータを１０ビットのシンボルデータにパラレル変換するデシリアライザDES１１０と、送信側と受信側のクロックの周波数差を吸収するエラスティックバッファEB１１１と、１０ビットシンボルを８ビットデータに変換する１０B/８B変換を行うデコーダ部DEC１１２とからなる。対向する送信部１２２はPLL１２３において基準クロックRefCLK２を基に生成されるクロックに同期して送信される。一方、受信部１０２では最終的にはPLL１１３において基準クロックRefCLK１を基に生成されるクロックに同期して上位層へデータを出力しなければならないため、この基準クロックの周波数差を吸収するする必要がある。これを行うのがエラスティックバッファEB１１１である。なお、エラスティックバッファEB１１１はデコーダ部の後段に設けてもよい。また、この周波数差の許容値はインタフェース規格毎に定められている。
【００４４】
本発明の波形等化器(受信した信号をイコライズする信号処理装置)は、上記波形等化部DEQ１１５に適用されるものである。よって、他の構成・機能を以下に説明する本発明の要旨から大きく逸脱しない範囲で変更することが可能である。
（第１の実施の形態）
以下に、本発明の波形等化器の詳細な実施形態を図面に基づき説明する。図１０は本発明の第一の実施形態を示す波形等化回路の構成図である。
【００４５】
図１０において、オーバーサンプル部１は、受信入力部Rx１０８で二値化された受信信号RxDを転送クロック周波数ｆの所定倍の周波数fs（本実施形態では６倍とする）のクロックでオーバーサンプリングし、オーバーサンプルデータOVSDを供給する。ローパスフィルタ２はオーバーサンプルデータOVSDの直近の３サンプル分のデータを加算して移動平均を取り、平均化データAvgDに変換するもので、低域通過フィルタによる不要な高周波ノイズ低減の機能を果たす。また、平均化データAvgDを０〜３の値として多値化する（なお、本実施の形態におけるイコライザ処理は、多値化した信号によって行うので、このような多値化処理を行う）。イコライザフィルタ３は、多値化された平均化データAvgDから高周波成分をブーストしたイコライズデータEQDを生成する。特定の高周波成分をブーストすることにより符号間干渉を取り除き、デターミニスティクジッタDjの低減を図っている。比較器CMP４はイコライズデータEQDと所定の閾値thres（ここでは２）との大小を比較し、二値化したデータDataを出力する。
【００４６】
図１１は、図１０の波形等化回路の各主要信号の信号波形例である。(a)は周波数ｆの転送クロックであり、(b)は転送クロック(a)に同期して送信される送信データの一例である。(c)は受信した差動信号であり、受信入力部Rx１０８の入力である。ここでは簡単のため伝送線路は一次遅れ系の特性を持つものとして図のように波形がなまっているとし、これによりDjが発生している。RxD(d)（実線）は受信した信号を二値化した受信データであり、OVSD(e)（黒丸）は受信データRxDを周波数がfsのオーバーサンプルクロックでサンプルしたオーバーサンプルデータである。伝送線路の特性により符号間干渉を受けるため二値化した受信データRxD(d)はDjが発生している。ｘ印はDjが発生しない場合本来ならサンプルされる点（つまり、転送クロック(a)の中央の点）である。(f)はオーバーサンプルデータOVSDを移動平均した平均化データAvgDである。(g)は平均化データAvgDをイコライザフィルタで処理したイコライズデータEQDである。ここでは、説明のためイコライザフィルタでの遅延に相当する６サンプル分左にシフトして表示している。(h)はイコライズデータEQDを閾値thres（=２）で比較したデータDataであり、信号処理前の受信データRxD（又は、オーバーサンプルデータOVSD）に比べDjが改善されていることがわかる。
【００４７】
次に、各部詳細構成及び動作について説明する。ローパスフィルタ２はオーバーサンプルデータOVSDを順次１サンプルずつ（１/fs）遅延させる遅延素子５a、５bと、各遅延素子出力に所定の係数（ここでは１）を乗じる乗算器６a、６b、６cと、乗算器６a、６b、６cの各出力を加算する加算器７とから構成される。すなわち、直近の３サンプル分のデータを加算して移動平均している。乗算器６a、６b、６cの係数は１なので省略してもよい。
【００４８】
イコライザフィルタ３は、平均化データAvgDを順次１サンプルずつ（１/fs）遅延させる遅延素子８(１)〜８(１２)と、平均化データAvgDに係数k１を乗じる乗算器９aと、遅延素子８(６)出力に係数k２を乗じる乗算器９bと、遅延素子８(１２)出力に係数k３を乗じる乗算器９cと、乗算器９a〜cの各出力を加算する加算器１０とから構成される。すなわち単位遅延が６サンプル分（つまり、転送クロック周期）のいわゆるトランスバーサルフィルタを構成しており、係数k１〜k３を適宜設定することにより所望のフィルタ特性が得られる。図１１の波形例では、k１=-１、k２=３、k３=-１とした場合であり、入力信号の高域がブーストして伝送線路で低下した高域のゲインを補償し符号間干渉を低減している。上記係数を選択した場合次の比較器４での閾値thresは２となる。
【００４９】
このローパスフィルタ２及びイコライザフィルタ３の構成はFIRフィルタ構成の一例であり、所望のフィルタ特性により適宜構成や係数を変更すればよい。また、イコライザフィルタ３は遅延素子８(１)〜８(５)及び８(７)〜８(１１)の出力に乗じる係数が０である１２次のFIRフィルタと見ることもできる。そして、この乗算器の係数を変更する係数変更部を設け（図示せず）、伝送線路特性に応じて係数を変更するようにしてもよい。このようにすれば伝送線路特性に応じたイコライズ補正ができるので、より効果的にＤｊを低減できる。
【００５０】
なお、イコライザフィルタ３を、１３次のFIRフィルタと見た場合、そのインパルス応答ｈ(ｔ)は、
【００５１】
【数１】
2005269261.tif 000003
なお、Ｔ＝１／ｆｓである。
【００５２】
したがって、式（１）において、ｈｊを変更することにより、任意の特性を得ることができる。
【００５３】
ちなみに、図１０のインパルス応答ｙ(ｔ)は、
ｙ(ｔ)＝ｋ１＋ｋ２AvgD（ｔ−６Ｔ）＋ｋ３AvgD（ｔ−１２Ｔ）      ・・・(２)
である。
【００５４】
但し、ｋ１＝ｈ０、ｋ２＝ｈ６、ｋ３＝ｈ１２
このようにすれば、二値化した受信信号をオーバーサンプリングしてディジタルフィルタにより処理しているので、簡便な構成で実現でき、伝送線路の特性などにより生じる符号間干渉などのデターミニスティクジッタを軽減でき、受信データを安定して復元できるようになる。また、実現が困難な高速なアナログフィルタあるいは、高速サンプル可能なA/D変換器及びその前置フィルタを必要としないため、チップサイズや消費電流の増大やコストアップを招くことなく高速化を図ることができる。
（第２の実施の形態）
次に、図１２に本発明の第２の実施形態である波形等化回路の構成図を示し、以下図面に基づき説明する。本実施形態は第１の実施形態よりさらに高速化に好適な形態である。
図１２において、オーバーサンプリング部１１は多相クロック生成部１２から供給される多相クロックCK０〜CK１１によりそれぞれ受信データRxDを取り込み、オーバーサンプルデータOVSDを出力する。ディジタル信号処理部１３はオーバーサンプルデータOVSDに所定の信号処理を施し、伝送線路の特性などにより生じる符号間干渉などのDjを低減したデータDataを出力する。このディジタル信号処理部１３は、オーバーサンプルデータOVSDの移動平均を取り平均化データAvgDを出力するローパスフィルタLPF１６と、平均化データAvgDの高周波成分をブーストし符号間干渉を低減したイコライズデータEQDを出力するイコライザフィルタ１７と、イコライズデータEQDを所定の閾値と比較し二値化したデータDataを出力する二値化部１８とから構成され、この信号処理は第１の実施形態（図１０）のローパスフィルタ２、イコライザフィルタ３及び比較器CMP４と同様の機能を果たす。なお、このブロックは多相クロックの内の１つのクロック（図１２ではCK０として例示している）で動作する。詳細構成及び動作説明は後述する。
【００５５】
多相クロック生成部１２は基準となるクロックRCLKに基づき互いにほぼ等間隔の位相差の多相クロックを生成する。この基準となるクロックはCDR１０９で復元したクロックや、転送レートに応じて予め決められた周波数のクロックを用いる。この実施の形態では転送クロック周波数の約１/２の周波数で、規格により予め定められている転送クロック周期をUIとするとUI/６ずつ位相差を持つ多相クロックCK０〜１１を生成するものとする。この多相クロックの位相差（UI/６）が上述の例のオーバーサンプル周期（１/fs）に相当する。例えば転送レートが２.５Gbpsの場合（UI=４００ps）、８００ps周期（１.２５GHz）で６６.７psずつ位相差を持つ１２本のクロックを生成する。このように転送クロック周波数より低い周波数の多相クロックを生成することにより、各部動作周波数及び多相クロック生成部の発振周波数を低下することができるので実現が容易となる。
【００５６】
次に、各部詳細構成及び動作について説明する。オーバーサンプリング部１１は、受信データRxDをデータ端子に共通入力し、多相クロックCK０〜CK１１の各クロックをそれぞれクロック端子に入力して、各クロックの立ち上がりで受信データを取り込む１２個のフリップフロップ（FF０〜FF１１）１４と、フリップフロップ１４の各出力Q０〜Q１１を多相クロックの内の１つのクロック（ここではCK０とする）に同期させて出力する並列化部１５とからなる。
【００５７】
図１４は、オーバーサンプリング部の各主要信号の信号波形図の一例である。RxD(a)には受信データRxDの一波形例を示す。多相クロックCK０〜CK１１（(c-０)〜(c-１１)）は２UIの周期でそれぞれ等位相間隔のクロックである。（b）転送クロックは実際にはこのブロック内では存在しないが説明のため記載した。RxD（a）の黒点は各多相クロックによるサンプリング点であり、この多相クロックにより取り込まれた各FF出力Q０〜Q１１は（d-０）〜（d-１１）のように変化する。また、並列化部１５でクロックCK０で同期する際、Q１１やQ１０はセットアップ時間が不足で正常に取り込めないことがあるので、一旦、クロックCK０でQ０〜Q５を取り込み（出力をQQ０〜QQ５とする（e-０））、クロックCK６でQ６〜Q１１を取り込み（出力をQQ６〜QQ１１とする(e-６)）、次にクロックCK０でQQ０〜QQ１１を取り込んで並列同期化し、オーバーサンプルデータOVSD[０:１１]を出力する。図１４では、左側がLSBで時間的に最初のサンプル点となる。なお、並列化部１５において各データが安定して取り込めるようさらに段数を増やしてもよい。
【００５８】
図１３は、ディジタル信号処理部１３のより詳細な構成例である。ローパスフィルタ１６は、オーバーサンプルデータOVSDの各ビットとその１つ及び２つ下位側のビットの計３ビット（すなわち、直近の３サンプル分のビット）を加算する１２個の加算部２４(０)〜２４(１１)を持つ。それぞれの加算部は２ビットの平均化データAvgDを出力する。また、フリップフロップ２５a及び２５bにおいてOVSD[１０]及び[１１]を１クロック（CK０）遅延したpD[１０]及びpD[１１]を生成する。このpD[１０]又はpD[１１]はオーバーサンプルデータOVSD[０]に対してそれぞれ２又は１サンプル前のデータとなるので、加算部２４(０)及び２４(１)の入力には図示するように、この遅延したオーバーサンプルデータpD[１０]、pD[１１]を供給することにより、直近の３サンプル分の加算が行える。イコライズフィルタ１７は、１２個の平均化データAvgD[０:１１]に対してそれぞれイコライズ演算を行う１２個のイコライズ演算部２６(０)〜２６(１１)を持ち、また、平均化データAvgD[６:１１]をそれぞれ１クロック（CK０）遅延してpAvgD[６:１１]を出力するフリップフロップ２７を持つ。各イコライズ演算部において、それぞれ入力端Aには平均化データAvgD[０:１１]を、入力端Bには６つ下位側の平均化データ（すなわち、オーバーサンプル６サンプル分なので１転送クロック分前のデータ）を入力して演算し、出力端CよりイコライズデータEQD[０:１１]を得る。なお、イコライズ演算部２６(０)〜２６(５)の入力端Bにはそれぞれ遅延した平均化データpAvgD[６:１１]を入力する。イコライズ演算部２６(０)〜２６(１１)は、それぞれ入力端Aから入力したデータをK１倍（ここでは２倍）する乗算器３１と、入力端Bから入力したデータをK２倍（ここでは-１倍）する乗算器３２と各乗算器出力を加算しイコライズデータEQDを出力する加算器３３とから構成される。上述の例と同様、この乗算器の係数を変更すればフィルタの特性を設定できる。なお、ここでは装置の簡便化のため、図１０からさらに簡便化した構成を例示しているが、所望のフィルタ特性に応じてこのイコライズ演算部の構成は変更可能である。二値化部１８は、それぞれイコライズデータEQD[０:１１]と所定の閾値thresとの大小を比較してその比較結果Data[０:１１]を出力する１２個の比較器CMP２８(０)〜CMP２８(１１)からなる。
【００５９】
図１５は、図１２、１３の各主要信号の信号波形例である。(a)〜(d)は図１１と同様に、(a)は周波数ｆの転送クロックであり、(b)は転送クロック(a)に同期して送信される送信データの一例である。(c)は受信した差動信号であり、受信入力部Rx１０８の入力である。ここでは、簡単のため伝送線路は一次遅れ系の特性を持つものとして図のように波形がなまっているとし、これによりDjが発生している。RxD(d)（実線）は受信した信号を二値化した受信データである。(e)は多相クロックのうちの１つのクロックCK０であり、ディジタル信号処理部１３はこのクロックを基準に動作する。他の多相クロックCK１〜CK１１はクロックCK０から１/(6fs)ずつ位相のずれたクロックであり（図示は省略する）、これら多相クロックでの受信データRxDのサンプル点を黒丸で示す。(f)は受信データを多相クロックでオーバーサンプリングしたオーバーサンプルデータOVSDであり、並列化してクロックCK０(e)に同期させている（ここでは並列化の際の遅延は無視して表した）。なお、左側がLSBで最初に受信した（サンプルした）データである（以下も同様）。(g-１)はローパスフィルタ１６によりオーバーサンプルデータOVSD[０:１１]を移動平均した平均化データAvgD[０:１１]である。それぞれ直近の３ビットを加算したものであるので、０〜３の値を取る。(g-２)は前述の説明と対比し理解を深めるため平均化データAvgD[０:１１]を時系列的に表記した平均化データAvgDsであり、実際にはこの信号は生成しない。(h-１)はイコライズフィルタ１７により平均化データAvgDの各データをイコライズ処理したイコライズデータEQDである。図１３のイコライズ演算部２６の例では、C=２A-Bで、A、Bはそれぞれ０〜３の値を取るので、C（つまりイコライズデータEQD）は-３〜６の値となる。ここでは負の数を表すためそれぞれ８を足したオフセットバイナリ（４ビット）とし、そのHEX表示をしている。(h-２)は(g-２)と同様にイコライズデータEQDを時系列的に表記したイコライズデータEQDsである。(i-１)は二値化部１８によりイコライズデータEQDの各データを閾値thres（=A）で比較し、大ならば１、小ならば０と二値化したデータDataであり、(i-２)は(g-２)と同様に二値化したデータData時系列的に表記したデータDatasである。ディジタル信号処理前の受信データRxD（又はオーバーサンプルデータOVSD）に比べDjが改善されていることがわかる。
【００６０】
以上説明したように、二値化した受信信号RxDを多相クロックによりオーバーサンプリングし、ディジタルフィルタにより処理しているので、簡便な構成で実現でき、伝送線路の特性などにより生じる符号間干渉などのデターミニスティクジッタを軽減でき、受信データを安定して復元できるようになる。さらには多相クロックの周波数は転送クロック周波数より低くすることができ、ディジタル信号処理部もこの多相クロックの１つを基準に動作するよう並列化処理しているので動作周波数も下げることができ、高速化への適用も容易である。
（変形例）
図１６は、イコライズフィルタ１７の別の構成例である。ここではEQD[０]のイコライズ演算部のみを示しており、他は同様にすればよい。図１６のイコライズフィルタは、イコライズ演算部２６(０)の入力端Bへの入力データを選択するイコライズ入力選択部３５を付加している。これはブースト帯域選択信号BSelに従い、pAvgD[５]、pAvgD[６]、pAvgD[７]のうちから１つを選択し入力端Bへ入力する。これは平均データAvgD[０]のそれぞれ７、６、５サンプル前の平均データに当たる。他のイコライズ演算部２６(１)〜(１１)の入力端Bへは同様にして入力端Aに対して７〜５サンプル前の平均データから選択して入力する。ブースト帯域選択信号BSelは共通して用いる。これらを選択することによりブーストする周波数帯域が変更される。イコライズ演算部２６の内部構成は図１３と同様であるので説明は省略する。このような構成とすることにより、伝送線路の周波数特性に応じてイコライザの周波数特性を変更できるようになり、より符号間干渉の軽減ができるようになりDjの低減効果が向上する。
【００６１】
以上説明したように、本実施の形態によれば、二値化した受信信号をオーバーサンプリングしてディジタルフィルタにより処理しているので、簡便な構成で実現でき、伝送線路の特性などにより生じる符号間干渉などのデターミニスティクジッタを軽減でき、受信データを安定して復元できるようになる。また、実現が困難な高速なアナログフィルタあるいは、高速サンプル可能なA/D変換器及びその前置フィルタを必要としないため、チップサイズや消費電流の増大やコストアップを招くことなく高速化を図ることができる。
【００６２】
また、上述した波形等化回路を備えたデータ受信装置を構成することができる。
【００６３】
更に、上述した波形等化回路を用いて適用等化器を構成することができる。図１８にその例を示す。図１８の適用等化器は、二値化手段６０１、オーバーサンプル手段６０２、ローパスフィルタ手段６０３、イコライズ処理手段６０４及び再二値化手段６０５から構成されている。
【００６４】
また、イコライズ処理手段６０４は、タップ付遅延線６０４１、推定制御部６０４２、加算器６０４３、識別判定部６０４４及び係数乗算器ｃ−Ｎ・・・ｃ０・・・ｃＮから構成されている。
【００６５】
推定制御部６０４２は、所定の予め知られたデータ(トレーニングデータ)を受信して、所定の信号が正しく受信できるように、係数乗算器ｃ−Ｎ・・・ｃ０・・・ｃＮの値を調整する。
【図面の簡単な説明】
【００６６】
【図１】ＰＬＬ回路を説明するための図である。
【図２】符号間干渉を説明するための図を説明するための図である。
【図３】ディジタルフィルタで構成した従来例である。
【図４】本発明の信号処理装置の例を説明するための図である。
【図５】本発明の信号処理方法の例を説明するための図である。
【図６】ディジタル信号処理手段(その１)を説明するための図である。
【図７】ディジタル信号処理手段(その２)を説明するための図である。
【図８】ディジタル信号処理方法を説明するための図である。
【図９】本発明の波形等化器が適用されるシリアル転送部の物理層の全体構成例を説明するための図である。
【図１０】第1の実施形態を説明するための図である。
【図１１】図１０における主要信号の信号波形例である。
【図１２】第２の実施形態を説明するための図である。
【図１３】ディジタル信号処理部を説明するための図である。
【図１４】オーバーサンプリング部における各主要信号の信号波形例である。
【図１５】図１２、１３における各主要信号の信号波形例である。
【図１６】イコライズフィルタの別の構成例を説明するための図である。
【図１７】イコライズフィルタの別の構成例を説明するための図である。
【図１８】適応等化器の例を説明するための図である。
【図１９】等化を説明するための図である。
【符号の説明】
【００６７】
１、１１    オーバーサンプル部
２、１６    ローパスフィルタ
３、１７    イコライザフィルタ
４、２８    比較器
５、８    遅延素子
６、９、３１、３２    係数乗算器
７、２４、３３    加算器
１２    多相クロック生成部
１３    ディジタル信号処理部
１４、２５、２７    ＦＦ
１５    並列化部
１８    二値化部
３５    イコライズ入力選択部
１００、１２０    シリアル転送部の物理層部
１０１、１２１    送信部
１０２、１２２    受信部
１０３    エンコーダ部ENC
１０４    シリアライザSER
１０５    送信出力部Tx
１０６、１０７    伝送線路
１０８    受信入力部Rx
１０９    クロックデータリカバリ部CDR
１１０    デシリアライザDES
１１１    エラスティックバッファEB
１１２    デコーダ部DEC
１１３、１２３    ＰＬＬ
３０１、６０１    二値化手段
３０２    ディジタル信号処理手段
３０３    再二値化手段
４０１、６０２    オーバーサンプル手段
４０２、６０４    イコライズ処理手段
６０３    ローパスフィルタ手段
６０５    再二値化手段
【図１】
2005269261.tif 000004
【図２】
2005269261.tif 000005
【図３】
2005269261.tif 000006
【図４】
2005269261.tif 000007
【図５】
2005269261.tif 000008
【図６】
2005269261.tif 000009
【図７】
2005269261.tif 000010
【図８】
2005269261.tif 000011
【図９】
2005269261.tif 000012
【図１０】
2005269261.tif 000013
【図１１】
2005269261.tif 000014
【図１２】
2005269261.tif 000015
【図１３】
2005269261.tif 000016
【図１４】
2005269261.tif 000017
【図１５】
2005269261.tif 000018
【図１６】
2005269261.tif 000019
【図１７】
2005269261.tif 000020
【図１８】
2005269261.tif 000021
【図１９】
2005269261.tif 000022