(57)【要約】【課題】  ワードライン及び読み出しラインの酸化を防止しつつ、ビットラインとワードラインとの間の合成磁場の高い磁気メモリ装置及びその製造方法を提供すること。【解決手段】  ワードライン１２及び読み出しライン５２の上部をＴａからなるキャップ４３で被覆し、ワードライン１２とＴＭＲ素子１０との間には拡散防止膜３２のみを介在させることにより、ワードライン１２とＴＭＲ素子１０との間の距離を小さくできるため、ビットライン１１とワードライン１２との間の合成磁場が高められ、書き込みの動作性が向上すると共に、読み出しライン５２がキャップ４３によって製造過程における酸化が防止されるため、読み出しライン５２に対する読み出し用配線２２の良好なコンタクト特性が得られる。【選択図】          図１
2005056976.tif 000002
【特許請求の範囲】
【請求項１】
磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁性層とが積層されてなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、この磁気メモリ素子からなるメモリ部を有する磁気メモリ装置において、
前記トンネル磁気抵抗効果素子とこれを駆動するワードラインとの間には単一の絶縁  層が存在し、
前記磁気抵抗効果素子と信号読み出しラインとが前記絶縁層に形成された接続孔を通  して接続され、この接続部において前記信号読み出しラインがこの上を被覆する耐酸化  性の導電材を介して前記トンネル磁気抵抗効果素子の信号読み出し配線に接続されてい  る
ことを特徴とする、磁気メモリ装置。
【請求項２】
前記ワードライン上も前記耐酸化性の導電材で被覆されている、請求項１に記載した磁気メモリ装置。
【請求項３】
前記絶縁層が前記ワードライン及び前記信号読み出しラインの構成金属のイオンの拡散防止膜である、請求項１に記載した磁気メモリ装置。
【請求項４】
前記ワードラインが埋め込まれた第２の絶縁層に前記信号読み出しラインが埋め込まれている、請求項１に記載した磁気メモリ装置。
【請求項５】
前記耐酸化性の導電材が前記第２の絶縁層の表面と同一面をなすように形成されている、前記請求項４に記載した磁気メモリ装置。
【請求項６】
前記耐酸化性の導電材が前記第２の絶縁層の表面より上部に形成されている、請求項４に記載した磁気メモリ装置。
【請求項７】
前記メモリ部の周辺回路の下層配線上も前記耐酸化性の導電材で覆われている、請求項１に記載した磁気メモリ装置。
【請求項８】
前記信号読み出しラインが前記耐酸化性の導電材を介して出力側に取り出されている、請求項１に記載した磁気メモリ装置。
【請求項９】
前記ワードライン、前記信号読み出しライン又はその取り出しライン及び前記下層配線のうち、少なくとも前記信号読み出しラインが銅又は銅合金からなっている、請求項１、７又は８に記載した磁気メモリ装置。
【請求項１０】
前記耐酸化性の導電材がタンタル又は窒化タンタルである、請求項１に記載した磁気メモリ装置。
【請求項１１】
前記磁化固定層と前記磁性層との間に絶縁体層又は導電体層が挟持され、前記メモリ素子の上面及び下面に設けられた前記ビットライン及び前記ワードラインにそれぞれ電流を流すことによって誘起される磁界で前記磁性層を所定方向に磁化して情報を書き込み、この書き込み情報を前記トンネルバリア層を介してのトンネル磁気抵抗効果によって読み出すように構成された、請求項１に記載した磁気メモリ装置。
【請求項１２】
磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁性層とが積層されてなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、この磁気メモリ素子からなるメモリ部とを有する磁気メモリ装置の製造方法において、
絶縁層に少なくともワードライン及び信号読み出しラインを形成する工程と、
少なくとも前記信号読み出しライン上を耐酸化性の導電材で被覆する工程と、
前記耐酸化性の導電材上を含む面上に単一の絶縁層を形成し、この単一の絶縁層に接  続孔を形成する工程と、
前記接続孔に前記トンネル磁気抵抗効果素子の信号読み出し配線を形成する工程と
を有する、磁気メモリ装置の製造方法。
【請求項１３】
前記ワードライン上も前記耐酸化性の導電材で被覆する、請求項１２に記載した磁気メモリ装置の製造方法。
【請求項１４】
前記絶縁層を前記ワードライン及び前記信号読み出しラインの構成金属のイオンの拡散防止膜として設ける、請求項１２に記載した磁気メモリ装置の製造方法。
【請求項１５】
前記ワードラインが埋め込まれた第２の絶縁層に凹部を形成し、この凹部を含む面上に前記導電材を被着し、この導電材を部分的に除去することによって、前記信号読み出しラインを埋め込む、請求項１２に記載した磁気メモリ装置の製造方法。
【請求項１６】
前記耐酸化性の導電材が前記第２の絶縁層の表面と同一面をなすように、少なくとも前記ワードライン上を含む前記第２の絶縁層上に前記耐酸化性の導電材を被着し、この導電材を部分的に除去する、請求項１５に記載した磁気メモリ装置の製造方法。
【請求項１７】
少なくとも前記読み出しライン上を含む前記第２の絶縁層上に前記耐酸化性の導電材を被着し、前記読み出しライン上以外の前記導電材を部分的に除去することによって、前記耐酸化性の導電材を前記第２の絶縁層の表面より上部に形成する、請求項１５に記載した磁気メモリ装置の製造方法。
【請求項１８】
前記メモリ部の周辺回路の下層配線上も前記耐酸化性の導電材で覆う、請求項１２に記載した磁気メモリ装置の製造方法。
【請求項１９】
前記信号読み出しラインを前記耐酸化性の導電材を介して出力側に取り出す、請求項１２に記載した磁気メモリ装置の製造方法。
【請求項２０】
前記ワードライン、前記信号読み出しライン又はその取り出しライン及び前記下層配線のうち、少なくとも前記信号読み出しラインに銅又は銅合金を用いる、請求項１２、１８又は１９に記載した磁気メモリ装置の製造方法。
【請求項２１】
前記耐酸化性の導電材としてタンタル又は窒化タンタルを用いる、請求項１２に記載した磁気メモリ装置の製造方法。
【請求項２２】
前記磁化固定層と前記磁性層との間に絶縁体層又は導電体層を挟持させ、前記メモリ素子の上面及び下面に設けられた前記ビットライン及び前記ワードラインにそれぞれ電流を流すことによって誘起される磁界で前記磁性層を所定方向に磁化して情報を書き込み、この書き込み情報を前記トンネルバリア層を介してのトンネル磁気抵抗効果によって読み出すように構成する、請求項１２に記載した磁気メモリ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁性層とが積層されてなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、この磁気メモリ素子からなるメモリ部を有する磁気メモリ装置、特に磁気ランダムアクセスメモリ、いわゆる不揮発性メモリであるＭＲＡＭ（Magnetic Random Access Memory）として構成された磁気メモリ装置、及びその製造方法に関するものである。
【背景技術】
【０００２】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジックなどの素子には、高集積化、高速化、低電力化など、一層の高性能化が要求されている。
【０００３】
特に不揮発性メモリの高密度、大容量化は、可動部分の存在により本質的に小型化が不可能なハードディスクや光ディスクに置き換える技術として、ますます重要になってきている。
【０００４】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferroelectric Random Access Memory）なども挙げられる。
【０００５】
しかしながら、フラッシュメモリは、構造が複雑なために高集積化が困難であり、しかもアクセス時間が１００ｎｓ程度と遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が少ないという問題が指摘されている。
【０００６】
これらの欠点を有さず、高速、大容量（高集積化）、低消費電力の不揮発性メモリとして注目されているのが、例えばWang et al., IEEE Trans. Magn. 33 (1997), 4498に記載されているような、ＭＲＡＭ（Magnetic Random Access Memory）もしくはＭＲ（Magnetoresistance）メモリと称される磁気メモリであり、近年のＴＭＲ(Tunnel Magnetoresistance)材料の特性向上により、注目を集めるようになってきている。
【０００７】
しかも、ＭＲＡＭは、構造が単純であるために高集積化が容易であり、また磁気モーメントの回転により記録を行うために書き換え可能回数が大であり、アクセス時間についても非常に高速であることが予想されている。
【０００８】
このように近年注目されているＭＲＡＭに用いられるＴＭＲ素子は、２つの磁性層の間にトンネル酸化膜を挟む構造で形成されており、２つの磁性層のスピンの方向により、トンネル酸化膜を流れる電流の強度が変化することを利用することで記憶素子として用いられている。
【０００９】
こうしたＭＲＡＭについて更に詳細に説明すると、図１６に例示するように、ＭＲＡＭのメモリセルの記憶素子となるＴＭＲ素子１０は、支持基板９上に設けられた、磁化が比較的容易に回転する記憶層２と磁化固定層４、６とを含む。
【００１０】
磁化固定層は第１の磁化固定層４と第２の磁化固定層６の二つの磁化固定層を持ち、これらの間には、これらの磁性層が反強磁性的に結合するような導体層５が配置されている。記憶層２と磁化固定層４、６には、ニッケル、鉄又はコバルト、或いはこれらの合金からなる強磁性体が用いられ、また導体層５の材料としては、ルテニウム、銅、クロム、金、銀などが使用可能である。第２の磁化固定層６は反強磁性体層７と接しており、これらの層間に働く交換相互作用によって、第２の磁化固定層６は強い一方向の磁気異方性を持つことになる。反強磁性体層７の材料としては、鉄、ニッケル、白金、イリジウム、ロジウムなどのマンガン合金、コバルトやニッケル酸化物などを使用できる。
【００１１】
また、磁性層である記憶層２と第１の磁化固定層４との間には、アルミニウム、マグネシウム、シリコン等の酸化物又は窒化物等からなる絶縁体によるトンネルバリア層３が挟持されており、記憶層２と磁化固定層４との磁気的結合を切るとともに、トンネル電流を流すための役割を担う。これらの磁性層及び導体層は主にスパッタリング法により形成されるが、トンネルバリア層３は、スパッタリングで形成された金属膜を酸化もしくは窒化させることにより得ることができる。トップコート層１は、ＴＭＲ素子１０とこのＴＭＲ素子に接続される配線との相互拡散防止、接触抵抗低減及び記憶層２の酸化防止という役割があり、通常は、Ｃｕ、Ｔａ、ＴｉＮ等の材料を使用できる。下地電極層８は、ＴＭＲ素子と直列に接続されるスイッチング素子との接続に用いられる。この下地層８は反強磁性体層７を兼ねてもよい。
【００１２】
このように構成されたメモリセルにおいては、後述するように、磁気抵抗効果によるトンネル電流変化を検出して情報を読み出すが、その効果は記憶層と磁化固定層との相対磁化方向に依存する。
【００１３】
図１７は、一般的なＭＲＡＭの一部を簡略化して示す拡大斜視図である。ここでは、簡略化のために読み出し回路部分は省略してあるが、例えば９個のメモリセルを含み、相互に交差するビット線１１及び書き込み用ワード線１２を有する。これらの交点には、ＴＭＲ素子１０が配置されていて、ＴＭＲ素子１０への書き込みは、ビット線１１及び書き込み用ワード線１２に電流を流し、これらから発生する磁界の合成磁界によって、ビット線１１と書き込み用ワード線１２との交点にあるＴＭＲ素子１０の記憶層２の磁化方向を磁化固定層に対して平行又は反平行にして書き込みを行う。
【００１４】
図１８は、メモリセルの断面を模式的に示していて、例えばｐ型シリコン半導体基板１３内に形成されたｐ型ウェル領域１４内に形成されたゲート絶縁膜１５、ゲート電極１６、ソース領域１７、ドレイン領域１８よりなるｎ型の読み出し用電界効果型トランジスタ１９が配置され、その上部に、書き込み用ワード線１２、読み出しライン５２、ＴＭＲ素子１０、ビット線１１が配置されている。ソース領域１７には、ソース電極２０を介してセンスライン２１が接続されている。電界効果トランジスタ１９は、読み出しのためのスイッチング素子として機能し、ワード線１２とＴＭＲ素子１０との間から引き出された読み出し用配線２２が読み出しライン５２に接続され、読み出しライン５２が ドレイン電極１２３を介してドレイン領域１８に接続されている。なお、トランジスタ１９は、ｎ型又はｐ型電界効果トランジスタであってよいが、その他、ダイオード、バイポーラトランジスタ、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）等、各種のスイッチング素子が使える。
【００１５】
図１９は、ＭＲＡＭの等価回路図を示すが、例えば６個のメモリセルを含み、相互に交差するビット線１１及び書き込み用ワード線１２を有し、これらの書き込み線の交点には、記憶素子１０と共に、記憶素子１０に接続されて読み出しの際に素子選択を行う電界効果トランジスタ１９及びセンスライン２１を有する。センスライン２１は、センスアンプ２３に接続され、記憶された情報を検出する。なお、図中の２４は双方向の書き込み用ワード線電流駆動回路、２５はビット線電流駆動回路である。
【００１６】
図２０は、ＭＲＡＭの書き込み条件を示すアステロイド曲線であって、印加された磁化容易軸方向磁界ＨEA及び磁化困難軸方向磁界ＨHAによる記憶層磁化方向の反転しきい値を示している。このアステロイド曲線の外部に、相当する合成磁界ベクトルが発生すると、磁界反転を生じるが、アステロイド曲線の内部の合成磁界ベクトルは、その電流双安定状態の一方からセルを反転させることはない。また、電流を流しているワード線及びビット線の交点以外のセルにおいても、ワード線又はビット線単独で発生する磁界が印加されるため、それらの大きさが一方向反転磁界ＨK以上の場合は、交点以外のセルの磁化方向も反転してしまうため、合成磁界が図中の灰色の領域にある場合のみに、選択されたセルを選択書き込みが可能となるようにしておく。
【００１７】
このように、ＭＲＡＭでは、ビット線とワード線の２本の書き込み線を使用することにより、アステロイド磁化反転特性を利用して、指定されたメモリセルだけが磁性スピンの反転により選択的に書き込むことが一般的である。単一記憶領域における合成磁化は、それに印加された磁化容易軸方向磁界ＨEAと磁化困難軸方向磁界ＨHAとのベクトル合成によって決まる。ビット線を流れる書き込み電流は、セルに磁化容易軸方向の磁界ＨEAを印加し、またワード線を流れる電流は、セルに磁化困難軸方向の磁界ＨHAを印加する。
【００１８】
図２１は、ＭＲＡＭの読み出し動作を説明するものである。ここでは、ＴＭＲ素子１０の層構成を概略図示しており、上記した磁化固定層を単一層２６として示し、記憶層２及びトンネルバリア層３以外は図示省略している。
【００１９】
即ち、上記したように、情報の書き込みは、マトリックス状に配線したビット線１１とワード線１２との交点の合成磁場によりセルの磁性スピンを反転させて、その向きを“１”、“０”の情報として記録する。また、読み出しは、磁気抵抗効果を応用したＴＭＲ効果を利用して行なうが、ＴＭＲ効果とは、磁性スピンの向きによって抵抗値が変化する現象であり、磁性スピンが反平行の抵抗の高い状態と、磁性スピンが平行の抵抗の低い状態により、情報の“１”、“０”を検出する。この読み出しは、ワード線１２とビット線１１の間に読み出し電流（トンネル電流）を流し、上記の抵抗の高低に応じた出力を上記した読み出し用電界効果トランジスタ１９を介してセンスライン２１に読み出すことによって行う。
【００２０】
従来構造のＭＲＡＭ及びその形成方法を図２２〜図２５により説明する。
【００２１】
図２５（ｎ）は、図１８における書き込み用ワード線（以下、書き用ワードライン又は単にワードラインと称することがある。）１２及び読み出しライン５２より上部のみを示し、下部を省略した概略図であり、シリコン酸化膜からなる層間絶縁膜２８内のメモリ部に書き込み用ワードライン１２、読み出しライン５２が配され、この上部の層間絶縁膜３３との間に、配線の銅イオンの拡散を防止するためのシリコン窒化膜からなる拡散防止膜３２が介在し、この上の層間絶縁膜３３を開口して読み出し用配線２２が接続され、この配線２２が書き込み用ワードライン１２の上方でＴＭＲ素子１０に接続され、ＴＭＲ素子１０の上部がコンタクトプラグ１１ａによってビット線１１に接続されている。
【００２２】
通常、このＴＭＲ素子１０は、例えばＴａ（タンタル）／ＰｔＭｎ（白金・マンガンの合金）／ＣｏＦｅ（コバルト・鉄の合金）／Ｒｕ（ルテニウム）／ＣｏＦｅ（コバルト・鉄の合金）／Ａｌ2Ｏ3（酸化アルミニウム）／ＣｏＦｅ（コバルト・鉄の合金）−３０Ｂ／Ｔａ（タンタル）の積層構造により形成されている。
【００２３】
図２５（ｎ）においては、上述した図１６と同様な層構造により、例えば、下地層としてのＴａ層８／反強磁性層としてのＰｔＭｎ層７／第２の磁化固定層としてのＣｏＦｅ層６からなる第２ピン層、／反強磁性結合層としてのＲｕ層５／第１の磁化固定層としてのＣｏＦｅ層４からなる第１ピン層（以下、第１、第２ピン層を合わせてピン層４１と称する。）、／トンネルバリア層としてのＡｌ2Ｏ3層３、／記憶層としてのＣｏＦｅ−３０Ｂ層２／トップコート層としてのＴａ層１／からなるフリー層４０の積層構造によってＴＭＲ素子１０が形成されている。
【００２４】
このＴＭＲ素子１０の形成に際しては、まず図２２（ａ）に示すように、不図示の半導体基板上に形成した層間絶縁膜２８に、フォトリソフラフィ技術により配線溝２９（４００ｎｍ以下の深さ、好ましくは４００ｎｍ）を形成する。
【００２５】
次に図２２（ｂ）に示すように、層間絶縁膜２８上の全面に銅めっきの際のバリア膜となるＴａ層３０を５ｎｍ程度の厚みに形成した後に、図２２（ｃ）に示すように、ＣＶＤ（化学的気相成長法）により、銅（以下、Ｃｕと称することがある。）３１を４００ｎｍ厚で全面に形成する。なお、このような接続孔等への配線としてめっきによるＣｕの埋め込みには、このように、例えばＴａ等からバリア膜を設け、このバリア膜をシードメタルとしてダマシン法により、Ｃｕの拡散防止対策が行われる。
【００２６】
次に図２２（ｄ）に示すように、配線溝２９以外のＣｕ３１が除去されるようにＣｕのＣＭＰ（ケミカル、メカニカル、ポリッシング）研磨を行い、更に、配線溝２９部分以外の不要なＴａ３０をＣＭＰを用いて除去することにより、書き込み用ワードライン１２及び読み出しライン５２を形成する。これによりＣｕイオンの拡散を防止できる。
【００２７】
次に図２３（ｅ）に示すように、Ｐ（プラズマ）−ＣＶＤにより、シリコン窒化膜からなる拡散防止膜３２を全面に５０ｎｍ厚に形成し、更に、シリコン酸化膜からなる層間絶縁膜３３を１００ｎｍ厚にて全面に形成する。
【００２８】
次に図２３（ｆ）に示すように、この上にレジスト膜３４を形成し、フォトリソグラフィ技術により、層間絶縁膜３３に読み出しライン５２にコンタクトさせるためのパターン開口３４ａを形成した後、ドライエッチングにより、レジスト膜３４をマスクとして層間絶縁膜３３にコンタクトホール３５を形成し、続いて図２３（ｇ）に示すように、Ｏ2アッシングによりレジスト膜３４を除去する。この場合、読み出しライン５２上に拡散防止膜３２が存在することにより、Ｏ2アッシングにより酸化され易い読み出しライン５２のＣｕが拡散防止膜３２によって酸化防止される。
【００２９】
次に図２３（ｈ）に示すように、層間絶縁膜３３をマスクとして、ドライエッチングにより拡散防止膜３２にコンタクトホール３６を開口する。
【００３０】
次に図２４（ｉ）に示すように、例えばこの上に、読み出し用配線の下地層としてのＴａ層８／ＰｔＭｎ層７／ＣｏＦｅ層６／Ｒｕ層５／ＣｏＦｅ層４（以下、符号８、７、６、５、４を合わせてピン層４１とする。）を積層し、この上にトンネルバリア層としてのＡｌ2Ｏ3層３を積層し、更に記憶層としてのＣｏＦｅ−３０Ｂ層２／トップコート層としてスパッタ法により１００ｎｍ厚のＴａ層１（以下、符号２、１を合せてフリー層４０とする。）を積層してＴＭＲ素子の構成層を形成する。
【００３１】
フリー層は一般に数ｎｍ程度の膜厚であることから、ビットラインとのコンタクトがとりにくいので、コンタクト性を良くするために、固定層上に、３０〜１００ｎｍ程度のＴａ（タンタル）、ＴａＮ（窒化タンタル）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）、Ｗ（タングステン）又はＷＮ（窒化タングステン）等の金属膜が形成される。しかし、Ｔｉ、ＷはＣｌ2（塩素ガス）ガスによるドライエッチング加工が必要である。このためフリー層への塩素ラジカルの影響により磁気特性が劣化することから、Ｆ（フッ素）ラジカルでドライエッチングが可能なＴａやＴａＮが使われることが多い。
【００３２】
次に図２４（ｊ）に示すように、フォトリソグラフィ技術によりレジストマスク３７を形成し、レジストマスク３７をマスクとしてＩＣＰ（誘導結合プラズマ）型ドライエッチングにより、ＴＭＲ素子の層構成を例えば次のエッチング条件で所定の形状に加工する。
【００３３】
即ち、第１ステップは、ＣＨＦ3（トリフルオロメタン）/Ｏ2/Ａｒ＝40/20/60/sccm（Standard cc per Minute），Power（Source/Bias：プラズマ発生用供給電力/基板へのバイアス電力）＝1100W/150W Pressure＝1.3Pa。第２ステップは、CO（一酸化炭素）/ＮＨ3（アンモニア）＝30/70sccm Power（Source/Bias）＝1000/100W Pressure＝0.7Pa。
【００３４】
上記したエッチング条件により、第１ステップで、図２４（ｊ）に示すように最上層のＴａ層１をエッチングし、レジストマスク３７下以外のトップコート層であるＴａ層１を除去する。これにより以降のエッチングにおいてトップコート層１がハードマスクとして機能する。
【００３５】
次に図２４（ｋ）に示すように、トップコート層１をマスクとして第２ステップにより、記憶層２及びトンネルバリア層３をエッチングすることにより、所定形状に加工されたフリー層４０及びトンネルバリア層３と、その下層のピン層４１とからなるＴＭＲ素子１０が形成される。
【００３６】
次に図２５（ｌ）に示すように、フォトリソグラフィ技術によりレジストマスク４４を形成し、余分なピン層４１をエッチングにて除去した後、Ｏ2アッシングにてレジストマスク４４を除去することにより、図２５（ｍ）に示すように、ピン層４１によってＴＭＲ素子１０と読み出しライン５２とを接続する読み出し用配線２２が形成される。
【００３７】
次に図２５（ｎ）に示すように、この上の全面に層間絶縁膜３８を形成し、ＴＭＲ素子１０との接続孔３８ａを形成してビットコンタクトプラグ１１ａを形成後に、ビット線１１を形成することにより、磁気メモリ装置が形成される。
【発明の開示】
【発明が解決しようとする課題】
【００３８】
しかし、上記したように従来構造においては、Ｏ2アッシングによる信号読み出しライン５２のＣｕの酸化を防止するために、拡散防止膜３２上に、拡散防止膜３２をドライエッチングする際にマスク（図２３（ｈ）参照）となる層間絶縁膜３３を形成する必要があるが、層間絶縁膜３３が書き込み用ワードライン１２上に残ってしまい、図２５（ｎ）に示すように、ＴＭＲ素子１０とワードライン１２との間が層間絶縁膜３３の分だけ厚くなる。即ち、ワードライン１２とＴＭＲ素子１０との距離ｄ2が大きくなるので、配線に流す電流を大きくする必要があり、結果として消費電力の増大につながるという問題があった。
【００３９】
そこで本発明の目的は、接続すべき下部配線の酸化を防止しつつ、ビットラインとワードラインとの間に十分な合成磁場が得られる磁気メモリ装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００４０】
即ち、本発明は、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁性層とが積層されてなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、この磁気メモリ素子からなるメモリ部を有する磁気メモリ装置において、
前記トンネル磁気抵抗効果素子とこれを駆動するワードラインとの間には単一の絶縁  層が存在し、
前記磁気抵抗効果素子と信号読み出しラインとが前記絶縁層に形成された接続孔を通  して接続され、この接続部において前記信号読み出しラインがこの上を被覆する耐酸化  性の導電材を介して前記トンネル磁気抵抗効果素子の信号読み出し配線に接続されてい  る
ことを特徴とする、磁気メモリ装置（以下、本発明の磁気メモリ装置と称する。）に係るものである。
【００４１】
また、本発明は、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁性層とが積層されてなるトンネル磁気抵抗効果素子によって磁気メモリ素子が構成され、この磁気メモリ素子からなるメモリ部とを有する磁気メモリ装置の製造方法において、
絶縁層に少なくともワードライン及び信号読み出しラインを形成する工程と、
少なくとも前記信号読み出しライン上を耐酸化性の導電材で被覆する工程と、
前記耐酸化性の導電材上を含む面上に単一の絶縁層を形成し、この単一の絶縁層に接  続孔を形成する工程と、
前記接続孔に前記トンネル磁気抵抗効果素子の信号読み出し配線を形成する工程と
を有する、磁気メモリ装置の製造方法（以下、本発明の製造方法と称する。）に係るものである。
【発明の効果】
【００４２】
本発明の磁気メモリ装置によれば、トンネル磁気抵抗効果素子（ＴＭＲ素子）とワードラインとの間には単一の絶縁層が存在しているので、トンネル磁気抵抗効果素子とワードラインとの間の距離を小さくできるため、書き込み電流が小さくてもビットラインとワードラインとの間に十分な合成磁場を生じさせることができる（或いは、同じ書き込み電流では合成磁場を高めることができる）。
【００４３】
これと共に、磁気抵抗効果素子と信号読み出しラインとが、前記絶縁層を通して接続された接続部において、信号読み出しラインがこの上を被覆した耐酸化性の導電材を介して磁気抵抗効果素子の信号読み出し配線に接続されているので、信号読み出しラインの構成材料の酸化が防止されて読み出しラインの導電性が十分となり、また接続抵抗が小さく、磁気抵抗効果素子と信号読み出しラインとの間の良好なコンタクトが得られる。
【００４４】
また、本発明の製造方法によれば、絶縁層に形成した少なくともワードライン及び信号読み出しライン上を耐酸化性の導電材で被覆し、この導電材上を含む面上に形成した単一の絶縁層に接続孔を形成し、この接続孔にトンネル磁気抵抗効果素子の信号読み出し配線を形成するので、製造過程において、接続孔形成時の酸化処理（Ｏ2アッシング等）によっても、少なくとも信号読み出しラインの構成材料が耐酸化性の導電材によって酸化が防止されるため、読み出しラインの酸化を防ぎ、また接触抵抗の小さい接続構造を形成できる。
【００４５】
しかも、この導電材上には単一の絶縁層を介してトンネル磁気抵抗効果素子が存在することになるため、トンネル磁気抵抗効果素子（ＴＭＲ素子）とワードラインとの間の距離を小さく形成でき、書き込み電流が小さくてもビットラインとワードラインとの間の合成磁場が十分となり（或いは、同じ書き込み電流では合成磁場を高めることができる。）、トンネル磁気抵抗効果の高い磁気メモリ装置の再現性の良いその製造方法を提供できる。
【発明を実施するための最良の形態】
【００４６】
本発明の磁気メモリ装置及び製造方法においては、前記ワードライン上も前記耐酸化性の導電材で被覆することが、銅イオンの拡散防止効果が高められる点で望ましい。
【００４７】
更に、前記絶縁層を前記ワードライン及び前記信号読み出しラインの構成金属のイオンの拡散防止膜として設けることが望ましい。
【００４８】
この場合、前記ワードラインが埋め込まれた第２の絶縁層に凹部を形成し、この凹部を含む面上に前記導電材を被着し、この導電材を部分的に除去することによって、前記信号読み出しラインを埋めこむことが望ましい。
【００４９】
そして、前記耐酸化性の導電材が前記第２の絶縁層の表面と同一面をなすように、少なくとも前記ワードライン上を含む前記第２の絶縁層上に前記対酸化性の導電材を被着し、この導電材を部分的に除去することが望ましい。
【００５０】
また、少なくとも前記読み出しライン上を含む前記第２の絶縁層上に前記耐酸化性の導電材を被着し、前記読み出しライン上以外の前記導電材を部分的に除去することによって、前記耐酸化性の導電材を前記第２の絶縁層の表面より上部に形成してもよい。
【００５１】
更に、前記メモリ部の周辺回路の下層配線上も前記耐酸化性の導電材で覆うことが、周辺回路の下層配線の酸化防止の点で望ましい。
【００５２】
そして、前記信号読み出しラインを前記耐酸化性の導電材を介して出力側に取り出すことが、読み出しラインの酸化を防ぐことにより接触抵抗を少なくし、良好なコンタクトが得られる点で望ましい。
【００５３】
更に、前記ワードライン、前記信号読み出しライン又はその取り出しライン及び前記下層配線のうち、少なくとも前記信号読み出しラインに銅又は銅合金を用いることが導電性を良くする点で望ましい。
【００５４】
この場合、前記耐酸化性の導電材としてタンタル又は窒化タンタルを用いることが、銅イオンの拡散防止及び製造過程における信号読み出しラインの酸化防止の点で望ましい。
【００５５】
そして、前記磁化固定層と前記磁性層との間に絶縁体層又は導電体層を挟持させ、前記メモリ素子の上面及び下面に設けられた前記ビットライン及び前記ワードラインにそれぞれ電流を流すことによって誘起される磁界で前記磁性層を所定方向に磁化して情報を書き込み、この書き込み情報を前記トンネルバリア層を介してのトンネル磁気抵抗効果によって読み出すように構成することにより、良好な磁気メモリ装置を形成することができる。
【００５６】
次に、上記した本発明を実施するための最良の形態を図面参照下で具体的に説明する。なお、既述した従来例と同一の部位には同一の符号を用いる。
【００５７】
実施の形態１
図１は本実施の形態のＭＲＡＭを示し、既述した従来例（図２５（ｎ））に対応する概略断面図であり、第２の絶縁層としての層間絶縁膜２８内のメモリ部（周辺回路部は図示省略する）にワードライン１２及び読み出しライン５２が配され、このワードライン１２及び読み出しライン５２の上部がＴａからなるキャップ４３で被覆されている。そして、ワードライン１２側は上部の層間絶縁膜３８との間には、配線の銅イオンの拡散を防止するための拡散防止膜３２のみが存在し、読み出しライン５２側は、この拡散防止膜３２を開口して読み出し用配線２２が読み出しライン５２に接続され、この配線２２がワードライン上方のＴＭＲ素子１０に接続され、ＴＭＲ素子１０の上部がコンタクトプラグ１１ａを介してビットライン１１に接続されている。
【００５８】
このような配線構造が、図２に示す概略平面図のようにマトリックス状に形成されており、図１は図２における一部分のＩ−Ｉ線断面図を示している。従って、図２は図１を含む一部分のメモリ部Ａ及び周辺回路部Ｂの一部分を示す平面図であるが、主要部（ＴＭＲ素子１０、読み出し用配線２２、及びワードライン１２）の形状等を明示するために、これらを実線にて示している。
【００５９】
このＭＲＡＭの形成方法を図３〜図６により説明する。
【００６０】
まず図３（ａ）に示すように、不図示の半導体基板上に形成した層間絶縁膜２８に、フォトリソグラフィ技術により配線溝２９を深さ３００〜４００ｎｍに形成する。
【００６１】
次に図３（ｂ）に示すように、層間絶縁膜２８上の全面に、銅めっきの際のバリア膜となるＴａ層３０を５ｎｍに形成後に、図３（ｃ）に示すようにＣＶＤによりＣｕ膜３１を全面に４００ｎｍ厚に形成する。
【００６２】
なお、このように絶縁層に銅配線を埋め込む際には、銅イオンの拡散防止のためのバリア膜及びめっきによる銅埋め込みのシードメタルとしてＴａ膜を形成するが、このＴａ膜形成を前提として説明を省略することがある（後述する他の実施の形態も同様）。
【００６３】
次に図３（ｄ）に示すように、配線溝２９の表面から５０〜１００ｎｍ程度にＣｕが除去されるまでＣＭＰ研磨を行い、更に、配線溝２９部分以外の層間絶縁膜２８表面のＴａ膜３０をＣＭＰを用いて除去する。これにより、配線溝２９内にワードライン１２及び読み出しライン５２が形成される。
【００６４】
次に図４（ｅ）に示すように、ワードライン１２及び読み出しライン５２上を含む層間絶縁膜２８上の全面にＴａ層４２を２００ｎｍ厚に形成後、図４（ｆ）に示すように、ＣＭＰにより層間絶縁膜２８の表面レベルまでＴａ層４２を除去する。これにより、ワードライン１２及び読み出しライン５２の最上部にはＴａ（又はＴａＮ等の耐酸化性の金属でもよい。）からなるキャップ４３が形成される。
【００６５】
次に図４（ｇ）に示すように、シリコン窒化膜からなる拡散防止膜３２を５０ｎｍ厚にて全面に形成する。そしてこの上にレジスト膜３８を形成した後、図４（ｈ）に示すようにフォトリソグラフィ技術により、拡散防止膜３２に接続孔を形成するための開口パターン３８ａをレジスト膜３８に形成し、続いて、ドライエッチングにより拡散防止膜３２にレジストパターンをマスクとしてコンタクトホール３６を形成する。但し、配線がＣｕでない場合はシリコン酸化膜で拡散防止膜を形成してもよい。
【００６６】
次に図５（ｉ）に示すように、Ｏ2アッシングによりレジスト膜３８の除去を行うが、Ｏ2アッシングにより酸化され易い読み出しライン５２のＣｕが、その上部をＴａからなるキャップ４３で被覆されているので酸化が防止され、キャップ４３の導電性も良好であることから、読み出しライン５２の十分な導電性と、読み出し配線２２との良好なコンタクト特性を得ることができる。
【００６７】
Ｃｕが酸化された場合は内部まで酸化され、表面を逆スパッタしても酸化した内部が十分に除去できないと共に、表面が削り取られてしまうのが、本実施の形態ではキャップ４３でＣｕが保護されるため、Ｃｕの酸化を防止できると共に逆スパッタの必要性がない。この場合、逆スパッタで表面の酸化膜を除去可能な材質の導電性材料をＣｕの代りに用いてもよいが、逆スパッタ自体が不用である。
【００６８】
次に図５（ｊ）に示すように、読み出し用配線の下地層としてのＴａ層８／ＰｔＭｎ層７／ＣｏＦｅ層６／Ｒｕ層５／ＣｏＦｅ層４（以下、符号８、７、６、５、４を合せてピン層４１とする。）を積層し、この上にトンネルバリア層としてのＡｌ2Ｏ3層３を積層し、この上に記憶層としてのＣｏＦｅ−３０Ｂ層２．／トップコート層としてスパッタ法により１００ｎｍ厚のＴａ層１（以下、符号２、１を合せてフリー層４０とする。）を積層してＴＭＲ素子の構成層を形成する。
【００６９】
次に図５（ｋ）に示すように、フォトリソグラフィ技術によりレジストマスク３７を形成し、これをマスクとしてＩＣＰ（誘導結合プラズマ）型ドライエッチングにより、従来例において既述したエッチング条件にて、まず最上層のトップコート層１をエッチングし、レジストマスク３７下以外のＴａ層１を除去して所定の形状に加工する。これにより、これ以降のエッチングにおいて、トップコート層１がハードマスクとして機能する。
【００７０】
次に、図５（ｌ）に示すように、レジストマスク３７をＯ2アッシングにより除去後に、トップコート層１をマスクとして記憶層２及びトンネルバリア層３をエッチングすることにより、所定形状のフリー層４０及びトンネルバリア層３と、その下層のピン層４１とからなるＴＭＲ素子１０が形成される。
【００７１】
次に、図６（ｍ）に示すように、フォトリソグラフィ技術によりレジストマスク４４を形成し、余分なピン層４１をエッチングにより除去後に、Ｏ2アッシングによりレジストマスク４４を除去することにより、図６（ｎ）に示すように、残されたピン層４１によってＴＭＲ素子１０と読み出しライン５２とを接続する読み出し用配線２２が形成される。
【００７２】
次に図６（ｏ）に示すように、この上の全面に層間絶縁膜３８を形成し、この層間絶縁膜３８にＴＭＲ素子１０との接続孔３９を開口し、図６（ｐ）に示すように、接続孔３９にビットコンタクトプラグ１１ａを形成した後に、ビットライン１１を形成することにより、ＴＭＲ素子１０とワードライン１２との間には拡散防止膜３２のみが存在し、両者間の距離ｄ1が従来の距離ｄ2（図２５（ｎ）参照）に比べて小さいので、書き込み電流が小さくても、ビットライン１１とワードライン１２との間に十分な合成磁場を生じさせることができ、また、同じ書き込み電流であっても合成磁場を高めることができるため、書き込み動作性の良好なＭＲＡＭを形成できる。
【００７３】
ＭＲＡＭは、デバイスの微細化に伴い小さい電流しか流せないが、このようにＴＭＲ素子１０とワードライン１２との間の距離を小さくすることにより、小さい電流でもビットライン１１とワードライン１２との間に十分な合成磁場を生じさせ、また高めることができるため、デバイスの微細化に伴う低消費電力化に十分に対応することができる。
【００７４】
また、キャップ自体が十分な導電性を有し、このキャップによって被覆された読み出しライン５２の酸化が防止されるため、接触抵抗が小さいので読み出しライン５２と読み出し配線２２との良好な接続が保証されると共に、小さい電流であっても、この電流下におけるビットライン１１と読み出しライン５２との間の電位差によって、磁性スピンの向きに伴う抵抗の高低に応じた出力を、読み出し用電界効果トランジスタを介してセンスラインに読み出すことができる。後述する他の実施の形態も同様。
【００７５】
本実施の形態によれば、ＴＭＲ素子１０とワードライン１２との間には拡散防止膜３２のみが存在しているので、ＴＭＲ素子１０とワードライン１２との間の距離ｄ1を小さく形成できるため、書き込み電流が小さくてもビットライン１１とワードライン１２との間に十分な合成磁場を生じさせることができ、同じ書き込み電流下においては合成磁場を高めることができる。
【００７６】
これと共に、ＴＭＲ素子１０と読み出しライン５２とが、拡散防止膜３２を通して接続された接続部において、読み出しライン５２がこの上を被覆したＴａからなるキャップ４３を介してＴＭＲ素子１０の読み出し配線２２に接続されているので、読み出しライン５２の構成金属であるＣｕの酸化を防止できることにより、読み出しライン５２の導電性が十分となり、また接触抵抗が小さく、ＴＭＲ素子１０と読み出しライン５２との間の良好なコンタクト特性が得られる。
【００７７】
実施の形態２
図７は本実施の形態のＭＲＡＭを示し、上記した実施の形態１に対応する概略断面図であり、実施の形態１と異なる点は、ワードライン１２及び読み出しライン５２のＣｕの酸化を防止するためのキャップ４５が、拡散防止膜３２内に突出するように形成されていることであり、これ以外は実施の形態１と同様であるので、構成の説明は省略する。
【００７８】
このＭＲＡＭの形成方法を図８〜図１１により説明する。
【００７９】
まず図８（ａ）に示すように、不図示の半導体基板上に形成した層間絶縁膜２８にフォトリソグラフィ技術により配線溝２９を深さ３００〜４００ｎｍに形成する。
【００８０】
次に図８（ｂ）に示すように、層間絶縁膜２８上の全面に、銅めっきの際のバリア膜となるＴａ層３０を５ｎｍ厚に形成後に、図８（ｃ）に示すように、ＣＶＤによりＣｕ層３１を全面に４００ｎｍ厚に形成する。
【００８１】
次に図８（ｄ）に示すように、配線溝２９以外のＣｕが除去されるまでＣＭＰ研磨を行い、更に、配線溝２９部分以外の層間絶縁膜２８表面のＴａ３０をＣＭＰを用いて除去する。これにより、Ｃｕ層３１の研磨が容易に行え、配線溝２９内にワードライン１２’及び読み出しライン５２’が形成される。
【００８２】
次に、図９（ｅ）に示すように、ワードライン１２’及び読み出しライン５２’上を含む層間絶縁膜２８上の全面にＴａ層４２Ａ（又はＴａＮ等の耐酸化性の金属でもよい。）を１０ｎｍ厚に形成し、この上にフォトリソグラフィ技術によりレジストパターンのマスク４６を形成する。
【００８３】
次に、レジストマスク４６をマスクとして、ドライエッチングによりＴａ層４２Ａをパターン化後、レジストマスク４６を除去することにより、図９（ｆ）に示すように、ワードライン１２’及び読み出しライン５２’上に、層間絶縁膜２８の上面よりも突出したＴａからなるキャップ４５が形成される。従って、キャップ４５の形成が容易であると共に、上記したＣＭＰ研磨が容易であることにより、上記した実施の形態１に比べて製作工程を簡素化できる利点もある。
【００８４】
次に図９（ｇ）に示すように、この上にシリコン窒化膜からなる拡散防止膜３２を５０ｎｍ厚にて全面に形成する。そして、この上にレジスト膜３８を形成した後、図９（ｈ）に示すように、フォトリソグラフィ技術により、拡散防止膜３２に接続孔を形成するための開口パターン３８ａをレジスト膜３８に形成する。続いて、ドライエッチングにより拡散防止膜３２にレジストパターンをマスクとしてコンタクトホール３６を形成する。
【００８５】
次に図１０（ｉ）に示すように、Ｏ2アッシングによりレジスト膜３８の除去を行うが、Ｏ2アッシングにより酸化され易い読み出しライン５２ｂ’のＣｕが、その上部をＴａからなるキャップ４３で被覆されているので酸化が防止され、キャップ４３の導電性も良好であることから、読み出しライン５２’の十分な導電性と、読み出し配線２２との良好なコンタクト特性を得ることができる。
【００８６】
次に図１０（ｊ）に示すように、読み出し用配線の下地層としてのＴａ層８／ＰｔＭｎ層７／ＣｏＦｅ層６／Ｒｕ層５／ＣｏＦｅ層４（以下、符号８、７、６、５、４を合せてピン層４１とする。）を積層し、この上にトンネルバリア層としてのＡｌ2Ｏ3層３を積層し、この上に記憶層としてのＣｏＦｅ−３０Ｂ層２／トップコート層としてスパッタ法により１００ｎｍ厚のＴａ層１（以下、符号２、１を合せてフリー層４０とする。）を積層してＴＭＲ素子の構成層を形成する。
【００８７】
次に図１０（ｋ）に示すように、フォトリソグラフィ技術によりレジストマスク３７を形成し、これをマスクとしてＩＣＰ（誘導結合プラズマ）型ドライエッチングにより、従来例において既述したエッチング条件にて、まず最上層のトップコート層１をエッチングし、レジストマスク３７以外のＴａ層１を除去して所定の形状に加工する。これにより、これ以降のエッチングにおいてトップコート層１がハードマスクとして機能する。
【００８８】
次に、図１０（ｌ）に示すように、レジストマスク３７をＯ2アッシングにより除去後に、トップコート層１をマスクとして記憶層２及びトンネルバリア層３をエッチングすることにより、所定形状のフリー層４０及びトンネルバリア層と、その下層のピン層４とからなるＴＭＲ素子１０が形成される。
【００８９】
次に、図１１（ｍ）に示すように、フォトリソグラフィ技術によりレジストマスク４４を形成し、余分なピン層をエッチングにより除去後に、Ｏ2アッシングによりレジストマスク４４を除去することにより、図１１（ｎ）に示すように、残されたピン層４１によってＴＭＲ素子１０と読み出しライン５２’とを接続する読み出し用配線２２が形成される。
【００９０】
次に図１１（ｏ）に示すように、この上の全面に層間絶縁膜３８を形成し、この層間絶縁膜３８にＴＭＲ素子１０との接続孔３９を開口し、図１１（ｐ）に示すように、接続孔３９にビットコンタクトプラグ１１ａを形成した後に、ビットライン１１を形成することにより、ＴＭＲ素子１０とワードライン１２’との間には拡散防止膜３２のみが存在し、しかもキャップ４５が拡散防止膜３２内に突出しているので、両者間の距離ｄが実施の形態１よりも更に小さい、図７と同様のＭＲＡＭを形成できる。従って、書き込み電流が小さくても、ビットライン１１とワードライン１２’との間に実施の形態１よりも更に十分な合成磁場を生じさせることができ、また、同じ書き込み電流であっても更に合成磁場を高めることができるため、書き込み動作性の良好なＭＲＡＭを形成できる。
【００９１】
本実施の形態によれば、ＴＭＲ素子１０とワードライン１２’との間には拡散防止膜３２のみが存在し、しかもキャップ４５が拡散防止膜３２内に突出しているので、ＴＭＲ素子１０とワードライン１２’との間の距離ｄを更に小さく形成できることになり、ビットライン１１とワードライン１２’との間に実施の形態１に比べて、更に十分な合成磁場を生じさせることができるため、同じ書き込み電流下においては合成磁場を実施の形態１よりも高めることができる。
【００９２】
これと共に、ＴＭＲ素子１０と読み出しライン５２’とが、拡散防止膜３２を通して接続された接続部において、読み出しライン５２’がこの上を被覆したＴａからなるキャップ４５を介してＴＭＲ素子１０の読み出し配線２２に接続されているので、読み出しライン５２’の構成金属であるＣｕの酸化を防止できることにより、読み出しラインの導電性が十分となり、また接触抵抗が小さく、ＴＭＲ素子１０と読み出しライン５２’との間の良好なコンタクト特性が得られる。
【００９３】
実施の形態３
図１２及び１３は、周辺回路も含めた本実施の形態のＭＲＡＭを示し、上記した実施の形態１及び２に下層の層間絶縁膜２７を加え、メモリ部Ａ及び周辺回路部Ｂの一部分を示した作製過程における概略断面図である。そして実施の形態１と同様に、ワードライン１２及び読み出しライン５２の上部にＴａからなるキャップ４３を設け、このキャップ４３を周辺回路部Ｂの下層配線上にも形成したものである。
【００９４】
そしてこの例においても、層間絶縁膜２７に形成されたメモリ部Ａの ドレイン電極１２３及び周辺回路部Ｂの第１の下層配線４７ａ、４８ａと、これに接続されて層間絶縁膜２８に形成された第２の下層配線４７ｂ、４８ｂも、接続孔の内壁にはＴａからなるバリア層が施された後に、Ｃｕが埋め込まれている。
【００９５】
図１２（ｂ）は、不図示のプロセスを経て、層間絶縁膜２８上の全面に設けた拡散防止膜３２上に層間絶縁膜３８と、この上に拡散防止膜４９が形成され、メモリ部Ａにおいては実施の形態１と同様に、ワードライン１２とＴＭＲ素子１０との間には拡散防止膜３２のみが存在する構造であり、ＴＭＲ素子１０の上にはビットコンタクトプラグ１１ａが形成され、周辺回路部Ｂにおいては第２の下層配線４７ｂ、４８ｂに接続する接続孔にＣｕが埋め込まれ、第２の下層配線４７ｂ上にはビットコンタクトプラグ４７ｃが形成され、第２の下層配線４８ｂ上には上部配線４８ｃが形成された状態である。従ってワードライン１２とＴＭＲ素子１０との間の距離を小さく形成できる。
【００９６】
図１３（ｃ）は、更なる不図示のプロセスを経てメモリ構造が完成した状態である。即ち、拡散防止膜４９上に層間絶縁膜５０を積層し、この上に拡散防止膜５１を形成した後、ビットライン領域を形成するために層間絶縁膜５０及び拡散防止膜５１の一部を除去し、そこにビットライン１１を形成することにより、ＴＭＲ素子１０がビットコンタクトプラグ１１ａを介してビットライン１１に接続され、周辺回路部のビットコンタクトプラグ４７ｃもビットライン１１に接続される。また、周辺回路部の上部配線４８ｃが、層間絶縁膜５０及び拡散防止膜５１に接続孔を開口して埋め込まれたコンタクトプラグ４８ｄにより、最表面に外部機器等との接続端子が形成された状態である。
【００９７】
図示の如く、それぞれの配線としてＣｕを埋め込む際に、層間絶縁膜への接続孔の形成には下層配線等を酸化させないエッチング条件で開口した後、Ｔａ等からなるバリア膜を接続孔の内壁面に形成してＣｕを埋め込むことにより、Ｃｕイオンの浸み出し防止対策が施されている。
【００９８】
しかし、上記した実施の形態１、２の説明において既述したように、ＴＭＲ素子の読み出し用配線２２を読み出しライン５２に接続するための接続孔の開口に際しては、Ｃｕが酸化され易いＯ2アッシング工程を伴うため、この工程段階で既に埋め込まれている周辺回路部の下層配線４７ａ及び４８ｂに対しても、メモリ部Ａのワードライン１２及び読み出しライン５２と同様に、Ｔａ等からなるキャップ４３で上部を被覆することにより、周辺回路部ＢにおいてもＣｕの酸化防止性が向上すると共に、十分な導電性を維持できるため、上層配線との良好なコンタクトを得ることができる。
【００９９】
本実施の形態によれば、ワードライン１２とＴＭＲ素子１０との間には拡散防止膜３２のみが存在しているため、この両者間の距離が小さく形成されることによって、ビットラインとワードライン１２との間に十分な合成磁場を生じさせることができるため、小さい電流でも十分な動作性が得られ、同じ書き込み電流下では合成磁場を高めることができる。これにより、書き込みの動作性が高められると共に、読み出しライン５２においてはＣｕの酸化が防止できることにより十分な導電性を維持し、接触抵抗の小さい接続構造により良好なコンタクト特性が得られる。
【０１００】
図１４及び図１５は、上記した実施の形態３の変形例を示し、それぞれが実施の形態３を示す図１２及び図１３に対応する図である。実施の形態３と異なる点は、キャップ４３が各層間の配線の接続部に設けられていることであり、それ以外は実施の形態３と同様であるので、それぞれの構成等の説明は省略する。
【０１０１】
即ち、図１５（ｃ）に示すように、層間絶縁膜２８内におけるワードライン１２、読み出しライン５２及び周辺回路部の第２の下層配線４７ｂ、４８ｂの上部だけでなく、層間絶縁膜２７内の ドレイン電極１２３の上部、周辺回路部Ｂの第１の下層配線４７ａ、４８ａの上部、層間絶縁膜３８内のＴＭＲ素子１０上のビットコンタクトプラグ１１ａの上部、周辺回路部Ｂのビットコンタクトプラグ４７ｃの上部、周辺回路部Ｂの上部配線４８ｃの上部にもキャップ４３を設けている。
【０１０２】
このキャップ４３は実施の形態１と同様にして形成する。即ち、それぞれの層間膜２７及び３８に接続孔を開口してＣｕを埋め込んだ後に、実施の形態１（図３（ｄ）参照）と同様にＣＭＰ研磨により、接続孔内のＣｕを過剰に研磨除去し、この上の全面に形成したＴａ膜を更にＣＭＰ研磨し、接続孔内の上部のみにＴａを残すことにより形成できる（図４（ｅ）、（ｆ）参照）。
【０１０３】
従って、この構造により、上記した実施の形態３と同様な接続特性を有すると共に、それぞれの配線に対する接続部の形成に際しては、これらの配線材料がキャップ４３によって保護され、酸化が防止されるので、十分な導電性の下で良好な接続構造を形成することができ、それぞれの上部配線との良好なコンタクトを得ることができる。
【０１０４】
上記した各実施の形態は、本発明の技術的思想に基づいて種々に変更することができる。
【０１０５】
例えば、各実施の形態においては、読み出し用配線２２として、ピン層４１を構成する全ての材料（即ち、Ｔａ層８／ＰｔＭｎ層７／ＣｏＦｅ層６／Ｒｕ層５／ＣｏＦｅ層４）を用いたが、Ｔａ層／ＰｔＭｎ層７からなる２層構造でもよく、又はＴａ層８からなる単層で読み出し用配線２２を形成してもよい。
【０１０６】
また、ピン層４１、トンネルバリア層３及びフリー層４０の構成材料や膜厚、拡散防止膜３２及び層間絶縁膜３８の膜厚等も実施の形態以外の適宜であってよい。
【０１０７】
また、デバイスの微細化に伴い、ＴＭＲ素子の書き込み電流は制約（例えば１０ｍＡ程度）され、低消費電力化されるのに対応した材料として、エレクトロマイグレーションが生じ難く、抵抗が小さくて導電性の高いＣｕが一般的に使用されるが、上述したワードラインや読み出しライン等の配線材料としては、Ｃｕ以外にＡｌ（アルミニウム）又はＷ（タングステン）等の他の導電材を用いることもできる。
【０１０８】
また、その他の構成材料（バリア膜としてのＴａ膜、層間絶縁膜、ビットライン等）の材料および膜厚も適宜であってよく、ＭＲＡＭの作製プロセスも実施の形態に限定するものではない。
【０１０９】
また、本発明はＭＲＡＭに好適であるが、磁化可能な磁性層を有するメモリ素子からなる他の磁気メモリ装置にも適用可能であり、また本発明のＭＲＡＭは磁気方向を固定してＲＯＭ的に使用することもできる。
【図面の簡単な説明】
【０１１０】
【図１】本発明の実施の形態１によるＭＲＡＭのメモリ部を示す概略断面図（図２のＩ−Ｉ線断面図）である。
【図２】同、ＭＲＡＭの概略平面図である。
【図３】同、ＭＲＡＭの製造プロセスを示す概略断面図である。
【図４】同、ＭＲＡＭの製造プロセスを示す概略断面図である。
【図５】同、ＭＲＡＭの製造プロセスを示す概略断面図である。
【図６】同、ＭＲＡＭの製造プロセスを示す概略断面図である。
【図７】本発明の実施の形態２によるＭＲＡＭのメモリ部を示す概略断面図である。
【図８】同、ＭＲＡＭの製造プロセスを示す概略断面図である。
【図９】同、ＭＲＡＭの製造プロセスを示す概略断面図である。
【図１０】同、ＭＲＡＭの製造プロセスを示す概略断面図である。
【図１１】同、ＭＲＡＭの製造プロセスを示す概略断面図である。
【図１２】本発明の実施の形態３によるＭＲＡＭの製造過程における状態を示す概略断面図である。
【図１３】同、ＭＲＡＭの製造工程終了後の状態を示す概略断面図である。
【図１４】同、ＭＲＡＭの変形例を示し、その製造過程における状態の概略断面図である。
【図１５】同、ＭＲＡＭの製造工程終了後の状態を示す概略断面図である。
【図１６】ＭＲＡＭのＴＭＲ素子の概略斜視図である。
【図１７】ＭＲＡＭのメモリセルの一部分の概略斜視図である。
【図１８】ＭＲＡＭのメモリセルの概略断面図である。
【図１９】ＭＲＡＭの等価回路図である。
【図２０】ＭＲＡＭの書き込み時の磁界応答特性図である。
【図２１】ＭＲＡＭの読み出し動作原理図である。
【図２２】従来例によるＭＲＡＭの製造プロセスを示す概略断面図である。
【図２３】同、ＭＲＡＭの製造プロセスを示す概略断面図である。
【図２４】同、ＭＲＡＭの製造プロセスを示す概略断面図である。
【図２５】同、ＭＲＡＭの製造プロセスを示す概略断面図である。
【符号の説明】
【０１１１】
１…トップコート層、２…記憶層、３…トンネルバリア層、４…第１の磁化固定層、
５…反強磁性結合層、６…第２の磁化固定層、７…反強磁性体層、８…下地層、
９…支持基板、１０…ＴＭＲ素子、１１…、ビット線、１１ａ…コンタクトプラグ、
１２、１２’…書き込み用ワード線、１３…シリコン基板、１４…ウェル領域、
１５…ゲート絶縁膜、１６…ゲート電極、１７…ソース領域、１８…ドレイン領域、
１９…選択用トランジスタ、２０…ソース電極、２１…センスライン、
２２…読み出し用配線、２３…センスアンプ、２４ワードライン電流駆動回路、
２５…ビットライン電流駆動回路、２６…磁化固定層、
２７、２８、３３、３８、１５０…層間絶縁膜（ＳｉＯ）、２９…配線溝、
３０…スパッタ膜（Ｔａ）、３１…銅（配線材料）、
３２、４９、５１…拡散防止膜（ＳｉＮ）、３４、４４、４６…レジストマスク、
３４ａ、３８ａ…開口、３５、３６、３８ａ、３９…接続孔（コンタクトホール）、
３７…マスク、４０…フリー層、４１…ピン層、４２、４２Ａ…キャップ材（Ｔａ）、
４３、４５…キャップ、４７ａ、４８ａ…下層配線、
４７ｂ、４８ｂ、４８ｃ…上部配線、５２、５２’…読み出しライン、
１２３…ドレイン電極、Ａ…メモリ部、Ｂ…周辺回路部
【図１】
2005056976.tif 000003
【図２】
2005056976.tif 000004
【図３】
2005056976.tif 000005
【図４】
2005056976.tif 000006
【図５】
2005056976.tif 000007
【図６】
2005056976.tif 000008
【図７】
2005056976.tif 000009
【図８】
2005056976.tif 000010
【図９】
2005056976.tif 000011
【図１０】
2005056976.tif 000012
【図１１】
2005056976.tif 000013
【図１２】
2005056976.tif 000014
【図１３】
2005056976.tif 000015
【図１４】
2005056976.tif 000016
【図１５】
2005056976.tif 000017
【図１６】
2005056976.tif 000018
【図１７】
2005056976.tif 000019
【図１８】
2005056976.tif 000020
【図１９】
2005056976.tif 000021
【図２０】
2005056976.tif 000022
【図２１】
2005056976.tif 000023
【図２２】
2005056976.tif 000024
【図２３】
2005056976.tif 000025
【図２４】
2005056976.tif 000026
【図２５】
2005056976.tif 000027