(57)【要約】【課題】  積層型半導体パッケージの製造前に半導体チップの良品／不良品検査を可能にし、積層型半導体パッケージの製造上のロスを低減する。【解決手段】  セパレートモジュール２１ａは半導体チップ２３ａが搭載された子基板２１ａと、この子基板２１ａと半導体チップ２３ａを電気的に接続する接続部と、この接続部を封止する封止材２４ａと、第１の封止材２４ａで封止される領域の外に設けられた接続端子２７ａとを有し、積層型半導体パッケージを製造する前でのセパレートモジュール２１ａの良品／不良品検査が可能になる。【選択図】  図１
2005302815.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップを積層する積層型半導体パッケージであって、
第１の接続端子を有する親基板と、
この親基板に少なくとも１個搭載されたセパレートモジュールであって、半導体チップが搭載された子基板と、この子基板と前記半導体チップとを電気的に接続する接続部と、少なくとも前記接続部を封止する第１の封止材と、前記子基板上の前記第１の封止材で封止される領域の外に設けられ前記接続部と電気的に接続された第２の接続端子とを有するセパレートモジュールと、
前記第１の接続端子と前記第２の接続端子とを電気的に接続するワイヤーと、
少なくとも前記第１および第２の接続端子と前記ワイヤーとを封止する第２の封止材と
を具備したことを特徴とする積層型半導体パッケージ。
【請求項２】
前記接続部は、半導体チップに設けられた第３の接続端子と、前記子基板に設けられた第４の接続端子と、この第３の接続端子と第４の接続端子とを電気的に接続するワイヤーとからなることを特徴とする請求項１記載の積層型半導体パッケージ。
【請求項３】
前記第１の封止材の表面の少なくとも一部は前記第２の封止材にて覆われることなく外部に露出していることを特徴とする請求項１または２記載の積層型半導体パッケージ。
【請求項４】
前記子基板は矩形形状を有しており、前記第２の接続端子は前記子基板の少なくとも一辺の端部に沿って複数個配置されたことを特徴とする請求項１乃至３記載の積層型半導体パッケージ。
【請求項５】
複数の半導体チップを積層する積層型半導体パッケージであって、
第１および第２の接続端子を有する親基板と、
この親基板上に搭載され、前記第１の接続端子に電気的に接続される第３の接続端子を有する第１の半導体チップと、
この第１の半導体チップ上に搭載され、第２の半導体チップが搭載された子基板と、この子基板と前記第２の半導体チップとを電気的に接続する接続部と、少なくとも前記接続部を封止する第１の封止材と、前記子基板上の前記第１の封止材で封止される領域の外に設けられ前記第２の接続端子にワイヤーを介して電気的に接続される第４の接続端子とを有するセパレートモジュールと、
少なくとも前記第２および第４の接続端子とワイヤーを封止する第２の封止材と
を具備したことを特徴とする積層型半導体パッケージ。
【請求項６】
複数の半導体チップを積層する積層型半導体パッケージであって、
第１および第２の接続端子を有する親基板と、
第１の半導体チップが搭載された第１の子基板と、この第１の子基板と前記第１の半導体チップとを電気的に接続する第１の接続部と、この第１の接続部を封止する第１の封止材と、この第１の封止材で封止されない前記第１の子基板の端部に設けられ前記第１の接続部に電気的に接続された第３の接続端子とを有し、前記親基板上に搭載された第１のセパレートモジュールと、
第２の半導体チップが搭載された第２の子基板と、この第２の子基板と前記第２の半導体チップとを電気的に接続する第２の接続部と、この第２の接続部を封止する第２の封止材と、この第２の封止材で封止されない前記第２の子基板の端部に設けられ前記第２の接続部と電気的に接続された第４の接続端子とを有し、前記第１のセパレートモジュール上に積層された第２のセパレートモジュールと、
前記第１および前記第３の接続端子と前記第２および前記第４の接続端子とをそれぞれ電気的に接続するワイヤーと、
前記第１の接続端子、第２の接続端子、第３の接続端子、第４の接続端子と前記ワイヤーとを封止する第３の封止材と
を具備したことを特徴とする積層型半導体パッケージ。
【請求項７】
第１の接続端子および第２の接続端子を有する親基板に第３の接続端子を有する第１の半導体チップを載置し、
前記第１の接続端子と前記第３の接続端子とを電気的に接続し、
第２の半導体チップが子基板上に搭載され、この子基板と前記第２の半導体チップとを電気的に接続する接続部が第１の封止材で封止され、前記子基板の前記第１の封止材で封止されない領域に第４の接続端子を有するセパレートモジュールを前記第１の半導体チップ上に配置し、
前記第２の接続端子と前記第４の接続端子とをワイヤーボンディングし、
少なくとも前記第２の接続端子、前記第４の接続端子を第２の封止材で封止する
ことを特徴とする積層型半導体パッケージの製造方法。
【請求項８】
第１の半導体チップが第１の子基板上に搭載され、この第１の子基板と前記第１の半導体チップとを電気的に接続する第１の接続部が第１の封止材で封止され、前記第１の子基板の前記第１の封止材で封止されない領域に第３の接続端子を有する第１のセパレートモジュールを、第１の接続端子および第２の接続端子を有する親基板に載置し、
前記第１の接続端子と前記第３の接続端子とを電気的に接続し、
前記親基板上に載置された第１のセパレートモジュール上に、第２の半導体チップが第２の子基板上に搭載され、この第２の子基板と前記第２の半導体チップとを電気的に接続する第２の接続部が第２の封止材で封止され、前記第２の子基板の前記第２の封止材で封止されない領域に第４の接続端子を有する第２のセパレートモジュールを載置し、
前記第２の接続端子と前記第４の接続端子とを電気的に接続し、
前記第１の接続端子、第２の接続端子、第３の接続端子、第４の接続端子を第３の封止材で封止する
ことを特徴とする積層型半導体パッケージの製造方法。
【請求項９】
前記第１の接続端子と前記第３の接続端子との接続および前記第２の接続端子と前記第４の接続端子はそれぞれボンディングワイヤーにより電気的に接続され、このボンディングワイヤーは前記第１、第２、第３、第４の接続端子と共に前記第３の封止材で封止されることを特徴とする請求項８記載の積層型半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体チップを積層してひとつのパッケージとした積層型半導体パッケージおよびその製造方法に関する。
【背景技術】
【０００２】
近年、携帯型電話機などに複数の半導体チップをひとつのパッケージに積層して収納したマルチチップパッケージが用いられるようになっている。
【０００３】
このマルチチップパッケージは複数の半導体チップをスペーサチップ（ダミーチップ）やプリント回路基板を介して積層し、積層された半導体チップを樹脂封止している（例えば、特許文献１参照）。
【特許文献１】特開２００２−１５１６４４（３頁、６頁−７頁、図１、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
樹脂封止する前の半導体チップを個々に検査することが現在の技術では確立していないことから、このマルチチップパッケージの良品／不良品検査は積層された半導体チップを樹脂封止した後に行われていた。このため、検査にて積層された複数の半導体チップのうち１個でも不良であると、他の半導体チップが良品であってもそのパッケージは不良となり、製造上のロスが大きくなるという問題点があった。
【０００５】
本発明は、上記事情に鑑みてなされたものであり、その目的は、良品の半導体チップのみを積層してマルチチップパッケージを製造できる積層型半導体パッケージおよび方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の積層型半導体パッケージは、第１の接続端子を有する親基板と、この親基板に少なくとも１個搭載されたセパレートモジュールであって、半導体チップが搭載された子基板と、この子基板と半導体チップとを電気的に接続する接続部と、少なくとも接続部を封止する第１の封止材と、子基板上の第１の封止材の封止領域外に設けられ接続部と電気的に接続された第２の接続端子とを有するセパレートモジュールと、第１の接続端子と第２の接続端子とを電気的に接続するワイヤーと、少なくとも第１および第２の接続端子とワイヤーとを封止する第２の封止材とを備えたことを特徴としている。
【０００７】
また、本発明の積層型半導体パッケージは、第１および第２の接続端子を有する親基板と、この親基板上に搭載され、第１の接続端子に電気的に接続される第３の接続端子を有する第１の半導体チップと、この第１の半導体チップ上に搭載され、第２の半導体チップが搭載された子基板と、この子基板と第２の半導体チップとを電気的に接続する接続部と、少なくとも接続部を封止する第１の封止材と、子基板上の第１の封止材の封止領域外に設けられ第２の接続端子にワイヤーを介して電気的に接続される第４の接続端子とを有するセパレートモジュールと、少なくとも第２および第４の接続端子とワイヤーを封止する第２の封止材とを備えたことを特徴としている。
【０００８】
また、本発明の積層型半導体パッケージは、第１および第２の接続端子を有する親基板と、第１の半導体チップが搭載された第１の子基板と、この第１の子基板と第１の半導体チップとを電気的に接続する第１の接続部と、この第１の接続部を封止する第１の封止材と、この第１の封止材で封止されない第１の子基板の端部に設けられ第１の接続部に電気的に接続された第３の接続端子とを有し、親基板上に搭載された第１のセパレートモジュールと、第２の半導体チップが搭載された第２の子基板と、この第２の子基板と第２の半導体チップとを電気的に接続する第２の接続部と、この第２の接続部を封止する第２の封止材と、この第２の封止材で封止されない第２の子基板の端部に設けられ第２の接続部と電気的に接続された第４の接続端子とを有し、第１のセパレートモジュール上に積層された第２のセパレートモジュールと、第１および第３の接続端子と第２および第４の接続端子とをそれぞれ電気的に接続するワイヤーと、第１の接続端子、第２の接続端子、第３の接続端子、第４の接続端子とワイヤーとを封止する第３の封止材とを備えたことを特徴としている。
【０００９】
また、本発明の積層型半導体パッケージの製造方法は、第１の接続端子および第２の接続端子を有する親基板に第３の接続端子を有する第１の半導体チップを載置し、第１の接続端子と第３の接続端子とを電気的に接続し、第２の半導体チップが子基板上に搭載され、この子基板と第２の半導体チップとを電気的に接続する接続部が第１の封止材で封止され、子基板の第１の封止材で封止されない領域に第４の接続端子を有するセパレートモジュールを第１の半導体チップ上に配置し、第２の接続端子と第４の接続端子とをワイヤーボンディングし、少なくとも第２の接続端子、第４の接続端子を第２の封止材で封止することを特徴としている。
【００１０】
また、本発明の積層型半導体パッケージの製造方法は、第１の接続端子および第２の接続端子を有する親基板に、第１の半導体チップが第１の子基板上に搭載され、この第１の子基板と第１の半導体チップとを電気的に接続する第１の接続部が第１の封止材で封止され、第１の子基板の第１の封止材で封止されない領域に第３の接続端子を有する第１のセパレートモジュールを載置し、第１の接続端子と第３の接続端子とを電気的に接続し、親基板上に載置された第１のセパレートモジュール上に、第２の半導体チップが第２の子基板上に搭載され、この第２の子基板と第２の半導体チップとを電気的に接続する第２の接続部が第２の封止材で封止され、第２の子基板の第２の封止材で封止されない領域に第４の接続端子を有する第２のセパレートモジュールを載置し、第２の接続端子と第４の接続端子とを電気的に接続し、第１の接続端子、第２の接続端子、第３の接続端子、第４の接続端子を第３の封止材で封止することを特徴としている。
【発明の効果】
【００１１】
本発明によれば、半導体チップを積層して樹脂封止する前に、個々の半導体チップの良品／不良品検査を行うことができ、マルチチップパッケージの製造上のロスを低減することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態を図面を用いて説明する。
【００１３】
図１は第１の実施形態に係わる積層型半導体パッケージであるマルチチップパッケージ（以下、ＭＣＰと称する）の構成を示す断面図である。
【００１４】
図１のＭＣＰ１は親基板であるプリント回路基板２、このプリント回路基板２の載置面３上に積層された同種類の２個のセパレートモジュール２０ａ、２０ｂ、これらセパレートモジュール２０ａ、２０ｂおよび載置面３を封止する第１の封止材である封止樹脂４で構成されている。プリント回路基板２の載置面３上にはセパレートモジュール２０ａが電気的に接続される接続端子であるボンディングパッド５ａ、セパレートモジュール２０ｂが電気的に接続されるボンディングパッド５ｂが設けられている。プリント回路基板２の載置面３とは反対側の面にはＭＣＰ１を電気的に外部接続するためのハンダボール６が複数個設けられている。
【００１５】
セパレートモジュール２０ａは子基板であるプリント回路基板２１ａと、このプリント回路基板２１ａの載置面２２ａ上に搭載された１個の半導体チップ２３ａ、載置面２２ａと半導体チップ２３ａとを封止する第２の封止材である封止樹脂２４ａとから構成されている。本実施形態において、半導体チップはＮＡＮＤ型フラッシュメモリ、ＮＯＲ型フラッシュメモリ、ＳＲＡＭなどの半導体メモリチップとする。半導体チップ２３ａの表面には接続端子であるダイパッド２５ａが設けられている。プリント回路基板２１ａの載置面２２ａには接続端子であるボンディングパッド２６ａ、２７ａが設けられている。ボンディングパッド２６ａとダイパッド２５ａとはボンディングワイヤー２８ａを介して電気的に接続されている。このダイパッド２５ａ、ボンディングパッド２６ａ、ボンディングワイヤー２８ａは半導体チップ２３ａとプリント回路基板２１ａとの接続部を構成する。ボンディングパッド２７ａはプリント回路基板２１ａの端部に設けられており、ボンディングパッド２６ａと配線パターンを介して電気的に接続されている。このボンディングパッド２７ａはボンディングワイヤー７ａを介してボンディングパッド５ａに電気的に接続される。なお、セパレートモジュール２０ｂはセパレートモジュール２０ａと同一構成であるため、説明を省略する。
【００１６】
セパレートモジュール２０ａにおいて、封止樹脂２４ａは接続部であるダイパッド２５ａ、ボンディングパッド２６ａ、ボンディングワイヤー２８ａを封止しているが、ボンディングパッド２７ａを封止しない。図２はセパレートモジュール２０ａ単体の構成を示す断面図、図３はセパレートモジュール２０ａ単体の載置面の平面図であるが、図２を参照して判るように、セパレートモジュール２０ａが単体の状態では、ボンディングパッド２７ａは矩形状のプリント回路基板２１ａの載置面２２ａ上であって、封止樹脂２４ａで封止される領域の外すなわち矩形状のプリント回路基板２１ａの所定の一辺の端部に沿って、外部に露出するよう設けられる。
【００１７】
すなわち、セパレートモジュールが単体の状態で、子基板上に半導体チップが１個ずつ樹脂封止されると共に、子基板上で接続端子が外部に露出した構成とすることにより、セパレートモジュール単体単位で良品／不良品検査を行うことが可能になる。
【００１８】
次に、第１の実施形態に係わるＭＣＰの製造方法を図１および図３を用いて説明する。
【００１９】
図４は第１の実施形態に係わるＭＣＰの製造方法を説明するためのフローチャートである。
【００２０】
まず、各セパレートモジュールを製造する（ステップＳ１）。このセパレートモジュールの製造方法は既存のＭＣＰの製造方法と同様の方法で行う。次に、各セパレートモジュールの良品／不良品検査を外部に露出したボンディングパッドを介して行う（ステップＳ２）。この検査にて不良品と判定されたセパレートモジュールは破棄する。ステップＳ２の検査にて良品と判定されたセパレートモジュールの１個をプリント回路基板２の載置面３上に１段目のセパレートモジュール２０ｂとして載置し固定する（ステップＳ３）。次に、セパレートモジュール２０ｂのボンディングパッド２７ｂとプリント回路基板２の載置面３上のボンディングパッド５ｂとをボンディングワイヤー７ｂで電気的に接続する（ステップＳ４）。次に、ステップＳ２の検査にて良品と判定されたセパレートモジュールの１個をセパレートモジュール２０ａとして先に載置したセパレートモジュール２０ｂの上に載置し固定する（ステップＳ５）。次に、セパレートモジュール２０ａのボンディングパッド２７ａとプリント回路基板２の載置面３上のボンディングパッド５ａとをボンディングワイヤー７ａで電気的に接続する（ステップＳ６）。最後に、セパレートモジュール２０ａ、２０ｂ、ボンディングパッド５ａ、５ｂ、ボンディングワイヤー７ａ、７ｂを封止樹脂４で封止する（ステップＳ７）。
【００２１】
以上のように、本発明の第１の実施例によれば、セパレートモジュール単体単位で良品／不良品検査を行い、良品のセパレートモジュールのみを選別してＭＣＰを製造することが可能となり、ＭＣＰ製造上のロスを低減できる。
【００２２】
なお、セパレートモジュール２０ａとセパレートモジュール２０ｂの間には、必要に応じてスペーサや絶縁シートを挟んでもよい。
【００２３】
また、図３において、セパレートモジュール２０ａのボンディングパッド２７ａは矩形状のプリント回路基板２１ａの所定の一辺の端部に沿って複数個設けられていたが、複数の辺の端部に沿って設けてもよい。図５はボンディングパッドをプリント回路基板２１ａの４辺全てに設けた際のセパレートモジュール単体の載置面の平面図である。図５において、ボンディングパッド２７ａはプリント回路基板２１ａの４辺の端部に沿ってそれぞれ複数個設けられている。半導体チップ２３ａ上に複数個設けられたダイパッドのうち所定のダイパッド４１は各辺のボンディングパッド群のうちの１個であるボンディングパッド４２ａ、４２ｂ、４２ｃ、４２ｄと電気的に共通接続されている。
【００２４】
ボンディングパッドをプリント回路基板（子基板）２１ａの複数の辺の端部に沿ってそれぞれ複数個配置し、所定のダイパッドを各辺のボンディングパッド群のうちの１個とそれぞれ共通接続することにより、搭載する半導体チップの種類やプリント回路基板（子基板）２１ａの種類や向きに制約を加えることなく、プリント回路基板（親基板）２とプリント回路基板（子基板）２１ａとをボンディングワイヤー５ａにて電気的に接続できる。
【００２５】
次に、本発明の第２の実施形態を図６を用いて説明する。
【００２６】
図６は第２の実施形態に係わるＭＣＰの構成を示す断面図であり、図１と同一部には同一符号を付し、説明を省略する。
【００２７】
第２の実施形態のＭＣＰ６０は封止樹脂６１の高さが積層されたセパレートモジュール２０ａの上面の高さ以下になるよう形成されている。すなわち、ＭＣＰ６０においては、封止樹脂６１はセパレートモジュール２０ａ全体を封止しておらず、セパレートモジュール２０ａの封止樹脂２４ａの一部が露出した構成となっている。セパレートモジュール２０ａの接続部であるダイパッド２５ａ、ボンディングパッド２６ａ、ボンディングワイヤー２８ａは先に封止樹脂２４ａにて封止されており、封止樹脂６１は最低限ボンディングパッド５ａ、２７ａおよびボンディングワイヤー７ａ部分を封止すればその機能を満足する。したがって、封止樹脂６１がボンディングパッド５ａ、２７ａおよびボンディングワイヤー７ａ部分を封止しつつ、その高さが積層されたセパレートモジュール２０ａの上面の高さと同一もしくはそれ以下になるよう形成することにより、ＭＣＰ６０全体としての高さを必要最小限度に抑えることが可能になる。
【００２８】
次に、本発明の第３の実施形態を図７を用いて説明する。
【００２９】
図７は本発明の第３の実施形態に係わるＭＣＰの構成を示す断面図である。なお、図７において図１と同一部には同一符号を付し説明を省略する。
【００３０】
図７のＭＣＰ７０は親基板であるプリント回路基板２上にセパレートモジュール化されていない半導体チップ７１が第１段目として載置されている。この半導体チップ７１はセパレートモジュール２０ａ内の半導体チップ２３ａとは別種のものである。この半導体チップ７１の表面に設けられたダイパッド７２はボンディングワイヤー７３を介してプリント回路基板２上に形成されたボンディングパッド７４に電気的に接続されている。半導体チップ７１とその上に積層されるセパレートモジュール２０ａとの間にはスペーサチップ（ダミーチップ）７５が設けられている。このスペーサチップ７５は半導体チップ７１の上面とセパレートモジュール２０ａの下面との間で、ボンディングワイヤー７７が配線されるだけの空間を確保するために設けられる。封止樹脂７６は半導体チップ７１の表面に設けられたダイパッド７２、ボンディングワイヤー７３、ボンディングパッド７４およびセパレートモジュール２０ａのプリント回路基板２１ａ上に設けられたボンディングパッド２７ａ、親基板であるプリント回路基板２上に設けられたボンディングパッド５ａ、このボンディングパッド５ａとボンディングパッド２７ａを接続するボンディングワイヤー７ａを封止するようプリント回路基板２上に設けられる。なお、本ＭＣＰ７０もセパレートモジュール２０ａの上面は封止樹脂７６で覆われることなく外部に露出している。
【００３１】
ここで、第３の実施形態に係わるＭＣＰの製造方法を図７および図８を用いて説明する。
【００３２】
図８は第３の実施形態のＭＣＰの製造方法を説明するためのフローチャートである。
【００３３】
まず、検査不要な半導体チップ７１を親基板であるプリント回路基板２上に載置し固定し（ステップＳ８１）、半導体チップ７１のダイパッド７２とプリント回路基板２のボンディングパッド７４とをボンディングワイヤー７３で電気的に接続する（ステップＳ８２）。
【００３４】
別工程でセパレートモジュール２０ａを製造し（ステップＳ８３）、このセパレートモジュール２０ａの良品／不良品検査を行う（ステップＳ８４）。
【００３５】
その後、良品のセパレートモジュール２０ａをスペーサチップ７５を介して半導体チップ７１上に載置し固定し（ステップＳ８５）、セパレートモジュール２０ａのプリント回路基板２１ａ上に設けられたボンディングパッド２７ａとプリント回路基板２のボンディングパッド５ａとをボンディングワイヤー７ａで電気的に接続する（ステップＳ８６）。
【００３６】
最後に、半導体チップ７１のダイパッド７２、ボンディングワイヤー７３、ボンディングパッド７４、セパレートモジュール２０ａのボンディングパッド２７ａ、プリント回路基板２上のボンディングパッド５ａおよびボンディングワイヤー７ａを封止樹脂で封止する（ステップＳ８７）。
【００３７】
以上のように、不良率が極めて低く、良品／不良品判定を行う必要がない半導体チップをＭＣＰに搭載する場合は、半導体チップをセパレートモジュール化する必要がなく、従来のＭＣＰと同様な方法で親基板であるプリント回路基板２上に載置し、その上に良品／不良品判定を行う必要がある半導体チップを搭載したセパレートモジュールを積層することで、ＭＣＰの製造作業を簡素化することができる。
【００３８】
次に、本発明の第４の実施形態を図９を用いて説明する。
【００３９】
図９は第４の実施形態に係わるＭＣＰ９０の構成を示す断面図である。なお、図７において図１と同一部には同一符号を付し説明を省略する。
【００４０】
第４の実施形態のＭＣＰ９０においては、半導体チップ９１が親基板であるプリント回路基板２にフリップチップ実装されており、この半導体チップ９１の上にセパレートモジュール９２が積層されている。セパレートモジュール９２は子基板であるプリント回路基板９３とこのプリント回路基板９３にフリップチップ実装された半導体チップ９４を有する。
【００４１】
半導体チップ９１とプリント回路基板２とは接続端子９５で電気的に接続されている。接続端子９５はフリップチップ実装時に封止樹脂９６にて封止される。半導体チップ９４とプリント回路基板９３とは接続端子９７で電気的に接続されている。接続端子９７はフリップチップ実装時に封止樹脂９８にて封止される。セパレートモジュール９２のプリント回路基板９３には接続端子９７に電気的に接続されたボンディングパッド９９が設けられ、プリント回路基板２上に設けられたボンディングパッド５ａとボンディングワイヤー７ａを介して電気的に接続される。
【００４２】
ＭＣＰ９０においては封止樹脂１００がセパレートモジュール９２のボンディングパッド９９、プリント回路基板２のボンディングパッド５ａ、ボンディングワイヤー７ａが配置された領域のみを封止しており、ＭＣＰ９０の他の領域は封止樹脂１００によって封止されない構成となっている。
【００４３】
封止樹脂はＭＣＰを組み上げた際に外部に露出するボンディングパッド、ボンディングワイヤーを最低限封止すればよく、第４の実施形態の構成にすることでＭＣＰがより小型化できる。
【００４４】
なお、各実施形態においては、積層する半導体チップは２段として説明したが、本発明はこれに限らず、半導体チップは何段に積層してもよい。また、封止樹脂はモールド樹脂以外に液状のポッティング樹脂でもよい。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１の実施形態のＭＣＰの構成を示す要部の断面図
【図２】セパレートモジュール単体の構成を示す断面図
【図３】セパレートモジュール単体の載置面の平面図
【図４】第１の実施形態のＭＣＰの製造方法を説明するためのフローチャート
【図５】ボンディングパッドを子基板の４辺全てに設けたセパレートモジュール単体の載置面の平面図
【図６】第２の実施形態に係わるＭＣＰの構成を示す断面図
【図７】第２の実施形態の変形例の構成を示す断面図
【図８】第３の実施形態のＭＣＰの製造方法を説明するためのフローチャート
【図９】第４の実施形態に係わるＭＣＰの構成を示す断面図
【符号の説明】
【００４６】
１…ＭＣＰ、２，２１ａ，２１ｂ…プリント回路基板、４,２４ａ…封止樹脂、５ａ，５ｂ,２６ａ,２７ａ…ボンディングパッド、６…ハンダボール、７ａ，７ｂ、２８ａ…ボンディングワイヤー、２０ａ，２０ｂ…セパレートモジュール、２３ａ…半導体チップ、２５ａ…ダイパッド、
【図１】
2005302815.tif 000003
【図２】
2005302815.tif 000004
【図３】
2005302815.tif 000005
【図４】
2005302815.tif 000006
【図５】
2005302815.tif 000007
【図６】
2005302815.tif 000008
【図７】
2005302815.tif 000009
【図８】
2005302815.tif 000010
【図９】
2005302815.tif 000011