(57)【要約】【課題】  低損失で安定性と応答性を両立させたスイッチグ電源を提供する。【解決手段】  誘導性負荷で形成された交流電圧を平滑回路で平滑化して直流出力電圧を形成して基準電圧を受けるエラーアンプに入力し、その出力電圧と上記誘導性負荷に流れる電流成分及びスロープ補償成分とをＰＷＭ発生回路に入力して、上記直流出力電圧が上記基準電圧に対応した所望電圧となるようなＰＷＭ信号を形成し、駆動回路を介して上記誘導性負荷を駆動し、上記スロープ補償成分を上記出力電圧の電圧変動検出に基づいて出力電圧の正方向又は負方向の変化に対応してスロープ補償成分を増大又は減少させるように変調する。【選択図】  図１
2005269807.tif 000002
【特許請求の範囲】
【請求項１】
誘導性負荷と、
上記誘導性負荷で形成された交流電圧を平滑化して直流出力電圧を形成する平滑回路と、
上記直流出力電圧と基準電圧とを受け、位相補償回路に接続されたエラーアンプと、
上記エラーアンプの出力信号と、上記誘導性負荷に流れる電流成分及びスロープ補償成分とを受けて上記直流出力電圧が上記基準電圧に対応した所望の電圧となるようなＰＷＭ信号を形成するＰＷＭ発生回路と、
上記ＰＷＭ信号を受けて上記誘導性負荷を駆動する駆動回路と含み、
上記スロープ補償成分を、上記出力電圧の電圧変動検出に基づいて出力電圧の正方向又は負方向の変化に対応してスロープ補償成分を増大又は減少させるように変調してなることを特徴とするスイッチング電源。
【請求項２】
請求項１において、
上記スロープ補償成分は時間的にその値が変化する所の変化信号であり、上記変調動作は上記変化信号の時間的な変化率を変更することであることを特徴とするスイッチング電源。
【請求項３】
請求項１において、
上記出力電圧の電圧変動検出を行う電圧変動検出回路は上記出力電圧の変動を検出するよう動作なされることを特徴とするスイッチング電源。
【請求項４】
請求項１において、
上記誘導性負荷は、トランスであり、
上記平滑回路は、上記トランスの２次側チョークコイルとコンデンサからなることを特徴とするスイッチング電源。
【請求項５】
請求項４において、上記誘導性負荷に流れる電流成分は、上記駆動回路と入力直流電圧との間に設けられたカレントトランスによって形成されるものであることを特徴とするスイッチング電源。
【請求項６】
請求項３において、
上記電圧変動検出回路は、
出力電圧を受ける第１抵抗と第１キャパシタの直列回路からなる第１回路と、
出力電圧を受ける第２抵抗と第２キャパシタの直列回路からなる第２回路と、
上記第１キャパシタと第２キャパシタの両電圧を受けて両電圧の差分に対応した出力電流を形成する差動対トランジスタとを含み、
上記第１キャパシタに対して第２キャパシタの容量値が大きく形成されてなることを特徴とするスイッチング電源。
【請求項７】
請求項６において、
上記差動対トランジスタは、第１導電型トランジスタからなり、
上記差動対トランジスタの一方の出力電流を受ける第２導電型の第１と第２トランジスタからなる電流ミラー回路と、
上記電流ミラー回路の出力電流を受けて電圧信号に変換する第３抵抗と、
上記電流ミラー回路と並列形態に設けられた第３キャパシタとからなり、
上記第３キャパシタの電圧を受けるエミッタフォロワ出力回路により上記出力電圧の正方向又は負方向の変化に対応してスロープ補償成分を形成することを特徴とするスイッチング電源。
【請求項８】
誘導性負荷と、
上記誘導性負荷で形成された交流電圧を平滑化して直流出力電圧を形成する平滑回路と、
上記直流出力電圧と基準電圧とを受けるエラーアンプと、
上記エラーアンプの出力信号と三角波発生回路の出力電圧とを受けて上記直流出力電圧が上記基準電圧に対応した所望の電圧となるようなＰＷＭ信号を形成するＰＷＭ発生回路と、
上記ＰＷＭ信号を受けて上記誘導性負荷を駆動する駆動回路と含み、
上記三角波発生回路は、上記出力電圧の電圧変動検出に基づいて出力電圧の正方向又は負方向の変化に対応して三角波の立ち上がり増大又は減少させるように変調してなることを特徴とするスイッチング電源。
【請求項９】
請求項８において、
上記出力電圧の電圧変動検出を行う電源変動検出回路は、
出力電圧を受ける第１抵抗と第１キャパシタの直列回路からなる第１回路と、
出力電圧を受ける第２抵抗と第２キャパシタの直列回路からなる第２回路と、
上記第１キャパシタと第２キャパシタの両電圧を受けて両電圧の差分に対応した出力電圧を形成する差動対トランジスタとを含み、
上記第１キャパシタに対して第２キャパシタの容量値が大きく形成されてなることを特徴とするスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スイッチング電源に関し、例えば、高電圧を低電圧に変換する絶縁型ＤＣ／ＤＣコンバータを構成するスイッチング電源に適用して有効な技術に関するものである。
【背景技術】
【０００２】
図１３には、この発明に先立って検討された＋４８Ｖ入力で３．３Ｖ出力の絶縁型ＤＣ／ＤＣコンバータのブロック図が示されている。このＤＣ／ＤＣコンバータでは、メイントランスＴ１の出力電圧Ｖ２をチョークコイルＬ１，Ｌ２とコンデンサＣＢにより全波整流して出力電圧Ｖout を形成する。この出力電圧Ｖout を分圧抵抗Ｒ１、Ｒ２で分圧されたフィードバック電圧ＶＦＢと基準電圧Ｖref とをエラーアンプＥＡに入力して差分電圧を形成する。このエラーアンプＥＡの出力電圧とメイントランスＴ１に流れる電流をカレントトランスＣＴにより取り出した電流スロープに対応された信号ＣＶにスロープ補償信号ＳＬＰを加えた電圧とをＰＷＭ変調回路ＰＷＭＧに入力して、上記フィードバック電圧ＶＦＢと基準電圧Ｖref とが一致するようなＰＷＭ信号を形成し、このＰＷＭ信号により図１４に示したように、上記トランスＴ１の駆動回路の入力信号Ａ〜Ｄ及びＥ，Ｆを形成して、トランスＴ１を駆動する時間（電力伝達時間）を決めるものである。この電力伝達期間は、ＰＷＭ信号のパルス幅に対応されている。上記スロープ補償信号を用いたＤＣ／ＤＣコンバータの例としては、特開２００１−１１２２５０号公報、特開２００３−２８４３３９号公報がある。
【特許文献１】特開２００１−１１２２５０号公報
【特許文献２】特開２００３−２８４３３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
前記のようなＤＣ／ＤＣコンバータにおいては、エラーアンプＥＡの応答スピードで負荷応答特性が決まってしまうので、高負荷電流変動(High di/dt)がある場合に電源の出力低下（または上昇）が大きいという問題がある。また、定常電圧に復帰するまでの時間も長くなってしまう。例えば、図１５に示したように負荷電流小→大の過渡応答は、エラーアンプＥＡの出力ＥＯがそのスピードで決まる変化をし、メイントランスに流れる電流に対応した信号ＣＶにスロープ補償信号ＳＬＰを加えた電圧が到達したときに前記電力期間が終了するようＰＷＭ信号が形成されて、エラーアンプＥＡの出力ＥＯに追随してメイントランスＴ１の電流が増加していく。メイントランスＴ１の電流が増加する過程においては、メイントランスＴ１に電圧を印加する時間を徐々に長くして目的の出力電流値に相当する電流レベルまで上がる。
【０００４】
逆に、図１６に示したように負荷電流大→小の過渡応答は、エラーアンプＥＡの出力ＥＯがそのスピードで決まる変化をし、前記同様にそれに追随してメイントランスＴ１の電流が減少していく。メイントランスＴ１の電流が減少する過程においては、トランスＴ１に電圧を印加する時間を徐々に短くして目的の出力電流値に相当する電流レベルまで下がる。前記図１５及び図１６において、点線で示したのはメイントランスＴ１の２次側チョークコイルＬ１又はＬ２に流れる電流である。そこで、エラーアンプＥＡの応答スピードを高くすればよいが、上記のような負荷変動時での高速動作は可能となるが、負荷変動が少ない定常動作時にエラーアンプＥＡが過剰に応答してしまい、出力電圧Ｖout の安定性が悪くなるという問題がある。つまり、従来のＤＣ／ＤＣコンバータでは、安定性と応答性とが相反する関係にあり、一般的には上記応答性を犠牲にするような回路設定が行われる。このような回路設定を位相補償と呼び、その回路を位相補償回路と呼ぶ。
【０００５】
この発明の目的は、安定性と応答性を両立したスイッチング電源を提供することにある。この発明の他の目的は、低損失で安定性と応答性を両立させたスイッチグ電源を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、誘導性負荷で形成された交流電圧を平滑回路で平滑化して直流出力電圧を形成して基準電圧を受けるエラーアンプに入力し、その出力電圧と上記誘導性負荷に流れる電流成分及びスロープ補償成分とをＰＷＭ発生回路に入力して、上記直流出力電圧が上記基準電圧に対応した所望電圧となるようなＰＷＭ信号を形成し、駆動回路を介して上記誘導性負荷を駆動し、上記スロープ補償成分を上記出力電圧の電圧変動検出に基づいて出力電圧の正方向又は負方向の変化に対応してスロープ補償成分を増大又は減少させるように変調する。
【発明の効果】
【０００７】
低損失で安定性と応答性を両立させたスイッチグ電源を実現できる。
【発明を実施するための最良の形態】
【０００８】
図２には、この発明に係るスイッチング電源の一実施例の概略ブロック図が示されている。このＤＣ／ＤＣコンバータの基本構成は、前記図１３のＤＣ／ＤＣコンバータと同様にメイントランスＴ１の出力電圧Ｖ２をチョークコイルＬ１，Ｌ２とコンデンサＣＢにより全波整流して出力電圧Ｖout を形成する。この出力電圧Ｖout を分圧抵抗Ｒ１、Ｒ２で分圧されたフィードバック電圧ＶＦＢと基準電圧Ｖref とを位相補償回路により位相補償されたエラーアンプＥＡに入力して差分電圧を形成する。このエラーアンプＥＡの出力電圧ＥＯとメイントランスＴ１に流れる電流をカレントトランスＣＴにより取り出した電流スロープに対応された信号ＣＶに、この発明に係るスロープ補償回路ＳＬＭＣで形成されたスロープ補償信号ＳＬＰを加えた電圧をカレントフィードバック信号ＣＦＢとしてＰＷＭ変調回路ＰＷＭＧに入力して、上記フィードバック電圧ＶＦＢと基準電圧Ｖref とが一致するようなＰＷＭ信号を形成し、このＰＷＭ信号により図１４に示したように、上記トランスＴ１の駆動回路の入力信号Ａ〜Ｄ及びＥ，Ｆを形成して、メイントランスＴ１を駆動する時間（電力伝達時間）を決めるものである
図１には、上記スロープ補償回路ＳＬＭＣの一実施例のブロック図が示されている。出力電圧Ｖout は、前記のような分圧回路を介して電圧フィードバック信号ＶＦＢとしてエラーアンプＥＡと、スロープ補償回路ＳＬＭＣの電圧変動検出回路に伝えられる。電圧変動検出回路では、上記出力電圧Ｖout の変動を検出した信号をスロープ変調回路に伝える。スロープ変調回路では、上記電圧変動検出回路の出力信号に対応して変調されたスロープ補償信号ＳＬＰを形成する。このスロープ補償信号ＳＬＰと前記電流スロープ信号ＣＶとを加算回路ＡＤＤにより合成（加算）して、前記カレントフィードバック信号ＣＦＢを生成する。ＰＷＭ用のコンパレータＣＭＰは、上記カレントフィードバック信号ＣＦＢとエラーアンプＥＡの出力信号ＥＯとを受けてＰＷＭ信号を形成し、前記図２のコントロール回路に含まれる制御論理回路により、前記図１４に示したようなメイントランスＴ１の駆動信号Ａ〜Ｆが形成される。
【０００９】
尚、スロープ補償信号ＳＬＰは、エラーアンプＥＡの出力信号ＥＯとカレントフィードバック信号ＣＦＢとが入力されてＰＷＭ信号を生成するためのコンパレータＣＭＰが出力信号ＥＯとカレントフィードバック信号ＣＦＢとの入力電圧レベルによる切り替わりが少しの雑音等でぶれることによりＰＷＭ信号が不安定になるのを防ぐために、カレントフィードバック信号に時間的な傾きを持たせてあげるために時間的にその値が変化するような変化信号である。
【００１０】
駆動信号Ａ〜Ｄは、駆動回路ＤＶＡ〜ＤＶＤに供給されて、ブリッジ回路を構成するスイッチＭＯＳＦＥＴＭ１〜Ｍ４のオン／オフ制御を行う。ブリッジ回路は、入力電圧ＶＩＮ（＋４８Ｖ）とかいの接地電位との間に直列に設けられたＮチャネル型のパワースイッチＭＯＳＦＥＴＭ１、Ｍ２及びＭ３、Ｍ４から構成される。ＭＯＳＦＥＴＭ１とＭ２の接続点とＭＯＳＦＥＴＭ３とＭ４の接続点にメイントランスＴ１の入力側端子が接続される。また、メイントランスＴ１の出力側の両端には、スイッチＭＯＳＦＥＴＭ５とＭ６を通して回路の接地電位が与えられる。駆動回路ＤＶＥとＤＶＦは、上記信号ＥとＦを受けて上記ＭＯＳＦＥＴＭ５とＭ６をそれぞれ駆動する。
【００１１】
前記図１４のタイミング図に示したように、信号ＡとＢ及びＣとＤは相補的に変化する。信号Ａがハイレベルで、信号Ｄがハイレベルの期間にスイッチＭＯＳＦＥＴＭ１−トランスＴ１−スイッチＭＯＳＦＥＴＭ４の経路で電流が流れ、信号ＦのハイレベルによりＭＯＳＦＥＴＭ６がオン状態となってトランスＴ１の出力側の一方に接地電位を与えて正電圧を形成する。信号Ｂがハイレベルで、信号Ｃがハイレベルの期間にスイッチＭＯＳＦＥＴＭ３−トランスＴ１−スイッチＭＯＳＦＥＴＭ２の経路で電流が流れ、信号ＥのハイレベルによりＭＯＳＦＥＴＭ５がオン状態となってトランスＴ１の出力側の他方に接地電位を与えて正電圧を形成する。これにより、トランスＴ１に入力された正／負入力に対して、降圧された全波出力を形成して、それをチョークコイルＬ１またはＬ２とコンデンコＣＢで整流して出力電圧Ｖout を形成する。
【００１２】
図３には、この発明に係るスイッチング電源の動作の一例を説明するための波形図が示されている。同図においては、負荷電流Ｉout が小から大に変化した場合の過渡応答の例が示されている。基本的には前記同様にエラーアンプＥＡの出力信号ＥＯがそのスピードで決まる変化をし、それに追随してメイントランスＴ１の電流が増加していく。メイントランスＴ１の電流が増加する過程においては、トランスに電圧Ｖ１を印加する時間を徐々に長くして目的の出力電流値に相当する電流レベルまで上げる。この実施例では、出力電圧Ｖout が変動している期間（出力電圧低下）を電圧変動検出回路で検出し、その期間だけスロープ補償信号ＳＬＰが極めて小さく（同図ではゼロ）なるように変調させることにより、メイントランスＴ１に電圧Ｖ１が印加される時間が長くなる。
【００１３】
この実施例のようにスロープ補償信号ＳＬＰを極めて小さくすると、上記電流スロープ信号ＣＶがカレントフィードバック信号ＣＦＢとなり、エラーアンプ出力ＥＯに到達するまでコンパレータＣＭＰの出力が反転しないからＰＷＭ信号のパルス幅が長くされて、前記電力伝達期間が長くされる。これによって、２次側チョークコイルＬ１，Ｌ２の電流ＣＩの増加を前記図１３の回路よりも速くする事が可能である。そして、上記のような出力電圧Ｖout の出力電圧低下が回復すると、電圧変動検出回路がそれを検出してスロープ補償信号ＳＬＰを定常状態に戻して増加された出力電流Ｉout に対応されたフィードバック動作が行われる。
【００１４】
図４には、この発明に係るスイッチング電源の動作の他の一例を説明するための波形図が示されている。同図においては、負荷電流Ｉout が大から小に変化した場合の過渡応答の例が示されている。基本的には前記同様にエラーアンプＥＡの出力信号ＥＯがそのスピードで決まる変化をし、それに追随してメイントランスＴ１の電流が減少していく。メイントランスＴ１の電流が減少する過程においては、トランスに電圧Ｖ１を印加する時間を徐々に短くして目的の出力電流値に相当する電流レベルまで下げる。この実施例では、前記のように出力電圧Ｖout が変動している期間（出力電圧上昇）を電圧変動検出回路で検出し、その期間だけスロープ補償信号ＳＬＰを大きくなるように変調させることにより、メイントランスＴ１に電圧Ｖ１が印加される時間が短くなる。
【００１５】
この実施例のようにスロープ補償信号ＳＬＰを大きくすると、上記電流スロープ信号ＣＶとスロープ補償信号ＳＬＰとが加えられたカレントフィードバック信号ＣＦＢとなり、エラーアンプ出力ＥＯに速く到達してコンパレータＣＭＰの出力が反転するまでの時間が短くなり、ＰＷＭパルス幅が短くなって前記電力伝達期間が短くされる。これによって、２次側チョークコイルＬ１，Ｌ２の電流ＣＩの減少を前記図１３の回路よりも速くする事が可能である。そして、上記のような出力電圧Ｖout の出力電圧上昇が回復すると、電圧変動検出回路がそれを検出してスロープ補償信号ＳＬＰを定常状態に戻して減少された出力電流Ｉout に対応されたフィードバック動作が行われる。
【００１６】
図５には、この発明に係るスロープ補償回路の一実施例の回路図が示されている。出力電圧Ｖout は、抵抗Ｒ１１とキャパシタＣ１１及び抵抗Ｒ１２とキャパシタＣ１２の直列回路に供給される。上記キャパシタＣ１２は、上記キャパシタＣ１１に比べて大きな容量値を持つようにされる。例えば、上記抵抗Ｒ１１とＲ１２とを同じ１００Ωのように設定され、キャパシタＣ１１は１０００ｐＦのように小さな容量値にされ、キャパシタＣ１２は、１０μＦのように大きな容量値とされる。上記抵抗Ｒ１１とキャパシタＣ１１との接続点（Ａ）の電圧と、上記抵抗Ｒ１２とキャパシタＣ１２との接続点（Ｂ）の電圧とは、ＰＮＰ型の差動トランジスタＱ１１とＱ１２のベースに供給される。
【００１７】
これらの差動トランジスタＱ１１とＱ１２のエミッタは、抵抗Ｒ２１を介して電圧ＶＲ（５Ｖ）が供給される。上記差動トランジスタのうち一方のトランジスタＱ１１のコレクタは回路の接地電位点に接続される。差動トランジスタのうち他方のトランジスタＱ１２のコレクタには、電流ミラー形態にされたＰＮＰ型トランジスタＱ２１のコレクタに接続される。このトランジスタＱ２１のベートとコレクタが共通にされてダイオード形態とされる。上記トランジスタＱ２１と電流ミラー形態にされたトランジスタＱ２２のコレクタと上記電圧ＶＲとの間には、抵抗Ｒ２４が設けられる。上記トランジスタＱ２１とＱ２２のエミッタと回路の接地電位点との間には、抵抗Ｒ２２とＲ２３が設けられる。
【００１８】
上記トランジスタＱ２２のコレクタと回路の接地電位との間には、キャパシタＣ２１が設けられる。そして、このトランジスタＱ２２のコレクタと上記抵抗Ｒ２４及びキャパシタＣ２２との接続点（Ｃ）の電圧は、ＮＰＮ型のエミッタフォロワトランジスタＱ３１のベースに供給され、そのエミッタから上記接続点（Ｃ）に対応した出力電圧を出力する。上記トランジスタＱ３１のコレクタには、上記電圧ＶＲが供給されている。そして、上記トランジスタＱ３１のエミッタには、抵抗Ｒ４１とキャパシタＣ４１、抵抗Ｒ４２とキャパシタＣ４２の直列回路、該直列回路に並列に設けられたトランジスタＱ４１、Ｑ４２とトランジスタＱ４１，Ｑ４２のエミッタと直列形態で接続された抵抗Ｒ４３と、トランジスタＱ４１，Ｑ４２のベースにそれぞれダイオードＤＡ，ＤＢ，ＤＣ，ＤＤが接続され、その先に図２のスイッチング電源装置のトランスＴ１の駆動回路の入力信号Ａ〜Ｄを絶縁手段を介して生成するための信号ＯＵＴＡ、ＯＵＴＢ、ＯＵＴＣ、ＯＵＴＤの信号がそれぞれ入力され、抵抗Ｒ４３からスロープ信号ＳＬＰが出力されるようなスロープ補償部が設けられる。
【００１９】
例えば、上記抵抗Ｒ４１と４２は、３．３ＫΩのような抵抗値に設定され、キャパシタＣ４１とＣ４２は、１００ｐＦのような容量値にされる。ダイオードの整流作用によりＯＵＴＡ、ＯＵＴＤが両方ハイレベルである時に、Ｑ３１のトランジスタのエミッタ（Ｄ）からＲ４２を介してＣ４２に所定の時定数で電荷が供給され、ＯＵＴＢ、ＯＵＴＣが両方ハイレベルである時に、Ｑ３１のトランジスタのエミッタ（Ｄ）からＲ４１を介してＣ４１に所定の時定数で電荷が供給される。それによってＱ４１，Ｑ４２のベース、エミッタ間電圧が正電圧になると、Ｑ４１，Ｑ４２のトランジスタのエミッタからＲ４３に電流が供給される。更にＱ４１，Ｑ４２のトランジスタのエミッタ、ベース間の電圧が所定の電圧（例えば０．７Ｖ）を超えると、Ｑ４１、Ｑ４２のエミッタ電圧が上昇し始めてＲ４３に電流を供給する。それによってスロープ信号ＳＬＰを生成する。
【００２０】
図６には、図５に示したスロープ補償回路の動作を説明するための波形図が示されている。同図は、電圧変動検出部の動作波形図が示されている。出力電圧Ｖout が３．３Ｖから３．３５Ｖのように上昇した場合には、上記抵抗Ｒ１１とキャパシタＣ１１からなる直列回路では、その時定数が小さいからほぼ出力電圧Ｖout に対応して接続点（Ａ）の電圧も、３．３Ｖから３．３５Ｖのように上昇する。これに対して、上記抵抗Ｒ１２とキャパシタＣ１２からなる直列回路では、その時定数が大きいから接続点（Ｂ）の電圧は、緩やかかに３．３Ｖから３．３５Ｖのように上昇する。このような接続点（Ａ）と（Ｂ）の電圧差（Ａ）−（Ｂ）は、上記出力電圧Ｖout の変化時には約５０ｍＶのような正の電圧が発生し、その後に接続線（Ｂ）の電圧上昇に伴い差が緩やかに減少して最終的には（Ａ）＝（Ｂ）となって０Ｖとなる。上記のように出力電圧Ｖout が３．３Ｖから３．３５Ｖのような出力電圧上昇は、前記出力電流Ｉout が急激に減少した場合に対応している。
【００２１】
出力電圧Ｖout が３．３５Ｖから３．３Ｖのように低下した場合には、上記抵抗Ｒ１１とキャパシタＣ１１からなる直列回路では、その時定数が小さいからほぼ出力電圧Ｖout に対応して接続点（Ａ）の電圧も、３．３５Ｖから３．３Ｖのように低下する。これに対して、上記抵抗Ｒ１２とキャパシタＣ１２からなる直列回路では、その時定数が大きいから接続点（Ｂ）の電圧は、緩やかかに３．３５Ｖから３．３Ｖのように低下する。このような接続点（Ａ）と（Ｂ）の電圧差（Ａ）−（Ｂ）は、上記出力電圧Ｖout の低下時には約−５０ｍＶのような負の電圧が発生し、その後に接続線（Ｂ）の電圧低下に伴い差が緩やかに減少して最終的には（Ａ）＝（Ｂ）となって０Ｖとなる。上記のように出力電圧Ｖout が３．３５Ｖから３．３Ｖのような出力電圧低下は、前記出力電流Ｉout が急激に増加歌した場合に対応している。
【００２２】
図７には、図５に示したスロープ補償回路の動作を説明するための波形図が示されている。同図は、電圧変動検出部の電圧出力波形図が示されている。前記図６のような電圧差（Ａ）−（Ｂ）＝０の定常状態では、トランジスタＱ１１とＱ１２には同じ電流が流れており、それに対応して出力点（Ｄ）電圧は、２Ｖのような電圧に設定される。そして、前記出力電圧Ｖout の上昇によって、電圧差（Ａ）−（Ｂ）＞０の正電圧のときには、トランジスタＱ１１がオン状態にトランジスタＱ１２がオフ状態となり、トランジスタＱ２２に流れる電流がオフとなり、接続点（Ｃ）の電圧は高速に電圧ＶＲに立ち上がり、エミッタフォロワトランジスタＱ３１を通した出力電圧（Ｃ）は、約４．２Ｖのような電圧となる。その後上記電圧差（Ａ）−（Ｂ）の減少により出力電圧（Ｄ）は、定常時の２Ｖに向かって徐々に低下する。
【００２３】
前記出力電圧Ｖout の低下によって、電圧差（Ａ）−（Ｂ）＜０の負電圧のときには、トランジスタＱ１１がオフ状態にトランジスタＱ１２がオン状態となり、トランジスタＱ２２に流れる電流よってキャパシタＣ２１が放電されて接続点（Ｃ）の電圧は高速に低下して、エミッタフォロワトランジスタＱ３１を通した出力電圧（Ｃ）を、約０Ｖのように低下させる。その後上記電圧差（Ａ）−（Ｂ）の増加により出力電圧（Ｄ）は、定常時の２Ｖに向かって徐々に上昇する。上記出力電圧（Ｄ）は、電圧差（Ａ）−（Ｂ）が上記アンプのＧｍに抵抗Ｒ２４を乗じたＧｍ×Ｒ２４倍に増幅されたものとなる。
【００２４】
図８には、図５に示したスロープ補償回路の動作を説明するための波形図が示されている。図８（Ａ）は、前記のように前記出力電流Ｉout が急激に減少した場合に対応しており、アンプ出力大によりスロープ補償信号が大きくされる。図８（Ｂ）は、前記のように前記出力電流Ｉout が一定の定常状態の場合に対応しており、アンプ出力定常により一定のスロープ補償信号が生成される。図８（Ｃ）は、前記のように前記出力電流Ｉout が急激に増加した場合に対応しており、アンプ出力小によりスロープ補償信号が小さくされる。このようにスロープ補償信号の時間的な変化率を変化させることによりスイッチング電源装置の負荷変化に対して高速に応答できるようになる。
【００２５】
図９には、この発明に係るスイッチング電源の他の一実施例のブロック図が示されている。前記図１、図２のスイッチング電源では、電流制御モードのフルブリッジトポロジーによるものであるが、図９の実施例では単純な電圧モードＰＷＭＩＣ、ＶＲＭ（Ｖoltage  Ｒegulator  Ｍodule)用バックコンバータに適用されるものである。この実施例では、負荷電流変動を検出して、ＰＷＭのパルス幅を決めるための三角波のスロープを変調し、高速な負荷応答性を実現するものである。
【００２６】
前記同様に、負荷電流Ｉout の変動による出力電圧Ｖout の変動を前記図５で示したような電圧変動検出回路で検出し、それにより三角波発生回路のスロープ変調を行うようにする。例えば、負荷電流Ｉout が小→大に変化したときには、同図に点線で示したように三角波の立ち上がりスロープを緩やかにしてエラーアンプＥＡの出力信号ＥＯに到達する時間を長くしてＰＷＭ信号のパルス幅を大きくする。逆に、負荷電流Ｉout が大→小に変化したときには、同図に細線で示したように三角波の立ち上がりスロープを急峻にしてエラーアンプＥＡの出力信号ＥＯに到達する時間を短くしてＰＷＭ信号のパルス幅を小さくする。
【００２７】
上記のスイッチング電源は、図示しないけれども、入力入力電圧を高電位側スイッチ素を介してインダクタの一端から電流の供給を行う。インダクタの他端と回路の接地電位ＶＳＳとの間にはキャパシタを設けて平滑された出力電圧Ｖout を形成する。上記インダクタの一端と回路の接地電位ＶＳＳとの間には、上記スイッチ素子がオフ状態のときに上記インダクタの一端を接地電位ＶＳＳに電気的に接続するスイッチ素子が設けられる。上記出力電圧Ｖout が約３Ｖのような設定された電位に制御するために、図９に示したようなＰＷＭ制御回路が設けられる。つまり、エラーエンプＥＡの一方の入力（−）に上記出力電圧Ｖout （またはその分圧電圧）が供給され、他方の入力（＋）には基準電圧Ｖref が供給さて、その差電圧が電圧比較回路ＣＭＰの一方の入力（−）に供給され、他方の入力（＋）に三角波発生回路の出力で形成された前記スロープ変調された三角波が供給される。ＰＷＭ信号やＰＦＭ（パルス振幅変調）信号、ＰＤＭ（パルス密度変調）信号等を形成して上記スイッチング素子を制御して出力電圧Ｖout を制御する。
【００２８】
図１０には、この発明を説明するための特性図が示されている。同図（Ａ）は、前記図１３に示したようなスイッチング電源の特性図であり、同図（Ｂ）は、図２に示したような本発明に係るスイッチング電源の特性図である。この特性図においては、出力電流Ｉout が７．５Ａから１５Ａに増加し、１５Ａから７．５Ａに減少させた場合のそれぞれの出力電圧Ｖout の変動を示している。本願発明に係るスロープ補償回路を設けることにより、出力電圧Ｖout を変動を大幅に低減させることができる。
【００２９】
図１１には、上記図１０に示した出力電流Ｉout が７．５Ａから１５Ａに増加した場合の出力電圧Ｖout の変動を時間を拡大して示している。図１２には、上記図１０に示した出力電流Ｉout が１５Ａから７．５Ａに減少した場合の出力電圧Ｖout の変動を時間を拡大して示している。つまり、図１０に比べて、図１１及び図１２では、その時間軸を１０倍（２００us/div) から（２０us/div) に拡大して示している。ここで、ｕｓはμｓを表している。
【００３０】
以上説明したように出力電圧Ｖout の変動を微分型検出回路で検出し、スロープ補償信号ＳＬＰを急激に変化させる事で、メイントランスＴ１に電圧を印加する時間を急激に変化させる事ができる。メイントランスＴ１に電圧を印加する時間を急激に変化させる事で出力電圧Ｖout の過渡変動（低下、上昇）を抑え込むことが可能である。エラーアンプＥＡの出力ＥＯの変化を待たずにメイントランスＴ１に電圧を印加する時間を変えられるので、エラーアンプＥＡは、位相補償回路によって位相補償することにより定常時の安定性に向けたスピードに設定して定常安定性を確保しつつ、高速な負荷応答特性を実現することが可能となる。
【００３１】
上記図５のような微分型の電圧変動検出回路では、過渡期にしかキャパシタに電流が流れないから、例えば負荷に抵抗を直列に設けて、それに流れる電流に対応した電圧変化によって出力電圧Ｖout の変動を検出するものに比べて低損失回路とすることができる。
【００３２】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、電圧変動検出回路の具体的構成は、上記２つの時定数回路を用いるもの他、出力電圧が定常時に比べて変化した期間を検出するものであれば何であってもよい。この発明は、スイッチング電源に広く利用できる。
【図面の簡単な説明】
【００３３】
【図１】この発明に係るスロープ補償回路ＳＬＭＣの一実施例を示すブロック図である。
【図２】この発明に係るスイッチング電源の一実施例を示す概略ブロック図である。
【図３】この発明に係るスイッチング電源の動作の一例を説明するための波形図である。
【図４】この発明に係るスイッチング電源の動作の一例を説明するための波形図である。
【図５】この発明に係るスロープ補償回路の一実施例を示す回路図である。
【図６】図５に示したスロープ補償回路の動作を説明するための波形図である。
【図７】図５に示したスロープ補償回路の動作を説明するための波形図である。
【図８】図５に示したスロープ補償回路の動作を説明するための波形図である。
【図９】この発明に係るスイッチング電源の他の一実施例を示すブロック図である。
【図１０】この発明を説明するための特性図である。
【図１１】図１０に示した出力電流Ｉout が７．５Ａから１５Ａに増加した場合の出力電圧Ｖout の変動を時間を拡大した特性図である。
【図１２】図１０に示した出力電流Ｉout が７．５Ａから１５Ａに増加した場合の出力電圧Ｖout の変動を時間を拡大した特性図である。
【図１３】この発明に先立って検討された＋４８Ｖ入力で３．３Ｖ出力の絶縁型ＤＣ／ＤＣコンバータのブロック図である。
【図１４】図１３のＤＣ／ＤＣコンバータの動作を説明するためのタイミング図である。
【図１５】図１３のＤＣ／ＤＣコンバータの負荷電流小→大変化時の過渡応答を説明するための波形図である。
【図１６】図１３のＤＣ／ＤＣコンバータの負荷電流大→小変化時の過渡応答を説明するための波形図である。
【符号の説明】
【００３４】
ＡＤＤ…加算回路、ＥＡ…エラーアンプ、ＣＭＰ…コンパレータ、ＳＬＭＣ…スロープ補償回路、ＣＴ…カレントトランス、Ｔ１…メイントランス、Ｌ１，Ｌ２…チョークコイル、ＣＢ，Ｃ１〜Ｃ４２…キャパシタ、Ｒ１〜Ｒ４２…抵抗、ＰＷＭＧ…ＰＷＭ変調回路。
【図１】
2005269807.tif 000003
【図２】
2005269807.tif 000004
【図３】
2005269807.tif 000005
【図４】
2005269807.tif 000006
【図５】
2005269807.tif 000007
【図６】
2005269807.tif 000008
【図７】
2005269807.tif 000009
【図８】
2005269807.tif 000010
【図９】
2005269807.tif 000011
【図１０】
2005269807.tif 000012
【図１１】
2005269807.tif 000013
【図１２】
2005269807.tif 000014
【図１３】
2005269807.tif 000015
【図１４】
2005269807.tif 000016
【図１５】
2005269807.tif 000017
【図１６】
2005269807.tif 000018