(57)【要約】【課題】最小限の情報提供により使用状態が違反している素子を速やかに漏れなく検出する方法、及び検出装置を提供する。【解決手段】検出対象の回路を検出範囲を分ける回路分離素子を基準に少なくとも電源電位部と基準電位部とが含まれる単位回路に分離するステップ（Ｓ２）と、分離された前記単位回路ごとに使用状態違反の素子を検出するステップを備えた定格違反素子の検出方法であって、前記単位回路ごとの使用状態違反の素子の検出は、前記単位回路ごとに前記電源電位部と前記基準電位部の電位差を素子の印加電圧とみなして使用状態を計算する（Ｓ４）とともに、計算結果を素子の定格と比較する（Ｓ６）ことで行う。【選択図】図４
2005309815.tif 000002
【特許請求の範囲】
【請求項１】
検出対象の回路を検出範囲を分ける回路分離素子を基準に少なくとも電源電位部と基準電位部とが含まれる単位回路に分離するステップと、分離された前記単位回路ごとに使用状態違反の素子を検出するステップを備えた定格違反素子の検出方法であって、前記単位回路ごとの使用状態違反の素子の検出は、前記単位回路ごとに前記電源電位部と前記基準電位部の電位差を素子の印加電圧とみなして使用状態を計算するとともに、計算結果を素子の定格と比較することで行うことを特徴とする定格違反素子の検出方法。
【請求項２】
検出対象の回路を検出範囲を分ける回路分離素子を基準に少なくとも電源電位部と基準電位部とが含まれる単位回路に分離するステップと、分離された前記単位回路ごとに使用状態違反の素子を検出するステップを備えた定格違反素子の検出方法であって、前記単位回路ごとの使用状態違反の素子の検出は、前記単位回路ごとに任意の電圧値を設定し、設定された電圧値を素子の印加電圧とみなして使用状態を計算するとともに、計算結果を素子の定格と比較することで行うことを特徴とする定格違反素子の検出方法。
【請求項３】
請求項１または２に記載の定格違反素子の検出方法を実行する回路設計装置。
【請求項４】
請求項１または２に記載の定格違反素子の検出方法を実行するプログラム。
【請求項５】
請求項１または２に記載の定格違反素子の検出方法を実行するプログラムを格納した記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定格に違反する回路素子の検出方法に関する。
【背景技術】
【０００２】
従来、回路を構成する各素子が耐電圧値や耐電力値、耐電流値などの定格に違反しているか否かを検出するには、回路を構成する個々の素子に加わる電圧値を調査し、調査した電圧値と各素子の定格を比較する必要があった（例えば特許文献１を参照）。
【０００３】
図８は特許文献１における飽和・耐圧違反素子の検出方法を示した図である。図８に示す検出方法は、素子の飽和・耐圧電圧値条件１００と素子が用いられる回路図を示す回路図データ１０２、素子の端子電圧を解析した解析結果データ１０３から飽和・耐圧違反素子の検出を行い（１０４）、回路図１０５上に違反素子を表示する。
【０００４】
しかしながら、特許文献１に記載の飽和・耐圧違反素子の検出方法は、飽和・耐圧違反素子をディスプレイ上で回路図上に表示することで、検出時間を短縮し、検出漏れを抑制することを主な目的としたものであって、各素子が飽和・耐圧違反状態にあるか否かについては、従来通り、回路を構成する個々の素子に加わる電圧値を個々に調べる必要があった。
【０００５】
この点、回路全体に加わる最大電位と最小電位の差を各素子の印加電圧とみなすことで、各素子の実際の印加電圧を調べることなく素子の定格違反を調べることは可能であるが、この方法では、全回路内の最大電圧値を基準に耐電圧値や耐電力値、耐電流値を計算することになるため、実際の印加電圧には耐え得る素子が定格違反として検出される可能性が高くなり、検出の精度を欠くことになる。また、回路内の最大電圧値を基準にした電圧値や電力値、電流値に耐えることができる素子を用いた場合、不必要な回路価格の高騰を招くことになる。
【特許文献１】特開２０００−１３２５７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年、電気製品等の多機能化は回路の大規模化を招き、これに伴い、回路を構成する素子の数も激増している。従来のように、個々の素子の端子電圧を調査する定格違反素子の検出方法では、調査・入力する電圧値の数が多くなり、多大な労力がかかる上、入力の抜けが生じ、これに起因する不具合が発生する可能性がある。
【０００７】
また、回路内の最大電圧値を基準にした定格違反素子の検出方法では、検出の精度に欠ける。
【０００８】
本発明は上記課題を解決するものであり、最小限の情報提供により精度の高い定格違反素子の検出を行うことを目的としている。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明に係る定格違反素子の検出方法は、検出対象の回路を検出範囲を分ける回路分離素子を基準に少なくとも電源電位部と基準電位部とが含まれる単位回路に分離するステップと、分離された前記単位回路ごとに使用状態違反の素子を検出するステップを備えており、単位回路ごとの使用状態違反の素子の検出は、前記単位回路ごとに前記電源電位部と前記基準電位部の電位差を素子の印加電圧とみなして使用状態を計算するとともに、計算結果を素子の定格と比較することで行うことを特徴としている。
【００１０】
また、本発明に係る定格違反素子の検出方法は、検出対象の回路を検出範囲を分ける回路分離素子を基準に少なくとも電源電位部と基準電位部とが含まれる単位回路に分離するステップと、分離された前記単位回路ごとに使用状態違反の素子を検出するステップを備えており、単位回路ごとの使用状態違反の素子の検出は、前記単位回路ごとに任意の電圧値を設定し、設定された電圧値を素子の印加電圧とみなして使用状態を計算するとともに、計算結果を素子の定格と比較することで行うことを特徴としている。
【００１１】
これにより、検出対象の回路を単位回路に分離し、単位回路ごとに一定の電圧値を用いて素子の定格違反を検出することが可能になる。
【発明の効果】
【００１２】
本発明にかかる回路素子の定格違反検出方法によれば、検出を行う対象回路を構成する全ての素子に加わる電圧値を調査する必要が無くなり、電源電圧等最低限の情報入力で速やかに漏れなく定格違反素子を検出することが可能となる。
【００１３】
また、単位回路ごとに適切な電圧値を基準にした定格違反素子の検出を行うため、精度の高い違反素子の検出が可能になる。
【発明を実施するための最良の形態】
【００１４】
（実施の形態１）
図１は本発明の実施の形態１における定格違反素子の検出方法を実行する対象回路の構成を示した一例である。
【００１５】
図１において、素子１は電気回路を構成する最小部品単位であって、電源電位２または３およびＧＮＤ電位４に接続されている。素子１の種類は回路の使用目的によって異なり、例えば、抵抗、コンデンサ、トランジスタ、ダイオード、ＩＣ等一般的な電子部品が用いられる。
【００１６】
回路分離素子５は本実施の形態１においてはコンデンサであり、端子に接続される回路を違反検出する別々の単位回路６、７として分離する働きを持つ。他にも、端子の一方に接続された単位回路の電源電位が、他方の端子に接続された単位回路に電源の影響を及ぼすことのない素子であれば、コンデンサ以外の電子部品を利用することも可能である。例えば、フォトカプラやリレー、トランス等であってもよい。
【００１７】
本実施の形態１においては、単位回路６、７内には少なくとも電源電位２または３とＧＮＤ電位４等の基準電位が含まれており、電源電位２、３は単位回路６、７に電源を供給している。なお、本実施の形態１では、ＧＮＤ電位４は全回路共通の基準電位となっている。
【００１８】
図４は本発明の実施の形態１における定格違反素子の検出方法を示したフローである。
【００１９】
以下、図１に例示した違反素子検出の対象回路がどのようなフローで使用状態違反検出されるかを図４に従って説明する。
【００２０】
まず、ステップＳ１では、違反素子検出の対象回路の情報が入力され、回路分離素子５を基にして単位回路６、７に分離される。この際、単位回路ごとに少なくとも電源電位２または３とＧＮＤ電位４が含まれるように分離が行われる。ステップＳ２では、ステップＳ１で得られた単位回路毎の回路情報からその単位回路内における最大電位と最小電位の値が抜き出され、両者の差が最大電位差として求められる。本実施の形態１では、電源電位が最大電位であり、ＧＮＤ電位が最小電位である。
【００２１】
次に、ステップＳ３ではＳ２で用いた単位回路ごとの回路情報を用いて単位回路を各素子１点ずつに分解し、違反検出の対象となる素子の特定を行うとともに、その素子が電圧素子であるのか、そうでないのかを判断する。
【００２２】
ステップＳ３で素子が電圧素子であると判断された場合、ステップＳ５に移る。
【００２３】
ステップＳ５では、その素子の耐電圧値と、ステップＳ２で計算した最大電位差の比較を行い、最大電位差が素子の耐電圧値を超えていない場合はステップＳ７に移り、超えている場合はステップＳ８に移る。
【００２４】
ステップＳ７では、違反検出の対象となった素子が合格であることを記録し、その素子の使用状態の検出処理は終了する。一方、ステップＳ８では、違反検出の対象となった素子が不合格であることを使用者に知らせるとともに、より耐電圧値の大きい素子に変更することが使用者に促される。この場合、使用者に不合格を知らせたり、素子の変更を促したりする方法はどのようなものであっても良い。例えば、回路図上に違反素子を赤や黄色等に着色したり、回路図上で違反素子を点滅表示させたり、素子の違反状態（定格違反の種類や程度）等、何らかの文字表示や音声信号を発する等が考えられるが、使用者に注意を喚起するための表示であれば、これらに限定されるものではない。
【００２５】
ステップＳ８で部品の交換が行われると、回路情報が変更され、再度ステップＳ３に移行して上記処理が繰り返される。
【００２６】
次に、ステップＳ３において電圧素子でないと判断された場合を説明する。この場合、ステップＳ４に移る。
【００２７】
ステップＳ４では、Ｓ２で計算した最大電位差が、違反検出の対象となった素子に印加されていることとして、その素子に流れる電流が計算される。具体的には、違反検出の対象となった素子が電流素子の場合は最大電位差から電流値が計算され、電力素子の場合は最大電位差と電流値を乗じて電力値が計算される。
【００２８】
ステップＳ６では、ステップＳ４で得られた計算値と、違反検出対象となった素子の定格値が比較される。ステップＳ６においてステップＳ４からの計算値が定格を超えていない場合はＳ７に移り、超えている場合はステップＳ８に移る。
【００２９】
ステップＳ７では、ステップＳ３で素子が電圧素子であると判断された場合と同様に、違反検出の対象となった素子が合格であることを記録し、その素子の使用状態の検出処理は終了する。一方、ステップＳ８では、違反検出の対象となった素子が不合格であることを使用者に知らせるとともに、より耐電流値、耐電力値の大きい電子部品に変更することが使用者に促される。ステップＳ８で部品の交換が行われると、回路情報が変更され、再度ステップＳ３に移行して上記処理が繰り返される。
【００３０】
このように、ステップＳ１において、図１に記載の回路が単位回路６、７に分離され、それぞれの単位回路に含まれる素子の定格違反状態が単位回路内の最大電位差を基にステップＳ２以降で調査されることで、検出を行う対象回路を構成する全ての素子に加わる電圧値を調査する必要が無くなり、電源電圧等最低限の情報入力で速やかに漏れなく定格違反素子を検出することが可能となる。最大電位差は、単位回路内で時間的な遷移があった場合でも各素子への印加電圧となりうる最大の電位差として定義でき、使用状態違反を計算するには最適である。
【００３１】
また、単位回路ごとに適切な電圧値を基準にした定格違反素子の検出を行うため、精度の高い違反素子の検出が可能になる。仮に、回路分離素子５が無い場合、電源電位２よりも電源電位３の電位のほうが大きければ電源電位３とＧＮＤ電位４の電位差を基に素子の定格との比較が行われ、違反検出の精度が落ちてしまう。しかし、回路分離素子５により、単位回路に分離することで、単位回路に供給される電源ごとに最適な電位差を得ることができ、精度よく使用状態違反を検出することが可能となる。
【００３２】
以上、本実施の形態１では、定格違反を検出する対象の回路として、図１の回路を例示したが、対象となる回路は他の態様であっても構わない。また、基準電位としてＧＮＤ電位を用いたが、基準電位は他の電源電位であってもよい。この場合、両電源電位を含む単位で回路は単位回路に分離され、両電源電位の差が最大電位差として違反検出に用いられる。さらに、本実施の形態１では、ＧＮＤ電位４が全回路共通の基準電位となっている場合を例示したが、単位回路ごとに別々にＧＮＤ電位が設けられていてもよい。また、基準電位となるＧＮＤ電位や電源電位は単位回路内に複数設けられていてもよい。この場合、単位回路内に存在する複数のＧＮＤ電位や電源電位の中で、最も高い電位を最大電位として、最も低い電位を最小電位として最大電位差を計算する。例えば、図２に示すように、基準電位としてＧＮＤ電位が単位回路内に複数存在していても良い。この場合、ＧＮＤ電位４、８は基準電位として同じ値（０Ｖ）であり、この値と最大電位の差が計算される。また、図３のように、基準電位として電源電位が複数存在していても良い。この場合、単位回路内に存在する電源電位の中で、最も高い電源電位を最大電位として、最も低い電源電位を最小電位として最大電位差が計算される。
【００３３】
図５に本発明の他の実施の形態を示す。図５では、ステップＳ９で、単位回路ごとに任意の電位が設定される。すなわち、単位回路内の最大電位を上回る、または最小電位を下回る電位を設定することが可能である。この場合、最大電位と最小電位のいずれか一方のみを設定可能としても良いし、両方を設定可能としても良い。ステップＳ２では、単位回路内の最大電位と最小電位の差が最大電位差として求められる。ステップＳ３で違反検出の対象となった素子が電圧素子と判断された場合、ステップＳ５では、その素子の耐電圧値と、ステップＳ２で計算した最大電位差が比較される。ステップＳ３で違反検出の対象となった素子が電流素子、または電力素子と判断された場合、ステップＳ４では、Ｓ２で計算した最大電位差が、違反検出の対象となった素子に印加されていることとして、その素子に流れる電流値、電圧値が計算され、この計算値と耐電流値、耐電力値が比較される。その他のステップは上述したものと同じであるため、説明は省略する。
【００３４】
このように、単位回路での違反検出に用いる電位を任意に設定可能とすることで、単位回路内の最大電位を上回る、または最小電位を下回る電位を入力することができる。これにより電源電位やＧＮＤ電位に関係なく、過渡的な状態をも考慮した素子使用状態違反の計算が可能となる。例えば、他の単位回路からの影響等により、瞬間的に、または継続的に最大電位差を超える電圧が単位回路に印加される場合、これを予測した電位を設定し、この設定値を基に定格違反素子の検出を行うことが可能となる。
【００３５】
さらに、本実施の形態１では、定格に違反する素子を検出する方法を図を用いて説明したが、上記方法を実現するための各手順をコンピュータで利用可能な言語により記述することでプログラム化することも可能である。さらに、このようなプログラムをＣＤ−ＲＯＭやＦＤＤ等の記録媒体に格納しても良い。これにより、どのようなコンピュータであっても上記手順を実行することが可能になり、定格違反素子の検出をさまざまな機器で実行することが可能になる。また、上記方法は、回路設計をコンピュータ上で行うためのソフトウェアの一部として搭載することも可能である。これにより、回路設計と使用状態違反の検出を同一ソフト上で実現することが可能となる。
【００３６】
（実施の形態２）
図６は、本発明の実施の形態２における定格違反素子の検出方法を実現するための装置の構成を示したブロック図である。本実施の形態２における定格違反素子の検出装置は、実施の形態１で説明した定格違反素子の検出方法を実行するよう構成されている。
【００３７】
本実施の形態２でも、実施の形態１で説明した図１の回路図を定格違反素子の検出対象として用いる。図１の各要素は、実施の形態１で説明したものと同じであるため説明を省略する。
【００３８】
図６において、３１は回路図データ記憶手段であり、図１の回路図を表した配線ネットデータ３４が配線ネットデータ入力手段４４から入力される。また、回路図データ記憶手段３１には、素子データ入力手段４５から図１の配線図を構成する各素子の種類に関する素子データ３５と、電位入力手段３２から入力された回路の基本情報である電源電位２または３およびＧＮＤ電位４の電位情報４６、定格情報入力手段４３から入力された素子の定格情報４７が記憶される。
【００３９】
単位回路分離手段３６は、回路図データ記憶手段３１に記憶された回路図データ４８を用いて、定格違反素子の検出対象となっている図１の回路図を単位回路に分離する。この分離は、回路分離素子５を基準に、少なくとも、電源電位およびＧＮＤ電位を含むように行われる。最大電位差計算手段３７は、電位情報４６を用いて、単位回路内の電源電位２または３のいずれか一方とＧＮＤ電位４の差を計算し、これを単位回路内の最大電位差として定格判断手段３８に送信する。定格判断手段３８は、最大電位差と各素子の定格情報４７から単位回路内の各素子の使用状態が定格に違反していないか否かを判断する。具体的には、実施の形態１で説明したのと同様の判断が行われる。
【００４０】
定格判断手段３８は、各素子に定格を超える電圧値、または電力値、電流値が印加されていると判断した場合、不合格情報を使用状態結果表示手段３９に送信する。
【００４１】
使用状態結果表示手段３９は、定格判断手段３８から受取った不合格情報を基に、不合格を表示するためのデータを作成し、合成手段４１に送信する。不合格を表示するためのデータとしては、例えば、回路図上に違反素子を赤や黄色等に着色したり、回路図上で違反素子を点滅表示させたり、素子の違反状態（定格違反の種類や程度）等、何らかの文字表示や音声信号を発する等が考えられるが、検出を行う使用者に注意を喚起するための表示であれば、これらに限定されるものではなく、どのような表示を行うものであっても良い。
【００４２】
回路図表示手段４０は、回路図データ記憶手段３１から配線ネットデータ３４と素子データ３５を含む回路図データ４８を受信し、ディスプレイ装置４２上に表示するための回路図表示データを加工する。
【００４３】
合成手段４１は、回路図表示手段４０が加工した回路図表示データと、使用状態結果表示手段３９から受信した不合格を表示するためのデータを合成し、最終の表示画像データを作成、表示画像データをディスプレイ装置４２に送信し、ディスプレイ装置４２は表示画像データをディスプレイ画面上に表示する。
【００４４】
このように、図１に記載の回路を単位回路６、７に分離し、それぞれの単位回路に含まれる素子の定格違反状態が単位回路内の最大電位差を基に調査されることで、検出を行う対象回路を構成する全ての素子に加わる電圧値を調査する必要が無くなり、電源電圧等最低限の情報入力で速やかに漏れなく定格違反素子を検出することが可能となる。
【００４５】
また、単位回路ごとに適切な電圧値を基準にした定格違反素子の検出を行うため、精度の高い違反素子の検出が可能になる。
【００４６】
さらに、本実施の形態２で説明した定格違反素子の検出装置によれば、ディスプレイ装置４２上に、定格違反素子が明示されるため、使用者は一目で違反素子を把握することが可能になる。
【００４７】
以上、本実施の形態２では、定格違反を検出する対象の回路として、図１の回路を例示したが、対象となる回路は他の態様であっても構わない点は実施の形態１の場合と同様である。また、基準電位としてＧＮＤ電位を用いたが、基準電位は他の電源電位であってもよい点も実施の形態１の場合と同様である。さらに、本実施の形態１では、ＧＮＤ電位４が全回路共通の基準電位となっている場合を例示したが、単位回路ごとに別々にＧＮＤ電位が設けられていてもよい。
【００４８】
図７に本発明の他の実施の形態を示す。図７では、任意電位入力手段３３において単位回路ごとに任意の電位が設定される。これにより、単位回路内の最大電位を上回る、または最小電位を下回る電位を設定することが可能である。この場合、最大電位と最小電位のいずれか一方のみを設定可能としても良いし、両方を設定可能としても良い。設定された電位は、回路図データ記憶手段３１に電位情報４６として記憶される。その他の構成は上述したものと同じであるため、説明は省略する。
【００４９】
このように、単位回路での違反検出に用いる電位を任意に設定可能とすることで、単位回路内の最大電位を上回る、または最小電位を下回る電位を入力することができる。これにより電源電位やＧＮＤ電位に関係なく、過渡的な状態をも考慮した素子使用状態違反の計算が可能となる。例えば、他の単位回路からの影響等により、瞬間的に、または継続的に最大電位差を超える電圧が単位回路に印加される場合、これを予測した電位を設定し、この設定値を基に定格違反素子の検出を行うことが可能となる。
【００５０】
なお、本実施の形態では、定格情報判断手段３８が不合格と判断した場合に不合格情報を使用状態結果表示手段３９に送信する例を挙げたが、定格情報判断手段３８が、検出の対象となっている素子が定格に違反しないと判断した場合に、合格情報を使用状態結果表示手段３９に送信してもよい。この場合、回路ディスプレイ装置４２上には定格に違反していない素子が明示されることになる。この場合も、明示する方法は使用者に合格を伝えることができるものであれば、色や音、文字表示等、どのようなものであっても良い。
【産業上の利用可能性】
【００５１】
以上のように、本発明による定格違反素子の検出方法は、電気回路内の部品の使用状態違反を検出するのに最適であり、設計された電気回路の品質確保のためのシステムとして有用である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態１における検出対象を示した回路図
【図２】本発明の実施の形態１における検出対象を示した回路図
【図３】本発明の実施の形態１における検出対象を示した回路図
【図４】本発明の実施の形態１における検出方法を示したフローチャート
【図５】本発明の実施の形態１における検出方法を示したフローチャート
【図６】本発明の実施の形態２における装置の構成を示したブロック図
【図７】本発明の実施の形態２における装置の構成を示したブロック図
【図８】従来例の構成を示したブロック図
【符号の説明】
【００５３】
１    素子
２    電源電位
３    電源電位
４    ＧＮＤ電位
５    回路分離素子
６    単位回路
７    単位回路
８    ＧＮＤ電位
３１    回路図データ記憶手段
３２    電位入力手段
３３    任意電位入力手段
３４    配線ネットデータ
３５    素子データ
３６    単位回路分離手段
３７    最大電位差計算手段
３８    定格判断手段
３９    使用状態結果表示手段
４０    回路図表示手段
４１    合成手段
４２    ディスプレイ装置
４３    定格情報入力手段
４４    配線ネットデータ入力手段
４５    素子データ入力手段
４６    電位情報
４７    定格情報
４８    回路図データ
１００    素子の飽和・耐圧電圧値条件
１０２    回路図データ
１０３    解析結果データ
１０４    飽和・耐圧違反素子の検出ステップ
１０５    回路図
【図１】
2005309815.tif 000003
【図２】
2005309815.tif 000004
【図３】
2005309815.tif 000005
【図４】
2005309815.tif 000006
【図５】
2005309815.tif 000007
【図６】
2005309815.tif 000008
【図７】
2005309815.tif 000009
【図８】
2005309815.tif 000010