(57)【要約】【課題】低消費電力化及び動作の高速化を図ったバイポーラトランジスタ及びその製造方法を提供する。【解決手段】  バイポーラトランジスタのコレクタ領域とベース領域との接合面に、ベース領域に含有させた不純物がコレクタ領域に拡散するのを抑制するための拡散抑制層を設けることとした。また、この拡散抑制層に、ベース領域に含有させた不純物とは逆導電型の半導体層を形成するための不純物を含有させた。  また、ベース領域に含有させる不純物とは逆導電型半導体層を形成するための不純物を含有させたシリコン層をコレクタ領域の表面に形成した後に、このシリコン層の表面にベース領域を形成することによりバイポーラトランジスタを製造した。また、シリコン層及びベース領域は、エピタキシャル成長により形成した。【選択図】図１
2005166753.tif 000002
【特許請求の範囲】
【請求項１】
コレクタ領域とベース領域との接合面に、前記ベース領域に含有させた不純物が前記コレクタ領域に拡散するのを抑制するための拡散抑制層を設けたことを特徴とするバイポーラトランジスタ。
【請求項２】
前記拡散抑制層は、前記ベース領域に含有させた不純物とは逆導電型の半導体層を形成するための不純物を含有させたことを特徴とする請求項１に記載のバイポーラトランジスタ。
【請求項３】
ベース領域に含有させる不純物とは逆導電型の半導体層を形成するための不純物を含有させたシリコン層をコレクタ領域の表面に形成した後に、このシリコン層の表面にベース領域を形成することを特徴とするバイポーラトランジスタの製造方法。
【請求項４】
前記シリコン層及びベース領域は、エピタキシャル成長により形成することを特徴とする請求項３に記載のバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラトランジスタ及びその製造方法に関するものである。
【背景技術】
【０００２】
近年の電子機器の低消費電力化や高速化に伴って、低消費電力で高速動作可能なバイポーラトランジスタが使用されるようになってきている。
【０００３】
このような低消費電力で高速動作可能なバイポーラトランジスタとしては、SiGe(シリコンゲルマニウム)混晶層によってベース領域を形成したSiGeHBT（シリコンゲルマニウム・ヘテロ接合型バイポーラトランジスタ）が知られている。
【０００４】
このSiGeHBT100は、図16に示すように、半導体基板101の内部にN型の埋め込み領域102を形成し、この埋め込み領域102の上部にN型のコレクタ領域103を形成し、このコレクタ領域103の上部にP型のベース領域104を積層するとともに、このベース領域104の上部にN型のエミッタ領域105を積層していた。
【０００５】
そして、N型のコレクタ領域103は、エピタキシャル成長させたシリコン中にN型の不純物であるリンを注入することによって形成しており、一方、P型のベース領域104は、N型のコレクタ領域103の表面でエピタキシャル成長させたシリコン中にP型の不純物であるボロンを注入することによって形成していた。
【０００６】
このように、従来のSiGeHBT100では、N型の不純物を含有させたコレクタ領域103の表面にP型の不純物を含有させたベース領域104を直接積層させた構造としていた（たとえば、特許文献１参照。）。
【特許文献１】特開２００２−２８９８３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、上記従来のSiGeHBTにあっては、N型の不純物を含有させたコレクタ領域の表面にP型の不純物を含有させたベース領域を直接積層させた構造となっていたために、SiGeHBTをより一層低消費電力で高速動作させることが困難となってきた。
【０００８】
なぜならば、SiGeHBTにおいては、理想的にはコレクタ領域とベース領域との接合面にPN結合を形成することが望ましいのだが、上記従来のSiGeHBTのようにＮ型の不純物を含有させたコレクタ領域の表面にP型の不純物を含有させたベース領域を直接積層させた場合には、SiGeHBTの製造途中でベース領域に含有させたP型の不純物がコレクタ領域の内部にまで拡散してしまい、コレクタ領域の比較的深い位置でPN接合が形成されることになり、その結果、SiGeHBTのコレクタ−ベース間での寄生容量や寄生抵抗が増大して、SiGeHBTの消費電力が増大してしまうとともに、SiGeHBTの動作速度が低減してしまうからである。
【課題を解決するための手段】
【０００９】
そこで、請求項１に係る本発明では、コレクタ領域とベース領域との接合面に、前記ベース領域に含有させた不純物が前記コレクタ領域に拡散するのを抑制するための拡散抑制層を設けることにした。
【００１０】
また、請求項２に係る本発明では、前記請求項１に係る本発明において、前記拡散抑制層は、前記ベース領域に含有させた不純物とは逆導電型の半導体層を形成するための不純物を含有させることにした。
【００１１】
また、請求項３に係る本発明では、ベース領域に含有させる不純物とは逆導電型の半導体層を形成するための不純物を含有させたシリコン層をコレクタ領域の表面に形成した後に、このシリコン層の表面にベース領域を形成することにした。
【００１２】
また、請求項４に係る本発明では、前記請求項３に係る本発明において、前記シリコン層及びベース領域は、エピタキシャル成長により形成することにした。
【発明の効果】
【００１３】
そして、本発明では、以下に記載する効果を奏する。
【００１４】
すなわち、請求項１に係る本発明では、コレクタ領域とベース領域との接合面に、ベース領域に含有させた不純物がコレクタ領域に拡散するのを抑制するための拡散抑制層を設けているため、この拡散抑制層の作用によってベース領域に含有させた不純物がコレクタ領域に拡散してしまうのを抑制することができるので、コレクタ領域の比較的浅い位置でPN接合を形成することができ、コレクタ−ベース間での寄生容量や寄生抵抗を低減させることができ、その結果、バイポーラトランジスタの低消費電力化及び高速化を図ることができる。
【００１５】
また、請求項２に係る本発明では、ベース領域に含有させた不純物とは逆導電型の半導体層を形成するための不純物を含有させた拡散抑制層を形成しているため、簡単な構造でありながらベース領域に含有させた不純物がコレクタ領域に拡散してしまうのをより一層抑制することができる。
【００１６】
また、請求項３に係る本発明では、ベース領域に含有させる不純物とは逆導電型の半導体層を形成するための不純物を含有させたシリコン層をコレクタ領域の表面に形成した後に、このシリコン層の表面にベース領域を形成することにしているため、ベース領域に含有させる不純物とは逆型の不純物を含有させたシリコン層の作用によってベース領域に含有させた不純物がコレクタ領域に拡散してしまうのを抑制することができるので、コレクタ領域の比較的浅い位置でPN接合を形成することができ、コレクタ−ベース間での寄生容量や寄生抵抗を低減させることができ、その結果、消費電力を低減させるとともに動作速度を増大させたバイポーラトランジスタを製造することができる。
【００１７】
また、請求項４に係る本発明では、シリコン層及びベース領域をエピタキシャル成長により形成することにしているため、エピタキシャル成長させたシリコン層の表面でベース領域をエピタキシャル成長させることができるので、ベース領域の結晶構造を良好なものとすることができ、ベース抵抗を低減させることができ、動作速度を増大させたバイポーラトランジスタを製造することができる。
【発明を実施するための最良の形態】
【００１８】
本発明に係るバイポーラトランジスタは、コレクタ領域とベース領域との接合面に、ベース領域に含有させた不純物がコレクタ領域に拡散するのを抑制するための拡散抑制層を設け、この拡散抑制層の作用によってベース領域に含有させた不純物がコレクタ領域に拡散してしまうのを抑制することによって、コレクタ領域の比較的浅い位置でPN接合を形成させて、コレクタ−ベース間での寄生容量や寄生抵抗を低減させ、バイポーラトランジスタの低消費電力化及び高速化を図るようにしている。
【００１９】
また、拡散抑制層に、ベース領域に含有させた不純物とは逆導電型の半導体層を形成するための不純物を含有させることによって簡単な構造でありながらベース領域に含有させた不純物がコレクタ領域に拡散してしまうのをより一層抑制するようにしている。
【００２０】
また、本発明に係るバイポーラトランジスタの製造方法は、ベース領域に含有させる不純物とは逆導電型の半導体層を形成するための不純物を含有させたシリコン層をコレクタ領域の表面に形成した後に、このシリコン層の表面にベース領域を形成することにより、ベース領域に含有させる不純物とは逆導電型の半導体層を形成するための不純物を含有させたシリコン層の作用によってベース領域に含有させた不純物がコレクタ領域に拡散してしまうのを抑制し、コレクタ領域の比較的浅い位置でPN接合を形成して、コレクタ−ベース間での寄生容量や寄生抵抗を低減させることによって低消費電力化及び動作の高速化を図ったバイポーラトランジスタを製造することができるようにしている。
【００２１】
更に、エピタキシャル成長させたシリコン層の表面でベース領域をエピタキシャル成長させることによりベース領域の結晶構造を良好なものとし、ベース抵抗を低減させることによって動作速度を増大させたバイポーラトランジスタを製造することができるようにしている。
【００２２】
以下に、本発明に係るバイポーラトランジスタの製造方法についてSiGeHBTを例に取り図面を参照しながら具体的に説明する。
【００２３】
SiGeHBT1は、図1及び図2に示すように、P型の半導体基板2に選択的にN型の埋め込み領域3を形成し、その後、P型の半導体基板2及び埋め込み領域3の上部前面にN型のコレクタ層4を形成する。
【００２４】
このコレクタ層4は、エピタキシャル成長させたシリコン中にN型不純物であるリンを注入することによって形成する。
【００２５】
次に、コレクタ層4の表面に第1の酸化膜(SiO2)5を形成し、同第1の酸化膜5の表面に減圧プラズマCVD法によって窒化膜(Si3N4)6を形成する。
【００２６】
次に、図3に示すように、窒化膜6の表面にレジスト膜7を形成し、同レジスト膜7を用いたエッチングにより窒化膜6及び第1の酸化膜5の所定位置を除去し、更にコレクタ層4を所定の深さまでエッチングにより除去する。
【００２７】
次に、レジスト膜7を硫酸と過酸化水素水との混合液により除去した後、コレクタ層4の表面に第2の酸化膜8を形成し、その後、第2の酸化膜8の表面に、コレクタ引き出し部10の形成位置に開口部を有するレジスト膜9を形成し、同レジスト膜9の開口部からコレクタ層4へコレクタ引き出し部10を形成するためのN型のリンイオンを注入する(図4,5参照)。
【００２８】
このときのイオン注入は、P型の半導体基板2内部のN型の埋め込み領域3に達するエネルギーとドーズ量をもって行う。
【００２９】
次に、図5に示すように、レジスト膜9を除去した後、上部全面にTEOS(テトラエトキシラン)を用いたCVD(化学的気相成長)法によるTEOS酸化膜(図示略)を形成する。その後、熱処理を行うことによりコレクタ引き出し部10に注入したリンイオンを熱拡散させた後、TEOS酸化膜の表面をRIE(Reactive Ion Etching)法によって平坦化させると共に、コレクタ層4とコレクタ引き出し部10の表面を露出させる。
【００３０】
次に、図6に示すように、上部全面に第3の酸化膜11を形成した後、同第3の酸化膜11の表面に、開口部を有するレジスト膜31を形成し、同レジスト膜31の開口部からホウ素イオンを注入することにより素子分離領域13を形成し、その後、レジスト膜31を除去する。
【００３１】
このときのイオン注入は、素子分離領域13がP型の半導体基板2に達するエネルギーとドーズ量を持って行う。
【００３２】
次に、図7に示すように、第3の酸化膜11の表面に、開口部を有するレジスト膜32を形成し、このレジスト膜32を用いたエッチングにより第3の酸化膜11に開口部を形成することでコレクタ層4の表面を露出させ、その後レジスト膜32を除去する。
【００３３】
次に、図8に示すように、コレクタ層4の表面を露出させた部分に、選択エピタキシャル法を用いてSi Epi(シリコンエピタキシャル)層12を形成し、これらのコレクタ層4とSi Epi層12とでコレクタ領域35を構成する。
【００３４】
また、ここで形成するSi Epi層12にはN型不純物であるリンイオンを含有させており、このSi Epi層12に含有させた不純物濃度は、コレクタ層4内部の不純物濃度よりも高くなるようにしている。
【００３５】
次に、図9に示すように、Si Epi層12及び第3の酸化膜11の上部表面にSiGe Epi層(シリコン・ゲルマニウム混晶層をエピタキシャル成長させた層)33を形成した後、同SiGe Epi層33の表面の所定部分にレジスト膜34を形成する。
【００３６】
次に、同レジスト膜34を形成していない部分のSiGe Epi層33をドライエッチングにより除去することによってベース領域15を形成した後、レジスト膜34を除去する。
【００３７】
このとき形成するベース領域15は、下層部を多結晶のSiGe層により構成しており、上層部をP型不純物であるボロンを注入したSi層により構成した2層構造にしている(図10参照)。
【００３８】
次に、ベース領域15及び第3の酸化膜11の表面にTEOSを用いたCVD法により第4の酸化膜16を形成し、同第4の酸化膜16に熱処理を行うことによりこの第4の酸化膜16を緻密化させて膜質を向上させる。
【００３９】
その後、第4の酸化膜16の表面に、所定位置に開口部を有するレジスト膜17を形成し、同レジスト膜17を用いて第4の酸化膜16をドライエッチングにより除去してベース領域15の表面を露出させた後、レジスト膜17を硫酸過水を用いたアッシングにより剥離する(図10,11参照)。
【００４０】
次に、図11に示すように、BHF(バッファードフッサン)を用いて第4の酸化膜16及びベース領域15の表面を露出させた部分を清浄化した後、この表面に多結晶Si層18を形成する。
【００４１】
その後、多結晶Si層18の表面に、図示しないCaping膜としてTEOSを用いたCVD法により酸化膜を形成し、同酸化膜を介して多結晶Si層にエミッタ不純物となるAs(ヒ素)イオンを注入し、その後、Caping膜をウェットエッチングにより除去する。
【００４２】
次に、エミッタ領域19となる部分とベース引き出し部20となる部分の多結晶Si層18のみを残すようにパターニングしたレジスト膜21を形成し、同レジスト膜21を用いて多結晶Si層18をドライエッチングにより除去する。
【００４３】
次に、図12に示すように、ベース引き出し部20に開口部を有するレジスト膜22を形成し、同レジスト膜22を用いて多結晶Si層18及び第4の酸化膜16をドライエッチングにより除去することによってベース引き出し部20とエミッタ領域19とを形成する。
【００４４】
次に、ベース引き出し部20に、ベース引き出し抵抗を低減するための不純物としてBF(フッ化ホウ素)イオンを注入した後、レジスト膜22を除去し、その後、熱処理を行うことによってBFイオンを活性化させる。
【００４５】
次に、図13に示すように、コレクタ引き出し部10の形成位置に開口部を有するレジスト膜23を形成し、同レジスト膜23を用いて第3及び第4の酸化膜11,16をエッチングにより除去することによってコレクタ引き出し部10の表面を露出させ、その後、レジスト膜23を除去する。
【００４６】
次に、図14に示すように、エミッタ領域19、ベース引き出し部20、コレクタ引き出し部10の表面にコバルトをスパッタリング法により堆積させた後、熱処理を行いコバルトとシリコンを反応させてCoSi2(コバルトシリサイド)膜24を形成する。なお、このとき未反応のコバルトはウェットエッチングにより除去する。
【００４７】
次に、図15に示すように、上部全面を被覆する層間絶縁膜25を形成した後、同層間絶縁膜25の表面から各CoSi2膜24の表面まで達するコンタクトホール26を形成する。
【００４８】
最後に、図16に示すように各コンタクトホール26にタングステンを埋め込むことによりエミッタ電極27、ベース電極28、コレクタ電極29をそれぞれ形成した後、この表面に多層配線層30を形成して製造する。
【００４９】
このように本実施の形態に係るバイポーラトランジスタの製造方法では、コレクタ層4の表面にSi Epi層12を形成することによりコレクタ領域35を形成し、このコレクタ領域35の表面にベース領域15を形成している。
【００５０】
そして、コレクタ領域35を構成しているSi Epi層12は、ベース領域15に含有させるP型不純物とは逆導電型の半導体層を形成するためのN型不純物を高濃度に含有しており、拡散抑制層として機能している。
【００５１】
すなわち、コレクタ領域35の内部では、Si Epi層12の内部の不純物濃度の方がコレクタ層4の内部の不純物濃度よりも高くなっており、これによってベース領域15に含有させた不純物がコレクタ層4に拡散してしまうのを抑制するようにしている。
【００５２】
そのため、コレクタ領域35の比較的浅い位置でPN接合を形成することができ、コレクタ・ベース間での寄生容量や寄生抵抗を低減させることができ、その結果、バイポーラトランジスタ１の低消費電力化及び高速化を図ることができる。
【００５３】
また、Si Epi層12とベース領域15とは共にエピタキシャル成長により形成している。
【００５４】
すなわち、ステップカバレッジが良好でないコレクタ層4の表面に、Si Epi層12をエピタキシャル成長させることによって表面のステップカバレッジが良好なコレクタ領域35を形成し、このコレクタ領域35の表面にベース領域15をエピタキシャル成長させている。
【００５５】
そのため、ステップカバレッジが良好なコレクタ領域35の表面でベース領域15をエピタキシャル成長させることができるので、ベース領域15の結晶構造を良好なものとして、ベース抵抗を低減させることができ、低消費電力化及び動作の高速化を図ったバイポーラトランジスタを製造することができる。
【００５６】
また、ステップカバレッジが良好なコレクタ領域35の表面にベース領域15を形成した場合、ステップカバレッジが良好でないコレクタ層4の表面に直接ベース領域15を形成するよりも、ベース領域15との接合面積を縮小することができ、これによってもベース領域15に含有させた不純物がコレクタ層4に拡散することを抑制することができる。
【図面の簡単な説明】
【００５７】
【図１】本発明に係るバイポーラトランジスタを示す説明図である。
【図２】本発明に係るバイポーラトランジスタの製造工程を示す説明図である。
【図３】本発明に係るバイポーラトランジスタの製造工程を示す説明図である。
【図４】本発明に係るバイポーラトランジスタの製造工程を示す説明図である。
【図５】本発明に係るバイポーラトランジスタの製造工程を示す説明図である。
【図６】本発明に係るバイポーラトランジスタの製造工程を示す説明図である。
【図７】本発明に係るバイポーラトランジスタの製造工程を示す説明図である。
【図８】本発明に係るバイポーラトランジスタの製造工程を示す説明図である。
【図９】本発明に係るバイポーラトランジスタの製造工程を示す説明図である。
【図１０】本発明に係るバイポーラトランジスタの製造工程を示す説明図である。
【図１１】本発明に係るバイポーラトランジスタの製造工程を示す説明図である。
【図１２】本発明に係るバイポーラトランジスタの製造工程を示す説明図である。
【図１３】本発明に係るバイポーラトランジスタの製造工程を示す説明図である。
【図１４】本発明に係るバイポーラトランジスタの製造工程を示す説明図である。
【図１５】本発明に係るバイポーラトランジスタの製造工程を示す説明図である。
【図１６】従来のバイポーラトランジスタを示す説明図である。
【符号の説明】
【００５８】
１  SiGeHBT
２  P型の半導体基板
３  N型の埋め込み領域
４  コレクタ層
５  第1の酸化膜(SiO2)
６  窒化膜(Si3N4)
８  第2の酸化膜
１０  コレクタ引き出し部
１１  第3の酸化膜
１２  Si Epi層
１３  素子分離領域
１５  ベース領域
１６  第4の酸化膜
１８  多結晶Si層
１９  エミッタ領域
２０  ベース引き出し部
２４  CoSi2(コバルトシリサイド)膜
２５  層間絶縁膜
２６  コンタクトホール
２７  エミッタ電極
２８  ベース電極
２９  コレクタ電極
３０  多層配線層
３５  コレクタ領域
【図１】
2005166753.tif 000003
【図２】
2005166753.tif 000004
【図３】
2005166753.tif 000005
【図４】
2005166753.tif 000006
【図５】
2005166753.tif 000007
【図６】
2005166753.tif 000008
【図７】
2005166753.tif 000009
【図８】
2005166753.tif 000010
【図９】
2005166753.tif 000011
【図１０】
2005166753.tif 000012
【図１１】
2005166753.tif 000013
【図１２】
2005166753.tif 000014
【図１３】
2005166753.tif 000015
【図１４】
2005166753.tif 000016
【図１５】
2005166753.tif 000017
【図１６】
2005166753.tif 000018