(57)【要約】【課題】 デュエル同時パルスレーザ蒸着手法によるＳｉＣのｎ型及びｐ型半導体の結晶薄膜の作製方法及びその薄膜を提供する。【解決手段】  パルスレーザをターゲット物質に照射し、瞬間・パルス的に微粒子に分解・剥離させて、基板上にターゲット物質の薄膜を作製するパルスレーザアブレーション堆積（ＰＬＡＤ）手段を用いて、膜材料としてＳｉＣ焼結体、電子又はホールをドーピングするための添加材料としてＶ族の元素、又はＩＩＩ族の元素の単体か同元素を含む加工物のターゲットを使用し、これらを同時又は交互にアブレーションさせるか、又は該膜材料と該添加材料の両材料物質を混合したターゲットをアブレーションさせるデュエル同時パルスレーザ蒸着（デュエル同時ＰＬＡＤ）手法により、基板上に、ｎ型やｐ型半導体化したＳｉＣのエピタキシャル（単結晶）薄膜又は結晶性薄膜を作製することからなる薄膜の作製方法、及びその薄膜。【選択図】なし【特許請求の範囲】
【請求項１】
パルスレーザをターゲット物質に照射し、瞬間・パルス的にイオン、原子やクラスター等の微粒子に分解・剥離（アブレーション）させて、高温に温度制御した基板上にターゲット物質の薄膜を作製するパルスレーザアブレーション堆積（ＰＬＡＤ）手段を用いて、膜材料として、炭化ケイ素（ＳｉＣ）、又は炭素とケイ素の混合物のターゲットと、ドナー、又はアクセプターをドーピングするための添加材料として、Ｖ族元素又は、ＩＩＩ族元素を含むターゲットとを使用し、これらを同時又は交互にアブレーションさせるか、又は該膜材料と該添加材料の両材料物質を混合したターゲットをアブレーションさせるデュエル同時パルスレーザ蒸着（デュエル同時ＰＬＡＤ）手法により、基板上に、ｎ型、又はｐ型半導体化したＳｉＣのエピタキシャル（単結晶）薄膜、又は結晶性薄膜を作製することを特徴とするＳｉＣ半導体薄膜の作製方法。
【請求項２】
ドナー用の添加材料として、窒素、又は燐を含む化合物を用いることを特徴とする請求項１に記載のＳｉＣ半導体薄膜の作製方法。
【請求項３】
アクセプター用の添加材料として、アルミニューム（Ａｌ）、又はホウ素（Ｂ）を含む化合物を用いることを特徴とする請求項１に記載のＳｉＣ半導体薄膜の作製方法。
【請求項４】
ドナー用の添加材料として、窒素化ケイ素（Ｓｉ3 Ｎ4 ）、炭化窒素（Ｃ3 Ｎ4 ）、窒素化ゲルマニューム（Ｇｅ3 Ｎ2 、Ｇｅ3 Ｎ4 ）、又は燐、を用いることを特徴とする請求項１又は２に記載のＳｉＣ半導体薄膜の作製方法。
【請求項５】
アクセプター用の添加材料として、（１）炭化アルミニューム（Ａｌ4 Ｃ3 ）、ケイ素化アルミニューム（Ａｌ4 Ｓｉ3 ）、（２）炭化ホウ素（Ｂn Ｃ、ｎ＝１−６）、（３）金属Ａｌ、（４）Ｂ、又は、（５）ＳｉＣと、ＡｌないしはＢの単体と、あるいはＡｌ、もしくはＢの化合物と、を混合したターゲットを使用することを特徴とする請求項１又は３に記載のＳｉＣ半導体薄膜の作製方法。
【請求項６】
基板として、（１）サファイア、シリコン（Ｓｉ）、ＧａＮ、又はＳｉＣ自身の単結晶、（２）Ｓｉ、サファイア又はＧａＮの単結晶上に作製したＳｉＣのエピタキシャル薄膜あるいは結晶性薄膜、又は、（３）Ｓｉ又はサファイアの単結晶上に作製した窒化ガリウム（ＧａＮ）、窒化アルミニューム（ＡｌＮ）、窒化インジューム（ＩｎＮ）もしくはこれらのＩＩＩ族金属窒化物の混合物のエピタキシャル薄膜、を使用することを特徴とする請求項１から５のいずれかに記載のＳｉＣ半導体薄膜の作製方法。
【請求項７】
基板の結晶面として、（１）サファイア、六方晶（α）ＳｉＣ、又は六方晶ＧａＮもしくはＡｌＮの（０００１）面、（２）立方晶であるＳｉ、βＳｉＣ、又は立方晶ＧａＮの（１１１）面、（３）サファイアの（０００１）、Ｓｉもしくはフェライトの（１１１）面上に作製した、ＧａＮ、ＡｌＮ、ＩｎＮ薄膜、又はこれらＩＩＩ族金属窒化物の積層薄膜、もしくはＩＩＩ族金属窒化混合物薄膜の（０００１）面、（４）サファイア（０００１）面上に作製した、αＳｉＣの（０００１）面、又はβＳｉＣの（１１１）面、（５）サファイアのｃ面、ａ面、又はＲ面上のＺｎＯ緩衝層の上に作製したＧａＮ（０００１）面、（６）Ｓｉ上のアルミナの緩衝層の（０００１）面、又は、（７）石英ガラス基板の面、を使用することを特徴とする請求項１から６のいずれかに記載のＳｉＣ半導体薄膜の作製方法。
【請求項８】
請求項１から７のいずれかに記載の薄膜の作製方法により基板上に作製された、ｎ型、又はｐ型半導体化したＳｉＣのエピタキシャル薄膜又は結晶性薄膜。
【請求項９】
請求項８記載のｎ型とｐ型ＳｉＣ薄膜の間、又は他の半導体とを接合したことを特徴とするｐ−ｎ接合素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳｉＣのｎ型及びｐ型半導体の結晶薄膜の作製方法及び同法で作製された薄膜に関するものであり、更に詳しくは、ｎ型及びｐ型半導体化したＳｉＣのエピタキシャル薄膜と一軸配向及び多結晶等の結晶性薄膜（全体を結晶薄膜と称す）、更に、ｐ型とｎ型のＳｉＣの薄膜間素子、また、半導体化ＳｉＣ薄膜と他の半導体薄膜や基板との間のｐ−ｎ半導体接合素子の作製方法と、それにより得られる該薄膜、及び該薄膜と基板や他の薄膜との積層によるｐ−ｎ半導体接合素子に関するものである。本発明は、次世代のワイドギャップ半導体としてその実用化が期待されているＳｉＣのｎ型及びｐ型半導体の技術分野において、従来法のような超高温でのＣＶＤ法あるいはイオン注入や超高温後熱処理等の超高温プロセスを必要とせずに、比較的低温域においてＳｉＣのｎ型及びｐ型半導体を達成することが可能な新規なＳｉＣのｎ型及びｐ型半導体の結晶薄膜の作製方法等を提供するものであり、特に、ワイドバンドギャップ半導体のエレクトロニクスとオプトエレクトロニクスの基礎となるＳｉＣの半導体化結晶薄膜と、該ｎ型とｐ型化薄膜の相互及び他の半導体との積層薄膜と、それらを得るためのパルスレーザ蒸着成膜方法に関する新しい技術を提供するものとして有用である。
【背景技術】
【０００２】
ＳｉＣには、大別して２種類がある。立方晶系の結晶構造を持つ低温準安定型の３Ｃ−ＳｉＣ（βＳｉＣ）と、ＳｉとＣの層状配列の繰り返し周期の違いによりｃ軸長が異なる２Ｈ、４Ｈ、６Ｈ等の六方晶構造を持つ高温型ＳｉＣ（αＳｉＣ）等の多形（ポリタイプ）がある。αＳｉＣとβＳｉＣとは、それぞれ、２．９−３．３ｅＶと２．２ｅＶのバンド間エネルギー分離幅を持つ。後者は、前者に較べて小さいが、シリコン（Ｓｉ）の値１．１ｅＶと較べれば大きく、また、耐高電圧特性、熱伝導度や耐熱特性は、Ｓｉに較べて格段に高いので、共に次世代のワイドバンドギャップ半導体として期待されている。βからαへの転移温度は約１６００℃であるが、β、α共に分解・昇華する温度は高く、２０００−２７００℃以上である（明確な融点はない）。そのために、素子の基となるＳｉＣの単結晶作製には、種結晶への低圧昇華法（非特許文献１参照）か、有機シリコンと炭化水素の気相でのプラズマ分解堆積（ＣＶＤ）法（非特許文献２参照）が用いられるが、前者では２０００―２５００℃域、後者では１５００−１８００℃域の超高温プロセスを要する。その結果、また、他の元素の添加による半導体化の制御が難しいことなどにより、基板（ウエハ）が極めて高価となる。
【０００３】
更に、素子開発の際のＳｉＣのｐ型やｎ型半導体化には、高コストなイオン注入法（非特許文献３、４参照）、又は、膜原料にドーピング用の混合ガスを使ったＣＶＤ法（非特許文献５参照）が主に用いられている。後者では１６００℃域の超高温を要する。また、現在、素子化に主に使われる前者に関しては、室温域でのイオン注入法では、非晶質化が起こるので、それを再結晶するのに１６００−１８００℃域の超高温での後熱処理を行う他、レーザアニーリングの試みや、高温でのイオン注入法の試みがなされている（非特許文献６，７参照）。このように、単結晶作製に加えて、半導体化でも超高温プロセスを要するので、素子開発の障壁となっている。最近、パルスレーザアブレーション堆積（ＰＬＡＤ）方法によりＳｉＣのエピタキシャル薄膜がサファイア基板上に作製された（非特許文献８参照）。また、同ＰＬＡＤ法によりｐ型Ｓｉ（１１１）基板上にＳｉＣ薄膜を作製すると、基板と膜間でｐ−ｎ接合を示すという報告がある（非特許文献９参照）。しかし、これは、成膜時に自然に起きた格子欠陥に由来して少量の電子（ｎ型キャリアー）が発生したものであり、素子化にはｎ型に加え、より困難なｐ型化共々、高電気伝導率を持つ半導体化を意図的に達成できるドーピングの制御方法が必要である。以上のように、比較的低温でＳｉＣのエピタキシャル薄膜を作製すると同時に、ドーピングと活性化が達成され、超高温後処理等が不必要となるような、従来法よりも簡便な半導体化技術の開発が望まれている。
【０００４】
なお、基板としては、従来、ＳｉＣ自身（αＳｉＣ、βＳｉＣ）（非特許文献１−７参照）の他、六方晶系のサファイア（Ａｌ2 Ｏ3 ）（非特許文献８参照）、ＧａＮやＡｌＮ、及び立方晶系であるＳｉやβＳｉＣを用い（非特許文献９参照）、面としては、六方晶では（０００１）面、立方晶では（１００）や（１１１）面を用いてＳｉＣ結晶薄膜が作製されている。また、ＧａＮやＡｌＮ等のＩＩＩ族金属窒化物の上にはＳｉＣ薄膜を作製できること、更に、以下の薄膜上にはＧａＮを成膜可能であることが報告されているので、該薄膜を基板の代わりに用いることができる。フェライト（Ｆｅ2 Ｏ4 ）の（１１１）面（非特許文献１０参照）、サファイア（０００１）やＳｉ（１１１）面上のＡｌＮ、ＧａＮ、又はＩｎＮ薄膜、及びそれらの積層薄膜や、それら混合窒化物の（０００１）薄膜（非特許文献１１，１２参照）、αＳｉＣの（０００１）やβＳｉＣの（１１１）、Ｓｉ上のアルミナ（γ−Ａｌ2 Ｏ3 ）の（１１１）薄膜（非特許文献１３、１４参照）、又はサファイアのｃ、ａ及びＲ面あるいは立方晶系結晶の（１１１）面上のＺｎＯ（０００１）薄膜、更に、ＺｒＢ2 基板やＹＳＺ基板の他、溶融石英（非晶質）基板等の多くの基板や結晶面へのＧａＮ成膜の報告等がある（非特許文献１５，１６，１７参照）。
【０００５】
従って、従来と異なり超高温でのＣＶＤ法あるいはイオン注入や超高温後熱処理等の超高温プロセスを必要とせず、比較的低温域においてＳｉＣの成膜時に（ｉｎ−ｓｉｔｕに）半導体化用添加材料をドーピングし、かつ活性化させ得る簡便な半導体化技術を開発し、ＳｉＣ基板上にｎ型及びｐ型半導体薄膜を作製できることを実証すれば、ＳｉＣ薄膜の作製が可能なことが分かっている上記の各基板や薄膜上にｎ型及びｐ型ＳｉＣ半導体薄膜及びｐ−ｎ接合素子を作製できることになる。これにより、特に、高出力、高温、高電圧、高周波数デバイス等の次世代半導体素子が係わるエレクトロニクスやオプトニクス分野に新たな技術を提供できるようになることから、当技術分野においては、比較的低温域において上記ＳｉＣ半導体薄膜の成膜を可能とする新しい成膜技術の開発が強く要請されていた。
【０００６】
【非特許文献１】昇華法、４Ｈ，６ＨＳｉＣ基板、温度２０００−２３００℃E. N. Mokhov, M. G. Ramm, M. S. Ramm, et al, Materials Science Forum, Vol.433-436 (2003) 29.
【非特許文献２】ＣＶＤ法、4H-SiC基板  温度１５５０℃T. Tsuchida, I. Kamata, T. Jikimoto, T. Miyanagi, K. Izumi, Materials Science Forum, Vol.433-436 (2003) 131.
【非特許文献３】Ａｌイオン注入法，４Ｈ−ＳｉＣ基板、後熱処理温度１６００，１７４０℃A. J. Bauer, M. Rambach, L. Frey, et al, Materials Science Forum, Vol.433-436 (2003) 609.
【非特許文献４】Ｂ、Ｎ、Ａｌのイオン注入法計算，４ＨＳｉＣ基板M. S. Janson, J. Slotte, A. Yu. Kuznetsov, K. Saarien, A. Hallen, Materials Science Forum, Vol.433-436 (2003) 641.
【非特許文献５】半導体化ＣＶＤ法、ｎ−ＳｉＣ基板  原料ガスＰＨ３，Ｎ２，Ｃ３Ｈ８，ＳｉＨ４  Rongjun Wang, Ishwara B. Bhat, T. Paul Chow, Materials Science Forum, Vol.433-436 (2003) 145.
【非特許文献６】ＮとＡｌのイオン注入法，４ＨＳｉＣ基板、レーザアニーリングYasunori Tanaka, Hisao Tanoue, Kazuo Arai, Materials Science Forum, Vol.433-436 (2003) 605.
【非特許文献７】高温イオン注入（５００℃）＋１８００℃後熱処理根来佑樹、木本恒暢、松波弘之、第６４回応用物理学関係連合会  講演要旨集１ｐ−Ｂ−１４、（２００３）、Ｐ．３５３
【非特許文献８】ＰＬＡＤ法、ＳｉＣ／Ｓｉ  サファイアとＳｉ（１１１）基板H. Muto, T. Kusumori, Materials Science Forum, Vol.389-393 (2002) 371.
【非特許文献９】ＰＬＡＤ法，無添加ＳｉＣ膜／ｐ−Ｓｉ，ｐ型Ｓｉ基板上に格子欠陥由来のｎ−ＳｉＣ膜H. Muto, T. Asano, T. Kusumori, Materials Science Forum, Vol.433-436 (2003) 225.
【非特許文献１０】太田実雄、藤岡  洋、尾嶋正治、第５８回応用物理学関係連合会  講演要旨集  ３１ａ−Ｌ−７、（２００２）、Ｐ．４２１
【非特許文献１１】ＳｉＣ膜／基板（sapphire、AlN/Sapphire、GaN/AlN/Sapphire等）基板温度：１２００−１４００℃G. S. Sun, J. M. Li, M. C. Lou, S. R. Zhu, L. Ｗang, F. F. Zhang, L. Y. Lin, J. Crystal Growth, 227-118 (2001) 811-815
【非特許文献１２】ＡｌＮ  ａｎｄ  ＧａＮ薄膜／Ｓｉ（１１１）基板、plasma assisted MBE 法H. P. D. Shenk, G. D. Kipshidze, V. B. Lebedev, et al, J.Crystal Growth, 201-202 (1999) 359-364
【非特許文献１３】越智法彦、松浦由幸、大塚康二、桑原憲弘、角谷正友、福家俊郎、第５０回応用物理学関係連合会  講演要旨集  ２９ａ−Ｔ−１０、（２００３）、Ｐ．４１１
【非特許文献１４】原田昌史、永野孝幸、柴田典義、第５０回応用物理学関係連合会  講演要旨集  ２７ａ−Ｖ−２、（２００３）、Ｐ．３８２
【非特許文献１５】R. -F. Xiao, X. W. Sun, H. B. Liao, n. Cue and H. S. Kwok, J. Appl. Phys. 80, (1996) 4224
【非特許文献１６】岩谷素顕、飯田一喜、川島毅士、福井伸次、宮崎敦嗣、高浪俊、富田仁人、新田州吾、上山智、天野浩、赤崎勇、第５０回応用物理学関係連合会  講演要旨集  ２９ａ−Ｔ−４、（２００３）、Ｐ．４０９
【特許文献１７】本家尚志、伊藤真吾、太田実雄、藤岡洋、尾嶋正治、第５０回応用物理学関係連合会  講演要旨集  ２９ａ−Ｔ−７、（２００３）、Ｐ．４１０
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このような状況の中で、本発明者らは、上記従来技術に鑑みて、従来の方法である、ＳｉＣの単結晶基板への高温イオン注入法や、低温でのイオン注入と再結晶化熱処理プロセスの結合、更に、膜原料ガスにドーピング用ガスも同時に添加するＣＶＤ法等のような、高コストとなる１６００−２５００℃域の超高温プロセスを用いることなく、ＳｉＣのｎ型及びｐ型半導体化を達成することができる方法と同半導体薄膜を開発することを目標として、創意工夫と研究を積み重ねた結果、ＰＬＡＤ法を使い、膜用のＳｉＣターゲットと、添加材料用のＳｉ3 Ｎ4 、Ａｌ4 Ｃ3 、Ｂ4 Ｃ等のターゲットを同時ないし交互にアブレーションするか、あるいはＳｉＣとこれらの成分を含む混合ターゲットをアブレーションするデュエル同時パルスレーザ蒸着（デュエル同時ＰＬＡＤ）手法を用い、１０００−１１００℃域の高温に基板温度を制御した種々の単結晶等の基板上に電子やホール添加用の元素を含むＳｉＣ薄膜を成膜することにより所期の目的を達成し得ることを見いだし、本発明を完成するに至った。
本発明の目的は、前記従来の問題点を解決し、イオン注入と超高温後処理、又は有機金属化合物を用いる超高温ＣＶＤ等の方法を用いることなしに、ＳｉＣのｎ型及びｐ型半導体化エピタキシャル薄膜及び結晶性薄膜を得る方法と、本方法により得られる半導体薄膜及びｐ−ｎ薄膜素子を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するための本発明は、以下の技術的手段から構成される。
（１）パルスレーザをターゲット物質に照射し、瞬間・パルス的にイオン、原子やクラスター等の微粒子に分解・剥離（アブレーション）させて、高温に温度制御した基板上にターゲット物質の薄膜を作製するパルスレーザアブレーション堆積（ＰＬＡＤ）手段を用いて、膜材料として、炭化ケイ素（ＳｉＣ）、又は炭素とケイ素の混合物のターゲットと、ドナー、又はアクセプターをドーピングするための添加材料として、Ｖ族元素又は、ＩＩＩ族元素を含むターゲットとを使用し、これらを同時又は交互にアブレーションさせるか、又は該膜材料と該添加材料の両材料物質を混合したターゲットをアブレーションさせるデュエル同時パルスレーザ蒸着（デュエル同時ＰＬＡＤ）手法により、基板上に、ｎ型、又はｐ型半導体化したＳｉＣのエピタキシャル（単結晶）薄膜、又は結晶性薄膜を作製することを特徴とするＳｉＣ半導体薄膜の作製方法。
（２）ドナー用の添加材料として、窒素、又は燐を含む化合物を用いることを特徴とする前記（１）に記載のＳｉＣ半導体薄膜の作製方法。
（３）アクセプター用の添加材料として、アルミニューム（Ａｌ）、又はホウ素（Ｂ）を含む化合物を用いることを特徴とする前記（１）に記載のＳｉＣ半導体薄膜の作製方法。（４）ドナー用の添加材料として、窒素化ケイ素（Ｓｉ3 Ｎ4 ）、炭化窒素（Ｃ3 Ｎ4 ）、窒素化ゲルマニューム（Ｇｅ3 Ｎ2 、Ｇｅ3 Ｎ4 ）、又は燐、を用いることを特徴とする前記（１）又は（２）に記載のＳｉＣ半導体薄膜の作製方法。
（５）アクセプター用の添加材料として、１）炭化アルミニューム（Ａｌ4 Ｃ3 ）、ケイ素化アルミニューム（Ａｌ4 Ｓｉ3 ）、２）炭化ホウ素（Ｂn Ｃ、ｎ＝１−６）、３）金属Ａｌ、４）Ｂ、又は、５）ＳｉＣと、ＡｌないしはＢの単体と、あるいはＡｌ、もしくはＢの化合物と、を混合したターゲットを使用することを特徴とする前記（１）に記載のＳｉＣ半導体薄膜の作製方法。
（６）基板として、１）サファイア、シリコン（Ｓｉ）、ＧａＮ、又はＳｉＣ自身の単結晶、２）Ｓｉ、サファイア又はＧａＮの単結晶上に作製したＳｉＣのエピタキシャル薄膜あるいは結晶性薄膜、又は、３）Ｓｉ又はサファイアの単結晶上に作製した窒化ガリウム（ＧａＮ）、窒化アルミニューム（ＡｌＮ）、窒化インジューム（ＩｎＮ）もしくはこれらのＩＩＩ族金属窒化物の混合物のエピタキシャル薄膜、を使用することを特徴とする前記（１）から（５）のいずれかに記載のＳｉＣ半導体薄膜の作製方法。
（７）基板の結晶面として、１）サファイア、六方晶（α）ＳｉＣ、又は六方晶ＧａＮもしくはＡｌＮの（０００１）面、２）立方晶であるＳｉ、βＳｉＣ、又は立方晶ＧａＮの（１１１）面、３）サファイアの（０００１）、Ｓｉもしくはフェライトの（１１１）面上に作製した、ＧａＮ、ＡｌＮ、ＩｎＮ薄膜、又はこれらＩＩＩ族金属窒化物の積層薄膜、もしくはＩＩＩ族金属窒化混合物薄膜の（０００１）面、４）サファイア（０００１）面上に作製した、αＳｉＣの（０００１）面、又はβＳｉＣの（１１１）面、５）サファイアのｃ面、ａ面、又はＲ面上のＺｎＯ緩衝層の上に作製したＧａＮ（０００１）面、６）Ｓｉ上のアルミナの緩衝層の（０００１）面、又は、７）石英ガラス基板の面、を使用することを特徴とする前記（１）から（６）のいずれかに記載のＳｉＣ半導体薄膜の作製方法。
（８）前記（１）から（７）のいずれかに記載の薄膜の作製方法により基板上に作製された、ｎ型、又はｐ型半導体化したＳｉＣのエピタキシャル薄膜又は結晶性薄膜。
（９）前記（８）記載のｎ型とｐ型ＳｉＣ薄膜の間、又は他の半導体とを接合したことを特徴とするｐ−ｎ接合素子。
【０００９】
次ぎに、本発明について更に詳細に説明する。
本発明においては、デュエル同時ＰＬＡＤ手法により、サファイアやＳｉＣ等の単結晶基板上に、ｎ型及びｐ型のＳｉＣの単結晶薄膜とｐ−ｎ接合素子構造を作製する。まず、ＳｉＣターゲットと窒素を含む添加材料用ターゲットとを用いて、サファイアとｎ型ＳｉＣのｃ面単結晶基板上へのｎ型半導体化したＳｉＣ（ｎ−ＳｉＣと略記する）のエピタキシャル薄膜の作製と、薄膜のＸ線回折（ＸＲＤ）及び反射高速電子線回折（ＲＨＥＥＤ）と原子間力顕微鏡（ＡＦＭ）による解析結果、及び電気伝導率と電圧―電流（Ｖ−Ｉ）特性の測定から高伝導率のｎ型半導体薄膜の作製と、同薄膜−基板間にｎ／ｎ接合の作製がなされていることの実証、について説明する。続いて、ｐ型化に関しては、Ａｌ及びＢを含む添加材料用ターゲットとＡｌ金属ターゲットを用いての同様な実験によるｐ型半導体化したＳｉＣ（ｐ−ＳｉＣと略記する）のエピタキシャル薄膜の作製と、同薄膜−ｎ型６ＨＳｉＣ基板間にｐ／ｎ接合が作製されていることの実証、について述べる。これらを、図を用いて順次説明する。
【００１０】
図１に、デュエル同時ＰＬＡＤ手法の一例を示す。真空容器中に膜用と添加材料用の２つのターゲット（ターゲット１，２）を装着でき、外部から２つの別々のパルスレーザ（レーザ１，２）をパルス周波数ｆ、照射エネルギーＥの他、集光レンズ等の集光手段によりフルーエンスＦを変える等をして両ターゲットに照射することにより、ＳｉＣの成膜時に添加材料も同時にアブレーションさせ、かつその濃度を制御すると共に、基板の温度制御を行うことで成膜時に添加材料のドーピングと活性化ができる装置を構築して、用いた。なお、両ターゲットはモータ駆動によるターゲットの自転機構（１，２）付きの２つのターゲットホルダーに装着してあり、回転によりレーザで均一にアブレ−ションされる。また、基板はヒータ付きの基板ホルダーに装着し、その温度を制御する。
【００１１】
本発明におけるデュエル同時ＰＬＡＤ手法を用いた半導体化ＳｉＣの結晶薄膜の作製では、基板として、例えば、（１）サファイア、シリコン（Ｓｉ）、ＧａＮ、又はＳｉＣ自身の単結晶、（２）Ｓｉ、サファイア又はＧａＮの単結晶上に作製したＳｉＣのエピタキシャル薄膜あるいは結晶性薄膜、又は、（３）Ｓｉ又はサファイアの単結晶上に作製した窒化ガリウム（ＧａＮ）、窒化アルミニューム（ＡｌＮ）、窒化インジューム（ＩｎＮ）もしくはこれらのＩＩＩ族金属窒化物の混合物のエピタキシャル薄膜、を使用することができる。基板は、該結晶薄膜を作製できる基板であればよく、好適には、例えば、ｎ−６ＨＳｉＣとサファイアのｃ面が用いられる。外に、好適な例として、他のＳｉＣの多形や、Ｓｉ、ＧａＮ等の単結晶あるいはＳｉ上に作製したＡｌ2 Ｏ3 、サファイアやＳｉ上に作製したＧａＮ、ＡｌＮやＳｉＣ、等が例示されるが、コストと応用目的に必要なｐ型及びｎ型ＳｉＣの結晶性薄膜とそれらないしは他の半導体とのｐ−ｎ素子の品質に応じて使い分ければよく、それらの基板の種類に依らない。
【００１２】
また、基板の結晶面として、例えば、（１）サファイア、六方晶（α）ＳｉＣ、又は六方晶ＧａＮもしくはＡｌＮの（０００１）面、（２）立方晶であるＳｉ、βＳｉＣ、又は立方晶ＧａＮの（１１１）面、（３）サファイアの（０００１）、Ｓｉもしくはフェライトの（１１１）面上に作製した、ＧａＮ、ＡｌＮ、ＩｎＮ薄膜、又はこれらＩＩＩ族金属窒化物の積層薄膜、もしくはＩＩＩ族金属窒化混合物薄膜の（０００１）面、（４）サファイア（０００１）面上に作製した、αＳｉＣの（０００１）面、又はβＳｉＣの（１１１）面、（５）サファイアのｃ面、ａ面、又はＲ面上のＺｎＯ緩衝層の上に作製したＧａＮ（０００１）面、（６）Ｓｉ上のアルミナの緩衝層の（０００１）面、又は、（７）石英ガラス基板の面、を使用することができる。
【００１３】
また、ターゲットとしては、好適には、例えば、６ＨＳｉＣの焼結体が用いられるが、デュエル同時ＰＬＡＤ手法に必要なターゲットであればよい。即ち、ＳｉＣの素子に係わる膜の材料としては、当ＳｉＣ自身の他、ＳｉとＣの混合物、更に、それらに添加材料としてｎ型とｐ型半導体化用の元素や同元素の化合物を混合したターゲットであれば、いずれでもよく、それらの種類に依らない。
【００１４】
更に、ｎ型化に用いる電子ドーピング用ターゲットとして、好適には、例えば、Ｓｉ3 Ｎ4 が用いられるが、ｎ型化には、Ｖ族の元素ＮないしはＰを含めばよいので、外に、Ｃ3 Ｎ4 、又は窒素化ゲルマニューム（Ｇｅ3 Ｎ2 、Ｇｅ3 Ｎ4 ）あるいは燐等を用いることができる。他方、ＳｉＣのｐ型半導体化用ターゲットには、好適には、例えば、（１）Ａｌ4 Ｃ3 と、（２）炭化ホウ素Ｂ4 Ｃ、及び（３）金属Ａｌが用いられる。ホールドーピング材としては、ＩＩＩ族元素であるＡｌないしはＢを含めばよいので、Ａｌ4 Ｓｉ3 、他の炭化ホウ素（Ｂn Ｃ、ｎ＝１−６、≠４）、ケイ素化ホウ素（ＳｉＢk 、ｋ＝３，４，６）、又は金属ＡｌやＢ、等のターゲット、更に、ＳｉＣと、Ｂ又は上記のＡｌ金属と、あるいはＡｌ又はＢの化合物と、を混合したターゲット等を使用できる。
【００１５】
次に、本発明によるデュエル同時ＰＬＡＤ手法とｎ型及びｐ型半導体化ＳｉＣの（０００１）配向エピタキシャル薄膜及びｐ−ｎ接合構造に関する実施形態を図面により詳細に説明する。
デュエル同時ＰＬＡＤ手法の概略を示す図１において、膜用のＳｉＣターゲットと、添加材料用ターゲットとして、ｎ型化にＳｉ3 Ｎ4 等、ｐ型化にＡｌ4 Ｃ3 やＢ4 Ｃ又はＡｌ金属等を図１の真空容器中の２つのターゲットホルダーにセットしておき、６Ｈ等のαＳｉＣ又はサファイアの（０００１）基板、又はＳｉ（１１１）やβＳｉＣ（１１１）基板ないしＣ6 対称性を有する基板あるいは非晶質基板等をヒータ付きの基板ホルダーにセットしておけば、同基板上にｎ型やｐ型半導体化したＳｉＣエピタキシャル薄膜や結晶性薄膜を作製することができる。
【００１６】
該ＰＬＡＤ手法では、前述のように、真空容器中のＳｉＣ膜用と添加材料用のターゲット１と２の各々に、外部から光学窓を通して２つのパルスレーザ光（１，２）を集光照射して、同時に又は一定周期の比でターゲット物質をパルス的にアブレーションさせて、それを対向する位置にあり一定温度に制御されたヒータ付き基板ホルダー上に装着してある基板に衝突させて、その上にＳｉＣの半導体化薄膜を作製する。
【００１７】
本発明では、膜材料と添加材料をアブレーションさせるための２つのレーザ光として、例えば、２台のＮｄ：ＹＡＧパルスレーザ装置からの第４高調波（波長２６６ｎｍ）レーザが使用される。なお、レーザ光はＳｉＣと添加材料用のターゲット物質をアブレーションできればよいので、レーザの種類及び波長は問わない。但し、膜の品質はレーザ波長等に依存し、一般に、短波長レーザを使うほどターゲットの微細分解が起こり、基板上で上質な結晶薄膜が生成するが、目的や必要とする膜やその品質に依存してレーザを選択すればよい。図１に示すように、外部から２つのパルスレーザ光をレーザのｆとＥの他、レンズ等の集光手段によりフルーエンスＦを変えて両ターゲットに照射することにより、ＳｉＣの成膜時に添加材料も同時にアブレーションさせ、かつ濃度を制御し、更に、基板の温度を変える等のＰＬＡＤの条件を種々検討することで後熱処理なしにドーピングと活性化ができる。
【００１８】
該ＰＬＡＤ手法では、膜材料と添加材料の２つを同時又は交互にアブレーションできればよいので、２台のレーザ装置を用いる方法の他、一台のパルスレーザ装置から出たレーザをハーフミラーで２つのビームに分離して用いる方法や、パルスに同期して回転するミラーやプリズムを用いビーム方向を変えることにより２つのターゲットへ一定のパルス数の比だけ交互にレーザが当たるようする方法等が例示されるが、２ビームあればよいのでその方法は問わない。
【００１９】
本発明では、ディスク等の形状のターゲットをセットできる一個の回転機構付きのターゲットホルダーに、膜材料と添加材料が一定の比率になり、かつ該ホルダーにセットできる様に扇型ないし円弧状と狭い帯状等に切りそれらを合わせて一個のディスク状のターゲットを作りセットする等を行ったターゲットをセットするか、あるいは膜材料と添加材料を一定の割合で混合した１個のターゲットをセットし、一本の周期的パルスレーザ光を照射しアブレーション（広義のデュエル同時ＰＬＡＤ）することにより、膜材料に対する添加材の濃度を制御して成膜する方法等が例示されるが、膜材料と添加材料の両者が一定の割合でアブレーションされればよいので、その方法を問わない。該デュエル同時ＰＬＡＤ手法により、膜用のＳｉＣと添加材料用の２つのターゲットをアブレーションし、６Ｈ−ＳｉＣやサファイアのｃ面基板等の上に添加材料を含むＳｉＣを成膜するための実験を種々行うことにより、ｎ型やｐ型半導体化したＳｉＣのヘテロエピタキシャル薄膜とｐ−ｎ素子構造を作製することができる。
【発明の効果】
【００２０】
本発明により、（１）膜用のＳｉＣターゲットと電子又はホールのドーピング用の添加材料ターゲットを同時ないし交互にアブレーションさせる等の該デュエル同時ＰＬＡＤ手法を用いる方法により、種々の単結晶や非晶質の基板上にｎ型やｐ型半導体化したＳｉＣの結晶性薄膜、及びそれらのｐ−ｎ接合や、他のｐ型やｎ型基板や半導体薄膜とのｐ−ｎ接合の作製が可能となる、（２）また、本発明では、電子やホールのドーピング用の添加材料である窒素Ｎや燐、又はＡｌやＢをＳｉＣの成膜時にｉｎ−ｓｉｔｕで添加し、かつ活性化できるので、従来のイオン注入法等のように再結晶及びドーパントを活性化するための成膜後の超高温熱処理等の行程を必要とする問題もブレークスルーできる、（３）また、本発明では、種々の多くの基板や他のエピタキシャル薄膜上への成膜が可能であるので、ＳｉＣに関わる高温や高出力及び高周波数素等のエレクトロニクスやオプトロニクス分野における電子素子化が可能となる、等の効果が奏される。
【発明を実施するための最良の形態】
【００２１】
次に、実施例に基づいて本発明を具体的に説明するが本発明は、以下の実施例によって何ら限定されるものではない。
【実施例】
【００２２】
実施例１、２
本実施例では、ｎ型ＳｉＣ基板に加えて、作製した膜のみの電気特性を調べるために絶縁体であるサファイア基板もセットして、同時に両基板上へ同一条件で作製したｎ型ＳｉＣ薄膜の事例に関して説明する。サファイア上の膜（実施例１）については、ＸＲＤ及びＲＨＥＥＤとＡＦＭの測定により良好な結晶性のエピタキシャル薄膜の生成と、電気伝導率測定からｉｎ−ｓｉｔｕドーピングにより高伝導率の半導体薄膜が作製されることの証明について説明する。次いで、実施例２として、同時に（従って、同一のデュエル同時ＰＬＡＤ条件で）ｎ型ＳｉＣ基板上に作製したＳｉＣ薄膜について、膜と基板間のＶ−Ｉ特性の測定からｎ−ｎ結合であること、即ち、該ＰＬＡＤ法によりｎ型ＳｉＣヘテロエピタキシャル薄膜が作製されることの実証について説明する。
【００２３】
デュエル同時ＰＬＡＤ手法によるｎ−ＳｉＣ薄膜の作製では、膜用ターゲットに６ＨＳｉＣ焼結体を、添加材料用ターゲットにＳｉ3 Ｎ4 焼結体を用い、基板にサファイアとｎ６Ｈ−ＳｉＣの（０００１）単結晶を使用した。成膜条件は、以下のようである。基板温度Ｔs ＝１１００℃、真空下（無負荷圧：３ｘ１０-7Ｔｏｒｒ、加熱時：３ｘ１０-6Ｔｏｒｒ）で成膜した。レーザ条件はＳｉＣターゲットに対しては、周波数ｆ＝５Ｈｚ、レーザエネルギーＥ＝４０ｍＪ／パルス、フルーエンスＦ＝１Ｊ／ｃｍ2 ／パルスである。他方、添加材料用ターゲットに対しては、ｆ＝２Ｈｚ、Ｅ＝２０ｍＪ／パルスに設定し、添加材料であるＳｉ3 Ｎ4 の分解量がＳｉＣの２−３％になるようにフルーエンスをＦ＝０．６−１．５Ｊ／ｃｍ2 ／パルスの範囲で調整した。これらの条件は、ある程度好適な値であるが各因子の好適値は他方のターゲットも含めてお互いに他の因子に関連しており、Ｔs 、ｆを変えた時にはＥやＦの好適値はある程度変わる。本発明は、当該実施例と条件によって何ら制限されるものではないが、実施例を順次にあげ、各薄膜の作製、結晶性、及びＶ−Ｉ特性等について説明する。
【００２４】
まず、サファイア上に作製した薄膜（実施例１）については、基板温度Ｔs を９００−１１００℃の範囲で変えて成膜したところ、各膜は図２（ａ）−（ｃ）に示すＲＨＥＥＤ像が観測された。ＲＨＥＥＤは膜の結晶の逆格子像を表しており、多結晶膜では結晶の方向に依らないリング状のパターン、単結晶性の膜では膜面の平坦性の優劣に依存して縦線状のストリークと呼ばれるパターンや、縦線中にドット（点）を含むパターンを与える。ストリーク間の間隔から膜の面内の結晶の格子定数と配向、縦のドット間の間隔から膜の垂直方向の格子定数、従って、結晶の種類が分かる。ＳｉＣの場合は、多形の種類を判定できる。
【００２５】
Ｔs ＝９５０℃で作製した膜では、リング状のパターン（図２（ａ））を与えたことから多結晶性ＳｉＣ薄膜が生成し、１０００℃以上（図２（ｂ）、（ｃ））では、ストリークパターンを示すことから、エピタキシャル薄膜が成長することが分かる。なお、９００℃以下では結晶とならず、非晶質性のＳｉＣ系薄膜が生成した。なお、図２（ｂ）の１０００℃では、低温準安定型の３Ｃ−ＳｉＣが生成した。更に、図２（ｃ）の１１００℃では、最も高温で生成する高温安定型の６Ｈ−ＳｉＣのエピタキシャル薄膜が生成していることが分かったので、以下この基板温度で成膜した。しかし、ここでは、デュエル同時ＰＬＡＤ法による半導体化が目的であり、ＳｉＣの多形の種類や、単結晶及び多結晶等の膜質に関しては、使用目的の薄膜や素子に合わせて条件を設定し成膜すればよく、当該実施例の条件に制約されるものではない。
【００２６】
図３に、一例として、ＳｉＣターゲットのみをアブレーションしてサファイアｃ面上に作製した無添加（ノンドープ）のＳｉＣ薄膜のＡＦＭ画像ａ）と、ｎ型化用添加材であるＳｉ3 Ｎ4 ターゲットを用いたデュエル同時ＰＬＡＤ手法により作製したＳｉＣ薄膜（ｎ型化薄膜）のＡＦＭ画像ｂ）の比較を示す。後者では、膜表面がサブナノメートル次元の極めて高い平坦性を持つことが分かる。表面の荒さを比較すると、ＲＭＳ値でそれぞれ１．１９ｎｍと０．５８ｎｍであった。膜全体の結晶の配向性の尺度であり、小さいほど高配向性を表しているＸ線回折ピークのロッキングカーブの半値幅も１．２°と１．３°であり、共に小さな値を与えた。従って、ｎ型化したＳｉＣ薄膜は無添加の場合と同程度の結晶配向性を持ち、表面に関しては、より平坦な高品質結晶薄膜が作製されていることを示している。更に、電気伝導率は、無添加ＳｉＣ膜が０．０１／Ω・ｃｍであったのに対し、添加した膜では約６００倍の高い値５．６／Ω・ｃｍを示し、当該デュエルＰＬＡＤ手法により高伝導率を持つ半導体薄膜が作製可能となることが分かった。
【００２７】
実施例２
更に、Ｓｉ3 Ｎ4 添加用ターゲットを用いてサファイア上と同時に、従って、同一のデュエル同時ＰＬＡＤ条件で、ｎ６Ｈ−ＳｉＣのｃ面上に作製したＳｉＣ薄膜について、膜と基板間で測定したＶ−Ｉ特性を、図４中において、点線で示す。なお、膜と基板共に端子付け用の電極には銀ペーストを用いた。バイアス電圧の正負に対して直線的に変化している。このことは、膜と基板共に電極と間でオーミック接続がとれていること、更に、ＳｉＣ膜とｎ−ＳｉＣ基板間はｎ−ｎ接合であること、即ち、Ｓｉ3 Ｎ4 添加材料ターゲットからの窒素（Ｎ）ドーピングにより膜はｎ型半導体化されたＳｉＣ薄膜であることを実証している。
【００２８】
実施例３、４、５
次に、実施例３，４，５として、ｐ型化用の添加材料ターゲットとして、（３）Ａｌ4 Ｃ3 と、（４）Ｂ4 Ｃ及び、（５）Ａｌ金属を用いたデュエル同時ＰＬＡＤ手法により、サファイアのｃ面上に作製したＳｉＣ薄膜と、ｎ６Ｈ−ＳｉＣのｃ面上に作製したＳｉＣ薄膜について説明する。
まず、上記の（３）−（５）の添加材料用ターゲットを用いてサファイア基板上に作製したｐ型化薄膜のＡＦＭ像を図５−３）から５）に示す。画像を較べると、４）、５）、共に、また、特に、４）では、凹凸が大きいのに対し、３）は極めて平滑であることが分かる。膜表面の平滑度を求めたところ、ＲＭＳ値で、４）２．１、５）２．８ｎｍであるのに対し、３）では１．０３ｎｍであった。更に、ＳｉＣ（０００ｎ）Ｘ線回折線のロッキングカーブの半値幅は、膜４）１．８９°、５）１．７８°に対して、３）では１．２８°であり、無添加のＳｉＣ薄膜の値１．２°に近い。以上の結果は、（３）Ａｌ4 Ｃ3 添加材料ターゲットより作製した膜３）が最も結晶性も膜面の平滑性が良好であること、次に、（５）Ａｌ金属、（４）Ｂ4 Ｃを用いて作製した膜の順に結晶性等が低いことが分かる。
【００２９】
なお、電気伝導率の値は、膜３）で１．９／Ω・ｃｍ、４）は０．４５／Ω・ｃｍ、５）は０．２８／Ω・ｃｍであり、無添加ＳｉＣ膜の約２００倍、４５倍及び３０倍の高い値を持つ半導体特性を示した。この結果から、電子伝導かホール伝導かは判定できないが、下記のように、デュエル同時ＰＬＡＤ法によりサファイア上と同時にｎ６Ｈ−ＳｉＣ基板上に作製したＳｉＣ薄膜の結果から、ｐ型半導体化されていることが実証された。
【００３０】
実施例３
以下に、ｐ型化用添加材料ターゲットとして、（３）Ａｌ4 Ｃ3 と、（４）Ｂ4 Ｃ及び、（５）Ａｌ金属を用いてｎ６Ｈ−ＳｉＣのｃ面上に作製したＳｉＣ薄膜について説明する。図４中の実線の曲線は、（３）Ａｌ4 Ｃ3 を用いて作製したＳｉＣ薄膜について、膜とｎ６Ｈ−ＳｉＣ基板間で測定したＶ−Ｉ特性を示す。正負のバイアス電圧に対して非対称な（かつ非線形な）挙動、特に、負のバイアスに対して（この膜では−６Ｖ当たりまで）漏洩電流が小さく、正バイアス方向で急速に電流が立ち上がる挙動、即ち、ｐ−ｎ接合に特徴的なダイオード特性を示している（なお、点線は、前述のように、ｎ型化用ターゲットＳｉ3 Ｎ4 を用いて作製したｎ−ＳｉＣ膜のｎ−ｎ接合の挙動である）。この結果は、ターゲット（３）を用いたデュエル同時ＰＬＡＤ手法によりｐ型半導体化ＳｉＣエピタキシャル薄膜が作製されたことを明確に実証している。
【００３１】
実施例４、５
次に、図６と７中の実線の曲線は、添加材料用のターゲット（４）Ｂ4 Ｃと（５）Ａｌ金属を用いてｎ６Ｈ−ＳｉＣ基板上に作製したＳｉＣ薄膜について、膜と基板の間で測定したＶ−Ｉ特性を示す。両者共に、上記の（３）Ａｌ4 Ｃ3 を用いて作製した薄膜の場合と類似して、正負のバイアス電圧に対して非対称な挙動、即ち、ダイオード特性を示している。しかし、（３）の場合よりダイオード特性が良くないのは、前述のように、これらの薄膜の結晶性が膜３）より劣るので、格子欠陥由来の易動電子（ｎキャリアー）が発生し、ホールと相殺するためにｐ−ｎ接合特性が劣っているためであると推論される。
より高特性化のためには、更に、ＰＬＡＤ条件を好適化する必要がある。しかし、いずれにしても、以上の結果は、当該デュエル同時ＰＬＡＤ手法が、膜用のＳｉＣターゲットと添加材料用のターゲットを用いて成膜時に半導体化ドーパントをｉｎ−ｓｉｔｕに添加すると共に、後処理なしｎ型とｐ型半導体化やｐ−ｎ接合構造を作製できることを実証している。
【産業上の利用可能性】
【００３２】
以上詳述したように、本発明は、ＳｉＣのｎ型及びｐ型半導体の結晶薄膜の作製方法及び同方法で作製した薄膜に係わるものであり、本発明により、膜用のＳｉＣターゲットと電子又はホールのドーピング用の添加材料ターゲットを同時ないし交互にアブレーションさせる等の該デュエル同時ＰＬＡＤ手法を用いる方法により、種々の単結晶や非晶質の基板上にｎ型やｐ型半導体化したＳｉＣの結晶性薄膜、及びそれらのｐ−ｎ接合や、他のｐ型やｎ型基板や半導体薄膜とのｐ−ｎ接合の作製が可能となる。また、本発明では、電子やホールのドーピング用の添加材料である窒素Ｎや燐、又はＡｌやＢをＳｉＣの成膜時にｉｎ−ｓｉｔｕで添加し、かつ活性化できるので、従来のイオン注入法等のように再結晶及びドーパントを活性化するための成膜後の超高温熱処理等の行程を必要とする問題もブレークスルーできる。また、本発明では、種々の多くの基板や他のエピタキシャル薄膜上への成膜が可能であるので、ＳｉＣに関わる高温や高出力及び高周波数素等のエレクトロニクスやオプトロニクス分野における電子素子化が可能となる。
【図面の簡単な説明】
【００３３】
【図１】基板上にＳｉＣの半導体化結晶薄膜を作製するための、ＳｉＣ膜用と添加材料用の２つのターゲットを２本のパルスレーザ光で同時にアブレーションさせるデュエル同時ＰＬＡＤ手法による成膜の一方法を示す概略図である。
【図２】ｎ−６ＨＳｉＣのｃ面上に、基板温度、（ａ）９５０℃、（ｂ）１０００℃、（ｃ）１１００℃で作製したｎ型ＳｉＣ薄膜について測定したＲＨＥＥＤパターンを示す。
【図３】サファイアｃ面上に作製した、ａ）無添加のＳｉＣ薄膜と、ｂ）Ｓｉ3 Ｎ4 添加材料用ターゲットを用いたデュエル同時ＰＬＡＤ手法により作製したＳｉＣ薄膜のＡＦＭ画像を示す。
【図４】点線と実線は各々、ｎ型とｐ型化添加材料ターゲットＳｉ3 Ｎ4 とＡｌ4 Ｃ3 を用いたデュエル同時ＰＬＡＤ手法によりｎ６Ｈ−ＳｉＣのｃ面上に作製したＳｉＣ薄膜について、膜と基板間で測定したＶ−Ｉ特性を示す。
【図５】ｐ型化用添加材料ターゲット、３）Ａｌ4 Ｃ3 と、４）Ｂ4 Ｃ、及び５）金属Ａｌを用いたデュエル同時ＰＬＡＤ手法により、サファイアのｃ面上に作製したＳｉＣ薄膜のＡＦＭ像を示す。
【図６】実線はｐ型化用添加材料ターゲットＢ4 Ｃを用いてｎ６Ｈ−ＳｉＣ基板上に作製したＳｉＣ薄膜について、膜と基板間で測定したＶ−Ｉ特性を示す。
【図７】実線はｐ型化用添加材料ターゲット金属Ａｌを用いてｎ６Ｈ−ＳｉＣ基板上に作製したＳｉＣ薄膜について、膜と基板間で測定したＶ−Ｉ特性を示す。
【図１】
2005285964.tif 000002
【図２】
2005285964.tif 000003
【図３】
2005285964.tif 000004
【図４】
2005285964.tif 000005
【図５】
2005285964.tif 000006
【図６】
2005285964.tif 000007
【図７】
2005285964.tif 000008