(57)【要約】【課題】  入力電圧に一定電圧を加算した電圧を出力することを可能とするチャージポンプ方式の昇圧回路を提供する。【解決手段】  電源からの入力電圧Ｖｉｎが入力されると共に昇圧用クロック信号ＣＬＫＡが入力され、入力電圧Ｖｉｎを所定の出力電圧Ｖｏｕｔに昇圧する昇圧部２と、この昇圧部２の出力電圧Ｖｏｕｔを抵抗分割し分割電圧Ｖｍを生成する第１の電圧分割回路５と、この第１の分割回路５の電圧出力からグラウンド電位に接続した定電流源６と、電源からの入力電圧Ｖｉｎを抵抗分割して制御電圧Ｖｃｏｎを生成する第２の電圧分割回路７と、分割電圧Ｖｍと前記制御電圧Ｖｃｏｎとを比較してその結果を出力する比較部４と、この比較部４からの出力信号Ｖｃ及び動作用クロック信号ＣＬＫ１が入力され、昇圧用クロック信号ＣＬＫＡを昇圧部２に供給する昇圧制御部３とを有する。【選択図】  図１
2005073437.tif 000002
【特許請求の範囲】
【請求項１】
電源からの入力電圧及び昇圧用クロック信号が入力され、該入力電圧を所定の出力電圧に昇圧する昇圧部と、
前記昇圧部の出力電圧を抵抗分割し分割電圧を生成する第１の電圧分割回路と、
前記第１の分割回路の電圧出力とグラウンド電位との間に接続した定電流源と、
電源からの入力電圧を抵抗分割して制御電圧を生成する第２の電圧分割回路と、
前記分割電圧と前記制御電圧とを比較してその結果を出力する比較部と、
前記比較部からの出力信号及び動作用クロック信号が入力され、昇圧用クロック信号を該昇圧部に供給する昇圧制御部と
を備えた昇圧回路。
【請求項２】
電源からの入力電圧及び昇圧用クロック信号が入力され、該入力電圧を所定の出力電圧に昇圧する昇圧部と、
前記昇圧部の出力電圧を抵抗分割し分割電圧を生成する第１の電圧分割回路と、
電源からの入力電圧を抵抗分割して制御電圧を生成する第２の電圧分割回路と、
前記第２の分割回路の電圧出力で生成した制御電圧出力と電源からの入力電圧との間に接続した定電流源と、
前記分割電圧と前記制御電圧とを比較してその結果を出力する比較部と、
前記比較部からの出力信号及び動作用クロック信号が入力され、昇圧用クロック信号を該昇圧部に供給する昇圧制御部と
を備えた
昇圧回路。
【請求項３】
前記比較部の比較結果として「制御電圧＞分割電圧」という結果が得られると、前記昇圧制御部が昇圧用クロック信号を前記昇圧部に供給することを開始し、前記比較部の比較結果として「制御電圧＜分割電圧」という結果が得られると、前記昇圧制御部が昇圧用クロック信号を前記昇圧部に供給することを停止する
請求項１または請求項２に記載の昇圧回路。
【請求項４】
前記比較部の比較結果として「制御電圧＜分割電圧」という結果が得られると、前記昇圧制御部が昇圧用クロック信号を前記昇圧部に供給することを開始し、前記比較部の比較結果として「制御電圧＞分割電圧」という結果が得られると、前記昇圧制御部が昇圧用クロック信号を前記昇圧部に供給することを停止する
請求項１または請求項２に記載の昇圧回路。
【請求項５】
電源からの入力電圧および動作用クロック信号を入力とし、該入力電圧を所定の出力電圧に昇圧する請求項１から請求項４のうちの一つに記載の昇圧回路と、
前記昇圧回路と接続されドライブ駆動信号を入力とし前記出力電圧を電源電圧として使用しブリッジ駆動信号を出力するドライブ回路と、
前記ドライブ回路と接続され前記ブリッジ駆動信号を入力とし前記電源からの入力電圧をブリッジ回路電圧として使用するブリッジ回路と
を備えたブリッジドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧に一定電圧を加算した電圧を出力することを可能とする、チャージポンプ方式の昇圧回路、およびそれを用いたブリッジドライバに関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータやオーディオプレーヤ、ビデオプレーヤなどのデータ読み込み、書き込みにＣＤ、ＤＶＤ等の光ディスク装置が多く用いられている。光ディスクの回転駆動および光ピックアップ装置駆動には三相ブラシレスモータやブラシ付きモータ、ステッピングモータが用いられることが一般的であり、光ディスク装置の消費電力の大半を占める。
【０００３】
デスクトップパーソナルコンピュータを例に挙げると、モータ駆動に用いられるモータ駆動用ＬＳＩの制御回路電圧は５ボルト、モータ電源電圧は１２ボルトであることが多い。モータ駆動用ＬＳＩの出力段構成はＮチャネルＭＯＳトランジスタのトーテムポール型接続が一般的である。したがって、モータ駆動用ＬＳＩの出力段ハイサイドトランジスタを駆動するドライブ回路電圧にはモータ電源電圧よりも高い電源電圧が必要である。一方、一般にＭＯＳトランジスタの酸化膜破壊は３ＭＶ／ｃｍ程度で起こるので、例えばゲート酸化膜厚が２００μｍのとき、デバイスのゲート−ソース間耐圧は６ボルト程度に規定される。ドライブ回路電圧が高すぎるとデバイスのゲート−ソース間耐圧を超え、デバイスが破壊したり劣化したりする。
【０００４】
例を挙げると、上記ゲート酸化膜厚のＭＯＳトランジスタで出力段を構成するモータ駆動用ＬＳＩにおいて、モータ電源電圧が１２ボルトのとき、出力段ＭＯＳトランジスタのオン抵抗が低く安定した領域で使用し、かつデバイスのゲート−ソース間耐圧を超えないようにするためには、ドライブ回路電圧として１７ボルト程度が必要である。このため、一般的にモータ駆動用ＬＳＩの多くにドライブ回路電圧供給のためにチャージポンプ方式の昇圧回路が多く用いられる。
【０００５】
モータ電源電圧一定のもとでドライブ回路電圧が低下すると、出力段ハイサイドトランジスタのゲート−ソース間電圧が低下することにより、出力オン抵抗が増加し、モータ駆動電流が減少するので駆動効率は低下する。また、ドライブ回路電圧が増加すると、出力段ハイサイドトランジスタのゲート電位が増加してデバイスのゲート−ソース間耐圧を越える場合、デバイスが劣化したり破壊したりするおそれがある。
【０００６】
このため、モータ電源電圧の変動に応じてドライブ回路電圧の変化させる必要が生じる。
一般に、チャージポンプ方式の電源回路では、コンデンサに充電した電荷を電源からの入力電圧に加算する方式で昇圧を行うため、出力電圧は入力電圧の整数倍に固定される。
【０００７】
ここで、チャージポンプ方式を採用した従来の昇圧回路について、図９を用いて具体的に説明する。
従来の昇圧回路９１は、入力電圧Ｖｉｎが入力されると共に昇圧用クロック信号ＣＬＫＡが入力され、入力電圧Ｖｉｎを所定の出力電圧Ｖｏｕｔに昇圧する昇圧部９２と、この昇圧部９２の出力電圧Ｖｏｕｔを抵抗Ｒｃ、抵抗Ｒｓで抵抗分割する電圧分割回路９５と、この電圧分割回路９５により生成された分割電圧Ｖｍと昇圧回路外部から印加される一定電圧の制御電圧Ｖｃｏｎとを比較して、その結果を出力信号Ｖｃとして出力する比較部９４と、この比較部９４からの出力信号Ｖｃ及び動作用クロック信号ＣＬＫ１が入力され、昇圧用クロック信号ＣＬＫＡを昇圧部９２に供給する昇圧制御部９３とを有する構成としている。
【特許文献１】特開２０００−１６６２２０号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前述した従来の方法において出力電圧Ｖｏｕｔは、
Ｖｏｕｔ ＝ Ｖｃｏｎ・（Ｒｓ ＋ Ｒｃ）／Ｒｓ
となり、入力電圧Ｖｉｎに依存せず、制御電圧Ｖｃｏｎ、抵抗Ｒｃ、抵抗Ｒｓで決まる一定電圧となる。
【０００９】
Ｎチャネルトランジスタのトーテムポール型接続で出力段を構成する光ディスクモータ駆動用ＬＳＩにおいて、前述した昇圧回路の入力電圧としてモータ電源電圧を供給し、昇圧回路の出力電圧をドライブ回路電圧に供給し、制御電圧Ｖｃｏｎが一定である場合を考える。モータ電源電圧Ｖｉｎが変化しても、昇圧回路の出力電圧Ｖｏｕｔは制御電圧Ｖｃｏｎで決まるために変化しない。このため、モータ電源電圧が増加しても、ドライブ回路電圧は増加しない。よって、出力段ハイサイドトランジスタのソース電位が増加することによりゲート−ソース間電圧が低下してハイサイド出力オン抵抗が増加し、モータ駆動効率が低下する。また、モータ電源電圧が低下したとき、ドライブ回路電圧は低下しない。よって、出力段ハイサイドトランジスタのゲート電位が増加することによりゲート−ソース間電圧が増加してデバイスのゲート−ソース間耐圧を越えると、デバイスが劣化したり破壊したりするおそれがある。
【００１０】
よって、前述した従来の方法を用いた昇圧回路から、Ｎチャネルトランジスタのトーテムポール型接続で出力段を構成する光ディスクモータ駆動用ＬＳＩのドライブ回路に電源を供給することは適さない。
【００１１】
本発明は、こうした従来技術の課題を解決するものであり、入力電圧に一定電圧を加算した電圧を出力することを可能とする、チャージポンプ方式の昇圧回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の昇圧回路は、電源からの入力電圧及び昇圧用クロック信号が入力され、該入力電圧を所定の出力電圧に昇圧する昇圧部と、前記昇圧部の出力電圧を抵抗分割し分割電圧を生成する第１の電圧分割回路と、前記第１の分割回路の電圧出力からグラウンド電位に接続した定電流源と、電源からの入力電圧を抵抗分割して制御電圧を生成する第２の電圧分割回路と、前記分割電圧と前記制御電圧とを比較してその結果を出力する比較部と、前記比較部からの出力信号及び動作用クロック信号が入力され、昇圧用クロック信号を該昇圧部に供給する昇圧制御部とを備えた昇圧回路によって、上記目的が達成される。
【００１３】
または、電源からの入力電圧及び昇圧用クロック信号が入力され、該入力電圧を所定の出力電圧に昇圧する昇圧部と、前記昇圧部の出力電圧を抵抗分割し分割電圧を生成する第１の電圧分割回路と、電源からの入力電圧を抵抗分割して制御電圧を生成する第２の電圧分割回路と、前記第２の分割回路の電圧出力で生成した制御電圧出力と電源からの入力電圧との間に接続した定電流源と、前記分割電圧と前記制御電圧とを比較してその結果を出力する比較部と、前記比較部からの出力信号及び動作用クロック信号が入力され、昇圧用クロック信号を該昇圧部に供給する昇圧制御部とを備えた昇圧回路によっても、上記目的が達成される。
【００１４】
前記比較部の比較結果として「制御電圧＞分割電圧」という結果が得られると、前記昇圧制御部が昇圧用クロック信号を前記昇圧部に供給することを開始し、前記比較部の比較結果として「制御電圧＜分割電圧」という結果が得られると、前記昇圧制御部が昇圧用クロック信号を前記昇圧部に供給することを停止することによっても、上記目的が達成される。
【００１５】
前記比較部の比較結果として「制御電圧＜分割電圧」という結果が得られると、前記昇圧制御部が昇圧用クロック信号を前記昇圧部に供給することを開始し、前記比較部の比較結果として「制御電圧＞分割電圧」という結果が得られると、前記昇圧制御部が昇圧用クロック信号を前記昇圧部に供給することを停止することによっても、上記目的が達成される。
【００１６】
以下に、本発明の作用について説明する。
上記構成によれば、比較部が昇圧部の出力電圧と電源からの入力電圧とを比較して、その結果を信号出力し、昇圧制御部が動作用クロック信号に従って動作し、比較部からの出力信号に基づく昇圧用クロック信号を昇圧部に供給し、昇圧部がこの昇圧用クロック信号に基づいて電源からの入力電圧を所定の出力電圧に昇圧する。このため、チャージポンプ方式を用いながら電源からの入力電圧に一定の差電圧を加算した電圧を出力電圧として設定することが可能となる。
【００１７】
また、上記昇圧回路をモータ駆動用ＬＳＩの出力段ハイサイドトランジスタを駆動するドライブ回路電圧供給に用いることにより、出力段ハイサイドトランジスタのオン抵抗が低く安定した領域で使用することができ、デバイスのゲート−ソース間耐圧を保護することも可能となる。
【００１８】
図２（ａ）は従来例の昇圧回路の入出力特性図であり、図２（ｂ）は本発明の昇圧回路の入出力特性図である。従来例の昇圧回路の入出力特性図において入力電圧Ｖｉｎに関わらず出力電圧Ｖｏｕｔは一定であるが、本発明の昇圧回路の入出力特性図において出力電圧Ｖｏｕｔは入力電圧ＶｉｎにＶａだけ加算した電圧が出力される。
【発明の効果】
【００１９】
本発明の昇圧回路によれば、比較部が昇圧部の出力電圧と電源からの入力電圧とを比較して、その結果を信号出力し、昇圧制御部が動作用クロック信号に従って動作し、比較部からの出力信号に基づく昇圧用クロック信号を昇圧部に供給し、昇圧部が、この昇圧用クロック信号に基づいて、電源からの入力電圧を所定の出力電圧に昇圧する。このため、チャージポンプ方式を用いながら電源からの入力電圧により出力電圧を設定することができる。上記昇圧回路をモータ駆動用ＬＳＩなどに使用することにより消費電力を低減することができる。
【発明を実施するための最良の形態】
【００２０】
以下に本発明の実施の形態を図面に基づいて具体的に説明する。
（第１の実施形態）
本発明の昇圧回路１は、例えばモータ駆動用ＬＳＩのドライブ回路に電源を供給するためのものであって、図１に示すように、外部電源入力端子１１から入力電圧Ｖｉｎが入力されると共に昇圧用クロック信号ＣＬＫＡが入力され、入力電圧Ｖｉｎを所定の出力電圧Ｖｏｕｔに昇圧する昇圧部２と、この昇圧部２の出力電圧Ｖｏｕｔを抵抗分割する第１の電圧分割回路５と、この第１の電圧分割回路５から生成された分割電圧Ｖｍからグラウンド電位に接続された定電流源６と、入力電圧Ｖｉｎを抵抗分割して制御電圧Ｖｃｏｎを生成する第２の電圧分割回路７と、第１の電圧分割回路５から生成された分割電圧Ｖｍと第２の電圧分割回路７から生成された制御電圧Ｖｃｏｎとを比較して、その結果を出力信号Ｖｃとして出力する比較部４と、この比較部４からの出力信号Ｖｃ及び動作用クロック信号ＣＬＫ１が入力され、昇圧用クロック信号ＣＬＫＡを昇圧部２に供給する昇圧制御部３とを有する。
【００２１】
ここで、上記の昇圧回路１の詳細についての説明をする前に、まずチャージポンプ方式の昇圧回路による昇圧方法について、図３を用いて説明する。
図３はチャージポンプ回路３０の構成を示しており、電圧入力端子３１から入力電圧Ｖｉｎが入力されると共に、昇圧用クロック信号入力端子３２から昇圧用クロック信号ＣＬＫ３が入力されスイッチング動作を行うハイサイドスイッチ部３４及びローサイドスイッチ部３５と、それらのスイッチ部３４，３５のスイッチング動作によって切り替えられる昇圧用フライングコンデンサ３６及び出力用コンデンサ３７とを有し、これらのコンデンサ３６，３７を用いて、入力電圧Ｖｉｎを昇圧し、出力端子３３に所定の出力電圧Ｖｏｕｔを出力する。
【００２２】
さらに詳しく説明する。
まず、電圧入力端子３１に入力電圧Ｖｉｎが入力され、昇圧用クロック信号入力端子３２に”Ｌｏｗ”のＣＬＫ３信号が入力されると、ハイサイドスイッチ部３４及びローサイドスイッチ部３５はスイッチング動作によりＬ側の端子に接続される。したがって、昇圧用フライングコンデンサ３６には入力電圧Ｖｉｎが印加され、電荷が蓄えられる。次に、昇圧用クロック信号入力端子３２に”Ｈｉｇｈ”のＣＬＫ３信号が入力されると、ハイサイドスイッチ部３４及びローサイドスイッチ部３５はスイッチング動作によりＨ側の端子に接続される。このとき、昇圧用フライングコンデンサ３６と出力用コンデンサ３７は電気的に接続され、先の動作で昇圧用フライングコンデンサ３６に充電された電荷は出力用コンデンサ３７へ送られる。この動作を繰り返すことによって昇圧動作が行われ、適正な昇圧用クロック信号ＣＬＫ３で昇圧動作を繰り返した場合、出力端子３３には出力電圧Ｖｏｕｔとして入力電圧Ｖｉｎの２倍の電圧が生じる。
【００２３】
次に、図１に示した本発明の昇圧回路の具体的構成を、図３〜図５を用いて詳しく説明する。
チャージポンプ方式の昇圧部２は、図３に示すように、入力電圧Ｖｉｎに対し最大２倍の昇圧を行えるようにしている。これは前述した説明のように、一般にデスクトップパソコンの光ディスクモータ電源電圧である入力電圧Ｖｉｎが＋１２ボルト程度であるのに対し、モータ駆動用ＬＳＩのドライブ回路電圧として＋１７ボルト程度を必要とするためである。つまり、出力電圧Ｖｏｕｔと入力電圧Ｖｉｎとの差電圧をＶａとすると
Ｖｏｕｔ ＝ Ｖｉｎ ＋ Ｖａ                          ・・・・・（１）
Ｖａ ＝ Ｖｏｕｔ−Ｖｉｎ ＝ １７ボルト−１２ボルト ＝ ５ボルト
となる。
【００２４】
図１に示す抵抗ＲＣ１、ＲＳ１は、昇圧部２からの出力電圧Ｖｏｕｔを用いて分割電圧Ｖｍを生成する第１の電圧分割回路５の分割抵抗であり、さらにこの分割電圧出力Ｖｍとグラウンド電位との間に定電流源６が接続されている。また、図１に示す抵抗ＲＣ２，ＲＳ２は電源からの入力電圧Ｖｉｎを抵抗分割して制御電圧Ｖｃｏｎを生成する第２の電圧分割回路７である。比較部４は、図４に示すようにコンパレータ４１で構成されており、第１の電圧分割回路５から生成された分割電圧Ｖｍと第２の電圧分割回路７から生成された制御電圧Ｖｃｏｎとを比較してその結果を出力信号Ｖｃとして出力する。
【００２５】
昇圧制御部３は、図５に示すようにＡＮＤゲート５１で構成されている。
上記定電流源６は、出力電圧Ｖｏｕｔを、出力電圧Ｖｏｕｔと入力電圧Ｖｉｎとの差電圧Ｖａだけ電圧降下させるために接続する。ここで定電流源６の電流量をＩ０とする。
【００２６】
まず、昇圧部２の動作を説明する。
昇圧動作としては上述した図３のチャージポンプ回路３０と同様であり、具体的には、図３に示すように、チャージポンプ回路３０には、電圧入力端子３１から入力電圧Ｖｉｎが供給されると共に、昇圧用クロック信号入力端子３２から昇圧用クロック信号ＣＬＫ３が入力され、ハイサイドスイッチ部３４及びローサイドスイッチ部３５のスイッチング動作により、昇圧用フライングコンデンサ３６から出力用コンデンサ３７へ電荷が転送される。ここで、適正な昇圧用クロック信号ＣＬＫ３により昇圧動作を繰り返した場合には、入力電圧Ｖｉｎが２倍に昇圧された出力電圧Ｖｏｕｔが生じる。
【００２７】
次に、第１の電圧分割回路５と定電流源６の動作を説明する。
第１の電圧分割回路５は出力電圧Ｖｏｕｔと分割電圧Ｖｍとの間に接続される抵抗ＲＣ１と、分割電圧Ｖｍとグラウンド電位間に接続されるＲＳ１から構成される。分割電圧Ｖｍとグラウンド間には定電流源６が接続されている。抵抗ＲＣ１に流れる電流をＩ１、抵抗ＲＳ１に流れる電流をＩ２とすると、
Ｖｏｕｔ ＝ ＲＣ１ ・ Ｉ１ ＋ ＲＳ１ ・ Ｉ２        ・・・・・（２）
Ｉ１ ＝ Ｉ０ ＋ Ｉ２                            ・・・・・（３）
の２式を満たす。また、
Ｖｍ ＝ ＲＳ１ ・ Ｉ２                          ・・・・・（４）
である。
【００２８】
第２の電圧分割回路７について説明する。第２の電圧分割回路７は電源からの入力電圧Ｖｉｎと制御電圧Ｖｃｏｎの間に接続される抵抗ＲＣ２と、制御電圧Ｖｃｏｎとグラウンド電位間に接続されるＲＳ２から構成される。よって制御電圧Ｖｃｏｎは、
Ｖｃｏｎ ＝ ｛ＲＳ２／（ＲＣ２ ＋ ＲＳ２）｝ ・ Ｖｉｎ・・・・（５）
である。
【００２９】
次に、比較部４の動作を説明する。
この比較部４は、例えば図４（ａ）で示す回路で構成されており、昇圧部２で昇圧された出力電圧Ｖｏｕｔを第１の電圧分割回路５により抵抗分割して得られる分割電圧Ｖｍと、電源からの入力電圧Ｖｉｎを第２の電圧分割回路７により抵抗分割して得られる制御電圧Ｖｃｏｎとが入力され、コンパレータ４１で両者を比較し、その結果を信号Ｖｃｏｎとして出力する。このコンパレータ４１の動作は、図４（ｂ）の表に示すように、Ｖｃｏｎ ＞ Ｖｍのとき出力信号Ｖｃは”Ｈｉｇｈ”となり、Ｖｃｏｎ ＜ Ｖｍのとき出力信号Ｖｃは”Ｌｏｗ”となる。ここでは周辺回路を省略して示したが、実際には出力Ｖｃの振れを抑えるため、周辺回路により、図４（ｃ）で示すような入出力特性であり、コンパレータ４１にヒステリシス幅Ｖｗを持たせている。
【００３０】
ここで、比較部４の動作しきい値は
Ｖｃｏｎ ＝ Ｖｍ                                      ・・・・・（６）
である。式（２）から式（６）の関係から
Ｖｏｕｔ ＝ Ｖｉｎ ・ ｛ＲＳ２（ＲＣ１ ＋ ＲＳ１）｝／｛ＲＳ１（ＲＣ２ ＋
ＲＳ２）｝＋ＲＣ１ ・ Ｉ０・・・・・（７）
となる。ここで
ＲＳ２（ＲＣ１ ＋ ＲＳ１） ＝ ＲＳ１（ＲＣ２ ＋ ＲＳ２）
ＲＣ１ ・ Ｉ０ ＝ Ｖａ
となる抵抗ＲＣ１、ＲＳ１、ＲＣ２、ＲＳ２および定電流源Ｉ０を設定すると、式（７）は、
Ｖｏｕｔ  ＝  Ｖｉｎ ＋ Ｖａ                          ・・・・・（８）
となり、出力電圧Ｖｏｕｔには定常状態において入力電圧Ｖｉｎに差電圧Ｖａを加えた電圧が出力される。
このとき、式（４）（６）より
Ｖｃｏｎ ＝ Ｖｍ ＝ ＲＳ１ ・ Ｉ２                    ・・・・・（９）
である。
【００３１】
例えば、差電圧Ｖａ ＝ ５Ｖ、定電流源Ｉ０ ＝ ２５μＡ、ＲＣ１ ＝ ＲＣ２ ＝ ２００ｋΩ、ＲＳ１ ＝ ＲＳ２ ＝ ５０ｋΩとすると、
Ｖｏｕｔ ＝ Ｖｉｎ ＋ ５                            ・・・・・（１０）
となる。
【００３２】
次に、昇圧制御部３の動作を説明する。この昇圧制御部３は、例えば図５に示すようにＡＮＤゲート５１で構成されており、動作用クロック信号ＣＬＫ１と比較部４の出力信号ＶｃのＡＮＤをとって昇圧用クロック信号ＣＬＫＡを出力する。尚、ここではＡＮＤゲートを例として挙げたが、入力信号の極性等によっては、ＮＡＮＤ、ＯＲ、ＮＯＲ等の素子を用いてもよい。
【００３３】
ここで、昇圧回路の各定数が上記値の場合における各部の動作に従って昇圧回路１の全体の動作を、電源投入時から順に説明する。
まず、図１に示す昇圧回路１に、入力電圧Ｖｉｎ（例えば＋１２ボルト）、動作用クロック信号ＣＬＫ１（図６（ａ）参照）が入力されると、制御電圧Ｖｃｏｎ ＝ ２．４ボルトとなる。このとき、昇圧部２は動作していないので出力電圧Ｖｏｕｔはゼロボルトである。よって分割電圧Ｖｍもゼロボルトである。従って、比較部４は制御電圧Ｖｃｏｎと分割電圧Ｖｍの電圧比較を行い、Ｖｃｏｎ ＞ Ｖｍであるので出力信号Ｖｃとして”Ｈｉｇｈ”信号を出力する。
【００３４】
これによって動作用クロック信号ＣＬＫ１は昇圧制御部３を通過して昇圧部２に入力される。したがって昇圧部２は昇圧動作を開始し、出力電圧Ｖｏｕｔは上昇する。よって分割電圧Ｖｍも上昇する。分割電圧Ｖｍは制御電圧Ｖｃｏｎの電位（例えば＋２．４ボルト）を越えるまで上昇を続ける。
【００３５】
尚、出力電圧Ｖｏｕｔは式（１２）を満たしながら、Ｖｏｕｔ ＝ １７ボルトを越えるまで上昇を続ける。
次に、Ｖｃｏｎ ＜ Ｖｍとなったとき、比較部４の出力信号Ｖｃは”Ｌｏｗ”信号に変わる（図６（ｂ）参照）。すると動作用クロック信号ＣＬＫ１は昇圧制御部３でカットされ昇圧部２の動作は停止する。これにより、出力電圧Ｖｏｕｔの上昇は停止し、昇圧部２にある図３に示す出力用コンデンサ３７と負荷による放電特性によって出力電圧Ｖｏｕｔは徐々に低下し、出力電圧Ｖｏｕｔは分割電圧Ｖｍが制御電圧Ｖｃｏｎの値を下回るまで低下していく。これらの動作を繰り返すことによって、分割電圧Ｖｍは、図６（ｄ）に示すように、制御電圧Ｖｃｏｎの値とヒステリシスの幅±（１／２）Ｖｗの間に収まるように動作する。
【００３６】
尚、この電圧Ｖｗはモータ駆動ＬＳＩの出力段ＭＯＳトランジスタのゲート−ソース間電圧が変動しても出力オン抵抗に影響しないように設定する。
また、図６（ｃ）に示すように、符号Ｔ１と符号Ｔ２で示す期間は昇圧用クロック信号ＣＬＫＡが停止しており昇圧動作が行われていない。よって、スイッチングによる電力の損失も発生しない。
【００３７】
電源からの入力電圧Ｖｏｕｔが変化した場合にも、式（１０）を満たすように、分割電圧Ｖｍは制御電圧Ｖｃｏｎの値とヒステリシスの幅±（１／２）Ｖｗの間に収まるように動作する。このため、定常状態においては式（１０）の関係が常に成り立ち、出力電圧Ｖｏｕｔには電源からの入力電圧Ｖｉｎに差電圧５ボルトを加算した電圧が出力される。
【００３８】
つまり、チャージポンプ回路の出力電圧Ｖｏｕｔに電源からの入力電圧Ｖｉｎ依存性をもたせることができる。また、ドライブ回路の電流消費が変化した場合などで負荷が大きくなった場合や逆に負荷が小さくなった場合にも、同様の動作により上記（１０）式の関係が保たれ、そのときの負荷に応じた昇圧動作が行われるため電力の損失は低減される。
【００３９】
上記例においては式（７）に示すように出力電圧Ｖｏｕｔは電源からの入力電圧Ｖｉｎの一次式で表されるため、出力電圧Ｖｏｕｔには電源からの入力電圧Ｖｉｎの任意の一次式で与えられる関係を設定することができる。
【００４０】
ここでは、便宜上ＶｃｏｎとＶｍの電位差と周辺の回路動作を添付図面の構成に沿って動作説明を行った。このため、Ｖｃｏｎ＜Ｖｍで昇圧動作が開始され、Ｖｃｏｎ＞Ｖｍのとき昇圧動作が停止する。しかしながら、比較部及び昇圧制御部の論理構成によっては逆の構成にしても問題はない。
【００４１】
（第２の実施形態）
前記（第１の実施形態）では、出力電圧Ｖｏｕｔから分割電圧Ｖｃｏｎを生成する第１の電圧分割回路５とグラウンド電位との間に定電流源６を接続して、電源からの入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差電圧Ｖａを
Ｖａ ＝ Ｒｃ１ ・ Ｉ０
を満たすように設定した。つまり、定電流源６によって出力電圧Ｖｏｕｔをレベルシフトさせて分割電圧Ｖｍを生成することにより実現している。
【００４２】
しかしながら、定電流源によって入力電圧Ｖｉｎをレベルシフトさせて制御電圧Ｖｃｏｎを生成することによっても本発明を実施することができる。
図７は（第２の実施形態）における昇圧回路１のブロックを示す。
【００４３】
昇圧回路１は昇圧部２と、昇圧制御部３と、比較部４と、第１の電圧分割回路５と、第２の電圧分割回路７と、定電流源６とを備えている。（第１の実施形態）では定電流源６が第１の電圧分割回路５とグラウンド電位との間に接続されていたが、実施形態２では定電流源６を第２の電圧分割回路７と電源からの入力電圧Ｖｉｎとの間に接続していることが（第１の実施形態）と異なる。
【００４４】
（第１の実施形態）と同様に、（第２の実施形態）においても入力電圧Ｖｉｎ ＝ １２ボルト、出力電圧Ｖｏｕｔ ＝ １７ボルト、出力電圧と入力電圧との差電圧をＶａとすると、
Ｖｏｕｔ ＝ Ｖｉｎ ＋ Ｖａ                        ・・・・・（１１）
Ｖａ ＝ Ｖｏｕｔ − Ｖｉｎ ＝ １７ボルト−１２ボルト ＝ ５ボルト
となる。
【００４５】
図７に示す抵抗ＲＣ３，ＲＳ３は、昇圧部２からの出力電圧Ｖｏｕｔを用いて分割電圧Ｖｍを生成する第１の電圧分割回路５の分割抵抗である。また、図７に示す抵抗ＲＣ４，ＲＳ４は電源からの入力電圧Ｖｉｎを抵抗分割して制御電圧Ｖｃｏｎを生成する第２の電圧分割回路７である。さらにこの制御電圧出力Ｖｍと電源からの入力Ｖｉｎとの間に電流値Ｉ３の定電流源６が接続されている。比較部４は、図４に示すようにコンパレータ４１で構成されており、第１の電圧分割回路５から生成された分割電圧Ｖｍと第２の電圧分割回路７から生成された制御電圧Ｖｃｏｎとを比較してその結果を出力信号Ｖｃとして出力する。
【００４６】
昇圧制御部３は、図５に示すようにＡＮＤゲート５１で構成されている。
上記定電流源６は、入力電圧Ｖｉｎを、出力電圧Ｖｏｕｔと入力電圧Ｖｉｎとの差電圧Ｖａだけ電圧上昇させるために接続する。
【００４７】
まず、昇圧部２の動作を説明する。
昇圧動作としては上述した図３のチャージポンプ回路３０と同様であり、具体的には、図３に示すように、チャージポンプ回路３０には、電圧入力端子３１から入力電圧Ｖｉｎが供給されると共に、昇圧用クロック信号入力端子３２から昇圧用クロック信号ＣＬＫ３が入力され、ハイサイドスイッチ部３４及びローサイドスイッチ部３５のスイッチング動作により、昇圧用フライングコンデンサ３６から出力用コンデンサ３７へ電荷が転送される。ここで、適正な昇圧用クロック信号ＣＬＫ３により昇圧動作を繰り返した場合には、入力電圧Ｖｉｎが２倍に昇圧された出力電圧Ｖｏｕｔが生じる。
【００４８】
次に、第１の電圧分割回路５の動作を説明する。
第１の電圧分割回路５は出力電圧Ｖｏｕｔと分割電圧Ｖｍとの間に接続される抵抗ＲＣ３と、分割電圧Ｖｍとグラウンド電位間に接続されるＲＳ３から構成される。よって
Ｖｍ ＝ ｛ＲＳ３／（ＲＣ３ ＋ ＲＳ３）｝ ・ Ｖｏｕｔ・・・（１２）
を満たす。
【００４９】
第２の電圧分割回路７と定電流源６について説明する。
第２の電圧分割回路７は電源からの入力電圧Ｖｉｎと制御電圧Ｖｃｏｎの間に接続される抵抗ＲＣ４と、制御電圧Ｖｃｏｎとグラウンド電位間に接続されるＲＳ４から構成される。また、電源からの入力電圧Ｖｉｎと制御電圧Ｖｃｏｎとの間に定電流源６が接続されている。抵抗ＲＣ４に流れる電流値をＩ４、抵抗ＲＳ４に流れる電流値をＩ５とすると、
Ｖｉｎ ＝ ＲＣ４ ・ Ｉ４ ＋ ＲＳ４ ・ Ｉ５        ・・・・・（１３）
Ｉ３ ＋ Ｉ４ ＝ Ｉ５                              ・・・・・（１４）
の２式を満たす。また、
Ｖｃｏｎ ＝ ＲＳ４ ・ Ｉ５                        ・・・・・（１５）
である。
【００５０】
次に、比較部４の動作を説明する。
この比較部４は実施形態１と同様の動作を行う。比較部４は、例えば図４（ａ）で示す回路で構成されており、昇圧部２で昇圧された出力電圧Ｖｏｕｔを第１の電圧分割回路５により抵抗分割して得られる分割電圧Ｖｍと、電源からの入力電圧Ｖｉｎを第２の電圧分割回路７により抵抗分割して得られる制御電圧Ｖｃｏｎとが入力され、コンパレータ４１で両者を比較し、その結果を信号Ｖｃｏｎとして出力する。このコンパレータ４１の動作は、図４（ｂ）の表に示すように、Ｖｃｏｎ ＞ Ｖｍのとき出力信号Ｖｃは”Ｈｉｇｈ”となり、Ｖｃｏｎ ＜ Ｖｍのとき出力信号Ｖｃは”Ｌｏｗ”となる。ここでは周辺回路を省略して示したが、実際には出力Ｖｃの振れを抑えるため、周辺回路により、図４（ｃ）で示すような入出力特性であり、コンパレータ４１にヒステリシス幅Ｖｗを持たせている。
【００５１】
ここで、比較部４の動作しきい値Ｖｃｏｎは
Ｖｃｏｎ ＝ Ｖｍ                             ・・・・・（１６）
である。式（１２）から式（１６）の関係から
Ｖｏｕｔ ＝ ［｛ＲＳ４（ＲＣ３ ＋ ＲＳ３）｝／｛ＲＳ３（ＲＣ４ ＋ ＲＳ４）｝］・ ｛Ｖｉｎ ＋ ＲＣ４ ・ Ｉ３｝・・・・・（１７）
となる。ここで
ＲＳ４（ＲＣ３ ＋ ＲＳ３） ＝ ｛ＲＳ３（ＲＣ４ ＋ ＲＳ４）｝
ＲＣ４ ・ Ｉ３ ＝ Ｖａ
となる抵抗ＲＣ３，ＲＳ３，ＲＣ４，ＲＳ４および定電流源Ｉ３を設定すると、式（１７）は、
Ｖｏｕｔ ＝ Ｖｉｎ ＋ Ｖａ                          ・・・・・（１８）
となり、出力電圧Ｖｏｕｔには定常状態において入力電圧Ｖｉｎに差電圧Ｖａを加えた電圧が出力される。
このとき、式（１５）（１６）より
Ｖｃｏｎ ＝ Ｖｍ ＝ ＲＳ４ ・ Ｉ５                ・・・・・（１９）
である。
【００５２】
例えば差電圧Ｖａ ＝ ５Ｖ、定電流源Ｉ３ ＝ ２５μＡ、ＲＣ３ ＝ ＲＣ４  ＝ ２００ｋΩ、ＲＳ３ ＝ ＲＳ４ ＝ ５０ｋΩとすると、
Ｖｏｕｔ ＝ Ｖｉｎ ＋ ５                          ・・・・・（２０）
となる。
【００５３】
次に、昇圧制御部３の動作を説明する。
この昇圧制御部３は（第１の実施形態）と同様の動作を行う。昇圧制御部３は、例えば図５に示すようにＡＮＤゲート５１で構成されており、動作用クロック信号ＣＬＫ１と比較部４の出力信号Ｖｃの論理積をとって昇圧用クロック信号ＣＬＫＡを出力する。
【００５４】
尚、ここではＡＮＤゲートを例として挙げたが、入力信号の極性等によっては、ＮＡＮＤ、ＯＲ、ＮＯＲ等の素子を用いてもよい。
ここで、昇圧回路の各定数が上記値の場合における、各部の動作に従って昇圧回路１全体の動作を電源投入時から順に説明する。まず、図７に示す昇圧回路１に、入力電圧Ｖｉｎ（例えば＋１２ボルト）、動作用クロック信号ＣＬＫ１（図６（ａ）参照）が入力されると、制御電圧Ｖｃｏｎ ＝ ２．６５ボルトとなる。このとき、昇圧部２は動作していないので出力電圧Ｖｏｕｔはゼロボルトである。よって分割電圧Ｖｍもゼロボルトである。従って、比較部４は制御電圧Ｖｃｏｎと分割電圧Ｖｍの電圧比較を行い、Ｖｃｏｎ ＞ Ｖｍであるので出力信号Ｖｃとして”Ｈｉｇｈ”信号を出力する。
【００５５】
これによって動作用クロック信号ＣＬＫ１は昇圧制御部３を通過して昇圧部２に入力される。したがって昇圧部２は昇圧動作を開始し、出力電圧Ｖｏｕｔは上昇する。よって分割電圧Ｖｍも上昇する。分割電圧Ｖｍは制御電圧Ｖｃｏｎの電位（例えば＋２．６５ボルト）を越えるまで上昇を続ける。尚、出力電圧Ｖｏｕｔは式（１２）を満たしながら、Ｖｏｕｔ ＝ １７ボルトを越えるまで上昇を続ける。
【００５６】
次に、Ｖｃｏｎ ＜ Ｖｍとなったとき、比較部４の出力信号Ｖｃは”Ｌｏｗ”信号に変わる（図６（ｂ）参照）。すると動作用クロック信号ＣＬＫ１は昇圧制御部３でカットされ昇圧部２の動作は停止する。これにより、出力電圧Ｖｏｕｔの上昇は停止し、昇圧部２にある図３に示す出力コンデンサ３７と負荷による放電特性によって出力電圧Ｖｏｕｔは徐々に低下し、出力電圧Ｖｏｕｔは分割電圧Ｖｍが制御電圧Ｖｃｏｎの値を下回るまで低下していく。これらの動作を繰り返すことによって、分割電圧Ｖｍは、図６（ｄ）に示すように、制御電圧Ｖｃｏｎの値とヒステリシスの幅±（１／２）Ｖｗの間に収まるように動作する。
【００５７】
尚、この電圧Ｖｗはモータ駆動ＬＳＩの出力段ＭＯＳトランジスタのゲート−ソース間電圧が変動しても出力オン抵抗に影響しないように設定する。また、図６（ｃ）に示すように、符号Ｔ１と符号Ｔ２で示す期間は昇圧用クロック信号ＣＬＫＡが停止しており昇圧動作が行われていない。よって、スイッチングによる電力の損失も発生しない。
【００５８】
電源からの入力電圧Ｖｏｕｔが変化した場合にも、式（２０）を満たすように、分割電圧Ｖｍは制御電圧Ｖｃｏｎの値とヒステリシスの幅±（１／２）Ｖｗの間に収まるように動作する。このため、定常状態においては式（２０）の関係が常に成り立ち、出力電圧Ｖｏｕｔには電源からの入力電圧Ｖｉｎに差電圧５ボルトを加算した電圧が出力される。
【００５９】
つまり、チャージポンプ回路の出力電圧Ｖｏｕｔに電源からの入力電圧Ｖｉｎ依存性をもたせることができる。また、ドライブ回路の電流消費が変化した場合などで負荷が大きくなった場合や逆に負荷が小さくなった場合にも、同様の動作により上記の式（２０）の関係が保たれ、そのときの負荷に応じた昇圧動作が行われるため電力の損失は低減される。
【００６０】
上記例においては式（１７）に示すように出力電圧Ｖｏｕｔは電源からの入力電圧Ｖｉｎの一次式で表されるため、出力電圧Ｖｏｕｔには電源からの入力電圧Ｖｉｎの任意の一次式で与えられる関係を設定することができる。
【００６１】
ここでは、便宜上ＶｃｏｎとＶｍの電位差と周辺の回路動作を添付図面の構成に沿って動作説明を行った。このため、Ｖｃｏｎ ＜ Ｖｍで昇圧動作が開始され、Ｖｃｏｎ ＞ Ｖｍのとき昇圧動作が停止する。しかしながら、比較部及び昇圧制御部の論理構成によっては逆の構成にしても問題はない。
【００６２】
図８は本発明の昇圧回路を用いたブリッジドライバ８の実施例を示す。
電源からの入力電圧Ｖｉｎおよび動作用クロック信号ＣＬＫ１を入力とし、該入力電圧を所定の出力電圧Ｖｏｕｔに昇圧する前記の何れかの昇圧回路１と、昇圧回路１と接続されドライブ駆動信号Ｖｓを入力とし前記出力電圧Ｖｏｕｔを電源電圧として使用しブリッジ駆動信号Ｖｄを出力するドライブ回路８１と、前記ドライブ回路８１と接続され前記ブリッジ駆動信号Ｖｄを入力とし前記電源からの入力電圧Ｖｉｎをブリッジ回路電圧として使用するブリッジ回路８２とを備えている。
【００６３】
また、本発明の昇圧回路およびそれを用いたブリッジドライバは、上記で説明したモータ駆動用ＬＳＩだけでなく、出力段構成にＮチャネルＭＯＳトランジスタのトーテムポール型接続を用いたブリッジドライバであれば、電源回路、オーディオアンプなどにも適用できる。
【産業上の利用可能性】
【００６４】
本発明はモータ駆動用ＬＳＩ、電源回路、オーディオアンプなどに適用できる。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１の実施形態を示すブロック図
【図２】従来例の昇圧回路の入出力特性図（ａ）と本発明の昇圧回路の入出力特性図（ｂ）
【図３】チャージポンプ方式の昇圧回路の構成図
【図４】本発明の昇圧回路における比較部の説明図
【図５】本発明の昇圧回路における昇圧制御部の回路例を示す図
【図６】本発明の電源回路の動作を示すタイムチャート
【図７】本発明の第２の実施形態を示すブロック図
【図８】本発明の昇圧回路を用いたブリッジドライバの実施例のブロック図
【図９】従来の昇圧回路の構成図
【符号の説明】
【００６６】
１    昇圧回路
２    昇圧部
３    昇圧制御部
４    比較部
５    第１の電圧分割回路
６    定電流源
７    第２の電圧分割回路
８    ブリッジドライバ
３０    チャージポンプ回路
３４    ハイサイドスイッチ部
３５    ローサイドスイッチ部
３６    フライングコンデンサ
３７    出力用コンデンサ
４１    コンパレータ
５１    ＡＮＤゲート回路
８１    ドライブ回路
８２    ブリッジ回路
Ｖｉｎ    入力電圧
Ｖｏｕｔ    出力電圧
Ｖｃｏｎ    制御電圧
Ｖｍ    分割電圧
Ｖｃ    比較部の出力信号
Ｖｓ    ドライブ駆動信号
Ｖｄ    ブリッジ駆動信号
ＣＬＫ１    動作用クロック信号
ＣＬＫＡ，ＣＬＫ３    昇圧用クロック信号
【図１】
2005073437.tif 000003
【図２】
2005073437.tif 000004
【図３】
2005073437.tif 000005
【図４】
2005073437.tif 000006
【図５】
2005073437.tif 000007
【図６】
2005073437.tif 000008
【図７】
2005073437.tif 000009
【図８】
2005073437.tif 000010
【図９】
2005073437.tif 000011