(57)【要約】【課題】コンデンサ結合で映像信号を入力するアクティブマットリックス液晶表示パネルで、信号端子数を増加させることなく、間引き表示においても表示劣化の発生や電力の増加を抑止できる液晶表示装置を提供する。【解決手段】映像入力信号のクランプ期間を、間引き期間と他の期間で異ならしめることで、液晶表示装置の駆動条件の均一化を可能とし、表示ムラやフリッカなどの表示性能の劣化を抑止することが可能となり、低電力、低コストの装置が得られる。【選択図】  図１
2005010266.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に配置された複数の走査線と複数の信号線との各交差点に表示画素が形成され前記走査線を駆動する走査線ドライバと、クランプ回路とパルス走査回路とスイッチ回路とを含んで構成され前記信号線を駆動する信号線ドライバとが形成された液晶表示パネルと、前記クランプ回路をオンする期間を所定の周期で選択的に異ならせる手段を有する駆動手段とから構成されることを特徴とする液晶表示装置。
【請求項２】
走査線数よりも多い走査線を有する映像信号を選択的に間引いて表示するために、間引き期間のクランプ回路をオンする期間を他の期間よりも長くする機能を有することを特徴とする請求項１記載の液晶表示装置。
【請求項３】
クランプ回路をオンする期間が少なくとも１水平期間である期間を有することを特徴とする請求項２記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コンピュータの画像やテレビジョンの映像等を表示するためのアクティブマトリックス液晶表示装置に用いて有効な液晶表示装置に関するものである。
【０００２】
【従来の技術】
近年、液晶表示装置（ＬＣＤ）は、薄型，省電力といった特徴から注目され、より一層の低コスト化，高性能化の要求が高まっている。
【０００３】
このような要望に対して、ポリシリコン薄膜トランジスタ（ｐＳｉ−ＴＦＴ）により各画素と駆動回路とを同一プロセスで形成するアクティブマトリックス液晶表示装置がある。
【０００４】
図４はポリシリコン薄膜トランジスタを用いたアクティブマトリックス液晶表示パネルの一例の構成を示す回路図である。図において、１０は表示画素部であり、走査線Ｇ１，Ｇ２，Ｇ３，Ｇ４，・・・Ｇｎと、信号線Ｓ１，Ｓ２，Ｓ３，・・・Ｓｍとの交差部にスイッチング素子１１、液晶セル１２、および補助容量１３が配置され、各走査線は走査線駆動回路２０に接続され、各信号線は信号線駆動回路３０に接続されている。走査線ドライバである走査線駆動回路２０は走査回路２１と出力制御回路２２とから構成され、信号線ドライバである号線駆動回路３０は走査回路３１と映像表示信号Ｖｓｉｇをサンプリングするスイッチ回路３２およびクランプ回路３３とから構成されている。図５は走査線駆動回路２０および信号線駆動回路３０の走査回路２１および３１の構成図である。ここで映像表示信号Ｖｓｉｇをコンデンサ４０を介して信号線駆動回路３０に接続することで、液晶セル１２および補助容量１３の駆動信号ＶｃｏｍおよびＶｓｔを表示性能や電力的に優れたＤＣ駆動でありながら、映像表示信号Ｖｓｉｇの振幅を小さくすることができ省電力化が期待できる構成である。
【０００５】
図６および図７は、走査線駆動回路２０および信号線駆動回路の動作タイミングチャートである。図６においてＶＳ信号で走査回路２１をリセットしてＣＫＶ信号によって順次パルスをシフトし、ＯＥＶ信号で出力パルス幅を制御する。図７において水平ブランキング期間に映像表示信号線３４を所定の電位Ｖｃｌにクランプさせるためにクランプ信号Ｃｌａｍｐでクランプ回路３３をオンさせる、有効期間に映像信号をコンデンサ４０およびスイッチ回路３２を介して信号線に順次書き込む。スイッチ回路３２の制御は、走査線駆動回路と同様にＨＳ信号で走査回路３１をリセットして、ＣＫＨ信号によって順次シフトするパルスで制御する。
【０００６】
【特許文献１】
特開平１０−４０４１７号公報
【０００７】
【発明が解決しようとする課題】
このような従来のアクティブマトリックス液晶表示装置では、小型化に対応するために表示装置としての信号端子数を削減が必要なために、図８のように信号線を共通化することが望ましい。図４でＣｌａｍｐ信号，ＯＥＶ信号，ＣＫＶ信号をＨＳ信号と共通化し、反転回路２３を追加することで、図８のような信号端子にできる。
【０００８】
図８の構成のアクティブマトリックス液晶表示装置において、図９に示すタイミングチャートでの駆動は問題ないが、走査線数よりも多い走査線を有する映像信号を選択的に間引いて表示する場合（例えば、本装置が走査線数５２５本に対応した表示装置であるにも関わらず、走査線数６２５本のＰＡＬ方式映像信号を表示する場合）は、走査線駆動回路２０および信号線駆動回路３０の制約から図１０や図１１のタイミングチャートに示す不連続な駆動になり、コンデンサ４０の容量の制約が生じるばかりでなく、筋状の表示ムラやフリッカが発生するという問題を有していた。
【０００９】
本発明は上記従来の問題点を解決するもので、コンデンサ結合により映像信号を入力するアクティブマトリックス液晶表示パネルにおいて、間引き表示においても表示課題のない液晶表示装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
この目的を達成するために本発明の液晶表示装置は、マトリックス状に配置された複数の走査線と複数の信号線との各交差点に表示画素が形成され、前記走査線を駆動する走査線ドライバと、クランプ回路，パルス走査回路，スイッチ回路を含んで構成される前記信号線を駆動する信号線ドライバとが形成されたアクティブマトリックス液晶表示パネルを用いた液晶表示装置であって、前記クランプ回路をオンする期間を所定の周期で選択的に異ならせるもので、間引き駆動においても各走査線、各信号線、各画素の駆動条件をほぼ同等にすることが可能となり、表示性能の劣化を防止することができる。
【００１１】
【発明の実施の形態】
本発明の請求項１〜３に記載の発明は、マトリックス状に配置された複数の走査線と複数の信号線との各交差点に表示画素が形成され、前記走査線を駆動する走査線ドライバと、クランプ回路，パルス走査回路，スイッチ回路を含んで構成される前記信号線を駆動する信号線ドライバとが形成された液晶表示パネルと、前記クランプ回路をオンする期間を所定の周期で選択的に異ならせる手段を有する駆動装置とから構成されるものであり、これにより、クランプ回路をオンする期間を所定の周期で選択的に異ならせるもので、間引き駆動においても各走査線、各信号線、各画素の駆動条件をほぼ同等にすることが可能となり、表示性能の劣化を防止することができる。
【００１２】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１３】
（実施の形態１）
図１に本発明の実施の形態に係わる液晶表示装置の駆動タイミングチャートを示す。図１において、縦方向は信号電圧を示し、横方向は時間である。
【００１４】
ここで、間引き期間のＨＳ信号を他の期間よりも長くすることで、すべての走査線Ｇ１，Ｇ２，Ｇ３，・・・Ｇｎの駆動パルス幅を同一にし、クランプ終了からＣＫＨパルス，クランプ終了から走査線選択終了までの期間を同一にすることができ、表示ムラやフリッカが発生することはない。
【００１５】
図２に本発明の液晶表示装置に用いる駆動装置であるクランプ制御信号発生回路の構成を示すブロック図を、図３にその動作タイミングチャートを示す。図２において、５１は入力される垂直同期信号Ｖｓｙｎｃをカウントする垂直タイミングカウンタ、５２は垂直タイミングカウンタ５１でカウントした垂直同期信号Ｖｓｙｎｃに基づき間引き制御信号ＳＫＩＰを生成する間引きパルスデコーダ、５３は入力される水平同期信号Ｈｓｙｎｃをカウントする水平タイミングカウンタ、５４は水平タイミングカウンタ５３でカウントした水平同期信号Ｈｓｙｎｃに基づきクランプ信号ＨＳＩを生成するクランプパルスデコーダ、５５はフリップフロップ、５６はＯＲゲートである。
【００１６】
図２および図３において、垂直同期信号Ｖｓｙｎｃおよび水平同期信号Ｈｓｙｎｃから、垂直タイミングカウンタ５１と間引きパルスデコーダ５２を用いて、間引き制御信号ＳＫＩＰを生成し、また水平同期信号Ｈｓｙｎｃとクロック信号ＣＬＫから、水平タイミングカウンタ５３とクランプパルスデコーダ５４を用いて、クランプ信号ＨＳＩを生成する。さらにフリップフロップ５５とＯＲゲート５６により間引き期間を”Ｈ”レベルにしてＨＳ信号を生成する。このようにして生成されたＨＳ信号を、図８のＨＳ端子に入力して表示制御を行っている。
【００１７】
なお、本実施の形態に用いる液晶表示装置は、図８に示す構成のものであり、その詳細構成については前述したので説明を省略する。
【００１８】
以上のように本発明の実施の形態によれば、間引き期間のＨＳ信号を１水平期間以上に広げることで、表示性能が劣化することなく、端子数を削減することが出来る。さらに、クランプ回路をオンする期間を所定の周期で選択的に異ならせることで、間引き表示などにおいても表示ムラやフリッカの発生を抑止し電力の低減が可能であるばかりでなく、クランプオフ期間が一定のためコンデンサの容量を比較的小さくでき、コスト面においてもその実用的効果は大きい。
【００１９】
なお、本発明の実施の形態において、図４のＨＳ，Ｃｌａｍｐ，ＯＥＶをＨＳとして共通化する構成でそのＨＳ信号を間引き期間に広げるとしたが、必ずしもこの３つの信号である必要はなく、端子数の制約などによってはＣｌａｍｐ信号だけでもよい。
【００２０】
また、映像信号Ｖｓｉｇを１系統としたが、複数にしても良く、例えばカラーパネルでは赤，緑，青の３系統にしても良い。
【００２１】
また、間引き期間のみ広げるとしたが、これも間引き表示のみに限定されるものではなく、さらに液晶表示装置もポリシリコン薄膜トランジスタで構成されるものに限定されるものでないことは言うまでもない。
【００２２】
また、クランプ制御信号発生回路を図２の構成としたがこれも、この構成に限定されるものではなく、選択的にパルス幅が変えられる構成であれば良い。
【００２３】
【発明の効果】
以上説明したように本発明によれば、クランプ回路をオンする期間を所定の周期で選択的に異ならせることで、間引き表示などにおいても表示ムラやフリッカの発生を抑止し電力の低減が可能であるばかりでなく、クランプオフ期間が一定のためコンデンサの容量を比較的小さくでき、コスト面においてもその実用的効果は大きい。
【図面の簡単な説明】
【図１】本発明の実施の形態における液晶表示装置の動作タイミングチャート
【図２】本発明の実施の形態におけるクランプ制御信号発生回路の構成を示すブロック図
【図３】本発明の実施の形態におけるクランプ制御信号発生回路の動作タイミングチャート
【図４】従来の実施の形態におけるアクティブマトリックス液晶表示パネルの構成を示す回路図
【図５】従来の実施の形態におけるアクティブマトリックス液晶表示パネルの走査回路の構成を示す回路図
【図６】従来の実施の形態における走査線駆動回路の動作タイミングチャート
【図７】従来の実施の形態における信号線駆動回路の動作タイミングチャート
【図８】従来の実施の形態におけるアクティブマトリックス液晶表示パネルの構成を示す回路図
【図９】従来の実施の形態における液晶表示装置の動作タイミングチャート
【図１０】従来の実施の形態における液晶表示装置の動作タイミングチャート
【図１１】従来の実施の形態における液晶表示装置の動作タイミングチャート
【符号の説明】
１０  表示画素部
１１  スイッチング素子
１２  液晶セル
１３  補助容量
２０  走査線駆動回路
２１  走査回路
２２  出力制御回路
３０  信号線駆動回路
３１  走査回路
３２  スイッチ回路
３３  クランプ回路
４０  コンデンサ
５１  垂直タイミングカウンタ
５２  間引きパルスデコーダ
５３  水平タイミングカウンタ
５４  クランプパルスデコーダ
５５  フリップフロップ
５６  ＯＲゲート
【図１】
2005010266.tif 000003
【図２】
2005010266.tif 000004
【図３】
2005010266.tif 000005
【図４】
2005010266.tif 000006
【図５】
2005010266.tif 000007
【図６】
2005010266.tif 000008
【図７】
2005010266.tif 000009
【図８】
2005010266.tif 000010
【図９】
2005010266.tif 000011
【図１０】
2005010266.tif 000012
【図１１】
2005010266.tif 000013