(57)【要約】【課題】マトリクス状に配置された画素部を駆動するための駆動回路を構成する薄膜トランジスタの高速化する。【解決手段】絶縁性基板ＳＵＢ上の表示領域ＤＳＰに多数の画素ＰＸＬをマトリクス状に配置し、この表示領域ＤＳＰの周辺にドレインシフトレジスタＤＳＲ、デジタル・アナログ変換器ＤＡＣ、ドレインレベルシフタＤＬＳ、バッファＢＦ、サンプリングスイッチＳＳＷからなるドレイン側画素駆動回路と、ゲートシフトレジスタＧＳＲ、ゲートレベルシフタＧＬＳなどからなるゲート側画素駆動回路、および各種の回路を配置する。これら画素駆動回路の高速動作を必要とする回路領域ＳＸを構成する薄膜トランジスタの電流移動度を、複数のレイアウトと配置構造の組み合わせを回路毎に最適化し、各回路に特有の仕様を満たす。【選択図】          図１
2005010606.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板と、該絶縁性基板上に多結晶シリコン半導体膜を有する画素部および画素駆動回路部を少なくとも含む複数の回路領域を形成したアクティブ・マトリクス基板を具備する画像表示装置であって、
前記複数の回路領域の少なくとも一つに、チャネルを流れる電流の流れる方向が異なる複数の薄膜トランジスタを有することを特徴とする画像表示装置。
【請求項２】
絶縁性基板と、該絶縁性基板上に多結晶シリコン半導体膜を有する画素部および画素駆動回路部を少なくとも含む複数の回路領域を形成したアクティブ・マトリクス基板を具備する画像表示装置であって、
チャネルを流れる電流の流れる方向が同一の回路領域において、その方向が少なくとも一組の回路領域同士では互いに異なることを特徴とする画像表示装置。
【請求項３】
絶縁性基板と、該絶縁性基板上に多結晶シリコン半導体膜で構成された画素部および画素駆動回路部を少なくとも含む複数の回路領域を形成したアクティブ・マトリクス基板を具備する画像表示装置であって、
前記複数の回路領域の各々を構成する前記薄膜トランジスタの電流の流れる方向が領域内で同一である回路領域と、前記電流の流れる方向が領域内で異なる回路領域が少なくとも一組存在することを特徴とする請求項１に記載の画像表示装置。
【請求項４】
各々の回路領域を構成する前記薄膜トランジスタの電流の流れる方向が、領域内において同一である回路領域の全てで同一の向きを持つことを特徴とする請求項３に記載の画像表示装置。
【請求項５】
各々の前記回路領域を構成する前記薄膜トランジスタの電流の流れる方向が領域内において同一である回路領域では、前記薄膜トランジスタのチャネル及びソース・ドレイン領域の表面の高低差が５ｎｍ以下であり、
前記多結晶シリコン半導体膜の結晶粒の形は、
幅が０．３μｍ以上２μｍ以下、長さが４μｍ以上の短冊状の薄膜で形成され、
前記回路領域を構成する薄膜トランジスタの電流の流れる方向が、領域内において複数存在する回路領域では前記チャネル及びソース・ドレイン領域での前記結晶粒の平均粒径が１μｍ以下、かつ表面の高低差が２０ｎｍ以上であることを特徴とする請求項３又は４に記載の画像表示装置。
【請求項６】
前記薄膜トランジスタは、複数種の表面形状を有する多結晶シリコン薄膜から形成されており、そのうちの少なくとも一つの回路領域を構成する薄膜トランジスタのチャネル及びソース・ドレイン領域の表面の高低差が５ｎｍ以下であり、前記多結晶シリコン薄膜の結晶粒の形は、幅が０．３μｍ以上２μｍ以下、長さが４μｍ以上の短冊状であることを特徴とする請求項１乃至３の何れかに記載の画像表示装置。
【請求項７】
請求項１から請求項６に記載の集積回路において、前記薄膜トランジスタは、複数種のゲート絶縁材料および膜厚を前記回路領域毎に有することを特徴とする請求項１乃至６の何れかに記載の画像表示装置。
【請求項８】
前記薄膜トランジスタは、前記回路領域毎に複数種の構造を有することを特徴とする請求項１乃至６の何れかに記載の画像表示装置。
【請求項９】
同一の絶縁性基板上に形成され、多結晶シリコン薄膜で形成される薄膜トランジスタを有する画素部および画素駆動回路部を少なくとも含む複数の回路領域を形成したアクティブ・マトリクス基板を具備する画像表示装置であって、
前記画素部の回路領域を形成する薄膜トランジスタのチャネル及びソース・ドレイン領域は、平均粒径が１μｍ以下で、表面の高低差が２０ｎｍ以上である多結晶シリコン薄膜であり、
前記画素部の回路領域を除く前記複数の回路領域のうち、少なくとも一つの回路領域を構成する薄膜トランジスタのチャネル及びソース・ドレイン領域の前記多結晶シリコン薄膜の結晶粒の形は、幅が０．３μｍ以上２μｍ以下、長さが４μｍ以上の短冊状で、かつ前記チャネル及びソース・ドレイン領域の表面の高低差が５ｎｍ以下であることを特徴とする画像表示装置。
【請求項１０】
前記画素部の回路領域を除く前記複数の回路領域を構成する薄膜トランジスタが、複数種のゲート絶縁材料、および膜厚を有することを特徴とする請求項９に記載の画像表示装置。
【請求項１１】
前記画素部を除く回路領域を構成する前記薄膜トランジスタが、複数種の構造を持つ事を特徴とする請求項９に記載の画像表示装置。
【請求項１２】
前記画素部の回路領域を除く前記複数の回路領域に、レベルシフタ、サンプリングスイッチ回路、バッファ回路を有する画素駆動回路を有し、
前記画素駆動回路を構成する薄膜トランジスタのチャネル及びソース・ドレイン領域は、平均粒径が１μｍ以下、表面の高低差が２０ｎｍ以上である多結晶シリコン薄膜から形成されており、
前記レベルシフタと前記サンプリングスイッチ回路を除く回路のうち、少なくとも一つを構成する薄膜トランジスタのチャネル及びソース・ドレイン領域を構成する多結晶シリコン薄膜の結晶粒の形が、幅０．３μｍ以上２μｍ以下、長さが４μｍ以上の短冊状で、かつ表面の高低差が５ｎｍ以下である多結晶シリコン薄膜で形成されていることを特徴とする請求項９に記載の画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像表示装置に係り、特に高速動作の薄膜トランジスタを用いた回路を具備する画像表示装置に関する。
【０００２】
【従来の技術】
アクティブ・マトリクス方式の液晶表示装置（液晶ディスプレイ）、有機発光表示装置（有機ＥＬディスプレイ）、あるいはイメージセンサの画素及び画素駆動回路を構成するアクティブ素子として、ポリシリコン薄膜トランジスタ（以下、ポリシリコンＴＦＴとも言う）が開発されている。ポリシリコンＴＦＴは、他の駆動回路素子に比べ、駆動能力が大きい点で有利であり、画素と同一の基板上に周辺駆動回路を搭載することができる。
【０００３】
テレビ受像機や大形のモニターなどの大サイズの液晶表示装置に用いられるポリシリコンＴＦＴは、コスト面の要請から、画像表示装置のアクティブ基板（所謂、あるいはアクティブ・マトリクス基板）を構成する絶縁性基板であるガラス基板上に形成される。ガラス基板上にＴＦＴを形成するプロセスでは、ガラスの耐熱温度がプロセス温度を規定する。
【０００４】
ガラス基板（以下、単に基板とも称する）上に高品質なポリシリコン薄膜（以下、多結晶シリコン薄膜とも称する）を形成するには、「非特許文献１」に記載のように、エキシマレーザによる結晶化を利用する。
【０００５】
画素駆動回路部に、より高性能な集積回路を搭載するためには、より高性能なポリシリコンＴＦＴを実現する必要があるが、例えば、「非特許文献２」、あるいは、「非特許文献３」に記載のように、固体レーザを用いた結晶化により、レーザの走査方向に結晶粒径が大きく、粒幅のそろった、表面が平坦なポリシリコン薄膜が得られる。このポリシリコン薄膜でポリシリコンＴＦＴを形成することで薄膜トランジスタの性能が向上することが報告されている。
【０００６】
【非特許文献１】
テクノロジー・アンド・アプリケーションズ・オブ・アモルファスシリコン（２０００年）第９４頁から第１４６頁（Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ  ｏｆ  Ａｍｏｒｐｈｏｕｓ  Ｓｉｌｉｃｎ  （  Ｓｐｒｉｎｇｅｒ  ２０００）  ＰＰ９４−１４６  ）。
【非特許文献２】
国際電子デバイス学会予稿集（２００１年）第７４７頁から第７５１頁（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｍｅｅｔｉｎｇ  （Ｗａｓｈｉｎｇｔｏｎ  ＤＣ，  ２００１）  ＰＰ７４７−７５１）。
【非特許文献３】
情報ディスプレイ学会国際シンポジウムダイジェスト（２００２年）第１５８頁から第１６１頁（Ｓｏｃｉｅｔｙ  Ｆｏｒ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｄｉｓｐｌａｙ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  ２００２  ＰＰ１５８−１６１  ）。
【０００７】
【発明が解決しようとする課題】
エキシマレーザを用いて結晶化したポリシリコン薄膜を薄膜トランジスタに利用してきたこれまでのポリシリコン薄膜は、結晶粒径が小さく、結晶粒の形状に異方性が少ない。従って、薄膜トランジスタを基板上にどのような向きに配置しても、その性能はほぼ同じであった。この理由から、基板上での薄膜トランジスタの配置はレイアウト面積の低減を目的として行われており、必然的に複数の向きを持った薄膜トランジスタが、同一基板上に存在する。
【０００８】
前記のように、固体レーザを用いた結晶化により、レーザの走査方向に対し、結晶粒径が大きく、レーザの走査方向に対して垂直な方向に結晶粒幅の揃った  、表面が平坦なポリシリコン薄膜が得られる。このポリシリコン薄膜で作製したＴＦＴの性能は、従来搭載不可能であった回路が搭載でき、アクティブ・マトリクス基板の高機能化を果たすことができる。しかし、従来のポリシリコン薄膜は、シリコン結晶の異方性が大きく、従来どおりのレイアウトを行うと、回路動作に必要とされる性能が得られない場合が生じる。
【０００９】
本発明の目的は、多数の画素をマトリクス状に配置された画素部（画素領域、または表示領域）と、画素部を駆動させるための高速の電流移動度（電子移動度、ホール移動度）で動作する高性能の薄膜トランジスタ回路で構成した画素駆動回路部を絶縁性基板に備えた画像表示装置を提供することである。
【００１０】
なお、本発明は、画像表示装置のための絶縁性基板に形成された半導体膜を上記高速の電流移動度を可能とする特性をもつ薄膜に改良するポリシリコン薄膜の改質に限るものではなく、他の基板、例えばシリコンウエハ上に形成された半導体膜の改質等にも同様に適用できる。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明は、まず、絶縁性基板の全域に形成された非晶質（アモルファス）シリコン膜の全面にエキシマレーザ光を照射して、ポリシリコン膜に改質し、あるいは化学気相法（ＣＶＤ法）でポリシリコン膜を形成した絶縁性基板を作製し、この絶縁性基板の画素領域の周辺に配置される駆動回路領域のポリシリコン膜に固体レーザを用いたパルス変調レーザ光あるいは擬似ＣＷレーザ光を選択的に照射しながら、所定の方向に走査して、レーザの走査方向に結晶粒径が大きく、粒幅のそろった、表面が平坦なポリシリコン薄膜からなる帯状結晶シリコン膜の不連続改質領域を形成する。
【００１２】
上記の不連続改質領域は矩形状とし、この矩形状の不連続改質領域内に所要の回路を作り込む。その際に、レーザ走査方向と個々の回路を構成するＴＦＴのチャネル方向との相対関係の違いによるＴＦＴ特性の差異を考慮して、個々の回路の要求仕様に対して最適となるように、ＴＦＴを配置することにより、上記本発明の目的が達成される。なお、本発明では、上記のパルス変調レーザ光あるいは擬似ＣＷレーザ光の照射で略帯状結晶シリコン膜の不連続改質領域を作製する手法をＳＥＬＡＸ（Ｓｅｌｅｃｔｉｖｅｌｙ  Ｅｎｌａｒｇｉｎｇ  Ｌａｓｅｒ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ  ）と称する。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。ここでは、絶縁性基板としてガラス基板を用いた液晶表示装置に本発明を適用した場合で説明する。図１は画像表示装置を構成するアクティブ・マトリクス基板であるガラス基板上に形成した画像部と画素駆動回路部および他の必要な回路類の概略を模式的に説明する平面図である。なお、液晶表示装置では、このアクティブ・マトリクス基板にカラーフィルタなどを形成した対向基板（カラーフィルタを有するものではカラーフィルタ基板と称する）を重ねて貼り合わせ、両基板の貼り合わせ間隙に液晶が封入される。
【００１４】
ここでは、アクティブ・マトリクス基板が線順次方式であるものとして説明する。ガラス基板ＳＵＢに形成される各回路は、その大部分に画素領域ＤＳＰを有する。画素領域ＤＳＰにマトリクス状に配列される画素ＰＸＬは、データ線ＤＬとゲート線ＧＬの交差部に設けられる。この画素ＰＸＬは、スイッチとして働くＴＦＴと、画素電極で構成される。本実施例では、スイッチが２個のＴＦＴで構成されるダブルゲートの場合を示しているが、シングルゲートあるいはマルチゲートであってもよい。
【００１５】
ガラス基板ＳＵＢ上の画素領域ＤＳＰの外側で、当該画素領域ＤＳＰに形成された多数の画素ＰＸＬに駆動信号を供給する回路を形成した駆動回路領域を配置する。画素領域ＤＳＰの一方の長辺（図１の上辺）に、デジタル化された表示データをデジタルアナログ変換器ＤＡＣに順次読み込ませる役割を持つシフトレジスタＤＳＲ、デジタル化された表示データを階調電圧信号として出力するデジタルアナログ変換器ＤＡＣ、デジタルアナログ変換器ＤＡＣからの階調信号を増幅して所望の階調電圧を得るレベルシフタＤＬＳ、バッファＢＦ、隣接画素で階調電圧の極性を反転させるサンプリングスイッチＳＳＷが配置されている。
【００１６】
また、画素領域ＤＳＰの短辺（図１の左辺）には、画素電極ＰＸＬのゲートを順次開いてゆくためのシフトレジスタＧＳＲ、レベルシフタＧＬＳが配置されている。そして、上記回路群の周辺には、システムＳＬＳＩから送られた画像データを表示装置に取り込んで信号変換を行うインタフェースＩＦ、階調信号発生器ＳＩＧ、各回路のタイミング制御用のクロック信号を発生するクロック信号発生器ＣＬＧ等が配置されている。
【００１７】
これらの回路群の内、インターフェースＩＦ、クロック信号発生器ＣＬＧ、ドレイン側シフトレジスタＤＳＲ、ゲート側シフトレジスタＧＳＲ、デジタルアナログ変換器ＤＡＣといった回路は、デジタル信号を処理するため高速性が必要とされ、かつ低電力化のため、低電圧駆動が必要とされる。
【００１８】
一方、画素ＰＸＬは液晶に電圧を印加し、液晶の透過率を変調するための回路であり、階調を出すためには高電圧駆動とならざるをえない。また、一定時間電圧を保持するためには、スイッチングをする薄膜トランジスタは低リーク電流でなければならない。低電圧駆動回路群と高電圧駆動回路群の間にあるドレイン側レベルシフタＤＬＳ、ゲート側レベルシフタＧＬＳ、バッファＢＦ、サンプリングスイッチＳＳＷは、画素ＰＸＬへ高電圧のアナログ信号を送るため、高電圧駆動が要求される。以上のように、ガラス基板ＳＵＢ上に画像表示用の回路を作製するためには、相反する複数の仕様のＴＦＴを同時に搭載する必要がある。
【００１９】
図２はアクティブ・マトリクス基板の各駆動回路領域に形成される各回路対する要求仕様とその仕様を満たした場合の効果をまとめた説明図である。各領域に形成される各回路の要求仕様とその仕様に対する効果は図２中に記述してあるので、ここでは繰り返しの説明はしない。図２にまとめた要求仕様を満たすために、本実施例では、図１において、インターフェースＩＦ、クロック信号発生器ＣＬＧ、ドレイン側のシフトレジスタＤＳＲ、ゲート側シフトレジスタＧＳＲ、デジタルアナログ変換器ＤＡＣの部分にパルス変調レーザ光の走査による選択的な照射で、レーザの走査方向に連続した粒界を持つように改質された帯状結晶シリコン膜の不連続改質領域を適用する。この不連続改質領域を適用する範囲を図１において参照符号ＳＸで示す。
【００２０】
図３はアモルファスシリコン膜を良質なポリシリコン膜に改質する様子を説明する模式図である。図３（ａ−１）は斜視図、図３（ａ−２）は図３（ａ−１）を図３（ａ−１）の上方からみた平面図である。また、図３（ｂ−１）は斜視図、図３（ｂ−２）は図３（ｂ−１）を図３（ｂ−１）の上方からみた平面図である。図３（ａ−１）、（ａ−２）に示すように、絶縁基板ＩＮＳ上の全域にプリカーサ膜ＰＲＣ、非晶質シリコン膜（以下、アモルファスシリコン膜とも言う）ＡＳＩを化学気相成長法（ＣＶＤ法）によって成膜する。プリカーサ膜ＰＲＣは絶縁膜の種類によっては、必ずしも成膜すべきものではないが、本実施例ではこれを成膜したものとして説明する。
【００２１】
形成されたアモルファスシリコン膜ＡＳＩの全面に、エキシマレーザ光ＥＸＬを照射して、ポリシリコン膜ＰＳＩに改質する。このときの改質は非晶質→多結晶の処理である。このポリシリコン膜ＰＳＩ１は化学気相法（ＣＶＤ法）あるいはスパッタ法で直接成膜してもよい。つづいて，図３（ｂ−１）、（ｂ−２）に示すように、図１の領域ＳＸに相当する領域のポリシリコン膜ＰＳＩに固体レーザを用いたパルス変調レーザ光あるいは擬似ＣＷレーザ光ＳＳＬを選択的に照射しながら、所定の方向ＳＳＬＤに走査して、レーザーの走査方向に結晶粒径が大きく、粒幅のそろった、表面が平坦なポリシリコン薄膜からなる帯状結晶シリコン膜の不連続改質領域ＶＴＬを形成する。この不連続改質は多結晶→結晶粒拡大の処理である。なお、エキシマレーザ光ＥＸＬの走査方向ＥＸＬＤと、固体レーザを用いたパルス変調レーザ光あるいは擬似ＣＷレーザ光ＳＳＬの走査方向ＳＳＬＤは必ずしも一致しなくともよい。
【００２２】
以下、上記の方法で得た不連続改質を施した矩形状の領域ＶＴＬを便宜上仮想タイルとも称する。仮想タイルＶＴＬの大きさは、作り込む回路規模に対応した大きさ、あるいは複数の回路を作り込む大きさに設定される。
【００２３】
図４は薄膜トランジスタのレイアウトと固体レーザの照射方向および粒界の様子を模式的に説明する平面図である。前記した方法で図１の領域ＳＸ内に搭載された回路群を構成する薄膜トランジスタは、図４の（ａ）に示すように、固体レーザを用いたパルス変調レーザ光あるいは擬似ＣＷレーザ光の走査方向ＳＳＬＤと薄膜トランジスタＴＦＴＰのソース・ドレイン方向ＳＤＤが平行となるようにレイアウトした場合、電子の結晶粒境界での散乱回数が少ないために、電子の移動度が３００ｃｍ２  ／  Ｖ・ｓから５００ｃｍ２  ／Ｖ／ｓと大きく、しきい値のばらつきも±０．２Ｖ以下となる。
【００２４】
また、図４（ｂ）に示すように、固体レーザを用いたパルス変調レーザ光あるいは擬似ＣＷレーザ光の走査方向ＳＳＬＤと薄膜トランジスタＴＦＴＶのソース、ドレイン方向ＳＤＤが垂直となるようにレイアウトした場合、電子の移動度は１００ｃｍ２  ／Ｖ・ｓから３００ｃｍ２  ／Ｖ／ｓと低くなるが、抵抗が大きくなるために、オフ時の電流が小さく、また特性劣化が少なく、高耐圧なトランジスタ特性を示す。
【００２５】
図５は仮想タイルＶＴＬ内に作製した薄膜トランジスタのレイアウト方法の違いによる輸送特性を比較した説明図である。図５において、曲線ＴＦＴＰＣ、ＴＦＴＶＣは、図４のそれぞれ（ａ）ＴＦＴＰ、（ｂ）ＴＦＴＶの輸送特性を示す。従って、例えば、メモリスイッチのような、電荷を保持、放蓄電する素子に利用できる。
【００２６】
上記の薄膜トランジスタ群により、従来はガラス基板上に搭載された画像部（表示領域）の外周にＬＳＩチップとして搭載されていた高速回路群（主として画素駆動回路）を同一ガラス基板内に直接搭載することが可能となる。これにより、ＬＳＩチップコストの削減、パネル周辺部（アクティブ・マトリクス基板の外周）の非画素領域の削減が可能となる。またＬＳＩチップ設計、製造の時点で行われていた回路のカスタム化がアクティブ・マトリクス基板となるパネル製造工程で可能となる。
【００２７】
次に、実際の基板上におけるレイアウトの実施例を図６から図９を参照して説明する。図６は本発明の実施例における絶縁性基板上での画素のレイアウトの一例を説明する要部平面図である。画素ＰＸＬは図１に示した画素領域ＤＳＰは、電荷を保持、放蓄電するための薄膜トランジスタで構成したスイッチＳＷと保持容量ＣＳＴと画素電極ＣＬＱから構成される。スイッチＳＷはソース側がコンタクトＳＣＴを介してドレイン線ＤＬに、ドレイン側が保持容量ＣＳＴに、ゲートがゲート線ＧＬに接続される。ドレイン線ＤＬに送られた階調信号は、スイッチＳＷがオン状態の時、保持容量ＣＳＴ及び保持容量ＣＳＴとコンタクトＩＣＴを介して接続している画素電極ＣＬＱに電荷として送られる。この電荷はスイッチＳＷがオフ状態の時保持され、再びオン状態になるとドレイン線ＤＬに放電し、リセットされる。
【００２８】
スイッチＳＷは、耐圧向上のために２個の薄膜トランジスタＳＷＴＲ１とＳＷＴＲ２で構成されたダブルゲート構造になっている。本実施例では、スイッチＳＷをダブルゲート構造の例で示したが、後述するＬＤＤ（Ｌｉｇｈｔｌｙ    Ｄｏｐｅｄ    Ｄｒａｉｎ）構造を有する１個の薄膜トランジスタ、あるいは２個の薄膜トランジスタで構成されるスイッチを採用しても耐圧向上の実現が可能である。画素ＰＸＬを構成する素子は、前記したアモフファスシリコンからエキシマレーザによって改質したポリシリコン膜ＰＳＩで作製される。従って、ポリシリコン膜に異方性は無く、どのようにレイアウトしても、薄膜トランジスタの特性に大きな差異は無い。従って、本実施例の場合、レイアウト面積縮小と画素の開口率向上のために薄膜トランジスタＳＷＴＲ１と薄膜トランジスタＳＷＴＲ２のソース・ドレインの向きが互いに直行するようにレイアウトすることが望ましい。
【００２９】
画素と同様、サンプリングスイッチ、ドレイン側レベルシフタ、ゲート側レベルシフタ、バッファといった回路では、構成素子が図３のポリシリコン膜ＰＳＩで作製される。よってこれらの回路では、構成する薄膜トランジスタ群のソース、ドレインの向きが互いに直行するものが存在する様、レイアウトすることが望ましい。
【００３０】
図７はドレイン側シフトレジスタＤＳＲの１段分の基板上でのレイアウト例を模式的に説明する要部平面図である。また、図８はドレイン側シフトレジスタＤＳＲ１段分の論理回路図である。そして、図９は図７に示したシフトレジスタの動作を説明するタイミング図である。画像表示装置の駆動回路を構成するシフトレジスタは、通例ではＭ段から構成され、ここでは、便宜上、Ｎ段目のシフトレジスタであるとする。Ｎ−１段目のシフトレジスタより出力された信号ＳＯＵＴＮ−１は２個のクロックインバータを経由して信号ＳＯＵＴＮとして出力される。Ｎ＋１段目のクロック信号の入力をＮ段目の場合と入れ替え、クロック信号ＣＬＫ１とＣＬＫ２を図９のタイミングチャートのように制御することにより、各段の信号の立ち上がり時間をシフトすることが可能である。その結果、薄膜トランジスタのゲートもしくはドレイン線に表示データが送られるタイミングを画素毎に時間ＤＥＬＨだけ順次シフトさせることができる。シフトレジスタＤＳＲの回路様式は多岐にわたるが、図８に示す回路構成を採用した場合、回路を構成する素子数は少なくなる。しかし、信号の立ち上がり、立下りが急峻である必要がある。
【００３１】
ドレイン側シフトレジスタＤＳＲの構成素子は、図３（ｂ−１）（ｂ−２）に示した仮想タイルＶＴＬ内に作製される。この回路は高速性を要求されるので、全ての薄膜トランジスタのソース・ドレインの向きは、固体レーザを用いたパルス変調レーザ光あるいは擬似ＣＷレーザ光の走査方向ＳＳＬＤに平行となるよう、レイアウトすることが望ましい。
【００３２】
また、ドレイン側シフトレジスタＤＳＲと同様に、インターフェースＩＦ、クロック信号発生器ＣＬＧ、ゲート側シフトレジスタＧＳＲ、デジタルアナログ変換器ＤＳＣといった回路は、仮想タイルＶＴＬ内に作製される。よって、これらの回路では、全ての薄膜トランジスタ群のソース・ドレインの向きが、固体レーザを用いたパルス変調レーザ光あるいは擬似ＣＷレーザ光ＳＳＬの走査方向に平行となるよう、レイアウトすることが望ましい。
【００３３】
なお、本発明は、任意の回路の仕様に対して最適なレイアウトを提供することにあるので、上記した実施例の様な駆動方式、回路配置に限らず適用される。例えば、デジタルアナログ変換器にメモリを備えたものを考えたとき、先に述べたように、電荷を保持、放蓄電する素子には、固体レーザを用いたパルス変調レーザ光あるいは擬似ＣＷレーザ光の走査方向に対し、垂直となるようレイアウトされた薄膜トランジスタを採用することが望ましい。従って、この場合、メモリのスイッチング素子となる薄膜トランジスタはパルス変調レーザ光あるいは擬似ＣＷレーザ光ＳＳＬの走査方向ＳＳＬＤに対し垂直、デジタルアナログ変換器を構成するその他のトランジスタ群は平行にレイアウトすることが望ましい。同様に、仮想タイルＶＴＬ内に作製される高速回路の内、例えばメモリのように電荷を保持、放蓄電する薄膜トランジスタが含まれるものは、この素子のみが回路を構成するその他のトランジスタ群に対し、垂直となる独特なレイアウトとなる。
【００３４】
薄膜トランジスタの構造はそれぞれの回路仕様に対し最適なものを選択する。例えば、薄膜トランジスタのゲート絶縁膜を薄膜化し、あるいは高誘電率の絶縁膜を採用することで、性能が向上し、ばらつきが低減することが良く知られている。図１０はゲート絶縁膜にシリコン酸化膜を用い、その膜厚による特性の違いをゲート電圧に対するドレイン電流をプロットして示す説明図である。図１０において、シリコン酸化膜の膜厚が１００ｎｍのときの特性ＴＦＴ１００に比べ、膜厚が５０ｎｍの場合の特性ＴＦＴ５０の方が立ち上がり特性もよく、電流量も大きいことが分かる。したがって、例えば、シフトレジスタ、デジタルアナログコンバータ、インタフェースといった低電圧、高速駆動の回路には、ゲート絶縁膜が薄い薄膜トランジスタを用い、それ以外の回路にはゲート絶縁膜が厚い薄膜トランジスタを採用することにより、更に回路性能を向上させることができる。
【００３５】
また、図１１はチャネル領域とソース・ドレイン領域の境界に低濃度の不純物注入層が存在する場合と、ゲートが低濃度の不純物注入層上に存在する場合の薄膜トランジスタの構造を模試的に示す断面図である。図１１（ａ）はチャネル領域とソース・ドレイン領域の境界に低濃度の不純物注入層が存在する場合を、図１１（ｂ）は低濃度の不純物注入層上にゲートが存在する場合を示す。図１１（ａ）に示すように、チャネル領域ＣＨＲとソース・ドレイン領域ＳＤＲとの境界領域に低濃度の不純物注入層ＬＤＤＲが存在するＬＤＤ（Ｌｉｇｈｔｌｙ    Ｄｏｐｅｄ    Ｄｒａｉｎ）構造を持つ薄膜トランジスタＴＦＴを採用すると、性能は低下するものの、通常の薄膜トランジスタで問題となる寄生トランジスタの発生原因であるオフ電流を抑制することができ、また信頼性も高くなる。したがって、例えば画素回路のように低リーク電流を要求する回路、レベルシフタ、バッファといった高耐圧、高信頼性を要求する回路、あるいは階調信号発生回路のように寄生バイポーラ動作によるアーリー電圧増加が階調電圧をばらつかせることを回避したい回路では、ＬＤＤ構造を採用することが望ましい。
【００３６】
また、図１１（ｂ）に示すように、ゲートＧＡＴＥがＬＤＤ領域ＬＤＤＲ上に形成された領域ＧＯＬＤが存在するＧＯＬＤ（Ｇａｔｅ    ＯｖｅｒｌａｐｐｅｄＬＤＤ）構造を採用すると、ＬＤＤ構造よりも性能は向上し、信頼性も高いことから、更に回路性能を向上させることができる。
【００３７】
以上を踏まえ、画像表示装置を構成するアクティブ・マトリクス基板の実施例を説明する。図１２は本発明のアクティブ・マトリクス基板の他の構成例の概念を模式的に説明する平面図である。図１２における各回路の位置は図１にもとづいている。画素や高耐圧であることが要求される回路が搭載される領域ＲＧＮ１では、当該回路を構成する薄膜トランジスタＴＦＴ１のソース・ドレイン方向は固体レーザの走査方向ＳＳＬＤに対して平行なものと垂直なものが混在する。その具体的な構造は、上記ＬＤＤ構造もしくはＧＯＬＤ構造を有するものとすることが望ましい。
【００３８】
高性能回路が搭載される領域ＲＧＮ２では、回路を構成する薄膜トランジスタＴＦＴ２のソース・ドレイン方向は固体レーザの走査方向ＳＳＬＤに対して平行なもののみである。その具体的な構造は、ＬＤＤ構造もしくはＧＯＬＤ構造でもよいが、低電圧で駆動する場合に耐圧は必要ないので、単純な相補型ＭＯＳ構造であることが望ましい。更に、薄膜トランジスタＴＦＴ２のゲート絶縁膜の膜厚は薄膜トランジスタＴＦＴ１のそれよりも薄いか、誘電率の高い材料であることが望ましい。階調信号を発生させる回路が搭載される領域ＲＧＮ３では、回路を構成する薄膜トランジスタＴＦＴ２のソース・ドレイン方向は固体レーザの走査方向ＳＳＬＤに対して平行なもののみである。その具体的な構造は、寄生バイポーラ動作を抑制するために、ＬＤＤ構造もしくはＧＯＬＤ構造を有することが望ましい。
【００３９】
薄膜トランジスタの製造方法については、回路設計において上記レイアウトを反映させることを除けば、よく知られた酸化、成膜工程、ホトリソグラフィ工程を繰り返す方法を採用すればよい。本発明特有のプロセスは仮想タイルＶＴＬの位置を決定する方法のみである。次に、仮想タイルＶＴＬの位置を決定する方法について説明する。
【００４０】
図１３は仮想タイルＶＴＬの位置を決定するための固体レーザ照射領域を位置決めする様子の説明図であり、図１３（ａ−１）は位置決めマーク形成時の斜視図、図１３（ａ−２）は図１３（ａ−１）を図の上からみた平面図、図１３（ｂ−１）はレーザ照射時の斜視図、図１３（ｂ−２）は図１３（ｂ−１）を図の上からみた平面図である。図１３において、ポリシリコン膜ＰＳＩに、ホトリソグラフィー法、あるいはドライエッチング法あるいはレーザにより、パルス変調レーザ光あるいは擬似ＣＷレーザ光の照射位置決めのターゲットとなる位置決めマークＭＡＲＫを形成する（図１３（ａ−１）（ａ−２））。この位置決めマークＭＡＲＫの形成には上記した方法のどれを用いても良いが、レーザで形成すれば、マスク数、およびホトリソグラフィ工程数ＮＯ数が増加するのを回避できる。
【００４１】
次に、マークＭＡＲＫを参照しながら、パルス変調レーザ光ＳＸＬを方向ＳＳＬＤに走査しながら、かつ所定の領域ＶＴＬを選択しながら不連続で照射する（図１３（ｂ−１）（ｂ−２））。領域ＶＴＬにパルス変調レーザ光を走査して照射し、帯状の多結晶シリコン膜の不連続改質領域を形成した後の工程は、公知の薄膜トランジスタ製造工程を採用すればよい。
【００４２】
図１４は本発明による画像表示装置を液晶表示装置に適用した構成例を模式的に説明するための展開斜視図である。アクティブ・マトリクス基板を構成するガラス基板ＳＵＢ１上に、マトリクス状に配置された複数の画素電極ＰＸＬ、及び上記画素電極に表示信号を入力するドレイン側回路ＤＳＲ及びゲート側駆動回路ＧＳＲ、画像表示のために必要な回路群ＣＩＲを形成する。このガラス基板ＳＵＢ１の上に配向膜ＬＯを印刷法により塗布する。配向膜ＬＯはラビング等で配向制御能が付与される。
【００４３】
一方、対向基板ＳＵＢ２にはカラーフィルタＣＦ、対向電極ＩＴＯが形成され、その上に配向膜ＬＯを塗布し、同様に配向制御能が付与される。対向基板ＳＵＢ２をガラス基板ＳＵＢ１と貼り合わせ、対向する配向膜ＬＯの間に真空注入により液晶ＬＩＱを充填し、周囲を封止剤ＳＥＡに封止する。なお、対向基板ＳＵＢ２をガラス基板ＳＵＢ１との間にスペーサＳＰＣを介在させて両基板間の間隙を規制する。スペーサＳＰＣはプラスチックビーズやガラスビーズが多く用いられるが、これに代えて対向基板ＳＵＢ２あるいはガラス基板ＳＵＢ１側にフォトリソグラフィ技法で形成した柱状スペーサを用いることもできる。
【００４４】
その後、ガラス基板ＳＵＢ１と対向基板ＳＵＢ２の各表面に偏光板ＤＥＦを貼り付ける。そして、ガラス基板ＳＵＢ１の背面にバックライトＢＫＬを装着して液晶表示装置が完成する。なお、図１４では対向基板ＳＵＢ２側にカラーフィルタを形成したものを例としたが、アクティブ・マトリクス基板であるガラス基板ＳＵＢ１側にカラーフィルタを形成した形式の液晶表示装置にも本発明は同様に適用できる。
【００４５】
また、前記図１乃至図１３で説明したアクティブ・マトリクス基板を用いて有機ＥＬ表示装置を製造することもできる。図１５は本発明による画像表示装置を有機ＥＬ表示装置に適用した構成例を説明する展開斜視図である。また、図１６は図１５に示した構成要素を一体化した有機ＥＬ表示装置の平面図である。前記実施例で説明したアクティブ・マトリクス基板ＳＵＢに有する画素電極上に有機ＥＬ素子を形成する。有機ＥＬ素子は、画素電極表面から順次、ホール輸送層、発光層、電子輸送層、陰極金属層などを蒸着した積層体から構成される。この有機ＥＬ素子毎に、図示しない薄膜トランジスタ回路で構成された画素回路を有している。また、画素領域ＰＡＲの外側に駆動回路部ＤＤＲ、走査駆動回路部ＧＤＲが形成されており、これら駆動回路部ＤＤＲ、走査駆動回路部ＧＤＲに対して、外部信号源からの表示用信号、走査信号がフレキシブルプリント基板ＰＬＢで供給される。駆動回路部ＤＤＲ、走査駆動回路部ＧＤＲは、前記した薄膜トランジスタで構成されている。フレキシブルプリント基板ＰＬＢには表示制御装置ＣＴＬを構成する集積回路が搭載されている。
【００４６】
このような積層層を形成したアクティブ・マトリクス基板ＳＵＢの画素領域ＰＡＲの周囲にシール材を配置し、封止基板ＳＵＢＸまたは封止缶で封止する。このアクティブ・マトリクス基板ＳＵＢを上側ケースであるシールドフレームＳＨＤと下側ケースＣＡＳで一体化して有機ＥＬ表示装置とする。有機ＥＬ表示装置用のアクティブ・マトリクス駆動では、有機ＥＬ素子が電流駆動発光方式であるために高性能の画素回路の採用が良質な画像の提供には必須であり、ＣＭＯＳ型薄膜トランジスタの画素回路を用いるのが望ましい。また、駆動回路領域に形成する薄膜トランジスタ回路も高速、高精細化には必須である。本実施例のアクティブ・マトリクス基板ＳＵＢは、このような要求を満たす高い性能を有している。本実施例のアクティブ・マトリクス基板を用いた有機ＥＬ表示装置は本実施例の特長を最大限に発揮する表示装置の１つである。
【００４７】
本発明は、上記した画像表示装置のアクティブ・マトリクス基板を用いたものに限らず、本発明の特許請求の範囲に記載された構成および実施の形態で説明した構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能であり、例えば各種の半導体装置に適用することもできる。
【００４８】
図１７から図２０は本発明の画像表示装置の応用例を示す。図１７はパーソナルコンピュータやテレビ受像機の表示部に本発明の画像表示装置を実装した例を示す外観図であり、パーソナルコンピュータやテレビ受像機の表示部ＭＯＮに本発明の液晶表示装置ＬＩＱＭＯＮを実装した状態を示す。
【００４９】
図１８は携帯電話機の表示部に本発明の画像表示装置を実装した例を示す外観図であり、携帯電話機の表示部ＭＯＢに本発明の液晶表示装置ＬＩＱＭＯＮを用いた状態を示す。
【００５０】
図１９はデジタル携帯端末の表示部に本発明の画像表示装置を実装した例を示す外観図であり、デジタル携帯端末ＰＤＡの表示部に本発明の画像表示装置ＬＩＱＭＯＮを実装した状態を示す。
【００５１】
図２０はビデオカメラの表示部に本発明の画像表示装置を実装した例を示す外観図であり、ビデオカメラＣＡＭのヴューファインダ部に本発明の画像表示装置ＬＩＱＭＯＮを実装した状態を示す。
【００５２】
上記のほかにも、デジタルスチールカメラや、プロジェクタ、車載用ナヴィゲーションシステム等の画像表示部に本発明の画像表示装置を採用することができる。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、アクティブ・マトリクス基板を構成する絶縁基板上での各種回路部のレイアウト最適化により、マトリクス状に配置された画素部と、この画素部を駆動させるための高速の電流移動度で動作する高性能の薄膜トランジスタ回路等を有する画素駆動回路部を備えた高画質の画像表示装置を提供することができる。
【図面の簡単な説明】
【図１】画像表示装置を構成するアクティブ・マトリクス基板であるガラス基板上に形成した画像部と画素駆動回路部および他の必要な回路類をの概略を模式的に説明する平面図である。
【図２】アクティブ・マトリクス基板の各駆動回路領域に形成される各回路対する要求仕様とその仕様を満たした場合の効果をまとめた説明図である。
【図３】アモルファスシリコン膜を良質なポリシリコン膜に改質する様子を説明する模式図である。
【図４】薄膜トランジスタのレイアウトと固体レーザの照射方向および粒界の様子を模式的に説明する平面図である。
【図５】仮想タイルＶＴＬ内に作製した薄膜トランジスタのレイアウト方法の違いによる輸送特性を比較した説明図である。
【図６】本発明の実施例における絶縁性基板上での画素のレイアウトの一例を説明する要部平面図である。
【図７】ドレイン側シフトレジスタＤＳＲの１段分の基板上でのレイアウト例を模式的に説明する要部平面図である。
【図８】ドレイン側シフトレジスタＤＳＲ１段分の論理回路図である。
【図９】図７に示したシフトレジスタの動作を説明するタイミング図である。
【図１０】ゲート絶縁膜にシリコン酸化膜を用い、その膜厚による特性の違いをゲート電圧に対するドレイン電流をプロットして示す説明図である。
【図１１】チャネル領域とソース・ドレイン領域の境界に低濃度の不純物注入層が存在する場合と、ゲートが低濃度の不純物注入層上に存在する場合の薄膜トランジスタの構造を模試的に示す断面図である。
【図１２】本発明のアクティブ・マトリクス基板の他の構成例の概念を模式的に説明する平面図である。
【図１３】仮想タイルＶＴＬの位置を決定するための固体レーザ照射領域を位置決めする様子の説明図である。
【図１４】本発明による画像表示装置を液晶表示装置に適用した構成例を模式的に説明するための展開斜視図である。
【図１５】本発明による画像表示装置を有機ＥＬ表示装置に適用した構成例を説明する展開斜視図である。
【図１６】図１５に示した構成要素を一体化した有機ＥＬ表示装置の平面図である。
【図１７】パーソナルコンピュータやテレビ受像機の表示部に本発明の画像表示装置を実装した例を示す外観図である。
【図１８】携帯電話機の表示部に本発明の画像表示装置を実装した例を示す外観図である。
【図１９】デジタル携帯端末の表示部に本発明の画像表示装置を実装した例を示す外観図である。
【図２０】ビデオカメラの表示部に本発明の画像表示装置を実装した例を示す外観図である。
【符号の説明】
ＣＬＧ・・・クロック信号発生器
ＩＦ・・・インターフェース回路
ＳＬＳＩ・・・システムＬＳＩ
ＳＩＧ・・・階調信号発生器
ＧＳＲ・・・ゲートシフトレジスタ
ＧＬＳ・・・ゲートレベルシフタ
ＳＸ・・・固体レーザを用いたパルス変調レーザ光もしくは擬似ＣＷレーザ光照射域
ＰＸＬ・・・画素回路
ＤＬ・・・ドレイン線
ＳＵＢ・・・絶縁性基板（ガラス基板）
ＤＳＰ・・・画像表示領域
ＤＳＲ・・・ドレインシフトレジスタ
ＤＬＳ・・・ドレインレベルシフタ
ＤＡＣ・・・デジタルアナログ変換器
ＢＦ・・・バッファ回路
ＳＳＷ・・・サンプリングスイッチ
ＧＬ・・・ゲート線
ＥＸＬ・・・エキシマレーザ光
ＥＸＬＤ・・・エキシマレーザ光の走査方向
ＰＳＩ・・・エキシマレーザ光で作製したポリシリコン膜
ＩＮＳ・・・絶縁性基板
ＰＲＣ・・・プリカーサ膜
ＡＳＩ・・・アモルファスシリコン膜
ＳＳＬ・・・固体レーザを用いたパルス変調レーザ光もしくは擬似ＣＷレーザ光
ＳＳＬＤ・・・固体レーザを用いたパルス変調レーザ光もしくは擬似ＣＷレーザ光の走査方向
ＶＴＬ・・・固体レーザを用いたパルス変調レーザ光もしくは擬似ＣＷレーザ光の照射領域
ＳＤＤ・・・薄膜トランジスタのソース・ドレイン方向
ＴＦＴＰ・・・薄膜トランジスタのソース・ドレイン方向が固体レーザを用いたパルス変調レーザ光もしくは擬似ＣＷレーザ光の走査方向に平行になるようにレイアウトした薄膜トランジスタ
ＴＦＴＶ・・・薄膜トランジスタのソース・ドレイン方向が固体レーザを用いたパルス変調レーザ光もしくは擬似ＣＷレーザ光の走査方向に垂直になるようにレイアウトした薄膜トランジスタ
ＴＦＴＰＣ・・・薄膜トランジスタのソース・ドレイン方向が固体レーザを用いたパルス変調レーザ光もしくは擬似ＣＷレーザ光の走査方向に平行になるようにレイアウトした薄膜トランジスタの輸送特性
ＴＦＴＶＣ・・・薄膜トランジスタのソース・ドレイン方向が固体レーザを用いたパルス変調レーザ光もしくは擬似ＣＷレーザ光の走査方向に垂直になるようにレイアウトした薄膜トランジスタの輸送特性
ＣＬＱ・・・画素電極
ＣＳＴ・・・保持容量
ＳＣＴ・・・コンタクト
ＳＷ・・・スイッチ
ＳＷＴＲ１・・・スイッチを構成するトランジスタ
ＳＷＴＲ２・・・スイッチを構成するトランジスタ
ＳＯＵＲＴＮ−１・・・Ｎ−１段目のシフトレジスタの出力
ＳＯＵＲＴＮ・・・Ｎ段目のシフトレジスタの出力
ＳＯＵＲＴＮ＋１・・・Ｎ＋１段目のシフトレジスタの出力
ＶＳＳ・・・回路の最低設定電圧
ＶＤＤ・・・回路の最高設定電圧
ＣＬＫ１・・・クロック信号１
ＣＬＫ２・・・クロック信号２
ＮＯＵＴ・・・Ｎ段目のデジタルアナログ変換器へ出力される信号
ＶＲＳＴ・・・１走査後にリセット信号を送るトランジスタ
ＤＥＬＨ・・・Ｎ段目のデジタルアナログ変換器へ出力される信号の出力時間
ＴＦＴ５０・・・ゲート酸化膜厚が５０ｎｍの薄膜トランジスタの輸送特性
ＴＦＴ１００・・・ゲート酸化膜厚が１００ｎｍの薄膜トランジスタの輸送特性
ＧＡＴＥ・・・薄膜トランジスタのゲート電極
ＧＩＮＳ・・・薄膜トランジスタのゲート絶縁膜
ＳＤＲ・・・薄膜トランジスタのソース・ドレイン領域
ＬＤＤＲ・・・薄膜トランジスタのＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域
ＣＨＲ・・・薄膜トランジスタのチャネル領域
ＧＯＬＰ・・・ＧＯＬＤ構造を持つ薄膜トランジスタで、ゲートがＬＤＤ  にオーバーラップしている領域
ＲＧＮ１・・・ポリシリコン膜がＥＬＡ等で成膜され、薄膜トランジスタのソースドレインの方向が復数種ある回路領域
ＲＧＮ２・・・ポリシリコン膜がＳＥＬＡＸ等で成膜され、薄膜トランジスタのソース・ドレインの方向がＳＳＬＤに平行なもののみで構成されている回路領域
ＲＧＮ３・・・ポリシリコン膜がＳＥＬＡＸ等で成膜され、薄膜トランジスタのソース・ドレインの方向がＳＳＬＤに平行なもののみで構成されており、Ｎ型薄膜トランジスタの構造がＬＤＤもしくはＧＯＬＤ構造である回路領域
ＴＦＴ１・・・ソース・ドレインの方向が復数種ある薄膜トランジスタ群
ＴＦＴ２・・・ソース・ドレインの方向がＳＳＬＤに平行なもののみである薄膜トランジスタ群
ＴＦＴ３・・・ソース・ドレインの方向がＳＳＬＤに平行なもののみであり、Ｎ型薄膜トランジスタの構造がＬＤＤもしくはＧＯＬＤ構造である薄膜トランジスタ群
ＭＡＲＫ・・・レーザ照射の位置決めパタン
ＤＥＦ・・・偏光板
ＩＴＯ・・・対向電極
ＣＦ・・・カラーフィルタ
ＳＥＡ・・・シール材
ＬＯ・・・配向膜
ＬＩＱ・・・液晶
ＣＩＲ・・・周辺回路群
ＢＫＬ・・・バックライト
ＳＨＤ・・・シールドフレーム
ＳＵＢＸ・・・封止基板
ＰＡＲ・・・画素領域
ＤＤＲ・・・ドレイン側駆動回路
ＧＤＲ・・・ゲート側駆動回路
ＰＬＢ・・・プリント基板
ＣＴＬ・・・ＤＤＲ，ＧＤＲに搭載できなかった周辺回路
ＭＯＮ・・・モニタ
ＬＩＱＭＯＮ・・・液晶表示装置
ＭＯＢ・・・携帯電話機
ＰＤＡ・・・デジタル携帯端末
ＣＡＭ・・・ビデオカメラ。
【図１】
2005010606.tif 000003
【図２】
2005010606.tif 000004
【図３】
2005010606.tif 000005
【図４】
2005010606.tif 000006
【図５】
2005010606.tif 000007
【図６】
2005010606.tif 000008
【図７】
2005010606.tif 000009
【図８】
2005010606.tif 000010
【図９】
2005010606.tif 000011
【図１０】
2005010606.tif 000012
【図１１】
2005010606.tif 000013
【図１２】
2005010606.tif 000014
【図１３】
2005010606.tif 000015
【図１４】
2005010606.tif 000016
【図１５】
2005010606.tif 000017
【図１６】
2005010606.tif 000018
【図１７】
2005010606.tif 000019
【図１８】
2005010606.tif 000020
【図１９】
2005010606.tif 000021
【図２０】
2005010606.tif 000022