(57)【要約】【課題】  ＰＷＢ基板に装着したセラミックス積層体にＰＷＢ基板を介して捩じり等の外力が作用した際にも、破損やクラック等の異常を生じにくいセラミックス積層体を提供する。【解決手段】  セラミックス積層体１は、回路パターン３を有する複数のセラミックス層２が厚さ方向に積層された略矩形状のセラミックス積層体１において、前記セラミックス積層体１の主面の少なくとも一方に前記セラミックス積層体１とは焼成収縮率の異なる複数のセラミックス誘電体４が離間して配置されることでセラミックス積層体１の焼成時に生じる変形を抑制する。【選択図】        図１
2005285907.tif 000002
【特許請求の範囲】
【請求項１】
回路パターンを有する複数のセラミックス層が厚さ方向に積層された略矩形状のセラミックス積層体において、前記セラミックス積層体の主面の少なくとも一方に前記セラミック層とは焼成収縮率の異なる複数のセラミックス誘電体が離間して配置されることを特徴とするセラミックス積層体。
【請求項２】
前記セラミックス積層体の少なくとも一方の主面の各辺に沿って端子電極を有し、前記端子電極の内側に略矩形状のセラミックス誘電体が配置されることを特徴とする請求項１に記載のセラミックス積層体。
【請求項３】
前記セラミックス積層体の反りが下に凸の方向であることを特徴とする請求項１または２に記載のセラミックス積層体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部に所定の回路を印刷形成したセラミックス積層体に関する。より詳細にはセラミックス積層体の機械的強度の向上に関するものである。
【背景技術】
【０００２】
従来からプラスチックやセラミックスなどからなる回路基板の表面に、トランジスタ、ＦＥＴ、ダイオード、ＩＣ等の半導体素子や抵抗素子、コンデンサ素子、インダクタ素子などの電子部品を搭載した回路基板が知られている。この様な回路基板は、半導体素子や電子部品の機械的応力からの保護、電気的特性の向上、熱的な保護が要求される。最近になり、半導体素子の動作時発熱が大きくなって来ているが、この発熱は半導体素子自身及び、他の電子部品の動作に影響を及ぼすことから、前記発熱を効率的に放熱することが重要となっている。上述したような回路基板においては、放熱性、電気的特性、信頼性等をはじめとして総合的に優れたセラミックスが、回路基板材料として多用される。この様なセラミックスとして主にＡｌ２Ｏ３が用いられて来た。
一方、携帯電話などの移動体通信分野においては、用いられる回路部品を小型化する要求が強く、コンデンサ素子、インダクタ素子などをＬＴＣＣ（ｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ  ｃｏ−ｆｉｒｅａｂｌｅ  ｃｅｒａｍｉｃｓ  ｕｓｅｄ）技術により回路基板に内蔵させたＬＣフィルタ等が広く用いられる様になってきている。
【０００３】
このような回路部品は、例えば１０００℃以下で焼結可能な低温焼結セラミックス材料を用いて、ドクターブレード等によりキャリアフィルムに塗こう形成（キャスティング）してセラミックスグリーンシートとし、所望形状に切断した前記シートに、コンデンサ素子やインダクタンス素子を構成する所望の回路パターン（電極パターン）をＡｇやＣｕなどの導体ペーストで形成し、更に孔開け装置によりシートの上下を貫通するビアホールを形成し、次いで、各シートに形成したビアホールに前記回路パターンを形成した導体パターンと同じＡｇやＣｕなどの金属を主成分とする導体ペーストを印刷充填し、そして前記セラミックスグリーンシートを必要枚数重ね、積層、圧着し、その後、必要な寸法に切断し、セラミックスグリーンシートと導体ペーストとの同時焼成を行う事によって得られる。近年このようなＬＴＣＣ技術は前記回路基板に採用され、コンデンサ素子、インダクタ素子の一部を積層内蔵するとともにキャビティーを形成して、このキャビティーにベアチップ状態の半導体素子を実装することで移動体通信機等に使用される高周波電子部品として使われている。以下このようなＬＴＣＣ技術を用いて構成した回路基板をセラミックス積層体と呼ぶ。
【０００４】
近年、移動体通信機器の小型化、高機能化に対する要求が高まっており、様々な回路機能が盛り込まれるようになってきた。このような高周波電子部品として、例えば携帯電話の高周波回路部を構成するアンテナスイッチ、フィルタ、方向性結合器、高周波増幅器などを前記セラミックス積層体に複合一体化したものがある。このような高周波電子部品にあっては、アンテナスイッチ、フィルタ、方向性結合器、高周波増幅器などを構成する多数の回路パターンが回路基板内に構成されることになる。
【０００５】
このような高周波電子部品にあっては、これを構成する矩形状のセラミックス積層体における一方の主面（上面）にトランジスタ、ＦＥＴ、ダイオード、ＩＣ等の半導体素子や抵抗素子、コンデンサ素子、インダクタ素子などの電子部品を搭載し、もう一方の主面（下面）にはプリント基板（以下、ＰＷＢ基板と称す。）への実装時にＰＷＢ基板と半田付けされる様々な機能を持つ端子電極、例えば半導体素子への駆動電圧を供給する電極や、高周波電力が入力する電極や、高周波電力が出力する電極や、接地電極などの複数の端子電極がスクリーン印刷などで形成される。
上述したように移動体通信機の小型化に伴い高周波電子部品にも小型化・低背化が強く求められ、このような要望からセラミックス積層体も小型化・低背化することが必須となってきている。
【０００６】
また、携帯電話においてはその組立作業時にＰＷＢ基板に捩じりが加わることからＰＷＢ基板の捩じりに強い高周波電子部品が求められている。しかし高周波電子部品のセラミックス積層体が低背化することにより積層体の機械的強度は自ずと不十分になりやすい。
【０００７】
また、このようなセラミックス積層体においては、９００℃〜１０００℃で一体焼成する際にセラミックス層と回路パターンとの収縮率が異なることに起因して変形（反り）が生じることが知られている。特に積層体において回路パターンの配置に偏りがある場合に大きな反りが発生して製品に要求される仕様を満たすことができないという問題があった。そこで本出願人は、回路基板内に形成された回路パターンが積層方向に偏って配置されている場合にセラミックス積層体に生じる反りを低減することを目的として、積層体を構成する主たるセラミックス層（グリーンシートが焼結してなる層）の収縮率と異なる第２のセラミックス層をセラミックス積層体の主面に形成して焼成する方法を提案している。（特許文献１）。
【特許文献１】特開平１１−３５４３７６号公報（第２〜５頁、図１〜６）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、小型化が進み焼成時の変形が複雑になっているセラミックス積層体に特許文献１に記載されているように、焼成時の収縮特性が異なる第２のセラミックス層を設けるだけでは対応できず、長手側と短手側のいずれか一方の変形は抑制できても他方の変形は解消できない場合を生じることがあった。このことはセラミックス積層体をＰＷＢ基板へハンダ付けして装着する際にセラミックス積層体の裏面にある端子電極とＰＷＢ基板との間隔が広がるため、ハンダ付け不良を発生させる原因となり得る。
また、セラミックス積層体の長手側及び／又は短手側が上に凸の反りを生じる場合もあった。このような変形が生じたセラミックス積層体は、ＰＷＢ基板に装着して捩じりを加えるとクラックが入り易くなりＰＷＢ基板へ装着した時の耐捩じり性が悪化する。例えば携帯電話の場合、セラミックス積層体にクラックが生じると、セラミックス積層体内部のスルーホールや印刷形成された伝送線路が断線するため、高周波電子部品が要求される機能を発揮出来ないばかりか、携帯電話そのものの通話を不能としてしまい問題である。
（ここでは、セラミックス積層体の主面のうちＰＷＢ基板への装着面と反対側を上と定義する。）
【０００９】
従って、本発明の目的は、焼成時にセラミックス積層体の長手側と短手側に発生する変形を、長手側と短手側で不均一を生じることなく抑制することが可能なセラミックス積層体を提供することである。
【００１０】
更に、本発明の他の目的は、ＰＷＢ基板に装着したセラミックス積層体にＰＷＢ基板を介して捩じり等の外力が作用した際にも、破損やクラック等の異常を生じにくいセラミックス積層体を提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明のセラミックス積層体は、回路パターンを有する複数のセラミックス層が厚さ方向に積層された略矩形状のセラミックス積層体において、前記セラミックス積層体の主面の少なくとも一方に前記セラミックス層とは焼成収縮率の異なる複数のセラミックス誘電体が離間して配置されることを特徴とするものである。
【００１２】
また、本発明のセラミックス積層体において、前記セラミックス誘電体は略矩形状であることが望ましく、前記セラミックス誘電体は前記セラミックス積層体の少なくとも一方の主面の各辺に沿って配設された端子電極の内側に、前記端子電極に沿って配置されることが望ましい。
【００１３】
更に、本発明のセラミックス積層体において、前記セラミックス積層体に生じる反りの方向が下に凸の方向であることが好ましい。ただし、反りの大きさが大きすぎるとＰＷＢ実装時にＰＷＢへのハンダ付け不良の原因となるので、その反り量はハンダの厚み以下である３０μｍ以下であることがより好ましい。
【発明の効果】
【００１４】
本発明によれば、セラミックス積層体の少なくとも一方の主面に複数のセラミックス誘電体を配置して焼成することによってセラミックス積層体に生じる変形（反り）を抑制することができる。更に、複数のセラミックス誘電体を離間して配置することによって、焼成後にセラミックス積層体の長手側と短手側で生じる反り量をコントロールすることが可能で、セラミックス積層体の長手側と短手側の間に生じる反り量の不均一を解消することができる。
【００１５】
また本発明によれば、セラミックス積層体をＰＷＢ基板へ装着した時に、セラミックス積層体の下面の頂点（コーナー部）がＰＷＢ基板へ接触することを防ぐことができ、ＰＷＢ基板に捩じり力等の外力が加わった際にもセラミックス積層体の四隅に応力が集中することを防ぐことができる。その結果、セラミックス積層体を装着したＰＷＢ基板に捩じり等の外力が作用しても、破損やクラックを生じにくいセラミックス積層体を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて説明する。図１は本発明の一実施の形態であるセラミックス積層体に電子部品を搭載した高周波電子部品の斜視分解図である。
【００１７】
このセラミックス積層体１は図１に示すように、コンデンサ素子やインダクタンス素子等を構成し、またこれらを接続する接続線路を含む回路パターン３が形成されたセラミックス層２を有し、それぞれ必要な回路パターン３が形成された複数枚のセラミックス層２が厚さ方向に積層され構成される。このセラミックス積層体１においてＰＷＢ基板に装着される一方の主面（図中下面）には、ＰＷＢ基板にパンダ付けするための端子電極７が主面の長辺及び短辺に沿って配置されている。短辺側に配された端子電極の内側には一対の略矩形状のセラミックス誘電体４が端子電極７に沿って向かい合うように形成されている。セラミックス誘電体４の材料は、セラミックス層２と同じ成分であるが、焼成収縮率が異なる材料が用いられる。
もう一方の主面には、チップインダクタや、チップコンデンサなどの電子部品６や、金属ケース５が装着されている。
【００１８】
本実施の形態では、ＰＷＢ基板に装着する端子電極を有する一方の主面にセラミックス誘電体４は配されているが、これに限定されるものではなく、両主面または他方の主面に配されてもよい。
また本実施の形態では、主面の短辺に沿って配された端子電極に沿うようにセラミックス誘電体４は配されているが、セラミックス誘電体４の配置は変形に応じて適宜決定されるものであるのでこれに限定されるものでもない。
【００１９】
次いで、セラミックス積層体の製造方法について、詳細に説明する。
まず、低温焼成セラミックス材料と適量の有機バインダや有機溶剤とを共に混合し、これをキャリアフィルム上にドクターブレート法によってキャスティングして、セラミックスグリーンシートが成形される。前記キャリアフィルムは、例えばポリエステル、ポリエチレンテレフタレートで出来ており、熱的安定性、機械的強度にすぐれており、柔らかいセラミックスグリーンシートを保持するのに適している。低温焼成セラミックス材料としては、例えばＡｌ−Ｓｉ−Ｂａ−Ｏ系誘電体材料が用いられる。セラミックスグリーンシートの厚さは１０〜１５０μｍの範囲で選択されることが好ましい。
【００２０】
他の低温焼成セラミックス材料としては、例えば低誘電率（比誘電率５〜１０）のＡｌ−Ｍｇ−Ｓｉ−Ｇｄ−Ｏ系誘電体材料、Ｍｇ２ＳＯ４からなる結晶相とＳｉ−Ｂａ−Ｌａ−Ｂ−Ｏ系からなるガラス等からなる誘電体材料、Ａｌ−Ｓｉ−Ｓｒ−Ｏ系誘電体材料、Ａｌ−Ｓｉ−Ｂａ−Ｏ系誘電体材料、高誘電率（比誘電率５０以上）のＢｉ−Ｃａ−Ｎｂ−Ｏ系誘電体材料等様々な材料が開発されている。セラミックス積層体には、これらの低温焼成セラミックス材料を単独で使用する場合もあるし、インダクタンス素子、コンデンサ素子を構成するセラミックス層に応じて低誘電率の材料、高誘電率の材料を選択的に用いる場合もある。
【００２１】
次に、キャスティングされたセラミックスグリーンシートをキャリアフィルムごと切断し、その一部のセラミックスグリーンシートにビアホールを形成する。ビアホールは、セラミックスグリーンシート側からＣＯ２レーザを照射し、照射面側の孔径が０．０５ｍｍ〜０．３ｍｍとなる、円筒又は略円錐形状を有するビアホールを形成する。前記ビアホールは、積層配置される回路素子間の電気的な接続や放熱の為のサーマルビアに用いられる。
【００２２】
次に、セラミックスグリーンシートに形成されたビアホールに導体ペーストを埋込む。導体ペーストとしては銀、銅等が用いられ、メタルマスク又はメッシュマスクによるスクリーン印刷によってビアホール部に埋込まれる。
【００２３】
次に、セラミックスグリーンシートの表面にインダクタンス素子やコンデンサ素子を構成する回路パターン、インダクタンス素子やコンデンサ素子等を接続する接続電極を形成する内部の回路パターン３を形成する。信号配線、及び電源配線の回路パターン３を形成する導体ペースト材はビアホール部と同じものを用いても良いし、異なるものを用いても良い。なお、回路パターン３の形成と前記ビアホールへの導体ペーストの充填を同時に行ってもよい。
【００２４】
以上の様にして、キャリアフィルムを付けたままセラミックスグリーンシートが作製される。そして、これを積層用金型に配置するが、前記金型の下側金型には吸着孔が形成されており、これにより最下層となるセラミックスグリーンシートをキャリアフィルムが付いたまま、かつキャリアフィルムを積層治具側として吸着固定する。
【００２５】
そして、キャリアフィルムを付けたままセラミックスグリーンシートを、セラミックスグリーンシートが相対向するようにして積層し、熱圧着させ、キャリアフィルムをとり除く。これを数次繰り返し仮圧着体９とする。その後この仮圧着体９の一方の面に端子電極７を構成する下地層８を形成する。この下地層は例えばスクリーン印刷等の手段により導体ペーストを印刷することにより形成される。
【００２６】
前記下地層８及び端子電極７の形成の詳細について図２により説明する。図２は本実施の形態における端子電極部の形成過程を示す断面図である。（ａ）は下地層の成形過程を、（ｂ）は本圧着後の下地層の状態を、（ｃ）は端子電極の形成過程を示す。
下地層８は、図２（ａ）に示すように仮圧着体９の表面上に盛り上がるように形成される。この仮圧着体９を金型に配置し、前記仮圧着体の両主面に一対の金属板を配置し、これをＣＩＰ（静水圧等方プレス装置）により本圧着する。この時下地層８は図２（ｂ）に示すように圧着体１０に押込まれ、実質的に平らに形成される。次いで、図２（ｃ）に示すように端子電極７は下地層８の上に導体ペーストを印刷することにより形成される。これにより端子電極７は圧着体１０の表面から突き出した構造となる。
【００２７】
次いで、上記圧着体１０の下面に、一対のペースト状のセラミックス誘電体４を印刷成形する。セラミックス誘電体４は形状が略矩形状であり、前記圧着体１０の略矩形状である１ユニットの下面の短辺に沿うように所定間隔をあけて向かい合うように配置される。ペースト状のセラミックス誘電体４の材料は、セラミックスグリーンシートを主として構成する誘電体粉末を樹脂（エチルセルロース）、可塑剤（ジメチルフタレート）、溶剤（ＢＣＡ、エタノール、ブタノール）とともに所定量混合してペースト状にしたものである。このセラミックス誘電体４は、セラミックス積層体１を構成する主たる誘電体と同成分であることが望ましい。しかし、反り量をコントロールするためには、主たる誘電体（セラミックスグリーンシートを構成するセラミックス誘電体）とセラミックス誘電体４は焼成収縮率が異なる必要がある。よって、十分に結晶化した粉末を、通常の結晶化していない仮焼粉とを混ぜたセラミック原料粉末を用いることで焼成収縮率を変化させる。また、他の方法として、仮焼温度を変えて結晶化の度合いを変えた粉末を、通常の結晶化してない仮焼粉とを混ぜたセラミック原料粉末を用いることでも焼成収縮率を変化させることができる。
【００２８】
この圧着体１０を鋼刃で碁盤目状に個々に分割した後、セッタ等の焼成治具上に配置して大気中９００℃で焼成することで焼成体を得た。なお導体ペーストとしてＣｕを用いる場合には、所定のガス雰囲気中（還元雰囲気）で焼成する。なおここでは焼成前に鋼刃で個々に分割しているが、圧着体に鋼刃で分割溝を刻設形成した後焼成を行い、その後の任意の工程で分割しても良い。
【００２９】
このセラミックス積層体には、Ｎｉめっき或いはＡｕめっきの電界又は無電界めっき処理が行われる。
【００３０】
このセラミックス積層体の上部に、図１に示すように電子部品６や金属ケース５が搭載される。
【実施例】
【００３１】
（実施例１、２及び比較例１〜４）
セラミックス積層体の構成する低温焼成セラミックス材料として、質量％でＡｌ２Ｏ３：４９、ＳｉＯ２：３４、ＳｒＯ：８．２、ＴｉＯ２：３、Ｂｉ２Ｏ３：２．５、Ｎａ２Ｏ：２、Ｋ２Ｏ：０．５、ＣｕＯ：０．３、Ｍｎ３Ｏ４：０．５に換算される誘電体材料を使用した。
前記、組成の材料を作製するため、Ａｌ２Ｏ３、ＳｉＯ２、ＴｉＯ２、Ｂｉ２Ｏ３、ＣｕＯ、Ｍｎ３Ｏ４およびＳｒＣＯ３、Ｎａ２ＣＯ３、Ｋ２ＣＯ３の原料粉を秤量し、純水と一緒に、ボールミルで混合し、混合スラリーを得た。前記スラリーにＰＶＡをスラリー質量に対して１質量％添加した後、スプレードライヤーにて乾燥し、平均粒径が約０．１ｍｍの顆粒状の乾燥粉を得た。前記顆粒粉を、連続炉にて最高温度８００℃にて仮焼することで目的とする組成である仮焼粉を得た。
【００３２】
次に、仮焼粉を、エタノール中に分散させてボールミルで平均粒径１．２μｍまで粉砕し、更に、シート成形用のバインダーであるＰＶＢ（ポリビニルブチラール）を仮焼粉重量に対して１２質量％、および可塑剤であるＢＰＢＧ（ブチルフタリルブチルグリコレート）７．５質量％を添加し、同一のボールミルにて、溶解・分散を行い、シート成形用のスラリーを得た。前期スラリーを減圧下で、脱泡および一部の溶剤の蒸発を行い、約１００００ｍＰａ・ｓの粘度になるように調整した。粘度調整後、ドクターブレードにて、シート成形を行い、乾燥後約４０〜１００μｍの厚さのセラミックスグリーンシートを得た。
【００３３】
そのセラミックスグリーンシートに、銀ペーストをスクリーン印刷して回路パターンを形成した。同様に回路パターンを形成したセラミックスグリーンシートを１５枚積層した。その後、得られた積層したグリーンシートの主面のうちＰＷＢ基板とハンダ付けされる端子電極を有する面に、前記グリーンシートとは焼成時の収縮率が異なるペースト状のセラミックス誘電体を印刷形成した。その後、５０℃、１４ＭＰａのもとで圧着してセラミックス積層体を形成した。これを切断し、５．４ｍｍ（長辺）×４．０ｍｍ（短辺）×０．６５ｍｍ（厚さ）のチップを作製した。
実施例１、２及び比較例２〜４のセラミックス誘電体の大きさ及び配置は表１中の（１）、（２）、（４）、（５）、（６）及び図３に示すとおりである。（図３（ａ）:実施例１、２及び比較例３、４、図３（ｂ）：比較例２）また比較例１としてセラミックス積層体にはセラミック誘電が成形されていないセラミックス積層体も作製した。
【００３４】
そのチップを９００℃で焼成してセラミックス積層体を作成し、長手側及び短手側で生じた反り量を測長機能付き顕微鏡で測定して平均値による評価を行った（サンプル数１０個）。測定結果を表１中に示す。ここで変形量は、セラミックス積層体が上に凸に変形した場合を正（＋）、下に凸に変形した場合を負（−）として表している。
【００３５】
【表１】
2005285907.tif 000003
【００３６】
実施例１ではチップの長手側、短手側共に変形量が減少し、変形量の差も平均値で約１５μｍとなる。実施例２では更に改善され、変形量の差は平均値で１０μｍ以下となる。ばらつきを考慮しても、長手側と短手側で生じる変形量の差が３０μｍを超えることがないことを確認した。ここで３０μｍとは、端子電極のハンダの厚みに相当し、長手側及び短手側の反り量の絶対値を３０μｍ以下に抑制し、かつ長手側と短手側の反り量の差が３０μｍ以下であることは良好なハンダ付け性が得られることを意味する。よって、実施例１、２によれば、ＰＷＢ基板へのハンダ付け性を十分満足することができる非常に良好な反り抑制性能が得られることを確認することができた。
それに対し比較例１では短手側が平均値４２μｍと非常に大きく反るために、ＰＷＢ基板へのハンダ付け性などに悪影響をもたらす恐れがあるという結果となった。また、比較例２ではセラミックス積層体の長手側の反りは０μｍとなり改善が見られるが、短手側には反りが残っており、その変形量の差が平均値で約３０μｍとなる。ばらつきを考慮すると、６０μｍ程度の差を生じる場合があり、ＰＷＢ基板へのハンダ付け性に悪影響をもたらす恐れが残り不十分である。
また、比較例３、４では長手側と短手側の変形量の差が平均値で約２５μｍ程度となり、複数のセラミックス誘電体を離間して配置することにより、比較例１、２に比して長手側と短手側の反り量の不均一が改善される傾向が確認された。しかし、ばらつきを考慮すると長手側と短手側の反り量に約５０μｍ程度の差を生じる場合があり、ＰＷＢ基板へのハンダ付け性が十分満たされるレベルではないことが確認された。
【００３７】
（比較例５、６及び実施例３）
セラミックス積層体を構成するセラミックスグリーンシートの焼成収縮率を８０％とし、セラミックス誘電体の焼成収縮率を８２．３０５％、８２．６４５％、８２．８７３％（それぞれ比較例５、比較例６、実施例３）にした以外は実施例２と同様にしてセラミックス積層体を作製した。
比較例５ではセラミックス積層体は上に凸に反って形成され、比較例６では略平坦に形成され、実施例３では下に凸に反って形成された。
【００３８】
得られたセラミックス積層体を用いて、以下に示す捩じり試験を実施して変形の方向が耐捩じり性に及ぼす影響を評価した。図４に捩じり試験に用いる捩じり試験片及び試験装置を模式的に示す。長さＬ＝９０ｍｍ、幅Ｗ１＝３６ｍｍのＰＷＢ基板１１にセラミックス積層体１を図４に示すようにＬ１＝１８．３ｍｍ、Ｌ２＝２６．７ｍｍとなるように配置してハンダ付けして固定した。ここで、３個のセラミックス積層体１は同一のものである。その捩じり試験片１２を図４に示すように、クランプ治具間の距離Ｌ３＝８０ｍｍとなるように固定クランプ治具１３及び可動クランプ治具１４によりクランプした。可動クランプ治具１４をＰＷＢ基板の長手方向の中心軸周りに図４中矢印に示すように回転させてＰＷＢ基板に捩じりを与えた。与えた捩じり量はクランプされた両端部が平行の状態から７．５°、８．５°、９．５°、１０．０°となる４水準である。そして、捩じり後のセラミックス積層体の状態を調べて亀裂発生の有無を確認した。亀裂発生の確認には、微小クラック等の探索に用いられるカラーチェックを用いた。試験結果を表２に示す。
【００３９】
【表２】
2005285907.tif 000004
【００４０】
表２に示すように、比較例５は８．５°の回転角で回転させた場合、２４個中４個にセラミックス積層体の側面に微小クラックが発生したのに対し、比較例６では８．５°の回転角ではクラックの発生は見られなかった。更に実施例３においては９．５°の回転角でもクラックの発生は無かった。このことから、セラミックス誘電体をセラミックス積層体の表面に同時に焼成することにより得られた平坦なセラミックス積層体は、耐捩じり性が向上することが確認された。更には、セラミックス誘電体の収縮率を調整して、下に凸に変形を生じさせることによって、より耐捩じり性が向上することが確認された。
【００４１】
上述した実施例１〜３においては、セラミックス積層体の端子電極を有する一方の主面にのみセラミックス誘電体を形成したが、変形に応じてもう一方の主面に形成しても良い。更には、両主面に形成してもよい。また絶縁ペーストの選定は、実際の変形に応じて適宜なされるものであり、上述した本実施１〜３に限定されるものではないことは言うまでもない。
【００４２】
また上述した実施例１〜３で用いたセラミックス積層体はその内部回路パターンの配置によって短手側が正方向の反り、長手側が負方向の反りの傾向を示したため矩形状のセラミックス誘電体を短手側に沿うように配置したが、短手側と長手側の反りの傾向が逆の場合はセラミックス誘電体を長手側に沿うように配置してもよい。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態に係るセラミックス積層体の斜視図である。
【図２】本発明の実施の形態に係るセラミックス積層体の端子電極成形過程を示す端子電極部の断面図である。（ａ）は下地層の成形過程、（ｂ）は本圧着後の下地層の状態、（ｃ）は端子電極の形成過程をそれぞれ示す。
【図３】実施例及び比較例のセラミックス積層体の下面図である。（ａ）は実施例１、２及び比較例３、４の、（ｂ）は比較例２の下面図を示す。
【図４】捩じり試験方法を模式的に示した正面図である。
【符号の説明】
【００４４】
１：セラミックス積層体
２：セラミックス層
３：回路パターン
４：セラミックス誘電体
５：金属ケース
６：電子部品
７：端子電極
８：下地層
９：仮圧着体
１０：圧着体
１１：ＰＷＢ基板
１２：捩り試験片
１３：固定クランプ治具
１４：可動クランプ治具
【図１】
2005285907.tif 000005
【図２】
2005285907.tif 000006
【図３】
2005285907.tif 000007
【図４】
2005285907.tif 000008