(57)【要約】【課題】  従来技術の機能に対し、同一の解像度の入力画像データを異なる解像度の画像データとして出力することを想定し、その場合の各出力時の解像度別に画像処理による効果を最小限の処理で達成し、かつ、低コストの装置構成にて対応可能とする画像データ処理装置を提供する。【解決手段】  メモリブロック手段４２を備えた画像データ処理装置において、これに入力されるビットマップ状に展開された任意の解像度Ａの２値画像データを、前記認識した線分形状の特徴により多値画像データ化する過程において、そのままの任意の解像度Ａの多値画像データとして出力する場合と、任意の解像度Ｂ（解像度Ｂは解像度Ａの２倍以上の解像度）の多値画像データとして入力の画素数の２倍以上の画素数に増大化し出力する場合とで、異なる画像データの２値から多値への画像データ変換手段４２、４２２を有する。【選択図】        図６
2005269091.tif 000002
【特許請求の範囲】
【請求項１】
ビットマップ状に展開された任意の解像度Ａの２値画像データをＮライン分記憶可能な記憶手段と、前記記憶手段に記憶されたビットマップ状に展開された画像データの対象とする注目画素を中心として所定領域の各画素のデータを抽出するための主走査Ｍ画素×副走査Ｎライン（Ｍ、Ｎは共に整数）のウィンドウ手段と、前記ウィンドウ手段を通して抽出された画像データの黒画素領域の白画素との境界部分の線分形状を認識して、前記画像データの対象とする画素に対して、認識した線分形状の特徴を表す複数ビットのパターンコード情報を生成するパターン認識手段と、前記パターンコード情報の少なくとも一部を利用して前記画像データの対象とする画素が、斜線もしくは円弧を構成する画素として補正が必要な画素か否かを判別する判別手段と、前記判別手段によって補正が必要と判別された画素に対して、前記パターン認識手段によって生成されたパターンコード情報をアドレスとして、予め記憶されている補正データを読み出して出力するメモリブロック手段を備えた画像データ処理装置において、
メモリブロック手段に入力されるビットマップ状に展開された任意の解像度Ａの２値画像データを、前記認識した線分形状の特徴により多値画像データ化する過程において、そのまま任意の解像度Ａの多値画像データとして出力する場合と、任意の解像度Ｂ（解像度Ｂは解像度Ａの２倍以上の解像度）の多値画像データとして入力の画素数の２倍以上の画素数に増大化し出力する場合とで、異なる画像データの２値から多値への画像データ変換手段を介することを特徴とする画像データ処理装置。
【請求項２】
前記２値画像データを、前記認識した線分形状の特徴により多値画像データ化する過程において、そのままの任意の解像度Ａでの多値画像データとして出力する場合は、任意の解像度ＡのＸ（Ｘは整数）ビット多値データの２Ｘ種類のデータに変換し、任意の解像度Ｂ（解像度Ｂは解像度Ａの２倍以上の解像度）の多値画像データとして入力の画素数の２倍以上の画素数に増大化し出力する場合は、任意の解像度ＢのＹ（Ｙは整数）ビット多値データのうち全白画素と全黒画素を意味する２種類のデータに変換することを特徴とする請求項１記載の画像データ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザプリンタ等の光プリンタ・デジタル複写機・普通紙ファックス装置等のデジタル画像データにおける電子写真方式の画像データ処理装置に関するものである。
【背景技術】
【０００２】
画像データの処理における画像データを見るに、ビットマップ状に展開された画像データに対して輪郭線のジャギーを補正して画質の向上を図るために、予めメモリに記憶させておくことが必要なデータを極力低減し、画像データのうちの補正が必要な画素の判別と補正が必要な画素に対する補正データの決定を、マイクロプロセッサ等による簡単な判定および演算によって極めて短時間で行えるようにすることが従来から知られている（例えば、特許文献１ないし３参照）。
特許文献１および２には、以下に示す技術の開示がある。すなわち、画像データ処理方法としては、ビットマップ状に展開された画像データの黒画素領域の白画素領域との境界部分の線分形状を認識して、所要の各画素に対して認識した線分形状の特徴を複数ビットのコード情報に置き換える。
そのコード情報の少なくとも一部を利用して補正が必要な画素か否かを判別し、補正が必要と判別した画素に対しては上記コード情報に応じた補正を行うものである。
一方、この画像データ処理方法による画像データ処理装置は、ビットマップ状に展開された画像データの対象とする画素を中心として所定領域の各画素のデータを抽出するためのウィンドウと、このウィンドウを通して抽出される画像データによって、この画像データの黒画素領域の白画素領域との境界部分の線分形状を認識して、上記対象とする画素に対して認識した線分形状の特徴を表す複数ビットのコード情報を生成するパターン認識手段を備えている。
【０００３】
また、そのコード情報の少なくとも一部を利用して補正が必要な画素か否かを判別する判別手段と、この判別手段によって補正が必要と判別された画素に対して、上記パターン認識手段によって生成されたコード情報をアドレスとして予め記憶されている補正データを読み出して出力するための補正データメモリとを備えている。
ここで、上記パターン認識手段は、所定の各画素に対して認識した線分形状の特徴を表すコード情報として、パターン認識対象とする画素が黒画素或いは白画素のいずれであったかを示すコードと、線分の傾斜方向を示すコードと、傾きの度合いを示すコードと、対象とする画素の水平或いは垂直方向に連続する線分の端部の画素からの位置を示すコードを含んでいるコード情報を生成するものであった。
そして、以上説明した画像データ処理方法およびその装置によれば、ビットマップ状に展開された画像データの黒画素領域の白画素領域との境界部分（文字等の輪郭線）の線分形状を認識して、所要の各画素に対して複数ビットのコード情報に置き換え、少なくともそのコード情報の一部を利用して補正が必要な画素か否かを判別し、補正が必要な画素に対しては上記コード情報に応じた補正を行っている。
そのため、予め補正が必要なすべての特徴パターンをテンプレートとして作成して記憶させておく必要が無くなり、補正が必要な画素の判別と補正が必要な画素に対する補正データの決定を上記コード情報を用いて簡単に短時間で行うことが可能であった。
また、特許文献３では、入力画像データの解像度を判別し、判別された解像度別に、入力画像データに対する画像データ処理方法を選択することにより、入力された画像の解像度情報に応じた階調変換処理による高品質の画像を提供する技術の開示がある。
【特許文献１】特開平５−２０７２８２号公報
【特許文献２】特開２０００−２３６４４６公報
【特許文献３】特開２０００−０２０７１２公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述のごとく、従来技術においては、ビットマップ状に展開された画像データに対して輪郭線のジャギーを補正して画質の向上を図るために、予めメモリに記憶させておくことが必要なデータを極力低減し、かつ、処理時間の短縮を可能とする努力が払われている。
また、従来技術では、画像補正を行うためのパターン認識用のウィンドウサイズを可変することができるようにしている。さらに、入力画像データの解像度を判別し、判別された解像度別に、入力画像データに対する画像データ処理方法を選択することにより、入力された画像の解像度情報に応じた階調変換処理による高品質の画像を得るようにしている。
本発明の目的は、従来技術の機能に対し、同一の解像度の入力画像データを異なる解像度の画像データとして出力することを想定し、その場合の各出力時の解像度別に画像処理による効果を最小限の処理で達成し、かつ、低コストの装置構成にて対応可能とする画像データ処理装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記の課題を解決するために、請求項１に記載の発明は、ビットマップ状に展開された任意の解像度Ａの２値画像データをＮライン分記憶可能な記憶手段と、前記記憶手段に記憶されたビットマップ状に展開された画像データの対象とする画素を中心として所定領域の各画素のデータを抽出するための主走査Ｍ画素×副走査Ｎライン（Ｍ、Ｎは共に整数）のウィンドウ手段と、前記ウィンドウ手段を通して抽出された画像データの黒画素領域の白画素との境界部分の線分形状を認識して、前記画像データの対象とする画素に対して、認識した線分形状の特徴を表す複数ビットのパターンコード情報を生成するパターン認識手段と、前記パターンコード情報の少なくとも一部を利用して前記画像データの対象とする画素が、斜線もしくは円弧を構成する画素として補正が必要な画素か否かを判別する判別手段と、前記判別手段によって補正が必要と判別された画素に対して、前記パターン認識手段によって生成されたパターンコード情報をアドレスとして、予め記憶されている補正データを読み出して出力するメモリブロック手段を備えた画像データ処理装置において、これに入力されるビットマップ状に展開された任意の解像度Ａの２値画像データを、前記認識した線分形状の特徴により多値画像データ化する過程において、そのままの任意の解像度Ａの多値画像データとして出力する場合と、任意の解像度Ｂ（解像度Ｂは解像度Ａの２倍以上の解像度）の多値画像データとして入力の画素数の２倍以上の画素数に増大化し出力する場合とで、異なる画像データの２値から多値への画像データ変換手段を介する画像データ処理装置を特徴とする。
また、請求項２に記載の発明は、前記２値画像データを、前記認識した線分形状の特徴により多値画像データ化する過程において、そのままの任意の解像度Ａの多値画像データとして出力する場合は、任意の解像度ＡのＸビット多値データの２Ｘ種類のデータに変換し、任意の解像度Ｂ（解像度Ｂは解像度Ａの２倍以上の解像度）の多値画像データとして入力の画素数の２倍以上の画素数に増大化し出力する場合は、任意の解像度ＢのＹビット多値データのうち全白画素と全黒画素を意味する２種類のデータに変換する請求項１記載の画像データ処理装置を特徴とする。
【発明の効果】
【０００６】
請求項１によれば、入力画像データの解像度Ａに対し、同一の解像度Ａのままでの出力の場合と、出力の画像データの解像度Ｂを２倍以上の解像度のデータに変換する場合とで、個別により簡素な構成の２値→多値変換処理が可能となり、より安価な回路構成による画質向上が可能となる。
請求項２によれば、より安価な装置の構成にて、高解像度の画像データに対しても斜線もしくは円弧を構成する画素へのジャギー補正が可能となる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。図１は本発明に係る画像データ処理装置の１実施形態である印刷制御部を有するデジタル複写機を示す構成図である。図２は図１の印刷制御部を詳しく示すブロック図である。
図１に示すデジタル複写機１は１ビーム方式を示し、概略的に原稿（図示せず）を読み取る画像読み取り部２と、この画像読み取り部２により読み取られた画像データに対して各種の処理を行う信号処理部３と、信号処理部３により処理された画像データに基づいて画像を公知の電子写真方式で印刷用紙（図示せず）上に印刷する画像印刷部４により構成されている。
より詳しくは、画像読み取り部２では、コンタクトガラス５上に載置された原稿が主走査方向に細長い光源６により照明され、その反射光が第１ミラー７、第２ミラー９、第３ミラー１０により順次反射され、次いで結像光学系１２により結像されてＣＣＤ（電荷結合デバイス）センサ１３により光電変換される。
この場合、光源６と第１ミラー７が第１走査ユニット８を構成し、第２ミラー９と第３ミラー１０が第２走査ユニット１１を構成して、第１走査ユニット８と第２走査ユニット１１が２対１の速度比で移動することにより原稿が主走査方向と同時に副走査方向にも走査される。
信号処理部３では、ＣＣＤセンサ１３により光電変換されたアナログ画像信号がアンプ１４により増幅され、次いでＡ／Ｄ変換器（ＡＤＣ）１５によりデジタル画像信号に変換される。
次いでデジタル画像信号が画像処理部１６により明度補正処理や、変倍処理や編集処理等の画像処理を施され、次いでこの画像処理部１６により画像処理されたラスタ画像データが印刷制御部１８によりスムージング処理されると共に、１ビーム（１ライン）用の画像データに変換される。
ＬＤ変調部１９は１ライン分の画像データに基づいて、ＬＤユニット２０の１つの半導体レーザのビームを変調する。なお、印刷制御部１８とＬＤ変調部１９の間に、画像範囲の制限を行う回路や、パターン合成などを行う回路が設けられることもある。
画像印刷部４では、ＬＤユニット２０から出射された１本のビームがシリンダレンズ２２により収束され、次いでポリゴンミラー２３により等角速度偏向された１本のビームが、ｆθレンズ２４により等速度偏向に補正されて感光体ドラム２６上に照射されて１ライン分の潜像が形成されると共に、光検知器２７により検知される。
【０００８】
光検知器２７は主走査方向の有効書き込み領域の前に配置され、ビームを受光して同期検知パルス信号ＸＤＥＴＰを印刷制御部１８にフィードバックする。なお、ここでは、１本のレーザビームを発生する半導体レーザを用いた場合について説明しているが、ビーム数は１本に限定されず、複数ビームの半導体レーザアレイを用いてもよい。
また、印刷制御部１８では、画像読み取り部２から入力する画像データの入力速度と、画像印刷部４に対して画像データを出力する出力速度の調停も合わせて行う。
すなわち、画像読み取り部２では、コンタクトガラス５上の原稿を第１、第２走査ユニット８、１１により副走査方向に走査してＣＣＤセンサ１３により読み取るので、ＣＣＤセンサ１３は副走査方向に連続する複数の主走査ラインでのドットマトリクスの画像データを１ラインずつ信号制御部３に出力する。
このときＣＣＤセンサ１３が１ライン分の画像データをライン同期信号ＬＳＹＮＣによりアドレスをリセットされた後、画素クロック毎に主走査方向に１画素ずつ出力するので、信号処理部３（印刷制御部１８）に対しては第１、第２走査ユニット８、１１の走査速度やＣＣＤセンサ１３の読み取り周期などに基づく所定のライン周期で１ラインずつ出力される。
次に、画像印刷部４では、ポリゴンミラー２３により走査されたレーザビームが感光体ドラム２６の直前に入射すると、光検知器２７が同期検知パルス信号ＸＤＥＴＰを出力し、印刷制御部１８がこの同期検知パルス信号ＸＤＥＴＰに基づいて画像読み取り部２から入力する画像データの印刷タイミングを制御する。
そこで、印刷制御部１８ではスムージング処理を行う。ここで、スムージングに必要なパターン認識用マトリクスは、注目画素の前後の４ラインずつを含む計９ラインのマトリクスとする。
【０００９】
図２に示すように、先ず、画像処理部１６からのドットマトリクス状の９ライン分の画像データが、第１の画素クロックに同期して１画素毎に順次第１の一時記憶手段３１に記憶される。
なお、本発明は、前段からの画像データが１クロック当たり複数のデータを複数の信号線を介して入力するパラレルデータの場合にも適用することができ、この場合にはパラレル→シリアル変換して９ライン分の画像データを第１の一時記憶手段３１に記憶する。
第１の一時記憶手段３１に記憶された９ライン分の画像データは、１ライン分の画像データが入力する間に、第２の画素クロックに同期して９ライン分同時に読み出される。ここで、第２の画素クロックとして、第１の一時記憶手段３１から９ラインについてライン毎に、１画素単位で画像データを読み出す場合を実施の形態として挙げる。
図３は第１の一時記憶手段３１から第２の画素クロックによる１画素単位での画像データの読み出し動作を第２の画素クロック毎に実施する場合を示すタイミングチャートである。すなわち、図３上段に示す１ラインの主走査先端からの画素順位に対する画素データがあるとき、第１の一時記憶手段３１での出力画素データは、連続するリードイネーブルを前提に第２の画素クロックにより下段のように出力される。
図４は第１の一時記憶手段３１からの第２の画素クロックによる１画素単位での画像データの読み出し動作を第２の画素クロックの２クロック毎に実施する場合を示すタイミングチャートである。すなわち、図４の場合は、第２の画素クロックの２倍周期を持つパルス状のリードイネーブルにて第２の画素クロックにて画素データが読み出される。下段は、読み出された画素データの倍密コードである。
図５は第１の一時記憶手段３１からの第２の画素クロックによる１画素単位での画像データの読み出し動作を第２の画素クロックの３クロック毎に実施する場合を示すタイミングチャートである。この図５では第２の画素クロックの３周期によるリードイネーブルを用いる。
【００１０】
ここで、画像印刷部４においてレーザビームによる電子写真プロセスへの書き込みの行われる解像度が６００ｄｐｉである場合を例に説明する。図３は、画像処理部１６から印刷制御部１８への入力画像データが、入力解像度として６００ｄｐｉの２値画像データである場合の例である。
上述のように第１の一時記憶手段３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作を第２の画素クロック毎に実施し、画像印刷部４が６００ｄｐｉ書き込みを行う。
この場合、第２の画素クロックの設定周波数のクロック周期にて、順次１画素単位の画像データを出力することにより、印刷制御部１８出力時は、画像データの画素数の変更は無く、６００ｄｐｉの解像度のままでの出力となる。
図４は、画像処理部１６から印刷制御部１８への入力画像データが、入力解像度として３００ｄｐｉの２値画像データである場合の例である。図３と同様に第１の一時記憶手段３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作を第２の画素クロックの２周期毎に実施し、画像印刷部４が６００ｄｐｉ書き込みを行う。
この場合、第２の画素クロックの設定周波数の２倍のクロック周期にて、順次１画素単位の画像データを出力することにより、印刷制御部１８出力時は、入力時の３００ｄｐｉに対し、画像データの画素数は２倍となり、６００ｄｐｉの解像度へ変更された出力となる。すなわち、下段の倍密コードを得る。
【００１１】
さらに、図５は、画像処理部１６から印刷制御部１８への入力画像データが、入力解像度として２００ｄｐｉの２値画像データである場合の例である。上述と同様に第１の一時記憶手段３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作を第２の画素クロックの３周期毎に実施し、画像印刷部４が６００ｄｐｉ書き込みを行う。
この場合、第２の画素クロックの設定周波数の３倍のクロック周期にて、順次１画素単位の画像データを出力することにより、印刷制御部１８出力時は、入力時の２００ｄｐｉに対し、画像データの画素数は３倍となり、６００ｄｐｉの解像度へ変更された出力となる。すなわち、下段の倍密コードを得る。
また、図３ないし図５のタイミングチャートによる画像データの読み出し動作を第２の画素クロックに対して実施することにより、第１の一時記憶手段３１から読み出された９ライン分の画像データは、詳細な構成を後述する図７に図示するウィンドウ手段４０を用いる画像処理手段３２に９ラインが同時に出力される。
画像処理手段３２では、画像のエッジ部の斜め線や円弧のギザギザを軽減するために、主走査１３画素、副走査９ラインのデータによりマトリクスを生成して注目画素と周辺画素の各値に基づいて注目画素の特徴を抽出し、注目画素の値を決定する。
また、画像処理手段３２ではこのスムージング処理を第２の画素クロック毎に行うことにより、全ての画素に対して、１画素当たり複数ビットの多値データに変換する。
【００１２】
図６は図２における画像処理手段の概略構成を示すブロック図である。図７は図６の画像処理手段の要部であるウィンドウ手段の構成を示す概略図である。
図６に示すように、画像処理手段３２の基本構成はウィンドウ手段４０、パターン認識部４１、メモリブロック４２、ビデオデータ出力部４３およびこれらを同期制御するタイミング制御部４４を含んでいる。
画像処理手段３２に対するウィンドウ手段４０は、図２の第１の一時記憶手段３１から出力される９ライン分の画像データに対して、各々主走査方向に１３画素分のシフトレジスタ４０ａ〜４０ｉがシリアルに接続されており、パターン検出用のウィンドウを構成している。
ただし、前述したように、第１の一時記憶手段３１から読み出された画像データは９ライン分が画像処理手段３２に出力される。画像処理手段３２を構成するウィンドウ手段４０に関しては、図７に示すようなシフトレジスタ４０ｅの左端より７画素目の画素位置（図７に（１）印で示している）がターゲットとなる注目画素の格納位置となる。
次いで、画像処理手段３２では、ウィンドウ手段４０を構成するシフトレジスタ４０ａ〜４０ｉ内を画像データが順次１画素ずつシフトされることによって、注目画素が画像処理手段３２に対して順次変化し、その注目画素を中心とするウィンドウ手段４０の画像データを連続的に抽出することが可能となる。
【００１３】
図７のウィンドウ手段４０内のシフトレジスタ４０ａ〜４０ｉにおける動作を、図３ないし図５を例に、さらに補足する。
図３の場合は、第１の一時記憶手段３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作が、第２の画素クロック毎に実施され、画像処理手段３２のウィンドウ手段４０を構成するシフトレジスタ４０ａ〜４０ｉ内における画像データも、第２の画素クロック毎に順次１画素ずつシフトされることによって、注目画素が画像処理手段３２に対して順次変化する。
図４の場合は、図３と同様に第１の一時記憶手段３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作が実施されるが、読み出しの周期は、第２の画素クロックの２周期毎に実施される。
そこで画像処理手段３２のウィンドウ手段４０を構成するシフトレジスタ４０ａ〜４０ｉ内における画像データも、第２の画素クロックの２周期毎に順次１画素ずつシフトされることによって、注目画素が画像処理手段３２に対して順次変化する。
さらに、図５の場合は、図３、図４と同様に、第１の一時記憶手段３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作が実施されるが、読み出しの周期は、第２の画素クロックの３周期毎に実施される。
そこで画像処理手段３２のウィンドウ手段４０を構成するシフトレジスタ４０ａ〜４０ｉ内における画像データも、第２の画素クロックの３周期毎に順次１画素ずつシフトされることによって、注目画素が画像処理手段３２に対して順次変化することになる。
図８は図２の画像処理手段３２から入力される画像データに対する第２の画素クロックの或る任意の立ち上がりエッジ時（図１０中のＴ１時）の図７に示したウィンドウ手段４０を構成するシフトレジスタ内の画像データを示す図である。
【００１４】
図９は図２の画像処理手段３２から入力される画像データに対する第２の画素クロックの或る任意の立ち上がりエッジの次にくる第２の画素クロックの立ち上がりエッジ時（図１０中のＴ２時）の図７に示したウィンドウ手段４０を構成するシフトレジスタ内の画像データを示す図である。図９では図８の状態より１画素分シフトされている。
図１０は図８および図９での第２の画素クロックの或る任意の立ち上がりエッジ時のパルスを示す図である。図８ないし図１０は、上述の画像処理手段３２に対し配置されるウィンドウ手段４０を構成するシフトレジスタ４０ａ〜４０ｉ内を画像データが順次１画素ずつシフトする様子を図示したものである。
図８は、図１の画像処理部１６から入力される画像データに対する第２の画素クロックのある任意の立ち上がりエッジ時（図１０中のＴ１時）の図７に示したウィンドウ手段４０を構成するシフトレジスタ４０ａ〜４０ｉ内の画像データを示している。
次に、図９は、前記第２の画素クロックのある任意の立ち上がりエッジの次にくる第２の画素クロックの立ち上がりエッジ時（図１０中のＴ２時）の図７に示したウィンドウ手段４０を構成するシフトレジスタ４０ａ〜４０ｉ内の画像データを示している。
図８および図９に図示する動作、つまり、第２の画素クロック毎にウィンドウ手段４０を構成するシフトレジスタ４０ａ〜４０ｉ内の画像データを順次１画素ずつシフトされることによって、画像処理手段３２は各ラインの先頭より全ての画素を注目画素としてドット情報を抽出することになる。
上記図８および図９の説明は、図３にて示すタイミングチャートでの動作の場合の説明であるが、図４および図５では以下の動作となる。
すなわち、図４の場合には、画像処理手段３２のウィンドウ手段４０を構成するシフトレジスタ４０ａ〜４０ｉ内における画像データが、第２の画素クロックの２周期毎に順次１画素ずつシフトされることになり、画像処理手段３２は各ラインの先頭より全ての画素を注目画素としてドット情報を抽出することになる。
しかしながら、ドット情報の抽出（変化）は第２の画素クロックの２周期毎となる。言い換えると、この場合のドット情報は第２の画素クロックの２周期単位に継続することになる。
【００１５】
図５の場合には、同様にして、画像処理手段３２のウィンドウ手段４０を構成するシフトレジスタ４０ａ〜４０ｉ内における画像データが、第２の画素クロックの３周期毎に順次１画素ずつシフトされることになり、画像処理手段３２は各ラインの先頭より全ての画素を注目画素としてドット情報を抽出することになる。
しかしながら、ドット情報の抽出（変化）は第２の画素クロックの３周期毎となる。この場合のドット情報は第２の画素クロックの３周期単位に継続することになる。
図２に示す画像処理手段３２にて図６に示すパターン認識部４１は、ウィンドウ手段４０の注目画素に対して抽出したドット情報を元に、ターゲットとなっている画素（注目画素）およびその周囲の情報、とくに画像データの黒画素と白画素の境界の線分形状の特徴を認識し、その認識結果を定められたフォーマットのコード情報にして出力するブロックである。
なお、パターン認識部４１から出力されるコード情報がメモリブロック４２の画像処理時（スムージング時）のメモリ用のリードアドレスとなる。
図１１はパターン認識部４１の内部構成およびウィンドウ手段４０との関係を示すブロック図である。図１１にてサンプル窓であるウィンドウ手段４０は、中央の３×３ビットのコア領域（コア）４０Ｃと、その下領域（下）４０Ｄと、左領域（左）４０Ｌおよび右領域（右）４０Ｒに区分される。
さらに、パターン認識部４１は、コア領域認識部４１１、周辺領域認識部４１２、マルチプレクサ４１３、４１４、傾き（グラディエント）計算部４１５、位置（ポジション）計算部４１６、判別部４１７およびゲート４１８によって構成されている。
周辺領域認識部４１２はさらに、上領域認識部４１２Ｕ、右領域認識部４１２Ｒ、下領域認識部４１２Ｄおよび左領域認識部４１２Ｌによって構成されている。ただし、その詳細および各部の作用については、従来技術において知られている内容と同じであるため、ここでは省略する。
また、パターン認識部４１の内部構成およびウィンドウ手段４０との関係に関しては、図示しないが前述の３×３ビットのコア領域（コア）４０Ｃを５×５のコア領域のみの構成として対応するなどの方式がある。
【００１６】
図１２は図２に示す画像処理手段３２内にあって図６のメモリブロック４２についての具体的な構成例およびその動作を第１の実施の形態において説明する回路図である。この構成例およびその動作は上記の従来技術に記載の内容と同じである。
すなわち、メモリブロック４２はパターンメモリ４２１（画像データ変換手段ンの一部である）のみで構成され、パターン認識部４１から出力されるコード情報（１３ビット）をアドレスとして、予め記憶された補正データ（４ビット）を読み出して、レーザ駆動用の画像データを出力し、これが補正されたドットパターンとなる。
また、従来技術では図１１に図示する判別部４１７により斜線もしくは円弧を構成する画素として、補正が不必要な画素と判別された水平線分黒画素の１画素ラインもしくは２画素以上の垂直方向に幅を持つラインの上端黒画素或いは下端黒画素に対する線分形状の特徴を表す複数ビットのコード情報の一部のビットを固有の値に置き換える。
これは、すなわち、ビットマップ状に展開された画像データのうち、黒画素領域と白画素領域との境界であるが、ジャギーを伴う斜線線分を構成する画素ではない黒画素である。
また、画像処理手段３２のメモリブロック４２に予め記憶されるスムージング用の補正データは、画像処理（スムージング）を画像データに施す以前に、メモリブロック４２にパターン認識部４１からのコード情報に対応したデータが設定されている必要がある。
なお、上記補正データ設定Ｉ／Ｆとしては、ＣＰＵによる本画像形成装置システム内に配置されている内蔵メモリに記憶されているデータの書き込みによる対応などが可能である。
【００１７】
図１３はメモリブロック４２についての具体的な構成例およびその動作を第２の実施形態において説明する回路図である。図１４はメモリブロック４２についての具体的な構成例およびその動作を第３の実施の形態において説明する回路図である。
図１３は、図３にて説明した動作モード（以下“単密モード”と称す）でのパターンメモリ４２１による画像データ変換手段を示し、パターン認識部４１から出力されるコード情報（１３ビット）をアドレスとして、予め記憶された補正データ（４ビット）を読み出して、レーザ駆動用の画像データを出力する。これが補正されたドットパターンとなる。
図４および図５にて説明した動作モード（以下“倍密モード”と称す；図４は、２倍密、図５は３倍密の例）では、パターン認識部４１から出力されるコード情報（１３ビット）に加え、前記倍密モード用画素パターン生成部４２２（画素増大時での画像データ変換手段である）にて予め設定された補正データ（４ビット）を、図１３に図示する主走査・副走査倍密コードによって生成して、レーザ駆動用の画像データを出力する。これが補正されたドットパターンとなる。
図１４は、図１３の構成に加え、倍密モード用画素パターン生成部４２２とセレクタ４２３を追加した構成となっている。ここで、上記主走査・副走査倍密コードとは、倍密モード時に主走査方向および副走査方向に何回目の画素の変倍を行ったかを示すコードである。
図１３の主走査２倍密モードでは、同図中の主走査倍密コードに図示するように、０→１→０→１→０・・・の２つのコード状態の繰り返しとなり、図１４の主走査３倍密モードでは、同図中の主走査倍密コードに図示するように、０→１→２→０→１→２→０・・・の３つのコード状態の繰り返しとなる。
なお、副走査方向に関しては、図示しないが、図３と同様の倍密モードにおいて、副走査倍密コードが何回目のライン単位での変倍を行ったかを示すコード情報に対応する。
さらに、単密モードか倍密モードの動作モードにより、図１４におけるセレクタ４２３の設定を切り換えることにより、上記補正データ出力の選択を実施する。
【００１８】
図１２ないし図１４に示したメモリブロック４２の実施の形態により、補正データ出力は、第２の画素クロック毎にレーザ発光時間を第２の画素クロック幅に対して複数に分割した情報（この場合は２値ＰＷＭ信号出力）もしくは多値情報として出力される。
第２の画素クロック毎に１画素分ずつ出力される補正データ出力は、最終的には、図６に図示するビデオデータ出力部４３に入力され、１画素分の画像データフォーマットに変換された出力として前述したようにＬＤ変調部１９に出力される。
ＬＤ変調部１９のＬＤのオン／オフおよびパワー制御により感光体ドラム２６上に画像データを書き込む。以上説明したように、図３ないし図１４におけるような構成および動作が本発明の要部を攻勢する。
すなわち、本発明の画像データ処理装置の実施形態には、ビットマップ状に展開された任意の解像度Ａの２値画像データをＮライン分記憶可能な記憶手段が設けられる。
この記憶手段に記憶されたビットマップ状に展開された画像データの対象とする画素を中心として所定領域の各画素のデータを抽出するために、主走査Ｍ画素×副走査Ｎライン（Ｍ、Ｎは共に整数）のウィンドウ手段４０を備えている。
また、パターン認識手段はウィンドウ手段４０を通して抽出された画像データの黒画素領域の白画素との境界部分の線分形状を認識して、前記画像データの対象とする画素に対して、認識した線分形状の特徴を表す複数ビットのパターンコード情報を生成する。
判別手段４１７が設けられ、この判別手段４１７は少なくともパターンコード情報の一部を利用して前記画像データの対象とする画素が、斜線もしくは円弧を構成する画素として、補正が必要な画素か否かを判別する。
画像データ処理装置には、また、前記判別手段４１７によって補正が必要と判別された画素に対して、前記パターン認識手段４１によって生成されたパターンコード情報をアドレスとして、予め記憶されている補正データを読み出して出力するメモリブロック手段４２１が設けられる。
画像データ処理装置に入力されるビットマップ状に展開された任意の解像度Ａの２値画像データを、前記認識した線分形状の特徴により多値画像データ化する。
その過程において、そのままの任意の解像度Ａの多値画像データとして出力する場合と、任意の解像度Ｂ（解像度Ｂは解像度Ａの２倍以上の解像度）の多値画像データとして入力の画素数の２倍以上の画素数に増大化し出力する場合とがある。この場合に、この出力は、異なる画像データの２値から多値への画像データ変換手段を介して行われる。
【００１９】
次に、上記実施の形態による装置の機能仕様の説明を行う。ウィンドウ手段４０のサイズが同一の場合、注目画素と周辺画素の各値に基づいて注目画素の特徴を抽出した結果であるパターンコード情報の数は同一となる。
しかし、ウィンドウ手段４０によってパターン認識される入力画像データが如何なる解像度の画像データであり、如何なる解像度の出力画像データとして最終的にプリント用紙上に可視像としてプリントされるかによって、画質の差異を低減することが可能である。
例えば、解像度６００ｄｐｉの２値画像データがウィンドウ手段４０に入力され、同一の解像度６００ｄｐｉの多値画像データとしてスムージング処理され、出力される場合（単密モード）には、画像データの２値⇒多値変換の効果により、ジャギーの低減効果による画質の向上が図れる。
この場合のスムージング処理（２値⇒多値変換処理）には、上記ウィンドウ手段４０による注目画素と周辺画素の各値に基づいて注目画素の特徴を抽出した結果であるパターンコード情報のみにより、画像データの変換が行われる。
この変換は、図１２に示したような、パターンメモリ４２１を介して実施される。この場合の、図１２のパターンメモリ４２１のメモリ容量は、図１２に図示する１３ビットの上記パターンコード情報をアドレスとして、各４ビットの情報が格納可能である仕様となるため、３２ｋビット（アドレス＝８ｋビット・データ：４ビット）の容量が必要となる。
【００２０】
図１５は単密モード時の２値画像データが多値画像データとして出力されるパターン認識を示す図である。図１５には上記内容を図示している。入力時は“０”もしくは“１”のデータのみで構成される６００ｄｐｉの２値画像データが、ウィンドウ手段４０によるパターン認識により、各画素が前述のコード情報に変換され、出力時には６００ｄｐｉの多値画像データとして出力される。ここでは、解像度が同じであるためパターン認識時のコードに従い多値化する。
また、この場合は単密モードであるため、図１５には主走査および副走査倍密コードはすべて“０”の記載はあるが、スムージング処理には不要な情報である。
図１６は倍密コードが加えられる画像データの変換を説明する順番図である。
図１７は図１６のコード情報と画素配列の対応を示す図である。この図１６では、パターン認識時のコードとして図１７に応じたコード変換を行うものである。この結果、図１６下段の多値出力が得られる。図１８は倍密コードが加えられる画像データの他の変換ケースの場合を説明する順番図である。
図１９は図１８のコード情報と画素配列の対応を示す図である。この図１８と図１９との関係は図１６と図１７との関係と同様である。図１６および図１８においては、図１５の例の単密モードに対し、解像度２００ｄｐｉの２値画像データがウィンドウ手段４０に入力されることになる。
この２値画像データが解像度６００ｄｐｉの多値画像データとしてスムージング処理され、出力される場合（３倍密モード）においても、画像データの２値⇒多値変換の効果により、上記例と同様のジャギーの低減効果による画質の向上が図れる。
ただし、この場合のスムージング処理（２値／多値変換処理）には、上記ウィンドウ手段４０による注目画素と周辺画素の各値に基づいて注目画素の特徴を抽出した結果であるパターンコード情報以外に、解像度を２００ｄｐｉ／６００ｄｐｉへ変換する過程において生成される主走査・副走査倍密コードが加えられ、画像データの変換が行われる。
このとき単密モードと同様に、画像データの変換が図１３にて示したパターンメモリ４２１を介して実施されると仮定する。その場合、パターンメモリ４２１のメモリ容量は、図１３に図示したコード情報１３ビットと主走査および副走査倍密コードＮビットをアドレスとして、各４ビットの情報が格納可能である仕様となる。
そのため、主走査および副走査倍密コードが３倍密対応時には、Ｎ＝４ビットとして、５１２ｋビット（アドレス＝１２８ｋビット・データ：４ビット）の容量が必要となる。単密モード時に対し、１６倍のメモリ容量が必要となり、この方式では画質の向上に大きなコストアップを伴うことになる。
【００２１】
低解像度の画像データは高解像度の画像データに比べ、ジャギーが視認容易であり、スムージング処理の効果がより期待される。しかしながら、低ビット数の多値画像データへの変換の実施でもスムージング処理の効果が期待できる。
このために、上記メモリ容量の増大によるコストアップと画質への効果に鑑み、スムージング処理に関連する各種コード情報の低減対応を行っても、画質向上が期待できることから、本発明においては、以下に説明する方式にて、より安価な回路構成による画質向上を図る。
まず、上記例の３倍密モードに対するスムージング処理（２値／多値変換処理）においては、上記ウィンドウ手段４０による注目画素と周辺画素の各値に基づいて注目画素の特徴を抽出した結果であるパターンコード情報（１３ビット）が加えられる。
このパターンコード情報以外に、解像度を２００ｄｐｉ／６００ｄｐｉへ変換する過程において生成される主走査および副走査倍密コード（Ｎビット）が加えられる。画像データの変換を行なう動作は同一である。
しかしながら、図１３にて示すパターンメモリ４２１を介しての実施は行わず、図１４の倍密モード用画素パターン生成部４２２を介して多値画像データを生成する。
上記倍密モード用画素パターン生成部４２２は、メモリによっては構成されず、入力時の画像データ１画素に相当する出力画素の配列を１つの画素配列として出力する組み合わせ回路にて構成する。
すなわち、図１６のように、入力時の解像度が３００ｄｐｉの画像データは、出力時には、主走査２倍および副走査２倍の画素数変倍を行ない、解像度６００ｄｐｉ、４画素にて画素を構成する。
【００２２】
図１７のように、入力時の解像度が２００ｄｐｉの画像データは、出力時には、主走査３倍および副走査３倍の画素数変倍を行ない、解像度６００ｄｐｉ、９画素にて画素の構成を行う。
ここで、出力時の解像度の１画素単位での画像データは、多値画像データであるが、図１６に示すような全白画素と全黒画素の間の濃度階調を示す中間調の画像データを含まず、多値画像データの全黒画素（図では“Ｆ”）と全白画素（図では“０”）に相当する多値画像データによってのみ構成される。
図１６および図１７により、入力時は“０”もしくは“１”のデータのみで構成される３００ｄｐｉもしくは２００ｄｐｉの２値画像データが、ウィンドウ手段４０によるパターン認識により、各画素が動作モードによらず同一のパターンであれば、同一のコード情報に変換される。
さらに図１６および図１７に図示する主走査および副走査倍密コードを利用して、入力時の画像データ１画素に相当する出力画素の配列を上記複数の出力時の画素配列として出力する。それにより、同図中に図示する入力画像に対する画質の向上が可能となる。以上が、請求項２記載の実施例である。
【００２３】
次に図６について追加的に説明する。タイミング制御部４４は、画像データの１ページ分の副走査方向の書き込み期間を規定するＦＧＡＴＥ信号、主走査１ライン分の書き込み期間を規定するＬＧＡＴＥ信号、各ラインの書き込み開始および終了タイミングを示すＬＳＹＮＣ信号を入力する。
さらに、タイミング制御部４４は、１ドット毎の読み出しおよび書き込み周期を取る画像クロックＷＣＬＫおよびＲＥＳＥＴ信号を入力する。図６の各部ブロック４０〜４２に対してその動作の同期を取るために必要なクロック信号等を発生する。
なお、メモリブロック４２の補正データは、画像形成装置システム内のＭＰＵあるいはＣＰＵによりＲＯＭ等の記憶手段から選択的にロードされ、あるいはホストコンピュータ１からダウンロードすることも可能である。こうすることにより画像データの被補正パターンに対する補正データを容易に変更することが可能となる。
さらに、以上説明してきた内容以外に、以下の内容、すなわち、マッチングのためのウィンドウの領域分割とその検出パターンおよび使用領域、パターン認識部４１を構成する各ブロックからの各出力信号、パターン認識部４１における各ブロックの作用およびドット補正方法についての詳細は従来技術にて記載の内容と同じであるため、ここでは省略する。
さらに述べれば、請求項１記載の画像データ処理装置は、入力画像データの解像度Ａに対し、出力の画像データの解像度Ｂを２倍以上の解像度のデータに変換する場合には、画素数では、主走査および副走査に各々２倍の全体で４倍の画素数の増大化が必要であるが、この場合、出力の画像データの解像度が２倍以上の解像度として出力されるため、画質的には、主走査および副走査に多値化することになる。
解像度変換に伴う画素数の増大化を伴わない場合の２値→多値変換処理に対し、より簡素な構成の２値→多値変換処理が可能であり、より安価な回路構成による画質向上を可能とする。
請求項２の画像データ処理装置は、より安価な装置の構成にて、高解像度の画像データに対しても斜線もしくは円弧を構成する画素へのジャギー補正を可能とする。
本発明は、所定領域の各画素のデータを抽出するための複数のウィンドウ手段と、認識した線分形状の特徴を表す複数ビットのコード情報を生成するパターン認識手段と、補正が必要な画素か否かを判別する判別手段と、予め記憶されている補正データを読み出して出力するメモリブロック手段とを備えた画像データ処理装置に対して複数のサイズの異なるウィンドウ手段を配置する。
また、上記複数のサイズの異なるウィンドウ手段は、複数の異なる解像度の画像データに対して、個別に用いられる。
さらに、上記ウィンドウ手段によってパターン認識される画像データを格納するためのメモリの構成は、複数の異なる解像度の画像データに対して、個別に構成を変更して用いられる。
【図面の簡単な説明】
【００２４】
【図１】本発明に係る画像データ処理装置の１実施の形態である印刷制御部が適用されたデジタル複写機を示す構成図。
【図２】図１の印刷制御部を詳しく示すブロック図。
【図３】第１の一時記憶手段からの第２の画素クロックによる１画素単位での画像データの読み出し動作を第２の画素クロック毎に実施する場合を示すタイミングチャート。
【図４】第１の一時記憶手段からの第２の画素クロックによる１画素単位での画像データの読み出し動作を第２の画素クロックの２クロック毎に実施する場合を示すタイミングチャート。
【図５】第１の一時記憶手段からの第２の画素クロックによる１画素単位での画像データの読み出し動作を第２の画素クロックの３クロック毎に実施する場合を示すタイミングチャート。
【図６】図２における画像処理手段の概略構成を示すブロック図。
【図７】図６の画像処理手段の要部であるウィンドウの構成を示す概略図。
【図８】図２の画像処理部から入力される画像データに対する第２の画素クロックの或る任意の立ち上がりエッジ時（図中のＴ１時）の図７に示したウィンドウを構成するシフトレジスタ内の画像データを示す図。
【図９】図２の画像処理部から入力される画像データに対する第２の画素クロックの或る任意の立ち上がりエッジの次にくる第２の画素クロックの立ち上がりエッジ時（図中のＴ２時）の図７に示したウィンドウを構成するシフトレジスタ内の画像データを示す図。
【図１０】図８および図９の第２の画素クロックの或る任意の立ち上がりエッジ時のパルスを示す図。
【図１１】パターン認識部の内部構成およびウィンドウとの関係を示すブロック図。
【図１２】メモリブロック４２についての具体的な構成例およびその動作を第１の実施の形態において説明する回路図。
【図１３】メモリブロック４２についての具体的な構成例およびその動作を第２の実施の形態において説明する回路図。
【図１４】メモリブロック４２についての具体的な構成例およびその動作を第３の実施の形態において説明する回路図。
【図１５】単密モード時の２値画像データが多値画像データとして出力されるパターン認識を示す説明図。
【図１６】倍密コードが加えられる画像データの変換を説明する順番図。
【図１７】図１６のコード情報と画素配列の対応を示す説明図。
【図１８】倍密コードが加えられる画像データの他の変換の場合を説明する順番図。
【図１９】図１８のコード情報と画素配列の対応を示す説明図。
【符号の説明】
【００２５】
１  デジタル複写機
３１  記憶手段（第１の一時記憶手段）
３２  画像処理手段
４０  ウィンドウ手段
４１  パターン認識手段
４２  メモリブロック手段（一部画像データ変換手段）
４１７  判別手段
４２１  パターンメモリ
４２２  倍密モード用が装置パターン生成部
４２３  セレクタ
【図１】
2005269091.tif 000003
【図２】
2005269091.tif 000004
【図３】
2005269091.tif 000005
【図４】
2005269091.tif 000006
【図５】
2005269091.tif 000007
【図６】
2005269091.tif 000008
【図７】
2005269091.tif 000009
【図８】
2005269091.tif 000010
【図９】
2005269091.tif 000011
【図１０】
2005269091.tif 000012
【図１１】
2005269091.tif 000013
【図１２】
2005269091.tif 000014
【図１３】
2005269091.tif 000015
【図１４】
2005269091.tif 000016
【図１５】
2005269091.tif 000017
【図１６】
2005269091.tif 000018
【図１７】
2005269091.tif 000019
【図１８】
2005269091.tif 000020
【図１９】
2005269091.tif 000021