(57)【要約】【課題】  サイズの大きなＭＯＳを用いることなく、十分な周波数可変レンジを取れるようにし、またバンド数が多くなったとしても周波数可変レンジの劣化を少なくする。【解決手段】  ＶＣＯの発振コア部分は、二つのブランチの間に、インダクタ（インダクタンス：Ｌ）とバラクタ（Ｃvara1，Ｃvara2）が並列に接続されている。バラクタ（Ｃvara2）は、二つのバラクタからなり、それらの間には、オン時に抵抗として機能し、オフ時にキャパシタとして機能するＭＯＳが設けられている。そして、発振周波数切り替えの際には、そのＭＯＳをオン／オフ切り替え制御する。【選択図】  図７
2005285938.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも二つの可変容量素子と、
上記少なくとも二つの可変容量素子の間に、抵抗と容量の何れか一方を切替接続する切替接続手段とを有する
ことを特徴とする容量可変回路。
【請求項２】
請求項１記載の容量可変回路であって、
上記切替接続手段は、ゲート電圧が供給されてオンとなった時にドレインとソース間が抵抗となり、ゲート電圧がオフとなった時にゲートとドレイン間及びゲートとソース間の寄生容量がキャパシタンスとなるＭＯＳを有することを特徴とする容量可変回路。
【請求項３】
二つのブランチと、
上記二つのブランチ間に接続されるインダクタと、
上記二つのブランチ間に接続される少なくとも二つの可変容量素子と、
上記少なくとも二つの可変容量素子の間に、抵抗と容量の何れか一方を切替接続する切替接続手段とを有する
ことを特徴とする発振回路。
【請求項４】
請求項３記載の発振回路であって、
上記切替接続手段は、ゲート電圧が供給されてオンとなった時にドレインとソース間が抵抗となり、オフとなった時にゲートとドレイン間及びゲートとソース間の寄生容量がキャパシタンスとなるＭＯＳを有することを特徴とする発振回路。
【請求項５】
無線信号を送受信するアンテナと、
上記アンテナを介して送受信する信号の周波数を、局部発振信号を用いて所望の周波数信号に変換する送受信手段と、
二つのブランチと、当該二つのブランチ間に接続されるインダクタと、上記二つのブランチ間に接続される少なくとも二つの可変容量素子と、上記少なくとも二つの可変容量素子の間に、抵抗と容量の何れか一方を切替接続する切替接続手段とを備え、上記送受信手段に供給する局部発振信号を生成する発振回路とを有する
ことを特徴とする無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばいわゆるマルチバンドに対応する電圧制御発振器等に好適な容量可変回路、及び、その容量可変回路を有する発振回路、及びその発振回路を備えた無線通信装置に関する。
【背景技術】
【０００２】
現在開発されているマルチバンド対応の電圧制御発振器（ＶＣＯ）は、発振のコアの部分にＭＯＳ（Complementary Metal-Oxide Semiconductor）により構成された容量可変素子を備えており、そのＭＯＳのオン時の容量とオフ時の容量との差を用いて、当該ＶＣＯの発振周波数を切り替えるマルチバンド対応になされたものが多い。
【０００３】
図９〜図１２には、従来のＶＣＯの発振コア部分に用いられている上記発振周波数切り替え用のＭＯＳの構成を示す。なお、図９及び図１１はＭＯＳの概略断面図を示し、図９はＭＯＳのオン時を示し、図１０は図９の等価回路図を、図１１はＭＯＳのオフ時、図１２は図１１の等価回路図を示している。
【０００４】
また、図１３には、当該ＭＯＳを用いたＶＣＯの発振コア部分の概念的な回路図を示す。すなわち、当該ＶＣＯは、その発振コア部分の二つのブランチ間に、インダクタンス値がＬのインダクタと、容量がＣvaraのバラクタと、バンド切り替え用のＭＯＳとが、それぞれ並列に接続された構成を備えている。そして、当該ＶＣＯにおいて、バタクタの容量Ｃvaraが制御電圧により可変されると共に、ＭＯＳがバンド切替制御電圧によりオン／オフされることにより、周波数の切り替え（バンドの切り替え）が行われる。なお、図１３では、負性抵抗成分を発生するトランジスタ部分は省略している。
【０００５】
ここで、図９〜図１２に示すように、上記バンド切り替え用のＭＯＳのドレインとソースは接続されており、ゲートに電圧が供給されてオンになされるとゲートとチャネルの間に容量が形成され、一方、オフになされるとゲートとドレイン、及びゲートとソース間にはオーバーラップ容量などの寄生容量が残る。
【０００６】
そして、図１３の構成において、上述したＭＯＳのオン／オフにより得られる実際の発振周波数は、ＭＯＳのオン時には
ｆ＝１／(２*π*√(Ｌ*(Ｃvara／２＋Ｃmoson／２）））             （１）
となり、ＭＯＳのオフ時には
ｆ＝１／(２*π*√(Ｌ*（Ｃvara／２＋Ｃparasitic）））            （２）
となる。なお、これら式において、ｆは発振周波数、Ｌはリアクタンス、Ｃvaraはバラクタの容量、ＣmosonはＭＯＳがオンのときのゲートとチャネル間の容量、ＣparasiticはＭＯＳがオフの時のゲートとドレイン、及びゲートとソース間の寄生容量である。
【０００７】
すなわち、これら式（１）、式（２）から、バンドの周波数の差（つまり発振周波数の差）は、ＭＯＳがオンとオフ時の容量差によって決まることがわかる。
【０００８】
その他、従来の電圧制御発振器の一例として、特開２００３−２９８３５１公報（特許文献１）には、強誘電体薄膜と、それを挟むように設けられた一対の電極とを有する薄膜圧電共振子とを備え、一対の電極間の印加電圧を変えることで発振周波数を変化させるようにした電圧制御発振器が開示されている。また、電圧制御発振器に使用される可変コンデンサの一例として、特開平１１−２３３７９９号公報（特許文献２）には、インダクタと当該インダクタに結合されたＭＯＳ電圧制御可変コンデンサとからなるモノリシックチューナが開示されている。
【０００９】
【特許文献１】特開２００３−２９８３５１公報（第１図）
【特許文献２】特開平１１−２３３７９９号公報（第２図）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述した式（１），式（２）で説明したように、ＶＣＯの発振コア部分において、バンドの周波数の差は、ＭＯＳがオン時の容量とオフ時の容量との差によって決まるため、例えばバンド間の周波数差を大きくしたいときには、サイズの大きいＭＯＳを用いる必要がある。すなわち、一般に、ＭＯＳのオン時の容量とオフ時の容量の差は２〜４倍程度であるため、容量差をより大きくするためには、ＭＯＳのサイズを大きくする必要がある。
【００１１】
また、上記式（１），式（２）からわかるように、発振周波数（ｆ）を求めるための容量値は、ＭＯＳの容量（オン時又はオフ時の容量）とバラクタの容量との和となっている。このため、発振周波数の可変レンジは、
√(バラクタの可変容量＋ＭＯＳの容量）     （３）
で表されるレンジとなり、当該周波数可変レンジはＭＯＳの容量分だけ、バラクタ単体の場合の特性から劣化したように見える。すなわち、図１３に示したように、ＶＣＯの発振コア部分では、バンド切り替え時のＭＯＳの容量（オン時のＣmoson、オフ時の２Ｃparasitic）がバラクタに対して並列に接続されたようにみえるため、実質的にバラクタの可変範囲が減って見えるようになり、その結果として、発振の周波数範囲も狭まってしまう。特に、ＭＯＳオン時において、当該ＭＯＳの容量は大きくなり、その分、バラクタにおける容量変化の割合が小さくなってしまい、発振の周波数範囲が狭まってしまう。また、ＶＣＯをＩＣ化する場合、当該ＩＣ内でのデバイスのばらつきを考慮すると、所望の可変レンジを満たすことが非常に難しくなる。
【００１２】
本発明は、このような実情に鑑みて提案されたものであり、サイズの大きなＭＯＳを用いることなく、十分な周波数可変レンジを取ることができ、また、例えばバンド数が多くなったとしても周波数可変レンジの劣化を少なくすることができる容量可変回路、及び、広い発振周波数範囲を得ることが可能な発振回路、及び、複数の周波数帯域での無線通信を可能とする無線通信装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の容量可変回路は、少なくとも二つの可変容量素子と、当該二つの可変容量素子の間に、抵抗と容量の何れか一方を切替接続する切替接続手段とを有することにより、上述した課題を解決する。
【００１４】
本発明の発振回路は、二つのブランチと、二つのブランチ間に接続されるインダクタと、二つのブランチ間に接続される少なくとも二つの可変容量素子と、二つの可変容量素子の間に抵抗と容量の何れか一方を切替接続する切替接続手段とを有することにより、上述した課題を解決する。
【００１５】
本発明の無線通信装置は、無線信号を送受信するアンテナと、アンテナを介して送受信する信号の周波数を局部発振信号を用いて所望の周波数信号に変換する送受信手段と、送受信手段に供給する局部発振信号を生成する本発明の発振回路とを有することにより、上述した課題を解決する。
【００１６】
そして、本発明では、切替接続手段として、ゲート電圧が供給されてオンとなった時にドレインとソース間が抵抗となり、ゲート電圧がオフとなった時にゲートとドレイン間及びゲートとソース間の寄生容量がキャパシタンスとなるＭＯＳを用いている。
【００１７】
すなわち本発明によれば、切替接続手段は、可変容量素子の間に抵抗と容量の何れか一方を切替接続するようにしており、切替接続手段が抵抗を接続したときには可変容量素子のみによる可変容量が得られ、切替接続手段が容量を接続したときにはその容量と可変容量素子による可変容量との和の容量が得られる。特に、切替接続手段は、ゲート電圧が供給されてオンとなった時にドレインとソース間が抵抗となり、ゲート電圧がオフとなった時にゲートとドレイン間及びゲートとソース間の寄生容量がキャパシタンスとなるＭＯＳであるため、従来の構成のように、ＭＯＳオン時において、そのＭＯＳの容量が可変容量素子に対して並列に接続されてしまう状態になることはない。
【発明の効果】
【００１８】
本発明の容量可変回路においては、少なくとも二つの可変容量素子に対して抵抗と容量の何れか一方を切替接続することにより、十分な容量の差を得ることができる。また、本発明の発振回路においては、本発明の容量可変回路を備えることにより、切り替え可能な発振周波数範囲を広くとることができると共に、切り替え可能な発振周波数の幅を広くしたとしても周波数可変レンジが劣化することは殆ど無い。さらに本発明の無線通信端末においては、本発明の発振回路を局部発振信号の生成手段として備えることにより、複数の周波数帯域を用いたマルチバンドでの無線通信が可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照しながら、本発明の一実施形態について説明する。
【００２０】
〔携帯電話端末の概略構成〕
図１には、本発明の無線通信装置の一実施形態である携帯電話端末の主要部の概略構成を示す。なお、以下の説明では、受信ブロック（ＲＸ）３の詳細な構成についてのみ説明するが、本発明は受信ブロック３だけでなく送信ブロック（ＴＸ）４にも適用可能であり、また、図示及びそれらの詳細な説明については省略しているが、本実施形態の携帯電話端末は、一般の携帯電話端末に設けられているＣＰＵやメモリ、スピーカ、マイクロホン、キー操作部、ディスプレイ、電源系等の他の構成についても備えていることは言うまでもない。
【００２１】
図１において、アンテナ１にて受信された受信信号は、デュープレクサ２を介して受信ブロック３に送られる。
【００２２】
受信ブロック３は例えばヘテロダイン型の高周波ブロックであり、上記受信信号は高周波フィルタ１１に送られる。当該高周波フィルタ１１では所定のＲＦ帯域を通過させるフィルタリング処理が行われ、そのフィルタリング処理後の受信信号は、低雑音増幅器（ＬＮＡ）１２にて増幅される。低雑音増幅器１２にて増幅された受信信号は、イメージ除去フィルタ１３を介して第１のミキサ１４へ送られる。
【００２３】
第１のミキサ１４は、第１の局部発振信号生成部２０から供給される第１の局部発振信号を用い、上記イメージ除去フィルタ１３から送られてきたＲＦ帯域の受信信号を中間周波数（ＩＦ）に変換する。当該中間周波数に変換された受信信号は、ＩＦフィルタ１５にてフィルタリング処理を受けた後、可変利得増幅器１６にて適切な電力に増幅され、第２のミキサ１７へ送られる。
【００２４】
第２のミキサ１７は、第２の局部発振信号生成部２１から供給される第２の局部発振信号を用い、上記可変利得増幅器１６から送られてきたＩＦ帯域の信号をベースバンド周波数に変換する。当該ベースバンド周波数に変換された受信信号は、低域フィルタ１８に送られる。低域フィルタ１８では上記受信信号から希望チャネルの信号が分離され、その希望チャネルの信号は出力増幅器１９にて増幅された後、ベースバンド信号処理部５へと送られる。
【００２５】
ベースバンド信号処理部５は、受信信号の復調、逆拡散処理、デインターリーブ処理、誤り訂正処理、アナログ／ディジタル変換等を行い、得られた受信データを図示しないＣＰＵ等へ出力する。
【００２６】
一方、ベースバンド信号処理部５にて誤り訂正符号の付加、インターリーブ処理、拡散処理、変調処理等を受けて生成された送信信号は、送信ブロック４に送られる。
【００２７】
送信ブロック４は、ベースバンド周波数の送信信号を中間周波数へ変換する処理、その中間周波数の送信信号をＲＦ帯域へ変換する処理、送信信号を所定の送信電力へ増幅する処理等を行う。この送信ブロック４から出力された送信信号は、デュープレクサ２を介してアンテナ１へ送られ、当該アンテナ１から出力される。
【００２８】
〔局部発振信号生成部の概略構成〕
本実施形態の携帯電話端末が備えている上記第１，第２の局部発振信号生成部２０，２１は、それぞれ発振器２２及びＰＬＬ（Phase Locked Loop）回路２３、発振器２４及びＰＬＬ回路２５からなり、それら発振器及びＰＬＬ回路には、図２に示すＰＬＬ周波数シンセサイザが用いられている。
【００２９】
図２において、端子３１には、図示しない基準発振源からの基準周波数信号を分周して生成された位相比較周波数の信号が入力され、その位相比較周波数の信号が位相比較器３２へ入力する。位相比較器３２は、図１の発振器２２（又は２４）である電圧制御発振器（ＶＣＯ）３５の出力周波数が、分周器３７によりＮ分周された周波数信号と、上記端子３１から供給された位相比較周波数の信号との位相差を検出し、その位相差を２値で表した位相差信号を出力する。当該位相比較器３２から出力された位相差信号は、チャージポンプ３３へ送られる。
【００３０】
チャージポンプ３３は、位相比較器３２からの上記２値の位相差信号を３値に変換し、当該３値に応じた電流を流入又は流出することにより、上記位相差に比例した電流信号を生成する。当該チャージポンプ３３の出力電流信号は、ローパスフィルタ（ＬＰＦ）３４へ送られる。
【００３１】
ローパスフィルタ３４は、チャージポンプ３３の出力電流信号を平滑化して電圧信号に変換する。このローパスフィルタ３４の出力電圧信号は、電圧制御発振器３５の制御電圧となる。
【００３２】
電圧制御発振器３５は、ローパスフィルタ３４からの出力電圧信号に応じた発振周波数の信号を出力する。この発振周波数の信号は、当該ＰＬＬ周波数シンセサイザの出力信号として、端子３６から図１のミキサ１４（又は１７）に送られると共に、分周器３７により上記比較周波数まで分周された後に、位相比較器３２へフィードバックされる。
【００３３】
〔電圧制御発振器の発振コア部及びそこに用いられるＭＯＳ構造〕
図３〜図６には、上記電圧制御発振器３５の発振コア部分（本発明にかかる発振回路）に用いられるＭＯＳの構成を示す。なお、図３及び図５はＭＯＳの概略断面図を示し、図３はＭＯＳのオン時を示し、図４は図３の等価回路図を、図５はＭＯＳのオフ時、図６は図５の等価回路図を示している。
【００３４】
また、図７には、本実施形態にかかるＭＯＳを用いたＶＣＯの発振コア部分の概念的な回路図を示す。すなわち、当該ＶＣＯは、その発振コア部分の二つのブランチ間に、インダクタンスがＬのインダクタと、容量がＣvara1のバラクタと、容量がＣvara2のバラクタと、発振周波数切り替え用のＭＯＳとが、それぞれ並列に接続されると共に、発振周波数切り替え用のＭＯＳが容量Ｃvara2のバラクタの間に接続された構成を備えている。そして、本実施形態のＶＣＯにおいて、バタクタの容量Ｃvara1が制御電圧により可変されると共に、ＭＯＳがバンド切替制御電圧によりオン／オフされることにより、発振周波数の切り替えが行われる。なお、バンドの切り替えは、ＭＯＳにかかるバンド切り替え用のビットにより行われるが、ＭＯＳオン時のバラクタの変化は制御電圧により行われる。図７では、負性抵抗成分を発生するトランジスタ部分は省略している。
【００３５】
ここで、本実施形態のＭＯＳは、図３〜図６に示すように、ＭＯＳのゲートに電圧が供給されてオンになされるとドレインとソースの間に抵抗が形成され、一方、オフになされるとゲートとドレイン、及びゲートとソース間に寄生容量が形成される。すなわち、本実施形態の場合、ＭＯＳは、オン時には抵抗として機能し、一方、オフ時にはキャパシタンスとして機能することになる。なお、ＭＯＳオン時の抵抗値やオフ時の容量値は、ＭＯＳのサイズによって決まるものであり、オン時の抵抗値は例えば１オーム程度となり、また、オフ時の容量は寄生容量によるものであるためその値は小さく、ｆＦ（フェムトファラド）オーダーの値となる。
【００３６】
そして、本実施形態のＶＣＯは、上述のようなＭＯＳの特性を利用することで、バラクタの容量可変範囲における劣化を最小限にしたマルチバンド対応のＶＣＯを実現している。
【００３７】
すなわち、本実施形態のＶＣＯの発振コア部は、図７に示すように、図３〜図６に示したＭＯＳがバラクタの間に接続されることにより、ＭＯＳオン時には、バラクタ（Ｃvara1）、及び、ＭＯＳの抵抗Ｒを介したバタクタＣvara2の二つのバラクタが並列に接続されたように見えるものとなる。この時の発振コア部分の線間（ブランチ間）の容量は、
Ｃ＝(Ｃvara1＋Ｃvara2）／２                              （４）
で表されるように見えることになり、また、その時の発振周波数は、
ｆ＝１／(２*π*√(Ｌ*(Ｃvara1／２＋Ｃvara2／２）））       （５）
となる。なお、これら式において、Ｃはブランチ間容量、ｆは発振周波数、Ｌはリアクタンス、Ｃvara1,Ｃvara2はバラクタの容量である。
【００３８】
これら式（４），式（５）において、Ｃvara1とＣvara2の両者が同じ割合で変化する場合は、この変化比は保たれ、前述の図１３で示した従来の構成のように、可変幅が小さくなってしまうことはない。
【００３９】
また、本実施形態の場合、ＭＯＳオフ時のブランチ間容量は、
Ｃ＝Ｃvara1／２＋(Ｃvara2//Ｃparasitic）／２             （６）
となる。なお、この式において、ＣparasiticはＭＯＳがオフの時のゲートとドレイン及びゲートとソース間の寄生容量である。
【００４０】
ここで、ＭＯＳのトランジスタサイズにもよるが、Ｃvara2とＣparasiticの関係が、
Ｃvara2＞＞Ｃparasitic                                   （７）
となるＭＯＳのサイズを選ぶことにより、上記式（４）は以下のように変形できる。
【００４１】
Ｃ＝Ｃvara1／２＋(Ｃvara2//Ｃparasitic）／２
≒Ｃvara1／２＋(Ｃparasitic）／２
＝(Ｃvara1＋Ｃparasitic）／２                            （８）
つまり、この式（８）からわかるように、ＭＯＳオフ時において、バラクタ（Ｃvara1）の可変容量は、寄生容量（Ｃparasitic）の値により若干減少することになるが、略々素の状態と同じ程度の可変容量を作り出すことができる。
【００４２】
〔電圧制御発振器の発振コア部の他の構成例〕
上述の図７の例では、２チャンネルのバンド切り替えを行うＶＣＯ用のバラクタを挙げているが、図８に示すように、上述したような構成を例えば三つ（Ｃvara1，Ｃvara2，Ｃvara3）繋げることにより、二つ以上のバンドを持つＶＣＯを作成することも可能である。すなわち、この図８の構成の場合、ＶＣＯは、その発振コア部分の二つのブランチ間に、インダクタンス値がＬのインダクタと、容量がＣvara1のバラクタと、容量がＣvara2のバラクタと、容量がＣvara3のバラクタと、発振周波数切り替え用のＭＯＳａ、発振周波数切り替え用のＭＯＳａとが、それぞれ並列に接続されると共に、発振周波数切り替え用のＭＯＳａが容量Ｃvara2のバラクタの間に接続され、発振周波数切り替え用のＭＯＳｂが容量Ｃvara3のバラクタの間に接続された構成を備えている。そして、このＶＣＯにおいて、バタクタの容量Ｃvara1が制御電圧により可変されると共に、ＭＯＳａ，ＭＯＳｂがバンド切替制御電圧によりオン／オフされることにより、発振周波数の切り替えが行われる。なお、図８では、負性抵抗成分を発生するトランジスタ部分は省略している。
【００４３】
また、上述の図３〜図７の例の実施形態では、バタクタの一つを固定とし、残りの一つのバラクタをＭＯＳによる切り替え方式にすることで、二つのバンドを作成したが、それら二つのバンドをともに切り替える方式をとることも可能である。また、図８に示した実施形態においても同様に、二つ以上のバンドをともに切り替える構成にすることも可能である。
【００４４】
また、本実施形態では、周波数切り替え用のＭＯＳにＮＭＯＳを用いた例を示したが、同様な考え方で構成することにより、ＰＭＯＳを用いても作成することができる。
【００４５】
〔まとめ〕
前述の図１３に示した従来の構成では、発振コア部分のブランチ間の容量を増やすことにより、発振周波数を変えていたため、低い周波数では周波数可変レンジが狭くなり、所望の特性が満たせない場合があり、また、バンド数が大きくなると更にブランチ間容量が増えるため、この状況は顕著になっていたのに対して、本発明実施形態によれば、バラクタの接続方法を図７に示したように変更することで、より多くのバンドが存在する場合でも、バラクタ素の特性の劣化をなるべく少なくすることが可能となっている。したがって、本実施形態によれば、マルチバンド対応のＶＣＯが実現可能となる。
【００４６】
なお、上述した実施形態の説明は、本発明の一例である。このため、本発明は上述した実施形態に限定されることなく、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることはもちろんである。
【００４７】
本実施形態では、無線通信装置の一例として携帯電話端末を挙げているが、本発明の無線通信装置は、携帯電話端末だけでなく、通信機能を備えたものであれば如何なるものにも適用可能である。
【図面の簡単な説明】
【００４８】
【図１】本発明の無線通信装置の一実施形態である携帯電話端末の主要部の概略構成を示すブロック回路図である。
【図２】本発明実施形態のＰＬＬ周波数シンセサイザの概略構成を示すブロック回路図である。
【図３】本実施形態にかかる電圧制御発振器の発振コア部分に用いられる周波数切り替え用のＭＯＳの概略断面図であり、特にＭＯＳがオン時の説明に用いる図である。
【図４】図３のＭＯＳの等価回路を示す回路図である。
【図５】本実施形態にかかる電圧制御発振器の発振コア部分に用いられる周波数切り替え用のＭＯＳの概略断面図であり、特にＭＯＳがオフ時の説明に用いる図である。
【図６】図５のＭＯＳの等価回路を示す回路図である。
【図７】本実施形態にかかる周波数切り替え用のＭＯＳを用いたＶＣＯのコア部分の概念的な回路図である。
【図８】本実施形態にかかる周波数切り替え用のＭＯＳを用いたＶＣＯのコア部分の他の例の概念的な回路図である。
【図９】従来の電圧制御発振器の発振コア部分に用いられる周波数切り替え用のＭＯＳの概略断面図であり、特にＭＯＳがオン時の説明に用いる図である。
【図１０】図９のＭＯＳの等価回路を示す回路図である。
【図１１】従来の電圧制御発振器の発振コア部分に用いられる周波数切り替え用のＭＯＳの概略断面図であり、特にＭＯＳがオフ時の説明に用いる図である。
【図１２】図１１のＭＯＳの等価回路を示す回路図である。
【図１３】従来の周波数切り替え用ＭＯＳを用いたＶＣＯのコア部分の概念的な回路図である。
【符号の説明】
【００４９】
１  アンテナ、２  デュープレクサ、３  受信ブロック、４  送信ブロック、５  ベースバンド信号処理部、１１  高周波フィルタ、１２  低雑音増幅器、１３  イメージ除去フィルタ、１４  第１のミキサ、１５  ＩＦフィルタ、１６  可変利得増幅器、１７  第２のミキサ、１８  低域フィルタ、１９  出力増幅器、２０  第１の局部発振信号生成部、２１  第２の局部発振信号生成部、２２，２４  電圧制御発振器、２３，２５  ＰＬＬ回路、３２  位相比較器、３３  チャージポンプ、３４  ローパスフィルタ、３５  電圧制御発振器、３７  分周器
【図１】
2005285938.tif 000003
【図２】
2005285938.tif 000004
【図３】
2005285938.tif 000005
【図４】
2005285938.tif 000006
【図５】
2005285938.tif 000007
【図６】
2005285938.tif 000008
【図７】
2005285938.tif 000009
【図８】
2005285938.tif 000010
【図９】
2005285938.tif 000011
【図１０】
2005285938.tif 000012
【図１１】
2005285938.tif 000013
【図１２】
2005285938.tif 000014
【図１３】
2005285938.tif 000015