(57)【要約】【課題】同様の加工精度においても遮断性能を向上できる半導体装置の構造を提供する。【解決手段】第一導電型の半導体基体を構成するＮ＋型基板領域１、Ｎ型ドレイン領域２の一主面に、互いに平行に配置された溝を有し、この溝に挟まれた前記主面に接するように第一導電型のソース領域３とソース領域３とは接しない第二導電型のベース領域７とを有し、前記溝の内部には、絶縁膜４によってドレイン領域２とは絶縁され、かつ、ソース領域３と同電位に保たれた絶縁電極５を有し、絶縁電極５の材料として第二導電型で限りなく高い不純物濃度とした多結晶シリコンを用いた場合より、少なくとも絶縁電極５とこの絶縁電極５に挟まれたドレイン領域２（チャネル領域６）との内蔵電位差が大きくなり、かつドレイン領域２側に空乏層が広がるように、絶縁電極５が所定の半導体材料からなっている。【選択図】    図１
2005051042.tif 000002
【特許請求の範囲】
【請求項１】
ドレイン領域である第一導電型の半導体基体の一主面に、互いに平行に配置された溝を有し、前記溝に挟まれた前記主面に接するように第一導電型のソース領域と前記ソース領域とは接しない第二導電型のベース領域とを有し、前記溝の内部には、絶縁膜によって前記ドレイン領域とは絶縁され、かつ、前記ソース領域と同電位に保たれた絶縁電極を有する半導体装置において、前記絶縁電極の材料として第二導電型で限りなく高い不純物濃度とした多結晶シリコンを用いた場合より、少なくとも前記絶縁電極と前記絶縁電極に挟まれた前記ドレイン領域との内蔵電位差が大きくなり、かつ前記ドレイン領域側に空乏層が広がるように、前記絶縁電極が所定の半導体材料からなることを特徴とする半導体装置。
【請求項２】
ドレイン領域である第一導電型の半導体基体の一主面に、互いに平行に配置された溝を有し、前記溝に挟まれた前記主面に接するように第一導電型のソース領域を有し、前記溝の内部には、絶縁膜によって前記ドレイン領域とは絶縁された絶縁電極を有する半導体装置において、前記絶縁電極の材料として第二導電型で限りなく高い不純物濃度とした多結晶シリコンを用いた場合より、少なくとも前記絶縁電極と前記絶縁電極に挟まれた前記ドレイン領域との内蔵電位差が大きくなり、かつ前記ドレイン領域側に空乏層が広がるように、前記絶縁電極が所定の半導体材料からなることを特徴とする半導体装置。
【請求項３】
前記溝に挟まれた前記主面に接するように第二導電型のベース領域を有し、さらに前記ベース領域は前記ソース領域もしくは前記絶縁電極の少なくともどちらかとほぼ同電位に保たれていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記半導体材料が第二導電型であることを特徴とする請求項１ないし３のいずれかに記載の半導体装置。
【請求項５】
前記半導体材料が炭化珪素であることを特徴とする請求項１ないし４のいずれかに記載の半導体装置。
【請求項６】
前記半導体基体が炭化珪素からなることを特徴とする請求項１ないし５のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
本発明の背景となる従来技術として、本出願人が出願し、下記特許文献１に開示された半導体装置で説明する。  
上記特許文献１に開示された半導体装置においては、Ｎ＋型の基板領域、Ｎ型のドレイン領域、Ｎ＋型のソース領域、Ｐ型のベース領域、絶縁電極を有する。絶縁電極は絶縁膜によってドレイン領域と絶縁されており、例えば高濃度のＰ＋型ポリシリコンからなっている。また、絶縁膜を介して絶縁電極の間に挟まれたドレイン領域をチャネル領域と呼ぶ。ドレイン電極は、基板領域とオーミックコンタクトしている。ソース領域並びに絶縁電極は、ソース電極とオーミックコンタクトしており、つまり、絶縁電極はソース電位に固定されている。また、ベース領域はベース電極とオーミックコンタクトしている。  
従来構造の動作について説明する。  
ソース電極を接地しドレイン電極に正電位を印加した状態で、ベース電極に制御信号を与えて動作させる順方向動作と、ドレイン電極を接地しソース電極並びにベース電極に正電位を与えて動作させる逆方向動作の両方の動作が可能な双方向導通特性を有している。このうち、前者の順方向動作における遮断時の動作ついて説明する。  
例えばソース電極を接地し、ドレイン電極に例えばＬ負荷を介してしかるべき正電位を印加した状態で、ベース電極を接地電位とすることで遮断状態を維持する。すなわち、絶縁電極の周囲にはビルトイン電位に伴う空乏層が形成されており、チャネル領域内で絶縁膜を介して対向する２つの絶縁電極間の距離（以下、これをチャネル厚みと呼ぶことにする）が充分狭ければ、チャネル領域にはこの空乏領域によって伝導電子に対する充分なポテンシャル障壁が形成されドレイン電界を遮蔽するためである。つまり、チャネル厚みが小さいほど高いポテンシャル障壁が形成され遮断性能が向上することから、チャネル厚みは極力小さいほうが望ましい。
【０００３】
【特許文献１】特開平６−２５２４０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記の従来構造においては、チャネル厚みは加工精度によって制限されるため、チャネル厚みを小さくする方法では遮断性能を向上するにも限界があった。
【０００５】
このことから、本発明は上記のような問題点に着目し、同様の加工精度においても遮断性能を向上できる半導体装置の構造を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明は、ドレイン領域である第一導電型半導体基体の一主面に、互いに平行な溝を設け、この溝に挟まれた主面に接するように第一導電型ソース領域と該ソース領域とは接しない第二導電型のベース領域を設け、溝の内部には、絶縁膜によってドレイン領域とは絶縁され、該ソース領域と同電位に保たれた絶縁電極を有し、絶縁電極の材料として第二導電型で限りなく高い不純物濃度とした多結晶シリコンを用いた場合より、少なくとも絶縁電極と絶縁電極に挟まれたドレイン領域との内蔵電位差が大きくなり、かつドレイン領域側に空乏層が広がるように、絶縁電極が所定の半導体材料からなる構成となっている。
【発明の効果】
【０００７】
本発明によれば、同様の加工精度においても遮断性能を向上できる半導体装置の構造を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を用いて本発明の実施例について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。  
（実施の形態１）
図１並びに図２は本発明による半導体装置の第１の実施の形態を示している。本実施の形態においては、シリコン（Ｓｉ）を基板材料とした半導体装置を一例として説明する。  
図１は半導体装置の斜視図、図２は図１中の側面構造を表す断面図を示している。なお、上記図１は、説明のため表面の電極である金属膜ならびに表面保護膜を除去した様子を描いている。  
初めに素子構造を説明する。図１中、番号１はＮ＋型の基板領域、２はＮ型のドレイン領域、３はＮ＋型のソース領域、４は絶縁膜、５は絶縁電極、７はＰ型のベース領域である。絶縁膜４並びに絶縁電極５は「Ｕ」の字のように側壁がほぼ垂直な溝の中に形成されており、絶縁電極５は絶縁膜４を介してドレイン領域２と絶縁されている。図１中、ソース領域３は絶縁膜４に接しているように描いているが、ソース領域３が絶縁電極５に挟み込まれるように配置されていれば接していなくてもよい。また、絶縁膜４を介して絶縁電極５の間に挟まれたドレイン領域２をチャネル領域６と呼ぶ。  
さらに本実施の形態の特徴は、絶縁電極５は少なくとも高濃度のＰ＋型多結晶シリコンを用いた場合より、絶縁電極５と絶縁電極５に挟まれたドレイン領域２との内蔵電位差が大きくなり、かつドレイン領域２側に空乏層が広がる、例えば高濃度のＰ＋型炭化珪素（ＳｉＣ）からなる半導体材料で構成されている点である。  
なお、ドレイン電極８は基板領域１と、ソース電極１０（図２）は層間絶縁膜９に穿たれたコンタクトホールを介してソース領域３並びに絶縁電極５と、ベース電極１１は層間絶縁膜９に穿たれたコンタクトホールを介してベース領域７と、それぞれオーミックコンタクトしている。
【０００９】
次に動作を説明する。  
本実施の形態においては、ソース電極１０を接地しドレイン電極８に正電位を印加した状態で、ベース電極１１に制御信号を与えて動作させる順方向動作と、ドレイン電極８を接地しソース電極１０並びにベース電極１１に正電位を与えて動作させる逆方向動作の両方の動作が可能な双方向導通特性を有している。  
先ず、順方向動作について説明する。  
例えばソース電極１０を接地し、ドレイン電極８に例えばＬ負荷を介してしかるべき正電位を印加した状態において、ベース電極１１が接地されている場合、この素子は遮断状態を維持する。すなわち、絶縁電極５の周囲には絶縁電極５とチャネル領域６との間の仕事関数差によるビルトイン空乏層が形成されているが、本実施の形態においては、Ｐ型の炭化珪素とＮ型のシリコンとの仕事関数差が、従来構造のＰ型のシリコンとＮ型のシリコンとの仕事関数差に比べて大きいため、より強く空乏化している。つまり、チャネル領域６内で絶縁膜４を介して対向する２つの絶縁電極５間の距離が従来構造と同等であった場合でも、従来に比べてドレイン電極８とソース電極１０間の漏れ電流が低減され、遮断性能が向上する。  
次に、ベース電極１１の電位として例えば＋０.５Ｖの正電位を印加すると、正電位を印加されたＰ型ベース領域７から、正孔が絶縁膜４の界面へと流れ込み、そこに反転層が形成される。すると、ポテンシャル障壁を作っていた絶縁電極５からチャネル領域６への電気力線が遮蔽され、チャネル領域６中の伝導電子に対するポテンシャル障壁が低下し、ドレイン領域２とソース領域３は導通状態となる。さらに、ベース電極１１の電位を上げていくと、Ｐ型ベース領域７と周辺のＮ型領域からなるＰＮ接合が順バイアスされ、正孔はドレイン領域２ならびにチャネル領域６に直接注入される。すると、素子耐圧を保つために不純物濃度を薄く、高抵抗に作られていたこれらＮ型の領域は伝導度が高められ、ドレイン電流の成分である電子流はソース領域３から基板領域１へと低い抵抗で流れるようになる。つまり、導通状態においては従来の素子と同様の性能が得られる。  
次に、この素子をターンオフさせるために、ベース電極１１を接地（０Ｖ）もしくは負電位にすると、ドレイン領域２並びにチャネル領域６内にあった過剰な正孔はベース領域７へと流れ込み、正孔濃度はベース領域７近傍から順々に減少していく。さらに、ドレイン領域２のうちベース領域７から離れている部分にあった過剰な正孔も、電位が低い表面のチャネル領域６へと移動し、低抵抗の反転層を介してドレイン領域２の正孔は速やかに枯渇するため、この素子は高速で遮断する。
【００１０】
次に、逆方向動作について説明する。  
例えばドレイン電極８を接地し、ソース電極１０に例えばＬ負荷を介してしかるべき正電位を印加した状態で、ベース電極１１に例えば＋０．７Ｖ以上の正電位を印加した場合、活性領域１に形成されている素子にとっては逆方向に導通する。この逆導通状態においても、上述した順方向の動作と同じように、Ｐ型のベース領域７から注入された正孔が絶縁膜４の界面へと流れ込み、そこに反転層が形成される。すると、ポテンシャル障壁を作っていた絶縁電極５からチャネル領域６への電気力線が遮蔽され、チャネル領域６中の伝導電子に対するポテンシャル障壁が低下し、ソース領域３とドレイン領域２は導通状態となる。また、Ｐ型ベース領域７と周辺のＮ型領域からなるＰＮ接合も順バイアスされ、正孔はドレイン領域２ならびにチャネル領域６に直接注入されるため、基板領域１からソース領域３に向けて電子流が低い抵抗で流れるようになる。さらに、この逆方向導通状態においては、Ｐ型のベース領域７とＮ型のドレイン領域２のＰＮダイオードもオンするため、ベース領域７とドレイン領域２との間でも電流が流れる。  
次に遮断状態に移行すべく、ソース領域３並びにベース領域７に接地（０Ｖ）もしくは負電位を印加すると、ドレイン領域２内にあった過剰な正孔はベース領域７へと流れ込み、ベース電極１１へと排出される。このように、逆方向動作についても、従来構造と同様の性能を有している。
【００１１】
以上説明したように本実施の形態では、ドレイン領域である第一導電型（ここではＮ型）の半導体基体を構成するＮ＋型基板領域１、Ｎ型ドレイン領域２の一主面に、互いに平行に配置された溝を有し、この溝に挟まれた前記主面に接するように第一導電型のソース領域３とソース領域３とは接しない第二導電型（ここではＰ型）のベース領域７とを有し、前記溝の内部には、絶縁膜４によってドレイン領域２とは絶縁され、かつ、ソース領域３と同電位に保たれた絶縁電極５を有する半導体装置において、絶縁電極５の材料として第二導電型で限りなく高い不純物濃度とした多結晶シリコンを用いた場合より、少なくとも絶縁電極５とこの絶縁電極５に挟まれたドレイン領域２（チャネル領域６）との内蔵電位差が大きくなり、かつドレイン領域２側に空乏層が広がるように、絶縁電極５が所定の半導体材料からなっている。このように絶縁電極５を少なくとも第二導電型で限りなく高い不純物濃度とした多結晶シリコンを用いた場合より、絶縁電極５とこの絶縁電極５に挟まれたドレイン領域２との内蔵電位差が大きくなり、かつドレイン領域２側に空乏層が広がる半導体材料で形成しているため、絶縁膜４を介して対向する２つの絶縁電極５間の距離が従来構造と同等の場合でも、伝導電子に対してより高いポテンシャル障壁が形成されるため、遮断性能が向上する。  
また、前記半導体材料を第二導電型とすることにより、上記の効果に加えて、さらに伝導電子に対してより高いポテンシャル障壁を形成することができるため、さらに遮断性能が向上する。  
また、前記半導体材料を炭化珪素とすることにより、上記の効果に加えて、半導体材料として炭化珪素を用いることで、容易に実現することができる。
【００１２】
（実施の形態２）
図３は本発明による半導体装置の第２の実施の形態を示している。本実施の形態においては、炭化珪素を基板材料とした半導体装置を一例として説明する。  
図３は上記図１に対応する半導体装置の斜視図を示している。なお、上記図３は、説明のため表面の電極である金属膜ならびに表面保護膜を除去した様子を描いている。  
初めに素子構造を説明する。図３中、番号２１はＮ＋型の基板領域、２２はＮ型のドレイン領域、２３はＮ＋型のソース領域、２４は絶縁膜、２５は絶縁電極、２７はＰ型のベース領域である。絶縁膜２４並びに絶縁電極２５は「Ｕ」の字のように側壁がほぼ垂直な溝の中に形成されており、絶縁電極２５は絶縁膜２４を介してドレイン領域２２と絶縁されている。図３中、ソース領域２３は絶縁膜２４に接しているように描いているが、ソース領域２３が絶縁電極２５に挟み込まれるように配置されていれば接していなくてもよい。また、絶縁膜２４を介して絶縁電極２５の間に挟まれたドレイン領域２２をチャネル領域２６と呼ぶ。  
さらに本実施の形態の特徴は、炭化珪素を基板材料とした半導体装置となっており、つまり、基板領域２１、ドレイン領域２２、ソース領域２３、チャネル領域２６、ベース領域２７のそれぞれが炭化珪素からなっている点である。また、絶縁電極２５は上記第一の実施の形態と同様、少なくとも高濃度のＰ＋型多結晶シリコンを用いた場合より、絶縁電極２５と絶縁電極２５に挟まれたドレイン領域２２との内蔵電位差が大きくなり、かつドレイン領域２側に空乏層が広がる、例えば高濃度のＰ＋型炭化珪素からなる半導体材料で構成されている。  
なお、第一の実施の形態と同様に、ドレイン電極２８は基板領域２１と、ソース電極（図示無し）はソース領域２３並びに絶縁電極２５と、ベース電極（図示無し）はベース領域２７と、それぞれオーミックコンタクトしている。
【００１３】
次に動作を説明する。  
本実施の形態においても、第一の実施の形態と同様に、順方向動作と逆方向動作の両方の動作が可能な双方向導通特性を有している。ここでは、第一の実施の形態の動作と異なる点について詳しく説明する。  
例えばソース電極を接地し、ドレイン電極２８に例えばＬ負荷を介してしかるべき正電位を印加した状態において、ベース電極が接地されている場合、この素子は遮断状態を維持する。すなわち、絶縁電極２５の周囲には絶縁電極２５とチャネル領域２６との間の仕事関数差によるビルトイン空乏層が形成されているが、本実施の形態においては、Ｐ型の炭化珪素とＮ型のシリコンとの仕事関数差が、第一の実施の形態におけるＰ型の炭化珪素とＮ型のシリコンとの仕事関数差に比べて大きいため、さらに強く空乏化している。つまり、チャネル領域２６内で絶縁膜２４を介して対向する２つの絶縁電極２５間の距離が第一の実施の形態と同等であった場合でも、第一の実施の形態と比べてドレイン電極２８とソース電極間の漏れ電流がさらに低減され、遮断性能がさらに向上する。さらに、本実施の形態においては半導体基体として炭化珪素を用いることで、例えば２００℃以上の高温でも使用可能となり、上記向上した遮断性能を高温時において発揮することができる。  
次に、ベース電極の電位を例えば＋０．５Ｖの正電位を印加すると、正電位を印加されたＰ型ベース領域２７から、正孔が絶縁膜２４の界面へと流れ込み、そこに反転層が形成される。すると、ポテンシャル障壁を作っていた絶縁電極２５からチャネル領域２６への電気力線が遮蔽され、チャネル領域２６中の伝導電子に対するポテンシャル障壁が低下し、ドレイン領域２２とソース領域２３は導通状態となる。さらに、ベース電極の電位を上げていくと、Ｐ型ベース領域２７と周辺のＮ型領域からなるＰＮ接合が順バイアスされ、正孔はドレイン領域２２ならびにチャネル領域２６に直接注入される。すると、素子耐圧を保つために不純物濃度を薄く、高抵抗に作られていたこれらＮ型の領域は伝導度が高められ、ドレイン電流の成分である電子流はソース領域２３から基板領域２１へと低い抵抗で流れるようになる。このとき、本実施の形態においては、アバランシェ降伏電界がシリコンに比べて約１桁大きい炭化珪素を基板材料として用いているため、同程度の耐圧を得る場合には、第一の実施の形態に比べて、ドレイン領域２２の厚みは小さくてよい。つまり、正孔によって伝導度を高めるべきドレイン領域２２の体積が小さくてよいため、ベース領域２７から注入すべき正孔の量、すなわちベース駆動電流を減らすことが可能となる。このことからベース駆動回路を簡略化できる。  
次に、この素子をターンオフさせるために、ベース電極を接地（０Ｖ）もしくは負電位にすると、ドレイン領域２２並びにチャネル領域２６内にあった過剰な正孔はベース領域２７へと流れ込み、正孔濃度はベース領域２７近傍から順々に減少していく。さらに、ドレイン領域２２のうちベース領域２７から離れている部分にあった過剰な正孔も、電位が低い表面のチャネル領域２６へと移動し、低抵抗の反転層を介してドレイン領域２２の正孔は速やかに枯渇する。このとき、本実施の形態においては、導通時にドレイン領域２２に注入されていた正孔の量がもともと小さいため、第一の実施の形態に比べてさらに高速で遮断する。
【００１４】
（実施の形態３）
図４は本発明による半導体装置の第３の実施の形態を示している。本実施の形態においては、炭化珪素を基板材料とした半導体装置を一例として説明する。  
図４は図１に対応する半導体装置の斜視図を示している。なお、上記図４は、説明のため表面の電極である金属膜ならびに表面保護膜を除去した様子を描いている。  
初めに素子構造を説明する。図４中、番号３１はＮ＋型の基板領域、３２はＮ型のドレイン領域、３３はＮ＋型のソース領域、３４は絶縁膜、３５は絶縁電極、３７はＰ型のベース領域である。絶縁膜３４並びに絶縁電極３５は「Ｕ」の字のように側壁がほぼ垂直な溝の中に形成されており、絶縁電極３５は絶縁膜３４を介してドレイン領域３２と絶縁されている。図４中、ソース領域３３は絶縁膜３４に接しているように描いているが、ソース領域３３が絶縁電極３５に挟み込まれるように配置されていれば接していなくてもよい。また、絶縁膜３４を介して絶縁電極３５の間に挟まれたドレイン領域３２をチャネル領域３６と呼ぶ。  
さらに本実施の形態の特徴は、絶縁電極３５は少なくとも高濃度のＰ＋型の多結晶シリコンを用いた場合より、絶縁電極３５と絶縁電極３５に挟まれたドレイン領域３２との内蔵電位差が大きくなり、かつドレイン領域２側に空乏層が広がる、例えば高濃度のＰ＋型炭化珪素からなる半導体材料で構成されており、かつ、ゲート電極（図示無し）と接続されている点である。  
また、ドレイン電極３８は基板領域３１と、ソース電極（図示無し）はソース領域３３並びにベース領域３７と、それぞれオーミックコンタクトしている。
【００１５】
次に動作を説明する。  
本実施の形態においては、ソース電極を接地しドレイン電極３８に正電位を印加した状態で、ゲート電極に制御信号を与えて動作させる順方向動作と、ドレイン電極３８を接地しソース電極に正電位を印加した状態で、ゲート電極に制御信号を与えて動作させる逆方向動作の両方の動作が可能な双方向導通特性を有している。  
先ず、順方向動作について説明する。  
例えばソース電極を接地し、ドレイン電極３８に例えばＬ負荷を介してしかるべき正電位を印加した状態において、ゲート電極が接地されている場合、この素子は遮断状態を維持する。すなわち、絶縁電極３５の周囲には絶縁電極３５とチャネル領域３６との間の仕事関数差によるビルトイン空乏層が形成されているが、本実施の形態においては、Ｐ型の炭化珪素とＮ型の炭化珪素との仕事関数差が、従来構造のＰ型のシリコンとＮ型のシリコンとの仕事関数差に比べて大きいため、より強く空乏化している。つまり、チャネル領域３６内で絶縁膜３４を介して対向する２つの絶縁電極３５間の距離が従来構造と同等であった場合でも、従来に比べてドレイン電極３８とソース電極間の漏れ電流が低減され、遮断性能が向上する。  
次に、ゲート電極の電位として例えば＋０.５Ｖの正電位を印加すると、チャネル領域３６に広がっていたビルトイン空乏層は後退するため、チャネル領域３６中の伝導電子に対するポテンシャル障壁が低下し、ドレイン領域３２とソース領域３３は導通状態となる。  
次に、この素子をターンオフさせるために、ゲート電極を接地（０Ｖ）もしくは負電位にすると、再び、チャネル領域３６にはビルトイン空乏層が伸張し、この素子は高速で遮断する。  
このように、本実施の形態においては、絶縁電極５に積極的に駆動電位を印加して、チャネル領域３６のポテンシャルを積極的に変化させることができるため、高速スイッチなどの幅広い用途に使用することができる。
【００１６】
上記のように本実施の形態では、ドレイン領域である第一導電型の半導体基体の一主面に、互いに平行に配置された溝を有し、この溝に挟まれた前記主面に接するように第一導電型のソース領域３を有し、前記溝の内部には、絶縁膜４によってドレイン領域２とは絶縁された絶縁電極５を有する半導体装置において、絶縁電極５の材料として第二導電型で限りなく高い不純物濃度とした多結晶シリコンを用いた場合より、少なくとも絶縁電極５とこの絶縁電極５に挟まれたドレイン領域２との内蔵電位差が大きくなり、かつドレイン領域２側に空乏層が広がるように、絶縁電極５が所定の半導体材料からなっている。このように絶縁電極５を少なくとも第二導電型で限りなく高い不純物濃度とした多結晶シリコンを用いた場合より、絶縁電極５とこの絶縁電極５に挟まれたドレイン領域２との内蔵電位差が大きくなり、かつドレイン領域２側に空乏層が広がる半導体材料で形成しているため、絶縁膜４を介して対向する２つの絶縁電極（ゲート電極）５間の距離が従来構造と同等の場合でも、伝導電子に対してより高いポテンシャル障壁が形成されるため、遮断性能が向上する。  
また、前記溝に挟まれた前記主面に接するように第二導電型のベース領域を有し、さらに前記ベース領域は前記ソース領域もしくは前記絶縁電極の少なくともどちらかとほぼ同電位に保たれていることにより、上記の効果に加えて、ドレイン領域で対発生した正孔を、ベース領域を介して排出できることから、さらに遮断性能が向上する。
【００１７】
（実施の形態４）
図５は本発明による半導体装置の第４の実施の形態を示している。本実施の形態においては、炭化珪素を基板材料とした半導体装置を一例として説明する。  
図５は図１に対応する半導体装置の斜視図を示している。なお、上記図５は、説明のため表面の電極である金属膜ならびに表面保護膜を除去した様子を描いている。  
初めに素子構造を説明する。図５中、番号４１はＮ＋型の基板領域、４２はＮ型のドレイン領域、４３はＮ＋型のソース領域、４４は絶縁膜、４５は絶縁電極、４７はＰ型のベース領域である。絶縁膜４４並びに絶縁電極４５は「Ｕ」の字のように側壁がほぼ垂直な溝の中に形成されており、絶縁電極４５は絶縁膜４４を介してドレイン領域４２と絶縁されている。図５中、ソース領域４３は絶縁膜４４に接しているように描いているが、ソース領域４３が絶縁電極４５に挟み込まれるように配置されていれば接していなくてもよい。また、絶縁膜４４を介して絶縁電極４５の間に挟まれたドレイン領域４２をチャネル領域４６と呼ぶ。  
さらに本実施の形態の特徴は、絶縁電極４５は少なくとも高濃度のＰ＋型の多結晶シリコンを用いた場合より、絶縁電極４５と絶縁電極４５に挟まれたドレイン領域４２との内蔵電位差が大きくなり、かつドレイン領域４２側に空乏層が広がる、例えば高濃度のＰ＋型炭化珪素からなる半導体材料で構成されており、さらに、ベース領域４７と共にゲート電極（図示無し）と接続されている点である。  
また、ドレイン電極４８は基板領域４１と、ソース電極（図示無し）はソース領域４３と、それぞれオーミックコンタクトしている。
【００１８】
次に動作を説明する。  
本実施の形態においては、ソース電極を接地しドレイン電極４８に正電位を印加した状態で、ゲート電極に制御信号を与えて動作させる順方向動作と、ドレイン電極４８を接地しソース電極に正電位を印加した状態で、ゲート電極に制御信号を与えて動作させる逆方向動作の両方の動作が可能な双方向導通特性を有している。  
先ず、順方向動作について説明する。  
例えばソース電極を接地し、ドレイン電極４８に例えばＬ負荷を介してしかるべき正電位を印加した状態において、ゲート電極が接地されている場合、この素子は遮断状態を維持する。すなわち、絶縁電極４５の周囲には絶縁電極４５とチャネル領域４６との間の仕事関数差によるビルトイン空乏層が形成されているが、本実施の形態においては、Ｐ型の炭化珪素とＮ型の炭化珪素との仕事関数差が、従来構造のＰ型のシリコンとＮ型のシリコンとの仕事関数差に比べて大きいため、より強く空乏化している。つまり、チャネル領域４６内で絶縁膜４４を介して対向する２つの絶縁電極４５間の距離が従来構造と同等であった場合でも、従来に比べてドレイン電極４８とソース電極間の漏れ電流が低減され、遮断性能が向上する。  
次に、ゲート電極の電位として例えば＋０.５Ｖの正電位を印加すると、チャネル領域４６に広がっていたビルトイン空乏層は後退するため、チャネル領域４６中の伝導電子に対するポテンシャル障壁が低下し、ドレイン領域４２とソース領域４３は導通状態となる。さらに、ゲート電極の電位を上げていくと、Ｐ型ベース領域４７と周辺のＮ型領域からなるＰＮ接合が順バイアスされ、正孔はドレイン領域４２ならびにチャネル領域４６に直接注入される。すると、素子耐圧を保つために不純物濃度を薄く、高抵抗に作られていたこれらＮ型の領域は伝導度が高められ、ドレイン電流の成分である電子流はソース領域４３から基板領域４１へと低い抵抗で流れるようになる。  
次に、この素子をターンオフさせるために、ゲート電極を接地（０Ｖ）もしくは負電位にすると、再び、チャネル領域４６にはビルトイン空乏層が伸張し、この素子は高速で遮断する。
【００１９】
このように、本実施の形態においては、絶縁電極４５に積極的に駆動電位を印加して、チャネル領域４６のポテンシャルを積極的に変化させるとともに、ドレイン領域４２に正孔を注入してより抵抗を下げることができるため、高い遮断性と低いオン抵抗を有するスイッチとして幅広い用途に使用することができる。
以上、第１の実施の形態においてはシリコンを基板材料とした半導体装置を、第２の実施の形態から第４の実施の形態においては、炭化珪素を基板材料とした半導体装置を一例として説明したが、基板材料はシリコンゲルマン、窒化ガリウム、砒化ガリウム、ダイヤモンドなどその他の半導体材料でもかまわない。また、炭化珪素のポリタイプとして４Ｈ、６Ｈ、３Ｃ等その他のポリタイプでも構わない。また、全ての実施の形態において、ドレイン電極とソース電極とをドレイン領域を挟んで対向するように配置し、ドレイン電流を縦方向に流す所謂縦型構造のトランジスタで説明してきたが、例えばドレイン電極とソース電極とを同一主面上に配置し、ドレイン電流を横方向に流す所謂横型構造のトランジスタであってもかまわない。また、全ての実施の形態において、ドレイン領域並びにソース領域の導電型をＮ型とし、多数キャリアが電子となる場合について説明したが、ドレイン領域並びにソース領域の導電型をＰ型として多数キャリアが正孔となる場合でもかまわない。さらに、絶縁電極材料として、炭化珪素を例に説明しているが、例えば、窒化ガリウム、砒化ガリウム、ダイアモンドなど、少なくとも高濃度のＰ＋型の多結晶シリコンを用いた場合より、絶縁電極と絶縁電極に挟まれたドレイン領域４２内蔵電位差が大きくなり、かつドレイン領域側に空乏層が広がる半導体材料であれば、いずれの半導体材料であっても良い。  
さらに本発明の主旨を逸脱しない範囲での変形を含むことは言うまでもない。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施の形態の斜視図である。
【図２】本発明の第１の実施の形態の断面図である。
【図３】本発明の第２の実施の形態の斜視図である。
【図４】本発明の第３の実施の形態の斜視図である。
【図５】本発明の第４の実施の形態の斜視図である。
【符号の説明】
【００２１】
１  基板領域                ２  ドレイン領域
３  ソース領域              ４  絶縁膜
５  絶縁電極                ６  チャネル領域
７  ベース領域              ８  ドレイン電極
９  層間絶縁膜            １０  ソース電極
１１  ゲート電極            ２１  基板領域
２２  ドレイン領域          ２３  ソース領域
２４  絶縁膜                ２５  絶縁電極
２６  チャネル領域          ２７  ベース領域
２８  ドレイン電極          ３１  基板領域
３２  ドレイン領域          ３３  ソース領域
３４  絶縁膜                ３５  絶縁電極
３６  チャネル領域          ３７  ベース領域
３８  ドレイン電極          ４１  基板領域
４２  ドレイン領域          ４３  ソース領域
４４  絶縁膜                ４５  絶縁電極
４６  チャネル領域          ４７  ベース領域
４８  ドレイン電極
【図１】
2005051042.tif 000003
【図２】
2005051042.tif 000004
【図３】
2005051042.tif 000005
【図４】
2005051042.tif 000006
【図５】
2005051042.tif 000007