(57)【要約】【課題】  同時ホール形成時、過剰オーバーエッチが低減されて工程時間を抑制させると共に、ポリマー発生を防止し、断線や形状異常のない高信頼性の多層配線構造を有する半導体装置の製造方法及び半導体装置を提供する。【解決手段】  配線パターンＡＬＡ１，ＡＬＡ２上を覆う主要な層間絶縁膜としてＴＥＯＳ酸化膜１１を形成し、その上に保護膜、例えば窒化膜１２を形成する。窒化膜１２上にＳＯＧ膜１３を形成する。エッチバックして段差の大きな領域や、配線間の狭い領域にＳＯＧ膜１３を残留させる。窒化膜１２とＳＯＧ膜１３のエッチング選択比がほぼ同じ条件で露出している窒化膜１２とＳＯＧ膜１３を除去する。このエッチングは配線パターンＡＬＡ１上、ＡＬＡ２上方の窒化膜１２を除去する。配線側部段差領域近傍、配線ピッチが狭い領域等、他の領域には窒化膜１２やＳＯＧ膜１３が残る。【選択図】  図１
2005057121.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上における所定絶縁膜上に所定の配線パターンを形成する工程と、
前記配線パターン上を覆う主要な層間絶縁膜として第１絶縁膜を形成する工程と、
前記第１絶縁膜上に少なくとも前記第１絶縁膜とエッチング選択比の異なる第２絶縁膜を形成する工程と、
前記第２絶縁膜上に少なくとも前記第１絶縁膜より流動性の高い第３絶縁膜を形成する工程と、
少なくとも前記配線パターン上方の前記第２絶縁膜を露出させる前記第３絶縁膜のエッチバック工程と、
少なくとも前記配線パターン上方の前記第２絶縁膜を除去すると共に前記第３絶縁膜に覆われている前記第２絶縁膜を残留させる前記第２絶縁膜及び前記第３絶縁膜の除去工程と、
を具備したことを特徴とする半導体装置の製造方法。
【請求項２】
少なくとも前記第１絶縁膜上の所定領域に上層の配線パターンを形成する工程をさらに具備したことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２絶縁膜及び前記第３絶縁膜の除去工程は、前記配線パターン間の任意の領域において前記第３絶縁膜を残留させることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記主要な層間絶縁膜としてさらに、前記第１絶縁膜上を含む全体に前記第１絶縁膜と同等の第４絶縁膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板上に層間絶縁膜を配して分別される下層の配線層及び上層の配線層を有する半導体装置において、
前記層間絶縁膜は、前記下層の配線層上を覆う主要な第１絶縁膜と、前記下層の配線層の側部による前記第１絶縁膜上の段差領域または前記下層の配線層のパターン間における前記第１絶縁膜上に設けられた前記第１絶縁膜とはエッチング選択比の異なる第２絶縁膜と、を具備したことを特徴とする半導体装置。
【請求項６】
前記層間絶縁膜は、少なくとも前記第２絶縁膜の任意領域上に設けられた第３絶縁膜をさらに具備したことを特徴とする請求項４記載の半導体装置。
【請求項７】
前記層間絶縁膜は、少なくとも前記第２絶縁膜の任意領域上に設けられた第３絶縁膜と、前記第１絶縁膜上を含む全体に設けられた前記第１絶縁膜と同等の第４絶縁膜とをさらに具備したことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を有する半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
半導体装置の高集積化、多機能化により、配線層は、より多層化が進んでいる。また、各配線層を分別する層間絶縁膜も段差被覆性（カバレッジ）、平坦性等の要求から多層構造になる場合がある。層間絶縁膜の多層化対策をしても、疎密の程度の異なる同一層領域の配線層上に形成される層間絶縁膜の厚さは異なってしまい、膜厚差が許容範囲を超えることも少なくない。
【０００３】
図４は、従来の一配線層上の層間絶縁膜の形成を示す断面図である。下地（例えば層間絶縁膜）は平坦面として説明する。集積回路中の配線パターンＡＬＡ１は、縦横５×５（μｍ２）の寸法が十分に切り出せる、平坦部の面積が比較的大きい配線とする。集積回路中の配線パターンＡＬＡ２は、縦横５×５（μｍ２）の寸法を切り出すことができない、平坦部の面積が比較的小さい配線とする。これら配線パターン上を含め全面にＣＶＤ（化学気相成長）法によりＴＥＯＳ（テトラエトキシシラン）酸化膜４１を形成する。次に、塗布法によりＳＯＧ（スピン・オン・グラス）膜４２を形成後、エッチバックする。これにより、配線側面の段差が改善される。次に、再びＴＥＯＳ酸化膜４３を形成する。
【０００４】
上記方法で形成された層間絶縁膜ＩＬにおいて、ＳＯＧ膜４２の段差被覆性の良さとエッチバックによって、配線パターンＡＬＡ１上のＩＬの膜厚Ｔ１と、配線パターンＡＬＡ２上の膜厚Ｔ２に大きな差が生じる。すなわち、配線パターンＡＬＡ１上は平坦部が大きいのでＳＯＧ膜４２の流動が少なく、配線パターンＡＬＡ２上は近くに段差があり低い領域に容易にＳＯＧ膜４２が流動する。しかも、エッチバックにより、ＳＯＧ膜４２は配線パターンＡＬＡ１上に比べて配線パターンＡＬＡ２上が先に無くなり、酸化膜４１も若干エッチングされる。これにより、配線パターンＡＬＡ１上のＩＬの膜厚Ｔ１が例えば１１００ｎｍ程度とすると、配線パターンＡＬＡ２上の膜厚Ｔ２が例えば７００ｎｍ程度と２倍に近い膜厚差が生じる。
【０００５】
このような状態で配線パターンＡＬＡ１上、ＡＬＡ２上に同時にホールを形成するとなると、オーバーエッチ量に大きな差が生じる。配線パターンＡＬＡ１上の時間的なオーバーエッチ量が３０％程度とすると、配線パターンＡＬＡ２上の時間的なオーバーエッチ量は２００％程度となる。結果として、ホール形成のためのレジストを剥離した後には、配線パターンＡＬＡ２上のホールにおいてポリマー残留が著しくなり、ホールへの配線の埋め込みが困難になる。
【０００６】
また、従来技術として、層間絶縁膜中に窒化膜を介在させる方法もある。層間絶縁膜としてのＣＶＤ酸化膜上に窒化膜を形成する。窒化膜上にＳＯＧ膜を形成して段差被覆性を改善し、エッチングにより平坦化する。その後、さらにＣＶＤ酸化膜を形成する。ＳＯＧ膜のエッチングは窒化膜の露出をもって終了する（例えば、特許文献１参照）。
【特許文献１】特開平８−１７９２３号公報（第４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、疎密の程度の異なる同一層領域の配線層上に形成される層間絶縁膜の厚さは許容範囲を超えて異なる可能性が高く、過剰オーバーエッチによるポリマー発生等、同時ホール形成に支障が出る。また、［特許文献１］のような場合、窒化膜応力やＳＯＧ膜が熱による安定性が低いなど剥離の懸念がある。また、ホール形成時に特にウェットエッチング工程を入れた場合、ＳＯＧ膜のエッチング速度が増し、エッチング形状が損なわれ配線形成時の断線を招く危険性もある。
【０００８】
本発明は上記のような事情を考慮してなされたもので、同時ホール形成時、過剰オーバーエッチが低減されて工程時間を抑制させると共に、ポリマー発生を防止し、断線や形状異常のない高信頼性の多層配線構造を有する半導体装置の製造方法及び半導体装置を提供しようとするものである。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置の製造方法は、半導体基板上における所定絶縁膜上に所定の配線パターンを形成する工程と、前記配線パターン上を覆う主要な層間絶縁膜として第１絶縁膜を形成する工程と、前記第１絶縁膜上に少なくとも前記第１絶縁膜とエッチング選択比の異なる第２絶縁膜を形成する工程と、前記第２絶縁膜上に少なくとも前記第１絶縁膜より流動性の高い第３絶縁膜を形成する工程と、少なくとも前記配線パターン上方の前記第２絶縁膜を露出させる前記第３絶縁膜のエッチバック工程と、少なくとも前記第３絶縁膜に覆われている前記第２絶縁膜を残留させる前記第２絶縁膜及び前記第３絶縁膜の除去工程と、を具備したことを特徴とする。
【００１０】
上記本発明に係る半導体装置の製造方法によれば、第２絶縁膜を形成することで第１絶縁膜が保護され、第１絶縁膜は第３絶縁膜のエッチバックでの膜減りはない。その後、配線パターン上方の第２絶縁膜を除去し、配線パターン上には層間絶縁膜として必要な厚みが確保できる第１絶縁膜が得られる。
なお、上記本発明に係る半導体装置の製造方法において、少なくとも前記第１絶縁膜上の所定領域に上層の配線パターンを形成する工程をさらに具備したことを特徴とする。第１絶縁膜のみで必要な膜厚を確保することができ、実質的な層間絶縁膜として用いることができる。
また、上記本発明に係る半導体装置の製造方法において、前記第２絶縁膜及び前記第３絶縁膜の除去工程は、前記配線パターン間の任意の領域において前記第３絶縁膜を残留させることを特徴とする。配線パターンどうし狭い離間領域では前記第３絶縁膜の埋め込みによる平坦化作用を利用できる。
また、上記本発明に係る半導体装置の製造方法において、前記主要な層間絶縁膜としてさらに、前記第１絶縁膜上を含む全体に前記第１絶縁膜と同等の第４絶縁膜を形成する工程を含むことを特徴とする。層間絶縁膜としてさらに厚さを必要とする場合、平坦化された総合的な膜上への第４絶縁膜形成は容易である。
【００１１】
本発明に係る半導体装置は、半導体基板上に層間絶縁膜を配して分別される下層の配線層及び上層の配線層を有する半導体装置において、前記層間絶縁膜は、前記下層の配線層上を覆う主要な第１絶縁膜と、前記下層の配線層の側部による前記第１絶縁膜上の段差領域または前記下層の配線層のパターン間における前記第１絶縁膜上に設けられた前記第１絶縁膜とはエッチング選択比の異なる第２絶縁膜と、を具備したことを特徴とする。
【００１２】
上記本発明に係る半導体装置によれば、第１絶縁膜とエッチング選択比の異なる第２絶縁膜は、配線を接続しようとする領域には設けられることなく、平坦化処理膜として機能する。
なお、上記本発明に係る半導体装置において、前記層間絶縁膜は、少なくとも前記第２絶縁膜の任意領域上に設けられた第３絶縁膜をさらに具備したことを特徴とする。層間絶縁膜のさらなる平坦化処理に用いられる。
また、上記本発明に係る半導体装置において、前記層間絶縁膜は、少なくとも前記第２絶縁膜の任意領域上に設けられた第３絶縁膜と、前記第１絶縁膜上を含む全体に設けられた前記第１絶縁膜と同等の第４絶縁膜とをさらに具備したことを特徴とする。第３絶縁膜を配しての平坦化された膜上へ形成される総合的な層間絶縁膜として、必要な厚さが得られる。
【発明を実施するための形態】
【００１３】
図１（ａ）〜（ｄ）は、それぞれ本発明の一実施形態に係る半導体装置の製造方法の要部を工程順に示す断面図である。下地（例えば層間絶縁膜）は平坦面として説明する。
図１（ａ）に示すように、集積回路中の配線パターンＡＬＡ１は、縦横５×５（μｍ２）の寸法が十分に切り出せる、平坦部の面積が比較的大きい配線とする。集積回路中の配線パターンＡＬＡ２は、縦横５×５（μｍ２）の寸法を切り出すことができない、平坦部の面積が比較的小さい配線とする。これら配線パターン上を含め全面にＣＶＤ（化学気相成長）法によりＴＥＯＳ（テトラエトキシシラン）酸化膜１１を形成する。次に、ＴＥＯＳ酸化膜１１上にこの酸化膜１１とエッチング選択比の異なる保護用の絶縁膜、例えば窒化膜１２を形成する。窒化膜１２の厚さは、後述する配線パターン上方に形成したＳＯＧ膜（１３）が除去されるまで残る程度は必要である。
【００１４】
次に、図１（ｂ）に示すように、窒化膜１２上に塗布法によりＳＯＧ（スピン・オン・グラス）膜１３を形成する。ＳＯＧ膜１３はＴＥＯＳ酸化膜１１より流動性の高い膜であり段差部分を埋め込み、配線パターン上をより平坦化する。配線パターンＡＬＡ１上は平坦部が大きいのでＳＯＧ膜１３の流動が少なく、配線パターンＡＬＡ２上は近くに段差があり低い領域に容易にＳＯＧ膜１３が流動する。
【００１５】
次に、図１（ｃ）に示すように、ＳＯＧ膜１３をエッチバックする。このエッチバック工程は、ＳＯＧ膜１３が選択的に異方性エッチングされるようにＣＦ系のガスを選択する。これにより、段差の大きな領域や、配線間の狭い領域にＳＯＧ膜１３を残留させる。少なくとも配線パターンＡＬＡ１上、ＡＬＡ２上方ではＳＯＧ膜１３はすべて除去され、窒化膜１２が露出する。
【００１６】
次に、図１（ｄ）に示すように、上記ＳＯＧ膜１３のエッチバックと同じ処理装置にて、今度は窒化膜１２とＳＯＧ膜１３のエッチング選択比がほぼ同条件のＣＦ系のガスを選択することによって、露出している窒化膜１２とＳＯＧ膜１３を除去する。このエッチングは配線パターンＡＬＡ１上、ＡＬＡ２上方の窒化膜１２を除去することが第１の目的である。この目的が達成されれば、他の領域に窒化膜１２あるいは多少のＳＯＧ膜１３が残留していてもかまわない。実際、段差の大きな領域ではＳＯＧ膜１３は除去されるが配線側面近傍の窒化膜１３は残る。また、配線間の狭い領域はＳＯＧ膜１３がほとんどエッチングされずに、埋め込まれたままとなり、よりよい平坦性が保たれる。
【００１７】
上記実施形態の方法、これにより得られた構成によれば、保護用の絶縁膜、例えば窒化膜１２を形成することで、主たる層間絶縁膜のＴＥＯＳ酸化膜１１は保護され、ＳＯＧ膜１３のエッチバック工程での膜減りはない。その後、配線パターンＡＬＡ１上、ＡＬＡ２上方の窒化膜１２を除去し、両配線パターンＡＬＡ１上、ＡＬＡ２上には、層間絶縁膜として必要な厚みが確保できるＴＥＯＳ酸化膜１１が得られる。また、各配線パターンの側部近傍における酸化膜１１上には窒化膜１２が残留する。さらに、より密な配線パターンＡＬＡ２間には窒化膜１２はもとより埋め込まれたＳＯＧ膜１３が残留する。このような構成により、平坦性が向上し、同時ホール形成時には過剰オーバーエッチがなくなり、多層配線の段差被覆性を良好に保つ。また、窒化膜１２は一部の形成であることから応力の問題も無視でき、熱による安定性が低いＳＯＧ膜１３も僅かに残っているだけなので剥離などの問題もほとんどなくなる。
【００１８】
図２は、図１（ｄ）の構成に次層の配線層が形成された一例の断面図である。各配線パターンＡＬＡ１上、ＡＬＡ２上に任意のホールＨ１，Ｈ２が形成され、各配線パターンＡＬＢ１、ＡＬＢ２が接続されている。すなわち、両配線パターンＡＬＡ１上、ＡＬＡ２上には、層間絶縁膜としてＴＥＯＳ酸化膜１１が必要な厚みで設けられている。配線パターンＡＬＡ１上、ＡＬＡ２上に対し同時ホールを形成しても、過剰オーバーエッチが大幅に低減されるため、レジストに起因するポリマーが発生しなくなる。これにより、ホールＨ１，Ｈ２への配線の埋め込みが良好となり、断線や形状異常のない高信頼性の多層配線構造を実現することができる。
【００１９】
図３は、図２の構成の応用例を示し、図１（ｄ）の構成にさらに層間絶縁膜としてＴＥＯＳ酸化膜１４を形成し、その後、次層の配線層が形成された一例の断面図である。各配線パターンＡＬＡ１上、ＡＬＡ２上に任意のホールＨ１，Ｈ２が形成され、各配線パターンＡＬＢ１、ＡＬＢ２が接続されている。すなわち、両配線パターンＡＬＡ１上、ＡＬＡ２上には、ＴＥＯＳ酸化膜１１，１４による必要な厚みの層間絶縁膜ＩＬが設けられている。上述のＴＥＯＳ酸化膜１１の形成までに、両配線パターンＡＬＡ１上、ＡＬＡ２上及びその周辺の窒化膜１２またはＳＯＧ膜１３の残留によって平坦性が確保されている。平坦化された総合的な膜上へのＴＥＯＳ酸化膜１４の形成は容易で、段差被覆性も良好となる。従って、配線パターンＡＬＡ１上、ＡＬＡ２上に対し同時ホールを形成しても、過剰オーバーエッチが大幅に低減されるため、レジストに起因するポリマーが発生しなくなる。これにより、ホールＨ１，Ｈ２への配線の埋め込みが良好となり、断線や形状異常のない高信頼性の多層配線構造を実現することができる。
【００２０】
以上説明したように本発明によれば、保護用の絶縁膜を形成することで、主たる層間絶縁膜（ＴＥＯＳ酸化膜１１）は保護され、流動性の高いＳＯＧ膜１３で平坦性を改善した後のエッチバック工程での膜減りはない。保護用の絶縁膜は窒化膜１２としたが、層間絶縁膜やその後のＳＯＧ膜と選択比の取れる性質の膜であれば窒化膜以外でもよい。疎または密両配線パターン上には、層間絶縁膜として大差なく容易に必要な厚みが確保できる。また、各配線パターンの側部近傍や、より密な配線パターン間には保護用の絶縁膜、さらには埋め込まれたＳＯＧ膜が残留することもある。このような構成によって平坦性が向上する。これにより、同時ホール形成時の過剰オーバーエッチがなくなり、多層配線の段差被覆性を良好に保つ。この結果、同時ホール形成時、過剰オーバーエッチが低減されて工程時間を抑制させると共に、ポリマー発生を防止し、断線や形状異常のない高信頼性の多層配線構造を有する半導体装置の製造方法及び半導体装置を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】一実施形態に係る半導体装置の製造方法を順に示す各断面図。
【図２】図１（ｄ）の構成に次層の配線層が形成された一例の断面図。
【図３】図２の構成の応用例を示す断面図。
【図４】従来の一配線層上の層間絶縁膜の形成を示す断面図。
【符号の説明】
【００２２】
１１，１４，４１，４３…ＴＥＯＳ酸化膜、１２，４２…窒化膜、１３…ＳＯＧ膜、ＡＬＡ１，ＡＬＡ２，ＡＬＢ１，ＡＬＢ２…配線パターン、Ｈ１，Ｈ２…ホール、ＩＬ…層間絶縁膜。
【図１】
2005057121.tif 000003
【図２】
2005057121.tif 000004
【図３】
2005057121.tif 000005
【図４】
2005057121.tif 000006