(57)【要約】【課題】  従来の固体撮像装置の出力回路は、高速化を図ると出力電圧範囲が大きく減少する問題点があった。【解決手段】  出力バッファ部１２を構成する３段のソースフォロア回路ＳＦ１、ＳＦ２、ＳＦ３それぞれに対し、バイアス電圧ＶＧＧ１、ＶＧＧ２、ＶＧＧ３を別個に印加する。バイアス電圧値は、各ソースフォロア回路毎に、高速動作の制限要因が存在するか否かを判断し、決定する。【選択図】図１
2005269140.tif 000002
【特許請求の範囲】
【請求項１】
信号電荷を検出して信号電圧に変換する変換部と、
前記変換部で変換された前記信号電圧を出力するための出力部と、
を具備した出力回路において、
前記出力部は、複数段のソースフォロア回路を備え、
前記ソースフォロア回路の電流源として動作する少なくとも１段のトランジスタのゲート電圧を他の段のゲート電圧とは異なる値に設定したことを特徴とする出力回路。
【請求項２】
前記少なくとも１段のトランジスタは、最終段のソースフォロア回路の電流源として動作するトランジスタを含むことを特徴とする請求項１に記載の出力回路。
【請求項３】
前記少なくとも１段のトランジスタは、初段のソースフォロア回路の電流源として動作するトランジスタを含むことを特徴とする請求項１に記載の出力回路。
【請求項４】
複数のレベルの電圧を発生する電圧発生部と、
前記電圧発生部から出力された複数の電圧の中から、各段のソースフォロア回路の電流源として動作するゲート電圧を個々に選択する電圧切替部とを更に具備し、
各段のソースフォロア回路の電流源として動作するトランジスタのゲート電圧を変更可能に構成したことを特徴とする、請求項１〜３のいずれかに記載の出力回路。
【請求項５】
光を電荷に変換する光電変換部と、
前記光電変換部で変換された電荷を転送する電荷転送部と、を具備し、
前記電荷転送部の出力端に請求項１〜４のいずれかに記載の出力回路が接続されたことを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置等から転送されてきた信号電荷を信号電圧に変換し、この信号電圧を外部へ出力する出力回路に関する。
【背景技術】
【０００２】
近年、携帯電話等の携帯機器にカメラ機能が付加され、ＣＣＤなどの固体撮像装置が携帯機器に搭載されるようになった。さらに、携帯機器には様々な付加機能が搭載されるようになっている。
【０００３】
例えば、カメラ機能をひとつとってみても、高精細な静止画撮影機能や、動画撮影機能が付加されるようになってきた。こうした状況下、固体撮像装置には高画素化、高速化が求められる一方で、低消費電力化、低電圧化及び小型化が強く要求されるようになっており、その出力回路においてもこれらの要求を満たす必要が出てきた。
【０００４】
固体撮像装置の出力回路としては、電荷・電圧変換回路に、複数段のソースフォロア回路で構成された出力バッファが接続された構成のものが知られている（例えば、特許文献１参照）。
【０００５】
図８は、１段のソースフォロア回路ＳＦを示す。このソースフォロア回路ＳＦは、ドレイン端子が電源電圧ＶＤＤに、ゲート端子が入力ノードＶＩＮに接続された駆動トランジスタＴｒＡと、ドレイン端子が入力トランジスタＴｒＡのソース端子に、ゲート端子がバイアス電圧ＶＧＧに接続され、ソース端子が接地された負荷トランジスタＴｒＢと、負荷トランジスタＴｒＢと並列に接続された負荷容量ＣＬとから構成され、負荷トランジスタＴｒＢのドレイン端子（駆動トランジスタＴｒＡのソース端子）の電圧を出力ノードＶＯＵＴから出力する。
【０００６】
ソースフォロア回路ＳＦの動作について説明する。ソースフォロア回路ＳＦは駆動トランジスタＴｒＡ及び負荷トランジスタＴｒＢを飽和領域で動作させる。負荷トランジタＴｒＢは電流源として動作し、駆動トランジスタＴｒＡのゲート・ソース間電圧ΔＶ（ＶＩＮとＶＯＵＴの差）は負荷トランジスタＴｒＢで規定される電流ＩＤＣを流すように決定される。そのため、トランジスタの基板バイアス効果が無視できる場合、駆動トランジスタＴｒＡのゲート・ソース間電圧ΔＶは入力電圧ＶＩＮにかかわらず一定となる。したがって、ソースフォロア回路ＳＦはゲイン（ＶＯＵＴ／ＶＩＮ）が１倍のバッファとして動作する。
【０００７】
ソースフォロア回路の動作速度は、スルーレートと周波数特性で決まる。スルーレート（ＳＲ）は次式（１）のようになる。
ＳＲ＝ＩＤＣ／ＣＬ  ・・・  （１）
【０００８】
また、周波数特性（ＦＣ）は次式（２）で表される。
ＦＣ＝ｇｍ（ＴｒＡ）／２π・ＣＬ  ・・・  （２）
ここで、関数ｇｍはトランジスタの相互コンダクタンスを表すものであり、次式（３）で表される。
ｇｍ（ＴｒＡ）＝２・（β（ＴｒＡ）・ＩＤＣ）０．５  ・・・  （３）
ここで、βはトランジスタの製造プロセスと形状で決まる定数である。
【０００９】
式（１）〜（３）より、トランジスタサイズを変更しないとした場合、ソースフォロア回路を高速に動作させるためには、電流ＩＤＣを増加させる必要がある。
【特許文献１】特許第３３０９４６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
電流ＩＤＣと駆動トランジスタＴｒＡのゲート・ソース間電圧ΔＶの間には次式（４）の関係がある。
ＩＤＣ＝β・（ΔＶ−Ｖｔ）２  ・・・  （４）
ここで、Ｖｔは駆動トランジスタＴｒＡのしきい値である。
【００１１】
すなわち、電流ＩＤＣを増加させると、駆動トランジスタＴｒＡのゲート・ソース間電圧ΔＶも大きく拡大する。このΔＶが大きく拡大すると、トランジスタの動作領域が飽和領域から線形領域になるため、ソースフォロア回路のゲインが１倍から劣化し、出力電圧ＶＯＵＴの動作範囲が減少する。すなわち、電流増加による高速化と出力電圧範囲がトレードオフの関係にある。また、この問題は低電圧で動作させた場合により顕著に表れる。
【００１２】
加えて、ソースフォロア回路を複数段接続した場合、個々のソースフォロア回路で駆動トランジスタのゲート・ソース間電圧ΔＶが発生するため、このΔＶを積算した値が入力電圧と出力電圧の差分となる。したがって、後段に位置するソースフォロア回路ほど、そのトランジスタの動作領域が飽和領域から線形領域にはずれやすくなる。
【００１３】
さらに、上記特許文献１の図１に示されているように、従来の固体撮像装置の出力回路は、複数段に接続された各々のソースフォロア回路の電流値を限定する負荷トランジスタのゲート電圧が共通にバイアスされている。このため、出力回路を高速に動作させるためには、動作速度を制限しうるソースフォロア回路にあわせて、全段のソースフォロア回路に高いバイアス電圧を印加しなければならない。したがって、ソースフォロア回路すべてに大きな電流値を流すことになり、各ソースフォロア回路における電圧シフト量も拡大する。これにより、出力回路の出力電圧範囲がさらに小さくなる。
【００１４】
また、これらのことから、出力回路の高速動作速度と、広い出力電圧範囲とを実現する設計パラメータ（トランジスタの大きさや印加電圧値など）が狭い範囲に限られ、設計の自由度が低くなる。
【００１５】
本発明はこうした課題に鑑みてなされたものであり、その目的は、電圧シフト量を低く抑えつつ、ソースフォロア回路の電流増加による高速化を実現する出力回路を提供することにある。
【課題を解決するための手段】
【００１６】
本発明のある態様は、出力回路に関する。この回路は、信号電荷を検出して信号電圧に変換する変換部と、前記変換部で変換された前記信号電圧を出力するための出力部と、を具備した出力回路において、前記出力部は、複数段のソースフォロア回路を備え、前記ソースフォロア回路の電流源として動作する少なくとも１段のトランジスタのゲート電圧を他の段のゲート電圧とは異なる値に設定したことを特徴とする。
【００１７】
なお、この態様において、前記少なくとも１段のトランジスタは、最終段のソースフォロア回路の電流源として動作するトランジスタを含んでもよい。また、初段のソースフォロア回路の電流源として動作するトランジスタを含んでもよい。
【００１８】
また、複数のレベルの電圧を発生する電圧発生部と、前記電圧発生部から出力された複数の電圧の中から、各段のソースフォロア回路の電流源として動作するゲート電圧を個々に選択する電圧切替部とを更に具備し、各段のソースフォロア回路の電流源として動作するトランジスタのゲート電圧を変更可能に構成されてもよい。
【００１９】
本発明の別の態様は、固体撮像装置に関する。この装置は、光を電荷に変換する光電変換部と、前記光電変換部で変換された電荷を転送する電荷転送部と、を具備し、前記電荷転送部の出力端に本発明の一態様である出力回路が接続されたことを特徴とする。
【００２０】
なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２１】
本発明によれば、信号電荷を信号電圧に変換する変換部と、複数段のソースフォロア回路を備えた出力部とを含む出力回路において、各ソースフォロア回路の電流源を制御する少なくとも１段のトランジスタのゲート電圧を、他の段のゲート電圧とは異なる値に設定することにより、電圧シフト量を低く抑えつつ、出力回路の高速動作を容易に実現することが可能である。また、出力回路の設計の自由度を増大させることも可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の好適な実施の形態１〜５をもとに説明する。これらの実施の形態は信号電荷を信号電圧に変換し、この信号電圧を出力部を通して外部に出力する回路、及びその出力回路を備えた固体撮像装置に関する。
【００２３】
（実施の形態１）
図１は、本発明の実施の形態１に係る出力回路１０の構成を示す回路図である。出力回路１０は、図示しない固体撮像装置の電荷転送部から転送された信号電荷を入力し、この信号電荷を信号電圧に変換する電荷・電圧変換部１１と、電荷・電圧変換部１１で変換された信号電圧を外部に出力するためのバッファとして動作する出力バッファ部１２から構成されている。
【００２４】
電荷・電圧変換部１１は、フローティングディフュージョン・アンプ構成となっており、スイッチトランジスタＳＷとフローティングディフュージョン・キャパシタＣＤＦから構成されている。スイッチトランジスタＳＷは、そのドレイン端子がリセット電圧ＶＲＤに、ゲート端子がリセット信号ＰＲに、ソース端子が信号電荷の入力ノードとフローティングディフュージョン・キャパシタＣＤＦの一方の電極に接続されている。フローティングディフュージョン・キャパシタＣＤＦの他方の電極は接地されている。そして、スイッチトランジスタＳＷのソース側（ノードＡ）の電圧が出力バッファ部１２に出力される。
【００２５】
電荷・電圧変換部１１の動作を説明する。まず、リセット信号ＰＲをＨｉレベルにして、スイッチトランジスタＳＷをオン状態にし、ノードＡの電圧をリセット電圧ＶＲＤに設定する。続いて、リセット信号ＰＲをＬｏｗレベルにし、スイッチトランジスタＳＷをオフした後、固体撮像素子から画素の光量に応じた電荷Ｑが電荷転送部を通してノードＡに転送され、フローティングディフュージョン・キャパシタＣＤＦで電圧（Ｖ＝Ｑ／ＣＤＦ）に変換される。この電圧変化が、出力バッファ部１２を介して、チップ外部へ出力される。
【００２６】
出力バッファ部１２は３段のソースフォロア回路ＳＦ１、ＳＦ２、ＳＦ３で構成される。電荷・電圧変換部１１のノードＡの電圧は、初段のソースフォロア回路ＳＦ１の駆動トランジスタＴｒ１のゲート電極に印加され、これにより中段のソースフォロア回路ＳＦ２の入力容量を駆動する。この時、ノードＡの電圧から駆動トランジスタＴｒ１のゲート・ソース間電圧分だけ差し引いた電圧が、ノードＢの電圧となり、それが中段のソースフォロア回路ＳＦ２の入力電圧として、駆動トランジスタＴｒ３のゲート端子に印加される。
【００２７】
次に、中段のソースフォロア回路ＳＦ２は、その入力電圧によって最終段のソースフォロア回路ＳＦ３を駆動する。この時、ノードＣの電圧は、ノードＢの電圧から駆動トランジスタＴｒ３のゲート・ソース間電圧分だけ差し引いた値となり、それが最終段のソースフォロア回路ＳＦ３の入力電圧として、駆動トランジスタＴｒ５のゲート端子に印加される。
【００２８】
さらに、最終段のソースフォロア回路ＳＦ３は、その入力電圧によって固体撮像装置外部の負荷ＣＬを駆動する。この時、ノードＣの電圧から駆動トランジスタＴｒ５のゲート・ソース間電圧分だけ差し引いた電圧が、ノードＤの電圧となり、それが出力電圧ＶＯＵＴとして外部へ出力されることになる。
【００２９】
３段のソースフォロア回路ＳＦ１、ＳＦ２、ＳＦ３の負荷トランジスタＴｒ２、Ｔｒ４、Ｔｒ６のゲート電極には、それぞれ異なるバイアス電圧ＶＧＧ１、ＶＧＧ２、ＶＧＧ３が印加される。これらのバイアス電圧は、各ソースフォロア回路における周波数特性を限定する要因によって、個々に調整することができる。以下、各ソースフォロア回路毎に、その周波数特性を限定する要因について説明する。
【００３０】
（Ａ）  初段のソースフォロア回路（ＳＦ１）
初段のソースフォロア回路ＳＦ１の負荷容量は、中段のソースフォロア回路ＳＦ２の駆動トランジスタＴｒ３のゲート容量と配線容量が支配的であり、これらの容量の大きさによって、出力回路の動作速度を制限する可能性がある。また、初段のソースフォロア回路ＳＦ１の駆動トランジスタＴｒ１のゲート容量は電荷変換で使用する容量の一部となっており、少ない電荷で大きな電圧差を得るために、このゲート容量を小さくする必要がある。このため、ゲート面積を大きくすることができず、その高速動作特性が出力回路の動作速度を制限する要因となりうる。
【００３１】
（Ｂ）  最終段のソースフォロア回路（ＳＦ３）
最終段のソースフォロア回路ＳＦ３の負荷容量ＣＬはチップ外部にあり、その値はボードや次段のチップによって変わるが、一般的にその値は大きいものであり、その高速動作特性が出力回路全体の動作特性を制限する可能性がある。
【００３２】
（Ｃ）  その他（中段）のソースフォロア回路（ＳＦ２）
中間に位置するソースフォロア回路ＳＦ２については、次段のソースフォロア回路の入力容量と配線容量が負荷容量となり、初段や最終段と比較して影響度は小さい。しかし、その負荷容量の大きさによっては、その高速動作特性が出力回路全体の動作速度を制限する可能性がある。
【００３３】
ソースフォロア回路を複数段接続した出力回路では、すべてのソースフォロア回路が動作速度を制限しているのではない。そこで、各ソースフォロア回路ＳＦ１、ＳＦ２、ＳＦ３それぞれに対し、上記高速動作の制限要因が存在するか否かを判断し、バイアス電圧ＶＧＧ１、ＶＧＧ２、ＶＧＧ３を設定する。すなわち、動作速度を制限しうるソースフォロア回路においては、バイアス電圧を高く設定し、その電流値を大きくすることによって、そのソースフォロア回路を高速動作するようにし、電流値が小さくても高速に動作するソースフォロア回路においては、バイアス電圧を低く設定する。
したがって、以上の構成によれば、次の効果を生じる。
【００３４】
（１）  動作速度を制限するソースフォロア回路の電流源として動作するトランジスタのゲート電圧に対し、他のゲート電圧より高く設定できるので、すべてのゲート電圧を一括して高く設定する場合よりも、電圧シフト量を低く抑えつつ、出力回路の高速動作を実現することが可能である。
【００３５】
（２）  低い電圧シフト量と高速動作とを実現する設計パラメータ（トランジスタの大きさや印加電圧値など）の範囲が広くなるため、出力回路の設計の自由度を増大させることができる。
【００３６】
（３）  動作速度を制限しないソースフォロア回路に対して、ゲート電圧を低く設定できるので、その電流値も小さくなり、動作速度を制限しないソースフォロア回路にも大きな電流を流す従来例と比較して、出力回路の低消費電力化も実現できる。
【００３７】
（実施の形態２）
実施の形態１では、すべてのソースフォロア回路のバイアス電圧が個別に設定する構成について説明した。これに対し、最終段のソースフォロア回路のバイアス電圧と、その他のソースフォロア回路のバイアス電圧とで、別々に設定できることもできる。図２は、本発明の実施の形態２に係る出力回路１０の構成を示す回路図である。この構成は、図１に示した出力回路１０の構成と類似しているので、実施の形態２に特徴的な点のみを説明し、それ以外の説明は省略する。
【００３８】
本実施の形態２では、出力バッファ部１２を構成する初段のソースフォロア回路ＳＦ１のバイアス電圧と中段のソースフォロア回路ＳＦ２のバイアス電圧を共通化し、ＶＧＧ１２として同時に設定できる。そして、最終段のソースフォロア回路のバイアス電圧はＶＧＧ１２とは別の電圧源ＶＧＧ３を設け、ＶＧＧ１２と異なる電圧値を設定できるようになっている。
【００３９】
本実施の形態２によれば、出力回路の動作速度が制限させる要因が最終段のソースフォロア回路ＳＦ３にある場合、バイアス電圧ＶＧＧ３を大きく設定することにより、出力回路の高速動作を得ることができる。そして、それに伴う電流増加分の電圧シフトはソースフォロア回路ＳＦ３分だけに抑えられる。したがって、電圧シフト量を低く抑えつつ、出力回路の高速動作を実現することが可能である。さらに、バイアス電圧ＶＧＧ１２がソースフォロア回路ＳＦ１とＳＦ２で共通に使用されるので、電圧源を少なくでき、小面積化および低消費電力化も実現できる。
【００４０】
（実施の形態３）
実施の形態３では、初段のソースフォロア回路のバイアス電圧と、その他のソースフォロア回路のバイアス電圧とを、別々に設定できる。図３は、本発明の実施の形態３に係る出力回路１０の構成を示す回路図である。この構成は、図１に示した出力回路１０の構成と類似しているので、実施の形態３に特徴的な点のみを説明し、それ以外の説明は省略する。
【００４１】
本実施の形態３では、出力バッファ部１２を構成する中段のソースフォロア回路ＳＦ２のバイアス電圧と最終段のソースフォロア回路ＳＦ３のバイアス電圧を共通化し、ＶＧＧ２３として同時に設定できる。そして、初段のソースフォロア回路のバイアス電圧はＶＧＧ２３とは別の電圧源ＶＧＧ１を設け、ＶＧＧ２３と異なる電圧値を設定できるようになっている。
【００４２】
本実施の形態３によれば、出力回路の動作速度が制限させる要因が初段のソースフォロア回路ＳＦ１にある場合、バイアス電圧ＶＧＧ１を大きく設定することにより、出力回路の高速動作を得ることができる。そして、それに伴う電流増加分の電圧シフトはソースフォロア回路ＳＦ１分だけに抑えられる。したがって、電圧シフト量を低く抑えつつ、出力回路の高速動作を実現することが可能である。さらに、バイアス電圧ＶＧＧ２３がソースフォロア回路ＳＦ２とＳＦ３で共通に使用されるので、電圧源を少なくでき、小面積化および低消費電力化も実現できる。
【００４３】
（実施の形態４）
図４は、本発明の実施の形態４に係るに係る出力回路１０の構成を示した回路図である。本実施の形態４では、外部から供給される信号によって、各ソースフォロア回路のバイアス電圧の設定を変更できるようになっている。この構成は、図１に示した出力回路１０の構成と類似しているので、実施の形態４に特徴的な点のみを説明し、それ以外の説明は省略する。
【００４４】
本実施の形態４では、出力回路１０は、前述の電荷・電圧変換部１１、出力バッファ部１２に加え、複数のレベルの電圧を発生する電圧発生部１３と、前記電圧発生部から発生された複数の電圧の中から、各ソースフォロア回路のバイアス電圧を別個に選択する電圧切替部１４とを更に備えている。
【００４５】
図５は、電圧発生部１３の回路構成を示したものである。電圧発生部１３は６つの抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６を備え、それらが直列に接続されている。この電圧発生部１３に電圧ＶＧＧを印加すると、各抵抗Ｒ１〜Ｒ６により電圧ＶＧＧが分圧され、５つの電圧レベルＶＧＧＡ、ＶＧＧＢ、ＶＧＧＣ、ＶＧＧＤ、ＶＧＧＥが出力される。
【００４６】
電圧切替部１４は、外部から供給された電圧選択信号ＳＥＬに従って、各ソースフォロア回路のバイアス電圧ＶＧＧ１、ＶＧＧ２、ＶＧＧ３に対し、電圧発生部１３で生成された５つの電圧レベルＶＧＧＡ、ＶＧＧＢ、ＶＧＧＣ、ＶＧＧＤ、ＶＧＧＥの中から電圧を供給する。電圧選択信号ＳＥＬの供給方法としては、例えば図示しない外部の制御回路により設定されたレジスタによって供給される方法があるほか、ボード上で組まれたロジック回路により供給されてもよい。
【００４７】
本実施の形態４によれば、外部から供給される電圧選択信号によって、各ソースフォロア回路のバイアス電圧を変更することができる。したがって、出力回路の製造後にバイアス電圧を容易に調整することが可能である。
【００４８】
なお、本実施の形態４では、電圧発生部１３から出力される電圧レベルは５つとしたが、その数は２以上のいくつであってもよい。
【００４９】
（実施の形態５）
図６は、本発明の実施の形態５に係る固体撮像装置１００のブロック構成を示す。固体撮像装置１００は、光を電荷に変換する光電変換部１０１と、前記光電変換部で変換された電荷を転送する電荷転送部１０２と、前記電荷転送部の出力端に接続された出力回路１０３とを備える。この出力回路１０３は、図１〜４のいずれかに示された出力回路である。
【００５０】
固体撮像装置１００は、それ全体で１つの集積回路チップに実装されてもよいし、出力回路１０３のみで１つの集積回路チップに実装されてもよい。後者の場合、固体撮像装置１００は、複数の集積回路を１つのパッケージの中やボード上で接続し、モジュール化されて構成してもよい。
【００５１】
以上の構成によれば、固体撮像装置を高速に動作させることによる、出力電圧範囲の低下を防ぐことができる。また、高速化による消費電力の増加も抑えることが可能である。
【００５２】
以上、本発明を実施の形態１〜５をもとに説明した。これらの実施の形態は例示であり、それらの各構成要素の組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５３】
また、本発明の実施の形態では固体撮像装置の出力回路の例を示したが、これに限るものではなく、複数段のソースフォロア回路で構成された出力回路を含む装置やシステムも本発明の範疇である。
【００５４】
例えば、実施の形態５の固体撮像装置１００を搭載したデジタルカメラも本発明に含まれる。図７は、このデジタルカメラ２００の構成を示したブロック図である。デジタルカメラ２００は、レンズ等の光学系１３０と、光学系に入力された光を電気へ変換する固体撮像装置１００と、固体撮像装置１００の出力を処理する画像処理装置１１０と、画像処理装置１１０の出力を記録する内蔵メモリ１２０とを備える。このような構成によれば、デジタルカメラ２００は高精細の静止画記録やフレームレートの高い動画記録を低い消費電力で実現することが可能である。
【００５５】
本発明の実施の形態では、出力バッファ部が３段のソースフォロア回路で構成された例を示したが、２段以上のソースフォロア回路を接続したものであれば本発明の範囲にある。
【００５６】
また、出力バッファ部が４段以上のソースフォロア回路で構成された場合、初段と最終段を除く中段に位置するソースフォロア回路のバイアス電圧の設定は、それぞれ別個に設定するようにしてもよいし、バイアス電圧を共通化して一括で設定してもよい。或いは、あるまとまり毎にバイアス電圧を共通化して、そのまとまり毎にバイアス電圧を設定する構成も、本発明の範囲に含まれる。
【図面の簡単な説明】
【００５７】
【図１】実施の形態１に係る出力回路の回路図である。
【図２】実施の形態２に係る出力回路の回路図である。
【図３】実施の形態３に係る出力回路の回路図である。
【図４】実施の形態４に係る出力回路の回路図である。
【図５】図４に示された電圧発生部の回路図である。
【図６】実施の形態５に係る固体撮像装置の構成図である。
【図７】実施の形態５に係る固体撮像装置を含むデジタルカメラの構成図である。
【図８】ソースフォロア回路の回路図である。
【符号の説明】
【００５８】
１０  出力回路、  １１  電荷・電圧変換部、  １２  出力バッファ部、  １３  電圧発生部、  １４  電圧切替部、  １００  固体撮像装置、  １０１  光電変換部、  １０２  電荷転送部、  １０３  出力回路、  １１０  画像処理装置、  １２０  内蔵メモリ、  １３０  光学系、  ２００  デジタルカメラ、  ＳＦ１〜ＳＦ３  ソースフォロア回路、  ＶＧＧ１〜ＶＧＧ３、ＶＧＧ１２、ＶＧＧ２３  バイアス電圧。
【図１】
2005269140.tif 000003
【図２】
2005269140.tif 000004
【図３】
2005269140.tif 000005
【図４】
2005269140.tif 000006
【図５】
2005269140.tif 000007
【図６】
2005269140.tif 000008
【図７】
2005269140.tif 000009
【図８】
2005269140.tif 000010