(57)【要約】【課題】光ディスクの動作が記録から再生、あるいは再生から記録に切り替えられた直後であっても光ディスク上のディフェクトを正確かつ迅速に検出することが可能なディフェクト検出装置を提供する。【解決手段】光ディスク装置の動作が記録から再生、あるいは再生から記録に切り替えられた後の一定期間、前記光ディスク装置の動作切り替えに応じて第１のモノマルチ回路３３が出力するパルス信号をきっかけとして、積分回路３５内の容量４０２を所定の基準電圧ＶＲＥＦにショートさせて積分回路３５の出力値を基準電圧ＶＲＥＦに固定し、当該期間の経過後は、第２のモノマルチ回路３４が出力するパルス信号をきっかけとして、積分回路３５内の抵抗４０１をショートさせ、時定数を早めてエンベロープ信号ＥＭを積分することにより、偽ディフェクト信号の検出を防止し、速やかなディフェクト検出の再開を可能とすることとした。【選択図】  図７
2005149659.tif 000002
【特許請求の範囲】
【請求項１】
光ディスクに対して照射した光ビームの反射光の強さに応じて得られる反射信号を、光ディスク装置が記録動作であるか、あるいは再生動作であるかを示す制御信号に従って、それぞれの動作に応じたゲインで増幅する増幅回路と、
前記増幅回路の出力信号のエンベロープを求めるエンベロープ検出回路と、
前記制御信号が切り替えられる毎に、所定の長さのパルスを出力する第１のパルス生成回路と、
前記エンベロープ検出回路の出力信号を所定の時定数で積分し、前記第１のパルス生成回路からのパルスの出力を受けている期間は出力値を変化させる積分回路と、
前記積分回路の出力信号を基準として、光ディスク上のディフェクトの存在を示すディフェクト検出信号を検出する際のスライスレベルを設定するスライスレベル設定回路と、
前記エンベロープ検出回路の出力信号と前記スライスレベルとを比較することにより前記ディフェクト検出信号を出力するコンパレータとを備える、
ことを特徴とするディフェクト検出回路。
【請求項２】
請求項１に記載のディフェクト検出装置において、
前記積分回路は、前記第１のパルス生成回路からの出力を受けている期間は、当該積分回路内の抵抗をショートさせることにより時定数を変化させて、前記エンベロープ検出回路の出力信号を積分するものである、
ことを特徴とするディフェクト検出装置。
【請求項３】
請求項２に記載のディフェクト検出装置において、
前記積分回路は、当該積分回路内の抵抗と並列に接続されており、前記第１のパルス生成回路から出力されるパルスにより制御されるスイッチを備える、
ことを特徴とするディフェクト検出装置。
【請求項４】
請求項３に記載のディフェクト検出装置において、
前記第１のパルス生成回路からのパルスの出力を受ける期間は、前記スライスレベル設定回路が設定するスライレベルを所定のスライスレベルに切り替えるスライスレベル切り替え回路をさらに備える、
ことを特徴とするディフェクト検出装置。
【請求項５】
請求項１に記載のディフェクト検出装置において、
前記積分回路は、前記第１のパルス生成回路からのパルスの出力を受けている期間は、当該積分回路内の容量をショートさせることにより所定の基準電圧を出力するものである、
ことを特徴とするディフェクト検出装置。
【請求項６】
請求項５に記載のディフェクト検出装置において、
前記積分回路は、当該積分回路内の容量と所定の基準電圧との間に介在し、前記第１のパルス生成回路から出力されるパルスにより制御されるスイッチを備える、
ことを特徴とするディフェクト検出回路。
【請求項７】
請求項１に記載のディフェクト検出装置において、
前記第１のパルス生成回路のパルスの出力が終了すると、所定の長さのパルスを出力する第２のパルス生成回路をさらに備え、
前記積分回路は、前記第１のパルス生成回路から出力されるパルスを受けている期間は、当該積分回路内の容量をショートさせることにより所定の基準電圧を出力し、前記第２のパルス生成回路からパルスの出力を受けている期間は、当該積分回路内の抵抗をショートさせることにより時定数を変化させて前記エンベロープ信号を積分するものである、
ことを特徴とするディフェクト検出回路。
【請求項８】
請求項７に記載のディフェクト検出装置において、
前記積分回路は、当該積分回路内の容量と所定の基準電圧との間に介在し、前記第１のパルス生成回路から出力されるパルスにより制御されるスイッチと、
当該積分回路内の抵抗と並列に接続されており、前記第２のパルス生成回路から出力されるパルスにより制御されるスイッチとを備える、
ことを特徴とするディフェクト検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク装置等において用いられるディフェクト検出装置に関するものであり、特に光ディスク装置の動作が記録から再生へ、あるいは再生から記録へと切り替えられた直後のディフェクト検出を高精度に行うディフェクト検出回路に関する。
【背景技術】
【０００２】
近年、コンピュータシステムにおいては、情報量の大幅な増加に伴い、情報データの記録再生装置として、大容量で高速且つランダムアクセスが可能な光ディスク装置が広く使用されるようになっており、記録媒体としては、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−Ｒ／ＲＷ、ＤＶＤ−ＲＡＭ等の光ディスクが用いられている。
【０００３】
このような光ディスク装置において、光ディスク上の書き込みや読み出しが正常に行われない領域であるディフェクトを検出するためのディフェクト検出装置は、光ディスクに光ビームを収束照射して、光ディスクから反射された反射光の強さに応じて得られる反射信号のエンベロープの変化を検出することによって光ディスク上のディフェクトを検出し、ディフェクトの有無を示すディフェクト検出信号を出力している。ディフェクト検出信号は、光ディスクに対するトラッキング、及びフォーカスサーボを制御するサーボ回路によって前値ホールド用の信号として利用されたり、各種制御用として光ディスク装置に組み込まれたＣＰＵを用いて、光ディスクの記録不可領域を判断するための抽出信号を得るために利用される（例えば特許文献１参照）。
【０００４】
ここで、従来のディフェクト検出装置を図９を用いて説明する。図９は、従来のディフェクト検出装置の構成を示すブロック図である。図９において、１０００は、光ディスクに光ビームを収束照射し、光ディスクから反射された光の強さに応じた反射信号ＡＳを、所定のゲインで増幅する可変ゲインアンプである。可変ゲインアンプ１０００は、光ディスク装置が記録、あるいは再生のいずれを行っているかを示す記録ゲート信号ＷＴＧＴが入力されている。１００１は、可変ゲインアンプ１０００の出力信号（以下、アンプ出力信号と称する）ＡＰのエンベロープを検出する高速エンベロープ検波回路である。１００２は、高速エンベロープ検波回路１００１の出力信号ＥＭを積分する積分回路である。１００３は、後述するコンパレータ１００４における基準信号としてのスライスレベルＳＤを、積分回路１００２の出力信号に基づいて設定するためのスライスレベル設定回路である。１００４は、高速エンベロープ検波回路１００１の出力信号ＥＭとスライスレベルＳＤとを比較することによりディフェクト検出信号ＤＤを出力するコンパレータである。
【０００５】
次に、以上のように構成された従来のディフェクト検出装置の動作について図９、及び図１０を用いて説明する。図１０は、図９のディフェクト検出装置において出力される各信号の波形を表している。
【０００６】
まず、反射信号ＡＳが可変ゲインアンプ１０００に入力される。反射信号ＡＳのレベルは、光ディスクが記録時か、あるいは再生時かによって異なるため、可変ゲインアンプ１０００は、当該レベル差をエンベロープの変化として検出しないようにするために、記録ゲート信号ＷＴＧＴに基づき、光ディスク装置の動作に応じた所定のゲインで反射信号ＡＳを増幅して所定の振幅にし、高速エンベロープ検波回路１００１に出力する。
【０００７】
次に、高速エンベロープ検波回路１００１は、入力されたアンプ出力信号ＡＰのエンベロープを検出し、積分回路１００２、及びコンパレータ１００４に出力する。積分回路１００２は、高速エンベロープ検波回路１００１の出力信号ＥＭを積分して、スライスレベル設定回路１００３に出力する。
【０００８】
次に、スライスレベル設定回路１００３は、積分回路１００２の出力信号ＩＳをレベル変換してスライスレベルＳＤとし、コンパレータ１００４に出力する。
【０００９】
ここで、光ディスク上にディフェクトが存在する場合、図１０に示すように反射信号ＡＳ及びアンプ出力信号ＡＰのレベルは通常急激に低下する。高速エンベロープ検波回路１００１の出力するエンベロープ信号ＥＭは、アンプ出力信号ＡＰの波形に追従するため、その波形は、図１０に示すようにアンプ出力信号ＡＰとほぼ同じレベルとなる。一方、積分回路１００２は、その時定数が高速エンベロープ検波回路１００１に比べて遅いので、その波形は図１０に示すようにエンベロープ信号ＥＭの急激なレベル低下に追従せず、緩やかに変化する。このため、積分回路１００２の出力信号ＩＳに基づき設定されるスライスレベルＳＤは、ディフェクトの存在に起因してエンベロープ信号ＥＭのレベルが低下する期間においても、ほとんどレベルが変化しない。
【００１０】
したがって、コンパレータ１００４は、エンベロープ信号ＥＭとスライスレベルＳＤとを比較し、エンベロープ信号ＥＭがスライスレベルＳＤを下回った時に、ディフェクトを検出したことを示すパルスＴＳ１をディフェクト検出信号ＤＤとして出力する。
【特許文献１】特開２００３−１９６８５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、可変ゲインアンプ１０００のゲイン設定値には、ある程度のばらつき等が存在するため、可変ゲインアンプ１０００において反射信号ＡＳの記録時と再生時との反射光のレベル差を完全に除去することは困難である。このため、光ディスクに対する動作が、記録から再生へ、又は再生から記録へ移行した際には、図１０に示す可変ゲインアンプ１０００の出力値ＡＰのように、レベル差が生じてしまう場合がある。従来のディフェクト検出回路では、このようなレベル差が生じた場合には、以下のような問題が生じていた。
【００１２】
すなわち、光ディスクに対する動作が記録から再生に切り替わった場合、高速エンベロープ検波回路１００１が出力するエンベロープ信号ＥＭは、反射信号ＡＳのレベル差に追従するが、これが積分された信号である積分回路１００２の出力信号ＩＳは、図１０に示すように、緩やかに変化する波形となり追従に時間を要する。このため、スライスレベル設定回路１００３の出力信号ＳＤが高速エンベロープ検波回路１００１の出力信号ＥＭを上回ることとなり、ディフェクト検出時と同様の状態となるのでコンパレータ１００４は偽ディフェクト信号ＦＳを出力してしまう。
【００１３】
また、光ディスクに対する動作が再生から記録に切り替わった場合には、誤ったディフェクト検出信号ＤＤは出力されないが、図１０のディフェクト検出信号ＤＤ上に示すｔＦの期間は、正確なディフェクト検出を行うことが困難となる。
【００１４】
本発明は上記課題を解決するためになされたものであり、光ディスク装置の記録、再生の動作が切り替えられた直後のディフェクトを高精度かつ迅速に検出することが可能なディフェクト検出装置の提供を目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、本発明の請求項１に係るディフェクト検出装置は、光ディスクに対して照射した光ビームの反射光の強さに応じて得られる反射信号を、光ディスク装置が記録動作であるか、あるいは再生動作であるかを示す制御信号に従って、それぞれの動作に応じたゲインで増幅する増幅回路と、前記増幅回路の出力信号のエンベロープを求めるエンベロープ検出回路と、前記制御信号が切り替えられる毎に、所定の長さのパルスを出力する第１のパルス生成回路と、前記エンベロープ検出回路の出力信号を所定の時定数で積分し、前記第１のパルス生成回路からのパルスの出力を受けている期間は出力値を変化させる積分回路と、前記積分回路の出力信号を基準として、光ディスク上のディフェクトの存在を示すディフェクト検出信号を検出する際のスライスレベルを設定するスライスレベル設定回路と、前記エンベロープ検出回路の出力信号と前記スライスレベルとを比較することにより前記ディフェクト検出信号を出力するコンパレータとを備えることを特徴とする。
【００１６】
また、本発明の請求項２に係るディフェクト検出回路は、請求項１に記載のディフェクト検出装置において、前記積分回路は、前記第１のパルス生成回路からの出力を受けている期間は、当該積分回路内の抵抗をショートさせることにより時定数を変化させて、前記エンベロープ検出回路の出力信号を積分するものであることを特徴とする。
【００１７】
また、本発明の請求項３に係るディフェクト検出回路は、請求項２に記載のディフェクト検出装置において、前記積分回路は、当該積分回路内の抵抗と並列に接続されており、前記第１のパルス生成回路から出力されるパルスにより制御されるスイッチを備えることを特徴とする。
【００１８】
また、本発明の請求項４に係るディフェクト検出回路は、請求項３に記載のディフェクト検出装置において、前記第１のパルス生成回路からのパルスの出力を受ける期間は、前記スライスレベル設定回路が設定するスライレベルを所定のスライスレベルに切り替えるスライスレベル切り替え回路をさらに備えることを特徴とする。
【００１９】
また、本発明の請求項５に係るディフェクト検出回路は、請求項１に記載のディフェクト検出装置において、前記積分回路は、前記第１のパルス生成回路からのパルスの出力を受けている期間は、当該積分回路内の容量をショートさせることにより所定の基準電圧を出力するものであることを特徴とする。
【００２０】
また、本発明の請求項６に係るディフェクト検出回路は、請求項５に記載のディフェクト検出装置において、前記積分回路は、当該積分回路内の容量と所定の基準電圧との間に介在し、前記第１のパルス生成回路から出力されるパルスにより制御されるスイッチを備えることを特徴とする。
【００２１】
また、本発明の請求項７に係るディフェクト検出回路は、請求項１に記載のディフェクト検出装置において、前記第１のパルス生成回路のパルスの出力が終了すると、所定の長さのパルスを出力する第２のパルス生成回路をさらに備え、前記積分回路は、前記第１のパルス生成回路から出力されるパルスを受けている期間は、当該積分回路内の容量をショートさせることにより所定の基準電圧を出力し、前記第２のパルス生成回路からパルスの出力を受けている期間は、当該積分回路内の抵抗をショートさせることにより時定数を変化させて前記エンベロープ信号を積分するものであることを特徴とする。
【００２２】
また、本発明の請求項８に係るディフェクト検出回路は、請求項７に記載のディフェクト検出装置において、前記積分回路は、当該積分回路内の容量と所定の基準電圧との間に介在し、前記第１のパルス生成回路から出力されるパルスにより制御されるスイッチと、当該積分回路内の抵抗と並列に接続されており、前記第２のパルス生成回路から出力されるパルスにより制御されるスイッチとを備えることを特徴とする。
【発明の効果】
【００２３】
本発明に係るディフェクト検出回路によれば、光ディスク装置の動作が再生から記録へ、あるいは記録から再生へ切り替わった後の一定の期間、積分回路の出力を基準電圧に固定し、当該出力値を基準として設定されるスライスレベルとエンベロープ信号とのレベルの比較を行うことによりディフェクト検出信号を出力することとしたので、エンベロープ信号が誤ってスライスレベルを下回ることはなく、前記期間における偽ディフェクト信号の発生を抑えることが可能となる。また、前記期間終了後の一定の期間は、積分回路の時定数を早めてエンベロープ信号を積分し、積分回路の出力信号ＩＳの波形変化をエンベロープ信号ＥＭの波形変化に素早く追従させることとしたので、ディフェクト検出を迅速に再開することが可能となる。
【発明を実施するための最良の形態】
【００２４】
（実施の形態１）
図１は、本発明の実施の形態１におけるディフェクト検出装置の構成を示すブロック図である。図１において、１は、光ディスクに対して照射した光ビームの反射光の強さに応じて得られる反射信号ＡＳを増幅する増幅回路としての可変ゲインアンプである。可変ゲインアンプ１は、光ディスク装置の動作が、記録動作であるか再生動作であるかを示す記録ゲート信号ＷＴＧＴが入力されている。なお、以下においては、記録ゲート信号ＷＴＧＴは、光ディスクへの記録時にはＨとなり、再生時にはＬとなるものとして説明する。２は、可変ゲインアンプ１の出力信号ＡＰのエンベロープを検出するエンベロープ検出回路としての高速エンベロープ検波回路である。高速エンベロープ検波回路２は、一般的な検波回路であって、可変ゲインアンプ１の出力信号（以下、アンプ出力信号と称する）ＡＰの上側エンベロープを求めて出力する。３は、記録ゲート信号ＷＴＧＴの信号レベルの変化に応じて後段のモノマルチ回路４にパルスを出力するエッジ検出回路である。４は、エッジ検出回路３から出力されるパルスを受けて、所定の長さのパルスを生成して後述する積分回路５に対して出力する第１のパルス生成回路としてのモノマルチ回路である。５は、高速エンベロープ検波回路２の出力信号ＥＭを積分する積分回路である。積分回路５は、抵抗１０１と容量１０２とを備えており、さらに抵抗１０１に並列に接続されるスイッチ１０３を備えている。抵抗１０１の一端には、エンベロープ信号ＥＭが与えられており、他端は、後述するスライスレベル設定回路６と容量１０２の一端に接続されている。容量１０２の他端は接地されている。スイッチ１０３は、モノマルチ回路４から出力されるパルス信号ＭＭ１により制御されており、当該パルス信号ＭＭ１のレベルがＨであればオンになり、パルス信号ＭＭ１のレベルがＬであればオフになるように設定されている。６は、積分回路５の出力信号ＩＳに基づき、後述するコンパレータ７における基準信号であるスライスレベルＳＤを設定するためのスライスレベル設定回路である。７は、高速エンベロープ検波回路２の出力信号ＥＭとスライスレベルＳＤとを比較することによりディフェクト検出信号ＤＤを出力するコンパレータである。
【００２５】
次に、以上のように構成されたディフェクト検出装置の動作について図１、及び図２を用いて説明する。図２は、図１のディフェクト検出装置において出力される各信号の波形を表している。なお、以下の説明は、光ディスク装置の動作が再生から記録へと切り替えられたときについて説明するが、記録から再生へ切り替えられたときの動作についても同様である。
【００２６】
まず、光ディスクの再生のために、当該光ディスクに光ビームが収束照射され、当該光ビームはこの光ディスクによって反射する。図上に描画しない複数の受光素子は、反射された光を受け、当該反射光をその強さに応じた電気信号に変換して出力する。これらの複数の受光素子の出力は加算され、得られた全加算信号が、反射信号ＡＳとして可変ゲインアンプ１に入力される。
【００２７】
可変ゲインアンプ１は、当該可変ゲインアンプ１に入力している記録ゲート信号ＷＴＧＴがＬである場合は、光ディスク装置が再生を行っているものとして、ゲインを増加させて反射信号ＡＳを増幅し、光ディスクがその動作を記録に切り替えた場合、すなわち入力する記録ゲート信号ＷＴＧＴがＨに切り替わると、ゲインを減少させて反射信号ＡＳを増幅して後段の高速エンベロープ検波回路２に出力する。ここで可変ゲインアンプ１のゲイン設定にバラツキ等があって、ゲインが適切ではない場合には、図２のアンプ出力信号ＡＰが示すように、記録時と再生時とでレベルに差が生じる。
【００２８】
高速エンベロープ検波回路２は、アンプ出力信号ＡＰの上側エンベロープを求め、エンベロープ信号ＥＭを積分回路５に出力する。
【００２９】
積分回路５は、光ディスクの再生時には所定の時定数でエンベロープ信号ＥＭを積分し後段のスライスレベル設定回路６に出力するが、光ディスクの動作が再生から記録へ切り替えられた後の所定の期間は、以下の動作により時定数を早めてエンベロープ信号ＥＭを積分する。
【００３０】
すなわち、まず、エッジ検出回路３は記録ゲート信号ＷＴＧＴがＬからＨへ変化したことを受けて、パルスをモノマルチ回路４に出力する。モノマルチ回路４は、エッジ検出回路３からのパルスを受けると、時間ｔ１の期間Ｈとなるパルス信号ＭＭ１を生成して積分回路５内のスイッチ１０３に対して出力する。
【００３１】
スイッチ１０３は、モノマルチ回路４からの出力パルスＭＭ１がＨになったことを受けてオンになる。スイッチ１０３がオンになると、抵抗１０１はショートするため、積分回路の時定数は早くなる。この結果、モノマルチ回路４からの出力パルスＭＭ１がＨになっている時間ｔ１の期間は、積分回路５は通常よりも早い時定数でエンベロープ信号ＥＭを積分する。
【００３２】
時間ｔ１が経過すると、モノマルチ回路４からの出力パルスＭＭ１はＬとなり、積分回路５内のスイッチ１０３はオフとなるため、積分回路５は再度所定の時定数でエンベロープ信号ＥＭを積分し、出力信号ＩＳをスライスレベル設定回路６に対して出力する。
【００３３】
スライスレベル設定回路６は、積分回路５の出力信号ＩＳを基準としてスライスレベルＳＤを設定してコンパレータ７へ出力する。コンパレータ７は、スライスレベルＳＤを基準として高速エンベロープ検波回路２の出力信号ＥＭを二値化し、これをディフェクト検出信号ＤＤとして出力する。
【００３４】
以上のように、本実施の形態１のディフェクト検出回路によれば、光ディスク装置の動作が再生から記録へ、あるいは記録から再生へと切り替えられた後の一定の期間、積分回路５の時定数を早めてエンベロープ信号ＥＭを積分し、積分回路５の出力信号ＩＳの波形変化をエンベロープ信号ＥＭの波形変化に素早く追従させることとしたので、エンベロープ信号ＥＭが誤ってスライスレベルＳＤを下回ることにより出力される偽ディフェクト信号の出力期間を短くすることができ、光ディスク装置の動作切り替え直後のディフェクト検出を素早く再開することが可能となる。
【００３５】
（実施の形態２）
図３は、本発明の実施の形態２のディフェクト検出装置を示すブロック図である。図３において、可変ゲインアンプ１０、高速エンベロープ検波回路１１、エッジ検出回路１２、モノマルチ回路１３、積分回路１４、スライスレベル設定回路１６、及びコンパレータ１７については、実施の形態１のディフェクト検出装置において説明した回路にそれぞれ対応するものであるため、その説明を省略する。スライスレベル切り替え回路１５は、モノマルチ回路１３から出力されるパルス信号ＭＭ１を受けている期間は、スライスレベル設定回路１６が、通常に比べて基準電圧ＶＲＥＦ側へシフトしたスライスレベルを設定するように指示するスライスレベル設定回路に出力するものである。
【００３６】
次に、以上のように構成されたディフェクト検出装置の動作について図３、及び図４を用いて説明する。図４は、図３のディフェクト検出装置において出力される各信号の波形を表す。なお、以下の説明は、光ディスクの動作が再生から記録へと切り替えられたときについて説明するが、記録から再生へ切り替えられたときの動作についても同様である。
【００３７】
まず、反射信号ＡＳが可変ゲインアンプ１０に入力し、記録ゲート信号ＷＴＧＴに応じた所定量の増幅を受け、高速エンベロープ検波回路１１においてエンベロープ信号ＥＭが検出された後、当該エンベロープ信号ＥＭが積分回路１４に出力される。積分回路１４は、所定の時定数でエンベロープ信号ＥＭを積分する。ここで、光ディスク装置の動作が再生から記録へと切り替えられると、記録ゲート信号ＷＴＧＴは、ＬからＨへと切り替えられ、積分回路１４は、実施の形態１と同様に所定時間ｔ１の間、時定数を早めてエンベロープ信号ＥＭを積分し、スライスレベル設定回路１６に出力する。
【００３８】
その一方で、スライスレベル切り替え回路１５は、記録ゲート信号ＷＴＧＴが切り替えられたときにモノマルチ回路１３が出力するパルス信号ＭＭ１の出力を受けて、当該パルス信号がＨの期間、すなわち図４のｔ１の期間、スライスレベル設定回路１６に対してスライスレベルを基準電圧ＶＲＥＦ側にシフトさせるよう指示する。これによりスライスレベル設定回路は、ｔ１の期間はスライスレベルを通常よりも基準電圧ＶＲＥＦ側にシフトさせ、当該スライスレベル設定値をコンパレータ１７に出力する。時間ｔ１が経過すると、スイッチ２０３はオフとなるため、積分回路１４は再び所定の時定数でエンベロープ信号ＥＭを積分してスライスレベル設定回路１６に出力し、スライスレベル設定回路１６は通常の記録時のスライスレベルＳＤを設定して、コンパレータ１７に対して出力する。
【００３９】
コンパレータ１７は、スライスレベル設定回路１６の出力する所定のスライスレベルを基準として高速エンベロープ検波回路１１から出力されるエンベロープ信号ＥＭを二値化するが、光ディスクの動作が再生から記録へ切り替わった後のｔ１の期間は、通常よりも基準電圧ＶＲＥＦ側にシフトさせたスライスレベルを基準としてエンベロープ信号ＥＭを二値化してディフェクト検出信号ＤＤを出力する。
【００４０】
以上のように、本実施の形態２のディフェクト検出回路によれば、光ディスク装置の動作が再生から記録へ、あるいは記録から再生へと切り替えられた後の一定期間、積分回路１４の時定数を早めてエンベロープ信号ＥＭを積分すると共に、当該期間においては、前記積分回路１４の出力信号ＩＳに基づき設定されるスライスレベルＳＤを基準電圧ＶＲＥＦ側にシフトさせ、当該シフト後のスライスレベルＳＤとエンベロープ信号ＥＭとのレベルの比較によりディフェクト検出信号を出力することとしたので、光ディスク装置の動作が切り替えられた後の一定期間は、エンベロープ信号ＥＭのレベルが誤ってスライスレベルＳＤを下回ることはなく、当該期間における偽ディフェクト信号の発生を抑えることが可能となる。
【００４１】
（実施の形態３）
図５は、本発明の実施の形態３のディフェクト検出装置の構成を示すブロック図である。図３において、可変ゲインアンプ２０、高速エンベロープ検波回路２１、エッジ検出回路２２、スライスレベル設定回路２５、及びコンパレータ２６については、実施の形態１のディフェクト検出装置において説明した回路にそれぞれ対応するものであるため、その説明を省略する。２４は、高速エンベロープ検波回路２１の出力するエンベロープ信号ＥＭを積分する積分回路である。積分回路２４は、抵抗３０１と容量３０２とスイッチ３０３とを備えている。抵抗３０１の一端にはエンベロープ信号ＥＭが与えられており、他端はスライスレベル設定回路２５、容量３０２、及びスイッチ３０３に接続される。スイッチ３０３の一端は、基準電圧ＶＲＥＦに接続されており、スイッチ３０３がオンとなったときは、容量３０２は基準電圧ＶＲＥＦにショートされる。なお、基準電圧ＶＲＥＦは、ディフェクト検出時にエンベロープ信号ＥＭがレベル変化する側にある電圧であり、ディフェクト検出時にエンベロープ信号ＥＭが示す電圧よりも低い電圧に設定する。モノマルチ回路２３は、記録ゲート信号ＷＴＧＴの出力が変化する毎に所定の期間Ｈとなるパルス信号ＭＭ１をスイッチ３０３に対して出力する。ここで、スイッチ３０３は、モノマルチ回路２３の出力パルスＭＭ１がＨの場合にオンとなり、Ｌのときにはオフとなるように制御されている。
【００４２】
次に、以上のように構成されたディフェクト検出回路の動作について図５、及び図６を用いて説明する。図６は、図５のディフェクト検出装置において出力される各信号の波形を表す。なお、以下の説明は、光ディスクの動作が再生から記録へと切り替えられたときについて説明するが、記録から再生へ切り替えられたときの動作についても同様である。
【００４３】
まず、実施の形態１と同様に、反射信号ＡＳが可変ゲインアンプ２０に入力し、記録ゲート信号ＷＴＧＴに応じた所定量の増幅を受けて、高速エンベロープ検波回路２１においてエンベロープ信号ＥＭが検出された後、当該エンベロープ信号ＥＭが積分回路２４に出力される。
【００４４】
ここで光ディスク装置の動作が、再生から記録へ切り替わると、記録ゲート信号ＷＴＧＴのレベルがＬからＨへと切り替えられる。モノマルチ回路２３は、記録ゲート信号ＷＴＧＴのレベルの変化を受けて、時間ｔ１の間Ｈとなるパルスを生成して積分回路２４内のスイッチ３０３に対して出力する。
【００４５】
積分回路２４は、光ディスクの再生時は所定の時定数でエンベロープ信号ＥＭを積分するが、モノマルチ回路２３から出力パルスＭＭ１を受けている時間ｔ１の期間は、積分回路２４のスイッチ３０３がオンになり容量３０２が基準電圧ＶＲＥＦにショートするため、積分回路２４の出力値は、図６の積分回路出力信号ＩＳが示すように基準電圧ＶＲＥＦに固定される。時間ｔ１が経過すると、スイッチ３０３はオフとなるため、積分回路２４は再び所定の時定数でエンベロープ信号ＥＭを積分する。積分回路２４が積分回路出力信号ＩＳをスライスレベル設定回路２５に対して出力した後の動作については実施の形態１と同様であるためその説明を省略する。
【００４６】
以上のように、本実施の形態３のディフェクト検出回路によれば、光ディスク装置の動作が再生から記録へ、あるいは記録から再生へ切り替わった後の一定の期間、積分回路２４の出力を基準電圧ＶＲＥＦに固定し、当該出力値を基準として設定されるスライスレベルＳＤとエンベロープ信号ＥＭとのレベルの比較を行うことによりディフェクト検出信号を出力することとしたので、エンベロープ信号ＥＭが誤ってスライスレベルＳＤを下回ることはなく、前記期間における偽ディフェクト信号の発生を抑えることが可能となる。
【００４７】
（実施の形態４）
図７は、本発明の実施の形態４のディフェクト検出装置の構成を示すブロック図である。図７において、可変ゲインアンプ３０、高速エンベロープ検波回路３１、エッジ検出回路３２、スライスレベル設定回路３６、及びコンパレータ３７については、実施の形態１のディフェクト検出装置において説明した回路にそれぞれ対応するものであるため、その説明を省略する。
【００４８】
３３は、エッジ検出回路３２から出力されるパルスを受け取ると、時間ｔ１の間、Ｈとなるパルス信号ＭＭ１を生成して、後述する第２のモノマルチ回路３４、及び積分回路３５に対して出力する第１のモノマルチ回路である。３４は、第１のモノマルチ回路３３が出力するパルス信号ＭＭ１のレベルの変化を受けて、時間ｔ２の間、Ｈとなるパルス信号ＭＭ２を生成して積分回路３５内のスイッチ４０４に対して出力する第２のモノマルチ回路である。すなわち、第１のモノマルチ回路３３がパルス信号ＭＭ１の出力を停止すると同時に、パルス信号ＭＭ２を積分回路３５内のスイッチ４０４に対して出力する。３５は高速エンベロープ検波回路３１の出力するエンベロープ信号ＥＭを積分する積分回路である。積分回路３５は、抵抗４０１と、容量４０２と、スイッチ４０３，４０４とを備えている。抵抗４０１の一端は、エンベロープ信号ＥＭが与えられており、他端は、スライスレベル設定回路３６、容量４０２の一端、及びスイッチ４０４に接続されている。スイッチ４０３は抵抗４０１と並列接続されており、オンになると抵抗４０１をショートさせる。スイッチ４０４の一端は、抵抗４０１と容量４０２に接続されており、他端は基準電圧ＶＲＥＦに接続されている。スイッチ４０３がオンになると、容量４０２は基準電圧ＶＲＥＦにショートされる。ここで、スイッチ４０３は、第２のモノマルチ回路３４から出力されるパルス信号ＭＭ２がＨのときはオンとなり、Ｌのときはオフとなるように制御されている。また、スイッチ４０４は第１のモノマルチ回路３３から出力されるパルス信号ＭＭ１がＨのときはオンとなり、Ｌのときはオフとなるように制御されている。
【００４９】
次に、以上のように構成されたディフェクト検出装置の動作について図７、及び図８を用いて説明する。図８は、図７のディフェクト検出装置において出力される各信号の波形を表す。なお、以下の説明は、光ディスクの動作が再生から記録へと切り替えられたときについて説明するが、記録から再生へ切り替えられたときの動作についても同様である。
【００５０】
まず、実施の形態１と同様に、反射信号ＡＳが可変ゲインアンプ３０に入力し、記録ゲート信号ＷＴＧＴに応じた所定量の増幅を受け、高速エンベロープ検波回路３１においてエンベロープ信号ＥＭが検出された後、積分回路３５に出力される。
【００５１】
ここで光ディスク装置の動作が再生から記録へ切り替わると、記録ゲート信号ＷＴＧＴのレベルがＬからＨに切り替わる。第１のモノマルチ回路３３は、記録ゲート信号ＷＴＧＴのレベルの変化を受けて、時間ｔ１の間Ｈとなるパルス信号ＭＭ１を生成して第２のモノマルチ回路３４、及び積分回路３５内のスイッチ４０４に対して出力する。
【００５２】
第２のモノマルチ回路３４はパルス信号ＭＭ１の出力を受けても、当該パルス信号が出力されている間は動作を行わない。その一方で、積分回路３５内のスイッチ４０４は、パルス信号ＭＭ１の出力を受けてオンとなる。これにより積分回路３５内の容量４０２が基準電圧ＶＲＥＦにショートするため、積分回路３５の出力値は、ｔ１の期間においては図８の積分回路出力信号ＩＳが示すように基準電圧ＶＲＥＦに固定される。ｔ１の期間が経過すると、第１のモノマルチ回路３３のパルス信号ＭＭ１の出力が停止する。これにより積分回路３５内のスイッチ４０４はオフとなり、積分回路３５は基準電圧ＶＲＥＦの出力を停止する。
【００５３】
一方、第２のモノマルチ回路３４は、パルス信号ＭＭ１の出力停止を受けて、積分回路３５内のスイッチ４０３に対して時間ｔ２の間Ｈとなるパルス信号ＭＭ２を出力し、この結果スイッチ４０３はオンとなる。これにより、抵抗４０１はショートするため、積分回路３５は時間ｔ２の期間、図８に示すように時定数を早めてエンベロープ信号ＥＭを積分する。ｔ２の期間が経過すると、第２のモノマルチ回路３４は、パルス信号ＭＭ２の出力を停止し、スイッチ４０３はオフとなる。これにより積分回路３５は再び所定の時定数でエンベロープ信号ＥＭを積分する。積分回路３５が積分回路出力信号ＩＳをスライスレベル設定回路３６に対して出力した後の動作については実施の形態１と同様であるためその説明を省略する。
【００５４】
以上のように、本実施の形態４のディフェクト検出回路によれば、光ディスク装置の動作が再生から記録へ、あるいは記録から再生へ切り替わった後の一定の期間、積分回路３５の出力を基準電圧ＶＲＥＦに固定し、当該出力値を基準として設定されるスライスレベルＳＤとエンベロープ信号ＥＭとのレベルの比較を行うことによりディフェクト検出信号を出力することとしたので、エンベロープ信号ＥＭが誤ってスライスレベルＳＤを下回ることはなく、前記期間における偽ディフェクト信号の発生を抑えることが可能となる。また、前記期間終了後の一定の期間は、積分回路３５の時定数を早めてエンベロープ信号ＥＭを積分し、積分回路３５の出力信号ＩＳの波形変化をエンベロープ信号ＥＭの波形変化に素早く追従させることとしたので、ディフェクト検出を迅速に再開することが可能となる。
【産業上の利用可能性】
【００５５】
本発明に係るディフェクト検出装置を光ディスク装置に用いることにより、安定した記録、及び再生の可能な光ディスク装置の提供が可能となる点において有用である。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施の形態１に係るディフェクト検出装置を示すブロック図である。
【図２】本発明の実施の形態１に係るディフェクト検出装置において出力される各信号の波形を示す図である。
【図３】本発明の実施の形態２に係るディフェクト検出装置を示すブロック図である。
【図４】本発明の実施の形態２に係るディフェクト検出装置において出力される各信号の波形を示す図である。
【図５】本発明の実施の形態３に係るディフェクト検出装置を示すブロック図である。
【図６】本発明の実施の形態３に係るディフェクト検出装置において出力される各信号の波形を示す図である。
【図７】本発明の実施の形態４に係るディフェクト検出装置を示すブロック図である。
【図８】本発明の実施の形態４に係るディフェクト検出装置において出力される各信号の波形を示す図である。
【図９】従来のディフェクト検出装置を示すブロック図である。
【図１０】従来のディフェクト検出装置に係るディフェクト検出装置において出力される各信号の波形を示す図である。
【符号の説明】
【００５７】
１、１０、２０、３０、１０００    可変ゲインアンプ
２、１１、２１、３１、１００１    高速エンベロープ検波回路
５、１４、２４、３５、１００２    積分回路
１０１、２０１、３０１、４０１    抵抗
１０２、２０２、３０２、４０２    容量
１０３、２０３、３０３、４０３、４０４    スイッチ
６、１６、２５、３６、１００３    スライスレベル設定回路
７、１７、２６、３７、１００４    コンパレータ
３、１２、２２、３２    エッジ検出回路
４、１３、２３、３３    モノマルチ回路（第１のモノマルチ回路）
１５    スライスレベル切り替え回路
３４    第２のモノマルチ回路
【図１】
2005149659.tif 000003
【図２】
2005149659.tif 000004
【図３】
2005149659.tif 000005
【図４】
2005149659.tif 000006
【図５】
2005149659.tif 000007
【図６】
2005149659.tif 000008
【図７】
2005149659.tif 000009
【図８】
2005149659.tif 000010
【図９】
2005149659.tif 000011
【図１０】
2005149659.tif 000012