(57)【要約】  【課題】  半導体の能動領域にボンディングパッドを形成しながら、ゲート酸化膜領域の特性変動を抑制することを目的とする。  【解決手段】  ゲート酸化膜領域１５以外にも充填物からなるビア１６，ビア１７を形成することにより、半導体の能動領域にボンディングパッド３を形成しながら、ボンディングパッド３下のゲート酸化膜領域１５への応力を緩和し、ゲート酸化膜領域１５の特性変動を抑制することができる。【選択図】  図１
2005166959.tif 000002
【特許請求の範囲】
【請求項１】
能動領域と前記能動領域を分離する第１の絶縁層を形成する半導体基板と、
前記能動領域と前記第１の絶縁層を含む前記半導体基板上に形成される第２の絶縁層と、
前記第２の絶縁層上に形成される配線層と、
前記第２の絶縁層上および前記配線層上に形成される第３の絶縁層と、
前記能動領域と前記配線層を電気的に接続する導通ビアと、
前記第１の絶縁層上または前記半導体基板上の前記第２の絶縁層までに形成される１または２以上の第１の強度補強用ビアと、
前記能動領域上に形成されたパッシベーション層とボンディングパッドと
を有することを特徴とする半導体装置。
【請求項２】
能動領域と前記能動領域を分離する第１の絶縁層を形成する半導体基板と、
前記能動領域と前記第１の絶縁層を含む前記半導体基板上に形成される第２の絶縁層と、
前記第２の絶縁層上に形成された配線層および絶縁層により成る１層または２層以上の配線領域と、
前記能動領域と前記配線層を電気的に接続する導通ビアと、
前記第１の絶縁層上または前記半導体基板上の前記第２の絶縁層までに形成される１または２以上の第１の強度補強用ビアと、
前記配線領域に形成される１または２以上の第２の強度補強用ビアと、
前記能動領域上に形成されたパッシベーション層とボンディングパッドと
を有することを特徴とする半導体装置。
【請求項３】
前記ボンディングパッド上に導電性のバンプを有することを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。
【請求項４】
前記補強用ビアが前記半導体基板上のゲート酸化膜領域以外に形成されていることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。
【請求項５】
前記第１の強度補強用ビアおよび第２の強度補強用ビアのうち一部は電気的に開放されていることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。
【請求項６】
前記第１の強度補強用ビアおよび第２の強度補強用ビアが前記ボンディングパッドに対して電気的に開放されていることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。
【請求項７】
前記第２のビア上にパッシベーション層を有し、さらにその上にバンプを有することを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第１の強度補強用ビアおよび第２の強度補強用ビアの材料におけるヤング率が前記第１の絶縁層および第２の絶縁層を形成する材料のヤング率よりも高いことを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。
【請求項９】
前記第１の強度補強用ビアと第２の強度補強用ビアが短絡することを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。
【請求項１０】
半導体基板に能動領域と前記能動領域を分離する第１の絶縁層を形成する工程と、
前記能動領域と前記第１の絶縁層を含む前記半導体基板上に第２の絶縁層を形成する工程と、
前記能動領域上に導通ビアを形成する工程と、
前記第１の絶縁層上または前記半導体基板上に１または２以上の強度補強用ビアを形成する工程と、
前記第２の絶縁層上に前記能動領域と前記導通ビアを介して電気的に接続する配線層を形成する工程と、
前記第２の絶縁層上および前記配線層上に第３の絶縁層を形成する工程と、
前記能動領域上にボンディングパッドを形成する工程と、
前記第３の絶縁層及び前記ボンディングパッド上の一部にパッシベーション層を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体の能動領域にボンディングパッドを形成する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、ノートパソコンや液晶型ＴＶの普及により液晶パネルの需要も大きく伸びてきている。その液晶パネルを動作させるための半導体装置の需要もまた同様に大きく伸び、さらに、ノートパソコンなど普及価格化のために液晶パネルや半導体装置のコストダウンの要求も強くなってきている。
【０００３】
半導体装置のコストダウンの方法として、一枚のウエハからの半導体チップ取れ数を増やすことにより、半導体装置のコストを下げる方法がある。半導体チップの取れ数を増やすためにはウエハサイズを大きくするか、半導体チップサイズを小さくする方法がある。
【０００４】
ウエハサイズを大きくする方法は、１５０ｍｍから２００ｍｍにウエハサイズを拡大する方法が一部とられている。また、半導体チップサイズを縮小する方法として、従来チップ周辺の半導体の能動領域外に形成されていたボンディングパッドを半導体の能動領域上に配置する方法が検討されている。
【０００５】
この半導体素子上にボンディングパッドを配置する構造とすることにより、パッド分の面積を削減し小型化を図ることができる。
例えば、図３に示すように、従来の半導体装置によると、ボンディング領域２３の下にＰ型ベース領域、Ｎ型エミッタ領域および両領域の接合によりなる能動領域を有する構造が用いられている。さらに、ワイヤボンディング接続時の圧力による層間膜クラックを防止するために、ボンディング領域２３の下面から基板主面にほぼ垂直に絶縁層を貫通してＰ型ベース領域２９とのコンタクト領域２１２に達するコンタクト２１４とを具備している（例えば、特許文献１参照）。
【特許文献１】特開昭６３−２８３０４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のような半導体素子上にボンディングパッドを配置する従来の半導体装置では、ボンディングの圧力による能動領域（ＭＯＳ型トランジスタではゲート酸化膜領域）の特性変動への考慮はされていない。前記従来の構造では、導電性コンタクトがゲート酸化膜領域にボンディングパッドから垂直に形成されているためにゲート酸化膜領域へボンディング時の圧力が直接かかることになり、ゲート酸化膜領域の特性変動を起こしやすくなる。全ての半導体素子が同時に特性変動する場合は、あまり問題にならないが、ボンディングパッドの下の半導体素子だけが特性変動すると、同時に動作するはずのトランジスタのスイッチングタイミングが変わってしまう可能性が高くなるという問題点があった。
【０００７】
本発明の半導体装置およびその製造方法は、半導体の能動領域にボンディングパッドを形成しながら、ゲート酸化膜領域の特性変動を抑制することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の請求項１記載の半導体装置は、能動領域と前記能動領域を分離する第１の絶縁層を形成する半導体基板と、前記能動領域と前記第１の絶縁層を含む前記半導体基板上に形成される第２の絶縁層と、前記第２の絶縁層上に形成される配線層と、前記第２の絶縁層上および前記配線層上に形成される第３の絶縁層と、前記能動領域と前記配線層を電気的に接続する導通ビアと、前記第１の絶縁層上または前記半導体基板上の前記第２の絶縁層までに形成される１または２以上の第１の強度補強用ビアと、前記能動領域上に形成されたパッシベーション層とボンディングパッドとを有することを特徴とする。
【０００９】
請求項２記載の半導体装置は、能動領域と前記能動領域を分離する第１の絶縁層を形成する半導体基板と、前記能動領域と前記第１の絶縁層を含む前記半導体基板上に形成される第２の絶縁層と、前記第２の絶縁層上に形成された配線層および絶縁層により成る１層または２層以上の配線領域と、前記能動領域と前記配線層を電気的に接続する導通ビアと、前記第１の絶縁層上または前記半導体基板上の前記第２の絶縁層までに形成される１または２以上の第１の強度補強用ビアと、前記配線領域に形成される１または２以上の第２の強度補強用ビアと、前記能動領域上に形成されたパッシベーション層とボンディングパッドとを有することを特徴とする。
【００１０】
請求項３記載の半導体装置は、請求項１または請求項２のいずれかに記載の半導体装置において、前記ボンディングパッド上に導電性のバンプを有することを特徴とする。
請求項４記載の半導体装置は、請求項１または請求項２のいずれかに記載の半導体装置において、前記補強用ビアが前記半導体基板上のゲート酸化膜領域以外に形成されていることを特徴とする。
【００１１】
請求項５記載の半導体装置は、請求項１または請求項２のいずれかに記載の半導体装置において、前記第１の強度補強用ビアおよび第２の強度補強用ビアのうち一部は電気的に開放されていることを特徴とする。
【００１２】
請求項６記載の半導体装置は、請求項１または請求項２のいずれかに記載の半導体装置において、前記第１の強度補強用ビアおよび第２の強度補強用ビアが前記ボンディングパッドに対して電気的に開放されていることを特徴とする。
【００１３】
請求項７記載の半導体装置は、請求項６記載の半導体装置において、前記第２のビア上にパッシベーション層を有し、さらにその上にバンプを有することを特徴とする。
請求項８記載の半導体装置は、請求項１または請求項２のいずれかに記載の半導体装置において、前記第１の強度補強用ビアおよび第２の強度補強用ビアの材料におけるヤング率が前記第１の絶縁層および第２の絶縁層を形成する材料のヤング率よりも高いことを特徴とする。
請求項９記載の半導体装置は、請求項１または請求項２のいずれかに記載の半導体装置において、前記第１の強度補強用ビアと第２の強度補強用ビアが短絡することを特徴とする。
【００１４】
請求項１０記載の半導体装置の製造方法は、半導体基板に能動領域と前記能動領域を分離する第１の絶縁層を形成する工程と、前記能動領域と前記第１の絶縁層を含む前記半導体基板上に第２の絶縁層を形成する工程と、前記能動領域上に導通ビアを形成する工程と、前記第１の絶縁層上または前記半導体基板上に１または２以上の強度補強用ビアを形成する工程と、前記第２の絶縁層上に前記能動領域と前記導通ビアを介して電気的に接続する配線層を形成する工程と、前記第２の絶縁層上および前記配線層上に第３の絶縁層を形成する工程と、前記能動領域上にボンディングパッドを形成する工程と、前記第３の絶縁層及び前記ボンディングパッド上の一部にパッシベーション層を形成する工程とを有することを特徴とする。
【００１５】
この前記ゲート酸化膜領域以外の充填物からなるビアが梁の役目を果たすことになり、ボンディング時のゲート酸化膜領域への圧力を緩和することが可能となるため、半導体の能動領域にボンディングパッドを形成しながら、ゲート酸化膜領域の特性変動を抑制することができる。
【発明の効果】
【００１６】
以上のように、ゲート酸化膜領域以外にも充填物からなるビアを形成することにより、半導体の能動領域にボンディングパッドを形成しながら、ボンディングパッド下のゲート酸化膜領域への応力を緩和し、ゲート酸化膜領域の特性変動を抑制することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照しながら説明する。
（実施例１）
図１は本発明の実施例１における半導体装置を示す断面図であり、１は導電性バンプ、２は密着強化用の導電層、３はボンディングパッド、４はパッシベーション層、５は第３の絶縁層、６は配線層、７は第２の絶縁層、８は半導体基板、９はウエル、１０は第１の絶縁層であるＬＯＣＯＳ、１１は拡散領域、１２はゲート電極、１３はゲート絶縁層、１４はゲート酸化膜領域以外に形成されたゲート用ビア、１５はゲート酸化膜領域、１６は第１の絶縁層上の充填物からなるビア、１７はゲート酸化膜領域以外の充填物からなるビア、１８はソース、ドレイン用ビアである。このうち、ビア１６およびビア１７は電気的な接続は行わず、構造的に応力の緩和に寄与する強度補強用のビアである。
【００１８】
図１において、ゲート酸化膜領域１５および第１の絶縁層１０が形成された半導体基板８上に第２の絶縁層７を形成する。さらに、拡散領域１１，第１の絶縁層１０および半導体基板８上に電気的に接続されるようにフォトリソとドライエッチングにより絶縁層７に穴を形成し、穴に拡散防止用の膜（図示せず）を形成し、さらに導電性材料で充填したビア１６，ビア１７，ビア１８を形成する。ゲート用ビア１４はゲート酸化膜領域１５外までゲート電極で引き出してビアを形成する。
【００１９】
ここで、第２の絶縁層７の材料としては、例えばシリコン酸化膜、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ  ）膜、有機膜、フッ素を添加したＣＶＤ膜、窒化シリコン膜等からなる。拡散防止用の膜材料は、例えばタングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。また、穴を充填する導電性材料としては、例えばＡｌ、Ａｌ合金、Ｃｕ、タングステンまたはタングステン合金等のような低抵抗な材料からなる。今回は絶縁材料としてヤング率が７６０００Ｎ／ｍｍ２のシリコン酸化膜を使用し、拡散防止用の膜材料および穴を充填する導電性材料としてヤング率が２６２０００Ｎ／ｍｍ２のタングステンを使用した。ゲート酸化膜領域上に形成された絶縁層よりもヤング率の高いビアが、ビアの梁の役割からも望ましい。絶縁層２の厚みは約１０００ｎｍとした。
【００２０】
次に、配線層６を所望のパターンで第２の絶縁層７上に形成する。配線層６は、ゲート酸化膜領域以外のビア１６，ビア１７上には形成しても良いが、形成しない方が望ましい。さらに、配線層６上に第３の絶縁層５を形成し、ボンディングパッド３と配線層６が電気的に接続するように第３の絶縁層５に穴をあける。この穴に拡散防止用の膜を形成し、さらに、導電性材料で充填しビアを形成する（図示せず）。ここでは、ビア１６およびビア１７の端面と第３の絶縁層とは接している。配線層６を形成しないことで配置の自由度が上がる。
【００２１】
ここで、拡散防止用の膜材料は、例えば、タングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。また、穴を充填する導電性材料としては、例えばＡｌ、Ａｌ合金、Ｃｕ、タングステンまたはタングステン合金等のような低抵抗な材料からなる。ボンディングパッド３と配線層６の材料としては、Ａｌ、Ａｌ合金、Ｃｕ、タングステンまたはタングステン合金等のような低抵抗な材料からなる。今回は絶縁材料としてシリコン酸化膜を使用し、拡散防止用の膜材料および穴を充填する導電性材料としてタングステンを使用した。ボンディングパッド３と配線層６としては、Ａｌを使用した。ここで、ゲート酸化膜領域１５の上部において、ボンディングパッド３と配線層６をビアにより接続しなくてもよい。ここで必要であれば同様の構成にてさらに上層に絶縁層と配線層を複数層重ねてもよい(図示せず)。さらに、ボンディングパッド３上には保護用のパッシベーション層４を形成する。パッシベーション層４の材料としては、例えばシリコン酸化膜、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ  ）膜、有機膜、フッ素を添加したＣＶＤ膜、窒化シリコン膜等からなるが、今回は窒化シリコンを使用した。厚みは約１２００ｎｍである。さらに前記ボンディングパッド３上に密着強化用の導電層２を形成し、その上に導電性のバンプ１を形成する。密着強化用の導電層２の材料としては、Ｃｒ、タングステンまたはタングステン合金等からなり、ここではタングステンを使用した。また、バンプ１の材料としては、Ｎｉ、Ａｌ、Ｃｕ、Ａｕ等からなり、今回はＡｕを使用した。
【００２２】
以上のように、ゲート酸化膜領域のみにビアを形成する場合に比べて、ゲート酸化膜領域にビアを形成し、ゲート酸化膜領域以外にも多数のビアを形成すると、ゲート酸化膜領域に形成されたトランジスタの特性が約１０％向上した。
【００２３】
したがって、ゲート酸化膜領域１５に加えてゲート酸化膜領域１５以外にもビア１６，ビア１７といった多数のビアを形成することにより、半導体の能動領域にボンディングパッド３を形成しながら、ボンディングパッド下のゲート酸化膜領域１５への応力を緩和し、ゲート酸化膜領域１５の特性変動を抑制することができる。
（実施例２）
図２は本発明の実施例２における半導体装置を示す断面図であり、１は導電性バンプ、２は密着強化用の導電層、３はボンディングパッド、４はパッシベーション層、５は第３の絶縁層、６は配線層、７は第２の絶縁層、８は半導体基板、９はウエル、１０は第１の絶縁層であるＬＯＣＯＳ、１１は拡散領域、１２はゲート電極、１３はゲート絶縁層、１４はゲート酸化膜領域以外に形成されたゲート用ビア、１５はゲート酸化膜領域、１６は第１の絶縁層上の充填物からなるビア、１７はゲート酸化膜領域以外の充填物からなるビア、１８はソース、ドレイン用ビア、１９は第３の絶縁層のビア、２０はビア上のパッシベーション層４上にバンプがある領域である。このうち、ビア１６およびビア１７は電気的な接続は行わず、構造的に応力の緩和に寄与する強度補強用のビアである。
【００２４】
図２において、ゲート酸化膜領域１５および第１の絶縁層１０が形成された半導体基板８上に第２の絶縁層７を形成する。さらに、ゲート酸化膜領域１５に穴を形成せず、さらに拡散領域１１上に電気的に接続されるようにフォトリソとドライエッチングにより穴を形成し、穴に拡散防止用の膜（図示せず）を形成し、さらに導電性材料で充填しビア１６，ビア１７，ビア１８を形成する。ゲート用ビア１４はゲート酸化膜領域１５外までゲート電極で引き出してビアを形成する。
【００２５】
ここで、第２の絶縁層７の材料としては、例えば、シリコン酸化膜、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ  ）膜、有機膜、フッ素を添加したＣＶＤ膜、窒化シリコン膜等からなる。拡散防止用の膜材料は、例えば、タングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。また、穴を充填する導電性材料としては、例えば、Ａｌ、Ａｌ合金、Ｃｕ、タングステンまたはタングステン合金等のような低抵抗な材料からなる。今回は絶縁材料としてヤング率が７６０００Ｎ／ｍｍ２のシリコン酸化膜を使用し、拡散防止用の膜材料および穴を充填する導電性材料としてヤング率が２６２０００Ｎ／ｍｍ２のタングステンを使用した。ゲート酸化膜領域上に形成された絶縁層よりもヤング率の高いビアが、ビアの梁の役割からも望ましい。絶縁層２の厚みは約１０００ｎｍとした。
【００２６】
次に、配線層６を所望のパターンで第２の絶縁層７上に形成する。配線層６は、ゲート酸化膜領域１５以外のビア１６，ビア１７上には形成しても良いが、形成しない方が望ましい。さらに、配線層６上に第３の絶縁層５を形成し、必要があればボンディングパッド３と配線層６が電気的に接続するように第３の絶縁層５に穴をあける。同様に、第２の絶縁層に形成したビア１７上に重なるように第３の絶縁層に穴を形成する。この穴に拡散防止用の膜（図示せず）を形成し、さらに導電性材料で充填しビア１９を形成する。このビア１９は、電気的に他の配線と接続されてもよいが、図２のように電気的に接続されなくてもよい。ここで必要であれば同様の構成にてさらに上層に絶縁層と配線層を複数層重ねてもよい(図示せず)。
【００２７】
次に、第３の絶縁層５に形成されたビア１９上にパッシベーション層４を形成する。さらに、その上に密着強化用の導電層２を形成し、導電性バンプ１を形成する。
これにより、バンプが加圧される時の圧力が、このビア上のパッシベーションにバンプがある領域２０にもかかるため、圧力を積層された能動素子上の絶縁層５と絶縁層７の材料よりもヤング率の高い、多数のビア１７とビア１９で支えることになり、ゲート酸化膜領域１５への圧力を軽減できるようになる。
【００２８】
拡散防止用の膜材料としては、例えば、タングステン、ＴｉＮ、Ｔｉ、Ｔａ、ＷＮ、ＷＳｉＮ、ＴｉＳｉＮ、ＴａＮまたはＴａＳｉＮ等からなる。また、穴を充填する導電性材料としては、例えば、Ａｌ、Ａｌ合金、Ｃｕ、タングステンまたはタングステン合金等のような低抵抗な材料からなる。ボンディングパッド２と配線層６の材料としては、Ａｌ、Ａｌ合金、Ｃｕ、タングステンまたはタングステン合金等のような低抵抗な材料を用いる。今回は絶縁材料としてシリコン酸化膜を使用し、拡散防止用の膜材料および穴を充填する導電性材料としてタングステンを使用した。ボンディングパッド３と配線材料６としては、Ａｌを使用した。パッシベーション層４の材料としては、例えば、シリコン酸化膜、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ  ）膜、有機膜、フッ素を添加したＣＶＤ膜、窒化シリコン膜等を用いるが、今回は窒化シリコンを使用した。厚みは約１２００ｎｍである。密着強化用の導電層２の材料としては、Ｃｒ、タングステンまたはタングステン合金等からなり、タングステンを使用した。また、バンプ１の材料としては、Ｎｉ、Ａｌ、Ｃｕ、Ａｕ等を用い、今回はＡｕを使用した。
【００２９】
以上のように、ゲート酸化膜領域のみにビアを形成する場合に比べて、ゲート酸化膜領域にビアを形成し、ゲート酸化膜領域以外にも多数のビアを形成すると、ゲート酸化膜領域に形成されたトランジスタの特性が約１２％向上した。
【００３０】
したがって、ゲート酸化膜領域１５に加えてゲート酸化膜領域１５以外にもビア１６，ビア１７，ビア１９といった多数のビアを形成することにより、半導体の能動領域にボンディングパッド３を形成しながら、ボンディングパッド下のゲート酸化膜領域１５への応力を緩和し、ゲート酸化膜領域１５の特性変動を抑制することができる。
【００３１】
以上の説明では、配線層が１層の場合について説明したが、配線層およびその絶縁層である酸化膜からなる配線領域が複数層ある場合でも、それぞれの層に強度補強用ビアを形成することも可能である。
【産業上の利用可能性】
【００３２】
本発明の半導体装置およびその製造方法は、ゲート酸化膜領域の特性変動を抑制することができ、半導体の能動領域にボンディングパッドを形成する半導体装置およびその製造方法等に有用である。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施例１における半導体装置を示す断面図
【図２】本発明の実施例２における半導体装置を示す断面図
【図３】従来の半導体装置を示す断面図
【符号の説明】
【００３４】
１    導電性バンプ
２    密着強化用の導電層
３    ボンディングパッド
４    パッシベーション層
５    第３の絶縁層
６    配線層
７    第２の絶縁層
８    半導体基板
９    ウエル
１０    第１の絶縁層（ＬＯＣＯＳ）
１１    拡散領域
１２    ゲート電極
１３    ゲート絶縁層
１４    ゲート用ビア
１５    ゲート酸化膜領域
１６    ビア
１７    ビア
１８    ビア
１９    ビア
２０    ビア上のパッシベーションにバンプがある領域
２３    ボンディング領域
２９    Ｐ型ベース領域
２１２    コンタクト領域
２１４    コンタクト
【図１】
2005166959.tif 000003
【図２】
2005166959.tif 000004
【図３】
2005166959.tif 000005