(57)【要約】【課題】安定した点灯を損なうことなく、電力消費の低減を確実にする。【解決手段】直流電源１０に対して並列に接続された第１および第３のスイッチング素子Ｑ1 およびＱ3 が直列に接続された回路並びに第２および第４のスイッチング素子Ｑ2 およびＱ4 が直列に接続された回路と、２次巻線に放電電極の少なくとも一方が発光管外周面に設けられた蛍光ランプ２が少なくとも１つ接続され、第１および第３のスイッチング素子Ｑ1 およびＱ3 の接続点と第２および第４のスイッチング素子Ｑ2 およびＱ4 の接続点との間に１次巻線が接続されたパルストランス１２とを有し、駆動信号回路１１が第１および第４のスイッチング素子Ｑ1 およびＱ4 と第２および第３のスイッチング素子Ｑ2 およびＱ3 とを交互に導通制御する。【選択図】図１
2005302329.tif 000002
【特許請求の範囲】
【請求項１】
直流電源に対して並列に接続された第１および第３のスイッチング素子が直列に接続された回路並びに第２および第４のスイッチング素子が直列に接続された回路と、
２次巻線に放電電極の少なくとも一方が発光管外周面に設けられた蛍光ランプが少なくとも１つ接続され、第１および第３のスイッチング素子の接続点と第２および第４のスイッチング素子の接続点との間に１次巻線が接続されたパルストランスと、
第１および第４のスイッチング素子と第２および第３のスイッチング素子とを交互に導通制御する導通制御手段と、
を有することを特徴とする放電灯駆動装置。
【請求項２】
前記第１および第２のスイッチング素子の前記直流電源へのそれぞれの接続側または前記第３および第４のスイッチング素子のそれぞれの接地側に抵抗成分を有する素子が直列に接続されていることを特徴とする請求項１記載の放電灯駆動装置。
【請求項３】
前記パルストランスは、１次巻線と２次巻線との結合係数が０．９９６以上であることを特徴とする請求項１または２記載の放電灯駆動装置。
【請求項４】
前記導通制御手段は、前記蛍光ランプに流れる正のランプ電流におけるパルス幅と負のランプ電流におけるパルス幅とが非対称となるように第１および第４のスイッチング素子と第２および第３のスイッチング素子とを交互に導通制御することを特徴とする請求項１乃至３のいずれかに記載の放電灯駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放電電極の少なくとも一方がランプ管外周面に設けられた蛍光ランプの放電灯駆動装置に関する。
【背景技術】
【０００２】
図１０は、パーソナルコンピュータやナビゲーションシステムに使用される液晶表示装置のバックライト用光源の放電灯駆動装置の従来例を示す図である（特許文献１）。
【０００３】
この放電灯駆動装置は、スイッチング素子Ｓ1 ，Ｓ2 をオン・オフ制御する駆動信号回路１を具備し、第１のスイッチング素子Ｓ1 、抵抗成分を有する素子Ｌs1、ダイオードＤ、抵抗成分を有するＬs2および第２のスイッチング素子Ｓ2 が順次直列に接続された回路と、コンデンサＣ1 ，Ｃ2 が順次直列に接続された回路とが直流電源に対して並列に接続されると共に、このコンデンサＣ1 とＣ2 との接続点とダイオードＤのアノードとの間に、２次巻線に片側外面電極蛍光ランプ２が接続されたパルストランス３の１次巻線が接続されている構成である。なお、片側外面電極蛍光ランプ２は、図１１および図１２に示すように、ガラス管４の内面に蛍光体膜５を形成し、また少なくともキセノンを含んだ希ガスである放電媒体６を封入し、さらにガラス管４の内部の一端に内部電極７を設け、他方、ガラス管４の外面に導線を螺旋状に巻き付けて外部電極８とし、これを熱収縮チューブ９によって固定した構造である。
【０００４】
そして、この放電灯駆動装置においては、駆動信号回路１からの矩形波駆動信号ＳＣ1 およびＳＣ2 によりそれぞれスイッチング素子Ｓ1 およびＳ2 を交互にオン・オフ駆動させることで、パルストランス３に電流を流して片側外面電極蛍光ランプ２を点灯させる。特に、この放電灯駆動装置は、それまでの装置（特許文献２，３参照）の課題を改善するため、一方向性電流素子であるダイオードＤを介挿してあることから、片側外面電極蛍光ランプ２に供給されるランプ電流にリンギングが発生して光出力の低下、不安定化を招来することを防止することができるものである。
【特許文献１】特開２００２−２４６１９４号公報
【特許文献２】特開２００２−１９８１９２号公報
【特許文献３】特開２００２−７５６７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記放電灯駆動装置は、一方向性電流素子の介挿によりリンギングの発生を防止して光出力の低下、不安定化を阻止できるという優れた効果を有するものの、今後の更なる低消費電力化の要求に応えるべく、一層の電力消費の低減が期待されている。特に、上記放電灯駆動装置では、ダイオードといった一方向性電流素子を用いているが、このダイオードにおける電圧降下電圧の存在による蛍光ランプの点灯に寄与しない電力損失を改善することが切望されている。
【０００６】
本発明は、上記に鑑みてなされたもので、その目的としては、安定した点灯を損なうことなく電力消費の低減を確実にした放電灯駆動装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１記載の本発明は、直流電源に対して並列に接続された第１および第３のスイッチング素子が直列に接続された回路並びに第２および第４のスイッチング素子が直列に接続された回路と、２次巻線に放電電極の少なくとも一方が発光管外周面に設けられた蛍光ランプが少なくとも１つ接続され、第１および第３のスイッチング素子の接続点と第２および第４のスイッチング素子の接続点との間に１次巻線が接続されたパルストランスと、第１および第４のスイッチング素子と第２および第３のスイッチング素子とを交互に導通制御する導通制御手段と、を有することを要旨とする。
【０００８】
本発明にあっては、蛍光ランプへの給電を所謂フルブリッジ構成に接続した４つのスイッチング素子のオン・オフ制御により行なえるようにして、一方向性電流素子を不要にしている。
【０００９】
請求項２記載の本発明は、請求項１記載の発明において、前記第１および第２のスイッチング素子の前記直流電源へのそれぞれの接続側または前記第３および第４のスイッチング素子のそれぞれの接地側に抵抗成分を有する素子が直列に接続されていることを要旨とする。
【００１０】
本発明にあっては、パルストランスへの通電路に抵抗成分を有する素子を介挿することで、ランプ電圧を最適な矩形波に整形して点灯安定性の向上を図っている。
【００１１】
請求項３記載の本発明は、請求項１または２記載の発明において、前記パルストランスが、１次巻線と２次巻線との結合係数が０．９９６以上であることを要旨とする。
【００１２】
本発明にあっては、パルストランスの結合係数を高くすることで、最適なランプ電圧波形を確保している。
【００１３】
請求項４記載の本発明は、請求項１乃至３のいずれかに記載の発明において、前記導通制御手段が、前記蛍光ランプに流れる正のランプ電流におけるパルス幅と負のランプ電流におけるパルス幅とが非対称となるように第１および第４のスイッチング素子と第２および第３のスイッチング素子とを交互に導通制御することを要旨とする。
【００１４】
本発明にあっては、配光調整を容易にすると共に安定した点灯を図っている。
【発明の効果】
【００１５】
本発明によれば、従来のように一方向性電流素子を用いることなく、蛍光ランプへの給電を的確に行なうことができるので、安定した点灯を損なうことなく確実に電力消費の低減を実現することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図に基づいて詳説する。
【００１７】
図１は本発明の第１の実施の形態の放電灯駆動装置の回路を示す図である。同図において、１０は直流電源であり、その給電端子間には、第１および第３のスイッチング素子Ｑ１およびＱ３が直列に接続された回路と第２および第４のスイッチング素子Ｑ２およびＱ４が直列に接続された回路とが並列に接続されている。これら第１〜第４のスイッチング素子Ｑ1 〜Ｑ4 は、同様に直流電源１０の給電端子間に接続された導通制御手段を構成する駆動信号回路１１によってオン・オフ制御されるものである。なお、スイッチング素子Ｑ1 〜Ｑ4 としては、図１ではＦＥＴを用いているが、トランジスタ等を用いてもよく、これに限定されるものではないことは言うまでもない。
【００１８】
一方、第１および第３のスイッチング素子Ｑ1 およびＱ3 の接続点と第２および第４のスイッチング素子Ｑ2 およびＱ4 の接続点との間には、パルストランス１２の１次巻線が接続されている。そして、このパルストランス１２の２次巻線には、片側外面電極蛍光ランプ（以下、適宜に「蛍光ランプ」と呼ぶ）２が接続されている。なお、蛍光ランプとしては、片側外面電極蛍光ランプに限らず、放電電極の少なくとも一方がガラス管外周面に設けられたものであればよい。
【００１９】
パルストランス１２は、仕切りの無いボビン構造であり、１次巻線と２次巻線との結合係数が０．９９６以上のものである。これは、結合係数が小さい場合には漏洩インダクタンスが多いことから、１次巻線側から矩形波パルスを印加しても２次巻線からのランプ電圧波形の立ち上がりが緩やかになってランプ電流波形の急激な立ち上がりが失われ、これにより蛍光ランプ２が所要輝度で点灯されないといったことを防止するためである。すなわち、パルストランスの結合係数が２次巻線からのランプ電圧の立ち上がりに大きく左右するので、高い結合係数を有するパルストランスを用いているのである。
【００２０】
次に、本実施の形態の作用を図２のタイミングチャートを用いて説明する。
【００２１】
本実施の形態の放電灯駆動装置においては、基本的に、駆動信号回路１１の制御下において第１および第４のスイッチング素子Ｑ1 およびＱ4 と第２および第３のスイッチング素子Ｑ2 およびＱ3 とを交互に導通制御することで、パルストランス１２を介して蛍光ランプ２への給電を行ない、点灯させる。すなわち、図２に示す如く、第１および第４のスイッチング素子Ｑ1 およびＱ4 がオンで第２および第３のスイッチング素子Ｑ2 およびＱ3 がオフ状態では、直流電源１０、第１のスイッチング素子Ｑ1 、パルストランス１２の１次巻線、第４のスイッチング素子Ｑ4 の経路で電流が流れ、これにより、パルストランス１２の２次巻線からは、負のランプ電流ＩL が蛍光ランプ２に供給される。逆に、第１および第４のスイッチング素子Ｑ1 およびＱ4 がオフで第２および第３のスイッチング素子Ｑ2 およびＱ3 がオンの状態では、直流電源１０、第２のスイッチング素子Ｑ2 、パルストランス１２の１次巻線、第３のスイッチング素子Ｑ3 の経路で電流が流れ、これにより、パルストランス１２の２次巻線からは、正のランプ電流ＩL が蛍光ランプ２に供給されることになる。
【００２２】
図３乃至図５は、上記回路動作における実際の波形例を示す図であり、図３は第１〜第４のスイッチング素子Ｑ1 〜Ｑ4 を構成する各ＦＥＴのゲート端子への信号入力ＶG1〜ＶG4の状況を示す図、図４は第１および第２のスイッチング素子Ｑ1 およびＱ2 を構成する各ＦＥＴのゲート端子への信号入力ＶG1およびＶG2の状況並びにドレイン電圧ＶD1およびＶD2の状況を示す図、図５は第１および第２のスイッチング素子Ｑ1 およびＱ2 を構成する各ＦＥＴのゲート端子への信号入力ＶG1およびＶG2の状況並びにランプ電流ＩL 、ランプ電圧ＶL の状況を示す図である。
【００２３】
一方、上記の如き回路動作において、本実施の形態では、駆動信号回路１１が蛍光ランプ２への正のランプ電流におけるパルス幅と負のランプ電流におけるパルス幅とが非対称になるように第１〜第４のスイッチング素子Ｑ1 〜Ｑ4 のオン・オフ時間を制御している。これは、蛍光ランプ２への正のランプ電流におけるパルスの供給後の通電の休止期間をできる限り長くする一方、負のランプ電流におけるパルスの供給時間をできる限り長くすることで、蛍光ランプ２をより明るく点灯させるためである。
【００２４】
つまり、蛍光ランプ２のような所謂誘電体バリア放電ランプ（本実施形態で用いている片側外面電極蛍光ランプでは特にそうであるが）においては、外部と内部の電極に電圧を印加するとその間に存在するガラス管が誘電体として電荷をチャージし、最大にチャージされると放電媒体である例えばキセノンガス内に放電され陽光柱が形成される。この陽光柱から放射される紫外線により蛍光体膜から可視光が得られる。しかしパルストランスの１次巻線側から負荷であるランプを見た場合、ランプは電極がガラス管を挟んで内部と外部で構成され、さらに外部電極側がＧＮＤに接続される非対称な構成となっているため、ガラス管内に発生する陽光柱の形成状況が正・負のランプ電流によって異なる。具体的には、正のランプ電流において内部電極側に正のランプ電圧が印加されると、ガラス管の内壁（特に外部電極の近傍）に陽光柱が形成されるが、その陽光柱は収縮して電流密度が高く、非常に電流が流れやすいため短パルスとなり、放電媒体のキセノンから出力される紫外線が非常に少なく発光にはほとんど寄与しない。逆に、負のランプ電流が流れた時には、ガラス管内全体に電流密度の低い拡散陽光柱が形成され正のランプ電流よりも長い間電流が流れ、その間紫外線が放射され続けるので、発光に大きく寄与するのである。そして、放電（正・負）を連続的に繰返しより明るく点灯させるためには、誘電体バリア放電ランプの場合、誘電体に十分電荷を蓄える為の休止期間が必要であり、特に発光に寄与する負のランプ電流を多く流すためには、その前の正のランプ電流が流れた後の電流が流れない休止期間を長くする必要がある。これは、電流が流れない休止期間が短いと、管内に電子が残ってしまい電流が流れ易い環境となり、次のランプ電圧が印加されたときには陽光柱の拡散が不十分となってしまいチラツキが発生し易くなるためである。このようなことから、正のランプ電流におけるパルスの後の休止期間はできる限り長くすると共に、正のランプ電流の電荷をチャージできる休止期間を確保しつつ負のランプ電流におけるパルスの時間はできる限り長くする必要があり、結果として、正・負のランプ電流におけるパルスの流れている時間を異ならせているのである。
【００２５】
図６は、駆動信号回路１１が蛍光ランプ２への正のランプ電流におけるパルス幅と負のランプ電流におけるパルス幅とが非対称になるように第１〜第４のスイッチング素子Ｑ1 〜Ｑ4 のオン・オフ時間を制御した場合の実際のランプ電流ＩL の波形例を示す図である。同図に示すように、本実施の形態では、正のパルス電流が流れた時に例えば破線で示すようなアンダーシュートが発生しないことから長い休止期間が確保できる一方、所定の休止期間を確保しつつ負のパルス電流が長い時間に渡って流れる。
【００２６】
したがって、本実施の形態によれば、従来のようにダイオードのような一方向性電流素子を用いることなく、蛍光ランプへの給電および安定した点灯を的確に行なうことができるので、少なくとも一方向性電流素子における蛍光ランプの点灯に寄与しない電力損失分を低減することができる。因みに、本実施の形態においては、蛍光ランプの明るさが同一の電力で従来装置に比べて５％アップしたことを確認するに至った。
【００２７】
なお、上記実施の形態では、蛍光ランプ２が１本の場合について説明したが、複数本であってもよいことは言うまでもなく、蛍光ランプ２の本数が多い程、電力消費の低減の効果も大きい。すなわち、従来装置においては、一方向性電流素子として例えばダイオードを使用した場合、例えば、ダイオードの電圧降下電圧ＶＦが０．５Ｖあった場合に、入力電流が１Ａ流れると、０．５Ｗの損失になり、これが多点灯（例えば４灯）など行った場合は、トータル損失は２Ｗにもなるが、本発明では、このような損失が発生することがないのである。そして、これにより、第１〜第４のスイッチング素子Ｑ1 〜Ｑ4 、パルストランス１２、蛍光ランプ２をシールドケース内に組み込んでユニットを構成した場合であっても、シールドケースの発熱といった事態を防止することができる。
【００２８】
図７は、本発明の第２の実施の形態の放電灯駆動装置の回路を示す図である。その特徴としては、第１および第２のスイッチング素子Ｑ1 およびＱ2 を構成する各ＦＥＴのドレイン端子にそれぞれ抵抗成分を有する素子Ｌ1 およびＬ2 を直列に接続することで、図１の回路に比べて蛍光ランプ２の点灯を一層安定化したことにある。特に、蛍光ランプ２のガラス管５の管軸方向に配光がアンバランスの状態（片側一方の明るさが明るく、片側他方の明るさが暗い状態）になったときに配光調整を簡単に行なうことができる。なお、抵抗成分へ有する素子としては、インダクタ、抵抗等を用いて構成することができる。
【００２９】
図８は、抵抗成分を有する素子Ｌ1 ，Ｌ2 としてインダクタを用いた場合の実際のランプ電流ＩL の波形例を示す図である。この場合においては、蛍光ランプの配光の安定化、チラツキの低減を実現することができる。
【００３０】
なお、上記図７の実施の形態では、第１および第２のスイッチング素子Ｑ1 およびＱ2 を構成する各ＦＥＴのドレイン端子にそれぞれ抵抗成分を有する素子Ｌ1 およびＬ2 を直列に接続するようにしたが、図９に示すように、第３および第４のスイッチング素子Ｑ3 およびＱ4 を構成する各ＦＥＴのソース端子にそれぞれ抵抗成分を有する素子Ｌ3 およびＬ4 を直列に接続するようにしてもよく、上記図７と同様の効果を得ることができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１の実施の形態の回路図。
【図２】第１の実施の形態における回路動作のタイミングチャート。
【図３】第１の実施の形態における、第１〜第４のスイッチング素子Ｑ1 〜Ｑ4 のゲート端子への信号入力ＶG1〜ＶG4の状況を示す図。
【図４】第１の実施の形態における第１および第２のスイッチング素子Ｑ1 およびＱ2 のゲート端子への信号入力ＶG1およびＶG2の状況並びにドレイン電圧ＶD1およびＶD2の状況を示す図。
【図５】第１の実施の形態における第１および第２のスイッチング素子Ｑ1 およびＱ2 ゲート端子への信号入力ＶG1およびＶG2の状況並びにランプ電流ＩL 、ランプ電圧ＶL の状況を示す図。
【図６】第１の実施の形態におけるランプ電流ＩL の波形図。
【図７】本発明の第２の実施の形態の回路図。
【図８】第２の実施の形態におけるランプ電流ＩL の波形図。
【図９】第２の実施の形態の別の回路図。
【図１０】従来例の回路図。
【図１１】片側外面電極蛍光ランプの正面図。
【図１２】上記片側外面電極蛍光ランプの断面図。
【符号の説明】
【００３２】
２    片側外面電極蛍光ランプ
１０    直流電源
１１    駆動信号回路
１２    パルストランス
Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4     スイッチング素子
Ｌ1 ，Ｌ2 ，Ｌ3 ，Ｌ4     抵抗成分を有する素子
【図１】
2005302329.tif 000003
【図２】
2005302329.tif 000004
【図３】
2005302329.tif 000005
【図４】
2005302329.tif 000006
【図５】
2005302329.tif 000007
【図６】
2005302329.tif 000008
【図７】
2005302329.tif 000009
【図８】
2005302329.tif 000010
【図９】
2005302329.tif 000011
【図１０】
2005302329.tif 000012
【図１１】
2005302329.tif 000013
【図１２】
2005302329.tif 000014