(57)【要約】【課題】  導電抵抗を大幅に低減させる多層相補型導線構造およびその製造方法を提供する。【解決手段】  導線構造１００は、幹線部２００、複数本の枝線部２０２および幹線部２００と枝線部２０２との間を接続する複数個のプラグ２０４を有する第１導線と、同様に幹線部２５０、複数本の枝線部２５２および幹線部２５０と枝線部２５２との間を接続する複数個のプラグ２５４を有する第２導線とを備えている。第１導線の幹線部２００は第２導線の幹線部２５０と絶縁されるとともに交叉して配列され、第１導線の幹線部２００は第２導線の枝線部２５２と絶縁されて同層の導線構造中に位置し、第２導線の幹線部２５０は第１導線の枝線部２０２と絶縁されるとともに別の同層導線構造中に位置する。【選択図】  図６
2005115297.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第１導線と第２導線とを備える多層相補型導線構造であって、
前記第１導線は、少なくとも第１幹線部と、複数個の第１枝線部と、前記第１幹線部と前記第１枝線部とを接続する複数個の第１コンタクトホールとを有し、
前記第２導線は、少なくとも第２幹線部と、複数個の第２枝線部と、前記第２幹線部と前記第２枝線部とを接続する複数個の第２コンタクトホールとを有し、
前記第１幹線部は前記第２幹線部と絶縁して交叉配列され、前記第１幹線部は前記第２枝線部と絶縁して第１層導線構造中に位置し、前記第２幹線部は前記第１枝線部と絶縁して第２層導線構造中に位置することを特徴とする多層相補型導線構造。
【請求項２】
前記第１幹線部と前記第２幹線部とは、直交して配列されることを特徴とする請求項１記載の多層相補型導線構造。
【請求項３】
前記第１枝線部は、二つの前記第１コンタクトホールにより前記第１幹線部と接続することを特徴とする請求項１記載の多層相補型導線構造。
【請求項４】
前記第２枝線部は、二つの前記第２コンタクトホールにより前記第２幹線部と接続することを特徴とする請求項１記載の多層相補型導線構造。
【請求項５】
マトリクス状に配列された複数個の表示単位部が基板上に位置し、前記表示単位部は縦向き且つ平行で間隔をおいて配列された複数本のゲート線および横向き且つ平行で間隔をおいて配列された複数本のデータ線により分けられて形成された基板を備え、
前記ゲート線は、少なくとも第１幹線部と、前記第１幹線部に平行な複数個の第１枝線部と、前記第１幹線部と前記第１枝線部とを接続し互いに平行な複数個の第１コンタクトホールとを有し、
前記データ線は、少なくとも第２幹線部と、前記第２幹線部に平行な複数個の第２枝線部と、前記第２幹線部と前記第２枝線部とを接続し互いに平行な複数個の第２コンタクトホールとを有し、
前記第１幹線部は前記第２幹線部と絶縁されて交叉配列され、前記第１幹線部は前記第２枝線部と絶縁されて第１層導線構造中に位置し、前記第２幹線部は前記第１枝線部と絶縁されて第２層導線構造中に位置することを特徴とする表示器マトリクス構造。
【請求項６】
前記表示単位は薄膜トランジスタ構造を有することを特徴とする請求項５記載の表示器マトリクス構造。
【請求項７】
前記ゲート線と前記データ線とは直交して配列されることを特徴とする請求項５記載の表示器マトリクス構造。
【請求項８】
前記第１枝線部は、二つの前記第１コンタクトホールにより前記第１幹線部と接続することを特徴とする請求項５記載の表示器マトリクス構造。
【請求項９】
前記第２枝線部は、二つの前記第２コンタクトホールにより前記第２幹線部と接続することを特徴とする請求項５記載の表示器マトリクス構造。
【請求項１０】
基板上に第１導電材料層を形成するステップと、
前記第１導電材料層をパターニングし、第１幹線部および前記第１幹線部の両側にそれぞれ位置し同軸配列された複数個の第１枝線部を形成し、前記第１幹線部と前記第１枝線部とを絶縁し、前記第１幹線部を第１導線の第１部分にし、前記第１枝線部を第２導線の第１部分にするステップと、
前記第１導電材料層および前記基板上に絶縁層を形成するステップと、
前記絶縁層をパターニングして複数個の第１コンタクトホールおよび複数個の第２コンタクトホールを形成し、前記第１コンタクトホールから前記第１幹線部の一部を露出させ、前記第２コンタクトホールから前記第１枝線部の一部を露出させるステップと、
前記絶縁層および前記第１導電材料層上に第２導電材料層を形成して前記第１コンタクトホールおよび前記第２コンタクトホールの内部を充填するステップと、
前記第２導電材料層をパターニングし、第２幹線部および前記第２幹線部の両側にそれぞれ位置して同軸に配列された複数個の第２枝線部を形成し、前記第２幹線部および前記第２枝線部を絶縁して、前記第２幹線部を前記第２導線の第２部分とし、前記第２枝線部を第１導線の第２部分とし、前記第２幹線部を前記第１枝線部上方に位置させ、前記第２枝線部を前記第１幹線部上方に位置させるステップと、
を含むことを特徴とする多層相補型導線構造の製造方法。
【請求項１１】
前記第１幹線部および前記第２幹線部は、直交して配列することを特徴とする請求項１０記載の多層相補型導線構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導線構造およびその製造方法に関し、特に導電抵抗を大幅に低減させる導線構造およびその製造方法に関する。
【背景技術】
【０００２】
マルチメディアの急速な発展により、周辺のオーディオ・ビジュアル機器に対するユーザの要求は徐々に高まっている。従来のブラウン管または陰極線管（Cathode Ray Tube：ＣＲＴ）タイプの表示器は体積が大きすぎるため、軽薄短小が求められる現代においては、ニーズに応えることができない。そのため、近年においては液晶表示器（Liquid Crystal Display：ＬＣＤ）、プラズマディスプレイパネル（Plasma Display Panel：ＰＤＰ）および電界放出型表示装置（Field Emission Display：ＦＥＤ）など、平面表示器に関する多くの技術が相次いで開発されている。
【０００３】
図１は従来の表示器である薄膜トランジスタアレイ板の構造を示す斜視図である。図１に示すように、薄膜トランジスタアレイ板１０はマトリクス状に配列された複数個の表示単位、すなわち画素（Pixel）１８を含む。各画素１８は薄膜トランジスタ１６の他に、横向き且つ平行に配列された複数本のゲート線１４および縦向き且つ平行に配列された複数本のデータ線が間隔をおいて配列されたものを含み、これらゲート線１４およびデータ線１２は薄膜トランジスタ１６に接続される。
【０００４】
図２は従来の表示器における一画素の構造を示す斜視図である。図２に示すように、各画素１８は薄膜トランジスタ１６を一個ずつ有し、ゲート線１４を薄膜トランジスタ１６のゲート電極２６に接続し、データ線１２を薄膜トランジスタ１６のソース電極２０およびドレイン電極２２に接続する。ゲート電極２６およびソース電極２０とドレイン電極２２との間には絶縁層（図示せず）および活性層２４がある。また、画素１８は画素電極２８をさらに有し、この画素電極２８をドレイン電極２２に接続し、薄膜トランジスタ１６をスイッチ素子にする。
【０００５】
図３に示すように、一般にゲート線１４とデータ線１２は異なる金属層にあり、両者が交叉する箇所は互いに接触せず、周囲の絶縁層３０により離隔されて絶縁される。現在、表示器の面積は大型化する傾向があり、ゲート導線とデータ導線の長さは次第に長くなっている。そのため、全体の抵抗が高まり抵抗−キャパシタンス遅延（Resistance Capacitance Delay=RC Delay）という重大な問題が発生した。そして、この問題は素子の設計および製造に制限を加えて、素子の動作速度に影響を与えた。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、本発明の目的は導線構造およびその製造方法を提供し、少なくとも二層の導線構造により素子の導線抵抗を低減し、導線が重なる領域を相補型構造により線交叉に関する問題を解決することにある。
本発明のもう一つの目的は表示器マトリクス構造を提供し、ゲート線およびデータ線を多層相補型導線構造で構成することにより線幅を減らして表示単位の開口率を向上させることにある。
【課題を解決するための手段】
【０００７】
本発明の多層相補型導線構造は少なくとも、幹線部、複数本の枝線部および幹線部と枝線部との間を接続する複数個のプラグを有する第１導線と、同様に、幹線部、複数本の枝線部および幹線部と枝線部との間を接続する複数個のプラグを有する第２導線とを備える。そして、第１導線の幹線部は第２導線の幹線部と絶縁されるとともに交叉して配列され、第１導線の幹線部は第２導線の枝線部と絶縁されて同層導線構造中に位置し、第２導線の幹線部は第１導線の枝線部と絶縁されるとともに別の同層導線構造中に位置する。
【０００８】
本発明の多層相補型導線構造の製造方法は少なくとも、先ず第１導電材料層を基板上に形成してから、第１導電材料層中に第１幹線部および第１幹線部の両側にそれぞれ位置して同軸に配列された複数個の第１枝線部とを形成する。そして、この第１幹線部は第１導線の一部であり、第１枝線部は第２導線の一部であり、第１幹線部と第１枝線部は互いに絶縁する。そして、第１導電材料層と基板の上に絶縁層を形成し、絶縁層中に複数個の第１コンタクトホールおよび複数個の第２コンタクトホールを形成し、第１コンタクトホールからは第１幹線部の一部が露出し、第２コンタクトホールからは各第１枝線部の一部が露出する。続いて、絶縁層および第１導電材料層の上に第２導電材料層を形成し、上で述べた第１コンタクトホールおよび第２コンタクトホールを充填し、複数個の第１プラグおよび複数個の第２プラグを形成する。
【０００９】
続いて、第２導電材料層中に第２幹線部と、第２幹線部の両側にそれぞれ位置して同軸に配列された複数個の第２枝線部とを形成する。この第２幹線部は第２導線の一部であり、第２プラグに接続する。また、第２枝線部は第１導線の一部であり、第１プラグに接続する。また、第２幹線部と第２枝線部は互いに絶縁する。
【００１０】
第１導線は第１幹線部、第１プラグおよび第２枝線部から構成され、第２導線は第２幹線部、第２プラグおよび第１枝線部から構成される。このように多層相補型の導線構造を完成させる。
【発明の効果】
【００１１】
本発明の相補型導線構造および製造方法は、全体の導線抵抗値を低減させ、素子の動作速度を向上させる。また、表示単位の開口率を増大させることもできる。
【発明を実施するための最良の形態】
【００１２】
本発明は多層相補型の特徴を備えた導線構造を提供する。次に、本発明を好適な実施形態により説明する。より完全で詳細な説明にするため、以下の説明では図４から図９を参照する。
【００１３】
図４は本発明の好適な実施例を示したものであり、ゲート線である導線の構造を示す。図４に示すように、本実施例において表示器のゲート線である導線構造１００は、一本の細長い幹線部２００および同一軸上に位置し、所定の間隔がおかれた複数本の枝線部２０２を含む。幹線部２００および枝線部２０２は異なる層に位置するため、各枝線部２０２の両端部と幹線部２００との間をプラグ２０４で接続し、複数個の凹槽２０６を有する歯状二層導電構造を形成する。
【００１４】
一般の電気抵抗の計算式は次の通りである。
Ｒ＝ρ×Ｌ／Ａ
このうち、Ｒは材料抵抗、ρは抵抗率、Ｌは導線長さ、Ａは導線断面積である。
【００１５】
アルミニウム金属および銅金属によりそれぞれ従来長さの導線構造を製造した場合、導線の合計長さを１０、断面積を１にすると、その結果は次の通りである。
【００１６】
【表１】
2005115297.tif 000003
【００１７】
また、アルミニウム金属および銅金属によりそれぞれ本実施例の歯状二層導線構造を製造し、図４に示すように、幹線部２００が凹槽２０６、枝線部２０２および二つのプラグ２０４により構成される場合、幹線部２００の合計長さは１０となり、枝線部長さはｂ、凹槽幅（即ち１０−ｂ）はａ、そして幹線部２００および枝線部２０２の断面積は１となる。枝線部２０２の長さと凹槽２０６の幅が異なった比率を有する時、全体の抵抗値はそれぞれ次の通りとなる。
【００１８】
【表２】
2005115297.tif 000004
【００１９】
この表から分かるように、本実施例は二層歯状の導線構造を利用し、枝線部２０２の長さと凹槽２０６の幅がどのような比率を有したとしても、抵抗値は従来の導線構造より低くなる。そのため、本発明は上記の例に限定されない。本発明を適用した実施例の二層歯状の導線構造において、幹線部２００と平行に配列された枝線部２０２が占める部分が大きいほど、ｂ／ａの比率は大きくなって、導線全体の抵抗値は低減する。
【００２０】
図５に示すのは本発明のゲート線の導線構造を表示器へ応用したもので、それはデータ線の導線構造を組合せたものである。直交に重ねて接続することを考慮し、データ線にする導線構造とゲート線にする導線構造を相補する。
図５に示すように、表示器中のデータ線である導線構造１０２は、一本の細長い幹線部２５０および同一軸上に位置して間隔がおかれた複数本の枝線部２５２を含む。各枝線部２５２の両端部と幹線部２５０との間をプラグ２５４により接続し、数個の凹槽２５６を有する歯状二層導電構造を形成する。図４と図５の構造を同時に比べると分かるように、図４の導線構造１００と図５の導線構造１０２は対称構造である。
【００２１】
図６に示すのは、図４の導線構造と図５の導線構造とを交叉させて配列した時の斜視図である。図６は一般の表示器中においてゲート線とデータ線を直交させた構造を示し、これはマトリクス状に配列された表示単位により構成される。本実施例において、ゲート線にする導線構造１００およびデータ線にする導線構造１０２を、図４の凹槽２０６と図５の凹槽２５６を基板３００上で相対に交叉させて形成する。つまり導線構造１００の幹線部２００と導線構造１０２の枝線部２５２は同一層の構造中に位置するということであり、枝線部２５２は幹線部２００の両側にそれぞれ位置するということである。また、導線構造１０２の幹線部２５０および導線構造１００の枝線部２０２は、もう一つの同層構造中に位置する。
【００２２】
図７ａから図８ｃは、本発明の好適な実施例における導線構造の工程を示す断面図であり、図６も併せて参照する。図７ａから図７ｃは、図６のＩ−Ｉ部分の断面図であり、図８ａから図８ｃは、図６のＩＩ−ＩＩ部分の断面図である。図７ａおよび図８ａに示すように、本実施例の導線構造の形成は、堆積方式などにより基板３００上に導電材料層３２０を形成し、フォトリソグラフィーおよびエッチングにより導電材料層３２０をパターニングして導線構造１００の幹線部２００および導線構造１０２の枝線部２５２を形成する。
【００２３】
また、堆積方式などにより導電材料層３２０および基板３００上に絶縁層３５０を形成する。図７ｂおよび図８ｂに示すように、さらにフォトリソグラフィーおよびエッチングにより絶縁層３５０を定義し、絶縁層３５０中に複数個のコンタクトホール３５４および複数個のコンタクトホール３５６を形成する。各コンタクトホール３５４からは導線構造１０２の枝線部２５２の一部が露出し、コンタクトホール３５６からは導線構造１００の幹線部２００の一部が露出する。
【００２４】
その後、さらに堆積方式などにより絶縁層３５０上およびコンタクトホール３５４、コンタクトホール３５６中へ導電材料層３６０を形成する。図７ｃおよび図８ｃに示すように、フォトリソグラフィーおよびエッチングにより導電材料層３６０をパターニングし、導線構造１０２の幹線部２５０および導線構造１００の枝線部２０２を形成する。
【００２５】
図７ｃおよび図８ｃに示すように、プラグ２５４およびプラグ２０４にコンタクトホール３５４およびコンタクトホール３５６中の導電材料をそれぞれ形成することにより、基板３００上に図６が示すような二層相補型の導線構造を完成させる。これらのプラグ２０４およびプラグ２５４は、導線構造１００の幹線部２００および導線構造１０２の枝線部２５２にそれぞれ位置合わせするとともに、間隔を適当におくことが望ましい。また、導線構造１００の枝線部２０２をプラグ２０４に位置合わせする以外に、導線構造１００の幹線部２００に対しても位置合わせをすることが望ましい。そして、導線構造１０２の幹線部２５０をプラグ２５４に位置合わせする以外に、導線構造１０２の枝線部２５２に対しても位置合わせをすることが望ましい。そのため、導線構造１００の幹線部２００、プラグ２０４と導線構造１００の枝線部２０２とを接続する第１導線および導線構造１０２の幹線部２５０、プラグ２５４と導線構造１０２の枝線部２５２とを接続する第２導線を得ることができる。
【００２６】
図９に示すのは、本発明の導線構造を表示器に応用したときの平面図である。図９の平面図から分かるように、下方に位置して縦向き且つ平行に配列された複数本の幹線部２００と、上方に位置して横向き且つ平行に配列された複数本の幹線部２５０とを有し、幹線部２００と幹線部２５０は、平面図では直交した網状構造に見えるように形成され、各格子は表示単位４００を示し、各表示単位４００は薄膜トランジスタ４０２を有する。幹線部２００および幹線部２５０は重なる部分以外は全て二層導線構造を有する。
【００２７】
例を挙げると、幹線部２００は交わる部分以外に、上方（幹線部２５０と同層構造）において数本の枝線部２０２を有し、プラグ２０４により枝線部２０２と接続する。同様に、幹線部２５０は交わる部分以外に、下方（幹線部２００と同層構造）において数本の枝線部２５２を有し、プラグ２５４により枝線部２５２と接続する。
【００２８】
ここで注意が必要なことは、図９の平面図が示す上方の導線構造において、幹線部２５０および枝線部２０４の幅が、下方の幹線部２００および枝線部２５２の幅よりも広く描かれているが、これは単に本発明の導線構造を容易に理解できるようにするためである。本発明の好適な実施例においては幹線部２５０、枝線部２０４、幹線部２００および枝線部２５２を含む上述の導線の幅は同じであることが好ましい。しかし、本発明はこれだけに限定されるわけではない。
【００２９】
本発明の好適な実施例では、単に二層相補型導線構造およびその製造方法を開示したが、ほかに二層以上の多層導線構造により本発明の精神および概念を応用して、電気抵抗を低減する目的を達成してもよい。
【００３０】
本発明において多層相補型導線構造およびその製造方法を開示したが、絶縁層材料、導線の材料、形状および長さなどを含むその他の構造条件は、産品素子の必要に応じて変えることができる。一般にはアルミニウム、クロムまたはモリブデン金属を導線材料とすることができる。また、表示単位の応用に必要な薄膜トランジスタ構造には多くの種類があるが、本発明は薄膜トランジスタ構造にその種類を限定するものではない。
【００３１】
上で述べた好適な実施例から分かるように、本発明の長所は導線抵抗値の低減にある。また、同様の電気抵抗値を達成する効果からいうと、本発明の多層相補型導線構造により導線断面積を縮小することができるため、表示単位の開口率をさらに増大することができる。つまり、従来２０μｍの導線構造により達成していた抵抗値を、本発明では導線幅が１２μｍの二層相補型導線構造により達成することができる。長さが６０μｍで、幅が１４０μｍの開口領域にとって、従来の開口面積は、６０×１４０＝８４００（μｍ2）であった。
しかし、本発明の相補型導線構造を利用すると、その開口面積は、
（６０＋８）×（１４０＋８）＝１００６４（μｍ2）となる。
そして、増大する開口率は次の通りである。
（１００６４−８４００）／８４００×１００＝１９．８％
これは、表示器の製造技術にとって非常に大きなメリットである。
【００３２】
本発明の多層相補型導線構造は表示器の分野だけでなく、他の分野にも応用することができる。他の分野に応用するときには、図６に示す導線構造１００および導線構造１０２をゲート線またはデータ線にすることのみに限定するわけではない。そして、集積回路製造技術などの分野に応用しても、抵抗値および線幅を低減することができる長所を有するため、本発明は表示器の分野だけに使用を限定するものではない。
【００３３】
本発明では好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術を熟知するものなら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができる。従って本発明の保護の範囲は、特許請求の範囲で指定した内容を基準とする。
【図面の簡単な説明】
【００３４】
【図１】従来の表示器における薄膜トランジスタアレイ板の構造を示す図である。
【図２】従来の表示器における一画素の構造を示す図である。
【図３】従来の技術にかかるゲート線とデータ線とが異なる金属層にある構造を示す斜視図である。
【図４】本発明の好適な実施例による、ゲート線にする導線構造を示す断面図である。
【図５】図４のゲート線に組合せるデータ導線構造を示す斜視図である。
【図６】図４の導線構造と図５の導線構造を交叉して配列したときの斜視図である。
【図７ａ】本発明の好適な実施例による導線構造の製造手順を示す図であって、図６のＩ−Ｉ部分の断面図である。
【図７ｂ】本発明の好適な実施例による導線構造の製造手順を示す図であって、図６のＩ−Ｉ部分の断面図である。
【図７ｃ】本発明の好適な実施例による導線構造の製造手順を示す図であって、図６のＩ−Ｉ部分の断面図である。
【図８ａ】本発明の好適な実施例による導線構造の製造手順を示す図であって、図６のＩＩ−ＩＩ部分の断面図である。
【図８ｂ】本発明の好適な実施例による導線構造の製造手順を示す図であって、図６のＩＩ−ＩＩ部分の断面図である。
【図８ｃ】本発明の好適な実施例による導線構造の製造手順を示す図であって、図６のＩＩ−ＩＩ部分の断面図である。
【図９】本発明の好適な実施例による導線構造を表示器に応用した平面図である。
【符号の説明】
【００３５】
１００  導線構造、１０２  導線構造、２００  幹線部、２０２  枝線部、２０４  プラグ、２０６  凹槽、２５０  幹線部、２５２  枝線部、２５４  プラグ、２５６  凹槽、３００  基板、３２０  導電材料層、３５０  絶縁層、３６０  導電材料層、３５４  コンタクトホール、３５６  コンタクトホール、４００  表示単位、４０２  薄膜トランジスタ
【図１】
2005115297.tif 000005
【図２】
2005115297.tif 000006
【図３】
2005115297.tif 000007
【図４】
2005115297.tif 000008
【図５】
2005115297.tif 000009
【図６】
2005115297.tif 000010
【図７ａ】
2005115297.tif 000011
【図７ｂ】
2005115297.tif 000012
【図７ｃ】
2005115297.tif 000013
【図８ａ】
2005115297.tif 000014
【図８ｂ】
2005115297.tif 000015
【図８ｃ】
2005115297.tif 000016
【図９】
2005115297.tif 000017