(57)【要約】【課題】  ＥＭＩの定量的予測をシミュレーション解析において、ICやLSIの出力信号部にコンデンサを実装することなく、簡易にかつ精度良く電気定数を導出する手法を提供する。【解決手段】  ノイズ要因の一つである電源・グランドバウンスを定量的に見積もるためにそのノイズ電流の経路すなわち電源配線、パッケージ、集積回路、出力信号配線のモデルを簡易に電気回路定数に置き換える技術（等価回路モデル化）が必要とされている。本発明では内部設計情報の分からない集積回路に対して反射・透過特性を測定することにより、出力信号部にコンデンサを実装することなく、簡易にかつ精度良く電気定数を導出することができる。【選択図】  図３
2005207960.tif 000002
【特許請求の範囲】
【請求項１】
集積回路の電源供給用端子に一定電圧を印加させながら、交流電圧を重畳させ、その反射電圧を測定することのできる機能及び構造を有し、かつ出力信号用端子に交流電圧を重畳させて、その反射電圧を測定することのできる機能及び構造を有し、かつ電源供給用端子に一定電圧を印加させながら、集積回路内部を透過してきた交流電圧を測定することのできる機能及び構造を有し、かつ出力信号用端子に交流電圧を重畳させながら、集積回路内部を透過してきた交流電圧を測定することのできる機能及び構造を有し、前記2端子に少なくとも2つ以上の周波数の交流正弦波電圧を交互に順次重畳させて、入力信号用端子に基準電位もしくは一定電圧を供給して電源供給用端子及び出力信号用端子に入力した交流電圧の振幅と反射した交流電圧との振幅比、また透過した交流電圧との振幅比をそれぞれ算出し、前記値から集積回路の等価回路インピーダンスパラメータへ変換する機能を設け、さらに前記インピーダンスの周波数特性にフィッティングさせ、電気回路定数に変換できる機能を有することを特徴とした電気回路定数導出システム。
【請求項２】
前記集積回路の等価回路をT形回路に置き換えることを特徴とする請求項１記載の電気回路定数導出システム。
【請求項３】
集積回路の電源供給用端子に一定電圧を印加させながら、交流電圧を重畳させ、その反射電圧を測定し、かつ出力信号用端子に交流電圧を重畳させて、その反射電圧を測定し、かつ電源供給用端子に一定電圧を印加させながら、集積回路内部を透過してきた交流電圧を測定し、かつ出力信号用端子に交流電圧を重畳させながら、集積回路内部を透過してきた交流電圧を測定し、電源供給用端子及び出力信号用端子に入力した交流電圧の振幅と反射した交流電圧との振幅比、また透過した交流電圧との振幅比をそれぞれ算出して、前記値からインピーダンスパラメータへ変換し、さらに前記インピーダンスの周波数特性にフィッティングさせ、電気回路定数に変換することを特徴とした電気回路定数導出方法。
【請求項４】
請求項３記載の電気回路定数導出方法を有することを特徴とする電気回路定数導出システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ICやLSIなど集積回路の特性導出手法に係り、ノイズ電流の要因となる電源系のモデルとして電気的特性を測定し、電気回路定数を導く技術に関する。
【背景技術】
【０００２】
従来、プリント基板上及びケーブル等のアンテナ源としてのEMIシミュレーションは数々行われて成果を残している。しかしながら、技術の発展により電子機器の高周波化、高集積化及び小型化、軽量化等により製品形態も変わりつつあり、EMIも放射源からより発生源、すなわちICやLSIなどの集積回路での対策やメカニズム解明が要求されている。そのためにも近年、ノイズの大きな要因となっているプリント基板及び集積回路の電源系を考慮したEMIシミュレーション用デバイスモデルを簡便にかつ精度良く作成する技術が必要とされている。ノイズ量を定量的に見積もるためには、高速動作するIC、LSI自身のモデル化はもちろんのこと、ノイズの伝達経路である内部のチップと外部を接続するリードフレームのインダクタンス成分、プリント基板上の外部電源供給用配線のインダクタンス成分などを電気回路定数として正確に置き換えるモデル化が重要である。
【０００３】
従来技術として集積回路の電源用リードフレームからのS11特性を外部から測定することで基板上配線やリードフレームのインダクタンス成分、ICやLSI自身の内部等価容量を導出する手法が発明されている。特開2000-321321（特許文献１）の集積回路の電気定数測定方法、及び測定システムにあるように、集積回路の出力用端子に予め容量が自明である1種類以上のコンデンサを取り付ける構造を設け、一定の直流電流及び基準電位を供給するリードフレームに交流電圧を重畳させて、かつ反射電圧を受信する装置を有したことを特徴とした集積回路デバイスであって、ある特定の周波数を持った電圧を重畳して、その周波数ごとに反射電圧を2種類の負荷容量に対して測定することでその周波数特性の極値と容量値からリードフレームのインダクタンスと集積回路のキャパシタンス値を導出する手法である。
【特許文献１】特開2000-321321号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記手法では、予め容量が自明であるコンデンサを最低２回取り付けることがアルゴリズム上必要となり工程が増加し、またコンデンサの実装状態が違っていると条件が変わってしまうことも考えられる。そこで、本発明はICやLSIの出力信号部にコンデンサを実装することなく、簡易にかつ精度良く電気定数を導出する手法を提供することを目的としている。
【課題を解決するための手段】
【０００５】
上記問題を解決するための手法として、集積回路の電源供給用端子に一定電圧を印加しながらかつ交流電圧を重畳させて、その反射電圧を測定できる機能を設け、それと同時に出力信号用端子に交流電圧を重畳させて、その反射電圧を測定できる機能を設けたものとする。さらに、お互いに他方の入力交流信号が集積回路を透過した成分も測定できる機能を兼ね備えた構造とする。
【０００６】
詳細には、ある特定の周波数の信号を一定電圧の印加された電源供給用端子及び出力信号用端子に入力し、電源供給用端子から入力した信号に対する反射電圧と出力信号用端子から入力された電圧で、集積回路を透過した電圧の両者を測定できる機能を設け、その逆に出力信号用端子から入力した信号に対する反射電圧と電源供給用端子から入力された電圧で、集積回路を透過した電圧の両者を測定できる機能を設ける。前記4つの信号情報を測定して、それらを基に集積回路の等価回路のモデルに変換する機能を設ける。変換式は反射、透過特性からインピーダンス特性に変換し、その周波数特性のグラフより抵抗、インダクタンス、キャパシタンスの直列回路に置き換えることを特徴として、RLC直列回路の式にフィッティングさせて導出する。
【発明の効果】
【０００７】
本発明によれば、負荷を実装することなく再現性を持って、集積回路の内部電気回路定数を簡易に精度良く導出することができる。
【発明を実施するための最良の形態】
【０００８】
本発明に係る実施の形態について図面を参照しながら詳細に説明する。図２は図1に示した集積回路の電気回路定数導出方法アルゴリズムのブロック図を基に、本実施例におけるアルゴリズムをブロック図で示したものである。まず、ICの特性を測定するために用いた構成について図３を参照して説明する。IC301を搭載する測定用基板302は、外形寸法100mm×100mmの4層1.6mm基板として、基板中心にはICのリードフレームを実装するためのランドを設けた。本実施例では、電源用端子はリードフレームから基板上電源用配線303を介してSMAコネクタ304に接続し、グランド用端子はリードフレーム及びビア305を介してベタグランドに接続した。入力用端子及び出力用端子も同様にリードフレームを介して基板上入力用配線306及び出力用配線308で1つに束ねた構造310とし、その先にはSMAコネクタ307、309を取り付けた。ここで、基板上配線は特性インピーダンスが50Ωとなるように設計しており、電源用配線と接続されたSMAコネクタの先は同軸ケーブル311、出力用配線と接続されたSMAコネクタの先は同軸ケーブル312を経て、ネットワークアナライザ313に接続するようにして電源用配線と接続された同軸ケーブル側には、一定電圧を印加できるように安定化電源314を接続した。
【０００９】
図２に示したフローチャートを図４〜１０を使って順に説明する。まず、ICの選択201で本実施例では対象とするICを汎用ロジックIC74AC04として測定用基板に実装202し、入力信号選択203としてLレベル入力とした。汎用ロジックIC74AC04はCMOS ICの基本回路であるインバータであり、図４に示すような回路図で表現することができる。CMOSインバータ回路はPチャネルMOS FET（P-MOS）401とNチャネルMOS FET（N-MOS）402のゲートを共通に接続して入力403とし，ドレイン同士を接続して出力404とした構造である。またP-MOSのソースは電源405に，N-MOSのソースはグランド406に接続する。インバータは入力がHigh(1)のとき出力がLow(0)となり，逆に入力がLow(0)のとき出力がHigh(1)となる回路である。
【００１０】
ネットワークアナライザのポート1には同軸ケーブルを介して電源用配線に接続して、ケーブルには安定化電源から一定電圧3.3Vを印加し、ポート2には同軸ケーブルを介して出力用配線に接続した。ネットワークアナライザによりSパラメータ（S11、S21、S12、S22）を順次測定204してデータを取り込む205。図５にあるようにＳパラメータとは，1つもしくは2つのポート（出入り口）501、502を持つブラックボックス（DUT）503に交流信号を入力して，その反射／透過特性を記述したものであり、反射特性を表すS11（反射電圧/入射電圧）504、S22（反射電圧/入射電圧）505と透過特性を表すS21（透過電圧/入射電圧）506、S12（透過電圧/入射電圧）507を測定することができる。
【００１１】
CMOS ICの基本回路であるインバータは図６に示すような3つの部分のインピーダンスで表現することが可能であり、PチャネルMOS FET（P-MOS）部分のインピーダンスZpch601とNチャネルMOS FET（N-MOS）部分のインピーダンスZnch602とドレイン同士を接続した出力部分のインピーダンスZout603に分けることができる。ここで、T形回路のZパラメータに変換206を行うが、理論としては図７に示すように一点破線701、702で回路Zpch703、Znch704及びZout705をカスケード接続させて算出したFマトリクスに、測定したSパラメータを代入することで導出した。各部分のインピーダンスは次式（1）、（2）より算出した式（3）に代入して導出した。
【００１２】
【数１】
2005207960.tif 000003
【００１３】
【数２】
2005207960.tif 000004
【００１４】
導出した各部のインピーダンスの振り分けを本実施例の測定システム及びICの構造より、図８に示すような部分に分解した。入力端子801から特性インピーダンス50Ωで設計された電源供給用配線802を介してPチャネルMOS FET（P-MOS）部分のインピーダンスZpchに接続された部分803とNチャネルMOS FET（N-MOS）部分のインピーダンスZnchとそのソースがグランド804に接続された部分805及び各MOS FETのドレイン同士を接続した出力部分のインピーダンスZoutから特性インピーダンス50Ωで設計された出力用配線806を介して出力端子807に接続された部分808の3つに分解した。
【００１５】
各部のインピーダンスの周波数特性を導出し、グラフ化207させると本実施例では図９のように表示された。これらインピーダンスの周波数特性グラフより、基本的にRLC直列回路の式にフィッティングさせた。本実施例では、入力端子から特性インピーダンス50Ωで設計された電源供給用配線を介してPチャネルMOS FET（P-MOS）部分のインピーダンスZpchに接続された部分は、今回対象にした周波数10MHz〜1GHzの範囲においてはおおよそRLの直列回路の特性であった。同様に各MOS FETのドレイン同士を接続した出力部分のインピーダンスZoutから特性インピーダンス50Ωで設計された出力用配線を介して出力端子に接続された部分もRLの直列回路の特性であった。さらに、NチャネルMOS FET（N-MOS）部分のインピーダンスZnchとそのソースがグランドに接続された部分はおおよそRLCの直列回路で表現される特性であった。これら各部のインピーダンス特性の式にフィッティング208させて電気回路定数を各々導出209した。
【００１６】
本実施例の測定システム及び被測定物を含めた等価回路は図１０に示した構成となった。入力端子1001から特性インピーダンス50Ωで設計された電源供給用配線1002とPチャネルMOS FET（P-MOS）部分うち、既知である電源供給用配線の特性を引算210することでPチャネルMOS FET（P-MOS）部分のみの特性が得られ、リードフレームのインダクタンス成分1003と微小な抵抗値1004が導出された。同様に各MOS FETのドレイン同士を接続した出力部分のインピーダンスZoutから特性インピーダンス50Ωである出力用配線1005を介して出力端子1006に接続された部分のうち、既知である出力用配線の特性を引算することで出力端子のリードフレームのインダクタンス成分1007と微小な抵抗値1008が導出された。NチャネルMOS FET（N-MOS）部分のインピーダンスZnchとそのソースがグランド1009に接続された部分は、グランド端子のリードフレームのインダクタンス成分1010、微小抵抗値1011及び集積回路の内部等価容量1012が導出された。本実施例では、入力条件がLow入力であり、内部等価容量がNチャネルMOS FET（N-MOS）部分に特性として表れているが、入力条件をHigh入力に切り変えると内部等価容量の特性がPチャネルMOS FET（P-MOS）部分に表れることは明らかである。
【００１７】
以上に述べてきた方法、アルゴリズムにより集積回路内部の電気回路定数を導出することができる。
【図面の簡単な説明】
【００１８】
【図１】集積回路の電気回路定数導出方法のアルゴリズムを示したブロック図。
【図２】実施例における集積回路の電気回路定数導出アルゴリズムを示したブロック図。
【図３】実施例における集積回路の内部回路特性を測定するシステム。
【図４】インバータ回路の図。
【図５】Sパラメータの定義を説明した図。
【図６】インバータ回路をT形回路へ置き換えた図。
【図７】各部インピーダンス特性のカスケード接続によるT形回路。
【図８】本発明測定システム及びICのインピーダンス特性の振り分け図。
【図９】実施例における各部のインピーダンス特性。
【図１０】実施例における内部等価回路の構成図。
【符号の説明】
【００１９】
301  IC（集積回路）
302  測定用基板
303、802、1002  電源供給用配線
304  電源供給用配線と測定器接続用SMAコネクタ
305、406、804、1009  グランド端子
306  入力用配線
307  入力用配線と測定器接続用SMAコネクタ
308、806、1005  出力用配線
309  出力用配線と測定器接続用SMAコネクタ
310  入出力配線結線部
311  ポート1接続同軸ケーブル
312  ポート2接続同軸ケーブル
313  ネットワークアナライザ
314  安定化電源
315  SパラメータからZパラメータへの変換計算装置
316  電気回路定数導出装置
401  PチャネルMOS FET（P-MOS）
402  NチャネルMOS FET（N-MOS）
403  入力端子
404、807、1006  出力端子
405、801、1001  電源端子
501  ポート1
502  ポート2
503  DUT
504  S11（反射電圧/入射電圧）
505  S22（反射電圧/入射電圧）
506  S21（透過電圧/入射電圧）
507  S12（透過電圧/入射電圧）
601、703  PチャネルMOS FET（P-MOS）部インピーダンスZpch
602、704  NチャネルMOS FET（N-MOS）部インピーダンスZnch
603、705  出力部分のインピーダンスZout
701、702  カスケード接続部
803  電源供給用配線インピーダンス+PチャネルMOS FET（P-MOS）インピーダンス部分
805  NチャネルMOS FET（N-MOS）インピーダンス部分
808  各MOS FETのドレイン同士を接続した出力部インピーダンス+出力用配線インピーダンス部分
1003  PチャネルMOS FET（P-MOS）部リードフレームのインダクタンス成分
1004  PチャネルMOS FET（P-MOS）部の抵抗成分
1007  各MOS FETのドレイン同士を接続した出力部リードフレームのインダクタンス成分
1008  各MOS FETのドレイン同士を接続した出力部の抵抗成分
1010  NチャネルMOS FET（N-MOS）部リードフレームのインダクタンス成分
1011  NチャネルMOS FET（N-MOS）部の抵抗成分
1012  NチャネルMOS FET（N-MOS）部のキャパシタンス成分（集積回路の等価内部容量）
【図１】
2005207960.tif 000005
【図２】
2005207960.tif 000006
【図３】
2005207960.tif 000007
【図４】
2005207960.tif 000008
【図５】
2005207960.tif 000009
【図６】
2005207960.tif 000010
【図７】
2005207960.tif 000011
【図８】
2005207960.tif 000012
【図９】
2005207960.tif 000013
【図１０】
2005207960.tif 000014