(57)【要約】【課題】  簡易な構成で、基本波と２次高調波を分離する電力分配回路等、更には基本波と２k次高調波(k=1,2,・・・n)を順次分離する電力分配回路等を提供する。【解決手段】  入力端子から入力された入力波に含まれる基本波を基本波出力端子に出力する基本波出力手段と、前記入力端子から入力された入力波に含まれる２次高調波を２次高調波出力端子に出力する２次高調波出力手段と、を備えた電力分配回路であって、前記基本波出力手段は、前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有するインターディジタルキャパシタを備え、前記２次高調波出力手段は、前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第１伝送線路と、前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有する先端開放スタブと、を備える。【選択図】  図１
2005051499.tif 000002
【特許請求の範囲】
【請求項１】
入力端子から入力された入力波に含まれる基本波を基本波出力端子に出力する基本波出力手段と、前記入力端子から入力された入力波に含まれる２次高調波を２次高調波出力端子に出力する２次高調波出力手段と、を備えた電力分配回路であって、
前記基本波出力手段は、前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有するインターディジタルキャパシタを備え、
前記２次高調波出力手段は、前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第１伝送線路と、前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有する先端開放スタブと、を備えることを特徴とする電力分配回路。
【請求項２】
請求項１に記載の電力分配回路において、
前記基本波の周波数は、それぞれ、中心周波数を基準とする所定の幅を有しており、
前記インターディジタルキャパシタ、前記第１伝送線路、及び前記先端開放スタブは、それぞれ、前記基本波の中心周波数における１／４波長の前後±１０％の範囲の電気長を有することを特徴とする電力分配回路。
【請求項３】
請求項１又は２に記載の電力分配回路において、
前記第１伝送線路は、前記入力端子から前記２次高調波出力端子との間に介挿されており、
前記先端開放スタブは、前記第１伝送線路から前記２次高調波出力端子との間で分岐して設けられていることを特徴とする電力分配回路。
【請求項４】
請求項１乃至３の何れか一項に記載の電力分配回路において、
前記第１伝送線路の特性インピーダンスが、前記入力端子、前記基本波出力端子、及び前記２次高調波出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする電力分配回路。
【請求項５】
請求項３に記載の電力分配回路において、
前記先端開放スタブの分岐点から前記２次高調波出力端子との間に前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第２伝送線路が介挿されていることを特徴とする電力分配回路。
【請求項６】
請求項５に記載の電力分配回路において、
前記第１伝送線路及び前記第２伝送線路の特性インピーダンスが、前記入力端子、前記基本波出力端子、及び前記２次高調波出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする電力分配回路。
【請求項７】
第ｋ（ｋは自然数）入力端子から入力された入力波に含まれる２(k-1)次高調波を２(k-1)次高調波出力端子に出力する２(k-1)次高調波出力手段と、前記第ｋ入力端子から入力された入力波に含まれる２(k-1)次高調波を除く高調波を第ｋ出力端子に出力する第ｋ出力手段と、を備えた第ｋ電力分配回路と、
前記第ｋ出力端子から出力され第（ｋ＋１）入力端子から入力された高調波に含まれる２k次高調波を２k次高調波出力端子に出力する２k次高調波出力手段と、前記第（ｋ＋１）入力端子から入力された入力波に含まれる２k次高調波を除く高調波を第（ｋ＋１）出力端子に出力する第（ｋ＋１）出力手段と、を備えた第（ｋ＋１）電力分配回路と、を具備する電力分配回路であって、
前記２(k-1)次高調波出力手段は、前記２(k-1)次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第ｋインターディジタルキャパシタを備え、
前記第ｋ出力手段は、前記２(k-1)次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第ｋ伝送線路と、前記２(k-1)次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第ｋ先端開放スタブと、を備え、
前記２k次高調波出力手段は、前記２k次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第（ｋ＋１）インターディジタルキャパシタを備え、
前記第（ｋ＋１）出力手段は、前記２k次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第（ｋ＋１）伝送線路と、前記２k次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第（ｋ＋１）先端開放スタブと、を備えることを特徴とする電力分配回路。
【請求項８】
請求項７に記載の電力分配回路において、
前記２(k-1)次高調波の周波数は、中心周波数を基準とする所定の幅を有しており、
前記第ｋインターディジタルキャパシタ、前記第ｋ伝送線路、及び前記第ｋ先端開放スタブは、それぞれ、前記２(k-1)次高調波の中心周波数における１／４波長の前後±１０％の範囲の電気長を有し、
前記第（ｋ＋１）インターディジタルキャパシタ、前記第（ｋ＋１）伝送線路、及び前記第（ｋ＋１）先端開放スタブは、それぞれ、前記２k次高調波の中心周波数における１／４波長の前後±１０％の範囲の電気長を有することを特徴とする電力分配回路。
【請求項９】
請求項７又は８に記載の電力分配回路において、
前記第ｋ伝送線路は、前記第ｋ入力端子から前記第ｋ出力端子との間に介挿されており、
前記第ｋ先端開放スタブは、前記第ｋ伝送線路から前記第ｋ出力端子との間で分岐して設けられ、
前記第（ｋ＋１）伝送線路は、前記第（ｋ＋１）入力端子から前記第（ｋ＋１）出力端子との間に介挿されており、
前記第（ｋ＋１）先端開放スタブは、前記第（ｋ＋１）伝送線路から前記第（ｋ＋１）出力端子との間で分岐して設けられていることを特徴とする電力分配回路。
【請求項１０】
請求項７乃至９の何れか一項に記載の電力分配回路において、
前記第ｋ伝送線路及び前記第（ｋ＋１）伝送線路の特性インピーダンスが、前記第ｋ入力端子、前記２(k-1)次高調波出力端子、前記２k次高調波出力端子、及び第（ｋ＋１）出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする電力分配回路。
【請求項１１】
請求項９に記載の電力分配回路において、
前記第ｋ先端開放スタブの分岐点から前記第ｋ出力端子との間に前記２(k-1)次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第２の第ｋ伝送線路が介挿され、
前記第（ｋ＋１）先端開放スタブの分岐点から前記第（ｋ＋１）出力端子との間に前記２k次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第２の第（ｋ＋１）伝送線路が介挿されていることを特徴とする電力分配回路。
【請求項１２】
請求項１１に記載の電力分配回路において、
前記第ｋ伝送線路、前記第２の第ｋ伝送線路、前記第（ｋ＋１）伝送線路、及び前記第２の第（ｋ＋１）伝送線路の特性インピーダンスが、前記第ｋ入力端子、前記２(k-1)次高調波出力端子、前記２k次高調波出力端子、及び第（ｋ＋１）出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする電力分配回路。
【請求項１３】
請求項７乃至１１の何れか一項に記載の電力分配回路において、
前記第（ｋ＋１）電力分配回路の第（ｋ＋１）入力端子と前記第ｋ電力分配回路の第ｋ出力端子とが接続される構成で、少なくとも３以上の前記電力分配回路が順次直列に接続されていることを特徴とする電力分配回路。
【請求項１４】
請求項１１に記載の電力分配回路において、
前記第（ｋ＋１）電力分配回路の第（ｋ＋１）入力端子と前記第ｋ電力分配回路の第ｋ出力端子とが接続される構成で、第１電力分配回路から第ｎ（ｎは自然数）電力分配回路までの少なくとも３以上の前記電力分配回路が順次直列に接続されており、
前記第１伝送線路から第ｎ伝送線路、及び前記第２の第１伝送線路から前記第２の第ｎ伝送線路の特性インピーダンスが、第１入力端子、及び１次高調波出力端子から２(ｎ-1)次高調波出力端子、並びに第ｎ出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする電力分配回路。
【請求項１５】
基本波電力が入力され、少なくとも基本波電力と２次高調波電力を含む混合波を出力する逓倍回路と、請求項１乃至６の何れか一項に記載の電力分配回路とを備え、前記逓倍回路の出力端子と前記電力分配回路の入力端子が接続されていることを特徴とする周波数逓倍器。
【請求項１６】
基本波電力が入力され、少なくとも基本波電力と２k次高調波電力（ｋは１からｎまでの自然数）を含む混合波を出力する逓倍回路と、請求項７乃至１２の何れか一項に記載の電力分配回路とを備え、前記逓倍回路の出力端子と前記電力分配回路の入力端子が接続されていることを特徴とする周波数逓倍器。
【請求項１７】
請求項１５又は１６に記載の周波数逓倍器において、
前記逓倍回路は、能動素子と、当該能動素子の入力側に設けられた入力整合回路及びバイアス供給回路と、前記能動素子の出力側に設けられた出力整合回路及びバイアス供給回路並びに基本波終端回路と、を備えることを特徴とする周波数逓倍器。
【請求項１８】
請求項１７に記載の周波数逓倍器において、
前記基本波終端回路は、基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有する先端開放スタブと抵抗を備えて構成されていることを特徴とする周波数逓倍器。
【請求項１９】
請求項１８に記載の周波数逓倍器において、
前記抵抗は、可変抵抗であることを特徴とする周波数逓倍器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばマイクロ波・ミリ波帯で用いられる電力分配回路等の技術分野に関する。
【背景技術】
【０００２】
従来、マイクロ波・ミリ波帯における同一周波数の電力を等分、あるいは任意の比に分配する回路として、ウィルキンソン電力分配回路及びその改良形が多く提案されてきた。これに対し、基本波と高調波が混合した電力から、基本波成分と高調波成分を分離して取り出す電力分配回路については、多くは提案されていない。以下図面を参照して、従来の基本波と高調波を分離する電力分配回路について説明する。
【０００３】
図１７は、基本波(周波数ｆ0)と２次高調波(周波数２ｆ0)を分離する従来の電力分配回路の構成例を示す図である。図１７に示すように、この従来の電力分配回路は基本波出力回路５４と２次高調波出力回路５５を備えて構成され、基本波出力回路５４は誘導素子５４ａと容量素子５４ｂで構成された低域通過フィルタから構成され、２次高調波出力回路５５は誘導素子５５ｂと容量素子５５ａで構成された高域通過フィルタから構成されている。
【０００４】
低域通過フィルタでは、基本波電力を低損失で通過させ、２次以上の高調波成分を十分な抑圧比で阻止するように各誘導素子５４ａ、及び容量素子５４ｂの値が設定される。
【０００５】
一方、高域通過フィルタでは、２次以上の高調波成分を低損失で通過させ、基本波成分を十分な抑圧比で阻止するように各誘導素子５５ｂ及び容量素子５５ａの値が設定される。
【０００６】
そして、入力端子５１から少なくとも基本波成分と２次高調波成分を含む電力が入力されると、基本波出力端子５２から基本波電力が、２次高調波出力端子５３から２次高調波電力が出力されるようになっている。
【０００７】
図１８は、基本波(ｆ0)と２次高調波(２ｆ0)を分離する従来の電力分配回路の他の構成例を示す図である。図１８に示すように、この従来の電力分配回路においても、基本波出力回路５４と２次高調波出力回路５５を備えて構成され、基本波出力回路５４は誘導素子５４ｃ，５４ｆと容量素子５４ｄ，５４ｅで構成された帯域通過フィルタから構成され、２次高調波出力回路５５は誘導素子５５ｃ，５５ｆと容量素子５５ｄ，５５ｅで構成された帯域通過フィルタから構成されている。
【０００８】
基本波出力回路５４の帯域通過フィルタは、基本波電力を低損失で通過させ、基本波帯域外の周波数成分を十分な抑圧比で阻止するように各誘導素子５４ｃ，５４ｆと容量素子５４ｄ，５４ｅの値が設定される。
【０００９】
一方、２次高調波出力回路５５の帯域通過フィルタは、２次高調波成分を低損失で通過させ、２次高調波帯域外の周波数成分を十分な抑圧比で阻止するように各誘導素子５５ｃ，５５ｆと容量素子５５ｄ，５５ｅの値が設定される。
【００１０】
そして、入力端子５１から少なくとも基本波成分と２次高調波成分を含む電力が入力されると、基本波出力端子５２から基本波電力が、２次高調波出力端子５３から２次高調波電力が出力されるようになっている。
【００１１】
図１９は、基本波（ｆ0）とn次高調波（ｎｆ0：nは２以上のいずれかの整数）を分離する従来の電力分配回路の構成例を示す図である。図１９に示すような回路例は、特許文献１に開示されている。この電力分配回路は、基本波出力回路５４とn次高調波出力回路５７を備えて構成され、基本波出力回路５４は基本波出力用線路５４ｇから構成され、ｎ次高調波出力回路５７は高周波出力用線路５７ｈと増幅器５７ｇとから構成されている。また、増幅器５７ｇは、n次高調波のみを増幅するような周波数特性を有するよう設計される。
【００１２】
図２０は、基本波とn次高調波を分離する従来の電力分配回路の他の構成例を示す図である。図２０に示すような回路例も、特許文献１に開示されている。この電力分配回路においても、基本波出力回路５４とn次高調波出力回路５７を備えて構成され、基本波出力回路５４は、n次高調波周波数（ｎｆ0）における１／４波長の電気長を有する伝送線路６１、当該伝送線路６１に並列に接続されたn次高調波周波数（ｎｆ0）における１／４波長の電気長を有する先端開放スタブ６２、及び伝送線路６１に直列に接続された伝送線路６３から構成される。一方、ｎ次高調波出力回路５７は、基本波周波数（ｆ0）における１／４波長の電気長を有する伝送線路６４と、n次高調波周波数を中心周波数とし且つその入力端に基本波周波数における短絡点を有する帯域通過フィルタ６５から構成される。
【特許文献１】実開昭６２−１１４５２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、図１７又は図１８に示すような従来の電力分配回路では、多数の誘導素子及び容量素子から構成される低域通過フィルタ、高域通過フィルタ、及び帯域通過フィルタを使用しているおり、このようなフィルタは複雑な構成を有し、特に高周波帯では設計精度の確保が困難であるという問題があった。
【００１４】
また、図１９に示すような従来の電力分配回路では、周波数選択性を有する増幅器５７ｇが使用されているため、特許文献１において指摘されている通り、小型化が困難、消費電力増加、製造コスト増大、といった問題があった。
【００１５】
また、図２０に示すような従来の電力分配回路では、基本波出力回路５４に設けられた先端開放スタブ６２が、基本波における基本波出力回路５４の入力インピーダンスＺ1aに影響を与える。この影響により基本波電力の一部が反射され、電力分配回路としての特性が劣化するという問題があった。また、n次高調波出力回路５７側に帯域通過フィルタ６５を用いている為、回路構成が複雑になり設計精度の確保が困難であるという問題があった。
【００１６】
本発明は以上の点に鑑み為されたもので、簡易な構成で、基本波と２次高調波を分離する電力分配回路等、更には基本波と２k次高調波(k=1,2,・・・n)を順次分離する電力分配回路等を提供することを課題とする。
【課題を解決するための手段】
【００１７】
上記課題を解決するために、第１の発明に係る電力分配回路は、入力端子から入力された入力波に含まれる基本波を基本波出力端子に出力する基本波出力手段と、前記入力端子から入力された入力波に含まれる２次高調波を２次高調波出力端子に出力する２次高調波出力手段と、を備えた電力分配回路であって、前記基本波出力手段は、前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有するインターディジタルキャパシタを備え、前記２次高調波出力手段は、前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第１伝送線路と、前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有する先端開放スタブと、を備えることを特徴とする。
【００１８】
また、第１の発明に係る電力分配回路は、前記基本波の周波数は、中心周波数を基準とする所定の幅を有しており、前記インターディジタルキャパシタ、前記第１伝送線路、及び前記先端開放スタブは、それぞれ、前記基本波の中心周波数における１／４波長の前後±１０％の範囲の電気長を有することを特徴とする。
【００１９】
また、第１の発明に係る電力分配回路は、前記第１伝送線路は、前記入力端子から前記２次高調波出力端子との間に介挿されており、前記先端開放スタブは、前記第１伝送線路から前記２次高調波出力端子との間で分岐して設けられていることを特徴とする。
【００２０】
また、第１の発明に係る電力分配回路は、前記第１伝送線路の特性インピーダンスが、前記入力端子、前記基本波出力端子、及び前記２次高調波出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする。
【００２１】
また、第１の発明に係る電力分配回路は、前記先端開放スタブの分岐点から前記２次高調波出力端子との間に前記基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第２伝送線路が介挿されていることを特徴とする。
【００２２】
また、第１の発明に係る電力分配回路は、前記第１伝送線路及び前記第２伝送線路の特性インピーダンスが、前記入力端子、前記基本波出力端子、及び前記２次高調波出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする。
【００２３】
第２の発明に係る電力分配回路は、第ｋ（ｋは自然数）入力端子から入力された入力波に含まれる２(k-1)次高調波を２(k-1)次高調波出力端子に出力する２(k-1)次高調波出力手段と、前記第ｋ入力端子から入力された入力波に含まれる２(k-1)次高調波を除く高調波を第ｋ出力端子に出力する第ｋ出力手段と、を備えた第ｋ電力分配回路と、前記第ｋ出力端子から出力され第（ｋ＋１）入力端子から入力された高調波に含まれる２k次高調波を２k次高調波出力端子に出力する２k次高調波出力手段と、前記第（ｋ＋１）入力端子から入力された入力波に含まれる２k次高調波を除く高調波を第（ｋ＋１）出力端子に出力する第（ｋ＋１）出力手段と、を備えた第（ｋ＋１）電力分配回路と、を具備する電力分配回路であって、前記２(k-1)次高調波出力手段は、前記２(k-1)次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第ｋインターディジタルキャパシタを備え、前記第ｋ出力手段は、前記２(k-1)次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第ｋ伝送線路と、前記２(k-1)次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第ｋ先端開放スタブと、を備え、前記２k次高調波出力手段は、前記２k次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第（ｋ＋１）インターディジタルキャパシタを備え、前記第（ｋ＋１）出力手段は、前記２k次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第（ｋ＋１）伝送線路と、前記２k次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第（ｋ＋１）先端開放スタブと、を備えることを特徴とする。
【００２４】
また、第２の発明に係る電力分配回路は、前記２(k-1)次高調波の周波数は、中心周波数を基準とする所定の幅を有しており、前記第ｋインターディジタルキャパシタ、前記第ｋ伝送線路、及び前記第ｋ先端開放スタブは、それぞれ、前記２(k-1)次高調波の中心周波数における１／４波長の前後±１０％の範囲の電気長を有し、前記第（ｋ＋１）インターディジタルキャパシタ、前記第（ｋ＋１）伝送線路、及び前記第（ｋ＋１）先端開放スタブは、それぞれ、前記２k次高調波の中心周波数における１／４波長の前後±１０％の範囲の電気長を有することを特徴とする。
【００２５】
また、第２の発明に係る電力分配回路は、前記第ｋ伝送線路は、前記第ｋ入力端子から前記第ｋ出力端子との間に介挿されており、前記第ｋ先端開放スタブは、前記第ｋ伝送線路から前記第ｋ出力端子との間で分岐して設けられ、前記第（ｋ＋１）伝送線路は、前記第（ｋ＋１）入力端子から前記第（ｋ＋１）出力端子との間に介挿されており、前記第（ｋ＋１）先端開放スタブは、前記第（ｋ＋１）伝送線路から前記第（ｋ＋１）出力端子との間で分岐して設けられていることを特徴とする。
【００２６】
また、第２の発明に係る電力分配回路は、前記第ｋ伝送線路及び前記第（ｋ＋１）伝送線路の特性インピーダンスが、前記第ｋ入力端子、前記２(k-1)次高調波出力端子、前記２k次高調波出力端子、及び第（ｋ＋１）出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする。
【００２７】
また、第２の発明に係る電力分配回路は、前記第ｋ先端開放スタブの分岐点から前記第ｋ出力端子との間に前記２(k-1)次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第２の第ｋ伝送線路が介挿され、前記第（ｋ＋１）先端開放スタブの分岐点から前記第（ｋ＋１）出力端子との間に前記２k次高調波の周波数における１／４波長の前後±１０％の範囲の電気長を有する第２の第（ｋ＋１）伝送線路が介挿されていることを特徴とする。
【００２８】
また、第２の発明に係る電力分配回路は、前記第ｋ伝送線路、前記第２の第ｋ伝送線路、前記第（ｋ＋１）伝送線路、及び前記第２の第（ｋ＋１）伝送線路の特性インピーダンスが、前記第ｋ入力端子、前記２(k-1)次高調波出力端子、前記２k次高調波出力端子、及び第（ｋ＋１）出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする。
【００２９】
また、第２の発明に係る電力分配回路は、前記第（ｋ＋１）電力分配回路の第（ｋ＋１）入力端子と前記第ｋ電力分配回路の第ｋ出力端子とが接続される構成で、少なくとも３以上の前記電力分配回路が順次直列に接続されていることを特徴とする。
【００３０】
また、第２の発明に係る電力分配回路は、前記第（ｋ＋１）電力分配回路の第（ｋ＋１）入力端子と前記第ｋ電力分配回路の第ｋ出力端子とが接続される構成で、第１電力分配回路から第ｎ（ｎは自然数）電力分配回路までの少なくとも３以上の前記電力分配回路が順次直列に接続されており、前記第１伝送線路から第ｎ伝送線路、及び前記第２の第１伝送線路から前記第２の第ｎ伝送線路の特性インピーダンスが、第１入力端子、及び１次高調波出力端子から２(ｎ-1)次高調波出力端子、並びに第ｎ出力端子に接続される負荷インピーダンスの前後±１０％の範囲であることを特徴とする。
【００３１】
第３の発明に係る周波数逓倍器は、基本波電力が入力され、少なくとも基本波電力と２次高調波電力を含む混合波を出力する逓倍回路と、上記第１の発明に係る電力分配回路とを備え、前記逓倍回路の出力端子と前記電力分配回路の入力端子が接続されていることを特徴とする。
【００３２】
第４の発明に係る周波数逓倍器は、基本波電力が入力され、少なくとも基本波電力と２k次高調波電力（ｋは１からｎまでの自然数）を含む混合波を出力する逓倍回路と、上記第２の発明に係る電力分配回路とを備え、前記逓倍回路の出力端子と前記電力分配回路の入力端子が接続されていることを特徴とする。
【００３３】
第３又は第４の発明に係る周波数逓倍器は、前記逓倍回路は、能動素子と、当該能動素子の入力側に設けられた入力整合回路及びバイアス供給回路と、前記能動素子の出力側に設けられた出力整合回路及びバイアス供給回路並びに基本波終端回路と、を備えることを特徴とする。
【００３４】
第３又は第４の発明に係る周波数逓倍器は、前記基本波終端回路は、基本波の周波数における１／４波長の前後±１０％の範囲の電気長を有する先端開放スタブと抵抗を備えて構成されていることを特徴とする。
【００３５】
第３又は第４の発明に係る周波数逓倍器は、前記抵抗は、可変抵抗であることを特徴とする。
【発明の効果】
【００３６】
上記発明によれば、単純な回路構成で基本波と２次高調波の分離出力を可能にすることができる。また、単純な回路構成で、基本波と２ｉ(i=1,2,・・・,n)次高調波とを含む入力波から、基本波及び２ｉ(i=1,2,・・・,n)次高調波を順次分離出力することができる。
【発明を実施するための最良の形態】
【００３７】
以下、図面を参照して本発明の最良の実施形態について詳細に説明する。
【００３８】
［第一の実施形態］
先ず、本発明の第一の実施形態における電力分配回路（電力分配器）の構成について説明する。
【００３９】
図１は、第一の実施形態における電力分配回路の構成例を示す図である。図１に示すように、電力分配回路Ｄ１は、入力端子１と、基本波出力端子２と、２次高調波出力端子３と、入力端子１から入力された入力波に含まれる基本波（基本波成分）を基本波出力端子２から出力する基本波出力手段としての基本波出力回路４と、入力端子１から入力された入力波に含まれる２次高調波（２次高調波成分）を２次高調波出力端子３から出力する２次高調波出力手段としての２次高調波出力回路５と、を備えて構成されている。
【００４０】
基本波出力回路４は、上記基本波の周波数（ｆ0）（以下、「基本波周波数」という）における１／４波長（λ）の前後±１０％の範囲の電気長（望ましくは、基本波周波数における１／４波長の前後±５％の範囲の電気長であるが、以下の説明では、基本波周波数における１／４波長の電気長とする）を有するインターディジタルキャパシタ６を備えて構成されている。
【００４１】
また、２次高調波出力回路５は、基本波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、基本波周波数における１／４波長の前後±５％の範囲の電気長であるが、以下の説明では、基本波周波数における１／４波長の電気長とする）を有する第１伝送線路としての伝送線路７と、基本波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、基本波周波数における１／４波長の前後±５％の範囲の電気長であるが、以下の説明では、基本波周波数における１／４波長の電気長とする）を有する先端開放スタブ８と、を備えて構成されており、伝送線路７は、入力端子１から２次高調波出力端子３との間に介挿されており、先端開放スタブ８は、伝送線路７から２次高調波出力端子３との間で分岐して（伝送線路７の２次高調波出力端子３側に並列に接続されて）設けられている。伝送線路７の特性インピーダンスは、システムインピーダンス（入力端子１、基本波出力端子２、及び２次高調波出力端子３に接続される負荷インピーダンス）の前後±１０％の範囲となるように設定されている（以下の説明では、伝送線路７の特性インピーダンスがシステムインピーダンスに等しいとする）。図１の例では、インターディジタルキャパシタ６を２本のフィンガーで構成しているが、より多数のフィンガーで構成することも可能である。
【００４２】
次に、第一の実施形態における電力分配回路の動作について説明する。
【００４３】
上述の通り、基本波出力回路4を構成するインターディジタルキャパシタ6は、基本波周波数における１／４波長の電気長を有するように設計されているため、基本波電力を低損失で通過させ、且つ２次高調波（周波数：２ｆ0）成分を十分な抑圧比で阻止する。入力端子1から基本波出力回路４を見込んだ入力インピーダンスＺ１aは、基本波周波数においてシステムインピーダンスＺ0（入力端子１、基本波出力端子２、及び２次高調波出力端子３に接続される負荷インピーダンス）に等しく、２次高調波の周波数（２ｆ0）（以下、「２次高調波周波数」という）において開放である。
【００４４】
一方、２次高調波出力回路５は、基本波周波数における１／４波長の電気長を有する伝送線路７と、基本波周波数における１／４波長の電気長を有する先端開放スタブ８とから構成されているため、入力端子1から２次高調波出力回路５を見込んだ入力インピーダンスＺ１bは基本波周波数において開放となる。従って、基本波成分は２次高調波出力回路５により阻止される。一方、２次高調波周波数においては、先端開放スタブ８の入力インピーダンスＺosは開放となる。即ち、２次高調波成分に先端開放スタブ８は影響を与えない。伝送線路７の特性インピーダンスは、システムインピーダンスＺ0に等しいので、Ｚ１bは２次高調波周波数においてＺ0に等しい。従って、２倍波（２次高調波）成分は、反射すること無く２次高調波出力回路５を通過することになる。
【００４５】
以上により、入力端子１より少なくとも基本波と２次高調波を含む入力波としての混合波電力が入力された場合、基本波電力は、基本波出力端子２に出力され、２次高調波出力端子３には出力されず、逆に２次高調波電力は、２次高調波出力端子３に出力され、基本波出力端子２には出力されないようになっている。
【００４６】
次に、第一の実施形態における電力分配回路Ｄ１のアイソレーション特性について説明する。上述したものと同様の原理により、基本波出力端子２の入力インピーダンスＺ２は、２次高調波周波数において開放であり、２次高調波出力端子３における入力インピーダンスＺ３は基本波周波数において短絡である。従って、基本波出力端子２と２次高調波出力端子３の間では、基本波周波数と２次高調波周波数の両方で良好なアイソレーション特性が実現される。
【００４７】
次に、第一の実施形態における電力分配回路Ｄ１を電力合成回路として使用した場合の動作について説明する。基本波出力端子２の入力インピーダンスＺ２は、Ｚ１bが基本波周波数で開放であることから、基本波周波数においてシステムインピーダンスＺ0に等しい。従って、基本波出力端子２から入力された基本波は、無反射で基本波出力回路４に入力される。Ｚ１bが基本波周波数で開放であるから、基本波出力回路４を通過した基本波電力はすべて入力端子１に出力される。同様に、２次高調波出力端子３の入力インピーダンスＺ３は、Ｚ１aが２次高調波周波数で開放であること、Ｚosが２次高調波周波数において開放であること、及び伝送線路７の特性インピーダンスがシステムインピーダンスＺ0に等しいことから、２次高調波周波数においてシステムインピーダンスＺ0に等しい。従って、２次高調波出力端子３から入力された２次高調波は、無反射で２次高調波出力回路５に入力される。Ｚ１aが２次高調波周波数で開放であるから、２次高調波出力回路５を通過した２次高調波電力はすべて入力端子１に出力される。以上から、第一の実施形態における電力分配回路Ｄ１は、基本波電力と２倍波電力を合成して基本波・２倍波合成電力を得る為の電力合成回路としても使用可能である。
【００４８】
次に、第一の実施形態における電力分配回路Ｄ１の動作についてシミュレーション結果を用いて説明する。このシミュレーションでは、基本波周波数（ｆ0）は２０ＧＨｚ、２次高調波周波数（２ｆ0）は４０ＧＨｚとし、システムインピーダンスＺ0を５０Ωとした。インターディジタルキャパシタ６、伝送線路７、先端開放スタブ８は全て、８０μｍ厚の砒化ガリウム上に２μｍ厚の金配線で形成することを想定した。またＳパラメータの表記にあたっては、入力端子１を端子１（ポート１）、基本波出力端子２を端子２（ポート２）、２次高調波出力端子３を端子３（ポート３）とそれぞれ定義した。
【００４９】
図２は、入力端子１と基本波出力端子２の間の挿入損失の周波数依存性を示す図である。図２に示すように、基本波周波数（20GHz）における挿入損失は０．１ｄＢ以下であり、基本波が低損失に透過されることが分かる。逆に、２次高調波周波数（40GHz）における挿入損失は約１８ｄＢであり、２次高調波は十分な抑圧比で阻止されることが分かる。
【００５０】
図３は、入力端子１と２次高調波出力端子３の間の挿入損失の周波数依存性を示す図である。図３に示すように、２次高調波周波数（40GHz）における挿入損失は０．１ｄＢ以下であり、２次高調波が低損失に透過されることが分かる。逆に、基本波周波数（20GHz）における挿入損失は４０ｄＢ以上であり、基本波は十分な抑圧比で阻止されることが分かる。
【００５１】
図４は、入力端子１の反射損失の周波数依存性を示す図である。図４に示すように、基本波周波数（20GHz）における反射損失は約２８ｄＢ、２次高調波周波数（４０ＧＨｚ）における反射損失は約３９ｄＢと良好な反射特性が実現されていることが分かる。
【００５２】
図５は、基本波出力端子２の反射損失の周波数依存性を示す図である。図５に示すように、基本波周波数（20GHz）における反射損失は約２８ｄＢで、良好な反射特性が実現されていることが分かる。
【００５３】
図６は、２次高調波出力端子３の反射損失の周波数依存性を示す図である。図６に示すように、２次高調波周波数（40GHz）における反射損失は約２８ｄＢで、良好な反射特性が実現されていることが分かる。
【００５４】
図７は、基本波出力端子２と２次高調波出力端子３の間の挿入損失の周波数依存性を示す（アイソレーション特性）図である。図７に示すように、基本波周波数（20GHz）における挿入損失は４０ｄＢ以上、２次高調波周波数における挿入損失は約１８ｄＢと、基本波周波数と２次高調波周波数の両方で良好なアイソレーション特性が実現されていることが分かる。
【００５５】
以上説明したように、上記実施形態における電力分配回路によれば、単純な回路構成で、基本波とその２倍波（２次高調波）とを含む入力波から、基本波と２倍波を分離して電力出力とすることができる。そして、その際の挿入損失や反射／アイソレーション特性は、所定の基本波周波数（上記実施形態では２０ＧＨｚ）とその２倍波周波数（上記実施形態では４０ＧＨｚ）の場合に最適化されている。
【００５６】
なお、本発明に係る電力分配回路は、使用周波数が若干ずれた場合にも、十分に電力分配回路として機能することができる（第二の実施形態〜第九の実施形態における電力分配回路においても同様）。例えば、図２に示す入力端子１と基本波出力端子２の間の挿入損失をみると、基本波周波数が設計値の２０ＧＨｚに対して上下１０％の範囲（即ち、１８〜２２ＧＨｚの範囲）内であれば、基本波に対する損失はほとんどなく（０．３ｄＢ以下）、また２倍波（３６〜４４ＧＨｚ）に対しては十分大きな損失（約１３ｄＢ以上）を維持しており、十分な抑圧比をもって基本波のみを基本波出力端子２に出力することができる。
【００５７】
また、同様の周波数範囲に対して図３に示す入力端子１と２次高調波出力端子３の間の挿入損失は、２倍波（２次高調波）に対する損失は小さく（０．６ｄＢ以下）、また、基本波に対しては十分大きな損失（約１５ｄＢ以上）を維持しており、十分な抑圧比をもって２倍波のみを２次高調波出力端子３に出力することができる。
【００５８】
その他、図４〜図６に示す反射損失、図７で示すアイソレーションに関しても同様であり、基本波の周波数が所定値から上下１０％程度ずれた場合でも十分な反射／アイソレーション特性を維持することができる。
【００５９】
このような回路設計上の基本波周波数と、通過させる信号周波数とのずれの程度は、そのずれに起因する挿入損失／反射損失／アイソレーション特性等の劣化の程度とシステムの要求とのトレードオフによって許容範囲が定められる。その最大範囲は上述のように±１０％程度であるが、望ましくは±５％以内となるようにする（第二の実施形態〜第九の実施形態における電力分配回路においても同様）。
【００６０】
また、本発明に係る電力分配回路は、ある程度の幅を持った周波数に対して、電力分配回路として機能することができる（第二の実施形態〜第九の実施形態における電力分配回路においても同様）。つまり、本発明に係る電力分配回路は、単一の基本波周波数に固定された場合だけではなく、基本波周波数が中心周波数を基準とする所定の幅を持って変動するような場合、つまり、基本波が複数の周波数を持ち得る場合や周波数バンドをなす場合においても電力分配回路として使用可能である。この場合、インターディジタルキャパシタ６、伝送線路７、及び先端開放スタブ８は、それぞれ、基本波の中心周波数における１／４波長の前後±１０％の範囲の電気長を有するように設計される。また、この場合、使用する周波数が、本電力分配回路の設計基本波周波数の最大±１０％以内、望ましくは±５％以内となるように、本電力分配回路を設計すればよい。
【００６１】
また、上記実施形態において、周波数と波長とは反比例の関係に有ることを考慮すると、上記電力分配回路を構成するインターディジタルキャパシタ６、伝送線路７、及び先端開放スタブ８の電気長は、電力分配回路を通過・電力分配される基本波の１／４波長から若干ずれていてもよいことは明らかである。この許容される電気長のずれの程度は、上述した許容される周波数ずれから導かれるが、概ね基本波周波数の１／４波長に対して、最大±１０％以内、望ましくは±５％以内と考えてよい（第二の実施形態〜第九の実施形態における電力分配回路においても同様）。
【００６２】
[第二の実施形態] 
次に、本発明の第二の実施形態における電力分配回路について説明する。
【００６３】
図８は、第二の実施形態における電力分配回路の構成例を示す図である。なお、図８に示す電力分配回路Ｄ２において、図１に示す電力分配回路Ｄ１と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。
【００６４】
図８に示すように、電力分配回路Ｄ２においては、２次高調波出力回路５に、基本波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、基本波周波数における１／４波長の前後±５％の範囲の電気長）を有する第２伝送線路としての伝送線路９が設けられている。より具体的には、２次高調波出力回路５には、先端開放スタブ８の分岐点Ｘから２次高調波出力端子３との間に伝送線路９が介挿されている。このような電力分配回路Ｄ２における伝送線路７と伝送線路９の特性インピーダンスは、システムインピーダンス（入力端子１、基本波出力端子２、及び２次高調波出力端子３に接続される負荷インピーダンス）の前後±１０％の範囲となるように設定されている。
【００６５】
このような電力分配回路Ｄ２の動作原理は、第一の実施形態における電力分配回路Ｄ１と同様である。第一の実施形態では基本波周波数における２次高調波出力端子３の入力インピーダンスＺ３が短絡であったのに対し、第二の実施形態では開放となる点が異なる。但し、基本波周波数出力端子２と２次高調波出力端子３の間で、基本波周波数、２倍波周波数（２次高調波周波数）の両方で良好なアイソレーション特性が実現されることに変わりはない。第一の実施形態と第二の実施形態は、電力分配回路の応用により使い分けられる。
【００６６】
このような第二の実施形態における電力分配回路においても、第一の実施形態における電力分配回路と同様の効果を得ることができる。
【００６７】
[第三の実施形態]
次に、本発明の第三の実施形態における電力分配回路の構成について説明する。
【００６８】
図９は、第三の実施形態における電力分配回路の構成例を示す図である。なお、図９に示す電力分配回路Ｄ３において、図１に示す電力分配回路Ｄ１と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。
【００６９】
図９に示すように、電力分配回路Ｄ３においては、２ｉ(i=k-1,k,・・・,n)次高調波の混合波を、２(k-1)次高調波(ｋは自然数であり、ｋ＝１の場合は基本波を表す)とそれ以外の混合波（２(k-1)次高調波を除く高調波）に分離する第ｋ電力分配回路１２が、第１電力分配回路１０から第ｎ電力分配回路１４（ｎは２以上の自然数）まで順次接続され構成されている。以下の説明では、電力分配回路Ｄ３における第ｋ電力分配回路１２と第（ｋ＋１）電力分配回路１３を例にとって説明する。
【００７０】
第ｋ電力分配回路１２は、第ｋ入力端子２１から入力された入力波（混合波）に含まれる２(k-1)次高調波を２(k-1)次高調波出力端子１７に出力する２(k-1)次高調波出力手段としての２(k-1)次高調波出力回路２４と、第ｋ入力端子２１から入力された入力波（混合波）に含まれる２(k-1)次高調波を除く高調波を第ｋ出力端子２２に出力する第ｋ出力手段としての第ｋ出力回路２５とを備えて構成されている。
【００７１】
２(k-1)次高調波出力回路２４は、２(k-1)次高調波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、２(k-1)次高調波周波数における１／４波長の前後±５％の範囲の電気長であるが、以下の説明では、２(k-1)次高調波周波数における１／４波長の電気長とする）を有する第ｋインターディジタルキャパシタ２４ａを備えて構成されている。
【００７２】
また、第ｋ出力回路２５は、２(k-1)次高調波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、２(k-1)次高調波周波数における１／４波長の前後±５％の範囲の電気長であるが、以下の説明では、２(k-1)次高調波周波数における１／４波長の電気長とする）を有する第ｋ伝送線路２５ａと、２(k-1)次高調波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、２(k-1)次高調波周波数における１／４波長の前後±５％の範囲の電気長であるが、以下の説明では、２(k-1)次高調波周波数における１／４波長の電気長とする）を有する第ｋ先端開放スタブ２５ｂと、を備えて構成されており、第ｋ伝送線路２５ａは、第ｋ入力端子２１から第ｋ出力端子２２との間に介挿されており、第ｋ先端開放スタブ２５ｂは、第ｋ伝送線路２５ａから第ｋ出力端子２２との間で分岐して設けられている。
【００７３】
一方、第（ｋ＋１）電力分配回路１３は、第ｋ出力端子２２から出力され第（ｋ＋１）入力端子２３から入力された高調波（混合波）に含まれる２k次高調波を２k次高調波出力端子１８に出力する２k次高調波出力手段としての２k次高調波出力回路２４Ｙと、上記第（ｋ＋１）入力端子２３から入力された高調波（混合波）に含まれる２k次高調波を除く高調波を第（ｋ＋１）出力端子２２Ｙに出力する第（ｋ＋１）出力手段としての第（ｋ＋１）出力回路２５Ｙとを備えて構成されている。
【００７４】
２k次高調波出力回路２４Ｙは、２k次高調波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、２k次高調波周波数における１／４波長の前後±５％の範囲の電気長である）を有する第（ｋ＋１）インターディジタルキャパシタ２４Ｙａを備えて構成されている。
【００７５】
また、第（ｋ＋１）出力回路２５Ｙは、２k次高調波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、２k次高調波周波数における１／４波長の前後±５％の範囲の電気長）を有する第（ｋ＋１）伝送線路２５Ｙａと、２k次高調波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、２k次高調波周波数における１／４波長の前後±５％の範囲の電気長を有する第（ｋ＋１）先端開放スタブ２５Ｙｂと、を備えて構成されており、第（ｋ＋１）伝送線路２５Ｙａは、第（ｋ＋１）入力端子２３から第（ｋ＋１）出力端子２２Ｙとの間に介挿されており、第（ｋ＋１）先端開放スタブ２５Ｙｂは、第（ｋ＋１）伝送線路２５Ｙａから第（ｋ＋１）出力端子２２Ｙとの間で分岐して設けられている。
【００７６】
図９に示す電力分配回路Ｄ３においては、第（ｋ＋１）電力分配回路１３の第（ｋ＋１）入力端子２３と第ｋ電力分配回路１２の第ｋ出力端子２２とが接続される構成で、第１電力分配回路１０から第ｎ電力分配回路１４が順次直列に接続されるようになっており、第１伝送線路から第ｎ伝送線路までの特性インピーダンスが、システムインピーダンス（第１入力端子１、１次高調波出力端子１５、２次高調波出力端子１６、・・・、２(k-1)次高調波出力端子１７、２k次高調波出力端子１８、・・・、２ｎ-1次高調波出力端子１９、及び第ｎ出力端子２０に接続される負荷インピーダンス）の前後±１０％の範囲となるように設定されている。なお、図９に示す電力分配回路Ｄ３が、第ｋ電力分配回路１２と第（ｋ＋１）電力分配回路１３のみから構成（２つの電力分配回路で構成）されている場合には、第ｋ伝送線路２５ａ及び第（ｋ＋１）伝送線路２５Ｙａの特性インピーダンスは、システムインピーダンス（第ｋ入力端子２１、２(k-1)次高調波出力端子１７、２k次高調波出力端子１８、及び第（ｋ＋１）出力端子２２Ｙに接続される負荷インピーダンス）の前後±１０％の範囲となるように設定される。
【００７７】
次に、第三の実施形態における電力分配回路の動作について説明する。なお、第ｋ入力端子２１に、２ｉ(i=k-1,k,・・・,n)次高調波の混合波が入力する場合を想定する。
【００７８】
２(k-1)次高調波出力回路２４は、２(k-1)次高調波周波数における１／４波長の電気長とする）を有する第ｋインターディジタルキャパシタ２４ａで構成されている為、２(k-1)次高調波を低損失で通過させ、２ｉ(i=k-1,k,・・・,n)次高調波を阻止する。
【００７９】
一方、第ｋ出力回路２５に含まれる第ｋ先端開放スタブ２５ｂは、２(k-1)次高調波周波数における１／４波長の電気長を有する為、２ｉ(i=k-1,k,・・・,n)次高調波周波数において、その入力インピーダンスＺos[k]は開放となる。つまり、第ｋ出力回路２５中の先端開放スタブ２５ａは、２ｉ(i=k-1,k,・・・,n)次高調波に影響を与えない。従って、２ｉ(i=k-1,k,・・・,n)次高調波は、第ｋ出力回路２５を通過し、第ｋ出力端子２２に達する。逆に、第ｋ出力回路２５の入力インピーダンスＺ１b[k]は、２(k-1)次高調波周波数において開放となり、２(k-1)次高調波は阻止されることになる。
【００８０】
そして、入力端子１に、基本波（１次高調波）及び２ｉ(i=1,2,・・・,n)次高調波の混合波が入力された場合、上記の動作が第１電力分配回路から第ｎ電力分配回路まで繰り返され、基本波及び２ｉ(i=1,2,・・・,n)次高調波が、１次高調波出力端子１５から２ｎ-1次高調波出力端子１９、及び第ｎ出力端子２０に順次出力され分離されることになる。
【００８１】
このように、上記実施形態における電力分配回路によれば、単純な回路構成で、基本波と２ｉ(i=1,2,・・・,n)次高調波とを含む入力波から、基本波及び２ｉ(i=1,2,・・・,n)次高調波を、順次分離して電力出力とすることができる。
【００８２】
なお、第３実施形態においても、第１及び２実施形態と同様、電力分配回路Ｄ３は、ある程度の幅を持った周波数に対して、電力分配回路として機能することができる。この場合、例えば、２(k-1)次高調波及び２k次高調波は、それぞれ、中心周波数を基準とする所定の幅を有しているとすると、第ｋインターディジタルキャパシタ２４ａ、第ｋ伝送線路２５ａ、及び第ｋ先端開放スタブ２５ｂは、それぞれ、２(k-1)次高調波の中心周波数における１／４波長の前後±１０％の範囲の電気長を有し、第（ｋ＋１）インターディジタルキャパシタ２４Ｙａ、第（ｋ＋１）伝送線路２５Ｙａ、及び第（ｋ＋１）先端開放スタブ２５Ｙｂは、それぞれ、２k次高調波の中心周波数における１／４波長の前後±１０％の範囲の電気長を有するように設計される。
【００８３】
[第四の実施形態]
次に、本発明の第四の実施形態における電力分配回路について説明する。
【００８４】
図１０は、第四の実施形態における電力分配回路の構成例を示す図である。なお、図１０に示す電力分配回路Ｄ４において、図９に示す電力分配回路Ｄ４と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。
【００８５】
図１０に示すように、電力分配回路Ｄ４においては、第ｋ出力回路２５に、２(k-1)次高調波周波数における１／４波長の前後±１０％の範囲の電気長（望ましくは、２(k-1)次高調波周波数における１／４波長の前後±５％の範囲の電気長）を有する第２の第ｋ伝送線路２５ｃが設けられている。より具体的には、第ｋ出力回路２５には、第ｋ先端開放スタブ２５ｂの分岐点から第ｋ出力端子２２との間に第２の第ｋ伝送線路２５ｃが介挿されている。
【００８６】
このような第２の第ｋ伝送線路は、図１０に示すように、第１電力分配回路１０から第ｎ電力分配回路１４のそれぞれに設けられている。そして、第１伝送線路から第ｎ伝送線路、及び第２の第１伝送線路から第２の第ｎ伝送線路までの特性インピーダンスは、システムインピーダンス（第１入力端子１、１次高調波出力端子１５、２次高調波出力端子１６、・・・、２(k-1)次高調波出力端子１７、２k次高調波出力端子１８、・・・、２ｎ-1次高調波出力端子１９、及び第ｎ出力端子２０に接続される負荷インピーダンス）の前後±１０％の範囲となるように設定される。
【００８７】
このような第四の実施形態における電力分配回路においても、第三の実施形態における電力分配回路と同様の効果を得ることができる。
【００８８】
[第五の実施形態]
次に、本発明の第五の実施形態として、上記第一の実施形態における電力分配回路を適用した周波数逓倍器について説明する。
【００８９】
図１１は、第五の実施形態における周波数逓倍器の構成例を示す図である。なお、図１１に示す電力分配回路２８において、図１に示す電力分配回路Ｄ１と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。
【００９０】
図１１に示すように、周波数逓倍器Ｄ５は、逓倍回路２６と電力分配回路２８とを備えており、逓倍回路２６の出力端子と電力分配回路２８の入力端子とが基本波・２次高調波混合波出力端子２７で接続されている。逓倍回路２６は、入力端子１から入力された基本波電力を、少なくとも基本波電力と２次高調波電力を含む混合波電力に変換し、これを混合波出力端子２７に出力するようになっている。電力分配回路２８は、第一の実施形態で述べた通り、基本波と２次高調波の混合電力を、基本波電力と２次高調波電力に分離して出力する。
【００９１】
こうして、周波数逓倍器Ｄ５は、基本波電力を入力し、基本波電力と２次高調波電力の両方を分離して出力することができる。
【００９２】
[第六の実施形態]
次に、本発明の第六の実施形態として、第五の実施形態の周波数逓倍器Ｄ５における逓倍回路２６の一構成例を示した場合の周波数逓倍器について説明する。
【００９３】
図１２は、第六の実施形態における周波数逓倍器の構成例を示す図である。なお、図１２に示す電力分配回路２８において、図１に示す電力分配回路Ｄ１と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。
【００９４】
図１２に示すように、周波数逓倍器Ｄ６における逓倍回路２６は、能動素子としてのヘテロバイポーラトランジスタ（ＨＢＴ）２９、ＨＢＴ２９の入力側に設けられた入力整合回路３０及びベースバイアス供給回路３２、ＨＢＴ２９の出力側に設けられた出力整合回路３１及びコレクタバイアス回路３３並びに基本波終端回路３５を備えて構成されている。また、逓倍回路２６の入力段及び出力段には、直流遮断容量３４ａ，３４ｂが設けられている。
【００９５】
ここで、入力整合回路３０は、伝送線路３６ａと先端開放スタブ３７ａとから構成されている。また、出力整合回路３１は、伝送線路３６ｂと先端開放スタブ３７ｂとから構成されている。また、ベースバイアス回路３２は、伝送線路３８、ベースバイアス端子３９、及び高周波接地容量４０ａとから構成されている。また、コレクタバイアス回路３３は、伝送線路４１、コレクタバイアス端子４２、及び高周波接地容量４０ｂとから構成されている。また、基本波終端回路３５は、抵抗４３と基本波周波数における１／４波長の前後±１０％の範囲の電気長を有する先端開放スタブ４４とから構成されている。
【００９６】
このような構成の逓倍回路２６は、入力端子１からの基本波電力の入力に対し、ＨＢＴ２９の非線形性を利用して２次高調波電力を発生させ、基本波と２次高調波の混合波電力を出力する機能を有する。基本波電力と２次高調波電力の出力バランスは、抵抗４３の抵抗値の設定により制御可能である。そして、混合波出力端子２７に出力された基本波と２次高調波の混合電力は、電力分配回路２８により、基本波電力と２次高調波電力に分離される。
【００９７】
次に、第六の実施形態における周波数逓倍器の動作についてハーモニック・バランス法によるシミュレーション結果を用いて説明する。図１３は、入力端子１から周波数２０ＧＨｚ、振幅１．４Ｖp-pの基本波を入力した場合の各出力端子における出力波形を示す図であり、（Ａ）は混合波出力端子２７における出力波形を、（Ｂ）は基本波出力端子２における出力波形を、（Ｃ）は２次高調波出力端子３における出力波形をそれぞれ示している。図１３に示すように、混合波出力端子２７に出力された基本波と２次高調波の混合波が、電力分配回路２８により基本波成分と２次高調波電力に分離されていることが分かる。
【００９８】
[第七の実施形態]
次に、本発明の第七の実施形態として、第五の実施形態の周波数逓倍器Ｄ５における逓倍回路２６の他の構成例を示した場合の周波数逓倍器について説明する。
【００９９】
図１４は、第七の実施形態における周波数逓倍器の構成例を示す図である。なお、図１４における周波数逓倍器Ｄ７において、図１２に示す周波数逓倍器Ｄ６と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。
【０１００】
図１４に示すように、周波数逓倍器Ｄ７における逓倍回路２６においては、出力整合回路３１に、伝送線路３６ｃ、先端開放スタブ３７ｃを付加している。これらの付加により、基本波周波数と２次高調波周波数の両方で、より良好な出力整合の実現を可能としている。
【０１０１】
[第八の実施形態]
次に、本発明の第八の実施形態として、第五の実施形態の周波数逓倍器Ｄ５における逓倍回路２６の更に他の構成例を示した場合の周波数逓倍器について説明する。
【０１０２】
図１５は、第八の実施形態における周波数逓倍器の構成例を示す図である。なお、図１５における周波数逓倍器Ｄ８において、図１２に示す周波数逓倍器Ｄ６と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。
【０１０３】
図１５に示すように、周波数逓倍器Ｄ８における逓倍回路２６においては、抵抗４３を可変としている。この可変抵抗値の制御により、基本波出力端子２に出力される基本波電力と、２次高調波出力端子３に出力される２次高調波電力のバランスを制御することが可能である。
【０１０４】
[第九の実施形態]
次に、本発明の第九の実施形態として、上記第五〜八実施形態における周波数逓倍器を適用した光通信用送信機フロントエンドについて説明する。
【０１０５】
図１６は、第九の実施形態における光通信用送信機フロントエンドのブロック例を示す図である。図１６に示す光通信用送信機フロントエンドにおける周波数逓倍器４５には、図１１、図１２、図１４、及び図１５の何れか一図に示した周波数逓倍器が適用される。
【０１０６】
図１６に示すように、光通信用送信機フロントエンドは、周波数逓倍器４５、ＭＵＸ（マルチプレクサ）回路４６、識別回路４７、及び変調器ドライバ４８等を備えて構成されている。周波数逓倍器４５は、入力端子１から入力される基本波周波数のクロック信号から、基本波及び２次高調波周波数のクロック信号を発生させ、それぞれ、ＭＵＸ回路４６、識別回路４７に供給するようになっている。なお、その他の構成部分の動作については、本発明と直接の関係がないので説明を省略する。
【０１０７】
以上、本発明の一実施形態を説明したが、本発明の具体的な構成は、上記実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等があっても、本発明の範囲に含まれる。
【図面の簡単な説明】
【０１０８】
【図１】第一の実施形態における電力分配回路の構成例を示す図である。
【図２】入力端子１と基本波出力端子２の間の挿入損失の周波数依存性を示す図である。
【図３】入力端子１と２次高調波出力端子３の間の挿入損失の周波数依存性を示す図である。
【図４】入力端子１の反射損失の周波数依存性を示す図である。
【図５】基本波出力端子２の反射損失の周波数依存性を示す図である。
【図６】２次高調波出力端子３の反射損失の周波数依存性を示す図である。
【図７】基本波出力端子２と２次高調波出力端子３の間の挿入損失の周波数依存性を示す（アイソレーション特性）図である。
【図８】第二の実施形態における電力分配回路の構成例を示す図である。
【図９】第三の実施形態における電力分配回路の構成例を示す図である。
【図１０】第四の実施形態における電力分配回路の構成例を示す図である。
【図１１】第五の実施形態における周波数逓倍器の構成例を示す図である。
【図１２】第六の実施形態における周波数逓倍器の構成例を示す図である。
【図１３】入力端子１から周波数２０ＧＨｚ、振幅１．４Ｖp-pの基本波を入力した場合の各出力端子における出力波形を示す図である。
【図１４】第七の実施形態における周波数逓倍器の構成例を示す図である。
【図１５】第八の実施形態における周波数逓倍器の構成例を示す図である。
【図１６】第九の実施形態における光通信用送信機フロントエンドのブロック例を示す図である。
【図１７】基本波と２次高調波を分離する従来の電力分配回路の構成例を示す図である。
【図１８】基本波と２次高調波を分離する従来の電力分配回路の他の構成例を示す図である。
【図１９】基本波とn次高調波を分離する従来の電力分配回路の構成例を示す図である。
【図２０】基本波とn次高調波を分離する従来の電力分配回路の他の構成例を示す図である。
【符号の説明】
【０１０９】
１・・・入力端子
２・・・基本波出力端子
３・・・２次高調波出力端子
４・・・基本波出力回路
５・・・２次高調波出力回路
６・・・インターディジタルキャパシタ
７、９・・・伝送線路
８・・・先端開放スタブ
１０・・・第１電力分配回路
１１・・・第２電力分配回路
１２・・・第ｋ電力分配回路
１３・・・第（ｋ＋１）電力分配回路
１４・・・第ｎ電力分配回路
１５・・・１次高周波出力端子
１６・・・２次高周波出力端子
１７・・・２(k-1)次高調波出力端子
１８・・・２k次高調波出力端子
１９・・・２(ｎ-1)次高調波出力端子
２０・・・第ｎ出力端子
２１・・・第ｋ入力端子
２２・・・第ｋ出力端子
２３・・・第（ｋ＋１）入力端子
２４・・・２(k-1)次高調波出力回路
２４Ｙ・・・２k次高調波出力回路
２５・・・第ｋ出力回路
２５Ｙ・・・第（ｋ＋１）出力回路
２６・・・逓倍回路
２７・・・基本波・２次高調波混合波出力端子
２８・・・電力分配回路
２９・・・ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
３０・・・入力整合回路
３１・・・出力整合回路
３２・・・ベースバイアス回路
３３・・・コレクタバイアス回路
３４ａ，３４ｂ・・・直流遮断容量
３５・・・基本波終端回路
３６ａ，３６ｂ，３６ｃ，３８，４１・・・伝送線路
３７ａ，３７ｂ，３７ｃ，４４・・・先端開放スタブ
３９・・・ベースバイアス端子
４０ａ，４０ｂ・・・高周波接地容量
４２・・・コレクタバイアス端子
４３・・・抵抗
４５・・・周波数逓倍器
４６・・・ＭＵＸ回路
４７・・・識別回路
４８・・・変調器ドライバ
４９・・・データ信号入力端子
Ｄ１〜Ｄ４・・・電力分配回路
Ｄ５〜Ｄ８・・・周波数逓倍器
【図１】
2005051499.tif 000003
【図２】
2005051499.tif 000004
【図３】
2005051499.tif 000005
【図４】
2005051499.tif 000006
【図５】
2005051499.tif 000007
【図６】
2005051499.tif 000008
【図７】
2005051499.tif 000009
【図８】
2005051499.tif 000010
【図９】
2005051499.tif 000011
【図１０】
2005051499.tif 000012
【図１１】
2005051499.tif 000013
【図１２】
2005051499.tif 000014
【図１３】
2005051499.tif 000015
【図１４】
2005051499.tif 000016
【図１５】
2005051499.tif 000017
【図１６】
2005051499.tif 000018
【図１７】
2005051499.tif 000019
【図１８】
2005051499.tif 000020
【図１９】
2005051499.tif 000021
【図２０】
2005051499.tif 000022