(57)【要約】【課題】記憶回路のパラレル出力と制御対象回路を検査時に切り離し、記憶回路の単独検査を可能とする。【解決手段】記憶回路３ａにはデータの書き込みや読み出しのためのシリアルバス１ａが接続されており、記憶回路３ａのアドレスデータが制御対象回路９ａ用のパラレル出力５ａと選択回路切り替え出力４ａとして出力されている。状態保持回路２ａは制御対象回路９ａを所望の動作状態に保つためにハイレベル及びロウレベルが設定されており、状態保持回路２ａの設定された状態が状態保持回路出力６ａとして出力されている。選択回路７ａは状態保持回路出力６ａとパラレル出力５ａを選択回路切り替え出力４ａにより選択することができ、選択された出力を選択回路出力８ａとして制御対象回路９ａに印加している。【選択図】図１
2005166186.tif 000002
【特許請求の範囲】
【請求項１】
状態保持回路のディジタル出力と記憶回路のディジタル出力を選択回路により切り替えて制御対象回路に出力する手段と、前記記憶回路のディジタル出力により前記選択回路の切り替えが制御される手段とを具備していることを特徴とする記憶回路による制御システム。
【請求項２】
前記選択回路が前記状態保持回路のディジタル出力を選択している状態において、前記記憶回路に対しディジタルデータの書き込みまたは読み出しが行われる請求項１記載の記憶回路による制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶回路による制御システムに関するものである。
【背景技術】
【０００２】
図２は従来の記憶回路による制御システムの例である。図２において記憶回路３はシフトレジスタにより構成されており、シリアルバス１よりデータとクロックが入力され、入力データのハイレベルまたはロウレベルがクロックを入力するたびに記憶素子上を順次移動しパラレルデータとして記憶回路３からパラレル出力４が出力される（例えば、非特許文献１参照）。さらにパラレル出力４をアナログ回路やディジタル回路で構成される制御対象回路２に接続することにより、シリアルバス１から入力されたシリアルデータにより記憶回路３にデータが書き込まれ、記憶回路３のアドレスデータがパラレル出力４として制御対象回路２に印加されることになる。従って以上の構成によりマイクロプロセッサと記憶回路３がシリアルバス１により接続されている場合マイクロプロセッサからのシリアル信号により、制御対象回路２の動作状態を制御することができる。
【非特許文献１】山本敏正“ディジタル回路”共立出版株式会社  ＰＰ１４２〜ＰＰ１４３  １９８５年
【発明の開示】
【発明が解決しようとする課題】
【０００３】
通常動作状態においてはシリアルバス１により入力されたシリアルデータが記憶回路３のアドレスに書き込まれ、記憶回路３に書き込まれたアドレスデータがパラレル出力４として制御対象回路２に印加されるため動作上の問題は発生しない。しかしながら制御対象回路２の動作状態を一定に保ちながら記憶回路３のアドレス検査を行う場合には、制御対象回路２を制御するアドレスにデータの書き込みを行うことができない。特に複数の制御対象回路２が記憶回路３に接続され、それぞれの制御対象回路２を一定の動作状態に保持しながら記憶回路３の検査を行う場合には記憶回路３のアドレス検査がほとんどできないという課題が発生する。
【０００４】
本発明は上記従来の課題を解決するものであり、通常動作状態においてはシリアルデータで制御対象回路を制御することができ、記憶回路のアドレスをシリアルデータにより検査する場合、制御対象回路を一定の動作状態に保ちながら記憶回路を切り離すことにより、記憶回路のアドレスを詳細に検査することが可能な記憶回路による制御システムを提供することを目的とする。
【課題を解決するための手段】
【０００５】
この目的を達成するために本発明の記憶回路による制御システムにおいては、状態保持回路のディジタル出力と記憶回路のディジタル出力を選択回路により切り替えて制御対象回路に出力する手段と、前記記憶回路のディジタル出力により前記選択回路の切り替えが制御される手段とを備えたものである。
【発明の効果】
【０００６】
以上のように本発明によれば、記憶回路に対し書き込みまたは読み出しを行う場合に制御対象回路を所定の動作状態に保ちながら、記憶回路からの変化するパラレルデータ出力とアナログやディジタルで構成される制御対象回路を切り離すことができるため、記憶回路を詳細に検査することが可能となる。
【発明を実施するための最良の形態】
【０００７】
以下本発明の実施の形態を、図面を参照しながら説明する。
【０００８】
図１は本発明の実施形態を示す回路図である。図１において記憶回路３ａにはデータの書き込みや読み出しのためのシリアルバス１ａが接続されており、記憶回路３ａのアドレスデータが制御対象回路９ａ用のパラレル出力５ａと選択回路切り替え出力４ａとして出力されている。
【０００９】
状態保持回路２ａは制御対象回路９ａを所望の動作状態に保つためにハイレベル及びロウレベルが設定されており、状態保持回路２ａの設定された状態が状態保持回路出力６ａとして出力されている。選択回路７ａは状態保持回路出力６ａとパラレル出力５ａを選択回路切り替え出力４ａにより選択することができ、選択された出力を選択回路出力８ａとして制御対象回路９ａに印加している。ここで選択回路切り替え出力４ａがロウレベルの場合はパラレル出力５ａが選択回路７ａにより選択され、選択回路出力８ａが制御対象回路９ａに対して出力されている。選択回路切り替え出力４ａがハイレベルの場合は状態保持回路出力６ａが選択回路７ａにより選択され選択回路出力８ａとして出力される。また本発明の記憶回路を有する半導体集積回路に電源が印加され記憶回路３ａが動作状態になった直後は選択回路切り替え出力４ａがロウレベルになっており、パラレル出力５ａが選択回路７ａから選択回路出力８ａとして出力されている。
【００１０】
以上のように構成された記憶回路による制御システムについて、その動作について説明する。最初に通常動作状態について説明する。この場合記憶回路３ａの選択回路切り替え出力４ａに対応するアドレスデータはロウレベルになっているため、選択回路切り替え出力４ａはロウレベルが出力されている。選択回路７ａは選択回路切り替え出力４ａのロウレベルの制御信号を受けてパラレル出力５ａを選択し、選択回路出力８ａを通して制御対象回路９ａの状態を制御している。従って通常動作状態では記憶回路３ａのパラレル出力５ａが制御対象回路９ａを制御している状態になっている。このときシリアルバス１ａにマイクロプロセッサを接続し、記憶回路３ａに対して選択回路切り替え出力４ａに対応するアドレスデータ以外の所望のアドレスにデータを書き込めば、その書き込まれたデータの値に応じて制御対象回路９ａを直接制御できる。
【００１１】
次に記憶回路３ａをシリアルバス１ａにより検査する場合について説明する。シリアルバス１ａから記憶回路３ａの選択回路切り替え出力４ａに対応するアドレスにハイレベルのデータを書き込み、選択回路切り替え出力４ａをハイレベルにする。すると選択回路７ａは選択回路切り替え出力４ａのハイレベル制御信号を受けて状態保持回路出力６ａを選択し、選択回路出力８ａを通して制御対象回路９ａに印加されるようになる。状態保持回路出力６ａは制御対象回路９ａを所望の動作状態を保つための出力設定が成されているため、記憶回路３ａをシリアルバス１ａによってアクセスされている間中、制御対象回路９ａは一定動作を保っている。そのためシリアルバス１ａから選択回路切り替え出力４ａに対応するアドレス以外の全てのアドレスに対してデータの書き込み及び読み出しを行っても制御対象回路９ａに対し影響を与えることはない。例えば制御対象回路９ａがパラレル出力５ａによりＯＮ・ＯＦＦ制御される基準電圧源の場合、記憶回路３ａの書き込みおよび読み出し検査中基準電圧源をＯＮ状態に保つことができるため、基準電圧源を使用している他の回路に対し影響を与えずに記憶回路３の検査を行うことができる。さらに制御対象回路９ａが複数存在する場合にも、各制御対象回路９ａに対する状態保持回路出力６ａを形成し検査時に選択回路７ａにより状態保持回路出力６ａを選択しておくことによって、記憶回路３を同様に検査することができる。また検査状態から通常動作に切り替える場合は、選択回路切り替え出力４ａに対応する記憶回路３ａのアドレスにロウレベルを書き込めば基準電圧源はシリアルバス１ａにより制御出来るようになる。以上の説明において制御対象回路９ａの種類を特に規定しなかったが、制御対象回路９ａはアナログ、ディジタルおよびアナログとディジタルの混載でもよい。
【産業上の利用可能性】
【００１２】
本発明の記憶回路による制御システムは、シフトレジスタやＲＡＭ等の記憶回路からアナログ回路やディジタル回路を制御する半導体集積回路において、記憶回路の詳細な検査を行う場合に有用である。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態における記憶回路による制御システムを示す図
【図２】従来の記憶回路による制御システムを示す図
【符号の説明】
【００１４】
１ａ、１  シリアルバス
２ａ  状態保持回路
３ａ、３  記憶回路
４ａ  選択回路切り替え出力
５ａ、４  パラレル出力
６ａ  状態保持回路出力
７ａ  選択回路
８ａ  選択回路出力
９ａ、２  制御対象回路
【図１】
2005166186.tif 000003
【図２】
2005166186.tif 000004