(57)【要約】【課題】  最近、マイクロ波通信・レーダシステムにおいては、高周波化、高電力化の傾向にあって、これらのシステムに用いられるマイクロ波送受信機では、受信機に送信出力の影響で、高周波で高出力の電力が入力する場合があり、そのために高耐電力の高周波スイッチが必要となっている。 【解決手段】  この発明に係る高耐電力の高周波スイッチは、入力電力を９０°ハイブリッド回路と使用周波数の１／２波長の多電力分配器とで分配した後に、耐電力は低いが高周波動作をする電界効果トランジスタとインダクタとからなる高周波スイッチに電力を入力し、高周波スイッチの出力側を使用周波数の１／２波長の多電力合成器と９０°ハイブリッド回路とで合成するようにした。【選択図】  図１
2005269554.tif 000002
【特許請求の範囲】
【請求項１】
第１の９０°ハイブリッド回路と、
上記第１の９０°ハイブリッド回路の１対の出力端子に接続され使用周波数の１／４波長のインピーダンス変成器を含む１／２波長の第１および第２の多電力分配器と、
前記第１および第２の多電力分配器に接続され、インダクタと、ドレイン端子もしくはソース端子のどちらか一方の端子が接地された電界効果トランジスタと、前記電界効果トランジスタのゲート端子にバイアス電圧を印加するバイアス回路とからなるスイッチング回路と、
前記スイッチング回路に接続され、使用周波数の１／４波長のインピーダンス変成器を含む１／２波長の第１および第２の多電力合波器と、
前記第１および第２の多電力合波器に接続される第２の９０°ハイブリッド回路と、
を備えた高周波スイッチ。
【請求項２】
前記電界効果トランジスタのゲート端子にバイアス電圧を印加し前記電界効果トランジスタが等価的に接地状態となるようにして使用周波数を遮断し、
前記ゲート端子にバイアス電圧を印加し前記電界効果トランジスタが等価的にキャパシタとなるようにし、前記キャパシタと前記電界効果トランジスタに接続されたインダクタとでフィルタを形成し使用周波数を通過させるように構成した回路を備えていることを特徴とする請求項１記載の高周波スイッチ。
【請求項３】
前記第１および第２の多電力分配器の出力インピーダンスと、
前記第１および前記第２の多電力分配器に接続され、インダクタと、ドレイン端子もしくはソース端子のどちらか一方の端子が接地された電界効果トランジスタとからなる回路の特性インピーダンスと、
前記第１および前記第２の多電力合波器の入力インピーダンスと、
が等しくかつ５０オームより大きいことを特徴とする請求項１または２記載の高周波スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波スイッチに関するものである。
【背景技術】
【０００２】
現在、高周波スイッチについては、すでに多く論文、学会で報告されており、その回路構成に関して様々な提案がなされていることは周知のところである。
【０００３】
このような高周波スイッチの一例として、１／４波長のインピーダンス変成器と並列電界効果トランジスタ（以下、ＦＥＴという）で構成されたＦＥＴスイッチでＦＥＴに加わる電圧を低減することで通過信号に対して高耐電力化を図った従来技術が知られている（例えば、非特許文献１参照）。
【０００４】
【非特許文献１】IEICE Microwave and Millimeterwave Monolithic Circuits Symposium Dijest,pp-42-46,June 1982 ”An X-band 10W monolithic transmit-receive GaAs FET switch”（第43頁、第4図）
【０００５】
然るに、最近のマイクロ波通信やレーダシステムにおいては、送信信号の高周波化、高電力化が望まれている。これらのシステムに用いられるマイクロ波送受信機では、送信機の出力信号が受信機に入力され、低雑音増幅器に高出力電力が入力されるような場合がある。そのため、送信機の出力信号が受信機に回り込まないように、受信機への入力側に高耐電力の高周波スイッチを設ける必要がある。
【０００６】
このためには、高周波スイッチの高周波特性を劣化させずに高耐電力化することが求められるが、現実的には難しい。特に、従来の高耐電力スイッチでは、使用されているＦＥＴのピンチオフ時の寄生容量の低減と、高耐電力化という相反する要求を両立させる必要がある。しかしながら、今までのところ１０Ｗ以上の高い電力レベルの入力信号にも対応できる充分な性能を有する高周波スイッチは実現化されていない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
高周波スイッチを高耐電力化させるためには、ＦＥＴのサイズを大きくする必要があるが同時にピンチオフ時の寄生容量が増加する。これにより高周波スイッチのカットオフ周波数が低下し、高周波での動作ができないという問題がある。
【０００８】
この発明は、かかる課題を解決するために成されたものであり、高周波特性が良く、かつ高耐電力化を実現する高周波スイッチを得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明による高周波スイッチは、第１の９０°ハイブリッド回路と、第１の９０°ハイブリッド回路の出力端子に接続され電力を分配する使用周波数の１／４波長のインピーダンス変成器を含む１／２波長の多電力分配器（以下、１／２波長多電力分配器という）と、前記１／２波長多電力分配器に接続されインダクタとゲート端子以外の１端子が接地されたＦＥＴと前記ＦＥＴのゲート端子にバイアス電圧を印加するバイアス手段とを備えたスイッチング回路と、スイッチング回路に接続され、入力電力を合成する使用周波数の１／４波長のインピーダンス変成器を含む１／２波長の多電力合成器（以下、１／２波長多電力合成器という）と、第２の９０°ハイブリッド回路とを備えており、前記スイッチング回路はＦＥＴのゲート端子に印加するバイアス電圧により等価的に接地状態か容量性を示す状態になるなるようにしたものである。
【発明の効果】
【００１０】
この発明によれば、第１の９０°ハイブリッド回路により２電力分配した後に、１／２波長多電力分配器によりさらに電力を分配しているため、スイッチング回路のＦＥＴに印加される電力を低減することができる。これによって耐電力の小さなＦＥＴを使用できるため、高周波特性の良くかつ高耐電力化な高周波スイッチを得ることができる。
また、１／２波長電力分配器と１／２波長電力合成器を備えていることにより通過信号の位相はあわせて３６０°加算されるため、所望の耐電力のスイッチを設計する際に、全て同じ通過位相量のスイッチが実現できる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
以下、図を用いて、この発明にかかる高周波スイッチの実施の形態１について説明する。
図１は実施の形態１に係る高周波スイッチの回路構成の一例を示す構成図である。
本回路は、大きく分けて、第１のハイブリッド回路２と、多電力分配器３と第１〜第６のインダクタと第１〜第３のＦＥＴと多電力合成器１９とで構成される第１の高周波スイッチング素子９０と、多電力分配器５３と第７〜第１２のインダクタと第４〜第６のＦＥＴと多電力合成器６９とで構成される第２の高周波スイッチング素子９１と、第２のハイブリッド回路２０とで構成される。第１のハイブリッド回路２の端子８３には第１の高周波スイッチング素子９０が接続され、また第１のハイブリッド回路２の端子８４には第２の高周波スイッチング素子９１が接続されている。第１の高周波スイッチング素子９０の端子８５と第２の高周波スイッチング素子９１の端子８６は第２のハイブリッド回路２０に接続される。
【００１２】
上記第１の高周波スイッチング素子９０は、第１のハイブリッド回路２で２分配された信号をさらに第１〜第３の端子４、９、１４に３分配する多電力分配器３と、第１〜第６のインダクタ５，７、１０、１２、１５、１７と、第１〜第３のＦＥＴ６，１１，１６と、端子８，１３、１８にあらわれた信号を合成する多電力合成器１９とで構成される。ここで、多電力分配器３の第１の端子４は、第１のインダクタ５とソースを接地した第１のＦＥＴ６と第２のインダクタ７とで構成されるスイッチング回路を介して多電力合成器１９の第１の端子８に接続される。ここで、ソースを接地した第１のＦＥＴ６はドレイン端子が第１のインダクタ５と第２のインダクタ７に接続される。
【００１３】
同様にして、多電力分配器３の第２の端子９は、第３のインダクタ１０を介してソースを接地した第２のＦＥＴ１１のドレイン端子と接続し、第４のインダクタ１２を介して多電力合成器１９の第２の端子１３に接続されている。また、同様に、多電力分配器３の第３の端子１４は、第５のインダクタ１５を介してソースを接地した第３のＦＥＴ１６のドレイン端子と接続し、第６のインダクタ１７を介して多電力合成器１９の第３の端子１８に接続される。
【００１４】
一方、第２の高周波スイッチング素子９１は、第１のハイブリッド回路２で２分配された信号をさらに第４〜第６の端子５４、５９、６４に３分配する多電力分配器５３と、第７〜第１２のインダクタ５５、５７、６０、６２、６５、６７および第４〜第６のＦＥＴ５６，６１，６６と、端子５８，６３、６８に現れた信号を合成する多電力合成器６９とで構成されている。
【００１５】
また、上記第１〜第６のＦＥＴのゲート端子にはバイアス回路（図示せず）を介してバイアスを印加する構成である。
また、第１のハイブリッド回路２の端子８２には、一端を接地された終端抵抗２３が接続されている。さらに、第２のハイブリッド回路２０の端子８７にも、一端を接地された終端抵抗２３が接続されている。
【００１６】
ここで、第１のハイブリッド回路２は高周波信号を入力する端子１と端子８２、８３、８４とで構成されて、９０°ハイブリッドカプラとして動作する。
また、第２のハイブリッド回路２０は高周波信号を出力する端子２と端子８５、８６、８７とで構成され、同じく、９０°ハイブリッドカプラとして動作する。
【００１７】
次に、動作について説明する。図２および図３は、ＦＥＴのゲート端子にバイアス電圧０Ｖおよびピンチオフ電圧Ｖｐより低い負の電圧を印加したときの図１の等価回路図である。ここでは、簡単のため第１〜第６のＦＥＴ６、１１、１６，５６，６１，６６および第１〜第１２のインダクタ５，７，１０，１２，１５，１７，５５，５７，６０，６２，６５，６７はすべて同一とする。
【００１８】
まず、図２についてこの発明の高周波スイッチの動作を説明する。ＦＥＴ６、１１、１６、５６，６１，６６の各ＦＥＴのゲート端子に制御電圧であるバイアス電圧０Ｖを印加する。このときＦＥＴはオン状態となりソース・ドレイン端子間は低抵抗Ｒａとみなすことができる。
端子１から入力されたマイクロ波送信信号は第１の９０°ハイブリッド回路２で端子８３、８４に２電力分配される。２電力分配された送信信号は１／２波長多電力分配器３および５３でさらに分配され、端子４、９、１４、５４，５９，６４に出力される。ここで、ＦＥＴは前記のようにオン状態であり、端子４、９、１４、５４，５９，６４は低抵抗Ｒａに接続されてほぼ接地状態であるとみなされる。このため、端子４、９、１４、５４，５９，６４に出力されたマイクロ波信号は接地位置で反射され、多電力分配器３および５３戻されて合成され端子８３、８４に現れる。端子８３、８４に反射されたマイクロ波信号は第１の９０°ハイブリッド回路２で合成され、第１の９０°ハイブリッド回路２の端子８２に出力として現れる。ここで、端子８２に出力されたマイクロ波信号は一端を接地された終端抵抗２３により吸収される。
以上の動作により、端子１から入力されたマイクロ波送信信号は６個の低抵抗Ｒａにより遮断されているため、第２のハイブリッド回路２０の端子２にはマイクロ波送信信号は現れない。
【００１９】
次に、図３についてこの発明の高周波スイッチの動作を説明する。ＦＥＴ６、１１、１６、５６，６１，６６の各ＦＥＴのゲート端子にピンチオフ電圧Ｖｐより低い負の電圧を印加する。このときＦＥＴはオフ状態となりソース・ドレイン端子間は等価的にＣａで示したキャパシタとみなすことができる。
端子１から入力されたマイクロ波送信信号は第１の９０°ハイブリッド回路２で端子８３、８４に２電力分配される。２電力分配されたマイクロ波送信信号は１／２波長多電力分配器３、５３でさらに分配され、端子４、９、１４、５４，５９，６４に出力される。ここで、ＦＥＴは前記のようにオフ状態であり、端子４、９、１４、５４，５９，６４は各インダクタ５，１０，１５，５５，６０，６５を介してキャパシタＣａと各インダクタ７，１２，１７，５７，６２，６７とに接続されている状態とみなされる。端子４に現れた送信信号は、第１のインダクタ５とキャパシタＣａと第２のインダクタ７とで構成されたＴ型のローパスフィルタを通過し、端子８に現れる。端子９、１４、５４，５９，６４に出力された送信信号も同様にして、１／２波長多電力合成器１９の端子１３、１８および多電力合成器６９の端子５８，６３，６８に現れる。
【００２０】
端子８、１３、１８のマイクロ波信号は１／２波長多電力合成器１９により合成され端子８５に出力される。一方、端子５８，６３，６８のマイクロ波信号は１／２波長多電力合成器６９により合成され端子８６に出力される。端子８５と端子８６のマイクロ波信号は第２の９０°ハイブリッド回路２０により合成され、第２の９０°ハイブリッド回路２０の端子２に出力される。
また、端子８５と端子８６のマイクロ波信号のアンバランス成分は第２の９０°ハイブリッド回路２０の端子８７に出力され終端抵抗２３により吸収される。
以上の動作により、端子１から入力されたマイクロ波送信信号はコンデンサＣａとインダクタにより構成されたＴ型ローパスフィルタを通過し、第２のハイブリッド回路２０の端子２に出力される。
【００２１】
このようにして、ＦＥＴのゲート端子に印加するバイアス電圧を切り替えることにより、マイクロ波信号の経路を切り替える高周波スイッチとして動作する。
【００２２】
ここで、ＦＥＴの耐電力ＰmaxとＦＥＴオフ時の寄生容量ＣおよびＦＥＴのゲート幅ｄとは”数１”の関係がある。
【００２３】
【数１】
2005269554.tif 000003
【００２４】
IdssはＦＥＴの飽和電流であり、ＦＥＴオフ時の容量およびＦＥＴのゲート幅に比例する。すなわち、ＦＥＴの耐電力は”数１”のようにＦＥＴオフ時の容量とゲート幅に比例する関係をもつ。
【００２５】
また、ローパスフィルタのカットオフ周波数ｆｃは第１のインダクタ５、第２のインダクタ７のインダクタンス成分をＬとすると”数２”で示される。
【００２６】
【数２】
2005269554.tif 000004
【００２７】
この発明の実施の形態１によれば、ＦＥＴに印加される高周波信号の電力は、第１のハイブリッド回路により２分配され、さらに、１／２波長多電力分配器３および５３により各々３分配されることにより、端子１に入力された送信信号の１／６となる。よって、例えば１０Ｗ以上の高い電力レベルである送信信号が入力されるような用途であってもＦＥＴを高耐電力化する必要がなく耐電圧の小さなＦＥＴを用いることができるので、式１に従いＦＥＴの寄生容量Ｃを小さくできる。したがって、式２からカットオフ周波数をより高くすることができ、高周波特性が向上する。また、ＦＥＴのゲート幅ｄの縮小により低損失化が図れる効果がある。
【００２８】
なお、実施の形態１では多電力分配器３で入力信号を３分配したが、この発明はこれに限られず、Ｎ分配の多電力分配器を用いてもよい。
また、実施の形態１では多電力分配器は１段構成としたが、多電力分配器を多段に重ねた構成としてもよい。この構成により、さらに、高周波スイッチの高耐電力化が図れる。
また、上記実施例ではインダクタとＦＥＴによりＴ型のローパスフィルタが構成される例を示したが、図４に示すようにインダクタ１０１〜１０６とＦＥＴ１１０〜１２１からなるπ型の構成としてもよい。
また、実施の形態１で示したローパスフィルタに限られるものではなく、使用周波数を通過させるハイパスフィルタであってもよく、また、バンドパスフィルタであってもよい。
【００２９】
実施の形態２．
以下、この発明に係る実施の形態２について説明する。図５は実施の形態２による高周波スイッチの構成図である。
実施の形態２は、実施の形態１の高周波スイッチング素子９０、９１において、１／２波長多電力分配器３、５３の出力インピーダンスＺ１と、インダクタとＦＥＴとからなるスイッチング回路の特性インピーダンスＺ２と、１／２波長多電力合成器１９、６９の入力インピーダンスＺ３とが、特性インピーダンス５０オームより大きくなるように回路設計としたものである。
【００３０】
図５において、例えば、１／２波長多電力分配器３、５３の出力インピーダンスＺ１と、インダクタとＦＥＴとからなるスイッチング回路の特性インピーダンスＺ２と、１／２波長多電力合成器１９、６９の入力インピーダンスＺ３とが１５０オームであるように回路設計する。
このように特性インピーダンスを５０オームより大きくなる構成をとることにより、ＦＥＴに印加される電圧が高くなり流れる電流が減るため、高耐圧な特性を有するＦＥＴであれば、ゲート幅、ＦＥＴオフ時の寄生容量は低減され、よって、高周波での動作および高耐電力化が容易となる効果がある。
【００３１】
実施の形態３．
図６は実施の形態３による高周波スイッチの構成図である。実施の形態３は、実施の形態１において第１〜第６のＦＥＴ６、１１，１６，５６，６１，６６を第１〜第６のＰＩＮダイオード１３１〜１３６に置き換えた構成である。第１〜第６のＰＩＮダイオードのバイアス端子１４１〜１４６に順方向電圧Ｖｆ以上のバイアス電圧Ｖｂを印加する。このときダイオードのｐ−ｎ端子間は低抵抗Ｒｂとみなすことができる。一方、各ダイオードのバイアス端子１４１〜１４６に０Ｖを印加する。このときダイオードのｐ−ｎ端子間は等価的にＣｂで示したキャパシタとみなすことができる。
以上のようにＰＩＮダイオードはバイアス電圧により等価的に接地であるか容量性を示すため、実施の形態１で使用したＦＥＴをＰＩＮダイオードに置き換えた構成によっても高周波スイッチを構成することができる。
実施の形態３では、ＰＩＮダイオードのバイアス端子に印加するバイアス電圧Ｖｂの設定値を変えることによりＰＩＮダイオードのｐ−ｎ端子間の抵抗Ｒｂが容易に変えられる。ＰＩＮダイオードのｐ−ｎ端子間の抵抗Ｒｂを調整することにより、高周波スイッチオン時の出力電力と高周波スイッチオフ時の出力電力との比であるアイソレーションを容易に調整できる効果がある。
【図面の簡単な説明】
【００３２】
【図１】この発明の実施の形態１の高周波スイッチの構成図である。
【図２】この発明の実施の形態１の高周波スイッチの等価回路図である。
【図３】この発明の実施の形態１の高周波スイッチの等価回路図である。
【図４】この発明の実施の形態１の別の形態を示す高周波スイッチの構成図である。
【図５】この発明の実施の形態２の高周波スイッチの構成図である。
【図６】この発明の実施の形態３の高周波スイッチの構成図である。
【符号の説明】
【００３３】
１ 端子 、２ 第１のハイブリッド回路、３ 第１の多電力分配器、４ 端子、５ 第１のインダクタ、６ 第１のＦＥＴ、７ 第２のインダクタ、
８〜９ 端子、１０ 第３のインダクタ、１１ 第２のＦＥＴ、１２ 第４のインダクタ、１３〜１４ 端子、１５ 第５のインダクタ、１６ 第３のＦＥＴ、１７ 第６のインダクタ、１８ 端子、１９ 第１の多電力合成器、２０ 第２のハイブリッド回路、２３ 終端抵抗、５３ 第２の多電力分配器、５４ 端子、５５ 第７のインダクタ、５６ 第４のＦＥＴ、５７ 第８のインダクタ、５８〜５９ 端子、６０ 第９のインダクタ、６１ 第５のＦＥＴ、６２ 第１０のインダクタ、６３〜６４ 端子、６５ 第１１のインダクタ、６６ 第６のＦＥＴ、６７ 第１２のインダクタ、６８ 端子、６９ 第２の多電力合成器、８２〜８７ 端子、９０ 第１の高周波スイッチング素子、９１ 第２の高周波スイッチング素子。
【図１】
2005269554.tif 000005
【図２】
2005269554.tif 000006
【図３】
2005269554.tif 000007
【図４】
2005269554.tif 000008
【図５】
2005269554.tif 000009
【図６】
2005269554.tif 000010