(57)【要約】【課題】  膜特性に優れるゲート絶縁膜を低温で成膜できるゲート絶縁膜の形成方法及びそうしたゲート絶縁膜の形成工程を含む薄膜トランジスタの製造方法並びに薄膜トランジスタを提供する。【解決手段】  酸化シリコンからなるゲート絶縁膜をスパッタリング法により形成するゲート絶縁膜の形成方法において、ゲート絶縁膜形成時のターゲットに対する投入電力を４Ｗ／ｃｍ２以下とし、成膜圧力を０．５Ｐａ以上とすることにより、上記課題を解決した。また、本発明の薄膜トランジスタは、絶縁基板上に形成されたＭＯＳ型の薄膜トランジスタであって、その薄膜トランジスタを構成する酸化シリコンからなるゲート絶縁膜の界面準位密度が２×１０１１／ｃｍ２ｅＶ以下であり、絶縁基板がプラスチック基板である。【選択図】    なし 【特許請求の範囲】
【請求項１】
酸化シリコンからなるゲート絶縁膜をスパッタリング法により形成するゲート絶縁膜の形成方法において、ゲート絶縁膜形成時のターゲットに対する投入電力が４Ｗ／ｃｍ２以下であり圧力が０．５Ｐａ以上であることを特徴とするゲート絶縁膜の形成方法
【請求項２】
前記ゲート絶縁膜形成時の温度が３００℃未満であることを特徴とする請求項１に記載のゲート絶縁膜の形成方法。
【請求項３】
ＭＯＳ型の薄膜トランジスタの製造方法であって、当該薄膜トランジスタを構成する酸化シリコンからなるゲート絶縁膜を、ゲート絶縁膜形成時のターゲットに対する投入電力を４Ｗ／ｃｍ２以下とし且つ圧力を０．５Ｐａ以上としたスパッタリング法により形成することを特徴とする薄膜トランジスタの製造方法。
【請求項４】
絶縁基板上に形成されたＭＯＳ型の薄膜トランジスタであって、当該薄膜トランジスタを構成する酸化シリコンからなるゲート絶縁膜の界面準位密度が２×１０１１／ｃｍ２ｅＶ以下であり、前記絶縁基板がプラスチック基板であることを特徴とする薄膜トランジスタ。
【請求項５】
前記薄膜トランジスタを構成する半導体層がポリシリコン半導体であることを特徴とする請求項４に記載の薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート絶縁膜の形成方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタに関し、更に詳しくは、膜特性に優れるゲート絶縁膜を低温で成膜できるゲート絶縁膜の形成方法及び薄膜トランジスタの製造方法並びにプラスチック基板等の絶縁基板の上に膜特性に優れたゲート絶縁膜が形成された薄膜トランジスタに関するものである。
【背景技術】
【０００２】
ガラス等の絶縁基板上に形成されたポリシリコン薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）は、絶縁性基板上に形成された非晶質シリコンＴＦＴに比べて電荷移動度が高く且つ動作電圧が低い等の性能が優れている。そのため、液晶ディスプレイの画素をスイッチングする素子としてのみならず、液晶ディスプレイの周辺回路をディスプレイ基板上に形成するための素子や有機ＥＬ素子を駆動させるための素子として応用されている。さらに今後、その応用が拡大すると考えられている。
【０００３】
絶縁基板上にポリシリコンＴＦＴを形成する方法として、高温プロセスといわれる方法が実用化されている。この方法は、基板温度を６００℃以上、通常は１０００℃程度まで加熱する成膜プロセスを含んでおり、ＬＳＩ等を作製するプロセスと同様、高性能のトランジスタ素子を実現することができるという利点がある。一方、この方法は、絶縁基板が６００℃以上に加熱されるので、例えば石英ガラスのような高価な絶縁基板を使用する必要があり、安価な無アルカリガラスは耐熱性の点で使用できないという難点がある。
【０００４】
このような問題に対して、耐熱性の低い安価なガラス基板や柔軟なプラスチック基板等でも利用可能な低温プロセスによるポリシリコンＴＦＴの作製方法が開発されている。この方法は、低温で形成した非晶質シリコン膜にエキシマレーザー等の高エネルギーのパルスレーザーを短時間付与し、非晶質シリコン膜を局所的に加熱溶融して多結晶化する方法である。
【０００５】
しかし、上記の方法はポリシリコンを低温で形成する方法であり、ＴＦＴを製造するための他の工程、例えばドーピングした不純物を活性化する工程やゲート絶縁膜を形成する工程では依然としてある程度高い温度での熱処理が必要とされている。例えばゲート絶縁膜については、不純物が少なく欠陥密度が小さいゲート絶縁膜の形成方法として、およそ３００℃以上の温度で成膜されるＣＶＤ法が用いられている。
【０００６】
このＣＶＤ法において、その成膜温度を下げて酸化シリコン等のゲート絶縁膜を形成しようとすると、原料中に含まれる有機物が十分に分解せずに膜中に含まれる不純物が多くなって十分な膜特性を得ることができないという問題がある。これに対して、スパッタリング法はその成膜原理により３００℃を下回る温度で酸化シリコン等のゲート絶縁膜を形成することができ、しかも不純物の混入がほとんどないので、耐熱性の低い安価なガラス基板や柔軟なプラスチック基板等の絶縁基板を用いた場合であっても、ゲート絶縁膜を成膜することができるという利点がある（例えば特許文献１を参照）。
【特許文献１】特開２０００−１８８４０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、スパッタリング法で形成したゲート絶縁膜は、化学量論組成からずれ易く、しかもシリコン半導体膜との間の界面の欠陥密度が高くなるという現象がある。そのため、成膜後に高温の熱処理を行なわない場合には、良好な電気特性を示すＴＦＴを形成することが不可能であった。また、スパッタリング法でゲート絶縁膜を形成しようとすると、発生するプラズマによりシリコン半導体膜や成膜中のゲート絶縁膜自体にダメージが加わるという問題がある。
【０００８】
一般にＴＦＴの電気特性の向上に対する阻害要因は、シリコン半導体膜の電気的欠陥、シリコン・ゲート絶縁膜界面の電気的欠陥、及び、ゲート絶縁膜内部の電気的欠陥等であると考えられており、それらの欠陥は、電荷移動度の低下、しきい電圧の上昇、リーク電流の増大等の悪影響を及ぼすと考えられている。ＭＯＳ型ＴＦＴにおいては、それらの欠陥の中でもシリコン絶縁膜界面の欠陥の影響が大きいと考えられ、界面欠陥が増加すると電荷移動度の低下等の性能低下に大きな影響を及ぼすと考えられている。特にトップゲートのプレーナ構造からなるＴＦＴ構造の場合は、ゲート絶縁膜形成時に発生するプラズマが界面欠陥の増大を促していると考えられる。
【０００９】
本発明は、上記課題を解決するためになされたものであって、その第１の目的は、膜特性に優れるゲート絶縁膜を低温で成膜できるゲート絶縁膜の形成方法を提供することにある。また、本発明の第２の目的は、そうしたゲート絶縁膜形成工程を含む薄膜トランジスタの製造方法を提供することにある。また、本発明の第３の目的は、耐熱性の低い安価なガラス基板や柔軟なプラスチック基板等の絶縁基板を用いた場合であっても、膜特性に優れたゲート絶縁膜が形成された薄膜トランジスタを提供することにある。
【課題を解決するための手段】
【００１０】
本発明者は、スパッタリング法でゲート絶縁膜を形成したときに生じ易い界面欠陥の原因がスパッタリング法特有のプラズマプロセスにあると考え、成膜条件により界面の欠陥密度を減少させることを検討した。その結果、成膜時の投入電力を所定の値以下とすることで、界面の欠陥密度が低減することを見出し、さらにこの条件で成膜したゲート絶縁膜を用いて作製したＴＦＴが良好な電気特性を示すことを見出した。
【００１１】
上記第１の目的を達成するための本発明のゲート絶縁膜の形成方法は、こうした知見に基づいてなされたものであり、酸化シリコンからなるゲート絶縁膜をスパッタリング法により形成するゲート絶縁膜の形成方法において、ゲート絶縁膜形成時のターゲットに対する投入電力が４Ｗ／ｃｍ２以下であり圧力が０．５Ｐａ以上であることを特徴とする。
【００１２】
この発明によれば、酸化シリコンからなるゲート絶縁膜を形成する際のスパッタリング条件として、ターゲットに対する投入電力を４Ｗ／ｃｍ２以下とし圧力を０．５Ｐａ以上としたので、形成された酸化シリコンからなるゲート絶縁膜は化学量論組成又はそれに近似したＳｉＯ２構造の膜となると共に、膜特性の優れたゲート絶縁膜を形成することができる。その結果、３００℃を下回る温度条件で成膜可能なスパッタリング法により、良好な膜特性を示すゲート絶縁膜を形成することができる。
【００１３】
本発明のゲート絶縁膜の形成方法は、上記本発明のゲート絶縁膜の形成方法において、前記ゲート絶縁膜形成時の温度が３００℃未満であることを特徴とする。この発明によれば、ゲート絶縁膜形成時の温度が３００℃未満であるので、耐熱性の低いプラスチック基板等に対してもゲート絶縁膜を形成することができる。その結果、ゲート絶縁膜を含むＴＦＴがフレキシブルなプラスチック基板上に形成可能となるので、例えば有機ＥＬ素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。
【００１４】
上記第２の目的を達成するための本発明の薄膜トランジスタの製造方法は、ＭＯＳ型の薄膜トランジスタの製造方法であって、当該薄膜トランジスタを構成する酸化シリコンからなるゲート絶縁膜を、ゲート絶縁膜形成時のターゲットに対する投入電力を４Ｗ／ｃｍ２以下とし且つ圧力を０．５Ｐａ以上としたスパッタリング法により形成することを特徴とする。
【００１５】
この発明によれば、酸化シリコンからなるゲート絶縁膜を形成する際のスパッタリング条件として、ターゲットに対する投入電力を４Ｗ／ｃｍ２以下とし圧力を０．５Ｐａ以上としたので、薄膜トランジスタを構成する酸化シリコンからなるゲート絶縁膜は化学量論組成又はそれに近似したＳｉＯ２構造の膜となると共に、膜特性の優れたゲート絶縁膜を形成することができる。その結果、３００℃を下回る温度条件で成膜可能なスパッタリング法により、良好な膜特性を示すゲート絶縁膜を備えた薄膜トランジスタを形成することができる。こうして製造された本発明の薄膜トランジスタは、フレキシブルなプラスチック基板等の上に形成可能となるので、例えば有機ＥＬ素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。
【００１６】
上記第３の目的を達成するための本発明の薄膜トランジスタは、絶縁基板上に形成されたＭＯＳ型の薄膜トランジスタであって、当該薄膜トランジスタを構成する酸化シリコンからなるゲート絶縁膜の界面準位密度が２×１０１１／ｃｍ２ｅＶ以下であり、前記絶縁基板がプラスチック基板であることを特徴とする。
【００１７】
この発明によれば、プラスチック基板の上に欠陥の少ない膜特性のよいゲート絶縁膜を形成することができる。その結果、例えば有機ＥＬ素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。
【００１８】
本発明の薄膜トランジスタは、上記本発明の薄膜トランジスタにおいて、前記薄膜トランジスタを構成する半導体層がポリシリコン半導体であることを特徴とする。この発明によれば、電荷移動度が高い薄膜トランジスタとすることができる。
【発明の効果】
【００１９】
以上説明したように、本発明のゲート絶縁膜の形成方法及び薄膜トランジスタの製造方法によれば、酸化シリコンからなるゲート絶縁膜が化学量論組成又はそれに近似したＳｉＯ２構造の膜となると共に、膜特性の優れたゲート絶縁膜を形成することができる。その結果、３００℃を下回る温度条件で成膜可能なスパッタリング法により、良好な膜特性を示すゲート絶縁膜を備えた薄膜トランジスタを形成することができる。こうして製造された本発明の薄膜トランジスタは、フレキシブルなプラスチック基板等の上に形成可能となるので、例えば有機ＥＬ素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。
【００２０】
また、本発明の薄膜トランジスタによれば、プラスチック基板の上に膜特性のよいゲート絶縁膜を形成することができるので、例えば有機ＥＬ素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明のゲート絶縁膜の形成方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタについて、具体例を挙げて詳細に説明する。なお、以下において、本発明を具体的な一例を挙げて詳細に説明するが、本発明はそうした一例の範囲に限定解釈されるものではない。
【００２２】
（ゲート絶縁膜の形成方法）
本発明のゲート絶縁膜の形成方法は、酸化シリコンからなるゲート絶縁膜をスパッタリング法により形成するゲート絶縁膜の形成方法である。本発明の特徴は、ゲート絶縁膜形成時のターゲットに対する投入電力を４Ｗ／ｃｍ２以下とし、圧力を０．５Ｐａ以上として成膜したことにある。以下、実施例を挙げて具体的に説明する。
【００２３】
図１は、本発明のゲート絶縁膜の形成方法により形成されたゲート絶縁膜のＣＶ特性を評価する際の模式図である。ゲート絶縁膜１１は、ボロンをドープして比抵抗を５〜１０Ωｃｍに調整したシリコンウエハー１２上に、ＲＦマグネトロンスパッタリング法で形成される。スパッタリング法としては、ＲＦマグネトロンスパッタリング法に限られず、酸化シリコンからなるゲート絶縁膜を形成することが可能な各種のスパッタリング法を適用することができる。
【００２４】
本実施形態においては、ターゲットとして８インチのＳｉＯ２を用い、スパッタリングガスとしてアルゴンガスと酸素の混合ガスを用いて厚さ１００ｎｍの酸化シリコンを成膜した。成膜条件としては、ターゲットに対する投入電力を１．５Ｗ／ｃｍ２〜６Ｗ／ｃｍ２の範囲で変化させ、さらに成膜０．２Ｐａ〜１．０Ｐａの範囲で変化させた。
【００２５】
図２は、形成された酸化シリコンのＣＶ特性の結果の一例を示すグラフである。ＣＶ特性は、図１に示すようにアルミニウム電極１３，１３を両側に形成し、その両電極に周波数１ＭＨｚの交流電圧を印加しながらキャパシタ（容量）の変化率を測定したものである。また、Ｃｍａｘとは、電圧を変化させたときのＣの最大値であり、Ｃ／Ｃｍａｘとは、その最大値に対する比である。したがって、Ｃ／Ｃｍａｘが低い電圧で１又は１に近似する値を示すことは、得られた酸化シリコンに欠陥が少ないことを示す根拠となる。
【００２６】
本実施例において、図２に示すように、ターゲットに対する投入電力を１．５Ｗ／ｃｍ２にして成膜した酸化シリコンは−５Ｖ以上の領域においてＣ／Ｃｍａｘが１又は１に近似する値を示し、良好な膜特性を示しているのが確認された。一方、ターゲットに対する投入電力を６Ｗ／ｃｍ２にして成膜した酸化シリコンは−１５Ｖ以上の領域においてＣ／Ｃｍａｘが１又は１に近似する値を示した。本発明者は、こうしたＣＶ測定を更に検討した結果、ターゲットに対する投入電力を４Ｗ／ｃｍ２以下にして成膜した酸化シリコンが−５Ｖ以上の領域においてＣ／Ｃｍａｘが１又は１に近似することを明らかにした。
【００２７】
図３は、シリコンウエハー上に形成された酸化シリコンの界面準位密度に及ぼす電力依存性の一例を示すグラフである。この界面準位密度は、シリコンウエハー界面付近における酸化シリコンの欠陥密度に対応する特性であり、上述したＣＶ特性で得られたデータから演算して得られたものである。この界面準位密度が２×１０１１／ｃｍ２ｅＶ以下の値を示したとき、欠陥密度の小さい良質の膜が得られたということができる。なお、この実施例は、成膜圧力を０．５Ｐａに固定したものである。
【００２８】
本実施例において、図３に示すように、ターゲットに対する投入電力を１．５Ｗ／ｃｍ２にして成膜した酸化シリコン及び３Ｗ／ｃｍ２にして成膜した酸化シリコンは、界面準位密度が２×１０１１／ｃｍ２ｅＶ以下の値を示し、良好な膜特性を示しているのが確認された。一方、ターゲットに対する投入電力を６Ｗ／ｃｍ２にして成膜した酸化シリコンは、界面準位密度が２×１０１１／ｃｍ２ｅＶを超える値を示し、良好な膜特性を示しているとは言えなかった。本発明らは、酸化シリコンの界面準位密度の電力依存性を更に検討した結果、ターゲットに対する投入電力を４Ｗ／ｃｍ２以下にして成膜した酸化シリコンが２×１０１１／ｃｍ２ｅＶ以下の界面準位密度を示すことを明らかにした。なお、ターゲットに対する投入電力の下限は、必要な膜厚を形成するのに要する時間が現実的でないという理由から０．５Ｗ／ｃｍ２とした。
【００２９】
図２及び図３の結果等から明らかなように、酸化シリコンからなるゲート絶縁膜を、ターゲットに対する投入電力を４Ｗ／ｃｍ２以下にして成膜することにより、欠陥密度の小さいゲート絶縁膜を得ることができる。こうして得られたゲート絶縁膜の界面準位密度についてヒューレットパッカード社（アジレント社）のＣＶメータ４２８０Ｂを用いて測定し、ターマン法を用いて数値解析したところ、およそ２×１０１１／ｃｍ２ｅＶ以下の界面準位密度であることがわかった。一方、ターゲットに対する投入電力が４Ｗ／ｃｍ２を超える条件、具体的には例えばターゲットに対する投入電力を６Ｗ／ｃｍ２、成膜圧力を０．５Ｐａとして形成したゲート絶縁膜は、２×１０１１／ｃｍ２ｅＶを超えた高い界面準位密度を示しているのが確認された。なお、界面準位密度は、できるだけ小さい方が望ましいが、強いて下限を示すとすれば１×１０８／ｃｍ２ｅＶとすることができる。
【００３０】
図４は、シリコンウエハー上に形成された酸化シリコンの界面準位密度に及ぼす成膜圧力依存性の一例を示すグラフである。なお、この実施例は、ターゲットに対する投入電力を３Ｗ／ｃｍ２に固定したものである。
【００３１】
本実施例において、図４に示すように、成膜圧力を０．５Ｐａにして成膜した酸化シリコン及び成膜圧力を１．０Ｐａにして成膜した酸化シリコンは、界面準位密度が２×１０１１／ｃｍ２ｅＶ以下の値を示し、良好な膜特性を示しているのが確認された。一方、成膜圧力を０．２Ｐａにして成膜した酸化シリコンは、界面準位密度が２×１０１１／ｃｍ２ｅＶを超える値を示し、良好な膜特性を示しているとは言えなかった。本発明らは、酸化シリコンの界面準位密度の電力依存性を更に検討した結果、成膜圧力を０．５Ｐａ以上にして成膜した酸化シリコンが２×１０１１／ｃｍ２ｅＶ以下の界面準位密度を示すことを明らかにした。なお、成膜圧力の上限は、圧力を上げることで成膜速度が低下し、成膜に要する時間が現実的でないという理由から２．０Ｐａとした。
【００３２】
図４の結果等から明らかなように、酸化シリコンからなるゲート絶縁膜を、成膜圧力を０．５Ｐａ以上にして成膜することにより、欠陥密度の小さいゲート絶縁膜を得ることができる。こうして得られたゲート絶縁膜の界面準位密度について上記同様の測定をしたところ、およそ２×１０１１／ｃｍ２ｅＶ以下の界面準位密度であることがわかった。一方、成膜圧力が０．５Ｐａ未満の条件、具体的には例えば成膜圧力を０．２Ｐａ、ターゲットに対する投入電力を４Ｗ／ｃｍ２として形成したゲート絶縁膜は、２×１０１１／ｃｍ２ｅＶを超えた高い界面準位密度を示しているのが確認された。
【００３３】
図５は、成膜された酸化シリコンのＦＴＩＲの測定結果の一例を示している。図５で測定した酸化シリコンは、ターゲットに対する投入電力を３Ｗ／ｃｍ２とし、成膜圧力を０．５Ｐａとして成膜したものである。本発明のゲート絶縁膜の形成方法により形成された酸化シリコンは、およそ１０６０〜１０６５ｃｍ−１に赤外吸収ピークを持ち、さらに波長６３３ｎｍでの屈折率測定によって測定された屈折率が１．４４〜１．４６の範囲に含まれたことから、酸化シリコンの化学量論組成であるＳｉＯ２又はそれに近似した膜が形成されていることが確認された。
【００３４】
なお、本発明のゲート絶縁膜の形成方法においては、ターゲットに対する投入電力が４Ｗ／ｃｍ２以下の条件で行われることから、ゲート絶縁膜の形成時の温度は３００℃未満の温度で形成可能であった。
【００３５】
以上説明したように、本発明のゲート絶縁膜の形成方法は、酸化シリコンからなるゲート絶縁膜を、ゲート絶縁膜形成時のターゲットに対する投入電力を４Ｗ／ｃｍ２以下とし、圧力を０．５Ｐａ以上としてスパッタリング法で成膜することにより、形成された酸化シリコンからなるゲート絶縁膜は化学量論組成又はそれに近似したＳｉＯ２構造の膜となると共に、欠陥密度が小さい膜特性の優れたゲート絶縁膜を形成することができる。さらに、そうした条件での成膜は、成膜温度を３００℃未満とすることができるので、例えば耐熱性の低い安価なガラス基板や柔軟なプラスチック基板等の絶縁基板を用いた場合であっても、膜特性に優れたゲート絶縁膜を形成することができる。したがって、形成されたゲート絶縁膜を含むＴＦＴがフレキシブルなプラスチック基板等の上に形成可能となるので、例えば有機ＥＬ素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。
【００３６】
（薄膜トランジスタの製造方法）
本発明の薄膜トランジスタの製造方法は、ＭＯＳ型の薄膜トランジスタの製造方法であって、その薄膜トランジスタを構成する酸化シリコンからなるゲート絶縁膜を、上述した本発明のゲート絶縁膜の形成方法により形成したことに特徴がある。すなわち、ゲート絶縁膜形成時のターゲットに対する投入電力を４Ｗ／ｃｍ２以下とし且つ圧力を０．５Ｐａ以上としたスパッタリング法により形成することに特徴がある。以下、図６及び図７を参照しつつ本発明の薄膜トランジスタの製造方法について説明する。なお、以下に示す薄膜トランジスタの製造方法は、本発明の薄膜トランジスタの製造方法の好ましい一例を示すものであり、本発明が下記の実施例に限定解釈されるものではない。
【００３７】
先ず、薄膜トランジスタを形成するための絶縁基板６１を準備する。絶縁基板６１は、薄膜トランジスタの回路基板をなすものであり、例えば、ガラス、シリコンウェハーまたは石英等の無機基材、又は、ポリアミド、ポリアセタール、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、もしくはシンジオタクティック・ポリスチレン等、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、もしくはポリエーテルニトリル等、ポリカーボネート、変性ポリフェニレンエーテル、ポリシクロヘキセン、もしくはポリノルボルネン系樹脂等、又は、ポリサルホン、ポリエーテルサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、もしくは熱可塑性ポリイミド等からなる有機基材、又はそれらの複合基材を挙げることができる。また、有機基材としては、一般的なプラスチックからなるものも使用可能である。特に基板が有機基材である場合、厚みが５μｍ〜３００μｍ程度の薄いフレキシブルなフィルム状のものも使用することができ、薄膜トランジスタが形成された基板をフレキシブルなものとすることができる。
【００３８】
次に、図６（Ａ）に示すように、絶縁基板６１の全面にノンドープのアモルファスシリコン薄膜６２ａを形成する。このアモルファスシリコン薄膜６２ａは、ＲＦマグネトロンスパッタリング法やＣＶＤ法等の各種の方法で成膜可能である。例えばＲＦマグネトロンスパッタリング法でアモルファスシリコン薄膜を成膜する場合には、例えば、成膜温度：室温、成膜圧力：１．０Ｐａ、ガス：アルゴン、の成膜条件で例えば厚さ５０ｎｍの厚さで成膜できる。なお、ＣＶＤ法でアモルファスシリコン薄膜を成膜する場合も２５℃程度の成膜温度で成膜可能であるが、原料ガスとしてＳｉＨ４が使用されるので、出成膜後に約４００℃の脱水素処理（真空中で１時間程度）が必要となり、使用する絶縁基板の耐熱性について考慮する必要がある。
【００３９】
次に、図６（Ｂ）に示すように、レーザーアニール６３を行ってアモルファスシリコン薄膜６２ａを結晶化して低抵抗のポリシリコン薄膜６２ｐに変化させる。レーザーアニール６３は、アモルファスシリコン薄膜６２ａを結晶化させてポリシリコン薄膜６２ｐ（多結晶シリコン薄膜）にする結晶化手段であり、ＸｅＣｌエキシマレーザー、ＣＷ（Continuous Wave）レーザー等の種々のレーザーで行うことができる。例えば、ＸｅＣｌエキシマレーザーを用いて結晶化を行う場合には、一例として、パルス幅：３０ｎsec、エネルギー密度：４００mＪ／ｃｍ２、室温の条件下で行うことができる。
【００４０】
次に、図６（Ｃ）に示すように、ポリシリコン薄膜６２ｐ上にレジスト膜６４を形成し、その後レジスト膜６４をパターニングする。レジスト膜６４は、例えばポジ型フォトレジスト等が好ましく用いられる。レジスト膜６４は、レジストをスピンナー等の手段で全面に塗布・硬化させて形成される。レジスト膜をパターニングした後、図６（Ｃ）に示すようにイオン注入６５を行う。イオン注入６５は、例えば、リン（Ｐ）を注入電圧：９０ｋＶ、室温下で、２×１０１５／ｃｍ２のドープレベルとなるように注入される。こうしたイオン注入によりポリシリコン薄膜にソース側拡散層６６ｓ及びドレイン側拡散層６６ｄが形成され、さらに両層６６ｓ，６６ｄの間に、半導体チャネル層６６ｃが形成される。
【００４１】
次に、図６（Ｄ）に示すように、形成されたソース側拡散層６６ｓ及びドレイン側拡散層６６ｄにエネルギービーム６７を照射して両層６６ｓ，６６ｄを活性化する。エネルギービーム６７としては、上記と同様のＸｅＣｌエキシマレーザーを用いることができ、一例として、パルス幅：３０ｎsec、エネルギー密度：２５０mＪ／ｃｍ２、室温の条件下で行うことができる。
【００４２】
次に、図７（Ｅ）に示すように、ドライエッチングを施してアイランドを形成する。エッチングガスとしては、ＳＦ６等を用いることができる。
【００４３】
次に、図７（Ｆ）に示すように、ソース側拡散層６６ｓ、半導体チャネル層６６ｃ及びドレイン側拡散層６６ｄを含む全面にゲート絶縁膜６８を形成する。ゲート絶縁膜６８の形成方法は、上述した本発明に係るゲート絶縁膜の形成方法により行う。ゲート絶縁膜６８は、例えばＲＦマグネトロンスパッタリング装置を用い、８インチのＳｉＯ２ターゲットに投入電力：１．０ｋＷ（＝３Ｗ／ｃｍ２）、圧力：１．０Ｐａ、ガス：アルゴン＋Ｏ２（５０％）の成膜条件で厚さ約１００ｎｍの酸化シリコンを形成した。
【００４４】
次に、図７（Ｇ）に示すように、ソース側拡散層６６ｓ及びドレイン側拡散層６６ｄ上のゲート絶縁膜６８をマスクを用いて選択的にエッチングすることにより、コンタクトホール６９，６９を形成する。このときのエッチングとしては、例えば２％ＨＦ溶液を用いたウエットエッチングを適用できる。
【００４５】
次に、図７（Ｈ）に示すように、全面に例えば厚さ２００ｎｍのアルミニウム（Ａｌ）膜を蒸着した後、ウエットエッチングによりパターニングして、ソース電極７０、ドレイン電極７１及びゲート電極７２を形成する。なお、電極材料は、Ｃｕ、その他の導電性材料であってもよく、スパッタリング等の他の成膜プロセスにより形成してもよい。
【００４６】
最後に、図７（Ｉ）に示すように、水素プラズマ７３による処理を行って多結晶ポリシリコン薄膜のシリコンの欠陥をターミネートする。例えば、水素プラズマ処理により、シリコン表面のタングリングボンドをなくし、ポリシリコンとゲート絶縁膜との界面のリークパスをなくす方法がとられる。こうして図７（Ｉ）に示す一態様の薄膜トランジスタが製造される。
【００４７】
以上説明したように、本発明の薄膜トランジスタの製造方法によれば、酸化シリコンからなるゲート絶縁膜を形成する際のスパッタリング条件として、ターゲットに対する投入電力を４Ｗ／ｃｍ２以下とし圧力を０．５Ｐａ以上とする本発明に係るゲート絶縁膜の形成方法を適用したので、薄膜トランジスタを構成する酸化シリコンからなるゲート絶縁膜は化学量論組成又はそれに近似したＳｉＯ２構造の膜となると共に、膜特性の優れたゲート絶縁膜を形成することができる。その結果、３００℃を下回る温度条件で成膜可能なスパッタリング法により、良好な膜特性を示すゲート絶縁膜を備えた薄膜トランジスタを形成することができる。こうして製造された本発明の薄膜トランジスタは、フレキシブルなプラスチック基板等の上に形成可能となるので、例えば有機ＥＬ素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。
【００４８】
（薄膜トランジスタ）
本発明の薄膜トランジスタは、上述した本発明の薄膜トランジスタの製造方法により製造されたものであり、絶縁基板上に形成されたＭＯＳ型の薄膜トランジスタである。本発明の薄膜トランジスタは、酸化シリコンからなるゲート絶縁膜の界面準位密度が２×１０１１／ｃｍ２ｅＶ以下であることに特徴がある。
【００４９】
さらに、本発明の薄膜トランジスタは、製造工程における温度を３００℃未満の温度範囲に抑えることができるので、絶縁基板としてプラスチック基板を採用することができるという利点がある。プラスチック基板は従来使用されているガラス基板よりも柔軟性に優れているので、例えば有機ＥＬ素子等と組み合わせることにより、フレキシブルなディスプレイ等を設計することが可能となる。
【００５０】
さらに、本発明の薄膜トランジスタは、半導体層がポリシリコン半導体とすることができるので、電荷移動度が高く動作電圧が低い薄膜トランジスタとすることができ、例えば有機ＥＬ素子等と組み合わせてフレキシブルなディスプレイ等への適用が有利となる。
【００５１】
図８は、本発明の薄膜トランジスタの電荷移動特性の一例を示すグラフである。本発明の薄膜トランジスタは、電荷移動度が高く且つ動作電圧が低いという好ましい結果が得られた。本発明の薄膜トランジスタは、ＶｇＩｄ特性の立ち上がりが急峻で、したがって低い動作電圧で駆動できるトランジスタであると言うことができる。またＶｇがマイナスのオフ状態の電流値とＶｇがプラスのオン状態の電流値の差が大きく、したがって、駆動周波数が高く、低消費電力のトランジスタが実現できている。またオンオフの差が大きいことは、ＬＣＤの画素スイッチングトランジスタなど素子の応用範囲が広いことも意味する。
【図面の簡単な説明】
【００５２】
【図１】本発明のゲート絶縁膜の形成方法により形成されたゲート絶縁膜のＣＶ特性を評価する際の模式図である。
【図２】形成された酸化シリコンのＣＶ特性の結果の一例を示すグラフである。
【図３】シリコンウエハー上に形成された酸化シリコンの界面準位密度に及ぼす電力依存性の一例を示すグラフである。
【図４】シリコンウエハー上に形成された酸化シリコンの界面準位密度に及ぼす成膜圧力依存性の一例を示すグラフである。
【図５】成膜された酸化シリコンのＦＴＩＲの測定結果の一例である。
【図６】本発明の薄膜トランジスタの製造工程を示す説明図である。
【図７】本発明の薄膜トランジスタの製造工程を示す説明図である。
【図８】本発明の薄膜トランジスタの電荷移動特性の一例を示すグラフである。
【符号の説明】
【００５３】
１１  ゲート絶縁膜
１２  シリコンウエハー
１３  電極
６１  基板
６２ａ  アモルファスシリコン薄膜
６２ｐ  ポリシリコン薄膜
６３  レーザーアニール
６４  レジスト膜
６５  イオン注入
６６ｓ  ソース側拡散層
６６ｄ  ドレイン側拡散層
６６ｃ  半導体チャネル層
６７  エネルギービーム
６８  ゲート絶縁膜
６９  コンタクトホール
７０  ソース電極
７１  ゲート電極
７２  ドレイン電極
７３  水素プラズマ
【図１】
2005285830.tif 000002
【図２】
2005285830.tif 000003
【図３】
2005285830.tif 000004
【図４】
2005285830.tif 000005
【図５】
2005285830.tif 000006
【図６】
2005285830.tif 000007
【図７】
2005285830.tif 000008
【図８】
2005285830.tif 000009