(57)【要約】【課題】  駆動電圧に異常が生じた場合においても、中央処理装置からの書き込み指令に基づき送出され、バッファに一時的に蓄積されている状態のデータを確実に格納することのできる半導体ディスク装置の提供。【解決手段】  データを格納するフラッシュメモリーと、フラッシュメモリーに格納される前に所定量づつ一時的にデータを蓄積するバッファメモリーと、フラッシュメモリーにデータを書き込むメモリーコントローラと、当該ディスク装置の駆動電圧に異常が生じた場合においても、前記バッファーメモリーと前記フラッシュメモリー並びに前記メモリーコントローラに電源を供給し、少なくとも前記電圧異常発生時に前記バッファメモリーに蓄積されていた全データを前記フラッシュメモリーに格納するキャパシター電源を設ける。【選択図】  図１
2005149451.tif 000002
【特許請求の範囲】
【請求項１】
半導体ディスク装置であって、
中央処理装置から書き込み指令のあったデータを格納するフラッシュメモリーと、
前記中央処理装置の書き込み指令によって送出されたデータが前記フラッシュメモリー  に格納される前に所定量ずつ一時的に蓄積されるバッファメモリーと、
前記バッファメモリーに蓄積されたデータを前記フラッシュメモリーに書き込むメモリーコントローラと、
当該ディスク装置の駆動電圧に異常が生じた場合において、前記バッファメモリーと前記フラッシュメモリー並びに前記メモリーコントローラに電源を供給し、少なくとも前記電圧異常発生時に前記バッファメモリーに蓄積されていた全データを前記フラッシュメモリーに格納するキャパシタ電源を有することを特徴とする半導体ディスク装置。
【請求項２】
電圧異常は、当該ディスク装置の駆動電圧の瞬間的な停止、電圧レベルの低下、駆動不可能な程度の電圧上昇、若しくは停電のいずれかであることを特徴とする請求項１記載の半導体ディスク装置。
【請求項３】
当該ディスク装置の駆動電圧の異常を常時監視し、異常があった場合直ちにこれをメモリーコントローラに通知するバッテリバックアップ制御部を有し、当該メモリーコントローラはタイマーを有し、前記通知を受けて、前記駆動電圧の異常発生時刻と、異常の種別、並びに異常発生時に前記バッファメモリーからフラッシュメモリーに格納したデータ内容を、フラッシュメモリーの管理領域に記憶することを特徴とする請求項１又は２記載の半導体ディスク装置。
【請求項４】
バッテリバックアップ制御部は、当該ディスク装置の動作を監視し、ディスク装置が書き込み指令実行中にその駆動電圧に異常があった場合、これを中央処理装置に通知することを特徴とする請求項３記載の半導体ディスク装置。
【請求項５】
フラッシュメモリーを搭載した第１の基板、バッファメモリーとメモリーコントローラを搭載した第２の基板、キャパシタとバッテリバックアップ制御部を搭載した第３の基板の計３枚の基板で構成し、これらを階層状に固定した状態で筺体で覆い、単一のユニット構成にしたことを特徴とする請求項１乃至４いずれか１項記載の半導体ディスク装置。
【請求項６】
ディスク装置であって、
中央処理装置から書き込み指令のあったデータを格納するデータ格納手段と、
前記中央処理装置から送出され前記格納手段に格納される前に所定量ずつ一時的にデー  タが蓄積されるバッファメモリーと、
前記バッファメモリーに蓄積されたデータを前記格納手段に書き込むメモリーコントローラと、
当該ディスク装置の駆動電圧に異常が生じた場合において、前記バッファメモリーと前記格納手段並びに前記メモリーコントローラに電源を供給し、少なくとも前記電圧異常発生時に前記バッファメモリーに蓄積されていた全データを前記格納手段に格納するキャパパシター電源を有することを特徴とするディスク装置。
【発明の詳細な説明】
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、ディスク装置とりわけ半導体ディスク装置に関し、特にその電源（駆動電圧）に異常が発生した場合においても、中央処理装置よりディスク装置側に送出済のデータを確実に保存することができる半導体ディスク装置に関する。
【背景技術】
【０００２】  従来から、ホスト機の電源に異常が発生した場合に備え、作業中のデータをバックアップすることができるようにしたディスク装置（無停電電源装置）が知られている（例えば、特許文献１参照。）。【０００３】
【特許文献１】  特開２０００−１４８３１４号公報
【０００４】  文献１に記載の装置は、コンピュータで作業中の環境、即ち、稼動中のＯＳ、アプリケーションプログラム、そのときの作業中のデータなどを、コンピューターと別体に設けた無停電電源装置側の半導体ディスク装置に逐次記憶更新し、停電時にバックアップ電源によりこれを保存しておくとともに、ホスト機の電源復旧時にこの保存したデータをコンピュータに送出し、停電前と同じ環境で作業を続行可能にせんとしたものである。
【発明の開示】
【発明が解決しようとする課題】
【０００６】  しかしながら、文献１に記載の装置は、ホスト機からバックアップ用ディスク装置に保存用データを送出する際停電が起きると、ディスク装置に既に格納済のデータは確実に保存できるものの、ディスク装置のバッファメモリーに蓄積されているデータは確実には保存されないといった問題があった。【０００７】  さらに、文献１の装置は、ホスト機と別体にすることにより、ホスト機に特別な改良を加える必要がないといった利点があるものの、専用のバックアップディスク装置を必要とし、装置を小型にすることができないといった問題があった。さらに従来のディスク装置と互換性を持たせることができるものではなかった。【０００８】  そこで、本発明は斯かる問題に鑑みてなされたものであり、その第１の目的は、駆動電圧に異常が生じた場合においても、中央処理装置からの書き込み指令に基づき送出されてバッファに一時的に蓄積されている状態のデータを確実に格納することのできる半導体ディスク装置を提供することにある。【０００９】  さらに本発明の第２の目的は、特にホスト側に無停電電源装置を持たない産業用機械などにおいて、当該機械の中央処理装置から一旦ディスク装置側に送出されたデータを確実に保存することのできる半導体ディスク装置を提供することを目的とする。【００１０】  また、本発明の第３の目的は、当該半導体ディスクユニットが所定の規格に準拠し、当該ホスト機で使用していた同一規格の他の種類のディスクユニット（たとえばハードディスクユニット）と互換性を持った半導体ディスクユニットを提供することにある。【００１１】  また、本発明の第４の目的は、格段の無停電電源装置（ＵＰＳ）を具備することなく、小型で、簡易かつ安価な方法で異常電圧に対処することのできる半導体ディスクユニットを提供することにある。
【課題を解決するための手段及びその作用・効果】
【００１２】  上記課題を解決するため、本発明では、請求項１において、中央処理装置から書き込み指令のあったデータを格納するフラッシュメモリーと、前記中央処理装置の書き込み指令によって送出されたデータが前記フラッシュメモリーに格納される前に所定量ずつ一時的に蓄積されるバッファメモリーと、前記バッファメモリーに蓄積されたデータを前記フラッシュメモリーに書き込むメモリーコントローラと、当該ディスク装置の駆動電圧に異常が生じた場合において、前記バッファメモリーと前記フラッシュメモリー並びに前記メモリーコントローラに電源を供給し、少なくとも前記電圧異常発生時に前記バッファメモリーに蓄積されていた全データを前記フラッシュメモリーに格納するキャパシタ電源を有する半導体ディスク装置を提供する。
【００１３】  一般的に、コンピュータから半導体ディスクに所定の情報の書き込み指令がなされた場合、コンピュータからは、書き込み用のデータが所定量ずつバッファメモリーに蓄積される（一時記憶）。そして半導体ディスク装置のメモリーコントローラが、前記バッファメモリーからそのデータを読み出し、半導体ディスク装置（フラッシュメモリー）に記憶する。フラッシュメモリーは不揮発性メモリーであるため、そこに記憶されたデータは、電源が遮断されても消失することはない。
【００１４】  コンピュータの停電に備えてデータバックアップ用のディスク装置を備えたものがある。この場合、停電や電圧の瞬間停止（瞬停）が起きても、それまでコンピュータで作業していたデータを消失しないようにすることができる。しかし、コンピュータよりディスク装置に対し書き込み指令を行って既にディスク装置のバッファメモリーに渡されたデータは、これら電源の停止に対して為す術がなく、消失していた。バッファメモリーは動作の迅速性が要求され、ＳＲＡＭなどの揮発性のメモリーで構成されているからである。
【００１５】  これに対し、請求項１の上記構成によれば、ホスト機の電源投入に伴い、これを供給電源としてキャパシタに充電が開始される。この充電は、ホスト機の電源が正常に遮断されるまで行われる。キャパシタは、バッファメモリー、フラッシュメモリー、メモリーコントローラのそれぞれに接続されており、充電が完了したキャパシタは、停電などによってホスト機の電源が遮断されてキャパシタの充電状態が中断されても、少なくともバッファメモリーに一時記憶している全データをフラッシュメモリーに書き込ませることができるだけの電気容量を有している。
【００１６】  これにより、フラッシュメモリーへのデータ書き込み中に当該ディスク装置の駆動電圧の瞬間停止若しくは停電などの電圧異常があっても、少なくともホスト機からバッファメモリーに送出済のデータは確実にフラッシュメモリーに記憶される。この半導体ディスク装置は、コンピュータに内蔵されている本来の目的のディスク装置である場合の他、前記先行技術文献１に記載の、停電に備えてコンピュータとは別個に設けたデータバックアップ用の半導体ディスク装置であってもよい。
【００１７】  さらに本発明の半導体ディスク装置は、当該ディスク装置の駆動電圧の異常を常時監視し、異常があった場合直ちにこれをメモリーコントローラに通知するバッテリバックアップ制御部を有し、当該メモリーコントローラはタイマーを有し、前記通知を受けて、前記駆動電圧の異常発生時刻と、異常の種別、並びに異常発生時に前記バッファメモリーからフラッシュメモリーに格納したデータ内容を、フラッシュメモリーの管理領域に記憶する（請求項３）。
【００１８】  駆動電圧異常発生時刻はたとえばｍｓｅｃオーダーで管理される。これにより駆動電圧異常発生時に前記バッファメモリーからフラッシュメモリーに格納されたデータ内容が確実にフラッシュメモリーの管理領域に記憶され、ホスト機の以後の処理の便に供することができる。
【００１９】  また、本発明のディスク装置は、前記バッテリバックアップ制御部が当該ディスク装置の動作を監視し、ディスク装置が書き込み指令実行中にその駆動電圧に異常があった場合、これを中央処理装置に通知する（請求項４）。
【００２０】  このため、ホスト機は、必要に応じ、前記バッファメモリーに送出済のデータが誤りなくフラッシュメモリーに格納されているかを、フラッシュメモリーの管理領域に記憶した内容から読み出して、その後の処理の便に供することができる。
【００２１】  また、本発明のディスク装置は、フラッシュメモリーを搭載した第１の基板、バッファメモリーとメモリーコントローラを搭載した第２の基板、キャパシタとバッテリバックアップ制御部を搭載した第３の基板の計３枚の基板で構成し、これらを階層状に固定した状態で筺体で覆い、単一のユニット構成とする（請求項５）。
【００２２】  フラッシュメモリーは、その体積、特にその厚みが非常に小さい。また充電用のキャパシタも小型で薄型のものを使用できる。これにより、所定のＦｏｒｍファクター（規格）に合致して、非常に小型で安価な非常電源対策機能付きのディスク装置を提供でき、また、それまで使用していた同一規格のハードディスクドライブと交換してそのまま使用することができる利点がある。
【発明を実施するための最良の形態】
【００２３】  以下、本発明の半導体ディスク装置の実施形態例について図面を用いて説明する。尚、以下で説明する実施形態は、下記の例に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態を採りうる。【００２４】  本ディスク装置は、ＡＴＭ（自動現金支払機）、自動改札機、その他産業用機械など、ＣＰＵボード上にディスク装置を搭載して制御部を構成し、当該制御部によってその動作を制御する装置（本願でホスト機という）の当該ディスク装置として使用され得る。本ディスク装置は、３．５インチのＦｏｒｍファクターを有する規格品として構成することができ、同一規格の他のディスク装置（たとえばハードディスク装置）と互換性を有するものである。【００２５】  なお本願では、本ディスク装置を内蔵する機器本体を「ホスト機」と呼び、そのうち本ディスク装置にデータの書き込み指令を発するものを「中央処理装置」と呼ぶものとする。【００２６】  ホスト機は交流商用電源（１００Ｖ）をその電源として供給し、内部の降圧器（トランス）により、ホスト機が動作可能な５Ｖ直流電圧に降圧され使用される。【００２７】  本ディスク装置は、３．５インチのＦｏｒｍファクターの大きさ、形状、電気的な接続機構を有し、内部は後述する３枚の基板で構成され、アルミニュームなどの筺体で覆われて単一のユニットとして構成される。【００２８】  以下、本発明のディスク装置の構造を、図１の構造図、図２のブロック図を用いて説明する。両図において、同一の部材には同一の符号を示している。【００２９】  図１に示すように、本ディスク装置１は、フラッシュメモリー基板１１、メモリーコントローラ基板１２、及びバッテリバックアップ制御基板１３の計３枚の基板で構成されている。【００３０】  フラッシュメモリー基板１１は、その基板上に複数のフラッシュメモリー（ＩＣチップ／１１０−１、１１０−２、・・・）を有している。このフラッシュメモリーはホスト機から指令されたデータを格納する不揮発性メモリーである。【００３１】  メモリーコントローラ基板１２は、バッファメモリー１２０とメモリーコントローラ１２１を有し、ホスト機の中央処理装置からの書き込み指令に基づき送出されたデータをメモリーコントローラ１２１を介して一旦バッファメモリー１２０に蓄積し、その後、前記蓄積されたデータをメモリーコントローラ１２１の制御によりフラッシュメモリー１１０に書き込む。ホスト機からディスク装置へのデータの送出は、ホスト機のインターフェース（Ｉ／Ｆ）を介してなされる。このインターフェースは、詳しくはＡＴＡインターフェースである。なおＡＴＡは、ＡＮＳＩ（アメリカ標準化機構）で規格化されたＩＤＥ（ハードディスクインターフェースのひとつ）の正式な規格で、ＩＤＥと比較して転送速度が速い特徴がある。【００３２】  この動作を図４により説明する。図４は、メモリーコントローラ１２１のフラッシュメモリー１１０へのデータ格納処理のタイムチャートである。図でハイレベルの部分は、バッファメモリー１２０に蓄積されたデータをフラッシュメモリー１１０に書き込んでいる時間帯を表している。図で、１，２，３，４，５と示しているのは、フラッシュメモリー１１０へ格納中の���ッファデータの区分を示している。即ち、図５に示すように、バッファメモリー１２０は５１２ｂｙｔｅずつ５段階に分けて、計２５６０ｂｙｔｅ分のデータが蓄積されるようになっており、図４は前記段階的蓄積されたデータがフラッシュメモリー１１０に書き込まれることを模式的に表したものである。【００３３】  図４で、ローレベルの期間は、メモリーコントローラが、待機状態、即ち、空になったバッファメモリーにホストから次の書き込み用データ（２ｎｄ）が蓄積されている期間である。その後、この蓄積された２ｎｄのバッファデータがフラッシュメモリー１１０へ格納される（２番目のハイレベルで示した期間）。この様な手順が、ホスト機からのデータ書き込み指令が完了するまで行われる。【００３４】  以下、図１、図２に戻って説明を続ける。
バッテリバックアップ制御基板１３は、複数のキャパシタ（１３０−１、１３０−２、・・）とバッテリバックアップ制御部１３１を有する。
ディスク装置１のバッテリバックアップ制御部１３１はホスト機の電源（図２）から電圧の供給を受け、これをディスク装置の駆動電源として使用する。キャパシタ１３０は互いに並列接続されており、バッファメモリー１２０、メモリーコントローラ１２１並びにフラッシュメモリー１１０に接続されており、ディスク装置１にホスト機の電源から電圧が供給されると、キャパシタ１３０に電荷が蓄積され充電されるように構成されている。全キャパシタの充電完了時間は、キャパシタの容量、回路の時定数などによって決定されるが、キャパシタ電圧が安定するまで約１〜２分である。ホスト機は電源投入時からこの充電までの時間を当該ホスト機のｒｅａｄｙ状態とする。【００３５】  これを図で説明すると、図６（ａ）で、（Ａ）（Ｂ）（Ｃ）は、キャパシタ１３０の電圧状態を示すもので、（Ａ）は、ホスト機に電源がＯＮされキャパシタ１３０の充電が開始された時点で電荷が徐々に蓄積され、（Ｂ）の時点でキャパシタ１３０が充電完了状態となったことを示している。（Ａ）から（Ｂ）の期間がｒｅａｄｙ状態である。ホスト機の電源がＯＦＦされると（（Ｃ））、キャパシタ１３０の電荷は徐々に放電され、やがて０Ｖとなる。【００３６】  キャパシタ１３０の充電の制御は、バッテリバックアップ制御部１３１が行う。即ち、バッテリバックアップ制御部１３１の電圧監視部１３１１（図３参照）は、本ディスク装置に供給される駆動電圧（ホストからの入力電圧）を常時モニターし、キャパシタ１３０の充電電圧が一定になるようにコントロールする。この場合、供給された電圧をまず１次キャパシタに供給し（図示せず）、ここからキャパシタ１３０に流れる電流を制御しつつ、キャパシタ１３０の充電電圧が一定になる様にする。そしてキャパシタ１３０を充電しつつ、１次キャパシタを主電源として本ディスク装置を駆動する。異常な電圧上昇が検知された場合は、１次キャパシタからキャパシタ１３０および本ディスク装置（バッファメモリー１２０、メモリーコントローラ１２１、フラッシュメモリー１１０の各素子）につながる回路を遮断し（キャパシタ１３０および前記各素子につながる回路上のスイッチ１３２（図２）をＯＦＦにする）、キャパシタ１３０による駆動に切り替え、異常な電圧上昇に有効に対処するようにしている。【００３７】  全キャパシタ１３０の充電が完了すると、このキャパシタ１３０は、その供給電圧が遮断された場合でも、少なくともホスト機から送出されて瞬停時に既にバッファメモリー１２０に蓄積しているデータをフラッシュメモリー１１０に記憶するだけの電気容量を有している。したがって、前記ｒｅａｄｙ状態経過後（図６（ａ）で、（Ｂ）から（Ｃ）の期間）は、ホスト機からのデータがフラッシュメモリー１１０に書き込まれている最中（あるいは書き込み開始時）に瞬停や停電などの異状（電源遮断）が生じても、ホスト機から一旦バッファメモリー１１０に蓄積された以上、そのデータは、それまでにキャパシタ１３０に蓄積された電荷（充電電圧）により、確実にフラッシュメモリー１１０に記憶される。【００３８】  ここで、図６（ｂ）で、瞬停と、停電について少し説明すると、瞬停（Ｄ）は、ホスト機の何らかの異常により、���の電源が瞬間的に遮断される場合を言うが（瞬間的停止後直ちに本然の状態に復帰する）、これはｍｓｅｃオーダーの電源の停止で、その遮断時間幅は、図４で示したバッファデータの一部をフラッシュメモリー１１０に格納する時間幅程度である（図６（ｂ）参照）。また停電（Ｅ）は、電源の遮断がその後も一定時間引き続き継続する場合をいうが、いずれの場合も、瞬停や停電がバッファデータをフラッシュメモリー１１０に格納中に起こっても、バッファメモリー１２０に蓄積されている２５６０ｂｙｔｅのすべてのデータをフラッシュメモリー１１０に格納することを可能にしている。【００３９】  メモリーコントローラ１２１はタイマーを具備しており、フラッシュメモリー１１０にデータを書き込み中、バッテリバックアップ制御部１３１の電圧監視部１３１１がホスト機からの供給電圧の異状、即ち、瞬停、停電を検知し、あるいは異常な電圧上昇により上述したディスク装置への電源供給回路を強制的にＯＦＦとした場合、バッテリバックアップ制御部１３１の電圧異常通知部１３１２（図３）がこの状態をバッテリバックアップ制御部１３１より通知され、電圧異常通知部１３１２はこの異常状態の発生をメモリーコントローラ１２１に通知する。メモリーコントローラ１２１はこれを受けて電圧異常発生時刻（日付けを含み、ｍｓｅｃ単位まで）、異常の種類（瞬停、停電、電圧上昇に伴う電源の強制遮断）、並びに異常時にバッファメモリー１２０から最後にフラッシュメモリー１１０に格納したデータの内容をフラッシュメモリー１１０の管理領域に書き込む。なお電圧監視部１３１１は、公知の電圧検知素子を使用することができ、その検知電圧に適宜スレッシュホールドを設定し、このスレッシュホールドを超えた場合を検知信号のトリガーとすることができる。スレッシュホールドレベルは、定常値である５Ｖの上下に適宜の値で設定することができる。
即ち、上限のスレッシュホールドを上回った場合、下限のスレッシュホールドを下回った場合をトリガー発生タイミングにすればよい。この異常発生の事実および内容はフラッシュメモリーの管理領域に履歴として保存される。なお、電圧監視部１３１１は、入力電圧にリップル（交流成分）、即ち、電圧レベルが所定値以下になった場合を電圧異常通知部１３１２に通知してもよい。【００４０】  また、バッテリバックアップ制御部は、入力電圧の状態の他、当該ディスク装置はいかなる動作をしているかを監視している。書き込み指令実行中に、電圧上昇や瞬停があった場合、これをホスト機の中央処理装置に通知する。ホスト機は必要に応じて、前記フラッシュメモリーの管理領域に記憶した内容をより読み出し、ディスク装置に送出したデータが誤りなくフラッシュメモリーに格納されたかを確認することができ、その後の処理の便に供することができる。【００４１】  なお、瞬停、停電、強制遮断が起きた場合、電圧監視部１３１１、電圧異常通知１３１２は１次キャパシタの電源を利用して駆動することができるため、ディスク装置への入力電圧が遮断されても、前記メモリーコントローラへの通知を有効に行うことができる。【００４２】  尚、本発明のディスク装置は、ＣＰＵボード上にディスク装置を搭載した制御部を有し、当該制御部によってその動作を制御する装置であれば、上述したもの以外の装置で使用できることは言うまでもない。また必ずしもボード上に搭載される必要はなく、ホスト機に内蔵される必要もない。また、当該ディスク装置の駆動電源はホスト機から供給するものの他、独自の電源装置を有するものであってもよい。さらに小型で大容量のキャパシタが実現すれば、半導体ディスク装置以外にも、ＤＩＳＣ駆動型のＣＤ−ＲＯＭドライブ、ハードディスクドライブに適用することも可能である。
【図面の簡単な説明】
【００４３】
【図１】は、本発明半導体ディスク装置の内部構造図である。
【図２】は、本発明半導体ディスク装置のハードウエアブロック図である。
【図３】は、バッテリバックアップ制御部のさらに詳細なブロック図である。
【図４】は、ホスト機からバッファメモリーに蓄積されたデータの書き込みの様子を表すタイミングチャートである。
【図５】バッファメモリーのデータ蓄積構造の模式図である。
【図６（ａ）】はホスト機の電源投入後のキャパシタの充電状態の説明図である。
【図６（ｂ）】は、瞬停の時間幅をバッファデータをフラッシュメモリーに格納する時間幅と対比した説明図、および停電の状態の説明図である。
【符号の説明】
【００４４】１：半導体ディスク装置
１１：フラッシュメモリー基板
１２：メモリーコントローラ基板
１３：バッテリバックアップ制御基板
１１０：フラッシュメモリー
１２０：バッファメモリー
１２１：メモリーコントローラ
１３０：キャパシタ
１３１：バッテリバックアップ制御部
１３２：回路遮断スイッチ
１３１１：電圧監視部
１３１２：電圧異常通知部
【図１】
2005149451.tif 000003
【図２】
2005149451.tif 000004
【図３】
2005149451.tif 000005
【図４】
2005149451.tif 000006
【図５】
2005149451.tif 000007
【図６】
2005149451.tif 000008
【手続補正書】
【提出日】平成16年1月22日(2004.1.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
【図１】は、本発明半導体ディスク装置の内部構造図である。
【図２】は、本発明半導体ディスク装置のハードウエアブロック図である。
【図３】は、バッテリバックアップ制御部のさらに詳細なブロック図である。
【図４】は、ホスト機からバッファメモリーに蓄積されたデータの書き込みの様子を表すタイミングチャートである。
【図５】は、バッファメモリーのデータ蓄積構造の模式図である。
【図６】（ａ）はホスト機の電源投入後のキャパシタの充電状態の説明図である。
（ｂ）は、瞬停の時間幅をバッファデータをフラッシュメモリーに格納する時間幅と対比した説明図、および停電の状態の説明図である。