(57)【要約】【課題】  複数の規格の移動体通信および無線ネットワーク通信利用を１台の携帯端末で可能にする。【解決手段】  低雑音増幅器、ミキサ、ＶＣＯ、ＰＬＬなどの高周波ＲＦアナログ回路部分を複数の移動体通信および無線ネットワーク通信システムで利用する周波数帯に共用できるようにしたユビキタスＲＦアナログ回路を内蔵したユビキタス移動体通信システムＬＳＩ。【選択図】  図１
2005051724.tif 000002
【特許請求の範囲】
【請求項１】
複数の規格の移動体通信および無線ＬＡＮ（ＷＬＡＮ：ワイヤレス・ローカル・エリア・ネットワーク）に代表される無線ネットワーク通信の融合を１台の携帯端末で可能とするシステムＬＳＩであって、
前記システムＬＳＩ内に複数の規格の通信周波数帯に対応するために、簡単な電気的信号を加える事により共用可能とした低雑音増幅器ＬＮＡ２、一体型ＲＦ受信ミキサ回路３、一体型ＲＦ送信ミキサ回路５、電圧制御発振器ＶＣＯ５０とそれを含むフェーズ・ロックド・ループＰＬＬ４の回路からなる高周波のユビキタスＲＦアナログ回路を内蔵したことを特徴とするユビキタス移動体通信システムＬＳＩ１。
【請求項２】
複数の規格の移動体通信および無線ＬＡＮ（ＷＬＡＮ）で利用する周波数帯の信号を選択的に入力することを目的とした、インダクタ、キャパシタ、およびバラクタ素子からなる通信システムフィルタを前段に組み込んだ低雑音増幅回路方式。
【請求項３】
複数の規格の移動体通信および無線ＬＡＮ（ＷＬＡＮ）のデジタル信号を直接変調および復調するために、ミキサ基本回路、ＡＤコンバータ、ＤＡコンバータ、ローパスフィルタを一体化し、ミキサ基本回路およびローパスフィルタ間の整合のためのコントロール信号を逐次発生しフィードバックすることにより、最適な動作を可能とした一体型ＲＦ受信および送信ミキサ回路方式。
【請求項４】
携帯電話、ＰＨＳ、および無線ＬＡＮ（ＷＬＡＮ）などの移動体通信および無線ネットワーク通信で利用する広範囲な周波数帯の安定な局発信号を選択的に出力するためのＰＬＬシステム方式。
【請求項５】
複数の移動体通信および無線ＬＡＮ（ＷＬＡＮ）で利用する広範囲な周波数帯に対応するため、インダクタとバラクタ素子からなる回路を追加し、バラクタ素子に簡単な０または＋／−１の電気的信号を加えることで等価的に共振にかかわるインダクタンスを増・減し、発振周波数帯をとびとびに変える新規ＶＣＯ発振周波数切り替え回路５００。
【請求項６】
上記請求項５による新規ＶＣＯ発振周波数切り替え回路５００を組み込んだＶＣＯ回路方式。
【発明の詳細な説明】
【発明の詳細な説明】
【技術分野】
【０００１】本発明は、携帯電話やＰＨＳなどの移動体通信および無線ＬＡＮ（ＷＬＡＮ：ワイヤレス・ローカル・エリア・ネットワーク）に代表される無線ネットワーク通信とを融合した通信システム（以下、ユビキタス移動体通信システムと言う）を、１台の端末を使って可能とする場合に必須のユビキタス移動体通信システムＬＳＩを実現するための高周波のユビキタスＲＦアナログ回路およびシステ厶方式に関する。
【背景技術】
【０００２】  ＲＦ無線回路の高周波回路特性は、従来からの衛星通信や放送などのマイクロ波およびミリ波回路技術と、近年の大規模で比較的低周波であるデジタルおよびアナログ回路からなるＩＣおよびＬＳＩ技術との谷間にあった周波数帯として移動体通信分野に開放された８００ＭＨＺ〜８ＧＨＺのＲＦの周波数領域を使い、それぞれまったく学問的に取り組みの異なってきた技術分野をＩＣおよびＬＳＩチップ内で実現するために、高周波回路、電磁界理論、電気・電子回路、および高周波半導体技術、コイル、コンデンサ、フィルタなどの金属薄膜部品技術、高周波基板実装技術など広範な基礎理論および応用技術の統合された高周波のＲＦアナログ技術の裏付けが必要であり、低雑音増幅器（ＬＮＡ）、電圧制御発振器（ＶＣＯ）、変調・復調用の送信および受信ミキサ、安定な周波数の局発信号を発生するフェーズ・ロックド・ループ（ＰＬＬ）などの高周波のＲＦアナログ回路部分とそれに続く中間周波のＩＦアナログ変換回路部分を、最近の技術の進展により、１部の携帯電話やＰＨＳなど個々の携帯端末ごとに個別ＩＣ化して組み込み、それぞれの端末の低消費電力化、および小型軽量化が試みられている。
また、最近の開発段階では高周波ＲＦ−中間周波数ＩＦ変換回路を介さず、直接ＲＦ信号からデジタル情報を含んだ低周波帯域に復調する、あるいはデジタル情報を直接ＲＦ信号に変調するダイレクトコンバージョン方式の試みがなされているが、ＲＦミキサ回路部分とローパスフィルタおよびＡＤ−ＤＡコンバータなどは従来からの独立の設計手法に基づきバイアス電源およびゲインコントロールなどの回路設計がなされていて、それらを結ぶ長い配線間の信号の混信およびバイアス電圧や負荷インピーダンスのミスマッチによる信号の反射の為、いろいろな交流および直流ノイズが乗ることで、デジタル信号のＳ／Ｎ比が劣化する問題が発生している。
一方、これらの日進月歩での技術的進展を踏まえ、携帯電話、ＰＨＳ、およびＷＬＡＮ等の個別の移動体および無線ネットワーク通信システム用携帯端末はそれぞれの規格を基に、実用的に持ち運びが容易な重量や容積レベルで開発され、その有用性は広くユーザーに受けいられ今日の爆発的な移動体通信需要を喚起するに至った。
しかし、利用周波数帯、基地局、および端末等がそれぞれの通信システムにより別々に開発され、利用者にとっては複数の電話端末、ＰＤＡ、ＰＣ用ＷＬＡＮカード、およびノートＰＣなどを常時携帯し、それぞれ携帯電話、ＰＨＳ又はインターネット等を個別の端末を使い別々に利用しているに過ぎない不便が生じている。
現状ではこれらの複数の通信システム用基地局については１箇所に併置するスペースが確保できれば通信事業者間の事業内容の違いはあるが、システム構築上で大きさや消費電力などからの技術的な制約は少ない。一方、ユーザー側からの要望に沿ったいろいろな通信機能を１つにまとめた携帯端末は、従来技術の延長で組み込むと、携帯端末の消費電力が増大し、さらに重量や容積が増大する等の点で実現性が乏しい。
しかし、ユーザーにとって、通常の電話機能、データ転送、メールやインターネットへのアクセス、および撮影した写真やビデオ映像の転送などの通信費の高い携帯電話サービス以外に、一定料金で常時接続が可能なインターネット接続用のプロトコルであるＴＣＰ／ＩＰを使ったＰＣ−ＷＬＡＮ経由による電子メール、インターネットによるホームページへのアクセス、インタネットを利用したＩＰ（インターネットプロトコル）電話、テレビ電話などの常時接続移動体電話システム、ＧＰＳを利用した位置情報サービスなど様々な日常のことをグローバルに可能にするには、複数の通信サービスを受けることは基より、携帯電話、ＰＨＳなどの携帯電話端末、およびＷＬＡＮが可能なＰＣやＩＰ電話など常に通信サービスごとに異なる複数の移動体端末を持ち歩かなければならない不便さが生じている。また、携帯電話などの移動体通信とＰＣを中心とした無線ネットワークの融合は今後のユビキタス社会を実現するために重要な課題であるが、現状ではインターネット自体のネットワーク接続概念がまったく異なり、ユーザーの不便を省みない通信事業者ごとのそれぞれのコンセプトを中心とした移動体通信システムが氾濫するに至っている。
それらの異なった周波数帯を利用する移動体通信および無線ネットワークシステムに共通に対応するには各通信システムの基地局の統廃合はもちろんであるが、携帯端末を１端末で収めるように低消費電力で小型、軽量化するために、通信システム回路部分を１チップのＬＳＩ化することが必要になる。１例として図９で一般的な複数の移動体通信および無線ネットワークシステム端末回路例を示す。ここで、Ａ、Ｂ、Ｃはそれぞれ、例えば一般的なデジタルの携帯端末（１．５ＧＨＺ帯）、ＰＨＳ（１．９ＧＨＺ帯）、およびＷＬＡＮ（例えば８０２．１１ｂ規格の２．４ＧＨＺ帯）用通信システム回路部を示し、それぞれに対応する高周波のアナログ技術からなる一般的な回路構成の携帯電話端末用、ＰＨＳ用、およびＷＬＡＮ用のＲＦアナログ回路部１０ａ、１０ｂ、１０ｃ、アナログ・デジタル間のＡＤ−ＤＡ変換インタフェース回路部１１ａ、１１ｂ、１１ｃ、およびデジタル・ベースバンド処理回路部１２ａ、１２ｂ、１２ｃからなる構成となる。これらに加え、それぞれの通信システムごとにアンテナ９ａ、９ｂ、９ｃおよびフィルタ８ａ、８ｂ、８ｃの外付け無線部分が必要になる。
一般的な携帯電話端末用ＲＦアナログ回路部１０ａの内部は図１０に示す一般的な複雑な回路構成の携帯電話端末用通信システム回路部Ａのように、各種主要回路が用いられ、高周波ＲＦおよび中間周波（ＩＦ）でそれぞれ変調および復調用の安定なローカル信号を作るための電圧制御発振器（ＶＣＯ）を含むフェーズ・ロックド・ループ回路ＰＬＬ４ａ、ＰＬＬ４ｂを始め、受信部には受信したＲＦ信号を増幅する高周波低雑音増幅器ＬＮＡ２ａ、高周波のＲＦ信号をいったん中間周波数（ＩＦ）の信号に落とすＲＦ受信ミキサ回路３ａ、ローパスフィルタ４０ａ、自動的に増幅率の制御を行うオートゲインコントロール回路５ａ、ＩとＱの９０度位相の異なるＩＦ受信ミキサ３ｃ、および３ｄが含まれる。
一方、送信部にはＩとＱの変調信号をＩＦ信号に乗せるＩＦ送信ミキサ回路３ｅ、および３ｆと送信用ＲＦミキサ回路３ｂ、および送信電力を出力するためのパワーアンプＰＡ６ａが含まれる。
ＡＤ−ＤＡ変換インタフェース回路部１１ａなどの低周波のアナログ回路部およびデジタル・ベースバンド処理回路部１２ａおよび中間周波数処理部分については近年の微細化ＬＳＩプロセスの進展により共通化が可能であるが、図１０に示すような一般的な高周波のＲＦアナログ回路部分に含まれる低雑音増幅器、変調・復調器、ＶＣＯを内蔵したフェーズ・ロックド・ループなどの高周波回路については図９のシステム構成ではそれぞれ独立に通信システムごとに最適化設計する必要があり、一般的な複雑な回路構成の携帯電話端末用通信システム回路Ａ、およびほとんどそれと同じ回路構成のＰＨＳ端末用通信システム回路Ｂ、およびＷＬＡＮ端末用通信システム回路Ｃに内蔵する３種類のＲＦアナログ回路ブロック領域を含む高周波部分の回路規模が大きくなり、結果として長い配線間を高速の信号が伝わる場合の電磁波的な反射やカップリングの影響のためレイアウト後の特性保証が困難で１チップＬＳＩ化に至っていない。
【発明が解決しようとする課題】
【０００３】  ユーザーの多様な要求を実現するためには、将来的に携帯電話、ＰＨＳ、ＷＬＡＮ、インターネットプロトコル（ＩＰ）移動体電話などの複数の移動体通信システムに実用的な重量や容積、および消費電力で１つの端末で対応することが必須である。
しかし、高周波のＲＦアナログ回路を携帯電話、ＰＨＳ、ＷＬＡＮなどの複数の移動体通信システムに対応させるためには、アンテナおよびフィルタが複数必要なことはもちろん、上述のＲＦシステムＬＳＩの回路をそれぞれの利用周波数帯に応じて複数の回路構成とし、１つのＬＳＩチップ内に収めなければならないが、冗長度を増やしてそれぞれ独立に設計すれば、ＬＳＩの回路規模が大きくなり、また周波数の異なる回路間の電磁界的な干渉を避けるため、チップ配線レイアウトの検証など、回路規模の増加に伴う膨大な設計工数および高周波での設計技術対応が必要になり、実質的にはＬＳＩ設計が困難なのが現状である。
本発明はこのような困難な問題を解決する設計手法を実現するためのユビキタス移動体通信システム内部の回路構成に関するもので、以下に説明する。
【０００４】本発明は斯かる事情に鑑みて考案されたもので、ＲＦアナログ回路部を複数の移動体通信システムサポートを１台の携帯端末で共用可能とするためのチップサイズの小さい、低消費電力のユビキタス移動体通信システムＬＳＩを実現可能とするものである。
【発明の実施例】
【０００５】本発明の目的及び対象は上述の通りで、以下に添付図面に示した実施例に沿って本発明の具体的な構成について詳述する。
図１に本発明によるユビキタス移動体通信システムＬＳＩ１の実施例を示すが、外付けのアンテナ９，フィルタ８とユビキタス移動体通信システムＬＳＩ１で構成され、ＬＳＩの内部では、複数の移動体通信および無線ネットワーク通信システムに共通に対応するユビキタスＲＦアナログ回路部１０と、後段の共通のデジタル・ベースバンド回路部１２との間で送・受信デジタル信号データの受け渡しを行う。
まず、ＲＦ受信システム部分について説明する。基地局からの受信モードの場合、アンテナ９，で携帯電話（１．５ＧＨＺ帯）、ＰＨＳ（１．９ＧＨＺ帯）およびＷＬＡＮ（２．４ＧＨＺ帯）などの複数の異なった周波数帯の電波を受け、それらの周波数帯域をカバーするフィルタ８、送信および受信モードを自動的に切り替える内蔵型デュプレクサ７を通り特定の周波数帯の受信信号がＬＳＩに内蔵した複数の周波数帯で動作可能な低雑音増幅器ＬＮＡ２に入力される。ここで増幅された高周波信号は一体型ＲＦ受信ミキサ回路３で、周波数帯の切り替え可能なフェーズ・ロックド・ループＰＬＬ４から出力される特定の通信周波数帯にあわせたそれぞれの安定な局発信号と混合され、必要とするデジタル信号に直接変換される。この一体型ＲＦ受信ミキサ回路３を構成する３Ｉおよび３ＱからＲＦ信号と同相のＩ＿ＲＶおよび９０度位相の異なるＱ＿ＲＶの４値または８値のデジタル変調データを直接取り出し、次段のデジタル・ベースバンド処理回路部１２で通信方式ごとに異なる音声や映像、およびコンピュータデータなどの信号処理を行う。
一方、ＲＦ送信システム部分は次のように構成される。
デジタル・ベースバンド処理回路部１２から音声・映像およびコンピュータデータなどのＩ＿ＴＸおよＱ＿ＴＸの９０度位相の異なる信号を特定の送信周波数に応じたＲＦ搬送波に乗せるため、一体型ＲＦ送信ミキサ回路５の５Ｉ，および５Ｑにそれぞれ入力し、ＰＬＬ４から出るそれぞれの局発信号と混合し、変調されたＲＦ信号を出力する。
この変調されたＲＦ信号をさらに送信可能出力１（Ｗ）位まで広帯域パワーアンプＰＡ６で増幅し、内蔵デュプレクサ７を経由して、フィルタ８を通りアンテナ９に送信される。
以上述べたＲＦ送・受信システムの回路動作は見かけ上通常の個別の移動体通信システムと同じであるが、本発明では以下に示すように、それぞれの回路を複数の周波数帯に共用可能な構成に考案した。本適用周波数範囲は移動体通信システムで利用可能な８００ＭＨＺ〜８ＧＨＺまで考えられるが、本実施例では具体的に通信規格が決められている通信端末を実現可能な、５０ＧＨＺ程度までの遮断周波数（ｆＴ）を持つ高周波ＭＯＳトランジスタ技術を応用してＬＳＩを構成した場合について述べる。
【０００６】  まず、本発明による低雑音増幅器ＬＮＡ２の構成を図２に示す。この低雑音増幅器は図２で示すように、安定で雑音の少ない初段のＲＦ受信信号増幅を行うための基本的な回路構成部分に２つのトランジスタとしてＭＯＳＦＥＴ、例えばＮＭＯＳトランジスタ２０，２１を縦積みの回路構成を用いる。
さらに、ＮＭＯＳトランジスタ２０の入力ゲート側（インピーダンスは高周波では数ＫΩ）とＲＦ入力信号側（通常のインピーダンス５０Ωとみなす）、およびＮＭＯＳトランジスタ２１のドレインＲＦ出力側（通常数１００Ω）とＲＦ出力負荷側（通常５０Ωとみなす）はそれぞれインピーダンスが異なり、信号の反射による増幅率や雑音の劣化を避けるため、図２で示すように入力側インピーダンス整合素子としてのインダクタ２４を、さらに出力側インピーダンス整合用にインダクタ２３を付加し設計を行う。最後にトランジスタの最適電流調節用に可変抵抗（ＭＯＳトランジスタで代用可能）２２を加え、低雑音増幅器の基本部分は完成する。
ここで、アンテナから受けた通信システム周波数帯に応じたＲＦ入力信号を、ＬＮＡ２に選別して入力するために、通常は表面弾性波を利用した高価な外付け部品であるＳＡＷフィルタを使い、特定の周波数帯のＲＦ信号のみ通過するようにシステムを設計するが、ある周波数帯域に特有のフィルタを外付けするため、複数の通信周波数帯の信号には同時に対応できない。そこで、アンテナとＳＡＷフィルタを複数用意し、スイッチで切り替えることでも実現できるが、本実施例ではアンテナ９とフィルタ８はそれぞれ１種類で広くカバーし、その代わり、ＬＮＡ２入力前段部分にいろいろな通信システムの周波数帯に応じた複数の共振回路を組み込んだ新規通信システムフィルタ２００を考案した。例えばインピーダンス整合素子インダクタ２４、２５、とバラクタダイオード２０１ａのキャパシタンス、インダクタ２０２ａのインダクタンスで決まる帯域通過中心周波数Ｆ０をＰＨＳ帯（１．９ＧＨＺ）に合わせ、それとキャパシタ２０１ｂ、インダクタ２０２ｂで決まる帯域阻止周波数Ｆｂ（ＧＨＺ）、およびキャパシタ２０１ｃ、インダクタ２０２ｃで決まる帯域阻止周波数Ｆｃ（ＧＨＺ）などをそれぞれ携帯電話（１．５ＧＨＺ帯）、ＰＨＳ（１．９ＧＨＺ帯）、およびＷＬＡＮ（２．４ＧＨＺ帯）の受信周波数帯の前後にあわせ、それぞれ２００ＭＨＺ〜３００ＭＨＺはなれた例えば１．７ＧＨＺ、２．１ＧＨＺなどの共振周波数にあわせた仕様によりＰＨＳ帯のＲＦ入力のみをＬＮＡ２に効率よく入力できる。携帯電話、ＷＬＡＮ用切り替えについてもバラクタダイオード２０１ａのバイアスを変化し、帯域通過中心周波数Ｆ０をそれぞれ１．５ＧＨＺ、２．４ＧＨＺに移動することによりそれぞれの帯域通過特性のフィルタ仕様、およびその前後２００〜３００ＭＨＺを帯域阻止フィルタ特性とする事で図３で実線で示すように単一のアンテナ９とそと付けフィルタ８構成のばあいのＬＮＡ２増幅率特性仕様設計が可能である。
以上のように各通信システムのＲＦ信号間をそれに応じた帯域阻止フィルタ特性を利用して遮断し、一方、必要な周波数帯のＲＦ信号に対してはインピーダンス整合を行い、増幅器に選択的にそのＲＦ信号を入力し、必要とする受信周波数帯での反射波を少なくし、定在波比を下げることで実質的にフィルタとしての効果を高め、雑音性能を劣化させず、いろいろな通信システムで利用できる周波数帯域をカバーする増幅特性を持った低雑音増幅器を得ることが出来る。
バラクタダイオード２０１ａの特性は可変のキャパシタと考えればその逆方向容量特性を利用し、そのキャパシタンスを１０倍くらいまで変化でき、等価的にフィルタ共振周波数特性を広範囲に変えることができる。このとき、バラクタダイオード２０１ａのバイアスは高周波に対しては十分インピーダンスが大きいインダクタ２０２ａ（例えばインダクタンス９ｎＨ）を使ってＮＭＯＳトランジスタ２０のゲートバイアスとしても共用できる。
これらの共振用インダクタ２０２ａ、２０２ｂ、２０２ｃのインダクタンスは１０ｎＨ前後、入力インピーダンス整合用のインダクタ２４、２５および出力インピーダンス整合用のインダク２３のインダクタンスの値は通常１〜３ｎＨ程度であるのでＲＦ信号はほとんど損失なくＮＭＯＳトランジスタ２０に入力され、またインダクタ２３より効率よく出力される。またバラクタダイオード２０１ａ、キャパシタ２０１ｂ、２０１ｃのキャパシタンスは０．５ｐＦ〜３ｐＦ前後が使えるのでＩＣチップ内に収まる回路設計がしやすい範囲である。また、しばしば高周波の遮断帯域特性で問題になる入力・出力間の並列容量による信号の入力遮断現象の原因となるミュラー効果も大きなインダクタンスと比較的小さなキャパシタを使うので防止できる。
さらに図２で示した新規通信システムフィルタ用のキャパシタンス２０１ｂ、２０１ｃの代わりに大きさの異なった複数のバラクタダイオードを用いる構成にすることも可能である。一方、信号の反射が少ない場合、雑音特性はほとんどＮＭＯＳトランジスタ２０内部で生じる雑音指数できまり、これらのフィルタ特性が雑音特性に与える影響は少ない。
また、本実施例はフィルタ８に一般的に用いる高価な帯域特性の良いＳＡＷフィルタを使用しなくてもＬＮＡ２に組み込んだ新規通信システ厶フィルタ２００が帯域特性を補完し、結果的に安価な積層フィルタで代用でき、携帯端末のコストを低減できる利点がある。
一方、複数の外付けのアンテナ９とフィルタ８としてＳＡＷフィルタを複数の通信システムごとに用意したり、あるいは内蔵型デュプレクサ７としてダイオードスイッチを組み合わせ、通過周波数帯を切り替えることで、所望の通信システムにそった周波数帯のみを選別した信号をＬＮＡ２に入力する方式も可能で、図３に点線で示すように広帯域の周波数で平坦な増幅率特性やをもつ新規通信システムフィルタ２００を設計することも可能である。
以上の結果、アンテナ９、外付けフィルタ８、内蔵デュプレクサ７、ＬＮＡ２の新規通信システムフィルタ２００により、特定の通信システムのＲＦ信号を低雑音で増幅し、次段のミキサ回路に出力できる。
【０００７】次に、図４に本発明による一体型ＲＦ受信ミキサ回路３の実施例の詳細を説明する。ミキサ回路は、２つの周波数の異なる交流信号（サイン波）を掛け算回路で掛け合わすと、三角関数の定理より、その和と差の周波数が出てくることを利用し、それぞれ変調器および復調器として動作させるものであり、ほとんどの移動体通信システム用ミキサ回路として現在ギルバートセルミキサ回路が利用されている。ここでは基本的なミキサ回路部分にＭＯＳ型ギルバートセルミキサ回路３０を使い、ローカル信号の位相が９０度異なる２信号に分け、デジタル信号情報を４〜８値ずつＩ（同位相）を出力する本発明による一体型受信ミキサ回路のＩ位相部３Ｉと９０度位相が異なるＱ位相部３Ｑに分離して処理する構成としている。
図４の一体型受信ミキサ回路３のＩ位相部３Ｉでは、図１に示したようにＬＮＡ２からの増幅されたＲＦ信号（周波数ｆｒ）の正・負とＰＬＬ４からの安定な局発信号（周波数ｆｐ）の正・負をそれぞれＮＭＯＳトランジスタ３１、３２、３３、３４、およびＮＭＯＳトランジスタ３５、３６の縦積み回路に加え、デジタル情報を含む差の周波数（ＤＣまたは低いＩＦ周波数：ｆｒ−ｆｐ）の信号を可変のプルアップ抵抗３７、３８の端から取り出している。この動作を差動で、しかも信号電力が２倍になる両側波帯で行うために、ＭＯＳ型ギルバートセルミキサ回路３０を用いる。
ここで、プルアップ抵抗３８端の正のＩＦ信号と、プルアップ抵抗３７端からの負のＩＦ信号がオペアンプを使ったローパスフィルタ３００に入力される。この一体型ミキサの場合、ミキサ側のプルアップ抵抗３７、３８およびＮＭＯＳ３１、３２、３３，３４の出力ドレイン側を見た抵抗とフィルタの負荷抵抗３０２、３０４および負荷容量３０３、３０５の組み合わせを考えインピーダンス整合の最適化を行い、希望のフィルタ帯域特性を実現するようにミキサ回路の負荷電流設計および最適動作設計を行う。
フィルタの負荷抵抗および負荷容量をそれぞれＲｆ、Ｃｆとすると、差動オペアンプ３０１の増幅率が十分に大きい場合、フィルタの周波数帯域は２π（Ｒｆ・Ｃｆ）に反比例する。フィルタ帯域および信号振幅は通信システムで使うデータ帯域に依存するので、（ＤＡコンバータ）ＤＡＣ３２０よりのフィードバック信号により、ミキサのプルアップ抵抗３７、３８、およびフィルタ負荷抵抗３０２、３０４を最適化する必要がある。
ここで、ミキサ回路はある程度の動作点以上で変換損失が急激に減り、それ以上は平坦で良好な特性になることを利用して、この範囲で、プルアップ抵抗を可動させる。さらに、ミキサの出力インピーダンスＲｍをフィルタ側を見たインピーダンスと等価的に合わせるようマッチング回路を構成すると最大の信号がフィルタから取り出すことができる。例えば、Ｒｍ＝１５０Ω、Ｒｆ＝１５ＫΩ、Ｃｆ＝１ｐＦの時、電圧増幅率Ａ＝−１００、フィルタの周波数帯域は１ＭＨＺとなりチャンネル帯域１ＭＨＺ程度のデータを増幅し、復調できる。さらに、ローパスフィルタの出力から直接（ＡＤコンバータ）ＡＤＣ３１０を通り、図１で示したデジタル・ベースバンド処理回路部１２にＩ＿ＲＶのデジタル情報を取り出す。同様にして９０度位相の異なるローカル信号を一体型ＲＦ受信ミキサ回路３のＱ位相部３Ｑに加えることで、Ｑ＿ＲＶの信号を取り出すことができる。ここで一体型ＲＦ受信ミキサ回路３のＱ位相部の回路構成はＩ位相部とまったく同じあるがＡＤＣ３１０およびＤＡＣ３２０の動作する位相タイミングが９０度異なっている。この結果、それぞれの通信システ厶データに応じたＩとＱに分離したデジタル信号をベースバンド処理部に直接出力することが可能となる。
一方、図５の一体型送信ミキサ回路５の実施例で示すように５Ｉと５Ｑの２つの内部回路構成が同じ送信部のＩＦ信号からＲＦ信号への変調動作もギルバートセルミキサ回路３０そのものはほぼ同じものが使える。一体型送信ミキサ回路５を構成するミキサ回路のＩ位相部５ＩおよびＱ位相部５Ｑにそれぞれ９０度位相の異なるローカル信号を加えた状態で、ベースバンド側からのデジタルデータを（ＤＡコンバータ）ＤＡＣ３３０でアナログ信号に変換し一体型送信ミキサ回路５のＩ位相部５ＩおよびＱ位相部５Ｑに位相を９０度ずらして入力することで、局発信号をキャリアとしたそれぞれのＩおよびＱの位相変調済みの送信用ＲＦ信号が一体型ＲＦ送信ミキサ５から出力される。送信ミキサのプルアップ抵抗３７、３８は（ＤＡコンバータ）ＤＡＣ３４０からのコントロール信号により、それぞれの通信システムにあわせ最適な送信ミキサ動作を行うように調節することができる。
【０００８】  次に、図６に複数の通信システムに必要となる安定な周波数の局発信号を発生するフェーズ・ロックド・ループＰＬＬ４の詳細な回路実施例を示す。本発明では最小限の回路部分をベースバンドからの携帯電話、ＰＨＳ、およびＷＬＡＮの切り替え信号を使ってそれぞれの局発信号を選択的に出力する構成を考案した。水晶発振器（０．５ＭＨＺ〜４０ＭＨＺ、例えば１３．４ＭＨＺ）からなる基準信号発生器４１から安定な基準信号を取り、８ビットリファレンスカウンタ４２で各通信システムで必要な１チャンネルの帯域（例えばＰＨＳでは３００ＫＨＺ）まで分周し、基準周波数を下げる。これでベースバンドのマイコンなどからのクロックタイミングと同期し、クロックバッファ４３で出力する。ＰＬＬ４内には高い周波数で発振する電圧制御発振器ＶＣＯ５０があり、最初フリーランの状態で動作し、１１ビットプログラマブルカウンタ４８の出力とクロックバッファ４３からのリファレンス信号周波数との位相および周波数の差に応じた電圧パルスが位相・周波数検出器４４で生じ、それがチャージポンプ４５に加わり、増幅された電流がループフィルタ４９に流れる結果として、直流のエラー電圧ＶｅｒｒとしてＶＣＯ５０に加わり、ＶＣＯ５０の出力（周波数）はエラー電圧にほぼ比例して変化する。ループフィルタ４９は一般に外付けの抵抗やキャパシタで構成するラグリードフィルタを使い、可変スイッチにより個々の通信周波数帯に最適なフィルタに切り替えることができる。ＰＬＬ４にこのフィルタを内蔵する場合は、可変抵抗をＭＯＳトランジスタで、可変のコンデンサをスイッチドキャパシタで置き換えて実現できるが２０〜４０ｐＦの大きなキャパシタンスが必要でチップ面積は大きくなり、特性は劣化する。
ここでＶＣＯ５０の周波数は非常に高い（例えば、ＰＨＳで１．９２ＧＨＺ）ので、１チャンネル周波数３００ＫＨＺに戻すには６３６２分周して、リファレンス信号と位相を位相・周波数検出器４４で比較する必要がある。これを繰り返し、安定するまでの一定のロック時間を経過した後、ＰＬＬ４に内蔵するＶＣＯ５０の出力から局発位相信号バッファ４０を経て、安定な各通信システムで使用するＩおよびＱそれぞれのの受信・送信用局発信号ＬＯ＿ＩＲ、ＬＯ＿ＱＲ、ＬＯ＿ＩＴ、ＬＯ＿ＱＴが図４、および図５にそれぞれ示す一体型ＲＦ受信ミキサ回路３および一体型ＲＦ送信ミキサ回路５に出力される。
本発明ではＶＣＯ５０の出力を高速で分周するプリスケーラ４７として、３２分の１から３３分の１分周（ＷＬＡＮ用）、６４分の１から６５分の１分周（ＰＨＳ用）、または１２８分の１から１２９分の１分周比（携帯電話用）でそれぞれの１チャンネル周波数間隔に応じて１ビットずつ７ビットスワローカウンタ４８１が進み動作し、プログラマブルカウンタ４８の出力でＰＬＬ４が所望の通信システム周波数のチャンネル間隔に合わせロック可能な分周比を選択できるように各カウンタのビット組み合わせを考え構成した。プリスケーラ４７の種類を選ぶのはプリスケーラ内のフリップフロップの適当な出力段数を選ぶだけなので、ほとんど設計上の問題は発生しない。また、プリスケーラ４７の出力のあとは十分周波数が下がっているので通常のマイコンの中にＰＬＬ４で必要な各種カウンタをソフト的に組み込むことも可能である。ここでプリスケーラ４７の基本分周比をＭ、１１ビットプログラマブルカウンタ４８のカウント数をＰ、７ビットスワローカウンタ４８１のカウント数をＡとすると、トータルのカウント数Ｎは、
Ｎ＝Ｍ×Ｐ＋Ａ
であらわされ、例えば上記ＰＨＳの場合の６３６２分周する例では、プリスケーラの基本分周比Ｍを６４とするとＰ＝９９でＡ＝２６で周波数を１．９２ＧＨＺにロックすることができる。
本実施例では、１．９５ＫＨＺから４０ＭＨＺまでのチャンネル周波数間隔で最大２６２，２７２ビットの分周比までの範囲で、１．５ＧＨＺ帯、１．９ＧＨＺ帯、および２．４ＧＨＺ帯の局発信号をカバーする５ＧＨＺまでの信号を出力する事を可能にするようにカウンタサイズを考案しているので、例えば携帯電話（チャンネル帯域８ＫＨＺ）、ＰＨＳ（同３００ＫＨＺ）、ＷＬＡＮ８０２．１１ｂ（同１０ＭＨＺ）などにもすべて対応できるＰＬＬシステムを実現できる。以上のカウンタ、ＶＣＯ５０、およびループフィルタ４９に対し、プログラマブルカウントロード４６を通し、必要なローカル周波数のＤＡＴＡや携帯／ＰＨＳ／ＷＬＡＮ切り替え信号をベースバンドから入力し、ＶＣＯ５０のＣＰＷ信号による切り替えを行うことで各通信システム周波数帯を選定し、チャンネルカウント数をセットする。
一方、チャージポンプ４５についても一般的なフィードバック回路でチャージ電流の調整を行い、ループフィルタ特性の最適化を行いチャンネル周波数帯帯域の違いを補正する。
【０００９】  図７に本発明に基づく新規ＶＣＯ発振周波数切り替え回路を内蔵したＶＣＯ５０の回路実施例を示す。ここで、電源電圧ＶＤＤは１．５〜２Ｖ程度で動作する発振回路を考え、発振に直接関係するＮＭＯＳトランジスタ５５、５６と発振持続電流を供給するＰＭＯＳトランジスタ５７、５８を組み合わせたＣＭＯＳ型のＶＣＯ例を示す。通常の構成ではこれらのトランジスタ特性により、加えた電圧により変化するバラクタダイオード５１、５２の接合容量とインダクタ５３、５４、によって決まる共振周波数で発振周波数が決まる。２つのＮＭＯＳトランジスタ５５、５６のドレイン端から負および正の発振出力を取り出せる。ここで図６で示したＰＬＬ４内のループフィルタ４９の出力端に現れたエラー電圧ＶｅｒｒがバラクタダイオードのＮ側に加わり、例えば増加すると、バラクタダイオード５１、５２の逆方向電圧が増加し、接合容量が小さくなり、結果として発振周波数が高くなる。逆にエラー電圧Ｖｅｒｒの低下により、発振周波数は低くなる。以上が通常のバラクタダイオードの接合容量Ｃのバイアス電圧により変化する特性を利用した一般的なＶＣＯ動作原理であるが、これによって例えばＰＨＳ仕様の場合はエラー電圧と周波数の関係は図８に示すように１．９ＧＨＺ帯でほぼ直線的に変わる。しかし、本実施例では、これらの素子に加え、等価的インダクタンスも変化させる事により、発振周波数帯をとびとびに切り替えることができるような回路構成を考案した。
即ち、上述の一般的なＶＣＯ回路構成に加え、図７に示すような新規ＶＣＯ発振周波数切り替え回路５００を追加した。このとき、バラクタダイオード５０１とインダクタ５０３、バラクタダイオード５０２とインダクタ５０４のそれぞれの並列回路を等価インダクタンスで置き換えて考える。ここで、新たに追加したバラクタダイオード５０１、５０２のＰ側に電気的に＋／−１または０のＶＣＯ発振周波数切り替え信号ＣＰＷをダイオードのＰ側に加えることで最も効果的に、共振にかかわる等価インダクタンスを増加または減少できる。
ここで図８に示すように、新規ＶＣＯ周波数切り替え回路５００に加えるＣＰＷ信号を＋１、０、−１にスイッチし、等価的にインダクタンスも飛び飛びに減少させることにより、発振周波数をとびとびに増加し、従来のエラー電圧Ｖｅｒｒに比例して周波数が変わる特性に加え、より広範囲に発振周波数帯を携帯電話（１．５ＧＨＺ帯）、ＰＨＳ（１．９ＧＨＺ帯）、またはＷＬＡＮ８０２．１１ｂ（２．４ＧＨＺ帯）にそれぞれジャンプする多モード動作が可能なＶＣＯを実現可能とした。
本実施例では、バラクタダイオードを順・逆の組み合わせというアイデアで行ったが、もちろん通常通り、逆バイアスのみ、または順バイアスのみで行っても可能である。また、さらに別のＶＣＯ切り替え信号回路を追加することで、あるいは＋／−（１．５Ｖ〜２Ｖ）の信号をさらに加えることで３つ以上の通信周波数帯に対しても実施可能である。あるいは飛び飛びでなく、アナログ的に電気的信号を連続的に変化すれば、従来の範囲を超えた広帯域の周波数範囲にわたり、連続的に周波数を任意の範囲で変えることも可能である。また、本実施例ではバラクタダイオードを用いた例を示したが、ダイオードの代わりにＭＯＳを用いたＭＯＳバラクタなどのバラクタ素子も同様に用いることができる。
【００１０】  以上、図１のユビキタス移動体通信システムＬＳＩ１の実施例およびその内部の詳細実施例について述べたが、一般的なＲＦアナログ回路と中間周波ＩＦ回路を内蔵する従来方式である図１０に示した回路構成に対しても、本実施例のＬＮＡ２、ＶＣＯ５０およびそれをふくむＰＬＬ４などの回路実施例はそのまま応用でき、いろいろな設計仕様のユビキタス移動体通信システムＬＳＩを実現できる。この場合、ＬＮＡ２ａはＬＮＡ２に、ＰＬＬ４ａ、ＰＬＬ４ｂはＰＬＬ４に置き換えて実施する。
一方、移動体通信システム例として、デジタル携帯電話、ＰＨＳ、およびＷＬＡＮの１．５ＧＨＺ〜２．４ＧＨＺ範囲の応用について本実施例は具体的に記述したが、この周波数範囲に限らず、アナログ携帯電話の８００ＭＨＺから現在開発が進んでいるＷＬＡＮ８０２．１１ａ、ｇ、ｈなどの５ＧＨＺ帯ネットワーク通信、あるいはそれ以外の周波数の移動体通信システムについてもＲＦアナログ回路の基本要素は変わらないので、実施可能である。また最近のＧＨＺ帯で応用されるＲＦタグなどの無線での情報管理システムにたいしても実施可能である。
本システムＬＳＩ実施例ではデジタル・ベースバンド処理回路部１２の具体的な構成の説明は省いたが、初段の通信システム認識機能、携帯／ＰＨＳ／ＷＬＡＮ切り替え部分の追加は新たに必要であるが、デジタル・ベースバンド処理は近年のシステムＬＳＩプロセスの微細化の進展と、ソフトウェア技術の向上により、ＤＳＰやマイコンなどで既存の通信システムのハードウェアおよびソフトウェアををソフト的に組み替え、ＬＳＩチップ化することで十分実現可能な範囲である。
また、ＬＮＡ、ミキサ、ＰＬＬ，ＶＣＯ等は本回路実施例で用いた基本トランジスタ回路部の構成例以外の同様な動作を保証するトランジスタ回路を使っても本発明は実施可能であり、さらにトランジスタとしてＭＯＳＦＥＴを用いた例を示したが、バイポーラトランジスタ、ＧａＡｓ−ＦＥＴ、ＨＥＭＴなどその他の高周波のトランジスタに置き換えてもほぼ同じ回路構成で実施可能である。
【発明の効果】
【００１１】  以上詳述した本発明によるユビキタス移動体通信システムＬＳＩ１を内蔵することにより、各種移動体通信と無線ネットワークシステムの融合、ＲＦタグ管理などを１台で行う軽量、小型で低消費電力のユビキタス携帯端末が実現可能となる。
ユーザーは１台のユビキタス携帯端末を自由にいつでもどこでもさまざまな日常的なポータブルなコミュニケーションツールとして利用し、音声・映像、コンピュータデータの送・受、電子メールやインターネットへのアクセス、ＩＰ電話を使ったテレビ会議、位置情報の確認、バンキングサービス等を自宅や会社にいる感覚で行ったり、また家族のコミュニケーションや医療・福祉サービス、ＲＦタグと組み合わせた物品の情報管理やセキュリティシステムをなど、いつでもどこでも、だれとでも、また何とでも繋がる移動体通信と無線ネットワークを融合したユビキタスな情報社会が高周波のユビキタスＲＦアナログ技術を組み込んだシステムＬＳＩ技術の方向からの標準化が可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明によるユビキタス移動体通信システムＬＳＩ１実施例である。
【図２】本発明によるＬＮＡ２回路の実施例である。
【図３】本発明によるＬＮＡ２回路の特性例である。
【図４】本発明による一体型ＲＦ受信ミキサ回路３の実施例である。
【図５】本発明による一体型ＲＦ送信ミキサ回路５の実施例である。
【図６】本発明によるＰＬＬ４回路の実施例である。
【図７】本発明によるＶＣＯ５０回路の実施例である
【図８】本発明によるＶＣＯ５０回路の特性例である。
【図９】一般的な複数の移動体通信および無線ネットワークシステム回路実施例である。
【図１０】一般的な複雑な回路構成の携帯電話端末用システム回路部の実施例である。
【符号の説明】
【００１３】Ａ          一般的な携帯電話端末用通信システム回路部
Ｂ          一般的なＰＨＳ端末用通信システム回路部
Ｃ          一般的なＷＬＡＮ端末用通信システム回路部
２ａ        一般的な低雑音増幅器ＬＮＡ回路
３ａ        一般的なＲＦ用受信ミキサ回路
３ｂ        一般的なＲＦ用送信ミキサ回路
３ｃ        一般的なＩＦ用受信ミキサ回路（Ｉ）
３ｄ        一般的なＩＦ用受信ミキサ回路（Ｑ）
３ｅ        一般的なＩＦ用送信ミキサ回路（Ｉ）
３ｆ        一般的なＩＦ用送信ミキサ回路（Ｑ）
４ａ        一般的なＲＦ用ＰＬＬ回路
４ｂ        一般的なＩＦ用ＰＬＬ回路
４０ａ      一般的なローパスフィルタ回路
５ａ        一般的なオートゲインコントロール回路
６ａ        一般的なパワーアンプ回路
７ａ        一般的なデュプレクサ
８ａ        一般的なＳＡＷフィルタ
９ａ        一般的なアンテナ
１０ａ      一般的な携帯電話用ＲＦアナログ回路部
１１ａ      一般的な携帯電話用ＡＤ−ＤＡ変換インタフェース
１２ａ      一般的な携帯電話用デジタル・ベースバンド処理回路部
１０ｂ      一般的なＰＨＳ用ＲＦアナログ回路部
１１ｂ      一般的なＰＨＳ用ＡＤ−ＤＡ変換インタフェース
１２ｂ      一般的なＰＨＳ用デジタル・ベースバンド処理回路部
１０ｃ      一般的なＷＬＡＮ用ＲＦアナログ回路部
１１ｃ      一般的なＷＬＡＮ用ＡＤ−ＤＡインタフェース
１２ｃ      一般的なＷＬＡＮ用デジタル・ベースバンド処理回路部
１          本発明によるユビキタス移動体通信システムＬＳＩ
２          本発明による低雑音増幅器ＬＮＡ
３          本発明による一体型ＲＦ受信ミキサ回路
３Ｉ        本発明による一体型ＲＦ受信ミキサ回路３のＩ位相部
３Ｑ        本発明による一体型ＲＦ受信ミキサ回路３のＱ位相部
４          本発明によるフェーズ・ロックド・ループＰＬＬ
５          本発明による一体型ＲＦ送信ミキサ回路
５Ｉ        本発明による一体型ＲＦ送信ミキサ回路５のＩ位相部
５Ｑ        本発明による一体型ＲＦ送信ミキサ回路５のＱ位相部
６          本発明で使用する広帯域パワーアンプ回路
７          本発明で使用する内蔵型デュプレクサ
８          本発明で使用する外付けのフィルタ
９          本発明で使用する外付けのアンテナ
１０        本発明によるユビキタスＲＦアナログ回路部
１２        本発明で使用するデジタル・ベースバンド処理回路部
２０、２１          ＬＮＡ２で使用するＮＭＯＳトランジスタ
２２                ＬＮＡ２で使用する可変抵抗
２３、２４、２５    ＬＮＡ２で使用するインピーダンス整合用インダクタ
２００              本発明による新規通信システムフィルタ
２０１ａ            新規通信システムフィルタ２００で使用するバラクタダイオード
２０１ｂ、２０１ｃ  新規通信システムフィルタ２００で使用するキャパシタ
２０２ａ、２０２ｂ、２０２ｃ
新規通信システ厶フィルタ２００で使用するインダクタ
３０                本発明で使用するギルバートセルミキサ回路
３１、３２、３３、３４、３５、３６
ギルバートセルミキサ回路で使用するＮＭＯＳトランジスタ
３７、３８          ギルバートセルミキサ回路で使用する可変のプルアップ抵抗
３００              一体型ＲＦ受信ミキサ回路３で用いるローパスフィルタ
３０１              ローパスフィルタ３００内で用いる差動オペアンプ
３０２、３０４      ローパスフィルタ３００用負荷抵抗
３０３、３０５      ローパスフィルタ３００用負荷キャパシ
３１０              一体型受信ミキサ回路３内で使用するＡＤコンバータ
３２０              一体型受信ミキサ回路３内で使用するＤＡコンバータ
３３０、３４０      一体型送信ミキサ回路５内で使用するＤＡコンバータ
４０          ＰＬＬ４内で使用する局発位相信号バッファ
４１          ＰＬＬ４で使用する基準信号発生器（水晶発振器）
４２          ＰＬＬ４内で使用する８ビットリファレンスカウンタ
４３          ＰＬＬ４内で使用するクロックバッファ
４４          ＰＬＬ４内で使用する位相・周波数検出器
４５          ＰＬＬ４内で使用するチャージポンプ
４６          ＰＬＬ４内で使用するプログラマブルカウントロード
４７          ＰＬＬ４内で使用するプリスケーラ
４８          ＰＬＬ４内で使用する１１ビットプログラマブルカウンタ
４８１        ＰＬＬ４内で使用する７ビットスワローカウンタ
４９          ＰＬＬ４内、またはチップ外付けで使用するループフィルタ
５０          ＰＬＬ４内で使用する本発明によるＶＣＯ
５１、５２        ＶＣＯ５０で通常使用するバラクタダイオード
５３、５４        ＶＣＯ５０で通常使用するインダクタ
５５、５６        ＶＣＯ５０で通常使用するＮＭＯＳトランジスタ
５７、５８        ＶＣＯ５０で通常使用するＰＭＯＳトランジスタ
５００            ＶＣＯ５０で追加した新規ＶＣＯ発振周波数切り替え回路
５０１、５０２    新規ＶＣＯ発振周波数切り替え回路５００内で使用するバラタクタダイオード
５０３、５０４    新規ＶＣＯ発振周波数切り替え回路５００内で使用するインダクタ
【図１】
2005051724.tif 000003
【図２】
2005051724.tif 000004
【図３】
2005051724.tif 000005
【図４】
2005051724.tif 000006
【図５】
2005051724.tif 000007
【図６】
2005051724.tif 000008
【図７】
2005051724.tif 000009
【図８】
2005051724.tif 000010
【図９】
2005051724.tif 000011
【図１０】
2005051724.tif 000012