(57)【要約】【課題】  内蔵するキャパシタを構成する電極間に存在する絶縁体層の厚みを均一にして、設計通りの容量を得る。【解決手段】  絶縁層１２ａと、この絶縁層１２ａの表面に設けられた第１電極１３と、絶縁層の表面における第１電極１３の周辺に設けられ、かつ第１電極１３と導通しない独立パターン１４と、第１電極１３及び独立パターン１４の絶縁層１２ａに対向しない面を共通に覆う誘電体層１７と、この誘電体層１７の第１電極１３及び独立パターン１４に対向しない面に設けられ、第１電極１３と誘電体層１７の一部とでキャパシタを構成する第２電極１８とを備えている。【選択図】      図１
2005051063.tif 000002
【特許請求の範囲】
【請求項１】
絶縁体と、
この絶縁体の表面に設けられた第１電極と、
前記絶縁体の表面における前記第１電極の周辺に設けられ、かつ前記第１電極と導通しない独立パターンと、
前記第１電極及び前記独立パターンの前記絶縁体に対向しない面を共通に覆う誘電体層と、
この誘電体層の前記第１電極及び独立パターンに対向しない面に設けられ、前記第１電極と前記誘電体層の一部とでキャパシタを構成する第２電極と
を備えたことを特徴とするキャパシタ内蔵型配線回路板。
【請求項２】
絶縁体と、
この絶縁体の表面に設けられた配線パターンと、
前記絶縁体の表面に設けられた第１電極と、
前記絶縁体の表面における前記第１電極の周辺に設けられ、かつ前記第１電極と導通しない独立パターンと、
少なくとも前記第１電極及び前記独立パターンの前記絶縁体に対向しない面を共通に覆う誘電体層と、
この誘電体層の前記第１電極及び独立パターンに対向しない面に設けられ、前記第１電極と前記誘電体層の一部とでキャパシタを構成する第２電極と
を備えたことを特徴とするキャパシタ内蔵型配線回路板。
【請求項３】
前記配線パターン、前記第１電極及び前記各独立パターンは、同一材料で構成され、かつ同一厚みに形成されていることを特徴とする請求項２記載のキャパシタ内蔵型配線回路板。
【請求項４】
絶縁体の表面に、第１電極と、この第１電極の周辺でかつ前記第１電極と導通しない独立パターンとを形成するステップと、
前記第１電極及び前記独立パターンの前記絶縁体に対向しない面に、この面を共通に覆う誘電体層を形成するステップと、
この誘電体層の前記第１電極及び独立パターンに対向しない面に、前記第１電極と前記誘電体層の一部とでキャパシタを構成する第２電極を形成するステップと
を備えたことを特徴とするキャパシタ内蔵型配線回路板の製造方法。
【請求項５】
絶縁体の表面に、配線パターンと、第１電極と、この第１電極の周辺でかつ前記第１電極と導通しない独立パターンとを、同一材料でかつ同一厚みに形成するステップと、
前記第１電極及び前記独立パターンの前記絶縁体に対向しない面に、この面を共通に覆う誘電体層を形成するステップと、
この誘電体層の前記第１電極及び独立パターンに対向しない面に、前記第１電極と前記誘電体層の一部とでキャパシタを構成する第２電極を形成するステップと
を備えたことを特徴とするキャパシタ内蔵型配線回路板の製造方法。
【請求項６】
絶縁体の表面に、第１電極と、この第１電極の周辺でかつ前記第１電極と導通しない独立パターンとを形成した第１の回路基板を製造するステップと、
絶縁体の表面における、前記第１の回路基板の第１電極に対応する位置に第２電極を形成した第２の回路基板を製造するステップと、
前記製造された第１の回路基板と第２の回路基板とを、前記第１電極と前記第２電極とが互いに対向するように、かつ両回路基板間に誘電体層を介して接合して、前記第１電極と誘電体層の一部と第２電極とでキャパシタを構成するステップと
を備えたことを特徴とするキャパシタ内蔵型配線回路板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線回路板内にキャパシタを組込んだキャパシタ内蔵型配線回路板及びそのキャパシタ内蔵型配線回路板の製造方法に関する。
【背景技術】
【０００２】
電子機器の小型化、高密度化、高性能化が進んでいる。そして、電子機器内に組込まれる配線回路板も小型化、高密度化、高速化の要求が高まっており、それらの要求を満たした配線回路板が求められている。
【０００３】
従来、配線回路板においては、半導体チップ、抵抗素子、キャパシタ、インダクタ等の部品が表面実装され、実装する部品を小型化することで配線回路板の小型化、高密度化の対応を図っている。
【０００４】
しかしながら、表面実装だけでは限界があり、さらなる部品実装密度の向上が求められ、抵抗素子、キャパシタ、インダクタ等の部品を内蔵した部品内蔵の配線回路板の開発が進められている。
【０００５】
配線回路板の内部にキャパシタを形成する手法として、配線回路板内部に誘電体層を設け、その誘電体層の両面に電極を形成する手法が、特許文献１に報告されている。
【０００６】
この手法と別の配線回路板の内部にキャパシタを形成する手法を説明する。図８（ａ）に示すように、絶縁基板１上に、他の配線パターン３と共に、第１電極２を形成し、図８、（ｂ）に示すように、この第１電極２及び他の配線パターン３の上面に、誘電体層４をフィルムラミネートやスクリーン印刷により形成する。そして、誘電体層４上面における第１電極２の対向位置に第２電極５を形成する。したがって、第１電極２、誘電体層４の一部、及び第２電極５でキャパシタを構成する。
【０００７】
しかしながら、この図８（ａ）、（ｂ）に示すキャパシタを形成する手法においては、第１電極２の上面に誘電体層４をフィルムラミネートやスクリーン印刷により形成する過程において、第１電極２の周辺に位置する他の配線パターン３の存在により、誘電体層４を形成する樹脂の流れ方が不均一になり第１電極２上の誘電体層４の厚さに変動が生じる。特に、第１電極２の周縁部において厚さ変動が大きくなる。このように、電極間に存在する誘電体層４の厚さの変動によってキャパシタの容量が大きく変化し、設計通りのキャパシタ容量を得ることが難しい問題があった。
【０００８】
この電極間に存在する誘電体層４の厚さ変動を抑制する手法が特許文献２に提唱されている。この手法においては、図９（ａ）に示すように、絶縁基板１上に第１電極２の層、誘電体層４、第２電極５の層を全て積層する。その後、図９（ｂ）に示すように、第１電極２の層、誘電体層４、第２電極５の層における各キャパシタ６を構成する部分以外をエッチンッグにより除去している。このような手法を採用することにより、各キャパシタ６における誘電体層４の厚みを均一にできる。
【特許文献１】特開平５―７０６３号公報
【特許文献２】特表２００２―５３４７９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、図９（ａ）、（ｂ）に示す製造方法においては、絶縁基板１上に第１電極２の層、誘電体層４、第２電極５の層を全て積層した後、不要部分をエッチンッグにより除去するので、製造工程が複雑化する問題が生じる。
【００１０】
また、図８（ａ）、（ｂ）に示すように絶縁基板１上に第１電極２以外に他の一般の配線パターン３を形成して、配線回路板の集積度を向上させる場合においては、絶縁基板１上に第１電極２の層、誘電体層４、第２電極５の層を全て積層した後に、第１電極２の層における一般の配線パターン３を形成すべき領域をエッチンッグにより露出させる。そして、この露出した第１電極２の層に一般の配線パターン３を形成する必要がある。したがって、製造工程がさらに複雑化する問題が生じる。
【００１１】
本発明はこのような事情に鑑みてなされたものであり、製造工程を複雑化することなく、電極間に存在する絶縁体層の厚みを均一にでき、設計通りの容量を持つキャパシタを内蔵することができ、かつ含まれる配線の集積度を向上できるキャパシタ内蔵型配線回路板及びキャパシタ内蔵型配線回路板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解消するために、本発明のキャパシタ内蔵型配線回路板においては、絶縁体と、この絶縁体の表面に設けられた第１電極と、絶縁体の表面における第１電極の周辺に設けられ、かつ第１電極と導通しない独立パターンと、第１電極及び独立パターンの絶縁体に対向しない面を共通に覆う誘電体層と、誘電体層の第１電極及び独立パターンに対向しない面に設けられ、第１電極と誘電体層の一部とでキャパシタを構成する第２電極とを備えている。
【００１３】
このように構成されたキャパシタ内蔵型配線回路板においては、第１電極の周辺にこの第１電極と導通しない独立パターンを設け、この第１電極及び独立パターンの上面面を誘電体層で共通に覆うようにしている。したがって、第１電極とこの第１電極の周辺に配設された独立パターンとの位置関係は、この第１電極の近傍に形成される他の配線パターンの位置の如何に係わらず固定である。よって、誘電体層における第１電極と第２電極に挟まれた領域（部分）は、常に均一に形成される。その結果、第１電極と誘電体層の一部と第２電極とで構成されるキャパシタの容量を設計通り均一にかつ精度よく制御できる。
【００１４】
また、別の発明のキャパシタ内蔵型配線回路板においては、絶縁体と、この絶縁体の表面に設けられた配線パターンと、絶縁体の表面に設けられた第１電極と、絶縁体の表面における第１電極の周辺に設けられ、かつ第１電極と導通しない独立パターンと、少なくとも第１電極及び独立パターンの絶縁体に対向しない面を共通に覆う誘電体層と、誘電体層の第１電極及び独立パターンに対向しない面に設けられ、第１電極と誘電体層の一部とでキャパシタを構成する第２電極とを備えている。
【００１５】
このように構成されたキャパシタ内蔵型配線回路板においては、絶縁体の表面に、キャパシタを構成する第１電極、独立パターンの他に、配線パターンが設けられている。したがって、キャパシタ内蔵型配線回路板の集積度を向上できる。
【００１６】
また、別の発明は、上記発明におけるキャパシタ内蔵型配線回路板において、配線パターン、第１電極及び各独立パターンは、同一材料で構成され、かつ同一厚みに形成されている。  
このように、配線パターン、第１電極及び各独立パターンを、同一材料でかつ同一厚みに形成することによって、このキャパシタ内蔵型配線回路板の製造をより効率的に実施できる。
【００１７】
また、別の発明に係わるキャパシタ内蔵型配線回路板の製造方法においては、絶縁体の表面に、第１電極と、この第１電極の周辺でかつ第１電極と導通しない独立パターンとを形成するステップと、第１電極及び独立パターンの絶縁体に対向しない面に、この面を共通に覆う誘電体層を形成するステップと、この誘電体層の第１電極及び独立パターンに対向しない面に、第１電極と誘電体層の一部とでキャパシタを構成する第２電極を形成するステップとを備えている。
【００１８】
このように構成されたキャパシタ内蔵型配線回路板の製造方法においては、第１電極、第１電極の周辺にこの第１電極と導通しない独立パターンとを形成し、この第１電極及び独立パターンの上面面を共通に覆う誘電体層を形成している。したがって、先に説明した発明のキャパシタ内蔵型配線回路板とほぼ同じ作用効果を奏することが可能である。
【００１９】
また、別の発明に係わるキャパシタ内蔵型配線回路板の製造方法においては、絶縁体の表面に、配線パターンと、第１電極と、この第１電極の周辺でかつ第１電極と導通しない独立パターンとを、同一材料でかつ同一厚みに形成するステップと、第１電極及び独立パターンの絶縁体に対向しない面に、この面を共通に覆う誘電体層を形成するステップと、誘電体層の第１電極及び独立パターンに対向しない面に、第１電極と誘電体層の一部とでキャパシタを構成する第２電極を形成するステップとを備えている。
【００２０】
このように構成されたキャパシタ内蔵型配線回路板の製造方法においては、絶縁体の表面に、キャパシタを構成する第１電極、独立パターン、配線パターンを同一材料でかつ同一厚みに形成している。したがって、キャパシタ内蔵型配線回路板の集積度を向上できるとともに、製造をより効率的に実施できる。
【００２１】
さらに、別の発明のキャパシタ内蔵型配線回路板の製造方法においては、絶縁体の表面に、第１電極と、この第１電極の周辺でかつ第１電極と導通しない独立パターンとを形成した第１の回路基板を製造するステップと、絶縁体の表面における、第１の回路基板の第１電極に対応する位置に第２電極を形成した第２の回路基板を製造するステップと、製造された第１の回路基板と第２の回路基板とを、第１電極と第２電極とが互いに対向するように、かつ両回路基板間に誘電体層を介して接合して、第１電極と誘電体層の一部と第２電極とでキャパシタを構成するステップとを備えている。
【００２２】
このように第１の回路基板と第２の回路基板とを接合して製造されたキャパシタ内蔵型配線回路板においても、第１電極の周辺にこの第１電極と導通しない独立パターンが存在する。したがって、先に説明したキャパシタ内蔵型配線回路板とほぼ同じ作用効果を奏することが可能である。
【発明の効果】
【００２３】
このように、本発明のキャパシタ内蔵型配線回路板、及びキャパシタ内蔵型配線回路板の製造方法においては、第１電極の周辺にこの第１電極と導通しない独立パターンを設け、この第１電極及び独立パターンの上面面を誘電体層で共通に覆うようにしている。
【００２４】
したがって、製造工程を複雑化することなく、電極間に存在する絶縁体層の厚みを均一にでき、設計通りの容量を持つキャパシタを内蔵することができ、かつ含まれる配線の集積度を向上できる。
【発明を実施するための最良の形態】
【００２５】
以下本発明の各実施形態を図面を用いて説明する。
【００２６】
（第１実施形態）
図１は、本発明の第１実施形態に係わるキャパシタ内蔵型配線回路板の断面図である。絶縁基板１０の上面及び下面に第１の配線パターン１１ａ、１１ｂが形成されている。この第１の配線パターン１１ａ、１１ｂの外側に、絶縁体としての絶縁層１２ａ、１２ｂが形成されている。下側の絶縁層１２ｂの下面には複数の第２の配線パターン１５ｂが形成されている。この第２の配線パターン１５ｂと第１の配線パターン１１ｂとの間には、両配線パターン１５ｂ、１１ｂ間を導通するビア１６が形成されている。
【００２７】
上側の絶縁層１２ａの上面には複数の第２の配線パターン１５ａ、第１電極１３、及び独立パターン１４が形成されている。この複数の第２の配線パターン１５ａ、第１電極１３、及び独立パターン１４は、同一の導体材料で、かつ同一厚みに形成されている。この第２の配線パターン１５ａと第１の配線パターン１１ａとの間には、両配線パターン１５ａ、１１ａ間を導通するビア１６が形成されている。
【００２８】
そして、複数の第２の配線パターン１５ａ、第１電極１３、及び独立パターン１４の各上面には、これらを共通に覆う誘電体層１７が形成されている。この誘電体層１７の上面における第１電極１３に対向する位置に第２電極１８が形成されている。したがって、第１電極１３、誘電体層１７の一部及び第２電極１８は、このキャパシタ内蔵型配線回路板に内蔵されたキャパシタを構成する。
【００２９】
図２（ａ）、（ｂ）は、図１のキャパシタ内蔵型配線回路板を、第２の配線パターン１５ａ、第１電極１３、及び独立パターン１４が形成された位置で水平に切断して示す斜視図である。この各斜視図に示すように、絶縁層１２ａの上面には、複数の第２の配線パターン１５ａと、ほぼ正方形形状を有した１個の第１電極１３と、この第１電極１３の周辺に配置された独立パターン１４とが形成されている。この独立パターン１４は、第１電極１３及び第２の配線パターン１５ａに対して導通していない。
【００３０】
なお、図２（ａ）は第１電極１３の周辺に複数の独立パターン１４を配置した例を示し、図２（ｂ）は第１電極１３の周辺に１個の独立パターン１４を配置した例を示す。誘電体材料の移動が容易になり、より厚みの均一な誘電体層１７の形成ができるためには、図２（ａ）に示すように、第１電極１３の周辺に複数の独立パターン１４を配置し、独立パターン１４相互間に隙間を設けることが望ましい。
【００３１】
このように構成された第１実施形態のキャパシタ内蔵型配線回路板においては、図２（ａ）、（ｂ）に示すように、上方の絶縁層１２ａの上面に、複数の第２の配線パターン１５ａ、１個の第１電極１３、この第１電極１３と導通しない独立パターン１４を設け、第２の配線パターン１５ａ、第１電極１３及び独立パターン１４の上面を誘電体層１７で共通に覆うようにしている。
【００３２】
したがって、第１電極１３とこの第１電極１３の周辺に配設された独立パターン１４との位置関係は、この第１電極１３の近傍に形成される他の各第２の配線パターン１５ａの位置の如何に係わらず固定である。
【００３３】
よって、誘電体層１７における第１電極１３と第２電極１８に挟まれた領域（部分）は、均一に形成される。さらに、独立パターン１４は、第１電極１３及び第２の配線パターン１５ａと導通していない。その結果、第１電極１３と誘電体層１７の一部と第２電極１８とで構成されるキャパシタの容量を設計通り均一にかつ精度よく制御できる。
【００３４】
なお、図１に示す第１電極１３の周辺に独立パターン１４が形成され、かつ、第１電極１３の周辺に種々の第２の配線パターン１５ａが形成された複数種類の第１実施形態のキャパシタ内蔵型配線回路板相互間におけるキャパシタ容量の変動（バラツキ）は、独立パターン１４が全く形成されていないキャパシタ内蔵型配線回路板相互間におけるキャパシタ容量の変動（バラツキ）に比較して、約５％程度抑制できることが実験的に確認できた。
【００３５】
さらに、複数の第２の配線パターン１５ａ、第１電極１３、及び独立パターン１４は、同一の絶縁層１２ａの上面において、同一の導体材料で、かつ同一厚みに形成されている。したがって、キャパシタ内蔵型配線回路板の集積度を向上できる。さらに、このキャパシタ内蔵型配線回路板の製造をより効率的に実施できる。
【００３６】
（第２実施形態）
図３は、本発明の第２実施形態に係わるキャパシタ内蔵型配線回路板の断面図である。図１に示す第１実施形態のキャパシタ内蔵型配線回路板と同一部分には同一符号を付して重複する部分の詳細説明を省略する。
【００３７】
この第２実施形態のキャパシタ内蔵型配線回路板において、誘電体層１７は、第２の配線パターン１５ａの上面には形成されていなくて、第１電極１３、及び独立パターン１４の上面にのみ形成さている。
【００３８】
このように構成された第２実施形態のキャパシタ内蔵型配線回路板においても、第１電極１３の周辺に独立パターン１４が形成されているので、先に説明した第１実施形態のキャパシタ内蔵型配線回路板とほぼ同じ作用効果を奏することが可能である。
【００３９】
（第３実施形態）
図４、図５は、本発明の第３実施形態に係わるキャパシタ内蔵型配線回路板の製造方法を示す製造工程図である。この第３実施形態においては、図１に示した第１実施形態のキャパシタ内蔵型配線回路板のビルドアップ工法による製造方法を説明する。
【００４０】
まず、絶縁基板１０の両面に銅箔からなる導体層２０ａ、２０ｂを形成して、両面銅貼積層板を製造する（図４（ａ））。
【００４１】
この両面銅貼積層板の導体層２０ａ、２０ｂ上に、厚さ１５μｍのドライフィルムレジストを、ラミネータを用いて１１０℃、３ｋｇ／ｃｍでラミネートコーティングを行う。次に、露光量５５ｍＪの条件で露光し、１％炭酸ナトリウム水溶液で現像を行うことでレジストパターン２１ａ、２１ｂを形成する（図４（ｂ））。
【００４２】
次に、このレジストパターン２１ａ、２１ｂをマスクにして塩化第二鉄液を用いてエッチング処理し、その後、このレジストパターン２１ａ、２１ｂを５％水酸化ナトリウム水溶液により除去することで、絶縁基板１０の上下面に、それぞれ、第１の配線パターン１１ａ、１１ｂを形成する（図４（ｃ））。
【００４３】
なお、絶縁基板１０の上下面に形成される第１の配線パターン１１ａ、１１ｂの層数は特に１層に限定されるものではなく、任意の層数に適用できる。
【００４４】
次に、上下面に第１の配線パターン１１ａ、１１ｂが形成された基板を、１２０℃のオーブンで乾燥した後、基板の両面に対して熱硬化型の絶縁材料を真空ラミネータを用いて１３０℃、３０秒、３ｋｇ／ｃｍ2の条件でラミネートし、１６０℃、1時間の加熱によって硬化させ、絶縁体としての絶縁層１２ａ、１２ｂを形成する。そして、各絶縁層１２ａ、１２ｂにおける第１の配線パターン１１ａ、１１ｂの導通路部分にレーザー加工を用いて８０μｍφのビア用孔２２ａ、２２ｂの加工を行う。なお、レーザー加工には、炭酸ガスレーザーやＵＶ―ＹＡＧレーザー、エキシマレーザーを用いることができる（図４（ｄ））。
【００４５】
次に、絶縁層１２ａ、１２ｂ上及びビア用孔２２ａ、２２ｂ内を粗化処理、触媒核付与及び、活性化処理した後、無電解銅めっき等により絶縁層１２ａ、１２ｂ上及びビア用孔２２ａ、２２ｂ内にめっき下地層を形成し、めっき下地層をカソードにして電解銅めっきを行い、絶縁層１２ａ、１２ｂ上に1０μｍ程度の所定厚の導体層２３ａ、２３ｂを、ビア用孔２２ａ、２２ｂ内を導体で充填したビア１６を形成する（図４（ｅ））。
【００４６】
次に、厚さ１５μｍのドライフィルムレジストを上側の導体層２３ａ上にラミネータを用いてラミネートコーティングを行う。フォトリソグラフィ工程によって露光、現像を行うことで第２の配線パターン１５ａ、第１電極１３、及び独立パターン１４に対応するレジストパターン２４ａを形成する。同様に、厚さ１５μｍのドライフィルムレジストを下側の導体層２３ｂにラミネータを用いてラミネートコーティングを行う。フォトリソグラフィ工程によって露光、現像を行うことで第２の配線パターン１５ｂに対応するレジストパターン２４ｂを形成する（図４（ｆ））。
【００４７】
各レジストパターン２４ａ、２４ｂをマスクにして、導体層２３ａ、２３ｂを塩化第二鉄でエッチングし、その後、各レジストパターン２４ａ、２４ｂを５％水酸化ナトリウム水溶液で剥離除去を行い、第２の配線パターン１５ａ、第１電極１３、及び独立パターン１４、第２の配線パターン１５ｂを形成する（図５（ｇ））。
【００４８】
なお、ここでは、配線パターンをサブトラクティブ法により形成した事例について説明したが、セミアディティブ法によっても配線パターンの形成は可能である。
【００４９】
次に、第２の配線パターン１５ａ、第１電極１３、及び独立パターン１４、第２の配線パターン１５ｂが形成された基板を純水で洗浄し、１２０℃のオーブンで乾燥した後、熱硬化型の誘電体材料を第２の配線パターン１５ａ、第１電極１３、及び独立パターン１４の上面にフィルムラミネートやスクリーン印刷により形成し、１９０℃、1時間の加熱によって硬化させ、誘電体層１７を形成する。続いて、この誘電体層１７の上面における第１電極１３の対向位置に、導電性ペーストをスクリーン印刷することにより第２電極１８を形成する（図５（ｈ））。  
このようにして、図１に示したキャパシタ内蔵型配線回路板が製造される。
【００５０】
このような構成の第３実施形態のキャパシタ内蔵型配線回路板の製造方法においては、絶縁層１２ａ上に、複数の第２の配線パターン１５ａ、第１電極１３、この第１電極１３の周辺にこの第１電極と導通しない独立パターン１４を形成し、この第２の配線パターン１５ａ、第１電極１３、独立パターン１４の上面面を共通に覆う誘電体１７層を形成している。したがって、この製造方法で製造されたキャパシタ内蔵型配線回路板は、先に説明した図１に示す第１実施形態のキャパシタ内蔵型配線回路板とほぼ同じ作用効果を奏することが可能である。
【００５１】
さらに、この第３実施形態の製造方法においては、絶縁層１２ａの上面に、キャパシタを構成する第１電極１３、独立パターン１４、複数の第２の配線パターン１５ａを同一材料でかつ同一厚みに形成している。したがって、キャパシタ内蔵型配線回路板の集積度を向上できるとともに、製造工程数を減少でき、より効率的に製造を実施できる。
【００５２】
（第４実施形態）
図６、図７は、本発明の第４実施形態に係わるキャパシタ内蔵型配線回路板の製造方法を示す製造工程図である。
【００５３】
まず、絶縁基板１０の両面に銅箔からなる導体層３０ａ、３０ｂを形成して両面銅貼積層板を製造する（図６（ａ））。  
この両面銅貼積層板の導体層３０ａ、３０ｂ上に、ドライフィルムを貼り合わせる等の方法でドライフィルムレジスト（感光層）を形成し、露光、現像等の一連のパターニング処理を行って、レジストパターン３１ａ、３１ｂを形成する（図６（ｂ））。
【００５４】
次に、両側のレジストパターン３１ａ、３１ｂをマスクにして、各導体層３０ａ、３０ｂをエッチング処理し、エッチング処理後に、レジストパターン３１ａ、３１ｂを専用の剥離液で除去して、絶縁基板１０の両面に複数の配線パターン３２ａ、３２ｂが形成された第２の回路基板３３ａを製造する。そして、この場合、この第２の回路基板３３ａの下側の配線パターン３２ｂの一部にキャパシタの電極の一方を構成する第２電極１８が同時に形成される（図６（ｃ1））。
【００５５】
同様にして、絶縁基板１０の上面に複数の配線パターン３２ａ、１個の第１電極１３、独立パターン１４が形成され、絶縁基板１０の下面に複数の配線パターン３２ｂが形成された第１の回路基板３３ｂを製造する。そして、この場合、この第１の回路基板３３ｂの上側に形成された第１電極１３が前述した第２電極１８に対向し、キャパシタの他方の電極を構成する（図６（ｃ2））。
【００５６】
同様にして、絶縁基板１０の両面にそれぞれ複数の配線パターン３２ａ、３２ｂが形成された第３の回路基板３３ｃを製造する（図６（ｃ3））。
【００５７】
次に、第２、第１、第３の各回路基板３３ａ、３３ｂ、３３ｃに対して、黒化処理等の前処理を施す。第２の回路基板３３ａと第１の回路基板３３ｂとの間に誘電体層１７を形成する誘電体材料を挟み、第１の回路基板３３ｂと第３の回路基板３３ｃとの間にプリプレグ（絶縁シート）３４を挟み、さらに、第２の回路基板３３ａの上側にプリプレグ３４を介して銅箔３５ａを重ね、さらに、第３の回路基板３３ｃの下側にプリプレグ３４を介して銅箔３５ｂを重ねる。そして、これらを加圧して多層回路基板３６を作成する。この結果、この多層回路基板３６内において、第１電極１３と第２電極１８と誘電体層１７の一部とでキャパシタを構成する。（図６（ｄ））。
【００５８】
次に、この多層回路基板３６の所定の位置にスルーホール３７を形成する。続いて、両側の銅箔３５ａ、３５ｂに対して、無電解銅めっき、レジストパターン形成、電解銅めっき、レジスト剥離、エッチング処理等、一連の工程を実行して、外層パターン３８ａ、３８ｂを形成する（図７（ｅ））。  
続いて、スルーホール３７内に導体を充填してビア１６を形成して、最終のキャパシタ内蔵型配線回路板を得る（図７（ｆ））
このように第２の回路基板３３ａと第１の回路基板３３ｂと第３の回路基板３３ｃとを接合する第４実施形態のキャパシタ内蔵型配線回路板の製造方法においても、第１電極１３の周辺にこの第１電極１３と導通しない独立パターン１４が存在する。そして、この第１電極１３に対して誘電体層１７を介して第２電極１８が対向している。したがって、先に説明した第３実施形態のキャパシタ内蔵型配線回路板の製造方法とほぼ同じ作用効果を奏することが可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１実施形態に係わるキャパシタ内蔵型配線回路板の概略構成を示す断面図
【図２】同第１実施形態に係わるキャパシタ内蔵型配線回路板を水平に切断して示す斜視図
【図３】本発明の第２実施形態に係わるキャパシタ内蔵型配線回路板の概略構成を示す断面図
【図４】本発明の第３実施形態に係わるキャパシタ内蔵型配線回路板の製造方法を示す製造工程図
【図５】同じく第３実施形態に係わるキャパシタ内蔵型配線回路板の製造方法を示す製造工程図
【図６】本発明の第４実施形態に係わるキャパシタ内蔵型配線回路板の製造方法を示す製造工程図
【図７】同じく第４実施形態に係わるキャパシタ内蔵型配線回路板の製造方法を示す製造工程図
【図８】従来のキャパシタ内蔵型配線回路板の製造方法を示す図
【図９】同じく従来のキャパシタ内蔵型配線回路板の製造方法を示す図
【符号の説明】
【００６０】
１０…絶縁基板、１１ａ、１１ｂ…第１の配線パターン、１２ａ，１２ｂ…絶縁層、１３…第１電極、１４…独立パターン、１５ａ，１５ｂ…第２の配線パターン、１６…ビア、１７…誘電体層、１８…第２電極、２０ａ，２０ｂ，２３ａ，２３ｂ，３０ａ，３０ｂ…導体層、２１ａ，２１ｂ，２４ａ，２４ｂ，３１ａ，３１ｂ…レジストパターン、２２ａ，２２ｂ…ビア用孔、３２ａ，３２ｂ…配線パターン、３３ａ…第２の回路基板、３３ａ…第１の回路基板、３３ｃ…第３の回路基板、３４…プリプレグ、３５ａ，３５ｂ…銅箔、３８ａ，３８ｂ…外層パターン、３６…多層回路基板、３７…スルーホール
【図１】
2005051063.tif 000003
【図２】
2005051063.tif 000004
【図３】
2005051063.tif 000005
【図４】
2005051063.tif 000006
【図５】
2005051063.tif 000007
【図６】
2005051063.tif 000008
【図７】
2005051063.tif 000009
【図８】
2005051063.tif 000010
【図９】
2005051063.tif 000011