(57)【要約】【課題】  フェースダウンボンディングによりチップが実装基板に搭載された電子デバイスにおいてバンプやチップ主面への封止樹脂の付着を防止する。【解決手段】  素子基板の主面１１ａ上に所定の導体パターンが形成されたチップ１１と、チップ１１がバンプ１２を介してフェースダウンボンディングにより実装された実装基板１３と、実装基板１３に配置され、チップ１１を取り囲む枠状部材１４ａと、バンプ１２および主面１１ａと非接触でチップ１１および枠状部材１４ａを覆って実装基板１３に接着され、チップ１１を気密封止するとともにチップ１１および枠状部材１４ａを実装基板１３に固定する樹脂１５とを有する構成とする。【選択図】        図１
2005166973.tif 000002
【特許請求の範囲】
【請求項１】
素子基板の主面上に所定の導体パターンが形成されたチップと、
前記チップが導体突起を介してフェースダウンボンディングにより実装された実装基板と、
前記実装基板に配置され、前記チップを取り囲むフレーム部と、
前記導体突起および前記主面と非接触で前記チップおよび前記フレーム部を覆って前記実装基板に接着され、前記チップを気密封止するとともに前記チップおよび前記フレーム部を前記実装基板に固定する樹脂と、
を有することを特徴とする電子デバイス。
【請求項２】
前記フレーム部は非導電材で構成されていることを特徴とする請求項１記載の電子デバイス。
【請求項３】
前記フレーム部は、前記実装基板とは別体の枠状部材、または前記実装基板上において薄膜が枠状にパターニングされて積層形成された枠状薄膜であることを特徴とする請求項１記載の電子デバイス。
【請求項４】
素子基板の主面上に所定の導体パターンが形成されたチップと、
キャビティが形成され、前記チップが前記キャビティ内に導体突起を介してフェースダウンボンディングにより実装された実装基板と、
前記導体突起および前記主面と非接触で前記チップおよび前記キャビティを覆って前記実装基板に接着され、前記チップを気密封止するとともに前記チップを前記実装基板に固定する樹脂と、
を有することを特徴とする電子デバイス。
【請求項５】
前記フレーム部と前記チップとの間隙または前記キャビティと前記チップとの間隙は５０〜５００μｍであり、
前記樹脂の粘度は２０〜８５Ｐａ・ｓであることを特徴とする請求項１〜４の何れか一項に記載の電子デバイス。
【請求項６】
前記樹脂はＵＶ硬化樹脂であることを特徴とする請求項１〜５の何れか一項に記載の電子デバイス。
【請求項７】
素子基板の主面上に所定の導体パターンが形成されたチップを用意し、
導体突起を介して前記チップをフェースダウンボンディングにより実装基板に実装し、
前記チップを取り囲むようにして前記実装基板上に枠状部材を載置し、
前記チップおよび前記枠状部材を覆って前記実装基板まで至るように樹脂を塗布してこれを硬化させることを特徴とする電子デバイスの製造方法。
【請求項８】
素子基板の主面上に所定の導体パターンが形成されたチップを用意し、
前記チップが実装される実装基板上に、前記チップを取り囲む枠状に薄膜を積層ならびにパターニングして枠状薄膜を形成し、
導体突起を介して前記チップをフェースダウンボンディングにより前記枠状薄膜内に実装し、
前記チップおよび前記枠状薄膜を覆って前記実装基板まで至るように樹脂を塗布してこれを硬化させることを特徴とする電子デバイスの製造方法。
【請求項９】
素子基板の主面上に所定の導体パターンが形成されたチップを用意し、
前記チップが実装される実装基板に、前記チップが入り込む形状のキャビティを形成し、
導体突起を介して前記チップをフェースダウンボンディングにより前記キャビティ内に実装し、
前記チップおよび前記キャビティを覆って前記実装基板まで至るように樹脂を塗布してこれを硬化させることを特徴とする電子デバイスの製造方法。
【請求項１０】
前記フレーム部と前記チップとの間隙または前記キャビティと前記チップとの間隙を５０〜５００μｍとし、
２０〜８５Ｐａ・ｓの粘度を有する樹脂を用いることを特徴とする請求項７〜９の何れか一項に記載の電子デバイスの製造方法。
【請求項１１】
ＵＶ硬化性の樹脂を用いることを特徴とする請求項７〜１０の何れか一項に記載の電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子デバイスおよびその製造方法に関し、特にチップがフェースダウンボンディングで実装される電子デバイスに適用して有効な技術に関するものである。
【背景技術】
【０００２】
所定の導体パターンにより回路素子が形成されたチップの実装形態として、当該チップが用いられる電子機器の小型化の要請から、実装面積を狭小化できるフェースダウンボンディングが用いられることがある。このフェースダウンボンディングは、チップの主面である素子形成面にバンプ（導体突起）を形成し、素子形成面が実装基板の実装面と対向するようにして、導体突起を介してチップを実装基板に電気的および機械的に接続するものである。
【０００３】
そして、チップ１１における主面（素子形成面）１１ａの保護と実装基板１３に対する接合強度のアップのために、図５に示すように、バンプ１２により形成されるチップ１１と実装基板１３との間の空隙に樹脂１５を流し込んで封止するＵｎｄｅｒ−ｆｉｌｌ処理が行われている。
【０００４】
ここで、ＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ  Ｍｏｎｏｌｉｔｈｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などの高周波デバイスでは、主面である素子形成面やバンプに付着した樹脂により周波数特性に悪影響が及ぶことがある。これは、素子の周囲は空気が存在するという前提で設計されているにも拘わらず、空気よりも誘電率の大きい樹脂が付着したためと考えられる。
【０００５】
チップをフェースダウンボンディングした電子デバイスにおけるＵｎｄｅｒ−ｆｉｌｌ処理の前後での周波数特性の変動を図６に示す。図６において、破線が樹脂封止前の周波数特性、実線が樹脂封止後の周波数特性である。図６に示すように、樹脂封止後では約５ＧＨｚ以上の周波数帯域において変動幅が大きくなり、樹脂封止後の周波数特性に比較して約３ＧＨｚ低くシフトしているのが分かる。
【０００６】
このような周波数特性の変動を防止するために、図７に示すように、フェースダウンボンディングにより実装基板１３に搭載されたチップ１１の周縁部に高粘度の樹脂１５を塗布し、主面１１ａである素子形成面には樹脂が付着しないようにしたＧｌｏｂ−ｔｏｐ処理が知られている。
【０００７】
しかしながら、この技術によっても、チップ周縁付近の電極パッドやバンプには樹脂が付着し、電極パッドやバンプはチップ上の回路素子よりも形状が大きいことから、図８に示すように、依然として特性変動を防止するには至っていない。
【０００８】
樹脂の付着による周波数特性の変動防止を目的として、たとえば特開平１１−２６０９４５号公報には、補強天板をチップに貼り付け、その周囲と実装基板との間に樹脂を充填する技術が開示されている。また、特開２００１−５３０９２号公報には、実装基板に搭載されたチップをフィルムシートで包み込む技術が開示されている。さらに、特開平１０−３２２７５号公報には、実装基板に搭載されたチップの周囲に接着樹脂を用いて枠材を固定し、枠材とチップとの空隙に樹脂材を充填する技術が開示されている。
【特許文献１】特開平１１−２６０９４５号公報
【特許文献２】特開２００１−５３０９２号公報
【特許文献３】特開平１０−３２２７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特開平１１−２６０９４５号公報に記載の技術では、封止すべき間隙（つまり、補強天板と実装基板との間隙）が高く、しかも横から樹脂を注入するようになるので、樹脂の拡がり量が大きくなって実質的な実装面積が大きくなる。また、樹脂をチップに触れないようにするためには天板を十分に大きくする必要があり、小型化の要請に反する。
【００１０】
また、特開２００１−５３０９２号公報に記載の技術では、フィルムシートがチップを覆っているだけなので、チップの実装基板に対する機械的保持はバンプのみで行われるようになり、十分なシェア強度が確保されずに耐振動衝撃性に問題がある。
【００１１】
そして、特開平１０−３２２７５号公報に記載の技術では、枠材を実装基板に押し付けて固定する際に枠材を実装基板に固定するための樹脂が内側にはみ出してバンプや素子形成面に付着するおそれがある。
【００１２】
そこで、本発明は、フェースダウンボンディングによりチップが実装基板に搭載された電子デバイスにおいて導体突起やチップの主面への封止樹脂の付着を防止することのできる技術を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明に係る電子デバイスは、素子基板の主面上に所定の導体パターンが形成されたチップと、前記チップが導体突起を介してフェースダウンボンディングにより実装された実装基板と、前記実装基板に配置され、前記チップを取り囲むフレーム部と、前記導体突起および前記主面と非接触で前記チップおよび前記フレーム部を覆って前記実装基板に接着され、前記チップを気密封止するとともに前記チップおよび前記フレーム部を前記実装基板に固定する樹脂と、を有することを特徴とする。
【００１４】
本発明の好ましい形態において、前記フレーム部は非導電材で構成されていることを特徴とする。
【００１５】
本発明のさらに好ましい形態において、前記フレーム部は、前記実装基板とは別体の枠状部材、または前記実装基板上において薄膜が枠状にパターニングされて積層形成された枠状薄膜であることを特徴とする。
【００１６】
また、上記課題を解決するため、本発明に係る電子デバイスは、素子基板の主面上に所定の導体パターンが形成されたチップと、キャビティが形成され、前記チップが前記キャビティ内に導体突起を介してフェースダウンボンディングにより実装された実装基板と、前記導体突起および前記主面と非接触で前記チップおよび前記キャビティを覆って前記実装基板に接着され、前記チップを気密封止するとともに前記チップを前記実装基板に固定する樹脂と、を有することを特徴とする。
【００１７】
本発明の好ましい形態において、前記フレーム部と前記チップとの間隙または前記キャビティと前記チップとの間隙は５０〜５００μｍであり、前記樹脂の粘度は２０〜８５Ｐａ・ｓであることを特徴とする。
【００１８】
本発明のさらに好ましい形態において、前記樹脂はＵＶ硬化樹脂であることを特徴とする。
【００１９】
上記課題を解決するため、本発明に係る電子デバイスの製造方法は、素子基板の主面上に所定の導体パターンが形成されたチップを用意し、導体突起を介して前記チップをフェースダウンボンディングにより実装基板に実装し、前記チップを取り囲むようにして前記実装基板上に枠状部材を載置し、前記チップおよび前記枠状部材を覆って前記実装基板まで至るように樹脂を塗布してこれを硬化させることを特徴とする。
【００２０】
また、上記課題を解決するため、本発明に係る電子デバイスの製造方法は、素子基板の主面上に所定の導体パターンが形成されたチップを用意し、前記チップが実装される実装基板上に、前記チップを取り囲む枠状に薄膜を積層ならびにパターニングして枠状薄膜を形成し、導体突起を介して前記チップをフェースダウンボンディングにより前記枠状薄膜内に実装し、前記チップおよび前記枠状薄膜を覆って前記実装基板まで至るように樹脂を塗布してこれを硬化させることを特徴とする。
【００２１】
さらに、上記課題を解決するため、本発明に係る電子デバイスの製造方法は、素子基板の主面上に所定の導体パターンが形成されたチップを用意し、前記チップが実装される実装基板に、前記チップが入り込む形状のキャビティを形成し、導体突起を介して前記チップをフェースダウンボンディングにより前記キャビティ内に実装し、前記チップおよび前記キャビティを覆って前記実装基板まで至るように樹脂を塗布してこれを硬化させることを特徴とする。
【００２２】
本発明の好ましい形態において、前記フレーム部と前記チップとの間隙または前記キャビティと前記チップとの間隙を５０〜５００μｍとし、２０〜８５Ｐａ・ｓの粘度を有する樹脂を用いることを特徴とする。
【００２３】
本発明のさらに好ましい形態において、ＵＶ硬化性の樹脂を用いることを特徴とする。
【発明の効果】
【００２４】
本発明によれば、以下の効果を奏することができる。
【００２５】
すなわち、封止樹脂の導体突起およびチップの主面に対する付着を防止することができる。これにより、誘電率の大きな樹脂の付着による周波数特性のシフトが防止できる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明を実施するための最良の形態を、図面を参照しつつさらに具体的に説明する。ここで、添付図面において同一の部材には同一の符号を付しており、また、重複した説明は省略されている。なお、ここでの説明は本発明が実施される最良の形態であることから、本発明は当該形態に限定されるものではない。
【００２７】
（実施の形態１）
【００２８】
図１は本発明の実施の形態１における電子デバイスを示す断面図、図２は図１の電子デバイスにおける樹脂封止前後での周波数特性の変動を示すグラフ、図３は本発明の実施の形態１における変形例としての電子デバイスを示す断面図である。
【００２９】
図１において、本実施の形態の電子デバイス１０は、ＧａＡｓ（ガリウム砒素）単結晶などの素子基板の主面１１ａ上に所定の導体パターンにより回路素子が形成された高周波デバイスであるＭＭＩＣなどのチップ１１が、チップ１１の同じく主面１１ａに設けられたはんだバンプやスタッドバンプなどのバンプ（導体突起）１２を介してフェースダウンボンディングにより実装基板１３に実装されたものである。
【００３０】
実装基板１３には、チップ１１を取り囲む枠状部材（フレーム部）１４ａが、チップ１１との間に隙間を形成して配置されている。この枠状部材１４ａは非導電材で構成されており、また実装基板１３とは別体になっている。
【００３１】
そして、バンプ１２や主面１１ａと非接触でチップ１１および枠状部材１４ａを覆って実装基板１３に接着した樹脂１５が塗布されている。このような樹脂１５によりチップ１１が気密封止されるとともに、チップ１１および枠状部材１４ａが実装基板１３に固定される。
【００３２】
なお、樹脂１５が主面１１ａと実装基板１３との間隙にまで流れ込んだりバンプ１２に付着しないようにするため、枠状部材１４ａの高さは少なくともバンプ１２の高さと同じ、望ましくはバンプ１２の高さよりも５０μｍ以上高くなっている。但し、チップ１１をハンドリングするためのコレット（図示せず）がチップ１１よりも大きい場合であって枠状部材１４ａを実装基板１３に載置した後にチップ１１を実装する場合には、コレットと枠状部材１４ａとの干渉を防止するために、枠状部材１４ａの高さはチップ１１の高さよりも低くするのがよい。
【００３３】
以上に説明した電子デバイス１０における樹脂封止前後での周波数特性の変動を図２に示す。前述のように、樹脂１５がチップ１１と枠状部材１４ａとを覆うようにして実装基板に接着しているので、空気よりも誘電率の大きい樹脂１５がバンプ１２および主面１１ａと接触しなくなり、周波数特性のシフトは殆ど発生していない。
【００３４】
次に、このような構成を有する電子デバイスの製造方法について説明する。
【００３５】
先ず、前述したチップ１１を用意し、これをフェースダウンボンディングによりバンプ１２を介して固相拡散接合技術を用いて実装基板１３の所定位置に実装する。
【００３６】
次に、チップ１１を取り囲むようにして実装基板１３上に枠状部材１４ａを載置し、チップ１１および枠状部材１４ａを覆って実装基板１３まで至るように樹脂１５を塗布する。
【００３７】
最後に、たとえば樹脂１５がＵＶ硬化型であればＵＶ光を照射することにより、熱硬化型であれば加熱することにより、当該樹脂１５を硬化させる。
【００３８】
ここで、枠状部材１４ａとチップ１１との間隙（ギャップ幅）、および樹脂１５の粘度について説明する。
【００３９】
本発明者は、ギャップ幅と樹脂粘度とを３０種類異ならせた電子デバイスを各１０個ずつ、合計３００個作製し、それぞれについて周波数特性のシフト発生率、耐衝撃性、耐湿性についての評価を行った。耐衝撃性試験は、高さ１ｍからコンクリート上に自重落下させてチップの剥離状態を見た。耐湿試験は温度８５℃、湿度８５％の雰囲気下に２００時間放置した後の特性変動の有無を見た。
【００４０】
評価結果を表１に示す。
【表１】
2005166973.tif 000003
【００４１】
表１において、実施例１〜１５に示すように、樹脂の粘度が約２０〜８５Ｐａ・ｓの範囲で、且つチップと枠状部材の間隙が５０〜５００μｍの範囲にあると、樹脂の流動が適度に保たれ、バンプや導体パターンの形成された素子基板の主面に到達しない程度で固定できる。これにより、樹脂がバンプや素子基板の主面に接触することはないので、周波数特性のシフトは生じず、なおかつ耐湿性および耐衝撃性に優れた電子デバイスを得ることができる。
【００４２】
一方、比較例１〜４に示すように、ギャップ幅が５００μｍより大きくなると、たとえ樹脂粘度が６０〜８０Ｐａ・ｓであったとしても、バンプや主面への樹脂の流れ込みが生じ、周波数特性のシフトを生じさせる結果となった。
【００４３】
また、樹脂の粘度が８５Ｐａ・ｓを上回ると、バンプや主面への樹脂の流れ込みは生じないものの、固定のための樹脂流し込みが困難になるうえ、樹脂の濡れが不十分となり、固定そのものが不完全となる。この結果、比較例５〜９に示す通り、耐湿性と耐衝撃性が極めて劣化する。逆に、比較例１０〜１２に示す通り、樹脂粘度が２０Ｐａ・ｓとなると、樹脂は間隙内に止まらずにバンプや主面へ到達する結果となり、これによる特性シフトが生じてしまう。
【００４４】
以上のことから、枠状部材１４ａとチップ１１との間隙は５０〜５００μｍとし、２０〜８５Ｐａ・ｓの粘度の樹脂１５を用いるのがよい。なお、既に述べたように樹脂種は熱硬化型およびＵＶ硬化型の何れでもよいが、硬化時の粘度低下の少ないＵＶ硬化型樹脂の方が望ましい。
【００４５】
ここで、図１においてフレーム部としての枠状部材１４ａは実装基板１３と別体になっているが、図３に示すように、実装基板１３上に薄膜を枠状にパターニングして積層形成した枠状薄膜１４ｂをフレーム部としてもよい。なお、枠状薄膜１４ｂを構成する薄膜も、非導電材を用いるのがよい。
【００４６】
なお、枠状薄膜１４ｂを用いる場合における電子デバイスの製造方法は、次の通りである。
【００４７】
すなわち、前述したチップ１１を用意する。また、チップ１１が実装される実装基板１３上には、チップ１１を取り囲む枠状に枠状薄膜１４ｂを形成する。
【００４８】
次に、バンプ１２を介してチップ１１をフェースダウンボンディングにより実装基板１３の枠状薄膜１４ｂ内に実装する。
【００４９】
そして、チップ１１および枠状薄膜１４ｂを覆って実装基板１３まで至るように樹脂１５を塗布してこれを硬化させる。
【００５０】
（実施の形態２）
【００５１】
図４は本発明の実施の形態２における電子デバイスを示す断面図である。
【００５２】
図示する電子デバイス１０では、実装基板１３にキャビティ１３ａが形成され、チップ１１はこのキャビティ１３ａ内にバンプ（導体突起）１２を介してフェースダウンボンディングにより実装されている。そして、樹脂１５は、バンプ１２およびチップ１１の主面１１ａと非接触でチップ１１およびキャビティ１３ａを覆って実装基板１３に接着されており、このような樹脂１５によりチップ１１が気密封止されるとともにこれが実装基板１３に固定されている。
【００５３】
実施の形態１において説明したフレーム部（枠状部材１４ａ、枠状薄膜１４ｂ）を用いるのではなく、本実施の形態のように、実装基板１３に形成したキャビティ１３ａにチップ１１を実装するようにしてもよい。なお、フレーム部に換えてキャビティ１３ａを用いた場合には、前述したフレーム部とチップ１１との間隙は、キャビティ１３ａとチップ１１との間隙になる。
【００５４】
なお、キャビティ１３ａにチップ１１を実装する場合における電子デバイスの製造方法は、次の通りである。
【００５５】
すなわち、前述したチップ１１を用意する。また、チップ１１が実装される実装基板１３に、チップ１１が入り込む形状のキャビティ１３ａを形成する。
【００５６】
次に、バンプ１２を介してチップ１１をフェースダウンボンディングにより実装基板１３のキャビティ１３ａ内に実装する。
【００５７】
そして、チップ１１およびキャビティ１３ａを覆って実装基板１３まで至るように樹脂１５を塗布してこれを硬化させる。
【産業上の利用可能性】
【００５８】
以上の説明においては、実装基板１３に実装されるチップ１１として高周波デバイスであるＭＭＩＣが適用されているが、本発明におけるチップの種類はＭＭＩＣに限定されるものではなく、素子基板上に導体パターンが形成された様々なチップを適用することが可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態１における電子デバイスを示す断面図である。
【図２】図１の電子デバイスにおける樹脂封止前後での周波数特性の変動を示すグラフである。
【図３】本発明の実施の形態１における変形例としての電子デバイスを示す断面図である。
【図４】本発明の実施の形態２における電子デバイスを示す断面図である。
【図５】従来の電子デバイスにおける封止形態の一例を示す断面図である。
【図６】図５の電子デバイスにおける樹脂封止前後での周波数特性の変動を示すグラフである。
【図７】従来の電子デバイスにおける封止形態の他の一例を示す断面図である。
【図８】図７の電子デバイスにおける樹脂封止前後での周波数特性の変動を示すグラフである。
【符号の説明】
【００６０】
１０  電子デバイス
１１  チップ
１１ａ  主面
１２  バンプ（導体突起）
１３  実装基板
１３ａ  キャビティ
１４ａ  枠状部材（フレーム部）
１４ｂ  枠状薄膜（フレーム部）
１５  樹脂
【図１】
2005166973.tif 000004
【図２】
2005166973.tif 000005
【図３】
2005166973.tif 000006
【図４】
2005166973.tif 000007
【図５】
2005166973.tif 000008
【図６】
2005166973.tif 000009
【図７】
2005166973.tif 000010
【図８】
2005166973.tif 000011