(57)【要約】【課題】フルブリッジ用インバータＩＣを用いてハーフブリッジに配置された複数の半導体スイッチング素子を効率よく駆動することができるようにする。【解決手段】  フルブリッジ用のインバータＩＣ２の２つの出力端子ＲＰ，ＲＮに、ハーフブリッジに配置された第１の一対の半導体スイッチング素子２４，２６のオンオフ制御端子が接続される。フルブリッジ用のインバータＩＣ２の他の２つの出力端子ＬＰ，ＬＮには、ハーフブリッジに配置された第２の一対の半導体スイッチング素子２８，３０のオンオフ制御端子が接続される。第１の一対の半導体スイッチング素子２４，２６の各オンオフ制御端子には出力端子ＲＰ，ＲＮからオンとオフの制御信号が交互に出力され、第２の一対の半導体スイッチング素子２８，３０の各オンオフ制御端子に出力端子ＬＰ，ＬＮからオンとオフの制御信号が交互に出力される。【選択図】図１
2005166464.tif 000002
【特許請求の範囲】
【請求項１】
位相信号入力端子とフルブリッジ型半導体スイッチング素子用の４個の出力端子を有し位相信号入力端子に入力される位相信号に基づいて前記出力端子からフルブリッジ型半導体スイッチング素子用のオンオフ制御信号を出力するインバータＩＣと、直流の電源線とグランドとの間に直列に接続されるとともにオンオフ制御端子が前記インバータＩＣの２つの出力端子に接続するハーフブリッジに配置された第１の一対の半導体スイッチング素子と、前記直流の電源線とグランドとの間に直列に接続されるとともにオンオフ制御端子が前記インバータＩＣの他の２つの出力端子に接続するハーフブリッジに配置された第２の一対の半導体スイッチング素子とを備え、前記第１の一対の半導体スイッチング素子の各オンオフ制御端子に該半導体スイッチング素子に対応する前記出力端子からオンとオフの制御信号が交互に出力され、前記第２の一対の半導体スイッチング素子の各オンオフ制御端子に該半導体スイッチング素子に対応する前記出力端子から、前記第１の半導体スイッチング素子に対するオンオフ信号とは逆位相のオンとオフの制御信号が交互に出力されるようにしたことを特徴とするインバータ回路。
【請求項２】
前記第１の一対の半導体スイッチング素子にキャパシタと出力トランスの一次巻線とからなる直列共振回路を接続したことを特徴とする請求項１に記載のインバータ回路。
【請求項３】
前記直列共振回路の中点から共振電圧を取り出して遅延回路により共振電流に位相を合わせ該位相信号を前記位相信号入力端子に入力するようにしたことを特徴とする請求項２に記載のインバータ回路。
【請求項４】
前記第２の一対の半導体スイッチング素子に出力トランスの一次巻線を接続し、該出力トランスが前記直列共振回路の共振周波数で他励式に駆動されるようにしたことを特徴とする請求項３に記載のインバータ回路。
【請求項５】
前記第１と第２の各一対の半導体スイッチング素子に接続された各出力トランスは１入力複数出力の構成を有し、各出力トランスの二次側の高圧出力端子に複数の放電管を直列に接続したことを特徴とする請求項４に記載のインバータ回路。
【請求項６】
前記第２の一対の半導体スイッチング素子にキャパシタと出力トランスの一次巻き線とからなる直列共振回路を接続したことを特徴とする請求項２に記載のインバータ回路。
【請求項７】
前記一対の半導体スイッチング素子に出力トランスを接続し、該出力トランスの二次側に１個又は複数個の放電ランプを接続し、前記第２の半導体スイッチング素子に他の出力トランスを接続し、該出力トランスの二次側に１個または複数個の放電ランプを接続し、前記放電ランプ中、一方の出力トランス側の放電ランプがオンのとき、他方の出力トランス側の放電ランプがオフ、一方の出力トランス側の放電ランプがオフのとき、他方の出力トランス側の放電ランプがオンとなるようにしたことを特徴とする請求項１に記載のインバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、冷陰極管などの負荷を駆動するための直流信号を交流信号に変換するインバータ回路に関する。
【背景技術】
【０００２】
従来、フルブリッジ型に配置された半導体スイッチング素子を制御回路によってオンオフ制御し、直流信号を交流信号に変換して出力トランスの一次巻線と共振キャパシタからなるタンク回路を駆動するインバータ回路装置が知られている（例えば特許文献１及び特許文献２参照）。また、ハーフブリッジ型に配置された半導体スイッチング素子を制御回路によってオンオフ制御し、直流信号を交流信号に変換して負荷を駆動するインバータ回路が知られている（例えば特許文献３参照）。
【０００３】
また、従来のフルブリッジ型トランス駆動装置では、図４に示すように、フルブリッジ型に配置されたＦＥＴ（電界効果型トランジスタ）からなる半導体スイッチング素子Ｓ１，Ｓ２，と半導体スイッチング素子Ｓ３，Ｓ４の各接続点ａ，ｂ間にキャパシタＣｏと出力トランスＴの一次巻線Ｌ１が直列に接続され、これらキャパシタＣｏと一次巻線Ｌ1は、直列共振回路を構成する。フルブリッジの片側の半導体スイッチング素子Ｓ１，Ｓ２は、プラスの電源線Ｄとグランド線Ｇとの間に直列に接続され、他方側の半導体スイッチング素子Ｓ３，Ｓ４は、プラスの電源線Ｄとグランド線Ｇとの間に直列に接続される。
【０００４】
フルブリッジ型の半導体スイッチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ４の各ゲートは、制御回路の出力端子ＲＰ，ＲＮ，ＬＰ，ＬＮによってオンオフ制御される。制御回路により、図４中、半導体スイッチング素子Ｓ１，Ｓ４をオン、半導体スイッチング素子Ｓ３，Ｓ２をオフとし、Ｉ１の方向に電流を流すと、キャパシタＣｏが充電され、出力トランスＴの一次側巻線Ｌ１に電流が流れる。次に制御回路により、半導体スイッチング素子Ｓ３，Ｓ２をオン、半導体スイッチング素子Ｓ１，Ｓ４をオフとすると、ディレー時間経過後、Ｉ２の方向に電流が流れる。この動作が交互に繰り返し行われ、出力トランスＴの二次側に接続する冷陰極管などのランプからなる負荷に高圧の交流電圧が印加され、ランプが点灯する。
【特許文献１】米国特許第６３１６８８１号公報（第１ページ、第１図）
【特許文献２】米国特許第６２５９６１５号公報（第１ページ、第１図）
【特許文献３】米国特許第５５０４３６号公報（第１ページ、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来、冷陰極管などのランプを出力トランスの二次側に接続し、出力トランスをハーフブリッジに配置された半導体スイッチング素子に接続して出力トランスを駆動する場合、ハーフブリッジ用の制御回路を設計しなければならない。また、フルブリッジ型に配置された半導体スイッチング素子によって出力トランスを駆動する場合には、フルブリッジ専用の制御回路を設計製作する必要があり、制御回路の製作にコストがかかってしまうという問題点があった。
本発明は上記問題点を解決することを目的とする。
【０００６】
また、本発明はフルブリッジ用のインバータＩＣで、ハーフブリッジ型の半導体スイッチング素子を制御し半導体スイッチング素子に接続する出力トランスを効率的に駆動することである。
図４において、Ｉ１の方向に流れていた電流がＩ２の方向に変換すると、キャパシタＣｏに充電された電荷がまだ残っている状態において、このキャパシタＣｏにＩ２の方向に電力が充填される。これにより、出力トランスＴの二次側Ｌ２には、キャパシタＣｏに充電されている電圧分だけ直流が充填されることになってしまう。このように電流の方向変換時、キャパシタＣｏに電荷が残留すると、出力トランスＴの二次側高電圧出力はマイナス方向にバイアスされ、出力波形の、グランド線Ｇに対してプラス方向とマイナス方向のレベルが対称にならない。サイン波は対象の状態が一番効率が良いが対称とならないことにより電源効率悪化の原因となってしまう。
【課題を解決するための手段】
【０００７】
上記目的を達成するため本発明は、位相信号入力端子とフルブリッジ型半導体スイッチング素子用の４個の出力端子を有し位相信号入力端子に入力される位相信号に基づいて前記出力端子からフルブリッジ型半導体スイッチング素子用のオンオフ制御信号を出力するインバータＩＣと、直流の電源線とグランドとの間に直列に接続されるとともにオンオフ制御端子が前記インバータＩＣの２つの出力端子に接続するハーフブリッジに配置された第１の一対の半導体スイッチング素子と、前記直流の電源線とグランドとの間に直列に接続されるとともにオンオフ制御端子が前記インバータＩＣの他の２つの出力端子に接続するハーフブリッジに配置された第２の一対の半導体スイッチング素子とを備え、前記第１の一対の半導体スイッチング素子の各オンオフ制御端子に該半導体スイッチング素子に対応する前記出力端子からオンとオフの制御信号が交互に出力され、前記第２の一対の半導体スイッチング素子の各オンオフ制御端子に該半導体スイッチング素子に対応する前記出力端子から、前記第１の半導体スイッチング素子に対するオンオフ信号とは逆位相の、オンとオフの制御信号が交互に出力されるようにしたものである。
【０００８】
また本発明は、前記第１の一対の半導体スイッチング素子にキャパシタと出力トランスの一次巻線とからなる直列共振回路を接続したものである。
また本発明は、前記直列共振回路の中点から共振電圧を取り出して遅延回路により共振電流に位相を合わせ該位相信号を前記位相信号入力端子に入力するようにしたものである。
また本発明は、前記第２の一対の半導体スイッチング素子に出力トランスの一次巻線を接続し、該出力トランスが前記直列共振回路の共振周波数で他励式に駆動されるようにしたものである。
また本発明は、前記第１と第２の各一対の半導体スイッチング素子に接続された各出力トランスは１入力複数出力の構成を有し、各出力トランスの二次側の高圧出力端子に複数の放電管を直列に接続したものである。
【０００９】
また本発明は、前記第２の一対の半導体スイッチング素子にキャパシタと出力トランスの一次巻き線とからなる直列共振回路を接続したものである。
また本発明は、前記一対の半導体スイッチング素子に出力トランスを接続し、該出力トランスの二次側に１個又は複数個の放電ランプを接続し、前記第２の半導体スイッチング素子に他の出力トランスを接続し、該出力トランスの二次側に１個または複数個の放電ランプを接続し、前記放電ランプ中、一方の出力トランス側の放電ランプがオンのとき、他方の出力トランス側の放電ランプがオフ、一方の出力トランス側の放電ランプがオフのとき、他方の出力トランス側の放電ランプがオンとなるようにしたものである。
【発明の効果】
【００１０】
本発明は、１個のフルブリッジ用インバータＩＣを用いてハーフブリッジに配置された複数の半導体スイッチング素子を効率よく駆動することができる。
【発明を実施するための最良の形態】
【００１１】
以下に本発明の実施の形態を添付した図面を参照して詳細に説明する。
図１において、２はフルブリッジ用のインバータＩＣ（集積回路）基板であり、出力ドライバ４，６、出力ドライバ制御回路８、位相検出回路１０、バースト制御回路１２、基準電圧回路１４、バースト発振回路６、ＰＷＭ制御回路１８、ラッチ回路２０，２２を内蔵し、これらの回路は、図示の如く接続され集積化されている。フルブリッジ用インバータＩＣ２は、フルブリッジ型で接続された半導体スイッチング素子をオンオフ制御するための出力端子ＲＰ，ＰＮ，ＬＰ，ＬＮを備えている。
【００１２】
出力ドライバ制御回路８のロジックにより、前記出力端子ＲＰ，ＰＮ，ＬＰ，ＬＮは、ＯＮ，ＯＦＦ，ＯＦＦ，ＯＮの信号を同時に出力する状態Ａと、ＯＦＦ，ＯＮ，ＯＮ，ＯＦＦの信号を同時に出力する状態Ｂの２つの状態Ａ，Ｂを、位相検出回路１０に入力される位相信号で決定される周波数で、交互に出力するように構成されている。２４，２６，２８，３０は、ＦＥＴ（電界効果型トランジスタ）からなる半導体スイッチング素子であり、それぞれハーフブリッジ回路を構成している。第１のハーフブリッジを構成する第１の一対の半導体スイッチング素子２４及び２６は、直流電圧が入力される電源線Ｄとグランドとの間に直列に接続され、該第１の一対の半導体スイッチング素子２４と、半導体スイッチング素子２６とは、互いのドレインが接続されている。
【００１３】
第２のハーフブリッジを構成する第２の一対の半導体スイッチング素子２８及び３０は、電源線Ｄとグランドとの間に直列に接続され、該第２の一対の半導体スイッチング素子２８と、半導体スイッチング素子３０とは、互いのドレインが接続されている。半導体スイッチング素子２４と半導体スイッチング素子２６との接続点ａと、前記グランドとの間には、キャパシタＣｏと出力トランス３２の一次側巻線３４とからなるタンク回路が接続され、このキャパシタＣｏと一次巻線３４は直列共振回路を構成している。キャパシタＣｏと一次側巻線３４との接続点ｃとグランドとの間には遅延回路３６が接続され、該遅延回路３６は、インバータＩＣ２の位相検出回路１０の入力端子ＰＤに接続している。前記出力トランス３２は１入力２出力の構造を備え、二次側に２本の冷陰極管などからなるランプ３８，４０が接続されている。
【００１４】
前記ランプ３８，４０は直列に接続され、ランプ３８の一方の電極が、出力トランス３２の一方の二次巻線の高圧側にバラストコンデンサを介して接続し、ランプ４０の他方の電極が、出力トランス３２の他方の二次巻線の高圧側にバラストコンデンサを介して接続している。前記出力トランス３２の各二次巻線の低圧側はグランドされている。出力トランス３２の一方の二次巻線のグランド側は出力電流検出回路４２を介して、インバータＩＣ２の入力端子４４，４６に接続し、これらの端子に、ランプ３８，４０を流れる電流の値の大きさを示す信号がフィードバック信号として入力されるように構成されている。第２の一対の半導体スイッチング素子２８と半導体スイッチング素子３０との接続点ｂとグランドとの間には、出力トランスと同一の物理的特性を有する出力トランス４８の一次巻線５０が直列に接続されている。
【００１５】
前記出力トランス４８の二次側には、２本の冷陰極管などからなるランプ５２，５４が、前記出力トランス３２の二次側と同様に接続されている。前記第１の一対の半導体スイッチング素子２４，２６の各ゲートは出力ドライバ４の出力端子ＲＰ，ＲＮにそれぞれ接続し、前記第２の一対の半導体スイッチング素子２８，３０の各ゲートは出力ドライバ６の出力端子ＬＰ，ＬＮにそれぞれ接続している。前記半導体スイッチング素子２４，２６，２８，３０のソース、ドレイン間には転流ダイオードが接続されている。
【００１６】
前記ＰＷＭ制御回路１８は、負荷ランプ３８，４０などの負荷に流れる電流を検出する出力電流検出回路４２から信号を受け取り、この信号のレベルが設定値になるように、半導体スイッチング素子の導通角を制御する。遅延回路３６は、前記直列共振回路Ｃｏ，３４の中点ｃに接続し、ここから共振電圧を検出するとともに、検出した共振電圧の位相を９０度ずらして直列共振回路の共振電流の位相に合わせ、位相検出回路１０に供給するように構成されている。
【００１７】
位相検出回路１０は、遅延回路３６からの共振位相信号に基づいて、各半導体スイッチング素子をオンオフさせるための信号を造出し、ＰＷＭ制御回路１８を介して出力ドライバ制御回路４，６にオンオフ制御信号を送るように構成されている。また、バースト制御回路１２は、入力端子２６からの調光信号に基づいて、調光制御信号を造出し、この調光制御信号によって半導体スイッチング素子オンオフの周期とＰＷＭ制御回路１８のスイッチオンパルス幅を制御し、負荷の明るさを輝度ゼロから１００％まで任意の値に設定し得るように構成されている。
【００１８】
次に回路が起動するときの動作を説明すると、電源を入れると、起動補償回路（図示省略）は、例えば、電流がＩＡの方向に流れる様に半導体スイッチング素子２４と３０とを決められたパルス幅でONにする。これにより出力トランス３２の一次巻線３４と共振キャパシタＣｏに電流が流れ、キャパシタＣｏが充電を開始する。出力トランスの一次側巻線３４の端子ｃの電圧は、瞬時的に上昇してから下降を開始する。この電圧信号は遅延回路３６を経て、位相検出回路１０に伝達され、位相検出回路１０は、この電圧から帰還信号をＰＷＭ制御回路１８に供給する。そこで出力ドライバ制御回路８は、引き続き半導体スイッチング素子２４，３０を駆動するように、スイッチング制御信号を出力する。半導体スイッチング素子２４，３０がオンの状態を続けると、直列共振回路に流れる電流は、キャパシタＣｏの充電電圧が直流電源電圧に到達しても、一次巻線３４のもつインダクタンス分によって継続する。
【００１９】
一次巻線３４の電圧は電気的に９０度の位相時間が経過した後に０Ｖを超えて更に低下し、更に９０度の位相時間が経過してマイナスの最大値になる。この時、この電圧から９０度遅れた遅延回路３６の帰還信号は０Ｖとなるので、このタイミングで半導体スイッチング素子２４，３０に対するスイッチング制御信号をオフして、半導体スイッチング素子２８，２６に対するスイッチング信号をオンすれば電流が反転する。出力ドライバ４，６はこのようにして交互にスイッチング制御信号を出力する。出力端子ＲＰ，ＲＮ，ＬＰ，ＬＮから出力されるスイッチング制御信号は、ＯＮ，ＯＦＦ，ＯＦＦ，ＯＮの状態Ａと、ＯＦＦ，ＯＮ，ＯＮ，ＯＦＦの状態Ｂとを交互に繰り返す。
【００２０】
状態Ａのとき、半導体スイッチング素子２４，３０はオン、半導体スイッチング素子２６，２８はオフとなり、出力トランス３２の一次巻線３４に図２に示すように、ＩＡの方向に電流が流れる。一方、このとき、出力トランス４８の一次巻線５０の両端は、スイッチング素子３０を通じてグランドされ、一次巻線５０に蓄えられた逆起電力により、半導体スイッチング素子３０を通じてＩＢの方向に電流が流れる。インバータＩＣ２の出力端が状態Ｂになると、半導体スイッチング素子２６，２８，はオン、半導体スイッチング素子２４，３０はオフとなり、直列共振回路Ｃｏ，３４の両端は、半導体スイッチング素子２６を通じてグランドされ、共振キャパシタＣｏに充電されている電荷が放電し、出力トランス３２の一次巻線３４を通じてＩＣの方向に電流が流れる。
【００２１】
一方、このとき、出力トランス４８の一次巻線５０には、半導体スイッチング素子２８を通じてＩＤの方向に電流が流れ、回路はこの動作を繰り返す。このように、ハーフブリッジ型の第１の一対の半導体スイッチング素子２４，２６と第２の一対の半導体スイッチング素子２８，３０は、フルブリッジ駆動用のインバータＩＣ２によって、逆の動作をするように駆動される。第１の一対の半導体スイッチング素子２４，２６に接続する出力トランス３２の一次巻線３４を含む直列共振回路は、その共振周波数に基づいて、電流方向をＩＡ，ＩＣの方向に交互に反転して自励発振を継続することができる。
【００２２】
第２の一対の半導体スイッチング素子２８，３０に接続する出力トランス４８の一次巻線５０は、位相信号入力端子ＰＤに入力される位相信号に基づいて、電流方向をＩＤ，ＩＢの方向に交互に反転し、他励方式による発振を継続する。上記実施形態において、第１のハーフブリッジの第１の一対の半導体スイッチング素子２４，２６及び出力トランス３２と、第２のハーフブリッジの第２の一対の半導体スイッチング素子２８，３０及び出力トランス４８とは、物理的に同一の特性を有する素子が用いられ、第１のハーフブリッジ側の直列共振回路の周波数によって、第２のハーフブリッジ側の出力トランス４８が効率的に駆動されるようになっている。
【００２３】
尚、図３に示すように、出力トランス５０の一次巻線５０にトランス３４の一次側の共振キャパシタＣｏと同様の特性の共振キャパシタＣｏを接続し、出力トランス３４の一次側と同様な直列共振回路としても良い。この出力トランス５０側の直列共振回路と出力トランス３４側の直列共振回路の特性を合わせれば、出力トランス５０側の直列共振回路（タンク回路）も、出力トランス３２から検出した信号でほぼ同様な駆動が可能となる。これにより、出力トランス４８側は、共振信号を検出していないが、駆動ロスは少なくてすむ。
【００２４】
上記実施形態において、ランプ３８，４０が出力トランス３２の電源駆動によるオンのとき、ランプ５２，５４は出力トランス４８の放電によるオンとなり、ランプ３８，４０が出力トランス３２の放電によるオンのとき、ランプ５２，５４は出力トランス４８の電源駆動によるオンとなる。ランプが電源により点灯するときと、キャパシタの放電や一次巻線Ｌの逆起電力による出力トランスの放電によって点灯するときとでは明るさに差が生じる。しかるに従来は、すべてのランプが同時に電源駆動と放電によりオンをしているのが通常である。本実施形態では、図３に示すように、ランプを３８，５２，４０，５４と交互に配列しておけば、常時、半分ずつのランプが電源駆動と放電により点灯しており、明るさが平均化する。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態を示すブロック回路図である。
【図２】本発明の動作を示す説明的回路図である。
【図３】本発明の他の実施形態を示すブロック回路図である。
【図４】従来技術の説明的回路図である。
【符号の説明】
【００２６】
２      インバータＩＣ  
４      出力ドライバ      
６      出力ドライバ
８      出力ドライバ制御回路
１０    位相検出回路
１２    バースト制御回路
１４    基準電圧回路
１６    バースト発振回路
１８    ＰＷＭ制御回路
２０    ラッチ回路
２２    ラッチ回路
２４    半導体スイッチング素子
２６    半導体スイッチング素子
２８    半導体スイッチング素子
３０    半導体スイッチング素子
３２    出力トランス
３４    一次巻線
３６    遅延回路
３８    ランプ
４０    ランプ
４２    出力電流検出回路
４４    入力端子
４６    入力端子
４８    出力トランス
５０    一次巻線
５２    ランプ
５４    ランプ
５６    入力端
【図１】
2005166464.tif 000003
【図２】
2005166464.tif 000004
【図３】
2005166464.tif 000005
【図４】
2005166464.tif 000006