(57)【要約】【課題】ヘッドの振幅の特性付けを可能にする装置を開示する。【解決手段】読出しチャネルのフロント・エンドにある可変利得増幅器に所定の信号を加えるためにＤＡＣを用いる。該信号は読出しチャネルにおいて処理され、ＡＤＣの出力において、該信号は読み取られ入力チャネル振幅の決定に使用される。二つの入力信号の振幅と、該ＡＤＣコード列と二つのＶＧＡ利得コードを知り、ヘッドの振幅を決定する方程式が生成される。【選択図】図４
2005285311.tif 000002
【特許請求の範囲】
【請求項１】
デジタル−アナログ変換器（ＤＡＣ）回路であって可変利得増幅器（ＶＧＡ）を有し、読出し信号アナログ入力とＤＡＣデジタル入力とに応じてアナログ−デジタル変換器（ＡＤＣ）においてデジタル出力を提供するものと、
前記ＤＡＣ回路に接続され、該ＤＡＣのプログラミングと前記ＡＤＣから受け取ったコードと前記ＶＧＡから得た利得コードとに基づいて読出しヘッド・チャネル振幅を決定するコントローラと、
を備えるデータ・チャネル。
【請求項２】
前記ＡＤＣからのコードが、コード検出信号であることを特徴とする請求項１に記載のデータ・チャネル。
【請求項３】
前記ＡＤＣからのコードが、トリップ・コードであることを特徴とする請求項１に記載のデータ・チャネル。
【請求項４】
前記ＡＤＣからのコードが、少なくともＡＤＣの一デジタル出力であることを特徴とする請求項１に記載のデータ・チャネル。
【請求項５】
前記ＤＡＣ回路が、さらに、ＤＡＣ入力に応じて所定の出力信号を前記ＶＧＡに出すためのアナログ処理装置を備えていること特徴とする請求項１に記載のデータ・チャネル。
【請求項６】
前記アナログ処理装置が、入力信号間の選択を可能とするアナログ・スイッチを備えていることを特徴とする請求項５に記載のデータ・チャネル。
【請求項７】
前記入力信号間の選択によって所定の高及び低振幅の出力信号が出されることを特徴とする請求項６に記載のデータ・チャネル。
【請求項８】
前記コントローラが前記ＤＡＣに前記アナログ処理回路に対して低及び高コードを提供させ、前記ＶＧＡが該ＤＡＣからの低及び高コードに起因する該アナログ処理回路からの両信号に利得を加え、該ＶＧＡは、ＡＤＣからの出力が所定のトリップ・コードによって決められた水準に達するまで利得を加えることを特徴とする請求項５に記載のデータ・チャネル。
【請求項９】
ヘッド振幅の特性付けが、まずデータ・フィルタリングにより、次いでサーボ・フィルタリングにより行われ、データＶＧＡ利得値とサーボＶＧＡ利得値とを生成し、該データＶＧＡ利得値とサーボＶＧＡ利得値とが該データ・チャネルの入力振幅を決定するために使用されることを特徴とする請求項１に記載のデータ・チャネル。
【請求項１０】
読出し信号を受け取るためのアナログ処理回路と、
前記アナログ処理回路に接続され、該アナログ処理回路対して所定のアナログ処理回路出力信号を出させるための高及び低の制御信号を提供するデジタル−アナログ変換器（ＤＡＣ）と、
前記アナログ処理回路に接続され、ＶＧＡ利得コードを用いて前記所定のアナログ処理回路出力信号を処理して増幅信号を作る可変利得増幅器（ＶＧＡ）と、
前記ＶＧＡに接続され、前記増幅信号に応じてＡＤＣコード列を作るアナログ−デジタル変換器（ＡＤＣ）と、
二つの入力信号の振幅、前記二つの入力信号にかかわるＡＤＣコード列、並びに前記二つの入力信号とそれに対応する高・低のＤＡＣ制御信号とにかかわる二つのＶＧＡ利得コードを記憶するためのメモリーと、
前記メモリーに接続されて、二つの入力信号の振幅、前記二つの入力信号にかかわるＡＤＣコード列、並びに前記二つの入力信号とそれに対応する高・低のＤＡＣ制御信号とにかかわる二つのＶＧＡ利得コードから得られる方程式を用いて入力信号の振幅を計算するためのプロセッサーと、
を備える、読出しチャネルのアナログ・フロント・エンド。
【請求項１１】
前記アナログ処理装置が入力信号間の選択をするためのアナログ・スイッチを備えることを特徴とする請求項１０に記載のアナログ・フロント・エンド。
【請求項１２】
前記ＤＡＣとアナログ処理装置とが所定の高及び低振幅の二つの出力信号を出す請求項１１に記載のアナログ・フロント・エンド。
【請求項１３】
前記プロセッサーが、データＶＧＡ利得値とサーボＶＧＡ利得値とを出すためにデータ・フィルタリングとサーボ・フィルタリングを用いて該方程式を導き出すことを特徴とする請求項１０に記載のアナログ・フロント・エンド。
【請求項１４】
データを記録するための磁気記憶媒体と、
前記磁気記憶媒体を動かすためのモータと、
前記磁気記憶媒体上にデータの読出しと書込みをするためのヘッドと、
前記磁気記憶媒体に対して前記ヘッドを位置決めするためのアクチュエータと、
前記磁気記憶媒体からの符号化信号を処理するためのデータ・チャネルとを備え、
該データ・チャネルは、
デジタル−アナログ変換器（ＤＡＣ）回路であって可変利得増幅器（ＶＧＡ）を有し、読出し信号アナログ入力とＤＡＣデジタル入力とに応じてアナログ−デジタル変換器（ＡＤＣ）においてデジタル出力を提供するものと、
前記ＤＡＣ回路に接続され、該ＤＡＣのプログラミングと前記ＡＤＣから受け取ったコードと前記ＶＧＡから得た利得コードとに基づいて読出しヘッド・チャネル振幅を決定するコントローラとを備える、
ことを特徴とする磁気記憶装置。
【請求項１５】
前記ＡＤＣからのコードが、コード検出信号であることを特徴とする請求項１４に記載の磁気記憶装置。
【請求項１６】
前記ＡＤＣからのコードが、トリップ・コードであることを特徴とする請求項１４に記載の磁気記憶装置。
【請求項１７】
前記ＡＤＣからのコードが、少なくとも該ＡＤＣの一出力であることを特徴とする請求項１４に記載の磁気記憶装置。
【請求項１８】
前記ＤＡＣ回路が、さらに、ＤＡＣ入力に応じて所定の出力信号を前記ＶＧＡに出すためのアナログ処理装置を備えていること特徴とする請求項１４に記載の磁気記憶装置。
【請求項１９】
前記アナログ処理装置が、入力信号間の選択をするためのアナログ・スイッチを備えることを特徴とする請求項１８に記載の磁気記憶装置。
【請求項２０】
前記入力信号間の選択によって所定の高及び低振幅の出力信号が出されることを特徴とする請求項１９に記載の磁気記憶装置。
【請求項２１】
前記コントローラが前記ＤＡＣに前記アナログ処理回路に対して低及び高コードを提供させ、前記ＶＧＡが該ＤＡＣからの低及び高コードに起因する該アナログ処理回路からの両信号に利得を加え、該ＶＧＡは、ＡＤＣからの出力が所定のトリップ・コードによって決められた水準に達するまで利得を加えることを特徴とする請求項１８に記載の磁気記憶装置。
【請求項２２】
ヘッド振幅の特性付けが、まずデータ・フィルタリングにより、次いでサーボ・フィルタリングにより行われ、データＶＧＡ利得値とサーボＶＧＡ利得値とを生成し、該データＶＧＡ利得値とサーボＶＧＡ利得値とが該データ・チャネルの入力振幅を決定するために使用されることを特徴とする請求項１４に記載の磁気記憶装置。
【請求項２３】
入力信号提供手段と、
該入力信号提供手段に接続され、該入力信号提供手段に制御信号を提供する手段と、
該入力信号提供手段に接続され、該入力信号提供手段からの信号を増幅する手段と、
前記制御信号提供手段に接続され、前記信号増幅手段からの信号と前記制御信号に応じてデジタル出力を提供する手段と、
該デジタル出力提供手段に接続され、前記制御信号提供手段のプログラミングと、前記入力信号提供手段に提供されるコードと、該入力信号増幅手段から得られる利得コードとに基づいて読出しヘッド・チャネル振幅を決定する手段と、
を備えたデータ・チャネル。
【請求項２４】
データをその上に記録するためのデータ記録手段と、
前記データ記録手段を動かすための手段と、
前記データ記録手段にデータの読出しと書込みをするための手段と、
前記データ記録手段に対して前記読出しと書込手段を位置決めするための手段と、
前記データ記録手段からの符号化した信号を処理するための手段とを備え、
前記符号化した信号を処理するための手段は、
入力信号を提供する手段と、
前記入力信号を提供する手段に接続されて、前記入力信号を提供する手段に制御信号を提供する手段と、
前記入力信号を提供する手段に接続されて、前記入力信号を提供する手段からの信号を増幅するための手段と、
前記制御信号を提供する手段に接続されて、前記信号を増幅するための手段からの信号と前記制御信号に応じてデジタル出力を提供する手段と、
該デジタル出力を提供する手段に接続されて、前記制御信号を提供する手段のプログラミングと、前記入力信号を提供する手段に提供されるコードと、前記入力信号を増幅するための手段から得た利得コードとに基づいて読出しヘッド・チャネル振幅を決定する手段とを備える、
ことを特徴とする磁気記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ記憶媒体から読み取った信号に関し、特にヘッド振幅の特性付けを行うための装置に関する。  
【背景技術】
【０００２】
最近の磁気ディスク・ドライブ装置（すなわちハード・ディスク・ドライヴ）等のデータ記憶装置は、記憶容量が増し、データ・アクセス・スピードも増大している。これらの利点により、磁気ディスク・ドライブ装置は、コンピュータシステムの補助記憶装置として広く用いられるようになった。さらに、ディスク・ドライブ技術のこれらの改善にかかわるパルス通信の発達は、近年、パルス通信システムの広い範囲でスピードと信頼性の向上をもたらしている。
【０００３】
磁気ディスク・ドライブ装置の記憶容量とアクセス・スピードに影響を与える主要な要素は、ヘッド、記憶媒体、サーボ機構、読出し／書込みチャネルに用いられる信号処理技術等である。中でも、ＰＲＭＬ(Partial Response Maximum Likelihood)検出を利用した信号処理技術が、現在の磁気ディスク・ドライブ装置の記憶容量の向上と高アクセス・スピードに大きく貢献して来た。
【０００４】
磁気ディスク・ドライブ装置の典型的な読出し/書込みチャネル回路における読出しチャネル回路には、装置の読出し/書込みヘッドによって生成されるアナログ読出し信号を初期処理するための部品が含まれる。この処理は、自動利得制御（ＡＧＣ）増幅、フィルタリングと等化さらにアナログ−デジタル変換もおこなう。
【０００５】
各読出し/書込みヘッドは、磁束域としての磁気ディスク上の電磁界或いは磁気符号の生成あるいは検出をおこなう。電磁界における磁束変化の有無が磁気ディスク上に記憶されたデータを表す。磁束変化とは磁気ディスクの近接領域における磁束の変化である。磁束変化の有無は、診断的入力信号の１、０に対応する。磁気ディスクにデータを「書込む」ためには、電子部品が主装置からデータを受け取り、そのデータを磁気符号に翻訳する。ヘッドがその磁気符号を磁気ディスクの上に移転する。磁気ディスクからデータを「読出す」ためには、ヘッドが磁気ディスク上の目指す磁気符号が存在する部分に近く位置される。ヘッドが磁気符号を読み取って転送する。電子部品が磁気符号をデータに変換し、データは主装置へ転送される。主装置はパーソナル・コンピュータか又は他の電子機器である。電子部品は磁気ディスクとの正確なデータの蓄積・引き出しを確保するため、エラー検知及び修正アルゴリズムを用いてもよい。ディスク・ドライブ上のデータ記憶密度をあげるために、磁気抵抗或いは磁気誘導型読出し/書込みヘッドが開発され、より小さい振幅の磁気信号の読み取り感度を上げ、信号の識別力が向上した。
【０００６】
通常は、ハード・ドライブは、「ピーク検出」―磁気ディスク上の磁束変化が読出し/書込みヘッドの下を通過する時に生ずるピーク電圧を検出すること−によってデータを読出す。しかし、密度と回転スピードが増加するのに伴い、ピーク検出を向上させるため、ＰＲＭＬ(Partial Response Maximum Likelihood)アルゴリズムが開発された。ＰＲＭＬは、磁気ディスク・ドライブ電子回路の中で実行され、読出し/書込みヘッドが感知した磁気信号を解釈する。ＰＲＭＬディスク・ドライブは、磁気ディスク上の磁束変化によって生ずるアナログ波形を読出す。ＰＲＭＬは、磁束変化を示すピーク値を探すよりも、アナログ波形をデジタル的にサンプリングし（アルゴリズムの“Partial Response”部分）、当該波形によって表されるビット・パターンを決定する信号処理方法を適用する（アルゴリズムのMaximum Likelihood”部分）。従って、ＰＲＭＬデータ・チャネルでは、適切なデータ検出のために、正規化された再生信号振幅が必要である。再生信号の拡大のために通常可変利得増幅器（ＶＧＡ:Variable Gain Amplifier）がアナログ信号パスにおいて用いられる。これまでのＰＲＭＬチャネルは、ＶＧＡに利得修正させるのに、入力再生信号の振幅を感知するためのアナログ包絡線検波回路を必要とする。
【０００７】
材料と加工のバラツキがあるので、各ヘッドの信号出力レベルの特性が異なる。振幅検出回路が同じ信号余幅を持つよう、ヘッドの増幅利得を調整してこの出力レベルを正規化しなければならない。この正規化のための調整を適切に行うため、ある一定の正確な振幅を記録したテープを用いなければならない。
【０００８】
システムの中には、これらの問題を解決するのに、増幅器における利得調整−これは定期的に再調整が必要であるが−と、読出し/書込み、スピード、記録密度の組み合わせごとに信号振幅の検出閾値レベルを変えているものもある。しかし、これらの閾値レベルは固定であり、媒体のコーティング種類、摩耗、信号の経時劣化に対応する変更はできなかった。また、これらの固定閾値の場合、信頼性のある振幅検出のためには、各磁気ヘッドの出力が、増幅器利得を調整することにより極めて正確に正規化される必要があった。
【０００９】
振幅感知は、テープ上に平行な複数のトラックを記録するデジタル・データ記憶のためのテープ式装置の読出し回路の重要な部分である。この形式の装置では、平行なトラックを通してのパリティ・チェック又はシングル・トラックのデータ・ビットのパリティ・チェックのようなエラー検出・訂正方法が広く用いられる。振幅の欠如は、トラックのエラーの重要な指標であり、その場合、再位置決め・データ再読出しをしなくても済むよう、トラックの補正手段を用いることができる。
【００１０】
ＰＲＭＬ電子技術が、ＰＲＭＬ読出し/書込みチャネルの較正と調整のために用いられる。例えば、ＶＧＡ利得の較正が、正確なデータ検知を確実にするため、また、読出しトランスジューサーの正常性と動作状況について知るために必要である。ＶＧＡ利得を較正するために、読出しチャネルのＶＧＡに読出し信号が一つ送られる。次いで、増幅回路のループ利得に係わる電圧信号が検知され、デジタル・ワード値に対応するいくつかの制御電圧信号と比較される。デジタル・ワード値は、前記読出し信号の相対的振幅を表す検出された電圧信号に等しい制御電圧信号にかかわるものである。ついでＶＧＡの利得特性は、対応する所定の利得値にかかわる参照電圧信号を利得修正増幅器の信号入力にかけることにより決定される。増幅器の出力電圧信号が所定の参照電圧信号にほぼ同じになるまで、各参照電圧信号について制御電圧信号が選択的に増幅器にかけられる。
【００１１】
較正作業を簡略化するため、ハード・ドライブには、さらにデジタル−アナログ変換機（ＤＡＣ）とアナログ−デジタル変換器（ＡＤＣ）を読出し／書込みチャネルの診断テスト用に備えるものが多い。これらＤＡＣ並びにＡＤＣは、読出し／書込みチャネルの読出し／書込み動作を行うための他のデジタル−アナログ変換器並びにアナログ−デジタル変換器に付加されるものである。しかし、これらのＡＤＣ設計はハードウエア要求を増し、読出し／書込みチャネルのサイズとコストを増大させる。さらに、例えばディスク・ドライブのような記憶装置のヘッドの振幅を計測することは、温度変化、ヘッドの磨耗等の要因が再生信号振幅の予測の正確さに悪影響を与えるため困難である。
【００１２】
以上より、ヘッド振幅の特性付けを可能にする装置の必要性が理解される。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上に説明した従来技術の制約を克服し、並びに本明細書を読み理解することにより明らかになる他の制約を克服するために、本発明は、ヘッド振幅の特性付けを可能にする装置を開示する。
【課題を解決するための手段】
【００１４】
本発明は、上記の問題を、ＤＡＣを用いて読出しチャネルのフロント・エンドにある可変利得増幅器に既知の信号を加えることによって解決する。その信号は読出しチャネルを通して処理され、ＡＤＣの出力で読出され入力チャネルの振幅を決定するために用いられる。
【００１５】
本発明の原理に基づくデータ・チャネルは、可変利得増幅器（ＶＧＡ）を有するデジタル−アナログ変換器（ＤＡＣ）回路と、このＤＡＣ回路に接続するコントローラを有する。このＤＡＣ 回路は、読出し信号アナログ入力とＤＡＣデジタル入力に対応するデジタル出力をアナログ−デジタル変換器（ＡＤＣ）において提供し、このコントローラは、ＤＡＣのプログラミングとＡＤＣから受け取るコード並びにＶＧＡから得る利得コードに基づいて読出しヘッド・チャネルの振幅を決定する。
【００１６】
本発明の別の実施例では、読出しチャネルにアナログ・フロント・エンドを設ける。このアナログ・フロント・エンドは、読出し信号を受けるアナログ処理回路と、そのアナログ処理回路に接続され、該アナログ処理回路に対して高低の制御信号を提供し所定のアナログ処理回路出力信号を生成するデジタル−アナログ変換器（ＤＡＣ）と、該アナログ処理回路に接続され、該所定のアナログ処理回路出力信号をＶＧＡ利得コードによって処理し増幅信号を生成するための可変利得増幅器（ＶＧＡ）と、このＶＧＡに接続され、該増幅信号に応じてＡＤＣコード列を生成するためのアナログ−デジタル変換器（ＡＤＣ）と、二つの入力信号の振幅、該二つの入力信号のＡＤＣコード列及び該二つの入力信号とそれに対応する高低ＤＡＣコントロール信号にかかわる二つのＶＧＡ利得コードを保存するレジスタと、該レジスタに接続され、該二つの入力信号の振幅、該二つの入力信号のＡＤＣコード列、及び該二つの入力信号とそれに対応する高低ＤＡＣコントロール信号とにかかわる二つのＶＧＡ利得コードから得られる等式を用いて入力信号の振幅を計算するための処理装置とを有する。
【００１７】
本発明の別の実施例として、磁気記憶装置を提供する。この磁気記憶装置は、データを記録する磁気記憶媒体と、該磁記憶媒体を動かすためのモータと、該磁気記憶媒体にデータを読み／書きするためのヘッドと、該磁気記憶媒体に対して該ヘッドを位置決めするためのアクチュエータと、該磁気記憶媒体上の符号化されたデータを処理するデータ・チャネルとを有し、このデータ・チャネルは、可変利得増幅器（ＶＧＡ）を有するデジタル−アナログ変換（ＤＡＣ）回路が備わり、このＤＡＣ回路は、読出し信号のアナログ入力とＤＡＣデジタル入力とに応じてアナログ−デジタル変換器（ＡＤＣ）においてデジタル出力を提供する、さらに、このＤＡＣ 回路に接続されて制御器を備え、ＤＡＣ回路のプログラミングと、ＡＤＣから受け取るコードとＶＧＡから得る利得コードとに基づいて読出しヘッド・チャネルの振幅を決定する。
【００１８】
本発明のさらに別の実施例として、データ・チャネルを提供する。データ・チャネルは、入力信号を受け取る手段と、該入力信号受け取り手段に接続され、該入力信号受け取り手段に対して制御信号を提供する手段と、該入力信号受け取り手段に接続され、該入力信号受け取り手段からの信号を増幅する手段と、該制御信号提供手段に接続され、前記増幅手段からの信号と前記制御信号とに応じて変換手段においてデジタル出力を提供する手段と、該デジタル出力提供手段に接続され、該制御信号提供手段のプログラミングと、該変換手段から受け取ったコードと、該入力信号増幅手段から得た利得コードとに基づいて読出しヘッド・チャネル振幅を決定する手段とを有する。
【００１９】
本発明の別の実施例において、磁気記憶装置を提供する。この磁気記憶装置は、その上にデータを記録する手段と、該データ記録手段を移動させる手段と、該記録手段にデータを読み書きする手段と、該読み書き手段を該データ記録手段に対して位置決めする手段と、と該記録手段からの符号化信号を処理する手段とを有する。該符号化信号を処理する手段は、入力信号受領手段と、該入力信号受領手段に接続されて、該入力信号受領手段に制御信号を提供する手段と、該入力信号受領手段に接続されて、該入力信号受領手段からの信号を増幅する手段と、該制御信号提供手段に接続されて、該増幅手段からの信号と該制御信号とに応じて変換手段においてデジタル出力を提供する手段と、該デジタル出力提供手段に接続されて、該制御信号提供手段のプログラミングと、該変換手段から受け取るコードと、該入力信号増幅手段から得る利得コードとに基づいて読出しヘッド・チャネル振幅を決定する手段とを有する。
【発明の効果】
【００２０】
本発明を特徴づける種々の利点と新規な点は、本明細書中の請求項に詳細に示してある。しかしながら、本発明とその利点、達成される目的をよりよく理解するために、添付の図面と、本発明に基づく装置の具体的な実例についての以下の説明を参照されたい。
【発明を実施するための最良の形態】
【００２１】
以下の実施形態の説明において、本明細書の一部である添付図面に言及するが、これら図面には、本発明を実施する具体的な実施例が例示として示されている。本発明の範囲から外れることなく、構造的な諸変形も可能であることから、他の実施形態も利用できることを理解されたい。
【００２２】
本発明は、ヘッド振幅の特性付けを可能にする装置を提供する。本発明は、読出しチャネルのフロント・エンドにある可変利得増幅器に既知の信号を加えるためにＤＡＣを用いる。該信号は読出しチャネルで処理され、ＡＤＣの出力において読出され入力チャネルの振幅の決定に用いられる。
【００２３】
図１は、本発明を実施する記憶装置１００を示す。図１において、トランスジューサ１１０はアクチュエータ１２０によって制御される。アクチュエータ１２０はトランスジューサ１１０の位置を制御する。トランスジューサ１１０は、磁気媒体１３０上にデータの書込み読出しを行う。読出し／書込み信号は、データ・チャネル１４０に送り出される。信号処理装置１５０は、アクチュエータ１２０を制御し、データ・チャネル１４０の信号を処理する。更に、媒体トランスレータ１６０は、信号処理装置１５０によって制御され磁気媒体１３０をトランスジューサ１１０に対して移動させる。尚、本発明は、記憶装置１００、或いは、記憶装置１００に使用される媒体１３０について特別のタイプに限定するものではない。
【００２４】
図２は、本発明の実施例に基づく磁気ディスク・ドライブ装置２００の構成図である。図２において、ディスク２１０は、スピンドル・モータ２３４によって回転され、ヘッド２１２はディスク２１０の対応した表面に位置決めされる。ヘッド２１２は、Ｅ字形の機構２１４からディスク２１０に伸長するサーボ腕にそれぞれ搭載されている。機構２１４は、それを動かす回転ボイス・コイル・アクチュエータ２３０を伴い、それによって１枚以上のディスク２１０の指定された位置から或いは位置にデータを読出し或いは書込むためにヘッド２１２の位置を変える。
【００２５】
前置増幅器２１６は、読出し動作中に、ヘッド２１２が読出した信号を前増幅し、読出し／書込みチャネル回路２１８に増幅した信号を送る。書込み動作中は、前置増幅器２１６は、読出し／書込みチャネル回路２１８からくる符号化書込みデータ信号をヘッド２１２に送る。読出し動作においては、読出し／書込チャネル回路２１８は、前置増幅器２１６から提供される読出し信号データ・パルスを検出し、そのデータ・パルスを復号する。読出し／書込みチャネル回路２１８は、復号したデータ・パルスをディスク・データ・コントローラ（ＤＤＣ）２２０に転送する。さらに、読出し／書込みチャネル回路２１８は、ＤＤＣ２２０から受け取った書込みデータも復号し、復号したデータを前置増幅器２１６に送る。
【００２６】
ＤＤＣ２２０は、ホスト・コンピュータ（図には非表示）から受け取った書込みデータの読出し／書込みチャネル回路２１８及び前置増幅器２１６を経由したディスク２１０への書込みとともに、ディスク２１０からの読出しデータのホスト・コンピュータへの転送も行う。ＤＤＣ２２０はまた、ホスト・コンピュータとマイクロコントローラ２２４の間を仲立ちする。バッファーＲＡＭ（ランダム・アクセス・メモリー）２２２は、ＤＤＣ２２０とホスト・コンピュータ、マイクロコントローラ２２４，及び読出し／書込みチャネル回路２１８間で転送されるデータを一時的に保管する。マイクロコントローラ２２４は、ホスト・コンピュータからの読出し書込み命令に応じてトラック探索、トラック追跡機能を制御する。
【００２７】
ＲＯＭ（読出し専用メモリー）２２６は、マイクロコントローラ２２４のための制御プログラムとともに種々の所定値を記憶する。サーボ・ドライバ２２８は、ヘッド２１２の位置を制御するためにマイクロコントローラ２２４が発する制御信号に応じてアクチュエータ２３０を駆動するための駆動電流を発生する。駆動電流は、アクチュエータ２３０のボイス・コイルに加えられる。アクチュエータ２３０は、サーボ・ドライバ２２８からくる駆動電流の方向と大きさに従って、ヘッド２１２をディスク２１０に対して位置決めする。スピンドル・モータ・ドライバ２３２は、スピンドル・モータ２３４を駆動し、マイクロコントローラ２２４がディスク２１０の制御のために生成する制御値に従ってディスク２１０を回転させる。
【００２８】
図３は、図２における読出し／書込チャネル回路３００の構成図である。図３では、読出し／書込チャネル回路３００は、読出し／書込み手段と記憶媒体を有する物理記録チャネル３３８、記憶媒体にデータを書込むための書込みチャネル回路３４０、及び記憶媒体からデータを読出すための読出しチャネル回路３４２を有する。書込みチャネル回路３４０は、符号器３４４、前置復号器３４６、及び書込補償器３４８で構成される。読出しチャネル回路３４２は、アナログ・フロント３５０，アナログ−デジタル変換器（ＡＤＣ）３５４，等化器３５６，ビタビ検出器３５８、及び復号器３６４を有する。
【００２９】
動作においては、符号器３４４が記憶媒体への入力となる書込みデータ３２０を所定のコードに符号化する。例えば、この所定のコードとしてＲＬＬ（Run Length Limited）コードがよく使われているが、この場合、隣り合ったゼロの数が所定の最高最低値の範囲になければならない。しかし、本発明では、ＲＬＬに限定されず他の符号も使用できる。前置復号器３４６が誤伝達を防ぐために設けられる。書込補償器３４８が読出し／書込みヘッドから起きる非線形の影響を減ずる。しかし、実際の記録チャネルの反応がこの転送機能と正確に同期しないので、続く何らかの等化がいつも必要となる。
【００３０】
アナログ・フロント・エンド３５０は、ディスクからのアナログ信号３２２を増幅する。アナログ・フロント・エンド３５０からの信号出力は、アナログ−デジタル（Ａ／Ｄ）変換器３５４によって個別のデジタル信号に変換される。変換結果のデジタル信号は、次いで等化器３５６にかけられ、適宜符号間干渉（ＩＳＩ）を制御して望ましい波形にされる。ビタビ検出器３５８は、等化器３５６から等化済み信号出力を受け取り、符号化データを生成する。復号器３６４は、ビタビ検出器３５８からの符号化データ出力を復号し、最終的な読出しデータ３２４を生成する。
【００３１】
図４は、本発明による読出しチャネル４００のアナログ・サブ・ブロックと制御論理回路を示す構成図である。入力間の切り替えのためにアナログ・スイッチ又はマルチプレクサ４１０が置かれている。入力の一つは読出し信号である。ＤＡＣ４１２がマルチプレクサ４１０の入力に設けられる。本発明の実施例では、読出しチャネルアナログ回路を較正するのにＤＡＣを用い、ＤＡＣ４１２を用いて所定の振幅と周波数のアナログ信号を発生させる。このようにして、ＤＡＣ４１２を用いて読出しチャネル４００を通して所定の信号を送り出すことができる。
【００３２】
可変利得増幅器（ＶＧＡ）４２０が、ＤＡＣ４１２からの入力に基づきマルチプレクサ４１０が出す所定の振幅と周波数の入力信号を受け取る。ＶＧＡ入力信号は、ＶＧＡ４２０に入り、その後全読出し経路を通して一定のＡＤＣコード列に利得は固定される。この信号振幅のためのＶＧＡ利得コードが決定される。ＶＧＡ４２０からの増幅された信号は、連続タイム・フィルター（ＣＴＦ）４４０に送られる。ＣＴＦ４４０は、ノイズを取り除く。
【００３３】
ＣＴＦ４４０の出力は、ＡＤＣ４８０に入る。ＤＡＣ４１２はプログラマブル発振器４１４によってクロックされており、ＶＧＡ４２０への入力信号の生成に使用される。ＡＤＣ４８０も、例えば他のプログラマブル発振器４８２によってクロックされている。従って、読出しチャネル４００は、読出しチャネルへの入力を設定する論理回路を用い、それにより結果として生ずるＡＤＣコードが計測し得る。データとサーボについての二つの特性付け結果―当該二つの特性付け振幅のＶＧＡ利得に対応する−は、そのデータか又はサーボいずれかのＶＧＡ利得と共に、例えば、図１の信号処理装置１５０、図２のマイクロコントローラ２２４及び／又は制御論理回路４３０によって、チャネルの入力振幅を決定する一連の計算を可能にする。ＡＤＣ出力コード４９０から、ＶＧＡ４２０への入力信号の振幅が推計できるのである。
【００３４】
図５は、ＡＤＣからの閾値電圧コードを検出するための本発明に基づく特性付けエンジン５００を示す。ヘッド振幅の特性付けのときは、ヘッド振幅ＤＡＣ低・高コードによって決定される二つの異なる入力振幅がＤＡＣによって生成されＶＧＡに入力される。ＶＧＡは、これらの信号に、ＡＤＣ出力がＡＤＣ差違トリップ・コードによって決められたレベルに達するまで利得を加える。図５では、回路５１０が、コード検出信号５４０を生成するのを示す。第一の回路５１０では、ＡＤＣデータ５１２、５１４が閾値５１６と比較される。この比較に応じてコード検出信号５４０が生成される。
【００３５】
図６は、本発明の一実施形態によってヘッド振幅の特性付けを行う動作の詳細フロ−チャートである。最初に「振幅の分かった」ＤＡＣからＶＧＡへの入力信号が生成される６１０。この信号は、ＶＧＡに入力され、次いで全読出しパスを通して一定のＡＤＣコード列に利得固定される６２０。これは、バイナリー・アップか連続近似法を用いるＶＧＡ制御のための特性付けシーケンサーによって行われる。この信号振幅のＶＧＡ利得コードが決定される６２２。次に、より大きなＶＧＡ入力信号がＤＡＣから生成される６３０．この信号も全読出しパスを通して同じＡＤＣコード列に利得固定される６４０。この信号振幅のＶＧＡ利得コードも決定される６４２。
【００３６】
二つの入力信号の振幅、ＡＤＣコード列、及び二つのＶＧＡ利得コード、が分かり、ヘッドの振幅を決定するための方程式が生成される６５０。ＡＤＣコード列は、ｍＶ単位でＡＤＣ出力に変換される６５２。次いで、ヘッド振幅ＤＡＣ低・高コードが、それぞれ対応するｍＶ単位の振幅に変換される６５４。二つの特性付け振幅の利得がｄＢ単位で計算される６５６。当該二つの特性付け振幅の利得を用いて、勾配が計算され６５８、次いで切片が決定される６６０。ｍＶ単位の入力信号振幅を求める方程式が決定される６６２。
【００３７】
以上に説明したように、ヘッド振幅の特性付けは、例えば、図１の信号処理装置１５０及び／又は図２のコントローラ２２４によって行うことができる。本発明の一実施例に基づくヘッド振幅の特性付けの実施過程を説明する。
【００３８】
ＡＤＣコード列は、（１）式によりｍＶ単位でＡＤＣ出力の振幅に変換される：
特性付けシーケンサーを用いて：
ＹADC＝（ＡＤＣTripCode−ＡＤＣ＿ＭＩＤ）＊ＡＤＣ＿ＬＳＢ＊２    （１）
ここでＡＤＣTripCodeは、レジスタ選定可能ヘッド振幅ＡＤＣ差異トリップ・コードの十進数相当であり、ＡＤＣ＿ＭＩＤは（２）式による：
（ＡＤＣ＿ＭＡＸＣＯＤＥ−ＡＤＣ＿ＭＩＮＩＣＯＤＥ）／２        （２）
ヘッド振幅ＤＡＣ低・高コードは、次いでそれぞれ対応する振幅にｍＶ単位で（３）（４）式により変換される：
InputAmp1＝（２＊ＤＡＣLowCode＋１）＊ＤＡＣ＿ＬＳＢ        （３）
InputAmp2＝（２＊ＤＡＣHighCode＋１）＊ＤＡＣ＿ＬＳＢ       （４）
ここでＤＡＣ低コードは、レジスタ選定可能ヘッド振幅ＤＡＣ低コードの十進数相当であり、ＤＡＣ高コードは、レジスタ選定可能ヘッド振幅ＤＡＣ高コードの十進数相当である。
【００３９】
該二つの特性付け振幅のｄＢ単位での利得は、（５）（６）の通り計算される：
利得１＝２０＊log（ＹADC／InputAmp1）        （５）
利得２＝２０＊log（ＹADC／InputAmp2）        （６）
【００４０】
該二つの特性付け振幅の利得を用いて、勾配の計算は、（７）式より行う：
2005285311.tif 000003
ここで、結果１は、ヘッド振幅特性付け結果１の十進数表示であり、結果２は、ヘッド振幅特性付け結果２の十進数表示であり、又、利得１と利得２は、先のステップで計算されたものである。次に、切片ｂは、（８）式により計算される：
ｂ＝結果１−勾配＊利得１                  （８）
【００４１】
入力信号のｍＶ単位の振幅は、（９）式により定まる：
ＡmplＸ＝（ＹADC／10（（VGA Code X-b−勾配）/（２０＊勾配）））      （９）
ここでＶＧＡコードは、利得と、通常のサーボ又はデータ・モードにおけるタイミング・ループとの結果である。
【００４２】
上に述べたように、ヘッド振幅特性付けは、アナログ・フロント・エンドを読出しデータ又はサーボ・データ用に構成して行うことができ、これにより当該チャネルの入力振幅を知るための計算にデータ及びサーボＶＧＡ利得結果の両方を用いることができる。
【００４３】
ヘッド振幅特性付けでは、ヘッド振幅ＤＡＣ低及び高コードにより決められる二つの入力振幅は、ＤＡＣによって生成されてＶＧＡに入力され、ＶＧＡは、ＡＤＣ出力がＡＤＣ差異トリップ・コードが決定する水準に達するまで、これらの信号に利得を加える。
【００４４】
二つの特性付け振幅のＶＧＡ利得に対応する二つの特性付け結果は、データ又はサーボＶＧＡ利得のいずれかと共に、当該チャネルの入力振幅を決定するための一連の計算を可能にする。等化を経たタップを用いて行う読出し動作により振幅計測を行うと、殆どいかなるデータ・パターンについてもほぼ均一のデータＶＧＡ利得結果が得られる。これは、ＣＴＦ及びＤＦＩＲにおいて１６状態の等化により、高周波数の信号は押し上げられ、低い周波数の信号は弱められるからである。このことは、パターン依存がほとんどないため、ヘッドの再初期化のためのヘッド振幅のモニターに有効に働く。
【００４５】
非同期磁石を働かせるに必要な磁石長さにテスト・トラックを書くことによって、アイドル・モードに包絡線検出器を交互に用いてヘッド振幅の計測をおなうこともできる。アイドル包絡線検波器を起動し、シンセサイザーを１０％から２０％高いデータ・レイトに設定し、再生信号を再取得する。この手続きにより、シンク・フィールドのＶＧＡ利得について＋／−２ｌｓｂの反復が可能になる。
【００４６】
図１から図６までに示したプロセスは、コンピュータ読み取り可能な媒体ないしキャリア、例えば、図１に示した固定ないし取り外し可能なデータ記憶装置１８８その他のデータ記憶装置又はデータ通信装置、に有形的に実施することができる。コンピュータ・プログラム１９０をメモリー１７０に記憶させ、プロセッサー１７２がコンピュータ・プログラム１９０を実行できるようにする。コンピュータ・プログラム１９０は、図１のプロセッサー１７２によって読み取り実行されると、本発明の実施例のステップないし要素を実行するのに必要なステップを装置に実行させる命令を有している。
【００４７】
本発明の実施例についての上記の説明は、例示と説明を目的としたものであり、これで説明し尽くすことあるいは本発明を開示した形に厳密に限定することを意図したものではない。上記の原理に従って種々の変形、改造が可能である。本発明の範囲を限定するのは、上記詳細説明ではなく、本明細書中の請求項である。
【図面の簡単な説明】
【００４８】
以下の図面を通して、同じ参照番号は同じ部品を指す：
【図１】図１は、本発明の実施例に基づく記憶装置である。
【図２】図２は、本発明の実施例に基づく磁気ディスク・ドライブ装置の構成図である。
【図３】図３は、図２の読出し／書込みチャネル回路の構成図である。
【図４】図４は、本発明の実施例に基づく読出しチャネルのアナログ・サブ・ブロックと制御論理を表す構成図である。
【図５】図５は、本発明の実施例に基づくＡＤＣからの閾値電圧コードを検知するための特性付けエンジンである。
【図６】図６は、本発明に基づくヘッド振幅の特性付けを実施する動作の詳細フローチャートである。
【符号の説明】
【００４９】
１００：記憶装置
１１０：トランスジューサ
１２０：アクチュエーター
１３０：磁気媒体
１４０：データ・チャネル
１５０：信号処理装置
１６０：媒体トランスレータ
１７０：メモリー
１７２：プロセッサー
１８８：データ記憶装置
１９０：コンピュータ・プログラム
２００：磁気ディスク・ドライブ装置
２１０：ディスク
２１２：ヘッド
２１４：Ｅ字形機構
２１６：前置増幅器
２１８：読出し／書込みチャネル回路
２２０：ディスク・データ・コントローラ（ＤＤＣ）
２２２：バッファＲＡＭ
２２４：マイクロ・コントローラ
２２６：リード・オンリー・メモリー（ＲＯＭ）
２２８：サーボ・ドライバ
２３０：アクチュエータ
２３２：スピンドル・モータ・ドライバ
２３４：スピンドル・モータ
３００：読出し／書込みチャネル
３２０：書込みデータ
３２２：読出し信号
３２４：読出しデータ
３３８：物理記録チャネル
３４０：書込みチャネル回路
３４２：読出しチャネル回路
３４４：符号器
３４６：前置復号器
３４８：書込補償器
３５０：アナログ・フロント
３５４：アナログ−デジタル変換器（ＡＤＣ）
３５６：等化器
３５８：ビタビ検出器
３６４：復号器
４００：読出しチャネル
４１０：マルチプレクサ
４１２：デジタル−アナログ変換器（ＤＡＣ）
４１４：プログラマブル発振器（ＯＳＣ１）
４２０：可変利得増幅器（ＶＧＡ）
４３０：制御論理回路
４４０：連続タイム・フィルタ（ＣＴＦ）
４８０：アナログーデジタル変換器（ＡＤＣ）
４８２：プログラマブル発振器（ＯＳＣ２）
４９０：ＡＤＣ出力データ
５００：特性付けエンジン
５１０：回路
５１２：ＡＤＣデータ
５１４：ＡＤＣデータ
５１６：閾値
５４０：コード検出信号。
【図１】
2005285311.tif 000004
【図２】
2005285311.tif 000005
【図３】
2005285311.tif 000006
【図４】
2005285311.tif 000007
【図５】
2005285311.tif 000008
【図６】
2005285311.tif 000009