(57)【要約】【課題】  少ない工程数で不揮発メモリのトンネル酸化膜とその周囲の絶縁膜を形成することができるようにする。【解決手段】トンネル酸化膜形成領域１ｄの周囲にＮ型不純物層３を形成する工程と、Ｎ型不純物をＮ型不純物層３からトンネル酸化膜形成領域１ｄに熱拡散させることにより、トンネル酸化膜形成領域１ｄに、Ｎ型不純物の濃度に勾配を有していてＮ型不純物層３に繋がる低濃度Ｎ型不純物層３ａを形成する工程と、半導体基板１の表面を熱酸化することにより、トンネル酸化膜形成領域１ｄに、Ｎ型不純物の濃度勾配に従って膜厚が変化する酸化膜４を形成する工程と、酸化膜４上にフローティングゲート５を形成する工程とを具備し、酸化膜４の薄い部分がトンネル酸化膜４ａとなる。【選択図】      図１
2005302867.tif 000002
【特許請求の範囲】
【請求項１】
不揮発メモリのトンネル酸化膜が形成されるトンネル酸化膜形成領域を有する半導体基板において、前記トンネル酸化膜形成領域の周囲に不純物層を形成する工程と、
不純物を前記不純物層から前記トンネル酸化膜形成領域に熱拡散させることにより、前記トンネル酸化膜形成領域に、不純物の濃度に勾配を有していて前記不純物層に繋がる低濃度不純物層を形成する工程と、
前記半導体基板の表面を熱酸化することにより、前記低濃度不純物層上に、前記不純物の濃度勾配に従って膜厚が変化する酸化膜を形成する工程と、
前記酸化膜上にフローティングゲートを形成する工程と
を具備し、前記酸化膜の薄い部分が不揮発メモリのトンネル酸化膜となる半導体装置の製造方法。
【請求項２】
ＭＯＳトランジスタが形成されるＭＯＳトランジスタ形成領域、不揮発メモリが形成される不揮発メモリ形成領域、及び該不揮発メモリ形成領域の一部でありトンネル酸化膜が形成されるトンネル酸化膜形成領域それぞれを有する半導体基板において、前記トンネル酸化膜形成領域の周囲に不純物を注入して不純物層を形成する工程と、
前記不純物を前記不純物層から前記トンネル酸化膜形成領域に熱拡散させることにより、前記トンネル酸化膜形成領域に、不純物の濃度に勾配を有していて前記不純物層に繋がる低濃度不純物層を形成する工程と、
前記半導体基板の表面を熱酸化することにより、前記ＭＯＳトランジスタ形成領域の前記半導体基板上にゲート酸化膜を形成すると共に、前記不揮発メモリ形成領域の前記低濃度不純物層上に、前記不純物の濃度勾配に従って膜厚が変化する酸化膜を形成する工程と
を具備し、前記トンネル酸化膜形成領域において前記酸化膜の薄い部分が不揮発メモリのトンネル酸化膜となる半導体装置の製造方法。
【請求項３】
前記半導体基板の表面を熱酸化する工程の後に、
前記ゲート酸化膜及び前記酸化膜を含む全面上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜をパターニングすることにより、前記ゲート酸化膜上にＭＯＳトランジスタのゲート電極を形成すると共に、前記トンネル酸化膜形成領域において前記酸化膜上に不揮発メモリのフローティングゲートを形成する工程と
をさらに具備する請求項２に記載の半導体装置の製造方法。
【請求項４】
前記不純物層を形成する工程及び前記低濃度不純物層を形成する工程は、不揮発メモリのコントロールゲートを前記半導体基板の不純物層で形成するための工程である請求項１乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
不揮発メモリが形成される不揮発メモリ形成領域を有する半導体基板において、前記不揮発メモリ形成領域に不純物層を平面方向において不純物濃度に勾配が生じるように形成する工程と、
前記半導体基板の表面を熱酸化することにより、前記不揮発メモリ形成領域に、前記不純物の濃度勾配に従って膜厚が変化する酸化膜を形成する工程と、
前記酸化膜上にフローティングゲートを形成する工程と
を具備し、前記酸化膜の薄い部分がトンネル酸化膜となる半導体装置の製造方法。
【請求項６】
コントロールゲートとして機能し、半導体基板に形成された濃度勾配を有する不純物層と、
前記不純物層上に形成され、不純物の濃度勾配に従って膜厚が変化している酸化膜と、
前記酸化膜上に形成されたフローティングゲートと
を具備し、
前記酸化膜のうち膜厚の薄い部分がトンネル酸化膜として機能する不揮発メモリを具備する半導体装置。
【請求項７】
同一の半導体基板上に不揮発メモリ及びＭＯＳトランジスタが形成された半導体装置であって、
前記不揮発メモリは、
コントロールゲートとして機能し、半導体基板に形成された濃度勾配を有する不純物層と、
前記不純物層上に形成され、不純物の濃度勾配に従って膜厚が変化している酸化膜と、
前記酸化膜上に形成されたフローティングゲートと
を具備し、
前記酸化膜のうち膜厚の薄い部分がトンネル酸化膜として機能する、半導体装置。
【請求項８】
前記ＭＯＳトランジスタは、ソースが前記不揮発メモリのコントロールゲートに繋がって形成されており、前記不揮発メモリに書き込み又は消去を行うときに動作する素子である請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関する。特に本発明は、不揮発メモリのトンネル酸化膜形成工程を簡略化することができる半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
図４及び図５は、従来の半導体装置の製造方法の一例を示す断面図である。本方法により製造される半導体装置は、不揮発メモリを備えている。
まず図４（Ａ）に示すように、シリコン基板１００上にＬＯＣＯＳ法により素子分離膜１０２を形成し、不揮発メモリを形成する不揮発メモリ形成領域１０１を他から分離する。次いでシリコン基板１００上及び素子分離膜１０２上にフォトレジスト膜を形成し、このフォトレジスト膜を露光及び現像することにより、レジストパターン１１０を形成する。レジストパターン１１０はメモリ形成領域以外の素子領域（図示せず）を覆っている。
次いでレジストパターン１１０及び素子分離膜１０２をマスクとしてＮ型不純物イオン（例えばヒ素イオンやリンイオン）を注入し、シリコン基板１００に所定の熱処理を施す。これにより不揮発メモリ形成領域１０１において、シリコン基板１００には、不揮発メモリのコントロールゲート１０３がＮ型不純物層により形成される。
【０００３】
次いで図４（Ｂ）に示すように、レジストパターン１１０を除去し、その後シリコン基板１００を熱酸化する。これにより不揮発メモリ形成領域１０１においてシリコン基板１００上に絶縁膜１０４が形成される。絶縁膜１０４の厚さは不揮発メモリの動作電圧では電子が透過しない程度の厚さ、例えば１０ｎｍ〜２０ｎｍである。
【０００４】
次いで図４（Ｃ）に示すように素子分離膜１０２及び絶縁膜１０４をフォトレジスト膜で覆い、このフォトレジスト膜を露光及び現像することによりレジストパターン１１２を形成する。レジストパターン１１２は不揮発メモリ形成領域１０１のトンネル酸化膜形成領域に開口部１１２ａを有する。次いでレジストパターン１１２をマスクとして酸化膜をエッチングすることにより、図４（Ｃ）に示すように不揮発メモリ形成領域１０１において絶縁膜１０４の一部を除去し、トンネル酸化膜を形成するための開口部１０４ａを形成する。
次いで図５（Ａ）に示すように、シリコン基板１００を再び熱酸化し、開口部１０４ａに不揮発メモリのトンネル酸化膜１０４ｂを形成する。そしてレジストパターン１１２を除去する。
【０００５】
次いで図５（Ｂ）に示すように、素子分離膜１０２、絶縁膜１０４及びトンネル酸化膜１０４ｂを含む全面上にポリシリコン膜を形成し、さらにポリシリコン膜上にレジストパターン（図示せず）を形成する。次いでこのレジストパターンをマスクとしてポリシリコン膜をエッチングすることにより、不揮発メモリ形成領域１０１にトンネル酸化膜１０４ｂ上及び絶縁膜１０４上に位置するフローティングゲート１０６を形成する。フローティングゲート１０６は不揮発メモリ形成領域１０１の全面及び不揮発メモリ形成領域１０１周辺の素子分離膜１０２を覆っている。
【０００６】
この不揮発メモリにおいてトンネル酸化膜１０４ｂは、コントロールゲート１０３とフローティングゲート１０６の界面の一部に形成されており、界面の他の部分にはトンネル酸化膜１０４ｂより膜厚が厚い絶縁膜１０４が形成されている。このようにトンネル酸化膜１０４ｂの面積を小さくすることにより、トンネル酸化膜１０４ｂが有する欠陥の数を少なくしてリーク電流の量を少なくすることができる。また書き込み及び読み出しに必要な電圧を下げることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記した工程では、熱酸化により形成された絶縁膜の一部をエッチングにより除去し、その後再び熱酸化を行うことによりトンネル酸化膜を形成していた。このように絶縁膜とトンネル酸化膜を同時に形成できなかったため、工程数が増えていた。
本発明は上記のような事情を考慮してなされたものであり、その目的は、少ない工程数で不揮発メモリのトンネル酸化膜とその周囲の絶縁膜を形成することができる半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、
不揮発メモリのトンネル酸化膜が形成されるトンネル酸化膜形成領域を有する半導体基板において、前記トンネル酸化膜形成領域の周囲に不純物層を形成する工程と、
不純物を前記不純物層から前記トンネル酸化膜形成領域に熱拡散させることにより、前記トンネル酸化膜形成領域に、不純物の濃度に勾配を有していて前記不純物層に繋がる低濃度不純物層を形成する工程と、
前記半導体基板の表面を熱酸化することにより、前記低濃度不純物層上に、前記不純物の濃度勾配に従って膜厚が変化する酸化膜を形成する工程と、
前記酸化膜上にフローティングゲートを形成する工程と
を具備し、前記酸化膜の薄い部分が不揮発メモリのトンネル酸化膜となることを特徴とする。
【０００９】
シリコン基板などの半導体基板を熱酸化した場合、不純物濃度が高いと酸化膜は厚くなり、低いと酸化膜は薄くなる。上記製造方法において、トンネル酸化膜形成領域のシリコン基板上に形成された熱酸化膜は、厚さが不純物層の不純物濃度に従って変化する。そしてトンネル酸化膜形成領域に形成された酸化膜はトンネル酸化膜として機能し、トンネル酸化膜形成領域の周囲の熱酸化膜は絶縁膜として機能する。
従ってトンネル酸化膜と、このトンネル酸化膜の周囲の絶縁膜とを同一工程で形成することができる。従って不揮発メモリの形成工程数を少なくすることができる。
【００１０】
本発明に係る他の半導体装置の製造方法は、
ＭＯＳトランジスタが形成されるＭＯＳトランジスタ形成領域、不揮発メモリが形成される不揮発メモリ形成領域、及び該不揮発メモリ形成領域の一部でありトンネル酸化膜が形成されるトンネル酸化膜形成領域それぞれを有する半導体基板において、前記トンネル酸化膜形成領域の周囲に不純物を注入して不純物層を形成する工程と、
前記不純物を前記不純物層から前記トンネル酸化膜形成領域に熱拡散させることにより、前記トンネル酸化膜形成領域に、不純物の濃度に勾配を有していて前記不純物層に繋がる低濃度不純物層を形成する工程と、
前記半導体基板の表面を熱酸化することにより、前記ＭＯＳトランジスタ形成領域の前記半導体基板上にゲート酸化膜を形成すると共に、前記不揮発メモリ形成領域の前記低濃度不純物層上に、前記不純物の濃度勾配に従って膜厚が変化する酸化膜を形成する工程と
を具備し、前記トンネル酸化膜形成領域において前記酸化膜の薄い部分が不揮発メモリのトンネル酸化膜となることを特徴とする。
【００１１】
この半導体装置の製造方法によれば、不揮発メモリのトンネル酸化膜及び絶縁膜、ならびにＭＯＳトランジスタのゲート酸化膜を同一工程で形成することができる。従って不揮発メモリの形成工程数を少なくすることができる。
【００１２】
この半導体装置の製造方法において、前記半導体基板の表面を熱酸化する工程の後に、前記ゲート酸化膜、前記トンネル酸化膜及び前記絶縁膜を含む全面上にポリシリコン膜を形成する工程と、前記ポリシリコン膜をパターニングすることにより、前記ゲート酸化膜上にＭＯＳトランジスタのゲート電極を形成すると共に前記トンネル酸化膜上及び前記絶縁膜上に不揮発メモリのフローティングゲートを形成する工程とをさらに具備してもよい。この場合ＭＯＳトランジスタのゲート電極と不揮発メモリのフローティングゲートを同一工程で形成することができる。
【００１３】
不純物層を形成する工程及び低濃度不純物層を形成する工程は、不揮発メモリのコントロールゲートを半導体基板の不純物層で形成するための工程であるのが好ましい。
【００１４】
本発明に係る他の半導体装置の製造方法は、
不揮発メモリが形成される不揮発メモリ形成領域を有する半導体基板において、前記不揮発メモリ形成領域に不純物層を平面方向において不純物濃度に勾配が生じるように形成する工程と、
前記半導体基板の表面を熱酸化することにより、前記不揮発メモリ形成領域の不純物濃度が薄い領域にトンネル酸化膜を形成すると共に、前記トンネル酸化膜が形成された領域より不純物濃度が高い領域に、前記トンネル酸化膜より厚い絶縁膜を形成する工程と、
前記トンネル酸化膜上及び前記絶縁膜上にフローティングゲートを形成する工程と
を具備する。
【００１５】
この半導体装置の製造方法によれば、トンネル酸化膜と、このトンネル酸化膜の周囲の絶縁膜とを同一工程で形成することができる。従って不揮発メモリの形成工程数を少なくすることができる。
【００１６】
本発明に係る半導体装置は、
コントロールゲートとして機能し、半導体基板に形成された濃度勾配を有する不純物層と、
前記不純物層上に形成され、不純物の濃度勾配に従って膜厚が変化している酸化膜と
前記酸化膜上に形成されたフローティングゲートと
を具備し、
前記酸化膜のうち膜厚の薄い部分がトンネル酸化膜として機能する不揮発メモリを具備する。
【００１７】
本発明に係る他の半導体装置は、
同一の半導体基板上に不揮発メモリ及びＭＯＳトランジスタが形成された半導体装置であって、
前記不揮発メモリは、
コントロールゲートとして機能し、半導体基板に形成された濃度勾配を有する不純物層と、
前記不純物層上に形成され、不純物の濃度勾配に従って膜厚が変化している酸化膜と、
前記酸化膜上に形成されたフローティングゲートと
を具備し、
前記酸化膜のうち膜厚の薄い部分がトンネル酸化膜として機能する。
【００１８】
この半導体装置においてＭＯＳトランジスタは、ソースが不揮発メモリのコントロールゲートに繋がって形成されており、不揮発メモリに書き込み又は消去を行うときに動作する素子であってもよい。
【発明を実施するための形態】
【００１９】
以下、図面を参照して本発明の実施形態について説明する。図１の各図は第１の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態に係る半導体装置は不揮発メモリを備えている。
まず図１（Ａ）に示すように、シリコン基板１に素子分離膜２を例えばＬＯＣＯＳ法により形成し、不揮発メモリ形成領域１ａを他の領域から分離する。次いで不揮発メモリ形成領域１ａのシリコン基板１上及び素子分離膜２上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することにより、不揮発メモリ形成領域１ａにレジストパターン２２を形成する。レジストパターン２２はシリコン基板１のトンネル酸化膜形成領域１ｄを覆っており、このトンネル酸化膜形成領域１ｄには後の工程で不揮発メモリのトンネル酸化膜が形成される。
次いでレジストパターン２２及び素子分離膜２をマスクとしてＮ型不純物のイオンを注入することにより、シリコン基板１のトンネル酸化膜形成領域１ｄを囲む領域にＮ型不純物層３を形成する。
【００２０】
次いでレジストパターン２２を除去した後、図１（Ｂ）に示すように、シリコン基板１を熱処理することによりＮ型不純物層３のＮ型不純物を熱拡散させる。これによりＮ型不純物がトンネル酸化膜形成領域１ｄのシリコン基板１に拡散し、トンネル酸化膜形成領域１ｄに濃度勾配を有する低濃度Ｎ型不純物層３ａが形成される。低濃度Ｎ型不純物層３ａはＮ型不純物層３の隙間を埋めるように形成されており、トンネル酸化膜形成領域１ｄの中心に近づくにつれてＮ型不純物の濃度が下がっている。ただし最も不純物濃度が薄い場所である中心部においてもコントロールゲートとして機能するために十分な電気伝導度を有している。このためＮ型不純物層３，３ａは、不揮発メモリのコントロールゲートとして機能することができる。
【００２１】
次いで図１（Ｃ）に示すように、シリコン基板１を熱酸化し、不揮発メモリ形成領域１ａのＮ型不純物層３，３ａ上に酸化膜４を形成する。一般に不純物濃度が高くなると熱酸化膜は厚くなり、不純物濃度が低くなると熱酸化膜は薄くなるが、上記したようにシリコン基板１の低濃度Ｎ型不純物層３ａにおけるＮ型不純物の濃度は、トンネル酸化膜形成領域１ｄの中心に近づくにつれて下がっている。このため、酸化膜４の厚さは、トンネル酸化膜形成領域１ｄの中心に近づくにつれて低くなる。そして酸化膜４のうち一定の厚さ以下（例えば１５ｎｍ以下、好ましくは１０ｎｍ以下）の部分がトンネル酸化膜４ａとして機能するようになる。またトンネル酸化膜４ａ以外の酸化膜４は絶縁膜として機能する。
【００２２】
次いで図１（Ｄ）に示すように、酸化膜４及び素子分離膜２を含む全面上にポリシリコン膜を形成し、このポリシリコン膜をパターニングすることにより酸化膜４上にフローティングゲート５を形成する。フローティングゲート５は、酸化膜４の全面上に形成されているが、一部は酸化膜４の周囲の素子分離膜２上にはみ出している。
【００２３】
このように形成された不揮発メモリは、コントロールゲートであるＮ型不純物層３，３ａに印加される電圧によって、電子がフローティングゲート５に蓄積されたりフローティングゲート５から放出されたりする。このときトンネル酸化膜４ａは酸化膜４の一部でありその面積は小さいため、トンネル酸化膜４ａが有する欠陥の数は少ない。このためフローティングゲート５に蓄積された電子がトンネル酸化膜４ａの欠陥からリークしにくくなり、短い時間でフローティングゲート５に電子を蓄積することができる。
【００２４】
以上のとおり本実施形態によれば、不揮発メモリ形成領域１ａのシリコン基板１にはコントロールゲートとして機能するＮ型不純物層３，３ａが形成されている。Ｎ型不純物層３，３ａの上には熱酸化法により酸化膜４が形成され、さらにその上にフローティングゲート５が形成されている。低濃度Ｎ型不純物層３ａにはＮ型不純物の濃度勾配が設けられているため、低濃度Ｎ型不純物層３ａ上の酸化膜４にはＮ型不純物の濃度勾配に従って厚さの勾配が生じている。そして酸化膜４のうち厚さが一定値（例えば１５ｎｍ以下、好ましくは１０ｎｍ以下）の部分がトンネル酸化膜４ａとして機能する。
従って一つの熱酸化工程でトンネル酸化膜４ａと、その周囲の酸化膜４を同時に形成することができるため、不揮発メモリを形成するときの工程数を少なくすることができる。
【００２５】
図２及び図３の各図は第２の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態により製造される半導体装置は、不揮発メモリと、この不揮発メモリに書き込み及び消去を行う場合に動作するＭＯＳトランジスタが隣接して形成される。本実施形態において第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００２６】
まず図２（Ａ）に示すようにシリコン基板１に素子分離絶縁体１１をトレンチアイソレーション法で形成する。これにより素子形成領域１ｂ，１ｃが一部（図示せず）を除いて互いに分離される。後の工程で、素子形成領域１ｂにはＭＯＳトランジスタと不揮発メモリの一部が形成され、素子形成領域１ｃには不揮発メモリの残りの部分が形成される。
【００２７】
次いで素子形成領域１ｂ，１ｃのシリコン基板１上、及び素子分離絶縁体１１上を含む全面上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することによりレジストパターン２２を形成する。レジストパターン２２は素子形成領域１ｂのうちＭＯＳトランジスタが形成される領域及びトンネル酸化膜形成領域１ｄそれぞれの上に形成されている。
次いで素子分離絶縁体１１及びレジストパターン２２をマスクとしてイオン注入を行うことにより、素子形成領域１ｂのレジストパターン２２で覆われていない領域及び素子形成領域１ｃにＮ型不純物層３を形成する。このとき素子形成領域１ｂ，１ｃそれぞれのＮ型不純物層３は、素子形成領域１ｂ，１ｃの分離されていない部分（図示せず）において互いに繋がって形成される。
【００２８】
次いで図２（Ｂ）に示すようにシリコン基板１を熱処理し、Ｎ型不純物層３のＮ型不純物を拡散させる。これによりＮ型不純物がトンネル酸化膜形成領域１ｄに拡散し、トンネル酸化膜形成領域１ｄのシリコン基板１に低濃度Ｎ型不純物層３ａが形成される。低濃度Ｎ型不純物層３ａはＮ型不純物層３の隙間を埋めるように形成されており、トンネル酸化膜形成領域１ｄの中心に近づくにつれて濃度が下がっている。
【００２９】
次いで図２（Ｃ）に示すようにシリコン基板１の表面を熱酸化する。これにより素子形成領域１ｂのＭＯＳトランジスタが形成される領域にはゲート酸化膜１２が形成される。また素子形成領域１ｂの不揮発メモリが形成される領域及び素子形成領域１ｃそれぞれには酸化膜４が形成されるが、低濃度Ｎ型不純物層３ａの濃度がトンネル酸化膜形成領域１ｄの中心に近づくにつれて下がっているため、酸化膜４の厚さは、トンネル酸化膜形成領域１ｄの中心に近づくにつれて薄くなる。そして酸化膜４のうち一定の厚さ以下（例えば１０ｎｍ以下）の部分がトンネル酸化膜４ａとして機能するようになる。
【００３０】
次いで図３（Ａ）に示すように素子分離絶縁体１１、酸化膜４、トンネル酸化膜４ａ及びゲート酸化膜１２を含む全面上にポリシリコン膜を形成する。次いでこのポリシリコン膜の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像することによりレジストパターン（図示せず）を形成する。次いでこのレジストパターンをマスクとしてポリシリコン膜をエッチングすることにより、ゲート酸化膜１２上にゲート電極１３を形成するとともに、酸化膜４及びトンネル酸化膜４ａ上にフローティングゲート５を形成する。フローティングゲート５は、素子形成領域１ｂ，１ｃの間に位置する素子分離絶縁体１１上にも形成されている。また素子形成領域１ｃにおいてフローティングゲート５は、コンタクト（図示せず）を形成するために酸化膜４の一部を露出させている。
【００３１】
次いで図３（Ｂ）に示すようにシリコン基板１にＮ型不純物イオンを注入する。このとき素子形成領域１ｂのＭＯＳトランジスタが形成される領域においてはゲート電極１３がマスクとなり、シリコン基板１にソースとなるＮ型不純物層１４ａ及びドレインとなるＮ型不純物層１４ｂがそれぞれ形成される。形成されたＮ型不純物層１４ａはＮ型不純物層３すなわち不揮発メモリのコントロールゲートに繋がっている。
【００３２】
このような構成の半導体装置は、以下のように動作する。ゲート電極１３に電圧を印加してＭＯＳトランジスタをＯＮする。この状態でＭＯＳトランジスタのＮ型不純物層１４ａ及び不揮発メモリのＮ型不純物層３，３ａに正電圧（例えば１０〜１５Ｖ）を印加し、Ｎ型不純物層１４ｂを接地すると、Ｎ型不純物層３，３ａ，Ｎ型不純物層１４ａと、Ｎ型不純物層１４ｂの間に電位差が生じて電流が流れる。このとき低濃度Ｎ型不純物層３ａからフローティングゲート５には、トンネル酸化膜４ａを介して電子が流れ込んで蓄積される。
またＭＯＳトランジスタをＯＮにした状態でＭＯＳトランジスタのＮ型不純物層１４ａ及び不揮発メモリのＮ型不純物層３，３ａを接地し、Ｎ型不純物層１４ｂに正電圧（例えば１０〜１５Ｖ）を印加すると、Ｎ型不純物層３，３ａ，Ｎ型不純物層１４ａと、Ｎ型不純物層１４ｂの間に電位差が生じて電流が流れる。このときフローティングゲート５に蓄積されていた電子はトンネル酸化膜４ａを介して低濃度Ｎ型不純物層３ａから流れ出す。
【００３３】
以上のように本実施形態によれば、第１の実施形態と同一の効果を得ることができる。また不揮発メモリのトンネル酸化膜４ａと不揮発メモリの書き込み及び消去を行うＭＯＳトランジスタのゲート酸化膜１２を同一工程で形成することができる。
【００３４】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば第１の実施形態において、不揮発メモリのトンネル酸化膜の下に形成される不純物層はＰ型不純物層であってもよい。また第２の実施形態において、ＭＯＳトランジスタのソース及びドレインとなる不純物層、及び不揮発メモリのトンネル酸化膜の下に形成される不純物層は、それぞれＰ型不純物層であってもよい。
【図面の簡単な説明】
【００３５】
【図１】（Ａ）は第１の実施形態に係る半導体装置の製造方法を示す断面図、（Ｂ）は（Ａ）の次の工程を示す断面図、（Ｃ）は（Ｂ）の次の工程を示す断面図、（Ｄ）は（Ｃ）の次の工程を示す断面図。
【図２】（Ａ）は第２の実施形態に係る半導体装置の製造方法を示す断面図、（Ｂ）は（Ａ）の次の工程を示す断面図、（Ｃ）は（Ｂ）の次の工程を示す断面図。
【図３】（Ａ）は図２（Ｃ）の次の工程を示す断面図、（Ｂ）は（Ａ）の次の工程を示す断面図。
【図４】（Ａ）は従来の半導体装置の製造方法を示す断面図、（Ｂ）は（Ａ）の次の工程を示す断面図、（Ｃ）は（Ｂ）の次の工程を示す断面図。
【図５】（Ａ）は図４（Ｃ）の次の工程を示す断面図、（Ｂ）は（Ａ）の次の工程を示す断面図。
【符号の説明】
【００３６】
１,１００…シリコン基板、１ａ,１０１…不揮発メモリ形成領域、１ｂ,１ｃ…素子形成領域、１ｄ…トンネル酸化膜形成領域、２,１０２…素子分離膜、３…Ｎ型不純物層、３ａ…低濃度Ｎ型不純物層、４…酸化膜、４ａ…トンネル酸化膜、５…フローティングゲート、１１…素子分離絶縁体、１２…ゲート酸化膜、１３…ゲート電極、１４ａ,１４ｂ…Ｎ型不純物層、２２…レジストパターン、１０３…コントロールゲート、１０４…絶縁膜、１０４ａ…開口部、１０４ｂ…トンネル酸化膜、１０６…フローティングゲート、１１０…レジストパターン、１１２…レジストパターン、１１２ａ…開口部
【図１】
2005302867.tif 000003
【図２】
2005302867.tif 000004
【図３】
2005302867.tif 000005
【図４】
2005302867.tif 000006
【図５】
2005302867.tif 000007