(57)【要約】【課題】ＧａＮ系ＨＦＥＴにおけるソースおよびドレイン領域下に、障壁層の存在する障壁層介在型リセスゲート構造において、ソースおよびドレイン電極からチャネルヘのアクセス抵抗の大幅な低減を可能とする、オーミックコンタクト構造およびＧａＮ系ＨＦＥＴを提供する。【解決手段】チャネルが形成されるチャネル半導体層１１と、チャネル半導体層１１の上に設けた障壁層１４と、障壁層１４の上に、第１の組成傾斜層２０、第１のオーミックコンタクト層１５、およびソース電極１７を順次積層して設けた第１の積層構造２２と、障壁層１４の上に、第２の組成傾斜層２１、第２のオーミックコンタクト層１６、およびドレイン電極１８を順次積層して設けた第２の積層構造２３と、第１の積層構造２２と第２の積層構造２３との間の障壁層１４の上に設けたゲート電極１９とを有するヘテロ構造電界効果トランジスタ。【選択図】    図２
2005302916.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体を用いた半導体装置であって、
Ａｌを構成成分とする窒化物半導体からなる障壁層と、
オーミックコンタクト層と、
前記障壁層と前記オーミックコンタクト層との間に設けられ、前記オーミックコンタクト層に近づくほどバンドギャップが連続的に小さくなるように組成を傾斜的に変化させた組成傾斜層と
を有することを特徴とする半導体装置。
【請求項２】
前記障壁層としてのＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）上に、
前記組成傾斜層としてＡｌＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝０、下端：Ｘ＝ＸＢ）、
前記オーミックコンタクト層としてＧａＮオーミックコンタクト層、
および電極が、この順に積層されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記障壁層としてのＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）上に、
前記障壁層として高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）、
前記組成傾斜層としてＡｌＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝０、下端：Ｘ＝ＸＢ）、
前記オーミックコンタクト層としてＧａＮオーミックコンタクト層、
および電極が、この順に積層されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記ＡｌＸＧａ１−ＸＮ組成傾斜層において、該組成傾斜層の厚さをＤｇｒ（ｎｍ）とし、不純物ドーピング濃度をＮｄ（ｃｍ−３）とする場合、Ｎｄ≧６．１×１０２０×ＸＢ／Ｄｇｒ（ｃｍ−３）なる条件を満たしている濃度で、該組成傾斜層にｎ型ドーピングが行われていることを特徴とする請求項２または３記載の半導体装置。
【請求項５】
前記障壁層としてのＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）上に、
前記組成傾斜層としてＩｎＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝ＸＣ、下端：Ｘ＝０）、
前記オーミックコンタクト層としてＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層（０＜ＸＣ≦１）、
および電極が、この順に積層されていることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記障壁層としてのＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）上に、
前記障壁層として高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）、
前記組成傾斜層としてＩｎＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝ＸＣ、下端：Ｘ＝０）、
前記オーミックコンタクト層としてＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層（０＜ＸＣ≦１）、
および電極が、この順に積層されていることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記ＩｎＸＧａ１−ＸＮ組成傾斜層において、該組成傾斜層の厚さをＤｇｒ（ｎｍ）とし、不純物ドーピング濃度をＮｄ（ｃｍ−３）とする場合、Ｎｄ≧９．０×１０２０×ＸＣ／Ｄｇｒ（ｃｍ−３）なる条件を満たしている濃度で、該組成傾斜層にｎ型ドーピングが行われていることを特徴とする請求項５または６記載の半導体装置。
【請求項８】
前記障壁層としてのＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）上に、
前記組成傾斜層としてＡｌＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝０、下端：Ｘ＝ＸＢ）、
ＧａＮ中間層、
前記組成傾斜層としてＩｎＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝ＸＣ、下端：Ｘ＝０）、
前記オーミックコンタクト層としてＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層（０＜ＸＣ≦１）、
および電極が、この順に積層されていることを特徴とする請求項１記載の半導体装置。
【請求項９】
前記障壁層としてのＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）上に、
前記障壁層として高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）、
前記組成傾斜層としてＡｌＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝０、下端：Ｘ＝ＸＢ）、
ＧａＮ中間層、
前記組成傾斜層としてＩｎＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝ＸＣ、下端：Ｘ＝０）、
前記オーミックコンタクト層としてＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層（０＜ＸＣ≦１）、
および電極が、この順に積層されていることを特徴とする請求項１記載の半導体装置。
【請求項１０】
前記ＡｌＸＧａ１−ＸＮ組成傾斜層において、該組成傾斜層の厚さをＤｇｒ１（ｎｍ）とし、不純物ドーピング濃度をＮｄ１（ｃｍ−３）とする場合、Ｎｄ１≧６．１×１０２０×ＸＢ／Ｄｇｒ１（ｃｍ−３）なる条件を満たしている濃度で、該組成傾斜層にｎ型ドーピングが行われており、
かつ、前記ＩｎＸＧａ１−ＸＮ組成傾斜層において、該組成傾斜層の厚さをＤｇｒ２（ｎｍ）とし、不純物ドーピング濃度をＮｄ２（ｃｍ−３）とする場合、Ｎｄ２≧９．０×１０２０×ＸＣ／Ｄｇｒ２（ｃｍ−３）なる条件を満たしている濃度で、該組成傾斜層にｎ型ドーピングが行われていることを特徴とする請求項８または９記載の半導体装置。
【請求項１１】
ＡｌＧａＮ以外のＡｌＮ系半導体からなる前記障壁層上に、前記組成傾斜層、オーミックコンタクト層、および電極が、この順に積層されていることを特徴とする請求項１記載の半導体装置。
【請求項１２】
ＡｌＮ系半導体からなる前記障壁層が、ＡｌＧａＩｎＮ障壁層であることを特徴とする請求項１１記載の半導体装置。
【請求項１３】
チャネルが形成されるチャネル半導体層と、
前記チャネル半導体層の上に設けた前記障壁層と、
前記障壁層の上に、第１の前記組成傾斜層、第１の前記オーミックコンタクト層、およびソース電極を順次積層して設けた第１の積層構造と、
前記障壁層の上に、第２の前記組成傾斜層、第２の前記オーミックコンタクト層、およびドレイン電極を順次積層して設けた第２の積層構造と、
前記第１の積層構造と前記第２の積層構造との間の前記障壁層の上に設けたゲート電極とを有し、
ヘテロ構造電界効果トランジスタが構成されていることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体を用いた半導体装置に関する。
【背景技術】
【０００２】
窒化物半導体であるＧａＮ系半導体を用いた電子デバイスは、次世代の高温・高出力・高耐圧の超高周波トランジスタとして非常に有望であり、実用化に向けて現在盛んに研究が行われている。ヘテロ構造電界効果トランジスタ（Heterostructure Field Effect Transistor：ＨＦＥＴ）は、その中心的なデバイスであり、今後、この素子の特性を向上させてゆくことは非常に重要である。  
一般に、ＨＦＥＴの素子特性を向上させる際には、ソースおよびドレイン電極のオーミックコンタクト抵抗を低減することにより、これらのオーミック電極からチャネルヘのアクセス抵抗を低減することが有効である。この目的のため、すでに実用化されているガリウム砒素系（ＧａＡｓ系）ＨＦＥＴにおいては、いわゆるリセスゲート構造がしばしば用いられる。
【０００３】
リセスゲート構造として最も一般的な構造は、ソースおよびドレイン領域において、障壁層の上に、オーミックコンタクト層としてチャネル半導体層と同じ半導体層を積層した構造（障壁層介在型リセスゲート構造）である。この構造においては、障壁層半導体よりもバンドギャップが小さいチャネル半導体を、オーミックコンタクト層として用いることにより、ソースおよびドレイン電極のオーミックコンタクト抵抗を低減し、その結果として、チャネルヘのアクセス抵抗を低減する。
【０００４】
【非特許文献１】Hideyuki Okita et al. phys. stat. sol. (a)200, No.1, 187-190(2003)
【特許文献１】特開平６−２６７８６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＧａＮ系ＨＦＥＴにおいても、障壁層介在型リセスゲート構造の適用が検討されている。しかし、オーミックコンタクト層と障壁層との間のヘテロ界面に、ＧａＮ系ヘテロ構造に特有の大きな分極電荷が存在する。したがって、障壁層の存在による、チャネルヘのアクセス抵抗低減への悪影響が大きく、ＧａＡｓ系ＨＦＥＴの場合ほど効果的にはアクセス抵抗が低減しない。そこで、ＧａＮ系ＨＦＥＴにおいては、アクセス抵抗をより低減するために、ソースおよびドレイン領域下の障壁層を除去し、この領域にチャネル半導体層と同じ半導体層を積層した構造（障壁層除去型ゲートリセス構造）を用いることによって、障壁層の存在によるアクセス抵抗低減への悪影響を除去する検討もなされている。しかし、この構造は、前述の障壁層介在型リセスゲ一ト構造に比べて、製造工程が複雑になるという課題を持つ。
【０００６】
そこで、今後、ＧａＮ系ＨＦＥＴの素子特性を向上させ、実用デバイスとしての道を拓くため、製造工程のより簡単な、障壁層介在型リセスゲート構造において、チャネルヘのアクセス抵抗のさらなる低減を可能とする、新しいオーミックコンタクト層を有するリセスゲート構造ＨＦＥＴの開発が望まれていた。
【０００７】
本発明の目的は、アクセス抵抗を大幅に低減することができる半導体装置を提供することにある。例えば、ＧａＮ系ＨＦＥＴにおけるソースおよびドレイン領域下に、障壁層の存在する障壁層介在型リセスゲート構造において、ソースおよびドレイン電極からチャネルヘのアクセス抵抗の大幅な低減を可能とする、オーミックコンタクト構造を提供することである。また、その結果として、前述のＧａＮ系ＨＦＥＴを提供することである。
【課題を解決するための手段】
【０００８】
窒化物半導体を用いた半導体装置において、ソースおよびドレイン領域下の障壁層上に積層するオーミックコンタクト層として、当該ＡｌＮ系半導体層上に積層した半導体層中に、表面に近づくほどバンドギャップが連続的に小さくなるように、半導体材料組成を傾斜的に変化させ（組成傾斜層）、かつ、かかる組成傾斜層内に発生する、窒化物半導体に特有の分極電荷の密度よりも高い濃度で、かかる組成傾斜層に不純物ドーピング（分極電荷補償ドーピング）を行った半導体層が含まれることを特徴とするオーミックコンタクト層構造を提供する。また、前記のオーミックコンタクト層構造を有するリセス構造ＨＦＥＴを提供する。なお、障壁層としては、例えばＡｌを構成成分とする窒化物半導体（ＡｌＮ系半導体）を用いる。
【０００９】
すなわち、上記課題を解決するために、本発明は、窒化物半導体を用いた半導体装置であって、Ａｌを構成成分とする窒化物半導体からなる障壁層と、オーミックコンタクト層と、前記障壁層と前記オーミックコンタクト層との間に設けられ、前記オーミックコンタクト層に近づくほどバンドギャップが連続的に小さくなるように組成を傾斜的に変化させた組成傾斜層とを有するという構成になっている。  
また、前記障壁層としてのＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）上に、前記組成傾斜層としてＡｌＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝０、下端：Ｘ＝ＸＢ）、前記オーミックコンタクト層としてＧａＮオーミックコンタクト層、および電極が、この順に積層されているという構成になっている。  
また、前記障壁層としてのＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）上に、前記障壁層として高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）、前記組成傾斜層としてＡｌＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝０、下端：Ｘ＝ＸＢ）、前記オーミックコンタクト層としてＧａＮオーミックコンタクト層、および電極が、この順に積層されているという構成になっている。  
また、前記ＡｌＸＧａ１−ＸＮ組成傾斜層において、該組成傾斜層の厚さをＤｇｒ（ｎｍ）とし、不純物ドーピング濃度をＮｄ（ｃｍ−３）とする場合、Ｎｄ≧６．１×１０２０×ＸＢ／Ｄｇｒ（ｃｍ−３）なる条件を満たしている濃度で、該組成傾斜層にｎ型ドーピングが行われているという構成になっている。  
また、前記障壁層としてのＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）上に、前記組成傾斜層としてＩｎＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝ＸＣ、下端：Ｘ＝０）、前記オーミックコンタクト層としてＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層（０＜ＸＣ≦１）、および電極が、この順に積層されているという構成になっている。  
また、前記障壁層としてのＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）上に、前記障壁層として高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）、前記組成傾斜層としてＩｎＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝ＸＣ、下端：Ｘ＝０）、前記オーミックコンタクト層としてＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層（０＜ＸＣ≦１）、および電極が、この順に積層されているという構成になっている。  
また、前記ＩｎＸＧａ１−ＸＮ組成傾斜層において、該組成傾斜層の厚さをＤｇｒ（ｎｍ）とし、不純物ドーピング濃度をＮｄ（ｃｍ−３）とする場合、Ｎｄ≧９．０×１０２０×ＸＣ／Ｄｇｒ（ｃｍ−３）なる条件を満たしている濃度で、該組成傾斜層にｎ型ドーピングが行われているという構成になっている。  
また、前記障壁層としてのＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）上に、前記組成傾斜層としてＡｌＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝０、下端：Ｘ＝ＸＢ）、ＧａＮ中間層、前記組成傾斜層としてＩｎＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝ＸＣ、下端：Ｘ＝０）、前記オーミックコンタクト層としてＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層（０＜ＸＣ≦１）、および電極が、この順に積層されているという構成になっている。  
また、前記障壁層としてのＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）上に、前記障壁層として高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）、前記組成傾斜層としてＡｌＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝０、下端：Ｘ＝ＸＢ）、ＧａＮ中間層、前記組成傾斜層としてＩｎＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝ＸＣ、下端：Ｘ＝０）、前記オーミックコンタクト層としてＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層（０＜ＸＣ≦１）、および電極が、この順に積層されているという構成になっている。  
また、前記ＡｌＸＧａ１−ＸＮ組成傾斜層において、該組成傾斜層の厚さをＤｇｒ１（ｎｍ）とし、不純物ドーピング濃度をＮｄ１（ｃｍ−３）とする場合、Ｎｄ１≧６．１×１０２０×ＸＢ／Ｄｇｒ１（ｃｍ−３）なる条件を満たしている濃度で、該組成傾斜層にｎ型ドーピングが行われており、かつ、前記ＩｎＸＧａ１−ＸＮ組成傾斜層において、該組成傾斜層の厚さをＤｇｒ２（ｎｍ）とし、不純物ドーピング濃度をＮｄ２（ｃｍ−３）とする場合、Ｎｄ２≧９．０×１０２０×ＸＣ／Ｄｇｒ２（ｃｍ−３）なる条件を満たしている濃度で、該組成傾斜層にｎ型ドーピングが行われているという構成になっている。  
また、ＡｌＧａＮ以外のＡｌＮ系半導体からなる前記障壁層上に、前記組成傾斜層、オーミックコンタクト層、および電極が、この順に積層されているという構成になっている。  
また、ＡｌＮ系半導体からなる前記障壁層が、ＡｌＧａＩｎＮ障壁層であるという構成になっている。  
また、チャネルが形成されるチャネル半導体層と、前記チャネル半導体層の上に設けた前記障壁層と、前記障壁層の上に、第１の前記組成傾斜層、第１の前記オーミックコンタクト層、およびソース電極を順次積層して設けた第１の積層構造と、前記障壁層の上に、第２の前記組成傾斜層、第２の前記オーミックコンタクト層、およびドレイン電極を順次積層して設けた第２の積層構造と、前記第１の積層構造と前記第２の積層構造との間の前記障壁層の上に設けたゲート電極とを有し、ヘテロ構造電界効果トランジスタが構成されている。
【発明の効果】
【００１０】
本発明によれば、アクセス抵抗を大幅に低減することができる半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。  
まず、本発明の概要について、図１、図２および図１１、図１２を用いて説明する。  
リセスゲート構造として最も一般的な構造は、ソースおよびドレイン領域において、障壁層の上に、オーミックコンタクト層としてチャネル半導体層と同じ半導体を積層した構造（障壁層介在型リセスゲート構造）である。まず、障壁層介在型リセスゲート構造における、ソースおよびドレイン電極からチャネルヘのアクセス抵抗の低減効果が、ＧａＮ系ＨＦＥＴの場合、ＧａＡｓ系ＨＦＥＴの場合とどのように異なるかを、図１１および図１２を用いて説明する。  
図１１は、障壁層介在型リセスゲート構造の層構造を模式的に示す断面図である。図１１において、１１１はチャネル半導体層（チャネルが形成される半導体層。以下、同様）、１１２はソース領域、１１３はドレイン領域、１１４は障壁層、１１５、１１６はオーミックコンタクト層、１１７はソース電極、１１８はドレイン電極、１１９はゲート電極である。ソース電極１１７、ドレイン電極１１８、ゲート電極１１９は金属からなる。オーミックコンタクト層１１５、１１６は、障壁層１１４よりバンドギャップの小さな半導体材料からなる。
【００１２】
ここで、ソース領域１１２およびドレイン領域１１３において、障壁層１１４の上に積層されているオーミックコンタク層１１５、１１６には、キャリア供給のための不純物ドービングがなされる。オーミックコンタクト層１１５、１１６として、障壁層１１４よりもバンドギャップの小さい半導体（一般的には、チャネル半導体層１１１と同じ半導体）を用いることにより、ソース電極１１７およびドレイン電極１１８のオーミックコンタクト抵抗は低減し、その結果、チャネルヘのアクセス抵抗が低減する。障壁層介在型リセスゲート構造においては、オーミックコンタクト層１１５、１１６は、その下に存在する障壁層１１４とヘテロ構造を形成し、ヘテロ界面においてポテンシャルに不連続が生じるが、電子は、形成されたポテンシャル障壁をトンネルにより通過する。
【００１３】
図１２は、該ヘテロ構造におけるポテンシャル形状を、ＧａＡｓ系ＨＦＥＴの場合とＧａＮ系ＨＦＥＴの場合とで模式的に比較したものである。（ａ）にＧａＡｓ系ＨＦＥＴの場合を示し、（ｂ）にＧａＮ系ＨＦＥＴの場合を示す。ここで、ポテンシャルの不連続の大きさは、実際にはＧａＮ系の方がＧａＡｓ系よりも大きいが、簡単のため、ここでは両者は等しく描かれている。図１２において重要なことは、ＧａＡｓ系においては、ヘテロ界面におけるポテンシャル傾斜（＝電界）は連続であるが、ＧａＮ系においては、ヘテロ界面に大きな負の分極電荷が存在するため、ヘテロ界面においてポテンシャル傾斜（＝電界）に不連続が生じることである。負の分極電荷に由来する前記のポテンシャル傾斜不連続は、電子がポテンシャル障壁をトンネルにより通過する際の、実効的な障壁厚を増大させることになり、オーミックコンタクト層からチャネルヘのアクセス抵抗を増大させる。このように、ＧａＮ系ＨＦＥＴの障壁層介在型リセスゲート構造においては、ヘテロ界面に大きな負の分極電荷が存在するため、障壁層が存在することによる悪影響が大きい。ここで、ＧａＮ系ＨＦＥＴにおいては、障壁層半導体として、通常、Ａｌを構成成分とする窒化物半導体（ＡｌＮ系半導体）が用いられる。
【００１４】
次に、前述の、負の分極電荷の局在するヘテロ界面の存在による悪影響を実効的に消失させるための方法を説明する。まず、ポテンシャルの不連続は、表面に近づくほどバンドギャップが連続的に小さくなるように、半導体材料組成を傾斜的に変化させる（組成傾斜層を設ける）ことによって消失あるいは最小限に低減させることができる。しかし、この場合、組成傾斜層を設けない場合にヘテロ界面に存在した負の分極電荷は、組成傾斜層内に分散（電荷総量は同じ）することになるため、これらの負電荷がやはり伝導電子を反発することになり、この組成傾斜層の抵抗を低減する妨げとなる。そこで、組成傾斜層を用いる場合には、組成傾斜層内に発生する分極電荷の密度よりも高い濃度で不純物ドーピング（すなわち、分極電荷補償ドーピング）を行うことが、チャネルヘのアクセス抵抗を低減する上で非常に有効となる。
【００１５】
図２は、本発明によるオーミックコンタクト層を有する、障壁層介在型リセスゲート構造ＨＦＥＴの層構造を模式的に示す断面図である。図２において、１１はチャネル半導体層、１２はソース領域、１３はドレイン領域、１４は障壁層、１５、１６はオーミックコンタクト層、１７はソース電極、１８はドレイン電極、１９はゲート電極、２０、２１は組成傾斜層、２２は第１の積層構造、２３は第２の積層構造である。第１の積層構造２２は、組成傾斜層２０、オーミックコンタクト層１５、およびソース電極１７で構成される。第２の積層構造２３は、組成傾斜層２１、オーミックコンタクト層１６、およびドレイン電極１８で構成される。ソース電極１７、ドレイン電極１８、ゲート電極１９は金属からなる。オーミックコンタクト層１５、１６は、組成が一定で、組成傾斜層２０、２１の上端と同一組成である。組成傾斜層２０、２１は、表面側ほどバンドギャップが小さく、下端では障壁層１４とバンドギャップが同一である。障壁層１４は、ＡｌＮ系半導体からなる。
【００１６】
ソース領域１２およびドレイン領域１３下において、障壁層１４上には、表面に近づくほどバンドギャップが連続的に小さくなるように、半導体材料組成を傾斜的に変化させ（組成傾斜層）、かつ、かかる層内に発生する窒化物半導体に特有の分極電荷の密度よりも高い濃度で、不純物ドービング（分極電荷補償ドーピング）を行った組成傾斜層２０、２１が積層されている。組成傾斜は、線形変化を基本とするが、層の下端から上端にかけて単調（バンドギャップ減少）であればよく、厳密さは必要としない。また、組成傾斜層２０、２１の下端のバンドキャップは、障壁層１４のバンドキャップと等しくなるように設計されているものとする。ここで、前記の実現が不可能な半導体材料の場合は、障壁層１４のバンドギャップに最も近くなるように、組成傾斜層２０、２１の下端のバンドギャップが最大に設計されているものとする。前記の組成傾斜層２０、２１上には、該組成傾斜層２０、２１の上端の組成と等しい一定の組成を持つ、バンドギャップの小さい層（狭バンドギャップ層）であるオーミックコンタクト層１５、１６が積層されている。
【００１７】
図２の構造によって、障壁層１４とオーミックコンタクト層１５、１６との間のポテンシャル不連続（あるいはバンドギャップ不連続）が解消あるいは最小限に低減されると同時に、窒化物半導体に特有の大きな分極電荷の影響が、分極電荷密度以上の高濃度ドーピング（分極電荷補償ドーピング）によって補償され、結局、室化物半導体に特有の大きな分極効果の悪影響を最小限に抑制することが可能となり、ソース電極１７およびドレイン電極１８からチャネルヘのアクセス抵抗の大幅な低減が可能となる。図２における、本発明によるオーミックコンタクト層構造を、障壁層１４であるＡｌＮ系半導体を含めて、図１に模式的に示した。図１のオーミックコンタクト層構造、およびこれを用いた図２の障壁層介在型リセスゲートＨＦＥＴが、本発明に係る構造である。すなわち、図１において、１はＡｌＮ系半導体からなる障壁層、２は表面側ほどバンドギャップが小さく、下端では障壁層１とバンドギャップが同一の組成傾斜層、３は組成が一定で、組成傾斜層２の上端と同一組成のオーミックコンタクト層、４は金属からなる電極層（例えばソースあるいはドレイン電極）である。
【００１８】
実施の形態１
図３は本発明の実施の形態１のオーミックコンタクト層構造を示す断面図である。図３において、３１はＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１。ＸＢは障壁層のＡｌ組成。以下、同様）、３２は表面側ほどバンドギャップが小さく、下端では障壁層３１とバンドギャップが同一のＡｌＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝０、下端：Ｘ＝ＸＢ）、３３は組成が一定で、組成傾斜層３２の上端と同一組成のＧａＮオーミックコンタクト層、３４は金属からなる電極層（例えばソースあるいはドレイン電極）である。  
図３に示されるオーミックコンタクト層構造は、組成傾斜層３２の厚さと不純物ドーピング濃度が図４で示される特徴を持つ。すなわち、ＡｌＸＧａ１−ＸＮ組成傾斜層３２において、該組成傾斜層３２の厚さをＤｇｒ（ｎｍ）とし、不純物ドーピング濃度をＮｄ（ｃｍ−３）とする場合、Ｎｄ≧６．１×１０２０×ＸＢ／Ｄｇｒ（ｃｍ−３）なる条件を満たしている濃度で、該組成傾斜層３２にｎ型ドーピングが行われている。  
本実施の形態１は、このようなオーミックコンタクト層構造およびこのオーミックコンタクト層構造を有する障壁層介在型リセスゲートＨＦＥＴ（図２参照）である。組成傾斜層３２の組成傾斜は、線形変化を基本とするが、層の下端から上端にかけて単調（バンドギャップ減少）であればよく、厳密さは必要としない。
【００１９】
図３のＡｌＸＢＧａ１−ＸＢＮ障壁層３１より表面側においては、ポテンシャル不連続（あるいはバンドギャップ不連続）は、組成の連続性により解消されている。図３において、ＧａＮオーミックコンタクト層３３の厚さおよび不純物ドーピング濃度は任意とする。また、図３において、ＡｌＸＢＧａ１−ＸＢＮ障壁層３１の厚さ、および不純物ドーピングのプロファイルも任意であってよい。  
図４において、６．１×１０２０×ＸＢ（ｃｍ−２）は、ＡｌＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝０、下端：Ｘ＝ＸＢ）内に発生する分極電荷量で、ＡｌＸＢＧａ１−ＸＢＮ／ＧａＮヘテロ構造を作製した場合に、ヘテロ界面に発生する分極電荷量と等価である。組成傾斜層が格子歪によって格子緩和を起こしている場合には、発生する電荷量は前記の値の約半分となるが、この場合でも、図４に示されている条件範囲は、組成傾斜層内に発生する分極電荷密度以上の不純物ドーピングがなされている、という条件を満たすので、組成傾斜層が格子緩和を起こしていても、本発明は成立する。
【００２０】
図３において、ＡｌＸＢＧａ１−ＸＢＮ障壁層３１がＡｌ０．３Ｇａ０．７Ｎ（厚さ２０ｎｍ）、ＡｌＸＧａ１−ＸＮ組成傾斜層３２がＡｌＸＧａ１−ＸＮ（０≦Ｘ≦０．３なる組成傾斜、厚さ５ｎｍ、不純物ドーピング濃度Ｎｄ＝６×１０１９ｃｍ−３（必要最小濃度Ｎｄ０＝３．６×１０１９ｃｍ−３））、ＧａＮオーミックコンタクト層３３がＧａＮ（厚さ２０ｎｍ、不純物ドーピング濃度＝３×１０１９ｃｍ−３）なる典型的な構造を有する、障壁層介在型リセスゲートＨＦＥＴにおいて、オーミック電極からチャネルヘのアクセス抵抗は、図１１の従来構造において、オーミックコンタクト層１１５、１１６がＧａＮ（厚さ２５ｎｍ、不純物ドーピング濃度＝３×１０１９ｃｍ−３）とした場合のアクセス抵抗に比べて、３０％低減した。本実施の形態１の障壁層介在型リセスゲートＨＦＥＴにおいては、図２に示したチャネル半導体層１１の半導体はＧａＮであったが、これが、ＩｎＧａＮ、ＩｎＮ、ＡｌＧａＮ等の他の窒化物半導体であっても本発明は成立し、本発明の範囲内となる。  
上記の本実施の形態１の典型構造においては、ＡｌＸＧａ１−ＸＮ組成傾斜層３２は格子緩和は起こしていなかった。また、高濃度不純物ドーピングを行う際に一般に起こり得る、結晶表面の荒れは観察されず、良好な結晶表面が得られた。
【００２１】
実施の形態２
図５は本発明の実施の形態３のオーミックコンタクト層構造を示す断面図である。図５において、５１はＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）、５５は高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）、５２は表面側ほどバンドギャップが小さく、下端では障壁層５５とバンドギャップが同一のＡｌＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝０、下端：Ｘ＝ＸＢ）、５３は組成が一定で、組成傾斜層５２の上端と同一組成のＧａＮオーミックコンタクト層、５４は金属からなる電極層（例えばソースあるいはドレイン電極）である。  
図５に示されるオーミックコンタクト層構造は、組成傾斜層５２の厚さと不純物ドーピング濃度が図４で示される特徴を持つ。すなわち、ＡｌＸＧａ１−ＸＮ組成傾斜層５２において、該組成傾斜層５２の厚さをＤｇｒ（ｎｍ）とし、不純物ドーピング濃度をＮｄ（ｃｍ−３）とする場合、Ｎｄ≧６．１×１０２０×ＸＢ／Ｄｇｒ（ｃｍ−３）なる条件を満たしている濃度で、該組成傾斜層５２にｎ型ドーピングが行われている。  
本実施の形態１は、このようなオーミックコンタクト層構造およびこのオーミックコンタクト層構造を有する障壁層介在型リセスゲートＨＦＥＴ（図２参照）である。組成傾斜層５２の組成傾斜は、線形変化を基本とするが、層の下端から上端にかけて単調（バンドギャップ減少）であればよく、厳密さは必要としない。
【００２２】
図５の層構造は、図３に示す実施の形態１の構造に高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層５５を付加したものである。すなわち、ＡｌＸＢＧａ１−ＸＢＮ障壁層５１とＡｌＸＧａ１−ＸＮ組成傾斜層５２との間に、ＡｌＸＢＧａ１−ＸＢＮ障壁層５１の上端よりも高濃度の不純物ドーピングを行って高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層５５を挿入した構造である。図５の層構造は、ＡｌＸＧａ１−ＸＮ組成傾斜層５２内に発生する分極電荷の悪影響をさらに低減するための構造である。  
図５のＡｌＸＢＧａ１−ＸＢＮ障壁層５１より表面側においては、ポテンシャル不連続（あるいはバンドギャップ不連続）は、組成の連続性により解消されている。図５において、ＧａＮオーミックコンタクト層５３の厚さおよび不純物ドーピング濃度は任意とする。また、図５において、任意の厚さの高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層５５は本発明の範囲内とする。ＡｌＸＢＧａ１−ＸＢＮ障壁層５１の厚さ、および不純物ドーピングのプロファイルも任意であってよい。
【００２３】
図５において、ＡｌＸＢＧａ１−ＸＢＮ障壁層５１がＡｌ０．３Ｇａ０．７Ｎ（厚さ２０ｎｍ、そのうちの上端の厚さ５ｎｍはショットキーコンタクト層としてアンドープ）、高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層５５がＡｌ０．３Ｇａ０．７Ｎ（厚さ５ｎｍ、不純物ドーピング濃度＝３×１０１９ｃｍ−３）、ＡｌＸＧａ１−ＸＮ組成傾斜層５２がＡｌＸＧａ１−ＸＮ（０≦Ｘ≦０．３なる組成傾斜、厚さ５ｎｍ、不純物ドーピング濃度Ｎｄ＝６×１０１９ｃｍ−３（必要最小濃度Ｎｄ０＝３．６×１０１９ｃｍ−３））、ＧａＮオーミックコンタクト層５３がＧａＮ（厚さ２０ｎｍ、不純物ドーピング濃度＝３×１０１９ｃｍ−３）なる典型的な構造を有する、障壁層介在型リセスゲートＨＦＥＴにおいて、オーミック電極からチャネルヘのアクセス抵抗は、図３の実施の形態１の典型構造のアクセス抵抗に比べて、１０％低減した。本実施の形態２の障壁層介在型リセスゲートＨＦＥＴにおいては、図２に示したチャネル半導体層１１の半導体はＧａＮであったが、これが、ＩｎＧａＮ、ＩｎＮ、ＡｌＧａＮ等の他の窒化物半導体であっても本発明は成立し、本発明の範囲内となる。  
上記の本実施の形態２の典型構造においては、ＡｌＸＧａ１−ＸＮ組成傾斜層５２は格子緩和は起こしていなかった。また、高濃度不純物ドーピングを行う際に一般に起こり得る、結晶表面の荒れは観察されず、良好な結晶表面が得られた。
【００２４】
実施の形態３
図６は本発明の実施の形態３のオーミックコンタクト層構造を示す断面図である。図６において、６１はＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）、６２は表面側ほどバンドギャップが小さく、下端では障壁層６１とバンドギャップが同一のＩｎＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝ＸＣ、下端：Ｘ＝０）、６３は組成が一定で、組成傾斜層６２の上端と同一組成のＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層（０＜ＸＣ≦１）、６４は金属からなる電極層（例えばソースあるいはドレイン電極）である。  
図６に示されるオーミックコンタクト層構造は、組成傾斜層６２の厚さと不純物ドーピング濃度が図７で示される特徴を持つ。すなわち、ＩｎＸＧａ１−ＸＮ組成傾斜層６２において、該組成傾斜層６２の厚さをＤｇｒ（ｎｍ）とし、不純物ドーピング濃度をＮｄ（ｃｍ−３）とする場合、Ｎｄ≧９．０×１０２０×ＸＣ／Ｄｇｒ（ｃｍ−３）なる条件を満たしている濃度で、該組成傾斜層６２にｎ型ドーピングが行われている。  
本実施の形態３は、このようなオーミックコンタクト層構造およびこのオーミックコンタクト層構造を有する障壁層介在型リセスゲートＨＦＥＴ（図２参照）である。組成傾斜層６２の組成傾斜は、線形変化を基本とするが、層の下端から上端にかけて単調（バンドギャップ減少）であればよく、厳密さは必要としない。
【００２５】
図６のＩｎＸＧａ１−ＸＮ組成傾斜層６２の下端（ＧａＮ）より表面側においては、ポテンシャル不連続（あるいはバンドギャップ不連続）は、組成の連続性により解消されている。ＩｎＸＧａ１−ＸＮ組成傾斜層６２の下端（ＧａＮ）とＡｌＸＢＧａ１−ＸＢＮ障壁層６１との間には、ＧａＮ／ＡｌＸＢＧａ１−ＸＢＮヘテロ界面におけるポテンシャル不連続（あるいはバンドギャップ不連続）が存在するが、組成傾斜層６２を用いない場合の、ＩｎＸＣＧａ１−ＸＣＮ／ＡｌＸＢＧａ１−ＸＢＮヘテロ界面におけるポテンシャル不連続に比べて低減されている。図６において、ＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層６３の厚さおよび不純物ドーピング濃度は任意とする。また、ＡｌＸＢＧａ１−ＸＢＮ障壁層６１の厚さ、および不純物ドーピングのプロファイルも任意であってよい。  
図７において、９．０×１０２０×ＸＣ（ｃｍ−２）は、ＩｎＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝ＸＣ、下端：Ｘ＝０）内に発生する分極電荷量で、ＩｎＸＣＧａ１−ＸＣＮ／ＧａＮヘテロ構造を作製した場合に、ヘテロ界面に発生する分極電荷量と等価である。組成傾斜層が格子歪によって格子緩和を起こしている場合には、発生する電荷量は無視できる程度となるが、この場合でも、図７に示されている条件範囲は、組成傾斜層内に発生する分極電荷密度以上の不純物ドーピングがなされている、という条件を満たすので、組成傾斜層が格子緩和を起こしていても、本発明は成立する。  
図６および図７に示される本実施の形態３は、実施の形態１の図３において、オーミックコンタクト層としてＧａＮの代わりに、ＩｎＸＣＧａ１−ＸＣＮを用いた構造である。ＡｌＸＢＧａ１−ＸＢＮ障壁層６１との間にポテンシャル不連続が生じるものの、バンドギャップのより小さいＩｎＧａＮ層を用いることで、オーミック電極との間のコンタクト抵抗、およびＩｎＧａＮ層内の抵抗が低減され、結果として実施の形態１と同様に、オーミック電極からチャネルへのアクセス抵抗が低減される。
【００２６】
図６において、ＡｌＸＢＧａ１−ＸＢＮ障壁層６１がＡｌ０．３Ｇａ０．７Ｎ（厚さ２０ｎｍ）、ＩｎＸＧａ１−ＸＮ組成傾斜層６２がＩｎＸＧａ１−ＸＮ（０≦Ｘ≦０．２なる組成傾斜、厚さ５ｎｍ、不純物ドーピング濃度Ｎｄ＝６×１０１９ｃｍ−３（必要最小濃度Ｎｄ０＝３．６×１０１９ｃｍ−３））、ＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層６３がＩｎ０．２Ｇａ０．８（厚さ２０ｎｍ、不純物ドーピング濃度＝３×１０１９ｃｍ−３）なる典型的な構造を有する、障壁層介在型リセスゲートＨＦＥＴにおいて、オーミック電極からチャネルヘのアクセス抵抗は、図１１の従来構造において、オーミックコンタクト層がＧａＮ（厚さ２５ｎｍ、不純物ドーピング濃度＝３×１０１９ｃｍ−３）とした場合のアクセス抵抗に比べて、３０％低減するという、実施の形態１と同等の効果が確認された。本実施の形態３の障壁層介在型リセスゲートＨＦＥＴにおいては、図２に示したチャネル半導体層１１の半導体はＧａＮであったが、これが、ＩｎＧａＮ、ＩｎＮ、ＡｌＧａＮ等の他の窒化物半導体であっても本発明は成立し、本発明の範囲内となる。  
上記の本実施の形態３の典型構造においては、ＩｎＸＧａ１−ＸＮ組成傾斜層６２は格子緩和は起こしていなかった。また、高濃度不純物ドーピングを行う際に一般に起こり得る、結晶表面の荒れは観察されず、良好な結晶表面が得られた。
【００２７】
実施の形態４
図８は本発明の実施の形態４のオーミックコンタクト層構造を示す断面図である。図８において、８１はＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）、８５は高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）、８２は表面側ほどバンドギャップが小さく、下端では障壁層８５とバンドギャップが同一のＩｎＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝ＸＣ、下端：Ｘ＝０）、８３は組成が一定で、組成傾斜層８２の上端と同一組成のＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層（０＜ＸＣ≦１）、８４は金属からなる電極層（例えばソースあるいはドレイン電極）である。  
図８に示されるオーミックコンタクト層構造は、組成傾斜層８２の厚さと不純物ドーピング濃度が図７で示される特徴を持つ。すなわち、ＩｎＸＧａ１−ＸＮ組成傾斜層８２において、該組成傾斜層８２の厚さをＤｇｒ（ｎｍ）とし、不純物ドーピング濃度をＮｄ（ｃｍ−３）とする場合、Ｎｄ≧９．０×１０２０×ＸＣ／Ｄｇｒ（ｃｍ−３）なる条件を満たしている濃度で、該組成傾斜層６２にｎ型ドーピングが行われている。  
本実施の形態４は、このようなオーミックコンタクト層構造およびこのオーミックコンタクト層構造を有する障壁層介在型リセスゲートＨＦＥＴ（図２参照）である。組成傾斜層８２の組成傾斜は、線形変化を基本とするが、層の下端から上端にかけて単調（バンドギャップ減少）であればよく、厳密さは必要としない。
【００２８】
図８の層構造は、図６に示す実施の形態３の構造に高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層８５を付加したものである。すなわち、ＡｌＸＢＧａ１−ＸＢＮ障壁層８１とＩｎＸＧａ１−ＸＮ組成傾斜層８２との間に、ＡｌＸＢＧａ１−ＸＢＮ障壁層８１の上端よりも高濃度の不純物ドーピングを行って高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層８５を挿入した構造である。図８の層構造は、ＩｎＸＧａ１−ＸＮ組成傾斜層８２内に発生する分極電荷の悪影響をさらに低減するための構造である。  
図８のＩｎＸＧａ１−ＸＮ組成傾斜層８２の下端（ＧａＮ）より表面側においては、ポテンシャル不連続（あるいはバンドギャップ不連続）は、組成の連続性により解消されている。ＩｎＸＧａ１−ＸＮ組成傾斜層８２の下端（ＧａＮ）とＡｌＸＢＧａ１−ＸＢＮ障壁層８１との間には、ＧａＮ／ＡｌＸＢＧａ１−ＸＢＮヘテロ界面におけるポテンシャル不連続（あるいはバンドギャップ不連続）が存在するが、組成傾斜層８２を用いない場合の、ＩｎＸＣＧａ１−ＸＣＮ／ＡｌＸＢＧａ１−ＸＢＮヘテロ界面におけるポテンシャル不連続に比べて低減されている。図８において、ＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層８３の厚さおよび不純物ドーピング濃度は任意とする。また、ＡｌＸＢＧａ１−ＸＢＮ障壁層８１の厚さ、および不純物ドーピングのプロファイルも任意であってよい。
【００２９】
図８において、ＡｌＸＢＧａ１−ＸＢＮ障壁層８１がＡｌ０．３Ｇａ０．７Ｎ（厚さ２０ｎｍ、そのうちの上端の厚さ５ｎｍはショットキーコンタクト層としてアンドープ）、高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層８５がＡｌ０．３Ｇａ０．７Ｎ（厚さ５ｎｍ、不純物ドーピング濃度＝３×１０１９ｃｍ−３）、ＩｎＸＧａ１−ＸＮ組成傾斜層８２がＩｎＸＧａ１−ＸＮ（０≦Ｘ≦０．２なる組成傾斜、厚さ５ｎｍ、不純物ドーピング濃度Ｎｄ＝６×１０１９ｃｍ−３（必要最小濃度Ｎｄ０＝３．６×１０１９ｃｍ−３））、ＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層８３がＩｎ０．２Ｇａ０．８（厚さ２０ｎｍ、不純物ドーピング濃度＝３×１０１９ｃｍ−３）なる典型的な構造を有する、障壁層介在型リセスゲートＨＦＥＴにおいて、オーミック電極からチャネルヘのアクセス抵抗は、図６の実施の形態３の典型構造のアクセス抵抗に比べて、１０％低減した。本実施の形態４の障壁層介在型リセスゲートＨＦＥＴにおいては、図２に示したチャネル半導体層１１の半導体はＧａＮであったが、これが、ＩｎＧａＮ、ＩｎＮ、ＡｌＧａＮ等の他の窒化物半導体であっても本発明は成立し、本発明の範囲内となる。  
上記の本実施の形態４の典型構造においては、ＡｌＸＧａ１−ＸＮ組成傾斜層８２は格子緩和は起こしていなかった。また、高濃度不純物ドーピングを行う際に一般に起こり得る、結晶表面の荒れは観察されず、良好な結晶表面が得られた。
【００３０】
実施の形態５
図９は本発明の実施の形態５のオーミックコンタクト層構造を示す断面図である。図９において、９１はＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）、９２は表面側ほどバンドギャップが小さく、下端では障壁層９１とバンドギャップが同一のＡｌＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝０、下端：Ｘ＝ＸＢ）、９６はＧａＮ中間層、９７は表面側ほどバンドギャップが小さく、下端ではＧａＮ中間９６とバンドギャップが同一のＩｎＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝ＸＣ、下端：Ｘ＝０）、９３は組成が一定で、組成傾斜層９７の上端と同一組成のＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層（０＜ＸＣ≦１）、９４は金属からなる電極層（例えばソースあるいはドレイン電極）である。  
図９に示されるオーミックコンタクト層構造は、ＡｌＸＧａ１−ＸＮ組成傾斜層９２およびＩｎＸＧａ１−ＸＮ組成傾斜層９７の厚さと不純物ドーピング濃度が、それぞれ図４および図7で示される特徴を持つ。本実施の形態５は、このようなオーミックコンタクト層構造およびこのオーミックコンタクト層構造を有する障壁層介在型リセスゲートＨＦＥＴ（図２参照）である。ＡｌＸＧａ１−ＸＮ組成傾斜層９２およびＩｎＸＧａ１−ＸＮ組成傾斜層９７の組成傾斜は、線形変化を基本とするが、層の下端から上端にかけて単調（バンドギャップ減少）であればよく、厳密さは必要としない。  
図９のＡｌＸＢＧａ１−ＸＢＮ障壁層９１より表面側においては、ポテンシャル不連続（あるいはバンドギャップ不連続）は、組成の連続性により解消されている。図９において、ＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層９３およびＧａＮ中間層９６の厚さおよび不純物ドーピング濃度は任意とする。また、図９において、ＡｌＸＢＧａ１−ＸＢＮ障壁層９１の厚さ、および不純物ドーピングのプロファイルも任意であってよい。本構造は、組成傾斜層として、ＡｌＸＧａ１−ＸＮ組成傾斜層９２およびＩｎＸＧａ１−ＸＮ組成傾斜層９７を用いることにより、オーミックコンタクト層として、バンドギャップがＧａＮより小さいＩｎＸＣＧａ１−ＸＣＮ層を用いる際にも、実施の形態３において残留するポテンシャル不連続を解消した構造である。
【００３１】
図９において、ＡｌＸＢＧａ１−ＸＢＮ障壁層９１がＡｌ０．３Ｇａ０．７Ｎ（厚さ２０ｎｍ）、ＡｌＸＧａ１−ＸＮ組成傾斜層９２がＡｌＸＧａ１−ＸＮ（０≦Ｘ≦０．３なる組成傾斜、厚さ５ｎｍ、不純物ドーピング濃度Ｎｄ＝６×１０１９ｃｍ−３（必要最小濃度Ｎｄ０＝３．６×１０１９ｃｍ−３））、ＧａＮ中間層９６がＧａＮ（厚さ３ｎｍ、不純物ドーピング濃度＝６×１０１９ｃｍ−３）、ＩｎＸＧａ１−ＸＮ組成傾斜層９７がＩｎＸＧａ１−ＸＮ（０≦Ｘ≦０．２なる組成傾斜、厚さ５ｎｍ、不純物ドーピング濃度Ｎｄ＝６×１０１９ｃｍ−３（必要最小濃度Ｎｄ０＝３．６×１０１９ｃｍ−３））、ＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層９３がＩｎ０．２Ｇａ０．８（厚さ２０ｎｍ、不純物ドーピング濃度＝３×１０１９ｃｍ−３）なる典型的な構造を有する、障壁層介在型リセスゲートＨＦＥＴにおいて、オーミック電極からチャネルヘのアクセス抵抗は、図１１の従来構造において、オーミックコンタクト層１１５、１１６がＧａＮ（厚さ２５ｎｍ、不純物ドーピング濃度＝３×１０１９ｃｍ−３）とした場合のアクセス抵抗に比べて、５０％低減した。本実施の形態５の障壁層介在型リセスゲートＨＦＥＴにおいては、図２に示したチャネル半導体層１１の半導体はＧａＮであったが、これが、ＩｎＧａＮ、ＩｎＮ、ＡｌＧａＮ等の他の窒化物半導体であっても本発明は成立し、本発明の範囲内となる。  
上記の本実施の形態５の典型構造においては、ＡｌＸＧａ１−ＸＮ組成傾斜層９２およびＩｎＸＧａ１−ＸＮ組成傾斜層９７は格子緩和は起こしていなかった。また、高濃度不純物ドーピングを行う際に一般に起こり得る、結晶表面の荒れは観察されず、良好な結晶表面が得られた。
【００３２】
実施の形態６
図１０は本発明の実施の形態６のオーミックコンタクト層構造を示す断面図である。図１０において、１０１はＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）、１０５は高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）、１０２は表面側ほどバンドギャップが小さく、下端では障壁層１０５とバンドギャップが同一のＡｌＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝０、下端：Ｘ＝ＸＢ）、１０６はＧａＮ中間層、１０７は表面側ほどバンドギャップが小さく、下端ではＧａＮ中間１０６とバンドギャップが同一のＩｎＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝ＸＣ、下端：Ｘ＝０）、１０３は組成が一定で、組成傾斜層１０７の上端と同一組成のＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層（０＜ＸＣ≦１）、１０４は金属からなる電極層（例えばソースあるいはドレイン電極）である。  
図１０に示されるオーミックコンタクト層構造は、ＡｌＸＧａ１−ＸＮ組成傾斜層１０２およびＩｎＸＧａ１−ＸＮ組成傾斜層１０７の厚さと不純物ドーピング濃度が、それぞれ図４および図7で示される特徴を持つ。本実施の形態６は、このようなオーミックコンタクト層構造およびこのオーミックコンタクト層構造を有する障壁層介在型リセスゲートＨＦＥＴ（図２参照）である。ＡｌＸＧａ１−ＸＮ組成傾斜層１０２およびＩｎＸＧａ１−ＸＮ組成傾斜層１０７の組成傾斜は、線形変化を基本とするが、層の下端から上端にかけて単調（バンドギャップ減少）であればよく、厳密さは必要としない。  
図１０の層構造は、図９に示す実施の形態５の構造に高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層１０５を付加したものである。すなわち、ＡｌＸＢＧａ１−ＸＢＮ障壁層１０１とＩｎＸＧａ１−ＸＮ組成傾斜層１０２との間に、ＡｌＸＢＧａ１−ＸＢＮ障壁層１０１の上端よりも高濃度の不純物ドーピングを行って高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層１０５を挿入した構造である。図１０の層構造は、ＡｌＸＧａ１−ＸＮ組成傾斜層１０２内に発生する分極電荷の悪影響をさらに低減するための構造である。  
図１０のＡｌＸＢＧａ１−ＸＢＮ障壁層１０１より表面側においては、ポテンシャル不連続（あるいはバンドギャップ不連続）は、組成の連続性により解消されている。図１０において、ＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層１０３およびＧａＮ中間層１０６の厚さおよび不純物ドーピング濃度は任意とする。また、図１０において、ＡｌＸＢＧａ１−ＸＢＮ障壁層１０１の厚さ、および不純物ドーピングのプロファイルも任意であってよい。
【００３３】
図１０において、ＡｌＸＢＧａ１−ＸＢＮ障壁層１０１がＡｌ０．３Ｇａ０．７Ｎ（厚さ２０ｎｍ）、高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層１０５がＡｌ０．３Ｇａ０．７Ｎ（厚さ５ｎｍ、不純物ドーピング濃度＝３×１０１９ｃｍ−３）、ＡｌＸＧａ１−ＸＮ組成傾斜層１０２がＡｌＸＧａ１−ＸＮ（０≦Ｘ≦０．３なる組成傾斜、厚さ５ｎｍ、不純物ドーピング濃度Ｎｄ＝６×１０１９ｃｍ−３（必要最小濃度Ｎｄ０＝３．６×１０１９ｃｍ−３））、ＧａＮ中間層１０６がＧａＮ（厚さ３ｎｍ、不純物ドーピング濃度＝６×１０１９ｃｍ−３）、ＩｎＸＧａ１−ＸＮ組成傾斜層１０７がＩｎＸＧａ１−ＸＮ（０≦Ｘ≦０．２なる組成傾斜、厚さ５ｎｍ、不純物ドーピング濃度Ｎｄ＝６×１０１９ｃｍ−３（必要最小濃度Ｎｄ０＝３．６×１０１９ｃｍ−３））、ＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層１０３がＩｎ０．２Ｇａ０．８（厚さ２０ｎｍ、不純物ドーピング濃度＝３×１０１９ｃｍ−３）なる典型的な構造を有する、障壁層介在型リセスゲートＨＦＥＴにおいて、オーミック電極からチャネルヘのアクセス抵抗は、図９の実施の形態５の典型構造のアクセス抵抗に比べて、１０％低減した。本実施の形態６の障壁層介在型リセスゲートＨＦＥＴにおいては、図２に示したチャネル半導体層１１の半導体はＧａＮであったが、これが、ＩｎＧａＮ、ＩｎＮ、ＡｌＧａＮ等の他の窒化物半導体であっても本発明は成立し、本発明の範囲内となる。  
上記の本実施の形態６の典型構造においては、ＡｌＸＧａ１−ＸＮ組成傾斜層１０２およびＩｎＸＧａ１−ＸＮ組成傾斜層１０７は格子緩和は起こしていなかった。また、高濃度不純物ドーピングを行う際に一般に起こり得る、結晶表面の荒れは観察されず、良好な結晶表面が得られた。
【００３４】
実施の形態７
本実施の形態７は、実施の形態１から実施の形態６における、図３、図５、図６、図８、図９、図１０において、最下層のＡｌＸＢＧａ１−ＸＢＮ障壁層３１、５１、６１、８１、９１，１０１、すなわち、図２におけるＡｌＮ系半導体からなる障壁層１４が、ＡｌＧａＮではなく、ＡｌＧａＩｎＮ等の他のＡｌＮ系半導体であるオーミックコンタクト層構造およびこのオーミックコンタクト層構造を有する障壁層介在型リセスゲートＨＦＥＴ（図２参照）である。本実施の形態７の場合においては、当該ＡｌＧａＩｎＮ等を、それと同じバンドギャップを与えるＡｌＸＤＧａ１−ＸＤＮ半導体のＡｌ組成ＸＤを、実施の形態１から実施の形態６におけるＸＢとして用いることにより、本発明が適用可能である。
【００３５】
以上説明したように、実施の形態１から実施の形態７は、図１に示したように窒化物半導体を用いた半導体装置であって、Ａｌを構成成分とする窒化物半導体からなる障壁層１と、オーミックコンタクト層３と、障壁層１とオーミックコンタクト層３との間に設けられ、オーミックコンタクト層３に近づくほどバンドギャップが連続的に小さくなるように組成を傾斜的に変化させた組成傾斜層２とを有するという構成になっている。また、図２に示したようにチャネルが形成されるチャネル半導体層１１と、チャネル半導体層１１の上に設けた障壁層１４と、障壁層１４の上に、第１の組成傾斜層２０、第１のオーミックコンタクト層１５、およびソース電極１７を順次積層して設けた第１の積層構造２２と、障壁層１４の上に、第２の組成傾斜層２１、第２のオーミックコンタクト層１６、およびドレイン電極１８を順次積層して設けた第２の積層構造２３と、第１の積層構造２２と第２の積層構造２３との間の障壁層１４の上に設けたゲート電極１９とを有し、ヘテロ構造電界効果トランジスタが構成されている。このような実施の形態１から実施の形態７によれば、ＧａＮ系ＨＦＥＴにおいて、ソースおよびドレイン領域下に、障壁層の存在するリセスゲート構造（障壁層介在型リセスゲート構造）において、ソースおよびドレイン電極からチャネルヘのアクセス抵抗の大幅な低減を可能とする、オーミックコンタクト層構造を提供し、前述のＧａＮ系ＨＦＥＴを提供することができる。
【００３６】
これを実現するためには、ソースおよびドレイン領域下の障壁層上に積層するオーミックコンタクト層構造として、表面に近づくほどバンドギャップが連続的に小さくなるように、半導体材料組成を傾斜的に変化させた組成傾斜層であって、かつ、かかる組成傾斜層内に発生する、窒化物半導体に特有の分極電荷の密度よりも高い濃度で、かかる組成傾斜層に不純物ドーヒング（分極電荷補償ドーピング）を行った半導体層が含まれることを特徴とするオーミックコンタクト層構造を用いることである。また、このようなオーミックコンタクト層構造を有するリセスゲート構造ＨＦＥＴを用いることである。ここで、障壁層は、Ａｌを構成成分とする窒化物半導体（ＡｌＮ系半導体）とする。  
これにより、障壁層とオーミックコンタクト層との間のポテンシャル不連続（あるいはバンドギャップ不連続）が解消あるいは最小限に低減されると同時に、窒化物半導体に特有の大きな分極電荷の影響が高濃度ドーピングによって補償され、結局、窒化物半導体に特有の大きな分極効果の悪影響を最小限に抑制することが可能となり、ソースおよびドレイン電極からチャネルヘのアクセス抵抗の大幅な低減が可能となる。また、前記のオーミックコンタクト層構造は、障壁層を介した電子チャネルヘのコンタクトを形成するあらゆる場合に有用である。  
このように、以上説明した実施の形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施の形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
【図面の簡単な説明】
【００３７】
【図１】本発明によるオーミックコンタクト層構造を模式的に示す断面図である。
【図２】本発明によるオーミックコンタクト層を有する、障壁層介在型リセスゲート構造ＨＦＥＴの層構造を模式的に示す断面図である。
【図３】本発明の実施の形態１のオーミックコンタクト層構造を示す断面図である。
【図４】ＡｌＧａＮ組成傾斜層の厚さと不純物ドーピング濃度の条件（ＡｌＧａＮ組成傾斜層における分極電荷補償ドーピング）を示す図である。
【図５】本発明の実施の形態２のオーミックコンタクト層構造を示す断面図である。
【図６】本発明の実施の形態３のオーミックコンタクト層構造を示す断面図である。
【図７】ＩｎＧａＮ組成傾斜層の厚さと不純物ドーピング濃度の条件（InＧａＮ組成傾斜層における分極電荷補償ドーピング）を示す図である。
【図８】本発明の実施の形態４のオーミックコンタクト層構造を示す断面図である。
【図９】本発明の実施の形態５のオーミックコンタクト層構造を示す断面図である。
【図１０】本発明の実施の形態６のオーミックコンタクト層構造を示す断面図である。
【図１１】障壁層介在型リセスゲート構造の層構造を模式的に示す断面図である。
【図１２】ヘテロ構造におけるポテンシャル形状を、（ａ）ＧａＡｓ系ＨＦＥＴの場合と（ｂ）ＧａＮ系ＨＦＥＴの場合とで模式的に比較した図である。
【符号の説明】
【００３８】
１…障壁層
２…組成傾斜層
３…オーミックコンタクト層
４…電極層
１１…チャネル半導体層
１２…ソース領域
１３…ドレイン領域
１４…障壁層
１５、１６…オーミックコンタクト層
１７…ソース電極
１８…ドレイン電極
１９…ゲート電極
２０、２１…組成傾斜層
２２…第１の積層構造
２３…第２の積層構造
３１…ＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１。ＸＢは障壁層のＡｌ組成）
３２…ＡｌＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝０、下端：Ｘ＝ＸＢ）
３３…ＧａＮオーミックコンタクト層
３４…電極層
５１…ＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）
５２…ＡｌＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝０、下端：Ｘ＝ＸＢ）
５３…ＧａＮオーミックコンタクト層
５４…電極層
５５…高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）
６１…ＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）
６２…ＩｎＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝ＸＣ、下端：Ｘ＝０）
６３…ＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層（０＜ＸＣ≦１）
６４…電極層
８１…ＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）
８２…ＩｎＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝ＸＣ、下端：Ｘ＝０）
８３…ＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層（０＜ＸＣ≦１）
８４…電極層
８５…高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）
９１…ＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）
９２…ＡｌＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝０、下端：Ｘ＝ＸＢ）
９３…ＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層（０＜ＸＣ≦１）
９４…電極層
９６…ＧａＮ中間層
９７…ＩｎＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝ＸＣ、下端：Ｘ＝０）
１０１…ＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）
１０２…ＡｌＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝０、下端：Ｘ＝ＸＢ）
１０３…ＩｎＸＣＧａ１−ＸＣＮオーミックコンタクト層（０＜ＸＣ≦１）
１０４…電極層
１０５…高濃度ドープＡｌＸＢＧａ１−ＸＢＮ障壁層（０＜ＸＢ≦１）
１０６…ＧａＮ中間層
１０７…ＩｎＸＧａ１−ＸＮ組成傾斜層（上端：Ｘ＝ＸＣ、下端：Ｘ＝０）
１１１…チャネル半導体層
１１２…ソース領域
１１３…ドレイン領域
１１４…障壁層
１１５、１１６…オーミックコンタクト層
１１７…ソース電極
１１８…ドレイン電極
１１９…ゲート電極
【図１】
2005302916.tif 000003
【図２】
2005302916.tif 000004
【図３】
2005302916.tif 000005
【図４】
2005302916.tif 000006
【図５】
2005302916.tif 000007
【図６】
2005302916.tif 000008
【図７】
2005302916.tif 000009
【図８】
2005302916.tif 000010
【図９】
2005302916.tif 000011
【図１０】
2005302916.tif 000012
【図１１】
2005302916.tif 000013
【図１２】
2005302916.tif 000014