(57)【要約】【課題】  半導体集積回路等のデバッグ端子にデバッガ等を接続するために電子機器を解体する必要がなく、かつ、デバッグ用の端子及び配線が不要となるようなデバッグ機構を提供する。【解決手段】  プロセッサを搭載した半導体集積回路１２を有する電子機器１において、上記プロセッサにデバッガ２を接続して上記プロセッサのデバッグ機能を制御するためのデバッグ端子として上記半導体集積回路１２の内部回路の一部または上記半導体集積回路の上面に非接触型のインターフェース１３を設けた構成とする。【選択図】図１
2005182209.tif 000002
【特許請求の範囲】
【請求項１】
プロセッサを搭載した半導体集積回路を有する電子機器において、上記プロセッサにデバッガを接続して上記プロセッサのデバッグ機能を制御するためのデバッグ端子として上記半導体集積回路の内部回路の一部または上記半導体集積回路の上面に非接触型のインターフェースを設けたことを特徴とするデバッグ機構。
【請求項２】
上記非接触型のインターフェースによる上記デバッガと上記プロセッサとの接続は、光信号、電波、または電磁誘導により発生した電気信号によって行なわれることを特徴とする請求項１記載のデバッグ機構。
【請求項３】
プロセッサを含む半導体集積回路及び上記プロセッサに電気的に接続されたインターフェースを封止してなる半導体集積回路パッケージであって、上記インターフェースは上記パッケージ外部の電子機器と非接触にて通信可能であり、上記パッケージは基板に接続するための接続端子を有することを特徴とする半導体集積回路パッケージ。
【請求項４】
上記半導体集積回路を第１素材でチップ化し、この半導体集積回路チップと上記インターフェースとを第１素材とは異なる第２素材で封止したことを特徴とする請求項３記載の半導体集積回路パッケージ。
【請求項５】
上記プロセッサのデバッグ機能は、上記インターフェースを介して制御可能であると共に、上記パッケージから突出するデバッグ用端子を介しても制御可能であることを特徴とする請求項３記載の半導体集積回路パッケージ。
【請求項６】
請求項３記載の上記半導体集積回路パッケージを筐体内に収めてなる電子機器であって、上記インターフェースを介さなければ上記プロセッサのデバッグ機能を制御できないようにしたことを特徴とする電子機器。
【請求項７】
請求項５記載の上記半導体集積回路パッケージを筐体内に収めてなる電子機器であって、上記インターフェース、または上記筐体を分解して露出される上記半導体集積回路パッケージの上記デバッグ用端子を介さなければ上記デバッグ機能を制御できないようにしたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、デバッグ機構、特にマイコン（ＣＰＵ）やＤＳＰなどのプロセッサを組み込んだ電子機器において、開発・保守に用いるデバッガの接続を容易にするためのデバッグ機構に関するものである。
【背景技術】
【０００２】
従来の電子機器におけるデバッグ機構は、基板上にデバッグ用の端子やコネクタを設け、基板上の配線を介して半導体集積回路内部のデバッグ回路と接続していた。
デバッグ用端子は、半導体集積回路内部に搭載されたマイコン（ＣＰＵ）やＤＳＰなどのプロセッサのソフトウェア開発を行うために使用されるもので、最近ではStandard Test Access Port and Boundary-Scan Architecture（通称 JTAG）が良く使用されている。
【０００３】
このようなデバッグ端子には、適宜のデバッガ装置が接続され、このデバッガ装置から半導体集積回路内部のプロセッサを直接制御可能とすることによって、ソフトウェアの開発・保守を行うものである。このようなデバッグ端子は、開発・保守などの段階のみで利用されるものであって一般のユーザーが使用するものではなく、また、一般のユーザーがデバッグ端子を利用して端末内部を操作することを防ぐために、一般のユーザーには触れることの出来ない機器内部に配設されている。（例えば非特許文献１及び２参照）。
【０００４】
【非特許文献１】IEEE std1149.1-1990 Standard Test Access Port and Boundary-Scan Architecture
【非特許文献２】ルネサステクノロジ社開発ツール「M32100T3-SDI-E」に関するwebページhttp://www.renesas.com/jpn/products/mpumcu/toolhp/datsheet/m32r_j/100t3.htm
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のデバッグ機構は上述のように、デバッグ端子が機器内部の基板上に配設されているため、デバッグ機構を使用して開発・保守の作業を行う場合には、まず製品である機器を解体し、基板上のデバッグ端子を露出させた後、そのデバッグ端子にデバッガ等を接続する必要があるという問題点があった。また、デバッグ端子及びデバッグ端子と半導体集積回路内部のデバッグ回路とを接続するための配線を基板上に設ける必要があり、これは特に携帯電話機に代表される製品サイズが重視されるような携帯型電子機器においては、機器の小型化・軽量化に反するものであった。
【０００６】
この発明は、このような従来の問題点を解決するためになされたものであり、機器を解体することなくデバッガ等を使用することができ、かつ、基板上の端子及びこの端子とデバッグ回路とを接続するための配線を削減することができるデバッグ機構を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係るデバッグ機構は、プロセッサを搭載した半導体集積回路を有する電子機器において、上記プロセッサにデバッガを接続して上記プロセッサのデバッグ機能を制御するためのデバッグ端子として上記半導体集積回路の内部回路の一部または上記半導体集積回路の上面に非接触型のインターフェースを設けたものである。
【発明の効果】
【０００８】
この発明に係るデバッグ機構は上記のように構成されているため、機器を解体してデバッグ端子が配設されている基板を露出させることなしに、機器外部からデバッガ等を接続することができる。また、基板上にデバッガ等を接続するためのデバッグ用の端子及びこの端子と基板内のデバッグ回路とを接続する配線を設ける必要がないため、デバッグ用の端子及び配線を配設するために必要となっていた基板上の領域を削減することができ、この領域の分だけ基板を小型化することができる。更に、基板が小型化されることによって基板を格納している機器本体も小型化することができる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
以下、この発明の実施の形態１を図にもとづいて説明する。図１は、この発明に係るデバッグ機構を具備した携帯電話機等の電子機器、及びその内部の半導体集積回路と、携帯電話機等の電子機器の内部の半導体集積回路にデバッガ等を接続するためのプローブとを示した概略図である。
【００１０】
携帯電話機等の電子機器１には、そのケースの一部を切り欠いた状態を示しているように、システム基板１１が収納され、このシステム基板１１上にはマイコンやＤＳＰなどのプロセッサが内蔵された半導体集積回路１２が実装され、半導体集積回路１２の上面にデバッガ等との接続端子となる非接触型のインターフェース１３が設けられている。
【００１１】
インターフェース１３は、図の例では外部から見てその位置が明確に分かるように配設されているが、半導体集積回路１２の内部回路の一部として設け、外部からは直接見えないようになっていてもよい。
また、１４は電子機器１のシステム基板１１上の配線を示している。
【００１２】
上記電子機器１のソフトウェアの開発・保守を行うために、上記半導体集積回路１２に接続されるデバッガ等のデバッグ用機器２は、ケーブル２１によって接続されたプローブ２２を有し、このプローブ２２には非接触型のデバッグ用インターフェース２３が設けられ、電子機器１のインターフェース１３との間を例えば電磁誘導によって電気的に接続し得るようにされている。インターフェース１３及び２３間の接続方式の詳細については後述する。
【００１３】
図2は、図１に示す電子機器１内に収納された半導体集積回路１２の断面構造を示したものである。この図に示すように、半導体集積回路１２は、半導体集積回路１２の主要な機能を実現する半導体集積回路チップ３２を基板３３に搭載して保持・固定すると共に、基板３３の下面に外部接続用端子３４を設け、半導体集積回路チップ３２と外部回路とを接続し得るようにし、また、半導体集積回路チップ３２の上面には半導体集積回路側の非接触型のデバッグ用インターフェース１３が設けられ、全体を封止パッケージ３１で封止して構成されたものである。
【００１４】
図の例では、半導体集積回路側の非接触型のデバッグ用インターフェース１３は半導体集積回路チップ３２の上面に設けられているが、半導体集積回路チップ３２の内部回路の一部として構成し、半導体集積回路チップ３２と一体化されていてもよい。
【００１５】
この発明に係るデバッグ機構を備えた電子機器１の開発段階、及び何らかの理由で保守や故障診断などのために電子機器１の内部の機能に直接アクセスする必要が生じた場合は、電子機器１の外部から、半導体集積回路１２の上方にプローブ２２を接近させ、プローブ側の非接触型のデバッグ用インターフェース２３と半導体集積回路側の非接触型のデバッグ用インターフェース１３との間で電磁誘導によるデバッグ用信号の授受を行って、デバッガ等のデバッグ用機器２を半導体集積回路１２に接続する。
【００１６】
図３は、実施の形態１において半導体集積回路１２に設けられる非接触型のインターフェース１３の構成を示す概略図である。
半導体集積回路１２の上面に配設された非接触型のインターフェース１３は、電磁誘導によってデバッガ２との間でデバッグ用信号の授受を行うためのコイル４１と、コイル４１にて電磁誘導によって発生した電気信号からデバッグ用信号を復調するための復調部４２と、デバッグ用信号を変調してコイル４１に交流磁界を発生させるための変調部４３と、半導体集積回路１２内部のプロセッサ４５または４６との間でデバッグ用入出力信号の授受を行うためのクロック信号を生成するクロック生成部４４とから構成されている。
【００１７】
また、半導体集積回路１２に内蔵されたＣＰＵ４５、及びＤＳＰ４６は、それぞれ、電子機器１の外部に準備されたデバッガ２から直接制御可能とするためのデバッグ回路４５ａ及び４６aと、デバッガ２とインターフェースするためのデバッグ用入出力信号線４５b及び４６bを有している。また、半導体集積回路１２の内部には、各種機能を実現するための内部ロジック回路４７が備えられている。なお、プローブ２２に設けられている非接触型のデバッグ用インターフェース２３は、半導体集積回路１２に設けられている非接触型のデバッグ用インターフェース１３と同様のものである。
【００１８】
デバッガ等のデバッグ用機器２と半導体集積回路１２との間でデバッグ用信号の授受を行う場合、例えば半導体集積回路１２に内蔵されているＣＰＵ４５からデバッグ用機器２に対してデバッグ用信号を送出する場合を考える。この場合には、ＣＰＵ４５に設けられたデバッグ回路４５aは、デバッグ用入出力信号線４５bを通じて非接触型のデバッグ用インターフェース１３の変調部４３にデバッグ用信号を送出する。
【００１９】
変調部４３では、デバッガ２のプローブ２２の非接触型のインターフェース２３との間であらかじめ取り決めてある変調方式を用いて変調を行い、コイル４１を駆動して交流磁界を発生させる。プローブ２２の非接触型のインターフェース２３では、半導体集積回路１２の非接触型のインターフェース１３で発生された交流磁界からデバッグ用信号を受信して復調し、それをデバッグ用機器２へ送出する。
【００２０】
また、デバッグ用機器２から半導体集積回路１２に内蔵されているＣＰＵ４５に対してデバッグ用信号を送出する場合には、デバッグ用機器２から送出されたデバッグ用信号がプローブ２２の非接触型のインターフェース２３から交流磁界として半導体集積回路１２の非接触型のインターフェース１３に送出される。
【００２１】
非接触型のインターフェース１３では、電磁誘導によりコイル４１に発生した電気信号を復調部４２でデバッグ用信号に復調し、クロック生成部４４で発生したクロック信号と合わせてデバッグ用入出力信号線４５bを通じてデバッグ回路４５aに送出する。
これにより、電子機器１の本体を解体することなく、電子機器１の外部から電子機器１にデバッグ用機器２を接続することが可能となる。
【００２２】
また、デバッグ用インターフェース１３は非接触型のインターフェースとして半導体集積回路１２上に配設されているため、従来、半導体集積回路１２の外部接続用端子３４のうち、デバッガ２等を接続するために設けられていた端子と、システム基板１１上の配線１４のうち、デバッガ２等を接続するために設けられていた配線とが不要となる。
【００２３】
このことにより、これらの端子及び配線を配設するために必要となっていた基板３３上の領域を削減することができるため、その領域の分だけ基板３３を小型化することができるだけでなく、基板３３が小型化されることによって基板３３を格納している電子機器１の本体の小型化にも寄与することができる。
なお、以上の説明ではデバッグ端子として半導体集積回路の上面に非接触型のインターフェースを設けた例を示したが、半導体集積回路の封止パッケージ３１から突出する形でデバッグ端子を設けておき、この端子にデバッガを接続するようにしてもよい。
【００２４】
実施の形態２．
次に、この発明の実施の形態２を図にもとづいて説明する。電子機器１とデバッガ２の構成及び半導体集積回路１２の全体構成は図１、図２と同様であるため、これらの図を援用して説明を省略する。
図４は、実施の形態２において半導体集積回路１２に設けられる非接触型のインターフェース１３Ａの構成を示す概略図である。実施の形態２では、非接触型のインターフェース手段として光信号を用いる。
【００２５】
この実施の形態では、デバッグ用信号の受信においては、プローブ２２の非接触型のインターフェース２３から送出される光信号を受光部５１で電気信号に変換し、その電気信号から復調部４２でデバッグ用信号を復調した上で、デバッグ回路４５aまたは４６aに送出する。また、デバッグ信号の送信においては、デバッグ回路４５aまたは４６aからのデバッグ用信号を変調部４３で変調し、それを発光部５２から光信号としてプローブ２２の非接触型のインターフェース２３に送出する。
【００２６】
実施の形態３．
次に、この発明の実施の形態３を図にもとづいて説明する。電子機器１とデバッガ２の構成及び半導体集積回路１２の全体構成は図１、図２と同様であるため、これらの図を援用して説明を省略する。
図５は、実施の形態３において半導体集積回路１２に設けられる非接触型のインターフェース１３Ｂの構成を示す概略図である。実施の形態３では、非接触型のインターフェース手段として電波を用いる。
【００２７】
この実施の形態では、デバッグ用信号の受信においては、プローブ２２の非接触型のインターフェース２３から送出される電波を同調コイル５１で電気信号に変換し、その電気信号から復調部４２でデバッグ用信号を復調した上で、デバッグ回路４５aまたは４６aに送出する。また、デバッグ信号の送信においては、デバッグ回路４５aまたは４６aからのデバッグ用信号を変調部４３で変調し、それを同調コイル６１から電波として発射してプローブ２２の非接触型のインターフェース２３に送出する。
【産業上の利用可能性】
【００２８】
この発明は、ＣＰＵやＤＳＰなどのプロセッサを内蔵した電子機器、例えば携帯電話機やＰＤＡなどに利用することができる。
【図面の簡単な説明】
【００２９】
【図１】この発明の実施の形態１によるデバッグ機構の構成を示す概略図である。
【図２】実施の形態１における半導体集積回路の構成を示す断面図である。
【図３】この発明の実施の形態１によるデバッグ機構の構成を示す概略図である。
【図４】この発明の実施の形態２によるデバッグ機構の構成を示す概略図である。
【図５】この発明の実施の形態３によるデバッグ機構の構成を示す概略図である。
【符号の説明】
【００３０】
１  電子機器、  ２  デバッグ用機器、  １１  システム基板、  １２  半導体集積回路、  １３、２３  非接触型のインターフェース、  １４  システム基板上の配線、  ２１  ケーブル、  ２２  プローブ、  ３１  半導体集積回路の封止パッケージ、  ３２  半導体集積回路チップ、  ３３  半導体集積回路基板、  ３４  半導体集積回路の外部接続用端子、  ４１  コイル、  ４２  復調部、  ４３変調部、  ４４  クロック生成部、
４５  ＣＰＵ、  ４５ａ、４６ａ  デバッグ回路、  ４５ｂ、４６ｂ  デバッガインターフェース用入出力信号線、  ４６  ＤＳＰ、  ４７  内部ロジック回路、  ５１  受光部、  ５２  発光部、  ６１  同調コイル。
【図１】
2005182209.tif 000003
【図２】
2005182209.tif 000004
【図３】
2005182209.tif 000005
【図４】
2005182209.tif 000006
【図５】
2005182209.tif 000007