(57)【要約】【課題】複数の電子負荷モジュールを並列接続した構成による電子負荷装置の動的負荷試験における負荷電流スルーレートを改善する。【解決手段】電子負荷装置を構成する個々の電子負荷モジュールに負荷電流スルーレート補正電圧発生手段による電圧を個々の残留インダクタンスに逆比例した補正係数加算手段により変換した電圧信号を、負荷電流制御用基準電圧発生手段の生成する電圧と加算する手段を設けることにより低電圧動作時の負荷トランジスタ電圧飽和を回避することにより電子負荷装置の負荷電流スルーレートが改善できる。【選択図】  図６
2005010062.tif 000002
【特許請求の範囲】
【請求項１】
直流電源装置あるいは、一次電池、二次電池などの負荷試験に供せられる複数の電子負荷モジュールが並列接続された電子負荷装置において、
所定の負荷電流を駆動するための負荷電流設定用基準電圧源の出力電圧と、
個々の電子負荷モジュールの負荷電流スルーレート補正電圧源の出力電圧を、当該電子負荷モジュールの負荷電流ループにおける残留インダクタンスの値に逆比例する負荷電流スルーレート補正係数演算手段により補正した電圧とを加算する手段により、負荷駆動用トランジスタを駆動する電子負荷装置において、
個々の電子負荷モジュールの負荷電流スルーレート補正係数演算手段に設定する係数値が、当該電子負荷モジュールの残留インダクタンスが最大のモジュールには負の係数を、当該電子負荷モジュールの残留インダクタンスが最小のモジュールには正の係数を設定し、
当該電子負荷装置を構成する個々の電子負荷モジュールに設定する負荷電流スルーレート補正係数が個々の電子負荷モジュールの残留インダクタンスによる負荷電流スルーレートに与える影響を相殺するように配分設定することを特徴とする電子負荷装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、直流電源装置あるいは一次電池、二次電池、燃料電池などの負荷試験に使用される電子負荷装置において、特に負荷電流の高速な変化に対する被試験電源等の特性を試験するための電子負荷装置に関する。
【０００２】
【従来の技術】
図１により、従来技術による電子負荷装置と被試験電源の回路構成例と動作原理を説明する。負荷試験を行う被試験電源２は、被試験電源２の電圧出力端子から接続ケーブル３を介して電子負荷装置１に接続され、所定の負荷試験電流ＩＬに対応した電圧Ｅｉｎを電子負荷装置１の負荷電流設定用基準電圧源Ｖ１に設定することにより、演算増幅器Ａ１によって負荷電流検出用シャント抵抗Ｒ１の電圧と当該基準電圧が比較され、演算増幅器Ａ１の出力電圧によって負荷トランジスタＱ１のゲートが駆動され式１による負荷電流ＩＬが流れる。
【数１】
2005010062.tif 000003
【０００３】
ここで被試験電源２の動的な負荷変動試験を行う場合には、負荷電流設定用基準電圧を直流電圧では無く、二値の負荷電流値に相当する制御電圧出力を交互に繰り返す梯形波や正弦波状の電圧、若しくは任意の電圧波形とすることで被試験電源に対する所望の負荷電流波形を得ることができる。この負荷電流の高速な変化に対する被試験電源の特性を試験する場合には電子負荷装置側での高いスルーレートの負荷電流変化が要求されることから、当該電子負荷装置の演算増幅器Ａ１と負荷トランジスタＱ１により構成される負荷電流制御ループの周波数特性を可能な限り広帯域にすることによって当該電子負荷装置の制御応答特性を高速にする必要がある。
【０００４】
図２は高速負荷電流動作時の問題を説明するための回路構成例であり、負荷電流を制御する演算増幅器Ａ１を差動入力回路とし、設定用基準電圧を梯形波発生器Ｖ３の出力電圧と負荷電流検出用シャント抵抗Ｒ１の検出電圧とを分圧抵抗Ｒ３〜Ｒ６により所定の電圧比で入力する構成とした場合の動作原理図である。
【０００５】
高速の負荷電流を流すときの問題点として、被試験電源２から電子負荷装置１の負荷電流制御用トランジスタＱ１を一巡する電流ループ中に存在する接続ケーブルや配線に起因するインダクタンスの成分が大きな障害となる。図２では電子負荷装置内部の往復線路等価インダクタンスをＬ１・Ｌ２とし、Ｌ１・Ｌ２間の相互インダクタンスをＭ１とし、被試験電源２と電子負荷装置１を結ぶ接続ケーブル３の等価インダクタンスをＬ３・Ｌ４とし、Ｌ３・Ｌ４間の相互インダクタンスをＭ３とし、被試験電源２の内部等価インダクタンスをＬ５として表現している。
【０００６】
この被試験電源２から電子負荷装置１の負荷電流制御用トランジスタＱ１を一巡する電流ループ全体の等価インダクタンスＬ（以下、残留インダクタンスと記す）は式２のようになる。
【数２】
2005010062.tif 000004
なお、図２において当該電流ループにおける各部の往復線路は発生する磁束が互いに打ち消すように平行線またはツイスト線として相互インダクタンスの極性をマイナスとするような構造としている。
【０００７】
負荷電流設定用基準電圧Ｖ３より図３のＡに示すような梯形波電圧を与えると、負荷電流制御用トランジスタＱ１には図３のＢに示す負荷電流が流れ、当該負荷電流が図３のＢに示しているＩ１からＩ２まで時間差ｔ１にて直線的に増加した場合、被試験電源２から接続ケーブル３を介して構成される負荷電流ループ全体の残留インダクタンスＬによる誘起起電力によって図３のＣのごとく負荷電流制御用トランジスタＱ１のドレイン・ソース間電圧は、負荷電流変化率を電流スルーレートとして式３に示すＳとすると式４に示すようにｖ１［Ｖ］の電圧相当量が減少することになる。
【数３】
2005010062.tif 000005
【数４】
2005010062.tif 000006
【０００８】
ここで、負荷電流制御用Ｑ１のドレイン・ソース間電圧Ｖｄｓが低下して零ボルト近くになると電子負荷回路が定電流負荷として能動的に動作することができなくなり、負荷電流ループ内の抵抗成分を無視した場合、被試験電源２の電圧Ｖ２と電流スルーレートの限界はｖ１＜Ｖ２であることから、おおよその動作限界は式５で示される関係となる。
【数５】
2005010062.tif 000007
仮に被試験電源２の電圧が１［Ｖ］で、負荷電流ループ内の残留インダクタンスＬが１００［ｎＨ］の場合には、式５より電流スルーレートＳの限界は１０［Ａ／μＳ］となることから、負荷電流ループ内の残留インダクタンスを如何に低減できるかが最大負荷電流スルーレートの増大に重要な要因となる。
【０００９】
さらに高い負荷電流スルーレートを得る方法として、図４に示すように図２に示す電子負荷回路を複数ブロック並列接続する方法が行われている。このように電子負荷回路をＮ個ブロック並列接続すると１ブロックごとの残留インダクタンスが同等であっても、全体としての負荷電流スルーレートはＮ倍に高速化することができる。ただし、被試験電源２から電子負荷装置までの並列化されていない外部接続ケーブルについてはその残留インダクタンスによる電圧降下を改善することはできないが、これに対する解決方法としては図５に示すように各電子負荷回路ブロックの負荷接続線を被試験電源２の電圧出力端子に直接接続できるような負荷接続端子の構造にすることで、負荷電流スルーレートを高めることは従来公知の技術である。また、各電子負荷回路ブロックの負荷電流制御トランジスタの平均負荷電流値を検出する抵抗回路網手段により、個々の負荷電流制御トランジススタでの誤差を補償する手段などが従来公知の技術である。
【００１０】
【特許文献１】
特開平０３−９９３０８号広報  （課題を解決するための手段、第２図）
【特許文献２】
特開平１０−１８７２５５号広報  （第２８−３０項、第１図）
【００１１】
【発明が解決しようとする課題】
従来公知の技術によって電子負荷回路ブロックを任意のＮ個分並列化を行うとき、次のような問題が発生する。並列化した各ブロックの負荷電流制御用トランジスタに負荷電流を等分に負担させようとした場合、各負荷電流制御用トランジスタから被試験電源２に接続される負荷端子までの残留インダクタンスが等しい時にのみＮ倍の負荷電流スルーレートが実現されることになる。しかし電子負荷装置を構成するＮ個の電子負荷回路ブロックの中に被試験電源装置２と接続される負荷線の残留インダクタンスの偏りがあれば電子負荷装置としての負荷電流スルーレートは式５にしめすようにＮ個の電子負荷回路ブロックの内で当該負荷線の残留インダクタンスが最大の電子負荷ブロックが電圧飽和を起こすために、ほかの電子負荷回路ブロックの負荷線の残留インダクタンスが低くいにも係わらず制限されてしまうことになる。
【００１２】
【課題を解決するための手段】
複数の電子負荷回路ブロックを並列接続して高い負荷電流スルーレート特性を有する電子負荷装置を構成する目的において、個々の電子負荷回路ブロックの負荷電流設定用基準電圧波形の立ち上がりスルーレートを当該電子負荷回路ブロックの負荷電流制御トランジスタから被試験電源に接続される負荷端子までの残留インダクタンスの違いに応じて任意に負荷電流スルーレートを制御可能とする負荷電流スルーレート補正用電圧発生手段を設けることにより個々の電子負荷回路ブロックの負荷電流ループにおける残留インダクタンスによる誘起電圧降下をほぼ等しく制御できる構成とし、複数の電子負荷回路ブロックにより構成される電子負荷装置全体として最大の負荷電流スルーレートを得ることができる。
【００１３】
【発明の実施の形態】
以下に本発明による実施の形態を図６と図７を参照しながら説明する。
【００１４】
【実施例】
説明を簡単にするために定電流電子負荷モジュール４１〜４３を３個のみに限定して並列に接続する場合の回路構成例を図６に、また負荷電流設定用基準電圧発生器１０及び本発明の負荷電流スルーレート補正用電圧発生器１１の電圧波形例を図７に示す。図６における係数器２１〜２３は、その入力信号である負荷電流スルーレート補正用電圧発生器１１の電圧出力に対して任意の係数倍の電圧出力を得るための手段であり、加算器３１〜３３は負荷電流設定用基準電圧発生器１０の電圧出力と係数器２１〜２３により任意の係数倍された負荷電流スルーレート補正用電圧発生器１１の電圧出力とを加算する手段であり、いずれも従来公知のものでよい。
【００１５】
負荷電流を高速に変化させる例として図７のＡに示すような梯形波波形電圧を負荷電流設定用基準電圧発生器１０により発生させ、図６の回路構成において当該梯形波波形電圧と相似の負荷電流を得る場合について説明する。図７のＢに示すように梯形波波形電圧の立ち上がり時間に同期してほぼ直線状に上昇し、立ち上がり終了とともに任意時間かつ任意勾配若しくは任意曲線にて初期電圧に復帰する電圧波形発生器を設け、これをスルーレート補正用電圧発生器１１と呼び本発明の効果を説明する。
【００１６】
図６に示す負荷電流設定用基準電圧発生器１０の出力電圧をＶＡ、スルーレート補正用電圧発生器１１の出力電圧をＶＢとし、電子負荷モジュール４１〜４３の入力電圧に対する出力電流の比を相互インダクタンスＧｍ［Ａ／Ｖ］と定義し、係数器２１〜２３の係数をＫ１〜Ｋ３とすると、電子負荷モジュール４１・４２・４３の入力電圧Ｖ１・Ｖ２・Ｖ３に対する出力電流ＩＬ１・ＩＬ２・ＩＬ３は
【数６】
2005010062.tif 000008
【数７】
2005010062.tif 000009
【数８】
2005010062.tif 000010
と式６〜式８に示すようになり、ここで電子負荷モジュール４１・４２・４３の残留インダクタンスＬ４１・Ｌ４２・Ｌ４３のインダクタンスの大小の順とは逆に係数器２１〜２３の係数の大きさＫ１〜Ｋ３を選定するとともに、各係数の総和が零近傍になるように決定する。このとき、各電子負荷モジュールの総出力電流ＩＬＯは
【数９】
2005010062.tif 000011
式９に示すように総出力電流ＩＬＯはスルーレート補正用電圧発生器の出力電圧ＶＢの影響は受けないことになる。
【００１７】
具体例として、各電子負荷モジュールの残留インダクタンスの大小関係がＬ４１＜Ｌ４２＜Ｌ４３の場合を想定し、残留インダクタンスが最小の電子負荷モジュール４１に対しては係数器２１に設定する係数Ｋ１を＋０．５に（この係数による加算器３１の出力電圧波形を図７のＣに示す）、残留インダクタンスが最大であるで電子負荷モジュール４３に対しては係数器２３に設定する係数Ｋ３を−０．５に（この係数による加算器３３の出力電圧波形を図７のＤに示す）、残留インダクタンスが中間の値である電子負荷モジュール４２に対しては係数器２２に設定する係数Ｋ２を零とする。この例において、電流立ち上がり時の負荷電流設定用基準電圧の負荷電流スルーレートは電子負荷モジュール４２の当該スルーレートを１００％とした場合、電子負荷モジュール４１では当該スルーレートは１５０％に、電子負荷モジュール４３の当該スルーレートは５０％となる。
【００１８】
このように、各電子負荷モジュールの負荷電流スルーレートを変えたことによって、各電子負荷モジュールにおける負荷電流の上昇過程において、各電子負荷モジュールの残留インダクタンスによる電圧降下が等しくなるインダクタンスの許容範囲も、電子負荷モジュール４２に対して電子負荷モジュール４１は６７％（１／１．５倍）に、電子負荷モジュール４３は２００％（１／０．５倍）となり、実装上の残留インダクタンスにばらつきがある場合でも、それに対応した最適な駆動が可能となる。この他にも各電子負荷モジュールの残留インダクタンスの比率に応じて係数器に設定する係数を、当該残留インダクタンスの大小に逆比例し、かつ各係数の総和が零近傍の値になるように適宜設定することで各電子負荷モジュールの残留インダクタンスに応じた最適な負荷電流スルーレートで駆動することが可能となり、従来技術では電子負荷装置を構成する各電子負荷モジュールに均等な負荷電流を配分していたのに比して、被試験電源との負荷接続端子からの距離が最短距離にあって残留インダクタンスが最小の電子負荷モジュールに対しては過度的に他の電子負荷モジュールに比して大きな負荷電流スルーレートを負担させ、被試験電源との負荷接続端子から最遠距離にあって残留インダクタンスが最大の電子負荷モジュールに対しては軽微な負荷電流スルーレートとすることにより、複数の電子負荷モジュールにより構成される電子負荷装置の平均的な残留インダクタンスに見合った最高速の負荷電流スルーレートによる負荷試験が可能となる。
【００１９】
さらに高速な負荷電流スルーレートを有した電子負荷装置を実現するには、図６に示した３個の電子負荷モジュールによる構成例に限らず、例えば１０〜１００個の電子負荷モジュールを並列接続すれば、並列化したモジュール数倍の負荷電流スルーレート高速化を実現できることになるとともに、電子負荷装置を構成する各電子負荷モジュールの残留インダクタンスに応じた負荷電流スルーレート補正用の係数器に設定する係数を図６での実施例のように、各電子負荷モジュールの残留インダクタンスの大小に逆比例した係数を適宜選定し、かつ選定した係数の総和が零近傍の値とすることにより本発明による効果を発揮できることは言うまでも無い。
【００２０】
次に、負荷電流スルーレート補正用電圧発生器の電圧波形について述べる。先に示した図７のＢの波形は、直線的に上昇下降する電圧波形について本発明による効果を述べているが、電圧波形の上昇過程においては指数関数に近似した直線的な電圧波形であっても、負荷電流スルーレートが若干変わるものの、本発明による並列接続された電子負荷モジュールに対する負荷電流スルーレートの改善効果が著しく損なわれるものでは無い。また、電圧下降時の波形については厳密な電圧波形の直線性に対する制限は無く、電圧の上昇時間よりも電圧スルーレートを低めにして電圧上昇時間よりも長い時間としたほうが良く、また下降時の電圧波形については直線的に復帰する以外に指数関数的な波形としても電子負荷モジュールの総出力電流には何の影響も与えない。
【００２１】
また、図７のＢでは電圧波形振幅が一定の値として本発明の効果を述べているが、この他に負荷電流スルーレートに比例して負荷電流スルーレート補正用電圧振幅が変化し、負荷電流スルーレートが低い場合には負荷電流スルーレート補正電圧がほとんど作用しない方法を一例にあげて説明する。図８に示す回路構成で、図９のＡに示す負荷電流波形を決定する梯形波電圧発生器１０等の信号電圧を入力端子ＴＰ−Ａに入力する。演算増幅器Ａ８１とコンデンサＣ８１及び抵抗器Ｒ８１によって微分器を構成し、ダイオードＤ８２によって一方の極性の電圧のみを出力する半波整流器として動作させると、その出力電圧波形は図９のＢにしめすようにＴＰ−Ａに入力した電圧波形の立ち上がり電圧スルーレートに比例した電圧出力となる。さらに次段は演算増幅器Ａ８２及び抵抗器Ｒ８２とコンデンサＣ８２によって積分器として動作する。
【００２２】
ここで梯形波電圧が上昇終了時に前段の微分器出力が無くなると、当該積分器の出力を緩やかにリセットするための放電抵抗Ｒ８３を挿入してある。この結果、出力端子ＴＰ−Ｃの負荷電流スルーレート補正用電圧出力波形は図９のＣに示すように直線的に上昇する波形ではなく、指数関数的な波形となるが本発明の効果はほぼ同様に得ることができる。図９のＡ，Ｂ，Ｃに示した波形で、実線は負荷電流スルーレートの高い場合を、点線は負荷電流スルーレートが低い場合の動作例として示している。このように負荷電流設定用基準電圧波形の電圧上昇スルーレートに比例して、当該スルーレートが高い場合にその作用があらわれ、当該スルーレートが低い場合には効果が無いことになるが、本発明においては残留インダクタンスのばらつきの影響を補償する目的に対しては負荷電流スルーレートの高い時にのみ必要な作用であり、何ら本発明の目的とする複数の電子負荷モジュールが並列接続された電子負荷装置における負荷電流スルーレートの向上を損なうものでは無い。
【００２３】
【発明の効果】
以上説明したように複数個の電子負荷モジュールを並列接続して動作させる高い負荷電流スルーレートの電子負荷装置において、各電子負荷モジュールから電子負荷装置の負荷端子までの配線長の違い起因する残留インダクタンスによって発生する過度的な電圧降下の影響を最適化できる負荷トランジスタ駆動電圧波形を得ることができ、従来技術においては当該電子負荷装置を構成する複数個の電子負荷モジュールの残留インダクタンスの最大値により制限されていた負荷電流スルーレートを、本発明では複数個の電子負荷モジュールの残留インダクタンスの平均値での負荷電流スルーレートにまで高めることが可能となるために、結果として複数個の電子負荷モジュールを並列接続した電子負荷装置としての負荷電流スルーレートの複数倍が実現できる。
【図面の簡単な説明】
【図１】従来技術による電子負荷装置の回路基本構成図である。
【図２】接続ケーブルの影響を考慮した従来技術による回路構成図である。
【図３】図２の回路構成による動作波形図である
【図４】従来技術による複数の電子負荷モジュールによる回路構成例である。
【図５】従来技術による複数の電子負荷モジュールによる回路構成例である。
【図６】本発明の一実施例における回路構成図である。
【図７】図６の回路構成による動作波形図である。
【図８】補正用電圧発生器の一実施例である。
【図９】図８による動作波形図である。
【符号の説明】
１                電子負荷装置
２                被試験電源等
３                接続ケーブル
１０              負荷電流設定用基準電圧発生器
１１              負荷電流スルーレート補正用電圧発生器
２１〜２３        係数器
３１〜３３        加算器
４１〜４３        定電流電子負荷モジュール
Ａ１〜Ａｎ        演算増幅器
Ｒ                抵抗
Ｃ                コンデンサ
Ｑ１〜Ｑｎ        トランジスタ
Ｌ１〜Ｌｎ２      インダクタンス
Ｍ１〜Ｍｎ１      相互インダクタンス
Ｖ１〜Ｖ３        電圧源
【図１】
2005010062.tif 000012
【図２】
2005010062.tif 000013
【図３】
2005010062.tif 000014
【図４】
2005010062.tif 000015
【図５】
2005010062.tif 000016
【図６】
2005010062.tif 000017
【図７】
2005010062.tif 000018
【図８】
2005010062.tif 000019
【図９】
2005010062.tif 000020