(57)【要約】【課題】  階調データの分解能を高めることなく階調補正を実現する。【解決手段】  キャパシタＣ1には、データ線Ｘより供給された階調データＶdataが書き込まれる。トランジスタＴ2は、キャパシタＣ1に保持されたデータに応じて、駆動電流Ｉoledを生成する。キャパシタＣ2，Ｃ3とトランジスタＴ5，Ｔ6とを含む補正回路２０は、補正電流Ｉamdを生成する。有機ＥＬ素子OLEDの輝度は、駆動電流Ｉoledと補正電流Ｉamdとを合成した合成電流Ｉoled'に応じて、設定される。補正電流Ｉamdは、２つの補正電流Ｉpls，Ｉmnsを合成したものである。前者の補正電流Ｉplsは、データ線Ｘ'aからの補正データＶcom1より一義的に特定される。また、後者の補正電流Ｉmnsは、データ線Ｘ'bからの補正データＶcom2より一義的に特定される。【選択図】  図７
2005309422.tif 000002
【特許請求の範囲】
【請求項１】
画素回路の駆動方法において、
データ線より供給された第１のデータを第１のキャパシタに書き込む第１のステップと、
前記第１のキャパシタに自己のゲートが接続されている第１の駆動素子によって、前記第１のキャパシタに保持された前記第１のデータに応じた第１の電流を生成する第２のステップと、
第２の駆動素子を含む回路によって、第２の電流を生成する第３のステップと、
前記第１の駆動素子によって生成された前記第１の電流と、前記回路によって生成された前記第２の電流とを合成した合成電流に応じて、電気光学素子の輝度を設定する第４のステップと
を含むことを特徴とする画素回路の駆動方法。
【請求項２】
前記第３のステップは、前記第２の駆動素子のゲートに印加された電圧に応じて、前記第２の電流の少なくとも一部となる第１の部分電流を生成するステップを含むことを特徴とする請求項１記載の画素回路の駆動方法。
【請求項３】
前記回路は、前記データ線の延在方向に並んだ複数の前記画素回路に共通して設けられていることを特徴とする請求項１又は請求項２記載の画素回路の駆動方法。
【請求項４】
画素回路の駆動方法において、
データ線より供給された第１のデータを第１のキャパシタに書き込む第１のステップと、
前記第１のキャパシタに自己のゲートが接続されている第１の駆動素子によって、前記第１のキャパシタに保持された前記第１のデータに応じた第１の電流を生成する第２のステップと、
第２のキャパシタと第２の駆動素子とを含む回路によって、第２の電流を生成する第３のステップと、
前記第１の駆動素子によって生成された前記第１の電流と、前記回路によって生成された前記第２の電流とを合成した合成電流に応じて、電気光学素子の輝度を設定する第４のステップと
を含むことを特徴とする画素回路の駆動方法。
【請求項５】
前記第３のステップは、前記データ線より供給された第２のデータを前記第２のキャパシタに書き込むステップと、
前記第２のキャパシタに自己のゲートが接続されている前記第２の駆動素子によって、前記第２のキャパシタに保持された前記第２のデータに応じて、前記第２の電流の少なくとも一部となる第１の部分電流を生成するステップと
を含むことを特徴とする請求項４記載の画素回路の駆動方法。
【請求項６】
前記回路は、第３のキャパシタと第３の駆動素子とを更に含み、
前記第３のステップは、前記データ線より供給され、前記第２のキャパシタに書き込まれる前記第２のデータとは異なる第３のデータを前記第３のキャパシタに書き込むステップと、
前記第３のキャパシタに自己のゲートが接続されている前記第３の駆動素子によって、前記第３のキャパシタに保持された前記第３のデータに応じて、前記第２の電流の一部となり、且つ、前記第１の部分電流とは逆向きの第２の部分電流を生成するステップと
を含むことを特徴とする請求項５記載の画素回路の駆動方法。
【請求項７】
前記第１のデータおよび前記第２のデータのそれぞれは、電圧レベルで前記データ線に供給されることを特徴とする請求項５又は請求項６記載の画素回路の駆動方法。
【請求項８】
前記第１のデータおよび前記第２のデータのそれぞれは、電流レベルで前記データ線に供給され、
前記第１のステップは、前記第１の駆動素子をダイオード接続するステップを含み、
前記第３のステップは、前記第２の駆動素子をダイオード接続するステップを含む
ことを特徴とする請求項５又は請求項６記載の画素回路の駆動方法。
【請求項９】
前記第１のデータが供給される前記データ線と、前記第２のデータが供給される前記データ線とが異なることを特徴とする請求項５又は請求項６記載の画素回路の駆動方法。
【請求項１０】
前記第１のデータが供給される前記データ線と、前記第２のデータが供給される前記データ線とは同一であって、前記第１のデータおよび前記第２のデータは前記データ線に時分割で供給されることを特徴とする請求項５又は請求項６記載の画素回路の駆動方法。
【請求項１１】
画素回路において、
データ線より供給された第１のデータが書き込まれる第１のキャパシタと、
前記第１のキャパシタに自己のゲートが接続されているとともに、前記第１のキャパシタに保持された前記第１のデータに応じた第１の電流を生成する第１の駆動素子と、
第２の電流を生成する回路と、
前記第１の駆動素子によって生成された前記第１の電流と、前記回路によって生成された前記第２の電流とを合成した合成電流に応じて、輝度が設定される電気光学素子と
を備えることを特徴とする画素回路
【請求項１２】
前記回路は、自己のゲートに印加された電圧に応じて、前記第２の電流の少なくとも一部となる第１の部分電流を生成する第２の駆動素子を含むことを特徴とする請求項１１記載の画素回路。
【請求項１３】
前記回路は、前記データ線の延在方向に並んだ複数の前記画素回路に共通して設けられていることを特徴とする請求項１１又は請求項１２記載の画素回路。
【請求項１４】
画素回路において、
データ線より供給された第１のデータが書き込まれる第１のキャパシタと、
前記第１のキャパシタに自己のゲートが接続されているとともに、前記第１のキャパシタに保持された前記第１のデータに応じて、第１の電流を生成する第１の駆動素子と、
前記データ線より供給された第２のデータが書き込まれる第２のキャパシタと、
前記第２のキャパシタに自己のゲートが接続されているとともに、前記第２のキャパシタに保持された前記第２のデータに応じて、第２の電流の少なくとも一部となる第１の部分電流を生成する第２の駆動素子と、
前記第１の駆動素子によって生成された前記第１の電流と、前記第２の電流とを合成した合成電流に応じて、輝度が設定される電気光学素子と
を備えることを特徴とする画素回路。
【請求項１５】
前記データ線より供給され、前記第２のキャパシタに書き込まれる前記第２のデータとは異なる第３のデータが書き込まれる第３のキャパシタと、
前記第３のキャパシタに自己のゲートが接続されているとともに、前記第３のキャパシタに保持された前記第３のデータに応じて、前記第２の電流の一部となり、且つ、前記第１の部分電流とは逆向きの第２の部分電流を生成する第３の駆動素子と
を更に備えることを特徴とする請求項１４記載の画素回路。
【請求項１６】
前記データ線に供給された電圧レベルの前記第１のデータを前記第１のキャパシタの一方の電極に選択的に供給する第１のスイッチング素子と、
前記データ線に供給された電圧レベルの前記第２のデータを前記第２のキャパシタの一方の電極に選択的に供給する第２のスイッチング素子と
を更に有することを特徴とする請求項１４又は請求項１５記載の画素回路。
【請求項１７】
前記第１のデータおよび前記第２のデータのそれぞれは、電流レベルで前記データ線に供給され、
前記第１の駆動素子を選択的にダイオード接続する第１のスイッチング素子と、
前記第２の駆動素子を選択的にダイオード接続する第２のスイッチング素子と
を更に有することを特徴とする請求項１４又は請求項１５記載の画素回路。
【請求項１８】
前記第１のデータが供給される前記データ線と、前記第２のデータが供給される前記データ線とが異なることを特徴とする請求項１４又は請求項１５記載の画素回路。
【請求項１９】
前記第１のデータが供給される前記データ線と、前記第２のデータが供給される前記データ線とは同一であって、前記第１のデータおよび前記第２のデータは前記データ線に時分割で供給されることを特徴とする請求項１４又は請求項１５記載の画素回路。
【請求項２０】
電気光学装置において、
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応して設けられた複数の画素回路と、
前記走査線に走査信号を出力することにより、データの書込対象となる前記画素回路に対応する前記走査線を選択する走査線駆動回路と、
前記走査線駆動回路と協働し、前記書込対象となる前記画素回路に対応する前記データ線にデータを出力するデータ線駆動回路と、
前記第２のデータを生成する第２のデータ生成回路とを有し、
前記画素回路は、請求項１１から請求項１９の何れか一項に記載の画素回路であることを特徴とする電気光学装置。
【請求項２１】
請求項２０に記載された電気光学装置を実装したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路の駆動方法、画素回路、電気光学装置および電子機器に係り、特に、電流駆動型素子を有する画素の階調補正に関する。
【背景技術】
【０００２】
近年、有機ＥＬ（Electronic Luminescence）素子を用いたフラットパネルディスプレイ（ＦＰＤ）が注目されている。有機ＥＬ素子は、自己を流れる駆動電流によって駆動する電流駆動型素子の一つであり、その電流レベルに応じた輝度で自ら発光する。このような素子を有する画素のデータ書込方式には、電流プログラム方式と電圧プログラム方式とがある。電流プログラム方式は、画素が接続されたデータ線に対するデータの供給を電流ベースで行う方式であり、電圧プログラム方式は、このデータ供給を電圧ベースで行う方式である。
【０００３】
特許文献１には、有機ＥＬ素子によって構成された表示パネルに関して、外乱要素に起因した表示階調の変動を抑制すべく、画素に供給する階調データを補正する技術が開示されている。具体的には、表示パネル内に設けられた複数の温度センサによって、有機ＥＬ素子の発熱に伴う温度変動を検出し、これに応じて、画素の階調を規定する階調データとしての電流レベル自体を変更する。
【特許文献１】特開２００２−１７５０４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１のように階調データ自体を補正する手法では、本来の表示階調数よりも階調データを分解能を高める必要がある。例えば、６４階調表示で４値の輝度補正をかける場合、本来の表示階調数が６４であるのにも拘わらず、２５６の分解能が必要となる。階調データの高分解能化は、ＤＡＣ等の回路構成の複雑化や消費電力の増大といった不都合を招く。
【０００５】
また、有機ＥＬ素子を備える表示パネルは、輝度が低いときの階調表示を行う場合には有機ＥＬ素子に供給する電流を細かく制御する必要があり、輝度が高いときの階調表示を行う場合には有機ＥＬ素子に供給する電流を大きく制御する必要がある。このため、有機ＥＬ素子を制御する制御素子（トランジスタ）に高輝度時の階調制御に適したものを用いると、低輝度時の階調制御の制御性が悪化するという問題があった。
【０００６】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、外乱要素に起因した表示階調の変動を抑制するための階調補正を階調データの分解能を高めることなく実現することである。
【課題を解決するための手段】
【０００７】
かかる課題を解決するために、第１の発明は、データ線より供給された第１のデータを第１のキャパシタに書き込む第１のステップと、前記第１のキャパシタに自己のゲートが接続されている第１の駆動素子によって、前記第１のキャパシタに保持された前記第１のデータに応じた第１の電流を生成する第２のステップと、第２の駆動素子を含む回路によって、第２の電流を生成する第３のステップと、前記第１の駆動素子によって生成された前記第１の電流と、前記回路によって生成された前記第２の電流とを合成した合成電流に応じて、電気光学素子の輝度を設定する第４のステップとを含むことを特徴としている。
また、第１の発明において、前記第３のステップは、前記第２の駆動素子のゲートに印加された電圧に応じて、前記第２の電流の少なくとも一部となる第１の部分電流を生成するステップを含むことを特徴としている。
更に。第１の発明において、前記回路は、前記データ線の延在方向に並んだ複数の前記画素回路に共通して設けられていることが好ましい。
第２の発明は、データ線より供給された第１のデータを第１のキャパシタに書き込む第１のステップと、前記第１のキャパシタに自己のゲートが接続されている第１の駆動素子によって、前記第１のキャパシタに保持された前記第１のデータに応じた第１の電流を生成する第２のステップと、第２のキャパシタと第２の駆動素子とを含む回路によって、第２の電流を生成する第３のステップと、前記第１の駆動素子によって生成された前記第１の電流と、前記回路によって生成された前記第２の電流とを合成した合成電流に応じて、電気光学素子の輝度を設定する第４のステップとを含むことを特徴としている。
また、第２の発明において、前記第３のステップは、前記データ線より供給された第２のデータを前記第２のキャパシタに書き込むステップと、前記第２のキャパシタに自己のゲートが接続されている前記第２の駆動素子によって、前記第２のキャパシタに保持された前記第２のデータに応じて、前記第２の電流の少なくとも一部となる第１の部分電流を生成するステップとを含むことを特徴としている。
また、第２発明において、前記回路は、第３のキャパシタと第３の駆動素子とを更に含み、前記第３のステップは、前記データ線より供給され、前記第２のキャパシタに書き込まれる前記第２のデータとは異なる第３のデータを前記第３のキャパシタに書き込むステップと、前記第３のキャパシタに自己のゲートが接続されている前記第３の駆動素子によって、前記第３のキャパシタに保持された前記第３のデータに応じて、前記第２の電流の一部となり、且つ、前記第１の部分電流とは逆向きの第２の部分電流を生成するステップとを含むことを特徴としている。
ここで、第２の発明において、前記第１のデータおよび前記第２のデータのそれぞれは、電圧レベルで前記データ線に供給されることを特徴としている。
また、第２の発明において、前記第１のデータおよび前記第２のデータのそれぞれは、電流レベルで前記データ線に供給され、前記第１のステップは、前記第１の駆動素子をダイオード接続するステップを含み、前記第３のステップは、前記第２の駆動素子をダイオード接続するステップを含むことを特徴としている。
また、第２の発明において、前記第１のデータが供給される前記データ線と、前記第２のデータが供給される前記データ線とが異なることを特徴としている。
更に、第２の発明において、前記第１のデータが供給される前記データ線と、前記第２のデータが供給される前記データ線とは同一であって、前記第１のデータおよび前記第２のデータは前記データ線に時分割で供給されることを特徴としている。
第３の発明は、データ線より供給された第１のデータが書き込まれる第１のキャパシタと、前記第１のキャパシタに自己のゲートが接続されているとともに、前記第１のキャパシタに保持された前記第１のデータに応じた第１の電流を生成する第１の駆動素子と、第２の電流を生成する回路と、前記第１の駆動素子によって生成された前記第１の電流と、前記回路によって生成された前記第２の電流とを合成した合成電流に応じて、輝度が設定される電気光学素子とを備えることを特徴としている。
また、第３の発明において、前記回路は、自己のゲートに印加された電圧に応じて、前記第２の電流の少なくとも一部となる第１の部分電流を生成する第２の駆動素子を含むことを特徴としている。
更に、第３の発明において、前記回路は、前記データ線の延在方向に並んだ複数の前記画素回路に共通して設けられていることを特徴としている。
第４の発明は、データ線より供給された第１のデータが書き込まれる第１のキャパシタと、前記第１のキャパシタに自己のゲートが接続されているとともに、前記第１のキャパシタに保持された前記第１のデータに応じて、第１の電流を生成する第１の駆動素子と、前記データ線より供給された第２のデータが書き込まれる第２のキャパシタと、前記第２のキャパシタに自己のゲートが接続されているとともに、前記第２のキャパシタに保持された前記第２のデータに応じて、第２の電流の少なくとも一部となる第１の部分電流を生成する第２の駆動素子と、前記第１の駆動素子によって生成された前記第１の電流と、前記第２の電流とを合成した合成電流に応じて、輝度が設定される電気光学素子とを備えることを特徴としている。
また、第４の発明において、前記データ線より供給され、前記第２のキャパシタに書き込まれる前記第２のデータとは異なる第３のデータが書き込まれる第３のキャパシタと、前記第３のキャパシタに自己のゲートが接続されているとともに、前記第３のキャパシタに保持された前記第３のデータに応じて、前記第２の電流の一部となり、且つ、前記第１の部分電流とは逆向きの第２の部分電流を生成する第３の駆動素子とを更に備えることを特徴としている。
ここで、第４の発明において、前記データ線に供給された電圧レベルの前記第１のデータを前記第１のキャパシタの一方の電極に選択的に供給する第１のスイッチング素子と、前記データ線に供給された電圧レベルの前記第２のデータを前記第２のキャパシタの一方の電極に選択的に供給する第２のスイッチング素子とを更に有することを特徴としている。
また、第４の発明において、前記第１のデータおよび前記第２のデータのそれぞれは、電流レベルで前記データ線に供給され、前記第１の駆動素子を選択的にダイオード接続する第１のスイッチング素子と、前記第２の駆動素子を選択的にダイオード接続する第２のスイッチング素子と更に有することを特徴としている。
また、第４の発明において、前記第１のデータが供給される前記データ線と、前記第２のデータが供給される前記データ線とが異なることを特徴としている。
更に、第４の発明において、前記第１のデータが供給される前記データ線と、前記第２のデータが供給される前記データ線とは同一であって、前記第１のデータおよび前記第２のデータは前記データ線に時分割で供給されることを特徴としている。
第５の発明は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた複数の画素回路と、前記走査線に走査信号を出力することにより、データの書込対象となる前記画素回路に対応する前記走査線を選択する走査線駆動回路と、前記走査線駆動回路と協働し、前記書込対象となる前記画素回路に対応する前記データ線にデータを出力するデータ線駆動回路と、前記第２のデータを生成する第２のデータ生成回路とを有し、前記画素回路は、上述した第３又は第４の発明に係る画素回路であることを特徴としている。
第６の発明は、上述した第５の発明に係る電気光学装置を実装した電子機器を提供する。
以上の本発明によれば、階調データとは別個に補正データを生成し、両者を画素内で合成しているので、外乱要素に起因した表示階調の変動を抑制するための階調補正を階調データの分解能を高めることなく実現できる。
【発明を実施するための最良の形態】
【０００８】
（第１の実施形態）
図１は、本実施形態にかかる電気光学装置のブロック構成図である。表示部１は、例えばＴＦＴ（Thin Film Transistor）によって電気光学素子を駆動するアクティブマトリクス型の表示パネルである。この表示部１には、ｍドット×ｎライン分の画素群がマトリクス状（二次元平面的）に並んでいる。表示部１には、それぞれが水平方向に延在している走査線群Ｙ1〜Ｙnと、それぞれが垂直方向に延在しているデータ線群Ｘ1〜Ｘmとが設けられており、これらの交差に対応して画素２が配置されている。また、表示部１には、データ線群Ｘ1〜Ｘmとは別系統で、それぞれが垂直方向に延在するデータ線Ｘ群1'〜Ｘm'が更に設けられている。以下の説明では、２系統のデータ線Ｘ1〜Ｘm，Ｘ'1〜Ｘ'mを区別するために、前者のデータ線Ｘ1〜Ｘmを単なる「データ線」と呼び、後者のデータ線Ｘ1'〜Ｘm'を「サブデータ線」と呼ぶ。なお、後述する画素回路の構成との関係で、同図に示した１本のサブデータ線Ｘ'は、後述する２本のサブデータ線Ｘ'a，Ｘ'bのセットを示している。
【０００９】
制御回路６は、図示しない上位装置からの外部信号をベースに各種の内部信号を生成し、これらに基づいて、走査線駆動回路３とデータ線駆動回路４とを同期制御する。この同期制御の下、これらの駆動回路３，４は互いに協働して表示部１の表示制御を行う。走査線駆動回路３は、シフトレジスタ、出力回路等を主体に構成されており、走査線Ｙ1〜Ｙnに走査信号ＳＥＬを出力することによって、走査線Ｙ1〜Ｙnの線順次走査を行う。走査信号ＳＥＬは、高電位レベル（以下「Ｈレベル」という）または低電位レベル（以下「Ｌレベル」という）の２値的なレベルをとり、データの書込対象となる画素行に対応する走査線ＹはＨレベル、これ以外の走査線ＹはＬレベルにそれぞれ設定される。走査線Ｙ1〜Ｙnは、１画像の表示期間に相当する１フレーム（１Ｆ）毎に、所定の選択順序で順番に選択されていく。
【００１０】
データ線駆動回路４は、シフトレジスタ、ラインラッチ回路、ＤＡＣ、出力回路等を主体に構成されている。データ線駆動回路４は、１本の走査線Ｙの選択期間に相当する１水平走査期間（１Ｈ）において、今回データを書き込む画素行に対する階調データの一斉出力と、次の１Ｈで書き込みを行う画素行に関する階調データの点順次的なラッチとを同時に行う。ある１Ｈにおいて、データ線Ｘの本数に相当するｍ個の階調データが順次ラッチされる。そして、次の１Ｈにおいて、ラッチされたｍ個の階調データは、データ線Ｘ1〜Ｘmに一斉に出力される。本実施形態は、電圧プログラム方式の階調補正に関するものなので、画素２の表示階調を規定する階調データは、電圧ＤＡＣにてデジタルからアナログに変換された上で、電圧レベルの階調データＶdataとしてデータ線Ｘ〜Ｘmに供給される。なお、階調データＶdata自体には補正要素が加味されないので、階調データＶdataに関しては、本来の分解能以上にアナログレベルを細分化する必要はない。したがって、階調補正を行う場合であっても、階調データＶdataに要求される分解能としては、６４階調表示ならば６４で足り、２５６階調表示ならば２５６で足りる。
【００１１】
制御回路６は、上述した駆動回路３，４以外に、サブデータ線Ｘ1'〜Ｘm'に接続された補正データ生成回路５も制御する。この補正データ生成回路５は、駆動回路３，４と同期して、１画素行分のｍ個の補正データをサブデータ線Ｘ'1〜Ｘ'mに出力する。ここで、「補正データ」は、外乱要素に起因した表示階調の変動を抑制するために、外乱要素による変動分を補償するデータであって、階調データとは別個に画素２に供給される。電圧プログラム方式の場合には、電圧レベルを有する２種類の補正データＶcom1，Ｖcom2（場合よってはどちらか一方）がサブデータ線Ｘ'1〜Ｘ'mに供給される。補正データＶcom1は、階調データＶdataによって規定される画素２の輝度をより高めるため、換言すれば、電気光学素子を流れる電流をより増加させるために用いられる。これに対して、補正データＶcom2は、階調データＶdataによって規定される画素２の輝度をより低めるために、換言すれば、電気光学素子を流れる電流をより減少させるために用いられる。電気光学素子として有機ＥＬ素子を用いる場合、下記に示す５個の補正要素ΔＤta，ΔＤtl，ΔＤlx，ΔＤd，ΔＤmuraが想定され、これらのいずれか、或いは、複数の要素に基づいて補正データＶcom1，Ｖcom2が算出される。
【００１２】
（１）周囲温度変動ΔＤta
周囲温度変動ΔＤtaは、電気光学装置の使用環境の温度、すなわち、周囲温度Ｔaの変動を補正する補正要素である。一般に、周囲温度Ｔaが変動すると、有機ＥＬ素子OLEDの駆動電圧や発光効率等も変動する。したがって、この温度領域全体で表示品質の安定化を図るためには、外乱要素である周囲温度Ｔaの影響を考慮した補正を行うことが好ましい。図２は、一例としての周囲温度Ｔaと周囲温度変動ΔＤtaとの関係を示す特性図である。有機ＥＬ素子OLEDの温度−輝度特性がＲＧＢ毎に異なる点に鑑み、周囲温度変動ΔＤtaは、ＲＧＢ毎に個別に設定されている。Ｂ（青）については、周囲温度Ｔaの増加にともない周囲温度変動ΔＤtaが線形的に増加しており、Ｒ（赤）およびＧ（緑）については、周囲温度Ｔaの増加にともない周囲温度変動ΔＤtaが線形的に減少している。周囲温度変動ΔＤtaに応じた補正は、例えば、電気光学装置に内蔵された温度センサで表示部１近傍の周囲温度Ｔaを検出することにより、リアルタイムで行われる。この場合、補正データ生成回路５は、温度センサによって検出された周囲温度Ｔaを入力とした演算処理を行って、画素２の階調設定の際に加味すべき周囲温度変動ΔＤtaを算出し、これを補正データとして出力する。この演算処理は、図２のような特性が記述された変換テーブルを参照して、入力値Ｔaから出力値ΔＤtaを求めるテーブル参照処理（Look Up Table処理）が想定されるが、これ以外の処理方法であってもよい。この補正単位は、周囲温度Ｔaの影響が表示部１全体に作用する点に鑑み、表示部１全体である。なお、温度センサとしては、特開２００２−９８５９４号公報に開示されているように、温度センサが搭載された半導体チップを用いてもよく、特開２００２−１２２８３８号公報に開示されているように、表示部１の基板上に形成された温度検出素子（ＰＮ接合の温度に対する電圧変化を検出する素子）を用いることも可能である。
【００１３】
（２）自己発熱温度変動ΔＤtl
自己発熱温度変動ΔＤtlは、有機ＥＬ素子OLEDの発光に伴う発熱温度Ｔlの変動を補正する補正要素である。一般に、有機ＥＬ素子OLEDの発光輝度が高くなるほど、有機ＥＬ素子OLEDの発熱温度も高くなる。したがって、この発熱温度領域全体で表示品質の安定化を図るためには、外乱要素である発熱温度Ｔlの影響を考慮した補正を行うことが好ましい。図３は、一例としての発熱温度Ｔlと自己発熱温度変動ΔＤtlとの関係を示す特性図である。自己発熱温度変動ΔＤtlは、ＲＧＢ毎に個別に設定されているが、いずれも発熱温度Ｔlの増加にともない非線形的に増加している。画素２の階調と発熱温度Ｔlとの関係は、実験やシミュレーション等を通じて知得することができる。この補正単位は、基本的には画素毎であるが、ある画素２の発熱量が周辺画素へも拡散するケースを想定する場合には、周辺画素を含めたブロック単位にしてもよい。
【００１４】
（３）周囲照度変動ΔＤlx
周囲照度変動ΔＤlxは、電気光学装置の使用環境における明るさ、すなわち、周囲照度Ｌxの変動を補正する補正要素である。一般に、外光の程度に応じて、見映えのよい表示を行う上で最適な有機ＥＬ素子OLEDの発光輝度が変わってくる。例えば、明るい外光下での使用時には、通常の表示状態よりも発光輝度を明るくし、高コントラスト化した方が視認性が向上する。これに対して、暗い屋内での使用時には、通常の表示状態では明るすぎるため、発光輝度を多少暗くした方が視認性が向上する。したがって、この照度領域全体において安定した視認性を得るためには、外乱要素である周囲照度Ｌxの影響を考慮した補正を行うことが好ましい。図４は、一例としての周囲照度Ｌxと周囲照度変動ΔＤlxとの関係を示す特性図である。周囲照度変動ΔＤlxについては、他の補正要素とは異なりＲＧＢ共通に設定され、周囲照度Ｌxの増加にともない非線形的に増加している。周囲照度変動ΔＤlxに応じた補正は、例えば、電気光学装置に内蔵された照度センサで表示部１近傍の周囲照度Ｌxを検出することにより、リアルタイムで行われる。補正データ生成回路５は、照度センサによって検出された周囲照度Ｌxを入力とした演算処理を行って、画素２の階調設定の際に加味すべき周囲照度変動ΔＤlxを算出し、これを補正データとして出力する。この演算処理は、図４のような特性が記述された変換テーブルを参照して、入力値Ｌxから出力値ΔＤlxを求めるＬＵＴ処理が想定されるが、これ以外の処理方法であってもよい。この補正単位は、周囲照度Ｌxの影響が表示部１全体に作用する点に鑑み、表示部１全体である。照度センサとしては、例えば、特開２０００−６６６２４号公報に開示されているように、外光の強度を検出する照度センサを用いることができる。なお、周囲照度Ｌxの検出精度を確保するという観点でいえば、表示部１の自己発光の影響を受けないように、自己発光を遮蔽する構造的な工夫を表示部１に設けることが好ましい。
【００１５】
（４）劣化変動ΔＤd
劣化変動ΔＤdは、有機ＥＬ素子OLEDの劣化度合ｄによる変動を補正する補正要素である。一般に、有機ＥＬ素子OLEDの劣化が進むにしたがい、有機ＥＬ素子OLEDの駆動電圧や発光効率等が低下していく。したがって、時間軸領域全体で表示品質の安定化を図るためには、外乱要素である劣化度合ｄの影響を考慮した補正を行うことが好ましい。図５は、一例としての劣化度合ｄと劣化変動ΔＤdとの関係を示す特性図である。劣化度合ｄがＲＧＢ毎に異なる点に鑑み、劣化変動ΔＤdもＲＧＢ毎に個別に設定されているが、いずれも劣化度合ｄの増加にともない線形的に増加している。劣化変動ΔＤdに応じた補正は、例えば、電気光学装置に内蔵された劣化度合検出センサで劣化度合ｄを検出することにより、リアルタイムで行われる。補正データ生成回路５は、このセンサによって検出された劣化度合ｄを入力とした演算処理を行って、画素２の階調設定の際に加味すべき劣化変動ΔＤdを算出し、これを補正データとして出力する。この演算処理は、図５のような特性が記述された変換テーブルを参照して、入力値ｄから出力値ΔＤdを求めるＬＵＴ処理が想定されるが、これ以外の処理方法を用いてもよい。劣化度合センサとしては、例えば、電気光学装置が今まで動作した累積時間を計測するタイマ、或いは、フレームメモリに今まで蓄積された表示データの累積数を計測するカウンタ等を用いることができる。この場合、補正単位は表示部１全体となる。また、このような時間軸ベースで劣化度合ｄを推定する手法に代えて、有機ＥＬ素子OLEDの発光状態ベースで劣化度合ｄを推定してもよい。例えば、ＣＣＤセンサやＣＭＯＳセンサ等の輝度センサを用いて、有機ＥＬ素子OLEDの発光輝度を画素単位で検出し、本来の輝度に対する実際の輝度の低下分から劣化度合ｄを推定するといった如くである。この場合の補正単位は、画素毎となる。このような輝度センサの具体的な構成については、特開平９−２３７８８７号公報や特開平１１−３４５９５７号公報に開示されている他、電気光学装置に開閉可能なフタを設け、表示部１と対向するフタの内面（対向面）にＣＣＤセンサ等を設けてもよい。
【００１６】
（５）表示ムラΔＤmura
表示ムラΔＤmuraは、有機ＥＬ素子OLEDの駆動電圧、発光効率、色度等の相違に起因した表示部１のムラ度合muraを補正する補正要素である。図６は、一例としてのムラ度合muraと表示ムラΔＤmuraとの関係を示す特性図である。ＲＧＢ毎の特性の違いを考慮して、表示ムラΔＤmuraもＲＧＢ毎に個別に設定されているが、いずれもムラ度合muraの進行にともない線形的に増加している。表示ムラΔＤmuraに応じた補正は、電気光学装置に外付けされる検査装置（図示せず）によってムラ度合muraを検出することで、製品出荷前に行われる。補正データ生成回路５は、検査装置によって検出されたムラ度合muraを入力とした演算処理を行って、画素２の階調設定の際に加味すべき表示ムラΔＤmuraを算出し、これを補正データとして出力する。この演算処理は、図６のような特性が記述された変換テーブルを参照して、入力値muraから出力値ΔＤmuraを求めるＬＵＴ処理が想定されるが、これ以外の処理方法であってもよい。ムラ度合muraの検出を画素単位に行う場合、補正単位も画素毎になる。なお、表示ムラΔＤmuraに応じた補正は、製品出荷前に行えば足り、その後の補正は必ずしも必要ではない。しかしながら、上述した輝度センサを用いてムラ度合muraをリアルタイムで検出し、表示ムラΔＤmuraに応じた補正をリアルタイムで行うことも可能である。
【００１７】
上述した補正項目（１）〜（３），（５）に関しては、基本的に、階調データＶdataによって規定される本来の輝度よりも高輝度に設定するケース、および、これよりも低輝度に設定するケースのどちらも想定される。したがって、高輝度側に補正する明補正用の補正データＶcom1、および、低輝度側に補正する暗補正用の補正データＶcom2の双方が必要となる。これに対して、（４）の劣化変動に関しては、明補正用の補正データＶcom1のみで足り、暗補正用の補正データＶcom2は不要である。なぜなら、有機ＥＬ素子の特性上、輝度をある一定値に保つのに必要な駆動電流は、有機ＥＬ素子の経時的な劣化にともない、徐々に増大していくからである（減少はしない）。それゆえに、明補正用の補正データＶcom1があれば、経時劣化に起因した発光輝度の低下に対処できる。
【００１８】
また、補正データＶcom1，Ｖcom2は、画素２毎に個別に設定してもよいが、ライン毎、エリア毎、パネル毎に設定してもよい。また、補正データＶcom1，Ｖcom2のレベルに関しては、階調毎にゲインを変えてもよいし、すべての階調領域において一定であってもよい。
【００１９】
図７は、本実施形態にかかる電圧プログラム方式の画素回路図である。この画素回路は、電気光学素子としての有機ＥＬ素子OLEDと、６個のトランジスタＴ1〜Ｔ6と、２個のキャパシタＣ1〜Ｃ2とを含み、６個の回路要素Ｔ3〜Ｔ6，Ｃ2〜Ｃ3によって補正回路２０が構成されている点に特徴がある。ダイオードとして表記された有機ＥＬ素子OLEDは、自己を流れる電流（後述する合成電流Ｉoled'）によって輝度が設定される典型的な電流駆動型素子である。なお、同図の例では、トランジスタＴ2，Ｔ5をｐチャネル型とし、その他をｎチャネル型としているが、これは一例にすぎず、別の組み合わせでチャネル型を設定してもよい。また、本明細書では、ソース、ドレインおよびゲートを備える三端子型素子であるトランジスタに関して、ソースまたはドレインの一方を「一方の端子」と呼び、他方を「他方の端子」と呼ぶ。
【００２０】
スイッチング素子であるトランジスタＴ1のゲートは、走査信号ＳＥＬが供給される１本の走査線Ｙに接続されており、その一方の端子は、電圧レベルの階調データＶdataが供給されるデータ線Ｘに接続されている。このトランジスタＴ1の他方の端子は、キャパシタＣ1の一方の電極と、駆動素子であるｐチャネル型のトランジスタＴ2のゲートとに共通接続されている。また、キャパシタＣ1の他方の電極およびトランジスタＴ2の一方の端子は、電源電圧Ｖddが常時供給されるＶdd端子に接続されている。トランジスタＴ2の他方の端子は、ノードＮaに接続されている。有機ＥＬ素子OLEDのアノード（陽極）は、ノードＮaに接続されており、そのカソード（陰極）は、電源電圧Ｖddよりも低い基準電圧Ｖssが常時供給されるＶss端子に接続されている。
【００２１】
補正回路２０は、３個の回路要素Ｔ3，Ｔ5，Ｃ2によって構成される明補正部と、３個の回路要素Ｔ4，Ｔ6，Ｃ3によって構成される暗補正部とを有する。それぞれの補正部における回路要素の接続関係は、上述した回路要素Ｔ1，Ｔ2，Ｃ1のそれと類似している。すなわち、明補正部に関して、スイッチング素子であるトランジスタＴ3のゲートは、走査線Ｙに接続されており、その一方の端子は、電圧レベルの補正データＶcom1が供給される第１のサブデータ線Ｘ'aに接続されている。このトランジスタＴ3の他方の端子は、キャパシタＣ2の一方の電極と、駆動素子であるｐチャネル型のトランジスタＴ5のゲートとに共通接続されている。また、キャパシタＣ2の他方の電極およびトランジスタＴ5の一方の端子は、Ｖdd端子に接続されている。トランジスタＴ5の他方の端子は、ノードＮaに接続されている。一方、暗補正部に関して、スイッチング素子であるトランジスタＴ4のゲートは、走査線Ｙに接続されており、その一方の端子は、電圧レベルの補正データＶcom2が供給される第２のサブデータ線Ｘ'bに接続されている。このトランジスタＴ4の他方の端子は、キャパシタＣ3の一方の電極と、駆動素子であるｎチャネル型のトランジスタＴ6のゲートとに共通接続されている。また、キャパシタＣ3の他方の電極およびトランジスタＴ6の一方の端子は、Ｖss端子に接続されている。トランジスタＴ6の他方の端子は、ノードＮaに接続されている。
【００２２】
なお、回路構成の簡略化等の理由で、暗補正用の補正データＶcom2のみを用いる場合には、補正データＶcom1が供給される第１のサブデータ線Ｘ'aと、補正データＶcom1を入力とする明補正部とが不要になる。同様に、明補正用の補正データＶcom1のみを用いる場合には、補正電圧Ｖcom2が供給される第２のサブデータ線Ｘ'bと、補正データＶcom2を入力とする暗補正部とが不要になる。このような簡略化は、本実施形態の変形例である第２の実施形態においても、或いは、第３および第４の実施形態にかかる電流プログラム方式においても同様に適用可能である。
【００２３】
図８は、図７に示した画素回路の動作タイミングチャートである。上述した１Ｆに相当する期間ｔ0〜ｔ2における一連の動作プロセスは、期間ｔ0〜ｔ1のデータ書込プロセスと、これに続く期間ｔ1〜ｔ2の駆動プロセスとに大別される。
【００２４】
まず、データ書込期間ｔ0〜ｔ1では、３個のキャパシタＣ1〜Ｃ3に対するデータの書き込みが同時並行的に行われる。具体的には、タイミングｔ0において、走査信号ＳＥＬがＬレベルからＨレベルに立ち上がり、トランジスタＴ1，Ｔ3，Ｔ4が共にオンする。この立ち上がりと「同期」して、データ線Ｘに階調データＶdataが供給されるとともに、一対のサブデータ線Ｘ'a，Ｘ'bに補正データＶcom1，Ｖcom2がそれぞれ供給される。本明細書では、「同期」という用語を、同一タイミングである場合のみならず、設計上のマージン等の理由で若干の時間的なオフセットを許容する意味で用いている。データ線Ｘの階調データＶdataは、トランジスタＴ1を介して、キャパシタＣ1の一方の電極に供給される。これにより、キャパシタＣ1に対するデータの書き込みが行われ、階調データＶdataに応じた電荷がキャパシタＣ1に蓄積される。第１のサブデータ線Ｘ'aの補正データＶcom1は、トランジスタＴ3を介して、キャパシタＣ2の一方の電極に供給される。これにより、キャパシタＣ2に対するデータの書き込みが行われ、補正データＶcom1に応じた電荷がキャパシタＣ2に蓄積される。また、第２のサブデータ線Ｘ'bの補正データＶcom2は、トランジスタＴ4を介して、キャパシタＣ3の一方の電極に供給される。これにより、キャパシタＣ3に対するデータの書き込みが行われ、補正データＶcom2に応じた電荷がキャパシタＣ3に蓄積される。それぞれのトランジスタＴ2，Ｔ5，Ｔ6のゲートには、それぞれのキャパシタＣ1，Ｃ2，Ｃ3に書き込まれたデータに応じた電圧が印加されて、チャネル間に電流が流れる。したがって、データ書込期間ｔ0〜ｔ1の途中から、有機ＥＬ素子OLEDが発光し始める。
【００２５】
つぎに、駆動期間ｔ1〜ｔ2では、駆動電流Ｉoledと補正電流Ｉamdとを合成した合成電流Ｉoled'が有機ＥＬ素子OLEDを流れて、有機ＥＬ素子OLEDの輝度が設定される。具体的には、タイミングｔ1において、走査信号ＳＥＬがＨレベルからＬレベルに立ち下がり、トランジスタＴ1，Ｔ3，Ｔ4が共にオフする。この立ち下がりと同期して、データ線Ｘに対する階調データＶdataの供給が停止するとともに、サブデータ線Ｘ'a，Ｘ'bに対する補正データＶcom1，Ｖcom2の供給も停止する。しかしながら、これらの停止後であっても、トランジスタＴ2のゲートには、キャパシタＣ1に保持されているデータに応じた電圧が印加されているので、これに応じた駆動電流ＩoledがトランジスタＴ2のチャネルを流れる。同様に、トランジスタＴ5のゲートには、キャパシタＣ2に保持されているデータに応じた電圧が印加されているので、これに応じた明補正電流ＩplsがトランジスタＴ5のチャネルを流れる。また、トランジスタＴ6のゲートには、キャパシタＣ3に保持されているデータに応じた電圧が印加されているので、これに応じた暗補正電流ＩmnsがトランジスタＴ6のチャネルを流れる。そして、明補正電流Ｉplsと暗補正電流Ｉmnsとが合成されて補正電流Ｉamdが形成され、更に補正電流Ｉamdと駆動電流Ｉoledとが合成されて最終的な合成電流Ｉoled'が形成される。
【００２６】
有機ＥＬ素子OLEDを流れる電流は、階調データＶdataをベースに生成される駆動電流Ｉoledそのものではなく、これに補正電流Ｉamd（＝Ｉpls−Ｉmns）を加減算した合成電流Ｉoled'（＝Ｉoled±｜Ｉamd｜）となる。ノードＮaに向かう補正電流Ｉamdの向きを正方向とすると、明補正電流Ｉplsの流れる向きと暗補正電流Ｉmnsのそれとは逆になる。したがって、Ｉpls＞Ｉmnsの場合には、図９（ａ）に示すように、駆動電流Ｉoledに補正電流Ｉamd（絶対値）が加算されて、駆動電流Ｉoledよりも大きな合成電流Ｉoled'が有機ＥＬ素子OLEDに供給される。これにより、有機ＥＬ素子OLEDは、階調データＶdataが規定する本来の輝度よりも高輝度で発光する（明補正）。一方、Ｉpls＜Ｉmnsの場合には、図９（ｂ）に示すように、駆動電流Ｉoledから補正電流Ｉamd（絶対値）が減算され、駆動電流Ｉoledよりも小さな合成電流Ｉoled'が有機ＥＬ素子OLEDに供給される。これにより、有機ＥＬ素子OLEDは、階調データＶdataが規定する本来の輝度よりも低輝度で発光する（暗補正）。また、Ｉpls＝Ｉmns（通常０）の場合には、駆動電流Ｉoledがそのまま合成電流Ｉoled'となって有機ＥＬ素子OLEDに供給される。これにより、有機ＥＬ素子OLEDは、階調データＶdataが規定する本来の輝度通りに発光する（無補正）。
【００２７】
このように、本実施形態によれば、階調データＶdataの分解能を高めることなく、電圧プログラム方式での階調補正を実現できる。ここで、ｋ階調表示においてｉ値の輝度補正をかけるケースについて考える。比較例として、階調データＶdataだけで補正を行う場合には、ｋ×ｉの分解能が階調データＶdataに要求される。これに対して、本実施形態のように、階調データＶdataとは別個に補正データＶcom1，Ｖcom2を生成し、両者を画素２内で合成すれば、階調データＶdataの分解能自体は本来のｋで済む。例えば、６４階調表示で４値の輝度補正をかける場合、比較例では２５６の分解能が必要なのに対して、本実施形態では、その１／４の６４に留めることができる。階調データＶdataの高分解能化は、電圧ＤＡＣ等の回路構成の複雑化や消費電力の増大に直結するので、これを抑制できるメリットは大きい。
【００２８】
なお、補正項目（１）〜（４）を見越した上で、階調データＶdata自体を高めに設定しておけば、明補正用の補正データＶcom1を用いる必要がなくなる。この場合、補正データＶcom2により一義的に特定される暗補正電流Ｉmnsがそのまま補正電流Ｉamdとなる。逆に低めに設定しておけば、暗補正用の補正データＶcom2を用いる必要がなくなる。この場合、補正データＶcom1より一義的に特定される明補正電流Ｉplsがそのまま補正電流Ｉamdとなる。これは、補正データ生成回路５の構成を簡略化する上で、または、後述する画素回路の構成自体を簡略化する上で有利である。
【００２９】
（第２の実施形態）
本実施形態は、図７に示した電圧プログラム方式の画素回路を変更して、３本のデータ線Ｘ，Ｘ'a，Ｘ'bの共用化して、１本のデータ線ＸにデータＶdata，Ｖcom1，Ｖcom2を時分割で供給するものである。本実施形態において、図１に示した補正データ生成回路５は、サブデータ線Ｘ'1〜Ｘ'mではなく、データ線駆動回路４と同様に、データ線Ｘ1〜Ｘmに接続されている。また、同図に示した１本の走査線Ｙは、後述する３本の走査線Ｙa〜Ｙcのセットとなる。
【００３０】
図１０は、本実施形態にかかるデータ時分割型の画素回路図である。スイッチング素子であるトランジスタＴ1のゲートは、第１の走査信号ＳＥＬ1が供給される第１の走査線Ｙaに接続されており、その一方の端子は、データ線Ｘに接続されている。このトランジスタＴ1の他方の端子は、キャパシタＣ1の一方の電極と、駆動素子であるｐチャネル型のトランジスタＴ2のゲートとに共通接続されている。また、キャパシタＣ1の他方の電極およびトランジスタＴ2の一方の端子は、電源電圧Ｖddが常時供給されるＶdd端子に接続されている。トランジスタＴ2の他方の端子は、ノードＮaに接続されている。有機ＥＬ素子OLEDのアノードは、ノードＮaに接続されており、そのカソードは、電源電圧Ｖddよりも低い基準電圧Ｖssが常時供給されるＶss端子に接続されている。
【００３１】
補正回路２０は、３個の回路要素Ｔ3，Ｔ5，Ｃ2によって構成される明補正部と、３個の回路要素Ｔ4，Ｔ6，Ｃ3によって構成される暗補正部とを有する。それぞれの補正部における回路要素の接続関係は、上述した回路要素Ｔ1，Ｔ2，Ｃ1のそれと類似している。すなわち、明補正部に関して、スイッチング素子であるトランジスタＴ3のゲートは、第２の走査信号ＳＥＬ2が供給される第２の走査線Ｙbに接続されており、その一方の端子は、データ線Ｘに接続されている。このトランジスタＴ3の他方の端子は、キャパシタＣ2の一方の電極と、駆動素子であるｐチャネル型のトランジスタＴ5のゲートとに共通接続されている。また、キャパシタＣ2の他方の電極およびトランジスタＴ5の一方の端子は、Ｖdd端子に接続されている。トランジスタＴ5の他方の端子は、ノードＮaに接続されている。一方、暗補正部に関して、スイッチング素子であるトランジスタＴ4のゲートは、第３の走査信号ＳＥＬ3が供給される第３の走査線Ｙcに接続されており、その一方の端子は、データ線Ｘに接続されている。このトランジスタＴ4の他方の端子は、キャパシタＣ3の一方の電極と、駆動素子であるｎチャネル型のトランジスタＴ6のゲートとに共通接続されている。また、キャパシタＣ3の他方の電極およびトランジスタＴ6の一方の端子は、Ｖss端子に接続されている。トランジスタＴ6の他方の端子は、ノードＮaに接続されている。
【００３２】
図１１は、図１０に示した画素回路の動作タイミングチャートである。上述した１Ｆに相当する期間ｔ0〜ｔ4における一連の動作プロセスは、期間ｔ0〜ｔ3のデータ書込プロセスと、これに続く期間ｔ3〜ｔ4の駆動プロセスとに大別される。また、データ書込期間ｔ0〜ｔ3は、更に３個の期間ｔ0〜ｔ1，ｔ1〜ｔ2，ｔ2〜ｔ3に細分化されている。
【００３３】
まず、データ書込期間ｔ0〜ｔ3では、３個のキャパシタＣ1〜Ｃ3に対するデータの書き込みがオフセットしながら順次行われる。具体的には、最初の期間ｔ0〜ｔ1では、第１の走査信号ＳＥＬ1のみがＨレベルになって、トランジスタＴ1だけがオンするとともに、データ線Ｘに階調データＶdataが供給される。データ線Ｘの階調データＶdataは、トランジスタＴ1を介して、キャパシタＣ1の一方の電極に供給される。これにより、キャパシタＣ1に対するデータの書き込みが行われ、階調データＶdataに応じた電荷がキャパシタＣ1に蓄積される。続く期間ｔ1〜ｔ2では、第２の走査信号ＳＥＬ2のみがＨレベルになって、トランジスタＴ3だけがオンするとともに、データ線Ｘに補正データＶcom1が供給される。データ線Ｘの補正データＶcom1は、トランジスタＴ3を介して、キャパシタＣ2の一方の電極に供給される。これにより、キャパシタＣ2に対するデータの書き込みが行われ、補正データＶcom1に応じた電荷がキャパシタＣ2に蓄積される。そして、期間ｔ2〜ｔ3では、第３の走査信号ＳＥＬ3のみがＨレベルになって、トランジスタＴ4だけがオンするとともに、データ線Ｘに補正データＶcom2が供給される。データ線Ｘの補正データＶcom2は、トランジスタＴ4を介して、キャパシタＣ3の一方の電極に供給される。これにより、キャパシタＣ3に対するデータの書き込みが行われ、補正データＶcom2に応じた電荷がキャパシタＣ3に蓄積される。それぞれのトランジスタＴ2，Ｔ5，Ｔ6のゲートには、それぞれのキャパシタＣ1，Ｃ2，Ｃ3に書き込まれたデータに応じた電圧が印加され、これらのチャネル間を電流が流れる。したがって、データ書込期間ｔ0〜ｔ3の途中から、有機ＥＬ素子OLEDが発光し始める。
【００３４】
つぎに、駆動期間ｔ3〜ｔ4では、駆動電流Ｉoledと補正電流Ｉamdとを合成した合成電流Ｉoled'が有機ＥＬ素子OLEDを流れて、有機ＥＬ素子OLEDの輝度が設定される。この期間ｔ3〜ｔ4における動作プロセスは、既に説明した図８の駆動期間ｔ1〜ｔ2のそれと同様であるから、ここでの説明を省略する。
【００３５】
本実施形態によれば、第１の実施形態と同様の効果を有する他、階調データＶdataと補正データＶcom1，Ｖcom2とを時分割でデータ線Ｘに供給することで、サブデータ線Ｘ'1〜Ｘ'mが不要になるという効果もある。
【００３６】
なお、本実施形態では、データ書込期間ｔ0〜ｔ3で合成電流Ｉoled'が流れ始めて有機ＥＬ素子OLEDが発光するが、この期間ｔ0〜ｔ3における発光を規制すれば、発光量の制御をより正確に行うことができる。この場合、例えば、後述する図１５のトランジスタＴ4と同様に、ノードＮaと有機ＥＬ素子OLEDのアノードとの間に、第４の走査信号ＳＥＬ4によって導通制御されるトランジスタを追加する。データ書込期間ｔ0〜ｔ3では、このトランジスタがオフして合成電流Ｉoled'の経路が遮断されるので、有機ＥＬ素子OLEDは発光しない。続く駆動期間ｔ3〜ｔ4では、トランジスタがオンして合成電流Ｉoled'が有機ＥＬ素子OLEDに供給されるので、有機ＥＬ素子OLEDが発光する。
【００３７】
（第３の実施形態）
上述した第１および第２の実施形態では、電圧プログラム方式の階調補正について説明したが、第３および第４の実施形態では、電流プログラム方式への適用例について説明する。本実施形態において、図１に示したデータ線駆動回路４は、電圧ＤＡＣの代わりに電流ＤＡＣ（可変電流源）を含み、電流レベルの階調データＩdataをデータ線Ｘ〜Ｘmに供給する。同様に、補正データ生成回路５は、電流レベルの補正データＩcomをサブデータ線Ｘ'1〜Ｘ'mに供給する。また、同図に示した１本の走査線Ｙは、後述する２本の走査線Ｙa，Ｙbのセットとなる。なお、階調データＩdata自体には補正要素が加味されないので、階調データＩdataに関しては、第１の実施形態と同様に、本来の分解能以上にアナログレベルを細分化する必要はない。
【００３８】
図１２は、本実施形態にかかる電流プログラム方式の画素回路図である。この画素回路は、有機ＥＬ素子OLEDと、１０個のトランジスタＴ1〜Ｔ10と、３個のキャパシタＣ1〜Ｃ3とを含み、８個の回路要素Ｔ5〜Ｔ10，Ｃ2〜Ｃ3によって補正回路２０が構成されている点に特徴がある。なお、同図の例では、トランジスタＴ3，Ｔ6をｐチャネル型とし、その他をｎチャネル型としているが、これは一例にすぎず、別の組み合わせでチャネル型を設定してもよい。
【００３９】
スイッチング素子であるトランジスタＴ1のゲートは、第１の走査信号ＳＥＬ1が供給される第１の走査線Ｙaに接続されており、その一方の端子は、電流レベルの階調データＩdataが供給されるデータ線Ｘに接続されている。このトランジスタＴ1の他方の端子はノードＮaに接続されており、このノードＮaには、トランジスタＴ1以外にも、スイッチング素子であるトランジスタＴ2の一方の端子、駆動素子であるｐチャネル型のトランジスタＴ3の一方の端子、および、スイッチング素子であるトランジスタＴ4の一方の端子が共通接続されている。トランジスタＴ2のゲートは、トランジスタＴ1と同様に、第１の走査線Ｙaに接続されており、その他方の端子は、トランジスタＴ3のゲートおよびキャパシタＣ1の一方の電極に共通接続されている。キャパシタＣ1の他方の電極およびトランジスタＴ3の他方の端子は、電源電圧Ｖddが常時供給されるＶdd端子に接続されている。また、トランジスタＴ4のゲートは、第２の走査信号ＳＥＬ2が供給される第２の走査線Ｙbに接続されているとともに、その他方の端子は、有機ＥＬ素子OLEDのアノードに接続されている。有機ＥＬ素子OLEDのカソードは、電源電圧Ｖddよりも低い基準電圧Ｖssが常時供給されるＶss端子に接続されている。
【００４０】
補正回路２０は、３個の回路要素Ｔ6，Ｔ7，Ｃ2によって構成される明補正部と、３個の回路要素Ｔ8，Ｔ9，Ｃ3によって構成される暗補正部とを主体に構成されている。それぞれの補正部における回路要素の接続関係は、上述した回路要素Ｔ2，Ｔ3，Ｃ1のそれと類似している。すなわち、明補正部に関して、スイッチング素子であるトランジスタＴ7のゲートは、第１の走査線Ｙaに接続されており、その一方の端子は、駆動素子であるｐチャネル型のトランジスタＴ6のゲートと、キャパシタＣ2の一方の電極とに共通接続されている。このトランジスタＴ6の一方の端子は、キャパシタＣ2の他方の電極と共にＶdd端子に接続されている。トランジスタＴ6の他方の端子およびトランジスタＴ7の他方の端子は、ノードＮbに共通接続されている。一方、暗補正部に関して、スイッチング素子であるトランジスタＴ9のゲートは、トランジスタＴ7と同様に、第１の走査線Ｙaに接続されており、その一方の端子は、駆動素子であるｎチャネル型のトランジスタＴ8のゲートと、キャパシタＣ3の一方の電極とに共通接続されている。このトランジスタＴ9の一方の端子は、キャパシタＣ3の他方の電極と共にＶss端子に接続されている。トランジスタＴ8の他方の端子およびトランジスタＴ9の他方の端子は、ノードＮbに共通接続されている。また、補正回路２０は、ノードＮaとノードＮbとの間を選択的に導通するためのスイッチング素子であるトランジスタＴ5と、ノードＮbとサブデータ線Ｘ'との間を選択的に導通するためのスイッチング素子であるトランジスタＴ10を更に有する。前者のトランジスタＴ5の一方の端子はノードＮaに、その他方の端子はノードＮbにそれぞれ接続されているとともに、そのゲートは第２の走査線Ｙbに接続されている。後者のトランジスタＴ10の一方の端子はノードＮbに、その他方の端子はサブデータ線Ｘ'にそれぞれ接続されているとともに、そのゲートは第１の走査線Ｙaに接続されている。
【００４１】
図１３は、図１２に示した画素回路の動作タイミングチャートである。上述した１Ｆに相当する期間ｔ0〜ｔ2における一連の動作プロセスは、期間ｔ0〜ｔ1のデータ書込プロセスと、これに続く期間ｔ1〜ｔ2の駆動プロセスとに大別される。
【００４２】
まず、データ書込期間ｔ0〜ｔ1では、３つの回路要素Ｔ1〜Ｔ3が協働して、キャパシタＣ1に対するデータの書き込みが行われる。まず、タイミングｔ0において、第１の走査信号ＳＥＬ1がＬレベルからＨレベルに立ち上がる。これにより、トランジスタＴ1がオンして、ノードＮaに接続されたトランジスタＴ3の一方の端子と、データ線Ｘとが電気的に接続される。それとともに、トランジスタＴ2もオンして、トランジスタＴ3の一方の端子と自己のゲートとがダイオード接続される。また、このタイミングｔ0で、第２の走査信号ＳＥＬ2がＨレベルからＬレベルに立ち下がる。これにより、トランジスタＴ4，Ｔ5が共にオフして、ノードＮaは補正回路２０および有機ＥＬ素子OLEDから電気的に分離される。このような状態で、データ線Ｘに階調データＩdataが供給されると、図１４（ａ）に示すように、Ｖdd端子からデータ線Ｘに向かって、トランジスタＴ3のチャネルを介した電流経路が形成される。その結果、ダイオード接続されたトランジスタＴ3のゲートには、自己のチャネルを流れる階調データＩdataの電流レベルに応じた電圧が発生し、このゲート電圧に応じて、キャパシタＣ1に電荷が蓄積される。このように、データ書込期間ｔ0〜ｔ1において、トランジスタＴ3は、キャパシタＣ1にデータを書き込むプログラミング素子として機能する。
【００４３】
また、この期間ｔ0〜ｔ1では、補正回路２０における明補正部および暗補正部の一方を主体にしたデータの書き込みも同時並行的して行われる。第１の走査信号ＳＥＬ1がＨレベルになることで、トランジスタＴ10がオンして、ノードＮbに接続されたトランジスタＴ6，Ｔ8の一方の端子と、サブデータ線Ｘ'とが電気的に接続される。それとともに、トランジスタＴ7がオンして、ｐチャネル型のトランジスタＴ6がダイオード接続されるとともに、トランジスタＴ9もオンして、ｎチャネル型のトランジスタＴ8もダイオード接続される。このような状態で、サブデータ線Ｘ'に補正データＩcomが供給されると、例えば図１４（ａ）に示すように、Ｖdd端子からサブデータ線Ｘ'に向かって、トランジスタＴ6のチャネルを介した電流経路が形成される。その結果、ダイオード接続されたトランジスタＴ6のゲートには、自己のチャネルを流れる補正データＩcomの電流レベルに応じた電圧が発生し、このゲート電圧に応じて、キャパシタＣ2に電荷が蓄積される。なお、キャパシタＣ2がデータの書込対象になるとは限らず、当然ながら、キャパシタＣ3を主体にデータが書き込まれるケースも存在する。データ書込期間ｔ0〜ｔ1において、トランジスタＴ6，Ｔ8は、対応するキャパシタＣ2，Ｃ3にデータを書き込むプログラミング素子として機能する。
【００４４】
キャパシタＣ2，Ｃ3のどちらを主体にデータの書き込みが行われるかは、補正データＩcomの電流の向きに依存している。補正データＩcomの電流の向きが階調データＩdataのそれと同一である場合には、明補正部を主体としたキャパシタＣ2へのデータ書き込みが行われる（図１４（ａ）のケース）。この場合、暗補正部におけるトランジスタＴ8のソース−ドレイン間電流Ｉdsがほぼ０になるので、キャパシタＣ3にはトランジスタＴ8のしきい値電圧Ｖth相当のデータしか書き込まれない。これに対して、補正データＩcomが階調データＩdataと逆方向の場合には、暗補正部を主体としたキャパシタＣ3へのデータ書き込みが行われる。この場合、明補正部におけるトランジスタＴ6のソース−ドレイン間電流Ｉdsがほぼ０になるので、キャパシタＣ2にはトランジスタＴ6のしきい値電圧Ｖth相当のデータしか書き込まれない。このように、サブデータ線Ｘ'に供給する補正データＩcomの電流方向を指定することで、次に述べる補正電流Ｉamdの向きを任意に設定できる。なお、データ書込期間ｔ0〜ｔ1では、トランジスタＴ4がオフしているので、有機ＥＬ素子OLEDは発光しない。
【００４５】
つぎに、駆動期間ｔ1〜ｔ2では、駆動電流Ｉoledと補正電流Ｉamdとを合成した合成電流Ｉoled'が有機ＥＬ素子OLEDを流れて、有機ＥＬ素子OLEDの輝度が設定される。具体的には、タイミングｔ1において、第１の走査信号ＳＥＬ1がＨレベルからＬレベルに立ち上がる。これにより、トランジスタＴ1，Ｔ2が共にオフして、ノードＮaがデータ線Ｘから電気的に分離されるとともに、トランジスタＴ3のダイオード接続も解消される。しかしながら、キャパシタＣ1には先に書き込まれたデータが保持されているため、タイミングｔ1以降も、このデータに応じたゲート電圧がトランジスタＴ3のゲートに印加され続ける。また、このタイミングｔ1で、第２の走査信号ＳＥＬ2がＬレベルからＨレベルに立ち下がる。これにより、トランジスタＴ4，Ｔ5が共にオンして、ノードＮaが補正回路２０および有機ＥＬ素子OLEDに電気的に接続される。その結果、図１４（ｂ）に示すように、Ｖdd端子からＶss端子に向かって、トランジスタＴ3のチャネルと有機ＥＬ素子OLEDとを介した電流経路が形成される。トランジスタＴ3のチャネルには、キャパシタＣ1の保持データに起因したゲート電圧に応じて、駆動電流Ｉoledが流れる。この駆動電流Ｉoledのレベルは、トランジスタＴ3のゲート電圧に基づいて、換言すれば、このゲート電圧を生じさせるキャパシタＣ1の保持データに基づいて一義的に特定される。
【００４６】
また、この期間ｔ1〜ｔ2では、補正回路２０における明補正部および暗補正部の一方を主体にした補正電流Ｉamdの生成も同時並行的に行われる。第１の走査信号ＳＥＬ1がＬレベルになることで、トランジスタＴ7，Ｔ9，Ｔ10が共にオフして、ノードＮbがサブデータ線Ｘ'から電気的に分離されるとともに、トランジスタＴ6，Ｔ8のダイオード接続も解消される。しかしながら、キャパシタＣ2（またはＣ3）には先に書き込まれたデータが保持されているため、タイミングｔ1以降も、このデータに応じたゲート電圧がトランジスタＴ6（またはＴ8）のゲートに印加され続ける。その結果、例えば図１４（ｂ）に示すように、Ｖdd端子からＶss端子に向かって、トランジスタＴ6のチャネルと有機ＥＬ素子OLEDとを介した電流経路が形成される。トランジスタＴ6のチャネルには、キャパシタＣ2の保持データに起因したゲート電圧Ｖgに応じて、補正電流Ｉamdが流れる。この補正電流Ｉamdのレベルは、トランジスタＴ6のゲート電圧に基づいて、換言すれば、このゲート電圧を生じさせるキャパシタＣ2の保持データに基づいて一義的に特定される。
【００４７】
有機ＥＬ素子OLEDを流れる電流は、階調データＩdataをベースに生成される駆動電流Ｉoledそのものではなく、これに補正電流Ｉamdを加減算した合成電流Ｉoled'（＝Ｉoled±｜Ｉamd｜）となる。先のデータ書込プロセスにおける補正データＩcomが階調データＩdataと同一方向の場合には、駆動電流Ｉoledに補正電流Ｉamd（絶対値）が加算されて、駆動電流Ｉoledよりも大きな合成電流Ｉoled'が有機ＥＬ素子OLEDに供給される。これにより、有機ＥＬ素子OLEDは、階調データＩdataが規定する本来の輝度よりも高輝度で発光する（明補正）。一方、補正データＩcomが階調データＩdataと逆方向の場合には、駆動電流Ｉoledから補正電流Ｉamd（絶対値）が減算され、駆動電流Ｉoledよりも小さな合成電流Ｉoled'が有機ＥＬ素子OLEDに供給される。これにより、有機ＥＬ素子OLEDは、階調データＶdataが規定する本来の輝度よりも低輝度で発光する（暗補正）。また、補正データＩcomが０の場合には、駆動電流Ｉoledがそのまま合成電流Ｉoled'となって有機ＥＬ素子OLEDに供給される。これにより、有機ＥＬ素子OLEDは、階調データＩdataが規定する本来の輝度通りに発光する（無補正）。
【００４８】
このように、本実施形態によれば、階調データＩdataの分解能を高めることなく、電流プログラム方式での階調補正を実現できる。階調データＩdataの高分解能化は電流ＤＡＣ等の複雑化や消費電力の増大に直結するので、これを抑制できるメリットは大きい。
【００４９】
（第４の実施形態）
本実施形態は、図１２に示した電流プログラム方式の画素回路を変更して、２本のデータ線Ｘ，Ｘ'の共用化して、１本のデータ線ＸにデータＶdata，Ｖcomを時分割で供給するものである。本実施形態において、図１に示した補正データ生成回路５は、サブデータ線Ｘ'1〜Ｘ'mではなく、データ線駆動回路４と同様に、データ線Ｘ1〜Ｘmに接続される。また、同図に示した１本の走査線Ｙは、後述する４本の走査線Ｙa〜Ｙdのセットとなる。
【００５０】
図１５は、本実施形態にかかるデータ時分割型の画素回路図である。この画素回路は、有機ＥＬ素子OLEDと、９個のトランジスタＴ1〜Ｔ4，Ｔ6〜Ｔ9，Ｔ11と、３個のキャパシタＣ1〜Ｃ3とを含み、６個の回路要素Ｔ6〜Ｔ9，Ｃ2〜Ｃ3によって補正回路２０が構成されている点に特徴がある。なお、同図の例では、トランジスタＴ3，Ｔ6，Ｔ11をｐチャネル型とし、その他をｎチャネル型としているが、これは一例にすぎず、別の組み合わせでチャネル型を設定してもよい。なお、スイッチング素子であるトランジスタＴ11をｐチャネル型に設定した理由は、同じ走査信号ＳＥＬ3で、ｎチャネル型のトランジスタＴ7，Ｔ9と択一的にオンさせるためである。
【００５１】
スイッチング素子であるトランジスタＴ1のゲートは、第１の走査信号ＳＥＬ1が供給される第１の走査線Ｙaに接続されており、その一方の端子は、電流レベルの階調データＩdataが供給されるデータ線Ｘに接続されている。このトランジスタＴ1の他方の端子はノードＮaに接続されており、このノードＮaには、トランジスタＴ1以外にも、スイッチング素子であるトランジスタＴ2の一方の端子、スイッチング素子であるトランジスタＴ11の一方の端子、および、スイッチング素子であるトランジスタＴ4の一方の端子が共通接続されている。トランジスタＴ2のゲートは、第２の走査信号ＳＥＬ2が供給される第２の走査線Ｙbに接続されており、その他方の端子は、駆動素子であるｐチャネル型のトランジスタＴ3のゲートおよびキャパシタＣ1の一方の電極に共通接続されている。トランジスタＴ3の一方の端子は、キャパシタＣ1の他方の電極と共に電源電圧Ｖddが常時供給されるＶdd端子に接続されており、その他方の端子は、トランジスタＴ11の他方の端子に接続されている。また、トランジスタＴ4のゲートは、第４の走査信号ＳＥＬ4が供給される第４の走査線Ｙdに接続されているとともに、その他方の端子は、有機ＥＬ素子OLEDのアノードに接続されている。有機ＥＬ素子OLEDのカソードは、電源電圧Ｖddよりも低い基準電圧Ｖssが常時供給されるＶss端子に接続されている。
【００５２】
補正回路２０は、３個の回路要素Ｔ6，Ｔ7，Ｃ2によって構成される明補正部と、３個の回路要素Ｔ8，Ｔ9，Ｃ3によって構成される暗補正部とを主体に構成されている。図１２で示した２個のトランジスタＴ5，Ｔ10が不要になった点、および、それにともない、ノードＮaに補正回路２０の出力端が直結されている点以外は、図１２の構成と同様であるので、ここでの説明を省略する。
【００５３】
図１６は、図１５に示した画素回路の動作タイミングチャートである。上述した１Ｆに相当する期間ｔ0〜ｔ3における一連の動作プロセスは、期間ｔ0〜ｔ2のデータ書込プロセスと、これに続く期間ｔ2〜ｔ3の駆動プロセスとに大別される。また、データ書込期間ｔ0〜ｔ2は、更に２個の期間ｔ0〜ｔ1，ｔ1〜ｔ2に細分化されている。
【００５４】
まず、データ書込期間ｔ0〜ｔ2では、キャパシタＣ1へのデータ書き込みと、キャパシタＣ2，Ｃ3の一方に対するデータ書き込みとが、オフセットしながら順次行われる。まず、期間ｔ0〜ｔ1では、第１の走査信号ＳＥＬ1がＨレベルであるから、トランジスタＴ1がオンする。これにより、ノードＮaとデータ線Ｘとが電気的に接続される。また、第２の走査信号ＳＥＬ2がＨレベルで、第３の走査信号ＳＥＬ3がＬレベルであるから、トランジスタＴ2，Ｔ11が共にオンする（スイッチング素子であるトランジスタＴ11はｐチャネル型である点に注意）。これにより、駆動素子であるトランジスタＴ3は、トランジスタＴ2,Ｔ11を介してダイオード接続される。さらに、この期間ｔ0〜ｔ1では、第３の走査信号ＳＥＬ3によって導通制御されるトランジスタＴ7，Ｔ9がオフであるから、駆動素子であるトランジスタＴ6，Ｔ8のダイオード接続は形成されない。それとともに、第４の走査信号ＳＥＬ4もＬレベルで、トランジスタＴ4がオフであるから、ノードＮaと有機ＥＬ素子OLEDとは電気的に分離されている。このような状態で、データ線Ｘに階調データＩdataが供給されると、Ｖdd端子からデータ線Ｘに向かって、トランジスタＴ3のチャネルを介した電流経路が形成される。その結果、ダイオード接続されたトランジスタＴ3のゲートには、自己のチャネルを流れる階調データＩdataに応じた電圧が発生し、このゲート電圧に応じた電荷がキャパシタＣ1に蓄積される。
【００５５】
つぎに、駆動期間ｔ2〜ｔ3では、駆動電流Ｉoledと補正電流Ｉamdとを合成した合成電流Ｉoled'が有機ＥＬ素子OLEDを流れて、有機ＥＬ素子OLEDの輝度が設定される。この期間ｔ2〜ｔ3における動作については、第３の実施形態と同様であるからここでの説明を省略する。
【００５６】
本実施形態によれば、第３の実施形態と同様の効果を有する他、階調データＩdataと補正データＩcomとを時分割でデータ線Ｘに供給することで、サブデータ線Ｘ'1〜Ｘ'mが不要になるという効果もある。
【００５７】
（第５の実施形態）
上述した各実施形態では、１つの画素回路毎に補正回路２０を組み込んだ構成例について説明したが、補正回路２０を複数の画素毎に共通化してもよい。図１７は、一例として、電圧プログラム方式において補正回路２０を共通化した画素回路図である。この回路構成上の特徴は、第１に、図７に示した画素回路から補正回路２０を切り離し、その代わりに、データ線Ｘの延在方向に並んだ複数の画素で共通化して補正回路２０を設けている点である。第２に、それぞれの画素回路と補正回路２０との間にトランジスタＴ12を介在させ、これを走査信号ＳＥＬi，ＳＥＬi+1，・・・で個別に導通制御している点である（１≦ｉ≦ｎ）。そして、補正回路２０に入力する補正データＶcom1，Ｖcom2を線順次走査と同期して制御して、それぞれの画素回路に対して補正電圧Ｖamdを個別に供給する。なお、それ以外の点に関しては、図７の構成と同様であるから、同一の符号を付してここでの説明を省略する。
【００５８】
本実施形態によれば、上述した各実施形態と同様の効果が得られる他、表示パネル全体における補正回路２０の個数を減らせるので、その占有面積の縮小を図ることができる。
【００５９】
なお、本実施形態では、電圧プログラム方式への適用例を示したが、電流プログラム方式についても同様に適用可能であることは当然である。
【００６０】
（第６の実施形態）
有機ＥＬ素子OLEDを備える表示パネルは、輝度が低いときの階調表示を行う場合には有機ＥＬ素子OLEDに供給する電流を細かく制御する必要があり、輝度が高いときの階調表示を行う場合には有機ＥＬ素子OLEDに供給する電流を大きく制御する必要がある。このため、有機ＥＬ素子OLEDを制御するトランジスタＴ2として、高輝度時の階調制御に適したゲート幅の大きなものを用いると、低輝度時の階調制御の制御性が悪化してしまう。本実施形態では、高輝度時の階調制御と低輝度時の階調制御との制御性を向上させるものである。
【００６１】
図１９は、本発明の第６の実施形態にかかる画素回路の一部を示す回路図である。図１９に示す通り、本実施形態の画素回路は、図１９に示す通り、トランジスタＴ1，Ｔ2及びキャパシタＣ1からなる回路に対し、トランジスタＴ21，Ｔ22及びキャパシタＣ21からなる回路を並列に接続し、各々の回路により有機ＥＬ素子OLEDを駆動する構成である。つまり、図７に示す構成に対して、トランジスタＴ21，Ｔ22及びキャパシタＣ21からなる回路を追加した構成である。尚、本実施形態においても図７中の補正回路に相当する回路が設けられている。
【００６２】
本実施形態において、トランジスタＴ2はゲート幅が大きく設計されて大電流駆動に適したものであり、トランジスタＴ22はゲート長が大きく設計されて微少電流の制御性を高めたものである。トランジスタＴ2が設けられた回路が接続されるデータ線Ｘ11には電圧レベルの階調データＶdataの上位ビットＶdata1が入力され、トランジスタＴ22が設けられた回路が接続されるデータ線Ｘ12には電圧レベルの階調データＶdataの下位ビットＶdata2が入力される。例えば、階調データＶdataが６ビットである場合には、データ線Ｘ11には上位３ビットが入力され、データ線Ｘ12には下位３ビットが入力される。
【００６３】
以上の構成とすることで、階調データＶdataの上位３ビットに基づいてトランジスタＴ2が駆動されて電流Ｉoled1が有機ＥＬ素子OLEDが流れ、階調データＶdataの下位３ビットに基づいてトランジスタＴ22が駆動されて電流Ｉoled2が有機ＥＬ素子OLEDが流れる。これにより、輝度が高いときには有機ＥＬ素子OLEDに供給する電流を大きく制御することができるとともに、輝度が低いときには有機ＥＬ素子OLEDに供給する電流を細かく制御することができるため、高輝度時の階調制御と低輝度時の階調制御との制御性を向上させることができる。尚、本実施形態は、図７に示す第１実施形態のみならず、前述した第２実施形態〜第５実施形態の何れの実施形態にも適用することができる。
【００６４】
また、上述した各実施形態では、電気光学素子として有機ＥＬ素子OLEDを用いた例について説明した。しかしながら、本発明はこれに限定されるものではなく、駆動電流に応じて輝度が設定される電気光学素子（無機ＬＥＤ表示装置、フィールド・エミッション表示装置等）、或いは、駆動電流に応じた透過率・反射率を呈する電気光学装置（エレクトロクロミック表示装置、電気泳動表示装置等）に対しても広く適用可能である。
【００６５】
さらに、上述した各実施形態にかかる電気光学装置は、例えば、テレビ、プロジェクタ、携帯電話、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。図１８は、一例として、上述した各実施形態にかかる電気光学装置を実装した携帯電話１０の外観斜視図である。この携帯電話１０は、複数の操作ボタン１１のほか、受話口１２、送話口１３とともに、上述した表示部１を備えている。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
【図面の簡単な説明】
【００６６】
【図１】電気光学装置のブロック構成図である。
【図２】周囲温度Ｔaと周囲温度変動ΔＤtaとの関係を示す特性図である。
【図３】発熱温度Ｔlと自己発熱温度変動ΔＤtlとの関係を示す特性図である。
【図４】周囲照度Ｌxと周囲照度変動ΔＤlxとの関係を示す特性図である。
【図５】劣化度合ｄと劣化変動ΔＤdとの関係を示す特性図である。
【図６】ムラ度合muraと表示ムラΔＤmuraとの関係を示す特性図である。
【図７】第１の実施形態にかかる画素回路図である。
【図８】第１の実施形態にかかる動作タイミングチャートである。
【図９】第１の実施形態にかかる動作説明図である。
【図１０】第２の実施形態にかかる画素回路図である。
【図１１】第２の実施形態にかかる動作タイミングチャートである。
【図１２】第３の実施形態にかかる画素回路図である。
【図１３】第３の実施形態にかかる動作タイミングチャートである。
【図１４】第３実施形態にかかる動作説明図である。
【図１５】第４の実施形態にかかる画素回路図である。
【図１６】第４の実施形態にかかる動作タイミングチャートである。
【図１７】第５の実施形態にかかる画素回路図である。
【図１８】電気光学装置を実装した携帯電話の外観斜視図である。
【図１９】第６の実施形態にかかる画素回路の一部を示す回路図である。
【符号の説明】
【００６７】
１……表示部
２……画素
３……走査線駆動回路
４……データ線駆動回路
５……補正データ生成回路
６……制御回路
２０……補正回路
Ｔ１〜Ｔ１２……トランジスタ
Ｃ１〜Ｃ３……キャパシタ
ＯＬＥＤ……有機ＥＬ素子
【図１】
2005309422.tif 000003
【図２】
2005309422.tif 000004
【図３】
2005309422.tif 000005
【図４】
2005309422.tif 000006
【図５】
2005309422.tif 000007
【図６】
2005309422.tif 000008
【図７】
2005309422.tif 000009
【図８】
2005309422.tif 000010
【図９】
2005309422.tif 000011
【図１０】
2005309422.tif 000012
【図１１】
2005309422.tif 000013
【図１２】
2005309422.tif 000014
【図１３】
2005309422.tif 000015
【図１４】
2005309422.tif 000016
【図１５】
2005309422.tif 000017
【図１６】
2005309422.tif 000018
【図１７】
2005309422.tif 000019
【図１８】
2005309422.tif 000020
【図１９】
2005309422.tif 000021