(57)【要約】【課題】本発明はプラズマディスプレイパネルとその駆動方法に関する。【解決手段】本発明によれば、維持電極を一定の電圧でバイアスした状態で、走査電極にリセット機能、アドレス機能、維持放電機能を有する波形を印加する。この際、維持期間にて走査電極に印加される維持電圧パルスにおいて、正の電圧の絶対値を負の電圧の絶対値より大きくする。また、走査電極に維持放電機能を有する波形を印加する時にアドレス電極をフローティングさせて、アドレス電極の電圧が走査電極の電圧と共に増加または減少することができるようにする。このようにすると、アドレス電極と走査電極との間の電位差を減少させることができるので、アドレス期間で選択されない放電セルで誤放電が起こる問題点を解決することができる。【選択図】    図４
2005309397.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１電極Ｙ、複数の第２電極Ｘ、及び複数のアドレス電極を含むプラズマディスプレイパネルで、一つのフレームを複数のサブフィールドに分けて駆動する方法において、
少なくとも一つの前記サブフィールドで、
（ａ）前記第２電極を第１電圧でバイアスした状態で、放電セルをアドレス可能な状態に設定するために前記第１電極にリセット波形を印加する段階、
（ｂ）前記第２電極を前記第１電圧でバイアスした状態で、前記第１電極に順次に第２電圧（スキャン電圧）を印加する段階、
（ｃ）前記第２電極を前記第１電圧でバイアスした状態で、前記第１電極に維持放電のために前記第１電圧より高い第３電圧（＋Ｖs1）を印加する段階、及び、
（ｄ）前記第２電極を前記第１電圧でバイアスした状態で、前記第１電極に維持放電のために前記第１電圧より低い第４電圧（−Ｖs2）を印加する段階、を含み、 
前記第１電圧と第３電圧との差の絶対値が、前記第１電圧と第４電圧との差の絶対値より大きいことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記（ｃ）段階で、前記アドレス電極の電圧を第５電圧（Ｖa）まで高め、前記（ｄ）段階で、前記アドレス電極の電圧を前記第５電圧より低い第６電圧に維持することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記（ｃ）段階、及び前記（ｄ）段階で、前記アドレス電極に前記第５電圧及び第６電圧を各々印加することを特徴とする請求項１または請求項２のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記（ｃ）段階、及び前記（ｄ）段階で、前記アドレス電極をフローティングさせることを特徴とする請求項１または請求項２のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記第１電圧は接地電圧であることを特徴とする請求項１または請求項２のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記第６電圧は接地電圧であることを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記第６電圧は前記第１電圧と大きさが同一であることを特徴とする請求項２に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
複数の第１電極Ｙ、複数の第２電極Ｘ、及び複数のアドレス電極を含むプラズマディスプレイパネルを駆動する方法において、
維持期間に、
前記第２電極を第１電圧でバイアスした状態で、前記第１電極に前記第１電圧より高い第３電圧（＋Ｖs1）を印加する段階、及び、
前記第２電極を第１電圧でバイアスした状態で、前記第１電極に前記第１電圧より低い第４電圧（−Ｖs2）を印加する段階、を含み、
前記第１電極に前記第３電圧が印加される時の前記アドレス電極の電圧である第５電圧（Ｖa）、及び前記第１電極に前記第４電圧が印加される時の前記アドレス電極の電圧である第６電圧の大きさが異なり、
前記第１電圧と第３電圧との差の絶対値が前記第１電圧と第４電圧との差の絶対値より大きいことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項９】
前記第５電圧の大きさは、前記第６電圧より大きいことを特徴とする請求項８に記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
前記第１電圧は接地電圧であることを特徴とする請求項８に記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記アドレス電極をフローティングさせることを特徴とする請求項８に記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】
リセット期間及びアドレス期間に、前記第２電極を前記第１電圧でバイアスすることを特徴とする請求項８〜請求項１１のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項１３】
複数の第１電極Ｙ、 第２電極Ｘ、及びアドレス電極を含むパネル、及び、
維持期間に、前記第１電極に維持放電のために正の第３電圧（＋Ｖs1）、及び前記第３電圧より絶対値が小さい負の第４電圧（−Ｖs2）を交互に印加し、前記第１電極に前記第３電圧が印加される時の前記アドレス電極の電圧（Ｖa）を前記第１電極に前記第４電圧が印加される時の前記アドレス電極の電圧（０Ｖ）より高くする駆動回路、を含むことを特徴とするプラズマディスプレイパネル。
【請求項１４】
前記駆動回路は、前記第２電極の電圧を接地電圧に維持することを特徴とする請求項１３に記載のプラズマディスプレイパネル。
【請求項１５】
前記駆動回路は、前記アドレス電極をフローティングさせることを特徴とする請求項１３に記載のプラズマディスプレイパネル。
【請求項１６】
前記駆動回路は、リセット期間及びアドレス期間に、前記第２電極の電圧を接地電圧に維持することを特徴とする請求項１３〜請求項１５のいずれか１項に記載のプラズマディスプレイパネル。
【請求項１７】
複数の第１電極Ｙ、複数の第２電極Ｘ、及び複数の第３電極を含むプラズマディスプレイパネルで、一つのフレームを複数のサブフィールドに分けて駆動する方法において、少なくとも一つのサブフィールドで、
アドレス期間で点灯する放電セルを選択する段階、及び、維持期間で前記第２電極を第１電圧でバイアスした状態で、前記第１電極に前記第１電圧より高い第３電圧及び前記第１電圧より低い第４電圧を交互に印加する段階を含み、
前記維持期間で少なくとも前記第１電極に前記第４電圧が印加される間に、前記第３電極をフローティングさせることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１８】
前記アドレス期間で前記点灯する放電セルの第３電極には第５電圧が印加され、点灯しない放電セルの第３電極には前記第５電圧より低い第６電圧が印加され、
前記第３電極のフローティング時に、前記第３電極が、前記第６電圧を供給する電源と電気的に遮断されることを特徴とする請求項１７に記載のプラズマディスプレイパネルの駆動方法。
【請求項１９】
前記維持期間の間に前記第３電極をフローティングさせることを特徴とする請求項１８に記載のプラズマディスプレイパネルの駆動方法。
【請求項２０】
前記維持期間で少なくとも前記第１電極に前記第３電圧が印加される間に、前記第３電極が、前記第５電圧を供給する電源と電気的に遮断されることを特徴とする請求項１９に記載のプラズマディスプレイパネルの駆動方法。
【請求項２１】
リセット期間とアドレス期間で、前記第２電極は前記第１電圧でバイアスされていることを特徴とする請求項１７に記載のプラズマディスプレイパネルの駆動方法。
【請求項２２】
前記第１電圧は接地電圧であることを特徴とする請求項２１に記載のプラズマディスプレイパネルの駆動方法。
【請求項２３】
前記第６電圧は接地電圧であることを特徴とする請求項２２に記載のプラズマディスプレイパネルの駆動方法。
【請求項２４】
複数の第１電極及び第２電極、そして前記第１電極及び第２電極に交差する複数の第３電極を含むパネルと、
アドレス期間で点灯する放電セルの第３電極に第５電圧を印加し、点灯しない放電セルの第３電極に前記第１電圧より低い第６電圧を選択的に印加する複数の選択回路と、
維持期間で、前記第２電極の電圧を第１電圧に維持した状態で、前記第１電極に前記第１電圧より高い第３電圧及び前記第１電圧より低い第４電圧を交互に印加し、少なくとも前記第１電極に前記第４電圧が印加される間に、前記第３電極をフローティングさせる駆動回路と、
を含むことを特徴とするプラズマディスプレイ装置。
【請求項２５】
前記複数の選択回路の各々は、
前記第５電圧を供給する第１電源と前記第３電極との間に電気的に接続される第１トランジスタと、
前記第６電圧を供給する第２電源と前記第３電極との間に電気的に接続される第２トランジスタとを含み、
前記プラズマディスプレイパネルは、
前記第２トランジスタと前記第２電源との間に電気的に接続され、前記フローティング時にターンオフされる第１スイッチング素子をさらに含むことを特徴とする請求項２４に記載のプラズマディスプレイ装置。
【請求項２６】
前記第１トランジスタと前記第１電源との間に電気的に接続される第２スイッチング素子をさらに含み、
前記駆動回路は、前記維持期間の間に、前記第３電極をフローティングさせ、
前記維持期間で少なくとも前記第１電極に前記第３電圧が印加される間に、前記第２スイッチング素子がターンオフされることを特徴とする請求項２５に記載のプラズマディスプレイ装置。
【請求項２７】
リセット期間及びアドレス期間で、前記第１電極は前記第１電圧でバイアスされることを特徴とする請求項２４に記載のプラズマディスプレイ装置。
【請求項２８】
前記第１電圧は接地電圧であることを特徴とする請求項２７に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマディスプレイパネルの駆動装置とその駆動方法、及びプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネルは、気体放電によって生成されたプラズマを利用して文字または映像を表示する平面表示装置であって、その大きさに応じて数十から数百万個以上の画素がマトリックス形態に配列されている。このようなプラズマディスプレイパネルは、印加される駆動電圧波形の形態及び放電セルの構造によって、直流型及び交流型に区分される。
【０００３】
直流型プラズマディスプレイパネルは、電極が放電空間にそのまま露出されているために電圧が印加される間に放電空間に電流がそのまま流れるので、電流の制限のための直列抵抗を必要とする短所がある。これに対して、交流型プラズマディスプレイパネルは、電極を誘電体層が覆っているために自然な直列キャパシタンス成分の形成により電流が制限されて放電時のイオンの衝撃から電極が保護されるので、直流型に比べて寿命が長いという長所がある。
【０００４】
図１は交流型プラズマディスプレイパネルの一部斜視図である。図１に示したように、第１ガラス基板１上には誘電体層２及び保護膜３で覆われた走査電極４及び維持電極５が対になって平行に形成される。
【０００５】
第２ガラス基板６上には、複数のアドレス電極８が形成され、アドレス電極８は絶縁体層７によって覆われている。アドレス電極８の間にある絶縁体層７上にはアドレス電極８と平行に隔壁９が形成されている。また、絶縁体層７の表面及び隔壁９の両側面に、蛍光体１０が形成されている。
【０００６】
第１ガラス基板１及び第２ガラス基板６は、走査電極４とアドレス電極８及び維持電極５とアドレス電極８とが直交するように、放電空間１１を隔てて対向して配置されている。アドレス電極８と対になる走査電極４及び維持電極５との交差部分にある放電空間が放電セル１２を形成する。
【０００７】
図２はプラズマディスプレイパネルの電極配列図である。図２に示したように、プラズマディスプレイパネルの電極はｍ×ｎのマトリックス形態を有しており、具体的に、列方向にはアドレス電極Ａ１〜Ａｍが配列されており、行方向にはｎ行の走査電極Ｙ１〜Ｙｎ及び維持電極Ｘ１〜Ｘｎが配列されている。以下、走査電極を“Ｙ電極”、維持電極を“Ｘ電極”と称する。図２に示された放電セル１２は、図１に示された放電セル１２に対応する。
【０００８】
一般に交流型プラズマディスプレイパネルは、１フレームが複数のサブフィールドに分割されて駆動され、各サブフィールドは、リセット期間、アドレシング期間、維持期間からなる。
【０００９】
リセット期間は、放電セルにアドレシング動作が円滑に行われるようにするために各放電セルの状態を初期化させる期間であり、アドレシング期間は、パネルで点灯する放電セルと点灯しない放電セルを選択して点灯する放電セル（アドレシングされた放電セル）に壁電荷を蓄積する期間である。維持期間は、アドレシングされた放電セルに実際に映像を表示するための放電を行う期間である。
【００１０】
このような動作をするために、維持期間では、走査電極及び維持電極に交互に維持放電パルスが印加され、リセット期間及びアドレス期間では維持電極が一定の電圧でバイアスされた状態で、走査電極にリセット波形及び走査波形が印加される。従って、走査電極を駆動するための走査駆動ボード及び維持電極を駆動するための維持駆動ボードが別個に存在しなければならない。このように二つの駆動ボードが別個に存在すると、シャーシベースに駆動ボードを実装する際に問題点があり、二つの駆動ボードによって単価が増加する。
【００１１】
従って、二つの駆動ボードを一つに統合して走査電極の一端に形成し、維持電極の一端を長く延長して統合された駆動ボードに接続する方法が提案された。ところが、このように二つの駆動ボードを統合すると、長く延長された維持電極で形成されるインピーダンス成分が大きくなるという問題点がある。
【００１２】
このような問題点を解決するための方法として、特開２００３−９０３７０号公報（特許文献１）では、走査電極駆動部からのみ維持放電パルスを印加して維持電極駆動部を最少化する方法を提示した。
【００１３】
図３は従来の技術による維持期間でのプラズマディスプレイパネルの駆動波形（維持期間）を示した図である。図３に示されているように、特許文献１に記載された技術は、維持期間で走査電極Ｙ（または維持電極Ｘ）にのみ維持放電のための電圧（Ｖs、−Ｖs）を交互に印加し、維持電極Ｘ（または走査電極Ｙ）の電圧は接地電圧に維持する。
【００１４】
この場合、全ての放電セルの条件が同一ならば、アドレス期間で選択されない放電セルにおいては壁電荷がほとんど蓄積されないので、維持期間に走査電極に電圧（Ｖs、−Ｖs）が印加されても、選択されない放電セルの走査電極とアドレス電極との間に放電が起こらない。
【００１５】
しかし、放電セル間の不均一な壁電荷の状態によって、維持期間に走査電極に電圧（Ｖs、−Ｖs）が印加されると、アドレス期間で選択されない放電セルの走査電極とアドレス電極との間で誤放電が起こることがある。
【００１６】
従って、このようなアドレス電極と走査電極との間の誤放電を防止するために、従来は、維持期間にアドレス電極をフローティングさせたり、維持電極に電圧Ｖsが印加される時にアドレス電極にはアドレス電圧Ｖaを印加して、アドレス電極と維持電極との間の電圧差を減少させた。
【００１７】
このような方法は、アドレス期間で選択されない放電セルの走査電極に正の壁電荷が蓄積され、維持期間に走査電極に電圧Ｖsが印加される場合には、走査電極とアドレス電極との間の電圧差を減少させることができるが、アドレス期間で選択されない放電セルの走査電極に負の壁電荷が蓄積され、維持期間に走査電極に負の電圧（−Ｖs）が印加される場合には、走査電極とアドレス電極との間の電圧差が放電開始電圧より大きくなることがあるので誤放電が発生するおそれがある。
【特許文献１】特開２００３−９０３７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明は上記した記問題点を解決するためのものであり、その目的は、走査電極及び維持電極を駆動することができる統合された駆動ボードを有し、且つ誤放電を防止することが可能なプラズマディスプレイパネル、プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法を提供することにある。
【課題を解決するための手段】
【００１９】
上記目的を達成するため、本発明に係るプラズマディスプレイパネルの駆動方法は、複数の第１電極Ｙ、複数の第２電極Ｘ、及び複数のアドレス電極を含むプラズマディスプレイパネルで、一つのフレームを複数のサブフィールドに分けて駆動する方法において、少なくとも一つの前記サブフィールドで、
（ａ）前記第２電極を第１電圧でバイアスした状態で、放電セルをアドレス可能な状態に設定するために前記第１電極にリセット波形を印加する段階、
（ｂ）前記第２電極を前記第１電圧でバイアスした状態で、前記第１電極に順次に第２電圧（スキャン電圧）を印加する段階、
（ｃ）前記第２電極を前記第１電圧でバイアスした状態で、前記第１電極に維持放電のために前記第１電圧より高い第３電圧（＋Ｖs1）を印加する段階、及び、
（ｄ）前記第２電極を前記第１電圧でバイアスした状態で、前記第１電極に維持放電のために前記第１電圧より低い第４電圧（−Ｖs2）を印加する段階、を含み、前記第１電圧と第３電圧との差の絶対値が、前記第１電圧と第４電圧との差の絶対値より大きいことを特徴とする。
【００２０】
また、前記（ｃ）段階で、前記アドレス電極の電圧を第５電圧（Ｖa）まで高め、前記（ｄ）段階で、前記アドレス電極の電圧を前記第５電圧より低い第６電圧に維持することを特徴とする。
【００２１】
また、他の発明に係るプラズマディスプレイパネルの駆動方法は、複数の第１電極Ｙ、複数の第２電極Ｘ、及び複数のアドレス電極を含むプラズマディスプレイパネルを駆動する方法において、維持期間に、前記第２電極を第１電圧でバイアスした状態で、前記第１電極に前記第１電圧より高い第３電圧（＋Ｖs1）を印加する段階、及び、前記第２電極を第１電圧でバイアスした状態で、前記第１電極に前記第１電圧より低い第４電圧（−Ｖs2）を印加する段階、を含み、前記第１電極に前記第３電圧が印加される時の前記アドレス電極の電圧である第５電圧（Ｖa）、及び前記第１電極に前記第４電圧が印加される時の前記アドレス電極の電圧である第６電圧の大きさが異なり、前記第１電圧と第３電圧との差の絶対値が前記第１電圧と第４電圧との差の絶対値より大きいことを特徴とする。
【００２２】
本発明に係るプラズマディスプレイパネルは、複数の第１電極Ｙ、 第２電極Ｘ、及びアドレス電極を含むパネル、及び、維持期間に、前記第１電極に維持放電のために正の第３電圧（＋Ｖs1）、及び前記第３電圧より絶対値が小さい負の第４電圧（−Ｖs2）を交互に印加し、前記第１電極に前記第３電圧が印加される時の前記アドレス電極の電圧（Ｖa）を前記第１電極に前記第４電圧が印加される時の前記アドレス電極の電圧（０Ｖ）より高くする駆動回路、を含むことを特徴とする。
【００２３】
本発明の更に他の発明に係るプラズマディスプレイパネルの駆動方法は、複数の第１電極Ｙ、複数の第２電極Ｘ、及び複数の第３電極を含むプラズマディスプレイパネルで、一つのフレームを複数のサブフィールドに分けて駆動する方法において、少なくとも一つのサブフィールドで、アドレス期間で点灯する放電セルを選択する段階、及び、維持期間で前記第２電極を第１電圧でバイアスした状態で、前記第１電極に前記第１電圧より高い第３電圧及び前記第１電圧より低い第４電圧を交互に印加する段階を含み、前記維持期間で少なくとも前記第１電極に前記第４電圧が印加される間に、前記第３電極をフローティングさせることを特徴とする。
【００２４】
本発明に係るプラズマディスプレイ装置は、複数の第１電極及び第２電極、そして前記第１電極及び第２電極に交差する複数の第３電極を含むパネルと、アドレス期間で点灯する放電セルの第３電極に第５電圧を印加し、点灯しない放電セルの第３電極に前記第１電圧より低い第６電圧を選択的に印加する複数の選択回路と、維持期間で、前記第２電極の電圧を第１電圧に維持した状態で、前記第１電極に前記第１電圧より高い第３電圧及び前記第１電圧より低い第４電圧を交互に印加し、少なくとも前記第１電極に前記第４電圧が印加される間に、前記第３電極をフローティングさせる駆動回路と、を含むことを特徴とする。
【発明の効果】
【００２５】
本発明によれば、維持電極を一定の電圧でバイアスした状態で走査電極にのみ駆動波形が印加されるので、維持電極を駆動するボードを除去することができる。
【００２６】
また、維持期間に走査電極（または維持電極）に印加される維持電圧パルスの正の電圧の絶対値を負の電圧の絶対値より大きくして、アドレス電極と走査電極（または維持電極）との間の電位差を減少させることによって、アドレス期間で選択されない放電セルで誤放電が起こる問題点を解決することができる。
【００２７】
更に、本発明によれば、維持期間でアドレス電極をフローティングさせ、アドレス期間でアドレス電極に印加されるアドレス電圧、及び非アドレス電圧を供給する各々の電源とアドレスＩＣとの間にスイッチを追加して、維持期間でアドレス電極のフローティング時にアドレス電圧以上の電圧または接地電圧以下の電圧に増加または減少させることができるようにして、維持期間での誤放電を防止することができるようにする。
【発明を実施するための最良の形態】
【００２８】
以下では、添付した図面を参考にして、本発明の実施例について、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は多様な相異した形態で実現でき、ここで説明する実施例に限定されない。
【００２９】
図面では、本発明を明確に説明するために、説明と関係のない部分は省略した。明細書全体を通じて類似した部分については、同一な図面符号を付けた。ある部分が他の部分と接続されているとする時、これは直接的に接続されている場合だけでなく、その中間に他の素子を隔てて電気的に接続されている場合も含む。
【００３０】
それでは、本発明の実施例によるプラズマディスプレイパネルの駆動装置と駆動方法、及びプラズマディスプレイ装置について、図面を参考にして詳細に説明する。
【００３１】
本発明の実施例では、Ｘ電極駆動部及びＹ電極駆動部を一つに統合する方法について提示する。まず、本発明の実施例によるプラズマディスプレイパネルの駆動方法について、図面を参考にして詳細に説明する。
【００３２】
図４は本発明の実施例に係るプラズマディスプレイ装置を示す図面である。図４に示したように、本発明の実施例によるプラズマディスプレイ装置は、プラズマパネル１００、アドレス駆動部２００、ＸＹ電極駆動部３２０、及び制御部４００を含む。
【００３３】
プラズマパネル１００は、列方向に配列されている複数のアドレス電極（Ａ1〜Ａm）、行方向に配列されている第１電極（Ｙ1〜Ｙn）（以下、Ｙ電極という）及び第２電極（Ｘ1〜Ｘn）（以下、Ｘ電極という）を含む。
【００３４】
アドレス駆動部２００は、制御部４００からアドレス駆動制御信号ＳAを受信して、表示対象となる放電セルを選択するための表示データ信号を各アドレス電極に印加する。
【００３５】
ＸＹ電極駆動部３２０は、制御部４００からＸＹ電極駆動信号ＳXYを受信してＸ電極及びＹ電極に印加し、制御部４００は、外部から映像信号を受信してアドレス駆動制御信号ＳA及びＸＹ電極駆動信号ＳXYを生成して各々アドレス駆動部２００及びＸＹ電極駆動部３２０に印加する。
【００３６】
以下では、本発明の実施例によるプラズマディスプレイパネルの駆動方法について、添付図面を参照して詳しく説明する。
【００３７】
図５は本発明の第１実施例によるプラズマディスプレイパネルに印加される駆動波形を示す図面であり、図６は維持期間での壁電荷の流れを示したものである。
【００３８】
図５に示したように、本発明の第１実施例による駆動波形において、一つのサブフィールドは、リセット期間、アドレス期間、及び維持期間からなる。
【００３９】
図５に示されているように、本発明の第１実施例によれば、リセット期間、アドレス期間、及び維持期間の全ての期間で維持電極Ｘの電圧は０Ｖ（第１電圧）に維持される。
【００４０】
リセット期間では、走査電極ＹにＶs電圧を印加した後、Ｖset電圧まで漸進的に上昇する電圧を走査電極Ｙに印加する。それにより、走査電極と維持電極との間で弱い放電が起こって走査電極に（−）壁電荷が形成され、維持電極に（＋）壁電荷が形成される。その後、走査電極の電圧をＶs電圧まで減少させた後、Ｖs電圧から−Ｖnf電圧まで漸進的に減少する電圧を走査電極に印加する。それにより、走査電極と維持電極との間で弱い放電が起こって走査電極に形成された（−）壁電荷及び維持電極に形成された（＋）壁電荷がほとんど消去される。
【００４１】
アドレス期間では、従来のＸ電極にバイアス電圧を印加する代わりに、Ｘ電極の電圧を０Ｖに維持しながらＸ電極とＹ電極との間の電圧差をそのまま維持する。即ち、Ｙ電極に印加される走査電圧のレベルを従来のアドレス期間にＸ電極に印加したバイアス電圧だけ全体的に減少させる。
【００４２】
つまり、選択されない走査電極は−ＶscH電圧でバイアスした状態で、選択される走査電極に−ＶscL電圧（第２電圧）を印加する。そして、選択された走査電極に形成された放電セルのうちの灯る放電セルを通過するアドレス電極に正の電圧Ｖa（第５電圧）を印加する。それにより、Ｖa電圧が印加されたアドレス電極と−ＶscL電圧が印加された走査電極との間で放電が起こって、この放電を始まりに走査電極と維持電極との間で放電が起こって、維持期間で維持放電をすることができる壁電荷の状態が形成される。
【００４３】
次に、維持期間では、走査電極に＋Ｖs1電圧（第３電圧）及び−Ｖs2電圧（第４電圧）を有するパルスを交互に印加して、走査電極と維持電極との間で維持放電を起こす。また、維持期間でアドレス電極をフローティングさせた（＋Ｖs1と−Ｖs2との振幅の中心が「Ｙ＝０」よりも上にくるようにした）。
【００４４】
ここで、＋Ｖs1電圧及び−Ｖs2電圧の絶対値が同一であると、従来の技術で説明したように、アドレス期間で選択されない放電セルの走査電極に負の壁電荷が蓄積されており、維持期間に走査電極に負の電圧−Ｖsが印加される場合には、走査電極とアドレス電極との間の電圧差が放電開始電圧より大きくなるので、誤放電が発生するおそれがある。
【００４５】
したがって、本発明の第１実施例では、図５に示されているように、＋Ｖs1電圧と−Ｖs2電圧との差は２Ｖsを維持した状態で、＋Ｖs1電圧の絶対値を−Ｖs2電圧の絶対値より大きく設定する。
【００４６】
以下、維持期間にアドレス電極をフローティングさせる場合のアドレス電極の出力波形について、添付した図６及び図７を参照して詳細に説明する。
【００４７】
図６は本発明の第１実施例による維持電極、走査電極、アドレス電極、及びアドレス電極に接続されたアドレス選択回路を示したものであって、図７は維持期間での壁電荷の状態を示したものである。図６に示すように、アドレス選択回路は、駆動用トランジスタＡＨ（第１トランジスタ）と接地用トランジスタＡＬ（第トランジスタ）とを含み、各々のトランジスタはボディーダイオードを含む。
【００４８】
図６に示されているように、走査電極Ｙとアドレス電極Ａとの間にはパネルキャパシタが形成されているため、維持期間にアドレス電極の出力をフローティングさせた状態で走査電極に＋Ｖs1電圧を印加すれば、走査電極の電位が上がると同時にアドレス電極の電位も上がる。ところが、アドレス電極の電位が電圧Ｖa（第５電圧）より高くなると、アドレス選択回路の駆動トランジスタＡＨのボディーダイオードを通じてアドレス電極の電圧が電圧Ｖaにクランピングされる（図６の経路「１」）。したがって、走査電極の電圧が電圧Ｖa以上に高くなっても、アドレス電極の電圧は電圧Ｖaに維持される。
【００４９】
この場合、アドレス期間で選択されない放電セルの走査電極に正の壁電荷が蓄積されており、維持期間に走査電極にＶs電圧より大きい＋Ｖs1電圧が印加されても、アドレス電極の電圧が電圧Ｖaでフローティングされるので、走査電極の壁電圧Ｖw1及び走査電極に印加された電圧＋Ｖs1の和とアドレス電極の電圧Ｖaとの差がアドレス電極／走査電極間の放電開始電圧Ｖfより小さくなるため、誤放電が起こらない（図７（ａ）参照）。また、走査電極に負の壁電荷が蓄積されている場合には、負の壁電荷と走査電極に印加された＋Ｖs1電圧との相殺によって走査電極の電圧が低くなるので、走査電極とアドレス電極との間に誤放電が発生しない。
【００５０】
また、維持期間にアドレス電極の出力をフローティングさせた状態で走査電極に−Ｖs2電圧を印加すれば、走査電極の電位が低くなると同時にアドレス電極の電位も低くなる。ところが、アドレス電極の電位が０Ｖより低くなると、アドレス選択回路の駆動トランジスタＡＬのボディーダイオードを通じてアドレス電極の電圧が０Ｖ（第６電圧）にクランピングされる（図６の経路「２」）。したがって、走査電極の電圧が０Ｖ以下に低くなっても、アドレス電極の電圧は０Ｖに維持される。
【００５１】
この場合、アドレス期間で選択されない放電セルの走査電極に負の壁電荷が蓄積されており、維持期間に走査電極に−Ｖs2電圧が印加される場合には、−Ｖs2電圧の絶対値がＶs電圧より小さいため、走査電極の壁電圧Ｖw1と走査電極に印加される電圧−Ｖs2との差がアドレス電極／走査電極間の放電開始電圧Ｖfより小さい（図７（ｂ）参照）。したがって、誤放電が起こらない。また、走査電極に正の壁電荷が蓄積されている場合には、正の壁電荷と走査電極に印加された−Ｖs2電圧との相殺によって走査電極の電圧が低くなるので、走査電極とアドレス電極との間に誤放電が発生しない。
【００５２】
但し、アドレス期間にアドレシングされない放電セルで維持放電が起こらないようにするためには、電圧＋Ｖs1が維持電極と走査電極との間の放電開始電圧より低くなければならない。また、電圧−Ｖs2はアドレシングされた放電セルの壁電圧と共に放電を起こすことができる程度の大きさが要求される。この時、電圧＋Ｖs1と電圧−Ｖs2との差が従来の維持放電電圧である電圧＋Ｖsと電圧−Ｖsとの差と同一な範囲内で、電圧＋Ｖs1及び電圧−Ｖs2の大きさを調節することができる。
【００５３】
一方、本発明の第１実施例では、維持期間の間にアドレス電極をフローティングさせたが、維持期間の間の走査電極に＋Ｖs1電圧パルスが印加される時にだけアドレス電極をフローティングさせることもできる。また、これとは異なって、アドレス電極に電圧Ｖaパルスを直接印加することもできる。
【００５４】
また、本発明の第１実施例では、走査電極Ｙに駆動波形を印加する間、維持電極Ｘを０Ｖでバイアスしたが、維持電極Ｘを他の電圧でバイアスし、この電圧差だけ走査電極Ｙの駆動波形を変更することもできる。
【００５５】
また、本発明の第１実施例では、維持期間で走査電極Ｙに−Ｖs2電圧及び＋Ｖs1電圧が交互に印加されたが、走査電極Ｙの電圧が−Ｖs2電圧から０Ｖまで増加した後、０Ｖ電圧から＋Ｖs1電圧まで増加し、また＋Ｖs1電圧から０Ｖまで減少した後、０Ｖから−Ｖs2電圧まで減少するようにすることもできる。
【００５６】
一方、本発明の第１実施例では、維持期間で走査電極Ｙに−Ｖs2電圧及び＋Ｖs1電圧が交互に印加されたが、従来のように、維持期間に走査電極ＹにＶs電圧及び−Ｖs電圧を交互に印加しながら走査電極Ｙに−Ｖs電圧が印加される時にアドレス電極をフローティングさせることもできる。
【００５７】
図８は本発明の第２実施例によるプラズマディスプレイパネルの駆動波形図である。図８に示したように、本発明の第２実施例によれば、維持期間でＹ電極にＶs電圧及び−Ｖs電圧を有するパルスを交互に印加し、Ｙ電極に−Ｖs電圧が印加される時にＡ電極をフローティングさせた。Ａ電極及びＹ電極によってキャパシタンス成分が形成されるので、Ｙ電極の電圧が減少する時にＡ電極がフローティングされると、Ａ電極の電圧もＹ電極の電圧と共に減少する。したがって、Ｙ電極に−Ｖs電圧が印加される時のＡ電極とＹ電極との間の電圧が走査電極ＹにＶs電圧及び−Ｖs電圧を交互に印加する場合に比べて低くなるので、アドレス期間で選択されない放電セルのＹ電極とＡ電極との間の誤放電を防止することができるようになる。
【００５８】
一方、前記で説明したように、アドレス選択回路に含まれるトランジスタはボディーダイオードを有するため、図８のように維持期間でＹ電極に−Ｖs電圧が印加される時にＡ電極をフローティングさせると、Ａ電極の電圧がＹ電極の電圧と共に減少している途中でＡ電極の電圧が接地電圧より低くなると、アドレス選択回路のトランジスタＡＬのボディーダイオードを通じてＡ電極の電圧が接地電圧にクランピングされる。したがって、図６に示した回路では、Ａ電極の電圧が接地電圧以下に減少することができない。これにより、図３の駆動波形と同一になるので、図８に示された駆動波形を供給することができない。
【００５９】
したがって、本発明の第２実施例では、アドレス選択回路のトランジスタＡＬと接地電源ＧＮＤとの間にスイッチング素子ＳＷ１（第１スイッチング素子）を接続する。
【００６０】
図９はこのような本発明の第２実施例によるアドレス選択回路を示した図面である。図９に示したように、本発明の第２実施例によるアドレス選択回路は、電源０Ｖの間にスイッチング素子ＳＷ１が電気的に接続される。スイッチング素子ＳＷ１は、維持期間でＹ電極に−Ｖs電圧が印加される時にＡ電極がフローティングされる時にターンオフされてＡ電極を電源０Ｖと遮断し、Ａ電極の電圧がＹ電極の電圧と共に減少するようにする。
【００６１】
このように、本発明の第２実施例によると、維持期間にＹ電極に−Ｖs電圧が印加される時にＡ電極の電圧も負の電圧に減少して、Ｙ電極とＡ電極との間の電圧差が減る。したがって、アドレス期間で選択されない放電セルでの誤放電を防止することができる。
【００６２】
ここで、本発明の第２実施例による駆動波形は、Ｙ電極に−Ｖs電圧が印加される時にＡ電極をフローティングさせるので、スイッチング素子ＳＷ１がターンオフまたはターンオン動作を繰り返すようになり、このようなスイッチング動作による消費電力が増加する。また、Ｙ電極にＶs電圧が印加されて放電が起こると、Ｙ電極側には電子が移動してＡ電極側には正イオンが移動する。ところが、Ａ電極は色表現のために蛍光体で覆われているので、この正イオンが蛍光体面に衝突して蛍光体の寿命が短縮される。
【００６３】
したがって、本発明の第３実施例として、このような短所を補完することができる方法について、図１０を参考にして詳細に説明する。図１０は本発明の第３実施例によるプラズマディスプレイパネルの駆動波形図である。
【００６４】
図１０に示したように、本発明の第３実施例では、維持期間でＹ電極にＶs電圧が印加される時もＡ電極をフローティングさせる。つまり、維持期間の間Ａ電極をフローティングさせて、Ｙ電極にＶs電圧及び−Ｖs電圧を交互に有する維持放電パルスを印加する。
【００６５】
このように、Ｙ電極にＶs電圧が印加される時にＡ電極をフローティングさせれば、Ａ電極の電圧がＹ電極の電圧と共に増加するようになる。したがって、Ａ電極の電位が高くなって維持放電後に正イオンがＸ電極側に多く移動するので、Ａ電極を覆っている蛍光体を保護することができる。
【００６６】
一方、図６に示した一般的なアドレス選択回路を利用して本発明の第３実施例による駆動波形を生成すれば、Ａ電極の電圧がＹ電極の電圧と共に増加する時にＡ電極の電圧はＶａ電圧にクランピングされる。
【００６７】
したがって、本発明の第３実施例のようにＡ電極にＶa電圧以上の電圧を供給するためには、電源ＶaとＡ電極との経路を遮断しなければならない。
【００６８】
図１１はこのような本発明の第３実施例によるアドレス選択回路を示したものである。図１１に示したように、本発明の第３実施例によるアドレス選択回路は、電源ＶaとアドレスＩＣとの間にスイッチング素子ＳＷ２（第２スイッチング素子）が接続されるという点を除けば、図９のアドレス選択回路と同一である。
【００６９】
このようなアドレス選択回路を通じて本発明の第３実施例による駆動波形を印加する方法は、次の通りである。
【００７０】
維持期間でＡ電極をフローティングさせる時にスイッチング素子ＳＷ１、ＳＷ２をターンオフして、Ｙ電極にＶs電圧が印加される時にＡ電極の電圧を正の電圧に増加させ、Ｙ電極に−Ｖs電圧が印加される時にはＡ電極の電圧を負の電圧に減少させる。この時、スイッチング素子ＳＷ１、ＳＷ２がターンオフされてＡ電極が電源０Ｖ、Ｖaと遮断されるので、Ｙ電極にＶs電圧が印加される時にＶa電圧より高い電圧が印加され、Ｙ電極に−Ｖs電圧が印加される時に０Ｖより低い電圧が印加される。
【００７１】
以上で説明したように、本発明の実施例によれば、Ｘ電極を一定の電圧でバイアスした状態でＹ電極にのみ駆動波形を印加して、リセット動作、アドレス動作、及び維持放電動作を行うことができるので、Ｘ電極を駆動するボードを除去することができる。また、維持放電のためのパルスが走査駆動ボードからだけ供給されるので、維持放電パルスが印加される経路でのインピーダンスが一定になる。
【００７２】
そして、１フレームをなす複数のサブフィールドのリセット期間を、本発明の第１〜第３実施例のように、全て上昇期間及び下降期間から形成することができるが、一部のサブフィールドのリセット期間を、下降期間だけから形成することもできる。
【００７３】
また、本発明の実施例では、全ての駆動期間で維持電極を一定の電圧でバイアスした場合について説明したが、本発明はこれに限定されない。
【００７４】
以上で、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も本発明の権利範囲に属する。
【図面の簡単な説明】
【００７５】
【図１】交流型プラズマディスプレイパネルの一部斜視図である。
【図２】プラズマディスプレイパネルの電極配列図である。
【図３】従来の技術によるプラズマディスプレイパネルの駆動波形図である。
【図４】本発明の実施例に係るプラズマディスプレイパネルの構成を示すブロック図である。
【図５】本発明の第１実施例に係る駆動波形を示す図である。
【図６】本発明の第１実施例に係る維持期間でアドレス電極に電圧が印加される電流経路を示した図である。
【図７】本発明の第１実施例に係る駆動波形による放電セルの壁電荷の状態を示した説明図である。
【図８】本発明の第２実施例に係るプラズマディスプレイパネルの駆動波形図である。
【図９】本発明の第２実施例に係るアドレス選択回路を示した説明図である。
【図１０】本発明の第３実施例に係るプラズマディスプレイパネルの駆動波形図である。
【図１１】本発明の第３実施例に係るアドレス選択回路を示した説明図である。
【符号の説明】
【００７６】
１００  プラズマパネル
２００  アドレス駆動部
３２０  ＸＹ電極駆動部
４００  制御部
【図１】
2005309397.tif 000003
【図２】
2005309397.tif 000004
【図３】
2005309397.tif 000005
【図４】
2005309397.tif 000006
【図５】
2005309397.tif 000007
【図６】
2005309397.tif 000008
【図７】
2005309397.tif 000009
【図８】
2005309397.tif 000010
【図９】
2005309397.tif 000011
【図１０】
2005309397.tif 000012
【図１１】
2005309397.tif 000013