(57)【要約】【課題】電源端子Ｖｄｄと接地との間に常時電流が流れることなく、機器の省電力化の面で有利で、確実に低電圧を検出できる電圧検出回路を提供する。【解決手段】ソースが電源Ｖｄｄに接続され、ゲートの電圧を検出電圧ＶＩＮとするＰｃｈＭＯＳトランジスタＰ１と、ソースが接地され、ゲートに電源Ｖｄｄが接続され、ドレインがＰｃｈＭＯＳトランジスタＰ１のドレインに直列接続された第１のＮｃｈＭＯＳトランジスタＮ１と、直列接続された点の信号を入力とするインバータＩＮＶと、ソースが接地され、ゲートにインバータＩＮＶの出力が接続され、ドレインがインバータＩＮＶの入力に接続された第２のＮｃｈＭＯＳトランジスタＮ２とを備え、インバータＩＮＶの出力を出力電圧ＶＯＵＴとする。【選択図】  図１
2005010074.tif 000002
【特許請求の範囲】
【請求項１】
電源よりも低い検出電圧が所定値よりも低くなったことを検出して２値信号を出力する電圧検出回路において、そのソースが電源に接続され、そのゲートの電圧を検出電圧とするＰｃｈＭＯＳトランジスタと、そのソースが接地され、そのゲートに前記電源が接続され、そのドレインが前記ＰｃｈＭＯＳトランジスタのドレインに直列接続された第１のＮｃｈＭＯＳトランジスタと、前記直列接続された点の信号を入力とするインバータと、そのソースが接地され、そのゲートに前記インバータの出力が接続され、そのドレインが前記インバータの入力に接続された第２のＮｃｈＭＯＳトランジスタとを備え、前記インバータの出力を出力電圧とすることを特徴とする電圧検出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、検出電圧が所定値よりも低くなったことを検出する電圧検出回路に関し、特に、検出電圧が電源電圧よりも低い場合の電圧検出回路に関する。
【０００２】
【従来の技術】
例えば、モータドライバＩＣのようにモータ用電源と、これより低電圧のロジック用電源を必要とするＩＣでは、モータ用電源が正常でロジック用電源が正常状態から異常状態に低下すると、モータの動作が不安定になるなどの不都合を生じるため、ロジック用電源の電圧がある程度にまで低下したことを検出すると、モータの動作を打ち切るような信号を出力する電圧検出回路を備えている。
【０００３】
以下に従来の電圧検出回路２００の一例について、図３を参照して説明する。図３において、ＶＩＮは検出端子または検出電圧、Ｒ１、Ｒ２は第１、第２の分圧抵抗で各抵抗の一端が接続され、第１の分圧抵抗Ｒ１の他端は検出端子に、第２の分圧抵抗Ｒ２の他端は接地されている。ＩＮＶ１、ＩＮＶ２は第１、第２のインバータで、２段のインバータＩＮＶ１、ＩＮＶ２が直列接続され、第１のインバータＩＮＶ１には分圧抵抗Ｒ１、Ｒ２で検出電圧ＶＩＮを分圧した電圧が分圧電圧ＶＢとして入力され、第１のインバータＩＮＶ１の出力電圧ＶＣが第２のインバータＩＮＶ２の入力電圧となり、第２のインバータＩＮＶ２から出力電圧ＶＯＵＴが出力されている。例えば、前記のモータドライバＩＣでは検出電圧ＶＩＮがロジック用電源電圧であり、これより高電圧のモータ用電源が別に供給されている。
【０００４】
上記の従来の回路２００の動作を説明する。第１のインバータＩＮＶ１は分圧電圧ＶＢを監視するためのものであり、その方法は第１のインバータＩＮＶ１  のしきい値（インバータの出力電圧がＨレベルからＬレベル、ＬレベルからＨレベルに切り替わる入力電圧のこと）と分圧電圧ＶＢとを比較することにより行う。第１のインバータＩＮＶ１の出力電圧ＶＣは分圧電圧ＶＢがしきい値よりも高いとき０Ｖとなり、分圧電圧ＶＢがしきい値よりも低い場合には、出力電圧がＨレベルとなる。この出力電圧ＶＣの信号を受けて第２のインバータＩＮＶ２の出力電圧ＶＯＵＴは、第１のインバータＩＮＶ１の出力電圧ＶＣを反転させたレベルとなり、第２のインバータＩＮＶ２の出力電圧ＶＯＵＴは分圧電圧ＶＢがしきい値よりも高いとき出力電圧がＨレベルとなり、分圧電圧ＶＢがしきい値よりも低い場合には、０Ｖ（ＧＮＤ）となる。このように、２段のインバータを用いることで、電圧検出回路は簡単化し、低電圧になったとき、電圧検出回路の出力電圧であるＶＯＵＴを０Ｖとすることで、図示しない負荷回路に電源の供給を停止させる信号を出力することができる。（例えば、特許文献１参照。）。
【０００５】
【特許文献１】
特開２０００−５５９４６号（第３頁、第１図）
【０００６】
【発明が解決しようとする課題】
しかしながら、このような図３に示す従来回路２００では、検出端子ＶＩＮと接地との間に常時電流が流れ、機器の省電力化の面で不利であった。また、分圧電圧ＶＢが電源電圧の変動やノイズ等により第１のインバータＩＮＶ１のしきい値付近で上下変動すると、出力電圧ＶＯＵＴが電源電圧であるＨレベルと０Ｖ（ＧＮＤ）間で大きく変動し、図示しない負荷回路への電源の供給を安定して停止させる信号を出力することができないという不都合があった。
【０００７】
本発明は上記の事情を考慮してなされたもので、消費電流が小さく、確実に低電圧を検出できる電圧検出回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１記載の発明は、電源よりも低い検出電圧が所定値よりも低くなったことを検出して２値信号を出力する電圧検出回路において、そのソースが電源に接続され、そのゲートの電圧を検出電圧とするＰｃｈＭＯＳトランジスタと、そのソースが接地され、そのゲートに電源が接続され、そのドレインがＰｃｈＭＯＳトランジスタのドレインに直列接続された第１のＮｃｈＭＯＳトランジスタと、直列接続された点の信号を入力とするインバータと、そのソースが接地され、そのゲートにインバータの出力が接続され、そのドレインがインバータの入力に接続された第２のＮｃｈＭＯＳトランジスタとを備え、インバータの出力を出力電圧とすることを特徴とする電圧検出回路である。
【０００９】
【発明の実施の形態】
以下、本発明の実施例の電圧検出回路１００について図１を参照して説明する。尚、図３の従来回路２００と同一のものについては同一符号を付している。図１において、Ｖｄｄは電源端子または電源電圧、Ｐ１はＰｃｈＭＯＳトランジスタで、そのソースが電源Ｖｄｄに接続され、そのゲートの電圧を検出電圧ＶＩＮとしている。Ｎ１は第１のＮｃｈＭＯＳトランジスタで、そのソースが接地され、そのゲートに電源Ｖｄｄが接続され、そのドレインがＰｃｈＭＯＳトランジスタＰ１のドレインに接続されている。ＩＮＶはインバータで、ＰｃｈＭＯＳトランジスタＰ１と第１のＮｃｈＭＯＳトランジスタＮ１の直列接続された点の電圧ＶＡを入力としている。Ｎ２は第２のＮｃｈＭＯＳトランジスタで、そのソースが接地され、そのゲートにインバータＩＮＶの出力が接続され、そのドレインがインバータＩＮＶの入力に接続されている。そして、インバータＩＮＶの出力を電圧検出回路１００の出力電圧ＶＯＵＴとしている。モータドライバＩＣの例では検出電圧ＶＩＮがロジック用電源電圧であり、これより高電圧のモータ用電源電圧が電源電圧Ｖｄｄである。
【００１０】
上記図１の発明回路１００の動作を図２の波形図を併用して説明する。まず、検出電圧ＶＩＮがＰｃｈＭＯＳトランジスタＰ１のしきい値より高いＨレベル（正常）の場合は、ＰｃｈＭＯＳトランジスタＰ１はオフであり第１のＮｃｈＭＯＳトランジスタＮ１は常時オンしているので、電圧ＶＡは０Ｖに近いＬレベルである。したがって、インバータＩＮＶの出力である電圧検出回路１００の出力電圧ＶＯＵＴは電源電圧Ｖｄｄとなる。このとき、第２のＮｃｈＭＯＳトランジスタＮ２は、インバータＩＮＶの出力が帰還されているためオンしている。
【００１１】
次に、図２（ａ）に示すように検出電圧ＶＩＮが電源電圧Ｖｄｄから徐々に下降しＰｃｈＭＯＳトランジスタＰ１のしきい値電圧より低いＬレベル（異常）になると、ＰｃｈＭＯＳトランジスタＰ１はオンする。第１のＮｃｈＭＯＳトランジスタＮ１は常時オンしているので、電源端子ＶｄｄからＰｃｈＭＯＳトランジスタＰ１を経由して第１、第２のＮｃｈＭＯＳトランジスタＮ１、Ｎ２に電流が流れ、図２（ｂ）に示すように電圧ＶＡはＬレベルから上昇する。電圧ＶＡがインバータＩＮＶのしきい値を越えると、図２（ｃ）に示すように出力電圧ＶＯＵＴは０Ｖとなる。図２（ａ）に示すように、このときの検出電圧ＶＩＮを電圧ＶＴ１としている。このとき、第２のＮｃｈＭＯＳトランジスタＮ２は、インバータＩＮＶの出力が帰還されているためオフする。
【００１２】
逆に、図２（ａ）に示すように検出電圧ＶＩＮが上昇しＰｃｈＭＯＳトランジスタＰ１のしきい値電圧より高いＨレベル（正常）に復帰するときは、第２のＮｃｈＭＯＳトランジスタＮ２がオフしているため、ＰｃｈＭＯＳトランジスタＰ１の負荷抵抗としては第１のＮｃｈＭＯＳトランジスタＮ１のオン抵抗のみとなり、第１、第２のＮｃｈＭＯＳトランジスタＮ１、Ｎ２がオンしていたときよりも負荷抵抗が大きくなる。検出電圧ＶＩＮが前記の電圧ＶＴ１まで上昇して前記の下降時と同じ電流が流れても負荷抵抗が大きくなっている分、電圧ＶＡはインバータＩＮＶのしきい値より高いＨレベルである。したがって、電圧ＶＡがインバータＩＮＶのしきい値を下回るには、検出電圧ＶＩＮが前記の電圧ＶＴ１よりも大きくなる。図２（ａ）に示すように、このときの検出電圧ＶＩＮが電圧ＶＴ２である。電圧ＶＡがインバータＩＮＶのしきい値を下回ると、図２（ｃ）に示すように出力電圧ＶＯＵＴは電源電圧Ｖｄｄとなる。
【００１３】
このように、第２のＮｃｈＭＯＳトランジスタＮ２のオン／オフにより出力電圧ＶＯＵＴに検出電圧ＶＩＮに対するヒステリシス特性、すなわち、インバータＩＮＶに電圧（ＶＴ２−ＶＴ１）のノイズマージンを持たせることができ、検出電圧ＶＩＮがインバータＩＮＶのしきい値付近で上下変動しても、ノイズマージンの範囲内であれば出力電圧ＶＯＵＴが電源電圧Ｖｄｄと０Ｖ（ＧＮＤ）間で大きく変動することなく、図示しない負荷回路への電源の供給を安定して停止させる信号を出力することができる。
【００１４】
尚、上記の本発明の実施例１００では、検出電圧ＶＩＮがＨレベル（正常）の場合に電圧検出回路１００の出力電圧ＶＯＵＴを電源電圧Ｖｄｄとし、検出電圧ＶＩＮがＬレベル（異常）の場合に出力電圧ＶＯＵＴを０Ｖ（ＧＮＤ）となるようにしたが、インバータを追加して出力電圧ＶＯＵＴの論理電圧を逆にしてもよい。
【００１５】
【発明の効果】
以上説明したように、本発明の電圧検出回路によれば、電源と接地間に分圧抵抗を用いないため、電源端子Ｖｄｄと接地との間に常時電流が流れることなく、機器の省電力化の面で有利で、検出電圧ＶＩＮが低電圧になったとき、確実に出力電圧ＶＯＵＴを０Ｖとすることで、図示しない負荷回路に電源の供給を停止させる信号を出力することができる。
【図面の簡単な説明】
【図１】本発明の電圧検出回路の実施例１００の回路図。
【図２】本発明の電圧検出回路の実施例１００の動作説明波形図。
【図３】従来の電圧検出回路２００の回路図。
【符号の説明】
ＩＮＶ、ＩＮＶ１、ＩＮＶ２  インバータ
Ｎ１、Ｎ２  ＮｃｈＭＯＳトランジスタ
Ｐ１  ＰｃｈＭＯＳトランジスタ
Ｒ１、Ｒ２  分圧抵抗
ＶＩＮ  検出電圧
ＶＯＵＴ  出力電圧
Ｖｄｄ  電源端子（電源電圧）
１００、２００  電圧検出回路
【図１】
2005010074.tif 000003
【図２】
2005010074.tif 000004
【図３】
2005010074.tif 000005