(57)【要約】【課題】  電源遮断時でのパワースイッチ素子の熱損失による特性劣化やＡＳＯ破壊を防止し、高精度なリトラクト動作制御を実現する。【解決手段】  電源遮断時にモータコイルに発生する逆起電力の電圧で動作するブレーキ制御回路により、上側パワースイッチ素子をオン状態にして電源側にショートする第１動作と、下側パワースイッチ素子をオン状態にして回路の接地電位側にショートする第２動作とを交互に行う。磁気ディスクを回転させる３相ＤＣモータの駆動出力段と、磁気ヘッドの制御を行うボイスコイルモータを駆動するＶＣＭドライバと、出力プリドライバ部及びＶＣＭドイバに対する制御回路部とを備え、ＶＣＭドライバに対して磁気ヘッドをアンロードさせるリバースブレーキ動作を実施し、３相ＤＣモータコイルで発生した動作電圧が所定電圧に達すると上記ボイスコイルの両端に接地電位を与えるＧＮＤブレーキに切り替える動作を複数回リトラクト動作を行う。【選択図】  図１
2005269808.tif 000002
【特許請求の範囲】
【請求項１】
モータコイルの両端に回転磁界を与えるべく駆動電圧を供給する上側と下側パワースイッチ素子と、
電源遮断時に上記モータコイルに発生する逆起電力で発生された交流電圧を整流した電圧を動作電圧とし、上記上側パワースイッチ素子をオン状態にして電源側にショートする第１動作と、上記下側パワースイッチ素子をオン状態にして接地側にショートする第２動作とを交互に行う一つの半導体基板上に形成されたブレーキ制御回路を備えてなることを特徴とするモータ駆動回路。
【請求項２】
請求項１において、
上記ブレーキ制御回路に上記動作電圧を伝える電源ラインは、パワースイッチ素子を通して電源と接続されることを特徴とするモータ駆動回路。
【請求項３】
請求項１において、
上記ブレーキ制御回路は、第１動作と第２動作との間に上側パワースイッチ素子と下側パワースイッチ素子とを共にオフ状態とする第１期間を設けるような動作制御を行うことを特徴とするモータ駆動回路。
【請求項４】
請求項３において、
上記第１動作及び第２動作と第１期間からなる交互ブレーキ期間が複数回行われ、
上記交互ブレーキ期間の間に上側パワースイッチ素子と下側パワースイッチとが共にオフ状態にされる第２期間を更に有し、
上記第２期間は、上記上記第１期間よりも長いことを特徴とするモータ駆動回路。
【請求項５】
請求項３において、
上記モータコイルは３相モータコイルからなり、
上記上側パワースイッチ素子と下側パワースイッチ素子は、上記３相のモータコイルに対応した３組からなることを特徴とするモータ駆動回路。
【請求項６】
請求項１において、
上記上側及び下側パワースイッチ素子は、ＭＯＳＦＥＴからなり、
上記ブレーキ制御回路とは別の半導体集積回路又は単体ＭＯＳＦＥＴからなり、
上記ＭＯＳＦＥＴ及びブレーキ制御回路はそれぞれが個別にパッケージングされていることを特徴とするモータ駆動回路。
【請求項７】
請求項１において、
上記上側及び下側パワースイッチ素子は、ＭＯＳＦＥＴからなり、
上記ブレーキ制御回路とは別の半導体集積回路又は単体ＭＯＳＦＥＴからなり、
上記ＭＯＳＦＥＴ及びブレーキ制御回路は全て一つにパッケージングされていることを特徴とするモータ駆動回路。
【請求項８】
上側パワースイッチ素子及び下側パワースイッチ素子とスピンドル出力プリドライバ部からなり磁気ディスクを回転させる多相ＤＣモータを駆動する出力段と、
ヘッドアームに取り付けられた磁気ヘッドの上記磁気ディスクの記録面に対する位置制御を行うボイスコイルモータを駆動するＶＣＭドライバと、
上記スピンドル出力プリドライバ部及びＶＣＭドライバに対してそれぞれのモータ回転制御を行う制御回路部とを備え、
上記制御回路部は、電源遮断時に上記多相ＤＣモータコイルに発生する逆起電力により発生する交流電圧を整流した動作電圧で動作して上記ＶＣＭドライバに対して磁気ヘッドをアンロードの位置に移動させるために、ボイスコイルモータに反転トルクが発生する方向に駆動するような電圧を印加するためのリバースブレーキ動作、及び上記ボイスコイルの両端に回路の接地電位を与えるＧＮＤブレーキを実施可能に構成され、上記動作電圧が上記制御回路の動作下限電圧以上の所定電圧に達すると上記ＧＮＤブレーキに切り替える動作を複数回行うリトラクト制御回路を備え、上記出力段と上記ＶＣＭドライバと上記制御回路部は一つの半導体基板上に形成されてなることを特徴とするモータ駆動回路。
【請求項９】
請求項８において、
上記制御回路部は、上記リトラクト制御回路によるリトラクト動作が終了した後に上記上側パワースイッチ素子又は下側パワースイッチ素子をオン状態にして電源側又は接地側にショートするブレーキ動作と、上側パワースイッチ素子と下側パワースイッチ素子を共にオフ状態にして上記逆起電力による交流電圧を発生させる期間を設定する制御回路を更に備えてなることを特徴とするモータ駆動回路。
【請求項１０】
請求項９において、
上記ブレーキ動作は、上記上側パワースイッチ素子をオン状態にして電源側にショートする第１動作と、下側パワースイッチ素子をオン状態にして接地側にショートする第２動作とが交互に行われるものであり、
上記逆起電力による動作電圧を形成する期間は、上記第１動作と第２動作との間に行われる第１期間を含むことを特徴とするモータ駆動回路。
【請求項１１】
請求項１０において、
上記制御回路は、上記第１動作及び第２動作と第１期間からなる交互ブレーキ期間を複数回行い、上記交互ブレーキ期間の間に、上側パワースイッチ素子と下側パワースイッチとが共にオフ状態にされる第２期間を更に行い、上記第２期間は、上記上記第１期間よりも長いことを特徴とするモータ駆動回路。
【請求項１２】
上側と下側パワースイッチ素子とスピンドル出力プリドライバ部からなり磁気ディスクを回転させる多相ＤＣモータを駆動する出力段と、
電源遮断時に上記モータコイルに発生する逆起電力を整流した電圧で動作するブレーキ制御回路を有し、
上記ブレーキ制御回路は、上記出力段の上記多相ＤＣモータのモータコイルに接続される出力端子の波形が上記出力段の電源電圧側と上記出力段の接地電位側に交互に切り替えられる第１動作期間と、多相ＤＣモータのコイルで発生する逆起電力に対応した多相電圧を発生させる第２動作期間を交互に行うものであることを特徴とするモータ駆動回路。
【請求項１３】
請求項１２において、
上記第一動作期間は、上記出力端子の波形が上記電源電圧側から上記設置電位側に切り替えられる間に、上記多相ＤＣモータのコイルで発生する逆起電力に対応した多相電圧を発生させる第３動作期間を有し、
上記第３動作期間は上記第２動作期間よりも短いことを特徴とするモータ駆動回路。
【請求項１４】
ヘッドアームに取り付けられた磁気ヘッドの上記磁気ディスクの記録面に対する位置制御を行うボイスコイルモータを駆動するＶＣＭドライバと、
上記ＶＣＭドライバに対してそれぞれのモータ回転制御を行う制御回路部とを備え、
上記制御回路部は、電源遮断時に多相ＤＣモータコイルに発生する逆起電力により発生する交流電圧を整流した動作電圧で動作して上記ＶＣＭドライバに対して磁気ヘッドをアンロードの位置に移動させるために、ボイスコイルモータの逆起電圧と反対の方向に電流を流すようボイスコイルモータに電圧を印加するためのリバースブレーキ動作、及び上記ボイスコイルの両端に回路の接地電位を与えるＧＮＤブレーキを実施可能に構成され、上記動作電圧が上記制御回路の動作下限電圧以上の所定電圧に達すると上記ＧＮＤブレーキに切り替える動作を複数回行うリトラクト制御回路を備え、上記ＶＣＭドライバと上記制御回路部は一つの半導体基板上に形成されてなることを特徴とするモータ駆動回路。
【請求項１５】
請求項１４において、
上側パワースイッチ素子及び下側パワースイッチ素子を駆動するためのスピンドル出力プリドライバ部からなり磁気ディスクを回転させる多相ＤＣモータを駆動する出力段を有し、
上記制御回路部はモータ回転制御を行うために上記出力段の駆動制御を行い、
上記ＶＣＭドライバと上記出力段及び上記制御回路部は一つの半導体基板上に形成されてなることを特徴とするモータ駆動回路。
【請求項１６】
モータコイルの両端に回転磁界を与えるべく駆動電圧を供給する上側と下側パワースイッチ素子を駆動制御する為のモータ駆動制御回路において、
電源遮断時に上記モータコイルに発生する逆起電力で発生された交流電圧を整流した電圧を動作電圧とし、上記上側パワースイッチ素子をオン状態にして電源側にショートする第１動作と、上記下側パワースイッチ素子をオン状態にして接地側にショートする第２動作とを交互に行い、一つの半導体基板上に形成されてなることを特徴とするモータ駆動制御回路。
【請求項１７】
請求項１６において、
上記モータ駆動制御回路に上記動作電圧を伝える電源ラインは、パワースイッチ素子を通して電源と接続されることを特徴とするモータ駆動制御回路。
【請求項１８】
請求項１６において、
上記モータ駆動回路は、第１動作と第２動作との間に上側パワースイッチ素子と下側パワースイッチ素子とを共にオフ状態とする第１期間を設けるような動作制御を行うことを特徴とするモータ駆動制御回路。
【請求項１９】
請求項１８において、
上記第１動作及び第２動作と第１期間からなる交互ブレーキ期間が複数回行われ、
上記交互ブレーキ期間の間に上側パワースイッチ素子と下側パワースイッチとが共にオフ状態にされる第２期間を更に有し、
上記第２期間は上記上記第１期間よりも長いことを特徴とするモータ駆動制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ駆動回路とモータ駆動制御回路に関し、例えばＨＤＤ（ハードディスクドライバ）等の３相スピンドルモータ及びＶＣＭモータの電源遮断時のブレーキ制御技術に利用して有効な技術に関するものである。
【背景技術】
【０００２】
ＨＤＤ装置においては、電源遮断等の緊急時にはスピンドルモータを短時間で停止させる為、電源側の駆動トランジスタを全てオフし、ＧＮＤ側の駆動トランジスタを全てオンするＧＮＤショートブレーキを行い、ＧＮＤ側駆動トランジスタ〜モータ間にブレーキ電流を流し、モータの逆起電圧を消費させてモータを停止させる。このようなブレーキ方式に関しては特表平０９−５００５１９号公報がある。また、ＨＤＤ装置では、上記電源遮断等の緊急時にはスピンドルモータのブレーキの前に、磁気ヘッドをディスク外へ退避させるヘッドロード／アンロード方式のリトラクト動作を行うことが必要である。尚、ランプからディスクの上に移動する動作をロードといい、ディスク上からランプへ退避させる事をアンロードという。
【特許文献１】特表平０９−５００５１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ＨＤＤ装置では大容量化と高速化が進み、スピンドルモータの高速回転化と高効率回転化が必須となる。効率よく高速にモータを駆動するためには、電源−回路の接地電位ＧＮＤに直列に挿入されるパワーＭＯＳＦＥＴのような駆動トランジスタのオン抵抗及びモータのコイル抵抗の損失を減らす必要があるため、駆動トランジスタのオン抵抗とモータのコイル抵抗の低抵抗化が進められている。したがって、このように駆動トランジスタ及びモータコイルの低抵抗化をした場合には、ブレーキ時のブレーキ電流は大きくなり駆動トランジスタの熱損失による特性劣化やＡＳＯ破壊が懸念されるという新たな問題が判明した。
【０００４】
更に、前記電源遮断等の緊急時でのリトラクト動作において、磁気ヘッドはディスク外周部に設けられたスロープ状のランプへ格納されるが、ランプへの衝突を防ぐ為、磁気ヘッドは一定の低速度で、退避させる必要がある。したがって、ＨＤＤ装置としての信頼性を確保するためには、電源遮断直前の磁気ヘッドの速度、移動方向によらないで高精度で安定的なリトラクト動作制御が必要となるものである。
【０００５】
この発明の目的は、電源遮断時でのパワースイッチ素子の熱損失による特性劣化やＡＳＯ破壊を防止したモータ駆動回路とモータ駆動制御回路を提供することにある。この発明の他の目的は、電源遮断時での高精度で安定的なリトラクト動作制御を実現したモータ駆動回路とモータ駆動制御回路を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、電源遮断時にモータコイルに発生する逆起電力を整流した電圧で動作するブレーキ制御回路により、モータコイルを駆動する上側パワースイッチ素子をオン状態にして電源側にショートする第１動作と、下側パワースイッチ素子をオン状態にして回路の接地電位側にショートする第２動作とを交互に行うようにする。
【０００７】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、磁気ディスクを回転させる３相ＤＣモータを駆動する出力段と、ヘッドアームに取り付けられた磁気ヘッドの上記磁気ディスクの記録面に対する位置制御を行うボイスコイルモータを駆動するＶＣＭドライバと、上記スピンドル出力プリドライバ部及びＶＣＭドイバに対してそれぞれのモータ回転制御を行う制御回路部とを備え、電源遮断時に上記３相ＤＣモータコイルに発生する逆起電力を整流した動作電圧で動作して上記ＶＣＭドライバに対して磁気ヘッドをアンロードの位置に移動させるリバースブレーキ動作を実施し、上記動作電圧が上記制御回路の動作下限電圧以上の所定電圧に達すると上記ボイスコイルの両端に回路の接地電位を与えるＧＮＤブレーキに切り替える動作を複数回行うようにしてリトラクト動作を行う。
【０００８】
本願において開示される発明のうち更に他の代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、磁気ディスクを回転させる３相ＤＣモータを駆動する出力段と電源遮断時に上記モータコイルに発生する逆起電力を整流した電圧で動作するブレーキ制御回路を有し、上記ブレーキ制御回路により上記出力段の出力端子の波形が電源電圧側と回路の接地電位側に交互に切り替えられる第１動作期間と、３相ＤＣモータのコイルで発生する逆起電力に対応した３相電圧を発生させる第２動作期間を交互に行う。
【発明の効果】
【０００９】
ブレーキ時に上側と下側パワースイッチ素子に熱損失を分散させることができる。
【発明を実施するための最良の形態】
【００１０】
図１には、この発明に係るモータ駆動回路の一実施例のブロック図が示されている。この実施例のモータ駆動回路は、ＨＤＤ等の３相スピンドルモータ及びＶＣＭモータに向けられている。電源で形成された電源電圧Ｖccと、モータ駆動回路の電源ライン（又は動作電圧）Ｖspn との間に、上記電源ラインＶspn を遮断された電源から切り離すスイッチとしてのＭＯＳＦＥＴＭ０が設けられる。したがって、電源には、通常動作時での電源供給／遮断を行う電源スイッチが含まれる。
【００１１】
上記電源ラインＶspn は、スピンドルドライバ部、制御回路部及びＶＣＭドライバ及び昇圧回路に対して動作電圧Ｖspn を供給する。通常動作時には上記動作電圧Ｖspn は電源の電圧Ｖccとされる。これに対して、ＨＤＤ動作中に電源の電源スイッチが誤ってオフ状態にされたとき、あるいはＨＤＤユニットそのものが保守点検等のためにサーバー等のシステムから抜き取られた場合等のように、ＨＤＤのスピンドルモータが回転駆動中に予期しない電源遮断等の緊急時が発生した場合、回転しているモータコイルでの逆起電力により発生した交流電圧を整流して上記制御回路部の動作電圧Ｖspn として用いるために上記スイッチＭＯＳＦＥＴＭ０がオフ状態にされる。
【００１２】
上記制御回路部は、特に制限されないが、上記回転しているモータコイルでの逆起電力により発生した交流電圧の整流動作を制御する同期整流制御回路とスピンドルモータの回転を停止させるブレーキ制御回路と、ＶＣＭドライバを制御して磁気ヘッドをアンロード位置に退避させるリトラクト制御回路及びスピンドルモータとＶＣＭドライバの動作を制御する制御ロジック（シーケンサ）と、上記電源ラインの動作電圧Ｖspn を昇圧して昇圧電圧Ｖbst を発生させる昇圧回路とを備えている。上記昇圧回路はチャージポンプ回路からなり、キャパシタＣ１に昇圧電圧を蓄える。動作電圧Ｖspn に対して上記スピンドルドライバやＶＣＭドライバのパワースイッチＭＯＳＦＥＴＭ１やＭ７等のしきい値電圧Ｖthより高くされた昇圧電圧（Ｖbst ≧Ｖspn ＋Ｖth）を形成する。
【００１３】
上記スピンドルドライバは、上側パワーＭＯＳＦＥＴＭ１〜Ｍ３と、下側パワーＭＯＳＦＥＴＭ４〜Ｍ６と、Ｕ相，Ｖ相及びＷ相のプリドライバＵＰＤ，ＶＰＤ，ＷＰＤから構成される。上記上側パワーＭＯＳＦＥＴＭ１〜Ｍ３と下側パワーＭＯＳＦＥＴＭ４〜Ｍ６は、共にＮチャネル型とされ、プリドライバＵＰＤ，ＶＰＤ，ＷＰＤの動作電圧として上記昇圧電圧Ｖbst を用いることにより、上側パワーＭＯＳＦＥＴＭ１〜Ｍ３がオン状態にされるときのゲート電圧が、ドレインに供給される動作電圧Ｖspn に対して、しきい値電圧Ｖth以上に高くされるから、出力端子Ｕ，Ｖ，Ｗのそれぞれにはレベル損失なく動作電圧Ｖspn がそのまま伝えられる。
【００１４】
電源が遮断状態では、ＮチャネルＭＯＳＦＥＴからなるパワースイッチＭＯＳＦＥＴＭ０がオフ状態にされて、スピンドルドライバ及びＶＣＭドライバの出力段のパワーＭＯＳＦＥＴＭ１〜Ｍ３、Ｍ７，Ｍ９に動作電圧Ｖspn を供給する電源ライン（Ｖspn ）は、電源側の電源ラインＶccから切り離される。スピンドルモータコイルでのＢ−ＥＭＦ（逆起電力）で発生した交流電圧は整流されてキャパシタＣ２に保持され、かかる整流電圧で昇圧回路も動作させる。昇圧電圧Ｖbst は例えば電源Ｖspn ＋５Ｖに昇圧される。昇圧電圧Ｖbst は、前記のようにＭＯＳＦＥＴのしきい値電圧Ｖth以上に昇圧されているため、スピンドルドライバ及びＶＣＭドライバの上側のＮチャネルＭＯＳＦＥＴＭ１〜Ｍ３、及びＭ７とＭ９を電圧ロスなくオン状態にすることができる。
【００１５】
リトラクト動作中は、同期整流制御回路にてスピンドルドライバを同期整流動作させることにより、スピンドルモータコイルでのＢ−ＥＭＦから動作電圧Ｖspn を生成する。制御ロジックはメモリなどの記憶回路を内蔵しており、後述するようなリトラクト指示値Ｖcmd 、同期整流／ブレーキ切り替えタイミングなどの電源遮断後に必要な各種設定値を電源遮断前にコントローラより受け取りメモリに記憶しておき、電源遮断後にはリトラクト制御回路や同期整流制御回路＆ブレーキ制御回路に適切な指示を与える。リトラクト制御回路は制御ロジックの指示により、ＶＣＭドライバを制御する各種信号を生成する。同期整流制御回路＆ブレーキ制御回路は制御ロジックの指示により、同期整流動作時およびブレーキ動作時のスピンドルドライバを制御する各種信号を生成する。
【００１６】
図２に、図１のＶＣＭドライバ部／リトラクト制御回路の一実施例の詳細なブロック図が示されている。この実施例では、電源モニタ回路が設けられており、ＶＣＭドライバ及び制御ロジックの動作電圧であるスピンドルモータコイルでのＢ−ＥＭＦを整流した電圧Ｖspn をモニタし、ＶＣＭドライバでのブレーキ動作の切り替えを行うようにされる。つまり、コンパレータＣＰ１により、電圧Ｖspn を分圧抵抗Ｒ１とＲ２で分圧した電圧と基準電圧Ｖref と比較し、ＶＣＭショート信号ＶＣＭＳを形成して、ＶＣＭドライバに設けられたＶＣＭショートブレーキスイッチＳＷ１を制御する。
【００１７】
前記図１の制御ロジックからのリトラクト指示値Ｖcmd は、デジタル／アナログ変換器ＤＡＣによりアナログ指示値Ｖret に変換される。上記制御ロジックからの検知指示信号Ｄetect がハイレベルときはＶＣＭのＢ−ＥＭＦを検出し、検出指示信号がロウレベルのときはＶＣＭを駆動する。
【００１８】
例えば、ＶＣＭのＢ−ＥＭＦは、全ての駆動ＭＯＳＦＥＴＭ７〜Ｍ１０をオフ状態にし、ＶＣＭコイルの両端が接続されるＶＣＭＰ，ＶＣＭＮの電圧をセンスアンプＳＡによりセンスして電圧Ｖbemfとして検出される。この時、サンプル／ホールド回路ＳＨＣにより上記センスアンプＳＡの出力電圧Ｖbemfをサンプルホールドし、上記検知指示信号Ｄetect がロウレベルとされるＶＣＭを駆動中も保持する。上記アナログ指示値Ｖret と上記サンプルホールドされた電圧Ｖbemfとの差は、エラーアンプＥＡにより増幅され、駆動電圧ＶＤＲを生成し、Ｖret ＝Ｖbemfになるように制御される。つまり、以下のような閉ループでのリトラクト制御が実施される。
【００１９】
極性コンパレータＣＰ２は駆動電圧ＶＤＲと基準電圧Ｖref とを比較して上記駆動電圧ＶＤＲの極性を検出し、その極性判定の出力信号drvpによりオンする駆動トランジスタを決定する。例えば、駆動信号ＶＤＲが正の場合、極性コンパレータＣＰ２出力信号drvpはハイレベルとなり、インバータ回路ＩＮＶ１の出力信号ＰＵＯＦがロウレベルとなり、インバータ回路ＩＮＶ４の出力信号ＮＬＯＮがハイレベルとなって、駆動回路を構成するアンプＡ１とバッファＢ２を駆動ＭＯＳＦＥＴＭ７、Ｍ１０をオンさせるような動作状態とし、インバータ回路ＩＮＶ２の出力信号ＮＵＯＦがハイレベルとなり、インバータ回路ＩＮＶ３の出力信号ＰＬＯＮがロウレベルとなってアンプＡ２、バッファＢ１を駆動ＭＯＳＦＥＴＭ９、Ｍ８をオフさせるような動作状態にする。上記動作状態のアンプＡ１によりＶＣＭＰ＝ＶＤＲになるように駆動ＭＯＳＦＥＴＭ７は制御され、バッファＢ２により駆動ＭＯＳＦＥＴＭ１０がフルオン動作する。
【００２０】
電源モニタ回路は、電源電圧Ｖspn をモニタし、制御ロジック回路が動作可能な下限電圧以上の所定電圧まで上記動作電圧Ｖspn が低下した場合、ＶＣＭＳ信号をハイレベルとなるよう基準電圧Ｖref との関係で抵抗Ｒ１／Ｒ２の抵抗値を設定する。ＶＣＭＳ信号がハイレベルになると、ＶＣＭドライバのＶＣＭショートブレーキスイッチＳＷ１がオンし、電源側トランジスタＭ７，Ｍ９をオフ状態にして電源電圧Ｖspn の低下を防ぐ。
【００２１】
図３には、この発明に係るモータ駆動回路におけるリトラクト動作時のスピンドル／ＶＣＭ出力段の等価回路図が示されている。リトラクト中において、スピンドルドライバを同期整流回路により同期整流動作させ、その整流電圧Ｖspn によりＶＣＭドライバを駆動する。例えばＵ相のＢ−ＥＭＦによる電圧Ｅｕが３相のうち一番高い電圧で、Ｗ相のＢ−ＥＭＦによる電圧Ｅｗが３相のうち一番低い電圧の場合、Ｕ相電源側ＭＯＳＦＥＴＭ１とＷ相ＧＮＤ側ＭＯＳＦＥＴＭ６オンし、駆動ＭＯＳＦＥＴのボディーダイオードを介さず効率良く上記動作電圧Ｖspn を生成する。
【００２２】
通常、ヘッドロード／アンロード方式では、アンロード時のランプへのヘッドの衝突を防ぐ為、ヘッドを一定の低速度で移動する。従って、前記のリトラクトアナログ指示値Ｖretは０Ｖに近い小さい値となる。前記のような閉ループリトラクト制御では、磁気ヘッドが高速動作中に電源が遮断した場合、ＶＣＭのＢ−ＥＭＦによる電圧Ｖbemfが大きく、アナログ指示値Ｖretとの差が大きいため、ＶＣＭに反転トルクが発生する方向に駆動されてリバースブレーキ状態となる。例えばＶＣＭＮ端子の電源側ＭＯＳＦＥＴＭ９とＶＣＭＰ端子のＧＮＤ（接地）側ＭＯＳＦＥＴＭ８オンしていた場合、ＶＣＭのＢ−ＥＭＦによる電圧ＶbemfはＶＣＭＮ端子側をプラス、ＶＣＭＰ端子側をマイナス方向に励起される。この状態で電源が遮断した場合、電源側ＭＯＳＦＥＴＭ７とＧＮＤ側ＭＯＳＦＥＴＭ１０をオンして、反転トルクが発生する方向に駆動する。この時、リバースブレーキ電流Ｉvcm は、スピンドルＷ相−Ｕ相−ＶＣＭのＭＯＳＦＥＴＭ７−Ｍ１０の経路で流れ、ＲvcmをＶＣＭコイル抵抗とし、ＲuをＵ相コイル抵抗とし、ＲwをＷ相コイル抵抗とし、駆動ＭＯＳＦＥＴのオン抵抗はコイル抵抗より十分小さいとして省略すると、電源電圧Ｖspn は下記の式（１）のように表される。
【００２３】
Ｖspn = [(Eu + Ew + Vbemf)×Rvcm/(Rvcm + Ru + Rw) ] ×Vbemf   ・・・・・（１）  上記式（１）よりＶＣＭのＢ−ＥＭＦによる電圧Vbemf が大きい（電源遮断前の磁気ヘッド動作が高速な）ほど、またＶＣＭのコイル抵抗が小さいほど、電源電圧Ｖspn の低下は大きいことが判る。
【００２４】
図４には、図２のＶＣＭドライバのリバースブレーキ動作を説明するための等価回路図が示されている。ＶＣＭのＢ−ＥＭＦをモニタしながらヘッド速度を制御する閉ループリトラクト動作では、磁気ヘッドが高速動作中に電源が遮断した場合、ＶＣＭに反転トルクが発生する方向に駆動されてリバースブレーキ電流Ｉvcm が流れる。前記式（１）で示した通り、電源遮断前の磁気ヘッド速度が高速なほど、また、ＶＣＭのコイル抵抗が小さいほどこのリバースブレーキ電流Ｉvcm は大きくなる。
【００２５】
例えば、電源遮断前にＶＣＭのＢ−ＥＭＦの電圧ＶbemfはＶＣＭＮ端子側をプラス（＋）、ＶＣＭＰ端子側をマイナス（−）方向に励起されていた場合、電源遮断時にはＭＯＳＦＥＴＭ７とＭ１０がオンし、反転トルクが発生する方向に駆動されてリバースブレーキ電流Ｉvcm が流れる。なお、前記説明したようにＭＯＳＦＥＴＭ７は、アンプＡ１により、駆動電圧ＶＤＲ＝ＶＣＭＰになるように制御され、ＭＯＳＦＥＴＭ１０バッファＢ２によりフルオン動作する。このとき、リバースブレーキ電流Ｉvcm が大きいと、スピンドルの同期整流電圧Ｖspn が低下してしまい、その整流電圧Ｖspn を動作電圧とするリトラクト制御ロジックの動作が不可能となり、上記のような磁気ヘッドの閉ループリトラクト制御ができなくなる。このように、磁気ヘッドが制御不能となると、磁気ヘッドのリトラクト動作が中断されてしまい磁気ヘッドと記録面とが接触による破壊や、ランプへの衝突による破壊が懸念される。
【００２６】
図５には、図２のＶＣＭドライバのＧＮＤショートブレーキ動作を説明するための等価回路図が示されている。上記のリバースブレーキ電流Ｉvcm により、ロジック回路が動作可能な下限電圧以上の所定電圧まで動作電圧Ｖspn が低下した場合、ＶＣＭドライバの電源側ＭＯＳＦＥＴＭ７をオフ状態にして動作電圧Ｖspn が下限動作電圧以下に低下してしまうのを防ぐとともに、ＧＮＤショートブレーキ動作に切り替えられる。つまり、動作電圧Ｖspn の低下を電源モニタ回路が検出するとその検出信号ＶＣＭＳがハイレベルになり、ＶＣＭショートブレーキスイッチＳＷ１がオンして上記ＭＯＳＦＥＴＭ７を強制的にオフ状態にさせる。
【００２７】
この結果、ＶＭＣモータにおいては、リバースブレーキからＧＮＤショートブレーキ動作になり、ブレーキ電流Ｉvcm は、ＭＯＳＦＥＴＭ８のボディダイオード−ＶＣＭ−ＭＯＳＦＥＴＭ１０の経路を流れる。ブレーキ電流Ｉvcm を動作電圧Ｖspn から供給しないため、動作電圧Ｖspn は低下せず、制御回路部のリトラクト制御回路の動作が確保されてリトラクト動作を維持することができる。なお、ＶＣＭＳ信号がハイレベルになり、ＭＯＳＦＥＴＭ７を強制的にオフさせた後、ＭＯＳＦＥＴＭ８を強制的にオンさせても良い。この時、ブレーキ電流ＩcmはＭＯＳＦＥＴＭ８のボディーダイオードを通らないので、ボディーダイオードの電圧ドロップが無い分、ブレーキ電流Ｉvcm は大きくなりブレーキ性能を向上させることができる。
【００２８】
図６には、この発明に係るモータ駆動回路におけるリトラクト動作を説明するための波形図が示されている。制御ロジックからの検知指示信号Ｄetect がハイレベルときはＶＣＭのＢ−ＥＭＦを検出し、ロウレベルのときはＶＣＭを駆動する。電源電圧が遮断されると、ＶＣＭのＢ−ＥＭＦによる電圧Ｖbemfを検出し、その後、リバースブレーキを行う。通常、リトラクト中は低速度でヘッドを制御するため、リトラクト指示値Ｖret は０Ｖ付近の電圧となり、ヘッドが高速動作中（ＶＣＭのＢ−ＥＭＦによる電圧Ｖbemfが大きい状態）に電源が遮断されてしまうと、リトラクト指示値Ｖret と電圧Ｖbmefの差電圧は大きくなり、リバースブレーキ電流Ｉvcm が大きくなる。
【００２９】
リバースブレーキ中、上記リバースブレーキ電流Ｉvcm により動作電圧Ｖspn が低下するとＶＣＭショート信号ＶＣＭＳがハイレベルになり、前記図４に示したようなリバースブレーキから図５に示したようなＧＮＤショートブレーキに切り替わり、動作電圧Ｖspn の低下は制限され、リトラクト制御回路の動作電圧Ｖspn が維持されてリトラクト動作が継続される。この時、前記のようにブレーキ電流Ｉvcm はＧＮＤ側駆動ＭＯＳＦＥＴＭ８のボディーダイオードを通ってＧＮＤショートブレーキ状態になりリトラクト動作を継続する。
【００３０】
上記リバースブレーキ及びＧＮＤブレーキ動作によって、ＶＣＭのＢ−ＥＭＦによる電圧Ｖbemfが小さくなり、それに従ってリバースブレーキ電流Ｉvcm も小さくなる。そして、上記動作電圧Ｖspn は、上記検知指示信号Ｄetect に同期してスピンドルモータコイルでのＢ−ＥＭＦの同期整流によって回復することと、上記リバースブレーキ電流Ｉvcm も小さくなることに対応して動作電圧Ｖspn も前記のようなＶＣＭショート信号ＶＣＭＳが発生するまで低下することがないのでリバースブレーキを継続し、前記のような閉ループリトラクト動作により、最終的にリトラクト指示値Ｖret ＝Ｖbemfに制御される。このようなリトラクト動作によって、ヘッドが高速移動中に不意の電源遮断がされても、確実にしかも安定的にアンロード位置にヘッドを移動させることができ、磁気ヘッドをアンロード位置であるランプに衝突させてしまうという問題を防ぐことができる。
【００３１】
図７には、この発明に係るモータ駆動回路におけるスピンドルドライバ部／ブレーキ制御回路の一実施例の詳細なブロック図が示されている。前記図１の制御ロジックからの同期整流／ブレーキ切り替え信号により、スピンドルドライバの制御信号が切り替えられる。前記のようなリトラクト中、スピンドルドライバは同期整流制御部より制御され、同期整流動作する。ブレーキ中は、デューティ可変発振器ＯＳＣ１とデューティ５０％の発振器ＯＳＣ２との２つの発振信号ＨＺとＯＮとによりスピンドルドライバが制御される。
【００３２】
デューティ可変発振器ＯＳＣ１の発振信号ＨＺがハイレベルの時は、全ての出力段のＭＯＳＦＥＴＭ１〜Ｍ６がオフ状態となる。デューティ可変発振器の発振出力信号ＨＺがロウレベルで、デューティ５０％の発振器ＯＳＣ２の発振出力信号ＯＮがハイレベルの時は、全ての電源側の出力ＭＯＳＦＥＴＭ１〜Ｍ３がオン状態となり、全てのＧＮＤ側出力ＭＯＳＦＥＴＭ４〜Ｍ６がオフ状態となり、電源ショートブレーキ動作を行う。
【００３３】
デューティ可変発振器ＯＳＣ１の発振出力信号ＨＺがロウレベルで、デューティ５０％の発振器ＯＳＣ２の発振出力信号ＯＮがロウレベルの時は、全ての電源側出力ＭＯＳＦＥＴＭ１〜Ｍ３がオフ状態となり、全てのＧＮＤ側出力ＭＯＳＦＥＴＭ４〜Ｍ６がオン状態となってＧＮＤショートブレーキ動作を行う。スピンドルＢ−ＥＭＦモニタは、スピンドルモータのＵ，Ｖ，Ｗ相でのＢ−ＥＭＦを整流するダイオードＤ１〜Ｄ３と、整流電圧を分圧する分圧抵抗Ｒ３，Ｒ４及びコンパレータＣＰ２により構成される。コンパレータＣＰ２は、上記分圧電圧が基準電圧Ｖref よりも小さくなると、ハイレベルになるスピンドルショート信号ＳＰＮＳを形成する。このスピンドルショート信号ＳＰＮＳがハイレベルになると、スピンドルショートブレーキスイッチＳＷ２をオン状態にして上記デューティ５０％の発振器ＯＳＣ２の発振出力信号ＯＮをロウレベルにして強制的にＧＮＤショートブレーキを行う。
【００３４】
図８には、図７のスピンドルドライバでのＧＮＤショートブレーキ動作を説明するための等価回路図が示されている。同図は、代表として簡易的に２相分のスピンドルドライバの出力段を示した等価回路図である。例えば、スピンドルモータのＢ−ＥＭＦによる電圧ＶbemfがＶ相端子側をプラス、Ｕ相端子側をマイナス方向に励起されていた場合において、ＧＮＤショートブレーキ時には、ＧＮＤ側出力ＭＯＳＦＥＴＭ２，Ｍ４がオン状態となり、ブレーキ電流Ｉspn はＭＯＳＦＥＴＭ２−スピンドルモータ−ＭＯＳＦＥＴＭ４の経路で流れる。
【００３５】
図９には、図７のスピンドルドライバでの電源ショートブレーキ動作を説明するための等価回路図が示されている。同図は、前記図８と同様に代表として簡易的に２相分のスピンドルドライバの出力段を示した等価回路図である。例えば、スピンドルモータのＢ−ＥＭＦによる電圧ＶbemfがＶ相端子側をプラス、Ｕ相端子側をマイナス方向に励起されていた場合、電源ショートブレーキ時には、電源側出力ＭＯＳＦＥＴＭ１とＭ３がオン状態となり、ブレーキ電流Ｉspn はＭＯＳＦＥＴＭ１−スピンドルモータ−ＭＯＳＦＥＴＭ３の経路で流れる。
【００３６】
図１０には、この発明に係るモータ駆動回路における一実施例のスピンドルブレーキ動作を説明するための波形図が示されている。電源遮断直後は、スピンドルドライバを同期整流動作させて前記のようなリトラクト動作のための電源Ｖspn を生成する。リトラクト動作終了後、スピンドルモータのブレーキ動作に移行する。電源側の出力ＭＯＳＦＥＴＭ１〜Ｍ３を全てオフ状態にし、ＧＮＤ側の出力ＭＯＳＦＥＴＭ４〜Ｍ６を全てオン状態にする前記図８に示したようなＧＮＤショートブレーキと、電源側の出力ＭＯＳＦＥＴＭ１〜Ｍ３を全てオン状態にし、ＧＮＤ側の出力ＭＯＳＦＥＴＭ４〜Ｍ６を全てオフ状態にする図９に示したような電源ショートブレーキを交互に行う（交互ブレーキ）。これにより、ブレーキ電流Ｉspn を電源側とＧＮＤ側の出力ＭＯＳＦＥＴＭ１〜Ｍ３及びＭ４〜Ｍ６に分散させ、出力段ＭＯＳＦＥＴＭ１〜Ｍ６のブレーキ電流Ｉspn による特性劣化やＡＳＯ破壊の懸念を低減させることができる。
【００３７】
上記交互ブレーキ動作において、電源側出力ＭＯＳＦＥＴＭ１〜Ｍ３とＧＮＤ側出力ＭＯＳＦＥＴＭ４〜Ｍ６の同時オンを防止するため、同図の拡大波形部分に示したように電源ショートブレーキとＧＮＤショートブレーキの間に、全ての出力ＭＯＳＦＥＴＭ１〜Ｍ６をオフさせるハイインピーダンス出力期間Ｈizが設けられる。この時、モータに流れていた電流は、ＧＮＤから電源Ｖspn へＭＯＳＦＥＴのボディーダイオードを介して回生電流として流れる。この回生電流を電源Ｖspn に接続されている容量Ｃ２に充電することで、電源遮断時の制御回路の電源確保が可能となる。又、これによって出力ＭＯＳＦＥＴＭ１〜Ｍ６における貫通電流が防止される。
【００３８】
電源ショートブレーキ／ＧＮＤショートブレーキを交互に行う交互ブレーキを行った後、全ての出力ＭＯＳＦＥＴＭ１〜Ｍ６をオフ状態させるハイインピーダンス出力期間Ｈizを適当な時間設け、交互ブレーキとハイインピーダンス出力期間Ｈizを繰り返し、出力ＭＯＳＦＥＴＭ１〜Ｍ６の熱損失を低減させる。このハイインピーダンス出力期間Ｈizは、前記交互ブレーキにおいて、電源側出力ＭＯＳＦＥＴＭ１〜Ｍ３とＧＮＤ側出力ＭＯＳＦＥＴＭ４〜Ｍ６の同時オンを防止するために設けられたハイインピーダンス期間Ｈizよりも長くされる。以上により、出力ＭＯＳＦＥＴＭ１〜Ｍ６のＡＳＯ破壊の懸念および熱損失を低減し、かかるＭＯＳＦＥＴＭ１〜Ｍ６とその制御回路との１チップ半導体集積回路化を可能とすることができる。
【００３９】
ある程度モータの回転速度が低下すると、Ｂ−ＥＭＦによる電圧Ｖbemfが小さくなるのでブレーキ電流Ｉspn も小さくなり、従来のＧＮＤショートブレーキ固定を行っても許容できる熱損失となる。従って、スピンドルモータのＢ−ＥＭＦによる電圧Ｖbemfが小さくなると、コンパレータＣＰ２が検出してスピンドルショート信号ＳＰＮＳがハイレベルになり、ＧＮＤショートブレーキ固定に切り替えモータを完全に停止させる。
【００４０】
図１１には、この発明に係るモータ駆動回路における他の一実施例のスピンドルブレーキ動作を説明するための波形図が示されている。この実施例は、ブレーキ性能重視に向けられている。デューティ可変発振器ＯＳＣ１の発振出力信号ＨＺのデューティを低くし、発振出力信号ＨＺがハイレベルの時間が短くなり、ブレーキ性能が高くなる。つまり、交互ブレーキ期間がハイインピーダンス出力期間Ｈizに対して相対的に長くなり、ブレーキ動作が重視される。
【００４１】
図１２には、この発明に係るモータ駆動回路における更に他の一実施例のスピンドルブレーキ動作を説明するための波形図が示されている。この実施例は、出力ＭＯＳＦＥＴの熱損失低減重視に向けられている。デューティ可変発振器ＯＳＣ１の発振出力信号ＨＺのデューティを高くし、発振出力信号ＨＺがハイレベルの時間が長くなり、交互ブレーキ期間に対してハイインピーダンス出力期間Ｈizを相対的に長して、出力ＭＯＳＦＥＴの熱損失低減が重視される。
【００４２】
前記図７の実施例においては、後述するように出力ＭＯＳＦＥＴとその制御回路とを１チップの半導体集積回路化した場合において、そのパッケージの熱抵抗とスピンドルモータのコイル抵抗値、トルク定数（逆記電圧定数）等モータの仕様に対応して、デューティ可変発振器ＯＳＣ１の発振出力信号ＨＺのデューティを可変して適当な値に設定するようにできる。
【００４３】
図１３には、この発明に係るモータ駆動回路の一実施例の概略構成図が示されている。この実施例では、モータドライバＩＣと出力段ＭＯＳＦＥＴＭ１〜Ｍ６及びスピンドルモータから構成される。上記出力段ＭＯＳＦＥＴＭ１〜Ｍ６は、それぞれ単体のトランジスタで構成され、モータドライバＩＣはプリドライバＵＰＤ，ＶＰＤ及びＷＰＤの他に前記図１に示したような制御回路が含まれる。また、ＨＤＤ装置に向けたモータ駆動回路では、ＶＣＭに向けたドライバ及び制御回路も含まれる。この実施例のように出力段ＭＯＳＦＥＴＭ１〜Ｍ６を単体トランジスタにしておいて、それぞれを１パッケージ化して構成した場合には、ブレーキ動作時の発熱の影響が小さいので、前記デューティ可変発振器ＯＳＣ１の発振出力信号ＨＺのデューティを小さくしてブレーキ重視として用いる。又、Ｈｉｚ期間を無くして交互ブレーキ期間のみにしても、出力ＭＯＳＦＥＴはそれぞれ一つのパッケージに封止されているために、ＧＮＤ側にショートしてブレーキを行うと、Ｍ１、Ｍ２，Ｍ３のＭＯＳＦＥＴが、電源側にショートしてブレーキを行うとＭ４，Ｍ５，Ｍ６のＭＯＳＦＥＴの熱損失低減を図ることができるために、すばやくブレーキ動作を行うことができる。
【００４４】
図１４には、この発明に係るモータ駆動回路の他の一実施例の概略構成図が示されている。この実施例では、モータドライバＩＣに出力段ＭＯＳＦＥＴＭ１〜Ｍ６と搭載されて１チップの半導体集積回路で構成される。本発明に係るブレーキ方式では、出力段ＭＯＳＦＥＴのＡＳＯ破壊の懸念および熱損失を低減できるためにそれぞれ半導体基盤上に形成されたモータドライバＩＣと出力ＭＯＳＦＥＴＭ１〜Ｍ６の１パッケージ化が可能となりＨＤＤ装置の外付け部品コストの低減及び小型化が図られる。なお、上記ＭＯＳＦＥＴＭ１〜Ｍ６及びモータドライバＩＣは、１つのの半導体集積回路に形成してもよい。それによって上記ＭＯＳＦＥＴ及びモータドライバＩＣそれぞれを一つの半導体基板上に形成するよりも更にコストを削減できる。この実施例においては、ブレーキ動作時の発熱の影響が大きいので、前記デューティ可変発振器ＯＳＣ１の発振出力信号ＨＺのデューティを大きくして熱損失低減重視として用いるのが好ましい。
【００４５】
図１５には、この発明に係るモータ駆動回路におけるスピンドルブレーキ動作のシミュレーション波形図が示されている。ブレーキ時は、交互ブレーキとハイインピーダンス出力期間Ｈizを繰り返す。ハイインピーダンス出力期間Ｈizは、スピンドルドライバ出力端子Ｕ，Ｖ，Ｗにはスピンドルモータの逆起電圧が現れ、交互ブレーキ期間ではハイレベル／ロウレベルが交互に出力される。
【００４６】
図１６には、図１５の交互ブレーキ動作の拡大された波形図が示されている。交互ブレーキ時は、電源ショートブレーキとＧＮＤショートブレーキを交互に繰り返えされる。又電源ショートブレーキとＧＮＤショートブレーキとの間のＨｉｚ期間にはスピンドルドライバ出力端子Ｕ，Ｖ，Ｗにはスピンドルモータの逆起電圧が現れる。このため、スピンドルドライバ出力端子Ｕ，Ｖ，Ｗは、電源ショートブレーキ期間中は電源Ｖspn に、ＧＮＤショートブレーキ期間中はＧＮＤにそれぞれショートされる。電源ショートブレーキ／ＧＮＤショートブレーキを交互に行うことにより、ＧＮＤ側出力ＭＯＳＦＥＴＭ４〜Ｍ６に集中していた従来のブレーキ電流が電源側出力ＭＯＳＦＥＴＭ１〜Ｍ３にも分散させて流れるようになるため、出力ＭＯＳＦＥＴＭ４〜Ｍ６に流れるブレーキ平均電流は従来のブレーキ電流の１／２になり、駆動トランジスタのＡＳＯ破壊の懸念が低減される。
【００４７】
また、交互ブレーキとハイインピーダンス出力期間Ｈizを繰り返すことにより、出力ＭＯＳＦＥＴＭ１〜Ｍ６の熱損失を低減させることができる。又電源ショートブレーキとＧＮＤショートブレーキの間に全ての出力ＭＯＳＦＥＴＭ１〜Ｍ６をオフさせるハイインピーダンス出力期間Ｈizが設けられ、これによって出力ＭＯＳＦＥＴＭ１〜Ｍ６における貫通電流が防止される。この時、モータに流れていた電流は、ＧＮＤから電源Ｖspn へＭＯＳＦＥＴのボディーダイオードを介して回生電流として流れる。この回生電流を電源Ｖspn に接続されている容量Ｃ２に充電することで、電源遮断時の制御回路の電源確保が可能となる。
【００４８】
図１７には、この発明に係るモータ駆動回路が適用されたハードディスクドライブ（ＨＤＤ）装置の一実施例の機構図が示されている。この実施例は、３相スピンドルモータ制御系と、ボイスコイルモータ制御系および磁気ヘッド駆動制御系から構成される。３相スピンドルモータは機構部の小型化や高密度実装を実現するため、ディスクを保持するハブという部品の内側にステータであるコイルとロータとなる磁石を持ち、回転軸を中心に磁気記録面を持つディスクを回転させる。
【００４９】
ＶＣＭは磁石とＶＣＭコイルにより電流を流すことで回転推力を得て、磁気ヘッドを移動させる。モータ駆動回路は、前記実施例で説明したような機能を有するスピンドルモータ駆動制御回路と磁気ヘッドをディスクの径方向へ移動させるボイスコイルモータ駆動制御回路とが一体となった半導体集積回路装置で構成される。上記モータ駆動回路はマイコンから供給される制御信号をシリアルポートを介して受け取り、その制御信号に従って動作することで、ボイスコイルモータＶＣＭとスピンドルモータを制御する。そして、前記のようなブレーキ制御機能を持つようにされる。
【００５０】
リードライトＩＣは磁気ヘッド（ＭＲヘッド等も含む）によって検出された磁気の変化に応じた電流を増幅して読出し信号を信号処理ＬＳＩ（データチャネルプロセッサ）送信し、信号処理ＬＳＩからの書込みパルス信号を増幅して磁気ヘッドの駆動電流を出力する。信号処理ＬＳＩは、デジタル磁気記録に適した変調／復調処理や磁気記録特性を考慮した波形整形等の信号処理を行うとともに、上記磁気ヘッドの読出信号から位置情報を読み取る。ハードディスク・コントローラは信号処理ＬＳＩから送信されてくる読出しデータを取り込んで誤り訂正処理を行ったりホストからの書込みデータに対して誤り訂正符号化処理を行って信号処理ＬＳＩへ出力したりする。インタフェース・コントローラは本システムと外部装置との間のデータの受渡しおよび制御等を行い、上記ハードディスク・コントローラはインタフェース・コントローラを介してパソコン本体のマイクロコンピュータなどのホストコンピュータに接続される。
【００５１】
キャッシュメモリは磁気ディスクから高速で読み出されたリードデータを一時的に記憶するバッファ用として用いる。マイコン（マイクロコンピュータ）からなるコントローラは、ハードディスク・コントローラからの信号に基づいて、いずれの動作モードか判定し、動作モードに対応してシステム各部の制御を行うとともに、ハードディスク・コントローラから供給されるアドレス情報に基づいてセクタ位置などを算出したりする。
【００５２】
この実施例のモータ駆動回路では、出力段ＭＯＳＦＥＴのＡＳＯ破壊の懸念及び熱損失が低減されるため、駆動回路（制御回路）との１チップ半導体集積回路化が可能となり、モータ駆動回路としての外付け部品コストの低減と小型化が図れる。交互ブレーキとハイインピーダンス出力期間Ｈizのデューティを可変することにより、ブレーキ性能を優先させるときは交互ブレーキの割合を多くし、熱損失の低減を優先させるときはハイインピーダンス出力期間Ｈizの割合を多くする等の調整可能であり、トルク定数、コイル抵抗等のようなモータ仕様の違いに対応可能となる。また、ＨＤＤ装置としての信頼性の向上が図られる。つまり、誤った操作による電源手段やサーバー等に搭載されるＨＤＤ装置のようにシステムが動作中に点検保守等のためにＨＤＤ装置を引き抜くことにより電源が遮断されたときでも安定的で高精度のリクラクト動作が可能となる。
【００５３】
そして、スピンドルモータも短時間で停止させることができ、上記点検保守等のためにＨＤＤ装置を引き抜いたときでも磁気ディスクの高速回転により発生する慣性モーメントによって、作業者がＨＤＤ装置を取り外して移動中に落下させてしまうというような事故を防ぐことができる。上記リクラクト動作では電源Ｖspn をモニタしながら、リバースブレーキ／ＧＮＤショートブレーキを切り替えて電源Ｖspn の低下を防止して電源遮断時でもリトラクト動作を維持して安全確実にアンロード位置まで磁気ヘッドを移動させることができる。そして、電源遮断直前の磁気ヘッドの速度、移動方向によらないで高精度なリトラクト制御も可能となるものである。
【００５４】
また、ブレーキ時に上側と下側パワースイッチ素子に熱損失を分散させることができ、電源遮断直前の磁気ヘッドの速度、移動方向によらないで高精度なリトラクト動作制御が実現できる。
【００５５】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、図１の実施例のようにスピンドルモータ及びボイスコイルモータの両方を駆動するものの他、スピンドルモータのみを駆動するモータ駆動回路だけでも適用できる。前記のようなブレーキ制御やリトラクト動作制御を行う具体的回路は、前記実施例に限定されず、種々の実施形態を取ることができるものである。例えば、パワースイッチ素子としては、ＭＯＳＦＥＴの他にバイポーラトランジスタを用いることができる。この発明は、モータ駆動回路として広く利用できる。
【図面の簡単な説明】
【００５６】
【図１】この発明に係るモータ駆動回路の一実施例を示すブロック図である。
【図２】図１のＶＣＭドライバ部／リトラクト制御回路の一実施例を示す詳細なブロック図である。
【図３】図１のモータ駆動回路におけるリトラクト動作時のスピンドル／ＶＣＭ出力段の等価回路図である。
【図４】図２のＶＣＭドライバのリバースブレーキ動作を説明するための等価回路図である。
【図５】図２のＶＣＭドライバのＧＮＤショートブレーキ動作を説明するための等価回路図である。
【図６】この発明に係るモータ駆動回路におけるリトラクト動作を説明するための波形図である。
【図７】図１のモータ駆動回路におけるスピンドルドライバ部／ブレーキ制御回路の一実施例を示す詳細なブロック図である。
【図８】図７のスピンドルドライバでのＧＮＤショートブレーキ動作を説明するための等価回路図である。
【図９】図７のスピンドルドライバでの電源ショートブレーキ動作を説明するための等価回路図である。
【図１０】この発明に係るモータ駆動回路における一実施例のスピンドルブレーキ動作を説明するための波形図である。
【図１１】この発明に係るモータ駆動回路における他の一実施例のスピンドルブレーキ動作を説明するための波形図である。
【図１２】この発明に係るモータ駆動回路における更に他の一実施例のスピンドルブレーキ動作を説明するための波形図である。
【図１３】この発明に係るモータ駆動回路の一実施例を示す概略構成図である。
【図１４】この発明に係るモータ駆動回路の他の一実施例を示す概略構成図である。
【図１５】この発明に係るモータ駆動回路におけるスピンドルブレーキ動作を説明するためのシミュレーション波形図である。
【図１６】図１５の交互ブレーキ動作の拡大された波形図である。
【図１７】この発明に係るモータ駆動回路が適用されたハードディスクドライブ装置の一実施例を示す機構図である。
【符号の説明】
【００５７】
Ｍ０…スイッチＭＯＳＦＥＴ、Ｍ１〜Ｍ１０…出力ＭＯＳＦＥＴ（パワースイッチ素子）、ＵＰＤ，ＶＰＤ，ＷＰＤ…プリドライバ、ＶＣＭ…ボイスコイルモータ、ＤＡＣ…デジタル／アナログ変換回路、ＳＡ…センスアンプ、ＳＨＣ…サンプルホールド回路、ＥＡ…エラーアンプ、ＣＰ１，ＣＰ２…コンパレータ、ＩＮＶ１〜ＩＮＶ４…インバータ回路、Ａ１，Ａ２…アンプ、Ｂ１，Ｂ２…バッファ、Ｄ１〜Ｄ３…ダイオード、ＳＷ１，ＳＷ２…スイッチ、Ｒ１〜Ｒ４…分圧抵抗、Ｃ１，Ｃ２…容量（キャパシタ）。
【図１】
2005269808.tif 000003
【図２】
2005269808.tif 000004
【図３】
2005269808.tif 000005
【図４】
2005269808.tif 000006
【図５】
2005269808.tif 000007
【図６】
2005269808.tif 000008
【図７】
2005269808.tif 000009
【図８】
2005269808.tif 000010
【図９】
2005269808.tif 000011
【図１０】
2005269808.tif 000012
【図１１】
2005269808.tif 000013
【図１２】
2005269808.tif 000014
【図１３】
2005269808.tif 000015
【図１４】
2005269808.tif 000016
【図１５】
2005269808.tif 000017
【図１６】
2005269808.tif 000018
【図１７】
2005269808.tif 000019