(57)【要約】【課題】半導体回路基板に対してノイズ対策を効率良く行うこと、更には開発コストを低減することを可能にする。【解決手段】半導体回路基板は、制御基板１と、当該制御基板１に接続される半導体回路２とを備える。半導体回路２は、基板２１、集積回路群２２及びノイズ対策手段２３，２３１を有し、制御基板１から分離して構成される。集積回路群２２は、ノイズ発生源となる集積回路、例えば高速スイッチング素子２２１と、送信／受信回路２２２とを含む。基板２１は、多層積層基板であり、集積回路群２２１から発生するノイズの周波数を、高周波側へとシフトさせる。ノイズ対策手段２３は、集積回路群２２と制御基板１との間に接続され、特にノイズの高周波を減衰させるフィルタであれば足りる。【選択図】図１
2005302885.tif 000002
【特許請求の範囲】
【請求項１】
制御基板（１）と、
前記制御基板に接続される半導体回路（２）と
を備え、
前記半導体回路は、
基板（２１）と、
前記基板上に搭載される集積回路群（２２）と、
前記基板上に搭載されるノイズ対策手段（２３）と
を有し、
前記集積回路群は、ノイズ発生源となる集積回路（２２１）を含み、前記制御基板から分離して構成される、半導体回路基板。
【請求項２】
前記ノイズ対策手段（２３）を介して前記集積回路群（２２）と前記制御基板（１）とが接続される、請求項１記載の半導体回路基板。
【請求項３】
前記基板（２１）は、
前記集積回路群（２２）が搭載される第１層基板（３１）と、
前記第１層基板に対して内層であって、互いに異なる固定電位が供給されるパターンが形成される複数の第２層基板（３２，３３）と
を含む多層積層基板である、請求項１または請求項２記載の半導体回路基板。
【請求項４】
前記ノイズ対策手段（２３）は、前記集積回路群（２２）から発生するノイズの高周波成分を減衰させる、請求項１乃至請求項３記載のいずれか一つに記載の半導体回路基板。
【請求項５】
前記ノイズ対策手段（２３）はフィルタである、請求項１乃至請求項４のいずれか一つに記載の半導体回路基板。
【請求項６】
前記半導体回路は、
前記基板（２１）上に搭載される第２のノイズ対策手段（２３１）を
更に有し、
前記基板（２１）は、
前記集積回路群（２２）が搭載される第１層基板（３１）と、
前記第１層基板に対して内層であって、互いに異なる固定電位が供給されるパターンが形成される複数の第２層基板（３２，３３）と
を含む多層積層基板であって、
前記第２のノイズ対策手段を介して前記集積回路群と前記固定電位が供給される前記パターンとが接続される、請求項１記載の半導体回路基板。
【請求項７】
前記ノイズ対策手段（２３）は、前記固定電位が供給される前記パターンと接続される、請求項６記載の半導体回路基板。
【請求項８】
前記ノイズ対策手段（２３）及び前記第２のノイズ対策手段（２３１）は、前記集積回路群（２２）から発生するノイズの高周波成分を減衰させる、請求項６または請求項７記載の半導体回路基板。
【請求項９】
前記ノイズ対策手段（２３）及び前記第２のノイズ対策手段（２３１）はフィルタである、請求項６乃至請求項８のいずれか一つに記載の半導体回路基板。
【請求項１０】
前記集積回路（２２１）は高速スイッチング素子を含む、請求項１乃至請求項９のいずれか一つに記載の半導体回路基板。
【請求項１１】
制御基板（１）に接続可能な半導体回路（２）であって、
基板（２１）と、
前記基板上に搭載される集積回路群（２２）と、
前記基板上に搭載されるノイズ対策手段（２３）と
を有し、
前記集積回路群は、ノイズ発生源となる集積回路（２２１）を含み、前記制御基板から分離して構成される、半導体回路。
【請求項１２】
前記ノイズ対策手段（２３）を介して前記集積回路群（２２）と前記制御基板（１）とが接続可能である、請求項１１記載の半導体回路。
【請求項１３】
前記基板（２１）は、
前記集積回路群（２２）が搭載される第１層基板（３１）と、
前記第１層基板に対して内層であって、互いに異なる固定電位が供給されるパターンが形成される複数の第２層基板（３２，３３）と
を含む多層積層基板である、請求項１１または請求項１２記載の半導体回路。
【請求項１４】
前記ノイズ対策手段（２３）は、前記集積回路群（２２）から発生するノイズの高周波成分を減衰させる、請求項１１乃至請求項１３記載のいずれか一つに記載の半導体回路。
【請求項１５】
前記ノイズ対策手段（２３）はフィルタである、請求項１１乃至請求項１４のいずれか一つに記載の半導体回路。
【請求項１６】
前記基板（２１）上に搭載される第２のノイズ対策手段（２３１）を
更に有し、
前記基板（２１）は、
前記集積回路群（２２）が搭載される第１層基板（３１）と、
前記第１層基板に対して内層であって、互いに異なる固定電位が供給されるパターンが形成される複数の第２層基板（３２，３３）と
を含む多層積層基板であって、
前記第２のノイズ対策手段を介して前記集積回路群と前記固定電位が供給される前記パターンとが接続される、請求項１１記載の半導体回路。
【請求項１７】
前記ノイズ対策手段（２３）は、前記固定電位が供給される前記パターンと接続される、請求項１６記載の半導体回路。
【請求項１８】
前記ノイズ対策手段（２３）及び前記第２のノイズ対策手段（２３１）は、前記集積回路群（２２）から発生するノイズの高周波成分を減衰させる、請求項１６または請求項１７記載の半導体回路。
【請求項１９】
前記ノイズ対策手段（２３）及び前記第２のノイズ対策手段（２３１）はフィルタである、請求項１６乃至請求項１８のいずれか一つに記載の半導体回路。
【請求項２０】
前記集積回路（２２１）は高速スイッチング素子を含む、請求項１１乃至請求項１９のいずれか一つに記載の半導体回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体回路基板及び半導体回路に関し、例えば設計技術に適用することができる。
【背景技術】
【０００２】
空調機器等には、その動作を制御するために、例えば半導体回路基板が設けられている。従来の半導体回路基板は、集積回路群とその制御回路、電源回路等を同一の基板上に形成していた。集積回路群は、例えば高速スイッチング素子や送信／受信回路等を含む。制御回路は、例えばマイクロプロセッサ等を含み、集積回路群を制御する。電源回路は、集積回路群に電源を供給する。
【０００３】
なお、放射ノイズをシミュレーションする技術が特許文献１に開示されている。また、フェライトビーズやコイル等のインダクタと、バイパスコンデンサとを用いることで、電源から発生するノイズを低減する技術が非特許文献１に紹介されている。電子機器の構造を多層積層基板にすることで、電子機器からのノイズの発生を低減する技術が非特許文献２に紹介されている。
【０００４】
【特許文献１】特開平６−３０９４２０号公報
【非特許文献１】「トランジスタ技術」，ＣＱ出版，２００１年１０月号，ｐ２０２
【非特許文献２】宮崎誠一著，「ノイズ対策Ｑ＆Ａ１０１問」，システム総研，ｐ８８−８９
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年では、空調機器等の高性能化に伴い、半導体回路基板での処理速度、例えば高速スイッチング素子のスイッチング速度が高速化されている。一方、処理速度の高速化に伴って、高速スイッチング素子などから不要ノイズが発生する。不要ノイズは、半導体回路基板内の他の回路や、空調機器等の周辺に配置された装置に影響を及ぼす可能性がある。
【０００６】
そこで、例えば上記した非特許文献１や非特許文献２で紹介される技術によって、ノイズが低減される。しかし、従来の半導体回路基板では、同一の基板上に各回路が形成されていたため、半導体回路基板ごとにノイズ対策を施す必要があった。このため、開発コストがかかる等の問題が生じていた。
【０００７】
また、従来の半導体回路基板に対するノイズ対策は、半導体回路基板の設計の後段で行われることが多かった。このため、必要とされるノイズ対策を効率良く施すことができなかった。
【０００８】
本発明は、上述の事情に鑑みてなされたものであり、半導体回路基板に対してノイズ対策を効率良く行うこと、更には開発コスト及び部品コストを低減することが目的とされる。
【課題を解決するための手段】
【０００９】
この発明の請求項１にかかる半導体回路基板は、制御基板（１）と、前記制御基板に接続される半導体回路（２）とを備え、前記半導体回路は、基板（２１）と、前記基板上に搭載される集積回路群（２２）と、前記基板上に搭載されるノイズ対策手段（２３）と
を有し、前記集積回路群は、ノイズ発生源となる集積回路（２２１）を含み、前記制御基板から分離して構成される。
【００１０】
この発明の請求項２にかかる半導体回路基板は、請求項１記載の半導体回路基板であって、前記ノイズ対策手段（２３）を介して前記集積回路群（２２）と前記制御基板（１）とが接続される。
【００１１】
この発明の請求項３にかかる半導体回路基板は、請求項１または請求項２記載の半導体回路基板であって、前記基板（２１）は、前記集積回路群（２２）が搭載される第１層基板（３１）と、前記第１層基板に対して内層であって、互いに異なる固定電位が供給されるパターンが形成される複数の第２層基板（３２，３３）とを含む多層積層基板である。
【００１２】
この発明の請求項４にかかる半導体回路基板は、請求項１乃至請求項３記載のいずれか一つに記載の半導体回路基板であって、前記ノイズ対策手段（２３）は、前記集積回路群（２２）から発生するノイズの高周波成分を減衰させる。
【００１３】
この発明の請求項５にかかる半導体回路基板は、請求項１乃至請求項４のいずれか一つに記載の半導体回路基板であって、前記ノイズ対策手段（２３）はフィルタである。
【００１４】
この発明の請求項６にかかる半導体回路基板は、請求項１記載の半導体回路基板であって、前記半導体回路は、前記基板（２１）上に搭載される第２のノイズ対策手段（２３１）を更に有し、前記基板（２１）は、前記集積回路群（２２）が搭載される第１層基板（３１）と、前記第１層基板に対して内層であって、互いに異なる固定電位が供給されるパターンが形成される複数の第２層基板（３２，３３）とを含む多層積層基板であって、前記第２のノイズ対策手段を介して前記集積回路群と前記固定電位が供給される前記パターンとが接続される。
【００１５】
この発明の請求項７にかかる半導体回路基板は、請求項６記載の半導体回路基板であって、前記ノイズ対策手段（２３）は、前記固定電位が供給される前記パターンと接続される。
【００１６】
この発明の請求項８にかかる半導体回路基板は、請求項６または請求項７記載の半導体回路基板であって、前記ノイズ対策手段（２３）及び前記第２のノイズ対策手段（２３１）は、前記集積回路群（２２）から発生するノイズの高周波成分を減衰させる。
【００１７】
この発明の請求項９にかかる半導体回路基板は、請求項６乃至請求項８のいずれか一つに記載の半導体回路基板であって、前記ノイズ対策手段（２３）及び前記第２のノイズ対策手段（２３１）はフィルタである。
【００１８】
この発明の請求項１０にかかる半導体回路基板は、請求項１乃至請求項９のいずれか一つに記載の半導体回路基板であって、前記集積回路（２２１）は高速スイッチング素子を含む。
【００１９】
この発明の請求項１１にかかる半導体回路は、制御基板（１）に接続可能な半導体回路（２）であって、基板（２１）と、前記基板上に搭載される集積回路群（２２）と、前記基板上に搭載されるノイズ対策手段（２３）とを有し、前記集積回路群は、ノイズ発生源となる集積回路（２２１）を含み、前記制御基板から分離して構成される。
【００２０】
この発明の請求項１２にかかる半導体回路は、請求項１１記載の半導体回路であって、前記ノイズ対策手段（２３）を介して前記集積回路群（２２）と前記制御基板（１）とが接続可能である。
【００２１】
この発明の請求項１３にかかる半導体回路は、請求項１１または請求項１２記載の半導体回路であって、前記基板（２１）は、前記集積回路群（２２）が搭載される第１層基板（３１）と、前記第１層基板に対して内層であって、互いに異なる固定電位が供給されるパターンが形成される複数の第２層基板（３２，３３）とを含む多層積層基板である。
【００２２】
この発明の請求項１４にかかる半導体回路は、請求項１１乃至請求項１３記載のいずれか一つに記載の半導体回路であって、前記ノイズ対策手段（２３）は、前記集積回路群（２２）から発生するノイズの高周波成分を減衰させる。
【００２３】
この発明の請求項１５にかかる半導体回路は、請求項１１乃至請求項１４のいずれか一つに記載の半導体回路であって、前記ノイズ対策手段（２３）はフィルタである。
【００２４】
この発明の請求項１６にかかる半導体回路は、請求項１１記載の半導体回路であって、前記基板（２１）上に搭載される第２のノイズ対策手段（２３１）を更に有し、前記基板（２１）は、前記集積回路群（２２）が搭載される第１層基板（３１）と、前記第１層基板に対して内層であって、互いに異なる固定電位が供給されるパターンが形成される複数の第２層基板（３２，３３）とを含む多層積層基板であって、前記第２のノイズ対策手段を介して前記集積回路群と前記固定電位が供給される前記パターンとが接続される。
【００２５】
この発明の請求項１７にかかる半導体回路は、請求項１６記載の半導体回路であって、前記ノイズ対策手段（２３）は、前記固定電位が供給される前記パターンと接続される。
【００２６】
この発明の請求項１８にかかる半導体回路は、請求項１６または請求項１７記載の半導体回路であって、前記ノイズ対策手段（２３）及び前記第２のノイズ対策手段（２３１）は、前記集積回路群（２２）から発生するノイズの高周波成分を減衰させる。
【００２７】
この発明の請求項１９にかかる半導体回路は、請求項１６乃至請求項１８のいずれか一つに記載の半導体回路であって、前記ノイズ対策手段（２３）及び前記第２のノイズ対策手段（２３１）はフィルタである。
【００２８】
この発明の請求項２０にかかる半導体回路は、請求項１１乃至請求項１９のいずれか一つに記載の半導体回路であって、前記集積回路（２２１）は高速スイッチング素子を含む。
【発明の効果】
【００２９】
この発明の請求項１にかかる半導体回路基板によれば、ノイズ発生源となる集積回路を含む集積回路群と、制御基板とを分離することにより、ノイズ対策手段によるノイズ除去で制御基板へのノイズの伝搬が低減される。しかも、ノイズ対策手段が施された半導体回路を後付けして、半導体回路基板を設計することができるので、半導体回路基板に対してノイズ対策を効率良く行うことができ、開発コストも低減される。
【００３０】
この発明の請求項２にかかる半導体回路基板によれば、集積回路群で発生したノイズが、制御基板へと至る前に、ノイズ対策手段によりその伝搬が妨げられる。
【００３１】
この発明の請求項３にかかる半導体回路基板によれば、半導体回路で発生するノイズの周波数が高周波側へとシフトする。よって、ノイズ対策手段が除去する対象は、ノイズの高周波成分とすれば足りる。よって、ノイズ対策手段の設計が容易となる。
【００３２】
この発明の請求項４にかかる半導体回路基板によれば、半導体回路から高周波ノイズが伝搬しない。
【００３３】
この発明の請求項５にかかる半導体回路基板によれば、フィルタはノイズを除去することができるので、請求項１乃至請求項４のいずれか一つに記載の態様で用いることができる。
【００３４】
この発明の請求項６にかかる半導体回路基板によれば、半導体回路で発生するノイズの周波数が高周波側へとシフトする。よって、ノイズ対策手段及び第２のノイズ対策手段が除去する対象は、ノイズの高周波成分とすれば足りる。よって、ノイズ対策手段の設計が容易となる。また、第２のノイズ対策手段により、集積回路群から、固定電位が供給されるパターンへのノイズの伝搬が更に低減される。
【００３５】
この発明の請求項７にかかる半導体回路基板によれば、固定電位が供給されるパターンから制御基板へのノイズの伝搬が低減される。
【００３６】
この発明の請求項８にかかる半導体回路基板によれば、半導体回路で、ノイズの周波数を高周波側へとシフトさせ、ノイズ対策手段及び第２のノイズ対策手段でノイズの高周波成分を減衰させ、半導体回路からのノイズ伝搬が抑制される。
【００３７】
この発明の請求項９にかかる半導体回路基板によれば、フィルタはノイズを除去することができるので、請求項６乃至請求項８のいずれか一つに記載の態様で用いることができる。
【００３８】
この発明の請求項１０にかかる半導体回路基板によれば、高速スイッチング素子はノイズ発生源となるので、請求項１乃至請求項９のいずれか一つに記載の態様で用いることができる。
【００３９】
この発明の請求項１１にかかる半導体回路によれば、ノイズ発生源となる集積回路を含む集積回路群と、制御基板とを分離することにより、ノイズ対策手段によるノイズ除去で制御基板へのノイズの伝搬が低減される。しかも、接続されるべき制御基板を種々採用しつつも、当該制御基板にノイズ対策は不要である。よって、半導体回路を後付けして、例えば半導体回路基板を設計する態様で用いることができる。
【００４０】
この発明の請求項１２にかかる半導体回路によれば、集積回路群で発生したノイズが、制御基板へと至る前に、ノイズ対策手段によりその伝搬が妨げられる。
【００４１】
この発明の請求項１３にかかる半導体回路によれば、半導体回路で発生するノイズの周波数が高周波側へとシフトする。よって、ノイズ対策手段が除去する対象は、ノイズの高周波成分とすれば足りる。よって、ノイズ対策手段の設計が容易となる。
【００４２】
この発明の請求項１４にかかる半導体回路によれば、半導体回路から高周波ノイズが伝搬しない。
【００４３】
この発明の請求項１５にかかる半導体回路によれば、フィルタはノイズを除去することができるので、請求項１１乃至請求項１４のいずれか一つに記載の態様で用いることができる。
【００４４】
この発明の請求項１６にかかる半導体回路によれば、半導体回路で発生するノイズの周波数が高周波側へとシフトする。よって、ノイズ対策手段及び第２のノイズ対策手段が除去する対象は、ノイズの高周波成分とすれば足りる。よって、ノイズ対策手段の設計が容易となる。また、第２のノイズ対策手段により、集積回路群から、固定電位が供給されるパターンへのノイズの伝搬が更に低減される。
【００４５】
この発明の請求項１７にかかる半導体回路によれば、固定電位が供給されるパターンから制御基板へのノイズの伝搬が低減される。
【００４６】
この発明の請求項１８にかかる半導体回路によれば、半導体回路で、ノイズの周波数を高周波側へとシフトさせ、ノイズ対策手段及び第２のノイズ対策手段でノイズの高周波成分を減衰させ、半導体回路からのノイズ伝搬が抑制される。
【００４７】
この発明の請求項１９にかかる半導体回路によれば、フィルタはノイズを除去することができるので、請求項１６乃至請求項１８のいずれか一つに記載の態様で用いることができる。
【００４８】
この発明の請求項２０にかかる半導体回路によれば、高速スイッチング素子はノイズ発生源となるので、請求項１乃至請求項９のいずれか一つに記載の態様で用いることができる。
【発明を実施するための最良の形態】
【００４９】
図１は、本発明にかかる半導体回路基板の構造を概念的に示す斜視図である。半導体回路基板は、制御基板１と、当該制御基板１に接続される半導体回路２とを備える。制御基板１は、例えばマイクロプロセッサを有し、半導体回路２を制御する。半導体回路２は、基板２１、集積回路群２２及びノイズ対策手段２３，２３１を有し、制御基板１から分離して構成される。集積回路群２２及びノイズ対策手段２３，２３１は、基板２１上に搭載される。
【００５０】
集積回路群２２は、ノイズ発生源となる集積回路、例えば高速スイッチング素子２２１を含む。その他、送信／受信回路２２２等の他の集積回路を含んでもよい。上記したように半導体回路２は制御基板１から分離して構成されるので、集積回路群２２も制御基板１から分離して構成される。
【００５１】
図２は、基板２１の構成を示す斜視図である。基板２１は、多層積層基板であって、基板３１，３２，３３，３４をこの順に積層して有する。図２では、各基板に形成されるパターンが明確になるように、便宜的に各基板が積層方向に分離して示されている。
【００５２】
基板３１は、基板２１の最外層であり、集積回路群２２及びノイズ対策手段２３，２３１が搭載されている。基板３１には、集積回路群２以外の回路が形成されてもよい。また、ノイズ対策手段２３、２３１は、そのいずれか一方もしくは両方が、基板３４に搭載されてもよい。
【００５３】
基板３２，３３は、基板２１に対して内層であり、互いに異なる固定電位が供給されるパターンがそれぞれ形成され、例えば相互に隣接する。図２では、当該パターンが、基板３１側の基板３２，３３の表面にそれぞれ形成されている。基板３２に形成されるパターンは、例えばグランドに接続され、基板３３に形成されるパターンは、例えば外部電源に接続される。
【００５４】
各基板は積層されるので、各基板に形成された回路は相互に接続されて、基板２１は、通信機能等の所定の機能を有する。
【００５５】
上述した多層積層基板によれば、基板３２，３３に形成されるパターンを電極として、その電極が絶縁層を挟みこんでコンデンサが形成される。これにより、例えば高速スイッチング素子２２１で発生したノイズを高周波側へとシフトすることができる。よって、ノイズ対策手段２３，２３１が除去する対象は、ノイズの高周波成分とすれば足りるので、ノイズ対策手段２３，２３１の設計が容易となる。
【００５６】
たとえ基板２１が多層積層基板でないとしても、ノイズ対策手段２３，２３１によって、半導体回路２からの高周波ノイズの伝搬が抑制される。
【００５７】
図３は、図１及び図２で示される半導体回路基板を概念的に示すブロック図である。ノイズ対策手段２３は、例えばフェライトビーズやチップインダクタであって、集積回路群２２と制御基板１との間に接続される。図３では、集積回路群２２のうち高速スイッチング素子２２１がノイズ対策手段２３に接続されている。ノイズ対策手段２３を介して高速スイッチング素子２２１と制御基板１とを接続する配線は、たとえば信号線１１１と電源線１１２を含む。
【００５８】
ノイズ対策手段２３は、上記したように基板２１が多層積層基板である場合には、特にノイズの高周波を減衰させるフィルタであれば足りる。そして、ノイズ対策手段２３は、集積回路群２２と制御基板１との間に接続されるので、集積回路群２２で発生したノイズは制御基板１へと至る前に除去される。換言すれば、半導体回路２からの低周波ノイズの発生を抑制しつつも、半導体回路２からの高周波ノイズの伝搬が妨げられる。
【００５９】
ノイズ対策手段２３１は、例えばフェライトビーズやチップインダクタ等のフィルタであって、集積回路群２２と、基板３２上に形成される固定電位が供給されるパターンとの間に接続される。図３では、集積回路群２２のうち高速スイッチング素子２２１がノイズ対策手段２３１に配線１１４により接続されている。また、基板３２上に形成される固定電位が供給されるパターンが、符号１１３を用いて示されている。
【００６０】
また、ノイズ対策手段２３は、基板３２上に形成される固定電位が供給されるパターンに接続される。
【００６１】
図２では、ノイズ対策手段２３，２３１が、基板３２上に形成される固定電位が供給されるパターンに接続されることが、破線によって示されている。
【００６２】
ノイズ対策手段２３１についても、上記したように基板２１が多層積層基板である場合には、特にノイズの高周波を減衰させるフィルタであれば足りる。そして、ノイズ対策手段２３１は、集積回路群２２と固定電位が供給されるパターンとの間に接続されるので、当該パターンへのノイズの伝搬を低減する。
【００６３】
上述の内容によれば、ノイズ発生源となる高速スイッチング素子２２１を含む集積回路群２２と、制御基板１とを分離することにより、ノイズ対策手段２３によるノイズ除去で制御基板１への高周波ノイズの伝搬が低減できる。更に、基板２１に上述の構成の多層積層基板を採用することにより、半導体回路２での低周波ノイズの発生も低減できる。しかも、ノイズ対策手段が施された半導体回路２を後付けして、半導体回路基板を設計することができるので、半導体回路基板に対してノイズ対策を効率良く行うことができ、開発コストも低減される。
【００６４】
本実施の形態では、制御基板１と半導体回路２とを備える半導体回路基板について説明したが、半導体回路２が単独で構成されてもよい。この場合、半導体回路２は、半導体回路２を制御可能な外部回路、例えば制御基板１に接続可能である。よって、半導体回路２は、後付けして例えば半導体回路基板を設計する態様で用いることができる。
【図面の簡単な説明】
【００６５】
【図１】本発明にかかる半導体回路基板を概念的に示す斜視図である。
【図２】多層積層基板である基板２１を概念的に示す斜視図である。
【図３】半導体回路基板を概念的に示すブロック図である。
【符号の説明】
【００６６】
１  制御基板
２  半導体回路
２１  基板
２２  集積回路群
２３，２３１  ノイズ対策手段
３１〜３３  基板
２２１  高速スイッチング素子（集積回路）
【図１】
2005302885.tif 000003
【図２】
2005302885.tif 000004
【図３】
2005302885.tif 000005