(57)【要約】【課題】  フィルタ間の干渉を防止するフィルタ隔離部が内蔵された埋め込みＰＣＢ基板を用いて高集積、高性能デュプレクサの小型化を達成する。【解決手段】送信周波数帯域の信号を通過させる第１のフィルタ端と、受信周波数帯域の信号を通過させる第２のフィルタ端と、表面上の一定部分に第１のフィルタ端および第２のフィルタ端が互いに所定距離だけ離間して接合され、第１のフィルタ端および第２のフィルタ端を隔離させるフィルタ隔離部を内蔵した埋め込みＰＣＢ基板と、第１のフィルタ端および第２のフィルタ端の上層に所定距離だけ隔てられるように埋め込みＰＣＢ基板の上部全面を覆うパッケージング基板とを備える。【選択図】      図２
2005073265.tif 000002
【特許請求の範囲】
【請求項１】
送信周波数帯域の信号を通過させる第１のフィルタ端と、
受信周波数帯域の信号を通過させる第２のフィルタ端と、
表面上の一定部分に前記第１のフィルタ端および第２のフィルタ端が互いに所定距離だけ離間して接合され、前記第１のフィルタ端および第２のフィルタ端の間の信号干渉を防止するフィルタ隔離部を内蔵した埋め込みＰＣＢ基板と、
前記第１のフィルタ端および第２のフィルタ端の上層に所定距離だけ隔てられるように前記埋め込みＰＣＢ基板の上部全面を覆うパッケージング基板と、
を含むことを特徴とするデュプレクサ。
【請求項２】
前記第１のフィルタ端および第２のフィルタ端の少なくとも１つは、下部電極、圧電層および上部電極が順次積層されてなる圧電薄膜音響共振器を少なくとも１つ以上含むことを特徴とする請求項１に記載のデュプレクサ。
【請求項３】
前記第１のフィルタ端および第２のフィルタ端は、それぞれ、導電性バンプを用いるバンピング方式により、前記埋め込みＰＣＢ基板の上面と所定間隔のエアギャップを有するように接合されることを特徴とする請求項１に記載のデュプレクサ。
【請求項４】
前記フィルタ隔離部は、前記第１のフィルタ端および第２のフィルタ端に入力される信号の相互間の周波数位相差を９０°にして相互干渉を防止する役割をすることを特徴とする請求項１に記載のデュプレクサ。
【請求項５】
前記フィルタ隔離部は、ＰＣＢ基板の両面に第１のメタル層、誘電層および第２のメタル層が順次積層されて形成されるコンデンサーおよびコイルを含むことを特徴とする請求項４に記載のデュプレクサ。
【請求項６】
前記フィルタ隔離部は、順次積層された数個のＰＣＢ基板の間に設けられ、前記第１のフィルタ端および第２のフィルタ端のいずれか１つが通過させる信号波長の１／４に相当する長さを有するトランスミッションラインを含むことを特徴とする請求項４に記載のデュプレクサ。
【請求項７】
（ａ）フィルタ隔離部が内蔵された埋め込みＰＣＢ基板を形成するステップと、
（ｂ）前記埋め込みＰＣＢ基板上の一定部分上に外部端子との接続のための複数のパッドを形成するステップと、
（ｃ）下部電極、圧電層および上部電極が順次積層された圧電薄膜音響共振器を少なくとも１つ含む第１のフィルタ端および第２のフィルタ端を別に製作するステップと、
（ｄ）前記埋め込みＰＣＢ基板上に形成された前記複数のパッドに前記第１のフィルタ端および第２のフィルタ端をそれぞれ接合するステップと、
（ｅ）前記第１のフィルタ端および第２のフィルタ端のそれぞれから所定距離だけ隔てられた状態で前記埋め込みＰＣＢ基板の全面をパッケージングするステップと、
を含むことを特徴とするデュプレクサの製造方法。
【請求項８】
前記フィルタ隔離部は、ＰＣＢ基板の両面に第１のメタル層、誘電層および第２のメタル層が順次積層されて形成されるコンデンサーおよびコイルを含むことを特徴とする請求項７に記載のデュプレクサの製造方法。
【請求項９】
前記（ａ）ステップは、
ＰＣＢ基板の両面に第１のメタル層を積層するステップと、
前記第１のメタル層にフォトレジスト膜を積層した後、エッチングしてコイルの下部パターンを形成するステップと、
前記コイルの下部パターン上に第１のプリプレグおよび誘電体を順次積層し、前記誘電体を一定の形状にパターニングするステップと、
パターニングされた前記誘電体上に第２のプリプレグおよび第２のメタル層を順次積層するステップと、
前記第２のメタル層をハーフエッチングした後、パターニングしてコイルの上部パターンを形成するステップと、
前記第２のメタル層がパターニングで除去された部分をドリリングして前記コイルの下部パターンを露出させるステップと、
前記ドリリングされた部分をメタルメッキして前記コイルの下部パターンおよび上部パターンを連結させるステップと、
前記メタルメッキした部分を部分エッチングしてコイルを製作するステップと、
前記コイル上に第３のプリプレグおよび第３のメタル層を順次積層するステップと、
を含むことを特徴とする請求項８に記載のデュプレクサの製造方法。
【請求項１０】
前記フィルタ隔離部は、順次積層された数個のＰＣＢ基板の間に設けられた、前記第１のフィルタ端および第２のフィルタ端のいずれか１つが通過させる信号波長の１／４に相当する長さを有するトランスミッションラインを含むことを特徴とする請求項７に記載のデュプレクサの製造方法。
【請求項１１】
前記（ｂ）ステップは、
前記埋め込みＰＣＢ基板の一定部分を貫通する２つのスルーホールを形成するステップと、
前記埋め込みＰＣＢ基板の上下部表面および前記スルーホールの両側壁を第４のメタル層としてメッキするステップと、
両側壁のメッキされた前記スルーホールの内部および前記埋め込みＰＣＢ基板の上下部表面にソルダレジストを蒸着してパターニングするステップと、
前記埋め込みＰＣＢ基板の上下部表面上において前記ソルダレジストが蒸着されていない部分を第５のメタル層としてメッキするステップと、
を含むことを特徴とする請求項７に記載のデュプレクサの製造方法。
【請求項１２】
前記（ｄ）ステップは、
前記複数のパッドの上部にそれぞれ導電性バンプを形成するステップと、
前記埋め込みＰＣＢ基板との間で所定間隔のエアギャップを有するように前記第１のフィルタ端および第２のフィルタ端をそれぞれ前記導電性バンプと接合するステップと、
を含むことを特徴とする請求項７に記載のデュプレクサの製造方法。
【請求項１３】
前記（ｅ）ステップは、
別のＰＣＢ基板の所定部分を食刻してパッケージング基板を形成するステップと、
前記ＰＣＢ基板上において食刻された部分を除いた部分にボンディング物質を施すステップと、
前記食刻された部分内に前記第１のフィルタ端および第２のフィルタ端が所定間隔だけ離間して位置するように前記パッケージング基板を前記埋め込みＰＣＢ基板に接合するステップと、
を含むことを特徴とする請求項７に記載のデュプレクサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デュプレクサおよびその製造方法に関し、より詳しくは、埋め込みプリント基板（Ｅｍｂｅｄｄｅｄ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）を用いて製造された高集積デュプレクサおよびその製造方法に関する。
【背景技術】
【０００２】
デュプレクサ（Ｄｕｐｌｅｘｅｒ）とは、フィルタを複合的に使用する代表的な素子の一種類であって、周波数分割方式（ＦＤＤ）による通信システムにおいて１つのアンテナを介して送信される信号および受信される信号を適切に分割することによりアンテナを効率良く共有できるようにする機能を果たす素子である。
【０００３】
デュプレクサの基本的な構造は、アンテナを除いては、大別して送信端フィルタおよび受信端フィルタからなる。送信端フィルタは、送信しようとする周波数のみを通過させるバンドパスフィルタ（Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ）であり、受信端フィルタは、受信しようとする周波数のみを通過させるバンドパスフィルタである。デュプレクサは、送信端フィルタおよび受信端フィルタにおいて通過する周波数が異なるように調整することで、１つのアンテナで送受信が可能になるようにする。
【０００４】
なお、携帯電話に代表される移動通信機器の急速な普及により、このような機器に採用される小型・軽量のデュプレクサの需要が急に増加しつつある。これと共に、デュプレクサの内部構成要素である送信端フィルタおよび受信端フィルタの役割をする小型・軽量のフィルタの需要も共に増加しつつある。小型・軽量化に従い、大電力の用途に適したフィルタを構成するための有力な手段としては、ＦＢＡＲ（Ｆｉｌｍ Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｒｅｓｏｎａｔｏｒ）が知られており、このＦＢＡＲは、最小限の費用で大量生産が可能であると共に小型化が可能であるという長所がある。また、フィルタの主要な特性である高い品質係数Ｑ（Ｑｕａｌｉｔｙ Ｆａｃｔｏｒ）値を得ることができ、マイクロ周波数の帯域においても使用可能であり、特に、ＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）とＤＣＳ（Ｄｉｇｉｔａｌ Ｃｏｒｄｌｅｓｓ Ｓｙｓｔｅｍ）帯域においても具現できるという長所を有している。
【０００５】
なお、送信端フィルタおよび受信端フィルタを介して送受信される信号の周波数は、その差がわずかであって相互間の干渉により敏感に反応するが、送信端フィルタおよび受信端フィルタを隔離して相互干渉を防止するフィルタ隔離部（Ｉｓｏｌａｔｉｏｎ）を設けることで、より性能の向上したデュプレクサを製作することができる。フィルタ隔離部は、通常、コンデンサーおよびインダクタを用いて位相シフタを具現することにより、送信信号および受信信号の周波数の位相差を９０°にして相互干渉を防止するようにしている。
【０００６】
従来のＦＢＡＲを用いたデュプレクサの構造を図１（ａ）および図１（ｂ）に示す。
【０００７】
図１（ａ）には、送信端フィルタ３０および受信端フィルタ４０をそれぞれ製作した後、両フィルタを隔離させる隔離部２０と共にプリント基板（以下、ＰＣＢ基板と呼ぶ）１０上にハイブリッドを用いて接合させてなるデュプレクサが示されている。
【０００８】
ＰＣＢ基板１０とは、種々の部品をフェノール樹脂またはエポキシ樹脂からなる平板上に密集実装し、部品間を連結する回路を平板の表面に密集短縮して固定した回路基板を意味する。
【０００９】
送信端フィルタ３０および受信端フィルタ４０については、ワイヤボンディングを用いて外部電極を連結させ、それぞれを別にパッケージングした後、接合する。また、別に製造されたフィルタ隔離部２０も、同様な方法で接合することでデュプレクサが完成する。
【００１０】
しかし、前述のようにワイヤボンディングを用いた場合、ワイヤによる損失および寄生成分が増加してしまい、素子の性能が低下するという問題点がある。また、送受信端フィルタ３０、４０のそれぞれに施されたパッケージングのサイズおよびフィルタ端の間に接合されたフィルタ隔離部２０のサイズによって、最終のデュプレクサの素子が大きくなってしまい、携帯電話のような小型機器に使用できなくなり、また、製造コストがアップするという問題点がある。
【００１１】
図１（ｂ）には、音響インピーダンスが大きな物質と音響インピーダンスが小さな物質とを交互に蒸着させて形成された反射層６４上に下部電極６３、圧電層６２、上部電極６１を順次積層した構造であるブレッグ（Ｂｒｅｇｇ）タイプのＦＢＡＲを送受信端フィルタとして使用して１つの基板上に形成したデュプレクサが示されている。図面から、１つの直列共振器６０および並列共振器７０で具現される受信端フィルタとまた他の直列共振器８０および並列共振器９０で具現される送信端フィルタとが１つの基板５０上に直接形成されていることがわかる。前記ブレッグタイプのデュプレクサは、１つの基板上に形成され、ワンチップ化を達成すると共に強固な構造を有するが、各層の厚さを正確に調節することが難しくなり、また、厚い反射層の形成による応力のために薄膜にひびが入るおそれがあるという問題点がある。特に、Ｑ値がエアギャップ型のＦＢＡＲを用いたデュプレクサに比べて著しく低下するという問題点もある。
【００１２】
しかも、受信端フィルタ６０、７０および送信端フィルタ８０、９０間の干渉現象を防止するフィルタ隔離部を設けていないため、雑音が多くなるという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、上記のような従来の問題点を解決するためになされたものであって、本発明の目的は、フィルタ隔離部を内蔵した埋め込みプリント基板を用いて形成されたデュプレクサおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明に係るデュプレクサは、送信周波数帯域の信号を通過させる第１のフィルタ端と、受信周波数帯域の信号を通過させる第２のフィルタ端と、表面上の一定部分に前記第１のフィルタ端および第２のフィルタ端が互いに所定距離だけ離間して接合され、前記第１のフィルタ端および第２のフィルタ端の間の信号干渉を防止するフィルタ隔離部を内蔵した埋め込みＰＣＢ基板と、前記第１のフィルタ端および第２のフィルタ端の上層に所定距離だけ隔てられるように前記埋め込みＰＣＢ基板の上部全面を覆うパッケージング基板とを含むことを特徴とする。
【００１５】
好ましくは、前記第１のフィルタ端および第２のフィルタ端の少なくとも１つは、下部電極、圧電層および上部電極が順次積層されてなる圧電薄膜音響共振器を少なくとも１つ以上含み、また、導電性バンプを用いるバンピング方式により、前記埋め込みＰＣＢ基板の上面と所定間隔のエアギャップを有するように接合することができる。
【００１６】
また、前記フィルタ隔離部は、前記第１のフィルタ端および第２のフィルタ端に入力される信号の相互間の周波数位相差を９０°にして相互干渉を防止することができる。
【００１７】
好ましくは、前記フィルタ隔離部は、ＰＣＢ基板の両面に第１のメタル層、誘電層および第２のメタル層が順次積層されて形成されるコンデンサーおよびコイルを含むＬＣ端を使用することができ、または、順次積層された数個のＰＣＢ基板の間に設けられ、前記第１のフィルタ端および第２のフィルタ端のいずれか１つが通過させる信号波長（λ）の１／４に相当する長さを有するトランスミッションライン（λ／４ ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉｎｅ）を使用することができる。
【００１８】
また、本発明に係るデュプレクサの製造方法は、（ａ）フィルタ隔離部が内蔵された埋め込みＰＣＢ基板を形成するステップと、（ｂ）前記埋め込みＰＣＢ基板上の一定部分上に外部端子との接続のための複数のパッドを形成するステップと、（ｃ）下部電極、圧電層および上部電極が順次積層された圧電薄膜音響共振器を少なくとも１つ含む第１のフィルタ端および第２のフィルタ端を別に製作するステップと、（ｄ）前記埋め込みＰＣＢ基板上に形成された前記複数のパッドに前記第１のフィルタ端および第２のフィルタ端をそれぞれ接合するステップと、（ｅ）前記第１のフィルタ端および第２のフィルタ端のそれぞれと所定距離だけ隔てられた状態で前記埋め込みＰＣＢ基板の全面をパッケージングするステップとを含むことを特徴とする。
【００１９】
好ましくは、前記フィルタ隔離部は、ＰＣＢ基板の両面に第１のメタル層、誘電層および第２のメタル層が順次積層されて形成されるコンデンサーおよびコイルを含むＬＣ端を使用することができる。
【００２０】
この場合、前記（ａ）ステップは、ＰＣＢ基板の両面に第１のメタル層を積層するステップと、前記第１のメタル層にフォトレジスト膜を積層した後、エッチングしてコイルの下部パターンを形成するステップと、前記コイルの下部パターン上に第１のプリプレグおよび誘電体を順次積層し、前記誘電体をパターニングするステップと、前記パターニングされた前記誘電体上に第２のプリプレグおよび第２のメタル層を順次積層するステップと、前記第２のメタル層をハーフエッチングした後、パターニングしてコイルの上部パターンを形成するステップと、前記第２のメタル層がパターニングで除去された部分をドリリングして前記コイルの下部パターンを露出させるステップと、前記ドリリングされた部分をメタルメッキして前記コイルの下部パターンおよび上部パターンを連結するステップと、前記メタルメッキした部分を部分エッチングしてコイルを製作するステップと、前記コイル上に第３のプリプレグおよび第３のメタル層を順次積層するステップとを含む。
【００２１】
前記フィルタ隔離部は、順次積層された数個のＰＣＢ基板の間に設けられた、前記第１のフィルタ端および第２のフィルタ端のいずれか１つが通過させる信号波長（λ）の１／４に相当する長さを有するトランスミッションライン（ｑｕａｔｅｒ ｗａｖｅ ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉｎｅ）を使用することができる。
【００２２】
また、前記（ｂ）ステップは、前記埋め込みＰＣＢ基板の一定部分を貫通する２つのスルーホールを形成するステップと、前記埋め込みＰＣＢ基板の上下部および前記スルーホールの両側壁を第４のメタル層としてメッキするステップと、両側壁がメッキされた前記スルーホールの内部および前記埋め込みＰＣＢ基板の上下部表面にソルダレジストを蒸着するステップと、前記埋め込みＰＣＢ基板の上下部表面上において前記ソルダレジストが蒸着されていない部分を第５のメタル層としてメッキするステップとを含む。
【００２３】
また、前記（ｄ）ステップは、前記複数のパッド上部にそれぞれ導電性バンプを形成するステップと、前記埋め込みＰＣＢ基板との間で所定間隔のエアギャップを有するように前記第１のフィルタ端および第２のフィルタ端をそれぞれ前記導電性バンプと接合するステップとを含む。
【００２４】
また、前記（ｅ）ステップは、別のＰＣＢ基板の所定部分を食刻してパッケージング基板を形成するステップと、前記ＰＣＢ基板上において食刻された部分を除いた部分にボンディング物質を施すステップと、前記食刻された部分内に前記第１のフィルタ端および第２のフィルタ端が所定間隔だけ離間して位置するように前記パッケージング基板を前記埋め込みＰＣＢ基板に接合するステップとを含む。
【００２５】
前述のような方法によってフィルタ隔離部がＰＣＢ基板に内蔵された高集積デュプレクサを製造することができる。
【発明の効果】
【００２６】
本発明によれば、フィルタ隔離部が内蔵された埋め込みＰＣＢ基板を用いてデュプレクサを製造することで、フィルタ隔離部を基板の外部に設ける場合に比べて素子のサイズを小さくすることができ、高集積素子化することが可能となる。
【００２７】
また、フィルタ隔離部が内蔵された埋め込みＰＣＢ基板を使用することにより、デュプレクサの小型化および集積化が可能となり、隔離効果が向上する。また、送受信フィルタ端に対して別のパッケージングを施す必要がないため、低価格化および工程の単純化が可能であり、バンプを用いてフィルタ端を連結させることで寄生成分の減少効果が得られる。
【発明を実施するための最良の形態】
【００２８】
以下、図面を参照して本発明を詳述する。
【実施例】
【００２９】
図２は、本発明による埋め込みＰＣＢ基板を用いたデュプレクサの構造図である。図示のように、フィルタ隔離部１１０およびパッド１６０ａ、１６０ｂが形成された埋め込みＰＣＢ基板２００上に送信フィルタ端（または、第１のフィルタ端）１２０および受信フィルタ端（または、第２のフィルタ端）１３０がボールバンプ（ｂａｌｌ  ｂｕｍｐ）１５０ａ、１５０ｂを用いて接合されている。また、パッケージング基板１４０が送信フィルタ端（以下、「第１のフィルタ端」という）１２０および受信フィルタ端（以下、「第２のフィルタ端」という）１３０上部に所定距離だけ隔てられた状態で埋め込みＰＣＢ基板２００と接合されている。
【００３０】
埋め込み（Ｅｍｂｅｄｄｅｄ）ＰＣＢ基板２００とは、インダクタ、コンデンサー、レジストなどの受動素子を内蔵したＰＣＢ基板を意味する。ＰＣＢ基板は、フェノール樹脂材絶縁板またはエポキシ樹脂絶縁板などの片面に銅などの薄膜を付着した後、回路の配線パターンに応じて食刻（線上の回路のみを除いて除去）して必要な回路をパターニングする方式で製造されるが、埋め込みＰＣＢ基板２００は、前述のようなＰＣＢ基板を数個以上積層しながら、内部的にインダクタ、コンデンサーなどを内蔵することで製造できる。本発明における埋め込みＰＣＢ基板２００は、ＰＣＢ基板の間にフィルタ隔離部１１０が埋め込まれた構造で形成される。
【００３１】
なお、第１のフィルタ端１２０および第２のフィルタ端１３０は、それぞれ送信しようとする周波数の信号および受信しようとする周波数の信号のみを選択的に通過させ、その他の周波数を有する信号を遮断するバンドパスフィルタで形成されるが、好ましくは、小型・軽量でありながら効率の良いデュプレクサを製造するため、第１のフィルタ端１２０および第２のフィルタ端１３０は、圧電薄膜共振素子（Ｆｉｌｍ  Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｒｅｓｏｎａｔｏｒ；以下、ＦＢＡＲと略する）を少なくとも１つ以上用いて形成することができる。
【００３２】
ＦＢＡＲは、下部電極、圧電層および上部電極が順次積層された構造であり、外部から上下部電極に電圧が加えられると、２つの電極の間で電場が生成され、圧電層では、これを音波のような形態の機械的なエネルギーに変換する圧電現象を起こして共振を発生するようになる。従って、共振が発生する周波数帯域の信号のみを選択的に通過させるバンドパスフィルタの役割をすることができる。なお、第１のフィルタ端１２０および第２のフィルタ端１３０は、このようなＦＢＡＲを数個以上連結させて１つのフィルタ端として具現することもできる。
【００３３】
このような第１のフィルタ端１２０および第２のフィルタ端１３０は、それぞれ埋め込みＰＣＢ基板２００上に設けられたパッド１６０ａ、１６０ｂとバンピング方式で接合される。パッド１６０ａ、１６０ｂは、第１のフィルタ端１２０および第２のフィルタ端１３０を外部端子と電気的に連結するためのものである。
【００３４】
既存のワイヤボンディング方式で連結する場合、リード（電気信号を伝送する通路）を伸ばすのに技術的限界があり、ワイヤ部分において損失が発生する問題点があるため、本発明では、バンピング方式を用いて第１のフィルタ端および第２のフィルタ端と埋め込みＰＣＢ基板２００とを電気的に連結する。
【００３５】
バンピング（ｂｕｍｐｉｎｇ）方式とは、パッド１６０ａ、１６０ｂ上に金（ｇｏｌｄ）、ソルダ（ｓｏｌｄｅｒ）あるいは他の金属などで数十μｍから数百μｍの大きさを有する突起形状の外部接続端子、すなわち、導電性バンプ１５０ａ、１５０ｂを形成し、これを介して連結する工程を意味する。このようなバンピング方式で連結した場合、第１のフィルタ端１２０および第２のフィルタ端１３０の電極と埋め込みＰＣＢ基板２００上の導体パッド１６０ａ、１６０ｂとをそれぞれ導電性バンプ１５０ａ、１５０ｂのみで接続することで電機線路の経路が短縮され、電気抵抗および電気的雑音を減少させ、電気的性能が向上する効果が得られる。
【００３６】
バンピング方式は、整流器を用いて金属を析出させる電解めっき方式と還元剤を用いて金属を析出する無電解めっき方式とがあり、使用される金属材質によりＡｕバンピング、ソルダバンピング、Ｎｉ／Ｃｕバンピングなどに分けられる。  また、Ａｕバンピングは、Ａｕ ｅｌｅｃｔｒｏｐｌａｔｉｎｇ ｂｕｍｐｉｎｇとＡｕ ｓｔｕｄ ｂｕｍｐｉｎｇとに分けられ、ソルダバンピングは、真空蒸着法、電解メッキ法、プリンティング方式、Ｒｏｂｏｔｉｃ Ｂａｌｌ Ｐｌａｃｅｍｅｎｔ方式に分けられる。好ましくは、ソルダバンピング方式のうち、大量生産に適合し、精度の高いバンピングの形成が可能なＥｌｅｃｔｒｏｐｌａｔｉｎｇ方式を使用する。
【００３７】
このような導電性バンプ１５０ａ、１５０ｂを用いて第１のフィルタ端１２０および第２のフィルタ端１３０を接合する場合、埋め込みＰＣＢ基板２００と第１のフィルタ端１２０および第２のフィルタ端１３０の間にそれぞれ一定のエアギャップを有するように接合することが好ましい。エアギャップは、第１のフィルタ端１２０および第２のフィルタ端１３０から発生する音響波が埋め込みＰＣＢ基板２００に吸収されるのを防止することで高い選択度（Ｑ）を有するようにする。
【００３８】
なお、埋め込みＰＣＢ基板に埋め込まれたフィルタ隔離部１１０は、第１のフィルタ端１２０で処理する信号と第２のフィルタ端１３０で処理する信号との間で干渉現象が発生するのを防止する役割をする。携帯電話のように１つのアンテナを用いて信号を送受信する機器において、送受信信号間の干渉が起こると、雑音が多くなり、これを防止するためのフィルタ隔離部１１０を埋め込むことが必要となる。
【００３９】
フィルタ隔離部１１０は、送受信端に入力される信号の周波数位相差が９０°になるようにシフトさせる位相シフタ（ｐｈａｓｅ ｓｈｉｆｔｅｒ）としての機能をする。すなわち、受信端に流れ込む送信信号をｓｉｎθとすれば、フィルタ隔離部１１０により９０°位相差が発生し、受信端信号は、ｃｏｓθ（なぜならばｓｉｎ（９０＋θ）＝ｃｏｓθであることから）となる。ｓｉｎθ＊ｃｏｓθ＝０であるため、結果として相互間に影響を与えないことがわかる。
【００４０】
このようなフィルタ隔離部１１０は、コンデンサーおよびコイルを順次積層したＬＣ端、または、λ／４トランスミッションライン（ｑｕａｔｅｒ−ｗａｖｅ ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉｎｅ）によって構成することができる。
すなわち、コンデンサーおよびコイルを順次積層してＬＣ並列回路を構成し、入力に比べて９０°の位相差を有するようにし、または、送信端信号の波長（λ）の１／４長さを有するトランスミッションラインを具現することにより、送信端側から流れ込む信号を遅延させることで９０°の位相差を有するようにすることができる。従来の技術で作られたデュプレクサは、フィルタ隔離部１１０を別に作成してＰＣＢ基板上に接合する構造であるが、本発明では、フィルタ隔離部１１０をＰＣＢ基板に内蔵することで、全体サイズを小さくすることが可能となる。
【００４１】
なお、第１のフィルタ端１２０および第２のフィルタ端１３０を接合した埋め込みＰＣＢ基板２００の上部には、パッケージング基板１４０が第１のフィルタ端１２０および第２のフィルタ端１３０から所定距離だけ隔てられて接合されている。導電性バンプ１５０ａ、１５０ｂ、第１のフィルタ端１２０および第２のフィルタ端１３０などのような微細な回路は、外部からの衝撃により損傷されるおそれがあるため、外部からの衝撃に耐えるように密封包装して物理的な機能と形状を有するようにパッケージング基板１４０を接合してパッケージングを行うと、図２のデュプレクサが完成する。
【００４２】
以下、図２のデュプレクサを製造する工程を段階別に説明する。
【００４３】
すなわち、（ａ）フィルタ隔離部１１０が内蔵された埋め込みＰＣＢ基板２００を形成し、（ｂ）パッド１６０ａ、１６０ｂを作った後、これとは別に、（ｃ）下部電極、圧電層および上部電極が順次積層された圧電薄膜音響共振器を少なくとも１つ以上含む第１のフィルタ端１２０および第２のフィルタ端１３０を別に作成する。次いで、（ｄ）前記第１のフィルタ端１２０および第２のフィルタ端１３０を埋め込みＰＣＢ基板２００に形成されたパッド１６０ａ、１６０ｂにそれぞれ接合した後、（ｅ）埋め込みＰＣＢ基板の全面をパッケージングするステップを含む。
【００４４】
図３Ａ〜図３Ｐは、本発明の一実施例を示すものであって、ＬＣ端をフィルタ隔離部１１０として使用した埋め込みＰＣＢ基板２００を作成した後（図３Ａ〜図３Ｋ）、パッド１６０ａ、１６０ｂを作る（図３Ｌ〜図３Ｐ）段階別の構成図であり、図４Ａ〜図４Ｂは、パッケージング基板１４０の製造工程、図５Ａ〜図５Ｃは、埋め込みＰＣＢ基板２００、第１のフィルタ端１２０および第２のフィルタ端１３０、およびパッケージング基板１４０の接合工程を示す図である。
【００４５】
先ず、図３Ａは、ＰＣＢ基板２１０の両面に第１のメタル層２２０を積層した構造を示している。一般に、銅を第１のメタル層２２０として使用する。次に、第１のメタル層２２０の表面上にフォトレジスト２２５膜を一定のパターンに積層し（図３Ｂ）、露光、現像した後、第１のメタル層２２０を一定のパターンにエッチングしてコイルの下部パターン２２０ａ、２２０ｂを形成する（図３Ｃ）。露光とは、フォトレジストマスクを介して紫外線領域の光を照射することでマスク上に形成された微細な回路形状（ｐａｔｔｅｒｎ）をコーティングされたフォトレジスト膜２２５に転写する過程をいい、現像とは、露光過程により相対的に結合が弱くなっている部分のＰＲを溶剤を用いて溶かす過程を意味する。
【００４６】
次に、図３Ｄは、コイルの下部パターン２２０ａ、２２０ｂ上にプリプレグ２３０および誘電体２４０を順次積層した後、パターニングする過程を示している。プリプレグ（ｐｒｅｐｒｅｇ）とは、ガラス布などの下地材に熱硬化性樹脂を含浸して半硬化させた材料であって、多層プリント配線板の製造時に使用される接着性を有する材料を意味する。なお、後述のステップにおいてプリプレグが何回も使用されているため、以下、説明の便宜のため、第１のプリプレグ２３０と呼ぶことにする。誘電体２４０は、コンデンサーを具現するためのもので、一般の絶縁物質を使用することができる。
【００４７】
次いで、誘電体２４０上部に第２のプリプレグ２５０および第２のメタル層２６０を順次積層した後（図３Ｅ）、第２のメタル層２６０をハーフエッチングする（図３Ｆ）。ハーフエッチング工程は、第２のメタル層２６０の適切な厚さを維持するための工程である。
【００４８】
ハーフエッチングされた第２のメタル層２６０を一定のパターンにエッチングしてコイルの上部パターン２６０を形成した後（図３Ｇ）、ドリリングしてコイルの下部パターン２２０ａ、２２０ｂを露出させる（図３Ｈ）。ドリリング（ｄｒｉｌｌｉｎｇ）とは、基板上下の回路を電気的に連結するためのホール（ビアホール）を加工する工程である。簡単な機械的ドリリング技術、レーザードリリング技術、プラズマドリリング技術などを使用することができる。この中、通常、ＣＯ２レーザーを用いるレーザードリリング技術を使用するが、微細加工を行うためにＮｄ−ＹＡＧレーザーを使用することもある。
次に、ドリリングで露出された部分２６７をメタルメッキしてコイルの下部パターン２２０ａ、２２０ｂおよび上部パターン２６０を連結させ（図３Ｉ）、上部パターン２６０をパターニングすることでコイルを完成する（図３Ｊ）、その後、第３のプリプレグおよび第３のメタル層を再び順次積層する（図３Ｋ）。
【００４９】
前述のような工程を経ると、埋め込みＰＣＢ基板２００にＬＣ端が内蔵される。
【００５０】
次に、図３Ｌ〜図３Ｐは、埋め込みＰＣＢ基板上にパッド１６０ａ、１６０ｂを形成する工程を示すものである。先ず、埋め込みＰＣＢ基板２００を貫通する複数のスルーホール２８５を形成する（図３Ｌ）。図面には２つのスルーホール２８５を形成されているが、用途に応じてスルーホール２８５の個数を調整することができる。スルーホール２８５を形成するため、前述のドリリング技術を使用することができる。
【００５１】
次に、スルーホール２８５の両側壁および埋め込みＰＣＢ基板２００の全面にわたって第４のメタル層２８７をメッキし（図３Ｍ）、一定の形状にパターニングする（図３Ｎ）。
【００５２】
次いで、第４のメタル層としてメッキされたスルーホール２８５の内部および埋め込みＰＣＢ基板２００の全面にソルダレジスト２９０を蒸着した後、一定のパターンにパターニングを行う（図３Ｏ）。ソルダレジスト（ｓｏｌｄｅｒ  ｒｅｓｉｓｔ）２９０とは、ＰＣＢ上の特定の領域に施す耐熱性被覆材料を意味する。ソルダリング作業時、ソルダレジスト２９０が施される部分には半田が付かないため、エッチング液、半田付けなどから特定の領域を保護する機能をする。
【００５３】
また、ソルダレジスト２９０がパターニングで除去された部分を第５のメタル層２９５としてメッキすると、最終的に図３Ｐのような構造の埋め込みＰＣＢ基板２００が完成する。なお、第１のメタル層２２０〜第５のメタル層２９５は、一般に、銅で形成することができる。
【００５４】
なお、第１のフィルタ端１２０および第２のフィルタ端１３０の製造工程は、一般的に、公知のＦＢＡＲ工程によって行われる。すなわち、別のシリコン基板上に絶縁層を蒸着し、その上に下部電極、圧電層および上部電極を順次積層して製造することができる。また、絶縁層上に犠牲層を蒸着した後、下部電極、圧電層および上部電極の積層が完了すると、ビアホールを介して犠牲層を食刻することでエアギャップ型のＦＢＡＲを形成することもできる。
【００５５】
図４Ａ〜図４Ｂは、デュプレクサ素子を保護するためのパッケージング基板１４０の製造工程を示す図である。図示のように、別のＰＣＢ基板１４０の所定部分をフォトレジスト膜を用いて食刻し（図４Ａ）、食刻されていない部分に接合のためのボンディング物質１４１を施す（図４Ｂ）。ボンディング物質としては、エポキシなどの接着剤を用いることができる。
【００５６】
図５Ａ〜図５Ｃは、図３Ａ〜図３Ｐに示された工程により作られた埋め込みＰＣＢ基板２００上に、別に作られた第１のフィルタ端１２０および第２のフィルタ端を接合し、図４Ａ〜図４Ｂに示された工程により作られたパッケージング基板１４０を接合して本発明のデュプレクサを最終的に完成する段階別の工程を示す図である。
【００５７】
すなわち、図５Ａは、埋め込みＰＣＢ基板２００の上部に露出されたパッド２９５に導電性バンプ１５０ａ、１５０ｂを形成する過程を示す図である。次に、第１のフィルタ端１２０および第２のフィルタ端１３０を各導電性バンプ１５０ａ、１５０ｂに連結する（図５Ｂ）。すなわち、第１のフィルタ端１２０の下部電極および上部電極をそれぞれ導電性バンプ１５０ａに接続し、第２のフィルタ端１２０の下部電極および上部電極をそれぞれ導電性バンプ１５０ｂに接続する。
【００５８】
次に、パッケージング基板１４０をボンディング物質１４１を用いて埋め込みＰＣＢ基板２００と接合することでデュプレクサ全体にパッケージングを行うと（図５Ｃ）、本発明のデュプレクサ製造工程が完成する。
【００５９】
なお、前述のようにフィルタ隔離部１１０は、ＬＣ端の代わりにλ／４トランスミッションラインで形成することもできる。λ／４トランスミッションラインを内蔵した埋め込みＰＣＢ基板２００の製造工程は、ＰＣＢ基板上にメタル層をメッキしてパターニングした後、別のＰＣＢ基板を接合する方式で行われる。このようなλ／４トランスミッションラインを内蔵した埋め込みＰＣＢ基板２００の製造工程は、一般に公知の技術であるため、図示および詳細な説明は、省略する。
【００６０】
以上、本発明の好適な実施例を添付の図面に基づいて説明してきたが、本発明の保護範囲は、前述の実施例に限定されるものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。したがって、当業者であれば、本発明の範囲を逸脱することなく本発明を種々に変更して実施することができる。
【産業上の利用可能性】
【００６１】
本発明に係るデュプレクサは、フィルタ隔離部が内蔵された埋め込みＰＣＢ基板を使用することにより、デュプレクサの小型化および集積化が可能となり、隔離効果が向上する。これによって、本発明に係るデュプレクサは、携帯電話のような小型機器に使用することが可能である。
【図面の簡単な説明】
【００６２】
【図１】従来の技術によるデュプレクサの構造図である。
【図２】本発明に係る埋め込みＰＣＢ基板を用いたデュプレクサの構造図である。
【図３Ａ】インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板の製造工程図である。
【図３Ｂ】インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板の製造工程図である。
【図３Ｃ】インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板の製造工程図である。
【図３Ｄ】インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板の製造工程図である。
【図３Ｅ】インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板の製造工程図である。
【図３Ｆ】インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板の製造工程図である。
【図３Ｇ】インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板の製造工程図である。
【図３Ｈ】インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板の製造工程図である。
【図３Ｉ】インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板の製造工程図である。
【図３Ｊ】インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板の製造工程図である。
【図３Ｋ】インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板の製造工程図である。
【図３Ｌ】インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板の製造工程図である。
【図３Ｍ】インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板の製造工程図である。
【図３Ｎ】インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板の製造工程図である。
【図３Ｏ】インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板の製造工程図である。
【図３Ｐ】インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板の製造工程図である。
【図４Ａ】本発明のデュプレクサをパッケージングするパッケージング基板の製造工程図である。
【図４Ｂ】本発明のデュプレクサをパッケージングするパッケージング基板の製造工程図である。
【図５Ａ】本発明の一実施例を示すものであって、インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板を用いたデュプレクサの構造図である。
【図５Ｂ】本発明の一実施例を示すものであって、インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板を用いたデュプレクサの構造図である。
【図５Ｃ】本発明の一実施例を示すものであって、インダクタおよびコンデンサーを内蔵した埋め込みＰＣＢ基板を用いたデュプレクサの構造図である。
【符号の説明】
【００６３】
１１０    フィルタ隔離部
１２０    送信端フィルタ（Ｔｘ）
１３０    受信端フィルタ（Ｒｘ）
１４０    パッケージング基板
１５０ａ、１５０ｂ    ボールバンプ
１６０ａ、１６０ｂ    パッド
２００    埋め込みＰＣＢ基板
２１０    ＰＣＢ基板
２２０、２６０、２８０、２９５    メタル層
２３０、２５０    プリプレグ
２４０    誘電体
２８５    パッド
２９０    ソルダレジスト
【図１】
2005073265.tif 000003
【図２】
2005073265.tif 000004
【図３Ａ】
2005073265.tif 000005
【図３Ｂ】
2005073265.tif 000006
【図３Ｃ】
2005073265.tif 000007
【図３Ｄ】
2005073265.tif 000008
【図３Ｅ】
2005073265.tif 000009
【図３Ｆ】
2005073265.tif 000010
【図３Ｇ】
2005073265.tif 000011
【図３Ｈ】
2005073265.tif 000012
【図３Ｉ】
2005073265.tif 000013
【図３Ｊ】
2005073265.tif 000014
【図３Ｋ】
2005073265.tif 000015
【図３Ｌ】
2005073265.tif 000016
【図３Ｍ】
2005073265.tif 000017
【図３Ｎ】
2005073265.tif 000018
【図３Ｏ】
2005073265.tif 000019
【図３Ｐ】
2005073265.tif 000020
【図４Ａ】
2005073265.tif 000021
【図４Ｂ】
2005073265.tif 000022
【図５Ａ】
2005073265.tif 000023
【図５Ｂ】
2005073265.tif 000024
【図５Ｃ】
2005073265.tif 000025