(57)【要約】【課題】液晶パネル等の素子のトータルの消費電力を抑える。【解決手段】ゲートラインＧＬ１に供給された電圧が、ゲートラインＧＬ１が本来持っている負荷容量ＣＧＬＣＤ１に蓄えられる。その電荷を、特別に設けた電力蓄積用コンデンサ容量に一旦転送することで回収する。この転送された電圧をその次のゲートラインＧＬ２に供給すべき電圧として使用する。【選択図】  図２
2005010532.tif 000002
【特許請求の範囲】
【請求項１】
複数の出力部を備えた電圧供給回路を用いて、複数の負荷容量に対し、充電源から供給される電荷で充電をそれぞれ順次行う素子駆動回路において、
上記電圧供給回路が、上記複数の出力部に共通に使用され、上記充電を補う電荷を負荷容量へ供給する電力蓄積用コンデンサを備えており、すべての出力部で、それぞれ、充電源と負荷容量とを導通／非導通に切り替え可能につなぐ第１経路と、上記負荷容量と電力蓄積用コンデンサとを導通／非導通に切り替え可能につなぐ第２経路とを備えており、
ある第１出力部と、それの次に電圧供給すべき第２出力部とに対し、
まず、タイミングＴ１で、第１出力部に対し、第１経路を導通、第２経路を非導通にして充電源で負荷容量を充電させ、
次に、タイミングＴ２で、第１出力部に対し、第２経路を導通、第１経路を非導通にして負荷容量で電力蓄積用コンデンサを充電させ、
次に、タイミングＴ３で、第１出力部に対し、第１経路・第２経路を非導通にし、第２出力部に対し、第２経路を導通、第１経路を非導通にして電力蓄積用コンデンサで負荷容量を充電させ、
次に、タイミングＴ４で、第２出力部に対し、第１経路を導通、第２経路を非導通にして充電源で負荷容量を充電させるように、
上記第１経路・第２経路の導通・非導通を切り替えるタイミング制御信号を電圧供給回路に供給するタイミング制御回路を備えたことを特徴とする素子駆動回路。
【請求項２】
上記第１経路の途中に、接地／非接地に切り替え可能な副経路を備え、
上記タイミング制御回路が、
ある第１出力部と、それの次に電圧供給すべき第２出力部とに対し、
上記タイミングＴ１およびＴ２で、第１出力部に対し、副経路を接地させ、
上記タイミングＴ３で、第１出力部および第２出力部に対し、副経路を非接地にし、
上記タイミングＴ４で、第２出力部に対し、副経路を接地させるように、上記第１経路・第２経路・副経路の導通・非導通を切り替えるタイミング制御信号を電圧供給回路に供給することを特徴とする請求項１に記載の素子駆動回路。
【請求項３】
上記電力蓄積用コンデンサの、上記負荷容量と接続されていない側の制御端子をＣＰＣＬと呼称し、電力蓄積用コンデンサの、制御端子ＣＰＣＬ側の電位をＶＣＰと呼称し、負荷容量充電時の上記出力部の電位の極性をＰＡ、ＰＡとは逆の極性をＰＢとするとき、
上記タイミング制御回路が、
上記タイミングＴ２で、ＶＣＰを、極性ＰＢの値にし、
上記タイミングＴ３およびタイミングＴ４で、ＶＣＰを、極性ＰＡ側へ変化させることを特徴とする請求項１に記載の素子駆動回路。
【請求項４】
データ線と走査線との交点の画素で画像を表示する表示素子において、
請求項１ないし３のいずれかに記載の素子駆動回路を備え、
上記負荷容量が、上記出力部としての走査線が有する容量であることを特徴とする表示素子。
【請求項５】
複数の出力部を備えた電圧供給回路を用いて、複数の負荷容量に対し、充電源から供給される電荷で充電をそれぞれ順次行う素子駆動方法において、
請求項１ないし３のいずれかに記載の素子駆動回路を用いて、
ある第１出力部と、それの次に電圧供給すべき第２出力部とに対し、
まず、第１出力部に対し、第１経路を導通、第２経路を非導通にして充電源で負荷容量を充電させ、
次に、第１出力部に対し、第２経路を導通、第１経路を非導通にして負荷容量で電力蓄積用コンデンサを充電させ、
次に、第１出力部に対し、第１経路・第２経路を非導通にし、第２出力部に対し、第２経路を導通、第１経路を非導通にして電力蓄積用コンデンサで負荷容量を充電させ、
次に、第２出力部に対し、第１経路を導通、第２経路を非導通にして充電源で負荷容量を充電させることを特徴とする素子駆動方法。
【請求項６】
複数の負荷容量に対し、充電源から供給される電荷で充電をそれぞれ順次行う複数の出力部を備えた電圧供給回路において、
上記複数の出力部に共通に使用され、上記充電を補う電荷を負荷容量へ供給する電力蓄積用コンデンサを備えており、
すべての出力部で、それぞれ、
充電源と負荷容量とを導通／非導通に切り替え可能につなぐ第１経路と、
上記負荷容量と電力蓄積用コンデンサとを導通／非導通に切り替え可能につなぐ第２経路とを備えたことを特徴とする電圧供給回路。
【請求項７】
上記第１経路の途中に、接地／非接地に切り替え可能な副経路を備えたことを特徴とする請求項６に記載の電圧供給回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示素子等の素子を駆動する素子駆動回路、表示素子、素子駆動方法および電圧供給回路に関するものである。
【０００２】
【従来の技術】
従来より携帯電話や携帯端末などの電子機器に用いられる液晶パネル等の表示素子として薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下ＴＦＴと略す）などのスイッチング素子を用いたアクティブマトリックス方式の液晶パネルが知られている。携帯電話などの電子機器では常時表示させているために表示素子の低消費電力化が要求される。このため特許文献１に開示される従来技術がある。特許文献１は、データ電極と対向電極間の寄生容量を積極的に使用して、駆動前にデータ線電圧を一定の電圧レベルに設定している。
【０００３】
特許文献２は、ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子の表示用電圧を別の容量に転送して、また次の素子の表示用電圧として使うものである。
【０００４】
【特許文献１】
特開２００２−３６６１０６号公報（公開日平成１４年１２月２０日）
【０００５】
【特許文献２】
特開平１−８２０９６号公報（公開日昭和６４年３月２８日）
【０００６】
【発明が解決しようとする課題】
上述したように、表示素子等の素子を駆動するデータ線駆動回路（以下ソースドライバ）については低消費電力化を実現出来る。しかしながら表示素子を駆動するためには走査線駆動回路（以下ゲートドライバ）も必要である。このためソースドライバとゲートドライバの両方に低消費電力化が求められている。
【０００７】
ゲートドライバはゲートを駆動し、ゲートラインの第１ゲート、次に第２ゲートと順番に電圧を出力して駆動する。
【０００８】
表示素子の高精細化、大型化により、ゲートラインが多くなり、ゲート出力周波数が高くなる。またゲートラインが長くなり、容量が大きくなる。このため、充放電による消費電流が増加している。
【０００９】
例えば液晶パネルであれば、ゲートドライバはＴＦＴのゲートを駆動し、ゲートラインの第１ゲート、次に第２ゲートと順番に２０Ｖ程度の高い駆動電圧を出力して駆動する。
【００１０】
本発明は、上記問題点に鑑みなされたものであり、その目的は、液晶パネル等の素子のトータルの低消費電力化を実現することができる素子駆動回路、表示素子、素子駆動方法および電圧供給回路を提供することにある。
【００１１】
【課題を解決するための手段】
また、本発明に係る素子駆動回路は、複数の出力部を備えた電圧供給回路を用いて、複数の負荷容量に対し、充電源から供給される電荷で充電をそれぞれ順次行う素子駆動回路において、上記電圧供給回路が、上記複数の出力部に共通に使用され、上記充電を補う電荷を負荷容量へ供給する電力蓄積用コンデンサを備えており、すべての出力部で、それぞれ、充電源と負荷容量とを導通／非導通に切り替え可能につなぐ第１経路と、上記負荷容量と電力蓄積用コンデンサとを導通／非導通に切り替え可能につなぐ第２経路とを備えており、ある第１出力部と、それの次に電圧供給すべき第２出力部とに対し、まず、タイミングＴ１で、第１出力部に対し、第１経路を導通、第２経路を非導通にして充電源で負荷容量を充電させ、次に、タイミングＴ２で、第１出力部に対し、第２経路を導通、第１経路を非導通にして負荷容量で電力蓄積用コンデンサを充電させ、次に、タイミングＴ３で、第１出力部に対し、第１経路・第２経路を非導通にし、第２出力部に対し、第２経路を導通、第１経路を非導通にして電力蓄積用コンデンサで負荷容量を充電させ、次に、タイミングＴ４で、第２出力部に対し、第１経路を導通、第２経路を非導通にして充電源で負荷容量を充電させるように、上記第１経路・第２経路の導通・非導通を切り替えるタイミング制御信号を電圧供給回路に供給するタイミング制御回路を備えたことを特徴としている。
【００１２】
上記の構成により、ある出力部の負荷容量に充電した後、その負荷容量と充電源との接続を切り、その負荷容量と電力蓄積用コンデンサを導通する。これにより、表示処理等の処理に使われずに出力部の負荷容量に残っていた電荷が電力蓄積用コンデンサへ移動して電力蓄積用コンデンサが充電される。次に、その負荷容量と電力蓄積用コンデンサとの接続を切り、電力蓄積用コンデンサと、他の、これからその負荷容量への充電を行うことになっている出力部の負荷容量とを導通する。すると、電力蓄積用コンデンサからその負荷容量へ電荷が移動し、その負荷容量が充電される。このときの充電量は正規の充電経路による充電量以下であればよい。
【００１３】
したがって、他の出力部で蓄えられた電荷を、消費してしまわずに、他の出力部への電圧供給に供することができる。
【００１４】
それゆえ、表示素子であればその高精細化、大型化により、出力部が多くなって出力周波数が高くなる、また出力部が長くなって容量が大きくなるが、そのような場合においても、充放電による消費電流の増加を抑えることができる。
【００１５】
また、本発明に係る素子駆動回路は、上記の構成に加えて、上記第１経路の途中に、接地／非接地に切り替え可能な副経路を備え、上記タイミング制御回路が、ある第１出力部と、それの次に電圧供給すべき第２出力部とに対し、上記タイミングＴ１およびＴ２で、第１出力部に対し、副経路を接地させ、上記タイミングＴ３で、第１出力部および第２出力部に対し、副経路を非接地にし、上記タイミングＴ４で、第２出力部に対し、副経路を接地させるように、上記第１経路・第２経路・副経路の導通・非導通を切り替えるタイミング制御信号を電圧供給回路に供給することを特徴としている。
【００１６】
上記の構成により、ある第１出力部と、それの次に電圧供給すべき第２出力部とに対し、上記タイミングＴ１およびＴ２で、第１出力部に対し、副経路を接地させ、上記タイミングＴ３で、第１出力部および第２出力部に対し、副経路を非接地にし、上記タイミングＴ４で、第２出力部に対し、副経路を接地させるようにすることができる。
【００１７】
したがって、充電源で負荷容量を充電するときは、副経路を接地させることで、必要以上に負荷容量に電荷が移動するのを防ぐ。
【００１８】
同様に、負荷容量で電力蓄積用コンデンサを充電するときも、副経路を接地させることで、必要以上に電力蓄積用コンデンサに電荷が移動するのを防ぐ。
【００１９】
一方、電力蓄積用コンデンサの電荷で、次の分である第２出力部の負荷容量への充電を補うときには、第２出力部の副経路を非接地にすることで、せっかくためた電荷を逃がさずに確実に第２出力部の負荷容量へ供給することができる。
【００２０】
それゆえ、上記の構成による効果に加えて、より効率的に充電を行うことができる。
【００２１】
また、本発明に係る素子駆動回路は、上記の構成に加えて、上記電力蓄積用コンデンサの、上記負荷容量と接続されていない側の制御端子をＣＰＣＬと呼称し、電力蓄積用コンデンサの、制御端子ＣＰＣＬ側の電位をＶＣＰと呼称し、負荷容量充電時の上記出力部の電位の極性をＰＡ、ＰＡとは逆の極性をＰＢとするとき、上記タイミング制御回路が、上記タイミングＴ２で、ＶＣＰを、極性ＰＢの値にし、上記タイミングＴ３およびタイミングＴ４で、ＶＣＰを、極性ＰＡ側へ変化させることを特徴としている。
【００２２】
上記の構成により、上記タイミング制御回路が、上記タイミングＴ２で、ＶＣＰを、極性ＰＢの値にし、上記タイミングＴ３およびタイミングＴ４で、ＶＣＰを、極性ＰＡ側へ変化させる。
【００２３】
例えば、負荷容量充電時の上記出力部の電位の極性が正であれば、上記タイミングＴ２で、ＶＣＰを、負極性の値にし、上記タイミングＴ３およびタイミングＴ４で、ＶＣＰを、正極性ＰＡ側へ変化させる。例えば、負極性であってタイミングＴ２のときより小さい値や、ゼロ（接地状態）や、正極性の値などに変化させる。
【００２４】
また、例えば、負荷容量充電時の上記出力部の電位の極性が負であれば、上記タイミングＴ２で、ＶＣＰを、正極性の値にし、上記タイミングＴ３およびタイミングＴ４で、ＶＣＰを、負極性ＰＡ側へ変化させる。例えば、正極性であってタイミングＴ２のときより小さい値や、ゼロ（接地状態）や、負極性の値などに変化させる。
【００２５】
したがって、電力蓄積用コンデンサ充電時（タイミングＴ２）には、負荷容量に貯まっている電荷を用いて効率的に電力蓄積用コンデンサを充電でき、次の負荷容量の充電時（タイミングＴ３）では、電力蓄積用コンデンサに蓄えられた電荷を効率的に供給することができる。それゆえ、上記の構成による効果に加えて、より効率的に消費電力を抑制することができる。
【００２６】
また、本発明に係る表示素子は、データ線と走査線との交点の画素で画像を表示する表示素子において、請求項１ないし３のいずれかに記載の素子駆動回路を備え、上記負荷容量が、上記出力部としての走査線が有する容量であることを特徴としている。
【００２７】
上記の構成により、ある出力部の負荷容量に充電した後、その負荷容量と充電源との接続を切り、その負荷容量と電力蓄積用コンデンサを導通する。これにより、表示処理に使われずに出力部の負荷容量に残っていた電荷が電力蓄積用コンデンサへ移動して電力蓄積用コンデンサが充電される。次に、その負荷容量と電力蓄積用コンデンサとの接続を切り、電力蓄積用コンデンサと、他の、これからその負荷容量への充電を行うことになっている出力部の負荷容量とを導通する。すると、電力蓄積用コンデンサからその負荷容量へ電荷が移動し、その負荷容量が充電される。このときの充電量は正規の充電経路による充電量以下であればよい。
【００２８】
したがって、他の出力部で蓄えられた電荷を、消費してしまわずに、他の出力部への電圧供給に供することができる。
【００２９】
それゆえ、表示素子の高精細化、大型化により、出力部が多くなって出力周波数が高くなる、また出力部が長くなって容量が大きくなるが、そのような場合においても、充放電による消費電流の増加を抑えることができる。
【００３０】
また、本発明に係る素子駆動方法は、複数の出力部を備えた電圧供給回路を用いて、複数の負荷容量に対し、充電源から供給される電荷で充電をそれぞれ順次行う素子駆動方法において、請求項１ないし３のいずれかに記載の素子駆動回路を用いて、ある第１出力部と、それの次に電圧供給すべき第２出力部とに対し、まず、第１出力部に対し、第１経路を導通、第２経路を非導通にして充電源で負荷容量を充電させ、次に、第１出力部に対し、第２経路を導通、第１経路を非導通にして負荷容量で電力蓄積用コンデンサを充電させ、次に、第１出力部に対し、第１経路・第２経路を非導通にし、第２出力部に対し、第２経路を導通、第１経路を非導通にして電力蓄積用コンデンサで負荷容量を充電させ、次に、第２出力部に対し、第１経路を導通、第２経路を非導通にして充電源で負荷容量を充電させることを特徴としている。
【００３１】
上記の構成により、ある出力部の負荷容量に充電した後、その負荷容量と充電源との接続を切り、その負荷容量と電力蓄積用コンデンサを導通する。これにより、表示処理等の処理に使われずに出力部の負荷容量に残っていた電荷が電力蓄積用コンデンサへ移動して電力蓄積用コンデンサが充電される。次に、その負荷容量と電力蓄積用コンデンサとの接続を切り、電力蓄積用コンデンサと、他の、これからその負荷容量への充電を行うことになっている出力部の負荷容量とを導通する。すると、電力蓄積用コンデンサからその負荷容量へ電荷が移動し、その負荷容量が充電される。このときの充電量は正規の充電経路による充電量以下であればよい。
【００３２】
したがって、他の出力部で蓄えられた電荷を、消費してしまわずに、他の出力部への電圧供給に供することができる。
【００３３】
それゆえ、表示素子であればその高精細化、大型化により、出力部が多くなって出力周波数が高くなる、また出力部が長くなって容量が大きくなるが、そのような場合においても、充放電による消費電流の増加を抑えることができる。
【００３４】
上記の課題を解決するため、本発明に係る電圧供給回路は、複数の負荷容量に対し、充電源から供給される電荷で充電をそれぞれ順次行う複数の出力部を備えた電圧供給回路において、上記複数の出力部に共通に使用され、上記充電を補う電荷を負荷容量へ供給する電力蓄積用コンデンサを備えており、すべての出力部で、それぞれ、充電源と負荷容量とを導通／非導通に切り替え可能につなぐ第１経路と、上記負荷容量と電力蓄積用コンデンサとを導通／非導通に切り替え可能につなぐ第２経路とを備えたことを特徴としている。
【００３５】
上記の構成により、ある出力部の負荷容量に充電した後、その負荷容量と充電源との接続を切り、その負荷容量と電力蓄積用コンデンサを導通する。これにより、表示処理等の処理に使われずに出力部の負荷容量に残っていた電荷が電力蓄積用コンデンサへ移動して電力蓄積用コンデンサが充電される。次に、その負荷容量と電力蓄積用コンデンサとの接続を切り、電力蓄積用コンデンサと、他の、これからその負荷容量への充電を行うことになっている出力部の負荷容量とを導通する。すると、電力蓄積用コンデンサからその負荷容量へ電荷が移動し、その負荷容量が充電される。このときの充電量は正規の充電経路による充電量以下であればよい。
【００３６】
したがって、他の出力部で蓄えられた電荷を、消費してしまわずに、他の出力部への電圧供給に供することができる。
【００３７】
それゆえ、表示素子であればその高精細化、大型化により、出力部が多くなって出力周波数が高くなる、また出力部が長くなって容量が大きくなるが、そのような場合においても、充放電による消費電流の増加を抑えることができる。
【００３８】
また、本発明に係る電圧供給回路は、上記の構成に加えて、上記第１経路の途中に、接地／非接地に切り替え可能な副経路を備えたことを特徴としている。
【００３９】
上記の構成により、ある第１出力部と、それの次に電圧供給すべき第２出力部とに対し、まず、第１出力部に対し、第１経路を導通、第２経路を非導通にし、副経路を接地させて充電源で負荷容量を充電させ、次に、第１出力部に対し、第２経路を導通、第１経路を非導通にし、副経路を接地させて負荷容量で電力蓄積用コンデンサを充電させ、次に、第１出力部に対し、第１経路・第２経路を非導通にし、第２出力部に対し、第２経路を導通、第１経路を非導通にし、副経路を非接地にして電力蓄積用コンデンサで負荷容量を充電させ、次に、第２出力部に対し、第１経路を導通、第２経路を非導通にし、副経路を接地させて充電源で負荷容量を充電させるようにすることができる。
【００４０】
第１出力部に対し、第１経路・第２経路を非導通にし、第２出力部に対し、第２経路を導通、第１経路を非導通にし、副経路を非接地にして電力蓄積用コンデンサで負荷容量を充電させるとき、好ましくは、第１出力部の副経路も非接地にする。
【００４１】
したがって、充電源で負荷容量を充電するときは、副経路を接地させることで、必要以上に負荷容量に電荷が移動するのを防ぐ。
【００４２】
同様に、負荷容量で電力蓄積用コンデンサを充電するときも、副経路を接地させることで、必要以上に電力蓄積用コンデンサに電荷が移動するのを防ぐ。
【００４３】
一方、電力蓄積用コンデンサの電荷で、次の分である第２出力部の負荷容量への充電を補うときには、第２出力部の副経路を非接地にすることで、せっかくためた電荷を逃がさずに確実に第２出力部の負荷容量へ供給することができる。
【００４４】
それゆえ、上記の構成による効果に加えて、より効率的に充電を行うことができる。
【００４５】
本発明に係わる表示素子駆動回路は、出力端子から出力された電圧をタイミング制御信号により制御されるスイッチにより電力蓄積用コンデンサに転送して充電する。タイミング制御信号により制御されるスイッチにより電力蓄積用コンデンサに充電された電力を次の出力端子へ転送して出力させるように構成することができる。
【００４６】
また、前記の電力蓄積用コンデンサの配置を出力端子の中心部に配置することが好ましい。
【００４７】
また、前記の電力蓄積用コンデンサを外付けコンデンサでなく表示素子に内蔵させた場合は表示素子パネルの構造関係で配置については出力端子の両端に配置した方が好ましい。
【００４８】
また、電力蓄積用コンデンサのタイミング制御信号と出力駆動のタイミングを制御することにより充放電の電流が小さくなり電源ノイズを低減させることが出来る。
【００４９】
本発明に係わる表示素子駆動回路は、上述したように出力された電圧を回収することにより低消費電力を実現できる。また出力を時分割で出すためノイズの発生を低減できる。このため低消費電力が要求される携帯用の表示素子の駆動ができる。また電源ノイズも低減できる。また電力蓄積用コンデンサを表示素子パネルに内蔵することにより、外付け部品の増加もない。
【００５０】
【発明の実施の形態】
以下、図面に基づいて、本発明に係わる表示素子駆動回路の実施形態の一例を説明する。
【００５１】
本形態は、液晶表示素子等のように２次元に複数に配置された表示素子を、ラインごとに配置された走査線に電圧を順番に加えて動作させるように構成された表示素子において、ある容量値（浮遊容量）を持つ走査線に加えられた電圧を、一旦特別に設けた容量に転送し、この転送された電圧をその次の走査線に加えるべき電圧として、使用するようにしたものである。このように、走査線が本来持っている容量（ＣＧＬＣＤ）に蓄えられた電荷を回収し、次の走査線への電圧供給時に有効利用することができる。したがって、その分、消費電力の増加を抑えることができる。
【００５２】
表示素子の例として、本実施の形態では、液晶表示素子の場合を述べるが、本発明は、どのような表示素子を用いる表示体にも適用可能である。また、電圧供給回路としての走査線駆動回路５の特徴的な構成は、他の素子にも適用可能である。
【００５３】
表示素子は下部電極と上部電極とで挟まれた構造の場合が多く、液晶素子もこのようになっている。つまり表示体自身がコンデンサ構造になっている。しかしながら、本発明で注目しているのは、この表示体自身の容量ではなく、走査線における容量（浮遊容量）に由来する問題である。
【００５４】
特に、表示体の走査線（ゲートライン）は、一々パルス電圧を加えてはリセットをするという操作を繰り返すので、走査線自体が持つ容量の充電放電の繰り返しにより、図５に示すように、瞬間的にスパイク状の大きな電流が流れてしまう。これは平滑化すればよいのであるが、外部の回路で対策することになり、このままでは駆動回路が大掛かりとなってしまう。本形態では、このような大掛かりな対策をしなくてもよいようになっている。
【００５５】
本実施の形態は、携帯電話や携帯端末などの電子機器に用いられる表示パネルとして薄膜トランジスタ（ＴＦＴ）などのスイッチング素子を用いたアクティブマトリックス方式の液晶パネルである。図１に示すように、表示素子１は、素子駆動回路と表示パネル７とから成る。素子駆動回路は、データ線駆動回路（ソースドライバ）２、液晶コントローラ３、タイミング制御回路４、走査線駆動回路（ゲートドライバ）５（電圧供給回路）、ゲート出力電圧源６（充電源）を備えている。そして、表示パネル７（表示素子）にコモン信号８が入力される構成となっている。
【００５６】
液晶コントローラ３は、表示すべき画像信号をデータ線駆動回路２に送る一方、タイミング制御回路４に、走査線駆動回路５を制御するための具体的なタイミング信号を供給するものである。そして、タイミング制御回路４は、後述のように、走査線駆動回路５を制御する信号であるタイミング制御信号を供給することで各種タイミングを制御するコントローラである。また、後述のように、タイミング制御回路４は、液晶コントローラ３からのタイミング信号に基づき、電力蓄積用コンデンサの制御端子ＣＰＣＬの電位（ＶＣＰ）も制御するようになっている。
【００５７】
ゲート出力電圧源６は、走査線駆動回路５の各走査線（ゲートライン）にゲート出力電圧を供給するものである。
【００５８】
データ線駆動回路２は、表示パネル７中の各画素に対応するデータ線（ソースライン）に画像信号を供給するものである。走査線駆動回路５は、図３のＧＡＴＥ１、ＧＡＴＥ２のように、所定期間（１垂直走査期間）中に、各走査線（ゲートライン）に対し、順次選択的に電圧供給するものであり、同図に示すように、各ゲートラインは非選択時は０Ｖ、選択時は２０Ｖの電圧が供給される。
【００５９】
１４インチの液晶パネルの場合は、例えば１本の走査線（ゲートライン）では、概略的に２００ｐＦ程度の容量値を持っている。この値はあくまで例であって、パネルサイズ以外にも、電極パターンや液晶材料等によっても変化する。これに対して、電力蓄積用コンデンサの容量値は、この値よりもやや多めに設定すればよい。この場合では、約５００ｐＦぐらいのものを使えばよい。
【００６０】
従来は、表示素子駆動回路は、図１に示すように表示素子を駆動するゲートドライバの出力バッファの回路を、比較例である、図４に示すようなインバータ方式にしている。一方、本実施の形態に係る表示素子駆動回路は、図１に示すように表示素子を駆動するゲートドライバの出力バッファの回路を、図２に示す回路方式にしている。この結果、図４の構成と比べて、より低消費電力となる。
【００６１】
この回路の動作を図２と図３を使用して説明する。この回路例はスイッチ素子としてＭＯＳトランジスタ（以下ＴＲとする）を使用した。ここでは、説明の便宜上、ゲートラインは２本（すなわちＧＡＴＥ１、２）だけ示して説明するが、以下の内容が全ゲートラインについて順次行われていくように、ＴＣＯＮが制御するようになっている。ここでは、ＧＡＴＥ１が第１出力部であり、ＧＡＴＥ２が第２出力部であるとして説明する。
【００６２】
走査線駆動回路５においては、ＴＲ１１・ＴＲ２１とＴＲ１２・ＴＲ２２が、比較例である図４のインバータ方式の駆動回路と同じ構成（すなわち、それぞれ、Ｎ−ＭＯＳアナログスイッチおよびＰ−ＭＯＳアナログスイッチ）になっており、これらの回路にＴＲ１３・ＴＲ２３（ＭＯＳアナログスイッチ）及び電力蓄積用コンデンサ（以下ＣＰとする）が接続された構成になっている。ＭＯＳアナログスイッチ回路としては、例えば図７に示す構成を使用可能である。
【００６３】
なお、上記ＣＰは、通常のコンデンサを外付けまたは表示パネル７内に作成されたものを用いることも可能である。通常のコンデンサを外付けする場合は、出力端子（後述のＧＡＴＥ１、ＧＡＴＥ２をはじめとするすべての出力端子）の中心部に配置し、内蔵コンデンサを使用した場合は両端に配置することが望ましい。
【００６４】
この構成を、これらのタイミングを制御するコントローラとしてのタイミング制御回路４（図１参照）（以下ＴＣＯＮとする）により作られる、タイミング制御信号としてのクロック制御信号で動作させる。
【００６５】
ＣＰの、ＴＲ１３・ＴＲ２３が接続されていない側の電極には、制御端子ＣＰＣＬが接続されている。制御端子ＣＰＣＬの電位（ＶＣＰ）も、上記ＴＣＯＮにより制御されるようになっている（例えば図３の最下段参照）。
【００６６】
Ｇ１Ａ・Ｇ１Ｂ・Ｇ１Ｃ、Ｇ２Ａ・Ｇ２Ｂ・Ｇ２Ｃはゲートの駆動信号（タイミング制御信号）である。
【００６７】
図中、破線の左側は走査線駆動回路（ゲートドライバ）５である。図中、破線の右側は表示パネル７である。図中、左側から、ゲート出力電圧源（充電源）６（図３には図示せず）が、ゲート出力電圧用の電圧２０Ｖを印加している。
【００６８】
説明の便宜上、走査線はゲートラインＧＬ１・ＧＬ２の２本だけ示す。走査信号は、まずＧＬ１に印加され、次いで、１水平走査期間後、ＧＬ２に印加される。図示しないほかの走査線についても同様である。
【００６９】
図中、ＧＡＴＥ１、ＧＡＴＥ２はそれぞれ、ゲートラインＧ１、Ｇ２の出力（ゲート出力）端子である。
【００７０】
ゲートラインＧＬ１の負荷容量、すなわちゲートラインＧＬ１自体が有する容量（浮遊容量）をＣＧＬＣＤ１とする。同じく、ゲートラインＧＬ２の負荷容量、すなわちゲートラインＧＬ２自体が有する容量（浮遊容量）をＣＧＬＣＤ２とする。
【００７１】
ゲート出力電圧源６、ＴＲ１２、ＧＡＴＥ１、ＣＧＬＣＤ１によって第１経路が形成されている。ＣＧＬＣＤ１、ＧＡＴＥ１、ＴＲ１３、ＣＰによって第２経路が形成されている。ＧＡＴＥ１、ＴＲ１１により副経路が形成されている。
【００７２】
同様に、ゲート出力電圧源６、ＴＲ２２、ＧＡＴＥ２、ＣＧＬＣＤ２によって第１経路が形成されている。ＣＧＬＣＤ２、ＧＡＴＥ２、ＴＲ２３、ＣＰによって第２経路が形成されている。ＧＡＴＥ２、ＴＲ２１により副経路が形成されている。
【００７３】
図３のタイミング図によって動作の説明をする。ゲート出力電圧は例として２０Ｖとする。
【００７４】
Ｔ１は、ゲートラインＧＬ１のゲート出力の立ち上がり開始から立ち下がり開始までの期間であり、Ｔ２は同じく下がっている期間であり、Ｔ３は、ゲートラインＧＬ２のゲート出力の立ち上がっている期間であり、Ｔ４は、同じく立ち上がり終了から立ち下がり終了までの期間である。Ｔ１とＴ２とで１水平走査期間であり、Ｔ３とＴ４とで、次の１水平走査期間である。
【００７５】
ＶＣＰは、ＣＰの、制御端子ＣＰＣＬ側の電位であり、この例では、−２０Ｖと０Ｖとの間で変化させている。
【００７６】
電源投入時のタイミング（Ｔ１より前）では、ＣＰに蓄えられた電圧はないので、ＧＡＴＥ１は０Ｖになっている。
【００７７】
次に、Ｔ１のタイミングでは、ＧＡＴＥ１は、ＴＲ１２（Ｐ−ＭＯＳ）に入力されたゲートの駆動信号Ｇ１Ａ（電圧０Ｖでオン）によりオンして、ＧＡＴＥ１は、２０Ｖが出力される。これにより、ゲート出力電圧源６から送られてきた電荷がゲートラインＧＬ１の負荷容量（ＣＧＬＣＤ１）に蓄えられる。
【００７８】
すなわち、タイミングＴ１は、ゲート出力電圧源６と負荷容量ＣＧＬＣＤ１とが接続される一方、負荷容量ＣＧＬＣＤ１とＣＰとが切り離された状態である。
【００７９】
次に、Ｔ２のタイミングでＴＲ１２をオフしてＴＲ１３のゲートの駆動信号Ｇ１Ｃ（電圧０Ｖでオン）によりオンしてかつＣＰの電極に接続された制御端子ＣＰＣＬを−２０Ｖにする。これによりゲートラインＧＬ１の負荷容量（ＣＧＬＣＤ１）に蓄えられた電荷がＣＰに蓄えられる（ＣＰへの充電タイミング）。
【００８０】
すなわち、タイミングＴ２は、ゲート出力電圧源６と負荷容量ＣＧＬＣＤ１とが切り離される一方、負荷容量ＣＧＬＣＤ１とＣＰとが接続された状態である。
【００８１】
次に、Ｔ３のタイミングでＴＲ１３（ＭＯＳアナログスイッチ）のゲートの駆動信号Ｇ１Ｃ（電圧２０Ｖでオフ）によりオフしてかつＴＲ２３（ＭＯＳアナログスイッチ）のゲートの駆動信号Ｇ２Ｃ（電圧０Ｖでオン）によりオンしてＣＰの電極に接続された制御端子ＣＰＣＬを０Ｖにする。これによりＣＰに蓄えられた電荷がゲートラインＧＬ２の負荷容量（ＣＧＬＣＤ２）に蓄えられる（ＣＰの放電タイミング）。
【００８２】
すなわち、タイミングＴ３は、負荷容量ＣＧＬＣＤ１がゲート出力電圧源６およびＣＰと切り離される一方、ＣＰとゲートラインＧＬ２の負荷容量ＣＧＬＣＤ２とが接続された状態である。
【００８３】
次に、Ｔ４のタイミングでＴＲ２２をオンして、ゲートラインＧＬ２の負荷容量（ＣＧＬＣＤ２）を２０Ｖまで充電する。すなわち、ゲートラインＧＬ２において、上記Ｔ１に相当するタイミングでは、上記同様に、ＧＡＴＥ２は、ＴＲ２２（Ｐ−ＭＯＳ）に入力されたゲートの駆動信号Ｇ２Ａ（電圧０Ｖでオン）によりオンして、ＧＡＴＥ２は、２０Ｖが出力される。これにより、ゲート出力電圧源６から送られてきた電荷がゲートラインＧＬ２の負荷容量（ＣＧＬＣＤ２）に蓄えられる。
【００８４】
すなわち、タイミングＴ４は、ゲート出力電圧源６と負荷容量ＣＧＬＣＤ２とが接続される一方、負荷容量ＣＧＬＣＤ２とＣＰとが切り離された状態である。
【００８５】
ここで、上記Ｔ３のタイミングですでにＣＰからある程度の電荷がゲートラインＧＬ２の負荷容量（ＣＧＬＣＤ２）に蓄えられているので、Ｔ４のタイミングでゲート出力電圧源６から送る電荷は、その分だけ少なくて済む。
【００８６】
この動作を繰り返すことにより、次のゲートラインでは、上記Ｔ１に相当するタイミングでは必ずＣＰに電荷が蓄えられていることになるので、そのゲートラインへの電圧供給時に、ＣＰに蓄えられている電荷をも使用できる。したがって、低消費電力動作させることが可能となる。
【００８７】
すなわち、従来は、ゲートラインごとに繰り返されていた充放電により電力は消費されてしまっていたが、本実施の形態では、電力を、負荷容量への充電が済んだゲートラインに貯まった電荷をそのまま消費させてしまうのではなく、電荷を移動させる。すなわち、ＣＰという容量にためておき、それを、それより後に電圧供給を受けるゲートライン（例えば、１本後のゲートライン）における電圧供給時にも利用するようにしている。その結果、全体として消費電力を低減することができる。また、ゲート充放電時の電流が小さくなる結果、電源ラインのノイズも低減される。
【００８８】
負荷容量ＣＧＬＣＤ１・ＣＧＬＣＤ２充電時の各出力端子ＧＡＴＥ１・ＧＡＴＥ２やゲートラインＧＬ１・ＧＬ２の電位の極性をＰＡ、ＰＡとは逆の極性をＰＢとするとき、ＴＣＯＮにより、上記タイミングＴ２で、ＶＣＰが、極性ＰＢの値になり、タイミングＴ３およびタイミングＴ４で、ＶＣＰが、極性ＰＡ側へ変化する。即ち、上記例では、ゲート出力電圧源６から負荷容量充電時に各出力端子やゲートラインに供給される電荷が正であり、そのときの各出力端子やゲートラインの電位の極性が正である。そのため、タイミングＴ２で、ＶＣＰが負極性の値になる。ここでは、ゲート出力電圧源６から各出力端子やゲートラインに供給される電位（２０Ｖ）と逆極性で絶対値が等しい値（−２０Ｖ）としている。これはゲート出力電圧源６とインバータなどを組み合わせるだけで簡単に実現できる。そして、タイミングＴ３およびタイミングＴ４で、ＶＣＰが正極性ＰＡ側へ変化する。例えば、負極性であってタイミングＴ２のときより小さい値や、ゼロ（接地状態）や、正極性の値などに変化させる。ここでは、ゼロにしている。
【００８９】
この逆の極性も可能である。すなわち、ゲート出力電圧源６から負荷容量充電時に各出力端子やゲートラインに供給される電荷を負とし、そのときの各出力端子やゲートラインの電位の極性を負とする。そのため、タイミングＴ２で、ＶＣＰが正極性の値とする。なお、このときも、ゲート出力電圧源６から各出力端子やゲートラインに供給される電位（例えば−２０Ｖ）と逆極性で絶対値が等しい値（例えば２０Ｖ）とすることができる。そして、タイミングＴ３およびタイミングＴ４で、ＶＣＰが負極性ＰＡ側へ変化する。例えば、正極性であってタイミングＴ２のときより小さい値や、ゼロ（接地状態）や、負極性の値などに変化させる。
【００９０】
図５（図４に対応）と図６（図２に対応）に、動作時の電流のタイミング図を示す。ＩＧＧは、走査線を流れる電流である。すでに述べた通り、表示体の走査線（ゲートライン）は、一々パルス電圧を加えてはリセットをするという操作を繰り返すので、走査線自体が持つ容量の充電放電の繰り返しにより、図４の構成では、図５に示すように、瞬間的にスパイク状の大きな電流が流れてしまう。一方、図２の構成では、図４の構成と比べ、外部の回路で平滑化対策をする等、駆動回路を大掛かりなものにすることなく、この電流を小さくすることができる。これは、０Ｖの状態で急激に充電を開始するのではなく、正規の充電開始時期よりも前に、電力蓄積用コンデンサＣＰである程度充電を行っているので、正規の充電開始時の電圧の増加量が図４の構成より小さくなるためである。
【００９１】
【発明の効果】
また、本発明に係る素子駆動回路は、上記電圧供給回路が、上記複数の出力部に共通に使用され、上記充電を補う電荷を負荷容量へ供給する電力蓄積用コンデンサを備えており、すべての出力部で、それぞれ、充電源と負荷容量とを導通／非導通に切り替え可能につなぐ第１経路と、上記負荷容量と電力蓄積用コンデンサとを導通／非導通に切り替え可能につなぐ第２経路とを備えており、ある第１出力部と、それの次に電圧供給すべき第２出力部とに対し、まず、タイミングＴ１で、第１出力部に対し、第１経路を導通、第２経路を非導通にして充電源で負荷容量を充電させ、次に、タイミングＴ２で、第１出力部に対し、第２経路を導通、第１経路を非導通にして負荷容量で電力蓄積用コンデンサを充電させ、次に、タイミングＴ３で、第１出力部に対し、第１経路・第２経路を非導通にし、第２出力部に対し、第２経路を導通、第１経路を非導通にして電力蓄積用コンデンサで負荷容量を充電させ、次に、タイミングＴ４で、第２出力部に対し、第１経路を導通、第２経路を非導通にして充電源で負荷容量を充電させるように、上記第１経路・第２経路の導通・非導通を切り替えるタイミング制御信号を電圧供給回路に供給するタイミング制御回路を備えた構成である。
【００９２】
これにより、他の出力部で蓄えられた電荷を、消費してしまわずに、他の出力部への電圧供給に供することができる。
【００９３】
それゆえ、表示素子であればその高精細化、大型化により、出力部が多くなって出力周波数が高くなる、また出力部が長くなって容量が大きくなるが、そのような場合においても、充放電による消費電流の増加を抑えることができるという効果を奏する。
【００９４】
また、本発明に係る素子駆動回路は、上記の構成に加えて、上記第１経路の途中に、接地／非接地に切り替え可能な副経路を備え、上記タイミング制御回路が、ある第１出力部と、それの次に電圧供給すべき第２出力部とに対し、上記タイミングＴ１およびＴ２で、第１出力部に対し、副経路を接地させ、上記タイミングＴ３で、第１出力部および第２出力部に対し、副経路を非接地にし、上記タイミングＴ４で、第２出力部に対し、副経路を接地させるように、上記第１経路・第２経路・副経路の導通・非導通を切り替えるタイミング制御信号を電圧供給回路に供給する構成である。
【００９５】
これにより、充電源で負荷容量を充電するときは、副経路を接地させることで、必要以上に負荷容量に電荷が移動するのを防ぐ。
【００９６】
同様に、負荷容量で電力蓄積用コンデンサを充電するときも、副経路を接地させることで、必要以上に電力蓄積用コンデンサに電荷が移動するのを防ぐ。
【００９７】
一方、電力蓄積用コンデンサの電荷で、次の分である第２出力部の負荷容量への充電を補うときには、第２出力部の副経路を非接地にすることで、せっかくためた電荷を逃がさずに確実に第２出力部の負荷容量へ供給することができる。
【００９８】
それゆえ、上記の構成による効果に加えて、より効率的に充電を行うことができるという効果を奏する。
【００９９】
また、本発明に係る素子駆動回路は、上記の構成に加えて、上記電力蓄積用コンデンサの、上記負荷容量と接続されていない側の制御端子をＣＰＣＬと呼称し、電力蓄積用コンデンサの、制御端子ＣＰＣＬ側の電位をＶＣＰと呼称し、負荷容量充電時の上記出力部の電位の極性をＰＡ、ＰＡとは逆の極性をＰＢとするとき、上記タイミング制御回路が、上記タイミングＴ２で、ＶＣＰを、極性ＰＢの値にし、上記タイミングＴ３およびタイミングＴ４で、ＶＣＰを、極性ＰＡ側へ変化させる構成である。
【０１００】
これにより、電力蓄積用コンデンサ充電時（タイミングＴ２）には、負荷容量に貯まっている電荷を用いて効率的に電力蓄積用コンデンサを充電でき、次の負荷容量の充電時（タイミングＴ３）では、電力蓄積用コンデンサに蓄えられた電荷を効率的に供給することができる。それゆえ、上記の構成による効果に加えて、より効率的に消費電力を抑制することができるという効果を奏する。
【０１０１】
また、本発明に係る表示素子は、請求項１ないし３のいずれかに記載の素子駆動回路を備え、上記負荷容量が、上記出力部としての走査線が有する容量である構成である。
【０１０２】
これにより、他の出力部で蓄えられた電荷を、消費してしまわずに、他の出力部への電圧供給に供することができる。
【０１０３】
それゆえ、表示素子の高精細化、大型化により、出力部が多くなって出力周波数が高くなる、また出力部が長くなって容量が大きくなるが、そのような場合においても、充放電による消費電流の増加を抑えることができるという効果を奏する。
【０１０４】
また、本発明に係る素子駆動方法は、請求項１ないし３のいずれかに記載の素子駆動回路を用いて、ある第１出力部と、それの次に電圧供給すべき第２出力部とに対し、まず、第１出力部に対し、第１経路を導通、第２経路を非導通にして充電源で負荷容量を充電させ、次に、第１出力部に対し、第２経路を導通、第１経路を非導通にして負荷容量で電力蓄積用コンデンサを充電させ、次に、第１出力部に対し、第１経路・第２経路を非導通にし、第２出力部に対し、第２経路を導通、第１経路を非導通にして電力蓄積用コンデンサで負荷容量を充電させ、次に、第２出力部に対し、第１経路を導通、第２経路を非導通にして充電源で負荷容量を充電させる構成である。
【０１０５】
これにより、他の出力部で蓄えられた電荷を、消費してしまわずに、他の出力部への電圧供給に供することができる。
【０１０６】
それゆえ、表示素子であればその高精細化、大型化により、出力部が多くなって出力周波数が高くなる、また出力部が長くなって容量が大きくなるが、そのような場合においても、充放電による消費電流の増加を抑えることができるという効果を奏する。
【０１０７】
以上のように、本発明に係る電圧供給回路は、上記複数の出力部に共通に使用され、上記充電を補う電荷を負荷容量へ供給する電力蓄積用コンデンサを備えており、すべての出力部で、それぞれ、充電源と負荷容量とを導通／非導通に切り替え可能につなぐ第１経路と、上記負荷容量と電力蓄積用コンデンサとを導通／非導通に切り替え可能につなぐ第２経路とを備えた構成である。
【０１０８】
これにより、他の出力部で蓄えられた電荷を、消費してしまわずに、他の出力部への電圧供給に供することができる。
【０１０９】
それゆえ、表示素子であればその高精細化、大型化により、出力部が多くなって出力周波数が高くなる、また出力部が長くなって容量が大きくなるが、そのような場合においても、充放電による消費電流の増加を抑えることができるという効果を奏する。
【０１１０】
また、本発明に係る電圧供給回路は、上記の構成に加えて、上記第１経路の途中に、接地／非接地に切り替え可能な副経路を備えた構成である。
【０１１１】
これにより、充電源で負荷容量を充電するときは、副経路を接地させることで、必要以上に負荷容量に電荷が移動するのを防ぐ。
【０１１２】
同様に、負荷容量で電力蓄積用コンデンサを充電するときも、副経路を接地させることで、必要以上に電力蓄積用コンデンサに電荷が移動するのを防ぐ。
【０１１３】
一方、電力蓄積用コンデンサの電荷で、次の分である第２出力部の負荷容量への充電を補うときには、第２出力部の副経路を非接地にすることで、せっかくためた電荷を逃がさずに確実に第２出力部の負荷容量へ供給することができる。
【０１１４】
それゆえ、上記の構成による効果に加えて、より効率的に充電を行うことができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わる表示素子駆動回路のブロック図である。
【図２】本表示素子駆動回路の回路図である。
【図３】本表示素子駆動回路のタイミング図である。
【図４】比較例の表示素子駆動回路図である。
【図５】比較例の表示素子駆動回路のタイミングと電流との関係を示す図である。
【図６】本表示素子駆動回路例とタイミングと電流との関係を示す図である。
【図７】ＭＯＳアナログスイッチ回路を示す図である。
【符号の説明】
１    表示体
２    データ線駆動回路
３    液晶コントローラ
４    タイミング制御回路
５    走査線駆動回路（電圧供給回路）
６    ゲート出力電圧源（充電源）
７    表示パネル（表示素子）
８    コモン信号
ＴＲ１１、ＴＲ２１    Ｎ−ＭＯＳ
ＴＲ１２、ＴＲ２２    Ｐ−ＭＯＳ
ＴＲ１３，ＴＲ２３    ＭＯＳアナログスイッチ
ＣＧＬＣＤ１、ＣＧＬＣＤ２    負荷容量
ＣＰ    電力蓄積用コンデンサ
ＣＰＣＬ    制御端子
ＧＡＴＥ１、ＧＡＴＥ２    出力端子（出力部）
Ｇ１Ａ、Ｇ１Ｂ、Ｇ１Ｃ、Ｇ２Ａ、Ｇ２Ｂ、Ｇ２Ｃ    タイミング制御信号
ＧＬ１、ＧＬ２    ゲートライン（出力部）
【図１】
2005010532.tif 000003
【図２】
2005010532.tif 000004
【図３】
2005010532.tif 000005
【図４】
2005010532.tif 000006
【図５】
2005010532.tif 000007
【図６】
2005010532.tif 000008
【図７】
2005010532.tif 000009