(57)【要約】【課題】水平高速駆動を行う場合に、ユニット境界に縦帯が発生しない表示装置を提供する。【解決手段】奇数番目（ｏｄｄ）と偶数番目（ｅｖｅｎ）のユニットに異なるコモン電位Ｖｃｏｍ１，Ｖｃｏｍ２を接続し、その差分ΔＶにより、サンプリングパルスＶｈ１〜Ｖｈ４間のパルス幅の誤差に起因する画素電位ＶＰの違いを吸収する。【選択図】図２
2005309283.tif 000002
【特許請求の範囲】
【請求項１】
画素回路が行列状に配置され、各列毎に信号線が配線され、各行に走査線が配線され、各画素回路に対して、基準電位としてのコモン電位が設定される画素部と、
前記画素部の各走査線に走査パルスを与える第１の駆動手段と、
前記第１の駆動手段から前記走査パルスを与えられた走査線に接続された画素回路に対し、前記信号線の所定数の単位により構成される信号線群毎に与える駆動パルスに同期して、映像信号を供給する第２の駆動手段と、
前記コモン電位を、前記画素回路に接続される信号線群毎に設定するコモン電位設定手段と
を有する表示装置。
【請求項２】
前記コモン電位設定手段は、
前記信号線群のうち、奇数番目および偶数番目の信号線群に接続される画素回路のそれぞれに対して、異なるコモン電位を設定する
請求項１記載の表示装置。
【請求項３】
前記コモン電位設定手段は、
前記コモン電位を、前記第２の駆動手段により与えられる駆動パルスの幅に応じて設定する
請求項２記載の表示装置。
【請求項４】
前記画素回路は、液晶セルを含む
請求項１記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、点順次駆動型アクティブマトリックス型表示装置に関するものである。
【背景技術】
【０００２】
画素がマトリクス状に配列されて構成される表示装置、たとえば、液晶表示装置（液晶ドライバ）の駆動方式として、画素のそれぞれに対して個々の独立した画素電極を配列し、これらの画素電極のそれぞれに薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等のスイッチング素子を接続して、画素を選択的に駆動する点順次駆動方式アクティブマトリクス型表示装置が知られている。
【０００３】
図３は、従来の点順次駆動方式アクティブマトリクス型表示装置である表示装置１を示す一回路構成例である。図３に示すように、表示装置１は、画素部１５と、垂直駆動回路１６と、水平駆動回路１７とで構成されている。
画素部１５は、行状の走査線１３、列状の信号線１２及び両者が交差する部分に行列状に配された画素１１を有する。
画素１１は、画素トランジスタである薄膜トランジスタＴＦＴと、液晶セル（図示しない）に並列に接続される保持容量Ｃｓと、を含んで構成される。保持容量Ｃｓの一端（ＴＦＴのドレイン端子側）は、画素電極（画素電位ＶＰ）に接続され、他端は、コモン電位Ｖｃｏｍに接続されている。図示の通り、すべての画素１１は、共通のコモン電位Ｖｃｏｍに接続されている。
【０００４】
垂直駆動回路１６は、走査線１３に接続し順次画素１１の行を選択する。
水平駆動回路１７は、信号線１２に接続するとともに所定のクロック信号に基づいて動作し、選択された行の画素１１に順次映像信号を書き込む。この例では、映像信号がｖｉｄｅｏ−ａとｖｉｄｅｏ−ｂの二系統に分かれており、二画素同時駆動方式となっている。
【０００５】
水平駆動回路１７は、シフトレジスタ２１と整形用スイッチ群２２とサンプリングスイッチ群２３とで構成されている。シフトレジスタ２１は、外部から入力されるクロック信号に同期してシフト動作を行い、各シフト段からシフトパルスを順次出力する。整形用スイッチ群２２は、シフトレジスタ２１から順次出力されるシフトパルスを整形してサンプリングパルスＶｈ１，Ｖｈ２を順次出力する。
図示の例では、Ｎ段からサンプリングパルスＶｈ１が出力され、次のＮ＋１段からサンプリングパルスＶｈ２が出力されている。
【０００６】
サンプリングスイッチ群２３は、入力される映像信号ｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂをサンプリングパルスＶｈ１，Ｖｈ２に応答して順次サンプリングし、各信号線１２に供給する。
図示の例では、サンプリングスイッチ２３−１が、サンプリングパルスＶｈ１に応答して映像信号ｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂをサンプリングし、二本の信号線１２−１，１２−２にそれぞれ供給している。次のサンプリングスイッチ２３−２は、サンプリングパルスＶｈ２に応答して映像信号ｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂをサンプリングし、二本の信号線１２−３，１２−４にそれぞれ供給している。
ここで、各サンプリングパルスに対応する複数の信号線により接続される水平方向の複数の画素をユニットという。図３の例では、各サンプリングパルスＶｈ１，Ｖｈ２は、そぞれ異なるユニットを制御する。
【０００７】
図４は、図３に示した表示装置１に含まれる水平駆動回路１７の具体的な構成を示す模式的なブロック図である。なお、このブロック図では、水平駆動回路１７に種々のクロックパルスを供給するクロック生成回路１８も加えられている。
このクロック生成回路１８は、水平走査の基準となる互いに逆相の水平クロックパルスＨＣＫ，ＨＣＫＸを生成して水平駆動回路１７に供給する。また、水平スタートパルスＨＳＴも水平駆動回路１７に供給する。
さらに、クロック生成回路１８は、図５のタイミングチャートに示すように、水平クロックパルスＨＣＫ，ＨＣＫＸに対して周期が同じ（Ｔ１＝Ｔ２）で、かつデューティ比が小さい一対のクロックＤＣＫ１，ＤＣＫ２を生成してこれを水平駆動回路１７に供給している。
【０００８】
シフトレジスタ２１は、多段接続されたシフト段（Ｓ／Ｒ）２１−１〜２１−４を含んでおり、水平スタートパルスＨＳＴが与えられると、互いに逆相の水平クロックパルスＨＣＫ，ＨＣＫＸに同期してシフト動作を行う。これにより、シフトレジスタ２１の各シフト段２１−１〜２１−４からは、図６のタイミングチャートが示すように、水平クロックパルスＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＶｓ１，Ｖｓ２，Ｖｓ３，…が順次出力される。
【０００９】
次いで、整形用スイッチ群２２の各スイッチ２２−１〜２２−４にシフトパルスＶｓ１〜Ｖｓ４が与えられると、これらのシフトパルスに応答して順にオン状態となることにより、互いに逆相のクロックパルスＤＣＫ２，ＤＣＫ１を交互に抜き取る。
そして、サンプリングスイッチ群２３の各スイッチ２３−１〜２３−４には、整形用スイッチ群２２の各スイッチ２２−１〜２２−４によって抜き取られたクロックパルスＤＣＫ２，ＤＣＫ１が、サンプリングパルスＶｈ１〜Ｖｈ４として与えられる。
【００１０】
以上のようにして、水平駆動回路１７は、二系統に分かれて入力される映像信号ｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂを１Ｈ（Ｈは水平走査期間）毎に順次サンプリングし、垂直駆動回路１６によって行単位で選択される各画素１１に対して二画素同時書込みを行うものである。
【００１１】
ところで、上述した構成の表示装置１では、たとえば、水平駆動回路１７の隣接するサンプリングパルスＶｈ１，Ｖｈ２が与えられるまでの伝送過程において、配線抵抗や寄生容量の存在などに起因してパルスに遅延が生ずることがある。
すると、この伝送過程でのパルスの遅延によって、サンプリングパルスＶｈ１，Ｖｈ２の波形になまりが生ずる。その結果、サンプリングパルスＶｈ１，Ｖｈ２との間に波形のオーバーラップが生ずる。
【００１２】
サンプリングパルスのオーバーラップが生ずると、オーバーラップに起因する充放電ノイズをサンプリングしてしまうため、ゴーストが発生し易くなる。ここで、ゴーストとは、正規の画像からずれて重複して生ずる望ましくない妨害像を言う。従来のオーバーラップが生ずる可能性のある駆動方式では、ゴーストマージンが小さい。
したがって、従来、このゴーストマージンを向上させるため、サンプリングパルスＶｈ１，Ｖｈ２のパルス幅を狭くして、オーバーラップが生じないようにすること（ノンオーバーラップ幅拡大）を行っている。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述のように、隣接するサンプリングパルス（たとえば、上記サンプリングパルスＶｈ１，Ｖｈ２）のパルス幅を狭くすることで、新たな課題が生じている。すなわち、隣接するサンプリングパルスのパルス幅を狭くすると、近年の高速駆動（高速サンプリング）の要求と両立させることができない場合が生じているのである。
水平駆動回路１７に対して高速駆動を行うためには、水平クロックパルスＨＣＫのパルス幅を狭くする必要があるが、これは、たとえば、図６に示した例では、クロックＤＣＫ１，ＤＣＫ２、すなわち、サンプリングパルスＶｈ１，Ｖｈ２のパルス幅をさらに狭くする必要があることを意味する。
【００１４】
通常、クロックＤＣＫ１〜ＤＣＫ２、及びサンプリングパルスＶｈ１〜Ｖｈ２のパルス幅は、設計上、１〜２ｎｓ程度の差分が生ずるが、パルス幅そのものを狭める場合には、画素１１の保持容量Ｃｓの充電性能に影響がある。
図７は、上記パルス幅違いでの画素電位ＶＰの充電状態を示す波形であり、（ａ）は、サンプリングパルス幅が相対的に小さい場合を、（ｂ）サンプリングパルス幅が相対的に大きい場合を、それぞれ示す。
図７に示すように、クロックＤＣＫ１〜ＤＣＫ２、及びサンプリングパルスＶｈ１〜Ｖｈ２のパルス幅の差分が同程度（１〜２ｎｓ）の場合であっても、パルス幅そのものを狭めた場合には、保持容量Ｃｓの充電カーブの変化が大きい部分でホールドされることになるので、各パルスに応じて画素に書き込まれる電位（画素電位ＶＰ）の差分が大きくなる。特に、上述した近年の高速駆動の使用環境の下では、画素電位ＶＰに対する影響は顕著である。
【００１５】
上述したように、早い時間に映像信号がホールドされることにより、ユニット毎の画素電位ＶＰの差が発生することに起因して、図８に示すように、表示画面上の各ユニットの境界付近に縦帯が発生し、画品位を損なうことになるのである。
【００１６】
本発明はかかる事情に鑑みてなされたものであり、その目的は、水平高速駆動を行う場合にユニット境界に縦帯が発生しない表示装置を提供することにある。
【課題を解決するための手段】
【００１７】
上記目的を達成するために本発明の観点は、画素回路が行列状に配置され、各列毎に信号線が配線され、各行に走査線が配線され、各画素回路に対して、基準電位としてのコモン電位が設定される画素部と、前記画素部の各走査線に走査パルスを与える第１の駆動手段と、前記第１の駆動手段から前記走査パルスを与えられた走査線に接続された画素回路に対し、前記信号線の所定数の単位により構成される信号線群毎に与える駆動パルスに同期して、映像信号を供給する第２の駆動手段と、前記コモン電位を、前記画素回路に接続される信号線群毎に設定するコモン電位設定手段とを有する表示装置である。
【００１８】
好適には、前記コモン電位設定手段は、前記信号線群のうち、奇数番目および偶数番目の信号線群に接続される画素回路のそれぞれに対して、異なるコモン電位を設定する。
【００１９】
好適には、前記コモン電位設定手段は、前記コモン電位を、前記第２の駆動手段により与えられる駆動パルスの幅に応じて設定する。
【００２０】
本発明によれば、第１の駆動手段により、画素部の各走査線に走査パルスが与えられると、第２の駆動手段は、第１の駆動手段から走査パルスを与えられた走査線に接続された画素回路に対し、信号線の所定数の単位により構成される信号線群毎に与える駆動パルスに同期して、映像信号を供給するが、その際、コモン電位設定手段が、画素回路それぞれに対するコモン電圧を、前記画素回路に接続される信号線群毎に設定するので、信号線群毎に供給する駆動パルスの幅を狭めたことに起因して、各信号線群に接続された画素回路の画素電位に差が生じても、画素に供給される画素電位とコモン電位の差分が一定に保たれる。
【発明の効果】
【００２１】
本発明によれば、水平高速駆動を行う場合にユニット境界に縦帯が発生しないので、表示装置の画質が向上する。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について添付図面に関連付けて説明する。
図１は、本発明に係る点順次駆動方式アクティブマトリクス型表示装置である表示装置１ａを示す一回路構成例である。図１に示すように、表示装置１ａは、画素部１５ａと、第１の駆動手段としての垂直駆動回路１６と、第２の駆動手段としての水平駆動回路１７とで構成されている。
画素部１５ａは、行状の走査線１３、列状の信号線１２及び両者が交差する部分に行列状に配された画素１１を有する。
画素１１は、画素トランジスタである薄膜トランジスタＴＦＴと、液晶セル（図示しない）に並列に接続される保持容量Ｃｓと、を含んで構成される。保持容量Ｃｓの一端（ＴＦＴのドレイン端子側）は、画素電極（画素電位ＶＰ）に接続され、他端は、コモン電位Ｖｃｏｍに接続されている。
【００２３】
なお、図１において、従来の表示装置１と同様の構成部品については、同一の符号を付してある。
すなわち、垂直駆動回路１６は、走査線１３に接続され順次画素１１の行を選択する。
水平駆動回路１７は、信号線１２に接続するとともに所定のクロック信号に基づいて動作し、選択された行の画素１１に順次映像信号を書き込む。この例では、映像信号がｖｉｄｅｏ−ａとｖｉｄｅｏ−ｂの二系統に分かれており、二画素同時駆動方式となっている。
【００２４】
水平駆動回路１７は、シフトレジスタ２１と整形用スイッチ群２２とサンプリングスイッチ群２３とで構成されている。シフトレジスタ２１は、外部から入力されるクロック信号に同期してシフト動作を行い、各シフト段からシフトパルスを順次出力する。整形用スイッチ群２２は、シフトレジスタ２１から順次出力されるシフトパルスを整形してサンプリングパルスＶｈ１，Ｖｈ２を順次出力する。
図示の例では、Ｎ段からサンプリングパルスＶｈ１が出力され、次のＮ＋１段からサンプリングパルスＶｈ２が出力されている。
【００２５】
サンプリングスイッチ群２３は、入力される映像信号ｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂをサンプリングパルスＶｈ１，Ｖｈ２に応答して順次サンプリングし、各信号線１２に供給する。
図示の例では、サンプリングスイッチ２３−１が、サンプリングパルスＶｈ１に応答して映像信号ｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂをサンプリングし、二本の信号線１２−１，１２−２にそれぞれ供給している。次のサンプリングスイッチ２３−２は、サンプリングパルスＶｈ２に応答して映像信号ｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂをサンプリングし、二本の信号線１２−３，１２−４にそれぞれ供給している。
ここで、各サンプリングパルスに対応する複数の信号線により接続される水平方向の複数の画素をユニットという。図１の例では、各サンプリングパルスＶｈ１，Ｖｈ２は、そぞれ異なるユニットを制御する。
【００２６】
図３を参照して述べた従来の表示装置１と本実施形態に係る表示装置１ａの相違点は、画素部１５ａにある。すなわち、図３に示すように、従来の画素部１５は、すべて共通のコモン電位Ｖｃｏｍに接続されているが、一方、本実施形態に係る画素部１５ａは、図１に示すように、各ユニット毎に異なるコモン電位Ｖｃｏｍ１，Ｖｃｏｍ２に接続されている。
たとえば、サンプリングパルスＶｈ１により制御され、信号線１２−１，１２−２に接続された画素部で構成されるユニット１５−１に対しては、コモン電位Ｖｃｏｍ１に接続されており、サンプリングパルスＶｈ２により制御され、信号線１２−３，１２−４に接続された画素部で構成されるユニット１５−２に対しては、コモン電位Ｖｃｏｍ２に接続されている。
【００２７】
水平駆動回路１７は、図４を参照して述べた構成と同様の構成を有する。
すなわち、クロック生成回路１８が生成する互いに逆相の水平クロックパルスＨＣＫ，ＨＣＫＸ、および水平スタートパルスＨＳＴ、並びに一対のクロックＤＣＫ１，ＤＣＫ２を与えられ、上記クロックＤＣＫ１，ＤＣＫ２を順に抜き取って、サンプリングパルスＶｈ１，Ｖｈ２を生成する。
【００２８】
ここで、通常、クロックＤＣＫ１とクロックＤＣＫ２は、１〜２ｎｓの誤差が存在し、この誤差により、保持容量Ｃｓにより充電される画素電位ＶＰに差分ΔＶが生ずるが、この差分ΔＶを上述した異なるコモン電位Ｖｃｏｍ１，Ｖｃｏｍ２により調整する。
すなわち、Ｖｃｏｍ２を下記式（１）のように設定する。
Ｖｃｏｍ２＝Ｖｃｏｍ１±ΔＶ  …  （１）
【００２９】
上記（１）のように、コモン電位Ｖｃｏｍ１，Ｖｃｏｍ２を設定することにより、各ユニット１５−１，１５−２において、画素電位ＶＰに差分が生ずる場合でも、液晶セルに印加される電位（画素電位ＶＰ−コモン電位）は、差分ΔＶが相殺されて一定となるので、ユニット１５−１，１５−２の境界付近に縦帯は発生しない。
【００３０】
図２は、ユニット毎に接続されるコモン電位を示す図であり、上述した内容を一般化したものである。
すでに述べたように、水平駆動回路１７は、互いに逆相のクロックＤＣＫ１，ＤＣＫ２を順に抜き取ったサンプリングパルスＶｈ１，Ｖｈ２を、各ユニットに供給するので、奇数番目（ｏｄｄ）のユニットと、偶数番目（ｅｖｅｎ）のユニットとでは、供給されるサンプリングパルスが異なる。
したがって、上述した通りに、クロックＤＣＫ１とクロックＤＣＫ２の差分（誤差）を吸収するためには、図２に示すように、コモン電位Ｖｃｏｍ１，Ｖｃｏｍ２を、それぞれ、奇数番目（ｏｄｄ）と偶数番目（ｅｖｅｎ）のユニットに接続されるように構成すればよい。
【００３１】
図２に示す例では、奇数番目（ｏｄｄ）のユニットであるユニット１５−１およびユニット１５−３は、コモン電位Ｖｃｏｍ１に接続され、偶数番目（ｅｖｅｎ）のユニットであるユニット１５−２およびユニット１５−４は、コモン電位Ｖｃｏｍ２に接続されている。
なお、逆に、コモン電位Ｖｃｏｍ１，Ｖｃｏｍ２を、それぞれ、偶数番目（ｅｖｅｎ）と奇数番目（ｏｄｄ）のユニットに接続されるように構成してもよい。
【００３２】
なお、上述した差分ΔＶは、Ｖｃｏｍの設計値が７．５Ｖとした場合に、たとえば、０．１〜０．２Ｖ程度である。
また、クロックＤＣＫ１，ＤＣＫ２のパルス幅が小さくなるにつれて、画素部の保持容量Ｃｓの充電が十分にされず、充電カーブの変化が大きい部分で画素電位ＶＰがホールドされる場合には、クロックＤＣＫ１とクロックＤＣＫ２の差分（誤差）に起因するユニット間の画素電位ＶＰの差が大きくなるので、その分を吸収するために差分ΔＶを大きく設定する必要がある。すなわち、設定する差分ΔＶは、クロックＤＣＫ１，ＤＣＫ２のパルス幅に応じて調整するように構成してもよい。
【００３３】
以上説明したように、本実施形態に係る表示装置１ａによれば、奇数番目（ｏｄｄ）と偶数番目（ｅｖｅｎ）のユニットに異なるコモン電位Ｖｃｏｍ１，Ｖｃｏｍ２を接続し、その差分ΔＶにより、クロックＤＣＫ１〜ＤＣＫ２の誤差に起因する画素電位ＶＰの違いを吸収するので、各ユニットの境界に縦帯を発生させることがない。
特に、ゴーストマージンを向上させるために、サンプリングパルスの幅を狭めた場合であっても、それに伴う縦帯の発生が抑制されるので、ゴーストマージンの向上と縦帯の抑制を両立させることが可能となる。
【００３４】
なお、本実施形態は上述した内容に拘泥せず、本発明の要旨を変更しない範囲で様々な改変が可能である。
たとえば、上記実施形態では、奇数番目（ｏｄｄ）と偶数番目（ｅｖｅｎ）のユニットに異なるコモン電位Ｖｃｏｍ１，Ｖｃｏｍ２を接続したが、これに拘泥せず、各ユニットそれぞれに対して独立にコモン電位を設定するように構成してもよい。
【図面の簡単な説明】
【００３５】
【図１】実施形態に係る液晶表示装置の構成例を示すブロック図である。
【図２】実施形態に係る液晶表示装置の各ユニット毎のコモン電圧の印加方法を示す図である。
【図３】従来の液晶表示装置の構成例を示すブロック図である。
【図４】従来の液晶表示装置の水平駆動回路の構成例を示す回路図である。
【図５】水平駆動回路に供給される各パルス波形を示す図である。
【図６】サンプリングパルスの生成を示すタイミングチャートである。
【図７】画素電位の充電状態を示す波形であり、（ａ）は、サンプリングパルス幅が相対的に小さい場合を、（ｂ）サンプリングパルス幅が相対的に大きい場合を、それぞれ示す。
【図８】各ユニットの境界に発生する縦帯を示す図である。
【符号の説明】
【００３６】
１，１ａ…表示装置、１２…信号線、１３…走査線、１５，１５ａ…画素部、１５−１〜１５−４…ユニット、１６…垂直駆動回路、１７…水平駆動回路。
【図１】
2005309283.tif 000003
【図２】
2005309283.tif 000004
【図３】
2005309283.tif 000005
【図４】
2005309283.tif 000006
【図５】
2005309283.tif 000007
【図６】
2005309283.tif 000008
【図７】
2005309283.tif 000009
【図８】
2005309283.tif 000010