(57)【要約】【課題】  降圧型あるいは昇圧型のＤＣ−ＤＣコンバータにおいて、より簡易な構成でサージ電流を抑制し、損失が少なく、低ノイズのコンバータを提供する。【解決手段】  フライホイールダイオードＤ２と、主スイッチング素子Ｑ１との間に、それらと直列に接続された第２のコイルＬ２を設け、主スイッチング素子Ｑ１がオフのときに、第２のコイルＬ２と共に共振回路を構成する、第２のスイッチング素子Ｑ２および第２のコンデンサＣ２を備えたバイパス回路１５を設ける。第２のコイルＬ２に流れる電流は瞬時にはほとんど変わらないので、フライホイールダイオードＤ２の逆回復によるサージ電流を抑制できる。また、第２のスイッチング素子Ｑ２およびコンデンサＣ２により第２のコイルＬ２のエネルギーを回生することができる。【選択図】        図３
2005245119.tif 000002
【特許請求の範囲】
【請求項１】
入力された直流電力を昇圧および／または降圧して出力するＤＣ−ＤＣコンバータであって、
入力端と出力端の第１の極側を接続するように配置された第１のインダクタンス成分と、
前記出力端に対し並列に配置された第１のキャパシタンス成分と、
前記第１のインダクタンス成分を用いて昇圧または降圧するための第１のスイッチング素子であって、昇圧するために前記第１のインダクタンス成分の出力側と前記入力端の第２の極側との間、または、降圧するために前記第１のインダクタンス成分の入力側と前記入力端の第１の極側との間をオンオフするように配置された第１のスイッチング素子と、
前記第１のスイッチング素子がオンのときに逆電圧が印加され、前記第１のスイッチング素子がオフのときに前記第１のインダクタンス成分から電流が出力されるように配置された第１の一方向性素子と、
前記第１の一方向性素子と前記第１のスイッチング素子との間に直列に接続されるように配置された第２のインダクタンス成分と、
前記第１のスイッチング素子がオフのときに、前記第２のインダクタンス成分と共に共振回路を構成するように配置された第２のキャパシタンス成分を備えたバイパス回路であって、前記入力端または出力端と前記第２のキャパシタンス成分の入力側とを接続するバイパス回路とを有する非絶縁型のＤＣ−ＤＣコンバータ。
【請求項２】
請求項１において、さらに、前記バイパス回路をオンオフする第２のスイッチング素子を有する非絶縁型のＤＣ−ＤＣコンバータ。
【請求項３】
請求項１において、前記第２のインダクタンス成分の値は、前記第１のインダクタンス成分の値の１／１００から１／１０の範囲である、非絶縁型のＤＣ−ＤＣコンバータ。
【請求項４】
請求項２において、前記第２のスイッチング素子は、前記第１のスイッチング素子とほぼ交互に動作する、非絶縁型のＤＣ−ＤＣコンバータ。
【請求項５】
請求項２において、前記第１のスイッチング素子および前記第２のスイッチング素子は、それぞれがターンオンする直前は同時にオフになる、非絶縁型のＤＣ−ＤＣコンバータ。
【請求項６】
入力された直流電力を昇圧および／または降圧して出力するＤＣ−ＤＣコンバータの制御方法であって、前記ＤＣ−ＤＣコンバータは、入力端および出力端の第１の極側に接続するように配置された第１のインダクタンス成分と、前記出力端に対し並列に配置された第１のキャパシタンス成分と、前記第１のインダクタンス成分を用いて昇圧または降圧するための第１のスイッチング素子であって、昇圧するために前記第１のインダクタンス成分の出力側と前記入力端の第２の極側との間、または、降圧するために前記第１のインダクタンス成分の入力側と前記入力端の第１の極側との間をオンオフするように配置された第１のスイッチング素子と、前記第１のスイッチング素子がオンのときに逆電圧が印加され、前記第１のスイッチング素子がオフのときに前記第１のインダクタンス成分から電流が出力されるように配置された第１の一方向性素子と、前記第１の一方向性素子と前記第１のスイッチング素子との間に直列に接続されるように配置された第２のインダクタンス成分と、前記第１のスイッチング素子がオフのときに、前記第２のインダクタンス成分と共に共振回路を構成するように配置された第２のキャパシタンス成分を備えたバイパス回路であって、前記入力端または出力端と前記第２のキャパシタンス成分の入力側とを接続するバイパス回路と、前記バイパス回路をオンオフする第２のスイッチング素子とを有し、
前記第２のスイッチング素子を前記第１のスイッチング素子と逆に動作して、前記第２のインダクタンス成分に蓄積された電力を回生する工程を有するＤＣ−ＤＣコンバータの制御方法。
【請求項７】
請求項６において、前記回生する工程では、前記第１のスイッチング素子がオンする直前に、前記第１のスイッチング素子および前記第２のスイッチング素子を同時にオフにする、ＤＣ−ＤＣコンバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧を昇圧および／または降圧する非絶縁型のＤＣ−ＤＣコンバータに関するものである。
【背景技術】
【０００２】
インダクタンス成分の誘導電圧を利用して昇圧する昇圧型（ブースト型）あるいは降圧型（バック型）のＤＣ−ＤＣコンバータが知られており、スイッチングロスおよび効率低下を防止するための幾つかの技術が知られている。特開平６−２４５４８６号公報には、バック型ＤＣ−ＤＣコンバータの主スイッチ素子における損失を抑制し、また、フライホイールダイオードなどの逆回復電圧に伴うサージ電圧を低減すると共に低ノイズ化する技術が開示されている。そのために、特開平６−２４５４８６号公報においては、主スイッチ素子と並列に第２のスイッチ素子を設け、トランスおよび第２のインダクタンスを直列に配置してトランスの二次巻線を電源に帰還するようにしている。
【特許文献１】特開平６−２４５４８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
昇圧あるいは降圧用のトランスを内蔵していない非絶縁型のＤＣ−ＤＣコンバータは構成が簡易で小型化できるので、低コストでコンパクトな電源を構成するのに適している。さらに、能動方式の力率改善回路（ＰＦＣ）としての機能を持たせることが可能である。そして、損失が数パーセントでも改善されると、発熱を抑制できるので、ヒートシンクを小さくできたり、冷却用のファンを省略できるなどの効果を得ることができる。しかしながら、そのためにトランスを組み込むような改善策は、コンパクトな電源装置を実現する上では大きなマイナス要因になる。
【０００４】
ＤＣ−ＤＣコンバータにおいて、逆回復を示さないショットキダイオードを使用することにより、損失を大幅に低減することは可能である。しかしながら、家庭用あるいはオフィス用の照明用の電源、例えば、リアプロジェクタ用のディスチャージランプ（ＨＩＤ、High Intensity Discharge）用の電源装置に採用される数１００Ｖの中高圧のＤＣ−ＤＣコンバータ用としては、適当な性能で、経済的なショットキダイオードはまだ市販されておらず、実用的な利用に至っていない。
【０００５】
そこで、本発明においては、簡易な、そして低コストの構成で、損失を低減し、低ノイズ化することができるＤＣ−ＤＣコンバータを提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明のＤＣ−ＤＣコンバータは、入力された直流電力を昇圧および／または降圧して出力するＤＣ−ＤＣコンバータであって、入力端と出力端の第１の極側を接続するように配置された第１のインダクタンス成分と、出力端に対し並列に配置された第１のキャパシタンス成分と、第１のインダクタンス成分を用いて昇圧または降圧するための第１のスイッチング素子と、第１のスイッチング素子がオンのときに逆電圧が印加され、前記第１のスイッチング素子がオフのときに第１のインダクタンス成分から電流が出力されるように配置された第１の一方向性素子とを備えている。第１のスイッチング素子は、昇圧するためには、第１のインダクタンス成分の出力側と入力端の第２の極側との間をオンオフするように配置され、降圧するために第１のインダクタンス成分の入力側と入力端の第１の極側との間をオンオフするように配置される。
【０００７】
さらに、本発明のＤＣ−ＤＣコンバータは、第１の一方向性素子と第１のスイッチング素子との間に直列に接続されるように配置された第２のインダクタンス成分と、第１のスイッチング素子がオフのときに、第２のインダクタンス成分と共に共振回路を構成するように配置された第２のキャパシタンス成分を備えたバイパス回路であって、入力端または出力端と第２のキャパシタンス成分の入力側、すなわち、第１のスイッチング素子の一方の側、とを接続するバイパス回路とを有する。
【０００８】
降圧型のＤＣ−ＤＣコンバータにおいては、第１の極が正極とすると、第１のインダクタンス成分としては正極側に接続されたチョークコイルを採用でき、第１のキャパシタンス成分としては平滑コンデンサを採用でき、第１の一方向性素子としてはフライホイールダイオードを採用できる。そして、第１のインダクタンス成分に対して、その入力側に直列に接続された第１のスイッチング素子を、ＰＷＭ制御などを用いて適当なデューティでオンオフすることにより、直流電源入力に印加された入力電圧を所望の電圧に降圧して出力することができる。
【０００９】
昇圧型のＤＣ−ＤＣコンバータにおいては、第１のインダクタンス成分と第１の一方向性素子としては、正極側に直列に接続されたチョークコイルとダイオードを採用することができ、第１のキャパシタンス成分として平滑コンデンサを採用することができる。そして、第１のインダクタンス成分の出力側に電源入力と並列に接続された第１のスイッチング素子を、ＰＷＭ制御などを用いて適当なデューティでオンオフすることにより、直流電源入力に印加された入力電圧を所望の電圧に昇圧して出力する回路や、ＰＦＣ回路として使用することができる。
【００１０】
本発明のＤＣ−ＤＣコンバータにおいては、第１の一方向性素子と第１のスイッチング素子との間に直列に第２のインダクタンス成分が接続され、第２のインダクタンス成分を流れる電流は瞬時には変化しない。このため、第１のスイッチング素子がターンオンして第１の一方向性素子が逆回復する期間、第１の一方向性素子の逆回復現象により瞬間的に、高圧側（昇圧型では出力側、降圧型では入力側）から過大な電流がグラウンドに流れるのを防止できる。これにより、第１のスイッチング素子がオンする瞬間に流れる逆回復電流によるスイッチング損失を防止でき、ノイズの発生も抑制できる。
【００１１】
さらに、本発明のＤＣ−ＤＣコンバータは、第１のスイッチング素子がオフのときに、第２のインダクタンス成分と共に共振回路を構成するように配置された第２のキャパシタンス成分を備えたバイパス回路を有しており、このバイパス回路は、入力端または出力端と第２のインダクタンス成分とを接続する。したがって、バイパス回路の共振周波数を適当に選択することにより、第１のスイッチング素子がオフで、第１の一方向性素子が順方向に導通している間に、出力端に接続された負荷あるいは入力端に接続された電源側の電圧よりも電圧を共振回路により発生させて第２のインダクタンス成分に蓄積されたエネルギーを負荷側あるいは電源側へ回生することができる。このため、本発明のＤＣ−ＤＣコンバータにおいては、トランスなど昇圧用の素子を用いなくても、高電圧側に、第２のインダクタンス成分に蓄積されたエネルギーを回生することができ、部品点数の少ない、経済的な回路で、第２のインダクタンス成分に蓄積されたエネルギーを回生できる。
【００１２】
第１のスイッチング素子がオフのときに、バイパス回路が動作するようにする簡易な構成は、バイパス回路をオンオフする第２のスイッチング素子を設け、第２のスイッチング素子を第１のスイッチング素子と逆に動作させることである。本発明においては、第２のインダクタンス成分に加え、上記のようなバイパス回路を備えたＤＣ−ＤＣコンバータの制御方法であって、第２のスイッチング素子を第１のスイッチング素子と逆に動作させて、第２のインダクタンス成分に蓄積された電力を回生する工程を有するＤＣ−ＤＣコンバータの制御方法を提供する。
【００１３】
さらに、第２のインダクタンス成分と、第２のキャパシタンス成分を備えたバイパス回路のパラメータを適当に設定することにより、第１のスイッチング素子がオンするタイミングで、第１のスイッチング素子の一方の側に接続される第２のキャパシタンス成分の入力側の電圧を、第１のスイッチング素子の他方の側の電圧と同じあるいは近づけることが可能となり、第１のスイッチング素子の両端の電圧を同じにすることにより（ゼロボルトスイッチング）、さらにスイッチングロスを少なくすることができる。バイパス回路を任意のタイミングでオフあるいは開にすることができる第２のスイッチング素子を設けることにより、第１のスイッチング素子がオンする直前に、第１のスイッチング素子および第２のスイッチング素子が同時にオフになるデッド時間を設けることができる。この場合は、第１のスイッチング素子の一方の側の電圧をバイパス回路により他方の側と等しくしなくても、第１のスイッチング素子に内蔵された寄生ダイオードにより短時間でクランプできる程度の電圧にすることにより、デッド時間を利用してゼロボルトスイッチングを実現できる。
【００１４】
したがって、本発明のＤＣ−ＤＣコンバータにより、さらにコンパクトで、損失による発熱の少ない電源を提供することが可能となる。第２のインダクタンス成分の値と、第２のキャパシタンス成分の値は、昇圧および降圧の機能に影響を与えない程度で、適当な共振周波数になるように設定されるが、具体的には、第２のインダクタンス成分の値は、第１のインダクタンス成分の値の１／１００から１／１０の範囲であることが望ましい。
【００１５】
第２のインダクタンス成分による共振のタイミングによっては、第１の一方向性素子と第２のインダクタンス成分との間の電圧が電源電圧の範囲を超える可能性がある。したがって、第１の一方向性素子と第２のインダクタンス成分との間の電圧を直流電源入力の範囲に制限する第２の一方向性素子を設けることが望ましい。
【発明の効果】
【００１６】
本発明のＤＣ−ＤＣコンバータは、トランスを内蔵しない非絶縁型のＤＣ−ＤＣコンバータにおいて、第２のインダクタンスを用いた簡易な構成でスイッチング時の損失とノイズを抑制でき、第２のインダクタンスに蓄積されたエネルギーを回生することが可能である。したがって、損失による発熱が少なく、いっそうの小型化が可能であり、また、ノイズも少ない電源装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１７】
図１に、降圧型（バックタイプ）のＤＣ−ＤＣコンバータの一般的な回路を示してある。このＤＣ−ＤＣコンバータ９１は、入力端２８に接続された直流電源１の電圧Ｖ１を降圧して出力端２９に接続された負荷ＲＬに供給する電源装置である。ＤＣ−ＤＣコンバータ９１は、直流電源１と接続される入力端２８と、この入力端２８および出力端２９の正極側を接続するように、直流電源１の正極側に接続されるチョークコイルＬ１と、出力端２９に対し並列に接続される平滑コンデンサＣ１と、チョークコイルＬ１の入力側に直列に接続された主スイッチング素子Ｑ１と、チョークコイルＬ１と主スイッチング素子Ｑ１との間に入力端２８に対し並列に接続されるフライホイールダイオードＤ２とを備えている。なお、主スイッチング素子Ｑ１に対して並列に接続されているダイオードＤ１は主スイッチング素子Ｑ１の寄生ダイオード（ボディーダイオード）である。主スイッチング素子Ｑ１はＩＣなどにより実現されるＰＷＭ制御ユニット２０により適当なデューティでオンオフされ、そのデューティに応じて降圧された電圧Ｖｒの電流が負荷ＲＬに供給される。主スイッチング素子Ｑ１がオン時間ｔ１とオフ時間ｔ２で制御される。
【００１８】
図２に、図１に示した回路における主要な部分の電圧および電流の変化を示してある。電流ＩＱ１は、スイッチング素子Ｑ１を流れる電流を示し、電圧ＶＤ２は、フライホイールダイオードＤ２の両端の電圧を示し、電流ＩＬ１は、チョークコイルＬ１を流れる電流を示している。電圧ＶＤ２は、スイッチング素子Ｑ１がオンオフするタイミングで変化し、時刻Ｔ１にスイッチング素子Ｑ１がオフになると順電圧が印加されて順バイアスになり、時刻Ｔ２にスイッチング素子Ｑ１がオンになると逆電圧が印加されて逆バイアスになる。フライホイールダイオードＤ２が順方向バイアスから逆バイアスにしたときに蓄積電荷により逆方向に電流が流れ、ダイオードの逆回復によるサージ電流８０が流れる。このスイッチング素子Ｑ１のオンオフ動作に伴うサージエネルギーは回路内の寄生抵抗により消費され、スイッチング周波数に比例する電力損失が発生する。また、サージ電圧は定常電圧の数倍になる場合もあり、回路素子の耐久性を低下させる要因ともなる。さらに、電圧サージに伴う脈動によりノイズが発生する要因ともなる。
【００１９】
図３に、本発明にかかる降圧型のＤＣ−ＤＣコンバータを示している。このＤＣ−ＤＣコンバータ１１も、入力端２８に接続された直流電源１の電圧Ｖ１を降圧して出力端２９に接続された負荷ＲＬに供給する電源装置であり、入力端２８と出力端２９の正極側を接続するように配置されたチョークコイルＬ１と、出力端２８に対し並列に接続される平滑コンデンサＣ１と、チョークコイルＬ１の入力側に直列に接続された主スイッチング素子Ｑ１と、チョークコイルＬ１と主スイッチング素子Ｑ１との間に入力端２８（直流電源１）に対し並列に接続されるフライホイールダイオードＤ２とを備えている。
【００２０】
さらに、フライホイールダイオードＤ２と主スイッチング素子Ｑ１との間に直列に接続された第２のコイルＬ２と、主スイッチング素子Ｑ１に対して並列に接続された第２のスイッチング素子Ｑ２と、この第２のスイッチング素子Ｑ２と直列に接続された第２のコンデンサＣ２とを備えている。さらに、フライホイールダイオードＤ２と第２のコイルＬ２との間の電圧を入力端２８の正極側の電圧に制限するように接続された第２のダイオードＤ４とを備えている。第２のスイッチング素子Ｑ２と第２のコンデンサＣ２とが直列に接続されたバイパス回路１５は、主スイッチング素子Ｑ１がオフで、フライホイールダイオードＤ２がオン、すなわち、順方向のときに、第２のコイルＬ２と共に共振回路を構成し、第２のコイルＬ２に蓄積されたエネルギーを、入力側である直流電源１に回生することができる。
【００２１】
図４に、図３に示した回路における主要な部分の電圧および電流の変化を示してある。電流ＩＱ１は、主スイッチング素子Ｑ１を流れる電流を示し、電圧ＶＱ１は、主スイッチング素子Ｑ１の両端の電圧を示し、ＶＧ１およびＶＧ２は、主スイッチング素子Ｑ１および第２のスイッチング素子Ｑ２のゲート電圧を示している。また、電流ＩＬ１は、チョークコイルＬ１を流れる電流を示し、ＩＣ２は、第２のコンデンサＣ２の充放電の電流を示し、ＩＬ２は、第２のコイルＬ２を流れる電流を示している。主スイッチング素子Ｑ１および第２のスイッチング素子Ｑ２は、ＰＷＭ制御ユニット２１により、基本的には交互にオンオフされる。なお、ダイオードＤ３は、第２のスイッチング素子の寄生ダイオード（ボディーダイオード）である。
【００２２】
時刻Ｔ１２に主スイッチング素子Ｑ１がターンオンすることにより、フライホイールダイオードＤ２は逆バイアスになり逆回復によるサージ現象が発生する状況となる。しかしながら、図３に示した回路では、ダイオードＤ２と主スイッチング素子Ｑ１との間に第２のコイルＬ２が直列に接続されているので、第２のコイルＬ２に流れる電流は瞬間的には大きく変化せず、主スイッチング素子Ｑ１を流れる電流ＩＱ１の増加は緩やかになり、サージ現象は見られない。
【００２３】
時刻Ｔ１３に主スイッチング素子Ｑ１がオフなり、時刻Ｔ１４に第２のスイッチング素子Ｑ２がオンになると、バイパス回路１５が導通し、第２のコイルＬ２と第２のコンデンサＣ２とを備えた共振回路が構成される。このため、第２のコイルＬ２の作用により第２のコンデンサＣ２に電流ＩＣ２が流れ、コンデンサＣ２が充電される。第２のコンデンサＣ２が充電されると、放電に変わりコイルＬ２に蓄積されていたエネルギーが第２のコンデンサＣ２を介して高電位側の入力端２８の電源１に回生される。この間の電流の変化は、時刻Ｔ１０から時刻Ｔ１１に示す通りである。時刻Ｔ１３と時刻Ｔ１４の間に、主スイッチング素子Ｑ１と第２のスイッチング素子Ｑ２とがオフになるデッドタイムｔｄ２を設けることにより、第２のスイッチング素子Ｑ２の寄生ダイオードＤ３によりコンデンサＣ２の入力側を電源電圧Ｖ１まで充電することができる。このため、第２のスイッチング素子Ｑ２の両端の電圧差が０ボルトの状態でスイッチングできる。ゼロボルトスイッチングを可能とすることにより、スイッチング素子Ｑ２の逆耐圧オーバを防ぎ、ノイズの発生を抑制できる。
【００２４】
時刻Ｔ１１は、第２のコンデンサＣ２が放電している途中であり、第２のコイルＬ２の入力側、すなわち、主スイッチング素子Ｑ１の出力側の電圧が、電源電圧Ｖ１と同じあるいは若干高いタイミングである。このタイミングで第２のスイッチング素子Ｑ２をオフにすることにより、コンデンサＣ２の放電を止めて主スイッチング素子Ｑ１の両端を電源電圧Ｖ１にセットできるので、主スイッチング素子Ｑ１においてゼロボルトスイッチングが可能となる。このため、スイッチング損失をさらに低減し、素子の破壊を防止し、ノイズの発生を抑制できる。第２のスイッチング素子Ｑ２をオフする時刻Ｔ１１と、主スイッチング素子Ｑ１をオンする時刻Ｔ１２との間に、主スイッチング素子Ｑ１と第２のスイッチング素子Ｑ２とが両方ともオフになるデッドタイムｔｄ１を設定することにより、第２のコイルＬ２の入力側、すなわち、主スイッチング素子Ｑ１の出力側の電圧が、電源電圧Ｖ１より若干高い状態でも、第１のスイッチング素子Ｑ１の寄生ダイオードＤ１により主スイッチング素子Ｑ１の両端の電圧を電源電圧Ｖ１にセットすることが可能である。
【００２５】
したがって、この降圧型のＤＣ−ＤＣコンバータ１１においては、第２のコイルＬ２を設けることによる電力の損失はなく、ダイオードＤ２の逆回復によるサージ現象を抑制できる。このため、本発明により、スイッチングによる損失や、ノイズの発生の少ないＤＣ−ＤＣコンバータを提供することができ、損失による発熱も防止できるので電源装置をさらにコンパクトにできる。
【００２６】
第２のコイルＬ２のインダクタンスは、チョークコイルＬ１を用いた降圧特性に影響を与えず、さらに、ダイオードＤ２の逆回復時のサージ電流を緩和するには十分である必要がある。本願発明者のシミュレーションによると、第２のコイルＬ２のインダクタンス値を、チョークコイルＬ１のインダクタンス値の１／１００から１／１０の範囲に設定したときに良い特性が得られている。しかしながら、第２のコイルＬ２のインダクタンスをその程度の範囲にしても、第２のコイルＬ２に発生する誘導電圧により、主スイッチング素子Ｑ１をターンオフするタイミング（たとえば、時刻Ｔ１０あるいは時刻Ｔ１３）の近傍において、第２のコイルＬ２の出力側の電位が上昇し、入力電圧Ｖ１より上昇する可能性がある。したがって、第２のコイルＬ２の出力側に第２のダイオードＤ４を、第２のコイルＬ２の出力側に対して入力端２８の正極側が順方向になるように接続し、第２のコイルＬ２の出力側の電圧を制限し、第２のコイルＬ２の出力側に発生した過剰なエネルギーを電源に回生するようにしている。
【００２７】
図５に、昇圧型（ブーストタイプ）のＤＣ−ＤＣコンバータの一般的な回路を示してある。このＤＣ−ＤＣコンバータ９２は、入力端２８に接続された直流電源１の電圧Ｖ１を昇圧して出力端２９に接続された負荷ＲＬに供給する電源装置である。ＤＣ−ＤＣコンバータ９２は、直流電源１と接続される入力端２８と、この入力端２８の正極側と出力端２９の正極側とを接続するように配置されたチョークコイルＬ１と、出力端２９に対し並列に接続された平滑コンデンサＣ１と、チョークコイルＬ１の出力側に入力端２８（直流電源１）に対して並列に接続された主スイッチング素子Ｑ１と、チョークコイルＬ１の出力側にチョークコイルＬ１と直列に接続されたダイオードＤ２とを備えている。なお、主スイッチング素子Ｑ１に対して並列に接続されているダイオードＤ１は主スイッチング素子Ｑ１の寄生ダイオードである。主スイッチング素子Ｑ１はＩＣなどにより実現されるＰＷＭ制御ユニット２２により適当なデューティでオンオフされ、そのデューティに応じて昇圧された電圧Ｖｕが負荷ＲＬに供給される。主スイッチング素子Ｑ１がオン時間ｔ１とオフ時間ｔ２で制御される。
【００２８】
図６に、図５に示した回路における主要な部分の電圧および電流の変化を示してある。電流ＩＱ１は、スイッチング素子Ｑ１を流れる電流を示し、電圧ＶＱ１は、スイッチング素子Ｑ１の両端の電圧を示し、電流ＩＤ２は、ダイオードＤ２を流れる電流を示し、電流ＩＬ１は、チョークコイルＬ１を流れる電流を示している。ダイオードＤ２の両端の電圧は、スイッチング素子Ｑ１がオンオフするタイミングで変化し、時刻Ｔ２１にスイッチング素子Ｑ１がオフになると順電圧が印加されて順バイアスになり電流ＩＤ２が流れ、時刻Ｔ２２にスイッチング素子Ｑ１がオンになると逆電圧が印加されて逆バイアスになる。昇圧型のＤＣ−ＤＣコンバータ９２においても、ダイオードＤ２が順方向バイアスから逆バイアスにしたときに蓄積電荷により逆方向に電流が流れ、ダイオードの逆回復によるサージ電流８０が流れる。このスイッチング素子Ｑ１のオンオフ動作に伴うエネルギーは回路内の寄生抵抗により消費され、昇圧型のＤＣ−ＤＣコンバータにおいても、スイッチング周波数に比例する電力損失が発生する。サージ電圧は定常電圧の数倍になる場合もあり、回路素子の耐久性を低下させる要因ともなる。さらに、サージ現象に伴う脈動によりノイズが発生する要因ともなる。
【００２９】
図７に、本発明にかかる昇圧型のＤＣ−ＤＣコンバータを示している。このＤＣ−ＤＣコンバータ１２も、電源の入力端２８に接続された直流電源１の電圧Ｖ１を昇圧して出力端２９に接続された負荷ＲＬに供給する電源装置であり、入力端２８と出力端２９の正極を接続するように配置されたチョークコイルＬ１と、出力端２９に対し並列に接続された平滑コンデンサＣ１とを備えている。さらに、チョークコイルＬ１の出力側に、電源１に対して並列に接続される主スイッチング素子Ｑ１と、チョークコイルＬ１と直列に接続されたダイオードＤ２とを備えている。
【００３０】
さらに、ダイオードＤ２と主スイッチング素子Ｑ１との間に直列に接続された第２のコイルＬ２と、ダイオードＤ２および第２のコイルＬ２に対して並列に接続された第２のスイッチング素子Ｑ２と、この第２のスイッチング素子Ｑ２と直列に接続された第２のコンデンサＣ２とを備えている。さらに、ダイオードＤ２と第２のコイルＬ２との間の電圧を電源の入力端２８の負極側の電圧に制限するように接続された第２のダイオードＤ４とを備えている。第２のスイッチング素子Ｑ２と第２のコンデンサＣ２とが直列に接続されたバイパス回路１５は、主スイッチング素子Ｑ１がオフで、ダイオードＤ２がオン、すなわち、順方向のときに、第２のコイルＬ２と共に共振回路を構成し、第２のコイルＬ２に蓄積されたエネルギーを、出力側である負荷側に回生することができる。
【００３１】
図８に、図７に示した回路における主要な部分の電圧および電流の変化を示してある。電流ＩＱ１は、主スイッチング素子Ｑ１を流れる電流を示し、電圧ＶＱ１は、主スイッチング素子Ｑ１の両端の電圧を示し、ＶＧ１およびＶＧ２は、主スイッチング素子Ｑ１および第２のスイッチング素子Ｑ２のゲート電圧を示している。また、電流ＩＬ１は、チョークコイルＬ１を流れる電流を示し、ＩＣ２は、第２のコンデンサＣ２の充放電の電流を示し、ＩＬ２は、第２のコイルＬ２を流れる電流を示している。主スイッチング素子Ｑ１および第２のスイッチング素子Ｑ２は、ＰＷＭ制御ユニット２３により、基本的には交互にオンオフされる。なお、ダイオードＤ３は、第２のスイッチング素子の寄生ダイオードである。
【００３２】
時刻Ｔ３２に主スイッチング素子Ｑ１がターンオンすることにより、ダイオードＤ２は逆バイアスになり逆回復により、負荷側から高電圧のサージ電流が流れる状況となる。しかしながら、ダイオードＤ２と主スイッチング素子Ｑ１との間に第２のコイルＬ２が直列に接続されているので、第２のコイルＬ２を流れる電流は瞬時にはほとんど変わらず、主スイッチング素子Ｑ１を流れる電流ＩＱ１の増加は緩やかになり、サージ現象は見られない。
【００３３】
時刻Ｔ３３に主スイッチング素子Ｑ１がオフなり、時刻Ｔ３４に第２のスイッチング素子Ｑ２がオンになると、バイパス回路１５が導通し、第２のコイルＬ２と第２のコンデンサＣ２とを備えた共振回路が構成される。チョークコイルＬ１から供給された電力は第２のコイルＬ２を介して出力端２９の負荷側に供給されると共に、バイパス回路１５を介しても第２のコンデンサＣ２を充電し、出力側２９にも供給される。チョークコイルＬ１の電流ＩＬ１が減少しても、第２のコイルＬ２の作用により出力端２９に対する出力電流は維持され、第２のコイルＬ２に蓄積されたエネルギーは出力側２９に接続された負荷側に回生される。第２のコイルＬ２の作用により、第２のコイルＬ２の出力側に対して入力側の電圧が低くなり、第２のコンデンサＣ２は放電を開始する。この間の電流の変化は、時刻Ｔ３０から時刻Ｔ３１に示す通りである。
【００３４】
時刻Ｔ３３と時刻Ｔ３４の間に、主スイッチング素子Ｑ１と第２のスイッチング素子Ｑ２とがオフになるデッドタイムｔｄ２を設けることにより、第２のスイッチング素子Ｑ２の寄生ダイオードＤ３によりコンデンサＣ２の入力側をチョークコイルＬ１の出力側の電圧まで充電することができる。このため、第２のスイッチング素子Ｑ２の両端の電圧差が０ボルトの状態でスイッチングできる。ゼロボルトスイッチングを可能とすることにより、スイッチング素子Ｑ２の逆耐圧オーバを防ぎ、ノイズの発生を抑制できる。
【００３５】
時刻Ｔ３１は、第２のコンデンサＣ２が放電している途中であり、第２のコイルＬ２の入力側、すなわち、主スイッチング素子Ｑ１の高電位側の電圧が、低電位側の電圧と同じあるいは若干低いタイミングである。このタイミングで第２のスイッチング素子Ｑ２をオフにすることにより、コンデンサＣ２の放電を止めて主スイッチング素子Ｑ１の両端をグランド電圧にセットできるので、主スイッチング素子Ｑ１においてゼロボルトスイッチングが可能となる。このため、スイッチング損失をさらに低減し、素子の破壊を防止し、ノイズの発生を抑制できる。第２のスイッチング素子Ｑ２をオフする時刻Ｔ３１と、主スイッチング素子Ｑ１をオンする時刻Ｔ３２との間に、主スイッチング素子Ｑ１と第２のスイッチング素子Ｑ２とが両方ともオフになるデッドタイムｔｄ１を設定することにより、第２のコイルＬ２の入力側、すなわち、主スイッチング素子Ｑ１の高電位側の電圧が、グランド電圧より若干低い状態でも、第１のスイッチング素子Ｑ１の寄生ダイオードＤ１により主スイッチング素子Ｑ１の両端の電圧をグランド電圧にセットすることが可能である。
【００３６】
このため、本発明により、昇圧型のＤＣ−ＤＣコンバータにおいても、スイッチングによる損失や、ノイズの発生の少ないＤＣ−ＤＣコンバータを提供することができる。したがって、損失による発熱も防止できるので電源装置をさらにコンパクトにでき、ＰＦＣとしての用途においても損失を大幅に低減できる。
【００３７】
昇圧型においても、第２のコイルＬ２のインダクタンスは、チョークコイルＬ１を用いた特性に影響を与えず、さらに、ダイオードＤ２の逆回復時のサージ電圧を緩和するには十分である必要がある。本願発明者のシミュレーションによると、第２のコイルＬ２のインダクタンス値を、チョークコイルＬ１のインダクタンス値の１／１００から１／１０の範囲に設定したときに良い特性が得られている。しかしながら、第２のコイルＬ２のインダクタンスをその程度の範囲にしても、第２のコイルＬ２に発生する誘導電圧により、主スイッチング素子Ｑ１をターンオンするタイミング（たとえば、時刻Ｔ３２）の近傍において、第２のコイルＬ２の出力側の電位が降下し、入力電圧Ｖ１の負極側より下がる可能性がある。したがって、第２のコイルＬ２の出力側に第２のダイオードＤ４を、第２のコイルＬ２の出力側が入力端２８の負極側に対して順方向になるように接続し、第２のコイルＬ２の出力側の電圧を制限している。
【００３８】
以上に説明したように、本発明においては、トランスを内蔵していない絶縁型のＤＣ−ＤＣコンバータにおいて、第２のインダクタンス成分であるコイルＬ２を配置することにより、主スイッチング素子Ｑ１がオンのときに逆バイアスされるダイオードＤ２の逆回復によるサージ電流を防止している。そして、その第２のコイルＬ２に蓄積されたエネルギーを高電圧側に回生することを可能にしており、さらに、主スイッチング素子においてはゼロボルトスイッチングを可能にしている。このため、回生用のトランスなどを設けずに簡易な構成でサージ電流の発生を防止し、それに伴う損失およびノイズの発生を防止している。したがって、逆回復現象を阻止できないシリコンダイオードなどの低コストのダイオードを用いて、逆回復によるサージ電流を防止することが可能となり、低コストで、よりコンパクトな電源装置を提供することが可能となる。
【００３９】
なお、上記では、降圧型のＤＣ−ＤＣコンバータと、昇圧型のＤＣ−ＤＣコンバータを例に本発明を説明しているが、昇降圧型などの他のタイプのＤＣ−ＤＣコンバータにおいても本発明を適用することも可能である。
【図面の簡単な説明】
【００４０】
【図１】降圧型のＤＣ−ＤＣコンバータの構成を示す図である。
【図２】図１に示すＤＣ−ＤＣコンバータの特性を示す図である。
【図３】本発明に係る降圧型のＤＣ−ＤＣコンバータの構成を示す図である。
【図４】図３に示すＤＣ−ＤＣコンバータの特性を示す図である。
【図５】昇圧型のＤＣ−ＤＣコンバータの構成を示す図である。
【図６】図５に示すＤＣ−ＤＣコンバータの特性を示す図である。
【図７】本発明に係る昇圧型のＤＣ−ＤＣコンバータの構成を示す図である。
【図８】図７に示すＤＣ−ＤＣコンバータの特性を示す図である。
【符号の説明】
【００４１】
１    電源
１１、１２、９１、９２    ＤＣ−ＤＣコンバータ
２０、２１、２２、２３    ＰＷＭ制御ユニット
【図１】
2005245119.tif 000003
【図２】
2005245119.tif 000004
【図３】
2005245119.tif 000005
【図４】
2005245119.tif 000006
【図５】
2005245119.tif 000007
【図６】
2005245119.tif 000008
【図７】
2005245119.tif 000009
【図８】
2005245119.tif 000010