(57)【要約】【課題】４ラインＣＣＤセンサを用いてシェーディング補正をする際、４ラインの同時読取りを行って画像の再現性を高め、階調性を保つ。【解決手段】処理ＩＣ１１Ａは、４ラインのＣＣＤセンサ９で黒基準データ、白基準データの同時読取りを行って、各種アナログ処理回路１１Ｃのゲインアンプ回路２２Ｒ，２２Ｇ，２２Ｂ，２２Ｋでアナログ信号の状態で出力信号の有効信号成分の上限、下限を同等とする補正を行う。【選択図】    図２
2005051387.tif 000002
【特許請求の範囲】
【請求項１】
原稿の画像情報を入力する画像入力装置において、
画素数の異なる複数のラインセンサを有する光電変換手段と、
この光電変換手段が有する全てのラインセンサのシェーディング補正を同時に実行する制御を行う制御手段と、
を具備したことを特徴とする画像入力装置。
【請求項２】
原稿の画像情報を入力する画像入力装置において、
画素数の異なる複数のラインセンサを有する光電変換手段と、
上記画像入力装置のシェーディング補正をする際、上記光電変換手段が有する全てのラインセンサを用いて黒基準データ、白基準データ、画像データを入力する制御を行う第１の制御手段と、
この第１の制御手段の制御で入力されたラインセンサ間の黒基準データ、白基準データ、画像データを補正する制御を行う第２の制御手段と、
を具備したことを特徴とする画像入力装置。
【請求項３】
画素数の異なる複数のラインセンサを有する光電変換手段を用いて原稿の画像情報を入力する画像入力装置の画像処理方法であって、
上記画像入力装置のシェーディング補正をする際、上記光電変換手段が有する全てのラインセンサを用いて黒基準データ、白基準データ、画像データを入力し、
入力されたラインセンサ毎の出力信号を、アナログ信号時に各有効信号成分の上限、下限を同等にする補正を行うようにしたことを特徴とする画像処理方法。
【請求項４】
画素数の異なる複数のラインセンサを有する光電変換手段を用いて原稿の画像情報を入力する画像入力装置の画像処理方法であって、
上記画像入力装置のシェーディング補正をする際、上記光電変換手段が有する全てのラインセンサを用いて黒基準データ、白基準データ、画像データを入力し、
入力されたラインセンサ毎の出力信号をアナログ信号からデジタル信号に変換した後、ラインセンサ毎の有効信号成分の上限、下限を同等にする補正を行うようにしたことを特徴とする画像処理方法。
【請求項５】
画素数の異なる複数のラインセンサを有する光電変換手段を用いて原稿の画像情報を入力する画像入力装置の画像処理方法であって、
上記画像入力装置のシェーディング補正をする際、上記光電変換手段が有する全てのラインセンサを用いて黒基準データ、白基準データ、画像データを入力し、
入力されたラインセンサ毎の出力信号をアナログ信号からデジタル信号に変換したラインセンサ毎の有効信号成分の上限、下限を同等にする際、予め定めされた上限値と下限値に全てのラインセンサの出力信号を合わせるようにしたことを特徴とする画像処理方法。
【請求項６】
画素数の異なる複数のラインセンサを有する光電変換手段を用いて原稿の画像情報を入力する画像入力装置の画像処理方法であって、
上記画像入力装置のシェーディング補正をする際、上記光電変換手段が有する全てのラインセンサを用いて黒基準データ、白基準データ、画像データを入力し、
入力されたラインセンサ毎の出力信号をアナログ信号からデジタル信号に変換したラインセンサ毎の有効信号成分の上限、下限を同等にする際、当該ラインセンサのいずれか１つの出力信号を基準とし、基準としたラインセンサの出力信号の上限値と下限値に他のラインセンサの出力信号を合わせるようにしたことを特徴とする画像処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、４ラインＣＣＤセンサを用いて画像情報を入力する画像入力装置と画像処理方法に関する。
【０００２】
【従来の技術】
従来、カラー画像読取り用にされてきた、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３ラインで構成された３ラインＣＣＤセンサは、各々受光面上にＲ、Ｇ、Ｂの色フィルタを配置した３つのラインセンサを１次元上に並べた構成であるので、全てのラインセンサで原稿の同一箇所を同時に読取ることができない。そのため、原稿走査方向の位置ずれは、ラインメモリ等で構成されたメモリ回路を用いて各ラインセンサで読取った画像信号の位置合せを行っている。
【０００３】
また、昨今、上記カラー画像読取りのための３ラインＣＣＤセンサに加え、受光面上に色フィルタを配置しないモノクロ読取り用の黒（Ｂ／Ｗ）ラインセンサを加えて、４ライン構成とした４ラインＣＣＤセンサも製品化されている。
【０００４】
このような４ラインＣＣＤセンサにおいて、モノクロ読取り用のラインセンサと、カラー読取り用の３つのラインセンサとで画素の受光面積を変え、モノクロ原稿は高解像度、カラー原稿は高感度で読取る技術が開示されている（例えば、特許文献１参照）。
【０００５】
しかしながら、このような４ラインＣＣＤセンサを用いてシェーディング補正する場合、Ｒラインセンサ、Ｇラインセンサ、Ｂラインセンサ、Ｂ／Ｗラインセンサがそれぞれ読取り感度が違うので、それぞれ同等の速度で読取りを行うことができず、黒基準データ、白基準データの同時読取りを行うことができないでいた。そのため、当該４ラインＣＣＤセンサで読取った画像の再現性が低くなり、階調性も保つことができないでいた。
【０００６】
【特許文献１】
特開２００３−８７５５６号公報（第１頁）
【０００７】
【発明が解決しようとする課題】
上記したように、４ラインＣＣＤセンサを用いてシェーディング補正をする場合、各ラインセンサの読取り感度が違うので、それぞれ同等の速度で読取りを行うことができず、黒基準データ、白基準データの同時読取りを行うことができないため、当該４ラインＣＣＤセンサで読取った画像の再現性が低くなり、階調性も保つことができないという問題があった。
【０００８】
そこで、この発明は、４ラインＣＣＤセンサを用いてシェーディング補正をする際、４ラインの同時読取りを行って画像の再現性を高め、階調性を保つことのできる画像入力装置と画像処理方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この発明の画像入力装置は、原稿の画像情報を入力する画像入力装置において、画素数の異なる複数のラインセンサを有する光電変換手段と、この光電変換手段が有する全てのラインセンサのシェーディング補正を同時に実行する制御を行う制御手段とから構成されている。
【００１０】
この発明の画像処理方法は、画素数の異なる複数のラインセンサを有する光電変換手段を用いて原稿の画像情報を入力する画像入力装置の画像処理方法であって、上記画像入力装置のシェーディング補正をする際、上記光電変換手段が有する全てのラインセンサを用いて黒基準データ、白基準データ、画像データを入力し、入力されたラインセンサ毎の出力信号を、アナログ信号時に各有効信号成分の上限、下限を同等にする補正を行うようにしたことを特徴とする。
【００１１】
【発明の実施の形態】
以下、この発明の一実施の形態について図面を参照して説明する。
【００１２】
図１は、この発明に係る４ラインＣＣＤセンサを用いた画像入力装置の概略構成を示すものである。この画像入力装置は、光源１、リフレクタ２、第１ミラー３からなる第１キャリジ４、第２ミラー５と第３ミラー６とからなる第２キャリジ７、集光レンズ８、ＣＣＤセンサ９を実装するＣＣＤセンサ基板１０、制御基板１１、白色の基準となる白基準板１２、原稿ｏｒｇを置くための原稿ガラス１３、原稿押さえカバー１４、及び全ての構成を配置するためのスキャナ筐体１５とから構成される。
【００１３】
まず、図１を参照して画像入力装置の概略動作を説明する。
【００１４】
光源１から照射された光は、原稿ガラス１３を透過して原稿ｏｒｇに照射される。また、光源１から照射される光の配光は一様でなく、原稿ｏｒｇ上の照度に配光ムラが生じてしまうため、リフレクタ２からの反射光も原稿ｏｒｇに照射することで原稿ｏｒｇ上の配光を一様にしている。
【００１５】
原稿ｏｒｇからの反射光は、第１ミラー３、第２ミラー５、第３ミラー６で反射され、集光レンズ８を透過してＣＣＤセンサ９の受光面に結像する。ＣＣＤセンサ９は、ＣＣＤセンサ基板１０上に実装され、制御基板１１から入力する制御信号により制御される。
【００１６】
原稿押さえカバー１４は、原稿ガラス１３上に置かれた原稿ｏｒｇの読取り面が原稿ガラス１３に密着するように押さえつけるものである。
【００１７】
ＣＣＤセンサ９から出力されるアナログ信号は、各光電変換部の変換効率ばらつきによる高周波歪と、集光レンズ８を用いた縮小光学系であることに起因する収差からなる低周波歪を含んでいるため、正規化補正を行うため基準となるデータが必要となる。本実施の形態は、その基準データは、白基準板１２を読取った際の画像データとする。
【００１８】
図２は、制御基板１１の概略構成を示すものである。
【００１９】
制御基板１１は、各種処理を行う処理ＩＣ（ＣＰＵ）１１Ａ、各種タイミングを生成する各種タイミング生成回路１１Ｂ、ＣＣＤセンサ９からのアナログ信号を処理してアナログ信号をデジタル信号に変換するまでの処理を行う各種アナログ処理回路１１Ｃ、各種アナログ処理回路１１Ｃから出力されるデジタル信号に対して高周波及び低周波歪を補正するシェーディング補正、複数のラインセンサ間のライン位置ずれを補正するためのライン間補正処理等の画像補正を行う画像処理部１１Ｅ、及びライン間補正処理を行う際にライン単位で画像データを遅延させるラインメモリ回路１１Ｄとで構成される。
【００２０】
なお、画像処理部１１Ｅは、後述する黒基準データと白基準データを格納するメモリ１９と、読取った画像データを格納する画像メモリ２０とを有している。
【００２１】
また、この処理ＩＣ（ＣＰＵ）１１Ａは、ＣＣＤセンサ基板１０に実装するＣＣＤセンサ制御回路１０Ａ、光源１の発光を制御する光源制御回路１６、第１キャリジ４と第２キャリジ７とを移動させるモータ１８を制御する駆動系制御回路１７とを制御する。
【００２２】
ＣＣＤセンサ基板１０は、ＣＣＤセンサ９、ＣＣＤセンサ９を駆動するＣＣＤセンサ制御回路１０Ａ、ＣＣＤセンサ制御回路１０Ａの出力を受けてＣＣＤセンサ９の駆動条件に合わせるＣＣＤドライバ１０Ｂとで構成される。
【００２３】
図３は、ＣＣＤセンサ９の概略構成を示すものである。
【００２４】
ＣＣＤセンサ９は、４ラインＣＣＤセンサであり、Ｒラインセンサ９Ｒ、Ｇラインセンサ９Ｇ、Ｂラインセンサ９Ｂ、及びＢ／Ｗラインセンサ９Ｋとから構成されている。
【００２５】
Ｒラインセンサ９Ｒは、Ｒフォトダイオードアレイ９Ｒ１、シフトゲート９Ｒ２、アナログシフトレジスタ９Ｒ３、出力アンプ９Ｒ４とから構成されている。すなわち、Ｒフォトダイオードアレイ９Ｒ１は、図示しないＲの色フィルタが受光面上に配置され、入射光量に応じた電荷量に変換（光電変換）して各フォトダイオードに電荷を蓄積する。蓄積された電荷は、シフトゲート９Ｒ２に印加される制御信号ＳＨ１によりシフトゲート９Ｒ２を通りアナログシフトレジスタ９Ｒ３に転送される。アナログシフトレジスタ９Ｒ３に転送された電荷は、制御信号φ１、φ２により順次後段の出力アンプ９Ｒ４に移動し、出力アンプ９Ｒ４から外部に出力される。そのときの出力信号をＯＵＴ１とする。
【００２６】
Ｇラインセンサ９Ｇは、Ｇフォトダイオードアレイ９Ｇ１、シフトゲート９Ｇ２、アナログシフトレジスタ９Ｇ３、出力アンプ９Ｇ４とから構成されている。すなわち、Ｇフォトダイオードアレイ９Ｇ１は、図示しないＧの色フィルタが受光面上に配置され、入射光量に応じた電荷量に変換（光電変換）して各フォトダイオードに電荷を蓄積する。蓄積された電荷は、シフトゲート９Ｇ２に印加する制御信号ＳＨ２によりシフトゲート９Ｇ２を通りアナログシフトレジスタ９Ｇ３に転送される。アナログシフトレジスタ９Ｇ３に転送された電荷は、制御信号φ１、φ２により順次後段の出力アンプ９Ｇ４に移動し、出力アンプ９Ｇ４から外部に出力される。そのときの出力信号をＯＵＴ２とする。
【００２７】
Ｂラインセンサ９Ｂは、Ｂフォトダイオードアレイ９Ｂ１、シフトゲート９Ｂ２、アナログシフトレジスタ９Ｂ３、出力アンプ９Ｂ４とから構成されている。すなわち、Ｂフォトダイオードアレイ９Ｂ１は、図示しないＢの色フィルタが受光面上に配置され、入射光量に応じた電荷量に変換（光電変換）して各フォトダイオードに電荷を蓄積する。蓄積された電荷は、シフトゲート９Ｂ２に印加する制御信号ＳＨ３によりシフトゲート９Ｂ２を通りアナログシフトレジスタ９Ｂ３に転送される。アナログシフトレジスタ９Ｂ３に転送された電荷は、制御信号φ１、φ２により順次後段の出力アンプ９Ｂ４に移動し、出力アンプ９Ｂ４から外部に出力される。そのときの出力信号をＯＵＴ３とする。
【００２８】
Ｂ／Ｗラインセンサ９Ｋは、Ｂ／Ｗフォトダイオードアレイ９Ｋ１、シフトゲート９Ｋ２、アナログシフトレジスタ９Ｋ３、出力アンプ９Ｋ４とから構成されている。すなわち、Ｂ／Ｗフォトダイオードアレイ９Ｋ１は、色フィルタが受光面上に配置されず、入射光量に応じた電荷量に変換（光電変換）して各フォトダイオードに電荷を蓄積する。蓄積された電荷は、シフトゲート９Ｋ２に印加する制御信号ＳＨ４によりシフトゲート９Ｋ２を通りアナログシフトレジスタ９Ｋ３に転送される。アナログシフトレジスタ９Ｋ３に転送された電荷は、制御信号φ１、φ２により順次後段の出力アンプ９Ｋ４に移動し、出力アンプ９Ｋ４から外部に出力される。そのときの出力信号をＯＵＴ４とする。
【００２９】
すなわち、ＣＣＤセンサ９は、上述した各フォトダイオードアレイ、シフトゲート、アナログシフトレジスタ、出力アンプが所定の位置に配置されている。
【００３０】
図４は、ＣＣＤセンサ９の配置例を示すものである。この配置例においては、原稿走査方向に最初にＲフォトダイオードアレイ９Ｒ１が配置され、原稿走査方向ｍライン後にＧフォトダイオードアレイ９Ｇ１が配置され、原稿走査方向ｍライン後にＢフォトダイオードアレイ９Ｂ１が配置され、原稿走査方向ｎライン後にＢ／Ｗフォトダイオードアレイ９Ｋ１が配置されている。
【００３１】
ここで、Ｒフォトダイオードアレイ９Ｒ１、Ｇフォトダイオードアレイ９Ｇ１、Ｂフォトダイオードアレイ９Ｂ１の各フォトダイオードのサイズ（以下、画素サイズと記す）は、Ｂ／Ｗフォトダイオードアレイ９Ｋ１の画素サイズより大きい構成である。それに伴い、Ｒフォトダイオードアレイ９Ｒ１、Ｇフォトダイオードアレイ９Ｇ１、Ｂフォトダイオードアレイ９Ｂ１の画素数は、Ｂ／Ｗフォトダイオードアレイ９Ｋ１よりも少なくなる。
【００３２】
本実施例では、図５に示すようにＢ／Ｗフォトダイオードアレイの画素サイズをａ×ａ、Ｒフォトダイオードアレイ９Ｒ１、Ｇフォトダイオードアレイ９Ｇ１、Ｂフォトダイオードアレイ９Ｂ１の各画素サイズを（ａ×２）×（ａ×２）とする。
【００３３】
その際、各フォトダイオードアレイの長手方向の長さはすべて同一のため、Ｒフォトダイオードアレイ９Ｒ１、Ｇフォトダイオードアレイ９Ｇ１、Ｂフォトダイオードアレイ９Ｂ１の画素数は、Ｂ／Ｗフォトダイオードアレイ９Ｋ１の画素数の半分となる。
【００３４】
Ｂ／Ｗフォトダイオードアレイ９Ｋ１は、Ａ４サイズの長手方向である２９７ｍｍ幅を解像度６００ｄｐｉで読取る場合、６００ｄｐｉ／２５．４ｍｍ×２９７ｍｍ＝７０１５．７となり、最低でも７０１６以上の画素数が必要となる。
【００３５】
従って、Ｂ／Ｗフォトダイオードアレイ９Ｋ１は、ＣＣＤセンサ９の取り付け誤差や原稿ｏｒｇの置かれる場所のずれを考慮すると７０１６＋αの画素数が必要となる。ここでは、Ｂ／Ｗフォトダイオードアレイ９Ｋ１の画素数を７５００画素とする。
【００３６】
この場合、Ｒフォトダイオードアレイ９Ｒ１、ＧＥＥＮフォトダイオードアレイ９Ｇ１、Ｂフォトダイオードアレイ９Ｂ１の画素数は、３７５０画素（７５００画素の半分）となる。
【００３７】
図６は、各種アナログ処理回路１１Ｃの構成例を示すものである。各種アナログ処理回路１１Ｃは、カップリングコンデンサ２０、サンプルホールド回路２１、ゲインアンプ回路２２、ＤＡＣ部２３、オフセット除去回路２４、及びＡＤＣ部２５とから構成されている。
【００３８】
図７は、各種アナログ処理回路１１Ｃにおける信号処理を示すものである。
【００３９】
この図７を参照して上述した各種アナログ処理回路１１Ｃの信号処理を説明する。
【００４０】
直列に配置されたカップリングコンデンサ２０は、ＣＣＤセンサ９からの出力信号に含まれる直流信号成分を除去する（レベルシフト）。
【００４１】
サンプルホールド回路２１は、直流信号成分が除去されたアナログ信号成分を安定化する。
【００４２】
ゲインアンプ回路２２は、その安定化したアナログ信号を外部信号により増幅率の設定可能に振幅調整を行う。
【００４３】
オフセット除去回路２４は、レベルシフトするときの電圧値がＤＡＣ部２３に設定されてオフセットを除去する（レベルシフト）。
【００４４】
ＡＤＣ部２５は、Ａ／Ｄ変換器であってアナログ信号をデジタル信号に変換する。
【００４５】
なお、各種アナログ処理回路１１Ｃには、ＣＣＤセンサ９からの出力信号ＯＵＴ１〜４のそれぞれに対応して上記回路構成が４つ設けられている。
【００４６】
図８は、ＣＣＤセンサ９から各種アナログ処理回路１１Ｃで画像処理部１１Ｅに出力するまでを示すものである。なお、各種アナログ処理回路１１Ｃは、上述した構成であるので図８では一部を省略している。
【００４７】
ＣＣＤセンサ９のＲラインセンサ９Ｒからの出力信号ＯＵＴ１は、ゲインアンプ回路（ＰＧＡ−Ｒ）２２Ｒで振幅調整が行われ、ＡＤＣ部２５Ｒでアナログ信号からデジタル信号に変換されて画像処理部１１Ｅに出力される。
【００４８】
同様に、ＣＣＤセンサ９のＧラインセンサ９Ｇからの出力信号ＯＵＴ２は、ゲインアンプ回路（ＰＧＡ−Ｇ）２２Ｇで振幅調整が行われ、ＡＤＣ部２５Ｇでアナログ信号からデジタル信号に変換されて画像処理部１１Ｅに出力される。
【００４９】
同様に、ＣＣＤセンサ９のＢラインセンサ９Ｂからの出力信号ＯＵＴ３は、ゲインアンプ回路（ＰＧＡ−Ｂ）２２Ｂで振幅調整が行われ、ＡＤＣ部２５Ｂでアナログ信号からデジタル信号に変換されて画像処理部１１Ｅに出力される。
【００５０】
同様に、ＣＣＤセンサ９のＢ／Ｗラインセンサ９Ｋからの出力信号ＯＵＴ４は、ゲインアンプ回路（ＰＧＡ−Ｂ／Ｗ）２２Ｋで振幅調整が行われ、ＡＤＣ部２５Ｋでアナログ信号からデジタル信号に変換されて画像処理部１１Ｅに出力される。
【００５１】
画像処理部１１Ｅでは、シェーディング補正、ライン間補正、高解像度処理、拡大、縮小処理、フィルタ処理、圧縮、伸張処理、色変換処理等が行われ、後段の画像処理系へ出力される。
【００５２】
ＣＣＤセンサ９の出力は、Ｒラインセンサ９Ｒ、Ｇラインセンサ９Ｇ、Ｂラインセンサ９Ｂの受光面積をＢ／Ｗラインセンサ９Ｋの受光面積に対して大きくすることによって、Ｒラインセンサ９Ｒ、Ｇラインセンサ９Ｇ、Ｂラインセンサ９Ｂ、Ｂ／Ｗラインセンサ９Ｋそれぞれを同等の光量で等速に読取ることができる。
【００５３】
しかしながら、Ｒラインセンサ９Ｒ、Ｇラインセンサ９Ｇ、Ｂラインセンサ９Ｂ、Ｂ／Ｗラインセンサ９Ｋそれぞれのラインセンサの長さは同じであり、そのＲ、Ｇ、Ｂの読取り解像度が悪くなる。そのため、Ｂ／Ｗの出力信号を用いてＲ、Ｇ、Ｂそれぞれの信号を補正する処理を行って画質の改善を行っている。例えば、高解像度であるＢ／Ｗの出力信号を当該画素の輝度信号とし、当該画素の位置におけるＲ，Ｇ，Ｂそれぞれの信号から色差信号を求めて用いる。
【００５４】
本実施の形態では、４ラインＣＣＤセンサにおいて、図８に示すＲ、Ｇ、Ｂ、Ｂ／Ｗそれぞれの出力信号からシェーディング補正を同時に行う。この場合、Ｂ／Ｗの出力を用いてＲ、Ｇ、Ｂそれぞれの信号を補正する。
【００５５】
次に、このような構成において、本実施の形態のシェーディング補正の動作について図９のフローチャートを参照して説明する。
【００５６】
まず、ＣＰＵ１１Ａは、光源１を有する第１キャリッジ４をホームポジション（以下、ＨＰと記述する）に移動する（ＳＴ１）。
【００５７】
ここで、ＣＰＵ１１Ａは、ＣＣＤセンサ９を用いてシェーディング補正に必要な黒基準データの読取りを行う（ＳＴ２）。黒基準データの読取り方法として、例えば、光源を消灯し読取る、あるいは光源を点灯して黒基準板を読取るなどの方法がある。本実施の形態では、光源１を消灯して読取っている。なお、本実施の形態では、Ｒラインセンサ９Ｒ、Ｇラインセンサ９Ｇ、Ｂラインセンサ９Ｂ、Ｂ／Ｗラインセンサ９Ｋの全てのラインセンサで読取る。
【００５８】
そして、ＣＰＵ１１Ａは、読取ったそれぞれの黒基準データをメモリ１９に格納する（ＳＴ３）。
【００５９】
続いて、ＣＰＵ１１Ａは、光源１を有する第１キャリッジ４を移動し（ＳＴ４）、光源１を点灯し、白基準板１２に照射してＣＣＤセンサ９を用いて白基準データの読取りを行う（ＳＴ５）。なお、本実施の形態では、Ｒラインセンサ９Ｒ、Ｇラインセンサ９Ｇ、Ｂラインセンサ９Ｂ、Ｂ／Ｗラインセンサ９Ｋの全てのラインセンサで読取る。
【００６０】
続いて、ＣＰＵ１１Ａは、読取ったそれぞれの白基準データをメモリ１９に格納する（ＳＴ６）。
【００６１】
続いて、ＣＰＵ１１Ａは、画像データの読取りを行い（ＳＴ７）、読取ったそれぞれの画像データを画像メモリ２０に格納する（ＳＴ８）。なお、本実施の形態では、Ｒラインセンサ９Ｒ、Ｇラインセンサ９Ｇ、Ｂラインセンサ９Ｂ、Ｂ／Ｗラインセンサ９Ｋの全てのラインセンサで読取る。
【００６２】
そして、ＣＰＵ１１Ａは、メモリ１９に格納したそれぞれの黒基準データ、それぞれの白基準データ、画像メモリ２０に格納したそれぞれの画像データを用いて、画像処理部１１Ｅでシェーディング（ＳＨＤ）補正を行う（ＳＴ９）。
【００６３】
次に、従来のシェーディング補正について説明する。
【００６４】
従来、３ラインＣＣＤセンサは、受光面上に色フィルタを配置するＲラインセンサ、Ｇラインセンサ、Ｂラインセンサとを用いている。
【００６５】
また、従来の４ラインＣＣＤセンサは、受光面上に色フィルタを配置するＲラインセンサ、Ｇラインセンサ、Ｂラインセンサ、及び受光面上に色フィルタを配置しないモノクロ読取り用のＲ／Ｗラインセンサとを用いている。
【００６６】
しかしながら、これら３ライン、あるいは４ライン構成としたＲラインセンサ、Ｇラインセンサ、Ｂラインセンサ、Ｂ／Ｗラインセンサは、それぞれ読取り感度が違うため、それぞれ同等の速度で読取りを行うことができない。従って、黒基準データ、白基準データの同時読取りも行うことができない。
【００６７】
本発明の４ラインのＣＣＤセンサ９は、従来とは違って同時に読取ることが可能となっている。すなわち、受光面上に色フィルタを配置するＲラインセンサ９Ｒ、Ｇラインセンサ９Ｇ、Ｂラインセンサ９Ｂは、受光面上に色フィルタを配置しないＢ／Ｗラインセンサ９Ｋの受光面積に比べ大きくしている（図５参照）。
【００６８】
このような構成により、読取り感度を同等とし、同等の速度で読取りを行うことができる。従って、黒基準データ、白基準データの同時読取りを行うことが可能となっている。
【００６９】
従来の４ラインＣＣＤセンサにおいて、カラー画像を読取る場合、Ｒ、Ｇ、Ｂラインセンサの読取りは行っているが、Ｂ／Ｗラインセンサの読取りは行っていない。
【００７０】
例えば、黒基準データを読取る際にランプを消灯するとして、シェーディング補正を行うための黒基準データ、白基準データの読取りは、図１０に示すような読取りとなる。
【００７１】
図１０に示すように、Ｒラインセンサ、Ｇラインセンサ、Ｂラインセンサの黒基準データ、白基準データを読取っている時、Ｂ／Ｗラインセンサの黒基準データ、白基準データは読取っていない。
【００７２】
また、従来の４ラインＣＣＤセンサにおいて、モノクロ画像を読取る場合、Ｂ／Ｗラインセンサの読取りは行っているが、Ｒ、Ｇ、Ｂラインセンサの読取りは行っていない。
【００７３】
例えば、黒基準データを読取る際にランプを消灯するとして、シェーディング補正を行うための黒基準データ、白基準データの読取りは、図１１に示すような読取りとなる。
【００７４】
図１１に示すように、Ｂ／Ｗラインセンサの黒基準データ、白基準データを読取っているとき、Ｒラインセンサ、Ｇラインセンサ、Ｂラインセンサの黒基準データ、白基準データは読取っていない。
【００７５】
本発明の４ラインのＣＣＤセンサ９用いたシェーディング補正では、Ｂ／Ｗラインセンサ９Ｋの出力信号ＯＵＴ４を用いて、Ｒラインセンサ９Ｒ、Ｇラインセンサ９Ｇ、Ｂラインセンサ９Ｂの出力信号ＯＵＴ１〜３を補正する。そのため、黒基準データ、白基準データ、画像データは、Ｒラインセンサ９Ｒ、Ｇラインセンサ９Ｇ、Ｂラインセンサ９Ｂ、Ｂ／Ｗラインセンサ９Ｋを用いて、同じタイミングで読取られ、同じタイミングでシェーディング補正が行われる。
【００７６】
従って、例えば、黒基準データを読取る際にランプを消灯するとして、シェーディング補正を行うための黒基準データ、白基準データの読取りは、図１２に示すような読取りとなる。
【００７７】
図１２に示すように、Ｒラインセンサ９Ｒ、Ｇラインセンサ９Ｇ、Ｂラインセンサ９Ｂ、及びＢ／Ｗラインセンサ９Ｋとが同時に黒基準データ、白基準データを読取っている。
【００７８】
次に、補正方法の一実施の形態について説明する。
【００７９】
Ｂ／Ｗの出力信号ＯＵＴ４を用いて、Ｒ、Ｂ、Ｇの出力信号ＯＵＴ１〜３を補正する前に、それぞれの階調性を保持するため、Ｂ／Ｗ出力信号ＯＵＴ４とＲ、Ｇ、Ｂそれぞれの出力信号ＯＵＴ１〜３における有効信号成分の上限、下限を同等とすることが必要である。
【００８０】
その方法として、図８に示すゲインアンプ回路２２Ｒ，２２Ｇ，２２Ｂ，２２Ｋにおいてアナログ信号の状態で出力信号の有効信号成分の上限、下限を同等とする補正を行う方法がある。
【００８１】
制御基板１１の各種アナログ処理回路１１Ｃには、４ラインのＣＣＤセンサ９からのアナログ信号が入力される。この各色の信号は、直流出力電圧（ＶＯＳ）を含んでいて、この直流成分は後段の処理には不要であるため、直列に接続されたカップリングコンデンサ２０により直流成分である直流出力電圧がそれぞれ除去される。
【００８２】
その後、各色の有効信号部分は、サンプルホールド回路２１でアナログ信号成分が安定される。これら各色の信号は、各ゲインアンプ回路（２２Ｒ，２２Ｇ，２２Ｂ，２２Ｋ）で、後段入力レンジに合うよう外部信号により増幅率の設定がされて振幅が調整される。そして、振幅が調整された各色の信号は、ＡＤＣ部（２５Ｒ，２５Ｇ，２５Ｂ，２５Ｋ）でデジタル信号に変換される。
【００８３】
ＡＤＣ部（２５Ｒ，２５Ｇ，２５Ｂ，２５Ｋ）の入力レンジは、基準電圧ＶＥＲＦ−Ｈで上限、基準電圧ＶＲＥＦ−Ｌで下限を制限する。そのため、ゲインアンプ回路（２２Ｒ，２２Ｇ，２２Ｂ，２２Ｋ）で処理された信号は、基準電圧ＶＲＥＦ−Ｌから基準電圧ＶＲＥＦ−Ｈの間に入る信号振幅となる。
【００８４】
その後、各色の信号は、ＡＤＣ部（２５Ｒ，２５Ｇ，２５Ｂ，２５Ｋ）で必要な分解能に変換され、後段の画像処理部１１Ｅで各種処理が行われる。図８では、前記分解能を１０ビットとした。
【００８５】
よって、このＡＤＣ部（２５Ｒ，２５Ｇ，２５Ｂ，２５Ｋ）では、基準電圧の下限であるＶＲＥＦ−Ｌと同電位の変換結果である「０００Ｈ」から基準電圧の上限であるＶＲＥＦ−Ｈと同電圧の変換結果である「３ＦＦＨ」までの信号となる。
【００８６】
このカップリングコンデンサ２０からＡＤＣ部（２５Ｒ，２５Ｇ，２５Ｂ，２５Ｋ）までの処理系は各色で必要であるため、上述したようにモノクロ信号処理用、Ｂ信号処理用、Ｇ信号処理用、Ｒ信号処理用との計４系統で構成される。
【００８７】
以上説明した実施の形態によれば、Ｂ／Ｗ、Ｒ、Ｇ、Ｂそれぞれの出力信号（ＯＵＴ１〜４）の調整基準をあわせることにより、Ｂ／Ｗ出力信号ＯＵＴ４とＲ、Ｇ、Ｂの出力信号ＯＵＴ１〜３との有効信号成分の上限、下限を同等とすることが可能となる。
【００８８】
次に、補正方法の別の実施の形態について説明する。
【００８９】
本実施の形態は、図８に示す画像処理部１１Ｅ内においてデジタル信号で補正する方法である。
【００９０】
各種アナログ処理回路１１ＣのＡＤＣ部（２５Ｒ，２５Ｇ，２５Ｂ，２５Ｋ）によってデジタル化された信号は、図８に示す画像処理部１１Ｅに送られる。分解能を１０ビットとした場合、「０００Ｈ」から「３ＦＦＨ」までの信号となる。ゲインアンプ回路（２２Ｒ，２２Ｇ，２２Ｂ，２２Ｋ）で有効信号成分を同等としてない場合、Ｒ、Ｇ、Ｂ、Ｂ／Ｗそれぞれの出力信号の有効信号成分は一致していない。
【００９１】
そこで、画像処理部１１Ｅは、Ｒ、Ｇ、Ｂ、Ｂ／Ｗそれぞれの出力信号の有効信号成分を拡張、または縮める処理を行う。それによって、それぞれの出力信号の有効信号成分を同等とすることができる。
【００９２】
また、画像処理部１１Ｅでは、Ｒ信号、Ｇ信号、Ｂ信号から、シアン（Ｃ）信号、マゼンタ（Ｍ）信号、イエロー（Ｙ）信号、または、Ｃ信号、Ｍ信号、Ｙ信号、ブラック（Ｋ）信号に変換する色変換処理がある。そこで、画像処理部１１Ｅは、この色変換処理後のＣ信号、Ｍ信号、Ｙ信号、または、Ｃ信号、Ｍ信号、Ｙ信号、Ｋ信号の有効信号成分を拡張、または縮めることによっても、それぞれの出力信号の有効信号成分を同等とすることができる。
【００９３】
または、Ｂ／Ｗ出力信号を用いて、Ｒ、Ｇ、Ｂそれぞれの出力信号を補正する前にＲ、Ｇ、Ｂ、Ｂ／Ｗの出力信号の有効信号成分を同等とする。または、色変換処理を行ってＣ信号、Ｍ信号、Ｙ信号の有効信号成分を同等とする。または、色変換処理を行ってＣ、Ｍ、Ｙ、Ｋの出力信号を同等とする方法として、上記それぞれの出力信号の有効信号成分の上限、下限を決められた絶対値で合わせる方法がある。
【００９４】
例えば、画像処理部１１Ｅは、Ｒ、Ｇ、Ｂ、Ｂ／Ｗの各出力信号の有効信号成分の上限、下限を同等にする際、Ｂ／Ｗ出力信号の有効信号成分の上限を「３７８Ｈ」、下限を「０１５Ｈ」、Ｒ出力信号の有効信号成分の上限を「３Ａ５Ｈ」、下限を「０２ＤＨ」、Ｇ出力信号の有効信号成分の上限を「３Ｄ４Ｈ」、下限を「０４６Ｈ」、Ｂ出力信号の有効信号成分の上限を「３９ＥＨ」、下限を「０１１Ｈ」とする。
【００９５】
または、画像処理部１１Ｅは、高解像化処理を行う前にそれぞれの出力信号の有効信号成分の上限、下限をそれぞれ「０１０Ｈ」、「３Ｆ０Ｈ」と定める。そして、画像処理部１１Ｅは、それぞれの出力信号の有効信号成分が上記で定めた有効信号成分の上限「０１０Ｈ」、下限「３Ｆ０Ｈ」の値と同等と成るように置換を行う。
【００９６】
以上説明した実施の形態によれば、Ｂ／Ｗ、Ｒ、Ｇ、Ｂそれぞれの出力信号の有効信号成分の上限、下限を同等とすることができ、高解像化処理を行う際の画像の階調性を保つことができる。
【００９７】
また、有効信号成分の上限、下限を、それぞれ「０００Ｈ」、「３ＦＦＨ」と定めれば、１０ビットの階調性を保った状態でカラー出力信号をモノクロ出力信号を用いて補正することができる。
【００９８】
次に、補正方法の別の実施の形態について説明する。
【００９９】
Ｂ／Ｗ出力信号を用いて、Ｒ、Ｇ、Ｂそれぞれの出力信号を補正する前にＲ、Ｇ、Ｂ、Ｂ／Ｗの出力信号の有効信号成分を同等とする、または色変換処理を行ってＣ信号、Ｍ信号、Ｙ信号の有効信号成分を同等とする、または色変換処理を行ってＣ信号、Ｍ信号、Ｙ信号、Ｋ信号の有効信号成分を同等とするには、それぞれの出力信号の有効信号成分を上記出力信号のある１つの有効信号成分の上限、下限に合わせる方法がある。
【０１００】
例えば、Ｒ、Ｇ、Ｂ、Ｂ／Ｗの各出力信号の有効信号成分の上限、下限を同等とする。Ｒ、Ｇ、Ｂ、Ｂ／Ｗそれぞれの出力信号の有効信号成分の上限、下限を上記で述べたものとする。
【０１０１】
そして、画像処理部１１Ｅは、例えば基準とする色をＢとした場合、残りのＢ／Ｗ、Ｒ、Ｇの出力信号の有効信号成分をＢの上限、下限と同等になるように拡張、または縮める。
【０１０２】
以上説明した実施の形態によれば、Ｂ／Ｗ、Ｒ、Ｇ、Ｂそれぞれの出力信号の有効信号成分の上限、下限を同等とすることができ、高解像化処理を行う際の画像の階調性を保つことができる。
【０１０３】
なお、図１に示す集光レンズ８のピント調整を４ラインのＣＣＤセンサ９のＢラインセンサ９Ｂで行っている場合、ピントが一番良い部分の出力信号にあわせることにより、カラー出力信号をモノクロ出力信号で補正する際に高再現性を実現することができる。
【０１０４】
以上説明したように、画素数の異なる複数のラインセンサ有するＣＣＤセンサを用いて各ラインセンサの出力信号を合成して画像情報を形成する画像入力装置において、各ラインセンサの出力信号に対するシェーディング補正を行う際、黒基準データ、白基準データ、画像データとを同時に読取ることにより、ＣＣＤセンサで読取った画像の再現性を高めることができる。
【０１０５】
また、各ラインセンサの出力信号は、各ラインセンサの有効信号成分をゲインアンプ回路で振幅調整してアナログ信号の状態で同等とすることにより、ＣＣＤラインセンサで読取った画像の階調性を保つことができる。
【０１０６】
また、各ラインセンサの出力信号は、デジタル信号の状態で同等とすることにより、ＣＣＤセンサで読取った画像の階調性を保つことができる。
【０１０７】
また、各ラインセンサの有効信号成分の上限、下限を任意の値に設定し、各ラインセンサの有効信号成分を置換することにより、任意の分解能をもつ出力信号を得ることができる。
【０１０８】
また、各ラインセンサの有効信号成分の上限、下限を任意のセンサの有効信号成分の上限、下限に設定し、各ラインセンサの有効信号成分に置換することにより、レンズのピントが合っていないラインセンサにおいてもピントのあっているセンサの有効信号成分と同等の階調性を得ることができる。
【０１０９】
なお、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【０１１０】
【発明の効果】
以上詳述したようにこの発明によれば、４ラインＣＣＤセンサを用いてシェーディング補正をする際、４ラインの同時読取りを行って画像の再現性を高め、階調性を保つことのできる画像入力装置と画像処理方法を提供することができる。
【図面の簡単な説明】
【図１】この発明に係る画像入力装置の概略構成を示す図。
【図２】制御基板の概略構成を示すブロック図。
【図３】ＣＣＤラインセンサの概略構成を示す図。
【図４】ＣＣＤラインセンサの配置例を示す図。
【図５】各ラインセンサの画素サイズを説明するための図。
【図６】各種アナログ処理回路の構成例を示す図。
【図７】各種アナログ処理回路における信号処理を示す図。
【図８】ＣＣＤセンサから各種アナログ処理回路で画像処理部に出力するまでを示す図。
【図９】シェーディング補正の動作を説明するためのフローチャート。
【図１０】従来の黒基準データ、白基準データの読取りを示す図。
【図１１】従来の黒基準データ、白基準データの読取りを示す図。
【図１２】本発明の黒基準データ、白基準データの読取りを示す図。
【符号の説明】
１…光源、２…リフレクタ、３…第１ミラー、４…第１キャリッジ、５…第２ミラー、６…第３ミラー、７…第２キャリッジ、８…集光レンズ、９…ＣＣＤラインセンサ（光電変換手段）、１０…ＣＣＤセンサ基板、１１…制御基板、１１Ａ…処理ＩＣ（制御手段）、１１Ｃ…各種アナログ処理回路、１１Ｅ…画像処理部、１２…白基準板、１３…原稿ガラス、１４…原稿押さえカバー、１５…スキャナ筐体、１９…メモリ、２０…画像メモリ。
【図１】
2005051387.tif 000003
【図２】
2005051387.tif 000004
【図３】
2005051387.tif 000005
【図４】
2005051387.tif 000006
【図５】
2005051387.tif 000007
【図６】
2005051387.tif 000008
【図７】
2005051387.tif 000009
【図８】
2005051387.tif 000010
【図９】
2005051387.tif 000011
【図１０】
2005051387.tif 000012
【図１１】
2005051387.tif 000013
【図１２】
2005051387.tif 000014