(57)【要約】【課題】前縁ＩＳＩを確実に除去することが可能であり、且つ、最尤復号とその結果を用いて入力波形のアシンメトリを考慮しながら最適な等化を行う。【解決手段】適応等化装置１０は、ビタビ復号器１７の前にＦＦフィルタ１２が設けられ、ビタビ復号器１７の後ろにＦＢフィルタ２２が設けられている。ＦＢフィルタ２２は、ビタビ復号器１７により生成された２値信号に基づき、前縁より後のパーシャルレスポンス応答の歪み及び後縁より後のＩＳＩの応答を生成し、その応答をフィードフォワードフィルタの出力結果から減算する。ＦＦフィルタ１２は、減算した上記信号がパーシャルレスポンス応答となるようにタップ係数が制御される。さらに、ＦＦフィルタは、高次の適応等化ボルテラフィルタから構成されている。【選択図】図２
2005302130.tif 000002
【特許請求の範囲】
【請求項１】
記録媒体又は伝送媒体からの再生信号に対してパーシャルレスポンス等化及び最尤復号をすることにより、２値信号を生成する適応等化装置において、
上記再生信号をフィルタリングするフィードフォワードフィルタと、
上記フィードフォワードフィルタのタップ係数を制御するフィードフォワードフィルタ制御手段と、
上記フィードフォワードフィルタによりフィルタリングされた信号に対して、最尤復号することにより上記２値信号を生成する最尤復号手段と、
上記最尤復号手段から出力された２値信号をフィルタリングするフィードバックフィルタと、
上記フィードバックフィルタのタップ係数を制御するフィードバックフィルタ制御手段と、
上記フィードフォワードフィルタによりフィルタリングされた信号を、上記最尤復号手段の処理時間分の遅延を行う遅延手段と、
上記遅延手段から出力された信号から、上記フィードバックフィルタから出力された信号を減算する減算手段とを備え、
上記フィードバックフィルタ制御手段は、最尤復号して生成された上記２値信号に基づき、前縁より後のパーシャルレスポンス応答の歪み及び後縁より後のＩＳＩ（Inter-Symbol Interference）の応答を生成するようにタップ係数を制御し、
上記フィードフォワードフィルタ制御手段は、上記減算手段から出力された信号がパーシャルレスポンス応答となるようにタップ係数を制御し、
上記フィードフォワードフィルタは、非線形フィルタであること
を特徴とする適応等化装置。
【請求項２】
上記フィードフォワードフィルタは、入力波形をボルテラ級数展開したものと仮定して非線形等化を行うボルテラフィルタであること
を特徴とする請求項１記載の適応等化装置。
【請求項３】
上記フィードフォワードフィルタ制御手段は、前縁より前に含まれているＩＳＩの応答を除去するフィルタ特性となるように、ＬＭＳ（Least Mean Square）アルゴリズムに基づき上記ボルテラフィルタのタップ係数を算出すること
を特徴とする請求項２記載の適応等化装置。
【請求項４】
上記フィードフォワードフィルタ制御手段は、最尤復号して生成された上記２値信号から、前縁より後のパーシャルレスポンス応答の歪み及び後縁より後のＩＳＩの応答を示す信号を減算し、その減算結果を自乗し、自乗結果を偏微分することにより上記ボルテラフィルタのタップ係数を算出すること
を特徴とする請求項３記載の適応等化装置。
【請求項５】
記録媒体又は伝送媒体からの再生信号に対してパーシャルレスポンス等化及び最尤復号をすることにより、２値信号を生成する適応等化方法において、
過去の等化結果を用いて、前縁より後のパーシャルレスポンス応答の歪み及び後縁より後のＩＳＩ（Inter-Symbol Interference）の応答を生成し、
前縁より後のパーシャルレスポンス応答の歪み及び後縁より後のＩＳＩの応答と加算するとパーシャルレスポンス応答となるような応答特性にタップ係数が調整された非線形フィルタを用いて、上記再生信号をフィルタリングし、
上記非線形フィルタによりフィルタリングされた信号に対して、最尤復号することにより上記２値信号を生成すること
を特徴とする適応等化方法。
【請求項６】
上記非線形フィルタは、入力波形をボルテラ級数展開したものと仮定して非線形等化を行うボルテラフィルタであること
を特徴とする請求項５記載の適応等化方法。
【請求項７】
前縁以前のパーシャルレスポンス応答の歪み及び前縁以前に含まれているＩＳＩの応答を除去するフィルタ特性となるように、ＬＭＳ（Least Mean Square）アルゴリズムに基づき上記ボルテラフィルタのタップ係数を算出すること
を特徴とする請求項６記載の適応等化方法。
【請求項８】
最尤復号して生成された上記２値信号の信号点から、前縁より後のパーシャルレスポンス応答の歪み及び後縁より後のＩＳＩの応答を示す信号を減算し、その減算結果を自乗し、自乗結果を偏微分することにより上記ボルテラフィルタのタップ係数を算出すること
を特徴とする請求項７記載の適応等化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光記録や磁気記録装置において、パーシャルレスポンスによる等化と、ビタビ復号やＦＤＴＳ復号等の最尤復号とを組み合わせたＰＲＭＬ（Partial Response Maximum Likelihood）による波形等化を行う適応等化装置及び方法に関する。
【背景技術】
【０００２】
近年開発されたBlu-ray disc（商標）等の超高密度型の光ディスクでは、再生系をトランスバーサルフィルタに見立て、符号間干渉があることを利用して波形等化するパーシャルレスポンス等化（以下、ＰＲ等化という。）と、ランダムノイズによるＳ/Ｎの悪化を改善できるビタビ復号やＦＤＴＳ（Fixed Delay Tree Search）等の最尤復号による２値化処理とを組み合わせたＰＲＭＬによる波形等化が行われている。
【０００３】
また、入力波形にアシンメトリなどの非線形性が存在する場合に、復号性能を向上することができる適応型ビタビ復号が知られている（特許文献１参照、非特許文献１参照。）
また、再生信号の等化及び復号を行う場合に、下記のように入力波形そのものに非線形モデルを用いて非線形等化を行い、その後段で復号を行う方法が知られている。
【０００４】
一般的な線形適応等化装置に入力される信号がその振幅に上下アシンメトリなどの非線形成分を含む場合には、理論上ウィーナー最適な適応等化を行うことは困難であり、線形適応等化装置の出力波形には通常非線形等化誤差が残留する。上記非線形成分がある理想的な線形信号でボルテラ級数展開できると仮定される場合、非線形等化誤差はその非線形性の次数の大きさに対応した次数をもつ適応等化ボルテラフィルタで近似的に適応等化できることが知られている（非特許文献２参照）。
【０００５】
特に光記録においてはその信号成分に非線形成分が含まれていることが以前より指摘されており、特性改善のためにさまざまな信号処理技術の検討がなされてきた。例えば、特許文献２に記載された信号処理手法では、非線形成分を持つ光ディスク媒体の再生信号に対して適応等化ボルテラフィルタによって非線形成分を取り除いたのちビタビ復号器に非線形歪を軽減した信号を入力し、さらに、検出器の構成を工夫することで計算の規模を削減しつつエラーレート性能の向上を実現している。
【０００６】
【特許文献１】特開平１０−２６１２７３号公報
【特許文献２】特表２００１−５２５１０１号公報
【非特許文献１】Naoki Ide, ”Adaptive Partial-Response Maximum-Likelihood Detection in Optical Recording Media” ISOM2002
【非特許文献２】Mathews, V.J., “Adaptive polynomial filters”IEEE Signal Processing Magazine , Volume: 8 Issue: 3 , July 1991 Page(s): 10 -26
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、ＰＲ等化に必要となる周波数成分が少ない又は欠落した入力波形をＰＲ等化する場合、どうしても等化しきれない周波数領域が発生する。このような誤差は入力データのパターンに強く依存した等化誤差となって残留してしまい、復号装置の性能を強く劣化させ、ビットエラーレート（ｂＥＲ）低下につながる。
【０００８】
また、ＰＲＭＬによる波形等化を行う場合であっても、等化対象となっている信号波形の前縁（前エッジ）以前に含まれているＩＳＩ（Inter-Symbol Interference、以下、前縁ＩＳＩという。）、すなわち、立ち上がりエッジ以前に含まれている干渉波形は、ＰＲ等化フィルタにより除去しなければならない。すなわち、デジタル信号処理の基本原理である未来のデータは予知できないので、前縁ＩＳＩに起因する波形歪は、ビタビ復号やＦＤＴＳでは取り除くことができない。
【０００９】
また、近年Blu-ray discに代表される高密度光記録装置が実現されるにつれて再生信号における上下アシンメトリなどの非線形信号成分歪が適応等化装置の動作に対して無視できない影響を及ぼすようになってきた。
【００１０】
ひとつの例としてアシンメトリをもつ信号に対して従来の線形適応等化装置を用いた任意のＰＲ等化目標への等化処理を行った場合、例えば代表的な適応等化アルゴリズムであるＬＭＳアルゴリズムを用いた場合には、適応等化の目標となる仮判定値は上下対称な線形データ系列であるにもかかわらず入力される信号は上下非対称性を持つこととなる。このときＬＭＳアルゴリズムはただその数学的な性質にしたがって仮判定値と適応等化装置出力間の誤差のＭＳＥ(Mean square error)を最小にしようと動作し、結果的に適応等化装置が本来目標としていたＰＲ等化目標とは大きな誤差を持つ信号を出力する可能性がある。
【００１１】
また、さまざまな有効な手法が検討および実現されているデータの検出器は一般的に線形な信号が入力されることが仮定されており、非線形等化誤差を残した信号が入力された場合にはその性能を発揮することが困難である。とりわけ非線形等化誤差を残した信号が各種ＰＲ等化を仮定したビタビ復号器に代表される最尤復号装置に入力される場合には、各検出値の信号振幅値の平均値が本来理想的な線形信号が入力された場合のそれと大きく異なる場合があり、尤度計算において誤差を生じ、判定結果に悪影響を与えることが知られている。
【００１２】
一方、上下非対称な信号が最尤復号器に入力された場合の対処として特許文献１において提案されているように検出器の基準振幅レベルを適応的に変動させる最尤復号器を用いることによってある程度の性能向上を図ることが可能であるが、この場合上下の信号振幅レベルの絶対値が異なるために回路を実現する際に量子化ビット幅を均等に配分することができない。この量子化誤差を無視するためには、本来線形な信号が入力された場合に対して最適化されている復号器について必要十分である量子化ビット幅よりも大きな量子化ビット幅で回路設計を行わない限り、その性能は十分に発揮できないことが知られている。
【００１３】
そこで、本発明は、ＰＲ等化及び最尤復号を組み合わせた適応等化装置及び方法において、前縁ＩＳＩを確実に除去することが可能であり、且つ、最尤復号とその結果を用いて入力波形のアシンメトリを考慮しながら最適な等化を行うことができる適応等化装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る適応等化装置は、記録媒体又は伝送媒体からの再生信号に対してパーシャルレスポンス等化及び最尤復号をすることにより、２値信号を生成する適応等化装置であって、上記再生信号をフィルタリングするフィードフォワードフィルタと、上記フィードフォワードフィルタのタップ係数を制御するフィードフォワードフィルタ制御手段と、上記フィードフォワードフィルタによりフィルタリングされた信号に対して、最尤復号することにより上記２値信号を生成する最尤復号手段と、上記最尤復号手段から出力された２値信号をフィルタリングするフィードバックフィルタと、上記フィードバックフィルタのタップ係数を制御するフィードバックフィルタ制御手段と、上記フィードフォワードフィルタによりフィルタリングされた信号を、上記最尤復号手段の処理時間分の遅延を行う遅延手段と、上記遅延手段から出力された信号から、上記フィードバックフィルタから出力された信号を減算する減算手段とを備え、上記フィードバックフィルタ制御手段は、最尤復号して生成された上記２値信号に基づき、前縁より後のパーシャルレスポンス応答の歪み及び後縁より後のＩＳＩ（Inter-Symbol Interference）の応答を生成するようにタップ係数を制御し、上記フィードフォワードフィルタ制御手段は、上記減算手段から出力された信号がパーシャルレスポンス応答となるようにタップ係数を制御し、上記フィードフォワードフィルタは、非線形フィルタであることを特徴とする。
【００１５】
本発明に係る適応等化方法は、記録媒体又は伝送媒体からの再生信号に対してパーシャルレスポンス等化及び最尤復号をすることにより、２値信号を生成する適応等化方法において、過去の等化結果を用いて、前縁より後のパーシャルレスポンス応答の歪み及び後縁より後のＩＳＩ（Inter-Symbol Interference）の応答を生成し、前縁より後のパーシャルレスポンス応答の歪み及び後縁より後のＩＳＩの応答と加算するとパーシャルレスポンス応答となるような応答特性にタップ係数が調整された非線形フィルタを用いて、上記再生信号をフィルタリングし、上記非線形フィルタによりフィルタリングされた信号に対して、最尤復号することにより上記２値信号を生成することを特徴とする。
【発明の効果】
【００１６】
本発明にかかる適応等化装置及び方法は、最尤復号手段の前にフィードフォワードフィルタを設け、最尤復号して生成された上記２値信号に基づき、前縁より後のパーシャルレスポンス応答の歪み及び後縁より後のＩＳＩ（Inter-Symbol Interference）の応答を生成し、フィードフォワードフィルタの出力から上記歪み後縁ＩＳＩ分を減算し、減算した信号がパーシャルレスポンス応答となるように上記フィードフォワードフィルタのタップ係数を制御する。さらに、上記フィードフォワードフィルタは、例えば高次の適応等化ボルテラフィルタ等の非線形フィルタである。
【００１７】
このことにより本発明にかかる適応等化装置及び方法によれば、ＩＳＩの最初の部分のみＰＲ応答及びその歪であって、それ以降の後縁ＩＳＩを考慮しない等化を行い、入力波形の周波数的に欠落した部分を補いながらよりエラーレートの低い復号を行えるようになる。
【００１８】
また、本発明にかかる適応等化装置及び方法によれば、フィードフォワードフィルタを高次の適応等化ボルテラフィルタ等によって非線形歪を取り除くことでその出力を近似的に線形化するので、後段の信号処理装置の性能を線形信号に対する性能と同等まで引き出すことができるようになる。
【００１９】
また、本発明にかかる適応等化装置及び方法によれば、最尤復号して生成された上記２値信号に基づき、前縁より後のパーシャルレスポンス応答の歪み及び後縁より後のＩＳＩ（Inter-Symbol Interference）の応答を生成するフィードバックフィルタがあるので、その結果を利用して誤差検出を行うことによって、その誤差検出結果はより歪やＩＳＩの影響が少ないものになる。また、この誤差検出の演算に最尤復号された２値信号を用いる場合、この２値信号のエラーレートが悪いと、間違った誤差検出結果を多く含むことになるが、本発明の適応等化装置から出力された２値信号を誤差検出演算に用いることによって、歪やＩＳＩの影響が少ない上に、より正しい誤差検出結果を多く含むものを出力することができるようになる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明が適用された適応等化装置について説明をする。
【００２１】
図１は、本発明が適用された適応等化装置１０を内蔵した記録再生装置１のブロック構成図である。
【００２２】
図１に示すように、記録再生装置１は、光ディスクや磁気ディスク等のディスク状記録媒体２に対してデータを記録及び再生する装置である。ディスク状記録媒体２は、再生系をトランスバーサルフィルタと仮定して、再生時の符号化間干渉を許容した信号の記録がなされるディスクである。また、ディスク状記録媒体２は、符号化されたデータ列が記録され、再生時にビタビ復号やＦＤＴＳ復号といった最尤復号がなされるディスクである。
【００２３】
記録再生装置１は、ディスク状記録媒体２に対して信号の書き込み及び読み出しをするヘッド装置３を備えている。ヘッド装置３は、例えば磁気ヘッドや光学ピックアップ等から構成されている。また、記録再生装置１は、外部から入力された記録データを変調する変調回路４と、変調されたデータ列に応じてヘッド装置３を駆動してディスク状記録媒体２に対する書き込み制御を行う記録制御回路５とを備えている。また、記録再生装置１は、ヘッド装置３によりディスク状記録媒体２から読み出された信号から再生信号を生成するプリアンプ６と、プリアンプ６により生成された再生信号のゲインを制御するオートゲインコントロールアンプ（ＡＧＣ）７と、ＡＧＣ回路７によりゲイン制御がされた再生信号をＡ/Ｄ変換してデジタル信号にするとともに再生信号のクロックを生成するフェーズロックドループ（ＰＬＬ）回路８と、ＰＬＬ回路８によりクロック生成がされた再生信号に対してＰＲ等化及び最尤復号を行って２値信号を出力する適応等化装置１０と、適応等化装置１０から出力された２値信号に対して復調処理を行って再生データを出力する復調回路９とを備えている。
【００２４】
適応等化装置１０は、再生信号に対してＰＲ等化及び最尤復号を行うことによって、ディスク状記録媒体２に記録されている信号を２値信号として出力する。また、適応等化装置１０は、ＡＧＣ回路７がゲイン制御する際に必要となるレベル誤差量及びＰＬＬ回路８がクロック信号と再生信号との同期を取る際に必要となる位相誤差量も生成する。
【００２５】
以上のように、本発明が適用された適応等化装置１０は、ディスク状記録媒体を再生する際の波形等化装置として用いられる。なお、ディスク状記録媒体の再生に用いるのは、一例であり、符号間干渉があることを利用して復号するパーシャルレスポンス等化を利用する再生系であれば、伝送されてきた信号を再生するための再生装置にも適用することも可能である。
【００２６】
適応等化装置１０の全体構成
以下、適応等化装置１０の内部構成についてさらに詳細に説明をする。
【００２７】
図２は、適応等化装置１０のブロック構成図である。
【００２８】
適応等化装置１０には、ＰＬＬ回路８から発生されるクロックのタイミングでサンプリングされた再生信号が入力される。
【００２９】
適応等化装置１０は、図２に示すように、ＰＬＬ回路８からの再生信号が入力される位相シフタ１１と、位相シフタ１１から出力された再生信号が入力されるＦＦフィルタ（ＦＦフィルタ）１２と、ＦＦフィルタ１２から出力された再生信号が入力されるプレディクタ１３とを備えている。
【００３０】
位相シフタ１１、ＦＦフィルタ１２及びプレディクタ１３は、いずれも入力信号をフィルタリングするフィルタ回路である。また、適応等化装置１０は、位相シフタ１１のタップ係数を調整する位相シフタ係数制御回路１４と、ＦＦフィルタ１２のタップ係数を調整するＦＦフィルタ係数制御回路１５と、プレディクタ１３のタップ係数を調整するプレディクタ係数制御回路１６とを備えている。
【００３１】
また、適応等化装置１０は、プレディクタ１３から出力された再生信号が入力され、入力された再生信号に対してパス帰還型のビタビ復号を行って２値信号を生成するビタビ復号器１７と、プレディクタ１３から出力された再生信号が入力され、入力された再生信号に対してパス帰還型のＦＤＴＳ（Fixed Delay Tree Search）復号を行って２値信号を生成するＦＤＴＳ復号器１８とを備えている。
【００３２】
ビタビ復号器１７及びＦＤＴＳ復号器１８はパーシャルレスポンス等化されている再生信号を最尤復号することにより、０，１（又は１,−１）で表されたデータ列（２値信号）を出力する回路である。なお、ビタビ復号器１７及びＦＤＴＳ復号器１８は、内部のブランチメトリック演算回路及びＡＣＳ（Add Compare Select）回路等が共用化されている。この共用化については詳細を後述する。
【００３３】
また、適応等化装置１０は、ＦＦフィルタ１２から出力された再生信号を所定時間遅延させる第１の遅延器２１と、ビタビ復号器１７から出力された２値信号が入力されその２値信号をフィルタリングする第１のフィードバックフィルタ（第１のＦＢフィルタ）２２と、第１の遅延器２１の出力信号から第１のＦＢフィルタ２２の出力信号を減算する第１の減算器２３と、第１のＦＢフィルタ２２のタップ係数を調整する第１のＦＢフィルタ係数制御回路２４とを備えている。
【００３４】
また、適応等化装置１０は、ＦＦフィルタ１２から出力された再生信号を所定時間遅延させる第２の遅延器２５と、ビタビ復号器１７から出力された２値信号が入力されその２値信号をフィルタリングする第２のフィードバックフィルタ（第２のＦＢフィルタ）２６と、第２の遅延器２５の出力信号から第２のＦＢフィルタ２６の出力信号を減算する第２の減算器２７と、第２のＦＢフィルタ２６のタップ係数を調整する第２のＦＢフィルタ係数制御回路２８とを備えている。
【００３５】
また、適応等化装置１０は、ビタビ復号器１７から出力された２値信号及び第１の減算器２３から出力された減算信号と、ＦＤＴＳ復号器１８から出力された２値信号及び第２の減算器２７から出力された減算信号とが入力されるセレクタ２９を備えている。セレクタ２９は、ビタビ復号器１７から出力された２値信号及び第１の減算器２３から出力された減算信号の組み合わせ、又は、ＦＤＴＳ復号器１８から出力された２値信号及び第２の減算器２７から出力された減算信号の組み合わせのいずれか一方を選択して出力する。セレクタ２９により選択された２つの信号は、位相シフタ係数制御回路１４、ＦＦフィルタ係数制御回路１５、プレディクタ係数制御回路１６、第１のＦＢフィルタ係数制御回路２４、第２のＦＢフィルタ係数制御回路２８に供給されて、タップ係数の算出に用いられる。また、セクタ２９により選択された２つの信号は、ビタビ復号器１７及びＦＤＴＳ復号器１８にも供給され、復号演算に用いられる。
【００３６】
また、適応等化装置１０は、レベルエラー/タイミング誤差検出回路３０を備えている。レベルエラー/タイミング誤差検出回路３０には、ＦＤＴＳ復号器１８から出力された２値信号及び第２の減算器２７から出力された減算信号が入力され、ＡＧＣ回路７及びＰＬＬ回路８が参照するレベルエラー信号及びタイミング誤差信号とを生成する。
【００３７】
適応等化装置１０によるＰＲＭＬ等化についての全体説明
適応等化装置１０で行われるＰＲ等化について説明をする。
【００３８】
ＦＦフィルタ１２は、パーシャルレスポンス応答に基づく波形等化を行うフィルタである。ＦＦフィルタ１２は、パス帰還構造の最尤復号器（ビタビ復号器１７及びＦＤＴＳ復号器１８）の前段に配置されており、このため、適応等化装置１０全体として、ＰＲＭＬに基づく等化が行われることとなる。
【００３９】
さらに、ＦＦフィルタ１２は、等化対象の信号波形に含まれるＩＳＩ（Inter-Symbol Interference）の応答うち、前縁部分のＰＲ応答の歪み及び等化対象波形の前縁より前のＩＳＩの応答に対してのみ、等化を行うものである。すなわち、等化対象波形の前縁より後のＰＲ応答の歪み、及び、等化対象波形の後縁以後のＩＳＩについては、考慮をしない等化、つまり、等化対象波形の前縁より後のＰＲ応答の歪み及び等化対象波形の後縁以後のＩＳＩの残存を許容した等化を行う。
【００４０】
ここで、ＩＳＩとは、ある信号波形上に重畳される隣接シンボルからの干渉成分のことである。
【００４１】
また、等化対象波形の前縁より前のＩＳＩとは、等化対象となっている信号波形を２値信号にした場合における前エッジのタイミング（０から１への値が変化するタイミング）よりも、時間的に前に存在するＩＳＩのことである。等化波形の前縁より前のＩＳＩのことを以下前縁ＩＳＩという。
【００４２】
また、等化対象波形の後縁より後のＩＳＩとは、等化対象となっている波形を２値信号にした場合における後エッジのタイミング（１から０へ値が変化するタイミング）よりも、時間的に後に存在するＩＳＩのことである。等化波形の後縁以降のＩＳＩのことを以下後縁ＩＳＩという。
【００４３】
ＦＦフィルタ１２において以上のような等化処理を行うために、適応等化装置１０では、既に最尤復号（ビタビ復号又はＦＤＴＳ復号）された２値信号から、等化対象波形の前縁より後のＰＲ応答の歪み及び後縁ＩＳＩの応答を生成し、これらの応答とＦＦフィルタ１２の応答との合成応答がＰＲ応答となるように、ＦＦフィルタ１２のタップ係数を制御している。
【００４４】
具体的には、第１のＦＢフィルタ２２又は第２のＦＢフィルタ２６は、最尤復号の判定結果から、ＰＲ応答の歪み及び後縁ＩＳＩの応答を生成する。第１の遅延器２１又は第２の遅延器２５は、ＦＦフィルタ１２の応答結果を最尤復号による処理遅延時間分だけ遅延させる。第１の減算器２３及び第２の減算器２７は、遅延したＦＦフィルタ１２の応答結果から、最尤復号後の２値信号から生成されたＰＲ応答の歪み及び後縁ＩＳＩの応答を減算する。そして、ＦＦフィルタ係数制御回路１５は、第１の減算器２３及び第２の減算器２７から出力された応答結果がＰＲ応答となるように、ＦＦフィルタ１２のタップ係数を調整する。
【００４５】
このようにＦＦフィルタ１２のタップ係数を調整することによって、最尤復号では除去できない等化対象波形の前縁以前のＩＳＩのＰＲ応答並びに等化対象波形の前縁以前のＰＲ応答の歪みを、ＦＦフィルタ１２によって確実に除去することができる。もっとも、ＦＦフィルタ１２によっては、等化対象波形の前縁より後に存在するＰＲ応答の歪み、及び、等化対象波形の後縁以後のＩＳＩは、応答結果に残存することとなるが、これらについては、後段の最尤復号（ビタビ復号又はＦＤＴＳ復号）によって除去できるので、総合的にはＳ/Ｎが向上する。
【００４６】
さらに、ＦＦフィルタ１２は、線形適応等化フィルタと、非線形フィルタの一つである高次の適応等化ボルテラフィルタとを並列に接続したフィルタ構成となっている。このため、ＦＦフィルタ１２では、各線形、非線形フィルタの出力が加算されるので、入力される再生信号がアシンメトリに代表される非線形性を持つ場合の非線形等化誤差を適応的に補正し、近似的に線形化された等化結果を後段に出力することが可能となっている。
【００４７】
つぎに、以上のＰＲ等化の処理内容を数式を用いて具体的に説明する。
【００４８】
まず、ＦＦフィルタ１２には、図３の点線に示すような標本化された再生信号が入力される。例えば、最初の２データ分をタップ係数がＰＲ（１１１）のＰＲ応答に等化しようとすると、当該適応等化装置１０では、通常のＰＲ等化とは異なり、出力として図３の実線に示すような等化波形が得られる。
この等化波形をy0nとする。y0nは、次の式（１）で表される。
【００４９】
【数１】
2005302130.tif 000003
【００５０】
ここで、ｃｉは一般的に表したＰＲ応答のタップ係数であり、その干渉長をｐｒ＿ｌｅｎとする。例えばＰＲ応答のタップ係数がＰＲ（１１）ならばｃ０＝１,ｃ１＝１, ｐｒ＿ｌｅｎ＝２、ＰＲ（１２１）ならばｃ０＝１,ｃ１＝２, ｃ２＝２, ｐｒ＿ｌｅｎ＝３、ＰＲ（１１１）ならばｃ０＝１,ｃ１＝２, ｃ２＝２１ ｐｒ＿ｌｅｎ＝３となる。
【００５１】
また、ｂｉは、想定しているＰＲ応答からのずれである歪みを表す項である。また、ａｎは、時刻ｎでの記録されているＮＲＺデータの値で±１の値をとる。さらに、ｗｎは重畳しているノイズを示す。
【００５２】
適応等化装置１０では、以上の式（１）示すように、第２の項のＰＲ応答からのずれを許容した等化が行われるように動作している。
【００５３】
以下、以上のような処理を実現するための適応等化装置１０の各構成要素について、具体的に説明を行う。
【００５４】
ＦＦフィルタ
ＦＦフィルタ１２は、線形適応等化フィルタと、高次適応等化ボルテラフィルタとが並列に接続されたフィルタであり、次の式（２-１）の演算を行うデジタルフィルタである。ｘｎは、ＦＦフィルタ１２への時刻ｎにおける入力信号を表している。
【００５５】
【数２】
2005302130.tif 000004
【００５６】
（２-１）式の右辺第一項ｙ０１ｎは線形適応等化フィルタ出力（（２-２）式）であり、（２-１）式の右辺第二項ｙ０２ｎは高次適応等化ボルテラフィルタ出力（（２-３）式）である。
【００５７】
線形適応等化フィルタは、具体的には、図４に示すように、入力信号を１サンプル毎に遅延していく（ｆｆｆ＿ｌｅｎ−１）段の遅延器と、初段の乗算器の入力及び各遅延器の出力にタップ係数ｆｉ（ｉは整数）を乗算する（ｆｆｆ＿ｌｅｎ）個の乗算器と、各乗算器の出力を総和して（２-１）式の右辺第一項ｙ０１ｎを出力する総和加算器とからなるＦＩＲフィルタにより構成される。なお、各乗算器に与えられるタップ係数ｆｉ（ｉは整数）は、後述するＦＦフィルタ係数制御回路１５から発生される。
【００５８】
高次適応等化ボルテラフィルタは、入力波形をボルテラ級数展開したものと仮定して非線形等化を行うボルテラフィルタである。例えば２次のボルテラフィルタ３１は、具体的には、図５に示すように、２段の水平方向遅延器３２-１,３２-２と、２段の垂直方向遅延器３３-１,３３-２とを備えている。水平方向遅延器３２-１,３２-２２及び垂直方向遅延器３３-１,３３-２により、入力信号ｘｎ、１サンプル遅延した入力信号ｘｎ-１、及び、２サンプル遅延した入力信号ｘｎ-２を生成している。
【００５９】
また、２次のボルテラフィルタ３１は、入力信号ｘ（ｎ）と入力信号ｘ（ｎ）とを乗算する第１の乗算器３４-００と、入力信号ｘｎと１サンプル遅延した入力信号ｘ（ｎ-１）とを乗算する第２の乗算器３４-０１と、入力信号ｘ（ｎ）と２サンプル遅延した入力信号ｘ（ｎ-１）とを乗算する第３の乗算器３４-０２と、１サンプル遅延した入力信号ｘ（ｎ-１）と入力信号ｘ（ｎ）とを乗算する第４の乗算器３４-１０と、１サンプル遅延した入力信号ｘ（ｎ-１）と１サンプル遅延した入力信号ｘ（ｎ-１）とを乗算する第５の乗算器３４-１１と、１サンプル遅延した入力信号ｘ（ｎ-１）と２サンプル遅延した入力信号ｘ（ｎ-１）とを乗算する第６の乗算器３４-１２と、２サンプル遅延した入力信号ｘ（ｎ-１）と入力信号ｘ（ｎ）とを乗算する第７の乗算器３４-２０と、２サンプル遅延した入力信号ｘ（ｎ-１）と１サンプル遅延した入力信号ｘ（ｎ-１）とを乗算する第８の乗算器３４-２１と、１サンプル遅延した入力信号ｘ（ｎ-１）と２サンプル遅延した入力信号ｘ（ｎ-１）とを乗算する第９の乗算器３４-２２とを備えている。
【００６０】
また、２次のボルテラフィルタ３１は、第１の乗算器３１-００の出力信号にタップ係数ｆｖ（０,０）を乗算する第１のタップ係数乗算器３５-００と、第２の乗算器３１-０１の出力信号にタップ係数ｆｖ（０,１）を乗算する第２のタップ係数乗算器３５-０１と、第３の乗算器３１-０２の出力信号にタップ係数ｆｖ（０,２）を乗算する第３のタップ係数乗算器３５-０２と、第４の乗算器３１-１０の出力信号にタップ係数ｆｖ（１,０）を乗算する第４のタップ係数乗算器３５-１０と、第５の乗算器３１-１１の出力信号にタップ係数ｆｖ（１,１）を乗算する第５のタップ係数乗算器３５-１１と、第６の乗算器３１-１２の出力信号にタップ係数ｆｖ（１,２）を乗算する第６のタップ係数乗算器３５-１２と、第７の乗算器３１-２０の出力信号にタップ係数ｆｖ（２,０）を乗算する第７のタップ係数乗算器３５-２０と、第８の乗算器３１-２１の出力信号にタップ係数ｆｖ（２,１）を乗算する第８のタップ係数乗算器３５-２１と、第９の乗算器３１-２２の出力信号にタップ係数ｆｖ（２,２）を乗算する第９のタップ係数乗算器３５-２２とを備えている。
【００６１】
また、２次のボルテラフィルタ３１は、第１〜第９のタップ係数乗算器３５-００〜３５-２２の出力を総和して、（２-１）式の右辺第二項ｙ０２ｎを出力する総和加算器３６を備えている。
【００６２】
なお、第１〜第９のタップ係数乗算器３５-００〜３５-２２に与えられるタップ係数ｆｖ（ｉｊ）（ｉ,ｊは整数）は、後述するＦＦフィルタ係数制御回路１５から発生される値が設定される。また、ここでは、２次のボルテラフィルタを示したが、遅延量は２次に限らず、３次でも４次でもそれ以上の高次であってもよい。
【００６３】
ＦＦフィルタ１２は、以上のような線形適応等化フィルタと、高次適応等化ボルテラフィルタとが並列に接続されたフィルタであり、そのタップ係数ｆｉ及びｆｖｉｋがＦＦフィルタ係数制御回路１５により制御されることによって、入力された再生信号を適応的にＰＲ等化を行う。
【００６４】
ＦＢフィルタ
第１のＦＢフィルタ２２及び第２のＦＢフィルタ２６は、最尤復号（ビタビ復号又はＦＤＴＳ復号）の仮判定結果である−１又は＋１の２値信号ａ（ｎ−ｄ）｛＝（ａ（ｎ−ｄ０）又はａ（ｎ−ｄ１））｝が入力され、入力された仮判定結果ａ（ｎ−ｄ）に基づき、式（１）における第２項の等化対象波形のうちの２サンプル目以降のＰＲ応答歪み（例えば図３におけるｂ０,ｂ１）及び後縁ＩＳＩ（例えば図３におけるｂ２,ｂ３,ｂ４）の応答の演算を行うデジタルフィルタである。
【００６５】
ここで、適応等化装置１０の場合、ビタビ復号器１７の仮判定結果に対してフィルタリングを行う第１のＦＢフィルタ２２と、ＦＤＴＳ復号器１８の仮判定結果に対してフィルタリングを行う第２のＦＢフィルタ２６とがあるが、いずれか一方のみがＰＲ等化に用いられる。その切り替えは、後述するセレクタ２９により行われる。
【００６６】
ビタビ復号器１７の仮判定結果に対してフィルタリングする第１のＦＢフィルタ２２の演算出力をｙ４０ｎとし、ＦＤＴＳ復号器１８の仮判定結果に対してフィルタリングする第２のＦＢフィルタ２６の演算出力をｙ４１ｎとすると、第１のＦＢフィルタ２２は式（３-１）の演算を行い、第２のＦＢフィルタ２６は式（３-２）の演算を行う。
【００６７】
【数３】
2005302130.tif 000005
【００６８】
ｄ０はビタビ復号器１７の判定遅延、ｄ１はＦＤＴＳ復号器１８の判定遅延を表し、０以上の整数である。なお、ｄ０及びｄ１を区別して表現しない場合には、単にｄと表現する。
【００６９】
第１のＦＢフィルタ２２及び第２のＦＢフィルタ２６は、具体的には、図６に示すように、入力信号を１サンプル毎に遅延していく（fbf_len-1）段の遅延器と、初段の遅延器の入力及び各遅延器の出力にタップ係数ｂｉ（ｉは整数）を乗算する（fbf_len）個の乗算器と、各乗算器の出力を総和して（３-１）式及び（３-２）式のｙ４０ｎ,ｙ４１ｎを出力する総和加算器とからなるＦＩＲフィルタにより構成される。
【００７０】
なお、各乗算器に与えられるタップ係数ｂｉ（ｉは整数）は、後述する第１のＦＢフィルタ係数制御回路２４又は２のＦＢフィルタ係数制御回路２８から発生される値が設定さ
れる。
【００７１】
第１のＦＢフィルタ２２及び第２のＦＢフィルタ２６は、以上のような線形適応等化フィルタであり、そのタップ係数ｂｉがＦＦフィルタ係数制御回路１５により制御されることによって、等化対象波形の前縁より後のＰＲ応答の歪み、及び、等化対象波形の後縁以後のＩＳＩの応答を出力する。
【００７２】
遅延器及び減算器
第１の遅延器２１は、ビタビ復号器１７の判定時間分の遅延に対応した遅延量（ｄ０）を持つシフトレジスタから構成されている。第１の遅延器２１は、ＦＦフィルタ１２の応答結果ｙ０ｎが入力される。従って、第１の遅延器２１の出力は、Ｙ０（ｎ−ｄ０）となる。
【００７３】
本例では、ビタビ復号器１７の復号遅延がpmem_lenクロックあるので、ｙ０ｎをpmem_len(=d0)クロック遅延させるものである。つまり、具体的には、第１の遅延器２１の出力信号は、ｙ０（ｎ−ｐｍｅｍ＿ｌｅｎ）となる。
【００７４】
第２の遅延器２５は、ＦＤＴＳ復号器１８の判定時間分の遅延に対応した遅延量（ｄ１）を持つシフトレジスタから構成されている。第２の遅延器２５は、ＦＦフィルタ１２の応答結果ｙ０ｎが入力される。従って、第２の遅延器２５の出力は、Ｙ０（ｎ−ｄ１）となる。本例では、ＦＤＴＳ復号器１８の復号遅延が３クロックあるので、ｙ０ｎを３(=d1)クロック遅延させるものである。つまり、具体的には、第２の遅延器２５の出力信号は、ｙ０（ｎ−３）となる。
【００７５】
第１の減算器２３は、ビタビ復号の判定時間分の遅延がされたＦＦフィルタ１２の応答結果から、だ光ディスク１のＦＢフィルタ２２の出力結果を減算する。第１の減算器２３から出力される信号をｙ５０ｎとすると、ｙ５０ｎは以下の式（４-１）で表される。
【００７６】
【数４】
2005302130.tif 000006
【００７７】
第２の遅延器２５は、ＦＤＴＳ復号器１８の判定時間分の遅延に対応した遅延量を持つメモリである。第２の遅延器２５は、ＦＦフィルタ１２の応答結果を遅延させる。また、第２の減算器２７は、ＦＤＴＳ復号の判定時間分の遅延がされたＦＦフィルタ１２の応答結果から、第２のＦＢフィルタ２６の出力結果を減算する。第２の減算器２７から出力される信号をｙ５１ｎとすると、ｙ５１ｎは以下の式（４-２）で表される。
【００７８】
【数５】
2005302130.tif 000007
【００７９】
セレクタ
セレクタ２９は、仮判定結果ａ（ｎ−ｄ）、並びに、ＦＦフィルタ１２のＰＲ応答から歪み及び後縁ＩＳＩを除去した応答Ｙ５０ｎ−ｄを、位相シフタ１１、ＦＦフィルタ１２、プレディクタ１３、第１のＦＢフィルタ係数制御回路２４及び第２のＦＢフィルタ係数制御回路２８に供給する。このとき、セレクタ２９は、ビタビ復号器１７の結果ａ（ｎ−ｄ０）及びｙ５０ｎ−ｄ０を用いるのか、或いは、ＦＤＴＳ復号器１８の結果ａ（ｎ−ｄ１）及びｙ５１ｎ−ｄ１を用いるのかを選択する装置である。セレクタ２９から出力される選択された仮判定結果をａ（ｎ−ｄ）、並びに、ＰＲ応答の歪み及び後縁ＩＳＩを除去した波形をｙ５（ｎ−ｄ）と表すと、以下のようになる。
【００８０】
【数６】
2005302130.tif 000008
【００８１】
ＦＦフィルタ係数制御回路
ＦＦフィルタ係数制御回路１５は、ＦＦフィルタ１２の線形適応等化フィルタのタップ係数であるｆｉ、並びに、高次ボルテラフィルタのタップ係数であるｆｖｉｊを算出する。
【００８２】
図７は、ＦＦフィルタ係数制御回路１５の構成を示したブロック図である。ＦＦフィルタ係数制御回路１５は、図７に示すように、ＦＦフィルタ係数更新部４１を備えている。ＦＦフィルタ係数更新部４１には、最尤復号器（ビタビ復号器１７又はＦＤＴＳ復号器１８）の仮判定結果ａ（ｎ−ｄ）、減算器（第１の減算器２３又は第２の減算器２７）から出力されたＰＲ応答歪み及び後縁ＩＳＩの除去信号ｙ５（ｎ−ｄ）、並びに、ＦＦフィルタ１２の遅延器内に保持されている信号ｘ（ｎ-ｄ−ｉ）（ここで、ｉは、０からｆｆｆ＿ｌｅｎ−１までの整数値である。）が入力される。ＦＦフィルタ係数制御回路１５により算出されたタップ係数ｆｉ及びｆｖｉｊは、ＦＦフィルタ１２の各タップ係数を乗算する各乗算器に供給される。
【００８３】
ＦＦフィルタ係数更新部４１は、ＰＲ応答歪み及び後縁ＩＳＩ応答の除去信号ｙ５（ｎ−ｄ）が、最尤復号結果のパーシャルレスポンス応答（ＰＲ（））と一致するように、ＦＦフィルタ１２のタップ係数ｆｉ及びｆｖｉｊの制御を行う。すなわち、ＦＦフィルタ係数更新部４１は、ＦＦフィルタ１２の応答が、ＰＲ応答の歪み及び後縁ＩＳＩの応答を除いた応答と一致するように、ＦＦフィルタ１２のタップ係数ｆｉ及びｆｖｉｊの制御を行う。さらに言い換えれば、ＦＦフィルタ係数更新部４１は、ＦＦフィルタ１２の応答が、前縁でのＰＲ応答の歪みをゼロとするとともに前縁ＩＳＩを除去するような応答と一致するように、ＦＦフィルタ１２のタップ係数ｆｉ及びｆｖｉｊの制御を行う。
【００８４】
ここで、ＦＦフィルタ係数更新部４１では、ＬＭＳアルゴリズムに基づき、タップ係数ｆｉ及びｆｖｉｊの算出を行う。
【００８５】
ＬＭＳアルゴリズムを評価するうえで、まず、ＦＦフィルタ１２の出力波形の評価関数として、以下の式（５）に示すような、除去信号ｙ５（ｎ−ｄ）と、最尤復号の仮判定結果のＰＲ応答との自乗誤差Ｆ（ｎ）を考える。
【００８６】
【数７】
2005302130.tif 000009
【００８７】
ｎは現在の時刻を表す。ＰＲ（）は、所望のＰＲ応答のリファレンス波形を得る関数である。ＰＲ（１１１）を想定した場合には、ａ（ｎ−ｄ）＋ａ（ｎ−ｄ−１）＋ａ（ｎ−ｄ−２）を演算することになる。
【００８８】
非線形歪を持つ入力波形ｙ５（ｎ−ｄ）が近似的に入力信号ｘ（ｎ）について２次のボルテラ級数展開できると仮定すると、下記式（６）のように表せる。
【００８９】
【数８】
2005302130.tif 000010
【００９０】
式（５）のＦ（ｎ）を、ＦＦフィルタ１２の線形適応等化フィルタのインデックスｉのタップ係数ｆｉについて偏微分を行うと以下の式（７）のようになる。
【００９１】
【数９】
2005302130.tif 000011
【００９２】
ＬＭＳアルゴリズムは、自乗誤差を最小するようにフィルタ係数を制御するアルゴリズムである。従って、自乗誤差の偏微分値に適当なゲインを乗算して、タップ係数ｆｉから減算していくことによって、ＰＲ応答歪み及び後縁ＩＳＩ応答の除去信号ｙ５（ｎ−ｄ）がＰＲ応答に追従するように、線形適応等化フィルタによって、適応的にフィルタリングが行われることとなる。
【００９３】
同様に、２次適応等化ボルテラフィルタのインデックスｊ,ｋにおけるタップ係数ｆｖｊｋについて偏微分を行うと、次の式（８）に示すようになる。
【００９４】
【数１０】
2005302130.tif 000012
【００９５】
すなわち、線形適応等化フィルタのタップ係数の更新アルゴリズムと、非線形適応等化ボルテラフィルタのタップ係数の更新アルゴリズムとの違いは、偏微分演算が現時刻ｎの入力信号ｘ（ｎ）)からの固定遅延ｄに加えて遅延ｊ,ｋだけ遅れた２つの信号の積で表されている点のみで、それを除けば線形の適応等化フィルタのタップ係数更新装置と同様な構成となる。
【００９６】
従って、自乗誤差の偏微分値に適当なゲインを乗算して、タップ係数ｆｖｉｋから減算していくことによって、ＰＲ応答歪み及び後縁ＩＳＩ応答の除去信号ｙ５（ｎ−ｄ）がＰＲ応答に追従するように、非線形等化フィルタである高次のボルテラフィルタによって、適応的にフィルタリングが行われることとなる。
【００９７】
図８は、ＦＦフィルタ１２内の線形適応等化フィルタのインデックスｉのタップ係数ｆｉを算出するための具体的な係数算出回路４１-ｉを示す図である。なお、ＦＦフィルタ係数更新部４１内には、各インデックスに対応した係数算出回路が設けられているが、回路構成は全て同一である。
【００９８】
係数算出回路４１-ｉは偏微分演算部４２と、移動平均部４３と、ゲイン乗算部４４と、係数更新部４５とから構成されている。
【００９９】
偏微分演算部４２は、仮判定結果ａ（ｎ−ｄ）からＰＲ応答のリファレンス波形ＰＲ（ａ（ｎ−ｄ））を算出するフィルタ回路４６と、ＰＲ応答の歪み及び後縁ＩＳＩ応答の除去波形ｙ５（ｎ−ｄ）からＰＲ（ａ（ｎ−ｄ））を減算する減算器４７と、減算器４７の減算結果とＦＦフィルタ１２の遅延器内に保持されている信号ｘ（ｎ-ｄ−ｉ）と”２”とを乗算する乗算器４８とから構成されている。偏微分演算部４２では、乗算器４８から式（７）に示す偏微分結果を出力することができる。
【０１００】
移動平均部４３は、偏微分結果を例えば移動平均数Ｍ０で移動平均する。乗算器４４は、移動平均部４３から出力された移動平均結果にゲインα０を乗算する。
【０１０１】
係数更新部４５は、１クロック前の係数値ｆｉから、移動平均されてゲインα０が乗算された偏微分結果を減算する。このため、係数更新部４５は、偏微分結果が零に近づくように更新されていくこととなる。
【０１０２】
図９は、ＦＦフィルタ１２内の高次非線形適応等化ボルテラフィルタのインデックスｉｋのタップ係数ｆｖｉｋを算出するための具体的な係数算出回路４１-ｉｋを示す図である。なお、ＦＦフィルタ係数更新部４１内には、各インデックスに対応した係数算出回路が設けられているが、回路構成は全て同一である。
【０１０３】
係数算出回路４１-ｉｋの回路構成は、偏微分演算部４２内の乗算器４８のみが異なり、他は線形等化フィルタの係数算出回路４１-ｉと同一である。係数算出回路４１-ｉｋの偏微分演算部４２内の乗算器４８は、減算器４７の減算結果と、ＦＦフィルタ１２の遅延器内に保持されている信号ｘ（ｎ-ｄ−ｉ）と、信号ｘ（ｎ-ｄ−ｋ）と、”２”とを乗算する。
【０１０４】
ＦＢフィルタ係数制御回路
第１のＦＢフィルタ係数制御回路２４及び第２のＦＢフィルタ係数制御回路２８は、第１のＦＢフィルタ２２及び第２のＦＢフィルタ２６のタップ係数であるｂｉを算出する。
【０１０５】
図１０は、ＦＢフィルタ係数制御回路２４,２８の構成を示したブロック図である。ＦＢフィルタ係数制御回路２４,２８は、ＦＢフィルタ係数更新部５１と、Ｈ（Ｄ）演算ブロック５２とを備えている。
【０１０６】
ＦＢフィルタ係数更新部５１には、第１のＦＢフィルタ２２又は第２のＦＢフィルタ２６から出力されたＰＲ応答歪み及び後縁ＩＳＩの除去波形ｙ５（ｎ−ｄ）及び仮判定結果ａ（ｎ-ｄ−ｉ）（ここで、ｉは、０からｆｆｆ＿ｌｅｎ−１までの整数値である。）が入力される。ＦＢフィルタ係数制御回路２４,２８により算出されたタップ係数ｂｉは、第１のＦＢフィルタ２２及び第２のＦＢフィルタ２６の各タップ係数を乗算する各乗算器に供給される。
【０１０７】
Ｈ（Ｄ）演算ブロック５２は、ビタビ復号器１７及びＦＤＴＳ復号器１８により用いられる伝達関数Ｈ（Ｄ）を生成する。その詳細は、後で説明をする。
【０１０８】
ＦＦフィルタ係数更新部５１は、ＰＲ応答歪み及び後縁ＩＳＩ応答の除去信号ｙ５（ｎ−ｄ）が、最尤復号結果のパーシャルレスポンス応答（ＰＲ（））と一致するように、ＦＢフィルタ２２,２６のタップ係数ｂｉの制御を行う。すなわち、ＦＢフィルタ係数更新部５１は、ＦＢフィルタ２２,２６の応答が、ＰＲ応答の歪み及び後縁ＩＳＩの応答と一致するように、ＦＢフィルタ２２,２６のタップ係数ｂｉの制御を行う。
【０１０９】
ここで、ＦＢフィルタ係数更新部５１では、ＬＭＳアルゴリズムに基づき、タップ係数ｂｉの算出を行う。
【０１１０】
ＦＢフィルタ係数更新部５１のＬＭＳアルゴリズムを評価するうえで、ＦＦフィルタ１２と同様に、上述した式（５）に示すような、除去信号ｙ５（ｎ−ｄ）と最尤復号の仮判定結果のＰＲ応答との自乗誤差Ｆ（ｎ）を考える。
【０１１１】
式（５）のＦ（ｎ）を、第１のＦＢフィルタ２２及び第２のＦＢフィルタ２６のインデックスｉのタップ係数ｂｉについて偏微分を行うと以下の式（９）のようになる。
【０１１２】
【数１１】
2005302130.tif 000013
【０１１３】
ＬＭＳアルゴリズムは、自乗誤差を最小するようにフィルタ係数を制御するアルゴリズムである。従って、自乗誤差の偏微分値に適当なゲインを乗算して、タップ係数ｂｉから減算していくことによって、ＦＢフィルタ２２,２６の応答が、ＰＲ応答の歪み及び後縁ＩＳＩの応答に追従するように、適応的にフィルタリングが行われることとなる。
【０１１４】
図１１は、ＦＢフィルタ２２,２６のインデックスｉのタップ係数ｂｉを算出するための具体的な係数算出回路５１-ｉを示す図である。なお、ＦＢフィルタ係数更新部５１内には、各インデックスに対応した係数算出回路が設けられているが、回路構成は全て同一である。
【０１１５】
係数算出回路５１-ｉは偏微分演算部５２と、移動平均部５３と、ゲイン乗算部５４と、係数更新部５５とから構成されている。
【０１１６】
偏微分演算部５２は、仮判定結果ａ（ｎ−ｄ）からＰＲ応答のリファレンス波形ＰＲ（ａ（ｎ−ｄ））を算出するフィルタ回路５６と、ＰＲ応答の歪み及び後縁ＩＳＩ応答の除去波形ｙ５（ｎ−ｄ）からＰＲ（ａ（ｎ−ｄ））を減算する減算器５７と、減算器５７の減算結果とＦＢフィルタ２２,２６の遅延器内に保持されている信号ａ（ｎ-ｄ−ｉ）と”−２”とを乗算する乗算器５８とから構成されている。偏微分演算部５２では、乗算器５８から式（９）に示す偏微分結果を出力することができる。
【０１１７】
移動平均部５３は、偏微分結果を例えば移動平均数Ｍ０で移動平均する。ゲイン乗算器５４は、移動平均部５３から出力された移動平均結果にゲインα２を乗算する。
【０１１８】
係数更新部５５は、１クロック前の係数値ｂｉから、移動平均されてゲインα２が乗算された偏微分結果を減算する。このため、係数更新部５５は、偏微分結果が零に近づくように更新されていくこととなる。
【０１１９】
プレディクタ及びプレディクタ係数制御回路
つぎに、プレディクタ１３、及び、プレディクタ１３のタップ係数であるｐｉを算出するプレディクタ係数制御回路１６について説明をする。
【０１２０】
再生信号に加わっているノイズは、通常白色ノイズであるが（つまり、周波数に関わらず一定レベルのノイズ）、ＦＦフィルタ１２により等化処理が行われることにより、ノイズが周波数特性をもってしまう。周波数特性をもったノイズが含まれていると、後段の最尤復号器で相関の強いノイズは検出性能を劣化させるためにｂＥＲが上昇してしまう。
【０１２１】
プレディクタ１３は、最尤復号器（ビタビ復号器１７及びＦＤＴＳ復号器１８）に入力する信号に含まれているノイズを白色化させ、適応等化装置１０の総合的な検出性能を向上させるものである。
【０１２２】
プレディクタ１３は、ＦＦフィルタ１２から出力された入力信号ｙ０ｎが入力され、ノイズの白色化を行うための予測係数ｐｉ（ここでは、ｉ＝１,２,…,ｐｒｄ＿ｌｅｎ）が設定され、以下の式（１０）の演算を行うデジタルフィルタである。
【０１２３】
【数１２】
2005302130.tif 000014
【０１２４】
プレディクタ１３は、具体的には、図１２に示すように、ＦＦフィルタ１２から出力された入力信号ｙ０ｎを１サンプル毎に遅延していく（prd_len）段の遅延器と、各遅延器の出力にタップ係数ｐｉ（ｉは整数）を乗算する（prd_len）個の乗算器と、初段の遅延器の入力と各乗算器の出力とを総和して出力信号ｙ２ｎを出力する総和加算器とからなるＦＩＲフィルタにより構成される。
【０１２５】
なお、各乗算器に与えられるタップ係数ｐｉ（ｉは整数）は、プレディクタ係数制御回路１６から発生される値が設定される。
【０１２６】
プレディクタ係数制御回路１６について説明する。
【０１２７】
図１３はプレディクタ係数制御回路１６の内部ブロック図である。
【０１２８】
このプレディクタ係数制御回路１６は、係数更新部６１と、Ｇ（Ｄ）演算ブロック６２と、ノイズプレディクタ６３と、誤差算出部６４とを有する。誤算算出部６４は、ｙ５（ｎ−ｄ）と仮判定結果ａ（ｎ−ｄ）が入力されて、時刻（ｎ−ｄ）のｗ（ｎ−ｄ）の誤差信号を計算する。このｗ（ｎ−ｄ）をプレディクタ１３であるＦＩＲフィルタに入力して、その結果とｗ（ｎ−ｄ−ｉ）の信号を係数更新部に入力して各タップ係数ｐｉを更新する（ｉ＝１,２,…,ｐｒｄ＿ｌｅｎ）。
【０１２９】
ここで、プレディクタの評価関数として以下の式（１１）によるｅ２（ｎ）を考える。ここでｎは現在の時刻を表している。
【０１３０】
【数１３】
2005302130.tif 000015
【０１３１】
そして、ＬＭＳアルゴリズムを用いてこれを最小にする方法を考える。
【０１３２】
例えば、プレディクタ１３のインデックスｉ のタップ係数ｐｉについて偏微分を行うと以下の式（１２）に示すようになる。
【０１３３】
【数１４】
2005302130.tif 000016
【０１３４】
この演算は係数更新部６１の内部で行われる。
【０１３５】
図１４は係数更新部のi 番目のタップ係数ｐｉの係数に対する詳細ブロック図である。この図１４に示す係数更新部はタップ係数の数ｐｒｄ＿ｌｅｎだけ存在するが、すべて同じ構造であるので、ｉ 番目を例にとり示した。
【０１３６】
図示のように、上記の偏微分演算は加算器や遅延器等よりなる偏微分演算部６５にて行われる。この偏微分結果は移動平均演算部６６に送られ、この移動平均演算部６６により与えられた移動平均数Ｍ４の移動平均演算を行う。そして、その結果は乗算器６７によって更新係数α４ が掛け算され、加算器６８によって１クロック前のpiから引き算されて更新される。
【０１３７】
なお、Ｇ（Ｄ）演算ブロック６２については後で説明をする。
【０１３８】
ビタビ復号及びＦＤＴＳ復号
次に、ビタビ復号器１７及びＦＤＴＳ復号器１８の動作を説明する。
【０１３９】
ＦＤＴＳやビタビ復号器のブランチメトリックの演算は、E.Eleftheriou and W.Hirt ”Noise-Predictive Maximum-Likelihood(NPML) Detection for the Magnetic Recording Channel” の(5)式または(7) 式に記述されているノイズ予測の部分に加えて、本発明の趣旨である歪みや後縁ＩＳＩを除去する演算を行う。ただし、本例では、メトリックは最小のものを用いるとして式の符号は逆転して考えるものとする。また、この論文ではＰＲ４ を例にして書かれているが、本例では一般化したＰＲの例として計算する。
【０１４０】
まず、プレディクタ１３の伝達関数P(D)は、次の式（２１）で表すことができる。
【０１４１】
【数１５】
2005302130.tif 000017
【０１４２】
ビタビ復号器１７の伝達関数G(D)を次の式（２２）のように定義する。
【０１４３】
【数１６】
2005302130.tif 000018
【０１４４】
この係数gi(g0=-c0)は図１３のプレディクタ係数制御回路１６のG(D)演算ブロック６２で計算される。
【０１４５】
次に、本発明の特徴である歪み及び後縁ＩＳＩを除去するためのH(D)を次の式（２３）のように定義する。
【０１４６】
【数１７】
2005302130.tif 000019
【０１４７】
この係数hi(h0=0)は図１０のＦＢフィルタ係数制御回路２４,２８のH(D)演算ブロック５２で計算される。
【０１４８】
また、時刻ｎのブランチメトリックは以下の式（２４）のようになる。
【０１４９】
【数１８】
2005302130.tif 000020
【０１５０】
ここで打ち切り深度τのＦＤＴＳのブランチメトリックを考えると、下記の式（２５）の演算を行うことになる。
【０１５１】
【数１９】
2005302130.tif 000021
【０１５２】
また、ビタビ復号器の状態に展開する拘束長をKとすると、ビタビ復号器の状態slからsmへのブランチメトリックは下記の式（２６）の演算を行うことになる。
【０１５３】
【数２０】
2005302130.tif 000022
【０１５４】
この場合のビタビ復号器の状態数は2^Kになる。
【０１５５】
ここで記録符号の最小走行長d=1の符号が記録されているシステムを考える。最小走行長とはＮＲＺ記録符号の−１または＋１の最小連続数のことを示す。つまり、ｄ＝１の符号とは−１または＋１の符号が最低限２回は連続すると言う意味である。ｄ＝１，τ＝２で、a(n-3)の過去のデータが−１の場合のＦＤＴＳのツリー構造を図１５に示す。また、a(n-3)の過去のデータが＋１の場合のＦＤＴＳのツリー構造を図１６に示す。
【０１５６】
なお、ＦＤＴＳの演算は通常は、例えば本件出願人による特願２００３−３７１１１２号で開示した復号器の説明におけるτ＝１の例のようなハードウェア構造で行うが、本実施例の特徴であるビタビ復号器とＦＤＴＳ復号器のメトリック演算部のハードウェアの共用を行うことを示すため、後述のビタビ復号器の構造の中で復号回路を説明する。
【０１５７】
さて、ここでd=1,K=2(状態数４)のパス帰還型ビタビ復号器を説明する。
【０１５８】
図１７は、この場合の状態遷移を示す説明図である。状態はa(n-2)a(n-1)に相当する。ただし符号−１を０で示してある。たとえば過去のデータa(n-2)=-1, a(n-1)=+1ならば状態01を示す。また遷移の線には”入力符号a(n)”/”出力ISI”の関係が示してある。
【０１５９】
また、この状態遷移をトレリス線図で表すと図１８のようになる。例えば、図に示すように、状態00のブランチメトリックはs00→s00,s10→s00の遷移があるので、この２つのブランチメトリックを計算することになる。
【０１６０】
パス帰還型ビタビ復号器の原型として、非特許文献３：W.Schott, “IMPLEMENTATION OF TWO STATE VITERBI DECORDER WITH EMBEDDED DECISION FEEDBACK”に示されている２状態のものがある。本実施例のビタビ復号器も同様の構造をもつが、最小走行長を考慮して状態遷移を制限したことと、後述するように求めたgiとhiの値を用いてパス帰還構造のメトリック演算を行うことが本実施例の特徴である。
【０１６１】
図１９は本実施例の特徴であるパス帰還型ビタビ復号器１７及びＦＤＴＳ復号器１８の全体ブロック図を示す。図示のように、この復号装置は、ブランチメトリック計算部７１と、ＡＣＳ(Add Compare Select)７２と、パスメモリ７３と、パスメトリック計算部７４と、ＦＤＴＳ復号部７５とを有する。
【０１６２】
そして、ブランチメトリック計算部７１、ＡＣＳ(Add Compare Select)７２、パスメモリ７３は、ビタビ復号の状態の数だけ存在しており、パスメトリック計算部７４は状態の数だけあるパスメトリックの正規化と最小の状態を求める機能を有する。また、ＦＤＴＳ復号部７５は本実施例の特徴であるビタビ復号のパスメトリックやブランチメトリックを用いてＦＤＴＳ演算を行う機能を有する。
【０１６３】
図２０に図１７や図１８の状態遷移を行うビタビ復号器の詳細のブロック図を示す。
【０１６４】
図示のように、このビタビ復号器は、図１９に示したブランチメトリック計算部７１、ＡＣＳ７２、パスメモリ７３、及びパスメトリック計算部７４で構成されている。
【０１６５】
ここでパスメモリ７３はpmem_lenの数のメモリをもつシフトレジスタから構成される。このシフトレジスタは時刻の新しい順に並んでおり、以下の説明において、ビタビ復号器の各構成要素の配列をパスメモリ７３に対応する整数i(0〜pmem_len-1)の添え字を用いて表すものとする。
【０１６６】
まず、ブランチメトリック計算部00はbm0000=λn(s00, s00)、bm1000=λn(s10,s00)を求めるが、それぞれパスメモリ pmem00,pmem10の過去の値を用いて計算する。ＡＣＳ00は正規化パスメトリックとブランチメトリックを加算した値 pm00+bm0000,pm10+bm1000を比較して小さい方を選択し、その値をm00として出力する。また、パスメモリpmem00[0]に−１と選択したブランチを示す情報を出力する。
【０１６７】
また、ブランチメトリック計算部01はbm0001=λn(s00, s01)を求めるが、パスメモリ pmem00の過去の値を用いて計算する。ＡＣＳ01は正規化パスメトリックとブランチメトリックを加算した値 pm00+bm0001をm01として出力する。この状態への入力は１つしかないので比較は行わない。また、パスメモリpmem01[0]に＋１を出力する。
【０１６８】
また、ブランチメトリック計算部10はbm1110=λn(s11, s10)を求めるが、パスメモリ pmem11の過去の値を用いて計算する。ACS10は正規化パスメトリックとブランチメトリックを加算した値 pm11+bm1110をm10として出力する。この状態への入力は1つしかないので比較は行わない。また、パスメモリpmem10[0]に−１を出力する。
【０１６９】
また、ブランチメトリック計算部11はbm1111=λn(s11, s11)、bm0111=λn(s01,s11)を求めるが、それぞれパスメモリ pmem11,pmem01の過去の値を用いて計算する。ACS11は正規化パスメトリックとブランチメトリックを加算した値 pm11+bm1111,pm01+bm0111を比較して小さいほうを選択し、その値をm11として出力する。また、パスメモリpmem11[0]に＋１と選択したブランチを示す情報を出力する。
【０１７０】
そして、パスメトリック計算部は入力されたm00,m01,m10,m11の最小のものを見出して、以下の計算により正規化を行う。
【０１７１】
pm00=m00-min(m00,m01,m10,m11)
pm01=m01-min(m00,m01,m10,m11)
pm10=m10-min(m00,m01,m10,m11)
pm11=m11-min(m00,m01,m10,m11)
また、最小の状態を見出す関数としてmin_stat()を用いて、minSを出力する。
【０１７２】
minS=min_stat(m00,m01,m10,m11)
ここで、min_stat()はそれぞれ、m00が最小のときに00, m01が最小のときに01, m10が最小のときに10, m11が最小のときに11を出力する関数である。
【０１７３】
次に、パスメモリpmem00はＡＣＳ00の選択情報により以下のようなメモリ更新を行う。
【０１７４】
bm0000が選ばれた場合、
for(i=0; i<pmem_len-1; i++) pmem00[i+1] = pmem00[i]
bm1000が選ばれた場合、
for(i=0; i<pmem_len-1; i++) pmem00[i+1] = pmem10[i]
また、パスメモリpmem01は以下のメモリ更新を行う
for(i=0; i<pmem_len-1; i++) pmem01[i+1] = pmem00[i]
また、パスメモリpmem10は以下のメモリ更新を行う
for(i=0; i<pmem_len-1; i++) pmem10[i+1] = pmem11[i]
また、パスメモリpmem11はACS11の選択情報により以下のようなメモリ更新を行う。
bm0111が選ばれた場合、
for(i=0; i<pmem_len-1; i++) pmem11[i+1] = pmem01[i]
bm1111が選ばれた場合、
for(i=0; i<pmem_len-1; i++) pmem11[i+1] = pmem11[i]
次に図２１にＦＤＴＳ復号部７５の詳細回路を示す。図示のように、このＦＤＴＳ復号部７５は、復号論理回路７７と遅延器７８、７９を有する。これはτ＝２のＦＤＴＳを行う例である。
【０１７５】
図中の選択部７６はminSの値によって以下の選択を行う回路である。
【０１７６】
minS=00:sd(n-2)=pmem00[2]
minS=01:sd(n-2)=pmem01[2]
minS=10:sd(n-2)=pmem10[2]
minS=11:sd(n-2)=pmem11[2]
さらに符号のdmin=1を守るために、過去の判定結果により以下の復号を行う。
【０１７７】
a(n-4),a(n-3)=(-1,-1):a(n-2)=sd(n-2)
a(n-4)a(n-3)=(-1,+1):a(n-2)=+1
a(n-4)a(n-3)=(+1,-1):a(n-2)=-1
a(n-4)a(n-3)=(-1,-1):a(n-2)=sd(n-2)
つまり、dmin+1の過去をみて、d制限が満たされるように判定すればよい。
【０１７８】
位相シフタ等
ここで、図２２に示すように、比較的大きな前縁ＩＳＩ が存在する等化波形に対して等化する方法について説明する。
【０１７９】
まず、この前縁ＩＳＩ が存在する等化波形の位相を廻すような操作を考える。位相θを廻すということは、周波数軸上で考えると、図２３のような振幅特性と位相特性を掛け合わせることになる。ただし、fsはサンプリング周波数のことである。
【０１８０】
ここで、図２３の周波数特性の逆ＤＦＴ変換を行ったタップ係数を持つＦＩＲを位相シフタ（Phase Shifter ）と定義する。ただし、この位相シフタは、例えば本件出願人が提案した特願２００３−３６９３１２号で開示した位相推移装置を用いることにより、逆ＤＦＴを必要としない簡単な演算で実現することができる。
【０１８１】
この位相推移装置は、ＦＩＲフィルタのフィルタ係数を求める場合に、定常位相特性を逆離散フーリエ変換の式にあてはめて予めタップ係数を位相回転角θとの関係式にして求めるタップ係数演算を行うものであり、このタップ係数演算は、タップ係数を求める関係式において、位相回転角θに関する項と２πｋｎ／Ｎ（ただし、πは円周率、Ｎはタップ数で１以上の整数、ｋ及びｎは０≦ｋ≦Ｎ−１及び０≦ｎ≦Ｎ−１で定義されている整数）に対する三角関数のｋに関する総和演算の項との積和演算の形にして、さらに総和演算部分は各ｎに対して予め計算しておき、定数として扱い、そのときのθに対する三角関数を求めて論理演算によりタップ係数を求めるものである。
【０１８２】
次に、等化波形が位相シフタを通過した波形の様子を図２４に示す。
【０１８３】
ここで、位相θを大きくすると、前縁ＩＳＩのオーバーシュートが大きくなり、位相θを小さくすると前縁ＩＳＩのアンダーシュートが大きくなる様子が分かる。この前縁ＩＳＩが小さくなるように自動制御でθに帰還をかければ、前縁ＩＳＩが適当に小さな値になるように等化できる。
【０１８４】
図２４のオーバーシュートは波形検出点での前縁ＩＳＩの干渉となって現れる。そして、図２２のようにθが大きい場合、検出点での誤差が＋方向に大きくなり、θが小さい場合は検出点での誤差が−方向に大きくなる。このことから以下の式（３１）を計算すれば、θの誤差に比例したもの（位相シフト量）が計算できる。
【０１８５】
【数２１】
2005302130.tif 000023
【０１８６】
これを用いて、θの更新を行うブロックが位相シフタ係数制御回路１４であり、その詳細ブロックを図２５に示す。この位相シフタ係数制御回路１４では、加算器や遅延器等で構成されたθ演算部８１で上記の演算を行う。そして、加算器と遅延器等よりなる移動平均加算部８２でM5の間の移動平均を行い、α5 の更新係数を乗算器８３で掛け合わせて、減算器８４により１クロック前のθから減算する。
【０１８７】
レベルエラー/タイミング誤差検出回路
レベルエラー/タイミング誤差検出回路３０について説明する。
【０１８８】
レベルエラー/タイミング誤差検出回路３０は、レベルエラーを検出するレベルエラー検出器９０と、タイミング誤差を検出するタイミング誤差検出器１００とを備えている。
【０１８９】
図２６は、レベルエラー検出器９０の構成を示すブロック図である。レベルエラー検出器９０には、ＦＤＴＳ復号器１８の判定結果ａ（ｎ−ｄ１）と、第２の減算器２７から出力された信号ｙ５１（ｎ−ｄ１）（すなわち、ＦＦフィルタ１２のＰＲ応答から歪み及び後縁ＩＳＩを除去した信号Ｙ５１（ｎ−ｄ１））とが入力される。
【０１９０】
レベルエラー検出器９０は、判定結果ａ（ｎ−ｄ）からＰＲ応答のリファレンス波形ＰＲ（ａ（ｎ−ｄ））を算出するフィルタ回路９１と、ＰＲ応答の歪み及び後縁ＩＳＩ応答の除去波形ｙ５１（ｎ−ｄ１）からＰＲ応答のリファレンス波形ＰＲ（ａ（ｎ−ｄ））を減算する減算器９２と、減算器５７の減算結果に対してＰＲ応答のリファレンス波形ＰＲ（ａ（ｎ−ｄ））を乗算する乗算器９３とを備えている。
【０１９１】
このようなレベルエラー検出器９０では、レベルエラーは、以下の式（３２）を用いて演算される。
【０１９２】
【数２２】
2005302130.tif 000024
【０１９３】
図２７は、タイミング誤差検出器１００の構成を示すブロック図である。
【０１９４】
タイミング誤差検出器１００には、ＦＤＴＳ復号器１８の判定結果ａ（ｎ−ｄ１）と、第２の減算器２７から出力された信号ｙ５１（ｎ−ｄ１）（すなわち、ＦＦフィルタ１２のＰＲ応答から歪み及び後縁ＩＳＩを除去した信号Ｙ５１（ｎ−ｄ１））とが入力される。
【０１９５】
タイミング誤差検出器１００は、判定結果ａ（ｎ−ｄ）からＰＲ応答のリファレンス波形ＰＲ（ａ（ｎ−ｄ））を算出するフィルタ回路１０１と、ＰＲ応答の歪み及び後縁ＩＳＩ応答の除去波形ｙ５１（ｎ−ｄ１）を１クロック遅延させる第１の遅延器１０２と、ＰＲ応答のリファレンス波形ＰＲ（ａ（ｎ−ｄ））を１クロック遅延させる第２の遅延器１０３と、１クロック遅延させた除去波形ｙ５１（ｎ−ｄ１−１）とＰＲ応答のリファレンス波形ＰＲ（ａ（ｎ−ｄ））とを乗算する第１の乗算器１０４と、１クロック遅延させたＰＲ応答のリファレンス波形ＰＲ（ａ（ｎ−ｄ−１））と除去波形ｙ５１（ｎ−ｄ１）とを乗算する第２の乗算器１０５と、第１の乗算器１０４と第２の乗算器１０５の出力を加算する加算器１０６とを備えている。
【０１９６】
このようなタイミング誤差検出器１００では、レベルエラーは、以下の式（３３）を用いて演算される。
【０１９７】
【数２３】
2005302130.tif 000025
【０１９８】
レベルエラー/タイミング誤差検出回路３０では、以上のように、レベルエラー及びタイミング誤差を、ＦＤＴＳ復号器１８の出力に基づき生成しているが、ビタビ復号器１７の出力に基づき生成することも可能である。しかしながら、ＦＤＴＳ復号器１８は、ビタビ復号器１７よりも応答速度が速いため、同期検出用の誤差信号を得るには、ビタビ復号器１７の方が望ましい。
【０１９９】
本実施の形態の適応等化装置の効果及び実験結果
以上のような適応等化装置１０によれば、入力波形のアシンメトリを軽減しながら、前縁ＩＳＩを極力小さくして、デジタル信号処理を用いた復号方式における因果律を満たしながら歪みや後縁ＩＳＩの影響を小さくした復号を行うことができるようになり、ビタビ復号やビタビ復号の復号性能が向上することが可能となる。
【０２００】
また、プレディクタ１３と組み合わせることにより、歪み及びＩＳＩを除去しながらノイズ予測型ビタビ復号やノイズ予測型ＦＤＴＳ復号を行うことができるようになる。
【０２０１】
また、ＩＳＩや歪みを除去した波形を用いて、また上記判定性能の向上したＦＤＴＳの判定値を用いて適応等化、レベル誤差や位相誤差の検出をより正確に行うことができるようになる。
【０２０２】
また、光記録を行う場合、ディスクの傾きにより出力波形が歪み、ＰＬＬや復号性能が劣化する。そこで、このような歪を補正するために、適応等化装置１０の等化方法や誤差検出を行うことが可能である。
【０２０３】
以下に青色レーザを用いた大容量光ディスクであるＢＤ（Blu-Ray Disc）ディスクのタンジェンシャルスキュー（タンジェンシャルスキュー）のある場合の実験結果を示す。
【０２０４】
図２８、図２９、図３０は、ある密度のＢＤディスクを再生する場合において、ＰＲ（１１１）の等化方式に対して、通常の線形等化のみの場合と、２次のボルテラフィルタを組み合わせた場合のＦＦフィルタ１２の出力のアイ・ダイアグラムを示した図である。
【０２０５】
実験条件はタンジェンシャルスキューが０の場合である。図２８はＦＦフィルタ１２への入力デジタル信号、図２９及び図３０はＦＦフィルタ１２の出力デジタル信号のそのサンプリング点間をSinc関数で補間して表示したアイ・ダイアグラムを示す。なお、ＦＦフィルタ１２の適応等化目標はＰＲ（１１１）である。
【０２０６】
図２８はアナログフィルタで適当な等化を行った後のＢＤディスクの再生信号をアナログ-デジタル変換し、デジタル部に装備したデジタルＰＬＬで位相同期を取った後の出力、すなわちＦＦフィルタ１２への入力信号をアイ・ダイアグラムで表示したものである。従って、図２８においてはＦＦフィルタ１２による適応等化処理は行っていない。このように本例におけるＦＦフィルタ１２による適応等化を行う前の信号には顕著な上下アシンメトリが見られる。
【０２０７】
図２９は、ＦＦフィルタ１２として線形適応等化フィルタによる適応等化処理を行ったときのＦＦフィルタ１２の出力信号をアイ・ダイアグラムで表示したものである。図２９に示した適応等化後アイ・ダイヤグラムからは、線形適応等化フィルタを用いたＦＦフィルタ１２の出力には従来の線形適応等化フィルタでは補正できない非線形等化誤差が残存し、下側のアイがつぶれていることが見て取れる。すなわち従来のＦＦフィルタ１２を使用した場合には入力信号に含まれた非線形性起因の上下の非対称性が解消されていないことがわかる。
【０２０８】
図３０は、ＦＦフィルタ１２として２次適応等化ボルテラフィルタを線形適応等化フィルタと並列に実装し、これらによって適応等化処理を行ったときのＦＦフィルタ１２の出力信号をアイ・ダイヤグラムで表示したものである。図２９に示した適応等化後のアイ・ダイヤグラムからは、２次適応等化ボルテラフィルタの効果でアイの上下非対称性が大幅に改善されていることがわかる。従って、２次適応等化ボルテラフィルタを実装したＦＦフィルタ１２の効果で、その他の信号処理部に対して近似的に線形化された信号を供給することができるため、各信号処理部は本来の性能に近い性能を発揮することができるようになる。
【０２０９】
図３１は、ある密度のＢＤディスクを再生する場合において、ＰＲ（１１１）の等化方式に対して、通常の線形等化のみの場合と、２次のボルテラフィルタを組み合わせた場合のタンジェンシャルスキューに対するビットエラーレート（ｂＥＲ(bit Error Rate)）の結果を示す図である。点線（図３１のａ）は線形ＰＲ（１１１）等化波形にビタビ復号を行った場合のbERであり、実線（図３１のｂ）は２次ボルテラフィルタを組み合わせて等化した波形にビタビ復号を行った場合のｂＥＲである。CriteriaとはＢＤが規定したシステムとして正常に動作できるｂＥＲの上限である。このCriteriaとなるｂＥＲを見ればわかるとおり、線形ＰＲ（１１１）等化をビタビ復号した場合では、約−０．３度から約＋０．４度のタンジェンシャルスキューマージンしかないのに対して、ボルテラフィルタを用いてビタビ復号を行った場合では約−０．９度から約−＋０．９度のタンジェンシャルスキューマージンを得ることができており、２倍以上の大幅なマージンを確保できるようになったことがわかる。
【０２１０】
図３２は、ＰＲ等化後の検出点のタンジェンシャルスキューに対するＳＤＮＲ（Signal to Distortion and Noise Ratio）を測定した結果を示す図である。縦軸のＳＤＮＲ、横軸はタンジェンシャルスキューである。ＳＤＮＲは等化しようとしているＰＲの検出点からのずれの検出点間レベルに対する割合をデシベルで表したものである。つまり、数値が高いほど性能のよい波形等化ができていることを示している。なお、等化方式はＰＲ（１１１）である。
【０２１１】
図３２のａで示すConventionalと表されたグラフは、上述のボルテラフィルタを用いた従来のＬＭＳアルゴリズムで等化した結果である。一方、図３２のｂで示すHybridと表されたグラフは、本発明のＦＦフィルタ１２にボルテラフィルタを用いた複合型適応等化の結果である。図３２のｂの方が、測定したSkew全体にわたって約４ｄＢ改善していることがわかる。
【０２１２】
このようにこの等化結果を用いて、位相誤差やレベル誤差などの誤差検出を行うことにより、歪やＩＳＩの影響を大きく取り除いた検出が可能であることを示している。
【０２１３】
図３３は、ＦＤＴＳとビタビ復号の検出結果のタンジェンシャルスキューに対するｂＥＲ(Bit Error Rate)を測定した結果を示す図である。縦軸はｂＥＲ、横軸はタンジェンシャルスキューである。こちらは、誤りが少ないほど性能がよいので、ｂＥＲが低いほど性能のよい復号が行えることを示すものである。
【０２１４】
図３３のａで示すPR(111)-volと表されたグラフは、ボルテラフィルタを用いた従来のＬＭＳアルゴリズムで等化して従来のビタビ復号で復号した結果である。一方、図３３のｂで示すHybrid PR(111) -volと表されたグラフは、本発明のＦＦフィルタ１２にボルテラフィルタを用いた複合型適応等化およびパス帰還形ビタビ復号を行った結果である。図３３のｂの方が、ほぼ全域にわたって復号性能が向上して、ｂＥＲが改善しており、Criteriaを切る線で見ると、タンジェンシャルスキューマージンが、約−０．４度〜約＋０．４度から約−０．８度〜約＋０．８度に改善していることがわかる。
【０２１５】
これにより、光記録のディスクの傾きに対するマージンを増加させることができ、ドライブを作る際の調整が簡単になることにより、安価に製造することができるようになった。
【図面の簡単な説明】
【０２１６】
【図１】本発明が適用された光ディスク又は磁気ディスク等のディスク記録再生装置の基本的な構成を示すブロック図である。
【図２】本発明が適用された適応等化装置を示すブロック図である。
【図３】図２に示すＦＦフィルタへの入力波形の一例を示す図である。
【図４】図２に示すＦＦフィルタに設けられる線形等化フィルタの構成例を示す図である。
【図５】図２に示すＦＦフィルタに設けられる２次ボルテラフィルタの構成例を示す図である。
【図６】図２に示すＦＢフィルタの構成例を示す図である。
【図７】図２に示すＦＦフィルタ係数制御回路の構成を示すブロック図である。
【図８】ＦＦフィルタ内の線形等化フィルタに対する係数更新部を示す図である。
【図９】ＦＦフィルタ内のボルテラフィルタに対する係数更新部を示す図である。
【図１０】図２に示すＦＢフィルタ係数制御回路の構成を示すブロック図である。
【図１１】ＦＢフィルタに対する係数更新部を示す図である。
【図１２】図２に示すプレディクタの構成例を示す図である。
【図１３】図２に示すプレディクタ係数制御回路の構成を示すブロック図である。
【図１４】図１３に示す係数更新部の詳細を示すブロック図である。
【図１５】図２に示すＦＤＴＳ復号器のa(n-3)の過去のデータが−１の場合のツリー構造を示す図である。
【図１６】図２に示すＦＤＴＳ復号器のa(n-3)の過去のデータが＋１の場合のツリー構造を示す図である。
【図１７】図２に示すビタビ復号器の状態遷移を示す説明図である。
【図１８】図１７に示す状態遷移をトレリス線図で表した様子を示す図である。
【図１９】図２に示す共用化されたパス帰還型ビタビ復号器及びＦＤＴＳ復号器の全体構成を示すブロック図である。
【図２０】図１９に示すビタビ復号器の詳細を示すブロック図である。
【図２１】図１９に示すＦＤＴＳ復号器の構成を示す図である。
【図２２】図２に示すＦＦフィルタへの入力波形の他の例を示す図である。
【図２３】図２２に示す等化波形の位相を廻す際の原理を示す図である。
【図２４】図２に示す等化波形が位相シフタを通過した波形の様子を示す図である。
【図２５】図２に示す位相シフタの位相を決定する位相シフタ係数制御回路を示す図である。
【図２６】図２に示すレベルエラー/タイミング誤差検出回路内のレベルエラー検出器の構成を示すブロック図である。
【図２７】図２に示すレベルエラー/タイミング誤差検出回路内のタイミングエラー検出器の構成を示すブロック図である。
【図２８】図２に示すＦＦフィルタへの入力信号をアイ・ダイアグラムで示した図である。
【図２９】図２に示すＦＦフィルタの出力信号をアイ・ダイアグラムで示した図である。
【図３０】図２に示すＦＦフィルタとして２次適応等化ボルテラフィルタを線形適応等化フィルタと並列に実装し、これらによって適応等化処理を行ったときのＦＦフィルタの出力信号をアイ・ダイヤグラムで示した図である。
【図３１】ある密度のＢＤディスクを再生する場合において、ＰＲ（１１１）の等化方式に対して、通常の線形等化のみの場合と、２次のボルテラフィルタを組み合わせた場合のタンジェンシャルスキューに対するビットエラーレートを示す図である。
【図３２】ＰＲ等化後の検出点のタンジェンシャルスキューに対するＳＤＮＲ（Signal to Distortion and Noise Ratio）を測定した結果を示す図である。
【図３３】ＦＤＴＳとビタビ復号の検出結果のタンジェンシャルスキューに対するｂＥＲ(Bit Error Rate)を測定した結果を示す図である。
【符号の説明】
【０２１７】
１０  適応等化装置、１１  位相シフタ、１２  ＦＦフィルタ、１３  プレディクタ、１４  位相シフタ係数制御回路、１５  ＦＦフィルタ係数制御回路、１６  プレディクタ係数制御回路、１７  ビタビ復号器、１８  ＦＤＴＳ復号器、２１  第１の遅延器、２２  第１のＦＢフィルタ、２３  第１の減算器、２４  第１のＦＢフィルタ係数制御回路、２５  第２の遅延器、２６  第２のＦＢフィルタ、２７  第２の減算器、２８  第２のＦＢフィルタ係数制御回路、２９  セレクタ、３０  レベルエラー/タイミング誤差検出回路
【図１】
2005302130.tif 000026
【図２】
2005302130.tif 000027
【図３】
2005302130.tif 000028
【図４】
2005302130.tif 000029
【図５】
2005302130.tif 000030
【図６】
2005302130.tif 000031
【図７】
2005302130.tif 000032
【図８】
2005302130.tif 000033
【図９】
2005302130.tif 000034
【図１０】
2005302130.tif 000035
【図１１】
2005302130.tif 000036
【図１２】
2005302130.tif 000037
【図１３】
2005302130.tif 000038
【図１４】
2005302130.tif 000039
【図１５】
2005302130.tif 000040
【図１６】
2005302130.tif 000041
【図１７】
2005302130.tif 000042
【図１８】
2005302130.tif 000043
【図１９】
2005302130.tif 000044
【図２０】
2005302130.tif 000045
【図２１】
2005302130.tif 000046
【図２２】
2005302130.tif 000047
【図２３】
2005302130.tif 000048
【図２４】
2005302130.tif 000049
【図２５】
2005302130.tif 000050
【図２６】
2005302130.tif 000051
【図２７】
2005302130.tif 000052
【図２８】
2005302130.tif 000053
【図２９】
2005302130.tif 000054
【図３０】
2005302130.tif 000055
【図３１】
2005302130.tif 000056
【図３２】
2005302130.tif 000057
【図３３】
2005302130.tif 000058