(57)【要約】【課題】簡単な構成で漏れ電流を低減することで、装置全体の小形化，低価格化を可能にする。【解決手段】各相電圧指令と変調波である三角波とをコンパレータＣＰで比較して得たスイッチング素子Ｑ１，Ｑ３，Ｑ５等に対するパルス信号により、素子をオン・オフさせて直流を交流に変換するに当たり、上記パルス信号を入力される同時パルス検出＆同時パルス回避回路１０により、例えばＱ１，Ｑ３の同時パルスが発生するときは、Ｑ３のパルス信号を遅延させるなどの調整を行なうことで、複数相の同時スイッチングを回避しながら、コモンモード電位の最大変動を低減させる。【選択図】図１
2005051959.tif 000002
【特許請求の範囲】
【請求項１】
各相電圧指令と変調波とを比較して得たパルス幅変調信号により半導体スイッチング素子をオン・オフして直流電力を交流電力に変換する電力変換装置において、
前記パルス幅変調信号の２つ以上が同時に同方向に変動することを示しているかどうかを検出し、変動することを示していると判断されるときは、前記パルス幅変調信号の位相を互いにずらして前記半導体スイッチング素子をオン・オフすることにより、電力変換装置の複数の出力端子の電位が同時に同方向に変動しないようにすることを特徴とする電力変換装置のノイズ低減方法。
【請求項２】
前記電力変換装置の出力電流の極性を検出し、検出した極性に応じて前記位相をずらすべきパルス幅変調信号の選定を行なうことを特徴とする請求項１に記載の電力変換装置のノイズ低減方法。
【請求項３】
各相電圧指令と変調波とを比較して得たパルス幅変調信号により半導体スイッチング素子をオン・オフして直流電力を交流電力に変換する電力変換装置において、
前記パルス幅変調信号の２つ以上が同時に同方向に変動することを示しているかどうかを検出する検出手段と、この検出手段からの出力を入力されて前記パルス幅変調信号の位相を互いにずらす調整手段とを設け、この調整手段の出力に基づき前記半導体スイッチング素子をオン・オフすることにより、電力変換装置の複数の出力端子の電位が同時に同方向に変動しないようにすることを特徴とする電力変換装置のノイズ低減回路。
【請求項４】
前記電力変換装置の出力電流の極性を検出する極性検出手段を設け、検出した極性に応じて前記位相をずらすべきパルス幅変調信号を選定することを特徴とする請求項３に記載の電力変換装置のノイズ低減回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インバータ装置などの半導体スイッチング素子を含む電力変換装置のノイズ低減方法および回路に関する。
【背景技術】
【０００２】
図８に、３相誘導電動機を３相インバータにより駆動する誘導電動機駆動システムの例を示す。これは特許文献１に開示されたもので、その図１において、主回路部の電流検出器を除いた回路が図８に相当する。図８では、交流電源１に整流器２の入力が、整流器２の出力にはコンデンサＣ0が、このコンデンサＣ0には半導体スイッチング素子Ｑ１〜Ｑ６で構成された３相インバータ回路３が、この３相インバータ回路３の出力にはモータ４がそれぞれ接続されている。３相インバータ回路３のスイッチング素子Ｑ１〜Ｑ６は、各相電圧指令と変調波とを比較して得たパルス幅変調信号（ＰＷＭ信号またはパルス信号とも言う）でオン・オフ制御される。モータ４は、３相インバータ回路３の出力電圧で駆動される。
【０００３】
図９に、図８に示す３相インバータ回路３を構成する半導体スイッチング素子をオン・オフすることにより、直流電圧，電力を交流電圧，電力に変換するＰＷＭ制御方式の一例を示す。このＰＷＭ制御方式は、例えば特許文献２に開示されている。
すなわち、図９（１）に示すように正弦波電圧指令（交流電圧指令）Ｖｕ*，Ｖｖ*，Ｖｗ*と変調波である三角波とを比較してＰＷＭ信号を生成し、このＰＷＭ信号によりインバータ各相の半導体スイッチング素子をオン・オフして電圧指令どおりの出力電圧（２），（３）、（４）を発生させるものである。（５）はコモンモード電位変動波形を示す。
【０００４】
図１０に、ＰＷＭ制御方式における各スイッチング素子に対するＰＷＭ信号の生成回路の一例を示す。
すなわち、ｕ，ｖ，ｗ各相の電圧指令値と三角波とをコンパレータＣＰで比較し、コンパレータＣＰの出力をそれぞれＱ１パルス信号、Ｑ３パルス信号、Ｑ５パルス信号とし、これらの信号から、下アームパルス信号生成回路ＰＧにより、デッドタイムを考慮してそれぞれＱ２パルス信号、Ｑ４パルス信号、Ｑ６パルス信号を生成する。
【０００５】
図１０の制御方式で、交流電圧指令が三角波より大きい場合は、各相の半導体スイッチング素子の上アーム素子であるＱ１，Ｑ３，Ｑ５をオンすることで、相電圧を正電位（＋Ｅｄ／２：図８のＶＰ参照）とし、交流電圧指令が三角波より小さい場合は、各相の半導体スイッチング素子の上アーム素子であるＱ２，Ｑ４，Ｑ６をオンすることで、相電圧を負電位（−Ｅｄ／２：図８のＶＮ参照）となるように制御している。
【０００６】
以上のように、変調波である三角波の１周期毎に各相の半導体スイッチング素子のオン・オフ期間を決定することで、平均的に電圧指令値相当の電圧を出力することができる。このような関係を基本として、各相の交流電圧指令に対して演算を行なえば、インバータからは図９（２）〜（４）に示すようなｕ相電圧，ｖ相電圧，ｗ相電圧が出力される。
ここで、図８に示す３相インバータ回路３の各相の出力電圧をＶｕ，Ｖｖ，Ｖｗ、３相出力のコモンモード電圧をＶｃとすると、電圧Ｖｃは次式で表わされる。
Ｖｃ＝（Ｖｕ＋Ｖｖ＋Ｖｗ）／３                                  …（１）
【０００７】
図９（５）に、正弦波−三角波比較方式のＰＷＭ制御を行なった場合のコモンモード電圧Ｖｃの波形例を示す。図示のように、コモンモード電圧Ｖｃは、図８の３相インバータ回路３のスイッチング素子Ｑ１〜Ｑ６のスイッチング動作に伴って各相の出力電位が変動することで、直流中間電圧Ｅｄの１／３ずつ変動することが分かる。例えば、スイッチング素子Ｑ１，Ｑ３，Ｑ５がオンするモードではＶｃ＝ＶＰとなり、スイッチング素子Ｑ２，Ｑ４，Ｑ６がオンするモードではＶｃ＝ＶNとなる。この３相出力のコモンモード電圧変動により、モータ４と接地Ｇとの間に浮遊する静電容量Ｃが充放電し、その充放電電流が漏れ電流ｉCとなって流れる。漏れ電流はブレーカの誤動作を引き起こしたり、周辺機器の誤動作を引き起こす原因となり得る。
【０００８】
漏れ電流の概略波形は、３相出力のコモンモード電位変動をＶｃ［Ｖ］、漏れ電流経路のインダクタンスをＬ［Ｈ］、抵抗分をＲ［Ω］、モータの浮遊容量をＣ［Ｆ］とおいて、図１１の簡易等価回路より、次式のように求めることができる。
ｉ（ｔ）＝Ｖｃ・ｅ-ζωnt・ｓｉｎ[√（１−ζ2）]ωnｔ／[√（１−ζ2）・Ｚ0]
…（２）
ただし、ωnｔ＝１／√（ＬＣ），ζ＝（Ｒ／２）√（Ｌ／Ｃ），Ｚ0＝√（Ｌ／Ｃ）である。
【０００９】
ここで、ζ2≪１とおくと、上記（２）式は次の（３）式で近似できる。
ｉ（ｔ）＝Ｖｃ・ｅ-ζωnt・ｓｉｎωnｔ／Ｚ0                      …（３）
よって、漏れ電流波形のピーク値はＶｃ／Ｚ0で近似できる。これより、漏れ電流のピーク値は、コモンモード電位変動Ｖｃ［Ｖ］の大きさに比例することが分かる。
【００１０】
ここで、インバータの出力電圧として３相平衡の正弦波出力を考えた場合、図１２に示すように、出力周波数の電気角６０度ごとに２相の電圧指令値が重なることが分かる。そして、図１２で２相の電圧指令値が重なるポイントと、変調波である三角波との交点が重なった場合には、２相が同時にスイッチングする形となり、コモンモードの電位は１相のスイッチング時の２倍の電位変動となる。
【００１１】
このように、インバータ回路の出力として３相の平衡電圧を出力する場合、必ず２相の電圧指令値が重なるポイントが存在し、そのポイントと変調波との交点が重なった場合には同時スイッチングが発生し、コモンモードの電位が２Ｅｄ／３だけ変化することになる。よって、漏れ電流波形のピーク値は、２相の同時スイッチングが起こるポイントで決定されることになる。
【００１２】
【特許文献１】特開２００２−２４７８３６号公報（第３頁、図１）
【特許文献２】特開２００２−２０４５７９号公報（第２頁、図５）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
以上のことから、この発明で解決しようとする課題は、ＰＷＭ制御方式による制御性能はそのまま維持し、複数の相の同時スイッチングに起因するコモンモード電位変動の増大を回避しつつ、フィルタ等の回路を追加することなく漏れ電流を低減し、装置全体の小形化，低価格化を図ることにある。
【課題を解決するための手段】
【００１４】
請求項１の発明では、各相電圧指令と変調波とを比較して得たパルス幅変調信号により半導体スイッチング素子をオン・オフして直流電力を交流電力に変換する電力変換装置において、前記パルス幅変調信号の２つ以上が同時に同方向に変動することを示しているかどうかを検出し、変動することを示していると判断されるときは、前記パルス幅変調信号の位相を互いにずらして前記半導体スイッチング素子をオン・オフすることにより、電力変換装置の複数の出力端子の電位が同時に同方向に変動しないようにすることを特徴とする。
この請求項１の発明においては、前記電力変換装置の出力電流の極性を検出し、検出した極性に応じて前記位相をずらすべきパルス幅変調信号の選択を行なうことができる（請求項２の発明）。
【００１５】
請求項３の発明では、各相電圧指令と変調波とを比較して得たパルス幅変調信号により半導体スイッチング素子をオン・オフして直流電力を交流電力に変換する電力変換装置において、前記パルス幅変調信号の２つ以上が同時に同方向に変動することを示しているかどうかを検出する検出手段と、この検出手段からの出力を入力されて前記パルス幅変調信号の位相を互いにずらす調整手段とを設け、この調整手段の出力に基づき前記半導体スイッチング素子をオン・オフすることにより、電力変換装置の複数の出力端子の電位が同時に同方向に変動しないようにすることを特徴とする。
この請求項３の発明においては、前記電力変換装置の出力電流の極性を検出する検出手段を設け、検出した極性に応じて前記位相をずらすべきパルス幅変調信号を選定することができる（請求項４の発明）。
【発明の効果】
【００１６】
請求項１〜４の発明によれば、フィルタ回路等の外部回路を用いることなく、コモンモード電位の最大変動を低減でき、漏れ電流を低減できる。その結果、装置全体の小形，低価格化が可能となる。
特に、請求項２，４の発明によれば、インバータの負荷電流の転流によるインバータ出力電位変動のタイミングずれやデッドタイムの影響なども考慮できるため、より正確にコモンモード電位の最大変動を低減することができる。
【発明を実施するための最良の形態】
【００１７】
図１はこの発明の第１の実施の形態を示す要部構成図である。
これは、図１０で説明した従来のものに対し、同時パルス検出＆同時パルス回避回路１０を付加して構成した点が特徴である。ここで、同時パルスとは、同時スイッチングの基となる複数相のパルス変調信号が、同時に同方向に変動する状態を指している。その動作について、以下に説明する。
【００１８】
コンパレータ回路ＣＰの出力であるスイッチング素子Ｑ１，Ｑ３，Ｑ５のパルス信号は、同時パルス検出＆同時パルス回避回路１０に入力される。同時パルス検出＆同時パルス回避回路１０では、まず、入力された３つのパルス信号を比べて、同時にパルス信号が変動するポイントを検出する。同時パルスが発生する場合は、例えば２相の同時パルスの場合は、どちらか一方のパルス信号を或る一定期間ずらして出力することにより、同時パルスとなるのを回避する。
【００１９】
また、３相が同時パルスとなる場合は、１つのパルス信号を或る一定期間ずらし、さらに他の１つのパルスを一定期間の２倍だけずらすことで、３相のパルス信号の変動をすべて別々のタイミングで発生させるようにする。また、パルス信号をずらす場合は、電圧指令値に相当する電圧を出力するために、キャリア周期期間内でのオンパルス（またはオフパルス）の時間が、もとのパルス信号と等しくなるようにする必要がある。例えば、パルス信号の立ち上がり時に同時パルスが発生した場合、パルス信号を一定期間ずらした相のパルス信号については、パルス信号の立ち下がり時にも同一期間だけパルス信号をずらすことにより、オンパルスの時間をキャリア周期期間内で一定となるようにしている。
【００２０】
図２に素子Ｑ１とＱ３のパルス信号が同時パルスとなった場合の、同時パルス検出＆同時パルス回避回路１０の入出力波形例を示す。この例では、Ｑ３のパルス信号を一定期間Ｔ１だけずらす（遅延または調整する）ことにより、キャリア周期期間内でのオンパルス時間Ｔｏｎを変更せずに、同時パルスを回避している。
以上のようにして、複数相の同時スイッチングを回避しながら、指令電圧値相当の出力電圧を出力することができる。
【００２１】
図３に、図１の同時パルス検出＆同時パルス回避回路の具体的な構成例を示す。同時パルス検出＆同時パルス回避回路をここでは、ハード構成のものと想定している。
素子Ｑ１，Ｑ３，Ｑ５に対する図１と同様のパルス信号（原信号）は、まず同時パルス検出回路１０Ａに入力される。同時パルス検出回路１０Ａでは、ロジック回路の組み合わせにより同時パルスの有無、および同時パルスがあった場合には（１）立ち上がり時か立ち下がり時かの区別、（２）同時パルスとなる相の組み合わせの区別等をしてその情報を出力する。その出力は遅延相の選定回路１０Ｂに入力され、ここで現在の遅延実施中の相の状態などから、遅延されるべき相を選定し、その情報を出力する。
【００２２】
遅延相の選定回路１０Ｂの出力は、同時パルス回避回路１０Ｃに入力される。同時パルス回避回路１０Ｃでは、遅延すべき相に一定期間の遅延処理を施し、パルス信号を遅延した形で出力する。同時パルス回避回路１０Ｃは具体的には図４に示すように、遅延相の選定回路１０Ｂの出力に応じて切り替わるスイッチ１〜６を設け、このスイッチ１〜６により各相のパルス信号をＲＣフィルタに入れることにより、遅延させることができる。遅延回路としてここではＲＣフィルタ構成のものを用いたが、タイマを用いて構成することもできる。
以上のようにすることで、複数相の同時スイッチングを回避しながら、指令電圧値相当の出力電圧を出力することができる。
【００２３】
図５に同時パルス検出＆同時パルス回避回路の処理フローを示す。同時パルス検出＆同時パルス回避回路にここではマイコン（マイクロコンピュータ）等の演算処理装置を用い、そのソフト処理で実現することを想定している。
前段階として、各相の電圧指令値と変調波との比較によりＱ１，Ｑ３，Ｑ５のパルス信号（原信号）を生成しているものとする。
【００２４】
まず、Ｑ１，Ｑ３，Ｑ５のパルス信号（原信号）をもとに、同時パルスの有無を検出する（ステップＳ１参照）。同時パルスが発生していない場合には、原信号をそのまま出力するものとする（ステップＳ２参照）。同時パルスが発生している場合には、（１）立ち上がり時か立ち下がり時かの区別、（２）同時パルスとなる相の組み合わせの区別をする（ステップＳ３参照）。その情報をもとに遅延させる相を決定し（ステップＳ４参照）、原信号に遅延処理を施す（ステップＳ５参照）。そして、最終的なＱ１，Ｑ３，Ｑ５のパルス信号を出力する。
以上のようにすることによっても、複数相の同時スイッチングを回避しながら、指令電圧値相当の出力電圧を出力することができる。
【００２５】
図６はこの発明の第２の実施の形態を示す要部構成図である。
誘導機などのモータ駆動にインバータを用いた場合、負荷がリアクトル負荷となり、スイッチング素子のパルス信号と、インバータ出力端子の電位変動の組合せが異なる場合が生じる。例えば、図７に示すように、ｕ相の出力電圧を制御するスイッチング素子Ｑ１とＱ２のスイッチング状態がＱ１：オン、Ｑ２：オフで、出力電流の向きが図の矢印方向を正として、正の方向に流れているとすると、電流はＱ１を流れていることになる。この場合は、Ｑ１にオフ信号が入力されたときに電流が転流し、ダイオードＤ２がオンして電位がＰ電位（ＶＰ）からＮ電位（ＶＮ）に変化することとなる。
【００２６】
しかし、Ｑ１：オン、Ｑ２：オフで、負荷電流が負の向きに流れているとすると、電流はダイオードＤ１を流れていることになる。この場合は、Ｑ１にオフ信号が入っても電位は変動せず、Ｑ１にオフ信号が入った後にＱ２にオン信号が入力されたときに、Ｐ電位（ＶＰ）からＮ電位（ＶＮ）に変化することになる。このように、負荷電流の向きによってＱ１，Ｑ２のいずれのスイッチング素子のオン信号で、インバータ出力の電位が変動するかが異なることとなる。
【００２７】
【表１】
2005051959.tif 000003
表１に図７におけるスイッチング素子のスイッチング状態と、出力電流の極性の違いによる出力電位の変動タイミングの関係を示す。
【００２８】
以上のことから、図６では各相の出力電流の向きを検出し、その向きによって同時パルス発生の条件を変えて、実際にインバータの出力電位が変動する時点での同時変動を回避するようにしている。例えば、各相のスイッチング状態と、出力電流極性が表２のような関係の場合、２相の出力が同時に同方向に電位変動を起こし得るのは、ｕ相とｗ相がＶＰからＶＮに電位変動をする場合で、このときの電位変動の条件からＱ１のオフ信号とＱ６のオン信号との同時パルス発生の有無で判断することができる。
こうすることで、インバータの出力電圧の変動に一致させてパルス幅変調信号の制御が可能となる。
【００２９】
【表２】
2005051959.tif 000004
【図面の簡単な説明】
【００３０】
【図１】この発明の第１の実施形態を示す要部構成図
【図２】図１における同時パルス検出＆同時パルス回避回路の入出力波形説明図
【図３】図１における同時パルス検出＆同時パルス回避回路の構成例図
【図４】同時パルス回避回路の例を示す構成図
【図５】図１の処理手順を示すフローチャート
【図６】この発明の第２の実施形態を示す要部構成図
【図７】ｕ相の出力電圧制御回路部を示す回路図
【図８】誘導電動機駆動システムの一般的な例を示す図
【図９】ＰＷＭ制御方式による出力電圧波形例の説明図
【図１０】ＰＷＭ制御方式におけるパルス生成回路の一例を示す構成図
【図１１】漏れ電流経路の簡易等価回路図
【図１２】同時パルスによるコモンモード電位変動の説明図
【符号の説明】
【００３１】
１…交流電源、２…整流器、３…インバータ回路、４…モータ、１０…同時パルス検出＆同時パルス回避回路、１０Ａ…同時パルス検出回路、１０Ｂ…遅延相の選定回路、１０Ｃ…同時パルス回避回路、ＣＰ…コンパレータ、ＰＧ…パルス信号生成回路。
【図１】
2005051959.tif 000005
【図２】
2005051959.tif 000006
【図３】
2005051959.tif 000007
【図４】
2005051959.tif 000008
【図５】
2005051959.tif 000009
【図６】
2005051959.tif 000010
【図７】
2005051959.tif 000011
【図８】
2005051959.tif 000012
【図９】
2005051959.tif 000013
【図１０】
2005051959.tif 000014
【図１１】
2005051959.tif 000015
【図１２】
2005051959.tif 000016