(57)【要約】  【課題】  雑音の影響を受け易い通信路であってもＢＥＲの測定を継続することができるＢＥＲ測定装置を提供する。  【解決手段】本発明に係るＢＥＲ測定装置１は、送信局に設置されるＭ系列信号発生装置が発生するＭ系列信号を、送信局と通信路を介して接続される受信局で受信して通信路のビット誤り率を測定するビット誤り率測定装置であって、受信Ｍ系列信号に基づいて比較信号を生成する比較信号生成部１１と、受信Ｍ系列信号と比較信号生成部１１で生成された比較信号とを比較する比較部１２と、比較部１２における比較結果を補正する補正部１３を含む。【選択図】  図１
2005269240.tif 000002
【特許請求の範囲】
【請求項１】
送信局に設置されるＭ系列信号発生装置が発生するＭ系列信号を、前記送信局と通信路を介して接続される受信局で受信して前記通信路のビット誤り率を測定するビット誤り率測定装置であって、
前記受信局で受信される受信Ｍ系列信号に基づいて比較信号を生成する比較信号生成部と、
前記受信Ｍ系列信号と前記比較信号生成部で生成された比較信号とを比較する比較部と、
前記比較部における比較結果を補正する補正部とを備えるビット誤り率測定装置。
【請求項２】
前記比較信号生成部が、前記Ｍ系列信号発生装置と同じ段数のシフトレジスタ列と、前記Ｍ系列信号発生装置のフィードバック回路と同一構成の排他的論理和回路により前記シフトレジスタ列の所定のシフトレジスタの出力に基づいて比較信号を算出する比較信号算出部とを含む請求項１に記載のビット誤り率測定装置。
【請求項３】
前記比較部が、前記受信局で受信される受信Ｍ系列信号と前記比較信号生成部で生成された比較信号とを入力とする排他的論理和素子と、予め定められた期間中に前記排他的論理和素子が前記受信Ｍ系列信号と前記比較信号とが不一致となった回数を計数する計数部とを含む請求項２に記載のビット誤り率測定装置。
【請求項４】
前記補正部が、前記計数部が計数した回数を独立変数とする予め定められた関数に基づいてビット誤り率を算出する請求項３に記載のビット誤り率測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はビット誤り率測定装置に係り、特に、雑音の影響を受け易いディジタル通信路に適用可能なビット誤り率測定装置に関する。
【背景技術】
【０００２】
近年、情報の正確な伝達、周波数資源の有効利用等の観点から、通信回線のディジタル化が促進されている。
【０００３】
ディジタル通信回線の品質を表す指標の１つとしてビット誤り率（Bit Error Rate  以下ＢＥＲと記す）が周知であり、その測定にＭ系列信号を使用する装置が既に提案されている（例えば、特許文献１参照）。
【０００４】
図９は、従来のＢＥＲ測定装置の構成図であって、シフトレジスタ列９１と排他的論理和回路９２との閉ループ回路で構成される同期回路９０から出力される比較信号とディジタル通信回線を介して受信した受信Ｍ系列信号とを比較部９３で比較し、不一致の回数を計数部９４で計数することによりＢＥＲを測定している。
【０００５】
上記の従来のＢＥＲ測定装置にあっては、ＢＥＲの測定開始前に、ディジタル通信路の送信端に設置されるＭ系列信号発生装置（図示せず）が発生するＭ系列信号と同期回路９０が発生する比較信号とが一致していることが前提となるため、ＢＥＲの測定開始前に両者の同期を確立しておくことが必要となる。
【０００６】
このため、排他的論理和回路９２の出力と受信Ｍ系列信号とが一致するまで、受信信号を直接シフトレジスタ列９１に送り込む同期操作を行い、同期確立後にスイッチ９５を切り替えて閉ループ回路を生成しＢＥＲの測定を実施していた。
【特許文献１】特開平３−２７４８３６号公報（２頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のＢＥＲ測定装置は、測定中にＢＥＲが異常に上昇した場合には、ディジタル通信路に雑音が混入しているのか、Ｍ系列信号発生装置と同期回路９０の同期外れ（スリップ）が生じたのかを区別することができず、ＢＥＲの測定を中止し再同期する必要があったが、再同期に時間を要する、あるいは再同期ができないためにＢＥＲの測定自体が不可能となるという課題があった。
【０００８】
本発明は、上記の従来の問題を解決するためになされたものであって、雑音の影響を受け易い通信路であってもＢＥＲの測定を継続することのできるＢＥＲ測定装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のビット誤り率測定装置は、送信局に設置されるＭ系列信号発生装置が発生するＭ系列信号を、前記送信局と通信路を介して接続される受信局で受信して前記通信路のビット誤り率を測定するビット誤り率測定装置であって、前記受信局で受信される受信Ｍ系列信号に基づいて比較信号を生成する比較信号生成部と、前記受信Ｍ系列信号と前記比較信号生成部で生成された比較信号とを比較する比較部と、前記比較部における比較結果を補正する補正部とを備える構成を有している。
【００１０】
この構成により、ビット反転が頻発する環境下であってもＢＥＲを測定できることとなる。
【００１１】
本発明のビット誤り率測定装置は、前記比較信号生成部が、前記Ｍ系列信号発生装置と同じ段数のシフトレジスタ列と、前記Ｍ系列信号発生装置のフィードバック回路と同一構成の排他的論理和回路を使用して前記シフトレジスタ列の所定のシフトレジスタの出力に基づいて比較信号を算出する比較信号算出部とを含む構成を有している。
【００１２】
この構成により、ビット誤り率測定装置は同期操作なしでＢＥＲを測定できることとなる。
【００１３】
本発明のビット誤り率測定装置は、前記比較部が、前記受信局で受信される受信Ｍ系列信号と、前記比較信号生成部で生成された比較信号とを入力とする排他的論理和素子と、予め定められた期間中に前記排他的論理和素子が前記受信Ｍ系列信号と前記比較信号とが不一致となった回数を計数する計数部とを含む。
【００１４】
この構成により、予め定められたビット数毎のＢＥＲを計測できることとなる。
【００１５】
本発明のビット誤り率測定装置は、前記補正部が、前記計数部が計数した回数を独立変数とする予め定められた関数に基づいてビット誤り率を算出する。
【００１６】
この構成により、正確なＢＥＲを測定できることとなる。
【発明の効果】
【００１７】
本発明は、補正前ＢＥＲを補正する補正部を設けることにより、雑音の影響を受け易いディジタル通信路であってもＢＥＲの測定を継続することができるＢＥＲ測定装置を提供できる。
【発明を実施するための最良の形態】
【００１８】
以下本発明に係るＢＥＲ測定装置の実施形態について、図面を用いて説明する。
【００１９】
本発明に係るＢＥＲ測定装置１は、図１に示すように、送信局２に設置されるＭ系列信号発生装置２１が発生するＭ系列信号を、送信機２２と通信路４を介して接続される受信局３に設置される受信機３１で受信して通信路４のビット誤り率を測定するビット誤り率測定装置である。
【００２０】
本発明に係るＢＥＲ測定装置１は、図２に示すように、受信局３の受信機３１を介して受信した受信Ｍ系列信号に基づいて比較信号を生成する比較信号生成部１１と、受信Ｍ系列信号と比較信号生成部１１で生成された比較信号とを比較する比較部１２と、比較部１２における比較結果を補正する補正部１３を含む。
【００２１】
比較信号生成部１１は、図３に示すように、Ｋ個の直列接続されたシフトレジスタＳk（１≦ｋ≦Ｋ）で構成されるシフトレジスタ列１１１と、各シフトレジスタＳkの出力Ｘkに予め定められた係数ａkを乗ずる係数器、及びａk-1・Ｘk-1とＹk（＝排他的論理和素子Ｇkの出力）との排他的論理和Ｙk-1を算出する排他的論理和素子Ｇk-1で構成される排他的論理和回路１１２とを含む。
【００２２】
なお、排他的論理和回路１１２の構成は、後述するＭ系列信号発生装置のフィードバック回路の構成と同一であり、シフトレジスタの段数Ｋに応じて定まるタップ位置ｋの係数ａkは“１”であり、その他の係数ａkは“０”である。また、係数ａkが“０”であるときは、対応する排他的論理和Ｇkは省略される。
【００２３】
図４は、Ｋ＝１５である場合の比較信号生成部１１の構成図であって、係数ａ15及びａ14は“１”で、他の係数は“０”である。また、排他的論理和回路１１２は、シフトレジスタＳ15の出力とシフトレジスタＳ14の出力との排他的論理和を算出する１つの排他的論理和素子Ｇ14で構成される。
【００２４】
比較部１２は、図５に示すように、受信Ｍ系列信号と比較信号との排他的論理和を算出する１個の排他的論理和素子１２１と、計数部１２６とを含む。
【００２５】
計数部１２６は、排他的論理和素子１２１が“１”となった回数を計数するエラーカウンタ１２２と、予め定められたビット数を設定するビット数設定器１２３と、比較信号のビット数を計数して所定ビット数に到達する度にエラーカウンタ１２２に対して計数値の出力指令を送出するビット数カウンタ１２４と、エラーカウンタ１２２の計数値を所定ビット数で除算して計数値を算出する除算器１２５とを含む。
【００２６】
受信Ｍ系列信号が誤りを含んでいないときは、受信Ｍ系列信号のビットのレベルと比較信号生成部１１で生成された比較信号の対応するビットのレベルとは一致するので排他的論理和素子１２１の出力は“０”となる。これに対して、受信Ｍ系列信号が誤りを含んでいるときは、受信Ｍ系列信号のエラービットのレベルと排他的論理和素子１２１で生成された比較信号の対応するビットのレベルとは不一致となるので排他的論理和素子１２１の出力は“１”となる。
【００２７】
そして、エラーカウンタ１２２は排他的論理和素子１２１の出力が“１”となった回数を受信Ｍ系列信号に含まれる誤りの数として計数する。
【００２８】
所定ビット数設定器１２３には予め定められた所定ビット数（例えば１００ビット）が設定され、ビット数カウンタ１２４は比較部１２に入力する比較信号（又は受信Ｍ系列信号）のビット数を計数し、所定ビット数に到達するとエラーカウンタ１２２に対し計数値の出力、及びその後の計数値リセットする指令を送出する。従って、エラーカウンタ１２２は、所定ビット数の受信Ｍ系列信号に含まれる誤りの数を出力する。
【００２９】
除算器１２５は、この誤りの数を所定ビット数で除算して、所定ビット数毎の補正前ＢＥＲを計数値Ｘとして出力する。
【００３０】
なお、計数部１２６は、除算器１２５を含まない構成としてもよい。この場合、計数部１２６から出力される計数値Ｘは所定ビット数毎のビット誤り数となる。
【００３１】
補正部１３は、次式を使用して計数値ＸからＹ（ＢＥＲ）を算出する関数発生器で構成される。
【００３２】
【数１】
2005269240.tif 000003
【００３３】
次に、補正の原理を説明する。
【００３４】
図４の構成を有する比較信号生成部１１において、正常な受信Ｍ系列信号がシフトレジスタ列１１１に入力されている状態で、エラービットＥが初段のシフトレジスタＳ1及び比較部１２に入力した場合を想定する。この場合、比較信号生成部１１の排他的論理和回路１１２からは正常な比較信号が出力され、比較部１２の排他的論理和素子１２１で正常な比較信号とエラービットＥとが比較されるので、比較部１２のエラーカウンタ１２２で誤りが１回計数される。
【００３５】
エラービットＥが１４段目のシフトレジスタＳ14に到達すると、エラービットＥの後に正常なビット列が続いる場合には、排他的論理和回路１１２からは誤った比較信号が出力され、排他的論理和素子１２１では誤った比較信号と正常なビットとが比較されるので、エラーカウンタ１２２で誤りがもう１回計数される。
【００３６】
同様に、エラービットＥが最終段のシフトレジスタＳ15に到達すると、排他的論理和回路１１２からは誤った比較信号が出力され、比較部１２では誤った比較信号と正常なビットとが比較されるので、エラーカウンタ１２２で誤りがさらに１回計数される。
【００３７】
上記の説明から明らかなように、図４の構成を有する比較信号生成部１１を使用した場合には、受信Ｍ系列信号に１ビットの誤りが発生すると、比較部１２では３回の誤りが検出されることとなる。
【００３８】
従って、１ビットの誤りを１回と計数するためには、比較部１２から出力される計数値を補正部１３において１／３に補正すれば正しいＢＥＲを計測できることが理解できる。
【００３９】
上記は原理の説明であって、実際にはエラービットＥがシフトレジスタＳ14又はＳ15に到達したときに、受信Ｍ系列信号に誤りが含まれることもあり得る。このような状態を考慮すると、図４の構成を有する比較信号生成部１１を使用した場合には、計数値ＸとＹ（ＢＥＲ）の関係は次式で表される。
【００４０】
【数２】
2005269240.tif 000004
【００４１】
上記から明らかなように、［数１］の関数ｆは［数２］の関数ｇの逆関数として定義されることとなる。図６の実線は０≦Ｘ≦０．４の範囲における補正関数Ｙ＝ｆ（Ｘ）のグラフを示す。なお、破線はＹ＝Ｘ／３のグラフである。
【００４２】
このグラフから、Ｘが極めて小であれば補正係数は１／３に近くなり、上記の補正原理がそのまま適用できることが理解できる。また、Ｘが大きくなることは、入力信号に誤りが発生する確率が大であることを意味するので、補正値が１／３より大となることも理解できる。
【００４３】
従って、計数値Ｘが小さい範囲（Ｘ≦約０．１）では補正式ｆ（Ｘ）をＸ／３に設定し、それ以上の範囲で［数２］のｇの逆関数に設定することとしてもよい。
【００４４】
また、雑音の影響を受け易い通信路４のＢＥＲを測定する際には、補正部１３の補正式ｆ（Ｘ）をＸ／３に設定することにより、概略のＢＥＲを測定することができる。
【００４５】
次に、本発明に係るＢＥＲ測定装置によるＢＥＲの測定動作を説明する。
【００４６】
図１に示すように、送信局２と受信局３とは、無線又は有線の通信路４で接続されている。送信局２にはＭ系列信号発生装置２１と送信機２２とが配置され、受信局３には受信機３１とＢＥＲ測定装置１とが配置されている。
【００４７】
送信局２の送信機２２にＭ系列信号発生装置２１を接続し、Ｍ系列信号を受信局３に送信する。受信局３は、受信機３１で受信した受信Ｍ系列信号をＢＥＲ測定装置１に伝送する。
【００４８】
Ｍ系列信号発生装置２１は、図７に示すように、比較信号生成部１２と同じくＫ段のシフトレジスタ列２１１と、各シフトレジスタＳkの出力Ｘkに予め定められた係数ａkを乗ずる係数器、及びａk-1・Ｘk-1とＹk（＝排他的論理和素子Ｇkの出力）との排他的論理和を算出する排他的論理和素子Ｇk-1で構成されるフィードバック回路２１２とを含む。
【００４９】
そして、比較信号生成部１１と異なり、フィードバック回路２１２の排他的論理和素子Ｇ1の出力がシフトレジスタ列２１１の初段のシフトレジスタＳ1にフィードバックされ、シフトレジスタ列の最終段ＳKからＭ系列信号が出力される。
【００５０】
図８は、Ｋ＝１５の場合のＭ系列信号発生装置２１の構成図であって、周期（２K−１）のＭ系列信号を発生する。
【００５１】
ＢＥＲ測定装置１は、送信機２２、及び通信路４を介して受信機３１で受信した受信Ｍ系列信号を入力し、ＢＥＲを測定する。
【００５２】
Ｍ系列信号発生装置２１が発生したＭ系列信号が雑音の影響を受けることなくＢＥＲ測定装置１に到達すると、ＢＥＲ測定開始直後はＭ系列信号発生装置２１のシフトレジスタ列２１１と比較信号生成部１１のシフトレジスタ列１１１との初期値の相違に起因してＢＥＲは高となるものの、数周期経過後にはＭ系列信号発生装置２１が発生したＭ系列信号と比較信号生成部１１が生成した比較信号とは一致するので、ＢＥＲは略零となる。
【００５３】
通信路４に外部から雑音が加わると、Ｍ系列信号発生装置２１が発生したＭ系列信号の一部のビットが反転する。この結果、Ｍ系列信号発生装置２１が発生したＭ系列信号と比較信号生成部１１が生成した比較信号との間に不一致が生じ、比較部１２において計数値として計数される。
【００５４】
既に説明したように、本発明に係るＢＥＲ測定装置では、計数値は正しいＢＥＲの約３倍の値を示すので、補正部１３で計数値を補正してＢＥＲを算出する。
【００５５】
以上説明したように、本発明に係るＢＥＲ測定装置によれば、同期操作が必要でないだけでなく、高ＢＥＲ環境下であっても、相当の精度でＢＥＲを測定することが可能となる。
【産業上の利用可能性】
【００５６】
以上のように、本発明に係るＢＥＲ測定装置は、雑音の影響を受け易いディジタル通信路であってもＢＥＲの測定を継続することができるという効果を有し、ディジタル通信路のＢＥＲ測定装置等として有効である。
【図面の簡単な説明】
【００５７】
【図１】本発明に係るＢＥＲ測定装置を使用したＢＥＲ測定状況の説明図である。
【図２】本発明に係るＢＥＲ測定装置の構成図である。
【図３】本発明に係るＢＥＲ測定装置の比較信号生成部の構成図である。
【図４】本発明に係るＢＥＲ測定装置のＫ＝１５の場合の比較信号生成部の構成図である。
【図５】本発明に係るＢＥＲ測定装置の比較部の構成図である。
【図６】本発明に係るＢＥＲ測定装置の補正部で使用する補正関数のグラフである。
【図７】本発明に係るＢＥＲ測定装置を使用したＢＥＲ測定で使用するＭ系列信号発生装置の構成図である。
【図８】本発明に係るＢＥＲ測定装置を使用したＢＥＲ測定で使用するＫ＝１５の場合のＭ系列信号発生装置の構成図である。
【図９】従来のＢＥＲ測定装置の構成図である。
【符号の説明】
【００５８】
１  ＢＥＲ測定装置
１１  比較信号生成部
１２  比較部
１３  補正部
【図１】
2005269240.tif 000005
【図２】
2005269240.tif 000006
【図３】
2005269240.tif 000007
【図４】
2005269240.tif 000008
【図５】
2005269240.tif 000009
【図６】
2005269240.tif 000010
【図７】
2005269240.tif 000011
【図８】
2005269240.tif 000012
【図９】
2005269240.tif 000013