(57)【要約】【課題】コントローラ側の改良を必要とせずに、異常時に充電動作を確実に停止して回路部品の破壊を防止する。【解決手段】ＣＰＵ１９から出力されるＰＷＭ信号によりＦＥＴ１３をＯＮ／ＯＦＦ制御し、そのＦＥＴ１３に接続されたフライバックトランス１２に発生した電力を充電用のメインコンデンサ１６に供給する他励フライバック方式のストロボ充電回路２０に安全回路２３を設ける。この安全回路２３は、ＰＷＭ信号の直流成分をカットするコンデンサ２１（直流カット素子）と、直流成分カット後のＰＷＭ信号のピーク電圧を調整するダイオード２２（ピーク電圧調整素子）とからなり、ＰＷＭ信号が一定レベル状態で出力されている場合にＦＥＴ１３をＯＦＦする。これにより、コントローラ側であるＣＰＵ１９の改良を必要とせずに、異常時に充電動作を確実に停止して回路部品の破壊を防止できる。【選択図】      図１
2005285566.tif 000002
【特許請求の範囲】
【請求項１】
コントローラから所定周期で繰り返し出力されるパルス信号によってスイッチング素子をＯＮ／ＯＦＦ制御し、そのスイッチング素子に接続されたトランスに発生した電力を充電用のコンデンサに供給するように構成された他励フライバック方式のストロボ充電回路であって、
前記制御回路と前記スイッチング素子との間に、前記コントローラから出力されるパルス信号の直流成分をカットし、直流成分カット後のパルス信号を前記スイッチング素子に出力する直流カット素子を含む安全回路を設けたことを特徴とするストロボ充電回路。
【請求項２】
前記安全回路は、前記直流カット素子による直流成分カット後のパルス信号のピーク電圧を調整するピーク電圧調整素子を含むことを特徴とする請求項１記載のストロボ充電回路。
【請求項３】
前記安全回路と前記スイッチング素子との間に、前記直流カット素子による直流成分カット後のパルス信号を基準電圧に合わせて波形整形する波形整形回路を設けたことを特徴とする請求項１または２記載のストロボ充電回路。
【請求項４】
前記トランスにより前記充電用コンデンサに印加される電圧が所定値を超える場合に前記スイッチング素子をＯＦＦする過充電防止回路を備えたことを特徴とする請求項１乃至３のいずれかに記載のストロボ充電回路。
【請求項５】
前記トランスにより前記充電用コンデンサに印加される電圧を前記コントローラの動作電圧に合わせて分圧して前記コントローラに入力する充電検出回路と、
この充電検出回路により前記コントローラに入力される電圧が所定値を超える場合にその電圧の入力を防止する高電圧入力防止回路と
を備えたことを特徴とする請求項１乃至４のいずれかに記載のストロボ充電回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばストロボ内蔵型のデジタルカメラに用いられるストロボ充電回路に係り、特に他励フライバック方式で充電用トランスを励磁して充電を行うストロボ充電回路に関する。
【背景技術】
【０００２】
例えばストロボ内蔵型のデジタルカメラでは、他励フライバック方式のストロボ充電回路が用いられている。フライバック方式では、スイッチング素子（トランジスタ）がＯＮしている期間にトランスの電力を蓄え、スイッチング素子がＯＦＦしている期間にそのトランスに蓄えた電力を負荷であるコンデンサに供給する。
【０００３】
また、他励発振式では、スイッチング素子とは別のところで発振を行って、その発振信号をスイッチング素子に送り込み、スイッチング素子はその発振信号に同期してＯＮ／ＯＦＦ動作を繰り返す。この他励発振式では、一般的にＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）制御が行われる。
【０００４】
図７にストロボ内蔵型のデジタルカメラに用いられる他励フライバック方式のストロボ充電回路の従来構成を示す。
【０００５】
このストロボ充電回路１０は、電源としての電池１１、１次巻線１２ａおよび２次巻線１２ｂを有するフライバックトランス１２、このフライバックトランス１２の１次巻線１２ａの電流を制御するＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）１３、ＦＥＴ１３のゲート端子とＧＮＤ間に接続された抵抗１４、フライバックトランス１２の２次巻線１２ｂの出力を整流するダイオード１５、充電用のメインコンデンサ１６、このメインコンデンサ１６の電圧を検出するための抵抗１７および抵抗１８から構成される。
【０００６】
また、１９はカメラ制御を行うＣＰＵであり、ここではＰＷＭ信号を出力する機能と、メインコンデンサ１６の充電電圧を抵抗１７および抵抗１８によって分圧した電圧をＡ／Ｄ変換して入力する機能を備える。図中のＰ１とＰ２は、このＣＰＵ１９の出力ポートと入力ポートである。
【０００７】
このような構成において、充電開始時にＣＰＵ１９から出力されるＰＷＭ信号によりＦＥＴ１３が所定間隔でＯＮ／ＯＦＦ動作を繰り返す。この場合、ＰＷＭ信号が「Ｈ」レベルでＦＥＴ１３がＯＮし、その際にＦＥＴ１３内のＯＮ抵抗とフライバックトランス１２の１次巻線１２ａの直流抵抗分に応じた電流が流れ出す。
【０００８】
そして、ＰＷＭ信号が「Ｌ」レベルになり、ＦＥＴ１３がＯＦＦすると、１次巻線１２ａに流れていた電流に応じて２次巻線１２ｂのエネルギが発生する。つまり、フライバックパルスが発生する。このフライバックパルスはダイオード１５で整流されて、メインコンデンサ１６に与えられる。これにより、メインコンデンサ１６に電荷がチャージされることになる。
【０００９】
前記ＰＷＭ信号のＨ／Ｌの繰り返しにより、メインコンデンサ１６の充電電圧が上昇する。この間、メインコンデンサ１６の充電電圧は抵抗１７と抵抗１８で分圧されてＣＰＵ１９にフィードバックされる。ＣＰＵ１９では、この分圧信号によりメインコンデンサ１６の充電状態を監視し、所定値に達した時点でＰＷＭ信号の出力を停止して充電動作を完了する。
【００１０】
このような他励フライバック方式のストロボ充電回路では、スイッチング素子であるＦＥＴ１３のＯＮ／ＯＦＦ動作をコントローラ側のＣＰＵ１９により適切に制御することで効率良く昇圧することができる。
【００１１】
ところが、スイッチング制御を行っているＣＰＵ１９が何らかの原因で誤動作（暴走）した場合や、充電検出回路（抵抗１７、１８）の接続不良により充電電圧を検出できない場合に、ＰＷＭ信号が「Ｈ」レベルのままで出力され、ＦＥＴ１３がＯＦＦせずに充電動作が止まらないことがある。このような場合、ＦＥＴ１３やフライバックトランス１２などの回路部品に大きな負荷がかかり、破壊してしまう可能性がある。
【００１２】
従来、このような問題に対し、例えば２つの発振子を有するＣＰＵを備え、その２つの発振子の各クロックによって計時を行う２つのタイマを設けておき、ＣＰＵによるトランスのＯＮ時間が所定の時間よりも長い場合に、前記２つのタイマのどちらか一方からの信号で強制的にトランスをＯＦＦに移行させることで、異常時に充電動作を停止制御するようにしたものがある（例えば、特許文献１参照）。
【特許文献１】特開２００３−１６１９８５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、前記特許文献１のように、異常時に外部タイマの使用により充電動作を強制停止する方法では、そのタイマの時間設定が非常に難しく、その設定が精度良くなされていないと、充電動作を速やかに停止できないなどの問題がある。また、コントローラ（ＣＰＵ）側にタイマ回路を設置しなければならないため、その実装面積を必要とすると共に部品点数の増加によりコストアップするなどの問題もある。
【００１４】
本発明は前記のような点に鑑みなされたもので、コントローラ側の改良を必要とせずに、異常時に充電動作を確実に停止して回路部品の破壊を防止することのできるストロボ充電回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の請求項１に係るストロボ充電回路は、コントローラから所定周期で繰り返し出力されるパルス信号によってスイッチング素子をＯＮ／ＯＦＦ制御し、そのスイッチング素子に接続されたトランスに発生した電力を充電用のコンデンサに供給するように構成された他励フライバック方式のストロボ充電回路であって、前記制御回路と前記スイッチング素子との間に、前記コントローラから出力されるパルス信号の直流成分をカットし、直流成分カット後のパルス信号を前記スイッチング素子に出力する直流カット素子を含む安全回路を設けたことを特徴とする。
【００１６】
このような構成によれば、コントローラから出力されるパルス信号の直流成分を直流カット素子によりカットすることで、コントローラの誤動作によりパルス信号が一定レベル状態で出力されている場合に、スイッチング素子をＯＦＦにして充電動作を停止することができる。
【００１７】
また、本発明の請求項２は、前記請求項１記載のストロボ充電回路において、前記安全回路は、前記直流カット素子による直流成分カット後のパルス信号のピーク電圧を調整するピーク電圧調整素子を含むことを特徴とする。
【００１８】
このような構成によれば、直流カット素子によって直流成分をカットした際に生じるパルス信号のピーク電圧の低下をピーク電圧調整素子により通常の状態に戻してスイッチング制御することができる。
【００１９】
また、本発明の請求項３は、前記請求項１または２記載のストロボ充電回路において、前記安全回路と前記スイッチング素子との間に、前記直流カット素子による直流成分カット後のパルス信号を基準電圧に合わせて波形整形する波形整形回路を設けたことを特徴とする。
【００２０】
このような構成によれば、直流カット素子によって直流成分をカットした際に生じるパルス信号の鈍りを波形整形回路により波形整形してスイッチング制御することができる。
【００２１】
また、本発明の請求項４は、前記請求項１乃至３のいずれかに記載のストロボ充電回路において、前記トランスにより前記充電用コンデンサに印加される電圧が所定値を超える場合に前記スイッチング素子をＯＦＦする過充電防止回路を備えたことを特徴とする。
【００２２】
このような構成によれば、コントローラの誤動作により充電用コンデンサに所定値を超える電圧が印加される場合に、スイッチング素子をＯＦＦにして充電動作を停止することができる。
【００２３】
また、本発明の請求項５は、前記請求項１乃至４のいずれかに記載のストロボ充電回路において、前記トランスにより前記充電用コンデンサに印加される電圧を前記コントローラの動作電圧に合わせて分圧して前記コントローラに入力する充電検出回路と、この充電検出回路により前記コントローラに入力される電圧が所定値を超える場合にその電圧の入力を防止する高電圧入力防止回路とを備えたことを特徴とする。
【００２４】
このような構成によれば、充電用コンデンサに印加されている電圧を分圧してコントローラに入力する充電検出回路の接続不良などにより、コントローラに所定値を超える電圧が入力される場合に、その電圧の入力を高電圧入力防止回路により防止して、コントローラを高電圧から守ることができる。
【発明の効果】
【００２５】
本発明によれば、コントローラの信号出力に異常が発生してスイッチング素子を正常に制御できない場合に、スイッチング素子をＯＦＦにして充電動作を確実に停止することができ、過充電による回路部品の破壊を防ぐことができる。また、コントローラ側の改良を必要としないため、既存のコントローラをそのまま使用して安全性の高いストロボ充電を行うことができる。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照して本発明の実施形態を説明する。
【００２７】
（第１の実施形態）
図１は本発明の第１の実施形態に係る他励フライバック方式のストロボ充電回路の構成を示す図である。このストロボ充電回路は、例えばストロボ内蔵型のデジタルカメラなどに用いられる。なお、図７の回路構成と同じの部分には同一符号を付して説明するものとする。
【００２８】
図中の２０が本発明のストロボ充電回路である。このストロボ充電回路２０には、図７の回路構成と同様に、電源としての電池１１、１次巻線１２ａおよび２次巻線１２ｂを有するフライバックトランス１２、このフライバックトランス１２の１次巻線１２ａの電流を制御するＦＥＴ１３、ＦＥＴ１３のゲート端子とＧＮＤ間に接続された抵抗１４、フライバックトランス１２の２次巻線１２ｂの出力を整流するダイオード１５、充電用のメインコンデンサ１６、このメインコンデンサ１６の電圧を検出するための抵抗１７および抵抗１８が備えられる。
【００２９】
また、このストロボ充電回路２０には、コントローラとして用いられるＣＰＵ１９が接続されている。このＣＰＵ１９は出力ポートＰ１および入力ポートＰ２を有し、出力ポートＰ１からスイッチング制御用のパネル信号つまりＰＷＭ信号を出力すると共に、入力ポートＰ２からメインコンデンサ１６の充電電圧を分圧した信号を入力する。
【００３０】
このような構成のストロボ充電回路２０では、ＣＰＵ１９から所定周期で繰り返し出力されるＰＷＭ信号によりＦＥＴ１３をＯＮ／ＯＦＦ動作し、フライバックトランス１２に発生する電力をダイオード１５を介してメインコンデンサ１６に供給することで充電を行う。また、その一方でメインコンデンサ１６に印加される充電電圧を抵抗１７および抵抗１８で分圧し、その分圧信号をＣＰＵ１９にフィードバックし、所定値に達した時点で充電完了としてＰＷＭ信号の出力を停止する。
【００３１】
ここで、何らかの原因でＣＰＵ１９が誤動作（暴走）し、ＰＷＭ信号が一定レベルつまり「Ｈ」レベル状態で出力されると（このような出力状態を“ベタＨｉ”と呼ぶ）、スイッチング素子であるＦＥＴ１３がＯＮのままであるため、ＦＥＴ１３やフライバックトランス１２に大電流が流れて、これらの回路部品を破壊する可能性がある。
【００３２】
そこで、本実施形態では、このような異常動作による回路部品の破壊を防止するべく、ストロボ充電回路２０の中にコンデンサ２１およびダイオード２２からなる安全回路２３を備える。
【００３３】
コンデンサ２１は、ＣＰＵ１９とＦＥＴ１３のゲート端子との間に設けられ、ＣＰＵ１９から出力されるＰＷＭ信号のＤＣ（直流）成分をカットするための直流カット素子として用いられる。また、ダイオード２２は、コンデンサ２１の出力端とＧＮＤとの間に設けられ、コンデンサ２１によるＤＣ成分カット後のＰＷＭ信号のピーク電圧を調整するピーク電圧調整素子として用いられる。
【００３４】
このような構成によれば、ＣＰＵ１９の誤動作によりＰＷＭ信号が「Ｈ」レベル状態で出力され続けた場合に、コンデンサ２１の作用により当該ＰＷＭ信号のＤＣ成分がカットされているので、ＦＥＴ１３のゲート端子には、ほぼＧＮＤレベルの電圧が入力されることになる。よって、ＦＥＴ１３をＯＦＦして充電動作を停止することができる。
【００３５】
ただし、前記コンデンサ２１によってＰＷＭ信号のＤＣ成分をカットすると、図２に示すように、ＰＷＭ信号のピーク電圧が基準電圧（ＶＤＤ）よりも低下して、ＦＥＴ１３をＯＮ動作できない可能性がある。なお、ピーク電圧が下がる割合はデューティ比が高いほど大きくなる。そこで、ＰＷＭ信号のピーク電圧をダイオード２２により調整して、スイッチ制御可能な基準値（ＶＤＤ）まで引き上げておく。これにより、ＰＷＭ信号のＤＣ成分をカットした場合でも、そのＰＷＭ信号によりＦＥＴ１３を通常通りＯＮ／ＯＦＦ制御できる。
【００３６】
このように、他励フライバック方式のストロボ充電回路２０において、スイッチング素子であるＦＥＴ１３の手前にコンデンサ２１およびダイオード２２からなる安全回路２３を備えることで、ＣＰＵ１９の誤動作によりＰＷＭ信号の出力がベタＨｉになった場合でもＦＥＴ１３をＯＦＦして、メインコンデンサ１６に対する充電動作を速やかに停止して回路部品の安全を確保することができる。
【００３７】
また、この安全回路２３としては、コンデンサ２１とダイオード２２を追加するだけで良いため、安価にて構成することができる。さらにコントローラ側であるＣＰＵ１９の改良をまったく必要とないため、既存のコントローラをそのまま使用して安全性の高いストロボ充電を行うことができるなどの利点がある。
【００３８】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
【００３９】
前記第１の実施形態では、ＦＥＴ１３の手前にコンデンサ２１およびダイオード２２を設けることで、ＣＰＵ１９の異常動作時にスイッチング素子であるＦＥＴ１３がＯＮし続けることを防止した。
【００４０】
ところが、コンデンサ２１の追加により、そのコンデンサ２１と抵抗１４とでＲＣによるＨＰＦ（Ｈｉｇｈ  Ｐａｓｓ  Ｆｉｌｔｅｒ）が構成される。このため、ＣＰＵ１９から出力されたＰＷＭ信号がそこで積分されて、ＰＷＭの周波数によっては波形が鈍ってしまい、設計値通りのデュ−ティ比にならずに電源効率が悪くなる可能性がある。なお、前記抵抗１４は、初期値設定用の抵抗であり、ＦＥＴ１３がＯＦＦしているときの誤動作を防止するためにある。第２の実施形態では、このような問題を改善するべく、以下のような構成としている。
【００４１】
図３は本発明の第２の実施形態に係る他励フライバック方式のストロボ充電回路の構成を示す図であり、前記第１の実施形態における図１の構成に対して、ＴＴＬ入力でＣＭＯＳ出力のＩＣ回路からなるバッファ回路２４が追加されている。
【００４２】
このバッファ回路２４は、上述したコンデンサ２１およびダイオード２２からなる安全回路２３とＦＥＴ１３のゲート端子との間に設けられ、コンデンサ２１によるＤＣカット後のＰＷＭ信号を基準電圧（ＶＤＤ）に合わせて波形整形するための波形整形回路として用いられる。
【００４３】
このような構成によれば、図４（ａ）、（ｂ）に示すように、コンデンサ２１によるＤＣ成分カット後のＰＷＭ信号の波形が鈍ったとしても、例えば約２／３ＶＤＤ振幅までしかない波形をバッファ回路２４にてＶＤＤまでの振幅に整形することができる。この場合、１／３ＶＤＤ振幅以下の波形はＬレベル出力とするので、ＰＷＭ信号はコンデンサ２１を通る前の波形に再現されることになり、結果的に設計値通りのデュ−ティ比で充電動作を行うことができる。
【００４４】
さらに、ＣＰＵ１９の誤動作によりＰＷＭ信号の出力がベタＨｉになったとしても、上述したようにコンデンサ２１の作用によりＰＷＭ信号が「Ｌ」レベルとなり、そのままバッファ回路２４を介してＦＥＴ１３に与えられるので、ＦＥＴ１３をＯＦＦにして充電動作を停止できる。よって、回路部品の安全を確保することができる。
【００４５】
このように、前記第１の実施形態の構成にさらに波形整形用のバッファ回路２４を追加したことにより、前記第１の実施形態の作用効果に加え、ＰＷＭ信号のＤＣ成分のカットによる出力波形の鈍りの発生を改善して、設計値通りのデュ−ティ比にて高効率でストロボ充電を行うことができる。
【００４６】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。
【００４７】
前記第１および第２の実施形態では、ＣＰＵ１９から出力されるＰＷＭ信号がベタＨｉになって回路部品を壊してしまうことを防いでいた。しかし、ＣＰＵ１９の信号出力側の異常だけでなく、信号入力側の異常として、ＣＰＵ１９のＡ／Ｄ入力端子に充電電圧検出用の分圧信号が正常に入力されないことも考えられる。
【００４８】
このような場合、ＰＷＭ制御が効かなくなるため、ＣＰＵ１９はＰＷＭ信号をあるデューティ比で出力し続けることになる。その結果、フライバックトランス１２の２次側出力が上がり続けてしまい、メインコンデンサ１６に印加される電圧が上昇してメインコンデンサ１６を破壊してしまう可能性がある。第３の実施形態では、このような問題を改善するべく、以下のような構成としている。
【００４９】
図５は本発明の第３の実施形態に係る他励フライバック方式のストロボ充電回路の構成を示す図であり、前記第１の実施形態における図１の構成に対して、ツェナーダイオード２５、トランジスタ２６、プルアップル抵抗２７およびＡＮＤゲート回路２８からなる過充電防止回路２９が追加されている。
【００５０】
ツェナーダイオード２５は、その一端がダイオード１５の出力端に接続され、その接続点での電圧つまりメインコンデンサ１６の充電電圧が所定の電圧値（以下、ブレイクダウン電圧ＶＢＤ１と称す）に達したときに機能する。このツェナーダイオード２５のブレイクダウン電圧ＶＢＤ１をメインコンデンサ１６の耐圧を超えないように設定しておく。例えばメインコンデンサ１６に３００Ｖの電圧が印加されるものとすれば、３００Ｖを超える高電圧が印加される場合に電流が流れるように設計しておく。
【００５１】
また、ツェナーダイオード２５の他端はトランジスタ２６のベース入力端に接続されており、充電電圧が前記ブレイクダウン電圧ＶＢＤ１に達したときにトランジスタ２６をＯＮする。このトランジスタ２６のコレクタ出力側にはプルアップル抵抗２７が接続されており、トランジスタ２６がＯＮしたときに、「Ｌ」レベルのコレクタ出力をＡＮＤゲート回路２８に与えるように構成されている。
【００５２】
ＡＮＤゲート回路２８は、ＣＰＵ１９から出力されるＰＷＭ信号と前記コレクタ出力との論理積を取って、「Ｈ」レベルまたは「Ｌ」レベルの信号をＦＥＴ１３のゲート端子に出力する。
【００５３】
このような構成において、上述したようにＣＰＵ１９のりＡ／Ｄ入力端子が電圧判定不能となると、ＰＷＭ制御が効かなくなり、フライバックトランス１２の２次側出力が上昇し続ける。その際、フライバックトランス１２の２次側出力つまりメインコンデンサ１６に印加される電圧が過充電防止回路２９のツェナーダイオード２５のブレイクダウン電圧ＶＢＤ１を超えると、このツェナーダイオード２５に電流が流れ、トランジスタ２６をＯＮする。
【００５４】
トランジスタ２６がＯＮすると、プルアップル抵抗２７を介してトランジスタ２６のコレクタ−エミッタ間に電流が流れる。これにより、トランジスタ２６のコレクタ出力が「Ｈ」レベルから「Ｌ」レベルに切り替わり、その「Ｌ」レベルのコレクタ出力がＡＮＤゲート回路２８に与えられる。
【００５５】
一方、ＡＮＤゲート回路２８の一方の入力端子には、ＣＰＵ１９の出力信号であるＰＷＭ信号が入力されている。したがって、前記「Ｌ」レベルのコレクタ出力がＡＮＤゲート回路２８に入力されることにより、「Ｌ」レベルの信号がＦＥＴ１３に与えられて、ＦＥＴ１３がＯＦＦし、充電動作が停止する。これにより、過充電によるメインコンデンサ１６の破壊を防ぐことができる。
【００５６】
また、通常動作時つまりメインコンデンサ１６の耐圧範囲内で充電動作が正常に行われている場合には、ツェナーダイオード２５には電流が流れず、トランジスタ２６はＯＦＦしているので、プルアップル抵抗２７によりＡＮＤゲート回路２８の一方には常に「Ｈ」レベルの信号が入力される。したがって、ＰＷＭ信号がそのままＡＮＤゲート回路２８を介してＦＥＴ１３に与えられる。
【００５７】
このように、前記第１の実施形態の構成にさらに過充電防止回路２９を追加したことにより、前記第１の実施形態の作用効果に加え、ＣＰＵ１９のＡ／Ｄ入力端子に異常が発生した場合に過充電によるメインコンデンサ１６の破壊を防ぐことができる。
【００５８】
なお、この第３の実施形態の構成に、前記第２の実施形態におけるバッファ回路２４をさらに追加するようにしても良く、これにより、前記第２の実施形態と同様の効果をさらに得ることができる。
【００５９】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。
【００６０】
前記第１〜第３の実施形態までは、ＣＰＵ１９の異常動作に対する安全性を対策したものであったが、回路部品が外的要因で壊れたり、何らかの原因で外れるなどして誤動作する場合も考えられる。この場合、例えば分圧比を決めている抵抗１８が外れたとすると、充電時にフライバックトランス１２の２次側に発生している高電圧（約３００Ｖ）がＣＰＵ１９のＡ／Ｄ入力端子に直接印加されることにより、ＣＰＵ１９が破壊する可能性がある。第４の実施形態では、このような問題を改善するべく、以下のような構成としている。
【００６１】
図６は本発明の第４の実施形態に係る他励フライバック方式のストロボ充電回路の構成を示す図であり、前記第３の実施形態における図５の構成に対して、ツェナーダイオード３０が追加されている。
【００６２】
このツェナーダイオード３０は、その一端を充電検出回路を構成している抵抗１７と抵抗１８との間に接続して接地され、その接続点での電圧が所定の電圧値（以下、ブレイクダウン電圧ＶＢＤ２と称す）を超えたときに作動する高電圧入力防止回路として用いられる。
【００６３】
ここで、このツェナーダイオード３０のブレイクダウン電圧ＶＢＤ２を以下のように設定しておく。
【００６４】
ＣＰＵ動作電圧のＭＡＸ値＜ＶＢＤ２＜動作電圧の限界値
このような構成において、通常動作中は、ＣＰＵ１９のＡ／Ｄ入力端子にＣＰＵ動作電圧のＭＡＸ値以下の電圧が入力されるように、抵抗１７と抵抗１８の分圧比が設定されている。したがって、シェナーダイオード３０は動作せず、フライバックトランス１２の２次側電圧つまりメインコンデンサ１６の充電電圧が抵抗１７と抵抗１８で分圧されてＣＰＵ１９のＡ／Ｄ入力端子に入力されることになる。
【００６５】
一方、何らかの原因で抵抗１８が外れたとすると、フライバックトランス１２の２次側電圧が抵抗１７を介してＣＰＵ１９のＡ／Ｄ入力端子に直接入力されることになる。その際、ツェナーダイオード３０のブレイクダウン電圧ＶＢＤ２よりも高い電圧であった場合には、ブレイクダウン現象が起きて、Ａ／Ｄ入力端子ラインの電圧はシェナーダイオード３０のブレイクダウン電圧ＶＢＤ２の値に保たれる。これにより、高電圧をＣＰＵ１９に入力することを防いで、ＣＰＵ１９の破壊を防ぐことができる。
【００６６】
このように、前記第３の実施形態の構成にさらにシェナーダイオード３０を追加したことにより、前記第３の実施形態の作用効果に加え、回路部品が外れた場合での高電圧の印加によるＣＰＵ１９の破壊を防ぐことができる。
【００６７】
なお、ここでは前記第３の実施形態の構成に対してシェナーダイオード３０を設けた場合について示したが、前記第１または第２の実施形態の構成に、このシェナーダイオード３０を設けた場合でも同様の効果が得られる。
【００６８】
また、本発明は、デジタルカメラに限らず、例えばカメラ付きの携帯電話など、ストロボ発光を必要とする電子機器であれば、その全てに適用することができる。
【００６９】
また、本発明は前記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、前記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００７０】
【図１】本発明の第１の実施形態に係る他励フライバック方式のストロボ充電回路の構成を示す図。
【図２】同実施形態のストロボ充電回路におけるＰＷＭ信号のＤＣ成分カット後とクランプ後の状態を示す図。
【図３】本発明の第２の実施形態に係る他励フライバック方式のストロボ充電回路の構成を示す図。
【図４】同実施形態のストロボ充電回路におけるＰＷＭ信号の波形整形前と波形整形後の状態を示す図。
【図５】本発明の第３の実施形態に係る他励フライバック方式のストロボ充電回路の構成を示す図。
【図６】本発明の第４の実施形態に係る他励フライバック方式のストロボ充電回路の構成を示す図。
【図７】他励フライバック方式のストロボ充電回路の従来構成を示す図。
【符号の説明】
【００７１】
１０…従来のストロボ充電回路、１１…電池、１２…フライバックトランス、１２ａ…１次巻線、１２ｂ…２次巻線、１３…ＦＥＴ、１４…抵抗、１５…ダイオード、１６…メインコンデンサ、１７…抵抗７、１８…抵抗、１９…ＣＰＵ、２０…本発明のストロボ充電回路、２１…コンデンサ、２２…ダイオード、２３…安全回路、２４…バッファ回路、２５…シェナーダイオード、２６…トランジスタ、２７…プルアップル抵抗、２８…ＡＮＤゲート回路、２９…過充電防止回路、３０…シェナーダイオード。
【図１】
2005285566.tif 000003
【図２】
2005285566.tif 000004
【図３】
2005285566.tif 000005
【図４】
2005285566.tif 000006
【図５】
2005285566.tif 000007
【図６】
2005285566.tif 000008
【図７】
2005285566.tif 000009