(57)【要約】【課題】  電子部品を構成する基板の端面において、配線間の短絡を防止することが可能な電子部品の製造方法を提供する。【解決手段】  この発明に従った電子部品の製造方法では、基板としての基材フレーム１の表面において、基材フレーム１を切削するための切削線３から離れた位置に配線としての内部パターン配線を形成する配線パターン形成工程を実施する。そして、内部パターン配線の一部と電気的に接続するように、導電性シールとしてのシール材５を基材フレーム１の表面に貼付するシール貼付工程を実施する。また、内部パターン配線に電荷を供給するための導電路としてシール材５を用いて、内部パターン配線の表面に電気めっき法によりめっき層を形成するめっき工程を実施する。そして、めっき工程の後、導電性のシール材５を除去するシール除去工程を実施する。また、基材フレーム１を、切削線３に沿って切断する切削工程を実施する。【選択図】        図４
2005057120.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面において、前記基板を切削するための切削線から離れた位置に配線を形成する工程と、
前記配線の一部と電気的に接続するように、導電性シールを前記基板の表面に貼付するシール貼付工程と、
前記配線に電荷を供給するための導電路として前記導電性シールを用いて、前記配線の表面に電気めっき法によりめっき層を形成する工程と、
前記めっき層を形成する工程の後、前記導電性シールを除去する工程と、
前記基板を前記切削線に沿って切断する工程とを備える、電子部品の製造方法。
【請求項２】
前記シール貼付工程は、
前記基板の表面上に前記導電性シールを配置する工程と、
押圧部材を用いて前記導電性シールを前記基板に押圧することにより、前記導電性シールを前記基板に密着させる工程とを含む、請求項１に記載の電子部品の製造方法。
【請求項３】
前記導電性シールは、前記基板と接触する面に配置された導電性の接着剤層を含む、請求項１または２に記載の電子部品の製造方法。
【請求項４】
前記導電性シールには、前記基板の表面に前記導電性シールが貼付された状態で前記配線の一部を露出させる開口部が形成され、
前記導電性シールにおいて前記開口部に隣接する部分は、前記基板の表面に前記導電性シールが貼付された状態で前記配線の一部以外の部分と接触する、請求項１〜３のいずれか１項に記載の電子部品の製造方法。
【請求項５】
前記基板の表面では、前記配線が形成された領域がマトリックス状に複数個配置され、かつ、前記切削線が前記複数個の領域の間を区切るように配置され、
前記導電性シールには、前記開口部が前記領域上に位置するようにマトリックス状に複数個形成されている、請求項４に記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電子部品の製造方法に関し、より特定的には、基板上に配線を形成した後、当該基板を切断することによって得られる単位基板を用いる電子部品の製造方法に関する。
【背景技術】
【０００２】
従来、半導体素子などを基板上に搭載した電子部品を構成する部材の一つとして、複数枚の単位基板を１枚の基板上に形成した後、当該基板を切断することによって得られた単位基板を得ることが知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１では、電子部品の製造方法の一部である単位基板の製造方法として、基板の表面上において、電極端子を基板表面に設ける際、当該電極端子の外側の端部を基板の切断部より距離をおいた内側に配置することが開示されている。このようにする事で，上記特許文献１では、基板を切断する際、電極端子に切断部材の刃が触れることがないため、電極端子の形状が崩れることなく良好な状態を保持できるとしている。そして、電極端子の形状の崩れから、隣接する電極端子間の短絡による不具合の発生を防止できるとしている。
【特許文献１】特開平４−４３６９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上述した特許文献１に開示された電子部品の製造方法の一部としての単位基板の製造方法では、電極端子の表面にめっきを施すため、電極端子と電気的に接続された引出配線が基板の内部の層に設けられている。そして、当該引出配線は、基板の切断部を横切るように配置されている。切断部の外側に延在する引出配線は、電極端子から見て切断部より外側に位置する電気めっき用電極と電気的に接続されている。
【０００５】
そのため、基板を切断部材により切断した場合に、引出配線が切断部材の刃により切断される。このとき、引出配線の切断部が切断部材の刃と接触することによって塑性変形し、隣接する他の引出配線と接触する可能性がある。つまり、電極端子は切断部材と接触しないものの、引出配線については切断部材との接触により、隣接する引出配線同士が接触して短絡する可能性が有る。このような短絡が発生すると、当該単位基板を用いた電子部品（たとえば単位基板上に半導体素子を搭載した電子部品）が正常に動作しないといった不具合が発生する可能性が有る。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、電子部品を構成する基板の端面において、配線間の短絡を防止することが可能な電子部品の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
この発明に従った電子部品の製造方法では、基板の表面において、基板を切削するための切削線から離れた位置に配線を形成する工程を実施する。そして、配線の一部と電気的に接続するように、導電性シールを基板の表面に貼付するシール貼付工程を実施する。また、配線に電荷を供給するための導電路として導電性シールを用いて、配線の表面に電気めっき法によりめっき層を形成する工程を実施する。そして、めっき層を形成する工程の後、導電性シールを除去する工程を実施する。また、上記基板を切削線に沿って切断する工程を実施する。
【発明の効果】
【０００８】
この発明によれば、電子部品を構成する単位基板表面の配線にめっき層を形成するための引出導電路として、導電性のシール部材を利用するので、めっき工程後に基板を切断して単位基板とするときには、当該シール部材を除去することができる。このため、単位基板の端面（基板の切断部）に引出導電路を構成する配線などが位置することはないので、当該配線間の短絡といった問題の発生確率を低減できる。
【発明を実施するための最良の形態】
【０００９】
図面を参照しながら、本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
【００１０】
図１は、本発明による電子部品としての半導体装置の製造方法を説明するためのフローチャートである。図２は、図１に示した配線パターン形成工程を説明するための模式図である。図３は、図２に示した基材フレームの一部分を示す拡大模式図である。図４および図５は、図１に示したシール貼付工程を説明するための模式図である。図６は、図４および図５に示したシール材の構造を説明するための断面模式図である。図７は、図１に示したシール貼付工程後の基材フレームの一部分を示す拡大模式図である。図８は、図７の線分ＶＩＩ−ＶＩＩにおける断面模式図である。図９は、図１に示しためっき工程を説明するための模式図である。図１０は、図１に示したシール除去工程を実施した後の基材フレームの一部分を示す拡大模式図である。図１１は、図１０の領域ＸＩを示す拡大模式図である。図１２は、図１のチップ搭載工程を説明するための、基材フレームの一部を示す拡大模式図である。図１３は、図１の樹脂封止工程を実施した後の基材フレームを示す模式図である。図１４は、図１の切削工程を実施した後に得られる半導体パッケージを示す模式図である。図１５は、図１４に示した半導体パッケージの側面模式図である。図１〜図１５を参照して、本発明による半導体装置の製造方法を説明する。
【００１１】
本発明による半導体装置としての半導体パッケージの製造方法では、図１に示すように、まず配線パターン形成工程（Ｓ１０）を実施する。具体的には、図２および図３に示すように、基材フレーム１の表面において、マトリックス状に配置されたパッケージ領域２のそれぞれについて、内部パターン配線４（図３参照）を形成する。配線パターンとしての内部パターン配線４の形成方法は、従来の配線パターン形成方法として用いられるいかなる方法を用いてもよい。内部パターン配線４は、基材フレーム１の表面に形成された導電体膜からなる。内部パターン配線４を構成する材料は、導電体であればどのような材料を用いてもよい。また、基材フレーム１を構成する材料としては、絶縁性の樹脂など、絶縁体であればどのような材料を用いてもよい。
【００１２】
基材フレーム１の表面に、上述のようにマトリックス状に配置されたパッケージ領域２は、それぞれが独立した半導体パッケージの基板（単位基板）を構成するものである。後述するように、切削工程（Ｓ７０）（図１参照）において、基材フレーム１は切削線３に沿ってダイシングソーなどを用いて切断される。つまり、切削線３はパッケージ領域２の外縁を規定するものである。この結果、パッケージ領域２は互いに分離されることにより、それぞれが半導体パッケージを構成する基板となる。
【００１３】
そして、図３に示すように、内部パターン配線４のパッケージ領域２における外周側に位置する端部と切削線３との間は、距離Ｌだけ離れた状態になっている。つまり、内部パターン配線４は切削線３から距離Ｌだけ離れた領域（内部パターン配線形成領域１２）に形成されており、内部パターン配線４と切削線３とは交差しないように形成されている。
【００１４】
次に、図１に示したシール貼付工程（Ｓ２０）を実施する。具体的には、図４に示すように、基材フレーム１において内部パターン配線４が形成された表面上に導電性のシール材５を配置する。そして、このシール材５を矢印７に示すように基材フレーム１の内部パターン配線４が形成された表面に貼付ける。シール材５には、内部パターン配線形成領域１２（図３参照）に対応する位置に、内部パターン配線形成領域１２の面積よりも小さな面積を有する開口部２４が形成されている。
【００１５】
そして、図５に示すように、シール材５の上から貼付けローラ６を押圧することにより、シール材５を基材フレーム１の表面に密着させる。具体的には、貼付けローラ６をシール材５表面に押圧しながら矢印８に示すように回転させることにより、矢印９に示すように、貼付けローラ６を移動させる。このようにして、貼付けローラ６によりシール材５の表面全体を万遍なく押圧できる。
【００１６】
なお、シール材５の構造としては、たとえば図６に示すように、ベース部１４の下部表面（基材フレーム１と接触する側の面）に接着剤層１３が形成されているような構造としてもよい。このとき、接着剤層１３は導電性を有する材料であればどのような材料を用いてもよい。また、ベース部１４の材料としては、どのような材料を用いてもよい。たとえば、ベース部１４を構成する材料として、導電性を有する金属膜のような材料や、導電性を有さない樹脂などの材料を用いてもよい。
【００１７】
このようにシール材５を貼付けた基材フレーム１においては、図７および図８に示すように、シール材の開口部側壁１１が、内部パターン配線４の端部１０上に位置している。すなわち、シール材５の端部３１が、内部パターン配線４の端部１０上に乗り上げて接続された状態になっている。このようにすれば、切削線３から離れた位置（図８における切削線の位置３０から離れた位置）に形成された内部パターン配線４とシール材５とを、シール材５の端部３１と内部パターン配線４の端部１０との接続部を介して電気的に接続することができる。
【００１８】
次に、図１に示すように、めっき工程（Ｓ３０）を実施する。具体的には、図９に示すように、めっき液１６を保持するめっき浴槽１５の内部に、シール材５が貼付された基材フレーム１を浸漬する。基材フレーム１の表面に形成された内部パターン配線４（図７参照）は、シール材５と、このシール材５に接続された導電線１８を介して外部電極１７と電気的に接続されている。そして、外部電極１７から導電線１８およびシール材５を介して内部パターン配線４に電流を流すことにより（つまり電気めっき法を用いて）、内部パターン配線４のめっき液１６と接触する表面上（つまり、シール材５により覆われていない表面上）にめっき層を形成することができる。
【００１９】
次に、図１に示したシール除去工程（Ｓ４０）を実施する。このシール除去工程（Ｓ４０）では、シール材５を基材フレーム１から除去できればどのような方法を用いてもよいが、たとえば、シール材５を単純に基材フレーム１から引き剥がすといった方法を用いることができる。もちろん、シール材５を溶剤などを用いて溶解する方法、あるいは他の任意の方法を用いてもよい。この結果、図１０および図１１に示すように、内部パターン配線４の表面に、めっき層が形成されためっき部２０と、シール材５がその表面に接着されていたためにめっき層が形成されていない非めっき部２１とが形成されることになる。なお、このめっき部２０と非めっき部２１との境界線は、シール材の開口部側壁１１（図７参照）が位置していた領域を示す線分１９と重なるように位置することになる。
【００２０】
次に、図１に示すように、チップ搭載工程（Ｓ５０）を実施する。具体的には、図１２に示すように、基材フレーム１の内部パターン配線４が形成された表面上の所定の位置に半導体チップ２２を搭載する。半導体チップ２２において、基材フレーム１と対向する表面（裏面）上には、電極（図示せず）が形成されている。そして、この半導体チップ２２の電極と、内部パターン配線４の端部に位置する端子部とは電気的に接続された状態で固定される。
【００２１】
次に、図１に示した樹脂封止工程（Ｓ６０）を実施する。具体的には、図１３に示すように、基材フレーム１において、内部パターン配線４が形成された面上に封止用の樹脂２３を配置して硬化させる。図１３からもわかるように、樹脂２３は、基材フレーム１の表面におけるパッケージ領域２が形成された部分を覆うように、すなわちパッケージ領域２が形成された部分の大きさよりも大きな領域上に位置するように形成されている。
【００２２】
次に、図１に示した切削工程（Ｓ７０）を実施する。具体的には、図１３に示したように樹脂封止された基材フレーム１を、切削線３に沿ってダイシングソーなどを用いて樹脂２３とともに切削する。この結果、図１４および図１５に示すように、半導体パッケージ２５を得ることができる。
【００２３】
このとき、半導体パッケージ２５の端面２６から離れた位置に内部パターン配線４は形成されているため、半導体パッケージ２５の端面２６において内部パターン配線４が露出することはない。つまり、切削工程において、ダイシングソーなどの切削部材と内部パターン配線４とが接触することはないので、端面２６において内部パターン配線４を構成する金属などの導電体が、ダイシングソーによる切削の際に塑性変形して、隣接する内部パターン配線４と接触する可能性をなくすことができる。このため、内部パターン配線４同士が短絡するといった不良の発生を防止できる。
【００２４】
なお、図１５は、図１４の矢印２８に示す方向から見た半導体パッケージ２５の側面を示している。そして、図１５からもわかるように、半導体パッケージ２５を構成する基材フレーム１の裏面側（半導体チップ２２が搭載された面とは反対側の表面）には、半導体パッケージ２５を他の基板などと電気的に接続するための接続用端子電極２７が複数個配置されている。
【００２５】
上述した本発明に従った電子部品の一例としての半導体装置（半導体パッケージ）の製造方法の特長的な構成を要約すれば、この発明に従った電子部品の製造方法では、基板としての基材フレーム１（図２参照）の表面において、基材フレーム１を切削するための切削線３から離れた位置に配線としての内部パターン配線４を形成する工程（配線パターン形成工程（Ｓ１０））を実施する。そして、内部パターン配線４の一部と電気的に接続するように、導電性シールとしてのシール材５を基材フレーム１の表面に貼付するシール貼付工程（Ｓ２０）を実施する。また、内部パターン配線４に電荷を供給するための導電路としてシール材５を用いて、内部パターン配線４の表面に電気めっき法によりめっき層を形成する工程（めっき工程（Ｓ３０））を実施する。そして、めっき層を形成する工程の後、導電性のシール材５を除去する工程（シール除去工程（Ｓ４０））を実施する。また、基材フレーム１を、切削線３に沿って切断する工程（切削工程（Ｓ７０））を実施する。なお、基材フレーム１の表面上に、内部パターン配線４と電気的に接続される電子素子としての半導体チップ２２を搭載する工程（チップ搭載工程（Ｓ５０））を実施してもよい。また、上記切断する工程（切削工程（Ｓ７０））では、半導体チップ２２を搭載した基材フレーム１を、切削線３に沿って切断してもよい。
【００２６】
このようにすれば、内部パターン配線４は切削線３から離れた位置に形成されるので、基材フレーム１を切断する際に内部パターン配線４がダイシングソーなどの切断部材により切断されることはない。したがって、切断部材と内部パターン配線４とが接触することにより、内部パターン配線４の切断端面が塑性変形する（たとえば、内部パターン配線４の切断端面が切断部材の移動方向に沿って局所的に延びるように変形する）ことはない。そのため、基材フレーム１の切断端面において内部パターン配線４が隣接する他の導電部（他の内部パターン配線４）と接触するといった問題の発生確率を低減できる。この結果、隣接する内部パターン配線４同士、あるいは内部パターン配線４と他の導電部との接触（短絡）に起因する電子部品（半導体パッケージ２５）での動作不良の発生確率を低減できる。したがって、信頼性の高い半導体パッケージ２５を得ることができる。
【００２７】
また、基材フレーム１の切断端面（図１４における半導体パッケージ２５の端面２６）における、上述のような内部パターン配線４同士の短絡が起きる確率を低減できるので、隣接する内部パターン配線４の間の距離を十分小さくできる。つまり、上述のような短絡の可能性がある場合（切削線３と接触するように内部パターン配線４が形成されている場合）、基材フレーム１の切断端面において内部パターン配線４が塑性変形しても、隣接する他の内部パターン配線４との間で短絡しないように、隣接する内部パターン配線４の間の距離を十分大きくする必要が有る。一方、本発明のように、基材フレーム１の切断端面に内部パターン配線４が露出しないような構成であれば、基材フレーム１の切断に伴って内部パターン配線４が塑性変形する可能性はほとんど無い。そのため、上述のように隣接する内部パターン配線４の間の短絡を防止する観点から、隣接する内部パターン配線４の間の距離を大きくする必要は無い。その結果、隣接する内部パターン配線４の間の距離を小さくできるので、基材フレーム１における内部パターン配線４の集積度を向上させることができる。したがって、基材フレーム１において内部パターン配線４が形成されるパッケージ領域２（図２参照）の小型化を図ることができるので、結果的に電子部品（半導体パッケージ２５）の小型化を図ることができる。
【００２８】
上記電子部品の製造方法において、シール貼付工程（Ｓ２０）は、基材フレーム１の表面上に導電性シールとしてのシール材５を配置する工程（図４参照）と、押圧部材としての貼付けローラ６を用いてシール材５を基材フレーム１に押圧することにより、シール材５を基材フレーム１に密着させる工程（図５参照）とを含んでいてもよい。
【００２９】
この場合、基材フレーム１に導電性のシール材５を確実に密着させることができるので、めっき層を形成する工程（めっき工程（Ｓ３０））において、内部パターン配線４へ電荷を供給するための導電路としてシール材５を確実に利用することができる。
【００３０】
上記電子部品の製造方法において、シール材５は、基材フレーム１と接触する面に配置された導電性の接着剤層１３（図６参照）を含んでいてもよい。
【００３１】
この場合、シール材５の接着剤層１３が内部パターン配線４の一部（図８の端部１０）と接触するように、シール材５を基材フレーム１上に貼付することにより、容易にシール材５と内部パターン配線４とを電気的に接続することができる。
【００３２】
上記電子部品の製造方法において、シール材５には、基材フレーム１の表面にシール材５が貼付されたときに内部パターン配線４の一部（図７および図８においてシール材５により覆われずに露出した部分）を露出させる開口部２４（図４参照）が形成されていることが好ましい。また、シール材５において開口部２４に隣接する部分（図８の端部３１）は、基材フレーム１の表面にシール材５が貼付された状態で内部パターン配線４の上記一部以外の部分（図８の端部１０）と接触することが好ましい。
【００３３】
この場合、シール材５と内部パターン配線４の部分（端部１０）との接触部を介して、シール材５と内部パターン配線４とを電気的に接続することができる。また、めっき層を形成する工程（めっき工程（Ｓ３０）では、内部パターン配線４における上記一部（つまり、シール材５により覆われずに露出した部分）上にめっき層を形成できる。
【００３４】
上記電子部品の製造方法において、基材フレーム１の表面には、内部パターン配線４が形成された領域（パッケージ領域２）がマトリックス状に複数個配置されていてもよく、かつ、切削線３は複数個の領域（パッケージ領域２）の間を区切るように配置されていてもよい。シール材５には、開口部２４が上記パッケージ領域２上に位置するようにマトリックス状に複数個形成されていてもよい。
【００３５】
この場合、内部パターン配線４が形成されたパッケージ領域２を基材フレーム１に複数個配置することができるので、１つの基材フレーム１から電子部品を構成する単位基板（つまり内部パターン配線４が形成されたパッケージ領域２からなる基板）を複数個得ることができる。
【００３６】
上記電子部品の製造方法において、シール除去工程（Ｓ４０）は、基材フレーム１から導電性のシール材５を剥がす工程を含んでいてもよい。
【００３７】
この場合、溶剤などを用いてシール材５を基材フレーム１から除去する場合のように、溶剤により基材フレーム１の表面が損傷を受ける可能性を無くすことができる。したがって、基材フレーム１の表面が損傷を受けることに起因して、基材フレーム１から構成される単位基板を含む電子部品（半導体パッケージ２５）に不良が発生する可能性を低減できる。
【００３８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００３９】
【図１】本発明による電子部品としての半導体装置の製造方法を説明するためのフローチャートである。
【図２】図１に示した配線パターン形成工程を説明するための模式図である。
【図３】図２に示した基材フレームの一部分を示す拡大模式図である。
【図４】図１に示したシール貼付工程を説明するための模式図である。
【図５】図１に示したシール貼付工程を説明するための模式図である。
【図６】図４および図５に示したシール材の構造を説明するための断面模式図である。
【図７】図１に示したシール貼付工程後の基材フレームの一部分を示す拡大模式図である。
【図８】図７の線分ＶＩＩＩ−ＶＩＩＩにおける断面模式図である。
【図９】図１に示しためっき工程を説明するための模式図である。
【図１０】図１に示したシール除去工程を実施した後の基材フレームの一部分を示す拡大模式図である。
【図１１】図１０の領域ＸＩを示す拡大模式図である。
【図１２】図１のチップ搭載工程を説明するための、基材フレームの一部を示す拡大模式図である。
【図１３】図１の樹脂封止工程を実施した後の基材フレームを示す模式図である。
【図１４】図１の切削工程を実施した後に得られる半導体パッケージを示す模式図である。
【図１５】図１４に示した半導体パッケージの側面模式図である。
【符号の説明】
【００４０】
１  基材フレーム、２  パッケージ領域、３  切削線、４  内部パターン配線、５  シール材、６  貼付けローラ、７〜９，２８  矢印、１０，３１  端部、１１  開口部側壁、１２  内部パターン配線形成領域、１３  接着剤層、１４  ベース部、１５  めっき浴槽、１６  めっき液、１７  外部電極、１８  導電線、１９  線分、２０  めっき部、２１  非めっき部、２２  半導体チップ、２３  樹脂、２４  開口部、２５  半導体パッケージ、２６  端面、２７  接続用端子電極、３０  切削線の位置。
【図１】
2005057120.tif 000003
【図２】
2005057120.tif 000004
【図３】
2005057120.tif 000005
【図４】
2005057120.tif 000006
【図５】
2005057120.tif 000007
【図６】
2005057120.tif 000008
【図７】
2005057120.tif 000009
【図８】
2005057120.tif 000010
【図９】
2005057120.tif 000011
【図１０】
2005057120.tif 000012
【図１１】
2005057120.tif 000013
【図１２】
2005057120.tif 000014
【図１３】
2005057120.tif 000015
【図１４】
2005057120.tif 000016
【図１５】
2005057120.tif 000017