(57)【要約】【課題】  低階調表示時におけるＯＬＥＤ素子の輝度ムラを防止する。【解決手段】  各画素回路をテスト期間と表示期間とに分けて駆動し、テスト期間では、走査線１０２を表示期間よりも遅い水平走査速度で順次選択し、各データ線１１２に低階調に相当する電流をそれぞれ流し、走査線の選択が終了する手前のタイミングにて、各データ線１１２の測定電圧から、選択走査線と測定データ線との交差に位置する駆動トランジスタの閾値電圧を求めて、不足電流分に相当する補正データをＬＵＴ２８に書き込む一方、表示期間では、走査線１０２を順次選択するとともに、選択走査線に位置する画素回路の電気光学素子の輝度を指定する画像データを、当該画素回路について求めた補正データで補正し、補正した画像データに応じた電流を、当該画素回路にデータ線１１２を介して流す。【選択図】      図１
2005115144.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との交差において設けられた画素回路であって、各々が
、
走査線が選択されたときにデータ線に流れる電流に応じた電圧を保持する電圧保持素子
と、
当該電圧保持素子の一端にゲートが接続された駆動トランジスタと、
前記駆動トランジスタによって制御された電流によって発光する電気光学素子と
を有する画素回路の駆動方法において、
各画素回路をテスト期間と表示期間とに分けて駆動し、
前記テスト期間では、
前記走査線を順次選択し、
走査線を選択したときに、各データ線に所定の電流をそれぞれ流し、
走査線の選択が終了する手前のタイミングにて、各データ線の電圧をそれぞれ測定し、
測定した電圧から、選択した走査線と電圧を測定したデータ線との交差に位置する画素
回路における駆動トランジスタの特性を求め、
前記表示期間では、
前記走査線を水平走査期間毎に順次選択するとともに、選択走査線に位置する画素回路
の電気光学素子の輝度を指定する画像データを、当該画素回路について求めた駆動トラン
ジスタの特性に基づいて補正し、
補正した画像データに応じた電流を、当該画素回路にデータ線を介して流す
画素回路の駆動方法。
【請求項２】
前記テスト期間では、前記駆動トランジスタの特性として、その閾値電圧を求め、当該
閾値電圧を参照して補正データを算出するとともに、当該補正データを、選択した走査線
と電圧を測定したデータ線との交差に位置する画素回路に対応付けて記憶し、
前記表示期間では、選択走査線に位置する画素回路の電気光学素子の輝度を指定する画
像データに、当該画素回路に対応付けて記憶した補正データを加算して、加算した画像デ
ータに応じた電流を、当該画素回路にデータ線を介して流す
請求項１に記載の画素回路の駆動方法。
【請求項３】
前記テスト期間における走査線の選択期間を、前記表示期間における水平走査期間より
も長く設定し、
前記所定の電流を比較的小さくする
請求項１に記載の画素回路の駆動方法。
【請求項４】
前記テスト期間における走査線の選択期間を、前記表示期間における水平走査期間と略
同一に設定し、
前記所定の電流を比較的大きくする
請求項１に記載の画素回路の駆動方法。
【請求項５】
前記テスト期間について、
前記所定の電流を異ならせて、各画素回路に対し複数回にわたって実行する
請求項１に記載の画素回路の駆動方法。
【請求項６】
前記テスト期間および前記表示期間において走査線を選択する前に、各データ線の電圧
を所定の電圧にプリチャージする
請求項１に記載の画素回路の駆動方法。
【請求項７】
複数の走査線と複数のデータ線との交差において設けられた画素回路であって、各々が
、
走査線が選択されたときにデータ線に流れる電流に応じた電圧を保持する電圧保持素子
と、
当該電圧保持素子の一端にゲートが接続された駆動トランジスタと、
前記駆動トランジスタによって制御された電流によって発光する電気光学素子と
を有する画素回路を、テスト期間と表示期間とに分けて駆動する駆動回路であって、
前記テスト期間および前記表示期間に前記走査線を順次選択する走査線駆動回路と、
前記テスト期間では、走査線の選択が終了する手前のタイミングにて、各データ線の電
圧をそれぞれ測定する電圧測定回路と、
測定された電圧から、選択された走査線と電圧が測定されたデータ線との交差に位置す
る画素回路の駆動トランジスタにおける閾値電圧を求め、当該閾値電圧を参照して補正デ
ータを算出する補正データ算出回路と、
算出された補正データを、選択した走査線と電圧が測定されたデータ線との交差に位置
する画素回路に対応付けて記憶するテーブルと、
前記表示期間では、選択走査線に位置する画素回路の電気光学素子の輝度を指定する画
像データに、当該画素回路に対応付けて前記テーブルに記憶された補正データで補正する
補正回路と、
前記テスト期間では、各データ線に所定の電流をそれぞれ流す一方、前記表示期間では
、走査線が選択されたときに、補正された画像データに応じた電流を、当該画素回路にデ
ータ線を介して流すデータ線駆動回路と
を備える画素回路の駆動回路。
【請求項８】
複数の走査線と複数のデータ線との交差において設けられた画素回路であって、各々が
、走査線が選択されたときにデータ線に流れる電流に応じた電圧を保持する電圧保持素子
と、当該電圧保持素子の一端にゲートが接続された駆動トランジスタと、前記駆動トラン
ジスタによって制御された電流によって発光する電気光学素子とを有する画素回路と、
テスト期間と表示期間とに分けて駆動する駆動回路とを有し、
前記駆動回路は、
前記テスト期間および前記表示期間に前記走査線を順次選択する走査線駆動回路と、
前記テスト期間では、走査線の選択が終了する手前のタイミングにて、各データ線の電
圧をそれぞれ測定する電圧測定回路と、
測定された電圧から、選択された走査線と電圧が測定されたデータ線との交差に位置す
る画素回路における駆動トランジスタの閾値電圧を求め、当該閾値電圧を参照して補正デ
ータを算出する補正データ算出回路と、
算出された補正データを、選択した走査線と電圧が測定されたデータ線との交差に位置
する画素回路に対応付けて記憶するテーブルと、
前記表示期間では、選択走査線に位置する画素回路の電気光学素子の輝度を指定する画
像データに、当該画素回路に対応付けて前記テーブルに記憶された補正データで補正する
補正回路と、
前記テスト期間では、各データ線に所定の電流をそれぞれ流す一方、前記表示期間では
、走査線が選択されたときに、補正された画像データに応じた電流を、当該画素回路にデ
ータ線を介して流すデータ線駆動回路と
を備える電気光学装置。
【請求項９】
請求項８に記載の電気光学装置を表示装置として備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば有機発光ダイオード素子のような電気光学素子を有する画素回路の駆
動方法、駆動回路、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
近年、液晶素子に代わる次世代の発光デバイスとして、有機発光ダイオード（Organic 
Light Emitting Diode、以下適宜ＯＬＥＤと略称する）素子が注目されている。ＯＬＥＤ
素子は、有機エレクトロルミネッセンス素子や発光ポリマーとも呼ばれているものである
。このＯＬＥＤ素子は、自発光型であるために視野角依存性が少なく、また、バックライ
トや反射光が不要であるために低消費電力化や薄型化に向いているなど、表示装置に用い
た場合に優れた特性を有している。
ここで、ＯＬＥＤ素子は、液晶素子のように電圧保持性を有さず、電流が途絶えると、
発光状態が維持できなくなる電流型の被駆動素子である。このため、ＯＬＥＤ素子をアク
ティブ・マトリクス方式で駆動する場合、電圧保持素子を設けて、ＯＬＥＤ素子に電流を
供給する駆動トランジスタのゲート電圧を保持するとともに、選択期間に、画素の階調に
応じた電圧を駆動トランジスタのゲートに書き込む構成が一般的となっている。この構成
によれば、非選択期間においても駆動トランジスタのゲート電圧が電圧保持素子によって
保持されるので、当該ゲート電圧に応じた電流を当該ＯＬＥＤ素子に継続して流すことが
可能となる。
【０００３】
ところで、この構成では、駆動トランジスタの閾値電圧がばらつくことによって、画素
回路毎に、ＯＬＥＤ素子の明るさが相違して表示品位が低下する問題が指摘された。この
ため、近年では、選択期間において当該駆動トランジスタをダイオード接続させるととも
に、当該駆動トランジスタおよびデータ線に流れる電流を、画素の階調（輝度）を指示す
る画像データに応じた値となるように制御し、これによって、当該駆動トランジスタのゲ
ートに、ＯＬＥＤ素子に流すべき電流に応じた電圧を書き込むようにプログラミングして
、駆動トランジスタの閾値電圧特性のばらつきを補償する技術が提案されている（例えば
、特許文献１）。
【特許文献１】特開２００３−２２０４９号公報（図１７参照）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、この技術では、データ線の寄生容量が大きい場合にデータ線に流す電流
が小さいとき、当該寄生容量の充放電に時間を要してしまい、選択期間内に、駆動トラン
ジスタのゲートに目標とする電圧を書き込むことができない、といった問題が新たに指摘
された。
データ線に流す電流が小さいときとは、ＯＬＥＤ素子を暗くして発光させるときに相当
し、また、ゲートに書き込むべき電圧と実際に書き込まれた電圧との差である書込誤差は
、後述するように駆動トランジスタの閾値電圧等の特性に依存する。そして、低階調表示
時において選択期間内に書き込みが追いつかない点、および、駆動トランジスタの特性が
ばらつくことによって、駆動トランジスタのゲート電圧もばらつく結果、輝度ムラが目立
つことになる。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、データ線
の寄生容量が大きい場合であって、データ線に流す電流が小さいときであっても、ＯＬＥ
Ｄ素子のような電気光学素子の輝度ムラの発生を防止することが可能な画素回路の駆動方
法、駆動回路、電気光学装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明に係る画素回路の駆動方法は、複数の走査線と複数の
データ線との交差において設けられた画素回路であって、各々が、走査線が選択されたと
きにデータ線に流れる電流に応じた電圧を保持する電圧保持素子と、当該電圧保持素子の
一端にゲートが接続された駆動トランジスタと、前記駆動トランジスタによって制御され
た電流によって発光する電気光学素子とを有する画素回路の駆動方法において、各画素回
路をテスト期間と表示期間とに分けて駆動し、前記テスト期間では、前記走査線を順次選
択し、走査線を選択したときに、各データ線に所定の電流をそれぞれ流し、走査線の選択
が終了する手前のタイミングにて、各データ線の電圧をそれぞれ測定し、測定した電圧か
ら、選択した走査線と電圧を測定したデータ線との交差に位置する画素回路における駆動
トランジスタの特性を求め、前記表示期間では、前記走査線を水平走査期間毎に順次選択
するとともに、選択走査線に位置する画素回路の電気光学素子の輝度を指定する画像デー
タを、当該画素回路について求めた駆動トランジスタの特性に基づいて補正し、補正した
画像データに応じた電流を、当該画素回路にデータ線を介して流す。
この駆動方法によれば、テスト期間において、駆動トランジスタの特性が求められると
、当該駆動トランジスタのソース・ドレイン間に流すべき電流に対して、データ線に流す
べき電流の不足分が判明する。したがって、表示期間において、画像データを駆動トラン
ジスタの特性に基づいて補正することによって、当該不足分が加算された電流がデータ線
に流れるので、駆動トランジスタのゲート電圧の書き込みが間に合わなくなることが防止
される。
上記駆動方法において、前記テスト期間では、前記駆動トランジスタの特性として、そ
の閾値電圧を求め、当該閾値電圧を参照して補正データを算出するとともに、当該補正デ
ータを、選択した走査線と電圧を測定したデータ線との交差に位置する画素回路に対応付
けて記憶し、前記表示期間では、選択走査線に位置する画素回路の電気光学素子の輝度を
指定する画像データに、当該画素回路に対応付けて記憶した補正データを加算して、加算
した画像データに応じた電流を、当該画素回路にデータ線を介して流す方法が好ましい。
【０００６】
また、上記駆動方法において、前記テスト期間における走査線の選択期間を、前記表示
期間における水平走査期間よりも長く設定し、前記所定の電流を比較的小さくすることが
好ましい。これによれば、テスト期間では、表示期間よりも遅い速度で水平走査されるの
で、走査線の選択期間が終了する手前のタイミングでは、目標とする電圧が書き込まれる
。このため、当該タイミングにおいて、データ線の電圧を測定すると、駆動トランジスタ
特性が正確に求められる。
一方、上記駆動方法において、前記テスト期間における走査線の選択期間を、前記表示
期間における水平走査期間と略同一に設定し、前記所定の電流を比較的大きくすることも
好ましい。これによれば、テスト期間と表示期間とは同じ速度で水平走査されるので、テ
スト期間に要する時間が短縮される。
【０００７】
上記駆動方法において、前記テスト期間につき前記所定の電流を異ならせて、各画素回
路に対し複数回にわたって実行するとしても良い。こうすると、駆動トランジスタの特性
を精度良く求めることが可能となる。
また、上記駆動方法において、前記テスト期間および前記表示期間において走査線を選
択する前に、各データ線の電圧を所定の電圧にプリチャージしても良い。こうすると、デ
ータ線に電流を流す前の状態が、それ以前の書き込み状態に依存せず、かつ、すべてのデ
ータ線にわたって均一となる。
本発明は、電気光学装置の駆動方法に限られず、駆動回路としても、また、電気光学装
置としても実現可能である。さらに、本発明における電子機器は、上記電気光学装置を表
示装置として備えるので、輝度ムラの発生が抑えられた高品位の表示が可能となる。なお
、このような電子機器としては、後述するものが挙げられる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態について図面を参照して説明する。図１は、本発明の第１実施
形態に係る電気光学装置の構成を示すブロック図であり、図２は、この電気光学装置にお
ける表示パネルの構成を示すブロック図である。
これらの図に示されるように、電気光学装置１においては、表示パネル１００がＹドラ
イバ１２およびＸドライバ２０によって駆動される。表示パネル１００では、ＯＬＥＤ素
子を含む画素回路２００が、図２に示されるように２４０行×３２０列のマトリクス型に
配列している。本実施形態では、このＯＬＥＤ素子への電流量を画素回路２００（画素）
毎に制御することによって、所定の画像を階調表示しようとするものである。なお、本実
施形態では、画素回路２００の配列を２４０行×３２０列のマトリクス型とするが、本発
明をこの配列に限定する趣旨ではない。
【０００９】
画素回路２００の配列において、走査線１０２および点灯制御線１０４は、マトリクス
配列の行数に相当するように２４０本ずつ設けられ、それぞれがＸ方向に延設されている
。そして、走査線１０２および点灯制御線１０４の１本ずつが１組となって、１行分の画
素回路２００に兼用されている。
１行目、２行目、３行目、…、２４０行目の走査線１０２には、それぞれ走査信号ＧＷ
ＲＴ−１、ＧＷＲＴ−２、ＧＷＲＴ−３、…、ＧＷＲＴ−２４０が供給される。ここで、
説明の便宜上、ｉ行目（ｉは、１≦ｉ≦２４０を満たす整数）の走査線１０２に供給され
る走査信号をＧＷＲＴ−ｉと表記する。また、ｉ行目の点灯制御線１０４には制御信号Ｇ
ＳＥＴ−ｉが供給される。これらの走査線１０２および点灯制御線１０４は、それぞれＹ
ドライバ（走査線駆動回路）１２によって駆動される。
【００１０】
一方、データ線１１２は、マトリクス配列の列数に相当するように３２０本、設けられ
、それぞれがＹ方向に延設されるとともに、１本のデータ線１１２が１列分の画素回路２
００に兼用されている。Ｘドライバ（データ線駆動回路）２０は、１列目、２列目、３列
目、…、３２０列目のデータ線１１２に、それぞれデータ電流Ｘ−１、Ｘ−２、Ｘ−３、
…、Ｘ−３２０を流して、これらのデータ線１１２を駆動する。ここで、説明の便宜上、
ｊ列目（ｊは、１≦ｊ≦３２０を満たす整数）のデータ線１１２に流れるデータ電流をＸ
−ｊと表記する。
【００１１】
図２に示されるように、各データ線１１２には、それぞれに対応するようにＮチャネル
型のトランジスタ１１６が設けられている。各トランジスタ１１６のソースは、電源の高
位側電圧Ｖddが印加された電源線１１４に共通接続される一方、トランジスタ１１６のド
レインは、対応するデータ線１１２に接続されている。そして、各トランジスタ１１６の
ゲートは、制御信号Ｐｒｅが供給される制御線１１８に共通接続されている。このため、
制御信号ＰｒｅがＨレベルになると、トランジスタ１１６がオンするので、各データ線１
１２が、電圧Ｖddにプリチャージされる構成となっている。
電源線１１４は、すべての画素回路２００に接続される。なお、図２では、電源線１１
４は、マトリクス配列においてＹ方向に延設されているが、Ｘ方向に延設されても良い。
また、図１および図２では省略されているが、すべての画素回路２００は、電源の低位側
電圧Ｇｎｄに共通接地されている。
【００１２】
一方、制御回路１０は、Ｙドライバ１２やＸドライバ２０などの各部の動作を制御する
とともに、各画素の階調をＯＬＥＤ素子に流すべき電流の形式で指定する画像データを、
２４０行×３２０列の画素毎に出力する。また、制御回路１０は、上述した制御信号Ｐｒ
ｅや、後述する信号Ｓｍｐも出力する。
Ｉ／Ｆ（インターフェイス）１４は、制御回路１０から出力される画像データを入力す
るものである。メモリ１６は、２４０行×３２０列の画素に対応した記憶領域を有する。
そして、メモリ１６には、Ｉ／Ｆ１４により入力された画像データが、当該画像データに
対応する画素の記憶領域に書き込まれる一方、ある走査線１０２が選択される前に、その
走査線に位置する１行分の画像データが一斉に読み出される構成となっている。
【００１３】
一方、ＬＵＴ（ルックアップテーブル）２８は、２４０行×３２０列の各画素について
、階調（輝度）毎に補正データを記憶するものである。そして、ＬＵＴ２８からは、メモ
リ１６から読み出される同一行同一列の画素に対応した画像データであって、当該画像デ
ータで指定された階調に対応する補正データが出力される。なお、画像データは、それぞ
れ１行分読み出されるので、ＬＵＴ２８からも１行分の補正データが出力される。また、
ＬＵＴ２８の内容は、補正データ算出回路２６によって書き換えられる。
補正回路１８は、メモリ１６から読み出された画像データを、当該画像データと同一行
同一列の画素の補正データによって補正する。
【００１４】
Ｘドライバ２０は、データ線１１２毎に定電流回路２２を有する。ここで、各定電流回
路２２について、例えばｊ列目のデータ線１１２に対応するもので代表して説明すると、
表示期間であれば、走査信号ＧＷＲＴ−ｉがＨレベルになれば、補正回路１８によって補
正された画像データであって、ｉ行ｊ列の画素の画像データで指定された電流を生成し、
データ電流Ｘ−ｊとしてｊ列目のデータ線１１２に流す。一方、テスト期間では、すべて
の定電流回路２２は、画像データとは無関係に、後述するように低階調に相当する電流を
、データ電流Ｘ−ｊとしてデータ線１１２に流す。なお、データ電流Ｘ−ｊが流れる方向
は、本実施形態では、データ線１１２から定電流回路２２に向かう方向である。
【００１５】
電圧測定回路２４は、１列目から３２０列目までのデータ線１１２の電圧Ｖ−１、Ｖ−
２、Ｖ−３、…、Ｖ−３２０を、信号Ｓｍｐによって指定されたタイミングにて、それぞ
れ測定するものである。なお、信号Ｓｍｐは、後述するテスト期間において、１行目から
２４０行目までの各走査線１０２の選択が終了する直前のタイミング、すなわち、走査信
号ＧＷＲＴ−１、ＧＷＲＴ−２、ＧＷＲＴ−３、…、ＧＷＲＴ−２４０がそれぞれＨレベ
ルからＬレベルに切り替わる直前のタイミングにてそれぞれ出力されて、表示期間では出
力されない。
補正データ算出回路２６は、電圧測定回路２４によって１列目から３２０列目までのデ
ータ線１１２の電圧がそれぞれ測定されると、次のような動作を実行する。すなわち、補
正データ算出回路２６について、ｊ列目のデータ線１１２の電圧Ｖ−ｊに関して代表して
説明すると、第１に、測定された電圧Ｖ−ｊから、当該データ線１１２と選択されていた
走査線１０２との交差に位置する画素回路２００であって、当該画素回路２００に含まれ
る駆動トランジスタ（後述する）の閾値電圧を求め、第２に、当該閾値電圧から補正デー
タを階調毎に算出し、第３に、ＬＵＴ２８の記憶内容のうち、当該画素についての補正デ
ータを、算出した階調毎の補正データに書き換える。この動作を、補正データ算出回路２
６は、１列目から３２０列目までの１行分の画素についてそれぞれ実行する。
【００１６】
次に、画素回路２００の電気的な構成について詳述する。図３は、ｉ行ｊ列に位置する
画素回路２００の構成を示す回路図である。
この図に示されるように、画素回路２００は、駆動トランジスタ２１２と、スイッチン
グ素子として機能するトランジスタ２１４、２１６、２１８と、電圧保持素子として機能
する容量２２０と、電気光学素子たるＯＬＥＤ素子２３０とを有する。これらのうち、Ｐ
チャネル型の駆動トランジスタ２１２のソースは、電源線１１４に接続されている。駆動
トランジスタ２１２のドレインは、Ｎチャネル型のトランジスタ２１４のソース、および
、Ｎチャネル型のトランジスタ２１６、２１８の各ドレインに、それぞれ接続されている
。
【００１７】
トランジスタ２１８のソースは、ＯＬＥＤ素子２３０の陽極に接続され、また、当該Ｏ
ＬＥＤ素子２３０の陰極は、電源の低位側電圧Ｇｎｄに接地されている。トランジスタ２
１８のゲートは、ｉ行目の点灯制御線１０４に接続されている。
一方、駆動トランジスタ２１２のゲートは、容量２２０の一端およびトランジスタ２１
４のドレインに接続されている。また、容量２２０の他端は、電源線１１４に接続されて
いる。さらに、トランジスタ２１６のソースは、ｊ列目のデータ線１１２に接続される一
方、そのゲートは、トランジスタ２１４のゲートとともに、ｉ行目の走査線１０２に接続
されている。
【００１８】
なお、本発明と直接関係しないが、マトリクス型に配列する画素回路２００は、例えば
ガラス等の透明基板上に、走査線１０２やデータ線１１２とともに形成される。このため
、駆動トランジスタ２１２や、スイッチング素子としてのトランジスタ２１４、２１６、
２１８は、ポリシリコンプロセスによるＴＦＴ（薄膜トランジスタ）によって構成される
。また、ＯＬＥＤ素子２３０は、基板上において、ＩＴＯ（酸化錫インジウム）などの透
明電極膜を陽極とし、アルミニウムやリチウムなどの単体金属膜またはこれらの積層膜を
陰極として、発光層を挟持した構成となっている。
【００１９】
ここで説明の便宜上、補正回路１８、電圧測定回路２４、補正データ算出回路２６およ
びＬＵＴ２８を有さず、メモリ１６から読み出された画像データが補正されることなく、
そのままＸドライバ２０に供給される構成（補正無構成と呼ぶ）の動作について説明する
。
図４は、この補正無構成の動作を説明するためのタイミングチャートである。まず、Ｙ
ドライバ１２は、１垂直走査期間（１Ｆ）の開始時から、１行目、２行目、３行目、…、
２４０行目の走査線１０２を、順番に１本ずつ１水平走査期間（１Ｈ）毎に選択して、選
択した走査線１０２の走査信号のみをＨレベルとする。ここで、画素回路２００の動作に
ついて、ｉ行ｊ列に位置するもので代表して説明すると、まず、ｉ行目の走査線１０２が
選択される前に、すなわち、走査信号ＧＷＲＴ−ｉがＨレベルになる前に、制御信号Ｐｒ
ｅがＨレベルとなるので、プリチャージされる結果、ｊ列目のデータ線１１２の電圧Ｖ−
ｊは、電源電圧Ｖddになる。
【００２０】
この後、走査信号ＧＷＲＴ−ｉがＨレベルになると、トランジスタ２１４がオン状態に
なるので、駆動トランジスタ２１２はダイオードとして機能する。また、走査信号ＧＷＲ
Ｔ−ｉがＨレベルになると、トランジスタ２１６もオン状態となる。ただし、走査信号Ｇ
ＷＲＴ−ｉがＨレベルになる期間では点灯信号ＧＳＥＴ−ｉがＨレベルにはならないので
、トランジスタ２１８はオフ状態である。このため、データ電流Ｘ−ｊは、電源線１１４
→駆動トランジスタ２１２→トランジスタ２１６→データ線１１２という経路で流れる。
したがって、駆動トランジスタ２１２のゲート電圧は、プリチャージ電圧Ｖddから徐々に
データ電流Ｘ−ｊに応じた電圧に至るとともに、容量２２０の一端に書き込まれることに
なる。なお、この補正無構成において、ｊ列目のデータ線１１２に対応する定電流回路２
２は、ｉ行ｊ列の画素に対応する画像データを指定されたデータ電流Ｘ−ｊをｊ列目のデ
ータ線１１２に流す。
【００２１】
続いて、走査信号ＧＷＲＴ−ｉがＬレベルになると、トランジスタ２１４、２１６はと
もにオフ状態になるが、容量２２０による電圧保持状態が保たれる。その後、制御信号Ｇ
ＳＥＴ−ｉがＨレベルになると、トランジスタ２１８がオンする。したがって、今度は、
電流が電源線１１４→駆動トランジスタ２１２→トランジスタ２１８→ＯＬＥＤ素子２３
０という経路で流れる。
このときにＯＬＥＤ素子２３０に流れる電流は、駆動トランジスタ２１２のゲート電圧
で定まるが、そのゲート電圧は、走査信号ＧＷＲＴ−ｉがＨレベルである場合であってデ
ータ電流Ｘ−ｊがデータ線１１２に流れたときに容量素子２２０に保持された電圧である
。このため、制御信号ＧＳＥＴ−ｉがＨレベルになったときに、ＯＬＥＤ素子２３０に流
れる電流は、十分な書込時間が確保されていれば、直前にデータ線１１２に流れていたデ
ータ電流Ｘ−ｊにほぼ一致するので、走査線１０２が選択されたときにデータ線１１２に
流れたデータ電流Ｘ−ｊが再生された形でＯＬＥＤ素子２３０に流れることになる。そし
て、以降、制御信号ＧＳＥＴ−ｉがＬレベルになるまで、当該電流に応じた輝度で発光し
続けることになる。
【００２２】
ただし、実際には、データ線１１２にデータ電流Ｘ−ｊを流しても、当該データ線１１
２に寄生する容量１１３（図３参照）などのために、容量２２０の一端、すなわち駆動ト
ランジスタ２１２のゲートは、目標とする電圧には迅速に達しない。走査線１０２は１水
平走査期間（１Ｈ）毎に選択されるが、この期間が高精細化等に伴って短くなって、例え
ば５０μ秒程度しか確保できないと、走査信号ＧＷＲＴ−ｉがＨレベルである期間がさら
に短くなり、駆動トランジスタ２１２のゲートは、データ電流Ｘ−ｊを流すことにより最
終的に書き込むべき目標電圧に達する前に、選択が終了してしまう。
この点を詳述すると、駆動トランジスタ２１２のゲート電圧は、トランジスタ２１４、
２１６がオンしている場合であれば、ｊ列目のデータ線１１２に現れるので、図４に示さ
れるように、当該データ線１１２の電圧Ｖ−ｊが、目標電圧に達する前に、走査信号ＧＷ
ＲＴ−ｉがＬレベルとなってしまう。このため、補正無構成では、目標電圧と、実際に駆
動トランジスタ２１２のゲートに書き込まれた電圧とに差が生じ、この差が書込誤差にな
って、ＯＬＥＤ素子２３０に流れる電流が目的とする電流から逸脱してしまう。
【００２３】
ここで、駆動トランジスタ２１２のソース・ドレイン間に流れる電流Ｉd（制御信号Ｇ
ＳＥＴ−ｉがＨレベルになったときに、ＯＬＥＤ素子２３０に流れる電流）と、補正前の
データ電流Ｘ−ｊとが図５に示されるような関係にあって、画像データによってＯＬＥＤ
素子２３０の輝度を８階調で指定する場合を考えてみる。すなわち、画像データによって
階調レベル１〜８が指定された場合に、それぞれ駆動トランジスタ２１２の電流Ｉdが階
調電流Ｉ−１〜Ｉ−８になるように設定されるとともに、その場合にデータ線に流す設定
電流がそれぞれＩdata−１〜Ｉdata−８である場合を考えてみる。
【００２４】
図６は、この設定状態において、図４に示されるタイミングにて水平走査をした場合（
すなわち、１水平走査期間（１Ｈ）が５０μ秒である場合）、データ電流Ｘ−ｊを振った
とき、実際に駆動トランジスタ２１２のソース・ドレイン間に流れる電流Ｉdがどうなっ
たかを示す図である。この図に示されるように、データ電流Ｘ−ｊが小さくなるにつれて
（すなわち、駆動トランジスタの電流Ｉdを小さくして、ＯＬＥＤ素子２３０を暗く発光
させることを指示するにつれて）、設定電流に対し、駆動トランジスタ２１２に電流Ｉd
が流れず、書込誤差が大きくなっていることが判る。
また、駆動トランジスタ２１２の閾値電圧が大きくなるにつれて、書込誤差が大きくな
る傾向も判る。このため、仮に駆動トランジスタ２１２の閾値電圧が画素回路２００毎に
ばらついていると、同一のデータ電流を流したとしても、特に低階調表示時に駆動トラン
ジスタ２１２のゲート電圧がばらつき、電流Ｉdもばらつく結果、輝度ムラが目立つこと
になる。
【００２５】
ところで、図６から判ることは、駆動トランジスタ２１２の閾値電圧さえ求めることが
できれば、ＯＬＥＤ素子２３０に流す階調電流Ｉ−１〜Ｉ−８に対して、それぞれ設定電
流Ｉdata−１〜Ｉdata−８に対する不足電流を求めることができる、という点である。詳
細には、駆動トランジスタ２１２の閾値電圧が求まり、図６において特性ａであると判明
した場合、図７に示されるように、階調電流Ｉ−１〜Ｉ−４の各々に対して、それぞれ設
定電流Ｉdata−１〜Ｉdata−４に対する不足電流は、図７において、それぞれＩdata−１
ａ〜Ｉdata−４ａであることが判る。なお、設定電流が大きいとき、書込誤差は小さいの
で、例えば図７においては、設定電流Ｉdata−５〜Ｉdata−８に対する不足電流はゼロで
ある考えて良い。
そして、階調レベル１〜４とするとき、設定電流Ｉdata−１〜Ｉdata−４にそれぞれ不
足電流Ｉdata−１ａ〜Ｉdata−４ａを加算したデータに相当する電流を、データ電流Ｘ−
ｊとしてデータ線１１２に流す構成にすれば、駆動トランジスタ２１２のドレイン電流Ｉ
dが階調電流Ｉ−１〜Ｉ−４になって、書込誤差による影響を抑えることができるはずで
ある。
【００２６】
ただし、このためには、駆動トランジスタ２１２の閾値電圧を画素回路２００毎に求め
なければならない。このため、本実施形態では、概略すれば、テスト期間なるものを設け
て、駆動トランジスタ２１２の閾値電圧を画素回路２００毎に求めるとともに、この閾値
電圧から、不足電流に相当する補正データを画素回路２００毎に算出してＬＵＴ２８にセ
ットする構成となっている。
なお、このテスト期間は、例えば、工場出荷時や、表示オン直前（電源オン直後であっ
て表示前、または、スタンバイモードからの復帰直前）、表示オフ直後（電源オフ直前で
あって表示後、または、スタンバイモードに移行直後）などのように、表示が行わない期
間が好ましい。また、このテスト期間は、制御回路１０によって指示される。
【００２７】
そこでまず、本実施形態におけるテスト期間の詳細動作について説明する。図８は、テ
スト期間における動作を説明するためのタイミングチャートである。テスト期間の動作は
、図４における補正無構成の動作と基本的相違しないが、時間的には、図４に示した走査
よりも１０倍遅い速度で各画素回路２００が水平走査される。すなわち、テスト期間にお
ける１水平走査期間（１Ｈ）は５００μ秒に設定されている。
【００２８】
一方、Ｘドライバ２０における定電流回路２２のすべては、ＯＬＥＤ素子２３０におけ
る最低の階調電流Ｉ−１に相当する設定電流Ｉdata−１を、それぞれデータ電流としてデ
ータ線１１２に流す。
図４に示されるように、１水平走査期間（１Ｈ）が充分に確保されておらず、走査信号
ＧＷＲＴ−ｉがＨレベルになる期間が短いと、駆動トランジスタ２１２のゲートが目標電
圧に達する前に、走査線１０２の選択が終了してしまうが、図８に示されるように、走査
信号ＧＷＲＴ−ｉがＨレベルになる期間が充分に長いと、駆動トランジスタ２１２のゲー
トが目標電圧に達して、走査線１０２の選択が終了する。
【００２９】
ところで、設定電流Ｉdata−１は、換言すれば駆動トランジスタ２１２においてドレイ
ン電流が流れ始めるときの電流に相当するので、このときのゲート・ソース間電圧が、駆
動トランジスタ２１２の閾値電圧と考えて良い。
したがって、走査信号ＧＷＲＴ−ｉがＬレベルになる直前のタイミングにおいて、電圧
Ｖ−ｊを求めるとともに、電圧Ｖddから電圧Ｖ−ｊを減じることによって、選択されてい
た走査線１０２とｊ列目のデータ線１１２との交差に位置する駆動トランジスタ２１２の
閾値電圧を求めることができる。なお、閾値電圧を求める際には、厳密にいえば、トラン
ジスタ２１６のオン抵抗や、データ線１１２、電源線１１４の配線抵抗等による電圧降下
を考慮しなければならないが、設定電流Ｉdata−１は小さいので、そのときの電圧降下は
無視できる。
【００３０】
閾値電圧を求めるために、本実施形態では、電圧測定回路２４が信号Ｓｍｐで示される
当該タイミングにおいて１列目〜３２０列目のデータ線１１２の電圧Ｖ−１〜Ｖ−３２０
をそれぞれ測定する。
電圧Ｖ−１〜Ｖ−３２０がそれぞれ測定されると、補正データ算出回路２６は、次のよ
うな動作を実行する。すなわち、補正データ算出回路２６は、第１に、例えばｊ列目のデ
ータ線１１２において測定された電圧Ｖ−ｊを、電源電圧Ｖddから減じて、ｉ行ｊ列の画
素回路２００における駆動トランジスタ２１２の閾値電圧を求める。補正データ算出回路
２６は、第２に、図７に示されるように、求めた閾値電圧の特性から、階調電流を流すの
にそれぞれ必要な不足電流Ｉdata−１ａ〜Ｉdata−８ａを、階調レベル１〜８毎に求める
。ここで、階調レベルが大きい領域については、書込誤差が小さいので、不足分をゼロと
しても良い。補正データ算出回路２６は、第３に、求めた不足電流Ｉdata−１ａ〜Ｉdata
−８ａに相当する分を、データ変換して補正データとして求めるとともに、ＬＵＴ２８に
おいて、ｉ行ｊ列の画素に対応する領域に書き込む。
【００３１】
このような補正データの変換および書き込みを、補正データ算出回路２６は、ｉ行目に
位置する１列目から３２０列目までの画素のすべてにわたって実行する。さらに、この１
行分の動作を、補正データ算出回路２６は、１行目から２４０行目までのすべての行にわ
たって、走査線１０２が選択される毎に繰り返して実行する。これにより、ＬＵＴ２８に
は、補正データが、２４０行×３２０列の画素のすべてにわたって階調レベル１〜８毎に
書き込まれることになる。そして、ＬＵＴ２８に対する書き込みがすべての画素について
完了すると、テスト期間が終了する。
【００３２】
次に、表示期間の動作について説明する。図９は、表示期間における動作を説明するた
めのタイミングチャートである。表示期間の動作は、図４における補正無構成の動作と基
本的相違しないが、Ｘドライバ２０における定電流回路２２は、ｉ行ｊ列の画素に対応す
る画像データで指定された電流ではなく、補正データで補正された画像データで指定され
た電流を、データ電流Ｘ−ｊとしてｊ列目のデータ線１１２に流す。
【００３３】
この点を詳述すると、走査信号ＧＷＲＴ−ｉがＨレベルになる前に、メモリ１６からｉ
行目の走査線１０２に位置する画素の画像データが１行分読み出される。このうち、ｊ列
目のデータ線との交差に位置する画素、すなわち、ｉ行ｊ列の画素について代表して説明
すると、当該画素の画像データで指定された階調レベルに対応する補正データがＬＵＴ２
８から読み出される。さらに、メモリ１６から読み出されたｉ行ｊ列の画素の画像データ
は、補正回路１８によってＬＵＴ２８から読み出されたｉ行ｊ列の画素の補正データと加
算されて、補正される。そして、Ｘドライバ２０における定電流回路２２のうち、ｊ列目
の定電流回路２２は、走査信号ＧＷＲＴ−ｉがＨレベルになったときに、ｉ行ｊ列の画素
について補正された画像データで指定された電流を生成して、データ電流Ｘ−ｊとしてｊ
列目のデータ線１１２に流す。これにより、画素の画像データによる設定電流に当該画素
の不足電流分を加算される。例えば、ｊ列目の定電流回路２２は、階調レベルが１であれ
ば、図９に示されるように、設定電流Ｉdata−１に補正データで示される不足電流Ｉdata
−１が加算された電流を、ｊ列目の定電流回路２２は、データ電流Ｘ−ｊとして当該デー
タ線１１２に流す。
【００３４】
このため、本実施形態によれば、走査信号ＧＷＲＴ−ｉがＨレベルからＬレベルに切り
替わる直前では、駆動トランジスタのゲート電圧（すなわち、ｊ列目のデータ線１１２の
電圧Ｖ−ｊ）は、画像データで指定された階調レベルに相当する階調電流を流す電圧にな
っているので、上述したような書込誤差、および、これに起因する表示ムラを、それぞれ
防止することが可能となる。
なお、第１実施形態では、テスト期間においてデータ線１１２に、最も低い輝度に相当
する設定電流Ｉdata−１を流したが、例えば、比較的輝度が暗い階調レベル、例えば、階
調レベル２〜４に相当する設定電流Ｉdata−２〜Ｉdata−４を流して、そのときのデータ
電圧から、駆動トランジスタ２１２の閾値電圧を求めて良い。ただし、電流が大きくなる
と、電圧降下を考慮しなければならないし、また、駆動トランジスタ２１２の閾値電圧を
精度良く求めることができないので、やはり最も低い輝度に相当する設定電流Ｉd ata−
１を流すのが望ましい。
【００３５】
次に、本発明の第２実施形態について説明する。上述した第１実施形態では、駆動トラ
ンジスタ２１２の閾値電圧を求めるために、走査速度を、表示期間よりも遅くしたので、
例えば、テスト期間を表示オン直前に実行する場合、実際に表示が開始されるまでに、そ
れだけ時間を要してしまう、という欠点がある。そこで、この欠点を解消した第２実施形
態について説明する。
【００３６】
図１０は、第２実施形態において、テスト期間における動作を説明するためのタイミン
グチャートである。テスト期間の走査速度は、図９に示した第１実施形態における表示期
間と同じである。ただし、第１実施形態では、テスト期間におけるデータ電流が、最も低
い輝度の階調レベル１に相当する設定電流Ｉdata−１であったのに対し、第２実施形態で
は、最も高い輝度の階調レベル８に相当する設定電流Ｉdata−８である点において相違す
る。
【００３７】
この相違点について説明すると、上述した図７に示したように、設定電流が大きくする
と、容量１１３等の充放電が短時間のうちに完了するので、テスト期間の水平速度を表示
期間と同様にしても、書込誤差は無視できる程度に小さくなるはずである。したがって、
テスト期間の水平走査速度が表示期間と同様であっても、走査信号ＧＷＲＴ−ｉがＨレベ
ルからＬレベルに切り替わる直前のタイミングでは、駆動トランジスタ２１２のゲート（
容量２２０の一端）は、設定電流Ｉdata−８に対応した目標電圧に達していると考えられ
る。
【００３８】
ただし、設定電流Ｉdata−８は、第１実施形態における設定電流Ｉdata−１とは異なり
、相当に大きいので、補正データ算出回路２６は、次のようにして駆動トランジスタ２１
２の閾値電圧を求める。
ここで、駆動トランジスタ２１２の特性のうち、閾値電圧だけが異なる場合、そのゲー
ト・ソース電圧およびドレイン電流の特性は、例えば図１１（ａ）に示されるように変化
するが、データ線１１２に設定電流Ｉdata−８を流して、そのドレイン電流Ｉdを階調電
流Ｉ−８にすることと、そのときの測定したデータ電圧Ｖ−ｊを電源電圧Ｖddから減じて
駆動トランジスタ２１２のゲート・ソース電圧を求めることとによって、その特性が一意
に定まる。そこで、補正データ算出回路２６は、一意に定まる特性から、ドレイン電流Ｉ
dが流れ始める閾値電圧を求めることができる。
【００３９】
補正データ算出回路２６が駆動トランジスタ２１２の閾値電圧を求めた後の動作は、第
１実施形態と同様である。
したがって、この第２実施形態によれば、テスト期間に要する時間を短縮でき、その後
の表示期間において、上述したような書込誤差、および、これに起因する表示ムラを、そ
れぞれ防止することが可能となる。
また、第２実施形態では、テスト期間においてデータ線１１２に、最も高い輝度に相当
する設定電流Ｉdata−８を流したが、書込誤差が無視できる程度に小さければ、例えば、
比較的輝度が明るい階調レベル、例えば、階調レベル５〜７に相当する設定電流Ｉdata−
５〜Ｉdata−８であっても良い。
【００４０】
第２実施形態では、駆動トランジスタ２１２の特性のうち、閾値電圧だけが異なる場合
を想定した。しかしながら、駆動トランジスタ２１２の特性において、閾値電圧のみなら
ず、電流増幅率も画素回路２００毎に相違している場合、図１１（ｂ）に示されるように
、駆動トランジスタ２１２のドレイン電流およびゲート・ソース電圧を求めても、駆動ト
ランジスタ２１２のゲート・ソース電圧およびドレイン電流の特性を一意に定めることは
できない。
そこで、第２実施形態では、テスト期間において、駆動トランジスタ２１２のドレイン
電流Ｉdが、互いに異なるように、複数回に分けて流すとともに、各回においてデータ線
１１２の電圧を測定すれば、駆動トランジスタ２１２のドレイン電流およびゲート・ソー
ス間電圧の特性を一意に求めることができ、ドレイン電流Ｉdが比較的小さいときの不足
電流分をより正確に算出することができる。
第１実施形態についても、テスト期間において、駆動トランジスタ２１２のドレイン電
流Ｉdが、互いに異なるように、複数回に分けて流しても良いのはもちろんである。
【００４１】
また、第１、第２実施形態において、Ｙドライバ１２は、例えば制御信号ＧＳＥＴ−ｉ
を、走査信号ＧＷＲＴ−ｉがＨレベルになる直前にＬレベルとし、走査信号ＧＷＲＴ−ｉ
がＬレベルになった直後にＨレベルとしたが、制御信号ＧＳＥＴ−１からＧＳＥＴ−２４
０までのすべてについて、Ｈレベルとなる期間が同一であれば良い。ここで、制御信号Ｇ
ＳＥＴ−１からＧＳＥＴ−２４０までのすべてについて、Ｈレベルとなる期間を短くする
と、すべてのＯＬＥＤ素子２３０にわたって、１垂直走査期間（１Ｆ）に占める発光期間
の割合が短くなるので、表示画像が暗くなる一方、Ｈレベルとなる期間を長くすると、表
示画像が明るくなるので、表示画像のブライトネスを調整することができる。
【００４２】
本発明は、上述した実施形態に限られず、種々の応用・変形が可能である。
例えば、実施形態では、単色の画素について階調表示をする構成になっていたが、３つ
の画素の各々に対して、Ｒ（赤）、Ｇ（緑）、Ｂ（青）にて発色するようにＯＬＥＤ素子
２３０の発光層を選択するとともに、これらの３画素により１ドットを構成して、カラー
表示を行うとしても良い。また、ＯＬＥＤ素子２３０は、電流駆動型素子の一例であり、
これに代えて、無機ＥＬ素子や、フィールドエミッション（ＦＥ）素子、ＬＥＤなどの他
の発光素子、さらには、電気泳動素子、エレクトロ・クロミック素子などを用いても良い
。
また、実施形態では、８階調表示としたが、これによりも低階調の４階調表示としても
良いし、これよりも高階調の１６、３２、６４、…、階調としても良いのは、もちろんで
ある。
【００４３】
実施形態では、駆動トランジスタ２１２をＰチャネル型としたが、Ｎチャネル型として
も良い。また、スイッチング素子としてのトランジスタ２１４、２１６、２１８のチャネ
ル型は、実施形態に限られず、Ｐチャネル型としても良い。さらに、スイッチング素子と
してのトランジスタ２１４、２１６、２１８を、Ｐチャネル型およびＮチャネル型を相補
型に組み合わせたトランスミッションゲートで構成すると、電圧降下がほぼ無視できる程
度に抑えられるので、閾値電圧をより正確に求めることができる点において好ましい。
くわえて、トランジスタ２１４のソース側にＯＬＥＤ素子２３０を接続するのではなく
、トランジスタ２１４のドレイン側にＯＬＥＤ素子２３０を接続しても良い。
【００４４】
次に、上述した実施形態に係る電気光学装置を電子機器に用いた例について説明する。
まず、電気光学装置１を、表示部に適用した携帯電話について説明する。図１２は、こ
の携帯電話の構成を示す斜視図である。
この図において、携帯電話１１００は、複数の操作ボタン１１０２のほか、受話口１１
０４、送話口１１０６とともに、表示部として、上述した電気光学装置１の表示パネル１
００を備えるものである。
【００４５】
次に、上述した電気光学装置１を、ファインダに用いたデジタルスチルカメラについて
説明する。
図１３は、このデジタルスチルカメラの背面を示す斜視図である。銀塩カメラは、被写
体の光像によってフィルムを感光させるのに対し、デジタルスチルカメラ１２００は、被
写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像
信号を生成・記憶するものである。ここで、デジタルスチルカメラ１２００におけるケー
ス１２０２の背面には、上述した電気光学装置１の表示パネル１００が設けられる。この
表示パネル１００では、撮像信号に基づいて表示が行われるので、被写体を表示するファ
インダとして機能することになる。また、ケース１２０２の前面側（図１２においては裏
面側）には、光学レンズやＣＣＤなどを含んだ受光ユニット１２０４が設けられている。
【００４６】
撮影者が表示パネル１００によって表示された被写体像を確認して、シャッタボタン１
２０６を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板１２０８のメモリ
に転送・記憶される。また、このデジタルスチルカメラ１２００にあって、ケース１２０
２の側面には、外部表示を行うためのビデオ信号出力端子１２１２と、データ通信用の入
出力端子１２１４とが設けられている。
【００４７】
なお、電子機器としては、図１２の携帯電話や、図１３のデジタルスチルカメラの他に
も、テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲ
ーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テ
レビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これら
の各種電子機器の表示部として、上述した電気光学装置が適用可能なのは言うまでもない
。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１実施形態に係る駆動方法が適用される電気光学装置の構成を示すブロック図である。
【図２】同電気光学装置における表示パネルの構成を示すブロック図である。
【図３】同表示パネルにおける画素回路の構成を示す回路図である。
【図４】同電気光学装置における書込誤差を説明するための図である。
【図５】同表示パネルにおける駆動トランジスタのソース・ドレイン電流とデータ電流との関係を示す図である。
【図６】同電気光学装置における設定電流とＯＬＥＤ素子に流す電流との関係を示す図である。
【図７】同電気光学装置における補正データの算出手順を示す図である。
【図８】同表示パネルにおけるテスト期間の動作を示すタイミングチャートである。
【図９】同表示パネルにおける表示期間の動作を示すタイミングチャートである。
【図１０】本発明の第２実施形態に係る駆動方法が適用される電気光学装置のテスト期間における動作を説明するためのタイミングチャートである。
【図１１】本発明の応用形態に係る駆動方法を説明するための図である。
【図１２】同電気光学装置を用いた携帯電話を示す図である。
【図１３】同電気光学装置を用いたデジタルスチルカメラを示す図である。
【符号の説明】
【００４９】
１…電気光学装置、１０…制御回路、１２…Ｙドライバ、１８…補正回路、２０…Ｘド
ライバ、２２……定電流回路、２４…電圧測定回路、２６…補正データ算出回路、２８…
ＬＵＴ、１００…表示パネル、１０２…走査線、１０４…点灯制御線、１１２…データ線
、１１４…電源線、２００…画素回路、２１２…駆動トランジスタ、２１２、２１４、２
１６、２１８…トランジスタ、２２０…容量、２３０…ＯＬＥＤ素子、１１００…携帯電
話機、１２００…デジタルスチルカメラ
【図１】
2005115144.tif 000003
【図２】
2005115144.tif 000004
【図３】
2005115144.tif 000005
【図４】
2005115144.tif 000006
【図５】
2005115144.tif 000007
【図６】
2005115144.tif 000008
【図７】
2005115144.tif 000009
【図８】
2005115144.tif 000010
【図９】
2005115144.tif 000011
【図１０】
2005115144.tif 000012
【図１１】
2005115144.tif 000013
【図１２】
2005115144.tif 000014
【図１３】
2005115144.tif 000015