(57)【要約】【課題】フォトリソグラフィ工程の回数を従来の製造方法よりも減らして、ＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減を可能にする。【解決手段】第１工程において、ゲート電極２ｃを形成する。第２工程において、その上に、ゲート絶縁膜３、半導体膜４、透明導電膜５を含む導電膜を積層して、その積層体の上にレジスト層を形成した後に、そのレジスト層に対し、所定位置で導電膜を露出させる第１開口部７ｃと、ゲート電極２ｃの上方位置で所定厚さの底部を有する第２開口部７ｄと、をそれぞれ形成してレジストパターンを形成する。そして、第１開口部７ｃから露出している導電膜及びその下方の半導体膜をエッチングして、第２開口部７ｄの底部を除去して導電膜を露出させ、その導電膜をエッチングして、ＴＦＴ８を形成する。第３工程において、保護層８及び画素電極５ａを形成する。【選択図】図２
2005302808.tif 000002
【特許請求の範囲】
【請求項１】
基板に設けられた複数の画素と、該各画素毎に配置され、ゲート電極、ソース電極、ドレイン電極、及び上記ゲート電極に対応してチャネル部が形成された半導体膜を有する複数の薄膜トランジスタと、上記ソース電極に接続されたソース線と、上記ドレイン電極に接続された画素電極とを備えた薄膜トランジスタアレイ基板の製造方法であって、
上記基板上に上記ゲート電極をフォトリソグラフィ法によりパターン形成する第１工程と、
上記ゲート電極が形成された基板に対し、ゲート絶縁膜、上記半導体膜、及び該半導体膜を覆うように設けられた透明導電膜を含む導電膜をこの順に積層して積層体を形成し、該積層体に対してフォトリソグラフィ法により上記薄膜トランジスタをパターン形成する第２工程と、
フォトリソグラフィ法によって、上記薄膜トランジスタを覆う保護層を形成すると共に、上記透明導電膜の一部を露出させて上記画素電極を形成する第３工程とを備え、
上記第２工程は、上記積層体を覆うレジスト層を形成した後に、該レジスト層に対し、上記積層体の領域であって上記チャネル部、ソース線、ソース電極及びドレイン電極となる部分以外の領域の上方位置に上記導電膜を露出させる第１開口部と、上記チャネル部となる積層体の領域の上方位置に所定厚さの底部を有する第２開口部とをそれぞれ形成するレジストパターン形成工程と、上記第１開口部から露出している上記導電膜と、該導電膜の下方の半導体膜とをエッチングする第１エッチング工程と、上記第２開口部の底部を除去して露出させた導電膜をエッチングする第２エッチング工程とを備えていることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２】
請求項１又は２に記載された薄膜トランジスタアレイ基板の製造方法において、
上記第３工程で形成された保護層の上に、反射電極をフォトリソグラフィ法によりパターン形成する第４工程を備えていることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項３】
請求項１に記載された薄膜トランジスタアレイ基板の製造方法において、
上記導電膜は、遮光性を有し、
上記第３工程で、上記ドレイン電極の周端よりも内側の導電膜をエッチングすることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項４】
請求項１又は２に記載された薄膜トランジスタアレイ基板の製造方法において、
上記半導体膜は、上層の第１半導体膜と下層の第２半導体膜とにより構成され、
上記第２エッチング工程で、上記露出した導電膜及び上記第１半導体層をエッチングすることを特徴とする薄膜トランジスタアレイ基板
【請求項５】
請求項１又は２に記載された薄膜トランジスタアレイ基板の製造方法において、
上記保護層の上層又は下層には、遮光層が形成され、
上記遮光層は、上記第３工程で上記保護層と同時に形成されることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項６】
請求項１又は２に記載された薄膜トランジスタアレイ基板の製造方法において、
上記保護層は、遮光性材料により形成されていることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項７】
請求項１又は２に記載された薄膜トランジスタアレイ基板の製造方法において、
上記ゲート電極は、複数の金属膜を積層して構成された第１金属積層膜で形成され、
上記第１金属積層膜は、アルミニウム膜又はアルミニウム合金膜により構成された金属膜を含んでいることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項８】
請求項１又は２に記載された薄膜トランジスタアレイ基板の製造方法において、
上記導電膜は、上記透明導電膜のみの単層により構成されていることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項９】
請求項１又は２に記載された薄膜トランジスタアレイ基板の製造方法において、
上記導電膜は、酸化インジウムと酸化スズとの化合物により構成された上記透明導電膜と、該透明導電膜を覆うように設けられた複数の金属膜を積層して構成された第２金属積層膜と、により形成され、
上記第２金属積層膜は、下層のモリブデン膜又はモリブデン合金膜と上層のアルミニウム膜又はアルミニウム合金膜とにより形成されていることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項１０】
請求項１又は２に記載された薄膜トランジスタアレイ基板の製造方法において、
上記半導体膜は、同じ厚さのアモルファスシリコンよりも光透過率の高い材料で形成されていることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項１１】
請求項１又は２に記載された薄膜トランジスタアレイ基板の製造方法において、
上記第１工程では、上記ゲート電極に接続された複数のゲート線及びその延設部であるゲート線外部引出電極が、該ゲート電極と同時に形成されることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項１２】
請求項１１に記載された薄膜トランジスタアレイ基板の製造方法において、
上記ゲート電極、ゲート線及びゲート線外部引出電極は、複数の金属膜を積層して構成された第１金属積層膜で形成されていると共に、
上記第１金属積層膜の最下層は、チタン膜又はチタン合金膜により形成され、
上記第３工程では、エッチングにより、上記ゲート線外部引出電極に対応する部分の上記チタン膜又はチタン合金膜を露出させることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項１３】
請求項１２に記載された薄膜トランジスタアレイ基板の製造方法において、
上記第１金属積層膜は、上記最下層のチタン膜又はチタン合金膜と、アルミニウム膜又はアルミニウム合金膜により構成された金属膜と、該金属膜を覆うように設けられたモリブデン膜又はモリブデン合金膜と、により形成されていることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項１４】
請求項１１に記載された薄膜トランジスタアレイ基板の製造方法において、
上記ゲート電極、ゲート線及びゲート線外部引出電極は、複数の金属膜を積層して構成された第１金属積層膜により形成されていると共に、
上記第１金属積層膜の最上層は、チタン膜又はチタン合金膜により形成されていることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項１５】
請求項１４に記載された薄膜トランジスタアレイ基板の製造方法において、
上記第１金属積層膜は、アルミニウム膜又はアルミニウム合金膜を含んでおり、
上記第３工程では、上記ゲート線外部引出電極の周端よりも内側の保護層及びゲート絶縁膜をエッチングすることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項１６】
請求項１、２又は１１に記載された薄膜トランジスタアレイ基板の製造方法において、
上記第２工程では、上記複数のゲート線と交差する方向に、上記複数のソース線及びその延設部であるソース線外部引出電極が、上記ソース電極と同時に形成されることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項１７】
請求項１６に記載された薄膜トランジスタアレイ基板の製造方法において、
上記ゲート電極、ゲート線及びゲート線外部引出電極は、複数の金属膜を積層して構成された第１金属積層膜で形成され、
上記ソース電極、ソース線及びソース線外部引出電極は、複数の金属膜を積層して構成された第２金属積層膜で形成されていると共に、
上記第３工程では、エッチングにより、上記ゲート線外部引出電極及びソース線外部引出電極に対応する部分の上記第１金属積層膜及び第２金属積層膜の少なくとも最上層を除去することを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項１８】
請求項１７に記載された薄膜トランジスタアレイ基板の製造方法において、
上記第１及び第２金属積層膜の最上層は、アルミニウム膜若しくはアルミニウム合金膜、又は、アルミニウム膜或いはアルミニウム合金膜上にモリブデン膜若しくはモリブデン合金膜を積層してなる膜により形成されていることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項１９】
請求項１６に記載された薄膜トランジスタアレイ基板の製造方法において、
上記保護層は、遮光性を有し、上記薄膜トランジスタ、ゲート線及びソース線を覆うように形成されることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２０】
請求項１６に記載された薄膜トランジスタアレイ基板の製造方法において、
上記第３工程では、エッチングにより、上記複数のゲート線外部引出電極及び複数のソース線外部引出電極の少なくとも一方に対応して１つの開口部を形成することにより、該複数のゲート線外部引出電極及び複数のソース線外部引出電極を露出させるを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２１】
請求項１に記載された薄膜トランジスタアレイ基板の製造方法において、
上記第３工程では、上記ドレイン電極の周端よりも外側の領域の上記保護層を形成する保護膜、及びゲート絶縁膜をエッチングすることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２２】
請求項２に記載された薄膜トランジスタアレイ基板の製造方法において、
上記保護層は、その最上層が感光性樹脂膜で形成され、上記第３工程で、その表面が凹凸形状に形成されることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２３】
請求項２２に記載された薄膜トランジスタアレイ基板の製造方法において、
上記反射電極の表面は、上記保護層の表面の凹凸形状を反映した形状に形成されることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２４】
請求項２に記載された薄膜トランジスタアレイ基板の製造方法において、
上記第３工程では、上記薄膜トランジスタを覆う保護膜を成膜して、上記ドレイン電極の周端よりも内側の保護膜をエッチングすることにより、該ドレイン電極を構成する導電膜が露出したドレイン電極露出部を形成することを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２５】
請求項２４に記載された薄膜トランジスタアレイ基板の製造方法において、
上記第４工程では、上記ドレイン電極露出部の周端よりも内側の導電膜をエッチングして、上記透明電極を形成することを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２６】
請求項２に記載された薄膜トランジスタアレイ基板の製造方法において、
上記反射電極は、アルミニウム膜又はアルミニウム合金膜により形成されていることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２７】
請求項２に記載された薄膜トランジスタアレイ基板の製造方法において、
上記導電膜は、酸化インジウムと酸化スズとの化合物により形成された透明導電膜のみの単層により形成され、
上記反射電極は、下層のモリブデン膜又はモリブデン合金膜と、その上層のアルミニウム膜又はアルミニウム合金膜との２層により形成されていることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２８】
請求項２に記載された薄膜トランジスタアレイ基板の製造方法において、
上記第１工程では、上記ゲート電極に接続された複数のゲート線及びその延設部であるゲート線外部引出電極が、該ゲート電極と同時に形成され、
上記第２工程では、上記複数のゲート線と交差する方向に、上記ソース電極に接続された複数のソース線及びその延設部であるソース線外部引出電極が、該ソース電極と同時に形成されると共に、
上記ゲート線及びソース線は、遮光性を有し、
上記反射電極は、その周端が、上記ゲート線及びソース線と重なるように形成されることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２９】
請求項２８に記載された薄膜トランジスタアレイ基板の製造方法において、
上記保護層は、有機膜を含んでいることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項３０】
請求項２８に記載された薄膜トランジスタアレイ基板の製造方法において、
上記ゲート電極を構成する第１金属積層膜は、最下層のチタン膜又はチタン合金膜と、アルミニウム膜又はアルミニウム合金膜と、により構成され、
上記導電膜は、透明導電膜と、該透明導電膜を覆うように設けられたモリブデン膜又はモリブデン合金膜と、該モリブデン膜又はモリブデン合金膜を覆うように設けられアルミニウム膜又はアルミニウム合金膜と、により構成されると共に、
上記反射電極は、下層のモリブデン膜又はモリブデン合金膜と、その上層のアルミニウム膜又はアルミニウム合金膜との２層により構成され、
上記第４工程では、エッチングにより、上記ゲート線外部引出電極に対応する部分の上記チタン膜又はチタン合金膜を露出させると共に、上記ソース線外部引出電極に対応する部分の上記透明導電膜を露出させることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置を構成する薄膜トランジスタアレイ基板の製造方法に関するものである。
【背景技術】
【０００２】
液晶表示装置は、小型、薄型、低消費電力、軽量等の長所を有しており、各種電子機器に広く用いられている。特に、画素ごとにスイッチング素子として薄膜トランジスタ（ＴＦＴ）を備えたアクティブマトリクス型の液晶表示装置は、ＣＲＴと同等の表示性能を有するため、パソコン等のＯＡ機器、テレビ等のＡＶ機器や携帯電話などに広く応用されている。特に、近年においては、大型化、高精細化、高開口率化等の品位向上が急速に進んでいる。
【０００３】
このように、その利用分野が拡大しているアクティブマトリクス型の液晶表示装置では、低価格化が望まれている。特に、アクティブマトリクス型液晶表示装置を構成するＴＦＴアレイ基板の生産性を高めることにより製造コストを低減し、低価格化を図る方法が種々検討され、その中でも、ＴＦＴアレイ基板の製造工程の一工程であって、フォトリソグラフィ法を利用するフォトリソグラフィ工程の回数を減少させる方法について、広く研究されている。
【０００４】
ここで、フォトリソグラフィ工程は、（１）薄膜を形成した基板上にレジストを塗布する工程、（２）フォトマスクを用いて光露光を行い、レジストにマスクパターンの潜像を形成する工程、（３）現像してレジストをパターン化し、薄膜をエッチングする工程、（４）レジストを剥離する工程、という一連の工程から構成され、ＴＦＴアレイ基板の製造工程において必要不可欠な製造プロセスである。
【０００５】
例えば、特許文献１、２、３及び４には、フォトリソグラフィ工程の回数が４回に低減された透過型のＴＦＴアレイ基板の製造方法が開示されている。
【０００６】
また、特許文献５、６、７及び８には、フォトリソグラフィ工程の回数が３回に低減された透過型のＴＦＴアレイ基板の製造方法が開示されている。
【０００７】
しかしながら、特許文献５、６及び８では、画素を構成する画素電極、又は、外部引出電極の形成についての詳細な説明がなく、その形成を考慮した場合、更に最低１回のフォトリソグラフィ工程が必要になるため、フォトリソグラフィ工程が4回以上になる。
【０００８】
さらに、特許文献７では、トップゲート型のＴＦＴアレイの製造方法が開示されているが、絶縁性基板側からの光に対して、ＴＦＴを構成する半導体層のチャネル部は遮光する構造になっていないために、光誘起リーク電流が流れ、ｏｎ／ｏｆｆ比(ゲートの電圧でドレイン電流のスイッチを行う際の、ｏｎ状態の電流とｏｆｆ状態のリーク電流との比)が悪くなるという問題がある。
【０００９】
また、従来の液晶表示装置では、ＴＦＴアレイ基板に対向配置される対向基板において、ＴＦＴアレイ基板上のＴＦＴ、ゲート線及びソース線に重なるように、クロムや黒色樹脂等でブラックマトリクスと呼ばれる遮光領域を形成し、ＴＦＴアレイ基板と対向基板とを貼り合わせることで、ＴＦＴへの光の侵入を防止し、光誘起リーク電流の発生を抑止することが知られている。
【００１０】
しかしながら、上記ＴＦＴアレイ基板と対向基板との貼り合せ時の重ね合わせマージンを考慮すると、遮光領域を大きく形成する必要があり、画素の開口率が低下する問題がある。
【００１１】
そこで、画素の開口率の低下を抑止するために、ＴＦＴアレイ基板上に、ＴＦＴ、ゲート線及びソース線を覆うように、黒色レジストのような遮光膜を形成することによって、対向基板のブラックマトリクスを省略して、ＴＦＴアレイ基板と対向基板との貼り合せ時の重ね合わせを容易にする試みがなされている。
【００１２】
そうすると、ＴＦＴアレイ基板の製造工程に必要なフォトリソグラフィ工程の回数は、上述の遮光膜を形成するために、さらに１回増えてしまうことになる。
【００１３】
以上説明したように、透過型の液晶表示装置を構成するＴＦＴアレイ基板の製造においては、最低、４回以上のフォトリソグラフィ工程が必要である。
【００１４】
ところで、透過型の液晶表示装置は、バックライトを搭載しており、その消費電力が全消費電力のうちの５０％以上を占めており、バックライトを設けることで、全消費電力が多くなってしまう。そのため、周囲光の反射光を利用し全消費電力が少ない反射型の液晶表示装置も開発されている。しかしながら、反射型の液晶表示装置においても、周囲の光が暗い使用環境においては視認性が極端に低いという欠点を有しているので、透過型と反射型との両方のモードで表示する機能をもった半透過型の液晶表示装置も広く用いられている。
【００１５】
この半透過型の液晶表示装置の製造方法についても、そのフォトリソグラフィ工程の回数を減少させる方法が検討され、例えば、特許文献９及び１０に開示されている。
【００１６】
しかしながら、半透過型の液晶表示装置を構成するＴＦＴアレイ基板を製造する場合には、上記透過型のＴＦＴアレイ基板の製造方法における４回のフォトリソグラフィ工程に対し、反射電極をパターニングする工程が別途必要になるため、最低５回以上のフォトリソグラフィ工程が必要となる。
【特許文献１】特開平９−１５２６２６号公報
【特許文献２】特開平９−２３６８２７号公報
【特許文献３】特開２０００−２５８７９９号公報
【特許文献４】特開２００１−５０３８号公報
【特許文献５】特開平３−６００４２号公報
【特許文献６】特開平８−２４２００４号公報
【特許文献７】特開２００１−１８８２５２号公報
【特許文献８】特開２００２−３４３８１１号公報
【特許文献９】特許第３３６９５０２号公報
【特許文献１０】特開２００３−１９５３２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
このように、透過型のＴＦＴアレイ基板の製造については、４回以上のフォトリソグラフィ工程が必要であり、半透過型のＴＦＴアレイ基板の製造については、５回以上のフォトリソグラフィ工程が必要になってしまうため、これ以上、工程数を減らすことは極めて難しい。
【００１８】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、フォトリソグラフィ工程の回数を従来の製造方法よりも減らして、ＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減を可能にすることにある。
【課題を解決するための手段】
【００１９】
本発明は、ＴＦＴアレイ基板の製造工程のフォトリソグラフィ工程の回数を、透過型のＴＦＴアレイ基板については３回に、半透過型のＴＦＴアレイ基板については４回に、減らすようにしたものである。
【００２０】
具体的に、本発明のＴＦＴアレイ基板の製造方法は、基板に設けられた複数の画素と、該各画素毎に配置され、ゲート電極、ソース電極、ドレイン電極、及び上記ゲート電極に対応してチャネル部が形成された半導体膜を有する複数の薄膜トランジスタと、上記ソース電極に接続されたソース線と、上記ドレイン電極に接続された画素電極とを備えた薄膜トランジスタアレイ基板の製造方法であって、上記基板上に上記ゲート電極をフォトリソグラフィ法によりパターン形成する第１工程と、上記ゲート電極が形成された基板に対し、ゲート絶縁膜、上記半導体膜、及び該半導体膜を覆うように設けられた透明導電膜を含む導電膜をこの順に積層して積層体を形成し、該積層体に対してフォトリソグラフィ法により上記薄膜トランジスタをパターン形成する第２工程と、フォトリソグラフィ法によって、上記薄膜トランジスタを覆う保護層を形成すると共に、上記透明導電膜の一部を露出させて上記画素電極を形成する第３工程とを備え、上記第２工程が、上記積層体を覆うレジスト層を形成した後に、該レジスト層に対し、上記積層体の領域であって上記チャネル部、ソース線、ソース電極及びドレイン電極となる部分以外の領域の上方位置に上記導電膜を露出させる第１開口部と、上記チャネル部となる積層体の領域の上方位置に所定厚さの底部を有する第２開口部とをそれぞれ形成するレジストパターン形成工程と、上記第１開口部から露出している上記導電膜と、該導電膜の下方の半導体膜とをエッチングする第１エッチング工程と、上記第２開口部の底部を除去して露出させた導電膜をエッチングする第２エッチング工程とを備えていることを特徴とする。
【００２１】
上記の製造方法によれば、まず、第１工程において、基板上にゲート電極をパターン形成する。
【００２２】
次いで、第２工程において、ゲート電極が形成された基板に対し、ゲート絶縁膜、半導体膜、及びその半導体膜を覆うように設けられた透明導電膜を含む導電膜をこの順に積層して積層体を形成し、その積層体を覆うレジスト層を形成した後に、そのレジスト層に対し、上記積層体の領域であって上記チャネル部、ソース線、ソース電極及びドレイン電極となる部分以外の領域の上方位置に上記導電膜を露出させる第１開口部と、上記チャネル部となる積層体の領域の上方位置に所定厚さの底部を有する第２開口部とをそれぞれ形成してレジストパターンを形成する。
【００２３】
そして、第１開口部から露出している導電膜と、その導電膜の下方の半導体膜と、をエッチングして、第２開口部の底部を除去して導電膜を露出させた導電膜をエッチングして、薄膜トランジスタをパターン形成する。
【００２４】
次いで、第３工程において、薄膜トランジスタを覆う保護層を形成すると共に、透明導電膜の一部を露出させて画素電極を形成する。
【００２５】
これらにより、透過型のＴＦＴアレイ基板を、第１工程、第２工程及び第３工程の計３回のフォトリソグラフィ工程で製造することできる。そのため、透過型のＴＦＴアレイ基板において、製造工程の短縮及び製造コストの低減が可能になる。
【００２６】
本発明のＴＦＴアレイ基板の製造方法は、上記第３工程で形成された保護層の上に、反射電極をフォトリソグラフィ法によりパターン形成する第４工程を備えてもよい。
【００２７】
上記の製造方法によれば、まず、第１工程において、基板上にゲート電極をパターン形成する。
【００２８】
次いで、第２工程において、ゲート電極が形成された基板に対し、ゲート絶縁膜、半導体膜、及びその半導体膜を覆うように設けられた透明導電膜を含む導電膜をこの順に積層して積層体を形成し、その積層体を覆うレジスト層を形成した後に、そのレジスト層に対し、上記積層体の領域であって上記チャネル部、ソース線、ソース電極及びドレイン電極となる部分以外の領域の上方位置に上記導電膜を露出させる第１開口部と、上記チャネル部となる積層体の領域の上方位置に所定厚さの底部を有する第２開口部とをそれぞれ形成してレジストパターンを形成する。
【００２９】
そして、第１開口部から露出している導電膜と、その導電膜の下方の半導体膜と、をエッチングして、第２開口部の底部を除去して導電膜を露出させ、その露出した導電膜をエッチングして、薄膜トランジスタをパターン形成する。
【００３０】
次いで、第３工程において、薄膜トランジスタを覆う保護層を形成すると共に、透明導電膜の一部を露出させて画素電極を形成する。
【００３１】
次いで、第４工程において、保護層の上に、反射電極をフォトリソグラフィによりパターン形成する。
【００３２】
これらにより、半透過型のＴＦＴアレイ基板を、第１工程、第２工程、第３工程及び第４工程の計４回のフォトリソグラフィ工程で製造することできる。そのため、半透過型のＴＦＴアレイ基板において、製造工程の短縮及び製造コストの低減が可能になる。
【００３３】
本発明のＴＦＴアレイ基板の製造方法は、上記導電膜が、遮光性を有し、上記第３工程で、上記ドレイン電極の周端よりも内側の導電膜をエッチングしてもよい。
【００３４】
上記の製造方法によれば、ドレイン電極の周端よりも内側の導電膜をエッチングすることによって、画素電極が形成されるので、光透過性の画素電極の周囲は、遮光性の導電膜から構成されたドレイン電極で、遮光されることになる。これにより、画素電極間の光漏れが抑止される。
【００３５】
本発明のＴＦＴアレイ基板の製造方法は、上記半導体膜が、上層の第１半導体膜と下層の第２半導体膜とにより構成され、上記第２エッチング工程で、上記露出した導電膜及び上記第１半導体層をエッチングしてもよい。
【００３６】
上記の製造方法によれば、例えば、上層の第１半導体膜がｎ＋アモルファスシリコン膜であり、下層の第２半導体膜が真性アモルファスシリコン膜である場合には、第２エッチング工程で第２開口部の底部を除去して露出した導電膜及びｎ＋アモルファスシリコン膜の第１半導体層をエッチングすることにより、真性アモルファスシリコン膜の第２半導体膜が露出してチャネル部が形成される。
【００３７】
本発明のＴＦＴアレイ基板の製造方法は、上記保護層の上層又は下層には、遮光層が形成され、上記遮光層が、上記第３工程で上記保護層と同時に形成されてもよい。
【００３８】
上記の製造方法によれば、保護膜の上層又は下層に遮光層を形成することにより、保護層と同時に、遮光層が形成される。これにより、フォトリソグラフィ工程の数を増やすことなく、遮光層を形成することができる。
【００３９】
本発明のＴＦＴアレイ基板の製造方法は、上記保護層が、遮光性材料により形成されていてもよい。
【００４０】
上記の製造方法によれば、保護層が、遮光性材料により形成されているので、遮光膜を形成する工程を設ける必要がなくなる。そのため、ＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減が可能になる。
【００４１】
本発明のＴＦＴアレイ基板の製造方法は、上記ゲート電極が、複数の金属膜を積層して構成された第１金属積層膜で形成され、上記第１金属積層膜が、アルミニウム膜又はアルミニウム合金膜により構成された金属膜を含んでいてもよい。
【００４２】
上記の製造方法によれば、ゲート電極を形成する第１金属積層膜が、アルミニウム膜又はアルミニウム合金膜により構成された金属膜を含んでいる。一般に、アルミニウム膜又はアルミニウム合金膜は低抵抗材料であるので、配線抵抗を低下させることができる。
【００４３】
本発明のＴＦＴアレイ基板の製造方法は、上記導電膜が、上記透明導電膜のみの単層により構成されていてもよい。
【００４４】
上記の製造方法によれば、導電膜が、透明導電膜のみの単層により構成されているので、第３工程において透明導電膜を露出させる必要がない。そのため、第３工程では、保護層を形成するだけで、画素電極が形成されることになる。これにより、ＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減が可能になる。
【００４５】
本発明のＴＦＴアレイ基板の製造方法は、上記導電膜が、酸化インジウムと酸化スズとの化合物により構成された上記透明導電膜と、該透明導電膜を覆うように設けられた複数の金属膜を積層して構成された第２金属積層膜と、により形成され、上記第２金属積層膜が、下層のモリブデン膜又はモリブデン合金膜と上層のアルミニウム膜又はアルミニウム合金膜とにより形成されていてもよい。
【００４６】
上記の製造方法によれば、酸化インジウムと酸化スズとの化合物（ＩＴＯ（Indium Tin Oxide）膜）により形成された透明導電膜の上層がモリブデン膜又はモリブデン合金膜に、そのモリブデン膜又はモリブデン合金膜の上層がアルミニウム膜又はアルミニウム合金膜になる。そのため、アルミニウム膜又はアルミニウム合金膜とＩＴＯ膜との間にモリブデン膜又はモリブデン合金膜が介在することになるので、アルミニウム膜又はアルミニウム合金膜をエッチングする際に、アルミニウム膜又はアルミニウム合金膜とＩＴＯ膜との間で局部電池を形成することが抑止される。これにより、アルミニウム膜又はアルミニウム合金膜とＩＴＯ膜との間の電気的な腐食（電蝕）を防止できる。
【００４７】
本発明のＴＦＴアレイ基板の製造方法は、上記半導体膜が、同じ厚さのアモルファスシリコンよりも光透過率の高い材料で形成されていてもよい。
【００４８】
上記の製造方法によれば、半導体膜が、同じ厚さのアモルファスシリコンよりも光透過率の高い材料で形成されている。そして、画素電極には、半導体膜が重なっているので、その画素電極に対応する領域の光の透過率を向上させることができる。
【００４９】
本発明のＴＦＴアレイ基板の製造方法は、上記第１工程では、上記ゲート電極に接続された複数のゲート線及びその延設部であるゲート線外部引出電極が、該ゲート電極と同時に形成されてもよい。
【００５０】
上記の製造方法によれば、複数のゲート線及びその延設部であるゲート線外部引出電極が、ゲート電極と同時に形成されるので、製造工程を増やすことなく、ゲート線及びゲート線外部引出電極を形成することができる。そのため、ＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減が可能になる。
【００５１】
本発明のＴＦＴアレイ基板の製造方法は、上記ゲート電極、ゲート線及びゲート線外部引出電極は、複数の金属膜を積層して構成された第１金属積層膜で形成されていると共に、上記第１金属積層膜の最下層は、チタン膜又はチタン合金膜により形成され、上記第３工程では、エッチングにより、上記ゲート線外部引出電極に対応する部分の上記チタン膜又はチタン合金膜を露出させてもよい。
【００５２】
上記の製造方法によれば、ゲート線外部引出電極は、チタン膜又はチタン合金膜で形成されていることなる。そして、チタン膜又はチタン合金膜は酸化されにくい材料であるため、ゲート線外部引出電極の酸化が抑止される。
【００５３】
本発明のＴＦＴアレイ基板の製造方法は、上記第１金属積層膜が、上記最下層のチタン膜又はチタン合金膜と、アルミニウム膜又はアルミニウム合金膜により構成された金属膜と、該金属膜を覆うように設けられたモリブデン膜又はモリブデン合金膜と、により形成されていてもよい。
【００５４】
上記の製造方法によれば、モリブデン膜又はモリブデン合金膜は、アルミニウム膜又はアルミニウム合金膜のエッチングに使用するエッチャントにより、容易にエッチングすることができるので、確実に、第１金属積層膜の最下層のチタン膜又はチタン合金膜を残して、ゲート線外部引出電極を形成することができる。
【００５５】
また、アルミニウム膜又はアルミニウム合金膜により構成された金属膜の上層に、モリブデン膜又はモリブデン合金膜があるので、そのモリブデン膜又はモリブデン合金膜によって、アルミニウム膜又はアルミニウム合金膜の表面に発生する突起物（ヒロック）を抑制することができる。そのため、例えば、ヒロックが絶縁膜を貫通することによって起こる層間リークの発生が低減される。
【００５６】
さらに、第１金属積層膜が、アルミニウム膜又はアルミニウム合金膜により構成された金属膜を含んでいる。そのため、アルミニウム膜又はアルミニウム合金膜は低抵抗材料であるので、配線抵抗を低下させることができる。
【００５７】
本発明のＴＦＴアレイ基板の製造方法は、上記ゲート電極、ゲート線及びゲート線外部引出電極が、複数の金属膜を積層して構成された第１金属積層膜により形成されていると共に、上記第１金属積層膜の最上層が、チタン膜又はチタン合金膜により形成されていてもよい。
【００５８】
上記の製造方法によれば、チタン膜又はチタン合金膜は、例えば、アルミニウム膜又はアルミニウム合金膜からなる金属膜と比較して、酸化されにくいので、ゲート線外部引出電極の酸化を抑止することができる。そのため、酸化されやすいアルミニウム膜又はアルミニウム合金膜からなる金属膜が露出してしまう場合とは異なって、ゲート線外部引出電極の対応部分での酸化されやすい金属膜のエッチングが不要になり、製造工程の短縮及び製造コストの低減が可能になる。
【００５９】
本発明のＴＦＴアレイ基板の製造方法は、上記第１金属積層膜が、アルミニウム膜又はアルミニウム合金膜を含んでおり、上記第３工程では、上記ゲート線外部引出電極の周端よりも内側の保護層及びゲート絶縁膜をエッチングしてもよい。
【００６０】
上記の製造方法によれば、ゲート線外部引出電極の周端よりも内側の保護層及びゲート絶縁膜をエッチングすることになり、第１金属積層膜を構成するアルミニウム膜又はアルミニウム合金膜は露出されないことになる。また、エッチングにより露出する第１金属積層膜の最上層は、酸化されにくいチタン膜又は窒化チタン膜であるので、ゲート線外部引出電極は酸化されにくい構成をとることになる。
【００６１】
本発明のＴＦＴアレイ基板の製造方法は、上記第２工程では、上記複数のゲート線と交差する方向に、上記複数のソース線及びその延設部であるソース線外部引出電極が、該ソース電極と同時に形成されてもよい。
【００６２】
上記の製造方法によれば、複数のソース線及びその延設部であるソース線外部引出電極が、ソース電極と同時に形成されるので、製造工程を増やすことなく、ソース線及びソース線外部引出電極を形成することができる。そのため、ＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減が可能になる。
【００６３】
本発明のＴＦＴアレイ基板の製造方法は、上記ゲート電極、ゲート線及びゲート線外部引出電極が、複数の金属膜を積層して構成された第１金属積層膜で形成され、上記ソース電極、ソース線及びソース線外部引出電極が、複数の金属膜を積層して構成された第２金属積層膜で形成されていると共に、上記第３工程では、エッチングにより、上記ゲート線外部引出電極及びソース線外部引出電極に対応する部分の上記第１金属積層膜及び第２金属積層膜の少なくとも最上層を除去してもよい。
【００６４】
上記の製造方法によれば、画素電極の形成と同時に、ゲート線外部引出電極及びソース線外部引出電極に対応する部分のそれぞれの積層膜の少なくとも最上層が除去されるので、製造工程を増やすことなく、ゲート線外部引出電極及びソース線外部引出電極に対応する部分の積層構造を変更することができる。そのため、ＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減が可能になる。
【００６５】
本発明のＴＦＴアレイ基板の製造方法は、上記第１及び第２金属積層膜の最上層が、アルミニウム膜若しくはアルミニウム合金膜、又は、アルミニウム膜或いはアルミニウム合金膜上にモリブデン膜若しくはモリブデン合金膜を積層してなる膜により形成されていてもよい。
【００６６】
上記の製造方法によれば、ゲート線外部引出電極及びソース線外部引出電極に対応する部分のそれぞれの積層膜の最上層が、アルミニウム膜若しくはアルミニウム合金膜、又は、アルミニウム膜或いはアルミニウム合金膜上にモリブデン膜若しくはモリブデン合金膜を積層してなる膜により形成されているので、画素電極の形成と同時に、ゲート線外部引出電極及びソース線外部引出電極が形成され、ＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減が可能になる。
【００６７】
このとき、その積層膜の最上層が、アルミニウム膜若しくはアルミニウム合金膜により形成されている場合には、酸化されやすいアルミニウム膜又はアルミニウム合金膜が除去され、ゲート線外部引出電極及びソース線外部引出電極の酸化を防止できる。
【００６８】
また、その積層膜の最上層が、アルミニウム膜若しくはアルミニウム合金膜上にモリブデン膜若しくはモリブデン合金膜を積層してなる膜により形成されている場合には、アルミニウム膜若しくはアルミニウム合金膜の上層のモリブデン膜若しくはモリブデン合金膜により、アルミニウム膜若しくはアルミニウム合金膜の表面において突起物（ヒロック）の発生が抑止される。
【００６９】
さらに、モリブデン膜若しくはモリブデン合金膜の下層にＩＴＯ膜が形成されている場合には、アルミニウム膜若しくはアルミニウム合金膜とＩＴＯ膜との間にモリブデン膜若しくはモリブデン合金膜が介在することになるので、アルミニウム膜若しくはアルミニウム合金膜をエッチングする際に、アルミニウム膜若しくはアルミニウム合金膜とＩＴＯ膜との間で局部電池を形成することが抑止され、アルミニウム膜若しくはアルミニウム合金膜とＩＴＯ膜との間の電気的な腐食（電蝕）が抑止される。
【００７０】
本発明のＴＦＴアレイ基板の製造方法は、上記保護層が、遮光性を有し、上記薄膜トランジスタ、ゲート線及びソース線を覆うように形成されてもよい。
【００７１】
上記の製造方法によれば、遮光性を有する保護層が、薄膜トランジスタ、ゲート線及びソース線を覆うように形成されるので、その保護層が、薄膜トランジスタ（ＴＦＴ）に入射する光を遮断すると共に、各画素間の光遮断パターン（ブラックマトリクス）として機能することになる。そのため、通常、ＴＦＴアレイ基板と対向配置される対向基板に、ブラックマトリクスが不要になり、対向基板の製造工程が短縮される。また、ＴＦＴアレイ基板と対向基板との貼り合わせずれによる画素間の光漏れ及びＴＦＴでの光リーク電流の発生が抑止される。
【００７２】
本発明のＴＦＴアレイ基板の製造方法は、上記第３工程では、エッチングにより、上記複数のゲート線外部引出電極及び複数のソース線外部引出電極の少なくとも一方に対応して１つの開口部を形成することにより、該複数のゲート線外部引出電極及び複数のソース線外部引出電極を露出させてもよい。
【００７３】
上記の製造方法によれば、複数のゲート線外部引出電極及び複数のソース線外部引出電極の少なくとも一方に対応して、一つの開口部によって露出しているので、各外部引出電極の上層及びその間には、いかなる層も存在しないことになる。そのため、各外部引出電極と、例えば、ＴＡＢ（Tape Automated Bonding）法による外部駆動回路との接続が容易になる。また、各外部引出電極ごとに開口部を形成して、外部駆動回路と接続させる場合には、その開口部の底面付近の薄膜が脱落して、オーバーハングという不安定な断面構造になる恐れがある。本発明では、各外部引出電極が一つの開口部で露出しているので、オーバーハングになることはなく、安定した外部駆動回路との接続が可能になる。
【００７４】
本発明のＴＦＴアレイ基板の製造方法は、上記第３工程では、上記ドレイン電極の周端よりも外側の領域の上記保護層を形成する保護膜、及びゲート絶縁膜をエッチングしてもよい。
【００７５】
例えば、第２工程の第１エッチング工程でエッチングされるべき半導体膜が完全にエッチングされなかった場合、画素電極とソース線との間にその半導体膜が残留する恐れがある。上記の製造方法によれば、第３工程において、半導体膜とゲート絶縁膜とが同時にエッチングされる材料である場合には、ドレイン電極の周端よりも外側の領域の保護層を形成する保護膜及びゲート絶縁膜をエッチングする際に、ゲート絶縁膜のエッチングと同時に残留した半導体膜がエッチングされる。そのため、画素電極とソース線との間の短絡が抑止される。
【００７６】
本発明のＴＦＴアレイ基板の製造方法は、上記保護層の最上層が感光性樹脂膜で形成され、上記第３工程で、その表面が凹凸形状に形成され上記保護膜の最上層が感光性樹脂膜で形成されてもよい。
【００７７】
上記の製造方法によれば、保護層の最上層が感光性樹脂膜で形成されているので、光量を調整して感光性樹脂を露光することにより、保護層の表面を容易に凹凸形状に形成することができる。
【００７８】
本発明のＴＦＴアレイ基板の製造方法は、上記反射電極の表面は、上記保護層の表面の凹凸形状を反映した形状に形成されてもよい。
【００７９】
上記の製造方法によれば、反射電極の表面が、保護層の表面の凹凸形状を反映した形状になるので、反射電極に入射した光の反射方向を、基板面の法線方向に集約することができる。そのため、基板面の法線方向の光量が増加するため、実質的に反射電極の反射率が向上することになる。
【００８０】
本発明のＴＦＴアレイ基板の製造方法は、上記第３工程では、上記薄膜トランジスタを覆う保護膜を成膜して、上記ドレイン電極の周端よりも内側の保護膜をエッチングすることにより、該ドレイン電極を構成する導電膜が露出したドレイン電極露出部を形成してもよい。
【００８１】
ここで、ドレイン電極の周端よりも外側の保護膜までエッチングする場合には、ドレイン電極の周端に導電膜を上層とする大きな段差ができて、導電膜が破壊されやすい構造となり、反射電極と透明電極との間の導通の妨げになる恐れがある。上記の製造方法によれば、ドレイン電極の周端よりも内側の保護膜をエッチングして、ドレイン電極露出部を形成するので、ドレイン電極の周端よりも外側の保護膜がエッチングされることがない。そのため、大きな段差ができず、反射電極と透明電極との間の導通が確実になる。
【００８２】
本発明のＴＦＴアレイ基板の製造方法は、上記第４工程では、上記ドレイン電極露出部の周端よりも内側の導電膜をエッチングして、上記透明電極を形成してもよい。
【００８３】
上記の製造方法によれば、ドレイン電極露出部の周端よりも内側の導電膜をエッチングして、透明電極を形成するので、透明電極と反射電極とは、その透明電極の周端で接続されることになる。それとは反対に、ドレイン電極露出部の周端よりも外側の導電膜がエッチングした場合には、透明電極と反射電極との接続が出来なくなるだけでなく、透明電極と反射電極との間に隙間が生じ、その隙間周辺において、透過率及び反射率の変調が発生してしまう。
【００８４】
本発明のＴＦＴアレイ基板の製造方法は、上記反射電極が、アルミニウム膜又はアルミニウム合金膜で形成されていてもよい。
【００８５】
上記の製造方法によれば、アルミニウム膜又はアルミニウム合金膜は、反射率の高い材料であると共に、遮光性に優れた材料であるため、反射電極は、周囲光を効率よく反射すると共に、ＴＦＴに入射する光を確実に遮断することができる。
【００８６】
本発明のＴＦＴアレイ基板の製造方法は、上記導電膜が、酸化インジウムと酸化スズとの化合物により形成された透明導電膜のみの単層により形成され、上記反射電極が、下層のモリブデン膜又はモリブデン合金膜と、その上層のアルミニウム膜又はアルミニウム合金膜との２層により形成されていてもよい。
【００８７】
上記の製造方法によれば、ＩＴＯ膜により構成された透明導電膜と、反射電極を形成するアルミニウム膜又はアルミニウム合金膜との間に、反射電極を形成するモリブデン膜又はモリブデン合金膜が介在することになる。そのため、アルミニウム膜又はアルミニウム合金膜をエッチングする際に、アルミニウム膜又はアルミニウム合金膜とＩＴＯ膜との間で局部電池を形成することが抑止される。これにより、アルミニウム膜又はアルミニウム合金膜とＩＴＯ膜との間の電気的な腐食（電蝕）を防止できる。
【００８８】
また、モリブデン膜又はモリブデン合金膜は、アルミニウム膜又はアルミニウム合金膜のエッチングに使用するエッチャントにより、容易にエッチングすることができるので、ＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減が可能になる。
【００８９】
本発明のＴＦＴアレイ基板の製造方法は、上記第１工程では、上記ゲート電極に接続された複数のゲート線及びその延設部であるゲート線外部引出電極が、該ゲート電極と同時に形成され、上記第２工程では、上記複数のゲート線と交差する方向に、上記ソース電極に接続された複数のソース線及びその延設部であるソース線外部引出電極が、該ソース電極と同時に形成されると共に、上記ゲート線及びソース線が、遮光性を有し、上記反射電極の周端が、上記ゲート線及びソース線と重なるように形成されてもよい。
【００９０】
上記の製造方法によれば、各反射電極の間に、遮光性のゲート線及びソース線が配置されるので、反射電極間における光漏れの発生が抑止される。また、ゲート線及びソース線が各画素間の光遮断パターン（ブラックマトリクス）として機能することにもなり、通常、ＴＦＴアレイ基板と対向配置される対向基板に、ブラックマトリクスが不要になり、対向基板の製造工程が短縮される。さらに、ＴＦＴアレイ基板と対向基板との貼り合わせずれによる画素間の光漏れ及びＴＦＴでの光リーク電流の発生が抑止される。
【００９１】
本発明のＴＦＴアレイ基板の製造方法は、上記保護層が、有機膜を含んでいてもよい。
【００９２】
上記の製造方法によれば、有機膜は比誘電率が低いため、反射電極の周端と、ゲート線及びソース線との重なり部分との間の保護層で構成される寄生容量を小さくできる。
【００９３】
本発明のＴＦＴアレイ基板の製造方法は、上記ゲート電極を構成する第１金属積層膜がは、最下層のチタン膜又はチタン合金膜と、アルミニウム膜又はアルミニウム合金膜と、により構成され、上記導電膜が、透明導電膜と、該透明導電膜を覆うように設けられたモリブデン膜又はモリブデン合金膜と、該モリブデン膜又はモリブデン合金膜を覆うように設けられアルミニウム膜又はアルミニウム合金膜と、により構成されると共に、上記反射電極が、下層のモリブデン膜又はモリブデン合金膜と、その上層のアルミニウム膜又はアルミニウム合金膜との２層により構成され、上記第４工程では、エッチングにより、上記ゲート線外部引出電極に対応する部分の上記チタン膜又はチタン合金膜を露出させると共に、上記ソース線外部引出電極に対応する部分の上記透明導電膜を露出させてもよい。
【００９４】
上記の製造方法によれば、第４工程でのエッチングにより、ゲート線外部引出電極に対応する部分の酸化されやすいアルミニウム膜又はアルミニウム合金膜と、ソース線外部引出電極に対応する部分の酸化されやすいアルミニウム膜又はアルミニウム合金膜、及びモリブデン膜又はモリブデン合金膜と、が同時に除去されるので、ゲート線外部引出電極及びソース線外部引出電極の酸化を防止できる。これにより、ＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減が可能になる。
【発明の効果】
【００９５】
本発明のＴＦＴアレイ基板の製造方法は、透過型のＴＦＴアレイ基板を、第１工程、第２工程及び第３工程の計３回のフォトリソグラフィ工程で、また、半透過型のＴＦＴアレイ基板を、第１工程、第２工程、第３工程及び第４工程の計４回のフォトリソグラフィ工程で、それぞれ製造することできる。そのため、ＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減が可能になる。
【発明を実施するための最良の形態】
【００９６】
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の実施形態では、液晶表示装置を構成するＴＦＴアレイ基板について説明する。但し、本発明は、以下の実施形態に限定されるもではなく、他の構成であってもよい。
【００９７】
《発明の実施形態１》
以下に、本発明の実施形態１に係るＴＦＴアレイ基板２０ａについて説明する。
【００９８】
図１は、ＴＦＴアレイ基板２０ａの１画素の平面模式図であり、図２及び図３は、図１中のＡ−Ａ’断面におけるＴＦＴアレイ基板２０ａの製造工程を示す断面模式図である。なお、図３（ｃ）がＴＦＴアレイ基板２０ａの断面模式図に相当する。
【００９９】
ＴＦＴアレイ基板２０ａは、対向するように設けられた対向基板と、それら両基板に挟持されるように設けられた液晶層と共に、液晶表示装置を構成するものである。
【０１００】
このＴＦＴアレイ基板２０ａは、絶縁基板１上に、相互に並行に延びるように設けられた複数のゲート線２と、ゲート線２に直交する方向で相互に並行に延びるように設けられた複数のソース線６とを備えている。そして、ゲート線２とソース線６との各交差部には、ＴＦＴ８が設けられている。また、各ＴＦＴ８に対応して一対のゲート線２及び一対のソース線６で囲われる表示領域には画素を構成する画素電極５ａが設けられている。さらに、各ゲート線２及びソース線６の末端には、それぞれ、後述するゲート線外部引出端子２ｄ及びソース線外部引出端子６ｅが配設している。
【０１０１】
また、本実施形態では、画素がマトリクス状に配列して、ゲート線２及びソース線６が直交したＴＦＴアレイ基板２０ａを例示しているが、本発明は、例えば、画素がデルタ配列したＴＦＴアレイ基板の場合にも適用できる。なお、後述する実施形態２〜４についても同様に適用できる。
【０１０２】
ＴＦＴ８は、ゲート線２から側方に突出した突出部からなるゲート電極２ｃと、ゲート電極２ｃ上にゲート絶縁膜３を介して設けられた半導体膜４と、半導体膜４上にソース線６から側方に突出した突出部からなるソース電極６ｃと、半導体膜４上でソース電極６ｃと対峙するように設けられ画素電極５ａに接続されたドレイン電極６ｄとにより構成されている。そして、ＴＦＴ８を覆うように、保護層９及び遮光層１０が設けられている。さらに、半導体膜４には、ゲート電極２ｃに対応して、ソース電極６ｃとドレイン電極６ｄとの間の領域にチャネル部１４が設けられている。
【０１０３】
また、本実施形態では、ゲート電極２ｃがゲート線２から突出したＴＦＴ８を例示しているが、本発明は、例えば、ゲート線２上にＴＦＴのチャネル部を配置した、いわゆる、ＴＦＴオンゲート構造等の場合にも適用できる。なお、後述する実施形態２〜４についても同様に適用できる。
【０１０４】
対向基板は、絶縁基板上に、カラーフィルタ層、共通電極及び配向膜が順に積層された多層積層構造になっている。
【０１０５】
カラーフィルタ層は、ＴＦＴアレイ基板２０ａの各画素に対応して、赤、緑及び青のうちの何れかの着色層が設けられている。なお、この着色層は、赤、緑及び青の組み合わせの他に、シアン、マゼンタ及びイエローの組み合わせであってもよい。
【０１０６】
液晶層は、電気光学特性を有するネマチック液晶材料等から構成されている。
【０１０７】
次に、本発明の実施形態１に係るＴＦＴアレイ基板２０ａの製造方法について、説明する。
【０１０８】
＜第１工程（ゲート電極形成工程）＞
図２（ａ）に示すように、ガラス基板１上の基板全体に、スパッタリング法により、チタン膜（厚さ５００Å程度）及びアルミニウム膜（厚さ３０００Å程度）を順に成膜し、その後、フォトリソグラフィ技術（Photo Engraving Process、以下「ＰＥＰ技術」と称する）によりパターン形成して、ゲート第１金属膜２ａ及びゲート第２金属膜２ｂからなる第１金属積層膜により構成されたゲート電極２ｃ、ゲート線２、ゲート線外部引出電極を形成する。これによって、基板２０ａ１が得られる。また、ゲート線２、その延設部であるゲート線外部引出電極、及びその突出部であるゲート電極２ｃが、同時に形成することにより、製造工程の短縮及び製造コストの低減が可能になる。
【０１０９】
ここで、ゲート電極２ｃを形成する第１金属積層膜は、低抵抗材料であるアルミニウム膜又はアルミニウム合金膜を含んでいるので、ゲート線２の配線抵抗を低下させることができる。
【０１１０】
また、アルミニウム膜により構成されたゲート第２金属膜２ｂの上に、モリブデン膜又はモリブデン合金膜をさらに成膜してもよい。この構成によれば、アルミニウム膜の上層のモリブデン膜又はモリブデン合金膜により、アルミニウム膜の表面に発生する突起物（ヒロック）を抑制することができる。そのため、例えば、ヒロックが絶縁膜を貫通することによって起こる層間リークの発生が低減される。ここで、ヒロックとは、熱プロセスやプラズマプロセス等の熱履歴により、アルミニウム膜の表面に発生する突起物のことである。そして、モリブデン膜又はモリブデン合金膜は、アルミニウム膜又はアルミニウム合金膜のエッチングに使用するエッチャント、例えば、硝酸、リン酸及び酢酸の混合液により、容易にエッチングされるので、後述するアルミニウム膜のエッチングにより同時に除去され、別途エッチング工程を設ける必要がない。
【０１１１】
＜第２工程／積層体形成工程＞
まず、ゲート電極２ｃ、ゲート線２、ゲート線外部引出電極が形成された基板２０ａ１全体に、プラズマＣＶＤ法により、窒化シリコン膜（厚さ４０００Å程度）、アモルファスシリコン膜（厚さ１５００Å程度）及びリン等の不純物ドープされたアモルファスシリコン膜（厚さ５００Å程度）を、順に成膜する。
【０１１２】
次いで、その基板全体に、スパッタリング法により、ＩＴＯ（Indium Tin Oxide）膜（厚さ１０００Å程度）、モリブデン膜（厚さ１０００Å程度）及びアルミニウム膜（厚さ１０００Å程度）を、順に成膜する。
【０１１３】
ここで、アルミニウム膜とＩＴＯ膜との間にモリブデン膜が介在しているので、後工程でアルミニウム膜をエッチングする際に、アルミニウム膜とＩＴＯ膜との間で局部電池を形成することが抑止される。これにより、アルミニウム膜とＩＴＯ膜との間の電気的な腐食（電蝕）を防止できる。
【０１１４】
このようにして、下層から順に、ゲート絶縁膜３、第１半導体膜４ａ、第２半導体膜４ｂ、透明導電膜５、並びに、ソース第１金属膜６ａ及びソース第２金属膜６ｂからなる第２金属積層膜により構成された積層体が形成する。ここで、半導体膜４は、第１半導体膜４ａ及び第２半導体膜４ｂの２層により構成され、導電膜は、透明導電膜５、ソース第１金属膜６ａ及びソース第２金属膜６ｂの３層により構成される。透明導電膜５は、特に、ＩＴＯに限定されるものではなく、ＩＺＯ（Indium Zinc Oxide）、酸化亜鉛、酸化スズ等、所望の抵抗値が得られるものであればよい。
【０１１５】
また、本実施形態では、ソース第１金属膜６ａとして、モリブデン膜を例示しているが、これに限定されるものではなく、チタン膜、クロム膜及びモリブデン合金膜のような合金膜等であってもよい。さらに、ソース第２金属膜６ｂとして、アルミニウム膜を例示しているが、これに限定されるものではなく、アルミニウム合金膜等であってもよい。
【０１１６】
＜第２工程／レジストパターン形成工程１＞
まず、基板全体に、感光性樹脂からなるレジストを塗布して、レジスト層を形成する。
【０１１７】
次いで、基板全体に形成されたレジスト層に、スリットマスク等を用いて露光量を調整し、図２（ｂ）に示すような複数の膜厚を有する第１レジストパターン７ａを形成する。ここで、第１レジストパターン７ａは、チャネル部１４、ソース線６、ソース電極６ｃ及びドレイン電極６ｄとなる部分以外の領域の上方位置に導電膜（ソース第２金属膜６ｂ）を露出させる第１開口部７ｃと、ゲート電極２ｃの上方位置に、具体的にはチャネル部１４となる上方位置に所定厚さの底部を有する第２開口部７ｄと、を備えている。そして、第２開口部７ｄのレジスト層の膜厚とその他の部分のレジスト層の膜厚との比は、後工程のエッチング条件やアッシング条件等によって最適な値は異なるが、例えば、第２開口部７ｄのレジスト層の膜厚が、１５０００〜２００００Å程度であり、その他の部分の膜厚が、４００００Å程度である。これによって、基板２０ａ２が得られる。
【０１１８】
＜第２工程／第１エッチング工程＞
図２（ｃ）に示すように、第１レジストパターン７ａをマスクとして、基板２０ａ２上のソース第２金属膜６ｂ、ソース第１金属膜６ａ及び透明導電膜５をこの順にウエットエッチングによりエッチングして、続いて、第２半導体膜４ｂ及び第１半導体膜４ａをこの順にドライエッチングによりエッチングして、ソースドレイン形成部６ｆを形成する。これによって、基板２０ａ３が得られる。
【０１１９】
＜第２工程／レジストパターン形成工程２＞
図３（ａ）に示すように、基板２０ａ３上の第１レジストパターン７ａ全体をアッシングする。これにより、第１レジストパターン７ａの膜厚が全体に薄肉化し、第２開口部７ｄの底部が除去され、導電膜（ソース第２金属膜６ｂ）が露出した第２レジストパターン７ｂを形成する。これによって、基板２０ａ４が得られる。
【０１２０】
＜第２工程／第２エッチング工程＞
まず、第２レジストパターン７ｂをマスクとして、基板２０ａ４上の透明導電膜５、ソース第１金属膜６ａ及びソース第２金属膜６ｂ（ソースドレイン形成部６ｆ）をウエットエッチングによりエッチングして、ソース電極６ｃ、ドレイン電極６ｄ’、ソース線６及びソース線外部引出電極を形成する。また、ソース線６、その延設部であるソース線外部引出電極、及びその突出部であるソース電極が、同時に形成されることにより、製造工程の短縮及び製造コストの低減が可能になる。
【０１２１】
次いで、同じく第２レジストパターン７ｂをマスクとして、第２半導体膜４ｂをドライエッチングによりエッチングして、チャネル部を形成してＴＦＴ８を形成する。
【０１２２】
次いで、基板上の第２レジストパターン７ｂを除去する。これによって、図３（ｂ）に示すような基板２０ａ５が得られる。
【０１２３】
＜第３工程（保護層・画素電極形成工程）＞
前もって、カーボンが分散された感光性樹脂の樹脂膜を、ＰＥＴ（ポリエチレンテレフタレート）フィルム等のカバーフィルムで挟持させたＯＤ値３．０、膜厚２．５μｍの遮光性のドライフィルムを準備する。
【０１２４】
ここで、ＯＤ値とは、遮光膜の光の遮蔽程度を示す値で、透過濃度を示す。入射光の強さをＩ、遮光膜を透過した後の透過光の強さをＩ’としたとき、ＯＤ値は、ＯＤ値＝−ｌｏｇ（Ｉ’／Ｉ）で示される。通常、４００〜７００ｎｍの可視光領域での透過濃度を示し、ＯＤ値が大きい物質ほど透過率は低い。
【０１２５】
まず、基板２０ａ５全体に、プラズマＣＶＤ法により、窒化シリコン膜（厚さ２０００Å程度）を成膜して、保護膜を成膜する。
【０１２６】
次いで、準備したドライフィルムの片面のカバーフィルムを剥がした後、基板にそのカバーフィルムを剥がした方の面を押し当てながら、ドライフィルムを貼り合わせ、他方のカバーフィルムを剥離させる。これによって、カーボンが分散された感光性樹脂の樹脂膜が、基板上に転写され、遮光膜が成膜される。この工程は、一般にドライフィルムを加熱しながら実行される、いわゆる熱転写工程であり、この樹脂膜を基板に転写する方法をドライフィルムラミネート法という。
【０１２７】
ここで、遮光膜としては、このカーボンが分散された感光性樹脂の樹脂膜に限ることはなく、顔料分散型黒色レジストなど、所望のＯＤ値、テーパー形状、誘電率を得られる材料であってもよい。また、本実施形態では、保護膜の上層に遮光膜がある構成を例示したが、その反対に、保護膜の下層に遮光膜がある構成であってもよい。
【０１２８】
このように、保護膜の上層又は下層に遮光膜を形成することにより、後工程のフォトリソグラフィ工程にて、保護層９と一緒に、遮光層１０をパターン形成することが可能になる。これにより、フォトリソグラフィ工程の数を増やすことなく、遮光層１０を形成することができる。
【０１２９】
また、保護膜は、遮光膜との２層構造ではなく、遮光性を有する黒色フォトレジストの１層構造であってもよい。この場合には、上記遮光膜を省略することができ、遮光膜を形成する工程を設ける必要がなくなる。そのため、ＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減が可能になる。
【０１３０】
次いで、基板全体に成膜された遮光膜に、フォトマスクを用いて、露光、現像、ポストベークを行い、遮光層１０を形成する。
【０１３１】
次いで、遮光層１０をマスクとして、保護膜及び導電膜（ソース第１金属膜６ａ及びソース第２金属膜６ｂ）をエッチングして、透明導電膜５の一部を露出させ、ＴＦＴ８を覆う保護層９及び画素電極５ａを形成する。ここでは、ドレイン電極６ｄの周端よりも内側の導電膜に対してエッチングを行うので、光透過性の画素電極５ａの周囲は、遮光性の導電膜により構成されたドレイン電極６ｄによって、遮光されることになる。これにより、画素電極５ａ間の光漏れが抑止され、図３（ｃ）に示すようなＴＦＴアレイ基板２０ａが得られる。
【０１３２】
また、保護層９及び遮光層１０は、ＴＦＴ８だけでなく、ゲート線２及びソース線６を覆うように形成する。これにより、遮光性を有する保護層９及び遮光層１０が、ＴＦＴ８に入射する光を遮断すると共に、各画素間の光遮断パターン（ブラックマトリクス）として機能することになる。そのため、通常、ＴＦＴアレイ基板と対向配置される対向基板に、ブラックマトリクスが不要になり、対向基板の製造工程が短縮される。また、ＴＦＴアレイ基板と対向基板との貼り合わせずれによる画素間の光漏れ及びＴＦＴでの光リーク電流の発生が抑止される。
【０１３３】
本実施形態では、第３工程においてドレイン電極６ｄの周端よりも内側の導電膜をエッチングする方法を例示したが、ドレイン電極６ｄの周端よりも外側の領域の保護膜及びゲート絶縁膜をエッチングしてもよい。
【０１３４】
具体的には、例えば、第２工程の第１エッチング工程でエッチングされるべき半導体膜４が完全にエッチングされなかった場合、画素電極５ａとソース線６との間にその半導体膜４が残留する恐れがある。しかしながら、第３工程において、ドレイン電極の周端よりも外側の領域の導電膜及びゲート絶縁膜３をエッチングする際に、ゲート絶縁膜３のエッチングと同時に残留した半導体膜４がエッチングされる。そのため、画素電極５ａとソース線６との間の短絡が抑止される。なお、後述する実施形態２〜４についても同様に適用できる。
【０１３５】
次に、ゲート線外部引出電極２ｄ及びソース線外部引出電極６ｅについて、より詳細に説明する。
【０１３６】
図４（ａ）は、複数のゲート線外部引出端子２ｄが配設されたＴＦＴアレイ基板２０ａの端部の平面模式図であり、図４（ｂ）は、図４（ａ）中のＢ−Ｂ’断面における断面模式図である。そして、図５（ａ）は、複数のソース線外部引出端子６ｅが配設されたＴＦＴアレイ基板２０ａの端部の平面模式図であり、図５（ｂ）は、図５（ａ）中のＣ−Ｃ’断面における断面模式図である。
【０１３７】
まず、上記保護層９及び画素電極５ａを形成する前の段階では、ゲート線外部引出電極２ｆ及びソース線外部引出電極６ｇの上には、図１７（ａ）及び図１９（ａ）に示すように、保護膜（保護層９）及び遮光膜（遮光層１０）が成膜されている。
【０１３８】
そして、保護層９及び画素電極５ａの形成と同時に、ゲート線外部引出電極２ｄ上に積層されたゲート絶縁膜３、保護膜及び遮光膜を、ソース線外部引出電極６ｅ上に積層された保護膜及び遮光膜を、それぞれ除去することにより、図１７（ｂ）及び図１９（ｂ）に示すように、ゲート線外部引出電極及２ｆ及びソース線外部引出電極６ｇが露出する。
【０１３９】
また、本実施形態では、ゲート線外部引出電極２ｆを構成しその最上層であるゲート第２金属膜２ｂ、及びソース線外部引出電極６ｅを構成しその最上層であるソース第２金属膜６ｂが、それぞれアルミニウム膜であるので、ゲート線外部引出電極２ｆ及びソース線外部引出電極６ｇが露出すると同時に、図１７（ｃ）及び図１９（ｃ）に示すように、それぞれのゲート第２金属膜２ｂ、ソース第１金属膜６ａ及びソース第２金属膜６ｂがエッチングされ、ゲート第１金属膜２ａが露出したゲート線外部引出端子２ｄが、透明導電膜５が露出したソース線外部引出端子６ｅが、それぞれ形成される。これにより、外部引出電極の部分において、酸化されやすいアルミニウム膜を除去することができ、ゲート線外部引出電極及びソース線外部引出電極の酸化を防止できる。
【０１４０】
そして、ゲート第２金属膜２ｂ及びソース第２金属膜６ｂを構成するアルミニウム膜（アルミニウム合金膜）を、アルミニウム膜（アルミニウム合金膜）上にモリブデン膜（モリブデン合金膜）を積層してなる膜としてもよい。
【０１４１】
この場合には、アルミニウム膜（アルミニウム合金膜）の上層のモリブデン膜（モリブデン合金膜）により、アルミニウム膜（アルミニウム合金膜）の表面において突起物（ヒロック）の発生が抑止される。
【０１４２】
さらに、上記モリブデン膜（モリブデン合金膜）の下層にＩＴＯ膜が形成されている場合には、アルミニウム膜（アルミニウム合金膜）とＩＴＯ膜との間にモリブデン膜（モリブデン合金膜）が介在することになるので、アルミニウム膜（アルミニウム合金膜）をエッチングする際に、アルミニウム膜（アルミニウム合金膜）とＩＴＯ膜との間で局部電池を形成することが抑止され、アルミニウム膜（アルミニウム合金膜）とＩＴＯ膜との間の電気的な腐食（電蝕）が抑止される。
【０１４３】
ここで、ソース線外部引出電極６ｇにおいては、ソース第１金属膜６ａがモリブデン膜であるので、硝酸、リン酸及び酢酸の混合液をエッチャントとしたウエットエッチングにより、ソース第１金属膜６ａもソース第２金属膜６ｂ（アルミニウム膜）と同時にエッチングされる。
【０１４４】
また、ゲート線外部引出端子２ｄ（ゲート線外部引出電極２ｆ）及びソース線外部引出端子６ｅ（ソース線外部引出電極６ｇ）は、それぞれ一つの開口部によって露出しているので、ゲート線外部引出端子２ｄ及びソース線外部引出端子６ｅの上層及びその間には、図１７（ｃ）及び図１９（ｃ）に示すように、いかなる薄膜材料も存在しないことになり、後述のオーバーハングとはならない。そのため、例えば、ＴＡＢ（Tape Automated Bonding）法によって、ゲート線外部引出端子２ｄ及びソース線外部引出端子６ｅに、各外部駆動回路を接続が容易で且つ安定したものになる。
【０１４５】
これとは反対に、各外部引出電極ごとに、コンタクトホールを形成して、外部駆動回路との接続を図る場合には、図１８（ｃ）及び図２０（ｃ）に示すように、コンタクトホールの底部において、ゲート第２金属膜２ｂ、ソース第１金属膜６ａ及びソース第２金属膜６ｂがウエットエッチングによって等方的にエッチングされることにより、オーバーハングと呼ばれる、下層に薄膜が存在しなく膜剥がれが生じ易い不安定な断面構造が形成されるため、外部引出電極（端子）と外部駆動回路との接続が不安定になる。なお、図１８及び図２０に示す各工程は、それぞれ図１７及び図１９に示した各工程に対応する。
【０１４６】
本実施形態では、ゲート線２、ゲート電極２ｃ及びゲート線外部引出電極２ｆを構成する第１金属積層膜の下層のゲート第１金属膜２ａとして、チタン膜を例示しているが、これに限定されるものではなく、クロム膜、モリブデン膜等であってもよい。
【０１４７】
しかしながら、具体的に、第１金属積層膜の下層のゲート第１金属膜２ａとしてチタン膜を、その上層のゲート第２金属膜２ｂとしてアルミニウム膜又はアルミニウム合金膜を、それぞれ用いた場合には、ドライエッチングにより、ゲート線２、ゲート電極２ｃ及びゲート線外部引出電極２ｆを容易にパターン形成できる。そして、ゲート線外部引出端子２ｄを形成する際には、ウエットエッチングを行うことにより、ゲート第１金属膜２ａであるチタン膜のみを残して選択的にエッチングして、ゲート第２金属膜２ｂであるアルミニウム膜又はアルミニウム合金膜の対応部分を除去することができる。
【０１４８】
上記のように、ゲート第１金属膜２ａをチタン膜により形成すれば、チタン膜がアルミニウム膜又はアルミニウム合金膜と比べて、酸化されにくいことから、チタン膜により構成されたゲート外部引出端子２ｄと外部駆動回路とのＴＡＢ法による電気的接続が確実になり、その信頼性も向上できる。
【０１４９】
ここで、ＴＡＢ法とは、ポリイミド樹脂をベースとするテープ状のフイルムに形成された銅箔のリード配線パターンを利用して、例えば、導電体同士を電気的に接続するものである。
【０１５０】
また、ゲート第２金属膜２ｂを、アルミニウム膜又はアルミニウム合金膜により形成することにより、配線抵抗を下げるという効果が得られるとともに、上記ウエットエッチングにより容易にチタン膜のみを残すという選択的なエッチングを確実に行うことができる。
【０１５１】
以上のように、本発明の製造方法によれば、透過型のＴＦＴアレイ基板２０ａを、ＴＦＴ８を覆う遮光層１０、画素間のブラックマトリクス及びゲート線外部引出端子２ｄ及びソース線外部引出端子６ｅの形成を含めて、第１工程、第２工程及び第３工程の計３回のフォトリソグラフィ工程で製造することできる。そのため、透過型のＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減が可能になる。
【０１５２】
《発明の実施形態２》
以下に、本発明の実施形態２に係るＴＦＴアレイ基板２０ｂについて説明する。
【０１５３】
図６及び図７は、図２及び図３に対応するＴＦＴアレイ基板２０ｂの製造工程を示す断面模式図である。なお、図７（ｃ）がＴＦＴアレイ基板２０ｂの断面模式図に相当する。
【０１５４】
ＴＦＴアレイ基板２０ｂは、対向するように設けられた対向基板と、それら両基板に挟持されるように設けられた液晶層と共に、液晶表示装置を構成するものである。
【０１５５】
このＴＦＴアレイ基板２０ｂは、絶縁基板１上に、相互に並行に延びるように設けられた複数のゲート線２と、ゲート線２に直交する方向で相互に並行に延びるように設けられた複数のソース線６と、を備えている。そして、ゲート線２とソース線６との各交差部には、ＴＦＴ８が設けられている。また、各ＴＦＴ８に対応して一対のゲート線２及び一対のソース線６で囲われる表示領域には画素を構成する画素電極５ａが設けられている。さらに、各ゲート線２及びソース線６の末端には、それぞれ、後述するゲート線外部引出電極２ｄ及びソース線外部引出電極６ｅが配設している。
【０１５６】
ＴＦＴ８は、ゲート線２から側方に突出した突出部からなるゲート電極２ｃと、ゲート電極２ｃ上にゲート絶縁膜３を介して設けられた半導体層４と、半導体層４上にソース線６から側方に突出した突出部からなるソース電極５ｂと、半導体層４上でソース電極５ｂと対峙するように設けられ画素電極５ａに接続されたドレイン電極６ｄとにより構成されている。そして、ＴＦＴ８を覆うように、保護層９及び遮光層１０が設けられている。さらに、半導体膜４には、ゲート電極２ｃに対応して、ソース電極６ｃとドレイン電極６ｄとの間の領域にチャネル部１４が設けられている。
【０１５７】
対向基板及び液晶層については、実施形態１と同様であるので、その説明を省略する。
【０１５８】
次に、本発明の実施形態２に係るＴＦＴアレイ基板２０ｂの製造方法について、説明する。
【０１５９】
＜第１工程（ゲート電極形成工程）＞
図６（ａ）に示すように、ガラス基板１上の基板全体に、スパッタリング法により、チタン膜（厚さ５００Å程度）、アルミニウム膜（厚さ３０００Å程度）及び窒化チタン膜（厚さ１０００Å程度）を順に成膜し、その後、ＰＥＰ技術によりパターン形成して、ゲート第１金属膜２ａ、ゲート第２金属膜２ｂ及びゲート第３金属膜２ｅからなる第１金属積層膜で構成されたゲート電極２ｃ、ゲート線２、ゲート線外部引出電極を形成する。これによって、基板２０ｂ１が得られる。
【０１６０】
ここで、ゲート第１金属膜２ａとして用いられる金属膜は、特に、限定されないが、例えば、チタン膜、クロム膜、モリブデン膜等が挙げられる。また、ゲート第２金属膜２ｂとして用いられる金属膜は、特に限定されないが、例えば、アルミニウム膜、タンタル膜、チタン膜等が挙げられる。これら例示した金属のうち、特に、アルミニウム膜が好ましい。さらに、ゲート第３金属膜２ｅとして用いられる金属膜は、特に限定されないが、例えば、チタン膜、窒化チタン膜等が挙げられる。なお、これら金属膜の選択理由については、後で説明する。
【０１６１】
＜第２工程／積層体形成工程＞
まず、ゲート電極２ｃ、ゲート線２、ゲート線外部引出電極が形成された基板２０ａ１全体に、プラズマＣＶＤ法により、窒化シリコン膜（厚さ４０００Å程度）を成膜する。      
【０１６２】
次いで、窒化シリコン膜が成膜された基板全体に、パルスレーザー堆積ＣＶＤ法により、酸化亜鉛膜（厚さ１５００Å程度）を成膜する。
【０１６３】
次いで、酸化亜鉛膜が成膜された基板全体に、スパッタリング法により、ＩＴＯ（Indium Tin Oxide）膜（厚さ１０００Å程度）を成膜する。
【０１６４】
これによって、下層から順に、ゲート絶縁膜３、半導体膜４及び透明導電膜５により構成された積層体が形成する。ここで、半導体膜４は、酸化亜鉛膜により構成され、導電膜は、透明導電膜５のみにより構成されている。
【０１６５】
半導体膜４は、例示した酸化亜鉛膜の他に、酸化マグネシウム亜鉛膜、酸化カドミウム亜鉛膜、酸化カドミウム膜等のように、同じ厚さのアモルファスシリコンよりも光透過率の高い材料であってもよい。
【０１６６】
また、半導体膜４は、所望の移動度及びｏｎ／ｏｆｆ比(ゲートの電圧でドレイン電流のスイッチを行う際の、ｏｎ状態の電流とｏｆｆ状態のリーク電流との比)を得るために、透明性を失われない程度で、リン等の不純物をドープしてもよい。
【０１６７】
透明導電膜５は、特に、ＩＴＯに限定されるものではなく、ＩＺＯ（Indium Zinc Oxide）、酸化亜鉛膜、酸化スズ膜等、所望の抵抗値が得られるものであればよい。
【０１６８】
このような構成により、画素電極５ａを構成する透明導電膜５の下層が、透明性を有する酸化亜鉛膜で形成されているため、画素電極５ａに対応する領域の光の透過率を向上させることができ、液晶表示装置のコントラスト及び輝度を向上させることができる。
【０１６９】
また、導電膜が、透明導電膜５のみにより構成されているので、後述する第３工程において、実施形態１のように金属膜をエッチングして透明導電膜５を露出させる必要がない。そのため、第３工程では、保護層を形成するだけで、画素電極５ａが形成されることになる。これにより、ＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減が可能になる。
【０１７０】
＜第２工程／レジストパターン形成工程１＞
まず、基板全体に、感光性樹脂からなるレジストを塗布して、レジスト層を形成する。
【０１７１】
次いで、基板全体に形成されたレジスト層に、スリットマスク等を用いて露光量を調整し、図６（ｂ）に示すような複数の膜厚を有する第１レジストパターン７ａを形成する。
【０１７２】
ここで、第１レジストパターン７ａは、チャネル部１４、ソース線６、ソース電極６ｃ及びドレイン電極６ｄとなる部分以外の領域の上方位置に導電膜（ソース第２金属膜６ｂ）を露出させる第１開口部７ｃと、ゲート電極２ｃの上方位置に、具体的にはチャネル部１４となる上方位置に所定厚さの底部を有する第２開口部７ｄと、を備えている。そして、第２開口部７ｄのレジスト層の膜厚とその他の部分のレジスト層の膜厚との比は、後工程のエッチング条件によって最適な値は異なるが、例えば、第２開口部７ｄのレジスト層の膜厚が、１５０００〜２００００Å程度であり、その他の部分の膜厚が、４００００Å程度である。これによって、基板２０ｂ２が得られる。
【０１７３】
＜第２工程／第１エッチング工程＞
図６（ｃ）に示すように、第１レジストパターン７ａをマスクとして、基板２０ａ２上の半導体膜４及び透明導電膜５をエッチングして、ソースドレイン形成部６ｆを形成する。これによって、基板２０ｂ３が得られる。
【０１７４】
＜第２工程／レジストパターン形成工程２＞
図７（ａ）に示すように、基板２０ｂ３上の第１レジストパターン７ａ全体をアッシングする。これにより、第１レジストパターン７ａの膜厚が全体に薄肉化し、第２開口部７ｄの底部が除去され、透明導電膜５が露出した第２レジストパターン７ｂを形成する。これによって、基板２０ｂ４が得られる。
【０１７５】
＜第２工程／第２エッチング工程＞
まず、第２レジストパターン７ｂをマスクとして、基板２０ｂ４上の透明導電膜５をエッチングして、ソース電極５ｂ、ドレイン電極５ｃ、ソース線６及びソース線外部引出電極を形成する。これによって、ＴＦＴ８が形成される。
【０１７６】
次いで、基板上の第２レジストパターン７ｂを除去する。これによって、図７（ｂ）に示すような基板２０ｂ５が得られる。
【０１７７】
＜第３工程（保護層・画素電極形成工程）＞
実施形態１と同様に、前もって、遮光性のドライフィルムを準備する。
【０１７８】
まず、基板２０ａ５全体に、プラズマＣＶＤ法により、窒化シリコン膜（厚さ２０００Å程度）を成膜して、保護膜を成膜する。
【０１７９】
次いで、準備したドライフィルムの片面のカバーフィルムを剥がした後、基板にそのカバーフィルムを剥がした方の面を押し当てながら、ドライフィルムを貼り合わせ、他方のカバーフィルムを剥離させる。これによって、カーボンが分散された感光性樹脂の樹脂膜が、基板上に転写され、遮光膜が成膜される。
【０１８０】
なお、遮光膜としては、このカーボンが分散された感光性樹脂の樹脂膜に限ることはなく、顔料分散型黒色レジストなど、所望のＯＤ値、テーパー形状、誘電率を得られる材料であればよい。
【０１８１】
また、保護膜は、遮光膜との２層構造ではなく、遮光性を有する黒色フォトレジストの１層構造であってもよい。この場合には、遮光膜を省略することができる。
【０１８２】
次いで、基板全体に成膜された遮光膜に、フォトマスクを用いて、露光、現像、ポストベークを行い、遮光層１０を形成する。
【０１８３】
次いで、遮光層１０をマスクとして、保護膜をエッチングして、ＴＦＴ８を覆う保護層９及び画素電極５ａを形成する。これによって、図７（ｃ）に示すようなＴＦＴアレイ基板２０ｂが得られる。また、保護層９及び遮光層１０は、ＴＦＴ８だけでなく、ゲート線２及びソース線６を覆うように形成する。
【０１８４】
ここで、ゲート線外部引出電極２ｆ及びソース線外部引出電極について、より詳細に説明する。
【０１８５】
図８（ａ）は、複数のゲート線外部引出電極２ｆが配設されたＴＦＴアレイ基板２０ｂの端部の平面模式図であり、図８（ｂ）は、図８（ａ）中のＤ−Ｄ’断面における断面模式図である。
【０１８６】
ゲート線外部引出電極２ｆは、保護層９及び画素電極５ａの形成と同時に、ゲート線外部引出電極上に積層されたゲート絶縁膜３、保護膜及び遮光膜からなる積層膜のゲート線外部引出電極２ｆの周端よりも内側部分に、コンタクトホール１１ｃを形成することにより、露出することになる。これにより、第１金属積層膜のゲート第２金属膜２ｂを構成する酸化されやすいアルミニウム膜は露出されないことになる。また、エッチングにより露出する第１金属積層膜の最上層は、酸化されにくい窒化チタン膜である。これらの構成により、ゲート線外部引出電極２ｆは酸化されにくい構成をとることになる。そのため、ゲート線外部引出電極２ｆと外部駆動回路との電気的接続を確実にして、その信頼性を向上できる。さらに、実施形態１のように、酸化されやすいゲート第２金属膜２ｂ（アルミニウム膜）をエッチングして、ゲート線外部引出端子２ｄを形成する必要がなくなり、製造工程の短縮、製造コストの低減が可能になる。
【０１８７】
また、窒化チタン膜又はチタン膜は、アルミニウム膜と比較して、ゲート絶縁膜３を構成する窒化シリコン膜との密着性がよいため、膜剥れが起こりにくく、安定な製造歩留りを得ることができる。
【０１８８】
ソース線外部引出電極は、実施形態１のように第２金属積層膜をエッチングする必要はなく、保護層９及び画素電極５ａの形成と同時に、その上層の保護膜及び遮光膜をエッチングするだけで露出することになる。
【０１８９】
本実施形態では、ゲート第２金属膜２ｂとしてアルミニウム膜を用いているので、ゲート線２の配線抵抗を下げるという効果が得られる。さらに、その上層のゲート第３金属膜２ｅとして、窒化チタン膜を用いているので、アルミニウム膜の表面のヒロックの発生が抑止され、ヒロックによるゲート線２とソース信号線６の層間リークを低減できる。
【０１９０】
以上のように、本発明の製造方法によれば、透過型のＴＦＴアレイ基板２０ｂを、ＴＦＴ８を覆う遮光層１０、画素間のブラックマトリクス及びゲート線外部引出電極２ｆ及びソース線外部引出電極の形成を含めて、第１工程、第２工程及び第３工程の計３回のフォトリソグラフィ工程で製造することできる。そのため、透過型のＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減が可能になる。
【０１９１】
《発明の実施形態３》
以下に、本発明の実施形態３に係るＴＦＴアレイ基板２０ｃについて説明する。
【０１９２】
図９は、ＴＦＴアレイ基板２０ｃの平面模式図であり、図１０、図１１及び図１２は、図１中のＥ−Ｅ’断面におけるＴＦＴアレイ基板２０ｃの製造工程を示す断面模式図である。なお、図１２（ｂ）がＴＦＴアレイ基板２０ｃの断面模式図に相当する。
【０１９３】
ＴＦＴアレイ基板２０ｃは、対向するように設けられた対向基板と、それら両基板に挟持されるように設けられた液晶層と共に、液晶表示装置を構成するものである。
【０１９４】
このＴＦＴアレイ基板２０ｃは、絶縁基板１上に、相互に並行に延びるように設けられた複数のゲート線２と、ゲート線２に直交する方向で相互に並行に延びるように設けられた複数のソース線６と、を備えている。そして、ゲート線２とソース線６との各交差部には、ＴＦＴ８が設けられている。また、各ＴＦＴ８に対応して一対のゲート線２及び一対のソース線６で囲われる表示領域には画素を構成する画素電極（透明電極５ｄ及び反射電極１２）が設けられている。ここで、透明電極５ｄの周囲が反射電極１２となって、透明電極５ｄ及び反射電極１２により画素電極を構成している。さらに、各ゲート線２及びソース線６の末端には、それぞれ、後述するゲート線外部引出端子及びソース線外部引出端子が配設している。
【０１９５】
ＴＦＴ８は、ゲート線２から側方に突出した突出部からなるゲート電極２ｃと、ゲート電極２ｃ上にゲート絶縁膜３を介して設けられた半導体膜４と、半導体膜４上にソース線６から側方に突出した突出部からなるソース電極６ｃと、半導体膜４上でソース電極６ｃと対峙するように設けられ透明画素５ｄに接続されたドレイン電極６ｄとにより構成されている。そして、ＴＦＴ８を覆うように、保護層９及び遮光層１０が設けられている。さらに、半導体膜４には、ゲート電極２ｃに対応して、ソース電極６ｃとドレイン電極６ｄとの間の領域にチャネル部１４が設けられている。
【０１９６】
対向基板及び液晶層は、実施形態１と同様なので、その説明を省略する。
【０１９７】
次に、本発明の実施形態３に係るＴＦＴアレイ基板２０ｃの製造方法について、説明する。
【０１９８】
実施形態１と同様に、第１工程（ゲート電極形成工程）、第２工程／積層体形成工程、第２工程／レジストパターン形成工程１、第２工程／第１エッチング工程、第２工程／レジストパターン形成工程２及び第２工程／第２エッチング工程を、行うことにより、基板２０ｃ５が得られる。
【０１９９】
＜第３工程（保護層・画素電極形成工程）＞
実施形態１と同様に、前もって、遮光性のドライフィルムを準備する。
【０２００】
まず、基板２０ｃ５全体に、プラズマＣＶＤ法により、窒化シリコン膜（厚さ２０００Å程度）を成膜して、保護膜を成膜する。
【０２０１】
次いで、準備したドライフィルムの片面のカバーフィルムを剥がした後、基板にそのカバーフィルムを剥がした方の面を押し当てながら、ドライフィルムを貼り合わせ、他方のカバーフィルムを剥離させる。これによって、カーボンが分散された感光性樹脂の樹脂膜が、基板上に転写され、遮光膜が成膜される。
【０２０２】
なお、遮光膜としては、このカーボンが分散された感光性樹脂の樹脂膜に限ることはなく、顔料分散型黒色レジストなど、所望のＯＤ値、テーパー形状、誘電率を得られる材料であればよい。また、本実施形態では、保護膜の上層に遮光膜がある構成を例示したが、その反対に、保護膜の下層に遮光膜がある構成であってもよい。
【０２０３】
このように、保護膜の上層又は下層に遮光層を形成することにより、保護層９の形成すると一緒に、遮光層１０が形成される。これにより、フォトリソグラフィ工程の数を増やすことなく、遮光層１０を形成することができる。
【０２０４】
また、保護膜は、遮光膜との２層構造ではなく、遮光性を有する黒色フォトレジストの１層構造であってもよい。この場合には、上記遮光膜を省略することができ、遮光膜を形成する工程を設ける必要がなくなる。そのため、ＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減が可能になる。
【０２０５】
ここで、保護膜として窒化シリコン膜を例示したが、酸化シリコン膜であってもよい。また、ポリイミドやアクリル樹脂等の樹脂膜を塗布し、熱硬化することにより、保護膜を形成してもよい。特に、樹脂膜は、窒化シリコン膜に比べて比誘電率が低く、反射電極１２の周端と、ゲート線２及びソース線６との重なり部分との間の保護層９で構成される寄生容量を小さくできる。
【０２０６】
次いで、基板全体に成膜された遮光膜に、フォトマスクを用いて、露光、現像、ポストベークを行い、遮光層１０を形成する。
【０２０７】
次いで、遮光層１０をマスクとして、ドレイン電極の周端よりも内側の保護膜をエッチングして、ドレイン電極露出部を形成すると共に、ＴＦＴ８を覆う保護層９を形成する。これによって、図１１（ｃ）に示すような基板２０ｃ６が得られる。また、保護層９及び遮光層１０は、ＴＦＴ８だけでなく、ゲート線２及びソース線６を覆うように形成する。
【０２０８】
ここで、ドレイン電極６ｄの周端よりも内側の保護膜をエッチングして、ドレイン電極露出部を形成しているので、ドレイン電極６ｄの周端よりも外側の保護膜がエッチングされることがない。そのため、大きな段差ができず、反射電極１２と透明電極５ｄとの間の導通が確実になる。それとは反対に、ドレイン電極６ｄの周端よりも外側の保護膜までエッチングする場合には、ドレイン電極６ｄの周端に導電膜を上層とする大きな段差ができて、導電膜が破壊されやすい構造となり、反射電極１２と透明電極５ｄとの間の導通の妨げになる恐れがある。
【０２０９】
＜第４工程（反射電極・透明電極形成工程）＞
まず、基板２０ｃ６全体に、スパッタリング法により、アルミニウム膜（厚さ１０００Å程度）１２ａを成膜する。ここで、アルミニウム膜１２ａは、反射率の高い材料であると共に、遮光性に優れた材料であるため、反射電極１２は、周囲光を効率よく反射すると共に、ＴＦＴ８に入射する光を確実に遮断することができる。また、アルミニウム膜の代わりにアルミニウム合金膜を用いてもよい。
【０２１０】
次いで、基板全体に、感光性樹脂からなるレジストを塗布して、レジスト層を形成する。
【０２１１】
次いで、基板全体に形成されたレジスト層に、フォトマスクを用いて、露光、現像、ポストベークを行い、ドレイン電極露出部の周端よりも内側の導電膜をエッチングするように構成されたレジストパターン７を形成する。
【０２１２】
次いで、レジストパターン７をマスクとして、アルミニウム膜１２ａ、ソース第１金属膜６ａ及びソース第２金属膜６ｂをエッチングして、反射電極１２及び透明電極５ｂを形成する。これによって、ＴＦＴアレイ基板２０ｃが得られる。ここで、ドレイン電極露出部の周端よりも内側の導電膜をエッチングして、透明電極５ｂを形成するので、透明電極と反射電極とは、その透明電極の周端で接続されることになる。それとは反対に、ドレイン電極露出部の周端よりも外側の導電膜までエッチングした場合には、透明電極と反射電極との接続が出来なくなるだけではなく、透明電極と反射電極との間に隙間が生じ、その隙間周辺において、透過率及び反射率の変調が発生してしまう。
【０２１３】
また、各反射電極１２の間に、遮光性のゲート線２及びソース線６が配置されるので、反射電極１２間における光漏れの発生が抑止される。また、ゲート線２及びソース線６が各画素間の光遮断パターン（ブラックマトリクス）として機能することにもなり、通常、ＴＦＴアレイ基板と対向配置される対向基板に、ブラックマトリクスが不要になり、対向基板の製造工程が短縮される。さらに、ＴＦＴアレイ基板と対向基板との貼り合わせずれによる画素間の光漏れ及びＴＦＴでの光リーク電流の発生が抑止される。
【０２１４】
なお、ゲート線外部引出端子及びソース線外部引出端子については、実施形態１では、第３工程の保護層９及び画素電極５ａの形成と同時に形成されたが、本実施形態では、第４工程の反射電極１２及び透明電極５ｄの形成と同時に形成されるものである。内容的には、実施形態１と実質的に同じであるので、その詳細な説明は省略するが、第４工程でのエッチングにより、ゲート線外部引出電極に対応する部分の酸化されやすいアルミニウム膜と、ソース線外部引出電極に対応する部分の酸化されやすいアルミニウム膜及びモリブデン膜と、が同時に除去されるので、ゲート線外部引出電極及びソース線外部引出電極の酸化を防止できる。これにより、ＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減が可能になる。
【０２１５】
以上のように、本発明の製造方法によれば、半透過型のＴＦＴアレイ基板２０ｃを、ＴＦＴ８を覆う遮光層１０、画素間のブラックマトリクス及びゲート線外部引出端子及びソース線外部引出端子の形成を含めて、第１工程、第２工程、第３工程及び第４工程の計４回のフォトリソグラフィ工程で製造することできる。そのため、半透過型のＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減が可能になる。
【０２１６】
《発明の実施形態４》
以下に、本発明の実施形態４に係るＴＦＴアレイ基板２０ｄについて説明する。
【０２１７】
図１３、図１４及び図１５は、図１０、図１１及び図１２に対応するＴＦＴアレイ基板２０ｄの製造工程を示す断面模式図である。なお、図１５（ｂ）がＴＦＴアレイ基板２０ｄの断面模式図に相当する。
【０２１８】
ＴＦＴアレイ基板２０ｄは、対向するように設けられた対向基板と、それら両基板に挟持されるように設けられた液晶層と共に、液晶表示装置を構成するものである。
【０２１９】
このＴＦＴアレイ基板２０ｄは、絶縁基板１上に、相互に並行に延びるように設けられた複数のゲート線２と、ゲート線２に直交する方向で相互に並行に延びるように設けられた複数のソース線６と、を備えている。そして、ゲート線２とソース線６との各交差部には、ＴＦＴ８が設けられている。また、各ＴＦＴ８に対応して一対のゲート線２及び一対のソース線６で囲われる表示領域には画素を構成する画素電極（透明電極５ｄ及び反射電極１２）が設けられている。ここで、透明電極５ｄの周囲が反射電極１２となって、透明電極５ｄ及び反射電極１２とにより画素電極を構成している。さらに、各ゲート線２及びソース線６の末端には、それぞれ、後述するゲート線外部引出端子及びソース線外部引出端子が配設している。
【０２２０】
ＴＦＴ８は、ゲート線２から側方に突出した突出部からなるゲート電極２ｃと、ゲート電極２ｃ上にゲート絶縁膜３を介して設けられた半導体膜４と、半導体膜４上にソース線６から側方に突出した突出部からなるソース電極５ｂと、半導体膜４上でソース電極５ｂと対峙するように設けられ透明画素５ｄに接続されたドレイン電極６ｄとにより構成されている。そして、ＴＦＴ８を覆うように、保護層９及び遮光層１０が設けられている。さらに、半導体膜４には、ゲート電極２ｃに対応して、ソース電極６ｃとドレイン電極６ｄとの間の領域にチャネル部１４が設けられている。
【０２２１】
対向基板及び液晶層は、実施形態１と同様なので、その説明を省略する。
【０２２２】
次に、本発明の実施形態４に係るＴＦＴアレイ基板２０ｄの製造方法について、説明する。
【０２２３】
実施形態２と同様に、第１工程（ゲート電極形成工程）、第２工程／積層体形成工程、第２工程／レジストパターン形成工程１、第２工程／第１エッチング工程、第２工程／レジストパターン形成工程２及び第２工程／第２エッチング工程を、行うことにより、基板２０ｄ５が得られる。
【０２２４】
＜第３工程（保護層・画素電極形成工程）＞
まず、基板２０ｄ５全体に、プラズマＣＶＤ法により、窒化シリコン膜（厚さ２０００Å程度）を成膜して、第１保護膜を成膜する。
【０２２５】
次いで、第１保護膜が成膜された基板全体に、スピンコート法により、カーボン粉末を含む感光性アクリル樹脂膜（厚さ３００００Å程度）を塗布する。
【０２２６】
次いで、以下のように２段階の露光を行う。
【０２２７】
ここで、感光性アクリル樹脂膜は露光した部分が易溶性となるものである。
【０２２８】
まず、ｈ線（波長４０５ｎｍの紫外線）の光線を用いて、露光エネルギー４０ｍＪによりハーフ露光状態となるように露光を行い、感光性アクリル樹脂の表面に凹部を形成する。
【０２２９】
次いで、ゲート線外部引出電極、ソース線外部引出電極及び透明電極を形成する部分にのみ、ｈ線の光線を用いて、露光エネルギー２４０ｍＪで完全露光を行い、現像、熱硬化して、表面が凹凸形状になった第２保護層９ｂを形成する。
【０２３０】
このように、保護膜の最上層が感光性樹脂膜で形成されているので、光量を調整して感光性樹脂を露光することにより、保護膜の表面を容易に凹凸形状に形成することができる。
【０２３１】
第２保護層９ｂは、構成材料である感光性アクリル樹脂にカーボン粉末が含まれているので、遮光膜としても機能する。また、感光性アクリル樹脂のような有機膜は一般に比誘電率が低いため、反射電極１２の周端と、ゲート線２及びソース線６との重なり部分との間の第２保護層９ｂで構成される寄生容量を小さくできる。
【０２３２】
次いで、第２保護層９ｂをマスクとして、第１保護膜をエッチングして、ＴＦＴ８を覆う第１保護層９ａを形成する。これによって、図１１（ｃ）に示すような基板２０ｄ６が得られる。
【０２３３】
また、第１保護層９ａ及び第２保護層９ｂは、ＴＦＴ８だけでなく、ゲート線２及びソース線６を覆うように形成する。これにより、遮光性を有する第２保護層９ｂが、ＴＦＴ８に入射する光を遮断すると共に、各画素間の光遮断パターン（ブラックマトリクス）として機能することになる。そのため、通常、ＴＦＴアレイ基板と対向配置される対向基板に、ブラックマトリクスが不要になり、対向基板の製造工程が短縮される。また、ＴＦＴアレイ基板と対向基板との貼り合わせずれによる画素間の光漏れ及びＴＦＴ８での光リーク電流の発生が抑止される。
【０２３４】
＜第４工程（反射電極・透明電極形成工程）＞
まず、基板２０ｄ６全体に、スパッタリング法により、モリブデン膜（厚さ１０００Å程度）１２ｂ、アルミニウム膜（厚さ１０００Å程度）１２ａを成膜する。
【０２３５】
次いで、基板全体に、感光性樹脂からなるレジストを塗布して、レジスト層を形成する。
【０２３６】
次いで、基板全体に形成されたレジスト層に、フォトマスクを用いて、露光、現像、ポストベークを行い、レジストパターン７を形成する。
【０２３７】
次いで、レジストパターン７をマスクとして、アルミニウム膜１２ａ及びモリブデン膜１２ｂをエッチングして、反射電極１２及び透明電極５ｄを形成する。
【０２３８】
ここで、反射電極１２の表面が、第２保護層９ｂの表面の凹凸形状を反映した形状になるので、反射電極１２に入射した光の反射方向を、基板面の法線方向に集約することができる。そのため、基板面の法線方向の光量が増加するため、実質的に反射電極１２の反射率が向上することになる。
【０２３９】
また、ＩＴＯ膜により構成された透明導電膜５と、反射電極１２を構成するアルミニウム膜１２ａとの間に、モリブデン膜１２ｂが介在することになる。そのため、アルミニウム膜１２ａをエッチングする際に、アルミニウム膜１２ａと透明導電膜５との間で局部電池を形成することが抑止される。これにより、アルミニウム膜１２ａと透明導電膜５との間の電気的な腐食（電蝕）を防止できる。
【０２４０】
これによって、ＴＦＴアレイ基板２０ｄが得られる。
【０２４１】
なお、ゲート線外部引出電極及びソース線外部引出電極については、実施形態２では、第３工程の保護層９及び画素電極５ａの形成と同時に露出されたが、本実施形態では、第４工程の反射電極１２及び透明電極５ｄの形成と同時に露出されるものである。図１６は、ゲート線外部引出電極２ｆの断面模式図であるが、実施形態２の図８（ｂ）と実質的に同じであるので、その説明は省略する。
【０２４２】
以上のように、本発明の製造方法によれば、半透過型のＴＦＴアレイ基板２０ｃを、ＴＦＴ８を覆う遮光層１０、画素間のブラックマトリクス及びゲート線外部引出端子及びソース線外部引出端子の形成を含めて、第１工程、第２工程、第３工程及び第４工程の計４回のフォトリソグラフィ工程で製造することできる。そのため、半透過型のＴＦＴアレイ基板の製造工程の短縮及び製造コストの低減が可能になる。
【産業上の利用可能性】
【０２４３】
以上説明したように、本発明は、ＴＦＴアレイ基板において製造工程の短縮及び製造コストの低減が可能になるので、ＴＦＴアレイ基板を備えた液晶表示装置について有用である。
【図面の簡単な説明】
【０２４４】
【図１】本発明の実施形態１に係るＴＦＴアレイ基板２０ａの平面模式図である。
【図２】本発明の実施形態１に係るＴＦＴアレイ基板２０ａの製造工程（１／２）を示す断面模式図であり、図１中のＡ−Ａ’断面に対応するものである。
【図３】本発明の実施形態１に係るＴＦＴアレイ基板２０ａの製造工程（２／２）を示す断面模式図であり、図１中のＡ−Ａ’断面に対応するものである。
【図４】（ａ）は、本発明の実施形態１に係るＴＦＴアレイ基板２０ａの端部の平面模式図であり、ゲート線外部引出端子２ｄを示すものである。（ｂ）は、（ａ）中のＢ−Ｂ’断面における断面模式図である。
【図５】（ａ）は、本発明の実施形態１に係るＴＦＴアレイ基板２０ａの端部の平面模式図であり、ソース線外部引出端子６ｅを示すものである。（ｂ）は、（ａ）中のＣ−Ｃ’断面における断面模式図である。
【図６】本発明の実施形態２に係るＴＦＴアレイ基板２０ｂの製造工程（１／２）を示す断面模式図であり、図２の断面模式図に対応するものである。
【図７】本発明の実施形態２に係るＴＦＴアレイ基板２０ｂの製造工程（２／２）を示す断面模式図であり、図３の断面模式図に対応するものである。
【図８】（ａ）は、本発明の実施形態２に係るＴＦＴアレイ基板２０ｂの端部の平面模式図であり、ゲート線外部引出電極２ｆを示すものである。（ｂ）は、（ａ）中のＤ−Ｄ’断面における断面模式図である。
【図９】本発明の実施形態３に係るＴＦＴアレイ基板２０ｃの平面模式図である。
【図１０】本発明の実施形態３に係るＴＦＴアレイ基板２０ｃの製造工程（１／３）を示す断面模式図であり、図９中のＥ−Ｅ’断面に対応するものである。
【図１１】本発明の実施形態３に係るＴＦＴアレイ基板２０ｃの製造工程（２／３）を示す断面模式図であり、図９中のＥ−Ｅ’断面に対応するものである。
【図１２】本発明の実施形態３に係るＴＦＴアレイ基板２０ｃの製造工程（３／３）を示す断面模式図であり、図９中のＥ−Ｅ’断面に対応するものである。
【図１３】本発明の実施形態４に係るＴＦＴアレイ基板２０ｄの製造工程（１／３）を示す断面模式図であり、図１０の断面模式図に対応するものである。
【図１４】本発明の実施形態４に係るＴＦＴアレイ基板２０ｄの製造工程（２／３）を示す断面模式図であり、図１０の断面模式図に対応するものである。
【図１５】本発明の実施形態４に係るＴＦＴアレイ基板２０ｄの製造工程（３／３）を示す断面模式図であり、図１０の断面模式図に対応するものである。
【図１６】図４（ｂ）の断面模式図に対応する本発明の実施形態４に係るＴＦＴアレイ基板２０ｄの端部の断面模式図であり、ゲート線外部引出電極２ｆを示すものである。
【図１７】本発明の実施形態１に係るＴＦＴアレイ基板２０ａのゲート線外部引出端子２ｄを形成する工程を示す断面模式図であり、図４（ｂ）の断面模式図に対応するものである。
【図１８】従来の方法で、ゲート線外部引出端子を形成する工程を示す断面模式図でである。
【図１９】本発明の実施形態１に係るＴＦＴアレイ基板２０ａのソース線外部引出端子６ｅを形成する工程を示す断面模式図であり、図５（ｂ）の断面模式図に対応するものである。
【図２０】従来の方法で、ソース線外部引出端子を形成する工程を示す断面模式図でである。
【符号の説明】
【０２４５】
１    絶縁基板
２    ゲート線
２ａ  ゲート第１金属膜
２ｂ  ゲート第２金属膜
２ｃ  ゲート電極
２ｄ  ゲート線外部引出端子
２ｅ  ゲート第３金属膜
２ｆ  ゲート線外部引出電極
３    ゲート絶縁膜
４ａ  第１半導体膜
４ｂ  第２半導体膜
４    半導体膜
５    透明導電膜
５ａ  画素電極
５ｂ，６ｃ  ソース電極
５ｃ，６ｄ，６ｄ’  ドレイン電極
５ｄ  透明電極
６    ソース線
６ａ  ソース第１金属膜
６ｂ  ソース第２金属膜
６ｆ  ソースドレイン形成部
６ｅ  ソース線外部引出端子
６ｇ  ソース線外部引出電極
７    レジストパターン
７ａ  第１レジストパターン
７ｂ  第２レジストパターン
７ｃ  第１開口部
７ｄ  第２開口部
８    ＴＦＴ
９    保護層
９ａ  第１保護層
９ｂ  第２保護層
１０  遮光層
１１ａ，１１ｂ，１１ｃ  開口部
１２  反射電極
１２ａ  アルミニウム膜
１２ｂ  モリブデン膜
１３  オーバーハング部
１４  チャネル部
２０ａ，２０ｂ，２０ｃ，２０ｄ  ＴＦＴアレイ基板
【図１】
2005302808.tif 000003
【図２】
2005302808.tif 000004
【図３】
2005302808.tif 000005
【図４】
2005302808.tif 000006
【図５】
2005302808.tif 000007
【図６】
2005302808.tif 000008
【図７】
2005302808.tif 000009
【図８】
2005302808.tif 000010
【図９】
2005302808.tif 000011
【図１０】
2005302808.tif 000012
【図１１】
2005302808.tif 000013
【図１２】
2005302808.tif 000014
【図１３】
2005302808.tif 000015
【図１４】
2005302808.tif 000016
【図１５】
2005302808.tif 000017
【図１６】
2005302808.tif 000018
【図１７】
2005302808.tif 000019
【図１８】
2005302808.tif 000020
【図１９】
2005302808.tif 000021
【図２０】
2005302808.tif 000022