(57)【要約】【課題】  下地界面層の膜厚増加を抑制しつつ、ホウ素の基板への突き抜けを防止するとともに、ゲート絶縁膜中の不純物を低減させることのできる半導体装置の製造方法を提供する。【解決手段】  シリコン基板上にシリコン酸化膜および金属珪酸化膜を順に形成した後、活性酸素を含む雰囲気中で熱処理を行い、シリコン酸化膜および金属珪酸化膜に含まれる不純物を除去する。次に、不活性ガス中において、５００℃以上であって金属珪酸化膜の結晶化温度以下で熱処理を行い、シリコン酸化膜および金属珪酸化膜を緻密化する。その後、アンモニアを含む雰囲気中において５００℃以上且つ上記の結晶化温度以下で熱処理を行い、金属珪酸化膜を金属珪酸窒化膜にする。緻密化処理を行うことによって、金属珪酸化膜を突き抜ける窒素の量を低減できるので、シリコン酸化膜が窒化されて膜厚が増加するのを抑制できる。【選択図】      図８
2005285805.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上にシリコン酸化膜を形成する第１の工程と、
前記シリコン酸化膜上に、金属を含む高誘電率絶縁膜を形成する第２の工程と、
活性酸素を含む雰囲気中で熱処理を行い、前記シリコン酸化膜および前記高誘電率絶縁膜に含まれる不純物を除去する第３の工程と、
不活性ガス中において、５００℃以上であって前記高誘電率絶縁膜の結晶化温度以下で熱処理を行い、前記シリコン酸化膜および前記高誘電率絶縁膜を緻密化する第４の工程と、
アンモニアを含む雰囲気中において、５００℃以上且つ前記結晶化温度以下で熱処理を行い、前記高誘電率絶縁膜を窒化する第５の工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第４の工程の後に、前記第３の工程から前記第４の工程までを１回以上繰り返して行ってから前記第５の工程を行う請求項１に記載の半導体装置の製造方法。
【請求項３】
シリコン基板上に金属を含む高誘電率絶縁膜を形成する第１の工程と、
活性酸素を含む雰囲気中で熱処理を行い、前記高誘電率絶縁膜に含まれる不純物を除去するとともに、前記シリコン基板と前記高誘電率絶縁膜との界面にシリコン酸化膜を形成する第２の工程と、
不活性ガス中において、５００℃以上であって前記高誘電率絶縁膜の結晶化温度以下で熱処理を行い、前記シリコン酸化膜および前記高誘電率絶縁膜を緻密化する第３の工程と、
アンモニアを含む雰囲気中において、５００℃以上且つ前記結晶化温度以下で熱処理を行い、前記高誘電率絶縁膜を窒化する第４の工程とを有することを特徴とする半導体装置の製造方法。
【請求項４】
前記第３の工程の後に、前記第２の工程から前記第３の工程までを１回以上繰り返して行ってから前記第４の工程を行う請求項３に記載の半導体装置の製造方法。
【請求項５】
前記活性酸素を含む雰囲気中での熱処理を２００℃以上４５０℃以下の温度で行う請求項１〜４に記載の半導体装置の製造方法。
【請求項６】
前記高誘電率絶縁膜は、金属珪酸化膜および金属酸化膜のいずれか一方である請求項１〜５に記載の半導体装置の製造方法。
【請求項７】
前記金属は、ハフニウムおよびジルコニウムのいずれか一方である請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、より詳しくは、比誘電率がシリコン酸化膜よりも高い絶縁膜を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置における高集積化が大きく進展しており、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置ではトランジスタ等の素子の微細化、高性能化が図られている。特に、ＭＯＳ構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化、高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。
【０００３】
ゲート絶縁膜を構成する材料としては、従来よりシリコン酸化膜（ＳｉＯ２膜）やシリコン酸窒化膜（ＳｉＯＮ膜）などが用いられてきた。しかしながら、これらの材料を用いた場合には、薄膜化に伴いリーク電流が増大するという問題があった。
【０００４】
一方、サブ０．１μｍ世代のＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）では、ゲート絶縁膜に対して、シリコン酸化膜換算膜厚で１．５ｎｍ以下の性能が必要とされる。このため、金属酸化膜または金属珪酸化膜（金属シリケート膜）などの比誘電率の大きい材料をゲート絶縁膜として用い、膜厚を大きくすることによってリーク電流を抑制することが提案されている。
【０００５】
しかし、シリコン基板のチャネル領域上に直接高誘電率絶縁膜を形成すると、シリコン基板とゲート絶縁膜との界面特性が悪くなってキャリアの移動度が低下するという問題があった。そこで、界面特性を良好にするために、高誘電率絶縁膜とシリコン基板との界面に、膜厚１ｎｍ以下の薄いシリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜などの下地界面層を形成する方法が提案されている。
【０００６】
また、ゲート電極にシリコンを用いる場合、Ｎ型の場合はリンまたは砒素を、また、Ｐ型の場合はホウ素またはフッ化ホウ素をイオン注入し、これらの不純物を活性化させるために１，０００℃以上の温度で熱処理することが必要となる。しかし、熱処理によってゲート酸化膜が結晶化して結晶粒を形成すると、粒界を通して電流が流れやすくなるためにゲートリーク電流が増大するという問題があった。一方、Ｐ型の場合には、ゲート電極に注入したホウ素がゲート絶縁膜を突き抜けて基板まで拡散することによって、移動度の低下および閾値電圧の変動を生じるという問題があった。
【０００７】
こうした問題を解決する手法として、ゲート絶縁膜に窒素を添加することが提案されている（例えば、特許文献１〜８参照）。また、膜厚３ｎｍのハフニウム珪酸化膜を膜厚０．５ｎｍのシリコン酸化膜上に形成した後、窒化処理によって１０２２個／ｃｍ３以上の窒素をハフニウム珪酸化膜に含有させると、多結晶シリコンを用いたゲート電極形成後にホウ素を注入して１，０５０℃で１秒間の不純物活性化熱処理を行った場合であっても、アモルファス状態を保ち、且つ、ホウ素の基板への突き抜けが抑制されることが本発明者により確認されている（非特許文献１参照）。この場合、ハフニウム珪酸化膜形成後に、オゾン（Ｏ３）処理によってハフニウム膜中の炭素および水素等の不純物を低減し、温度７００℃のアンモニア（ＮＨ３）雰囲気中で処理することによって、上記窒素濃度を達成して良好なトランジスタ特性が得られる。
【０００８】
しかしながら、ハフニウム珪酸化膜の膜厚を２ｎｍ以下と薄くすると、わずかながら、ホウ素が基板まで突き抜けてしまうという問題があった。一方、ＮＨ３処理温度を上げるとホウ素の突き抜けは防止できるが、ＮＨ３がハフニウム珪酸化膜を突き抜けることによって下地のシリコン酸化膜を窒化し、界面層の膜厚増加が生じて容量が低下するという問題もあった（非特許文献２参照。）。
【０００９】
【特許文献１】米国特許第６，０２０，２４３号明細書
【特許文献２】米国特許第６，２９１，８６７号明細書
【特許文献３】米国特許第６，３００，２０２号明細書
【特許文献４】米国特許第６，４１３，３８６号明細書
【特許文献５】特開２００１−２５７３４４号公報
【特許文献６】特開２００１−３３２５４７号公報
【特許文献７】特開２００２−２９９６０７号公報
【特許文献８】特開２００２−３１４０６７号公報
【非特許文献１】ティー・アオヤマ（Ｔ．Ａｏｙａｍａ）ら、ゲート絶縁膜国際研究会（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｗｏｒｋｓｈｏｐ  ｏｎ  Ｇａｔｅ  Ｉｎｓｕｌａｔｏｒ）、２００３年、ｐ．１７４
【非特許文献２】ティー・アオヤマ（Ｔ．Ａｏｙａｍａ）ら、Ｍａｔｅｒｉａｌｓ  Ｒｅｓｅａｒｃｈ  Ｓｏｃｉｅｔｙ  Ｆａｌｌ  Ｍｅｅｔｉｎｇ  Ｅ４．９、２００３年
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、下地界面層の膜厚増加を抑制しつつ、ホウ素の基板への突き抜けを防止するとともに、ゲート絶縁膜中の炭素や水素等の不純物を低減させることのできる半導体装置の製造方法を提供することにある。
【００１１】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【課題を解決するための手段】
【００１２】
本発明の第１の半導体装置の製造方法は、シリコン基板上にシリコン酸化膜を形成する第１の工程と、このシリコン酸化膜上に、金属を含む高誘電率絶縁膜を形成する第２の工程と、活性酸素を含む雰囲気中で熱処理を行い、シリコン酸化膜および高誘電率絶縁膜に含まれる不純物を除去する第３の工程と、不活性ガス中において、５００℃以上であって高誘電率絶縁膜の結晶化温度以下で熱処理を行い、シリコン酸化膜および高誘電率絶縁膜を緻密化する第４の工程と、アンモニアを含む雰囲気中において、５００℃以上且つ上記の結晶化温度以下で熱処理を行い、高誘電率絶縁膜を窒化する第５の工程とを有することを特徴とするものである。
【００１３】
本願の第１の半導体装置の製造方法は、第４の工程の後に、第３の工程から第４の工程までを１回以上繰り返して行ってから第５の工程を行うことができる。
【００１４】
また、本発明の第２の半導体装置の製造方法は、シリコン基板上に金属を含む高誘電率絶縁膜を形成する第１の工程と、活性酸素を含む雰囲気中で熱処理を行い、高誘電率絶縁膜に含まれる不純物を除去するとともに、シリコン基板と高誘電率絶縁膜との界面にシリコン酸化膜を形成する第２の工程と、不活性ガス中において、５００℃以上であって高誘電率絶縁膜の結晶化温度以下で熱処理を行い、シリコン酸化膜および高誘電率絶縁膜を緻密化する第３の工程と、アンモニアを含む雰囲気中において、５００℃以上且つ上記の結晶化温度以下で熱処理を行い、高誘電率絶縁膜を窒化する第４の工程とを有することを特徴とするものである。
【００１５】
本願の第２の半導体装置の製造方法は、第３の工程の後に、第２の工程から第３の工程までを１回以上繰り返して行ってから第４の工程を行うことができる。
【００１６】
上記の第１および第２の半導体装置の製造方法において、活性酸素を含む雰囲気中での熱処理は２００℃以上４５０℃以下の温度で行うことが好ましい。また、高誘電率絶縁膜は、金属珪酸化膜および金属酸化膜のいずれか一方であることが好ましい。この場合、金属は、ハフニウムおよびジルコニウムのいずれか一方であることが好ましい。
【発明の効果】
【００１７】
この発明は以上説明したように、活性酸素を含む雰囲気中で熱処理を行い、シリコン酸化膜および金属珪酸化膜に含まれる不純物を除去した後に、不活性ガス中において、５００℃以上であって金属珪酸化膜の結晶化温度以下で熱処理を行い、シリコン酸化膜および金属珪酸化膜を緻密化するので、窒化処理の際に金属珪酸化膜を突き抜ける窒素の量を低減して、窒化によりシリコン酸化膜の膜厚が増加するのを抑制することができる。
【００１８】
また、本発明は、活性酸素を含む雰囲気中で熱処理を行い、金属珪酸化膜に含まれる不純物を除去するとともに、シリコン基板と金属珪酸化膜との界面にシリコン酸化膜を形成した後に、不活性ガス中において、５００℃以上であって金属珪酸化膜の結晶化温度以下で熱処理を行い、シリコン酸化膜および金属珪酸化膜を緻密化するので、窒化処理の際に金属珪酸化膜を突き抜ける窒素の量を低減して、窒化によりシリコン酸化膜の膜厚が増加するのを抑制することができる。
【発明を実施するための最良の形態】
【００１９】
上記問題を解決するために、本発明では以下の手法を用いる。まず、下地界面層としてのシリコン酸化膜と、金属を含む高誘電率絶縁膜とを順に形成してゲート絶縁膜とする。金属を含む高誘電率絶縁膜としては、金属珪酸化膜または金属酸化膜を用いることができる。次に、オゾン、酸素ラジカルまたは酸素プラズマ等の活性酸素を含む雰囲気中で熱処理することによって、ゲート絶縁膜中に含まれる不純物を除去する。この熱処理は、２００℃以上４５０℃以下の温度で行うことが好ましい。次に、不活性ガス中において、５００℃以上であって高誘電率絶縁膜の結晶化温度以下の温度で熱処理を行う。この熱処理により、高誘電率絶縁膜およびシリコン酸化膜の密度が増大して緻密化する。その後、５００℃以上であって高誘電率絶縁膜の結晶化温度以下の温度において、ＮＨ３雰囲気中で熱処理を行うことによって高誘電率絶縁膜を窒化する。尚、上記の緻密化処理後に、不純物除去のための熱処理から緻密化のための熱処理までの工程をｎ（ｎは１以上の整数）回以上繰り返して行ってから、高誘電率絶縁膜の窒化処理を行ってもよい。この場合、ｎは５以下であることが好ましい。
【００２０】
金属珪酸化膜を窒化することによって、ホウ素の基板への突き抜けを防止することができる。ここで、本発明によれば、窒化処理の前に、金属珪酸化膜およびシリコン酸化膜の高密度化を行うので、金属珪酸化膜を突き抜ける窒素の量を低減できる。したがって、シリコン酸化膜が窒化されて膜厚が増加するのを抑制することが可能となる。
【００２１】
実施の形態１．
以下、本発明の実施の形態１を図面を参照して説明する。
【００２２】
図１〜図７を用いて、本実施形態におけるＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｆｅｅｆｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の製造工程を説明する。
【００２３】
まず、図１（ａ）に示すように、シリコン基板１の所定領域にシリコン酸化膜を埋め込み、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域２および犠牲酸化膜３を形成する。
【００２４】
次に、図１（ｂ）に示すように、レジスト４をマスクとして、シリコン基板１の所定領域にＰ(リン)をイオン注入する。Ｐの注入は拡散層の形成の他、トランジスタの閾値電圧の調整用であり、複数回に渡って行われる。
【００２５】
Ｐを注入した後にレジスト４を剥離し、さらに、同様の方法でＢ(ボロン)を注入した後、熱拡散を行うことによってＮ型拡散層６とＰ型拡散層７を形成する(図２（ａ）)。
【００２６】
この後、ＮＨ４Ｆ水溶液を用いて犠牲酸化膜３を除去する。その後、０．５％〜５％濃度の希フッ酸水溶液で表面洗浄をした直後に、反応炉に入れて真空引きした後、昇温速度２５０℃／分、Ｏ２分圧が１０Ｐａの雰囲気中で６５０℃まで昇温する。その後、Ｏ２の供給を停止し、代わりに分圧０．１Ｐａの水を供給して１０分間熱処理することによって、膜厚０．５ｎｍのシリコン酸化膜８をシリコン基板１の表面に形成する（第１の工程）。本実施の形態においては、シリコン酸化膜８が下地界面層である。
【００２７】
さらに、炉内を真空引きして水分を除去し、炉内温度を２７０℃まで降温させ、テトラ−ｔ−ブトキシハフニウムとＳｉ２Ｈ６を炉内に導入して、図２（ｂ）に示すように膜厚２．０ｎｍのハフニウム珪酸化膜９ａを形成する（第２の工程）。
【００２８】
次に、温度２００℃〜４５０℃で、Ｏ３，Ｎ２Ｏ，ＮＯの内少なくとも１種類以上のガスを含む雰囲気中または酸素プラズマ若しくは酸素ラジカルを含む雰囲気中で熱処理を行い、ハフニウム珪酸化膜９ａに含まれる炭素および水素等の不純物を除去する（第３の工程）。
【００２９】
次に、不活性ガス中において、５００℃以上、且つ、ハフニウム珪酸化膜９ａの結晶化温度以下の温度で熱処理を行うことによって、シリコン酸化膜８およびハフニウム珪酸化膜９ａを緻密化する（第４の工程）。不活性ガスとしては、ＨｅおよびＡｒなどの希ガスまたは窒素ガスを用いることができる。
【００３０】
その後、５００℃以上、且つ、ハフニウム珪酸化膜９ａの結晶化温度以下の温度において、ＮＨ３を含む雰囲気中で熱処理を行うことによって、図３（ａ）に示すようにハフニウム珪酸化膜９ａを窒化してハフニウム珪酸窒化膜９ｂを形成する（第５の工程）。
【００３１】
尚、本実施の形態においては、第４の工程の後に、第３の工程から第４の工程までを１回以上繰り返して行ってから第５の工程を行ってもよい。リーク電流が多少高くても薄いシリコン酸化膜換算膜厚が必要なデバイス(例えば、Ｌｏｗ  Ｏｐｅｒａｔｉｏｎ  Ｐｏｗｅｒ  Ｄｅｖｉｃｅなど)では、不純物除去処理および緻密化処理を１回にしてもよい。また、逆に、シリコン酸化膜換算膜厚が多少厚くても低いリーク電流が必要なデバイス(例えば、Ｌｏｗ  Ｓｔａｎｄｂｙ  Ｐｏｗｅｒ  Ｄｅｖｉｃｅなど)では、不純物除去処理および緻密化処理の回数を２回以上行うことも可能である。但し、繰り返し回数が多いほどシリコン酸化膜換算膜厚が増加する傾向にあるので、繰り返しの上限は多くても５回程度と考えられる。
【００３２】
次に、図３（ｂ）に示すように、多結晶のシリコン膜１０をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で成膜し、レジスト１１をマスクとして、Ｎ型拡散層６上のシリコン膜１０にＢをイオン注入する。尚、多結晶シリコン膜の代わりにアモルファスシリコン膜を成膜してもよい。また、シリコン膜の代わりにシリコンゲルマニウム膜を用いてもよい。
【００３３】
不要となったレジスト１１を剥離した後、同様の方法で、Ｐ型拡散層７上のシリコン膜１０にＰをイオン注入する。
【００３４】
次に、図４（ａ）に示すように、レジスト１３をマスクとして、シリコン膜１０をゲート電極の形状に加工する。図４（ａ）において、シリコン膜１０はドープトシリコン膜パターンである。
【００３５】
次に、不要となったレジスト１３を剥離した後（図４（ｂ））、シリコン膜１０の下部を除いてハフニウム珪酸窒化膜９ｂおよびシリコン酸化膜８を除去する（図４（ｂ））。図４（ｂ）において、シリコン酸化膜８とハフニウム珪酸窒化膜９ｂとでゲート絶縁膜が構成される。
【００３６】
次に、酸素濃度が０．０５％〜１％である雰囲気中において、９００℃〜１，０００℃の温度でシリコン膜１０の側壁をわずかに酸化した後、レジスト１４およびシリコン膜１０をマスクとして、Ｎ型拡散層６の領域にＢをイオン注入する(図５（ａ）)。同様の方法で、Ｐ型拡散層７の領域にもＰをイオン注入して、Ｐ型のエクステンション領域１６とＮ型のエクステンション領域１７を形成する（図５（ｂ））。
【００３７】
次に、図６（ａ）に示すように、ＣＶＤ法によってシリコン酸化膜１８とシリコン窒化膜１９を順に形成する。この後、反応性イオンエッチングによって、シリコン膜１０の側壁部を除いてシリコン酸化膜１８とシリコン窒化膜１９を除去する。ここで、シリコン酸化膜１８は第１の側壁絶縁膜であり、シリコン窒化膜１９は第２の側壁絶縁膜である。尚、場合により、第１の側壁絶縁膜はなくてもよい。
【００３８】
次に、図６（ｂ）に示すように、レジスト２０および側壁の形成されたシリコン膜(１０，１８，１９)をマスクとして、Ｎ型拡散層６の領域にＢをイオン注入する。そして、レジスト２０を剥離した後、同様の方法でＰ型拡散層７の領域にもＰをイオン注入する。その後、９００℃〜１，１００℃の温度における熱処理によって活性化を行い、Ｐ型のソース・ドレイン拡散層２２とＮ型のソース・ドレイン拡散層２３を形成する（図７（ａ））。
【００３９】
次に、全面にＮｉ膜（図示せず）およびＴｉＮ（図示せず）膜を順に成膜して、熱処理を行う。その後、ＴｉＮ膜および未反応のＮｉ膜をエッチング除去することにより、ソース・ドレイン拡散層２２，２３およびシリコン膜１０の上にのみ、選択的にニッケルシリサイド膜２４を形成する(図７（ｂ）)。その後、層間絶縁膜、コンタクト、配線等の形成を行う。
【００４０】
本実施の形態によれば、ハフニウム珪酸化膜９ａを成膜した後に、活性な酸素を含む雰囲気中で熱処理することによって、ハフニウム珪酸化膜９ａ中の炭素および水素などの不純物の濃度を低減させることができる。また、その後に、５００℃以上且つ結晶化温度以下の温度で熱処理してハフニウム珪酸化膜９ａおよびシリコン酸化膜８を緻密化することによって、その後の窒化処理の際に、窒素がハフニウム珪酸化膜９ａを突き抜けてシリコン酸化膜８を窒化するのを防止することができる。
【００４１】
尚、上述した結晶化温度は、ハフニウム珪酸化膜９ａ中における｛Ｈｆ／（Ｈｆ＋Ｓｉ）｝濃度によって決定される。例えば、｛Ｈｆ／（Ｈｆ＋Ｓｉ）｝濃度が７０％の場合では結晶化温度は８５０℃となり、｛Ｈｆ／（Ｈｆ＋Ｓｉ）｝濃度が６０％の場合では結晶化温度は９００℃となり、｛Ｈｆ／（Ｈｆ＋Ｓｉ）｝濃度が５０％の場合では結晶化温度は９５０℃となり、｛Ｈｆ／（Ｈｆ＋Ｓｉ）｝濃度が２５％の場合では結晶化温度は１，０００℃となる。
【００４２】
また、膜厚０．５ｎｍのシリコン酸化膜上に膜厚２ｎｍのハフニウム珪酸化膜を成膜した後に、１）２５０℃で３分間のＯ３処理を行った場合、２）１）の処理後、さらに７００℃のＮ２中で１０分間の熱処理を行った場合、３）２）の処理後、さらに８５０℃で１０分間のＮＨ３処理を行った場合について、ゲート絶縁膜のトータル膜厚（ＨｆＳｉＯｘ膜厚＋ＳｉＯ２膜厚）の変化をプロットした結果を図８に示す。尚、比較のために、１）の不純物除去処理を行った後、２）の緻密化処理を行わずに３）の窒化処理を行った場合についても示している。
【００４３】
図８から分かるように、緻密化処理を行った場合の方が窒化処理後のトータル膜厚は薄くなる。ここで、緻密化処理を行わない場合に、窒化処理後のトータル膜厚が増加するのは、窒素がシリコン酸化膜まで到達してシリコン酸窒化膜（ＳｉＯＮ膜）を形成することによるものである。この際、窒素が基板まで達すると、正の固定電荷を発生して、閾値の負側へのシフトや移動度の劣化等の問題を生じる。一方、図８から明白であるように、窒化処理後のトータル膜厚の増加は非常に小さいものとなっている。このことは、緻密化処理を行うことによって、ハフニウム珪酸化膜を突き抜ける窒素の量を低減できるので、シリコン酸化膜が窒化されて膜厚が増加するのを抑制できることを示している。
【００４４】
実施の形態２．
以下、本発明の実施の形態２を図面を参照して説明する。
【００４５】
図９〜図１１を用いて、本実施の形態におけるＭＩＳＦＥＴの製造方法について説明する。
【００４６】
まず、実施の形態１で説明した図１（ａ）〜図２（ａ）と同様にして、シリコン基板１０１の所定領域に素子分離領域１０２を形成した後、犠牲酸化膜１０３、Ｎ型拡散層１０６およびＰ型拡散層１０７を形成して図９（ａ）の構造とする。
【００４７】
この後、ＮＨ４Ｆ水溶液を用いて犠牲酸化膜１０３を除去する。その後、０．５％〜５％濃度の希フッ酸水溶液で表面洗浄をした直後に、反応炉に入れて真空引きした後、炉内温度を２７０℃として、テトラ−ｔ−ブトキシハフニウムとＳｉ２Ｈ６を炉内に導入して、図９（ｂ）に示すように膜厚２．０ｎｍのハフニウム珪酸化膜１０９ａを形成する（第１の工程）。本実施の形態においては、ハフニウム珪酸化膜１０９ａが金属を含む高誘電率絶縁膜である。
【００４８】
次に、温度２００℃〜４５０℃で、Ｏ３，Ｎ２Ｏ，ＮＯの内少なくとも１種類以上のガスを含む雰囲気中または酸素プラズマ若しくは酸素ラジカルを含む雰囲気中で熱処理を行い、ハフニウム珪酸化膜１０９ａ中に含まれる炭素および水素等の不純物を除去するとともに、ハウニウム珪酸化膜１０９ａと拡散層１０６，１０７との界面にシリコン酸化膜１０８を形成して、図１０（ａ）に示す構造とする（第２の工程）。本実施の形態においては、シリコン酸化膜１０８が下地界面層として機能する。
【００４９】
次に、不活性ガス中において、５００℃以上、且つ、ハフニウム珪酸化膜９ａの結晶化温度以下の温度で熱処理を行い、ハフニウム珪酸化膜１０９ａおよびシリコン酸化膜１０８を緻密化する（第３の工程）。不活性ガスとしては、ＨｅおよびＡｒなどの希ガスまたは窒素ガスを用いることができる。
【００５０】
その後、さらに２００℃〜４５０℃の温度で、Ｏ３，Ｎ２Ｏ，ＮＯの内少なくとも１種類以上のガスを含む雰囲気中またはは酸素プラズマ若しくは酸素ラジカルを含む雰囲気中で熱処理を行い（第２の工程）、ハフニウム珪酸化膜１０９ａ中に含まれる炭素および水素等の不純物をさらに除去するとともに、シリコン酸化膜１０８の膜厚を増加させる。
【００５１】
そして、不活性ガス中において、５００℃以上、且つ、ハフニウム珪酸化膜９ａの結晶化温度以下の温度で熱処理を行い（第３の工程）、ハフニウム珪酸化膜９ａおよびシリコン酸化膜１０８のさらなる緻密化を行う。また、この際、併せて、ハフニウム珪酸化膜９ａ中の余剰酸素を外方拡散させるとともに、ハフニウム珪酸化膜９ａとシリコン酸化膜１０８との界面に酸素を供給してシリコン酸化膜１０８中の酸素欠損を補充する。
【００５２】
次に、５００℃以上、且つ、ハフニウム珪酸化膜９ａの結晶化温度以下の温度において、ＮＨ３を含む雰囲気中で熱処理を行い、図１０（ｂ）に示すように、ハフニウム珪酸化膜１０９ａを窒化してハフニウム珪酸窒化膜１０９ｂを形成する(第４の工程)。
【００５３】
次に、図１１（ａ）に示すように、多結晶のシリコン膜１０１０をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で成膜し、レジスト１０１１をマスクとして、Ｎ型拡散層１０６上のシリコン膜１０１０にＢをイオン注入する。尚、多結晶シリコン膜の代わりにアモルファスシリコン膜を成膜してもよい。また、シリコン膜の代わりにシリコンゲルマニウム膜を用いてもよい。
【００５４】
この後は、不要となったレジスト１０１１を剥離した後、上記と同様の方法で、Ｐ型拡散層１０７上のシリコン膜１０１０にＰをイオン注入する。そして、実施の形態１で説明した図４（ａ）〜図７（ｂ）と同様にして、シリコン基板１０１に、Ｐ型のエクステンション領域１０１６とＮ型のエクステンション領域（図示せず）を形成した後、シリコン膜１０１０の側壁部に、第１の側壁絶縁膜としてのシリコン酸化膜１０１８と、第２の側壁絶縁膜としてのシリコン窒化膜１０１９とを形成する。その後、シリコン基板１０１にＰ型のソース・ドレイン拡散層１０２２とＮ型のソース・ドレイン拡散層１０２３を形成してから、ソース・ドレイン拡散層１０２２，１０２３とシリコン膜１０１０の上にのみ、選択的にニッケルシリサイド膜１０２４を形成する。これにより、図１１（ｂ）に示す構造とすることができる。その後、層間絶縁膜、コンタクト、配線等の形成を行う。
【００５５】
本実施の形態が実施の形態１と異なる点は、ハフニウム珪酸化膜１０９ａを直接シリコン基板１０１の上に形成し、その後の不純物除去処理工程を通じて、下地界面層としてのシリコン酸化膜１０８を形成していることにある。このようにすることによって、実施の形態１よりも不純物除去の際の温度を高くしたり、または、その処理時間を長くしたりすることができる。
【００５６】
また、本実施の形態では、不純物除去処理および緻密化処理を２回繰り返して行ったが、リーク電流が多少高くても薄いシリコン酸化膜換算膜厚が必要なデバイス(例えば、Ｌｏｗ  Ｏｐｅｒａｔｉｏｎ  Ｐｏｗｅｒ  Ｄｅｖｉｃｅなど)では、不純物除去処理および緻密化処理を１回にしてもよい。また、逆に、シリコン酸化膜換算膜厚が多少厚くても低いリーク電流が必要なデバイス(例えば、Ｌｏｗ  Ｓｔａｎｄｂｙ  Ｐｏｗｅｒ  Ｄｅｖｉｃｅなど)では、不純物除去処理および緻密化処理の回数を２回以上行うことも可能である。換言すると、上記の第３の工程の後に、第２の工程から第３の工程までを１回以上繰り返して行ってから第４の工程を行うことができる。
【００５７】
図１２は、不純物除去処理後に緻密化処理を行う工程を３回繰り返して行い、各処理後におけるゲート絶縁膜のトータル膜厚の変化を示した例である。具体的には、膜厚２ｎｍのハフニウム珪酸化膜をシリコン基板上に成膜した後、３００℃で５分間のＯ３処理を行ってから、８００℃のＮ２中で１０分間の熱処理を行う工程を３回繰り返して行った。
【００５８】
図１２より、工程を繰り返すことによってトータル膜厚が増加することから、下地界面層としてのシリコン酸化膜の膜厚が増加している様子が分かる。
【００５９】
また、１）不純物除去処理および緻密化の処理をしない場合（成膜直後）、２）３００℃で５分間のＯ３処理（不純物除去処理）を行った後に８００℃のＮ２中で１０分間の熱処理（緻密化処理）をした場合（１サイクル後）、３）３００℃でのＯ３処理と８００℃でのＮ２処理を３回繰り返した場合（３サイクル後）について、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ，ＳＩＭＳ）による炭素のプロファイルを図１３に示す。
【００６０】
図１３より、不純物除去処理と緻密化処理を繰り返すことによって、ハフニウム珪酸化膜中の炭素濃度が次第に減少していくことが分かる。
【００６１】
また、１）Ｏ３処理および緻密化の処理をしない場合（成膜直後）、２）３００℃で５分間のＯ３処理（不純物除去処理）を行った後に８００℃のＮ２中で１０分間の熱処理（緻密化処理）をした場合（１サイクル後）、３）３００℃でのＯ３処理と８００℃でのＮ２処理を３回繰り返した場合（３サイクル後）のそれぞれについて、８５０℃のＮＨ３中で１０分間の窒化処理を行って得られたハフニウム珪酸窒化膜のゲートリーク電流特性を調べた（図１４）。
【００６２】
図１４は、ハフニウム珪酸窒化膜の膜厚を変化させることによって、シリコン酸化膜等価膜厚とリーク電流密度との関係を示したものである。
【００６３】
図１４より、シリコン酸化膜換算膜厚が同じであれば、不純物除去処理を行った後に緻密化処理を行うことによって、これらの処理を行わない場合に比較してリーク電流密度を大幅に低減できることが分かる。また、不純物除去処理と緻密化処理を３回繰り返すことによって、リーク電流密度をさらに低減できることが判明した。但し、前述したように、これらの処理はデバイスの種類によって使い分ける必要があり、繰り返し回数が多いほどシリコン酸化膜換算膜厚が増加する傾向にあるので、繰り返しの上限は多くても５回程度と考えられる。換言すると、本実施の形態においては、緻密化処理後に、不純物除去のための熱処理から緻密化のための熱処理までの工程をｎ（ｎは１以上の整数）回以上繰り返して行ってから金属珪酸化膜の窒化処理を行うことができるが、この場合、ｎは５以下であることが好ましい。
【００６４】
実施の形態１および２においては、下地界面層としてシリコン酸化膜を用いたが、本発明はこれに限られるものではない。本発明は、シリコン酸窒化膜を下地界面層として用いる場合にも適用可能である。
【００６５】
また、実施の形態１および２においては、ハフニウム珪酸(窒)化膜をゲート絶縁膜として用いたが、本発明はこれに限られるものではない。例えば、ゲート絶縁膜として、ハフニウム珪酸(窒)化膜の代わりにジルコニウム珪酸(窒)化膜を用いてもよいし、ハフニウム酸(窒)化膜またはジルコニウム酸(窒)化膜などを用いてもよい。また、ゲート絶縁膜は、ハフニウム珪酸(窒)化膜、ジルコニウム珪酸(窒)化膜、ハフニウム酸(窒)化膜またはジルコニウム酸(窒)化膜などの上に、シリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜を積層した構造であってもよい。
【００６６】
また、実施の形態１および２では、金属珪酸化膜を形成する際に、有機金属原料として、テトラ−ｔ−ブトキシハフニウムを用いたが、ハフニウムやジルコニウムの元素を含んでいる有機金属原料であれば同様に実施することができる。
【００６７】
さらに、実施の形態１および２では、ゲート電極に不純物がドープされたシリコンを用いているが、シリコンの代わりにタングステン膜、チタン膜、ルテニウム膜、タンタル膜およびハフニウム膜などの金属膜または金属窒化膜若しくは金属シリサイド膜などを用いても本発明を実施することができる。
【００６８】
尚、本発明は上記各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々変形して実施することができる。
【図面の簡単な説明】
【００６９】
【図１】（ａ）および（ｂ）は、実施の形態１による半導体装置の製造方法を示す断面図である。
【図２】（ａ）および（ｂ）は、実施の形態１による半導体装置の製造方法を示す断面図である。
【図３】（ａ）および（ｂ）は、実施の形態１による半導体装置の製造方法を示す断面図である。
【図４】（ａ）および（ｂ）は、実施の形態１による半導体装置の製造方法を示す断面図である。
【図５】（ａ）および（ｂ）は、実施の形態１による半導体装置の製造方法を示す断面図である。
【図６】（ａ）および（ｂ）は、実施の形態１による半導体装置の製造方法を示す断面図である。
【図７】（ａ）および（ｂ）は、実施の形態１による半導体装置の製造方法を示す断面図である。
【図８】実施の形態１において、処理条件によるゲート絶縁膜のトータル膜厚の変化を示す図である。
【図９】（ａ）および（ｂ）は、実施の形態２による半導体装置の製造方法を示す断面図である。
【図１０】（ａ）および（ｂ）は、実施の形態２による半導体装置の製造方法を示す断面図である。
【図１１】（ａ）および（ｂ）は、実施の形態２による半導体装置の製造方法を示す断面図である。
【図１２】実施の形態２において、処理条件によるゲート絶縁膜のトータル膜厚の変化を示す図である。
【図１３】実施の形態２において、処理条件による炭素のプロファイル変化を示す図である。
【図１４】実施の形態２において、処理条件によるシリコン酸化膜等価膜厚とリーク電流密度との関係を示す図である。
【符号の説明】
【００７０】
１，１０１  シリコン基板
２，１０２  素子分離領域
３，１０３  犠牲酸化膜
６，１０６  Ｎ型拡散層
７，１０７  Ｐ型拡散層
８，１０１８  シリコン酸化膜
９ａ，１０９ａ  ハフニウム珪酸化膜
９ｂ，１０９ｂ  ハフニウム珪酸窒化膜
１０，１０１０  シリコン膜
１６，１０１６  Ｐ型エクステンション領域
１７  Ｎ型エクステンション領域
１９，１０１９  シリコン窒化膜
２２，１０２２  Ｐ型ソース・ドレイン領域
２３，１０２３  Ｎ型ソース・ドレイン領域
２４，１０２４  ニッケルシリサイド膜
【図１】
2005285805.tif 000003
【図２】
2005285805.tif 000004
【図３】
2005285805.tif 000005
【図４】
2005285805.tif 000006
【図５】
2005285805.tif 000007
【図６】
2005285805.tif 000008
【図７】
2005285805.tif 000009
【図８】
2005285805.tif 000010
【図９】
2005285805.tif 000011
【図１０】
2005285805.tif 000012
【図１１】
2005285805.tif 000013
【図１２】
2005285805.tif 000014
【図１３】
2005285805.tif 000015
【図１４】
2005285805.tif 000016