(57)【要約】【課題】  電子とホールの両方のキャリア移動度を改善した半導体デバイスを提供すること。【解決手段】  基板（１）と、  前記基板（１）上に形成された第１コンタクト領域（３）及び第２コンタクト領域（４）と、  前記第１コンタクト領域（３）と前記第２コンタクト領域（４）との間に形成され、前記第１コンタクト領域（３）と前記第２コンタクト領域（４）とを接続する半導体フィン部（５）とを備え、  前記半導体フィン部（５）が、歪みが緩和された材料により形成される物体（７）を有し、前記物体（７）が、前記基板（１）に面しない表面（１２）を有することを特徴とする半導体デバイスとする。【選択図】図２Ａ
2005051241.tif 000002
【特許請求の範囲】
【請求項１】
基板（１）と、
該基板（１）上に形成された第１コンタクト領域（３）及び第２コンタクト領域（４）と、
前記第１コンタクト領域（３）と前記第２コンタクト領域（４）との間に形成され、前記第１コンタクト領域（３）と前記第２コンタクト領域（４）とを接続する半導体フィン部（５）とを備え、
前記半導体フィン部（５）が、歪みが緩和された材料により形成される物体（７）を有し、該物体（７）が、前記基板（１）に面しない表面（１２）を有することを特徴とする半導体デバイス。
【請求項２】
前記歪みが緩和された材料が、Ｓｉ１−ｙＧｅｙ（０＜ｙ＜１）合金である請求項１記載の半導体デバイス。
【請求項３】
さらに、層（８）を備え、
該層（８）が、前記物体（７）の少なくとも一部を被覆し、
前記層（８）が、下地の歪緩和物体（７）と整合しない格子を有することを特徴とする請求項１又は２に記載の半導体デバイス。
【請求項４】
前記半導体フィン部（５）がさらに層（８）を備え、
該層（８）が、少なくとも、前記物体（７）の表面（１２）の、前記基板（１）に対して斜めに形成された部分（１２ａ）を被覆することを特徴とする請求項３記載の半導体デバイス。
【請求項５】
前記層（８）が、表面（１２）の略全面を被覆する請求項３記載の半導体デバイス。
【請求項６】
さらに、ゲート（６）を備え、
該ゲート（６）が、少なくとも一部において、前記半導体フィン部（５）をまたぐように形成されていることを特徴とする請求項１〜５のいずれかに記載の半導体デバイス。
【請求項７】
前記第１コンタクト領域（３）が電界効果トランジスタのソース領域であり、前記第２コンタクト領域がそのドレイン領域である請求項１〜６のいずれかに記載の半導体デバイス。
【請求項８】
前記層（８）が、III族、IＶ族若しくはＶ族元素から選ばれる一以上の元素を含有する請求項３〜５のいずれかに記載の半導体デバイス。
【請求項９】
前記元素の一つが、ゲルマニウムである請求項８に記載の半導体デバイス。
【請求項１０】
前記元素の一つが、シリコンである請求項８に記載の半導体デバイス。
【請求項１１】
前記層（８）が、ＡｌＡｓ、ＧａＡｓ若しくはＡｌＧａＡｓを含有する請求項８に記載の半導体デバイス。
【請求項１２】
歪緩和物体を含むフィン部を有する半導体デバイスを製造するための方法であって、
ソース（３）、ドレイン（４）及び前記ソース（３）と前記ドレイン（４）との間に形成され、前記ソース（３）と前記ドレイン（４）とを接続するフィン部（５）であって、第１半導体材料（２）により形成される物体（７）を有し、前記基板（１）に面しない表面（１３）を有するフィン部（５）を備える基板（１）を準備する工程と、
少なくとも、前記表面（１３）の、前記基板（１）に対して斜めに形成された部分（１３ａ）に、第２及び第３半導体材料を含有する合金層（９）を蒸着させる工程と、
前記合金層（９）を少なくとも部分的に酸化させ、そのことにより前記第２材料の酸化物層（１０）を形成し、第１半導体材料からなる前記物体（７）を、前記第１半導体材料（２）及び前記第３半導体材料からなり、歪緩和材料である合金に変換する工程と、
前記第２半導体材料の酸化物層を取り除く工程とを含むことを特徴とする製造方法。
【請求項１３】
第４の半導体材料を含有する層（８）を作製する工程をさらに含み、
該層（８）が、少なくとも部分的に前記物体（７）を被覆し、下地の歪緩和物体（７）と整合しない格子を有することを特徴とする請求項１２記載の製造方法。
【請求項１４】
前記層（８）が、少なくとも、表面（１２）の、前記基板（１）に対して斜めに形成されている部分（１２ａ）を被覆することを特徴とする請求項１３に記載の製造方法。
【請求項１５】
前記第１及び／又は第２半導体材料がシリコンを含有する請求項１２〜１４のいずれかに記載の製造方法。
【請求項１６】
前記第３半導体材料がゲルマニウムを含有する請求項１２〜１４のいずれかに記載の製造方法。
【請求項１７】
前記第４半導体材料が、III族、IＶ族若しくはＶ族元素から選ばれる請求項１２〜１４のいずれかに記載の製造方法。
【請求項１８】
前記第４半導体材料が、シリコンを含有する請求項１７に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路及びその集積回路を製造する方法に関する。より詳細には、本発明は、歪チャンネル層を有する２層若しくは３層ゲートを備える半導体デバイスに関する。また、本発明は、シリコン−ゲルマニウムフィン部（fin）を有する半導体デバイスに関する。
【背景技術】
【０００２】
現在の最新の半導体チップは、１８０ナノメートルの回路加工寸法を有する技術により特徴づけられる。一方、加工寸法が１３０ナノメートルの技術により製造された素子が、市場に行き渡り始めている。工業プランでは、２００４年には９０ナノメートルの技術を、２００７年には５６ナノメートルの技術を、２０１０年には４５ナノメートルの技術を、２０１３年には３２ナノメートルの技術を、２０１６年には２２ナノメートルの技術を提供することになっている。このスケジュールは、２００１年において半導体工業協会（ＳＩＡ）により規定された、半導体のための国際技術ロードマップに示されている。このスケジュールは、以前に予想されていたものより早く、より小さなチップへと移っている。主なトランジスタスケーリングの中で、解決すべき課題は、ゲート酸化膜をより薄くしなければならないことである。ゲート酸化膜をより薄くすることにより、オン電流がより高くなり、そのため半導体デバイスにおけるスイッチング速度が上昇し、オフ電流がより小さくなり、そのような酸化物ゲートのスケーリングを可能にする閾値電圧が低下し、使用する供給電圧をより低くすることができ、チャンネル層の移動度が低下し、一連のソース／ドレイン領域の抵抗がより小さくなる。これらの予測されたスケーリング条件を満たすため、非古典的なＣＭＯＳ（相補型金属酸化物半導体）デバイス及び金属ゲート材料及び高ｋゲート絶縁体などの新規な材料が、現在研究中である。
【０００３】
そのような非古典的ＣＭＯＳデバイスの一つは、多層ゲートデバイスである。この多層ゲートデバイスには、いわゆるＦｉｎＦＥＴデバイスを含む。典型的なＦｉｎＦＥＴデバイスにおいて、ゲートは少なくとも部分的にチャンネル領域を囲んでおり、古典的な平面型デバイスとは対照的である。この平面型デバイスでは、ゲート電極は、チャンネル領域の上部の単一の面上に形成される。ここでは、チャンネル領域は基板の一部である。ＦｉｎＦＥＴトランジスタでは、半導体フィン部は、ソース領域とドレイン領域とを接続する。ゲート材料を、フィン部をまたぐように形成し、フィン部の側面の少なくとも一部にゲート構造を形成する。このゲート構造により、水平なチャンネル層が、ソースとドレイン間の、フィン部の表面近くに形成される。それゆえ、ＦｉｎＦＥＴの電気的幅長は、第一にフィン部の高さにより決定され、第２にフィン部の外形幅長により決定される。しかし、そのようなＦｉｎＦＥＴデバイスの性能を改善するため（例えば、チャンネル内のキャリアの移動度を増加させるなど）、付加的な測定が必要とされる。
【０００４】
平面型デバイスにおけるホールキャリアに対するキャリア移動度を改善するため実施されているある方法は、シリコン上にシリコン−ゲルマニウムを成長させることにより形成されるチャンネル層を使用することである。そのような方法の具体例が、米国特許出願第６,４７５,８６９号（'８６９特許）に記載されている。'８６９特許では、エピタキシャルシリコン／ゲルマニウムチャンネル領域を有する２層ゲートトランジスタを製造する方法が開示されている。所望の幅長を有するシリコンフィン部を形成した後、シリコン−ゲルマニウム層をフィン部の側面上に設け、そして、フィン部の上面をキャップ層で被覆する。このシリコンゲルマニウム層を形成した後、ＦｉｎＦＥＴの通常の製造方法を続ける。
【特許文献１】米国特許出願第６,４７５,８６９号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そのようなデバイス配置が、ホールのキャリア移動度を改善し、電子とホールの両方のキャリア移動度を改善するための技術が望まれている。
【課題を解決するための手段】
【０００６】
第１発明では、基板、この基板上に形成された第一コンタクト領域及び第２コンタクト領域、上記第１コンタクト領域と第２コンタクト領域との間に形成され、上記第１コンタクト領域と第２コンタクト領域とを接続する半導体フィン部を備え、
上記半導体フィン部が、歪みを緩和したシリコン−ゲルマニウムコアを有することを特徴とする半導体デバイスを開示している。
【０００７】
本発明の具体的な実施形態では、半導体デバイスは、基板、上記基板に上に形成されたソース領域及びドレイン領域、及び上記ソース領域とドレイン領域との間に形成され上記ソース領域とドレイン領域とを接続する半導体フィン部、上記半導体フィン部上をまたぐように形成されたゲートを備え、
半導体フィン部は、少なくともその側面に沿って、ゲートに接触する層、及びこの層に接触する歪緩和シリコン−ゲルマニウムコアとを備えることを特徴とする。
【０００８】
ゲートと歪緩和シリコン−ゲルマニウムコア間の層は、III族元素若しくはＶ族元素から選ばれる元素を含んでいても良い。別の実施の形態では、この層はシリコン若しくはゲルマニウムを含有していても良い。また、この層は、半導体フィン部の側面及び上面に沿って延在してもよいし、又はこの側面のみに沿って延在しても良い。
【０００９】
別の実施の形態では、この発明に係る半導体デバイスは、基板、この基板上に形成された第１コンタクト領域と第２コンタクト領域、上記第１コンタクト領域と第２コンタクト領域との間に形成され、上記第１コンタクト領域と第２コンタクト領域とを接続する半導体フィン部を備え、
上記半導体フィン部が、少なくともその側面に沿って、歪緩和シリコン−ゲルマニウムコア層上に形成された層を有することを特徴とする。この層は、III族元素若しくはＶ族元素から選ばれる少なくとも一つを含有していてもよく、別の実施の形態では、シリコン若しくはゲルマニウムを含有していても良い。
【００１０】
第２発明では、第１発明に係る半導体デバイスを製造する方法を開示している。この方法は、ソース、ドレイン及び上記ソースとドレインとの間に形成され、上記ソースとドレインとを接続するフィン部を備える基板を準備する工程を含む。このフィン部を、第１半導体材料により形成する。この方法は、さらに、第２および第３半導体材料の合金層を上記フィン部の少なくとも側面上に蒸着させる工程と、この合金層を少なくとも部分的に酸化させ、第２半導体材料の酸化物層を形成し、そして、第１および第３半導体材料の合金を形成する工程とを含んでいてもよい。さらに、この方法は、上記酸化物層を除去する工程を含んでいても良い。ある実施形態では、この方法は、上記フィン部の少なくとも側面上に第４の半導体材料の層を積層させる工程を含んでいても良い。ここでは、この第１および第２半導体材料はシリコンを含んでいる。第３の半導体材料はゲルマニウムを含んでいてもよい。一方、第４の半導体材料はシリコンを含んでいても良い。第２および第３半導体材料の合金層は、フィン部のみの露出表面上に選択的に蒸着させる。これら露出表面は、フィン部の側面および上面であってもよく、別の実施形態では、フィン部の側面のみであっても良い。第１および第３半導体材料を含む合金は、歪みを緩和された物体を形成する。
【発明を実施するための最良の形態】
【００１１】
添付の図面は、本発明及び実施形態を示している。分かりやすくするため、デバイスは簡潔に描いている。実施形態及びオプションを全て示しているというわけではなく、そのため、本発明を図面の内容に限定すべきではない。様々な図面において、同一の部品を参照する場合、同一の数字を付している。
【００１２】
図面に関して説明する。本発明に係る具体的な実施形態を以下の詳細な説明の中に記載している。しかし、本発明を実施する他の同様な実施形態若しくは方法が多数存在することは、当業者であれば自明であろう。
【００１３】
本発明の具体的な実施形態では、歪チャンネルＦｉｎＦＥＴデバイスは、少なくとも２つのゲートを備える。このＦｉｎＦＥＴのフィン部は、シリコン−ゲルマニウムおよびその上に形成された歪シリコン層からなるコアを備える。さらに、このＦｉｎＦＥＴは、歪シリコン層を被覆するゲート誘電体層およびゲート電極層を備える。
【００１４】
これから、図２Ａに関して説明する。本発明の実施形態に係るＦｉｎＦＥＴデバイスを示している。基板（１）上に存在する半導体層（２）に、ＦｉｎＦＥＴデバイスを形成する。この基板（１）は、例えばシリコン、ゲルマニウムなどの半導体基板を含んでいてもよい。別の実施形態では、この基板は、基板（１）の上面に絶縁層を備え、半導体層（２）とともに、２つの具体例として、シリコンオンインシュレータ（ＳＯＩ）基板若しくはゲルマニウムオンインシュレータ（ＧｅＯＩ）基板を形成してもよい。ある実施形態では、この半導体層（２）に他の半導体デバイスを形成している。これは、トレンチ分離法、電界酸化法、メサ絶縁法等の既知の分離技術を使用して、分離することができる。
【００１５】
ＦｉｎＦＥＴデバイスは、フィン部（５）により接続されているソース（３）およびドレイン（４）を備える。使用される特定のプロセスフローに従って、ソース（３）、ドレイン（４）およびフィン部（５）を、半導体材料からなる単一の層（２）に形成しても良いし、また、別の実施形態では、異なる半導体材料層に形成しても良い。ゲート絶縁体層およびゲート電極層（両方とも不図示）を有するゲート（６）を形成し、少なくとも３つの側面上でフィン部（５）を被覆する。この実施形態では、ＦｉｎＦＥＴのチャンネル層は、フィン部（５）の一部である。このフィン部（５）は、ゲート（６）と接触し、さらにゲート（６）により電気的な作用を受ける。
【００１６】
ＦｉｎＦＥＴのゲート（６）に沿った断面を図２Ｂに示している。図２Ｂは、ゲート（６）が、フィン部（５）の、基板（１）に面しない表面（１２）、例えば上面（１２ｂ）及び両側面（１２ａ）を囲んでいる。フィン部の上面に厚いゲート誘電体層を備える実施形態において、フィン部の垂直な側面（１２ａ）、即ち、フィン部表面の、基板（１）に対して斜めに形成された面に沿って、反転が起こるダブルゲートデバイスが得られる。薄いゲート絶縁層を備える実施形態では、フィン部の上面（１２ｂ）において反転を起こしても良い。
【００１７】
この具体例のような、シリコン−ゲルマニウム物体若しくはコア（７）、およびこの上に形成された歪シリコン層（８）とを備えるフィン部（５）を断面図に示す。所望の特性を有する歪シリコン層を得るため、下地のシリコン−ゲルマニウム物体（７）は、歪シリコン層（８）が形成されるこれらの表面に沿って均一な格子特性を有する。これらの表面に沿ったほぼ全てのポイントにおいて、この表面に対して垂直の方向の格子の組成は、略同じである。ある実施形態では、物体（７）の格子定数がバルク状の歪緩和シリコン−ゲルマニウム層の格子定数と略同一であることが好ましい。このバルク状の歪緩和シリコン−ゲルマニウム層は、所定の同様のゲルマニウム含有量を有する。半導体物体（７）は、歪みを緩和した、好ましくは結晶性の層である。
【００１８】
半導体物体（７）は、１００ｎｍ（ナノメートル）以下、５０ｎｍ以下、若しくは２５ｎｍ以下の外形幅長Ｗｆおよびチャンネル長（即ちフィン部（５）とゲート（６）とが重複している部分）Ｌｆを有する。歪緩和コア層（７）が、半導体材料の合金、例えばゲルマニウムで合金化されたシリコンにより形成されている実施形態では、合金を形成している元素の含有量は、個々の実施形態によって決まる。この歪緩和コア層（７）の露出面の少なくとも一部の上に、歪みを有する、好ましくは結晶性の層（８）を形成する。この歪シリコン層（８）を、歪緩和シリコン−ゲルマニウムコア層（７）上に形成する場合、このコア層の中に５０％、３５％若しくは１５％以下のゲルマニウムを含有すべきである。ゲルマニウム層（８）を、歪緩和シリコン−ゲルマニウムコア層（７）上に形成する場合、このコア層は、６０％以上のゲルマニウムを含有することが好ましい。
【００１９】
第２の具体的な実施形態では、図２Ｃに示すように、半導体デバイスは、第１半導体コンタクト領域（３）、第２半導体コンタクト領域（４）およびこれら第１の半導体領域および第２の半導体領域の間に存在し、第１半導体領域と第２半導体領域とを接続する半導体フィン部（５）を備える。このデバイスを基板（１）上に形成する。一般的に、第１および第２コンタクト領域を、同じ半導体材料、例えばシリコンにより形成する。半導体フィン部（５）の物体若しくはコア層（７）を、シリコン−ゲルマニウムＳｉ１−ｙＧｅｙ（ここで、０＜ｙ＜１００％）により形成する。このようなシリコン−ゲルマニウムは結晶性を有し、さらに歪みが緩和されていることが好ましい。半導体層（８）を、この物体（７）の露出面上に成長させても良い。この層（８）と圧縮性の物体（７）間の格子不整合に依存して、この層（８）に、伸張性を与えても良いし、若しくは歪みを緩和しても良い。ゲルマニウム層（８）を、シリコン−ゲルマニウム物体（７）上に成長させる場合、このゲルマニウム層（８）は、ゲルマニウムの含有量に依存して歪みを有する。例えば、物体（７）内のゲルマニウムが増加すれば、歪みは減少する。そのようなシリコン−ゲルマニウム物体（７）上に、他の半導体材料を形成しても良い。この層（８）の半導体材料を、周期表のIII−Ｖ族元素、例えばＡｌＡｓ、ＧａＡｓ、およびＡｌＧａＡｓから選択しても良い。その後、このような材料は、下地の歪緩和シリコン−ゲルマニウム物体（７）と小さな格子不整合を引き起こすであろう。ＦｉｎＦＥＴデバイスを光学装置と結びつけると、この層（８）および歪緩和物体（７）の後者のコンビネーションは、とりわけ、ＣＭＯＳ技術における光電子工学素子の形成および集積を可能とするだろう。
【００２０】
少なくとも２つのゲートを有する歪チャンネルＦｉｎＦＥＴデバイスを作製する方法の具体的な実施形態は、ＦｉｎＦＥＴのフィン部を形成する工程を有する。ここで、このフィン部はシリコン−ゲルマニウムの物体と、この物体の少なくとも側面を被覆している歪シリコン層とを備える。この方法は、さらに、歪シリコン層を被覆するゲート誘電体層及びゲート電極層を形成する工程を含んでいても良い。この方法は、図４Ａ−Ｅに示された概略図により例示されている。
【００２１】
公開された米国特許出願第２００３／００６４６１号では、歪緩和シリコン−ゲルマニウム（ＳｉｘＧｅｙ）領域内に平面型のＣＭＯＳデバイスを形成する方法が開示されている。全体として米国特許出願第２００３／００６４６１号の内容を本出願に引用して援用している。歪緩和シリコン−ゲルマニウム領域の上部において、歪シリコン層を形成しても良い。図３Ａ−Ｅに、歪緩和領域の製造方法を開示している。この図面は、米国特許出願第２００３／００６４６１号明細書の図８ａ−ｅに対応する。このようなデバイスを作製するプロセスは、酸化物層（５）上にＳｉ層（１０）およびＳｉＧｅ層（１１）のスタックを形成する工程を含む。層（１０及び１１）のスタックをパターン形成し、限界直径、例えば５マイクロメータのアイランド（９）のアレイを形成する。その後、ドライ酸化プロセスを実行し、パターン形成されたＳｉＧｅ層の露出部分を酸化する。この酸化プロセスの間、Ｇｅ元素を、形成された酸化ケイ素表面層（１２）から、例えば酸化されずに残ったＳｉＧｅ層（１１）へと追い出す。積層されたＧｅ元素と、パターン形成された下地のＳｉ層（１０）に由来するＳｉ元素との相互拡散により、結果として得られる半導体層（４）におけるＧｅ分布はフラットであり、ＳｉとＳｉＧｅとのスタックが形成された基板（６）に対して垂直の方向に一定である。形成された酸化ケイ素層（１２）を取り除き、上面に歪シリコン層（３）が形成されている格子緩和バッファ層（４）だけを残す。「ゲルマニウム濃縮技術」として知られている、この提案された方法の手順は、平面構造にのみ適用されている。最後に、図３Ｅに示すように、平面型デバイスのゲート（１及び２）を、歪シリコン層（３）の上面に形成する。一方、ソース／ドレイン領域（７）を、例えばイオン注入法により、各アイランド（９）の、ゲートスタックの対向する側面（１及び２）に形成する。米国特許出願第２００３／００６４６１号は、平面型デバイスの全活性領域を形成し、歪緩和バッファ層を得る工程に関連する。
【００２２】
概して、この濃縮技術を、第１半導体層又は構造体上に第２及び第３半導体材料の合金層を形成することと表現することができる。酸化工程の間に、第３半導体層の元素をこの合金から追い出し、下地の第１半導体層と別の合金を形成する。第１及び第３の両半導体は、混和性を有しなければならない。一方、第１半導体層の酸化物と、第３半導体層との溶解性は低いか若しくは無視しうる程低い。第１及び第３半導体材料の、新規に形成された合金を、アニール工程を実行することにより完全なものとし、歪緩和層を形成しなければならない。第１及び第３半導体材料の、新規に形成された合金の格子定数と異なる格子定数を有する第４の半導体材料層をその後この合金の上に形成し、歪緩和層上に歪み層を形成する。第１、第２、第３及び第４半導体層を、III族、IＶ族若しくはＶ族元素から選んでも良い。第１、第２、第３及び第４半導体層を、Ｓｉ、Ｇｅ及びＣ元素からなる群から選んでも良い。この第４半導体層は、ＧａＡｓ、ＡｌＧａ、ＡｌＧａＡｓを含んでいても良い。
【００２３】
第４半導体材料若しくはその合金の層（８）を、新規に形成された合金上に、歪みを有するように若しくは歪みが緩和されるように成長させてもよい。この層（８）の格子定数と、新しく形成された圧縮された合金（７）の格子定数との不整合に依存して、この層（８）に伸張性を与えるか、若しくは歪みを緩和しても良い。シリコンを用いてこの層（８）を形成し、シリコンをシリコン−ゲルマニウム物体（７）上に成長させる場合、シリコン層（８）は歪みを有するだろう。ゲルマニウムを用いてこの層（８）を形成し、ゲルマニウムをシリコン−ゲルマニウム物体（７）上に成長させる場合、このゲルマニウム層（８）は、ゲルマニウムの含有量に依存して歪みを有するだろう（例えば、物体（７）内のゲルマニウムがより多ければ、歪みはより少なくなる。）。そのようなシリコン−ゲルマニウム物体（７）上に、他のタイプの半導体層を形成しても良い。第４半導体材料を、周期表のIII族〜Ｖ族元素（ＡｌＡｓ、ＧａＡｓ、及びＡｌＧａＡｓ等）から選んでも良い。そのような材料は、歪緩和シリコン−ゲルマニウム物体（７）下地層に対して小さな格子不整合を有するであろう。ＦｉｎＦＥＴデバイスを光学デバイスと結びつけるように、被覆層（８）と歪緩和物体（７）の後者のコンビネーションは、とりわけＣＭＯＳ技術における光電子素子の作製及び集積を可能とするだろう。
【００２４】
他の具体的な方法において、「ゲルマニウム濃縮技術」を用いて、歪緩和半導体（例えばＳｉＧｅ）の格子を形成するように、ＦｉｎＦＥＴデバイスを形成する。ＳｉＧｅ格子は、その露出側面に略均一の特性を有する。図４Ａ-Ｅは、概略的にそのような方法を例示している。最初に、半導体層（２）を含む出発材料を準備する。この半導体層（２）に、ソース（３）、ドレイン（４）及びフィン部（５）を含む活性領域を形成する。図４Ｂの断面ＡＡは、フィン部（５）の、基板（１）に接しない表面（１３）を示している。この具体例において、フィン部（５）は、基板（１）に対して斜めに形成された側面（１３ａ）及び基板（１）に対して平行に形成された上面（１３ｂ）を有する矩形の断面を持つ。互いに隣接するようにパターン形成されたソース、ドレイン及びフィン部を、異なる半導体材料層に形成しても良い。当業者であれば、そのような領域を形成するための別の方法を知っている。半導体層（２）は、基板（１）上に存在する。出発材料は、シリコンオンインシュレータ層（ＳＯＩ）であっても良い。このＳＯＩ層は、基板上に形成された酸化物層により支持されたシリコン層（２）を含む。別の実施の形態では、この基板（１）の一方のサイドが活性層（２）として使用される半導体基板（１）であっても良い。図４Ａ-Ｅにおいて、ＳＯＩ基板の酸化物層の上面だけが示されている。ソース、ドレイン及びフィン部を、同一の半導体層（２）内に形成している。パターン形成する工程を実行し、この半導体層（２）内にソース（３）、ドレイン（４）及びフィン部（５）を形成する。このフィン部（５）は、ソース領域及びドレイン領域間に位置し、これらの領域を接続する。これらのパターン形成の工程は、リソグラフィープロセス及びエッチング工程を含む。ＦｉｎＦＥＴデバイスの特性は、フィン部の幅長Ｗｇが、ソース／ドレイン領域の幅長と異なるということである。比較として、平面型デバイスでは、トランジスタの幅長は、活性領域の幅長により規定される。このような装置において、さらに、チャンネル領域の幅長は、近接するソース領域とドレイン領域の幅長と等しい。しかし、ＦｉｎＦＥＴの場合、フィン部は、ソース（３）及びドレイン（４）より小さく、一般的に多層フィン部は、両端子（３及び４）間に位置する。後者の２つの領域（３及び４）のエリアを、例えばその上面にコンタクトホールを形成することができるように十分に大きく形成してもよい。一方、ソース／ドレイン領域を相互接続の高さで連結しつつ、フィン部の幅長を、チャンネル特性を改善するように選んでも良い。フィン部（５）、ソース（３）及びドレイン（４）を例えば同じ半導体層（２）に形成する場合、例えば光学リソグラフィーを用いて、第１露光工程の間、より大きいソース領域（３）及びドレイン領域（４）をフォトレジスト層に形成し、一方、１９３ｎｍ若しくは１５７ｎｍレーザ光の代わりに電子ビームを用いて、第２露光工程の間、より小さいフィン部（５）をフォトレジスト層に形成しても良い。これは、電子ビームの波長がより小さくなれば、非常に小さなラインを形成することが可能となるからである。その後、両フォトレジストパターンを、同様のドライエッチング工程の間���ッチングする。これにより、下地半導体層（２）にパターンを移す。すでに示したように、このような技術を使用して作製されたＦｉｎＦＥＴは、１００ｎｍ以下のフィン部幅長Ｗｆを有する。
【００２５】
各ＦｉｎＦＥＴデバイスのソース、ドレイン及びフィン部をパターン形成した後、均一で共形のＳｉＧｅ層（９）を蒸着する。図４Ｃに示すように、層（９）を、パターン形成された半導体層（２）上に選択的に形成する。一方、基板（１）の露出部上に、ＳｉＧｅを蒸着させない。選択エピタキシャル成長法を用いることにより、そのような選択的な蒸着を行うことができる。ＳｉＧｅ層をソース（３）、ドレイン（４）及びフィン部（５）上だけに形成する他の方法として、選択的原子層蒸着法（ＡＬＤ）がある。断面Ａ−Ａに示しているように、フィン部（５）は、基板（１）に対して斜めに形成された側面（１３ａ）、及び基板（１）に対して平行に形成された上面（１３ｂ）を有する矩形の断面を持つ。フィン部（５）の、基板（１）に接しない表面（１３）は、ＳｉＧｅ層（９）により被覆されている。選択的蒸着法を使用する代わりに、基板をＳｉＧｅ層（９）により均一に被覆しても良い。この場合、ＦｉｎＦＥＴ間の基板表面を被覆するＳｉＧｅ層（９）を取り除き、このデバイスが短絡することを防止しなければならない。以下に説明するように、ＳｉＧｅ層（９）を完全に酸化させることにより取り除き、これによりＦｉｎＦＥＴデバイス間に絶縁層を形成してもよい。
【００２６】
この基板を、酸化雰囲気中に置いてもよい。このＳｉＧｅ層（９）は、結果的に、少なくとも部分的に酸化されるだろう。その後、酸化ケイ素層（１０）がＳｉＧｅ層（９）の上面に成長する。この酸化ケイ素層（１０）は、少なくとも部分的にＳｉＧｅ層（９）の膜厚を減少させる。図４Ｄの下側に記載の断面図において、「Ｇｅ］のラベルを付した矢印により示しているように、均一なＳｉＧｅ層（９）を形成し、この層を等方的な方法で酸化するにしたがって、Ｇｅ元素は、ＳｉＧｅ（９）の外部表面からフィン部（５）の中央部に向かって拡散する。これを、図４Ｄに、横断面のドーパント分布として概略的に示している。ここで、横断面のドーパント分布とは、基板（１）に対して平行であり、酸化物層（１０）とＳｉＧｅ（９）との界面におけるＧｅ元素の最初の積層状態を示す基板（１）に対して垂直の方向である。各ポイントにおいて、フィン部の外部表面からフィン部の中央部に向かって略同じＧｅ分布が得られるであろう。積層されたＧｅ元素と、下地Ｓｉ層（２）に由来するＳｉ元素との相互拡散により、結果として得られる半導体層（６）内のＧｅの分布は、図４Ｅに示すように一定となる。図４Ｅは、断面図において示された垂直方向及び水平方向のドーパント分布を示している。酸化物層（１０）を、エッチング工程、例えばＨＦベースの化学物質若しくは蒸着チャンバの中で実行されるin-situプラズマ洗浄を使用することにより取り除き、新規に形成されたＳｉＧｅ層（７）を露出させる。蒸着されたシリコンフィン部（２）はＳｉＧｅ層（７）に完全に変換される一方、ソース（３）及びドレイン（４）領域は、横方向の長さが大きいため、部分的に変換されるのみである。たとえば、ソース（２）及びドレイン（３）の露出面近くの領域を、ＳｉＧｅに変換し、ソースとドレインの中央部の混合物を積層したままにする。具体的な方法により、蒸着されたＳｉＧｅ層を限られた数のプロセス工程に供することの有利な効果を得ることができる。これは、ＳｉＧｅは、酸化及びウェットプロセスを行いやすいためである。共形のＳｉＧｅ層（９）が部分的に酸化される場合、この層（９）のどこかの部分は、最終的な歪緩和ＳｉＧｅ層（７）に残っている。さらに、エピタキシャル層成長法を使用する場合の結晶性ＳｉＧｅ層（９）を形成する。しかし、共形のＳｉＧｅ層（９）が完全に酸化される場合、蒸着されたＳｉＧｅ層（９）の結晶構造はほとんど重要ではなく、例えば、非選択性エピタキシャル成長のような化学気相蒸着法（ＣＶＤ）等の他の共形蒸着技術を使用してもよい。この非選択性エピタキシャル成長は、下地基板（１）の酸化物上にポリ結晶性のＳｉＧｅ層（９）を形成する。
【００２７】
酸化物層（１０）を取り除いた後、歪シリコン層（８）を、露出したＳｉＧｅ層（７）上に形成する。この歪シリコン層は、ＳｉＧｅ下地層（７）を包囲する。断面Ａ−Ａに示したように、フィン部（５）は、基板（１）に対して斜めに形成された側面（１２ａ）及び基板（１）に対して平行に形成された上面（１２ｂ）を有する矩形の断面を持つ。フィン部（５）の、基板（１）に面しない表面（１２）を、シリコン層（８）により被覆する。
【００２８】
その後、ＦｉｎＦＥＴの製造を、従来技術において知られているような方法で続ける。歪シリコン層（７）の上面に、ゲート誘電体及びゲート電極を含むゲート（６）を、誘電体層及び伝導層の蒸着及びパターン形成により作製する。ソース領域（３）及びドレイン領域（４）を導入する。ポリシリコン等の半導体材料を使用してゲート電極層を形成する場合、この導入法を用いてゲートをドープする。その後当業者によく知られた他の製造工程を実行して、デバイスのプロセスを完全なものとする。それは、デバイスを被覆する絶縁層を形成する工程、デバイス等の端子（３、４及び６）に接続するための電気的コンタクト層を形成する工程などである。
【００２９】
別の実施の形態では、キャップ層（１１）により、フィン部の上面を保護する。このキャップ層を、活性層上に均一に蒸着させても良いし、フィン部のパターン形成の間、この活性層（２）と一緒にパターン形成しても良い。このキャップ層（１１）が、フィン部の上面の誘電体層の膜厚を増大させると、ダブルゲートＦｉｎＦＥＴが形成される。酸化工程の間、蒸着されたＳｉＧｅ層（９）のＧｅは、蒸着された下地シリコン物体（２）の側面にのみ拡散する。これは、キャップ層（１１）が、拡散障壁層として作用するからである。その後、ＳｉＧｅ表面上に、歪シリコン層を形成する。ＳｉＧｅ（９）及び／又は歪シリコン層（８）を、上記のように均一に形成しても良い。図５は、歪シリコン層（８）を選択的にＳｉＧｅコア層（７）上に形成した後のデバイスを示した実施の形態の断面である。断面Ａ−Ａに示したように、フィン部（５）は、基板（１）に対して斜めに形成された側面（１２ａ）と、基板（１）に対して平行に形成された上面（１２ｂ）を有する矩形の断面を持つ。基板（１）に面しない、フィン部（５）の表面（１２）の傾斜部分（１２ａ）を、シリコン層（８）で被覆する。
【００３０】
本出願は、２００３年７月２５日に出願した米国特許出願ＵＳ６０４９２４４２及び２００３年９月２５日に出願した欧州特許出願ＥＰ０３４４７２３７に基づく優先権を主張する。
【図面の簡単な説明】
【００３１】
【図１】図１は、米国特許出願第６,４７５,８６９号（シリコン−ゲルマニウム層がシリコンフィン部上に形成されている。）に記載されたように、ＳＯＩ層に形成された従来型のＦｉｎＦＥＴデバイスの断面図を示している。
【図２Ａ】図２Ａは、本発明に係るＦｉｎＦＥＴデバイスの斜視図を示している。
【図２Ｂ】図２Ｂは、シリコン−ゲルマニウム物体上に形成された歪シリコン層を示したゲートをＡ−Ａ方向に切断した概略断面である。
【図２Ｃ】図２Ｃは、本発明の他の実施形態に係る、Ｓｉ１−ｙＧｅｙ物体を有するフィン部デバイスを示している。
【図３】図３は、公開された米国特許出願第２００３／０００６４６１号（この明細書の図８）に開示された、「Ｇｅ濃縮」の従来のプロセス手順を示している。
【図４Ａ】図４は、本発明の実施形態に係るデバイスを製造するためのプロセス手順を示している。図４Ａは、出発基板の概略断面図を示している。
【図４Ｂ】図４Ｂは、フィン部を含め活性領域を形成しているところを示している。
【図４Ｃ】図４Ｃは、ＳｉＧｅのエピタキシャル成長させているところを示している。
【図４Ｄ】図４Ｄは、熱酸化を示している。
【図４Ｅ】図４Ｅは、酸化物層を取り除き、Ｓｉを蒸着するところを示している。
【図５】図５は、本発明の実施の形態にかかるＦｉｎＦＥＴデバイスの、Ａ−Ａラインに沿った概略断面図である。この実施形態において、フィン部の側面のみが、歪シリコン層により被覆されている。
【図１】
2005051241.tif 000003
【図２Ａ】
2005051241.tif 000004
【図２Ｂ】
2005051241.tif 000005
【図２Ｃ】
2005051241.tif 000006
【図３】
2005051241.tif 000007
【図４Ａ】
2005051241.tif 000008
【図４Ｂ】
2005051241.tif 000009
【図４Ｃ】
2005051241.tif 000010
【図４Ｄ】
2005051241.tif 000011
【図４Ｅ】
2005051241.tif 000012
【図５】
2005051241.tif 000013