(57)【要約】【課題】  回路基板の各パッド間の半田オーバーフロー発生の防止方法を提供する。【解決手段】  該回路基板上に少なくとも2つのパッド間の領域においてソルダレジスト構造を形成する工程を備える。該ソルダレジスト構造によって、それらのパッド間にオーバーフローした半田を離間させ、各パッド間の半田が隣接のパッドにオーバーフローすることを防止する。【選択図】        図１
2005347557.tif 000002
【特許請求の範囲】
【請求項１】
回路基板の電子部品を回路基板へ半田付けするためのパッド間の半田オーバーフロー発生の防止方法において、
該回路基板上に少なくとも2つのパッド間の領域においてソルダレジスト構造を形成する工程を備え、該ソルダレジスト構造によって、前記パッド間にオーバーフローした半田を離間させ、各前記パッド間の半田が隣接のパッドにオーバーフローすることを防止することを特徴とする回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項２】
前記ソルダレジスト構造の高度は前記パッドより高いまたは等しいことを特徴とする請求項1に記載の回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項３】
前記ソルダレジスト構造は少なくとも間隔部が形成されることを特徴とする請求項1に記載の回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項４】
前記ソルダレジスト構造は少なくとも緩衝部が形成されることを特徴とする請求項1に記載の回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項５】
回路基板の抵抗、コンデンサー、インダクタンス、タンタルコンデンサー、電解コンデンサー及び円形電解コンデンサーからなるグループから選ばれた1つの電子部品を回路基板へ半田付けするためのパッド間の半田オーバーフロー発生の防止方法において、
該回路基板上に少なくとも2つのパッド間の領域においてソルダレジスト構造を形成する工程を備え、該ソルダレジスト構造によって、前記パッド間にオーバーフローした半田を離間させ、各前記パッド間の半田が隣接のパッドにオーバーフローすることを防止することを特徴とする回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項６】
前記ソルダレジスト構造の高度は前記パッドより高いまたは等しいことを特徴とする請求項5に記載の回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項７】
前記ソルダレジスト構造は少なくとも間隔部が形成されることを特徴とする請求項5に記載の回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項８】
前記ソルダレジスト構造は少なくとも緩衝部が形成されることを特徴とする請求項5に記載の回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項９】
回路基板のトランジスタ及び3ピンダイオードからなるグループから選ばれた1つの電子部品を回路基板へ半田付けするためのパッド間の半田オーバーフロー発生の防止方法において、
該回路基板上に少なくとも2つのパッド間の領域においてソルダレジスト構造を形成する工程を備え、該ソルダレジスト構造によって、前記パッド間にオーバーフローした半田を離間させ、各前記パッド間の半田が隣接のパッドにオーバーフローすることを防止することを特徴とする回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項１０】
前記ソルダレジスト構造の高度は前記パッドより高いまたは等しいことを特徴とする請求項９に記載の回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項１１】
前記ソルダレジスト構造は少なくとも間隔部が形成されることを特徴とする請求項９に記載の回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項１２】
前記ソルダレジスト構造は少なくとも緩衝部が形成されることを特徴とする請求項９に
記載の回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項１３】
回路基板の抵抗アレイ、容量アレイ、IC、コネクター及び発振トランジスタからなるグループから選ばれた1つの電子部品を回路基板への半田付けするためのパッド間の半田オーバーフロー発生の防止方法において、
該回路基板上に少なくとも2つのパッド間の領域においてソルダレジスト構造を形成する工程を備え、該ソルダレジスト構造によって、前記パッド間にオーバーフローした半田を離間させ、各前記パッド間の半田が隣接のパッドにオーバーフローすることを防止することを特徴とする回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項１４】
前記ソルダレジスト構造の高度は前記パッドより高いまたは等しいことを特徴とする請求項１３に記載の回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項１５】
前記ソルダレジスト構造は少なくとも間隔部が形成されることを特徴とする請求項１３に記載の回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項１６】
前記ソルダレジスト構造は少なくとも緩衝部が形成されることを特徴とする請求項１３に記載の回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項１７】
回路基板の6ピントランジスタ、6ピンIC及び6ピンダイオードからなるグループから選ばれた1つの電子部品を回路基板へ半田付けするためのパッド間の半田オーバーフロー発生の防止方法において、
該回路基板上に少なくとも2つのパッド間の領域においてソルダレジスト構造を形成する工程を備え、該ソルダレジスト構造によって、前記パッド間にオーバーフローした半田を離間させ、各前記パッド間の半田が隣接のパッドにオーバーフローすることを防止することを特徴とする回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項１８】
前記ソルダレジスト構造の高度は前記パッドより高いまたは等しいことを特徴とする請求項１７に記載の回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項１９】
前記ソルダレジスト構造は少なくとも間隔部が形成されることを特徴とする請求項１７に記載の回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項２０】
前記ソルダレジスト構造は少なくとも緩衝部が形成されることを特徴とする請求項１７に記載の回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項２１】
回路基板のボールグリッドアレイ（BGA）パッケージである半導体チップまたはICの電子部品を回路基板へ半田付けするためのパッド間の半田オーバーフロー発生の防止方法において、
該回路基板上に少なくとも2つのパッド間の領域においてソルダレジスト構造を形成する工程を備え、該ソルダレジスト構造によって、前記パッド間にオーバーフローした半田を離間させ、各前記パッド間の半田が隣接のパッドにオーバーフローすることを防止することを特徴とする回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項２２】
前記ソルダレジスト構造の高度は前記パッドより高いまたは等しいことを特徴とする請求項２１に記載の回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項２３】
前記ソルダレジスト構造は少なくとも間隔部が形成されることを特徴とする請求項２１に記載の回路基板のパッド間の半田オーバーフロー発生の防止方法。
【請求項２４】
前記ソルダレジスト構造は少なくとも緩衝部が形成されることを特徴とする請求項２１に記載の回路基板のパッド間の半田オーバーフロー発生の防止方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半田オーバーフローの防止方法に関し、より詳しくは、各パッドが電気的に接続されるように電子部品のパッドの間に半田オーバーフローが生じることを防止する方法に関するものである。
【背景技術】
【０００２】
情報が爆発的に増え続けることに伴い、人々は情報の時代に導かれハイテックの先端を走っている。同時に、通信製品の日ごとに進歩していることによって、消費生活用電子製品がブームとなり、例えばパソコン、個人通信システム、デジタル電子通信製品などの製品は、全世界での売上が年々増えている。従って、異なる電子部品を回路基板に統合させることは電子製品の製造に極めて重要である。また、携帯式情報電子製品と携帯式通信製品の軽薄短小、多機能、高信頼性や低価格の要求のもとで、電子製品の配線のデザインもさらに集積化されるようになっている。
【０００３】
しかしながら、前記集積化の要求に応じるように、電子部品が緊密に回路基板に配置される必要があるため、回路基板上に各電子部品の端子に対応したパッドが極めて近接するようにデザインしなければならない。そこで、電子部品を回路基板に半田付けしようとする場合、電子部品のパッドの間の距離が近接しているため、各パッドの間にオーバーフローした半田が互いに接続され、短絡現象となる。
【０００４】
従来より、半田オーバーフローによる短絡現象を避けるために、例えば台湾特許公告第469678号及び第469679号等はこれらの問題を解決する方法として提案されている。台湾特許公告第469678号は電子部品の端子において回路基板に結合された固着端を変更する構造であるが、台湾特許公告第469679号は端子を貫通し固定するための収容チャネルを設置した絶縁ケースを提供する。
【０００５】
ただし、それらの提案はいずれも電子部品の構造の変更またはその他の素子の増加が必要であり、製造上の複雑や製造のコストが向上することとなる。また、それらの提案は、端子は従来の表面実装技術（surface mounted technology ,SMT）によって回路基板に固定されているが、半田リフロー後に、各電子部品と回路基板との接続欠陥の検出に関してはなんら開示されておらず、これによって、電子部品と回路基板との接続欠陥が生じて、電子部品と配線との接続状態が即時に検出できず、製品の歩留まりが低下する問題も起こる。
【０００６】
さらに、台湾特許公告第371369号には、ICパッケージにおけるICソケットに用いられたピン端の接続部の接続の検出や、印刷回路基板上のパターンの検出の方法が提案されている。該方法は、ICパッケージにおけるICソケットに用いられたピン端の貫通穴における半田レベルの変更によって、半田の不良や短絡現象があるかを検出する。そして、該方法は、ICパッケージが半田リフロー後に、熱によって生じた劣化をICソケットによって回避することができるが、目視検出方式では非常に手間がかかり、誤って判断するおそれがあるため、極めて経済的ではない。
【０００７】
また、本願の出願人は、2002年7月30日に自動光学検出機器の欠品や短絡に対する誤判率を低下させる方法を提案しており、例えば欠品、逆挿入、誤部品、短絡、開回路、極性、部品立ち、位置ずれ、リード浮き、半田過多、半田不足、横立ち、部品反転、白反転、半田未着、コールドソルダー等の欠陥を、半田リフロー後に自動光学検出機器（または自動光学検出システム）によって自動検出して、従来のように目視によって検出しなければ
ならず、または自動光学検出機器によって欠品や短絡の検出に対する誤判断率の向上による種種の欠点を解決する。
【特許文献１】台湾特許公告第３７１３６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記自動光学検出機器の欠品や短絡に対する誤判率を低下させる方法は、リフロー後に回路基板上に電子部品を表示するためのパターンに基づいて各電子部品と回路基板との接続の良否を検出することができるが、前記技術はSMT生産ラインの後工程に用いられている。即ち、前記技術は、半田オーバーフロー現象が生じた後のみ、生産者に関連の処理をするように告知することができるが、半田オーバーフロー現象の発生を予め回避することができない。よって、前記技術は半田オーバーフローの問題を根本的に解決できず、しかも前記技術のその他の提案も、検出後に除去や再製の作業を行う必要があるため、より手間がかかる。
【０００９】
従って、従来技術のように電子部品の構造の変更、またはその他の素子の増加が必要であり、半田リフロー後に各電子部品と回路基板との接続の良否を検出できず、または半田オーバーフロー現象が生じた後のみ、生産者に関連の処理をするように告知することができるため、製造の複雑や製造コストの増加、製品の歩留まりの低下、さらに半田オーバーフロー現象を予め回避することができない等の問題が起こる。ゆえに、従来技術は製造や検出上に関連する要求を満たせず、種種の問題が生じて、極めて解決すべき課題がある。
【００１０】
本発明は前記従来技術の課題に鑑みてなされたものであって、半田オーバーフロー現象を予め回避するための、回路基板のパッド間の半田オーバーフローを防止する方法を提供することを目的とする。
【００１１】
また、本発明は、半田リフロー後にも各電子部品と回路基板との接続の良否を検出することができ、製造や検出に関連する要求を満足させるための、回路基板のパッド間の半田オーバーフローを防止する方法を提供することを目的とする。
また、本発明は電子部品の構造の変更、またはその他の素子の増加がなく、半田オーバーフロー現象の発生を予め回避可能の、回路基板のパッド間の半田オーバーフローを防止する方法を提供することを目的とする。
【００１２】
また、本発明は製造プロセスを簡素化でき、しかもコストが経済的になるための、回路基板のパッド間の半田オーバーフローを防止する方法を提供することを目的とする。
また、本発明は例えば欠品、短絡やその他の検出項目に用いられ、製品の歩留まりを向上させるための、回路基板のパッド間の半田オーバーフローを防止する方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記及びその他の目的を達成するために、本発明に係る回路基板のパッド間の半田オーバーフロー発生の防止方法は、該回路基板上に少なくとも2つのパッド間の領域においてソルダレジスト構造を形成し、各パッド間の半田が隣接のパッドにオーバーフローしたことによる短絡現象を、該ソルダレジスト構造によって回避する工程を備える。該パッドは例えば抵抗、コンデンサー、インダクタンス、タンタルコンデンサー、電解コンデンサーまたは円形電解コンデンサー、トランジスタまたは3ピンダイオード、抵抗アレイ、容量アレイ、IC、コネクターまたは発振トランジスタ、6ピントランジスタ、6ピンICまたは6ピンダイオード、及びボールグリッドアレイ（BGA）パッケージである半導体チップまたはICなどの電子部品やその他の少なくとも2つの端子を有する電子部品等々の回路基板への半田付けとして用いられている。
【００１４】
該ソルダレジスト構造は、ハンドパッド間を殆んど全体含める領域またはそれらのパッド間の領域にレジストが形成され、かつ該ソルダレジスト構造の高度は、それらのパッドより大きいまたは等しければ良い。また、該ソルダレジスト構造の一部高度は、それらのパッドより小さくてもよい。また、該ソルダレジスト構造は、ソルダレジスト機能を向上させるため、固体または非固体である四辺形構造からなっても良く、少なくとも間隔部及び／または緩衝部が形成されても良い。
【００１５】
このように、本発明は、半田オーバーフロー現象の発生を該ソルダレジストによって予め回避することができ、従来技術のように半田リフロー後に各電子部品と回路基板との接続の良否を検出し、または半田オーバーフロー現象が生じた後のみ生産者に関連の処理をするように告知する必要があることによる製造の複雑や製造コストの増加、製品の歩留まりの低下、さらに半田オーバーフロー現象を予め回避することができない等の問題を解決することができる。
【００１６】
同時に、本発明に係る方法では、回路基板のデザインの初期において該ソルダレジスト構造が付加されて良く、製造上の困難がなく、従来技術のように電子部品の構造の変更またはその他の素子の増加による製造の複雑、製造コストの増加等の問題を回避することができる。
【００１７】
また、本発明に係る方法において形成されたソルダレジスト構造は、該回路基板上にそれらのパッドを表示するためのパターンとして、半田リフロー後に自動光学検出機器（または自動光学検出システム）が例えば欠品や短絡の欠陥の自動検出に用いられても良い。即ち、半田リフロー後に各電子部品と回路基板との接続の良否を該ソルダレジストによって検出することができるため、製品の歩留まりを向上させ、従来技術のように製造や検出上に関連する需要を満たせないことを回避する。
【発明を実施するための最良の形態】
【００１８】
以下、特定の具体実施例に基づいて本発明の実施方式を説明する。この技術に習熟した者は明細書に記載された内容によって簡単に本発明のその他の利点や効果を理解できる。本発明に係る実質的な技術内容は、広汎に下記の特許請求の範囲内に定義される。また、本発明は図示の実施形態に限定されるものではなく、本発明の技術思想の範囲内で数々の変更態様が可能であることは言うまでもない。
【００１９】
次に、図1ないし図4Fに沿って本発明に係る具体的な実施例を説明する。本発明は回路基板のパッド間の半田オーバーフロー発生の防止方法に関し、該パッド1は電子部品の回路基板（図示せず）への半田付けとして用いられ、該方法は図1に示すように、該回路基板上に少なくとも2つのパッド1の間の領域においてソルダレジスト3を形成する工程を備える。
【００２０】
図面を簡単化するために、図に回路基板上（紙面に相当する）に各電子部品に対応したパッド1及び各該パッド1間における半田（図示せず）が隣接のパッドにオーバーフローすることを防止するためのソルダレジスト3のみを示し、各電子部品の図示を省略している。該電子部品は、電気抵抗、コンデンサー、インダクタンス、タンタルコンデンサー、電解コンデンサーまたは円形電解コンデンサー等の2つの端子を有する部品から選択されても良く、またはトランジスタまたは3ピンダイオード等の3つの端子を有する部品から選択されても良く、または抵抗アレイ、容量アレイ、IC、コネクターまたは発振トランジスタ、6ピントランジスタ、6ピンICまたは6ピンダイオード等の5つの端子を有する部品から選択されても良く、またはボールグリッドアレイ（BGA）パッケージである半導体チップまたはICから選択されても良い。前記電子部品及びその他の適当の電子部品の構成や作用は
いずれも従来技術であるため、ここで詳しい説明を省略する。
【００２１】
本実施例において、本発明をより簡単にするために、2つの端子を有する電子部品を例に説明する。ただし、ここで、本発明はそれらの例に限定されるものではなく、その他の端子数の電子部品にも適用されることが当然である。
【００２２】
図1に示すソルダレジスト3は、2つの半田パッド1間を殆んど全体含める領域によって形成されるものである。図1に示すように、該ソルダレジスト3はそれらの半田パッド1間に形成され、且つ固体となっている四辺形構造であって、それらの半田パッド1間の領域が該ソルダレジスト3によって適当なレジスト領域となる。このように、製造期間においてそれらの半田パッド1間にオーバーフローした半田が該ソルダレジスト3構造によって隔てられ、従来技術のようにオーバーフロー現象による種種の問題を回避することができる。その他の実施例において、該ソルダレジスト3は図2Aないし図2Dに示すように、例えば「ロ」字形、「エ」字形、「日」字形、「二」字形等の構造であっても良い。また、図に示すように、該ソルダレジスト3構造は少なくとも1つの間隔部31が形成されている。即ち、該ソルダレジスト3は固体の四辺形の構造に限定されるものではなく、非固体である四辺形構造または例えば菱形、不規則なその他の構造であっても良い。
【００２３】
このように、それらの半田パッド1間にオーバーフローした半田が該ソルダレジスト3によってマスキングされ、かつ、オーバーフローがひどくなった場合、オーバーフローした半田を該間隔部31によって収容し、それらの半田パッド1間の領域において確実なマスキング効果を達成することができる。
【００２４】
図2Eないし図2Fに示すように、該ソルダレジスト3は、少なくとも1側が鋸歯型、波浪型の構造となり、例えば緩衝部33を有する構造からなっても良い。このように、オーバーフローした半田をマスキングすると同時に、半田オーバーフローの力を該緩衝部33によって緩和する効果が図れる。もちろん、2の以上の端子を有する電子部材に応用される場合、該ソルダレジスト3は複数の間隔部31または緩衝部33からなっても良く、図面に示すものに限定されるものではない。
【００２５】
同時に、間隔部31または緩衝部33が形成されたソルダレジスト3は、該間隔部31または緩衝部33が形成されていないソルダレジスト3より材料が少なくてすむため、コストがより低減されることとなる。
【００２６】
しかも、該ソルダレジスト3は、回路基板のデザインの初期において該デザインに付加されて良く、オーバーフローした半田をマスキングすると共に、リフロー後に、識別構造として自動光学検出機器（または自動光学検出システム）（図示せず）が各電子部品と回路基板との接続の良否に対しての検査に用いられも良く、製造上や検出に関連する要求を満足させる。また、各電子部品と回路基板との接続状態を自動光学検出機器によって検出する技術と原理は従来のものであるため、ここでは詳しい説明を省略する。
また、該ソルダレジスト3は例えば導電性のない材料からなるものが好ましく、半田オーバーフローをマスキングする際に、それらの半田パッド1が電気的に接続されるブリッジになることを回避する。また、該ソルダレジスト3は例えば白ペイント、または自動光学検出機器や自動光学検出システムによって検出可能の材料からなっても良いが、それらに限定されるものではない。
【００２７】
図3は、図1の側面図である。図3に示すように、該ソルダレジスト3の高度は、それらの半田パッド1より大きく、それらの半田パッド1間にオーバーフローした半田が該ソルダレジスト3構造にまたがって接続することはない。もちろん、該ソルダレジスト3の高度はそららの半田パッド1に等しくても良い。即ち、該ソルダレジスト3の高度は、それらの半田
パッド1より大きいまたは等しいものであって良いが、それらに限定されるものではない。
【００２８】
例えば、該ソルダレジスト3は、図4Aないし図4Fに示すように、一部の高度がそれらの半田パッド1より高いものであっても良く、または階段状になっているものであっても良く、またはその他の不規則なものからなる構造である。また、該ソルダレジスト3の左右両側または上表面は、異なる形状からなっても良い。
さらに、図4Aないし図4Fに示す高度の変化やその他の変化は、図2Eないし図2Fに示す変化に沿って、複数のソルダレジスト機能を有するソルダレジスト3に形成され、かつ該ソルダレジスト3構造は、例えば欠品、短絡またはその他の検出項目の検出に使用されており、本発明は半田オーバーフローの現象の発生を予め回避するとともに、半田リフロー後にも各電子部品と回路基板との接続の良否を検出するようにできる。
【００２９】
上記の実施例の説明から分かるように、例えば電気抵抗、コンデンサー、インダクタンス、タンタルコンデンサー、電解コンデンサーまたは円形電解コンデンサー、トランジスタまたは3ピンダイオード、抵抗アレイ、容量アレイ、IC、コネクターまたは発振トランジスタ、6ピントランジスタ、6ピンICまたは6ピンダイオード、及びボールグリッドアレイ（BGA）パッケージである半導体チップまたはICなどの電子部品等を応用する場合、前記電子部品の半田パッド1において各種の配列形状、スペックやサイズが異なっても、本発明の応用によって、該回路基板上の半田パッド1間の領域にソルダレジスト3構造を形成することができる。これによって、該ソルダレジスト3構造は、それらのパッドに近接することにより、半田オーバーフロー発生を防止し、かつ検出のための位置を明確に表示するように形成され、従来の方法の欠点を回避することができる。従って、本発明に係る方法は、回路基板上の任意の形状、サイズ、カラーや方向の各電子部品に適用され、半田オーバーフローの問題を根本的に解決し、かつ半田リフロー後にも各電子部品と回路基板との接続状態の検査として用いられるソルダレジスト構造を提供する。
【００３０】
上記のように、本発明は、半田オーバーフロー現象を予め回避し、回路基板のパッド間の半田オーバーフローを防止する方法であって、半田リフロー後にも各電子部品と回路基板との接続の良否を検出することができ、製造上や検出に関連する要求を満たせる。同時に、電子部品の構造の変更、またはその他の素子の増加がなく、半田オーバーフロー現象の発生を予め回避することができ、しかも製造プロセスを簡素化でき、コストが経済的になり、さらに、生産の効率や品質の信頼性を増加させ、製品の歩留まりを向上させる。
これらの実施の形態は本発明を例示する目的で示すものであり、本発明は、これらによって何ら限定されるものではない。本発明に係る実質的な技術内容は、下記の特許請求の範囲に定義される。特許請求の範囲を脱しない限り、本発明はこの技術分野に精通した者によって色々な修飾や変更が可能であり、そうした修飾や変更は本発明の技術範囲に入るものである。
【図面の簡単な説明】
【００３１】
【図１】本発明に係る方法に基づいてソルダレジスト構造をパッド間に形成させることを示す図である。
【図２】AないしFはその他のソルダレジスト構造を示す図である。
【図３】図1の側面図である。
【図４】AないしFは本発明に係る方法によってソルダレジスト構造をパッド間に形成させるその他の実施例を示す図である。
【符号の説明】
【００３２】
１  パッド、３  ソルダレジスト、３１  間隔部、３３  緩衝部。
【図１】
2005347557.tif 000003
【図２】
2005347557.tif 000004
【図３】
2005347557.tif 000005
【図４】
2005347557.tif 000006