(57)【要約】【課題】  多相信号処理回路をコンパクトに構成する。【解決手段】  複数の信号入力端子に対応して複数の信号検出回路３を設ける。これら複数の信号検出回路のいずれかが信号の入力を検出すると、信号選択回路５は、対応するスイッチ４をオンにする。信号処理回路１は、スイッチ４の導通により受け取った入力信号を処理して出力する。【選択図】        図２
2005057403.tif 000002
【特許請求の範囲】
【請求項１】
複数の入力信号をそれぞれ受け付ける複数の信号入力端子を有する回路であって、
信号処理回路と、
入力信号と基準信号をそれぞれ受け付ける二つの入力端子を備え、前記受け付けた入力信号と基準信号を比較することにより入力信号の検出信号を出力する複数の信号検出回路と、
前記複数の信号検出回路から前記検出信号をそれぞれ受け付ける複数の入力端子と、前記複数の入力端子に対応する複数の出力端子とを備え、前記検出信号を受け付けた入力端子に対応した出力端子から選択信号を出力する信号選択回路と、
前記選択信号を受け付けると、前記検出された入力信号を前記信号処理回路に導通させるよう制御するスイッチと、
を備えることを特徴とする多相信号処理回路。
【請求項２】
前記複数の信号検出回路はそれぞれ同一の回路であり、かつ、前記スイッチはそれぞれ同一であることを特徴とする請求項１に記載の多相信号処理回路。
【請求項３】
前記信号選択回路は、前記信号選択回路の複数の出力端子のうち、いずれかの出力端子から、前記選択信号を出力することを特徴とする請求項１に記載の多相信号処理回路。
【請求項４】
前記信号選択回路は、前記信号選択回路の入力端子と出力端子が同数であることを特徴とする請求項１に記載の多相信号処理回路。
【請求項５】
前記信号選択回路は、前記複数の信号検出回路のうち、前記検出信号を出力した信号検出回路に対応する信号入力端子に接続される入力信号線に間挿されるスイッチへ前記選択信号を出力することを特徴とする請求項１に記載の多相信号処理回路。
【請求項６】
前記信号処理回路は、信号比較回路、信号増幅回路、または、Ａ／Ｄ変換回路のいずれかであることを特徴とする請求項１に記載の多相信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理を行うための電子回路、特に、複数の入力信号を選択して信号処理を行うための電子回路、に関する。
【背景技術】
【０００２】
複数の入力端子が受け付けた入力信号を処理する回路である多相信号処理回路は、通常、入力端子ごとに信号処理回路が設けられる。これら複数の信号はそれぞれの信号処理回路により信号処理される。しかし、たとえば、多数の通信相手から入力信号を受け付ける多相信号処理回路では、特定の時間内においては、これらの通信相手のうちいずれかの入力信号のみを処理したい場合もある。このような場合には、これら複数の信号処理回路から出力される信号を合成して一つの信号を出力するための信号合成回路が設けられる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
前述の多相信号処理回路においては、複数の入力信号に対して、それと同じ数の信号処理回路が必要とされる。ここで、要求される信号処理内容が複雑なもの、例えば高速の信号増幅や多ビットのＡ／Ｄ変換等であれば、信号処理回路の１個あたりの回路規模、部品点数や電源消費電力は全体で多大なものとなる。電子機器は年々小型化、高性能化、低消費電力化が市場から要求されており、それに対する適応が益々困難になってきている。
【課題を解決するための手段】
【０００４】
本発明のある態様は、多相信号処理回路である。この回路は、複数の入力信号をそれぞれ受け付ける複数の信号入力端子を有する回路であって、信号処理回路と、入力信号と基準信号をそれぞれ受け付ける二つの入力端子を備え、その受け付けた入力信号と基準信号を比較することにより入力信号の検出信号を出力する複数の信号検出回路と、複数の信号検出回路から検出信号をそれぞれ受け付ける複数の入力端子と、それら複数の入力端子に対応する複数の出力端子とを備え、前記検出信号を受け付けた入力端子に対応した出力端子から選択信号を出力する信号選択回路と、選択信号を受け付けると、前記検出された入力信号を前記信号処理回路に導通させるよう制御するスイッチを備える。
【０００５】
「信号処理」とは、信号比較（コンパレータ）、信号増幅、Ａ／Ｄ変換等、電気信号に対して施される電気的な処理であればよい。
【０００６】
この多相信号処理回路の信号検出回路は信号比較回路であってもよく、スイッチは、トランジスタにより構成されるスイッチング素子であってもよい。また、信号検出回路とスイッチはそれぞれ同一の回路であってもよい。
【０００７】
信号選択回路は、信号選択回路の複数の出力端子のうち、いずれかの出力端子から、選択信号を出力するよう構成されてもよく、信号選択回路の入力端子と出力端子は同数であってもよい。また、信号選択回路は、複数の信号検出回路のうち、検出信号を出力した信号検出回路に対応する信号入力端子に接続される入力信号線に間挿されるスイッチへ選択信号を出力するよう構成されてもよい。
【発明の効果】
【０００８】
本発明によれば、多相信号処理回路をコンパクトに構成できる。
【発明を実施するための最良の形態】
【０００９】
図１は、従来の多相信号処理回路の構成を示す図である。同図に示すように、この回路は、Ａ１、Ａ２、・・・、Ａｎのｎ個の信号入力端子を有する。ここで、ｎは２以上の整数である。以下、Ａｘ（１≦ｘ≦ｎ）は信号入力端子をあらわすが、場合に応じて、該当する信号入力端子から入力される入力信号の電圧値としても使用する。また、この回路はＣに示す１個の信号出力端子を有する。Ａ１からＡｎに示す複数の信号入力端子には、それぞれ信号処理回路１が接続される。ここで、信号処理回路１は、各信号入力端子から入力された入力信号に所定の信号処理を施し、処理後の信号を出力する回路である。ここでいう信号処理とは、信号の増幅、Ａ／Ｄ変換など、入力信号に対する所定の電気的な処理をいう。
【００１０】
信号処理回路１は、その出力信号として、それぞれＢ１、Ｂ２、・・・、Ｂｎを出力する。信号合成回路２はこれらの信号を合成して信号処理回路１の出力信号を生成する。信号合成回路２の最も簡単な例は、信号処理回路１の出力がデジタル信号であれば、ｎ個の入力を受け付ける多入力のＮＯＲ回路である。信号処理回路１の出力がアナログ信号であれば、加算回路である。
【００１１】
図１に示す多相信号処理回路においては、ｎ個の入力信号に対して同じ数の信号処理回路１が必要とされる。したがって、信号処理回路１が複雑であるほど、またｎが大きいほど、部品点数や回路全体としての消費電力の増加が顕著になる。
【００１２】
図２は、本実施の形態における多相信号処理回路の構成を示す図である。この回路は複数の信号入力端子の中から入力信号が到来したものを検出し、その信号の入力が検出された端子一つのみを信号処理回路１の入力として接続することにより、信号処理回路１の個数を一つとすることが可能となるよう構成される。
【００１３】
本実施の形態における多相信号処理回路は、図１の多相信号処理回路と同様、Ａ１、Ａ２、・・・、Ａｎのｎ個の信号入力端子を有する。また、Ｃに示す１個の信号出力端子を有する。ｎ個の信号入力端子にはそれぞれ別個の入力信号が入力される。そして、これらｎ個の信号入力端子の入力信号をそれぞれ入力とする信号検出回路３が接続される。また、信号検出回路３は、Ｄに示す基準入力端子から定常値の基準信号の入力を受け付ける。信号検出回路３は、これら入力信号と基準信号を比較することにより入力信号の到来を検出するための回路である。信号検出回路３は一般に差動の信号比較回路（コンパレーター回路）が望ましい。信号検出回路３が入力信号を検出すると、それぞれ、Ｅ１、Ｅ２、・・・、Ｅｎに示すいずれかの検出信号を出力する。
【００１４】
Ｅ１、Ｅ２、・・・、Ｅｎは信号選択回路５の入力となる。信号選択回路５は、ｎ個の信号検出回路３のうちのいずれかから検出信号を受け取り、その入力信号が検出された信号入力端子に対応して、後述の選択信号を出力するための回路である。したがって、信号選択回路５は、信号入力端子の数、すなわち、ｎ個の入力端子を有する。また、信号選択回路５は、このｎ個の入力端子に対応してｎ個の出力端子を有する。信号選択回路５は、いずれかの選択信号出力線を介して、Ｆ１、Ｆ２、・・・、Ｆｎに示す選択信号を送る。
【００１５】
信号選択回路５の出力端子に接続される信号線である選択信号出力線を介して、それぞれ、対応するスイッチ４が制御される。スイッチ４は同図に示すように、各信号入力端子と信号処理回路１を結ぶ入力信号線にそれぞれ間挿され、その導通を制御する装置である。スイッチ４はトランジスタなどのスイッチング素子であってもよい。信号選択回路５は、その複数の入力端子のいずれかから検出信号を受けとると、対応する出力端子から選択信号を出力する。信号選択回路５にはＥ１、Ｅ２、・・・、Ｅｎが入力されるが、Ａ１、Ａ２、・・・、Ａｎの何れにも信号が到来しない場合、つまり定常状態ではＥ１、Ｅ２、・・・、Ｅｎには検出信号が現れない。その場合には何れのスイッチ４とも開放状態であり、Ｆ１、Ｆ２、・・・、Ｆｎの何れにも選択信号が出力されない。各スイッチ４のうち、選択信号を受けたスイッチ４が、唯一、オンとなる。信号処理回路１は、オンとなったスイッチ４に対応する信号入力端子から信号の入力をうけ、所定の信号処理を施した後、信号を出力する。
【００１６】
すなわち、Ａ１からＡｎのいずれかの信号入力端子から入力信号の到来が検出されると、信号選択回路５は、その信号入力端子に対応するスイッチ４をオンにする。これにより、入力信号は、直接、信号処理回路１の入力となり、信号処理回路１において信号処理された後、出力信号となるのである。
【００１７】
以下、複数の信号検出回路３のうち、ある信号入力端子Ａｘに接続されている信号検出回路３の出力信号をＥｘ、スイッチ４の選択信号をＦｘ、スイッチ４がオンになった場合にスイッチ４を通過して出力される信号をＧｘとそれぞれ呼ぶことにする。
【００１８】
図３は、あるスイッチ４についての各信号の電圧と時間の関係を示す図である。左上の図は、信号検出回路３に入力される入力信号Ａｘの電圧と時間の関係を示す。左上から２番目の図は、それに応じて、信号検出回路３から出力される検出信号Ｅｘの電圧と時間の関係を示す。左上から３番目の図、すなわち、左下から２番目の図は、それに応じて、対応するスイッチ４に印加される選択信号Ｆｘの電圧と時間の関係を示す。一番左下の図は、それに応じて、信号処理回路１の入力となるＧｘの電圧と時間の関係を示す。同図に示すＶｔｈとは、基準入力端子であるＤから定常的に入力される基準信号の電圧値である。説明の便宜のために同図の右においては、信号入力端子、信号検出回路３とスイッチ４は一組のみを抜粋してある。入力信号Ａｘが基準信号電圧Ｖｔｈより大きいか否かに応じて、Ｅｘは二値化される。以下、Ｅｘの高い方の値（Ａｘに信号入力が検出されたときのＥｘの値）をＨ値、低い方の値（Ａｘに信号入力が検出されないときのＥｘの値）をＬ値とよぶ。Ｖｔｈの値は、雑音による外乱要因を鑑みてもＡｘの定常状態（Ｅｘ＝Ｌ値）と、信号入力状態（Ｅｘ＝Ｈ値）の中間の値となるよう設定されることが望ましい。
【００１９】
信号検出回路３は、入力信号Ａｘに対して検出信号Ｅｘを出力するまでに同図に示す時間ｔｄだけ遅れを生じる。検出信号Ｅｘは信号選択回路５に入力され、それに対応して信号選択回路５は、選択信号Ｆｘを出力する。
【００２０】
選択信号Ｆｘは一旦出力されたら保持される。選択信号Ｆｘが出力されれば該当するスイッチ４はオンとなり、Ｇｘとして入力信号Ａｘがダイレクトに信号処理回路１に出力される。Ｇｘは入力信号Ａｘと比較して時間、振幅ともにほとんど同じものとなることが期待できる。また、Ｇｘ以外から信号処理回路１には入力がなされないので、精度の高い信号選択が実現される。ここで、入力信号Ａｘの１回目の信号は実際に処理すべき信号である２回目の信号と十分に離れて、同図に示すｔｉが、ｔｉ＞ｔｄとなるようにＡｘが入力されるよう設計するならば、信号検出回路の応答時間に余裕を持たせることが可能となる。とくに、入力信号が通信を介した入力であるならば、通信プロトコルをそのように設定するだけで実現が可能である。
【００２１】
図４は、信号検出回路３の回路構成図である。信号検出回路３は、同図に示すように、Ｐチャネル型ＭＯＳＦＥＴ７、Ｎチャネル型ＭＯＳＦＥＴ６およびバイアス用電圧源８により構成される既知の信号比較回路により実現することができる。したがって、信号検出回路３は、信号処理回路１に比べれば一般的にはるかに簡易に構成される。
【００２２】
本実施の形態においても、複数の信号入力端子と少なくとも同数の信号検出回路およびスイッチが必要である。しかし、信号処理が高度になるほど、信号検出回路とスイッチに要する回路規模、部品点数、消費電力よりも、信号処理回路に要するそれらの方がより大きなものとなる。つまり、回路システム全体では、入力信号の数（ｎ）が増加するほど、また、信号処理回路が複雑となるほど、従来の多相信号処理回路に比べて、より本発明の効果、すなわち、これらを抑制する効果が顕著に発揮される。また、従来必要とされた信号合成回路が不要となるメリットもある。
【００２３】
また、たとえば、多数の通信相手のうちの一人のみから入力信号を受け取り、その結果を処理するための多相信号処理回路の場合、通信プロトコルを本発明に適合する形式とすれば信号検出回路は応答時間が遅いものでも良くなる。応答時間が遅い回路は一般に回路規模、部品点数、電源消費電力が小さく、何れの点でもより望ましいものである。
【図面の簡単な説明】
【００２４】
【図１】従来の多相信号処理回路の構成図である。
【図２】実施の形態における多相信号処理回路の構成図である。
【図３】実施の形態における多相信号処理回路の動作の説明図である。
【図４】信号検出回路の構成図である。
【符号の説明】
【００２５】
１  信号処理回路、２  信号合成回路、３  信号検出回路、４  スイッチ、５  信号選択回路、６  Ｎチャネル型ＭＯＳＦＥＴ、７  Ｐチャネル型ＭＯＳＦＥＴ、８  バイアス用電圧源。
【図１】
2005057403.tif 000003
【図２】
2005057403.tif 000004
【図３】
2005057403.tif 000005
【図４】
2005057403.tif 000006