(57)【要約】【課題】  半導体チップの実装構造およびその取付構造の簡素化を図り、且つ確実に半導体チップの静電気対策を図る。【解決手段】  回路基板１０上に半導体チップ２３を配置して回路基板１０のパッド電極２５と半導体チップ２３のバンプ電極２４とを接続し、この半導体チップ２３の上面に導電性部材２６を配置した上、この半導体チップ２３の上面を跨いで導電性接続部材２７を配置し、その中央部２８を導電性部材２６の上面に接触させて、導電性接続部材２７の両端部２９を回路基板１０の係止孔３０に挿入して係止させ、これにより導電性接続部材２７を回路基板１０の基準電位に電気的に接続した。従って、導電性接続部材２７の取付作業が容易にできると共に、導電性接続部材２７を回路基板１０の基準電位に電気的に接続することができるので、半導体チップ２３の実装構造が簡単で、且つ確実に静電気対策を図ることができる。【選択図】        図２
2005093754.tif 000002
【特許請求の範囲】
【請求項１】
複数の電極が設けられた回路基板と、
裏面に前記回路基板の前記複数の電極と接続される複数のバンプ電極が設けられた半導体チップと、
この半導体チップの表面に設けられた導電性部材と、
前記半導体チップの表面を跨いで配置され、中央部が前記導電性部材に接触すると共に、両端部が前記回路基板に係止されて前記回路基板の基準電位に電気的に接続される導電性接続部材と
を備えたことを特徴とする半導体チップの実装構造。
【請求項２】
前記導電性部材は導電ゴムで形成されていることを特徴する請求項１に記載の半導体チップの実装構造。
【請求項３】
複数の電極が設けられた回路基板と、
裏面に前記回路基板の前記複数の電極と接続される複数のバンプ電極が設けられた半導体チップと、
この半導体チップの表面を跨いで配置され、中央部が前記半導体チップの表面を覆って接触すると共に、両端部が前記回路基板に係止されて前記回路基板の基準電位に電気的に接続される導電性接続部材と
を備えたことを特徴とする半導体チップの実装構造。
【請求項４】
前記半導体チップは、支持基板上に形成された絶縁層上に単結晶シリコンの薄膜層を形成した構造で、前記単結晶シリコンの薄膜層側を前記回路基板に向けて搭載されていることを特徴する請求項１〜３のいずれかに記載の半導体チップの実装構造。
【請求項５】
前記回路基板における前記半導体チップの搭載領域の外部両側には、前記回路基板の表裏面に貫通する係止孔がそれぞれ設けられ、
前記回路基板の裏面における前記係止孔の近傍には、前記基準電位の電極がそれぞれ設けられ、
前記導電性接続部材は、その両端部が前記回路基板の前記係止孔にその表面側から挿入されて裏面側に突出し、この突出した先端部分を前記基準電位の電極にそれぞれ接触させた状態で前記回路基板に係止される構成である
ことを特徴とする請求項１〜４のいずれかに記載の半導体チップの実装構造。
【請求項６】
前記回路基板における前記半導体チップの搭載領域の外部両側には、前記回路基板の表裏面に貫通する係止孔がそれぞれ設けられ、
これら係止孔の内周面および前記係止孔の表裏面側の各縁部には、前記基準電位の電極が連続してそれぞれ設けられ、
前記導電性接続部材は、その両端部が前記回路基板の前記係止孔にその表面側から挿入されて前記係止孔の内周面に位置する個所の前記電極にそれぞれ接触した状態で裏面側に突出し、この突出した先端部分を前記係止孔の裏面側に位置する個所の前記電極にそれぞれ接触させた状態で前記回路基板に係止される構成である
ことを特徴とする請求項１〜４のいずれかに記載の半導体チップの実装構造。
【請求項７】
前記回路基板における前記半導体チップの搭載領域の外部両側には、前記回路基板の表裏面に貫通する係止孔がそれぞれ設けられ、
これら係止孔のうち、一方の係止孔の近傍に位置する前記回路基板の裏面には、前記基準電位の第１電極が設けられ、他方の係止孔の近傍に位置する前記回路基板の表面には、前記基準電位の第２電極が設けられ、
前記導電性接続部材は、その両端部のうち、一方の端部が、前記回路基板の前記一方の係止孔にその表面側から挿入されて、その先端部分を裏面側の前記第１電極に接触させた状態で前記回路基板に係止され、前記導電性接続部材の他方の端部が、前記他方の係止孔にその表面側から裏面側に突出して前記回路基板に係止される係合片と、前記回路基板の表面に設けられた前記第２電極に接触する接触片とを備えた構成である
ことを特徴する請求項１〜４のいずれかに記載の半導体チップの実装構造。
【請求項８】
前記半導体チップの搭載領域の外部両側における前記回路基板の裏面には、収納凹部がそれぞれ設けられ、
前記回路基板の所定個所には、その表裏面に貫通する係止孔が前記収納凹部に対応してそれぞれ設けられ、
前記回路基板の表面における前記係止孔の近傍には、前記基準電位の電極がそれぞれ設けられ、
前記導電性接続部材は、その両端部が、前記係止孔にその表面側から前記収納凹部にそれぞれ挿入されて係止される係合片と、前記回路基板の表面に設けられた前記基準電位の電極にそれぞれ接触する接触片とを備えた構成である
ことを特徴する請求項１〜４のいずれかに記載の半導体チップの実装構造。
【請求項９】
前記導電性接続部材の前記中央部には、前記半導体チップの表面に対し接離方向に弾性変位する弾性部が一体に形成されていることを特徴する請求項１〜８のいずれかに記載の半導体チップの実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電子腕時計や携帯電話機などの電子機器に用いられる半導体チップの実装構造に関する。
【背景技術】
【０００２】
従来、電子腕時計や携帯電話機などの電子機器においては、小型化、軽量化、および高密度化が求められており、これに伴って電子機器に組み込まれる半導体チップにおいては、その集積度がますます増大し、多ピン、狭ピッチ化が進み、その実装においては、半導体チップをベアチップのまま回路基板上に搭載する傾向にある。
【０００３】
このような半導体チップを回路基板上に搭載する場合には、ＣＳＰ（チップサイズパッケージ）などの半導体チップの裏面に複数のバンプ電極を設け、これら複数のバンプ電極を回路基板の上面に設けられた複数のパッド電極に接続し、この状態で半導体チップと回路基板との間にアンダーフィルを充填させ、これにより半導体チップを回路基板上に固定している。
【０００４】
このような半導体チップの実装構造では、半導体チップの複数のバンプ電極と回路基板の複数のバッド電極とを一度に接続することができても、半導体チップの静電気対策を図るためには、半導体チップの表面に金属板などの導電性部材を設けて半導体チップの表面を覆い、この導電性部材をリード線などの接続部材で回路基板のグランドに接続する必要がある。
【０００５】
しかしながら、このような半導体チップの実装構造では、その静電気対策を図るために、半導体チップの表面に導電性部材を確実に固定しなければならず、しかもこの導電性部材をリード線などの接続部材で回路基板のグランドに接続しなければならないため、半導体チップの実装構造が複雑になるばかりか、静電気対策のための接続作業も必要となり、このため半導体チップの取付作業が煩雑になるという問題がある。
【特許文献１】特開２００２−１１０７１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
この発明が解決しようとする問題点は、半導体チップの実装構造およびその接続作業が煩雑で、簡単に半導体チップの静電気対策が図れない点にある。
【課題を解決するための手段】
【０００７】
この発明は、上記課題を解決するために、次のような構成要素を備えている。
なお、各構成要素には、後述する各実施形態の項で説明される各要素に付されている図面の参照番号などを括弧と共に付す。
請求項１に記載の発明は、図１〜図６に示すように、複数の電極（パッド電極２５）が設けられた回路基板（１０）と、裏面に前記回路基板の前記複数の電極と接続される複数のバンプ電極（２４）が設けられた半導体チップ（２３）と、この半導体チップの表面に設けられた導電性部材（２６、６１）と、前記半導体チップの表面を跨いで配置され、中央部（２８）が前記導電性部材に接触すると共に、両端部（２９、３６、４０、４１、５２）が前記回路基板に係止されて前記回路基板の基準電位に電気的に接続される導電性接続部材（２７）とを備えたことを特徴とする半導体チップの実装構造である。
【０００８】
請求項２に記載の発明は、図１〜図５に示すように、前記導電性部材（２６）が導電ゴムで形成されていることを特徴する請求項１に記載の半導体チップの実装構造である。
【０００９】
請求項３に記載の発明は、図７に示すように、複数の電極（パッド電極２５）が設けられた回路基板（１０）と、裏面に前記回路基板の前記複数の電極と接続される複数のバンプ電極（２４）が設けられた半導体チップ（２３）と、この半導体チップの表面を跨いで配置され、中央部（６６）が前記半導体チップの表面を覆って接触すると共に、両端部（６７）が前記回路基板に係止されて前記回路基板の基準電位に電気的に接続される導電性接続部材（６５）とを備えたことを特徴とする半導体チップの実装構造である。
【００１０】
請求項４に記載の発明は、図１〜図７に示すように、前記半導体チップ（２３）が、支持基板上に形成された絶縁層上に単結晶シリコンの薄膜層を形成した構造で、前記単結晶シリコンの薄膜層側を前記回路基板（１０）に向けて搭載されていることを特徴する請求項１〜３のいずれかに記載の半導体チップの実装構造である。
【００１１】
請求項５に記載の発明は、図１、図２および図７に示すように、前記回路基板（１０）における前記半導体チップ（２３）の搭載領域の外部両側に、前記回路基板の表裏面に貫通する係止孔（３０）がそれぞれ設けられ、前記回路基板の裏面における前記係止孔の近傍に、前記基準電位の電極（３１）がそれぞれ設けられ、前記導電性接続部材（２７、６５）は、その両端部（２９、６７）が前記回路基板の前記係止孔にその表面側から挿入されて裏面側に突出し、この突出した先端部分（２９ａ、６７ａ）を前記基準電位の電極にそれぞれ接触させた状態で前記回路基板に係止される構成であることを特徴とする請求項１〜４のいずれかに記載の半導体チップの実装構造である。
【００１２】
請求項６に記載の発明は、図３に示すように、前記回路基板（１０）における前記半導体チップ（２３）の搭載領域の外部両側に、前記回路基板の表裏面に貫通する係止孔（３０）がそれぞれ設けられ、これら係止孔の内周面および前記係止孔の表裏面側の各縁部に、前記基準電位の電極（３５）が連続してそれぞれ設けられ、前記導電性接続部材（２７）は、その両端部（３６）が前記回路基板の前記係止孔にその表面側から挿入されて前記係止孔の内周面に位置する個所の前記電極にそれぞれ接触した状態で裏面側に突出し、この突出した先端部分（３６ａ）を前記係止孔の裏面側に位置する個所の前記電極にそれぞれ接触させた状態で前記回路基板に係止される構成であることを特徴とする請求項１〜４のいずれかに記載の半導体チップの実装構造である。
【００１３】
請求項７に記載の発明は、図４に示すように、前記回路基板（１０）における前記半導体チップ（２３）の搭載領域の外部両側に、前記回路基板の表裏面に貫通する係止孔（４２、４３）がそれぞれ設けられ、これら係止孔のうち、一方の係止孔（４２）の近傍に位置する前記回路基板の裏面に、前記基準電位の第１電極（４４）が設けられ、他方の係止孔（４３）の近傍に位置する前記回路基板の表面に、前記基準電位の第２電極（４５）が設けられ、前記導電性接続部材（２７）は、その両端部（４０、４１）のうち、一方の端部（４０）が前記回路基板の前記一方の係止孔（４２）にその表面側から挿入されて、その先端部分（４０ａ）を裏面側の前記第１電極（４４）に接触させた状態で前記回路基板に係止され、前記導電性接続部材の他方の端部（４１）が、前記他方の係止孔（４３）にその表面側から裏面側に突出して前記回路基板に係止される係合片（４６）と、前記回路基板の表面に設けられた前記第２電極（４５）に接触する接触片（４７）とを備えた構成であることを特徴する請求項１〜４のいずれかに記載の半導体チップの実装構造である。
【００１４】
請求項８に記載の発明は、図５に示すように、前記半導体チップ（２３）の搭載領域の外部両側における前記回路基板（１０）の裏面に、収納凹部（５０）がそれぞれ設けられ、前記回路基板の所定個所に、その表裏面に貫通する係止孔（５１）が前記収納凹部に対応してそれぞれ設けられ、前記回路基板の表面における前記係止孔の近傍に、前記基準電位の電極（５５）がそれぞれ設けられ、前記導電性接続部材（２７）は、その両端部（５２）が、前記係止孔にその表面側から前記収納凹部にそれぞれ挿入されて係止される係合片（５３）と、前記回路基板の表面に設けられた前記基準電位の電極にそれぞれ接触する接触片（５４）とを備えた構成であることを特徴する請求項１〜４のいずれかに記載の半導体チップの実装構造である。
【００１５】
請求項９に記載の発明は、図６に示すように、前記導電性接続部材（２７）の前記中央部（２８）に、前記半導体チップ（２３）の表面に対し接離方向に弾性変位する弾性部（板ばね部６０）が一体に形成されていることを特徴する請求項１〜８のいずれかに記載の半導体チップの実装構造である。
【発明の効果】
【００１６】
請求項１に記載の発明によれば、回路基板上に半導体チップを配置して回路基板の電極に半導体チップのバンプ電極を接続し、この状態で半導体チップの表面に導電性部材を配置した上、この半導体チップの表面を跨いで導電性接続部材を配置し、この導電性接続部材の中央部を導電性部材の表面に接触させると共に、導電性接続部材の両端部を回路基板に係止させて導電性接続部材を回路基板の基準電位に電気的に接続しているので、導電性接続部材の取付作業が容易にできると共に、導電性接続部材によって導電性部材を半導体チップの表面に押し付けて固定することができ、これにより導電性接続部材を介して導電性部材を簡単に且つ確実に回路基板の基準電位に電気的に接続することができるので、半導体チップの実装構造が簡単で、容易に且つ確実に半導体チップの静電気対策を図ることができる。
【００１７】
請求項２に記載の発明によれば、導電性部材が導電ゴムで形成されていることにより、導電性接続部材として金属板を用いても、回路基板上に配置された半導体チップの表面を跨いで導電性接続部材を配置し、この導電性接続部材の両端部を回路基板に係止させて回路基板の基準電位に電気的に接続するときに、導電性接続部材の中央部が導電ゴムの導電性部材に弾接するので、この導電性部材に導電性接続部材を確実に接触させることができると共に、導電性部材が弾力的に半導体チップに押し付けられるので、導電性部材を半導体チップに確実に固定することができるほか、導電性部材の弾性によって半導体チップの表面を良好に保護することもでき、これにより導電性接続部材が金属板であっても半導体チップの表面を傷付けないようにすることができる。
【００１８】
請求項３に記載の発明によれば、回路基板上に半導体チップを配置して回路基板の電極に半導体チップのバンプ電極を接続し、この状態で半導体チップの表面を跨いで導電性接続部材を配置し、この導電性接続部材の中央部を半導体チップの表面にその表面を覆って接触させると共に、導電性接続部材の両端部を回路基板に係止させて導電性接続部材を回路基板の基準電位に電気的に接続しているので、導電性接続部材の取付作業が容易にできると共に、導電性接続部材を簡単に且つ確実に回路基板の基準電位に電気的に接続することができるほか、特に導電性接続部材の中央部を半導体チップの表面にその表面を覆って押し付けているので、半導体チップの表面に導電性部材を設けなくても、半導体チップの静電気対策を図ることができ、このため、より一層、半導体チップの実装構造の簡素化を図ることができる。
【００１９】
請求項４に記載の発明によれば、半導体チップが支持基板上に形成された絶縁層上に単結晶シリコンの薄膜層を形成した構造で、単結晶シリコンの薄膜層側を回路基板に向けて搭載されていることにより、従来のバルクシリコンウエハを用いた半導体チップに比べて、高速化および低消費電力化を図ることができる。すなわち、従来のバルクシリコンウエハを用いた半導体チップでは、バルクシリコンウエハの厚みが数百ミクロンで、その表面に形成される半導体デバイスがバルクシリコンウエハの表面から１ミクロン以下の領域で、残りの領域が主として半導体デバイスを支持する支持基板となり、この支持基板に回路的にコンデンサと等価な寄生容量と呼ばれるものが形成され、これにより電流の立上りが阻害され、動作速度が制限される。これに対し、この発明で用いられている半導体チップでは、絶縁層上に単結晶シリコンの薄膜層を形成した構造であるから、従来のバルクシリコンウエハの支持基板による寄生容量の影響を受けることがあまりなく、このため電流の立上りが速くなり、動作速度の高速化および低消費電力化を図ることができる。
【００２０】
請求項５に記載の発明によれば、回路基板上に配置された半導体チップの表面を跨いで導電性接続部材を配置して回路基板に係止するときに、導電性接続部材の両端部を回路基板に設けられた係止孔にその表面側から挿入して裏面側に突出させ、この突出した先端部分を回路基板の裏面に設けられた基準電位の電極にそれぞれ接触させて回路基板に係止させるので、導電性接続部材の取付作業が容易にできると共に、導電性接続部材によって半導体チップの表面側を回路基板の基準電位に簡単に且つ確実に接続することができ、これにより良好に且つ確実に静電気対策を図ることができる。
【００２１】
請求項６に記載の発明によれば、回路基板にその表裏面に貫通して設けられた係止孔の内周面およびその係止孔の表裏面側の各縁部に基準電位の電極を連続させて設けたので、回路基板上に配置された半導体チップの表面を跨いで導電性接続部材を配置して回路基板に係止するときに、導電性接続部材の両端部を回路基板の係止孔にその表面側から挿入すると、その両端部が係止孔の内周面に位置する個所の電極にそれぞれ接触し、且つ裏面側に突出した先端部分が係止孔の裏面側に位置する個所の電極にそれぞれ接触して回路基板に係止されるので、請求項５に記載の発明と同様、導電性接続部材の取付作業が容易にできると共に、導電性接続部材によって良好に静電気対策を図ることができるほか、特に導電性接続部材の両端部が係止孔の内周面に位置する個所と係止孔の裏面側に位置する個所との２か所で基準電位の電極に接触しているので、接続信頼性を高めることができる。
【００２２】
請求項７に記載の発明によれば、回路基板上に配置された半導体チップの表面を跨いで導電性接続部材を配置して回路基板に係止するときに、導電性接続部材の両端部のうち、一方の端部を回路基板の一方の係止孔に挿入し、この挿入した先端部分を裏面側の第１電極に接触させて回路基板に係止させると共に、導電性接続部材の他方の端部に形成された係合片を他方の係止孔に挿入させて回路基板に係止させ、且つ他方の端部に形成された接触片を回路基板の表面側に設けられた第２電極に接触させるので、基準電位の第１、第２電極がそれぞれ回路基板の裏面と表面とに別々に設けられていても、導電性接続部材を回路基板の基準電位に確実に接続することができると共に、導電性接続部材の取付作業が容易にでき、これによっても良好に且つ確実に静電気対策を図ることができる。
【００２３】
請求項８に記載の発明によれば、回路基板の裏面における半導体チップの搭載領域の外部両側に収納凹部をそれぞれ設け、これら収納凹部に対応する個所の回路基板に係止孔をそれぞれ設け、導電性接続部材の両端部に、係止孔にその表面側から収納凹部にそれぞれ挿入されて係止される係合片と、回路基板の表面側に設けられた基準電位の電極にそれぞれ接触する接触片とを設けたことにより、回路基板上に配置された半導体チップの表面を跨いで導電性接続部材を配置して回路基板に係止するときに、導電性接続部材の両端部における係合片を係止孔にその表面側から収納凹部にそれぞれ挿入して係止させることができると共に、両端部における接触片を回路基板の表面に設けられた基準電位の電極にそれぞれ接触させることができ、これにより回路基板の表面のみに基準電位の電極に設けられていても、導電性接続部材を回路基板の基準電位に確実に接続することができると共に、導電性接続部材の取付作業が容易にでき、これによっても良好に且つ確実に静電気対策を図ることができるほか、特に導電性接続部材の両端部が回路基板の裏面に設けられた収納凹部内に収納されるので、導電性接続部材の両端部が回路基板の裏面側に突出して邪魔にならないようにすることができる。
【００２４】
請求項９に記載の発明によれば、導電性接続部材の中央部に一体に形成された弾性部が半導体チップの表面に対し接離方向に弾性変位することにより、必ずしも半導体チップの表面に導電ゴムからなる導電性部材を設ける必要はなく、半導体チップの表面に導電性部材として金属被膜を形成しても、回路基板上に配置された半導体チップの表面を跨いで導電性接続部材を配置し、この導電性接続部材の両端部を回路基板に係止させて回路基板の基準電位に電気的に接続するときに、導電性接続部材の弾性部が金属被膜からなる導電性部材、または半導体チップの表面に弾接するので、半導体チップの表面側を回路基板の基準電位に確実に接続することができると共に、導電性接続部材の取付作業も容易にでき、これによっても良好に且つ確実に静電気対策を図ることができる。
【発明を実施するための最良の形態】
【００２５】
（実施形態１）
以下、図１および図２を参照して、この発明を電子腕時計に適用した実施形態１について説明する。
図１はこの発明を適用した電子腕時計の要部を示した拡大断面図、図２はその内部に組み込まれた半導体チップの実装構造を示した拡大断面図である。
この電子腕時計は、図１に示すように、腕時計ケース１を備えている。この腕時計ケース１は、合成樹脂からなり、その内部に金属製の補強部材２が埋め込まれ、この補強部材２の一部が腕時計ケース１の内周面から内部に向けて突出した構成になっている。この腕時計ケース１内の上部には、時計ガラス３がパッキン４を介して嵌め込まれており、この時計ガラス３の下側に位置する腕時計ケース１の内部には、時計モジュール５が収納されている。また、この腕時計ケース１の下部には、裏蓋６が防水リング７を介して取り付けられている。
【００２６】
時計モジュール５は、図１に示すように、上部ハウジング８と下部ハウジング９とを備え、これら上部ハウジング８と下部ハウジング９との間に回路基板１０が配置されていると共に、下部ハウジング９の下面に地板１１が配置され、この地板１１の複数のフック部（図示せず）が上部ハウジング８の外側面に設けられた係止部（図示せず）に係止されることにより、上部ハウジング８と下部ハウジング９とが相互に取り付けられ、この状態で地板１１の下面にモジュール押え１２が配置され、このモジュール押え１２によって腕時計ケース１内に配置されている。
【００２７】
この場合、上部ハウジング８の内部には、図１に示すように、液晶表示素子１３、スペーサ１４、およびバックライト素子１５が上から順に配置されている。液晶表示素子１３は、時刻などの情報を電気光学的に表示するものであり、インターコネクタ１６によって回路基板１０と電気的に接続された状態で上部ハウジング８内に支持されている。バックライト素子１５は、ＥＬ素子（エレクトロルミネッセンス素子）などの平面型の発光素子であり、液晶表示素子１３の下面にスペーサ１４を介して配置され、この状態で面発光した光によって液晶表示素子１３の下面全体を照明するように構成されている。
【００２８】
また、上部ハウジング８の上面には、図１に示すように、文字板１７および透明なソーラパネル１８が下から順に配置されている。文字板１７は、液晶表示素子１３の上側に位置した状態で、上部ハウジング８の上面に配置され、液晶表示素子１３の表示領域に対応する個所に開口部１７ａが設けられ、この開口部１７ａを通してその上方から液晶表示素子１３に表示された情報が見えるように構成されている。ソーラパネル１８は、時計ガラス３を通して腕時計ケース１内に入射した外部を受光して起電力を発生する透過型のものであり、透明な両面接着テープ１９によって文字板１７の上面に接着され、この状態で文字板１７および両面接着テープ１９に設けられた貫通孔２０ａ内を挿通する接続用のコイルばね２０によって回路基板１０と電気的に接続されている。
【００２９】
一方、下部ハウジング９の内部には、電池２１が回路基板１０と電気的に接続された状態で電池押え２１ａによって固定されており、また裏蓋６の内面には、圧電素子２２が回路基板１０と電気的に接続された状態で設けられている。さらに、上部ハウジング８と下部ハウジング９との間に配置された回路基板１０には、半導体チップ２３が液晶表示素子１３の下側に対応して設けられている。この半導体チップ２３は、図示しないが、支持基板上に絶縁層を形成し、この絶縁層上に単結晶シリコンの薄膜層を形成したＳＯＩ（シリコン・オン・インシュレータ）構造で、上下反転させた状態、つまり単結晶シリコンの薄膜層を回路基板１０の上面に向けた状態で回路基板１０に搭載されている。
【００３０】
すなわち、この半導体チップ２３は、その上面側に支持基板が配置され、その下面に絶縁層が形成され、この絶縁層の下面に単結晶シリコンの薄膜層が形成された構造で、この単結晶シリコンの薄膜層に半導体デバイスが形成され、図２に示すように、その下面に半田ボールからなる複数のバンプ電極２４が設けられ、これらバンプ電極２４が回路基板１０の上面に設けられた複数のパッド電極２５に半田接合によって接続されている。また、この半導体チップ２３の上面には、導電ゴムからなるシート状の導電性部材２６が配置されており、この導電性部材２６の上面には、導電性接続部材２７が半導体チップ２３の上面を跨いで配置されている。
【００３１】
この導電性接続部材２７は、導電性を有する金属板からなり、その中央部２８が導電性部材２６の上面に接触し、両端部２９が回路基板１０に係止されて回路基板１０の基準電位に電気的に接続されるように構成されている。この場合、回路基板１０には、その上下面に貫通する一対の係止孔３０が半導体チップ２３の搭載領域の外部両側に位置して設けられており、この回路基板１０の下面における一対の係止孔３０の近傍には、グランド電極である基準電位の電極３１がそれぞれ設けられている。そして、導電性接続部材２７は、その両端部２９が回路基板１０の係止孔３０にその上面側から挿入して下面側に突出し、この突出した先端部分２９ａを基準電位の電極３１にそれぞれ接触させた状態で回路基板１０の下面に係止されるように構成されている。
【００３２】
このような電子腕時計における半導体チップ２３の実装構造では、回路基板１０上に半導体チップ２３を配置して、回路基板１０のパッド電極２５と半導体チップ２３のバンプ電極２４とを半田接合によって接続固定し、この状態で半導体チップ２３の上面に導電性部材２６を配置した上、この半導体チップ２３の上面を跨いで導電性接続部材２７を配置し、この導電性接続部材２７の中央部２８を導電性部材２６の上面に接触させると共に、導電性接続部材２７の両端部２９を回路基板１０の各係止孔３０にその上面側から挿入して下面側に突出させ、この突出した先端部分２９ａを回路基板１０の下面に設けられた基準電位の電極３１にそれぞれ接触させて回路基板１０の下面に係止させることにより、導電性接続部材２７を回路基板１０に取り付けると共に、この導電性接続部材２７を回路基板１０の基準電位に電気的に接続している。
【００３３】
このように、この半導体チップ２３の実装構造によれば、回路基板１０上に配置された半導体チップ２３の上面を跨いで導電性接続部材２７を配置して回路基板１０に係止させるときに、導電性接続部材２７の両端部２９を回路基板１０の係止孔３０に挿入させ、その裏面側に突出した先端部分２９ａを回路基板１０の裏面に設けられた電極３１に接触させて係止させるだけで良いので、導電性接続部材２７の取付作業が容易にできると共に、導電性接続部材２７によって導電性部材２７を簡単に且つ確実に回路基板１０の基準電位に電気的に接続することができ、しかも導電性接続部材２７によって導電性部材２６を半導体チップ２３の上面に押し付けて固定することができるので、半導体チップ２３の実装構造が簡単で、容易に且つ確実に半導体チップ２３の静電気対策を図ることができる。
【００３４】
この場合、導電性部材２６が導電ゴムで形成されていることにより、導電性接続部材２７として金属板を用いても、回路基板１０上に配置された半導体チップ２３の上面を跨いで導電性接続部材２７を配置し、この導電性接続部材２７の両端部２９を回路基板１０に係止させて回路基板１０の基準電位に電気的に接続するときに、導電性接続部材２７の中央部２８が導電ゴムからなる導電性部材２６に弾接するので、この導電性部材２６に導電性接続部材２７の中央部２８を確実に接触させることができると共に、導電性部材２６が弾力的に半導体チップ２３に押し付けられるので、導電性部材２６を半導体チップ２３に良好に且つ確実に固定することができるほか、導電性部材２６の弾性によって半導体チップ２３の上面を良好に保護することもでき、これにより導電性接続部材２７が金属板であっても半導体チップ２３の上面を傷付けないようにすることができる。
【００３５】
また、この半導体チップ２３の実装構造では、半導体チップ２３が支持基板上に形成された絶縁層上に単結晶シリコンの薄膜層を形成したＳＯＩ構造であるから、従来のバルクシリコンウエハを用いた半導体チップに比べて、高速化および低消費電力化を図ることができる。すなわち、従来のバルクシリコンウエハを用いた半導体チップでは、バルクシリコンウエハの厚みが数百ミクロンで、その表面に形成される半導体デバイスがバルクシリコンウエハの表面から１ミクロン以下の領域で、残りの領域が主として半導体デバイスを支持する支持基板となり、この支持基板に回路的にコンデンサと等価な寄生容量と呼ばれるものが形成され、これにより電流の立上りが阻害され、動作速度が制限される。これに対し、この実施形態の半導体チップ２３では、絶縁層上に単結晶シリコンの薄膜層を形成した構造であるから、従来のバルクシリコンウエハの支持基板による寄生容量の影響を受けることがあまりなく、このため電流の立上りが速くなり、動作速度の高速化および低消費電力化を図ることができる。
【００３６】
（実施形態２）
次に、図３を参照して、この発明に係る半導体チップの実装構造の実施形態２について説明する。なお、図１および図２に示された実施形態１と同一部分には同一符号を付して説明する。
この半導体チップの実装構造は、図３に示すように、回路基板１０における半導体チップ２３の搭載領域の外部両側に設けられた一対の係止孔３０の内周面およびその各係止孔３０の上下面側に位置する各縁部に基準電位の電極３５を連続させてそれぞれ設け、これら電極３５に導電性接続部材２７の両端部３６をそれぞれ接触させて回路基板１０の下面に係止させた構造で、これ以外は実施形態１とほぼ同じ構造になっている。この場合、導電性接続部材２７は、実施形態１と同様、導電性を有する金属板からなり、その中央部２８が導電性部材２６の上面に接触するように構成されているほか、特に両端部３６が回路基板１０の係止孔３０の内周面に位置する個所と、係止孔３０の下面側に位置する個所との２か所で、基準電位の電極３５に接触して回路基板１０に係止されるように構成されている。
【００３７】
このような半導体チップ２３の実装構造によれば、回路基板１０上に配置された半導体チップ２３の上面を跨いで導電性接続部材２７を配置して回路基板１０に係止させるときに、導電性接続部材２７の両端部３６を回路基板１０の係止孔３０にその上面側から挿入すると、その両端部３６がそれぞれ係止孔３０の内周面に位置する個所の電極３５に接触し、この状態で下面側に突出した先端部分３６ａが係止孔３０の下面側に位置する個所の電極３５に接触して回路基板１０の下面に係止されるので、実施形態１と同様の作用効果があるほか、特に導電性接続部材２７の両端部３６が係止孔３０の内周面に位置する個所と係止孔３０の下面側に位置する個所との２か所で基準電位の電極３５に接触しているので、接続信頼性を高めることができる。
【００３８】
（実施形態３）
次に、図４を参照して、この発明に係る半導体チップの実装構造の実施形態３について説明する。この場合にも、図１および図２に示された実施形態１と同一部分に同一符号を付して説明する。
この半導体チップの実装構造は、図４に示すように、導電性接続部材２７の両端部４０、４１のうち、一方（同図では右方）の端部４０が回路基板１０の一方（同図では右方）の係止孔４２に挿入されて下面側の第１電極４４に接触した状態で回路基板１０に係止され、導電性接続部材２７の他方（同図では左方）の端部４１が、他方（同図では左方）の係止孔４３に挿入されて回路基板１０に係止される係合片４６と、回路基板１０の上面側に設けられた第２電極４５に接触する接触片４７とを備えた構造で、これ以外は実施形態１とほぼ同じ構造になっている。
【００３９】
すなわち、回路基板１０には、図４に示すように、その上下面に貫通する一対の係止孔４２、４３が半導体チップ２３の搭載領域の外部両側に位置して設けられている。これら係止孔４２、４３のうち、一方（同図では右方）の係止孔４２の近傍に位置する回路基板１０の下面には、基準電位の第１電極４４が設けられており、他方（同図では左方）の係止孔４３の近傍に位置する回路基板１０の上面には、基準電位の第２電極４５が設けられている。また、導電性接続部材２７の両端部４０、４１のうち、一方（図４では右方）の端部４０は、実施形態１と同様、回路基板１０の一方の係止孔４２にその上面側から挿入され、その先端部分４０ａが下面側の第１電極４４に接触して回路基板１０に係止されるように構成されている。また、他方（同図では左方）の端部４１は、他方の係止孔４３に挿入されて回路基板１０の下面に係止される係合片４６と、回路基板１０の上面に設けられた第２電極４５に接触する接触片４７とを備えた構成になっている。
【００４０】
このような半導体チップ２３の実装構造によれば、回路基板１０上に配置された半導体チップ２３の上面を跨いで導電性接続部材２７を配置して回路基板１０に係止させるときに、導電性接続部材２７の両端部４０、４１のうち、一方の端部４０を回路基板１０の一方の係止孔４２に上面側から挿入して下面側に突出させ、この突出した先端部分４０ａを下面側の第１電極４４に接触させて回路基板１０の下面に係止させると共に、導電性接続部材２７の他方の端部４１に形成された係合片４６を他方の係止孔４３に挿入させて回路基板１０の下面に係止させ、且つこの他方の端部４１に形成された接触片４７を回路基板１０の上面に設けられた第２電極４５に接触させることにより、実施形態１と同様、導電性接続部材２７を回路基板１０に容易に取り付けることができると共に、この導電性接続部材２７を確実に回路基板１０の基準電位に電気的に接続することができる。
【００４１】
この場合には、特に導電性接続部材２７の両端部４０、４１のうち、一方の端部４０を回路基板１０の一方の係止孔４２に挿入させて、その先端部分４０ａを回路基板１０の下面に設けられた第１電極４４に接触させ、且つ導電性接続部材２７の他方の端部４１に形成された接触片４７を回路基板１０の上面に設けられた第２電極４５に接触させるので、基準電位の第１、第２電極４４、４５がそれぞれ回路基板１０の下面と上面とに別々に設けられていても、導電性接続部材２７を回路基板１０の基準電位に確実に接続することができ、このため実施形態１と同様、良好に且つ確実に半導体チップ２３の静電気対策を図ることができる。
【００４２】
（実施形態４）
次に、図５を参照して、この発明に係る半導体チップの実装構造の実施形態４について説明する。この場合にも、図１および図２に示された実施形態１と同一部分には同一符号を付して説明する。
この半導体チップの実装構造は、図５に示すように、回路基板１０の下面における半導体チップ２３の搭載領域の外部両側に収納凹部５０をそれぞれ設け、この収納凹部５０に対応する個所の回路基板１０に係止孔５１をそれぞれ上下に貫通させて設け、導電性接続部材２７の両端部５２を、係止孔５１に挿入されて回路基板１０に係止される係合片５３と、回路基板１０の上面に設けられた基準電位の電極５５に接触する接触片５４とで構成した構造で、これ以外は実施形態３とほぼ同じ構造になっている。
【００４３】
この場合、回路基板１０の上面における各係止孔５１の近傍には、基準電位の電極５５がそれぞれ設けられている。また、導電性接続部材２７の両端部５２に設けられた各係合片５３は、それぞれ係止孔５１に上面側から収納凹部５０内に挿入されて収納凹部５０の内部上面に係止され、これにより導電性接続部材２７を回路基板１０に係止するように構成されている。また、導電性接続部材２７の両端部５２に設けられた各接触片５４は、回路基板１０の上面に設けられた基準電位の電極５５にそれぞれ上方から弾力的に接触するように構成されている。
【００４４】
このような半導体チップ２３の実装構造においても、回路基板１０上に配置された半導体チップ２３の上面を跨いで導電性接続部材２７を配置して回路基板１０に係止させるときに、導電性接続部材２７の両端部５２に設けられた各係合片５３をそれぞれ係止孔５１に挿入させて回路基板１０の下面に設けられた収納凹部５０内に突出させ、この突出した先端部分を収納凹部５０の内部上面に係止させることにより、導電性接続部材２７を回路基板１０に係止させると共に、導電性接続部材２７の両端部５２に設けられた各接触片５４を回路基板１０の上面に設けられた基準電位の電極５５にそれぞれ弾接させるので、基準電位の電極５５が回路基板１０の上面に設けられていても、導電性接続部材２７を回路基板１０の基準電位に確実に接続することができると共に、導電性接続部材２７の取付作業が容易にでき、このため実施形態１と同様、良好に且つ確実に半導体チップ２３の静電気対策を図ることができる。
【００４５】
（実施形態５）
次に、図６を参照して、この発明に係る半導体チップの実装構造の実施形態５について説明する。この場合にも、図１および図２に示された実施形態１と同一部分には同一符号を付して説明する。
この半導体チップの実装構造は、図６に示すように、導電性接続部材２７の中央部２８に複数の板ばね部６０を設け、半導体チップ２３の上面に金属被膜からなる導電性部材６１を設けた構造で、これ以外は実施形態１とほぼ同じ構造になっている。すなわち、この導電性接続部材２７は、実施形態１と同様、導電性を有する金属板からなり、その両端部２９が回路基板１０に設けられた係止孔３０に挿入されて回路基板１０の下面に係止されることにより、回路基板１０の下面に設けられた基準電位の電極３１に接触して電気的に接続されるほか、特に導電性部材６１の上面に対応する中央部２８に複数の板ばね部６０を設け、これら板ばね部６０が金属被膜からなる導電性部材６１にそれぞれ弾接するように構成されている。
【００４６】
このような半導体チップ２３の実装構造によれば、回路基板１０上に配置された半導体チップ２３の上面を跨いで導電性接続部材２７を配置して回路基板１０に係止させるときに、導電性接続部材２７の中央部２８に設けられた複数の板ばね部６０が導電性部材６１の上面に弾力的に接触するので、必ずしも半導体チップ２３の上面に導電ゴムからなる導電性部材２６を設ける必要はなく、半導体チップ２３の上面に金属被膜からなる導電性部材６１を設けた構造でも、導電性部材６１と導電性接続部材２７とを確実に導通させることができると共に、半導体チップ２３の上面を跨いで配置された導電性接続部材２７の両端部２９を回路基板１０の下面に係止させて回路基板１０の基準電位に電気的に接続することができるので、導電性接続部材２７の取付作業が容易にできると共に、導電性接続部材２７を回路基板１０の基準電位に確実に接続することができ、これによっても良好に且つ確実に半導体チップ２３の静電気対策を図ることができる。
【００４７】
（実施形態６）
次に、図７を参照して、この発明に係る半導体チップの実装構造の実施形態６について説明する。この場合にも、図１および図２に示された実施形態１と同一部分には同一符号を付して説明する。
この半導体チップの実装構造は、図７に示すように、導電性接続部材６５の中央部６６を半導体チップ２３の上面に直接接触させて配置した構造で、これ以外は実施形態１とほぼ同じ構造になっている。すなわち、この導電性接続部材６５は、実施形態１と同様、導電性を有する金属板からなり、その両端部６７が回路基板１０に設けられた係止孔３０に挿入されて回路基板１０の下面に係止されることにより、回路基板１０の下面に設けられた基準電位の電極３１に接触して電気的に接続されるほか、特に中央部６６のほぼ全域に凹部６８が設けられ、この凹部６８の下面全体が半導体チップ２３の上面を覆って直接接触するように構成されている。
【００４８】
このような半導体チップ２３の実装構造によれば、回路基板１０上に配置された半導体チップ２３の上面を跨いで導電性接続部材６５を配置して、導電性接続部材６５の両端部６７を回路基板１０の各係止孔３０にそれぞれ挿入して回路基板１０の基準電位の電極３１に接触させた状態で回路基板１０に係止させると、導電性接続部材６５の中央部６６に設けられた凹部６８の下面全体が半導体チップ２３の上面にその上面を覆って接触するので、導電性接続部材６５の取付作業が容易にできると共に、導電性接続部材６５を簡単に且つ確実に回路基板１０の基準電位に電気的に接続することができるほか、特に導電性接続部材６５の中央部６６に設けられた凹部６８が半導体チップ２３の上面にこれを覆って接触することにより、実施形態１〜４で用いた導電ゴムからなる導電性部材２６または実施形態５で用いた金属被膜からなる導電性部材６１を用いる必要がないので、より一層、半導体チップ２３の実装構造が簡単になり、容易に且つ確実に半導体チップ２３の静電気対策を図ることができる。
【００４９】
なお、上記実施形態６では、回路基板１０の下面における係止孔３０の近傍のみに基準電位の電極３１を設けたが、これに限らず、例えば実施形態２で述べたように、係止孔３０の内周面およびその係止孔３０の上下面側における各縁部に連続させて基準電位の電極を設けた構造でも良い。また、上記実施形態６では、導電性接続部材６５の両端部６７が係止孔３０に挿入して基準電位の電極３１に接触させた状態で回路基板１０の下面に係止されるように構成したが、これに限らず、例えば実施形態３で述べたように、導電性接続部材６５の両端部のうち、一方の端部が一方の係止孔に挿入して回路基板１０の下面の第１電極に接触した状態で回路基板に係止され、他方の端部が他方の係止孔に挿入して回路基板の下面に係止される係合片と、回路基板の上面に設けられた第２電極に接触する接触片とを備えた構成であっても良い。
【００５０】
また、上記実施形態６では、導電性接続部材６５の両端部６７が回路基板１０の下面側に突出しているが、これに限らず、例えば実施形態４で述べたように、回路基板１０の下面に収納凹部をそれぞれ設け、これら収納凹部に対応させて係止孔をそれぞれ設け、導電性接続部材６５の両端部をそれぞれ係止孔に挿入して回路基板の収納凹部内で係止させることにより、導電性接続部材６５の両端部が回路基板の下面側に突出しないように構成しても良い。さらに、上記実施形態６では、導電性接続部材６５の中央部６６に凹部６７を設け構造であるが、これに限らず、例えば実施形態５で述べたように、導電性接続部材６５の中央部６６に複数の板ばね部を設け、これら板ばね部を半導体チップ２３の上面に弾接させるように構成しても良い。
【００５１】
なおまた、上記実施形態１〜６では、半導体チップ２３の実装構造を電子腕時計に適用した場合について述べたが、これに限らず、携帯電話機やＤＰＡ（パーソナル・デジタル・アシスタント）などの携帯端末機にも適用することができる。
【図面の簡単な説明】
【００５２】
【図１】この発明を電子腕時計に適用した要部の拡大断面図である。（実施形態１）
【図２】図１の半導体チップの実装構造を示した拡大断面図である。
【図３】半導体チップの実装構造を示した拡大断面図である。（実施形態２）
【図４】半導体チップの実装構造を示した拡大断面図である。（実施形態３）
【図５】半導体チップの実装構造を示した拡大断面図である。（実施形態４）
【図６】半導体チップの実装構造を示した拡大断面図である。（実施形態５）
【図７】半導体チップの実装構造を示した拡大断面図である。（実施形態６）
【符号の説明】
【００５３】
１０  回路基板
２３  半導体チップ
２４  バンプ電極
２５  パッド電極
２６、６１  導電性部材
２７、６５  導電性接続部材
２８、６６  中央部
２９、３６、５２、６７  両端部
２９ａ、３６ａ、４０ａ  先端部分
３０、５１  係止孔
３１、３５、５５  基準電位の電極
４０  一方の端部
４１  他方の端部
４２  一方の係止孔
４３  他方の係止孔
４４  第１電極
４５  第２電極
４６、５３  係合片
４７、５４  接触片
５０  収納凹部
６０  板ばね部
６８  凹部
【図１】
2005093754.tif 000003
【図２】
2005093754.tif 000004
【図３】
2005093754.tif 000005
【図４】
2005093754.tif 000006
【図５】
2005093754.tif 000007
【図６】
2005093754.tif 000008
【図７】
2005093754.tif 000009