(57)【要約】【課題】  バンドギャップレファレンス回路に備えられているトランジスタには製造プロセス上のバラツキが生じている。【解決手段】  演算増幅器ＯＰ１と、一端を演算増幅器ＯＰ１の出力端子ＯＵＴに接続され、他端は演算増幅器ＯＰ１の非反転端子に接続されている第１抵抗Ｒ１と、一端は演算増幅器ＯＰ１の出力端子ＯＵＴに接続され、他端は演算増幅器ＯＰ１の反転端子と第３抵抗Ｒ３の一端に共通接続されている第２抵抗Ｒ２とを備えている。第１抵抗Ｒ１の他端と第３抵抗Ｒ３の他端にスイッチ手段Ｓを介して接続されている複数のトランジスタを備えている。スイッチ手段Ｓは複数のトランジスタを所定の分割比となるように２グループに選別するとともに、第１抵抗Ｒ１と第３抵抗Ｒ３に接続されるダイオード群を時間とともに切換えてゆく。【選択図】  図１
2005267003.tif 000002
【特許請求の範囲】
【請求項１】
演算増幅器と、
一端は演算増幅器の出力端子に接続され、他端は演算増幅器の非反転端子に接続されている第１抵抗と、
一端は演算増幅器の出力端子に接続され、他端は演算増幅器の反転端子と第３抵抗の一端に共通接続されている第２抵抗と、
前記第１抵抗の他端と前記第３抵抗の他端にスイッチ手段を介して接続されている複数のダイオードとを備え、
スイッチ手段は、複数のダイオードを所定の分割比となるように２グループに選別するとともに、一方のダイオード群で形成される並列回路を第１抵抗の他端に接続し、他方のダイオード群で形成される並列回路を第３抵抗の他端に接続し、第１抵抗と第３抵抗に接続されるダイオード群を時間とともに切換えてゆくことを特徴とするバンドギャップレファレンス回路。
【請求項２】
クロックジェネレータとシフトレジスタ回路をさらに備え、
クロックジェネレータからのパルス信号に基づいて、スイッチ手段に備えられている各スイッチへの入力信号のハイ・ローが切換るとともに、そのパルス信号が供給される各スイッチが、シフトレジスタ回路によって切換えられてゆくことを特徴とする請求項１のバンドギャップレファレンス回路。
【請求項３】
前記演算増幅器が、
第１トランジスタと、
その第１トランジスタと差動対を構成する第２トランジスタと、
第１トランジスタと第１接続点を介して接続している第３トランジスタと、
第２トランジスタと第２接続点を介して接続している第４トランジスタと、
反転端子の電位を第１トランジスタのゲートに供給するときは、非反転端子の電位を第２トランジスタのゲートに供給し、反転端子の電位を第２トランジスタのゲートに供給するときは非反転端子の電位を第１トランジスタゲート供給可能な第１スイッチ手段と、
第１接続点と第２接続点のいずれかの電位を、第３トランジスタと第４トランジスタのゲートに交互に供給可能な第２スイッチ手段と、
第１接続点と第２接続点のいずれかの電位を、出力端子に交互に供給可能な第３スイッチ手段と、
第１スイッチ手段と、第２スイッチ手段と、第３スイッチ手段を同位相で切換える切換回路と、
を備えることを特徴とする請求項２のバンドギャップレファレンス回路。
【請求項４】
演算増幅器と、
一端は演算増幅器の出力端子に接続され、他端は演算増幅器の非反転端子に接続されている第１抵抗と、
一端は演算増幅器の出力端子に接続され、他端は演算増幅器の反転端子と第３抵抗の一端に共通接続されている第２抵抗と、
前記第１抵抗の他端と前記第３抵抗の他端にスイッチ手段を介して接続されている複数のダイオードとを備え、
スイッチ手段は、複数のダイオードを所定の分割比となるように２グループに選別するとともに、一方のダイオード群で形成される並列回路を第１抵抗の他端に接続し、他方のダイオード群で形成される並列回路を第３抵抗の他端に接続することを特徴とするバンドギャップレファレンス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度補償された基準電圧を発生する、即ち、温度が変化しても電圧が変化しない基準電圧を発生するバンドギャップレファレンス回路に関する。
【背景技術】
【０００２】
特許文献１や特許文献２で報告されているように、温度変化に対して一定の基準電圧を集積回路（ＩＣ）等に供給するバンドギャップレファレンス回路が知られている。
【特許文献１】特開平２００１−１５４７４９号公報（その公報の図１参照）
【特許文献２】特開平２００２−１４９２５２号公報（その公報の図１参照）
【０００３】
図９に、基準電圧ＶBGRを発生するバンドギャップレファレンス回路の一例を示す。このバンドギャップレファレンス回路は、演算増幅器ＯＰ２１と、一端は演算増幅器ＯＰ２１の出力端子ＯＵＴに接続され、他端は演算増幅器ＯＰ２１の非反転端子（＋）に接続されている第１抵抗Ｒ２１と、一端は演算増幅器ＯＰ２１の出力端子ＯＵＴに接続され、他端は演算増幅器ＯＰ２１の反転端子（−）と第３抵抗Ｒ２３の一端に共通接続されている第２抵抗Ｒ２２と、複数のダイオード（Ｄ１〜Ｄ（ｎ＋１））とを備えている。
このダイオードは、バイポーラトランジスタのベース・コレクタ間を短絡させて、そのベースとエミッタで構成されるダイオードを利用してもよい。
複数のダイオード（Ｄ１〜Ｄ（ｎ＋１））のうち、一つのダイオードＤ１は第１抵抗Ｒ２１の他端に接続されている。ダイオードＤ１以外のダイオード（Ｄ２〜Ｄ（ｎ＋１））で構成される並列回路は、第３抵抗Ｒ２３の他端に接続されている。
複数のダイオード（Ｄ１〜Ｄ（ｎ＋１））は、いずれも同一の製造プロセスによって形成されており、それぞれのダイオードは同一の構造である。
【０００４】
ダイオードＤ１の電極間の電圧（Ｖ２１）と、その他のダイオード（Ｄ２〜Ｄ（ｎ＋１））で構成される並列回路の電圧（Ｖ２２）は、そのダイオードに形成されるｐｎ接合のバンドギャップに基づいており、その電圧は温度上昇に対して負の特性（およそ−２ｍＶ／Ｋ）を持つことが知られている。さらに、このバンドギャップレファレンス回路は、出力電圧ＶＢＧＲに関して、次の関係式が成立することが周知の事実である。
ＶＢＧＲ＝Ｖ２１＋（Ｒ２２／Ｒ２３）・ＶＴ・ｌｎ（（Ｒ２２／Ｒ２１）・（ＩＳ２＋ＩＳ３＋ＩＳ４＋・・＋ＩＳ（ｎ＋１））／ＩＳ１））
ＩＳ１、ＩＳ２・・・ＩＳ（ｎ＋１）は各ダイオードの逆方向飽和電流であり、ＶＴは熱電圧を示している。
【０００５】
第１抵抗Ｒ２１に接続されるダイオードＤ１のｐｎ接合面積と、第３抵抗Ｒ２３に接続される複数のダイオード（Ｄ２〜Ｄ（ｎ＋１））の合計のｐｎ接合面積の面積比と、各抵抗値（Ｒ２１、Ｒ２２、Ｒ２３）を所定の値に設定することで、基準電圧ＶＢＧＲに温度が影響しないようにすることができる。上式の関係式を用いて、基準電圧ＶＢＧＲが温度に影響しないｐｎ接合の面積比や各抵抗値（Ｒ２１、Ｒ２２、Ｒ２３）を設定することができ、それによって温度に影響されない基準電圧ＶＢＧＲを出力するバンドギャップレファレンス回路が得られる。
【０００６】
この種の技術では、ダイオードのｐｎ接合の面積比を所定の比に設定するために、同一の製造プロセスで形成したダイオードが用いられる。同一の製造プロセスで形成したダイオードを、所定の個数の比にグループ分けすることで、ｐｎ接合の面積比を所定の比に設定する。同一の製造プロセスで形成しているので、個々のダイオードのｐｎ接合面積は等しいはずであり、したがって、ダイオードの個数の比をそのまま、ｐｎ接合面積の比として扱うことができる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、同一の製造プロセスでダイオードを形成したとしても、現状の製造プロセスでは、製造公差によって各ダイオード間にバラツキが不可避的に生じる。したがって、ダイオードを所定の個数にグループ分けをしたとしても、その個数の比に対応したｐｎ接合面積比で、バンドギャップレファレンス回路を構成することができないといった事態が起こる。そのため、従来のバンドギャップレファレンス回路では、温度変化の影響を正確に補償して一定の出力電圧を供給することが困難であった。
本発明の目的は、バンドギャップレファレンス回路に構成されているダイオードの製造プロセス上のバラツキを補償する技術を提供する。その結果、設計値に沿ったバンドギャップレファレンス回路を実現することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一つのバンドギャップレファレンス回路は、演算増幅器を備えている。また、一端は演算増幅器の出力端子に接続され、他端は演算増幅器の非反転端子に接続されている第１抵抗を備えている。さらに、一端は演算増幅器の出力端子に接続され、他端は演算増幅器の反転端子と第３抵抗の一端に共通接続されている第２抵抗を備えている。その他に、第１抵抗の他端と第３抵抗の他端にスイッチ手段を介して接続されている複数のダイオードを備えている。
スイッチ手段が用意されており、そのスイッチ手段は、複数のダイオードを所定の分割比となるように２グループに選別するとともに、一方のダイオード群で形成される並列回路を第１抵抗の他端に接続し、他方のダイオード群で形成される並列回路を第３抵抗の他端に接続する。スイッチ手段は、第１抵抗と第３抵抗に接続されるダイオード群を時間とともに切換えてゆく。即ち、第１抵抗用と第３抵抗用に選別されるダイオード群を時間とともに変えていくのである。
なお、グループ分けされるダイオードが、１個と他多数の関係でグループ分けされてもよい。この場合は、選別される１個のダイオードは、並列回路を構成せずに抵抗に対して直列に接続する。
また、ここでいうダイオードとは、その素子内にｐｎ接合界面を有するものであれば足り、例えば、バイポーラトランジスタのベース・コレクタ間を短絡させて、そのベースとエミッタ間で構成されるダイオードを利用してもよい。
【０００９】
上記のバンドギャップレファレンス回路の場合でも、各ダイオード間には製造プロセス上のバラツキが生じている。したがって、各ダイオードに形成されているｐｎ接合面積は一定ではなく、選別されるトランジスタの個数の比と、設計値で定められた所定の面積比とは一致しないことがある。しかしながら、上記のバンドギャップレファレンス回路では、スイッチ手段を用いて経時的に異なるダイオードを選別して、それぞれの抵抗に接続する。これにより、ある瞬間に第１抵抗に接続するダイオードのｐｎ接合面積と、第３抵抗に接続するダイオードのｐｎ接合面積の比が、設計値で設定される面積比から外れていても、スイッチ手段によって選別される時間間隔を通した平均を見てみると、第１抵抗に接続するダイオードのｐｎ接合面積と、第３抵抗に接続するダイオードのｐｎ接合面積の比は設計値で設定される面積比に一致してくることになる。
例えば、次のようにして設計値で設定される面積比に一致させることができる。予め、第１抵抗と第３抵抗に接続されるダイオード群をさまざまに組み合わせたときに出力される出力電圧を測定する。測定する温度範囲はこのバンドギャップレファレンス回路が使用される動作環境を考慮して、少なくともその下限と室温と上限で設定される。これにより、この温度範囲内における個々のダイオードの温度特性や、あるいは組み合わせの温度特性を予め把握することができる。この把握される温度特性に合わせて、そのダイオードの組み合わせや、スイッチ手段を切換える時間間隔を調整する。時間間隔は一定の周期である必要はない。
その結果、第１抵抗に接続するダイオードのｐｎ接合面積と、第３抵抗に接続するダイオードのｐｎ接合面積の比を所定の設計値に一致させることができ、正確に温度補償された基準電圧を供給することができる。また、本発明によると、各ダイオードの製造プロセス上のバラツキが生じたとしても、そのバラツキを補償し得ることから、所望のバンドギャップレファレンス回路を再現性よく製造することを容易にすると言える。製造不良品を低減することができ大量生産に好適である。
また、本発明は、各ダイオードのバラツキの影響を補償する技術を利用しており、なにも温度変化に対して一定値に維持される基準電圧を発生するだけでなく、例えば、温度変化に対して所定の温度係数に沿って変化する基準電圧を供給することもできる。
【００１０】
クロックジェネレータとシフトレジスタ回路をさらに備えているのが好ましい。クロックジェネレータからのパルス信号に基づいて、スイッチ手段に備えられている各スイッチへの入力信号のハイ・ローが切換る。そのパルス信号が供給される各スイッチが、シフトレジスタ回路によって切換えられてゆくことで、それぞれの抵抗に接続するダイオードが変更可能となる。
上記の構成を備えることで、選別されるダイオードを所定の周期で正確に変更することができる。安定した動作を実現することができる。
【００１１】
スイッチ手段は、選別されるダイオードを一定の周期で変更可能であることが好ましい。この場合、複数のダイオードは、同一の製造プロセスによって形成されていることが好ましい。同一の製造プロセスによって形成されているダイオードには、製造公差の範囲内でバラツキが生じている。それぞれのダイオードのｐｎ接合面積には±Ａのバラツキが生じている。本発明ではこのバラツキを全体で平均化して個々のダイオードのバラツキを補償することができる。予め、個々のダイオードの特性を把握する必要がなく、極めて簡単に温度補償された基準電圧を発生させることができる。
スイッチ手段は、クロックジェネレータとシフトレジスタ回路によって一定の周期で正確に変更することができる。その結果、各ダイオードの製造プロセス上のバラツキが、偏ることなく平均化されるために、各ダイオードのバラツキが補償され易い。
【００１２】
本発明ではさらに、演算増幅器を形成するトランジスタに対してもバラツキ対策を施すことによって、より正確に温度補償された基準電圧を供給する手段を提案することができる。
演算増幅器は、第１トランジスタと、その第１トランジスタと差動対を構成する第２トランジスタと、第１トランジスタと第１接続点を介して接続している第３トランジスタと、第２トランジスタと第２接続点を介して接続している第４トランジスタとを備えている。さらに、反転端子の電位を第１トランジスタのゲートに供給するときは、非反転端子の電位を第２トランジスタのゲートに供給し、反転端子の電位を第２トランジスタのゲートに供給するときは非反転端子の電位を第１トランジスタゲート供給することが可能な第１スイッチ手段を備えている。第１接続点と第２接続点のいずれかの電位を、第３トランジスタと第４トランジスタのゲートに交互に供給することが可能な第２スイッチ手段を備えている。また、第１接続点と第２接続点のいずれかの電位を、出力端子に交互に供給することが可能な第３スイッチ手段とを備えている。第１スイッチ手段と、第２スイッチ手段と、第３スイッチ手段は、切換回路によって同位相で切換えられる。
【００１３】
上記の演算増幅器は、（１）反転端子からの信号が第１トランジスタのゲートに供給され、第１接続点の電位が第３トランジスタと第４トランジスタのゲートに供給され、非反転端子からの信号が第２トランジスタのゲートに供給され、第２接続点の電位が出力端子に供給される第１状態と、（２）反転端子からの信号が第２トランジスタのゲートに供給され、第２接続点の電位は第３トランジスタと第４トランジスタのゲートに供給され、非反転端子からの信号が第１トランジスタのゲートに供給され、第１接続点の電位が出力端子に供給される第２状態が交互に繰返すことができる。
第１状態と第２状態を交互に繰返すために、第１トランジスタと第２トランジスタの対称性と、第３トランジスタと第４トランジスタの対称性が時間的に平均化されて実質的に補償される。
【００１４】
演算増幅器は、理想的にはオフセット電圧が０となるように構成されるが、実際には演算増幅器の内部回路に形成されているトランジスタのバラツキに起因して、所定のオフセット電圧を設定する必要がある。これは、第１トランジスタと第２トランジスタの対称性と、第３トランジスタと第４トランジスタの対称性が実質的に実現されていないことに起因する。
本発明では、スイッチ手段を用いることで、第１トランジスタと第２トランジスタの対称性と、第３トランジスタと第４トランジスタの対称性が実質的に確保することができる。したがって、オフセット電圧を設定する必要がなくなり、温度補償された基準電圧をより正確に供給することができる。
【００１５】
本発明の他の一つのバンドギャップレファレンス回路は、演算増幅器を備えている。また、一端は演算増幅器の出力端子に接続され、他端は演算増幅器の非反転端子に接続されている第１抵抗を備えている。さらに、一端は演算増幅器の出力端子に接続され、他端は演算増幅器の反転端子と第３抵抗の一端に共通接続されている第２抵抗を備えている。その他に、第１抵抗の他端と第３抵抗の他端にスイッチ手段を介して接続されている複数のダイオードを備えている。
スイッチ手段が用意されており、そのスイッチ手段は、複数のダイオードを所定の分割比となるように２グループに選別するとともに、一方のダイオード群で形成される並列回路を第１抵抗の他端に接続し、他方のダイオード群で形成される並列回路を第３抵抗の他端に接続する。
上記のバンドギャップレファレンス回路では、このバンドギャップレファレンス回路が使用される動作環境を考慮して、所定の温度範囲内で第１抵抗と第３抵抗に接続されるダイオード群を、さまざまに組み合わせたときに出力される出力電圧を予め測定する。これにより、個々のダイオードの特性や、あるいは組み合わせの温度特性を予め把握することができる。この把握された特性の結果から、第１抵抗と第３抵抗に接続されるダイオード群の組み合わせのなかで、最適な温度特性となる組み合わせにスイッチ手段を固定する。あるいは、実仕様に見合う温度特性となる組み合わせにスイッチ手段を固定する。これにより、正確に温度補償された基準電圧を供給することができる。
【発明の効果】
【００１６】
本発明のバンドギャップレファレンス回路によると、各トランジスタ間の製造プロセス上のバラツキが補償され、温度変化に対して一定の基準電圧を供給することができる。
【発明を実施するための最良の形態】
【００１７】
最初に実施例の主要な特徴を列記する。
（第１実施形態）  演算増幅器の出力端子側にはＬＰＦ(Low Pass Filter)が設けられているのが好ましい。スイッチング手段に伴なう高周波ノイズを除去し、安定な基準電圧を発生することができる。
【実施例】
【００１８】
図面を参照して以下に各実施例を詳細に説明する。
（第１実施例）  図１に、第１実施例のバンドギャップレファレンス回路の一例を示す。
このバンドギャップレファレンス回路は、演算増幅器ＯＰ１と、第１抵抗Ｒ１と、第２抵抗Ｒ２と、第３抵抗Ｒ３と、複数のダイオード（Ｄ１〜Ｄ１６）と、スイッチ手段Ｓとを備えている。本実施例では、合計１６個のダイオードが利用されている。
第１抵抗Ｒ１の一端は演算増幅器ＯＰ１の出力端子に接続している。第１抵抗Ｒ１の他端は演算増幅器ＯＰ１の非反転端子（＋）に接続している。
第２抵抗Ｒ２の一端は演算増幅器ＯＰ１の出力端子に接続している。第２抵抗Ｒ２の他端はＤＡＣに接続するとともに、そのＤＡＣは演算増幅器ＯＰ１の反転端子（−）と第３抵抗Ｒ３の一端に接続している。演算増幅器ＯＰ１の出力端子ＯＵＴ側にはＬＰＦ(Low Pass Filter)が備えられており、スイッチングにより発生する高周波ノイズをカットする。
ＤＡＣは図２に示すように、多段の抵抗を備えており、基準電圧の高低を指示する指示回路Ｄから送られる４ビットの信号に基づいて、ノード１〜１６のいずれかを演算増幅器ＯＰ１の反転端子に入力する。この回路は指示回路Ｄによって基準電圧の高低が選択可能となっている。
複数のダイオード（Ｄ１〜Ｄ１６）は、いずれも同一の製造方法によって形成されており、それぞれのダイオードは同一の構造である。
【００１９】
図示Ｓはスイッチ手段であり、図１には、ある瞬間のスイッチ状態の一例が示されている。上記のスイッチ手段Ｓの状態は、複数のダイオードのうちダイオードＤ１が第１抵抗Ｒ１に接続され、残りのダイオードがスイッチ手段Ｓにより並列回路を構成するとともに第３抵抗Ｒ３に接続されている。したがって、第１抵抗Ｒ１と直列接続されているダイオードＤ１のｐｎ接合の面積と、その他のダイオード群（Ｄ２〜Ｄ１６）で構成される並列回路の合計のｐｎ接合の面積比は、理想的には１：１５の関係となっている。
スイッチ手段Ｓは、複数のダイオード（Ｄ１〜Ｄ１６）から１：１５の分割比（本実施例では、１個のダイオードと、１５個のダイオード）となるように２つのグループに選別する。選別された１個のダイオードは第１抵抗Ｒ１の他端に接続される。１５個のダイオード群で形成される並列回路は第３抵抗Ｒ３の他端に接続される。
【００２０】
図３には、所定時間が経過した後のバンドギャップレファレンス回路の状態が示されている。スイッチ手段ＳのスイッチＳ１とスイッチＳ２が切換っているのが分かる。これにより、スイッチＳ２を介して、ダイオードＤ２が第１抵抗Ｒ１に接続されており、残りのダイオードで形成される並列回路は第３抵抗Ｒ３に接続されている。
図示は省略するが、次の所定時間が経過すると、スイッチＳ２とスイッチＳ３が切換り、ダイオードＤ３が第１抵抗Ｒ１に接続し、その他のダイオードで形成される並列回路が第３抵抗に接続される。このように、本実施例では、ダイオードＤ１から順に経時的にそれぞれのダイオードが第１抵抗Ｒ１に順次接続されていく。
【００２１】
このスイッチ手段Ｓは、クロックジェネレータＣＬとシフトレジスタ回路ＳＦによって制御されており、そのタイミングチャートを図４に示す。
ＳclkはクロックジェネレータＣＬからのパルス信号であり、Ｓ１〜Ｓ１６は各スイッチへの入力信号である。各スイッチは、その入力信号がハイのときに第１抵抗Ｒ１と繋がっている配線に接続し、ローのときに第３抵抗Ｒ３と繋がっている配線に接続する。
各スイッチへの入力信号は、クロックジェネレータＣＬの信号の立ち上り時にローからハイに切換り、次の立ち上り時までその状態を保持する。そして次のクロックジェネレータＣＬの信号の立ち上り時にハイからローに切換る。本実施例では、シフトレジスタ回路ＳＦを用いて、クロックジェネレータＣＬのパルス信号がＳ１から順にＳ１６まで入力されていく。したがって、各スイッチの入力信号は、その一つ前のスイッチへの入力信号がハイからローに切換るタイミングでローからハイに切換り、次にそのスイッチの入力信号がハイからローに切換るタイミングで、次のスイッチの入力信号がローからハイに切換る。このタイミングチャートに沿って、スイッチＳ１から順に第１抵抗Ｒ１に接続していき、スイッチＳ１６への入力信号がハイからローに切換ると、またスイッチＳ１の入力信号がローからハイに切換る。したがって、スイッチＳ１〜Ｓ１６は一定の周期で第１抵抗Ｒ１への接続が繰返される。
【００２２】
例えば、スイッチＳ１が第１抵抗Ｒ１に接続され、スイッチＳ２〜Ｓ１６が第３抵抗に接続されている場合、そのｐｎ接合面積比は１：１５となっていないかもしれない。同様にＳ２が第１抵抗Ｒ１に接続され、スイッチＳ１とＳ３〜Ｓ１６が第３抵抗に接続されている場合もそのｐｎ接合面積比が１：１５となっていないかもしれない。
しかしながら、１６個のスイッチ全てが第１抵抗Ｒ１に接続された時間間隔で、第１抵抗Ｒ１と第３抵抗Ｒ３に接続されるダイオードのｐｎ接合面積を見てみると、各タイミングでのｐｎ接合面積の平均として扱うことができる。各ダイオードＤ１〜Ｄ１６は製造公差の範囲内でバラツキは生じているが、平均化されるとそのバラツキは０として扱うことができる。これにより、各ダイオードＤ１〜Ｄ１６の製造プロセス上のバラツキは補償されることになる。したがって、所定の設計値に沿ったｐｎ接合面積比でバンドギャップレファレンス回路を構成することができるので、温度補償された基準電圧を発生することができる。
【００２３】
上記の実施例に代えて、次の手法によっても温度補償された基準電圧の発生を実現できる。
まず、各ダイオードＤ１〜Ｄ１６が第１抵抗Ｒ１にそれぞれ接続される１６通りの組み合わせにおいて出力電圧を予め測定する。測定する温度範囲は、このバンドギャップレファレンス回路が使用される動作環境を考慮して設定され、少なくともその下限(低温)と室温と上限(高温)を測定する。これにより、１６通りのそれぞれの温度特性を知ることができる。この把握された温度特性から、例えばスイッチＳ１とスイッチＳ２のみを所定の時間間隔(一定の周期である必要はない)で切換えたときに、最も温度補償された基準電圧を発生することができるのであれば、この設定に沿ってシフトレジスタ回路ＳＦとクロックジェネレータＣＬを用いてスイッチ手段Ｓを制御する。これにより、正確に温度補償された基準電圧を発生させることができる。
あるいは、把握された温度特性から、実仕様に十分見合う温度補償の基準電圧を発生できるのであれば、スイッチ手段Ｓを固定して用いてもよい。この場合、スイッチ手段Ｓによる高周波ノイズが発生しないために、ローパスフィルタＬＰＦを設けなくてもよい。構成が簡単化される。
なお、別個に温度センサを設けて、その温度に追随してスイッチ手段Ｓを制御してもよい。より正確に温度補償された基準電圧や、あるいは温度変化に追随して所望の基準電圧を発生させるなどの利用ができる。
【００２４】
上記の対策だけでも、従来技術に比して十分に温度補償された基準電圧を発生し得るが、本実施例ではさらに、演算増幅器ＯＰ１の内部回路に対しても、より正確に温度補償された基準電圧を発生するための対処を施している。図５に、演算増幅器ＯＰ１の内部回路の具体的な構成を示す。
この演算増幅器ＯＰ１は、ｐＭＯＳの第１トランジスタＴｒ１と第２トランジスタＴｒ２と第５トランジスタＴｒ５と第６トランジスタＴｒ６と、ｎＭＯＳの第３トランジスタＴｒ３と第４トランジスタＴｒ４と第７トランジスタＴｒ７とを備えている。
第１トランジスタＴｒ１は、第１接続点１１を介して第３トランジスタＴｒ３と接続している。その第１トランジスタＴｒと差動対を構成する第２トランジスタＴｒ２は、第２接続点１２を介して第４トランジスタＴｒ４と接続している。第３トランジスタＴｒ３と第４トランジスタＴｒ４は、カレントミラー回路を構成している。
【００２５】
反転端子（−）と非反転端子（＋）のいずれかの電位を第１トランジスタＴｒ１と第２トランジスタＴｒ２のゲートに交互に供給する第１スイッチ手段Ｓａを備えている。
第１接続点１１と第２接続点１２のいずれかの電位を、第３トランジスタＴｒ３と第４トランジスタＴｒ４のゲートに交互に供給する第２スイッチ手段Ｓｂを備えている。
第１接続点１１と第２接続点１２のいずれかの電位を、第７トランジスタＴｒ７のゲートに交互に供給する第３スイッチ手段Ｓｃを備えている。なお、コンデンサＣ１は発振防止用のコンデンサである。
第５トランジスタＴｒ５と第６トランジスタＴｒ６は定電流発生源であり、いずれのトランジスタにもゲート電圧Ｖｂｂが印加されている。
この演算増幅器ＯＰ１の各スイッチ手段Ｓａ、Ｓｂ、Ｓｃは、切換回路ＳＨによって、図４で示したスイッチ手段ＳのクロックジェネレーターＣＬのパルス信号に同期して同時に切換る。
【００２６】
演算増幅器ＯＰ１の内部回路には、対称の位置関係にトランジスタが構成されている。上記の例では、第１トランジスタＴｒ１と第２トランジスタＴｒ２が対称の位置関係にあり、第３トランジスタＴｒ３と第４トランジスタＴｒ４が対称の位置関係に構成されている。理想的には、対称の位置関係のトランジスタは同一の構造であることが望まれるが、実際には製造プロセス上のバラツキが存在するために、そのバラツキを補償するためにオフセット電圧を印加する必要がある。このオフセット電圧は、バンドギャップレファレンス回路の設計値に影響を与えるので、このオフセット電圧が不安定であれば、当然にバンドギャップレファレンス回路の温度補償が難しくなる。
本実施例では、各スイッチ手段Ｓａ、Ｓｂ、Ｓｃを用いて経時的に切換え、その平均化によって実質的な対象性を実現することでオフセット電圧を印加しなくてもよい状態を実現している。したがって、オフセット電圧を考慮することなく、バンドギャップレファレンス回路を構成することができ、より正確に温度補償された基準電圧を供給可能にしている。
【００２７】
図６には、本実施例によって発生する基準電圧の実測値が示されており、縦軸が基準電圧の大きさであり、横軸が時間である。
図示Ｓ１は、スイッチＳ１が第１抵抗Ｒ１に接続されているときに発生する基準電圧である。次のタイミングでスイッチＳ２が第１抵抗Ｒ１に接続されると、基準電圧の大きさは、図中のＳ２となる。このように、各スイッチが切換るタイミングで発生する基準電圧を見てみると、各ダイオードのバラツキにより、発生する基準電圧の大きさは大きく変動することが分かる。
本実施例では、このスイッチの切換えが極めて短い間隔で切換るために、実質的に発生する基準電圧の大きさは、その平均化された基準電圧として現れる（図中の破線）。
ＬＰＦフィルタ通過後の基準電圧は極めて安定しており、温度補償された基準電圧を発生することができる。
【００２８】
図７には、雰囲気温度を変化させたときの基準電圧を大きさが示されている。本実施例の結果は実線で示されている。なお、比較例として、スイッチ手段（Ｓ、Ｓａ、Ｓｂ、Ｓｃ）を設けない場合の結果を破線で示している。
実線で示されている本実施例では、雰囲気温度が変化した場合でもほぼ同一の基準電圧を発生している。温度変化に無関係であり、つまり温度補償された一定の基準電圧を発生している。一方、スイッチ手段（Ｓ、Ｓａ、Ｓｂ、Ｓｃ）を設けていない場合の結果（従来技術に相当する）では、温度変化に対して発生する基準電圧が大きく変化している。温度補償されず、一定の基準電圧を発生できていない。
このように、本実施例の技術を用いると温度補償された基準電圧を供給することを実現できる。
【００２９】
図８は実施例の一つの変形例であり、電源電圧Ｖｃｃからの基準電圧ＶBGRを発生するバンドギャップレファレンス回路の一例である。複数のダイオード（Ｄ１１〜Ｄ１１６）のアノードに電源電圧Ｖｃｃが供給されており、その複数のダイオードがスイッチ手段によって、第１抵抗Ｒ１１と第３抵抗Ｒ１３に接続するタイミングが切換っている。
この場合も、上述した実施例と同様の作用効果によって温度補償された基準電圧を発生することができる。
【００３０】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書中では、ダイオードの特性のバラツキが製造公差に起因するｐｎ接合面積のバラツキとして説明しているが、このダイオードの特性のバラツキの原因はｐｎ接合面積のバラツキに限らず、例えばｐｎ接合部の不純物濃度分布や応力分布などによっても生じる。これらの原因に対しても、本発明の技術を利用することで温度補償された基準電圧を発生することができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３１】
【図１】第１実施例のバンドギャップリファレンス回路を示す（１）。
【図２】第１実施例のＤＡＣ内部回路を示す。
【図３】第１実施例のバンドギャップリファレンス回路を示す（２）。
【図４】クロックジェネレータとスイッチ手段のタイミングチャートを示す。
【図５】第１実施例の演算増幅器の内部回路を示す。
【図６】発生する基準電圧と時間との関係を示す。
【図７】異なる雰囲気温度下での基準電圧の大きさを示す。
【図８】第１実施例の変形例の一例を示す。
【図９】従来のバンドギャップリファレンス回路の一例を示す。
【符号の説明】
【００３２】
ＯＰ：演算増幅器
ＳＦ：シフトレジスタ回路
ＣＬ：クロックジェネレータ
Ｒ１、２、３：抵抗
Ｓ１〜Ｓ１６：スイッチ
Ｄ１〜Ｄ１６：ダイオード
ＬＰＦ：ローパスフィルタ
Ｔｒ１、２、５、６：ｐ型ＭＯＳＦＥＴ
Ｔｒ３、４、７：ｎ型ＭＯＳＦＥＴ
【図１】
2005267003.tif 000003
【図２】
2005267003.tif 000004
【図３】
2005267003.tif 000005
【図４】
2005267003.tif 000006
【図５】
2005267003.tif 000007
【図６】
2005267003.tif 000008
【図７】
2005267003.tif 000009
【図８】
2005267003.tif 000010
【図９】
2005267003.tif 000011