(57)【要約】【課題】電子回路を構成する重要な要素のひとつである、インダクターについて  半導体の設計の自由度を損なう事無く  また  半導体デバイスが持つ特性のバラツキを補正することが可能であって  システム・イン・パッケージの特性改善、歩留り改善を容易に実現する、微小インダクターを提供する。【解決手段】本発明は課題の解決のために半導体ウエハーまたはチップ上に搭載が許されるほどに薄い、耐熱性絶縁基板１にインダクタンス量調整用の構造３を持った膜状の単一の、もしくは同じかあるいは異なるインダクタンス量の複数個の微小インダクター２と半導体と必要な電気的結線をするための配線用電極部４を形成するものである。【選択図】図１
2005347723.tif 000002
【特許請求の範囲】
【請求項１】
シリコン等半導体ウエハーもしくはチップ上に搭載し  ワイアーボンデングあるいはボールボンドなどの方法で電気的接続をした後  半導体ウエハーやチップと一緒にパッケージすることの出来る、極めて薄い耐熱性絶縁基板上に構成され  インダクタンス量の調整可能な機能を持つ、単一の、もしくは同じかあるいは異なるインダクタンス量の複数個からなる微小インダクター。
【請求項２】
請求項１に記載のインダクターにおいて、耐熱性絶縁基板の裏面に、全面あるいは必要な部分に導体パタンを形成することにより  半導体ウエハーやチップとの間に電界遮蔽機能を有する微小インダクター。
【請求項３】
請求項１に記載のインダクターを半導体ウエハーやチップの表面に配置し、ワイアーボンデングあるいはボールボンドなどの方法で電気的接続をした後  必要に応じてインダクタンス量の調整後  半導体ウエハーやチップと一緒に樹脂封止あるいはセラミックケースなどに封入した構造からなる半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】本発明は電子機器等の高機能化、高性能化を実現するためにシステム自体をひとつのデバイスに収容してしまう、いわゆるシステム・イン・パッケージの構成を容易にし  デバイスに要求される電気的性能を容易に実現する微小インダクターである。
すなわち  シリコン等半導体ウエハーもしくはチップ上に搭載し  ワイヤーボンデングあるいはボールボンデングなどの方法で電気的結線をした後  インダクタンス量を調整して希望の電子回路の特性を得た後  半導体ウエハーやチップと一緒にパッケージする、極めて薄い一枚の耐熱性絶縁基板上に構成され、インダクタンス量の調整可能な機能を持つ、単一の、もしくは同じかあるいは異なるインダクタンス量の複数個からなる微小インダクターの発明に関わるものである。
【背景技術】
【０００２】電子回路内に必要なインダクタンスを得る一般的な方法は半導体パッケージとは別に個別のインダクターをガラスエポキシ等からなるプリント基板上に搭載する方法である。半導体パッケージの近くに表面実装用小型インダクターを半田付けする方法がとられるが  当然ながら搭載用のスペースが必要であること、その為の配線用の引き回しが回路の要求性能を損なうという問題が生じる。なお  インダクタンス量の調整には搭載したインダクターの交換で行うのが一般的である。【０００３】システム・イン・パッケージとして半導体デバイスの中にインダクターを構成する方法としては  半導体の表面とその内部に構成する方法がある。
半導体表面にインダクターを構成する方法としては半導体表面の酸化膜上に例えばアルミニューム等の導電性金属膜を例えば渦巻状に構成することでインダクターとする。
希望のインダクタンス量を得るためには半導体表面上に一定の面積が必要の為半導体素子設計上の自由度を損なうことになり  また  構成されたインダクターのインダクタンス量は渦巻状等のパタンの形状、大きさ、寸法で決まり  インダクター形成後にそのインダクタンス量を調整することは出来ない。【０００４】半導体内部にインダクターを構成する方法としてはいわゆる半導体の表面層（但し一般的には酸化膜の下）に低抵抗率のパタンを、例えば渦巻状の構成をすることでインダクターとする。
当然ながら希望のインダクタンス量を得る為には一定の面積が必要の為  半導体素子設計上の自由度を損なうことになり  また  構成されたインダクターのインダクタンス量は渦巻状のパタンの形状、大きさ、寸法で決まり  インダクター形成後にそのインダクタンス量を調整することは出来ない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】半導体の設計の自由度を損なう事無くその回路に組み込み  回路の特性を監視しながらインダクタンス量を調整することが出来、その電子回路に求められる電気的特性、性能を容易に得ることが出来る機能を持ったインダクターは無かった。本発明はこの課題を解決しシステム・イン・パッケージの特性改善、歩留り改善を容易に実現するものである。
【課題を解決するための手段】
【０００６】半導体ウエハーまたはチップ上に搭載が許されるほどに薄くまた機械的に安定で搭載やインダクタンス量の調整時に加わる温度にも安定な耐熱性絶縁基板にあらかじめ  調整用の構造を持った膜状の単一あるいは複数個のインダクターを形成しこれを半導体ウエハーあるいはチップに搭載後  ワイヤーボンデングまたはボールボンデングなどの手法で半導体と必要な電気的結線をし  必要に応じて  半導体の電気的特性を監視しながらレーザーなどを用いてインダクタンス量の調整を行い最後に樹脂を用いての封止、あるいは  セラミックパッケージなどに収納し完成品を得る。
【発明の効果】
【０００７】半導体設計面では  従来なら酸化膜上に形成する  もしくは酸化膜の下にインダクタンスを構成するために専用の面積がとられたが  本発明によりこの面積が不要となるため小型化が可能となり、他の電子回路の組み込みができ一層の高密度化、高機能化が実現で出来る。
本発明の最大の利点は  半導体表面に本発明の微小インダクタンを搭載し、ワイヤボンデングなどで電気的結線後  特性を監視しながらインダクタンス量の調整を行うことにより  電子回路に要求される特性を容易に得られることにある。半導体製造上、特性のばらつきは不可避であるが  インダクタンス量を調整することで製品歩留まりを大幅に改善することが出来，工程内納期短縮とあわせてその経済的効果は大きい。
【実施例】
【０００８】図１は本発明に係る代表的な微小インダクターの上面図である。半導体ウエハーもしくはチップ上に搭載後  樹脂などでの封止が可能なように約０．１ｍｍ程度に薄く  かつ  搭載時の機械的、熱的なストレスに耐えられるような例えば  ガラスセラミック基板やアルミナセラミックス基板、もしくは耐熱性有機基板などの絶縁基板１の上に  チタニウム、パラデユ−ム、クローム、ニッケル、金などから構成した薄膜  あるいは  パラデユ−ム、銀、金などからなる印刷厚膜  あるいは銅薄板による、インダクター用導体パタン２と  同じ材料からなるインダクタンス調整パタン３  及び配線用電極部４から構成される。
図２は本発明の側面を示す。【０００９】図３は本発明に係る微小インダクターをシリコン等半導体ウエハーもしくはチップ５上に搭載した後  微小インダクタンス上の配線用電極部４とシリコン等半導体ウエハーもしくはチップ上の電極部６を配線用細線（ボンデングワイヤー）７で結線した状態を示す。
図４はこれを側面から示した図面であり  微小インダクタンスの基板１は一般的にエポキシ等の絶縁性の接着剤８でシリコン等半導体ウエハーもしくはチップ５に固定する。【００１０】図５はシリコン等半導体ウエハーもしくはチップ５に微小インダクタンスを搭載後シリコン等半導体ウエハーもしくはチップ５に設けられた特性測定用電極９に特性測定用外部電極１０を設置した状態を示す。
この状態でこの電子回路に規定の電源電圧、入力信号などを加え特性を監視しながら例えばレーザーを利用して  微小インダクタンスにあらかじめ準備されたインダクタンス調整用パタン３を切断し  このことによってインダクタンス量を調整し電子回路の特性を設計値に容易にあわせこむことが出来る。図１５は微小インダクタンスを持つ最も一般的な発信回路であり  チューナー、あるいはＶＣＯなどの回路として本発明応用の最適な一例である。図６は調整後の微小インダクタンスの上面図であり  調整後のインダクタンス跡１１を示す。【００１１】図７はインダクタンス量の調整によって  所定の特性が得られたシリコン等半導体ウエハーもしくはチップ５をリードフレームなどのリード線１２に外部配線用細線１３で結線した後  エポキシなどの封止用樹脂１４でパッケージした状況を示す。
パッケージとして樹脂のほかセラミックケースに封止する場合にも適用出来る。【００１２】本発明はシリコン等半導体ウエハーもしくはチップに微小インダクターを搭載する際、ボールボンドを利用することで半導体上の面積をより有効に利用できる。図８は配線用電極部４に設けたスルーホール１５を利用して基板両面にある配線用電極部を電気的に接続し  さらに基板裏面にニッケル、銅、あるいは金もしくは半田などからなる配線用ボール１６を構成した状況を示す。
なおボール１７はシリコン等半導体ウエハーもしくはチップに搭載の際、平行を保つためのダミーボールである。
図９はボールボンドを持つ微小インダクター基板の裏面の例を示し、図１０はその側面図を、図１１はこの構造の微小インダクターをシリコン等半導体ウエハーもしくはチップ５に搭載した状況を示す。【００１３】本発明による微小インダクターは渦巻型のパタンのみではなくインダクタンス量の調整機能を持った自由な設計が可能である。
図１２はその一例を示す。【００１４】システム・イン・パッケージとしての利用にあたってはシリコン等半導体ウエハーもしくはチップに同じかあるいは異なるインダクタンス量を持つ複数のインダクターが必要になる場合がある。
図１３は一枚の耐熱性絶縁基板１に３ヶの微小インダクターを配置した事例を示す。インダクター用導体パタン２とインダクタンス調整用パタン３及び配線用電極部４からなる大きさが異なる微小インダクターが３ヶ配列されているが  この様に同一あるいはインダクタンス量の異なるインダクターを必要に応じて配列することが容易に可能である。【００１５】本発明による微小インダクターは基板の裏面に全面  あるいは必要な部分に導体パタンを配置することでインダクターと半導体間に電界遮蔽の機能を持つことが出来る。図１４は電界遮蔽のための導体パタン１８を持った本発明の側面を示す。
【図面の簡単な説明】
【００１６】
【図１】本発明の上面図である。
【図２】本発明の側面図である
【図３】本発明をシリコン等半導体ウエハーもしくはチップに搭載し  配線用細線で配線後の上面図である。
【図４】本発明をシリコン等半導体ウエハーもしくはチップに搭載し  配線用細線で配線後の側面図である。
【図５】本発明をシリコン等半導体ウエハーもしくはチップに搭載し  配線用細線で配線後特性測定用外部電極（プローブ）を設置した側面図である。
【図６】レーザー等によリインダクタンス量を調整した後の上面図である。
【図７】インダクタンス量の調整後リード線に配線し  封止用樹脂でパッケージ後の側面図である。
【図８】配線用ボールを持った本発明の上面図である。
【図９】配線用ボールを持った本発明の基板裏面図である。
【図１０】配線用ボールを持った本発明の側面図である。
【図１１】配線用のボールを持った本発明をシリコン等半導体ウエハーもしくはチップに搭載し  ボールによる電気的結線完了後の側面図である。
【図１２】渦巻型とは異なるインダクター用パタンを持つ本発明の上面図である。
【図１３】一枚の耐熱性絶縁基板上に複数のインダクターを持つ本発明の上面図である。
【図１４】電界遮蔽のため耐熱性絶縁基板の裏面に導体パタンを持った本発明の側面図である。
【図１５】微小インダクターを組み込んだ最も一般的な発信回路図である。
【符号の説明】
１    耐熱性絶縁基板
２    インダクター用導体パタン
３    インダクタンス調整用パタン
４    配線用電極部
５    シリコン等半導体ウエハーもしくはチップ
６    電極部
７    配線用細線（ボンデングワイヤー）
８    接着剤
９    特性測定用電極
１０  特性測定用外部電極
１１  インダクタンス量調整跡
１２  リード線
１３  外部配線用細線（ボンデングワイヤー）
１４  封止用樹脂
１５  スルーホール
１６  配線用ボール
１７  ダミーボール
１８  電界遮蔽用導体パタン
【図１】
2005347723.tif 000003
【図２】
2005347723.tif 000004
【図３】
2005347723.tif 000005
【図４】
2005347723.tif 000006
【図５】
2005347723.tif 000007
【図６】
2005347723.tif 000008
【図７】
2005347723.tif 000009
【図８】
2005347723.tif 000010
【図９】
2005347723.tif 000011
【図１０】
2005347723.tif 000012
【図１１】
2005347723.tif 000013
【図１２】
2005347723.tif 000014
【図１３】
2005347723.tif 000015
【図１４】
2005347723.tif 000016
【図１５】
2005347723.tif 000017