(57)【要約】【課題】ＩＭＤ３（３次歪）とＩＭＤ５（５次歪）を独立に制御することにより、マルチキャリア時のＡＣＬＲを制御することができるプリディストータ、およびそれを用いたプリディストーションリニアライザシステムを提供する。【解決手段】メインルートのアッテネータを、歪発生アンプ１２の前後にＡｔｔＭ１（１１）、ＡｔｔＭ２（１３）として分割して配置する。サブルートのＡｔｔＳ１４の減衰量をａ［ｄＢ］とし、ＡｔｔＭ１・ＡｔｔＭ２の減衰量を各々ｃ［ｄＢ］・ｄ［ｄＢ］とすると、等経路にするため、ａ＝ｃ＋ｄとなる。よって、プリディストータでの減衰量をある値ｘ［ｄＢ］に定めると、ｃ＋ｄ＋ｂ＝ｘの条件式を満たせばよく、ｃ、ｄの２つのパラメータに自由度がある。【選択図】      図１
2005020379.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をメインルートと、９０°位相してサブルートに分配する第１の分配手段と、
前記第１の分配手段により前記メインルートに分岐された信号を第１の所定量、減衰する第１の減衰手段と、
前記第１の減衰手段により減衰された信号を、該信号に歪成分を発生させるために、増幅する第１の歪発生増幅手段と、
前記第１の歪発生増幅手段により増幅された信号を第２の所定量、減衰する第２の減衰手段と、
前記第１の分配手段により前記サブルートに分岐された信号を前記第１の所定量および前記第２の所定量を加算した量、減衰する第３の減衰手段と、
前記第１の歪発生増幅手段と同一の特性を持ち、前記第３の減衰手段により減衰された信号を、該信号に歪成分を発生させるために増幅する第２の歪発生増幅手段と、を有し、
前記第２の減衰手段により減衰されたメインルートの信号と、前記第２の歪発生増幅手段により増幅されたサブルートの信号とを基に、主増幅手段で発生する歪成分と逆位相の歪成分を含む入力信号を生成することを特徴とするプリディストータ。
【請求項２】
前記第２の歪発生増幅手段により増幅された信号を前記メインルートと、前記サブルートとに分配する第２の分配手段と、
前記第２の分配手段と同一の特性を持ち、前記第２の減衰手段により減衰された信号を前記メインルートと終端とに分配する第３の分配手段と、
前記第２の分配手段により前記メインルートに分配された信号を９０°位相シフトし、前記第３の分配手段により前記メインルートに分配された信号と合成する第１の結合手段と、
前記第１の結合手段と同一の特性を持ち、第２の分配手段により前記サブルートに分配された信号を９０°位相シフトさせる位相調整手段と、
前記第１の結合手段により合成された信号と、前記位相調整手段により位相調整された信号とを合成する第２の結合手段と、をさらに有することを特徴とする請求項１記載のプリディストータ。
【請求項３】
前記第２の結合手段により結合された信号のレベルを調整する第４の減衰手段をさらに有することを特徴とする請求項２記載のプリディストータ。
【請求項４】
請求項１から３のいずれか１項に記載のプリディストータと、
前記プリディストータにより生成された入力信号を増幅する主増幅手段と、を有することを特徴とするプリディストーションリニアライザシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メインアンプの非線形特性により発生する歪成分と逆位相の歪成分を含む入力信号を生成するプリディストータ、およびそれを用いたプリディストーションリニアライザシステムに関する。
【０００２】
【従来の技術】
図４は、従来技術における等経路プリディストーションリニアライザシステムの構成を示す回路図である。図４に示す回路は、ブランチライン（９０°ハイブリット）４０、歪発生アンプ４１、アッテネータ（減衰器）ＡｔｔＭ４２、アッテネータＡｔｔＳ４３、歪発生アンプ４４、分配器４５、分配器４６、ブランチライン４７、ブランチライン４８、ブランチライン４９、およびアッテネータＡｔｔＥ５０を備え、その出力がメインアンプ５１に入力される。
【０００３】
ブランチライン４０は、入力された信号（ＲＦ信号）をメインルート（歪ライン）と、９０°位相シフトしてサブルート（線形ライン）に分岐する。メインルートの信号は、歪発生アンプ４１により所定の利得で増幅される。増幅された信号には、歪成分が含まれる。そして、この信号は、アッテネータＡｔｔＭ４２により減衰量ａ分、減衰され分配器４５を介してブランチライン４７に出力される。
【０００４】
一方、サブルートの信号は、アッテネータＡｔｔＳ４３により減衰量ａ分、減衰される。ここで、アッテネータＡｔｔＭ４２およびアッテネータＡｔｔＳ４３で減衰する減衰量は、等しい。そして、アッテネータＡｔｔＳ４３の出力信号は、歪発生アンプ４４により歪発生アンプ４１の利得と同利得で増幅される。このように、メインルートの歪信号は、歪発生アンプ４１により増幅された後にアッテネータＡｔｔＭ４２で減衰されるため減衰量が小さく、サブルートの信号は、アッテネータＡｔｔＳ４３で減衰された後に歪発生アンプ４４で増幅されるため減衰量が大きい。図４に示す回路は、この減衰量の差を用いて歪成分のみを取り出す回路である。歪発生アンプ４４により増幅された信号は、分配器４６によりブランチライン４７とブランチライン４８とに分配される。
【０００５】
ブランチライン４７は、サブルートから入力された信号を９０°位相シフトして、メインルートから入力された信号と合成する。メインルートから入力された信号およびサブルートから入力された信号は、等経路で逆位相で合成されるため、キャリア信号が相殺され歪成分のみを含む信号となる。この信号は、ブランチライン４９に出力される。
【０００６】
一方、ブランチライン４８は、サブルートから入力された信号をブランチライン４９に出力する。ブランチライン４９は、メインルートから入力された信号をと、サブルートから入力された信号とを合成し、９０°位相シフトして出力する。ブランチライン４９の出力信号は、アッテネータＡｔｔＥ５０により減衰量ｂ分、減衰される。これにより、メインアンプ５１に発生する歪成分と逆位相の歪成分を含んだ入力信号が生成される。
【０００７】
上述したように、二つの経路のレベルを合わせるためにはＡｔｔＭ４２とＡｔｔＳ４３の減衰量ａ［ｄＢ］は、等しい必要があり、ブランチライン４０、４７、４８、４９および分配器４５、４６の損失および歪発生アンプ４１、４４の利得を除くと、メインアンプ５１に入力する逆位相の歪成分を含む信号を生成する回路（以下、プリディストータと呼ぶ）での減衰はａ＋ｂ［ｄＢ］となる。プリディストータでの減衰量をある値ｘ［ｄＢ］に定めると、上述の例ではａ＋ｂ＝ｘの関係でａの取り方に自由度がある。また、このａの値によりＩＭＤ３（３次歪）／ＩＭＤ５（５次歪）が動くので、これによりＩＭＤ３を任意に制御することができる。
【０００８】
図５は、図４に示した回路にＡｇｉｌｅｎｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓ社のＭＧＡ８５５６３のアンプを用いて、−２０．０ｄＢｍの信号を入力する場合のレベルダイヤである。図５に示すレベルダイヤの上から１、２行目がキャリア信号を、３、４行目がＩＭＤ３を、５、６行目がＩＭＤ５を示している。図５に示すレベルダイヤの詳細は、後述する図３における本発明のレベルダイヤの説明と基本的に同様であるため、省略する。以上、図４および図５に示した技術と同趣旨の技術が、非特許文献１に開示されている。
【０００９】
【非特許文献１】
スエマツノリハル、外３名（Ｎ．Ｓｕｅｍａｔｓｕ，  ｅｔ  ａｌ．），「アプリディストーションタイプイクイパスリニアライザーインクーバンド」（Ａ  Ｐｒｅｄｉｓｔｏｒｔｉｏｎ  Ｔｙｐｅ  Ｅｑｕｉ−Ｐａｔｈ  Ｌｉｎｅａｒｉｚｅｒ  ｉｎ  Ｋｕ−Ｂａｎｄ），アジアパシフィックマイクロウェーブコンファレンスプロシーディング（ＡＰＭＣ），トウキョウ，１９９０年  ｐｐ．１０７７−１０８０
【００１０】
【発明が解決しようとする課題】
しかしながら、上述した図４の回路では、希望のＩＭＤ３のレベルを得られるａの値はひとつであるので、ＩＭＤ５のレベルも一つに決まってしまい、自由度がなかった。即ち、ＩＭＤ３を制御することはできたが、ＩＭＤ５を制御することができず、マルチキャリアになった場合のＡＣＬＲ（Ａｄｊａｃｅｎｔ  Ｃｈａｎｎｅｌ  Ｌｅａｋａｇｅ  Ｒａｔｉｏ）を低減することができなく、ＩＭＤ５の歪補償が難しいという問題点があった。
【００１１】
本発明は、上記問題点に鑑みなされたものであり、ＩＭＤ３とＩＭＤ５を独立に制御することにより、マルチキャリア時のＡＣＬＲを制御することができるプリディストータ、およびそれを用いたプリディストーションリニアライザシステムを提供することを目的とする。
【００１２】
【課題を解決するための手段】
かかる目的を達成するために、請求項１記載の発明は、入力信号をメインルートと、９０°位相してサブルートに分配する第１の分配手段１０と、前記第１の分配手段１０により前記メインルートに分岐された信号を第１の所定量、減衰する第１の減衰手段１１と、前記第１の減衰手段１１により減衰された信号を、該信号に歪成分を発生させるために、増幅する第１の歪発生増幅手段１２と、前記第１の歪発生増幅手段１２により増幅された信号を第２の所定量、減衰する第２の減衰手段１３と、前記第１の分配手段１０により前記サブルートに分岐された信号を前記第１の所定量および前記第２の所定量を加算した量、減衰する第３の減衰手段１４と、前記第１の歪発生増幅手段１２と同一の特性を持ち、前記第３の減衰手段１４により減衰された信号を、該信号に歪成分を発生させるために増幅する第２の歪発生増幅手段１５と、を有し、前記第２の減衰手段１３により減衰されたメインルートの信号と、前記第２の歪発生増幅手段１５により増幅されたサブルートの信号とを基に、主増幅手段２２で発生する歪成分と逆位相の歪成分を含む入力信号を生成することを特徴としている。
【００１３】
したがって、請求項１記載の発明によれば、メインルートの第１の歪発生増幅手段１２の前後に第１の減衰手段１１と第２の減衰手段１３を設けて、主増幅手段２２で発生する歪成分を打ち消すための歪成分を生成するため、ＩＭＤ３とＩＭＤ５を独立に制御することにより、マルチキャリア時のＡＣＬＲを制御することができる。例えば、ＩＭＤ３を固定したままＩＭＤ５を独立に制御することができる。
【００１４】
請求項２記載の発明は、請求項１記載の発明において、前記第２の歪発生増幅手段１５により増幅された信号を前記メインルートと、前記サブルートとに分配する第２の分配手段１７と、前記第２の分配手段１７と同一の特性を持ち、前記第２の減衰手段１３により減衰された信号を前記メインルートと終端とに分配する第３の分配手段１６と、前記第２の分配手段１７により前記メインルートに分配された信号を９０°位相シフトし、前記第３の分配手段１６により前記メインルートに分配された信号と合成する第１の結合手段１８と、前記第１の結合手段１８と同一の特性を持ち、第２の分配手段１７により前記サブルートに分配された信号を９０°位相シフトさせる位相調整手段１９と、前記第１の結合手段により合成された信号と、前記位相調整手段１９により位相調整された信号とを合成する第２の結合手段２０と、をさらに有することを特徴としている。
【００１５】
したがって、請求項２記載の発明によれば、メインルートに第３の分配手段１６および第１の結合手段１８を、サブルートに第２の分配手段１７および位相調整手段１９を設け、第２の結合手段２０がメインルートおよびサブルートの信号を合成することにより、等経路を確保して各素子のロスの影響を排除しながら、主増幅手段２２で発生する歪成分と逆位相の歪成分を含む入力信号を生成することができる。
【００１６】
請求項３記載の発明は、請求項２記載の発明において、前記第２の結合手段２０により結合された信号のレベルを調整する第４の減衰手段２１をさらに有することを特徴としている。
【００１７】
したがって、請求項３記載の発明によれば、第２の結合手段２０の後段に第４の減衰手段２１を設けることにより、主増幅手段２２に入力する入力信号に予め含める歪成分の値を調整することができる。
【００１８】
請求項４記載の発明は、請求項１から３のいずれか１項に記載のプリディストータと、前記プリディストータにより生成された入力信号を増幅する主増幅手段２２と、を有することを特徴としている。
【００１９】
したがって、請求項４記載の発明によれば、ＩＭＤ３とＩＭＤ５を独立に制御することにより、マルチキャリア時のＡＣＬＲを制御することができるプリディストーションリニアライザシステムを提供することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照しながら詳細に説明する。
【００２１】
図１は、本発明の実施形態における等経路プリディストーションリニアライザシステムの構成を示す回路図である。図１に示す回路は、ブランチライン（９０°ハイブリット）１０、アッテネータ（減衰器）ＡｔｔＭ１（１１）、歪発生アンプ１２、アッテネータＡｔｔＭ２（１３）、アッテネータＡｔｔＳ１４、歪発生アンプ１５、分配器１６、分配器１７、ブランチライン１８、ブランチライン１９、ブランチライン２０、およびアッテネータＡｔｔＥ２１を備え、その出力がメインアンプ２２に入力される。
【００２２】
ブランチライン１０は、入力された信号（ＲＦ信号）をメインルート（歪ライン）と、９０°位相シフトしてサブルート（線形ライン）に分岐する。メインルートの信号は、アッテネータＡｔｔＭ１（１１）により減衰量ｃ分、減衰され歪発生アンプ１２に出力される。減衰された信号は、歪発生アンプ１２により所定の利得で増幅される。増幅された信号には、歪成分が含まれる。そして、この信号は、アッテネータＡｔｔＭ２（１３）により減衰量ｄ分、減衰され、サブルートと等経路にするための分配器１６を介してブランチライン１８に出力される。
【００２３】
一方、サブルートの信号は、アッテネータＡｔｔＳ１４により減衰量ａ分、減衰される。ここで、アッテネータＡｔｔＭ１（１１）およびアッテネータＡｔｔＭ２（１３）で減衰する減衰量と、アッテネータＡｔｔＳ１４で減衰する減衰量とは、等しい。そして、アッテネータＡｔｔＳ１４の出力信号は、歪発生アンプ１５により歪発生アンプ１２の利得と同利得で増幅される。歪発生アンプ１５により増幅された信号は、分配器１７によりブランチライン１８とブランチライン１９とに分配される。
【００２４】
ブランチライン１８は、サブルートから入力された信号を９０°位相シフトして、メインルートから入力された信号と合成する。メインルートから入力された信号およびサブルートから入力された信号は、等経路で逆位相で合成されるため、キャリア信号が相殺され歪成分のみを含む信号となる。この信号は、ブランチライン２０に出力される。
【００２５】
一方、ブランチライン１９は、サブルートから入力された信号を９０°位相して、ブランチライン２０に出力する。ブランチライン２０は、メインルートから入力された信号と、サブルートから入力された信号とを合成する。ブランチライン２０の出力信号は、アッテネータＡｔｔＥ２１により減衰量ｂ分、減衰される。これにより、メインアンプ２２に発生する歪成分と逆位相の歪成分を含んだ入力信号が生成される。
【００２６】
本実施形態は、図４に示したＡｔｔＭ４１を、図１に示す歪発生アンプ１２の前後にＡｔｔＭ１（１１）、ＡｔｔＭ２（１３）として分割して配置する。ＡｔｔＳ１４の減衰量をａ［ｄＢ］とし、Ｍ１・Ｍ２の減衰量を各々ｃ［ｄＢ］・ｄ［ｄＢ］とすると、等経路にするため、ａ＝ｃ＋ｄとなる。よって、プリディストータでの減衰量をある値ｘ［ｄＢ］に定めると、ｃ＋ｄ＋ｂ＝ｘの条件式を満たせばよく、ｃ、ｄの２つのパラメータに自由度がある。このため、ＩＭＤ３を一定のレベルに保ったままで、ＩＭＤ５の制御が可能となる。
【００２７】
次に、本発明の実施例について説明する。図２は、本発明の実施例を説明するためのレベルダイヤである。本実施例で使用するアンプは、Ａｇｉｌｅｎｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓ社のＭＧＡ８５５６３である。なお、本発明はこのアンプへの適用に限定されるものではなく、一般的なアンプ全般に適用可能である。
【００２８】
図２に示すレベルダイヤの上から１、２行目がキャリア信号を、３、４行目がＩＭＤ３を、５、６行目がＩＭＤ５を示している。まず、ブランチライン１０は、ＩＭＤ３およびＩＭＤ５を含まない−１０．０ｄＢｍの入力信号を、１：１でメインルートとサブルートとに分岐する。メインルートへ分岐された信号は、ブランチライン１０のロスにより−３．０ｄＢ減衰され、ＡｔｔＭ１（１１）に入力される。ＡｔｔＭ１（１１）は、入力される信号を−７．０ｄＢ減衰して、歪発生アンプ１２に出力する。歪発生アンプ１２の仕様は、利得が２１．０ｄＢ、ＯＩＰ３が１７．０ｄＢｍ、ＯＩＰ５が１７．０ｄＢｍである。歪発生アンプ１２に入力された信号は、利得２１．０ｄＢで増幅される。したがって、歪発生アンプ１２の出力信号は、キャリア信号が１．０ｄＢｍ、下記式１よりＩＭＤ３が−３１．０ｄＢｍ、下記式２よりＩＭＤ５が−６３．０ｄＢｍとなり歪成分が発生する。
【００２９】
ＩＭＤ３＝ＯＩＰ３−｛ＯＩＰ３−（Ｉｎｐｕｔ＋Ｇａｉｎ）｝×３    …式１
【００３０】
ＩＭＤ５＝ＯＩＰ５−｛ＯＩＰ５−（Ｉｎｐｕｔ＋Ｇａｉｎ）｝×５    …式２
【００３１】
歪発生アンプ１２の出力信号は、アッテネータＡｔｔＭ２（１３）に入力される。アッテネータＡｔｔＭ２（１３）は、入力される信号を−３．０ｄＢ減衰して、分配器１６に出力する。分配器１６は、サブルートと等経路にするために、入力される信号を１：１でブランチライン１８と終端とに分配する。分配器１６から出力された信号は、分配器１６のロスにより−６．０ｄＢ減衰され、ブランチライン１８に入力される。
【００３２】
一方、ブランチライン１０からサブルートに分岐された信号は、−３．０ｄＢ減衰され、−１３．０ｄＢでアッテネータＡｔｔＳ１４に入力される。アッテネータＡｔｔＳ１４は、入力される信号を−１０．０ｄＢ減衰して、歪発生アンプ１５に出力する。歪発生アンプ１５は、歪発生アンプ１２と同じものである。歪発生アンプ１５に入力された信号は、利得２１．０ｄＢで増幅される。したがって、歪発生アンプ１５の出力信号は、キャリア信号が−２．０ｄＢｍ、上記式１よりＩＭＤ３が−４０．０ｄＢｍ、上記式２よりＩＭＤ５が−７８．０ｄＢｍとなり歪成分が発生する。
【００３３】
歪発生アンプ１５の出力信号は、分配器１７に出力する。分配器１７は、入力される信号を１：１でブランチライン１８とブランチライン１９とに分配する。分配器１７から出力された信号は、分配器１７のロスにより−６．０ｄＢ減衰されてブランチライン１８およびブランチライン１９に入力される。
【００３４】
ブランチライン１８は、メインルート上の分配器１６から入力される信号と、サブルート上の分配器１７から入力される信号とを合成する。サブルートから入力される信号は、ブランチライン１０とブランチライン１８により９０°ずつ位相シフトされ逆位相となってメインルートから入力される信号に合成される。したがって、ブランチライン１８の出力信号は、キャリア信号が打ち消しあってなくなり、下記式３よりＩＭＤ３が電圧加算され−４６．０ｄＢｍ、下記式４よりＩＭＤ５が電圧加算され−７４．５ｄＢｍとなる。式３および式４は、ｄＢ値を真値（Ｖ）に戻して計算している。なお、−３ｄＢは、１：１結合のブランチライン１８のロス分である。
【００３５】
ＩＭＤ３＝２０×ＬＯＧ１０｛１０（メインＩＭＤ３／２０）−１０（サブＩＭＤ３／２０）｝−３ｄＢｍ…式３
【００３６】
ＩＭＤ５＝２０×ＬＯＧ１０｛１０（メインＩＭＤ５／２０）−１０（サブＩＭＤ５／２０）｝−３ｄＢｍ…式４
【００３７】
一方、分配器１７からサブルートに分配された信号は、メインルートと等経路にするために、ブランチライン１９で９０°位相シフトされてブランチライン２０に入力される。
【００３８】
ブランチライン２０は、入力信号に対して位相が９０°シフトしているメインルートから入力される信号と、入力信号に対して位相が１８０°シフトしているサブルートから入力される信号とを合成し、９０°位相シフトして出力する。したがって、ブランチライン２０の出力信号は、キャリア信号が−１４．０ｄＢｍ、上記式３よりＩＭＤ３が電圧加算され−５６．８ｄＢｍ、上記式４よりＩＭＤ５が電圧加算され−７６．９ｄＢｍとなる。また、キャリア信号の位相が９０°であり、ＩＭＤ３／５の位相が２７０°であり、逆位相のＩＭＤ３／５を含む信号が生成される。ＩＭ３／５は、ＩＭＤ３／５からキャリアを減算した値であり、それぞれ−４２．８ｄＢｍ、−６２．９ｄＢｍとなる。
【００３９】
次に、上述した実施例および図４に示した従来例の計算結果について説明する。図３は、本発明の実施例および従来例において、同一のアンプを用いた場合の計算例を示すグラフである。上述したｃ＋ｄ＋ｂ（＝ｘ）が１０ｄＢとなるようにしている。グラフにおいて、縦軸は入力−１０ｄＢｍの場合におけるキャリア／ＩＭＤ３／ＩＭＤ５の出力レベルであり、横軸はｃである。上述した従来例では、横軸ｃは常に０となる。グラフのＩＭＤ３／ＩＭＤ５の線がそれぞれ４本あるが、これはｃ＋ｄの値を１０／８／６／４ｄＢに変化させた場合のものである。ｃ＋ｄ＋ｂ（＝ｘ）＝１０ｄＢの条件より、これらの場合はｂ＝０／２／４／６ｄＢであり、キャリアの出力レベルは一定である。
【００４０】
仮に歪補償されるアンプの条件より、入力−１０ｄＢｍの場合のＩＭＤ３は、−３６ｄＢｍが望ましいとする。するとグラフより、従来例の場合には（横軸ｃは常に０となるので）、ｃ＋ｄ＝４ｄＢの場合にこの条件を満足する。しかしながら、ＩＭＤ５の値も一意に決まってしまいＩＭＤ５＝−４７ｄＢｍとなり、これを変化させるとＩＭＤ３も変化してしまうことになる。
【００４１】
これに対して本実施例では、ＩＭＤ３を同一レベル（ＩＭＤ３＝−３６ｄＢｍ）に保ったままで、ＩＭＤ５を制御することができる。
図３に示すグラフの例では、
▲１▼ｃ＝０．０ｄＢ，ｄ＝４．０ｄＢ，ｂ＝６．０ｄＢのとき（従来技術）
ＩＭＤ５＝−４７ｄＢｍ
▲２▼ｃ＝１．０ｄＢ，ｄ＝５．０ｄＢ，ｂ＝４．０ｄＢのとき
ＩＭＤ５＝−５０ｄＢｍ
▲３▼ｃ＝２．０ｄＢ，ｄ＝６．０ｄＢ，ｂ＝２．０ｄＢのとき
ＩＭＤ５＝−５３ｄＢｍ
▲４▼ｃ＝２．９ｄＢ，ｄ＝７．１ｄＢ，ｂ＝０．０ｄＢのとき
ＩＭＤ５＝−５６ｄＢｍ
となり、ＩＭＤ５の制御範囲が９ｄＢもあることになる。
【００４２】
なお、上述した実施形態は、本発明の好適な実施形態の一例を示したものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において種々変形実施が可能である。
【００４３】
【発明の効果】
以上の説明から明らかなように、請求項１記載の発明によれば、メインルートの歪発生アンプの前後にアッテネータを設けて、メインアンプで発生する歪成分を打ち消すための歪成分を生成するため、ＩＭＤ３とＩＭＤ５を独立に制御することにより、マルチキャリア時のＡＣＬＲを制御することができる。例えば、ＩＭＤ３を固定したままＩＭＤ５を独立に制御することができる。
【００４４】
請求項２記載の発明によれば、請求項１記載の発明の効果に加えて、メインルートに分配器および結合用のブランチラインを、サブルートにも分配器およびブランチラインを設け、結合用のブランチラインがメインルートおよびサブルートの信号を合成することにより、等経路を確保して各素子のロスの影響を排除しながら、メインアンプで発生する歪成分と逆位相の歪成分を含む入力信号を生成することができる。
【００４５】
請求項３記載の発明によれば、請求項２記載の発明の効果に加えて、結合用のブランチラインの後段にアッテネータを設けることにより、メインアンプに入力する入力信号に予め含める歪成分の値を調整することができる。
【００４６】
請求項４記載の発明によれば、ＩＭＤ３とＩＭＤ５を独立に制御することにより、マルチキャリア時のＡＣＬＲを制御することができるプリディストーションリニアライザシステムを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態における等経路プリディストーションリニアライザシステムの構成を示す回路図である。
【図２】本発明の実施例を説明するためのレベルダイヤである。
【図３】本発明の実施例と従来例において、同一のアンプを用いた場合の計算例を示すグラフである。
【図４】従来技術における等経路プリディストーションリニアライザシステムの構成を示す回路図である。
【図５】従来技術を説明するためのレベルダイヤである。
【符号の説明】
１０、１８、１９、２０  ブランチライン（９０°ハイブリット）
１１、１３、１４、２１  アッテネータ（減衰器）
１２、１５  歪発生アンプ
１６、１７  分配器
２２  メインアンプ
【図１】
2005020379.tif 000003
【図２】
2005020379.tif 000004
【図３】
2005020379.tif 000005
【図４】
2005020379.tif 000006
【図５】
2005020379.tif 000007