(57)【要約】【課題】  液状体材料を用いて電気配線を形成するときに、微細な配線パターンであり且つ信頼性の高い電気配線を形成することができる配線形成方法、微小タイル状素子、回路装置及び電子機器を提供する。【解決手段】  最終基板５０上に設けられた電極５１の少なくとも一部を囲むように凸形状の堤防部１６ａを設け、堤防部１６ａに囲まれる領域である配線領域内に導電性材料を含む液状体材料を塗布することにより、配線領域内に電気配線５３を形成する。【選択図】    図４
2005093702.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた電極の少なくとも一部を囲むように凸形状の堤防を設け、
前記堤防に囲まれる領域である配線領域内に導電性材料を含む液状体材料を塗布することにより、
前記配線領域内に電気配線を形成することを特徴とする配線形成方法。
【請求項２】
基板上において電気配線を形成しようとする領域である配線領域の輪郭の少なくとも一部に凸形状の堤防を設け、
前記配線領域内に導電性材料を含む液状体材料を塗布することにより、
前記配線領域内に電気配線を形成することを特徴とする配線形成方法。
【請求項３】
前記液状体材料の塗布は、液滴吐出方式を用いて行うことを特徴とする請求項１又は２記載の配線形成方法。
【請求項４】
前記堤防は、絶縁性を有していることを特徴とする請求項１から３のいずれか一項記載の配線形成方法。
【請求項５】
前記堤防は、ポリイミドからなることを特徴とする請求項１から４のいずれか一項記載の配線形成方法。
【請求項６】
前記堤防の表面に撥液処理を施した後に、前記液状体材料の塗布をすることを特徴とする請求項１から５のいずれか一項記載の配線形成方法。
【請求項７】
前記堤防に囲まれる領域又は配線領域に親液処理を施した後に、前記液状体材料の塗布をすることを特徴とする請求項１から６のいずれか一項記載の配線形成方法。
【請求項８】
前記堤防は、フォトリソグラフィ法を用いて設けることを特徴とする請求項１から７のいずれか一項記載の配線形成方法。
【請求項９】
前記堤防は、光硬化性材料又は熱硬化性材料を用いて設けることを特徴とする請求項１から７のいずれか一項記載の配線形成方法。
【請求項１０】
前記電気配線を形成する基板である第２基板とは別の基板である第１基板上に前記堤防をなす構成部材を形成し、
前記第１基板から前記堤防をなす構成部材を切り取り、該構成部材を前記第２基板に接合することにより、該第２基板に前記堤防を設けることを特徴とする請求項１から９のいずれか一項記載の配線形成方法。
【請求項１１】
前記電気配線を形成する基板である第２基板とは別の基板である第１基板上に、電子的機能部と前記堤防をなす構成部材とを少なくとも形成し、
前記第１基板から前記電子的機能部と前記堤防をなす構成部材とを切り取り微小タイル状素子を形成し、該微小タイル状素子を前記第２基板に接合することにより、該第２基板に前記電子的機能部及び前記堤防を設けることを特徴とする請求項１から９のいずれか一項記載の配線形成方法。
【請求項１２】
第１基板に形成された電子的機能部を当該第１基板から切り離して微小なタイル形状にした微小タイル状素子であって、
タイル形状を有するタイル部と、
前記微小タイル状素子が前記第１基板とは別の基板である第２基板に接合されたときに、該第２基板上に設けられた電極の少なくとも一部を囲むように配置されているとともに、前記タイル部との接続部分を有する凸形状の堤防部とを有することを特徴とする微小タイル状素子。
【請求項１３】
前記微小タイル状素子は、電極を有し、
前記堤防部は、前記微小タイル状素子の電極の少なくとも一部と前記第２基板の電極の少なくとも一部とを囲むこととなる位置に、配置されていることを特徴とする請求項１２記載の微小タイル状素子。
【請求項１４】
前記微小タイル状素子は、絶縁層を有し、
前記堤防部は、前記絶縁層と同一層に形成されていることを特徴とする請求項１２又は１３記載の微小タイル状素子。
【請求項１５】
前記微小タイル状素子の電極は、前記絶縁層の上に形成されていることを特徴とする請求項１２から１４のいずれか一項記載の微小タイル状素子。
【請求項１６】
前記堤防部で囲まれる領域は少なくとも２箇所あり、
該少なくとも２箇所の領域は、前記タイル部の一方辺側と他方辺側とに、対向配置されていることを特徴とする請求項１２から１５のいずれか一項記載の微小タイル状素子。
【請求項１７】
前記堤防部は、リング形状に形成されていることを特徴とする請求項１２から１６のいずれか一項記載の微小タイル状素子。
【請求項１８】
請求項１２から請求項１７のいずれか一項記載の微小タイル状素子と、該微小タイル状素子が接合された前記第２基板とを有することを特徴とする回路装置。
【請求項１９】
前記堤防部で囲まれる領域内に電気配線を設けていることを特徴とする請求項１８記載の回路装置。
【請求項２０】
前記電気配線は、前記微小タイル状素子の電極と前記第２基板の電極とを電気的に接続するものであることを特徴とする請求項１９記載の回路装置。
【請求項２１】
請求項１８から請求項２０のいずれか一項記載の回路装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線形成方法、微小タイル状素子、回路装置及び電子機器に関するものである。
【背景技術】
【０００２】
従来、ある基板に形成された半導体素子を、その基板から微小なタイル形状に切り離して微小タイル状素子（半導体素子）を作るエピタキシャルリフトオフ（ＥＬＯ）法が考えだされている。その微小タイル状素子はハンドリングされて任意の基板（最終基板）に貼り付けられ、これにより薄膜デバイスを備える基板が形成される（例えば、特許文献１参照）。
【特許文献１】特開２０００−５８５６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、微小タイル状素子が備える電極（端子）と、最終基板に設けられている回路の端子とは電気配線で接続される。その電気配線は、例えば、配線対象となる微小タイル状素子の上面などに設けられた電極とその微小タイル状素子の上面又は側面とが異なる極性である場合、その微小タイル状素子の上面又は側面をまたいで形成しなければならない。
【０００４】
しかしながら、電気配線をワイヤーボンドなどの空中配線で構成すると、その配線に多大な手間がかかり、特に微小な配線をするのは難しく多大な製造コストが必要となる。また、その電気配線を金属薄膜の蒸着又はフォトリソグラフィなどの手法を用いて形成すると、所望パターンのマスクを形成しなければならず多大な製造コストが必要になるとともに、配線位置の変更などの設計変更に対処するにも多大なコストが必要となる。
【０００５】
これらの手法に対して、インクジェットノズル又はディスペンサから金属を含む液滴（液状体材料）を基板上に吐出して電気配線を形成する手法を取ることが考えられる。この液滴吐出方式を用いた電気配線の形成では、マスクを形成する必要がなく、またエッチングによって電気配線の構成材料が無駄となることがないので、製造コストを低減することが可能となる。しかし、基板表面の親液性（濡れ性）が高い場合は、そこに吐出され塗布された液状体材料は濡れ広がってしまい、微細な配線パターンを形成することが困難となる。また、基板表面の濡れ性が低い場合すなわち撥液性が高い場合、配線パターンの幅を小さくすることはできるが、その基板と配線との密着性が悪化してしまい、断線が生じ易くなるなど信頼性が悪化してしまう。
【０００６】
本発明は、上記事情に鑑みてなされたもので、液状体材料を用いて電気配線を形成するときに、微細な配線パターンであり且つ信頼性の高い電気配線を形成することができる配線形成方法、微小タイル状素子、回路装置及び電子機器を提供することを目的とする。
また、本発明は、基板上に微小タイル状素子を貼り付けて薄膜デバイス（回路装置）を構成する場合に、小型化することができ、製造コストを抑えながらその薄膜デバイスの配線が短絡又は断線することを低減するできることができる配線形成方法、微小タイル状素子、回路装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、本発明の配線形成方法は、基板上に設けられた電極の少なくとも一部を囲むように凸形状の堤防（隔壁）を設け、前記堤防に囲まれる領域である配線領域内に導電性材料を含む液状体材料を塗布することにより、前記配線領域内に電気配線を形成することを特徴とする。本発明によれば、配線領域内に塗布された液状体材料が堤防で囲まれることとなる。したがって、配線領域内に十分に液状体材料を注入してもその液状体材料が配線領域の外に流出することを堤防が防ぐことができる。そこで、本発明によれば、配線領域が親液性であっても撥液性であっても、配線領域内のみに正確に液状体材料を塗布することができ、微細な配線パターンであり且つ信頼性の高い電気配線を形成することができる。
【０００８】
また、本発明の配線形成方法は、基板上において電気配線を形成しようとする領域である配線領域の輪郭（境界）の少なくとも一部に凸形状の堤防を設け、前記配線領域内に導電性材料を含む液状体材料を塗布することにより、前記配線領域内に電気配線を形成することを特徴とする。本発明によれば、例えば２本の電気配線の一部に接近箇所がある場合、その接近付近の配線領域の輪郭にのみ堤防を設けることにより、その２つの電気配線が短絡することを回避することができる。したがって、配線領域内に十分に液状体材料を注入してもその液状体材料が他の配線領域などに流出することを堤防が防ぐことができる。そこで、本発明によれば、配線領域が親液性であっても撥液性であっても、配線が短絡することなどを回避することができ、配線パターンなどの高密度化及び高信頼性化を図ることができる。
【０００９】
また、本発明の配線形成方法は、前記液状体材料の塗布が液滴吐出方式を用いて行うことが好ましい。このようにすれば、インクジェットノズルなどから液状体材料の液滴を吐出することにより、堤防で囲まれた配線領域内に容易に液状体材料を注入し塗布することができる。したがって、マスクを形成する必要がなく、またエッチングによって電気配線の構成材料が無駄となることがないので、製造コストを低減することが可能となる。前記堤防は、絶縁性を有していることとしてもよい。このようにすれば、さらに高密度な配線及び電子回路などを形成することができる。前記堤防は、ポリイミドからなることとしてもよい。
【００１０】
また、本発明の配線形成方法は、前記堤防の表面に撥液処理を施した後に、前記液状体材料の塗布をすることとしてもよい。本発明によれば、例えば配線領域の境界付近に着弾した液状体材料は配線領域の一部と堤防の表面とに濡れ広がるが、堤防の表面に塗布された液状体材料はその堤防表面から弾き出される作用を受け配線領域内に押し戻される。したがって、さらに高精度な形状の配線パターンを形成でき、短絡などを回避することができる。また、前記堤防に囲まれる領域（配線領域）に親液処理を施した後に、前記液状体材料の塗布をすることとしてもよい。本発明によれば、配線領域内のある箇所に着弾した液状体材料はその配線領域の隅々にまで濡れ広がることができるので、その着弾位置を正確にコントロールすることなく配線領域の全てに漏れなく液状体材料を塗布することができる。
【００１１】
また、本発明の配線形成方法は、前記堤防をフォトリソグラフィ法を用いて設けることとしてもよい。また、前記堤防は、光硬化性材料又は熱硬化性材料を用いて設けることとしてもよい。例えば基板全面に光硬化性材料又は熱硬化性材料を塗布し、堤防を設ける領域にのみ選択的に光を照射することなどにより、所望パターンの前記堤防を形成する。
【００１２】
また、本発明の配線形成方法は、前記電気配線を形成する基板である第２基板とは別の基板である第１基板上に前記堤防をなす構成部材を形成し、前記第１基板から前記堤防をなす構成部材を切り取り、該構成部材を前記第２基板に接合することにより、該第２基板に前記堤防を設けることとしてもよい。本発明によれば、一旦第１基板に堤防を形成した後、その堤防を第２基板に転写することにより、その第２基板上に前記堤防を形成することができる。したがって、本発明によれば、前記堤防を構成する部材のみを一旦作るので、その堤防部材を各種の基板に流用することもでき、製造コストを低減することができる。また、堤防部材のみを検査及びテストすることもでき、信頼性を向上させることもできる。また、第１基板と第２基板とは全く異なる材料（例えば、第１基板が樹脂、第２基板が半導体）であってもよい。また、第１基板上に堤防を形成する方法としては、上記フォトリソグラフィ法、光硬化性材料又は熱硬化性材料を用いる方法を用いることができる。
【００１３】
また、本発明の配線形成方法は、前記電気配線を形成する基板である第２基板とは別の基板である第１基板上に、電子的機能部と前記堤防をなす構成部材とを少なくとも形成し、前記第１基板から前記電子的機能部と前記堤防をなす構成部材とを切り取り微小タイル状素子を形成し、該微小タイル状素子を前記第２基板に接合することにより、該第２基板に前記電子的機能部及び前記堤防を設けることが好ましい。本発明によれば、第１基板上に微小タイル状素子を形成する工程において前記堤防を構成する部材を形成することができる。したがって、微小タイル状素子を第２基板に接合するだけで、その第２基板上に前記堤防を形成できる。そこで、例えば第２基板に接合された微小タイル状素子の電極と第２基板の電極とを接続する電気配線を液状体材料で形成するための前記堤防を、工程を増やすことなく設けることができる。これらにより、本発明によれば、基板上に微小タイル状素子を貼り付けて薄膜デバイス（半導体装置など）を構成する場合に、製造コストを抑えながら、その薄膜デバイスについての配線が短絡すること及び寄生容量が増大することを低減できることができる。
【００１４】
また、本発明の配線形成方法は、前記堤防をなす構成部材は、前記第１基板における電子的機能部に含まれる電極の少なくとも一部と前記第２基板の電極の少なくとも一部とを囲むこととなる位置に、配置することが好ましい。本発明によれば、第２基板に接合された微小タイル状素子の電極と第２基板の電極とを接続する電気配線の配線領域を囲むように前記堤防を形成することができる。そこで、かかる配線領域に前記液状体材料を塗布することにより、微小タイル状素子の電極と第２基板の電極とを接続する電気配線を、低コストで、微細に、且つ高い信頼性を有するように形成することができる。また、前記堤防は、少なくとも微小タイル素子側の電極に対して所望の位置に配置でき、その配置のまま微小タイル素子の一部として第２基板に転写されるので、少なくとも微小タイル素子側の電極に対してはセルフアライメントで電気配線を形成できる。したがって、本発明によれば、微小タイル状素子上の微小な電極に対して高精度に配置された電気配線を、液状体材料を用いて形成することができる。
【００１５】
また、本発明の配線形成方法は、前記堤防をなす構成部材は、前記第１基板における電子的機能部（微小タイル素子となる部分）に含まれる絶縁層と同一層に形成することが好ましい。このようにすれば、第１基板における絶縁層の形状を堤防を構成するような形状にすることだけで、その他の工程を追加することなく前記堤防を設けることができ、低コストで前記堤防を設けることができる。また、前記第１基板における絶縁層の上に電極を配置することとしてもよい。このようにすれば、絶縁層が微小タイル状素子の電極を他の所望部材から絶縁するものであるとともに、その絶縁層の一部が前記堤防を構成することとなる。したがって、かかる絶縁層は電極の絶縁機能と配線を形成する液状体材料の堤防機能とを有するので、さらなる低コスト化及びコンパクト化を図ることができる。これらにより、本発明の配線形成方法で形成された前記電気配線は、前記第２基板に接合された微小タイル状素子の電極と前記第２基板の電極とを電気的に接続することができる。
【００１６】
また、本発明の配線形成方法は、前記堤防に囲まれる領域又は前記配線領域は少なくとも２箇所あり、該少なくとも２箇所の領域は、前記第２基板に接合された微小タイル状素子の対向辺上を該領域が交差するように、対向配置されていることが好ましい。本発明によれば、２箇所の配線領域は微小タイル状素子を挟むように形成される。そこで、配線領域から液状体材料が溢れ出たとしても、その溢れた出たものが他方の配線領域に侵入することを微小タイル状素子（タイル部）が防ぎ、すなわちタイル部が障害物として働き、短絡を回避することができる。
【００１７】
また、本発明の微小タイル状素子は、第１基板に形成された電子的機能部を当該第１基板から切り離して微小なタイル形状にした微小タイル状素子であって、タイル形状を有するタイル部と、前記微小タイル状素子が前記第１基板とは別の基板である第２基板に接合されたときに、該第２基板上に設けられた電極の少なくとも一部を囲むように配置されているとともに、前記タイル部との接続部分を有する凸形状の堤防部とを有することを特徴とする。本発明によれば、微小タイル状素子を第２基板に接合した後に、堤防部に囲まれている領域内に導電性材料を含む液状体材料を塗布することにより、その領域内に電気配線を形成することができる。したがって、配線領域が親液性であっても撥液性であっても、配線領域内のみに正確に液状体を塗布することができ、微細な配線パターンであり且つ信頼性の高い電気配線を形成することができる。また、本発明によれば、微小タイル状素子を第２基板に接合するだけで、その第２基板上に前記堤防を形成できる。そこで、例えば第２基板に接合された微小タイル状素子の電極と第２基板の電極とを接続する電気配線を液状体材料で形成するための前記堤防を、工程を増やすことなく設けることができる。これらにより、本発明によれば、基板上に微小タイル状素子を貼り付けて薄膜デバイス（半導体装置など）を構成する場合に、製造コストを抑えながら、その薄膜デバイスについての配線が短絡すること及び寄生容量が増大することを低減できることができる。
【００１８】
また、本発明の微小タイル状素子は、電極を有し、前記堤防部は、前記微小タイル状素子の電極の少なくとも一部と前記第２基板の電極の少なくとも一部とを囲むこととなる位置に、配置されていることが好ましい。本発明によれば、微小タイル状素子を第２基板に接合することにより、微小タイル状素子の電極と第２基板の電極とを接続する電気配線の配線領域を囲むように前記堤防を形成することができる。そこで、かかる配線領域に前記液状体材料を塗布することにより、微小タイル状素子の電極と第２基板の電極とを接続する電気配線を、低コストで、微細に、且つ高い信頼性を有するように形成することができる。また、前記堤防は、少なくとも微小タイル素子側の電極に対して所望の位置に配置でき、その配置のまま微小タイル素子の一部として第２基板に転写されるので、少なくとも微小タイル素子側の電極に対してはセルフアライメントで電気配線を形成できる。したがって、本発明によれば、微小タイル状素子上の微小な電極に対して高精度に配置された電気配線を、液状体材料を用いて形成することができる。
【００１９】
また、本発明の微小タイル状素子は、絶縁層を有し、前記堤防部は、前記絶縁層と同一層に形成されていることが好ましい。本発明によれば、第１基板における絶縁層の形状を堤防を構成するような形状にすることだけで、その他の工程を追加することなく前記堤防を設けることができ、低コストで前記機能を有する堤防を設けることができる。また、本発明の微小タイル状素子の電極は、前記絶縁層の上に形成されていることが好ましい。本発明によれば、絶縁層は電極の絶縁機能と配線を形成する液状体材料の堤防機能とを有するので、さらなる低コスト化及びコンパクト化を図ることができる。
【００２０】
また、本発明の微小タイル状素子は、前記堤防部で囲まれる領域は少なくとも２箇所あり、該少なくとも２箇所の領域は、前記タイル部の一方辺側と他方辺側とに、対向配置されていることが好ましい。本発明によれば、微小タイル状素子を第２基板に接合した状態において、２箇所の配線領域が微小タイル状素子を挟むように形成される。そこで、配線領域から液状体材料が溢れ出たとしても、その溢れた出たものが他方の配線領域に侵入することを微小タイル状素子のタイル部が防ぎ、すなわちタイル部が障害物（堤防部）として働き、短絡を回避することができる。また、本発明の微小タイル状素子は、前記堤防部がリング形状に形成されていることが好ましい。このようにすれば、微小タイル状素子を第２基板に接合するだけで、配線領域の輪郭を連続的に切れ目なく形成する堤防部を設けることができる。
【００２１】
また、本発明の回路装置は、前記微小タイル状素子と、該微小タイル状素子が接合された前記第２基板とを有することを特徴とする。また、本発明の回路装置は、前記堤防部で囲まれる領域内に電気配線を設けていることが好ましい。また、本発明の回路装置は、前記電気配線は、前記微小タイル状素子の電極と前記第２基板の電極とを電気的に接続するものであることが好ましい。本発明によれば、微小タイル状素子を基板に接合した構成を有する回路装置（薄膜デバイス）であって、その微小タイル状素子と基板とを電気的に接続する電気配線を有し、その電気配線が微細な配線パターンからなり、且つ断線及び短絡の発生確率が低く信頼性が高いものからなる回路装置を提供することができる。
【００２２】
本発明の電子機器は、前記回路装置を有することを特徴とする。本発明によれば、エピタキシャルリフトオフ（ＥＬＯ）法を用いて形成された微小タイル状素子を備える電子機器を、コンパクト化することができ、且つ短絡故障及び断線故障などの発生が低い機器として低コストで提供することができる。
【発明を実施するための最良の形態】
【００２３】
＜微小タイル状素子＞
以下、本発明に係る微小タイル状素子と本発明に係る配線形成方法について説明する。本実施形態では微小タイル素子上の電極と他の基板（最終基板）上の電極とを電気的に接続する電気配線を例に挙げて説明するが、本発明はこれに限定されるものではない。図１は本発明の実施形態に係る微小タイル状素子の一例を示す図であり、図１（ａ）は断面図であり、図１（ｂ）は平面図である。
【００２４】
微小タイル状素子１は微小なタイル形状の半導体素子である。ただし微小タイル状素子１としては、半導体素子に限定されるものではなく、電極又は電子的機能部を有するタイル形状の部材であればよい。微小タイル状素子１は、例えば厚さが２０μｍ以下であり、縦横の大きさが数十μｍから数百μｍの板状部材である。微小タイル状素子１の製造方法は、半導体基板（第１基板）に犠牲層を形成し、その犠牲層の上層に微小タイル状素子１をなす機能層（電子的機能部）を積層する。次いで犠牲層をエッチングすることにより、微小タイル状素子１を半導体基板から切り離すことで、微小タイル状素子１が完成する。このようなエピタキシャルリフトオフ（ＥＬＯ）法を用いた微小タイル状素子１の製造方法については後で詳細に説明する。
【００２５】
本実施形態では微小タイル状素子１が面発光レーザ（ＶＣＳＥＬ；Vertical-cavity surface-emitting lasers）を備えている例を挙げて説明するが、上記のように本発明はこれに限定されるものではない。微小タイル状素子１は、ｎ型半導体からなるタイル部１１と、活性層（図示せず）と、ｐ型半導体１２と、絶縁層（絶縁部）１３と、アノード電極（電極部）１４と、カソード電極１５と、堤防部１６ａ，１６ｂとを備えている。図２は図１に示す微小タイル状素子１の構成部材を示す平面図である。図２（ａ）はタイル部１１とｐ型半導体１２とを示し、図２（ｂ）は絶縁層１３と堤防部１６ａ，１６ｂとを示し、図２（ｃ）はアノード電極１４とカソード電極１５とを示している。
【００２６】
タイル部１１は、例えばｎ型のＡｌＧａＡｓ多層膜からなるＤＢＲ（Distributed Bragg Reflector）ミラーを構成している。タイル部１１の上には活性層が積層されている。活性層は、タイル部１１の上面における中央付近の領域に薄い円柱形状に積層されており、例えばＡｌＧａＡｓからなる。ｐ型半導体１２は、図２（ａ）に示すように、タイル部１１上の活性層の上面に円柱形状に積層されており、例えばｐ型のＡｌＧａＡｓ多層膜からなるＤＢＲミラーを構成している。これらのｎ型半導体からなるタイル部１１、活性層及びｐ型半導体１２によって面発光レーザをなす光共振器が形成されている。
【００２７】
カソード電極１５は、タイル部（ｎ型半導体）１１の上面に設けられている。具体的には、タイル部１１の上面における上記活性層及びｐ型半導体１２が設けられている領域以外の領域、すなわちタイル部１１の上面における中央付近以外の領域上に、カソード電極１５が設けられている。そして、カソード電極１５は、タイル部１１をなすｎ型半導体とオーミック接触している。
【００２８】
絶縁層１３は、タイル部１１の上面に設けられており、アノード電極１４側とタイル部１１（ｎ型半導体）側とが短絡することを防いでいる。そして、絶縁層１３は、タイル部１１の上面における中央付近からそのタイル部１１の一方端及び側面を覆うように形成されている。また、絶縁層１３は、タイル部１１の外縁から突出するように、予め大きめに形成しておいてもよい。ここで、絶縁層１３の配置を工夫して、上記のように、絶縁層１３の少なくとも一部がタイル部１１の外縁から突出するようにしてもよい。微小タイル状素子１を所望の基板（最終基板）に接合した後、絶縁層１３の上に電気配線が形成されることとなる。
【００２９】
絶縁層１３は、例えばポリイミドで形成する。また絶縁層１３は柔軟性を有することが好ましい。すなわち、絶縁層１３の単体として容易に曲げられるものであり、曲げられても亀裂などが生じないものであることが好ましい。したがって、絶縁層１３としては、上記条件に該当するように構成できれば、例えば樹脂、ガラス、セラミック又は酸化シリコン（ＳｉＯ２）などからなるものとしてもよい。
【００３０】
アノード電極１４は、ｐ型半導体１２の上面及び絶縁層１３の上面を１つの金属膜で覆うように設けられている。そして、アノード電極１４はｐ型半導体１２とオーミック接触している。アノード電極１４も柔軟性を有するものであることが好ましい。そして、絶縁層１３が外力などにより曲げられたとき、アノード電極１４もその絶縁層１３に密着したまま（すなわち絶縁層１３と同一形状に）曲げられるように、アノード電極１４及び絶縁層１３が形成されていることが好ましい。
【００３１】
堤防部１６ａ，１６ｂは、本発明の特徴の一つとなるものである。堤防部１６ａ，１６ｂは、凸形状の隔壁（バンク）をなす構造物である。すなわち堤防部１６ａ，１６ｂは電気配線を形成するために塗布された液状体材料のその塗布領域を規定する構造物である。具体的には堤防部１６ａ，１６ｂは、図１（ｂ）及び図２（ｂ）に示すように、タイル部１１に設けられている絶縁層１３と接続されており、絶縁層１３と同じ部材（例えばポリイミド）で形成されている。したがって、堤防部１６ａ，１６ｂは、絶縁層１３を介してタイル部１１と機械的に接続されている。また堤防部１６ａ，１６ｂは、微小タイル状素子１が所望の基板（最終基板）に接合されたときに、その基板上に設けられた電極の少なくとも一部を囲むように配置されている。また、堤防部１６ａ，１６ｂの表面に撥液処理を施してもよい。
【００３２】
すなわち堤防部１６ａ，１６ｂは図１（ｂ）及び図２（ｂ）に示すように「コの字」形状に形成されている。この「コの字」形状とタイル部１１の絶縁層１３などで囲まれる領域の全部又は一部は、微小タイル状素子の電極（アノード電極１４又はカソード電極１５）と最終基板の電極とを電気的に接続する電気配線が形成される配線領域となる。この配線領域に導電性材料を含む液状体材料を塗布し次いで乾燥することにより、配線領域に電気配線が形成される。また、堤防部１６ａ，１６ｂは、「リング」形状又は「ロの字」形状のとしてもよい。
【００３３】
＜回路装置とその製造方法＞
次に、上記微小タイル状素子１を用いた本発明の実施形態に係る回路装置とその製造方法について説明する。図３及び図４は微小タイル状素子１を用いた回路装置の製造方法を示す要部断面図である。図３及び図４ともに、（ａ）は断面図であり、（ｂ）は平面図である。また図４は本発明に係る回路装置を示している。先ず、図１に示すように形成された上記微小タイル状素子１を図３に示すように最終基板（第２基板）５０に接合する。最終基板５０は、特に限定されず、シリコン、セラミック、ガラス、ガラスエポキシ、プラスチック、ポリイミドなど任意の部材を適用することができる。そして、最終基板５０には、電子素子、電気光学素子、電極又は集積回路（図示せず）などが設けられているものとする。また、最終基板５０の表面の所望位置には、電極５１，５２が設けられている。電極５１は微小タイル素子１のアノード電極１４と接続される電極であり、電極５２は微小タイル状素子１のカソード電極１５と接続される電極である。
【００３４】
微小タイル状素子１と最終基板５０との接合は、例えば接着剤により、微小タイル状素子１の底面と最終基板５０の表面とを接着することで行う。この接合においては、微小タイル状素子１における絶縁層１３の側部すなわち突出部が最終基板５０の表面に接触するように行うことが好ましい。すなわち、図２に示す微小タイル状素子１の絶縁層１３の突出部を下方の曲げ、その突出部がタイル部２１ａの側面に密着するようにして、その微小タイル状素子１を最終基板５０上に接着する。このようにすると、微小タイル状素子１を最終基板５０に接合することにより、自動的に、半導体素子の絶縁層１３が最終基板５０の表面及びタイル部１１の側面に密着して、自動的に絶縁層１３がタイル部１１の端部を被覆することとなる。そして絶縁層１３は、微小タイル状素子１と最終基板５０とを電気的に接続する電気配線の通り道に配置されることとなる。
【００３５】
さらに、微小タイル状素子１を最終基板５０に接合することにより、その微小タイル状素子１の堤防部１６ａ，１６ｂも最終基板５０の表面に接合される。すなわち、堤防部１６ａ，１６ｂの底面にも接着剤を塗布することなどして、微小タイル状素子１を最終基板５０に接着する。これらにより、微小タイル状素子１とともに堤防部１６ａ，１６ｂも最終基板５０の表面に転写されたこととなる。そして、堤防部１６ａは、最終基板５０の電極５１の一部を囲むように配置される。また堤防部１６ａ及び絶縁層１３により、最終基板５０の電極５１の一部と微小タイル状素子１のアノード電極１４の一部とが取り囲まれる。この取り囲まれた領域が電極５１とアノード電極１４とを接続する配線領域となる。また堤防部１６ｂは、最終基板５０の電極５２の一部を囲むように配置される。また堤防部１６ｂ及び絶縁層１３により、最終基板５０の電極５２の一部と微小タイル状素子１のカソード電極１５とが取り囲まれる。この取り囲まれた領域が電極５２とカソード電極１５とを接続する配線領域となる。これらの配線領域内については、親液処理を施してもよい。また、最終基板５０の表面全体に予め親液処理を施しておき、その後、微小タイル状素子１を接合し、その後、堤防部１６ａ，１６ｂの表面に撥液処理を施してもよい。
【００３６】
この撥液処理の具体的方法の一つとして、堤防部１６ａ，１６ｂの表面をセルフアライメントに撥液表面にする方法を挙げ、次に説明する。ポリイミドの表面をフッ素プラズマ処理すると、その表面がフッ化され撥液表面になる。一方、ポリイミド以外の材質、例えば金属（アノード電極１４、カソード電極１５、電極５１，５２など）や無機物（SiO2など）の表面は、フッ素プラズマ処理を行ってもフッ化されることはない。したがって、基板表面にポリイミドの露出している領域とそうでない領域が存在する場合、その基板全面にフッ素プラズマ処理するとセルフアラインにポリイミド露出領域だけを撥液化することができる。そこで、予め堤防部１６ａ，１６ｂをポリイミドで形成しておくことにより、その堤防部１６ａ，１６ｂの表面のみをセルフアラインに撥液化することができる。
【００３７】
次に、図４に示すように、堤防部１６ａ，１６ｂと絶縁層１３とで囲まれた領域である上記配線領域内に電気配線５３，５４を形成する。この電気配線５３，５４の形成方法について説明する。先ず、導電性材料を含む液状体材料をインクジェットノズルなどから吐出し、上記配線領域内に着弾させる。その着弾した液状体材料は、配線領域内において濡れ広がるが、堤防部１６ａ，１６ｂと絶縁層１３とで配線領域から外に流出することは回避される。その後、配線領域内に濡れ広がった液状体材料を乾燥させ硬化させる。これらにより、最終基板５０の電極５１と微小タイル状素子１のアノード電極１４とを接続する電気配線５３が完成し、最終基板５０の電極５２と微小タイル状素子１のカソード電極１５とを接続する電気配線５４が完成する。したがって、最終基板５０とその最終基板５０に電気的及び機械的に接続された微小タイル状素子１とからなる回路装置も完成する。
【００３８】
これらにより、本実施形態によれば、配線領域内に十分に液状体材料を注入してもその液状体材料が配線領域の外に流出することを堤防部１６ａ，１６ｂが防ぐことができる。そこで、本実施形態によれば、配線領域が親液性であっても撥液性であっても、配線領域内のみに正確に液状体材料を塗布することができ、微細な配線パターンであり且つ信頼性の高い電気配線５３，５４を形成することができる。また本実施形態によれば、微小タイル状素子１を最終基板５０に接合するだけで、その最終基板５０上に堤防部１６ａ，１６ｂを形成できる。そこで、最終基板５０に接合された微小タイル状素子１の電極と最終基板５０の電極とを接続する電気配線を液状体材料で形成するための堤防部１６ａ，１６ｂを、工程を増やすことなく設けることができる。すなわち絶縁層１３の形成工程においてその絶縁層１３のデザインの一部として堤防部１６ａ，１６ｂを形成することができる。
【００３９】
また、堤防部１６ａ，１６ｂは、少なくとも微小タイル素子１側の電極に対して所望の位置に配置でき、その配置のまま微小タイル素子１の一部として最終基板５０に転写されるので、少なくとも微小タイル素子１側の電極に対してはセルフアライメントで電気配線を形成できる。したがって、本発明によれば、微小タイル状素子１上の微小な電極に対して高精度に配置された電気配線を、液状体材料を用いて形成することができる。これらにより、本実施形態によれば、最終基板５０上に微小タイル状素子１を貼り付けて回路装置（薄膜デバイス）を構成する場合に、製造コストを抑えながら、その薄膜デバイスについての配線が短絡又は断線すること及び寄生容量が増大することを低減できることができる。
【００４０】
また、上記のように堤防部１６ａ，１６ｂのみを撥液化すると、配線領域内に着弾した液状体材料がより確実にその堤防部１６ａ，１６ｂで堰き止められると同時に、液状体材料と電極（アノード電極１４、カソード電極１５、電極５１，５２など）との密着性を高めることができる。
なお、上記の撥液処理では、最終基板５０の表面全体に予め親液処理を施しておき、その後、微小タイル状素子１を接合し、その後、堤防部１６ａ，１６ｂの表面に撥液処理を施す方法を挙げているが、次の方法により撥液処理を行ってもよい。すなわち、微小タイル状素子１を最終基板５０に接合した後に、その微小タイル状素子１を含む最終基板５０の全体に対して親液処理（酸素プラズマ処理など）を行う。その後、上記のフッ素プラズマ処理を行うことにより、堤防部１６ａ，１６ｂの表面だけを選択的に撥液化することができる。
このようにフッ素プラズマ処理に先立って酸素プラズマ処理をしておけば、電極（アノード電極１４，カソード電極１５、電極５１，５２など）表面がクリーニング（親液化）され、より好ましい。
フッ素プラズマ処理の方法としては次の方法が挙げられる。すなわち、例えば導入ガスにフッ素又はフッ素化合物を含んだガスを使用し、減圧雰囲気下や大気圧雰囲気下でプラズマ照射をする減圧プラズマ処理や大気圧プラズマ処理が挙げられる（特開２０００−３５３５９４号公報参照）。この参照文献では、フッ素処理により非極性液体に対し親液性になると記載されているが、実際はほとんどすべての液体に対して撥液性を示す。
【００４１】
＜その他の微小タイル状素子及び回路装置＞
次に、上記微小タイル状素子及び回路装置の別例について図５を参照して説明する。図５は本発明の他の実施形態に係る他の回路装置を示す平面図である。本実施形態では、特に、堤防部のレイアウトが図４に示す回路装置と異なる。本回路装置は、最終基板５０上に微小タイル状素子１ａが接合されている。微小タイル状素子１ａにおける図１に示す微小タイル状素子１との相違点は、堤防部１６ｃ，１６ｄのレイアウトすなわち配置である。微小タイル状素子１ａにおける堤防部１６ｃ，１６ｄ以外の構成要素は、微小タイル状素子１の構成要素と同一である。最終基板５０の電極５１ａ，５２ａのレイアウトも、図４に示す最終基板５０の電極５１，５２のレイアウトとは相違している。そして、堤防部１６ｃで囲まれる配線領域に電気配線５３ａを形成して、最終基板５０の電極５１ａと微小タイル状素子１ａのアノード電極１４とを接続している。また、堤防部１６ｃで囲まれる配線領域に電気配線５４ａを形成して、最終基板５０の電極５２ａと微小タイル状素子１ａのカソード電極１５とを接続している。
【００４２】
これらにより、本実施形態によれば、微小タイル状素子１のタイル部１１の角部を介すように、堤防部１６ｃ，１６ｄで囲まれる配線領域が対向配置されている。そこで、本実施形態によれば、配線領域から液状体材料が溢れ出たとしても、その溢れた出たものが他方の配線領域に向かうこと及び侵入することをタイル部１１の角部が防ぎ、短絡を回避することができ信頼性の高い回路装置を簡易に形成することができる。
【００４３】
＜ＨＢＴへの適用例＞
次に、本発明に係る微小タイル状素子及び回路装置をヘテロバイポーラトランジスタ（以下、ＨＢＴという）に適用した例について、図６から図８を参照して説明する。図６は本発明の実施形態に係るＨＢＴを示す平面図である。図７は図６に示すＨＢＴの断面図である。図７（ａ）は図６における部位ＡＡ’の断面である。図７（ｂ）は図６における部位ＢＢ’の断面である。図７（ｃ）は図６における部位ＣＣ’の断面である。図８も図６に示すＨＢＴの断面図である。図８（ａ）は図６における部位ＤＤ’の断面である。図８（ｂ）は図６における部位ＥＥ’の断面である。
【００４４】
本実施形態に係るＨＢＴは、微小タイル状素子１ｂとしてＨＢＴ単体（単位素子）を形成し、その微小タイル状素子１ｂを最終基板５０に接合したものである。図６から図８では１個の微小タイル状素子１ｂを示しているが、最終基板５０の共通コレクタ配線５１ｃ上に所定間隔で複数の微小タイル状素子１ｂを接合し、各ＨＢＴ単体を並列に接続することにより、大出力のＨＢＴを簡易にかつ高い信頼性をもたせて構成することができる。
【００４５】
最終基板５０の表面には、金属膜からなる共通コレクタ配線５１ｃが長方形状に形成されている。共通コレクタ配線５１ｃの上面には、複数の微小タイル状素子１ｂが接合されている。また最終基板５０の表面には、金属膜からなる共通ベース配線５１ｂ及び共通エミッタ配線５１ｅが共通コレクタ配線５１ｃを挟むように形成されている。
【００４６】
１つのＨＢＴ単体をなす微小タイル状素子１ｂは、Ｎ型半導体からなる第１層（コレクタ層）１１ｃと、第１層１１ｃ上に設けられたＰ型半導体からなる第２層（ベース層）１１ｂと、第２層１１ｂ上に設けられたＮ型半導体からなる第３層（エミッタ層）１１ｅとを有している。第２層１１ｂは、第１層１１ｃ上面に形成されており、第１層１１ｃ及び第３層１１ｅと比較して薄い層となっている。第３層１１ｅは、第２層上面の中央を横断するように設けられており、その上面の面積が第１層１１ｃ及び第２層１１ｂの上面面積と比べて小さくなっている。なお、第１層１１ｃ、第２層１１ｂ及び第３層１１ｅの側面は、垂直に形成してもよく、テーパ形状などであってもよい。
【００４７】
第１層１１ｃの上面の一部には、金属膜からなるコレクタ電極１４ｃが設けられている。第２層１１ｂ上面における第３層が設けられていない部分、すなわち第２層１１ｂ上面における両サイド部分には、金属膜からなるベース電極１４ｂが設けられている。第３層上面の略全体には、金属膜からなるエミッタ電極１４ｅが設けられている。コレクタ電極１４ｃ、ベース電極１４ｂ及びエミッタ電極１４ｅそれぞれの厚さは、第１層１１ｃ、第２層１１ｂ及び第３層１１ｅに比べて大幅に薄くなっている。そして、ＨＢＴをなす微小タイル状素子１ｂの厚さは、例えば数μｍとする。エミッタ電極１４ｅには、エミッタ引き出し電極１４ｅ’が接続されている。またベース電極１４ｂには、ベース引き出し電極１４ｂ’が接続されている。
【００４８】
第１層１１ｃは、例えばガリウム・ヒ素（ＧａＡｓ）からなるＮ型半導体で形成する。第２層１１ｂは、例えばガリウム・ヒ素（ＧａＡｓ）からなるＰ型半導体で形成する。第３層１１ｅは、例えばアルミニウム・ガリウム・ヒ素（ＡｌＧａＡｓ）からなるＮ型半導体で形成する。このような構成により、第１層１１ｃがコレクタとして機能し、第２層１１ｂがベースとして機能し、第３層１１ｅがエミッタとして機能する。
【００４９】
このような構成により、微小タイル状素子１ｂは、ガリウム・ヒ素（ＧａＡｓ）系のＨＢＴを構成する。そこで、この微小タイル状素子１ｂを最終基板５０上の所望位置に配置することで、任意の位置にギガヘルツオーダの高速な増幅回路などを形成することができる。
【００５０】
さらに、微小タイル状素子１ｂは、堤防部１６ｅ，１６ｆ，１６ｇ，１６ｈが設けられている。堤防部１６ｅ，１６ｆ，１６ｇ，１６ｈは、それぞれ微小タイル状素子１ｂの絶縁層１３と接続されている。堤防部１６ｅは、図８（ｂ）に示すように、微小タイル状素子１ｂのエミッタ引き出し電極１４ｅ’と最終基板５０の共通エミッタ配線５１ｅとを接続する電気配線５３ｅを形成するための配線領域を囲むように配置されている。堤防部１６ｆは、図８（ａ）に示すように、微小タイル状素子１ｂのベース引き出し電極１４ｂ’と最終基板５０の共通ベース配線５１ｂとを接続する電気配線５３ｂを形成するための配線領域を囲むように配置されている。堤防部１６ｇ，１６ｈは、図７（ｂ）に示すように、微小タイル状素子１ｂのコレクタ電極１４ｃと最終基板５０の共通コレクタ配線５１ｃとを接続する電気配線５３ｃを形成するための配線領域を囲むように配置されている。
【００５１】
そこで、本実施形態によれば、上記配線領域に導電性材料を含む液状体材料を塗布することにより、高精度にかつ簡便に電気配線５３ｃ，５３ｂ，５３ｅを形成することができる。したがって、本実施形態によれば、信頼性が高く、高出力化が可能なＨＢＴを低コストで提供することができる。また、本実施形態によれば、各微小タイル状素子１ｂ（ＨＢＴ単体）を並列に接続する配線である共通コレクタ配線５１ｃ、共通ベース配線５１ｂ及び共通エミッタ配線５１ｅを、それぞれ最終基板５０上に直接形成しながら、それらの配線が互いに接触することがなく、また互いに交差することをもない。そこで、本実施形態によれば、基板平面上に設けた複数の単位素子（ＨＢＴ）について、エアギャップ配線を必要とせずに並列接続することができるので、従来よりも高速で大出力のＨＢＴを簡易に製造することができる。
【００５２】
また、本実施形態によれば、最終基板５０上に設けた１つの共通コレクタ配線５１ｃ上に、各微小タイル状素子１ｂのコレクタ層が直接接合されるので、従来構造のように絶縁基板上に直接コレクタ層を形成する場合よりも、放熱性を高くすることができる。そこで、本実施形態によれば、信頼性をさらに向上させることができ、駆動電力を容易に大きくすることができ、従来よりも高速動作が可能でコンパクトなＨＢＴを容易に構成することができる。
【００５３】
＜微小タイル状素子及び回路装置の製造方法の詳細＞
次に、本発明に係る上記微小タイル状素子及び回路装置の詳細な製造方法について図９から図１８を参照して説明する。本製造方法は、エピタキシャルリフトオフ（ＥＬＯ）法をベースにしている。また本製造方法では、微小タイル状素子１（微小タイル状素子）としての化合物半導体デバイス（化合物半導体素子）を最終基板上に接着する場合について説明するが、最終基板の種類及び形態に関係なく本製造方法を適用することができる。なお、本実施形態における「半導体基板（エピタキシャル基板）」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００５４】
＜第１工程＞
図９は本製造方法の第１工程を示す概略断面図である。図９において基板１０は、上記半導体基板（第１基板）であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１０における最下位層には、犠牲層１０ａを設けておく。犠牲層１０ａは、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。犠牲層１０ａの上層には、例えば図１におけるタイル部１１を形成されるｎ型半導体層１０ｂを形成し、ｎ型半導体層１０ｂの上にｐ型半導体１２及び絶縁層１３などが形成される機能層を設ける。また絶縁層１３は、所望形状の堤防部１６ａ，１６ｂを形成するようにデザイン（パターニング）する。
具体的な堤防部１６ａ，１６ｂの形成方法としては、例えばフォトリソグラフィ法を用いる。例えば、基板１０の全面に絶縁層を形成し、次いでその絶縁層の上にホトレジストを形成し、所望形状のホトマスクを介して紫外線を照射することなどにより、絶縁層１３及び堤防部１６ａ，１６ｂを設ける領域にのみレジストマスクを形成し、次いでエッチングすることで、所望パターンの絶縁層１３及び堤防部１６ａ，１６ｂを形成する。また、光硬化性材料又は熱硬化性材料を用いて堤防部１６ａ，１６ｂを形成してもよい。例えば、基板１０の全面に光硬化性材料又は熱硬化性材料を塗布し、絶縁層１３及び堤防部１６ａ，１６ｂを設ける領域にのみ選択的に光を照射することなどにより、所望パターンの絶縁層１３及び堤防部１６ａ，１６ｂを形成する。機能層の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層において微小タイル状素子（例えば面発光レーザ）を作成する。
【００５５】
微小タイル状素子としては、面発光レーザ（ＶＣＳＥＬ）のほかに他の機能素子、例えばフォトトランジスタ（ＰＤ）、あるいは高電子移動度トランジスタ（ＨＥＭＴ）、ＨＢＴなどからなるドライバ回路又はＡＰＣ回路などを形成してもよい。これらの微小タイル状素子は、何れも基板１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各微小タイル状素子には、動作テストも行う。
【００５６】
＜第２工程＞
図１０及び図１１は本製造方法の第２工程を示す概略断面図である。本工程においては、先ず、基板１０の表層（機能層）に複数形成された微小タイル状素子（堤防部１６ａ，１６ｂを含む）の上面を覆うようにレジストマスク３０を形成する。その後、図１１に示すように、基板１０に対してウェットエッチングなどの等方性のエッチングを行う。このようにすれば、レジストマスク３０のエッジ部でアンダーカットが生じる。そこで、微小タイル状素子における堤防部１６ａ，１６ｂの底面がアンダーカットされる。したがって、堤防部１６ａ，１６ｂは、基板１０から離れ、方持ち梁尾状になる。
【００５７】
＜第３工程＞
図１２は本製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム（ハンドリングフィルム）４０を基板１０の表面（微小タイル状素子の上面側）に貼り付ける。中間転写フィルム４０は、表面に粘着剤が塗られたフレキシブルなフィルムである。また中間転写フィルム４０は、例えば基材としてＰＥＴ（ポリエチレンテレフタレート；東レ製「Ｔ６０」厚さ５０μｍ）を用い、この上に粘着剤を３０μｍ〜５０μｍの厚さに製膜することで構成する。本工程においては、基板１０の表面にレジストマスク３０を残したまま上記中間転写フィルム４０を基板に貼り付けてもよい。
【００５８】
＜第４工程＞
図１３は本製造方法の第４工程を示す概略断面図である。本工程においては、中間転写フィルム４０と基板１０との間に選択エッチング液を注入して、犠牲層１０ａのみを選択的にエッチングする。選択エッチング液としては、例えばアルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００５９】
＜第５工程＞
図１４は本製造方法の第５工程を示す概略断面図である。第４工程で犠牲層１０ａが全てエッチングされると、基板１０から微小タイル状素子１（機能層）が切り離される。そして、本工程において、中間転写フィルム４０を基板１０から引き離すことにより、中間転写フィルム４０に貼り付けられている微小タイル状素子１を基板１０から引き離す。これらにより、微小タイル状素子１が形成された機能層は、図１に示すような微小タイル状素子１とされ、中間転写フィルム４０に貼り付け保持されることとなる。ここで、微小タイル状素子１（機能層）の厚さが例えば１μｍから１０μｍ程度、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００６０】
＜第６工程＞
次に、上記のようにして形成された本発明に係る微小タイル状素子１を最終基板に接合して回路装置を製造する工程に移る。図１５は本製造方法の第６工程を示す概略断面図である。本工程においては、微小タイル状素子１が貼り付けられた中間転写フィルム４０を移動させることで、最終基板５０の所望位置に微小タイル状素子１をアライメントする。ここで、最終基板５０は、例えば、シリコン半導体からなり、電極５１，５２が形成されている。そして、微小タイル状素子１の堤防部１６ａに囲まれる領域に電極５１の少なくとも一部が含まれるように、また堤防部１６ｂに囲まれる領域に電極５２の少なくとも一部が含まれるように、アライメントする。なお、最終基板５０の所望位置には、微小タイル状素子１を接着するための接着剤を塗布しておく。接着剤の厚さは例えば数μｍ以下としてもよい。接着剤は、微小タイル状素子１に塗布してもかまわない。
【００６１】
＜第７工程＞
図１６は本製造方法の第７工程を示す概略断面図である。本工程においては、最終基板５０の所望の位置にアライメントされた微小タイル状素子１（堤防部１６ａ，１６ｂを含む）を、中間転写フィルム４０越しに裏押し治具８０で押しつけて、最終基板５０に微小タイル状素子１のタイル部１１と堤防部１６ａ，１６ｂとを同時に接合する。ここで、最終基板５０の所望の位置又は微小タイル状素子１には接着剤が塗布されているので、その最終基板５０の所望の位置に微小タイル状素子１が堤防部１６ａ，１６ｂとともに接着される。
【００６２】
＜第８工程＞
図１７は本製造方法の第８工程を示す概略断面図である。本工程においては、中間転写フィルム４０の粘着力を消失させて、微小タイル状素子１から中間転写フィルム４０を剥がす。中間転写フィルム４０の粘着剤は、ＵＶ硬化性又は熱硬化性のものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押し治具８０を透明な材質にしておき、裏押し治具８０の先端から紫外線（ＵＶ）を照射することで中間転写フィルム４０の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押し治具８０を加熱すればよい。あるいは微小タイル状素子１の製造工程における第６工程の後で、中間転写フィルム４０を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１は非常に薄く軽いので中間転写フィルム４０に保持される。
【００６３】
＜第９工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、堤防部１６ａ，１６ｂを含む微小タイル状素子１を最終基板５０に本接合する。
【００６４】
＜第１０工程＞
図１８は本半導体装置の製造方法の第１０工程を示す概略断面図である。本工程においては、微小タイル状素子１と最終基板５０とを電気的に接続する。具体的には微小タイル状素子１の電極（図示せず）と堤防部１６ａ，１６ｂで囲まれた最終基板５０の電極５１，５２の一部とを連続的に覆うように、導電性材料を含む液状体材料５３，５４を滴下する。すなわち、インクジェットノズルなどから液状体材料５３を吐出して堤防部１６ａで囲まれる配線領域にその液状体材料５３を着弾させ、その配線領域内に液状体材料５３を塗布する。また、インクジェットノズルなどから液状体材料５４を吐出して堤防部１６ｂで囲まれる配線領域にその液状体材料５４を着弾させ、その配線領域内に液状体材料５４を塗布する。配線領域からの液状体材料５３，５４の流出は、堤防部１６ａ，１６ｂでさえぎられる。その後、液状体材料５３，５４を乾燥、加熱して導電膜すなわち電気配線にする。これらにより、微小タイル状素子１の電極と最終基板の電極５１，５２とが電気的に接続される。したがって、微小タイル状素子１を構成要素として１つのＬＳＩチップなどをなす本発明に係る回路装置が完成する。
【００６５】
これらにより、最終基板５０が例えばシリコンであっても、その最終基板５０上の所望位置にガリウム・ヒ素製の面発光レーザなどを備える微小タイル状素子１を形成するというように、面発光レーザなどをなす半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板（基板１０）上で面発光レーザなどを完成させてから微小タイル形状に切り離すので、面発光レーザを組み込んだ集積回路などを作成する前に、予め面発光レーザなどをテストして選別することが可能となる。また、上記製造方法によれば、微小タイル状素子１（面発光レーザなど）を含む機能層のみを、微小タイル状素子として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、微小タイル状素子１を個別に選択して最終基板５０に接合することができ、ハンドリングできる微小タイル状素子１のサイズを従来の実装技術のものよりも小さくすることができる。
【００６６】
さらに上記製造方法によれば、微小タイル状素子１を基板１０に形成する工程において絶縁層１３の形状を所望の形状にすることだけで、その微小タイル状素子１を最終基板５０に転写すると、堤防部１６も同時に転写され、自動的に堤防部１６を最終基板に形成することができる。したがって、上記製造方法によれば、従来よりもコンパクトであり、配線短絡及び断線の発生確率が低く、かつ高速に動作する薄膜デバイス（回路装置）を備えた集積回路などを容易かつ低コストで製造することができる。
【００６７】
＜電子機器＞
上記実施形態の回路装置（薄膜デバイス）を備えた電子機器の例について説明する。
上記実施形態の薄膜デバイスは、面発光レーザ、発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター又は抵抗などに適用することができる。これらの薄膜デバイスを備えた応用回路又は電子機器としては、光インターコネクション回路、光ファイバ通信モジュール、レーザプリンタ、レーザビーム投射器、レーザビームスキャナ、リニアエンコーダ、ロータリエンコーダ、変位センサ、圧力センサ、ガスセンサ、血液血流センサ、指紋センサ、高速電気変調回路、無線ＲＦ回路、携帯電話、無線ＬＡＮなどが挙げられる。
【００６８】
図１９（ａ）は、携帯電話の一例を示した斜視図である。図１９（ａ）において、符号１０００は上記薄膜デバイスを用いた携帯電話本体を示し、符号１００１は表示部を示している。図１９（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図１９（ｂ）において、符号１１００は上記薄膜デバイスを用いた時計本体を示し、符号１１０１は表示部を示している。図１９（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１９（ｃ）において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記薄膜デバイスを用いた情報処理装置本体、符号１２０６は表示部を示している。
【００６９】
図１９に示す電子機器は、上記実施形態の回路装置（薄膜デバイス）を備えているので、配線短絡が起こりにくく、高速に動作し、薄くコンパクトであり、さらに低コストで製造できるものとすることができる。
【００７０】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【００７１】
上記実施形態では、微小タイル状素子１が面発光レーザを備えている構成について説明したが、本発明はこれに限定されるものではなく、微小タイル状素子１が発光ダイオード、フォトダイオード、フォトトランジスタ、高電子移動度トランジスタ、ヘテロバイポーラトランジスタ、インダクター、キャパシター及び抵抗のうちの少なくとも一つを有することとしてもよい。また、上記実施形態において、絶縁層１３の厚さは、微小タイル状素子１に入出力される信号（すなわち電気配線５３，５４を通る電気信号）の周波数などの速度に応じて可変してもよい。例えば、かかる信号が無線通信信号などの高周波信号の場合は絶縁層１３の厚さを大きくし、比較的低い周波の場合は絶縁層１３の厚さを小さくする。これらにより、所望の電気的特性を備えた半導体装置（薄膜デバイス）を簡便に構成することができる。
【００７２】
また、上記実施形態の製造方法（配線形成方法）では、最終基板に接合された微小タイル状素子とその最終基板とを電気的に接続する配線を形成する例を挙げて説明したが、本発明はこれに限定されるものではなく、予め１つの基板上に形成された２つの電極同士間の配線など、液滴吐出方式を用いた各種電気配線の形成に適用することができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施形態に係る微小タイル状素子を示す断面図と平面図である。
【図２】同上の微小タイル状素子の構成部材を示す平面図である。
【図３】本発明の実施形態に係る回路装置の製造方法を示す断面図と平面図である。
【図４】本発明の実施形態に係る回路装置を示す断面図と平面図である。
【図５】本発明の他の実施形態に係る回路装置を示す平面図である。
【図６】本発明の他の実施形態に係るＨＢＴを示す平面図である。
【図７】同上のＨＢＴにおける各部の断面図である。
【図８】同上のＨＢＴにおける各部の断面図である。
【図９】本発明の実施形態に係る微小タイル状素子及び回路装置の製造方法の第１工程を示す断面図である。
【図１０】同上の製造方法の第２工程を示す断面図である。
【図１１】同上の製造方法の第２工程を示す断面図である。
【図１２】同上の製造方法の第３工程を示す断面図である。
【図１３】同上の製造方法の第４工程を示す断面図である。
【図１４】同上の製造方法の第５工程を示す断面図である。
【図１５】同上の製造方法の第６工程を示す断面図である。
【図１６】同上の製造方法の第７工程を示す断面図である。
【図１７】同上の製造方法の第８工程を示す断面図である。
【図１８】同上の製造方法の第１０工程を示す断面図である。
【図１９】本発明の半導体装置を備えた電子機器の一例を示す図である。
【符号の説明】
【００７４】
１，１ａ，１ｂ…微小タイル状素子、１１…タイル部、１２…ｐ型半導体、１３…絶縁層（絶縁部）、１４…アノード電極（電極部）、１５…カソード電極、１６ａ，１６ｂ，…堤防部、５０…最終基板、５１，５１ａ，５２，５２ａ…電極、５３，５３ａ，５４，５４ａ…電気配線
【図１】
2005093702.tif 000003
【図２】
2005093702.tif 000004
【図３】
2005093702.tif 000005
【図４】
2005093702.tif 000006
【図５】
2005093702.tif 000007
【図６】
2005093702.tif 000008
【図７】
2005093702.tif 000009
【図８】
2005093702.tif 000010
【図９】
2005093702.tif 000011
【図１０】
2005093702.tif 000012
【図１１】
2005093702.tif 000013
【図１２】
2005093702.tif 000014
【図１３】
2005093702.tif 000015
【図１４】
2005093702.tif 000016
【図１５】
2005093702.tif 000017
【図１６】
2005093702.tif 000018
【図１７】
2005093702.tif 000019
【図１８】
2005093702.tif 000020
【図１９】
2005093702.tif 000021