(57)【要約】【課題】  電界効果トランジスタにおいて動作時に活性層とドレイン領域との境界部に生じる電界集中を緩和し、該トランジスタの高電圧での動作を実現することを目的とする。【解決手段】  電界効果トランジスタ２Ｂは、半導体基板４の上部に形成された活性層６と、活性層を挟むように半導体基板の上部に形成されたソース領域８およびドレイン領域１０と、活性層上に設けられたゲート電極１２と、ソース領域上にオーミック接触して形成されたソース電極１４と、ドレイン領域上にオーミック接触して形成された基部１６ｂ、および、一端が活性層とドレイン領域の境界部１７よりもゲート電極側に延在する延在部１６ａ，１６ｃ、を有するドレイン電極１６Ｂと、上記境界部とドレイン電極の延在部との間に形成された絶縁膜１８，１８Ｂであって、ドレイン電極側からゲート電極側に向けて厚みが段階的または連続的に大きくなるように形成されたものとを備える。【選択図】図５
2005150190.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上部に形成された活性層と、
活性層を挟むように半導体基板の上部に形成されたソース領域およびドレイン領域と、
活性層上に設けられたゲート電極と、
ソース領域上にオーミック接触して形成されたソース電極と、
ドレイン領域上にオーミック接触して形成された基部、および、一端が活性層とドレイン領域の境界部よりもゲート電極側に延在する延在部、を有するドレイン電極と、
上記境界部とドレイン電極の延在部との間に形成された絶縁膜であって、ドレイン電極側からゲート電極側に向けて厚みが段階的または連続的に大きくなるように形成されたものと、
を備えた電界効果トランジスタ。
【請求項２】
半導体基板の上部に形成された活性層と、
活性層を挟むように半導体基板の上部に形成されたソース領域およびドレイン領域と、
活性層上に設けられたゲート電極と、
ソース領域上にオーミック接触して形成されたソース電極と、
ドレイン領域上にオーミック接触して形成された基部、および、一端が活性層とドレイン領域の境界部よりもゲート電極側に延在する延在部、を有するドレイン電極と、
上記境界部とドレイン電極の延在部との間に形成された絶縁膜と、
半導体基板の下部において少なくともドレイン電極側のゲート電極端部の直下付近に形成され、トランジスタの使用時にソース電極と同電位に設定される導電層と、
を備えた電界効果トランジスタ。
【請求項３】
上記導電層はソース領域と接触するように形成されていることを特徴とする請求項２の電界効果トランジスタ。
【請求項４】
半導体基板の上部に形成されリセスを備えた活性層と、
リセスを挟むように半導体基板の上部に形成されたソース領域およびドレイン領域と、
リセスに設けられたゲート電極と、
ソース領域上にオーミック接触して形成されたソース電極と、
ドレイン領域上にオーミック接触して形成された基部、および、一端がリセスの角部よりもゲート電極側に延在する延在部、を有するドレイン電極と、
上記リセス角部とドレイン電極の延在部との間に形成された絶縁膜と、
を備えた電界効果トランジスタ。
【請求項５】
半導体基板の上部に形成された活性層と、
活性層を挟むように半導体基板の上部に形成されたソース領域およびドレイン領域と、
活性層上に設けられたゲート電極と、
ソース領域上にオーミック接触して形成されたソース電極と、
ドレイン領域上にオーミック接触して形成されたドレイン電極と、
半導体基板の下部において少なくともドレイン電極側のゲート電極端部の直下付近に形成され、トランジスタの使用時にソース電極と同電位に設定される導電層と、
を備えた電界効果トランジスタ。
【請求項６】
ゲート電極は活性層にショットキー接合されることを特徴とする請求項１〜５のいずれか一つに記載の電界効果トランジスタ。
【請求項７】
半導体基板の上部に形成された活性層と、
活性層を挟むように半導体基板の上部に形成されたソース領域およびドレイン領域と、
活性層上にショットキー接合して形成されたゲート電極と、
ソース領域上にオーミック接触して形成されたソース電極と、
ドレイン領域上にオーミック接触して形成された基部、および、一端が活性層とドレイン領域の境界部よりもゲート電極側に延在する延在部、を有するドレイン電極と、
上記境界部とドレイン電極の延在部との間に形成された絶縁膜と、
を備えた電界効果トランジスタ。
【請求項８】
半導体基板の上部に形成された活性層と、
活性層を挟むように半導体基板の上部に形成されたソース領域およびドレイン領域と、
活性層上にショットキー接合して形成されたゲート電極と、
ソース領域上にオーミック接触して形成されたソース電極と、
ドレイン領域上にオーミック接触して形成されたドレイン電極と、
ドレイン領域上に形成された基部、および、一端が活性層とドレイン領域の境界部よりもゲート電極側に延在する延在部、を有する配線用金属層と、
上記境界部と配線用金属層の延在部との間に形成された絶縁膜と、
を備えた電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電界効果トランジスタに関する。
【背景技術】
【０００２】
電界効果トランジスタとして、半導体基板の上部に形成された活性層と、活性層を挟むように半導体基板の上部に形成されたソース領域およびドレイン領域と、活性層上に設けられたゲート電極と、ソース領域およびドレイン領域にそれぞれオーミック接触して形成されたソース電極およびドレイン電極とを備えたものが知られている。
【０００３】
なお、特許文献１には、ドレイン電極とドレイン領域・ドリフト部間の境界部との間に、ゲート電極と半導体基板との間に設けられるゲート酸化膜が延在されたＭＯＳ型電界効果トランジスタが記載されている［図１および（００１７）段落参照］。
【特許文献１】特開平６−３３８６１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述の電界効果トランジスタでは、動作時にドレイン領域のゲート電極側の端部（ドレイン領域と活性層との境界部）に電界が集中するため、該境界部に高い電圧が印加されることになり、該境界部で電流がリークしたり絶縁破壊が生じたりする場合がある。その結果、トランジスタの高電圧での動作を困難にしていた。
【０００５】
また、電界効果トランジスタとして、活性層にリセスを形成し該リセスにゲート電極を設けたものが知られているが、該トランジスタの動作時にリセス角部に電界が集中するため、該トランジスタの高電圧での動作が困難であるという問題があった。
【０００６】
そこで、本発明は、電界効果トランジスタにおいて動作時に活性層とドレイン領域との境界部あるいはリセス角部に生じる電界集中を緩和し、該トランジスタの高電圧での動作を実現することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る電界効果トランジスタの第１の態様は、
半導体基板の上部に形成された活性層と、
活性層を挟むように半導体基板の上部に形成されたソース領域およびドレイン領域と、
活性層上に設けられたゲート電極と、
ソース領域上にオーミック接触して形成されたソース電極と、
ドレイン領域上にオーミック接触して形成された基部、および、一端が活性層とドレイン領域の境界部よりもゲート電極側に延在する延在部、を有するドレイン電極と、
上記境界部とドレイン電極の延在部との間に形成された絶縁膜であって、ドレイン電極側からゲート電極側に向けて厚みが段階的または連続的に大きくなるように形成されたものと、
を備えることを特徴とする。
【０００８】
本発明に係る電界効果トランジスタの第２の態様は、
半導体基板の上部に形成されリセスを備えた活性層と、
リセスを挟むように半導体基板の上部に形成されたソース領域およびドレイン領域と、
リセスに設けられたゲート電極と、
ソース領域上にオーミック接触して形成されたソース電極と、
ドレイン領域上にオーミック接触して形成された基部、および、一端がリセスの角部よりもゲート電極側に延在する延在部、を有するドレイン電極と、
上記リセス角部とドレイン電極の延在部との間に形成された絶縁膜と、
を備えることを特徴とする。
【発明の効果】
【０００９】
第１の態様によれば、活性層とドレイン領域の境界部が絶縁膜を介してドレイン電極の延在部に対向するので、動作時において、境界部に集中する電界は、ドレイン電極の延在部、絶縁膜、および活性層からなるＭＩＳ（Metal Insulator Semiconductor)構造で発生する電界と干渉し、その結果、電界集中が緩和される。さらに、絶縁膜をその厚みがドレイン電極側からゲート電極側に向けて段階的または連続的に大きくなるように形成することで、延在部の端部の直下付近に位置する活性層部分の電界の集中を緩和させることができる。その結果、トランジスタを高電圧で動作させることができる。
【００１０】
第２の態様によれば、リセス角部が絶縁膜を介してドレイン電極の延在部に対向するので、動作時において、リセス角部に集中する電界は、ドレイン電極の延在部、絶縁膜、および活性層からなるＭＩＳ構造で発生する電界と干渉し、その結果、電界集中が緩和される。したがって、トランジスタを高電圧で動作させることができる。
【発明を実施するための最良の形態】
【００１１】
以下、添付図面を参照して本発明に係る実施の形態を説明する。以下では、電界効果トランジスタとしてショットキーゲート型電界効果トランジスタ（以下、ＭＥＳＦＥＴと略記する。）を説明するが、本発明はｐｎ接合型ＦＥＴ、ＭＩＳ（Metal Insulator Semiconductor)型ＦＥＴなどにも適用できる。
【００１２】
実施の形態１．
図１は、本発明に係る電界効果トランジスタの実施の形態１であるＭＥＳＦＥＴを示す。このＭＥＳＦＥＴ２は、ＧａＡｓ半絶縁性基板４の上部において、ｎ活性層６と、ｎ活性層６を挟むように形成されたｎ＋活性層であるソース領域８およびドレイン領域１０とを備える。活性層６上には、ゲート電極１２がショットキー接合されて形成されている。ソース領域８上には、ソース電極１４がオーミック接触して形成されている。ドレイン領域１０上には、ドレイン電極１６がオーミック接触して形成されている。ドレイン電極１６は、その一端がドレイン領域１０の端部（ドレイン領域１０と活性層６との境界部１７）よりもゲート電極１２側に延在する延在部１６ａを有する。境界部１７と延在部１６ａとの間には、絶縁膜１８が設けてある。なお、この絶縁膜１８は、図に示すように、ＭＥＳＦＥＴ２の表面を覆う保護膜であるパッシベーション膜として形成されている。図示はしないが、ソース電極１４およびドレイン電極１６上にはそれぞれ配線用金属層が形成されることになる。
【００１３】
以下、図２を参照して、本実施形態に係るＭＥＳＦＥＴ２の製造方法の一例を説明する。まず、ＧａＡｓ半絶縁性基板４の上部に、例えばエピタキシャル成長法によりｎ活性層６を形成する。続いて、基板４上部の所定の領域にイオン注入を行ってｎ＋活性層（ソース領域８およびドレイン領域１０）を形成する［図（ａ）］。
【００１４】
次に、蒸着リフトオフ法でゲート電極１２およびソース電極１４を形成する。すなわち、ゲート電極１２及びソース電極１４に対応する位置を開口したフォトレジストを表面に形成した後、例えばアルミニウム等の電極材料層を蒸着させる。続いて、フォトレジストをリフトオフし、活性層６およびソース電極１４上に電極材料層を残し、これらをそれぞれゲート電極１２およびソース電極１４とする［図（ｂ）］。
【００１５】
その後、表面を覆うように、ＳｉＮ、ＳｉＯ等からなる絶縁層２２を形成する［図（ｃ）］。次に、ドレイン電極１６の延在部１６ａを除いた部分１６ｂ（ドレイン領域１０とオーミック接触するように形成された基部）（図１）（およびソース電極１４上に形成する配線用金属層）に対応する位置を開口したフォトレジスト２４を形成する［図（ｄ）］。そして、ＥＣＲ（electronic cyclotron resonance）プラズマエッチング法等を用いて絶縁層２２を加工し、絶縁膜１８を形成する［図（ｅ）］。その後、フォトレジスト２４を除去する。
【００１６】
次に、ドレイン電極１６の延在部１６ａおよび基部１６ｂ（図１）に対応する位置を開口したフォトレジスト２６を形成し［図（ｆ）］、例えばアルミニウム等の電極材料層２８を蒸着させる［図（ｇ）］。続いて、フォトレジスト２６をリフトオフすることで、ドレイン領域１０および絶縁膜１８上に電極材料層を残し、これをドレイン電極１６とする［図（ｈ）］。図示は省略するが、その後、ソース電極１４およびドレイン電極１６上には配線用金属層が形成される。
【００１７】
本実施形態では、活性層６とドレイン領域１０の境界部１７が絶縁膜１８を介してドレイン電極１６の延在部１６ａに対向するので、動作時において、境界部１７に集中する電界は、ドレイン電極１６の延在部１６ａ、絶縁膜１８、および活性層６からなるＭＩＳ構造で発生する電界と干渉し、その結果、電界集中が緩和される。したがって、ＭＥＳＦＥＴ２を高電圧で動作させることができる。絶縁膜１８は、延在部１６ａと活性層６が接触することがないように延在部１６ａと境界部１７の間に存在すれば上記効果を得ることができ、ＭＩＳ構造を形成する絶縁膜がＭＥＳＦＥＴ２のパッシベーション膜として用いられない構成も本発明の範囲に含まれる。
【００１８】
実施の形態２．
図３は、本発明に係る電界効果トランジスタの実施の形態２であるＭＥＳＦＥＴを示す。以下、実施の形態１と同一又は類似の構成要素は、同一の符号または同一の符号に適当な添字を付して表す。本実施形態に係るＭＥＳＦＥＴ２Ａでは、ドレイン電極と接続される配線用金属層を用いて上述したＭＩＳ構造を形成し、ドレイン領域端部の電界集中を緩和する。
【００１９】
具体的に、ＭＥＳＦＥＴ２Ａのドレイン電極１６Ａは、実施の形態１と異なり絶縁膜１８の上に乗り上げるように形成された延在部は有さず、配線用金属層３０がドレイン電極１６Ａ上に形成される（この部分を基部という。）とともに、絶縁膜１８を挟んで境界部１７の反対側に延在している（この部分を延在部という。）。このように境界部１７が絶縁膜１８を介して配線用金属層３０の延在部に対向するので、動作時において、境界部１７に集中する電界は、配線用金属層３０の延在部、絶縁膜１８、および活性層６からなるＭＩＳ構造で発生する電界と干渉し、その結果、電界集中が緩和される。
【００２０】
以下、図４を参照して、本実施形態に係るＭＥＳＦＥＴ２Ａの製造方法の一例を説明する。まず、実施の形態１に係るＭＥＳＦＥＴ２と同様に、ｎ活性層６、ソース領域８、およびドレイン領域１０をＧａＡｓ半絶縁性基板４の上部に形成した後［図（ａ）］、ゲート電極１２およびソース電極１４’を、活性層６およびソース領域８上にそれぞれ形成する［図（ｂ）］。
【００２１】
その後、表面を覆うように絶縁層２２を形成する［図（ｃ）］。次に、ドレイン電極１６Ａ（およびソース電極１４’上に形成する配線用金属層）に対応する位置を開口したフォトレジスト２４を形成する［図（ｄ）］。そして、ＥＣＲプラズマエッチング法等を用いて絶縁層２２を加工して絶縁膜１８を形成した後［図（ｅ）］、フォトレジスト２４を残したまま電極材料層を蒸着させる。続いて、フォトレジスト２４をリフトオフすることで、ドレイン領域１０上に電極材料層を残し、これをドレイン電極１６Ａとする［図（ｆ）］。このとき、ソース電極１４上にも電極材料層１４’が残り、これらを合わせてＭＥＳＦＥＴ２Ａのソース電極１４Ａとする。その後、フォトレジスト２４を除去する［図（ｇ）］。
【００２２】
次に、ドレイン電極１６Ａに関する配線用金属層３０およびソース電極１４Ａに関する配線用金属層３２それぞれについて対応する位置を開口したフォトレジスト（図示せず）を形成し、例えばアルミニウム等の金属層を蒸着させる。続いて、フォトレジストをリフトオフすることで、金属層を残し、これらを配線用金属層３０，３２とする［図（ｈ）］。
【００２３】
本方法では、配線用金属層３０を形成するのと同時にＭＩＳ構造を形成しており、ドレイン電極の延在部と基部を別々に形成する実施の形態１で示した方法と比べて、配線形成工程を含むＭＥＳＦＥＴ製造工程数を削減することができる。
【００２４】
実施の形態３．
実施の形態１では、活性層６とドレイン領域１０の境界部１７での電界集中を緩和するために、絶縁膜１８を挟んで境界部１７と対向するようにドレイン電極延在部１６ａを設けていた。そのため、延在部１６ａの端部の直下付近に位置する活性層６部分に電界が集中する傾向がある。この活性層６部分の電界集中は、境界部１７での電界集中に比べて小さいが、本実施形態に係るＭＥＳＦＥＴは、上記活性層６部分の電界集中を緩和することで、さらに高電圧での動作を可能としたものである。
【００２５】
具体的に、図５を参照して、本実施形態に係る電界効果トランジスタであるＭＥＳＦＥＴ２Ｂは、絶縁膜１８上に別の絶縁膜１８Ｂを形成している。この絶縁膜１８Ｂは、その端部がドレイン電極１６Ｂの延在部１６ａのゲート電極側端部まで延在している（すなわち、絶縁膜１８Ｂの端部は、絶縁膜１８よりゲート電極１２側に位置する。）。絶縁膜１８Ｂ上には、延在部１６ａよりさらにゲート電極１２側に伸びた第２の延在部１６ｃが形成されている。延在部１６ｃおよび絶縁膜１８Ｂは、延在部１６ａと絶縁膜１８の形成方法と同一の方法で形成すればよい。
【００２６】
本実施形態によれば、動作時において、延在部１６ａのゲート電極側端部の直下付近に位置する活性層６部分に集中する電界は、延在部１６ｃ、絶縁膜１８，１８Ｂ、および活性層６からなるＭＩＳ構造で発生する電界と干渉し、その結果、電界集中が緩和される。したがって、実施の形態１に比べてＭＥＳＦＥＴを高電圧で動作させることが可能である。
【００２７】
また、第２の延在部１６ｃと活性層６との間の絶縁層の厚みは、延在部１６ａと活性層６との間の絶縁層の厚みより大きいため、第２の延在部１６ｃのゲート電極側端部の直下付近に位置する活性層６部分に生じる電界集中は、延在部１６ａのゲート電極側端部の直下付近に位置する活性層６部分に電界集中に比べて小さい。このように、絶縁膜をその厚みがドレイン電極１６Ｂ側からゲート電極１２側に向けて段階的に大きくなるように形成することで、ドレイン電極１６Ｂのゲート電極側端部（すなわち第２の延在部１６ｃの端部）直下付近に位置する活性層６部分の絶縁破壊が起こる可能性を低下させることができる。
【００２８】
図６に示すＭＥＳＦＥＴ２Ｃのように、絶縁膜１８Ｃの厚みをドレイン電極１６Ｃ側からゲート電極１２側に向けて連続的に大きくなるように形成しても、上述の効果を得ることができる。
【００２９】
ＭＥＳＦＥＴ２Ｃの製造工程の一部を示す図７を参照して、上記実施形態と同様にしてドレイン電極１６Ｃの基部１６ｂ’に対応する位置が開口するよう、絶縁層３４を形成する［図（ａ）］。続いて、絶縁層３４を形成するのに用いたフォトレジスト３６を残したまま、例えばフッ酸などを用いてウェットエッチングを行う。その結果、絶縁層３４の側面に対しサイドエッチングが行われ図（ｂ）のようなテーパ形状の絶縁膜１８Ｃが得られる。その後、フォトレジスト３６を除去する［図（ｃ）］。そして、ドレイン電極１６Ｃの基部１６ｂ’および延在部１６ａ’に対応する位置を開口させたフォトレジスト（図示せず）を形成し、ドレイン電極１６Ｃに相当する電極材料層を形成後、上記フォトレジストを除去し、ＭＥＳＦＥＴ２Ｃを完成させる。
【００３０】
実施の形態４．
上記実施の形態１では、ドレイン電極１６をゲート電極１２側に延在させて、活性層６とドレイン領域１０の境界部１７での電界集中を緩和するようにしていた。しかしながら、ドレイン電極１６をゲート電極側１２に延在させることで、ゲート電極１２のドレイン電極１６側の端部に電界が集中することになる。図８に示す本実施形態に係る電界効果トランジスタであるＭＥＳＦＥＴ２Ｄは、この電界集中を緩和させるための構成を備えている。
【００３１】
具体的に、ＭＥＳＦＥＴ２Ｄは、半導体基板４下部（裏面側）のソース領域８からゲート電極１２のドレイン側端部１２ａ直下付近にかけて導電層４０が形成されている。導電層４０は、ソース領域８と接触するように例えばイオン注入により形成されたｎ＋活性層である。したがって、ＭＥＳＦＥＴ２Ｄの動作時において導電層４０はソース電極１４と同電位（ソース電極１４は接地されるため０Ｖ）となる。
【００３２】
動作時において、ゲート電極１２とドレイン電極１６には互いに逆極性の電圧が印加されるため、活性層６には、ゲート電極１２とドレイン電極１６との間に電位が０Ｖの領域が存在する。したがって、本実施形態のように、ゲート電極端部１２ａの直下付近に電位が０Ｖに設定される領域を設けることで、動作時にゲート電極端部１２で生じる電界集中を緩和できる。
【００３３】
導電層４０の形成方法は、イオン注入に限るものでなく、例えば、半導体基板下部のソース領域８の下側の領域からゲート電極端部１２ａ直下付近にかける領域を例えばウェットエッチングにより除去し、除去した部分に金属（例えば金）を埋め込んだりメッキして形成してもよい。
【００３４】
また、導電層は、動作時にソース電極１４と導通するのであれば（したがって電位が０Ｖ）ソース領域８と接触する必要はなく、図９に示すＭＥＳＦＥＴ２Ｅのように、導電層４２を半導体基板下部のゲート電極端部１２ａ直下付近にのみ設けてもよい。但し、上述のようにソース領域８と接触するように導電層を設ける方が裏面に位置する導電層をソース電極１４とは別に接地させる必要がなく好ましい。
【００３５】
半導体基板下部のゲート電極端部直下付近に、動作時にソース電極と同電位となる導電層を設ける構成は、ドレイン電極がゲート電極側に延在部を有さない場合であっても、ゲート電極端部の電界集中を緩和する効果を有する。この構成は本発明の範囲に含まれる。
【００３６】
実施の形態５．
図１０は、本発明に係る電界効果トランジスタであるＭＥＳＦＥＴの実施の形態５を示す。このＭＥＳＦＥＴ２Ｆは、ＧａＡｓ半絶縁性基板４Ｆ上にｎ活性層６Ｆ、ｎ＋活性層であるソース領域８Ｆおよびドレイン領域１０Ｆが順次積層されている。ｎ活性層６Ｆおよびｎ＋活性層８Ｆ，１０Ｆの一部をエッチングしてリセス４４が形成されている。リセス４４の略中央にゲート電極１２Ｆが活性層６Ｆにショットキー接合して形成されている。リセス４４を挟むように、ソース領域８Ｆ上にはソース電極１４Ｆがオーミック接触して形成されている。ドレイン領域１０Ｆ上には、ドレイン電極１６Ｆがオーミック接触して形成されている。ドレイン電極１６Ｆは、ドレイン領域１０Ｆと接触する基部１６ｂ”と、端部がリセスの角部４４ａよりもゲート電極１２Ｆ側に延在した延在部１６ａ”を有する。延在部１６ａ”とドレイン領域１０Ｆおよび活性層６Ｆとの間には、絶縁膜１８Ｆが形成されている。この絶縁膜１８Ｆは、図に示すように、ＭＥＳＦＥＴ２Ｆの表面を覆う保護膜であるパッシベーション膜として形成されている。
【００３７】
本実施形態に係るＭＥＳＦＥＴ２Ｆの動作時において、リセス４４の角部４４ａには電界が集中し易いが、該電界は、角部４４ａ周囲に形成された、ドレイン電極１６Ｆの延在部１６ａ”、絶縁膜１８Ｆ、および活性層６ＦからなるＭＩＳ構造で発生する電界と干渉し、その結果、リセス角部４４ａでの電界集中が緩和される。したがって、本実施形態において上記効果を得るには、絶縁膜１８Ｆは、延在部１６ａ”と活性層６Ｆが接触することがないように延在部１６ａ”とリセス角部４４ａの間に存在すればよく、ＭＩＳ構造を形成する絶縁膜がＭＥＳＦＥＴ２Ｆのパッシベーション膜として用いられない構成も本発明の範囲に含まれる。
【００３８】
以上の説明は、本発明の具体的実施形態に係るもので、本発明はこれらに限らず種々変更できる。例えば、上記実施形態ではｎチャネルの場合を専ら説明したが、本発明はｐチャネルにも適用できる。また、ＧａＡｓ以外の半絶縁性化合物半導体基板を用いた場合にも本発明を適用することができる。
【図面の簡単な説明】
【００３９】
【図１】本発明に係る電界効果トランジスタの第１の実施形態を示す断面図。
【図２】図１の電界効果トランジスタの製造方法の一例を示す工程図。
【図３】本発明に係る電界効果トランジスタの第２の実施形態を示す断面図。
【図４】図３の電界効果トランジスタの製造方法の一例を示す工程図。
【図５】本発明に係る電界効果トランジスタの第３の実施形態を示す断面図。
【図６】本発明に係る電界効果トランジスタの第３の実施形態の変形例を示す断面図。
【図７】図６の電界効果トランジスタの製造工程の一部を示す図。
【図８】本発明に係る電界効果トランジスタの第４の実施形態を示す断面図。
【図９】本発明に係る電界効果トランジスタの第４の実施形態の変形例を示す断面図。
【図１０】本発明に係る電界効果トランジスタの第５の実施形態を示す断面図。
【符号の説明】
【００４０】
２  ＭＥＳＦＥＴ
４  半導体基板
６  活性層
８  ソース領域
１０  ドレイン領域
１２  ゲート電極
１４  ソース電極
１６  ドレイン電極
１６ａ  ドレイン電極の延在部
１６ｂ  ドレイン電極の基部
１７  活性層とドレイン領域の境界部
１８  絶縁膜
【図１】
2005150190.tif 000003
【図２】
2005150190.tif 000004
【図３】
2005150190.tif 000005
【図４】
2005150190.tif 000006
【図５】
2005150190.tif 000007
【図６】
2005150190.tif 000008
【図７】
2005150190.tif 000009
【図８】
2005150190.tif 000010
【図９】
2005150190.tif 000011
【図１０】
2005150190.tif 000012