(57)【要約】【課題】  半導体発光素子の光取り出し効率の向上及び取付部材に対する結合強度の向上を容易に達成できなかった。【解決手段】  発光機能を有する主半導体領域（２）を支持する導電性を有する半導体基板（１）の底面に凸部（８）と凹部（７）とを設ける。凸部（８）、及び凹部（７）を有する底面に凸部（１８）及び凹部（１７）が生じるように第２の電極（４）を設ける。平面的に見て第１の電極３を囲むように半導体基板（１）の中央凸部（８０）のパターンを決定する。【選択図】    図１
2005347492.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１及び第２の主面を有する半導体基板と、
発光機能を有するものであって、一方の主面とこの一方の主面に対向し且つ前記半導体基板の前記第１の主面上に配置された他方の主面とを有している主半導体領域と、
前記主半導体領域の前記一方の主面に接続された第１の電極と、
前記半導体基板の前記第２の主面に接続された第２の電極と
を備えた半導体発光素子であって、
前記半導体基板の前記第２の主面は凹部と凸部とを有しており、
前記第２の電極は前記半導体基板の前記凹部と前記凸部との両方の上に形成され且つ前記第２の主面の７０〜１００％を覆っており、
前記第２の電極の露出表面は前記半導体基板の前記凹部及び前記凸部に対応した凹部及び凸部を有していることを特徴とする半導体発光素子。
【請求項２】
互いに対向する第１及び第２の主面を有する半導体基板と、
発光機能を有するものであって、一方の主面とこの一方の主面に対向し且つ前記半導体基板の前記第１の主面上に配置された他方の主面とを有している主半導体領域と、
前記主半導体領域の前記一方の主面に接続された第１の電極と、
前記半導体基板の前記第２の主面に接続された第２の電極と
を備えた半導体発光素子であって、
前記半導体基板の前記第２の主面は凹部と凸部とを有しており、
前記第１の電極は前記主半導体領域の前記一方の主面の中央部分に配置されており、
前記第２の電極は前記半導体基板の前記凹部と前記凸部との両方の上に形成されており且つ前記半導体基板の前記凹部と前記凸部とに対応した凹部と凸部とを有しており、
前記半導体基板の前記凸部の少なくとも一部が前記第１の電極に対向配置されていることを特徴とする半導体発光素子。
【請求項３】
前記第２の電極は前記第２の主面の７０〜１００％を覆っていることを特徴とする請求項２記載の半導体発光素子。
【請求項４】
前記第２の主面は４角形の平面形状を有し、
前記第２の主面の前記凸部は、前記第１の電極に対向する部分の他に前記第２の主面の４角形の４つの角に隣接する領域にも形成されていることを特徴とする請求項２又は３記載の半導体発光素子。
【請求項５】
前記半導体基板の前記凹部は第１の凹部とこの第１の凹部の中に形成された第２の凹部とから成り、前記第２の電極の前記凹部は前記半導体基板の前記第１及び第２の凹部に対応した形状の第１及び第２の凹部を有していることを特徴とする請求項１又は２又は３又は４記載の半導体発光素子。
【請求項６】
互いに対向する第１及び第２の主面を有する半導体基板と、
発光機能を有するものであって、一方の主面とこの一方の主面に対向し且つ前記半導体基板の前記第１の主面上に配置された他方の主面とを有している主半導体領域と、
前記主半導体領域の前記一方の主面に接続された第１の電極と、
前記半導体基板の前記第２の主面に接続された第２の電極と
を備えた半導体発光素子であって、
前記第１の電極は前記第１の主面の中央部分に配置されており、
前記半導体基板の前記第２の主面は平坦であり、
前記第２の電極は互いに異なる材料から成り且つ互いに積層された第１及び第２の層を含んでおり、
前記第１の層は均一の厚みを有して前記第２の主面に形成されており、
前記第２の層は前記第１の層の表面の選択された一部の上のみに形成されて  いることを特徴とする半導体発光素子。
【請求項７】
前記第１の層は前記主半導体領域で発生した光に対して反射性を有していることを特徴とする請求項６記載の半導体発光素子。
【請求項８】
前記第１の層は前記主半導体領域で発生して光に対して透過性を有し、前記第２の層は前記光に対して反射性を有していることを特徴とする請求項６記載の半導体発光素子。
【請求項９】
前記第２の主面及び前記第１の層は４角形の平面形状を有し、
前記第２の層は、前記第１の層の４角形の４つの角にそれぞれ隣接する部分の上に形成された部分を有していることを特徴とする請求項６又は７又は８記載の半導体発光素子。
【請求項１０】
更に、前記主半導体領域の前記一方の主面に配置され且つ前記第１の電極に接続された光透過性導電層を有していることを特徴とする請求項１又は９のいずれかに記載の半導体発光素子。
【請求項１１】
更に、前記半導体基板と前記主半導体領域との間に配置された介在層を有し、前記介在層は前記主半導体領域で発生した光を反射する機能及び前記第１及び第２の電極間の電流通路を形成する機能を有していることを特徴とする請求項１乃至１０のいずれかに記載の半導体発光素子。
【請求項１２】
前記半導体基板は化合物半導体又はシリコン半導体から成り、前記主半導体領域は化合物半導体から成ることを特徴とする請求項１乃至１１のいずれかに記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、取付部材に対して半田等の導電性接合材を使用して取付ける構造の半導体発光素子に関する。
【背景技術】
【０００２】
従来の代表的な半導体発光素子は、半導体基板と、この半導体基板の上に配置された発光機能を有する主半導体領域と、主半導体領域の一方の主面に接続された第１の電極と、半導体基板に接続された第２の電極とを備えている。主半導体領域は周知のようにｎ型クラッド層と呼ばれているｎ型半導体層と活性層とｐ型クラッド層と呼ばれているｐ型半導体層とから成る。主半導体領域で発生した光は第１の電極が形成されている主半導体領域の一方の側に取り出される。一方の主面側からの光の取り出し量を多くするために第１の電極は第１の主面の中央部分に配置される。また、後記特許文献１に示すように透明電極を設ける場合には、透明電極の中央部分にボンディング用電極を配置する。
【０００３】
ところで、半導体発光素子に対して、（１）光取り出し効率の向上、（２）低コスト化、（３）信頼性向上、（４）順方向電圧の低減等の要求がある。信頼性向上の要求の１つにチップ状の半導体発光素子の取付部材に対する結合強度の向上がある。発光ダイオードチップ等のチップ状半導体発光素子の裏面側電極は半田等の接合材によって取付部材に電気的及び機械的に結合されるが、この機械的結合の強度が低いとチップ剥れが生じる。チップの取付部材に対する結合強度を高めるためにチップの裏面を粗面にし且つ裏面電極を部分的に設けることが後記特許文献２に開示されている。しかし、裏面電極を部分的に設けると、電流通路が制限されるために順方向電圧が高くなる。また、この特許文献２には光取り出し効率の向上、低コスト化に関する技術が開示されていない。
【０００４】
放熱性を高めるために半導体チップの裏面に凹部を設け、ここに導電性接着剤を埋め込むことが後記特許文献３に開示されている。しかし、この特許文献３の技術は、裏面電極と取付部材との結合強度の向上及び光取り出し効率の向上、順方向電圧の低減、及び低コスト化を開示していない。
【０００５】
光取り出し効率を高めるために、特許文献１に電流ブロック層を設けることが開示されている。電流ブロック層は周知のように半導体発光素子の外周側部分の電流を増大させる機能を有し、光取り出し効率の向上に寄与する。しかし、電流ブロック層は発光半導体領域の表面側の半導体層（例えばｐ型クラッド層）と異なる導電型の半導体又は絶縁材料で形成されるために、特別な工程が必要になり、必然的にコストが高くなる。
【特許文献１】特開平１１−４０２０号公報
【特許文献２】実開昭６３−５９３５７号公報
【特許文献３】特開２００３−１７４１９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、本発明が解決しようとする従来技術の問題点は、光取り出し効率の向上、低コスト化、信頼性向上、及び順方向電圧の低減の内の少なくとも２つの要求に同時に応えることができないことである。そこで、本発明の目的は、上記問題点を解決することができる半導体発光素子を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決することができる本発明は、互いに対向する第１及び第２の主面を有する半導体基板と、発光機能を有するものであって、一方の主面とこの一方の主面に対向し且つ前記半導体基板の前記第１の主面上に配置された他方の主面とを有している主半導体領域と、前記主半導体領域の前記一方の主面に接続された第１の電極と、前記半導体基板の前記第２の主面に接続された第２の電極とを備えた半導体発光素子であって、前記半導体基板の前記第２の主面は凹部と凸部とを有しており、前記第２の電極は前記半導体基板の前記凹部と前記凸部との両方の上に形成され且つ前記第２の主面の７０〜１００％を覆っており、前記第２の電極の露出表面は前記半導体基板の前記凹部及び前記凸部に対応した凹部及び凸部を有していることを特徴とするに係わるものである。
【０００８】
なお、請求項２に示すように、本発明に従う半導体発光素子は、互いに対向する第１及び第２の主面を有する半導体基板と、発光機能を有するものであって、一方の主面とこの一方の主面に対向し且つ前記半導体基板の前記第１の主面上に配置された他方の主面とを有している主半導体領域と、前記主半導体領域の前記一方の主面に接続された第１の電極と、前記半導体基板の前記第２の主面に接続された第２の電極とを備え、前記半導体基板の前記第２の主面は凹部と凸部とを有しており、前記第１の電極は前記主半導体領域の前記一方の主面の中央部分に配置されており、前記第２の電極は前記半導体基板の前記凹部と前記凸部との両方の上に形成されており且つ前記半導体基板の前記凹部と前記凸部とに対応した凹部と凸部とを有しており、前記半導体基板の前記凸部の少なくとも一部が前記第１の電極に対向配置されていることが望ましい。
また、請求項３に示すように、前記第２の電極は前記第２の主面の７０〜１００％を覆っていることが望ましい。
また、請求項４に示すように、前記第２の主面は４角形の平面形状を有し、前記第２の主面の前記凸部は、前記第１の電極に対向する部分の他に前記第２の主面の４角形の４つの角に隣接する領域にも形成されていることが望ましい。
また、請求項５に示すように、前記半導体基板の前記凹部は第１の凹部とこの第１の凹部の中に形成された第２の凹部とから成り、前記第２の電極の前記凹部は前記半導体基板の前記第１及び第２の凹部に対応した形状の第１及び第２の凹部を有していることが望ましい。
また、請求項６に示すように、本発明に従う半導体発光素子は、互いに対向する第１及び第２の主面を有する半導体基板と、発光機能を有するものであって、一方の主面とこの一方の主面に対向し且つ前記半導体基板の前記第１の主面上に配置された他方の主面とを有している主半導体領域と、前記主半導体領域の前記一方の主面に接続された第１の電極と、前記半導体基板の前記第２の主面に接続された第２の電極とを備え、前記第１の電極は前記第１の主面の中央部分に配置されており、前記半導体基板の前記第２の主面は平坦であり、前記第２の電極は互いに異なる材料から成り且つ互いに積層された第１及び第２の層を含んでおり、前記第１の層は均一の厚みを有して前記第２の主面に形成されており、前記第２の層は前記第１の層の表面の選択された一部の上のみに形成されていることが望ましい。また、前記第２の層は前記第１の電極に対向する部分を有していることが望ましい。
また、請求項７に示すように、前記第１の層は前記主半導体領域で発生した光に対して反射性を有していることが望ましい。
また、請求項８に示すように、前記第１の層は前記主半導体領域で発生して光に対して透過性を有し、前記第２の層は前記光に対して反射性を有していることが望ましい。
また、請求項９に示すように、前記第２の主面及び前記第１の層は４角形の平面形状を有し、前記第２の層は、前記第１の層の４角形の４つの角にそれぞれ隣接する部分の上に形成された部分を有していることが望ましい。
また、請求項１０に示すように、更に、前記主半導体領域の前記一方の主面に配置され且つ前記第１の電極に接続された光透過性導電層を有していることが望ましい。
また、請求項１１に示すように、更に、前記半導体基板と前記主半導体領域との間に配置された介在層を有し、前記介在層は前記主半導体領域で発生した光を反射する機能及び前記第１及び第２の電極間の電流通路を形成する機能を有していることが望ましい。
また、請求項１２に示すように、前記半導体基板は化合物半導体又はシリコン半導体から成り、前記主半導体領域は化合物半導体から成ることが望ましい。
【発明の効果】
【０００９】
請求項１の発明によれば、第２の電極が凹部及び凸部を有しているので、第２の電極の表面積が大きくなり、半田等の導電性接合材による取付部材に対する結合強度を大きくすることができる。また、第２の電極が凹部と凸部とを有する第２の主面の７０〜１００％即ち大部分又は全部を覆うように形成されているので、第１及び第２の電極間の順方向電圧降下ＶF が低くなり、損失の小さい半導体発光素子を提供することができる。
また、請求項２〜５の発明によれば、第２の電極表面が凹部及び凸部を有するので、第２の電極と半田等の導電性接合材との接触面積が増大し、両者の結合強度を高くすることができ、信頼性が向上する。また、平面的に見て第１の電極を含むように半導体基板の凸部が形成されているので、第１の電極と凸部上の第２の電極との間隔が第１の電極と凸部の外周側における第２の電極との間隔よりも凸部の分だけ大きくなり、第１の電極と凸部上の第２の電極との電流通路における抵抗値が増大する。このため、平面的に見て主半導体領域中の第１の電極に対向する発光機能部分に流れる電流が抑制される。もし、第１の電極に対向する凸部を従来の電流ブロック層と同程度の電流阻止機能を有するように構成した場合には、従来の第１の電極側に設けた電流ブロック層が不要になり、電流ブロック層を形成するための特別な工程が不要になり、半導体発光素子の低コスト化を図ることができる。なお、半導体基板の凸部は第２の電極の導電性接合材に対する結合強度を高めるためにも使用されているので、電流ブロック機能のみの特別なものではない。また、第１の電極側にも従来の電流ブロック層を設ける場合には、従来の電流ブロック層と本発明による凸部との両方による電流ブロック作用が生じ、光取り出しに無関係の部分に対する電流をより良好にブロックすることができる。
また、請求項６〜９の発明によれば、第２の電極を第１及び第２の層で形成し、第２の層を第１の層の全体に形成しないで一部のみに形成し、且つ第１の電極に対向配置したので、第２の層を形成しない部分が凹部となって取付部材に対する結合強度の向上に寄与する。
【発明を実施するための最良の形態】
【００１０】
次に、図１〜図１０を参照して本発明の実施形態を説明する。
【実施例１】
【００１１】
図１〜図３に示す実施例１に従う半導体発光素子としての発光ダイオードは、例えば３−５族化合物半導体の１種であるＧａＡｓ（ガリウム砒素）から成る半導体基板１と、発光機能を有している主半導体領域２と、第１の電極３と、第２の電極４とから成る。
【００１２】
半導体基板１は、主半導体領域２のエピタキシャル成長のための基板としての機能、主半導体領域２を機械的に支持するための機能、及び第１及び第２の電極３、４間の電流通路としての機能を有する。この半導体基板１の第１の主面５は平坦面であるが、第１の主面５に対向する第２の主面６は凹部７と凸部８とを有する凹凸面である。半導体基板１の凹部７をエッチングで形成する前の厚さ即ち凸部８の部分における厚さＤは好ましくは約２５０〜５００μｍの範囲に設定され、この実施例では３００μｍとされている。半導体基板１の第２の主面６の凹部７及び凸部８のパターン及びこの形成方法の詳細は後述する。
【００１３】
主半導体領域２は、発光機能を有するものであって、一般にｎ型クラッド層と呼ばれているｎ型半導体層９と、活性層１０と、一般にｐ型クラッド層と呼ばれているｐ型半導体層１１と、電流拡散機能又はオーミックコンタクト機能又はこれ等の両方を有する補助半導体層１２とを有している。従って、ｎ型半導体層９と活性層１０とｐ型半導体層１１とによってダブルヘテロ構造の周知の発光機能層が構成されている。なお、１つの層で示されている活性層１０を障壁層と井戸層とを交互に複数回繰返して配置した構成の多重量子井戸構造、又は障壁層を対の井戸層で挟んだ構成の単一量子井戸構造等に変形することができる。ｎ型半導体層９、活性層１０、ｐ型半導体層１１、及び補助半導体層１２は半導体基板１の上に順次にエピタキシャル成長させたものであって、半導体基板１の第１の主面５に対してそれぞれ平行に配置されている。従って、主半導体領域２の一方の主面１３も半導体基板１の第１の主面５に対して平行であり、主半導体領域２の他方の主面１４は半導体基板１の第１の主面５に隣接している。この実施例においては、ｎ型半導体層９がｎ型のＩｎＡｌＰ、活性層１０がＧａＡｌＰ、ｐ型半導体層１１がｐ型のＩｎＡｌＰ、補助層がｐ型のＧａＡｓであるが、これ等の代りに別の３−５族化合物半導体を使用することができる。なお、主半導体領域２から補助半導体層１２を省くこと、及び主半導体領域２に更に別の機能を有する半導体層を追加することができる。
【００１４】
第１及び第２の電極３、４間に順方向電圧を印加した時に主半導体領域２の活性層１０から光が放射され、これが一方の主面１３から取り出される。主半導体領域２の各層９、１０、１１、１２及び半導体基板１は活性層１０から発生した光に対して透過性を有する。
【００１５】
第１の電極３はアノード電極及びボンディングパッド電極として機能するものであって、主半導体領域２の一方の主面１３の中央部分に配置され、補助半導体領域１２にオーミック接触している。即ち、主半導体領域２の図１で鎖線で区画して示されている中央部分１５の上に第１の電極３が配置されている。この第１の電極３は例えば金、又はニッケルと金の蒸着等で形成され、且つ活性層１０で発生した光を透過させない厚みを有する。主半導体領域２の第１の電極３で覆われていない外周側部分１６は活性層１０で発生した光を外部に取り出すために有効な部分である。即ち、活性層１０から一方の主面１３側に向って放射された光は一方の主面１３の第１の電極３の無い部分から取り出され、活性層１０から他方の主面１４側に放射された光の少なくとも一部は半導体基板１及び第２の電極４との一方又は両方で反射して一方の主面１３側に戻り、外部に取り出される。また、半導体基板１及び主半導体領域２の側面で反射した光の一部も一方の主面１３側に戻り、外部に取り出される。なお、図１では半導体基板１及び主半導体領域２の側面が一方の主面１３に対して垂直に示されているが、これ等の一方又は両方を傾斜側面とすることができる。
【００１６】
図１には半導体基板１の第２の主面６側の凸部８として中央凸部８０のみが示されているが、凸部８は図２に示すように中央凸部８０の他に第１、第２、第３及び第４の周辺凸部８１、８２、８３、８４を有する。半導体基板１の第２の主面６における凸部８０〜８４が形成されていない部分が凹部７となる。この実施例では５つの凸部８０〜８４の相互間の凹部が互いに連続して１つの凹部７を構成している。この凹部７は主半導体領域２の形成工程の後又は前において、半導体基板１を選択的にエッチングすることによって形成されている。半導体基板１の凹部７の深さＤ1 即ち凸部８の高さは、半導体基板１の厚さＤの好ましくは１〜８０％、より好ましくは２〜５０％、更に好ましくは５〜２０％であり且つ好ましくは１〜２００μｍ、より好ましくは２〜１００μｍ、更に好ましくは３〜５０μｍである。また、第２の主面６の面積Ｓに対する凹部７の合計面積Ｓ1 の比Ｓ1 ／Ｓは好ましくは１０〜８０％、より好ましくは２０〜７０％、最も好ましくは４０〜６０％である。凹部７の深さＤ1 が深くなり過ぎると半導体基板１の強度が低下する。一方、後述に示すように、第１の電極３と第２の電極４との間の順方向電流の大部分を外周側部分１６に属する活性層１０を通って流れるようにするためには、第１の最短距離Ｌ1を第２の最短距離Ｌ2より長くする必要がある。従って、半導体基板１の所望強度を確保できる範囲で凹部７をできるだけ深く形成する。また、凹部７の面積の比率は半田等の導電性接合材に対する結合強度ができるだけ大きくなり且つ中央凸部８０による電流ブロック作用ができるだけ大きくなるように決定される。
【００１７】
半導体基板１の中央凸部８０は図２から明らかなように平面的に見て、即ち一方の主面１３の垂直上方から一方の主面１３側を見た状態で第１の電極３の全部を囲むように同心円状に形成されている。従って、図１から明らかなように第１の電極３から中央凸部８０を覆う第２の電極４までの第１の最短距離Ｌ1 は、第１の電極３から凹部７を覆う第２の電極４までの第２の最短距離Ｌ2 よりも長い。このため、第１の最短距離Ｌ1 の電流通路（単位断面積の通路）の抵抗値Ｒ1 は、第２の最短距離Ｌ2 の電流通路（単位断面積の通路）の抵抗値Ｒ2 よりも大きい。従って、第１の最短距離Ｌ1 の電流通路は第２の最短距離Ｌ2 の電流通路よりも電流が流れ難くなり、図１の主半導体領域２の中央部分１５における活性層１０にも電流が流れ難くなり、第１及び第２の電極３、４間の順方向電流の大部分が外周側部分１６の活性層１０を通って流れる。
【００１８】
この実施例では、平面的に見て第１の電極３を囲むパターンの中央凸部８０の面積は第１の電極３の面積よりも大きい。第１の電極３の面積Ｓ3 と電流ブロック機能を有する中央凸部８０の面積Ｓ80との比Ｓ3 ／Ｓ80は１／１０〜１／１程度に設定される。ただし、電流ブロック機能を良好に得るためにＳ3／Ｓ80を１／１０〜２／３にすることがより望ましい。また、第１の電極３を形成する時に生じる虞があるマスクずれ、及び凹部７をエッチングによって形成する時に生じる虞があるのマスクずれに基づく第１の電極３と中央凸部８０との対向関係の悪化を防ぐために、Ｓ3／Ｓ80を２／３〜４／５にすることが更に望ましい。しかし、Ｓ3 ／Ｓ80が１よりも大きい場合でも中央凸部８０による電流制限の効果が得られる。また、この実施例では平面的に見て第１の電極３に対向する部分の全てに中央凸部８０が位置しているが、何らかの目的のために第１の電極３に対向する第２の主面６に中央凸部８０のみでなく凹部７の一部を配置することもできる。
【００１９】
第２の電極４は半導体基板１の凹部７と凸部８との両方即ち第２の主面６の全部を覆い且つここにオーミック接触している。この第２の電極４は、金、又は金とゲルマニウム、又は金とゲルマニウムとニッケル等のオーミック接触可能な金属の蒸着で形成され、半導体基板１の凹部７と凸部８に対応した凹部１７と凸部１８とを有する。勿論、第２の電極４をメッキ等の別の方法で形成することもできる。図１及び図３では第２の電極４が均一の厚みで示されているが、実際には凹部１７の入口の角部が平坦部よりも薄くなり、凹部１７の底の角部が平坦部よりも厚くなる。第２の電極４の凹部１７の深さＤ2 は半導体基板１の凹部７の深さＤ1 と同一又はほぼ同一である。第２の電極４の凹部１７及び凸部１８の第２の主面６の面積に対する割合は半導体基板１の凹部７及び凸部８の第２の主面６の面積に対する割合と同一又はほぼ同一に決定される。第２の電極４の凸部１８は半導体基板１の中央凸部８０に対応する中央凸部９０と、半導体基板１の第１、第２、第３及び第４の周辺凸部８１、８２、８３、８４に対応する周辺凸部９１、９２、９３、９４から成る。第２の電極４は図１において第２の主面６の全部に形成されているが、第２の主面６の面積の７０〜１００％の範囲で変えることができる。第２の電極４の比率が７０％よりも小さくなると所望の順方向電圧が得られなくなる。
【００２０】
半導体基板１及び主半導体領域２の平面形状は４角形であり、実施例１の半導体基板１の第１、第２、第３及び第４の周辺凸部８１、８２、８３、８４及び第２の電極４の第１、第２、第３及び第４の周辺凸部９１、９２、９３、９４は４つの角に隣接して配置されている。このため、第２の電極４の第１、第２、第３及び第４の周辺凸部９１、９２、９３、９４は発光ダイオードチップの下面の機械的安定性向上に寄与している。
【００２１】
第２の電極４は図１で鎖線で示すように導電性を有する取付部材１９に対して導電性接合材２０で電気的及び機械的に結合される。取付部材１９は、例えばリードフレームに基づいて形成された金属板、又は回路基板上の導体層である。導電性接合材２０としてペースト状半田や導電性接着剤等を使用することができる。第２の電極４を取付部材１９に固着する時には、これ等の一方又は両方の接着面に好ましくはＡｇペースト等の導電性接着剤を塗布して取付部材１９に仮固定し、その後処理することによって両者を固着する。従って、第２の電極４の凹部１７はペースト状導電性接着剤が入り込むことができる幅を有するように形成される。第２の電極４の凹部１７は導電性接合材２０の食い付きを改善し、取付部材１９と第２の電極４との機械的結合強度を高める。また、半導体基板１よりも熱伝導性が良い導電性接合材２０が凹部１７に入り込むことによって放熱特性も改善される。なお、図１の取付部材１９は平板状に示されているが、導電性接合材２０に対する結合強度を高めるために取付部材１９の表面を粗面にすること又は小さい穴を形成することができる。
【００２２】
上述から明らかなように実施例１は次の効果を有する。
（１）  半導体基板１の第２の主面６に凹部７が形成され且つ第２の電極４が半導体基板１の第２の主面６の実質的に全面に形成され且つ第２の電極４が凹部１７と凸部１８とを有しているので、第１及び第２の電極３、４間の順方向電圧の低減が達成できるのみでなく、取付部材１９に対する第２の電極４の導電性接合材２０による結合を強固に行うことができる。即ち、凹部７によって半導体基板１が薄くなっている分だけ、半導体基板１における順方向電圧の降下を減少させることができ、また、半導体基板１の凹部７に対応した第２の電極４の凹部１７の働きによって第２の電極４に対する導電性接合材２０の食い付きが良くなり、剥れが少なくなる。従って、半導体発光素子の損失の低減及び信頼性の向上を図ることができる。
（２）  半導体基板１の中央凸部８０が平面的に見て少なくとも第１の電極３を囲むように形成されているので、中央凸部８０が第２の電極４の取付部材１９に対する結合強度機能の他に電流ブロック機能を有する。従って、電流ブロック機能を特別な製造工程を伴なわないで得ることができ、従来の独立した電流ブロック層を有する半導体発光素子に比べてコストの低減を図ることができる。
（３）  半導体基板１の４つの角に隣接する部分に第１〜第４の周辺凸部８１〜８４を設け、この上に第２の電極４の第１〜第４の周辺凸部９１〜９４を設けたので、半導体発光素子を取付部材１９の上に安定的に配置することができる。
（４）  第２の電極４の凹部１７に半導体基板１の熱伝導率よりも高い熱伝導率を有するＡｇペースト等の導電性接合材２０を埋め込むことによって主半導体領域２と取付部材１９との間の熱抵抗が低減し、大電流化による輝度向上を図ることができる。また、電流の大きさが従来と同一の場合には、半導体発光素子の長寿命化が図られる。
【実施例２】
【００２３】
次に、図４を参照して実施例２の半導体発光素子を説明する。実施例２の半導体発光素子は、実施例１の半導体発光素子の半導体基板１の第２の主面６のパターン及び第２の電極４のパターンを図４に変形した他は実施例１と同一に形成したものである。従って、実施例２の説明においても、図１〜図３を参照する。実施例２の半導体発光素子を説明するための図４は図２と同様に半導体発光素子の底面を示している。図２と図４の対比から明らかなように、実施例２の半導体基板１の第２の主面６の変形された凸部８ａは相互に連続している中央凸部８０ａと第１、第２、第３及び第４の周辺凸部８１ａ、８２ａ、８３ａ、８４ａを有する。この変形された凸部８ａのパターンは概略的にＸ字状である。
【００２４】
半導体基板１の変形された凹部は、凸部８ａによって互いに分離された第１、第２、第３及び第４の凹部１７ａ、１７ｂ、１７ｃ、１７ｄから成る。第１〜第４の凹部７ａ〜７ｄは半導体基板１の中央部分を含まないように形成されている。
【００２５】
第２の電極４は半導体基板１の第２の主面６の凸部８ａ、第１〜第４の凹部７ａ〜７ｄに対応した凸部１８ａ、第１〜第４の凹部１７ａ〜１７ｄを有する。第２の電極４の凸部１８ａは、互いに連続している中央凸部９０ａと、第１、第２、第３及び第４の周辺凸部９１ａ、９２ａ、９３ａ、９４ａとから成る。第２の電極４の第１〜第４の周辺凸部９１ａ〜９４ａは第２の主面６の４つの角に隣接する半導体基板１の第１〜第４の周辺凸部８１ａ〜８４ａに対応しているので、実施例１と同様に半導体発光素子の安定的取付けに寄与する。半導体基板１の中央凸部８０ａは平面的に見て第１の電極３を囲む大きさに形成されているので、実施例１と同様に電流ブロック機能を有する。第２の電極４の第１〜第４の凹部１７ａ〜１７ｄは半円形又は楕円形の平面パターンを有し、幅の狭い部分を有しないので、図１に示した導電性接合材２０の埋め込みを良好に達成することができる。なお、実施例２は実施例１と同一の効果も有する。
【実施例３】
【００２６】
次に、図５を参照して実施例３の半導体発光素子を説明する。但し、図５及び後述する図６〜図１０において図１〜図３と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００２７】
図５に示す実施例３の半導体発光素子は、図３に示す半導体基板１の凹部７及び第２の電極４の凹部１７を変形した他は、図１〜図３と同一に形成したものである。図５の変形された半導体基板１の凹部７′は第１の凹部７１とこの第１の凹部７１の底面に形成された第２の凹部７２とから成り、中間に段を有している。第２の電極４は半導体基板１の凹部７′に対応した凹部１７′を有する。この第２の電極４の凹部１７′は、第１の凹部７１ａとこの第１の凹部７１ａの底面に形成された第２の凹部７２ａとから成り、中間に段を有する。
【００２８】
図５の実施例３は、変形された凹部７′、１７′を有する他は実施例１と同一に構成されているので、実施例１と同一の効果を有する。また、変形された凹部１７′によって導電性接合材２０に対する食い付き即ち結合強度が実施例１よりも向上する。
【実施例４】
【００２９】
図６に示す実施例４の半導体発光素子は、実施例１の半導体基板１の材料と主半導体領域２の材料及び構成を変形し、この他は実施例１と同一に構成したものである。
【００３０】
図６の変形された半導体基板１ａは導電性を有するｐ型シリコン基板から成る。シリコン半導体基板１ａは、この上にｎ型バッファ領域６０が配置されているにも拘らず、これとは逆の導電型を有している。このシリコン半導体基板１ａにはｐ型不純物即ちアクセプタ不純物として機能する例えばＢ（ボロン）等の３族の元素が例えば５×１０18ｃｍ-3〜５×１０18ｃｍ-3程度の濃度でドーピングされている。従って、シリコン半導体基板１ａは、０．０００１Ω・ｃｍ〜０．０１Ω・ｃｍ程度の低い抵抗率を有している導電性基板であって、第１及び第２の電極３、４間の電流通路として機能する。また、このシリコン半導体基板１ａは、この主半導体領域２ａ等の機械的支持基板として機能することができる厚み、例えば３５０ｎｍを有する。
【００３１】
この実施例の主半導体領域２ａはバッファ層６０とｎ型半導体領域９ａと活性層１０ａとｐ型半導体領域１１ａと補助半導体領域１２ａとから成る。なお、バッファ層６０を主半導体領域２ａから除外して独立に示すこともできる。
【００３２】
ｐ型シリコン半導体基板１ａの上に配置されたｎ型バッファ層６０は、ｎ型不純物（ドナー不純物）を含み且つ３族の元素と窒素とから成るｎ型窒化物半導体、例えば化学式ＡｌaＩｎbＧａ1-a-bＮ、ここでａ及びｂは０≦ａ＜１、０≦ｂ＜１、を満足する数値、で示されるｎ型窒化物半導体から成る。ｐ型シリコン半導体基板１ａに３族元素を含んでいるｎ型窒化物半導体をエピタキシャル成長させてｎ型バッファ領域６０を形成すると、ｎ型バッファ層６０の３族元素がｐ型シリコン半導体基板１ａに拡散して３族元素拡散領域が生じる。この３族元素拡散領域はｐ型シリコン半導体基板１ａの３族元素拡散領域が形成されていない部分よりも低い抵抗率のｐ型半導体領域である。
【００３３】
バッファ領域６０は、主としてシリコン半導体基板１ａの面方位をこの上に形成する窒化物半導体領域に良好に受け継がせるためのバッファ機能を有する。このバッファ機能を良好に発揮するために、バッファ層６０は１０ｎｍ以上の厚さを有していることが望ましい。但し、バッファ層６０のクラックを防止するために、バッファ層６０の厚みを５００ｎｍ以下にするのが望ましい。
【００３４】
バッファ層６０とシリコン半導体基板１ａとの境界領域に、図示が省略されている合金化領域又は障壁低減領域が生じる。これにより、ｐ型シリコン半導体基板１ａとｎ型バッファ層６０との間の電圧降下は比較的小さい。即ち、ｎ型シリコン半導体基板の上にｎ型バッファ層６０を形成する場合よりも電圧降下が小さくなる。
【００３５】
主半導体領域２ａのｎ型半導体層９ａは、例えば化学式ＡｌxＩｎyＧａ1-x-y Ｎ、ここでｘ及びｙは０≦ｘ＜１、０≦ｙ＜１、を満足する数値、で示される窒化物半導体にｎ型不純物をドーピングしたもので形成される。この実施例ではｎ型半導体層９ａが化学式のｘ＝０、ｙ＝０に相当するｎ型ＧａＮから成り、厚さ約２μｍを有する。
【００３６】
活性層１０ａは、例えば化学式ＡｌxＩｎyＧａ1-x-yＮ、ここでｘ及びｙは０≦ｘ＜１、０≦ｙ＜１、を満足する数値、で示される窒化物半導体で形成される。この実施例では活性層１０ａが窒化ガリウム、インジウム（ＩｎＧａＮ）で形成されている。なお、図６では活性層１０ａが１つの層で概略的に示されているが、実際には周知の多重量子井戸構造を有している。勿論、活性層１０ａを１つの層で構成することもできる。また、この実施例では活性層１０ａに導電型決定不純物がドーピングされていないが、ｐ型又はｎ型不純物をドーピングすることができる。
【００３７】
活性層１０ａの上に配置されたｐ型半導体層１１ａは、例えば化学式Ａｌx ＩｎyＧａ1-x-yＮ、ここでｘ及びｙは０≦ｘ＜１、０≦ｙ＜１、を満足する数値、で示される窒化物半導体にｐ型不純物をドーピングしたもので形成され、ｐ型クラッド層として機能する。この実施例では、ｐ型導体層１１ａが厚さ５００ｎｍのｐ型ＧａＮで形成されている。
ｐ型半導体層１１ａの上の補助半導体層１２ａは、ｐ型半導体層１１ａよりも不純物濃度が高いｐ型ＧａＮから成る。
【００３８】
図６の実施例においても、シリコン半導体基板１ａの第２の主面６及び第２の電極４が実施例１と同一のパターンに形成されているので、実施例１と同一の効果を得ることができる。
なお、図６のシリコン半導体基板１ａの第２の主面６のパターン及び第２の電極４のパターンを図４及び図５に示すように変形することができる。また、ｐ型シリコン半導体基板１ａの代りにｎ型シリコン半導体基板を使用することもできる。
【実施例５】
【００３９】
図７の実施例５の半導体発光素子は図１に反射機能を有する介在層７０を付加し、この他は図１と同一に構成したものである。この介在層７０はｎ型半導体層９と半導体基板１との間に配置された周知のブラッグ（Ｂｒａｇｇ）反射領域であって、例えばＧａＡｓ膜とＩｎＡｌＰ膜とのペアの複数から成る。この介在層７０は活性層１０から下方に放射された光を上方に反射する機能を有する。また、介在層７０は導電性を有するので、第１及び第２の電極３、４間の電流通路を形成する。
なお、介在層７０を金属反射層に置き換えることができる。この場合には主半導体領域の下面に金属反射層を予め形成し、この金属反射層に対して半導体基板１を周知の方法で貼り付ける。
【００４０】
図７の実施例においても、半導体基板１と第２の電極４が図１と同一に形成されているので、実施例１と同一の効果を得ることができ、且つ反射機能を有する介在層７０の働きで光取り出し効率を向上させることができる。
なお、図７の介在層７０又はこれと同様なものを、図４、図５、及び図６の実施例にも適用することができる。
【実施例６】
【００４１】
図８に示す実施例６の半導体発光素子は、図１に光透過性導電層３ａを追加し、この他は図１と同一に形成したものである。
【００４２】
光透過性導電層３ａは一般に透明電極と呼ばれるものであって、主半導体領域２の一方の主面１３の全体に配置され且つ第１の電極３に電気的に接続されている。光透過性導電層３ａは例えば酸化イジュウム（Ｉｎ2Ｏ3）と酸化錫（ＳｎＯ2）との混合物から成り、活性層１０から放射された光を透過させる機能を有すると共に導電性を有する。従って、光透過性導電層３ａは主半導体領域２の外周側部分１６の電流の増大に寄与する。
なお、図８の光透過性導電層３ａを図４、図５、図６及び図７の実施例にも適用することができる。
【実施例７】
【００４３】
図９及び図１０に示す実施例７の半導体発光素子は、図１の半導体基板１及び２の電極４を変形し、この他は図１と同一に形成したものである。変形された半導体基板１´は第１及び第２の主面５、６の両方が平坦に形成されている。変形された第２の電極４ａは第１の層５１と第２の層５２、５２ａ、５２ｂ、５２ｃ、５２ｄとの組み合せから成る。第１の層５１は例えば金から成り、均一な厚みを有して平坦な第２の主面６の全体に形成されている。第１の層５１は第２の主面６の全体に形成することが望ましいが、第２の主面６の面積の７０〜１００％の範囲で変えることができる。第１の層５１は、光反射性及びオーミック性において第２の層５２、５２ａ〜５２ｄよりも優れている材料（例えば金）を第２の主面６に蒸着したものであり、半導体基板１´にオーミック接触している。
【００４４】
第２の層５２、５２ａ〜５２ｄは第１の層５１の上に選択的に形成されている。中央の第２の層５２は平面的に見て第１の電極３を囲む大きさを有する。中央の第２の層５２と第１の電極３との位置関係は、図１の中央凸部８０と第１の電極３との位置関係と同様に決定される。平面形状が四角形の第１の層５１の４つの角に隣接配置された４つの周辺の第２の層５２ａ〜５２ｄは図２の周辺凸部９１〜９４と同様な機能を有する。全ての第２の層５２、５２ａ〜５２ｄは、例えば、蒸着又はメッキによって第１の層５１よりも厚く形成されており、半導体基板１´に対するオーミック性及び反射性において第１の層５１よりは劣るが、第１の層５１よりは低コストの材料（例えばニッケル）から成る。また、第２の層５２、５２ａ〜５２ｄは第１の層５１よりも抵抗率の小さい材料で形成されている。なお、第１の層５１の全面に金属を被着し、その後、所定のパターンにエッチングすることによって第２の層５２、５２ａ〜５２ｄを形成しても差し支えない。
【００４５】
第１の層５１を第２の層５２、５２ａ〜５２ｄで部分的に覆うことにより、第１の層５１の第２の層５２、５２ａ〜５２ｄで覆われていない部分が凹部となる。このため、第１の層５１と第２の層５２、５２ａ〜５２ｄの組み合せによって図１〜図３の実施例１の第２の電極４の表面と同様な凹凸表面を有する第２の電極４ａが形成されている。第２の電極４ａの表面が凹凸を有すると、実施例１と同様に取付部材１９に対する導電性接合在２０による結合強度を高めることができる。
また、第２の層５２、５２ａ〜５２ｄが比較的厚く形成されているので、これが放熱体として機能し、放熱性の良い半導体発光素子を提供できる。
また、中央の第２の層５２は、第１の電極３に対向配置されており、且つその厚み方向に無視できない程度の抵抗値を有し、且つ第１の層５１は第２の層５２よりも薄い膜であってその横方向の抵抗は無視できない。このため、第１の電極３から中央の第２の層５２の表面に至る電流通路の抵抗値が、第１の電極３から第２の層５２が形成されていない凹部の第１の層５１の表面に至る電流通路の抵抗値よりも大きくなり、第１の電極３と中央の第２の層５２との間の電流をある程度抑制することができる。即ち、中央の第２の層５２が抵抗として機能する。
【００４６】
図９及び図１０の実施例の変形として、第１の層５１を光透過性及び導電性を有する材料（例えば酸化インジュウムと酸化錫との混合）で形成し、第２の層５２、５２ａ〜５２ｄを光反射性及び導電性を有する材料（例えば、アルミニウム、金）で形成することができる。これにより、取付部材に対する結合強度、光取り出し効率、放熱性の改善を同時に達成できる。
また、図９の第２の電極４ａの第２の層５２、５２ａ〜５２ｄを複数の金属層の積層構造とすることができる。
また、図９の第２の電極４ａのパターンを図４と同様なパターンに変形できる。
また、図９の構造の第２の電極４ａを、図６、図７、及び図８の実施例の第２の電極４の代わりに設けることができる。第２の電極４の周辺凸部９１〜９４、及び周辺凸部として機能している第２の層５２ａ〜５２ｄを省くことができる。
また、図９の第１の層５１と第２の層５２、５２ａ〜５２ｄとの厚みの関係は任意に設定し、第２の層５２、５２ａ〜５２ｄの抵抗率を第１の層５１の抵抗率よりも大きく設定することによって活性層１０の中央部分１５に属する部分の電流を抑制する効果を得ることができる。
【００４７】
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１）  半導体基板１、１´、１ａ、及び主半導体領域２、２ａ、第１及び第２の電極３、４、４ａの材料又は導電型又は形状を必要に応じて変えることができる。
（２）  主半導体領域２，２ａの発光機能部分をダブルテヘロ構造とする代わりに、シングルヘテロ構造とすることも可能である。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施例１の半導体発光素子を図２のＡ−Ａ線で示す段面図である。
【図２】図１の半導体発光素子の底面図である。
【図３】実施例１の半導体発光素子を図２のＢ−Ｂ線で示す断面図である。
【図４】本発明の実施例２の半導体発光素子の底面図である。
【図５】本発明の実施例３の半導体発光素子を図３と同様に示す断面図である。
【図６】本発明の実施例４の半導体発光素子を図１と同様に示す断面図である。
【図７】本発明の実施例５の半導体発光素子を図１と同様に示す断面図である。
【図８】本発明の実施例６の半導体発光素子を図１と同様に示す断面図である。
【図９】本発明の実施例７の半導体発光素子を図１０のＣ−Ｃ線で示す断面図である。
【図１０】図９の半導体発光素子の底面図である。
【符号の説明】
【００４９】
１、  １ａ、１´  半導体基板
２、  ２ａ        主半導体領域
３    第１の電極
４    第２の電極
５    第１の主面
６    第２の主面
７    凹部
８    凸部
１３  一方の主面
１４  他方の主面
１５  中央部分
１６  外周側部分
１７  凹部
１８  凸部
８０  中央凸部
８１〜８４  周辺凸部
９０  中央凸部
９１〜９４  周辺凸部
【図１】
2005347492.tif 000003
【図２】
2005347492.tif 000004
【図３】
2005347492.tif 000005
【図４】
2005347492.tif 000006
【図５】
2005347492.tif 000007
【図６】
2005347492.tif 000008
【図７】
2005347492.tif 000009
【図８】
2005347492.tif 000010
【図９】
2005347492.tif 000011
【図１０】
2005347492.tif 000012