(57)【要約】      （修正有）【課題】スイッチ素子、制御配線等を含む半導体モジュールにおいて、スイッチ素子と制御配線等との間で生ずる電磁作用により、スイッチ素子がダメージを受けることのない半導体モジュールを提供する。【解決手段】半導体モジュール１００は、半導体スイッチ素子１ａ，１ｂ、主電極３ａ，３ｂ，３ｃ、制御配線４ａ，４ｂと制御陰極配線５ａ，５ｂとを備えている。当該半導体モジュール１００において、制御配線４ａ，４ｂと制御陰極配線５ａ，５ｂは、主電極の配設方向とほぼ平行な一の部分を各々有している。さらに、半導体スイッチ素子１ａ，１ｂをオンにする場合に、制御配線４ａ，４ｂと制御陰極配線５ａ，５ｂのうち、一の部分において主電流と同方向の電流が流れる一方の配線を、他方の配線よりも主電極３ａ，３ｂ，３ｃの近くに配設する配線構造を有する。【選択図】図１
2005093756.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチ素子と、
前記半導体スイッチ素子を介して流れる主電流の経路である第一の配線体と、
前記半導体スイッチ素子をスイッチ動作させるための制御電源を、前記半導体スイッチ素子に接続するための第二の配線体、および第三の配線体とを、
備えており、
前記第二の配線体および前記第三の配線体は、前記第一の配線体の配設方向とほぼ平行な一の部分を、各々有しており、
前記半導体スイッチ素子をスイッチ動作させる場合に、前記第二の配線体および前記第三の配線体のうち、各前記平行な一の部分において前記主電流と同方向の電流が流れる一方の配線体の前記一の部分を、他方の配線体の前記一の部分よりも前記第一の配線体の近くに配設する、
ことを特徴とする半導体モジュール。
【請求項２】
前記一方の配線体の前記平行な一の部分の長さは、前記他方の配線体の前記平行な一の部分の長さ以上である、
ことを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
前記第一の配線体は、前記第二および第三の配線体の前記一の部分と平行をなす部分において、単列配線されている、
ことを特徴とする請求項１または請求項２に記載の半導体モジュール。
【請求項４】
請求項１ないし請求項３のいずれかに記載の半導体モジュールにおいて、
前記半導体スイッチ素子が２直列接続されており、
各半導体スイッチ素子は、前記第二の配線体および前記第三の配線体を各々備えており、
一方の半導体スイッチ素子では、前記第二の配線体が前記第三の配線体より前記第一の配線体の近くに配設されており、
他方の半導体スイッチ素子では、前記第三の配線体が前記第二の配線体より前記第一の配線体の近くに配設されている、
ことを特徴とする半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体モジュールに係る発明であって、例えば、ＩＧＢＴ等のパワー半導体スイッチ素子を有する半導体モジュールの配線構造に適用することができる。
【背景技術】
【０００２】
半導体スイッチ素子と制御配線等を有するパワー半導体モジュールにおいて、主電極に流れる主電流に起因した電磁作用により、結果として半導体スイッチ素子がダメージを受けることがあった。これを防止するために、従来の半導体モジュールの配線構造として、以下に示すものがあった。
【０００３】
第一の従来技術として、一の主電極に対して、他の主電極を対向させて配設させた構造のものがある（例えば、特許文献１参照）。ここで、一の主電極に流れる主電流と、他の主電極に流れる主電流とは、大きさは同じであり、方向は逆方向である。
【０００４】
当該構成において主電極に主電流が流れると、一の主電極に流れる主電流により発生する磁束と、他の主電極に流れる主電流により発生する磁束とがキャンセルし合う。よって、主電流に起因した電磁作用を抑制することができ、結果として半導体スイッチ素子がダメージを受けるのを防止していた。
【０００５】
また、第二の従来技術として、パワー半導体モジュール内に存する制御配線や制御陰極配線を、主電極の配設方向に対して、垂直方向に配設する構造のものもある。
【０００６】
当該配線構成を採用することにより、主電極に主電流が流れている状況において、制御配線や制御陰極配線が、当該主電流により発生する磁束の影響を受けずに済む。したがって、結果として半導体スイッチ素子に対するダメージの防止を図ることができていた。
【０００７】
【特許文献１】特開２００２−３３４４６号公報（第６，７図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、第一の従来技術において、一の主電極に対して他の主電極を完全に対向させて配設させることは構造上、不可能であった。つまり、主電極が接続される外部端子の配設の制約により、両主電極において、一部対向していない部分を存在させざるを得なかった。
【０００９】
したがって、一の主電極に流れる主電流により発生する磁束と、他の主電極に流れる主電流により発生する磁束とを、完全にキャンセルさせ合うことはできなかった。よって、パワー半導体モジュール内に存する制御配線や制御陰極配線は、キャンセルされない磁束の影響を受ける。そうすると、予測し得ない異常な主電流が半導体スイッチ素子に流れてしまい、当該半導体スイッチ素子がダメージを受けることがあった。
【００１０】
また、第二の従来技術の場合には、制御配線や制御陰極配線が主電流により生じる磁束の影響を受けないようにするためには、主電極の配設方向に対して、制御配線や制御陰極配線を垂直方向に配設させるしかないので、配線配設の自由度が制限されてしまう。当該自由度の制限は、他の部品の配置や配線の複雑化、およびパワー半導体モジュール全体の大型化等の原因になっていた。
【００１１】
そこで、この発明は、部品の配置や配線の複雑化および半導体モジュール全体の大型化を防止しつつ、主電極に流れる主電流に起因した電磁作用により、結果として半導体スイッチ素子がダメージを受けること防止することができる、半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の目的を達成するために、本発明に係る請求項１に記載の半導体モジュールは、半導体スイッチ素子と、前記半導体スイッチ素子を介して流れる主電流の経路である第一の配線体と、前記半導体スイッチ素子をスイッチ動作させるための制御電源を、前記半導体スイッチ素子に接続するための第二の配線体、および第三の配線体とを、備えており、前記第二の配線体および前記第三の配線体は、前記第一の配線体の配設方向とほぼ平行な一の部分を、各々有しており、前記半導体スイッチ素子をスイッチ動作させる場合に、前記第二の配線体および前記第三の配線体のうち、各前記平行な一の部分において前記主電流と同方向の電流が流れる一方の配線体の前記一の部分を、他方の配線体の前記一の部分よりも前記第一の配線体の近くに配設する。
【発明の効果】
【００１３】
本発明の請求項１に記載の半導体モジュールは、半導体スイッチ素子と、前記半導体スイッチ素子を介して流れる主電流の経路である第一の配線体と、前記半導体スイッチ素子をスイッチ動作させるための制御電源を、前記半導体スイッチ素子に接続するための第二の配線体、および第三の配線体とを、備えており、前記第二の配線体および前記第三の配線体は、前記第一の配線体の配設方向とほぼ平行な一の部分を、各々有しており、前記半導体スイッチ素子をスイッチ動作させる場合に、前記第二の配線体および前記第三の配線体のうち、各前記平行な一の部分において前記主電流と同方向の電流が流れる一方の配線体の前記一の部分を、他方の配線体の前記一の部分よりも前記第一の配線体の近くに配設するので、第一の配線体に流れる主電流に起因する鎖交磁束によって、第二の配線体および第三の配線体に誘導起電力を発生させることができる。そして、当該誘導起電力は、半導体スイッチ素子をターンオンさせる制御電圧を抑制する方向に発生する。したがって、半導体スイッチ素子のターンオン時に制御電圧が過剰に上昇することがなく、主電流の過剰な増大を防止することができる。よって、半導体スイッチ素子にダメージを与えることを防止することができる。また、半導体スイッチ素子のターンオフ時には、第一の配線体に流れる主電流の減少に起因して第二の配線体、第三の配線体に誘導起電力が発生する。当該誘導起電力は、主電流の減少速度を抑制する向きに発生する。したがって、当該主電流の減少速度に起因して、半導体スイッチ素子と第一の配線体を含む回路において発生する自己誘導起電力の過剰な上昇を抑えることができる。結果として、半導体スイッチ素子の絶縁耐圧は維持され、当該半導体スイッチ素子がダメージを受けることを防止することができる。さらに、第二の配線体および第三の配線体を、磁束の影響を受けないように第一の配線体に対して垂直方向になるように配設させるだけでなく、第二、三の配線体の全体において磁束により外部制御電源を抑制する向きの誘導起電力を発生させるように平行方向になるようにも配設できる。したがって、第二の配線体や第三の配線体の配設の自由度が増加するので、当該第二の配線体、第三の配線体の配設の制約が解消される。よって、配線等の複雑化、およびパワー半導体モジュール全体の大型化等を抑制することができる。
【発明を実施するための最良の形態】
【００１４】
以下、この発明をその実施の形態を示す図面に基いて具体的に説明する。
【００１５】
図１は、本実施の形態に係るパワー半導体モジュールを、上方向から見た様子を示す概略斜視図である。また、図２は、本実施の形態に係るパワー半導体モジュールの回路構成を示す回路図である。これらのパワー半導体モジュールは、ハーフブリッジ回路を構成している。
【００１６】
図１，２に示されているように、パワー半導体モジュール１００は、半導体スイッチ素子１ａ，１ｂ、還流ダイオード２ａ，２ｂ、主電流の経路を構成する配線体である主電極３ａ，３ｂ，３ｃ、制御電源を半導体スイッチ素子に接続するための配線体である制御配線４ａ，４ｂと制御陰極配線５ａ，５ｂ等により構成されている。そして、当該パワー半導体モジュール１００は、ケース（図示せず）によって封止されている。当該ケースには、図２で示している複数の端子１０〜１６が形成されており、当該端子１０〜１６を介してケース内の半導体スイッチ素子１ａ，１ｂは、ケース外に存する主および制御電源や負荷リアクトルと接続される。
【００１７】
ここで、半導体スイッチ素子１ａ，１ｂとして、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｌｅｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が用いられる。
【００１８】
また、図１では、半導体スイッチ素子１ａ，１ｂは、それぞれ３素子が並列接続されて１素子が構成されているが、図２で示す回路図では、簡略化のため半導体スイッチ素子１ａ，１ｂは、それぞれ１素子として表記されている。
【００１９】
以下、図２を基に回路構成を具体的に説明する。
【００２０】
半導体スイッチ素子１ａのコレクタは、主電極３ａにより端子１０に接続されている。また、半導体スイッチ素子１ａのエミッタは、主電極３ｂにより端子１１に接続されている。また、半導体スイッチ素子１ａのゲート（制御電極）は、制御配線４ａにより端子１２に接続されている。また、半導体スイッチ素子１ａのエミッタと端子１１との間の主電極３ｂには接続点Ｎ１が存在し、当該接続点Ｎ１は、制御陰極配線５ａにより端子１３に接続されている。
【００２１】
半導体スイッチ素子１ａと半導体スイッチ素子１ｂとは、主電流の流れる方向に直列に接続されている。つまり、半導体スイッチ素子１ａのエミッタは、接続点Ｎ１、端子１１、および接続点Ｎ２（接続点Ｎ２は、端子１１と半導体スイッチ素子１ｂのコレクタとの間の主電極３ｂに存する）を介して、主電極３ｂにより半導体スイッチ素子１ｂのコレクタに接続されている。すなわち、半導体スイッチ素子１ｂのコレクタは、主電極３ｂにより、接続点Ｎ２を介して端子１１に接続されている。
【００２２】
また、半導体スイッチ素子１ｂのゲート（制御電極）は、制御配線４ｂにより端子１４に接続されている。また、半導体スイッチ素子１ｂのエミッタは、主電極３ｃにより端子１５に接続されている。また、半導体スイッチ素子１ｂのエミッタと端子１５との間の主電極３ｃには接続点Ｎ３が存在し、当該接続点Ｎ３は、制御陰極配線５ｂにより端子１６に接続されている。
【００２３】
また、半導体スイッチ素子１ａのコレクタと端子１０との間の主電極３ａ上には、接続点Ｎ４が存在している。そして、還流ダイオード２ａは、接続点Ｎ４と接続点Ｎ１との間に接続されている。還流ダイオード２ａの順方向は、接続点Ｎ１から接続点Ｎ４へ向かう方向である。つまり、半導体スイッチ素子１ａと還流ダイオード２ａとは、逆並列回路を構成している。
【００２４】
これに対して、還流ダイオード２ｂは、接続点Ｎ２と接続点Ｎ３との間に接続されている。還流ダイオード２ｂの順方向は、接続点Ｎ３から接続点Ｎ２へ向かう方向である。つまり、半導体スイッチ素子１ｂと還流ダイオード２ｂとは、逆並列回路を構成している。
【００２５】
ケース外に存する外部制御電源（図示せず）は、端子１２，１３間に接続され、当該外部制御電源に基いて、半導体スイッチ素子１ａのスイッチ動作が制御されている。これに対して、ケース外に存する他の外部制御電源（図示せず）は、端子１４，１６間に接続され、当該他の外部制御電源に基いて、半導体スイッチ素子１ｂのスイッチ動作が制御されている。
【００２６】
外部制御電源により半導体スイッチ素子１ａがオン状態に制御されている場合には、当該半導体スイッチ素子１ａを介して、主電極３ａから主電極３ｂへ向かう方向に主電流が流れる。また、他の外部制御電源により半導体スイッチ素子１ｂがオン状態に制御されている場合には、当該半導体スイッチ素子１ｂを介して、主電極３ｂから主電極３ｃへ向かう方向に主電流が流れる。
【００２７】
また、還流ダイオード２ａ，２ｂは、ケース外に存する負荷リアクトル（図示せず）に蓄えられた電流エネルギーを循環させる目的で設けられている。
【００２８】
つまり、外部制御電源により半導体スイッチ素子１ｂをオン状態からオフ状態に切り替えたときに、半導体スイッチ素子１ｂのオン状態時に当該負荷リアクトルに蓄えられた電流エネルギーを、負荷リアクトル、還流ダイオード２ａ間で循環させる。この目的のために還流ダイオード２ａは設けられている。
【００２９】
同様に、外部制御電源により半導体スイッチ素子１ａをオン状態からオフ状態に切り替えたときに、半導体スイッチ素子１ａのオン状態時に当該負荷リアクトルに蓄えられた電流エネルギーを、負荷リアクトル、還流ダイオード２ｂ間で循環させる。この目的のために還流ダイオード２ｂは設けられている。
【００３０】
また、図１を参照して、制御配線４ａおよび制御陰極配線５ａは、主電極３ａ（および３ｂ）の配設方向とほぼ平行な一の部分を、それぞれ有している。つまり、図２で示すように、制御配線４ａは、主電極３ａ（および３ｂ）の配設方向とほぼ平行な一の部分４ａｐを有しており、制御陰極配線５ａは、主電極３ａ（および３ｂ）の配設方向とほぼ平行な一の部分５ａｐを有している。
【００３１】
同様に、制御配線４ｂおよび制御陰極配線５ｂは、主電極３ｃ（および３ｂ）の配設方向とほぼ平行な一の部分を、それぞれ有している。つまり、図２で示すように、制御配線４ｂは、主電極３ｃ（および３ｂ）の配設方向とほぼ平行な一の部分４ｂｐを有しており、制御陰極配線５ｂは、主電極３ｃ（および３ｂ）の配設方向とほぼ平行な一の部分５ｂｐを有している。
【００３２】
また、図１を参照して、制御配線４ａは、制御陰極配線５ａよりも主電極３ａ（および３ｂ）の近くに配設されている。また、制御陰極配線５ｂは、制御配線４ｂよりも主電極３ｃ（および３ｂ）の近くに配設されている。
【００３３】
さらに、主電極３ａ，３ｂ，３ｃは、制御配線４ａ，４ｂの一の部分４ａｐ，４ｂｐや制御陰極配線５ａ，５ｂの一の部分５ａｐ，５ｂｐと平行をなす部分において、それぞれ単列配線である。単列配線とは、前記一の部分４ａｐ，４ｂｐ，５ａｐ，５ｂｐと平行をなす部分において、主電極３ａ，３ｂ，３ｃが、それぞれ主電流により発生する磁束をキャンセルさせるための、近接して対向させた折り返し配線構造を取らず、一の方向に向けて（図１において、左上から右下に向けて）のみ配設された配線のことである。
【００３４】
次に、図１，２で示したパワー半導体モジュール１００の動作について説明する。
【００３５】
まず、図３を用いて、半導体スイッチ素子１ａがスイッチオン状態となる場合について説明する。
【００３６】
図３に示されている回路図は、図２で示した回路構成に対して、以下に示す回路要素を接続したものである。ここで、接続される各回路要素Ｖ１，Ｖ２，２１，Ｖｃａは、図２で示した回路を封止しているケースの外側に存する。
【００３７】
まず、外部主電源Ｖ１と外部主電極Ｖ２とは、直列接続されている。具体的に、外部主電源Ｖ１の陽極は端子１０へと接続されており、外部主電源Ｖ２の陰極は端子１５へと接続されており、外部主電源Ｖ１の陰極と外部主電源Ｖ２の陽極とが接続されている。当該外部主電源Ｖ１，Ｖ２の接続により、端子１０と端子１５との間に、所定の正電圧が印加される。
【００３８】
また、外部主電源Ｖ１の陰極と外部主電源Ｖ２の陽極との間には、接続点Ｎ１０が存在しており、負荷リアクトル２１が接続点Ｎ１０と端子１１との間に接続されている。
【００３９】
さて、上記接続関係を有する回路に対して、端子１２と端子１３との間に外部制御電源Ｖｃａを接続する。ここで、端子１２には、外部制御電源Ｖｃａの陽極が接続され、端子１３には、外部制御電源Ｖｃａの陰極が接続される。当該外部制御電源Ｖｃａの接続により、端子１２と端子１３との間に、所定の正電圧が印加される。
【００４０】
すると、半導体スイッチ素子１ａはターンオンし、主電極３ａから主電極３ｂの向きに、半導体スイッチ素子１ａを介して主電流が流れ始め、当該主電流は、主電極３ｂ上の接続点Ｎ１、および端子１１を介して、負荷リアクトル２１へと流れる。そして、主電流の値が、ある値になるまで、当該主電流の電流値は増加する。
【００４１】
また、主電流が流れることにより磁束が発生し、主電流の電流値の増加により磁束も増加する。したがって、当該磁束の時間変化により、制御配線４ａおよび制御陰極配線５ａには、鎖交する磁束の時間変化量に比例した誘導起電力が発生する。
【００４２】
つまり、図３で示すように、制御配線４ａの主電極３ａ（および３ｂ）とほぼ平行な一の部分４ａｐには、主電極３ａ，３ｂに流れる主電流の向きと反対向きの誘導起電力ｖ１が発生する。また、制御陰極配線５ａの主電極３ａ（および３ｂ）とほぼ平行な一の部分５ａｐには、主電極３ａ，３ｂに流れる主電流の向きと反対向きの誘導起電力ｖ２が発生する。
【００４３】
ところで、主電流の時間変化により発生する誘導起電力ｖ１，ｖ２は、主電極３ａ（および３ｂ）から遠ざかれば遠ざかる程、その値は小さくなる。また、当該誘導起電力ｖ１，ｖ２は、主電極３ａ（および３ｂ）とほぼ平行な一の部分４ａｐ，５ａｐの長さが長ければ長い程、その値は大きくなる。
【００４４】
したがって、もし、制御配線４ａの一の部分４ａｐの長さと、制御陰極配線５ａの一の部分５ａｐの長さが同等なら、図３に示したように、制御配線４ａの一の部分４ａｐの方が、制御陰極配線５ａの一の部分５ａｐよりも主電極３ａ（および３ｂ）に近いので、制御配線４ａで発生する誘導起電力ｖ１の大きさは、制御陰極配線５ａで発生する誘導起電力ｖ２の大きさよりも大きくなる。
【００４５】
さらに、もし、制御配線４ａの一の部分４ａｐの長さが、制御陰極配線５ａの一の部分５ａｐの長さよりも長いなら、制御配線４ａで発生する誘導起電力ｖ１の大きさは、制御陰極配線５ａで発生する誘導起電力ｖ２の大きさよりも、さらに大きくなる。
【００４６】
以上により、制御配線４ａの一の部分４ａｐの長さが、制御陰極配線５ａの一の部分５ａｐの長さと同等か、または長い場合には、制御配線４ａにおいて発生する誘導起電力ｖ１は、制御陰極配線５ａにおいて発生する誘導起電力ｖ２よりも大きくなる。よって、図３で示した、半導体スイッチ素子１ａおよび外部制御電源Ｖｃａを含む閉回路には、全体として、外部制御電源Ｖｃａに対して逆方向に印加される誘導起電力が発生することになる。
【００４７】
したがって、半導体スイッチ素子１ａのターンオン時に発生する誘導起電力は、外部制御電源Ｖｃａを抑制するように働くので、当該半導体スイッチ素子１ａのターンオン時に、半導体スイッチ素子１ａの制御電極に過剰な制御電圧が印加されることを防止することができる。
【００４８】
このように、半導体スイッチ素子１ａの制御電極に対して、制御電圧が過剰に印加されることがなくなると、半導体スイッチ素子１ａに流れる主電流の最大電流値を抑制することができる。結果として、過剰な主電流の流れにより、半導体スイッチ素子１ａがダメージを受けることを防止することができる。
【００４９】
次に、図４を用いて、半導体スイッチ素子１ｂがスイッチオン状態となる場合について説明する。
【００５０】
図４に示されている回路図は、図２で示した回路構成に対して、以下に示す回路要素を接続したものである。ここで、接続される回路要素Ｖ１，Ｖ２，２１，Ｖｃｂは、図２で示した回路を封止しているケースの外側に存する。
【００５１】
まず、外部主電源Ｖ１と外部主電極Ｖ２とは、直列接続されている。具体的に、外部主電源Ｖ１の陽極は端子１０へと接続されており、外部主電源Ｖ２の陰極は端子１５へと接続されており、外部主電源Ｖ１の陰極と外部主電源Ｖ２の陽極とが接続されている。当該外部主電源Ｖ１，Ｖ２の接続により、端子１０と端子１５との間に、所定の正電圧が印加される。
【００５２】
また、外部主電源Ｖ１の陰極と外部主電源Ｖ２の陽極との間には、接続点Ｎ１０が存在しており、負荷リアクトル２１が接続点Ｎ１０と端子１１との間に接続されている。
【００５３】
さて、上記接続関係を有する回路に対して、端子１４と端子１６との間に外部制御電源Ｖｃｂを接続する。ここで、端子１４には、外部制御電源Ｖｃｂの陽極が接続され、端子１６には、外部制御電源Ｖｃｂの陰極が接続される。当該外部制御電源Ｖｃｂの接続により、端子１４と端子１６との間に、所定の正電圧が印加される。
【００５４】
すると、半導体スイッチ素子１ｂはターンオンし、主電極３ｂから主電極３ｃの向きに、半導体スイッチ素子１ｂを介して主電流が流れ始め、当該主電流は、負荷リアクトル２１へと流れる。そして、主電流の値が、ある値になるまで、当該主電流の電流値は増加する。
【００５５】
また、主電流が流れることにより磁束が発生し、主電流の電流値の増加により磁束も増加する。したがって、当該磁束の時間変化により、制御配線４ｂおよび制御陰極配線５ｂには、鎖交する磁束の時間変化量に比例した誘導起電力が発生する。
【００５６】
つまり、図４で示すように、制御配線４ｂの主電極３ｃ（および３ｂ）とほぼ平行な一の部分４ｂｐには、主電極３ｃ（および３ｂ）に流れる主電流の向きと反対向きの誘導起電力ｖ３が発生する。また、制御陰極配線５ｂの主電極３ｃ（および３ｂ）とほぼ平行な一の部分５ｂｐには、主電極３ｃ（および３ｂ）に流れる主電流の向きと反対向きの誘導起電力ｖ４が発生する。
【００５７】
ところで、上記したように、主電流の時間変化により発生する誘導起電力ｖ３，ｖ４は、主電極３ｃから遠ざかれば遠ざかる程、その値は小さくなる。また、当該誘導起電力ｖ３，ｖ４は、主電極３ｃ（および３ｂ）とほぼ平行な一の部分４ｂｐ，５ｂｐの長さが長ければ長い程、その値は大きくなる。
【００５８】
したがって、もし、制御配線４ｂの一の部分４ｂｐの長さと、制御陰極配線５ｂの一の部分５ｂｐの長さが同等なら、図４に示したように、制御陰極配線５ｂの一の部分５ｂｐの方が、制御配線４ｂの一の部分４ｂｐよりも主電極３ｃに近いので、制御陰極配線５ｂで発生する誘導起電力ｖ４の大きさは、制御配線４ｂで発生する誘導起電力ｖ３の大きさよりも大きくなる。
【００５９】
さらに、もし、制御陰極配線５ｂの一の部分５ｂｐの長さが、制御配線４ｂの一の部分４ｂｐの長さよりも長いなら、制御陰極配線５ｂで発生する誘導起電力ｖ４の大きさは、制御配線４ｂで発生する誘導起電力ｖ３の大きさよりも、さらに大きくなる。
【００６０】
以上により、制御陰極配線５ｂの一の部分５ｂｐの長さが、制御配線４ｂの一の部分４ｂｐの長さと同等か、または長い場合には、制御陰極配線５ｂにおいて発生する誘導起電力ｖ４は、制御配線４ｂにおいて発生する誘導起電力ｖ３よりも大きくなる。よって、図４で示した、半導体スイッチ素子１ｂおよび外部制御電源Ｖｃｂを含む閉回路には、全体として、外部制御電源Ｖｃｂに対して逆方向に印加される誘導起電力が発生することになる。
【００６１】
したがって、半導体スイッチ素子１ｂのターンオン時に発生する誘導起電力は、外部制御電源Ｖｃｂを抑制するように働くので、当該半導体スイッチ素子１ｂのターンオン時に、半導体スイッチ素子１ｂの制御電極に過剰な制御電圧が印加されることを防止することができる。
【００６２】
このように、半導体スイッチ素子１ｂの制御電極に対して、制御電圧が過剰に印加されることがなくなると、半導体スイッチ素子１ｂに流れる主電流の最大電流値を抑制することができる。結果として、過剰な主電流の流れにより、半導体スイッチ素子１ｂがダメージを受けることを防止することができる。
【００６３】
次に、本実施の形態に係るパワー半導体モジュールの配線構造の上記効果を、図５，６に示す測定結果を基にして説明する。
【００６４】
ここで、図５は、図３で示したように、制御配線４ａが制御陰極配線５ａよりも主電極３ａ（および３ｂ）の近くに配設されている回路構成を用いた場合の、各電圧波形および主電流波形を示す図である。これに対して、図６は、図３で示した回路構成に対して、制御陰極配線５ａを制御配線４ａよりも主電極３ａ（および３ｂ）に近づけて配置するという変更を加えた回路構成を用いた場合の、各電圧波形および主電流波形を示す図である。なお、図５，６に示した測定結果は、制御配線４ａの一の部分４ａｐと制御陰極配線５ａの一の部分５ａｐとが同じ長さである場合の測定結果である。
【００６５】
図５は、上記回路構成において、半導体スイッチ素子１ｂをオンさせておき、半導体スイッチ素子１ａがターンオンしてからターンオフするまでの短絡電流が流れた場合の主電流波形等を示す測定結果である。
【００６６】
また、図６においても、上記回路構成において、半導体スイッチ素子１ｂをオンさせておき、半導体スイッチ素子１ａがターンオンしてからターンオフするまでの短絡電流が流れた場合の主電流波形等を示す測定結果である。
【００６７】
図５，６において、横軸は時間（ｓ）を示しており、縦軸は、電圧値（Ｖ）および電流値（Ａ）を示している。また、図中のＩｃは主電流を示しており、Ｖｃｅは端子１０と端子１１との間の電圧を示しており、ＶＧＥは端子１２と端子１３との間の電圧を示している。
【００６８】
図６を見て分かるように、制御陰極配線５ａを制御配線４ａよりも主電極３ａ（および３ｂ）に近づけて配置した場合は、半導体スイッチ素子１ａのターンオン後に、端子１２と端子１３との間に過剰電圧が印加され、結果として当該半導体スイッチ素子１ａに過剰な主電流が流れている。
【００６９】
つまり、図６において、時間０ｓで半導体スイッチ１ａをターンオンさせる外部制御電圧を印加しており、その後徐々に電圧ＶＧＥは上昇し、２μｓから３μｓの間に電圧ＶＧＥの波形は電圧ピークを形成している。ＶＧＥの波形の当該電圧ピークが端子１２と端子１３間の過剰な電圧印加を示している。
【００７０】
さらに、図６の波形Ｉｃを見ると、ＶＧＥの波形の上記電圧ピークに同期して電流ピークが形成されている。当該Ｉｃの波形の電流ピークが半導体スイッチ素子１ａに流れる過剰電流を示しており、その電流値は、約２７００Ａにまで達している。
【００７１】
このように、主電流が過剰に流れると、半導体スイッチ素子１ａにおける損失（Ｉｃ×Ｖｃｅ）が上昇し、当該半導体スイッチ素子１ａにおいて発生する温度が過剰に上昇するので、結果として半導体スイッチ素子１ａはダメージを受けてしまう。
【００７２】
これに対して、本実施の形態に係る半導体モジュールの配線構造を採用した場合には、図５を見て分かるように、半導体スイッチ素子１ａのターンオン後において、端子１２と端子１３との間に印加される電圧ＶＧＥが抑制されており、結果として当該半導体スイッチ素子１ａに流れる主電流の値も抑制されている。図５では、主電流の最大値は約２４００Ａである。
【００７３】
このように、本実施の形態に係る半導体モジュールの配線構造において、端子１２と端子１３との間に印加される電圧ＶＧＥが抑制されるのは、制御配線４ａにおいて発生する誘導起電力ｖ１が、制御陰極配線５ａにおいて発生する誘導起電力ｖ２よりも大きくなり、図３で示したように、全体として、外部制御電源Ｖｃａに対して逆方向に印加される誘導起電力が発生するからである。
【００７４】
以上の様に、本実施の形態に係る半導体モジュールの配線構造を適用することにより、半導体スイッチ素子１ａ，１ｂに流れる主電流が過剰に上昇することを防止することができ、これにより半導体スイッチ素子１ａ，１ｂにおける損失を小さくできるので、結果として当該半導体スイッチ素子１ａ，１ｂがダメージを受けることを防止することができる。
【００７５】
また、本実施の形態に係る半導体モジュールの配線構造を適用することにより、半導体スイッチ素子のスイッチオフ時に、次に示す効果も奏することができる。図７を用いて当該効果について説明する。
【００７６】
図７は、半導体スイッチ素子１ａをターンオフ状態にする場合の説明図であり、図３に示した回路図とは、以下の点において異なる。つまり、図３に示した回路図では、半導体スイッチ素子１ａをターンオンさせるために、端子１２側が陽極、端子１３側が陰極となるように、外部制御電源Ｖｃａを端子１２，１３に接続した。しかし、図７に示す回路図では、半導体スイッチ素子１ａをターンオフさせるために、端子１２側が陰極、端子１３側が陽極となるように、外部制御電源Ｖｃａを端子１２，１３に接続する。
【００７７】
図７で示した回路図において、上記のように外部制御電源Ｖｃａが接続されると、半導体スイッチ素子１ａの制御電極に負電圧が印加される。すると半導体スイッチ素子１ａはターンオフ状態となり、主電極３ａから主電極３ｂへと流れる主電流が減少し始める。
【００７８】
主電流が減少し始めることにより、磁束が減少する。したがって、当該磁束の時間変化（減少）により、制御配線４ａおよび制御陰極配線５ａには、鎖交する磁束の時間変化量に比例した誘導起電力が発生する。
【００７９】
つまり、図７で示すように、制御配線４ａの主電極３ａ（および３ｂ）とほぼ平行な一の部分４ａｐには、主電流の減少する向きと反対向きの誘導起電力ｖ１’が発生する。また、制御陰極配線５ａの主電極３ａ（および３ｂ）とほぼ平行な一の部分５ａｐには、主電流の減少する向きと反対向きの誘導起電力ｖ２’が発生する。すなわち、図３で示した半導体スイッチ素子１ａのターンオン時と逆方向の誘導起電力ｖ１’，ｖ２’が、制御配線４ａおよび制御陰極配線５ａにおいて発生する。
【００８０】
制御配線４ａの一の部分の長さ４ａｐと制御陰極配線５ａの一の部分の長さ５ａｐとが同じであり、制御配線４ａの方が制御陰極配線５ａよりも主電極３ａの近くに配設されている場合には、誘導起電力ｖ１’の方が誘導起電力ｖ２’よりも大きくなる。
【００８１】
よって、図７で示した、半導体スイッチ素子１ａおよび外部制御電源Ｖｃａを含む閉回路には、全体として、外部制御電源Ｖｃａに対して逆方向に印加される誘導起電力が発生することになる。したがって、半導体スイッチ素子１ａのターンオフ時に発生する誘導起電力は、外部制御電源Ｖｃａを抑制するように働く。
【００８２】
このように、誘導起電力が外部制御電源Ｖｃａを抑制するように働くと、ターンオフ時の半導体スイッチ素子１ａに流れる主電流の電流減少速度が抑制される。そうすると、半導体スイッチ素子１ａを含んだ端子１０−端子１１間の回路において発生する、自己誘導起電力ｅ（＝−Ｌ・（ｄＩｃ／ｄｔ）；Ｌは、自己インダクタンス）の上昇も抑制することができる。
【００８３】
当該自己誘導起電力ｅの抑制効果は、図５，６に示した測定結果からも伺える。
【００８４】
つまり、図５，６を見て分かるように、半導体スイッチ素子１ａのターンオフ後（時間約７．６μｓ）に、Ｖｃｅの波形に現れるピークが自己誘電起電力ｅに起因するものである。図６においては、自己誘電起電力ｅに起因するＶｃｅの波形のピークは、約２６００Ｖにまで達している。しかし、図５においては、自己誘電起電力ｅに起因するＶｃｅの波形のピークは、約２５００Ｖの値で抑制されている。
【００８５】
以上のように、本実施の形態に係る半導体モジュールの配線構造を適用した場合には、半導体スイッチ素子１ａのターンオフ後に発生する、当該半導体スイッチ素子１ａを含む回路での自己誘導起電力ｅが抑制されるので、半導体スイッチ素子１ａのエミッタ−コレクタ間において、過剰な電圧が印加されることを防止することできる。よって、過剰な電圧印加がされないので、半導体スイッチ素子１ａの絶縁耐圧は維持され、半導体スイッチ素子１ａがダメージを受けることを防止することができる。
【００８６】
なお、上記議論は、半導体スイッチ素子１ａのターンオフ時の効果についてのものであった。しかし、同様の議論は、半導体スイッチ素子１ｂのターンオフ時の効果においても同様に成立する。
【００８７】
以上のように、本実施の形態に係る半導体モジュールの配線構造を適用することにより、半導体スイッチ素子１ａ，１ｂのターンオンの際には、制御配線４ａ，４ｂおよび制御陰極配線５ａ，５ｂにおいて、主電流の増加速度に起因した誘導起電力が発生する。そして、当該発生した誘導起電力は、主電流の過剰な増加を抑制する方向に発生するので、結果として、主電流の過剰な流れによる、半導体スイッチ素子１ａ，１ｂのダメージを防止することができる。
【００８８】
また、半導体スイッチ素子１ａ，１ｂのターンオフの際には、制御配線４ａ，４ｂおよび制御陰極配線５ａ，５ｂにおいて、主電流の減少速度に起因した誘導起電力が発生する。そして、当該発生した誘導起電力は、主電流の減少速度を抑制する方向に発生する。そうすると、半導体スイッチ素子１ａ（または１ｂ）を含む回路において生じる、主電流の減少速度に起因した自己誘導起電力ｅの過剰な上昇を防止することができる。結果として、自己誘導起電力ｅの上昇により、半導体スイッチ素子１ａ，１ｂがダメージを受けることを防止することができる。
【００８９】
さらに、第二の従来技術では、主電極に流れる主電流により発生する磁束の影響を受けないように、制御配線および制御陰極配線を主電極に対して垂直に配設していた。しかし、本発明に係る半導体モジュールの配線構造を採用することにより、主電流により発生する磁束により制御配線４ａ，４ｂおよび制御陰極配線５ａ，５ｂの全体において、外部制御電源とは逆向きの誘導起電力を発生させるために、制御配線４ａ，４ｂおよび制御陰極配線５ａ，５ｂを、主電極３ａ，３ｂ，３ｃに対して平行になるようにも配設できる。
【００９０】
したがって、主電極３ａ，３ｂ，３ｃに対して垂直方向だけでなく、平行方向にも制御配線４ａ，４ｂおよび制御陰極配線５ａ，５ｂを配設することができ、配線配設の自由度が増加させることもできる。よって、制御配線４ａ，４ｂ、制御陰極配線５ａ，５ｂおよびその他の部材の配設の制約が解消される。よって、配線の複雑化、およびパワー半導体モジュール全体の大型化等を抑制することができる。
【００９１】
また、制御陰極配線５ａよりも主電極３ａ，３ｂの近くに配設されている制御配線４ａの長さを、当該制御陰極配線５ａの長さより長くすると、当該制御配線４ａにおいて外部制御電源Ｖｃａをより抑制する誘導起電力が発生する。したがって、主電流の増加速度の抑制および減少速度の抑制をより確実に行うことができる。
【００９２】
また、主電極３ａ，３ｂ，３ｃは、制御配線４ａ，４ｂの一の部分４ａｐ，４ｂｐや制御陰極配線５ａ，５ｂの一の部分５ａｐ，５ｂｐと平行をなす部分において、それぞれ単列配線、つまり、前記一の部分４ａｐ，４ｂｐ，５ａｐ，５ｂｐと平行をなす部分において、主電極３ａ，３ｂ，３ｃが、それぞれ主電流により発生する磁束をキャンセルさせるための、近接して対向させた折り返し配線構造を取らずに、一の方向に向けて（図１において、左上から右下に向けて）のみ配設されているので、配線の複雑化や主電極３ａ，３ｂ，３ｃの配設面積の拡大を防止することができる。
【００９３】
また、上記実施の形態では、ハーフブリッジ回路を構成しているパワー半導体モジュール１００に対して、本発明に係る配線構造を適用した場合について言及した。しかし、フルブリッジ回路やその他の回路を構成するパワー半導体モジュールに対しても、本発明に係る配線構造を適用できることは言うまでもない。
【図面の簡単な説明】
【００９４】
【図１】本発明に係るパワー半導体モジュールを示す上方斜視図である。
【図２】本発明に係るパワー半導体モジュールを示す回路図である。
【図３】本発明に係るパワー半導体モジュールの動作を説明するための図である。
【図４】本発明に係るパワー半導体モジュールの動作を説明するための図である。
【図５】本発明に係るパワー半導体モジュールの効果を説明するための測定結果を示す図である。
【図６】本発明に係るパワー半導体モジュールの効果を説明するための、比較対象の測定結果を示す図である。
【図７】本発明に係るパワー半導体モジュールの動作を説明するための図である。
【符号の説明】
【００９５】
１ａ，１ｂ  半導体スイッチ素子、２ａ，２ｂ  還流ダイオード、３ａ，３ｂ，３ｃ  主電極、４ａ，４ｂ  制御配線、４ａｐ，４ｂｐ  制御配線の一の部分、５ａ，５ｂ  制御陰極配線、５ａｐ，５ｂｐ  制御陰極配線の一の部分、１０〜１６  端子、２１  負荷リアクトル、１００  パワー半導体モジュール、Ｖ１，Ｖ２  外部主電源、Ｖｃａ，Ｖｃｂ  外部制御電源、Ｎ１〜Ｎ４，Ｎ１０  接続点、ｖ１〜ｖ４  誘導起電圧。
【図１】
2005093756.tif 000003
【図２】
2005093756.tif 000004
【図３】
2005093756.tif 000005
【図４】
2005093756.tif 000006
【図５】
2005093756.tif 000007
【図６】
2005093756.tif 000008
【図７】
2005093756.tif 000009