(57)【要約】    【課題】より高速なＬＤドライバ回路を実現させる。    【解決手段】ＴＲ１のドレイン、ＴＲ４のドレイン、ＴＲ１のゲート、ＴＲ２のゲート、ＴＲ３のゲート、ＴＲ４のゲートは共通に高電位電源端子３１に接続され、ＴＲ２のドレインとＴＲ３のドレインは共通に出力端子２１に接続され、ＴＲ１のソースはＴＲ５のドレインに接続され、ＴＲ２のソースはＴＲ６のドレインに接続され、ＴＲ３のソースはＴＲ７のドレインに接続され、ＴＲ４のソースはＴＲ８のドレインに接続され、ＴＲ５のゲートは第１の反転入力端子１１に接続され、ＴＲ５のソースとＴＲ６のソースは共通にＪ１の一端に接続され、ＴＲ６のゲートは第１の入力端子に接続され、ＴＲ７のゲートは第２の入力端子１３に接続され、ＴＲ７のソースとＴＲ８のソースは共通にＪ２の一端に接続され、ＴＲ８のゲートは第２の反転入力端子１４に接続されている。【選択図】    図１
2005323277.tif 000002
【特許請求の範囲】
【請求項１】
高電位電源に第１のトランジスタのドレイン、第４のトランジスタのドレイン、前記第１のトランジスタのゲート、第２のトランジスタのゲート、第３のトランジスタのゲート、前記第４のトランジスタのゲートが共通に接続され、前記第２のトランジスタのドレインと前記第３のトランジスタのドレインは共通に出力部に接続され、前記第１のトランジスタのソースは第５のトランジスタのドレインに接続され、前記第２のトランジスタのソースは第６のトランジスタのドレインに接続され、前記第３のトランジスタのソースは第７のトランジスタのドレインに接続され、前記第４のトランジスタのソースは第８のトランジスタのドレインに接続され、前記第５のトランジスタのゲートは第１の反転入力部に接続され、前記第５のトランジスタのソースと前記第６のトランジスタのソースは共通に第１の定電流源の一端に接続され、前記第６のトランジスタのゲートは第１の入力部に接続され、前記第７のトランジスタのゲートは第２の入力部に接続され、前記第７のトランジスタのソースと前記第８のトランジスタのソースは共通に第２の定電流源の一端に接続され、前記第８のトランジスタのゲートは第２の反転入力部に接続され、前記第１の定電流源の他端と前記第２の定電流源の他端は共通に低電位電源に接続したこと、を特徴とするＬＤドライバ回路。
【請求項２】
第１のトランジスタのドレインと第２のトランジスタのドレインは共通に第２の抵抗の一端に接続され、前記第１のトランジスタのゲート、前記第２のトランジスタのゲート、第３のトランジスタのゲート、第４のトランジスタのゲートは共通に第１の抵抗の一端に接続され、前記第１のトランジスタのソースは第５のトランジスタのドレインに接続され、前記第２のトランジスタのドレインと前記第３のトランジスタのドレインは共通に出力部に接続され、前記第２のトランジスタのソースは第６のトランジスタのドレインに接続され、前記第３のトランジスタのソースは第７のトランジスタのドレインに接続され、前記第４のトランジスタのソースは第８のトランジスタのドレインに接続され、前記第５のトランジスタのゲートは第１の反転入力部に接続され、前記第５のトランジスタのソースと前記第６のトランジスタのソースは共通に第１の定電流源の一端に接続され、前記第６のトランジスタのゲートは第１の入力部に接続され、前記第７のトランジスタのゲートは第２の入力部に接続され、前記第７のトランジスタのソースと前記第８のトランジスタのソースは共通に第２の定電流源の一端に接続され、前記第８のトランジスタのゲートは第２の反転入力部に接続され、前記第１の抵抗と前記第２の抵抗の他端は共通に高電位電源に接続され、前記第１の定電流源の他端と前記第２の定電流源の他端が共通に低電位電源に接続すること、を特徴とするＬＤドライバ回路。
【請求項３】
第２の高電位電源に第１のトランジスタのゲート、第２のトランジスタのゲート、第３のトランジスタのゲート、第４のトランジスタのゲートが共通に接続され、前記第１のトランジスタのドレインと前記第４のトランジスタのドレインは共通に第１の高電圧電源に接続され、前記第２のトランジスタのドレインと前記第３のトランジスタのドレインは共通に出力部に接続され、前記第１のトランジスタのソースは第５のトランジスタのドレインに接続され、前記第２のトランジスタのソースは第６のトランジスタのドレインに接続され、前記第３のトランジスタのソースは第７のトランジスタのドレインに接続され、前記第４のトランジスタのソースは第８のトランジスタのドレインに接続され、前記第５のトランジスタのゲートは第１の反転入力部に接続され、前記第５のトランジスタのソースと前記第６のトランジスタのソースは共通に第１の定電流源の一端に接続され、前記第６のトランジスタのゲートは第１の入力部に接続され、前記第７のトランジスタのゲートは第２の入力部に接続され、前記第７のトランジスタのソースと前記第８のトランジスタのソースは共通に第２の定電流源の一端に接続され、前記第８のトランジスタのゲートは第２の反転入力部に接続され、前記第１の定電流源の他端と前記第２の定電流源の他端は共通に低電位電源に接続したこと、を特徴とするＬＤドライバ回路。
【請求項４】
第１の抵抗の一端に第１のトランジスタのゲート、第２のトランジスタのゲート、第３のトランジスタのゲート、第４のトランジスタのゲートが共通に接続され、前記第１の抵抗の他端は第２の高電位電源に接続され、前記第１のトランジスタのドレインと前記第４のトランジスタのドレインは共通に第２の抵抗の一端に接続され、前記第２の抵抗の他端は第１の高電圧電源に接続され、前記第２のトランジスタのドレインと前記第３のトランジスタのドレインは共通に出力部に接続され、前記第１のトランジスタのソースは第５のトランジスタのドレインに接続され、前記第２のトランジスタのソースは第６のトランジスタのドレインに接続され、前記第３のトランジスタのソースは第７のトランジスタのドレインに接続され、前記第４のトランジスタのソースは第８のトランジスタのドレインに接続され、前記第５のトランジスタのゲートは第１の反転入力部に接続され、前記第５のトランジスタのソースと前記第６のトランジスタのソースは共通に第１の定電流源の一端に接続され、前記第６のトランジスタのゲートは第１の入力部に接続され、前記第７のトランジスタのゲートは第２の入力部に接続され、前記第７のトランジスタのソースと前記第８のトランジスタのソースは共通に第２の定電流源の一端に接続され、前記第８のトランジスタのゲートは第２の反転入力部に接続され、前記第１の定電流源の他端と前記第２の定電流源の他端は共通に低電位電源に接続したこと、を特徴とするＬＤドライバ回路。
【請求項５】
第１の抵抗の一端に第１のトランジスタのゲート、第２のトランジスタのゲート、第３のトランジスタのゲート、第４のトランジスタのゲートとコンデンサの一端が共通に接続され、前記第１の抵抗の他端と第２の抵抗の他端が共通に高電位電源接続され、前記第１のトランジスタのドレインと前記第４のトランジスタのドレインは共通に第２の抵抗の一端に接続され、前記第２のトランジスタのドレインと前記第３のトランジスタのドレインは共通に出力部に接続され、前記第１のトランジスタのソースは第５のトランジスタのドレインに接続され、前記第２のトランジスタのソースは第６のトランジスタのドレインに接続され、前記第３のトランジスタのソースは第７のトランジスタのドレインに接続され、前記第４のトランジスタのソースは第８のトランジスタのドレインに接続され、前記第５のトランジスタのゲートは第１の反転入力部に接続され、前記第５のトランジスタのソースと前記第６のトランジスタのソースは共通に第１の定電流源の一端に接続され、前記第６のトランジスタのゲートは第１の入力部に接続され、前記第７のトランジスタのゲートは第２の入力部に接続され、前記第７のトランジスタのソースと前記第８のトランジスタのソースは共通に第２の定電流源の一端に接続され、前記第８のトランジスタのゲートは第２の反転入力部に接続され、前記コンデンサの他端と前記第１の定電流源の他端と前記第２の定電流源の他端は共通に低電位電源に接続したこと、を特徴とするＬＤドライバ回路。
【請求項６】
第１の抵抗の一端に第１のトランジスタのゲート、第２のトランジスタのゲート、第３のトランジスタのゲート、第４のトランジスタのゲートとコンデンサの一端が共通に接続され、前記第１の抵抗の他端が第２の高電位電源に接続され、第２の抵抗の一端に前記第１のトランジスタのドレインを接続し、前記第２の抵抗の他端は第１の高電位電源に接続され、前記第２のトランジスタのドレインと前記第３のトランジスタのドレインは共通に出力部に接続され、第３の抵抗の一端に前記第４のトランジスタのドレインを接続し、前記第３の抵抗の他端は第３の高電位電源に接続され、前記第１のトランジスタのソースは第５のトランジスタのドレインに接続され、前記第２のトランジスタのソースは第６のトランジスタのドレインに接続され、前記第３のトランジスタのソースは第７のトランジスタのドレインに接続され、前記第４のトランジスタのソースは第８のトランジスタのドレインに接続され、前記第５のトランジスタのゲートは第１の反転入力部に接続され、前記第５のトランジスタのソースと前記第６のトランジスタのソースは共通に第１の定電流源の一端に接続され、前記第６のトランジスタのゲートは第１の入力部に接続され、前記第７のトランジスタのゲートは第２の入力部に接続され、前記第７のトランジスタのソースと前記第８のトランジスタのソースは共通に第２の定電流源の一端に接続され、前記第８のトランジスタのゲートは第２の反転入力部に接続され、前記コンデンサの他端と前記第１の定電流源の他端と前記第２の定電流源の他端は共通に低電位電源に接続したこと、を特徴とするＬＤドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バースト用レーザードダイオード（ＬＤ）ドライバ回路等のＬＤドライバ回路に関するものである。
【背景技術】
【０００２】
図７は、従来例を示す図である。従来例（ＮＥＣ技報ＶＯＬ．５５ＮＯ１２／２００２Ｐ３６）は、トランジスタＴＲ５〜ＴＲ８、第１の定電流源Ｊ１、第２の定電流源Ｊ２、高電位電源端子３１、３２から構成され、ＴＲ５はドレインが、高電位電源端子３１に接続され、第１の反転入力端子１１がゲートに接続され、ソースが第１の定電流源Ｊ１の一端に接続され、ＴＲ６はドレインがドライバ出力端子２１に接続され、第１の入力端子１２はゲートに接続され、ソースが第１の定電流源Ｊ１の一端に接続され、ＴＲ８はドレインが、高電位電源端子３２に接続され、第２の反転入力端子１４がゲートに接続され、ソースが第２の定電流源Ｊ２の一端に接続され、ＴＲ７はドレインがドライバ出力端子２１に接続され、第２の入力端子１２がゲートに接続され、ソースが第２の定電流源Ｊ２の一端に接続され、第１の定電流源Ｊ１、第２の定電流源Ｊ２の他端は低電位電源端子３４に接続され構成される。
【０００３】
【非特許文献１】ＮＥＣ技報ＶＯＬ．５５  ＮＯ１２／２００２  Ｐ３６
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のＬＤドライバ回路には高速化に間題があった。
【０００５】
本発明はより高速なＬＤドライバ回路を実現させることを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に係わるＬＤドライバ回路は、高電位電源に第１のトランジスタのドレイン、第４のトランジスタのドレイン、前記第１のトランジスタのゲート、第２のトランジスタのゲート、第３のトランジスタのゲート、前記第４のトランジスタのゲートが共通に接続され、前記第２のトランジスタのドレインと前記第３のトランジスタのドレインは共通に出力部に接続され、前記第１のトランジスタのソースは第５のトランジスタのドレインに接続され、前記第２のトランジスタのソースは第６のトランジスタのドレインに接続され、前記第３のトランジスタのソースは第７のトランジスタのドレインに接続され、前記第４のトランジスタのソースは第８のトランジスタのドレインに接続され、前記第５のトランジスタのゲートは第１の反転入力部に接続され、前記第５のトランジスタのソースと前記第６のトランジスタのソースは共通に第１の定電流源の一端に接続され、前記第６のトランジスタのゲートは第１の入力部に接続され、前記第７のトランジスタのゲートは第２の入力部に接続され、前記第７のトランジスタのソースと前記第８のトランジスタのソースは共通に第２の定電流源の一端に接続され、前記第８のトランジスタのゲートは第２の反転入力部に接続され、前記第１の定電流源の他端と前記第２の定電流源の他端は共通に低電位電源に接続する。
【０００７】
請求項２に係わるＬＤドライバ回路は、第１のトランジスタのドレインと第２のトランジスタのドレインは共通に第２の抵抗の一端に接続され、前記第１のトランジスタのゲート、前記第２のトランジスタのゲート、第３のトランジスタのゲート、第４のトランジスタのゲートは共通に第１の抵抗の一端に接続され、前記第１のトランジスタのソースは第５のトランジスタのドレインに接続され、前記第２のトランジスタのドレインと前記第３のトランジスタのドレインは共通に出力部に接続され、前記第２のトランジスタのソースは第６のトランジスタのドレインに接続され、前記第３のトランジスタのソースは第７のトランジスタのドレインに接続され、前記第４のトランジスタのソースは第８のトランジスタのドレインに接続され、前記第５のトランジスタのゲートは第１の反転入力部に接続され、前記第５のトランジスタのソースと前記第６のトランジスタのソースは共通に第１の定電流源の一端に接続され、前記第６のトランジスタのゲートは第１の入力部に接続され、前記第７のトランジスタのゲートは第２の入力部に接続され、前記第７のトランジスタのソースと前記第８のトランジスタのソースは共通に第２の定電流源の一端に接続され、前記第８のトランジスタのゲートは第２の反転入力部に接続され、前記第１の抵抗と前記第２の抵抗の他端は共通に高電位電源に接続され、前記第１の定電流源の他端と前記第２の定電流源の他端が共通に低電位電源に接続する。
【０００８】
請求項３に係わるＬＤドライバ回路は、第２の高電位電源に第１のトランジスタのゲート、第２のトランジスタのゲート、第３のトランジスタのゲート、第４のトランジスタのゲートが共通に接続され、前記第１のトランジスタのドレインと前記第４のトランジスタのドレインは共通に第１の高電圧電源に接続され、前記第２のトランジスタのドレインと前記第３のトランジスタのドレインは共通に出力部に接続され、前記第１のトランジスタのソースは第５のトランジスタのドレインに接続され、前記第２のトランジスタのソースは第６のトランジスタのドレインに接続され、前記第３のトランジスタのソースは第７のトランジスタのドレインに接続され、前記第４のトランジスタのソースは第８のトランジスタのドレインに接続され、前記第５のトランジスタのゲートは第１の反転入力部に接続され、前記第５のトランジスタのソースと前記第６のトランジスタのソースは共通に第１の定電流源の一端に接続され、前記第６のトランジスタのゲートは第１の入力部に接続され、前記第７のトランジスタのゲートは第２の入力部に接続され、前記第７のトランジスタのソースと前記第８のトランジスタのソースは共通に第２の定電流源の一端に接続され、前記第８のトランジスタのゲートは第２の反転入力部に接続され、前記第１の定電流源の他端と前記第２の定電流源の他端は共通に低電位電源に接続する。
【０００９】
請求項４に係わるＬＤドライバ回路は、第１の抵抗の一端に第１のトランジスタのゲート、第２のトランジスタのゲート、第３のトランジスタのゲート、第４のトランジスタのゲートが共通に接続され、前記第１の抵抗の他端は第２の高電位電源に接続され、前記第１のトランジスタのドレインと前記第４のトランジスタのドレインは共通に第２の抵抗の一端に接続され、前記第２の抵抗の他端は第１の高電圧電源に接続され、前記第２のトランジスタのドレインと前記第３のトランジスタのドレインは共通に出力部に接続され、前記第１のトランジスタのソースは第５のトランジスタのドレインに接続され、前記第２のトランジスタのソースは第６のトランジスタのドレインに接続され、前記第３のトランジスタのソースは第７のトランジスタのドレインに接続され、前記第４のトランジスタのソースは第８のトランジスタのドレインに接続され、前記第５のトランジスタのゲートは第１の反転入力部に接続され、前記第５のトランジスタのソースと前記第６のトランジスタのソースは共通に第１の定電流源の一端に接続され、前記第６のトランジスタのゲートは第１の入力部に接続され、前記第７のトランジスタのゲートは第２の入力部に接続され、前記第７のトランジスタのソースと前記第８のトランジスタのソースは共通に第２の定電流源の一端に接続され、前記第８のトランジスタのゲートは第２の反転入力部に接続され、前記第１の定電流源の他端と前記第２の定電流源の他端は共通に低電位電源に接続する。
【００１０】
請求項５に係わるＬＤドライバ回路は、第１の抵抗の一端に第１のトランジスタのゲート、第２のトランジスタのゲート、第３のトランジスタのゲート、第４のトランジスタのゲートとコンデンサの一端が共通に接続され、前記第１の抵抗の他端と第２の抵抗の他端が共通に高電位電源接続され、前記第１のトランジスタのドレインと前記第４のトランジスタのドレインは共通に第２の抵抗の一端に接続され、前記第２のトランジスタのドレインと前記第３のトランジスタのドレインは共通に出力部に接続され、前記第１のトランジスタのソースは第５のトランジスタのドレインに接続され、前記第２のトランジスタのソースは第６のトランジスタのドレインに接続され、前記第３のトランジスタのソースは第７のトランジスタのドレインに接続され、前記第４のトランジスタのソースは第８のトランジスタのドレインに接続され、前記第５のトランジスタのゲートは第１の反転入力部に接続され、前記第５のトランジスタのソースと前記第６のトランジスタのソースは共通に第１の定電流源の一端に接続され、前記第６のトランジスタのゲートは第１の入力部に接続され、前記第７のトランジスタのゲートは第２の入力部に接続され、前記第７のトランジスタのソースと前記第８のトランジスタのソースは共通に第２の定電流源の一端に接続され、前記第８のトランジスタのゲートは第２の反転入力部に接続され、前記コンデンサの他端と前記第１の定電流源の他端と前記第２の定電流源の他端は共通に低電位電源に接続する。
【００１１】
請求項６に係わるＬＤドライバ回路は、第１の抵抗の一端に第１のトランジスタのゲート、第２のトランジスタのゲート、第３のトランジスタのゲート、第４のトランジスタのゲートとコンデンサの一端が共通に接続され、前記第１の抵抗の他端が第２の高電位電源に接続され、第２の抵抗の一端に前記第１のトランジスタのドレインを接続し、前記第２の抵抗の他端は第１の高電位電源に接続され、前記第２のトランジスタのドレインと前記第３のトランジスタのドレインは共通に出力部に接続され、第３の抵抗の一端に前記第４のトランジスタのドレインを接続し、前記第３の抵抗の他端は第３の高電位電源に接続され、前記第１のトランジスタのソースは第５のトランジスタのドレインに接続され、前記第２のトランジスタのソースは第６のトランジスタのドレインに接続され、前記第３のトランジスタのソースは第７のトランジスタのドレインに接続され、前記第４のトランジスタのソースは第８のトランジスタのドレインに接続され、前記第５のトランジスタのゲートは第１の反転入力部に接続され、前記第５のトランジスタのソースと前記第６のトランジスタのソースは共通に第１の定電流源の一端に接続され、前記第６のトランジスタのゲートは第１の入力部に接続され、前記第７のトランジスタのゲートは第２の入力部に接続され、前記第７のトランジスタのソースと前記第８のトランジスタのソースは共通に第２の定電流源の一端に接続され、前記第８のトランジスタのゲートは第２の反転入力部に接続され、前記コンデンサの他端と前記第１の定電流源の他端と前記第２の定電流源の他端は共通に低電位電源に接続する。
【発明の効果】
【００１２】
カスコード接続により、ドライバのスイッチングトランジスタの等価寄生容量が小さくでき、結果として、ドライバを従来例より約３０％高速動作できる。また、カスコードバイアス電源と、ＬＤドライバの主電源を共通化できるため、新たな電源または、電源回路を必要としないと言う効果がある。
【発明を実施するための最良の形態】
【００１３】
以下、図面を用いて本発明の実施の形態について説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１４】
本発明の第１の実施の形態について、図１を用いて説明する。図１は本発明の第１の実施の形態のＬＤドライバ回路の回路図であり、先ず、図１の構成を説明する。
【００１５】
第１の入力端子１１、第１の反転入力端子１２、第２の入力端子１３、第２の反転入力端子１４、高電位電源端子３１、低電位電源端子３４、出力端子２１、トランジスタＴＲ１〜ＴＲ８、第１の定電流源Ｊ１、第２の定電流源Ｊ２から構成されている。
【００１６】
次に、第１の実施の形態のＬＤドライバ回路の接続を説明する。ＴＲ１（第１のトランジスタ）のドレイン、ＴＲ４（第４のトランジスタ）のドレイン、ＴＲ１のゲート、ＴＲ２（第２のトランジスタ）のゲート、ＴＲ３（第３のトランジスタ）のゲート、ＴＲ４のゲートは共通に高電位電源端子３１に接続され、ＴＲ２のドレインとＴＲ３のドレインは共通に出力端子（出力部）２１に接続され、ＴＲ１のソースはＴＲ５（第５のトランジスタ）のドレインに接続され、ＴＲ２のソースはＴＲ６（第６のトランジスタ）のドレインに接続され、ＴＲ３のソースはＴＲ７（第７のトランジスタ）のドレインに接続され、ＴＲ４のソースはＴＲ８（第８のトランジスタ）のドレインに接続され、ＴＲ５のゲートは第１の反転入力端子（第１の反転入力部）１１に接続され、ＴＲ５のソースとＴＲ６のソースは共通にＪ１の一端に接続され、ＴＲ６のゲートは第１の入力端子（第１の入力部）に接続され、ＴＲ７のゲートは第２の入力端子（第２の入力部）１３に接続され、ＴＲ７のソースとＴＲ８のソースは共通にＪ２の一端に接続され、ＴＲ８のゲートは第２の反転入力端子（第２の反転入力部）１４に接続され、Ｊ１の他端とＪ２の他端は共通に低電位電源端子３４に接続されている。
【００１７】
以上述べた構成により、カスコード回路のＴＲ１〜ＴＲ４のゲートへの電源およびＴＲ１、ＴＲ４への電源を高電位電源ＶＤＤの１電源とすることができ、回路構成が簡略化できる。またカスコード回路を採用しているため、ＬＤドライバ回路のスイッチング回路の等価寄生容量が小さくでき、ドライバのスイッチング速度は従来構成より２０〜３０％高速動作ができる。
【００１８】
図２は、本発明の第２の実施の形態を示す図である。先ず、図２の構成を説明する。
【００１９】
第１の入力端子１１、第１の反転入力端子１２、第２の入力端子１３、第２の反転入力端子１４、高電位電源端子３１、低電位電源端子３４、出力端子２１、トランジスタＴＲ１〜ＴＲ８、第１の定電流源Ｊ１、第２の定電流源Ｊ２、抵抗Ｒ１、Ｒ２から構成されている。
【００２０】
次に、第２の実施の形態のＬＤドライバ回路の接続を説明する。ＴＲ１（第１のトランジスタ）のドレインとＴＲ２（第２のトランジスタ）のドレインは共通にＲ２（第２の抵抗）の一端に接続され、ＴＲ１のゲート、ＴＲ２のゲート、ＴＲ３（第３のトランジスタ）のゲート、ＴＲ４（第４のトランジスタ）のゲートは共通にＲ１（第１の抵抗）の一端に接続され、ＴＲ１のソースはＴＲ５（第５のトランジスタ）のドレインに接続され、ＴＲ２のドレインとＴＲ３のドレインは共通に出力端子２１（出力部）に接続され、ＴＲ２のソースはＴＲ６（第６のトランジスタ）のドレインに接続され、ＴＲ３のソースはＴＲ７（第７のトランジスタ）のドレインに接続され、ＴＲ４のソースはＴＲ８（第８のトランジスタ）のドレインに接続され、ＴＲ５のゲートは第１の反転入力端子１１（第１の反転入力部）に接続され、ＴＲ５のソースとＴＲ６のソースは共通にＪ１の一端に接続され、ＴＲ６のゲートは入力端子１２（第１の入力部）に接続され、ＴＲ７のゲートは入力端子１３（第２の入力部）に接続され、ＴＲ７のソースとＴＲ８のソースは共通にＪ２の一端に接続され、ＴＲ８のゲートは第２の反転入力端子（第２の反転に入力）１４に接続され、Ｒ１（第１の抵抗）とＲ２（第２の抵抗）の他端は共通に高電位電源端子３１に接続され、Ｊ１の他端とＪ２の他端が共通に低電位電源端子３４に接続する。
【００２１】
以上述べた構成により、Ｒ１、Ｒ２の効果は寄生インダクタンスによる波形の乱れを吸収する効果がある。
【００２２】
図３は、本発明の第３の実施の形態を示す図である。先ず、図３の構成を説明する。
【００２３】
第１の入力端子１１、第１の反転入力端子１２、第２の入力端子１３、第２の反転入力端子１４、第１の高電位電源端子３１、第２の高電位電源端子３２、低電位電源端子３４、出力端子２１、トランジスタＴＲ１〜ＴＲ８、第１の定電流源Ｊ１、第２の定電流源Ｊ２から構成されている。
【００２４】
次に、第３の実施の形態のＬＤドライバ回路の接続を説明する。第２の高電位電源端子３２にＴＲ１（第１のトランジスタ）のゲート、ＴＲ２（第２のトランジスタ）のゲート、ＴＲ３（第３のトランジスタ）のゲート、ＴＲ４のゲートは共通に接続され、ＴＲ１（第１のトランジスタ）のドレイン、ＴＲ４（第４のトランジスタ）のドレインは共通に第１の高電位電源端子３１に接続され、ＴＲ２のドレインとＴＲ３のドレインは共通に出力端子（出力部）２１に接続され、ＴＲ１のソースはＴＲ５（第５のトランジスタ）のドレインに接続され、ＴＲ２のソースはＴＲ６（第６のトランジスタ）のドレインに接続され、ＴＲ３のソースはＴＲ７（第７のトランジスタ）のドレインに接続され、ＴＲ４のソースはＴＲ８（第８のトランジスタ）のドレインに接続され、ＴＲ５のゲートは第１の反転入力端子（第１の反転入力部）１１に接続され、ＴＲ５のソースとＴＲ６のソースは共通にＪ１の一端に接続され、ＴＲ６のゲートは第１の入力端子（第１の入力部）に接続され、ＴＲ７のゲートは第２の入力端子（第２の入力部）１３に接続され、ＴＲ７のソースとＴＲ８のソースは共通にＪ２の一端に接続され、ＴＲ８のゲートは第２の反転入力端子（第２の反転入力部）１４に接続され、Ｊ１の他端とＪ２の他端は共通に低電位電源端子３４に接続されている。
【００２５】
この構成により、ＶＤＤ１とＶＤＤ２を分離することで、出力波形をより良いものにすることができる。また、ＶＤＤ１とＶＤＤ２を同一とすることで、第１の実施の形態と同様の効果が得られる。
【００２６】
図４は、本発明の第４の実施の形態を示す図である。先ず、図４の構成を説明する。
【００２７】
第１の入力端子１１、第１の反転入力端子１２、第２の入力端子１３、第２の反転入力端子１４、第１の高電位電源端子３１、第２の高電位電源端子３２、低電位電源端子３４、出力端子２１、トランジスタＴＲ１〜ＴＲ８、第１の定電流源Ｊ１、第２の定電流源Ｊ２、抵抗Ｒ１、Ｒ２から構成されている。
【００２８】
次に、第４の実施の形態のＬＤドライバ回路の接続を説明する。Ｒ１（第１の抵抗）の一端にＴＲ１（第１のトランジスタ）のゲート、ＴＲ２（第２のトランジスタ）のゲート、ＴＲ３（第３のトランジスタ）のゲート、ＴＲ４（第４のトランジスタ）のゲートが共通に接続され、Ｒ１の他端は第２の高電位電源端子３２に接続され、ＴＲ１のドレインとＴＲ４のドレインは共通にＲ２（第２の抵抗）の一端に接続され、Ｒ２の他端は第１の高電圧電源端子３１に接続され、ＴＲ２のドレインとＴＲ３のドレインは共通に出力端子２１に接続され、ＴＲ１のソースはＴＲ５（第５のトランジスタ）のドレインに接続され、ＴＲ２のソースはＴＲ６（第６のトランジスタ）のドレインに接続され、ＴＲ３のソースはＴＲ７（第７のトランジスタ）のドレインに接続され、ＴＲ４のソースはＴＲ８（第８のトランジスタ）のドレインに接続され、ＴＲ５のゲートは第１の反転入力端子１１に接続され、ＴＲ５のソースとＴＲ６のソースは共通にＪ１の一端に接続され、ＴＲ６のゲートは第１の入力端子１２に接続され、ＴＲ７のゲートは第２の入力端子１３に接続され、ＴＲ７のソースとＴＲ８のソースは共通にＪ２の一端に接続され、ＴＲ８のゲートは第２の反転入力端子１４に接続され、Ｊ１の他端とＪ２の他端は共通に低電位電源端子３４に接続されている。
【００２９】
この構成により、Ｒ１、Ｒ２は寄生インダクタンスによる波形の乱れを吸収する効果がある。かつ第３の実施の形態の効果も兼ね備えることができる。
【００３０】
図５は、本発明の第５の実施の形態を示す図である。先ず、図５の構成を説明する。
【００３１】
第１の入力端子１１、第１の反転入力端子１２、第２の入力端子１３、第２の反転入力端子１４、高電位電源端子３１、低電位電源端子３４、出力端子２１、トランジスタＴＲ１〜ＴＲ８、第１の定電流源Ｊ１、第２の定電流源Ｊ２、抵抗Ｒ１、Ｒ２とコンデンサＣから構成されている。
【００３２】
次に、第５の実施の形態のＬＤドライバ回路の接続を説明する。Ｒ１（第１の抵抗）の一端にＴＲ１（第１のトランジスタ）のゲート、ＴＲ２（第２のトランジスタ）のゲート、ＴＲ３（第３のトランジスタ）のゲート、ＴＲ４（第４のトランジスタ）のゲートとコンデンサＣの一端が共通に接続され、Ｒ１の他端とＲ２（第２の抵抗）の他端が共通に高電位電源端子３１接続され、ＴＲ１のドレインとＴＲ４のドレインは共通にＲ２の一端に接続され、ＴＲ２のドレインとＴＲ３のドレインは共通に出力端子２１に接続され、ＴＲ１のソースはＴＲ５（第５のトランジスタ）のドレインに接続され、ＴＲ２のソースはＴＲ６（第６のトランジスタ）のドレインに接続され、ＴＲ３のソースはＴＲ７（第７のトランジスタ）のドレインに接続され、ＴＲ４のソースはＴＲ８（第８のトランジスタ）のドレインに接続され、ＴＲ５のゲートは第１の反転入力端子１１に接続され、ＴＲ５のソースとＴＲ６のソースは共通にＪ１の一端に接続され、ＴＲ６のゲートは第１の入力端子１２に接続され、ＴＲ７のゲートは第２の入力端子１３に接続され、ＴＲ７のソースとＴＲ８のソースは共通にＪ２の一端に接続され、ＴＲ８のゲートは第２の反転入力端子１４に接続され、コンデンサＣの他端とＪ１の他端とＪ２の他端は共通に低電位電源端子３４に接続されている。
【００３３】
この構成により、Ｒ１、Ｒ２は、寄生インダクタンスによる波形の乱れを吸収する効果がある。コンデンサＣはＴＲ１〜ＴＲ４のゲート電圧をより安定化させる効果がある。また第４の実施の形態と同様の効果がある。
【００３４】
図６は、本発明の第６の実施の形態を示す図である。先ず、図６の構成を説明する。
【００３５】
第１の入力端子１１、第１の反転入力端子１２、第２の入力端子１３、第２の反転入力端子１４、第１の高電位電源端子３１、第２の高電位電源端子３２、第３の高電位電源端子３３、低電位電源端子３４、出力端子２１、トランジスタＴＲ１〜ＴＲ８、第１の定電流源Ｊ１、第２の定電流源Ｊ２、抵抗Ｒ１、Ｒ２、Ｒ３とコンデンサＣから構成されている。
【００３６】
次に、第６の実施の形態のＬＤドライバ回路の接続を説明する。Ｒ１（第１の抵抗）の一端にＴＲ１（第１のトランジスタ）のゲート、ＴＲ２（第２のトランジスタ）のゲート、ＴＲ３（第３のトランジスタ）のゲート、ＴＲ４（第４のトランジスタ）のゲートとコンデンサＣの一端が共通に接続され、前記Ｒ１の他端が第２の高電位電源端子３２に接続され、Ｒ２（第２の抵抗）の一端にＴＲ１のドレインを接続し、Ｒ２の他端は第１の高電位電源端子３１に接続され、ＴＲ２のドレインとＴＲ３のドレインは共通に出力端子２１に接続され、Ｒ３（第３の抵抗）の一端にＴＲ４のドレインを接続し、Ｒ３の他端は第３の高電位電源端子３３に接続され、ＴＲ１のソースはＴＲ５（第５のトランジスタ）のドレインに接続され、ＴＲ２のソースはＴＲ６（第６のトランジスタ）のドレインに接続され、ＴＲ３のソースはＴＲ７（第７のトランジスタ）のドレインに接続され、ＴＲ４のソースはＴＲ８（第８のトランジスタ）のドレインに接続され、第５のトランジスタのゲートは第１の反転入力端子１１に接続され、ＴＲ５のソースとＴＲ６のソースは共通にＪ１の一端に接続され、ＴＲ６のゲートは第１の入力端子１２に接続され、ＴＲ７のゲートは第２の入力端子１３に接続され、ＴＲ７のソースとＴＲ８のソースは共通にＪ２の一端に接続され、ＴＲ８のゲートは第２の反転入力端子１４に接続され、コンデンサＣの他端とＪ１の他端とＪ２の他端は共通に低電位電源端子３４に接続されている。
この構成により、Ｒ１、Ｒ２、Ｒ３は、寄生インダクタンスによる波形の乱れを吸収する効果がある。コンデンサＣはＴＲ１〜ＴＲ４のゲート電圧をより安定化させる効果がある。同様に第２の実施の形態において、Ｒ１と低電位電源ＶＳＳ間に容量を挿入すると同様の効果がある。もちろんＲ１、Ｒ２、Ｒ３、コンデンサＣのいずれかがない場合でも、高速化の効果がある。さらにＶＤＤ１〜ＶＤＤ３は同一の電源であってもよい。
【図面の簡単な説明】
【００３７】
【図１】第１の実施の形態のＬＤドライバ回路の回路図。
【図２】第２の実施の形態のＬＤドライバ回路の回路図。
【図３】第３の実施の形態のＬＤドライバ回路の回路図。
【図４】第４の実施の形態のＬＤドライバ回路の回路図。
【図５】第５の実施の形態のＬＤドライバ回路の回路図。
【図６】第６の実施の形態のＬＤドライバ回路の回路図。
【図７】従来例のＬＤドライバ回路の回路図。
【符号の説明】
【００３８】
１１    第１の反転入力端子
１２    第１の入力端子
１３    第２の入力端子
１４    第２の反転入力端子
２１    出力端子
３１    高電位電源端子、第１の高電位電源端子
３２    第３の高電位電源端子
３３    第２の高電位電源端子
３４    低電位電源端子
Ｃ    コンデンサ
Ｊ１    第１の定電流源
Ｊ２    第２の定電流源
Ｒ１    第１の抵抗
Ｒ２    第２の抵抗
Ｒ３    第３の抵抗
ＴＲ１    第１のトランジスタ
ＴＲ２    第２のトランジスタ
ＴＲ３    第３のトランジスタ
ＴＲ４    第４のトランジスタ
ＴＲ５    第５のトランジスタ
ＴＲ６    第６のトランジスタ
ＴＲ７    第７のトランジスタ
ＴＲ８    第８のトランジスタ
【図１】
2005323277.tif 000003
【図２】
2005323277.tif 000004
【図３】
2005323277.tif 000005
【図４】
2005323277.tif 000006
【図５】
2005323277.tif 000007
【図６】
2005323277.tif 000008
【図７】
2005323277.tif 000009