(57)【要約】【課題】  １対の差動電圧信号の電位差｜ＤＰ−ＤＭ｜を任意に調整でき、専用のテストプログラムや評価ボードで構成されるＬＳＩテスタやパターン発生器を用いることなく、受信用レシーバの感度を評価することが可能となるトランシーバ・インタフェースを提供する。【解決手段】  外部より任意の電圧レベルの電圧信号を入力する信号入力端子ＡＡＰ１７０を設け、基準電圧発生回路１１が発生する基準電圧信号に代えて、この信号入力端子ＡＡＰ１７０から入力される電圧信号を１対の電流駆動型ドライバ１３、１４へ入力する。【選択図】    図１
2005267124.tif 000002
【特許請求の範囲】
【請求項１】
送信するデータを入力する送信データ入力端子と、１対の差動電圧信号を入出力する１対の差動電圧信号入出力端子と、受信したデータを出力する受信データ出力端子とを具備し、データ送信時には前記送信データ入力端子より入力されるデータを１対の差動電圧信号に変換して前記１対の差動電圧信号入出力端子から出力し、データ受信時には前記１対の差動電圧信号入出力端子より入力される１対の差動電圧信号を元のデータに変換して前記受信データ出力端子から出力するトランシーバ・インタフェースであって、
一定電圧レベルの基準電圧信号を発生する基準電圧発生回路と、
任意の電圧レベルの電圧信号を入力する信号入力端子と、
前記基準電圧発生回路が発生する前記基準電圧信号と前記信号入力端子から入力される前記電圧信号とを切り替えて出力する切替回路と、
前記送信データ入力端子より入力されるデータを、前記切替回路が切り替えて出力する前記基準電圧信号と前記電圧信号の電圧レベルに応じた電圧レベルの１対の差動電圧信号に変換して前記１対の差動電圧信号入出力端子から出力する差動電圧信号生成回路と、
前記１対の差動電圧信号入出力端子より入力される１対の差動電圧信号を元のデータに変換して前記受信データ出力端子から出力する受信用レシーバと、
を具備することを特徴とするトランシーバ・インタフェース。
【請求項２】
請求項１記載のトランシーバ・インタフェースであって、前記基準電圧発生回路は、電源から供給される電源電圧を基に前記基準電圧信号を発生し、前記切替回路は、前記基準電圧発生回路への前記電源電圧の供給を制御する第１のスイッチ回路と、前記差動電圧信号生成回路への前記信号入力端子からの前記電圧信号の入力を制御する第２のスイッチ回路とを具備することを特徴とするトランシーバ・インタフェース。
【請求項３】
請求項１もしくは２のいずれかに記載のトランシーバ・インタフェースであって、
テスト用データを保持する送信用レジスタと、
前記送信用レジスタから前記テスト用データが入力されるとそれを保持して前記差動電圧信号生成回路へ出力する送信データ用保持レジスタと、
前記受信用レシーバから出力されるデータを保持する受信データ保持用レジスタと、
前記送信用レジスタが保持する前記テスト用データと前記受信データ保持用レジスタが保持するデータとの比較結果を示す信号を出力する比較回路と、
を具備し、テスト時には、前記１対の差動電圧信号入出力端子に外部抵抗が終端接続され、前記送信データ用保持レジスタが前記送信用レジスタから入力される前記テスト用データを保持して前記差動電圧信号生成回路へ出力し、前記差動電圧信号生成回路によって前記テスト用データから変換された１対の差動電圧信号が前記受信用レシーバへ入力され、前記送信データ用保持レジスタが前記受信用レシーバによって該１対の差動電圧信号から変換されたデータを保持し、前記比較回路が、前記送信用レジスタが保持する前記テスト用データと前記受信データ保持用レジスタが保持するデータとの比較結果を示す信号を出力することを特徴とするトランシーバ・インタフェース。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ送信時に送信データを１対の差動電圧信号に変換して出力し、データ受信時に受信データである１対の差動電圧信号を元のデータに変換して出力するトランシーバ・インタフェースに関する。
【背景技術】
【０００２】
周知のように、電子機器とデバイス間でのデータ通信にはシリアル・バスが使用されている。シリアル・バスの規格には、ユニバーサル・シリアル・バス（ＵＳＢ）、シリアルＡＴＡ、ＩＥＥＥ１３９４などがある。これらのシリアル・バス規格は、ホスト、デバイス、およびそれらを接続するシリアル・ケーブルによりデータ転送を行う規格であり、その応用分野は、マウス、ハブなどのパーソナルコンピュータの周辺機器からデジタルスチルカメラ、携帯電話などのポータブル機器へ広まっている。
【０００３】
シリアル・バス規格のうち、ＵＳＢ規格は、「ＵＳＢ  Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ  Ｆｏｒｕｍ（ＵＳＢ実装フォーラム）」で標準化されている。現在、ＵＳＢ規格は、最大転送速度１２ＭｂｐｓのＵＳＢ１．１（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ  Ｒｅｖｉｓｉｏｎ  １．１）から最大転送速度４８０ＭｂｐｓのＵＳＢ２．０（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ  Ｒｅｖｉｓｉｏｎ  ２．０）へと高速化が進んでいる。また、シリアルＡＴＡ規格も高速化が進んでおり、データ転送速度１．５ＧｂｐｓのシリアルＡＴＡ１．０が登場している。
【０００４】
以下、シリアル・バス規格によるデータ転送を実現するための従来のトランシーバ・インタフェースについて説明する。
図５は従来のトランシーバ・インタフェースの構成の一例を示す図である。
【０００５】
このトランシーバ・インタフェースは、データ送信時に送信データを１対の差動電圧信号に変換して出力し、データ受信時に受信データである１対の差動電圧信号を元のデータに変換して出力することで、シリアル・バス規格によるデータ転送を実現している。
【０００６】
図５において、５０はトランシーバ・インタフェース本体を示す。また、５１は基準電圧発生回路を示す。基準電圧発生回路５１は電源電圧ＶＤＤと接地電源電圧ＶＳＳを受けて基準電圧信号を発生する。
【０００７】
１２はインバータを、１３、１４は１対の電流駆動型ドライバを示す。このインバータ１２と１対の電流駆動型ドライバ１３、１４によって、送信データが１対の差動電圧信号に変換される。１対の差動電圧信号の電圧レベルは、後述するように基準電圧と終端抵抗によって決まる。また、１５は受信用レシーバを示す。受信用レシーバ１５は受信データである１対の差動電圧信号を元のデータに変換する。
【０００８】
１１０は送信データ入力端子を、１２０は電源入力端子を、１３０は接地電源入力端子を、１４０は受信データ出力端子ＲＥＣを、１５０、１６０は１対の差動電圧信号入出力端子ＤＰ、ＤＭを示す。１対の差動電圧信号入出力端子ＤＰ１５０、ＤＭ１６０にはシリアル・ケーブルが接続され、１対の差動電圧信号が入出力される。
【０００９】
次に、この従来のトランシーバ・インタフェースの動作について説明する。
基準電圧発生回路５１は、電源電圧ＶＤＤと接地電源電圧ＶＳＳを基に基準電圧信号を発生する。一対の電流駆動型ドライバ１３、１４は、この基準電圧信号の電圧レベルに応じた定常電流を発生する。
【００１０】
送信データの信号レベルが“Ｈ”の場合、１対の差動電圧信号入出力端子ＤＰ１５０の電圧レベルは、入出力端子ＤＰ１５０に接続される終端抵抗と基準電圧によって決まる、接地電源電圧ＶＳＳより高い電圧レベルになる。一方、差動電圧信号入出力端子ＤＭ１６０の電圧レベルは接地電源電圧ＶＳＳになる。
【００１１】
送信データの信号レベルが“Ｌ”の場合、差動電圧信号入出力端子ＤＭ１６０の電圧レベルは、入出力端子ＤＭ１６０に接続される終端抵抗と基準電圧によって決まる、接地電源電圧ＶＳＳより高い電圧レベルになる。一方、差動電圧信号入出力端子ＤＰ１５０の電圧レベルは接地電源電圧ＶＳＳになる。
【００１２】
なお、信号レベル“Ｈ”は、電源電圧ＶＤＤにほぼ近い電圧であって、１対の差動電圧信号入出力端子ＤＰ１５０、ＤＭ１６０に発生する、接地電源電圧ＶＳＳより高い電圧レベルとは異なる。
【００１３】
受信用レシーバ１５は、データ受信時に、１対の差動電圧信号入出力端子ＤＰ１５０、ＤＭ１６０に入力された１対の差動電圧信号を受信して、入出力端子ＤＰ１５０、ＤＭ１６０の電圧レベルが
ＤＰ  ＞  ＤＭ
の場合には、信号レベルが“Ｈ”の信号を受信データ出力端子ＲＥＣ１４０へ出力し、
ＤＰ  ＜  ＤＭ
の場合には、信号レベルが“Ｌ”の信号を受信データ出力端子ＲＥＣ１４０へ出力する。
【００１４】
なお、データ送信時には、トランシーバ・インタフェース（物理層）に接続されるリンク層論理ブロックで生成される送信モード信号などにより、受信用レシーバ１５への信号入力を禁止するなどして、トランシーバ・インタフェースの受信機能をＯＦＦさせる必要がある。または、受信データ出力端子ＲＥＣ１４０より出力されるデータは、トランシーバ・インタフェース（物理層）からリンク層論理ブロックへ入力される構成であるため、リンク層論理ブロックにそのデータを拒否する機能を設けるなどしてもよい。但し、リンク層論理ブロックとは、トランシーバ・インタフェース（物理層）が送受信するデータを所定のプロトコルに基づいて処理する階層機能のことである。
【００１５】
以上のように構成された従来のトランシーバ・インタフェースについてデータ送信系のテストを行う場合、従来は、信号発生器やＬＳＩテスタなどで発生した入力パターンを送信データ入力端子１１０に入力し、１対の差動電圧信号入出力端子ＤＰ１５０、ＤＭ１６０から出力される信号と予め用意された比較パターンとをＬＳＩテスタなどに搭載される比較器で比較することにより、トランシーバ・インタフェースのデータ送信系の“良”“否”を判定していた。なお、テスト時には、上記したトランシーバ・インタフェースの受信機能をＯＦＦさせるなどの制御を行う必要はない。
【００１６】
一方、データ受信系のテストを行う場合、従来は、信号発生器やＬＳＩテスタなどで発生した入力パターンを１対の差動電圧信号入出力端子ＤＰ１５０、ＤＭ１６０に入力し、受信データ出力端子ＲＥＣ１４０から出力される信号と予め用意された比較パターンとをＬＳＩテスタなどに搭載される比較器で比較することにより、トランシーバ・インタフェースのデータ受信系の“良”“否”を判定していた。
【００１７】
次に、従来の電流駆動型ドライバの構成の一例について説明する。
図６は従来の電流駆動型ドライバの構成の一例を示す図である。
図６において、２０は電流駆動型ドライバ本体を示す。また、２１はオペアンプを示す。また、２２〜２５はＰチャネル型トランジスタを、２６〜２８はＮチャネル型トランジスタを示す。これらのトランジスタのうち、トランジスタ２２〜２７はカレントミラーを構成している。
【００１８】
２９は抵抗（抵抗値Ｒ）を、２００は基準電圧入力端子を示す。基準電圧入力端子２００には、図５に示す基準電圧発生回路５１が発生する基準電圧信号が入力される。また、２１０は送信データ入力端子を、２２０は差動電圧信号出力端子を示す。差動電圧信号出力端子２２０は差動電圧信号入出力端子ＤＰに接続される。
【００１９】
この電流駆動型ドライバ２０は図５に示す電流駆動型ドライバ１３に対応する。なお、差動電圧信号入出力端子ＤＭに接続する電流駆動型ドライバについてもこれと同様の構成・動作となるので、説明を省略する。
【００２０】
以上のように構成された電流駆動型ドライバについて、以下その動作を説明する。
基準電圧入力端子２００へ入力される基準電圧信号の電圧レベル（基準電圧）をＶｂｇｒとすると、負帰還のオペアンプ２１は、抵抗２９に流れる電流Ｉｏが、
Ｉｏ＝Ｖｂｇｒ／Ｒ
となるよう制御する。
【００２１】
ここで、カレントミラーを構成するトランジスタ２２、２３のチャンネル幅およびチャンネル長を同じとし（すなわちカレントミラー比を１とし）、基準電圧Ｖｂｇｒを１［Ｖ］、抵抗２９の抵抗値を１０［ＫΩ］とした場合、トランジスタ２３の出力電流Ｉ１は、
Ｉ１＝Ｉｏ＝１×（１／１００００）＝１００［μＡ］
となる。同様にトランジスタ２６、２７で構成されるカレントミラーのカレントミラー比を１０、トランジスタ２４、２５で構成されるカレントミラーのカレントミラー比を２０とすると、トランジスタ２７の出力電流Ｉ２は、
Ｉ２＝１０×Ｉ１＝１［ｍＡ］
となり、トランジスタ２５の出力電流Ｉ３は、
Ｉ３＝２０×Ｉ２＝２０［ｍＡ］
となる。よって、２０ｍＡの定常電流を流すドライバが実現できる。
【００２２】
なお、差動電圧信号出力端子２２０（端子ＤＰ）に終端接続されている外部抵抗２３０、２３１（抵抗値Ｒｓ１、Ｒｓ２）は、電子デバイスとの通信を行う場合を想定したものである。つまり、電子デバイスと通信を行うことは、差動電圧信号出力端子（端子ＤＰ）を外部抵抗２３０、２３１で終端したことに相当する。なお、外部抵抗２３０はシリアル・ケーブルの抵抗に相当し、外部抵抗２３１は電子デバイスに相当する。
【００２３】
送信データの信号レベルが“Ｈ”の場合、トランジスタ２８がオンして定常電流Ｉ３がトランジスタ２５から外部抵抗２３０、２３１へ流れ、差動電圧信号出力端子２２０（端子ＤＰ）の電圧レベルが決定する。例えば、定常電流Ｉ３が２０［ｍＡ］、外部抵抗２３０、２３１の抵抗値がそれぞれ５０［Ω］とすると、差動電圧信号出力端子２２０（端子ＤＰ）の電圧レベルＶｄｐは、
Ｖｄｐ＝Ｉ３／（（１／Ｒｓ１）＋（１／Ｒｓ２））
＝２０×（５０／２）
＝５００［ｍＶ］
となる。
【００２４】
一方、送信データの信号レベルが“Ｌ”の場合、トランジスタ２８はオフするので、定常電流Ｉ３は外部抵抗に流れず、差動電圧信号出力端子２２０（端子ＤＰ）の電圧レベルＶｄｐは接地電源電圧ＶＳＳになる。
【００２５】
このように、差動電圧信号入出力端子ＤＰ、ＤＭの電圧レベルは、定常電流Ｉ３（すなわち基準電圧信号の電圧レベル）と終端接続される外部抵抗の抵抗値によって決定する。
次に、従来の基準電圧発生回路の構成の一例について説明する。
【００２６】
図７は従来の基準電圧発生回路の構成の一例を示す図である。
図７において、３０は基準電圧出力端子を、３１、３２、３３はｎｐｎトランジスタを、３４、３５、３６は抵抗（抵抗値Ｒ１、Ｒ２、Ｒ３）を、３７は定電流源を示す。定電流源３７は電源（電源電圧ＶＣＣ）と接続され定電流Ｉｏを出力する。この基準電圧発生回路は図５に示す基準電圧発生回路５１に対応する。
【００２７】
以上のように構成された基準電圧発生回路について、以下その動作を説明する。
一般に、ベース−エミッタ電圧ＶＢＥはトランジスタのエミッタ電流ＩＥによって、ｐｎ接合の一般式より次のように表される。
【００２８】
ＶＢＥ＝（ＫＴ／ｑ）ｌｎ（ＩＥ／ＩＳ）
但し、ＩＳは逆方向飽和電流である。
図７に示す回路において、抵抗３５の両端電圧ＶＲ２はトランジスタ３１、３２のベース−エミッタ電圧ＶＢＥの差ΔＶＢＥに等しい。したがって、それぞれのエミッタ電流をＩＥ１、ＩＥ２とすると、
ＶＲ２＝ΔＶＢＥ＝Ｒ２×ＩＥ２＝ＶＢＥ１−ＶＢＥ２
＝（ＫＴ／ｑ）ｌｎ（ＩＥ１／ＩＥ２）
となる。また、抵抗３６の両端電圧ＶＲ３は、
ＶＲ３＝（Ｒ３／Ｒ２）ΔＶＢＥ
となる。よって、基準電圧Ｖｂｇｒは、
Ｖｂｇｒ＝ＶＢＥ３（トランジスタ３３のベース−エミッタ電圧）＋ＶＲ３
＝ＶＢＥ３＋（Ｒ３／Ｒ２）（ＫＴ／ｑ）ｌｎ（ＩＥ１／ＩＥ２）
となる。ここで、例としてＶＢＥ３が６００［ｍＶ］、（ＫＴ／ｑ）が常温で２５［ｍＶ］、
（Ｒ３／Ｒ２）と（ＩＥ１／ＩＥ２）が約“１０”とすると、
Ｖｂｇｒ＝ＶＢＥ３＋（Ｒ３／Ｒ２）（ＫＴ／ｑ）ｌｎ（ＩＥ１／ＩＥ２）
≒６００＋１０×２５×ｌｎ（１０）≒１１７５［ｍＶ］
となり、シリコンのエネルギーギャップ電圧（１．２［Ｖ］）にほぼ等しくなる。
【００２９】
次に、トランシーバ・インタフェースの従来のテストシステムの構成の一例について説明する。
図８は従来のテストシステムの構成の一例を示す図である。なお、図５〜７を用いて説明した部材に対応する部材には同じ符号を付して、説明を省略する。図８において、８０は当該テストシステムを示す。また、トランシーバ・インタフェース５０の内部構成は、図５〜７に基づいて説明した構成と同様である。
【００３０】
８１は比較パターン発生部を、８２は入力パターン発生部を示す。比較パターン発生部８１は受信テスト用比較パターンと送信テスト用比較パターンを発生し、入力パターン発生部８２は受信テスト用入力パターンと送信テスト用入力パターンを発生する。
【００３１】
８３は受信データ用比較器を、８４、８５は送信データ用比較器を示す。受信データ用比較器８３は受信データ出力端子ＲＥＣ１４０より出力されるデータと受信テスト用比較パターンを比較し、送信データ用比較器８４、８５は、１対の差動電圧信号入出力端子ＤＰ１５０、ＤＭ１６０より出力される１対の差動電圧信号と送信テスト用比較パターンを比較する。
【００３２】
次に、この従来のテストシステムの動作について説明する。
トランシーバ・インタフェース５０のデータ送信系をテストする場合、入力パターン発生部８２が発生する送信テスト用入力パターンを送信データ入力端子１１０へ入力し、１対の差動電圧信号入出力端子ＤＰ１５０、ＤＭ１６０の電圧レベルと比較パターン発生部８１が発生する送信テスト用比較パターンを送信データ用比較器８４、８５により比較する。
【００３３】
一方、データ受信系をテストする場合、入力パターン発生部８２が発生する受信テスト用入力パターンを１対の差動電圧信号入出力端子ＤＰ１５０、ＤＭ１６０へ入力し、受信データ出力端子ＲＥＣ１４０より出力されるデータと比較パターン発生部８１が発生する受信テスト用比較パターンを受信データ用比較器８３により比較する。
【００３４】
なお、データ送信系のテスト時に１対の差動電圧信号入出力端子ＤＰ１５０、ＤＭ１６０から出力される１対の差動電圧信号を、シリアル・ケーブルを介して接続される別のトランシーバ・インタフェースの受信テスト用入力パターンとして使用して、その別のトランシーバ・インタフェースの受信系のテストを実施するようにしてもよい。この場合、入力パターン発生部８２が発生する送信テスト用入力パターンがその別のトランシーバ・インタフェースにおける受信テスト用比較パターンとなる。
【００３５】
以上のように、従来のトランシーバ・インタフェースは、基準電圧発生回路が発生する一定電圧レベルの基準電圧信号に比例した定常電流を流す１対の電流駆動型ドライバによって、送信データを１対の差動電圧信号に変換していた（例えば、特許文献１参照。）。
【００３６】
しかしながら、従来のトランシーバ・インタフェースでは、１対の差動電圧信号の電位差｜ＤＰ−ＤＭ｜が、１対の差動電圧信号入出力端子ＤＰ、ＤＭに終端接続される外部抵抗の抵抗値（シリアル・ケーブル及びデバイスに相当する。）によって一定値に決定する。そのため、データ送信系のテスト時に１対の差動電圧信号入出力端子ＤＰ、ＤＭから出力される１対の差動電圧信号を、シリアル・ケーブルを介して接続される別のトランシーバ・インタフェースの受信テスト用入力パターンとして使用する場合、１対の差動電圧信号の電位差｜ＤＰ−ＤＭ｜を変化させることができないので、受信用レシーバの感度を評価することができなかった。したがって、従来は、受信用レシーバの感度を評価するのに、専用のテストプログラムや評価ボードで構成されるＬＳＩテスタやパターン発生器を用いなければならなかった。
【００３７】
また、そのため、ＵＳＢ２．０やシリアルＡＴＡ１．０のように数百Ｍｂｐｓや１Ｇｂｐｓ以上の高速データ転送を実現するトランシーバ・インタフェースを有するデバイスの製品化のテストには、高性能・高機能なＬＳＩテスタやパターン発生器が必要となるという問題があった。
【特許文献１】特開２００２−３４４５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００３８】
本発明は、上記問題点に鑑み、外部より任意の電圧レベルの電圧信号を入力するための信号入力端子を設け、テスト時には基準電圧信号に代えてこの信号入力端子から入力される電圧信号を１対の電流駆動型ドライバへ入力することにより、１対の差動電圧信号の電位差｜ＤＰ−ＤＭ｜を任意に調整でき、専用のテストプログラムや評価ボードで構成されるＬＳＩテスタやパターン発生器を用いることなく、受信用レシーバの感度を評価することが可能となるトランシーバ・インタフェースを提供することを目的とする。
【００３９】
すなわち、データ送信系のテスト時に１対の差動電圧信号入出力端子ＤＰ、ＤＭから出力される１対の差動電圧信号を、シリアル・ケーブルを介して接続される別のトランシーバ・インタフェースの受信テスト用入力パターンとして使用するに際し、１対の差動電圧信号の電位差｜ＤＰ−ＤＭ｜を任意に調整できるので、専用のテストプログラムや評価ボードで構成されるＬＳＩテスタやパターン発生器を用いることなく、受信用レシーバの感度を評価することができるようになる。
【００４０】
また、上記トランシーバ・インタフェースに、テスト用回路として、テスト用データを保持する送信用レジスタと、送信用レジスタからテスト用データが入力されるとそれを保持して１対の電流駆動型ドライバへ入力する（但し、一方の電流駆動型ドライバへはインバータを介して入力される。）送信データ用保持レジスタと、受信用レシーバから出力されるデータを保持する受信データ用保持レジスタと、送信用レジスタが保持するテスト用データと受信データ保持用レジスタが保持するデータとを比較する比較器と、を具備せしめ、テスト時に、差動電圧信号入出力端子ＤＰ、ＤＭに外部抵抗を終端接続させ、テスト用データを１対の差動電圧信号に変換して受信用レシーバへ入力し、受信用レシーバが出力するデータと送信用レジスタが保持するテスト用データを比較することにより、１対の差動電圧信号の電位差｜ＤＰ−ＤＭ｜を任意に調整でき、専用のテストプログラムや評価ボードで構成されるＬＳＩテスタやパターン発生器を用いることなく、受信用レシーバの感度の評価をトランシーバ・インタフェース自身で実施できるトランシーバ・インタフェースを提供することを目的とする。
【課題を解決するための手段】
【００４１】
本発明の請求項１記載のトランシーバ・インタフェースは、送信するデータを入力する送信データ入力端子と、１対の差動電圧信号を入出力する１対の差動電圧信号入出力端子と、受信したデータを出力する受信データ出力端子とを具備し、データ送信時には前記送信データ入力端子より入力されるデータを１対の差動電圧信号に変換して前記１対の差動電圧信号入出力端子から出力し、データ受信時には前記１対の差動電圧信号入出力端子より入力される１対の差動電圧信号を元のデータに変換して前記受信データ出力端子から出力するトランシーバ・インタフェースであって、一定電圧レベルの基準電圧信号を発生する基準電圧発生回路と、任意の電圧レベルの電圧信号を入力する信号入力端子と、前記基準電圧発生回路が発生する前記基準電圧信号と前記信号入力端子から入力される前記電圧信号とを切り替えて出力する切替回路と、前記送信データ入力端子より入力されるデータを、前記切替回路が切り替えて出力する前記基準電圧信号と前記電圧信号の電圧レベルに応じた電圧レベルの１対の差動電圧信号に変換して前記１対の差動電圧信号入出力端子から出力する差動電圧信号生成回路と、前記１対の差動電圧信号入出力端子より入力される１対の差動電圧信号を元のデータに変換して前記受信データ出力端子から出力する受信用レシーバと、を具備することを特徴とする。
【００４２】
また、本発明の請求項２記載のトランシーバ・インタフェースは、請求項１記載のトランシーバ・インタフェースであって、前記基準電圧発生回路は、電源から供給される電源電圧を基に前記基準電圧信号を発生し、前記切替回路は、前記基準電圧発生回路への前記電源電圧の供給を制御する第１のスイッチ回路と、前記差動電圧信号生成回路への前記信号入力端子からの前記電圧信号の入力を制御する第２のスイッチ回路とを具備することを特徴とする。
【００４３】
また、本発明の請求項３記載のトランシーバ・インタフェースは、請求項１もしくは２のいずれかに記載のトランシーバ・インタフェースであって、テスト用データを保持する送信用レジスタと、前記送信用レジスタから前記テスト用データが入力されるとそれを保持して前記差動電圧信号生成回路へ出力する送信データ用保持レジスタと、前記受信用レシーバから出力されるデータを保持する受信データ保持用レジスタと、前記送信用レジスタが保持する前記テスト用データと前記受信データ保持用レジスタが保持するデータとの比較結果を示す信号を出力する比較回路と、を具備し、テスト時には、前記１対の差動電圧信号入出力端子に外部抵抗が終端接続され、前記送信データ用保持レジスタが前記送信用レジスタから入力される前記テスト用データを保持して前記差動電圧信号生成回路へ出力し、前記差動電圧信号生成回路によって前記テスト用データから変換された１対の差動電圧信号が前記受信用レシーバへ入力され、前記送信データ用保持レジスタが前記受信用レシーバによって該１対の差動電圧信号から変換されたデータを保持し、前記比較回路が、前記送信用レジスタが保持する前記テスト用データと前記受信データ保持用レジスタが保持するデータとの比較結果を示す信号を出力することを特徴とする。
【発明の効果】
【００４４】
以上のように、本発明によれば、１対の差動電圧信号の電位差｜ＤＰ−ＤＭ｜を任意に調整でき、専用のテストプログラムや評価ボードで構成されるＬＳＩテスタやパターン発生器を用いることなく、受信用レシーバの感度を評価することが可能となる。
【００４５】
すなわち、データ送信系のテスト時に１対の差動電圧信号入出力端子ＤＰ、ＤＭから出力される１対の差動電圧信号を、シリアル・ケーブルを介して接続される別のトランシーバ・インタフェースの受信テスト用入力パターンとして使用するに際し、１対の差動電圧信号の電位差｜ＤＰ−ＤＭ｜を任意に調整できるので、専用のテストプログラムや評価ボードで構成されるＬＳＩテスタやパターン発生器を用いることなく、受信用レシーバの感度を評価することができるようになる。
【００４６】
また、第１のスイッチ回路により基準電圧発生回路に供給される電源電圧を遮断できるので、基準電圧発生回路の基準電圧信号を出力する端子をオープン状態にすることができ、基準電圧発生回路が発生する基準電圧信号と信号入力端子から入力される任意の電圧レベルの電圧信号との排他的な切り替えを容易に実現することができる。
【００４７】
また、トランシーバ・インタフェース内部でテスト用データを発生しこのテスト用データを１対の差動電圧信号に変換して直接受信用レシーバへ入力できるので、送信系と受信系の評価がトランシーバ・インタフェース自身で可能になる自己組み込みテスト（ＢＩＳＴ）を実現することができる。
【発明を実施するための最良の形態】
【００４８】
以下、本発明の実施の形態について、図１〜４を用いて説明する。
（実施の形態１）
図１は本実施の形態１におけるトランシーバ・インタフェースの構成の一例を示す図である。但し、前述した図５に基づいて説明した部材に対応する部材には同一の符号を付して、説明を省略する。図１において、１０はトランシーバ・インタフェース本体を示す。
【００４９】
このトランシーバ・インタフェース１０は、一定電圧レベルの基準電圧信号に代えて、外部より入力される任意の電圧レベルの電圧信号を１対の電流駆動型ドライバ１３、１４へ入力できる点が従来のトランシーバ・インタフェースと異なる。なお、ここでは、差動電圧信号生成回路はインバータ１２と１対の電流駆動型ドライバ１３、１４からなる。
【００５０】
図１において、１１は基準電圧発生回路を、１６は第２のスイッチ回路を示す。第２のスイッチ回路１６は、図１に示すようにインバータとＰチャネルトランジスタとＮチャネルトランジスタからなる。
【００５１】
１７０は信号入力端子ＡＡＰを示す。信号入力端子ＡＡＰ１７０は第２のスイッチ回路１６と接続されており、外部からの任意の電圧レベルの電圧信号を入力する。第２のスイッチ回路１６は、１対の電流駆動型ドライバ１３、１４への信号入力端子ＡＡＰ１７０からの電圧信号の供給を制御する。
【００５２】
１８０は第１の制御端子を示す。第１の制御端子１８０は第２のスイッチ回路１６および基準電圧発生回路１１内に設けられた第１のスイッチ回路（図示せず。後述する。）と接続されている。図示しない第１のスイッチ回路は、１対の電流駆動型ドライバ１３、１４への基準電圧信号の供給を制御する。
【００５３】
ここでは、切替回路は上記第１のスイッチ回路と第２のスイッチ回路からなり、基準電圧発生回路１１が発生する基準電圧信号と信号入力端子ＡＡＰ１７０から入力される電圧信号とを切り替えて１対の電流駆動型ドライバ１３、１４へ入力する。また、第１の制御端子１８０から当該切替回路の切り替え動作を制御する制御信号（すなわち第１のスイッチ回路と第２のスイッチ回路を制御する制御信号）が入力される。
【００５４】
次に、このトランシーバ・インタフェース１０の動作について説明する。
第１の制御端子１８０から入力される制御信号の信号レベルが“Ｈ”の場合、第２のスイッチ回路１６は、信号入力端子ＡＡＰ１７０から入力される電圧信号を１対の電流駆動型ドライバ１３、１４へ供給し、図示しない第１のスイッチ回路は、基準電圧発生回路１１から基準電圧信号が発生しないようにする。
【００５５】
一方、第１の制御端子１８０から入力される制御信号の信号レベルが“Ｌ”の場合、第２のスイッチ回路１６は信号入力端子ＡＡＰ１７０から入力される電圧信号を遮断し、図示しない第１のスイッチ回路は、基準電圧発生回路１１が基準電圧信号を発生するようにする。したがって、この場合、前述した従来のトランシーバ・インタフェースと同様に、基準電圧発生回路１１からの基準電圧信号が１対の電流駆動型ドライバ１３、１４に供給される。
【００５６】
以上のように構成することにより、、基準電圧発生回路１１からの一定電圧レベルの基準電圧信号に代えて、外部より入力される任意の電圧レベルの電圧信号を１対の電流駆動型ドライバ１３、１４へ供給することが可能となる。
【００５７】
次に、本実施の形態１における電流駆動型ドライバの構成の一例について説明する。
図２は本実施の形態１における電流駆動型ドライバの構成の一例を示す図である。但し、前述した図６に基づいて説明した部材に対応する部材には同一の符号を付して、説明を省略する。
【００５８】
この電流駆動型ドライバ２０は、基準電圧入力端子２００に、基準電圧発生回路からの基準電圧信号と信号入力端子ＡＡＰからの電圧信号が切り替えて入力される点が、従来の電流駆動型ドライバと異なる。
【００５９】
この電流駆動型ドライバ２０は図１に示す電流駆動型ドライバ１３に対応する。なお、差動電圧信号入出力端子ＤＭに接続する電流駆動型ドライバについてもこれと同様の構成・動作となるので、説明を省略する。
【００６０】
以下、この電流駆動型ドライバ２０の動作を説明する。
基準電圧入力端子２００から入力される信号の電圧レベルをＶｒｅｆとすると、負帰還のオペアンプ２１は、抵抗２９に流れる電流Ｉｏが、
Ｉｏ＝Ｖｒｅｆ／Ｒ
になるよう制御する。
【００６１】
ここで、カレントミラーを構成するトランジスタ２２、２３のチャンネル幅およびチャンネル長を同じとし（すなわちカレントミラー比を１とし）、抵抗２９を１０［ＫΩ］とした場合、トランジスタ２３の出力電流Ｉ１は、
Ｉ１＝Ｉｏ＝Ｖｒｅｆ（１／１００００）＝１００Ｖｒｅｆ［μＡ］
となる。同様にトランジスタ２６、２７で構成されるカレントミラーのカレントミラー比を１０、トランジスタ２４、２５で構成されるカレントミラーのカレントミラー比を２０とすると、トランジスタ２７の出力電流Ｉ２は、
Ｉ２＝１０×Ｉ１＝Ｖｒｅｆ［ｍＡ］
となり、トランジスタ２５の出力電流Ｉ３は、
Ｉ３＝２０×Ｉ２＝２０Ｖｒｅｆ［ｍＡ］
となる。よって、電圧Ｖｒｅｆに比例した電流を流すドライバが実現できる。
【００６２】
送信データの信号レベルが“Ｈ”の場合、トランジスタ２８がオンして電流Ｉ３がトランジスタ２５から外部抵抗２３０、２３１へ流れ、差動電圧信号出力端子２２０（端子ＤＰ）の電圧レベルが決定する。例えば、上記条件の下、電圧Ｖｒｅｆが０．８［Ｖ］、外部抵抗２３０、２３１がそれぞれ５０［Ω］とすると、差動電圧信号出力端子２２０（端子ＤＰ）の電圧レベルＶｄｐは、
Ｖｄｐ＝Ｉ３／（（１／Ｒｓ１）＋（１／Ｒｓ２））
＝２０Ｖｒｅｆ／（（１／Ｒｓ１）＋（１／Ｒｓ２））
＝２０×０．８×（５０／２）
＝４００ｍＶ
となる。
【００６３】
一方、送信データの信号レベルが“Ｌ”の場合、トランジスタ２８はオフするので、電流Ｉ３は外部抵抗に流れず、差動電圧信号入出力端子２２０（端子ＤＰ）の電圧レベルは接地電源電圧ＶＳＳになる。
【００６４】
このように、差動電圧信号入出力端子ＤＰ、ＤＭの電圧レベルは、電流Ｉ３（すなわち基準電圧入力端子２００へ入力される信号の電圧レベル）と外部抵抗の抵抗値によって決定する。したがって、差動電圧信号入出力端子ＤＰ、ＤＭの電圧レベルは、基準電圧入力端子２００へ入力される信号の電圧レベルに応じた電圧レベルとなる。
【００６５】
次に、本実施の形態１における基準電圧発生回路の構成の一例について説明する。
図３は本実施の形態１における基準電圧発生回路の構成の一例を示す図である。但し、前述した図７に基づいて説明した部材に対応する部材には同一の符号を付して、説明を省略する。
【００６６】
図３において、３８は第１のスイッチ回路としてのＰチャネルトランジスタを、３９は第２の制御端子を示す。第２の制御端子３９には、図１に示す第１の制御端子１８０から入力される制御信号が入力される。
【００６７】
以上のように構成された基準電圧発生回路について、以下その動作を説明する。
第２の制御端子３９から入力される制御信号の信号レベルが“Ｌ”の場合、Ｐチャンネルトランジスタ３８がオンして、前述した従来のトランシーバ・インタフェースと同様に、シリコンのエネルギーギャップ電圧（１．２［Ｖ］）に等しい電圧レベルの基準電圧信号を発生する。
【００６８】
一方、第２の制御端子３９から入力される制御信号の信号レベルが“Ｈ”の場合、Ｐチャネルトランジスタ３８がオフして、定電流源３７と電源が遮断され電流が流れなくなり、基準電圧出力端子３０の電圧レベルは十分高いインピーダンスになる。
【００６９】
したがって、制御信号の信号レベルが“Ｈ”の場合には、図１に示す第２のスイッチ回路１６が信号入力端子ＡＡＰ１７０と１対の電流駆動型ドライバ１３、１４を接続するとともに、図３に示すＰチャネルトランジスタ（第２のスイッチ回路）３８が基準電圧発生回路への電源電圧の供給を遮断し、信号入力端子ＡＡＰ１７０からの電圧信号が電流駆動型ドライバ１３、１４へ供給される。
【００７０】
以上のように構成することにより、第１のスイッチ回路３８を制御することによって、基準電圧発生回路１１に供給される電源電圧を遮断し、基準電圧信号を出力する基準電圧出力端子３０をオープン状態（インピーダンスが十分高い状態）にすることができるので、基準電圧発生回路１１からの基準電圧信号と信号入力端子ＡＡＰ１７０からの任意の電圧レベルの電圧信号との排他的な切り替えを容易に実現することができる。
【００７１】
以上のように、本実施の形態１によれば、一定電圧レベルの基準電圧信号に代えて、信号入力端子ＡＡＰ１７０から入力される任意の電圧レベルの電圧信号を１対の電流駆動型ドライバ１３、１４へ入力できるので、トランシーバ・インタフェース１０のテスト時に、１対の差動電圧信号入出力端子ＤＰ１５０、ＤＭ１６０から出力される１対の差動電圧信号の電位差｜ＤＰ−ＤＭ｜を任意に調整することが可能となる。
【００７２】
したがって、専用のテストプログラムや評価ボードで構成されるＬＳＩテスタやパターン発生器を用いることなく、この１対の差動電圧信号を用いて受信用レシーバの感度を評価することが可能となる。
【００７３】
すなわち、データ送信系のテスト時に１対の差動電圧信号入出力端子ＤＰ、ＤＭから出力される１対の差動電圧信号を、シリアル・ケーブルを介して接続される別のトランシーバ・インタフェースの受信テスト用入力パターンとして使用し、かつ送信データ入力端子１１０へ入力する送信テスト用入力パターンをその別のトランシーバ・インタフェースの受信テスト用比較パターンとして使用してその別のトランシーバ・インタフェースの受信系のテストを行う際に、受信用レシーバの感度を評価することが可能となる。
【００７４】
（実施の形態２）
次に、本実施の形態２におけるトランシーバ・インタフェースの構成の一例について、図４を用いて説明する。
【００７５】
図４は本実施の形態２におけるトランシーバ・インタフェースの構成の一例を示す図である。但し、前述した実施の形態１と同じ構成を有する部材には同一の符号を付して、説明を省略する。図４において、４０はトランシーバ・インタフェース本体を示す。このトランシーバ・インタフェース４０は、テスト用の回路を具備する点が実施の形態１におけるトランシーバ・インタフェースと異なる。
【００７６】
４１は送信データ用保持レジスタを、４２は送信用レジスタを示す。送信用レジスタ４２はテスト用データを保持する。送信データ用保持レジスタ４１は、送信データ入力端子１１０からのデータと送信用レジスタ４２からのデータを排他的に保持する。すなわち、通常動作時（データ送信時）には送信データ入力端子１１０から入力される送信データを保持し、テスト時には送信用レジスタ４２から入力されるテスト用送信データを保持する。この送信データ用保持レジスタ４１から出力されるデータが１対の差動電圧信号に変換される。
【００７７】
４３は比較器を、４４は受信データ用保持レジスタを示す。受信データ用保持レジスタ４４は、受信用レシーバ１５からのデータを保持する。受信データ用保持レジスタ４４は、通常動作時（データ受信時）にはこの保持したデータを受信データ出力端子ＲＥＣ１４０へ出力する。比較器４３は、テスト時に、送信用レジスタが保持するテスト用送信データと受信データ用保持レジスタ４４が保持するデータの比較結果を示す信号を出力する。
【００７８】
４１０は第３の制御端子を、４２０はビットエラー出力端子（比較結果出力端子）を示す。第３の制御端子４１０は、送信データ用保持レジスタ４１、送信用レジスタ４２、比較器４３、受信データ用保持レジスタ４４を制御する制御信号を入力する。ビットエラー出力端子４２０は比較器４３からの比較結果を示す信号を外部へ出力する。
【００７９】
なお、外部抵抗４３１〜４３４（抵抗値Ｒｓ）は、電子デバイスとの通信を行う場合を想定したものである。つまり、電子デバイスと通信を行うことは、差動電圧信号入出力端子ＤＰ１５０、ＤＭ１６０を外部抵抗４３１〜４３４で終端したことに相当する。
【００８０】
以上のように構成されたトランシーバ・インタフェースの動作について、テスト時の動作に絞って以下に説明する。
テスト時には、送信用レジスタ４２が保持するテスト用データを送信データ保持用レジスタ４１へロードし、かつ送信データ入力端子１１０からの送信データの送信データ保持用レジスタ４１への入力を遮断する制御信号が第３の制御端子４１０より入力される。なお、通常のデータ送信時には、制御信号は、送信用レジスタ４２が送信データ入力端子１１０からの送信データを保持する信号となる。
【００８１】
したがって、テスト時には、送信用レジスタ４２が保持するテスト用データが１対の差動電圧信号に変換される。このとき、１対の差動電圧信号入出力端子ＤＰ１５０、１６０には１対の電流駆動型ドライバ１３、１４へ入力される電圧信号の電圧レベルと外部抵抗４３１〜４３４の抵抗値によって決まる電圧が発生する。
【００８２】
受信用レシーバ１５は、１対の差動電圧信号入出力端子ＤＰ１５０、１６０に発生した電圧に応じたデータを出力する。すなわち、１対の差動電圧信号入出力端子ＤＰ１５０、１６０の電圧レベルが
ＤＰ  ＞  ＤＭ
の場合には、信号レベルが“Ｈ”の信号を受信データ用保持レジスタ４４へ出力し、
ＤＰ  ＜  ＤＭ
の場合には、信号レベルが“Ｌ”の信号を受信データ用保持レジスタ４４へ出力する。
【００８３】
また、テスト時に第３の制御端子４１０より入力される制御信号は、受信用レシーバ１５からのデータを受信データ用保持レジスタ４４に保持させ、かつ受信データ用保持レジスタ４４が保持するデータと送信用レジスタ４２が保持するデータを比較器４３により比較させる信号にもなる。なお、通常のデータ受信時には、制御信号は、受信用レシーバ１５からのデータを受信データ用保持レジスタ４４に保持させるとともに、この保持したデータを受信データ出力端子ＲＥＣ１４０へ出力させる信号となる。
【００８４】
比較器４３はＥＸ−ＯＲ回路と同一の動作を行い、送信用レジスタ４２が保持するデータと受信データ用保持レジスタ４４が保持するデータが一致すれば、例えば信号レベルが“Ｌ”の信号をビットエラー出力端子４２０へ出力する。但し、論理の制約は無いものとする。
【００８５】
なお、通常のデータ送信時には、従来と同様に、受信用レシーバ１５への信号入力を禁止するなどの機能が必要となるが、このトランシーバ・インタフェース４０のテスト時には、その機能をＯＦＦする。
【００８６】
トランシーバ・インタフェース４０の送信系・受信系のテスト時には、第１の制御端子１８０へ入力する制御信号の信号レベルを“Ｌ”として、１対の電流駆動型ドライバ１３、１４へ基準電圧発生回路１１からの基準電圧信号を入力する。このようにすれば、ビットエラー出力端子４２０から出力される比較結果より、トランシーバ・インタフェース４０の送信系・受信系の“良”、“否”を判定できる。
【００８７】
また、受信用レシーバの感度を評価する時には、第１の制御端子１８０へ入力する制御信号の信号レベルを“Ｈ”として、１対の電流駆動型ドライバ１３、１４へ信号入力端子１７０からの任意の電圧レベルの電圧信号を入力する。このようにすれば、信号入力端子ＡＡＰ１７０へ入力する信号の電圧レベルを変化させることで、ビットエラー出力端子４２０から出力される比較結果より、受信用レシーバの感度を評価できる。
【００８８】
なお、送信用レジスタ４２の構成は、一般に使われているＬＦＳＲ（Ｌｉｎｅｒ  Ｆｅｅｄｂａｃｋ  Ｓｈｉｆｔ  Ｒｅｇｉｓｔｅｒ）と同等な機能をもつレジスタを使用することも可能である。
【００８９】
本実施の形態２によれば、高価で高機能なＬＳＩテスタやパターン発生器を使用することなく、トランシーバ・インタフェース内部でテスト用の入力パターンを発生でき、かつこのテスト用の入力パターンを１対の差動電圧信号に変換して直接受信用レシーバへ入力できるので、送信系と受信系の評価がトランシーバ・インタフェース自身で可能になる自己組み込みテスト（ＢＩＳＴ）を実現することができる。
【００９０】
また、専用のテストプログラムや評価ボードで構成されるＬＳＩテスタやパターン発生器を使用することなく、受信用レシーバへ入力する１対の差動電圧信号の電位差｜ＤＰ−ＤＭ｜の振幅を任意に変えることができ、受信用レシーバの感度の評価もトランシーバ・インタフェース内部で実施できる。
【産業上の利用可能性】
【００９１】
本発明にかかるトランシーバ・インタフェースによれば、１対の差動電圧信号の電位差｜ＤＰ−ＤＭ｜を任意に調整でき、専用のテストプログラムや評価ボードで構成されるＬＳＩテスタやパターン発生器を用いることなく受信用レシーバの感度を評価することができるので、マウス、ハブなどのパーソナルコンピュータの周辺機器からデジタルスチルカメラ、携帯電話などのポータブル機器などに使用されるＵＳＢや、シリアルＡＴＡ、ＩＥＥＥ１３９４などのシリアル・バス規格を実現するインタフェース等に有用である。
【図面の簡単な説明】
【００９２】
【図１】本発明の実施の形態１におけるトランシーバ・インタフェースの構成の一例を示す図
【図２】本発明の実施の形態１におけるトランシーバ・インタフェースの電流駆動型ドライバの構成の一例を示す図
【図３】本発明の実施の形態１におけるトランシーバ・インタフェースの基準電圧発生回路の構成の一例を示す図
【図４】本発明の実施の形態２におけるトランシーバ・インタフェースの構成の一例を示す図
【図５】従来のトランシーバ・インタフェースの構成の一例を示す図
【図６】従来のトランシーバ・インタフェースの電流駆動型ドライバの構成の一例を示す図
【図７】従来のトランシーバ・インタフェースの基準電圧発生回路の構成の一例を示す図
【図８】従来のトランシーバ・インタフェースのテストシステムの構成の一例を示す図
【符号の説明】
【００９３】
１０、５０      トランシーバ・インタフェース
１１、５１      基準電圧発生回路
１２      インバータ
１３、１４      電流駆動型ドライバ
１５      受信用レシーバ
１６      第２のスイッチ回路
２０      電流駆動型ドライバ
２１      オペアンプ
２２〜２５      Ｐチャネル型トランジスタ
２６〜２８      Ｎチャネル型トランジスタ
２９      抵抗
３０      基準電圧出力端子
３１〜３３      ｎｐｎトランジスタ
３４〜３６      抵抗
３７      定電流源
３８      Ｐチャネルトランジスタ（第１のスイッチ回路）
３９      第２の制御端子
４０      トランシーバ・インタフェース
４１      送信データ用保持レジスタ
４２      送信用レジスタ
４３      比較器
４４      受信データ用保持レジスタ
８０      テストシステム
８１      比較パターン発生部
８２      入力パターン発生部
８３      受信データ用比較器
８４、８５      送信データ用比較器
１１０      送信データ入力端子
１２０      電源入力端子
１３０      接地電源入力端子
１４０      受信データ出力端子
１５０、１６０      差動電圧信号入出力端子
１７０      信号入力端子
１８０      第１の制御端子
２００      基準電圧入力端子
２１０      送信データ入力端子
２２０      差動電圧信号出力端子
２３０、２３１      外部抵抗
４１０      第３の制御端子
４２０      ビットエラー出力端子
４３１〜４３４      外部抵抗
【図１】
2005267124.tif 000003
【図２】
2005267124.tif 000004
【図３】
2005267124.tif 000005
【図４】
2005267124.tif 000006
【図５】
2005267124.tif 000007
【図６】
2005267124.tif 000008
【図７】
2005267124.tif 000009
【図８】
2005267124.tif 000010