(57)【要約】【課題】  素子分離を行った半導体装置において，寄生トランジスタによるリーク電流の影響をできるだけ小さくし，素子のハンプ特性を抑える。【解決手段】  素子領域Ｓのシリコン層１３０上にパッド酸化膜１４０，窒化膜１５０を順次形成する工程と，窒化膜１５０上及び素子分離領域Ａのシリコン層１３０上に固定電荷を発生する金属酸化膜１８０を形成する工程と，酸化処理を施し，素子分離領域Ａにフィールド酸化膜１６０を形成する工程と，窒化膜１５０上の金属酸化膜１８０と窒化膜１５０とパッド酸化膜１４０とを除去する工程と，を含むことを特徴とする半導体装置の製造方法により，素子分離領域Ａに形成される寄生トランジスタの閾値電圧を高くしてオンするのを防ぎ，ハンプ特性を抑えることができる。【選択図】    図１
2005093897.tif 000002
【特許請求の範囲】
【請求項１】
素子の分離にＬＯＣＯＳ法を用いた半導体装置であって；
断面形状に傾斜部を有する素子分離領域のシリコン層と，
前記傾斜部を有する素子分離領域のシリコン層上に形成された，固定電荷を発生する金属酸化膜と，
前記金属酸化膜上に形成されたフィールド酸化膜と，
を備えることを特徴とする半導体装置。
【請求項２】
前記シリコン層は絶縁酸化膜上に形成されたＳＯＩ構造のシリコン層であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記素子は，ＮチャネルＭＯＳＦＥＴであり，前記固定電荷は，負の固定電荷であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記金属酸化膜は，酸化アルミニウムであることを特徴とする請求項３に記載の半導体装置。
【請求項５】
素子の分離にＬＯＣＯＳ法を用いる半導体装置の製造方法において；
素子領域のシリコン層上にパッド酸化膜，窒化膜を順次形成する工程と，
前記窒化膜上及び素子分離領域のシリコン層上に固定電荷を発生する金属酸化膜を形成する工程と，
酸化処理を施し，前記素子分離領域にフィールド酸化膜を形成する工程と，
前記窒化膜上の金属酸化膜と前記窒化膜と前記パッド酸化膜とを除去する工程と，
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記シリコン層は絶縁酸化膜上に形成されたＳＯＩ構造のシリコン層であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記素子は，ＮチャネルＭＯＳＦＥＴであり，前記固定電荷は，負の固定電荷であることを特徴とする請求項５または６に記載の半導体装置の製造方法。
【請求項８】
前記金属酸化膜は，酸化アルミニウムであることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
素子の分離にＬＯＣＯＳ法を用いる半導体装置の製造方法において；
素子領域のシリコン層上にパッド酸化膜，窒化膜を順次形成する工程と，
酸化処理を施し，素子分離領域にフィールド酸化膜を形成する工程と，
前記フィールド酸化膜に不純物を注入し，前記フィールド酸化膜に固定電荷を発生させる工程と，
前記窒化膜と前記パッド酸化膜とを除去する工程と，
を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
前記シリコン層は絶縁酸化膜上に形成されたＳＯＩ構造のシリコン層であることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記不純物の注入は，斜めイオン注入を行うことを特徴とする請求項９または１０に記載の半導体装置の製造方法。
【請求項１２】
前記素子は，ＮチャネルＭＯＳＦＥＴであり，前記固定電荷は，負の固定電荷であることを特徴とする請求項９，１０または１１のいずれかに記載の半導体装置の製造方法。
【請求項１３】
前記不純物は，フッ素イオンであることを特徴とする請求項１２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，半導体装置に関し，特に，半導体基板としてＳＯＩ（Ｓｉｌｉｃｏｎ  ＯｎＩｎｓｕｌａｔｏｒ）基板を使用し，ＳＯＩ基板の素子分離技術としてＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）法を用いた場合に，素子分離部分に形成される寄生トランジスタによる素子間のリーク電流を低減した半導体装置，及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年，半導体素子を形成する基板として，閾値特性改善，寄生容量の低減等の目的で，ＢＯＸ酸化膜と呼ばれる絶縁性の層の上にシリコン層が形成されたＳＯＩ基板が多用されている。
【０００３】
このシリコン層（ＳＯＩ層）は素子分離のためにトレンチ構造，もしくはＬＯＣＯＳ法によって分離される。ＳＯＩ基板上のＭＯＳＦＥＴ素子は，ＳＯＩ基板に通常のＳｉ基板上のＭＯＳＦＥＴと同様のプロセスを用いて製造される。以下にＬＯＣＯＳ法を用いたＳＯＩ基板上のＭＯＳＦＥＴ素子の製造プロセスを説明する。
【０００４】
ＬＯＣＯＳ法による素子分離は，非特許文献１に示されているように，まず，ＳＯＩ基板にパッド酸化膜となる酸化膜を形成し，さらに室化膜を堆積したのち，光学マスクとしてレジストを用いるような通常のフォトリソグラフィ法によりパターニングを行い，素子分離領域のパッド酸化膜及び室化膜を除去する。
【０００５】
次に熱処理を施し素子分離領域にフィールド酸化膜（ＬＯＣＯＳ酸化膜）を形成する。ＳＯＩ層の厚さには限界があるため，フィールド酸化膜はバルク構造のＭＯＳＦＥＴと異なり，ＳＯＩ層に比べて大幅に厚くなることはない。ＬＯＣＯＳ酸化膜形成後，窒化膜およびパッド酸化膜を除去する。その後は通常のＭＯＳＦＥＴと同様にゲート酸化膜，電極形成，ソース，ドレイン形成工程を行う。
【０００６】
以上の製造工程は一例にすぎず，例えば通常基板のＭＯＳＦＥＴを作成するときのようなＬＤＤ（Ｌｉｇｈｔ１ｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を形成するなどいくつかのバリエーションが存在するが，本発明の本質には関係がないためここでは省略する。
【０００７】
このＬＯＣＯＳ法ではＢＯＸ酸化膜とＬＯＣＯＳ酸化膜との間に断面が三角形状の薄いシリコン層であるエッジ領域が形成され，この層が寄生ＭＯＳＦＥＴとなる。この寄生ＭＯＳＦＥＴは，本素子のＭＯＳＦＥＴに悪影響を与え，リーク電流を増加させ，本素子の電流特性にこぶ（ハンプ）ができたように見えるハンプ特性となる不具合を発生する。そのため寄生ＭＯＳＦＥＴがある場合の閥値電圧は，本来のＭＯＳＦＥＴよりも低くなってしまう。
【０００８】
一方，シリコン層をエッチングして溝を作り，その溝に酸化膜を埋め込むトレンチ構造は，例えばＩＥＥＥ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥ  ＬＥＴＴＥＲＳ，ＶＯＬ．６，ＪＵＮＥ  １９９５などに開示されている。また，ＬＯＣＯＳ法で問題となるハンプ特性についての不具合は，トレンチ構造により分離すれば解決できるという提案が，文献Ｓ．−Ｗ  Ｋａｎｇ  ＩＥＥＥ  ＥＤＬ−１６，ｎｏ．６  １９９５でなされている。
【０００９】
しかし，このトレンチ構造による分離は，素子分離領域に溝を形成したり，溝以外に被着した酸化膜を除去したりする工程が必要となり，ＬＯＣＯＳ法に比べて工程数が多くなるため，製造コストも高くなってしまう。そのため，低コストが要求される素子に適用することはできなかった。
【００１０】
そこで，ＬＯＣＯＳ法を用いながら，ハンプ特性を改善する方法が特許文献１や特許文献２に開示されている。特許文献１では，寄生ＭＯＳＦＥＴが形成されるＬＯＣＯＳエッジ形状を改善する方法が，また特許文献２では，エッジ領域に不純物を注入してエッジ濃度を高くすることにより，寄生ＭＯＳＦＥＴがオンするのを防ぐ方法が示されている。
【００１１】
また，特許文献４ではＬＯＣＯＳ分離領域に溝を形成して不純物注入することにより，リーク電流を抑制する方法が，また特許文献３及び５についてトレンチ構造の素子分離方法における，リーク電流を低減する方法が示されている。
【００１２】
【特許文献１】特開２０００−３０６９９４号公報
【特許文献２】特開２００３−１２４３０３号公報
【特許文献３】特開平１−１３８７３０号公報
【特許文献４】特開平７−１１５１２５号公報
【特許文献５】特開２００１−１４８４１８号公報
【特許文献６】特開２００１−１０２５７１号公報
【非特許文献１】Ｊ．Ｗ．Ｔｈｏｍａｓ  ｅｔ．ａ１．，Ｐｒｏｃｅｅｄｉｎｇｓ  ＩＥＥＥ  Ｉｎｔｒ．ＳＯＩｃｏｎｆ．，１１６（１９９５）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら，ＬＯＣＯＳ法を用いた素子分離において，上記のような方法を適用しても，ハンプ特性が完全には抑えられず，また，エッジ領域に不純物を注入してエッジ濃度を高くする方法ではエッジ領域の不純物が本素子部に拡散し，本素子特性に悪影響を及ぼすことがあった。
【００１４】
本発明は，従来の半導体装置，及び半導体装置の製造方法に関する上記問題点に鑑みてなされたものであり，本発明の目的は，素子分離を行った半導体基板において，寄生トランジスタによるリーク電流の影響をできるだけ小さくし，素子のハンプ特性を抑えることのできる，新規かつ改良された半導体装置，及び半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１５】
上記課題を解決するために，本発明のある観点によれば，ＬＯＣＯＳ法を用いた素子分離領域に，断面形状に傾斜部を有するシリコン層と，傾斜部を有するシリコン層上に形成された固定電荷を発生する金属酸化膜と，金属酸化膜上に形成されたフィールド酸化膜と，を備えることを特徴とする半導体装置が提供される。
【００１６】
こうして，固定電荷を発生する金属酸化膜を素子分離領域のシリコン層上に形成することにより，シリコン層とフィールド酸化膜との間に形成される寄生トランジスタの閾値電圧を高くすることができるため，リーク電流の影響を低減して素子のハンプ特性を抑えることができる。
【００１７】
また，上記半導体装置を得るために，素子領域のシリコン層上にパッド酸化膜，窒化膜を順次形成する工程と，窒化膜上及び素子分離領域のシリコン層上に固定電荷を発生する金属酸化膜を形成する工程と，酸化処理を施し，素子分離領域にフィールド酸化膜を形成する工程と，窒化膜上の金属酸化膜と窒化膜とパッド酸化膜とを除去する工程と，を含むことを特徴とする半導体装置の製造方法が提供される。
【００１８】
ここで半導体素子の構造は，バルク構造であってもよいが，シリコン層が絶縁酸化膜上に形成されたＳＯＩ構造であると，素子分離領域との境界部のシリコン層のエッジ領域上に形成された金属酸化膜に固定電荷を置くことができ，エッジ領域に形成される寄生トランジスタの閾値電圧を高くできるので，ハンプ特性を効果的に低減することができる。
【００１９】
また，素子がＮチャネルＭＯＳＦＥＴである場合は，負の固定電荷を金属酸化膜に発生することにより寄生トランジスタの閾値電圧を高くすることができ，負の固定電荷を発生する金属酸化膜としては，酸化アルミニウムを用いることが好ましい。素子がＰチャネルＭＯＳＦＥＴである場合は，正の固定電荷を金属酸化膜に発生することにより寄生トランジスタの閾値電圧を高くすることができる。
【００２０】
また，本発明の別の観点によれば，寄生トランジスタの閾値電圧を高くするために，素子領域のシリコン層上にパッド酸化膜，窒化膜を順次形成する工程と，酸化処理を施し，素子分離領域にフィールド酸化膜を形成する工程の後に，フィールド酸化膜に不純物を注入し，フィールド酸化膜に固定電荷を発生させる工程を追加し，その後窒化膜とパッド酸化膜とを除去する工程と，を含む半導体装置の製造方法を提供することができる。
【００２１】
このとき不純物の注入は斜めイオン注入を行うことにより，ＳＯＩ構造の素子分離領域境界部のエッジ領域部のシリコン層の傾斜部上に形成されたフィールド酸化膜に効果的に負の固定電荷を発生することができる。素子がＮチャネルＭＯＳＦＥＴであるときには，フィールド酸化膜に負の固定電荷を発生することが好ましく，注入不純物としてフッ素イオンを用いることができる。
【発明の効果】
【００２２】
以上詳述したように本発明によれば，素子分離領域のシリコン層とフィールド酸化膜との間に固定電荷を発生する金属酸化膜を形成することにより，またはシリコン層上のフィールド酸化膜に固定電荷を発生することにより，シリコン層とフィールド酸化膜との間に形成される寄生トランジスタの閾値電圧を高くし，リーク電流の影響を低減して素子のハンプ特性を抑えることができる。
【発明を実施するための最良の形態】
【００２３】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２４】
（第１の実施の形態）
図１は，本実施の形態のＳＯＩ構造を有する半導体装置の素子部と素子分離領域との境界部分のチャネル方向の断面である。図１を参照して説明すると，半導体装置は，ＬＯＣＯＳ法を用いて，各素子間をフィールド酸化膜１６０によって電気的に分離している。素子領域Ｓにおいては，従来と同様に，ＢＯＸ酸化膜層１２０上に，例えばＰ型のシリコン層１３０が形成された基板１１０上に，ゲート酸化膜１７０が形成され，ゲート酸化膜１７０上にゲート電極１７５が形成されてＮチャネルＭＯＳＦＥＴを形成する。
【００２５】
素子分離領域Ａにおいては，断面形状に傾斜部を有するシリコン層１３０上とＢＯＸ酸化膜層１２０上とに，金属酸化膜１８０，例えば酸化アルミニウム（Ａｌ２Ｏ３）が形成され，その上にフィールド酸化膜１６０が形成された構造となっている。
【００２６】
素子分離領域Ａの特にＢＯＸ酸化膜層１２０とフィールド酸化膜１６０で囲まれたシリコン層１３０の三角形状のエッジ領域１３５は，寄生ＭＯＳＦＥＴ（ＮチャネルＭＯＳＦＥＴ）となり，ハンプ特性の原因となり，本素子の特性に悪影響を与える。本実施の形態の素子分離領域Ａの構造では，金属酸化膜１８０（例えばＡｌ２Ｏ３）を形成したことにより，シリコン層１３０のＳｉ界面で，Ａｌ２Ｏ３との反応が起こり，Ｓｉとの界面に欠陥が生じる。
【００２７】
Ａｌ２Ｏ３の欠陥中には負の固定電荷が含まれるため，エッジ領域のフラットバンド電圧が上昇し，寄生ＮチャネルＭＯＳＦＥＴ閾値を上げることができる。これにより，寄生ＮチャネルＭＯＳＦＥＴがオンしにくくなり，ハンプ特性を低減し，本素子への影響を抑えることができる。本実施の形態の場合Ａｌ２Ｏ３を用いたが，負の固定電荷が含まれる金属酸化膜であればよく，例えばハフニウムオキサイドでもよい。
【００２８】
また，ＳＯＩ層がＮ型で，本素子がＰチャネルＭＯＳＦＥＴの場合，エッジ領域には勿論寄生ＰチャネルＭＯＳＦＥＴが形成される。この場合はＡｌ２Ｏ３を形成することは逆効果であり，正の固定電荷が含まれる酸化膜を形成することが好ましい。本実施の形態においては，特にハンプ特性の問題が大きいＮチャネルＭＯＳＦＥＴの場合について説明することとする。
【００２９】
次に本実施の形態の半導体装置の製造方法について説明する。図２は第１の実施の形態を利用した場合の素子部と素子分離領域との境界部分のチャネル方向の工程断面図である。まず，基板１１０上に約１５００ÅのＢＯＸ酸化膜層１２０，約５００Åのシリコン層１３０を順次形成し，シリコン層１３０上にパッド酸化膜１４０を約７０Å程度形成し，さらに室化膜１５０を約１０００Å堆積する（図２（ａ））。ここで，パッド酸化膜１４０はシリコン層１３０上と室化膜１５０の密着性を向上させる効果がある。
【００３０】
その後，フォトリソグラフィ法によりパターニングを行い，素子分離領域のパッド酸化膜１４０及び室化膜１５０を除去して，シリコン層１３０を露出する（図２（ｂ））。次に，スパッタ装置またはＣＶＤ法により，室化膜１５０上とシリコン層１３０上とに金属酸化膜として，例えば酸化アルミニウム（Ａｌ２Ｏ３）１８５を約２０Å形成する（図２（ｃ））。
【００３１】
Ａｌ２Ｏ３１８５が形成された状態のまま熱処理を施し，素子分離領域にフィールド酸化膜１６０が厚さ方向に約１０００Å形成される（図２（ｄ））。この時の熱処理は，例えば約１０００℃，６０分のドライ酸化である。このフィールド酸化膜１６０が形成されることにより，隣接する素子間が電気的に分離されるが，素子領域寄りの部分には，室化膜１５０が持ち上げられ，バーズビークと言われるシリコン層１３０のエッジ領域１３５，が約５００Åの長さで形成される。
【００３２】
このエッジ領域１３５は，先にも述べたように寄生ＭＯＳＦＥＴとなる部分である。しかし本実施の形態の寄生ＭＯＳＦＥＴでは，シリコン層１３０上に金属酸化膜であるＡｌ２Ｏ３１８５が形成されており，Ａｌ２Ｏ３１８５中のシリコン層１３０との界面には負の固定電荷が発生するために，フラットバンド電圧が上昇し，寄生ＮチャネルＭＯＳＦＥＴの閾値が上昇する。
【００３３】
その後は，従来と同様に図２（ｅ）に示すように室化膜１５０及びパッド酸化膜１４０を除去してから，図２（ｆ）に示すようにゲート酸化膜１７０を約３０Å形成し，例えばポリシリコンのゲート電極１７５やソース及びドレイン領域（図示せず）が形成され，素子領域が完成する。ここで，上記の酸化膜や窒化膜等の形成は，例えばＣＶＤ法を用いて形成する。またフィールド酸化膜を形成する前に素子分離領域のシリコン層上に金属酸化膜を形成することに，本実施の形態の特徴があり，それ以外の製造プロセスについては他にも様々な方法を適用することができる。
【００３４】
図４に本実施の形態を用いた場合のＩｄ−Ｖｇ特性を示す。素子分離領域のエッジ領域に生じる寄生ＭＯＳＦＥＴの閾値を上げることができ，従来に比べてハンプが抑制され，ＭＯＳＦＥＴのリーク特性を改善する効果が得られたことがわかる。
【００３５】
（第２の実施の形態）
第２の実施の形態の半導体装置の製造方法について説明する。図３はＳＯＩ構造を有する半導体装置の素子部と素子分離領域との境界部分のチャネル方向の工程断面図である。フィールド酸化膜を形成する工程までは，従来技術と同様であり，約１５００ÅのＢＯＸ酸化膜層２２０，約５００ÅのＰ型のシリコン層２３０が形成された基板２１０上に，約７０Åのパッド酸化膜２４０，約１０００Åの室化膜２５０が順次形成され，フォトリソグラフィ法によりパターニングを行い，素子分離領域のパッド酸化膜２４０及び室化膜２５０を除去する（図３（ａ））。素子はＮチャネルＭＯＳＦＥＴとする。
【００３６】
次に熱処理を施し，素子分離領域にフィールド酸化膜２６０が厚さ方向に約１０００Å形成される（図３（ｂ））。この時の熱処理は，例えば約１０００℃，６０分のドライ酸化である。このフィールド酸化膜２６０が形成されることにより，隣接する素子間が電気的に分離され，素子領域寄りの部分には，寄生ＭＯＳＦＥＴとなるエッジ領域２３５が形成される。
【００３７】
次に，イオン注入法にて，図３（ｃ）に示すようにフィールド酸化膜２６０に負の固定電荷を発生させるために，フィールド酸化膜２６０形成後の基板全面に，不純物注入，例えばフッ素イオン（Ｆ−）２８０の注入を行う。この時，エッジ領域２３５の傾斜したシリコン層２３０上のフィールド酸化膜２６０に効果的にフッ素イオン２８０を注入するために，注入角度を約３０°〜４５°とすることが好ましい。また，注入エネルギーは，約１０〜１５ｋｅＶとするのが好適である。
【００３８】
その後は，従来と同様に図３（ｄ）に示すように室化膜２５０及びパッド酸化膜２４０を除去してから，図３（ｅ）に示すようゲート酸化膜２７０を約３０Å形成し，例えばポリシリコンのゲート電極２７５やソース，ドレイン領域（図示せず）が形成され，素子領域が完成する。また本実施の形態は，フィールド酸化膜を形成後にフッ素イオンをエッジ領域にイオン注入する工程に特徴があり，それ以外の製造プロセスについては他にも様々な方法を適用することができる。
【００３９】
こうしてエッジ領域２３５のシリコン層との界面のフィールド酸化膜２６０にフッ素イオン２８０のイオン注入を行うことにより，第１の実施の形態と同様に，フィールド酸化膜２６０中のシリコン層２３０との界面には負の固定電荷が発生するために，フラットバンド電圧が上昇し，寄生ＮチャネルＭＯＳＦＥＴの閾値が上昇する。
【００４０】
以上のように第２の実施の形態によれば，フッ素イオン注入により生成した，酸化膜中の負の固定電荷がエッジ領域の寄生ＭＯＳＦＥＴの閾値を上昇したことにより，寄生ＭＯＳＦＥＴがオンしにくくなり，ハンプ特性を抑制し，本素子への影響を抑えることができる。
【００４１】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００４２】
本実施の形態においては，ＳＯＩ構造の素子の分離領域に固定電荷を発生する方法について記載したが，本発明はＬＯＣＯＳ法を用いたバルク構造の素子にも適用することができ，素子分離領域に形成される寄生トランジスタの閾値を高くし，素子間のリークを防ぐことができる。
【００４３】
また，本実施の形態においては，ＮチャネルＭＯＳＦＥＴを用いた素子の分離領域のシリコン層上に負の固定電荷を発生する方法について記載したが，ＰチャネルＭＯＳＦＥＴを用いた素子においては，正の固定電荷を発生することによって同様の効果を得ることができる。
【産業上の利用可能性】
【００４４】
本発明は，素子分離技術としてＬＯＣＯＳ法を用いた半導体装置，特に半導体基板としてＳＯＩ基板を使用した半導体装置に適用可能である。
【図面の簡単な説明】
【００４５】
【図１】第１の実施形態による半導体装置を示す断面図である。
【図２（ａ）】第１の実施形態による半導体装置の製造方法を概略的に示し，ＳＯＩ層上にパッド酸化膜及び窒化膜を形成後の工程断面図である。
【図２（ｂ）】第１の実施形態による半導体装置の製造方法を概略的に示し，素子分離領域のパッド酸化膜及び窒化膜を除去後の工程断面図である。
【図２（ｃ）】第１の実施形態による半導体装置の製造方法を概略的に示し，金属酸化膜を形成した後の工程断面図である。
【図２（ｄ）】第１の実施形態による半導体装置の製造方法を概略的に示し，フィールド酸化膜形成後の工程断面図である。
【図２（ｅ）】第１の実施形態による半導体装置の製造方法を概略的に示し，パッド酸化膜及び窒化膜を除去後の工程断面図である。
【図２（ｆ）】第１の実施形態による半導体装置の製造方法を概略的に示し，ゲート酸化膜及びゲート電極を形成した後の工程断面図である。
【図３（ａ）】第２の実施形態による半導体装置の製造方法を概略的に示し，素子領域にパッド酸化膜及び窒化膜を形成後の工程断面図である。
【図３（ｂ）】第２の実施形態による半導体装置の製造方法を概略的に示し，フィールド酸化膜形成後の工程断面図である。
【図３（ｃ）】第２の実施形態による半導体装置の製造方法を概略的に示し，フッ素イオンのイオン注入を行った後の工程断面図である。
【図３（ｄ）】第２の実施形態による半導体装置の製造方法を概略的に示し，パッド酸化膜及び窒化膜を除去後の工程断面図である。
【図３（ｅ）】第２の実施形態による半導体装置の製造方法を概略的に示し，ゲート酸化膜及びゲート電極を形成した後の工程断面図である。
【図４】第１の実施の形態におけるゲート電圧に対するドレイン電流を従来と比較して示した説明図である。
【符号の説明】
【００４６】
１１０      基板
１２０      ＢＯＸ酸化膜
１３０      シリコン層
１３５      エッジ領域
１４０      パッド酸化膜
１５０      窒化膜
１６０      フィールド酸化膜
１７０      ゲート酸化膜
１７５      ゲート電極
１８０      金属酸化膜
１８５      酸化アルミニウム
Ｓ      素子領域
Ａ      素子分離領域
【図１】
2005093897.tif 000003
【図２（ａ）】
2005093897.tif 000004
【図２（ｂ）】
2005093897.tif 000005
【図２（ｃ）】
2005093897.tif 000006
【図２（ｄ）】
2005093897.tif 000007
【図２（ｅ）】
2005093897.tif 000008
【図２（ｆ）】
2005093897.tif 000009
【図３（ａ）】
2005093897.tif 000010
【図３（ｂ）】
2005093897.tif 000011
【図３（ｃ）】
2005093897.tif 000012
【図３（ｄ）】
2005093897.tif 000013
【図３（ｅ）】
2005093897.tif 000014
【図４】
2005093897.tif 000015