(57)【要約】      （修正有）【課題】より少ないアクティブ素子でもって、多階調出力可能な電流出力回路を構成し、電流駆動素子を用いた表示装置におけるパネルの歩留まり向上、パネル面積の縮小ひいては製造コストの削減を実現する。【解決手段】入力信号Ｄｘに応じて駆動ラインＳｊに電流を流す駆動回路Ｃｊであって、第１〜第３端子を有する駆動用ＴＦＴ１２２と、第１および第２電極を有する記憶用コンデンサ１２３と、第３および第４電極を有する信号用コンデンサ１２５とを有し、第１端子が、駆動ラインＳｊおよび電流源Ｉａに接続可能とされ、第２端子が共通電位１８１に接続され、第２電極が共通電位１８１に接続され、第３端子と第１電極とが接続され、第１端子と第３端子とが接続可能とされ、第３電極と第３端子とが接続され、第４電極に、上記入力信号Ｄｘが入力可能とされている。【選択図】図１
2005141137.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応じて第１配線に電流を流す電流出力回路であって、
第１電位部と、第２電位部と、第１〜第３端子を有する第１アクティブ素子と、第１および第２電極を有する第１容量と、第３および第４電極を有する第２容量と、電流源とを有し、
上記第１端子が、上記第１配線に接続可能とされるとともに、電流源にも接続可能とされ、
第２端子が第１電位部に接続され、
上記第２電極が第２電位部に接続され、
上記第３端子と第１電極とが接続され、
上記第１端子と第３端子とが接続可能とされ、
上記第３電極と第３端子とが接続または接続可能とされ、
上記第４電極に、上記入力信号が入力可能とされていることを特徴とする電流出力回路。
【請求項２】
上記第１電位部と第２電位部とが共通電位となっていることを特徴とする請求項１記載の電流出力回路。
【請求項３】
第４〜６端子を有する第２アクティブ素子と、第５および第６電極を有する第３容量と、第７および第８電極を有する第４容量と、第３および第４電位部とをさらに備え、
上記第４端子が上記第１配線に接続されるとともに、上記電流源にも接続可能とされ、
上記第５端子が第３電位部に接続され、
上記第６電極が第４電位部に接続され、
上記第６端子と第５電極とが接続され、
上記第４端子と第６端子とが接続可能とされ、
上記第１端子と第４端子とが接続可能とされ、
上記第７電極が第６端子と接続または接続可能とされ、
上記第８電極に、上記入力信号が入力可能とされていることを特徴とする請求項１または２に記載の電流出力回路。
【請求項４】
上記第１電位部と第３電位部とが共通電位になっていることを特徴とする請求項３記載の電流出力回路。
【請求項５】
第５電位部と第９および第１０電極を有する第５容量とをさらに備え、
上記第９電極が上記第３端子に接続され、
上記第１０電極が、上記第５電位部に接続可能とされるとともに、第１端子とも接続可能とされていることを特徴とする請求項１または２に記載の電流出力回路。
【請求項６】
第５電位部と第９および第１０電極を有する第５容量とをさらに備え、
上記第９電極が上記第３端子に接続され、
上記第１０電極が、上記第５電位部に接続可能とされるとともに、第１端子とも接続可能とされていることを特徴とする請求項３または４に記載の電流出力回路。
【請求項７】
第６電位部と第１１および第１２電極を有する第６容量とを備え、
上記第１１電極が第６端子に接続され、
上記第１２電極が、上記第６電位部と接続可能とされるとともに、第４端子とも接続可能とされていることを特徴とする請求項３または６に記載の電流出力回路。
【請求項８】
請求項１〜７のいずれか１項に記載の電流出力回路が備えられていることを特徴とする表示装置。
【請求項９】
入力信号に応じて電気光学素子に電流を流す画素回路であって、
第１の電位部と、第２の電位部と、第１〜第３の端子を有する第１のアクティブ素子と、第１および第２の電極を有する第１の容量と、第３および第４の電極を有する第２の容量とを有し、
上記第１の端子が、電気光学素子に接続可能とされるとともに、第３の電極にも接続可能とされ、
第２の端子が第１の電位部に接続され、
上記第２の電極が第２の電位部に接続され、
上記第３の端子が、第１の電極に接続され
上記第１の端子と第３の端子とが接続可能とされ、
上記第３の電極と第３の端子とが接続または接続可能とされ、
上記第４の電極に、電圧源が接続可能とされているとともに、上記入力信号が入力可能とされていることを特徴とする画素回路。
【請求項１０】
第３の電位部と、第５および第６の電極を有する第３の容量とをさらに備え、
上記第５の電極が第３の端子に接続可能となっており、
上記第６の電極が、上記第３の電位部と接続可能とされるとともに、第１の端子とも接続可能とされていることを特徴とする請求項９記載の画素回路。
る表示装置。
【請求項１１】
請求項９または１０記載の画素回路が備えられていることを特徴とする表示装置。
【請求項１２】
第１配線と、第１〜第３端子を有する第１アクティブ素子と、第１および第２電極を有する第１容量と、第３および第４電極を有する第２容量と、第１および第２電位部と、電流源とを備え、上記第３端子が第１および第３電極に接続され、上記第２端子が第１電位部に接続され、上記第２電極が第２電位部に接続され、上記第１端子が第１配線に接続可能とされるとともに電流源にも接続可能にされ、上記第４電極に信号入力が可能とされた、電流出力回路を駆動するために、
上記第４電極に第１の所定電位を与えながら、第１アクティブ素子の第１端子および第３端子を接続し、かつ、上記電流源から第１端子に第１の所定電流を流す第１のステップと、
上記第４電極に信号を入力することでその電位を変化させる第２のステップと、
上記第１端子と第１配線とを接続することによって第１アクティブ素子から第１配線に上記信号に応じた電流を出力させる第３のステップとを行うことを特徴とする電流出力回路の駆動方法。
【請求項１３】
第１配線と、第１〜第３端子を有する第１アクティブ素子と、第４〜第６端子を有する第２アクティブ素子と、第１および第２電極を有する第１容量と、第３および第４電極を有する第２容量と、第５および第６電極を有する第３容量と、第７および第８電極を有する第４容量と、第１〜第４電位部と、電流源とを備え、上記第３端子が第１および第３電極に接続され、上記第２端子が第１電位部に接続され、上記第２電極が第２電位部に接続され、上記第６端子が第５および第７電極に接続され、上記第５端子が第３電位部に接続され、上記第６電極が第４電位部に接続され、上記第１および第４端子が第１配線に接続可能とされるとともに電流源にも接続可能にされ、上記第４および第８電極に信号入力が可能とされた、電流出力回路を駆動するために、
上記第１端子と第４端子とを非接続状態にし、上記第４電極に第１の所定電位を与えつつ、第１端子と第３端子とを接続し、上記電流源から第１端子に第１の所定電流を流す第１のステップと、
上記第１端子と第４端子とを接続し、上記第４電極および第８電極に第２の所定電位を与えつつ、上記第４端子と第６端子とを接続し、第１および第２アクティブ素子に、上記電流源から総和として第２の所定電流を流す第２のステップと、
上記第４および第８電極に信号を入力し、これらの電位を変化させる第３のステップと、
上記第１および第４端子と第１配線とを接続することによって第１および第２アクティブ素子から、第１配線に、上記信号に応じた電流を出力させる第４のステップとを行うことを特徴とする電流出力回路の駆動方法。
【請求項１４】
電気光学素子と、第１〜第３の端子を有する第１のアクティブ素子と、第１および第２の電極を有する第１の容量と、第３および第４の電極を有する第２の容量と、第１および第２の電位部とを備え、上記第１の端子が上記電気光学素子に接続可能とされ、上記第３の端子が第１の電極に接続されるとともに第３の電極にも接続可能とされ、上記第２の端子が第１の電位部に接続され、上記第２の電極が第２の電位部に接続され、上記第４の電極に信号入力が可能とされた、画素回路を駆動するために、
上記第３の端子と第３の電極とを接続し、かつ、第４の電極に所定の電位を与えつつ、上記第１の端子と第３の端子とを接続し、第１の端子および第３の端子とを接続し、上記第１の電位部から第１のアクティブ素子に所定の電流を流す第１のステップと、
上記第４の電極へ信号を入力して、その電位を変化させる第２のステップと、
上記第２の電位部の電圧を変化させることによって第１のアクティブ素子から電気光学素子に電流を出力する時間を制御する第３のステップとを行うことを特徴とする画素回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electro Luminescence）ディスプレイやＦＥＤ（Field Emission Display）等の電流駆動素子を用いた表示装置のドライバ回路構成、画素回路構成、およびその駆動方法に関する。
【背景技術】
【０００２】
近年、有機ＥＬディスプレイやＦＥＤ等の電流駆動発光素子を用いたディスプレイの研究開発が活発に行われている。特に有機ＥＬディスプレイは、低電圧・低消費電力で発光可能なディスプレイとして、携帯電話やＰＤＡ（Personal Digital Assistants）などの携帯機器用として注目されている。
【０００３】
図３６に、非特許文献１（ＥＵＲＯＤＩＳＰＬＡＹ‘０２  「A Poly-Si TFT 6-bit Current Data Driver for Active Matrix Organic Light Emitting Diode Displays」  ｐ２７９−２８２  ２００２年）および特許文献１（特開２００３−１９５８１２公報）に示された上記のような有機ＥＬディスプレイの構成を示す。
【０００４】
同図に示されるように、有機ＥＬディスプレイ９０１は複数の画素回路Ａｉｊ９６０、ゲートドライバ回路９６３、ソースドライバ回路９６２、基準電流源９６４を有している。なお、上記のｉは１〜ｎ、ｊは１〜ｍ、ｎおよびｍは整数とする（以下においても同じ）。
【０００５】
各画素回路Ａｉｊ９６０は、ソース配線Ｓｊ９１１とゲート配線Ｇｉ９１３との交点近傍に配置されている。また、上記ソースドライバ回路９６２は、複数の駆動回路Ｃｊ９６８、ラッチ９６７、レジスタ９６６、シフトレジスタ９６５を備えている。該ソースドライバ回路９６２は６ビット構成であり、シフトレジスタ９６５はｍビット、レジスタ９６６はｍ×６ビット、ラッチ９６７はｍ×６ビット、駆動回路Ｃｊ９６８は各６ビット構成となっている。
【０００６】
上記ソースドライバ回路９６２においては、まず、ｍビットのシフトレジスタ９６５の先頭のレジスタへスタートパルスＳＰが入力され、そのスタートパルスＳＰがクロックｃｌｋでシフトレジスタ９６５内を転送され、同時にレジスタ９６６にタイミングパルスＳＳＰとして出力される。ｍ×６ビットのレジスタ９６６は、シフトレジスタ９６５から送られてくるタイミングパルスＳＳＰにより、入力された６ビットのデータＤａを対応するソース配線Ｓｊ９１１の位置毎に保持し、このｍ×６ビットのデータをラッチパルスＬＰのタイミングでラッチ９６７へ転送する。そして、ラッチ９６７からソース配線Ｓｊ９１１毎に６ビットのデータを駆動回路Ｃｊ９６８へ出力する。
【０００７】
この駆動回路Ｃｊ９６８の構成を図３７に示す（非特許文献１参照）。
【０００８】
同図に示すように、駆動回路Ｃｊ９６８は、ソース配線Ｓｊ９１１、メモライジング信号ＭＳｊ９３５、６個のカレントコピア回路９２０、基準電流源９６４に繋がる６本の基準電流配線Ｉ９４０〜Ｉ９４５および６本のデータ信号線Ｄ９９０〜Ｄ９９５を備えている。
【０００９】
また、各カレントコピア回路９２０は、同図に示すように、例えば、基準電流配線Ｉ９４５、駆動用ＴＦＴＱｅ９２１（ｎ型）、スイッチ用ＴＦＴＱｆ９２２〜Ｑｈ９２４（すべてｎ型）および記憶用コンデンサＣｂ９２５を備えている。
【００１０】
ここで、駆動用ＴＦＴＱｅ９２１のゲート端子は記憶用コンデンサＣｂ９２５の一方の電極（ゲート側電極）に接続され、駆動用ＴＦＴＱｅ９２１のソース端子と上記記憶用コンデンサＣｂ９２５の他方の電極（接地側電極）とが接地されている。スイッチ用ＴＦＴＱｇ９２３のゲート端子はメモライジング信号ＭＳｊ９３５に、ドレイン端子は基準電流配線Ｉ９４５接続されている。スイッチ用ＴＦＴＱｆ９２２のゲート端子はメモライジング信号ＭＳｊ９３５に、ソース端子は記憶用コンデンサＣｂ９２５のゲート側電極に接続されている。また、スイッチ用ＴＦＴＱｇ９２３のソース端子、スイッチ用ＴＦＴＱｆ９２２のドレイン端子、スイッチ用ＴＦＴＱｈ９２４のソース端子および駆動用ＴＦＴＱｅ９２１のドレイン端子が互いに接続されている。さらにスイッチ用ＴＦＴＱｈ９２４のドレイン端子はソース配線Ｓｊ９１１に接続され、ゲート端子はデータ信号線Ｄ９９５に接続されている。
【００１１】
上記駆動回路Ｃｊ９６８においては、入力された基準電流源Ｉ９４０〜９４５とメモライジング信号ＭＳｊ９３５とデータ信号線Ｄ９９０〜９９５とから駆動電流を設定しソース配線Ｓｊ９１１へ出力する。
【００１２】
具体的には、データ信号Ｄ９９０〜Ｄ９９５をロー状態としてスイッチ用ＴＦＴＱｈ９２４をＯＦＦ状態とし、メモライジング信号ＭＳｊ９３５をハイ状態とし、スイッチ用ＴＦＴＱｇ９２３，Ｑｆ９２２をＯＮ状態とする。これにより、基準電流源９６４から出力される基準電流Ｉ９４５がスイッチ用ＴＦＴＱｇ９２３のドレイン・ソース端子を通って駆動用ＴＦＴＱｅ９２１のドレイン・ソース端子間に流れるとともに、記憶用コンデンサＣｂ９２５のゲート側電極に、基準電流Ｉ９４５に対応する電位が設定される。
【００１３】
その後、メモライジング信号ＭＳｊ９３５をロー状態とし、スイッチ用ＴＦＴＱｇ９２３，Ｑｆ９２２をＯＦＦ状態とする。この結果、記憶用コンデンサＣｂ９２５のゲート側電極に設定された電位が保持され、このゲート側電極に接続された駆動用ＴＦＴＱｅ９２１のゲート端子にも基準電流Ｉ９４５に対応する電位が保持される。
【００１４】
この状態において、データ信号Ｄ９９５をハイ状態とし、スイッチ用ＴＦＴＱｈ９２４をＯＮすれば、駆動用ＴＦＴＱｅ９２１のゲート電位に対応する基準電流Ｉ９４５を、駆動用ＴＦＴＱｅ９２１を介してソース配線Ｓｊ９１１に出力することができる。
【００１５】
このように、データ信号Ｄ９９０〜Ｄ９９５に応じてＩ９４０〜９４５をソース配線Ｓｊ９１１に出力すれば、６ビットの階調表示（６４階調）に対応する駆動電流を駆動回路Ｃｊ９６８から出力できることになる。
【００１６】
図３８に、図３６に示した有機ＥＬディスプレイ９０１の各画素回路Ａｉｊ９６０の構成として、非特許文献２（ＩＤＷ‘００ｐｐ２３５−２３８ の“Active Matrix PolyLED Displays”）で示された画素回路構成を示す。
【００１７】
図３８に示すように、各画素回路Ａｉｊ９６０は、有機ＥＬ９０９、電源電圧Ｖｓ９１２、ソース配線Ｓｊ９１１、ゲート配線Ｇｉ９１３、駆動用ＴＦＴＱａ９０５（ｐ型）、スイッチ用ＴＦＴＱｂ９０７（ｐ型）、選択用ＴＦＴＱｃ９１０（ｐ型）、スイッチ用ＴＦＴＱｄ９０６（ｎ型）、および記憶用コンデンサＣａ９０８を備えている。
【００１８】
電源配線Ｖｓ９１２（図３６には図示せず）には、駆動用ＴＦＴＱａ９０５のソース端子と記憶用コンデンサＣａ９０８の一方の電極（電源側電極）とが接続され、該記憶用コンデンサＣａ９０８の他方の電極（ゲート側電極）が駆動用ＴＦＴＱａ９０５のゲート端子に接続されている。
【００１９】
駆動用ＴＦＴＱａ９０５のドレイン端子と有機ＥＬ９０９の陽極との間には、スイッチ用ＴＦＴＱｄ９０６が配置され、スイッチ用ＴＦＴＱｄ９０６のゲート端子がゲート配線Ｇｉ９１３に接続され、有機ＥＬ９０９の陰極は共通配線Ｖｃｏｍに接続されている。
【００２０】
また、記憶用コンデンサＣａ９０８のゲート側電極とソース配線９１１との間には、スイッチ用ＴＦＴＱｂ９０７と選択用ＴＦＴＱｃ９１０とが配置され、スイッチ用ＴＦＴＱｂ９０７のソース端子が記憶用コンデンサＣａ９０８のゲート側電極と接続され、選択用ＴＦＴＱｃ９１０のドレイン端子がソース配線Ｓｊ９１１に接続されている。そして、スイッチ用ＴＦＴＱｂ９０７および選択用ＴＦＴＱｃ９１０のゲート端子はともにゲート配線Ｇｉ９１３に接続されている。
【００２１】
上記回路構成において、ゲート配線Ｇｉ９１３がＯＮ（選択状態）されると、スイッチ用ＴＦＴＱｄ９０６がＯＦＦ、選択用ＴＦＴＱｃ９１０とスイッチ用ＴＦＴＱｂ９０７とがＯＮとなり、駆動電流が、電源配線Ｖｓ９１２から駆動用ＴＦＴＱａ９０５および選択用ＴＦＴＱｃ９１０のソース・ドレイン端子を通ってソース配線Ｓｊ９１１へ流れる。ここで、上記駆動電流の値（電流値）は、ソースドライバ回路９６２（図３６参照）に設けられ、ソース配線Ｓｊ９１１に繋がる（対応する）駆動回路Ｃｊ９６８によって制御されている。
【００２２】
これにより、記憶用コンデンサＣａ９０８のゲート側電極に駆動回路Ｃｊ９６８（図３６参照）で制御された上記駆動電流の値に対応した電位が記憶されるととともに、記憶用コンデンサＣａ９０８のゲート側電極に接続する駆動用ＴＦＴＱａ９０５のゲート端子が上記駆動電流の値に対応した電位に設定される。
【００２３】
そして、ゲート配線Ｇｉ９１３がＯＦＦ（非選択状態）になると、選択用ＴＦＴＱｃ９１０とスイッチ用ＴＦＴＱｂ９０７とがＯＦＦとなって、上記記憶用コンデンサＣａ９０８および駆動用ＴＦＴＱａ９０５のゲート端子に上記駆動電流の値に対応した電位が保持されるとともに、スイッチ用ＴＦＴＱｄ９０６がＯＮとなり、上記保持された電位に対応した電流（選択期間において電源配線Ｖｓ９１２からソース配線Ｓｊ９１１へ流れた電流と同じ値の電流）が電源配線Ｖｓ９１２から駆動用ＴＦＴＱａ９０５およびスイッチ用ＴＦＴＱｄ９０６のソース・ドレイン端子を通って有機ＥＬ９０９に流れる。
【００２４】
以上のように、画素回路Ａｉｊ９６０により、ゲート配線Ｇｉ９１３がＯＮされたとき（選択期間）にソース配線Ｓｊ９１１に流された電流（ソースドライバ回路９６２で制御された駆動電流）を、いわば記憶用コンデンサＣａ９０８によって記憶し、これを非選択期間に（次の選択時まで）有機ＥＬ９０９に流す（駆動電流を保持する）ことが可能となる。
【特許文献１】特開２００３−１９５８１２公報（公開日：２００３年７月９日）
【非特許文献１】ＥＵＲＯＤＩＳＰＬＡＹ‘０２  「A Poly-Si TFT 6-bit Current Data Driver for Active Matrix Organic Light Emitting Diode Displays」  ｐ２７９−２８２  ２００２年
【非特許文献２】ＩＤＷ‘００ｐｐ２３５−２３８ の“Active Matrix PolyLED Displays”
【発明の開示】
【発明が解決しようとする課題】
【００２５】
しかし、非特許文献１記載の駆動回路Ｃｊ９６８（図３７参照）では、同図に示すように６ビットの階調表示を行うため、ソース配線（Ｓｊ９１１）１本当たり６個のカレントコピア回路９２０が必要となり、スイッチ用あるいは駆動用のＴＦＴが２４個も必要となる。
【００２６】
このように、構成するＴＦＴ等のアクティブ素子の個数が増加すると、アクティブ素子１個当たりの歩留まり確率が変わらない限り、そのソースドライバ回路の歩留まり確率を低下させることになる。この結果、パネルの歩留まりが低下し、製造コストが増加する。
【００２７】
また、図３６に示したような有機ＥＬディスプレイ９０１では、各画素回路Ａｉｊ９６０を低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴを用いて構成するため、ソースドライバ回路９６２（特にその中の駆動回路Ｃｊ９６８）もＩＣを用いずに低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴにて構成する方が製造コスト等の観点から好ましい。
【００２８】
しかし、上記のようにドライバ回路９６２（特にその中の駆動回路Ｃｊ９６８）内のＴＦＴの数が多いと、これらを低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴで構成した場合、その回路規模が大きくなり過ぎる。すなわち、ドライバ回路９６２を配置する額縁部（画面表示部の外側のガラスエリア）が大きくなり、パネル面積の増大（１枚のガラスから取れるパネル枚数の減少）を招来し、製造コストが増加してしまう。
【００２９】
本発明は上記課題を解決するためになされたものであり、その目的は、より少ないアクティブ素子（ＴＦＴ等）でもって、多階調出力可能な電流出力回路を構成し、電流駆動素子を用いた表示装置におけるパネルの留止まり向上、パネル面積（非有効表示部分の面積）の縮小ひいては製造コストの削減を実現する点にある。
【課題を解決するための手段】
【００３０】
本発明の電流出力回路は、以上の課題を解決するために、入力信号に応じて第１配線に電流を流す電流出力回路であって、第１電位部と、第２電位部と、第１〜第３端子を有する第１アクティブ素子と、第１および第２電極を有する第１容量と、第３および第４電極を有する第２容量と、電流源とを有し、上記第１端子が、上記第１配線に接続可能とされるとともに、電流源にも接続可能とされ、第２端子が第１電位部に接続され、上記第２電極が第２電位部に接続され、上記第３端子と第１電極とが接続され、上記第１端子と第３端子とが接続可能とされ、上記第３電極と第３端子とが接続または接続可能とされ、上記第４電極に、上記入力信号が入力可能とされていることを特徴としている。
【００３１】
また、本発明の電流出力回路は、上記第１電位部と第２電位部とが共通電位であってもよい。
【００３２】
また、本発明の電流出力回路においては、第４〜６端子を有する第２アクティブ素子と、第５および第６電極を有する第３容量と、第７および第８電極を有する第４容量と、第３および第４電位部とをさらに備え、上記第４端子が上記第１配線に接続されるとともに、上記電流源にも接続可能とされ、上記第５端子が第３電位部に接続され、上記第６電極が第４電位部に接続され、上記第６端子と第５電極とが接続され、上記第４端子と第６端子とが接続可能とされ、上記第１端子と第４端子とが接続可能とされ、上記第７電極が第６端子と接続または接続可能とされ、上記第８電極に、上記入力信号が入力可能とされていることが好ましい。
【００３３】
また、本発明の電流出力回路においては、上記第１電位部と第３電位部とが共通電位になっていてもよい。
【００３４】
また、本発明の電流出力回路においては、第５電位部と第９および第１０電極を有する第５容量とをさらに備え、上記第９電極が上記第３端子に接続され、上記第１０電極が、上記第５電位部に接続可能とされるとともに、第１端子とも接続可能とされていることが好ましい。
【００３５】
また、本発明の電流出力回路においては、第６電位部と第１１および第１２電極を有する第６容量とを備え、上記第１１電極が第６端子に接続され、上記第１２電極が、上記第６電位部と接続可能とされるとともに、第４端子とも接続可能とされていることが好ましい。
【００３６】
また、本発明の表示装置は、上記の電流出力回路が備えられていることを特徴としている。
【００３７】
また、本発明の画素回路は、上記課題を解決するために、入力信号に応じて電気光学素子に電流を流す画素回路であって、第１の電位部と、第２の電位部と、第１〜第３の端子を有する第１のアクティブ素子と、第１および第２の電極を有する第１の容量と、第３および第４の電極を有する第２の容量とを有し、上記第１端子が、電気光学素子に接続可能とされるとともに、第３の電極にも接続可能とされ、第２の端子が第１の電位部に接続され、上記第２の電極が第２の電位部に接続され、上記第３の端子が、第１の電極に接続され上記第１の端子と第３の端子とが接続可能とされ、上記第３の電極と第３の端子とが接続または接続可能とされ、上記第４の電極に、電圧源が接続可能とされているとともに、上記入力信号が入力可能とされていることを特徴としている。
【００３８】
また、本発明の画素回路においては、第３の電位部と、第５および第６の電極を有する第３の容量とをさらに備え、上記第５の電極が第３の端子に接続可能となっており、上記第６の電極が、上記第３の電位部と接続可能とされるとともに、第１の端子とも接続可能とされていることが好ましい。
【００３９】
また、本発明の表示装置は、上記の画素回路が備えられていることを特徴としている。
【００４０】
また、本発明の電流出力回路の駆動方法は、上記課題を解決するために、第１配線と、第１〜第３端子を有する第１アクティブ素子と、第１および第２電極を有する第１容量と、第３および第４電極を有する第２容量と、第１および第２電位部と、電流源とを備え、上記第３端子が第１および第３電極に接続され、上記第２端子が第１電位部に接続され、上記第２電極が第２電位部に接続され、上記第１端子が第１配線に接続可能とされるとともに電流源にも接続可能にされ、上記第４電極に信号入力が可能とされた電流出力回路を駆動するために、上記第４電極に第１の所定電位を与えながら、第１アクティブ素子の第１端子および第３端子を接続し、かつ、上記電流源から第１端子に第１の所定電流を流す第１のステップと、上記第４電極に信号を入力することでその電位を変化させる第２のステップと、上記第１端子と第１配線とを接続することによって第１アクティブ素子から第１配線に上記信号に応じた電流を出力させる第３のステップとを行うことを特徴としている。
【００４１】
また、本発明の電流出力回路の駆動方法は、第１配線と、第１〜第３端子を有する第１アクティブ素子と、第４〜第６端子を有する第２アクティブ素子と、第１および第２電極を有する第１容量と、第３および第４電極を有する第２容量と、第５および第６電極を有する第３容量と、第７および第８電極を有する第４容量と、第１〜第４電位部と、電流源とを備え、上記第３端子が第１および第３電極に接続され、上記第２端子が第１電位部に接続され、上記第２電極が第２電位部に接続され、上記第６端子が第５および第７電極に接続され、上記第５端子が第３電位部に接続され、上記第６電極が第４電位部に接続され、上記第１および第４端子が第１配線に接続可能とされるとともに電流源にも接続可能にされ、上記第４および第８電極に信号入力可能な電流出力回路を駆動するために、上記第１端子と第４端子とを非接続状態にし、上記第４電極に第１の所定電位を与えつつ、第１端子と第３端子とを接続し、上記電流源から第１端子に第１の所定電流を流す第１のステップと、
上記第１端子と第４端子とを接続し、上記第４電極および第８電極に第２の所定電位を与えつつ、上記第４端子と第６端子とを接続し、第１アクティブ素子および第２アクティブ素子に、上記電流源から総和として第２の所定電流を流す第２のステップと、上記第４および第８電極に信号を入力し、これらの電位を変化させる第３のステップと、上記第１および第４端子と第１配線とを接続することによって第１および第２アクティブ素子から、第１配線に、上記信号に応じた電流を出力させる第４のステップとを行うことを特徴としている。
【００４２】
また、本発明の画素回路の駆動方法は、上記課題を解決するために、電気光学素子と、第１〜第３の端子を有する第１のアクティブ素子と、第１および第２の電極を有する第１の容量と、第３および第４の電極を有する第２の容量と、第１および第２の電位部とを備え、上記第１の端子が電気光学素子に接続可能とされ、上記第３の端子が第１の電極に接続されるとともに第３の電極にも接続可能とされ、上記第２の端子が第１の電位部に接続され、上記第２の電極が第２の電位部に接続され、上記第４の電極に信号入力が可能とされた、画素回路を駆動するために、上記第３の端子と第３の電極とを接続し、かつ、第４の電極に所定の電位を与えつつ、上記第１の端子と第３の端子とを接続し、第１の端子および第３の端子とを接続し、上記第１の電位部から第１のアクティブ素子に所定の電流を流す第１のステップと、上記第４の電極へ信号を入力して、その電位を変化させる第２のステップと、上記第２の電位部の電圧を変化させることによって第１のアクティブ素子から電気光学素子に電流を出力する時間を制御する第３のステップとを行うことを特徴としている。
【発明の効果】
【００４３】
本発明の電流出力回路は、以上のように、第１電位部と、第２電位部と、第１〜第３端子を有する第１アクティブ素子と、第１および第２電極を有する第１容量と、第３および第４電極を有する第２容量と、電流源とを有し、上記第１端子が、上記第１配線に接続可能とされるとともに、電流源にも接続可能とされ、第２端子が第１電位部に接続され、上記第２電極が第２電位部に接続され、上記第３端子と第１電極とが接続され、上記第１端子と第３端子とが接続可能とされ、上記第３電極と第３端子とが接続または接続可能とされ、上記第４電極に、上記入力信号が入力可能とされていることを特徴としている。
【００４４】
まず、上記第１アクティブ素子には、例えば、ソース端子とドレイン端子（上記第１端子あるいは第２端子）とゲート端子（第３端子）とを有するＴＦＴ（薄膜トランジスタ）等が用いられる。また、接続可能とは、各端子間あるいは端子と電極間の接続、非接続が、スイッチ等によって任意に選択できる状態をいう。
【００４５】
上記構成によれば、第２容量（信号用容量）の第４電極の電位を所定電位Ｖ１とし、第１端子と第３端子（ゲート端子）とを接続しつつ、第１および第２端子間（ソース−ドレイン間）に所定電流Ｉ１を流すと、第３端子（ゲート端子）と第１容量（記憶用コンデンサ）の第１電極とが接続されているため、第１容量に上記所定電流Ｉ１に応じた電圧（第１電極に上記所定電流Ｉ１に応じた電位Ｖ０）が設定される。
【００４６】
例えば、第１容量の第２電極が接続する第２電位部と第１アクティブ素子の第２端子が接続する第１電位部とが同電位（共通電位）である場合、第１容量の第１電極が第１アクティブ素子の第３端子とが接続されているため、上記第２端子と第３端子との電位差（ゲート・ソース間電圧）が、第１容量の電圧（第１電極と第２電極との電位差）に等しくなる。
【００４７】
ここで、上記第１端子と第３端子との接続を絶つと、互いに接続された上記第１電極、第３端子、第３電極の電位に、上記所定電流Ｉ１に応じた電位が保持される（これにより、この状態（第４電極がＶ１の状態）で上記第１端子と第１配線（この電流出力回路から電流を出力すべき配線、駆動ライン）とを接続すれば、第１アクティブ素子からこの第１配線に所定電流Ｉ１を流すことができる）。
【００４８】
本発明では、ここで上記入力信号によって第２容量（信号用容量）の第４電極の電位をＶ１から変化させる。これにより、第２容量（信号用容量）の第３電極に接続された第３端子の電位（ゲート電位）を上記Ｖ０から変化させることができる。
【００４９】
そして第３端子の電位（ゲート電位）を変化させた状態で、上記第１端子と第１配線とを接続すると、該第１アクティブ素子から第１配線に上記入力信号応じた（上記所定電流Ｉ１に所望の変化を加えた）電流を出力できる。この結果、例えば、上記電流出力回路を表示装置（そのパネル）に用いた場合、上記入力信号の出力に応じた多階調出力が可能となる。
【００５０】
そして、上記電流出力回路によれば、上記従来のドライバ回路と比較してより小さな回路をもって多階調出力が可能となる。よって、回路中に必要なアクティブ素子（ＴＦＴ等）の数を大幅に抑えることができる。これにより、上記表示装置のパネルの留止まり向上、パネル面積（非有効表示部分の面積）の縮小ひいては表示装置の製造コストの削減が可能となる。
【００５１】
本発明の電流出力回路おいては、以上のように、上記第１電位部と第２電位部とが共通電位とされていることが好ましい。
【００５２】
上記第１電位部と第２電位部とが共通電位（例えば接地電位）であれば、第１アクティブ素子の第２および第３端子電位差（ゲート・ソース間電圧）が、第２容量（記憶用容量）の第１および第２電極の電位差と等しくなるため、上記した第２容量による電位設定が容易かつ確実となる。この結果、第１アクティブ素子からの出力電流の特性をより良好なものにできる。
【００５３】
本発明の電流出力回路おいては、以上のように、第４〜６端子を有する第２アクティブ素子と、第５および第６電極を有する第３容量と、第７および第８電極を有する第４容量と、第３および第４電位部とをさらに備え、上記第４端子が上記第１配線に接続されるとともに、上記電流源にも接続可能とされ、上記第５端子が第３電位部に接続され、上記第６電極が第４電位部に接続され、上記第６端子と第５電極とが接続され、上記第４端子と第６端子とが接続可能とされ、上記第１端子と第４端子とが接続可能とされ、上記第７電極が第６端子と接続または接続可能とされ、上記第８電極に、上記入力信号が入力可能とされていることが好ましい。
【００５４】
まず、上記第２アクティブ素子（駆動用アクティブ素子）に、例えばＴＦＴを用いた場合、第４、第５端子がソースあるいはドレイン端子に、第６端子がゲート端子となる。
【００５５】
上記構成においては、まず、上記第１端子と第４端子とを非接続状態にし、上記第２容量（信号用容量）の第４電極に上記電位源から所定電位Ｖ２を与え、かつ、第１および第３端子を接続し、第1アクティブ素子（駆動用アクティブ素子）の第１および第２端子間に上記電流源より所定電流Ｉ２を流す。この結果、第１容量（記憶用容量）の第１電極に上記所定電流Ｉ２に応じた電位が設定される。
【００５６】
この状態で、第１端子と第３端子との接続を絶つと、互いに接続された上記第１電極、第３端子、第３電極の電位に、上記所定電流Ｉ２に応じた電位が保持される。
【００５７】
次に、信号用容量である第４および第８電極に所定電位Ｖ３を与えつつ、上記第１・第４端子間および第４・第６端子間を接続し、第４および第５端子間に所定電流Ｉ３を流す。この結果、第３容量（記憶用容量）の第５電極に上記所定電流Ｉ３に応じた電位が設定される。なお、第１および第３容量による、上記Ｉ２あるいはＩ３に応じた電位設定動作は、上記したＩ１の場合と同様である。
【００５８】
この状態で、第４端子と第６端子との接続を絶つと、互いに接続された上記第５電極、第６端子（ゲート端子）、第７電極の電位に、上記所定電流Ｉ３に応じた電位が保持される。
【００５９】
これにより、この状態（第４および第８電極の電位がＶ３のままの状態）で第１および第４端子を第１配線に接続するとＩ２とＩ３とが総和された電流が第１配線（駆動ライン）に出力される。
【００６０】
本発明では、ここで上記信号出力手段によって第２および４容量（信号用容量）の第４および第８電極の電位をＶ３から変化させる。これにより、第３および第６端子の電位（ゲート電位）を変化させることができる。
【００６１】
この状態で、上記第１および第２アクティブ素子（第１端子および第４端子）を第１配線に接続すれば、該第１配線に上記入力信号に応じた電流（Ｉ２とＩ３各々に所望の変化を与えた電流の総和）を出力できる。
【００６２】
このとき、第２アクティブ素子の出力電流は、その第６端子（ゲート端子）に繋がる第４容量の第８電極の電位がＶ２の時、その出力電流値がほぼ０となるように、第３および第４容量の容量比を選ぶことが好ましい。
【００６３】
このことにより、第２容量の第４電極および第４容量の第８電極に上記電位Ｖ２を印加したとき、その第１アクティブ素子及び第２アクティブ素子の出力電流の和が、所定電流Ｉ２となる。
【００６４】
更に、第２容量の第４電極および第４容量の第８電極に上記電位Ｖ２を印加したとき、その第１アクティブ素子及び第２アクティブ素子の出力電流の和が上記所定電流Ｉ３となる。
【００６５】
このように、上記の電流出力回路によれば、第４容量の第８電極の電位がＶ２の時とＶ３の時の２つの回路から電流を設定できるため、出力電流値のばらつきを抑えることができる。この結果、例えば、上記電流出力回路を表示装置（そのパネル）に用いた場合に、より高階調の出力（表示）が可能となる。
【００６６】
本発明の電流出力回路おいては、以上のように、第５電位部と第９および第１０電極を有する第５容量（補償用容量）とをさらに備え、上記第９電極が第３端子（第１駆動用アクティブ素子のゲート端子）に接続され、上記第１０電極が、上記第５電位部および第１端子と接続可能にされていることが好ましい。
【００６７】
上記構成においては、まず、第２容量の第４電極へ所定電位Ｖ４を与え、第５容量の第１０電極へ第５電位部から定電位Ｖａを与えつつ、第１アクティブ素子の第１端子と第３端子とを接続し、第１アクティブ素子へ所定電流Ｉ４を流す。
【００６８】
この結果、上記第１０電極が電位Ｖａのとき、第１アクティブ素子の出力電流が上記Ｉ４となるように、第５容量（信号用容量）の電荷（電位）が設定される。
【００６９】
次いで、第１端子と第３端子との接続を絶ち、第２容量（記憶用容量）の第４電極へ上記所定電位Ｖ４を与えつつ、第１０電極を第１アクティブ素子の第１端子と接続し、該第１アクティブ素子へ上記所定電流Ｉ４を流す。
【００７０】
これにより、上記第１端子（ドレイン端子）の電位は上記電位Ｖａとほぼ等しい値に変化する。この結果、第１アクティブ素子の閾値電圧によらずソース・ドレイン間電位をほぼ一定にした状態で、上記Ｉ４に応じたゲート電位を、記憶用容量である第１容量に再設定することができる。
【００７１】
また、本発明の電流出力回路おいては、第１アクティブ素子と第２アクティブ素子とを同じ型のＴＦＴとしてもよい。この場合、第１電位部と第４電位部とを共通電位とすることが好ましい。これにより、より電流を多く流す必要があるときには第１および第２アクティブ素子を動作し、必要な電流量を確保できる。また、余り電流を必要としないときには第１アクティブ素子だけが動作し、余分な電流量を流さないで済むことになる。
【００７２】
また、本発明の電流出力回路おいては、第１アクティブ素子と第２アクティブ素子とを異なる型のＴＦＴとしてもよい。この場合、第１電位部と第４電位部とを異なる電位にすることが好ましい。これにより、より電流を多く流す必要があるときには第１アクティブ素子のみが動作し、また、余り電流を必要としないときには、第１および第２アクティブ素子が動作する。この結果、出力電流値を０とすることが容易となる。
【００７３】
また、第１および第２アクティブ素子を備えた構成において、第６電位部と第１１および第１２電極を有する第６容量（補償用容量）とをさらに備え、上記第１１電極が第６端子に接続され、上記第１２電極が、上記第６電位部および第４端子と接続可能にされていてもよい。
【００７４】
このように、電流出力回路を２つの回路（駆動用アクティブ素子）構成にし、かつ、補償用容量を１個あるいは２個設けることによって、より誤差の少ない出力電流が得られるので、より高階調の多諧調出力が可能となるとともに、第１および第２アクティブ素子の閾値電圧のばらつきに起因する出力電流のばらつきも抑制することが可能となる。
【００７５】
また、本発明の画素回路は、以上のように、入力信号に応じて電気光学素子に電流を流す画素回路であって、第１の電位部と、第２の電位部と、第１〜第３の端子を有する第１のアクティブ素子と、第１および第２の電極を有する第１の容量と、第３および第４の電極を有する第２の容量とを有し、上記第１端子が、電気光学素子に接続可能とされるとともに、第３の電極にも接続可能とされ、第２の端子が第１の電位部に接続され、上記第２の電極が第２の電位部に接続され、上記第３の端子が、第１の電極に接続され、上記第１の端子と第３の端子とが接続可能とされ、上記第３の電極と第３の端子とが接続または接続可能とされ、上記第４の電極に、電圧源が接続可能とされているとともに、上記入力信号が入力可能とされている構成である。
【００７６】
上記構成においては、第２の容量の第４の電極に所定電位を与えつつ、第１のアクティブ素子の第１の端子（電流入出力端子）および第３の端子（電流制御端子）を接続し、上記第１の電位部から第１のアクティブ素子に所定電流を流す。
【００７７】
ついで、入力信号に対応した電位へ、上記第２の容量の第４の電極の電位を変化させる。そして、上記第２電位部の電圧を変化させることによって第１のアクティブ素子から電気光学素子電流を出力する時間を制御して階調表示を行うことができる。
【００７８】
この結果、より少ないアクティブ素子でもって多諧調出力（表示）を可能にするという本発明の目的を達成することができる。
【００７９】
また、本発明の画素回路においては、第３電位部と、第５および第６電極を有する第３容量とをさらに備え、上記第５電極が第３端子に接続可能となっており、上記第６電極が、上記第３電位部と接続可能とされるとともに、第１端子とも接続可能とされていることが好ましい。
【００８０】
上記構成によれば、第１アクティブ素子の閾値電圧のばらつきに起因する出力（駆動）電流のばらつきを抑制できる。この結果、上記電気光学素子の駆動（発光）特性を一層良好なものにできる。
【００８１】
また、本発明の電流出力回路の駆動方法は、以上のように、第１配線と、第１〜第３端子を有する第１アクティブ素子と、第１および第２電極を有する第１容量と、第３および第４電極を有する第２容量と、第１および第２電位部と、電流源とを備え、上記第３端子が第１および第３電極に接続され、上記第２端子が第１電位部に接続され、上記第２電極が第２電位部に接続され、上記第１端子が第１配線に接続可能とされるとともに電流源にも接続可能にされ、上記第４電極に信号入力可能な電流出力回路を駆動するために、上記第４電極に第１の所定電位を与えながら、第１アクティブ素子の第１端子および第３端子を接続し、かつ、上記電流源から第１端子に第１の所定電流を流す第１のステップと、上記第４電極に信号を入力することでその電位を変化させる第２のステップと、上記第１端子と第１配線とを接続することによって第１アクティブ素子から第１配線に上記信号に応じた電流を出力させる第３のステップとを行うものである。
【００８２】
上記方法によれば、入力信号に対応して、第２容量（信号用容量）の第４電極電位を変化させることで、多階調表示が実現される。
【００８３】
そして、上記電流出力回路によれば、上記従来のドライバ回路と比較してより小さな回路をもって多階調出力が可能となる。よって、回路中に必要なアクティブ素子（ＴＦＴ等）の数を大幅に抑えることができる。これにより、上記表示装置のパネルの留止まり向上、パネル面積（非有効表示部分の面積）の縮小ひいては表示装置の製造コストの削減が可能となる。
【００８４】
また、本発明の電流出力回路の駆動方法は、第１配線と、第１〜第３端子を有する第１アクティブ素子と、第４〜第６端子を有する第２アクティブ素子と、第１および第２電極を有する第１容量と、第３および第４電極を有する第２容量と、第５および第６電極を有する第３容量と、第７および第８電極を有する第４容量と、第１〜第４電位部と、電流源とを備え、上記第３端子が第１および第３電極に接続され、上記第２端子が第１電位部に接続され、上記第２電極が第２電位部に接続され、上記第６端子が第５および第７電極に接続され、上記第５端子が第３電位部に接続され、上記第６電極が第４電位部に接続され、上記第１および第４端子が第１配線に接続可能とされるとともに電流源にも接続可能にされ、上記第４および第８電極に信号入力可能な電流出力回路を駆動するために、上記第１端子と第４端子とを非接続状態にし、上記第４電極に第１の所定電位を与えつつ、第１端子と第３端子とを接続し、上記電流源から第１端子に第１の所定電流を流す第１のステップと、上記第１端子と第４端子とを接続し、上記第４電極および第８電極に第２の所定電位を与えつつ、上記第４端子と第６端子とを接続し、第１アクティブ素子および第２アクティブ素子に、上記電流源から総和として第２の所定電流を流す第２のステップと、上記第４および第８電極に信号を入力し、これらの電位を変化させる第３のステップと、上記第１および第４端子と第１配線とを接続することによって第１および第２アクティブ素子から、第１配線に、上記信号に応じた電流を出力させる第４のステップとを行うものである。
【００８５】
このとき、第２容量（信号用容量）の第４電極の電位変化ΔＶｃ１とこれに伴う第１アクティブ素子に流れる電流の変化ΔＩｄ１と、第４容量（信号用容量）の第８電極の電位変化ΔＶｃ２と、これに伴う第２アクティブ素子に流れる電流の変化ΔＩｄ２との間に、
ΔＩｄ１／ΔＶｃ１＜ΔＩｄ２／ΔＶｃ２    ・・・（１）
の関係を設けることが一層好ましい。
【００８６】
この場合、上記第３のステップにおいて、上記信号出力手段から第２容量の第４電極および第４容量の第８電極に与える電位として、上記第１の所定電位に近い電位を与えたとき、主に第アクティブ素子から、設定された上記第１の所定電流に近い電流が出力される（なお、第１アクティブ素子および第２アクティブ素子の出力電流は、ともに正または負の場合と、一方が正で他方が負の場合がある。前者の場合、第１のステップで与える第１の所定電位は第２のステップで与える第２の所定電位より小さくなる。後者の場合、第１の所定電位は第２の所定電位より大きくなる。いずれの場合も、入力電圧が充分小さくなれば出力電流は０となるよう設定することが好ましい）。
【００８７】
また、第３のステップにおいて、第４電極（第２容量）および第８電極（第４容量）にあたえる電位として、上記第２の所定電位に近い電位を与えたとき、第１アクティブ素子と第２アクティブ素子とから電流が出力され、その総和（電流出力回路の出力電流）は、設定された上記第２の所定電流に近い値となる。
【００８８】
これにより、第３のステップにおいて、出力電流が第１の所定電流〜第２の所定電流の範囲及びその近傍（すなわち、信号用容量への入力電圧が第１の所定電位〜第２の所定電位の範囲及びその近傍の場合）で、誤差の少ない良好な電流出力特性を得ることができる。
【００８９】
なお、上記（１）式は、第１容量の容量をＣ１、第２容量の容量をＣ２、第３容量の容量をＣ３、第４容量の容量をＣ４として、
Ｃ２／Ｃ１＜Ｃ４／Ｃ３      ・・・（２）
を満たすように各容量を設定することによって実現できる。
【００９０】
また、上記第１の所定電流または第２の所定電流の何れかが０であれば、第１あるいは第２アクティブ素子に電流を流すための電流源が１個で済むのでなお一層好ましい。
【００９１】
また、本発明の画素回路の駆動方法は、以上のように、電気光学素子と、第１〜第３の端子を有する第１のアクティブ素子と、第１および第２の電極を有する第１の容量と、第３および第４の電極を有する第２の容量と、第１および第２の電位部とを備え、上記第１の端子が上記電気光学素子に接続可能とされ、上記第３の端子が第１の電極に接続されるとともに第３の電極にも接続可能とされ、上記第２の端子が第１の電位部に接続され、上記第２の電極が第２の電位部に接続され、上記第４の電極に信号入力が可能とされた、画素回路を駆動するために、上記第３の端子と第３の電極とを接続し、かつ、第４の電極に所定の電位を与えつつ、上記第１の端子と第３の端子とを接続し、第１の端子および第３の端子とを接続し、上記第１の電位部から第１のアクティブ素子に所定の電流を流す第１のステップと、上記第４の電極へ信号を入力して、その電位を変化させる第２のステップと、上記第２の電位部の電圧を変化させることによって第１のアクティブ素子から電気光学素子に電流を出力する時間を制御する第３のステップとを行うものである。
【００９２】
上記駆動方法によれば、第１のステップ（画素の選択期間）により、第１の容量の第２の電極が所定の電位、第２の容量の第４の電極が所定の電位のとき、第１のアクティブ素子の出力電流が所定電流となるよう、第１および第２の容量の電荷（電位）が設定される。
【００９３】
そして、第２のステップ（画素の選択期間）において、第１の容量の第２の電極を上記所定の電位としたまま、第２の容量の第４の電極の電位を入力信号によって所望の電位とすることで、第１のアクティブ素子の第３の端子電位（ゲート電位）を変化させる。
【００９４】
次いで、第３のステップ（画素の非選択期間）において第２の電極（第１の容量）の電位を上記所定の電位から徐々に変化させていくので、第２のステップで与えた所望の電位の大きさに対応し、第１のアクティブ素子の第３の端子電位（ゲート電位）がＯＮ電位からＯＦＦ電位に向け（またはＯＦＦ電位からＯＮ電位に向け）変化する時間を制御できる。
【００９５】
このように、第２のステップで第２の容量の第４の電極へ与える電位を制御することで、第１のアクティブ素子がＯＮ状態である時間を制御できる。この結果、電気光学素子へ電流を出力する期間が制御可能となり、所望の発光（表示）を得ることができる。
【発明を実施するための最良の形態】
【００９６】
以下に図１〜図３５を用いて本発明の手段の詳細な説明を行う。
【００９７】
本発明に用いられるスイッチング素子（スイッチ用ＴＦＴや駆動用ＴＦＴ）は低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴなどで構成できるが、本実施の形態ではＣＧシリコンＴＦＴを用いることとする。
【００９８】
なお、このＣＧシリコンＴＦＴの構成に関しては、半導体エネルギー研究所より、SID'00 Digest pp.924-927の "4.0-in. TFT-OLED Displays and a Novel Digital Driving Method" 等で発表されているので、ここではその詳細な説明は省略する。
【００９９】
また、ＣＧシリコンＴＦＴプロセスに関しては、同じく半導体エネルギー研究所より、AM-LCD 2000 pp.25-28の "Continuous Grain Silicon Technology and Its Applications for Active Matrix Display" 等で発表されているので、ここではその詳細な説明は省略する。
【０１００】
また、本実施の形態で用いる電気光学素子である有機ＥＬ素子の構成についても、AM-LCD '01 pp.211-214の "Polymer Light-Emitting Diodes for use in Flat panel Display" 等で発表されているので、ここではその詳細な説明は省略する。
【０１０１】
〔実施の形態１〕
本発明の実施の形態１を図１〜図７を用いて説明すれば以下の通りである。
【０１０２】
ここで、図１は実施の形態１における駆動回路の構成を示し、図２は図１の駆動回路のタイミングチャートを示し、図３は図１の駆動回路を用いた表示装置の概略構成を示し、図４は図３の表示装置における各画素回路の構成を示す。また、図５〜図７は、図１の駆動回路の動作シミュレーションを示す。
【０１０３】
図３に示すように、本実施の形態における表示装置１５２は、複数の画素回路（画素）Ａｉｊ１５８、複数のソース配線Ｓｊ１０６（第１配線）、複数のゲート配線Ｇｉ１７７、ソースドライバ回路１５４およびコントロール回路１５３を備えている（なお、上記のｉは１〜ｎ、ｊは１〜ｍ、ｎおよびｍは整数とする。以下においても同じ）。上記ソースドライバ回路１５４は、複数の駆動回路１９１、シフトレジスタ１７５および第２シフトレジスタ１５５を備えている。また、画素回路Ａｉｊ１５８は、ソース配線Ｓｊ１０６とゲート配線Ｇｉ１７７とが交差する領域に配置されている。
【０１０４】
表示装置１５２においては、ゲートドライバ回路１６４ａ・１６４ｂから各ゲート配線Ｇｉ１７７に選択信号が供給され、ソースドライバ回路１５４から各ソース配線Ｓｊ１０６に電流あるいは電圧が供給される。また、コントロール回路１５３からは、上記ゲートドライバ回路１６４ａ・１６４ｂやソースドライバ回路１５４の動作に必要な制御信号が供給される。また、ソースドライバ回路１５４は、各ソース配線Ｓｊ１０６毎に設けられた駆動回路（電流出力回路）１９１、シフトレジスタ１７５および第２シフトレジスタ１５５から構成されており、駆動回路１９１に必要な制御信号はシフトレジスタ１７５および第２シフトレジスタ１５５から供給される。
【０１０５】
まず、図４に、上記図３に示される各画素回路Ａｉｊ１５８の具体的構成を示す。
【０１０６】
同図に示すように、画素回路Ａｉｊ１５８は、電源配線Ｖｓ１９１、ソース配線Ｓｊ１０６、ゲート配線Ｇｉ１７７、制御配線Ｗｉ１７３、３つのスイッチ用ＴＦＴ１４３（Ｐ型）、１４４（ｎ型）、１５６（ｎ型）、駆動用ＴＦＴ１４１（Ｐ型）、記憶用コンデンサ１４６および電流駆動素子である有機ＥＬ１４５（電気光学素子）を備えている。
【０１０７】
電源配線Ｖｓ１９１には駆動用ＴＦＴ１４１のソース端子と記憶用コンデンサ１４６の他方の電極（電源側電極）とが接続されている。ソース配線Ｓｊ１０６には、スイッチ用ＴＦＴ１５６のソース端子とスイッチ用ＴＦＴ１４４のソース端子とが接続され、ゲート配線Ｇｉ１７７にはスイッチ用ＴＦＴ１５６のゲート端子が接続されている。制御配線Ｗｉ１７３にはスイッチ用ＴＦＴ１４３のゲート端子とスイッチ用ＴＦＴ１４４のゲート端子とが接続されている。
【０１０８】
また、駆動用ＴＦＴ１４１のゲート端子と記憶用コンデンサ１４６の一方の端子（ゲート側電極）とスイッチ用ＴＦＴ１５６のドレイン端子とが接続され、駆動用ＴＦＴ１４１のドレイン端子とスイッチ用ＴＦＴ１４４のドレイン端子とスイッチ用ＴＦＴ１４３のソース端子とが接続されている。さらに、スイッチ用ＴＦＴ１４３のドレイン端子と共通電極Ｖｃｏｍ１８１との間に有機ＥＬ１４５が接続されている。
【０１０９】
なお、図３においてはゲートドライバ回路がゲートドライバ回路１６４ａ・１６４ｂと左右に分割され、ゲート配線等も左右に分割されているが、ゲート配線、制御配線については、表記上両者（左右）を区別せず、ともにゲート配線Ｇｉ１７７あるいは制御用配線Ｗｉ１７３と記す。
【０１１０】
以上から、上記画素回路Ａｉｊ１５８は、電源配線Ｖｓ１９１と共通電極Ｖｃｏｍ１８１の間に駆動用ＴＦＴ１４１と電気光学素子である有機ＥＬ１４５を直列に配置した構成ともいえる。加えて、駆動用ＴＦＴ１４１のゲート端子と電源配線Ｖｓ１９１の間に駆動用ＴＦＴ１４１のゲート電位保持手段である（記憶用）コンデンサ１４６が配置され、駆動用ＴＦＴ１４１のゲート端子とソース配線Ｓｊ１０６の間にスイッチ用ＴＦＴ１５６が配置され、駆動用ＴＦＴ１４１と有機ＥＬ１４５の間にｐ型のスイッチ用ＴＦＴ１４３が配置され、駆動用ＴＦＴ１４１とスイッチ用ＴＦＴ１４３の接続点とソース配線Ｓｊ１０６の間にｎ型のスイッチ用ＴＦＴ１４４が配置された構成ともいえる。さらに、スイッチ用ＴＦＴ１５６のゲート端子にゲート配線Ｇｉ１７７が接続され、スイッチ用ＴＦＴ１４３、１４４のゲート端子に制御配線Ｗｉ１７３が接続された構成ともいえる。
【０１１１】
以下に、上記画素回路Ａｉｊ１５８の動作を説明する。
【０１１２】
まず、ゲート配線Ｇｉ１７７がＯＮ（選択）されてスイッチ用ＴＦＴ１５６がＯＮのとき、制御配線Ｗｉ１７３によってスイッチ用ＴＦＴ１４４がＯＮに、スイッチ用ＴＦＴ１４３がＯＦＦされ、駆動電流が、電源配線Ｖｓ１９１から駆動用ＴＦＴ１４１およびスイッチ用ＴＦＴ１４４のソース・ドレイン端子を通ってソース配線Ｓｊ１０６へ流れる。ここで、上記駆動電流の値（電流値）は、ソースドライバ回路１５４（図３参照）に設けられ、ソース配線Ｓｊ１０６に繋がる（対応する）駆動回路１９１によって制御されている。
【０１１３】
これにより、記憶用コンデンサ１４６のゲート側電極に駆動回路１９１で制御された上記駆動電流の値に対応した電位が記憶されるととともに、該記憶用コンデンサ１４６のゲート側電極に接続する駆動用ＴＦＴ１４１のゲート端子が上記駆動電流の値に対応した電位に設定される。
【０１１４】
次いで、ゲート配線Ｇｉ１７７がＯＦＦ（非選択）されてスイッチ用ＴＦＴ１５６がＯＦＦのとき、制御配線Ｗｉ１７３によってスイッチ用ＴＦＴ１４４がＯＦＦに、スイッチ用ＴＦＴ１４３がＯＮされる。すなわち、上記記憶用コンデンサ１４６および駆動用ＴＦＴ１４１のゲート端子に上記駆動電流の値に対応した電位が保持されるとともに、スイッチ用ＴＦＴ１４３がＯＮであるため、上記保持された電位に対応した電流（選択期間において電源配線Ｖｓ１９１からソース配線Ｓｊ１０６へ流れた電流と同じ値の電流）が電源配線Ｖｓ１９１から駆動用ＴＦＴ１４１およびスイッチ用ＴＦＴ１４３のソース・ドレイン端子を通って有機ＥＬ１４５に流れる。
【０１１５】
以上のように、画素回路Ａｉｊ１５８により、ゲート配線Ｇｉ１７７がＯＮされたとき（選択期間）にソース配線Ｓｊ１０６に流された電流（駆動回路１９１で制御された駆動電流）を、いわば記憶用コンデンサ１４６によって記憶し、これを非選択期間に（次の選択時まで）有機ＥＬ１４５に流す（駆動電流を保持する）ことが可能となる。
【０１１６】
次に、図１に上記駆動回路１９１の具体的な構成を示す。
【０１１７】
同図に示すように、駆動回路１９１（電流出力回路）は、ソース配線Ｓｊ１０６（第１配線）、制御配線Ｒａ１０５、Ｗｊ１０７、ＭＣｊ１０８、Ｍｊ１０９、ＤＥｊ１１０、ＤＢｊ１１１、ＤＣｊ１１２、ＤＧｊ１１７、所定電流配線Ｉａ１１３（電流源）、電位配線Ｐｂ１１４、Ｐｅ１１５、入力信号（Ｄｘ）用配線１１６、スイッチ用ＴＦＴ１３９（ｐ型）、１４０（ｐ型）、１３７（ｎ型）、１３８（ｎ型）、１２９（ｐ型）、１４１（ｎ型）、第１出力回路１５７および第２出力回路１５８を備えている。
【０１１８】
上記第１出力回路１５７は、スイッチ用ＴＦＴ１２６（ｎ型）、駆動用ＴＦＴ１２２（ｎ型）（第１アクティブ素子）、記憶用コンデンサ１２３（第１容量）、信号用コンデンサ１２５（第２容量）を備えている。
【０１１９】
上記第２出力回路１５８は、スイッチ用ＴＦＴ１３４（ｎ型）、駆動用ＴＦＴ１３０（ｎ型）（第２アクティブ素子）、記憶用コンデンサ１３１（第３容量）、信号用コンデンサ１３３（第４容量）を備えている。
【０１２０】
制御用配線Ｒａ１０５はスイッチ用ＴＦＴ１４０のゲート端子に接続され、制御用配線Ｗｊ１０７はスイッチ用ＴＦＴ１３９のゲート端子に接続され、制御用配線ＭＣｊ１０８はスイッチ用ＴＦＴ１２６のゲート端子に接続され、制御用配線Ｍｊはスイッチ用ＴＦＴ１２９のゲート端子に接続され、制御用配線ＤＣｊ１１２はスイッチ用ＴＦＴ１３４のゲート端子に接続され、制御用配線ＤＧｊ１１７はスイッチ用ＴＦＴ１４１のゲート端子に接続されている。
【０１２１】
ソース配線Ｓｊ１０６はスイッチ用ＴＦＴ１４０のソース端子に接続され、所定電流配線Ｉａ１１３はスイッチ用ＴＦＴ１３９のソース端子に接続され、電位配線Ｐｂ１１４はスイッチ用ＴＦＴ１３８のソース端子（入力側）に接続され、電位配線Ｐｅ１１５はスイッチ用ＴＦＴ１３７のソース端子（入力側）に接続され、入力信号（Ｄｘ）用配線１１６はスイッチ用ＴＦＴ１４１のソース端子（入力側）に接続されている。
【０１２２】
第１出力回路１５７においては、駆動用ＴＦＴ１２２のドレイン端子が、スイッチ用ＴＦＴ１３９のドレイン端子とスイッチ用ＴＦＴ１４０のドレイン端子とスイッチ用ＴＦＴ１２６のドレイン端子とスイッチ用ＴＦＴ１２９のドレイン端子（あるいはソース端子）とに接続されている。また、駆動用ＴＦＴ１２２のソース端子および記憶用コンデンサ１２３の一方の電極（接地側電極）が共通電位Ｖｃｏｍ１８１（第１電位部および第２電位部）に接続されている。また、駆動用ＴＦＴ１２２のゲート端子が、記憶用コンデンサ１２３の一方の端子（ゲート側電極）とスイッチ用ＴＦＴ１２６のソース端子と信号用コンデンサ１２５の一方の電極（ゲート側電極）に接続されている。そして、信号用コンデンサ１２５のもう一方の電極（信号側電極）はスイッチ用ＴＦＴ１４１のドレイン端子（出力側）に接続されている。
【０１２３】
なお、第１出力回路１５７と第２出力回路１５８の電流入出力端子はスイッチ用ＴＦＴ１２９のソース・ドレイン端子によって接続されている。
【０１２４】
第２出力回路１５８においては、駆動用ＴＦＴ１３０のドレイン端子が、スイッチ用ＴＦＴ１２９のソース端子（あるいはドレイン端子）とスイッチ用ＴＦＴ１３４のドレイン端子とに接続されている。また、駆動用ＴＦＴ１３０のソース端子および記憶用コンデンサ１３１の一方の電極（接地側電極）が共通電位Ｖｃｏｍ１８１（第３電位部および第４電位部）に接続されている。また、駆動用ＴＦＴ１３０のゲート端子が、記憶用コンデンサ１３１の一方の端子（ゲート側電極）とスイッチ用ＴＦＴ１３４のソース端子と信号用コンデンサ１３３の一方の電極（ゲート側電極）に接続されている。そして、信号用コンデンサ１３３のもう一方の電極（信号側電極）はスイッチ用ＴＦＴ１４１のドレイン端子（出力側）に接続されている。
【０１２５】
以上のように、駆動回路１９１は、第１出力回路１５７と第２出力回路１５８から構成され、第１出力回路１５７は駆動用ＴＦＴ１２２と、その駆動用ＴＦＴ１２２のゲート電位を保持する記憶用コンデンサ１２３と、そのゲート端子に繋がる信号用コンデンサ１２５とから構成される。加えて、駆動用ＴＦＴ１２２の電流出力端子（ドレイン端子）とゲート端子の間にはスイッチ用ＴＦＴ１２６が配置され、そのゲート端子に制御配線ＭＣｊ１０８が接続されている。加えて、第２出力回路１５８は駆動用ＴＦＴ１３０と、その駆動用ＴＦＴ１３０のゲート電位を保持する記憶用コンデンサ１３１と、そのゲート端子に繋がる信号用コンデンサ１３３とから構成される。加えて、駆動用ＴＦＴ１３０の電流出力端子（ドレイン端子）とゲート端子の間にはスイッチ用ＴＦＴ１３４が配置され、そのゲート端子に制御配線ＤＣｊ１１２が接続されている。加えて、第１出力回路１５７の電流入出力端子と第２出力回路１５８の電流入出力端子の間にはスイッチ用ＴＦＴ１２９（ｐ型）が配置され、そのゲート端子に制御配線Ｍｊが接続されている。加えて、第１出力回路１５７の電流入出力端子とソース配線Ｓｊ１０６との間にはスイッチ用ＴＦＴ１４０（ｐ型）が配置され、そのゲート端子には制御配線Ｒａ１０５が接続されている。加えて、第１出力回路１５７の電流入出力端子と所定電流配線Ｉａ１１３との間にはスイッチ用ＴＦＴ１３９（ｐ型）が配置され、そのゲート端子には制御配線Ｗｊ１０７が接続されている。加えて、第１出力回路１５７の電圧入力端である信号用コンデンサ１２５の他方端子と、第２出力回路１５８の電圧入力端である信号用コンデンサ１３３の他方端子は短絡され、スイッチ用ＴＦＴ１３７、１３８、１４１のドレイン端子が接続されている。さらに、各スイッチ用ＴＦＴ１３７、１３８、１４１のソース端子には各々電位配線Ｐｅ１１５、Ｐｂ１１４および入力信号（Ｄｘ）用配線１１６が接続され、ゲート端子には各々制御配線ＤＥｊ１１０、ＤＢｊ１１１およびＤＧｊ１１７が接続されている。
【０１２６】
次に、図２に、上記駆動回路１９１の各信号の動作タイミングチャートを示す。
【０１２７】
図２には、入力信号（Ｄｘ）用配線１１６、制御配線Ｒａ１０５、Ｗｊ１０７、ＤＥｊ１１０、ＤＢｊ１１１、ＤＧｊ１１７、ＭＣｊ１０８、Ｍｊ１０９、ＤＣｊ１１２の動作タイミングが示されている。
【０１２８】
上記タイミングチャートは、電流プログラム期間Ｔｗａ、電流設定期間Ｔｄａ、電流出力期間Ｔｏａの３つの大きな期間に分けることができる（Ｔｈは１本のソース配線Ｓｊ１０６に駆動電流を出力するために必要とされる期間である）。
【０１２９】
なお、電流プログラム期間Ｔｗａ、電流設定期間Ｔｄａ、電流出力期間Ｔｏａは、図３の表示装置１５２のソースドライバ回路１５４のもう一方の側（右側）に配置される各駆動回路１９１も同様に（Ｔｄａ期間がＴｗｂ期間となるよう時間がずれて）電流プログラム期間Ｔｗｂと、出力電流設定期間Ｔｄｂと、電流出力期間Ｔｏｂを持つ。
【０１３０】
電流プログラム期間Ｔｗａは期間ｔ０〜ｔ１２からなり、電流設定期間Ｔｄａは期間ｔ１３〜ｔ２５からなり電流出力期間Ｔｏａは期間ｔ２６〜ｔ３８からなる。なお、以下の説明において制御用配線がＯＮ状態であるとは、該制御用配線に繋がるＴＦＴのゲートを開く（ＯＮさせる）電位状態（ｐ型ＴＦＴに繋がる場合はロー、ｎ型ＴＦＴに繋がる場合はハイ）であることをいう。
【０１３１】
図２に示すように、ｔ０においては、制御配線Ｒａ１０５、ＤＢｊ１１１、ＤＧｊ１１７、Ｍｊ１０９およびＤＣｊ１１２をＯＦＦ状態にし、Ｗｊ１０７、ＤＥｊ１１０およびＭＣｊ１０８をＯＮ状態とする。ｔ１においては、制御用配線Ｗｊ１０７をＯＮからＯＦＦとし、他はｔ０と同じ状態とする。ｔ２においては、制御用配線ＭＣｊ１０８をＯＮからＯＦＦとし、他はｔ０と同じ状態とする。ｔ３〜ｔ５においては、すべてｔ２と同じ状態とする。ｔ６においては、制御用配線Ｗｊ１０７をＯＦＦからＯＮとし、制御用配線ＤＥｊ１１０をＯＮからＯＦＦとし、制御用配線Ｍｊ１０９をＯＦＦからＯＮとし、制御用配線ＤＣｊ１１２をＯＦＦからＯＮとし、他はｔ５と同じ状態とする。ｔ７においては、制御用配線ＤＢｊ１１１をＯＦＦからＯＮとし、他はｔ６と同じ状態とする。ｔ８においては、制御用配線ＤＣｊ１１２をＯＮからＯＦＦとし、他はｔ７と同じ状態とする。ｔ９〜ｔ１１においては、すべてｔ８と同じ状態とする。ｔ１２においては、制御用配線Ｗｊ１０７をＯＮからＯＦＦとし、制御用配線ＤＢｊ１１１をＯＮからＯＦＦとし、他はｔ１１と同じ状態とする。以上により、電流プログラム期間Ｔｗａを終了する。
【０１３２】
次いで、ｔ１３〜ｔ２５の電流設定期間Ｔｄａにおいては、Ｍｊ１０９をＯＮとし、他は全てｔ１２と同じ状態とする。すなわち、Ｍｊ１０９をＯＮとし、制御配線Ｒａ１０５、Ｗｊ１０７、ＤＥｊ１１０、ＤＢｊ１１１、ＤＧｊ１１７、ＭＣｊ１０８およびＤＣｊ１１２をＯＦＦ状態とする。
【０１３３】
次いで、ｔ２６〜ｔ３８の電流出力期間Ｔｏａにおいては、Ｒａ１０５とＭｊ１０９とをＯＮとし、他は全てｔ２５と同じ状態とする。すなわち、制御用配線Ｒａ１０５およびＭｊ１０９をＯＮとし、制御配線Ｗｊ１０７、ＤＥｊ１１０、ＤＢｊ１１１、ＤＧｊ１１７、ＭＣｊ１０８およびＤＣｊ１１２をＯＦＦ状態とする。
【０１３４】
図２のタイミングチャートによる駆動回路１９１（図１参照）の動作（作用）を以下に説明する。
【０１３５】
ｔ０においては、制御用配線Ｗｊ１０７、ＤＥｊ１１０およびＭＣｊ１０８のみがＯＮ状態であり、スイッチ用ＴＦＴ１３９とスイッチ用ＴＦＴ１３７とスイッチ用ＴＦＴ１２６がＯＮである。すなわち、信号用コンデンサ１２５の信号側電極に電位配線Ｐｅ１１５の電位である所定電位Ｖ１１が与えられるとともに、駆動用ＴＦＴ１２２のドレイン端子とゲート端子とが短絡させられ、所定電流配線Ｉａ１１３から駆動用ＴＦＴ１２２に所定電流Ｉ１１が流される。
【０１３６】
ｔ１においては、制御用配線Ｗｊ１０７がＯＮからＯＦＦとなるため、駆動用ＴＦＴ１２２の電流は徐々に小さくなり、概ね０となる。この結果、上記所定電流（即ち、概ね０の電流値）に応じた電位が記憶用コンデンサ１２３のゲート側電極に記憶される。ｔ２においては、制御用配線ＭＣｊ１０８をＯＮからＯＦＦとするため、記憶用コンデンサ１２３のゲート側電極の電位が保持される。
【０１３７】
ｔ６においては、制御用配線Ｗｊ１０７がＯＦＦからＯＮに、制御用配線ＤＥｊ１１０がＯＮからＯＦＦに、制御用配線Ｍｊ１０９がＯＦＦからＯＮに、制御用配線ＤＣｊ１１２がＯＦＦからＯＮになるため、スイッチ用ＴＦＴ１３７がＯＦＦされ、スイッチ用ＴＦＴ１３９とスイッチ用ＴＦＴ１２９がＯＮされる。この結果、所定電流配線Ｉａ１１３から駆動用ＴＦＴ１３０，１２２に電流Ｉ１２が流される。
【０１３８】
ｔ７においては、制御用配線ＤＢｊ１１１がＯＦＦからＯＮになるため、信号用コンデンサ１３３および信号用コンデンサ１２５の信号側電極に所定電位Ｖ１２が与えられる。なお、上記所定電位Ｖ１２の値によって駆動用ＴＦＴ１２２に流れる電流が決定される。
【０１３９】
すなわち、駆動用ＴＦＴ１３０のゲート電位は、この所定電流配線Ｉａ１１３から与えられた所定電流Ｉ１３と駆動用ＴＦＴ１２２を流れる電流Ｉ１１の差（Ｉ１３−Ｉ１１）を流すような電位に設定される。
【０１４０】
次に、制御配線ＤＣｊ１１２をローとして、スイッチ用ＴＦＴ１３４をＯＦＦ状態にして、駆動用ＴＦＴ１３０のゲート端子とドレイン端子の接続を絶ち、この時の駆動ＴＦＴ１３０のゲート電荷を保持する。
【０１４１】
その後、制御配線Ｗｊ１０７をハイとして、スイッチ用ＴＦＴ１３９（ｐ型）をＯＦＦ状態として、制御配線ＤＢｊ１１１をローとして、スイッチ用ＴＦＴ１３８をＯＦＦ状態として、電流プログラム期間Ｔｗａを終える。
【０１４２】
その後、出力電流設定期間Ｔｄａとなり、入力信号（Ｄｘ）用配線１１６より表示させるべき信号に対応した電位を入力し、各ソース配線Ｓｊ１０６の位置に対応するタイミングで、制御信号ＤＧｊ１１７がハイとなり、スイッチ用ＴＦＴ１４１を通してその入力信号Ｄｘを信号用コンデンサ１２５と信号用コンデンサ１３３の信号側電極へ導き、制御信号ＤＧｊ１１７をローとし、その電位を保持する。
【０１４３】
その後、駆動回路１９１の電流出力期間Ｔｏａに移り、制御配線Ｒａ１０５をローとして、スイッチ用ＴＦＴ１４０（ｐ型）をＯＮ状態として、その信号用コンデンサＣ１２５と信号用コンデンサＣ１３３の他方端子に保持された電位Ｎｊ１６９（信号用コンデンサ１２５、１３３の他方端子の電位）に対応した電流をソース配線Ｓｊ１０６へ供給する。
【０１４４】
なお、図３のシフトレジスタ１７５は上記制御信号ＤＧｊ１１７を得るための回路である。また、第２シフトレジスタ１５５は上記制御信号Ｗｊ１０７，ＤＥｊ１１０，ＤＢｊ１１１，ＭＣｊ１０８，Ｍｊ１０９，ＤＣｊ１１２を得るための回路である。また、制御信号Ｒａ１０５を含め、これらシフトレジスタ１７５，１５５の動作を制御する信号はコントロール回路１５３から供給される。
【０１４５】
図５に上記Ｔｗａ（電流プログラム期間）おいて、駆動用ＴＦＴ１２２を流れる電流Ｉｓ、駆動用ＴＦＴ１３０を流れる電流Ｉｔをシミュレーションした結果を、制御配線Ｗｊ１０７，Ｒａ１０５，Ｍｊ１０９，ＭＣｊ１０８，ＤＣｊ１１２及び、信号用コンデンサ１２５と信号用コンデンサ１３３の他方端子の電位Ｎｊ１６９と供に示す。
【０１４６】
なお、上記シミュレーション結果（図５・６）においては、駆動用ＴＦＴ１２２，１３０の閾値電圧・移動度を以下の表１に示す５条件でシミュレーションした。（例えば、Ｉｓ（１）は、条件１において駆動用ＴＦＴ１２２を流れる電流を示す。）
【０１４７】
【表１】
2005141137.tif 000003
【０１４８】
また、上記シミュレーション結果後のＴｄａ（出力電流設定期間）において、駆動回路１９１の信号用コンデンサ１２５と信号用コンデンサ１３３の他方端子（信号側電極）電位Ｎｊ１６９と、駆動回路１９１の出力電流Ｉｏの関係をシミュレーションした結果を図６に示す。
【０１４９】
図６に示されるように、本発明の駆動回路１９１によって信号用コンデンサ１２５・１３３の信号側電極の電位Ｎｊ１６９を変化させることで、出力電流Ｉｏを変化させることができる。
【０１５０】
図１の構成である駆動回路１９１と、図３７の従来例の駆動回路Ｃｊ９６８を比較すれば、本実施の形態１を用いた駆動回路１９１ではより少ないアクティブ素子（スイッチ用ＴＦＴや駆動用ＴＦＴ）数で、多階調電流出力が実現できることが明らかである。
【０１５１】
また、本実施の形態では、基準電流配線が１本（Ｉａ１１３のみ）で済むので、その基準電流を作成するための回路も簡易化できる。
【０１５２】
なお、上記シミュレーション結果（図５・６）では、各条件１〜５によって、電流値Ｉｓ，Ｉｔ，Ｉｏがばらついている。
【０１５３】
上記シミュレーション結果に示すように、時間ｔ＝５０ｕｓあたりで、Ｉｏ＝５．０〜７．３ｕＡ（１００％〜１４６％）のばらつきがみられる。
【０１５４】
また、このシミュレーション結果を、第１出力回路１５７を流れる電流Ｉｓと、第２出力回路１５８を流れる電流Ｉｔに分けて示すと図７のようになる。
【０１５５】
図７では時間ｔ＝５０ｕｓ辺りで、Ｉｓ＝３．８〜５．３ｕＡ（１００％〜１３２％）とばらついており、第１出力回路１５７の出力電流Ｉｓのばらつきは、比較的小さい。
【０１５６】
このため、第２出力回路１５８を設けない構成、いわば出力回路１個のみ設けた駆動回路であっても上記した効果（出力回路が２個の場合の効果）とほぼ同様の効果を得ることが可能といえる。
【０１５７】
そして、当該構成（出力回路が１個の駆動回路）では、図１の駆動回路の第２出力回路が不要なので、より少ないアクティブ素子数で多階調電流出力が実現できる。すなわち、駆動回路の規模を、従来技術（図３７参照）のカレントコピア構成に比べ１／２以下にできる。
【０１５８】
さらに、本実施の形態の駆動回路（出力回路が１個あるいは２個の構成）を表示装置１５２（図３参照）へ適用することのよって、入力された入力信号Ｄｘの信号電圧に対応した多階調出力（表示）が可能となる。
【０１５９】
〔実施の形態２〕
本実施の形態では上記実施の形態１のシミュレーション結果で判ったばらつきを抑える構成およびこれを用いた表示装置の、好ましい一実施形態について図８〜図１３を用いて説明する。
【０１６０】
本実施の形態の図８に示す表示装置２５２は、図３の表示装置１５２の駆動回路１９１を図９に示す駆動回路２６６へ置き換えたものである。
【０１６１】
すなわち、図８に示すように、表示装置２５２は、複数の画素回路Ａｉｊ２５８、複数のソース配線Ｓｊ２０６（第１配線）、複数のゲート配線Ｇｉ２７７、ゲートドライバ回路２６４ａ・２６４ｂ、ソースドライバ回路２５４およびコントロール回路２５３を備えており、ソースドライバ回路２５４は、複数の駆動回路２６６、シフトレジスタ２７５および第２シフトレジスタ２５５を備えている。また、画素回路Ａｉｊ２５８は、ソース配線Ｓｊ２０６とゲート配線Ｇｉ２７７とが交差する領域に配置されている。
【０１６２】
ただ、駆動回路２６６に必要な制御信号が駆動回路１９１とは異なるため、第２シフトレジスタ２５５は変更されている。その他、上記各回路等の機能については図３の表示装置１５２と同様である。
【０１６３】
図９に、本実施の形態の駆動回路２６６の構成を示す。
【０１６４】
同図に示すように、駆動回路２６６の第１出力回路２６９を構成する駆動用ＴＦＴ２２２（第１アクティブ素子）のゲート端子に補償用コンデンサ２２４（第５容量）の一方側電極（ゲート側電極）を接続し、該補償用コンデンサ２２４の他方端子（電位配線側電極）と電位配線Ｖａ２１８（第５電位部）との間にスイッチ用ＴＦＴ２２７が配置されている。また、補償用コンデンサ２２４の他方端子（電位配線側電極）と駆動用ＴＦＴ２２２の電流出力端子（ドレイン端子）の間にスイッチング素子であるスイッチ用ＴＦＴ２２８が配置されている。
【０１６５】
また、スイッチ用ＴＦＴ２２７のゲート端子には制御配線ＭＣｊ２０８が接続され、スイッチ用ＴＦＴ２２８のゲート端子には制御配線ＭＰｊ２０１が接続されている。
【０１６６】
また、第２出力回路２７０を構成する駆動用ＴＦＴ２３０（第２アクティブ素子）のゲート端子には補償用コンデンサ２３２（第６容量）を接続し、該補償用コンデンサ２３２の他方端子（電位配線側電極）と電位配線Ｖａ２１８（第６電位部、本実施の形態では第５電位部と第６電位部とが同電位）との間にスイッチング素子であるスイッチ用ＴＦＴ２３５が配置されている。また、補償用コンデンサ２３２の他方端子（ゲート側電極）と駆動用ＴＦＴ２３０の電流出力端子（ドレイン端子）のと間にはスイッチング素子であるスイッチ用ＴＦＴ２３６が配置されている
また、スイッチ用ＴＦＴ２３５のゲート端子には制御配線ＤＣｊ２０２が接続され、スイッチ用ＴＦＴ２３６のゲート端子には制御配線ＤＰｊ２０３が接続されている。
【０１６７】
この駆動回路２６６における各信号の動作のタイミングチャートを図１０に示す。すなわち、図２に示した駆動回路１９１の各信号の動作タイミングに加え、以下の動作をする。
【０１６８】
まず、期間０〜ｔ５では、制御配線ＤＥｊ２１０をハイとし、スイッチ用ＴＦＴ２３７をＯＮとして、電位配線Ｐｅ２１５の電位を信号用コンデンサ２２５の他方端子（信号側電極）へ与え、この電位をＶ２１とする。
【０１６９】
すなわち、０〜ｔ２で、制御配線ＭＣｊ２０８をハイとして、スイッチ用ＴＦＴ２２６，２２７をＯＮ状態にして、駆動用ＴＦＴ２２２のゲート端子を電流出力端子（ドレイン端子）と短絡させ、補償用コンデンサ２２４の他方端子（電位配線側電極）を補正用の電位配線Ｖａ２１８へ接続する。
【０１７０】
この状態で、制御配線Ｗｊ２０７をローとして、スイッチ用ＴＦＴ２３９（ｐ型）をＯＮ状態として、所定電流配線Ｉａ２１３から駆動用ＴＦＴ２２２へ向け電流I２１を流す。
【０１７１】
次に、制御配線Ｗｊ２０７をハイとして、スイッチ用ＴＦＴ２３９（ｐ型）をＯＦＦ状態とする。これにより、駆動用ＴＦＴ２２２を流れる電流が徐々に弱まり概ね０となる。
【０１７２】
そこで時間ｔ２で、制御配線ＭＣｊ２０８をローとして、駆動用ＴＦＴ２２２のゲート端子とドレイン端子の接続を絶ち、補償用コンデンサ２２４の他方端子をオープン状態とする。
【０１７３】
次に、ｔ３〜ｔ５で、制御配線ＭＰｊ２０１をハイとし、スイッチ用ＴＦＴ２２８をＯＮ状態として、補償用コンデンサ２２４の他方端子（電位配線側電極）を駆動用ＴＦＴ２２２のドレイン端子へ接続する。
【０１７４】
このとき、初期状態として駆動用ＴＦＴ２２２のドレイン電位が補正用の電位配線Ｖａ２１８と等しいとき、駆動用ＴＦＴ２２２の電流値は０となる。しかし、駆動用ＴＦＴ２２２のドレイン・ソース間を流れる電流は、そのゲート電位だけでなくドレイン・ソース間電位の影響も受けるので、駆動用ＴＦＴ２２２のゲート電位は、このドレイン・ソース間電位において、駆動用ＴＦＴ２２２を流れる電流値が概ね０となるよう再変化する。
【０１７５】
このとき、駆動用ＴＦＴ２２２のドレイン・ソース間電圧も合わせて変化するが、ゲート電位の変化量は僅かであり、また駆動用ＴＦＴ２２２の閾値電圧・移動度に依存しないので、このときの駆動用ＴＦＴ２２２のドレイン・ソース間電圧は駆動用ＴＦＴ２２２の閾値電圧・移動度に依らず一定となり、一定のドレイン・ソース間電圧で駆動用ＴＦＴ２２２のゲート電位を設定できる。その後、制御配線ＭＰｊ２０１をローとし、このときの駆動用ＴＦＴ２２２のゲート電位を保持させる。
【０１７６】
また、期間ｔ６〜ｔ１１では、制御配線ＤＥｊ２１０をローとし、スイッチ用ＴＦＴ２３７をＯＦＦとして、制御配線ＤＢｊ２１１をハイとして、スイッチ用ＴＦＴ２３８をＯＮとして、電位配線Ｐｂ２１４の電位を信号用コンデンサ２２５及び第４の信号用コンデンサ２３３の他方端子（信号側電極）へ与え、この電位をＶ２２とする。
【０１７７】
すなわち、ｔ６〜ｔ８において、制御配線ＤＣｊ２０２をハイとして、スイッチ用ＴＦＴ２３４，２３５をＯＮ状態にして、駆動用ＴＦＴ２３０のゲート端子をドレイン端子と短絡させ、補償用コンデンサ２３２の他方端子を電位配線Ｖａ２１８（本実施の形態では第５電位部と第６電位部とが同電位）へ接続する。
【０１７８】
このとき、出力回路２６９へ与えられる入力電位が電位Ｖ２１から電位Ｖ２２に変化しているので、出力回路２６９は所定電流Ｉ２２を流す。
【０１７９】
そして出力回路２７０には所定電流配線Ｉａ２１３から与えられた所定電流Ｉ２３と、出力回路２６９を流れる電流Ｉ２２の差である、電流Ｉ２３−Ｉ２２が流れる。
【０１８０】
そして、この駆動用ＴＦＴ２３０のゲート端子は、この差電流であるＩ２３−Ｉ２２を流すような状態（電位）に設定される。
【０１８１】
次に、制御配線ＤＣｊ２０２をローとして、スイッチ用ＴＦＴ２３４，２３５をＯＦＦ状態にして、駆動用ＴＦＴ２３０のゲート端子とドレイン端子の接続を絶ち、補償用コンデンサ２３２の他方端子（電位配線側電極）をオープン状態とする。
【０１８２】
期間ｔ９〜ｔ１１では、制御配線ＤＰｊ２０３をハイとし、スイッチ用ＴＦＴ２３６をＯＮ状態として、補償用コンデンサ２３２の他方端子（電位配線側電極）を駆動用ＴＦＴ２３０のドレイン端子へ接続する。
【０１８３】
このとき、初期状態として駆動用ＴＦＴ２３０のドレイン電位が電位配線Ｖａ２１８と同じＶａと等しいとき、駆動用ＴＦＴ２３０の出力電流はＩ２３−Ｉ２２となると考えられる。しかし、駆動用ＴＦＴ２３０のドレイン・ソース間を流れる電流は、そのゲート電位だけでなくドレイン・ソース間電位の影響も受ける。そこで、駆動用ＴＦＴ２３０のゲート電位は、このドレイン・ソース間電位において、駆動用ＴＦＴ２３０を流れる電流値が概ねＩ２３−Ｉ２２となるよう変化する。
【０１８４】
このとき、駆動用ＴＦＴ２３０のドレイン・ソース間電圧も合わせて変化するが、ゲート電位の変化量は僅かであり、また駆動用ＴＦＴ２３０の閾値電圧・移動度に依存しないので、このときの駆動用ＴＦＴ２３０のドレイン・ソース間電圧は駆動用ＴＦＴ２３０の閾値電圧・移動度に依らず一定となる。すなわち、一定のドレイン・ソース間電圧で駆動用ＴＦＴ２３０のゲート電位を設定できる。
【０１８５】
その後、制御配線ＤＰｊ２０３をローとし、このときの駆動用ＴＦＴ２３０のゲート電位を保持させて、制御配線Ｗｊ２０７をハイとして、スイッチ用ＴＦＴ２３９（ｐ型）をＯＦＦ状態として、制御配線ＤＢｊ２１１をローとして、スイッチ用ＴＦＴ２３８をＯＦＦ状態として、Ｔｗａ（電流プログラム期間）を終える。
【０１８６】
その後、Ｔｄａ（出力電流設定期間）となり、入力信号（Ｄｘ）用配線２１６より表示させるべき信号に対応した電位を入力し、各ソース配線Ｓｊ２０６の対応するタイミングで、制御信号ＤＧｊ２１７をハイとして、スイッチ用ＴＦＴ２４１を通してその入力信号Ｄｘを信号用コンデンサ２２５と信号用コンデンサ２３３の他方端子（信号側電極）へ導いた後、制御信号ＤＧｊ２１７をローとして、その電位を保持する。
【０１８７】
その後、制御配線Ｒａ２０５をローとして、スイッチ用ＴＦＴ２４０（ｐ型）をＯＮ状態として、その信号用コンデンサ２２５と信号用コンデンサ２３３の他方端子（信号側電極）に保持された電位Ｎｊ２５９に対応した電流をソース配線Ｓｊ２０６へ供給する。
【０１８８】
ここで、図１１にＴｗａ（電流プログラム期間）において、駆動用ＴＦＴ２２２を流れる電流Ｉｓ、駆動用ＴＦＴ２３０を流れる電流Ｉｔをシミュレーションした結果を、制御配線ＭＣｊ２０８，ＭＰｊ２０１，ＤＣｊ２０２，ＤＰｊ２０３及び、信号用コンデンサ２２５と信号用コンデンサ２３３の他方端子（信号側電極）の電位Ｎｊ２５９と供に示す。
【０１８９】
また、この後、Ｔｏａ（電流出力期間）において、駆動回路２６６の信号用コンデンサ２２５と信号用コンデンサ２３３の他方端子（信号側電極）の電位Ｎｊ２５９と、駆動回路２６６の出力電流Ｉｏとをシミュレーションした結果を図１２に示す。
【０１９０】
なお、上記シミュレーション結果（図１１・１２）においては、駆動用ＴＦＴ２２２，２３０の閾値電圧・移動度を上記表１の５条件でシミュレーションした。（例えば、Ｉｓ（１）は、条件１において駆動用ＴＦＴ２２２を流れる電流を示す。）
図１２に示されるとおり、本実施の形態をとると、上記の実施の形態に比較して出力電流値のばらつきを小さくできる。
【０１９１】
これらシミュレーションの条件は上記実施の形態１の図５〜７と同じであるが、本構成では、時間ｔ＝５０ｕｓあたりで、Ｉｏ＝４．５〜５．０ｕＡ（１００％〜１１１％）までばらつきが小さくなっており、本実施の形態（駆動回路の構成）の効果は明白である。
【０１９２】
また、図９の駆動回路２６６において、出力回路２７０を図１の出力回路１５８と同じ構成としても良い。
【０１９３】
この場合、図１２に示されるほどの効果はないが、出力回路２６９の出力電流値のばらつきが減少するので、出力電流のばらつきを抑える効果がある。
【０１９４】
また、上記シミュレーション結果を、出力回路２６９を流れる電流Ｉｓと、出力回路２７０を流れる電流Ｉｔに分けて示すと図１３のようになる。
【０１９５】
図１３では時間ｔ＝５０ｕｓあたりで、Ｉｓ＝２．２〜２．８ｕＡ（１００％〜１２７％）までばらつきが抑えられており、駆動用ＴＦＴ２２２のゲート端子へ補償用コンデンサ２２４を接続しただけの構成（すなわち、駆動回路を出力回路２６９だけで構成した場合）でも、出力電流のばらつきを抑制する効果があることが判る。
【０１９６】
さらに、本実施の形態では、出力回路２６９に加え、出力回路２７０がさらに設けられているため、上記の場合（駆動回路を出力回路２６９だけで構成した場合）に期待できる電流Ｉｓのばらつき（１００％〜１２７％）が、本実施の形態における駆動回路２６６の出力電流Ｉｏのばらつき（１００％〜１１１％）まで減少しており、その効果は明らかである。
【０１９７】
なお、上記シミュレーションでは、記憶用コンデンサ２２３の容量と信号用コンデンサ２２５の容量を等しくし、信号用コンデンサ２３３の容量を記憶用コンデンサ２３１の容量より大きく（２倍以上に）設定している。
【０１９８】
このため、駆動用ＴＦＴ２３０の出力電流は信号用コンデンサ２３３の他方端子（信号側電極）がＶ２１のとき、概ね出辱電流が０の状態となる。このため、入力電圧Ｖ２１のときと、駆動回路２６６出力電流が０となり、入力電圧Ｖ２２のときと、駆動回路２６６出力電流がＩ２３となる。
【０１９９】
以上のように、本実施の形態を用いれば、駆動用ＴＦＴ２２２・２３０の閾値電圧に依らず、駆動用ＴＦＴ２２２・２３０のソース・ドレイン間電圧が一定の状態で、その出力電流を設定できる。そして、その駆動回路規模は、従来技術（図３７参照）のカレントコピア回路（９２０、図３７参照）構成に比べ１／２以下にできるのに加え、駆動用ＴＦＴ２２２・２３０の閾値電圧のばらつきに起因する出力電流のばらつきも大幅に抑制できる。
【０２００】
〔実施の形態３〕
本実施の形態では上記実施の形態２（補償用コンデンサを備える構成で第１アクティブ素子および第２アクティブ素子がｎ型（電流吸い込み型））に類似した、補償用コンデンサを備える構成で第１アクティブ素子がｎ型（電流吸い込み型）、第２アクティブ素子がｐ型（電流吐き出し型）の構成について説明する。
【０２０１】
図１４に示すように、本実施の形態の表示装置３９４は図８の表示装置２５２の駆動回路２６６を図１５に示す駆動回路３９５へ置き換えたものである。
【０２０２】
すなわち、表示装置３９４は、複数の画素回路Ａｉｊ３５８、複数のソース配線Ｓｊ３０６（第１配線）、複数のゲート配線Ｇｉ３７７、ソースドライバ回路３５４、ゲートドライバ回路３６４ａ・３６４ｂおよびコントロール回路３５３を備えている。上記ソースドライバ回路３５４は、複数の駆動回路３９５、シフトレジスタ３７５および第２シフトレジスタ３５５を備えている。また、画素回路Ａｉｊ３５８は、ソース配線Ｓｊ３０６とゲート配線Ｇｉ３７７とが交差する領域に配置されている。各回路の機能等については図８の表示装置２５２と同様である。
【０２０３】
図１５に示すように、本実施の形態の駆動回路３９５は、図９の出力回路２７０を図１５の出力回路３４４へ置き換えている。すなわち、駆動回路３９５が備える２つの出力回路３６９、３４４がそれぞれ有する駆動用ＴＦＴ３２２（第１アクティブ素子）、３４５（第２アクティブ素子）のうち、一方の駆動用ＴＦＴ３４５がｐ型になっている（もう一方の駆動用ＴＦＴ３２２はｎ型）。換言すれば、２個の出力回路がそれぞれが有する２個の駆動用ＴＦＴの特性（ｐチャンネル型あるいはｎチャンネル型）を互いに異ならせた構成（これに伴い、２つの駆動用ＴＦＴのソース端子および記憶用コンデンサの一方端子の電位は互いに異なることになる。例えば、一方が接地電位で他方が電源電位のように。）である。
【０２０４】
出力回路３４４として、電源配線Ｖｓと出力回路３４４の電流入出力端子との間に駆動用ＴＦＴ３４５（ｐ型）を配置し、その駆動用ＴＦＴ３４５のゲート端子と電源配線Ｖｓとの間に記憶用コンデンサ３４６（第３容量）を配置し、駆動用ＴＦＴ３４５のゲート端子と出力回路３４４の電圧入力端子（電流制御端子）との間に信号用コンデンサ３４８（第４容量）を配置する。
【０２０５】
また、駆動用ＴＦＴ３４５の電流出力端子（ドレイン端子）とゲート端子の間にはスイッチ用ＴＦＴ３４９が配置され、そのゲート端子に制御配線ＤＣｊ３０２が接続されている。
【０２０６】
そして、駆動用ＴＦＴ３４５のゲート端子には補償用コンデンサ３４７（第６容量）を接続し、該補償用コンデンサ３４７の他方端子（電位配線側電極）と電位配線Ｖａ３１８（本実施の形態では第５電位部と第６電位部が同電位）との間にスイッチング素子であるスイッチ用ＴＦＴ３５０が配置されている。また、補償用コンデンサ３４７の他方端子（電位配線側電極）と駆動用ＴＦＴ３４５の電流出力端子（ドレイン端子）の間にはスイッチング素子であるスイッチ用ＴＦＴ３５１が配置されている。
【０２０７】
また、スイッチ用ＴＦＴ３５０のゲート端子には制御配線ＤＣｊ３０２が接続され、スイッチ用ＴＦＴ３５１のゲート端子には制御配線ＤＰｊ３０３が接続されている。
【０２０８】
この駆動回路３９５における各信号の動作のタイミングチャートを図１６に示す。
【０２０９】
図１６の駆動タイミングは図１０に示した駆動回路２６６の各信号の動作タイミングと類似するが、制御配線Ｗｊ３０７、制御信号ＤＥｊ３１０、制御信号ＤＢｊ３１１のタイミングが異なる。
【０２１０】
まず、Ｔｗａ（電流プログラム期間）ｔ０〜ｔ１３は、期間ｔ０〜ｔ５およびｔ６〜ｔ１２からなり、この期間は、制御配線Ｒａ３０５をハイとし、スイッチ用ＴＦＴ３４０をＯＦＦ状態とし、駆動回路３９５の電流入出力端とソース配線Ｓｊ３０６の接続を絶つ。
【０２１１】
期間０〜ｔ５では、制御配線Ｍｊ３０９をハイとし、スイッチ用ＴＦＴ３２９（ｐ型）をＯＦＦとし、出力回路３６９と出力回路３４４の電流入出力端の接続を絶つ。
【０２１２】
また、制御配線ＤＢｊ３１１をハイとし、スイッチ用ＴＦＴ３３８をＯＮとして、電位配線Ｐｂ３１４の電位を信号用コンデンサ３２５の他方端子（信号側電極）へ与え、この電位をＶ３１とする。
【０２１３】
また、０〜ｔ２では、制御配線ＭＣｊ３０８をハイとして、スイッチ用ＴＦＴ３２６，３２７をＯＮ状態にして、駆動用ＴＦＴ３２２のゲート端子を電流出力端子（ドレイン端子）と短絡させ、補償用コンデンサ３２４の他方端子（電位配線側電極）を補正用の電位配線Ｖａ３１８へ接続する。
【０２１４】
そして、時間ｔ１〜ｔ６にかけ、制御配線Ｗｊ３０７をローとして、スイッチ用ＴＦＴ３３９（ｐ型）をＯＮ状態として、所定電流配線Ｉｏ３２０から駆動用ＴＦＴ３２２へ向け所定電流Ｉ３１を流す。これにより、駆動用ＴＦＴ３２２のゲート端子電位は所定電流Ｉ３１を流すような電位に設定される。
【０２１５】
ここで、時間ｔ２で、制御配線ＭＣｊ３０８をローとして、駆動用ＴＦＴ３２２のゲート端子とドレイン端子の接続を絶ち、補償用コンデンサ３２４の他方端子（電位配線側電極）をオープン状態とする。
【０２１６】
次に、期間ｔ３〜ｔ５で、制御配線ＭＰｊ３０１をハイとし、スイッチ用ＴＦＴ３２８をＯＮ状態として、補償用コンデンサ３２４の他方端子（電位配線側電極）を駆動用ＴＦＴ３２２のドレイン端子へ接続する。
【０２１７】
このとき、初期状態として駆動用ＴＦＴ３２２のドレイン電位が補正用の電位配線Ｖａ３１８と等しいとき、駆動用ＴＦＴ３２２の電流値は所定電流Ｉ３１となる。しかし、駆動用ＴＦＴ３２２のドレイン・ソース間を流れる電流は、そのゲート電位だけでなくドレイン・ソース間電圧の影響も受けるので、駆動用ＴＦＴ３２２のゲート電位は、このドレイン・ソース間電位において、駆動用ＴＦＴ３２２へ所定電流Ｉ３１が流れるよう再変化する。
【０２１８】
このとき、駆動用ＴＦＴ３２２のドレイン・ソース間電圧も合わせて変化するが、ゲート電位の変化量は僅かであり、また駆動用ＴＦＴ３２２の閾値電圧・移動度に依存しないので、このときの駆動用ＴＦＴ３２２のドレイン・ソース間電位は駆動用ＴＦＴ３２２の閾値電圧・移動度に依らず一定となり、一定のドレイン・ソース間電位で駆動用ＴＦＴ３２２のゲート電位を設定できる。
【０２１９】
その後、制御配線ＭＰｊ３０１をローとし、このときの駆動用ＴＦＴ３２２のゲート電位を保持させる。
【０２２０】
また、期間ｔ６〜ｔ１１では、制御配線Ｗｊ３０７をハイとして、スイッチ用ＴＦＴ３３９をＯＦＦとし、制御配線ＤＢｊ３１１をローとし、スイッチ用ＴＦＴ３３８をＯＦＦとして、制御配線ＤＥｊ３１０をハイとして、スイッチ用ＴＦＴ３３７をＯＮとして、電位配線Ｐｅ３１５の電位を信号用コンデンサ３２５及び信号用コンデンサ３４８の他方端子へ与え、電位Ｖ３２とする。
【０２２１】
また、制御配線Ｍｊ３０９をローとしてスイッチ用ＴＦＴ３２９をＯＮにして、出力回路３６９と出力回路３４４の電流入出力端子間を短絡させる。
【０２２２】
そして、期間ｔ６〜ｔ８において、制御配線ＤＣｊ１１２をハイとして、スイッチ用ＴＦＴ３４９，３５０をＯＮにして、駆動用ＴＦＴ３４５のゲート端子を電流出力端子（ドレイン端子）と短絡させ、補償用コンデンサ３４７の他方端子（電位配線側電極）を電位配線Ｖａ３１８（本実施の形態では第５の電位部も第６の電位部も同電位）へ接続する。
【０２２３】
このとき、出力回路３６９へ与えられる入力電位が電位Ｖ３２から電位Ｖ３３に変化しているが、出力回路３６９が電流Ｉ３２を流すようになる。
【０２２４】
また、制御配線Ｗｊ３０７をハイとして、スイッチ用ＴＦＴ３３９をＯＦＦとしているので、出力回路３９５および３６９の出力電流値の総和は０となる。
【０２２５】
その結果、出力回路３６９へ流れる電流Ｉ３３は出力回路３４４から供給され、その総和が０となる。
【０２２６】
即ち、出力回路３４４から電流（−Ｉ３２）が供給されるよう、この駆動用ＴＦＴ３４５のゲート電位が設定される。
【０２２７】
次に、制御配線ＤＣｊ３０２をローとして、スイッチ用ＴＦＴ３４９，３５０をＯＦＦ状態にして、駆動用ＴＦＴ３４５のゲート端子とドレイン端子の接続を絶ち、補償用コンデンサ３４７の他方端子（電位配線側電極）をオープン状態とする。
【０２２８】
期間ｔ９〜ｔ１１では、制御配線ＤＰｊ３０３をハイとし、スイッチ用ＴＦＴ３５１をＯＮ状態として、補償用コンデンサ３４７の他方端子（電位配線側電極）を駆動用ＴＦＴ３４５のドレイン端子へ接続する。
【０２２９】
このとき、初期状態として駆動用ＴＦＴ３４５のドレイン電位が電位配線Ｖａ３１８と同電位のＶａのとき、駆動用ＴＦＴ３４５の電流値は所定電流Ｉ３２となると考えられる。しかし、駆動用ＴＦＴ３４５のドレイン・ソース間を流れる電流は、そのゲート電位だけでなくドレイン・ソース間電位の影響も受ける。そこで、駆動用ＴＦＴ３４５のゲート電位は、このドレイン・ソース間電位において、駆動用ＴＦＴ３４５を流れる電流値が概ね（−Ｉ３２）となるよう変化する。
【０２３０】
このとき、駆動用ＴＦＴ３４５のドレイン・ソース間電圧も合わせて変化するが、ゲート電位の変化量は僅かであり、また駆動用ＴＦＴ３４５の閾値電圧・移動度に依存しないので、このときの駆動用ＴＦＴ３４５のドレイン・ソース間電圧は駆動用ＴＦＴ３４５の閾値電圧・移動度に依らず一定となり、一定のドレイン・ソース間電圧で駆動用ＴＦＴ３４５のゲート電位を設定できる。
【０２３１】
その後、制御配線ＤＰｊ３０３をローとし、このときの駆動用ＴＦＴ３４５のゲート電位を保持させて、制御配線ＤＥｊ３１０をローとして、スイッチ用ＴＦＴ３３７をＯＦＦ状態として、Ｔｗａ期間（出力電流設定期間）を終える。
【０２３２】
その後、Ｔｄａの期間となり、入力信号（Ｄｘ）用配線３１６より表示させるべき信号に対応した電位を入力し、各ソース配線Ｓｊ３０６の位置に対応するタイミングで、制御信号ＤＧｊ３１７をハイとして、スイッチ用ＴＦＴ３４１を通してその入力信号Ｄｘを信号用コンデンサ３２５と信号用コンデンサ３４８の他方端子へ導き、制御信号ＤＧｊ３１７をローとして、その電位を保持する。
【０２３３】
その後、制御配線Ｒａ３０５をローとして、スイッチ用ＴＦＴ３４０（ｐ型）をＯＮ状態として、その信号用コンデンサ３２５と信号用コンデンサ３４８の他方端子に保持された電位Ｎｊ３５９に対応した電流をソース配線Ｓｊ３０６へ供給する。
【０２３４】
図１７にＴｗａ（電流プログラム期間）期間において、駆動用ＴＦＴ３２２を流れる電流Ｉｓ、駆動用ＴＦＴ３４５を流れる電流Ｉｔをシミュレーションした結果を、制御配線ＭＣｊ３０８，ＭＰｊ３０１，ＤＣｊ３０２，ＤＰｊ３０３及び、信号用コンデンサ３２５と信号用コンデンサ３４５の他方端子（信号側電極）の電位Ｎｊ３５９と供に示す。
【０２３５】
また、この後、Ｔｄａ（出力電流設定期間）期間において、駆動回路３９５の信号用コンデンサ３２５と信号用コンデンサ３４８の他方端子電位Ｎｊ３５９と、その駆動回路３９５の出力電流Ｉｏとをシミュレーションした結果を図１８に示す。
【０２３６】
なお、上記シミュレーション結果（図１７・１８）においては、駆動用ＴＦＴ３２２，３４５の閾値電圧・移動度を以下の表２に示す５条件でシミュレーションした。（例えば、Ｉｓ（１）は、条件１において駆動用ＴＦＴ３２２を流れる電流を示す。）
【０２３７】
【表２】
2005141137.tif 000004
【０２３８】
図１８と図１２との比較によって示されるように、本実施の形態では、出力電流値を０から階段状に増加する電流を得ることができる。特に、出力電流として０を得ることができる。
【０２３９】
一方、上記実施の形態２で示した構成では、出力電流０が実施の形態３の構成に比較して得にくいが、その代わりに誤差の少ない出力電流を得ることができる。
【０２４０】
また、このシミュレーション結果を、出力回路３６９を流れる電流Ｉｓと、出力回路３４４を流れる電流Ｉｔに分けて図１９に示す。
【０２４１】
なお、上記シミュレーションでは、記憶用コンデンサ３２３の容量と信号用コンデンサ３２５の容量を等しくし、信号用コンデンサ３４８の容量を記憶用コンデンサ３４６の容量より大きく（２倍以上に）設定することが好ましい。
【０２４２】
このように、本実施の形態を用いて駆動回路３９５を構成し、これを表示装置３９４（図１４参照）へ適用することで、入力された入力信号Ｄｘの信号電圧３１６に対応した多階調出力電流のばらつきを抑えることができる。
【０２４３】
そして、その本実施の形態における駆動回路規模は、従来技術（図３７参照）のカレントコピア（回路９２０）構成に比べ１／２以下にできる。また、必要とする基準電流源の数も、上記従来技術においては６本必要であったのが１〜２個で済むという有利な効果もある。
【０２４４】
〔実施の形態４〕
また、画素回路においても、駆動用ＴＦＴのゲート端子に記憶用コンデンサを配置し、その記憶用コンデンサの他方端子と補正用コンデンサとを結び、電位配線の間にスイッチ用ＴＦＴを配置し、その記憶用コンデンサの他方端子と駆動用ＴＦＴの電流出力端子（ドレイン端子）との間にスイッチ用ＴＦＴを配置すれば、同様に駆動用ＴＦＴの閾値電圧のばらつきによる出力電流のばらつきの影響を少なくできることができる。
【０２４５】
そこで、このような画素回路の駆動用ＴＦＴを補償するコンデンサを備えた表示装置を図２０に示す。
【０２４６】
図２０に示すように、本実施の形態における表示装置４９４は、複数の画素回路Ａｉｊ４５８、複数のソース配線Ｓｊ４０６、複数のゲート配線Ｇｉ４７７、ソースドライバ回路４５４およびコントロール回路４５３を備えている。上記ソースドライバ回路４５４は、補償用コンデンサを有する出力端回路４０８、複数の駆動回路４９５、シフトレジスタ４７５および第２シフトレジスタ４５５を備えている。また、画素回路Ａｉｊ４５８は、ソース配線Ｓｊ４０６とゲート配線Ｇｉ４７７とが交差する領域に配置されている。
【０２４７】
図２１に、画素回路と補償用コンデンサが配置された出力端回路の構成を示す。
【０２４８】
即ち、図２１に示す画素回路Ａｉｊ４５８は電源配線Ｖｓ４２６（第１の電位・第２の電位ともに同電位）と共通電極Ｖｃｏｍの間に駆動用ＴＦＴ４１１（第１のアクティブ素子）と電気光学素子である有機ＥＬ４１５を直列に配置した構成である。駆動用ＴＦＴ４１１のゲート端子と電源配線Ｖｓ４２６との間には電位保持手段である記憶用コンデンサ４１６（第１の容量）が配置され、駆動用ＴＦＴ４１１のゲート端子と信号配線Ｔｊ４２５との間にはスイッチ用ＴＦＴ４１２が配置されている。
【０２４９】
駆動用ＴＦＴ４１１と有機ＥＬ４１５の間にはｐ型のスイッチ用ＴＦＴ４１３が配置され、駆動用ＴＦＴ４１１とスイッチ用ＴＦＴ４１３の接続点とソース配線Ｓｊ４０６の間にはｎ型のスイッチ用ＴＦＴ４１４が配置されている。
【０２５０】
このスイッチ用ＴＦＴ４１２のゲート端子にはゲート配線Ｇｉａ４２９が接続され、スイッチ用ＴＦＴ４１３，４１４のゲート端子には制御配線Ｗｉａ４２９が接続されている。（なお、図２０，図２１ではゲート配線Ｇｉ４７７，制御配線Ｗｉ４２９が左右に分割され、各々ＧｉａとＧｉｂ（４７７），ＷｉａとＷｉｂ（４２９）としている。また、ゲートドライバ回路４６４も左右に配置され各々ゲートドライバ回路４６４ａ，４６４ｂとしている。）
ここで、出力端回路４０８においては、信号配線Ｔｊ４２５とソース配線Ｓｊ４０６の間にスイッチ用ＴＦＴ４１８が配置され、信号配線Ｔｊ４２５と電位配線Ｖｏｆｆ４３３との間にスイッチ用ＴＦＴ４２１が配置されている。また、信号配線Ｔｊ４２５には補償用コンデンサ４１７（第２の容量）が接続され、補償用コンデンサ４１７の一方端子（駆動用ＴＦＴ４１１のゲート端子側電極）とソース配線Ｓｊ４０６との間にスイッチ用ＴＦＴ４１８が配置され、補償用コンデンサ４１７の他方端子と補正用の電位配線Ｖｃ４３４との間にスイッチ用ＴＦＴ４１９が配置されている。
【０２５１】
このスイッチ用ＴＦＴ４１８，４１９のゲート端子には制御配線Ｂａ４３０が接続され、スイッチ用ＴＦＴ４２０のゲート端子には制御配線Ｆａ４３１が接続され、スイッチ用ＴＦＴ４２１のゲート端子には制御配線Ｅｊ４３２が接続されている。
【０２５２】
ここで、ゲート配線Ｇｉａ４７７がハイの選択期間の前半で制御配線Ｂａ４３０をハイとして、制御配線Ｆａ４３１をローとする。選択期間の後半で制御配線Ｂａ４３０をローとして、制御配線Ｆａ４３１をハイとする。また、この制御配線Ｅｊ４３２をハイとすると、信号配線Ｔｊ４２５へ電位Ｖｏｆｆ４３３が加わり、駆動用ＴＦＴ４１１のゲート端子はＯＦＦ電位となる。
【０２５３】
そして、この出力端回路４０８と画素回路Ａｉｊ４５８を用いると、上記の図２０のような表示装置４９４が構成できる。（上記のように、表示装置４９４は、図８の表示装置２５２のソースドライバ回路２５４に、図２１の出力端回路４０８が加わった構成である。）
このように、本実施の形態では出力端回路４０８をソースドライバ回路４５４（図２０参照）へ配置するものであるが、それでも必要とする回路規模は従来例のカレントコピア構成（図３７参照）に比べ１／２以下にでき、その効果は明らかである。
【０２５４】
〔実施の形態５〕
本実施の形態では、本発明の駆動回路を画素回路内にも用いた構成について説明する。
【０２５５】
図２２に示すように、本実施の形態の表示装置５９７はソース配線Ｓｊ５０６（第１配線）とゲート配線Ｇｉ５７７が交差する領域に、図２３に示す画素回路Ａｉｊ５４８を配置している。
【０２５６】
各ゲート配線Ｇｉａ・Ｇｉｂ（Ｇｉ５７７）にはゲートドライバ回路５６２ａ，５６２ｂから選択信号が供給され、各ソース配線Ｓｊ５０６にはソースドライバ回路５９８から電流または電圧が供給されている。
【０２５７】
これらゲートドライバ回路５６２ａ，５６２ｂとソースドライバ回路５９８の動作に必要な制御信号はコントロール回路５６０から供給される。
【０２５８】
このソースドライバ回路５９８はシフトレジスタ５６４と、図２４に示す駆動回路５６５と、図２３に示す出力端回路５９９から構成される。
【０２５９】
すなわち、画素回路Ａｉｊ５４８は図２３に示すように、電源配線Ｖｓ５２６（第１の電位）と共通電極Ｖｃｏｍの間に駆動用ＴＦＴ５６７（第１のアクティブ素子）と電気光学素子である有機ＥＬ５７１を直列に配置した構成である。駆動用ＴＦＴ５６７のゲート端子と電圧制御配線Ｖｘｉ５３５（第２の電位）との間には記憶用コンデンサ５７２（第１の容量）が配置され、駆動用ＴＦＴ５６７のゲート端子と信号配線Ｔｊ５２５の間にはスイッチ用ＴＦＴ５６８が配置されている。駆動用ＴＦＴ５６７と有機ＥＬ５７１の間にはｐ型のスイッチ用ＴＦＴ５６９が配置され、駆動用ＴＦＴ５６７とスイッチ用ＴＦＴ５６９との接続点とソース配線Ｓｊ５０６との間にはｎ型のスイッチ用ＴＦＴ５７０が配置されている。
【０２６０】
また、このスイッチ用ＴＦＴ５６８，５６９，５７０のゲート端子にはゲート配線Ｇｉａ５７７が接続されている。（なお、図２２，図２３ではゲート配線Ｇｉ５７７が左右に分割され、各々ＧｉａとＧｉｂ（ともにＧｉ５７７と記載）となっている。また、ゲートドライバ回路５６２も左右に配置され各々ゲートドライバ回路５６２ａ，５６２ｂとなっている。）
出力端回路５９９では、信号配線Ｔｊ５２５とソース配線Ｓｊ５０６との間にスイッチ用ＴＦＴ５７４が配置されている。
【０２６１】
また、信号配線Ｔｊ５２５には信号用コンデンサ５７９（第２の容量）の一方端子が接続され、信号用コンデンサ５７９の他方端子（第４の電極）と電位配線Ｖｏ５３９との間にスイッチ用ＴＦＴ５７７が配置され、信号用コンデンサ５７９の他方端子と入力信号（Ｄｘ）用配線５３７との間にスイッチ用ＴＦＴ５７８が配置されている。
【０２６２】
このスイッチ用ＴＦＴ５７７のゲート端子には制御配線Ｅａ５３６が接続され、スイッチ用ＴＦＴ５７８のゲート端子にはシフトレジスタ５６４から与えられる制御配線ＤＧｊ５３８が入力されている。
【０２６３】
図２４に示すように、駆動回路５６５は、電流入出力端子と共通電極Ｖｃｏｍの間に駆動用ＴＦＴ５８０（第１アクティブ素子）を配置し、その駆動用ＴＦＴ５８０の電流出力端子（ドレイン端子）とゲート端子との間にＴＦＴ５８１を配置している。なお、このＴＦＴ５８１のゲート・ソース間は短絡されている。
【０２６４】
そして駆動回路５６５の電流入出力端子とソース配線Ｓｊ５０６の間にはスイッチ用ＴＦＴ５８２が配置され、そのゲート端子には制御配線Ｒａ５０５が接続されている。
【０２６５】
この表示装置５９７の各信号の動作タイミングは図２５に示すようになる。
【０２６６】
まず、１Ｈ期間ＴｈはグループＡ（図２２の表示装置５９７のソースドライバ回路５９８の左側の駆動回路５６５のグループ）の画素電圧初期化期間Ｔｗａと、画素電圧設定期間Ｔｄａに別れている。またグループＢ（図２２の表示装置５９７のソースドライバ回路５９８の右側の駆動回路５６５のグループ）でも画素電圧設定期間Ｔｗｂと画素電圧設定期間Ｔｄｂがある（本実施の形態では期間Ｔｄａ＝Ｔｗｂであり、期間Ｔｄｂ＝Ｔｗａである）。
【０２６７】
時間ｔ２において、ゲート配線Ｇｉａ５７７をハイとして、スイッチ用ＴＦＴ５６８をＯＮさせ、駆動用ＴＦＴ５６７のゲート端子と信号配線Ｔｊ５２５を短絡させる。また、スイッチ用ＴＦＴ５７０をＯＮさせ（スイッチ用ＴＦＴ５６９をＯＦＦさせ）、駆動用ＴＦＴ５６７の電流出力端子（ドレイン端子）とソース配線Ｓｊ５０６を短絡させ、選択期間を開始する。
【０２６８】
このとき、駆動用ＴＦＴ５６７のゲート端子には信号用コンデンサ５７９が接続された状態となる。
【０２６９】
また、このとき、記憶用コンデンサ５７２の他方端子に繋がる電圧制御配線Ｖｘｉ５３５の電位はＶ５１となっている。
【０２７０】
選択期間のｔ２〜ｔ７では、制御配線Ｅａ５３６をハイとして、信号用コンデンサ５７９の他方端子を電位配線Ｖｏ５３９と短絡させ、その電位をＶｏとする。
【０２７１】
期間ｔ２〜ｔ４では、制御配線Ｂａ５３０をハイとして、スイッチ用ＴＦＴ５７４をＯＮとして、信号配線Ｔｊ５２５とソース配線Ｓｊ５０６を短絡させ、駆動用ＴＦＴ５６７の電流出力端子（ドレイン端子）とゲート端子を短絡させる。
【０２７２】
そして時間ｔ２〜ｔ３にかけ、制御配線Ｒａ５０５をローとすることで、駆動回路５６５のスイッチ用ＴＦＴ５８２（ｐ型）をＯＮさせ、電源配線Ｖｓから駆動用ＴＦＴ５６７、ソース配線Ｓｊ５０６、スイッチ用ＴＦＴ５８２、駆動用ＴＦＴ５８０を通して、共通配線Ｖｃｏｍへ向け電流を流す。
【０２７３】
その後、制御配線Ｒａ５０５をハイとすることで、駆動回路５６５のスイッチ用ＴＦＴ５８２（ｐ型）をＯＦＦさせ、駆動用ＴＦＴ５６７のソース・ゲート間を流れる電流が０となるのを待ち、制御配線Ｂａ５３０をローとして、スイッチ用ＴＦＴ５７４をＯＦＦし、信号配線Ｔｊ５２５とソース配線Ｓｊ５０６の接続を絶ち、このときの駆動用ＴＦＴ５６７のゲート端子電位を記憶用コンデンサ５７２及び信号用コンデンサ５７９に保持させる。
【０２７４】
その後、Ｇｉａ５７７がハイとなる選択期間の（８ｔ１〜１６ｔ１）では、制御配線Ｅａ５３６をローとして、信号用コンデンサ５７９の他方端子(信号側電極)と電位配線Ｖｏ５３９の接続を絶つ。
【０２７５】
そして、入力信号（Ｄｘ）用配線５３７より表示させるべき信号に対応した電位を入力し、シフトレジスタ５６４から各ソース配線Ｓｊ５０６の位置に対応するタイミングでハイとなる制御信号ＤＧｊ５３８を受け、スイッチ用ＴＦＴ５７８をＯＮし、その入力信号（Ｄｘ）用配線５３７を信号用コンデンサ５７９の他方端子に保持する。
【０２７６】
このとき、駆動用ＴＦＴ５６７のゲート端子電位は、信号用コンデンサ５７９の他方端子電位が電位Ｖ５１から入力信号の電位５２に変化したことに対応して変化する。
【０２７７】
そして、記憶用コンデンサ５７２の電位をゲート配線Ｇｉａ５７７７をローとすることで保持して、選択期間を終了する。
【０２７８】
次に非選択期間では、電圧制御配線Ｖｘｉ５３５の電位を電位Ｖ５３から０電位に向け小さくし、再度０電位から電位Ｖ５３に向け大きくする等の変化をさせ、駆動用ＴＦＴ５６７がＯＮからＯＦＦ（またはＯＦＦからＯＮ）となるタイミングを制御する。
【０２７９】
この選択期間において、駆動用ＴＦＴ５６７のゲート端子電位Ｎｊをシミュレーションした結果を、ゲート配線Ｇｉ５７７と制御配線Ｒａ５０５，Ｅａ５３６，Ｂａ５３０，ＤＧｊ５３８及び入力信号（Ｄｘ）用配線５３７と電位配線Ｖｘｉ５３５と供に図２６に示す。
【０２８０】
そして、図３１の制御信号ＤＧｊ５３８のタイミングを変え、駆動用ＴＦＴ５６７（ＤｒＴＦＴ）を流れる電流と、有機ＥＬ５７１を流れる電流をシミュレーションした結果を、ゲート配線Ｇｉ５７７と電位配線Ｖｘｉ５３５と供に図２７に示す。
【０２８１】
なお、上記シミュレーション結果は駆動用ＴＦＴ５６７の閾値電圧・移動度を以下の５条件でシミュレーションした結果である。（例えば、図２６のＮｊは条件１における駆動用ＴＦＴ５６７のゲート端子電位、図２７のＤｒＴＦＴ（１）は、条件１において駆動用ＴＦＴ５６７を流れる電流を、Ｉｏ（１）は条件１において有機ＥＬ５７１を流れる電流を示す。）
【０２８２】
【表３】
2005141137.tif 000005
【０２８３】
この図２７のシミュレーション結果に示されるように、入力信号Ｄｘに対応して電流ＯＮ期間の長さを制御し階調表示を実現できることが判る。
【０２８４】
このように本実施の形態の画素電極回路Ａｉｊ５４８、出力端回路５９９を構成し、これを表示装置へ適用することで、入力された入力信号Ｄｘの信号電圧に対応した電流出力期間が得られる。そして、この電流主力期間を用いて電気光学素子（有機ＥＬ５７１）を駆動することで多階調表示が得られる。
【０２８５】
そして、その駆動回路規模は、従来技術のカレントコピア構成（図３７参照）のに比べ１／２以下にできるので、本実施の形態の効果は明らかである。
【０２８６】
〔実施の形態６〕
本実施の形態を図２８〜３２を用いて説明すれば以下の通りである成について説明する。
【０２８７】
本実施の形態の表示装置６５９は図２８に示すように、図２２の表示装置５９７の出力端回路５９９を図２９に示す出力端回路６６６へ置き換えたものである。すなわち、ソースドライバ回路６６１はシフトレジスタ６６４と、図２４に示す駆動回路５６５と、図２９に示す出力端回路６６６を備える。
【０２８８】
その他の構成は図２２の表示装置５９７と変わらないので、その説明は省略する。
【０２８９】
即ち、図２９に示す出力端回路６６６は、図２３の出力端回路５９９の信号配線Ｔｊ５２５へ補償用コンデンサ６７３（第３の容量）を接続し、該補償用コンデンサ６７３の他方端子と補正用の電位配線Ｖｄ６４１（第３の電位）との間にスイッチ用ＴＦＴ６７５を配置し、補償用コンデンサ６７３の他方端子とソース配線Ｓｊ６０６（第１配線）との間にスイッチ用ＴＦＴ６７６を配置している。
【０２９０】
そして、このスイッチ用ＴＦＴ６７５，６７６のゲート端子へ制御配線Ｂａ６３０，Ｆａ６４０を接続している。
【０２９１】
この表示装置６５９の各信号の動作タイミングは図３０に示すようになる。
【０２９２】
時間ｔ２において、ゲート配線Ｇｉａ６７７をハイとして、駆動用ＴＦＴ６６７（第１のアクティブ素子）のゲート端子と信号配線Ｔｊ６２５を短絡させ、駆動用ＴＦＴ６６７の電流出力端子（ドレイン端子）とソース配線Ｓｊ６０６を短絡させ、選択期間を開始する。
【０２９３】
このとき、駆動用ＴＦＴ６７のゲート端子には記憶用コンデンサ６７２（第１の容量）と信号用コンデンサ６７９（第２の容量）と補償用コンデンサ６７３（第３の容量）が接続された状態となる。
【０２９４】
また、このとき、記憶用コンデンサ６７２の他方端子に繋がる電圧制御配線Ｖｘｉ６３５（第２の電位部）の電位はＶ６１となっている。
【０２９５】
選択期間（ｔ２〜ｔ７）では、制御配線Ｅａ６３６をハイとして、信号用コンデンサ６７９の他方端子を電位配線Ｖｏ６３９と短絡させ、その電位を電位Ｖｏとする。
【０２９６】
期間ｔ２〜ｔ４では、制御配線Ｂａ６３０をハイとして、補償用コンデンサ６７３の他方端子を補正用の配線電位Ｖｄ６４１へ接続し、スイッチ用ＴＦＴ６７４をＯＮ状態として、信号配線Ｔｊ６２５とソース配線Ｓｊ６０６を短絡させる。
【０２９７】
そして時間ｔ２〜ｔ３にかけ、制御配線Ｒａ５０５（図２４参照）をローとすることで、駆動回路５６５のスイッチ用ＴＦＴ５８２（ｐ型）をＯＮさせ、電源配線Ｖｓ６２６（第１の電位部、図２９参照）から駆動用ＴＦＴ６６７、ソース配線Ｓｊ６０６、スイッチ用ＴＦＴ５８２、駆動用ＴＦＴ５８０を通して、共通配線Ｖｃｏｍへ向け電流を流す。
【０２９８】
その後、制御配線Ｒａ５０５（図２４参照）をハイとすることで、駆動回路５６５のスイッチ用ＴＦＴ５８２（ｐ型）をＯＦＦさせ、駆動用ＴＦＴ６６７（図２９参照）のソース・ゲート間を流れる電流が０となるのを待ち、制御配線Ｅａ６３６をハイして、スイッチ用ＴＦＴ６７４，６７５をＯＦＦとし、信号配線Ｔｊ６２５とソース配線Ｓｊ６０６との接続を絶つ。
【０２９９】
その後、期間ｔ５〜ｔ６では、制御配線Ｆａ６４０をハイとしてスイッチ用ＴＦＴ６７６をＯＮさせ、補償用コンデンサ６７３の他方端子をソース配線Ｓｊ６０６に接続する。
【０３００】
このとき、初期状態としてソース配線Ｓｊ６０６の電位は補正用の電位配線Ｖｄ６４１の電位と等しいとき、駆動用ＴＦＴ６６７の電流値は０となる。しかし、駆動用ＴＦＴ６６７のドレイン・ソースを流れる電流は、そのゲート電位だけでなくドレイン・ソース間電圧の影響も受けるので、駆動用ＴＦＴ６６７のゲート電位は、このドレイン・ソース間電位において、駆動用ＴＦＴ６６７を流れる電流値が概ね０となるよう再変化する。
【０３０１】
このとき、駆動用ＴＦＴ６６７のドレイン・ソース間電圧も合わせて変化するが、ゲート電位の変化量は僅かであり、また駆動用ＴＦＴ６６７の閾値電圧・移動度に依存しないので、このときの駆動用ＴＦＴ６６７のドレイン・ソース間電圧は駆動用ＴＦＴ６６７の閾値電圧・移動度に依らず一定となり、一定のドレイン・ソース間電圧で駆動用ＴＦＴ６６７のゲート電位を設定できる。
【０３０２】
この後、制御配線Ｆａ６４０をローとして補償用コンデンサ６７３とソース配線Ｓｊ６０６の接続を絶ち、制御配線Ｅａ６３６をローとして、信号用コンデンサ６７９の他方端子と電位配線Ｖｏ６３９の接続を絶つ。
【０３０３】
その後、選択期間ｔ８〜ｔ１６以降の動作は実施の上記実施の形態５と同様であり、入力信号（Ｄｘ）用配線６３７より表示させるべき信号に対応した電位を入力し、シフトレジスタ６６５から各ソース配線Ｓｊ６０６の位置に対応するタイミングでハイとなる制御信号ＤＧｊ６３８を受け、スイッチ用ＴＦＴ６７８をＯＮし、その入力信号Ｄｘを信号用コンデンサ６７９の他方端子（信号側電極）に保持する。
【０３０４】
このとき、駆動用ＴＦＴ６６７のゲート端子電位は、信号用コンデンサ６７９の他方端子電位がＶｏから入力信号の電位に変化したことに対応して変化する。
【０３０５】
そして、この時の記憶用コンデンサ６７２の電位をゲート配線Ｇｉａ６７７をローとすることで保持して、選択期間を終了する。
【０３０６】
次に非選択期間では、電圧制御配線Ｖｘｉ６３５（第２の電位）の電位を所定電位から０電位に向け小さくし、再度０電位から所定電位に向け大きくする等の変化をさせ、駆動用ＴＦＴ６６７がＯＮからＯＦＦ（またはＯＦＦからＯＮ）となるタイミングを制御する。
【０３０７】
この選択期間において、駆動用ＴＦＴ６６７のゲート端子電位Ｎｘと補償用コンデンサ６７３の他方端子電位Ｎｙをシミュレーションした結果を、ゲート配線Ｇｉ６７７と制御配線Ｒａ５０５（図２４参照），Ｅａ６３６，Ｂａ６３０，ＤＧｊ６３８及び入力信号（Ｄｘ）用配線６３７と電位配線Ｖｘｉ６３５と供に図３１に示す。
【０３０８】
また、図３１の制御信号ＤＧｊ６３８タイミングを変え、駆動用ＴＦＴ６６７（ＤｒＴＦＴ）を流れる電流と、有機ＥＬ６７１を流れる電流（Ｉｏｌｅｄ）を、シミュレーションした結果を、ゲート配線Ｇｉ６７７と電位配線Ｖｘｉ６３５と供に図３２に示す。
【０３０９】
なお、このシミュレーション結果の条件等は実施の形態３と同様（上記表２参照）なので、ここではその詳しい説明は省略する。
【０３１０】
図３２のシミュレーション結果と、実施の形態３で示した図２７のシミュレーション結果との比較から示されるように、本実施の形態６の構成によって、各シミュレーション条件の違いによるＯＮ／ＯＦＦタイミングのばらつきが減少し、より均一な階調表示が実現できる。
【０３１１】
このように本実施の形態６の構成を用いれば、駆動用ＴＦＴ６６７の特性ばらつきによる階調特性への影響を抑え、入力された入力信号Ｄｘの信号電圧に対応して駆動用ＴＦＴ６６７から電流を得る期間を制御し、多階調表示が得られる。
【０３１２】
そして、その駆動回路規模は、従来技術（図３７参照）のカレントコピア構成に比べ１／２以下にできるので、その効果は明らかである。
【０３１３】
〔実施の形態７〕
上記実施の形態６では駆動回路５６５（図２４参照）を用いて、選択期間で駆動用ＴＦＴ６６７（図２９参照）へ流れる電流を０に設定したが、本実施の形態では図３４の駆動回路７６３を用い、上記駆動用ＴＦＴ６６７へ流れる電流の電流値を任意に設定する場合を示す。
【０３１４】
即ち、図３４の駆動回路７６３は電流入出力端子７９１と共通電極Ｖｃｏｍとの間に駆動用ＴＦＴ７８０（第１アクティブ素子）を配置し、そのゲート端子に記憶用コンデンサＣ７８３と補償用コンデンサ７８４を接続する。
【０３１５】
また、駆動用ＴＦＴ７８０の電流出力端子（ドレイン端子）とゲート端子との間にスイッチ用ＴＦＴ７８６を配置している。
【０３１６】
そして、補償用コンデンサ７８４の他方端子と補正電位用の配線Ｖｂ７１９（第５の電位）の間にスイッチ用ＴＦＴ７８７が配置され、補償用コンデンサ７８４（第５の容量）の他方端子と駆動用ＴＦＴ７８０のドレイン端子との間にはスイッチ用ＴＦＴ７８８が配置されている。
【０３１７】
また、駆動回路７６３の電流入出力端子とソース配線Ｓｊ７０６の間にはスイッチ用ＴＦＴ７８２が配置され、駆動回路７６３の電流入出力端子と所定電流配線Ｉａ７２０との間にはスイッチ用ＴＦＴ７８９が配置されている。
【０３１８】
そして、これらスイッチ用ＴＦＴ７８６，７８７のゲート端子には制御配線ＭＣｊ７０８が接続され、スイッチ用ＴＦＴ７８８，７８９，７８２のゲート端子に各々制御配線ＭＰｊ７０１，Ｗｊ７０７，Ｒａ７０５が接続されている。
【０３１９】
そして、この駆動回路７６３と本実施の形態を用いた表示装置７８５を図３３に示す。
【０３２０】
この駆動回路７６３を用いるためには、実施の形態１等と同様、第２シフトレジスタ７００持ったソースドライバ回路７９０が必要である。
【０３２１】
この駆動回路７６３を用いた表示装置７８５の各信号の動作タイミングを図３５へ示す。
【０３２２】
即ち、選択期間ｔ６〜ｔ２０に先立ち、駆動回路７６３の電流設定期間が始まり、制御信号Ｒａ７０５をハイとして、スイッチ用ＴＦＴ７８２（ｐ型）をＯＦＦとして、駆動回路７６３の電流入出力端子とソース配線Ｓｊ７０６の接続を絶つ。
【０３２３】
そして、時間ｔ１〜２ｔ１にかけ、制御配線ＭＣｊ７０８をハイとして、スイッチ用ＴＦＴ７８６，７８７をＯＮ状態にして、駆動用ＴＦＴ７８０のゲート端子を電流出力端子（ドレイン端子）と短絡させ、補償用コンデンサ７８４の他方端子を補正電位用の配線Ｖｂ７１９へ接続する。
【０３２４】
この状態で、制御配線Ｗｊ７０７をローとして、スイッチ用ＴＦＴ７８９（ｐ型）をＯＮとして、所定電流配線Ｉａ７２０から駆動用ＴＦＴ７８０へ向け電流Ｉ７１を流す。
【０３２５】
そして、制御配線ＭＣｊ７０８をローとして、駆動用ＴＦＴ７８０のゲート端子とドレイン端子の接続を絶ち、補償用コンデンサ７８４の他方端子をオープン状態とする。
【０３２６】
次に、期間ｔ３〜ｔ４にかけ、制御配線ＭＰｊ７０１をハイとし、スイッチ用ＴＦＴ７８８をＯＮ状態として、補償用コンデンサ７８４の他方端子を駆動用ＴＦＴ７８０のドレイン端子へ接続する。
【０３２７】
このとき、初期状態として駆動用ＴＦＴ７８０のドレイン電位が補正電位配線Ｖｂ７１９の電位と等しいとき、駆動用ＴＦＴ７８０の出力電流は所定電流配線Ｉａ７２０の電流Ｉ７１となる。しかし、駆動用ＴＦＴ７８０のドレイン・ソース間を流れる電流は、そのゲート電位だけでなくドレイン・ソース間電位の影響も受けるので、駆動用ＴＦＴ７８０のゲート電位は、このドレイン・ソース間電位において、駆動用ＴＦＴ７８０を流れる電流値が所定電流Ｉ７１となるよう設定される。
【０３２８】
そして、制御配線ＭＰｊ７０１をローとして、このときの駆動用ＴＦＴ７８０のゲート端子電位を保持し、制御配線Ｗｊ７０７をハイとして、スイッチ用ＴＦＴ７８９（ｐ型）をＯＦＦとする。
【０３２９】
上記動作は、第２シフトレジスタ７００を用いて、駆動回路７６３を変えながら順番に行われる。
【０３３０】
従って、図３５に示すように、この駆動回路７６３の１Ｈ後のタイミングは、制御配線Ｗｊ７０７がハイであり、制御配線ＭＣｊ７０８，ＭＰｊ７０１がローとなったままである。
【０３３１】
次に、ゲート配線Ｇｉａ６７７（図２９参照）をハイとして、スイッチ用ＴＦＴ６６８をＯＮさせ、駆動用ＴＦＴ６６７のゲート端子と信号配線Ｔｊ６２５とを短絡させる。また、スイッチ用ＴＦＴ６７０をＯＮさせ（スイッチ用ＴＦＴ６６９をＯＦＦさせ）、駆動用ＴＦＴ６６７の電流出力端子（ドレイン端子）とソース配線Ｓｊ６０６とを短絡させ、選択期間を開始する。
【０３３２】
このとき、駆動用ＴＦＴ６６７（第１のアクティブ素子）のゲート端子には記憶用コンデンサ６７２（第１の容量）と信号用コンデンサ６７９（第２の容量）と補償用コンデンサ６７３（第３の容量）が接続された状態となる。
【０３３３】
また、このとき、記憶用コンデンサ６７２の他方端子に繋がる電圧制御配線Ｖｘｉ６３５の電位はＶ３となっている。
【０３３４】
選択期間ｔ６〜ｔ１０では、制御配線Ｅａ６３６をハイとして、信号用コンデンサ６７９の他方端子を電位配線Ｖｏ６３９と短絡させ、その所定電位とする。
【０３３５】
また、制御配線Ｒａ７０５（図３４参照）をローとすることで、駆動回路７６３のスイッチ用ＴＦＴ７８２（ｐ型）をＯＮさせ、電源配線Ｖｓ６２６（図２９参照）から駆動用ＴＦＴ６６７、ソース配線Ｓｊ６０６、スイッチ用ＴＦＴ７８２（図３４参照）、駆動用ＴＦＴ７８０を通して、共通配線Ｖｃｏｍへ向け電流を流す。
【０３３６】
その他は、基本的に実施の形態６と同様である。
【０３３７】
即ち、ｔ６〜ｔ７では、制御配線Ｂａ６３０（図２９参照）をハイとして、補償用コンデンサ６７３の他方端子を補正用の配線電位Ｖｄ６４１へ接続し、スイッチ用ＴＦＴ６７４をＯＮ状態として、信号配線Ｔｊ６２５とソース配線Ｓｊ６０６（図２９参照）を短絡させる。
【０３３８】
その後、制御配線Ｂａ６３０をローとして、補償用コンデンサ６７３の他方端子と補正用の配線電位Ｖｄ６４１の接続を絶ち、スイッチ用ＴＦＴ６７４をＯＦＦとして、信号配線Ｔｊ６２５とソース配線Ｓｊ６０６との接続を絶つ。
【０３３９】
その後、期間ｔ８〜ｔ９では、制御配線Ｆａ６４０をハイとしてスイッチ用ＴＦＴ６７６をＯＮさせ、補償用コンデンサ６７３の他方端子をソース配線Ｓｊ６０６に接続する。
【０３４０】
この後、制御配線Ｆａ６４０をローとして、補償用コンデンサ６７３とソース配線Ｓｊ６０６の接続を絶ち、制御配線Ｅａ６３６をローとして、信号用コンデンサ６７９の他方端子と電位配線Ｖｏ６３９との接続を絶つ。
【０３４１】
その後、選択期間ｔ１０〜ｔ２０で、入力信号（Ｄｘ）用配線６３７（図２９参照）より表示させるべき信号に対応した電位を入力し、各ソース配線Ｓｊ６０６の位置に対応するタイミングで、制御信号ＤＧｊ６３８をハイとして、スイッチ用ＴＦＴ６７８を通してその入力信号Ｄｘを信号用コンデンサ６７９の他方端子に保持する。
【０３４２】
このとき、駆動用ＴＦＴ６６７のゲート端子電位は、信号用コンデンサ６７９の他方端子電位が所定電位から入力信号の電位に変化したことに対応して変化する。
【０３４３】
そして、この時の記憶用コンデンサ６７２の電位をゲート配線Ｇｉａ６７７をローとすることで保持して、選択期間を終える。
【０３４４】
次に非選択期間では、電圧制御配線Ｖｘｉ６３５の電位を所定電位から０電位に向け小さくし、再度０電位から所定電位に向け大きくする等の変化をさせ、駆動用ＴＦＴ６６７がＯＮからＯＦＦ（またはＯＦＦからＯＮ）となるタイミングを制御する。
【０３４５】
以上の動作で、本実施の形態７の表示装置７８５（図３３参照）に、図２８の表示装置６５９と同様に階調駆動（表示）を行うことができる。なお、表示装置７８５のシミュレーション結果は実施の形態６と同様なので、ここでは省略する。
【０３４６】
なお、図３３の表示装置７８５は駆動回路７６３の出力電流を設定するため第２シフトレジスタ７００が必要であるが、それでも、従来技術（図３７参照）のカレントコピア構成に比べ１／２以下にできるので、その効果は明らかである。
【０３４７】
また、選択期間に所定電流を流すことにより、選択時間を短くすることもできる。
【０３４８】
なお、以上の説明において、Ａ（例えば、端子、電極、各種の配線、電位部等）とＢ（例えば、端子、電極、各種の配線、電位部等）との間にＴＦＴ（トランジスタ）が配置されているとは、Ａ、ＢそれぞれをＴＦＴ（トランジスタ）のドレイン、ソースライン端子（あるいは、ソース、ドレイン端子）に接続されていること（状態）をいう。
【０３４９】
なお、本発明は、第１の配線（ソース配線Ｓｊ）と第２の配線（ゲート配線Ｇｉ）が交差する領域に、電気光学素子（有機ＥＬ）と第３のアクティブ素子（ＴＦＴ）を配置した表示装置であって、第１の配線毎に、第１のアクティブ素子（ＴＦＴ）及びそのアクティブ素子のゲート電位を保持する第１のコンデンサと、そのゲート端子に繋がる第２のコンデンサから構成される第１の電流出力回路を配置し、第１の期間に於いて、第２のコンデンサの他方端子へ第１の電位を与え、第２のアクティブ素子の出力電流値が第１の所定電流値となるよう設定し、第２の期間に於いて、第２のコンデンサの他方端子へ所望の電位を与え、第２のアクティブ素子の出力電流を第１の配線へ供給することを特徴とする表示装置ともいえる。
【０３５０】
また、上記の表示装置であって、上記第１の電流出力回路を構成する第１のアクティブ素子のゲート端子へ第５のコンデンサが接続され、第５のコンデンサの他方端子と第１の電位配線の間に第１のスイッチング素子（ＴＦＴ）が配置され、第５のコンデンサの他方端子と第２のアクティブ素子の電流出力端子の間に第２のスイッチング素子（ＴＦＴ）が配置されたことを特徴とする表示装置ともいえる。
【０３５１】
また、上記表示装置に加え、第１の配線（ソース配線Ｓｊ）と第２の配線（ゲート配線Ｇｉ）が交差する領域に、電気光学素子（有機ＥＬ６）と第３のアクティブ素子（ＴＦＴ）を配置した表示装置であって、第１の配線毎に、第１の電流出力回路と第２の電流出力回路を配置し、第１の期間に於いて、第１の電流出力回路へ第１の電位を与え、上記電流出力回路の出力電流値が第１の所定電流値となるよう設定し、第２の期間に於いて、第１および第２の電流出力回路へ第２の電位を与え、第１および第２の電流出力回路の出力電流値の総和が第２の所定電流値となるよう設定し、第３の期間に於いて、第１および第２の電流出力回路へ所望の電位を与え、第１および第２の電流出力回路の出力電流を第１の配線へ供給することを特徴とする表示装置ともいえる。
【０３５２】
また、上記の表示装置に加え、第１の電流出力回路が、第１のアクティブ素子（ＴＦＴ）及びそのアクティブ素子のゲート電位を保持する第１のコンデンサと、そのゲート端子に繋がる第２のコンデンサから構成され、第２の電流出力回路が、第２のアクティブ素子（ＴＦＴ）及びそのアクティブ素子のゲート電位を保持する第３のコンデンサと、そのゲート端子に繋がる第４のコンデンサから構成されたことを特徴とする表示装置ともいえる。
【０３５３】
また、上記表示装置に加え、上記第１の電流出力回路を構成する第１のアクティブ素子のゲート端子へ第５のコンデンサが接続され、第５のコンデンサの他方端子と第１の電位配線の間に第１のスイッチング素子（ＴＦＴ）が配置され、第５のコンデンサの他方端子と第２のアクティブ素子の電流出力端子の間に第２のスイッチング素子（ＴＦＴ）が配置されたことを特徴とする表示装置ともいえる。
【０３５４】
また、上記表示装置に加え、上記第２の電流出力回路を構成する第２のアクティブ素子のゲート端子へ第６のコンデンサが接続され、第６のコンデンサの他方端子と第２の電位配線の間に第３のスイッチング素子（ＴＦＴ）が配置され、第６のコンデンサの他方端子と第３のアクティブ素子の電流出力端子の間に第４のスイッチング素子（ＴＦＴ）が配置されたことを特徴とする表示装置ともいえる。
【０３５５】
また、本発明は、出力端子毎に、第１のアクティブ素子（ＦＥＴ）及びそのアクティブ素子のゲート電位を保持する第１のコンデンサと、そのゲート端子に接続された第２のコンデンサ及び第５のコンデンサが配置され、第５のコンデンサの他方端子と第１の電位配線の間に第１のスイッチング素子（ＦＥＴ）が配置され、第５のコンデンサの他方端子と第２のアクティブ素子の電流出力端子の間に第２のスイッチング素子（ＦＥＴ）が配置されたことを特徴とする駆動回路ともいえる。
【０３５６】
また、上記駆動回路に加え、上記出力端子毎に、第２のアクティブ素子（ＦＦＴ）及びそのアクティブ素子のゲート電位を保持する第３のコンデンサと、そのゲート端子に繋がる第４のコンデンサから構成される第２の電流出力回路を設けたことを特徴とする駆動回路ともいえる。
【０３５７】
また、上記駆動回路に加え、上記第２の電流出力回路を構成する第２のアクティブ素子のゲート端子へ第６のコンデンサが接続され、第６のコンデンサの他方端子と第２の電位配線の間に第３のスイッチング素子（ＦＥＴ）が配置され、第６のコンデンサの他方端子と第３のアクティブ素子の電流出力端子の間に第４のスイッチング素子（ＦＥＴ）が配置されたことを特徴とする駆動回路ともいえる。
【０３５８】
また、本発明は、第１の配線（ソース配線Ｓｊ）と第２の配線（ゲート配線Ｇｉ）が交差する領域に、電気光学素子（有機ＥＬ６）と第３のアクティブ素子（ＴＦＴ）と、そのアクティブ素子のゲート端子に繋がる第７のコンデンサを配置した表示装置であって、
選択期間を構成する第１の期間に於いて、第３のアクティブ素子のゲート端子へ第８のコンデンサを接続し、そのアクティブ素子の出力電流が所定の値となるようそのゲート端子電位を設定し、選択期間を構成する第２の期間に於いて、第８のコンデンサの他方端子電位を変化させ、第３のアクティブ素子のゲート端子電位を変化させ、非選択期間を構成する第３の期間に於いて、第７のコンデンサの他方端子電位を変化させ、第３のアクティブ素子の出力電流を制御することを特徴とする表示装置ともいえる。
【０３５９】
また、上記駆動回路に加え、上記選択期間において第３のアクティブ素子のゲート端子へ第９のコンデンサが接続され、第９のコンデンサの他方端子と第３の電位配線の間に第５のスイッチング素子（ＴＦＴ）が配置され、第９のコンデンサの他方端子と第４のアクティブ素子の電流出力端子の間に第６のスイッチング素子（ＴＦＴ）が配置されたことを特徴とする表示装置ともいえる。
【産業上の利用可能性】
【０３６０】
本発明は、多階調出力可能な駆動回路（電流出力回路）であるため、例えば、電流駆動素子である有機ＥＬを用いたカラー表示装置等に利用可能である。
【図面の簡単な説明】
【０３６１】
【図１】本発明の実施の形態１で用いた駆動回路構成を示す等価回路図である。
【図２】本発明の実施の形態１で用いた図１の駆動回路の動作を示すタイミングチャートである。
【図３】本発明の実施の形態１で用いた表示装置のブロック図である。
【図４】本発明の実施の形態１で用いた画素回路構成を示す等価回路図である。
【図５】図１に示す駆動回路の動作をシミュレーションした結果を示すグラフである。
【図６】図１の駆動回路の出力電流をシミュレーションした結果を示すグラフである。
【図７】図１の駆動回路の出力電流をシミュレーションした結果を示すグラフである。
【図８】本発明の実施の形態２で用いた表示装置のブロック図である。
【図９】本発明の実施の形態２で用いた駆動回路構成を示す等価回路図である。
【図１０】本発明の実施の形態２で用いた図９の駆動回路の動作を示すタイミングチャートである。
【図１１】図９の駆動回路の動作をシミュレーションした結果を示すグラフである。
【図１２】図９の駆動回路の動作をシミュレーションした結果を示すグラフである。
【図１３】図９の駆動回路の動作をシミュレーションした結果を示すグラフである。
【図１４】本発明の実施の形態３で用いた表示装置のブロック図である。
【図１５】本発明の実施の形態３で用いた駆動回路構成を示す等価回路図である。
【図１６】本発明の実施の形態３で用いた図１５の駆動回路の動作を示すタイミングチャートである。
【図１７】図１５の駆動回路の動作をシミュレーションした結果を示すグラフである。
【図１８】図１５の駆動回路の動作をシミュレーションした結果を示すグラフである。
【図１９】図１５の駆動回路の動作をシミュレーションした結果を示すグラフである。
【図２０】本発明の実施の形態４で用いた表示装置のブロック図である。
【図２１】本発明の実施の形態４で用いた画素回路及び出力端回路構成を示す等価回路図である。
【図２２】本発明の実施の形態５で用いた表示装置のブロック図である。
【図２３】本発明の実施の形態５で用いた画素回路及び出力端回路構成を示す等価回路図である。
【図２４】本発明の実施の形態５で用いた駆動回路構成を示す等価回路図である。
【図２５】本発明の実施の形態５で用いた図２２の表示装置の動作を示すタイミングチャートである。
【図２６】図２２の表示装置の動作をシミュレーションした結果を示すグラフである。
【図２７】図２２の表示装置の動作をシミュレーションした結果を示すグラフである。
【図２８】本発明の実施の形態６で用いた表示装置のブロック図である。
【図２９】本発明の実施の形態６で用いた画素回路及び出力端回路構成を示す等価回路図である。
【図３０】本発明の実施の形態６で用いた図２８の表示装置の動作を示すタイミングチャートである。
【図３１】図２８の表示装置の動作をシミュレーションした結果を示すグラフである。
【図３２】図２８の表示装置の動作をシミュレーションした結果を示すグラフである。
【図３３】本発明の実施の形態７で用いた表示装置のブロック図である。
【図３４】本発明の実施の形態７で用いた駆動回路構成を示す等価回路図である。
【図３５】本発明の実施の形態７で用いた図３３の表示装置の動作を示すタイミングチャートである。
【図３６】従来の有機ＥＬを用いた表示装置のブロック図である。
【図３７】従来のソースドライバ回路のブロック図である。
【図３８】従来の有機ＥＬの画素回路構成を示す等価回路図である。
【符号の説明】
【０３６２】
１９１、２６６、３９５  駆動回路（電流出力回路）
１２２、２２２、３２２、５６７、６６７  駆動用ＴＦＴ（第１（の）アクティブ素子）
１３０、２３０、３４５  駆動用ＴＦＴ（第２（の）アクティブ素子）
１２３、２２３、５７２、６７２  記憶用コンデンサ（第１、３（の）容量）
１２５、２２５、５７９、６７９  信号用コンデンサ（第２、４（の）容量）
２２４、２３２、６７３  補償用コンデンサ（第５、６（の）容量）
Ｄｘ  入力信号
Ｓｊ１０６、２０６、５０６、６０６  ソース配線（第１配線）
５７１、６７１  有機ＥＬ（電気光学素子）
Ｉａ  所定電流配線（電流源）
Ｐｂ，Ｐｅ：電位配線
Ａｉｊ：画素回路
【図１】
2005141137.tif 000006
【図２】
2005141137.tif 000007
【図３】
2005141137.tif 000008
【図４】
2005141137.tif 000009
【図５】
2005141137.tif 000010
【図６】
2005141137.tif 000011
【図７】
2005141137.tif 000012
【図８】
2005141137.tif 000013
【図９】
2005141137.tif 000014
【図１０】
2005141137.tif 000015
【図１１】
2005141137.tif 000016
【図１２】
2005141137.tif 000017
【図１３】
2005141137.tif 000018
【図１４】
2005141137.tif 000019
【図１５】
2005141137.tif 000020
【図１６】
2005141137.tif 000021
【図１７】
2005141137.tif 000022
【図１８】
2005141137.tif 000023
【図１９】
2005141137.tif 000024
【図２０】
2005141137.tif 000025
【図２１】
2005141137.tif 000026
【図２２】
2005141137.tif 000027
【図２３】
2005141137.tif 000028
【図２４】
2005141137.tif 000029
【図２５】
2005141137.tif 000030
【図２６】
2005141137.tif 000031
【図２７】
2005141137.tif 000032
【図２８】
2005141137.tif 000033
【図２９】
2005141137.tif 000034
【図３０】
2005141137.tif 000035
【図３１】
2005141137.tif 000036
【図３２】
2005141137.tif 000037
【図３３】
2005141137.tif 000038
【図３４】
2005141137.tif 000039
【図３５】
2005141137.tif 000040
【図３６】
2005141137.tif 000041
【図３７】
2005141137.tif 000042
【図３８】
2005141137.tif 000043