(57)【要約】【課題】  カラー画像スキャン時において、各色（ＲＧＢ）毎にＡＦＥ回路のレジスタ設定を行う必要が無く、画像処理のパフォーマンスを向上させることができるＡＦＥ回路及びスキャナ装置を提供する。【解決手段】  ラインセンサ１９と、ラインセンサ１９から供給されるアナログ入力信号Ｖｉｎに対し、ゲイン及びオフセットを調整するＡＦＥ回路２０とを備えるスキャナ装置１０であり、ＡＦＥ回路２０は、アナログ入力信号に対する複数のゲイン及びオフセットの設定値を格納するレジスタ３７，３８，３９と、トリガ信号に応答して、レジスタ３７，３８，３９に格納された複数のゲイン及びオフセットの設定値のいずれかを選択する選択回路４０と、を備える。【選択図】  図２
2005057578.tif 000002
【特許請求の範囲】
【請求項１】
ラインセンサから供給されるアナログ入力信号に対し、ゲイン及びオフセットを調整するアナログフロントエンド回路であって、
前記アナログ入力信号に対する複数のゲイン及びオフセットの設定値を格納するレジスタと、
トリガ信号に応答して、前記レジスタに格納された前記複数のゲイン及びオフセットの設定値のいずれかを選択する選択回路と、を備えることを特徴とするアナログフロントエンド回路。
【請求項２】
前記トリガ信号は、前記ラインセンサに供給されてラインスキャンの開始を示すトリガ信号であることを特徴とする請求項１に記載のアナログフロントエンド回路。
【請求項３】
前記アナログ入力信号は、前記ラインセンサで生成された赤、緑及び青のアナログ信号が時分割で送信されることを特徴とする請求項１又は請求項２に記載のアナログフロントエンド回路。
【請求項４】
前記複数のゲイン及びオフセットの設定値は、前記ラインセンサで生成される赤、緑及び青のアナログ信号のそれぞれに対応することを特徴とする請求項３に記載のアナログフロントエンド回路。
【請求項５】
ラインセンサと、前記ラインセンサから供給されるアナログ入力信号に対し、ゲイン及びオフセットを調整するアナログフロントエンド回路とを備えるスキャナ装置であって、
前記アナログフロントエンド回路は、前記アナログ入力信号に対する複数のゲイン及びオフセットの設定値を格納するレジスタと、
トリガ信号に応答して、前記レジスタに格納された前記複数のゲイン及びオフセットの設定値のいずれかを選択する選択回路と、を含むことを特徴とするスキャナ装置。
【請求項６】
前記トリガ信号は、前記ラインセンサに供給されてラインスキャンの開始を示すトリガ信号であることを特徴とする請求項５に記載のスキャナ装置。
【請求項７】
前記アナログ入力信号は、前記ラインセンサで生成された赤、緑及び青のアナログ信号が時分割で送信されることを特徴とする請求項５又は請求項６に記載のスキャナ装置。
【請求項８】
前記複数のゲイン及びオフセットの設定値は、前記ラインセンサで生成される赤、緑及び青のアナログ信号のそれぞれに対応することを特徴とする請求項７に記載のスキャナ装置。
【請求項９】
前記ラインセンサに供給する前記トリガ信号を生成するタイミングパルス生成回路を備えることを特徴とする請求項５〜請求項８のいずれかに記載のスキャナ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像手段である固体撮像装置（例えば、ＣＣＤ：Charge Coupled Device、ＣＩＳ：Contact Image Sensor 等）から撮像信号を取り出す際に使用するアナログフロントエンド回路（以下、ＡＦＥ回路という）及びそれを使用したスキャナ装置に関する。
【背景技術】
【０００２】
通常、スキャナ装置は固体撮像装置から出力されたアナログ信号をディジタル信号に変換するアナログディジタル変換回路（Analog Digital Converter：以下、ＡＤコンバータと記す）と、ディジタル信号を格納する画像メモリと、画像メモリから読み出したディジタル信号に輪郭強調などの画像処理を施してから再び画像メモリに書き込む画像処理回路等を備えている。
【０００３】
そして、カラースキャナでは、ＡＤコンバータにより、ＲＥＤ（赤）、ＧＲＥＥＮ（緑）、ＢＬＵＥ（青）のアナログ信号に対して特性の揃ったディジタル信号を得るために、それぞれのアナログ信号に対するゲイン調整機能とオフセット調整機能が必要とされる。
【０００４】
ＡＦＥ回路は、ＣＣＤイメージセンサやＣＭＯＳイメージセンサなどの固体撮像装置の出力信号処理回路として使用され、各色（ＲＥＤ、ＧＲＥＥＮ、ＢＬＵＥ：以下、ＲＧＢと記す）のアナログ信号毎にゲイン／オフセット処理を行う機能を持っている（例えば、特許文献１参照）。
【０００５】
図４は、従来のＡＦＥ回路の機能を説明するためのブロック図である。図５は、従来のＡＦＥ回路におけるゲイン／オフセット調整処理を説明するためのタイミングチャートである。
【０００６】
図４に示す従来のＡＦＥ回路は、ラインセンサから供給されるアナログ入力信号Ｖｉｎを入力しゲイン／オフセット値を調整して、調整された信号ＶｏｕｔをＡＤコンバータ５２へ出力するゲイン／オフセットアンプ５１と、このゲイン／オフセットアンプ５１を制御するＣＰＵを備えている。
【０００７】
アナログ入力信号Ｖｉｎとして、各色（ＲＧＢ）のデータが時分割でゲイン／オフセットアンプ５１の１つの入力端子より入力される。
【０００８】
なお、ランプや発光素子の特性やイメージセンサのデバイス特性により、各色（ＲＧＢ）毎にそのゲイン／オフセット値が異なるため、ＣＰＵ５３は、各色（ＲＧＢ）毎に設定されたゲイン／オフセット値の調整処理を行う。
【０００９】
すなわち、図５に示すように、ラインスキャンの開始を示すトリガ信号Ｓｔに対応して、ラインセンサから、各色（ＲＧＢ）のアナログ入力信号ＶｉｎがＡＦＥ回路に供給される。
【００１０】
まず、ＣＰＵ５３から供給されたＲＥＤ入力用の設定値が、ゲイン／オフセットアンプ５１内のレジスタに設定される。そして、トリガ信号Ｓｔが入力され、ＲＥＤのラインから得られたアナログのＲＥＤ信号がＶｉｎとしてゲイン／オフセットアンプ５１に取り込まれる。このアナログのＲＥＤ信号は、ゲイン／オフセットアンプ５１によって、上記のＲＥＤ入力用の設定値に基づいて、そのゲイン及びオフセットが調整され、出力信号ＶｏｕｔとしてＡＤコンバータに出力される。
【００１１】
次に、ＣＰＵ５３から供給されたＧＲＥＥＮ入力用の設定値が、ゲイン／オフセットアンプ５１内のレジスタに設定され、トリガ信号Ｓｔが入力されて、ＧＲＥＥＮのラインから得られたアナログのＧＲＥＥＮ信号が入力信号Ｖｉｎとしてゲイン／オフセットアンプ５１に取り込まれ、上記ＲＥＤの場合と同様にゲイン及びオフセットが調整される。
【００１２】
さらに、ＣＰＵ５３から供給されたＢＬＵＥ入力用の設定値が、ゲイン／オフセットアンプ５１内のレジスタに設定され、トリガ信号Ｓｔが入力されて、ＢＬＵＥのラインから得られたアナログのＢＬＵＥ信号が入力信号Ｖｉｎとしてゲイン／オフセットアンプ５１に取り込まれ、上記ＲＥＤあるいはＧＲＥＥＮの場合と同様にゲイン及びオフセットが調整される。
【００１３】
そして、以上の各色（ＲＧＢ）のアナログ信号に対するゲイン及びオフセット調整が順次行われていく。
【特許文献１】特開２００３−１６３８４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上述の従来のＡＦＥ回路では、カラースキャナなどのように、アナログ入力信号Ｖｉｎの各色（ＲＧＢ）が時分割で送信され、変化するアナログ信号毎にゲイン／オフセット値が異なる場合、ＣＰＵはＡＦＥ回路内のレジスタに対して、各アナログ信号毎にゲイン／オフセットの設定をし直して、ゲイン及びオフセット調整を順次行わなければならない。
【００１５】
よって、その煩雑な動作のために、ＣＰＵやＡＦＥ回路の動作パフォーマンスを低下させるという問題があった。
【００１６】
本発明は、前記のような従来の問題を解決するものであり、カラー画像スキャン時に各色毎にレジスタ設定を行う必要が無く、画像処理のパフォーマンスを向上させることができるアナログフロントエンド回路及びスキャナ装置を提供することを目的とする。
【００１７】
また、本発明は、新規の制御信号を追加せずにゲイン／オフセット制御を行うことができるアナログフロントエンド回路及びスキャナ装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記の課題を解決するために、請求項１に記載のアナログフロントエンド回路は、ラインセンサから供給されるアナログ入力信号に対し、ゲイン及びオフセットを調整するアナログフロントエンド回路であって、前記アナログ入力信号に対する複数のゲイン及びオフセットの設定値を格納するレジスタと、トリガ信号に応答して、前記レジスタに格納された前記複数のゲイン及びオフセットの設定値のいずれかを選択する選択回路と、を備えることを特徴とする。
【００１９】
これにより、アナログ入力信号に対する複数のゲイン及びオフセットの設定値を格納するレジスタと、トリガ信号に応答して、レジスタに格納された複数のゲイン及びオフセットの設定値のいずれかを選択する選択回路とを備えるので、カラー画像スキャン時に各色毎にアナログフロントエンド回路のレジスタ設定を行う必要が無く、カラー画像処理のパフォーマンスを向上させることができる。
【００２０】
また、請求項２に記載のアナログフロントエンド回路は、前記トリガ信号が、前記ラインセンサに供給されてラインスキャンの開始を示すトリガ信号であることを特徴とする。
【００２１】
これにより、ラインセンサに出力するトリガ信号をゲイン／オフセット選択信号として使用することで、新規の制御信号を追加せずにアナログフロントエンド回路のゲイン／オフセット制御を行うことができ、アナログフロントエンド回路の構成を簡略にすることができる。
【００２２】
また、請求項３に記載のアナログフロントエンド回路は、前記アナログ入力信号が、前記ラインセンサで生成された赤、緑及び青のアナログ信号が時分割で送信されることを特徴とする。
【００２３】
これにより、ラインセンサで生成された赤、緑及び青のアナログ信号のそれぞれに対してレジスタ設定を行う必要が無く、カラー画像処理のパフォーマンスを向上させることができる。
【００２４】
また、請求項４に記載のアナログフロントエンド回路は、前記複数のゲイン及びオフセットの設定値が、前記ラインセンサで生成される赤、緑及び青のアナログ信号のそれぞれに対応することを特徴とする。
【００２５】
これにより、複数のゲイン及びオフセットの設定値を、ラインセンサで生成される赤、緑及び青のアナログ信号に対応させることにより、それぞれのアナログ信号に対してレジスタ設定を行う必要が無く、カラー画像処理のパフォーマンスを向上させることができる。
【００２６】
請求項５に記載のスキャナ装置は、ラインセンサと、前記ラインセンサから供給されるアナログ入力信号に対し、ゲイン及びオフセットを調整するアナログフロントエンド回路とを備えるスキャナ装置であって、前記アナログフロントエンド回路は、前記アナログ入力信号に対する複数のゲイン及びオフセットの設定値を格納するレジスタと、トリガ信号に応答して、前記レジスタに格納された前記複数のゲイン及びオフセットの設定値のいずれかを選択する選択回路と、を含むことを特徴とする。
【００２７】
これにより、アナログ入力信号に対する複数のゲイン及びオフセットの設定値を格納するレジスタと、ラインセンサに供給するトリガ信号に応答して、レジスタに格納された複数のゲイン及びオフセットの設定値のいずれかを選択する選択回路とを備えるので、カラー画像スキャン時に各色毎にアナログフロントエンド回路のレジスタ設定を行う必要が無く、カラー画像処理のパフォーマンスを向上させることができる。
【００２８】
また、請求項６に記載のスキャナ装置は、前記トリガ信号は、前記ラインセンサに供給されてラインスキャンの開始を示すトリガ信号であることを特徴とする。
【００２９】
また、ラインセンサに出力するトリガ信号をゲイン／オフセット選択信号として使用することで、新規の制御信号を追加せずにアナログフロントエンド回路のゲイン／オフセット制御を行うことができ、スキャナ装置の構成を簡略にすることができる。
【００３０】
請求項７に記載のスキャナ装置は、前記アナログ入力信号が、前記ラインセンサで生成された赤、緑及び青のアナログ信号が時分割で送信されることを特徴とする。
【００３１】
これにより、ラインセンサで生成された赤、緑及び青のアナログ信号のそれぞれに対してアナログフロントエンド回路のレジスタ設定を行う必要が無く、カラー画像処理のパフォーマンスを向上させることができる。
【００３２】
請求項８に記載のスキャナ装置は、前記複数のゲイン及びオフセットの設定値は、前記ラインセンサで生成される赤、緑及び青のアナログ信号のそれぞれに対応することを特徴とする。
【００３３】
これにより、複数のゲイン及びオフセットの設定値を、ラインセンサで生成される赤、緑及び青のアナログ信号に対応させることにより、それぞれのアナログ信号に対してアナログフロントエンド回路のレジスタ設定を行う必要が無く、カラー画像処理のパフォーマンスを向上させることができる。
【００３４】
請求項９に記載のスキャナ装置は、ＣＰＵからの指令に基づき、前記ラインセンサに供給する前記トリガ信号を生成するタイミングパルス生成回路を備えることを特徴とする。
【００３５】
これにより、タイミングパルス生成回路で生成されたトリガ信号をゲイン／オフセット選択信号として使用することができるので、新規の制御信号を追加せずにアナログフロントエンド回路のゲイン／オフセット制御を行うことができ、スキャナ装置の構成を簡略にすることができる。
【発明の効果】
【００３６】
本発明に係るＡＦＥ回路及びスキャナ装置によれば、カラー画像スキャン時に各色（ＲＧＢ）毎にＡＦＥ回路のレジスタ設定を行う必要が無く、ＡＦＥ回路のレジスタを制御するＣＰＵはその間に他の処理を行うことができ、カラー画像処理のパフォーマンスを向上させることができる。
【００３７】
また、ラインセンサに供給されてラインスキャンの開始を示すトリガ信号をゲイン／オフセット切り換え信号として使用することで、新規の制御信号を追加せずにＡＦＥ回路のゲイン／オフセット制御を行うことができ、ＡＦＥ回路及びスキャナ装置の構成を簡略にすることができる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明に係るＡＦＥ回路及びスキャナ装置の実施の形態について図を参照して説明する。
【００３９】
図１は、本実施の形態のスキャナ装置１０を説明するための概略構成図である。
【００４０】
図１に示すように、本実施の形態のスキャナ装置１０は、原稿１１などの画像情報を、光学部材１８を介してＣＣＤラインセンサ１９上に結像し、ＣＣＤラインセンサ１９からの信号Ｖｉｎに基づいてカラー画像情報をディジタル的に読み取るものである。
【００４１】
本実施の形態のスキャナ装置１０は、原稿１１を載置する透明ガラス板１２と、原稿１１を照射する光源１３と、照明効率を向上させるためのリフレクタ１４と、反射ミラー１５、１６、１７と、絞り機構を有する光学部材１８と、読み取った光学データを電気データに変換するＣＣＤラインセンサ１９と、アナログ入力信号Ｖｉｎにゲイン／オフセット調整を行うＡＦＥ回路２０と、アナログ信号をディジタル信号に変換するＡＤコンバータ２１と、ディジタル画像データに輪郭強調などの処理を行う画像処理回路２２と、スキャナ装置１０全体の制御を行うＣＰＵ２４と、ＣＰＵ２４から出力される読み取り開始信号に応答したタイミングパルスであるＳｅ、Ｓｔを生成し、ＡＦＥ回路２０と図示しない駆動モータ、光源用インバータ等に供給するタイミングパルス生成回路２３とを備える。
【００４２】
次に、図１に示したスキャナ装置１０の動作について説明する。光源１３及びリフレクタ１４により照射された原稿１１は、反射ミラー１５、１６、１７を介して絞り機構を備えた光学部材１８に導光され、光学部材１８は原稿１１の画像情報をＣＣＤラインセンサ１９上に結像する。
【００４３】
原稿１１が透明ガラス板１２上に載置された状態で、例えば紙面の右方向に、光源１３、リフレクタ１４、反射ミラー１５を距離Ｌだけ速度ｖで移動させるとともに、反射ミラー１６、１７を距離（Ｌ／２）だけ速度（ｖ／２）で移動させることにより、光路長を一定としつつ、原稿画像をＣＣＤラインセンサ１９上に結像させることができる。
【００４４】
このような構成において、ＣＣＤラインセンサ１９上に結像された画像情報はアナログ入力信号Ｖｉｎに変換される。アナログ入力信号Ｖｉｎは、ＡＦＥ回路２０に送られてゲイン／オフセット調整が行われ、ＡＤコンバータ２１でディジタル信号に変換され、画像処理回路２２でシェーディング補正、入力マスキング補正、カラーバランス補正等の画像処理が行われる。
【００４５】
図２は、スキャナ装置１０に設けられるＡＦＥ回路２０の一例を示すブロック図である。
【００４６】
図２に示すように、ＡＦＥ回路２０は、内蔵する複数のサンプルホールド回路によってアナログ入力信号Ｖｉｎに対する相関二重サンプリング処理を行う相関二重サンプリング回路（Correlated Double  Sampling：以下、ＣＤＳ回路という）３１と、所定のゲインを有するバッファアンプ３２と、オフセット調整値バッファ３５の出力によりアナログ入力信号Ｖｉｎのオフセットを調整する加算回路３３と、ゲイン調整値バッファ３６の出力に応じてゲインを制御する自動利得制御アンプ（Auto  Gain-control  Amplifier：以下、ＡＧＣ回路という）３４とを備える。
【００４７】
また、オフセット調整値バッファ３５により、使用ゲイン／オフセット選択回路４０からの（例えば、レジスタに記憶された下位３ビットの）オフセットコントロール信号Ｓｏに対応して加算回路３３に補償電圧が供給される。また、ゲイン調整値バッファ３６により、使用ゲイン／オフセット選択回路４０からの（例えば、レジスタに記憶された上位２ビットの）ゲインコントロール信号Ｓｇに対応してＡＧＣ回路３４のゲインが調整される。
【００４８】
ＲＥＤ信号入力用ゲイン／オフセットレジスタ３７、ＧＲＥＥＮ信号入力用ゲイン／オフセットレジスタ３８、ＢＬＵＥ信号入力用ゲイン／オフセットレジスタ３９は、それぞれオフセットコントロール信号Ｓｏ及びゲインコントロール信号Ｓｇに対応した複数ビット（例えば、５ビット）のデータを記憶し、それぞれの色信号（ＲＧＢ）のアナログ入力信号Ｖｉｎに対応したゲイン及びオフセット値を設定する。これらの値は、ＡＤコンバータ２１の最適ダイナミックレンジに合わせて設定される。
【００４９】
次に、本実施の形態のＡＦＥ回路２０におけるゲイン／オフセット調整処理を図３のタイミングチャートを用いて説明する。
【００５０】
図３に示した使用ゲイン／オフセット選択回路４０に対して、トリガ信号Ｓｔと同期したゲイン／オフセット切り換え信号Ｓｅにより、各色（ＲＧＢ）のレジスタ（ＲＥＤ信号入力用ゲイン／オフセットレジスタ３７、ＧＲＥＥＮ信号入力用ゲイン／オフセットレジスタ３８、ＢＬＵＥ信号入力用ゲイン／オフセットレジスタ３９）が順次選択される。
【００５１】
まず、ＲＥＤ信号入力用設定値が記憶されたゲイン／オフセットレジスタ３７が選択されると、ＲＥＤ信号に対応したオフセットコントロール信号Ｓｏがオフセット調整値バッファ３５へ、また、ＲＥＤ信号に対応したゲインコントロール信号Ｓｇがゲイン調整値バッファ３６に送信される。
【００５２】
これにより、前述のように、オフセット調整値バッファ３５の出力に応じてアナログ入力信号Ｖｉｎのオフセットが加算回路３３により調整され、ゲイン調整値バッファ３６の出力に応じてＡＧＣ回路３４によりゲインが調整され、出力信号ＶｏｕｔとしてＡＤコンバータ２１に出力される。
【００５３】
次に、ゲイン／オフセット切り換え信号Ｓｅが入力するとＧＲＥＥＮ信号入力用設定値が記憶されたゲイン／オフセットレジスタ３８が選択され、ＧＲＥＥＮ信号に対応したオフセットコントロール信号Ｓｏがオフセット調整値バッファ３５へ、また、ＧＲＥＥＮ信号に対応したゲインコントロール信号Ｓｇがゲイン調整値バッファ３６に送信される。
【００５４】
前述のＲＥＤ信号の場合と同様に、オフセット調整値バッファ３５の出力に応じてアナログ入力信号Ｖｉｎのオフセットが加算回路３３により調整され、ゲイン調整値バッファ３６の出力に応じてＡＧＣ回路３４によりゲインが調整され、出力信号ＶｏｕｔとしてＡＤコンバータ２１に出力される。
【００５５】
さらに、ゲイン／オフセット切り換え信号Ｓｅが入力するとＢＬＵＥ信号入力用設定値が記憶されたゲイン／オフセットレジスタ３８が選択され、ＢＬＵＥ信号に対応したオフセットコントロール信号Ｓｏがオフセット調整値バッファ３５へ、また、ＢＬＵＥ信号に対応したゲインコントロール信号Ｓｇがゲイン調整値バッファ３６に送信される。
【００５６】
前述のＲＥＤ信号又はＧＲＥＥＮ信号の場合と同様に、オフセット調整値バッファ３５の出力に応じてアナログ入力信号Ｖｉｎのオフセットが加算回路３３により調整され、ゲイン調整値バッファ３６の出力に応じてＡＧＣ回路３４によりゲインが調整され、出力信号ＶｏｕｔとしてＡＤコンバータ２１に出力される。
【００５７】
このようにして、以上の各色（ＲＧＢ）のアナログ信号に対するゲイン及びオフセット調整が順次行われていく。
【００５８】
よって、本実施の形態のＡＦＥ回路２０では、カラー画像スキャン時に、各色（ＲＧＢ）のアナログ信号入力毎に、ＡＦＥ回路２０のレジスタ設定を変える必要が無く、スキャナ装置１０を制御するＣＰＵの制御を必要としないので、ＣＰＵに対する負荷を低減でき、カラー画像処理のパフォーマンスを向上させることができる。
【００５９】
また、ＣＰＵからラインセンサに供給されてラインスキャンの開始を示すトリガ信号Ｓｔをゲイン／オフセット切り換え信号Ｓｅとして使用することで、新規の制御信号を追加せずにＡＦＥ回路のゲイン／オフセット制御を行うことができ、ＡＦＥ回路の構成を簡略にすることができる。
【００６０】
なお、本発明に係るＡＦＥ回路及びスキャナ装置は、前述した実施の形態に限定されるものでなく、適宜な変形、改良等が可能である。例えば、ＣＣＤラインセンサに変えて、ＣＩＳを用いた密着型光学系方式のスキャナ装置を用いてもよい。
【産業上の利用可能性】
【００６１】
以上説明してきたように、本発明に係るＡＦＥ回路及びスキャナ装置は、カラースキャナに有効に利用可能である。
【図面の簡単な説明】
【００６２】
【図１】本発明に係る実施の形態のスキャナ装置を説明するための概略構成図である。
【図２】本発明に係る実施の形態のスキャナ装置に設けられるＡＦＥ回路の一例を示すブロック図である。
【図３】本発明に係る実施の形態のＡＦＥ回路におけるゲイン／オフセット調整処理を説明するためのタイミングチャートである。
【図４】従来のＡＦＥ回路の機能を説明するためのブロック図である。
【図５】従来のＡＦＥ回路におけるゲイン／オフセット調整処理を説明するためのタイミングチャートである。
【符号の説明】
【００６３】
１０・・・スキャナ装置、１９・・・ＣＣＤラインセンサ、２０・・・ＡＦＥ回路、２３・・・タイミングパルス生成回路、２４，５３・・・ＣＰＵ、３３・・・加算回路、３４・・・ＡＧＣ回路、３５・・・オフセット調整値バッファ、３６・・・ゲイン調整値バッファ、３７・・・ＲＥＤ入力用ゲイン／オフセットレジスタ、３８・・・ＧＲＥＥＮ入力用ゲイン／オフセットレジスタ、３９・・・ＢＬＵＥ入力用ゲイン／オフセットレジスタ、４０・・・使用ゲイン／オフセット選択回路
【図１】
2005057578.tif 000003
【図２】
2005057578.tif 000004
【図３】
2005057578.tif 000005
【図４】
2005057578.tif 000006
【図５】
2005057578.tif 000007