(57)【要約】【課題】ゲート絶縁膜とＳｉ基板の界面特性とゲート電極からのボロン拡散のバリア性の両立ができるような、２ｎｍ以下のシリコン酸窒化膜からなるゲート絶縁膜を有する半導体装置の製造方法を実現する。【解決手段】ベースとなるシリコン酸化膜を形成する。次いで、プラズマにより発生させた窒素ラジカルまたは窒素イオンでシリコン酸化膜に窒素を導入しシリコン酸窒化膜を形成する。次いで、シリコン酸窒化膜の最大の窒素濃度ピーク位置までウェットエッチングを行う。【選択図】図４
2005150285.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
上記半導体基板上に設けられたゲート電極と、
上記半導体基板と上記ゲート電極との間にシリコン酸窒化膜からなるゲート絶縁膜を備えた半導体装置の製造方法であって、
半導体基板上にベースとなるシリコン酸化膜を形成する第１の工程と、
上記シリコン酸化膜にプラズマで発生させた窒素ラジカルまたは窒素イオンで窒素を導入しシリコン酸窒化膜を形成する第２の工程と、
上記シリコン酸窒化膜をその最大の窒素濃度ピーク位置まで除去する第３の工程と、
を含む半導体装置の製造方法。
【請求項２】
半導体基板と、
上記半導体基板上に設けられたゲート電極と、
上記半導体基板と上記ゲート電極との間にシリコン酸窒化膜からなるゲート絶縁膜を備えた半導体装置の製造方法であって、
半導体基板上にベースとなるシリコン酸化膜を形成する第１の工程と、
上記シリコン酸化膜にプラズマで発生させた窒素ラジカルまたは窒素イオンで窒素を導入しシリコン酸窒化膜を形成する第２の工程と、
上記シリコン酸窒化膜をその最大の窒素濃度ピーク位置まで除去する第３の工程と、
上記第２の工程のプラズマで発生させた窒素ラジカルまたは窒素イオンの量より少ない窒素ラジカルまたは窒素イオンで上記シリコン酸窒化膜に窒素を導入する第４の工程と、
を含む半導体装置の製造方法。
【請求項３】
半導体基板と、
上記半導体基板上に設けられたゲート電極と、
上記半導体基板と上記ゲート電極との間にシリコン酸窒化膜からなるゲート絶縁膜を備えた半導体装置の製造方法であって、
半導体基板上にベースとなるシリコン酸化膜を形成する第１の工程と、
上記シリコン酸化膜にプラズマで発生させた窒素ラジカルまたは窒素イオンで窒素を導入しシリコン酸窒化膜を形成する第２の工程と、
上記シリコン酸窒化膜をその最大の窒素濃度ピーク位置まで除去する第３の工程と、
上記半導体基板の加熱処理によって上記シリコン酸窒化膜を通過させた酸素により上記シリコン酸窒化膜を酸化する第４の工程と、
を含む半導体装置の製造方法。
【請求項４】
半導体基板と、
上記半導体基板上に設けられたゲート電極と、
上記半導体基板と上記ゲート電極との間にシリコン酸窒化膜からなるゲート絶縁膜を備えた半導体装置の製造方法であって、
半導体基板上にベースとなるシリコン酸化膜を形成する第１の工程と、
上記シリコン酸化膜をプラズマで発生させた窒素ラジカルまたは窒素イオンで窒素を導入しシリコン酸窒化膜を形成する第２の工程と、
上記シリコン酸窒化膜をその最大の窒素濃度ピーク位置まで除去する第３の工程と、
上記シリコン酸窒化膜を亜酸化窒素（Ｎ２Ｏ）でアニール処理する第４の工程と、
を含む半導体装置の製造方法。
【請求項５】
請求項１、２、３、４記載の半導体装置の製造方法において、
上記第３の工程では、あらかじめ横軸にウェットエッチング時間をとり、縦軸にウェットエッチング量をとったグラフを作成した後、エッチングレートが変わる時点をウェットエッチングの設定時間とすることを特徴する半導体装置の製造方法。
【請求項６】
請求項１、２、３、４、５記載の半導体装置の製造方法において、
ゲート絶縁膜の厚みが２ｎｍ以下で、且つゲート絶縁膜の窒素最大濃度が８ａｔｍ％以上でＳｉ基板との界面窒素濃度が３ａｔｍ％以下とすることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特にＭＯＳトランジスタのゲート絶縁膜の形成方法に関する。
【背景技術】
【０００２】
近年、ＭＯＳトランジスタのゲート絶縁膜として、シリコン酸化膜（ＳｉＯ2 ）に代わり、ゲート電極からのボロン拡散のバリア性が良好な、窒素を含むシリコン酸窒化膜が用いられつつある。
【０００３】
シリコン酸窒化膜からなるゲート絶縁膜の形成方法は、ベースとなるシリコン酸化膜を形成した後、プラズマにより発生させた窒素ラジカルまたは窒素イオンでシリコン酸化膜に窒素を導入することが一般的である（例えば、特許文献１参照）。
【０００４】
図１は、従来の半導体装置（ＭＯＳトランジスタ）の製造方法である。
【０００５】
図１に示すように、従来の半導体装置の製造方法は、Ｓｉ基板１０１上にベースとなるシリコン酸化膜１０２を形成する。次いでシリコン酸化膜１０２にプラズマにより発生させた窒素ラジカルまたは窒素イオンで窒素を導入し、シリコン酸窒化膜からなるゲート絶縁膜１０３を形成する。次いで、その後の工程の図示は省略するが、シリコン酸窒化膜からなるゲート絶縁膜１０３上にポリシリコン膜の堆積を行い、ポリシリコン膜及びシリコン酸窒化膜からなるゲート絶縁膜１０３のパターニングを行い、ゲート電極１０４を形成し、ゲート電極１０４をマスクとする不純物イオンの注入及びその活性化のための熱処理（例えばＲＴＡ）によりソース・ドレイン領域１０５を形成する。
【０００６】
図２は、従来の半導体装置（ＭＯＳトランジスタ）の製造方法で形成した、シリコン酸窒化膜からなるゲート絶縁膜２ｎｍの窒素濃度プロファイルである。
【０００７】
図３は、従来の半導体装置（ＭＯＳトランジスタ）の製造方法で形成した、シリコン酸窒化膜からなるゲート絶縁膜１．８ｎｍの窒素濃度プロファイルである。
【０００８】
図２、図３に示すように、シリコン酸窒化膜からなるゲート絶縁膜２ｎｍと１．８ｎｍの窒素プロファイルは、共に最大窒素濃度が８ａｔｍ％（アトミックパーセント）以上で、最大窒素濃度ピークがゲート絶縁膜上面（窒素導入側）から０．５ｎｍ程度の位置にある。しかし、ゲート絶縁膜とＳｉ基板との界面の窒素濃度は、ゲート絶縁膜２ｎｍの方は３ａｔｍ％以下であるが、ゲート絶縁膜１．８ｎｍの方は３ａｔｍ％より高くなる。ゲート絶縁膜が薄くなると、ゲート絶縁膜とＳｉ基板との界面の窒素濃度が上がる理由は、ベースとなるシリコン酸化膜が薄くなることによって、窒素ラジカルまたは窒素イオンが、Ｓｉ基板に多く届いてしまうためである。
【特許文献１】特開２００２−２２２９４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来の半導体装置の製造方法で、２ｎｍ以下のシリコン酸窒化膜からなるゲート絶縁膜を形成すると、ゲート絶縁膜とＳｉ基板の界面の窒素濃度が３ａｔｍ％より高くなる。ゲート絶縁膜とＳｉ基板の界面に過剰の窒素が存在すると、トランジスタの移動度の低下（駆動力の低下）、ストレス印加後のホールまたは電子トラップによるトランジスタしきい値電圧の変動などのゲート絶縁膜とＳｉ基板の界面特性劣化が生じる。従って、ゲート絶縁膜とＳｉ基板の界面の窒素濃度は３ａｔｍ％以下が望ましい。
【００１０】
従来の半導体装置の製造方法で、プラズマにより発生させた窒素ラジカルまたは窒素イオンの量を減らすことによってゲート絶縁膜とＳｉ基板の界面に届く窒素量を減らした場合、ゲート絶縁膜とＳｉ基板の界面は３ａｔｍ％以下になるが、最大窒素濃度が８ａｔｍ％より低くなってしまう。ゲート電極からのボロン拡散の良好なバリア性を得るためには、最大窒素濃度は８ａｔｍ％以上であることが望ましい。
【００１１】
つまり、従来の従来の半導体装置の製造方法で、２ｎｍ以下のゲート絶縁膜を形成した場合、ゲート絶縁膜とＳｉ基板の界面特性とゲート電極からのボロン拡散のバリア性の両立ができない。
【００１２】
そこで本発明の目的は、２ｎｍ以下のシリコン酸窒化膜からなるゲート絶縁膜において、最大の窒素濃度が８ａｔｍ％以上で、且つゲート絶縁膜とＳｉ基板の界面の窒素濃度が３ａｔｍ％以下になる半導体装置の製造方法を提案し、ゲート絶縁膜とＳｉ基板の界面特性とゲート電極からのボロン拡散のバリア性を両立することである。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明の半導体装置の製造方法は、ベースとなるシリコン酸化膜を形成する。次いで、プラズマにより発生させた窒素ラジカルまたは窒素イオンでシリコン酸化膜に窒素を導入しシリコン酸窒化膜を形成する。次いで、シリコン酸窒化膜の最大の窒素濃度ピーク位置まで除去する。
【００１４】
具体的には、２ｎｍより大きい厚みを持つゲート絶縁膜であるならば、２ｎｍ以上のシリコン酸化膜に窒素を導入し、最大窒素濃度８ａｔｍ％以上、界面窒素濃度を３ａｔｍ％以下を達成できる。それに対し、２ｎｍ以下のシリコン酸化膜に窒素を導入すると、最大窒素濃度は８ａｔｍ％以上になるが、厚みが薄すぎてシリコン基板に窒素が届いてしまい、３ａｔｍ％以上になる。そこで本発明は、２ｎｍのシリコン酸化膜に窒素を導入し、最大窒素濃度８ａｔｍ％以上、界面窒素濃度を３ａｔｍ％以下の酸窒化膜を一旦形成し、その後、最大窒素濃度の位置までウェットエッチングして、厚みが２ｎｍ以下で最大窒素濃度を３ａｔｍ％以下の酸窒化膜を形成する。
【００１５】
以上の本発明の半導体装置の製造方法により、２ｎｍ以下のシリコン酸窒化膜からなるゲート絶縁膜において、最大の窒素濃度が８ａｔｍ％以上で、且つゲート絶縁膜とＳｉ基板の界面の窒素濃度が３ａｔｍ％以下になる半導体装置を実現することができる。
【発明の効果】
【００１６】
以上のように、本発明の半導体装置の製造方法により、２ｎｍ以下のシリコン酸窒化膜からなるゲート絶縁膜において、最大の窒素濃度が８ａｔｍ％以上で、且つゲート絶縁膜とＳｉ基板の界面の窒素濃度が３ａｔｍ％以下になるようにした。そのため、ゲート絶縁膜とＳｉ基板の界面特性とゲート電極からのボロン拡散のバリア性を両立することができる。また、ゲート絶縁膜を２ｎｍ以下と薄くすることにより、ＭＯＳトランジスタの速度がアップする。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態を図面を用いて説明する。
（第１の実施の形態）
図４は本発明の第１の実施形態の半導体装置（ＭＯＳトランジスタ）の製造方法である。
【００１８】
図４に示すように、本発明の第１の実施形態の半導体装置の製造方法は、Ｓｉ基板２０１上に、熱酸化により２.０〜２．２ｎｍのシリコン酸化膜２０２を形成する。プラズマで酸素ラジカルや酸素イオンを発生させシリコン酸化膜２０２を形成しても良い。
【００１９】
次いでシリコン酸化膜２０２にマイクロ波1５００Ｗ、Ａｒ／Ｎ２ガス、圧力１３０Ｐａ、Ｓｉ基板２０１の温度が４００℃の条件でプラズマにより窒素ラジカルまたは窒素イオンを発生させ、２０秒間窒素を導入しシリコン酸窒化膜２０３を形成する。これにより、シリコン酸窒化膜２０３の窒素プロファイルは、最大窒素濃度が８ａｔｍ％、最大窒素濃度ピークがシリコン酸窒化膜上面（窒素導入側）から０．５ｎｍ程度の位置、シリコン酸窒化膜２０３とＳｉ基板２０１の界面の窒素濃度が１．５ａｔｍ％になる。
【００２０】
次いでシリコン酸窒化膜２０３の最大の窒素濃度ピークがあるシリコン酸窒化膜上面（窒素導入側）から０．５ｎｍ程度のところまで、ウェットエッチングし、シリコン酸窒化膜からなるゲート絶縁膜２０４を形成する。ウェットエッチングの薬液は０．２ｗｔ％の低濃度のフッ酸を使用する。
【００２１】
以下のおいて、シリコン酸窒化膜上面から０．５ｎｍのところで正確にエッチングを停止する制御方法を説明する。
【００２２】
図５は横軸にウェットエッチング時間をとり、縦軸にウェットエッチング量をとったグラフである。ウェットエッチング時間が１２０秒くらいまでは、ウェットエッチング量は少なく推移するが、時刻が所定時刻である１２０秒となると窒素濃度ピーク位置の前後でエッチングレートが変わり、経過時間の推移に伴ってウエットエッチング量は大きくなる。ここで、ウェットエッチングを開始してから、エッチングレートの推移により、窒素濃度が高くなっていき、エッチングレートが変わる時刻で窒素濃度が最大となり、エッチングレートが変わった後には窒素濃度が低くなっていくことが判明した。この時、窒素濃度が最大となる条件として、エッチング量は、シリコン酸窒化膜の上面から０．５ｎｍ除去されていれば良いことが挙げられる。それ故、ウェットエッチングの設定時間はウェットエッチング時間とウェットエッチングレートが変わる時刻にすれば良い。
【００２３】
次いで、その後の工程の図示は省略するが、シリコン酸窒化膜からなるゲート絶縁膜２０４上にポリシリコン膜の堆積を行い、ポリシリコン膜及びシリコン酸窒化膜からなるゲート絶縁膜２０４のパターニングを行い、ゲート電極２０５を形成し、ゲート電極２０５をマスクとする不純物イオンの注入及びその活性化のための熱処理（例えばＲＴＡ）によりソース・ドレイン領域２０６を形成する。
【００２４】
図６は本発明の第１の実施形態の半導体装置（ＭＯＳトランジスタ）における、シリコン酸窒化膜からなるゲート絶縁膜の窒素プロファイルである。
【００２５】
図６に示すように、最大窒素濃度が８ａｔｍ％、最大窒素濃度ピークがゲート絶縁膜とゲート電極の界面の位置、ゲート絶縁膜とＳｉ基板の界面の窒素濃度が１．５ａｔｍ％になる。
【００２６】
（第２の実施の形態）
図７は本発明の第２の実施形態の半導体装置（ＭＯＳトランジスタ）の製造方法である。
【００２７】
図７に示すように、本発明の第２の実施形態の半導体装置の製造方法は、Ｓｉ基板３０１上に、熱酸化により２〜２．２ｎｍのシリコン酸化膜３０２を形成する。プラズマで酸素ラジカルや酸素イオンを発生させシリコン酸化膜３０２を形成しても良い。
【００２８】
次いでシリコン酸化膜３０２にマイクロ波1５００Ｗ、Ａｒ／Ｎ２ガス、圧力１３０Ｐａ、Ｓｉ基板３０１温度が４００℃の条件でプラズマにより窒素ラジカルまたは窒素イオンを発生させ、２０秒間窒素を導入しシリコン酸窒化膜３０３を形成する。
【００２９】
次いでシリコン酸窒化膜３０３の最大の窒素濃度ピークがあるシリコン酸窒化膜上面（窒素導入側）から０．５ｎｍ程度ところまで、ウェットエッチングし、シリコン酸窒化膜３０４を形成する。
【００３０】
次いで、シリコン酸窒化膜３０４にプラズマにより窒素ラジカルまたは窒素イオンを発生させ、窒素を導入しシリコン酸窒化膜からなるゲート絶縁膜３０５を形成する。ここでの窒素の導入は、1回目の窒素導入より、窒素の量を減らす。シリコン酸窒化膜３０４は２ｎｍ以下なので、1回目の窒素導入と同じ量の窒素を導入した場合、ゲート絶縁膜とＳｉ基板の界面の窒素が過剰になり、窒素濃度が３ａｔｍ％以上になってしまうからである。窒素導入の条件は、1回目の圧力条件より圧力を上げて、２５０Ｐａにするか、または窒素導入時間を10秒間にする。
【００３１】
その後の工程の図示は省略するが、シリコン酸窒化膜からなるゲート絶縁膜３０５上にポリシリコン膜の堆積を行い、ポリシリコン膜及びシリコン酸窒化膜からなるゲート絶縁膜３０５のパターニングを行い、ゲート電極３０６を形成し、ゲート電極３０６をマスクとする不純物イオンの注入及びその活性化のための熱処理（例えばＲＴＡ）によりソース・ドレイン領域３０７を形成する。
【００３２】
図８は本発明の第２の実施形態の半導体装置（ＭＯＳトランジスタ）における、シリコン酸窒化膜からなるゲート絶縁膜の窒素プロファイルである。
【００３３】
図８に示すように、最大窒素濃度が１０ａｔｍ％、最大窒素濃度ピークがゲート絶縁膜とゲート電極の界面の位置、ゲート絶縁膜とＳｉ基板の界面の窒素濃度が２ａｔｍ％になる。
【００３４】
上記によれば、一回目の窒素導入後さらに窒素を導入することで最大窒素濃度がアップし、ゲート電極からのボロン拡散のバリア性が向上する。
【００３５】
（第３の実施の形態）
図９は本発明の第３の実施形態の半導体装置（ＭＯＳトランジスタ）の製造方法である。
【００３６】
図９に示すように、本発明の第３の実施形態の半導体装置の製造方法は、Ｓｉ基板４０１上に、熱酸化により２〜２．２ｎｍのシリコン酸化膜４０２を形成する。プラズマで酸素ラジカルや酸素イオンを発生させシリコン酸化膜４０２を形成しても良い。
【００３７】
次いでシリコン酸化膜４０２にマイクロ波1５００Ｗ、Ａｒ／Ｎ２ガス、圧力１３０Ｐａ、Ｓｉ基板４０１温度が４００℃の条件でプラズマにより窒素ラジカルまたは窒素イオンを発生させ、２０秒間窒素を導入しシリコン酸窒化膜４０３を形成する。
【００３８】
次いでシリコン酸窒化膜４０３の最大の窒素濃度ピークがあるシリコン酸窒化膜上面（窒素導入側）から０．５ｎｍ程度ところまで、ウェットエッチングし、シリコン酸窒化膜か４０４を形成する。
【００３９】
次いで、Ｓｉ基板４０１を加熱してシリコン酸窒化膜４０４を通過させた酸素によりＳｉ基板の表面領域を０．１〜０．２ｎｍ酸化しシリコン酸窒化膜からなるゲート絶縁膜４０５を形成する。具体的には、枚葉式のランプ加熱のＲＴＰ装置を使用して、８００〜１０００℃、Ｏ２ガス、１〜３ＫＰａの条件でＳｉ基板の表面領域を酸化する。
【００４０】
その後の工程の図示は省略するが、シリコン酸窒化膜からなるゲート絶縁膜４０５上にポリシリコン膜の堆積を行い、ポリシリコン膜及びシリコン酸窒化膜からなるゲート絶縁膜４０５のパターニングを行い、ゲート電極４０６を形成し、ゲート電極４０６をマスクとする不純物イオンの注入及びその活性化のための熱処理（例えばＲＴＡ）によりソース・ドレイン領域４０７を形成する。
【００４１】
図１０は本発明の第３の実施形態の半導体装置（ＭＯＳトランジスタ）における、シリコン酸窒化膜からなるゲート絶縁膜の窒素プロファイルである。
【００４２】
図１０に示すように、最大窒素濃度が８ａｔｍ％、最大窒素濃度ピークがゲート絶縁膜とゲート電極の界面の位置、ゲート絶縁膜とＳｉ基板の界面の窒素濃度が１ａｔｍ％より低くなる。
【００４３】
上記によれば、界面を若干酸化することにより、界面の窒素濃度が減少し、界面特性が向上する。
【００４４】
（第４の実施の形態）
図１１は本発明の第４の実施形態の半導体装置（ＭＯＳトランジスタ）の製造方法である。
【００４５】
図１１に示すように、本発明の第４の実施形態の半導体装置の製造方法は、Ｓｉ基板５０１上に、熱酸化により２〜２．２ｎｍのシリコン酸化膜５０２を形成する。プラズマで酸素ラジカルや酸素イオンを発生させシリコン酸化膜５０２を形成しても良い。
【００４６】
次いでシリコン酸化膜５０２にマイクロ波１５００Ｗ、Ａｒ／Ｎ２ガス、圧力１３０Ｐａ、Ｓｉ基板５０１温度が４００℃の条件でプラズマにより窒素ラジカルまたは窒素イオンを発生させ、２０秒間窒素を導入しシリコン酸窒化膜５０３を形成する。
【００４７】
次いでシリコン酸窒化膜５０３の最大の窒素濃度ピークがあるシリコン酸窒化膜上面（窒素導入側）から０．５ｎｍ程度ところまで、ウェットエッチングし、シリコン酸窒化膜５０４を形成する。
【００４８】
次いで、Ｓｉ基板５０１を加熱してシリコン酸窒化膜５０４を亜酸化窒素（Ｎ２Ｏ）でアニールしシリコン酸窒化膜からなるゲート絶縁膜５０５を形成する。具体的には、枚葉式のランプ加熱のＲＴＰ装置を使用して、８００〜１０００℃、Ｎ２Ｏガス、６０〜１００ＫＰａの条件でアニールする。
【００４９】
その後の工程の図示は省略するが、シリコン酸窒化膜からなるゲート絶縁膜５０５上にポリシリコン膜の堆積を行い、ポリシリコン膜及びシリコン酸窒化膜からなるゲート絶縁膜５０５のパターニングを行い、ゲート電極５０６を形成し、ゲート電極５０６をマスクとする不純物イオンの注入及びその活性化のための熱処理（例えばＲＴＡ）によりソース・ドレイン領域５０７を形成する。
【００５０】
図１２は本発明の第４の実施形態の半導体装置（ＭＯＳトランジスタ）における、シリコン酸窒化膜からなるゲート絶縁膜の窒素プロファイルである。
【００５１】
図１２に示すように、最大窒素濃度が９．５ａｔｍ％、最大窒素濃度ピークがゲート絶縁膜とゲート電極の界面の位置、ゲート絶縁膜とＳｉ基板の界面の窒素濃度が３ａｔｍ％になる。
【００５２】
上記によれば、熱窒化することで最大窒素濃度がアップし、ゲート電極からのボロン拡散のバリア性が向上する。
【産業上の利用可能性】
【００５３】
本発明における半導体装置の製造方法は、ゲート絶縁膜とＳｉ基板の界面特性とゲート電極からのボロン拡散のバリア性を両立するものであり、ＭＯＳトランジスタを搭載した半導体装置等に有用である。
【図面の簡単な説明】
【００５４】
【図１】従来の半導体装置（ＭＯＳトランジスタ）の製造方法
【図２】従来の半導体装置（ＭＯＳトランジスタ）の製造方法で形成した、シリコン酸窒化膜からなるゲート絶縁膜２ｎｍの窒素濃度プロファイル
【図３】従来の半導体装置（ＭＯＳトランジスタ）の製造方法で形成した、シリコン酸窒化膜からなるゲート絶縁膜１．８ｎｍの窒素濃度プロファイル
【図４】本発明の第１の実施形態の半導体装置（ＭＯＳトランジスタ）の製造方法
【図５】シリコン酸窒化膜２０３の横軸に時間、縦軸にウェットエッチング量のグラフ
【図６】本発明の第１の実施形態の半導体装置（ＭＯＳトランジスタ）における、シリコン酸窒化膜からなるゲート絶縁膜の窒素プロファイル
【図７】本発明の第２の実施形態の半導体装置（ＭＯＳトランジスタ）の製造方法
【図８】本発明の第２の実施形態の半導体装置（ＭＯＳトランジスタ）における、シリコン酸窒化膜からなるゲート絶縁膜の窒素プロファイル
【図９】本発明の第３の実施形態の半導体装置（ＭＯＳトランジスタ）の製造方法
【図１０】本発明の第３の実施形態の半導体装置（ＭＯＳトランジスタ）における、シリコン酸窒化膜からなるゲート絶縁膜の窒素プロファイル
【図１１】本発明の第４の実施形態の半導体装置（ＭＯＳトランジスタ）の製造方法
【図１２】本発明の第４の実施形態の半導体装置（ＭＯＳトランジスタ）における、シリコン酸窒化膜からなるゲート絶縁膜の窒素プロファイル
【符号の説明】
【００５５】
１０１…Ｓｉ基板
１０２…シリコン酸化膜
１０３…シリコン酸窒化膜からなるゲート絶縁膜
１０４…ゲート電極
１０５…ソース・ドレイン領域
２０１…Ｓｉ基板
２０２…シリコン酸化膜
２０３…シリコン酸窒化膜
２０４…シリコン酸窒化膜からなるゲート絶縁膜
２０５…ゲート電極
２０６…ソース・ドレイン領域
３０１…Ｓｉ基板
３０２…シリコン酸化膜
３０３…シリコン酸窒化膜
３０４…シリコン酸窒化膜
３０５…シリコン酸窒化膜からなるゲート絶縁膜
３０６…ゲート電極
３０７…ソース・ドレイン領域
４０１…Ｓｉ基板
４０２…シリコン酸化膜
４０３…シリコン酸窒化膜
４０４…シリコン酸窒化膜
４０５…シリコン酸窒化膜からなるゲート絶縁膜
４０６…ゲート電極
４０７…ソース・ドレイン領域
５０１…Ｓｉ基板
５０２…シリコン酸化膜
５０３…シリコン酸窒化膜
５０４…シリコン酸窒化膜
５０５…シリコン酸窒化膜からなるゲート絶縁膜
５０６…ゲート電極
５０７…ソース・ドレイン領域
【図１】
2005150285.tif 000003
【図２】
2005150285.tif 000004
【図３】
2005150285.tif 000005
【図４】
2005150285.tif 000006
【図５】
2005150285.tif 000007
【図６】
2005150285.tif 000008
【図７】
2005150285.tif 000009
【図８】
2005150285.tif 000010
【図９】
2005150285.tif 000011
【図１０】
2005150285.tif 000012
【図１１】
2005150285.tif 000013
【図１２】
2005150285.tif 000014