(57)【要約】【課題】  従来の表示制御回路における課題、即ちフラットパネルディスプレイ等の表示装置にＲＧＢを出力する際、１画素以下の制御ができず、表示装置画面上の文字・図形表示において、特に斜めのラインを含む文字などは、ガタガタが目立ち、見栄えが悪い、というの課題を解決すること。【解決手段】  斜め検出の有無に応じてフラットパネルディスプレイ等の表示装置にＲＧＢを出力する際、右斜め検出回路１０５および左斜め検出回路１０７による斜め検出の有無に応じて、斜め補正制御回路１０９によりＲＧＢ出力制御回路１１１を制御することでＲＧＢの出力データを変化させ、ＲＧＢデータの出力タイミングを制御する。これにより、サブピクセル単位で表示を行うことができ、文字・図形表示のガタガタを低減でき、特に斜めラインを含む文字などの滑らかな表示を、実現することができる。【選択図】  図１
2005321724.tif 000002
【特許請求の範囲】
【請求項１】
記憶手段から順次読み出される表示データを表示制御する表示制御回路において、
前記記憶手段から順次読み出される現在の表示ラインの表示データを入力し、色情報を持つＲＧＢデータに変換を行い、変換結果のＲＧＢデータを出力する表示データ制御回路と、
前記現在の表示ラインの表示データと、前記現在の表示ラインより１ライン前の表示データと、前記現在の表示ラインから１ライン後の表示データとを入力し、右斜め方向に表示データが存在するか否かを示す右斜め検出信号を出力する右斜め検出回路と、
前記現在の表示ラインの表示データと、前記１ライン前の表示データと、前記１ライン後の表示データとを入力し、左斜め方向に表示データが存在するか否かを示す左斜め検出信号を出力する左斜め検出回路と、
前記右斜め検出回路からの右斜め検出信号と、前記左斜め検出回路からの左斜め検出信号とを入力し、ＲＧＢの出力データを制御する斜め補正信号を出力する斜め補正制御回路と、
前記ＲＧＢデータと、前記斜め補正信号とを入力し、ＲＧＢ出力制御を行い、Ｒ出力データと、Ｇ出力データと、Ｂ出力データを出力するＲＧＢ出力制御回路と、を備えた、
ことを特徴とする表示制御回路。
【請求項２】
請求項１に記載の表示制御回路において、
前記斜め補正制御回路は、前記斜め補正信号として、
前記右斜め検出回路，左斜め検出回路の出力信号がＨ，Ｌの場合は上位ビットが“０”，下位ビットが“１”となり、
前記右斜め検出回路，左斜め検出回路の出力信号がＬ，Ｈの場合は上位ビットが“１”，下位ビットが“０”となり、
他の場合は、上位ビット，下位ビットがともに“０”の信号を出力する、
ことを特徴とする表示制御回路。
【請求項３】
請求項１に記載の表示制御回路において、
前記ＲＧＢ出力制御回路は、
前記ＲＧＢデータを構成する第１，第２，第３のデータがＲデータ，Ｇデータ，ＢデータまたはＲデータ，Ｂデータ，ＧデータまたはＧデータ，Ｒデータ，ＢデータまたはＧデータ，Ｂデータ，ＲデータまたはＢデータ，Ｒデータ，ＧデータまたはＢデータ，Ｇデータ，Ｒデータいずれかの形式により入力され、該入力された第１，第２，第３のデータをそれぞれ遅延する第１，第２，第３の遅延回路と、
前記第１の遅延回路の出力信号を遅延する第４の遅延回路と、
前記第１および第４の遅延回路の出力信号のいずれか一方を選択する第１のセレクタ回路と、
前記第３の遅延回路の入力信号と出力信号とのいずれか一方を選択する第２のセレクタ回路と、
前記斜め補正制御回路から出力される前記斜め補正信号の上位ビットを遅延する第５の遅延回路と、
前記斜め補正信号の下位ビットを遅延する第６の遅延回路と、
前記第６の遅延回路の出力信号を遅延する第７の遅延回路と、
前記斜め補正信号の上位ビットと前記第５の遅延回路の出力信号とのＯＲをとる第１のＯＲ回路と、
前記第６および第７の遅延回路の出力信号のＯＲをとる第２のＯＲ回路とを備え、
前記第１のセレクタ回路は前記第２のＯＲ回路の出力信号がＨレベル，Ｌレベルのときに前記第４，第１の遅延回路の出力信号をそれぞれ選択し、
前記第２のセレクタ回路は前記第１のＯＲ回路の出力信号がＨレベル，Ｌレベルのときに前記第３の遅延回路の入力信号，前記第３の遅延回路の出力信号をそれぞれ選択するとともに、
前記第１のセレクタ回路，前記第２の遅延回路，前記第２のセレクタ回路の出力信号が表示装置へのＲ出力，Ｇ出力，Ｂ出力またはＲ出力，Ｂ出力，Ｇ出力またはＧ出力，Ｒ出力，Ｂ出力またはＧ出力，Ｂ出力，Ｒ出力またはＢ出力，Ｒ出力，Ｇ出力またはＢ出力，Ｇ出力，Ｒ出力のいずれかのＲＧＢ出力となる、
ことを特徴とする表示制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラットパネルディスプレイ等の表示装置の文字・図形表示を制御する技術に関するものであり、特にサブピクセル構造を利用して滑らかな文字・図形表示を可能とした表示制御回路に関するものである。
【背景技術】
【０００２】
従来のテレビジョン受像機は、チャンネルや音量等の様々な情報を表示するためにＲＯＭ等に記憶された表示データを読み出し、フラットパネルディスプレイ等の表示装置に表示させる技術が用いられている（例えば、特許文献１参照）。
【０００３】
図４は、従来の表示制御回路を示す構成例である。図４において、４００は図示しないＲＯＭ（記憶手段）から順次読み出される表示データ、４０１はＲＯＭから順次読み出される表示データ４００を入力し、色情報を持つＲＧＢデータに変換する表示データ制御回路、４０２は表示データ制御回路４０１より出力されるＲＧＢデータ、４０３は表示データ制御回路４０１より出力されるＲＧＢデータ４０２を入力し、ＲＧＢ出力制御を行い、Ｒ出力データ４０４，Ｇ出力データ４０５，Ｂ出力データ４０６をそれぞれ出力するＲＧＢ出力制御回路であり、該ＲＧＢ 出力制御回路４０３が上記表示データ制御回路４０１に接続された構成となっている。
【０００４】
以上のように構成された表示制御回路は、ＲＯＭから順次読み出される表示データ４００を表示データ制御回路４０１への入力とし、色情報を持つＲＧＢデータ４０２に変換を行いＲＧＢ出力制御回路４０３へ出力する。ＲＧＢ出力制御回路４０３は１クロック期間が映像の１画素を示す基本クロックに合わせて、Ｒ出力データ４０４と、Ｇ出力データ４０５と、Ｂ出力データ４０６とを生成してフラットパネルへ出力し、フラットパネルディスプレイ上に文字・図形表示を行う。
【特許文献１】特開平３−２１１５９２号公報（第１頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の構成を有する表示制御回路では、フラットパネルディスプレイ等の表示装置に１画素単位でＲＧＢを出力する構造となっており、ＲＧＢを出力する際に１画素以下の制御ができず、表示装置画面上の文字・図形表示の輪郭がガタガタ（ギザギザ）となる要因の一つとなっており、特に斜めのラインを含む文字などの表示はガタガタが目立ち、見栄えが悪いものとなる、という問題があった。
【０００６】
本発明は、上記のような従来のものの問題点を解決するためになされたもので、フラットパネルディスプレイ等の表示装置にＲＧＢを出力する際に、文字・図形表示のガタガタを低減でき、特に斜めラインを含む文字などの滑らかな表示を実現することのできる表示制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の請求項１にかかる表示制御回路は、記憶手段から順次読み出される表示データを表示制御する表示制御回路において、前記記憶手段から順次読み出される現在の表示ラインの表示データを入力し、色情報を持つＲＧＢデータに変換を行い、変換結果のＲＧＢデータを出力する表示データ制御回路と、前記現在の表示ラインの表示データと、前記現在の表示ラインより１ライン前の表示データと、前記現在の表示ラインから１ライン後の表示データとを入力し、右斜め方向に表示データが存在するか否かを示す右斜め検出信号を出力する右斜め検出回路と、前記現在の表示ラインの表示データと、前記１ライン前の表示データと、前記１ライン後の表示データとを入力し、左斜め方向に表示データが存在するか否かを示す左斜め検出信号を出力する左斜め検出回路と、前記右斜め検出回路からの右斜め検出信号と、前記左斜め検出回路からの左斜め検出信号とを入力し、ＲＧＢの出力データを制御する斜め補正信号を出力する斜め補正制御回路と、前記ＲＧＢデータと、前記斜め補正信号とを入力し、ＲＧＢ出力制御を行い、Ｒ出力データと、Ｇ出力データと、Ｂ出力データを出力するＲＧＢ出力制御回路とを備えたことを特徴とするものである。
【０００８】
また、本発明の請求項２にかかる表示制御回路は、請求項１に記載の表示制御回路において、前記斜め補正制御回路は、前記斜め補正信号として、前記右斜め検出回路，左斜め検出回路の出力信号がＨ，Ｌの場合は上位ビットが“０”，下位ビットが“１”となり、前記右斜め検出回路，左斜め検出回路の出力信号がＬ，Ｈの場合は上位ビットが“１”，下位ビットが“０”となり、他の場合は、上位ビット，下位ビットがともに“０”の信号を出力することを特徴とするものである。
【０００９】
また、本発明の請求項３にかかる表示制御回路は、請求項１に記載の表示制御回路において、前記ＲＧＢ出力制御回路は、前記ＲＧＢデータを構成する第１，第２，第３のデータがＲデータ，Ｇデータ，ＢデータまたはＲデータ，Ｂデータ，ＧデータまたはＧデータ，Ｒデータ，ＢデータまたはＧデータ，Ｂデータ，ＲデータまたはＢデータ，Ｒデータ，ＧデータまたはＢデータ，Ｇデータ，Ｒデータいずれかの形式により入力され、該入力された第１，第２，第３のデータをそれぞれ遅延する第１，第２，第３の遅延回路と、前記第１の遅延回路の出力信号を遅延する第４の遅延回路と、前記第１および第４の遅延回路の出力信号のいずれか一方を選択する第１のセレクタ回路と、前記第３の遅延回路の入力信号と出力信号とのいずれか一方を選択する第２のセレクタ回路と、前記斜め補正制御回路から出力される前記斜め補正信号の上位ビットを遅延する第５の遅延回路と、前記斜め補正信号の下位ビットを遅延する第６の遅延回路と、前記第６の遅延回路の出力信号を遅延する第７の遅延回路と、前記斜め補正信号の上位ビットと前記第５の遅延回路の出力信号とのＯＲをとる第１のＯＲ回路と、前記第６および第７の遅延回路の出力信号のＯＲをとる第２のＯＲ回路とを備え、前記第１のセレクタ回路は前記第２のＯＲ回路の出力信号がＨレベル，Ｌレベルのときに前記第４，第１の遅延回路の出力信号をそれぞれ選択し、前記第２のセレクタ回路は前記第１のＯＲ回路の出力信号がＨレベル，Ｌレベルのときに前記第３の遅延回路の入力信号，前記第３の遅延回路の出力信号をそれぞれ選択するとともに、前記第１のセレクタ回路，前記第２の遅延回路，前記第２のセレクタ回路の出力信号が表示装置へのＲ出力，Ｇ出力，Ｂ出力またはＲ出力，Ｂ出力，Ｇ出力またはＧ出力，Ｒ出力，Ｂ出力またはＧ出力，Ｂ出力，Ｒ出力またはＢ出力，Ｒ出力，Ｇ出力またはＢ出力，Ｇ出力，Ｒ出力のいずれかのＲＧＢ出力となることを特徴とするものである。
【００１０】
上記構成により、記憶手段から順次読み出される表示データが、右斜め検出回路および左斜め検出回路に入力された時、例えば右斜め検出回路は、右斜め方向を検出するとＨレベルであり、それ以外の時はＬレベルである右斜め検出信号を、また左斜め検出回路は、左斜め方向を検出するとＨレベルであり、それ以外の時はＬレベルである左斜め検出信号を、それぞれ斜め補正制御回路へ出力し、右斜め検出信号がＨレベルで、かつ左斜め検出信号がＬレベルであれば、ＲＧＢ出力制御回路は、ＲＧＢデータを、該ＲＧＢデータを１クロック期間が映像の１画素を示す基本クロックの立ち上がりエッジで保持して１クロック遅延データとし、さらにその中の１色だけをもう１クロック遅延させて２クロック遅延データとした、Ｒ出力データと、Ｇ出力データと、Ｂ出力データよりなる出力データを出力する。また右斜め検出信号がＬレベルで、かつ左斜め検出信号がＨレベルであれば、ＲＧＢ出力制御回路は、ＲＧＢデータを、該ＲＧＢデータを基本クロックの立ち上がりエッジで保持した１クロック遅延データとし、さらにその中の１色だけをＲＧＢデータに置き換えた、Ｒ出力データと、Ｇ出力データと、Ｂ出力データよりなる出力データに、変換して出力するようにする。また、それ以外であれば、ＲＧＢ出力制御回路は、ＲＧＢデータを、基本クロックの立ち上がりエッジで保持した１クロック遅延データとした、Ｒ出力データと、Ｇ出力データと、Ｂ出力データよりなる出力データに、変換して出力することで、ＲＧＢの出力データをサブピクセル単位で制御することが可能となる。
【発明の効果】
【００１１】
本発明にかかる表示制御回路は、斜め検出の有無に応じてＲＧＢ出力データの出力タイミングを制御することで、サブピクセル単位で表示を行うことが可能であり、フラットパネルディスプレイ等の文字・図形表示を滑らかに行うことのできる、優れた効果を有する表示制御回路を実現することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施の形態について、以下、図面を用いて説明する。
【００１３】
（実施の形態１）
図１は、本発明の実施の形態１による表示制御回路を示すものである。
この実施の形態１による表示制御回路は、ＲＧＢを出力する際に、該出力する際のＲＧＢの出力データを変化させて、ＲＧＢ出力データの出力タイミングを制御することで、サブピクセル単位で表示を行うことができ、文字・図形表示のガタガタを低減できるようにしたものである。
【００１４】
図１において、１００，１０１，１０２は図示しないＲＯＭ（記憶手段）から順次読み出される現在の表示ラインの表示データと、現在の表示ラインから１ライン前の表示データと、１ライン後の表示データである。
【００１５】
１０３はＲＯＭから順次読み出される現在の表示ラインの表示データ１００を入力し、色情報を持つＲＧＢデータに変換する表示データ制御回路である。
１０４は表示データ制御回路１０３より出力されるＲＧＢデータである。
【００１６】
１０５はＲＯＭから順次読み出される表示データ１００〜１０２を入力し、入力された表示データから、現在の表示位置に対する右斜め方向に表示データが存在するか否かを検出する右斜め検出回路である。
１０６は右斜め検出回路１０５より出力される右斜め検出信号である。
【００１７】
１０７は、ＲＯＭから順次読み出される表示データ１００〜１０２を入力し、入力された表示データから現在の表示位置に対する左斜め方向に表示データが存在するか否かを検出する左斜め検出回路である。
１０８は左斜め検出回路１０７より出力される左斜め検出信号である。
【００１８】
１０９は右斜め検出回路１０５より出力される右斜め検出信号１０６と、左斜め検出回路１０７より出力される左斜め検出信号１０８とを入力し、斜め検出結果によりＲＧＢの出力データを制御する斜め補正信号を生成する斜め補正制御回路である。
１１０は斜め補正制御回路１０９より出力される斜め補正信号である。
【００１９】
１１１は表示データ制御回路１０３より出力されるＲＧＢデータ１０４と、斜め補正制御回路１０９より出力される斜め補正信号１１０とを入力し、ＲＧＢ出力制御を行い、Ｒ出力データ１１２と、Ｇ出力データ１１３と、Ｂ出力データ１１４とからなる出力データを出力するＲＧＢ出力制御回路である。
【００２０】
図２は、本実施の形態１による表示制御回路のＲＧＢ 出力制御回路１１１の内部構成の一例を示す図である。
【００２１】
図２において、２００，２０１，２０２はそれぞれＲＧＢ信号、２０３，２０４，２０５はそれぞれＲＧＢ信号を遅延させる第１，第２，第３の遅延回路、２０７は遅延回路２０３の出力信号２０６をさらに遅延させる第４の遅延回路、２２２は遅延回路２０３の出力信号２０６と、遅延回路２０７の出力信号２０８とのいずれか一方を選択する第１のセレクタ回路、２２４は該セレクタ回路２２２の出力信号、２２５は遅延回路２０４の出力信号、２２３は遅延回路２０５の出力信号２０９と、Ｂ信号２０２とのいずれか一方を選択する第２のセレクタ回路、２２６はセレクタ回路２２３の出力信号である。
【００２２】
また、２１０は斜め補正信号１１０の１ビット目（上位ビット）の信号、２１１は斜め補正信号１１０の０ビット目（下位ビット）の信号、２１２は信号２１０を遅延する第５の遅延回路、２１４は信号２１０と、信号２１３とのＯＲをとる第１のＯＲ回路、２１５は、ＯＲ回路２１４の出力信号であり、セレクタ回路２２３に入力される。
【００２３】
また、２１６は信号２１１を遅延する第６の遅延回路、２１７は遅延回路２１６の出力信号、２１８は信号２１７をさらに遅延する第７の遅延回路、２１９は遅延回路２１８の出力信号、２２０は信号２１７と、信号２１９とのＯＲをとる第２のＯＲ回路、２２１はＯＲ 回路２２０の出力信号であり、セレクタ回路２２２に入力される。ここで、信号２２４は図１の信号１１２に対応し、信号２２５は図１の信号１１３に対応し、信号２２６は図１の信号１１４に対応する。また、遅延回路２０３〜２０５，２０７，２１２，２１６，２１８の遅延時間は全て１ピクセル（画素）に相当する遅延時間を有する。
【００２４】
次に、本実施の形態１の動作について図３を参照して説明する。
本実施の形態１による表示制御回路が適用されるフラットパネルディスプレイ（表示装置）はいずれのラインもＲＧＢ，ＲＧＢ，…の順でサブピクセルが配列され、３つのサブピクセルＲＧＢにより１ピクセル（画素）が構成されるものとする。
【００２５】
また、説明の便宜上、図３のＲＧＢデータ中、（１）,（２）,（３）の段の中央の画素に相当するＲ２，Ｇ２，Ｂ２のみが点灯する値のデータであり、また、これらＲ２，Ｇ２，Ｂ２以外の全てのＲＧＢデータに対しては斜め補正信号の値が“００”となるものとしている。
【００２６】
ＲＯＭ（記憶手段）から順次読み出される表示データ１００〜１０２が右斜め検出回路１０５、および左斜め検出回路１０７に入力された時、例えば右斜め検出回路１０５は右斜め方向を検出するとＨレベル、それ以外の時はＬレベルを右斜め検出信号１０６として、また左斜め検出回路１０７は左斜め方向を検出するとＨレベル、それ以外の時はＬレベルを左斜め検出信号１０８として、それぞれ斜め補正制御回路１０９へ出力する。
【００２７】
斜め補正制御回路１０９は右斜め検出信号１０６がＨレベルでかつ左斜め検出信号１０８がＬレベルの時“０１”を、右斜め検出信号１０６がＬレベルでかつ左斜め検出信号１０８がＨレベルの時“１０”を、それ以外の時は“００”を、それぞれ斜め補正信号１１０としてＲＧＢ出力制御回路１１１へ出力する。
【００２８】
ＲＧＢ出力制御回路１１１はＲＯＭから順次読み出される現在の表示ラインの表示データ１００が表示データ制御回路１０３で変換されたＲＧＢデータ１０４と、斜め補正制御回路１０９より出力される斜め補正信号１１０を入力とし、斜め補正信号１１０が“００” の時（図３における（１）の段）は、ＲＧＢデータ１０４を、１クロック期間が映像の１画素を示す基本クロックの立ち上がりエッジで保持して１クロック遅延データとしてなる、Ｒ出力データ１１２と、Ｇ出力データ１１３と、Ｂ出力データ１１４よりなる出力データを、出力する（上記（１）の段の‘ＲＧＢ２’データに対するディスプレイ点灯位置参照）。
【００２９】
また斜め補正信号１１０が“０１”の時（図３における（２）の段）は、ＲＧＢデータ１０４を、該ＲＧＢデータ１０４を基本クロックの立ち上がりエッジで保持して１クロック遅延データとし、さらにその中の１色（Ｒ）だけをもう１クロック遅延させて２クロック遅延データとした、Ｒ出力データ１１２と、Ｇ出力データ１１３と、Ｂ出力データ１１４よりなる出力データを出力する（上記（２）の段の‘ＲＧＢ２’データに対するディスプレイ点灯位置参照）。
【００３０】
また斜め補正信号１１０が“１０”の時（図３における（３）の段）は、ＲＧＢデータ１０４を、該ＲＧＢデータ１０４を基本クロックの立ち上がりエッジで保持して１クロック遅延データとし、さらにその中の１色（Ｂ）だけを上記ＲＧＢデータ１０４に置き換えた、Ｒ出力データ１１２と、Ｇ出力データ１１３と、Ｂ出力データ１１４よりなる出力データを出力する（上記（３）の段の‘ＲＧＢ２’データに対するディスプレイ点灯位置参照）。
【００３１】
このため、図３における（２）の段に示されるように、右斜め検出がなされた場合、点灯する画素は本来の画素位置より１サブピクセル分（＝１／３ピクセル分）右にシフトし、左斜め検出がなされた場合、点灯する画素は本来の画素位置より１サブピクセル分（＝１／３ピクセル分）左にシフトするので、ライン方向の解像度を見かけ上３倍に向上することができ、斜めラインを含む文字などの滑らかな表示を実現することが可能となる。
【００３２】
即ち、図３における（１）の段の場合、斜め補正信号として“００”，ＲＧＢ信号としてＲ２，Ｇ２，Ｂ２が入力されると、図２の遅延回路２０３，２０４，２０５，２１２，２１６の出力信号は、Ｒ１，Ｇ１，Ｂ１，“０”，“０”となり、遅延回路２１８の出力信号は“０”であるためＯＲ回路２１４，２２０の出力信号は“０”，“０”となり、セレクタ回路２２３，２２２はともに“０”入力であるＢ１，Ｒ１を選択する。このため、ＲＧＢ出力制御回路１１１の出力信号１１２，１１３，１１４はＲ１，Ｇ１，Ｂ１となる。
【００３３】
また、斜め補正信号として“００”，ＲＧＢ信号としてＲ３，Ｇ３，Ｂ３が入力されると、図２の遅延回路２０３，２０４，２０５，２１２，２１６の出力信号は、Ｒ２，Ｇ２，Ｂ２，“０”，“０”となり、ＯＲ回路２１４，２２０の出力信号は“０”，“０”となるため、ＲＧＢ出力制御回路１１１の出力信号１１２，１１３，１１４はＲ２，Ｇ２，Ｂ２となる。
【００３４】
また、図３における（２）の段の場合、斜め補正信号として“０１”，ＲＧＢ信号としてＲ２，Ｇ２，Ｂ２が入力されると、ＯＲ回路２１４，２２０の出力信号は“０”，“０”となり、セレクタ回路２２３，２２２は“０”，“０”入力を選択する。このため、ＲＧＢ出力制御回路１１１の出力信号１１２，１１３，１１４はＲ１，Ｇ１，Ｂ１となる。
【００３５】
また、斜め補正信号として“００”，ＲＧＢ信号としてＲ３，Ｇ３，Ｂ３が入力されると、ＯＲ回路２１４，２２０の出力信号は“０”，“１”となり、セレクタ回路２２３，２２２は“０”，“１”入力を選択する。この時、遅延回路２０７の出力はＲ１であるため、ＲＧＢ出力制御回路１１１の出力信号１１２，１１３，１１４はＲ１，Ｇ２，Ｂ２となる。
【００３６】
また、斜め補正信号として“００”，ＲＧＢ信号としてＲ4，Ｇ4，Ｂ4が入力されると、遅延回路２１８の出力信号は“１”であるので、ＯＲ回路２１４，２２０の出力信号は“０”，“１”となり、遅延回路２０７の出力信号はＲ２であるので、ＲＧＢ出力制御回路１１１の出力信号１１２，１１３，１１４はＲ２，Ｇ３，Ｂ３となる。
【００３７】
また、図３における（３）の段の場合も同様にして、斜め補正信号として“１０”，ＲＧＢ信号としてＲ２，Ｇ２，Ｂ２が入力されると、ＲＧＢ出力制御回路１１１の出力信号１１２，１１３，１１４はＲ１，Ｇ１，Ｂ２となり、斜め補正信号として“００”，ＲＧＢ信号としてＲ３，Ｇ３，Ｂ３が入力されると、ＲＧＢ出力制御回路１１１の出力信号１１２，１１３，１１４はＲ２，Ｇ２，Ｂ３となる。
【００３８】
このように、斜め検出の有無により、ＲＧＢの出力を制御することで、ＲＧＢの出力データを変化させることが可能となる。
【００３９】
以上のように、本実施の形態１による表示制御回路によれば、ＲＯＭから順次読み出される現在の表示ラインの表示データを入力し、色情報を持つＲＧＢデータに変換を行い、変換結果ＲＧＢデータを出力する表示データ制御回路と、前記現在の表示ラインの表示データと、前記現在の表示ラインより１ライン前の表示データと、前記現在の表示ラインから１ライン後の表示データとを入力し、右斜め方向に表示データが存在するか否かの検出信号を出力する右斜め検出回路と、前記現在の表示ラインの表示データと、前記１ライン前の表示データと、前記１ライン後の表示データとを入力し、左斜め方向に表示データが存在するか否かの検出信号を出力する左斜め検出回路と、前記右斜め検出信号と、前記左斜め検出信号とを入力し、ＲＧＢの出力データを制御する斜め補正信号を出力する斜め補正制御回路と、前記ＲＧＢデータと、前記斜め補正信号とを入力し、ＲＧＢ出力制御を行い、Ｒ出力データと、Ｇ出力データと、Ｂ出力データとを出力するＲＧＢ出力制御回路とを備え、斜め検出の有無に応じてＲＧＢの出力データを変化させてＲＧＢ出力データの出力タイミングを制御するようにしたので、サブピクセル単位で表示を行うことが可能となり、フラットパネルディスプレイ等の文字・図形表示を滑らかにできるという優れた効果を得ることができる。
【００４０】
なお、上記実施の形態１が適用される表示装置は、前述のようにいずれのラインもＲＧＢ，ＲＧＢ，…の順でサブピクセルが配列されるものとしたが、全てのラインがＲ， Ｂ，Ｇ，Ｒ，Ｂ，Ｇ，…の順でサブピクセルが配列されるものや、Ｇ，Ｒ，Ｂ，Ｇ，Ｒ，Ｂ，…やＧ，Ｂ，ＲＧＢ，Ｒ，…やＢ，ＲＧＢ，Ｒ，Ｇ，…やＢ，Ｇ，Ｒ，Ｂ，Ｇ，Ｒ，…の順で配列されるものであってもよく、上記実施の形態１と同様の効果を奏する。
【００４１】
この場合、図２のＲＧＢ出力制御回路に入力する信号２００，２０１，２０２をＲＧＢ信号からＲ，Ｂ，Ｇ信号やＧ，Ｒ，Ｂ信号やＧ，Ｂ，Ｒ 信号やＢ，Ｒ，Ｇ信号やＢ，Ｇ，Ｒ信号に変更すればよい。
【産業上の利用可能性】
【００４２】
以上のように、本発明にかかる表示制御回路は、斜め検出の有無に応じてＲＧＢの出力データと、出力タイミングとを変化させ、ピクセルデータをライン方向でサブピクセル分右または左にシフトすることで、サブピクセル構造を利用して見かけ上の解像度を向上するようにしたので、フラットパネルディスプレイ等の文字・図形表示を滑らかに表示するのに有用である。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態１による表示制御回路の構成図である。
【図２】上記実施の形態１におけるＲＧＢ出力制御回路の構成図である。
【図３】上記実施の形態１におけるＲＧＢ出力制御回路の、ディスプレイ上でサブピクセルが左から順にＲＧＢＲＧＢ…と並んでいる場合のタイミング例を示す図である。
【図４】従来の表示制御回路の構成図である。
【符号の説明】
【００４４】
１００    現ラインの表示データ
１０１    １ライン前の表示データ
１０２    １ライン後の表示データ
１０３    表示データ制御回路
１０４    ＲＧＢデータ
１０５    右斜め検出回路
１０６    右斜め検出信号
１０７    左斜め検出回路
１０８    左斜め検出信号
１０９    斜め補正制御回路
１１０    斜め補正信号
１１１    ＲＧＢ出力制御回路
１１２    Ｒ出力データ
１１３    Ｇ出力データ
１１４    Ｂ出力データ
２００    Ｒ信号
２０１    Ｇ信号
２０２    Ｂ信号
２０３    遅延回路
２０４    遅延回路
２０５    遅延回路
２０６    遅延回路の出力信号
２０７    遅延回路
２０８    遅延回路の出力信号
２０９    遅延回路の出力信号
２１０    斜め補正信号の１ビット目の信号
２１１    斜め補正信号の０ビット目の信号
２１２    遅延回路
２１３    遅延回路の出力信号
２１４    ＯＲ回路
２１５    ＯＲ回路の出力信号
２１６    遅延回路
２１７    遅延回路の出力信号
２１８    遅延回路
２１９    遅延回路の出力信号
２２０    ＯＲ回路
２２１    ＯＲ回路の出力信号
２２２    セレクタ回路
２２３    セレクタ回路
４００    表示データ
４０１    表示データ制御回路
４０２    ＲＧＢデータ
４０３    ＲＧＢ出力制御回路
４０４    Ｒ出力データ
４０５    Ｇ出力データ
４０６    Ｂ出力データ
【図１】
2005321724.tif 000003
【図２】
2005321724.tif 000004
【図３】
2005321724.tif 000005
【図４】
2005321724.tif 000006