(57)【要約】【課題】  膜厚が均一であり、ＥＯＴが従来よりも低く、尚且つ、ＯＮ積層膜等の窒化物および酸化物を含有するゲート絶縁膜を備えた半導体装置の製造方法を提供する。【解決手段】  半導体装置の製造方法は、半導体基板１０上に窒化膜２０を形成する窒化膜形成ステップと、半導体基板１０と窒化膜２０との間に酸化層３０を形成し、並びに、窒化膜２０の上に酸化層４０を形成する酸化層形成ステップと、酸化層３０を窒化することによって、窒化膜または酸化窒化膜５０を窒化膜２０上に形成する窒化ステップと、酸化層３０、窒化膜２０および窒化膜５０を含むゲート絶縁膜７０上に、ゲート電極を形成するゲート電極形成ステップとを備えている。【選択図】  図１
2005093865.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１の窒化膜を形成する窒化膜形成ステップと、
前記半導体基板と前記窒化膜との間に第１の酸化層を形成し、並びに、前記窒化膜の上に第２の酸化層を形成する酸化層形成ステップと、
前記第２の酸化層を窒化することによって、第２の窒化膜または酸化窒化膜を前記第１の窒化膜上に形成する酸化層窒化ステップと、
前記第１の酸化層と前記第１の窒化膜と前記第２の窒化膜または前記酸化窒化膜とを含むゲート絶縁膜上にゲート電極を形成する電極形成ステップとを備えた半導体装置の製造方法。
【請求項２】
前記酸化層窒化ステップにおいて、窒素原子を含むガスのラジカルまたは窒素原子を含むプラズマを用いて、前記第２の酸化膜を窒化することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記酸化層窒化ステップの後に、前記半導体基板を９００℃から１０００℃の温度で熱処理するアニールステップをさらに備えたことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記アニールステップにおいて、前記半導体基板はヘリウム（He）を含む雰囲気中で熱処理されることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記窒化膜形成ステップにおいて、前記窒化膜は、窒素原子を含む雰囲気中において８００℃未満の温度で前記半導体基板を熱処理することによって形成されることを特徴とする請求項１から請求項４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記窒化膜形成ステップにおいて、前記窒化膜は、窒素原子を含む雰囲気中において７００℃〜７５０℃の温度で前記半導体基板を熱処理することによって形成されることを特徴とする請求項１から請求項４のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記窒化膜形成ステップにおいて、前記窒化膜は、ＮＨ３、ＮラジカルおよびＮ２ラジカルのうちいずれか少なくとも１種類を含む雰囲気中において前記半導体基板を熱処理することによって形成されることを特徴とする請求項５または請求項６に記載の半導体装置の製造方法。
【請求項８】
前記酸化膜形成ステップにおいて、前記第１の酸化膜は、前記窒化膜内を通過した酸素が前記半導体基板を熱酸化することによって形成され、それと同時に、前記第２の酸化膜は、前記窒化膜の表面を熱酸化することによって形成されることを特徴とする請求項１から請求項７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記酸化膜形成ステップにおいて、前記第１の酸化膜および前記第２の酸化膜は、酸素原子を含む雰囲気中において１０５０℃未満の温度で前記半導体基板を熱処理することによって形成されることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記酸化膜形成ステップにおいて、前記第１の酸化膜および前記第２の酸化膜は、酸素原子を含む雰囲気中において８００℃から１０００℃の温度で前記半導体基板を熱処理することによって形成されることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１１】
前記酸化膜形成ステップにおいて、前記第１の酸化膜および前記第２の酸化膜は、酸素原子を含む雰囲気中において８５０℃から９５０℃の温度で前記半導体基板を熱処理することによって形成されることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１２】
前記酸化膜形成ステップにおいて、前記第１の酸化膜および前記第２の酸化膜は、Ｎ２ＯまたはＯ２を含む雰囲気中において前記半導体基板を熱処理することによって形成されることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１３】
前記酸化層窒化ステップにおいて、窒素原子およびヘリウム原子を含むガスのラジカルまたは窒素原子およびヘリウム原子を含むガスのプラズマを用いて、前記第２の酸化膜を窒化することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年益々、高性能なＬＳＩが所望されている。ＬＳＩの高性能化のためにトランジスタは微細化されている。トランジスタの微細化により、チャネル長が短くなるので、トランジスタのスイッチング速度が向上する。これは、トランジスタの信号処理速度の向上につながる。
【０００３】
このようなトランジスタの微細化に伴い、ゲート絶縁膜を薄く形成する必要がある。将来、１ｎｍ以下の厚さのゲート絶縁膜が必要になると予想されている。シリコン酸化膜をゲート絶縁膜として用いた場合、シリコン酸化膜を１ｎｍ以下まで薄膜化することによって、これを突き抜ける直接トンネル電流が支配的となり、ゲート絶縁膜の信頼性が低下する。これに対処するために、従来から、シリコン酸化膜よりも誘電率の大きい材料、いわゆる、ｈｉｇｈ-ｋ材料をゲート絶縁膜として用いる試みがなされている。
【０００４】
しかし、ｈｉｇｈ-ｋ材料は、耐熱性が低く、また、従来の半導体製造プロセスとの適合性が悪い。例えば、ｈｉｇｈ-ｋ材料をゲート絶縁膜として用いた場合、ｈｉｇｈ−ｋ材料の多くが金属酸化物であるために、ｈｉｇｈ−ｋ材料とシリコン基板との間の界面にＳｉＯ２やシリケイトが形成される。この界面反応により、酸化膜換算膜厚（以下、ＥＯＴ（Equivalent Oxide Thickness）ともいう）が１ｎｍ以下であるｈｉｇｈ-ｋ材料をシリコン基板上に形成することができない。
【０００５】
そこで、この界面反応を回避するために、シリコン窒化膜およびシリコン酸化膜の積層膜（以下、ＯＮ積層膜ともいう）を含むゲート絶縁膜を用いた半導体装置が知られている（特許文献１を参照）。
【特許文献１】特開２００２−８３９６０号公報
【非特許文献１】D. Matsushita, et al., Jpn. J. Appl. Phys. 40(2001) p2827.
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ｈｉｇｈ−ｋ材料に代えてＯＮ積層膜を採用すると、シリコン基板とゲート絶縁膜との間の界面反応を抑制することができる。しかし、ＯＮ積層膜の誘電率はｈｉｇｈ−ｋ材料のそれよりも低いので、ゲート絶縁膜全体のＥＯＴが上昇してしまう。特許文献１には、ＯＮ積層膜をゲート絶縁膜に用いつつゲート絶縁膜のＥＯＴを低下させることを目的とした半導体製造プロセスが開示されている。
【０００７】
しかし、特許文献１に記載された半導体製造プロセスでは、ゲート絶縁膜のＥＯＴを充分に低下させることができない。また、この文献には適切なプロセス条件が開示されていないため、ゲート絶縁膜の膜厚を均一に形成することができない。ゲート絶縁膜の物理的な膜厚が２ｎｍ以下になると、２、３原子層程度の膜厚の不均一性が閾値電圧の不均一性を招く。これは、半導体装置の信頼性の低下に繋がる。ゲート絶縁膜の不均一性に関する問題は、非特許文献１においても指摘されているところである。
【０００８】
そこで、本発明の目的は、膜厚が均一であり、ＥＯＴが従来よりも低く、尚且つ、ＯＮ積層膜等の窒化物および酸化物を含有するゲート絶縁膜を備えた半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明に従った実施の形態による半導体装置の製造方法は、半導体基板上に第１の窒化膜を形成する窒化膜形成ステップと、前記半導体基板と前記窒化膜との間に第１の酸化層を形成し、並びに、前記窒化膜の上に第２の酸化層を形成する酸化層形成ステップと、前記第２の酸化層を窒化することによって、第２の窒化膜または酸化窒化膜を前記第１の窒化膜上に形成する酸化層窒化ステップと、前記第１の酸化層と前記第１の窒化膜と前記第２の窒化膜または前記酸化窒化膜とを含むゲート絶縁膜上にゲート電極を形成する電極形成ステップとを備えている。
【発明の効果】
【００１０】
本発明による半導体装置の製造方法は、膜厚が均一であり、ＥＯＴが従来よりも低いゲート絶縁膜を備えた半導体装置を製造するができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照し、本発明による実施の形態を説明する。これらの実施の形態は本発明を限定するものではない。
【００１２】
本発明に係る実施の形態に従った半導体装置の製造方法は、シリコン基板上に形成された窒化膜を酸化した後、窒化膜の表面に形成された酸化膜を再度窒化することによってゲート絶縁膜を形成する。これにより、膜厚が均一であり、ＥＯＴが従来よりも低いゲート絶縁膜をシリコン基板上に形成することができる。
【００１３】
（第１の実施形態）
図１は、本発明に係る第１の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図である。図２から図５は、第１の実施形態に従った半導体装置の製造方法を半導体基板の断面で示した断面フロー図である。図１から図５を参照して、本実施形態による製造方法を説明する。
【００１４】
まず、シリコン基板１０を希フッ酸（ＨＦ）を用いて処理し、シリコン基板１０の表面を水素により終端化する（Ｓ１０）。これにより、パーティクルがシリコン基板１０の表面に付着することを防止する。次に、シリコン基板１０を、例えば、ＮＨ３の雰囲気中において、約７４０Ｔｏｒｒの気圧のもとで熱処理する（Ｓ２０）。これにより、図２に示すように、シリコン窒化膜２０がシリコン基板１０上に形成される。
【００１５】
次に、シリコン基板１０を、例えば、Ｎ２で２％に希釈したＮ２Ｏの雰囲気中において、約３５Ｔｏｒｒの気圧のもとで熱処理する（Ｓ３０）。これにより、図３に示すように、シリコン酸化層３０がシリコン窒化膜２０とシリコン基板１０の間の界面に形成され、シリコン酸化層４０がシリコン窒化膜２０の表面上に形成される。以下、シリコン窒化膜２０、シリコン酸化層３０およびシリコン酸化層４０からなる絶縁膜をＯＮＯ膜４１という。
【００１６】
次に、例えば、Ｎ２の雰囲気中において、約３０ｍＴｏｒｒの気圧のもとシリコン基板１０へプラズマを約１０秒間照射する（Ｓ４０）。これにより、図４に示すように、シリコン酸化層４０に窒素が導入され、シリコン窒化膜２０の表面上にシリコン窒化膜またはシリコン酸窒化膜（ＳｉＯＮ）５０（以下、単に、絶縁膜５０ともいう）が形成される。
【００１７】
さらに、シリコン基板１０を、例えば、Ｎ２の雰囲気中において、約１０Ｔｏｒｒの気圧のもと９００℃の温度で約１００秒間で熱処理する（Ｓ５０）。これにより、絶縁膜５０中のダングリングボンドが窒素原子と結合し、絶縁膜５０内において安定なＳｉ−Ｎ結合が構成される。従って、絶縁膜５０より安定な結合状態を有するシリコン窒化膜またはシリコン酸窒化膜６０（以下、単に、絶縁膜６０ともいう）がシリコン窒化膜２０の表面上に形成される（図５参照）。絶縁膜６０内の窒素濃度は、シリコン窒化膜２０の近傍において最も高く、絶縁膜６０の表面に近づくに従って次第に低くなる。
【００１８】
このようにシリコン酸化層３０、シリコン窒化膜２０および絶縁膜６０から成る積層膜７０がシリコン基板１０上に形成される。続いて、積層膜７０の上にはゲート電極（図示せず）が形成される（Ｓ６０）。さらに、従来のプロセスを用いて半導体装置が完成される（Ｓ７０）。この半導体装置において、積層膜７０はゲート絶縁膜として作用する。
【００１９】
ゲート絶縁膜７０にシリコン窒化膜２０を含めることによって、界面反応だけでなく、ボロンの突き抜けも抑制できる。また、シリコン窒化膜２０とシリコン基板１０との界面を酸化することによって、半導体装置の駆動能力の低下を抑制することができる。
【００２０】
本実施形態は、ステップＳ２０において、ＮＨ３ガスを用いた。しかし、窒素ガスとしてＮ＊（Ｎラジカル）またはＮ２＊（Ｎ２ラジカル）が用いられてもよい。また、ＮＨ３ガスは、Ｎ２または希ガスで希釈したＮＨ３ガスを用いてもよい。さらに、ＮＨ３、Ｎ＊またはＮ２＊に代えて、窒素原子を含む他の物質を用いてもよい。
【００２１】
均一なシリコン窒化膜２０が形成される限りにおいて、ステップＳ２０のガスの種類や熱処理時間は様々に組み合わせることができる。例えば、本実施形態は、ステップＳ２０において、気圧を７４０Ｔｏｒｒとした。しかし、均一な膜厚のシリコン窒化膜２０が形成される限りにおいて、シリコン基板１０を、７４０Ｔｏｒｒ以外の気圧のもとで熱処理してもよい。この気圧は熱処理時間および熱処理温度に依って様々に組み合わせることができる。
【００２２】
本実施形態は、ステップＳ３０において、Ｎ２で２％に希釈したＮ２Ｏガスを用いた。しかし、均一な膜厚のシリコン酸化層３０が界面に形成される限りにおいて、即ち、シリコン基板１０とシリコン窒化膜２０との間で界面酸化反応が起きる限りにおいて、酸素を含む他のガスが用いられてもよい。また、本実施形態において、Ｎ２Ｏの希釈ガスとしてＮ２が用いられたが、希ガスがその希釈ガスとして用いられてもよい。さらに、Ｎ２Ｏは希釈されることなく用いられてもよい。
【００２３】
本実施形態は、ステップＳ３０において、気圧を３５Ｔｏｒｒとした。しかし、均一な膜厚のシリコン酸化膜３０および４０が形成される限りにおいて、シリコン基板１０を、３５Ｔｏｒｒ以外の気圧のもとで熱処理してもよい。この気圧は熱処理時間および熱処理温度に依って様々に組み合わせることができる。
【００２４】
図６（Ａ）から図７を参照して、本実施形態の効果を説明する。
【００２５】
図６（Ａ）および図６（Ｂ）は、従来の方法により製造されたゲート絶縁膜６８および６９の断面図である。図６（Ｃ）は、本実施形態に従って製造されたゲート絶縁膜７０の断面図である。なお、図６（Ｂ）に示すゲート絶縁膜６９は、特許文献１に記載された方法で製造されたものである。図６（Ａ）から図６（Ｃ）に示したそれぞれのゲート絶縁膜６８、６９および７０の物理的な厚さは、いずれも約１．５ｎｍである。
【００２６】
図７は、図６（Ａ）から図６（Ｃ）に示したそれぞれのゲート絶縁膜６８〜７０を、ＥＯＴについて比較したグラフである。図６（Ａ）に示したゲート絶縁膜６８のＥＯＴは“Ａ”で示されており、図６（Ｂ）に示したゲート絶縁膜６９のＥＯＴは“Ｂ”で示されており、さらに、図６（Ｃ）に示したゲート絶縁膜７０のＥＯＴは“Ｃ”で示されている。
【００２７】
図６（Ａ）に示すように、従来の方法により製造されたゲート絶縁膜６８のＥＯＴは、１．０ｎｍであった。図６（Ｂ）に示すように、特許文献１に記載された方法により製造されたゲート絶縁膜６９のＥＯＴは、０．９ｎｍであった。これに対し、図６（Ｃ）に示すように、本実施形態による方法で製造されたゲート絶縁膜７０のＥＯＴは、０．８ｎｍであった。このように、本実施形態によるゲート絶縁膜７０は、従来の方法により製造されたゲート絶縁膜６８、６９よりもＥＯＴが小さい。
【００２８】
このように、ＥＯＴが異なる原因は、シリコン窒化膜上のシリコン酸化膜の膜厚である。図６（Ａ）および図６（Ｂ）に示した従来のゲート絶縁膜６８、６９では、シリコン窒化膜上に誘電率の低いシリコン酸化膜５８、５９が存在することによって、ゲート絶縁膜全体のＥＯＴが高くなる。それに対し、図６（Ｃ）に示した本実施形態によるゲート絶縁膜７０では、シリコン窒化膜２０上にシリコン窒化膜またはシリコン酸窒化膜が存在するものの、シリコン酸化膜はほとんど存在しない。よって、ゲート絶縁膜全体のＥＯＴが従来のゲート絶縁膜に比較して低くなる。
【００２９】
特許文献１に記載された方法によれば、シリコン窒化膜１９の表面に形成されたシリコン酸化膜は剥離される。しかし、シリコン酸化膜を剥離するために、シリコン基板をフッ化水素酸水溶液に晒す必要がある。これにより、一旦、シリコン窒化膜１９上のシリコン酸化膜はエッチングされるものの、水溶液中のＨ２Ｏによるシリコン窒化膜１９の表面の再酸化が避けられない。よって、図６（Ｂ）に示すように、シリコン窒化膜１９の表面にシリコン酸化膜５９が残存してしまう。
【００３０】
これに対し、本実施形態によれば、ステップＳ５０およびＳ６０において、シリコン窒化膜２０上のシリコン酸化膜４０は、除去されること無く窒化される。即ち、フッ化水素酸水溶液に晒す必要がないので、シリコン窒化膜２０の表面が再酸化されない。
【００３１】
また、図１に示した工程において、ステップＳ４０からＳ６０は、シリコン基板１０を同一チャンバ内で連続的に処理することができる。これにより、シリコン酸化膜３０を窒化してからゲート電極を形成するまでのプロセスが同一のチャンバ内で実行され得る。その結果、絶縁膜６０の表面が外気に晒されないので、絶縁膜６０の表面に自然酸化膜が形成されることをも回避することができる。
【００３２】
（第２の実施形態）
図８は、本発明に係る第２の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図である。本実施形態の断面フロー図は、図２〜図５と同様であるので省略する。本実施形態は、図１に示すステップＳ４０に代えて窒化条件を限定したステップＳ４１を具備している点で第１の実施形態と異なる。
【００３３】
まず、図１に示したステップＳ１０〜Ｓ３０が実行される。これにより、図３に示す断面構造が得られる。
【００３４】
次に、例えば、ヘリウムガスで４０％に希釈したＮ２の雰囲気中において、約８０ｍＴｏｒｒの気圧のもとシリコン基板１０へラジカルを約５秒間照射する（Ｓ４１）。これにより、図４に示すように、シリコン酸化層４０に窒素が導入され、シリコン窒化膜２０の表面上にシリコン窒化膜またはシリコン酸窒化膜（ＳｉＯＮ）５０が形成される。
【００３５】
さらに、シリコン基板１０を、例えば、Ｎ２の雰囲気中において、約１０Ｔｏｒｒの気圧のもと９００℃の温度で約１００秒間熱処理する（Ｓ５０）。これにより、絶縁膜５０中のダングリングボンドが窒素原子と結合し、絶縁膜５０内において安定なＳｉ−Ｎ結合が構成される。従って、絶縁膜５０より安定な結合状態を有するシリコン窒化膜またはシリコン酸窒化膜６０（以下、単に、絶縁膜６０ともいう）がシリコン窒化膜２０の表面上に形成される（図５参照）。絶縁膜６０内の窒素濃度は、シリコン窒化膜２０の近傍において最も高く、絶縁膜６０の表面に近づくに従って次第に低くなる。
【００３６】
このようにシリコン酸化層３０、シリコン窒化膜２０および絶縁膜６０から成る積層膜７０がシリコン基板１０上に形成される。続いて、積層膜７０の上にはゲート電極（図示せず）が形成される（Ｓ６０）。さらに、従来のプロセスを用いて半導体装置が完成される（Ｓ７０）。この半導体装置において、積層膜７０はゲート絶縁膜として作用する。
【００３７】
図９および図１０を参照して、本実施形態の効果を説明する。
【００３８】
図９は、ステップＳ４１においてN２雰囲気中において約３０ｍＴｏｒｒの気圧のもとで１０秒窒化したゲート絶縁膜と、ステップＳ４１においてヘリウムガスで４０％に希釈したN２雰囲気中において約８０ｍＴｏｒｒの気圧のもとで５秒窒化したゲート絶縁膜の界面窒素濃度を比較したグラフである。ヘリウムガスで希釈し、圧力を上げて窒化時間を短くすることによって、界面窒素濃度が低下していることがわかる。
【００３９】
図１０は、ステップＳ４１においてN２雰囲気中において約３０ｍＴｏｒｒの気圧のもとで窒化したゲート絶縁膜と、ステップＳ４１においてヘリウムガスで４０％に希釈したN２雰囲気中において約８０ｍＴｏｒｒの気圧のもとで窒化したゲート絶縁膜を、窒化前のゲート絶縁膜を基準にして実行移動度に関して比較したグラフである。実行移動度は、ゲート絶縁膜直下のシリコン基板１０を流れる電子またはホールの実行移動度である。実行移動度が高いことは、半導体装置の信号処理速度が速いことを意味する。
【００４０】
図１０に示したグラフにより、ヘリウムガスで希釈し、圧力を上げて窒化時間を短くすることによって実行移動度の低下が抑制されていることがわかる。
【００４１】
本実施形態において実行移動度の低下が抑制された理由は次の通りである。ヘリウムガスで希釈し、圧力を上げることによって、窒素ラジカルがエネルギーを失わず（反応性を保ちつつ）動くことのできる距離（平均自由行程）が減少する。つまり、高エネルギーを有する窒素ラジカルによる界面の窒化による界面酸素量の低下を防ぐことができる。よって、シリコン酸化膜３０とシリコン基板１０との界面の酸素量が窒化前と同程度に維持され得る。その結果、本実施形態では、実行移動度の低下が抑制された。
【００４２】
本実施形態のステップＳ４１において、ヘリウムガスで４０％に希釈したＮ２の雰囲気中において、約８０ｍＴｏｒｒの気圧のもとシリコン基板１０へプラズマを約５秒間照射してもよい。
【００４３】
本実施形態は、第１の実施形態と同様の効果をも有する。
【００４４】
（第３の実施形態）
図１１は、本発明に係る第３の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図である。本実施形態の断面フロー図は、図２〜図５と同様であるので省略する。
【００４５】
まず、図１に示したステップＳ１０〜Ｓ３０が実行される。これにより、図３に示す断面構造が得られる。
【００４６】
次に、例えば、Ｎ２の雰囲気中において、約３０ｍＴｏｒｒの気圧のもとシリコン基板１０へラジカルを約１０秒間照射する（Ｓ４２）。これにより、図４に示すように、シリコン酸化層４０に窒素が導入され、シリコン窒化膜２０の表面上にシリコン窒化膜またはシリコン酸窒化膜（ＳｉＯＮ）５０が形成される。
【００４７】
次に、シリコン基板１０を、例えば、ヘリウム雰囲気中において、約７６０Ｔｏｒｒの気圧のもと９００℃の温度で約１００秒間熱処理する（Ｓ５２）。これにより、絶縁膜５０中のダングリングボンドが窒素原子と結合し、絶縁膜５０内において安定なＳｉ−Ｎ結合が構成される。従って、絶縁膜５０より安定な結合状態を有するシリコン窒化膜またはシリコン酸窒化膜６０がシリコン窒化膜２０の表面上に形成される（図５参照）。また、ヘリウムがシリコン酸化膜３０とシリコン基板１０との反応を抑制するので、シリコン酸化膜３０とシリコン基板１０との界面が平坦に維持される。即ち、シリコン酸化膜３０とシリコン基板１０との界面のラフネスが小さい状態で維持される。
【００４８】
さらに、ステップＳ６０からＳ７０が実行されることによって、半導体装置が完成される。
【００４９】
図１２および図１３を参照して、本実施形態の効果を説明する。
【００５０】
図１２は、ステップＳ５２においてヘリウムガス雰囲気中で熱処理したゲート絶縁膜と、ステップＳ５２においてヘリウムガスに代えて窒素ガス雰囲気中で熱処理したゲート絶縁膜とを、熱処理前のゲート絶縁膜を基準として比較したリーク電流に関するグラフである。ゲート絶縁膜のリーク電流は、導電性ＡＦＭ（conductive Atomic Force Microscope）を用いて観察した。このグラフの縦軸は、ＡＦＭのチップとシリコン基板１０との間のゲート絶縁膜に１０ＭＶ／ｃｍを印加したときに、このゲート絶縁膜に流れる電流値を示している。図１２に示したグラフにより、リーク電流に関しては、これらのゲート絶縁膜の間で差がないことがわかる。
【００５１】
図１３は、ステップＳ５２においてヘリウムガス雰囲気中で熱処理したゲート絶縁膜と、ステップＳ５２においてヘリウムガスに代えて窒素ガス雰囲気中で熱処理したゲート絶縁膜とを、熱処理前のゲート絶縁膜を基準として比較した実行移動度に関するグラフである。
【００５２】
図１３に示したグラフにより、ヘリウムガス雰囲気中で熱処理したゲート絶縁膜は、窒素ガス雰囲気中で熱処理したゲート絶縁膜よりも実行移動度の低下が抑制されていることがわかる。
【００５３】
本実施形態において実行移動度の低下が抑制された理由は次の通りである。ヘリウムがクエンチ効果により、ゲート絶縁膜とシリコン基板との界面の原子振動エネルギーを奪うため、ゲート絶縁膜のＳｉＯ２とシリコン基板のＳｉとの反応が抑制される。よって、シリコン酸化膜３０とシリコン基板１０との界面のラフネスが熱処理前と同程度に小さく抑制され得る。その結果、本実施形態では、実行移動度の低下が抑制された。
【００５４】
（第４の実施形態）
図１４は、本発明に係る第４の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図である。本実施形態の断面フロー図は、図２〜図５と同様であるので省略する。本実施形態は、図１に示すステップＳ５０に代えて熱処理温度を限定したステップＳ５１を具備している点で第３の実施形態と異なる。
【００５５】
まず、図１に示したステップＳ１０〜Ｓ３０が実行される。これにより、図３に示す断面構造が得られる。
【００５６】
次に、例えば、Ｎ２の雰囲気中において、約３０ｍＴｏｒｒの気圧のもとシリコン基板１０へラジカルを約１０秒間照射する（Ｓ４２）。これにより、図４に示すように、シリコン酸化層４０に窒素が導入され、シリコン窒化膜２０の表面上にシリコン窒化膜またはシリコン酸窒化膜（ＳｉＯＮ）５０が形成される。
【００５７】
次に、シリコン基板１０を、例えば、ヘリウム雰囲気中において、約７６０Ｔｏｒｒの気圧のもと９００℃の温度で約５秒間熱処理する（Ｓ５１）。これにより、絶縁膜５０中のダングリングボンドが窒素原子と結合し、絶縁膜５０内において安定なＳｉ−Ｎ結合が構成される。従って、絶縁膜５０より安定な結合状態を有するシリコン窒化膜またはシリコン酸窒化膜６０がシリコン窒化膜２０の表面上に形成される（図５参照）。また、ヘリウムがシリコン酸化膜３０とシリコン基板１０との反応を抑制するので、シリコン酸化膜３０とシリコン基板１０との界面が平坦に維持される。即ち、シリコン酸化膜３０とシリコン基板１０との界面のラフネスが小さい状態で維持される。
【００５８】
さらに、ステップＳ６０からＳ７０が実行されることによって、半導体装置が完成される。
【００５９】
図１５および図１６を参照して、本実施形態の効果を説明する。
【００６０】
図１５は、ステップＳ５１においてヘリウムガス雰囲気中で１００秒間熱処理したゲート絶縁膜と、ステップＳ５１においてヘリウムガス雰囲気中で５秒間熱処理したゲート絶縁膜の界面窒素濃度を比較したグラフである。ヘリウムガス雰囲気中での熱処理時間を短くすることによって、界面窒素濃度が低下していることがわかる。
【００６１】
図１６は、ステップＳ５１においてヘリウムガス雰囲気中で１００秒間熱処理したゲート絶縁膜と、ステップＳ５１においてヘリウムガス雰囲気中で５秒間熱処理したゲート絶縁膜を、熱処理前のゲート絶縁膜を基準にして実行移動度に関して比較したグラフである。
【００６２】
図１６に示したグラフにより、ヘリウムガス雰囲気中での熱処理時間を短くすることによって実行移動度の低下がほとんど見られないことがわかる。
【００６３】
本実施形態において実行移動度の低下が抑制された理由は次の通りである。ヘリウムガス雰囲気中での熱処理時間を短くすることによって、絶縁膜中に存在する結合の切れた原子の移動距離が短くなる。つまり、移動する窒素分子、窒素原子による界面の再窒化による界面酸素量の低下を防ぐことができる。よって、シリコン酸化膜３０とシリコン基板１０との界面の酸素量が窒化前と同程度に維持され得る。その結果、本実施形態では、実行移動度の低下が抑制された。
【００６４】
本実施形態は、第３の実施形態と同様の効果をも有する。
【００６５】
本実施形態のステップＳ５１は、第１または第２の実施形態のステップＳ５０に代えて実行されてよい。これにより、本実施形態は、第１または第２の実施形態の効果をも有することができる。
【００６６】
（第５の実施形態）
図１７は、本発明に係る第５の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図である。半導体基板の断面で示した断面フロー図は、図２〜図５と同様であるので省略する。本実施形態は、ステップＳ２０に代えて熱処理温度を限定したステップＳ２４を具備している点で第１から第４の実施形態と異なる。
【００６７】
まず、図１に示したステップＳ１０が実行される。次に、シリコン基板１０を約８００℃未満の温度、特に、約７００℃〜約７５０℃の温度に加熱し、ＮＨ３の雰囲気中において約７４０Ｔｏｒｒの気圧のもとで約１００秒間熱処理する（Ｓ２４）。さらに、ステップＳ３０からＳ７０が実行される。ステップＳ３０からＳ７０は、第１から第４の実施形態のいずれかのステップと同様でよい。
【００６８】
図１８から図２０を参照して本実施形態の効果を説明する。
【００６９】
図１８は、ステップＳ２４における熱処理温度とシリコン窒化膜２０（図２参照）の表面ラフネスとの関係を示すグラフである。シリコン窒化膜２０の膜厚はいずれも約０．７ｎｍである。図１８示す“ＲＴ（Room Temperature）”は、室温を意味する。
【００７０】
ステップＳ２４において約８００℃以上で形成したシリコン窒化膜２０の表面ラフネスは約０．１５ｎｍである。これに対し、約８００℃から約７００℃へ熱処理温度を移行させるに従い、シリコン窒化膜２０の表面ラフネスは徐々に低下している。約８００℃未満で形成したシリコン窒化膜２０の表面ラフネスは０．１５ｎｍよりも小さい。約７５０℃以下で形成したシリコン窒化膜２０の表面ラフネスは約０．１１ｎｍである。さらに、約７００℃以下で形成したシリコン窒化膜２０の表面ラフネスは０．０８ｎｍ以下となる。これはシリコン熱酸化膜と同等の値である。
【００７１】
シリコン窒化膜２０の表面ラフネスが低いことは、シリコン窒化膜２０がより平坦であることを意味する。シリコン窒化膜２０がより平坦であることによって、シリコン窒化膜２０を含むゲート絶縁膜７０（図５参照）のリーク電流が低下し、ゲート絶縁膜７０の信頼性が向上する。よって、図１８に示す表面ラフネスの観点において、ステップＳ２４の熱処理温度は、約８００℃未満が好ましく、特に、約７５０℃以下、さらには、約７００℃以下が好ましい。
【００７２】
図１９は、ステップＳ２４における熱処理温度とシリコン窒化膜２０のリーク電流との関係を示すグラフである。シリコン窒化膜２０のリーク電流は導電性ＡＦＭを用いて観察したものである。このグラフの縦軸は、ＡＦＭのチップとシリコン基板１０との間のシリコン窒化膜２０に１０ＭＶ／ｃｍを印加したときに、シリコン窒化膜２０に流れる電流値を示している。
【００７３】
ステップＳ２４の熱処理温度が８００℃を超えると、シリコン窒化膜２０のリーク電流のばらつきが大きくなり、かつ、その平均値が高くなる。一方、ステップＳ２４の熱処理温度が約８００℃未満の場合には、シリコン窒化膜２０のリーク電流のばらつきが小さい。特に、熱処理温度が約７００℃〜約７５０℃の場合には、シリコン窒化膜２０のリーク電流の平均値も小さくなる。よって、図１９に示すリーク電流の観点において、ステップＳ２４の熱処理温度は、約８００℃未満が好ましく、特に、約７００℃〜約７５０℃が好ましい。
【００７４】
図２０は、シリコン窒化膜２０中のシリコンと窒素との結合状態の変化を、ステップＳ２４における熱処理温度ごとに示したグラフである。このグラフは、ＸＰＳ（X-ray photoelectron spectroscopy）により測定した。横軸は光電子束縛エネルギー（Binding Energy）である。縦軸は正規化された３配位構造（Ｎ−Ｓｉ３）の数である。
【００７５】
ここで、３配位構造（Ｎ−Ｓｉ３）は３つのシリコン原子と４つの窒素原子が結合したシリコン窒化物の構造であり、バンドギャップ中にエネルギー準位を形成する原因となるダングリングボンドを有しない。従って、シリコン窒化膜２０が３配位構造を形成することによってリーク電流が低減する。
【００７６】
３配位構造（Ｎ−Ｓｉ３）は、約３９７．７６ｅＶの光電子束縛エネルギーを有する。即ち、図２０の枠内に示す結合数が３配位構造（Ｎ−Ｓｉ３）を有する結合数である。図２０に示すように、ステップＳ２４の熱処理温度が高いほど３配位構造（Ｎ−Ｓｉ３）を有する結合数が多い。よって、３配位構造の観点からは、ステップＳ２４の熱処理温度が高いほどリーク電流が低減すると考えられる。つまり、ステップＳ２４における熱処理温度は、３配位構造の観点からは、より高い温度であることが好ましい。
【００７７】
しかし、図１８および図１９に示すとおり、表面ラフネスおよびリーク電流の観点からは、ステップＳ２４の熱処理温度を約８００℃以上にすることは好ましくない。従って、ステップＳ２４の熱処理温度は、約７００℃〜約８００℃、特に、約７００℃から約７５０℃の温度が最適であると判断することができる。
【００７８】
本実施形態によれば、ステップＳ２４の熱処理温度を最適化することによって、比較的表面ラフネスが小さく、かつ、ダングリングボンドの少ないシリコン窒化膜２０を形成することができる。これにより、リーク電流の少ないシリコン窒化膜２０を形成できることができ、ゲート絶縁膜７０の信頼性が向上する。
【００７９】
ステップＳ２４において、ＮＨ３ガスを用いた。しかし、窒素ガスとしてＮラジカル（以下、Ｎ＊と示す）またはＮ２ラジカル（以下、Ｎ２＊と示す）が用いられてもよい。また、ＮＨ３ガスは、Ｎ２または希ガスで希釈したＮＨ３ガスを用いてもよい。さらに、ＮＨ３、Ｎ＊またはＮ２＊に代えて、窒素原子を含む他の物質を用いてもよい。
【００８０】
ステップＳ２４のガスの種類や熱処理時間は様々に組み合わせることができる。例えば、ステップＳ２４において、気圧を７４０Ｔｏｒｒ、熱処理時間を１００秒とした。しかし、シリコン基板１０を、７４０Ｔｏｒｒ以外の気圧のもと、１００秒以外の時間熱処理してもよい。この気圧および熱処理時間は熱処理温度に依って様々に組み合せることができる。
【００８１】
本実施形態は、第１から第４の実施形態と組み合せることによって、第１から第４の実施形態の効果をも有することができる。
【００８２】
（第６の実施形態）
図２１は、本発明に係る第６の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図である。半導体基板の断面で示したフロー図は、図２〜図５と同様であるので省略する。本実施形態は、ステップＳ３０に代えて熱処理温度を限定したステップＳ３４を具備している点で第１から第５の実施形態と異なる。
【００８３】
まず、図１に示したステップＳ１０およびＳ２０が実行される。シリコン窒化膜２０の物理的な膜厚は約１．０ｎｍである。次に、シリコン基板１０を約７５０℃〜約１０５０℃、特に、約８００℃〜約１０００℃の温度に加熱し、Ｎ２で２％に希釈したＮＯ２の雰囲気中において約３５Ｔｏｒｒの気圧のもとで約３０秒間熱処理する（Ｓ３４）。さらに、ステップＳ４０からＳ７０が実行される。ステップＳ４０からＳ７０は、第１から第５の実施形態のいずれかのステップと同様でよい。
【００８４】
図２２から図２４を参照して、本実施形態の効果を説明する。
【００８５】
図２２は、ステップＳ３４における熱処理温度とＯＮＯ膜４１（図４参照）の表面ラフネスとの関係を示すグラフである。この表面ラフネスは、ステップＳ３４の熱処理温度が約１０５０℃未満において低くなる。
【００８６】
図２３は、ステップＳ３４における熱処理温度とＯＮＯ膜４１のリーク電流との関係を示すグラフである。ＯＮＯ膜４１のリーク電流は導電性ＡＦＭを用いて観察したものである。このグラフの縦軸は、ＡＦＭのチップとシリコン基板１０との間のＯＮＯ膜４１に１０ＭＶ／ｃｍを印加したときに、ＯＮＯ膜４１に流れる電流値を示している。このリーク電流のばらつきは、ステップＳ３４の熱処理温度が約１０５０℃未満において比較的小さい。これは、熱処理温度が約１０５０℃以上である場合には、シリコン窒化膜２０の構造が変化するためにシリコン窒化膜２０の均一性が劣化するからである。
【００８７】
さらに、このリーク電流は、約８００℃〜約１０００℃において最小となる。従って、ステップＳ３４における熱処理温度は、ＯＮＯ膜４１の表面ラフネスおよびリーク電流の観点から、約１０５０℃未満が好ましく、特に、約８００℃〜約１０００℃が好ましい。
【００８８】
図２４は、ＯＮＯ膜４１の酸素濃度を、ステップＳ３４における熱処理温度ごとに示したグラフである。横軸はＯＮＯ膜４１の表面からの深さを示し、縦軸は酸素濃度を示す。ＯＮＯ膜４１の表面は０ｎｍであり、この表面から深さ方向へ、シリコン酸化膜４０、シリコン窒化膜２０およびシリコン酸化膜３０の順に設けられている（図４参照）。ＯＮＯ膜４１の表面からの深さが約１ｎｍから約２ｎｍの間にシリコン窒化膜２０とシリコン基板１０との界面またはシリコン酸化膜３０が存在する。
【００８９】
ステップＳ３４における熱処理温度が約７５０℃の場合には、酸化力が足りないために、ＯＮＯ膜４１の表面だけが酸化されており、シリコン窒化膜２０とシリコン基板１０との界面に酸素が到達していない。即ち、シリコン酸化膜３０が形成さていない。
【００９０】
ステップＳ３４における熱処理温度が約１０５０℃の場合には、シリコン窒化膜２０とシリコン基板１０との界面まで酸素が到達しており、シリコン酸化膜３０が形成さている。しかし、シリコン酸化膜３０および４０の膜厚が過度に厚くなり、ゲート絶縁膜７０のＥＯＴが上昇してしまう。
【００９１】
これに対して、ステップＳ３４における熱処理温度が約８００℃の場合には、シリコン窒化膜２０とシリコン基板１０との界面まで酸素が到達しており、シリコン酸化膜３０が形成さている。さらに、シリコン酸化膜３０および４０の膜厚が比較的薄い。よって、ＥＯＴの低いゲート絶縁膜７０を形成することができる。
【００９２】
図２２〜図２４に示したグラフから、ステップＳ３４における熱処理温度は、約７５０℃〜約１０５０℃であること好ましく、特に、約８００℃〜約１０００℃が好ましいことがわかる。
【００９３】
本実施形態のステップＳ３４において、Ｎ２で２％に希釈したＮ２Ｏガスを用いた。しかし、均一な膜厚のシリコン酸化層３０が界面に形成される限りにおいて、即ち、シリコン基板１０とシリコン窒化膜２０との間で界面酸化反応が起きる限りにおいて、酸素を含む他のガスが用いられてもよい。また、本実施形態において、Ｎ２Ｏの希釈ガスとしてＮ２が用いられたが、希ガスがその希釈ガスとして用いられてもよい。さらに、Ｎ２Ｏは希釈されることなく用いられてもよい。
【００９４】
本実施形態のステップＳ３４において、膜厚の均一なシリコン酸化膜３０および４０が形成される限りにおいて、気圧および熱処理時間は熱処理温度に依存して様々に組み合わせることができる。
【００９５】
本実施形態において、ステップＳ２０に代えて、第５の実施形態のようにステップＳ２４を具備してもよい。これにより、本実施形態は、第５の実施形態と同様の効果をも併せ持つことができる。その他、本実施形態は、第１から第４の実施形態と組み合せることによって、第１から第４の実施形態の効果をも有することができる。
【００９６】
（第７の実施形態）
図２５は、本発明に係る第７の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図である。半導体基板の断面で示したフロー図は、図２〜図５と同様であるので省略する。本実施形態は、ステップＳ３４に代えて熱処理温度をさらに限定し、また、Ｎ２で１％に希釈したＯ２を用いたステップＳ３５を具備している点で第６の実施形態と異なる。
【００９７】
まず、図１に示したステップＳ１０およびＳ２０が実行される。シリコン窒化膜２０の物理的な膜厚は約１．０ｎｍである。次に、シリコン基板１０を約８５０℃〜約９５０℃の温度に加熱し、Ｎ２で１％希釈したＮＯ２の雰囲気中において約３５Ｔｏｒｒの気圧のもとで約３０秒間熱処理する（Ｓ３５）。さらに、ステップＳ４０からＳ７０が実行される。ステップＳ４０からＳ７０は、第１から第６の実施形態のいずれかのステップと同様でよい。
【００９８】
図２６から図２８を参照して本実施形態の効果を説明する。
【００９９】
図２６は、ステップＳ３５における熱処理温度とＯＮＯ膜４１（図４参照）の表面ラフネスとの関係を示すグラフである。この表面ラフネスは、ステップＳ３５の熱処理温度が約９５０℃以下において低い。
【０１００】
図２７は、ステップＳ３５における熱処理温度とＯＮＯ膜４１のリーク電流との関係を示すグラフである。ＯＮＯ膜４１のリーク電流は導電性ＡＦＭを用いて観察したものである。このグラフの縦軸は、ＡＦＭのチップとシリコン基板１０との間のＯＮＯ膜４１に１０ＭＶ／ｃｍを印加したときに、ＯＮＯ膜４１に流れる電流値を示している。このリーク電流のばらつきは、ステップＳ３５の熱処理温度が約９５０℃以下において比較的小さい。
【０１０１】
さらに、リーク電流は、約８５０℃〜約９５０℃において最小となる。従って、ステップＳ３５における熱処理温度は、ＯＮＯ膜４１の表面ラフネスおよびリーク電流の観点から、約８５０℃〜約９５０℃が好ましい。
【０１０２】
図２８は、ＯＮＯ膜４１の酸素濃度を、ステップＳ３５における熱処理温度ごとに示したグラフである。横軸はＯＮＯ膜４１の表面からの深さを示し、縦軸は酸素濃度を示す。ＯＮＯ膜４１の表面は０ｎｍであり、この表面から深さ方向へ、シリコン酸化膜４０、シリコン窒化膜２０およびシリコン酸化膜３０の順に設けられている（図４参照）。ＯＮＯ膜４１の表面からの深さが約１ｎｍから約１．５ｎｍ付近の間に、シリコン酸化膜３０が存在する。
【０１０３】
ステップＳ３５における熱処理温度が約８００℃の場合には、シリコン酸化膜３０内の酸素濃度の上昇率（変化率）が低く、シリコン酸化膜３０の酸素濃度が低い。このとき酸素濃度は、約２０％である。ＯＮＯ膜４１のＥＯＴは、約１．０ｎｍであった。
【０１０４】
一方、ステップＳ３５における熱処理温度が約９５０℃の場合には、シリコン酸化膜３０内の酸素濃度の上昇率（変化率）が高く、シリコン酸化膜３０の酸素濃度が高い。このとき酸素濃度は、約３４％に達している。ＯＮＯ膜４１のＥＯＴは、約０．９ｎｍであった。
【０１０５】
このように、熱処理温度が約９５０℃の場合には、それが約８００℃の場合よりも、シリコン酸化膜３０内の酸素濃度の変化率が大きく、かつ、シリコン酸化膜３０の膜厚が薄い。これにより、熱処理温度が約９５０℃の場合には、それが約８００℃の場合よりも、ＯＮＯ膜４１の誘電率およびＥＯＴが低く抑えられた。その結果、ステップＳ３５における熱処理温度は、約８００℃よりも約９５０℃が好ましいことがわかった。
【０１０６】
図２８の結果から、ステップＳ３５の熱処理温度が約８５０℃〜約９５０℃のときにリーク電流が低くなるのは、シリコン窒化膜２０とシリコン基板１０との界面に供給される酸素量が増加し、バンドギャップが大きくなるためと考えられる。従って、ステップＳ３５の熱処理温度は、約８５０℃〜約９５０℃が好ましい。
【０１０７】
本実施形態のステップＳ３５において、酸素ガスとしてＯ２を用いたが、界面酸化反応が起きる限り、酸素を含む他のガスを用いてもよい。また、酸化ガスとして希釈したＯ２を用いたが、希釈していないＯ２を用いてもよい。さらに、希釈ガスとしてＮ２を用いたが、Ｎ２に代えて希ガスを用いてもよい。
【０１０８】
本実施形態のステップＳ３５において、膜厚の均一なシリコン酸化膜３０および４０が形成される限りにおいて、気圧および熱処理時間は熱処理温度に依存して様々に組み合わせることができる。
【０１０９】
本実施形態において、ステップＳ２０に代えて、第５の実施形態のようにステップＳ２４を具備してもよい。これにより、本実施形態は、第５の実施形態と同様の効果をも併せ持つことができる。その他、本実施形態は、第１から第４の実施形態と組み合せることによって、第１から第４の実施形態の効果をも有することができる。
【０１１０】
以上の実施形態によって形成されたゲート絶縁膜７０は、ｈｉｇｈ−Ｋ膜のバッファ膜として用いてもよい。この場合、ｈｉｇｈ−Ｋ膜が絶縁膜６０上に形成され、この積層膜がゲート絶縁膜として作用する。この場合、ゲート絶縁膜７０が、ｈｉｇｈ−Ｋ膜とシリコン基板１０との界面反応を抑止することができる。
【図面の簡単な説明】
【０１１１】
【図１】本発明に係る第１の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図。
【図２】第１の実施形態に従った半導体装置の製造方法を半導体基板の断面で示した断面フロー図。
【図３】図２に続く半導体装置の製造方法の断面フロー図。
【図４】図３に続く半導体装置の製造方法の断面フロー図。
【図５】図４に続く半導体装置の製造方法の断面フロー図。
【図６】従来の方法により製造されたゲート絶縁膜６８および６９の断面図、並びに、本実施形態に従って製造されたゲート絶縁膜７０の断面図。
【図７】ゲート絶縁膜６８〜７０を、ＥＯＴについて比較したグラフ。
【図８】本発明に係る第２の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図。
【図９】ステップＳ４１においてN２雰囲気中において約３０ｍＴｏｒｒの気圧のもとで１０秒窒化したゲート絶縁膜と、ステップＳ４１においてヘリウムガスで４０％に希釈したN２雰囲気中において約８０ｍＴｏｒｒの気圧のもとで５秒窒化したゲート絶縁膜の界面窒素濃度を比較したグラフ。
【図１０】ステップＳ４１においてN２雰囲気中において約３０ｍＴｏｒｒの気圧のもとで窒化したゲート絶縁膜と、ステップＳ４１においてヘリウムガスで４０％に希釈したN２雰囲気中において約８０ｍＴｏｒｒの気圧のもとで窒化したゲート絶縁膜を、窒化前のゲート絶縁膜を基準にして実行移動度に関して比較したグラフ。
【図１１】本発明に係る第３の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図。
【図１２】ステップＳ５２においてヘリウムガス雰囲気中で熱処理したゲート絶縁膜と窒素ガス雰囲気中で熱処理したゲート絶縁膜とをリーク電流について比較したグラフ。
【図１３】ステップＳ５２においてヘリウムガス雰囲気中で熱処理したゲート絶縁膜と、窒素ガス雰囲気中で熱処理したゲート絶縁膜とを実行移動度について比較したグラフ。
【図１４】本発明に係る第４の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図。
【図１５】ステップＳ５１においてヘリウムガス雰囲気中で１００秒間熱処理したゲート絶縁膜と、ステップＳ５１においてヘリウムガス雰囲気中で５秒間熱処理したゲート絶縁膜の界面窒素濃度を比較したグラフ。
【図１６】ステップＳ５１においてヘリウムガス雰囲気中で１００秒間熱処理したゲート絶縁膜と、ステップＳ５１においてヘリウムガス雰囲気中で５秒間熱処理したゲート絶縁膜を、熱処理前のゲート絶縁膜を基準にして実行移動度に関して比較したグラフ。
【図１７】本発明に係る第５の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図。
【図１８】ステップＳ２４における熱処理温度とシリコン窒化膜２０の表面ラフネスとの関係を示すグラフ。
【図１９】ステップＳ２４における熱処理温度とシリコン窒化膜２０のリーク電流との関係を示すグラフ。
【図２０】シリコン窒化膜２０中のシリコンと窒素との結合状態の変化を、ステップＳ２４の熱処理温度別に示したグラフ。
【図２１】本発明に係る第６の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図。
【図２２】ステップＳ３４における熱処理温度とＯＮＯ膜４１の表面ラフネスとの関係を示すグラフ。
【図２３】ステップＳ３４における熱処理温度とＯＮＯ膜４１のリーク電流との関係を示すグラフ。
【図２４】ＯＮＯ膜４１の酸素濃度をステップＳ３４における熱処理温度別に示したグラフ。
【図２５】本発明に係る第７の実施形態に従った半導体装置の製造方法をプロセス順に示したフロー図。
【図２６】ステップＳ３５における熱処理温度とＯＮＯ膜４１の表面ラフネスとの関係を示すグラフ。
【図２７】ステップＳ３５における熱処理温度とＯＮＯ膜４１のリーク電流との関係を示すグラフ。
【図２８】ＯＮＯ膜４１の酸素濃度をステップＳ３５における熱処理温度別に示したグラフ。
【符号の説明】
【０１１２】
１０  シリコン基板
２０  シリコン窒化膜
３０  シリコン酸化層
４０  シリコン酸化層
５０  シリコン窒化膜またはシリコン酸窒化膜（ＳｉＯＮ）
６０  シリコン窒化膜またはシリコン酸窒化膜（ＳｉＯＮ）
７０  ゲート絶縁膜
【図１】
2005093865.tif 000003
【図２】
2005093865.tif 000004
【図３】
2005093865.tif 000005
【図４】
2005093865.tif 000006
【図５】
2005093865.tif 000007
【図６】
2005093865.tif 000008
【図７】
2005093865.tif 000009
【図８】
2005093865.tif 000010
【図９】
2005093865.tif 000011
【図１０】
2005093865.tif 000012
【図１１】
2005093865.tif 000013
【図１２】
2005093865.tif 000014
【図１３】
2005093865.tif 000015
【図１４】
2005093865.tif 000016
【図１５】
2005093865.tif 000017
【図１６】
2005093865.tif 000018
【図１７】
2005093865.tif 000019
【図１８】
2005093865.tif 000020
【図１９】
2005093865.tif 000021
【図２０】
2005093865.tif 000022
【図２１】
2005093865.tif 000023
【図２２】
2005093865.tif 000024
【図２３】
2005093865.tif 000025
【図２４】
2005093865.tif 000026
【図２５】
2005093865.tif 000027
【図２６】
2005093865.tif 000028
【図２７】
2005093865.tif 000029
【図２８】
2005093865.tif 000030