(57)【要約】【課題】半導体撮像装置においてダイナミック回路や電荷蓄積型のメモリセルを持つメモリについては外部からの光を遮光するとともに光電変換による影響を抑えることを可能とする。【解決手段】データを一時的に記憶させておく半導体記憶装置（メモリ１６）を搭載した半導体撮像装置１０であって、半導体記憶装置（メモリ１６）はＮ型領域（例えばＮ型基板１１）に形成されるとともに、半導体撮像装置１０の外部から入射する光を遮光する遮光膜（図示せず）が半導体記憶装置（メモリ１６）上に備えられたものである。【選択図】図１
2005150140.tif 000002
【特許請求の範囲】
【請求項１】
データを一時的に記憶させておく半導体記憶装置を搭載した半導体撮像装置であって、
前記半導体記憶装置はＮ型領域に形成されるとともに、
前記半導体撮像装置の外部から入射する光を遮光する遮光膜が前記半導体記憶装置上に備えられた
ことを特徴とする半導体撮像装置。
【請求項２】
前記遮光膜による遮光しきれない領域に前記Ｎ型領域が配置される
ことを特徴とする請求項１記載の半導体撮像装置。
【請求項３】
前記Ｎ型領域は、Ｎ型半導体基板、またはＰ型半導体基板に形成されたＮウエル、または半導体基板のＰウエル中に形成されたＮウエルである
ことを特徴とする請求項１記載の半導体撮像装置。
【請求項４】
前記遮光膜は一つの配線もしくは複数の配線が用いられる
ことを特徴とする請求項１記載の半導体撮像装置。
【請求項５】
前記遮光膜はレイアウト上において絶縁層を介して互いに重なり合う様に形成される複数の配線が用いられる
ことを特徴とする請求項１記載の半導体撮像装置。
【請求項６】
前記遮光膜は複数のカラーフィルター層が用いられる
ことを特徴とする請求項１記載の半導体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データを一時的に記憶させておく半導体記憶装置（メモリ領域）を搭載した半導体撮像装置のメモリ領域で光電変換により電子、正孔発生を抑制するとともに発生した電子、正孔の影響を排除することが容易な半導体撮像装置に関するものである。
【背景技術】
【０００２】
従来のダイナミックランダムアクセスメモリ（ＤＲＡＭ：Dynamic Random Access Memory）やスタティックランダムアクセスメモリ（ＳＲＡＭ：Static Random Access Memory）といった各種汎用の半導体記憶装置（以下、メモリという）ではパッケージなどに収納されるため、外部からの強い光（例えば、太陽光、サーチライト光等）がＤＲＡＭやＳＲＡＭなど各種揮発性メモリのメモリセルやダイナミック動作を含む周辺回路に直接当たることは無かった。また内蔵用メモリについても同様に他のロジック回路とともにパッケージに収納されており、外部からの強い光が直接当たることは無かった。そのため、汎用メモリおよび内蔵メモリの上層に光を遮光する十分な対策は施されていなかった。
【０００３】
一方、撮像素子領域に対して遮光対策が成されている半導体撮像装置では、ＤＲＡＭやＳＲＡＭなどによって面積の大部分を占めるメモリセルは微細化効率の高いＮＭＯＳトランジスタを中心に構成されるためＰ型基板もしくはＮ型ウエル内にＰ型ウエルを形成した構造が採用されている。このため、従来のＣＭＯＳ型撮像装置ではＰ型基板が採用されていて、ＣＭＯＳ回路上を覆う遮光膜を設けられている（例えば、特許文献１参照。）。
【０００４】
また、従来のイメージセンサー(特にＣＭＯＳセンサー)では、低抵抗化を目的とした標準ＣＭＯＳプロセスにより製造されているため、上位配線層や層間絶縁膜の厚さが厚く形成されている。このため、画素開口部からの斜め入射光についても遮光対策が必要になる。例えば図９に示すように、斜め入射光５３１の入射を防ぐために第１層の遮光膜５１１によりできる隙間を塞ぐように第２層の遮光膜５２１、５２２を形成した場合には、画素開口部の深さを浅くする必要から、低抵抗化させるために膜厚が厚く形成される上位配線層（図示せず）は、多層化に対して制約を受け、多層化できない分、配線層の平面レイアウト面積の増加を招いていた。
【０００５】
ＣＣＤやＣＭＯＳセンサーといった撮像センサーでは、高機能化が進み、撮像センサーにメモリを内蔵する必要性が高まってきた。実際に撮像センサーにメモリを搭載した場合には、外部からの強い光がメモリにあたる場合がある。メモリに外部からの強い光が当たった場合、光電変換などで任意のノードに電子（正孔）が発生、蓄積、帯電する。その結果、ダイナミック回路を多用する各種メモリやＤＲＡＭのような電荷蓄積のメモリセルをもつメモリでは誤動作を起こす可能性があった。
【０００６】
すなわち、図１０に示すように、光６３１がＰ型基板６０１に当たることで光電変換を起こし電子（正孔）６５１が発生し、帯電する。このため、ダイナミック回路内のフローティングノードや電荷蓄積型のメモリセルの特性が変化する可能性がある。例えば、図１１に示すように、遮光膜７１１を設けたとしても、遮光膜７１１を形成することができない領域から光７３１がＰ型半導体基板７０１に入射される。このように、光７３１がＰ型半導体基板７０１に入射されるとＰ型半導体基板７０１で光電変換を起こし、電子（正孔）７５１が発生する。この電子（正孔）７５１が周辺回路領域に形成されたメモリセル（例えば、ダイナミック回路を多用する各種メモリやＤＲＡＭのような電荷蓄積のメモリセル）の特性を変化させる可能性がある。
【０００７】
この誤動作は製品出荷後も製品使用条件により発生する可能性があり、市場不良となる。信頼性不良とは異なり初期不良としてスクリーニングやバーンイン試験を行っても発生する不良であり抜本的な対策は設計で考慮する必要があった。
【０００８】
【特許文献１】特開２００１−１５７２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
解決しようとする問題点は、従来の標準ＣＭＯＳプロセスを用いると、配線の低抵抗化を目的にした配線プロセスのため、配線および層間絶縁膜の厚さが厚くなり、それにともなって画素開口部の深さが深くなるので、斜め入射光がセンサーに到達し難いという点である。この対策として、遮光膜を最上層の金属配線層よりも低い位置にレイアウトする構成が採用されるが、この構成での問題点は、遮光膜の上下間での配線、電極等の接続が困難となり、使用できる配線、電極等が制約され、それにともなって、配線のレイアウト面積の増加を伴うという点である。
【００１０】
また、前述したように従来のＣＭＯＳプロセスでは、メモリなどの微細化に適したＰ型半導体基板を採用することが多く、撮像素子（特にＣＭＯＳセンサー）でも同様にＰ型半導体基板を採用している。そのため、メモリを内蔵した半導体撮像装置では、Ｐ型半導体基板もしくはＮウエル中のＰウエルにメモリがレイアウト設計され配置されている。このような構成では、Ｐ型半導体基板もしくはＮウエル中のＰウエルに配線や遮光膜で遮光し切れなかった外部からの強い光が入射された場合、光電変換により電子が発生する。発生した電子は、Ｐ型半導体基板もしくはＰウエルでは十分に吸収されず、浮遊電子となる。この浮遊電子が隣接する回路のトランジスタ動作に悪影響（低しきい値電圧（Ｖｔｈ）化されたダイナミック回路の誤動作やリーク量増大等）を与える可能性があるという問題点がある。また画素部に隣接した部分では混色の原因となり画像が劣化するという問題点がある。
【課題を解決するための手段】
【００１１】
本発明は、データを一時的に記憶させておく半導体記憶装置を搭載した半導体撮像装置であって、前記半導体記憶装置はＮ型領域に形成されるとともに、前記半導体撮像装置の外部から入射する光を遮光する遮光膜が前記半導体記憶装置上に備えられたことを最も主要な特徴とする。
【発明の効果】
【００１２】
本発明の半導体撮像装置は、データを一時的に記憶させておく半導体記憶装置はＮ型領域に形成されるため、たとえ半導体記憶装置が形成される領域に強い光が入射したとしても、Ｎ型領域では光電変換により発生した電荷を引き抜くことが可能となるので、半導体記憶装置が形成されるＮ型領域での光電変換により発生した電荷に起因する、メモリなどのダイナミック回路での誤動作や画素の混色を抑えることができるという利点がある。また、半導体撮像装置の外部から入射する光を遮光する遮光膜が前記半導体記憶装置上に備えられたことから、半導体記憶装置への光の入射を阻止することができるので、半導体記憶装置が形成されるＮ型領域での光電変換が抑制される。これによって、メモリなどのダイナミック回路での誤動作や画素の混色を抑えることができるという利点がある。
【００１３】
上記説明したように、本発明の半導体撮像装置によれば、市場出荷後の外部光による回路誤動作を防ぎ、ダイナミック回路や電荷蓄積型メモリセルを含む半導体記憶装置の内蔵化が可能となり、半導体撮像装置の高機能化が実現できる。また半導体記憶装置を内蔵することで複雑な信号処理をセンサーとの1チップ化することが可能になり、これによって、高精度、高画質な画像データを得ることができるようになる。
【発明を実施するための最良の形態】
【００１４】
半導体撮像装置に組み込まれるダイナミック回路や電荷蓄積型のメモリセルを持つメモリについては、外部からの光を遮光するとともに光電変換による影響を抑えるという目的を、データを一時的に記憶させておく半導体記憶装置をＮ型領域に形成するとともに半導体撮像装置の外部から入射する光を遮光する遮光膜を上記半導体記憶装置上に備えることで事実現像でき、また、従来の配線厚および層間絶縁膜の薄膜化を可能にすることで斜め入光に対しても画素開口部からのイメージセンサー回路部分への斜め入射を防ぐことが実現できる。また遮光膜を最上位層に１層化することが可能となる。
【００１５】
また、レイアウト設計上、遮光配線層および遮光膜の境界部分など配線層や遮光膜だけでは十分に遮光しきれない部分の下地をＮ型領域（例えば、Ｎ型半導体基板、Ｐ型半導体基板中のＮウエルもしくは半導体基板のＰウエル中のＮウエル）に設計することで光電変換による影響を抑えた。
【実施例１】
【００１６】
本発明の半導体撮像装置に係る第１実施例を、図１のレイアウト図および図２の概略構成断面図によって説明する。
【００１７】
図１に示すように、半導体撮像装置１０は、Ｎ型基板（Ｎ型領域）１１に画素部１２が配置され、この画素部１２の一側部に画素駆動・読み出し部１３が配置され、上記画素部１２の他の一側部に画素駆動部１４が配置されている。また上記Ｎ型基板１１には上記画素部１２とは別に信号処理等を行う制御回路１５が配置され、この制御回路１５にはメモリ１６が内蔵されている。
【００１８】
上記画素駆動・読み出し部１３および画素駆動部１４の駆動回路は、ノイズの影響を受けにくくするために、上記Ｎ型基板１１に設けたＰウエル（図示せず）にＮウエル（図示せず）を設け、このＮウエル内に配置されていて、ＰＭＯＳトランジスタがレイアウトされている。上記制御回路１５は上記Ｎ型基板１１にレイアウトされており、ノイズの影響を受けにくくするために、上記Ｎ型基板１１に設けたＰウエル（図示せず）にＮウエル（図示せず）を設け、このＮウエル内に配置されていて、ＰＭＯＳトランジスタがレイアウトされている。また上記メモリ１６は、例えばダイナミック回路や電荷蓄積型メモリセルからなるデータを一時的に記憶させておく半導体記憶装置で構成されている。
【００１９】
次に、上記半導体撮像装置１０を、図２に示す概略構成断面図により説明する。図２に示すように、半導体撮像装置１０はＮ型基板１１にセンサー回路（例えば画素駆動・読み出し部１３、画素駆動部１４の回路）２１のＰＭＯＳトランジスタ２２とＮＭＯＳトランジスタ２３とが形成されており、また同Ｎ型基板１１には周辺回路（例えばメモリ１６を含む制御回路１５の回路）３１のＰＭＯＳトランジスタ３２とＮＭＯＳトランジスタ３３とが形成されている。上記ＮＭＯＳトランジスタ２３はＰウエル４１に形成され上記ＮＭＯＳトランジスタ３３はＰウエル４２に形成されている。
【００２０】
また、上記各トランジスタ上には、各トランジスタのゲート電極２４、２５、３４、３５等を被覆する層間絶縁膜５１が形成され、層間絶縁膜５１内には、図示をしない配線が例えば複数層に形成されている。そして最上層には遮光膜６１、６２が形成されている。この遮光膜６１、６２は、配線を兼ねる構成であってもよい。また、上記ＰＭＯＳトランジスタ２２、３２にあっては、Ｎ型基板１１に図示はしないがＮウエルを形成し、そのＮウエル中に形成することも可能である。
【００２１】
上記半導体撮像装置１０では、外部から強い光（例えば太陽光、サーチライト光等）９０が照射された場合、遮光膜６１、６２が備えられたことから、センサー回路２１や周辺回路２２への光の入射を阻止することができるので、Ｎ型基板１１での光電変換が抑制される。これによって、メモリなどのダイナミック回路での誤動作や画素の混色を抑えることができるという利点がある。
【００２２】
また、半導体撮像装置１０の外部から強い光（例えば太陽光、サーチライト光等）が照射された場合、上記遮光膜６１、６２によって遮光しきれない光がＮ型基板１０に入射され、光電変換により電子（または正孔）が発生する。しかしながら、Ｎ型基板１０に電圧（Ｖｄｄまたは他電圧）を印加することにより、光電変換により発生した電子（または正孔）を逃がすことができる。このため、光電変換により発生した電子（または正孔）が画素領域に侵入することが抑制されるので、画素の混色を抑えることができるという利点がある。また光電変換により発生した電子（または正孔）８１がメモリなどのダイナミック回路に侵入することが抑制されるので、メモリなどのダイナミック回路での誤動作を抑えることができるという利点がある。
【００２３】
上記説明したように、本発明の半導体撮像装置１０によれば、市場出荷後の外部光による回路誤動作を防ぎ、ダイナミック回路や電荷蓄積型メモリセルを含む半導体記憶装置の内蔵化が可能となり、半導体撮像装置１０の高機能化が実現できる。また上記半導体記憶装置を内蔵することで複雑な信号処理をセンサーとの１チップ化とすることが可能になり、これによって、高精度、高画質な画像データを得ることができるようになる。
【００２４】
次に、本発明の半導体撮像装置に係る第２実施例を、図３の概略構成断面図によって説明する。
【００２５】
図３に示すように、第２実施例の半導体撮像装置１０は、第１実施例の構成において、遮光膜を２層に形成したことに相違がある。
【００２６】
すなわち、層間絶縁膜５１上に第１層の遮光膜６１を形成する。さらに遮光膜６１を覆う層間絶縁膜５２を形成した後、層間絶縁膜５２上に第２層目の遮光膜６５、６６を形成したものである。この第２層目の遮光膜６５、６６は、第１層目の遮光膜６１によって遮光しきれない領域を覆うように配置されている。
【００２７】
また、上記遮光膜の配置以外の構成は、前記第１実施例の構成と同様とすることもできるが、ここでは一例として、Ｎ型基板１１にＰウエル４３を形成し、そのＰウエル４３にＮＭＯＳトランジスタ３３を形成し、また上記Ｐウエル４３にＮウエル４４を形成し、Ｎウエル４４にＰＭＯＳトランジスタ３２を形成した構成を示した。この構成は、周辺回路にもセンサー回路にも適用することができる。また、上記第１実施例のセンサー回路２１および周辺回路３１にも適用することができる。このように、遮光膜を２層構成とすることによって、回路領域に対する遮光性を高めることができるが、画素開口部の深さが深くなり過ぎないようにするため、遮光膜は配線を兼ねることが望ましい。
【００２８】
上記第２実施例の構成では、遮光膜を２層構造としたことにより、遮光効果を高めることができる。しかしながら、遮光膜を２層構造としても、外部から強い光（例えば太陽光、サーチライト光等）９０が照射された場合、遮光膜６１、６５、６６によって遮光しきれない光がＮ型基板１１に入射されル場合がある。しかしながら、前記第１実施例で説明したように、Ｎ型基板１１に電圧（Ｖｄｄまたは他電圧）を印加することにより、Ｎ型基板１１において光電変換により発生した電子（または正孔）（図示せず）を逃がすことができる。このため、光電変換により発生した電子（または正孔）が画素領域に侵入することが抑制されるので、画素の混色を抑えることができるという利点がある。また光電変換により発生した電子（または正孔）がメモリなどのダイナミック回路に侵入することが抑制されるので、メモリなどのダイナミック回路での誤動作を抑えることができるという利点がある。
【００２９】
次に、本発明の半導体撮像装置に係る第３実施例を、図４の概略構成断面図によって説明する。
【００３０】
図４に示すように、第３実施例の半導体撮像装置１０は、第２実施例の構成において、第１層目の遮光膜６１と第２層目の遮光膜６５とがともに配線を兼ねる場合のレイアウト例である。
【００３１】
遮光膜の配置以外は、前記第１実施例と同様である。したがって、半導体撮像装置１０は、Ｎ型基板１１に画素部１２が配置され、この画素部１２の一側部に画素駆動・読み出し部１３が配置され、上記画素部１２の他の一側部に画素駆動部１４が配置されている。また上記Ｎ型基板１１には上記画素部１２とは別に信号処理等を行う制御回路１５が配置され、この制御回路１５にはメモリ１６が内蔵されている。
【００３２】
上記画素駆動・読み出し部１３および画素駆動部１４の駆動回路は、ノイズの影響を受けにくくするために、上記Ｎ型基板１１に設けたＰウエル（図示せず）にＮウエル（図示せず）を設け、このＮウエル内に配置されていて、ＰＭＯＳトランジスタがレイアウトされている。上記制御回路１５は上記Ｎ型基板１１にレイアウトされており、ノイズの影響を受けにくくするために、上記Ｎ型基板１１に設けたＰウエル（図示せず）にＮウエル（図示せず）を設け、このＮウエル内に配置されていて、ＰＭＯＳトランジスタがレイアウトされている。また上記メモリ１６は、例えばダイナミック回路や電荷蓄積型メモリセルからなるデータを一時的に記憶させておく半導体記憶装置で構成されている。
【００３３】
そして、第１層目の遮光膜６１は、所定の間隔を持って並行に配列されている。さらに第２層目の遮光膜６５は、平面視して、第１層目の遮光膜６１と重なり合うようにかつ第１層目の遮光膜６１でできた隙間を埋めるように配置されている。図面では、第１層目の遮光膜６１が３本、第２層目の遮光膜６５が２本しか示されてはいないが、実際には、必要に応じてそれぞれが多数本形成されている。なお、光を画素に入射させる光路となる画素開口部（図示せず）の深さが、画素領域の画素への入射光量に影響を及ぼさない範囲であれば、上記遮光膜を２層よりも多層に形成することもできる。この場合には、遮光膜は配線と兼用させることが好ましい。
【００３４】
上記第３実施例のごとく、遮光膜が平面視、重なり合うように配置されることにより、外部からの光を遮光して、任意のnodeへの帯電を防ぎ回路誤動作がしないようにすることができる。このような構成であれば遮光膜のみでほぼ外部から基板に入射する光を遮光することができるが、遮光膜が形成される領域の周辺から基板へ光が入射された場合であっても、上記第１、第２実施例で説明したように、Ｎ型基板から光電変換で発生した（図示せず）（正孔）を抜き取ることができるので、画素領域に侵入することが抑制されるので、画素の混色を抑えることができるとともに、メモリなどのダイナミック回路に侵入することが抑制されるので、メモリなどのダイナミック回路での誤動作を抑えることができる。
【００３５】
次に、本発明の半導体撮像装置に係る第４実施例を、図５のレイアウト図および図６の概略構成断面図によって説明する。
【００３６】
図５に示すように、第４実施例の半導体撮像装置１０は、第１実施例の構成において、光透過率の低い遮光膜６９を上層に形成した場合のレイアウト例である。遮光膜の配置以外は、前記第１実施例と同様である。
【００３７】
遮光膜の配置以外は、前記第１実施例と同様である。したがって、半導体撮像装置１０は、Ｎ型基板１１に画素部１２が配置され、この画素部１２の一側部に画素駆動・読み出し部１３が配置され、上記画素部１２の他の一側部に画素駆動部１４が配置されている。また上記Ｎ型基板１１には上記画素部１２とは別に信号処理等を行う制御回路１５が配置され、この制御回路１５にはメモリ１６が内蔵されている。
【００３８】
上記画素駆動・読み出し部１３および画素駆動部１４の駆動回路は、ノイズの影響を受けにくくするために、上記Ｎ型基板１１に設けたＰウエル（図示せず）にＮウエル（図示せず）を設け、このＮウエル内に配置されていて、ＰＭＯＳトランジスタがレイアウトされている。上記制御回路１５は上記Ｎ型基板１１にレイアウトされており、ノイズの影響を受けにくくするために、上記Ｎ型基板１１に設けたＰウエル（図示せず）にＮウエル（図示せず）を設け、このＮウエル内に配置されていて、ＰＭＯＳトランジスタがレイアウトされている。また上記メモリ１６は、例えばダイナミック回路や電荷蓄積型メモリセルからなるデータを一時的に記憶させておく半導体記憶装置で構成されている。
【００３９】
そして、遮光膜６９は、上記メモリ１６上を覆うように配置されている。この遮光膜６９は、金属膜のような遮光効果の高い膜（光透過率の低い膜）を用いることが好ましいが、例えばカラーフィルターを複数層（例えば赤色フィルタ層、緑色フィルタ層、青色フィルタ層のうちの少なくとも２層以上）に形成することにより形成することもできる。
【００４０】
次に、上記半導体撮像装置１０を、図６に示す概略構成断面図により説明する。図６に示すように、遮光膜の配置以外は、前記第２実施例と同様である。すなわち、層間絶縁膜５１上に回路領域上の全面を被覆するように遮光膜６９を形成する。また、上記遮光膜の配置以外の構成は、前記第１実施例の構成と同様とすることもできるが、ここでは一例として、Ｎ型基板１１にＰウエル４３を形成し、そのＰウエル４３にＮＭＯＳトランジスタ３３を形成し、また上記Ｐウエル４３にＮウエル４４を形成し、Ｎウエル４４にＰＭＯＳトランジスタ３２を形成した構成を示した。この構成は、周辺回路にもセンサー回路にも適用することができる。また、上記第１実施例のセンサー回路２１および周辺回路３１にも適用することができる。
【００４１】
上記第４実施例のごとく、遮光膜が配置されることにより、遮光膜のみでほぼ外部から基板に入射する光を遮光することができるが、遮光膜が形成される領域の周辺から基板へ光が入射された場合であっても、上記第１乃至第３実施例で説明したように、Ｎ型基板から光電変換で発生した電子（正孔）（図示せず）を抜き取ることができるので、画素領域に侵入することが抑制されるので、画素の混色を抑えることができるとともに、メモリなどのダイナミック回路に侵入することが抑制されるので、メモリなどのダイナミック回路での誤動作を抑えることができる。
【００４２】
次に、本発明の半導体撮像装置に係る第５実施例を、図７のレイアウト図および図８の概略構成断面図によって説明する。
【００４３】
図７に示すように、半導体撮像装置１００は、Ｐ型基板１１１にＮウエル（図示せず）を設け、このＮウエル内に画素部１２と画素駆動・読み出し部１３と画素駆動部１４が配置されている。上記画素駆動・読み出し部１３は画素部１２の一側部に配置され、上記画素駆動部１４は画素部１２の他の一側部に配置されている。また上記Ｐ型基板１１１に別のＮウエル（図示せず）を設け、このＮウエル内には上記画素部１２とは別に信号処理等を行う制御回路１５が配置され、この制御回路１５にはメモリ１６が内蔵されている。
【００４４】
上記画素駆動・読み出し部１３および画素駆動部１４の駆動回路は、ノイズの影響を受けにくくするために、上記Ｎウエル内に配置されていて、ＰＭＯＳトランジスタがレイアウトされている。上記制御回路１５は、ノイズの影響を受けにくくするために、上記Ｎウエル（図示せず）内に配置されていて、ＰＭＯＳトランジスタがレイアウトされている。また上記メモリ１６は、例えばダイナミック回路や電荷蓄積型メモリセルからなるデータを一時的に記憶させておく半導体記憶装置で構成されている。
【００４５】
次に、上記半導体撮像装置１００を、図８に示す概略構成断面図により説明する。図８に示すように、半導体撮像装置１００はＰ型基板１１１にセンサー回路（例えば画素駆動・読み出し部１３、画素駆動部１４の回路）２１のＰＭＯＳトランジスタ２２とＮＭＯＳトランジスタ２３とが形成されており、また同Ｐ型基板１１１には周辺回路（例えばメモリ１６を含む制御回路１５の回路）３１のＰＭＯＳトランジスタ３２とＮＭＯＳトランジスタ３３とが形成されている。上記ＰＭＯＳトランジスタ２２はＰ型基板１１１に形成されたＮウエル４７に形成され、上記ＰＭＯＳトランジスタ３２はＰ型基板１１１に形成されたＮウエル４８に形成されている。上記ＮＭＯＳトランジスタ２３はＮウエル４７に形成されたＰウエル４１に形成され、上記ＮＭＯＳトランジスタ３３はＮウエル４８に形成されたＰウエル４２に形成されている。
【００４６】
また、上記各トランジスタ上には、各トランジスタのゲート電極２４、２５、３４、３５等を被覆する層間絶縁膜５１が形成され、層間絶縁膜５１内には、図示をしない配線が例えば複数層に形成されている。そして最上層には遮光膜６１、６２が形成されている。この遮光膜６１、６２は、配線を兼ねる構成であってもよい。
【００４７】
上記半導体撮像装置１００では、外部から強い光（例えば太陽光、サーチライト光等）９０が照射された場合、遮光膜６１、６２が備えられたことから、センサー回路２１や周辺回路２２への光の入射を阻止することができるので、Ｎ型領域のＮウエル４７、４８での光電変換が抑制される。これによって、メモリなどのダイナミック回路での誤動作や画素の混色を抑えることができるという利点がある。
【００４８】
また、半導体撮像装置１００の外部から強い光（例えば太陽光、サーチライト光等）が照射された場合、上記遮光膜６１、６２によって遮光しきれない光がＮ型領域のＮウエル４７、４８に入射され、光電変換により電子（または正孔）８１が発生する。しかしながら、Ｎ型領域のＮウエル４７、４８に電圧（Ｖｄｄまたは他電圧）を印加することにより、光電変換により発生した電子（または正孔）８１を逃がすことができる。このため、光電変換により発生した電子（または正孔）８１が画素領域に侵入することが抑制されるので、画素の混色を抑えることができるという利点がある。また光電変換により発生した電子（または正孔）８１がメモリなどのダイナミック回路に侵入することが抑制されるので、メモリなどのダイナミック回路での誤動作を抑えることができるという利点がある。
【００４９】
上記説明したように、本発明の半導体撮像装置１００によれば、市場出荷後の外部光による回路誤動作を防ぎ、ダイナミック回路や電荷蓄積型メモリセルを含む半導体記憶装置の内蔵化が可能となり、半導体撮像装置１００の高機能化が実現できる。また上記半導体記憶装置を内蔵することで複雑な信号処理をセンサーとの１チップ化とすることが可能になり、これによって、高精度、高画質な画像データを得ることができるようになる。
【００５０】
なお、本発明でいう遮光膜は、完全に光を遮る膜および光（例えば可視光）透過率が低い材質で形成された膜をいう。ここでの光透過率が低い材質で形成された膜とは、例えば光透過率が３０％以下の膜をいう。このような膜としては、例えばカラーフィルターを重ねて形成したような膜がある。
【００５１】
上記半導体撮像装置の製造方法は、Ｎ型領域を形成する必要がある領域については、レジストマスクを用いた通常のイオン注入法によりＮ型領域を形成することができ、その後、イオン注入領域の活性化熱処理を行う。この活性化処理は、トランジスタを形成する際に行う活性化熱処理と同じに行うこともできる。その他の画素部の形成工程、周辺回路の製造回路の形成工程は、通常の製造方法を適用することができる。
【産業上の利用可能性】
【００５２】
本発明の半導体撮像装置は、揮発性半導体記憶装置を内蔵した半導体撮像装置として、特にはＣＭＯＳ型半導体撮像装置に適用することが好適である。
【図面の簡単な説明】
【００５３】
【図１】本発明の半導体撮像装置に係る第１実施例を示すレイアウト図である。
【図２】本発明の半導体撮像装置に係る第１実施例を示す概略構成断面図である。
【図３】本発明の半導体撮像装置に係る第２実施例を示す概略構成断面図である。
【図４】本発明の半導体撮像装置に係る第３実施例を示すレイアウト図である。
【図５】本発明の半導体撮像装置に係る第４実施例を示すレイアウト図である。
【図６】本発明の半導体撮像装置に係る第４実施例を示す概略構成断面図である。
【図７】本発明の半導体撮像装置に係る第５実施例を示すレイアウト図である。
【図８】本発明の半導体撮像装置に係る第５実施例を示す概略構成断面図である。
【図９】従来の半導体撮像装置の一例を示す概略構成断面図である。
【図１０】従来の半導体撮像装置における光電変換による影響を説明する概略構成断面である。
【図１１】従来の半導体撮像装置の一例を示す概略構成断面図である。
【符号の説明】
【００５４】
１０…半導体撮像装置、１１…Ｎ型基板（Ｎ型領域）、１６…メモリ（半導体記憶装置）、６１,６２…遮光膜
【図１】
2005150140.tif 000003
【図２】
2005150140.tif 000004
【図３】
2005150140.tif 000005
【図４】
2005150140.tif 000006
【図５】
2005150140.tif 000007
【図６】
2005150140.tif 000008
【図７】
2005150140.tif 000009
【図８】
2005150140.tif 000010
【図９】
2005150140.tif 000011
【図１０】
2005150140.tif 000012
【図１１】
2005150140.tif 000013