(57)【要約】【課題】コラムスペーサをブラックマトリックスに沿って配列して、配向不良領域から光が漏れることを防止することにより、コントラスト比を向上させることができるインプレーンスイッチングモード液晶表示素子を提供する。【解決手段】インプレーンスイッチングモード液晶表示素子は、第１基板及び第２基板と、前記第１基板に形成されて複数の画素を定義する複数のゲートライン及びデータラインと、前記第１基板の各画素内に配置されるスイッチング素子と、前記第１基板の各画素内に配列されて横電界を生成する少なくとも１対の電極と、前記第２基板に形成されて光を遮断するブラックマトリックスと、前記第１基板と前記第２基板間に配置されて前記ブラックマトリックスと整列されるコラムスペーサとから構成される。【選択図】図１
2005321810.tif 000002
【特許請求の範囲】
【請求項１】
第１基板及び第２基板
前記第１基板にＸ方向に延在して形成された複数のゲートラインとＹ方向に延在して形成された複数のデータラインであって、複数の画素を定義する複数のゲートライン及びデータライン、
前記第１基板の各画素内に配置され、該データラインの１つに接続されたスイッチング素子、
前記第１基板の各画素内に前記データラインと実質的に平行に配列されて横電界を生成する第１と第２の電極であって、共通電位に接続された第１電極と該データラインに該スイッチング素子を介して接続された第２電極、及び
前記第１基板と前記第２基板間に配置され、該第１基板と第２基板間のセルギャップを一定に維持するためのコラムスペーサとから構成されたインプレーンスイッチングモード液晶装置において、
前記データラインは、ゲートラインとその次のゲートラインとの間で屈曲部を有し、該屈曲部は、該データラインに関し該データラインに接続されたスイッチング素子が形成されていない領域側に突出しており、
前記第１電極の２つの区域が、前記データラインの両側に該データラインの屈曲に沿って形成されており、
前記コラムスペーサは、Ｙ方向に延在するコラムスペーサのラビング影領域が前記データラインの両側に沿って形成された前記第１電極の２つの区域の間に入るよう配置されていることを特徴とするインプレーンスイッチングモード液晶表示装置。
【請求項２】
前記コラムスペーサは、前記ゲートライン上に配置されることを特徴とする請求項１に記載のインプレーンスイッチングモード液晶表示装置。
【請求項３】
前記スイッチング素子は、薄膜トランジスタであることを特徴とする請求項１に記載のインプレーンスイッチングモード液晶表示装置。
【請求項４】
前記薄膜トランジスタは、
前記第１基板上に形成されるゲート電極と、
前記ゲート電極が形成された前記第１基板全体にわたって積層される絶縁層と、
前記絶縁層上に形成される半導体層と、
前記半導体層上に形成されるソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極が形成された前記第１基板全体にわたって積層される保護層と、
からなることを特徴とする請求項３に記載のインプレーンスイッチングモード液晶表示装置。
【請求項５】
前記第２基板に形成されて画像非表示領域に光が透過することを遮断するブラックマトリックスを含み、
該ブラックマトリックスの縁は前記データラインの両側に沿って形成された前記第１電極の区域の縁と重なっていることを特徴とする請求項１に記載のインプレーンスイッチングモード液晶表示素子。
【請求項６】
前記第１電極は前記第１基板に配置され、前記第２電極は前記保護層上に配置されることを特徴とする請求項４に記載のインプレーンスイッチングモード液晶表示素子。
【請求項７】
前記第１電極は金属からなり、前記第２電極は透明な導電物質からなることを特徴とする請求項６に記載のインプレーンスイッチングモード液晶表示素子。
【請求項８】
前記第１電極及び第２電極は、前記保護層上に配置されることを特徴とする請求項４に記載のインプレーンスイッチングモード液晶表示素子。
【請求項９】
前記第１電極及び第２電極は、透明な導電物質からなることを特徴とする請求項９に記載のインプレーンスイッチングモード液晶表示素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インプレーンスイッチング(In-Plane Switching：ＩＰＳ)モード液晶表示装置に関し、特に、コラムスペーサとデータラインとを整列させて、配向膜のラビング時、コラムスペーサによる配向不良領域から光が漏れることを防止することにより、コントラスト比を向上させたインプレーンスイッチングモード液晶表示装置に関する。
【背景技術】
【０００２】
近来、携帯電話、ＰＤＡ、ノートブックコンピュータのような各種の携帯用電子機器が発展するにつれて、これに適用できる軽薄短小型の平板表示装置に対する要求が次第に増大している。
【０００３】
このような平板表示装置としては、ＬＣＤ(液晶装置)、ＰＤＰ(プラズマ表示装置)、ＦＥＤ(電界放出装置)、ＶＦＤ(真空蛍光表示装置)などが活発に研究されているが、量産化技術、駆動手段の容易性、高画質の実現という理由により、現在は液晶表示装置が脚光を浴びている。
【０００４】
このような液晶表示素子においては、液晶分子の配列によって多様な表示モードが存在するが、現在は、白黒表示が容易で、且つ応答速度が速く駆動電圧が低いという利点により、主にＴＮ(Twisted Nematic)モード液晶表示素子が使用されている。このようなＴＮモード液晶表示素子においては、基板と水平に配向された液晶分子が、電圧が印加されることによって基板とほぼ垂直に配向される。従って、液晶分子の屈折率異方性により、電圧印加時に視野角が狭くなるという問題があった。
【０００５】
このような視野角の問題を解決するために、近来、広視野角特性を有する各種モードの液晶表示素子が提案されているが、その中でも、ＩＰＳモード液晶表示素子が実際に量産に適用されている。このようなＩＰＳモード液晶表示素子は、画素内に平行に配列された少なくとも１対の電極を形成して、基板と実質的に平行な横電界を形成することにより、液晶分子を平面状に配向させるものである。
【０００６】
液晶表示装置の液晶パネルは第１と第２の基板からなり、その基板の間に液晶が挿入されている。そして液晶分子にプレティルト角を与えながら一定方向に配向させるために、配向膜が設けられ、配向膜を一定方向にロール状の繊維等でラビング処理をしている。
【０００７】
又、液晶パネルにあっては、第１と第２の基板を所定の間隔（セルギャップ）だけ離間を維持するスペーサが、基板の内側表面の配向膜上に設けられる。スペーサの１つの例として、ボール状のボールスペーサが使用されている。ボールスペーサは、ラビング処理のなされた配向膜上に散布される。しかし、ボールスペーサが均一に分布しにくいこと、ボールスペーサが凝結する場合にセルギャップを一定に維持できなくなること、ボールスペーサが光を散乱させること等の問題を有している。一方、コラムスペーサは、第１と第２の基板のいずれか一方の表面の所定の位置に形成されるが、ラビング処理がされる前の配向膜表面に形成される。つまり、コラムスペーサが形成された後の配向膜表面をラビング処理することになる。
【０００８】
ラビング工程においては、ラビング布が備えられたラビングローラを配向膜と摩擦させて行う。このラビングを、セルギャップと同じ高さのコラムスペーサが形成されている配向膜上に行うとき、ラビング方向にコラムスペーサの後方にラビングがされない影の領域部分が生じてしまうことがあることが判明した。そして、このラビング処理が十分になされない影の領域では、液晶分子の配向が制御されず不規則となる。即ち配向不良領域が生じ、ノーマルブラックモード時に光が漏れる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、このような問題点を解決するためになされたもので、コラムスペーサをブラックマトリックスに沿って配列して、配向不良領域から光が漏れることを防止することにより、コントラスト比を向上させることができるインプレーンスイッチングモード液晶表示素子を提供することを目的とする。 
【課題を解決するための手段】
【００１０】
このような目的を達成するために、本発明の一実施形態によるインプレーンスイッチングモード液晶表示素子は、第１基板及び第２基板と、第１基板に形成されて複数の画素を定義する複数のゲートライン及びデータラインと、第１基板の各画素内に配置されるスイッチング素子と、第１基板の各画素内にデータラインと実質的に平行に配列されて横電界を生成する少なくとも１つの第１電極及び第２電極と、第１基板と前記第２基板間に配置され、これらの第１基板と第２基板間のセルギャップを一定に維持するためのコラムスペーサとから構成され、前記データラインは、少なくとも１回折曲され、コラムスペーサは、折曲されたデータラインの突出領域近傍に配置されることを特徴とする。
【００１１】
コラムスペーサは、記ゲートライン上に配置され、データラインの折曲部は、前記スイッチング素子が形成されていない領域に突出する。第２基板には、ブラックマトリックスが形成されるが、ブラックマトリックスは、データライン及びその両側面の第１電極上に配置される。コラムスペーサにより発生する配向不良領域が、ブラックマトリックスにより遮断されることによって、光が漏れることが防止される。
【００１２】
本発明においては、データラインは、ゲートラインとその次のゲートラインとの間で屈曲部を有し、屈曲部は、データラインに関しデータラインに接続されたスイッチング素子が形成されていない領域側に突出しており、第１電極の２つの区域が、データラインの両側に該データラインの屈曲に沿って形成されており、そしてコラムスペーサは、Ｙ方向に延在するコラムスペーサのラビング影領域がデータラインの両側に沿って形成された第１電極の２つの区域の間に入るよう配置されている。
【発明の効果】
【００１３】
本発明によるインプレーンスイッチングモード液晶表示素子においては、液晶パネルに形成されるコラムスペーサ、及びダミー領域に形成されるコラムスペーサが、データラインに沿って形成されるブラックマトリックスと整列されるので、コラムスペーサによる配向不良領域に起因する光漏れ領域が前記ブラックマトリックスにより遮断される。その結果、ノーマリブラックモードで画面上に光が漏れることを遮断することができ、ＩＰＳモード液晶表示素子のコントラスト比を向上させることができる。
【発明を実施するための最良の形態】
【００１４】
一般に、コラムスペーサは、大面積の液晶表示素子に主に使用されるため、液晶表示素子のサイズが大型化するにつれて、コラムスペーサの使用によって発生する上述のようなコントラスト比の低下を解決することが、ＩＰＳモード液晶表示素子の品質を向上させるために必要である。ところが、現実的に、コラムスペーサによりラビングが不完全に行われる領域を除去することは困難である。
【００１５】
本発明においては、コラムスペーサが形成される位置、及びデータラインの形状を考慮し、コラムスペーサをデータラインに沿って形成されるブラックマトリックスと整列させて光漏れを防止する。
【００１６】
以下、添付の図面を参照して本発明の好ましい実施形態を説明する。
図１は、本発明の一実施形態によるＩＰＳモード液晶表示素子の構造を示す平面図である。図１に示すように、本発明によるＩＰＳモード液晶表示素子は、Ｘ方向に延在する複数のゲートライン１０３とＹ方向に延在する複数のデータライン１０４とにより定義される複数の画素を含む。前記各画素内のゲートライン１０３とデータライン１０４との交差領域には、ゲート電極１１１と、前記ゲート電極１１１上に形成され、走査信号の印加によって活性化されてチャネル層を形成する半導体層１１２と、前記半導体層１１２上に形成されるソース電極１１３及びドレイン電極１１４とからなる薄膜トランジスタ１１０が配置される。スイッチング素子としての薄膜トランジスタはデータライン１０４の１つとそのソース電極１１３で接続されている。
【００１７】
前記データライン１０４は、１つのゲートラインとその次のゲートラインとの間でジグザグ状に折曲されて画素を２つのドメインに分割する。即ち、画素の中央を基準に前記画素を所定の角度で折曲して対称させることにより、主視野角が補償される２つのドメインに分割するものである。本実施例においては、データライン１０４の折曲部が、そのデータライン１０４に接続されている薄膜トランジスタ１１０が形成されていない領域(即ち、データライン１０４の左側領域)側に突出して形成される。
【００１８】
画素内には、前記データライン１０４と実質的に平行に配列された共通電極１０５及び画素電極１０７が配置されている。前記共通電極１０５及び画素電極１０７は、前記データライン１０４と同様に、周知の薄膜トランジスタ１１０が形成されていない領域側に向って突出するように折曲されている。また、画素の上部領域には、前記共通電極１０５と接続される共通ライン１１６が配置され、前記共通ライン１１６上には、前記画素電極１０７と接続される画素電極ライン１１７が配置されて、前記共通ライン１１６と画素電極ライン１１７間に蓄積容量が形成される。
【００１９】
図１に示すように、コラムスペーサ１１８は、前記データライン１０４左側のゲートライン１０３上に形成される。即ち、コラムスペーサ１１８は、薄膜トランジスタ１１０が形成されていない領域のゲートライン１０３上に形成される。このようなコラムスペーサ１１８は、各画素に配置されるので、液晶パネル１０１全体にわたって、前記データライン１０４の左側にｙ軸方向に沿って一列に配列される。このコラムスペーサ列に関し、ラビング方向であるＹ方向にコラムスペーサの幅で延在する図示の点線領域をコラムスペーサのラビング影領域１１９と、ここで用語上定義する。前記コラムスペーサ１１８は、熱硬化性樹脂からなるもので、熱硬化性樹脂などを塗布した後にパターニングすることにより形成される。このように、前記コラムスペーサ１１８は、パターニングにより形成されるので、パターンスペーサともいう。ここで、前記コラムスペーサ１１８は、前記薄膜トランジスタ１１０が形成される第１基板に形成されることもでき、カラーフィルタ層(図示せず)が形成される第２基板に形成されることもできる。
【００２０】
このように構成された液晶パネル１０１をラビングする場合、ジグザグ状の電極１０４，１０５及びデータライン１０４の方向（Ｙ方向）に沿って（Ｙ方向）行われる。前記コラムスペーサ１１８が配列された方向に沿って、即ちコラムスペーサのラビング領域１１９である前記データライン１０４の左側にラビングが不完全に行われた領域(配向不良領域)が発生し、その結果、前記配向不良領域を通じて液晶パネル１０１への光漏れが発生し、前記データライン１０４の左側にｙ軸方向に帯状の光漏れ領域１１９が発生する。
【００２１】
一方、データライン１０４の両側には、共通電極１０５の２つの区域が隣接してデータラインの屈曲に沿って配列される。共通電極１０５の２つの区域は、データライン１０４と画素電極１０７間に発生する電界を遮断して、共通電極１０５と画素電極１０７間に発生する横電界の歪曲を防止するためのものである。従って、前記データライン１０４領域に形成されるブラックマトリックス(図１において、ブラックマトリックスの内側線を太線で示している)は、前記データライン１０４領域に透過する光だけでなく、前記データライン１０４の両側面に配置された共通電極１０５区域に透過する光も遮断しなければならないので、前記ブラックマトリックスは、前記データライン１０４だけでなく、その両側面に形成された共通電極１０５の区域を覆うよう、共通電極の区域の線に沿って形成される。
【００２２】
図１に示すように、コラムスペーサのラビング影領域即ち光漏れ領域１１９は、前記データライン１０４とその左側に配置された共通電極１０５の区域に沿って配列される。このような光漏れ領域１１９の配列は、前記データライン１０４の折曲部位が左側領域(即ち、薄膜トランジスタ１１０が形成されていない領域)に突出するようにすることで可能となる。
【００２３】
一方、図６に示す説明のための参考図は、共通と画素電極そしてデータライン４の折り曲りの突出方向が、そのデータラインに接続された薄膜トランジスタ１０の形成されている領域側方向に向いている場合で、図１の折り曲り方向と逆である。この場合、コラムスペーサ１８のコラムスペーサのラビング影領域１９はブラックマトリックスで被覆されていない画素領域上に形成されてしまう。図１の本発明実施例ではコラムスペーサラビング影領域、即ち光漏れ領域１１９は、ブラックマトリックスの開口である画素領域上には形成されていない。
【００２４】
このように、光漏れ領域１１９が前記データライン１０４及びその左側の共通電極１０５の区域に沿って配列されることによって、ラビング影領域である前記光漏れ領域１１９は、実質的にブラックマトリックス内に配列されるので、液晶パネル１０１の外部に漏れる光がブラックマトリックスにより遮断されることになる。
【００２５】
図１のII−II’線についてとった断面を示す図２ａのＩＰＳモード液晶表示素子において、共通電極１０５は、第１基板１２０上に薄膜トランジスタのゲート電極１１１と同じ工程により形成され、画素電極１０７は、保護層１２４上にＩＴＯ(Indium Tin Oxide)やＩＺＯ(Indium Zinc Oxide)のような透明な導電物質から形成される。符号１２０、１２２、１２４、１３０、１３２及び１３４はそれぞれ、第１基板、絶縁層、保護層、第２基板、ブラックマトリックス及びカラーフィルタである。また、本発明によるＩＰＳモード液晶表示素子においては、図２ｂに示すように、共通電極１０５と画素電極１０７の両方とも、保護層１２４上にＩＴＯやＩＺＯのような透明な導電物質から形成することもできる。このように、これらの共通電極１０５及び画素電極１０７を透明な導電物質から形成することは、ＩＰＳモード液晶表示素子の輝度及び開口率を向上させるためのものである。又、共通電極１０５と画素電極１０７をゲート電極１１１と同じ層として形成することもできる。
【００２６】
また、データラインとコラムスペーサとの整列、またはデータライン領域に形成されるブラックマトリックスとコラムスペーサとの整列の観点によれば、図３に示すように、コラムスペーサ２１８がゲートライン２０３とデータライン２０４との交差点に形成される構造も可能である。この構造でも、前記コラムスペーサ２１８により形成されるコラムスペーサのラビング影領域である光漏れ領域２１９がデータライン２０４と共通電極２０５のデータラインの両側にある区域の内側に配置されるので、データライン２０４と共通電極２０５のデータラインの両側にある区域に沿って形成されるブラックマトリックスにより前記光漏れ領域２１９が遮断されることになる。
【００２７】
一方、ＩＰＳモード液晶表示素子の製作に際して、その工程は実質的にガラス基板上で進行する。即ち、複数の液晶パネルが形成されるガラス基板上で薄膜トランジスタ工程及びカラーフィルタ工程が進行した後、ガラス基板を単位パネルに分離することにより、ＩＰＳモード液晶表示素子を完成することになる。ところが、近来、大面積の液晶表示素子に対する要求が増加するにつれて、複数の液晶パネルが形成されるガラス基板のサイズも大型化している。ガラス基板の大型化は、ガラス基板の重さの増加を意味するものである。従って、ガラス基板単位で工程を進行する場合、パネル領域にコラムスペーサを形成しても、ガラス基板の重さにより所望のセルギャップを維持しにくくなる。このような問題を解決するためには、液晶パネルが形成されていないダミー領域にもコラムスペーサを形成して、液晶パネルではないガラス基板全体のセルギャップを一定に維持すべきである。
【００２８】
図４に複数の液晶パネル４０１が形成された大面積ガラス基板４００を示す。図４においては、ガラス基板４００に４つの液晶パネル４０１が形成されているが、これは説明の便宜のためのもので、ガラス基板４００には、２つの液晶パネル４０１が形成されることもでき、６つまたはそれ以上の液晶パネル４０１が形成されることもできる。
【００２９】
図４に示すように、液晶パネル４０１が形成されていないダミー領域４５０には、コラムスペーサ４５８が形成されている。前記ダミー領域４５０のコラムスペーサ４５８は、該ダミー領域４５０のガラス基板４００を支持してガラス基板４００全体のセルギャップを維持することにより、液晶パネル４０１内部のセルギャップを一定に維持するためのものである。前記液晶パネル４０１に形成された配向膜に行われるラビングは、液晶パネル４０１単位ではなく、ガラス基板４００単位でその全体に行われる。言い換えれば、大型のラビングロールで前記ガラス基板４００全体をラビングすることにより、前記各液晶パネル４０１の配向方向を決定することになる。ところが、前記ガラス基板４００のダミー領域４５０には前記コラムスペーサ４５８が配置されているので、ラビングに際して、前記コラムスペーサ４５８によるコラムスペーサラビング影領域である配向不良領域４１９が発生することになる。前記ダミー領域４５０のコラムスペーサ４５８により発生する配向不良領域４１９は、ラビング方向に沿って前記ガラス基板４００全体に発生するため、前記ダミー領域４５０だけでなく前記液晶パネル４０１にも発生する。従って、前記ダミー領域４５０のコラムスペーサ４５８は、画素内に配置されるコラムスペーサと同じ問題を発生させるので、ＩＰＳモード液晶表示素子の品質を向上させるためには、前記ガラス基板４００のダミー領域４５０に配置されたコラムスペーサ４５８による光漏れを除去すべきである。
【００３０】
図５は、図４のＡ部拡大図である。図５に示すように、液晶パネル４０１と隣接するガラス基板のダミー領域４５０には、複数のコラムスペーサ４５８が形成されている。ここで、前記液晶パネル４０１は、図１に示す構造からなっているが、図３に示す構造を適用することもできる。前記液晶パネル４０１には、コラムスペーサ４１８がｙ軸方向に沿ってデータライン４０４の左側、即ち、薄膜トランジスタ４１０が形成されていない領域のゲートライン４０３上に配列され、前記ダミー領域４５０のコラムスペーサ４５８も、前記液晶パネル４０１のコラムスペーサ４１８と整列されている。従って、ガラス基板にラビングを行う場合、前記液晶パネル４０１のコラムスペーサ４１８による配向不良領域と、前記ダミー領域４５０のコラムスペーサ４５８による配向不良領域とが、画素内で同じ位置４１９に発生することになる。
【００３１】
一方、前記配向不良領域４１９は、前記データライン４０４に沿って形成されるブラックマトリックス(データライン４０４及びその両側の共通電極４０５にわたって形成される)に沿って配置されるので、前記配向不良領域４１９を通じての光漏れが前記ブラックマトリックスにより遮断される。その結果、光漏れ領域が除去されることによって、コントラスト比が向上する。
【００３２】
前述したように、本発明においては、ガラス基板のダミー領域４５０に形成されるコラムスペース４５８を、液晶パネル４０１のコラムスペーサ４５８と整列させることにより(即ち、ダミー領域４５０のコラムスペーサ４５８を液晶パネル４０１のブラックマトリックスと整列させることにより)、光漏れ領域を効果的に除去することができる。
【００３３】
ここで、前記液晶パネル４０１に形成されるコラムスペーサ４１８が前記データライン４０４と整列されるので、前記コラムスペーサ４１８と整列される前記ダミー領域４５０のコラムスペーサ４５８も、前記液晶パネル４０１のデータライン４０４、詳しくは、前記データライン４０４に沿って形成されるブラックマトリックスと整列されることになる。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態によるインプレーンスイッチングモード液晶表示素子の構造を示す平面図である。
【図２ａ】図１のII−II’線断面図である。
【図２ｂ】図１のII−II’線断面図である。
【図３】本発明の他の実施形態によるインプレーンスイッチングモード液晶表示素子の構造を示す平面図である。
【図４】複数のＩＰＳモード液晶パネルが形成された大面積ガラス基板を示す図である。
【図５】図４のＡ部拡大図である。
【図６】説明上の参考例としてのインプレーンスイッチングモード液晶表示素子の構造を示す平面図である。
【符号の説明】
【００３５】
１０１  液晶パネル
１０３  ゲートライン
１０４  データライン
１０５  共通電極
１０７  画素電極
１１０  薄膜トランジスタ
１１１  ゲート電極
１１２  半導体層
１１３  ソース電極
１１４  ドレイン電極
１１８  コラムスペーサ
１１９  コラムスペーサラビング影領域又は配向不良領域
【図１】
2005321810.tif 000003
【図２ａ】
2005321810.tif 000004
【図２ｂ】
2005321810.tif 000005
【図３】
2005321810.tif 000006
【図４】
2005321810.tif 000007
【図５】
2005321810.tif 000008
【図６】
2005321810.tif 000009