(57)【要約】【課題】メサ型半導体装置のチップ製造工程において暗室作業を無くし、フォトマスクの製作も不要にすることにより製造日数短縮、チップサイズ変更対応を容易にする半導体装置の製造方法を提供する事を目的とする。【解決手段】本発明の製造方法は、ＰＮ接合を形成した半導体基板１上にノズル１８からレジストを噴出させて、開口パターン８を直接形成する工程と、前記レジストをマスクとして半導体基板１にＰＮ接合を貫通するようにメサ溝９を形成する工程と、ノズル１８からガラス粉末を含む粘性体を噴出させて、メサ溝９を覆うように粘性体からなるパターンを直接形成する工程と、前記粘性体パターンを含む半導体基板１を焼成して、前記粘性体パターンをガラスパッシベーション２１に変える工程を備えている。【選択図】図３
2005093584.tif 000002
【特許請求の範囲】
【請求項１】
ＰＮ接合を形成した半導体基板に前記ＰＮ接合を貫通するように溝部を形成する工程と、
ノズルからガラス粉末を含む粘性体を噴出させて、前記溝部を覆うように前記粘性体からなるパターンを直接形成する工程と、
前記粘性体パターンを含む前記半導体基板を焼成して、前記粘性体パターンをガラスパシベーションに変える工程を備えたメサ型半導体装置の製造方法。
【請求項２】
ＰＮ接合を形成した半導体基板上にノズルからレジストを噴出させて、開口パターンを直接形成する工程と、
前記レジストをマスクとして前記半導体基板に前記ＰＮ接合を貫通するように溝部を形成する工程と、
ノズルからガラス粉末を含む粘性体を噴出させて、前記溝部を覆うように前記粘性体からなるパターンを直接形成する工程と、
前記粘性体パターンを含む前記半導体基板を焼成して、前記粘性体パターンをガラスパシベーションに変える工程を備えたメサ型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はメサ型半導体装置の製造方法に関するものであり、チップ製造工程の生産性を改善した工法に関するものである。
【背景技術】
【０００２】
電子機器は日々、市場より低コストで多様な新製品が要求されている。特に近年はそのサイクルも速く多品種・少量生産化が進んでいる。半導体装置についても要望される性能は多様であり低コスト化、短納期化は必要不可欠となっている。
【０００３】
従来のメサ型ダイオードのチップ製造工程チャートを図５に示す（特許文献１参照）。
【０００４】
この製造工程は、拡散層形成、メサ形成、ガラスパシベーション形成、ガラス除去、電極形成、ダイシングで構成されている。以下、これに沿って製造工程を説明する。
【０００５】
図６は従来のメサ型ダイオードにおけるメサ形成までの製造工程説明図である。
【０００６】
Ｎ型高濃度半導体基板（Ｎ+層）１の上にＮ型低濃度半導体層（Ｎ-層）２が形成されており、Ｎ-層２にＰ型不純物を拡散してＰ型拡散層（Ｐ+層）３を形成する（図６（ａ））。
【０００７】
次に、基板１の両面にフォトレジスト４、５を塗布する（図６（ｂ））。表面側に塗布されたレジスト４はパターニング用、裏面側に塗布されたレジスト５は基板保護用である。メサパターン用フォトマスク６を介してレジスト４に紫外線（ＵＶ）７を照射し（図６（ｃ））、さらに現像してメサパターン開口部８を形成する（図６（ｄ））。
【０００８】
次に、開口部８を化学的にエッチングしてメサ溝９を形成した後、レジスト４、５を除去して、メサ形成が完了する（図６（ｅ））。
【０００９】
図７は従来のメサ型ダイオードにおけるメサ形成以降ガラスパシベーションまでの製造工程説明図である。
【００１０】
ガラス電着によりメサ溝９を含む基板全面にガラスパウダーを被着した後、ガラス焼成によりガラスパシベーション１０を形成する（図７（ａ））。
【００１１】
次に、ガラスパシベーション１０上にパターニング用フォトレジスト１１を塗布して（図７（ｂ））、ガラス除去用フォトマスク１２を介してＵＶ７を照射する（図７（ｃ））。
【００１２】
さらに現像を行い、ガラス除去用開口パターン１４を形成する。この時ガラスパシベーションとして残る部分にはレジスト１３がガラスを保護している（図７（ｄ））。
【００１３】
ガラスを化学的にエッチングして、基板開口部１６とガラスパシベーション部１５を形成した後、レジスト１３を除去し、ガラスパシベーション形成工程が完了する（図７（ｅ））。
【００１４】
図８は従来のメサ型ダイオードにおけるガラスパシベーション以降の製造工程説明図である。
【００１５】
基板１の両面にニッケルと続けて金を無電解メッキし、２層金属電極１７を形成する（図８（ａ））。この時、ガラスパシベーション１５で覆われた部分はメッキされない。
【００１６】
最後に、ダイシングにより溝底部でチップを分離形成する（図８（ｂ））。
【００１７】
以上のように、従来のチップ製造工程ではパターニングは暗室でフォトリソグラフィ法により行われ、フォトレジスト塗布、紫外線露光、現像と一度全面に付けて除去することから作業工数が多く、材料効率が悪い。また、フォトマスクの製作・使用も必要であり工数・経費がかさむ。
【００１８】
ガラスパシベーション形成工程も同様でその多くが暗室作業で行われるため、生産性が悪い。
【特許文献１】特開２００３−８６８１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明は、メサ型半導体装置のチップ製造工程において暗室作業を無くし、フォトマスクの製作も不要にすることにより製造日数短縮、チップサイズ変更対応を容易にする半導体装置の製造方法を提供する事を目的とする。
【課題を解決するための手段】
【００２０】
上記課題を解決する為に、本発明のメサ型半導体装置の製造方法は、ＰＮ接合を形成した半導体基板に前記ＰＮ接合を貫通するように溝部を形成する工程と、ノズルからガラス粉末を含む粘性体を噴出させて、前記溝部を覆うように前記粘性体からなるパターンを直接形成する工程と、前記粘性体パターンを含む前記半導体基板を焼成して、前記粘性体パターンをガラスパシベーションに変える工程を備えたものである。
【００２１】
また、上記溝部を形成する工程の前にＰＮ接合を形成した半導体基板上にノズルからレジストを噴出させて、開口パターンを直接形成する工程を追加し、前記レジストをマスクとして前記半導体基板に前記ＰＮ接合を貫通するように溝部を形成するのがさらに好ましい。
【発明の効果】
【００２２】
メサ型半導装置の製造方法で、レジストパターン形成・パシベーション形成時、従来の暗室でのフォトリソグラフィ法に代えてノズル方式を採用することにより暗室を無くし、チップパターン毎、工程毎に必要であったフォトマスクの製作、管理も無くせる。今までパターン形成やガラス除去により捨てられていたレジスト材料やガラス材料も改善し材料効率のアップとなる。
【００２３】
また、ノズル方式はフォトマスクを使用しないため自由なパターン形成が容易となり急なチップサイズ変更や１枚のシリコン基板上に複数個のチップパターンを形成することも出来る。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態について図面を参照しながら説明する。
【００２５】
本発明の実施形態におけるメサ型ダイオードのチップ製造工程チャートを図１に示す。
【００２６】
この製造工程は、基本的に図５で示したものと同じであり、メサ形成時のレジストパターン形成および、ガラスパシベーションパターン形成をそれぞれノズルからレジストあるいはガラス粉末を含む粘性体を噴出させて直接パターンを形成する点およびガラス除去工程がない点で異なる。以下、これに沿って製造工程を説明する。
【００２７】
図２は本発明の実施形態のメサ型ダイオードにおけるメサ形成までの製造工程説明図である。
【００２８】
Ｎ型高濃度半導体基板（Ｎ+層）１の上にＮ型低濃度半導体層（Ｎ-層）２が形成されており、Ｎ-層２にＰ型不純物を拡散してＰ型拡散層（Ｐ+層）３を形成する（図２（ａ））。
【００２９】
次に、基板１の裏面にフォトレジスト５を塗布し、続けてノズル１８からレジスト４を噴出させて、基板１の表面に直接開口パターン８を形成する（図２（ｂ））。
【００３０】
次に、開口部８を化学的にエッチングしてメサ溝９を形成した後、レジスト４、５を除去して、メサ形成が完了する（図２（ｃ））。
【００３１】
図３は本発明の実施形態のメサ型ダイオードにおけるメサ形成以降、ガラスパシベーションまでの製造工程説明図である。
【００３２】
ノズル１８からガラス粉末を含む粘性体を噴出させて、メサ溝９を覆うように前記粘性体からなるパターンを形成した後、ガラス焼成によりガラスパシベーション１９を形成する。この時、ガラス粉末を含有する粘性体は、パターン崩れ等起きないよう少なくともレジスト程度の粘性を有するのが好ましい。
【００３３】
また、焼成により蒸発するよう有機物中にガラス粉末が含有された粘性体であることが好ましい。
【００３４】
図４は本発明の実施形態のメサ型ダイオードにおけるガラスパシベーション以降の製造工程説明図である。
【００３５】
基板１の両面にニッケルと続けて金を無電解メッキし、２層金属電極１７を形成する（図４（ａ））。この時、ガラスパシベーション１９で覆われた部分はメッキされない。
【００３６】
最後に、ダイシングにより溝底部でチップを分離形成する（図４（ｂ））。
【００３７】
本実施形態によれば、フォトレジストやガラスパシベーションのパターニングを基板の所定部分にのみノズル方式で行うため、従来に比べて製造工程が大幅に短縮でき、コスト低減が図れる。また、工程数の削減により歩留まりの向上も見込めるものである。
【産業上の利用可能性】
【００３８】
本発明にかかる製造方法は、低コストでメサ型半導体装置を低減できるため、低価格のダイオードの製造方法として有用である。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施形態のメサ型ダイオードにおけるチップ製造工程チャート
【図２】本発明の実施形態のメサ型ダイオードにおけるメサ形成までの製造工程説明図
【図３】本発明の実施形態のメサ型ダイオードにおけるメサ形成以降、ガラスパシベーションまでの製造工程説明図
【図４】本発明の実施形態のメサ型ダイオードにおけるガラスパシベーション以降の製造工程説明図
【図５】従来のメサ型ダイオードにおけるチップ製造工程チャート
【図６】従来のメサ型ダイオードにおけるメサ形成までの製造工程説明図
【図７】従来のメサ型ダイオードにおけるメサ形成以降、ガラスパシベーションまでの製造工程説明図
【図８】従来のメサ型ダイオードにおけるガラスパシベーション以降の製造工程説明図
【符号の説明】
【００４０】
１  Ｎ型高濃度半導体基板
２  Ｎ型低濃度半導体層
３  Ｐ型拡散層
４  パターニングフォトレジスト
５  裏面保護用フォトレジスト
６  メサ形成用フォトマスク
７  紫外線（ＵＶ）
８  メサエッチング用開口パターン
９  メサ溝
１０  ガラスパシベーション
１１  フォトレジスト
１２  ガラス除去用フォトマスク
１３  フォトレジスト
１４  ガラス除去部
１５  ガラスパシベーション部
１６  基板開口部
１７  ２層金属電極
１８  ノズル
１９  ガラスパシベーション
【図１】
2005093584.tif 000003
【図２】
2005093584.tif 000004
【図３】
2005093584.tif 000005
【図４】
2005093584.tif 000006
【図５】
2005093584.tif 000007
【図６】
2005093584.tif 000008
【図７】
2005093584.tif 000009
【図８】
2005093584.tif 000010