(57)【要約】【目的】ＡＤ変換器の入力範囲のほぼ全領域にわたってセンサ信号をデジタル化できるようにして、ＡＤ変換の性能を保持させて、各画素のセンサ信号の補正を精度良く行わせる。【構成】イメージセンサから時系列的に出力する各画素のセンサ信号をＡＤ変換器によってデジタル信号に変換して、予めメモリにテーブル設定された補正値を用いて各画素の出力特性のばらつきを補正するイメージセンサの出力補正装置において、センサ信号がＡＤ変換器の入力範囲から外れた画素を欠陥として、その欠陥画素のセンサ信号の補正値を補完する手段を設ける。【選択図】      図８
2005020682.tif 000002
【特許請求の範囲】
【請求項１】
イメージセンサから出力する各画素のセンサ信号をＡＤ変換器によってデジタル値に変換したうえで、デジタル演算処理によって各画素の出力特性のばらつきを補正するイメージセンサの出力補正装置において、センサ信号のデジタル値が０よりも小さい画素を欠陥として、その欠陥画素のセンサ信号の補正値を補完する手段を設けたことを特徴とするイメージセンサの出力補正装置。
【請求項２】
欠陥画素の識別信号を記録しておき、以後その記録された画素のセンサ信号の補正時に逐次そのセンサ信号の補正値を補完するようにしたことを特徴とする請求項１の記載によるイメージセンサの出力補正装置。
【請求項３】
予め各画素の実際の出力特性のばらつき状態に応じた補正データを作成してメモリに格納しておき、以後メモリから読み出した補正データを用いたデジタル演算処理によって各画素の出力特性のばらつきを補正するようにして、補正データの作成時に欠陥画素の識別信号を対応するメモリアドレスに記録するようにしたことを特徴とする請求項２の記載によるイメージセンサの出力補正装置。
【請求項４】
イメージセンサから出力する各画素のセンサ信号をＡＤ変換器によってデジタル値に変換したうえで、デジタル演算処理によって各画素の出力特性のばらつきを補正するイメージセンサの出力補正装置において、センサ信号のデジタル値が最大値よりも大きい画素を欠陥として、その欠陥画素のセンサ信号の補正値を補完する手段を設けたことを特徴とするイメージセンサの出力補正装置。
【請求項５】
欠陥画素の識別信号を記録しておき、以後その記録された画素のセンサ信号の補正時に逐次そのセンサ信号の補正値を補完するようにしたことを特徴とする請求項４の記載によるイメージセンサの出力補正装置。
【請求項６】
予め各画素の実際の出力特性のばらつき状態に応じた補正データを作成してメモリに格納しておき、以後メモリから読み出した補正データを用いたデジタル演算処理によって各画素の出力特性のばらつきを補正するようにして、補正データの作成時に欠陥画素の識別信号を対応するメモリアドレスに記録するようにしたことを特徴とする請求項５の記載によるイメージセンサの出力補正装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、イメージセンサにおける各画素の出力特性のバラツキをデジタル演算処理によって補正するイメージセンサの出力補正装置に関する。
【０００２】
【従来の技術】
従来、ＭＯＳ型のイメージセンサにあっては、その１画素分の光センサ回路が、図１に示すように、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードＰＤと、そのフォトダイオードＰＤに流れるセンサ電流をサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号Ｖｐｄに変換するトランジスタＱ１と、その変換された電圧信号Ｖｐｄを増幅するトランジスタＱ２と、読出し信号Ｖｓのパルスタイミングでもってセンサ信号Ｖｏを出力するトランジスタＱ３とによって構成され、ダイナミックレンジを拡大して光信号の検出を高感度で行わせることができるようになっている。そして、光検知に先がけてトランジスタＱ１のドレイン電圧ＶＤを所定時間だけ定常値よりも低く設定することにより、フォトダイオードＰＤの寄生容量Ｃに蓄積された残留電荷を放電させて初期化することにより、センサ電流に急激な変化が生じても即座にそのときの入射光Ｌｓの光量に応じた電圧信号Ｖｐｄが得られるようにして、入射光量が少ない場合でも残像が生ずることがないようにしている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２０００−３２９６１６号公報
【０００４】
図２は、初期化を行わせるようにしたときの光センサ回路における各部信号のタイムチャートを示している。図中、ｔ１は初期化のタイミングを、ｔ２はセンサ信号の読出しのタイミングを示している。また、ｔｍは初期化期間であり、Ｔは光検知時におけるフォトダイオードＰＤの寄生容量Ｃにおける電荷蓄積期間である。
【０００５】
このような光センサ回路にあっては、図３に示すように、入射光量に応じてフォトダイオードＰＤに流れるセンサ電流が多いときには対数出力特性を示すが、センサ電流が少ないときにはフォトダイオードＰＤの寄生容量Ｃの充電に応答遅れを生じてほぼ線形の非対数出力特性を示すようになっている。図中、ＷＡは非対数応答領域を示し、ＷＢは対数応答領域を示している。
【０００６】
しかして、このような光センサ回路を画素単位に用いたイメージセンサでは、図４に示すように、各画素に構造上からくる出力特性のバラツキを生じてしまい、その出力特性が揃うように各画素の出力補正を行う必要があるものになっている。図中、Ｉｏは入射光がないときにフォトダイオードＰＤに流れる暗時のセンサ電流である。
【０００７】
そのため、従来では、予め、入射光をしゃ断した暗時の状態で、各画素の暗時の出力（Ｉｏ）と規定値との差をそれぞれ測定して各画素の暗時の出力が規定値になるようなオフセット補正値を求めるとともに、光を入射させた明時の状態で、各画素の出力特性の傾きが所定に揃うようなゲイン補正値を求めて、それらのオフセット補正値およびゲイン補正値を各画素のアドレスに対応してメモリにテーブル設定するようにしている。
【０００８】
そして、図５に示すように、イメージセンサ１から時系列的に出力する各画素のセンサ信号ＶｏをＡＤ変換器２によってデジタル信号に変換したうえで、まず、出力補正回路３におけるオフセット補正部４１において、画素アドレスに応じてメモリ５１から読み出されるオフセット補正値を用いてデジタル演算処理によるオフセット補正を行わせる。次いで、出力補正回路３におけるゲイン補正部４２において画素アドレスに応じてメモリ５２から読み出されるゲイン補正値を用いてデジタル演算処理によるゲイン補正を行わせて、ＤＡ変換器６を通してオフセットおよびゲイン補正がなされたセンサ信号Ｖｏ１を得るようにしている（例えば、特許文献２参照）。
【０００９】
【特許文献２】
国際公開第０２／０９１７３６号パンフレット
【００１０】
その場合、ＡＤ変換器２によってデジタル信号に変換するに際して、イメージセンサ１から時系列的に出力する各画素のセンサ信号Ｖｏを全域でデジタル化するには、ＡＤ変換器２の入力範囲内に入っている必要がある。また、ＳＮ比を最大としたいことから、イメージセンサ１から出力する各画素のセンサ信号ＶｏをＡＤ変換器２の入力範囲一杯まで増幅して使用するのが理想的である。
【００１１】
しかし、イメージセンサ１自体における部品の特性のばらつきや経時変化などを考慮して、量産に際して調整の手間を簡素化するべく多少の余裕をもたせて、ＡＤ変換器２の入力範囲よりも狭い範囲内でセンサ信号Ｖｏのデジタル化を行わせるようにしているのが実状である。そのため、デジタル信号に変換する際の性能が低下して、センサ信号Ｖｏの補正の精度が悪くなっている。
【００１２】
いま、図６（ａ）に示すように、イメージセンサ１からの各画素のセンサ信号ＶｏがＡＤ変換器２に入力する場合、ＡＤ変換器２の入力範囲ＣＷの下限値以下となっているセンサ信号Ｖｏｘについてはデジタル変換値が０になっているので、この時点では０以下であるとしかわからない。この状況で補正値を作成すると、図６（ｂ）に示すように、誤動作してしまう。
【００１３】
また、図７（ａ）に示すように、センサ信号Ｖｏの全体のレベルが上昇すると、図７（ｂ）に示すように、対応する部分の信号が暗くなってしまう。
【００１４】
【発明が解決しようとする課題】
解決しようとする問題点は、イメージセンサから時系列的に出力する各画素のセンサ信号をＡＤ変換器によってデジタル信号に変換したうえで、予めメモリにテーブル設定された補正値を用いて各画素の出力特性のばらつきを補正する場合、ＡＤ変換器の入力範囲を越えて画素のセンサ信号が入力して誤動作することがないように、ＡＤ変換器２の入力範囲よりも狭い範囲内で各画素のセンサ信号のデジタル化を行わせるようにするのでは、デジタル変換の性能が悪くなって、センサ信号の補正の精度が低下してしまうことである。
【００１５】
【課題を解決するための手段】
本発明は、イメージセンサから時系列的に出力する各画素のセンサ信号をＡＤ変換器によってデジタル信号に変換して、予めメモリにテーブル設定された補正値を用いて各画素の出力特性のばらつきを補正するに際して、デジタル変換の性能を保持させるべく、ＡＤ変換器の入力範囲の全領域にわたってセンサ信号をデジタル化するようにしたうえで、画素のセンサ信号がそのＡＤ変換器の入力範囲から外れた場合にはその画素を欠陥として、その欠陥画素のセンサ信号の補正値を補完するようにしている。
【００１６】
【実施例】
図８は、本発明に係るイメージセンサの出力補正装置の基本的な構成例を示している。
【００１７】
ここでは、図示しないコントローラの制御下において、イメージセンサ１から時系列的に出力する各画素のセンサ信号Ｖｏを、ＡＤ変換器２の入力範囲にほぼ対応するように増幅器７によって増幅したうえで、その増幅信号をＡＤ変換器２によってデジタル信号に変換する。そして、そのデジタル信号に変換された画素のセンサ信号ＤＳ０にもとづいて、出力補正回路３におけるオフセット補正部４１において、画素アドレスに応じてメモリ５１から読み出されるオフセット補正値を用いてデジタル演算処理によるオフセット補正が行われ、ゲイン補正部４２において画素アドレスに応じてメモリ５２から読み出されるゲイン補正値を用いてデジタル演算処理によるゲイン補正が行われるようになっている。
【００１８】
また、欠陥検出回路８における欠陥検出部８１においてＡＤ変換されたデジタル値が０よりも小さくなっている欠陥画素が検出され、欠陥検出部８２においてＡＤ変換されたデジタル値が最大値（ＯＶＦ）よりも大きくなっている欠陥画素が検出される。そして、オフセットおよびゲイン補正された画素のセンサ信号ＤＳ１が欠陥処理回路９に与えられるようになっている。
【００１９】
欠陥処理回路９は、補正された１画素分のセンサ信号ＤＳ１を更新的に記憶する画素メモリ１０と、現在オフセットおよびゲイン補正がなされた画素のセンサ信号と画素メモリ１０に記憶されている前画素のセンサ信号とを選択的に出力する選択回路１１とからなっている。その選択回路１１は、欠陥検出回路８１または欠陥検出回路８２からの欠陥検出信号の有無に応じて、欠陥のない画素の場合には現在オフセットおよびゲイン補正がなされた画素のセンサ信号が出力し、欠陥画素の場合には画素メモリ１０に記憶されている前画素のセンサ信号が出力するようになっている。
【００２０】
そして、その選択回路１１によって選択されたデジタル化されたセンサ信号ＤＳ２がＤＡ変換器６によってＤＡ変換されて、所定に出力補正されたセンサ信号Ｖｏ２が得られるようになっている。
【００２１】
このように構成されたものでは、ＡＤ変換器２の入力範囲のほぼ全域にわたってイメージセンサ１から出力するセンサ信号Ｖｏをデジタル化することによってデジタル変換の性能を保持させて、デジタル演算処理による補正を精度良く行わせることができるようになる。そして、画素のセンサ信号ＶｏがＡＤ変換器２の入力範囲から外れた場合にはその画素を欠陥として、その欠陥画素のセンサ信号を採用することなく、画素メモリ９１に記憶されている前画素の欠陥のないセンサ信号が選択されて出力することによって補完される。
【００２２】
図９および図１０は、イメージセンサ１から時系列的に出力するセンサ信号ＶｏがＡＤ変換器２に入力する際に、その入力範囲ＣＷの下限の０値よりも小さくなっているセンサ信号Ｖｏｘの補完処理を行う場合を示している。
【００２３】
図１１および図１２は、イメージセンサ１から時系列的に出力するセンサ信号ＶｏがＡＤ変換器２に入力する際に、その入力範囲ＣＷの上限の最大値ＯＶＦよりも大きくなっているセンサ信号Ｖｏｘの補完処理を行う場合を示している。
【００２４】
また、図１３は本発明によるイメージセンサの出力装置の他の構成例を示している。
【００２５】
この構成によるものでは、不良因子を含んだ画素は温度環境などによって良画素となったり欠陥画素となったりすることが多く、そのような画素は時間の経過とともに不良になっていくことを想定したうえで、いったん欠陥画素として検出された画素は不良因子があるものとして、以後その画素を欠陥画素とみなして欠陥処理を行うようにしている。
【００２６】
ここでは、特に、欠陥画素の識別信号を記録しておき、以後その記録された画素のセンサ信号の補正時に、欠陥検出の有無にかかわらずその画素を欠陥とみなして、そのセンサ信号のデジタル値を補完するようにしている。
【００２７】
具体的には、欠陥検出回路８において欠陥画素が検出されたときには、その画素に対応する補正用メモリ５１におけるアドレスに欠陥画素の識別信号としてのフラグを立てる。そして、それ以後にイメージセンサ１から出力する各画素のセンサ信号の出力補正を行う際に、メモリ５１から読み出される補正値にフラグが立っているか否かの監視をフラグ監視回路１２において行う。その際、フラグが立っているときには当該画素を欠陥画素とみなして、欠陥検出回路８によって欠陥が検出されていなくても、欠陥処理回路９において先に記憶されている画素のセンサ信号を強制的に選択して出力させる。
【００２８】
また、図１４は本発明によるイメージセンサの出力装置のさらに他の構成例を示している。
【００２９】
ここでは、予めイメージセンサ１における各画素の暗時および明時における各出力を補正値作成回路１３がそれぞれ読み込んで、実際の出力特性のばらつき状態に応じたオフセット補正値およびゲイン補正値をそれぞれわり出してメモリ５５１，５２に書き込むようにしている。
【００３０】
その際、補正値作成回路１３は、暗時におけるイメージセンサ１の出力時に、ＡＤ変換器２によって変換された画素のデジタル値が０よりも小さくなっているときには、その画素を欠陥画素としてオフセット補正用メモリ５１の対応するアドレスに欠陥画素の識別信号を記録する（フラグを立てる）。また、補正値作成回路１３は、所定の輝度による入射光を照射したときの明時におけるイメージセンサ１の出力時に、ＡＤ変換器２によって変換された画素のデジタル値が最大値（ＯＶＦ）よりも大きくなっているときには、その画素を欠陥画素としてゲイン補正用メモリ５２の対応するアドレスに欠陥画素の識別信号を記録する（フラグを立てる）。
【００３１】
そして、それ以後にイメージセンサ１から出力する各画素のセンサ信号の出力補正を行う際に、メモリ５１、５２から読み出される補正値にフラグが立っているか否かの監視をフラグ監視回路１２において行う。その際、フラグが立っているときには、当該画素を欠陥画素とみなして、欠陥処理回路９において先に記憶されている画素のセンサ信号を強制的に選択して出力させるようになっている。
【００３２】
【効果】
以上、本発明によれば、イメージセンサから時系列的に出力する各画素のセンサ信号をＡＤ変換器によってデジタル信号に変換して、予めメモリにテーブル設定された補正値を用いて各画素の出力特性のばらつきを補正するに際して、センサ信号がＡＤ変換器の入力範囲から外れた画素を欠陥として、その欠陥画素のセンサ信号の補正値を補完することにより、ＡＤ変換器の入力範囲のほぼ全領域にわたってセンサ信号をデジタル化することができるようになり、ＡＤ変換の性能を保持させて、各画素のセンサ信号の補正を精度良く行わせることができるようになる。
【図面の簡単な説明】
【図１】イメージセンサの画素となる光センサ回路の一般的な構成例を示す電気回路図である。
【図２】その光センサ回路における各部信号のタイムチャートである。
【図３】その光センサ回路の出力特性図である。
【図４】光センサ回路における出力特性のばらつき状態を示す特性図である。
【図５】従来のイメージセンサの出力補正装置を示すブロック構成図である。
【図６】従来のイメージセンサの出力補正装置における各画素のセンサ信号のＡＤ変換の状態およびそのＡＤ変換の結果によって作成される補正値の状態を示す特性図である。
【図７】従来のイメージセンサの出力補正装置における各画素のセンサ信号のレベルが上昇したときのＡＤ変換の状態およびそのＡＤ変換の結果によって作成される補正値の状態を示す特性図である。
【図８】本発明によるイメージセンサの出力補正装置の一構成例を示すブロック図である。
【図９】本発明によるイメージセンサの出力補正装置における各画素のセンサ信号のＡＤ変換の状態の一例およびそのＡＤ変換の結果によって作成される補正値の状態の一例を示す特性図である。
【図１０】本発明によるイメージセンサの出力補正装置における各画素のセンサ信号のレベルが上昇したときのＡＤ変換の状態の一例およびそのＡＤ変換の結果によって作成される補正値の状態の一例を示す特性図である。
【図１１】本発明によるイメージセンサの出力補正装置における各画素のセンサ信号のＡＤ変換の状態の他の例およびそのＡＤ変換の結果によって作成される補正値の状態の他の例を示す特性図である。
【図１２】本発明によるイメージセンサの出力補正装置における各画素のセンサ信号のレベルが上昇したときのＡＤ変換の状態の他の例およびそのＡＤ変換の結果によって作成される補正値の状態の他の例を示す特性図である。
【図１３】本発明によるイメージセンサの出力装置の他の構成例を示すブロック図である。
【図１４】本発明によるイメージセンサの出力装置のさらに他の構成例を示すブロック図である。
【符号の説明】
１  イメージセンサ
２  ＡＤ変換器
３  出力補正回路
４１  オフセット補正部
４２  ゲイン補正部
５１  オフセット補正用メモリ
５２  ゲイン補正用メモリ
６  ＤＡ変換器
７  増幅器
８  欠陥検出回路
８１  欠陥検出部
８２  欠陥検出部
９  欠陥処理回路
１０  画素メモリ
１１  選択回路
１２  フラグ監視回路
１３  補正値作成回路
【図１】
2005020682.tif 000003
【図２】
2005020682.tif 000004
【図３】
2005020682.tif 000005
【図４】
2005020682.tif 000006
【図５】
2005020682.tif 000007
【図６】
2005020682.tif 000008
【図７】
2005020682.tif 000009
【図８】
2005020682.tif 000010
【図９】
2005020682.tif 000011
【図１０】
2005020682.tif 000012
【図１１】
2005020682.tif 000013
【図１２】
2005020682.tif 000014
【図１３】
2005020682.tif 000015
【図１４】
2005020682.tif 000016