(57)【要約】【課題】  故障がシステムの動作中に望ましくない結果を引き起こす前に、計画された様式でコンピュータシステム内のコンポーネントの故障を予測する。【解決手段】  本発明によれば、オペレーティングシステムを起動させるように構成されたプロセッサ、テストモジュール、およびテストモジュールに接続され、クロック入力を受け取るように構成されたコンポーネントを備えたコンピュータシステムが提供される。テストモジュールは、第１の周波数でクロック入力をコンポーネントに供給させるように構成され、またテストモジュールは、第１の周波数でクロック入力がコンポーネントに供給され、オペレーティングシステムが起動した後に、第１のテストをコンポーネントに対して実行させるように構成される。【選択図】図３
2005141749.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータシステム（１００）であって、
オペレーティングシステム（１３２）を起動させるように構成された第１のプロセッサ（１１０）と、
テストモジュール（１５０）と、
該テストモジュールに接続され、クロック入力（２１６）を受け取るように構成されたコンポーネント（２０８）と
を備え、
前記テストモジュールは、第１の周波数で前記クロック入力を前記コンポーネントに供給させるように構成され、また前記テストモジュールは、前記第１の周波数で前記クロック入力が前記コンポーネントに供給され、前記オペレーティングシステムが起動した後に、第１のテストを前記コンポーネントに対して実行させるように構成される
コンピュータシステム。
【請求項２】
前記テストモジュールは、第２の周波数で前記クロック入力を前記コンポーネントに供給させるように構成され、前記第２の周波数で前記クロック入力が前記コンポーネントに供給され、前記オペレーティングシステムが起動した後に、第２のテストを前記コンポーネントに対して実行させるように構成される
請求項１記載のコンピュータシステム。
【請求項３】
前記コンポーネントは、第３の周波数で前記クロック入力を使用して動作するように構成され、
前記第１の周波数は前記第３の周波数よりも高く、前記第２の周波数は前記第３の周波数よりも低い
請求項２記載のコンピュータシステム。
【請求項４】
前記第１の周波数は前記第３の周波数よりもおよそ１０％高く、
前記第２の周波数は前記第３の周波数よりおよそ１０％低い
請求項３記載のコンピュータシステム。
【請求項５】
前記テストモジュールは、前記コンポーネントを前記オペレーティングシステムによる使用から割り振り解除させる第１の信号を前記オペレーティングシステムに供給するように構成される
請求項１記載のコンピュータシステム。
【請求項６】
前記オペレーティングシステムは、前記コンポーネントを前記オペレーティングシステムによる使用から割り振り解除させたことに応答して、前記テストモジュールに第２の信号を供給するように構成される
請求項５記載のコンピュータシステム。
【請求項７】
前記テストモジュールは、前記第１のテストが実行されたことに応答して前記コンポーネントのエラーを検知するように構成され、前記エラーの検知に応答して、前記コンポーネントに関連する改善措置を実行させるように構成される
請求項１記載のコンピュータシステム。
【請求項８】
前記コンポーネントは、第２のプロセッサ（１１０）
を含む
請求項１記載のコンピュータシステム。
【請求項９】
前記コンポーネントは、入出力（Ｉ／Ｏ）デバイス（１４０）
を含む
請求項１記載のコンピュータシステム。
【請求項１０】
コンピュータシステム（１００）内のテストモジュール（１５０）によって実行される方法であって、
第１のコンポーネント（２０８）をオペレーティングシステムによる使用から割り振り解除させることと、
第１の周波数でクロック入力（２１６）を前記第１のコンポーネントに供給させることと、
前記第１のコンポーネントに対して第１のテストを実行することと、
前記テストの実行における第１のエラーの検知に応答して、前記オペレーティングシステムに通知することと
を含むコンピュータシステム内のテストモジュールによって実行される方法。
【請求項１１】
前記第１の周波数と異なる第２の周波数で前記クロック入力を前記コンポーネントに供給させることと、
前記第１のコンポーネントに対して第２のテストを実行することと、
前記第２のテストの実行における第２のエラーの検知に応答して前記オペレーティングシステムに通知することと
をさらに含む請求項１０記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数マージンを使用してコンピュータシステム内のコンポーネントをテストするシステムおよび方法に関する。
【背景技術】
【０００２】
コンピュータシステムは一般に、互いに電気的に接続された複数のコンポーネントを備える。
こういったコンポーネントには、１つまたは複数のプロセッサ、メモリデバイス、入出力（Ｉ／Ｏ）デバイス、ならびにメモリおよびＩ／Ｏデバイスのコントローラが含まれる。
コンピュータシステム内の１つまたは複数のクロックが通常、クロック入力をシステム内のコンポーネントに供給する。
クロック入力は一般に、一定の周波数、たとえば２．４ＭＨｚでコンポーネントに供給される。
【０００３】
コンポーネントの信頼性の確保を図り、製造業者は多くの場合、コンポーネントの公称動作周波数付近の或る範囲にわたってコンピュータシステムのコンポーネントをテストする。
たとえば製造業者は、コンポーネントの動作周波数の＋／−１０％の範囲にわたってコンポーネントをテストする場合がある。
複数の周波数でコンポーネントをテストすることにより、製造業者は、様々な周波数マージンで故障するコンポーネントを特定することができる。
周波数マージンで故障するコンポーネントは、動作周波数においても結局故障する可能性が高い場合があるため、製造業者はこのようなコンポーネントを欠陥とラベルすることができる。
【０００４】
コンピュータシステムにおける実際の使用では、コンポーネントが故障することなく動作する周波数範囲は、時間の経過に伴って徐々に狭められる場合がある。
さらに、クロックによってコンポーネントに供給されるクロック入力の周波数は、温度または他の環境要因とともに変化する場合がある。
特定の状況の下では、コンポーネントに供給されるクロック入力の周波数は、コンポーネントの動作可能周波数範囲外になる場合があり、コンポーネントが故障する恐れがある。
さらに、コンポーネントは潜在欠陥により時間の経過に伴って劣化する場合がある。
先に述べたように、こういった欠陥は周波数マージンを通して早期に検知することが可能である。
コンピュータシステムは通常、正常動作中にクロック入力周波数範囲にわたってコンポーネントをテストする機構を備えない。
その結果、コンポーネントの故障は、コンピュータシステムのクラッシュ等、望ましくない結果が引き起こされるまで検知されない場合がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、故障がシステムの動作中に望ましくない結果を引き起こす前に「計画された」様式でコンピュータシステム内のコンポーネントの故障を予測することができることが望ましい。
【課題を解決するための手段】
【０００６】
例示的な一実施形態によれば、オペレーティングシステムを起動させるように構成されたプロセッサ、テストモジュール、およびテストモジュールに接続され、クロック入力を受け取るように構成されたコンポーネントを備えたコンピュータシステムが提供される。
テストモジュールは、第１の周波数でクロック入力をコンポーネントに供給させるように構成され、またテストモジュールは、第１の周波数でクロック入力がコンポーネントに供給され、オペレーティングシステムが起動した後に、第１のテストをコンポーネントに対して実行させるように構成される。
【発明を実施するための最良の形態】
【０００７】
以下の好ましい実施形態の詳細な説明では、本明細書の一部を成し、本発明を実施することができる特定の実施形態が例示により示される添付図面を参照する。
他の実施形態も利用することが可能であり、本発明の範囲から逸脱することなく構造的または論理的変更を行うことができることを理解されたい。
したがって以下の詳細な説明は、限定の意味で解釈されるべきではなく、本発明の範囲は添付の特許請求項によって規定される。
【０００８】
本開示の一態様では、コンピュータシステムは、コンピュータシステムの動作中に、コンピュータシステムのコンポーネントに対して周波数マージンテストを実行するように構成されたテストモジュールを備える。
コンポーネントをテストするには、テストモジュールはコンポーネントをオペレーティングシステムによる使用から割り振り解除させ、次に、クロック入力の周波数範囲にわたってコンポーネントに対してテストを実行する。
テストモジュールは、テストに応答していずれのエラーも検知し、いずれのエラーにも応答して改善措置をとらせる。
【０００９】
図１は、コンピュータシステムのコンポーネントに対して周波数マージンテストを実行するテストモジュール１５０を備えたコンピュータシステム１００の一実施形態を示すブロック図である。
コンピュータシステム１００は、ハンドヘルド、デスクトップ、ノートブック、モバイル、ワークステーション、またはサーバコンピュータ等、いずれのタイプのコンピュータシステムであってもよい。
コンピュータシステム１００は、プロセッサ１１０ａ〜１１０（ｎ）、コア電子回路複合体１２０、メモリ１３０、および入出力（Ｉ／Ｏ）デバイスのセット１４０を備える。
プロセッサ１１０ａ〜１１０（ｎ）はそれぞれ、バス接続１５２のセットを使用してコア電子回路複合体１２０に接続される。
バス接続１５２はシステムバスのセットを含む。
コア電子回路複合体１２０は、接続１５４、１５６、および１５８それぞれを使用してメモリ１３０、Ｉ／Ｏデバイス１４０、およびテストモジュール１５０に接続される。
コア電子回路複合体１２０はチップセットと呼ぶこともできる。
【００１０】
コンピュータシステム１００は、１以上の任意の数のプロセッサ１１０を備える。
本明細書では、「プロセッサ１１０」はプロセッサ１１０ａ〜１１０（ｎ）のいずれか１つを指し、「プロセッサ１１０（複数）」はプロセッサ１１０ａ〜１１０（ｎ）のセットを指す。
【００１１】
プロセッサ１１０ａはキャッシュ１１２に接続され、プロセッサ１１０ｂはキャッシュ１１４を備える。
キャッシュ１１２および１１４は、命令およびデータ等、いずれのタイプの情報も記憶することができる。
他のプロセッサ１１０はいずれのタイプまたは数のキャッシュを備えてもよく、またいずれのタイプまたは数のキャッシュとも動作可能であり得る。
【００１２】
コンピュータシステム１００は、プロセッサ１１０（複数）の１つまたは複数によって実行可能なオペレーティングシステム１３２も備える。
オンになる、またはリセットに応答して、プロセッサ１１０（複数）の１つまたは複数はオペレーティングシステム１３２を起動させて実行される。
プロセッサ１１０（複数）は、メモリ１３０を使用してオペレーティングシステム１３２および他のプログラムからの命令を実行する。
【００１３】
コア電子回路複合体１２０は、１つまたは複数の接続１２８を使用してＩ／Ｏコントローラ１２４のセットに接続されたシステムコントローラ１２２を備える。
システムコントローラ１２２はメモリコントローラ１２６を備え、メモリコントローラ１２６は、プロセッサ１１０（複数）およびＩ／Ｏデバイス１４０（複数）からの書き込みおよび読み出しトランザクションそれぞれに応答して、情報をメモリ１３０に記憶し、また情報をメモリ１３０から読み出すように構成される。
メモリコントローラ１２６は、メモリ１３０からの情報の読み出しに応答して、メモリ１３０に対してメモリスクラビングまたは他のエラー修正機能を実行するように構成されているハードウェアおよび／またはソフトウェアを含む。
【００１４】
Ｉ／Ｏコントローラ１２４は、１つまたは複数のＩ／Ｏデバイス１４０を管理するように構成されたいずれのタイプおよび数のコントローラも含むことができる。
Ｉ／Ｏコントローラ１２４（複数）の例としては、ＩＤＥ／ＡＴＡコントローラ、ＳＡＴＡコントローラ、ＰＣＩコントローラ、ＳＣＳＩコントローラ、ＵＳＢコントローラ、ＩＥＥＥ１３９４（ファイアワイヤ）コントローラ、ＰＣＭＣＩＡコントローラ、パラレルポートコントローラ、およびシリアルポートコントローラが挙げられる。
一実施形態では、Ｉ／Ｏコントローラ１２４（複数）は、システムコントローラ１２２に接続された中間バス、中間バスに接続されたＰＣＩコントローラ、ならびにＰＣＩコントローラに接続されたＳＣＳＩ、ＩＤＥ、および他のコントローラを備えた複数のマイクロチップを備える。
本明細書では、「Ｉ／Ｏコントローラ１２４」はＩ／Ｏコントローラ１２４（複数）のうちの単一のＩ／Ｏコントローラを指し、「Ｉ／Ｏコントローラ１２４（複数）」はＩ／Ｏコントローラ１２４のセットを指す。
【００１５】
メモリ１３０は、ＲＡＭ、ＳＲＡＭ、ＤＲＡＭ、ＳＤＲＡＭ、およびＤＤＲ  ＳＤＲＡＭ等、メモリコントローラ１２６によって管理されるいずれのタイプのメモリも含む。
システムファームウェア（図示せず）またはオペレーティングシステム１３２からのコマンドに応答して、メモリコントローラ１３０は、ハードドライブまたはＣＤ−ＲＯＭドライブ等のＩ／Ｏデバイス１４０から情報をメモリ１３０にロードさせることができる。
【００１６】
Ｉ／Ｏデバイス１４０（複数）は、Ｉ／Ｏコントローラ（複数）１２４を使用してコンピュータシステム１００と通信するように構成されたいずれのタイプおよび数のデバイスも含むことができる。
各Ｉ／Ｏデバイス１４０は、コンピュータシステム１００の内部にあっても、また外部にあってもよく、マザーボード（図示せず）の拡張スロット、またはＩ／Ｏコントローラ１２４に接続されたコンピュータシステム１００を収容するシャシ（図示せず）のコネクタに接続することができる。
Ｉ／Ｏデバイス１４０（複数）は、コンピュータシステム１００が他のコンピュータシステムおよび情報を記憶するように構成された記憶装置（図示せず）と通信できるようにするネットワーク装置（図示せず）を含むことができる。
本明細書では、「Ｉ／Ｏデバイス１４０」はＩ／Ｏデバイス１４０（複数）のうちの単一のＩ／Ｏデバイスを指し、「Ｉ／Ｏデバイス１４０（複数）」はＩ／Ｏデバイス１４０のセットを指す。
【００１７】
テストモジュール１５０は、コンピュータシステム１００の拡張スロット（図示せず）に接続し、Ｉ２Ｃコントローラ等、拡張スロットに接続されたＩ／Ｏコントローラ１２４を使用して動作する。
テストモジュール１５０は、動作中、すなわちコンピュータシステム１００のオペレーティングシステム１３２が起動した後に、周波数マージンを使用してコンピュータシステム１００のコンポーネントに対してテストを実行させるように動作する。
図１に示す実施形態では、テストモジュール１５０は、周波数マージンを使用してプロセッサ１１０（複数）およびＩ／Ｏデバイス１４０（複数）等のコンポーネントに対してテストを実行するように構成される。
【００１８】
周波数マージンとは、コンポーネントが動作するように設計されたクロック入力周波数で、またはその付近のクロック入力周波数範囲にわたってコンポーネントをテストするプロセスを指す。
たとえば、２．０ＭＨｚの周波数を有するクロック入力を使用して通常動作するコンポーネントは、公称２．０ＭＨｚの＋／−１０％の範囲にわたって、すなわち１．８ＭＨｚ〜２．２ＭＨｚまでテストすることができる。
コンポーネントのテストに使用される周波数の範囲は、コンポーネントのタイプまたはコンポーネントの公称動作クロック入力周波数によって決めることができる。
【００１９】
周波数マージンテストを実行するには、テストモジュール１５０がオペレーティングシステム１３２と通信して、オペレーティングシステム１３２による使用からコンポーネントを割り振り解除させる。
テストモジュール１５０はそれ自体の周期性でテストを開始しても、またプロセッサ１１０またはオペレーティングシステム１３２からの信号に応答してテストを開始してもよい。
コンポーネントが割り振り解除された後、テストモジュール１５０は、１つまたは複数の選択された周波数のクロック入力をコンポーネントに供給させ、選択された各クロック入力周波数でコンポーネントに対してテストを実行させる。
テストから何等かのエラーが検知された場合、テストモジュール１５０は、コンポーネントを割り振り解除したままにする、かつ／またはオペレーティングシステムもしくはシステム管理者にエラーを通知する等の改善措置をとらせる。
【００２０】
図２ａ、図２ｂ、および図２ｃは、コンピュータシステム１００の選択された部分の実施形態を示すブロック図である。
具体的には、図２ａ、図２ｂ、および図２ｃは、テストモジュール１５０が動作して、コンポーネントがオペレーティングシステム１３２による使用から割り振り解除された後に、周波数マージンテストをコンピュータシステム１００内のコンポーネント（テスト装置２０８と呼ぶ）に対して実行させる、考えられる３つの方法を示す。
【００２１】
図２ａ、図２ｂ、および図２ｃに示す各実施形態では、テストモジュール１５０は、接続２１２を使用して周波数選択信号をデジタル／アナログコンバータ２０２に供給し、選択された周波数のクロック入力がテスト装置２０８に供給されるようにする。
デジタル／アナログコンバータ２０２は、テストモジュール１５０から周波数選択信号を受け取り、周波数選択信号に応答して変調信号を生成する。
デジタル／アナログコンバータ２０２は、接続２１４を使用して変調信号を変調回路２０６に供給する。
変調回路２０６は変調信号を受け取るとともに、クロック２０４からクロック信号を受け取る。
変調回路２０６は、クロック信号を使用して、変調信号によって示された周波数のクロック入力を生成し、接続２１６を使用してクロック入力をテスト装置２０８に供給する。
【００２２】
選択された周波数のクロック入力がテスト装置２０８に供給された後、テストモジュール１５０はテスト装置２０８に対してテストを実行させる。
【００２３】
図２ａの実施形態では、テストモジュール１５０は、接続２１８を使用してテスト装置２０８と直接通信することによってテスト装置２０８に対してテストを実行させる。
接続２１８は、たとえばＰＣＩバスまたはＩ２Ｃバスであることができ、テストモジュール１５０およびテスト装置２０８はそれぞれＰＣＩ装置またはＩ２Ｃ装置であることができる。
テストは、テストモジュール１５０により生成され、テスト装置２０８に供給される一連の入力またはテストパターンを含む。
テストモジュール１５０は、入力またはテストパターンに応答してテスト装置２０８からの出力を検知し、選択されたクロック入力周波数でテスト装置２０８における故障を検知する。
【００２４】
図２ｂの実施形態では、テストモジュール１５０は、メモリ１３０または別の適したメモリ（図示せず）を使用してテスト装置２０８と通信することによってテスト装置２０８に対してテストを実行させる。
テストモジュール１５０は、接続２２２を使用してメモリ１３０に情報を記憶することにより、入力またはテストパターンをテスト装置２０８に供給する。
テスト装置２０８は接続２２４を使用して情報を受け取り、情報に応答して出力を生成し、出力をメモリ１３０に記憶する。
テストモジュール１５０はメモリ１３０からの出力にアクセスして、選択されたクロック入力周波数でのテスト装置２０８における故障を検知する。
【００２５】
図２ｃの実施形態では、テストモジュール１５０はプロセッサ１１０にテスト装置２０８に対するテストを実行させる。
テストモジュール１５０は接続２３２を使用して、信号をプロセッサ１１０に供給することによってテストを開始する。
テストは、プロセッサ１１０により実行されて、接続２３４を使用して入力またはテストパターンをテスト装置２０８に供給させるソフトウェアルーチンを含む。
テスト装置２０８は、入力またはテストパターンに応答して出力を生成し、出力をメモリ１３０に記憶する。
テストモジュール１５０はメモリ１３０からの出力にアクセスして、選択されたクロック入力周波数でのテスト装置２０８における故障を検知する。
別法として、プロセッサ１１０は、メモリ１３０からの出力にアクセスしてテスト装置２０８における故障を検知し、故障が発生したか否かを示す信号をテストモジュール１５０に供給する。
【００２６】
テストが選択されたクロック入力周波数で実行された後、図２ａ、図２ｂ、および図２ｃに示す各実施形態では、テストモジュール１５０は選択された別のクロック入力周波数がテスト装置２０８に供給されるようにし、選択されたこの他のクロック入力周波数でテストを実行することができる。
【００２７】
図３は、周波数マージンを使用してテストモジュール１５０によりコンピュータシステム１００のコンポーネントをテストする方法の一実施形態を示すフローチャートである。
周波数マージンテストは、ブロック３００に示すように、オペレーティングシステム１３２またはテストモジュール１５０により開始される。
周波数マージンテストは、周期的にスケジュールされても、またオペレーティングシステム１３２とのユーザ対話によって行われた選択に応答してスケジュールされてもよい。
【００２８】
ブロック３０２に示すように、テストすべきコンポーネントがオペレーティングシステム１３２による使用から割り振り解除される。
テストモジュール１５０はコンポーネントを割り振り解除させる要求または他の信号をオペレーティングシステム１３２に送ることができる。
オペレーティングシステム１３２は、これに応答して、コンポーネントが割り振り解除された、すなわちコンポーネントがテストモジュール１５０によるテストに利用可能であることを示す信号をテストモジュール１５０に返送することができる。
ブロック３０４に示すように、利用可能な場合は代わりのコンポーネントが割り振られて、割り振り解除されたコンポーネントの代わりとなる。
【００２９】
ブロック３０６に示すように、周波数マージンテストがテストモジュール１５０によりコンポーネントに対して実行される。
テストモジュール１５０は、或る周波数のクロック入力をコンポーネントに対して設定させ、次にコンポーネントの動作をテストすることにより、周波数マージンテストを実行する。
ブロック３０８に示すように、テストモジュール１５０によりエラーがコンポーネントにおいて検知されたか否かが判定される。
エラーを検知するために、テストモジュール１５０は、コンポーネントから受け取ったテスト出力を期待出力と比較することができる。
エラーがコンポーネントにおいて検知された場合、ブロック３１０に示すように、オペレーティングシステム１３２および／またはシステム管理者に通知する、あるいはコンポーネントをオフラインのままにする等の改善措置がとられる。
【００３０】
エラーがコンポーネントにおいて検知されない場合、ブロック３１２に示すように、コンポーネントに対して実行するテストがまだあるか否かが判定される。
コンポーネントに対して実行すべきテストがまだある場合、図示のようにブロック３０６の機能が繰り返される。
コンポーネントに対して実行すべきテストがもうない場合、ブロック３１４に示すように、テストモジュール１５０により結果がオペレーティングシステム１３２に報告される。
コンポーネントは、ブロック３１６に示すように再び割り振られる。
【００３１】
図４は、コンピュータシステム１００のコンポーネントに対して周波数マージンテストを実行するテストモジュール１５０を備えたコンピュータシステム１００の代替の実施形態を示すブロック図である。
図４の実施形態では、テストモジュール１５０は上に述べた方法と略同じ方法で動作する。
しかし図４では、テストモジュール１５０はコア電子回路複合体１２０の一部として包含され、Ｉ／Ｏコントローラ１２４（図４に示す）に接続するか、あるいはシステムコントローラ１２２（図示せず）に直接接続する。
図４に示すように、テストモジュール１５０はコンピュータシステム１００の様々な箇所に配置することができる。
【００３２】
本明細書に記載の実施形態では、テストモジュール１５０およびコンポーネントは、ハードウェア、ソフトウェア、またはハードウェアとソフトウェアの任意の組み合わせを含むことができる。
【００３３】
特定の実施形態について本明細書に図示し説明したが、本発明の範囲から逸脱することなく、様々な代替および／または等価の実施態様で、図示し説明した特定の実施形態を置き換えてもよいことが当業者により理解されよう。
本願は、本明細書に記載した特定の実施形態の適合例または変形例をいずれも包含することを意図する。
したがって、本発明は特許請求の範囲およびその等価物によってのみ限定されることを意図する。
【図面の簡単な説明】
【００３４】
【図１】コンピュータシステムのコンポーネントに対して周波数マージンテストを実行するテストモジュールを備えたコンピュータシステムの一実施形態を示すブロック図である。
【図２ａ】図１に示すコンピュータシステムの選択された部分の一実施形態を示すブロック図である。
【図２ｂ】図１に示すコンピュータシステムの選択された部分の一実施形態を示すブロック図である。
【図２ｃ】図１に示すコンピュータシステムの選択された部分の一実施形態を示すブロック図である。
【図３】周波数マージンを使用してコンピュータシステムのコンポーネントをテストする方法の一実施形態を示すフローチャートである。
【図４】コンピュータシステムのコンポーネントに対して周波数マージンテストを実行するテストモジュールを備えたコンピュータシステムの代替の実施形態を示すブロック図である。
【符号の説明】
【００３５】
１１０ａ，１１０ｂ，１１０（ｎ）・・・プロセッサ
１１２，１１４・・・キャッシュ
１２０・・・コア電子回路複合体
１２２・・・システムコントローラ
１２４・・・Ｉ／Ｏコントローラ
１２６・・・メモリコントローラ
１３０・・・メモリ
１３２・・・オペレーティングシステム
１４０・・・Ｉ／Ｏデバイス
１５０・・・テストモジュール
２０２・・・デジタル／アナログコンバータ
２０４・・・クロック
２０６・・・変調回路
２０８・・・テスト装置
【図１】
2005141749.tif 000003
【図２ａ】
2005141749.tif 000004
【図２ｂ】
2005141749.tif 000005
【図２ｃ】
2005141749.tif 000006
【図３】
2005141749.tif 000007
【図４】
2005141749.tif 000008