(57)【要約】【課題】  第１の熱処理によって形成される第１相のコバルトシリサイド膜を評価、管理し、ポリシリコン膜上にコバルトシリサイドを形成した配線抵抗のばらつきを抑制する。【解決手段】  シリコン基板１上にゲート酸化膜３、ゲート電極となるポリシリコン膜４、サイドウォール５を形成し、イオン注入による不純物導入によってソース、ドレイン領域を形成した後、コバルト膜６を堆積し、第１の熱処理で第１相のコバルトシリサイド膜７をシリコン基板１およびポリシリコン膜４上に形成し、未反応のコバルト膜６を除去する。その後、第１相のコバルトシリサイド膜７の密度を測定し、その密度から、第１の相のコバルトシリサイド膜7の結晶性を把握した上で第２の熱処理を施すことにより、結晶状態が比較的均一なコバルトシリサイド膜8を形成でき、配線抵抗のばらつきを抑制できる。【選択図】  図１
2005093470.tif 000002
【特許請求の範囲】
【請求項１】
シリコン層上にコバルト膜を堆積する工程と、
第１の熱処理によって前記シリコン層の表面部分と前記コバルト膜とを反応させて第１相のコバルトシリサイド膜を形成する工程と、
前記第１相のコバルトシリサイド膜の密度を測定する工程と、
前記第１相のコバルトシリサイド膜の密度に応じて熱処理条件を決定して前記第１相のコバルトシリサイド膜を第２相のコバルトシリサイド膜に変化させる第２の熱処理を行う工程と、を有する半導体装置の製造方法。
【請求項２】
前記シリコン層は、基板上の複数個所に形成されたポリシリコン膜であることを特徴とする、請求項１記載の半導体装置の製造方法。
【請求項３】
前記シリコン層は、シリコン基板及び前記シリコン基板上に形成されたポリシリコン膜であり、
前記ポリシリコン膜の成膜条件を、前記第１の熱処理によって前記シリコン基板上に形成する第１相のコバルトシリサイド膜と、前記ポリシリコン膜上に形成する第１相のコバルトシリサイド膜との密度が等しくなるように、決定することを特徴とする、請求項１記載の半導体装置の製造方法。
【請求項４】
前記シリコン基板上に形成する第１相のコバルトシリサイド膜と、前記ポリシリコン膜上に形成する第１相のコバルトシリサイド膜との密度の差が、±０．３ｇ／ｃｍ3以内であることを特徴とする、請求項３記載の半導体装置の製造方法。
【請求項５】
前記第１相のコバルトシリサイド膜の密度が、７．５ｇ／ｃｍ3〜６．７ｇ／ｃｍ3の密度範囲内となるように、前記第１の熱処理を実施することを特徴とする、請求項１記載の半導体装置の製造方法。
【請求項６】
前記第１相のコバルトシリサイド膜の密度は、Ｘ線反射率測定法を用いて測定することを特徴とする、請求項１記載の半導体装置の製造方法。
【請求項７】
前記シリコン層は、シリコン基板の一部の領域及び前記シリコン基板上に形成されたポリシリコン膜の少なくとも一方からなる密度測定用パターンを備え、
前記第１相のコバルトシリサイド膜の密度の測定は、前記密度測定用パターン上に形成された前記第１相のコバルトシリサイド膜の密度を測定することを特徴とする、請求項１記載の半導体装置の製造方法。
【請求項８】
前記密度測定用パターン上に形成された前記第１相のコバルトシリサイド膜の密度は、Ｘ線反射率測定法を用いて測定し、Ｘ線反射率測定法で測定する際、
前記第１相のコバルトシリサイド膜が有する最も低い膜密度に相当する全反射臨界角にＸ線反射率測定装置の光学系を設定した後に、
前記密度測定用パターンおよびその周囲を含む領域について反射Ｘ線強度を測定し、この反射Ｘ線強度の分布に基づいて前記第１相のコバルトシリサイド膜の密度測定箇所を決定することを特徴とする、請求項７記載の半導体装置の製造方法。
【請求項９】
前記第１相のコバルトシリサイド膜が形成された前記密度測定用パターンの周囲には、前記第１相のコバルトシリサイド膜と膜密度の異なる膜が形成されていることを特徴とする、請求項８記載の半導体装置の製造方法。
【請求項１０】
前記密度測定用パターンの周囲にある前記第１相のコバルトシリサイド膜と膜密度の異なる膜は、膜密度が４．９ｇ／ｃｍ3以下であることを特徴とする、請求項９記載の半導体装置の製造方法。
【請求項１１】
前記密度測定用パターンの周囲にある前記第１相のコバルトシリサイド膜と膜密度の異なる膜は、シリコン酸化膜、シリコン窒化膜またはポリシリコン膜であることを特徴とする、請求項９記載の半導体装置の製造方法。
【請求項１２】
前記第１相のコバルトシリサイド膜と膜密度の異なる膜を介して複数の前記密度測定用パターンが、Ｘ線反射率測定法で使用する入射Ｘ線で区別するのに十分な間隔で形成されていることを特徴とする、請求項９記載の半導体装置の製造方法。
【請求項１３】
前記密度測定用パターンの間隔は、８０μｍ以上、５００μｍ以下であることを特徴とする、請求項１２記載の半導体装置の製造方法。
【請求項１４】
前記密度測定用パターンは、一辺が２００μｍ以下の正方形または長方形であることを特徴とする、請求項１２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、特にコバルトシリサイドを電極配線材料に用いる半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
高集積化、微細化が進む半導体装置において、トランジスタのゲートポリシリコンとシリコン基板上の活性領域とを自己整合的に同時に低抵抗とするシリサイドプロセスが重要な製造技術となっている。
【０００３】
シリサイドプロセスにおいては、ｐｎ接合におけるリーク電流増加、シリコン基板およびポリシリコン以外の部分にコバルトシリサイドを形成することによるリーク電流の発生、不均一なシリサイドの形成によるポリシリコン細線抵抗のばらつき、などの課題がある。これらの課題を解決する方法として第１の熱処理によって形成される第１の相のコバルトシリサイドとしてＣｏ2Ｓｉのみを形成する方法(例えば特許文献１および特許文献２)が提案されている。この場合、第１の相のコバルトシリサイドとしてＣｏＳｉが形成されておらず、Ｃｏ2Ｓｉのみが形成された結晶が良いことを示している。
【特許文献１】特開平９−２３２２５３号公報
【特許文献２】特開平１０−８３９７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
シリサイドの形成工程において、第１の熱処理によって形成される第１の相のコバルトシリサイド膜の結晶相を把握することは、第２の熱処理によって形成される第２の相のコバルトシリサイド膜によって形成される細線の抵抗ばらつきを低減させるなどのために重要である。
【０００５】
ソース、ドレインのシリコン基板上については、シリコンの単結晶上に成膜されるので第１の相のコバルトシリサイド膜の結晶相はＸ線回折法によって明確に知ることができる。一方、ゲート電極であるポリシリコン膜上の第１の相のコバルトシリサイド膜はＸ線回折法での結晶相の同定は容易ではない。特に問題となるのは、単結晶であるシリコン基板上に形成されるコバルトシリサイド膜と、多結晶であるポリシリコン膜上に形成されるコバルトシリサイド膜の比較が困難なことである。
【０００６】
ポリシリコン膜上に形成されるコバルトシリサイドはポリシリコン膜の膜質によって変化する。ポリシリコン細線上のコバルトシリサイドの形成の不均一性によって、細線抵抗のばらつき等が生じている。そのため、ポリシリコン膜上の第１の結晶相のコバルトシリサイドの評価、管理は、コバルトシリサイド膜を用いた半導体装置の製造工程において必要となっている。
【０００７】
本発明の目的は、第１の熱処理によって形成される第１相のコバルトシリサイドを評価、管理でき、ポリシリコン膜上にコバルトシリサイドを形成した配線抵抗のばらつきを抑制できる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の請求項１記載の半導体装置の製造方法は、シリコン層上にコバルト膜を堆積する工程と、第１の熱処理によってシリコン層の表面部分とコバルト膜とを反応させて第１相のコバルトシリサイド膜を形成する工程と、第１相のコバルトシリサイド膜の密度を測定する工程と、第１相のコバルトシリサイド膜の密度に応じて熱処理条件を決定して第１相のコバルトシリサイド膜を第２相のコバルトシリサイド膜に変化させる第２の熱処理を行う工程と、を有する。
【０００９】
この製造方法によれば、第１の熱処理によって形成する第１相のコバルトシリサイド膜の密度を測定することで第１相のコバルトシリサイド膜の結晶状態を判別することができ、その第１相のコバルトシリサイド膜の密度（言い換えれば結晶状態）に応じて熱処理条件を決定して第２の熱処理を行うことにより、ポリシリコン膜等のシリコン層上にコバルトシリサイドが形成された抵抗ばらつきを抑えた配線を形成することができる。また、第１相のコバルトシリサイド膜の密度を測定することで第１相のコバルトシリサイド膜の結晶状態を判別できるため、第１の熱処理工程の管理が可能となり、常に適切な第１の熱処理を行うことが可能となる。
【００１０】
また、請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、シリコン層は、基板上の複数個所に形成されたポリシリコン膜であることを特徴とする。
【００１１】
これにより、基板上の複数個所のポリシリコン膜上にコバルトシリサイドが形成された配線の抵抗ばらつきを抑制できる。
【００１２】
また、請求項３記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、シリコン層は、シリコン基板及びシリコン基板上に形成されたポリシリコン膜であり、ポリシリコン膜の成膜条件を、第１の熱処理によってシリコン基板上に形成する第１相のコバルトシリサイド膜と、ポリシリコン膜上に形成する第１相のコバルトシリサイド膜との密度が等しくなるように、決定することを特徴とする。
【００１３】
これにより、第２の熱処理によって形成されるシリコン基板上の第２相のコバルトシリサイド膜と、ポリシリコン膜上の第２相のコバルトシリサイド膜とを同等の状態に形成することができる。
【００１４】
また、この場合、請求項４のように、シリコン基板上に形成する第１相のコバルトシリサイド膜と、ポリシリコン膜上に形成する第１相のコバルトシリサイド膜との密度の差が、±０．３ｇ／ｃｍ3以内であることが望ましい。
【００１５】
また、請求項５記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、第１相のコバルトシリサイド膜の密度が、７．５ｇ／ｃｍ3〜６．７ｇ／ｃｍ3の密度範囲内となるように、第１の熱処理を実施することを特徴とする。
【００１６】
これにより、第１相のコバルトシリサイド膜として、ＣｏＳｉが形成されずＣｏ2Ｓｉのみが形成され好ましい。
【００１７】
また、請求項６記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、第１相のコバルトシリサイド膜の密度は、Ｘ線反射率測定法を用いて測定することを特徴とする。
【００１８】
また、請求項７記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法において、シリコン層は、シリコン基板の一部の領域及びシリコン基板上に形成されたポリシリコン膜の少なくとも一方からなる密度測定用パターンを備え、第１相のコバルトシリサイド膜の密度の測定は、密度測定用パターン上に形成された第１相のコバルトシリサイド膜の密度を測定することを特徴とする。
【００１９】
また、請求項８記載の半導体装置の製造方法は、請求項７記載の半導体装置の製造方法において、密度測定用パターン上に形成された第１相のコバルトシリサイド膜の密度は、Ｘ線反射率測定法を用いて測定し、Ｘ線反射率測定法で測定する際、第１相のコバルトシリサイド膜が有する最も低い膜密度に相当する全反射臨界角にＸ線反射率測定装置の光学系を設定した後に、密度測定用パターンおよびその周囲を含む領域について反射Ｘ線強度を測定し、この反射Ｘ線強度の分布に基づいて第１相のコバルトシリサイド膜の密度測定箇所を決定することを特徴とする。
【００２０】
また、請求項９記載の半導体装置の製造方法は、請求項８記載の半導体装置の製造方法において、第１相のコバルトシリサイド膜が形成された密度測定用パターンの周囲には、第１相のコバルトシリサイド膜と膜密度の異なる膜が形成されていることを特徴とする。
【００２１】
また、請求項１０記載の半導体装置の製造方法は、請求項９記載の半導体装置の製造方法において、密度測定用パターンの周囲にある第１相のコバルトシリサイド膜と膜密度の異なる膜は、膜密度が４．９ｇ／ｃｍ3以下であることを特徴とする。
【００２２】
また、請求項１１記載の半導体装置の製造方法は、請求項９記載の半導体装置の製造方法において、密度測定用パターンの周囲にある第１相のコバルトシリサイド膜と膜密度の異なる膜は、シリコン酸化膜、シリコン窒化膜またはポリシリコン膜であることを特徴とする。
【００２３】
また、請求項１２記載の半導体装置の製造方法は、請求項９記載の半導体装置の製造方法において、第１相のコバルトシリサイド膜と膜密度の異なる膜を介して複数の密度測定用パターンが、Ｘ線反射率測定法で使用する入射Ｘ線で区別するのに十分な間隔で形成されていることを特徴とする。
【００２４】
この場合、請求項１３のように、密度測定用パターンの間隔は、８０μｍ以上、５００μｍ以下であることが好ましい。
【００２５】
また、請求項１４のように、密度測定用パターンは、一辺が２００μｍ以下の正方形または長方形であることが好ましい。
【発明の効果】
【００２６】
本発明の半導体装置の製造方法によれば、第１の熱処理によって形成する第１相のコバルトシリサイド膜を密度によって評価、管理することができ、その第１相のコバルトシリサイド膜の密度（言い換えれば結晶状態）に応じて熱処理条件を決定して第２の熱処理を行うことにより、ポリシリコン膜等のシリコン層上にコバルトシリサイドが形成された抵抗ばらつきを抑えた配線を形成することができ、安定した半導体デバイスの生産ができる効果がある。
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照しながら本発明の実施形態について説明する。
【００２８】
（第１の実施形態）
本発明の第１の実施形態では、図１を用い本発明の半導体装置の製造方法について説明する。
【００２９】
図１は半導体装置の一部であるトランジスタ部分の工程断面図を示すものである。図１において、１はシリコン基板、２はＳＴＩ法によって形成された素子分離領域、３はゲート酸化膜、４はゲート電極であるポリシリコン膜、５はシリコン酸化膜またはシリコン窒化膜からなるサイドウォール、６はコバルト膜、７は第１の熱処理によって形成される第１相のコバルトシリサイド膜、８は第２の熱処理で形成される第２相のコバルトシリサイド膜である。
【００３０】
トランジスタの形成方法は通常のＣＭＯＳトランジスタ形成方法である。まず、シリコン基板１上にＳＴＩ法に素子分離領域２を形成する。次に、素子分離領域２以外にゲート酸化膜３を形成した後にポリシリコン膜４を堆積し、パターンニングによってゲート電極の形状とする。さらにゲート電極のポリシリコン膜４の側面にシリコン酸化膜またはシリコン窒化膜からなるサイドウォール５を形成し、イオン注入による不純物導入によってソース、ドレイン領域（図示せず）をシリコン基板１に形成する(図１(a))。
【００３１】
この後がコバルトシリサイドの形成工程となり、まずコバルト膜６を堆積する(図１(b))。続く、第１の熱処理で第１相のコバルトシリサイド膜７をシリコン基板１およびポリシリコン膜４上に形成後、選択的なエッチングによって未反応のコバルト膜６を除去する(図1(c))。
【００３２】
本発明の半導体装置の製造方法では、この段階で第１相のコバルトシリサイド膜７の密度を測定する。
【００３３】
コバルトはシリコンと反応してコバルトシリサイドを形成するが、処理温度が高まるに従い、
Ｃｏ  →  Ｃｏ2Ｓｉ  →  ＣｏＳｉ  →  ＣｏＳｉ2    ・・・（１）
の順に反応がすすむ。
【００３４】
本発明はこの反応を膜の密度によって評価、管理するものである。図２はコバルトおよびコバルトシリサイド化合物の密度を示すものである。この図より、Ｃｏがシリサイド化していくにつれ、密度が低下していくことが分かる。これは、Ｃｏの密な構造に原子半径の異なるＳｉが入り込むため、結晶格子の隙間が大きくなるためである。つまり、（１）式のようにシリサイド化反応がすすむにつれ、密度が低下するため、膜密度の測定から第１の相のコバルトシリサイド膜の結晶状態を知ることが可能となる。
【００３５】
本発明ではコバルトシリサイドの膜密度は特開平６−２２１８４１号公報などに記載されているＸ線反射率測定法を用い測定している。
【００３６】
その後、図１(d)に示すように、第２の熱処理によって第１相のコバルトシリサイド膜７を第２相のコバルトシリサイド膜８（ＣｏＳｉ2膜）とする。
【００３７】
本発明の半導体装置の製造方法を用いれば、シリコン基板1もしくはポリシリコン膜4上に形成される第１の相のコバルトシリサイド膜7をそのコバルトシリサイド膜の密度によって評価、判断することができ、適切な第１の熱処理条件の選択が可能となる。その結果、第１の相のコバルトシリサイド膜7の密度から、第１の相のコバルトシリサイド膜7の結晶性を把握した上で第２の熱処理を施すことが出来るため、結晶状態が比較的均一なコバルトシリサイド膜8を形成することが出来る。第１の相のコバルトシリサイド膜７として、ＣｏＳｉよりも結晶性がよいＣｏ2Ｓｉを形成すると、熱処理中に結晶が再配列される余地が少なくなる。例えば７５０℃で第２の熱処理を実施すると、熱処理中にＣｏ2Ｓｉのグレインサイズが大きく変化することなく、良好なコバルトシリサイドを形成することが出来る。よって、上述のゲート電極のようにコバルトシリサイドを形成したポリシリコン配線の抵抗ばらつきなどを抑えた第２の相のコバルトシリサイド膜8を形成することが出来る。
【００３８】
また、第１の熱処理によってＣｏＳｉが形成されずＣｏ2Ｓｉのみが形成されるように、第１相のコバルトシリサイド膜７の密度が、７．５ｇ／ｃｍ3〜６．７ｇ／ｃｍ3の密度範囲内となるように、第１の熱処理を実施することが好ましい。
【００３９】
（第２の実施形態）
次に本発明の第２の実施形態では、例えば図1のシリコン基板1上とポリシリコン膜4上における第１相のコバルトシリサイド膜7の密度が等しくなる半導体装置の製造方法について説明する。
【００４０】
図３は、シリコン基板上及びポリシリコン膜上に形成されたコバルトシリサイド膜の密度の、第１の熱処理工程における温度依存性を示すものである。なお、ポリシリコンＡ，Ｂ，Ｃはポリシリコン成膜条件または膜中の不純物濃度が異なるポリシリコン膜である。
【００４１】
図３において、縦軸はコバルトシリサイド膜の密度を示し、横軸は第１の熱処理温度を示している。図３のグラフと図２の表を合わせて考えると、コバルトシリサイド膜の密度が７．５ｇ／ｃｍ3から６．６ｇ／ｃｍ3へ低下すると、形成されるコバルトシリサイド膜がＣｏ2ＳｉからＣｏＳｉへ変化していることがわかる。つまり、第１の熱処理温度が高くなるに連れ、膜中のＳｉの含有量が増えていくことが分かる。
【００４２】
また、シリコン基板上、もしくはポリシリコン上に堆積する際の違いを検討すると、以下のことが分かる。ポリシリコン膜Ａ上に形成される第１の相のコバルトシリサイドは、シリコン基板上と比較して、より高い処理温度で密度が低下していることから、コバルトシリサイドの形成が遅いことを示している。一方、ポリシリコンＣ膜では、低い処理温度で密度が低下していることから、コバルトシリサイドの形成が早いことを示している。
【００４３】
ポリシリコンＡ，Ｃと異なり、ポリシリコンＢ上に成膜したコバルトシリサイド膜の密度変化が、シリコン基板上に成膜したコバルトシリサイド膜の密度変化と同様な処理温度依存性を示している。よってポリシリコン膜Ｂを用いれば、シリコン基板およびポリシリコン上に同様な第１の相のコバルトシリサイド膜が形成されており、第２の熱処理によっても同様な第２の相のコバルトシリサイド膜が形成される。
【００４４】
本発明の半導体装置の製造方法を用いれば、第１の熱処理によってシリコン基板上に形成する第１相のコバルトシリサイド膜の密度と、ポリシリコン膜上に形成する第１相のコバルトシリサイド膜の密度がほぼ等しくなるため、第２の熱処理によってシリコン基板上とポリシリコン膜上に形成されるコバルトシリサイド膜の膜質をそろえることが可能となる。この場合、第１の熱処理によってシリコン基板上に形成する第１相のコバルトシリサイド膜と、ポリシリコン膜Ｂのようにポリシリコン膜上に形成する第１相のコバルトシリサイド膜との密度の差が、±０．３ｇ／ｃｍ3以内であることが好ましい。
【００４５】
（第３の実施形態）
次に本発明の第３の実施形態では、第１の熱処理によって形成される第１相のコバルトシリサイド膜の密度を測定するパターンおよび測定パターンの座標位置を求める方法、そして密度によってコバルトシリサイド工程を管理、評価する方法について説明する。
【００４６】
図４は本発明の半導体装置の製造方法によって、ウエハ上に形成された第１相のコバルトシリサイドの密度を測定するためのパターンを示すものである。
【００４７】
図４で、９はシリコン基板上に形成された第１相のコバルトシリサイド膜が形成された測定パターン、１０はシリコン基板上に形成されたポリシリコン膜の上に形成された第１相のコバルトシリサイド膜が形成された測定パターンで、１１は９と１０とを分離するために設けられたシリコン酸化膜の領域である。
【００４８】
次に図４のパターンを微小なＸ線で測定する方法について説明する。本測定方法は膜密度の違いによって膜の全反射臨界角度が異なることを利用したものである。
【００４９】
図５は、コバルトシリサイド化合物、シリコン酸化膜の全反射領域のＸ線反射率測定スペクトルを示すものである。測定に使用しているＸ線はＣｕ−ｋαである。２θを高くするに従い、検出強度が急激に低下する角度、例えばＳｉＯ2の場合２θ＝０．４４°が全反射臨界角である。
【００５０】
コバルトシリサイド系化合物より密度の小さいシリコン酸化膜の全反射臨界角は、コバルトシリサイド系化合物より低い。そこで、シリコン酸化膜の全反射臨界角より高く、コバルトシリサイド化合物の全反射臨界角より小さい２θ値では、検出強度が大きく異なることが分かる。この全反射臨界角の違いを利用して、図４のパターンの位置を見つけることが可能となる。
【００５１】
図６はＸ線反射率測定において、ビームサイズ約５μｍのＸ線を使用してθを０．２５度、２θを０．５度に設定し、図４のパターン９，１０付近について、ウエハをセットしている試料ステージをｘ、ｙ軸について走査して得られた反射光強度分布を示すものである。
【００５２】
コバルトシリサイドが形成されているパターン９，１０部分では全反射の条件であるので高い検出強度であるが、その周辺部のシリコン酸化膜１１の領域では全反射臨界角より高い角度であるので検出強度が低くなっている。この強度の違いによってパターン９，１０の座標を知ることが可能となる。
【００５３】
図６では点Ａ（１３０，１５０）、点Ｂ（３４０，１５０）を中心に２つのピークがあることが分かる。この点Ａ，ＢにおけるＸ線反射率測定結果に基づいて、シリコン基板およびポリシリコン上に形成された第１相のコバルトシリサイド膜の密度を算出する。
【００５４】
なお、測定パターン９、１０およびシリコン酸化膜１１よりなる測定領域は、たとえば図１のようなトランジスタ素子とは別の領域に形成されている。そして、第１相のコバルトシリサイド膜が形成された測定パターン９、１０の周囲のシリコン酸化膜１１は、その代わりにシリコン窒化膜またはポリシリコン膜であってもよく、測定パターン９、１０と区別するために、その周囲の膜は膜密度が４．９ｇ／ｃｍ3以下であることが好ましい。また、測定パターン９、１０は、Ｘ線反射率測定法で使用する入射Ｘ線で区別するのに十分な間隔、例えば８０μｍ以上、５００μｍ以下であることが好ましい。測定パターン９、１０は、一辺が２００μｍ以下の正方形または長方形であることが好ましい。
【００５５】
次に上記の測定パターンおよび測定方法を用いてコバルトシリサイド工程を評価、管理した結果を図７に示す。図７は処理ロット毎に、図４のパターンでもってコバルトシリサイド膜の密度を測定した結果である。
【００５６】
図７に示すとおり、１４ロット目にポリシリコン上のみのコバルトシリサイド膜の密度が高くなった。これは、ポリシリコン膜上のコバルトとシリコンの反応が十分進行せず、膜中のＳｉ含有量が低いため、膜密度が高くなったと考えられる。その理由としては、ポリシリコン膜表面の酸化膜厚が厚かったことが上げられる。
【００５７】
また、４２ロット目ではシリコン基板上およびポリシリコン上、両方のコバルトシリサイド膜の密度が低くなった。これは、コバルトとシリコンの反応がより早く進行し、膜中に含まれるＳｉの含有量が多くなったためである。シリコン基板上およびポリシリコン膜上ともに多くなっていることから、共通の工程である熱処理条件に異常があったと考えられる。熱処理装置を調べた結果、温度調整機能に異常があり、設定温度より高い温度で処理されていることが分かった。
【００５８】
以上、本発明の半導体装置の製造方法を用いれば、シリコン基板上だけでなくポリシリコン膜上の、第１相のコバルトシリサイド膜の密度でもってコバルトシリサイド工程を管理できるので、ポリシリコン成膜、ポリシリコン膜中不純物濃度、第１の熱処理などの異常で特に問題が生じやすいポリシリコン膜上のコバルトシリサイド膜についても、工程途中において正確に評価、管理することができ、コバルトシリサイドを形成したポリシリコン配線の抵抗ばらつきなどのない適切な第２相のコバルトシリサイド膜の形成が可能となる。
【産業上の利用可能性】
【００５９】
本発明にかかる半導体装置の製造方法は、シリコン層上に熱処理によって形成するコバルトシリサイド膜を密度によって評価、管理することができ、コバルトシリサイドを備えた配線等を有する半導体装置の製造方法として有用である。
【図面の簡単な説明】
【００６０】
【図１】本発明による半導体装置の製造方法を説明する工程断面図
【図２】コバルトおよびコバルトシリサイド化合物の密度を示す図
【図３】シリコン基板上とポリシリコン膜上に形成されたコバルトシリサイド膜の密度の第１の熱処理温度依存性を示す図
【図４】コバルトシリサイドの密度を測定するためのパターンを説明する図
【図５】コバルトシリサイド化合物、シリコン酸化膜の全反射領域のＸ線反射率測定スペクトルを説明する図
【図６】図４の測定パターンを探すために試料ステージを走査して得られた測定結果を説明する図
【図７】ロット毎にコバルトシリサイドの密度を測定した結果を説明する図
【符号の説明】
【００６１】
１  シリコン基板
２  素子分離
３  ゲート酸化膜
４  ポリシリコン膜（ゲート電極）
５  サイドウォール
６  コバルト膜
７  第１の熱処理によって形成される第１相のコバルトシリサイド膜
８  第２の熱処理で形成される第２相のコバルトシリサイド膜
９  シリコン基板上に形成された第１相のコバルトシリサイドの密度を測定するパターン
１０  ポリシリコン膜上に形成された第１相のコバルトシリサイドの密度を測定するパターン
１１  パターン９と１０を分離するためのシリコン酸化膜領域
【図１】
2005093470.tif 000003
【図２】
2005093470.tif 000004
【図３】
2005093470.tif 000005
【図４】
2005093470.tif 000006
【図５】
2005093470.tif 000007
【図６】
2005093470.tif 000008
【図７】
2005093470.tif 000009