(57)【要約】【課題】  所望の輝度をもつ直線的な階調を得るとともに、動画像等を滑らかに表示することのできる表示装置を提供する。【解決手段】  本発明の表示装置の画素内に、ＴＦＴ素子Ｑ１１とＴＦＴ素子Ｑ３１との間に一方が接続され、一定の電圧を印加する定電圧配線に他方が接続されたコンデンサＣ２２が配置されている。コンデンサＣ２２にてオーバーシュート電流を抑制することによって、輝度階調の表示を正確に行うことができる。【選択図】  図１
2005257878.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子を備える各画素に該電気光学素子に供給する電流の値を設定して、電気光学素子を該電流値で駆動する表示装置において、
上記各画素には、
上記電気光学素子に上記電流を供給するための第１の配線と、
上記第１の配線から電気光学素子に電流を供給する経路に、電気光学素子と直列に挿入されるとともに、導通抵抗の制御端子を有する第１のアクティブ素子と、
上記経路に、電気光学素子および第１のアクティブ素子と直列に挿入されるとともに、導通／遮断用の制御端子を有する第２のアクティブ素子と、
電荷を蓄積し、蓄積した電荷に応じた電圧を上記第１のアクティブ素子の導通抵抗の制御電圧として、第１のアクティブ素子の制御端子に印加する第１の電荷保持手段と、
上記第１の電荷保持手段に対する電荷供給経路上に挿入されるとともに、導通／遮断用の制御端子を有し、遮断によって第１の電荷保持手段に蓄積した電荷を保持させる第３のアクティブ素子と、
上記第２のアクティブ素子の制御端子に導通／遮断用の制御電圧を印加する第２の配線と、
上記第３のアクティブ素子の制御端子に導通／遮断用の制御電圧を印加する第３の配線と、
上記第１のアクティブ素子と第２のアクティブ素子との間に一方が接続され、一定の電圧を印加する第４の配線に他方が接続された第２の電荷保持手段とが配置されていることを特徴とする表示装置。
【請求項２】
上記第１の配線には電流源回路と電圧源回路とが切り替え可能に接続されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
上記電流源回路を第１の配線に接続し、電気光学素子に供給する電流の値を各画素に設定する第１の動作を行った後、上記電圧源回路を第１の配線に接続し、各画素の電気光学素子に第１の動作で設定した値の電流を供給する第２の動作を行うようになっており、
上記電流源回路が出力することのできる電流値は複数通りあり、
上記第１の動作を行うとともに、第１の動作の後に第２の動作を行うことを、所定期間に複数回行うことを特徴とする請求項２に記載の表示装置。
【請求項４】
上記第３の配線と第４の配線とが同じ配線であることを特徴とする請求項１に記載の表示装置。
【請求項５】
電気光学素子を備える各画素に該電気光学素子に供給する電流の値を設定して、電気光学素子を該電流値で駆動する表示装置において、
上記各画素には、
上記電気光学素子に上記電流を供給するための第１の配線と、
上記第１の配線から電気光学素子に電流を供給する経路に、電気光学素子と直列に挿入されるとともに、導通抵抗の制御端子を有する第１のアクティブ素子と、
上記経路に、電気光学素子および第１のアクティブ素子と直列に挿入されるとともに、導通／遮断用の制御端子を有する第２のアクティブ素子と、
電荷を蓄積し、蓄積した電荷に応じた電圧を上記第１のアクティブ素子の導通抵抗の制御電圧として、第１のアクティブ素子の制御端子に印加する第１の電荷保持手段と、
上記第１の電荷保持手段に対する電荷供給経路上に挿入されるとともに、導通／遮断用の制御端子を有し、遮断によって第１の電荷保持手段に蓄積した電荷を保持させる第３のアクティブ素子と、
上記第２のアクティブ素子の制御端子に導通／遮断用の制御電圧を印加する第２の配線と、
上記第３のアクティブ素子の制御端子に導通／遮断用の制御電圧を印加する第３の配線と、
上記第１のアクティブ素子と第２のアクティブ素子との間に一方が接続され、信号電圧を印加する第５の配線に他方が接続された第４のアクティブ素子とが配置されていることを特徴とする表示装置。
【請求項６】
上記第１の配線に電流源回路が接続されているとともに、上記第５の配線から印加される信号電圧を電気光学素子の電圧源として用いることを特徴とする請求項５に記載の表示装置。
【請求項７】
上記電気光学素子に供給する電流の値を各画素に設定する第３の動作を行った後、上記第５の配線から印加された信号電圧を利用して、各画素の電気光学素子に第３の動作で設定した値の電流を供給する第４の動作を行うようになっていることを特徴とする請求項６に記載の表示装置。
【請求項８】
上記第４のアクティブ素子は、ダイオード素子、または、上記第５の配線に接続された導通／遮断用の制御端子を有する薄膜トランジスタであることを特徴とする請求項５ないし７のいずれか１項に記載の表示装置。
【請求項９】
上記第４のアクティブ素子が、ｐチャネル型またはｎチャネル型の薄膜トランジスタであり、上記第５の配線と第２の配線とが同じ配線であることを特徴とする請求項５ないし８のいずれか１項に記載の表示装置。
【請求項１０】
上記第１の配線にはプリチャージ回路が接続されていることを特徴とする請求項１、２または５に記載の表示装置。
【請求項１１】
上記画素は、トップエミッション構造であることを特徴とする請求項１または５に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electro Luminescence）ディスプレイやＦＥＤ（Field Emission Display）等の電気光学素子を用いた表示装置に関するものである。
【背景技術】
【０００２】
近年、有機ＥＬ（Electro Luminescence）ディスプレイ、無機ＥＬディスプレイやＬＥＤ（Light Emitting Diode）ディスプレイ、ＦＥＤ（Field Emission Display）等、素子に供給される電荷量（電流量）に応じてその発光量が制御される電気光学素子を用いた表示装置に関する研究が活発に行われている。特に有機ＥＬディスプレイは、低電圧・低消費電力で発光可能なディスプレイとして、携帯機器への応用商品として注目されている。
【０００３】
有機ＥＬディスプレイに用いられる電気光学素子（有機ＥＬ素子）の駆動方法としては、単純マトリックス方式とアクティブマトリックス方式がある。単純マトリックス方式を採用した有機ＥＬディスプレイは構造が単純であるものの、大型で高精細なディスプレイの実現が困難である。このため、アクティブマトリックス方式を採用した有機ＥＬディスプレイの開発が盛んに行われている。
【０００４】
アクティブマトリックス方式にて駆動する場合、アクティブマトリックス回路は、有機ＥＬ素子に供給される電流を制御するためのアクティブ素子（スイッチ用素子）を有している。このアクティブ素子としては、ダイオードやＭＩＭ（Metal Insulator Metal）があるが、スイッチ特性が優れた薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」と略する）がより好ましく用いられる。このＴＦＴのシリコン膜はアモルファスであってもよいが、より小型で、アモルファスよりも電流を多く供給して駆動できる、多結晶シリコンや非特許文献２に示すような連続粒界結晶シリコン（Continuous Grain Silicon：以下「ＣＧシリコン」と略する）、単結晶シリコン等の結晶化されたシリコン膜が好ましく用いられる。
【０００５】
上記多結晶シリコンやＣＧシリコン等を用いたＴＦＴをスイッチング素子とし、有機ＥＬ素子を電気光学素子として用いた場合の画素構成例を図１４に示す。有機ＥＬ素子の基本的構成については、非特許文献３等に記載されているので、ここではその詳細な説明は省略する。図１４の画素回路Ａｉｊは、定電流型制御方式を用いた画素回路構成の図である。なお、画素回路Ａｉｊは、画素がＭ×Ｎのマトリックス状に配置された表示装置の画素１個分を示し、ＲＧＢの各画素がある場合にはその１個分を示す。
【０００６】
画素回路Ａｉｊには、電流駆動型の有機ＥＬ素子ＥＬ１０、ｎチャネル型（ｎ型）のＴＦＴ素子Ｑ１０・Ｑ２０、ｐチャネル型（ｐ型）のＴＦＴ素子Ｑ３０、コンデンサＣ１０、ゲート配線Ｅｉ１１０、電源配線ＰＷ２１０、および制御配線Ｇｉ９１０が配置されている。
【０００７】
電源配線ＰＷ２１０にはＴＦＴ素子Ｑ３０が接続されている。ＴＦＴ素子Ｑ３０のゲート端子はゲート配線Ｅｉ１１０に接続されている。また、ＴＦＴ素子Ｑ３０の電源配線ＰＷ２１０との接続点と反対側に、ＴＦＴ素子Ｑ１０と有機ＥＬ素子ＥＬ１０とが、ＴＦＴ素子Ｑ１０をＴＦＴ素子Ｑ３０側として直列に接続されている。有機ＥＬ素子ＥＬ１０の陽極はＴＦＴ素子Ｑ１０側となっており、有機ＥＬ素子の陰極側には共通電圧５１０が配置されている。
【０００８】
コンデンサＣ１０は、ＴＦＴ素子Ｑ１０のゲート端子とソース端子との間に接続されている。ＴＦＴ素子Ｑ２０は、ＴＦＴ素子Ｑ１０のゲート端子とＴＦＴ素子Ｑ３０との間に接続されている。ＴＦＴ素子Ｑ２０のゲート端子は、制御配線Ｇｉ９１０に接続されている。また上記電源配線ＰＷ２１０には、電流源回路３１０と電圧源回路４１０とが切り替え可能に接続されている。
【０００９】
ところで、上記の定電流型制御方式とは、有機ＥＬ素子に直列に接続した駆動ＴＦＴ（図１４ではＴＦＴ素子Ｑ１０）のゲート−ソース間電流を、画素外部にあるドライバＩＣ等の電流源回路の電流階調データによって与え、この電流値で有機ＥＬ素子の発光量を制御する方式を意味している。
【００１０】
図１４に示す画素回路では、画素内の開口率（１画素内の発光面積の割合）をできるだけ多くとり、歩留まりが向上するように工夫されている。例えば、図１５に示すように、非特許文献１では、電流を書き込むためのソース配線ＰＷ２１８と、有機ＥＬに電圧を供給するための電源配線ＰＷ２１９とが別々に用いられている。図１４に示す画素回路では、各配線を共通線に統一して用いたり、またＴＦＴ数を減らしたりした簡素な画素構成になっており、歩留まりの向上、及び開口率をより多く取れる工夫をしている。
【００１１】
そのため、各画素に有機ＥＬ素子の電流の値を設定するときには電源配線ＰＷ２１０に電流源回路３１０を接続して、この電流源回路３１０から供給される電流値を用いて有機ＥＬ素子の電流値を設定している。つまり、ＴＦＴ素子Ｑ１０に供給される電流値をゲート端子に印加される電圧を保持することによって固定し、その電流の値を設定した後に、電源配線ＰＷ２１０の接続を電圧源回路４１０に切り替える。これにより、ＴＦＴ素子Ｑ３０が導通状態である期間では、電圧源回路４１０からの印加電圧によって、他の画素の有機ＥＬ素子の駆動状態に関わらずに、有機ＥＬ素子を設定した値の電流で駆動することができる。
【００１２】
また、画素回路ＡｉｊがＭ×Ｎのマトリックス状に配置されている構成においては、電流源回路４１０の電流値の数以上に（つまりアナログ動作より）細かい階調表示を確保するために、所定期間に有機ＥＬ素子に電流が供給された期間の総和に応じて（つまり時分割のデジタル階調方式によって）、所定期間内に複数回、電流設定動作＋発光動作を行っている。
【００１３】
ここで、上記図１４の画素回路Ａｉｊにおいて、所定期間内に複数回、電流設定動作＋発光動作を繰り返す際の、表示装置内の１画素の基本動作について説明する。画素回路Ａｉｊは、図１５の画素回路と異なり、電流書き込み配線と電源配線とが統一された配線になっているため、複数の画素がある場合には電流書き込み後、すぐに発光期間に入ることができない。そのため、表示装置全ての画素に電流設定動作を行った後、発光動作を全画素同時に行ことが必要であるが、この方法では、動画偽輪郭が目立つことが予想される。
【００１４】
その動画偽輪郭を低減する方法としては、例えば、１フレーム期間をＮ個の単位期間に分割し、更に各単位期間をＡ個の選択期間に分割し、上記各単位期間を構成するＡ個の選択期間を各々第１占有期間から第Ａ占有期間として、各アクティブ素子へ出力する設定された電流値にそれぞれ対応する、複数個（Ａ個）のデータを各々第１データから第Ａデータとし、上記各占有期間に上記各アクティブ素子へ出力する設定された電流値が、上記第１データから第Ａデータのうち何れか１つに固定された電流値とする駆動方法を用いることが好ましい（ＮもＡも正の整数）。
【非特許文献１】服部励治、他３名，「電流指定型ポリシリコンＴＦＴアクティブマトリクス駆動有機ＬＥＤディスプレイの回路シミュレーション」，信学技報，社団法人  電子情報通信学会，２００１年４月，ＥＤ２００１−８  ＳＤＭ２００１−８  Ｖｏｌ．１０１，Ｎｏ．１５，ｐ．７−１４
【非特許文献２】Takayama,T.等、「Continuous Grain Silicon Technology and Its Applications for Active Matrix Display」、AM-LCD 2000、半導体エネルギー研究所、p.25-28
【非特許文献３】Friend,R.H.、「Polymer Light-Emitting Diodes for use in Flat panel Display」、AM-LCD’01、University of Cambridge、Cavendish Laboratory、p.211-214
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上記の動画偽輪郭を低減する駆動方法を実現するためには、例えば、図１６のタイミングチャート（図１６では説明をわかりやすくするため表示装置内の１画素分に着目し、フレーム期間を分割した時間一つ分を表示している）に示すように、最初のフィールド期間にてＴＦＴ素子Ｑ３０の導通状態が続いている間に、予め設定された電流が電流源回路３１０から供給されると、ＴＦＴ素子Ｑ２０を導通して、ＴＦＴ素子Ｑ１０に設定電流が供給されるようなゲート電圧を書き込む。その後、ＴＦＴ素子Ｑ２０のスイッチを遮断し、電圧源回路４１０に切り替え、電圧源回路４１０から印加された電圧によって画素内に設定された電流が有機ＥＬ素子ＥＬ１０に供給される。
【００１６】
そして、所定期間内での次の電流書き込み期間が到来するまで、該画素は同じ電源配線ＰＷ２１０上にある他の画素が電流源回路３１０から電流書き込みを行っている間は、ＴＦＴ素子Ｑ３０を遮断し、電源配線ＰＷ２１０が電圧源回路４１０に切り替わるとＴＦＴ素子Ｑ３０を導通状態にして、有機ＥＬ素子ＥＬ１０が発光と非発光との動作を繰り返すことによって、できるだけ発光時間を確保することができるようになる。
【００１７】
しかしながら、上記有機ＥＬ素子ＥＬ１０が発光と非発光の動作を繰り返す際の、ＴＦＴ素子Ｑ３０のスイッチが遮断されている間では、画素内の電圧は有機ＥＬ素子ＥＬ１０に印加され、有機ＥＬ素子ＥＬ１０の陰極側にある共通電圧５１０に等しくなるように近づく。このため、電流源回路３１０から電圧源回路４１０に切り替えた後、ＴＦＴ素子Ｑ３０を導通させると、共通電圧５１０と電源配線ＰＷ２１０との電位差が発生しているために、画素内部に急激な電流（オーバーシュート電流）が一瞬時流れる。
【００１８】
所定期間内に複数回、電流設定動作および発光動作を繰り返す際に、この発光と非発光とを繰り返す期間が長くなると、オーバーシュート電流が画素内の各ＴＦＴ素子のスイッチ状態（導通、遮断またはこれらの中間の状態）を誤動作させてしまう。このため、ＴＦＴ素子Ｑ１０のゲート・ソース間の電位差が初期に設定された電位差に対して経時的に変化し、有機ＥＬ素子ＥＬ１０の発光輝度が設定よりも大きくなり（あるいは小さくなり）、所望していた階調の輝度が実際には大きくなる（あるいは小さくなる）。その結果、各階調が直線的に変化せず（あるいはコントラストが悪くなる）、動画等の画像に表示むらを招く原因となる。
【００１９】
上記問題を解決するために、例えば、ゲート信号Ｅｉ１１０の信号のオン切り替え時間を緩やかに（延長）して、画素内に電圧源回路４１０からの電圧が緩やかに入るようにすると、オーバーシュート電流を防ぐことができる。しかしながら、上記オン切り替え時間は、画素内と電源配線ＰＷ２１０の電位差にもよるものの、ゲート信号Ｅｉ１１０に存在する容量・抵抗の配線負荷よって波形なまりによる誤差が発生するため、オーバーシュートが起こらないように設定したスイープ波形をゲート電圧に与えて制御することは困難であると予想される。また、信号の伝搬遅延を持たせるために抵抗を新たに挿入する方法もあるが、その分消費電力の増大を招くので好ましくない。
【００２０】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、電気光学素子に対して、設定した値の電流を供給する画素回路構成を有する表示装置において、所望の輝度をもつ直線的な階調を得るとともに、動画像等を滑らかに表示することのできる表示装置を提供することにある。
【課題を解決するための手段】
【００２１】
本発明に係る表示装置は、上記課題を解決するために、電気光学素子を備える各画素に該電気光学素子に供給する電流の値を設定して、電気光学素子を該電流値で駆動する表示装置において、上記各画素には、上記電気光学素子に上記電流を供給するための第１の配線と、上記第１の配線から電気光学素子に電流を供給する経路に、電気光学素子と直列に挿入されるとともに、導通抵抗の制御端子を有する第１のアクティブ素子と、上記経路に、電気光学素子および第１のアクティブ素子と直列に挿入されるとともに、導通／遮断用の制御端子を有する第２のアクティブ素子と、電荷を蓄積し、蓄積した電荷に応じた電圧を上記第１のアクティブ素子の導通抵抗の制御電圧として、第１のアクティブ素子の制御端子に印加する第１の電荷保持手段と、上記第１の電荷保持手段に対する電荷供給経路上に挿入されるとともに、導通／遮断用の制御端子を有し、遮断によって第１の電荷保持手段に蓄積した電荷を保持させる第３のアクティブ素子と、上記第２のアクティブ素子の制御端子に導通／遮断用の制御電圧を印加する第２の配線と、上記第３のアクティブ素子の制御端子に導通／遮断用の制御電圧を印加する第３の配線と、上記第１のアクティブ素子と第２のアクティブ素子との間に一方が接続され、一定の電圧を印加する第４の配線に他方が接続された第２の電荷保持手段とが配置されていることを特徴としている。
【００２２】
上記の構成によれば、各画素において、第２および第３の配線からの制御端子への制御電圧印加により第２および第３のアクティブ素子を導通させると、第１の配線から第１のアクティブ素子を介して電気光学素子に所定の値の電流を供給することが可能な状態となる。このとき、第１の電荷保持手段に上記値の電流値に対応した電荷が蓄積されるようにし、この後、第３の配線からの制御電圧印加により第３のアクティブ素子を遮断すれば、上記値の電流が第１のアクティブ素子に供給されるような制御電圧が第１のアクティブ素子の制御端子に印加されるように、第１の電荷保持手段が電荷を保持する。従って、これにより電気光学素子に供給する電流の値を設定することができる。
【００２３】
そして、第２の配線からの制御電圧印加により第２のアクティブ素子を遮断すれば、第１の電荷保持手段が上記電荷を保持した状態で電気光学素子へ供給される電流を遮断することができる。この遮断期間には、例えば同一の第１配線につながる別の画素において電気光学素子に供給する電流の値を設定することができる。このようにして各画素に電気光学素子の電流の値を設定し、再び第２のアクティブ素子を導通させれば、設定した値の電流で電気光学素子を駆動することができる。
【００２４】
また、上記第１のアクティブ素子と第２のアクティブ素子との間に一方が接続され、一定の電圧を印加する第４の配線に他方が接続された第２の電荷保持手段が配置されていることにより、上記第２のアクティブ素子を再び導通する際の第１のアクティブ素子と第３のアクティブ素子との電圧変化が緩やかになり、オーバーシュート電流を緩和することができる。
【００２５】
これにより、画素内の各アクティブ素子のスイッチ状態を誤動作させることを回避することができる。また、第１のアクティブ素子のゲート／ソース間の初期に設定された電位差は、時間の経過にかかわらずほぼ一定となるように保持される。そのため、電気光学素子は所望の階調の輝度で発光することが可能になるとともに、直線的な階調を得ることが可能となる。その結果、動画像等を滑らかに表示することができるという効果を奏する。
【００２６】
なお、上記電気光学素子とは、該素子に供給される電荷量（電流量）に応じて発光量が制御される素子を意味する。電気光学素子としては、例えば、有機ＥＬ素子、ＬＥＤ（Light Emitting Diode）、ＦＥＤ（Field Emission Display）等を挙げることができる。
【００２７】
また、上記アクティブ素子とは、電流を制御する（電流を導通または遮断もスイッチする）ために用いられ、該素子に供給される導通抵抗を変化させることができる素子を意味する。アクティブ素子としては、例えば、ダイオード素子、ＭＩＭ（metal Insulator Metal）素子、薄膜トランジスタ（ＴＦＴ）等を挙げることができる。中でも、スイッチ特性に優れたＴＦＴ素子が好ましく用いられる。
【００２８】
本発明に係る表示装置では、上記第１の配線には電流源回路と電圧源回路とが切り替え可能に接続されていることが好ましい。上記の構成によれば、電流源回路および電圧源回路を共に第１の配線に接続しているため、従来のように個々の配線に接続している場合と比較して、画素内のＴＦＴ素子の数や配線数を減らすことができる。これにより、ＴＦＴ素子等の歩留まりを向上させるとともに、輝度階調の表示を正確に行うことができる。なお、上記電流源回路とは、ある値に設定した電流を常に供給し続けることができる回路を意味する。また、電圧源回路とは、ある値に設定した電圧を常に印加し続けることができる回路を意味する。
【００２９】
本発明に係る表示装置では、上記電流源回路を第１の配線に接続し、電気光学素子に供給する電流の値を各画素に設定する第１の動作を行った後、上記電圧源回路を第１の配線に接続し、各画素の電気光学素子に第１の動作で設定した値の電流を供給する第２の動作を行うようになっており、上記電流源回路が出力することのできる電流値は複数通りあり、上記第１の動作を行うとともに、第１の動作の後に第２の動作を行うことを、所定期間に複数回行うことが好ましい。
【００３０】
上記の構成によれば、第１の動作により電流源回路からの電流で各画素に電気光学素子の電流の値を設定することができ、その後、第２の動作により、第１の動作で設定された値の電流を電圧源回路から電気光学素子に供給して電気光学素子を駆動することができる。
【００３１】
また、上記の構成によれば、第１の動作によって各画素に設定することのできる電気光学素子の電流値の種類、すなわち電流源回路から出力できる電流値の種類が、設定した階調数より少ない状態に制限されるような場合があっても、次のようにして多階調表示を行うことができる。すなわち、第１の動作を行うとともに第１の動作の後に第２の動作を行うことを、所定期間に複数回行う。これは、所定期間内に複数回、電流設定動作＋発光動作を行うことに等しい。これにより、所定期間に電気光学素子に電流が供給された期間の長さの総和に応じて、電流源回路の電流値の数以上に細かい階調表示を確保することができる。
【００３２】
特に、第１の配線に接続される電流源回路がＴＦＴ等で作られている場合には、電流源回路から出力することのできる電流値の数に制限がある、すなわち出力電流値の数がゼロを含めて２以上のある整数値に制限される場合が多いので、本発明の階調表示が有効である。
【００３３】
本発明に係る表示装置では、上記第３の配線と第４の配線とが同じ配線であることが好ましい。上記の構成によれば、画素を高精細化することができるとともに、開口率を向上させることができる。
【００３４】
また、本発明に係る表示装置は、上記課題を解決するために、電気光学素子を備える各画素に該電気光学素子に供給する電流の値を設定して、電気光学素子を該電流値で駆動する表示装置において、上記各画素には、上記電気光学素子に上記電流を供給するための第１の配線と、上記第１の配線から電気光学素子に電流を供給する経路に、電気光学素子と直列に挿入されるとともに、導通抵抗の制御端子を有する第１のアクティブ素子と、上記経路に、電気光学素子および第１のアクティブ素子と直列に挿入されるとともに、導通／遮断用の制御端子を有する第２のアクティブ素子と、電荷を蓄積し、蓄積した電荷に応じた電圧を上記第１のアクティブ素子の導通抵抗の制御電圧として、第１のアクティブ素子の制御端子に印加する第１の電荷保持手段と、上記第１の電荷保持手段に対する電荷供給経路上に挿入されるとともに、導通／遮断用の制御端子を有し、遮断によって第１の電荷保持手段に蓄積した電荷を保持させる第３のアクティブ素子と、上記第２のアクティブ素子の制御端子に導通／遮断用の制御電圧を印加する第２の配線と、上記第３のアクティブ素子の制御端子に導通／遮断用の制御電圧を印加する第３の配線と、上記第１のアクティブ素子と第２のアクティブ素子との間に一方が接続され、信号電圧を印加する第５の配線に他方が接続された第４のアクティブ素子とが配置されていることを特徴としている。
【００３５】
上記の構成によれば、各画素において、第２および第３の配線からの制御端子への制御電圧印加により第２および第３のアクティブ素子を導通させると、第１の配線から第１のアクティブ素子を介して電気光学素子に所定の値の電流を供給することが可能な状態となる。このとき、第１の電荷保持手段に上記値の電流に対応した電荷が蓄積されるようにし、この後、第３の配線からの制御電圧印加により第３のアクティブ素子を遮断すれば、上記値の電流が第１のアクティブ素子に供給されるような制御電圧が第１のアクティブ素子の制御端子に印加されるように、第１の電荷保持手段が電荷を保持する。従って、これにより電気光学素子に供給する電流の値を設定することができる。
【００３６】
そして、第２の配線からの制御電圧印加により第２のアクティブ素子を遮断すれば、第１の電荷保持手段が上記電荷を保持した状態で電気光学素子へ供給される電流を遮断することができる。この遮断期間には、例えば同一の第１配線につながる別の画素において電気光学素子に供給する電流の値を設定することができる。
【００３７】
その後、上記第１のアクティブ素子と第２のアクティブ素子との間に一方が接続され、信号電圧を印加する第５の配線に他方が接続された第４のアクティブ素子が配置されていることにより、その第５の配線から電圧を与えて電気光学素子を発光させる。その動作により電気光学素子の駆動中に第２のアクティブ素子の導通または遮断の動作を繰り返し行う必要がなくなるため、オーバーシュート電流が長期間に渡って繰り返し発生する問題を無くすことができる。
【００３８】
これにより、画素内の各アクティブ素子のスイッチ状態を誤動作させることを回避することができる。また、第１のアクティブ素子のゲート／ソース間の初期に設定された電位差は、時間の経過にかかわらずほぼ一定となるように保持される。そのため、電気光学素子は所望の階調の輝度で発光することが可能になるとともに、直線的な階調を得ることが可能となる。その結果、動画像等を滑らかに表示することができるという効果を奏する。
【００３９】
なお、上記電気光学素子とは、該素子に供給される電荷量（電流量）に応じて発光量が制御される素子を意味する。電気光学素子としては、例えば、有機ＥＬ素子、ＬＥＤ（Light Emitting Diode）、ＦＥＤ（Field Emission Display）等を挙げることができる。
【００４０】
また、上記アクティブ素子とは、電流を制御する（電流を導通または遮断もスイッチする）ために用いられ、該素子に供給される導通抵抗を変化させることができる素子を意味する。アクティブ素子としては、例えば、ダイオード素子、ＭＩＭ（metal Insulator Metal）素子、薄膜トランジスタ（ＴＦＴ）等を挙げることができる。中でも、スイッチ特性に優れたＴＦＴ素子が好ましく用いられる。
【００４１】
本発明に係る表示装置では、上記第４のアクティブ素子は、ダイオード素子、または、上記第５の配線に接続された導通／遮断用の制御端子を有する薄膜トランジスタであることが好ましい。
【００４２】
上記の構成によれば、第４のアクティブ素子と第５の配線とを電気光学素子への供給電源として利用することができる。この場合、電気光学素子に供給する電流の値を設定する際には画素外部への電流漏れを防止することができる。また、電気光学素子を駆動する際には、電気光学素子に対して自発的に所定の電流を供給することができる。その結果、オーバーシュート電流の発生を無くすことができる。
【００４３】
また、第５の配線に接続された導通／遮断用の制御端子を有する薄膜トランジスタは、ダイオード素子と同様の働きを持つようゲート端子を配線している。このため、ダイオード素子の場合と同様に、オーバーシュート電流の発生を無くすことができる。
【００４４】
本発明に係る表示装置では、上記第１の配線に電流源回路が接続されているとともに、上記第５の配線から印加される信号電圧を電気光学素子の電圧源として用いることが好ましい。また、本発明に係る表示装置では、上記電気光学素子に供給する電流の値を各画素に設定する第３の動作を行った後、上記第５の配線から印加された信号電圧を利用して、各画素の電気光学素子に第３の動作で設定した値の電流を供給する第４の動作を行うようになっていることが好ましい。
【００４５】
上記の構成によれば、第１の配線に電流源回路が接続されているため、第３の動作により電流源回路からの電流で各画素に電気光学素子の電流の値を設定することができる。また、第５の配線から印加される信号電圧を電気光学素子の電圧源として用いるため、第３の動作の後、第４の動作を行うことにより、第３の動作で設定された値の電流を第５の配線から電気光学素子に供給して電気光学素子を駆動することができる。なお、上記電流源回路とは、ある値に設定した電流を常に供給し続けることができる回路を意味する。
【００４６】
本発明に係る表示装置では、上記第４のアクティブ素子が、ｐチャネル型またはｎチャネル型の薄膜トランジスタであり、上記第５の配線と第２の配線とが同じ配線であることが好ましい。
【００４７】
上記の構成によれば、第４のアクティブ素子をｐチャネル型またはｎチャネル型の薄膜トランジスタとし、第５の配線と第２の配線とを同じ配線にすることによって、一方の配線が不要となり、画素を高精細化することができるとともに、開口率を向上させることができる。
【００４８】
本発明に係る表示装置では、上記第１の配線にはプリチャージ回路が接続されていることが好ましい。上記の構成によれば、画素へ電流を書き込む時間を早めて、より確実に所望の電流書き込みを行うことができるため、動画像等をより滑らかに表現することができる。
【００４９】
本発明に係る表示装置では、上記画素は、トップエミッション構造であることが好ましい。上記の構成によれば、電気光学素子の表示寿命を改善しながら、輝度階調の表示を正確に行うことができる。
【発明の効果】
【００５０】
本発明に係る表示装置は、以上のように、各画素には、上記電気光学素子に上記電流を供給するための第１の配線と、上記第１の配線から電気光学素子に電流を供給する経路に、電気光学素子と直列に挿入されるとともに、導通抵抗の制御端子を有する第１のアクティブ素子と、上記経路に、電気光学素子および第１のアクティブ素子と直列に挿入されるとともに、導通／遮断用の制御端子を有する第２のアクティブ素子と、電荷を蓄積し、蓄積した電荷に応じた電圧を上記第１のアクティブ素子の導通抵抗の制御電圧として、第１のアクティブ素子の制御端子に印加する第１の電荷保持手段と、上記第１の電荷保持手段に対する電荷供給経路上に挿入されるとともに、導通／遮断用の制御端子を有し、遮断によって第１の電荷保持手段に蓄積した電荷を保持させる第３のアクティブ素子と、上記第２のアクティブ素子の制御端子に導通／遮断用の制御電圧を印加する第２の配線と、上記第３のアクティブ素子の制御端子に導通／遮断用の制御電圧を印加する第３の配線と、上記第１のアクティブ素子と第２のアクティブ素子との間に一方が接続され、一定の電圧を印加する第４の配線に他方が接続された第２の電荷保持手段とが配置されている。
【００５１】
また、本発明に係る表示装置は、以上のように、各画素には、上記電気光学素子に上記電流を供給するための第１の配線と、上記第１の配線から電気光学素子に電流を供給する経路に、電気光学素子と直列に挿入されるとともに、導通抵抗の制御端子を有する第１のアクティブ素子と、上記経路に、電気光学素子および第１のアクティブ素子と直列に挿入されるとともに、導通／遮断用の制御端子を有する第２のアクティブ素子と、電荷を蓄積し、蓄積した電荷に応じた電圧を上記第１のアクティブ素子の導通抵抗の制御電圧として、第１のアクティブ素子の制御端子に印加する第１の電荷保持手段と、上記第１の電荷保持手段に対する電荷供給経路上に挿入されるとともに、導通／遮断用の制御端子を有し、遮断によって第１の電荷保持手段に蓄積した電荷を保持させる第３のアクティブ素子と、上記第２のアクティブ素子の制御端子に導通／遮断用の制御電圧を印加する第２の配線と、上記第３のアクティブ素子の制御端子に導通／遮断用の制御電圧を印加する第３の配線と、上記第１のアクティブ素子と第２のアクティブ素子との間に一方が接続され、信号電圧を印加する第５の配線に他方が接続された第４のアクティブ素子とが配置されている。
【００５２】
これにより、オーバーシュート電流を緩和する、或いは無くすことができる。そのため、電気光学素子は所望の階調の輝度で発光することが可能になるとともに、直線的な階調を得ることが可能となる。その結果、動画像等を滑らかに表示することができるという効果を奏する。
【発明を実施するための最良の形態】
【００５３】
以下、種々の実施の形態を挙げて本発明の詳細な説明を行う。
【００５４】
本発明に用いられる各スイッチング素子としては、ダイオード、ＭＩＭ（Metal Insulator Metal）、アモルファスシリコンＴＦＴ、多結晶シリコンＴＦＴ、ＣＧシリコンＴＦＴ等を用いることができる。中でも、スイッチ特性に優れている点で、多結晶シリコンＴＦＴやＣＧシリコンＴＦＴを用いることが好ましい。以下に示す実施の形態では、一例としてＣＧシリコンＴＦＴを用いて説明する。なお、ＣＧシリコンＴＦＴプロセスに関しては、上記非特許文献２等で発表されていので、ここではその詳細な説明は省略する。
【００５５】
また、以下に示す実施の形態では、本発明に用いられる電気光学素子の一例として、有機ＥＬ素子を挙げて説明する。この有機ＥＬ素子の構成については、非特許文献３等で発表されているので、ここではその詳細な説明は省略する。
【００５６】
また、以下に示す実施の形態では、画素サイズが１００ＰＰＩ（Pixel Per Inch）で構成された表示装置を用いて説明するが、本発明に適用できる表示装置はこれに限定されるものではない。
【００５７】
また、以下に示す本発明の実施の形態１および２の表示装置は、画素サイズが１００PPI（Pixel Per Inch）で構成されたものを例に挙げて説明するが、これに限定されるものではない。本実施の形態１および２の表示装置は、図２に示すように、画素表示部、選択信号出力部（ゲート部）、画像信号出力部（ソース部）、電流供給部、駆動信号発生部を有している。駆動信号発生部は、表示装置を駆動する際の駆動信号を生成し、選択信号出力部および画像信号出力部に出力するものである。電流供給部は、所定の電流値を画像信号出力部に供給するものである。選択信号出力部は、駆動信号発生部より入力した駆動信号に基づいて、選択信号を画像表示部へ出力するものである。画像信号出力部は、駆動信号発生部より入力した駆動信号に基づき、電流供給部から供給された電流値に対応する画像信号を画像表示部へ出力するものである。画像表示部は、Ｍ×Ｎのマトリクス状に配置された画素を有しており、選択信号出力部および画像信号出力部より出力された信号に基づいた画像を表示するようになっている。
【００５８】
〔実施の形態１〕
本発明の第１の実施の形態について図１ないし図９に基づいて説明すると以下の通りである。図１は、本実施の形態に係る表示装置の画素回路Ａｉｊ（１）を示す回路図である。画素回路Ａｉｊ（１）は、画素１つ分を示し、ＲＧＢの各画素がある場合にはその１つ分を示す。
【００５９】
画素回路Ａｉｊ（１）には、電流駆動型の有機ＥＬ素子（電気光学素子）ＥＬ１１、ｎチャネル型（ｎ型）のＴＦＴ素子（第１アクティブ素子・第３アクティブ素子）Ｑ１１・Ｑ２１、ｐ型のＴＦＴ素子（第２アクティブ素子）Ｑ３１、コンデンサ（第１の電荷保持手段）Ｃ１１、ゲート配線（第２の配線）Ｅｉ１１１、電源配線（第１の配線）ＰＷ２１１、および制御配線（第３の配線）Ｇｉ９１１が配置されている。なお、上記ｎ型のＴＦＴ素子Ｑ２１は、電荷保持能力に優れたＬＤＤ（Lightly Doped Drain）構造を有している。
【００６０】
電源配線ＰＷ２１１にはＴＦＴ素子Ｑ３１のソース端子が接続されている。ＴＦＴ素子Ｑ３１のゲート端子は、ゲート配線Ｅｉ１１１に接続されている。また、ＴＦＴ素子Ｑ３１の電源配線ＰＷ２１１との接続点と反対側には、ＴＦＴ素子Ｑ１１と有機ＥＬ素子ＥＬ１１とが直列に接続されている。有機ＥＬ素子ＥＬ１１は、その陽極（ＩＴＯ（Indium Tin Oxide）等の透明電極を使用）側がＴＦＴ素子Ｑ１１側と接続されており、陰極（例えば、Ａｌ−Ｌｉ等の金属を使用）側には、共通電圧５１１が配置されている。
【００６１】
コンデンサＣ１１は、ＴＦＴ素子Ｑ１１のゲート端子とソース端子との間に接続されている。ＴＦＴ素子Ｑ２１は、ＴＦＴ素子Ｑ１１のゲート端子とＴＦＴ素子Ｑ３１のドレイン端子との間に接続されている。ＴＦＴ素子Ｑ２１のゲート端子は、制御配線Ｇｉ９１１に接続されている。ＴＦＴ素子Ｑ２１とＴＦＴ素子Ｑ１１とＴＦＴ素子Ｑ３１の間には、コンデンサＣ２２が接続されている。コンデンサ（第２の電荷保持手段）Ｃ２２は、その一方がある一定の電圧である定電圧配線（第４の配線）６１１に接続されている。また、電源配線ＰＷ２１１には、電流源回路３１１と電圧源回路４１１とが切り替え可能に接続されている。
【００６２】
また、電源配線ＰＷ２１１には、プリチャージ回路８１１が接続されている。プリチャージ回路８１１は、所望の電流値が有機ＥＬ素子ＥＬ１１に供給されるように、ＴＦＴ素子Ｑ１１のゲート側に決められる電圧値を、電流源回路３１１から画素内へ電流を書き込む前に、その電圧値をＴＦＴ素子Ｑ１１のゲートに与え、画素内の電流書き込み時間を短縮できるように用意された回路である。
【００６３】
また、有機ＥＬ素子ＥＬ１１を所定期間非発光させるために、ＴＦＴ素子Ｑ１１のゲート端子側に非発光用電圧を印加する非発光用電圧源を配置している（図示せず）。非発光用電圧源は、電源配線ＰＷ２１１に接続されている。
【００６４】
本実施の形態では、電流源回路３１１の電流設定値を１．６μＡ、電圧源回路の電圧値を９Ｖ、制御配線Ｇｉ９１１およびゲート配線Ｅｉ１１１の電圧を１６Ｖまたは０Ｖ、共通電圧を０Ｖ、定電圧配線の電圧値を０Ｖ、プリチャージ回路から印加される電圧を９．４Ｖと設定している。ただし、電流値の設定、電圧値の設定、または有機ＥＬ素子の内部層、陽極層、陰極層等の素子構成は、上記に限定されるものではない。
【００６５】
また、上記各ＴＦＴ素子に関しても上記に限定されるものではなく、ｎ型、ｐ型のどちらであってもよいが、画素内の全てのＴＦＴ素子が同型であることが好ましい。すなわち、ゲート配線Ｅｉ１１１や制御配線Ｇｉ９１１から入力するオンの信号またはオフの信号をｎ型またはｐ型に合わせた信号電圧にしたり、ＴＦＴ素子Ｑ１１のｎ型またはｐ型に合わせて、ゲート−ソース間側にコンデンサＣ１１を、ゲート−ドレイン間側にＴＦＴ素子Ｑ２１を配置したりする必要がある。画素内のＴＦＴ素子が全て同型である場合、例えば画素内の全てのＴＦＴ素子がｎ型で構成されている場合には、ｐ型のＴＦＴ素子を作成するためのマスクが不要になるため、コスト削減につながる。
【００６６】
次に、上記構成を有する表示装置の駆動方法について説明する。有機ＥＬ素子は、供給される電流の大きさによってその明るさが変わる。このため、例えば、１出力からの電流のレベルが２５６段階に別れている場合には、２５６階調の表示を行うことができる。従って、設定した階調数を表現するために、階調数と同じ個数の電流値を用いることが考えられる。
【００６７】
しかしながら、実際の電流値は微小であるため、特に電流源回路をＴＦＴ素子で構成している場合などには技術的な問題から達成できる電流値の数が階調数よりも少なくなることがある。また、発光素子が発光している状態と発光していない状態とに分けるためには、電流値はゼロを含めて２つ以上必要になる。
【００６８】
このような制約の中で所定の階調数を得るためには、例えば足りない電流値の数を補うように所定期間内に複数回発光動作を繰り返し、その回数と発光時間とを掛け合わせることでビット数に対応する重みをつけて階調を表現する時間分割階調法を用いることが考えられる。
【００６９】
このため、電流源回路は、複数の階調を表現するために、電流値を少なくとも２以上の複数の値を持つようにし、本実施の形態においては、少なくとも発光と非発光とに分けるために、ゼロの場合を含めて２以上の複数の値を持つようにしている。発光回数と共に電流値を複数の値に設定することにより、回路の設計および素子の駆動条件設定が容易になるという利点が生じる。
【００７０】
すなわち、本実施の形態の表示装置は、２値の電流値を持つ時間分割による階調駆動で実施している。本発明をより分かりやすくするため、Ｍ×Ｎのマトリックス状に配置されたＡｉｊ（１画素分）の基本動作に着目して説明する。
【００７１】
本実施の形態の表示装置は、１フレーム期間内（１／６０秒≒１６．６６ミリ秒）に複数回（本実施の形態では７回）の電流設定動作および発光動作（電流設定動作＋発光動作）を繰り返している。この７回の動作に対して、例えば、１：２：４：７：１４：１４：２１：０という時間的な重み（分割比重）をつけた場合には、それに対応する発光期間の割り当ては、およそ０．３：０．５：１．１：１．９：３．７：３．７：５．６：０となる。この発光期間は電流書き込み時間を含むため、正確な時間配分とは若干異なるものの、電流書き込み時間は発光期間に比べて短く、本発明の内容には影響しないため考慮しないてよい。割り当て１個当たりの電流書き込み時間は、１フレーム期間を画素数と分割数で割った値である。本実施の形態のシミュレーションでは１０３画素×１０３画素（７画素はダミー画素）の画素数で行っており、電流書き込み時間（＋発光時間）は、およそ２０マイクロ秒となる。
【００７２】
本実施の形態では、上記分割比重を図３に示すように割り当てることにより、６３階調＋１階調（非発光）の６４階調を表現する。ただし、図３は発光期間中における有機ＥＬ素子ＥＬ１１の電流低下または上昇（輝度低下または上昇）が全く起こらない（あるいは限りなく電流変化が０％に近い）ものとして、所望の階調が得られる場合を示しており、電流変化が起こる場合には後述に示す見た目の発光輝度の量を表すＳ１〜Ｓ７の値に変化が生じる。また、上記時間分割による階調表現の分割比重は単なる１例であり、これに限定されるものではない。
【００７３】
また、図４に１フレーム期間（フィールド期間×複数個）を分割した時間の１つ分における各配線の電圧を示すタイミングチャートを示す。図４では、説明を分かりやすくするために、表示装置内の１画素分に着目して示している。図４に示すように、最初のフィールド期間（電流書き込み期間＋発光期間）におけるＴＦＴ素子Ｑ３１の導通状態が続いている間、電流源回路３１１から設定された電流が供給されると、ＴＦＴ素子Ｑ２１を導通して、ＴＦＴ素子Ｑ１１に設定電流が供給されるようなゲート電圧を書き込む（第１の動作）。これにより、ＴＦＴ素子Ｑ１１のゲート−ソース間電圧が所望の電位となるように、コンデンサＣ１１に電荷が供給される。
【００７４】
その後、所定期間内の次の電流書き込み期間となるまで、該画素は同じ電源配線ＰＷ２１１上にある他画素が電流源回路３１１から電流書き込みを行っている間は、ＴＦＴ素子Ｑ３１のスイッチを遮断しておく。そして、電源配線ＰＷ２１１の接続が電圧源回路４１１に切り替わるとＴＦＴ素子Ｑ３１を導通状態にする（第２の動作）。これにより、有機ＥＬ素子ＥＬ１１が発光と非発光の動作を繰り返す。
【００７５】
上述のように、本実施の形態では、ＴＦＴ素子Ｑ１１に電流を書き込むための電流源回路３１１と、有機ＥＬ素子ＥＬ１１に電流を供給するための電圧源回路４１１とが電源配線ＰＷ２１１に統一されている。すなわち、電流書込み期間中は電流源回路３１１を使用するため、すでに書き込みが終了した画素は、電圧源回路４１１に切り替わるまでは有機ＥＬ素子ＥＬ１１に電流（電圧源回路４１１からの電圧）が供給されないため発光せず、電圧源回路４１１に切り替わると有機ＥＬ素子ＥＬ１１に電流が供給されて発光する。
【００７６】
また、電流の書き込みを行う時間（他画素を含む）と発光時間（全画素共通時間）との比は、どのような比であってもよいが、本実施の形態では１：１＝１０マイクロ秒：１０マイクロ秒と設定している。もし、電流書き込み時間を多くした場合には、発光時間が短くなるため、見た目の平均輝度が１：１の割り当てに比べて下がる。また、発光時間を多くした場合には、電流書き込み時間が減り、画素内ＴＦＴ素子Ｑ１１に必要な電流値の設定が出来ないまま発光してしまい、発光のばらつきが生じる。このため、電流書き込み時間（他画素を含む）と発光時間（全画素共通時間）との比は、表示装置で使用する画素数、ＴＦＴ素子の負荷容量、配線負荷、設定電流値等の設計条件に応じて適宜選択すればよい。
【００７７】
なお、有機ＥＬ素子は、該素子に供給される電流と発光輝度とがほぼ比例関係にあることが一般に知られている。上記電流書き込み時間（他画素を含む）と発光時間（全画素共通時間）との比が１：１である場合には、発光期間中における所望の発光輝度が図１５に示す画素構成に比べて１／２になることを意味している。このため、例えば所望の発光輝度とするための電流源回路の電流設定値が０．８μＡである場合には、本実施の形態では０．８μＡの２倍となる１．６μＡの設定電流値を必要とする。
【００７８】
ここで、最も長い発光期間中（上記設定では約５．６ミリ秒時間）、有機ＥＬ素子ＥＬ１１の発光と非発光とを繰り返す時間の輝度を平均化（上記設定では１／２）し、発光が継続的に行われているとする。この場合、５．６ミリ秒中に、該画素内部が外部と遮断され外部影響（例えば、電源配線ＰＷ２１１の急激な電位の変動）を受けないとすると、画素内にあるＴＦＴ素子のリーク電流等の影響により、有機ＥＬ素子ＥＬ１１に供給される電流値はほぼ指数関数的に経時変化するものと考えられる。
【００７９】
そこで、時間分割した中の最大発光時間をＴ（ここでは約５．６ミリ秒）、発光初期の電流値を１とした場合のｔ時間後の電流の低下割合をＸ、発光初期の時間で規格化された電流値をＩとすると、Ｉ＝exp（−ｋｔ）、ｋ＝ln（１−Ｘ）／Ｔで表される。見た目の発光輝度の量はこの電流値Ｉの積分値Ｓ＝１／ｋ＊（１−exp（−ｋｔ））となり、各階調は上記７回に分割されてできる積分値Ｓ１〜Ｓ７の合計値Ｑによって表される。
【００８０】
図１４に示す従来の画素構成では、このＸが−２．１８０となり、このＸ値を元に上記Ｓ式と図３に示す階調割り当てを利用して、各階調に対する出力電流を算出する。本実施の形態では、有機ＥＬ素子ＥＬ１１を使用しており、この出力電流は、電流と比例関係にある出力輝度を意味する。出力電流の算出結果に基づいて、表示装置から入力された階調と実際に画素から出力される輝度（所望の出力輝度の最大値を１として規格化する）とを表すと、図５に示すように、所望の階調とは異なる、歪んだ線を描く。このため、動画像を滑らかに表示することができない。
【００８１】
本発明では、上記コンデンサＣ２２を設けることにより所望の輝度を得ることができるようになっている。図６は、５．６ミリ秒発光期間後のコンデンサＣ２２の各容量値に対するＴＦＴ素子Ｑ１１のゲート−ソース間電位差ΔＧＡＴＥ（Ｖ）および有機ＥＬ素子ＥＬ１１に供給される電流の変化量ΔＩＯＬＥＤ（％）を示すグラフである。図６に示すように、コンデンサＣ２２をある容量値以上とすることにより、５．６ミリ秒後に指数関数的に発生していたΔＧＡＴＥを抑制することができ、ΔＩＯＬＥＤを大幅に抑制することができる。その結果、Ｘ値を大幅に抑制することが可能となる。例えば、コンデンサＣ２２が３００（ｆＦ）の場合には、Ｘ値が−０．０４０となり、低下割合が０に近いことから、図５に示すように、所望の輝度とほぼ同じ輝度を得ることができるとともに、階調表示が各階調毎にほぼ直線的に表現できる。このため、動画等を滑らかに表示することが可能となる。
【００８２】
ここで、電圧の立ち上がりは、Ｖｏ（出力電圧）＝Ｖｉ（入力電圧）（１−ｅ−ｔ／ＲＣ）で表され、時定数τ＝ＲＣによって大きく左右される。本発明では、コンデンサＣ２２を設けているため、急激な電圧の立ち上がりを遅らせる（オーバーシュート電流を抑制する）ことができる。これにより、ＴＦＴ素子Ｑ１１のスイッチ状態の一瞬の誤動作によって発生するΔＧＡＴＥを抑制することができる。また、上記誤動作が何百回と繰り返された場合に、ΔＧＡＴＥが大きな変化となって、有機ＥＬ素子ＥＬ１１に供給される電流が初期値よりも大きくずれてしまうといった問題を回避することもできる。
【００８３】
コンデンサＣ２２は、容量値が大きければ大きい程上記オーバーシュート電流を抑制することができる効果を得ることができるものの、容量値が小さすぎる場合にはその抑制効果を十分に得ることができない。また、容量値が大きすぎる場合には、コンデンサＣ２２の画素内に示す割合が大きくなり、開口率が大幅に減少あるいは高精細画素設計が困難になるといった問題がある。このため、コンデンサＣ２２の容量値は、３００ｆＦ〜７００ｆＦであることが好ましい。
【００８４】
また、上記制御配線Ｇｉ９１１の電位は、発光期間中は０Ｖと固定電位になっている。このような発光期間中に一定電圧を与える配線等が存在する場合には、図７に示すように、図６の低電圧配線６１１を制御配線Ｇｉ９１１に統一することによっても同等の効果を得ることができる。また、図７では、画素外部にある定電圧配線の電源回路を省くことができるとともに、図１の画素構成に比べて画素内配線を少なくすることができ、開口率をより向上させることができる。このため、ＴＦＴ素子が設けられた基板（ＴＦＴ基板）側に向かって有機ＥＬ素子の発光を外部へ取り出すボトムエミッション構造の場合には、特に好適に用いることができる。
【００８５】
また、例えば、図８に示すようなＴＦＴ基板の反対側から有機ＥＬ素子の発光を外部へ取り出すトップエミッション構造の画素構成の場合であっても本発明の効果を得ることができる。
【００８６】
ここで、上記ボトムエミッション構造とは、例えば図９に示す構造のことである。また、トップエミッション構造とは、図９の構造のうち、陽極と陰極とが逆である構造のことである。ただし、上記の両構造に限らず、例えば陰極に透明電極を使用すれば、ボトムエミッション構造でもＴＦＴ基板の反対側から有機ＥＬ素子の発光を外部へ取り出すトップエミッション構造と同様の発光が可能な構造とすることができる。この場合、図９に示すボトムエミッション構造と比べて、ＴＦＴ素子やコンデンサ等の発光面積分だけ、発光面積を大きくする（つまり発光量を大きく得る）ことができる。これにより、輝度を上げると寿命が短くなる有機ＥＬ素子といった発光素子の寿命を長くすることができるという効果を得ることができる。
【００８７】
〔実施の形態２〕
本発明の第２の実施の形態について図１０ないし図１３に基づいて説明すれば以下のとおりである。図１０は、本実施の形態に係る表示装置の画素回路Ａｉｊ（２）を示す回路図である。画素回路Ａｉｊ（２）は、画素１つ分を示し、ＲＧＢの各画素がある場合にはその１つ分を示す。
【００８８】
画素回路Ａｉｊ（２）には、電流駆動型の有機ＥＬ素子（電気光学素子）ＥＬ１２、ｎチャネル型（ｎ型）のＴＦＴ素子（第１のアクティブ素子・第３のアクティブ素子）Ｑ１２・Ｑ２２、ｐチャネル型（ｐ型）のＴＦＴ素子（第２のアクティブ素子）Ｑ３２、コンデンサ（第１の電荷保持手段）Ｃ１２、ゲート配線（第２の配線）Ｅｉ１１２、電源配線（第１の配線）ＰＷ２１２、および制御配線（第３の配線）Ｇｉ９１２が配置されている。なお、上記ｎ型のＴＦＴ素子Ｑ２２は、電荷保持能力に優れたＬＤＤ（Lightly Doped Drain）構造を有している。
【００８９】
電源配線ＰＷ２１２にはＴＦＴ素子Ｑ３２のソース端子が接続されている。ＴＦＴ素子Ｑ３２のゲート端子は、ゲート配線Ｅｉ１１２に接続されている。また、ＴＦＴ素子Ｑ３２と電源配線ＰＷ２１２との接続点と反対側には、ＴＦＴ素子Ｑ１２と有機ＥＬ素子ＥＬ１２とが直列に接続されている。有機ＥＬ素子ＥＬ１２は、その陽極（ＩＴＯ（Indium Tin Oxide）等の透明電極を使用）側がＴＦＴ素子Ｑ１２側と接続されており、陰極（例えば、Ａｌ−Ｌｉ等の金属を使用）側には、共通電圧５１２が配置されている。
【００９０】
コンデンサＣ１２は、ＴＦＴ素子Ｑ１２のゲート端子とソース端子との間に接続されている。ＴＦＴ素子Ｑ２２は、ＴＦＴ素子Ｑ１２のゲート端子とＴＦＴ素子Ｑ３２のドレイン端子との間に接続されている。ＴＦＴ素子Ｑ２２のゲート端子は、制御配線Ｇｉ９１２に接続されている。ＴＦＴ素子Ｑ２２とＴＦＴ素子Ｑ１２とＴＦＴ素子Ｑ３２の間には、ｎ型のＴＦＴ素子（第４のアクティブ素子）Ｑ４２が接続されている。ＴＦＴ素子Ｑ４２の一方は、画素内へ電流書き込み期間中は電流が遮断され、発光期間中は導通状態にできる信号を送る信号配線（第５の配線）７１２に接続されている。また、電源配線ＰＷ２１２は、電流源回路３１２と接続されている。
【００９１】
本実施の形態に係る構成では、走査線である信号配線７１２が有機ＥＬ素子Ｑ１２の発光時に電圧を与える電圧源回路を兼ねている。なお、画素内への電流書き込み期間中は、信号配線７１２に電流が分配されないような（電流リークがないような）電圧に変える必要がある。このため、信号配線７１２は、一定の電圧を供給する電圧源回路ではなく、２値電圧で動作する電圧源回路となっている。
【００９２】
また、電源配線ＰＷ２１２には、上記実施の形態１と同様にプリチャージ回路８１２が接続されている。また、上記実施の形態１と同様に、有機ＥＬ素子Ｑ１２を所定期間発光させるために、ＴＦＴ素子Ｑ１２のゲート端子側に非発光用電圧を印加する非発光用電圧源を配置している（図示せず）。なお、非発光用電圧源は、電源配線ＰＷ２１２に接続されている。
【００９３】
上記ＴＦＴ素子Ｑ４２は、有機ＥＬ素子Ｑ１２に供給される電流の向きと同じ向きに一方だけに所望の電流を供給することができる素子であれば特に限定されるものではない。この条件を満たす素子としては、ダイオード素子や、ダイオード素子と同様の働きを有する素子を好適に用いることができる。本実施の形態では、ＴＦＴ素子Ｑ４２のゲート端子を信号配線７１２に接続することによって、ダイオード素子と同様の働きを持たせている。
【００９４】
本実施の形態における表示装置の駆動方法は、上記実施の形態１と同様に時間分割階調駆動法を採用している。本実施の形態においても、２値の電流値を持つ時間分割による階調駆動で実施しており、その階調表現方法（分割方法）も実施の形態１と同様に行っているためここではその説明を省略する。
【００９５】
本実施の形態では、電流源回路３１２の電流設定値を０．８μＡ、制御配線Ｇｉ９１２、ゲート配線Ｅｉ１１２および信号配線７１２の電圧を１６Ｖまたは０Ｖ、共通電圧を０Ｖ、プリチャージ回路から印加される電圧を８．４Ｖと設定している。ただし、電流値の設定、電圧値の設定、または有機ＥＬ素子の内部層、陽極層、陰極層等の素子構成は、上記に限定されるものではない。
【００９６】
また、上記各ＴＦＴ素子に関しても上記に限定されるものではなく、ｎ型、ｐ型のどちらであってもよいが、画素内の全てのＴＦＴ素子が同型であることが好ましい。すなわち、ゲート配線Ｅｉ１１２や制御配線Ｇｉ９１２から入力するオンの信号またはオフの信号をｎ型またはｐ型に合わせた信号電圧にしたり、ＴＦＴ素子Ｑ１２のｎ型またはｐ型に合わせて、ゲート−ソース間側にコンデンサＣ１２を、ゲート−ドレイン間側にＴＦＴ素子Ｑ２２を配置したりする必要がある。画素内のＴＦＴ素子が全て同型である場合、例えば画素内の全てのＴＦＴ素子がｎ型で構成されている場合には、ｐ型のＴＦＴ素子を作成するためのマスクが不要になるため、コスト削減につながる。
【００９７】
次に、上記構成を有する表示装置の駆動方法について説明する。本実施の形態では、より分かりやすくするため、Ｍ×Ｎのマトリックス状に配置された画素Ａｉｊ（１画素分）の基本動作に着目して説明する。
【００９８】
図１１に１フレーム期間（フィールド期間×複数個）を分割した時間の１つ分における各配線の電圧を示すタイミングチャートを示す。図１１では説明を分かりやすくするために、表示装置内の１画素分に着目して示している。図１１に示すように、最初のフィールド期間（電流書き込み期間＋発光期間）におけるＴＦＴ素子Ｑ３２の導通状態が続いている間、電流源回路３１２から設定された電流が供給されると、ＴＦＴ素子Ｑ２２を導通して、ＴＦＴ素子Ｑ１２に設定電流が供給されるようなゲート電圧を書き込む（第３の動作）。これにより、ＴＦＴ素子Ｑ１２のゲート−ソース間電圧が所望の電位となるように、コンデンサＣ１２に電荷が供給される。
【００９９】
その後、ＴＦＴ素子Ｑ２２のスイッチと、ＴＦＴ素子Ｑ３２のスイッチとを遮断し、信号配線７１２の電圧をＨＩＧＨ電圧（１６Ｖ）として、ＴＦＴ素子Ｑ４２へ画素内に設定された電流が供給されるように、決められた電位をＴＦＴ素子Ｑ１２のドレイン側へ与える（第４の動作）。このように、ＴＦＴ素子Ｑ１２のドレイン側に与えられた電圧を有機ＥＬ素子ＥＬ１２の電圧源回路の電源として利用することにより、画素内に設定された電流が有機ＥＬ素子ＥＬ１２に供給され、有機ＥＬ素子ＥＬ１２が発光する。
【０１００】
ここで、図１１のタイミングチャートに示すように、発光期間中のＴＦＴ素子Ｑ３２は、継続してスイッチがオフの状態となっている。このため、発光期間中は信号配線７１２から設定電流に合わせた一定の電圧が印加され、有機ＥＬ素子ＥＬ１２は他の画素への電流書き込み期間に関係なく継続して発光し続ける。その結果、従来の課題とされていたオーバーシュート電流の発生そのものを回避することができる。
【０１０１】
また、本実施の形態においても、実施の形態１と同様にしてＸ値を算出すると、Ｘ値は−０．０６５となり、低下割合が０に近いことから所望の輝度とほぼ同じ輝度を得ることができるとともに、階調表示が各階調毎にほぼ直線的に表現できる。このため、動画等を滑らかに表示することが可能となる。
【０１０２】
また、有機ＥＬ素子は、該素子に供給される電流（または該素子の輝度）を上げて発光するほど表示寿命が短くなることが一般に知られている。本実施の形態では、従来の画素構成や実施の形態１の画素構成に比べ、見た目の発光輝度が同じ場合であっても供給する電流値を小さくすることができるため、有機ＥＬ素子の寿命をより延ばすことが可能となり表示装置にとって好ましい形態である。なお、ここで言う表示寿命とは、輝度が初期輝度から半減するまでの時間を意味している。
【０１０３】
なお、本実施の形態ではＴＦＴ素子Ｑ４２としてｎ型のＴＦＴ素子を使用しているが、ｐ型を用いることもできる。ＴＦＴ素子Ｑ４２がｐ型である場合には、ＴＦＴ素子Ｑ４２のゲート線をＴＦＴ素子Ｑ１２側へ接続すればよい。
【０１０４】
また、上記ゲート配線Ｅｉ１１２の電位は、ｐ型のＴＦＴ素子Ｑ３２のスイッチ特性に合わせて、画素内に電流を書き込む期間中は０Ｖ、発光期間中は１６Ｖの電位になっており、信号配線７１２と同じ信号電圧動作をしている。このため、ダイオードと同様の働きを持つＴＦＴ素子Ｑ４２に供給される電流の方向と有機ＥＬ素子ＥＬ１２に供給される電流の方向とを同じにするとともに、発光期間中に有機ＥＬ素子ＥＬ１２が発光できるような高い電位（ここでは１６Ｖ）にできる信号線（ここではゲート配線Ｅｉ１１２）が他に存在する場合には、例えば図１２に示すように、ｎ型ＴＦＴ素子Ｑ４２で使用していた信号配線７１２をゲート配線Ｅｉ１１２に統一してもよく、同等の効果を得ることができる。
【０１０５】
さらに、図１２では、画素外部にある上記信号配線の信号を送り出す回路を省くことができるとともに、図１０に比べて画素内配線を少なくすることができ、開口率をより向上させることができる。このため、ＴＦＴ素子が設けられた基板（ＴＦＴ基板）側に向かって有機ＥＬ素子の発光を外部へ取り出すボトムエミッション構造の場合には、特に好適に用いることができる。
【０１０６】
また、例えば、図１３に示すようなＴＦＴ基板の反対側から有機ＥＬ素子の発光を外部へ取り出すトップエミッション構造の画素構成の場合であっても本発明の効果を得ることができる。
【０１０７】
トップエミッション構造の画素構成の場合であっても、ダイオードと同様の働きを持つｐ型ＴＦＴ素子Ｑ４２に供給される電流の方向と有機ＥＬ素子Ｑ４２に供給される電流の方向とを同じにするとともに、発光期間中に有機ＥＬ素子Ｑ４２が発光できるような低い電位にすることができる場合には、ゲート配線Ｅｉ１１２と信号配線とを共有することができる。
【０１０８】
また、上記実施の形態１と同様に、陰極に透明電極を使用すれば、ボトムエミッション構造でもＴＦＴ基板の反対側から有機ＥＬ素子の発光を外部へ取り出すトップエミッション構造と同様の発光が可能な構造とすることができる。
【０１０９】
この場合、図９に示すボトムエミッション構造と比べて、ＴＦＴ素子の発光面積分だけ、発光面積を大きくする（つまり発光量を大きく得る）ことができる。これにより、輝度を上げると寿命が短くなる有機ＥＬ素子といった発光素子の寿命を長くすることができるという効果を得ることができる。
【０１１０】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１１１】
以上のように、本発明に係る表示装置は、各画素内にオーバーシュート電流を抑制するためのコンデンサ、ダイオード素子またはＴＦＴ素子等を配置している。それゆえ、本発明に係る表示装置は、所望の輝度をもつ直線的な階調を得るとともに、動画像等を滑らかに表示することができる。
【０１１２】
したがって、本発明は、電気光学発光素子を備えた有機ＥＬディスプレイやＦＥＤディスプレイ等を製造する産業分野や、その部品を製造する産業分野に好適に用いることができる。
【図面の簡単な説明】
【０１１３】
【図１】本発明の実施の形態１に係る表示装置の１画素部分を示す等価回路図である。
【図２】本発明の実施の形態１および実施の形態２に係る表示装置の概略構成を示すブロック図である。
【図３】本発明の実施の形態１に係る表示装置が時分割階調で６４階調を表現するための各階調の分割比重方法を示す図である。
【図４】図１に示す画素構成におけるタイミングチャートである。
【図５】図１に示す画素構成での出力輝度および従来の画素構成での出力輝度を示すグラフである。
【図６】ＴＦＴ素子Ｑ１１のゲート−ソース間電位差ΔＧＡＴＥ（Ｖ）および有機ＥＬ素子に供給される電流の変化量ΔＩＯＬＥＤ（％）を示すグラフである。
【図７】図１に示す制御配線Ｇｉ９１１と定電圧配線６１１とを統一した場合の等価回路図である。
【図８】本発明の実施の形態１に係る表示装置の画素構成が、トップエミッション構造の場合における１画素部分を示す等価回路図である。
【図９】本発明の実施の形態１および実施の形態２における表示装置の画素構成が、ボトムエミッション構造の場合の断面図である。
【図１０】本発明の実施の形態２に係る表示装置の１画素部分を示す等価回路図である。
【図１１】図１０に示す画素構成におけるタイミングチャートである。
【図１２】図１０に示すゲート配線Ｅｉ１１２と信号配線７１２とを統一した場合の等価回路図である。
【図１３】本発明の実施の形態２に係る表示装置の画素構成が、トップエミッション構造の場合における１画素部分を示す等価回路図である。
【図１４】従来の表示装置の１画素部分を示す等価回路図である。
【図１５】従来の表示装置の１画素部分を示す他の等価回路図である。
【図１６】図１４の表示装置における１画素部分のタイミングチャート図である。
【符号の説明】
【０１１４】
Ａｉｊ（１）、Ａｉｊ（２）    画素回路（画素）
ＥＬ１１、ＥＬ１２    有機ＥＬ素子（電気光学素子）
Ｑ１１、Ｑ１２    ＴＦＴ素子（第１のアクティブ素子）
Ｑ２１、Ｑ２２    ＴＦＴ素子（第３のアクティブ素子）
Ｑ３１、Ｑ３２    ＴＦＴ素子（第２のアクティブ素子）
Ｑ４２    ＴＦＴ素子（第４のアクティブ素子）
Ｃ１１、Ｃ１２    コンデンサ（第１の電荷保持手段）
Ｃ２２    コンデンサ（第２の電荷保持手段）
Ｅｉ１１１、Ｅｉ１１２    ゲート配線（第２の配線）
ＰＷ２１１、ＰＷ２１２    電源配線（第１の配線）
Ｇｉ９１１、Ｇｉ９１２    制御配線（第３の配線）
３１１、３１２    電流源回路
４１１、４１２    電圧源回路
６１１    定電圧配線（第４の配線）
７１２    信号配線（第５の配線）
８１１、８１２    プリチャージ回路
【図１】
2005257878.tif 000003
【図２】
2005257878.tif 000004
【図３】
2005257878.tif 000005
【図４】
2005257878.tif 000006
【図５】
2005257878.tif 000007
【図６】
2005257878.tif 000008
【図７】
2005257878.tif 000009
【図８】
2005257878.tif 000010
【図９】
2005257878.tif 000011
【図１０】
2005257878.tif 000012
【図１１】
2005257878.tif 000013
【図１２】
2005257878.tif 000014
【図１３】
2005257878.tif 000015
【図１４】
2005257878.tif 000016
【図１５】
2005257878.tif 000017
【図１６】
2005257878.tif 000018