(57)【要約】【課題】  下層にアルミニウム系合金、上層にモリブデン系合金の構成の配線を有する薄膜トランジスタ回路装置において、モリブデン系合金の大気中における腐食が進行し難い薄膜トランジスタ回路装置及びその製造方法が要求される。【解決手段】  薄膜トランジスタ回路装置の少なくともゲート配線（ゲート端子を含む）を下層をアルミニウム若しくはアルミニウム合金、上層をニオブを含むモリブデン合金とする。上層のモリブデン合金にニオブを５〜１５原子％含ませることにより、モリブデン合金３２の大気中での耐腐食性を大幅に改善する。【選択図】      図１４
2005057260.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも基板の中央部に形成された主回路領域から基板の外周囲に形成された端子へ延在する配線を有する薄膜トランジスタ回路装置であって、
前記端子は絶縁膜で覆われた配線の一部を露出させ、該露出面に端子電極が形成された端子であり、
前記露出面がニオブを含むモリブデン合金であることを特徴とする薄膜トランジスタ回路装置。
【請求項２】
前記最表面のニオブを含むモリブデン合金の表面にニオブの酸化物からなる層が形成されていることを特徴とする請求項１に記載の薄膜トランジスタ回路装置。
【請求項３】
前記モリブデン合金は、ニオブを５〜２０原子％の割合で含む請求項１に記載の薄膜トランジスタ回路装置。
【請求項４】
前記モリブデン合金は、ニオブを５〜１０原子％の割合で含む請求項１に記載の薄膜トランジスタ回路装置。
【請求項５】
前記モリブデン合金は、ニオブを１０〜１５原子％の割合で含む請求項１に記載の薄膜トランジスタ回路装置。
【請求項６】
前記モリブデン合金は、ニオブを１５〜２０原子％の割合で含む請求項１に記載の薄膜トランジスタ回路装置。
【請求項７】
前記配線がニオブを含むモリブデン合金層のみからなることを特徴とする請求項１に記載の薄膜トランジスタ回路装置。
【請求項８】
前記配線は、少なくとも最上層がニオブを含むモリブデン合金層で前記モリブデン合金層の下層が前記モリブデン合金層よりも低抵抗金属からなる積層構造であることを特徴とする請求項１に記載の薄膜トランジスタ回路装置。
【請求項９】
シリコン膜に接して形成された前記配線は、下層に更にモリブデン層あるいはモリブデン合金層が形成されていることを特徴とする請求項８に記載の薄膜トランジスタ回路装置。
【請求項１０】
前記低抵抗金属は、アルミニウムを主体とする金属、銅を主体とする金属、銀を主体とする金属のいずれかである請求項８に記載の薄膜トランジスタ回路装置。
【請求項１１】
前記アルミニウムを主体とする金属は、純アルミニウムまたはネオジムを含むアルミニウム合金である請求項１０に記載の薄膜トランジスタ回路装置。
【請求項１２】
前記端子電極が透明導電膜からなることを特徴とする請求項１に記載の薄膜トランジスタ回路装置。
【請求項１３】
前記透明導電膜がＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）またはＩＺＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｚｉｎｃ  Ｏｘｉｄｅ）である請求項１２に記載の薄膜トランジスタ回路装置。
【請求項１４】
基板の中央部に形成された主回路領域と基板の外周囲に形成された外部回路領域とに形成された薄膜トランジスタおよび配線と、
前記薄膜トランジスタの電極あるいは前記配線上に形成された絶縁膜と、
前記絶縁膜に形成され下層の前記薄膜トランジスタの電極あるいは前記配線の少なくとも一部を露出する開口部と、
前記開口部に電極あるいは前記開口部間を接続する接続配線とを有し、
前記開口部に露出する前記薄膜トランジスタの電極あるいは前記配線を構成する金属がニオブを含むモリブデン合金であることを特徴とする薄膜トランジスタ回路装置。
【請求項１５】
前記開口部に露出する前記ニオブを含むモリブデン合金の表面にニオブの酸化膜からなる層が形成されていることを特徴とする請求項１４に記載の薄膜トランジスタ回路装置。
【請求項１６】
前記開口部に露出する前記モリブデン合金は、ニオブを５〜２０原子％の割合で含む請求項１４に記載の薄膜トランジスタ回路装置。
【請求項１７】
前記開口部に露出する前記モリブデン合金は、ニオブを５〜１０原子％の割合で含む請求項１４に記載の薄膜トランジスタ回路装置。
【請求項１８】
前記開口部に露出する前記モリブデン合金は、ニオブを１０〜１５原子％の割合で含む請求項１４に記載の薄膜トランジスタ回路装置。
【請求項１９】
前記開口部に露出する前記モリブデン合金は、ニオブを１５〜２０原子％の割合で含む請求項１４に記載の薄膜トランジスタ回路装置。
【請求項２０】
前記配線あるいは前記薄膜トランジスタの電極がニオブを含むモリブデン合金層のみからなることを特徴とする請求項１４に記載の薄膜トランジスタ回路装置。
【請求項２１】
前記配線あるいは前記薄膜トランジスタの電極は、少なくとも最上層がニオブを含むモリブデン合金層で前記モリブデン合金層の下層が前記モリブデン合金層よりも低抵抗金属からなる積層構造であることを特徴とする請求項１４に記載の薄膜トランジスタ回路装置。
【請求項２２】
前記配線あるいは前記薄膜トランジスタの電極は、下層に更にモリブデン層あるいはモリブデン合金層が形成されていることを特徴とする請求項２１に記載の薄膜トランジスタ回路装置。
【請求項２３】
前記低抵抗金属は、アルミニウムを主体とする金属、銅を主体とする金属、銀を主体とする金属のいずれかである請求項２１に記載の薄膜トランジスタ回路装置。
【請求項２４】
前記アルミニウムを主体とする金属は、純アルミニウムまたはネオジムを含むアルミニウム合金である請求項２３に記載の薄膜トランジスタ回路装置。
【請求項２５】
前記電極あるいは前記接続配線が透明導電膜からなることを特徴とする請求項１４に記載の薄膜トランジスタ回路装置。
【請求項２６】
前記透明導電膜がＩＴＯ、ＩＺＯまたはＩＺＴＯである請求項２５に記載の薄膜トランジスタ回路装置。
【請求項２７】
基板の中央部に形成された主回路領域と基板の外周囲に形成された外部回路領域とに形成された薄膜トランジスタおよび配線と有する薄膜トランジスタ回路装置の製造法であって、
少なくとも前記薄膜トランジスタの電極あるいは前記配線上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜に形成され下層の前記薄膜トランジスタの電極あるいは前記配線の少なくとも一部を露出して開口部を形成する開口部形成工程と、
前記開口部に電極あるいは前記開口部間を接続する接続配線を構成する導電膜を形成する金属膜形成工程とを有し、
前記開口部に露出する前記薄膜トランジスタの電極あるいは前記配線を構成する金属がニオブを含むモリブデン合金であることを特徴とする薄膜トランジスタ回路装置の製造方法。
【請求項２８】
前記開口部を形成後、前記開口部に露出した金属の表面を酸化する酸化工程を有することを特徴とする請求項２７に記載の薄膜トランジスタ回路装置の製造方法。
【請求項２９】
前記導電膜形成工程と前記酸化工程とが酸素含有雰囲気中で金属をスパッタすることを特徴とする請求項２８に記載の薄膜トランジスタ回路装置の製造方法。
【請求項３０】
請求項１または１４に記載の薄膜トランジスタ回路装置を一方の基板とし、基板上に少なくとも共通配線を形成した他方の基板とを対向して配置し、間隙に液晶を狭持してなることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ回路装置およびその製造方法および薄膜トランジスタ回路装置を用いた液晶表示装置に関するものである。
【背景技術】
【０００２】
近年、液晶表示装置は、薄膜トランジスタ（ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ））液晶表示装置が主流となり、薄膜トランジスタは、薄膜トランジスタ液晶表示層の大型化、微細化に伴い改良が加えられてきた。最近では更に、薄膜トランジスタが、液晶表示装置の画素を駆動するスイッチング素子として以外に液晶表示装置を駆動するドライバー回路や静電保護回路用のトランジスタとして薄膜トランジスタ回路装置に作りこまれることが行われるようになってきている。
【０００３】
このために、薄膜トランジスタ回路装置のトランジスタ間の接続に用いられる配線に対する要求も厳しくなってきている。
【０００４】
従来、薄膜トランジスタ回路装置に形成される配線には配線抵抗を減らすためにアルミニウムまたはアルミニウム合金のようなアルミニウム系配線が用いられてきた。
【０００５】
しかしながらアルミニウム系配線は、熱履歴によりヒロックが生じ易いという欠点がある。ヒロックは先端がとがった形状をしているため、対向する基板を傷つける等の問題を発生する場合がある。この欠点を改善するため、アルミニウム系配線の上に高融点金属膜を積層する積層配線がある。特開平１１−２５９０１６号公報に、アルミニウム系配線のヒロックを防止するため、アルミニウム系の配線上に高融点金属（例えばモリブデン）膜を積層させる技術が開示されている。
【０００６】
特開平１１−２５９０１６号公報によれば、ネオジム（Ｎｄ）を含むアルミニウム合金を下層に、上層に高融点金属を用いた積層配線が開示されている。特許文献１では、高融点金属として、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａから選ばれた一の金属またはそれらの合金が開示されている。
【０００７】
これに対し、端子を露出するために窒化膜をドライエッチングでエッチング除去する際、モリブデン系合金がエッチングされることを防止するために、特開２０００−２８４３２６号公報には、モリブデン（Ｍｏ）にニオブ（Ｎｂ）を約１７原子％以上添加することで、ニオブを含むモリブデン合金のエッチングレートを窒化膜のエッチングレートの４分の１以下とすることができることが開示されている。
【特許文献１】特開平１１−２５９０１６号公報（段落番号００１３，００１４）
【特許文献２】特開２０００−２８４３２６号公報（段落番号００６６、図６）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述のモリブデン系の配線は、大気中の水分により腐食が進行し易いという性質を有する。従ってモリブデン系の配線は、表面が大気中に露出している端子部においてモリブデン腐食を生じ易く、外部との接続信頼性が良くない。また、高融点金属としてモリブデン以外のＣｒ、Ｗ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａを適用した場合、アルミニウム合金に積層させた形でのウェットエッチングが困難であり、ゲート配線側面のテーパ形状が悪くなり、ゲート配線の上層に層間絶縁膜を挟んで形成されるドレインおよびソース配線の断線が生じ易くなる。
【０００９】
また、特開２０００−２８４３２６号公報によれば、配線を覆う窒化膜と配線の上層を構成するモリブデン系合金とのドライエッチングの選択比を上げるためにモリブデンにニオブを約１７原子％以上添加すると、ニオブを含むモリブデン合金のエッチングレートを窒化膜のエッチングレートの４分の１以下とすることができて好ましいとしている。しかしながら、ニオブを含むモリブデン合金の耐腐食性については何の知見も開示していない。
【００１０】
本発明は、少なくとも配線にモリブデン系合金を用いた配線構造を有する薄膜トランジスタ回路装置の大気中でのモリブデン系合金の耐腐食性を高めることを目的とするものである。
【課題を解決するための手段】
【００１１】
本発明は、少なくとも基板の中央部に形成された主回路領域から、基板の外周囲に形成された端子へ延在する配線を有する薄膜トランジスタ回路装置であって、端子は絶縁膜で覆われた配線の一部を露出させ、該露出面に端子電極が形成された端子であり、配線の最表面がニオブを含むモリブデン合金であることを特徴とする薄膜トランジスタ回路装置である。端子が、基板の中央部に形成された主回路領域と基板の外周囲に形成された外部回路領域との薄膜トランジスタ間を接続する絶縁膜で覆われた配線の一部を露出させ、該露出面に端子電極が形成された端子であっても良い。
【００１２】
更に、最表面のニオブを含むモリブデン合金の表面にニオブの酸化物からなる層が形成されていることが好ましい。
【００１３】
更に、モリブデン合金は、ニオブを５〜２０原子％の割合で含むことが好ましい。
【００１４】
配線は、ニオブを含むモリブデン合金層のみで形成することができる。更に、配線は、少なくとも最上層がニオブを含むモリブデン合金層で前記モリブデン合金層の下層が前記モリブデン合金層よりも低抵抗金属からなる積層構造であってもよく、シリコン膜上に形成される場合は、下層に更にモリブデン合金層が形成されていることが好ましい。
【００１５】
更に、低抵抗金属は、アルミニウムを主体とする金属、銅を主体とする金属、銀を主体とする金属のいずれかを用いることができる。
【００１６】
また、アルミニウムを主体とする金属は、純アルミニウムまたはネオジムを含むアルミニウム合金であることが好ましく、端子電極は、透明電極であることが好ましく、透明電極としては、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）またはＩＺＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｚｉｎｃ  Ｏｘｉｄｅ）を使うことができる。
【００１７】
更に本発明は、基板の中央部に形成された主回路領域と基板の外周囲に形成された外部回路領域とに形成された薄膜トランジスタおよび配線と、薄膜トランジスタの電極あるいは配線上に形成された絶縁膜と、絶縁膜に形成され下層の薄膜トランジスタの電極あるいは配線の少なくとも一部を露出する開口部と、開口部に電極あるいは開口部間を接続する接続配線とを有し、開口部に露出する薄膜トランジスタの電極あるいは配線を構成する金属がニオブを含むモリブデン合金であることを特徴とする薄膜トランジスタ回路装置。
【００１８】
更に、開口部に露出するニオブを含むモリブデン合金の表面にニオブの酸化物からなる層が形成されていることが好ましい。
【００１９】
また、開口部に露出するモリブデン合金は、ニオブを５〜２０原子％の割合で含むことが好ましい。
【００２０】
更に本発明は、配線あるいは薄膜トランジスタの電極がニオブを含むモリブデン合金層のみからなることを特徴とし、配線あるいは薄膜トランジスタの電極は、少なくとも最上層がニオブを含むモリブデン合金層でモリブデン合金層の下層がモリブデン合金層よりも低抵抗金属からなる積層構造であっても良い。また、配線あるいは薄膜トランジスタの電極は、シリコン膜に接して配線が形成されている場合は、下層に更にモリブデン合金層が形成されていても良い。
【００２１】
低抵抗金属は、アルミニウムを主体とする金属、銅を主体とする金属、銀を主体とする金属のいずれかであることが好ましく、アルミニウムを主体とする金属は、純アルミニウムまたはネオジムを含有するアルミニウム合金であることが好ましい。
【００２２】
更に、電極あるいは接続配線が透明電極であることが好ましく、透明電極は、ＩＴＯ、ＩＺＯまたはＩＺＴＯであることが好ましい。
【００２３】
本発明は、基板の中央部に形成された主回路領域と基板の外周囲に形成された外部回路領域とに形成された薄膜トランジスタおよび配線と有する薄膜トランジスタ回路装置の製造法であって、少なくとも薄膜トランジスタの電極あるいは配線上に絶縁膜を形成する絶縁膜形成工程と、絶縁膜に形成され下層の薄膜トランジスタの電極あるいは配線の少なくとも一部を露出して開口部を形成する開口部形成工程と、開口部に電極あるいは開口部間を接続する接続配線を構成する導電膜を形成する導電膜形成工程とを有し、開口部に露出する薄膜トランジスタの電極あるいは配線を構成する金属がニオブを含むモリブデン合金であることを特徴とする薄膜トランジスタ回路装置の製造方法である。
【００２４】
更に、開口部を形成後、開口部に露出した金属の表面を酸化する酸化工程を有することが好ましい。
【００２５】
この際、導電膜形成工程と酸化工程とが酸素含有雰囲気中で金属をスッパタすることであっても良い。
【００２６】
また、上述の薄膜回路装置が形成された基板と基板上に少なくとも共通配線を形成した他方の基板とを対向して配置し、間隙に液晶を狭持することで液晶表示装置が形成できる。
【発明の効果】
【００２７】
本発明によれば、モリブデンにニオブを５〜２０原子％含ませたることにより、モリブデン合金の大気中での耐腐食性を大幅に改善することができる。この配線構造をドレイン配線にも適用することによりゲート端子／配線及びドレイン端子／配線の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２８】
本発明は、少なくとも配線にモリブデン系合金を用いた配線構造を有する薄膜トランジスタ回路装置の大気中でのモリブデン系合金の耐腐食性を高めることを目的とするものであり、更に、少なくともモリブデン系合金とアルミあるいはアルミ系合金との積層膜をウェットエッチングする際に順テーパ状のエッチング形状を得ることを目的とするものである。
【００２９】
本発明の薄膜トランジスタ回路装置は、第１の基板と、第１の基板上に設けられ表示領域の外側周辺でゲート端子を構成するゲート配線と、ゲート配線を覆って第１の基板上に設けられる第１絶縁膜と、第１絶縁膜上に設けられ、薄膜トランジスタの活性層となる半導体層と、ゲート配線と交差し、表示領域の外側周辺でドレイン端子を構成するドレイン配線と、ドレイン配線を覆って第１絶縁膜上に設けた第２絶縁膜と、ゲート端子及びドレイン端子上の絶縁膜に設けたゲート端子開口及びドレイン端子開口をそれぞれ覆うゲート端子電極及びドレイン端子電極とを備え、ゲート配線は下から順に低抵抗金属、ニオブを含むモリブデン合金を有し、低抵抗金属はモリブデン合金よりも抵抗が小さいことを特徴とする。
【００３０】
上記の薄膜トランジスタ回路装置は、ドレイン配線と同じ層にソース電極が形成され、ドレイン配線及びソース配線は半導体層にそれぞれ接続され、ドレイン配線及びソース配線は下から順にモリブデン若しくはモリブデン合金、中間層に低抵抗金属、ニオブを含むモリブデン合金を有し、低抵抗金属は下層のモリブデン若しくはモリブデン合金及び上層のモリブデン合金のいずれよりも抵抗が小さい。
【００３１】
更に、ソース電極上の第２絶縁膜にはコンタクトホールが設けられ、ゲート端子電極及びドレイン端子電極と同じ材料からなる画素電極がコンタクトホールを通してソース電極に接続される。
【００３２】
更に、上層モリブデン・ニオブとゲート端子電極及びドレイン端子電極を構成する材料との間にニオブの酸化物を設けることにより、外部との接続信頼性を向上することが出来る。
【００３３】
上記本薄膜トランジスタ回路装置は、ゲート端子電極及びドレイン端子電極を構成する材料はＩＴＯ、ＩＺＯまたはＩＺＴＯである。
【００３４】
また、薄膜トランジスタ回路装置は、低抵抗金属は、アルミニウムを主体とする金属、銅を主体とする金属あるいは銀を主体とする金属のいずれかであり、さらにアルミニウムを主体とする金属は、純アルミニウムまたはネオジムを含むアルミニウム合金であることが好ましい。
【００３５】
更に本発明の薄膜トランジスタ回路装置の製造方法は、第１の基板上に表示領域の外側周辺でゲート端子を構成するゲート配線を形成するゲート配線形成工程と、ゲート配線を覆って第１の基板上に第１絶縁膜を形成する第１絶縁膜形成工程と、第１絶縁膜上にゲート配線の一部をゲート電極とする薄膜トランジスタの半導体層を形成する半導体層形成工程と、第１絶縁膜上にゲート配線と交差し、表示領域の外側周辺でドレイン端子を構成し、半導体層に接続されるドレイン配線を形成するドレイン配線形成工程と、ドレイン配線を覆って第１絶縁膜上に第２絶縁膜を形成する第２絶縁膜形成工程と、ゲート端子及びドレイン端子上の絶縁膜にゲート端子開口及びドレイン端子開口を形成する端子開口形成工程と、ゲート端子開口及びドレイン端子開口を覆うゲート端子電極及びドレイン端子電極をそれぞれ形成する端子電極形成工程とを備える薄膜トランジスタ回路装置の製造方法であって、ゲート配線は下から順に低抵抗金属、ニオブを含むモリブデン合金を有し、低抵抗金属はモリブデン合金よりも抵抗が小さいことを特徴とする。
【００３６】
上記薄膜トランジスタ回路装置の製造方法において、ドレイン配線形成工程において、ドレイン配線と同時にソース電極が形成され、ソース配線は半導体層に接続され、ドレイン配線及びソース配線は下から順にモリブデン若しくはモリブデン合金、中間層に低抵抗金属、ニオブを含むモリブデン合金を有し、低抵抗金属は下層のモリブデン若しくはモリブデン合金及び上層のモリブデン合金のいずれよりも抵抗が小さい。
【００３７】
上記薄膜トランジスタ回路装置の製造方法において、端子開口形成工程において、ソース電極上の第２絶縁膜にコンタクトホールが設けられ、ゲート端子電極及びドレイン端子電極と同じ材料からなる画素電極がコンタクトホールを通してソース電極に接続される。
【００３８】
更に、上記薄膜トランジスタ回路装置の製造方法において、開口部に露出した配線の表面とゲート端子電極及びドレイン端子電極を構成する材料との間にニオブの酸化物を形成する工程を含むことにより、外部との接続信頼性を向上することが出来る。
【００３９】
更に、上記薄膜トランジスタ回路装置の製造方法において、ゲート端子電極及びドレイン端子電極を構成する材料はＩＴＯ、ＩＺＯまたはＩＺＴＯである。
【００４０】
上記薄膜トランジスタ回路装置の製造方法において、アルミニウムを主体とする金属は純アルミニウムまたはネオジムを含むアルミニウム合金であることが好ましい。
【００４１】
本発明のモリブデン系の合金は、モリブデンにニオブを５〜２０原子％含ませれば最適なモリブデン合金となる。モリブデン合金とアルミあるいはアルミ系合金との積層膜をウェットエッチングする際に順テーパ状のエッチング形状を得ることを目的とする場合、ニオブを含むモリブデン合金とネオジムを含むアルミニウム合金とのエッチングレート比は、１．５〜０．５であることが好ましく、１．２５〜０．７５であることがより好ましい。上記の条件は、モリブデンにニオブを５〜１５原子％含有させる、あるいは、５〜１０原子％含有させることで達成できる。また、りん酸：硝酸：酢酸の成分調整により、エッチングレート比を調整することが可能であり、特に耐食性を優先する必要がある場合は、モリブデンにニオブを２０原子％含ませることも可能である。
【００４２】
順テーパ状のエッチング形状を得るためには、モリブデンにニオブを５〜１０原子％含ませると最適となり、耐食性を優先する場合はモリブデンにニオブを１０〜１５原子％含ませると最適となり、特に耐食性を優先する場合はモリブデンにニオブを１５〜２０原子％含ませると最適となる。
【００４３】
本発明のモリブデン系の合金を用いた配線は、薄膜トランジスタ回路装置の表面に表面が露出する端子と該端子が接続する配線との構造が同一である配線に用いるのに最適な構造である。配線の構造は、モリブデン系合金の単層構造の配線、下層がアルミ系合金で上層がモリブデン系合金の複層構造の配線構造が好ましく、配線を形成する基体（基板あるいは基板上に形成された膜）がシリコン系の基体の場合、下層が純モリブデンまたはモリブデン系の合金、中間層がアルミ系の合金で最表面の層がモリブデン系の合金である複層配線構造であることがより好ましい。
【００４４】
本発明の薄膜トランジスタ回路装置が形成された第１の基板と例えば共通配線が形成された第２の基板とを対向して配置し、間隙に液晶を狭持することで液晶表示装置が形成できる。
【実施例】
【００４５】
（実施例１）
液晶表示装置の画素を形成する側の基板を、本発明の実施例として説明する。図1は、液晶表示装置の画素を形成する側の基板の薄膜トランジスタ回路装置の全体構成の一部を模式的に示した図で、図２〜図９は、薄膜トランジスタ回路装置の一部を模式的に示した工程断面図である。
【００４６】
本発明を液晶表示装置以外の薄膜トランジスタ回路装置に適用できることは言うまでもない。
【００４７】
図１に示すように、薄膜トランジスタ回路装置１００は、横方向にゲート配線２、ゲート端子３が設けられ、基板の最外周領域には静電保護配線４が形成されている。ゲート配線２はゲート端子３を通過し、ゲート配線２２となって静電保護素子１９を介して静電保護配線４に接続されている。薄膜トランジスタ回路装置１００には、ゲート配線２に直交してドレイン配線７が設けられている。ドレイン配線７もドレイン端子８を通過し、ドレイン配線２７となって静電保護素子１９を介して静電保護配線４に接続されている。ゲート配線２とドレイン配線７とが交差する領域に薄膜トランジスタ１０が設けられている。薄膜トランジスタ１０のゲート端はゲート配線に接続され薄膜トランジスタ１０のドレイン端子８はドレイン配線７に接続されソース端は画素電極（不図示）に接続されている。静電保護素子１９は、薄膜トランジスタ１０と同じ構造のトランジスタで構成されている。
【００４８】
図１では、Ｉ−Ｉ’で囲われた内部領域が主回路領域となり液晶表示装置に使用する薄膜トランジスタ回路装置の場合は、表示素子領域となっている。
【００４９】
図１の薄膜トランジスタ回路装置は、液晶表示装置の基板を形成するもので、静電保護素子１９は、薄膜トランジスタ回路装置の製造時の静電保護に使われている。液晶表示装置を製造する段階ではＪ−Ｊ’の部分で基板を切断する。図１には示していないが、ゲート端子３およびドレイン端子８と表示素子領域との間に、更に静電保護回路やドライバー回路等の回路が形成される場合がある。これらの静電保護回路・ドライバー回路を含めて外部回路領域と称す。静電保護素子１９と同様には、回路領域に形成される薄膜トランジスタも主回路領域に形成される薄膜トランジスタ１０と同じ構造のトランジスタで構成されている。
【００５０】
図２〜１２は、ドレイン配線７およびドレイン端子８、薄膜トランジスタ１０およびゲート配線２およびゲート端子３の各断面を薄膜トランジスタ回路装置の製造工程順に模式的に示した工程断面図である。各図において左からドレイン配線およびドレイン端子形成領域Ａ、薄膜トランジスタ形成領域Ｂ、ゲート配線およびゲート端子領域Ｃの順に描いている。
【００５１】
まず、ガラスからなる透明基板１上に、ネオジムを２原子％含む膜厚２００〜４００ｎｍのアルミニウム合金膜およびニオブを５〜１５原子％含む膜厚５０〜１００ｎｍのモリブデン合金膜をこの順に成膜し、下層がアルミニウム合金膜で上層がモリブデン合金膜である積層膜を形成した。積層膜を通常のフォトリソ法で形成したフォトレジストをマスクに、りん酸：硝酸：酢酸のエッチング液を用いたウェットエッチング法でゲート配線２、ゲート端子３及び静電保護配線４（図示せず）を形成した（第１フォトリソグラフィー工程）。ゲート配線２、ゲート端子３及び静電保護配線４（図示せず）は、下層がアルミニウム合金層３１で上層がモリブデン合金層３２の積層構造をしている（図２）。
【００５２】
透明基板１として用いるガラスは、薄膜トランジスタ１０を高温ポリシリコン法で形成する場合は石英ガラスのような耐熱性のあるガラスを用い、低温ポリシリコン法あるいはアモルファスシリコン法で形成する場合はアルカリガラスや無アルカリガラスが用いられる。本実施例ではアモルファスシリコン法を用いたカラー薄膜トランジスタ液晶表示装置用の薄膜トランジスタ回路装置を基板上に形成する例であるので、無アルカリガラスを用いた。
【００５３】
次に、膜厚２００〜６００ｎｍの窒化膜５、膜厚１００〜３００ｎｍのアモルファスシリコン（以下、ａ−Ｓｉと略す）膜６１、膜厚２０〜７０ｎｍのｎ+型アモルファスシリコン（以下、ｎ+型ａ−Ｓｉと略す）膜６２、膜厚２００〜５００ｎｍのクロム（Ｃｒ）膜７０をこの順に成膜した（図３）。
【００５４】
薄膜トランジスタ１０のゲート絶縁膜となる窒化膜５は、窒化膜以外に酸窒化膜や酸化膜等の絶縁膜が使用できる。
【００５５】
次に、クロム膜７０の上にハーフトーンマスクを用いフォトリソ法によりレジストパターン５８、５９を形成した。レジストパターン５８はドレイン端子８を含むドレイン配線の形成領域Ａ上に、レジストパターン５９は薄膜トランジスタ形成領域Ｂ上にそれぞれ形成した。
【００５６】
このとき、レジストパターン５８および５９はハーフトーン若しくはグレートーンマスクを用いて形成することが好ましい。
【００５７】
ハーフトーン若しくはグレートーンマスクは、完全露光部、遮光部以外に薄膜トランジスタ１０のチャネル領域に対応する領域を半透過領域とするパターンとなっている。この結果、薄膜トランジスタ形成領域Ｂに形成されたレジストパターン５９の膜厚は、薄膜トランジスタ１０のチャネルが形成される領域の膜厚が０．５〜１．０μｍ、それ以外の膜厚が１．５〜２．０μｍとなる。
【００５８】
次に、レジストパターン５８、５９をマスクとして、例えば、硝酸セリウムアンモニウム及び硝酸の混合液を用いてクロム膜７０をエッチング除去した（図４）。
【００５９】
次に、レジストパターン５８、５９をマスクとして、ｎ+型ａ−Ｓｉ膜６２及びａ−Ｓｉ膜６１を順次ドライエッチングにより除去した（図５）。
【００６０】
次に、レジストパターン５９の内の薄膜トランジスタ１０のチャネル領域に対応する薄い部分を除去できる時間だけ酸素プラズマアッシングによりレジストパターン５８、５９を厚さ方向にエッチングした。これによりレジストパターン５８、５９は、それぞれ膜厚は０．５〜１．０μｍのレジストパターン８８、８９および９０となる（図６）。
【００６１】
次に、レジストパターン８８、８９および９０をマスクとしてクロム膜７０を選択的にドライエッチングにより除去してドレイン端子電極７３および薄膜トランジスタ１０のドレイン電極７４およびソース電極７５を形成した（図７）。
【００６２】
次に、レジストパターン８８、８９および９０を除去した後、続いて、ドレイン端子電極７３、ドレイン電極７４、ソース電極７５をマスクとして薄膜トランジスタ１０のチャネル領域のｎ+型ａ−Ｓｉ膜６２とａ−Ｓｉ膜６１の一部を厚さ方向にドライエッチングを用いてエッチング除去した（第２フォトリソグラフィー工程）。次に、膜厚１００〜３００ｎｍの窒化膜からなる保護膜１１を基板表面に形成し、続いて、フォトリソ工程を用いてドレイン端子８、薄膜トランジスタ１０のソース電極７５およびゲート端子上の絶縁膜をエッチング除去して開口１２、１３、１４を形成した。このとき、ドレイン端子８および薄膜トランジスタ１０のソース電極７５に対応する開口１２および１３は、保護膜１１をエッチング除去して形成され、ゲート端子３に対応する開口１４は、保護膜１１及び窒化膜５をエッチング除去して形成されている（第３フォトリソグラフィー工程）（図８）。
【００６３】
保護膜１１は、窒化膜以外に酸化膜、酸窒化膜等の絶縁膜を用いることができることは言うまでもない。
【００６４】
最後に、スパッタ法で、厚さ３０〜１００ｎｍのＩＴＯ膜を成膜し、その後、フォトリソ工程を用いてエッチングマスクとなるフォトレジストパターンを形成し、次に、ドライエッチングを用いてＩＴＯ膜をパターンニングし、ドレイン端子電極１５、画素電極１６、ゲート端子電極１７を形成した（第４フォトリソグラフィー工程）（図９）。
【００６５】
以上のようにして薄膜トランジスタ回路装置が形成された。図９に示すように、ゲート端子３の電極構造は、下層から順にネオジムを含むアルミニウム合金、ニオブを含むモリブデン合金、ＩＴＯである。この場合、ニオブを含むモリブデン合金は、ニオブの含有率が５〜２０原子％であることが好ましい。
【００６６】
尚、ＩＴＯに代えてＩＺＯあるいはＩＺＴＯ等を用いても同様の効果が得られる。
【００６７】
ＩＴＯ、ＩＺＯあるいはＩＺＴＯとネオジムを含むアルミニウム合金との間にモリブデン系合金を挟むことによりＩＴＯ、ＩＺＯあるいはＩＺＴＯとＡｌとの間で発生する電池作用が防止でき、かつ、ＩＴＯ、ＩＺＯあるいはＩＺＴＯとの間の接触抵抗が小さくなる。しかしながら、ＩＴＯ、ＩＺＯあるいはＩＺＴＯは水分を通し易く、モリブデン系合金上をＩＴＯ、ＩＺＯあるいはＩＺＴＯが覆う構造ではあっても、モリブデン系合金には耐湿性が求められる。ここで、モリブデンにニオブを５〜２０原子％含有させることによる著しい効果を、グラフを用いて説明する。
【００６８】
図１０は、ニオブを含むモリブデン合金中のニオブの割合を変化させたときの高温多湿試験による合金抵抗値の経時変化を示したものである（横軸および縦軸は対数目盛）。ニオブを含まない純モリブデンでは約３０時間経過すると合金抵抗値が増大し始める。また、ニオブを５、１０、１５原子％含有させた合金では、５原子％では約３０時間経過したときに増加の兆候が観察されたが、ニオブを１０、１５原子％含有させた合金では全く抵抗値に変化は観察されなかった。ニオブを１０、１５原子％含有させた合金は、約１００時間経過した時点から抵抗値の増大が観察された。従って、耐湿性は、モリブデンにニオブを５原子％以上含有させることが好ましく、１０原子％以上含有させることがより好ましいことがわかる。
【００６９】
ニオブを１５原子％以上含有させた場合も抵抗値の変化はニオブを１０原子％、１５原子％含有させた場合との差異は見られなかった。
【００７０】
図１１は、ニオブを含むモリブデン合金をりん酸：硝酸：酢酸でウェットエッチングする際のニオブを含むモリブデン合金とネオジムを含むアルミニウム合金のエッチングレート比のモリブデンにニオブを含ませる割合による変化を示している。理想的には、ニオブを含むモリブデン合金とネオジムを含むアルミニウム合金との積層膜をウェットエッチングするので、良好なエッチング形状を得る為にはニオブを含むモリブデン合金とネオジムを含むアルミニウム合金のエッチングレートがほぼ等しくなることが好ましい。従って、ニオブを含むモリブデン合金とネオジムを含むアルミニウム合金とのエッチングレート比は、１．５〜０．５であることが好ましく、１．２５〜０．７５であることがより好ましい。上記の条件は、モリブデンにニオブを５〜１５原子％含有させる、あるいは、５〜１０原子％含有させることで達成できる。また、りん酸：硝酸：酢酸の成分調整により、エッチングレート比を調整することが可能であり、特に耐食性を優先する必要がある場合は、モリブデンにニオブを２０原子％含ませることも可能である。
【００７１】
図１０、１１の結果から、モリブデンにニオブを５〜２０原子％含ませれば最適なニオブを含むモリブデン合金となる。本発明を適用する液晶表示装置が、エッチング形状を優先と場合はモリブデンにニオブを５〜１０原子％含ませると最適となり、耐食性を優先する場合はモリブデンにニオブを１０〜１５原子％含ませると最適となり、特に耐食性を優先する場合はモリブデンにニオブを１５〜２０原子％含ませると最適となる。
【００７２】
本実施例では、表示素子部の構造も最も単純な構成を示しているために、表示素子領域のゲート配線２やドレイン配線７は同一の層に形成した構造で説明しているが、ゲート端子３およびドレイン端子８に加わる静電から表示素子やドライバー回路を構成するトランジスタを保護する静電保護回路を設けた場合や横電界型の用に画素部の構造が複雑な場合、ゲート電極とゲート配線／ドレイン電極とドレイン配線７を別の層に作りこむ場合がある。図３１に一方の薄膜トランジスタ１０のゲート配線と他方の薄膜トランジスタ１０の一端とを接合する場合を例に模式図を示す。図３１（ａ）は、該構成の平面図を示し、図３１（ｂ）は、図３１（ａ）のａ−ａ’の断面を示す図である。
【００７３】
図３１（ａ）では２個の薄膜トランジスタ１０が並列して形成され、一方の薄膜トランジスタ１０のゲート配線２と他方の薄膜トランジスタ１０の一方の電極とが接続され、他方の薄膜トランジスタ１０のゲート配線２と一方の薄膜トランジスタ１０の一方の電極とが接続されている。図３１（ｂ）は、図３１（ａ）のＡ−Ａ’断面図である。基板１上にネオジムを含むアルミニウム合金層３１とニオブを含むモリブデン合金層３２の積層構造のゲート配線２が形成されている。ゲート配線２上には、ゲート絶縁膜となる窒化膜５とａ−Ｓｉ膜６１およびｎ+ａ−Ｓｉ膜６２の積層構造である薄膜トランジスタ１０のボディーと該ボディー上に形成されたニオブを含むモリブデン合金層１２１、ネオジムを含むアルミニウム合金層１２２およびニオブを含むモリブデン合金層１２３の積層構造の電極が形成されている。保護膜１１が表面全面を覆うように形成され、電極上の保護膜１１には電極を露出する第１の開口部が形成されている。更に、保護膜１１と窒化膜５には、ゲート配線２の表面を露出するための第２の開口部が形成され、第１の開口部と第２の開口部とを介してゲート配線２と電極とを接続する接続配線７７が形成されている。
（実施例２）
次に、本発明の実施例２を図１２に示す。図１２は、図９のＤ部の拡大図で、ゲート端子３のＩＴＯとニオブを含むモリブデン合金の界面に、ニオブの酸化物が形成されている。
【００７４】
ニオブの酸化物からなる層１８は、ＩＴＯをスパッタで成膜する際、アルゴンに酸素を添加することで実現できる。
【００７５】
実施例２では、スパッタを用いて厚さ３０〜１００ｎｍのＩＴＯを成膜した。スパッタ条件は、圧力は、０．２〜１．０Ｐａ、ＤＣパワーは、１〜２ＫＷ、酸素流量は、アルゴン流量の０．１〜２％が好ましい条件であったが、装置等の違いでこの条件以外に最適値がある場合があり、適宜決定することができることはいうまでもない。
【００７６】
アルゴンに若干の酸素を添加するこれにより、スパッタ開始直後にニオブを含むモリブデン合金の表面に、約１〜５ｎｍの薄いニオブの酸化物からなる層１８が形成される。ニオブの酸化物からなる層１８は不働体であるのでバリア膜の役割をはたし、モリブデン及びその下のＡｌの腐食を阻止することができる。尚、アルゴンガスに変えて、ヘリウム等の不活性ガスを用いることができることはいうまでもない。
【００７７】
尚、ニオブの酸化物からなる層１８は、酸素を含む雰囲気中で加熱した後、ＩＴＯをアルゴン雰囲気中でスパッタしても形成することができることはいうまでもない。ＩＴＯをスパッタする前に下地加熱を行う場合、スパッタ装置内を減圧せず大気雰囲気あるいはアルゴンに酸素を含有させ下地加熱し、その後減圧してスパッタを行えば工程を増やすことなくニオブの酸化物からなる層１８を形成できる。
（実施例３）
次に、本発明の実施例３について図１３、１４を用いて説明する。実施例１では、ネオジムを含むアルミニウム合金とニオブを含むモリブデン合金の積層構造をゲート配線のみに適用したが、本実施例ではドレイン配線にも適用したものである。この場合、ドレイン配線はその下面がアモルファスシリコン膜と接触するので、アルミニウムとシリコン膜との共晶反応を防止するために、ネオジムを含むアルミニウム合金下にもニオブを含むモリブデン合金を設ける３層構造となる。アモルファスシリコン層との共晶反応を防止するためのモリブデン合金層は、表面が露出することがないので純モリブデン層であっても問題はない。
【００７８】
本実施例ではシリコン膜としてアモルファスシリコン膜を用いているが、単結晶シリコンあるいは多結晶シリコンでも同様の結果になることはいうまでもない。
【００７９】
実施例１の図３ではクロム膜７０を成膜したが、本実施例では、ニオブを５〜１５原子％含む膜厚５０〜１００ｎｍのモリブデン合金膜１２１、ネオジムを２原子％含む膜厚２００〜４００ｎｍのアルミニウム合金膜１２２およびニオブを５〜１５原子％含む膜厚５０〜１００ｎｍのモリブデン合金膜１２３をこの順に成膜した（図１３）。
【００８０】
次に、図４と同様に、モリブデン合金膜１２３の上にグレートーンマスクを用いフォトリソ法によりレジストパターンを、ドレイン端子を含むドレイン配線の形成領域Ａ上と薄膜トランジスタ形成領域Ｂ上とにそれぞれ形成した。これらのレジストは図４の説明と同様に、薄膜トランジスタ１０のチャネル領域に対応する領域を半透過領域とするハーフトーン若しくはグレートーンマスクを用いて形成することが好ましい。本実施例においても薄膜トランジスタ１０のチャネルが形成される領域の膜厚が０．５〜１．０μｍ、それ以外の膜厚が１．５〜２．０μｍのレジストパターンが形成された。
【００８１】
次に、レジストパターンをマスクとして、例えば、りん酸：硝酸：酢酸のエッチング液を用いたウェットエッチング法により、レジストパターンに覆われていない、モリブデン合金膜１２１、アルミニウム合金膜１２２およびモリブデン合金膜１２３をエッチングした。
【００８２】
その後、レジストパターンをマスクとして、ｎ+型ａ−Ｓｉ膜６２及びａ−Ｓｉ膜６１を順次ドライエッチングにより除去した。
【００８３】
次に、図６と同様に、レジストパターンの内の薄膜トランジスタ１０のチャネル領域に対応する薄い部分を除去できる時間だけ酸素プラズマアッシングによりレジストパターンを厚さ方向にエッチングし、薄膜トランジスタ１０のチャネル領域が形成される領域のレジストパターンが除去される。
【００８４】
次に、図７と同様に、残っているレジストパターンをマスクとして薄膜トランジスタ１０のチャネル形成領域のモリブデン合金膜１２１、アルミニウム合金膜１２２およびモリブデン合金膜１２３をエッチング除去した。
【００８５】
次に、図８と同様に、レジストパターンを除去した後、続いて、ドレイン電極、ソース電極をマスクとしてｎ+型ａ−Ｓｉ膜６２とａ−Ｓｉ膜６１の一部を厚さ方向に除去した（第２フォトリソグラフィー工程）。次に、膜厚１００〜３００ｎｍの窒化膜からなる保護膜１１を基板表面に形成し、続いて、フォトリソ工程を通してドレイン端子８、薄膜トランジスタ１０のソース電極およびゲート端子３上の絶縁膜をエッチング除去して開口を形成した。このとき、ドレイン端子８および薄膜トランジスタ１０のソース電極に対応する開口は、保護膜１１をエッチング除去して形成され、ゲート端子３に対応する開口１４は、保護膜１１及び絶縁膜５をエッチング除去して形成されている（第３フォトリソグラフィー工程）。
【００８６】
最後に、スパッタ法で、厚さ３０〜１００ｎｍのＩＴＯの透明導電膜を成膜し、その後、フォトリソ工程を通してパターンニングし、ドレイン端子電極１５、画素電極１６、ゲート端子電極１７を形成した（第４フォトリソグラフィー工程）（図１４）。
【００８７】
以上のようにして薄膜トランジスタ回路装置が形成された。図１４に示すように、ドレイン配線およびドレイン端子８、ゲート配線およびゲート端子３および、ソース・ドレイン電極の電極構造は、下層から順にニオブを含むモリブデン合金、ネオジムを含むアルミニウム合金、ニオブを含むモリブデン合金およびＩＴＯである。この場合、ニオブを含むモリブデン合金は、ニオブの含有率が５〜２０原子％であることが好ましい。
（実施例４）
図１５〜２２は、本実施例のドレイン配線７およびドレイン端子８、薄膜トランジスタ１０およびゲート配線２およびゲート端子３の各断面を薄膜トランジスタ回路装置の製造工程順に模式的に示した工程断面図である。各図において左からドレイン配線およびドレイン端子形成領域Ａ、薄膜トランジスタ形成領域Ｂ、ゲート配線およびゲート端子領域Ｃの順に描いている。
【００８８】
まず、ガラスからなる透明基板１上に、ネオジムを２原子％含む膜厚２００〜４００ｎｍのアルミニウム合金膜およびニオブを５〜１５原子％含む膜厚５０〜１００ｎｍのモリブデン合金膜をこの順に成膜し、下層がアルミニウム合金膜で上層がモリブデン合金膜である積層膜を形成した。積層膜を通常のフォトリソ法で形成したフォトレジストをマスクに、りん酸：硝酸：酢酸のエッチング液を用いたウェットエッチング法でゲート配線２、ゲート端子３及び静電保護配線４（図示せず）を形成した（第１フォトリソグラフィー工程）（図１５）。ゲート配線２、ゲート端子３及び静電保護配線４（図示せず）は、下層がアルミニウム合金層３１で上層がモリブデン合金層３２の積層構造をしている。
【００８９】
本実施例も実施例１同様にカラー薄膜トランジスタ液晶表示装置用の薄膜トランジスタ回路装置を基板上に形成する例であるので、無アルカリガラスを用いた。
【００９０】
次に、膜厚２００〜６００ｎｍの窒化膜５、膜厚１００〜３００ｎｍのａ−Ｓｉ膜６１、膜厚２０〜７０ｎｍのｎ+型ａ−Ｓｉ膜６２、ニオブを５〜１５原子％含む膜厚２００〜５００ｎｍのモリブデン合金膜４０をこの順に成膜した（図１６）。
【００９１】
次に、モリブデン合金膜４０の上にグレートーンマスクを用いてフォトリソ法によりレジストパターン５８、５９を形成した。レジストパターン５８はドレイン端子を含むドレイン配線の形成領域Ａ上に形成し、レジストパターン５９は薄膜トランジスタ形成領域Ｂ上にそれぞれ形成した。
【００９２】
このとき、レジストパターン５８および５９はハーフトーン若しくはグレートーンマスクを用いて形成することが好ましい。
【００９３】
ハーフトーン若しくはグレートーンマスクは、完全露光部、遮光部以外に薄膜トランジスタ１０のチャネル領域に対応する領域を半透過領域とするパターンとなっている。この結果、薄膜トランジスタ形成領域Ｂに形成されたレジストパターン５９の膜厚は、薄膜トランジスタ１０のチャネルが形成される領域の膜厚が０．５〜１．０μｍ、それ以外の膜厚が１．５〜２．０μｍとなる。
【００９４】
次に、レジストパターン５８、５９をマスクとして、例えば、りん酸：硝酸：酢酸のエッチング液を用いたウェットエッチング法でモリブデン合金層４０をエッチング除去した（図１７）。
【００９５】
次に、レジストパターン５８、５９をマスクとして、ｎ+型ａ−Ｓｉ膜６２及びａ−Ｓｉ膜６１を順次ドライエッチングにより除去した（図１８）。
【００９６】
次に、レジストパターン５９の内の薄膜トランジスタ１０のチャネル領域に対応する薄い部分を除去できる時間だけ酸素プラズマアッシングによりレジストパターン５８、５９を厚さ方向にエッチングした（図１９）。これによりレジストパターン５８、５９は、それぞれ膜厚は０．５〜１．０μｍのレジストパターン８８、８９および９０となる。
【００９７】
次に、レジストパターン８８、８９および９０をマスクとして薄膜トランジスタ１０のチャネル領域に露出しているモリブデン合金層４０を選択的にドライエッチングにより除去してドレイン端子電極７３および薄膜トランジスタ１０のドレイン電極７４およびソース電極７５を形成した（図２０）。
【００９８】
次に、レジストパターン８８、８９および９０を除去し、続いてドレイン電極７４、ソース電極７５をマスクとしてｎ+型ａ−Ｓｉ膜６２とａ−Ｓｉ膜６１の一部を厚さ方向に除去した（第２フォトリソグラフィー工程）。次に、膜厚１００〜３００ｎｍの窒化膜からなる保護膜１１を基板表面に形成し、続いて、フォトリソ工程を用いてドレイン端子８、薄膜トランジスタ１０のソース電極７５およびゲート端子３上の絶縁膜をエッチング除去して開口１２、１３、１４を形成した。このとき、ドレイン端子８および薄膜トランジスタ１０のソース電極７５に対応する開口１２および１３は、保護膜１１をエッチング除去して形成され、ゲート端子３に対応する開口１４は、保護膜１１及び窒化膜５をエッチング除去して形成されている（第３フォトリソグラフィー工程）（図２１）。
【００９９】
最後に、スパッタ法で、厚さ３０〜１００ｎｍのＩＴＯ膜を成膜し、その後、フォトリソ工程を用いてエッチングマスクとなるフォトレジストパターンを形成し、次に、ドライエッチングを用いてＩＴＯ膜をパターンニングし、ドレイン端子電極１５、画素電極１６、ゲート端子電極１７を形成した（第４フォトリソグラフィー工程）（図２２）。
(実施例５)
上述の実施例では、４ＰＲで行ったが、５ＰＲで行うこともできる。
【０１００】
図２３〜３０は、ドレイン配線７およびドレイン端子８、薄膜トランジスタ１０およびゲート配線２およびゲート端子３の各断面を薄膜トランジスタ回路装置の製造工程順に模式的に示した工程断面図である。各図において左からドレイン配線およびドレイン端子形成領域Ａ、薄膜トランジスタ形成領域Ｂ、ゲート配線およびゲート端子領域Ｃの順に描いている。
【０１０１】
まず、ガラスからなる透明基板１上に、ネオジムを２原子％含む膜厚２００〜４００ｎｍのアルミニウム合金膜２１およびニオブを５〜１５原子％含む膜厚５０〜１００ｎｍのモリブデン合金膜をこの順に成膜し、下層がアルミニウム合金膜で上層がモリブデン合金膜である積層膜を形成した。積層膜を通常のフォトリソ法で形成したフォトレジストをマスクに、りん酸：硝酸：酢酸のエッチング液を用いたウェットエッチング法でゲート配線２、ゲート端子３及び静電保護配線４（図示せず）を形成した（第１フォトリソグラフィー工程）（図２３）。ゲート配線２、ゲート端子３及び静電保護配線４（図示せず）は、下層がアルミニウム合金層３１で上層がモリブデン合金層３２の積層構造をしている。
【０１０２】
本実施例も実施例１同様にカラー薄膜トランジスタ表示装置用の薄膜トランジスタ回路装置を基板上に形成する例であるので、無アルカリガラスを用いた。
【０１０３】
次に、膜厚２００〜６００ｎｍの窒化膜５、膜厚１００〜３００ｎｍのａ−Ｓｉ膜６１、膜厚２０〜７０ｎｍのｎ+型ａ−Ｓｉ膜６２をこの順に成膜した。
【０１０４】
次に、ｎ+型ａ−Ｓｉ膜６２の薄膜トランジスタ形成領域Ｂ上にフォトリソ法を用いてレジストパターン５７を形成した（図２４）。レジストパターン５７をマスクとして、ｎ+型ａ−Ｓｉ膜６２およびａ−Ｓｉ膜６１をドライエッチング法を用いて除去した（第２フォトリソグラフィー工程）。
【０１０５】
次に、レジストパターン５７を除去後、ニオブを５〜１５原子％含む膜厚２００〜５００ｎｍのモリブデン合金膜４０を形成した（図２５）。
【０１０６】
次に、モリブデン合金膜４０の上にフォトリソ法によりレジストパターン８８、８９および９０を形成した。レジストパターン８８はドレイン端子を含むドレイン配線の形成領域Ａ上に形成し、レジストパターン８８および８９は薄膜トランジスタ形成領域Ｂ上にそれぞれ形成した（図２６）。
【０１０７】
次に、レジストパターン８８、８９および９０をマスクとして、例えば、りん酸：硝酸：酢酸のエッチング液を用いたウェットエッチング法でモリブデン合金層４０をエッチング除去してドレイン端子電極７３および薄膜トランジスタ１０のドレイン電極７４およびソース電極７５を形成した（図２７）（第３フォトリソグラフィー工程）。
【０１０８】
次に、レジストパターン８８、８９および９０を除去し、続いて、ドレイン端子電極７３、ドレイン電極７４、ソース電極７５をマスクとしてｎ+型ａ−Ｓｉ膜６２とａ−Ｓｉ膜６１の一部を厚さ方向に除去した（図２８）。次に、膜厚１００〜３００ｎｍの窒化膜からなる保護膜１１を基板表面に形成し、続いて、フォトリソ工程を用いてドレイン端子８、薄膜トランジスタ１０のソース電極７５およびゲート端子３上の絶縁膜をエッチング除去して開口１２、１３、１４を形成した（第４フォトリソグラフィー工程）（図２９）。このとき、ドレイン端子８および薄膜トランジスタ１０のソース電極７５に対応する開口１２および１３は、保護膜１１をエッチング除去して形成され、ゲート端子３に対応する開口１４は、保護膜１１及び絶縁膜５をエッチング除去して形成されている。
【０１０９】
最後に、スパッタ法で、厚さ３０〜１００ｎｍのＩＴＯ膜を成膜し、その後、フォトリソ工程を用いてエッチングマスクとなるフォトレジストパターンを形成し、次に、ドライエッチングを用いてＩＴＯ膜をパターンニングし、ドレイン端子電極１５、画素電極１６、ゲート端子電極１７を形成した（第５フォトリソグラフィー工程）（図３０）。
（実施例６）
アルミニウム合金は、ウェットエッチングする際に完全に除去される必要がある。シリコンを含有するＡｌ−Ｓｉ合金は、ドライエッチングでは完全に除去できるがウェットエッチングでは表面に薄い層として残るので好ましくない。
【０１１０】
ウェットエッチングで完全に除去できる不純物であればネオジム以外の不純物を含んでいても良いことは言うまでもない。
【０１１１】
ウェットエッチングで完全に除去できる点で、純アルミニウムあるいはアルミニウム−ネオジム合金が好ましく用いることができる。
【０１１２】
更に、ウェットエッチングする際に完全に除去できれば、純アルミニウムあるいはアルミニウム系の合金以外に、銀を主体とする銀形の合金あるいは銅を主体とする銅系の合金であっても良いことは言うまでもない。
【０１１３】
また、上述の実施形態においては、縦電界方式の液晶表示装置の薄膜トランジスタの構造について記したが、横電界方式等、液晶制御方式が異なる薄膜トランジスタの構造に用いても、上記実施形態と同様の効果が得られる。
【０１１４】
本発明の薄膜トランジスタ回路装置が形成された第１の基板と例えば共通配線が形成された第２の基板とを対向して配置し、液晶を狭持することで液晶表示装置が形成できる。
【図面の簡単な説明】
【０１１５】
【図１】薄膜トランジスタ回路装置の内部回路と端子近傍の配線を模式的に示す部分平面図である。
【図２】第１の実施例の薄膜トランジスタ回路装置のドレイン端子、薄膜トランジスタ、ゲート端子の各断面を模式的に示す工程断面図である。
【図３】図２に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図４】図３に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図５】図４に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図６】図５に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図７】図６に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図８】図７に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図９】図８に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図１０】ニオブを含むモリブデン合金に含ませるニオブの割合を変化させたときの高温多湿試験による合金抵抗値の経時変化を示したものである。
【図１１】ニオブを含むモリブデン合金をりん酸：硝酸：酢酸でウェットエッチングする際のエッチングレートを示し、ニオブを含むモリブデン合金にニオブを含ませる割合による変化を示している。
【図１２】本発明の第２の実施形態の薄膜トランジスタ回路装置のドレイン端子、薄膜トランジスタ、ゲート端子の各断面を模式的に示す工程断面図である。
【図１３】本発明の第３の実施形態の薄膜トランジスタ回路装置のドレイン端子、薄膜トランジスタ、ゲート端子の各断面を模式的に示す工程断面図である。
【図１４】図１３に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図１５】本発明の第４の実施例のドレイン端子、薄膜トランジスタ、ゲート端子の各断面により薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図１６】図１５に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図１７】図１６に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図１８】図１７に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図１９】図１８に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図２０】図１９に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図２１】図２０に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図２２】本発明の第５の実施形態の薄膜トランジスタ回路装置のドレイン端子、薄膜トランジスタ、ゲート端子の各断面を模式的に示す工程断面図である。
【図２３】図２２に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図２４】図２３に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図２５】図２４に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図２６】図２５に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図２７】図２６に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図２８】図２７に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図２９】図２８に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図３０】図２９に続く製造工程を示す薄膜トランジスタ回路装置を模式的に示す工程断面図である。
【図３１】本発明の、薄膜トランジスタ間を接続する模式図。
【符号の説明】
【０１１６】
１    透明基板
２、２２    ゲート配線
３    ゲート端子
４    静電保護配線
５    窒化膜
７    ドレイン配線
８    ドレイン端子
１０    薄膜トランジスタ
１１    保護膜
１２、１３、１４    開口
１５    ドレイン端子電極
１６    画素電極
１７    ゲート端子電極
１８    ニオブの酸化物からなる層
１９    静電保護素子
３１、１２２    アルミニウム合金層
３２    モリブデン合金層
７０    クロム膜
５７、５８、５９、８８、８９、９０    レジストパターン
６１    アモルファスシリコン（ａ−Ｓｉ）膜
６２    ｎ+型アモルファスシリコン（ｎ+型ａ−Ｓｉと略す）膜
７３    ドレイン端子電極
７４    ドレイン電極
７５    ソース電極
７７  接続配線
１００    薄膜トランジスタ回路装置
１２１，１２３    モリブデン合金膜
１２２    アルミニウム合金膜
【図１】
2005057260.tif 000003
【図２】
2005057260.tif 000004
【図３】
2005057260.tif 000005
【図４】
2005057260.tif 000006
【図５】
2005057260.tif 000007
【図６】
2005057260.tif 000008
【図７】
2005057260.tif 000009
【図８】
2005057260.tif 000010
【図９】
2005057260.tif 000011
【図１０】
2005057260.tif 000012
【図１１】
2005057260.tif 000013
【図１２】
2005057260.tif 000014
【図１３】
2005057260.tif 000015
【図１４】
2005057260.tif 000016
【図１５】
2005057260.tif 000017
【図１６】
2005057260.tif 000018
【図１７】
2005057260.tif 000019
【図１８】
2005057260.tif 000020
【図１９】
2005057260.tif 000021
【図２０】
2005057260.tif 000022
【図２１】
2005057260.tif 000023
【図２２】
2005057260.tif 000024
【図２３】
2005057260.tif 000025
【図２４】
2005057260.tif 000026
【図２５】
2005057260.tif 000027
【図２６】
2005057260.tif 000028
【図２７】
2005057260.tif 000029
【図２８】
2005057260.tif 000030
【図２９】
2005057260.tif 000031
【図３０】
2005057260.tif 000032
【図３１】
2005057260.tif 000033