(57)【要約】      （修正有）【課題】非線形負荷の充電蓄積素子のピーク充電を避け，安定かつ効率的な電力供給を行うことができ，低電圧の点灯回路負荷に適用した場合，調光や過大電圧および電流サージ保護のできる電源制御回路を提供する。【解決手段】第一端子ＢＬＫと第二端子ＷＨＴには交流電圧が印加される。電源制御回路装置１００は、それぞれ負荷１０６に電流を与える第一スイッチング素子１０２、第二スイッチング素子１０４を制御するための第一電源制御回路１０８、第二電源制御回路１１２を備えている。電源制御回路１００は、回路の電圧上昇レベルを定義するスイッチング素子の電流の断続間隔を決定する。スイッチング素子１０２，１０４は入力交流電圧のピーク電圧を中心とする期間，非導通期間となるよう制御される。【選択図】図４
2005267357.tif 000002
【特許請求の範囲】
【請求項１】
第一、第二レールを跨って接続され、負荷に電流を与える第一、第二スイッチング素子と、
第一スイッチング素子に接続される第一電源制御回路であって、第一電源制御回路がＡＣ信号の半周期の間の一部分に位置する場合、非導通状態になるように第一スイッチング素子にバイアスをかけ、負荷に通電し、また部分的な周期中のＡＣ信号の半周期のピーク電圧が、第一、第二レールの間の電圧が所定の臨界電圧より大きい時に発生する第一電源制御回路と、
を備えることを特徴とする電源制御回路装置。
【請求項２】
第一スイッチング素子は、非導通状態の区間において、ＡＣ信号の半周期のピーク電圧を中心にすることを特徴とする請求項１に記載の電源制御回路装置。
【請求項３】
第一電源制御回路は、第一、第二レールを跨って接続され、所定の臨界電圧を設定するポテンショメータを有することを特徴とする請求項１に記載の電源制御回路装置。
【請求項４】
ポテンショメータに接続されるスイッチング制御素子を有することで、ポテンショメータ両端の電圧が所定の臨界電圧より大きい時に、非導通状態になるように第一スイッチング素子にバイアスをかけることを特徴とする請求項３に記載の電源制御回路装置。
【請求項５】
導通状態になるように第一スイッチング素子にバイアスをかけるコンデンサを有することを特徴とする請求項４に記載の電源制御回路装置。
【請求項６】
所定の臨界電圧がＡＣ信号の半周期の所定のピーク以上に高まることで、過大電圧の保護を提供することを特徴とする請求項１に記載の電源制御回路装置。
【請求項７】
所定の臨界電圧はＡＣ信号の半周期の所定のピーク以下であることを特徴とする請求項１に記載の電源制御回路装置。
【請求項８】
第一スイッチング素子に接続されるスイッチング制御素子と、第一レール及び第一スイッチング素子の間に接続される感知抵抗を有し、第一スイッチング素子の電流が所定の臨界電流より大きい時に、スイッチング制御素子は非導通状態になるように第一スイッチング素子にバイアスをかけることを特徴とする請求項１に記載の電源制御回路装置。
【請求項９】
大容量コンデンサを有することで所定の臨界電圧まで充電可能であることを特徴とする請求項１に記載の電源制御回路装置。
【請求項１０】
第一スイッチング素子は、一部分のDarlington pairを形成することを特徴とする請求項１に記載の電源制御回路装置。
【請求項１１】
Darlington pairにおいて、負荷及び第二スイッチング素子は端と端の連結により第一、第二レールを跨って接続されることを特徴とする請求項１０に記載の電源制御回路装置。
【請求項１２】
負荷は、第一、第二スイッチング素子の間に位置することを特徴とする請求項１１に記載の電源制御回路装置。
【請求項１３】
第一スイッチング素子を跨り接続される第一ダイオードと、第二スイッチング素子を跨り接続される第二ダイオードを有することを特徴とする請求項１０に記載の電源制御回路装置。
【請求項１４】
シングルレールにおける参考電圧レベルを有することを特徴とする請求項１に記載の電源制御回路装置。
【請求項１５】
シングルレールは周知のブラックケーブル端子に一致し、それに対応し第二ホワイケーブル端子は接続されないことを特徴とする請求項１４に記載の電源制御回路装置。
【請求項１６】
負荷に接続される高インピーダンス抵抗を有することで、アースの地絡電流が最小化することを特徴とする請求項１４に記載の電源制御回路装置。
【請求項１７】
アース端の参考電圧レベルを有すること特徴とする請求項１に記載の電源制御回路装置。
【請求項１８】
周知のホワイト、ブラック入力端子を有することで、ＡＣ入力信号を受け、ホワイト端子は負荷に接続されることを特徴とする請求項１７に記載の電源制御回路装置。
【請求項１９】
高インピーダンス抵抗を有することで、アースし、アース端及びホワイト端子の間の電位差は高インピーダンス抵抗の電流に一致することを特徴とする請求項１８に記載の電源制御回路装置。
【請求項２０】
第一、第二レールを跨り接続され、負荷に電流を与える第一、第二スイッチング素子と、
第一スイッチング素子の導通状態を制御する第一電源制御回路と、
第二スイッチング素子の導通状態を制御する第二電源制御回路とを備え、
第一電源制御回路は、第一、第二レールの間に接続されかつスイッチング制御素子に接続られる制御装置を有し、制御装置を介し導通状態になるようにスイッチング制御素子にバイアスをかけ、また第一、第二レールの電圧が制御装置により設定する所定の臨界電圧より大きい時に、非導通状態になるように第一スイッチング素子にバイアスをかけることが可能であることを特徴とする電源制御回路装置。
【請求項２１】
第一電源制御回路は、第一スイッチング素子に接続される感知抵抗を有することで、導通状態になるようにスイッチング制御素子にバイアスをかけ、感知抵抗の電流が所定の臨界電流以上に上がることを特徴とする請求項２０に記載の電源制御回路装置。
【請求項２２】
入力ＡＣ信号を受ける第一、第二入力端子と、
直列につながれ、第一、第二レールを跨り接続され、かつ第一入力端子がその間の一定の点に接続される第一、第二ダイオードと、
少なくとも一つのスイッチング素子を有し、感知抵抗を介し第一、第二レールを跨り接続されるスイッチング回路と、
第一、第二、第三端子を有するスイッチング制限素子であって、第一、第二端子は第一、第二レールに接続され、かつ第一端子は第一スイッチング回路に接続され、第三端子は感知抵抗に接続され、感知抵抗は導通状態になるようにスイッチング制限素子にバイアスをかけ、また感知抵抗両端の電圧が所定の臨界電圧より大きい時に、非導通状態になるようにスイッチング回路にバイアスをかけるスイッチング制限素子と、
を備えることを特徴とする電源制御回路装置。
【請求項２３】
感知抵抗を跨り接続されるコンデンサを有することで、スイッチング制限素子の非導通状態を維持することを特徴とする請求項２２に記載の電源制御回路装置。
【請求項２４】
直列に接続され、第一、第二レールを跨り接続される第三、第四ダイオードを有し、負荷は第二端子と一定の点の間に接続され、一定の点は第三、第四ダイオードの間に位置することを特徴とする請求項２２に記載の電源制御回路装置。
【請求項２５】
ＡＣ信号を制限するように臨界電圧を決めることで、ＡＣ信号が臨界電圧より高い時に、非導通状態になるように負荷に通電するスイッチング素子にバイアスをかけるプロセスを含めることを特徴とする回路の電源制御方法。
【請求項２６】
スイッチング素子の非導通状態の時間帯における中心点とＡＣ信号のピークを一致させるプロセスを含めることを特徴とする請求項２５の回路の電源制御方法。
【請求項２７】
コンデンサを臨界電圧レベルまで充電するプロセスを含めることを特徴とする請求項２５に記載の回路の電源制御方法。
【請求項２８】
ＡＣ信号の周期ごとに四つの電流サージが発生するプロセスを含めることを特徴とする請求項２５に記載の回路の電源制御方法。
【請求項２９】
スイッチング素子の電流が所定の臨界電流より大きい時に、非導通状態になるようにスイッチング素子にバイアスをかけるプロセスを含めることを特徴とする請求項２５に記載の回路の電源制御方法。
【請求項３０】
ポテンショメータにより臨界電圧を決めるプロセスを含めることを特徴とする請求項２５に記載の回路の電源制御方法。
【請求項３１】
臨界電圧をＡＣ信号の所定のピーク電圧以上に設定することで、過大電圧の保護を提供するプロセスを含めることを特徴とする請求項２５に記載の回路の電源制御方法。
【請求項３２】
臨界電圧を調整することで、ランプの調光機能を提供するプロセスを含めることを特徴とする請求項２５に記載の回路の電源制御方法。
【請求項３３】
第一、第二スイッチング素子を提供し、第一、第二レールに跨るように接続することで、負荷に電流を与えるプロセスと、
第一制御回路を第一スイッチング素子に接続し、第二制御回路を第二スイッチング素子に接続するプロセスと、
ポテンショメータを第一、第二レールに跨るように接続するプロセスと、
スイッチング制御素子をポテンショメータに接続し、第一、第二レールの間の電圧がポテンショメータにより設定する所定の臨界電圧より大きい時に、ポテンショメータは、スイッチング制御素子にバイアスをかけるとともに、非導通状態になるように第一スイッチング素子にバイアスをかけるプロセスと、
を含むことを特徴とする回路の電源制御方法。
【請求項３４】
感知抵抗を第一スイッチング素子及びスイッチング制御素子の間に接続し、感知抵抗の電流が所定の電流より大きい時に、感知抵抗は、スイッチング制御素子にバイアスをかけるとともに、非導通状態になるように第一スイッチング素子にバイアスをかけ、電流サージの保護を提供するプロセスを含めることを特徴とする請求項３２に記載の回路の電源制御方法。
【請求項３５】
臨界電圧を選択し、ＡＣ信号の所定ピーク電圧以上に上げることで、負荷に電流を与え、過大電圧の保護を提供するプロセスを含めることを特徴とする請求項３２に記載の回路の電源制御方法。
【請求項３６】
第一スイッチング素子の非導通状態の時間帯における中心点とＡＣ信号のピークを一致させることで、負荷に電流を与えるプロセスを含めることを特徴とする請求項３２に記載の回路の電源制御方法。
【請求項３７】
臨界電圧を調整することでランプの調光機能を提供するプロセスを含めることを特徴とする請求項３２に記載の回路の電源制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路に関し、詳しく言えば、負荷に作用する電力を制御する電源制御回路に関するものである。
【背景技術】
【０００２】
周知の技術では、回路のエネルギーを制限できる回路は多様な形態であり、例えば、調光回路がランプに適用される場合、光源の輝度を調整可能なものである。また電源制御、調光または帰還回路などの代表例のアメリカ合衆国特許第5686799、5798617、5955841号が参考として挙げられる。
【０００３】
しかし、周知の電源制御／調光回路は、非線形負荷の場合、通常大量のパフォーマンスを低下させ、また部分の周知の回路は負荷の帰還を有し大量の電磁干渉（ＥＭＣ）が発生するため、回路のパフォーマンスを低下させ、帰還の使用が制限される。
【０００４】
図１に示すように、代表例の調光回路１０は、トライアック（ＴＲＩＡＣ）ＴＲのゲート端子に接続するダイオードＡＣスイッチングＤ（ＤＩＡＣ）と、ポテンショメータＰに接続する抵抗Ｒと、抵抗Ｒ及びトライアックＴＲに接続するブラックケーブル端子ＢＬＫと、負荷ＬＤに接続するホワイトケーブル端子ＷＨを備える。負荷ＬＤはポテンショメータＰ及びトライアックＴＲに接続される。
【０００５】
図２に示すように、ポテンショメータの両端の電圧が所定のレベルＶＴに至る場合、ダイオードＡＣスイッチングＤは始動し、トライアックＴＲは回路を導通状態に転換させることができる。入力信号ＩＳはダイオードＡＣスイッチングＤの始動時間に従い導通区域ＣＲ及び非導通区域ＮＣＲを有する。
【０００６】
これらの回路設計は線形負荷の場合は効果があるかもしれないが、非線形負荷の場合、回路の不安定を招く恐れがある。またコンデンサ及びそのほかエネルギー蓄積装置は一定の電圧レベルに至るまで充電され、入力信号のピークＶｐに対応する。つまり非線形負荷は充電の電圧レベルを決めるものである。かつ電流サージは最適の時に発生するのではないため、回路のパフォーマンスを低下させる。
【０００７】
従って前述の欠点を解決するのが本発明の課題である。
【発明の開示】
【０００８】
本発明の主な目的は、充電蓄積素子のピーク充電を避け、安定かつ効率的な状態で非線形負荷を充電することができる電源制御回路を提供することにある。本発明が点灯回路に応用される場合、低電圧レベルを提供する需要に適応することができ、負荷に通電することによって、調光または過大電圧及び電流サージの保護を提供することができる。
【０００９】
一方、本発明による電源制御回路装置は、第一、第二スイッチング素子と、第一電源制御回路を備える。第一、第二スイッチング素子は第一、第二レールを跨って接続することで負荷に電流を与え、第一電源制御回路は第一スイッチング素子に接続し、また第一電源制御回路は、ＡＣ信号の半周期の間の一部分に位置する場合、非導通状態になるように第一スイッチング素子にバイアスをかけ、負荷に通電し、また部分的な周期中のＡＣ信号の半周期のピーク電圧が、第一、第二レールの間の電圧が所定の臨界電圧より大きい時に発生する。実施例では、第一スイッチング素子は非導通状態の区間における中心点がＡＣ信号のピークに一致する。この構造により、エネルギー蓄積素子は、周知の回路のピーク電圧ではなく所定の臨界電圧に一致するレベルまで充電される。それは所定の電圧がピーク電圧に相当するからである。
【００１０】
また本発明による電源制御回路装置は、第一スイッチング素子に接続し、電流サージの保護を提供する電流感知回路を備える。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の構造及び特徴を実施例及び図面に基づいて説明する。
図３に示すように、本発明の実施例による電源制御回路装置１００では、第一、第二スイッチング素子１０２、１０４はハーフブリッジで接続され、負荷１０６に電流を与え、第一電源制御回路１０８は第一レール１１０と第一スイッチング素子１０２の間に接続され、第二電源制御回路１１２は第二スイッチング素子１０４と第二レール１１４の間に接続され、互いに接続する第一、第二インダクタＬ１−１、Ｌ１−２及びコンデンサＣ１は第一、第二端子ＢＬＫ、ＷＨＴの入力信号に対し、ＥＭＣのろ過を提供することができる。実施例では、第一入力端子ＢＬＫは周知のブラックケーブルと一致し、第二入力端子ＷＨＴは周知のホワイトケーブルと一致し、標準の１２０ＶのＡＣ信号を提供することができる。
【００１２】
一般に、電源制御回路１０８、１１２は、スイッチング素子１０２、１０４の導通及び非導通区間を決めるものである。それにより、非線形負荷の場合にでも、エネルギー蓄積装置（例えば大容量のコンデンサ）は所定のレベルまで充電される。つまりコンデンサは電圧のピーク時点に充電されること（即ちピーク充電）から解放される。また周知の回路と比較して、本発明はサージ電流をかなり減少させるものである。
【００１３】
図４に示すのは、図３の実際に実施される回路の構造で、そのうちの類似の符号で類似の参考の素子を表示するものである。図に示すように、第一、第二電源制御回路１０８、１１２は、負荷１０６のＡＣ信号が負半周期の場合、起動される。それにより、電源制御回路はその動作によりほかの電源制御回路の動作を解釈可能であると考えられる。また第一、第二電源制御回路とも図面に示されていて、そのうちの一つの電源制御回路はスイッチング素子を制御するものである。
【００１４】
第一、第二スイッチング素子１０２、１０４は、ＭＯＳＦＥＴ装置からなり、それぞれゲート端子Ｑ１１Ｇ、Ｑ０１Ｇと、ソース端子Ｑ１１Ｓ、Ｑ０１Ｓ及びドレイン端子Ｑ１１Ｄ、Ｑ０１Ｄを備える。第一スイッチング素子１０２は、ソース端子Ｑ１１Ｓが第一レール１１０に接続され、ドレイン端子Ｑ１１Ｄが第一負荷端子１０６ｂとの接続により負荷１０６に接続され、ゲート端子Ｑ１１Ｇが第一電源制御回路１０８に接続される。第二スイッチング素子１０４は、ドレイン端子Ｑ０１Ｄが第二負荷端子１０６ａに接続され、ソース端子Ｑ０１Ｓが第二レール１１４に接続され、ゲート端子Ｑ０１Ｇが第二電源制御回路１１２に接続される。
【００１５】
これらのスイッチング装置はＢＪＴトランジスター及びＦＥＴトランジスターからなるものである。この技術を熟知する方なら、多種の同等の効果を有するスイッチング装置にかわって、個別のアプリケーションの需要に応じることができる。また本発明は例としてハーフブリッジ構造を挙げるが、ほかの構造、例えばフルブリッジ構造は本発明に適用することが可能である。
【００１６】
図４の右下の部分に示すように、第二電源制御回路１１２は、バイポーラトランジスターからなる第一スイッチング制御素子Ｑ０２と、ベース端子Ｂと、コネクタ端子Ｃと、エミッタ端子Ｅを備える。コネクタ端子Ｃは第二スイッチング素子１０４のゲート端子Ｑ０１Ｇに接続され、エミッタ端子Ｅは第二レール１１４に接続される。第一ポテンショメータＰ０１は、第二レール１１４に接続する第一端子とベース端子Ｂに接続する第二端子を有し、抵抗ＰＲ１及びダイオードＤＲ１を介し第一レール１１０に接続される。
【００１７】
第一コンデンサＣ０１と、第一抵抗Ｒ０１と、第一ダイオードＤ０１は直列につながれ、第一、第二レール１１０、１１４を跨って接続される。第二、第三抵抗Ｒ０２、Ｒ０３は直列につながれ、ゲート端子Ｑ０１Ｇ及び一定の点の間に接続され、そのうちの一定の点が第一コンデンサＣ０１及び第一抵抗Ｒ０１の間に位置する。コンデンサＣＤは第二レール１１４及び一定の点の間に接続され、そのうちの一定の点が第二、第三抵抗Ｒ０２、Ｒ０３の間に位置する。
【００１８】
操作の際に、本回路を操作し負荷１０６に電流を与えることと同じように、第二スイッチング素子１０４はゲート端子Ｇ０１Ｇ上の一定のレベルに作用し導通状態になるようにバイアスがかけられ、そのうちの一定のレベルがあらかじめ第一コンデンサＣ０１に蓄積され、また第一ダイオードＤ０１及び第一抵抗Ｒ０１を介し充電される。第一コンデンサＣ０１のエネルギーは第二スイッチング素子１０４の導通状態を維持する。第一電源制御回路１０８は導通状態になるように第一スイッチング素子１０２にバイアスをかけることで負荷１０６にＡＣ信号を提供する。スイッチング素子１０２、１０４はそれぞれ半周期に偏るように制御され、その二つのスイッチング素子の逆導通性が周知の第一、第二フリーホィーリングダイオードＦＷ１、ＦＷ２を介し達成される。フリーホィーリングダイオードはそれぞれトランジスターを跨って接続される。
【００１９】
第一ポテンショメータＰ０１の電圧が所定の臨界電圧より大きい場合、一定のレベルは第一スイッチング制御Ｑ０２のベース端子Ｂに施され、第一スイッチング制御素子を導通状態に転換させる。第一スイッチング制御素子Ｑ０２が導通状態に転換した場合、第二スイッチング素子１０４のゲート端子Ｑ０１Ｇは第二レール１１４に接続されることで、第二スイッチング素子をオフにする。そして第一ポテンショメータＰ０１は第一、第二レール１１０、１１４と抵抗ＲＲ１及びダイオードＤＲ１の間の電圧を読み取り、調整され、二つのレール１１０，１１４の間の所定の臨界電圧Ｖｔｈを決めるとともに、第一スイッチング制御素子Ｑ０２を効率的に起動し（導通状態）、第二スイッチング素子１０４をオフにする（非導通状態）ことが可能である。
【００２０】
実施例では、第一、第二電源制御回路１０８、１１２は、相対的な操作方法でそれぞれポテンショメータに対応されることで、第一、第二スイッチング素子１０２、１０４はＡＣ負荷波形において、だいたい同じ時点でオフになる。
【００２１】
図４Ａは、図４の回路を表示し、それに素子の特定数値を加えるものであるが、この数値は本発明を特定数値に制限するものではなく、例として挙げられただけである。この技術を熟知する方なら、特定の需要に応じこの数値を任意に変更することが可能である。
【００２２】
図５Ａ及び図４に示すように、ＰＮＣ１、ＰＮＣ２は第一、第二スイッチング素子１０２、１０４がオフになる（非導通）時点であり、ＰＣ１、ＰＣ２は第一、第二スイッチング素子が起動される（導通）時点であり、半周期ごとにスイッチング素子１０２、１０４の非導通状態を表示する非導通区域ＮＣＲ１、ＮＣＲ２を有する。図により、ポテンショメータＰ０１の電圧が臨界電圧Ｖｔｈに達し、ピーク充電電圧Ｖｃに一致する場合、半周期において起動（導通）されたスイッチング素子１０２、１０４はＰＮＣ１から対応点ＰＣ１の間にオフになり、第一、第二レールの間の信号が臨界電圧Ｖｔｈ以下に下がった場合、スイッチング素子１０２または１０４は導通状態に復帰する。ポテンショメータＰ０１の臨界電圧Ｖｔｈは二つレール１１０、１１４の間の電圧Ｖｃに一致し、ＡＣ負荷信号のピーク電圧Ｖｐ以下に下がることが可能である。
【００２３】
図５Ｂは、電流サージＣＳ１−４が図５Ａの各変化点ＰＮＣ１、ＰＮＣ２、ＰＣ１、ＰＣ２に対応するのを示すものである。図に示すように、周知の回路は二つの電流サージを有するのに対し、本発明の回路は周期ごとに四つの電流サージＣＳ１−４を有し、電流サージの周波数は入力信号の二倍である。例えば、電流サージの周波数が６０Ｈｚではなく、約１２０Ｈｚである場合、光の明滅及び騒音を減少させることが可能である。また四つの電流サージＣＳ１−４の大きさは周知の回路のＡＣ信号のピークよりもかなり小さいため、回路の各素子の負担を大幅に低減させることが可能である。
【００２４】
またエネルギー蓄積素子、例えば大容量コンデンサは、ＡＣ信号の変化点ＰＣ１、ＰＮＣ１、ＰＣ２、ＰＮＣ２の電圧レベルまで充電される。従ってコンデンサが電圧レベルＶｃまで充電されるのは、電源制御回路１１２のポテンショメータＰ０１の調整により決められる。また第二電源制御回路１１２の各素子及び作動方法は第一電源制御回路１０８及び第一スイッチング素子１０２に適用してもよい。また非導通区域ＮＣＲ１、ＮＣＲ２は、特定アプリケーションの需要、例えば調光に応じ、その大きさを調整可能である。例えば、光源の輝度と蓄積素子充電の電圧レベルＶｃ（図５Ａをご参照）を一致させ、電源回路のＤＣ電圧を直接に制御することが可能である。
【００２５】
図５Ｃに示す実施例では、ポテンショメータＰ０１の臨界電圧Ｖｔｈは、充電電圧Ｖｃを一定のレベルに制限し、その一定のレベルはほぼＡＣ信号の所定のピーク電圧Ｖｐに位置する。サージが発生した場合、ＡＣ信号電圧はＶｃに制限され、かつ第一、第二レール１１０、１１４の間の電圧が所定のピーク電圧Ｖｐより高い時間帯に、非導通区域が形成される。従って、電圧レベルを制限することにより、過大電圧の保護を提供することが可能である。
【００２６】
図６は、電源制御回路装置１００'が電流サージ保護という効果を有するのを示し、そして、図４に示す回路に部分的な機能を加え、同じ素子の場合、同じ符号で表示するものである。実施例では、第一電源制御回路１１２'は、第二スイッチング素子のソース端子Ｑ０１Ｓ及び第二レール１１４の間に接続する感知抵抗ＲＦ０１を有する。ダイオードＤＦ０１はソース端子Ｑ０１Ｓ及び第一スイッチング制御素子Ｑ０２のベース端子Ｂに接続される。コンデンサＣＦ０１はベース端子Ｂ及び第二レール１１４に接続されることで、感知抵抗ＲＦ０１と、コンデンサＣＦ０１及びダイオードＤＦ０１と、第一スイッチング制御素子Ｑ０２との間には、電流制限機構が形成される。
【００２７】
第二スイッチング素子１０４に通電し、発生した電圧が所定の電圧より高く、かつベース端子Ｂを介し、導通状態になるように第一スイッチング制御素子Ｑ０２にバイアスをかけられる場合、第二スイッチング素子１０４はオフになる。従って、第二スイッチング素子１０４を通過する電流は所定のレベルに制限される。それにより、コンデンサＣＦ０１のインピーダンスは所定の時間間隔において第一スイッチング制御素子Ｑ０２を導通状態に維持でき、所要のＡＣ信号の周期に一致すると考えられる。
【００２８】
図７に示すのは本発明のもう一つの実施例による電源制御回路２００である。回路２００は、負荷２０６の両側に位置する第一制御回路２０２及び第二制御回路２０４を備える。負荷２０６は非線形負荷でも構わない。四つの抵抗ＲＣ１−４とポテンショメータＰ１は直列につながれ、第一、第二レール２０８、２１０を跨って接続される。
【００２９】
第一制御回路２０２は、ＢＪＴトランジスターからなり、Darlington構造に接続される第一、第二スイッチング素子Ｑ１１、Ｑ２１を有することで、負荷２０６に電流を与える。第三スイッチング素子Ｑ３もＢＪＴトランジスターからなり、第一レール２０８に接続するエミッタ端子Ｅと、第一、第二抵抗ＲＣ１、ＲＣ２の間の一定の点に接続するベース端子と、Darlington pairの第二スイッチング素子Ｑ２１のベース端子に接続するコネクタ端子を有する。ダイオードＤ１１は第一レール２０８及び負荷２０６の間に接続され、ブラック端子ＢＬＫ、ホワイト端子ＷＨＴのＡＣ信号が負半周期に位置する場合、回路を駆動するものである。
【００３０】
操作の際に、第一、第二レール２０８、２１０の間の電圧が所定の臨界電圧より大きい場合、第三スイッチング素子Ｑ３１は導通状態になるようにバイアスがかけられる。第三スイッチング素子Ｑ３１が導通されると同時に、Darlington pairの第二、第一スイッチング素子Ｑ２１、Ｑ１１がオフになる。負荷に作用するＡＣ信号は図５Ａに類似し、そのうちの電圧が所定のレベルＶｃに制限られる。回路の制限電圧はポテンショメータＰ１からの抵抗により決められる。それにより、制限電圧は所定のピーク電圧Ｖｐより低い状態で制御され、調光のアプリケーションに適用するか、所定のピーク電圧Ｖｐより大きい場合、過大電圧の保護を提供することが可能であると考えられる。
【００３１】
図８に示すように、本発明による回路は、図７に示すものと比較してサージ電流保護という効果を有する。第一制御回路２０２は第一レール２０８と第一抵抗ＲＣ１の間に接続する感知抵抗ＲＦを有し、負荷の電流がポテンショメータＰ１により設定する所定の量より大きい場合、導通状態になるように感知抵抗ＲＦの電圧が第三スイッチング制御素子Ｑ３１にバイアスをかけ、Darlington pairのＱ２１、Ｑ１１をオフにする。
【００３２】
図９に示すように、本発明によるもう一つの電源制御回路３００は、一つのレールを参考にするものである。図により、回路は構造及び操作がほぼ図７に示すものと同じ、回路３００が第一入力端子ＢＬＫ及び第二入力端子ＷＨＴを有し、負荷に接続されると考えられる。
【００３３】
回路３００はポテンションメータＰ１と、計数抵抗ＲＳＣと、（第二入力端子ＷＨＴを有する）負荷端子を有し、直列につなぐ。ポテンションメータＰ１は、負荷電圧をポテンショメータにより設定する所定の量以上に増加する場合、電圧を提供し、スイッチング制御素子Ｑ３１、Ｑ３２が導通状態になるようにバイアスがかけられる。スイッチング制御素子Ｑ３１、Ｑ３２が導通された場合、Darlington pairのＱ１２、Ｑ２２及びＱ２１、Ｑ１１はオフになり、非導通状態の所定の区域を提供する。
【００３４】
図１０に示すように、本発明のもう一つの実施例では、計数抵抗ＲＳＣは値が約１Ｍルで、電流を安全標準のレベル内、例えばＵＬ（Underwriters Laboratories）に維持するものである。また本発明の回路素子の数値は図の中に示されている。それにより、本実施例または本発明のほかの実施例では、これらの素子の数値は説明するために例として挙げられ、この技術を熟知する方なら、簡単に変えることが可能であると考えられる。また本発明の構造は非常に役に立つものであって、例えば本実施例の一端（即ちホワイトケーブルＷＨＴ）が動かしにくい。
【００３５】
図１０に示すように、電源制御回路４００は、ほぼ図９と同じ、回路がアースを参考にするものである。それにより、ホワイトケーブル端子ＷＨＴ及び接地ＧＮＤの間の電圧は相対的に小さいのは、電圧と計数抵抗ＲＳＣを通過する電流に関係があると考えられる。例えば、１２０Ｖ／１ＭΩ＝１２０ｕＡの数値がＵＬの安全基準に達する。
【００３６】
図１１に示すように、実施例による４００'はほほ図１０に示すものと同じ、さらに電流制限という効果を有し、第一、第二感知抵抗ＲＦ１、ＲＦ２を備える。負荷を通過する電流がポテンショメータＰ１により設定する所定の臨界電圧より大きい場合、二つの感知抵抗ＲＦ１、ＲＦ２の電圧は導通状態になるように第一、第二スイッチング制御素子Ｑ３１、Ｑ３２にバイアスがかけることで、回路をオフにする。
【００３７】
図１２に示すように、本発明のもう一つの実施例による電源制御回路５００では、第一、第二入力端子ＢＬＫ、ＷＨＴの入力波形はフルブリッジ整流器Ｄ１、Ｄ２、Ｄ３、Ｄ４により整流される。回路５００は、第一、第二スイッチング素子Ｑ１、Ｑ２（本実施例では、ＢＪＴトランジスターから形成されるDarlington構造）を有することで、負荷ＬＤに電流を与える。二つのスイッチング素子Ｑ１、Ｑ２のコネクタ端子Ｃ１、Ｃ２は第一レールＲＬ１に接続され、通常にスイッチング素子を飽和状態に維持するものである。第一スイッチング素子Ｑ１のエミッタ端子Ｅは感知抵抗ＲＦを介し第二レールＲＬ２に接続される。トライアックＴＲは第一、第二レールＲＬ１、ＲＬ２を跨って接続し、かつそのゲート端子ＧがダイオードＤＰＭ１に接続される。感知コンデンサＣＦはトライアックＴＲのゲート端子Ｇ及び第二レールＲＬ２の間に接続される。抵抗ＲＣは感知コンデンサＣＦと並列に接続される。
【００３８】
感知抵抗ＲＦの電圧が所定のレベル以上に増大する場合、トライアックＴＲのゲート端子Ｇの電位は、導通状態になるようにトライアックＴＲにバイアスをかけることで、第一、第二スイッチング素子Ｑ１、Ｑ２を次の零交叉（zero crossing）までオフにする。感知コンデンサＣＦ内に蓄積されるエネルギーはトライアックＴＲの導通状態を維持し、負荷周期の制御を提供することが可能である。つまり、回路は所定のＡＣ周期においてオフの状態を維持することが可能である。また本発明は自己復帰の電子ヒューズとして使用してもいい。
【００３９】
本発明の電源制御回路は、可変性及び適用性が多様であるため、回路保護か、電圧基準または電圧ヒューズなどに制限されるものではない。
【図面の簡単な説明】
【００４０】
【図１】周知の壁式調光回路の構造を示す図である。
【図２】図１の回路の電圧波形を示す図である。
【図３】本発明による電源制御回路の構造を示す図である。
【図４】図３の回路の実施例を示す図である。
【図４Ａ】図４の回路とほぼ同じ、素子の数値を加えるものでる。
【図５Ａ】図４の回路に発生する電圧波形を示す図である。
【図５Ｂ】図４の回路に発生する電流波形を示す図である。
【図５Ｃ】本発明の過大電圧保護の状態を示す波形である。
【図６】実施例が図４の回路とほぼ同じ、電流制限という効果を有することを示す図である。
【図７】本発明による電源制御回路の実施例である。
【図８】実施例が図７の回路とほぼ同じ、電流制限という効果を有することを示す図である。
【図９】本発明による電源制御回路のもう一つの実施例である。
【図１０】本発明による電源制御回路のもう一つの実施例である。
【図１１】本発明による電源制御回路のもう一つの実施例である。
【図１２】本発明による電源制御回路のもう一つの実施例である。
【図１】
2005267357.tif 000003
【図２】
2005267357.tif 000004
【図３】
2005267357.tif 000005
【図４】
2005267357.tif 000006
【図４Ａ】
2005267357.tif 000007
【図５Ａ】
2005267357.tif 000008
【図５Ｂ】
2005267357.tif 000009
【図５Ｃ】
2005267357.tif 000010
【図６】
2005267357.tif 000011
【図７】
2005267357.tif 000012
【図８】
2005267357.tif 000013
【図９】
2005267357.tif 000014
【図１０】
2005267357.tif 000015
【図１１】
2005267357.tif 000016
【図１２】
2005267357.tif 000017
【手続補正書】
【提出日】平成16年4月26日(2004.4.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第一、第二レールを跨って接続され、負荷に電流を与える第一、第二スイッチング素子と、
第一スイッチング素子に接続される第一電源制御回路であって、第一電源制御回路がＡＣ信号の半周期の間の一部分に位置する場合、非導通状態になるように第一スイッチング素子にバイアスをかけ、負荷に通電し、また部分的な周期中のＡＣ信号の半周期のピーク電圧が、第一、第二レールの間の電圧が所定の臨界電圧より大きい時に発生する第一電源制御回路と、
を備えることを特徴とする電源制御回路装置。
【請求項２】
第一スイッチング素子は、非導通状態の区間において、ＡＣ信号の半周期のピーク電圧を中心にすることを特徴とする請求項１に記載の電源制御回路装置。
【請求項３】
第一電源制御回路は、第一、第二レールを跨って接続され、所定の臨界電圧を設定するポテンショメータを有することを特徴とする請求項１に記載の電源制御回路装置。
【請求項４】
ポテンショメータに接続されるスイッチング制御素子を有することで、ポテンショメータ両端の電圧が所定の臨界電圧より大きい時に、非導通状態になるように第一スイッチング素子にバイアスをかけることを特徴とする請求項３に記載の電源制御回路装置。
【請求項５】
導通状態になるように第一スイッチング素子にバイアスをかけるコンデンサを有することを特徴とする請求項４に記載の電源制御回路装置。
【請求項６】
所定の臨界電圧がＡＣ信号の半周期の所定のピーク以上に高まることで、過大電圧の保護を提供することを特徴とする請求項１に記載の電源制御回路装置。
【請求項７】
所定の臨界電圧はＡＣ信号の半周期の所定のピーク以下であることを特徴とする請求項１に記載の電源制御回路装置。
【請求項８】
第一スイッチング素子に接続されるスイッチング制御素子と、第一レール及び第一スイッチング素子の間に接続される感知抵抗を有し、第一スイッチング素子の電流が所定の臨界電流より大きい時に、スイッチング制御素子は非導通状態になるように第一スイッチング素子にバイアスをかけることを特徴とする請求項１に記載の電源制御回路装置。
【請求項９】
大容量コンデンサを有することで所定の臨界電圧まで充電可能であることを特徴とする請求項１に記載の電源制御回路装置。
【請求項１０】
第一スイッチング素子は、一部分のDarlington pairを形成することを特徴とする請求項１に記載の電源制御回路装置。
【請求項１１】
Darlington pairにおいて、負荷及び第二スイッチング素子は端と端の連結により第一、第二レールを跨って接続されることを特徴とする請求項１０に記載の電源制御回路装置。
【請求項１２】
負荷は、第一、第二スイッチング素子の間に位置することを特徴とする請求項１１に記載の電源制御回路装置。
【請求項１３】
第一スイッチング素子を跨り接続される第一ダイオードと、第二スイッチング素子を跨り接続される第二ダイオードを有することを特徴とする請求項１０に記載の電源制御回路装置。
【請求項１４】
シングルレールにおける参考電圧レベルを有することを特徴とする請求項１に記載の電源制御回路装置。
【請求項１５】
シングルレールは周知のブラックケーブル端子に一致し、それに対応し第二ホワイケーブル端子は接続されないことを特徴とする請求項１４に記載の電源制御回路装置。
【請求項１６】
負荷に接続される高インピーダンス抵抗を有することで、アースの地絡電流が最小化することを特徴とする請求項１４に記載の電源制御回路装置。
【請求項１７】
アース端の参考電圧レベルを有すること特徴とする請求項１に記載の電源制御回路装置。
【請求項１８】
周知のホワイト、ブラック入力端子を有することで、ＡＣ入力信号を受け、ホワイト端子は負荷に接続されることを特徴とする請求項１７に記載の電源制御回路装置。
【請求項１９】
高インピーダンス抵抗を有することで、アースし、アース端及びホワイト端子の間の電位差は高インピーダンス抵抗の電流に一致することを特徴とする請求項１８に記載の電源制御回路装置。
【請求項２０】
第一、第二レールを跨り接続され、負荷に電流を与える第一、第二スイッチング素子と、
第一スイッチング素子の導通状態を制御する第一電源制御回路と、
第二スイッチング素子の導通状態を制御する第二電源制御回路とを備え、
第一電源制御回路は、第一、第二レールの間に接続されかつスイッチング制御素子に接続られる制御装置を有し、制御装置を介し導通状態になるようにスイッチング制御素子にバイアスをかけ、また第一、第二レールの電圧が制御装置により設定する所定の臨界電圧より大きい時に、非導通状態になるように第一スイッチング素子にバイアスをかけることが可能であることを特徴とする電源制御回路装置。
【請求項２１】
第一電源制御回路は、第一スイッチング素子に接続される感知抵抗を有することで、導通状態になるようにスイッチング制御素子にバイアスをかけ、感知抵抗の電流が所定の臨界電流以上に上がることを特徴とする請求項２０に記載の電源制御回路装置。
【請求項２２】
入力ＡＣ信号を受ける第一、第二入力端子と、
直列につながれ、第一、第二レールを跨り接続され、かつ第一入力端子がその間の一定の点に接続される第一、第二ダイオードと、
少なくとも一つのスイッチング素子を有し、感知抵抗を介し第一、第二レールを跨り接続されるスイッチング回路と、
第一、第二、第三端子を有するスイッチング制限素子であって、第一、第二端子は第一、第二レールに接続され、かつ第一端子は第一スイッチング回路に接続され、第三端子は感知抵抗に接続され、感知抵抗は導通状態になるようにスイッチング制限素子にバイアスをかけ、また感知抵抗両端の電圧が所定の臨界電圧より大きい時に、非導通状態になるようにスイッチング回路にバイアスをかけるスイッチング制限素子と、
を備えることを特徴とする電源制御回路装置。
【請求項２３】
感知抵抗を跨り接続されるコンデンサを有することで、スイッチング制限素子の非導通状態を維持することを特徴とする請求項２２に記載の電源制御回路装置。
【請求項２４】
直列に接続され、第一、第二レールを跨り接続される第三、第四ダイオードを有し、負荷は第二端子と一定の点の間に接続され、一定の点は第三、第四ダイオードの間に位置することを特徴とする請求項２２に記載の電源制御回路装置。
【請求項２５】
ＡＣ信号を制限するように臨界電圧を決めることで、ＡＣ信号が臨界電圧より高い時に、非導通状態になるように負荷に通電するスイッチング素子にバイアスをかけるプロセスを含めることを特徴とする回路の電源制御方法。
【請求項２６】
スイッチング素子の非導通状態の時間帯における中心点とＡＣ信号のピークを一致させるプロセスを含めることを特徴とする請求項２５の回路の電源制御方法。
【請求項２７】
コンデンサを臨界電圧レベルまで充電するプロセスを含めることを特徴とする請求項２５に記載の回路の電源制御方法。
【請求項２８】
ＡＣ信号の周期ごとに四つの電流サージが発生するプロセスを含めることを特徴とする請求項２５に記載の回路の電源制御方法。
【請求項２９】
スイッチング素子の電流が所定の臨界電流より大きい時に、非導通状態になるようにスイッチング素子にバイアスをかけるプロセスを含めることを特徴とする請求項２５に記載の回路の電源制御方法。
【請求項３０】
ポテンショメータにより臨界電圧を決めるプロセスを含めることを特徴とする請求項２５に記載の回路の電源制御方法。
【請求項３１】
臨界電圧をＡＣ信号の所定のピーク電圧以上に設定することで、過大電圧の保護を提供するプロセスを含めることを特徴とする請求項２５に記載の回路の電源制御方法。
【請求項３２】
臨界電圧を調整することで、ランプの調光機能を提供するプロセスを含めることを特徴とする請求項２５に記載の回路の電源制御方法。
【請求項３３】
第一、第二スイッチング素子を提供し、第一、第二レールに跨るように接続することで、負荷に電流を与えるプロセスと、
第一制御回路を第一スイッチング素子に接続し、第二制御回路を第二スイッチング素子に接続するプロセスと、
ポテンショメータを第一、第二レールに跨るように接続するプロセスと、
スイッチング制御素子をポテンショメータに接続し、第一、第二レールの間の電圧がポテンショメータにより設定する所定の臨界電圧より大きい時に、ポテンショメータは、スイッチング制御素子にバイアスをかけるとともに、非導通状態になるように第一スイッチング素子にバイアスをかけるプロセスと、
を含むことを特徴とする回路の電源制御方法。
【請求項３４】
感知抵抗を第一スイッチング素子及びスイッチング制御素子の間に接続し、感知抵抗の電流が所定の電流より大きい時に、感知抵抗は、スイッチング制御素子にバイアスをかけるとともに、非導通状態になるように第一スイッチング素子にバイアスをかけ、電流サージの保護を提供するプロセスを含めることを特徴とする請求項３３に記載の回路の電源制御方法。
【請求項３５】
臨界電圧を選択し、ＡＣ信号の所定ピーク電圧以上に上げることで、負荷に電流を与え、過大電圧の保護を提供するプロセスを含めることを特徴とする請求項３３に記載の回路の電源制御方法。
【請求項３６】
第一スイッチング素子の非導通状態の時間帯における中心点とＡＣ信号のピークを一致させることで、負荷に電流を与えるプロセスを含めることを特徴とする請求項３３に記載の回路の電源制御方法。
【請求項３７】
臨界電圧を調整することでランプの調光機能を提供するプロセスを含めることを特徴とする請求項３３に記載の回路の電源制御方法。
【外国語明細書】
2005267357.tif 000018
2005267357.tif 000019
2005267357.tif 000020
2005267357.tif 000021
2005267357.tif 000022
2005267357.tif 000023
2005267357.tif 000024
2005267357.tif 000025
2005267357.tif 000026
2005267357.tif 000027
2005267357.tif 000028
2005267357.tif 000029
2005267357.tif 000030
2005267357.tif 000031
2005267357.tif 000032
2005267357.tif 000033
2005267357.tif 000034
2005267357.tif 000035
2005267357.tif 000036
2005267357.tif 000037
2005267357.tif 000038
2005267357.tif 000039
2005267357.tif 000040
2005267357.tif 000041
2005267357.tif 000042
2005267357.tif 000043
2005267357.tif 000044
2005267357.tif 000045
2005267357.tif 000046
2005267357.tif 000047
2005267357.tif 000048
2005267357.tif 000049
2005267357.tif 000050