(57)【要約】【課題】クランプ回路の動作停止時に流れる暗電流を低減して低消費電力化を図る。【解決手段】定電圧ＶｆにトランジスタＴ１のベース・エミッタ間電圧ＶBEを加えた電圧Ｖｋ以上に端子Ａの電圧が上昇すると、各トランジスタＴ１，Ｔ２がオンし、端子Ａから各トランジスタＴ１，Ｔ２を介して接地側（端子Ｂ）へコレクタ電流Ｉ２を引き抜き、端子Ａの電圧を一定電圧Ｖｋにクランプする。トランジスタＴ１のオフ時には、トランジスタＴ２にもコレクタ電流Ｉ２が流れないため、カレントミラー回路ＣＭは動作せず、トランジスタＴ３にはコレクタ電流Ｉ３が流れない。トランジスタＴ１をオンさせるにはベース電流Ｉｂを流す必要があり、ベース電流Ｉｂを流すには抵抗Ｒ１に電流Ｉ１を流せばよい。そして、トランジスタＴ１がオンしてコレクタ電流Ｉ２が流れると、カレントミラー回路ＣＭが動作して各トランジスタＴ２，Ｔ３の各コレクタ電流Ｉ２，Ｉ３が等しくなる。【選択図】  図１
2005323176.tif 000002
【特許請求の範囲】
【請求項１】
第１端子と第２端子との間の電圧を一定電圧にクランプするクランプ回路であって、
第１端子にエミッタが接続され、第１端子から第２端子へコレクタ電流を流すＰＮＰトランジスタと、
そのトランジスタのベースと第２端子との間に接続された抵抗と、
前記トランジスタのベースおよび前記抵抗に一定電圧を供給する定電圧源と、
前記トランジスタのコレクタ電流に対応した電流を、前記トランジスタのベースから第２端子へ流すカレントミラー回路と
を備えたことを特徴とするクランプ回路。
【請求項２】
第１端子と第２端子との間の電圧を一定電圧にクランプするクランプ回路であって、
第１端子にエミッタが接続され、第１端子から第２端子へコレクタ電流を流す第１ＰＮＰトランジスタと、
その第１ＰＮＰトランジスタとダーリントン接続された第２ＰＮＰトランジスタと、
前記第２ＰＮＰトランジスタのベースと第２端子との間に接続された抵抗と、
前記第２ＰＮＰトランジスタのベースおよび前記抵抗に一定電圧を供給する定電圧源と、
前記第１ＰＮＰトランジスタのコレクタ電流に対応した電流を、前記第２ＰＮＰトランジスタのベースから第２端子へ流すカレントミラー回路と
を備えたことを特徴とするクランプ回路。
【請求項３】
第１端子と第２端子との間の電圧を一定電圧にクランプするクランプ回路であって、
第１端子にコレクタが接続され、第１端子から第２端子へコレクタ電流を流すＮＰＮトランジスタと、
第１端子にエミッタが接続され、前記ＮＰＮトランジスタを駆動するＰＮＰトランジスタと、
そのＰＮＰトランジスタのベースと第２端子との間に接続された抵抗と、
前記ＰＮＰトランジスタのベースおよび前記抵抗に一定電圧を供給する定電圧源と、
前記ＮＰＮトランジスタのコレクタ電流に対応した電流を、前記ＰＮＰトランジスタのベースから第２端子へ流すカレントミラー回路と
を備えたことを特徴とするクランプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はクランプ回路に係り、詳しくは、２つの端子間にエミッタ・コレクタ間が接続されたトランジスタにより当該端子間の電圧を一定電圧にクランプするクランプ回路に関するものである。
【背景技術】
【０００２】
従来より、エミッタが内部回路の入力端子に接続されると共にコレクタが接地されたＰＮＰトランジスタと、そのトランジスタのベースに一定電圧を印加するための抵抗分圧回路とを備え、入力電流が流れ込む入力端子を一定電圧（クランプ電圧）にクランプする入力クランプ回路が提案されている（例えば、特許文献１参照）。
【０００３】
また、特許文献１の技術におけるＰＮＰトランジスタをダーリントン接続された２個のＰＮＰトランジスタに置き代えたクランプ回路も提案されている（例えば、特許文献２の図３参照）。
【０００４】
また、特許文献１の技術におけるＰＮＰトランジスタによって駆動されるＮＰＮトランジスタを追加したクランプ回路も提案されている（例えば、特許文献２の図１および図４参照）。
【特許文献１】特開２０００−２０９０８５号公報（第２〜３頁  図１）
【特許文献２】特開平５−３３５４９１号公報（第２〜３頁  図１〜図４）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１には内部回路の入力端子（入力側）を一定電圧にクランプすることしか記載されていないが、特許文献１の技術は内部回路の出力端子（出力側）を一定電圧にクランプすることにも使用可能である。
【０００６】
図１０は、特許文献１のクランプ回路から要部のみを抜き出して構成したクランプ回路５０を示す回路図である。
クランプ回路５０は、ＰＮＰトランジスタＴ１、第１端子Ａ、第２端子Ｂ、バイアス用抵抗Ｒ１、定電圧源Ｐから構成されている。
【０００７】
トランジスタＴ１はコレクタ接地回路を構成し、そのエミッタは端子Ａに接続され、そのコレクタは端子Ｂに接続されると共に接地され、そのベースは抵抗Ｒ１を介して接地されている。
定電圧源Ｐは一定電圧Ｖｆを生成し、その定電圧ＶｆはトランジスタＴ１のベースおよび抵抗Ｒ１に供給されている。
そして、クランプ回路５０は、端子Ａの電圧を一定電圧（クランプ電圧）Ｖｋにクランプする。
【０００８】
すなわち、クランプ回路５０では、定電圧ＶｆにトランジスタＴ１のベース・エミッタ間電圧ＶBEを加えた電圧Ｖｋ（＝Ｖｆ＋ＶBE）以上に端子Ａの電圧が上昇すると、トランジスタＴ１がオンし、端子ＡからトランジスタＴ１を介して接地側（端子Ｂ）へコレクタ電流Ｉ２を引き抜くことによって端子Ａの電圧を下降させ、端子Ａの電圧を一定電圧Ｖｋにクランプする。
【０００９】
ここで、クランプ回路に接続された内部回路（図示略）の接地端子に端子Ｂを接続し、端子Ａを内部回路の入力端子に接続すれば、クランプ回路５０は内部回路の入力端子（入力側）を一定電圧にクランプすることができる。
また、端子Ｂを内部回路の接地端子に接続し、端子Ａを内部回路の出力端子に接続すれば、クランプ回路５０は内部回路の出力端子（出力側）を一定電圧にクランプすることができる。
【００１０】
尚、特許文献１の図１に示す技術は、抵抗Ｒ１に別の抵抗を直列接続して構成した抵抗分圧回路を設け、その抵抗分圧回路によって定電圧Vｆを分圧した電圧をトランジスタＴ１のベースに印加するようにしたものである。
また、特許文献２の図３に示す技術は、トランジスタＴ１をダーリントン接続された２個のＰＮＰトランジスタに置き代えると共に、特許文献１の図１に示す技術と同様の抵抗分圧回路を設けたものである。
また、特許文献２の図４に示す技術は、ＰＮＰトランジスタＴ１によって駆動されるＮＰＮトランジスタを追加し、トランジスタＴ１のコレクタと接地間に負荷抵抗を設け、その負荷抵抗によってＮＰＮトランジスタのベース電圧を生成してバイアスをかけると共に、特許文献１の図１に示す技術と同様の抵抗分圧回路を設けたものである。
【００１１】
図１０に示すクランプ回路５０では、端子ＡからトランジスタＴ１を介して接地側（端子Ｂ）へコレクタ電流Ｉ２を引き抜くことによって端子Ａの電圧を一定電圧Ｖｋにクランプするため、コレクタ電流Ｉ２の最大値はトランジスタＴ１の電流駆動能力（最大コレクタ電流）によって決定される。
そして、コレクタ電流Ｉ２は、トランジスタＴ１のベース電流ＩｂにトランジスタＴ１の直流電流増幅率β（ｈFE）を乗算した値になる（Ｉ２＝Ｉｂ×β）。
そのため、コレクタ電流Ｉ２を増大させるにはベース電流Ｉｂを増大させる必要がある。
【００１２】
また、コレクタ電流Ｉ２を増大させるには最大コレクタ電流の大きなトランジスタＴ１を用いなければならないが、最大コレクタ電流の大きなトランジスタＴ１をオンさせるのに必要なベース電流Ｉｂは大きい。
そして、ベース電流Ｉｂを増大させるには抵抗Ｒ１に流れる電流Ｉ１を増大させなければならないが、電流Ｉ１を増大させるには抵抗Ｒ１の抵抗値を小さくする必要がある。
【００１３】
しかし、抵抗Ｒ１の抵抗値を小さくすると、トランジスタＴ１をオフさせてクランプ回路５０を動作させていない状態でも抵抗Ｒ１に大きな電流Ｉ１が流れ、その電流Ｉ１は暗電流となる。
その結果、クランプ回路５０が動作していないときに流れる暗電流Ｉ１により抵抗Ｒ１で消費される電力が増大し、クランプ回路５０の消費電力も増大する。
【００１４】
つまり、コレクタ電流Ｉ２はベース電流Ｉｂによって制限され、ベース電流Iｂは抵抗Ｒ１に流れる電流Ｉ１によって制限される。
そのため、クランプ回路５０の電流駆動能力を高めるために最大コレクタ電流の大きなトランジスタＴ１を用いると、クランプ回路５０の動作停止時に抵抗Ｒ１に流れる暗電流Ｉ１が増大し、クランプ回路５０の動作停止時の消費電力が増大するという問題がある。
【００１５】
ところで、特許文献２の図３に示す技術では、トランジスタＴ１をダーリントン接続された２個のＰＮＰトランジスタに置き代えている。
また、特許文献２の図４に示す技術では、ＰＮＰトランジスタＴ１によって駆動されるＮＰＮトランジスタを追加している。
そのため、これらの技術によれば、クランプ回路５０に比べて暗電流を小さくできるものの、クランプ回路の電流駆動能力を高めるとなると暗電流が増大することに変わりはない。
【００１６】
本発明は上記問題を解決するためになされたものであって、その目的は、クランプ回路が動作していないときに流れる暗電流を低減することにより低消費電力化を図ることが可能なクランプ回路を提供することにある。
【課題を解決するための手段】
【００１７】
（請求項１：第１実施形態に該当）
請求項１に記載の発明は、第１端子と第２端子との間の電圧を一定電圧にクランプするクランプ回路であって、第１端子にエミッタが接続され、第１端子から第２端子へコレクタ電流を流すＰＮＰトランジスタと、そのトランジスタのベースと第２端子との間に接続された抵抗と、前記トランジスタのベースおよび前記抵抗に一定電圧を供給する定電圧源と、前記トランジスタのコレクタ電流に対応した電流を、前記トランジスタのベースから第２端子へ流すカレントミラー回路とを備えたことを技術的特徴とする。
【００１８】
（請求項２：第２実施形態に該当）
請求項２に記載の発明は、第１端子と第２端子との間の電圧を一定電圧にクランプするクランプ回路であって、第１端子にエミッタが接続され、第１端子から第２端子へコレクタ電流を流す第１ＰＮＰトランジスタと、その第１ＰＮＰトランジスタとダーリントン接続された第２ＰＮＰトランジスタと、前記第２ＰＮＰトランジスタのベースと第２端子との間に接続された抵抗と、前記第２ＰＮＰトランジスタのベースおよび前記抵抗に一定電圧を供給する定電圧源と、前記第１ＰＮＰトランジスタのコレクタ電流に対応した電流を、前記第２ＰＮＰトランジスタのベースから第２端子へ流すカレントミラー回路とを備えたことを技術的特徴とする。
【００１９】
（請求項３：第３実施形態および第４実施形態に該当）
請求項３に記載の発明は、第１端子と第２端子との間の電圧を一定電圧にクランプするクランプ回路であって、第１端子にコレクタが接続され、第１端子から第２端子へコレクタ電流を流すＮＰＮトランジスタと、第１端子にエミッタが接続され、前記ＮＰＮトランジスタを駆動するＰＮＰトランジスタと、そのＰＮＰトランジスタのベースと第２端子との間に接続された抵抗と、前記ＰＮＰトランジスタのベースおよび前記抵抗に一定電圧を供給する定電圧源と、前記ＮＰＮトランジスタのコレクタ電流に対応した電流を、前記ＰＮＰトランジスタのベースから第２端子へ流すカレントミラー回路とを備えたことを技術的特徴とする。
【発明の効果】
【００２０】
（請求項１）
請求項１の発明では、定電圧源の一定電圧にトランジスタのベース・エミッタ間電圧（ＶBE）を加えた電圧以上に第１端子の電圧が上昇すると、トランジスタがオンし、第１端子からトランジスタを介して第２端子へコレクタ電流を引き抜くことによって第１端子の電圧を下降させ、第１端子の電圧を一定電圧（定電圧源の一定電圧にトランジスタのベース・エミッタ間電圧を加えた電圧）にクランプする。
【００２１】
ここで、請求項１のクランプ回路に接続された内部回路の接地端子に第２端子を接続し、第１端子を当該内部回路の入力端子に接続すれば、請求項１のクランプ回路は当該内部回路の入力端子（入力側）を一定電圧にクランプすることができる。
また、第２端子Ｂを内部回路の接地端子に接続し、第１端子を当該内部回路の出力端子に接続すれば、請求項１のクランプ回路は当該内部回路の出力端子（出力側）を一定電圧にクランプすることができる。
【００２２】
請求項１のクランプ回路では、第１端子からトランジスタを介して第２端子へコレクタ電流を引き抜くことによって第１端子の電圧を一定電圧にクランプするため、コレクタ電流の最大値はトランジスタの電流駆動能力（最大コレクタ電流）によって決定される。
そして、コレクタ電流は、トランジスタのベース電流にトランジスタの直流電流増幅率β（ｈFE）を乗算した値になる。
【００２３】
そのため、コレクタ電流を増大させるにはベース電流を増大させる必要がある。
また、コレクタ電流を増大させるには最大コレクタ電流の大きなトランジスタを用いなければならないが、最大コレクタ電流の大きなトランジスタをオンさせるのに必要なベース電流は大きい。
ここで、カレントミラー回路が設けられているため、トランジスタのコレクタ電流に対応した電流がトランジスタのベースから第２端子へ流される。
【００２４】
トランジスタのオフ時にはカレントミラー回路が動作しない。そのため、トランジスタをオンさせるにはベース電流を流す必要があり、ベース電流を流すには定電圧源から抵抗を介して第２端子へ電流を流せばよい。
そして、トランジスタがオンしてコレクタ電流が流れると、カレントミラー回路が動作し、トランジスタのコレクタ電流に対応した電流がトランジスタのベースから第２端子へ流される。
【００２５】
つまり、請求項１のクランプ回路では、トランジスタのオフ時には抵抗に流れる電流によってベース電流が生成され、トランジスタのオン時にはコレクタ電流によってベース電流が生成される。
言い換えれば、抵抗に流れる電流は、トランジスタをオン（起動）させるときにのみ必要であり、トランジスタのオン後（起動後）には不要になる。
【００２６】
ここで、トランジスタのオン時にベース電流を増大させるには、カレントミラー回路によってトランジスタのベースから第２端子へ流される電流を増大させればよい。
そして、カレントミラー回路によってトランジスタのベースから第２端子へ流される電流はトランジスタのコレクタ電流に対応し、コレクタ電流の増大に伴って前記ベースから第２端子へ流される電流も増大する。
【００２７】
そのため、請求項１のクランプ回路において、定電圧源から抵抗を介して第２端子へ流す電流は、トランジスタをオンさせるために必要な最小限の電流値で済むことになり、抵抗の抵抗値を大きくすることができる。
そして、抵抗の抵抗値を大きくすると、トランジスタをオフさせてクランプ回路を動作させていない状態で抵抗に流れる暗電流を小さくできる。
その結果、請求項１のクランプ回路が動作していないときに流れる暗電流により抵抗で消費される電力が低減し、クランプ回路の消費電力も低減する。
【００２８】
つまり、請求項１のクランプ回路では、トランジスタのコレクタ電流はベース電流によって制限され、ベース電流はカレントミラー回路によってトランジスタのベースから第２端子へ流される電流によって制限されるため、ベース電流は抵抗に流れる電流によって制限されない。
従って、請求項１のクランプ回路の電流駆動能力を高めるために最大コレクタ電流の大きなトランジスタを用いても、クランプ回路の動作停止時に抵抗に流れる暗電流を低減可能になり、クランプ回路の動作停止時の消費電力を低減することができる。
【００２９】
（請求項２）
請求項２の発明では、定電圧源の一定電圧に第１ＰＮＰトランジスタと第２ＰＮＰトランジスタのそれぞれのベース・エミッタ間電圧（ＶBE）を加えた電圧以上に第１端子の電圧が上昇すると、第１ＰＮＰトランジスタおよび第２ＰＮＰトランジスタがオンし、第１端子から第１ＰＮＰトランジスタを介して第２端子へコレクタ電流を引き抜くことによって第１端子の電圧を下降させ、第１端子の電圧を一定電圧（定電圧源の一定電圧に各トランジスタのそれぞれのベース・エミッタ間電圧を加えた電圧）にクランプする。
【００３０】
つまり、請求項２のクランプ回路は、請求項１のクランプ回路のＰＮＰトランジスタをダーリントン接続された２つのトランジスタ（第１ＰＮＰトランジスタ、第２ＰＮＰトランジスタ）に置き代えたものである。
請求項２のクランプ回路において、第１ＰＮＰトランジスタのコレクタ電流は、第２ＰＮＰトランジスタのベース電流に第２ＰＮＰトランジスタと第１ＰＮＰトランジスタのそれぞれの直流電流増幅率とを乗算した値になる。
一方、請求項１のクランプ回路において、前記トランジスタのコレクタ電流は、前記トランジスタのベース電流にトランジスタの直流電流増幅率を乗算した値になる。
【００３１】
そのため、請求項２の第１ＰＮＰトランジスタと請求項１の前記トランジスタの直流電流増幅率が等しい場合、請求項２のクランプ回路によれば、請求項１のクランプ回路に比べて、同じコレクタ電流を得るために必要なベース電流を、第２ＰＮＰトランジスタの直流電流増幅率で除算した分だけ小さくできる。
従って、請求項２のクランプ回路によれば、請求項１のクランプ回路に比べて、ベース電流が小さくなる分だけ、抵抗に流れる電流を小さくすることが可能になり、抵抗の抵抗値を大きくできることから、請求項１の発明の前記作用・効果を更に高めることができる。
【００３２】
（請求項３）
請求項３の発明では、定電圧源の一定電圧にＰＮＰトランジスタのベース・エミッタ間電圧（ＶBE）を加えた電圧以上に第１端子の電圧が上昇すると、ＰＮＰトランジスタがオンした後にＮＰＮトランジスタがオンし、第１端子からＮＰＮトランジスタを介して第２端子へコレクタ電流を引き抜くことによって第１端子の電圧を下降させ、第１端子の電圧を一定電圧（定電圧源の一定電圧にＰＮＰトランジスタのベース・エミッタ間電圧を加えた電圧）にクランプする。
【００３３】
ここで、ＮＰＮトランジスタはＰＮＰトランジスタによって駆動される。
そのため、請求項３のクランプ回路において、ＮＰＮトランジスタのコレクタ電流は、ＰＮＰトランジスタのベース電流にＰＮＰトランジスタによる直流電流増幅度とＮＰＮトランジスタの直流電流増幅率とを乗算した値になる。
一方、請求項１のクランプ回路において、前記トランジスタのコレクタ電流は、前記トランジスタのベース電流にトランジスタの直流電流増幅率を乗算した値になる。
【００３４】
そのため、請求項３のクランプ回路によれば、請求項１のクランプ回路に比べて、同じコレクタ電流を得るために必要なベース電流を小さくできる。
従って、請求項３のクランプ回路によれば、請求項１のクランプ回路に比べて、ベース電流が小さくなる分だけ、抵抗に流れる電流を小さくすることが可能になり、抵抗の抵抗値を大きくできることから、請求項１の発明の前記作用・効果を更に高めることができる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明を具体化した各実施形態について図面を参照しながら説明する。尚、各実施形態において、図１０に示す従来技術と同一の構成部材については符号を等しくしてある。また、各実施形態において、第１実施形態と同一の構成部材については符号を等しくしてその説明を省略してある。
【００３６】
（第１実施形態）
図１は、第１実施形態のクランプ回路１０を示す回路図である。
クランプ回路１０は、ＰＮＰトランジスタＴ１、第１端子Ａ、第２端子Ｂ、バイアス用抵抗Ｒ１、定電圧源Ｐ、カレントミラー回路ＣＭから構成されている。
つまり、第１実施形態において、従来技術のクランプ回路５０と異なるのは、カレントミラー回路ＣＭを設けている点だけである。
【００３７】
トランジスタＴ１はコレクタ接地回路を構成し、そのエミッタは端子Ａに接続され、そのコレクタはＮＰＮトランジスタＴ２を介して端子Ｂに接続されると共に接地され、そのベースは抵抗Ｒ１を介して接地されている。
定電圧源Ｐは一定電圧Ｖｆを生成し、その定電圧ＶｆはトランジスタＴ１のベースおよび抵抗Ｒ１に供給されている。
【００３８】
カレントミラー回路ＣＭは、ＮＰＮトランジスタＴ２，Ｔ３から構成されたワイドラー型のカレントミラー回路である。
各トランジスタＴ２，Ｔ３のエミッタは接地され、入力側トランジスタＴ２のベースは出力側トランジスタＴ３のベースに結合（接続）されている。
尚、各トランジスタＴ２，Ｔ３の直流電流増幅率β（ｈFE）は十分に高い値に設定されている。
【００３９】
入力側トランジスタＴ２はベースとコレクタを結合したダイオード接続にされており、入力側トランジスタＴ２のベースおよびコレクタはトランジスタＴ１のコレクタに結合されている。
出力側トランジスタＴ３のコレクタはトランジスタＴ１のベースに結合されている。
【００４０】
［第１実施形態の作用・効果］
第１実施形態のクランプ回路１０によれば、以下の作用・効果を得ることができる。
【００４１】
［１−１］クランプ回路１０では、定電圧ＶｆにトランジスタＴ１のベース・エミッタ間電圧ＶBEを加えた電圧Ｖｋ（＝Ｖｆ＋ＶBE）以上に端子Ａの電圧が上昇すると、トランジスタＴ１がオンした後にトランジスタＴ２がオンし、端子Ａから各トランジスタＴ１，Ｔ２を介して接地側（端子Ｂ）へコレクタ電流Ｉ２を引き抜くことによって端子Ａの電圧を下降させ、端子Ａの電圧を一定電圧（クランプ電圧）Ｖｋにクランプする。
【００４２】
ここで、クランプ回路１０に接続された内部回路（図示略）の接地端子に端子Ｂを接続し、端子Ａを内部回路の入力端子に接続すれば、クランプ回路１０は内部回路の入力端子（入力側）を一定電圧にクランプすることができる。
また、端子Ｂを内部回路の接地端子に接続し、端子Ａを内部回路の出力端子に接続すれば、クランプ回路１０は内部回路の出力端子（出力側）を一定電圧にクランプすることができる。
【００４３】
［１−２］クランプ回路１０では、端子ＡからトランジスタＴ１を介して接地側（端子Ｂ）へコレクタ電流Ｉ２を引き抜くことによって端子Ａの電圧を一定電圧Ｖｋにクランプするため、コレクタ電流Ｉ２の最大値はトランジスタＴ１の電流駆動能力（最大コレクタ電流）によって決定される。
そして、コレクタ電流Ｉ２は、トランジスタＴ１のベース電流ＩｂにトランジスタＴ１の直流電流増幅率β（ｈFE）を乗算した値になる（Ｉ２＝Ｉｂ×β）。
【００４４】
そのため、コレクタ電流Ｉ２を増大させるにはベース電流Ｉｂを増大させる必要がある。
また、コレクタ電流Ｉ２を増大させるには最大コレクタ電流の大きなトランジスタＴ１を用いなければならないが、最大コレクタ電流の大きなトランジスタＴ１をオンさせるのに必要なベース電流Ｉｂは大きい。
【００４５】
［１−３］各トランジスタＴ１，Ｔ２は直列接続されているため、各トランジスタＴ１，Ｔ２には共通のコレクタ電流Ｉ２が流れる。
また、カレントミラー回路ＣＭにおいて、出力側トランジスタＴ３のコレクタ電流Ｉ３は、入力側トランジスタＴ２のコレクタ電流Ｉ２と等しくなる。
【００４６】
［１−４］トランジスタＴ１のオフ時には、トランジスタＴ２にもコレクタ電流Ｉ２が流れないため、カレントミラー回路ＣＭは動作せず、トランジスタＴ３にはコレクタ電流Ｉ３が流れない。
トランジスタＴ１をオンさせるにはベース電流Ｉｂを流す必要があり、ベース電流Ｉｂを流すには抵抗Ｒ１に電流Ｉ１を流せばよい。
そして、トランジスタＴ１がオンしてコレクタ電流Ｉ２が流れると、トランジスタＴ２にもコレクタ電流Ｉ２が流れ、カレントミラー回路ＣＭが動作してトランジスタＴ３にコレクタ電流Ｉ３が流れる。
【００４７】
つまり、クランプ回路１０では、トランジスタＴ１のオフ時には抵抗Ｒ１に流れる電流Ｉ１によってベース電流Ｉｂが生成され、トランジスタＴ１のオン時にはコレクタ電流Ｉ３によってベース電流Ｉｂが生成される。
言い換えれば、抵抗Ｒ１に流れる電流Ｉ１は、トランジスタＴ１をオン（起動）させるときにのみ必要であり、トランジスタＴ１のオン後（起動後）には不要になる。
【００４８】
ここで、トランジスタＴ１のオン時にベース電流Ｉｂを増大させるには、出力側トランジスタＴ３のコレクタ電流Ｉ３を増大させればよい。
そして、コレクタ電流Ｉ３はコレクタ電流Ｉ２と等しく、コレクタ電流Ｉ２の増大に伴ってコレクタ電流Ｉ３も増大する。
【００４９】
そのため、クランプ回路１０において、抵抗Ｒ１に流す電流Ｉ１は、トランジスタＴ１をオンさせるために必要な最小限の電流値で済むことになり、抵抗Ｒ１の抵抗値を大きくすることができる。
そして、抵抗Ｒ１の抵抗値を大きくすると、トランジスタＴ１をオフさせてクランプ回路５０を動作させていない状態で抵抗Ｒ１に流れる暗電流Ｉ１を小さくできる。
その結果、クランプ回路１０が動作していないときに流れる暗電流Ｉ１により抵抗Ｒ１で消費される電力が低減し、クランプ回路１０の消費電力も低減する。
【００５０】
つまり、クランプ回路１０では、コレクタ電流Ｉ２はベース電流Ｉｂによって制限され、ベース電流Iｂはコレクタ電流Ｉ３によって制限されるため、ベース電流Iｂは抵抗Ｒ１に流れる電流Ｉ１によって制限されず、各コレクタ電流Ｉ２，Ｉ３はカレントミラー回路ＣＭによって等しくなる。
そのため、クランプ回路１０の電流駆動能力を高めるために最大コレクタ電流の大きなトランジスタＴ１を用いても、クランプ回路１０の動作停止時に抵抗Ｒ１に流れる暗電流Ｉ１を低減可能になり、クランプ回路１０の動作停止時の消費電力を低減することができる。
【００５１】
［第１実施形態の変形例］
次に、第１実施形態におけるカレントミラー回路ＣＭの構成を一部変更した各変形例について図面を参照しながら説明する。尚、各変形例において、第１実施形態と異なるのはカレントミラー回路ＣＭの構成だけであり、その他の構成部材については第１実施形態と符号を等しくしてある。
【００５２】
［第１変形例］
図２は、第１変形例におけるクランプ回路１０の電気的構成を示す回路図である。
第１変形例において、第１実施形態のカレントミラー回路ＣＭと異なるのは、図１に示すようにダイオード接続にされた入力側トランジスタＴ２が、ダイオードＤ１に置き換えられている点である。
【００５３】
つまり、第１変形例のカレントミラー回路ＣＭは、ワイドラー型の簡略形（シンプルミラー）回路である。
第１変形例によれば、第１実施形態と同等の効果が得られる上に、入力側トランジスタＴ２をダイオードＤ１に置き換えることで部品コストを低減できる。
【００５４】
［第２変形例］
図３は、第２変形例におけるクランプ回路１０の電気的構成を示す回路図である。
第２変形例において、第１実施形態のカレントミラー回路ＣＭと異なるのは、各トランジスタＴ２，Ｔ３のエミッタがそれぞれエミッタ抵抗Ｒ２，Ｒ３を介して接地されている点である。尚、各抵抗Ｒ２，Ｒ３の抵抗値は同じである。
【００５５】
つまり、第２変形例のカレントミラー回路ＣＭは、ワイドラー型のエミッタ抵抗追加形回路である。
第２変形例によれば、第１実施形態に比べて、各トランジスタＴ２，Ｔ３のコレクタ電流Ｉ２，Ｉ３を高精度に等しくすることが可能になると共に、カレントミラー回路ＣＭの安定性を高めることができる。
【００５６】
［第３変形例］
図４は、第３変形例におけるクランプ回路１０の電気的構成を示す回路図である。
第３変形例において、第１実施形態のカレントミラー回路ＣＭと異なるのは、ＮＰＮトランジスタＴ４が追加されている点である。
トランジスタＴ４のベースは入力側トランジスタＴ２のコレクタに結合され、トランジスタＴ４のエミッタは各トランジスタＴ２，Ｔ３のベースに結合され、トランジスタＴ４のコレクタには定電圧源Ｐの定電圧Ｖｆが供給されている。つまり、各トランジスタＴ２，Ｔ３のベース電流は、トランジスタＴ４から供給される。
【００５７】
つまり、第３変形例のカレントミラー回路ＣＭは、ベース電流補償型回路である。
第３変形例によれば、第１実施形態に比べて、各トランジスタＴ２，Ｔ３のコレクタ電流Ｉ２，Ｉ３を高精度に等しくすることができる。但し、トランジスタＴ４のベース電流が、入力側トランジスタＴ２のコレクタ電流に与える影響が無視できるほど小さいことが条件である。
【００５８】
［第４変形例］
図５は、第４変形例におけるクランプ回路１０の電気的構成を示す回路図である。
第４変形例において、第１実施形態のカレントミラー回路ＣＭと異なるのは、入力側トランジスタＴ２のダイオード接続が解除され、出力側トランジスタＴ３がダイオード接続にされ、ＮＰＮトランジスタＴ５が追加されている点である。
【００５９】
トランジスタＴ５のベースは入力側トランジスタＴ２のコレクタに結合され、トランジスタＴ５のエミッタは出力側トランジスタＴ３のコレクタに結合され、トランジスタＴ５のコレクタはトランジスタＴ１のベースに結合されている。
【００６０】
つまり、第４変形例のカレントミラー回路ＣＭは、ウイルソン型回路である。
第４変形例によれば、第１実施形態に比べて、各トランジスタＴ２，Ｔ３のコレクタ電流Ｉｃを高精度に等しくすることができる。
【００６１】
［第５変形例］
図６は、第５変形例におけるクランプ回路１０の電気的構成を示す回路図である。
第５変形例において、第４変形例のカレントミラー回路ＣＭと異なるのは、ダイオード接続にされたＮＰＮトランジスタＴ６が追加されている点である。
【００６２】
トランジスタＴ６のコレクタはトランジスタＴ１のコレクタに結合され、トランジスタＴ６のエミッタは入力側トランジスタＴ２のコレクタに結合され、各トランジスタＴ６，Ｔ５のベースは結合されてトランジスタＴ１に接続されている。
【００６３】
つまり、第５変形例のカレントミラー回路ＣＭは、高精度ウイルソン型回路である。
第５変形例によれば、第４変形例に比べて、各トランジスタＴ２，Ｔ３の動作条件が同じになるため、各トランジスタＴ２，Ｔ３のコレクタ電流Ｉ２，Ｉ３を更に高精度に等しくすることができる。
【００６４】
（第２実施形態）
図７は、第２実施形態のクランプ回路２０を示す回路図である。
クランプ回路２０は、第１ＰＮＰトランジスタＴ１、第２ＰＮＰトランジスタＴ７、第１端子Ａ、第２端子Ｂ、バイアス用抵抗Ｒ１、定電圧源Ｐ、カレントミラー回路ＣＭから構成されている。
つまり、第２実施形態において、第１実施形態のクランプ回路１０と異なるのは、ＰＮＰトランジスタＴ７を追加し、ＰＮＰトランジスタＴ１をダーリントン接続された２個のＰＮＰトランジスタＴ１，Ｔ７に置き代えている点だけである。
すなわち、第２実施形態は、第１実施形態に特許文献２の図３に示す技術を適用したものである。
【００６５】
［第２実施形態の作用・効果］
第２実施形態によれば、第１実施形態と同様の作用・効果に加えて、以下の作用・効果を得ることができる。
【００６６】
［２−１］クランプ回路２０では、定電圧ＶｆにトランジスタＴ７のベース・エミッタ間電圧ＶBEａとトランジスタＴ１のベース・エミッタ間電圧ＶBEｂとを加えた電圧Ｖｋ（＝Ｖｆ＋ＶBEａ＋ＶBEｂ）以上に端子Ａの電圧が上昇すると、各トランジスタＴ１，Ｔ７がオンした後にトランジスタＴ２がオンし、端子Ａから各トランジスタＴ１，Ｔ２を介して接地側（端子Ｂ）へコレクタ電流Ｉ２を引き抜くことによって端子Ａの電圧を下降させ、端子Ａの電圧を一定電圧Ｖｋにクランプする。
【００６７】
［２−２］クランプ回路２０において、トランジスタＴ１のコレクタ電流Ｉ２は、トランジスタＴ７のベース電流ＩｂにトランジスタＴ７の直流電流増幅率βａとトランジスタＴ１の直流電流増幅率βｂとを乗算した値になる（Ｉ２＝Ｉｂ×βａ×βｂ）。
一方、クランプ回路１０において、トランジスタＴ１のコレクタ電流Ｉ２は、トランジスタＴ１のベース電流ＩｂにトランジスタＴ１の直流電流増幅率βｂを乗算した値になる（Ｉ２＝Ｉｂ×βｂ）。
【００６８】
そのため、クランプ回路２０によれば、クランプ回路１０に比べて、同じコレクタ電流Ｉ２を得るために必要なベース電流Ｉｂを直流電流増幅率βａで除算した分だけ小さくできる（つまり、ベース電流Ｉｂを１／βａにできる）。
従って、クランプ回路２０によれば、クランプ回路１０に比べて、ベース電流Ｉｂが小さくなる分だけ、抵抗Ｒ１に流れる電流Ｉ１を小さくすることが可能になり、抵抗Ｒ１の抵抗値を大きくできることから、第１実施形態の前記［１ー４］の作用・効果を更に高めることができる。
【００６９】
（第３実施形態）
図８は、第３実施形態のクランプ回路３０を示す回路図である。
クランプ回路３０は、ＰＮＰトランジスタＴ１、第１端子Ａ、第２端子Ｂ、バイアス用抵抗Ｒ１，Ｒ４、定電圧源Ｐ、カレントミラー回路ＣＭ、ＮＰＮトランジスタＴ８から構成されている。
つまり、第３実施形態において、第１実施形態のクランプ回路１０と異なるのは、バイアス用抵抗Ｒ４およびＮＰＮトランジスタＴ８を追加している点だけである。
【００７０】
トランジスタＴ１はコレクタ接地回路を構成し、そのエミッタは端子Ａに接続され、そのコレクタは抵抗Ｒ４を介して端子Ｂに接続されると共に接地され、そのベースは抵抗Ｒ１を介して接地されている。
トランジスタＴ８はエミッタ接地回路を構成し、そのコレクタは端子Ａに接続され、そのエミッタはトランジスタＴ２を介して端子Ｂに接続されると共に接地され、そのベースはトランジスタＴ１のコレクタに結合されている。
定電圧源Ｐは一定電圧Ｖｆを生成し、その定電圧ＶｆはトランジスタＴ１のベースおよび抵抗Ｒ１に供給されている。
【００７１】
カレントミラー回路ＣＭは、ＮＰＮトランジスタＴ２，Ｔ３から構成されたワイドラー型のカレントミラー回路である。
入力側トランジスタＴ２はベースとコレクタを結合したダイオード接続にされており、入力側トランジスタＴ２のベースおよびコレクタはトランジスタＴ８のコレクタに結合されている。
出力側トランジスタＴ３のコレクタはトランジスタＴ１のベースに結合されている。
【００７２】
［第３実施形態の作用・効果］
第３実施形態によれば、第１実施形態と同様の作用・効果に加えて、以下の作用・効果を得ることができる。
【００７３】
［３−１］クランプ回路３０では、定電圧ＶｆにトランジスタＴ１のベース・エミッタ間電圧ＶBEを加えた電圧Ｖｋ（＝Ｖｆ＋ＶBE）以上に端子Ａの電圧が上昇すると、トランジスタＴ１がオンした後に各トランジスタＴ８，Ｔ２が順次オンし、端子Ａから各トランジスタＴ８，Ｔ２を介して接地側（端子Ｂ）へコレクタ電流Ｉ２を引き抜くことによって端子Ａの電圧を下降させ、端子Ａの電圧を一定電圧Ｖｋにクランプする。
【００７４】
つまり、ＮＰＮトランジスタＴ８はＰＮＰトランジスタＴ１によって駆動される。また、抵抗Ｒ４は、トランジスタＴ１の負荷抵抗として機能すると共に、トランジスタＴ８のベース電圧を生成してバイアスをかけるために設けられている。
すなわち、第３実施形態は、第１実施形態に特許文献２の図４に示す技術を適用したものである。
【００７５】
［３−２］クランプ回路３０において、トランジスタＴ８のコレクタ電流Ｉ２は、トランジスタＴ１のベース電流ＩｂにトランジスタＴ１による直流電流増幅度ＧとトランジスタＴ８の直流電流増幅率βｃとを乗算した値になる（Ｉ２＝Ｉｂ×Ｇ×βｃ）。
一方、クランプ回路１０において、トランジスタＴ１のコレクタ電流Ｉ２は、トランジスタＴ１のベース電流ＩｂにトランジスタＴ１の直流電流増幅率βｂを乗算した値になる（Ｉ２＝Ｉｂ×βｂ）。
【００７６】
そのため、クランプ回路３０によれば、クランプ回路１０に比べて、同じコレクタ電流Ｉ２を得るために必要なベース電流Ｉｂを小さくできる。
従って、クランプ回路３０によれば、クランプ回路１０に比べて、ベース電流Ｉｂが小さくなる分だけ、抵抗Ｒ１に流れる電流Ｉ１を小さくすることが可能になり、抵抗Ｒ１の抵抗値を大きくできることから、第１実施形態の前記［１ー４］の作用・効果を更に高めることができる。
【００７７】
［３−３］一般的に、バイポーラ形の半導体集積回路では、Ｐ形基板上にエピタキシャル成長技術によりトランジスタ等の素子を生成する。
この場合、ＮＰＮトランジスタでは、Ｐ形基板上にエピタキシャル成長により生成されたＮ形エピタキシャル層にベースとなるＰ形拡散層を生成し、そのＰ形拡散層にエミッタとなるＮ形拡散層を生成し、Ｎ形エピタキシャル層がコレクタとなる。つまり、ＮＰＮ形トランジスタは縦形構造に形成される。
一方、ＰＮＰ形トランジスタでは、Ｐ形基板上にエピタキシャル成長により生成されたＮ形エピタキシャル層にエミッタとなるＰ形拡散層とコレクタとなるＰ形拡散層とを横並びに生成し、エミッタ・コレクタ間のＮ形エピタキシャル層がベースとなる。つまり、ＰＮＰ形トランジスタは横形構造に形成される。
【００７８】
トランジスタの電流駆動能力（最大コレクタ電流）は、エミッタ面積とエミッタ電流密度に依存する。
ＰＮＰトランジスタは横型構造であるため、電流が基板の表面近傍を流れるので基板表面の影響を受け易く、エミッタ電流密度を大きくできないことに加え、エミッタ面積がＰ形拡散層の厚み方向の長さに依存することからエミッタ面積を大きくできない。
【００７９】
従って、バイポーラ集積回路のＰＮＰトランジスタは、同一基板上の同一占有面積のＮＰＮトランジスタに比し、電流駆動能力が大幅に劣ることになり、周知のように、１／１０〜１／１００となる。
言い換えると、ＰＮＰトランジスタは、ＮＰＮトランジスタと同等の電流駆動能力を得るために、ＮＰＮトランジスタの１０〜１００倍の基板占有面積（チップ面積）が必要である。
【００８０】
クランプ回路３０では、端子ＡからＮＰＮトランジスタＴ８を介して接地側（端子Ｂ）へコレクタ電流Ｉ２を引き抜くことによって端子Ａの電圧を一定電圧Ｖｋにクランプするため、コレクタ電流Ｉ２の最大値はＮＰＮトランジスタＴ８の電流駆動能力（最大コレクタ電流）によって決定される。
一方、クランプ回路１０では、端子ＡからＰＮＰトランジスタＴ１を介して接地側（端子Ｂ）へコレクタ電流Ｉ２を引き抜くことによって端子Ａの電圧を一定電圧Ｖｋにクランプするため、コレクタ電流Ｉ２の最大値はＰＮＰトランジスタＴ１の電流駆動能力（最大コレクタ電流）によって決定される。
そのため、クランプ回路３０によれば、クランプ回路１０と同等の電流駆動能力（最大コレクタ電流Ｉ２）を得た上で、クランプ回路１０に比べて半導体基板における回路の占有面積を縮小できる。
【００８１】
（第４実施形態）
図９は、第４実施形態のクランプ回路４０を示す回路図である。
クランプ回路４０は、ＰＮＰトランジスタＴ１、端子Ａ，Ｂ、バイアス用抵抗Ｒ１，Ｒ４、定電圧源Ｐ、カレントミラー回路ＣＭ、ＮＰＮトランジスタＴ８、ダイオードＤ２から構成されている。
つまり、第４実施形態において、第３実施形態のクランプ回路３０と異なるのは、トランジスタＴ８のコレクタと端子Ａとの間にダイオードＤ２を順方向接続している点だけである。
【００８２】
ダイオードＤ２のカソードは前記Ｎ形エピタキシャル層に形成され、ダイオードＤ２のアノードはＰ形拡散層に形成されている。
すなわち、第４実施形態は、第３実施形態に特許文献２の図１に示す技術を適用したものである。
【００８３】
従って、クランプ回路４０によれば、端子Ａの電圧が前記Ｐ形基板の電位より低下した場合にも、寄生ＮＰＮトランジスタが発生することはなく、その寄生ＮＰＮトランジスタに起因するクランプ回路４０の誤動作を防止できる。
ちなみに、寄生ＮＰＮトランジスタが発生すると、前記Ｐ形基板上に形成されているクランプ回路４０以外のＮＰＮトランジスタのコレクタやＰＮＰトランジスタのベースから寄生電流が流れ込んでクランプ回路４０が誤動作するおそれがある。
【００８４】
［別の実施形態］
ところで、本発明は上記各実施形態に限定されるものではなく、以下のように具体化してもよく、その場合でも、上記各実施形態と同等もしくはそれ以上の作用・効果を得ることができる。
【００８５】
［１］各実施形態において、カレントミラー回路ＣＭは、入力側トランジスタＴ２のコレクタ電流と出力側トランジスタＴ３のコレクタ電流とが等しくなるようにしたが、入力側と出力側の電流が一定比率で対応するようにしてもよい。
【００８６】
［２］各実施形態において、ワイドラー型のカレントミラー回路ＣＭを構成するバイポーラトランジスタＴ２，Ｔ３をＭＯＳ−ＦＥＴに置き換えてもよい。
ＭＯＳ−ＦＥＴを用いれば、各トランジスタＴ２，Ｔ３のコレクタ電流を更に高精度に等しくすることができる。
【００８７】
［３］第２〜第４実施形態におけるカレントミラー回路ＣＭについても、第１実施形態の各変形例と同様の構成にしてもよい。
【図面の簡単な説明】
【００８８】
【図１】本発明を具体化した第１実施形態のクランプ回路１０を示す回路図。
【図２】第１実施形態の第１変形例におけるクランプ回路１０の電気的構成を示す回路図。
【図３】第１実施形態の第２変形例におけるクランプ回路１０の電気的構成を示す回路図。
【図４】第１実施形態の第３変形例におけるクランプ回路１０の電気的構成を示す回路図。
【図５】第１実施形態の第４変形例におけるクランプ回路１０の電気的構成を示す回路図。
【図６】第１実施形態の第５変形例におけるクランプ回路１０の電気的構成を示す回路図。
【図７】本発明を具体化した第２実施形態のクランプ回路２０を示す回路図。
【図８】本発明を具体化した第３実施形態のクランプ回路３０を示す回路図。
【図９】本発明を具体化した第４実施形態のクランプ回路４０を示す回路図。
【図１０】従来技術のクランプ回路５０を示す回路図。
【符号の説明】
【００８９】
１０，２０，３０，４０，５０…クランプ回路
Ｔ１…ＰＮＰトランジスタ（第１ＰＮＰトランジスタ）
Ｔ７…第２ＰＮＰトランジスタ
Ｔ８…ＮＰＮトランジスタ
Ａ…第１端子
Ｂ…第２端子
Ｒ１…バイアス用抵抗
Ｐ…定電圧源
ＣＭ…カレントミラー回路
【図１】
2005323176.tif 000003
【図２】
2005323176.tif 000004
【図３】
2005323176.tif 000005
【図４】
2005323176.tif 000006
【図５】
2005323176.tif 000007
【図６】
2005323176.tif 000008
【図７】
2005323176.tif 000009
【図８】
2005323176.tif 000010
【図９】
2005323176.tif 000011
【図１０】
2005323176.tif 000012