(57)【要約】【課題】一方面に電極２を有する半導体素子１と、一方面に電極４を有する回路基板３とを備えかつ半導体素子１の一方面を回路基板３の一方面に向き合わせた状態で互いの電極２，４を電気的に接続してなる半導体装置において、両電極２，４を正確に位置合わせできるようにする。【解決手段】半導体素子１の電極２を凸状電極とし、回路基板３の電極４を凹状電極としたうえで、この凹状電極４の内底面を回路基板３の一方面の主表面より低くする。半導体素子１の凸状電極２を回路基板３の凹状電極４内に挿入して電気的に接続している。【選択図】図１
2005347513.tif 000002
【特許請求の範囲】
【請求項１】
一方面に電極を有する半導体素子と、一方面に電極を有する回路基板とを備えかつ前記半導体素子の一方面を前記回路基板の一方面に向き合わせた状態で互いの電極を電気的に接続してなる半導体装置であって、
前記半導体素子の電極を凸状とし、前記回路基板の電極を内底面が前記回路基板の一方面の主表面より低い凹状とし、前記半導体素子の凸状電極を前記回路基板の凹状電極内に挿入して電気的に接続していることを特徴とする半導体装置。
【請求項２】
一方面に電極を有する半導体素子と、一方面に電極を有する回路基板とを備えかつ前記半導体素子の一方面を前記回路基板の一方面に向き合わせた状態で互いの電極を電気的に接続してなる半導体装置であって、
前記半導体素子の電極を凸状とし、前記回路基板の電極を貫通孔形状とし、前記半導体素子の凸状電極を前記回路基板の貫通孔電極内に挿入して電気的に接続していることを特徴とする半導体装置。
【請求項３】
前記半導体素子の凸状電極を、前記回路基板の他方面にまで突き出させていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記回路基板の他方面に突き出した凸状電極を、さらに第２の半導体素子あるいは半導体装置に電気的に接続していることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記半導体素子と前記回路基板との対向間に、樹脂を介在していることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記回路基板をフレキシブル基板としていることを特徴とする請求項１〜５のいずれかに記載の半導体装置。
【請求項７】
前記半導体素子の他方面に第２の回路基板の一方面を向き合わせた状態で取り付け、この第２の回路基板の一方面に有する電極を前記フレキシブル基板からなる回路基板を介して前記半導体素子の凸状電極に電気的に接続していることを特徴とする請求項６に記載の半導体装置。
【請求項８】
一方面に凸状電極を有する半導体素子と、一方面に内底面を前記回路基板の一方面の主表面より低くしてなる凹状電極を有する回路基板とを備えかつ前記半導体素子の一方面を前記回路基板の一方面に向き合わせた状態で互いの電極を電気的に接続してなる半導体装置を製造する方法であって、
前記半導体素子の凸状電極を前記回路基板の凹状電極に挿入して接合する工程を含むことを特徴とする半導体装置の製造方法。
【請求項９】
一方面に凸状電極を有する半導体素子と、一方面に内底面を前記回路基板の一方面の主表面より低くしてなる凹状電極を有する回路基板とを備えかつ前記半導体素子の一方面を前記回路基板の一方面に向き合わせた状態で互いの電極を電気的に接続してなる半導体装置を製造する方法であって、
前記半導体素子の電極を凸状に形成する工程と、前記回路基板の電極を凹状にかつ内底面を前記回路基板の一方面の主表面より低くする工程と、前記半導体素子の凸状電極を前記回路基板の凹状電極に挿入して接合する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１０】
前記回路基板をコア層とその表面に所定厚みのビルドアップ層を積層してなる構成とし、前記回路基板に凹状電極を形成する工程は、前記ビルドアップ層において凹状電極の形成予定部分を除去してコア層の表面を露出させ、この除去した部分の内面および前記除去部分から露出するコア層の表面を導体で被覆することにより当該導体を凹状電極とするものであることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
一方面に凸状電極を有する半導体素子と、一方面に貫通孔電極を有する回路基板とを備えかつ前記半導体素子の一方面を前記回路基板の一方面に向き合わせた状態で互いの電極を電気的に接続してなる半導体装置を製造する方法であって、
前記半導体素子の凸状電極を前記回路基板の貫通孔電極に挿入して接合する工程を含むことを特徴とする半導体素子の製造方法。
【請求項１２】
一方面に凸状電極を有する半導体素子と、一方面に貫通孔電極を有する回路基板とを備えかつ前記半導体素子の一方面を前記回路基板の一方面に向き合わせた状態で互いの電極を電気的に接続してなる半導体装置を接続する方法であって、
前記半導体素子の電極を凸状に形成する工程と、前記回路基板の電極を該回路基板を貫通した貫通孔形状に形成する工程と、前記半導体素子の凸状電極を前記回路基板の貫通孔電極に挿入して接合する工程とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。特に、一方面に電極を有する半導体素子の一方面を一方面に電極を有する回路基板の一方面に向き合わせた状態で互いの電極を電気的に接続してなる半導体装置に関する。
【背景技術】
【０００２】
近年の電子機器の高機能化・小型化に伴って、電子機器を構成する半導体素子の多ピン化および各種部品の小型化が進み、それらを搭載する回路基板の配線数と密度は飛躍的に増加している。特に、半導体素子（半導体チップ）から引き出される端子数が急速に増加したことによって、回路基板（配線基板）の微細化が進んでおり、その結果、微細ピッチ接続技術が重要になっている。また同時に電子機器の小型化を実現するために、小面積で薄く半導体を実装する技術が重要になっている。
【０００３】
微細ピッチ・小型化を実現する接続技術として、フィリップチップボンディング法（以下、単にＦＣ法という）がある（例えば特許文献１参照。）。このＦＣ法について、図７（ａ）（ｂ）（ｃ）を参照しながら説明する。なお、図７（ａ）は、ＦＣ法を用いて実装された半導体装置の断面構成を示している。図７（ｂ）は、ＦＣ法を用いた半導体装置の製造方法を示している。図７（ｃ）は、ＦＣ法を用いた課題を示している。
【０００４】
図７（ａ）に示すように、ＦＣ法により製造された半導体装置は、一方面に凸状電極２を有する半導体素子１の一方面を一方面に電極１３を有する回路基板３の一方面に向き合わせた状態で互いの電極２，１３を電気的に接続した構成である。半導体素子１と回路基板３との対向間には接合を強化するために樹脂５が介在されている。
【０００５】
この半導体装置の製造方法について図７（ｂ）を用いて説明する。回路基板３の半導体素子１の実装領域に半硬化状の樹脂５を搭載し、半導体素子１の一方面を回路基板３の一方面に向き合わせた状態で半導体素子１の凸状電極２と回路基板３の電極１３とを位置合わせし、その状態で加圧・加熱することにより、半導体素子１の凸状電極２と回路基板３の電極１３を接合するとともに樹脂５を熱硬化させる。
【特許文献１】特許第３１５０３４７号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記従来例では、例えば回路基板３の電極１３が隣り合わせに狭いピッチで複数設けられている場合、半導体素子１の凸状電極２も前記同様狭いピッチで複数形成しておく必要があり、そのために、電極１３と凸状電極２とを正確に位置合わせするのが難しい。しかも、半導体素子１の凸状電極２と、回路基板３の電極１３とを加圧する時に、図７（ｃ）に示すように、凸状電極２が電極１３から横に滑り落ちやすい。これらのことから、回路基板３に半導体素子１を正確に実装することが難しい。
【０００７】
また、上記従来例では、半導体素子１の素材と回路基板３の素材との線膨張係数に差がある場合、温度変化によって、半導体素子１と回路基板３との対向間隔が大小変化して、凸状電極２と電極１３との接続部に応力が発生しやすくなるため、この接続部の信頼性試験において接続不良が発生するおそれがある。
【課題を解決するための手段】
【０００８】
本発明は、要するに、半導体素子の電極を凸状とし、回路基板の電極を凹状あるいは貫通孔形状とし、これら凸状電極と凹状電極あるいは貫通孔電極とを半導体素子と回路基板との向き合わせ方向に凹凸嵌合させる形態で電気的に接続している。これにより、回路基板に半導体素子を実装するときに両者が位置ずれしなくなる。また、回路基板と半導体素子とを線膨張係数に差がある素材で形成している場合に、温度変化に伴い回路基板と半導体素子との対向間隔が大小変化しても、凸状電極と凹状電極または貫通孔電極との凹凸嵌合部位に応力が発生しにくくなるので、各電極の接続部で接続不良が発生することを抑制または防止できるようになる。これらの相乗効果として、半導体装置の信頼性が向上する。なお、凹状電極としては、その内底面を回路基板の主表面よりも低い位置にしたものとすることが可能である。また、貫通孔電極は、回路基板に設けた貫通孔に導電処理を行ったもの等とすることが可能である。
【発明の効果】
【０００９】
本発明によると、回路基板に半導体素子を実装する時に双方の電極が位置ずれすることを抑制または防止でき、また、両電極の接続部に温度変化に伴う応力が発生しにくくなる等、信頼性の高い半導体装置を提供できる。
【発明を実施するための最良の形態】
【００１０】
本願発明者は、フリップチップボンディング（ＦＣ）法における欠点を考慮した上で鋭意検討を行い、回路基板の電極として凹状電極あるいは貫通孔電極を用いた新規な微細ピッチ接続技術を想到し、本発明に至った。
【００１１】
以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
【００１２】
（実施形態１）
図１を参照して、本発明の実施形態１に係る半導体装置を説明する。図１は、実施形態１に係る半導体装置の断面構成を模式的に示している。
【００１３】
図１に示した半導体装置は、一方面に凸状電極２を有する半導体素子１と、一方面に凹状電極４を有する回路基板３とを備え、かつ、半導体素子１の一方面を回路基板３の一方面に向き合わせた状態で半導体素子１の凸状電極２を回路基板３の凹状電極４内に挿入することにより互いの電極２，４を電気的に接続した構成である。半導体素子１と回路基板３との対向間には、凸状電極２と凹状電極４の接続を保護するために、樹脂５が介在されている。
【００１４】
凸状電極２は、半導体素子１の一方面の端部に、図１の紙面奥行き方向に所定ピッチごとに隣り合って複数設けられている。この凸状電極２は、半導体素子１の一方面に形成される配線パターンの端部に形成されるパッド状の電極２ａのうえに、ワイヤーボンディング法、メッキ法などで形成される凸部２ｂを設けたものである。パッド状の電極２ａおよび凸部２ｂは、例えば導電性を有する金属からなる。この導電性を有する金属としては、例えば、金、銅、アルミ、ニッケル、はんだなどとすることができる。
【００１５】
回路基板３としては、例えば、ビルドアップ基板などが挙げられる。このビルドアップ基板はガラス・エポキシ（エポキシ樹脂含浸ガラス織布）から構成されているコア層７の上に、ビルドアップ層６が形成される構成である。ビルドアップ層６としては、例えばエポキシ樹脂、ガラス・エポキシ、あるいはガラス・アラミド（エポキシ樹脂含浸アラミド不織布）等から構成されている。またその第２の回路基板３の例としては、ガラス・エポキシ基板、全層樹脂ＩＶＨ基板、ポリイミド基板、液晶ポリマ基板、セラミック基板などがあげられる。回路基板３は、図１に示した片面基板の他、両面基板も用いることもでき、あるいは、多層基板を用いることもできる。配線パターンは、例えば、銅箔から構成されている。
【００１６】
凹状電極４は、回路基板３の一方面の端部に、図１の紙面奥行き方向に複数個所定ピッチごとに隣り合って複数設けられている。この凹状電極４はその内底面が回路基板３の一方面の主表面より低くなっている。この凹状電極４は、例えば導電性を有する金属からなる。導電性を有する金属としては、例えば、銅、ニッケル、金、アルミ、はんだなどとすることができる。
【００１７】
樹脂５は、無機フィラーと熱硬化性樹脂とを含む混合物からなる。無機フィラーには、例えば、Ａｌ２Ｏ３、ＭｇＯ、ＢＮ、ＡｌＮまたはＳｉＯ２などを用いることができる。熱硬化性樹脂には、例えば、耐熱性が高いエポキシ樹脂、フェノール樹脂またはシアネート樹脂が好ましい。エポキシ樹脂は、耐熱性が特に高いため特に好ましい。なお、混合物は、さらに分散剤、着色剤、カップリング剤等を含んでいてもよい。なお、無機フィラーや樹脂成分などは特に限定されるものではない。
【００１８】
そして、凸状電極２と凹状電極４とを電気的に接続する方法としては、凸状電極２と凹状電極４を直接接合させる方式とすることができる。それ以外には、凸状電極２と凹状電極４とを導電性接着剤、あるいは、はんだを用いて間接的に接合する方式とすることもできる。この導電性接着剤としては、例えば、樹脂中に導電性フィラーを混入したものがあげられる。
【００１９】
以上説明したように、実施形態１に係る半導体装置では、凸状電極２と凹状電極４とを、半導体素子１と回路基板３との向き合わせ方向に凹凸嵌合させる形態にして電気的に接続している。これにより、回路基板３に半導体素子１を実装するときに両者が位置ずれしなくなる。また、回路基板３と半導体素子１とを線膨張係数に差がある素材で形成している場合に、温度変化に伴い回路基板３と半導体素子１との対向間隔が大小変化しても、凸状電極２と凹状電極４との凹凸嵌合部位に応力が発生しにくくなるので、各電極２，４の接続部で接続不良が発生することを抑制または防止できるようになる。これらの相乗効果として、半導体装置の信頼性が向上する。しかも、凹状電極４の内底面を回路基板３の主表面より低くしているから、凸状電極２と凹状電極４とを位置合わせする作業を簡単に行うことができて、半導体装置全体の薄型化が可能になる。
【００２０】
次に、上述した実施形態１の半導体装置の製造方法を説明する。
【００２１】
（１）  半導体素子１上に凸状電極２を形成する方法としては、ワイヤーボンディング法、メッキ法などが挙げられる。
【００２２】
（２）  回路基板３に凹状電極４を形成する方法としては、まずコア層７の上に感光性エポキシ樹脂を塗布する（ビルドアップ層６）。次に、予備乾燥を行い、フォトマスクを使用して露光する。露光した部分に対し、溶剤を使用したエッチング装置でビルドアップ層６に穴を開ける。穴があいたら本乾燥して樹脂を硬化させる。引き続き、ビルドアップ層６の表面を過マンガン酸でエッチングし、無電解銅メッキをした後に、全面を電界銅メッキで導体層として必要な厚さまで銅メッキする。その後、サブトラクティブエッチングで凹状電極４及び、配線パターンを形成する。ビルドアップ層を多層構造にする場合は、これらの工程を繰り返す。コア層７の両面にビルドアップ層を配置する場合には、回路基板３の他方面にも上記同様な工程を繰り返す。
【００２３】
（３）  回路基板３上の半導体素子１搭載領域に液状の樹脂５を塗布する。
【００２４】
（４）  凸状電極２と凹状電極４とを接合するように位置あわせをする。
【００２５】
（５）  半導体素子１を回路基板３に搭載し、この時、半導体素子１の他方面から加圧・加熱を行う。高さばらつきのある凸状電極２や凹状電極４に対し、加圧することで凸状電極２と回路基板３とは安定した接続を得る。また加熱することで、樹脂５が硬化され、凸状電極２と凹状電極４との接続がより強固なものとなる。この加圧、加熱は例えば従来例で説明した図７（ｂ）と同様して行う。このように半導体素子１の凸状電極２を回路基板３の凹状電極４に挿入して凹凸嵌合のような形態にしているために、実装時荷重を加えても、従来例のように半導体素子１側の電極と回路基板３側の電極とで滑って位置ずれするといったことが起きない。よって微細ピッチに対応した半導体装置を安定して製造することができる。
【００２６】
ところで、上記製造方法では、半導体素子１を回路基板３に熱圧着工法で実装する例を挙げたが、半導体素子１の実装時に超音波を加えて、凸状電極２と凹状電極４を接続する超音波接合方式、凸状電極２にはんだ電極を用いたはんだ接合方式、凹状電極４の部分に予めはんだを印刷法あるいはディスペンス法などで塗布しておき、半導体素子１を実装した後、リフロー炉に投入しはんだを溶融することで、凸状電極２と凹状電極４とをはんだを介して接続する方式、さらには凸状電極２の先端あるいは凹状電極４に予め導電性接着剤を塗布しておき、半導体素子１を実装した後、オーブン炉に投入し加熱することで導電性接着剤を硬化させ、凸状電極２と凹状電極４とを導電性接着剤を介して接続する方式等とすることができる。
【００２７】
また、上記（３）で樹脂５を液状として説明したが、半硬化状態でシート状の樹脂を用いてもよい。また、樹脂５は、半導体素子１の実装前に回路基板３に塗布する方法を用いて形成する例を説明したが、半導体素子１を回路基板３に実装した後に、半導体素子１と回路基板３との対向間に注入する方法で形成してもよい。さらに、凸状電極２と凹状電極４の接合が強固な場合には、樹脂５をなくしてもよい。その場合、樹脂５の塗布工程を省けるので工程を簡略化できる。
【００２８】
（実施形態２）
図２（ａ）（ｂ）を参照して、本発明の実施形態２に係る半導体装置を説明する。図２（ａ）（ｂ）は、本実施形態の半導体装置の断面構成を模式的に示している。
【００２９】
図２（ａ）に示した半導体装置は、一方面に凸状電極２を有する半導体素子１と、一方面に貫通孔電極８を有する回路基板３とを備え、かつ、半導体素子１の一方面を回路基板３の一方面に向き合わせた状態で半導体素子１の凸状電極２を回路基板３の貫通孔電極４内に挿入することにより互いの電極２，８を電気的に接続した構成である。半導体素子１と回路基板３との対向間には、凸状電極２と貫通孔電極８の接続を保護するために、樹脂５が介在されている。
【００３０】
凸状電極２は、半導体素子１の一方面の端部に、図２（ａ）の紙面奥行き方向に所定ピッチごとに隣り合って複数設けられている。この凸状電極２は、半導体素子１の一方面に形成される配線パターンの端部に形成されるパッド状の電極２ａのうえに、ワイヤーボンディング法、メッキ法などで形成される凸部２ｂを設けたものである。パッド状の電極２ａおよび凸部２ｂは、例えば導電性を有する金属からなる。この導電性を有する金属としては、例えば、金、銅、アルミ、ニッケル、はんだなどとすることができる。
【００３１】
回路基板３としては、例えば、ポリイミド基板、液晶ポリマ基板、ガラス・エポキシ基板、ビルドアップ基板、全層樹脂ＩＶＨ基板、セラミック基板などがあげられる。この回路基板３は、片面基板、両面基板、多層基板を用いることもできる。回路基板３の一方面には配線パターン９が設けられており、この配線パターンの端部に貫通孔電極８が形成されている。配線パターン９は、例えば、銅箔から構成されている。
【００３２】
貫通孔電極８は、回路基板３に厚み方向に貫通して設けられており、図２（ａ）の紙面奥行き方向に所定ピッチごとに隣り合わせに複数設けられている。この貫通孔電極８は、例えば導電性を有する金属からなる。導電性を有する金属としては、例えば、銅、ニッケル、金、アルミ、はんだなどとすることができる。
【００３３】
樹脂５は、無機フィラーと熱硬化性樹脂とを含む混合物からなる。無機フィラーには、例えば、Ａｌ２Ｏ３、ＭｇＯ、ＢＮ、ＡｌＮまたはＳｉＯ２などを用いることができる。熱硬化性樹脂には、例えば、耐熱性が高いエポキシ樹脂、フェノール樹脂またはシアネート樹脂が好ましい。エポキシ樹脂は、耐熱性が特に高いため特に好ましい。なお、混合物は、さらに分散剤、着色剤、カップリング剤等を含んでいてもよい。なお、無機フィラーや樹脂成分などは特に限定されるものではない。
【００３４】
そして、凸状電極２と貫通孔型電極８とを電気的に接続する方法としては、凸状電極２と貫通孔型電極８を直接接合させる方式とすることができる。それ以外には、凸状電極２と貫通孔電極８の間に導電性接着剤、あるいは、はんだを介して間接的に接合する方式とすることができる。この導電性接着剤としては、例えば、樹脂中に導電性フィラーを混入したものがあげられる。
【００３５】
以上説明した実施形態２の半導体装置では、凸状電極２が貫通孔電極８に半導体素子１と回路基板３とを向き合わせる方向から挿入される形態で接続している。これにより、回路基板３に半導体素子１を実装するときに両者が位置ずれしなくなる。また、回路基板３と半導体素子１とを線膨張係数に差がある素材で形成している場合に、温度変化に伴い回路基板３と半導体素子１との対向間隔が大小変化しても、凸状電極２と貫通孔電極８との凹凸嵌合部位に応力が発生しにくくなるので、各電極２，８の接続部で接続不良が発生することを抑制または防止できるようになる。これらの相乗効果として、半導体装置の信頼性が向上する。
【００３６】
ところで、上記半導体装置において、図２（ｂ）に示すように、凸状電極２の長さが回路基板３の厚みより長いものを用いて、凸状電極２を回路基板３の他方面にまで突き出させた構造とすることができる。この構造の場合、フローはんだ法などにより、回路基板３の他方面から突き出た凸状電極２部分をはんだ接続することで、接続をより強固なものにできる。
【００３７】
次に、図３（ａ）（ｂ）を参照して、上述した実施形態２に係る半導体装置の製造方法を説明する。
【００３８】
（１）  半導体素子１上に凸状電極２を形成する方法としては、ワイヤーボンディング法、メッキ法などが挙げられる。
【００３９】
（２）  回路基板３に貫通孔電極８を形成する方法としては、回路基板３の必要な箇所に、ドリル、パンチ、レーザ、ドライエッチング、ウェットエッチング等で回路基板３の厚み方向に貫通する孔を開ける。この貫通する孔の内周壁面および開口部分に、導体をメッキ法などにより被覆することにより貫通孔電極８を得る。メッキ法の一例としては、無電解銅メッキをした後に、全面を電界銅メッキで導体層として必要な厚さまで銅メッキする。その後、サブトラクティブエッチングで貫通孔電極８及び、配線パターン９を形成する。
【００４０】
引き続き図３（ａ）に示すように、
（３）  回路基板３上の半導体素子１搭載領域に液状の樹脂５を塗布する。
【００４１】
（４）  凸状電極２と貫通孔電極８とを接合するように位置あわせをする。
【００４２】
（５）  半導体素子１を回路基板３に搭載し、この時、半導体素子１の他方面から加圧・加熱を行う。加圧することで凸状電極２は貫通孔電極８内に挿入される。また加熱することで、樹脂５が熱硬化され、凸状電極２と貫通孔電極８との接続がより強固なものとなる。このように半導体素子１の凸状電極２を回路基板３の貫通孔電極８に挿入して凹凸嵌合のような形態にしているために、実装時荷重を加えても、従来例のように半導体素子１側の電極と回路基板３側の電極とで滑って位置ずれするといったことが起きない。よって微細ピッチに対応した半導体装置を安定して製造することができる。
【００４３】
ところで、上記製造方法では、半導体素子１を回路基板３に熱圧着工法で実装する例を挙げたが、半導体素子１の実装時に超音波を加えて、凸状電極２と貫通孔電極８を接続する超音波接合方式、凸状電極２にはんだ電極を用いたはんだ接合方式、貫通孔電極８の部分に予めはんだを印刷法あるいはディスペンス法などで塗布しておき、半導体素子１を実装した後、リフロー炉に投入し、はんだを溶融することで、凸状電極２と貫通孔電極８とをはんだを介して接続する方式、さらには凸状電極２の先端あるいは貫通孔電極８に予め導電性接着剤を塗布しておき、半導体素子１を実装した後、オーブン炉に投入し加熱することで導電性接着剤を硬化させ、凸状電極２と貫通孔電極８とを導電性接着剤を介して接続する方式等とすることができる。
【００４４】
また、上記（３）で樹脂５を液状として説明したが、半硬化状態でシート状の樹脂を用いてもよい。また、樹脂５は、半導体素子１の実装前に回路基板３に塗布する方法を用いて形成する例を説明したが、半導体素子１を回路基板３に実装した後に、半導体素子１と回路基板３との対向間に注入する方法で形成してもよい。さらに、凸状電極２と貫通孔電極８の接合が強固な場合には、樹脂５をなくしてもよい。その場合、樹脂５の塗布工程を省けるので工程を簡略化できる。
【００４５】
この他、凸状電極２の長さが回路基板３の厚さよりも長いものを用い、凸状電極２が回路基板３の反対面にまで突き抜けるように加圧しながら実装を行うと図２（ｂ）に示したような、凸状電極２が回路基板３の反対面まで突き抜けた構造を作製できる。実装後、フローはんだ法により、凸状電極２において回路基板３の他方面へ突き出た部分をはんだ接続することで、接続をより強固なものにできる。
【００４６】
（実施形態３）
図４を参照して、本発明の実施形態３に係る半導体装置を説明する。図４は、実施形態３の半導体装置の断面構成を模式的に示している。
【００４７】
図４に示した半導体装置は、半導体素子１の一方面を回路基板３の一方面に向き合わせた状態で半導体素子１の凸状電極２を回路基板３の貫通孔電極８内に挿入することにより互いの電極２，８を電気的に接続した構成であり、さらに、図２（ｂ）で示した構造と同様に、凸状電極２を回路基板３の他方面にまで突き出させているとともに、回路基板３の他方面に所定厚みの樹脂５を介して新たな第２の半導体素子１０を貼り合わせて、この第２の半導体素子１０に凸状電極２において回路基板３の他方面に突き出ている部分の少なくとも一つを接続している構造になっている。
【００４８】
この実施形態３において、各構成部材の詳細については実施形態２で説明したものと同様なので説明を省略する。
【００４９】
このような二つの半導体素子１，１０を用いる例としては、例えばロジックとメモリとの組み合わせ、メモリとメモリとの組み合わせ、さらにはロジックとロジックとの組み合わせ等がある。例えば、ロジックとメモリとの組み合わせの場合、半導体素子１と第２の半導体素子１０とが単一の凸状電極２によって短い距離で接続されているために、信号のやり取りがスムーズになり、高機能な半導体装置を提供できる。また、単一の凸状電極２で接続しているので、厚みが薄い半導体装置を提供できる。
【００５０】
また同時に、凸状電極２を貫通孔電極８に挿入する形で接続しているので、上記実施形態１，２と同様に、両電極２，８の位置合わせが簡単かつ正確に行えるという効果や、半導体素子１と回路基板３との線膨張係数の差に基づく両電極２，８の接続不良が発生しにくくなるという効果が得られ、半導体装置の信頼性が向上する。
【００５１】
なお、半導体素子１と凸状電極２との接合、凸状電極２と貫通孔電極８との接合、ならびに凸状電極２と第２の半導体素子１０との接合が、それぞれ強固な場合には、樹脂５は無くてもよい。また、凸状電極２において回路基板３から突き出た部分を第２の半導体素子１０に接続した構成について説明したが、第２の半導体素子１０が第２の半導体装置であってもよい。
【００５２】
次に、図５（ａ）（ｂ）を参照して、上述した実施形態３の製造方法を説明する。
【００５３】
半導体素子１に凸状電極２を形成する方法と、回路基板３に貫通孔電極８を形成する方法は実施形態２に記載した方法と同じとするので説明を省略する。
【００５４】
そして、図５（ａ）に示すように、まず、回路基板３において半導体素子１の搭載領域、および第２の半導体素子１０の搭載領域に液状の樹脂５を塗布する。この後、凸状電極２と貫通孔電極８および第２の半導体素子１０を接合するように位置あわせをし、図５（ｂ）に示すように、第２の半導体素子１０を受けた状態で、半導体素子１の他方面側から加圧と加熱を行う。加圧することで凸状電極２は貫通孔電極８を突き出て第２の半導体素子１０の一方面に到達し、第２の半導体素子１０に接合する。これにより、半導体素子１、回路基板３、第２の半導体素子１０は電気的に接続される。また加熱することで、樹脂５が熱硬化され、凸状電極２と貫通孔電極８との接続および凸状電極２と両半導体素子１，１０との接続がより強固なものとなる。このように二つの半導体素子１，１０を個別に実装するのではなく、一括して実装していれば、製造コストの削減が可能となる。
【００５５】
ところで、上記製造方法では、半導体素子１と第２の半導体素子１０とを回路基板３に熱圧着工法で実装する例を挙げたが、超音波を加えて凸状電極２と貫通孔電極８とを接続するとともに凸状電極２と第２の半導体素子１０とを接続する超音波接合方式、凸状電極２にはんだ電極を用いたはんだ接合方式とすることができる。
【００５６】
また、上記製造方法では樹脂５を液状として説明したが、半硬化状態でシート状の樹脂を用いてもよい。また、樹脂５は、半導体素子１および第２の半導体素子１０の実装前に回路基板３に塗布する方法を用いて説明したが、半導体素子１および第２の半導体素子１０を回路基板３に実装した後に、半導体素子１および第２の半導体素子１０と回路基板３との各対向間に注入する方法で形成してもよい。さらに、凸状電極２と貫通孔電極８およびそれぞれの半導体素子との接合が強固な場合には、樹脂５をなくしてもよい。その場合、樹脂５の塗布工程を省けるので工程を簡略化できる。
【００５７】
この他、半導体素子１の他方面側から荷重と加熱を与えると同時に、第２の半導体素子１０の他方面側からも加熱することができ、その場合、プロセスの短時間化が可能となる。さらに、半導体素子１および第２の半導体素子１０の実装時に、半導体素子１の裏面から同時に超音波を加えて、凸状電極２と貫通孔電極８および第２の半導体素子１０とを接続する方式でもよい。
【００５８】
（実施形態４）
図６（ａ）を参照して、本発明の実施形態４に係る半導体装置を説明する。図６（ａ）は、実施形態４の半導体装置の断面構成を模式的に示している。
【００５９】
図６（ａ）に示す半導体装置は、実施形態２に述べた構造を基本としたものであり、これに加え回路基板３をフレキシブル基板とし、半導体素子１の他方面に第２の回路基板１１の一方面を向き合わせた状態で接着剤などで取り付け、この第２の回路基板１１の一方面に有する電極１１ａをフレキシブル基板からなる回路基板３の電極８ａに導電性材料１２を介して電気的に接続している。この回路基板３の電極８ａは、貫通孔電極８に図示しない配線パターンを通じて電気的に接続されている。つまり、半導体素子１の凸状電極２と第２の回路基板１１の電極１１ａとをフレキシブル基板からなる回路基板３で中継して電気的に接続した構成になっている。
【００６０】
このように回路基板３をフレキシブル基板とすることで第２の回路基板１１などへの接続が簡単に対応できるようになる等、いろんな態様での実装が幅広く行うことが可能になる。もちろん実施形態２で述べた効果も兼ね備えている。
【００６１】
フレキシブル基板からなる回路基板３としては、例えば、ポリイミド基板、液晶ポリマ基板、ガラス・エポキシ基板、ビルドアップ基板、全層樹脂ＩＶＨ基板などがあげられる。また、このフレキシブル基板からなる回路基板３は、両面基板、多層基板を用いることができる。図示しないが回路基板３に形成される配線パターンは、例えば、銅箔から構成することができる。このフレキシブル基板からなる回路基板３の厚みは、十分な柔軟性を確保するうえで、例えば１００μｍ以下とするのが好ましい。
【００６２】
第２の回路基板１１としては、例えば、ガラス・エポキシ基板、ビルドアップ基板、全層樹脂ＩＶＨ基板、ポリイミド基板、液晶ポリマ基板、セラミック基板などがあげられる。また、第２の回路基板１１は、片面基板、両面基板、多層基板を用いることもできる。この第２の回路基板１１に形成される電極１１ａは、例えば、銅箔から構成されている。
【００６３】
導電性材料１２は、例えば導電性を有する金属、あるいは導電性接着剤、あるいは導電性金属＋導電性接着剤などとすることができる。この導電性を有する金属としては、例えば、はんだ、金、銅、アルミ、ニッケル、はんだなどを用いることができる。また、導電性接着剤としては、樹脂中に導電性フィラーを混入したものがあげられる。
【００６４】
半導体素子１の他方面と第２の回路基板１１の一方面とを固定するための接着剤として、例えば熱伝導率の高い接着剤などを用いれば、半導体素子１の放熱性が向上し、高機能な半導体装置を提供できる。
【００６５】
その他の構成材料に関しては実施形態２と同様なので説明は省略する。
【００６６】
ここで、図６（ａ）に示した半導体装置の製造方法を説明する。
【００６７】
半導体素子１に凸状電極２を形成する方法と、回路基板３に貫通孔電極８を形成する方法は実施形態２に記載した方法と同じとするので説明を省略する。凸状電極２と貫通孔電極８を接続する方法についても実施形態２に記載した方法と同じとするので説明を省略する。
【００６８】
そして、フレキシブル基板からなる回路基板３と第２の回路基板１１とを接続する方法としては、例えば予めクリームはんだを第２の回路基板１１あるいは回路基板３の所定位置にディスペンス法あるいは印刷により塗布した後、回路基板３を位置あわせして第２の回路基板１１に搭載する。その後、リフロー炉に投入することで加熱し、はんだを溶融させて回路基板３と第２の回路基板１１とを電気的に接続する。回路基板３を第２の回路基板１１に接続するほかの例としては、予め導電性接着剤を第２の回路基板１１あるいは回路基板３の所定位置にディスペンス法あるいは印刷により塗布した後、回路基板３を位置あわせして第２の回路基板１１に搭載する。その後、リフロー炉あるいはオーブンに投入し、加熱することで導電性接着剤を硬化させて回路基板３と第２の回路基板１１とを電気的に接続する方法がある。なお、半導体素子１の裏面と第２の回路基板１１とを固定する必要がある場合には次のような方法がある。回路基板３を第２の回路基板１１に搭載する前に、第２の回路基板１１の半導体素子１の搭載領域あるいは半導体素子１の裏面にディスペンス法あるいは印刷法により接着剤を塗布しておき、半導体素子１と第２の回路基板１１とを接着する工程を含んでもよい。これにより半導体素子１は、第２の回路基板１１に固定され安定する。また半導体素子１の放熱性も良好になる。接着剤の種類としては熱硬化型を選択した場合は、半導体素子１を第２の回路基板１１に搭載後、加熱することで接着剤を硬化させる。
【００６９】
なお、凸状電極２と貫通孔電極８とを接続する工程と、フレキシブル基板からなる回路基板３と第２の回路基板１１とを接続する工程と、半導体素子１と第２の回路基板１１とを固定する工程とはどの順番を先にやっても良い。
【００７０】
なお、この製造方法において、第２の回路基板１１より上の基本構造については実施形態２に述べた構造を用いて説明したが、基本構造は実施形態１に述べた構造であり、これに加え回路基板３をフレキシブル基板とした構成であってもよい。
【００７１】
（実施形態５）
図６（ｂ）を参照して、本発明の実施形態５に係る半導体装置を説明する。図６（ｂ）は、実施形態５の半導体装置の断面構成を模式的に示している。
【００７２】
図６（ｂ）に示す半導体装置は、図６（ａ）に示した半導体素子１とフレキシブル基板からなる回路基板３との組品を、２段あるいはそれ以上に繰り返し積み重ねる構成にしている。このようにすれば、多機能な半導体装置とすることが可能となる。
【００７３】
なお、多段に積み重ねられる半導体素子１はその下側に位置するフレキシブル基板からなる回路基板３の他方面に例えば接着剤などで固定されていてもよい。このように半導体素子１と回路基板３とを固定した場合、振動に強い構造にできる。
【００７４】
ここで、図６（ｂ）に示した半導体装置の製造方法を説明する。
【００７５】
半導体素子１に凸状電極２を形成する方法、回路基板３に貫通孔電極８を形成する方法、ならびに凸状電極２と貫通孔電極８を接続する方法は実施形態２に記載した方法と同じとするので説明を省略する。
【００７６】
フレキシブル基板からなる回路基板３を第２の回路基板１１に多段に積層していく方法としては、例えば、上記図６（ａ）に示す半導体装置の製造方法を繰り返す方法がある。もう一つの例としては、予め第２の回路基板１１あるいは各々の回路基板３（フレキシブル基板）の所定の位置にクリームはんだをディスペンス法あるいは印刷により塗布した後、各々の回路基板３（フレキシブル基板）を位置あわせして第２の回路基板１１に搭載する。その後、リフロー炉に投入することで加熱し、一括してはんだを溶融させて回路基板３（フレキシブル基板）と回路基板１１とを電気的に接続する。各々の回路基板３（フレキシブル基板）を回路基板１１に接続する他の例としては、予め第２の回路基板１１あるいは各々の回路基板３（フレキシブル基板）の所定の位置に導電性接着剤をディスペンス法あるいは印刷法により塗布した後、各々の回路基板３（フレキシブル基板）を位置あわせして第２の回路基板１１に搭載する。その後リフロー炉あるいはオーブンに投入し、加熱することで一括して導電性接着剤を硬化させ各々の回路基板３（フレキシブル基板）と第２の回路基板１１とを電気的に接続する方法がある。
【００７７】
なお、半導体素子１の他方面を第２の回路基板１１に固定する必要がある場合は、上記図６（ａ）に示す半導体装置の製造方法と同様な方法で固定する。各々の半導体素子１の他方面と各々の回路基板３（フレキシブル基板）とを接続する必要がある場合には、半導体素子１の他方面あるいは回路基板３（フレキシブル基板）の所定位置に接着剤を塗布しておき両者を接続・固定する。
【００７８】
また、図６（ｂ）に示す半導体装置において、第２の回路基板１１より上の基本構造については実施形態２に述べた構造を用いて説明したが、基本構造は実施形態１に述べた構造であり、これに加え回路基板３をフレキシブル基板とした構成であってもよい。
【００７９】
なお、図６（ａ）（ｂ）で説明した構成において、回路基板３の貫通孔電極８を実施形態１で示した凹状電極４とすることができる。
【００８０】
（実施形態６）
図６（ｃ）を参照して、本発明の実施形態６に係る半導体装置を説明する。図６（ｃ）は、実施形態６の半導体装置の断面構成を模式的に示している。
【００８１】
図６（ｃ）に示す半導体装置は、図４に示す実施形態３の構成を基本構成として、回路基板３をフレキシブル基板とし、半導体素子１の他方面を第２の回路基板１１の一方面に向き合わせて取り付け、この第２の回路基板１１にフレキシブル基板からなる回路基板３を電気的に接続した構成にしている。この場合、実施形態３で述べた効果を得ることができる。しかも、この形態において、半導体素子１とフレキシブル基板からなる回路基板３と第２の半導体素子１０との組品を、２段あるいはそれ以上に繰り返し積み重ねる構成にすることができる。このようにすれば、多機能な半導体装置とすることが可能となる。
【００８２】
ここで、図６（ｃ）に示した半導体装置の製造方法を説明する。
【００８３】
半導体素子１に凸状電極２を形成する方法、回路基板３に貫通孔電極８を形成する方法、ならびに半導体素子１の凸状電極２と回路基板３の貫通孔電極８および第２の半導体素子１０とを接続する方法については、実施形態３に記載した方法と同じとするので説明を省略する。
【００８４】
フレキシブル基板からなる回路基板３と第２の回路基板１１とを接続する方法については、図６（ａ）に示す実施形態４の製造方法と同じとするので説明を省略する。但し、半導体素子１の他方面を第２の回路基板１１に固定する必要がある場合は、図６（ａ）に示す実施形態４の製造方法と同じ方法で固定する。なお、第２の回路基板１１の上の部分を繰り返し重ねていく多段積層構成にする方法としては、図６（ｂ）に示す実施形態５の製造方法と同じ方法とすることができる。
【００８５】
ところで、図６（ａ）〜（ｃ）に示した半導体装置では、半導体素子１，１０とフレキシブル基板からなる回路基板３との対向間に実施形態２、３でも述べた樹脂５を介在させていないが、この樹脂を介在させることで、半導体素子１，１０とフレキシブル基板からなる回路基板３との接合を強化し、信頼性を向上させることも可能である。
【産業上の利用可能性】
【００８６】
微細ピッチ接続技術を用いた小型の半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【００８７】
【図１】本発明の実施形態１に係る半導体装置の構成を模式的に示す断面図である。
【図２】本発明の実施形態２に係る半導体装置の構成を模式的に示す断面図である。
【図３】本発明の実施形態２の製造方法を説明する図である。
【図４】本発明の実施形態３に係る半導体装置の構成を模式的に示す断面図である。
【図５】本発明の実施形態３の製造方法を説明する図である。
【図６】本発明の実施形態４，５，６に係る半導体装置の構成を模式的に示す断面図である。
【図７】従来の半導体装置の実装構成、製造方法、問題点を示した図である。
【符号の説明】
【００８８】
１  半導体素子
２  凸状電極
３  回路基板
４  凹状電極
５  樹脂
６  ビルドアップ層
７  コア層
８  貫通孔電極
９  配線パターン
１０  第２の半導体素子
１１  第２の回路基板
１２  導電材料
【図１】
2005347513.tif 000003
【図２】
2005347513.tif 000004
【図３】
2005347513.tif 000005
【図４】
2005347513.tif 000006
【図５】
2005347513.tif 000007
【図６】
2005347513.tif 000008
【図７】
2005347513.tif 000009