(57)【要約】【課題】  演出に用いる演出用データの容量を増加させることができるとともに、高性能なプロセッサを使用しないことにより遊技機のコストの上昇を回避する。【解決手段】  演出制御用ＣＰＵ１０１が各画像のアドレス情報を参照してチップセレクト（１）信号でデータの読み出しを有効とするＣＧＲＯＭ（Ｂ）８３またはＣＧＲＯＭ（Ｂ’）８４を選択する。ＶＤＰ８１が制御信号にもとづいてチップセレクト（２）信号でデータの読み出しを有効とするＣＧＲＯＭ（Ａ）８２またはＣＧＲＯＭ８３，８４を選択する。ＶＤＰ８１は、アドレス信号をＣＧＲＯＭ８２〜８４に出力して、チップセレクト（１）（２）信号で選択された一のＣＧＲＯＭから画像データの読み出しを行う。【選択図】  図４
2005087334.tif 000002
【特許請求の範囲】
【請求項１】
遊技者が所定の遊技を実行可能であり、所定の遊技の結果として特定結果が得られたときに、遊技者にとって有利な特定遊技状態に制御する遊技機であって、
遊技機に設けられている電気部品に演出を実行させるために用いられる演出用データを格納する複数のデータ格納手段と、
前記電気部品に演出を実行させるときに、前記データ格納手段に格納された前記演出用データを読み出すことを指示する制御指令信号を出力する演出制御用マイクロコンピュータと、
前記制御指令信号が入力されたことにより、前記データ格納手段に割り当てたアドレスのうち該制御指令信号により示されるアドレスに格納される前記演出用データを読み出し、読み出した前記演出用データを用いて前記電気部品に演出を実行させるコントローラＩＣと、を備え、
該コントローラＩＣは、前記制御指令信号により示される一つアドレスに対して、前記複数のデータ格納手段を対象として前記演出用データを読み出すことが可能であり、
前記演出制御用マイクロコンピュータは、前記複数のデータ格納手段に格納された前記演出用データを用いて演出を実行させるときに、前記制御指令信号を前記コントローラＩＣに出力する前から、前記複数のデータ格納手段のうち今回の演出の実行に用いる前記演出用データを格納しているデータ格納手段に対して、当該データ格納手段からのデータの読み出しを有効にする有効化信号を出力する有効化信号出力手段を含み、
前記コントローラＩＣは、前記有効化信号が入力されているデータ格納手段に割り当てられたアドレスに格納される前記演出用データを読み出す
ことを特徴とする遊技機。
【請求項２】
演出制御用マイクロコンピュータが電気部品に連続的な演出を実行させるときに、コントローラＩＣが続けて読み出す複数の演出用データは、複数のデータ格納手段のうちの一のデータ格納手段にまとめて格納されている
請求項１記載の遊技機。
【請求項３】
演出制御用マイクロコンピュータは、単一の信号線における信号レベルによって、有効化信号のデータの読み出しを有効にする入力状態とデータの読み出しを有効にしない非入力状態とを切り替え、
複数のデータ格納手段は、第１のデータ格納手段と第２のデータ格納手段の２つであり、
該第１および第２のデータ格納手段は、演出制御用マイクロコンピュータからの単一の信号線が途中で分岐して各々に接続されるとともに、一方の分岐線には信号レベルを反転させる反転回路が設けられ、
前記第１および第２のデータ格納手段のいずれか一方が有効化信号の入力状態になっているときは、他方が有効化信号の非入力状態になる
請求項１または請求項２記載の遊技機。
【請求項４】
複数のデータ格納手段とは別に、該データ格納手段に格納されている演出用データよりも読み出される頻度の高い演出用データを格納する高頻度データ格納手段を備えた
請求項１から請求項３のうちのいずれかに記載の遊技機。
【請求項５】
電気部品は、各々を識別可能な複数種類の識別情報を含む画像を表示可能な画像表示装置を含み、
複数のデータ格納手段は、前記画像表示装置に画像を表示させるために用いる演出用データとしての画像データを格納し、
コントローラＩＣは、前記複数のデータ格納手段から前記画像データを読み出し、読み出した前記画像データを用いて前記画像表示装置に画像を表示させるマイクロコントローラである
請求項１から請求項４のうちのいずれかに記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技者が所定の遊技を実行可能であり、所定の遊技の結果として特定結果が得られたときに、遊技者にとって有利な特定遊技状態に制御するパチンコ遊技機やスロットマシン等の遊技機に関する。
【背景技術】
【０００２】
パチンコ遊技機では、識別情報として特別図柄を表示する可変表示手段の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。また、可変表示手段において最終停止図柄となる図柄以外の図柄が、所定時間継続して、特定の表示結果と一致している状態で停止、揺動、拡大縮小もしくは変形している状態、または、複数の図柄が同一図柄で同期して変動したり、表示図柄の位置が入れ替わっていたりして、最終結果が表示される前で大当り発生の可能性が継続している状態（以下、これらの状態をリーチ状態という。）において行われる演出をリーチ演出という。
【０００３】
ところで、パチンコ遊技機には、各種データを格納するＲＯＭが設けられている。一般に、ＲＯＭに格納されているデータを読み出す場合、プロセッサからアドレスを指定するアドレス信号をＲＯＭに出力することにより、アドレス信号で指定された番地に格納されているデータが読み出される。このアドレス信号を送出するための信号線がアドレスバスである。このバスの本数、つまり指定できるアドレスの桁数が多いほど多くの番地を直接指定することができる。なお、アドレスバスで指定できる番地の範囲をアドレス空間という。
【０００４】
例えば特許文献１に記載された従来のパチンコ遊技機では、１６ビットのアドレス信号（ＡＤＲ００〜ＡＤＲ１５）から１６種類のラッチＩＣをイネーブル状態とするためのチップセレクト信号（ＣＳ００〜ＣＳ１５）を生成し、生成したチップセレクト信号を出力することによりデータの読み出しを行っている。
【０００５】
【特許文献１】特開平１１−７６５６５号公報（段落００１６，００１７、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
今日、パチンコ遊技機において、遊技演出に用いるデータの容量が大きくなっている。例えば、実写等に代表される高解像度の画像を遊技演出に用いることにより、画像の高解像度化に伴って画像データの容量が大きくなっている。しかし、データの容量が大きくなると、データを格納するＲＯＭの容量も大きくする必要があり、アドレス空間も広くする必要がある。一方、広いアドレス空間にアクセス可能な高性能なプロセッサ（例えば画像データの画像処理を行うＶＤＰ）を使用すると、遊技機のコストの上昇を招いてしまうという問題がある。
【０００７】
特許文献１に記載された従来の遊技機においても、１６種類のラッチＩＣをイネーブル状態とするためのチップセレクト信号（ＣＳ００〜ＣＳ１５）が用いられているが、１６種類以上のラッチＩＣをイネーブル状態とすることができるようにしてアドレス空間を広くするためには、信号線の本数を多くする必要があり、その結果、コストの上昇を招いてしまう。
【０００８】
そこで、本発明は、読み出し可能なデータの容量を増加させることができるとともに、コストが上昇してしまうのを回避することができる遊技機を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明による遊技機は、遊技者が所定の遊技を実行可能であり、所定の遊技の結果として特定結果が得られたときに（例えば可変表示装置９に可変表示される識別情報の表示結果が特定表示結果（大当り図柄）となったときに）、遊技者にとって有利な特定遊技状態（例えば大当り遊技状態）に制御する遊技機であって、遊技機に設けられている電気部品（例えば可変表示装置９やスピーカ２７）に演出を実行させるために用いられる演出用データ（例えば画像データや音声データ）を格納する複数のデータ格納手段（例えばＣＧＲＯＭ８２〜８４や音声データＲＯＭ７０２〜７０４）と、電気部品に演出を実行させるときに、データ格納手段に格納された演出用データを読み出すことを指示する制御指令信号（例えば制御信号または指令信号）を出力する演出制御用マイクロコンピュータ（例えば演出制御用ＣＰＵ１０１を含む演出制御用マイクロコンピュータ１００）と、制御指令信号が入力されたことにより、データ格納手段に割り当てたアドレス（例えば図５に示す「０００００００ｈ」〜「１ＦＦＦＦＦＦｈ」）のうち該制御指令信号により示されるアドレス（例えば「０００００００ｈ」〜「１ＦＦＦＦＦＦｈ」の範囲内におけるデータの格納領域の先頭アドレス）をデータ格納手段に対して指定し、指定した該アドレスに格納される演出用データを読み出し、読み出した演出用データを用いて電気部品に演出を実行させるコントローラＩＣ（例えばＶＤＰ８１や音声合成用ＩＣ７０１）と、を備え、該コントローラＩＣは、制御指令信号により示される一つのアドレスに対して、複数のデータ格納手段（例えば同一のアドレス「１００００００ｈ」〜「１ＦＦＦＦＦＦｈ」が重複して割り当てられたＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４や、音声データＲＯＭ（Ｂ）７０３および音声データＲＯＭ（Ｂ’）７０４）を対象として演出用データを読み出すことが可能であり、演出制御用マイクロコンピュータは、複数のデータ格納手段に格納された演出用データを用いて演出を実行させるときに、制御指令信号をコントローラＩＣに出力する前（例えばステップＳ２０５を実行する前）から、複数のデータ格納手段のうち今回の演出の実行に用いる演出用データを格納しているデータ格納手段（例えばＣＧＲＯＭ（Ｂ）８３またはＣＧＲＯＭ（Ｂ’）８４や、音声データＲＯＭ（Ｂ）７０３または音声データＲＯＭ（Ｂ’）７０４）に対して、当該データ格納手段からのデータの読み出しを有効にする有効化信号（例えばチップセレクト（１）信号）を出力する有効化信号出力手段（例えばステップＳ２０３，Ｓ２０４を実行する部分）を含み、コントローラＩＣは、有効化信号が入力されているデータ格納手段（例えばチップセレクト（１）信号を入力するＣＥ￣端子がロウレベルとなっているＣＧＲＯＭや音声データＲＯＭ）に割り当てられたアドレスに格納される演出用データを読み出す（例えばステップＳ２２４を実行する）ことを特徴とする。なお、上記の本発明において、複数のデータ格納手段の具体例として、３つのＣＧＲＯＭ８２〜８４や３つの音声データＲＯＭ７０２〜７０４があげられているが、複数のデータ格納手段にＣＧＲＯＭ（Ａ）８２や音声データＲＯＭ（Ａ）７０２が含まれていなくても、本発明を実現可能である。
【００１０】
演出制御用マイクロコンピュータが電気部品に連続的な演出（例えばリーチ演出後のスーパーリーチ演出や、リーチ演出後の大当り遊技演出など）を実行させるときに、コントローラＩＣが続けて読み出す複数の演出用データは、複数のデータ格納手段のうちの一のデータ格納手段にまとめて格納されている（例えば、図５に示すように、複数のムービー画像データ（１）〜（３）はＣＧＲＯＭ（Ｂ）８３にまとめて格納され、複数のムービー画像データ（４）〜（６）はＣＧＲＯＭ（Ｂ’）８４にまとめて格納されている）のが好ましい。
【００１１】
演出制御用マイクロコンピュータは、単一の信号線における信号レベル（例えばハイレベルとロウレベル）によって、有効化信号のデータの読み出しを有効にする入力状態（例えばオン状態）とデータの読み出しを有効にしない非入力状態（例えばオフ状態）とを切り替え、複数のデータ格納手段は、第１のデータ格納手段（例えばＣＧＲＯＭ（Ｂ）８３や音声データＲＯＭ（Ｂ）７０３）と第２のデータ格納手段（例えばＣＧＲＯＭ（Ｂ’）８４や音声データＲＯＭ（Ｂ’）７０４）の２つであり、第１および第２のデータ格納手段は、演出制御用マイクロコンピュータからの単一の信号線が途中で分岐して各々に接続されるとともに、一方の分岐線には信号レベルを反転させる反転回路（例えばインバータ）が設けられ（図４参照）、第１および第２のデータ格納手段のいずれか一方が有効化信号の入力状態になっているとき（例えば、チップセレクト（１）信号がオン状態であってインバータで極性が反転されたロウレベルの信号が入力されているとき、またチップセレクト（１）信号がオフ状態であってインバータで極性が反転されたハイレベルの信号が入力されているとき）は、他方が有効化信号の非入力状態になる（例えば、チップセレクト（１）信号がオン状態であってインバータを介さずにハイレベルの信号が入力され、またチップセレクト（１）信号がオフ状態であってインバータを介さずにロウレベルの信号が入力される）ように構成されていてもよい。
【００１２】
複数のデータ格納手段とは別に、データ格納手段に格納されている演出用データよりも読み出される頻度の高い演出用データ（例えば、特別図柄、予告キャラクタ、背景、保留表示などの画像データや、特別図柄の変動中における通常演出や予告演出時などに使用される音声データ：なお、データ格納手段に格納されている演出用データ（例えばリーチ演出等に用いられるムービー画像データ）よりも相対的に読み出される頻度が高いデータであれば、以上に示した画像データや音声データの全てが格納されていなくてもよく、また、これら以外の画像データや音声データが格納されていてもよい）を格納する高頻度データ格納手段（例えばＣＧＲＯＭ（Ａ）８２や音声データＲＯＭ（Ａ）７０２）を備えた構成とされていてもよい。
【００１３】
電気部品は、各々を識別可能な複数種類の識別情報を含む画像（例えば特別図柄等の画像）を表示可能な画像表示装置（例えば可変表示装置９）を含み、複数のデータ格納手段は、画像表示装置に画像を表示させるために用いる演出用データとしての画像データを格納し（例えばＣＧＲＯＭ８２〜８４は画像データを格納し）、コントローラＩＣは、複数のデータ格納手段から画像データを読み出し、読み出した画像データを用いて画像表示装置に画像を表示させるマイクロコントローラ（例えば図１０に示す画像読出展開処理を実行するＶＤＰ８１）である構成とされていてもよい。
【発明の効果】
【００１４】
以上のように、請求項１記載の発明では、コントローラＩＣが、制御指令信号により示される一つのアドレスに対して、複数のデータ格納手段を対象として演出用データを読み出すことが可能であり、演出制御用マイクロコンピュータが、複数のデータ格納手段に格納された演出用データを用いて演出を実行させるときに、制御指令信号をコントローラＩＣに出力する前から、複数のデータ格納手段のうち今回の演出の実行に用いる演出用データを格納しているデータ格納手段に対して、当該データ格納手段からのデータの読み出しを有効にする有効化信号を出力する有効化信号出力手段を含み、コントローラＩＣが、有効化信号が入力されているデータ格納手段に割り当てられたアドレスに格納される演出用データを読み出すように構成されているので、コントローラＩＣが読み出し可能なデータ格納手段に格納されている演出用データの容量を増加させることができるとともに、アドレス空間を広くする必要がないため高性能なコントローラＩＣを使用する必要がなく、遊技機のコストが上昇してしまうのを回避することができる。
【００１５】
請求項２記載の発明では、演出制御用マイクロコンピュータが電気部品に連続的な演出を実行させるときに、コントローラＩＣが続けて読み出す複数の演出用データが、複数のデータ格納手段のうちの一のデータ格納手段にまとめて格納されているので、異なる演出用データにもとづいて続けて演出をするときに、データ格納手段に対する有効化信号の切り替えを行う必要がなくなり、演出用データの読み出し間違い（ミス）が発生するのを極力低減することができる。
【００１６】
請求項３記載の発明では、演出制御用マイクロコンピュータが、単一の信号線における信号レベルによって、有効化信号のデータの読み出しを有効にする入力状態とデータの読み出しを有効にしない非入力状態とを切り替え、複数のデータ格納手段が、第１のデータ格納手段と第２のデータ格納手段の２つであり、該第１および第２のデータ格納手段が、演出制御用マイクロコンピュータからの単一の信号線が途中で分岐して各々に接続されるとともに、一方の分岐線には信号レベルを反転させる反転回路が設けられ、第１および第２のデータ格納手段のいずれか一方が有効化信号の入力状態になっているときは、他方が有効化信号の非入力状態になるように構成されているので、演出制御用マイクロコンピュータと第１および第２のデータ格納手段とを接続するための配線コストを削減することができる。
【００１７】
請求項４記載の発明では、複数のデータ格納手段とは別に、データ格納手段に格納されている演出用データよりも読み出される頻度の高い演出用データを格納する高頻度データ格納手段を含む構成とされているので、演出用データの内容に応じて使い分けされる２以上のデータ格納手段に高頻度で読み出される演出用データを格納しないことにより、当該演出用データの読み出し間違いが発生するのを極力低減することができる。
【００１８】
請求項５記載の発明では、電気部品が、各々を識別可能な複数種類の識別情報を含む画像を表示可能な画像表示装置を含み、複数のデータ格納手段が、画像表示装置に画像を表示させるために用いる演出用データとしての画像データを格納し、コントローラＩＣが、複数のデータ格納手段から画像データを読み出し、読み出した画像データを用いて画像表示装置に画像を表示させるマイクロコントローラとしたので、画像表示に用いる画像データ量を増加させることができ、画像の高解像度化を容易に実現することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の一実施形態を図面を参照して説明する。まず、遊技機の一例である第１種パチンコ遊技機の遊技盤の構成について説明する。図１は、パチンコ遊技機における遊技盤の前面を示す正面図である。
【００２０】
図１に示すように、パチンコ遊技機は、遊技盤６が着脱可能に取り付けられている。遊技盤６は、遊技盤６を構成する板状体と、その板状体に取り付けられた種々の部品とを含む構造体である。また、遊技盤６の前面には遊技領域７が形成されている。
【００２１】
遊技領域７の中央付近には、各々を識別可能な識別情報としての図柄を可変表示する複数の可変表示部を含む可変表示装置（特別可変表示部）９が設けられている。可変表示装置９には、例えば「左」、「中」、「右」の３つの可変表示部（図柄表示エリア）がある。なお、可変表示部は固定的な領域であってもよいが、遊技進行中に、可変表示装置９の表示領域において移動したり大きさが変化してもよい。
【００２２】
可変表示装置９には、特別図柄の他に、特別図柄とは別の背景画像やキャラクタ画像等も表示される。その場合、それらの画像としてスプライト画像やムービー画像が用いられる。スプライト画像は、静的画像を表示するための所定の形（例えば矩形）の画像である。スプライト画像は、主に背景画像を表示したり、特別図柄やキャラクタを登場させたり変化させたりするような簡易的な動画表示を行う際に用いられる。また、ムービー画像は、動画像（映像）を所定の形状内（例えば矩形内）に表示する画像である。ムービー画像は、主に実写画像に代表される多色画像によるリアリティのある動画表示を行う際に用いられる。この実施の形態では、スプライト画像やムービー画像で実現させるキャラクタや図柄などの表示画面の一部に表示されるひとかたまりの画像のことを部品画像という。複数種類の部品画像は、それぞれ合成されて可変表示装置９で表示される。例えば、背景画像のスプライト画像と、可変表示される特別図柄のスプライト画像と、特別なキャラクタのムービー画像とが合成されて可変表示装置９に表示されるような場合である。
【００２３】
また、可変表示装置９には、始動入賞口１４に遊技球が入賞したこと、すなわち、可変表示の実行条件が成立したことを示す始動入賞記憶を表示する特別図柄始動記憶表示エリア（始動記憶表示エリア）１８が設けられている。始動記憶表示エリア１８は、始動入賞口１４に入った有効入賞球数すなわち始動入賞記憶数を特定可能に複数の始動入賞記憶を個別に表示する。具体的には、始動記憶表示エリア１８は、始動入賞口１４への入賞がある毎に左から順番に最大４つの始動入賞記憶を個別に表示する。つまり、有効始動入賞（始動入賞記憶数が４未満のときの始動入賞）がある毎に、始動記憶表示エリア１８に表示される始動入賞記憶数を１増やす。そして、特別図柄の可変表示が開始される毎に、始動記憶表示エリア１８に表示される始動入賞記憶数を１減らす。始動記憶表示エリア１８に表示される始動入賞記憶によって特別図柄の可変表示が開始されていない始動入賞記憶数を遊技者に報知する。可変表示装置９の始動記憶表示エリア１８に表示される始動入賞記憶の表示のことを保留表示という。この実施の形態では、保留表示はスプライト画像で実現される。
【００２４】
なお、図柄表示エリアと始動記憶表示エリア１８とが区分けされて設けられているので、可変表示中も始動入賞記憶数が表示された状態とすることができる。また、始動記憶表示エリア１８を図柄表示エリアの一部に設けるようにしてもよく、この場合には、可変表示中は始動入賞記憶数の表示を中断するようにすればよい。また、この実施の形態では、始動記憶表示エリア１８を可変表示装置９に設けるようにしているが、始動入賞記憶数を表示する表示器（特別図柄始動記憶表示器）を可変表示装置９とは別個に設けるようにしてもよい。
【００２５】
可変表示装置９の下方には、始動入賞口１４としての可変入賞球装置１５が設けられている。始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１４ａによって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２６】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。開閉板２０は大入賞口を開閉する手段である。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖ入賞領域）に入った入賞球はＶ入賞スイッチ２２で検出され、開閉板２０からの入賞球はカウントスイッチ２３で検出される。遊技盤６の背面には、大入賞口内の経路を切り換えるためのソレノイド２１Ａも設けられている。
【００２７】
ゲート３２に遊技球が入賞しゲートスイッチ３２ａで検出されると、普通図柄始動入賞記憶が上限に達していなければ、所定の乱数値が抽出される。そして、普通図柄表示器１０において表示状態が変化する可変表示を開始できる状態であれば、普通図柄表示器１０の表示の可変表示が開始される。普通図柄表示器１０において表示状態が変化する可変表示を開始できる状態でなければ、普通図柄始動入賞記憶の値が１増やされる。普通図柄表示器１０の近傍には、普通図柄始動入賞記憶数を表示する４つのＬＥＤによる表示部を有する普通図柄始動記憶表示器４１が設けられている。ゲート３２への入賞がある毎に、普通図柄始動記憶表示器４１は点灯するＬＥＤを１増やす。そして、普通図柄表示器１０の可変表示が開始される毎に、点灯するＬＥＤを１減らす。なお、特別図柄と普通図柄とを一つの可変表示装置で可変表示するように構成することもできる。その場合には、特別可変表示部と普通可変表示部とは１つの可変表示装置で実現される。
【００２８】
この実施の形態では、左右のランプ（点灯時に図柄が視認可能になる）が交互に点灯することによって普通図柄の可変表示が行われ、可変表示は所定時間（例えば２９．２秒）継続する。そして、可変表示の終了時に左側のランプが点灯すれば当りとなる。当りとするか否かは、ゲート３２に遊技球が入賞したときに抽出された乱数の値が所定の当り判定値と一致したか否かによって決定される。普通図柄表示器１０における可変表示の表示結果が当りである場合に、可変入賞球装置１５が所定回数、所定時間だけ開状態になって遊技球が入賞しやすい状態になる。すなわち、可変入賞球装置１５の状態は、普通図柄の停止図柄が当り図柄である場合に、遊技者にとって不利な状態から有利な状態に変化する。
【００２９】
さらに、特別遊技状態としての確変状態では、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数とのうちの一方または双方が高められ、遊技者にとってさらに有利になる。また、確変状態等の所定の状態では、普通図柄表示器１０における可変表示期間（変動時間）が短縮されることによって、遊技者にとってさらに有利になるようにしてもよい。
【００３０】
遊技盤６には、複数の入賞口２９，３０，３３，３９が設けられ、遊技球の入賞口２９，３０，３３への入賞は、それぞれ入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される飾りランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。
【００３１】
なお、図１には示されていないが、遊技領域７の外周には、効果音や音声を発するスピーカや各種ランプが設けられている。パチンコ遊技機は、額縁状に形成されたガラス扉枠を有し、ガラス扉枠の下部表面には打球供給皿（上皿）がある。打球供給皿の下部には、打球供給皿に収容しきれない遊技球を貯留する余剰球受皿と打球を発射する打球操作ハンドル（操作ノブ）が設けられている。
【００３２】
打球発射装置から発射された遊技球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が始動入賞口１４に入り始動口スイッチ１４ａで検出されると、図柄の可変表示を開始できる状態であれば、可変表示装置９において特別図柄が可変表示（変動）を始める。図柄の可変表示を開始できる状態でなければ、始動入賞記憶数を１増やす。
【００３３】
可変表示装置９における特別図柄の可変表示は、一定時間が経過したときに停止する。停止時の特別図柄の組み合わせが大当り図柄（特定表示態様）であると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球がＶ入賞領域に入賞しＶ入賞スイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００３４】
停止時の可変表示装置９における特別図柄の組み合わせが確率変動を伴う大当り図柄（確変図柄）の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、確変状態という遊技者にとってさらに有利な状態（特別遊技状態）となる。
【００３５】
図２は、遊技制御基板および演出制御基板の構成例を示すブロック図である。図２に示すように、パチンコ遊技機には、主基板（遊技制御基板）３１および演出制御基板８０が設置されている。なお、図２には示されていないが、パチンコ遊技機には、主基板３１および演出制御基板８０以外に、払出制御基板、ランプドライバ基板、音声出力基板および電源基板が設置されている。遊技制御基板には、遊技の進行を制御する遊技制御手段が搭載されている。遊技制御手段は、以下に説明するように、主基板３１に搭載されている遊技制御用マイクロコンピュータ５０や各種回路等で実現される。
【００３６】
図２に示すように、主基板３１には、プログラムに従ってパチンコ遊技機を制御する遊技制御用マイクロコンピュータ（基本回路）５０と、始動口スイッチ１４ａからの信号を遊技制御用マイクロコンピュータ５０に与えるスイッチ回路５８とが搭載されている。なお、図２には示されていないが、スイッチ回路５８は、始動口スイッチ１４ａ以外のゲートスイッチ３２ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａからの信号も遊技制御用マイクロコンピュータ５０に与える。
【００３７】
また、図２には示されていないが、主基板３１には、可変入賞球装置１５を開閉するソレノイド１６、開閉板２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａを遊技制御用マイクロコンピュータ５０からの指令に従って駆動するソレノイド回路も搭載されている。さらに、主基板３１には、遊技制御用マイクロコンピュータ５０から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示装置９における図柄の可変表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号を、遊技機裏面に設置されている情報端子盤を介してホールコンピュータ等の外部装置に対して出力する情報出力回路も搭載されている。
【００３８】
なお、始動口スイッチ１４ａ等のスイッチは、センサと称されているものでもよい。すなわち、遊技球を検出できる遊技媒体検出手段（この例では遊技球検出手段）であれば、その名称を問わない。
【００３９】
遊技制御用マイクロコンピュータ５０は、遊技（ゲーム）制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段（変動データを記憶する手段）としてのＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。なお、ＣＰＵ５６はＲＯＭ５４に格納されているプログラムに従って制御を実行するので、以下、ＣＰＵ５６が実行する（または、処理を行う）ということは、具体的には、ＣＰＵ５６がプログラムに従って制御を実行することである。このことは、遊技制御手段以外の他の制御手段に搭載されているＣＰＵについても同様である。
【００４０】
また、ＲＡＭ（ＣＰＵ内蔵ＲＡＭであってもよい。）５５の一部または全部が、電源基板において作成されるバックアップ電源によってバックアップされているバックアップＲＡＭである。すなわち、遊技機に対する電力供給が停止しても、所定期間は、ＲＡＭ５５の一部または全部の内容は保存される。
【００４１】
遊技制御用マイクロコンピュータ５０には、大当り判定等に用いる各種乱数を生成するカウンタ５６Ａが設けられている。カウンタ５６Ａは、乱数値として用いられるカウント値を所定の数値範囲で更新する。なお、カウンタ５６Ａは、遊技制御用マイクロコンピュータ５０に内蔵されているが、遊技制御用マイクロコンピュータ５０外部の外部カウンタとして設けられていてもよい。乱数抽出格納手段５６Ｂは、始動入賞の発生（始動口スイッチ１４ａからの検出信号の入力）にもとづいて、カウンタ５６Ａで更新されている各種カウント値を抽出し、抽出したカウント値を始動入賞記憶としてＲＡＭ５５における始動入賞記憶数に対応した保存領域５５Ａに格納する。
【００４２】
開始時判定手段５６Ｃは、特別図柄の変動を開始できる状態となったとき（可変表示の開始条件が成立したとき）に、保存領域５５Ａに格納されている変動を開始する始動入賞記憶における、大当り判定およびリーチ判定に用いられるカウント値を読み出す。そして、開始時判定手段５６Ｃは、読み出したカウント値にもとづいて、大当り（確変大当りまたは非確変大当り）とするか否か、リーチとするか否かを判定する。
【００４３】
変動パターン決定手段５６Ｄは、保存領域５５Ａに格納されている変動を開始する始動入賞記憶における、特別図柄の変動パターンを決定するために用いられるカウント値を読み出す。そして、変動パターン決定手段５６Ｄは、読み出したカウント値にもとづいて、開始時判定手段５６Ｃの判定結果に応じた特別図柄の変動パターンを決定する。
【００４４】
コマンド送信手段５６Ｅは、複数種類の演出手段（可変表示装置９、スピーカ、ランプ・ＬＥＤ等）の制御を実行させるための演出制御コマンドを演出制御基板に搭載されている演出制御手段に送信する。演出制御コマンドとしては、始動入賞記憶数を指定する演出制御コマンドや、変動パターン決定手段５６Ｄによって決定された変動パターンを指定する演出制御コマンドがある。なお、その他にも、可変表示装置９において表示される特別図柄の停止図柄を指定する演出制御コマンドなどがある。
【００４５】
乱数抽出格納手段５６Ｂ、開始時判定手段５６Ｃ、変動パターン決定手段５６Ｄおよびコマンド送信手段５６Ｅは、ＣＰＵ５６がプログラムに従って実行する処理として実現される。また、始動入賞記憶数に対応する保存領域５５Ａは、ＲＡＭ５５における所定領域に設けられている。
【００４６】
なお、遊技制御手段は、遊技球の入賞に応じて、賞球の払出制御を実行させるための払出制御コマンド（賞球個数を示すコマンド）を払出制御基板に搭載されている払出制御手段に送信する処理も実行する。
【００４７】
演出制御基板８０には、複数種類の演出手段を制御する演出制御手段が搭載されている。演出制御手段は、以下に説明するように、演出制御基板８０に搭載されている演出制御用マイクロコンピュータ１００やＶＤＰ８１、ＣＧＲＯＭ８２〜８４、ＶＲＡＭ８５、ドライバ１０５，１１０等で実現される。演出制御手段は、特別図柄を可変表示や始動入賞記憶の表示などを行う可変表示装置（ＬＣＤ）９の表示制御を行う。この実施の形態においては、図２には示されていないが、演出制御手段は、普通図柄を可変表示する普通図柄表示器１０の表示制御も行う。また、演出制御手段は、遊技盤６に設けられている普通図柄始動記憶表示器４１および飾りランプ２５等の表示制御（点灯／消灯制御）や各種ランプ・ＬＥＤの表示制御（点灯／消灯制御）も行う。さらに、演出制御手段は、スピーカの音出力制御も行う。
【００４８】
図２に示すように、演出制御基板８０には、プログラムに従って複数種類の演出手段（可変表示装置９等）を制御する演出制御用マイクロコンピュータ１００と、可変表示装置９の表示画面に画像を表示させるために用いられる画像データ（ＣＧデータ）の描画処理（画像処理）を行うＶＤＰ（Ｖｉｄｅｏ  Ｄｉｓｐｌａｙ  Ｐｒｏｃｅｓｓｏｒ；ＧＣＬ（Ｇｒａｐｈｉｃｓ  Ｃｏｎｔｒｏｌｌｅｒ  ＬＳＩ）ともいう）８１と、使用頻度の高い図柄やキャラクタ等の画像データなどを格納するキャラクタＲＯＭ（以下、ＣＧＲＯＭという）８２〜８４と、可変表示装置９の表示画面に表示する画像の画像データを蓄積しておくための画像メモリであるＶＲＡＭ（ビデオＲＡＭ）８４とが搭載されている。さらに、演出制御基板８０には、演出制御用マイクロコンピュータ１００から出力される点灯指示情報をランプドライバ基板に出力するドライバ１０５と、演出制御用マイクロコンピュータ１００から出力される音番号データを音声出力基板に出力するドライバ１１０とが搭載されている。
【００４９】
演出制御用マイクロコンピュータ１００は、演出制御用のプログラムに従って制御動作を行う演出制御用ＣＰＵ１０１、演出制御用のプログラム等を記憶するＲＯＭ１０２、ワークメモリとして使用される記憶手段としてのＲＡＭ１０３およびＩ／Ｏポート部１０４を含む。この実施の形態では、ＲＯＭ１０２，ＲＡＭ１０３は演出制御用ＣＰＵ１０１に内蔵されている。すなわち、演出制御用ＣＰＵ１０１は、１チップマイクロコンピュータである。
【００５０】
演出制御用マイクロコンピュータ１００において、コマンド受信手段１０１Ａは、遊技制御手段から送信された演出制御コマンドを受信し、受信した演出制御コマンドを受信コマンドバッファに格納する。コマンド解析手段１０１Ｂは、受信コマンドバッファに格納されている演出制御コマンドを読み出し、読み出した演出制御コマンドの内容を解析（判断）する。
【００５１】
Ｖブランク割込処理実行手段１０１Ｃは、ＶＤＰ８１から所定タイミングで出力される割込信号にもとづくＶブランク割込に応じてＶブランク割込処理を実行する。Ｖブランク割込処理には、例えば、画像表示する所定の画像データを格納しているＣＧＲＯＭを複数のＣＧＲＯＭ８２〜８４から選択する処理、選択したＣＧＲＯＭから所定の画像データをＶＤＰ８１に読み出させてＶＲＡＭ８５に展開させる処理、音声出力する所定の音声データを格納している音声データＲＯＭを複数の音声データＲＯＭ（図３参照）から選択する処理などが含まれている。なお、Ｖブランク割込処理の具体的な内容については、図９を参照して後で詳しく説明する。
【００５２】
演出制御プロセス実行手段１０１Ｄは、コマンド解析手段１０１Ｂによって解析された演出制御コマンドが変動パターン指定の演出制御コマンドであるか否かを確認する。そして、演出制御コマンドが変動パターン指定の演出制御コマンドである場合は、演出制御プロセス実行手段１０１Ｄは、大当りまたはリーチとなること（その可能性が高いこと）を遊技者に報知する予告演出を行うことになっているか否かと、行う場合の予告演出の演出態様とを決定し、予告演出に用いる演出手段を選択して演出態様を確定させる。そして、演出制御プロセス実行手段１０１Ｄは、変動パターンに応じたプロセスデータ１０２Ａを選択する。プロセスデータ１０２Ａには、予め定められている変動パターンの変動時間における複数の期間に分割された各期間において、複数種類の演出手段（可変表示装置９等）に所定の態様の演出を実行させるためのデータが設定されている（図８参照）。
【００５３】
演出制御プロセス実行手段１０１Ｄは、変動パターンに応じて選択されたプロセスデータ１０２Ａの内容に従って、特別図柄の変動開始前、変動中および変動停止後における複数種類の演出手段の制御を実行する。例えば、可変表示装置９の表示画面に変動パターンに応じた特別図柄の変動中における画像を表示させる制御を実行する。このとき、可変表示装置９の表示画面に画像を表示（始動入賞記憶の表示を含む）させるための指令信号がＶＤＰ８１に出力される。また、例えば、スピーカから変動パターンに応じた特別図柄の変動中における音声出力を行わせる制御を実行する。このとき、スピーカから音声出力させるための指令信号がドライバ１１０を介して音声出力基板の音声合成用ＩＣ（図３参照）に出力される。演出制御プロセス実行手段１０１Ｄは、変動時間の終了後に大当りとなるときには、可変表示装置９に大当りを表示させ、大当たり遊技中の制御（例えばラウンド数の表示制御等）を行う。
【００５４】
コマンド受信手段１０１Ａ、コマンド解析手段１０１Ｂ、Ｖブランク割込処理実行手段１０１Ｃおよび演出制御プロセス実行手段１０１Ｄは、演出制御用ＣＰＵ１０１がプログラム等に従って実行する処理として実現される。なお、プロセスデータ１０２Ａは、ＲＯＭ１０２に格納されている。
【００５５】
ＶＤＰ８１は、演出制御用ＣＰＵ１０１からの指令信号にもとづいて、３つのＣＧＲＯＭ８２〜８４のいずれかに記憶されている画像データを読み出し、読み出した画像データをＶＲＡＭ８５に転送し、画像データをＶＲＡＭ８５における表示領域外の所定領域に展開する。そして、ＶＤＰ８１は、演出制御用ＣＰＵ１０１からの指令信号にもとづいて、ＶＲＡＭ８５における所定領域に展開した画像データを表示領域に展開して、可変表示装置９の表示画面に画像を表示させる。なお、展開とは、画像データを、ＶＲＡＭ８５の指定された位置に書き込むことであり、描画とも呼ぶ。また、表示領域とは、ＶＲＡＭ８５における２次元空間の領域内に確保された、可変表示装置９の表示画面に相当する領域であり、描画領域ともいう。ＶＲＡＭ８５における表示領域内に展開された画像データが可変表示装置９に出力され、画像データに対応する画像が表示画面に表示される。
【００５６】
３つのＣＧＲＯＭ８２〜８４のうち、ＣＧＲＯＭ（Ａ）８２は、使用頻度の高い特別図柄やキャラクタ、背景などの複数種類の画像データを格納する。キャラクタとして、例えば人物、動物、または、文字、図形もしくは記号等が用いられる。なお、この実施の形態では、使用頻度の高い特別図柄やキャラクタ、背景にはスプライト画像を用いている。また、ＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４は、複数種類のムービー画像（映像）の画像データを格納する。ムービー画像の画像データ（以下、ムービー画像データという。）は、リーチ演出時や大当り演出時などの特別な演出に使用される。なお、この実施の形態では、リーチ演出時に使用されるムービー画像データ、大当り遊技演出時に使用されるムービー画像データなど、使用される演出毎に区別されてＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４における格納領域に格納されている。
【００５７】
ＶＲＡＭ８５は、例えばＳＤＲＡＭを用いて実現される。ＶＲＡＭ８５には、フレームバッファ、画像のソースデータ、表示色の特定や変更等のために用いられるパレットデータ等の表示画像に関するデータが格納される。ソースデータは画像データであり、元画像のデータという意味で、ソースデータと表現する。
【００５８】
図３は、演出制御基板、ランプドライバ基板および音声出力基板の構成例を示すブロック図である。演出制御手段において、上述したように、演出制御用マイクロコンピュータ１００は、遊技制御手段から送信される変動パターン等を指定する演出制御コマンドを受信する。また、演出制御用マイクロコンピュータ１００は、変動パターンに応じて選択されるプロセスデータ１０２Ａの内容に従って、ドライバ１１０を介して音声出力基板７０に対して音番号データを出力する。また、演出制御用マイクロコンピュータ１００は、変動パターンに応じて選択されるプロセスデータ１０２Ａの内容に従って、ドライバ１０５を介してランプドライバ基板３５に対して点灯指示情報を出力する。
【００５９】
図３に示すように、ランプドライバ基板３５は、ランプドライバ３５１とＬＥＤ駆動回路３５２とを備えている。ランプドライバ基板３５において、演出制御基板８０のドライバ１０５から出力されるプロセスデータ１０２Ａの内容に応じたランプ・ＬＥＤの点灯指示情報を入力すると、ランプドライバ３５１は、点灯指示情報にもとづいて各ランプを駆動する信号を各ランプに供給し、ＬＥＤ駆動回路３５２は、点灯指示情報にもとづいて各ＬＥＤを駆動する信号を各ＬＥＤに供給する。このように、この実施の形態では、遊技機に設けられているランプ・ＬＥＤの点灯／消灯は、プロセスデータ１０２Ａの内容に応じて演出制御手段が点灯指示情報をランプドライバ基板３５に出力することによって制御される。
【００６０】
図３に示すように、音声出力基板７０は、音声合成用ＩＣ（例えばデジタルシグナルプロセッサ）７０１と、３つの音声データＲＯＭ７０２〜７０４と、増幅回路７０５と、ボリューム７０６とを備えている。音声出力基板７０において、演出制御基板８０のドライバ１１０から出力されるプロセスデータ１０２Ａの内容に応じた音番号データは、音声合成用ＩＣ７０１に入力される。音声合成用ＩＣ７０１は、音番号データに応じた音声データを３つの音声データＲＯＭ７０２〜７０４のいずれかから読み出し、読み出した音声データに応じた音声や効果音を発生し増幅回路７０５に出力する。増幅回路７０５は、音声合成用ＩＣ７０１の出力レベルを、ボリューム７０６で設定されている音量に応じたレベルに増幅した音声信号をスピーカ２７に出力する。このように、この実施の形態では、スピーカ２７からの音声出力は、プロセスデータ１０２Ａの内容に応じて演出制御手段が音番号データを音声出力基板７０に出力することによって制御される。
【００６１】
３つの音声データＲＯＭ７０２〜７０４に格納されている音番号データに応じた音声データは、所定期間（例えば特別図柄の変動期間）における効果音または音声の出力態様を時系列的に示すデータの集まりである。音声合成用ＩＣ７０１は、音番号データを入力すると、３つの音声データＲＯＭ７０２〜７０４のいずれかに格納されている音番号データに対応する音声データに従って音出力制御を行う。音番号データに対応する音声データに従った音出力制御は、次の音番号データを入力するまで継続される。そして、音声合成用ＩＣ７０１は、次の音番号データを入力すると、新たに入力した音番号データに対応した音声データＲＯＭ７０２〜７０４内の音声データに従って音出力制御を行う。
【００６２】
３つの音声データＲＯＭ７０２〜７０４には、遊技の進行に伴って出現しうる音声や効果音を実現するための多数の音声データが格納され、それらの音声データは音番号データに対応付けられている。従って、演出制御手段は、音番号データを音声出力基板７０に出力するだけで音声出力制御を実現することができる。なお、音番号データは例えば１バイトデータであり、シリアル信号線またはパラレル信号線によって音声出力基板７０に転送される。
【００６３】
３つの音声データＲＯＭ７０２〜７０４のうち、音声データＲＯＭ（Ａ）７０２は、例えば特別図柄の変動中における通常演出（特別図柄の変動中に実行されるリーチ演出以外の演出）や予告演出（特別図柄の導出表示前に大当りやリーチの発生を遊技者に報知するための演出）時などに使用される音声や効果音のような、使用頻度の高い複数種類の音声データを格納する。なお、この実施の形態では、通常演出時に使用される音声データ、予告演出時に使用される音声データなど、使用される演出毎に区別されて音声データＲＯＭ（Ａ）７０２に格納されている。また、音声データ（Ｂ）７０３および音声データ（Ｂ’）７０４は、特別図柄の変動中におけるリーチ演出時や大当り遊技演出時などに使用される音声や効果音のような、使用頻度の高くない複数種類の特別な音声データを格納する。なお、この実施の形態では、リーチ演出時に使用される音声データ、大当り遊技演出時に使用される音声データなど、使用される演出毎に区別されて音声データＲＯＭ（Ｂ）７０３および音声データＲＯＭ（Ｂ’）７０４に格納されている。
【００６４】
なお、可変表示装置９に表示される特別図柄の仮停止タイミングや変動時間等は、遊技制御手段からの変動パターン指定の演出制御コマンドに従って一意に定まっている。すなわち、演出制御手段は、変動パターン指定の演出制御コマンドを受信したタイミングから、受信した変動パターン指定の演出制御コマンドに対応した変動時間が経過するまで、可変表示装置９における特別図柄の変動、スピーカ２７からの音声出力およびランプ・ＬＥＤ明滅表示が連動して行われるように制御を実行する。
【００６５】
図４は、３つのＣＧＲＯＭ、ＣＰＵおよびＶＤＰの相互間の信号線の接続関係を示す配線図である。図４に示すように、ＶＤＰ８１は、演出制御用ＣＰＵ１０１が接続しているＣＰＵバス（外部バス）と接続されている。演出制御用ＣＰＵ１０１は、ＣＰＵバスを介して制御信号（指令信号）をＶＤＰ８１に出力する。制御信号には、３つのＣＧＲＯＭ８２〜８４のうちのいずれかに格納されている画像データ（画像のソースデータ）を読み出してＶＲＡＭ８５における描画領域（表示領域）外の所定領域に展開することを指示する情報や、ＶＲＡＭ８５における描画領域外の所定領域に展開されている画像データの描画領域への展開を指示する情報などが含まれている。なお、演出制御用ＣＰＵ１０１とＶＤＰ８１とを接続する信号線として、ＶＤＰ８１が演出制御用ＣＰＵ１０１にＶブランク割込処理を実行させるための割込信号を伝送する信号線なども存在するが、図４においては図示を省略している。
【００６６】
また、３つのＣＧＲＯＭ８２〜８４とＶＤＰ８１とがアドレスバスによって接続されている。アドレスバスは、ＶＤＰ８１が読み出す画像データのＣＧＲＯＭ８２〜８４における格納領域の先頭アドレスを指定するアドレス信号を伝送する。この実施の形態では、アドレスバスは２５ビットのバス幅（２５本の信号線）とされている。従って、当該アドレスバスで指定可能な番地の範囲（アドレス空間）は、１バイト毎に番地が付けられている場合は、３２Ｍ（３３５５４４３２＝「２」の２５乗）バイト、すなわち２５６Ｍビットとなる。ただし、この実施の形態では、アドレスバスの最上位ビット（２５ビット目）の信号線は、ＶＤＰ８１がアクセスするＣＧＲＯＭを選択するためのチップセレクト（２）信号を伝送する信号線とされている。従って、実際には各ＣＧＲＯＭに対してアドレス信号を伝送するアドレスバスは２４ビットのバス幅となっている。
【００６７】
図４に示すように、２５ビット目の信号線は、途中の２箇所で分岐している。そして、ＶＤＰ８１側から見た１箇所目の分岐点からの一方の分岐線は、ＣＧＲＯＭ（Ａ）８２のＣＥ￣端子（ＣＥ：Ｃｈｉｐ  ｅｎａｂｌｅ  ｉｎｐｕｔ）およびＯＥ￣端子（ＯＥ：Ｏｕｔｐｕｔ  ｅｎａｂｌｅ  ｉｎｐｕｔ）に接続されている。そして、１箇所目の分岐点からの他方の信号線には（すなわち１箇所目の分岐点と２箇所目の分岐点との間には）、信号の極性を反転させるインバータ（反転回路）が接続されている。また、２箇所目の分岐点からの両方の分岐線は、それぞれ、ＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４のＯＥ￣端子に接続されている。ここで、ＣＧＲＯＭのＣＥ￣端子およびＯＥ￣端子に出力される信号のいずれもがロウレベルであるとき、そのＣＧＲＯＭがＶＤＰ８１のアクセス可能な状態すなわち画像データの読み出しが可能な状態となる。
【００６８】
よって、ＶＤＰ８１からのチップセレクト（２）信号がロウレベルのとき、そのロウレベルの信号がＣＧＲＯＭ（Ａ）８２のＣＥ￣端子およびＯＥ￣端子に出力されることになるので、ＶＤＰ８１がアクセスするＣＧＲＯＭとしてＣＧＲＯＭ（Ａ）８２が選択されたことになる。このとき、ＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４のＯＥ￣端子に出力されるチップセレクト（２）信号はインバータで極性が反転されたハイレベルの信号であるので、ＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４はいずれも選択されなかったことになる。逆に、ＶＤＰ８１からのチップセレクト（２）信号がハイレベルのとき、インバータで極性が反転されたロウレベルの信号がＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４のＯＥ￣端子に出力されることになるので、ＶＤＰ８１がアクセスするＣＧＲＯＭとしてＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４が選択されたことになる。このとき、ＣＧＲＯＭ（Ａ）８２のＣＥ￣端子およびＯＥ￣端子に出力されるチップセレクト（２）信号はハイレベルの信号であるので、ＣＧＲＯＭ（Ａ）８２は選択されなかったことになる。
【００６９】
演出制御用ＣＰＵ１０１とＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４とを接続している信号線は、ＶＤＰ８１がアクセスするＣＧＲＯＭとしてＣＧＲＯＭ（Ｂ）８３またはＣＧＲＯＭ（Ｂ’）８４のいずれかを選択するためのチップセレクト（１）信号を伝送する信号線である。この信号線は、途中で分岐している。分岐点からの一方の分岐線は、信号の極性を反転させるインバータを介してＣＧＲＯＭ（Ｂ）８３のＣＥ￣端子に接続され、他方の分岐線は、インバータを介さずにＣＧＲＯＭ（Ｂ’）８４のＣＥ￣端子に接続されている。
【００７０】
よって、演出制御用ＣＰＵ１０１からのチップセレクト（１）信号がハイレベルのとき、インバータで極性が反転されたロウレベルの信号がＣＧＲＯＭ（Ｂ）８３のＣＥ￣端子に出力されることになるので、このときＣＧＲＯＭ（Ｂ）８３のＯＥ￣端子に出力されているチップセレクト（２）信号がロウレベルであれば、ＶＤＰ８１がアクセスするＣＧＲＯＭとしてＣＧＲＯＭ（Ｂ）８３が選択されたことになる。このとき、ＣＧＲＯＭ（Ｂ’）８４のＣＥ￣端子に出力されるチップセレクト（１）信号はハイレベルであるので、ＣＧＲＯＭ（Ｂ’）８４は選択されなかったことになる。逆に、演出制御用ＣＰＵ１０１からのチップセレクト（１）信号がロウレベルのとき、そのロウレベルの信号がＣＧＲＯＭ（Ｂ’）８４のＣＥ￣端子に出力されることになるので、このときＣＧＲＯＭ（Ｂ’）８４のＯＥ￣端子に出力されているチップセレクト（２）信号がロウレベルであれば、ＶＤＰ８１がアクセスするＣＧＲＯＭとしてＣＧＲＯＭ（Ｂ’）８４が選択されたことになる。このとき、ＣＧＲＯＭ（Ｂ）８３のＣＥ￣端子に出力されるチップセレクト（１）信号はインバータで極性が反転されてハイレベルとなっているので、ＣＧＲＯＭ（Ｂ）８３は選択されなかったことになる。
【００７１】
さらに、３つのＣＧＲＯＭ８２〜８４とＶＤＰ８１とはデータバスによって接続されている。データバスは、３つのＣＧＲＯＭ８２〜８３のいずれかから読み出される画像データを伝送する。この実施の形態では、データバスは８ビットのバス幅（８本の信号線）とされている。
【００７２】
以上のように、チップセレクト（１）信号およびチップセレクト（２）信号の信号レベル（ハイレベルおよびロウレベル）の状態によって、ＶＤＰ８１がアクセスするＣＧＲＯＭが選択され、選択されたＣＧＲＯＭからの画像データの読み出しが有効（可能）となる。すなわち、チップセレクト（２）信号の状態によって、アクセスされるＣＧＲＯＭがＣＧＲＯＭ（Ａ）８２であるか、ＣＧＲＯＭ（Ｂ）８３またはＣＧＲＯＭ（Ｂ’）８４であるかが選択される。そして、選択されたＣＧＲＯＭがＣＧＲＯＭ（Ｂ）８３またはＣＧＲＯＭ（Ｂ’）８４である場合、チップセレクト（１）信号の状態によって、アクセスされるＣＧＲＯＭがＣＧＲＯＭ（Ｂ）８３であるか、ＣＧＲＯＭ（Ｂ’）８４であるかが選択される。なお、チップセレクト（２）信号の状態によって選択されたＣＧＧＲＯＭがＣＧＲＯＭ（Ａ）８２である場合は、チップセレクト（１）信号の状態にかかわらず、ＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４は選択されない。
【００７３】
なお、チップセレクト（１）信号およびチップセレクト（２）信号は、ハイレベルおよびロウレベルの２値の信号であるので、ハイレベルおよびロウレベルの状態は「１」「０」のデジタルデータと同意である。
【００７４】
また、ＶＤＰ８１と３つのＣＧＲＯＭ８２〜８４との間の信号線としては、図４に示した信号線のほかに、ＶＤＰ８１からのライトイネーブル信号を伝送する信号線や、ＶＤＰ８１からのリードイネーブル信号を伝送する信号線などもあるが、図４においては図示を省略している。
【００７５】
なお、図４では、３つのＣＧＲＯＭ８２〜８４、演出制御用ＣＰＵ１０１およびＶＤＰ８１の相互間の信号線の接続関係を示したが、３つの音声データＲＯＭ７０２〜７０４、演出制御用ＣＰＵ１０１および音声合成用ＩＣ７０１の相互間の信号線についても、図４に示したのと同じ接続関係の配線とされている。従って、上記の場合と同様に、チップセレクト（１）信号およびチップセレクト（２）信号の信号レベルの状態によって、音声合成用ＩＣ７０１がアクセスする音声データＲＯＭが選択され、選択された音声データＲＯＭからの音声データの読み出しが有効（可能）となるように構成されている。ちなみに、画像データと音声データとはデータ容量が異なるので、音声データＲＯＭの最大データ容量は、ＣＧＲＯＭの最大データ容量と異なっているのが一般的である。従って、アドレスバスやデータバスのバス幅（信号線の本数）は、図４に示したバス幅と異なっていてもよい。
【００７６】
図５は、３つのＣＧＲＯＭのアドレスマップおよび３つのＣＧＲＯＭにおける画像データの格納領域を示す説明図である。図５に示すように、ＣＧＲＯＭ（Ａ）８２には、「０００００００ｈ」〜「０ＦＦＦＦＦＦｈ」の範囲のアドレスが割り当てられている。また、ＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４には、「１００００００ｈ」〜「１ＦＦＦＦＦＦｈ」の範囲の同一のアドレスが割り当てられている。なお、数字の最後に「ｈ」を付けているのは、数値表記が「０」〜「Ｆ」の値をとる１６進数（すなわち１つの数字が４ビット）であることを示している。
【００７７】
アドレスを示す７桁のうちの下位の６桁の数値（「００００００ｈ」〜「ＦＦＦＦＦＦｈ」）は、２４ビットのアドレスバスで指定可能なアドレス空間（１６Ｍバイト）に相当する。また、最上位の桁（７桁目）の「０」または「１」の数値は、アドレスバスの最上位ビット（２５ビット目）の信号線で指定可能なチップセレクト（２）信号のデータに相当する。図４において説明したように、チップセレクト（２）信号がロウレベル（すなわち「０」）のときはＣＧＲＯＭ（Ａ）８２が選択され、チップセレクト（２）信号がハイレベル（すなわち「１」）のときはＣＧＲＯＭ（Ｂ）８３またはＣＧＲＯＭ（Ｂ’）８４が選択されていた。このことは、２５ビットのアドレス信号で指定されるアドレスが「０００００００ｈ」〜「０ＦＦＦＦＦＦｈ」の範囲内のときは、当該アドレスがＣＧＲＯＭ（Ａ）８２におけるデータ格納領域を指定し、アドレスが「１００００００ｈ」〜「１ＦＦＦＦＦＦｈ」の範囲内のときは、当該アドレスがＣＧＲＯＭ（Ｂ）８３またはＣＧＲＯＭ（Ｂ’）８４におけるデータ格納領域を指定していることと同じである。
【００７８】
３つのＣＧＲＯＭ８２〜８４の全体では、割り当てられているアドレスの範囲は「０００００００ｈ」〜「１ＦＦＦＦＦＦｈ」となっており、２５ビットのアドレスバスで指定可能な３２Ｍバイト（すなわち２５６Ｍビット）のアドレス空間に相当する。しかし、図４において説明したように、演出制御用ＣＰＵ１０１からのチップセレクト（１）信号によってＣＧＲＯＭ（Ｂ）８３またはＣＧＲＯＭ（Ｂ’）８４のいずれかが選択されるとともに、図５に示したように、ＣＧＲＯＭ（Ｂ）８３とＣＧＲＯＭ（Ｂ’）８４とには同一のアドレスが割り当てられている。従って、上述したように本来なら２５ビットのアドレスバスで指定できるアドレス空間は３２Ｍバイトであり、３つのＣＧＲＯＭ８２〜８４全体における最大のデータ容量も３２Ｍバイトとなるはずであるが、実際には３つのＣＧＲＯＭ８２〜８４全体における最大のデータ容量は４８Ｍバイト（１６Ｍ×３バイト）となっている。すなわち、３２Ｍバイトの３／２倍（１．５倍）のデータ容量となっている。このような構成によって、広いアドレス空間にアクセス可能な高性能なＶＤＰ８１を使用することなく、ＶＤＰ８１が読み出し可能な画像データのデータ容量を増加させている。
【００７９】
上述したように、ＣＧＲＯＭ（Ａ）８２には、使用頻度の高い複数種類の画像データ（１）〜（ｎ）が格納される。使用頻度の高い画像データ（１）〜（ｎ）としては、例えば図６に示すような、図柄変動中の演出において常に用いられる特別図柄（図６中の「７」「２」「８」）の画像データや、予告演出においてよく出現するキャラクタ（図６中の「ＵＦＯ」の予告キャラクタ）の画像データ、背景（図６中の「雲」）の画像データ、始動記憶表示エリア１８に表示される保留表示（図６中の円形の図形）の画像データなどがある。図５に示すように、画像データ（１）〜（ｎ）は画像毎に区別されてＣＧＲＯＭ（Ａ）８２における格納領域に格納されている。画像データ（１）〜（ｎ）にはスプライト画像が用いられるので、１つの画像データの容量は比較的（ムービー画像データに比べて）小さい。なお、ＣＧＲＯＭ（Ａ）８２に格納されている状態の画像データ（１）〜（ｎ）は、データ圧縮されていても、データ圧縮されていなくてもよく、また画像データ（１）〜（ｎ）の一部だけデータ圧縮されていてもよい。このような使用頻度の高い画像の画像データ（１）〜（ｎ）を高頻度データという。
【００８０】
また、上述したように、ＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４には、複数種類のムービー画像データ（１）〜（６）が格納される。ムービー画像データ（１）〜（６）は、リーチ演出時や大当り演出時などの特別な演出に用いられる。図５に示すように、ムービー画像データ（１）〜（３）は、異なる演出毎に区別されてＣＧＲＯＭ（Ｂ）８３における格納領域に格納されている。また、ムービー画像データ（４）〜（６）も、異なる演出毎に区別されてＣＧＲＯＭ（Ｂ’）８４における格納領域に格納されている。
【００８１】
ＣＧＲＯＭ（Ｂ）８３に格納されているムービー画像データ（１）〜（３）は、ＣＧＲＯＭ（Ｂ’）８４に格納されているムービー画像データ（４）〜（６）が演出で用いられた直後に用いられることがないように、またＣＧＲＯＭ（Ｂ’）８４に格納されているムービー画像データ（４）〜（６）は、ＣＧＲＯＭ（Ｂ）８３に格納されているムービー画像データ（１）〜（３）が演出で用いられた直後に用いられることがないように、各ムービー画像データ（１）〜（６）がＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４に振り分けられて格納されている。
【００８２】
例えば、ムービー画像データ（１）がリーチ演出に用いられるデータであり、ムービー画像データ（４）がスーパーリーチ演出で用いられるデータである場合に、ムービー画像データ（１）がリーチ演出で用いられた直後にムービー画像データ（４）が同じ可変表示内におけるスーパーリーチ演出で用いられることがないようにされる。他の例として、ムービー画像データ（１）がリーチ演出に用いられるデータであり、ムービー画像データ（４）が大当り演出で用いられるデータである場合に、ムービー画像データ（１）がリーチ演出で用いられた直後にムービー画像データ（４）が大当り演出で用いられることがないようにされる。仮に、ムービー画像データ（１）を読み出した直後にムービー画像データ（４）を読み出す場合、上述したように、チップセレクト（１）信号でアクセスするＣＧＲＯＭの切り替えを行わなければならないので、ムービー画像データの読み出し間違い（ミス）が発生する可能性が高くなってしまう。そこで、ムービー画像データ（１）を読み出した直後にムービー画像データ（４）を読み出すことがないようにすることにより、読み出し間違いが発生するのを極力防止している。
【００８３】
なお、ムービー画像データ（１）が演出で用いられた直後にムービー画像データ（２）が演出で用いられてもよい。ムービー画像データ（１）（２）は、同じＣＧＲＯＭ（Ｂ）８３に格納されているので、チップセレクト（１）信号によるＣＧＲＯＭの切り替えを行う必要がなく、読み出し間違いが発生する可能性は低いからである。
【００８４】
リーチ演出時に用いられるムービー画像の例を図７に示す。なお、図７に示す表示例は、特別図柄のリーチ演出において、左右図柄が「７」で揃ってリーチとなった後に変動表示される最終停止図柄（中図柄）をムービー画像で表示する場合を示している。図７に示すように、中図柄の停止位置に「６」が近づいてきたとき（Ａ）にムービー画像によるリーチ演出が開始される。ムービー画像における最初の画像として、（Ｂ）に示すような「６」を模したキャラクタ画像が現れる。そして、（Ｃ）に示すような「７」を模したキャラクタが現れ、「６」を模したキャラクタをムービー画像の表示領域から追い出していく映像が動画再生される。そして、「６」を模したキャラクタがムービー画像の表示領域から完全に消失し、「６」を模したキャラクタを追い出した「７」を模したキャラクタが、ムービー画像の表示領域の中心位置（例えば図柄停止位置）に移動していくような映像が動画再生される。最終的に、（Ｄ）に示すように、「７」を模したキャラクタがムービー画像の表示領域の中心位置で正面を向いたような画像が表示される。ムービー画像のうちの最終画像（Ｄ）が表示されると、ムービー画像によるリーチ演出が終了する。なお、図７に示す例では、図柄「７」で停止しているので大当りとなる。
【００８５】
なお、図５では、３つのＣＧＲＯＭ８２〜８４のアドレスマップおよび３つのＣＧＲＯＭ８２〜８４における画像データの格納領域について示したが、３つの音声データＲＯＭ７０２〜７０４のアドレスマップおよび３つの音声データＲＯＭ７０２〜７０４における音声データの格納領域についても、図５に示したものと同じ構成態様で実現可能である。ちなみに、画像データと音声データとはデータ容量が異なるので、音声データＲＯＭの最大データ容量は、ＣＧＲＯＭの最大データ容量と異なっているのが一般的である。従って、各音声データＲＯＭ７０２〜７０４に割り当てられるアドレスの範囲は、図５に示した各ＣＧＲＯＭ８２〜８４に割り当てられたアドレスの範囲と異なっていてもよい。
【００８６】
図８は、プロセスデータの一構成例を示す説明図である。プロセスデータ１０２Ａは、プロセスタイマ設定値と演出制御実行テーブルの組合せが複数集まったデータで構成されている。各演出制御実行テーブルには、それぞれ、可変表示装置９の表示画面における表示演出の内容を示すデータが設定されている表示制御実行データと、ランプ・ＬＥＤ等による演出内容を示すデータが設定されているランプ制御実行データと、スピーカ２７の音声出力制御の内容を示すデータが設定されている音制御実行データとが含まれている。また、プロセスタイマ設定値には、直後に続く表示制御実行データ、ランプ制御実行データおよび音制御実行データにもとづく演出制御がなされる時間が設定されている。なお、各プロセスデータ１〜ｎのプロセスタイマ設定値を足し合わせた時間が変動パターンにおける変動時間となっている。
【００８７】
演出制御用ＣＰＵ１０１は、プロセスデータを参照し、プロセスタイマ設定値に設定されている時間だけ、直後に続く表示制御実行データ、ランプ制御実行データおよび音制御実行データに設定されている演出内容によって図柄を変動表示させたり、発光体を点灯／消灯させたり、スピーカ２７から音声出力させたりする制御を行う。
【００８８】
具体的には、表示制御実行データには、ＶＲＡＭ８５の描画領域外に転送される画像のソースデータのＣＧＲＯＭ８２〜８４における格納領域の先頭アドレスを示すデータ（画像データのＣＧＲＯＭにおけるアドレス情報）が含まれている。ここで、上記した図５の説明では、ＶＤＰ８１がアドレス信号で指定するアドレスとして、ＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４には同一のアドレスを割り当てていた。すなわち、ＣＧＲＯＭ（Ｂ）８３のアドレス空間とＣＧＲＯＭ（Ｂ’）８４のアドレス空間とは一致していた。しかし、表示制御実行データに設定されているアドレス情報においては、ＣＧＲＯＭ（Ｂ）８３とＣＧＲＯＭ（Ｂ’）８４とは異なる連続したアドレスが割り当てられているものとしている。例えば、ＣＧＲＯＭ（Ｂ）８３には「１００００００ｈ」〜「１ＦＦＦＦＦＦｈ」の範囲のアドレスが割り当てられ、ＣＧＲＯＭ（Ｂ’）８４には「２００００００ｈ」〜「２ＦＦＦＦＦＦｈ」の範囲のアドレスが割り当てられているものとしている。従って、演出制御用ＣＰＵ１０１は、アドレス情報によって、所定のムービー画像データがＣＧＲＯＭ（Ｂ）８３に格納されているか、ＣＧＲＯＭ（Ｂ’）８４に格納されているかを認識することができる。なお、表示制御実行データのアドレス情報において、ＣＧＲＯＭ（Ａ）８２に割り当てられるアドレスは、図５に示した場合と同様に、例えば「０００００００ｈ」〜「０ＦＦＦＦＦＦｈ」の範囲とされている。
【００８９】
また、表示制御実行データには、可変表示装置９に可変表示される各フレーム（動画像を構成する単位となる１枚の画像）を構成する背景、図柄、キャラクタ等の部品画像の種類（スプライト画像、ムービー画像）、位置、サイズを示すデータが含まれている。また、所定の部品画像を変形表示させる場合はその変形態様（例えば縮小、拡大または回転）を示すデータ（縮小／拡大率、回転率）なども含まれている。なお、フレームにムービー画像が含まれている場合は、画像の位置、サイズおよび変形態様を示すデータは、ムービー画像を動画表示するムービー画像表示領域の位置、サイズおよび変形態様を示すデータとなる。
【００９０】
ランプ制御実行データには、例えば、ランプ・ＬＥＤの発光パターンを示すデータが設定されている。また、音制御実行データには、例えば、スピーカ２７からの音出力パターンを示すデータが設定されている。なお、音制御実行データにおいても、音声データの音声データＲＯＭ７０２〜７０４における格納領域の先頭アドレスを示すデータ（音声データの音声データＲＯＭにおけるアドレス情報）が含まれている。そして、音制御実行データに設定されているアドレス情報においても、音声データＲＯＭ（Ｂ）７０３と音声データＲＯＭ（Ｂ’）７０４とは異なる連続したアドレスが割り当てられているものとしている。
【００９１】
なお、図８に例示されたプロセスデータ１０２Ａにおけるプロセスタイマ設定値には、可変表示装置９に表示される画像のフレーム周波数が３０Ｈｚである場合には３３．３ｍｓの倍数の値が設定され、フレーム周波数が６０Ｈｚである場合には１６．７ｍｓの倍数の値が設定される。すなわち、演出制御用ＣＰＵ１０１は、３３．３ｍｓまたは１６．７ｍｓを単位として、ＶＲＡＭ８５への描画制御、ランプ・ＬＥＤの発光パターンの切替制御（オンさせたりオフさせたりする制御）、スピーカ２７からの音出力制御を実行する。
【００９２】
図８に示すプロセスデータ１０２Ａは、演出制御手段におけるＲＯＭ１０２に格納されている。なお、プロセスデータ１０２Ａは、各変動パターンのそれぞれに応じて用意されている。上述したように、演出制御用マイクロコンピュータ１００における演出制御プロセス実行手段１０１Ｄが、遊技制御手段から送信された変動パターン指定の演出制御コマンドに応じてプロセスデータ１０２Ａを選択し、選択したプロセスデータ１０Ａの各制御実行データにもとづいて可変表示装置９、ランプ・ＬＥＤおよびスピーカ２７の制御を開始する。そして、Ｖブランク割込において、各制御実行データに応じた制御が順次実行される。
【００９３】
図９は、演出制御用ＣＰＵ１０１がＶＤＰ８１からのＶブランク割込みに応じて実行するＶブランク割込処理を示すフローチャートである。Ｖブランク割込は、可変表示装置９に供給される垂直同期信号の周期と同周期でＶＤＰ８１が発生する割込である。例えば、可変表示装置９の画面変更周波数（フレーム周波数）が３０Ｈｚである場合にはＶブランク割込の発生周期は３３．３ｍｓであり、フレーム周波数が６０Ｈｚである場合にはＶブランク割込の発生周期は１６．７ｍｓである。
【００９４】
Ｖブランク割込処理において、Ｖブランク割込処理実行手段１０１Ｃ（すなわち演出制御用ＣＰＵ１０１）は、必要な部品画像のソースデータがＶＲＡＭ８５（描画領域外の転送先領域）にあるか否か判定する（ステップＳ２０１）。なお、必要な部品画像のソースデータとは、ステップＳ２１４の処理で扱う部品画像のソースデータである。
【００９５】
必要な部品画像がＶＲＡＭ８５内になければ、Ｖブランク割込処理実行手段１０１Ｃは、表示制御実行データのアドレス情報を参照して、必要な部品画像のソースデータが格納されているＣＧＲＯＭを確認する（ステップＳ２０２）。具体的には、Ｖブランク割込処理実行手段１０１Ｃは、表示制御実行データのアドレス情報における必要な部品画像のソースデータのアドレスが「ｎＸＸＸＸＸＸｈ」であるとした場合に、アドレスの「ｎ」の値を確認する。そして、Ｖブランク割込処理実行手段１０１Ｃは、「ｎ」の値が「０」であればソースデータがＣＧＲＯＭ（Ａ）８２に格納されていると判断し、「ｎ」の値が「１」であればソースデータがＣＧＲＯＭ（Ｂ）８３に格納されていると判断し、「ｎ」の値が「２」であればソースデータがＣＧＲＯＭ（Ｂ’）８４に格納されていると判断する。
【００９６】
Ｖブランク割込処理実行手段１０１Ｃは、必要な部品画像のソースデータがＣＧＲＯＭ（Ｂ）８３に格納されているか否かを判定する（ステップＳ２０３）。必要な部品画像のソースデータがＣＧＲＯＭ（Ｂ）８３に格納されている場合（具体的には部品画像のソースデータのアドレス情報が「１００００００ｈ」〜「１ＦＦＦＦＦＦｈ」の範囲内である場合）は、Ｖブランク割込処理実行手段１０１Ｃは、チップセレクト（１）信号をオンにする（ハイレベルにする）とともに（ステップＳ２０４）、必要な部品画像のソースデータをＣＧＲＯＭ（Ｂ）８３から読み出し、読み出したソースデータをＶＲＡＭ８５に転送して、ＶＲＡＭ８５における描画領域外の転送先領域に展開させるための制御を実行する（ステップＳ２０５）。
【００９７】
また、必要な部品画像のソースデータがＣＧＲＯＭ（Ｂ’）８４に格納されている場合（具体的には部品画像のソースデータのアドレス情報が「２００００００ｈ」〜「２ＦＦＦＦＦＦｈ」の範囲内である場合）は、Ｖブランク割込処理実行手段１０１Ｃは、チップセレクト（１）信号をオンにせずに（ロウレベルとして）、必要な部品画像のソースデータをＣＧＲＯＭ（Ｂ’）８４から読み出し、読み出したソースデータをＶＲＡＭ８５に転送して、ＶＲＡＭ８５における描画領域外の転送先領域に展開させるための制御を実行する（ステップＳ２０５）。
【００９８】
また、必要な部品画像のソースデータがＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４に格納されておらずＣＧＲＯＭ（Ａ）８２に格納されている場合（具体的には部品画像のソースデータのアドレス情報が「０００００００ｈ」〜「０ＦＦＦＦＦＦｈ」の範囲内である場合）においても、同様に、Ｖブランク割込処理実行手段１０１Ｃは、チップセレクト（１）信号をオンにせずに（ロウレベルとして）、必要な部品画像のソースデータをＣＧＲＯＭ（Ａ）８２から読み出し、読み出したソースデータをＶＲＡＭ８５に転送して、ＶＲＡＭ８５における描画領域外の転送先領域に展開させるための制御を実行する（ステップＳ２０５）。
【００９９】
ステップＳ２０５の具体的な処理として、Ｖブランク割込処理実行手段１０１Ｃ（演出制御用ＣＰＵ１０１）は、表示制御実行データに設定されている部品画像のソースデータのアドレス情報やＣＧＲＯＭからＶＲＡＭ８５の描画領域外へのソースデータの転送を指示する情報などをＶＤＰ８１に出力する。
【０１００】
なお、Ｖブランク割込処理実行手段１０１ＣがＶＤＰ８１に対して出力するアドレス情報は、ＶＤＰ８１が２５ビットのアドレスバスで指定可能な範囲内のアドレスとされる。すなわち、Ｖブランク割込処理実行手段１０１ＣがＶＤＰ８１に対してＣＧＲＯＭ（Ａ）８２およびＣＧＲＯＭ（Ｂ）８３における格納領域のアドレスを指定する場合は、表示制御実行データに設定されているアドレス情報（「０００００００ｈ」〜「０ＦＦＦＦＦＦｈ」および「１００００００ｈ」〜「１ＦＦＦＦＦＦｈ」）をそのまま指定すればよいが、ＣＧＲＯＭ（Ｂ’）８４における格納領域のアドレスを指定する場合は、アドレス情報（「２００００００ｈ」〜「２ＦＦＦＦＦＦｈ」）を指定しても、ＶＤＰ８１はそのようなアドレスを２５ビットのアドレスバスで指定することは不可能である（２６ビットのアドレスバスが必要となる）。従って、ＣＧＲＯＭ（Ｂ’）８４における格納領域のアドレスを指定する場合は、Ｖブランク割込処理実行手段１０１Ｃは、当該アドレス情報（「２００００００ｈ」〜「２ＦＦＦＦＦＦｈ」）を、ＣＧＲＯＭ（Ｂ）８３に対応するアドレス情報（「１００００００ｈ」〜「１ＦＦＦＦＦＦｈ」）に置き換えて指定する。このとき、アドレスを示す下位６桁（２４ビット）は変更されない。
【０１０１】
また、ステップＳ２０５において、ＣＧＲＯＭから読み出す部品画像のソースデータが符号化されている場合（ムービー画像データである場合）は、Ｖブランク割込処理実行手段１０１Ｃは、ソースデータの復号の実行を指示する情報をＶＤＰ８１に対して出力する。
【０１０２】
次いで、Ｖブランク割込処理実行手段１０１Ｃは、表示制御実行データのアドレス情報を参照して、必要な音声データが格納されている音声データＲＯＭを確認する（ステップＳ２０６）。なお、必要な音声データとは、ステップＳ２１６の処理で扱う音声データである。具体的な処理としては、上記したのと同様に、Ｖブランク割込処理実行手段１０１Ｃが、表示制御実行データのアドレス情報における必要な部品画像のソースデータのアドレスが「ｎＸＸＸＸｈ」であるとした場合に、アドレスの「ｎ」の値を確認することにより行われる。
【０１０３】
Ｖブランク割込処理実行手段１０１Ｃは、必要な音声データが音声データＲＯＭ（Ｂ）７０３に格納されているか否かを判定する（ステップＳ２０７）。必要な音声データが音声データＲＯＭ（Ｂ）７０３に格納されている場合は、Ｖブランク割込処理実行手段１０１Ｃは、チップセレクト（１）信号をオンにする（ハイレベルにする）（ステップＳ２０８）。
【０１０４】
なお、必要な音声データが音声データＲＯＭ（Ｂ）７０３に格納されておらず音声データＲＯＭ（Ｂ’）７０４または音声データＲＯＭ（Ａ）７０２に格納されている場合は、Ｖブランク割込処理実行手段１０１Ｃは、チップセレクト（１）信号をオンにしない（ロウレベルのままにする）。
【０１０５】
次に、Ｖブランク割込処理実行手段１０１Ｃは、プロセスデータ有効フラグ（プロセスデータ１０２Ａにもとづく演出制御を行っていることを示すフラグ）がセットされている場合には（ステップＳ２０９）、プロセスタイマの値を−１する（ステップＳ２１０）。プロセスタイマの値が０になったら、すなわちプロセスタイマがタイムアウトしたら（ステップＳ２１１）、プロセスデータ１０２Ａにおける制御実行データの切り替えを行う（ステップＳ２１２）。具体的には、プロセスデータポインタの値を＋４する。従って、プロセスデータポインタは、次のプロセスタイマ設定値を指し示す（図８参照）。なお、特別図柄の変動開始時においては、未だプロセスタイマはスタートしていないので、プロセスタイマの値は−１されない。また、制御実行データの切り替えでは、プロセスデータポインタの値は初期値（最初のプロセスタイマ設定値を指し示す値）とされる。次いで、Ｖブランク割込処理実行手段１０１Ｃは、プロセスデータポインタが指しているプロセスタイマ設定値をプロセスタイマに設定して、プロセスタイマをスタートさせる（ステップＳ２１３）。
【０１０６】
Ｖブランク割込処理実行手段１０１Ｃは、プロセスデータポインタが指す領域（プロセスタイマ設定値が設定されている領域）の次に領域に設定されている表示制御実行データの内容をロードし、その表示制御実行データの内容に従って、画像の展開指示情報をＣＰＵ内部のレジスタに設定する（ステップＳ２１４）。具体的には、表示制御実行データとして、部品画像の描画すなわちＶＲＡＭ８５の描画領域への展開を指示するデータが設定されていた場合には、Ｖブランク割込処理実行手段１０１Ｃは、その部品画像に関する展開位置やサイズ、変形態様などの所定のパラメータのデータをＣＰＵ内部のレジスタに設定し、さらに、ＶＲＡＭ８５の描画領域への描画を指示する情報をＣＰＵ内部のレジスタに設定する。
【０１０７】
次に、Ｖブランク割込処理実行手段１０１Ｃは、プロセスデータポインタが指す領域（表示制御実行データが設定されている領域）の次に領域に設定されているランプ制御実行データの内容をロードし、そのランプ制御実行データの内容に従って、ランプ・ＬＥＤの点灯指示情報をＣＰＵ内部のレジスタに設定する（ステップＳ２１５）。具体的には、ランプ制御実行データとして、各種ランプ・ＬＥＤの点灯／消灯を指示するデータが設定されていた場合には、Ｖブランク割込処理実行手段１０１Ｃは、点灯／消灯するランプ・ＬＥＤや点灯／消灯のタイミングなどに関する情報をＣＰＵ内部のレジスタに設定する。
【０１０８】
次に、Ｖブランク割込処理実行手段１０１Ｃは、プロセスデータポインタが指す領域（ランプ制御実行データが設定されている領域）の次に領域に設定されている音制御実行データの内容をロードし、その音制御実行データの内容に従って、音声出力指示情報をＣＰＵ内部のレジスタに設定する（ステップＳ２１６）。具体的には、音制御実行データとして、音声出力を指示するデータが設定されていた場合には、Ｖブランク割込処理実行手段１０１Ｃは、変動パターンに応じた音番号データを指定する音声出力指示情報をＣＰＵ内部のレジスタに設定する。
【０１０９】
その後、演出制御プロセス実行手段１０１Ｄは、上記のステップＳ２１４〜Ｓ２１６によってＣＰＵ内部のレジスタに各指示情報（画像の展開指示情報、ランプ・ＬＥＤの点灯指示情報、音声出力指示情報）が既に設定されているか否かを確認する。各指示情報（のうちの少なくともいずれか一つ）が設定されているときは、演出制御プロセス実行手段１０１Ｄは、各指示情報を所定の演出手段に出力する。
【０１１０】
具体的には、画像の展開指示情報が設定されているときは、その展開指示情報をＶＤＰ８１に出力する。また、ランプ・ＬＥＤの点灯指示情報が設定されているときは、その点灯指示情報をドライバ１０５を介してランプドライバ基板３５に出力する。また、音声出力指示情報が設定されているときは、その音声出力指示情報で指定された変動パターンに応じた音番号データをドライバ１１０を介して音声出力基板７０に出力する。
【０１１１】
図１０は、ＶＤＰ８１が実行する画像読出展開処理を示すフローチャートである。まず、ＶＤＰ８１は、ステップＳ２０５においてＶブランク割込処理実行手段１０１Ｃから画像データ（ソースデータ）のＶＲＡＭ８５への展開指示があったか否かを確認する（ステップＳ２２１）。当該展開指示があった場合には、ＶＤＰ８１は、部品画像の画像データがＣＧＲＯＭ（Ａ）８２に格納されているか否か、すなわち、Ｖブランク割込処理実行手段１０１Ｃからのアドレス情報によって指定されたアドレスが「０００００００ｈ」〜「０ＦＦＦＦＦＦＦｈ」の範囲内のアドレスであるか否かを判定する（ステップＳ２２２）。
【０１１２】
部品画像の画像データがＣＧＲＯＭ（Ａ）８２に格納されている場合は、ＶＤＰ８１は、チップセレクト（２）信号をオンにしない（ロウレベルのままにする）。一方、部品画像の画像データがＣＧＲＯＭ（Ａ）８２に格納されていない場合は、ＣＧＲＯＭ（Ｂ）８３またはＣＧＲＯＭ（Ｂ’）８４のいずれかに格納されているので、ＶＤＰ８１は、チップセレクト（２）信号をオンにする（ハイレベルにする）（ステップＳ２２３）。このとき、画像データがＣＧＲＯＭ（Ｂ）８３に格納されているのであればチップセレクト（１）信号は既にオン状態とされており、画像データがＣＧＲＯＭ（Ｂ’）８４に格納されているのであればチップセレクト（１）信号はオフ状態とされている（ステップＳ２０３，Ｓ２０４参照）。
【０１１３】
次いで、ＶＤＰ８１は、Ｖブランク割込処理実行手段１０１Ｃからのアドレス情報によって指定されたアドレスを指定するアドレス信号をアドレスバスを介してＣＧＲＯＭ８２〜８４に対して出力することにより、ＣＧＲＯＭ８２〜８４のいずれかから部品画像の画像データの読み出しを行う（ステップＳ２２４）。このとき、ＣＥ￣端子およびＯＥ￣端子のいずれもロウレベルとなっているＣＧＲＯＭから画像データが読み出される。
【０１１４】
ＣＥ￣端子およびＯＥ￣端子のいずれもロウレベルとなっているＣＧＲＯＭは、アドレス信号を入力すると、ＣＥ￣端子がロウレベルになっていることを確認し、次にＯＥ￣端子がロウレベルになっていることを確認する。そして、アドレス信号で指定されたアドレスの格納領域に格納されている画像データを出力端子（ＤＡＴＡ）からデータバスを介して出力する。
【０１１５】
次いで、ＶＤＰ８１は、読み出した画像データが圧縮（符号化）されているか否か、すなわち、Ｖブランク割込処理実行手段１０１Ｃから復号の実行指示が出力されているか否かを確認する（ステップＳ２２５）。画像データが圧縮されている場合は、画像データの伸張処理を実行する（ステップＳ２２６）。そして、ＶＤＰ８１は、ＶＲＡＭ８５の描画領域外の画像データを描画領域に展開し、描画領域の画像データにもとづいて画像信号を作成し、画像信号を可変表示装置（ＬＣＤ）９に出力して、画像を可変表示装置９の表示画面に表示させる（ステップＳ２２７）。なお、画像の変形（拡大、縮小、回転など）を行う処理は、画像データを描画領域に展開する際に実行される。
【０１１６】
なお、音声合成用ＩＣが実行する音出力制御処理について説明する。音声合成用ＩＣ７０１は、変動パターンに応じた音番号データを入力すると、Ｖブランク割込処理実行手段１０１Ｃからのアドレス情報を参照して、音番号データに対応する音声データが音声データＲＯＭ（Ａ）７０２に格納されているか否かを判定する。音番号データに対応する音声データが音声データＲＯＭ（Ａ）７０２に格納されている場合は、音声合成用ＩＣ７０１は、チップセレクト（２）信号をオンにせず（ロウレベルのままにする）、音声データが音声データＲＯＭ（Ａ）７０２に格納されていない場合は、音声合成用ＩＣ７０１は、チップセレクト（２）信号をオンにする（ハイレベルにする）。このとき、音声データが音声データＲＯＭ（Ｂ）７０３に格納されているのであればチップセレクト（１）信号は既にオン状態とされており、音声データが音声データＲＯＭ（Ｂ’）７０４に格納されているのであればチップセレクト（１）信号はオフ状態とされている（ステップＳ２０７，Ｓ２０８参照）。
【０１１７】
音声合成用ＩＣ７０１は、Ｖブランク割込処理実行手段１０１Ｃからのアドレス情報によって指定されたアドレスを指定するアドレス信号をアドレスバスを介して音声データＲＯＭ７０２〜７０４に対して出力することにより、音声データＲＯＭ７０２〜７０４のいずれかから音番号データに対応する音声データの読み出しを行う。このとき、ＣＥ￣端子およびＯＥ￣端子のいずれもロウレベルとなっている音声データＲＯＭから音声データが読み出される。
【０１１８】
ＣＥ￣端子およびＯＥ￣端子のいずれもロウレベルとなっている音声データＲＯＭは、アドレス信号を入力すると、ＣＥ￣端子がロウレベルになっていることを確認し、次にＯＥ￣端子がロウレベルになっていることを確認する。そして、アドレス信号で指定されたアドレスの格納領域に格納されている音声データを出力端子（ＤＡＴＡ）からデータバスを介して出力する。
【０１１９】
音声合成用ＩＣ７０１は、音声データＲＯＭから読み出した音声データに応じた音声や効果音を発生し増幅回路７０５に出力する。増幅回路７０５は、音声合成用ＩＣ７０１の出力レベルを、ボリューム７０６で設定されている音量に応じたレベルに増幅した音声信号をスピーカ２７に出力する。このようにして、スピーカ２７から音声出力がなされる。
【０１２０】
以上のように、この実施の形態では、演出制御用ＣＰＵ１０１（Ｖブランク割込処理実行手段１０１Ｃ）が表示制御実行データのアドレス情報を参照してチップセレクト（１）信号によって画像データの読み出しを有効とするＣＧＲＯＭ（Ｂ）８３またはＣＧＲＯＭ（Ｂ’）８４を選択しておき、ＶＤＰ８１がＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４に所定ビット幅のアドレスバスを介してアドレス信号を出力することにより、チップセレクト（１）信号で有効とされたＣＧＲＯＭ（Ｂ）８３またはＣＧＲＯＭ（Ｂ’）８４におけるアドレス信号で指定されたアドレスの格納領域から画像データを読み出すように構成されている。このような構成によれば、ＶＤＰ８１が読み出し可能な画像データの容量を２倍に増加させることができるとともに、アドレスバスのビット幅（アドレス空間）を広くする必要がないため高性能なＶＤＰ８１を使用する必要がなく、コストが上昇してしまうのを回避することができる。
【０１２１】
また、図５に示すように、ＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４には、他方のＣＧＲＯＭに格納されている画像データが演出に用いられた直後に演出に用いられることのない画像データがそれぞれ格納されているので、画像データの読み出しミスが発生する可能性を低減することができる。
【０１２２】
また、図４に示すように、演出制御用ＣＰＵ１０１とＣＧＲＯＭ８３，８４とは、単一の信号線が途中で分岐して接続されるとともに、一方の分岐線には信号の極性を反転させるインバータが設けられ、ＣＧＲＯＭ８３，８４のいずれか一方がチップセレクト（１）信号の入力状態となっているときは、他方がチップセレクト（１）信号の非入力状態となるように配線されているので、演出制御用ＣＰＵ１０１とＣＧＲＯＭ８３，８４とを接続するための配線コストを削減することができる。
【０１２３】
また、ＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４とは別に、使用頻度の高い画像データである高頻度データを格納するＣＧＲＯＭ（Ａ）８２を備え、演出制御用ＣＰＵ１０１からの制御信号で指定された読み出し対象の画像データがＣＧＲＯＭ（Ａ）８２に格納されている高頻度データであるとき、ＶＤＰ８１はチップセレクト（２）信号によってＣＧＲＯＭ（Ａ）８２を選択するとともに、ＣＧＲＯＭ（Ａ）８２に対してアドレスバスを介してアドレス信号を出力することにより、ＣＧＲＯＭ（Ａ）８２におけるアドレス信号で指定されたアドレスの格納領域から高頻度データを読み出すように構成されているので、画像データの内容が頻繁に用いられるか否かに応じてＣＧＲＯＭの使い分けを行うことができる。さらにＣＧＲＯＭ８３，８４には高頻度データを格納しないことにより、高頻度データの読み出しミスが発生するのを低減することができる。
【０１２４】
さらに、ＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４には、図５に示すように、画像データとして演出に応じた複数種類のムービー画像データを演出毎に区別して格納しているので、演出態様に応じたムービー画像データの使い分けが容易となるとともに、ムービー画像データの容量を増加させることができるようになり、高解像度の画像を用いた演出を行うことにより遊技の興趣を向上させることができる。
【０１２５】
なお、以上のような特徴的な構成は、演出制御用ＣＰＵ１０１とＶＤＰ８１とＣＧＲＯＭ８２〜８４との関係に限られず、演出制御用ＣＰＵ１０１と音声合成用ＩＣ７０１と音声データＲＯＭ７０２〜７０４との関係においても適用されている。よって、出制御用ＣＰＵ１０１と音声合成用ＩＣ７０１と音声データＲＯＭ７０２〜７０４との関係においても以上のような効果が達成される。
【０１２６】
なお、上記の実施の形態では、データ格納手段として２つのＣＧＲＯＭ８３，８４を設けていたが、３つ以上のＣＧＲＯＭを設けてもよい。このように３つ以上のＣＧＲＯＭを設けることにより、アドレス空間を広げることなくムービー画像データを格納するための最大データ容量を一層増加させることができるようになる。この場合も、チップセレクト（１）信号で３つ以上のＣＧＲＯＭのいずれかを選択することになる。
【０１２７】
また、高頻度データ格納手段として１つのＣＧＲＯＭ（Ａ）８２を設けていたが、２つ以上のＣＧＲＯＭを設けてもよい。このように２つ以上のＣＧＲＯＭを設けることにより、アドレス空間を広げることなく高頻度データを格納するための最大データ容量を一層増加させることができるようになる。これを実現するためには、例えばＣＧＲＯＭ（Ｂ）８３およびＣＧＲＯＭ（Ｂ’）８４に高頻度データを格納し、ＣＧＲＯＭ（Ａ）８２にムービー画像データを格納するようにしてもよく、また、ＣＧＲＯＭ（Ａ）８２とは別にＣＧＲＯＭ（Ａ’）を設けるようにしてもよい。ただし、後者の場合は、演出制御用ＣＰＵ１０１からのチップセレクト信号（チップセレクト（１）信号およびチップセレクト（２）信号とは別の信号）によってＣＧＲＯＭ（Ａ）とＣＧＲＯＭ（Ａ’）とを選択する必要がある。
【０１２８】
また、図４において、ＣＧＲＯＭ（Ａ）８２のＣＥ￣端子およびＯＥ￣端子には、チップセレクト（２）信号を伝送する信号線が接続されていたが、ＯＥ￣端子にのみ当該信号線が接続され、ＣＥ￣端子にはグラウンドに接続された信号線と接続されていてもよい（すなわちＣＥ￣端子は接地されていてもよい）。このような配線であっても、上記の実施の形態と同様の動作を実行することができる。
【０１２９】
また、図１０において、ＶＤＰ８１は、部品画像のソースデータがＣＧＲＯＭ（Ａ）８２に格納されていないと判定したとき（ステップＳ２２２のＮ）、チップセレクト（２）信号をオン状態にした後に（ステップＳ２２３）、アドレス信号をＣＧＲＯＭ（Ｂ）８３またはＣＧＲＯＭ（Ｂ’）８４に出力する（ステップＳ２２４）ようにしていた。しかし、チップセレクト（２）信号は、実際はアドレスバスの２５ビット目の信号線で伝送されるアドレス信号に相当するので、チップセレクト（２）信号とアドレス信号とは同一のタイミングでＣＧＲＯＭに出力される。なお、図１０に示したように、チップセレクト（２）信号とアドレス信号とが異なるタイミングでＣＧＲＯＭに出力されてもよい。
【０１３０】
また、アドレスバスのバス幅（信号線の本数）は２５ビット（なお、最上位ビットはチップセレクト（２）信号を伝送する信号線）とされていたが、２５ビットに限られるわけではない。また、各ＣＧＲＯＭ８２〜８４の最大データ容量も１６Ｍバイトに限られるわけではない。さらに、データバスのバス幅は８ビットとされていたが、８ビットに限られるわけではない。
【０１３１】
また、チップセレクト（１）信号およびチップセレクト（２）信号がロウレベルのときにＣＧＲＯＭは有効とされていたが、ハイレベルのときにＣＧＲＯＭが有効とされていてもよい。
【０１３２】
また、演出制御用ＣＰＵ１０１は、プロセスデータ１０２Ａの表示制御実行データにおける各部品画像のアドレス情報（具体的には「ｎＸＸＸＸＸＸｈ」における「ｎ」）を参照して、各部品画像のソースデータの格納されているＣＧＲＯＭを認識していたが、別の情報（例えば部品画像が格納されているＣＧＲＯＭを特定する情報）にもとづいて認識するようにしてもよい。
【０１３３】
なお、以上のような本発明の変形例は、演出制御用ＣＰＵ１０１とＶＤＰ８１とＣＧＲＯＭ８２〜８４との関係に限られず、演出制御用ＣＰＵ１０１と音声合成用ＩＣ７０１と音声データＲＯＭ７０２〜７０４との関係においても適用される。
【０１３４】
なお、本発明において、「特定遊技状態」とは、所定の遊技価値が付与された遊技者にとって有利な状態を意味する。具体的には、特定遊技状態は、例えば可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態（大当り遊技状態）、遊技者にとって有利な状態となるための権利が発生した状態、景品遊技媒体払出の条件が成立しやすくなる状態などの、所定の遊技価値が付与された状態である。
【０１３５】
また、本発明において、演出制御用マイクロコンピュータが電気部品に実行させる「連続的な演出」とは、特別図柄の変動開始から終了（大当りとなるときは大当り遊技の終了）までの間における複数の期間に分割された各期間のうち、任意の複数の期間において連続的に実行される一連の演出のことをいう。上述した実施の形態では、「連続的な演出」として、リーチ演出後のスーパーリーチ演出や、リーチ演出後の大当り遊技演出などをあげていたが、このような場合に限られるわけではなく、例えば、予告演出後のリーチ演出なども含まれる。また、リーチ演出や大当り遊技演出を実行する期間が複数の期間に分割できる場合には、分割された各期間において実行される演出も含まれる。そして、このように分割された各期間において実行される演出に用いられるデータが、本発明における「演出用データ」に相当する。なお、上述した実施の形態においては、「演出用データ」の例として、図５においてムービー画像データ（１）〜（６）を示していたが、ムービー画像データに限られるわけではなく、また音声データ等も含まれる。
【０１３６】
なお、上記の実施の形態のパチンコ遊技機１は、始動入賞にもとづいて特別図柄表示器９に可変表示される特別図柄の停止図柄が所定の図柄になると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。さらに、遊技媒体が遊技球であるパチンコ遊技機に限られず、スロット機等においても本発明を適用することができる。
【産業上の利用可能性】
【０１３７】
本発明は、パチンコ遊技機などの遊技に適用可能であり、特に、遊技機に設けられているＲＯＭのデータ容量を増加させることができるとともに、広いアドレス空間にアクセス可能なプロセッサを使用する必要がないため遊技機のコストが上昇してしまうのを回避するために有用である。
【図面の簡単な説明】
【０１３８】
【図１】パチンコ遊技機における遊技盤の前面を示す正面図である。
【図２】遊技制御基板および演出制御基板の構成例を示すブロック図である。
【図３】演出制御基板、ランプドライバ基板および音声出力基板の構成例を示すブロック図である。
【図４】３つのＣＧＲＯＭ、ＣＰＵおよびＶＤＰの相互間の信号線の接続関係を示す配線図である。
【図５】３つのＣＧＲＯＭのアドレスマップおよび３つのＣＧＲＯＭにおける画像データの格納領域を示す説明図である。
【図６】可変表示装置による画像の表示例を示す説明図である。
【図７】ムービー画像の表示例を示す説明図である。
【図８】プロセスデータの一構成例を示す説明図である。
【図９】Ｖブランク割込処理を示すフローチャートである。
【図１０】画像読出展開処理を示すフローチャートである。
【符号の説明】
【０１３９】
９      可変表示装置（電気部品、可変表示手段、画像表示装置）
２７    スピーカ（電気部品）
３１    主基板（遊技制御手段）
５０    遊技制御用マイクロコンピュータ
５６    ＣＰＵ
７０    音声出力基板
８０    演出制御基板（演出制御手段）
８１    ＶＤＰ（コントローラＩＣ）
８２〜８４  ＣＧＲＯＭ
８５    ＶＲＡＭ（ＳＤＲＡＭ）
１００  演出制御用マイクロコンピュータ
１０１  演出制御用ＣＰＵ
７０１  音声合成用ＩＣ（コントローラＩＣ）
７０２〜７０４  音声データＲＯＭ
【図１】
2005087334.tif 000003
【図２】
2005087334.tif 000004
【図３】
2005087334.tif 000005
【図４】
2005087334.tif 000006
【図５】
2005087334.tif 000007
【図６】
2005087334.tif 000008
【図７】
2005087334.tif 000009
【図８】
2005087334.tif 000010
【図９】
2005087334.tif 000011
【図１０】
2005087334.tif 000012