(57)【要約】【課題】    犠牲酸化膜を形成し、これを剥離することによってシリコン基板の表面を平坦化する手法を改善し、より平坦なシリコン表面を形成することである。【解決手段】  シリコン基板表面を等方性酸化により犠牲酸化膜を形成し、等方性酸化によって形成された酸化膜を剥離することによって、平坦度の高い表面が得られる。等方性酸化の手法として、オゾン水、過酸化水素水を使用しても良いし、ラジカル酸化を用いても良い。【選択図】      図５
2005093562.tif 000002
【特許請求の範囲】
【請求項１】
シリコン半導体表面を等方性酸化手段で酸化し犠牲酸化膜を形成する第１の工程と、前記犠牲酸化膜を剥離する第２の工程とを含み、前記第１および第２の工程を少なくとも１回経ることによって前記シリコン半導体表面を平坦化させ、該平坦化した表面を有するシリコン半導体を用いて半導体デバイスを形成することを特徴とする半導体装置の製造方法。
【請求項２】
チャネル領域となるべきシリコン半導体表面を等方性酸化手段で酸化し犠牲酸化膜を形成する第１の工程と、前記犠牲酸化膜を剥離する第２の工程とを含み、前記第１および第２の工程を少なくとも１回経ることによって前記チャネル領域となるべきシリコン半導体表面を平坦化させ、該平坦化したチャネル領域となるべきシリコン半導体表面上にゲート絶縁膜を形成することを特徴とする半導体装置の製造方法。
【請求項３】
前記第１の工程と前記第２の工程とを２回以上繰り返すことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記等方性酸化手段は、４００℃以下の温度で前記シリコン半導体表面をラジカル酸化する手段であることを特徴とする請求項１乃至３のいずれか1に記載の半導体装置の製造方法。
【請求項５】
前記等方性酸化手段は、前記シリコン半導体表面をオゾン水に接触させる手段であることを特徴とする請求項１乃至３のいずれか1に記載の半導体装置の製造方法。
【請求項６】
前記等方性酸化手段は、前記シリコン半導体表面を過酸化水素水を含む水溶液に接触させる手段であることを特徴とする請求項１乃至３のいずれか1に記載の半導体装置の製造方法。
【請求項７】
前記オゾン水は、超純水に０．００１ｐｐｍ乃至１００ｐｐｍのオゾンが溶存する水であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
前記オゾン水は、超純水に１ｐｐｍ乃至３０ｐｐｍのオゾンが溶存する水であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項９】
前記過酸化水素水は、３０乃至１００重量％の過酸化水素を含むことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項１０】
前記等方性酸化手段の前記接触は、１０乃至３０℃で２０秒以上行うことを特徴とする請求項５乃至９のいずれか1に記載の半導体装置の製造方法。
【請求項１１】
前記第２の工程は、フッ酸を含む水溶液を用いて前記犠牲酸化膜を剥離する工程を有することを特徴とする請求項１乃至１０のいずれか1に記載の半導体装置の製造方法。
【請求項１２】
前記第２の工程は、塩酸とフッ酸の混合溶液を用いて前記犠牲酸化膜を剥離する工程を有することを特徴とする請求項１乃至１０のいずれか1に記載の半導体装置の製造方法。
【請求項１３】
前記第２の工程は、ＨＦと溶存酸素濃度が１００ｐｐｂ以下のＨ２Ｏとを含有する溶液を用いて前記犠牲酸化膜を剥離する工程を有することを特徴とする請求項１乃至１０のいずれか1に記載の半導体装置の製造方法。
【請求項１４】
前記シリコン半導体表面は、実質的に（１１０）面方位を有することを特徴とする請求項１乃至１３のいずれか1に記載の半導体装置の製造方法。
【請求項１５】
前記シリコン半導体表面は、（１１０）面、（５５１）面、（３１１）面、（２２１）面、（５５３）面、（３３５）面、（１１２）面、（１１３）面、（１１５）面、（１１７）面、（３３１）面、（３３２）面、（１１１）面および（３２０）面のいずれかの方位を有することを特徴とする請求項１乃至１４のいずれか1に記載の半導体装置の製造方法。
【請求項１６】
前記第１の工程から前記半導体装置の形成まで、前記シリコン半導体表面を空気に触れさせないようにしたことを特徴とする請求項１乃至１５のいずれか1に記載の半導体装置の製造方法。
【請求項１７】
前記第１および第２の工程において用いられる薬液を空気に触れさせないようにしたことを特徴とする請求項５乃至１６のいずれか１に記載の半導体装置の製造方法。
【請求項１８】
シリコン半導体表面を等方性酸化手段で酸化し犠牲酸化膜を形成する第１の工程と、前記犠牲酸化膜を剥離する第２の工程とを含み、前記第１および第２の工程を少なくとも１回経ることによって前記シリコン半導体表面を平坦化させることを特徴とする半導体表面の平坦化方法。
【請求項１９】
前記第１の工程と前記第２の工程とを２回以上繰り返すことを特徴とする請求項１８記載の半導体表面の平坦化方法。
【請求項２０】
前記等方性酸化手段は、４００℃以下の温度で前記シリコン半導体表面をラジカル酸化する手段であることを特徴とする請求項１８または1９に記載の半導体表面の平坦化方法。
【請求項２１】
前記等方性酸化手段は、前記シリコン半導体表面をオゾン水に接触させる手段であることを特徴とする請求項１８または１９に記載の半導体表面の平坦化方法。
【請求項２２】
前記等方性酸化手段は、前記シリコン半導体表面を過酸化水素水を含む水溶液に接触させる手段であることを特徴とする請求項１８または１９に記載の半導体表面の平坦化方法。
【請求項２３】
シリコン半導体表面を等方性酸化して犠牲酸化膜を形成する等方性酸化手段と、前記犠牲酸化膜を剥離する剥離手段とを含むことを特徴とする半導体製造装置。
【請求項２４】
請求項乃１至１７のいずれか１に記載の製造方法によって製造された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平坦な半導体表面を有する半導体装置の製造法方に関し、特に平坦な半導体表面を有するシリコン半導体装置の製造方法、シリコン半導体表面の平坦化方法、表面平坦化処理を実行する半導体製造装置、および前記表面処理を行うことによって得られた半導体デバイス等の製品に関する。
【背景技術】
【０００２】
従来の半導体領域に形成された集積回路を構成する電界効果トランジスタの製造工程を、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造のｎ型電界効果トランジスタを例にし、図１を用いて説明する。
【０００３】
まず、半導体基板であるｐ型（１００）面シリコン１０１の表面に、例えばＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法により素子分離を行い、素子領域１０２を形成する（ａ）。
【０００４】
なお本発明における面方位の記述として、例えば（１００）は、（１００）面に等価な面（１００）、（０１０）、（００１）など全てを総称して表している。
【０００５】
素子領域１０２に、ＲＣＡ洗浄処理を行い（ｂ）、有機物、パーティクル、メタル不純物を除去した後、ゲート絶縁膜（ＳｉＯ２）１０３を形成する（ｃ）。
【０００６】
次に、シリコン１０１の全面に、しきい値電圧を制御するため、ボロンをイオン注入する（ｄ）。
【０００７】
次に、シリコン１０１の全面に、多結晶シリコン膜を堆積させ、これをパターニングして素子領域１０２のゲート絶縁膜１０３上に、多結晶シリコン電極１０５を形成する（ｅ）。
【０００８】
次にリンを低濃度でイオン注入して高電界を緩和するｎ−ソース及びドレイン領域１０６を形成する。
【０００９】
次に、ＣＶＤ法などにより、ゲート電極１０５を被覆するように、シリコン酸化膜（ＳｉＯ２）を、シリコン１０１の全面に堆積させ、異方性エッチングを行って、ゲート電極１０５の側壁に側壁絶縁膜１０７を形成する（ｇ）。
【００１０】
その後、砒素などのｎ型不純物を高濃度にイオン注入してｎ＋ソース及びドレイン領域１０８を形成する（ｈ）。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記のような電界効果トランジスタ形成方法の場合、ＲＣＡ洗浄におけるアルカリ処理時、並びに純水リンス時等に、素子領域１０２表面を荒らしてしまう。この荒れたシリコンとゲート絶縁膜界面を用いて電界効果トランジスタを作製すると、トランジスタの駆動能力が低下するのみならず、実際にゲート電極に電圧を加えた場合、突起部に電界集中を生じ、絶縁破壊に至りやすくなることは良く知られている。
【００１２】
特に、（１１０）シリコンを用いた場合、アルカリ処理時における荒れは激しくなる。現在、ＬＳＩ作製には、主に（１００）シリコンが用いられているが、ｎ型電界効果トランジスタと比較し、ｐ型トランジスタの駆動能力、つまり移動度が約０．３倍と低いことが問題視されている。対して（１１０）シリコンを用いた場合、ｐ型トランジスタの駆動能力は、（１００）の場合と比較し、約２．５倍も上昇するメリットがある。しかしながら、ｎ型トランジスタの駆動能力は、（１００）の場合と比較し、逆に約０．６倍と低下してしまう。ｎ型トランジスタの駆動能力の低下が抑えられれば、（１１０）シリコンは、非常に有用な材料となり得る。（１１０）シリコンにおいて、ｎ型トランジスタの駆動能力低下を抑える為には、シリコンとゲート絶縁膜界面のラフネスを低減させれば良いことが推測される。
【００１３】
以上はｎ型電界効果トランジスタを例として説明したが、ＴＦＴ、ＣＣＤやＩＧＢＴ等の半導体素子についても、同様なことが言える。
【００１４】
以上のような問題から、先に提出した出願（２００２年特許願第３５０１７７号）では、ラジカル酸化を用いることによる平坦化、湿式酸化を繰り返すことによる平坦化について述べられている。ラジカル酸化を用いる手法は、プラズマ中で酸素ラジカルを含む雰囲気で、４００℃以下の温度で半導体領域の表面に犠牲酸化膜を形成し、その後、犠牲酸化膜を剥離することにより平坦化を実現している、非常に効果的な手法である。しかし、犠牲酸化膜形成工程が真空装置で行われるであるのに対し、犠牲酸化膜剥離工程が主に薬液処理装置で行われる。その場合、それぞれ別装置で処理が成されるということで、スループットが低下するという問題がある。同じことは湿式酸化と薬液によるエッチバックを繰り返すことにより平坦化する手法についても言える。これらの方法は、経験的に表面が平坦化するという知見のもとになされたものであるが、なぜ平坦化するかという原因は知られていなかった。
【００１５】
本発明は、このような事情によりなされたものであり、犠牲酸化膜の形成および剥離によるシリコン表面平坦化の原因を解明して、より効率的、目的論的な平坦化方法を提供することを目的とする。
【００１６】
本発明の他の目的は、液処理装置のみを用いて短時間に半導体領域表面を平坦化することができる方法を提供することにある。
【００１７】
本発明の更に他の目的は、チャンネル領域とゲート絶縁膜界面のラフネスを低減させることにより、駆動力が向上した半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１８】
本発明は、半導体領域とゲート絶縁膜界面のラフネスを低減させることにより、半導体装置におけるキャリア電子の散乱を低く抑え、半導体装置のキャリア電子駆動能力を向上させることに特徴がある。半導体装置のキャリア電子移動度は、半導体領域表面のラフネスと密接な関係を持つ。
【００１９】
犠牲酸化により平坦化を行う手法において、重要な指針としては、等方的な酸化を行えるか否かであることが判明した。図２にラジカル酸素による酸化と、ドライＯ２による酸化を行った際の、酸化時間と膜厚の関係を示す。なお酸化は、シリコン（１００）、（１１０）、（１１１）面に対して行っている。ドライ酸化は、シリコン面方位により酸化レートが異なるのに対し、ラジカル酸化の場合、面方位によらず酸化レートは同じである。これはラジカル酸化によって、等方的な酸化が行われること、それに対してドライ酸化では異方的な酸化が行われることを示している。等方的及び異方的な酸化を行った際の（１１０）表面の平坦性に与える影響を、図３に示した。等方的な酸化の場合、表面に細かな凹凸があっても酸化が等方的に進行するため、細かな突起が効果的に除去されて、平坦化される様子が分かる。これに対して、異方的な酸化の場合、特定の面のみに選択的に酸化が進行し、ＢＭＤ（バルクマイクロディフェクト）や原子ステップをトリガとして、表面を荒らして行く様子が分かる。つまり、シリコンなどの結晶体に対し、酸化により平坦化を行う場合、その面方位によらず、等方的な酸化を行うことが大事であることが分かる。
【００２０】
本発明者等は、鋭意実験の結果、オゾン水または過酸化水素水を用いても、このような等方的な酸化を行えることを新たに見出した。図４に、オゾン水をシリコン表面に接触（以下、接触とはシリコンを薬液に浸漬すること、および薬液をシリコン表面に流したり吹き付けたりすることを含む）させた際の、処理時間と酸化膜厚の関係を示す。オゾン水としては超純水に５ｐｐｍのオゾンが溶存しているものを用い、処理は室温（２３℃）で行った。図２と同様に、シリコン（１００）、（１１０）、（１１１）面方位に対して行った結果、面方位に関係なく酸化が進行していること、すなわち、等方的な酸化が行われていることが判明した。さらに、３０秒程度のオゾン水処理により、酸化膜厚が飽和し、それ以上酸化が進まないことが分かる。これは、犠牲酸化膜の形成時間が３０秒程度あれば、十分であることを意味し、極めて短時間で平坦化処理が可能となり、枚葉装置化を容易に実現することができる。後に述べるように、過酸化水素を含む水溶液を用いても同様の結果が得られた。
【００２１】
特に、実質的に（１１０）面方位をその表面に有するシリコンでは、異方的な酸化が行われる場合、（１１１）面が優先的に酸化されることにより、＜−１１０＞方向に溝が形成され易いことが知られている。ラジカル酸化、オゾン水、過酸化水素水のような等方的な酸化手段を用いて犠牲酸化膜を形成し、剥離することによる平坦化手法は、実質的に（１１０）面方位を表面に有するシリコンの平坦化に特に有効である。
【００２２】
なお実質的な（１１０）面方位とは、結晶学的に見て、（１１０）面方位とほぼ等価な方向を向いている面であり、（５５１）面、（３１１）面、（２２１）面、（５５３）面、（３３５）面、（１１２）面、（１１３）面、（１１５）面、（１１７）面などを含む。
【００２３】
またＫａｚｕｏ  Ｓａｔｏら報告のＳｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  ７３（１９９９）Ｐ１２２−１３０におけるＦｉｇ．２より、（１１０）面をアルカリエッチング処理した場合、＜−１１０＞方向に筋が走る表面形状が得られることが分かっている。（１１０）面と同様な表面形状が得られる領域として、＜１００＞方向に０〜１２°までオフさせた面、例えば８°オフの（５５１）面などが当てはまる。＜−１１０＞方向へは１°オフさせた面までは、同様な表面形状が得られる。本Ｆｉｇ．２の（１１０）面と同じ表面ラフネス挙動を示す面方位を選んでも良い。
【００２４】
さらにＴ．Ｓａｔｏら報告のＰｈｙｓ．Ｒｅｖ．，Ｂ４，１９５０（１９７１）によると、（１１０）面と同様なキャリア電子移動度が得られる面を知ることが出来る。それにより、＜−１１０＞方向に電子を流した場合、＜−１１０＞方向へ０〜３５°オフさせた面、例えば（３３１）面、（２２１）面、（３３２）面、（１１１）面などを用いても（１１０）面と同様の電子移動挙動を得ることが出来る。また＜１−１０＞方向へ０〜１２°オフさせた面、例えば（３２０）面を用いても（１１０）面と同様の挙動を得ることが出来る。以上の面やその近傍面を選んでも良い。
【００２５】
本発明の特徴は次の通りである。
【００２６】
請求項１に示した本発明の半導体装置の製造方法は、シリコン半導体表面を等方性酸化手段で酸化し犠牲酸化膜を形成する第１の工程と、前記犠牲酸化膜を剥離する第２の工程とを含み、前記第１および第２の工程を少なくとも１回経ることによって前記シリコン半導体表面を平坦化させ、該平坦化した表面を有するシリコン半導体を用いて半導体デバイスを形成することを特徴とする。
【００２７】
請求項２の半導体装置の製造方法は、チャネル領域となるべきシリコン半導体表面を等方性酸化手段で酸化し犠牲酸化膜を形成する第１の工程と、前記犠牲酸化膜を剥離する第２の工程とを含み、前記第１および第２の工程を少なくとも１回経ることによって前記チャネル領域となるべきシリコン半導体表面を平坦化させ、該平坦化したチャネル領域となるべきシリコン半導体表面上にゲート絶縁膜を形成することを特徴とする。
【００２８】
前記第１の工程と前記第２の工程とは２回以上、好ましくは３回またはそれ以上繰り返すことが好ましい。
【００２９】
前記等方性酸化手段は、４００℃以下の温度で前記シリコン半導体表面をラジカル酸化する手段、または前記シリコン半導体表面をオゾン水に接触させる手段、または前記シリコン半導体表面を過酸化水素水を含む水溶液に接触させる手段とすることができる。
【００３０】
前記オゾン水は、超純水に０．００１ｐｐｍ乃至１００ｐｐｍ、好ましくは１ｐｐｍ乃至３０ｐｐｍのオゾンが溶存する水であればよい。また前記過酸化水素水は、３０乃至１００重量％の過酸化水素を単独または硫酸等と混合して含むものであってよい。前記等方性酸化手段の前記接触は、１０乃至３０℃、好ましくは２０℃から３０℃で２０秒以上、好ましくは３０秒以上行うことが望ましい。
【００３１】
前記第２の工程は、フッ酸を含む水溶液を用いて前記犠牲酸化膜を剥離する工程を有していてよい。フッ酸は、濃度が０．０１％乃至１．０％、好ましくは０．１％から１．０％、さらに好ましくは０．５％程度、のものを用いることができる。また、前記第２の工程は、塩酸とフッ酸の混合溶液を用いて前記犠牲酸化膜を剥離する工程であってもよい。この場合、フッ酸は濃度１０％乃至３０％、塩酸は残余、すなわち９０％乃至７０％とするのが好ましい。また前記第２の工程は、ＨＦと溶存酸素濃度が１００ｐｐｂ以下のＨ２Ｏとを含有する溶液を用いて前記犠牲酸化膜を剥離する工程であってもよい。
【００３２】
前記シリコン半導体表面は、（１００）面や（１１１）面のものであってもよいが、実質的に（１１０）面方位を有するものに特に効果がある。実質的に（１１０）面は、（１１０）面、（５５１）面、（３１１）面、（２２１）面、（５５３）面、（３３５）面、（１１２）面、（１１３）面、（１１５）面、（１１７）面、（３３１）面、（３３２）面、（１１１）面および（３２０）面のいずれかの方位を含む。
【００３３】
前記第１の工程から前記半導体装置の形成まで、前記シリコン半導体表面を空気に触れさせないようにすること、前記第１および第２の工程において用いられる薬液を空気に触れさせないようにすることが好ましい。
【発明の効果】
【００３４】
オゾン水、過酸化水素水、またはラジカル酸化による等方性酸化手段による犠牲酸化膜形成と犠牲酸化膜の剥離処理を行うことで、シリコン表面の平坦性を、Ｒａ＝０．０５ｎｍまで低下させることが出来た。本技術は、処理時間が短く、生産性が高いものである。シリコン表面とゲート絶縁膜界面が原子的に平坦であることから、キャリア移動度の向上に加え、ゲート絶縁膜の信頼性も向上する。
【発明を実施するための最良の形態】
【００３５】
ｐ型（１１０）シリコン５０１の表面に、例えばＳＴＩ（Ｓａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法により素子分離を行い、ソース、ドレイン及びチャネル領域を含む素子領域５０２を形成する（ａ）。
【００３６】
素子領域３０２に対し、有機物、パーティクル、メタル汚染除去の為、ＲＣＡ洗浄を施す（ｂ）。なおＲＣＡ洗浄中の一工程であるＳＣ１洗浄時において、シリコン表面のエッチングによりラフネス増加が懸念される。そこでＯＨ濃度が低いＳＣ１洗浄処理を施す。典型的なＳＣ１処理では、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：５の薬液を用いるが、ここでは、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝０．０５：１：５と、ＯＨ濃度を下げている。なお、ここで、シリコン結晶中において、ＣＯＰ等の欠陥密度が高い場合、ＳＣ１処理時に表面ラフネスの増加を加速する。さらには、欠陥が原因で、ＳＣ１処理後にマイクロピットが表面に形成され、酸化膜耐圧の劣化も誘発する。特にＣＺウェハを用いた場合、ＣＯＰ密度が高い。従って、ＳＣ１洗浄時における表面ラフネスの増加を抑制するには、好ましくは、水素アニール処理またはアルゴンアニール処理等を施し、残留酸素のレベルを、５Ｅ１６／ｃｍ３程度まで低下させたシリコンを用いるか、さらにはＳｉエピタキシャル成長を表面に施したシリコンウェハを用いるのが良い。本実施例では、Ｓｉエピタキシャル成長を表面に施したシリコンウェハを用いた。
【００３７】
なお、前記低ＯＨ濃度のＳＣ１工程を用いても、依然、中心線平均粗さＲａが０．１５ｎｍ程度ある。
【００３８】
そこで、素子領域のシリコン表面の平坦化処理として、オゾン水にシリコン表面を浸し、犠牲酸化膜５０３を形成（図５（ｃ））。その後、水素添加水を用いて希釈した０．５％ＨＦ溶液を用い、犠牲酸化膜を剥離した（図５（ｄ））。その犠牲酸化膜の形成と剥離の工程を、５回繰り返した。オゾン水に浸した時間は３０秒、犠牲酸化膜剥離時間は３０秒であり、５回の繰り返しにかかった時間は、わずか５分である。結果、中心線平均粗さＲａが０．０５ｎｍと低減した。これは特願２００２年第３５０１７７号と同等レベルの平坦性であるが、本願の方が、処理にかかった時間が格段に短く、生産性に優れていると言える。
【００３９】
ここで、さらに第１工程と第２工程の繰り返し回数と平坦性との関係を調べた。図６は、横軸が繰り返し回数、縦軸は中心線平均粗さＲａである。図に示すように繰り返し３回を超えると、ほぼ飽和の傾向が見られ、繰り返し回数には適正値があることが確認出来た。
【００４０】
なお、等方的な酸化手段として、過酸化水素水や過酸化水素水の水溶液、例えば、硫酸と過酸化水素水の混合液を用いても、等方的な酸化が行える。図７に、硫酸と過酸化水素水を４：１の比で混合した溶液（ＳＰＭ）にシリコン表面を浸した際の、溶液処理時間と酸化膜厚の関係を示す。図４と同様に、シリコン（１００）、（１１０）、（１１１）面方位に対して行っている。図７に示すように、この手段によっても、等方的な酸化が行われ、表面平坦化に対し、有効である。さらに、３０秒程度のＳＰＭ処理により、酸化膜厚が飽和し、それ以上酸化が進まないことが分かる。これは、犠牲酸化膜の形成時間が３０秒程度あれば充分であること、短時間の処理による表面平坦化、ひいては枚葉装置の実現に等方性酸化手段が有効であることを示している。
【００４１】
さらに第１工程にＳＰＭ溶液を用い、第２工程に希釈した０．５％ＨＦ溶液を用いた際、第１工程と第２工程の繰り返し回数と平坦性との関係を調べた。図８は、横軸が繰り返し回数、縦軸は中心線平均粗さＲａである。結果、図６のオゾン水の場合と同様、繰り返し３回を超えると、ほぼ飽和の傾向が見られ、繰り返し回数には適正値があることが確認出来た。
【００４２】
犠牲酸化膜の剥離工程においては、低ＯＨ濃度の薬液、例えば、ＨＦとＨＣｌの混合溶液を用いても、ＯＨによるＳｉ表面エッチングが抑制されることから、更なる平坦化効果が期待できる。
【００４３】
本発明による等方性酸化処理を用いたシリコン表面の平坦化は、シリコン面方位や適応される半導体素子に限定されること無く、応用が可能な技術である。
【００４４】
次に、素子領域のシリコン表面を酸化し、５ｎｍのゲート絶縁膜（ＳｉＯ２）５０４を形成する（ｅ）。なお本発明において形成されるシリコン酸化膜は、少なくともシリコンと接する部分に存在すればよく、その上層に異種の材料、アルカリ土類金属、希土類金属、遷移金属を用いた酸化物、窒化物、酸窒化物、シリケートなどが１層以上積層形成された絶縁膜を用いても良い。また本発明において形成されるシリコン酸化膜の代わりに、アルカリ土類金属、希土類金属、遷移金属を用いた酸化物、窒化物、酸窒化物、シリケートなどの単層または積層構造を用いても良い。さらには、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜の何れか一つ以上を含む膜を用いても良い。
【００４５】
次に、シリコン５０１の全面に、しきい値電圧を制御するため、ボロンをイオン注入する（ｆ）。
【００４６】
次に、シリコン５０１の全面に、多結晶シリコン膜を堆積させ、これをパターニングして素子領域５０２のゲート絶縁膜５０４上に、多結晶シリコン電極５０５を形成する（ｇ）。
【００４７】
次にリンを低濃度でイオン注入して高電界を緩和するｎ−ソース及びドレイン領域５０６を形成する（ｈ）。
【００４８】
次に、ＣＶＤ法などにより、ゲート電極３０５を被覆するように、シリコン酸化膜（ＳｉＯ２）を、シリコン５０１の全面に堆積させた後、異方性エッチングを行って、ゲート電極５０５の側壁に側壁絶縁膜５０７を形成する（ｉ）。
【００４９】
その後、砒素などのｎ型不純物を高濃度にイオン注入してｎ＋ソース及びドレイン領域５０８を形成する（ｊ）。
【図面の簡単な説明】
【００５０】
【図１】従来技術における電界効果トランジスタの作製フローである。
【図２】酸化時間と酸化膜厚の関係を示すグラフである。
【図３】等方的な酸化と異方的な酸化が平坦性に及ぼす挙動を説明する模式図である。
【図４】オゾン水による処理時間と酸化膜厚の関係ほを示すグラフである。
【図５】本発明に係る実施例における電界効果トランジスタの作製フローを示す図である。
【図６】第１工程と第２工程の繰り返し回数とＲａとの関係を示すグラフである。
【図７】ＳＰＭによる処理時間と酸化膜厚の関係を示すグラフである。
【図８】第１工程と第２工程の繰り返し回数とＲａとの関係を示すグラフである。
【符号の説明】
【００５１】
５０１              シリコン
５０２              素子領域
５０３              犠牲酸化膜
５０４              ゲート絶縁膜（ＳｉＯ２）
５０５              多結晶シリコンゲート電極
５０６              ｎ−ソース及びドレイン領域
５０７              側壁絶縁膜
５０８              ｎ＋ソース及びドレイン領域
【図１】
2005093562.tif 000003
【図２】
2005093562.tif 000004
【図３】
2005093562.tif 000005
【図４】
2005093562.tif 000006
【図５】
2005093562.tif 000007
【図６】
2005093562.tif 000008
【図７】
2005093562.tif 000009
【図８】
2005093562.tif 000010