(57)【要約】【課題】  記憶セルの面内サイズや膜厚の減少に依ることなしに、高い磁気抵抗変化率を保持しつつスピン注入磁化反転の効率を向上させ、反転電流及び反転電流密度を低減した磁気抵抗効果素子及び磁気メモリ装置を提供すること。【解決手段】  磁化自由層（記憶層）１と、この磁化自由層の両側に非磁性スペーサー層３、１３によって磁気的に分離されてそれぞれ配置された第１のスピンフィルター層２及び第２のスピンフィルター層１２とを有し、これらのスピンフィルター層の磁化方向が互いに逆向きに固定されているスピン注入磁化反転素子１０からなる磁気抵抗効果素子、及びこの磁気抵抗効果素子がメモリセル部を構成しているＭＲＡＭからなる磁気メモリ装置。【選択図】          図１
2005150482.tif 000002
【特許請求の範囲】
【請求項１】
磁化自由層と、この磁化自由層の両側に磁気的に分離されてそれぞれ配置された第１磁性層及び第２磁性層とを有し、これらの磁性層の磁化方向が互いに逆向きに固定されている磁気抵抗効果素子。
【請求項２】
前記第１磁性層及び前記第２磁性層の単位面積当りの磁気モーメント数が、前記磁化自由層のそれより大きい、請求項１に記載した磁気抵抗効果素子。
【請求項３】
前記第１磁性層と、第１非磁性層と、前記磁化自由層と、第２非磁性層と、前記第２磁性層との積層体によって構成されている、請求項１に記載した磁気抵抗効果素子。
【請求項４】
前記積層体の積層方向に流す電流によるスピン注入磁化反転で前記磁化自由層に情報が書き込まれると共に、前記第１磁性層及び前記第２磁性層がスピンフィルター層として機能し、かつ前記積層方向に流す電流によって記憶情報が読み出されるように構成された、請求項３に記載した磁気抵抗効果素子。
【請求項５】
前記第１磁性層と前記第１非磁性層と前記磁化自由層とが第１巨大磁気抵抗効果膜を構成し、前記第２磁性層と前記第２非磁性層と前記磁化自由層とが第２巨大磁気抵抗効果膜を構成している、請求項４に記載した磁気抵抗効果素子。
【請求項６】
前記磁化自由層を中心として、その両側の積層構造が互いに非対称に形成されている、請求項５に記載した磁気抵抗効果素子。
【請求項７】
前記第１磁性層及び前記第２磁性層の側に、情報書き込み用及び情報読み出し用の端子がそれぞれ設けられている、請求項６に記載した磁気抵抗効果素子。
【請求項８】
前記第１磁性層及び前記第２磁性層の側に情報書き込み用及び情報読み出し用の端子がそれぞれ設けられ、前記磁化自由層にも情報読み出し用の端子が設けられている、請求項５に記載した磁気抵抗効果素子。
【請求項９】
前記第１磁性層と前記第１非磁性層と前記磁化自由層とが巨大磁気抵抗効果膜を構成し、前記第２磁性層と前記第２非磁性層と前記磁化自由層とが巨大磁気抵抗効果膜を構成していない、請求項４に記載した磁気抵抗効果素子。
【請求項１０】
前記第１磁性層と前記第１非磁性層と前記磁化自由層とが巨大磁気抵抗効果膜を構成しているか或いは構成しておらず、前記第２磁性層と前記第２非磁性層と前記磁化自由層とがトンネル磁気抵抗効果膜を構成している、請求項４に記載した磁気抵抗効果素子。
【請求項１１】
前記第１磁性層及び／又は前記第２磁性層にそれぞれ、これらの各磁性層の磁化方向を交換結合により固定するための第１反強磁性層及び／又は第２反強磁性層が接合されている、請求項１に記載した磁気抵抗効果素子。
【請求項１２】
前記第１磁性層又は前記第２磁性層と、第３強磁性層とが第３非磁性層を介して積層され、ＲＫＫＹ的相互作用により反強磁性的に結合される積層フェリ構造が形成されている、請求項１に記載した磁気抵抗効果素子。
【請求項１３】
請求項１〜１２のいずれか１項に記載した磁気抵抗効果素子がメモリセル部を構成している磁気メモリ装置。
【請求項１４】
前記第１磁性層の側がビット線に接続され、前記第２磁性層の側がスイッチング素子に接続されたＭＲＡＭ（Magnetic Random Access Memory）として構成された、請求項１３に記載した磁気メモリ装置。
【請求項１５】
前記第１磁性層の側がビット線に接続され、前記第２磁性層の側がワード線に接続されたクロスポイント型に構成された、請求項１３に記載した磁気メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流によるスピン注入磁化反転で磁化自由層に情報が書き込まれ、電流によって記憶情報が読み出されるように構成された磁気抵抗効果素子、及びこの磁気抵抗効果素子を用いた磁気メモリ装置に関するものである。
【背景技術】
【０００２】
不揮発性メモリとして、高速、高集積化、低消費電力のＭＲＡＭ（Random Access Memory）が知られている。ＭＲＡＭは例えば図１３に示す構造からなっていて、メモリセルの記憶素子となるＴＭＲ（Tunneling Magneto Resistive）素子１００は、磁化が比較的容易に回転する記憶層１０１と磁化固定層１０２とを含み、記憶層１０１と磁化固定層１０２との間には、絶縁体からなるトンネルバリア層１０３が挟持されており、記憶層１０１と磁化固定層１０２との磁気的結合を切るとともに、トンネル電流を流すための役割を担う。なお、記憶層１０１上のトップコート層や、磁化固定層１０２下の下地導電層は図示省略している。
【０００３】
そして、例えば、ｐ型シリコン半導体基板１０４内に形成されたｐ型ウェル領域１０５内にはソース領域１０６、ドレイン領域１０７が形成され、これらの両領域間に形成されたゲート絶縁膜１０８及びゲート電極１０９と共にｎ型の読み出し用の絶縁ゲート型電界効果トランジスタ１１０を構成している。このトランジスタ１１０上には、書き込み用ワード線１１１、ＴＭＲ素子１００、ビット線１１２が配置されている（但し、層間絶縁膜は図示省略している）。ソース領域１０６には、ソース電極１１３を介してセンスライン１１４が接続されている。電界効果トランジスタ１１０は、読み出しのためのスイッチング素子として機能し、ワード線１１１とＴＭＲ素子１００との間から引き出された読み出し用バイパス配線１１５がドレイン電極１１６を介してドレイン領域１０７に接続されている。
【０００４】
情報の書き込みは、マトリックス状に配線したビット線１１２とワード線１１１とに電流を流し、その交点の合成磁場によってセル（記憶層１０１）の磁性スピンを反転させて、その向きを図１４に示すように“１”、“０”の情報として記録する。また、読み出しは、磁気抵抗効果を応用したＴＭＲ効果（磁性スピンの向きによって抵抗値が変化する現象）を利用して行い、磁性スピンが反平行の抵抗の高い状態と、磁性スピンが平行の抵抗の低い状態により、情報の“１”、“０”を読み出し電流によって検出する。
【０００５】
しかしながら、こうしたＭＲＡＭにおける書き込みは、互いに直交したビット線１１２とワード線１１１（共に電流線）から生じる電流磁界により行われているので、記憶容量を高めるためにメモリセルを小さくすると、反転磁界が急激に増加し、これに伴って必要電流が急激に増加するという問題がある。また、メモリセルのサイズが、容量をギガビット（Ｇbit）超にするために必要な２００ｎｍφ程度以下になると、配線の許容電流密度の上限を超え、もはや書き込みが困難になるという問題がある。
【０００６】
これに対し、偏極スピン電流の供給（スピン注入）によって磁化反転させるスピン注入磁化反転は、メモリセルサイズが小さくなるほど磁化反転に必要な電流が小さくなる特徴があり、大容量磁気メモリの作製に好適である。
【０００７】
図１５には、後述の非特許文献１、２に示された従来構造のスピン注入磁化反転素子（スピン注入磁化反転が可能な磁気抵抗効果素子）の一例１２０を示す。この主要な膜構成は、磁性膜からなる記憶層（磁化自由層）１２１と、非磁性のスペーサー層１２３と、磁性膜からなるスピンフィルター層（磁化固定層）１２２とからなり、適当な基板（図示せず）、更には反強磁性層１２４からなる下地膜上に、図示した順に多層に積層された後、記憶層１２１及び反強磁性層１２４上に図示していない電極が設けられる（この多層膜の積層順が上下逆であっても構わない）。この多層膜では、磁気抵抗効果膜を構成する磁化固定層（参照層としての磁性膜とも称される。）が、偏極スピン電流を得るためのスピンフィルター層１２２を兼ねている。即ち、記憶層１２１とスピンフィルター層（磁化固定層）１２２の磁化方向の相対角度の違いにより抵抗変化が生じる磁気抵抗効果膜の構成となっている（平行配列のときは抵抗小、反平行配列のときは抵抗大）。
【０００８】
ここで、スピンフィルター層１２２の飽和磁化（ＭS：単位体積当りの磁気モーメント）×膜厚（ｔ）が、記憶層（磁化自由層）１２１のそれより大きくなるように設定される。或いは、スピンフィルター層１２２の単位面積当たりの磁気モーメント数が、記憶層１２１のそれより大きくなるように設定される、と言ってもよい。或いは、スピンフィルター層１２２の膜厚はこの磁性膜のスピン拡散長より大きくし、記憶層１２１の膜厚はこの磁性膜のスピン拡散長より小さくする、と言ってもよい。スピンフィルター層１２２と記憶層１２１が同一磁性材料からなっていれば、スピンフィルター層１２２の膜厚＞記憶層１２１の膜厚となる。
【０００９】
記憶層１２１は、面内サイズが〜２００ｎｍφ以下の大きさになるように加工され、ほぼ単磁区化した記憶セルとなっている。記憶セルは、形状磁気異方性を持たせるため、縦横比（アスペクト比）を持つ形状、例えば楕円形（図１７（Ｂ）参照）としてある。記憶セルの加工領域は、図１５ではスピンフィルター層１２２まで含まれるように示されているが、スピンフィルター層１２２の上面で加工を停止し、図１７（Ｂ）のようにスピンフィルター層１２２からの漏洩磁界が記憶層１２１に及ぶことを防止する形としてもよい。記憶セルはその周囲の非磁性絶縁膜（ＳｉＯ2、Ａｌ2Ｏ3など）１２５に埋め込まれ、上部に電極１４２が成膜される。
【００１０】
図１７は、スピン注入磁化反転素子１２０をＭＲＡＭに組み込んだ構造例（１トランジスタ−１記憶セル：１Ｔ１Ｊ）を示し、例えば、ｐ型シリコン半導体基板内に形成されたｐ型ウェル領域１３５内には、ソース領域１３６、ドレイン領域１３７が形成され、これらの両領域間に形成されたゲート絶縁膜１３８及びゲート電極１３９と共にｎ型の書き込み兼読み出し用の絶縁ゲート型電界効果トランジスタ１３０を構成している。このトランジスタ１３０上には、スピン注入磁化反転素子１２０が図示していないキャップ層１４０を介してビット線１４２に接続されている（但し、層間絶縁膜１４１は簡略図示している）。ソース領域１３６にはプラグ１４３ａ及びソース電極１４３を介してセンスラインが接続されている。電界効果トランジスタ１３０のドレイン領域１３７は、ドレイン電極１４６及びプラグ１４６ａを介して素子１２０に接続されている。なお、このＭＲＡＭでは、後述する書き込み及び読み出しには、ＴＭＲ素子を用いた図１３のメモリセルには必要である書き込み用ワード線や読み出し用バイパス配線は不要である。
【００１１】
図１５において、磁性膜中に描かれた矢印は、磁化方向を示す。記憶層（磁化自由層）１２１の磁化は、図において右又は左に自由に反転できる。スピンフィルター層１２２の磁化は、一方向に固定されており、膜面垂直に流れる偏極スピン電流を形成するためのスピンフィルターとして機能する。スピンフィルター層１２２の磁化は、図１５では反強磁性層（ＡＦ層）１２４との交換結合により固定されている。こうしたＡＦ層を用いずに、記憶層１２１とスピンフィルター層１２２の保磁力の違いを利用した、いわゆる保磁力差型としてもよい（以下、同様）。
【００１２】
非磁性スペーサー層１２３の構成材料としては、Ｃｕ、Ａｌ2Ｏ3などが用いられる。前者ではＧＭＲ膜（巨大磁気抵抗効果膜）に、後者ではＴＭＲ膜（トンネル磁気抵抗効果膜）となる。スペーサー層１２３の厚みは、スペーサー材料、磁性膜間の磁気的層間相互作用、素子の抵抗値等を考慮して、適宜決められる。スペーサー層１２３に金属膜を用いたＣＰＰ−ＧＭＲ膜（面直電流巨大磁気抵抗効果膜）としての構造を取る場合は、記憶層１２１とスピンフィルター層１２２との磁気的層間相互作用が生じないように、〜５ｎｍ以上の厚さとする。これが厚すぎると、伝導電子の散乱が増えるため、数十ｎｍ程度以下としておくのが望ましい。スペーサー層１２３にＡｌ2Ｏ3を用いたＴＭＲ膜としての構造を取る場合は、印加電圧による絶縁破壊を防ぐため、ＴＭＲ膜の抵抗と膜面積との積ＲＡが数Ωμｍ2以下となるように、Ａｌ2Ｏ3膜厚を設定しなければならない（おおよそ、０．５〜０．７ｎｍ）。
【００１３】
【非特許文献１】屋上公二郎：第５０回応用物理学関係連合講演会,(2003),27p-N-1;応用磁気学会第１回ナノマグネティクス専門研究会,(2003.4.25)；産総研ワークショップ「スピントロニクスの新しい潮流」,(2003.6.3〜4),21；K.Yagami,A.Tulapurkar and Y.Suzuki:PASPS-9,(2003.6.11〜12),D7,228-231.
【非特許文献２】屋上公二郎・鈴木義茂：“まてりあ”第４２巻 第９号（2003）    P640〜647「スピン注入磁化反転の現状と課題」
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、現状では、スピン注入磁化反転には、数ｍＡの電流及び１０7Ａ／ｃｍ2台の電流密度が必要であり、ＴＭＲ膜を用いた記憶素子の絶縁破壊、素子選択用ＦＥＴ（電界効果トランジスタ）のブレークダウン等の問題が生じる。また、反転電流又は電流密度を下げるために、関係する因子を調整すると、熱揺らぎ耐性の低下や磁化反転時間の増大を招くという問題がある。更に、磁化配列が平行から反平行になる反転電流ＩC＋と、反平行から平行になる反転電流ＩC-の値が異なる（｜ＩC＋｜＞｜ＩC-｜）という、本質的な問題（反転電流の非対称性）を抱えるが、これについては詳細に後述する。
【００１５】
反転電流を低減するために、例えば、記憶セルの面積を減らせば、それに比例して反転電流は減少するものの電流密度は減少しない。また、この方法では、反転電流が減少しても、記憶セル面積の減少に伴って素子抵抗が増大するため、素子に印加する電圧は減少せず、従って、素子の絶縁破壊やＦＥＴのブレークダウンを回避することはできない。
【００１６】
また、記憶セルの厚みを低減すれば、反転電流と電流密度は共に減少するが、記憶層（磁化自由層）に隣接する上下の膜との界面反応等を考慮した実用上の下限厚み（２ｎｍ程度）まで減らしても、まだ不十分であり、しかも、膜厚をこれ以上に大幅に低減させることは困難である。
【００１７】
以上のような記憶セルの面内サイズ又は膜厚の減少は、記憶セルの体積Ｖを減少させることとなり、従ってメモリセルの磁気異方性エネルギーＫuＶを低下させ、その結果、熱揺らぎ耐性（ＫUＶ／ｋBＴ）を低下させることとなるため、望ましくない。反転電流はメモリセル体積にほぼ比例するため、体積を一桁減らせば反転電流も一桁低減できる。しかし、熱揺らぎ耐性も一桁下がってしまい、磁気メモリとして必要とされているＫUＶ／ｋBＴ300K＞６０を維持することが困難となる（ＫU：単位体積当たりの磁気異方性エネルギー、ｋB：ボルツマン定数、Ｔ：温度、一般には３００Ｋ）。
【００１８】
また、記憶層の飽和磁化ＭSの低減は、反転電流ＩC及び反転電流密度ＪCがＭSの２乗にほぼ比例するため、反転電流及び反転電流密度の低減に有効であるが、熱揺らぎ耐性が低下する。
【００１９】
記憶層の膜厚方向の反磁界を低減することは、反転電流及び反転電流密度の低減に有効であるが、磁化反転時間が増加する。
【００２０】
記憶層の分極率を向上することは、熱揺らぎ耐性や反転時間に影響せず、反転電流及び反転電流密度を低減できるが、理想的な分極率１．０の材料（ハーフメタル）を用いても、反転電流及び反転電流密度は半分程度にしか減少しない。
【００２１】
一方、セルサイズを数μｍのオーダーにして多磁区化し、膜面垂直に流す電流が生成する電流磁界を利用して磁化反転することにより、１０6Ａ／ｃｍ2台の電流密度で磁化反転することも報告されているが、反転電流が数十ｍＡと大きく、また、セルサイズが大きいため、メモリの大容量化ができないという問題がある。
【００２２】
ＴＭＲ膜の抵抗を極めて小さくすることにより、絶縁破壊を起こすことなくスピン注入磁化反転を行うことは可能であるが、磁気抵抗変化率が減少するため、Ｓ／Ｎ比が低下し、磁気メモリとして用いることは困難である。例えば、抵抗と記憶セルの面積の積ＲＡを数Ωμｍ2まで低減することにより、磁化反転に必要な電圧は０．５Ｖ程度となり、このときのＴＭＲ膜の絶縁破壊電圧を０．７〜０．８Ｖ以下とすることができる。しかし、このとき、磁気メモリとしてのＳ／Ｎ比を確保するために要求されるＴＭＲ比は４０％以上であり、実際のＴＭＲ比が数％程度であることから、現状では使用が困難である。
【００２３】
以上のように、熱揺らぎ耐性を低下させず、反転時間を増大させずに、高い磁気抵抗変化率を持ちつつ、ＩC及びＪCを低減することが望まれているが、未だ実現されていない。
【００２４】
次に、スピン注入磁化反転のおおよその説明を行う。書き込みに必要な電流は、膜面に垂直（即ち、多層膜の積層方向）に流される。図１５では、電子を記憶層（磁化自由層）１２１からスピンフィルター層１２２に流す向きを＋電流（＋Ｉ）、その逆を−電流（−Ｉ）と定義している。図中、電子は●で表されており、●上の矢印はスピンの向きを表す。
【００２５】
−Ｉの場合、ダウンスピン（スピンフィルター層１２２の磁化方向と反平行のスピン）はスピンフィルター層１２２で反射されるが、アップスピン（スピンフィルター層１２２の磁化方向と平行のスピン）は抵抗なくスピンフィルター層１２２を通過し、記憶層１２１に入る。記憶層１２１に入ったアップスピン（ｓ電子）は、記憶層１２１の磁気モーメント（ｄ電子）と相互作用し（sd-interaction）、記憶層１２１の磁気モーメントに反転のためのトルクを与え、記憶層１２１の磁化をスピンフィルター層１２２のそれと平行に揃える。
【００２６】
一方、＋Ｉの場合、記憶層１２１は十分薄い（記憶層１２１の膜厚が記憶層磁性膜のスピン拡散長以下）ため、アップスピン、ダウンスピンともに通過できるが、アップスピンがスピンフィルター層１２２を抵抗なく通過するのに対し、ダウンスピンはスピンフィルター層１２２の表面で反射され、スピン角運動量を保ったまま（スピンの方向を変えずに）記憶層１２１内に戻る。この反射されたダウンスピンは電界の作用で再び記憶層１２１を通過し、スピンフィルター層１２２との界面で再び反射される。即ち、ダウンスピンは多重反射を起こし、見掛け上、記憶層１２１に流れ込むダウンスピン（ｓ電子）はアップスピン（ｓ電子）より多くなる。この結果、sd-interactionはダウンスピンの影響が勝り、記憶層１２１の磁化は図中の左向き、つまり、スピンフィルター層１２２の磁化と逆向きとなり、反平行配列が実現される。
【００２７】
上記した原理から分かるように、図１６（Ａ）に示すような反平行配列から平行配列への反転の実現においては、電流中のアップスピンのみが記憶層１２１の磁気モーメント（ｄ電子）に作用するのに対し、図１６（Ｂ）に示すような平行配列から反平行配列への反転の実現においては、電流中のダウンスピン電子とともにアップスピン電子の作用が加わる。後者の場合、ダウンスピン電子によって反転した磁気モーメントをアップスピン電子が元に戻そうとするトルクを与えるため、平行配列から反平行配列にするために必要な反転電流は、反平行配列から平行配列にするための反転電流より大きくなる。即ち、反転電流の非対称性が生じる。
【００２８】
ここで、文献“まてりあ” 第４２巻 第９号（2003） P640〜647 「スピン注入磁化反転の現状と課題」において述べられている磁化反転の臨界電流式を示す。記憶層磁性膜の磁気モーメントがθ＝０又はπに収束する（即ち、緩和する）と仮定して、スピントルク項を加えた拡張ＬＬＧ（ランダウ・リフシッツ・ギルバート）方程式を解析的に解くと、反転電流としてのＩCP→AP（磁化配列平衡状態が平行状態から反平行状態になる臨界電流値）及びＩCAP→P（磁化配列平衡状態が反平行状態から平行状態になる臨界電流値）は、それぞれ次の（１）及び（２）式のように表される。
【００２９】
【数１】
2005150482.tif 000003
［ここで、ｅは電子の電荷、αは制動係数、γはジャイロ磁気定数（＞０）、θは記憶層磁性膜の磁化方向とスピンフィルター層（磁化固定層）磁性膜の磁化方向との成す角、Ｈextは外部印加磁界、Ｈaniは記憶層の異方性磁界であって、一軸異方性を持つ単磁区の記憶層においてはＨCに等しい。ＭSは記憶層の飽和磁化、μBはボーア磁子、Ａ及びｄはそれぞれ記憶層の面積と厚さである。２πＭSは、膜厚方向の反磁界に相当する（４πＭSの１／２）。ｇ(θ)（＞０）はスピン注入磁化反転効率を表し、ｇ(０)はθ＝０、即ち、磁化平行配列から反平行配列への反転のとき、ｇ(π)はθ＝π、即ち、磁化反平行配列から平行配列への反転のときのスピン注入磁化反転効率である。］
【００３０】
これらの式（１）、（２）において、ｇ(θ)は、スピン依存透過率及び多層膜システム中で起こり得るスピン・フリップ散乱等に関係した幾何学的（geometric）なスカラー関数であり、次の（３）式のように表される。
【数２】
2005150482.tif 000004
【００３１】
この式（３）において、Ｐの値によらず、ｇ(０)＜ｇ(π)であるから、上記の式（１）、（２）における分子の［  ］内の磁界項によらず、常に｜ＩCP→AP｜＞｜ＩCAP→P｜となることが分かる（Ｈext＝０とする）。
【００３２】
本発明の目的は、記憶セルの面内サイズや膜厚の減少に依ることなしに、高い磁気抵抗変化率を保持しつつ磁化反転の効率を向上させ、反転電流及び反転電流密度を低減した磁気抵抗効果素子及び磁気メモリ装置を提供することにある。
【課題を解決するための手段】
【００３３】
即ち、本発明は、磁化自由層（記憶層）と、この磁化自由層の両側に磁気的に分離されてそれぞれ配置された第１磁性層及び第２磁性層（スピンフィルター層又は磁化固定層）とを有し、これらの磁性層の磁化方向が互いに逆向きに固定されている磁気抵抗効果素子、及びこの磁気抵抗効果素子がメモリセル部を構成している磁気メモリ装置に係るものである。
【発明の効果】
【００３４】
本発明によれば、磁化自由層（記憶層）の両側、具体的にはその上下に、磁化方向が互いに逆向きの第１及び第２磁性層を磁気的に絶縁して配置することにより、記憶層に偏極スピン電流を注入することによる磁化反転の効率、特に平行配列→反平行配列にするための反転効率（上述したｇ(０)）が著しく向上し、その結果、磁化反転電流及び反転電流密度を共に従来構造より一桁以上低減することが可能となる。記憶セルの大きさ、非磁性スペーサーの材料、磁性膜の材料にもよるが、〜２００ｎｍφ以下の大きさの記憶セルにおける磁化反転電流を１ｍＡ以下、反転電流密度を〜５×１０6Ａ／ｃｍ2以下にすることができる。
【００３５】
このように、記憶セルにおける反転電流を１ｍＡ以下にできるため、従来のように記憶セルのＲＡを数Ωμｍ2と極端に小さくする必要がなく、数十Ωμｍ2のＲＡの記憶セルにおいてもスピン注入磁化反転が可能となる。このため、低抵抗化（数Ωμｍ2）によりスピン注入磁化反転を可能とした従来の磁気抵抗効果素子より製造が容易で、製造歩留まりが高く、信頼性も高くなり、また、従来の磁気抵抗効果素子より絶縁破壊電圧が高く、更に磁気抵抗比（磁気抵抗変化率）が高くなる。
【００３６】
従って、本発明によれば、記憶セルのＭSや体積を下げることなく、スピン注入磁化反転の効率を向上することにより反転電流を低減するので、熱揺らぎ耐性の低下がなく、また、反転時間の増大もない。このように反転電流及び反転電流密度を低減した上で、熱揺らぎ耐性（ＫUＶ／ｋBＴ300K）＞６０、及び反転時間(τ)＜〜５nsecを実現できる。
【００３７】
熱揺らぎ耐性は、記憶セルの形状に主に依存する保磁力ＨC（又は異方性磁界）を大きくすることにより向上できるが、反転電流も増大してしまう。本発明によれば、ＨC増大による反転電流増加を十分に上回る反転電流低減効果が得られるため、ＨCを従来の構造より一桁以上大きくすることが可能となる。これに伴い、磁化反転時間τの低減、書き込み状態に対する外乱磁界の影響の低減、外部磁界による反転電流の変動の低減等の効果が得られる。
【００３８】
また、本発明によれば、ＨCのばらつきの反転電流値への影響が小さいため、記憶セルの形状制御に対する要求が緩くなり、量産するに当たって有利である。
【００３９】
スピン注入磁化反転は、電流を流す向きを変えることにより記憶層の磁化方向を変えることができるが、本発明によれば、±両電流方向において電流のスピン偏極率を同じにすることができるため、ＩC±の大きさに差が生じず、反転電流の非対称性の問題がなくなる。
【００４０】
また、本発明によれば、スピン偏極した電流（電子）が記憶層を通過しつつ多重反射するため、記憶層磁性膜の実効的な分極率が向上し、磁気抵抗比が向上する。即ち、記憶層の材料を変えることなく、その実効的分極率を向上できるのである。
【００４１】
更に、本発明によれば、微小な電流によって磁気抵抗効果素子におけるスピン注入磁化反転が可能になるため、ＭＲＡＭにおける書き込みをスピン注入磁化反転で効率良く行なうことが可能となる。このため、素子の微細化（記憶セルサイズが０．２μｍφ以下）が可能となり、ＭＲＡＭのＧbit超の大容量化が可能になり、またスケーリングが可能であり、縮小する設計ルールに対応して容量を高めることができる。また、１bitに相当する素子面積を、理論上の最小面積である６Ｆ2（Ｆは設計ルールによる配線幅に相当）に低減できる。
【００４２】
更に、スピン注入磁化反転が可能となることから構造も簡素化する。即ち、電流磁界発生用のワード線が不要になり、素子とＦＥＴのドレインをつなぐバイパス線が不要となり、電流磁界収束用に電流線の周りに磁性膜を配置するクラッド構造が不要となる。素子に流す電流の大きさを変えることにより書き込みと読み出しを制御できるため、制御回路が簡略になり、例えば、１００μＡ程度の電流で書き込みが行われ、１０μＡ程度の電流で信号の読み出しが行える。
【００４３】
以上により、超低消費電力で高速応答の大容量不揮発性磁気メモリ（ＭＲＡＭ）を実現できる。
【発明を実施するための最良の形態】
【００４４】
本発明の磁気抵抗効果素子及び磁気メモリ装置においては、その磁気抵抗効果及びスピン注入磁化反転を効果的に生じさせるため、前記第１磁性層及び前記第２磁性層の単位面積当りの磁気モーメント数が前記磁化自由層のそれより大きいことが必要である。前記磁化自由層の厚さとしては、磁性膜材料にもよるが、例えば１〜１０ｎｍ（望ましくは１〜５ｎｍ）とするのがよい。
【００４５】
素子構造は、前記第１磁性層と、非磁性スペーサーとしての第１非磁性層と、前記磁化自由層と、非磁性スペーサーとしての第２非磁性層と、前記第２磁性層との積層体によって構成されているのがよい。
【００４６】
この場合、前記積層体の積層方向に流す電流によるスピン注入磁化反転で前記磁化自由層に情報が書き込まれると共に、前記第１磁性層及び前記第２磁性層がスピンフィルター層として機能し、かつ前記積層方向に流す電流によって記憶情報が読み出されるように構成されてよい。例えば、前記第１磁性層と前記第１非磁性層と前記磁化自由層とが第１巨大磁気抵抗効果膜を構成し、前記第２磁性層と前記第２非磁性層と前記磁化自由層とが第２巨大磁気抵抗効果膜を構成している。
【００４７】
磁気抵抗効果を用いた情報の読み出し（出力）のためには、前記磁化自由層を中心として、その両側の積層構造が互いに非対称に形成されていることが望ましい。
【００４８】
この場合、前記第１磁性層及び前記第２磁性層のそれぞれの側に、情報書き込み用及び情報読み出し用の端子が設けられていてよいが、磁化自由層の両側の積層構造が対称に形成されていても、前記第１磁性層及び前記第２磁性層のそれぞれの側に情報書き込み用及び情報読み出し用の端子が設けられていると共に、前記磁化自由層にも情報読み出し用の端子が設けられていると、所望の出力を得ることができる。
【００４９】
また、前記第１磁性層と前記第１非磁性層と前記磁化自由層とが巨大磁気抵抗効果膜を構成し、前記第２磁性層と前記第２非磁性層と前記磁化自由層とが巨大磁気抵抗効果膜を構成していなくてもよい。或いは、前記第１磁性層と前記第１非磁性層と前記磁化自由層とが巨大磁気抵抗効果膜を構成しているか或いは構成しておらず、前記第２磁性層と前記第２非磁性層と前記磁化自由層とがトンネル磁気抵抗効果膜を構成していると、このトンネル磁気抵抗効果膜によって十分な出力を取り出すことができる。
【００５０】
なお、前記第１磁性層及び／又は前記第２磁性層にそれぞれ、これらの各磁性層の磁化方向を交換結合により固定するための第１反強磁性層及び／又は第２反強磁性層が接合されているのがよい。
【００５１】
また、前記第１磁性層又は前記第２磁性層と、第３強磁性層とが第３非磁性層を介して積層され、ＲＫＫＹ的相互作用により反強磁性的に結合される積層フェリ構造が形成されていると、前記第１及び第２磁性層の磁化方向を互いに逆向きに容易に固定できる。この場合、第３強磁性層には反強磁性層が接合され、その磁化が交換結合により固定されている。
【００５２】
本発明は、上記に記載した磁気抵抗効果素子がメモリセル部を構成している磁気メモリ装置に好適である。
【００５３】
特に、前記第一磁性層の側がビット線に接続され、前記第２磁性層の側が電界効果トランジスタ等のスイッチング素子に接続されたＭＲＡＭ（Magnetic Random Access Memory）に適用されるのがよい。
【００５４】
或いは、前記第１磁性層の側がビット線に接続され、前記第２磁性層の側がワード線に接続されたクロスポイント型のメモリ装置に適用されてもよい。
【００５５】
次に本発明の好ましい実施の形態を図面参照下に詳細に説明する。
【００５６】
第１の実施の形態
図１〜図３は、本発明の第１の実施の形態を示すものである。
【００５７】
＜スピン注入磁化反転素子の構造（スピンフィルター層２／Ｃｕスペーサー層３／記憶層１／Ｃｕスペーサー層１３／スピンフィルター層１２）＞
本実施の形態による新規な多層膜構造からなるスピン注入磁化反転素子１０は、図１に示すように、厚さ１〜１０ｎｍの記憶層（磁化自由層）１としての磁性膜の上下に、非磁性金属膜（スペーサー層）３及び１３をそれぞれ介して、２つのスピンフィルター層２及び１２としての磁性膜を配置した構造からなっている。この場合、２つのスピンフィルター層２及び１２の磁化方向が互いに逆向きに固定されていることがポイントである。
【００５８】
記憶層１とスピンフィルター層２、１２の材料（組成）には、特に制限はなく、任意の磁性材料を使うことができる。記憶層１とスピンフィルター層２、１２とを同一の磁性材としても、異なる磁性材としてもよい。ここでは、磁気異方性が面内方向であるＣｏ系合金の軟磁性膜（例えばＣｏ−Ｆｅ10）を用いる。但し、スピンフィルター層２、１２の飽和磁化（ＭS：単位体積当たりの磁気モーメント）×膜厚（ｔ）が、記憶層（磁化自由層）１のＭS×ｔより大きくなければならない。或いは、スピンフィルター層２、１２の単位面積当たりの磁気モーメント数が、記憶層１のそれより大きくなるようにする、と言ってもよい。或いは、スピンフィルター層２、１２の膜厚はこれらの磁性膜のスピン拡散長より大きくする一方、記憶層１の膜厚はこの磁性膜のスピン拡散長より小さくする、と言ってもよい。スピンフィルター層２、１２と記憶層１が同一磁性材料からなっていれば、スピンフィルター層膜厚＞記憶層膜厚となる。
【００５９】
非磁性金属スペーサー層３、１３の材質は、磁性膜材料との組み合わせで磁気抵抗効果が現れるいかなる材料でも構わない。ここでは、２つのスペーサー層３、１３共に、例えばＣｕを用いる。２つのスペーサー層３、１３の材料を同じにする必要はないが、少なくとも一方のスペーサー材は、それを介して対向する両側の磁性膜との組み合せで磁気抵抗効果が発現する材料でなくてはならない。スペーサー層３、１３の厚さは、記憶層１と２つのスピンフィルター層２、１２との磁気的層間相互作用が生じないように、〜５ｎｍ以上の厚さとする。これが厚すぎると、伝導電子の散乱が増えるため、１０ｎｍ程度以下としておくのが望ましい。
【００６０】
スピンフィルター層２、１２の磁化は、反強磁性層（ＡＦ層）４、１４との交換結合によりピン止め（固定）されている。これらのＡＦ材としては、例えば一方をＰｔＭｎ、もう一方をＭｎ−Ｉｒ25とする。或いは、２つのＡＦ層４、１４に膜厚の異なるＰｔＭｎを用いてもよい。いずれも、２つのＡＦ材のブロッキング温度が異なることを利用して、磁場中での熱処理温度を変えて２回処理することにより、２つのスピンフィルター層２、１２との交換結合磁界方向を反対向きにする。
【００６１】
記憶セルの面内サイズは、従来例において既述したものと同様であり、〜２００ｎｍφ以下の大きさとし、形状異方性を持たせるために概楕円形としてある（図３参照）。
【００６２】
この記憶セルの加工において、図１では図示した多層膜をすべて同一形状に打ち抜いてあるが、記憶層１の上下に、磁化が逆向きのスピンフィルター層２、１２が存在するため、これらのスピンフィルター層からの漏洩磁界は記憶層１内で互いに打ち消し合うため、記憶層１への影響はほとんどなくなる。図３に示すように、記憶層１のみ又は記憶層１及びスペーサー層３、１３を記憶セル形状に加工し、上下のスピンフィルター層２、１２は加工しない（例えばべた膜のままの）構造として、スピンフィルター層からの漏洩磁界を遮断しても構わないことは言うまでもない。この場合、記憶セルの周囲は非磁性絶縁膜５で覆われており、その上、下にスピンフィルター層２及び１２、反強磁性層４及び１４、キャップ層２０（反強磁性層４を成膜後に試料を大気中に取り出す場合には必要。）及び電極１４２と下部電極１４６とが設けられている。
【００６３】
＜記憶セルへの情報の書き込み＞
図２に書き込み時の動作を示すが、端子１７と１８との間で、図の上から下の方向に電子を流す場合を＋電流（＋Ｉ）、この逆方向に流す場合を−電流（−Ｉ）と定義する。
【００６４】
以下の説明では、下層スピンフィルター層１２の磁化方向を基準にする。−Ｉの場合、図２（Ａ）に示すように、下層スピンフィルター層１２に対するダウンスピン電子（下層のスピンフィルター層１２の磁化方向とスピンの向きが逆）は下層のフィルター層１２にて反射され、アップスピン電子（下層のスピンフィルター層１２の磁化方向とスピンの向きが同じ）は抵抗なく下層のスピンフィルター層１２を通過した後、記憶層１に入り、記憶層１の磁化が下層のスピンフィルター層１２の磁化方向と平行になるように、sd-interactionを通じて記憶層１の磁気モーメントにスピントルクを与える。記憶層１を通過したアップスピン電子は、上層のスピンフィルター層２にとってはダウンスピン電子となることから、界面で反射され、記憶層１内に戻され、再びsd-interactionを起こす。この反射されたアップスピン電子は、電界の作用で再び上層のスピンフィルター層２に突入して反射され、このようにしてアップスピン電子の多重反射が起こる。これにより、記憶層１が下層のスピンフィルター層１２の磁化と平行配列となる。
【００６５】
このように、既述した従来例と比べて、下層のスピンフィルター層１２に入る際にダウンスピン電子が除かれることに加え、上層のスピンフィルター層２によって下層スピンフィルター層１２に対するアップスピン電子の多重反射が起きるため、下層スピンフィルター層１２を基準にした場合の反平行配列→平行配列へのスピン注入磁化反転効率（上述のｇ(π)に相当）が向上し、ＩC-（記憶層１の磁化が反転して下層のスピンフィルター層１２の磁化と平行になるための臨界電流）が低減される。
【００６６】
一方、＋Ｉの場合、図２（Ｂ）に示すように、既述した従来例と異なり、まず、スピン注入磁化反転の効率を落とす原因となるダウンスピン電子（図では右向き矢印のスピン。これは上層のスピンフィルター層２に対するダウンスピンである。）が上層のスピンフィルター層２の上面で反射されて除かれ、アップスピン電子は上層のスピンフィルター層２を抵抗なく通過した後、記憶層１に入り、記憶層１の磁化が上層のスピンフィルター層２の磁化方向と平行になるように、sd-interactionを通じて記憶層１の磁気モーメントにトルクを与える。記憶層１を通過したアップスピン電子は、下層のスピンフィルター層１２にとってはダウンスピン電子となることから、界面で反射され、記憶層１内に戻され、再びsd-interactionを起こす。この反射されたアップスピン電子は電界の作用で再び下層のスピンフィルター層１２に突入して反射され、このようにしてアップスピン電子の多重反射が起こる。これにより、記憶層１が上層のスピンフィルター層２の磁化と平行配列となる。−Ｉの場合と比べると、記憶層１の磁化方向は反転することとなる。
【００６７】
このように、既述した従来例と比べて、上層のスピンフィルター層２に入る際にダウンスピン電子が除かれるため、アップスピン電子とダウンスピン電子の競合現象がなく、スピン注入磁化反転効率（上述のｇ(０)に相当）が向上し、ＩC＋（記憶層の磁化が反転して下層のスピンフィルター層１２の磁化と反平行になるための臨界電流）が低減される。
【００６８】
上記のように、上下に各スピンフィルター層２、１２を設けたダブルスピンフィルター構造とすることにより、反転電流及び反転電流密度は、従来例（図１５、図１６）と比べて一桁以上低減する。即ち、記憶層１として厚さ２．５ｎｍのＣｏ−Ｆｅ10を用い、記憶セルサイズを長径１００〜２００ｎｍ、短径５０〜１００ｎｍの概楕円形とした場合の反転電流及び反転電流密度は、従来例の構造ではそれぞれ３〜７ｍＡ、３〜７×１０7Ａ／ｃｍ2であったのに対し、本実施例の形態ではそれぞれ０．３〜０．７ｍＡ、１０6Ａ／ｃｍ2台となる。また、熱揺らぎ耐性はＫUＶ／ｋBＴ300K＞１００、反転時間τ＜〜２nsecであり、磁気メモリとして必要な条件を十分に満たしている。
【００６９】
＜情報の読み出し＞
上記において、注意すべきことは、上記の多層膜構成において記憶層１を中心に完全に上下対称とすると、図２（Ｃ）、（Ｄ）に示すように書き込み情報を電流Ｉ（数〜１０μＡ程度）によって読み出す際に、磁気抵抗変化が生じない（出力が出ない）ことである。即ち、上層のスピンフィルター層２／Ｃｕ層３／記憶層１において生じる第１のＧＭＲ膜（巨大磁気抵抗効果膜）１５による磁気抵抗変化と、記憶層１／Ｃｕ層１３／下層のスピンフィルター層１２において生じる第２のＧＭＲ膜１６による磁気抵抗変化とが互いに打ち消しあってしまう。
【００７０】
しかし、現実には、完全に上下対称となることはないので、微弱ながら出力信号が得られる。より積極的に、２つのスペーサー層３、１３の厚さや２つのスピンフィルター層２、１２の厚さを若干ずらし、或いは、それらの成膜条件を変化させて膜質や界面状態に違いを生じさせ、記憶層１の上下におけるスピン依存散乱に違いを持たせることによって、記憶層１の磁化が図中右向きのときと左向きのときとで磁気抵抗変化に差が出るようにし、ＣＰＰ−ＧＭＲ比で０．２％〜１％の出力を得ることが可能である。なお、読み出し電流Ｉは、図の上から下へ流してよいが、これとは逆向きに流してもよい。
【００７１】
第２の実施の形態
図４は、本発明の第２の実施の形態を示すものである。
【００７２】
＜スピン注入磁化反転素子の構造（スピンフィルター層２／Ｃｕスペーサー層３／記憶層１＋端子１９／Ｃｕスペーサー層１３／スピンフィルター層１２）＞
本実施の形態によるスピン注入磁化反転素子４０は、上述した第１の実施の形態によるスピン注入磁化反転素子１０が、素子の上下に端子（又は電極）１７、１８を配置した２端子素子であるのに比べて、記憶層１に第３の端子１９を設けた３端子素子構造である。
【００７３】
この場合、書き込みは端子１７−１８間で行うが、読み出し時には、記憶層１と上下のスピンフィルター層２、１２の磁化方向の相対角度の違いによる抵抗変化をそれぞれ個別に、即ち端子１７−１９間又は端子１８−１９間で読み出すことができるため、記憶層１の上下のＧＭＲ膜構造１５、１６が対称に設けられていても、それぞれの抵抗変化の打ち消し合いがなくなり、上記の第１の実施の形態より高い出力、例えばＣＰＰ−ＧＭＲ比で数％以上の出力が得られる。
【００７４】
素子構造はより複雑になるものの、ＣＰＰ−ＧＭＲ膜本来の抵抗変化に加え、上述した偏極スピン電子の多重反射効果に伴う記憶層１の実効的分極率の増加による抵抗変化の増大効果が得られる。なお、本実施の形態では、スペーサー層３、１３の材料の組み合わせを変えることにより、以下の実施の形態と組み合わせて実施してもよい。
【００７５】
第３の実施の形態
図５は、本発明の第３の実施の形態を示すものである。
【００７６】
＜スピン注入磁化反転素子の構造（スピンフィルター層２／Ｃｕスペーサー層３／記憶層１／Ｒｕスペーサー層５３／スピンフィルター層１２）＞
本実施の形態によるスピン注入磁化反転素子５０では、上述した第１の実施の形態によるスピン注入磁化反転素子１０において、２つのスペーサー層のうち一つ５３を、使用する磁性膜との組み合わせにおいてＧＭＲ効果が生じにくい金属（磁性膜がＣｏ系合金であれば、Ｃｕ以外の金属）、例えばＲｕ、Ｒｕ／Ｔａ／Ｒｕ複合膜などにする。
【００７７】
このように、記憶層１／Ｃｕ以外の非磁性金属層５３／スピンフィルター層１２の組み合せは、ＧＭＲ効果がほとんど発現せず、スピンフィルター層１２はスピンフィルターとしてのみ機能し、ＧＭＲ膜の磁化参照層としては機能しない。従って、スピンフィルター層２（磁化参照層）／Ｃｕスペーサー層３／記憶層１の組み合せのみがＧＭＲ膜として機能し、記憶層１の磁化反転に伴う抵抗変化を検出することができる。この結果、２端子素子ではあっても、上述した第２の実施の形態と同等の抵抗変化（出力）を得ることができる。
【００７８】
ここで注意すべきことは、Ｃｕ以外の金属材料の選択である。スペーサー層５３は、その上下に隣接する磁性膜と界面反応が生じにくい（固溶しにくい＝合金化しにくい）材料で形成することが必要である。例えばＴａは、非磁性であってＧＭＲ効果が現れないが、Ｃｏ系磁性膜との界面反応が起こり易い。これに対し、Ｃｏ系磁性膜と界面反応が生じにくいＲｕは好適である。
【００７９】
スペーサー材としてＣｕ以外の金属を記憶層１と接触させた場合、スピンポンピング効果により、記憶層１の磁気モーメントの歳差運動に対する制動因子が増大する場合があり、スピン注入磁化反転電流はそれに比例して増加してしまう。制動因子の増大は、スペーサー材料に依存し、更にその厚さや記憶層１の厚さ等にも関係する。Ｃｕは、制動因子の増大効果がなく、界面反応が小さく、抵抗率も小さいことから、最も使い易い（副作用の少ない）非磁性金属スペーサー材と言える。Ｔａも制動因子の増大を起こさないものの、上記したように磁性膜との界面反応が懸念される。
【００８０】
上記のＲｕをスペーサー材として使用する場合、制動因子の増大による反転電流の増加と、出力増加効果との兼ね合いを考慮した上で、適宜、採択されるべきものである。例えばＲｕ（厚さ〜１ｎｍ）／Ｔａ（厚さ数ｎｍ）／Ｒｕ（厚さ〜１ｎｍ）複合膜は、磁性膜との界面反応が少なく、制動因子の増大も生じにくい組み合わせであり、スペーサー材として有効である。
【００８１】
第４の実施の形態
図６は、本発明の第４の実施の形態を示すものである。
【００８２】
＜スピン注入磁化反転素子の構造（スピンフィルター層２／Ｃｕスペーサー層３／記憶層１／Ａｌ2Ｏ3スペーサー層６３／スピンフィルター層１２）＞
本実施の形態によるスピン注入磁化反転素子６０は、上述した第１の実施の形態によるスピン注入磁化反転素子１０とは異なり、２つの非磁性スペーサー層のうち一方をＡｌ2Ｏ3層６３としている。
【００８３】
この場合、記憶層１／Ｃｕスペーサー層３／スピンフィルター層２はＧＭＲ膜１５として機能するが、記憶層１／Ａｌ2Ｏ3スペーサー層６３／スピンフィルター層１２（磁化参照層）はＴＭＲ膜６５として機能する。Ａｌ2Ｏ3層６３の膜厚は、素子抵抗を考慮して決められ、０．５〜１．５ｎｍに選択する。本実施の形態のダブルスピンフィルター構造によれば、ＴＭＲ膜６５（例えば面積〜０．０１μｍ2）におけるスピン注入磁化反転電流を１ｍＡ以下とすることができる。このため、ＴＭＲ膜６５のＲＡを数十Ωμｍ2以下として素子の絶縁破壊が生じないようにすることが可能である。
【００８４】
従って、本実施の形態による構造の特徴は、ＴＭＲ膜構造６５を持つことにより高い抵抗変化率が得られる点である。偏極スピン電子の多重反射効果に伴う記憶層１の実効的分極率の増加によって抵抗変化率が増大するという効果と相俟って、ＲＡが数十Ωμｍ2以下であっても、数十％以上の抵抗変化率が得られる。一般のＴＭＲ膜の場合、抵抗の減少（Ａｌ2Ｏ3等の絶縁障壁層の厚さの減少）に伴い、ＴＭＲ比は減少し、例えば、ＲＡが数Ωμｍ2の場合、ＴＭＲ比は〜１０％以下となる。しかし、本実施の形態のダブルスピンフィルター構造によれば、前述した偏極スピン電子の多重反射効果に伴う記憶層の実効的分極率の増加により、抵抗変化率が増大するため、ＴＭＲ膜６５が低抵抗TMR膜であっても、数十％以上の抵抗変化率を得ることが可能となる。
【００８５】
一方、スピンフィルター層２／Ｃｕスペーサー層３／記憶層１の部分はＣＰＰ−ＧＭＲ膜１５として機能するため、上記のＴＭＲ膜構造６５による磁気抵抗変化率を減少させることとなるが、その抵抗変化率は数％以下と小さいため、素子全体としての抵抗変化率にほとんど影響を与えない。
【００８６】
なお、上記した記憶層１／Ａｌ2Ｏ3層６３／スピンフィルター層１２の部分において、絶縁障壁層であるＡｌ2Ｏ3層６３を他の絶縁材料層、例えば、ＡｌＮ、ＭｇＯ層等としても構わない。また、上記したスピンフィルター層２／Ｃｕスペーサー層３／記憶層１の部分において、Ｃｕスペーサー層３を、上述した第３の実施の形態で述べたＲｕ、Ｒｕ／Ｔａ／Ｒｕ層などとしてもよい。この場合、ＧＭＲ効果はほとんど現れず、スピンフィルター層２はスピンフィルターとしてのみ機能する。このため、ＴＭＲ構造６５における抵抗変化のみが素子の抵抗変化として現れ、好適である。
【００８７】
第５の実施の形態
図７は、本発明の第５の実施の形態を示すものである。
【００８８】
＜スピン注入磁化反転素子の構造（反強磁性層４／スピンフィルター層２／Ｃｕスペーサー層３／記憶層１／Ａｌ2Ｏ3スペーサー層６３／スピンフィルター層１２／Ｒｕ層７１／ピン層７２／反強磁性層１４）＞
本実施の形態によるスピン注入磁化反転素子７０は、上述した各実施の形態、例えば第４の実施の形態によるスピン注入磁化反転素子６０において、２つのスピンフィルター層の一つを積層フェリ構造７５とする。
【００８９】
即ち、単層のスピンフィルター層をスピンフィルター磁性層１２／Ｒｕ層７１／磁性層（ピン層）７２の３層構造とする。この積層フェリ構造７５におけるＲｕ層７１の厚さは、２つの磁性層１２と７２の磁化がＲＫＫＹ的相互作用により反強磁性的に結合するように、０．７〜０．８ｎｍとする。また、この積層フェリ構造７５を形成する２つの磁性層１２、７２の厚さは、同じであっても、或いは若干の差を持たせてもよい。
【００９０】
また、各スピンフィルター層２、１２の飽和磁化(ＭS：単位体積当たりの磁気モーメント)×膜厚（ｔ）は、記憶層（磁化自由層）１のＭS×ｔより大きくする。或いは、スピンフィルター層２、１２の単位面積当たりの磁気モーメント数が、記憶層１のそれより大きくなるようにする、と言ってもよい。或いは、スピンフィルター層２、１２の膜厚はこれらの磁性膜のスピン拡散長より大きくし、記憶層１の膜厚はこの磁性膜のスピン拡散長より小さくする、と言ってもよい。スピンフィルター層２、１２と記憶層１が同一磁性材料からなっていれば、スピンフィルター層膜厚＞記憶層膜厚となる。
【００９１】
本実施の形態による構造の特徴は、記憶層１と非磁性スペーサー層３、６３を介して対向する上下２つのスピンフィルター層２、１２の磁化方向を容易に反平行にすることができることである。この場合、上下２つの反強磁性層（ＡＦ層）４、１４に、同一の材料を用いることができる。一回の磁場中での熱処理で、スピンフィルター層２とピン層７２には、ＡＦ層４、１４により同じ向きに交換結合磁界が誘導されると共に、スピンフィルター層１２とピン層７２は、積層フェリ構造７５により反強磁性的に結合しているから、上記磁場中での熱処理により、スピンフィルター層２とスピンフィルター層１２の磁化方向は反平行となるのである。
【００９２】
本実施の形態では、ＡＦ層４、１４としてＰｔＭｎを用い、スピンフィルター層２、１２及びピン層７２はすべてＣｏ系合金、例えば、Ｃｏ−Ｆｅ10、Ｃｏ−Ｆｅ25などを用いる。これらの各磁性膜の厚さは５〜１００ｎｍであり、望ましくは５〜２０ｎｍである。記憶層１の厚さは１〜１０ｎｍ、望ましくは２〜４ｎｍである。Ｃｕ層３の厚さは５〜５０ｎｍ、望ましくは５〜１０ｎｍである。Ａｌ2Ｏ3層６３の厚さは０．５〜１．５ｎｍである。これらの各層の厚さは、上述した各実施の形態に同様に採用してよい。また、上述した第４の実施の形態と同様、Ｃｕ層３の代わりにＲｕ、Ｒｕ／Ｔａ／Ｒｕ層等、またＡｌ2Ｏ3層６３の代わりにＡｌＮ、ＭｇＯ層等を用いてもよい。
【００９３】
第６の実施の形態
図８は、本発明の第６の実施の形態を示すものである。
＜単結晶膜の使用＞
上述した各実施の形態においては、磁性層やスペーサー層からなる多層膜は、多結晶膜又はアモルファス膜であるが、本実施の形態では、この多層膜の各層又はその一部に、エピタキシャル成長させた単結晶膜を用いる。
【００９４】
例えば、上述した第１の実施の形態による素子において、図８（Ａ）に示すように、ＧＭＲ膜１５、１６としてＣｏ層１／Ｃｕ層３、１３／Ｃｏ層２、１２をそれぞれエピタキシャル膜で形成したスピン注入磁化反転素子８０Ａを構成する。或いは、例えば上述した第４の実施の形態において、図８（Ｂ）に示すように、ＴＭＲ膜６５としてＦｅ層１２／ＭｇＯ層６３／Ｆｅ層１をそれぞれエピタキシャル膜で形成したスピン注入磁化反転素子８０Ｂを構成する。
【００９５】
ここで、単結晶膜をエピタキシャル成長させる方法として、ＭｇＯ単結晶基板（(001)面）８１上に成膜するか、或いは、ＳｉＯ2基板等の上にスパッタ等でＭｇＯ膜（〜５ｎｍ以上）を成膜し、この上に上記の各種メタル膜を成膜することにより得られる。
【００９６】
ＭｇＯ膜は例えばＳｉＯ2上に成膜された場合、〜５ｎｍ以上の厚みになると単結晶状の膜（(001)面配向）となり、この上にFe等を成膜すると単結晶膜がエピタキシャル成長する。
【００９７】
また、ＴＭＲ膜の構成をすべて単結晶にするのであれば、単結晶下層膜／Ｆｅ（スピンフィルター層）／ＭｇＯ（トンネル絶縁障壁膜）／Ｆｅ（記憶層）のように、トンネル絶縁障壁膜も単結晶膜にする。
【００９８】
また、単結晶下層膜／Ｆｅ（スピンフィルター層）／Ａｌ2Ｏ3など／記憶層磁性膜のように、トンネル絶縁障壁膜を多結晶膜又はアモルファス膜とすれば、スピンフィルター層までが単結晶膜となる。この場合も、Ａｌ2Ｏ3膜を形成する際には、まずメタルのＡｌを成膜するため、この時点では単結晶のＡｌ膜が形成され、これを酸化してＡｌ2Ｏ3膜を得るので極めて平坦なＡｌ2Ｏ3膜が得られる。このため、多結晶ＴＭＲ膜に比べ、単結晶スピンフィルター層／Ａｌ2Ｏ3膜界面のみならず、Ａｌ2Ｏ3膜／記憶層（多結晶あるいはアモルファス）界面も極めて平坦にできる特徴がある。この構造の方が、作製が容易である。
【００９９】
このように、多層膜の少なくとも一部に用いる単結晶膜は、多結晶膜に比べて、界面が原子レベルで平坦になり、また、膜内に粒界がないため、偏極スピン電流の散乱が減少し、より高いスピン注入磁化反転効率が得られる。
【０１００】
第７の実施の形態
図９及び図１０は、本発明の第７の実施の形態を示すものである。
【０１０１】
＜ＭＲＡＭへの適用＞
図９（Ａ）は、本発明をＭＲＡＭに適用した場合のＭＲＡＭ構造の例を示し、また図９（Ｂ）は、その要部拡大図である。このＭＲＡＭは、１トランジスタ−１磁化反転素子（１Ｔ１Ｊ）で１bitを形成するものであって、例えば図７に示したスピン注入磁化反転素子７０をメモリセル部に組み込む以外は、図１７に示したＭＲＡＭ構造と基本的に同じ構成からなっており、共通部分には共通符号を付して説明を省略する。
【０１０２】
即ち、スピン注入磁化反転素子７０は、図７に示した多層構造に形成されていて、図９（Ｂ）に示すように、その上部はＴａ等のキャップ層９０を介してビット線１４２に接続され、その下部はＴａ等の下地導電層９１を介してドレイン電極１４６に接続されている。そして、記憶層１及びこの上下の非磁性スペーサー層３、６３は、面内サイズが〜２００ｎｍφ以下の大きさになるように加工され、ほぼ単磁区化した記憶セルとなっている。  
【０１０３】
記憶セルは、形状磁気異方性を持たせるため、縦横比（アスペクト比）を持つ形状、例えば楕円形（図３参照）としてある。記憶セルの加工領域は、第２のスピンフィルター層１２上面で加工を停止してスピンフィルター層１２の面積を大きくし、そこからの漏洩磁界が記憶層１に及ぶことを防止する形としている。これは、上部の第１のスピンフィルター層２についても同様であり、記憶セルを埋め込む非磁性絶縁膜（ＳｉＯ2、Ａｌ2Ｏ3など）９５上に、記憶セルより大きい面積で第１のスピンフィルター層２、更には反強磁性層４を積層している。なお、図中の９６ａは絶縁膜、９６ｂ、９６ｃ、９６ｄはそれぞれ層間絶縁膜を表わす。
【０１０４】
このスピン注入磁化反転素子７０は、膜面垂直に電流を流すだけのシンプルな構造からなり、書き込み（記憶層１の磁化反転）は、図２（Ａ）、（Ｂ）に示したように、膜面垂直に流す電流の方向を変えることにより行なう。大電流（１００μＡ程度）で書き込みが、小電流（１０μＡ程度）で読み出しが可能である。
【０１０５】
素子の膜構成は、上述した各種実施の形態を使えるが、抵抗変化量が大きくて製造が容易なものとして、上述した第５の実施の形態の構造が好適である。ここでは、ＦＥＴ１３０のドレイン上に設けた電極１４６の上にＴａ下地層を設け、ＰｔＭｎ層１４（厚さ２０〜４０ｎｍ）／Ｃｏ−Ｆｅ層７２（厚さ５〜１０ｎｍ）／Ｒｕ層７１（厚さ０．７〜０．８ｎｍ）／Ｃｏ−Ｆｅ層１２（厚さ５〜１０ｎｍ）／Ａｌ2Ｏ3層６３（厚さ０．５〜１．５ｎｍ）／Ｃｏ−Ｆｅ層１（厚さ２〜３ｎｍ）／Ｃｕ層３（厚さ５〜１０ｎｍ）／Ｃｏ−Ｆｅ層２（厚さ５〜１０ｎｍ）／ＰｔＭｎ層４（厚さ２０〜４０ｎｍ）の多層膜を形成し、更にＴａキャップ層９０を成膜する。
【０１０６】
各Ｃｏ−Ｆｅ磁性層の組成は、Ｆｅ５〜５０at％としたが、ＭS＞４００ｅｍｕ／ｃｍ3（４００ｋＡ／ｍ）の任意の磁性材料を用いてよい。ＭSが４００ｅｍｕ／ｃｍ2（４００ｋＡ／ｍ）以下では、記憶セル体積が微小であるため、熱揺らぎ耐性を維持することが困難となる。記憶セルの大きさは、長径１００〜２００ｎｍ、短径５０〜１００ｎｍの概楕円形とする。ドレイン上における記憶セルの配置の向きは任意である。記憶セルの保磁力は、数百Ｏｅ〜１ｋＯｅ（数十ｋＡ／ｍ）と十分大きくとることができる。
【０１０７】
本実施の形態によるＭＲＡＭは、磁化反転時間が〜２nsec以下であり、磁気メモリの特徴である高速応答が実現される。書き込みに必要な電圧は１Ｖ以下、必要電流は１ｍＡ以下となり、記憶層１の膜厚及び記憶セルサイズの最適化により、それぞれ０．２Ｖ、０．２ｍＡ程度に低減できる。
【０１０８】
スピン注入磁化反転を行う磁気抵抗効果素子７０を記憶セルに用いた場合のＭＲＡＭを、電流磁界による磁化反転を行う従来例と比較して図１０に示す。図１０（Ａ）には、図１３に示した電流磁界による磁化反転を用いたＭＲＡＭの要部断面図とその平面図を概略的に示し、図１０（Ｂ）には、本実施の形態による偏極スピン電流の注入による磁化反転を用いたＭＲＡＭの要部断面図とその平面図を概略的に示す。
【０１０９】
上述した理由から、本実施の形態によるＭＲＡＭは、記憶セルの面内サイズを０．１μｍφ程度のオーダーまで微小化することができるため、半導体プロセスで言うところのスケーリングが可能となり、最先端の設計ルールを使用できる。磁界発生用の電流線（書き込み用ワード線）が不要となり、従って、磁束集中用のクラッド構造１５０、１５１及びバイパス線１１５も不要となる。この結果、１bit当たりの素子面積は、従来の約２０Ｆ2（Ｆは設計ルール）から、理論上の最小面積である６Ｆ2となる。設計ルールの微小化に伴い、メモリセル部の面積は０．０６μｍ2程度にまで減少する。これにより、Ｇbit超の大容量化が可能となる。書き込み電流は１００μＡ程度、読み出し電流は１０μＡ以下であるから、超低消費電力のメモリとなり、応答速度は１nsec程度と極めて高速である。ＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）等の既存のメモリの長所を併せ持つ大容量で不揮発性の固体メモリが実現する。
【０１１０】
第８の実施の形態
図１１は、本発明の第８の実施の形態を示すものである。
【０１１１】
＜クロスポイント型素子への適用＞
図１１は、本発明をクロスポイント型のメモリ（米国特許第5,640,343号公報参照）に適用したものであって、直交する二つの配線１４２と１６０との間に上述したスピン注入磁化反転素子１０〜８０のいずれかが配置されたものである。
【０１１２】
この例の場合、スイッチング用のトランジスタを用いる図９に示した如きＭＲＡＭと比べて、書き込み及び読み出しをトランジスタを介して行わず、ビット線１４２とワード線１６０との間の電流のみによって行うが、上述した第７の実施の形態で述べたと同様の効果は得られる。
【０１１３】
第９の実施の形態
図１２は、本発明の第９の実施の形態を示すものである。
【０１１４】
＜記憶セルの形状＞
記憶セルの形状は、図１２（Ａ）に示すように、上述した各実施の形態で述べた概楕円形の他、図１２（Ｂ）、（Ｃ）に示すような長方形、リング状等、一軸の形状磁気異方性を有するいかなる形状でもよい（図中の矢印は磁化容易軸方向を示す）。
【０１１５】
但し、記憶層の磁性膜が、結晶磁気異方性など、形状に依らない何らかの磁気異方性を有する場合には、形状磁気異方性は必ずしも必要でない。例えば、面内に２軸の結晶磁気異方性を持つ正方形又は円形の記憶セルとしてもよい。これは、例えばｆｃｃ構造を有する磁性材（Ｃｏ系合金など）にて、例えば（００１）面を優先成長させた単結晶膜を作製すればよい。この場合、例えば＜±１,０,０＞方向及び＜０,±１,０＞方向の２軸が、磁化容易軸となり、２値（２bit）記録が可能となる。記憶セルの面内に複数の磁気異方性が存在する場合は、多値記録が可能となる。
【０１１６】
以上に述べた本発明の実施の形態は、本発明の技術的思想に基づいて種々に変形可能である。
【０１１７】
例えば、記憶層の両側（上下）を磁化方向が逆向きのスピンフィルター層で挟んだ上述した基本構造を有していれば、多層膜の構成は種々に変更できるし、その構成材料や物性、形状、サイズ等も適宜変更してよい。また、上述したスピン注入磁化反転素子を組み込んだメモリの種類や構造についても、上述したものに限定されることはない。
【０１１８】
また、上述した例では、スピン注入磁化反転素子の要部となる多層膜は、適当な基板／下地膜上に成膜され、上部には電極が配置されるが、その多層膜の積層順は、上下のどちらから積層してもよく、作製のし易さを考えて適宜、選択される。下地膜は、上述したＦＥＴを含む適当なＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）構成を有する複合膜であってよいが、他の下地構成であってもよい。
【産業上の利用可能性】
【０１１９】
磁化自由層（記憶層）の両側に、磁気的に分離された磁性層がそれぞれ配置され、これらの磁性層の磁化方向が互いに逆向きに固定されている磁気抵抗効果素子において、膜面に垂直に電流を流すことにより、磁化自由層の磁化方向を反転させる磁化反転（即ち、スピン注入磁化反転）の効果を高めた磁気抵抗効果素子、及びその磁化反転方法を用いたＭＲＡＭ等の磁気メモリを提供できる。
【図面の簡単な説明】
【０１２０】
【図１】本発明の第１の実施の形態によるスピン注入磁化反転素子の概略断面図である。
【図２】同、書き込み（Ａ）、（Ｂ）及び読み出し（Ｃ）、（Ｄ）の原理を示す概略断面図である。
【図３】同、スピン注入磁化反転素子の要部拡大断面図である。
【図４】本発明の第２の実施の形態によるスピン注入磁化反転素子の概略断面図である。
【図５】本発明の第３の実施の形態によるスピン注入磁化反転素子の概略断面図である。
【図６】本発明の第４の実施の形態によるスピン注入磁化反転素子の概略断面図である。
【図７】本発明の第５の実施の形態によるスピン注入磁化反転素子の概略断面図である。
【図８】本発明の第６の実施の形態によるスピン注入磁化反転素子の概略断面図である。
【図９】本発明の第７の実施の形態によるスピン注入磁化反転素子を用いたＭＲＡＭの要部断面図（Ａ）及びその要部拡大図（Ｂ）である。
【図１０】同、スピン注入磁化反転を用いたＭＲＡＭを、電流磁界による磁化反転を用いたＭＲＡＭと比較した概略断面図及びその平面図である。
【図１１】本発明の第８の実施の形態によるスピン注入磁化反転素子を用いたクロスポイント型メモリの要部断面図である。
【図１２】本発明の第９の実施の形態によるスピン注入磁化反転素子を用いた記憶セルの各種形状を示す平面図である。
【図１３】従来例による電流磁界での磁化反転を用いたＭＲＡＭの要部断面図である。
【図１４】同、書き込みと読み出しの原理を示す概略断面図である。
【図１５】他の従来例によるスピン注入磁化反転素子の概略断面図である。
【図１６】同、書き込みの原理を示す概略断面図である。
【図１７】同、スピン注入磁化反転素子を用いたＭＲＡＭの要部断面図（Ａ）及びその要部拡大図（Ｂ）である。
【符号の説明】
【０１２１】
１、１２１…記憶層（磁化自由層）、２、１２、１２２…スピンフィルター層、
３、１３、５３、６３、１２３…非磁性スペーサー層、４、１４、１２４…反強磁性層、
５、３０、９５、９６、１２５、１４１…絶縁膜、
１０、４０、５０、６０、７０、８０、１２０…スピン注入磁化反転素子、
１５、１６…ＧＭＲ膜、１７、１８、１９…端子、２０、９０、１４０…キャップ層、
６５…ＴＭＲ膜、７１…Ｒｕ層、７２…ピン層、７５…積層フェリ構造、
９１…下地導電層、１３０…書き込み兼読み出し用電界効果トランジスタ、
１３５…ウェル領域、１３６…ソース領域、１３７…ドレイン領域、
１３８…ゲート絶縁膜、１３９…ゲート電極、１４２…電極（ビット線）、
１４３…ソース電極、１４３ａ、１４６ａ…プラグ、１４６…ドレイン電極
【図１】
2005150482.tif 000005
【図２】
2005150482.tif 000006
【図３】
2005150482.tif 000007
【図４】
2005150482.tif 000008
【図５】
2005150482.tif 000009
【図６】
2005150482.tif 000010
【図７】
2005150482.tif 000011
【図８】
2005150482.tif 000012
【図９】
2005150482.tif 000013
【図１０】
2005150482.tif 000014
【図１１】
2005150482.tif 000015
【図１２】
2005150482.tif 000016
【図１３】
2005150482.tif 000017
【図１４】
2005150482.tif 000018
【図１５】
2005150482.tif 000019
【図１６】
2005150482.tif 000020
【図１７】
2005150482.tif 000021