(57)【要約】【課題】  ＢＰ型アーキテクチャのパケット転送パケット信号交換装置において、装置構成の柔軟性を維持しつつ、パケットの内部転送遅延を防止する。更に、光ＢＰを用いた場合に、光配線部品の点数とコストを削減できる実装形態を実現する。【解決手段】  パケット信号交換装置において、スイッチ、ネットワークプロセッサ、リンク回路を接続する際に、スイッチ−ネットワークプロセッサ間ではなく、ネットワークプロセッサ−リンク回路間をバックプレーン（ＢＰ）接続する。【選択図】  図１
2005150776.tif 000002
【特許請求の範囲】
【請求項１】
外部の通信回線に対して信号を送受信する機能を備えたラインカード部と、該ラインカード部に入力された信号に対してルーティング処理を行なうためのスイッチカード部と、前記ラインカード部と前記スイッチカード部とを接続するためのバックプレーンとを有し、
前記スイッチカード部は、
前記バックプレーンに対して信号を送受信するための第１のコネクタポートと、
前記コネクタボードで受信した信号に対して所定のルーティング処理を行なう複数のネットワークプロセッサと、
該複数のネットワークプロセッサ間に接続されるスイッチとを備え、
前記ラインカード部は、
前記バックプレーンに接続される第２のコネクタポートと、前記外部の通信回線に接続される第３のコネクタポートとを備えたことを特徴とするパケット交換装置。
【請求項２】
請求項１に記載のパケット交換装置において、
前記第１，第２および第３のコネクタポートは光コネクタポートであり、
前記スイッチカード部は、
前記ネットワークプロセッサと前記第１のコネクタポート間に配置され光電変換を行なう第１の光送受信モジュールと、該第１のコネクタポートと前記複数のネットワークプロセッサ間を各々接続する複数の光配線と備えたことを特徴とするパケット交換装置。
【請求項３】
請求項２に記載のパケット交換装置において、
前記ラインカード部は、光多重信号を分波ないし合波するための処理手段と、該処理手段と前記第２のコネクタポートに接続される第２の光送受信モジュールと、前記処理手段と前記第３のコネクタポート間に接続される第３の光送受信モジュールとを有し、
前記第２の光送受信モジュールは、前記第１の光送受信モジュールと同じ部品を備えたことを特徴とするパケット交換装置。
【請求項４】
請求項１に記載のパケット交換装置において、
前記複数のプロセッサは前記スイッチに対してスター型されたことを特徴とするパケット交換装置。
【請求項５】
請求項１に記載のパケット交換装置において、前記スイッチが複数であり、該複数のネットワークプロセッサは該複数のスイッチに対してファットツリー配置されたことを特徴とするパケット交換装置。
【請求項６】
請求項１に記載のパケット交換装置において、
前記複数のネットワークプロセッサ及びスイッチを同一チップパッケージに実装したことを特徴とするパケット交換装置。
【請求項７】
請求項６に記載のパケット交換装置において、
更に前記第１のコネクタポートを前記チップパッケージに実装したことを特徴とするパケット交換装置。
【請求項８】
請求項１に記載のパケット交換装置において、
ルーティングテーブルを格納するメモリを有し、該メモリを前記スイッチに接続したことを特徴とするパケット交換装置。
【請求項９】
請求項１に記載のパケット交換装置において、前記複数のネットワークプロセッサと前記スイッチとを各々接続する複数の配線を有し、
該複数の配線の長さが概ね同じであることを特徴とするパケット交換装置。
【請求項１０】
請求項１に記載のパケット交換装置において、前記複数のネットワークプロセッサと前記スイッチとを各々接続する複数の配線を有し、
該配線により実現される信号伝送路の帯域幅は、前記複数の配線間で概ね同じであることを特徴とするパケット交換装置。
【請求項１１】
請求項１に記載のパケット交換装置において、前記複数のネットワークプロセッサと前記スイッチとを各々接続する複数の配線とを有し、
前記スイッチは、該複数の配線が接続される複数のピンを備え、
前記配線が接続される前記ピンの数は、前記複数の配線間で各々同じことを特徴とするパケット交換装置。
【請求項１２】
請求項２に記載のパケット交換装置において、
前記複数のネットワークプロセッサとスイッチとを各々接続する複数の配線を有し、
該複数の配線は全て、前記複数の光配線よりも線路長が短いことを特徴とするパケット交換装置。
【請求項１３】
請求項２に記載のパケット交換装置において、
前記スイッチカード部は、前記第１のコネクタポート、前記複数のネットワークプロセッサ、前記スイッチ、前記第１の光送受信モジュールおよび前記複数の光配線が実装される基板を備え、
前記光配線は、該基板上に形成された導波路であることを特徴とするパケット交換装置。
【請求項１４】
請求項１に記載のパケット交換装置において、
前記バックプレーンは、前記ラインカード部が接続される複数のラインカード用コネクタと、前記スイッチカード部が接続されるスイッチカード用コネクタと、該ラインカード用コネクタとスイッチ用コネクタとを接続する配線とを有し、
前記ラインカード部用コネクタは、前記バックプレーン上で、前記スイッチカードを中心として該スイッチカードの周囲に対称に配置されたことを特徴とするパケット交換装置。
【請求項１５】
請求項１に記載のパケット交換装置において、
前記スイッチカード部と、前記バックプレーンと、複数の前記ラインカード部で構成され、該複数のラインカード部が全て同一の部品を実装した構造であることを特徴とするパケット交換装置。
【請求項１６】
外部の通信回線に対して信号を送信または受信する物理回線インタフェース及び該物理回線インタフェースが実装された第１の基板とを備えるラインカード部と、
該ラインカード部に入力された信号に対してルーティング処理を行なう複数のネットワークプロセッサ及び該複数のネットワークプロセッサを相互接続するスイッチとが実装された第２の基板を備えるスイッチカード部と、前記第１の基板および第２の基板が接続されるバックプレーンとを有することを特徴とするパケット交換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータネットワークに使用されるルータおよびスイッチの内部構成に関する。特に、光伝送路に接続されるパケット交換装置に関する。
【背景技術】
【０００２】
コンピュータネットワークで通信を行なうためのパケット交換装置が市場で広く用いられており、用途別にルータ、スイッチなどと称されている。また、ADSLやFTTHなどブロードバンド接続の普及に伴い、ネットワークを流れるトラフィックは増大の一途を辿っている。これに伴い、パケット転送処理速度が大きなパケット交換装置が市場で求められるようになっている。
【０００３】
従来のパケット交換装置は、受信パケットの転送処理を行なうためのルーティングテーブルやネットワークプロセッサ等の部品をラインカードと呼ばれる基板上に実装し、複数のラインカードをスイッチファイブリックで相互接続する構成が取られている。スイッチファイブリックは、ラインカードとは別個のスイッチカードと呼ばれるプリント基板上に実装され、ラインカードとスイッチカード間をバックプレーンボードにて接続される構造が用いられている。バックプレーンとは、複数の機能モジュールを接続する配線といった程度の意味であり、具体的には、電気信号配線が形成されたプリント基板が用いられている。このような形態のパケット交換装置においては、接続される通信回線の通信帯域が大きくなった場合、ネットワークプロセッサの数、つまりラインカードの数を増やすことによって、処理すべきパケット数の増大に対応可能である。
【０００４】
ラインカード上には、パケット転送処理を行なうための部品の他に、リンク回路が同一基板上に実装されることもある。リンク回路とは、パケットをラインカードの内外に送信するための回路のことであり、ラインカードを外部装置とリンクさせるための回路という意味でリンク回路と称される。リンク回路は、パケット転送処理回路とは別の基板上に実装されることもある。このようなパケット交換装置の一例として、特開２００２−６４５４２号公報の図１には、パケット送受信のための回線カードと、パケットのルーティング処理のためのネットワークプロセッサカード及びパケットの転送処理のためのフォワーディングエンジンカードとをクロスバースイッチで相互接続した形態のパケット交換装置が開示されている。リンク回路とネットワークプロセッサはリンク数と同数（例えば、８リンクのルータ/スイッチなら８つ）用いるのに対し、スイッチは、装置に対して１台（複数チップから構成される場合もあるが）が一般的である。よって、リンク回路とネットワークプロセッサとは、通常は同一の基板上に実装される。
このように、それ自身でパケット転送処理機能を持つラインカードをスイッチカードで接続することにより、接続回線帯域の増減あるいは接続環境の変化に対して柔軟に対応可能なパケット交換装置を実現することができる。
【０００５】
【特許文献１】特開２００２−６４５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来技術のパケット交換装置においては、パケット転送に必要なルーティング処理を担うネットワークプロセッサとスイッチ間の通信帯域は、ネットワークプロセッサとリンク回路間の通信帯域幅よりも大きく保つ必要がある。現状のパケット交換装置においては、スイッチファイブリックには、一般に４つから８つ程度の複数のネットワークプロセッサが接続され、ため、スイッチ−ネットワークプロセッサ間の通信速度を、接続されるネットワークプロセッサの数に応じて大きくしておかないと、スイッチ−ネットワークプロセッサ間がボトルネックとなりパケット交換装置内でのパケットの内部転送処理が滞ってしまうためである。例えば、１ギガビット毎秒のイーサネット（登録商標）用のリンク回路では、リンク回路とネットワークプロセッサは同じく１ギガビット毎秒で接続されるが、ネットワークプロセッサとファイブリックカードへの接続は１．２ギガビット毎秒から１．５ギガビット毎秒と２割から５割高速な通信速度が必要である。この２割から５割高速な接続により、ネットワークプロセッサで処理されたデータは遅延無くスイッチファイブリックに受け渡すことが可能となる。
【０００７】
この各装置への配線における信号速度の周波数増加は、配線を構成する信号線路に用いる材料の誘電体損失および導体損失の増加に起因した信号の伝搬損失の増加を招く。しかしながら、従来のパケット交換装置では、ラインカードとスイッチカードがバックプレーンボードで接続されているため、ネットワークプロセッサとスイッチ間の配線長がある程度長くなることが回避できない。
【０００８】
一方、信号の高速・大容量化に伴い光信号配線を用いたバックプレーンの使用が有望視されている。光バックプレーンにおいては、ネットワークプロセッサとスイッチの間の電気信号は光信号に変換され、光信号の形態で入出力が実現される。光信号の使用により、電気信号配線の使用時と比較して、長い距離の高速信号配線がバックプレーン上で可能になると共に、電気信号配線および電気信号コネクタと比較して小型な、光ファイバおよび光ファイバコネクタの使用が可能となると考えられている。
しかしながら、従来構造のパケット交換装置に光バックプレーンを実装すると、ネットワークプロセッサとスイッチ間でボトルネックが発生すると考えられる。なぜなら、従来構造のパケット交換装置に光バックプレーンを実装すると、ラインカードとスイッチカードの光バックプレーン側に光電変換器を設けることが必要になる。つまり、ネットワークプロセッサとスイッチ間で、電気信号を光信号に変換し、光信号を電気信号に更に変換するという２つの変換動作を行なうことになり、ここがボトルネックとなって、パケット交換装置内部でのパケット転送処理速度が遅くなってしまうからである。
【０００９】
バックプレーン構造を用いず、全てのデバイス（リンク回路、ネットワークプロセッサ、スイッチ）を一体集積する構造も考えられる。しかしこの一体集積構造は、リンク回路を交換可能とする柔軟性を失うこととなるため、小型の装置を除いては採用しにくい構造である。
【００１０】
本発明が解決しようとする課題は、従来技術に比べてパケット内部転送処理を滞らせずに通信帯域の増大に対応可能、かつ通信環境の変化にも柔軟に対応可能な装置アーキテクチャを備えた新規なパケット交換装置を提供することである。
【課題を解決するための手段】
【００１１】
本発明では、リンク回路のみをラインカード側に実装し、ネットワークプロセッサとスイッチを同一のスイッチカード上に実装することにより、上記課題を解決する。ラインカードとスイッチカードは、バックプレーンにより接続される。
【発明の効果】
【００１２】
本発明により、従来技術に比べてパケット内部転送処理を滞らせずに通信帯域の増大に対応可能、かつ通信環境の変化にも柔軟に対応可能なパケット交換装置が実現可能である。特に、光バックプレーンを採用した際に本発明の効果は顕著である。また、光バックプレーンを採用した際に必要となる、光I/Oに使用する光送受信デバイスの数量を従来構造に比べて大幅に削減することができる。コスト上のメリットも大きい。ひいては、パケット交換装置の小型化と高性能化を両立することが可能となる。
【実施例１】
【００１３】
以下、図面を参照して実施形態を説明する。以下の例では、理解を容易にするために具体的数値を用いて説明するが、これらの数値はあくまでも例示であり、本実施例がこれらの数値に限定されることを意味するものではない。
本実施例においては、複数のラインカードと一枚のスイッチカードを用いて、ネットワーク用のルータ・スイッチを構成する。ラインカードとバックプレーン間は、光バックプレーンを用いて接続する。図１には、同一構造の２枚のラインカードＡ，Ｂおよびスイッチカードが１枚のスイッチカードに接続された構成のパケット交換装置を示す。ラインカードＡ，Ｂには、同じ部品が実装されている。また、スイッチカードには光バックプレーンを使用している。更に、本実施例のパケット交換装置は、ＷＤＭ用の光回線に接続されることを想定しており、ラインカードＡ，Ｂは、ＷＤＭ用の通信インタフェースを備えている。なお、図示されてはいないが、実際には、バックプレーン、ラインカードＡ，Ｂ及びスイッチカードは、筐体内に収容されている。
【００１４】
従来のルータ・スイッチ構成では、リンク回路とネットワークプロセッサとは同一プリント基板上に実装され、スイッチカードは別個のボードに実装されている。図１に示すパケット交換装置のように、リンク回路のみをラインカード側に実装し、ネットワークプロセッサとスイッチをラインカードとは別ボードに集積実装することにより、スイッチとネットワークプロセッサ間の伝送路長を、リンク回路とネットワークプロセッサ間の伝送路長に比べて短くすることができる。よって、パケットの内部転送処理が、ネットワークプロセッサとスイッチ間の接続がボトルネックとなって遅延することを妨げることができる。一方で、リンク回路を使用環境に応じて交換可能とする柔軟性は保持されている。
また、本実施例のパケット交換装置においては、光バックバックプレーンが使用される。ネットワークプロセッサとスイッチ間の接続に光バックプレーンを使用する際、バックプレーンの所要の通信容量を確保するために、複数の光データ伝送用デバイスを並列する必要が生じる。例えば、１０ギガビット毎秒のリンク速度を実現するためには、ネットワークプロセッサとスイッチ間は１０ギガビット毎秒を超える１２から１５ギガビット毎秒のデータ転送速度を実現する必要がある。リンク回路において１０ギガビット毎秒のデータ伝送容量の実現には２．５ギガビット毎秒の信号配線を４チャネル使用して伝送する場合、ネットワークプロセッサとスイッチ間には２．５ギガビット毎秒の伝送速度を有する配線を5本から6本並列使用する必要がある。つまり、ネットワークプロセッサとスイッチを結ぶ光配線を5本から6本並列使用し、ラインカードとスイッチカードの光バックプレーン側に設けられる光送受信モジュールを光配線数に対応して5〜6個の光電変換器を用いて構成しなければならないということになる。光デバイスは、電気信号配線と比較してコスト高であるため、光バックプレーンにおいて多数の光信号伝送路を並列使用することは、装置全体のコスト増を招く結果となる。そこで、従来のようにネットワークプロセッサとスイッチの間を光バックプレーンに実装するより、ネットワークプロセッサとスイッチ間と比較して通信速度の低くて済むネットワークプロセッサとリンク回路の間の配線を光バックプレーンに実装するほうが、バックプレーン配線に使用する光送受信デバイスの数を削減することができる。ネットワークプロセッサとスイッチ間は、ネットワークプロセッサで処理したデータを、滞留すること無くスイッチを介して次段のネットワークプロセッサに伝える必要性から、ネットワークプロセッサとリンク回路の間よりも高速な通信速度が必要である。
【００１５】
次に、ラインカードＡ，Ｂについて説明する。１枚のラインカードには、外部のネットワークに対して光信号を送受信するための第３光コネクタポートと、第３光コネクタポートに接続される２系統のリンク回路、及びバックプレーン側に設けられた第２光コネクタポートが基板上に実装されている。リンク回路としては、多重分離回路、フレーム抽出回路、第２光送受信モジュールなどを備える。また、リンク回路は、必要とする通信距離や使用される通信プロトコルに対応して、様々な種類のデバイス構造が併用される。例えば、１０ギガビットイーサネット（登録商標）では９つの標準化技術がある。従って、リンク回路は固定的に用いられるのではなく、使用環境の変化に応じて交換使用する柔軟性が求められる。図示されてはいないが、図１のパケット交換装置を収納する筐体は、外部通信回線との物理的な回線インタフェースとなる外部回線収容端子を備えており、ラインカードＡ，Ｂの各第３光コネクタポートに接続されている。装置外部からの光信号（速度：１０ギガビット毎秒程度）は、２連の第３光コネクタポートの１つを介して外部信号送受信用の第３光送受信モジュールにて電気信号（速度：１０ギガビット毎秒程度）に変換される。第３光送受信モジュールからの信号は、１対４の多重分離回路にて２．５メガビット毎秒×４ビット信号に変換される。抽出された４ビット信号は、フレーム抽出回路にてイーサネット（登録商標）フレームとして整列を受けた後、第２光送受信モジュールにて光信号に変換され、同じく２連の第２光コネクタポートを介して光バックプレーンに送られる。
【００１６】
図２には、図１に示したスイッチカードの詳細な構造を示す。本実施例のスイッチカードは、光バックプレーンに対して信号を送受信するための第１光コネクタポート、ネットワークプロセッサ、ルーティングテーブルが格納されたメモリ、第１光コネクタポートからの光信号を電気信号に変換ないしネットワークプロセッサからの電気信号を光非信号に変換するための第１の光送受信モジュール、ネットワークプロセッサを相互接続するスイッチ、第１光コネクタポートと第１光送受信モジュールを接続するための光配線、スイッチとネットワークプロセッサとを接続するための第１の伝送路、ネットワークプロセッサと第１の光送受などにより構成される。第１の伝送路および第２の伝送路は電気配線である。ネットワークプロセッサが電気的に動作するためである。第１の伝送路は電気配線ではあるが、バックプレーンまたは光バックプレーンを介してスイッチ−ネットワークプロセッサ間を接続した場合に比べ、伝送路長さ格段に短くすることができる。従って信号遅延も発生しにくい。光配線としては、光ファイバを使用している。メモリ内には、ルーティングテーブルの他、ネットワークプロセッサが実行するためのプログラムも格納されるが、ルーティングテーブルとプログラムは、別々のメモリに格納しても良い。
【００１７】
図２に示したとおり、スイッチにはポートとして機能する配線ピンが複数備えられている。本実施例においては、ネットワークプロセッサの数に対応して８つのポートが必要であり、複数の配線ピンのいくつかを８つのポートに割り当てて使用する。本実施例においては、第１の伝送路に割り当てられた配線ピン数は各々全て同じであり、従って各第１の伝送路の通信容量は同じである。これにより、ネットワークプロセッサとスイッチ間の通信容量のばらつきを最小限にし、従って、特定のネットワークプロセッサとスイッチ間でのパケット転送に遅延が発生しにくくすることができる。
【００１８】
本実施例においては、各ネットワークプロセッサをスイッチの周囲に配置した構成としている。このような配置をスター型といい、ネットワークプロセッサとスイッチ間を接続する伝送路長を概ね同じにすることができる。ここでいう「概ね」とは、物理的に厳密に同じ長さではないが、伝送路を通る信号から見れば大体同じと考えてよいという程度の意味である。例えば、第１光コネクタポートと第１光送受信モジュールとを結ぶ光配線の長さは、第１光送受信モジュールのスイッチカード上の配置場所によりかなりばらつきがある。各第１の伝送路長の長さは、各光配線の長さのばらつきに比べれば概ね同じと考えてよい。
このように、第１の伝送路の長さを概ね同じにすることにより、ネットワークプロセッサとスイッチ間の通信容量のばらつきを低減することが可能となると共に、配線間の信号速度のばらつきを低減し、ネットワークプロセッサとスイッチ間の信号伝送時の同期回路の構造を光モジュール部と比較して簡略化する事ができる。スター型については、後段で詳述する。
【００１９】
光バックプレーンを介してスイッチカードに送られた信号は、図２に記載のスイッチにて宛先情報の検索・設定と経路切り替え処理を受ける。光バックプレーンからの信号（ひとつのラインカードから２．５ギガビット毎秒×４チャネル）は、図２に示した光コネクタポートを介してスイッチとの入出力が実現される。光コネクタポートから、光送受信まではボード上にとりつけた光伝送路（４チャネル光ファイバ）をへて送受信される。光送受信モジュールからの４チャネルの電気信号は、ネットワークプロセッサにて宛先情報の検索・設定処理ののち、２．５ギガビット毎秒×６チャネルの信号ラインにてスイッチに入力され、経路切り替え処理を経て出力される。ネットワークプロセッサとスイッチとの間の信号伝送容量を、一信号ラインあたり２．５ギガビット毎秒×４チャネルから６チャネルに拡大することにより、ネットワークプロセッサとスイッチ間の伝送容量を確保し、ネットワークプロセッサで処理された信号は、小さな遅延でスイッチに受け渡すことが可能となる。スイッチ内部では、メモリ上に蓄えた宛先情報に基づいて、経路切り替え処理が実現できる。
【００２０】
本実施例では、メモリも第１の伝送路およびスイッチ経由で各ネットワークプロセッサに接続される。従って、メモリと各ネットワークプロセッサ間の伝送路長を概ね同じである（等長配線）。本実施例においては、メモリは１つであり、各ネットワークプロセッサが同じルーティングテーブルを共有している。よって、受信パケットの転送処理の際には、各ネットワークプロセッサが同じメモリを参照する。よって、メモリを各ネットワークプロセッサに対して等長配線することにより、各ネットワークプロセッサがメモリから情報を読み出す際の読み出し速度のばらつきを低減することが可能となる。従って、メモリを用いるネットワークプロセッサの処理速度のポート間ばらつきを抑え、ポート間特性のばらつきの小さいパケット処理装置が実現できる。
【００２１】
ラインカードおよびスイッチカードの双方において、光コネクタポートから光送受信モジュールまでのボード内の光配線に対しては、光ファイバを用いる方法と、光導波路を用いる方法の２つが考えられる。光ファイバを用いる方法は低損失であるが、ボートと別の構造体となるため、実装体積が導波路構造より大きい。それに対し、光導波路を用いる構造は、ボードと光配線を一体化できる点で実装体積は小さいが、光配線中の損失が光ファイバと比較して大きい点が問題となる。高速光信号を光配線に用いる場合、受信機の受信マージンを確保するために、損失の少ない光ファイバを用いる方が有利である。
図３には光バックプレーンボードの構成を示す。図３中、白抜きで示した太い四角形がスイッチカード用のコネクタ、４つの狭い四角形がラインカード用コネクタ、これらの四角形を結ぶ黒い線が光配線を意味する。光バックプレーンボードはラインカードを４枚とスイッチカードを１枚接続可能な構成となっている。一枚のラインカードには、２組のリンク回路を実装しているため、４枚全てのラインカードを実装すると、８入力８出力のルータ・スイッチ装置となる。
【００２２】
以上、図１から図３で説明したように、使用環境に応じて交換するリンク回路のみをラインカード側に実装し、ネットワークプロセッサとスイッチを同一プリント基板上に集積実装することにより、リンク回路を使用環境に応じて交換可能とする柔軟性は保持したまま、パケットの内部転送処理の際に遅延が起きにくいアーキテクチャのパケット交換装置を提供することが可能となる。装置構成の柔軟性は、特に大型のルータ・スイッチにおいては重要である。
【００２３】
更に、リンク回路とネットワークプロセッサとの間を光バックプレーンで接続する。これにより、スイッチとネットワークプロセッサ間を光バックプレーンで接続した場合に比べて、実装する光伝送用デバイスの数量を削減することが可能になる。
図４には、スター型の定義を説明するための模式図である。但し、図２の説明では、スイッチに対するネットワークプロセッサの配置としてスター型を説明したが、図４には、スイッチカードに対するラインカードの接続関係が示されている。スター型の装置構成とは、一つのスイッチカードを中心に配置して、その周囲に複数のラインカードを等距離に配置した構成である。装置を構成するどのラインカードとの間も等しい通信距離で公平に結ばれており、スイッチのポート数と装置のラインカード数がほぼ等しい構成を作る場合、部品点数がすくなく簡略に装置が構成できる。
８リンクの場合は、スター型と呼ばれる装置構成が、装置間の配線数を節約できる構成である。
【００２４】
図５，６には、スター型のバリエーション、およびファットツリーと呼ばれる装置構成の概要に付いて示した。１６入出力および６４入出力の場合の装置構成のトポロジは図５、６に示したスターもしくはファットツリーと呼ばれる構成が、配線数を削減できる構成となる。図５，６の場合、スイッチは複数のボードにまたがって実装されるため、スイッチ同士の間の接続も、光バックプレーンを介して実現される。ファットツリー構造とは、クロスバースイッチをツリー型に接続した、図５，６に示した構造である。ファットツリーは、ラインカード数の増加に合わせて、ラインカードとスイッチ間をつなぐ通信容量もスケールアップし、スケールアップにともなうスイッチカード数増加の割合が小さくできる。スター型は、ラインカード数が８つから16程度の少ない場合に、スイッチカード数を少なく装置を構成することができる。しかし、ラインカード数が64、128と増えると、スター型よりファットツリー型のほうが装置内部の通信容量を削減することなくスイッチカードを少なく構成でき、装置コストを低減する事ができる。
【００２５】
図４、５、６の場合、従来のネットワークプロセッサをリンク回路と同じラインカード上に実装した場合と比較して、どの程度光送受信部品の数量を削減できるかを試算すると図７に示す結果となる。この試算においては、スイッチカードは８つのポートを有すると仮定している。また、一つのラインカードと一つのネットワークプロセッサ間を4つの並列リンクする場合に、ネットワークプロセッサとスイッチの間を8つの並列リンクで構成する場合と、6つの並列リンクで構成する場合の２つのケースで、新発明（ラインカードとネットワークプロセッサ間を並列光I/Oで接続する場合）と、旧発明（ネットワークプロセッサとスイッチ間に並列光I/Oで接続する場合）で、光I/Oの装置への搭載総数を比較した。例えば、８リンクのスイッチ構成した場合、８つのラインカードと、1つのスイッチカードを用いる。ラインカード（リンク）に4線、スイッチに8線接続する場合では、新発明では８つのラインカードとの接続に合計３２（4×８）の光I/Oを用いるのに対し、旧発明ではスイッチとの接続に64の光I/O（8×8）を使用する。旧発明と新発明の間で、32個の光Ｉ／Ｏ数の差があり、新発明により50％の光Ｉ／Ｏ数削減が図れている計算となる。同様の計算方法で、リンク数が８，１６，６４，１２８の４通りについて試算した。リンク回路とネットワークプロセッサ間は配線数４とし、ネットワークプロセッサとスイッチ間の配線は８の場合と６の場合と２通りで計算した。リンク数が少ない場合、スイッチ同士の間の接続数が小さいため、本実施例による光I/Oの削減効果が大きい（８リンクの場合は、３割から５割削減する効果が得られる）。リンク数が増えると、光I/Oによるスイッチ同士の間の接続が増え、リンク回路とネットワークプロセッサ間の接続数の比率が相対的に低下する。このため１２８リンクの場合の削減の効果は１１から１７％となる。しかし、数量的には数１００と非常に大きい数量の光I/Oを削減できる。
【実施例２】
【００２６】
図８には、ラインカード及びスイッチカードを図６に示したファットツリー型に接続してパケット交換装置を構成した例を示す。入力および出力は、１６入力１６出力である。図８には、図９に示された光バックプレーンを各カードが挿入される側から見た平面図を示した。大きな４つの四角形は、スイッチカードが接続されるスイッチカード用光コネクタ、小さな８つの四角形は、ラインカードが接続されるラインカード用光コネクタ、太い実線がスイッチカード用の光コネクタ間を結ぶスイッチ間接続用光配線、細い実線がラインカード用光コネクタ間を結ぶラインカード、スイッチ間光配線である。ラインカード一枚には、２つのリンク回路を実装する。スイッチカード１枚には、８入力８出力のスイッチを一個実装する。ネットワークトポロジはスター型を採用する。バックプレーンには、このスター型結線を光配線で構成する。ラインカードとスイッチ間は４チャネルの光配線、スイッチ同士の間は６本の光配線で接続する。一本の光配線には２．５ギガビット毎秒の光信号を通す。ラインカードとスイッチ間は１０ギガビット毎秒、スイッチとスイッチの間は１５ギガビット毎秒のデータ通信能力を実装する。
【００２７】
図１０には、ラインカード及びスイッチカードをファットツリー型に接続してパケット交換装置を構成した更に別の例を示す。図８に示した各カードの配置と比べて、スイッチカードが光バックプレーンの中央部に集中して配置されている。図１１には、図１０に示された光バックプレーンを各カードが挿入される側から見た平面図を示した。各構成要素の名称は図９に示したものと同じである。図１１の構成においては、スイッチカード用光コネクタがバックプレーンの中央部に配置され、ラインカード用光コネクタがスイッチカード用光コネクタの周囲に対称に配置されている。このような配置を取ると、光バックプレーン上での光配線の本数(配線密度）を均一にすることができる。従って、バックプレーンの高さ方向の大きさを小さくでき、従ってパケット交換装置筐体の大きさも小型化できるというメリットがある。
【実施例３】
【００２８】
実施例１と同様に、ネットワークプロセッサとスイッチおよびバックプレーン通信用の光送受信デバイスを同一ボードに実装する構成において、実施例１においては別個のパッケージに実装していたネットワークプロセッサとスイッチを同一パッケージにマルチチップ実装した構成を図１２に示す。本実施例においては、光送受信デバイスは別個のパッケージに実装し、スイッチとネットワークプロセッサを実装したパッケージ周囲に実装している。スイッチとネットワークプロセッサを同一パッケージにマルチチップ実装することにより、実装体積を削減できると共に、両者の間の配線距離を削減することにより、周波数増加と共に増大する伝送信号の損失を抑えることが可能となる。
また、スイッチとネットワークプロセッサを同一シリコンダイ上にモノリシック実装することにより、より配線を短距離化することも可能である。さらに、ネットワークプロセッサとスイッチを同一パッケージに実装することにより、ネットワークプロセッサとスイッチ間の配線距離を、別パッケージに実装する場合と比較して短くすることができ、バス配線を等長化することも可能になる。ネットワークプロセッサと接続するメモリを、ネットワークプロセッサおよびスイッチと同一のパッケージに実装し、ネットワークプロセッサ-メモリ間を、スイッチを介さずに直結する装置構成も可能である。メモリを同一パッケージに実装する事で、メモリとネットワークプロセッサ間の配線距離を短くでき、高速入出力の実現が容易になる。
【００２９】
図１３には、実施例１においては別個のパッケージに実装していたネットワークプロセッサ、スイッチ、および８つの光送受信デバイスを同一パッケージにマルチチップ実装した構成を示す。スイッチ、ネットワークプロセッサおよび光送受信デバイスを同一パッケージにマルチチップ実装することにより、実装体積をさらに削減できると共に、両者の間の配線距離を削減することにより、周波数増加と共に増大する伝送信号の損失を抑えることが可能となる。ＬＳＩパッケージは、光信号用のポートを有する形態となり、高速・大容量信号の入出力に適した実装形態である。また、図１３のマルチチップ実装例では、メモリも同一パッケージに実装しメモリとネットワークプロセッサとを直結した。メモリを同一パッケージに実装する事で、メモリとネットワークプロセッサ間の配線距離を短くでき、高速入出力の実現が容易になる。更にまた、図１３のマルチチップ実装例では、図１２の構成とは異なり、光配線として基板上に形成された光導波路を用いた。光導波路を用いることで、実装体積を更に小さくすることが可能である。
【実施例４】
【００３０】
実施例１と同様に、ネットワークプロセッサとスイッチを同一ボードに実装する形態において、ラインカードとネットワークプロセッサ間を、光送受信デバイスを介した光配線でなく、電気信号配線で接続した構成も可能である。図１４には、光配線では無く電気配線のバックプレーンを用いた実施例について示す。本実施例においては、スイッチカードとバックプレーンの接続ポートとして第１電気信号コネクタが、ラインカードＡ、Ｂとバックプレーンとの接続ポートとして第２電気信号コネクタが用いられている。ラインカードＡ、Ｂのフロント側通信ポートには光コネクタポートが使用されているが、これは接続される通信回線としてＷＤＭ伝送路を想定しているためである。よって、ラインカードＡ、Ｂには、ＷＤＭの入力信号を分波する分波回路と、転送処理されたパケットを更にＷＤＭ信号に多重するための合波回路が実装されている。接続される通信回線が光伝送路でない場合には、このようなＷＤＭ対応の分波/合波回路は不要である。
【００３１】
従来は、ネットワークプロセッサとラインカード上の回路を同一ボード上に実装し、スイッチカードとの間を、電気信号配線で接続するバックプレーンで接続する形態が用いられていた。本発明は、スイッチとネットワークプロセッサを同一ボードに実装する形態を採用し、信号通信容量の大きいスイッチとネットワークプロセッサ間を近接実装し、相対的に信号通信容量の小さいネットワークプロセッサとラインカード間をバックプレーンにて接続する。この実装により、バックプレーンにおける通信容量を削減し、バックプレーンの配線数および実装体積（もしくは実装密度）を削減する事が可能となる。また、バックプレーンとスイッチボードおよびコネクタを接続するコネクタの体積も削減することが可能となる。この実装形態により、より小さい装置規模、より高い実装密度のネットワーク装置が実現可能となる。また、ネットワークプロセッサとスイッチを同一基板上に実装しているため、従来技術と比べて、ネットワークプロセッサとスイッチ間でのパケット伝送のボトルネックが発生しにくい。
【図面の簡単な説明】
【００３２】
【図１】ラインカード２枚とスイッチカード１枚を実装したネットワーク装置の概念図。
【図２】スイッチとネットワークプロセッサを実装したスイッチボードの構造。
【図３】光バックプレーンボードの構造。
【図４】８リンク回路の接続トポロジ。
【図５】１６リンク回路の接続トポロジ。
【図６】６４リンク回路の接続トポロジ。
【図７】本発明による光送受信回路（光I/O）の削減効果。
【図８】１６リンク回路の装置概観図。
【図９】１６リンク回路のバックプレーン構造図。
【図１０】別の１６リンク回路の装置概観図。
【図１１】別の１６リンク回路のバックプレーン構造図。
【図１２】ネットワークプロセッサ４つとスイッチ１つを同一パッケージに実装したスイッチカードの構成。
【図１３】光送受信回路８つとネットワークプロセッサ４つ、スイッチ１つを同一パッケージに実装したスイッチカードの構成。
【図１４】ラインカード２枚とスイッチカード１枚を実装し、電気信号配線で相互に接続したネットワーク装置の概念図。
【図１】
2005150776.tif 000003
【図２】
2005150776.tif 000004
【図３】
2005150776.tif 000005
【図４】
2005150776.tif 000006
【図５】
2005150776.tif 000007
【図６】
2005150776.tif 000008
【図７】
2005150776.tif 000009
【図８】
2005150776.tif 000010
【図９】
2005150776.tif 000011
【図１０】
2005150776.tif 000012
【図１１】
2005150776.tif 000013
【図１２】
2005150776.tif 000014
【図１３】
2005150776.tif 000015
【図１４】
2005150776.tif 000016