(57)【要約】  【課題】  大きな性能低下や遅延を生じることなく複数の信号を多重化する装置および方法を提供する。  【解決手段】  第１の態様では、複数の信号から信号を選択するための方法が提供される。この方法は、（１）各マルチプレクサが該マルチプレクサの出力を用いてこのマルチプレクサに入力した複数の入力信号の１つを選択的に出力するように構成されている複数のマルチプレクサを準備するステップと、（２）複数のマルチプレクサの１つからの入力信号を出力のために選択するステップと、（３）複数のマルチプレクサの１つの出力から選択された入力信号を出力するステップと、（４）複数のマルチプレクサの他のものの出力を所定の論理状態にするステップと、（５）複数のマルチプレクサの出力を結合して選択された入力信号を出力するステップと、を含む。多数の他の態様も提供される。【選択図】  図３
2005057749.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号から信号を選択する方法であって、
各マルチプレクサが該マルチプレクサの出力を用いて前記マルチプレクサに入力した複数の入力信号の１つを選択的に出力するように構成されている、複数のマルチプレクサを準備するステップと、
前記複数のマルチプレクサの１つからの入力信号を出力のために選択するステップと、
前記複数のマルチプレクサの前記１つの出力から前記選択された入力信号を出力するステップと、
前記複数のマルチプレクサの他のものの出力を所定の論理状態にするステップと、
前記複数のマルチプレクサの出力を結合して前記選択された入力信号を出力するステップと、
を備える、方法。
【請求項２】
前記複数のマルチプレクサの１つからの入力信号を出力のために選択するステップは、
複数の選択信号を発生するステップと、
前記選択信号の固有の部分を前記複数のマルチプレクサの各々に供給するステップと、
を含む、請求項１に記載の方法。
【請求項３】
前記複数の選択信号を発生するステップは、選択信号を発生することを含み、前記選択信号の１つのみがハイの論理状態である、請求項２に記載の方法。
【請求項４】
前記複数のマルチプレクサの他のものの出力を所定の論理状態にするステップは、
複数の活性化信号を発生して、前記複数のマルチプレクサの前記他のものにおいてプルアップ回路およびプルダウン回路の１つを活性化するステップと、
前記プルアップ回路および前記プルダウン回路の前記１つを用いて、前記複数のマルチプレクサの前記他のものの出力を前記所定の論理状態にするステップと、
を含む、請求項１に記載の方法。
【請求項５】
前記複数のマルチプレクサの前記１つの出力から前記選択した入力信号を出力するステップ、および、前記複数のマルチプレクサの前記他のものの出力を所定の論理状態にするステップは、並列に実行される、請求項１に記載の方法。
【請求項６】
前記複数のマルチプレクサの前記出力を結合するステップは、論理ＯＲおよび論理ＡＮＤ動作の１つを用いて前記複数のマルチプレクサの前記出力を結合することを備える、請求項１に記載の方法。
【請求項７】
複数の信号から信号を選択するように構成されたマルチプレクサ回路であって、
各マルチプレクサが該マルチプレクサの出力を用いて前記マルチプレクサに入力した複数の入力信号の１つを選択的に出力するように構成されている複数のマルチプレクサと、
前記複数のマルチプレクサに結合され、複数の選択信号を発生して前記複数のマルチプレクサの１つからの入力信号を出力のために選択するように構成された第１のデコーダと、
前記複数のマルチプレクサに結合され、複数の活性化信号を発生して前記複数のマルチプレクサの他のものの出力を所定の論理状態にするように構成された第２のデコーダ回路と、
前記複数のマルチプレクサに結合され、前記複数のマルチプレクサの出力を結合して前記選択された入力信号を出力するように構成された論理回路と、
を備える、マルチプレクサ回路。
【請求項８】
前記複数の活性化信号の各々は前記複数のマルチプレクサの異なる１つに対応する、請求項７に記載のマルチプレクサ回路。
【請求項９】
前記第１および第２のデコーダ回路は、共通の入力を用いて前記複数の選択信号および前記複数の活性化信号を発生する、請求項７に記載のマルチプレクサ回路。
【請求項１０】
前記第１および第２のデコーダ回路は並列に動作する、請求項７に記載のマルチプレクサ回路。
【請求項１１】
前記論理回路は前記複数のマルチプレクサの出力にＡＮＤ動作を実行するように構成されている、請求項７に記載のマルチプレクサ回路。
【請求項１２】
前記論理回路は前記複数のマルチプレクサの出力にＯＲ動作を実行するように構成されている、請求項７に記載のマルチプレクサ回路。
【請求項１３】
前記第１のデコーダ回路は、更に、前記選択信号の固有の部分を前記複数のマルチプレクサの各々に出力するように構成されている、請求項７のマルチプレクサ回路。
【請求項１４】
前記複数のマルチプレクサの各々に入力した前記複数の選択信号および前記複数の入力信号は等しい数を有する、請求項１３に記載のマルチプレクサ回路。
【請求項１５】
前記第１のデコーダ回路は、更に、複数の選択信号を発生するように構成され、前記複数の選択信号の１つのみがハイの論理状態である、請求項７に記載のマルチプレクサ回路。
【請求項１６】
前記複数のマルチプレクサの各々はプルアップ回路を含み、
前記第２のデコーダ回路は、更に、
複数の活性化信号を発生して、前記複数のマルチプレクサの前記他のものに結合された前記プルアップ回路を活性化し、
前記複数のマルチプレクサの前記他のものに結合された前記プルアップ回路を用いて、前記複数のマルチプレクサの前記他のものの出力を前記所定の論理状態にするように構成されている、請求項７に記載のマルチプレクサ回路。
【請求項１７】
前記論理回路は、前記複数のマルチプレクサの出力にＡＮＤ動作を実行するように構成されている、請求項１６のマルチプレクサ回路。
【請求項１８】
前記複数のマルチプレクサの各々はプルダウン回路を含み、
前記第２のデコーダ回路は、更に、
複数の活性化信号を発生して、前記複数のマルチプレクサの前記他のものに結合された前記プルダウン回路を活性化し、
前記複数のマルチプレクサの前記他のものに結合された前記プルダウン回路を用いて、前記複数のマルチプレクサの前記他のものの出力を前記所定の論理状態にするように構成されている、請求項７に記載のマルチプレクサ回路。
【請求項１９】
前記論理回路は、前記複数のマルチプレクサの出力にＯＲ動作を実行するように構成されている、請求項１８のマルチプレクサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、集積回路（ＩＣ）設計に関し、更に特定すれば、多重化方法および装置に関する。
【背景技術】
【０００２】
マルチプレクサは、信号を多重化するために広く用いられている。例えば、マイクロプロセッサおよびデジタル信号プロセッサは、１つ以上のマルチプレクサを含む場合がある。もっと低電力の用途では、スタティック・マルチプレクサが好適である。スタティック・マルチプレクサはＣＭＯＳゲートを用いて構築することができるが、より多くの入力信号を受信し、より良い全体性能（例えば高速）を得るマルチプレクサを生成するために、伝達ゲート、通過ゲート、またはトライステート・トランジスタ・トポロジーが一般に用いられる。
【０００３】
図１は、信号を多重化するための例示的な単一レベルのマルチプレクサ・システム１００である。マルチプレクサ・システム１００は、マルチプレクサ１０４に結合されたデコーダ１０２を含む。標準的な復号方法を用いて、デコーダ１０２は、例えばバス１０６を介してｎビットの信号を受信し、２nの選択信号を出力することができる。選択信号は、複数のデータ信号（Ｂ0〜Ｂ2 n-1）と共に、マルチプレクサ１０４に入力される。
【０００４】
新しい選り抜きの実施形態では、選択信号の数は、マルチプレクサ１０４に入力するデータ信号の数と一致させることができる。デコーダ１０２が出力した選択信号は、ハイの論理状態である信号（またはビット）を１つのみ含む。残りの選択信号（またはビット）は、ローの論理状態である。マルチプレクサ１０４に入力する選択信号に基づいて、マルチプレクサ１０４は、マルチプレクサ１０４に入力したデータ信号Ｂ0〜Ｂ2 n-1の１つを、マルチプレクサの出力１０８に出力する。例えば、２ビットの信号がデコーダ１０２に入力されると、デコーダ１０２は４ビットの選択信号を出力する。４ビット信号のビットは、マルチプレクサ１０４に、４つの選択信号として入力され、これによってマルチプレクサ１０４は、４つのデータ入力信号Ｂ0〜Ｂ3間で選択を行うことができる。「１」、「０」、「０」、「０」の選択信号がマルチプレクサ１０４に入力された場合には、マルチプレクサ１０４は入力信号Ｂ0を出力１０８に出力する。０１００の選択信号がマルチプレクサ１０４に入力された場合には、マルチプレクサ１０４は入力信号Ｂ1を出力１０８に出力する。信号Ｂ2およびＢ3も、同様にマルチプレクサ１０４を介して出力することができる。第１の例では、マルチプレクサ１０４は、データ信号Ｂ0の経路において論理遅延を生じる。同様に、第２の例では、マルチプレクサ１０４は、データ信号Ｂ1の経路において論理遅延を生じる。マルチプレクサ１０４が生成する論理遅延は、２つの論理ゲート動作が生成する遅延と同等である。
【０００５】
上述の例では、マルチプレクサ１０４は４つの選択信号入力および４つのデータ信号入力を受信したが、マルチプレクサ１０４は、これより多いかまたは少ない数の選択信号およびデータ信号を受信するように構成することも可能である。しかしながら、マルチプレクサに入力されるデータ信号の数が増えるにつれて、単一レベルのマルチプレクサ・システムの性能は低下する。更に具体的には、マルチプレクサに入力されるデータ信号数が増えた結果として起こる静電容量効果のために、マルチプレクサのスイッチング特性が影響を受け、マルチプレクサの全体的な性能は低下する。
【０００６】
図１に示す単一レベルのマルチプレクサ・システム１００に関連した性能低下を回避するため、マルチレベルのマルチプレクサ・システムを用いて多数の信号を多重化することができる。図２は、信号を多重化するための例示的なマルチレベルのマルチプレクサ・システム２００である。マルチレベルのマルチプレクサ・システム２００は、複数のマルチプレクサ２０４〜２１０に結合された第１のデコーダ回路２０２を含む。図１のデコーダ１０２と同様に、第１のデコーダ回路２０２は、標準的な復号方法を用いて、例えばバス２１２を介してｍビットの信号を受信し、２mの選択信号を出力することができる。２mの選択信号は、複数（例えば各マルチプレクサ２０４〜２１０におけるデータ信号に等しい数）のデータ信号と共に、マルチプレクサ２０４〜２１０の各々に入力される。選択信号の数は、マルチプレクサ２０４〜２１０の各々に入力されるデータ信号の数と一致させることができる。
【０００７】
図１のデコーダ１０２によって出力された選択信号と同様に、図２の第１のデコーダ回路２０２によって出力された選択信号は、ハイの論理状態である信号（またはビット）を１つのみ含むことができる。残りの選択信号（またはビット）は、ローの論理状態である。マルチプレクサ２０４〜２１０に入力した選択信号に基づいて、各マルチプレクサ２０４〜２１０は、そのマルチプレクサに入力された複数のデータ信号の１つを出力する。各マルチプレクサ２０４〜２１０は、そのマルチプレクサに入力された複数のデータ信号から１つの入力信号を出力のため同時に選択し、選択した信号を第２レベルのマルチプレクサ２１２に出力する。
【０００８】
１例として、２ビットの信号が第１のデコーダ回路２０２に入力された場合、第１のデコーダ回路２０２は４ビットの信号を出力する。４ビット信号のビットは、４つの選択信号としてマルチプレクサ２０４〜２１０の各々に入力される。マルチプレクサ２０４〜２１０が、入力としてデータ信号Ａ0−Ａ3、Ｂ0−Ｂ3、Ｃ0−Ｃ3、Ｄ0−Ｄ3をそれぞれ受信すると仮定すると、マルチプレクサ２０４〜２１０の各々に「１」、「０」、「０」、「０」の選択信号が入力することによって、マルチプレクサ２０４〜２１０は、データ信号Ａ0、Ｂ0、Ｃ0、Ｄ0を第２レベルのマルチプレクサ２１２にそれぞれ出力する。
【０００９】
マルチレベルのマルチプレクサ・システム２００は、第２レベルのマルチプレクサ２１２に結合された第２のデコーダ回路２１４を含む。第２のデコーダ回路２１４は、例えばバス２１６を介して（ｎ−ｍ）ビットの信号から入力を受信し、２(n-m)の選択信号を出力することができる。この場合、マルチレベルのマルチプレクサ・システム２００は、２n対１の多重化を行う。２(n-m)の信号は、選択信号として第２レベルのマルチプレクサ２１２に入力され、マルチレベルのマルチプレクサ・システムの第１レベルにおける各マルチプレクサ２０４〜２１０から出力された信号（例えばＡ0、Ｂ0、Ｃ0、Ｄ0）が、データ信号として第２レベルのマルチプレクサ２１２に入力する。
【００１０】
第２レベルのマルチプレクサ２１２に入力した２(n-m)の信号に基づいて、マルチプレクサ２１２は、マルチプレクサ２１２に入力したデータ信号（例えばＡ0、Ｂ0、Ｃ0、Ｄ0）の１つを出力する。例えば、ｍ＝２およびｎ＝４である場合、マルチレベルのマルチプレクサ・システム２００の第１および第２のレベルは、各々、４対１の多重化を行う。従って、システム２００全体は、１６対１の多重化を行う。更に具体的には、第１のレベルでは、図２のシステム２００は、最初に複数の小さいグループのデータ信号（Ａ0〜Ａ2 m-1、Ｂ0〜Ｂ2m-1、Ｃ0〜Ｃ2m-1、Ｄ0〜Ｄ2m-1）の各々を並列に多重化して、それらのグループの各々から１つのデータ信号（例えばＡ0、Ｂ0、Ｃ0、Ｄ0）を選択することによって、１６の信号を１つの信号に多重化する。これらの選択された信号を、第２レベルのマルチプレクサ２１２に入力する。第２レベルのマルチプレクサ２１２は、第２のデコーダ２１４を介して供給された選択信号に基づいて、第１のレベルの選択信号から１つの信号（例えばＡ0、Ｂ0、Ｃ0、Ｄ0）を選択して、（出力２２０によって）出力する。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
マルチレベルのマルチプレクサ・システム２００は、多数のデータ信号を多重化する場合に優れた性能を発揮するが、システム２００は、多重化の第１および第２のレベルの双方において、データ信号の経路で論理遅延を生じる。マルチレベルのマルチプレクサ・システム２００は、２つのマルチプレクサ論理遅延を生じるので、システム２００の性能（例えば速度）は、多くの用途で適切でない場合がある。従って、改良されたマルチプレクサ・システムのための方法および装置が望まれる。
【課題を解決するための手段】
【００１２】
本発明の第１の態様では、複数の信号から信号を選択するための方法が提供される。この方法は、（１）各マルチプレクサが該マルチプレクサの出力を用いてこのマルチプレクサに入力した複数の入力信号の１つを選択的に出力するように構成されている複数のマルチプレクサを準備するステップと、（２）複数のマルチプレクサの１つからの入力信号を出力のために選択するステップと、（３）複数のマルチプレクサの１つの出力から選択された入力信号を出力するステップと、（４）複数のマルチプレクサの他のものの出力を所定の論理状態にするステップと、（５）複数のマルチプレクサの出力を結合して選択された入力信号を出力するステップと、を含む。
【００１３】
本発明の第２の態様では、複数の信号から信号を選択するように構成されたマルチプレクサ回路が提供される。このマルチプレクサ回路は、各マルチプレクサが該マルチプレクサの出力を用いてこのマルチプレクサに入力した複数の入力信号の１つを選択的に出力するように構成されている複数のマルチプレクサを備える。また、このマルチプレクサ回路は、（１）複数のマルチプレクサに結合され、複数の選択信号を発生して複数のマルチプレクサの１つからの入力信号を出力のために選択するように構成された第１のデコーダと、（２）複数のマルチプレクサに結合され、複数の活性化信号を発生して複数のマルチプレクサの他のものの出力を所定の論理状態にするように構成された第２のデコーダ回路と、を含む。更に、このマルチプレクサ回路は、複数のマルチプレクサに結合され、複数のマルチプレクサの出力を結合して選択された入力信号を出力するように構成された論理回路を含む。多数の他の態様も提供される。
【００１４】
本発明の他の特徴および態様は、以下の詳細な説明、特許請求の範囲、および添付図面から、充分に明らかとなろう。
【発明を実施するための最良の形態】
【００１５】
図３は、本発明に従った、信号を多重化するための例示的なマルチプレクサ・システム３００のブロック図である。マルチプレクサ・システム３００は、各々が第１のデコーダ回路３０８に並列に結合された複数のマルチプレクサ３０２〜３０６を含むことができる。３つより少ないかまたは多い数のマルチプレクサも使用可能である。
【００１６】
各マルチプレクサ３０２〜３０６は、マルチプレクサ３０２〜３０６の出力を用いて、マルチプレクサ３０２〜３０６に入力した複数の信号（例えばデータ信号）の１つを選択的に出力するように構成されている。図３に示すように、マルチプレクサ・システム３００において、複数のマルチプレクサ３０２〜３０６の各々に、それぞれ、異なるグループ（例えば、グループ０、グループ１、またはグループｇn−１）のデータ信号を入力することができる。データ信号の各グループは、同じかまたは異なる数のデータ信号を含むことができる。
【００１７】
第１のデコーダ回路３０８は、例えばバス３１０を介して複数のデコーダ入力信号を受信し、デコーダ入力信号に基づいて、複数の選択信号を発生し出力するように構成されている。例えば、第１のデコーダ回路３０８は、ｎの入力信号を受信し、２nの信号を発生し出力し、これらはマルチプレクサ３０２〜３０６によって選択信号として使用可能である。更に具体的には、複数のマルチプレクサ３０２〜３０６の各々に、選択信号の固有の部分を供給することができる（以下で更に説明する）。複数のマルチプレクサ３０２〜３０６に入力した選択信号に基づいて、複数のマルチプレクサの１つは、そのマルチプレクサに入力されたデータ信号の１つを出力する。
【００１８】
複数のマルチプレクサ３０２〜３０６の各々は、プルアップ／プルダウン（ＰＰＤ：pull-up/pull-down）回路３１４〜３１８をそれぞれ含むことができる（例えば１つ以上のプルアップおよび／またはプルダウントランジスタ）。プルアップモードで活性化されると、ＰＰＤ回路３１４〜３１８は、マルチプレクサ３０２〜３０６の出力をハイの論理状態にすることができる。あるいは、プルダウンモードで活性化されると、ＰＰＤ回路３１４〜３１８は、マルチプレクサ３０２〜３０６の出力をローの論理状態にすることができる。一般に、各ＰＰＤ回路３１４〜３１８は、プルアップ回路、プルダウン回路、またはプルアップおよびプルダウン回路の双方とすることができる。複数のＰＰＤ回路３１４〜３１８の各々は、第２のデコーダ回路３２０の出力に並列に結合することができる。
【００１９】
第２のデコーダ回路３２０は、マルチプレクサ３０２〜３０６の出力の１つ以外を所定の論理状態にするように構成されている。更に具体的には、第２のデコーダ回路３２０は、例えばバス３１０を介して複数のデコーダ入力信号を受信し、１つ以上の活性化信号を発生してＰＰＤ回路３１４〜３１８に出力することができる。１実施形態では、第２のデコーダ回路３２０は、ｎ信号入力を受信し、ｇｎ信号を発生し出力する（例えば、マルチプレクサ・システム３００に供給される信号のグループの数および／またはマルチプレクサ・システム３００に含まれるマルチプレクサの数）。他の数の信号を、第２のデコーダ回路３２０に入力することおよび／または第２のデコーダ回路３２０から出力することも可能である。
【００２０】
マルチプレクサ３２０〜３０６の１つ以上のＰＰＤ回路３１４〜３１８に、活性化信号の１つ以上を入力することができる。例えば、発生した活性化信号の異なる１つを、ＰＰＤ回路３１４〜３１８の各々に入力することができる。以下で更に説明するが、マルチプレクサ３０２〜３０６のＰＰＤ回路３１４〜３１８に入力した活性化信号の値に基づいて、マルチプレクサ３０２〜３０６の出力は、（１）マルチプレクサに入力され、第１のデコーダ３０８がマルチプレクサに供給した選択信号によって選択されたデータ信号を出力するか、または（２）所定の論理状態にされる（例えば、ＰＰＤ回路３１４〜３１８がプルアップ回路である場合はハイの論理状態、またはＰＰＤ回路３１４〜３１８がプルダウン回路である場合にはローの論理状態）。
【００２１】
図３に更に示すように、各マルチプレクサ３１４〜３１８の出力は、論理回路３２４に結合されている。論理回路３２４は、マルチプレクサ３１４〜３１８の出力に論理動作を行って、マルチプレクサ３１４〜３１８の出力を、１つの選択された入力信号に結合して、３２６で出力するように構成されている。例えば、論理回路３２４は、論理ＡＮＤ動作（例えばＰＰＤ回路３１４〜３１８がプルアップ回路である場合）、または論理ＯＲ動作（例えばＰＰＤ回路がプルダウン回路である場合）を実行することができる。ここで、マルチプレクサ・システム３００の動作について、図３および図４を参照して説明する。図４は、マルチプレクサ・システム３００を用いて複数の信号から信号を選択する例示的な方法を示す。図４を参照すると、ステップ４０２において、方法４００が開始する。ステップ４０４では、複数のマルチプレクサの１つから入力信号が出力のために選択される。更に具体的には、マルチプレクサ・システム３００の第１のデコーダ回路３０８が、複数の選択信号を発生して、選択信号の１つ以上の部分を、複数のマルチプレクサ３０２〜３０８の各々に供給する。１実施形態では、第１のデコーダ回路３０８は、複数の選択信号を発生して、選択信号の固有の部分を、複数のマルチプレクサ３０２〜３０６の各々に入力する。１つの特定の実施形態では、第１のデコーダ回路３０８が発生した選択信号は、ハイ論理状態の選択信号を１つのみ含むことができる。残りの選択信号は、ローの論理状態とすることができる。
【００２２】
１例として、第１のデコーダ回路３０８がｎ信号入力を受信し、２n信号を発生し出力した場合、２n信号の１つのみがハイの論理状態である（例えば論理「１」）ことができる。残りの２n−１信号はローの論理状態である（例えば論理「０」）。第１のデコーダ回路３０８が発生し出力した２n信号は、マルチプレクサ・システム３００によって選択信号として用いられる。更に具体的には、２nの選択信号の固有の部分を、複数のマルチプレクサ３０２〜３０６の各々に供給する。例えば、複数のマルチプレクサ３０２〜３０６の各々に供給される選択信号の数は、マルチプレクサに入力する信号のグループ（例えばグループ０、グループ１、グループｇｎ−１等）内のデータ入力信号の数に一致させることができる。好ましくは、各グループの入力信号数は、充分に少なくして、複数のマルチプレクサ３０２〜３０６の各々が良好な性能を発揮し、多数のデータ入力信号に関連して静電容量が引き起こす性能低下を生じないようにする。
【００２３】
別の例として、マルチプレクサ・システム３００が２つのマルチプレクサ３０２、３０４を含み、その各々が８個のデータ入力信号を受信すると仮定する。マルチプレクサ３０２は、データ入力信号として８個の信号Ａ0〜Ａ7のグループ（例えばグループ０）を受信し、マルチプレクサ３０４はデータ入力信号として８個の信号Ｂ0〜Ｂ7のグループ（例えばグループ１）を受信する。上述のように、第１のデコーダ回路３０８は、１６個の選択信号を発生し出力することができる。例えば、第１のデコーダ回路３０８は、選択信号「１０００  ００００  ００００  ００００」を発生し出力することができる。第１の８個の選択信号（例えば「１０００  ００００」をマルチプレクサ３０２に入力することができる。第２の８個の選択信号（例えば「００００  ００００」）をマルチプレクサ３０４に入力することができる。選択信号「１０００  ００００」をマルチプレクサ３０２に入力すると、マルチプレクサ３０２は、グループ０から、データ入力信号の１つ、例えばＡ0を出力のために選択する。第２の８個の選択信号（「００００  ００００」）はどれもハイの論理状態ではないので、第２の８個の選択信号「００００  ００００」がマルチプレクサ３０４に入力された場合、マルチプレクサ３０４に入力した複数のデータ信号Ｂ0〜Ｂ7からは入力信号はどれも出力のため選択されることはない。結果として、マルチプレクサ３０４の出力は浮動状態である（例えば不定の論理状態である）。
【００２４】
ステップ４０６では、複数のマルチプレクサ３０２〜３０６の１つからの選択されたデータ入力信号を出力する。上述の例では、マルチプレクサ３０２に入力したデータ信号の１つ（例えばＡ0）を選択するので、マルチプレクサ３０２は、選択された入力信号Ａ0を出力する。更に具体的には、マルチプレクサ３０２の出力に信号Ａ0を供給する。
【００２５】
ステップ４０８では、データ入力信号を出力しない他のマルチプレクサの各々の出力を、所定の論理状態にする。更に具体的には、第２のデコーダ回路３２０は、データ入力信号を出力しないマルチプレクサのＰＤＤ回路３１４〜３１８を活性化する複数の活性化信号を生成して、それらのマルチプレクサの出力を所定の論理状態にさせる。データ入力信号を出力するマルチプレクサのＰＤＤ回路３１４〜３１８は活性化されず、そのマルチプレクサは通常に機能して、選択されたデータ入力信号を出力する。
【００２６】
１例として、第２のデコーダ回路３２０がｎ信号入力を受信し、ｇｎ信号を発生して出力すると仮定する（第１のデコーダ回路３０８および第２のデコーダ回路３２０は、同じｎ信号入力を受信し、並列に動作することができる）。上述のように、第２のデコーダ回路３２０が発生し出力する信号の数ｇｎは、マルチプレクサ３０２〜３０６の数に一致させることができる。１実施形態では、第２のデコーダ回路３２０が発生し出力するｇｎ信号の１つのみが、ハイの論理状態（例えば論理「１」）である。残りのｇｎ−１の信号はローの論理状態（例えば論理「０」）である。上述のように、第２のデコーダ回路３２０が発生し出力したｇｎ信号は、マルチプレクサ・システム３００によって活性化信号として用いられて、異なる活性化信号が各ＰＤＤ回路３１４〜３１６に供給される。上述の実施形態では、ハイの論理状態の活性化信号は、マルチプレクサ３０２〜３０６のＰＤＤ回路３１４〜３１６を非活性化し、マルチプレクサが通常に動作できるようにする。これに対して、ローの論理状態の活性化信号は、マルチプレクサ３０２〜３０６のＰＤＤ回路３１４〜３１６を活性化し、マルチプレクサの出力をハイまたはローにさせる（プルアップまたはプルダウン回路のいずれが用いられているかに応じて）。例えば、ハイの論理状態を有する活性化信号がマルチプレクサ３０２に供給された場合、活性化信号は、マルチプレクサ３０２に含まれるＰＤＤデバイス３１４を活性化しない。従って、マルチプレクサ３０２は、マルチプレクサ３０２に入力したデータ信号の１つ（例えばＡ0）を出力する。逆の活性化極性を用いることも可能である。
【００２７】
ステップ４０４、４０６、４０８の各々は、マルチプレクサ３０２〜３０６において並列に実行可能であることに留意すべきである。更に、ステップ４０４、４０６、４０８を並列に実行することも可能である。
【００２８】
ステップ４１０では、複数のマルチプレクサ３０２〜３０６の出力を結合して、選択された入力信号を出力する。更に具体的には、マルチプレクサ・システム３００は、論理ＡＮＤ動作または論理ＯＲ動作のいずれかを（論理回路３２４によって）用いて、複数のマルチプレクサ３０２〜３０４の出力を結合して、その結果を出力する。例えば、ＰＤＤ回路３１４〜３１８が、活性化されたときにマルチプレクサ３０２〜３０６の出力をハイにする場合、論理回路３２４によって論理ＡＮＤ動作を実行する。同様に、ＰＤＤ回路３１４〜３１８が、活性化されたときにマルチプレクサ３０２〜３０６の出力をローにする場合、論理回路３２４によって論理ＯＲ動作を実行する。このようにして、選択されたデータ入力信号のみが論理回路３２４によって出力される。例えば、論理回路３２４が第１の入力としてマルチプレクサ３０２から選択入力信号Ａ0を受信し、他の入力として他のマルチプレクサ３０４〜３０６からハイの論理状態の信号（例えば論理「１」）を受信し、これらの入力信号に論理ＡＮＤ動作を実行すると、その結果は、選択入力信号（Ａ0・１＝Ａ0）となる。ステップ４１２では、方法４００が終了する。
【００２９】
図４の方法４００およびマルチプレクサ回路３００を用いることによって、１レベルの多重化（例えば第１のデコーダ回路３０８および第２のデコーダ回路３２０、複数のマルチプレクサ３０２〜３０６、ＰＤＤ回路３１４〜３１８によって）、および、１つの論理動作（例えば論理回路３２４によって）を用いて、複数の信号から１つの信号を選択することができる。多重化システム３００は、１レベルの多重化および１レベルの論理動作において、データ信号のデータ経路に論理遅延を生じる場合がある。上述のように、マルチプレクサによって生じる論理遅延は、２つの論理ゲート動作が生じる遅延と同等である。従って、新規のマルチプレクサ回路３００は、選択された入力信号（例えばＡ0）のデータ経路において、３つの論理ゲート動作に等しいものを生じる。従って、本方法および装置は、単一レベルのマルチプレクサ・システム１００に多数の信号を入力する場合に性能の低下を生じることなく、更に、多レベルのマルチプレクサを用いて信号を選択するマルチレベルのマルチプレクサ・システム２００の論理遅延を生じることなく（例えば、結果としてマルチプレクサ回路が高速になる）、複数の信号を多重化することができる。
【００３０】
前述の説明は、本発明の例示的な実施形態を開示するに過ぎない。先に開示した装置および方法の、本発明の範囲内に該当する変形は、当業者には容易に明らかとなろう。例えば、上述の例では、複数のマルチプレクサ３０２〜３０６の各々は等しい数のデータ入力信号を受信するが、複数のマルチプレクサ３０２〜３０６の各々が受信するデータ入力信号の数は異なる場合もある。複数のマルチプレクサ３０２〜３０６の各々に入力される選択信号の数は、各マルチプレクサ３０２〜３０６に入力されるデータ信号の数に一致するように調整することができる。更に、上述の例では、１レベルの多重化が８対１の多重化を行い、１レベルの論理動作が本質的に２対１の多重化を行うが、１レベルの多重化および／または１レベルの論理動作によって行われる多重化の量は、これとは異なる場合がある。更に、上述の例では、ローの論理状態の活性化信号を用いて、複数のマルチプレクサの各々に含まれるプルアップ（またはプルダウン）回路を活性化するが、ハイの論理状態の活性化信号を用いて、プルアップ（またはプルダウン）回路を活性化することも可能である。データ信号は、いずれかのタイプの信号（例えばクロック信号、制御信号、他のいずれかの情報を含む信号等）から成るものとすることができる。
【００３１】
従って、本発明は、例示的な実施形態に関連付けて開示したが、他の実施形態も、特許請求の範囲が定義する本発明の精神および範囲に該当することが可能であることは理解されよう。
【図面の簡単な説明】
【００３２】
【図１】信号を多重化するための従来の単一レベルのマルチプレクサ・システムの概略図である。
【図２】信号を多重化するための従来のマルチレベルのマルチプレクサ・システムの概略図である。
【図３】本発明に従った、信号を多重化するための例示的なマルチプレクサ・システムのブロック図である。
【図４】図３のマルチプレクサ・システムを用いて複数の信号から信号を選択する例示的な方法を示す。
【図１】
2005057749.tif 000003
【図２】
2005057749.tif 000004
【図３】
2005057749.tif 000005
【図４】
2005057749.tif 000006