(57)【要約】【課題】電源電圧で出力電力を制御できるとともに、要求出力レベルが高い領域で充分な出力電力が得られ、要求出力電力が低い領域での電力効率を向上させることができる高周波電力増幅回路および無線通信システムを実現する。【解決手段】２以上の増幅用ＦＥＴが従属接続されゲート端子に所定のレベルのバイアス電圧が印加され増幅用ＦＥＴの電源電圧を制御することで出力電力を制御するように構成された高周波電力増幅回路ないしは高周波電力増幅回路（ＲＦパワーモジュール）において、最終段の増幅用ＦＥＴとそれよりも前段の増幅用ＦＥＴとでそれぞれ別個に電源電圧制御用トランジスタを設け、これらの電源電圧制御用トランジスタによって要求出力レベルが比較的低い段階で前段の増幅用ＦＥＴが飽和状態になるような電源電圧を生成し印加させるようにした。【選択図】  図１
2005020476.tif 000002
【特許請求の範囲】
【請求項１】
２以上の増幅用電界効果トランジスタが従属接続されゲート端子に所定のレベルのバイアス電圧が印加された増幅用電界効果トランジスタの電源電圧を制御することで出力電力を制御するように構成された高周波電力増幅回路であって、
最終段の増幅用電界効果トランジスタとそれよりも前段の増幅用電界効果トランジスタとでそれぞれ別個に電源電圧制御用トランジスタが設けられ、前段の増幅用電界効果トランジスタは最終段の増幅用電界効果トランジスタよりも制御電圧が低い状態でドレイン電流が飽和状態になるような電源電圧が前記電源電圧制御用トランジスタにより生成され印加されるように構成されてなることを特徴とする高周波電力増幅回路。
【請求項２】
前記電源電圧制御用トランジスタの制御端子には、前記高周波電力増幅回路の出力電力を制御するための制御電圧を一方の入力とし前記電源電圧制御用トランジスタから前記高周波電力増幅回路の少なくとも最終段の増幅用トランジスタに供給される電圧を他方の入力とする差動増幅回路の出力電圧が印加されていることを特徴とする請求項１に記載の高周波電力増幅回路。
【請求項３】
前記電源電圧制御用トランジスタの制御端子には、前記高周波電力増幅回路の出力電力を制御するための制御電圧が入力されることを特徴とする請求項１に記載の高周波電力増幅回路。
【請求項４】
２以上の増幅用電界効果トランジスタが従属接続されゲート端子に所定のレベルのバイアス電圧が印加された増幅用電界効果トランジスタの電源電圧を制御することで出力電力を制御するように構成された高周波電力増幅回路であって、
最終段の増幅用電界効果トランジスタのドレイン側には電源電圧制御用トランジスタが設けられ、前段の増幅用電界効果トランジスタはデュアルゲートの電界効果トランジスタで構成され、上記電源電圧制御用トランジスタのゲート端子およびデュアルゲートの電界効果トランジスタの一方のゲート端子には出力制御電圧が印加されて各段の増幅用電界効果トランジスタのドレイン電圧が独立に制御可能にされ、前段の増幅用電界効果トランジスタは最終段の増幅用電界効果トランジスタよりも制御電圧が低い状態でドレイン電流が飽和状態になるように構成されてなることを特徴とする高周波電力増幅回路。
【請求項５】
２以上の増幅用電界効果トランジスタが従属接続されゲート端子に所定のレベルのバイアス電圧が印加された増幅用電界効果トランジスタの電源電圧を制御することで出力電力を制御するように構成された高周波電力増幅回路であって、
最終段の増幅用電界効果トランジスタのドレイン側には電源電圧制御用トランジスタが設けられ、前段の増幅用電界効果トランジスタには直列形態の第２電界効果トランジスタが接続され、上記電源電圧制御用トランジスタおよび第２電界効果トランジスタのゲート端子にはそれぞれ出力制御電圧が印加されて各段の増幅用電界効果トランジスタのドレイン電圧が独立に制御可能にされ、前段の増幅用電界効果トランジスタは最終段の増幅用電界効果トランジスタよりも制御電圧が低い状態でドレイン電流が飽和状態になるように構成されてなることを特徴とする高周波電力増幅回路。
【請求項６】
前記デュアルゲートの電界効果トランジスタの一方のゲート端子には出力制御電圧が直接印加されていることを特徴とする請求項４に記載の高周波電力増幅回路。
【請求項７】
前記第２電界効果トランジスタのゲート端子には出力制御電圧が直接印加されていることを特徴とする請求項５に記載の高周波電力増幅回路。
【請求項８】
前記電源電圧制御用トランジスタの制御端子には、前記高周波電力増幅回路の出力電力を制御するための制御電圧を一方の入力とし前記電源電圧制御用トランジスタから前記高周波電力増幅回路の少なくとも最終段の増幅用トランジスタに供給される電圧を他方の入力とする差動増幅回路の出力電圧が印加されていることを特徴とする請求項４または５に記載の高周波電力増幅回路。
【請求項９】
前記増幅用トランジスタは、最終段の増幅用トランジスタの素子サイズよりも前段の増幅用トランジスタの素子サイズの方が大きくなるように形成されていることを特徴とする請求項１〜８のいずれかに記載の高周波電力増幅回路。
【請求項１０】
前記増幅用トランジスタのゲート端子に印加される前記バイアス電圧は、最終段の増幅用トランジスタのゲート端子に印加される電圧よりも、前段の増幅用トランジスタのゲート端子に印加される電圧の方が低くなるように設定されることを特徴とする請求項１〜９のいずれかに記載の高周波電力増幅回路。
【請求項１１】
請求項１〜１０のいずれかに記載の高周波電力増幅回路と、音声信号をベースバンド信号に変換し受信信号を音声信号に変換するベースバンド回路と、受信信号を復調し送信信号を変調する変復調回路とからなり、前記高周波電力増幅回路は前記変復調回路より変調された送信信号を、前記ベースバンド回路もしくは前記変復調回路から前記高周波電力増幅回路へ供給される出力制御電圧に応じて増幅して出力することを特徴とする無線通信システム。
【請求項１２】
前記高周波電力増幅回路として、第１の周波数帯の信号を増幅する第１の高周波電力増幅回路と、第２の周波数帯の信号を増幅する第２の高周波電力増幅回路とを備え、前記電源電圧制御用トランジスタは、前記第１と第２の高周波電力増幅回路に対して共通の回路として設けられ、送信すべき信号に応じて生成する電源電圧が異なるように構成されていることを特徴とする請求項１１に記載の無線通信システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波電力増幅回路およびこの高周波電力増幅回路を組み込んだ携帯電話機等の無線通信装置に適用して有効な技術に関し、特に高周波電力増幅回路を構成する増幅用トランジスタの電源電圧を制御して出力電力を制御可能な高周波電力増幅回路における出力電力レベルおよび電力効率を向上させる技術に関する。
【０００２】
【従来の技術】
携帯電話機等の無線通信装置（移動体通信装置）の送信側出力部には、ＭＯＳＦＥＴ（電界効果トランジスタ）やＧａＡｓ−ＭＥＳＦＥＴ等の半導体増幅素子を用いた高周波電力増幅回路（一般には多段構成にされる）が組み込まれている。
この種の高周波電力増幅回路は、一般に、増幅用トランジスタとそのバイアス回路、電源電圧制御回路などを含んだ半導体チップが、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に他の半導体チップや容量などのディスクリート部品とともに実装されて、上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されることが多い。
【０００３】
上記電子部品はＲＦパワーモジュールと呼ばれる。ただし、複数の半導体チップとディスクリート部品で構成する代わりに１つの半導体集積回路と若干の外付け部品で構成することも可能である。本明細書においては、かかる半導体集積回路と上記ＲＦパワーモジュールを総称して高周波電力増幅回路と称する。
【０００４】
ところで、携帯電話機では基地局からのパワーレベル指示情報によって基地局から遠い時は出力電力（送信パワー）を高め基地局に近い時は出力電力を低くするように周囲環境に合わせた出力電力制御を行ない、他の携帯電話機との間で混信を生じさせないようにシステムが構成される。
【０００５】
従来、ＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ）方式の携帯電話機における送信側出力段のＲＦパワーモジュールには、出力のＤＣレベルをカップラ等により検出し、出力レベル指定信号（Ｖｒａｍｐ）と比較して出力パワー素子の入力バイアス電圧（ゲートバイアス電圧）を生成するバイアス回路にフィードバックをかけて通話に必要な出力電力となるように制御するＡＰＣ（Ａｕｔｏｍａｔｉｃ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）回路が設けられているものがある（例えば特許文献１参照）。この方式は、クローズドループ方式と呼ばれる。
【０００６】
一方、本出願人は、図１０に示すように、ゲートバイアス電圧を固定して、出力制御電圧（出力レベル指定信号Ｖｒａｍｐ）に基づいて各増幅段のＦＥＴ  Ｑ１，Ｑ２，Ｑ３の電源電圧Ｖｄｄ１を制御することによって、要求される出力電力レベルに応じた信号を出力させるようにした高周波電力増幅回路に関する発明をなし、先に出願した（特願２００２−０１８６４６号）。この方式（電源電圧制御方式と呼ぶ）は、オープンループ方式でありクローズドループ方式に比べて制御精度は劣るが、回路規模を小さくできるという利点がある。
【０００７】
【特許文献１】
特開２０００−１５１３１０号公報
【０００８】
【発明が解決しようとする課題】
ＡＰＣ回路によりゲートバイアス電圧を制御して出力電力を制御する上記クローズドループ方式は、出力レベルが低いところから高いところまで電力効率が良好であるという利点があるものの、カップラやＡＰＣ回路を必要とするため回路規模が大きくなり実装密度が低下するとともに、カップラにおいて電力損失が発生するという問題点がある。
【０００９】
これに対し、上記電源電圧制御方式の高周波電力増幅回路にあっては、カップラが不要であるため実装密度が高く電力損失も少ないという利点はある。しかし、先に提案した発明においては、各増幅段に対して共通の電源電圧制御用トランジスタから電源電圧を供給し、ゲートバイアス電圧を固定したまま電源電圧を変化させて出力電力を制御するようにしている。
【００１０】
そのため、ゲートバイアス電圧を低く抑えて電力効率を高めようとすると要求出力電力が高い領域で出力電力が不足し所望の出力レベルが得られないとともに、ゲートバイアス電圧を高くして充分な出力電力が得られるようにしようとすると、図１１に破線Ａで示すように、要求出力電力が低い領域で電流が多く流れ過ぎて電力効率が低化してしまうという課題があることが明らかとなった。なお、図１１において、実線Ｂはゲートバイアス制御方式を採用した高周波電力増幅回路における消費電流Ｉｄｄと出力電力Ｐｏｕｔとの関係を示したものである。
【００１１】
本発明の目的は、実装密度が高く電力損失も少ない高周波電力増幅回路および無線通信システムを提供することにある。
本発明の他の目的は、電源電圧で出力電力を制御できるとともに、要求出力電力が高い領域で充分な出力電力が得られ、要求出力電力が低い領域での電力効率を向上させることができる高周波電力増幅回路および無線通信システムを提供することにある。
本発明のさらに他の目的は、消費電流および電力損失を減らしこれによって１回のバッテリ充電による通話可能時間および最大待受け時間を長くすることができる高周波電力増幅回路および無線通信システムを提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、本出願の第１の発明は、２以上の増幅用ＦＥＴが従属接続されゲート端子に所定のレベルのバイアス電圧が印加された増幅用ＦＥＴの電源電圧を制御することで出力電力を制御するように構成された高周波電力増幅回路（ＲＦパワーモジュール）において、最終段の増幅用ＦＥＴとそれよりも前段の増幅用ＦＥＴとでそれぞれ別個に電源電圧制御用トランジスタを設け、これらの電源電圧制御用トランジスタによって要求出力レベルが比較的低い段階で前段の増幅用ＦＥＴが飽和状態になるような電源電圧を生成し印加させるようにしたものである。ここで、高周波電力増幅回路を構成する増幅用ＦＥＴが３段以上である場合には、各段毎に異なる電源電圧制御用トランジスタを設けてもよいし、最終段を除く増幅段に関しては共通の電源電圧制御用トランジスタを設けてもよい。
【００１３】
上記した手段によれば、ゲートバイアスを固定しても、要求出力レベルが低い領域では前段の増幅用ＦＥＴのゲインを最終段の増幅用ＦＥＴのゲインに比べて相対的に大きくし、要求出力レベルが高い領域では最終段の増幅用ＦＥＴのゲインを前段の増幅用ＦＥＴのゲインに比べて相対的に大きくするような制御を行なうことができるため、要求出力レベルが低い領域で消費電流が少なく電力効率が良好であるとともに要求出力レベルが高い領域で出力電力が不足することがない高周波電力増幅回路が得られる。
【００１４】
また、上記した手段によれば、ゲートバイアス電圧を制御するためのＡＰＣ回路とカップラが不要であるため、実装密度が高く電力損失も少ない高周波電力増幅回路が得られる。さらに、最終段の増幅用ＦＥＴの電源電圧と前段の増幅用ＦＥＴの電源電圧を別個に制御できるため、例えば前段の増幅用ＦＥＴの電源電圧の立上げから若干遅れて最終段の増幅用ＦＥＴの電源電圧を立ち上げることによって、最も消費電流の多い最終段の増幅用ＦＥＴに電流が流れる時間を短くして回路全体としての消費電流を低減することも可能となる。
【００１５】
本出願の第２の発明は、２以上の増幅用ＦＥＴが従属接続されゲート端子に所定のレベルのバイアス電圧が印加された増幅用ＦＥＴの電源電圧を制御することで出力電力を制御するように構成された高周波電力増幅回路（ＲＦパワーモジュール）において、最終段の増幅用ＦＥＴのドレイン側には電源電圧制御用トランジスタを設ける一方、前段の増幅用ＦＥＴはデュアルゲートのＦＥＴで構成もしくはドレイン側に直列形態の第２ＦＥＴを設けて、上記電源電圧制御用トランジスタおよび第２ＦＥＴを出力レベル指示信号で制御して各段の増幅用ＦＥＴのドレイン電圧を独立に制御可能にし、要求出力レベルが比較的低い段階で前段の増幅用ＦＥＴが飽和状態になるように制御させるようにしたものである。
【００１６】
これにより、要求出力レベルが低い領域では最終段の増幅用ＦＥＴに流れる電流を小さくすることができるとともに要求出力レベルが高い領域では最終段の増幅用ＦＥＴに充分に大きな電流を流すことができ、その結果、要求出力レベルが低い領域における電力効率が良好であるとともに要求出力レベルが高い領域において出力電力が不足することがない高周波電力増幅回路が得られる。
【００１７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図１は、本発明に係る高周波電力増幅回路の第１の実施例の概略構成を示す。本実施例の高周波電力増幅回路は、特に制限されるものでないが、複数の半導体チップと容量などのディスクリート部品がセラミック基板のような絶縁基板上に実装されたモジュールとして構成されている。
【００１８】
図１の実施例の高周波電力増幅回路（ＲＦパワーモジュール）は、３段の増幅段２１１、２１２、２１３からなるパワーアンプ部２１０と、該パワーアンプ部２１０の電源電圧端子に印加される電圧を制御する電源電圧制御回路２２０と、上記増幅段２１１、２１２、２１３にバイアス電圧Ｖｇ１，Ｖｇ２，Ｖｇ３を印加するバイアス回路２３０とから構成されている。バイアス回路２３０は、例えば図示しないベースバンド回路などから供給される電圧Ｖｒｅｇを所定の抵抗比で分割してＶｇ１，Ｖｇ２，Ｖｇ３を生成する抵抗分圧回路により構成することができる。
【００１９】
この実施例のパワーアンプ部２１０の各増幅段２１１、２１２、２１３は各々ＭＯＳＦＥＴもしくはＧａＡｓＭＥＳＦＥＴなどの電界効果トランジスタ（以下、単にＦＥＴと記す）Ｑ１，Ｑ２，Ｑ３で構成されている。電源電圧制御回路２２０は、電源電圧端子Ｖｄｄと１段目と２段目の増幅段２１１，２１２の各増幅用ＦＥＴ  Ｑ１，Ｑ２のドレイン端子との間に接続されたＰチャネルＭＯＳＦＥＴからなる電源電圧制御用トランジスタ２２１と、該トランジスタ２２１のゲート端子に接続されたオペアンプ（差動増幅回路）ＡＭＰ１と、電源電圧端子Ｖｄｄと３段目の増幅段２１３の増幅用ＦＥＴ  Ｑ３のドレイン端子との間に接続されたＰチャネルＭＯＳＦＥＴからなる電源電圧制御用トランジスタ２２２と、該トランジスタ２２２のゲート端子に接続されたオペアンプＡＭＰ２とからなる。
【００２０】
オペアンプＡＭＰ１とＡＭＰ２は、各々反転入力端子に図示しないベースバンド回路などから供給される出力レベルを指定する出力制御電圧としての出力レベル指定信号Ｖｒａｍｐが入力され、非反転入力端子には各々対応する電源電圧制御用トランジスタ２２１，２２２のドレイン電圧がフィードバックされている。これにより、各増幅段２１１，２１２，２１３のＦＥＴ  Ｑ１，Ｑ２，Ｑ３のドレイン端子には、出力レベル指定信号Ｖｒａｍｐと同一レベルの２次電源電圧Ｖｄｄ１，Ｖｄｄ２が電源電圧制御用トランジスタ２２１，２２２から印加される。
【００２１】
特に制限されるものでないが、各増幅段２１１，２１２，２１３のＦＥＴ  Ｑ１，Ｑ２，Ｑ３は、ＧＳＭシステムに用いられる場合には、素子サイズ（ゲート幅）が例えば１：３：９のような比率に、またＤＣＳ（Ｄｉｇｉｔａｌ  Ｃｅｌｌｕｌａｒ  Ｓｙｓｔｅｍ）システムに用いられる場合には、素子サイズ（ゲート幅）が例えば１：３：１２のような比率になるように設計される。また、各増幅段２１１，２１２，２１３のＦＥＴ  Ｑ１，Ｑ２，Ｑ３のゲート端子に印加されるバイアス電圧Ｖｇ１，Ｖｇ２，Ｖｇ３は、それぞれ１．１Ｖ，１．３Ｖ，１．６Ｖのような大きさとされる。
【００２２】
これにより、１段目と２段目の増幅用ＦＥＴ  Ｑ１，Ｑ２は出力レベル指定信号Ｖｒａｍｐが比較的小さい段階でドレイン電流が飽和するように制御され、３段目の増幅用ＦＥＴ  Ｑ３は出力レベル指定信号Ｖｒａｍｐの全範囲に亘って比較的リニアに変化するようにドレイン電流が制御される。その結果、図１０のような２次電源電圧Ｖｄｄ１が各増幅段で共通の高周波電力増幅回路では、図３に示すように、出力レベル指定信号Ｖｒａｍｐが比較的低い領域で３段目の増幅用ＦＥＴ  Ｑ３の出力電力の占める割合が大きくて電力効率が低下していたものが、本実施例の高周波電力増幅回路では、図４に示すように、出力レベル指定信号Ｖｒａｍｐが比較的低い領域で３段目の増幅用ＦＥＴ  Ｑ３の出力電力の占める割合が小さくなって電力効率が向上されるようになる。
【００２３】
本発明者等が行なったシミュレーションによると、各増幅段の出力電力が図３のような割合で制御される高周波電力増幅回路ではトータルのドレイン電流Ｉｄｄが図５に破線Ａで示すように比較的多く流れるものが、各増幅段の出力電力が図４のような割合で制御される本実施例の高周波電力増幅回路（図１）にあってはトータルのドレイン電流Ｉｄｄが図５に実線Ｃで示すように比較的少なくなる。
【００２４】
図５より、本実施例を適用することにより、出力電力Ｐｏｕｔが低い領域においては高周波電力増幅回路の消費電流を大幅に低減することができることが分かる。携帯電話機のような無線通信システムでは、基地局から遠くて出力電力Ｐｏｕｔが高い状態で送信することよりも比較的基地局に近く出力電力Ｐｏｕｔが低い状態で送信することが多いので、出力電力Ｐｏｕｔが低い領域において高周波電力増幅回路の消費電流を大幅に低減できることは非常に大きなメリットとなる。
【００２５】
なお、電源電圧制御回路２２０は、上記電源電圧制御用トランジスタ２２１，２２２とオペアンプＡＭＰ１，ＡＭＰ２とからなるものに限定されず、オペアンプを省略し出力レベル指定信号Ｖｒａｍｐが直接制御端子（ゲート端子もしくはベース端子）に印加されたＭＯＳトランジスタもしくはバイポーラ・トランジスタのみで構成しても良い。また、図１においては、１段目と２段目の増幅用ＦＥＴ  Ｑ１，Ｑ２に共通の電源電圧制御用トランジスタ２２１を設けているが、それぞれ別個の電源電圧制御用トランジスタとそれを駆動する別個のオペアンプを設けるようにしても良い。
【００２６】
さらに、オペアンプＡＭＰ１，ＡＭＰ２を使用する場合には、その出力端子と内部ノードとの間に直列の抵抗と容量とからなる位相補償回路を設けたり、電源電圧制御用トランジスタ２２１，２２２のドレインもしくはコレクタとオペアンプＡＭＰ１，ＡＭＰ２の非反転入力端子との間およびオペアンプＡＭＰ１，ＡＭＰ２の非反転入力端子と接地点の間にそれぞれ抵抗を接続し、それらの抵抗の比と出力制御電圧Ｖｒａｍｐに応じた２次電源電圧Ｖｄｄ１，Ｖｄｄ２を発生させて増幅用ＦＥＴ  Ｑ１，Ｑ２，Ｑ３のドレインに供給するように構成しても良い。
【００２７】
なお、図１においてＬ１〜Ｌ３はそれぞれ電源制御回路２２０との間のインピーダンスの整合をとるためのインダクタンス素子、ＣＤＣ１〜ＣＤＣ４は直流成分を遮断する容量素子であり、実施例の高周波電力増幅回路がＲＦパワーモジュールの場合、インダクタンスＬ１〜Ｌ３はセラミックなどの絶縁基板上に形成されたマイクロストリップ線路などから構成することができる。直流カットの容量素子ＣＤＣ１〜ＣＤＣ４はディスクリートの部品でも良いが、絶縁基板として複数の誘電体層を積層したものを用いる場合には、いずれかの誘電体層の表裏にそれぞれ対向するように形成された導電体層を電極とする容量を用いるようにしても良い。
【００２８】
次に、本発明の他の実施例を説明する。
図２は、本発明を適用した高周波電力増幅回路の第２の実施例を示す。この実施例の高周波電力増幅回路のパワーアンプ部２１０は、３段の増幅段２１１、２１２、２１３のうち１段目と２段目の増幅段２１１，２１２は、各々増幅用ＦＥＴ  Ｑ１，Ｑ２と該ＦＥＴと直列に接続されゲート端子に出力レベル指定信号Ｖｒａｍｐが印加されたＭＯＳＦＥＴ  Ｍ１，Ｍ２とから構成され、３段目の増幅段２１３は増幅用ＦＥＴ  Ｑ３のみからなる。
【００２９】
電源電圧制御回路２２０は、３段目の増幅段２１３のみ対応して設けられており、電源電圧端子Ｖｄｄと３段目の増幅段２１３の増幅用ＦＥＴ  Ｑ３のドレイン端子との間に接続されたＰチャネルＭＯＳＦＥＴからなる電源電圧制御用トランジスタ２２２と、該トランジスタ２２２のゲート端子に接続されたオペアンプＡＭＰ２とからなる。
【００３０】
各増幅段２１１，２１２，２１３のＦＥＴ  Ｑ１，Ｑ２，Ｑ３は、ＧＳＭシステムに用いられる場合には、素子サイズ（ゲート幅）が例えば１：３：９のような比率に、またＤＣＳシステムに用いられる場合には、素子サイズ（ゲート幅）が例えば１：３：１２のような比率になるように設計される。また、各増幅段２１１，２１２，２１３のＦＥＴ  Ｑ１，Ｑ２，Ｑ３のゲート端子に印加されるバイアス電圧Ｖｇ１，Ｖｇ２，Ｖｇ３は、それぞれ１．１Ｖ，１．３Ｖ，１．６Ｖのような大きさとされる。
【００３１】
これにより、この実施例では、各増幅段２１１，２１２，２１３のＦＥＴ  Ｑ１，Ｑ２，Ｑ３のドレイン電圧が、図６に示すように、出力レベル指定信号Ｖｒａｍｐに応じてほぼリニアに変化するとともに、破線で示すＦＥＴ  Ｑ１，Ｑ２のドレイン電圧の方が、実線で示すＦＥＴ  Ｑ３のドレイン電圧よりも急峻に変化するように各素子の定数が設定されている。
【００３２】
そのため、第１の実施例とほぼ同様に、１段目と２段目の増幅用ＦＥＴ  Ｑ１，Ｑ２は出力レベル指定信号Ｖｒａｍｐが比較的小さい段階でドレイン電流が飽和するように制御され、３段目の増幅用ＦＥＴ  Ｑ３は出力レベル指定信号Ｖｒａｍｐの全範囲に亘って比較的リニアに変化するようにドレイン電流が制御される。その結果、図４に示すように、出力レベル指定信号Ｖｒａｍｐが比較的小さい領域で３段目の増幅用ＦＥＴ  Ｑ３の出力電力の占める割合が小さくなって電力効率が向上されるようになる。
【００３３】
なお、この第２実施例（図２）においても、電源電圧制御回路２２０はオペアンプＡＭＰ２を省略し、出力レベル指定信号Ｖｒａｍｐが直接制御端子（ゲート端子もしくはベース端子）に印加されたＭＯＳトランジスタもしくはバイポーラ・トランジスタのみで構成しても良い。また、オペアンプＡＭＰ２を使用する場合には、その出力端子と内部ノードとの間に直列の抵抗と容量とからなる位相補償回路を設けたり、電源電圧制御用トランジスタ２２２のドレインもしくはコレクタとオペアンプＡＭＰ２の非反転入力端子との間およびオペアンプＡＭＰ２の非反転入力端子と接地点の間にそれぞれ抵抗を接続し、それらの抵抗比と出力制御電圧Ｖｒａｍｐに応じた２次電源電圧Ｖｄｄ２を発生させて増幅用ＦＥＴ  Ｑ３のドレインに供給するように構成しても良い。
【００３４】
図２の実施例では、１段目と２段目の増幅段２１１，２１２が、増幅用ＦＥＴＱ１，Ｑ２と該ＦＥＴと直列に接続されゲート端子に出力レベル指定信号Ｖｒａｍｐが印加されたＭＯＳＦＥＴ  Ｍ１，Ｍ２とから構成されているが、直列接続のＭＯＳＦＥＴ  Ｍ１，Ｍ２を設ける代わりに、増幅用ＦＥＴ  Ｑ１，Ｑ２としてデュアルゲートのＥＦＴを使用する。そして、このデュアルゲートのＥＦＴの第１ゲート（グランド側のゲート）にバイアス電圧Ｖｇ１，Ｖｇ２を印加させるとともに入力高周波信号Ｐｉｎを入力させ、第２ゲート（電源電圧側のゲート）に出力レベル指定信号Ｖｒａｍｐを印加させるようにしても良い。なお、ここでデュアルゲートのＦＥＴとは、１つのチャネル領域に対応して２つのゲート電極が、ドレイン領域とソース領域との間にチャネル方向に沿って並んで設けられている電界効果トランジスタのことである。
【００３５】
さらに、図２の実施例の高周波電力増幅回路も１つの半導体集積回路もしくはモジュールとして構成することができる。モジュールとして構成する場合、例えば１段目と２段目の増幅段２１１，２１２のＦＥＴ  Ｑ１，Ｑ２および該ＦＥＴと直列に接続されたＭＯＳＦＥＴ  Ｍ１，Ｍ２と、電源電圧制御回路２２０を構成するオペアンプＡＭＰ２と、バイアス回路２３０とを１つの半導体集積回路として形成し、３段目の増幅段２１３のＦＥＴ  Ｑ３とそのドレイン側の電源電圧制御用トランジスタ２２２は比較的大きな電流が流れるのでディスクリートのトランジスタ素子を用いて構成するのが良い。
【００３６】
また、インダクタンスＬ１〜Ｌ３はセラミックなどの絶縁基板上に形成されたマイクロストリップ線路で構成し、直流カットの容量素子ＣＤＣ１，ＣＤＣ２はディスクリートの部品もしくは積層型絶縁基板の誘電体層の表裏にそれぞれ対向するように形成された導電体層を電極とする容量で構成することができる。
【００３７】
さらに、パワーアンプ部２１０を２つ用意してＧＳＭの送信信号とＤＣＳの送信信号の両方を増幅して出力できるようなＲＦパワーモジュールを提供する場合には、電源電圧制御回路２２０とバイアス回路２３０を、それぞれＧＳＭとＤＣＳの２つのパワーアンプ部２１０に対して共通の回路として構成するようにしてもよい。図７にそのような構成の例を示す。
【００３８】
図７において、２１０ａはＤＣＳの送信信号を増幅するパワーアンプ部、２１０ｂはＧＳＭの送信信号を増幅するパワーアンプ部である。２つのパワーアンプ部２１０ａ，２１０ｂに対して、バイアス回路２３０が共通の回路として設けられている。ただし、ＧＳＭとＤＣＳとでは最大出力電力が異なるので、パワーアンプ部２１０ａの各増幅段２１１〜２１３に対するゲートバイアス電圧Ｖｇ１〜Ｖｇ３と、パワーアンプ部２１０ｂの各増幅段２１１’〜２１３’に対するゲートバイアス電圧Ｖｇ１’〜Ｖｇ３’は同一ではなく、それぞれのバンドの信号を所望の出力電力まで増幅するのに適した電圧にするようにしても良い。
【００３９】
図７には、図示の都合で、３段目の増幅段２１３，２１３’に対する電源電圧Ｖｄｄ２を供給する電源電圧制御用トランジスタ２２２とそれを駆動するアンプＡＭＰ２のみを示したが、前記第１の実施例を適用する場合には、１段目と２段目の増幅段２１１，２１１’，２１２，２１２’に対する電源電圧Ｖｄｄ１を供給する電源電圧制御用トランジスタ２２１とそれを駆動するアンプＡＭＰ１も同様に共通の回路として設けるようにしても良い。
【００４０】
また、図７の実施例のモジュールの場合、２つのパワーアンプ部２１０ａ，２１０ｂとバイアス回路２３０と電源電圧制御回路２２０を１つの半導体集積回路として形成しても良いが、バイアス回路２３０と電源電圧制御回路２２０のうちオペアンプＡＭＰ２と２つのパワーアンプ部２１０ａ，２１０ｂのうち１段目と２段目の増幅用ＦＥＴ  Ｑ１，Ｑ２および該ＦＥＴと直列に接続されたＭＯＳＦＥＴ  Ｍ１，Ｍ２とを１つの半導体集積回路として形成し、２つの３段目ＦＥＴＱ３およびＱ１，Ｑ２に共通の電源電圧制御用トランジスタ２２２は、それぞれ独立のディスクリート部品を用いるようにしてもよい。
【００４１】
図８は、前記実施例の高周波電力増幅回路を使用したＧＳＭとＤＣＳの２つの方式による送受信が可能な携帯電話機システムの一構成例を示す。
図８において、ＡＮＴは信号電波の送受信用アンテナ、１００はフロントエンド・モジュール、２００は上記実施例のＲＦパワーモジュール、３００は音声信号をベースバンド信号に変換したり受信信号を音声信号に変換したりバンド切替え信号を生成したりするベースバンドＬＳＩ、４００は受信信号をダウンコンバートして復調しベースバンド信号を生成したり送信信号を変調したりする変復調用ＩＣ、ＴＸＶＣＯは送信用発振器、ＬＰＦは送信側のループフィルタ、ＦＬＴ１，ＦＬＴ２はＧＳＭとＤＣＳの受信信号からそれぞれノイズや妨害波を除去するフィルタ、ＲＦＶＣＯは送受信に共通の発振信号を生成する高周波発振器である。
【００４２】
フロントエンド・モジュール１００は、ＲＦパワーモジュール２００から出力されるＧＳＭとＤＣＳの送信信号からそれぞれ高調波成分を除去するロウパスフィルタＬＰＦ１，ＬＰＦ２や送受信切替え用スイッチＳＷなどからなる。図示しないが、フロントエンド・モジュール１００には、ＲＦパワーモジュール２００の送信出力端子に接続されてアンテナ端との間のインピーダンスの整合を行なうインピーダンス整合回路も設けられる。
【００４３】
ベースバンドＬＳＩ３００は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）やマイクロプロセッサ、メモリなど内蔵したＬＳＩで構成することができる。この実施例の携帯電話システムでは、ＲＦパワーモジュール２００に対する出力レベル指定信号Ｖｒａｍｐ、バイアス制御電圧Ｖｒｅｇ、ＧＳＭかＤＣＳかを示すバンド指定信号ＢＡＮＤ、送信制御信号ＴｘｏｎはベースバンドＬＳＩ３００から供給されるように構成されている。
【００４４】
変復調用ＩＣ４００は、中間周波数の発振信号を生成するＩＦＶＣＯ４１０と、該ＩＦＶＣＯ４１０から供給される互いに位相が９０°ずれた発振信号とベースバンドＬＳＩ３００から供給される送信用Ｉ，Ｑ信号とを合成して直交変調を行なう変調回路４２０と、該変調回路４２０からの信号と送信用発振器ＴＸＶＣＯの出力信号との位相差を検出し位相を制御する位相制御回路４３０と、ＩＦＶＣＯ４１０と共にＰＬＬ回路を構成するＩＦシンセサイザ４４０と、ＲＦＶＣＯと共にＰＬＬ回路を構成するＲＦシンセサイザ４５０と、受信信号とＲＦＶＣＯからの高周波信号とを合成してダウンコンバートを行なうと共にダウンコンバートされた受信信号とＩＦＶＣＯ４１０からの発振信号とを合成して直交復調を行なう復調回路４６０と、復調されたＩ，Ｑ信号を所定のレベルに増幅してベースバンドＬＳＩへ送る高利得増幅回路（ＰＧＡ）４７０と、ＶＣＯの起動や停止、発振周波数のばらつきの補正などの制御を行なうＶＣＯ制御回路４８０などから構成される。
【００４５】
図８のシステムでは出力レベル指定信号ＶｒａｍｐがベースバンドＬＳＩ３００からＲＦパワーモジュール２００に供給されるようにされているが、出力レベル指定信号Ｖｒａｍｐを変復調用ＩＣ４００からＲＦパワーモジュール２００に供給するようにシステムを構成することも可能である。また、ベースバンドＬＳＩ３００と変復調用ＩＣ４００とを１つの半導体集積回路とすることも可能である。
【００４６】
図９は、前記実施例のＲＦパワーモジュールを、音声信号の通信をＧＭＳＫ（Ｇａｕｓｓｉａｎ  Ｍｉｎｉｍｕｍ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ  ）変調で行ない、データ通信を３π／８ｒｏｔａｔｉｎｇ８−ＰＳＫ（Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調で行なうデュアルモードの通信機能を備えたＥＤＧＥ（Ｅｎｈａｎｃｅｄ  Ｄａｔａ  Ｒａｔｅｓ  ｆｏｒ  ＧＭＳ  Ｅｖｏｌｕｔｉｏｎ）方式の通信が可能にされた携帯電話機システムに適用した場合のシステム構成例を示す。このシステムは、送信信号を位相成分と振幅成分に分け、それぞれに対応して位相制御ループと振幅制御ループを設けて制御を行なうポーラループと呼ばれる方式を適用したシステムである。
【００４７】
図９において、ＡＮＴは信号電波の送受信用アンテナ、１００は送信信号から高調波成分を除去するロウパスフィルタや送受信切替え用スイッチなどからなるフロントエンド・モジュール、２００は上記実施例のＲＦパワーモジュール、３００は音声信号をベースバンド信号に変換したり受信信号を音声信号に変換したりバンド切替え信号を生成したりするベースバンドＬＳＩ、４００は受信信号をダウンコンバートして復調しベースバンド信号を生成したり送信信号を変調したりする変復調用ＩＣ、ＣＰＬはパワーアンプ２１０の出力信号を検出するカップラである。
【００４８】
変復調用ＩＣ４００は、中間周波数の発振信号を生成するＩＦＶＣＯ４１０と、該ＩＦＶＣＯ４１０から供給される互いに位相が９０°ずれた発振信号とベースバンドＬＳＩ３００から供給される送信用Ｉ，Ｑ信号とを合成して直交変調を行なう変調回路４２０と、カップラにより検出された信号とＲＦＶＣＯからの信号とを合成してダウンコンバートを行なうミキサ４９１と、該ミキサ４９１でダウンコンバートされた信号と上記変調回路４２０からの信号との位相差を検出する位相検出回路４３０と、ミキサ４９１でダウンコンバートされた信号と上記変調回路４２０からの信号の振幅差を検出する振幅検出回路４９２と、位相検出回路４３０の出力を積分する位相ループフィルタ４９３と、該フィルタ４９３の出力に応じた周波数で発振する送信用発振器（ＴＸＶＣＯ）４９４と、振幅検出回路４９２の出力を積分する振幅ループフィルタ４９５と、ベースバンドＬＳＩ３００からの出力レベル指示信号ＶＲＡＭＰに応じたゲインによりループフィルタ４９５の出力を増幅する可変利得アンプ４９６などから構成される。
【００４９】
そして、この可変利得アンプ４９６の出力が前記実施例のパワーモジュール２００内の電源電圧制御回路２２０に電圧制御信号Ｖｒａｍｐとして供給されるようにされている。なお、図９には示されていないが、変復調用ＩＣ４００内には、受信信号とＲＦＶＣＯからの発振信号とを合成してダウンコンバートを行なうミキサやダウンコンバートされた受信信号Ｒｘを所定のレベルの信号に増幅してベースバンドＬＳＩ３００へ送る高利得増幅回路（ＰＧＡ）などの受信系回路も設けられる。
【００５０】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、電源電圧制御用トランジスタ２２１，２２２としてＰチャネルＭＯＳＦＥＴが用いられているが、ＰチャネルＭＯＳＦＥＴの代わりにＰＮＰバイポーラ・トランジスタを用いるように構成しても良い。その場合、上記ＰＮＰトランジスタは、飽和状態でのコレクタ・エミッタ間電圧Ｖｃｅの値（Ｖｓａｔ）が小さいトランジスタにより構成するのが望ましい。これにより、そのコレクタ電圧（２次電源電圧Ｖｄｄ１，Ｖｄｄ２）を１次電源電圧Ｖｄｄに近いレベルまで制御することができる。
【００５１】
また、前記実施例の高周波電力増幅回路では、増幅用トランジスタが３段接続されているが、２段構成あるいは４段以上であっても良い。また、前記実施例では、最終段の増幅用トランジスタＱ３がバイアス回路と別のチップで構成されていると説明したが、他の増幅用トランジスタＱ１，Ｑ２と同様にバイアス回路と同一のチップ上に形成されていても良い。
【００５２】
さらに、前記実施例（図８）では、ＧＳＭ方式とＤＣＳ方式の２つの方式の通信が可能な高周波電力増幅回路について説明したが、上記２つの方式の他に、例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍ）の信号を扱えるトリプルバンド方式の高周波電力増幅回路に適用することができる。そして、その場合、ＤＣＳとＰＣＳは比較的周波数帯が近いので、ＰＣＳの信号をＤＣＳの信号と同一の入力端子から入出力し、共通の高周波電力増幅回路で増幅して共通の出力端子から出力させるように構成しても良い。
【００５３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
すなわち、本発明に従うと、要求出力レベルが低い領域で消費電流が少なく電力効率が良好であるとともに要求出力レベルが高い領域で出力電力が不足することがない高周波電力増幅回路が得られる。しかも、カップラが不要となるため、実装密度が高く電力損失も少ない高周波電力増幅回路が得られる。その結果、この高周波電力増幅回路を使用した携帯電話機等の無線通信システムにおける１回のバッテリ充電による通話可能時間および最大待受け時間を長くすることができるという効果がある。
【図面の簡単な説明】
【図１】本発明に係る高周波電力増幅回路の第１の実施例を示す回路構成図である。
【図２】本発明に係る高周波電力増幅回路の第２の実施例を示す回路構成図である。
【図３】本発明に先立って検討した電源電圧制御方式の高周波電力増幅回路における出力制御電圧Ｖｒａｍｐと出力電力Ｐｏｕｔとの関係を示すグラフである。
【図４】実施例の高周波電力増幅回路における出力制御電圧Ｖｒａｍｐと出力電力Ｐｏｕｔとの関係を示すグラフである。
【図５】実施例の高周波電力増幅回路における出力電力Ｐｏｕｔと消費電流Ｉｄｄとの関係を示すグラフである。
【図６】第２の実施例の高周波電力増幅回路における出力制御電圧Ｖｒａｍｐと各増幅段のＥＦＴのドレイン電圧との関係を示すグラフである。
【図７】ＧＳＭとＤＣＳの２つの方式による送信信号の電力増幅が可能な高周波電力増幅回路の実施例を示す回路構成図である。
【図８】図８の実施例の高周波電力増幅回路を使用したＧＳＭとＤＣＳの２つの方式による送受信が可能な携帯電話機システムの構成例を示すブロック図である。
【図９】実施例の高周波電力増幅回路を使用したＥＤＧＥ方式による送受信が可能な携帯電話機システムの構成例を示すブロック図である。
【図１０】本発明に先立って検討した電源電圧制御方式の高周波電力増幅回路の一例を示す回路構成図である。
【図１１】本発明に先立って検討した電源電圧制御方式の高周波電力増幅回路およびゲートバイアス制御方式の高周波電力増幅回路における出力電力Ｐｏｕｔと消費電流Ｉｄｄとの関係を示すグラフである。
【符号の説明】
１００  フロントエンドモジュール
２００  高周波電力増幅回路（パワーモジュール）
２１０  パワーアンプ部
２１１〜２１３  増幅段
２２０  電源電圧制御回路
２３０  バイアス回路
１００  フロントエンドモジュール
３００  ベースバンドＬＳＩ
４００  変復調用ＩＣ
４７０  高利得増幅部
４９３，４９５  ループフィルタ
４９４  送信用発振器
４９６  可変利得アンプ
【図１】
2005020476.tif 000003
【図２】
2005020476.tif 000004
【図３】
2005020476.tif 000005
【図４】
2005020476.tif 000006
【図５】
2005020476.tif 000007
【図６】
2005020476.tif 000008
【図７】
2005020476.tif 000009
【図８】
2005020476.tif 000010
【図９】
2005020476.tif 000011
【図１０】
2005020476.tif 000012
【図１１】
2005020476.tif 000013