(57)【要約】【課題】安定な動作特性を有する液晶表示装置の駆動回路を提供する。【解決手段】Ｎ−１番目回路の出力端子とＶｓｓ端子間に直列連結された第１、第２トランジスタ、クロック信号で作動しドレインにクロック信号の反転信号が印加されソースはＮ番目のゲートラインに連結される第３トランジスタ、ドレインが第３トランジスタのソースに連結されソースはＶｓｓ端子に連結される第４トランジスタ、ＶＤＤ端子とＶｓｓ端子間に直列連結された第５、第６トランジスタ、Ｎ＋１番目回路の出力信号で作動しドレインとソースが第２トランジスタのドレインとソースに各々連結される第７トランジスタ、Ｎ＋１番目回路の出力信号で作動し、ドレインとソースが第５トランジスタのドレインとソースに各々連結された第８トランジスタ、第３トランジスタのゲート前段に形成された第１キャパシタ、第６トランジスタのゲートとドレイン間に形成された第２キャパシタを有する。【選択図】図５
2005196158.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ−１番目回路の出力端子とＶｓｓ端子との間にシリアル（ｓｅｒｉａｌ）に連結された第１、第２トランジスタと、
クロック信号（ＣＬＫ）により作動し、ドレインには前記クロック信号の反転信号（ＣＬＫＢ）が印加され、ソースはＮ番目のゲートラインに連結される第３トランジスタと、
ドレインが前記第３トランジスタのソースに連結され、ソースは前記Ｖｓｓ端子に連結される第４トランジスタと、
ＶＤＤ端子と前記Ｖｓｓ端子との間にシリアルに連結された第５、第６トランジスタと、
Ｎ＋１番目回路の出力信号により作動し、ドレインとソースとが各々前記第２トランジスタのドレインとソースとに各々連結される第７トランジスタと、
Ｎ＋１番目回路の出力信号により作動し、ドレインとソースとが各々前記第５トランジスタのドレインとソースとに各々連結された第８トランジスタと、
前記第３トランジスタのゲートの前段に形成された第１キャパシタと、
前記第６トランジスタのゲートとドレインとの間に形成された第２キャパシタとを有してなることを特徴とする液晶表示装置の駆動回路。
【請求項２】
前記第１及び第６トランジスタは前記Ｎ−１番目回路の出力信号に従って作動状態が決定され、前記第７及び第８トランジスタはＮ＋１番目回路の出力信号に従って作動状態が決定され、前記第３トランジスタはクロック信号に従って作動状態が決定され、前記第２及び第４トランジスタは前記第６トランジスタのドレイン電圧に従って作動状態が決定され、前記第５トランジスタはＶＤＤ電圧に従って作動状態が決定されることを特徴とする請求項１記載の液晶表示装置の駆動回路。
【請求項３】
前記ＶＤＤ電圧は、前記第２、第４、第５トランジスタのしきい電圧（Ｖｔｈ）より大きいゲート−ソース電圧（Ｖｇｓ）が印加可能な電圧範囲を有することを特徴とする請求項２記載の液晶表示装置の駆動回路。
【請求項４】
前記第７トランジスタは、Ｎ＋１番目回路の出力信号により作動するリセット用トランジスタであり、前記第８トランジスタは、前記Ｎ＋１番目回路の出力信号により作動するＶＤＤ電圧伝達用トランジスタであることを特徴とする請求項１記載の液晶表示装置の駆動回路。
【請求項５】
前記第１キャパシタは、Ｎ番目のゲートラインに出力される信号のオフ特性を安定化させるためのものであり、前記第２キャパシタは、第６トランジスタのドレイン電圧のレベルを安定化させるためのものであることを特徴とする請求項１記載の液晶表示装置の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置駆動回路に関するものであり、特に出力信号のオフレベル安定化及びＤＣ電圧ストレスに基づいた素子特性変化を改善して回路の動作特性を大幅改善させることのできる液晶表示装置の駆動回路に関する。
【背景技術】
【０００２】
一般に、ディスプレイ装置中の１つであるＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）はテレビションを始めとして各種計測機器、情報端末機等のモニターに主に用いられて来たが、ＣＲＴ自身の重量と大きさにより電子製品のコンパクト化、軽量化の要求に十分満足する対応をできなくなりつつある。
ここで、ＣＲＴを代替するための、軽薄、短小化の長所を有している種々の液晶表示装置が活発に開発されて来て、近年には平板型表示装置としての役目を十分遂行することができる程度に開発され、その需要が格段に増加してきている傾向にある。
【０００３】
このような液晶表示装置は図１に示すように、複数のゲートラインとデータラインとが交叉に配置され、各ゲートラインとデータラインとが交叉する部位に薄膜トランジスタが配置されて画像をディスプレイする液晶パネル１１と、液晶パネル１１のデータラインを駆動するための駆動電圧を印加するソースドライバＩＣ１３と、液晶パネル１１のゲートラインを駆動するための駆動電圧を印加するゲートドライバＩＣ１５とからなる。
【０００４】
そして、図示してはいないが、ソースドライバＩＣ１３及びゲートドライバＩＣ１５に各種コントロール信号を提供する周辺回路を含むが、この周辺回路にはＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ：低電圧差動伝送）部、タイミングコントローラー等がある。
このような液晶表示装置中、ａ−Ｓｉ（ａｍｏｒｐｈｏｕｓ−Ｓｉｌｉｃｏｎ）  ＡＭＬＣＤ（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）は駆動回路集積技術において、ポリシリコンと比較して低移動度、比較的高いしきい電圧と寄生容量にもかかわらず、費用低減、コンパクト化、重量低減等の長所を有しているので、その技術は多く研究されてきており、新たなデザイン技術及び工程により駆動回路のアクティブマトリックスをａ−Ｓｉ  ＴＦＴのみにより構成することが可能となった。
【０００５】
一般に、ゲートライン駆動電圧はゲートドライバＩＣから出力されるが、ゲートドライバＩＣの内部にはシフトレジスタ、レベルシフト、バッファからなる。しかし、ａ−Ｓｉロウドライバ（Ｒｏｗ  Ｄｒｉｖｅｒ）は全ての機能をシフトレジスタのみで集積しなければならない。
一般的に知られたａ−Ｓｉロウドライバ（Ｒｏｗ  Ｄｒｉｖｅｒ）のシフトレジスタは、４〜６個のトランジスタからなっており、その大きさは各々相互に異なるように設計されなければならない（例えば、特許文献１参照）。
【０００６】
以下、添付の図面を参照して、従来の技術に係る液晶表示装置の駆動回路を説明すると次の通りである。
図２は、従来技術に係る液晶表示装置の駆動回路を示すものであって、６つのトランジスタからなるシフトレジスタの回路構成図であり、図３は、図２に係る回路の作動タイミング図である。
先ず、従来の液晶表示装置の駆動回路は、６つの薄膜トランジスタ（Ｔｐ、Ｔｄ、Ｔｓ、Ｔｒ、Ｔｌ、Ｔｚ）からなるが、このような液晶表示装置の駆動回路は、先ず、Ｔ０では入力がハイレベルであるので、ノードＰ２がハイ（ｈｉｇｈ）となり、それによって薄膜トランジスタＴｚはターンオン（ｔｕｒｎ−ｏｎ）される。その時、出力側のＡ点はＶｓｓによりローレベル（Ｌｏｗ  ｌｅｖｅｌ）にバイアス（Ｂｉａｓ）される。
【０００７】
その際、入力信号（Ｖｉ）とクロック信号（φ２）がハイレベルであれば、薄膜トランジスタＴｐ、Ｔｒ、Ｔｓは、同時にターンオンされ、その時、ノードＰ１はポジティブ（Ｐｏｓｉｔｉｖｅ）となり、電圧はＶｄｄからＴｐのしきい電圧を引いた電圧となる。
一方、ノードＰ２は、薄膜トランジスタＴｒの強いターンオンによりローレベル（Ｌｏｗ  ｌｅｖｅｌ）となる。参考までに、薄膜トランジスタＴｒは、Ｔｓの約１０倍程度の大きさを有する。
ノードＰ２がローレベルとなることにより、Ｔｚはターンオフ（ｔｕｒｎ−ｏｆｆ）されるが、出力は依然としてローレベルを維持する。これは、入力信号φ１がローレベルであるためである。
【０００８】
一方、クロック信号（φ１）がハイレベルとなると、Ｔｌはプリチャージド−ハイ（Ｐｒｅｃｈａｒｇｅｄ  ｈｉｇｈ）となり、ノードＰ１の電圧は（Ｖｄｄ−Ｖｔｈ）＋φ１スイング（Ｓｗｉｎｇ）の約９０％程度となる。この時、出力（Ｖｏ）は、クロック信号φ１のパルスを従うことになるので、ターンオンとなり、ハイレベル電圧を次段回路に入力、印加するシフトレジスタの機能が遂行される。
また、クロック信号（φ２）がハイレベルとなると、ノードＰ２はハイレベルとなり、薄膜トランジスタＴｚがターンオンされ、それにより出力側のＡ点はローレベルとなる。
【０００９】
又、図４は、従来の別の実施の形態に係る液晶表示装置の駆動回路を示す図面であって、図２は、６つの薄膜トランジスタからなり、図４は、４つの薄膜トランジスタと２つのキャパシタ（Ｃ１、Ｃ２）からなる。
図４に示すような液晶表示装置の駆動回路は、その動作原理が上述の６つの薄膜トランジスタからなる回路と類似し、リセット信号が次段の出力信号を受け取って作動することに差がある。
【００１０】
しかし、上記のような従来の液晶表示装置の駆動回路は次のような問題がある。
第１に、６つの薄膜トランジスタからなる場合、リセット用薄膜トランジスタであるＴｄ、Ｔｚは、続けて印加されるクロック信号をゲート電圧に使用するので、クロック信号のハイレベル電圧を連続に受けることによりＤＣストレスを受ける、これは、長時間駆動時、薄膜トランジスタの特性変化（しきい電圧の変化）を引き起こして回路動作の不良原因として作用することになる。
【００１１】
また、４つの薄膜トランジスタと２つのキャパシタからなる場合、薄膜トランジスタＴ４が次段の出力信号によりリセット機能を実行するが、１スキャン時間の間のみにオン（Ｏｎ）状態となり、残りのフレーム期間の間にはフローティング（Ｆｌｏａｔｉｎｇ）状態となる。これは、データラインを通じて印加される画像信号の電圧によりキャパシタカップリング（ｃａｐａｃｉｔｉｖｅ  ｃｏｕｐｌｉｎｇ）を生じて所定の時間の間、一定電圧を維持しなければならないＶｇｏｆｆ特性を有することができなくて、画像信号の電位だけ変動する変動（Ｆｌｕｃｔｕａｔｉｏｎ）現象を引き起すことになる。このような現象は、パネル駆動がライン反転（Ｌｉｎｅ  ｉｎｖｅｒｓｉｏｎ）駆動である場合、画面フリッカ（Ｆｌｉｃｋｅｒ）現象を引き起こして画面の品位を格段に落とすという問題があった。
【００１２】
【特許文献１】特開平０９−２３７０７０公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
そこで、本発明は上記従来の液晶表示装置の駆動回路における問題点に鑑みてなされたものであって、本発明の目的は、４つの薄膜トランジスタと２つのキャパシタとからなる駆動回路のＶｇｏｆｆ特性を改善し、６つの薄膜トランジスタからなる駆動回路が有しているＤＣストレスによる薄膜トランジスタの特性変化を最小化して安定な動作特性を有する液晶表示装置の駆動回路を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するためになされた本発明による液晶表示装置の駆動回路は、Ｎ−１番目回路の出力端子とＶｓｓ端子との間にシリアル（ｓｅｒｉａｌ）に連結された第１、第２トランジスタと、クロック信号（ＣＬＫ）により作動し、ドレインには前記クロック信号の反転信号（ＣＬＫＢ）が印加され、ソースはＮ番目のゲートラインに連結される第３トランジスタと、ドレインが前記第３トランジスタのソースに連結され、ソースは前記Ｖｓｓ端子に連結される第４トランジスタと、ＶＤＤ端子と前記Ｖｓｓ端子との間にシリアルに連結された第５、第６トランジスタと、Ｎ＋１番目回路の出力信号により作動し、ドレインとソースとが各々前記第２トランジスタのドレインとソースとに各々連結される第７トランジスタと、Ｎ＋１番目回路の出力信号により作動し、ドレインとソースとが各々前記第５トランジスタのドレインとソースとに各々連結された第８トランジスタと、前記第３トランジスタのゲートの前段に形成された第１キャパシタと、前記第６トランジスタのゲートとドレインとの間に形成された第２キャパシタとを有してなることを特徴とする。
【００１５】
前記第１及び第６トランジスタは前記Ｎ−１番目回路の出力信号に従って作動状態が決定され、前記第７及び第８トランジスタはＮ＋１番目回路の出力信号に従って作動状態が決定され、前記第３トランジスタはクロック信号に従って作動状態が決定され、前記第２及び第４トランジスタは前記第６トランジスタのドレイン電圧に従って作動状態が決定され、前記第５トランジスタはＶＤＤ電圧に従って作動状態が決定されることを特徴とする。
前記ＶＤＤ電圧は、前記第２、第４、第５トランジスタのしきい電圧（Ｖｔｈ）より大きいゲート−ソース電圧（Ｖｇｓ）が印加可能な電圧範囲を有することを特徴とする。
前記第７トランジスタは、Ｎ＋１番目回路の出力信号により作動するリセット用トランジスタであり、前記第８トランジスタは、前記Ｎ＋１番目回路の出力信号により作動するＶＤＤ電圧伝達用トランジスタであることを特徴とする。
前記第１キャパシタは、Ｎ番目のゲートラインに出力される信号のオフ特性を安定化させるためのものであり、前記第２キャパシタは、第６トランジスタのドレイン電圧のレベルを安定化させるためのものであることを特徴とする。
【発明の効果】
【００１６】
本発明に係る液晶表示装置の駆動回路によれば、従来の４つの薄膜トランジスタと２つのキャパシタとからなる液晶表示装置の駆動回路が有する問題であるオフ電圧の不安定化に基づいた画面フリッカ現象と、６つの薄膜トランジスタとからなる液晶表示装置の駆動回路が有する問題であるリセットトランジスタの連続するＤＣ電圧ストレスに基づいた薄膜トランジスタの特性変動の誘発による回路動作不良の問題を同時に改善して安定なシフトレジスタ回路を具現することができるという効果がある。
【発明を実施するための最良の形態】
【００１７】
次に、本発明に係る液晶表示装置の駆動回路を実施するための最良の形態の具体例を図面を参照しながら説明する。
図５は、本発明に係る液晶表示装置の駆動回路を示すものである。
本発明に係る液晶表示装置の駆動回路は図５に示すように、８個の薄膜トランジスタ（Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、Ｔ８）と２つのキャパシタ（Ｃ１、Ｃ２）とからなる。
即ち、図５に示すように、第１トランジスタ（Ｔ１）のゲート端子とドレイン端子はＮ−１番目のゲートラインに共通に連結され、第１トランジスタ（Ｔ１）のソース端子とＶｓｓ端子との間には第２トランジスタ（Ｔ２）が連結され、クロック信号（ＣＬＫ）により作動する第３トランジスタ（Ｔ３）のソース端子がＶｓｓ端子に連結された第４トランジスタ（Ｔ４）とシリアルに連結される。ここで、第３トランジスタ（Ｔ３）のソース端子と第４トランジスタ（Ｔ４）のドレイン端子のコンタクト点は出力段（Ｎ）となり、出力段（Ｎ）を通じて出力される電圧はＮ番目のゲートラインに印加され、第３トランジスタ（Ｔ３）のドレイン端子にはクロック信号の反転信号（ＣＬＫＢ）が印加される。
【００１８】
一方、ＶＤＤ端子とＶｓｓ端子との間には第５トランジスタ（Ｔ５）と第６トランジスタ（Ｔ６）とがシリアルに連結され、リセット信号により作動状態が決定される第７トランジスタ（Ｔ７）が第２トランジスタ（Ｔ２）と互いにパラレルに連結構成する。
また、リセット信号により作動状態が決定される第８トランジスタ（Ｔ８）のドレイン端子にはＶＤＤ電圧が印加され、第８トランジスタ（Ｔ８）のドレイン端子と第５トランジスタ（Ｔ５）のゲート端子とには共通にＶＤＤ電圧が印加されるように連結される。
【００１９】
一方、第３トランジスタ（Ｔ３）のゲート端子の前段には第１キャパシタ（Ｃ１）が連結されるが、第１キャパシタ（Ｃ１）の一側電極にはクロック信号が印加され、他側電極は第３トランジスタ（Ｔ３）のゲート端子と連結される。
第２トランジスタ（Ｔ２）のゲート端子は第６トランジスタ（Ｔ６）のドレイン端子と第４トランジスタ（Ｔ４）のゲート端子に共通に連結され、第６トランジスタ（Ｔ６）のドレイン端子には第２キャパシタ（Ｃ２）の一側電極が連結され、第２キャパシタ（Ｃ２）の他側電極は、第１トランジスタ（Ｔ１）のドレイン端子と第６トランジスタ（Ｔ６）のゲート端子に共通に連結される。
【００２０】
上記のように構成された本発明の液晶表示装置の駆動回路の動作を説明すると次の通りである。
図５に示すように、本発明に係る液晶表示装置の駆動回路は８個の薄膜トランジスタと２つのキャパシタとからなり、各薄膜トランジスタのサイズは相違するのみならず、その機能も相違している。
ここで、回路動作を順に従って見ると、先ず、Ｎ−１番目回路（図示していない）の出力信号が第１トランジスタ（Ｔ１）のドレイン端子を通じて入力される。
第１トランジスタ（Ｔ１）を通じてＮ−１番目回路の出力信号（本駆動回路であるＮ番目回路を基準として見ると、入力信号となる）が入力されると、クロック信号（ＣＬＫ）も入力信号に同期して入力される。
【００２１】
その際、入力信号がハイレベル信号であれば、第１トランジスタ（Ｔ１）と第６トランジスタ（Ｔ６）はターンオンされ、ノードＰ点はポジティブレベルとなり、電圧はＶＤＤ電圧から第１トランジスタ（Ｔ１）のしきい電圧を引いただけの電位となる。その際、第５トランジスタ（Ｔ５）を通じてはＶＤＤのＤＣ電圧は約Ｖｓｓ電圧より数Ｖ程度高い電圧が連続して印加されると同時に、ノードＸ点は第６トランジスタ（Ｔ６）の強いターンオンによりローレベルとなる。参考までに、第６トランジスタ（Ｔ６）は第５トランジスタ（Ｔ５）の約１０倍以上のサイズである。
【００２２】
ノードＸ点のレベルがローレベルであるので、第４トランジスタ（Ｔ４）がオフ状態であるが、出力Ｎ（Ｏｕｔｐｕｔ）は依然としてローレベルを維持する。その理由は、クロック信号の反転信号ＣＬＫＢがローレベルであるためである。
一方、Ｎ＋１番目回路の出力信号がリセット信号として、第７トランジスタ（Ｔ７）と第８トランジスタ（Ｔ８）に印加されると、第２トランジスタ（Ｔ２）と共にノードＰ点の減衰（Ｄｅｃａｙ）が引き起こされる。この時、第８トランジスタ（Ｔ８）は第５トランジスタ（Ｔ５）のターンオン電圧が従来と比べて低いので、リセット機能を改善強化するためのものとして配置される。
ここで、第２キャパシタ（Ｃ２）のキャパシタンスは、ノードＸ点における電位レベルが安定するように機能するように決定される、そして、第１キャパシタ（Ｃ１）のキャパシタンスは出力信号（Ｏｕｔｐｕｔ）のオフレベル特性が安定するように機能するように決定される。
【００２３】
このように、本発明に係る液晶表示装置の駆動回路は、Ｖｓｓ電圧より数Ｖ程度高い電圧が連続して印加されるＶＤＤ信号により第４トランジスタ（Ｔ４）のＶｇｓは従来に比べて低い電圧で駆動される。
上述のような回路の構成を参照すると、Ｎ−１番目の回路の出力信号（即ち、本回路の立場では入力信号）は第１トランジスタ（Ｔ１）のゲート端子とドレイン端子とに同時に入力され、第１トランジスタ（Ｔ１）はダイオードとしての機能を有し、また第６トランジスタ（Ｔ６）のゲート端子にも入力される。
【００２４】
第１トランジスタ（Ｔ１）のソース端子はリセット用トランジスタである第２トランジスタ（Ｔ２）のドレイン端子と、駆動用トランジスタである第３トランジスタ（Ｔ３）のゲート端子に共通に連結され、さらに、第２トランジスタ（Ｔ２）、第４トランジスタ（Ｔ４）及び第６トランジスタ（Ｔ６）のソース端子はＶｓｓ端子に共通に連結される。
クロック信号の反転信号であるＣＬＫＢ信号は駆動用トランジスタである第３トランジスタ（Ｔ３）のドレイン端子に印加され、第３トランジスタ（Ｔ３）のソース電極は第４トランジスタ（Ｔ４）のドレイン電極と連結されると共に、ゲートライン駆動スイッチ用信号として出力される。
【００２５】
参考に、図６の（ａ）及び（ｂ）は、本発明に係る液晶表示装置の駆動回路に対するシミュレーション波形を示す図面である。
【００２６】
尚、本発明は、上述の実施の形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００２７】
【図１】一般的な液晶表示装置の構成を示す概略図である。
【図２】従来の６つの薄膜トランジスタからなる液晶表示装置の駆動回路の構成図である。
【図３】図２に係る駆動回路の作動タイミング図である。
【図４】従来の４つの薄膜トランジスタと２つのキャパシタとからなる液晶表示装置の駆動回路の構成図である。
【図５】本発明に係る液晶表示装置の駆動回路の構成図である。
【図６】（ａ）及び（ｂ）は本発明の液晶表示装置の駆動回路に係るシミュレーション波形図である。
【符号の説明】
【００２８】
Ｔ１        第１トランジスタ
Ｔ２        第２トランジスタ
Ｔ３        第３トランジスタ
Ｔ４        第４トランジスタ
Ｔ５        第５トランジスタ
Ｔ６        第６トランジスタ
Ｔ７        第７トランジスタ
Ｔ８        第８トランジスタ
Ｃ１        第１キャパシタ
Ｃ２        第２キャパシタ
【図１】
2005196158.tif 000003
【図２】
2005196158.tif 000004
【図３】
2005196158.tif 000005
【図４】
2005196158.tif 000006
【図５】
2005196158.tif 000007
【図６】
2005196158.tif 000008