(57)【要約】【課題】  カラーフィルタ又はオンチップレンズ等を、良好な状態で形成することを可能にする固体撮像素子の製造方法を提供する。【解決手段】  パッド領域３３において、半導体層３の内部に第１の電極層１６を形成する工程と、パッド領域３３において、半導体層３の裏面側より第１の電極層１６に達する開口１８を形成する工程と、パッド領域３３において、開口１８内に導電層２０を埋め込む工程と、半導体層３の裏面側に導電膜２６を形成する工程と、導電膜２６をパターニングすることにより、パッド領域３３及びオプティカルブラック領域３２に、それぞれ第２の配線層２１及び遮光膜２２の少なくとも一部を同時に形成する工程と、撮像領域３１において、半導体層３の裏面側にカラーフィルタ２３又はオンチップレンズ２４を形成する工程とを有するようにする。【選択図】      図２
2005347707.tif 000002
【特許請求の範囲】
【請求項１】
撮像領域とオプティカルブラック領域とパッド領域とを有し、
前記撮像領域及び前記オプティカルブラック領域において、半導体層内に光電変換素子が形成され、
前記撮像領域においては、前記半導体層に対して、一方の主面側にカラーフィルタ又はオンチップレンズが形成され、
前記オプティカルブラック領域においては、前記半導体層に対して、前記一方の主面側に遮光膜が形成され、
前記パッド領域においては、内部に第１の電極層が形成され、前記一方の主面側の外部に第２の電極層が形成され、前記第１の電極層及び前記第２の電極層が、前記第１の電極層の前記一方の主面側に埋め込まれた導電層により接続され、
前記第２の電極層と前記オプティカルブラック領域の前記遮光膜とが、少なくとも、同一の導電膜を含んで形成されている
ことを特徴とする固体撮像素子。
【請求項２】
前記半導体層の他方の主面側に、内部に配線層が形成された絶縁層が設けられ、前記絶縁層の内部に、前記第１の電極層が形成されていることを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記導電層がＣｕにより形成され、前記第２の電極層及び前記遮光膜とがＡｌにより形成されていることを特徴とする請求項２に記載の固体撮像素子。
【請求項４】
前記半導体層の一方の主面側に、内部に配線層が形成された絶縁層が設けられ、前記絶縁層の内部に、前記第１の電極層が形成されていることを特徴とする請求項１に記載の固体撮像素子。
【請求項５】
前記導電層がＣｕにより形成され、前記第２の電極層及び前記遮光膜とがＡｌにより形成されていることを特徴とする請求項４に記載の固体撮像素子。
【請求項６】
撮像領域とオプティカルブラック領域とパッド領域とを有し、前記撮像領域及び前記オプティカルブラック領域において、半導体層内に光電変換素子が形成された固体撮像素子を製造する方法であって、
前記光電変換素子を形成する工程と、
配線層と前記配線層を覆う絶縁層とを形成すると共に、前記パッド領域において、第１の電極層を形成し、前記絶縁層で覆う工程と、
前記パッド領域において、前記半導体層に対して、一方の主面側より前記第１の電極層に達する開口を形成する工程と、
前記開口内に導電層を埋め込む工程と、
前記半導体層に対して、前記一方の主面側に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記パッド領域及び前記オプティカルブラック領域に、それぞれ第２の配線層及び遮光膜の少なくとも一部を同時に形成する工程と、
前記撮像領域において、前記半導体層に対して、前記一方の主面側にカラーフィルタ又はオンチップレンズを形成する工程とを有する
ことを特徴とする固体撮像素子の製造方法。
【請求項７】
前記絶縁層を前記半導体層の他方の主面側に形成することを特徴とする請求項６に記載の固体撮像素子の製造方法。
【請求項８】
前記導電層をＣｕにより形成し、前記第２の電極層及び前記遮光膜とをＡｌにより形成することを特徴とする請求項７に記載の固体撮像素子の製造方法。
【請求項９】
前記絶縁層を前記半導体層の一方の主面側に形成することを特徴とする請求項６に記載の固体撮像素子の製造方法。
【請求項１０】
前記導電層をＣｕにより形成し、前記第２の電極層及び前記遮光膜とをＡｌにより形成することを特徴とする請求項９に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及びその製造方法に関する。
【背景技術】
【０００２】
従来より、固体撮像素子としては、半導体基体の表面側に回路素子や配線層等を形成し、半導体基体の裏面側にフォトダイオードを形成し、半導体基体の表面側より光を入射させて撮像する構成が採られていた。
しかしながら、このような構成の場合、表面側に形成された回路素子や配線層等で入射光が吸収、あるいは反射されてしまい、入射光に対する光電変換効率が低く、感度の低い構成となっていた。
【０００３】
そこで、このような問題を解決する構成として、半導体基体の表面側に回路素子や配線層等を形成し、半導体基体の裏面側にフォトダイオードを形成し、半導体基体の裏面側より光を入射させて撮像することで、受光のための開口率を高くし、また、入射光の吸収、あるいは反射を抑えるようにした、いわゆる裏面照射型の固体撮像素子が提案されている（例えば特許文献１参照）。
【０００４】
ここで、このような裏面照射型の固体撮像素子、例えばＣＭＯＳ型の固体撮像素子の構成を、図１５及び図１６を参照して説明する。
なお、図１５は、チップ状態とされたＣＭＯＳ型の固体撮像素子において、撮像領域、オプティカルブラック領域、パッド領域等の要部の概略平面図を示している。
また、図１６は、図１５のＡ−Ａ線の概略断面図を示している。
【０００５】
ＣＭＯＳ型の固体撮像素子５０は、画素がマトリクス状に配列された撮像領域８１と、この撮像領域８１の周囲に形成されたオプティカルブラック領域８２と、このオプティカルブラック領域８２の周囲に形成されたパッド領域８３等から構成されている。
オプティカルブラック領域８２は、暗電流補正用の画素が撮像領域８１の画素の周囲に配列された構成であり、画素の一方の主面側が遮光膜（図示せず）により覆われている。そして、オプティカルブラック領域８２から出力された信号を基準として、撮像領域８１から出力された信号を補正することにより、暗電流等のノイズを除去するようにしている。
【０００６】
撮像領域８１では、半導体基体５３（例えば単結晶シリコン層）内に形成された素子分離領域５５により区切られた単位画素領域５６内に、高濃度のＮ型の半導体領域よりなる光電変換素子（いわゆるフォトダイオードＰＤ部）５７が形成されている。
そして、単結晶シリコン層５３の一方の主面側、すなわち裏面側（図中上側）には、バリア膜（例えばＴｉ膜）７５を介してカラーフィルタ７３が形成され、このカラーフィルタ７３上の各光電変換素子５７に対応する位置にオンチップレンズ７４が形成されている。
また、単結晶シリコン層５３の他方の主面側、すなわち表面側（図中下側）には、各光電変換素子５７に蓄積された信号電荷を読み出す回路（読み出し回路）５８がそれぞれ形成され、これら読み出し回路５８上に配線層６５が形成されている。
【０００７】
読み出し回路５８は、Ｐ型の半導体領域よりなる読み出しゲート部６０と、この読み出しゲート部６０に隣接して、光電変換素子５７で蓄積された信号電荷を電圧に変換する、高濃度のＮ型の半導体領域よりなるフローティングディフュージョン部（ＦＤ部）５９と、読み出しゲート部５９上に形成された読み出し電極６３とから構成されている。
なお、６１はＰ型の半導体領域よりなる第２の素子分離領域である。また６２は光電変換素子５７の表面側に形成された高濃度のＰ型の半導体領域よりなる正電荷蓄積領域である。
また、図示しないが、この単位画素領域５６内においては、フローティングディフュージョン部５９に蓄積された信号電荷を掃き捨てるリセットゲート部や、フローティングディフュージョン部５９で変換された電圧を出力する出力部（出力アンプ）等が設けられている。
【０００８】
配線層６５は、４層の配線を有してなる。
具体的には、単結晶シリコン層５３上に形成された絶縁層６４中において、１層目の配線６５１と、この１層目の配線６５１上に絶縁層６４を介して形成された２層目の配線６５２と、この２層目の配線６５２上に絶縁層６４を介して形成された３層目の配線６５３と、この３層目の配線層６５３上に絶縁層６４を介して形成された４層目の配線６５４とから形成されている。
なお、絶縁層６４上には平坦化膜（図示せず）が形成され、この平坦化膜上に接着剤層（図示せず）を介して支持基板６７が接着されている。
【０００９】
オプティカルブラック領域８２では、単結晶シリコン層５３の裏面側にバリア膜７５を介して遮光膜７２が形成されている。このオプティカルブラック領域８２においても、撮像領域８１と同様に光電変換素子５７や配線層６５が形成されている。
なお、遮光膜７２は、オプティカルブラック領域８２の光電変換素子５７の全てを覆って形成されている。
【００１０】
パッド領域８３では、単結晶シリコン層５３及び絶縁層６４内において、単結晶シリコン層５３の裏面側より、撮像領域８１やオプティカルブラック領域８２の配線６５１と同一面上に形成された電極層（裏面電極）６６に達する開口（穴）６８が形成されている。
そして、この開口６８内では、図示しないが、電極層６６に外部からのコンタクト配線が接続される。
なお、開口６８内の側壁には絶縁膜６９が形成されている。また、単結晶シリコン層５３の裏面側の表面にはバリア膜７５が形成されている。
【００１１】
そして、このような構成のＣＭＯＳ型の固体撮像素子５０においては、単結晶シリコン層５３の裏面側から画像光が入射される。
【００１２】
【特許文献１】特開２００３−３１７８５号公報（段落番号[００２７]〜[００２９]及び図３参照）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、このようなＣＭＯＳ型の固体撮像素子５０を製造する場合、撮像領域８１のカラーフィルタ７３やオンチップレンズ７４等は、パッド領域８３の開口６８を形成した後で形成している。
【００１４】
ここで、このような工程を有する、ＣＭＯＳ型の固体撮像素子５０を製造する方法を、図１７〜図２０を参照して説明する。
なお、製造方法の説明にあたっては、図１７に示すように、撮像領域８１及びオプティカルブラック領域８２において光電変換素子５７及び配線層６５が形成され、パッド領域８３において電極層６６が形成され、支持基板６７が接着された状態から説明する。
【００１５】
この図１７に示す状態から、まず、パッド領域８３において、裏面側より単結晶シリコン層５３、絶縁層６４を順にエッチングして電極層６６に達する開口６８を形成し、単結晶シリコン層５３内に埋め込まれている電極層６６を露出させて、図１８に示す状態にする。
【００１６】
次に、パッド領域８３において、開口６８を含んで絶縁膜６９を形成した後、開口６８の底面の絶縁膜６９をエッチングして開口６８内の底面に電極層６６を露出させる。
そして、パッド領域８３、オプティカルブラック領域８２、撮像領域８１を含む領域にバリア膜７５を形成することにより、図１９に示す状態にする。
【００１７】
次に、撮像領域８１において、バリア膜７５上の各画素に対応する位置に、カラーフィルタ７３とオンチップレンズ７４を順次形成することにより、図２０に示す状態にする。
【００１８】
次に、オプティカルブラック領域８２において、バリア膜７５上に遮光膜７２を形成することにより、図１５及び図１６に示した構成の、ＣＭＯＳ型の固体撮像素子５０を製造することができる。
【００１９】
ここで、このような裏面照射型の固体撮像素子５０の場合、表面側に形成された絶縁層６４の内部に形成された電極層６６に対して、裏面側から開口６８を形成しているので（図１７参照）、単結晶シリコン層５３や絶縁層６４の膜厚の分、開口６８が深く形成されてしまう。これにより、パッド領域８３とオプティカルブラック領域８２及び撮像領域８１との間では深い段差が形成される。
【００２０】
しかし、このような深い段差が形成された場合、カラーフィルタ７３やオンチップレンズ７４を形成するためにレジスト等を塗布したときに、開口６８内にレジストが入り込み、塗布膜の厚さが不均一になってしまう。
これにより、カラーフィルタ７３やオンチップレンズ７４の厚さや形状が不均一になり、例えば、スジが入った状態でカラーフィルタ７３が形成されたり、オンチップレンズ７４が歪んで形成されてしまう。
このような場合、製造される固体撮像素子５０の光学特性に大きな影響を与えてしまい、画質が悪化する等の問題が生じる。
【００２１】
なお、このような問題は、裏面照射型の固体撮像素子５０だけではなく、例えば、前述したような表面照射型の固体撮像素子においても生じる場合がある。
【００２２】
上述した点に鑑み、本発明は、カラーフィルタ又はオンチップレンズ等を、良好な状態で形成することを可能にする固体撮像素子及び固体撮像素子の製造方法を提供するものである。
【課題を解決するための手段】
【００２３】
本発明に係る固体撮像素子は、撮像領域とオプティカルブラック領域とパッド領域とを有し、撮像領域及びオプティカルブラック領域において、半導体層内に光電変換素子が形成され、撮像領域においては、半導体層に対して、一方の主面側（裏面側或いは表面側）にカラーフィルタ又はオンチップレンズが形成され、オプティカルブラック領域においては、半導体層に対して、一方の主面側に遮光膜が形成され、パッド領域においては、内部に第１の電極層が形成され、一方の主面側の外部に第２の電極層が形成され、第１の電極層及び第２の電極層が、第１の電極層の一方の主面側に埋め込まれた導電層により接続され、第２の電極層とオプティカルブラック領域の遮光膜とが、少なくとも、同一の導電膜を含んで形成されている構成とする。
【００２４】
本発明に係る固体撮像素子によれば、パッド領域においては、内部に第１の電極層が形成され、裏面側の外部に第２の電極層が形成され、第１の電極層及び第２の電極層が、第１の電極層の裏面側に埋め込まれた導電層により接続され、第２の電極層とオプティカルブラック領域の遮光膜とが、少なくとも、同一の導電膜を含んで形成されているので、パッド領域では、第１の電極層上が導電層で埋め込まれている。このため、製造時に、カラーフィルタ又はオンチップレンズを形成する工程の前に、予め第１の電極上の開口を導電層で埋め込んでレジスト等が開口内に入り込まないようにすることが可能になる。これにより、カラーフィルタ又はオンチップレンズ等を良好な状態に形成することが可能になる。
また、第２の電極層と遮光膜とが、少なくとも、同一の導電膜を含んで形成されているので、製造時に、第２の配線層及び遮光膜の少なくとも一部を同時に形成することができる。
【００２５】
本発明に係る固体撮像素子の製造方法は、撮像領域とオプティカルブラック領域とパッド領域とを有し、撮像領域及びオプティカルブラック領域において、半導体層内に光電変換素子が形成された固体撮像素子を製造する方法であって、光電変換素子を形成する工程と、配線層とこの配線層を覆う絶縁層とを形成すると共に、パッド領域において、第１の電極層を形成し、絶縁層で覆う工程と、パッド領域において、半導体層に対して、一方の主面側（裏面側或いは表面側）より第１の電極層に達する開口を形成する工程と、開口内に導電層を埋め込む工程と、半導体層に対して、一方の主面側に導電膜を形成する工程と、導電膜をパターニングすることにより、パッド領域及びオプティカルブラック領域に、それぞれ第２の配線層及び遮光膜の少なくとも一部を同時に形成する工程と、撮像領域において、半導体層に対して、一方の主面側にカラーフィルタ又はオンチップレンズを形成する工程とを有するようにする。
【００２６】
本発明に係る固体撮像素子の製造方法によれば、光電変換素子を形成する工程と、配線層とこの配線層を覆う絶縁層とを形成すると共に、パッド領域において、第１の電極層を形成し、絶縁層で覆う工程と、パッド領域において、半導体層に対して、一方の主面側より第１の電極層に達する開口を形成する工程と、開口内に導電層を埋め込む工程と、半導体層に対して、一方の主面側に導電膜を形成する工程と、導電膜をパターニングすることにより、パッド領域及びオプティカルブラック領域に、それぞれ第２の配線層及び遮光膜の少なくとも一部を同時に形成する工程と、撮像領域において、半導体層に対して、一方の主面側にカラーフィルタ又はオンチップレンズを形成する工程とを有するので、開口内に導電層を埋め込む工程の際に、パッド領域とオプティカルブラック領域及び撮像領域との間の段差を無くすことができる。これにより、カラーフィルタ又はオンチップレンズを形成する工程の際に、レジストが開口内に入り込むことを防ぐことができるので、カラーフィルタ又はオンチップレンズ等を良好な状態に形成することができる。
また、パッド領域及びオプティカルブラック領域に、それぞれ第２の電極層及び遮光膜の少なくとも一部を同時に形成するので、これらを別々に形成する場合と比較して工程を簡略化することができる。
【発明の効果】
【００２７】
本発明に係る固体撮像素子によれば、製造時に、カラーフィルタ又はオンチップレンズ等の厚さや形状が不均一になることを防ぐことができると共に、製造工程を簡略化させることが可能になる。
したがって、高い信頼性を有する固体撮像素子を実現することができる。
【００２８】
本発明に係る固体撮像素子の製造方法によれば、カラーフィルタ又はオンチップレンズ等を良好な状態で形成することができる共に、製造工程を簡略化することができる。
したがって、光学特性に優れ、歩留まりが向上することが可能になる。
【発明を実施するための最良の形態】
【００２９】
以下、図面を参照して、本発明の実施の形態を説明する。
【００３０】
まず、本発明に係る固体撮像素子の一実施の形態、例えばＣＭＯＳ型の固体撮像素子の概略構成図を、図１及び図２を参照して説明する。
なお、図１は、チップ状態とされたＣＭＯＳ型の固体撮像素子において、撮像領域、オプティカルブラック領域、パッド領域等の要部の概略平面図を示している。
また、図２は、図１のＡ−Ａ線の概略断面図を示している。
【００３１】
ＣＭＯＳ型の固体撮像素子３０は、画素がマトリクス状に配列された撮像領域３１と、この撮像領域３１の周囲に形成されたオプティカルブラック領域３２と、このオプティカルブラック領域３２の周囲に形成されたパッド領域３３等から構成されている。
オプティカルブラック領域３２は、暗電流補正用の画素が撮像領域３１の画素の周囲に配列された構成であり、画素の一方の主面側が遮光膜２２により覆われている。そして、オプティカルブラック領域３２から出力された信号を基準として、撮像領域３１から出力された信号を補正することにより、暗電流等のノイズを除去するようにしている。
【００３２】
撮像領域３１では、半導体基体（例えば単結晶シリコン層）１内に形成された素子分離領域５により区切られた単位画素領域６内に、高濃度のＮ型の半導体領域よりなる光電変換素子（いわゆるフォトダイオードＰＤ部）７が形成されている。
そして、単結晶シリコン層３の一方の主面側、すなわち裏面側（図中上側）には、バリア膜（Ｔｉ膜）２５を介してカラーフィルタ２３が形成され、このカラーフィルタ２３上の各光電変換素子７に対応する位置にオンチップレンズ２４が形成されている。
また、単結晶シリコン層３の他方の主面側、すなわち表面側（図中下側）には、各光電変換素子７に蓄積された信号電荷を読み出す回路（読み出し回路）８がそれぞれ形成され、これら読み出し回路８上に配線層１５が形成されている。
【００３３】
読み出し回路８は、Ｐ型の半導体領域よりなる読み出しゲート部１０と、この読み出しゲート部１０に隣接して、光電変換素子７で蓄積された信号電荷を電圧に変換する、高濃度のＮ型の半導体領域よりなるフローティングディフュージョン部（ＦＤ部）９と、読み出しゲート部１０上に形成された読み出し電極１３とから構成されている。
なお、１１はＰ型の半導体領域よりなる第２の素子分離領域である。また１２は光電変換素子７の表面側に形成された高濃度のＰ型の半導体領域よりなる正電荷蓄積領域である。
また、図示しないが、この単位画素領域６内においては、フローティングディフュージョン部９に蓄積された信号電荷を掃き捨てるリセットゲート部や、フローティングディフュージョン部９で変換された電圧を出力する出力部（出力アンプ）等が設けられている。
【００３４】
配線層１５は、４層の配線を有してなる。
具体的には、単結晶シリコン層３上に形成された絶縁層１４中において、１層目の配線１５１と、この１層目の配線１５１上に絶縁層１４を介して形成された２層目の配線１５２と、この２層目の配線１５２上に絶縁層１４を介して形成された３層目の配線１５３と、この３層目の配線１５３上に絶縁層１４を介して形成された４層目の配線１５４とから形成されている。
なお、絶縁層１４上には、図示しないが、パッシベーション膜からなる平坦化膜が形成され、この平坦化膜上に接着剤層を介して支持基板１７が接着されている。
【００３５】
オプティカルブラック領域３２では、単結晶シリコン層３の裏面側にバリア膜２５を介して遮光膜２２が形成されている。このオプティカルブラック領域３２においても、撮像領域３１と同様に光電変換素子７や配線層１５が形成されている。
なお、遮光膜２２は、オプティカルブラック領域３２の光電変換素子７の全てを覆うように形成されている。
【００３６】
パッド領域３３では、単結晶シリコン層３の表面側の絶縁層１４内に、撮像領域３１やオプティカルブラック領域３２の配線１５１と同一面上に第１の電極層１６が形成され、この第１の電極層１６に達する開口（穴）１８が単結晶シリコン層３の裏面側より形成されている。
なお、開口１８内の側壁には絶縁膜１９が形成されている。また、単結晶シリコン層３の裏面側の表面にはバリア膜２５が形成されている。
【００３７】
このような構成のＣＭＯＳ型の固体撮像素子３０においては、単結晶シリコン層３の裏面側から画像光が入射される。
【００３８】
そして、本実施の形態においては、特に、開口１８内が導電層２０により埋め込まれており、この導電層２０の裏面側に接続して第２の電極層（裏面電極）２３が形成されている。すなわち、単結晶シリコン層３の裏面側まで、第１の電極層１６と導通する領域（電極取り出し部）が形成されている。
そして、さらに、この第２の電極層２１とオプティカルブラック領域３２の遮光膜２２とが、同一の導電膜により形成されている。
【００３９】
導電層２０に用いられる材料としては、埋め込み性の点から例えばＣｕが用いられ、第２の電極層２１と遮光膜２２に用いられる材料としては、遮光性の点からＡｌが用いられる。
【００４０】
このように、第２の電極層２１と遮光膜２２とが同一の導電膜（Ａｌ膜）により形成されているので、製造時に、第２の電極層２１を形成する工程と遮光膜２２を形成する工程とを１回の工程で行うことが可能になる。
【００４１】
本実施の形態のＣＭＯＳ型の固体撮像素子３０によれば、パッド領域３３において、開口１８内が導電層２０で埋め込まれているので、製造時に、カラーフィルタ２３やオンチップレンズ２４等を形成するときに、レジストが開口１８内に入り込まないようにすることができるので、カラーフィルタ２３やオンチップレンズ２４の厚さや形状が不均一になることを防ぐことが可能になる。
また、さらに、第２の電極層２１と遮光膜２２とが、同一の導電膜（Ａｌ膜）から形成されているので、製造時に、裏面電極２３と遮光膜２２とを１回の工程で形成することができる。これにより、製造工程を簡略化させることが可能になる。
【００４２】
次に、このような構成の固体撮像素子３０を製造する方法を、図３〜図１４を参照して説明する。なお、図１及び図２と対応する部分には同一符号を付している。
【００４３】
先ず、図３に示すように、例えばシリコン基板１上に、埋め込み酸化膜（所謂ＢＯＸ層）２を介して、単結晶シリコン層３が形成されたＳＯＩ基板４を用意する。
【００４４】
次に、図４に示すように、撮像領域３１及びオプティカルブラック領域３２において、単結晶シリコン層３の所定の位置に素子分離領域５をそれぞれ形成することにより、単結晶シリコン層３中に、素子分離領域５によりそれぞれ分離された単位画素領域６を形成する。なお、パッド領域３３はそのままの状態である。
【００４５】
次に、公知の方法にしたがい、図５に示すように、撮像領域３１及びオプティカルブラック領域３２において、単位画素領域６内の所定の位置に光電変換素子７を形成する。そして、光電変換素子７の表面側（図中上側）に、光電変換素子７に蓄積された信号電荷を読み出す読み出し回路８を形成する。なお、パッド領域３３はそのままの状態である。
【００４６】
ここでは、単結晶シリコン層３内の所定の位置に、フローティングディフュージョン部９、読み出しゲート部１０、第２の素子分離領域１１、表面電荷蓄積領域１２を形成し、単結晶シリコン層３上の所定の位置に読み出し電極１３を形成することで、読み出し回路８を形成している。
【００４７】
次に、撮像領域３１、オプティカルブラック領域３２では、単結晶シリコン層３上に絶縁層１４を介して多層の配線層１５を形成し、パッド領域３３では、単結晶シリコン層３上に絶縁層１４を介して第１の電極層１６を形成することにより、図６に示す状態にする。
【００４８】
具体的には、先ず、撮像領域３１、オプティカルブラック領域３２、さらにはパッド領域３３において、単結晶シリコン層３上に絶縁層１４を形成して平坦化処理を行った後、撮像領域３１及びオプティカルブラック領域３２では１層目となる配線１５１を所定のパターンに形成し、パッド領域３３では第１の電極層１６を所定のパターンに形成する。
次に、１層目の配線１５１及び第１の電極層１６を含んで全面に再び絶縁層１４を形成して平坦化処理を行った後、撮像領域３１及びオプティカルブラック領域３２では２層目となる配線１５２を所定のパターンに形成する。
次に、２層目の配線１５２を含んで全面に再び絶縁層１４を形成して平坦化処理を行った後、撮像領域３１及びオプティカルブラック領域３２では３層目となる配線１５３を所定のパターンに形成する。
次に、３層目の配線１５３を含んで全面に再び絶縁層１４を形成して平坦化処理を行った後、撮像領域３１及びオプティカルブラック領域３２では４層目となる配線１５４を所定のパターンに形成する。
そして、この後、図示しないが、絶縁層１４上に例えばＳｉＮ膜やＳｉＯＮ膜等からなる平坦化膜を形成する。
なお、図６に示す場合では配線層１５が４層の場合を示したが、４層以上の場合はこのような工程が繰り返される。
【００４９】
次に、絶縁層１４上に接着剤層（図示せず）を塗布して、支持基板１７を貼り合わせることにより、図７に示す状態にする。
なお、ＳＯＩ基板４の表面側に支持基板１７を貼り合わせるのは、後述する工程において、ＳＯＩ基板４を薄膜化させる際に機械的な強度を確保するためである。
【００５０】
次に、上下を反転させることにより、ＳＯＩ基板４の裏面側、すなわちシリコン基板１を露出させる。次いで、シリコン基板１及び埋め込み酸化膜２を順に除去することにより、図８に示すように、単結晶シリコン層３が露出された状態にする。
【００５１】
次に、絶縁層１４内に形成された第１の電極層１６上に、外部よりコンタクト配線を接続させるために、パッド領域３３において、単結晶シリコン層の裏面側（図中上側）より、単結晶シリコン層３、絶縁層１４を順にエッチングして第１の電極層１６に達する開口１８を形成し、単結晶シリコン層３内に埋め込まれている第１の電極層１６を露出させて、図９に示す状態にする。なお、撮像領域３１及びオプティカルブラック領域３２はそのままの状態である。
【００５２】
次に、パッド領域３３において、開口１８を含んで絶縁膜１９を形成した後、開口１８の底面の絶縁膜１９をエッチングして開口１８内の底面に第１の電極層１６を露出させる。
そして、パッド領域３３、オプティカルブラック領域３２、撮像領域３１を含む領域にバリア膜２５を形成することにより、図１０に示す状態にする。
【００５３】
次に、本実施の形態においては、図１１に示すように、パッド領域３３において、開口１８内に導電層（Ｃｕ層）２０を埋め込む。なお、撮像領域３１及びオプティカルブラック領域３２はそのままの状態である。
このように導電層２０を埋め込むことにより、従来生じていた、パッド領域３３とオプティカルブラック領域３２及び撮像領域３１との間の段差を無くすことができる。
【００５４】
次に、単結晶シリコン層３の一方の側（図中上側）に導電膜（Ａｌ膜）２６を形成し、この導電膜２６上にレジスト膜（図示せず）を成膜する。そして、公知のリソグラフィー技術を用いて、第２の電極層２１及び遮光膜２２形成用のパターンのレジストマスク２７を形成して、図１２に示す状態にする。
【００５５】
ここで、レジストマスク２７のパターンは、パッド領域３３では、導電層２０が完全に覆われるような広い幅のパターンで形成され、オプティカルブラック領域３２では光電変換素子７の全てが完全に覆われるようなパターンで形成される。
このように、パッド領域３３において、導電層２０が覆われるような広い幅のパターンで形成するのは、導電層（Ｃｕ層）２０が外部に露出されることにより、特性が変化することを防ぐためである。
また、オプティカルブラック領域３２において、光電変換素子７の全てが完全に覆われるようなパターンで形成するのは、光電変換素子７内に外部より光が入り込み、特性が変化することを防ぐためである。
【００５６】
次に、このレジストマスク２７をマスクとして、導電膜２６をパターニングする。これにより、撮像領域３１において導電膜２６が除去されて、図１３に示すように、パッド領域３３においては第２の電極層２１を、またオプティカルブラック領域３２においては遮光膜２２を同時に形成することができる。
なお、図１３は、第２の電極層２１と遮光膜２２とを、同じ膜厚で形成した場合を示している。また、図１３は、レジストマスク２７を除去した後の状態を示している。
【００５７】
次に、図１４に示すように、公知の方法を用いて、撮像領域３１において、単結晶シリコン層３上の各画素に対応する位置に、カラーフィルタ２３とオンチップレンズ２４を順次形成する。
【００５８】
この際、上述したように、パッド領域３３とオプティカルブラック領域３２及び撮像領域３１との間に大きな段差が無いので、流動性のあるレジスト等を塗布したときにレジストを均一に広げることができる。これにより、塗布膜の厚さを均一にすることができ、カラーフィルタ２３やオンチップレンズ２４の厚さや形状を均一に形成することができる。
なお、この後は、図示しないが、パッド領域３３において、第２の電極層２１に接続してパッド電極が設けられる。
【００５９】
このようにして、裏面照射型のＣＭＯＳ型固体撮像素子３０を製造することができる。
【００６０】
このような製造方法によれば、パッド領域３３において、開口１８内を導電層（Ｃｕ層）２０で埋め込むようにしたので、従来に、パッド領域とオプティカルブラック領域及び撮像領域との間で形成されていた段差を無くすことができる。これにより、カラーフィルタ２３やオンチップレンズ２４を形成する際に、レジストを均一な膜厚で広げることができ、カラーフィルタ２３やオンチップレンズ２４をスジや歪み等が無い状態で形成することができる。したがって、光学特性が良好な固体撮像素子３０を製造することができる。
また、第２の電極層２１と遮光膜２２とを同一の導電膜（Ａｌ膜）を用いて同時に形成したので、第２の電極層２１を形成する工程と遮光膜２２を形成する工程とを、１回の工程で行うことができ、製造工程を簡略化することができる。
【００６１】
なお、図７〜図８に示す工程では、シリコン基板１、埋め込み酸化膜２を除去して、ＳＯＩ基板４の単結晶シリコン層３を露出させる場合を示したが、シリコン基板１のみを除去して、埋め込み酸化膜（絶縁膜）２を残すことも可能である。
【００６２】
上述した実施の形態では、第２の電極層２１と遮光膜２２の同一の導電膜（Ａｌ膜）により形成された膜厚が同一である場合を説明したが、得ようとする特性に応じて、第２の電極層２１又は遮光膜２２の同一の導電膜（Ａｌ膜）により形成された膜厚をそれぞれ異なるようにすることも可能である。
【００６３】
例えば、遮光性をさらに高くするために、遮光膜２２の膜厚をさらに厚くしたい場合は、パッド領域３３及びオプティカルブラック領域３２において、予め、第２の電極層２１と遮光膜２２とを厚い膜厚で形成した後に、パッド領域３３においてのみ、第２の電極層２１を削るようにすればよい。
また、これ以外にも、パッド領域３３及びオプティカルブラック領域３２において、第２の電極層２１と遮光膜２２とを形成した後に、オプティカルブラック領域３２においてのみ、遮光膜２２上にさらに遮光膜を形成することもできる。すなわち、遮光膜２２を２層で形成することもできる。
【００６４】
また、例えば、コンタクト抵抗やパット電極の抵抗値を下げるためや、パッド電極との接続性を高める点から、第２の電極層２１の膜厚を厚くしたい場合は、上述したように、第２の電極層２１及び遮光膜２２を厚い膜厚で形成した後に、遮光膜２２のみを削るようにすればよい。
【００６５】
上述した実施の形態では、導電層２０に用いられる材料としてＣｕを、第２の電極層２１及び遮光膜２２に用いられる材料としてＡｌを用いた場合を示したが、導電層２０や第２の電極層２１及び遮光膜２２に用いられる材料はこれに限定されるものではない。
ただし、少なくとも、第２の電極層２１と遮光膜２２の一部同士が、同一の導電膜により形成されることはいうまでもない。
【００６６】
また、上述した実施の形態では、遮光膜２２は、オプティカルブラック領域３２の光電変換素子７の全てを覆って形成する場合を説明したが、オプティカルブラック領域３２とパッド領域３３との間に形成された周辺回路（図示せず）までを覆って形成することもできる。
これは、例えば、周辺回路（図示せず）を構成しているトランジスタ等に光が入り込んで、特性が変化することを防ぐためである。
【００６７】
上述した実施の形態においては、本発明を、シリコン基板１上に埋め込み酸化膜（絶縁膜）２を介して単結晶シリコン層３が積層された、複数の層からなるＳＯＩ基板４から固体撮像素子を製造する場合を説明したが、単層の半導体層から、上述したような固体撮像素子を製造する場合にも、本発明を適用することが可能である。
【００６８】
また、上述した実施の形態では、本発明を、裏面照射型のＣＭＯＳ型の固体撮像素子に適用した場合を示したが、例えば表面照射型のＣＭＯＳ型の固体撮像素子においても本発明を適用することができる。
【００６９】
このような場合は、図示しないが、パッド領域において、半導体層の一方の側（表面側）から、半導体層の表面側に形成された絶縁層内に形成された第１の電極層に達するように形成された開口内に導電層を埋め込んだ後、第２の電極層と遮光膜とを、同一の導電膜（Ａｌ膜）により同時に形成するようにすればよい。
【００７０】
このように構成することにより、上述した裏面照射型の固体撮像素子の場合のように、パッド領域とオプティカルブラック領域及び撮像領域との間の段差を無くすことができ、カラーフィルタやオンチップレンズをスジや歪み等が無い状態で形成することができる。また、第２の電極層と遮光膜とを同一の導電膜（Ａｌ膜）を用いて同時に形成したので、第２の電極層及び遮光膜を形成する工程とを１回の工程で行うことができ、製造工程を簡略化することができる。
【００７１】
なお、本発明は、表面照射型のＣＭＯＳ型の固体撮像素子の場合、半導体層の表面側に形成された絶縁層の膜厚が厚く形成されており、開口が深く形成される場合等に用いて好適である。
【００７２】
また、本発明は、カラーフィルタ又はオンチップレンズの少なくとも一部を形成する構成であれば、同様に適用することが可能である。
【００７３】
尚、本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００７４】
【図１】本発明の固体撮像素子の一実施の形態を示す概略平面図である。
【図２】図１の要部の概略断面図（拡大図）である。
【図３】図１及び図２の固体撮像素子の製造方法を示す製造工程図（その１）である。
【図４】図１及び図２の固体撮像素子の製造方法を示す製造工程図（その２）である。
【図５】図１及び図２の固体撮像素子の製造方法を示す製造工程図（その３）である。
【図６】図１及び図２の固体撮像素子の製造方法を示す製造工程図（その４）である。
【図７】図１及び図２の固体撮像素子の製造方法を示す製造工程図（その５）である。
【図８】図１及び図２の固体撮像素子の製造方法を示す製造工程図（その６）である。
【図９】図１及び図２の固体撮像素子の製造方法を示す製造工程図（その７）である。
【図１０】図１及び図２の固体撮像素子の製造方法を示す製造工程図（その８）である。
【図１１】図１及び図２の固体撮像素子の製造方法を示す製造工程図（その９）である。
【図１２】図１及び図２の固体撮像素子の製造方法を示す製造工程図（その１０）である。
【図１３】図１及び図２の固体撮像素子の製造方法を示す製造工程図（その１１）である。
【図１４】図１及び図２の固体撮像素子の製造方法を示す製造工程図（その１２）である。
【図１５】従来の固体撮像素子の概略平面図である。
【図１６】図１５の要部の概略断面図（拡大図）である。
【図１７】図１５及び図１６の固体撮像素子の製造方法を示す製造工程図（その１）である。
【図１８】図１５及び図１６の固体撮像素子の製造方法を示す製造工程図（その２）である。
【図１９】図１５及び図１６の固体撮像素子の製造方法を示す製造工程図（その３）である。
【図２０】図１５及び図１６の固体撮像素子の製造方法を示す製造工程図（その４）である。
【符号の説明】
【００７５】
３０・・・ＣＭＯＳ型の固体撮像素子、１・・・シリコン基板、２・・・埋め込み酸化膜、３・・・単結晶シリコン層、４・・・ＳＯＩ基板、５・・・素子分離領域、６・・・単位画素領域、７・・・光電変換素子、８・・・読み出し回路、９・・・フローティングディフュージョン部、１０・・・読み出しゲート部、１１・・・第２の素子分離領域、１３・・・ゲート電極、１４・・・絶縁層、１５（１５１，１５２，１５３，１５４）・・・配線層、１６・・・第１の電極層、１７・・・支持基板、１８・・・開口、１９・・・絶縁膜、２０・・・導電層、２１・・・第２の電極層、２２・・・遮光膜、２３・・・カラーフィルタ、２４・・・オンチップレンズ、２５・・・バリア膜、２６・・・導電膜、２７・・・レジストマスク、３１・・・撮像領域、３２・・・オプティカルブラック領域、３３・・・パッド領域
【図１】
2005347707.tif 000003
【図２】
2005347707.tif 000004
【図３】
2005347707.tif 000005
【図４】
2005347707.tif 000006
【図５】
2005347707.tif 000007
【図６】
2005347707.tif 000008
【図７】
2005347707.tif 000009
【図８】
2005347707.tif 000010
【図９】
2005347707.tif 000011
【図１０】
2005347707.tif 000012
【図１１】
2005347707.tif 000013
【図１２】
2005347707.tif 000014
【図１３】
2005347707.tif 000015
【図１４】
2005347707.tif 000016
【図１５】
2005347707.tif 000017
【図１６】
2005347707.tif 000018
【図１７】
2005347707.tif 000019
【図１８】
2005347707.tif 000020
【図１９】
2005347707.tif 000021
【図２０】
2005347707.tif 000022