(57)【要約】【課題】  同相出力電位を安定に所望の設定電位に設定することができるように位相補償を施したＣＭＦＢループを構成し、帯域幅を広げることができる差動増幅回路を提供することを目的とする。【解決手段】  入力トランスコンダクタ１で電圧−電流変換し、この信号電流を出力部に等価抵抗を構成する出力トランスコンダクタ２で再び電流−電圧変換し、入出力のトランスコンダクタンス値の比で電圧ゲインを設定する差動増幅回路において、同相出力電位を決める同相フィードバック回路３の位相補償容量Ｃ１，Ｃ２を、差動出力端子ではなく、出力トランスコンダクタ２を形成するダイオード接続ＭＯＳトランジスタのソース端子と同相フィードバック回路３出力端子との間に接続し、位相補償容量Ｃ１，Ｃ２が差動出力負荷とならず、差動増幅回路の帯域を低減することなく同相フィードバックループの位相補償を実現する。【選択図】        図１
2005347949.tif 000002
【特許請求の範囲】
【請求項１】
第１の出力端子とゲート端子とドレイン端子が互いに接続される第１トランジスタと、第２の出力端子とゲート端子とドレイン端子が互いに接続される第２トランジスタから構成されたトランスコンダクタと、
前記第１及び第２トランジスタの出力端子から得られた出力信号の同相成分と基準信号の比較結果に応じた制御信号を出力する同相フィードバック回路と、
前記同相フィードバック回路の制御信号に応じた電流を、前記トランスコンダクタンスの前記第１及び第２トランジスタに供給する電流源と、
前記同相フィードバック回路の出力端子と前記第１トランジスタのソース端子間に接続されている第１容量素子と、
前記同相フィードバック回路の出力端子と前記第２トランジスタのソース端子間に接続されている第２容量素子と
を有することを特徴とする差動増幅回路。
【請求項２】
前記電流源が前記トランスコンダクタのドレイン側に設けられ、
前記第１及び第２の容量素子の一端と前記同相フィードバック回路の制御信号が出力される出力端子は、前記トランスコンダクタのドレイン側に設けられた前記電流源を構成するトランジスタのゲート端子に接続されている
ことを特徴とする請求項１記載の差動増幅回路。
【請求項３】
前記電流源が前記トランスコンダクタのソース側に設けられ、
前記第１及び第２容量素子の一端と前記同相フィードバック回路の制御信号が出力される出力端子は、前記トランスコンダクタのソース側に設けられた前記電流源を構成するトランジスタのゲート端子に接続されている
ことを特徴とする請求項１記載の差動増幅回路。
【請求項４】
前記トランスコンダクタの第１出力端子及び第２出力端子にそれぞれ接続された抵抗素子の中点に得られる同相出力電圧を、前記同相フィードバック回路を構成する差動対トランジスタの一方に入力し、前記差動対トランジスタの他方に所望の基準電圧を入力し、前記差動対トランジスタの出力を前記制御信号として前記トランスコンダクタの電流源に入力する
ことを特徴とする請求項１記載の差動増幅回路。
【請求項５】
前記差動対トランジスタの一方の入力部を並列接続された２つのトランジスタで構成し、
前記第１及び第２の出力端子をそれぞれ、前記差動対トランジスタの一方の入力部の並列トランジスタのそれぞれのゲート端子に接続し、前記差動対トランジスタの他方の入力を所望の基準電圧源に接続し、前記差動対トランジスタの出力を前記トランスコンダクタの電流源を構成するトランジスタのゲート端子に接続した
ことを特徴とする請求項４記載の差動増幅回路。
【請求項６】
第１の出力端子とゲート端子とドレイン端子が互いに接続される第１トランジスタと、第２の出力端子とゲート端子とドレイン端子が互いに接続される第２トランジスタから構成されたトランスコンダクタと、
前記第１及び第２トランジスタの出力端子から得られた出力信号の同相成分と基準信号の比較結果に応じた制御信号を出力する同相フィードバック回路と、
前記同相フィードバック回路の制御信号に応じた電流を、前記トランスコンダクタンスの前記第１及び第２トランジスタに供給する電流源と、
前記同相フィードバック回路の出力端子と、前記第１及び第２出力端子にそれぞれ接続された前記出力信号の同相成分を取り出す第１及び第２の抵抗素子の中点と接続されている容量素子と
を有することを特徴とする差動増幅回路。
【請求項７】
前記電流源が前記トランスコンダクタのドレイン側に設けられ、
前記容量素子の一端と前記同相フィードバック回路の制御信号が出力される出力端子は、前記トランスコンダクタのドレイン側に設けられた前記電流源を構成するトランジスタのゲート端子に接続されている
ことを特徴とする請求項６記載の差動増幅回路。
【請求項８】
前記電流源が前記トランスコンダクタのソース側に設けられ、
前記容量素子の一端と前記同相フィードバック回路の制御信号が出力される出力端子は、前記トランスコンダクタのソース側に設けられた前記電流源を構成するトランジスタのゲート端子に接続されている
ことを特徴とする請求項６記載の差動増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は差動増幅回路に関し、特にトランスコンダクタによるオープンループ方式の差動増幅回路に関する。
【背景技術】
【０００２】
従来、アナログ信号処理を行う回路の各所で増幅回路が使われている。特に耐外来ノイズの観点から差動増幅回路が利用される。増幅回路に要求される特性の主なものは、バンド幅、歪み特性、ノイズ特性などであるが、可変ゲインアンプ（ＶＧＡ）として使われる場合は、ゲイン可変幅も要求特性となる。
【０００３】
増幅回路の構成としては、オペアンプを使用してオペアンプ入出力のフィードバック量によってゲイン設定を行う、いわゆるクローズドループ構成と、トランスコンダクタを使用して、入力側で電圧−電流変換し、さらに出力側で電流-電圧変換を行い、入出力での変換比によってゲイン設定を行う、いわゆるオープンループ構成の大きく２つに分類される。
【０００４】
オペアンプによるクローズドループ方式は、一般に、抵抗素子などの外部受動素子の比でゲイン（利得）が決まり、また、受動素子の線形性で可変ゲインアンプの線形性が決まるため、ゲイン設定精度が高く、また、歪み特性も良好である。しかしながらフィードバック構成で使われるため、増幅回路自体にループ安定性を施す必要があり、位相補償によってオペアンプのユニティゲイン周波数が低減し、これに連動してバンド幅が決まるため、一般的には広帯域化に向かない。また、回路規模も大きくなりがちである。さらに、設定ゲインを連続的に可変させるためには、例えば外部抵抗値を連続可変させることが必要だが、一般的にはこれが難しいなど、可変ゲインアンプとしての利用には適さない。
【０００５】
一方、トランスコンダクタによるオープンループ方式は、トランスコンダクタ自体の線形性が増幅回路の線形性に大きく影響するが、差動回路自体にフィードバックループが無いため広帯域化を実現しやすい。また、トランスコンダクタンス値はバイアス電流によって容易に連続可変できるので、自動利得調整アンプを構成するときの可変ゲインアンプとしては最適である。
【０００６】
以上の理由から、トランスコンダクタによるオープンループ方式の増幅回路が、特に広帯域アプリケーションに向けて利用されてきた（例えば、特許文献１参照。）。
【０００７】
図８は、従来の増幅回路の一例の概略構成図を示している。図示のように、入力トランスコンダクタ１０１、出力トランスコンダクタ１０２、各トランスコンダクタの電流源Ｉｓ１０，Ｉｓ２０、同相フィードバック回路（以下、「ＣＭＦＢ回路」と称する。）１０３、位相補償容量Ｃｃ０、入力トランスコンダクタ１０１及び出力トランスコンダクタ１０２をバイアスする電流源Ｉｓｐ０，Ｉｓｎ０より構成されている。
【０００８】
まず、入力トランスコンダクタ１０１は、ＭＯＳトランジスタからなる差動対トランジスタより構成され、各ゲート端子に差動対入力信号Ｖｉｐ０，Ｖｉｎ０が入力されるとともに、差動対トランジスタの共通ソース端子側とグラウンド間に電流源Ｉｓ１０が設けられる。そして、入力信号Ｖｉｐ０が入力されるトランジスタのドレイン端子は、出力トランスコンダクタ１０２を構成する差動対トランジスタの一方のトランジスタのドレイン端子側に接続されるとともに、入力信号Ｖｉｎ０が入力されるトランジスタのドレイン端子は、上記差動対トランジスタの他方のトランジスタのドレイン端子側に接続される。
【０００９】
この出力トランスコンダクタ１０２の差動対トランジスタは、それぞれドレイン端子側が負荷電流源Ｉｓｎ０，Ｉｓｐ０に接続されている。電流源Ｉｓｎ０，Ｉｓｐ０はそれぞれ電圧Ｖｃｃが供給される電源に接続されている。また、差動対トランジスタの各トランジスタは、それぞれのドレイン端子とゲート端子が接続されているとともに、差動対トランジスタの共通ソース端子側とグラウンド間に電流源Ｉｓ２０が設けられる。
【００１０】
さらに、出力トランスコンダクタ１０２を構成する差動対トランジスタの各ドレイン端子は、ＣＭＦＢ回路１０３の入力端子に接続される。また、後述する位相補償用の容量素子Ｃ１０及びＣ２０の一端が、出力トランスコンダクタ１０２の差動対トランジスタの各ドレイン端子に接続されるともに、容量素子Ｃ１０及びＣ２０の他端が、ＣＭＦＢ１０３の出力端子に接続されている。
【００１１】
ＣＭＦＢ１０３は、出力トランスコンダクタ１０２より入力される出力電圧Ｖｏｎ及びＶｏｐの同相電位と基準電位（図８には図示せず）との差に応じた制御信号を、その出力端子から電流源Ｉｓｎ０，Ｉｓｐ０に入力して入出力トランスコンダクタ１０１，１０２にバイアスされる電流値を制御する。
【００１２】
次に、図８に示される従来例の増幅回路の動作を説明する。始めに、差動入力信号Ｖｉｐ０及びＶｉｎ０が入力トランスコンダクタ１０１を構成する差動対トランジスタの各ゲート端子間に印加される。ここに、トランスコンダクタの具体的実現法には様々な例があるが、その本質は、差動入力電圧に比例した差動出力電流が得られることである。図８では差動出力電流はドレイン電流として得られ、出力トランスコンダクタ１０２で再び電流−電圧変換される。
【００１３】
出力トランスコンダクタ１０２は、入力トランスコンダクタ１０１と同一構成であり、図８に示すように、差動対トランジスタがそれぞれダイオード接続されることで、その差動入出力が短絡接続され、等価抵抗〔１／ｇｍ２〕（ｇｍ２；出力トランスコンダクタンス〕を実現している。これによって、入力トランスコンダクタ１０１で生じたドレイン電流変化分は、出力トランスコンダクタ１０２のドレイン電流変化分となり、その結果、出力差動対トランジスタのゲート端子間に差動出力電圧を発生させる。したがって、電圧ゲインＡｖは、入力トランスコンダクタンスをｇｍ１として、Ａｖ＝ｇｍ１／ｇｍ２と表される。
【００１４】
ここで、図８の例の増幅回路の同相出力はこのままでは高インピーダンスであるので、ＣＭＦＢ１０３によって、所望の同相出力電位に設定する必要がある。ＣＭＦＢ１０３の機能は同相出力電位をモニターし、基準電位との差をネガティブフィードバック（負帰還）し、同相出力電位を基準電位に設定することであるが、図８に示すように入出力トランスコンダクタ１０１，１０２をバイアスする定電流源Ｉｓｎ０，Ｉｓｐ０にフィードバックする方法が最も簡便である。
【００１５】
図９は、図８に示す従来の増幅回路の具体的な回路構成例を示したものである。図９において、図８と照らし合わせると、ｎチャンネルＭＯＳトランジスタＮ１０１〜Ｎ１０４が入力トランスコンダクタ１０１を構成し、ｎチャンネルＭＯＳトランジスタＮ１０７〜Ｎ１１０が出力トランスコンダクタ１０２を構成する。また、ｎチャンネルＭＯＳトランジスタＮ１０５，Ｎ１０６，Ｎ１１１，Ｎ１１２、ｐチャンネルＭＯＳトランジスタＰ１０１〜Ｐ１０４は、それぞれ定電流源Ｉｓ１０，Ｉｓ２０，Ｉｓｎ０，Ｉｓｐ０を構成し、ｐチャンネルＭＯＳトランジスタＰ１０５〜Ｐ１０８、ｎチャンネルＭＯＳトランジスタＮ１１３〜Ｎ１１５はＣＭＦＢ回路１０３を構成している。
【００１６】
入力トランスコンダクタ１０１を構成する差動対のｎチャンネルＭＯＳトランジスタＮ１０１及びＮ１０２の各ソース端子が、電流源Ｉｓ１０を構成する各ｎチャンネルＭＯＳトランジスタＮ１０５及びＮ１０６を介してグラウンドに接続される。また、トランジスタＮ１０１のドレイン端子が、電流源Ｉｓｎ０を構成するｐチャンネルＭＯＳトランジスタＰ１０１のドレイン端子に接続されるとともに、トランジスタＮ１０２のドレイン端子が、同じく電流源Ｉｓｐ０を構成するｐチャンネルＭＯＳトランジスタＰ１０２のドレイン端子に接続される。
【００１７】
さらにトランジスタＮ１０１及びＮ１０２のソース端子間には、トランスコンダクタンス値を調整するためのＮチャンネルＭＯＳトランジスタＮ１０３及びＮ１０４が接続されている。そしてトランジスタＮ１０１及びＮ１０２のゲート端子に、それぞれ差動対入力信号Ｖｉｎ０，Ｖｉｐ０が入力される。
【００１８】
また、出力トランスコンダクタ１０２を構成する差動対のｎチャンネルＭＯＳトランジスタＮ１０７及びＮ１０８の各ソース端子が、電流源Ｉｓ２０を構成する各ｎチャンネルＭＯＳトランジスタＮ１１１及びＮ１１２を介してグラウンドに接続される。また、トランジスタＮ１０７のドレイン端子が、電流源Ｉｓｎ０を構成するｐチャンネルＭＯＳトランジスタＰ１０３のドレイン端子に接続されるとともに、トランジスタＮ１０８のドレイン端子が、同じく電流源Ｉｓｐ０を構成するｐチャンネルＭＯＳトランジスタＰ１０４のドレイン端子に接続される。トランジスタＮ１０７とＮ１０８のドレイン端子とゲート端子が、それぞれダイオード接続されている。さらにトランジスタＮ１０７及びＮ１０８のソース端子間には、トランスコンダクタンス値を調整するためのｎチャンネルＭＯＳトランジスタＮ１０９及びＮ１１０が接続されている。
【００１９】
そして、出力トランスコンダクタ１０２の出力ノード、すなわちトランジスタＮ１０７及びＮ１０８の各ドレイン端子よりそれぞれ出力信号Ｖｏｎ０，Ｖｏｐ０が取り出される。
【００２０】
トランジスタＮ１０５，Ｎ１０６，Ｎ１１１，Ｎ１１２の各ゲート端子にはそれぞれ電圧Ｖｂｃ０が印加されている。
【００２１】
また、入力及び出力トランスコンダクタ１０１，１０２のバイアス用電流源Ｉｓｎ０を構成するトランジスタＰ１０１とＰ１０３が直列接続されるとともに、同じく電流源Ｉｓｐ０を構成するトランジスタＰ１０２とＰ１０４が直列接続される。そして、トランジスタＰ１０１とＰ１０２のソース端子が共通接続されて、電圧Ｖｃｃを供給する電源と結合している。
【００２２】
また、トランジスタＮ１０７のドレイン端子と同相出力電圧を得る抵抗素子Ｒ１０の一端が接続され、トランジスタＮ１０８のドレイン端子と同じく抵抗素子Ｒ２０の一端が接続され、抵抗素子Ｒ１０及びＲ２０の他端を接続する。そして、抵抗素子Ｒ１０とＲ２０の接続中点をＣＭＦＢ回路１０３の入力ノードであるｎチャンネルＭＯＳトランジスタＮ１１３のゲート端子に接続する。
【００２３】
ＣＭＦＢ回路１０３において、トランジスタＮ１１３と差動対をなすｎチャンネルＭＯＳトランジスタＮ１１４のソース端子とトランジスタＮ１１３のソース端子を共通接続し、電圧Ｖｂｎ０が印加されるｎチャンネルＭＯＳトランジスタＮ１１５を介してグラウンドに接続される。
【００２４】
差動対トランジスタＮ１１３及びＮ１１４のドレインノードは、ｐチャンネルＭＯＳトランジスタＰ１０５，Ｐ１０６，Ｐ１０７，Ｐ１０８から構成されるカレントミラー回路と接続されている。すなわち、トランジスタＮ１１３のドレイン端子は、トランジスタＰ１０７のドレイン端子と共通接続され、このトランジスタＰ１０７と直列に接続されたトランジスタＰ１０５を介して電源に接続される。同様に、トランジスタＮ１１４のドレイン端子は、トランジスタＰ１０８のドレイン端子と共通接続され、このトランジスタＰ１０８と直列に接続されたトランジスタＰ１０６を介して電源に接続される。トランジスタＰ１０７のドレイン端子とトランジスタＰ１０５及びＰ１０６のゲート端子が接続されている。
【００２５】
トランジスタＰ１０３及びＰ１０４、トランジスタＰ１０７とＰ１０８の各ゲート端子には電圧Ｖｂｐ０が印加される。また、トランジスタＮ１１４のゲート端子には電圧源が接続され、同相出力電圧と比較される基準電位ＶＣＭ０が印加される。
【００２６】
上記差動対トランジスタの出力ノード、すなわちトランジスタＮ１１４のドレイン端子は、トランジスタP１０１，P１０２のゲート端子に接続される。
【００２７】
そして、ＣＭＦＢ回路１０３の位相補償回路として、トランジスタＮ１１４のドレイン端子と容量素子Ｃ１０及びＣ２０の一端がそれぞれ接続されるとともに、容量素子Ｃ１０の他端が出力トランスコンダクタ１０２のトランジスタＮ１０７のドレイン端子に、容量素子Ｃ２０の他端が出力トランスコンダクタ１０２のトランジスタＮ１０８のドレイン端子に接続される。
【００２８】
図９において、ＣＭＦＢ回路１０３は、まず、差動増幅回路の同相出力電位を検出する。これは抵抗Ｒ１０とＲ２０の中点電位によって得られ、基準電位ＶＣＭ０との比較は差動対トランジスタＮ１１３，Ｎ１１４で行われる。比較結果は入出力トランスコンダクタの電流源であるＰ１０１とＰ１０２のゲート端子にフィードバックされる。
【００２９】
入力及び出力トランスコンダクタの構成は勿論のこと、ＣＭＦＢ回路１０３の実現法に関しても複数の方法があり、例えば、抵抗素子Ｒ１０，Ｒ２０で同相電位を得る代わりに、トランジスタＮ１１３に相当する同相電位検出トランジスタを並列化し、正相・逆相出力端子をそれぞれ独立に同相電位検出トランジスタＮ１１３のゲート端子に接続してもよい。いずれにせよ基準同相電位ＶＣＭ０と同相出力電位を差動増幅回路で比較することが本質である。
【００３０】
さらに、この比較結果によって、すなわち同相出力電位が所望の基準電位に対し高いか低いかによって、出力ノードにフィードバック同相電流が流されるのであるが、これは通常、トランスコンダクタにバイアス電流を流している負荷トランジスタによって行われる。したがって、図９の例ではｐチャンネル側電流源にフィードバックを掛けているが、ｎチャンネル側、すなわち、トランジスタＮ１０５，Ｎ１０６，Ｎ１１１，Ｎ１１２にフィードバックすることも可能である。
【００３１】
ここで、ＣＭＦＢループの位相補償について説明する。図１０は、ＣＭＦＢループについての小信号等価回路を示す。図１０において、Ｒ０は出力トランスコンダクタ１０２の同相出力抵抗、Ｃｏは出力トランスコンダクタ１０２の負荷容量の同相成分及び寄生容量である。また、ｇｓは出力トランスコンダクタ１０２の出力電圧の同相成分を検出するトランジスタＮ１１３のトランスコンダクタンス、ｇｆはトランジスタＮ１０７とＮ１０８の電流源負荷を形成するトランジスタＰ１０１とＰ１０２のトランスコンダクタンスであり、Ｒfは出力トランスコンダクタ１０２の出力電圧の同相成分を検出する差動回路の出力抵抗、ＣfはトランジスタＰ１０１とＰ１０２のゲート端子の入力容量及びＣＭＦＢ回路１０３の出力ノードに付随する寄生容量である。
【００３２】
同相出力電圧ＶＯはトランジスタＮ１１３、すなわちトランスコンダクタンスｇｓで電流変換されＣＭＦＢ回路１０３の出力ノードの負荷Ｒｆ，Ｃｆを駆動し、出力トランスコンダクタ１０２のバイアス電流源であるトランジスタＰ１０１，Ｐ１０２、すなわちトランスコンダクタンスｇｆが同相出力ノードのＲｏ，Ｃｏを駆動し同相出力電圧Ｖｏにネガティブフィードバックがかかる。
【００３３】
図９及び図１０から理解されるとおり、ＣＭＦＢループは高インピーダンスノードを２つ持つ２極（2pole）特性であるため、ループ安定性を保つためにミラー（Miller）補償による分極（pole-sprit）が一般的に行われている。これは特に先行例を示すまでもないが、例えば古くはPaul R。 Gray and Robert G。Meyer、 ”Analysis and Design of Analog Integrated Circuits、” John Wiley & Sons、 1977 に詳しく記述されている。
【特許文献１】特開２００２−３１４３７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００３４】
図１１は、図１０のＣＭＦＢループにミラー補償を施した小信号等価回路を示すものである。しかしながら、図９を見ると分かるように、ＣＭＦＢループの位相補償に不可欠なミラー補償容量Ｃｃ０は、同時に、差動増幅回路の出力ノードに接続された差動負荷容量となっている。このため、ＣＭＦＢループの位相補償によって、差動増幅回路としての帯域が制限される結果となっている。
【００３５】
同様に、特許文献１に記載のものについても、差動増幅回路の出力ノードに接続された位相補償用の容量素子が差動負荷容量となっている。また、特許文献１に記載のものは、差動対トランジスタのソース端子が直に接地されており、同相出力電位が高くなる。
【００３６】
以上のことから、差動増幅回路の信号帯域を制限することなく、安定に、同相出力電位を所望の設定電位に設定することができるＣＭＦＢ位相補償が望まれていた。
【００３７】
斯かる点に鑑み、本発明は、同相出力電位を安定に所望の設定電位に設定することができるように位相補償を施したＣＭＦＢループを構成し、帯域幅を広げることができる差動増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００３８】
上記課題を解決し、目的を達成するため、本発明の第１の手段は、第１の出力端子とゲート端子とドレイン端子が互いに接続される第１トランジスタと、第２の出力端子とゲート端子とドレイン端子が互いに接続される第２トランジスタから構成されたトランスコンダクタと、第１及び第２トランジスタの出力端子から得られた出力信号の同相成分と基準信号の比較結果に応じた制御信号を出力する同相フィードバック回路と、この同相フィードバック回路の制御信号に応じた電流を、トランスコンダクタンスの第１及び第２トランジスタに供給する電流源と、同相フィードバック回路の出力端子と第１トランジスタのソース端子間に接続されている第１容量素子と、同相フィードバック回路の出力端子と第２トランジスタのソース端子間に接続されている第２容量素子とを有することを特徴とする。
【００３９】
また、本発明の第２の手段は、第１の出力端子とゲート端子とドレイン端子が互いに接続される第１トランジスタと、第２の出力端子とゲート端子とドレイン端子が互いに接続される第２トランジスタから構成されたトランスコンダクタと、第１及び第２トランジスタの出力端子から得られた出力信号の同相成分と基準信号の比較結果に応じた制御信号を出力する同相フィードバック回路と、この同相フィードバック回路の制御信号に応じた電流を、トランスコンダクタンスの第１及び第２トランジスタに供給する電流源と、同相フィードバック回路の出力端子と、第１及び第２出力端子にそれぞれ接続された出力信号の同相成分を取り出す第１及び第２の抵抗素子の中点と接続されている容量素子とを有することを特徴とする。
【００４０】
斯かる本発明の第１及び第２の手段によれば、位相補償用に設けた容量素子の一端が、同相フィードバック回路の出力端子と接続され、他端がトランスコンダクタのソース端子側、あるいは出力信号の同相成分を取り出す各抵抗素子の中点と接続されているので、上記容量素子が直接の負荷容量とはならず、差動増幅回路の信号帯域を大きく制限することなく、安定な同相フィードバックループを実現し、同相出力電位を所望の電位に設定することができる。
【発明の効果】
【００４１】
本発明によれば、差動増幅回路の信号帯域を制限することなく、安定に、同相出力電位を所望の設定電位に設定することが出来るＣＭＦＢ位相補償方式を可能とし、結果として、消費電力や歪みなど他の一切の性能を犠牲にすることなく、差動増幅回路の帯域幅を広げることができるという効果がある。
【発明を実施するための最良の形態】
【００４２】
以下、図１〜図３を参照して、本発明の一実施の形態の例について説明する。
【００４３】
図１は、本発明の一実施の形態の例の概略構成を示す図であり、本例の概念を示すものである。図１に示される例は、入力トランスコンダクタ１、出力トランスコンダクタ２、各トランスコンダクタの電流源Ｉｓ１，Ｉｓ２、同相フィードバック回路（以下、「ＣＭＦＢ回路」と称する。）３、位相補償容量Ｃｃ１、入力トランスコンダクタ１及び出力トランスコンダクタ２をバイアスする電流源Ｉｓｐ，Ｉｓｎより構成する。
【００４４】
まず、入力トランスコンダクタ１を、ＭＯＳトランジスタからなる差動対トランジスタより構成し、各ゲート端子に差動対入力信号Ｖｉｐ，Ｖｉｎを入力し、差動対トランジスタのソース端子側とグラウンド間に電流源Ｉｓ１を設ける。そして、入力信号Ｖｉｐが入力されるトランジスタの出力端子は、出力トランスコンダクタ２を構成する差動対トランジスタの一方のトランジスタのドレイン端子側に接続するとともに、入力信号Ｖｉｎが入力されるトランジスタの出力端子は、上記差動対トランジスタの他方のトランジスタのドレイン端子側に接続する。
【００４５】
この出力トランスコンダクタ２の差動対トランジスタは、それぞれドレイン端子側を負荷電流源Ｉｓｎ，Ｉｓｐに接続する。電流源Ｉｓｎ，Ｉｓｐはそれぞれ電圧Ｖｃｃが供給される電源に接続されている。また、差動対トランジスタの各トランジスタのドレイン端子とゲート端子を接続するとともに、差動対トランジスタのソース端子側とグラウンド間に電流源Ｉｓ２を設ける。
【００４６】
さらに、出力トランスコンダクタ２を構成する差動対トランジスタの各ドレイン端子を、ＣＭＦＢ回路３の入力端子へ接続する。また、位相補償用の容量素子Ｃ１及びＣ２を、ＣＭＦＢ回路３の出力端子と差動対トランジスタのソース間にそれぞれ接続する。
【００４７】
ＣＭＦＢ回路３は、出力トランスコンダクタ２より入力される出力電圧Ｖｏｎ及びＶｏｐの同相電位と基準電位（図1には図示せず）との差に応じた制御信号を、その出力端子から電流源Ｉｓｎ，Ｉｓｐに入力して入出力トランスコンダクタ１，２にバイアスする電流値を制御する。
【００４８】
次に、図１に示される本実施の形態の差動増幅回路の動作を説明する。始めに、差動入力信号Ｖｉｐ及びＶｉｎが、入力トランスコンダクタ１を構成する差動対トランジスタの各ゲート端子間に印加される。ここに、トランスコンダクタの具体的実現法には様々な例があるが、その本質は、差動入力電圧に比例した差動出力電流が得られることである。図１では差動出力電流はドレイン電流として得られ、出力トランスコンダクタ２で再び電流−電圧変換される。
【００４９】
出力トランスコンダクタ２は、入力トランスコンダクタ１と同一構成であり、図１に示すように、差動対トランジスタがそれぞれダイオード接続されることで、その差動入出力が短絡接続され、等価抵抗〔１／ｇｍ２〕（ｇｍ２；出力トランスコンダクタンス〕を実現している。これによって、入力トランスコンダクタ１で生じたドレイン電流変化分は、出力トランスコンダクタ２のドレイン電流変化分となり、その結果、出力差動対トランジスタのゲート端子間に差動出力電圧を発生させる。したがって、電圧ゲインＡｖは、入力トランスコンダクタンスをｇｍ１として、Ａｖ＝ｇｍ１／ｇｍ２と表される。
【００５０】
ここで、図１の例の差動増幅回路の同相出力はこのままでは高インピーダンスであるので、ＣＭＦＢ回路３によって、所望の同相出力電位に設定する必要がある。ＣＭＦＢ回路３の機能は同相出力電位をモニターし、設定電位との差をネガティブフィードバック（負帰還）し、同相出力電位を設定電位に設定することであるが、図１に示すように入出力トランスコンダクタ１，２をバイアスする定電流源Ｉｓｎ，Ｉｓｐに制御用の信号をフィードバックする。
【００５１】
図２は、図１に示す差動増幅回路の具体的な回路構成例を示したものである。図２において、図１と照らし合わせると、ｎチャンネルＭＯＳトランジスタＮ１〜Ｎ４が入力トランスコンダクタ１を構成し、ｎチャンネルＭＯＳトランジスタＮ７〜Ｎ１０が出力トランスコンダクタ２を構成する。また、ｎチャンネルＭＯＳトランジスタＮ５，Ｎ６，Ｎ１１，Ｎ１２、ｐチャンネルＭＯＳトランジスタＰ１〜Ｐ４は、それぞれ定電流源Ｉｓ１，Ｉｓ２，Ｉｓｎ，Ｉｓｐを構成し、ｐチャンネルＭＯＳトランジスタＰ５〜Ｐ８、ｎチャンネルＭＯＳトランジスタＮ１３〜Ｎ１５はＣＭＦＢ回路３を構成している。
【００５２】
入力トランスコンダクタ１を構成する差動対のｎチャンネルＭＯＳトランジスタＮ１及びＮ２の各ソース端子を、電流源Ｉｓ１を構成する各ｎチャンネルＭＯＳトランジスタＮ５及びＮ６を介してグラウンドに接続する。また、トランジスタＮ１のドレイン端子を、電流源Ｉｓｎを構成するｐチャンネルＭＯＳトランジスタＰ１のドレイン端子に接続するとともに、トランジスタＮ２のドレイン端子を、同じく電流源Ｉｓｐを構成するｐチャンネルＭＯＳトランジスタＰ２のドレイン端子に接続する。
【００５３】
さらにトランジスタＮ１及びＮ２のソース端子間には、トランスコンダクタンス値を調整するためのＮチャンネルＭＯＳトランジスタＮ３及びＮ４を接続する。トランジスタＮ３とＮ４は、３極管領域で動作するので、以下、これらを３極管領域トランジスタという。トランジスタＮ３のゲート端子をトランジスタＮ１のゲート端子に接続することで、差動入力電圧の一方の入力電圧Ｖｉｐを入力する。また、トランジスタＮ４のゲート端子をトランジスタＮ２のゲート端子に接続することで、差動入力電圧の他方の入力電圧Ｖｉｎを入力する。３極管領域トランジスタＮ３とＮ４を用いることで、トランスコンダクタの線形性が向上し、大振幅入力時に並列に接続されている３極管領域トランジスタの一方のゲート電圧が上がることで、そのオン抵抗が下がり、トランスコンダクタンスの低下を相殺することができる。
【００５４】
また、出力トランスコンダクタ２を構成する差動対のｎチャンネルＭＯＳトランジスタＮ７及びＮ８の各ソース端子を、電流源Ｉｓ２を構成する各ｎチャンネルＭＯＳトランジスタＮ１１及びＮ１２を介してグラウンドに接続する。また、トランジスタＮ７のドレイン端子を、電流源Ｉｓｎを構成するｐチャンネルＭＯＳトランジスタＰ３のドレイン端子に接続するとともに、トランジスタＮ８のドレイン端子を、同じく電流源Ｉｓｐを構成するｐチャンネルＭＯＳトランジスタＰ４のドレイン端子に接続する。トランジスタＮ７とＮ８のドレイン端子とゲート端子を、それぞれダイオード接続する。
【００５５】
さらにトランジスタＮ７及びＮ８のソース端子間には、入力トランスコンダクタ１と同様に、トランスコンダクタンス値を調整するためのｎチャンネルＭＯＳトランジスタＮ９及びＮ１０の３極管領域トランジスタを接続している。
【００５６】
そして、出力トランスコンダクタ２の出力ノード、すなわちトランジスタＮ７及びＮ８の各ドレイン端子よりそれぞれ出力信号Ｖｏｎ，Ｖｏｎを取り出す。
【００５７】
トランジスタＮ５，Ｎ６，Ｎ１１，Ｎ１２の各ゲート端子にはそれぞれ電圧Ｖｂｃが印加されている。
【００５８】
また、入力及び出力トランスコンダクタ１，２のバイアス用電流源Ｉｓｎを構成するトランジスタＰ１とＰ３を直列接続するとともに、同じく電流源Ｉｓｐを構成するトランジスタＰ２とＰ４を直列接続する。そして、トランジスタＰ１とＰ２のソース端子を共通接続して、電圧Ｖｃｃを供給する電源と結合する。
【００５９】
また、トランジスタＮ７のドレイン端子と同相出力電圧を得る抵抗素子Ｒ１の一端を接続し、トランジスタＮ８のドレイン端子と同じく抵抗素子Ｒ２の一端を接続して、抵抗素子Ｒ１及びＲ２の他端を接続する。そして、抵抗素子Ｒ１とＲ２の接続中点をＣＭＦＢ回路３の入力ノードであるｎチャンネルＭＯＳトランジスタＮ１３のゲート端子に接続する。
【００６０】
ＣＭＦＢ回路３においては、トランジスタＮ１３と差動対をなすｎチャンネルＭＯＳトランジスタＮ１４のソース端子及びトランジスタＮ１３のソース端子を共通接続し、電圧Ｖｂｎが印加されるｎチャンネルＭＯＳトランジスタＮ１５を介してグラウンドに接続する。
【００６１】
差動対トランジスタＮ１３及びＮ１４のドレインノードを、ｐチャンネルＭＯＳトランジスタＰ５，Ｐ６，Ｐ７，Ｐ８から構成されるカレントミラー回路と接続する。すなわち、トランジスタＮ１３のドレイン端子を、トランジスタＰ７のドレイン端子と共通接続し、このトランジスタＰ７と直列に接続されたトランジスタＰ５を介して電圧Ｖｃｃが供給される電源に接続する。同様に、トランジスタＮ１４のドレイン端子を、トランジスタＰ８のドレイン端子と共通接続し、このトランジスタＰ８と直列に接続されたトランジスタＰ６を介して電源Ｖｃｃが供給される電源に接続する。さらにトランジスタＰ７のドレイン端子とトランジスタＰ５及びＰ６のゲート端子を接続する。
【００６２】
トランジスタＰ３及びＰ４、トランジスタＰ７とＰ８の各ゲート端子には電圧Ｖｂｐが印加される。また、トランジスタＮ１４のゲート端子には電圧源が接続され、同相出力電圧と比較される基準電位ＶＣＭが印加される。
【００６３】
上記差動対トランジスタの出力ノード、すなわちトランジスタＮ１４のドレイン端子を、入力及び出力トランスコンダクタ１，２のバイアス電流源のトランジスタＰ１及びＰ２のゲート端子に接続する。
【００６４】
そして、ＣＭＦＢループの位相補償回路として、容量素子Ｃ１をＣＭＦＢ回路３の出力ノードであるトランジスタＮ１４のドレイン端子と、出力トランスコンダクタ２のトランジスタＮ７のソース端子間に接続する。同様に、容量素子Ｃ２をトランジスタＮ１４のドレイン端子と、トランジスタＮ８のソース端子間に接続する。
【００６５】
上述した図２において、ＣＭＦＢ回路３は、まず、差動増幅回路の同相出力電位を検出する。これは抵抗素子Ｒ１とＲ２の中点電位によって得られ、基準電位ＶＣＭとの比較は差動対トランジスタＮ１３，Ｎ１４で行われる。そして、比較結果に応じて、すなわち同相出力電位が所望の基準電位に対し高いか低いかによって出力ノードにフィードバック同相電流が流される。なお、これはトランスコンダクタンスにバイアス電流を流している負荷トランジスタによって行われる。
【００６６】
図２の例と、従来の実施例との違いは、ミラー補償容量の一端がＣＭＦＢ回路３の出力ノードと接続され、他端が出力トランスコンダクタ２のソース端子と接続されることで、差動増幅回路の出力ノードには位相補償容量が接続されていない点である。このためミラー補償容量が直接の差動負荷容量とはならず、増幅回路の帯域を大きく制限することなく、安定なＣＭＦＢループを実現し、同相出力電位を所望の電位に設定することが可能となる。
【００６７】
なお、上述のように、通常はトランスコンダクタにバイアス電流を流している負荷トランジスタに対して行われる。したがって、図２の例では、ｐチャンネル側電流源のトランジスタＰ１，Ｐ２にフィードバックを掛けているが、ｎチャンネル側、すなわち、トランジスタＮ５，Ｎ６，Ｎ１１，Ｎ１２にフィードバックするようにしてもよい。
【００６８】
また、図２の具体的な回路例においては、入力トランスコンダクタ１及び出力トランスコンダクタ２のバイアス電流はそれぞれ、トランジスタＮ５、Ｎ６及びＮ１１、Ｎ１２で決まり、独立に可変していない。そこで、それぞれのゲート端子を独立バイアスし、その結果、入力トランスコンダクタ１及び出力トランスコンダクタ２のバイアス電流を独立可変とすることで、増幅率を可変する、すなわち可変ゲインアンプ（ＶＧＡ）として利用することも勿論可能である。この場合も当然、本発明を適用することができる。
【００６９】
また、三極管領域で動作するトランジスタＮ３，Ｎ４，Ｎ９，Ｎ１０は、各トランスコンダクタの線形性を向上させる目的で設置されているが、応用例に応じて、固定抵抗への置き換えや、また、これらを削除し入力差動対のソース端子同士を短絡接続するといった構成とすることもできる。
【００７０】
次に、図２に示した本発明の一実施の形態の変形例について説明する。図３は、本発明の一実施の形態の変形例を示す回路図である。本例の入力及び出力トランスコンダクタ１，２の構成は勿論のこと、ＣＭＦＢ回路の実現法に関しても複数の方法が考えられる。例えば、図２に示されているように、抵抗素子Ｒ１，Ｒ２で同相電位を得る代わりに、トランジスタＮ１３に相当する同相電位検出トランジスタを並列化し、正相・逆相出力端子をそれぞれ独立に同相電位検出トランジスタのゲート端子に接続してもよい。いずれにせよ基準同相電位ＶＣＭと同相出力電位を差動増幅回路で比較することができればよい。
【００７１】
具体的には、図３において、図２のＣＭＦＢ回路３の同相電位検出トランジスタＮ１３の代わりに、トランジスタＮ１３ｎ及びＮ１３ｐを並列化した構成のＣＭＦＢ回路１３を設ける。そして、出力トランスコンダクタ２のトランジスタＮ８のドレイン端子をトランジスタＮ１３ｐのゲート端子に接続し、トランジスタＮ７のドレイン端子をトランジスタＮ１３ｎのゲート端子に接続する。
【００７２】
上述のようにした場合、負荷抵抗がない分、差動増幅回路のゲインが下がらないという利点がある。
【００７３】
さらに、本発明の他の実施の形態の例について、図４及び図５を参照して説明する。図４は、本発明の他の実施の形態の概念を表す概略構成図である。図５は、本発明の他の実施の形態の回路構成を示す図である。
【００７４】
上述の図２及び図３の例では、差動信号について、線形化のための三極管動作トランジスタＮ９，Ｎ１０と並列に位相補償容量が見えることになり、これが差動増幅回路としての帯域を制限する。この本発明の他の実施の形態の例は、この問題を排除し更に帯域を延ばすものである。
【００７５】
従来例及び図２及び図３の例との違いは、図４に示すように、ミラー補償容量Ｃｃ２の一端がＣＭＦＢ回路３の出力ノードと接続され、その他端が差動増幅回路の同相出力電位を取り出すための抵抗中点と接続されることで、差動増幅回路の出力ノード、あるいは、線形化回路（ここではトランジスタＮ９，Ｎ１０）には位相補償容量が接続されていない点である。
【００７６】
具体的には、図５に示されるように、容量素子Ｃ３の一端をＣＭＦＢ回路３の出力ノードと接続するとともに、その他端を差動増幅回路の同相出力電位を取り出すための抵抗素子Ｒ１とＲ２の接続中点に接続する。同様に、容量素子Ｃ４の一端をＣＭＦＢ回路３の出力ノードと接続するとともに、その他端を差動増幅回路の同相出力電位を取り出すための抵抗素子Ｒ１とＲ２の接続中点に接続する。
【００７７】
このためミラー補償容量が直接、差動負荷容量とならず、また、一切の差動信号成分がＣＭＦＢループの位相補償容量に加わらない。このため増幅回路の帯域を大きく制限することなく、安定なＣＭＦＢループを実現し、同相出力電位を所望の電位に設定することが可能となる。その他は、図１〜図３を用いて説明した実施の形態の例と同様の作用効果を奏する。
【００７８】
図６に、従来及び本発明の各実施の形態におけるＣＭＦＢループのオープンループゲイン及び位相特性を示すとともに、図７に、従来及び本発明の各実施の形態における差動増幅回路のゲイン特性を示す。図６及び図７において、Ａ１は図１に示す一実施の形態の例の特性曲線、Ａ２は図４による他の実施の形態の例の特性曲線、Ｂは従来例の特性曲線を表している。
【００７９】
図６において、ゲインが０dBとなる周波数での位相を見たときに、上述の実施の形態ではいずれも、−１００度のラインより上側なので位相余裕は８０度以上もあり，十分安定（一般に、約６０度以上であれば安定していると考えられる）ことが読み取れる。すなわち、上述の実施の形態において、位相補償の方式を従来方式と変えたことによって、本来の位相補償目的に悪影響を及ぼすということがなく、十分な位相余裕が確保されており、安定なＣＭＦＢループが構成できている。なお、他の実施の形態の例によるゲイン・位相特性曲線が低域側にシフトしているが、これはどの程度高域まで（不要な）同相成分を抑圧できるかを示しているだけで、差動増幅回路としての帯域ではなく、ＣＭＦＢループの帯域がわずかに下がっているだけであり、問題ない。
【００８０】
また、図７において、従来例のバンド幅が２３０ＭＨｚ、一実施の形態の例（図１〜図３参照）のバンド幅が４４５ＭＨｚ、そして他の実施の形態の例（図４、図５参照）のバンド幅が７７５ＭＨｚとなっている。したがって、差動増幅回路の帯域が、従来例より一実施の形態の例が、さらにそれより他の実施の形態の例が大きく伸びており、本発明の目的である広帯域化が確かに達成できている、ということがいえる。
【００８１】
以上からわかるとおり、上述した本発明の差動増幅回路によれば、ＣＭＦＢループの安定性を保ちつつ、増幅回路としての帯域を大きく伸ばすことが可能となる。
【００８２】
斯かる本発明によれば、差動増幅回路の信号帯域を制限することなく、安定に、同相出力電位を所望の設定電位に設定することが出来るＣＭＦＢ位相補償方式を可能とし、結果として、消費電力や歪みなど他の一切の性能を犠牲にすることなく、差動増幅回路の帯域幅を広げることができる。
【００８３】
なお、上述した実施の形態の例の各トランジスタのｎチャンネルとｐチャンネルを入れ替えても同様の機能を持つ回路を構成することができ、同様の作用効果を得ることができる。
【００８４】
また、本発明は上述した実施の形態の例に限られるものではなく、本発明の要旨を逸脱することなくその他種々の構成を取り得ることは勿論である。
【図面の簡単な説明】
【００８５】
【図１】本発明の一実施の形態の例の概略構成を示す図である。
【図２】本発明の一実施の形態の例を示す回路図である。
【図３】本発明の一実施の形態の変形例を示す回路図である。
【図４】本発明の他の実施の形態の例の概略構成を示す図である。
【図５】本発明の他の実施の形態の例を示す回路図である。
【図６】従来及び本発明の各実施の形態におけるＣＭＦＢループのオープンループゲイン、位相特性を示す線図である。
【図７】従来及び本発明の各実施の形態における差動増幅回路のゲイン特性を示す線図である。
【図８】従来の増幅回路の一例の概略構成を示す図である。
【図９】従来の増幅回路の一例を示す図である。
【図１０】ＣＭＦＢループ小信号等価回路図である。
【図１１】ミラー補償を施した小信号等価回路図である。
【符号の説明】
【００８６】
１…入力トランスコンダクタ、２…出力トランスコンダクタ、３…同相フィードバック回路、Ｃ１，Ｃ２，Ｃ３，Ｃ４…（位相補償用）容量素子、Ｉｓｐ，Ｉｓｎ…電流源
【図１】
2005347949.tif 000003
【図２】
2005347949.tif 000004
【図３】
2005347949.tif 000005
【図４】
2005347949.tif 000006
【図５】
2005347949.tif 000007
【図６】
2005347949.tif 000008
【図７】
2005347949.tif 000009
【図８】
2005347949.tif 000010
【図９】
2005347949.tif 000011
【図１０】
2005347949.tif 000012
【図１１】
2005347949.tif 000013