(57)【要約】【課題】オン／オフ比を比較的大きく、かつドレイン電流を比較的大きくできる静電誘導トランジスタである。【解決手段】静電誘導トランジスタは、内部に複数のゲート１が形成されたチャネル形成領域としての活性層４と、活性層４を挟むように形成されたソース２とドレイン３を有する。各ゲート１は、電圧印加制御を受けてその周りへの空乏領域の伸縮を行なってチャネル形成領域内でのチャネルの形成状態を制御する様に、活性層４の中に形成される。各ゲート１のほぼ周り全体がチャネルのオン・オフに寄与できる様な一様さと密度で、複数のゲート１が活性層４の中に分布している。【選択図】図１
2005150327.tif 000002
【特許請求の範囲】
【請求項１】
内部に複数のゲートが形成されたチャネル形成領域としての活性層と、該活性層を挟むように形成されたソースとドレインを有する静電誘導トランジスタであって、前記各ゲートは、電圧印加制御を受けてその周りへの空乏領域の伸縮を行なってチャネル形成領域内でのチャネルの形成状態を制御する様に前記活性層の中に形成されるとともに、前記各ゲートのほぼ周り全体がチャネルのオン・オフに寄与できる様な一様さと密度で前記複数のゲートが該活性層の中に分布していることを特徴とする静電誘導トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電誘導トランジスタに関し、特に液晶駆動などに好適に用いられる静電誘導トランジスタに関するものである。
【背景技術】
【０００２】
液晶などの表示デバイスを駆動するためのトランジスタには、106程度の大きなオン／オフ比が必要とされる。この様なトランジスタの候補として静電誘導トランジスタがあり、その公知例としては、内部に導電性のチャネルの形成と絶縁性の空乏層の伸長を許す半導体領域としてのチャネル形成領域（活性層）に、図４（ｂ）および（ｃ）のように複数のゲート１が配列された構造（断面図）の静電誘導トランジスタがある（特許文献１参照）。また、最近では、フレキシブルな表示デバイスを駆動するために、活性層４に導電性の有機層を用いた図４（ａ）に示す様な静電誘導トランジスタも提案されている（非特許文献１参照）。
【特許文献１】特開昭６４−１９７７８号公報
【非特許文献１】工藤一浩他著、電子情報通信学会技術報告ＯＭＥ98−50
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、前述の非特許文献１に開示されている図４（ａ）のような構造（断面図）では、ゲート電圧を印加した時に形成されるチャネル長（図上下方向の長さ）が短いため、オン／オフ比はわずかに約50にすぎない。また、図４（ａ）に示すように、複数のゲート１がソース２およびドレイン３と平行に配置されている場合を考えると、キャリアは、ソース−ドレイン間を走行するので、ゲート電圧で制御されるチャネルの長さは、ほぼゲート１の厚みで決まり、図４（ａ）では、ゲート１の左右にチャネルが形成され、ゲート１の数が３個なので、チャネルの数はそれに相応するものになる。それぞれのゲート１が独立にチャネルを形成できるような配置であれば、ドレイン電流は、ゲート１が１個のときよりも大きくなる。しかし、チャネル長がゲート１の厚み程度と小さいため、十分な改善は望めない。
【０００４】
これに対して、チャネルがキャリアの走行方向（図上下方向の長さ）に沿って形成されるように工夫したのが、特許文献１の構成である図４（ｂ）および（ｃ）の構造である。しかし、この構造でも、チャネルが活性層４の一部にしか形成されないことに変わりはない。
【課題を解決するための手段】
【０００５】
上記課題に鑑み、本出願における発明の静電誘導トランジスタは、内部に複数のゲートが形成されたチャネル形成領域としての活性層と、該活性層を挟むように形成されたソースとドレインを有する静電誘導トランジスタであって、前記各ゲートは、電圧印加制御を受けてその周りへの空乏領域の伸縮を行なってチャネル形成領域内でのチャネルの形成状態を制御する様に活性層の中に形成されるとともに、前記各ゲートのほぼ周り全体がチャネルのオン・オフに寄与できる様な一様さと密度で前記複数のゲートが活性層の中に分布していることを特徴とする。このようにゲートを活性層内に一様に分布させたので、複数のゲートに対して印加電圧を揃って制御したときに、オン時にチャネルが活性層全体に分布するようにでき、オフ時に各ゲートのほぼ周り全体のチャネルを充分に狭窄できる。
【発明の効果】
【０００６】
上記のごとき本発明によれば、オン／オフ比を比較的大きく、かつドレイン電流を比較的大きくできる静電誘導トランジスタが実現される。
【発明を実施するための最良の形態】
【０００７】
本発明の静電誘導トランジスタの一実施形態の構造と特性について、図１、図２、図３を参照しながら説明する。図１は、本実施形態の静電誘導トランジスタの構造を模式的に示す断面図であり、同図において、１はゲート、２はソース、３はドレイン、４は活性層、６は基板である。図２は、本実施形態の静電誘導トランジスタの電流−電圧特性を示す図である。図３（ａ）は図１の静電誘導トランジスタのオン／オフ比のゲート数依存性を示す図、図３（ｂ）は図１の静電誘導トランジスタのドレイン電流のゲート数依存性を示す図である。
【０００８】
本実施形態の静電誘導トランジスタの詳細な構成を作製工程を説明しながら述べる。まず、ガラス基板６を用意する。つぎに、ガラス基板６上に、Alからなるソース２(厚さ0.3μm)、n+アモルファスシリコン層（厚さ50nm、不図示）、ｐ型アモルファスシリコン活性層４を形成した後、Crからなるゲート１を選択的に形成する。その後、アモルファスシリコン活性層４とゲート１の形成を繰り返し、再びn+アモルファスシリコン層（厚さ50nm、不図示）を形成してから、Alからなるドレイン３(厚さ0.3μm)を形成する。ゲート１個のサイズは、図上下方向の厚み0.5μm、図左右方向の長さ1μmとした。こうした複数のゲート１は、図１に示すように、ほぼ一様に適当な密度で分布させて形成される。
【０００９】
ソース２およびドレイン３の長さ（図紙面垂直方向）は3μmであり、ソース／ドレイン間距離（図上下方向）は6μmである。また、図左右方向のチャネル幅は10μmである。以上の作製工程で、材料系は上記に限られるわけではなく、活性層４としてポリシリコンやGaAsなどの半導体、あるいは導電性の有機層を用いてもよい。電極１、２、３についても、活性層４の材料に応じて選択すればよい。さらに、基板６もガラスに限定されるわけではなく、プラスチックなどの樹脂など、仕様を満たすものであれば何でもよい。製造方法についても、例えば自己組織化構造などを活性層４として用いて、その中にゲート１を埋め込んでもよい。さらに、各ゲート１の断面形状についても、図１の形状に限らない。
【００１０】
上記構成を有する本実施形態では、図１に示すようにゲート１を活性層４内にほぼ一様に適当な密度で分布させ、ゲート電圧を揃って制御したときに、チャネルが活性層４のほぼ全体に分布するようにした。こうすることで、大きなオン／オフ比と、オン状態での大きなドレイン電流を得ることができる。なお、ここでいう一様とは、活性層４のどの部分をとってもほぼ均一とみなすことができるという意味であり、ランダムな配置でも、周期的な配置でも構わない。勿論、各ゲート１のほぼ周り全体がチャネルのオン・オフに寄与できる様な一様さと密度で複数のゲート１が活性層４の中に分布している条件は満たす必要がある。
【００１１】
図３は、ゲート１を活性層４内に一様に配置したときの（ａ）オン／オフ比、及び（ｂ）ドレイン電流IDそれぞれのゲート数依存性を示す図である。オン／オフ比は、ドレイン電圧を10Ｖとした条件下における、ゲート電圧10Ｖのときのドレイン電流と、ゲート電圧0Ｖのときのドレイン電流の比で定義した。また、図３（ｂ）のドレイン電流は、ゲート電圧10Ｖ、ドレイン電圧10Ｖのときの値である。ここでは、上記した様に、活性層４としてｐ型アモルファスシリコン（図上下方向の厚み6μｍ）を用い、ゲート１個のサイズは、図上下方向の厚み0.5μm、図左右方向の長さ1μmとした。また、ソース２およびドレイン３の長さ（図紙面垂直方向）は3μmであり、活性層／ソース界面および活性層／ドレイン界面にはn+アモルファスシリコン活性層を挿入している（不図示）。
【００１２】
図３に示したように、ゲート１を活性層４内に一様に分布させた状態でゲート数を増やしていくと、オン／オフ比、ドレイン電流ともに飛躍的に増加し、活性層４内で一様にチャネルが形成される構成となったところで飽和する。こうして、ゲート１を活性層４内に一様に分布させることで、大きなオン／オフ比と大ドレイン電流の両方が満たされることが分かる。
【００１３】
ここで、本実施形態の静電誘導トランジスタの特性について説明する。図２は、本実施形態の静電誘導トランジスタの電流−電圧特性を示す図であり、同図において、（ａ）はドレイン電流とドレイン電圧との関係(パラメータはゲート電圧VG)、（ｂ）はドレイン電流とゲート電圧との関係(パラメータはドレイン電圧VD)を示している。図２（ａ）に示すように、ドレイン電圧VDが10V、ゲート電圧VGが10Vのとき、ドレイン電流IDは2.79×10‐8  Aであり、ソース／ドレイン間距離が6μmと大きく、チャネル幅が10μmと小さいにもかかわらず、大きな電流が得られた。図２（ｂ）に示すように、ドレイン電圧VDが10Vの場合、ゲート電圧VGが10Vと0Vのときのドレイン電流IDの比、すなわちオン／オフ比は2.17×1010であり、液晶などの表示デバイスを駆動するために必要なオン／オフ比106より十分大きく、仕様を満たしていることが分かる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係る静電誘導トランジスタの構造を示す断面図である。
【図２】本発明の一実施形態に係る静電誘導トランジスタの電流−電圧特性を示す図である。
【図３】本発明の一実施形態に係る静電誘導トランジスタのオン／オフ比とドレイン電流のゲート数に対する依存性を示す図である。
【図４】従来の静電誘導トランジスタの構造を示す断面図である。
【符号の説明】
【００１５】
１  ゲート
２  ソース
３  ドレイン
４  活性層
６  基板
【図１】
2005150327.tif 000003
【図４】
2005150327.tif 000004
【図２】
2005150327.tif 000005
【図３】
2005150327.tif 000006