(57)【要約】【課題】  生産性を向上させることができる表示装置とその製造方法の提供。【解決手段】  本発明に係る表示装置は、第１表示パネルは駆動チップから第１駆動信号の入力を受けて第１映像を表示する。第２表示パネルは、駆動チップから第２駆動信号の入力を受けて第２映像を表示する。ここで、第１表示パネルは単一膜で構成された第１データライン群、二重膜で構成された第１ゲートライン群、及び単一膜で構成されて第１表示パネルを第２表示パネルと電気的に連結する第２連結ライン群を含む。これにより、金属腐食を防止し、表示装置の生産性を向上させることができる。【選択図】    図２
2005196217.tif 000002
【特許請求の範囲】
【請求項１】
各種信号に応答して第１及び第２駆動信号を出力する駆動チップと、前記駆動チップから第１駆動信号の入力を受けて第１映像を表示する第１表示パネルと、前記駆動チップから前記第２駆動信号の入力を受けて第２映像を表示する第２表示パネルと、を含み、
前記第１表示パネルは、
二重膜で構成された第１ゲートライン群と、
前記第１ゲートライン群と交差し、単一膜で構成された第１データライン群と、
単一膜で構成されて前記駆動チップと前記第２表示パネルとを電気的に連結する第２連結ライン群と、
を含むことを特徴とする、表示装置。
【請求項２】
前記第１表示パネルは、前記第１ゲートライン群を覆うゲート絶縁膜を更に含み、
前記第１データライン群と第２連結ライン群は、前記ゲート絶縁膜上に具備されていることを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記第１ゲートライン群は、互いに異なる物質で構成された第１及び第２金属膜で形成され、
前記第２連結ライン群及び前記第１データライン群は、前記第１金属膜と同じ物質からなる第３金属膜で形成されていることを特徴とする、請求項２に記載の表示装置。
【請求項４】
前記第１及び第３金属膜は、クロム又はクロム合金からなり、
前記第２金属膜は、アルミニウム又はアルミニウム合金からなることを特徴とする、請求項３に記載の表示装置。
【請求項５】
前記第３金属膜の厚さは、前記第１金属膜の厚さよりも厚いことを特徴とする、請求項３に記載の表示装置。
【請求項６】
前記第２表示パネルは、
前記第１データライン群と電気的に連結された第２データライン群と、
前記第２データライン群と交差する第２ゲートライン群と、
を更に含むことを特徴とする、請求項１に記載の表示装置。
【請求項７】
前記第１及び第２表示パネルと結合して、前記第２駆動信号を前記第２表示パネルに提供する第２フレキシブル回路基板を更に含むことを特徴とする、請求項６に記載の表示装置。
【請求項８】
前記第２フレキシブル回路基板には、前記第２連結ライン群と前記第２ゲートライン群とを電気的に連結する第４連結ライン群が具備されていることを特徴とする、請求項７に記載の表示装置。
【請求項９】
前記第１駆動信号は、前記第１データライン群に印加される第１データ信号及び前記第１ゲートライン群に印加される第１ゲート信号を含み、
前記第２駆動信号は、前記第２データライン群に印加される第２データ信号及び前記第２ゲートライン群に印加される第２ゲート信号を含むことを特徴とする、請求項８に記載の表示装置。
【請求項１０】
前記第１表示パネルは、
前記第２連結ライン群の一端部に形成され、前記駆動チップと電気的に連結されて前記駆動チップから前記第２ゲート信号の入力を受ける入力パッドと、
前記第２連結ライン群の他端に形成され、前記第２連結ライン群と電気的に連結されて前記第２連結ライン群に前記第２ゲート信号を出力する出力パッドと、
を更に含むことを特徴とする、請求項９に記載の表示装置。
【請求項１１】
前記入力パッドは、単一膜で形成されていることを特徴とする、請求項１０に記載の表示装置。
【請求項１２】
前記出力パッドは、単一膜で形成されていることを特徴とする、請求項１０に記載の表示装置。
【請求項１３】
前記駆動チップは、
前記第１又は第２データ信号を出力するデータ駆動部と、
前記第１ゲート信号を出力するメイン駆動部と、
前記第２ゲート信号を出力するサブ駆動部と、
を含むことを特徴とする、請求項１に記載の表示装置。
【請求項１４】
前記駆動チップは、
第１共通電圧を出力する第１共通電圧発生部と、
第２共通電圧を出力する第２共通電圧発生部と、を更に含むことを特徴とする請求項１３に記載の表示装置。
【請求項１５】
前記第１表示パネルは、前記第１共通電圧が印加される第１共通電圧ラインと、前記第２共通電圧が印加される第６連結ラインと、を更に含み、
前記第２表示パネルは、前記第６連結ラインと電気的に連結されて前記第２共通電圧が印加される第２共通電圧ラインを更に含むことを特徴とする、請求項１４に記載の表示装置。
【請求項１６】
前記第１共通電圧ライン及び前記第６連結ラインは単一膜で形成されていることを特徴とする、請求項１５に記載の表示装置。
【請求項１７】
前記第１表示パネルの一側に付着され、外部から各種の信号の入力を受けて前記駆動チップに提供する第１フレキシブル回路基板を更に含むことを特徴とする、請求項１に記載の表示装置。
【請求項１８】
第１駆動信号の入力を受けて第１映像を表示する第１表示パネルを形成する段階と、前記第２駆動信号の入力を受けて第２映像を表示する第２表示パネルを形成する段階と、を含み、
前記第１表示パネルを形成する段階は、
第１金属膜及び第２金属膜を順次形成する段階と、
前記第１及び第２金属膜をパターニングして第１ゲートライン群を形成する段階と、
前記第１ゲートライン群を覆うゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に第３金属膜を形成する段階と、
前記第３金属膜をパターニングして、前記第１ゲートライン群と交差する第１データライン群及び駆動チップと電気的に連結される第２連結ライン群を形成する段階と、
を含むことを特徴とする、表示装置の製造方法。
【請求項１９】
前記第１及び第３金属膜を、クロム又はクロム合金で形成し、
前記第２金属膜を、アルミニウム又はアルミニウム合金で形成することを特徴とする、請求項１８に記載の表示装置の製造方法。
【請求項２０】
前記第３金属膜の厚さを、前記第１金属膜の厚さよりも厚く形成することを特徴とする、請求項１８に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び表示装置の製造方法に関する。
【背景技術】
【０００２】
携帯電話の表示パネルには、フリップ型表示パネルとフォルダー型表示パネルとがある。フリップ型表示パネルは、画像を表示する表示パネルが外部に露出されている。フォルダー型表示パネルは、表示パネルと携帯電話を操作するためのキー入力部がヒンジで連結されており、表示パネルとキー入力部が互いに対向するように結合している。
【０００３】
フォルダー型は、表示パネルの個数によって、一般フォルダー型とデュアルフォルダー型とに分類される。デュアルフォルダー型は、主画像を表示するメインパネルと待機画像（例えば、時間、日付、受信感度など）を表示するサブパネルとを有する。
【０００４】
メインパネルは、キー入力部と対向するように結合しているため外部には露出していない。サブパネルは、外部に露出しているため、使用者がメインパネルを確認しなくても待機情報を確認することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一般的に、メイン及びサブパネルは、データ信号を印加するためのデータ駆動チップと、ゲート信号を印加するためのゲート駆動チップとをそれぞれ具備する。
このように、データ駆動チップ及びゲート駆動チップがメインパネルとサブパネルに別々にそれぞれ具備されると、表示装置の全体的なサイズが増加してしまう。また、チップをそれぞれの表示パネルに実装するのに必要な工程時間が増加してしまう。そのため、工程上で不良発生率が増加して表示装置の生産性が低下する。
【０００６】
そこで、本発明は生産性を向上させるための表示装置を提供することを目的とする。
また、本発明は、前記の表示装置を製造するのに適用される方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明１は、駆動チップと、第１表示パネルと、第２表示パネルとを含む表示装置を提供する。駆動チップは、各種信号に応答して第１及び第２駆動信号を出力する。第１表示パネルは、前記駆動チップから第１駆動信号の入力を受けて第１映像を表示する。第２表示パネルは、前記駆動チップから前記第２駆動信号の入力を受けて第２映像を表示する。そして、前記第１表示パネルは、ゲートライン群と、第１データライン群と、第２連結ライン群とを含む。第１ゲートライン群は、二重膜の構成されている。第１データライン群は、前記第１ゲートライン群と交差し、単一膜で構成さている。第２連結ライン群は、単一膜で構成されて前記駆動チップと前記第２表示パネルとを電気的に連結している。これにより、連結ラインのガルバニック腐食を防止することができ、表示装置の生産性を向上させることができる。また、連結ラインを通じてサブパネルに提供される信号の遅延を防止することができる。
【０００８】
本発明２は、前記発明１において、前記第１表示パネルは、前記第１ゲートライン群を覆うゲート絶縁膜を更に含み、前記第１データライン群と第２連結ライン群は、前記ゲート絶縁膜上に具備されている表示装置を提供する。
【０００９】
本発明３は、前記発明２において、前記第１ゲートライン群は、互いに異なる物質で構成された第１及び第２金属膜で形成され、前記第２連結ライン群及び前記第１データライン群は、前記第１金属膜と同じ物質からなる第３金属膜で形成されている表示装置を提供する。これにより、前記第２連結ライン群及び前記第１データライン群のガルバニック腐食を防止することができ、表示装置の生産性を向上させることができる。
【００１０】
本発明４は、前記発明３において、前記第１及び第３金属膜は、クロム又はクロム合金からなり、前記第２金属膜は、アルミニウム又はアルミニウム合金からなる表示装置を提供する。
【００１１】
本発明５は、前記発明３において、前記第３金属膜の厚さは、前記第１金属膜の厚さよりも厚いことを特徴とする表示装置を提供する。即ち、前記第２連結ライン群及び前記第１データライン群が単一膜で構成されても膜の厚さは前記第１ゲートライン群と同等の厚さとなるため、連結ラインのライン抵抗を減少させることができる。これにより、連結ラインを通じてサブパネルに提供される信号の遅延を防止することができる。
【００１２】
本発明６は、前記発明１において、前記第２表示パネルは、前記第１データライン群と電気的に連結された第２データライン群と、前記第２データライン群と交差する第２ゲートライン群と、を更に含む表示装置を提供する。
【００１３】
本発明７は、前記発明６において、前記第１及び第２表示パネルと結合して、前記第２駆動信号を前記第２表示パネルに提供する第２フレキシブル回路基板と、を更に含む表示装置を提供する。
【００１４】
本発明８は、前記発明７において、前記第２フレキシブル回路基板には、前記第２連結ライン群と前記第２ゲートライン群とを電気的に連結する第４連結ライン群が具備されている表示装置を提供する。
【００１５】
本発明９は、前記発明８において、前記第１駆動信号は、前記第１データライン群に印加される第１データ信号及び前記第１ゲートライン群に印加される第１ゲート信号を含み、前記第２駆動信号は、前記第２データライン群に印加される第２データ信号及び前記第２ゲートライン群に印加される第２ゲート信号を含む表示装置を提供する。
【００１６】
本発明１０は、前記発明９において、前記第１表示パネルは、前記第２連結ライン群の一端部に形成され、前記駆動チップと電気的に連結されて前記駆動チップから前記第２ゲート信号の入力を受ける入力パッドと、前記第２連結ライン群の他端に形成され、前記第２連結ライン群と電気的に連結されて前記第２連結ライン群に前記第２ゲート信号を出力する出力パッドと、を更に含む表示装置を提供する。
【００１７】
本発明１１は、前記発明１０において、前記入力パッドは、単一膜で形成されている表示装置を提供する。これにより、入力パッドのガルバニック腐食を防止することができ、表示装置の生産性を向上させることができる。
【００１８】
本発明１２は、前記発明１０において、前記出力パッドは、単一膜で形成されている表示装置を提供する。これにより、出力パッドのガルバニック腐食を防止することができ、表示装置の生産性を向上させることができる。
【００１９】
本発明１３は、前記発明１において、前記駆動チップは、前記第１又は第２データ信号を出力するデータ駆動部と、前記第１ゲート信号を出力するメイン駆動部と、
前記第２ゲート信号を出力するサブ駆動部と、を含む表示装置を提供する。
【００２０】
本発明１４は、前記発明１３において、前記駆動チップは、第１共通電圧を出力する第１共通電圧発生部と、第２共通電圧を出力する第２共通電圧発生部と、を更に含む表示装置を提供する。
【００２１】
本発明１５は、前記発明１４において、前記第１表示パネルは、前記第１共通電圧が印加される第１共通電圧ラインと、前記第２共通電圧が印加される第６連結ラインと、を更に含み、前記第２表示パネルは、前記第６連結ラインと電気的に連結されて前記第２共通電圧が印加される第２共通電圧ラインを更に含む表示装置を提供する。
【００２２】
本発明１６は、前記発明１５において、前記第１共通電圧ライン及び前記第６連結ラインは単一膜で形成されている表示装置を提供する。これにより、前記第１共通電圧ライン及び前記第６連結ラインのガルバニック腐食を防止することができ、表示装置の生産性を向上させることができる。
【００２３】
本発明１７は、前記発明１において、前記第１表示パネルの一側に付着され、外部から各種の信号の入力を受けて前記駆動チップに提供する第１フレキシブル回路基板を更に含む表示装置を提供する。
【００２４】
また、前記課題を解決するために、本発明１８は、第１駆動信号の入力を受けて第１映像を表示する第１表示パネルを形成する段階と、前記第２駆動信号の入力を受けて第２映像を表示する第２表示パネルを形成する段階とを含む。そして、前記第１表示パネルを形成する段階は、第１金属膜及び第２金属膜を順次形成する段階と、前記第１及び第２金属膜をパターニングして第１ゲートライン群を形成する段階と、前記第１ゲートライン群を覆うゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に第３金属膜を形成する段階と、
前記第３金属膜をパターニングして、前記第１ゲートライン群と交差する第１データライン群及び駆動チップと電気的に連結される第２連結ライン群を形成する段階と、を含む表示装置の製造方法を提供する。これにより、連結ラインのガルバニック腐食を防止することができ、表示装置の生産性を向上させることができる。また、連結ラインを通じてサブパネルに提供される信号の遅延を防止することができる。
【００２５】
本発明１９は、前記発明１８において、前記第１及び第３金属膜を、クロム又はクロム合金で形成し、前記第２金属膜を、アルミニウム又はアルミニウム合金で形成する表示装置の製造方法を提供する。
【００２６】
本発明２０は、前記発明１８において、前記第３金属膜の厚さを、前記第１金属膜の厚さよりも厚く形成することを特徴とする表示装置の製造方法を提供する。即ち、前記第２連結ライン群及び前記第１データライン群が単一膜で構成されても膜の厚さは前記第１ゲートライン群と同等の厚さとなるため、連結ラインのライン抵抗を減少させることができる。これにより、連結ラインを通じてサブパネルに提供される信号の遅延を防止することができる。
【発明の効果】
【００２７】
本発明によると、第１表示パネルと第２表示パネルとを接続する第１連結ライン群が単一膜で構成される。これにより、連結ラインのガルバニック腐食を防止することができ、表示装置の生産性を向上させることができる。
【発明を実施するための最良の形態】
【００２８】
以下、添付した図面を参照して、本発明の実施形態をより詳細に説明する。
＜一実施形態＞
図１は、本発明の一実施形態によるデュアル液晶表示装置のブロック図である。図１のデュアル液晶表示装置４００は、メインパネル２００（第１表示パネルに相当）とサブパネル３００（第２表示パネルに相当）と駆動チップ２３０とを含む。メインパネル２００は主要情報を表示し、サブパネル３００は待機情報を表示するそして駆動チップ２３０は、前記メインパネル２００とサブパネル３００とを駆動させる。
【００２９】
駆動チップ２３０は、デュアル液晶表示装置４００の外部装置（ＣＰＵ）１００から原始映像信号（Ｏ−ＤＡＴＡ）及び原始制御信号（ＯＣＳ）を受信する。前記駆動チップ２３０は、前記原始映像信号（Ｏ−ＤＡＴＡ）及び原始制御信号（ＯＣＳ）に応答して、前記メインパネル２００とサブパネル３００とを駆動するための各種信号を出力する。前記駆動チップ２３０が出力する各種信号とは、メイン映像信号（Ｍ−ＤＡＴＡ）、サブ映像信号（Ｓ−ＤＡＴＡ）、メインゲート信号（Ｍ−ＧＳ）及びサブゲート信号（Ｓ−ＧＳ）である。
【００３０】
前記メインパネル２００は、前記駆動チップ２３０からメイン映像信号（Ｍ−ＤＡＴＡ）及びメインゲート信号（Ｍ−ＧＳ）が入力されてメイン映像を表示する。前記サブパネル３００は、前記駆動チップ２３０からサブ映像信号（Ｓ−ＤＡＴＡ）及びサブゲート信号（Ｓ−ＧＳ）が入力されてサブ映像を表示する。
【００３１】
図２は、本発明の第１実施形態に係るデュアル液晶表示装置４００を具体的に示した平面図である。また、
図２を参照すると、メインパネル２００は、メイン映像を表示する第１表示領域（ＤＡ１）と、前記第１表示領域（ＤＡ１）に隣接した第１周辺領域（ＰＡ１）とを含む。また、サブパネル３００は、サブ映像を表示するための第２表示領域（ＤＡ２）と、前記第２表示領域（ＤＡ２）に隣接した第２周辺領域（ＰＡ２）とを含む。
【００３２】
前記第１表示領域（ＤＡ１）には、ｎ個のゲートラインで構成された第１ゲートライン群（ＧＬ１−１〜ＧＬ１−ｎ）と、前記第１ゲートライン群（ＧＬ１−１〜ＧＬ１−ｎ）と直交するｍ個のデータラインで構成された第１データライン群（ＤＬ１−１〜ＤＬ１−ｍ）とが具備される。また、前記第２表示領域（ＤＡ２）には、ｉ個のゲートラインで構成された第２ゲートライン群（ＧＬ２−１〜ＧＬ２−ｉ）と、前記第２ゲートライン群（ＧＬ２−１〜ＧＬ２−ｉ）と直交するｊ個のデータラインで構成された第２データライン群（ＤＬ２−１〜ＤＬ２−ｊ）と、が具備される。
【００３３】
ここで、ｉ及びｎは２以上の自然数であり、ｉはｎよりは小さいか同じ数である（i≦ｎ）。ｊ及びｍは２以上の自然数であり、ｊはｍより小さいか同じ数である（ｊ≦ｍ）。また、ｉ、ｊ、ｎ及びｍは全て偶数とする。
【００３４】
前記メインパネル２００の大きさは、前記サブパネル３００の大きさより大きい。そのため、前記第１表示領域（ＤＡ１）の大きさも前記第２表示領域（ＤＡ２）の大きさより大きい。また、前記第１表示領域（ＤＡ１）の解像度は、前記第２表示領域（ＤＡ２）の解像度よりも高い。
【００３５】
前記メインパネル２００の第１周辺領域（ＰＡ１）は、第１及び第２結合領域（ＥＡ１、ＥＡ２）を含む。また、前記サブパネル３００の第２周辺領域（ＰＡ２）は、第３結合領域（ＥＡ３）を含む。
【００３６】
図３は、図２に図示されたＡ−Ａ’に沿って見た断面図である。図３の前記メインパネル２００は、第１下部基板２１０と、前記第１下部基板２１０と向い合う第１上部基板２２０と、記第１下部基板２１０と第１上部基板２２０との間に介在された第１液晶層（図示せず）と、で構成される。前記第１下部基板２１０の第１端部は前記第１上部基板２２０の第１端部より長く延長される。ここで、前記第１結合領域（ＥＡ１）は、前記第１上部基板２２０の第１端部と前記第１下部基板２１０の第１端部との間である。つまり、前記第１結合領域（ＥＡ１）は、前記第１上部基板２２０の第１端部と前記第１下部基板２１０の第１端部とで定義される。
【００３７】
前記第１結合領域（ＥＡ１）上には、前記メイン及びサブパネル２００、３００を駆動するための駆動チップ２３０が実装される。また、前記第１結合領域（ＥＡ１）には、第１フレキシブル回路基板２５０が付着される。第１フレキシブル回路基板２５０は、前記ＣＰＵ１００（図１に図示）から提供される原始映像信号（Ｏ−ＤＡＴＡ、図１に図示）及び原始制御信号（ＯＣＳ、図１に図示）を前記駆動チップ２３０に提供する。
【００３８】
図４は、図２に図示されたＢ−Ｂ’に沿って見た断面図である。図４を参照すると、前記第１下部基板２１０の第２端部は、前記第１上部基板２２０の第２端部より長く延長される。ここで、前記第２結合領域（ＥＡ２）は、前記第１上部基板２２０の第２端部と前記第１下部基板２１０の第２端部との間である。つまり、前記第２結合領域（ＥＡ２）は、前記第１上部基板２２０の第２端部と前記第１下部基板２１０の第２端部とで定義される。
【００３９】
一方、前記サブパネル３００は、第２下部基板３１０と、前記第２下部基板３１０と向い合う第２上部基板３２０と、前記第２下部基板３１０と第２上部基板３２０との間に介在された第２液晶層（図示せず）と、で構成される。前記第２下部基板３１０の第３端部は、前記第２上部基板３２０の第３端部より長く延長される。ここで、前記第３結合領域（ＥＡ３）は、前記第２上部基板３２０の第３端部と前記第２下部基板３１０の第３端部との間である。つまり、前記第３結合領域（ＥＡ３）は、前記第２上部基板３２０の第３端部と前記第２下部基板３１０の第３端部とで定義される。
【００４０】
第２結合領域（ＥＡ２）及び第３結合領域（ＥＡ３）には、第２フレキシブル回路基板３５０が付着している。具体的には、第２フレキシブル回路基板３５０の第４端部は、前記メインパネル２００の第２結合領域（ＥＡ２）に付着され、第５端部は、前記サブパネル３００の第３結合領域（ＥＡ３）に付着される。つまり、前記メインパネル２００及びサブパネル３００は、前記第２フレキシブル回路基板３５０によって互いに接続されている。そのため、前記駆動チップ２３０は前記メインパネル２００の第１結合領域（ＥＡ１）に実装されているが、前記駆動チップ２３０はさらに前記サブパネル３００を駆動することができる。
【００４１】
ところで、再び図２を参照すると、前記第２フレキシブル回路基板３５０には、前記第１データライン群（ＤＬ１−１〜ＤＬ１−ｍ）と前記第２データライン群（ＤＬ２−１〜ＤＬ２−ｊ）とを接続させる第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｊ）が具備される。
【００４２】
前記メインパネル２００には、前記駆動チップ２３０と電気的に連結された第２及び第３連結ライン群（ＣＬ２−１〜ＣＬ２−ｉ−１、ＣＬ２−２〜ＣＬ２−ｉ）が具備される。前記第２乃至第３連結ライン群（ＣＬ２−１〜ＣＬ２−ｉ−１、ＣＬ２−２〜ＣＬ２−ｉ）は前記メインパネル２００の前記第１周辺領域（ＰＡ１）内に具備される。また、前記第２フレキシブル回路基板３５０は、第４及び第５連結ライン群（ＣＬ４−１〜ＣＬ４−ｉ−１、ＣＬ４−２〜ＣＬ４−ｉ）を具備して、前記第２及び第３連結ライン群（ＣＬ２−１〜ＣＬ２−ｉ−１、ＣＬ２−２〜ＣＬ２−ｉ）と前記第２ゲートライン群（ＧＬ２−１〜ＧＬ２−ｉ）とを接続している。
【００４３】
前記駆動チップ２３０から出力された前記サブ映像信号（Ｓ−ＤＡＴＡ）は、前記第１データライン群（ＤＬ１−１〜ＤＬ１−ｍ）を通過した後、前記第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｊ）を通じて前記第２データライン群（ＤＬ２−１〜ＤＬ２−ｊ）に伝送される。また、前記駆動チップ２３０から出力された前記サブゲート信号（Ｓ−ＧＳ）は、前記第２及び第３連結ライン群（ＣＬ２−１〜ＣＬ２−ｉ−１、ＣＬ２−２〜ＣＬ２−ｉ）を通過した後、前記第４及び第５連結ライン群（ＣＬ４−１〜ＣＬ４−ｉ−１、ＣＬ４−２〜ＣＬ４−ｉ）を通じて前記第２ゲートライン群（ＧＬ２−１〜ＧＬ２−ｉ）に伝送される。
【００４４】
（駆動チップ）
図５は、図２に図示された駆動チップ２３０の内部構成を示したブロック図である。図５の駆動チップ２３０は、制御部２３１、メモリ部２３２、データ駆動部２３３、第１メイン駆動部２３４、第２メイン駆動部２３５、第１サブ駆動部２３６及び第２サブ駆動部２３７を含む。
【００４５】
前記制御部は、ＣＰＵ１００（図１に図示）から原始映像信号（Ｏ−ＤＡＴＡ）及び原始制御信号（ＯＣＳ）を受信する。そして、前記制御部２３１は、前記ＣＰＵ１００から受信された前記原始映像信号（Ｏ−ＤＡＴＡ）を前記メモリ部２３２に保存する（ＷＲＩＴＥ−ＤＡＴＡ）。その後、前記制御部２３１は、前記原始制御信号（ＯＣＳ）に応答して適切な時期に前記メモリ部２３２から映像信号をライン単位で読み込む（ＲＥＡＤ−ＤＡＴＡ）。
【００４６】
前記メモリ部２３２は、メイン保存領域及びサブ保存領域で構成されており、前記メモリ部２３２は、前記制御部２３１から提供される前記原始映像信号（Ｏ−ＤＡＴＡ）を前記メイン保存領域又は前記サブ保存領域に選択的に保存する。前記メイン保存領域に保存された前記原始映像信号（Ｏ−ＤＡＴＡ）はメイン映像信号（Ｍ−ＤＡＴＡ）であり、前記サブ保存領域に保存された前記原始映像信号（Ｏ−ＤＡＴＡ）はサブ映像信号（Ｓ−ＤＡＴＡ）である。
【００４７】
前記メインパネル２００を駆動する場合は、前記制御部２３１は、前記メモリ部２３２のメイン保存領域に保存されたメイン映像信号（Ｍ−ＤＡＴＡ）を前記データ駆動部２３３に提供する。その後、前記データ駆動部２３３は、前記メイン映像信号（Ｍ−ＤＡＴＡ）を前記メインパネル２００に具備された第１データライン群（ＤＬ１−１〜ＤＬ１−ｍ）に出力する。
【００４８】
前記第１メイン駆動部２３４は、前記制御部２３１から第１メイン制御信号（Ｍ−ＣＳ１）の入力を受けて前記第１ゲートライン群の一部（ＧＬ１−１〜ＧＬ１−ｎ−１）にメインゲート信号（Ｍ−ＧＳ，図１に図示）を出力する。前記第２メイン駆動部２３５は、前記制御部２３１から第２メイン制御信号（Ｍ−ＣＳ２）の入力を受けて前記第１ゲートライン群の残りの一部（ＧＬ１−２〜ＧＬ１−ｎ）に前記メインゲート信号（Ｍ−ＧＳ）を出力する。
【００４９】
ここで、前記第１ゲートライン群の一部（ＧＬ１−１〜ＧＬ１−ｎ−１）とは、ｎ個の第１ゲートラインのうち奇数番目のゲートラインの集合である。また、前記第１ゲートライン群の残りの一部（ＧＬ１−２〜ＧＬ１−ｎ）とは、ｎ個の第１ゲートラインのうち偶数番目のゲートラインの集合である。
【００５０】
一方、前記サブパネル３００を駆動する場合は、前記制御部２３１は、前記メモリ部２３２のサブ保存領域に保存されたサブ映像信号（Ｓ−ＤＡＴＡ）を前記データ駆動部２３３に提供する。その後、前記データ駆動部２３３は、前記サブ映像信号（Ｓ−ＤＡＴＡ）を出力する。出力された前記サブ映像信号（Ｓ−ＤＡＴＡ）は、第１データライン群（ＤＬ１−１〜ＤＬ１−ｍ）及び第１連結ライン群（ＣＬ１−１〜ＣＬ１−ｊ）を通じて第２でデータライン群（ＤＬ２−１〜ＤＬ２−ｊ）に出力される。
【００５１】
前記第１サブ駆動部２３６は、前記制御部２３１から第１サブ制御信号（Ｓ−ＣＳ１）の入力を受けて、前記第２ゲートライン群の一部（ＧＬ２−１〜ＧＬ２−ｉ−１）へサブゲート信号（Ｓ−ＧＳ、図１に図示）を出力する。前記第２サブ駆動部２３７は、前記制御部２３１から第２サブ制御信号（Ｓ−ＣＳ２）の入力を受けて前記第２ゲートライン群の残りの一部（ＧＬ２−２〜ＧＬ２−ｉ）へ前記サブゲート信号（Ｓ−ＧＳ）を出力する。
【００５２】
ここで、前記第２ゲートライン群の一部（ＧＬ２−１〜ＧＬ２−ｉ−１）は、ｉ個の第２ゲートラインのうち、奇数番目のゲートラインで構成された集合である。そして、出力されたサブ制御信号（Ｓ−ＧＳ）は第２連結ライン群（ＣＬ２−１〜ＣＬ２−ｉ―１）及び第４連結ライン群（ＣＬ４−１〜ＣＬ４−ｉ−１）を通して第２ゲートライン群の一部（ＣＬ２−１〜ＣＬ２−ｉ−１）に出力される。また、前記第２ゲートライン群の残りの一部（ＧＬ２−２〜ＧＬ２−ｉ）は、ｉ個の第２ゲートラインのうち偶数番目のゲートラインで構成された集合である。そして、出力されたサブゲート信号（Ｓ−ＧＳ）は、第３連結ライン群（ＣＬ２−２〜ＣＬ２−ｉ）及び第５連結ライン群（ＣＬ４−２〜ＣＬ４−ｉ）を通じての第２ゲートライン群の残りの一部（ＧＬ２−２〜ＧＬ２−ｉ）に出力される。
【００５３】
図６は、図２に図示されたＣ−Ｃ’に沿って見た断面図である。
図６を参照すると、第１ゲートライン群（ＧＬ１−ｎ−５、ＧＬ１−ｎ−３、ＧＬ１−ｎ−１）及び第２連結ライン群（ＣＬ２−ｉ−５、ＣＬ２−ｉ−３、ＣＬ２−ｉ−１）は、第１下部基板２１０上に具備される。前記第１ゲートライン群（ＧＬ１−ｎ−５、ＧＬ１−ｎ−３、ＧＬ１−ｎ−１）は、順次積層される第１及び第２金属膜（ＬＡ１，ＬＡ２）で構成され二重膜の構造を有する。一方、前記第２連結ライン群（ＣＬ２−ｉ−５、ＣＬ２−ｉ−３、ＣＬ２−ｉ−１）は、第３金属膜（ＬＡ３）のみで構成されて単一膜の構造を有する。
【００５４】
前記第１金属膜（ＬＡ１）は、クロム（Ｃｒ）又はクロム合金（Ｃｒ  ａｌｌｏｙ）からなり、前記第２金属膜（Ｌ２）は、アルミニウム（Ａｌ）及びアルミニウム合金（Ａｌ  ａｌｌｏｙ）からなる。また、前記第３金属膜（ＬＡ３）は、前記第１金属膜（ＬＡ１）と同様にクロム又はクロム合金からなる。
【００５５】
前記第１下部基板２１０上に前記第１ゲートライン群（ＧＬ１−ｎ−５、ＧＬ１−ｎ−３、ＧＬ１−ｎ−１）が形成されると、その上にゲート絶縁膜２１１が形成される。前記第２連結ライン群（ＣＬ２−ｉ−５、ＣＬ２−ｉ−３、ＣＬ２−ｉ−１）は、前記ゲート絶縁膜２１１上に具備される。その後、前記第２連結ライン群（ＣＬ２−ｉ−５、ＣＬ２−ｉ−３、ＣＬ２−ｉ−１）及びゲート絶縁膜２１１上には保護膜２１２が形成される。
【００５６】
一般的に、基板上にイオン化傾向が異なる二つの金属膜を順次形成し、これをパターニングしてラインを形成すると、パターニングの過程で二つの金属膜が接触するためガルバニック腐食が発生する。ガルバニック腐食とは、イオン化傾向が異なる２つの金属が接触することで生じる金属の腐食現象の１つであり、例えば銅と鉄が水中で接触すると金属腐食、いわゆるガルバニック腐食が生じる。このガルバニック腐食発生を抑制することにより、本発明の表示装置の生産性を向上させることができる。
【００５７】
本発明に係る液晶表示装置では、前記第１下部基板２１０上に前記第２連結ライン群（ＣＬ２−ｉ−５、ＣＬ２−ｉ−３、ＣＬ２−ｉ−１）を単一膜で形成するため、前記第２連結ライン群（ＣＬ２−ｉ−５、ＣＬ２−ｉ−３、ＣＬ２−ｉ−１）のガルバニック腐食を防止することができる。
【００５８】
また、前記第１金属膜（ＬＡ１）の厚さ（ｔ１）は１５００Åであり、前記第３金属膜（ＬＡ３）の厚さ（ｔ２）は２０００Åである。従って、前記第３金属膜（ＬＡ３）は前記第１金属膜（ＬＡ１）よりも厚い。
【００５９】
ここで、金属膜の抵抗値は金属膜の厚さに比例する。即ち、金属膜の厚さが暑いほど金属膜の抵抗値は大きくなる。本発明では、前記第３金属膜（ＬＡ３）は第１金属膜（ＬＡ１）よりも暑い。そして、前記第２連結ライン群（ＣＬ２−ｉ−５、ＣＬ２−ｉ−３、ＣＬ２−ｉ−１）は第３金属膜（ＬＡ３）の単一膜で形成されており、また前記第１ゲートライン群（ＧＬ１−ｎ−５、ＧＬ１−ｎ−３、ＧＬ１−ｎ−１）は第１及び第２金属膜（ＬＡ１、ＬＡ２）の二重膜で形成されている。従って、前記第２連結ライン群（ＣＬ２−ｉ−５、ＣＬ２−ｉ−３、ＣＬ２−ｉ−１）のライン抵抗は、前記第１ゲートライン群（ＧＬ１−ｎ−５、ＧＬ１−ｎ−３、ＧＬ１−ｎ−１）のライン抵抗よりも顕著に大きくなることを防止することができる。
【００６０】
各々のライン群に関するライン抵抗の差があまり大きくならないように差を縮めると、信号を伝送する際に生じる信号の伝送速度のばらつきを抑えることができる。従って、連結ラインを通じてサブパネルに提供される信号の遅延を防止することができる。
【００６１】
図７は、図２に図示されたＦ部分を拡大した図である。図７を参照すると、第１結合領域（ＥＡ１）には、第２連結ライン群（ＣＬ２−１〜ＣＬ２−ｉ−１）の第１端部から延長され、前記第２連結ライン群（ＣＬ２−１〜ＣＬ２−ｉ−１）の第１幅（ｗ１）より広い第２幅（ｗ２）を有する複数の第１入力パッド（ＩＰ１−１〜ＩＰ１−ｉ−１）が更に具備される。
【００６２】
図９は、図７に図示されたＤ−Ｄ’に沿って見た断面図である。図９を参照すると、駆動チップ２３０の下方には複数の出力端子（ＯＴ１〜ＯＴｉ−１）が具備されている。前記複数の第１入力パッド（ＩＰ１−１〜ＩＰ１−ｉ−１）は、異方性導電フィルム２７０を介して複数の出力端子（ＯＴ１〜ＯＴｉ−１）と電気的に接続されている。従って、前記複数の出力端子（ＯＴ１〜ＯＴｉ−１）から出力されたサブゲート信号（Ｓ−ＧＳ、図１に図示）は前記第２連結ライン群（ＣＬ２−１〜ＣＬ２−ｉ−１）に提供される。
【００６３】
ここで、前記複数の第１入力パッド（ＩＰ１−１〜ＩＰ１−ｉ−１）は、前記第２連結ライン群（ＣＬ２−１〜ＣＬ２−ｉ−１）と同じように単一膜で構成されている。
前記第１結合領域（ＥＡ１）に具備される複数の第１入力パッド（ＩＰ１−１〜ＩＰ１−ｉ−１）のように、ラインから延長しており外部から信号を受信するパッドは、外部に露出されているため、湿気が容易に浸透してしまう。パッドに浸透した湿気は、パッドのガルバニック腐食を加速させる。従って、パッドはラインよりもガルバニック腐食に対して更に脆弱である。
【００６４】
従って、前記複数の第１入力パッド（ＩＰ１−１〜ＩＰ１−ｉ−１）を単一膜として構成することで、前記複数の第１入力パッド（ＩＰ１−１〜ＩＰ１−ｉ−１）のガルバニック腐食を防止することができる。即ち、第１入力パッド（ＩＰ１−１〜ＩＰ１−ｉ−１）は１つの金属膜で形成されているため、異種金属の接触によるガルバニック腐食が防止できる。これにより、表示装置の生産性を向上させることができる。
【００６５】
図８は、図２に図示されたＧ部分を拡大した図である。図８を参照すると、第２結合領域（ＥＡ２）には、第２連結ライン群（ＣＬ２−１，ＣＬ２−３．．．）の第２端部から延長された複数の第１出力パッド（ＯＰ１−１，ＯＰ１−３．．．）が更に具備される。複数の第１出力パッド（ＯＰ１−１，ＯＰ１−３．．．）は、第二幅（ｗ２）を有する。第２幅（ｗ２）は、前記第２連結ライン群（ＣＬ２−１，ＣＬ２−３．．．）の第１幅（ｗ１）よりも広い。
【００６６】
図１０は、図８に図示されたＥ−Ｅ’に沿って見た断面図である。図１０を参照すると、第２フレキシブル回路基板３５０には、第４連結ライン群（ＣＬ４−１〜ＣＬ４−ｉ−１）の一端部から延長された複数の第２入力パッド（ＩＰ２−１，ＩＰ２−３．．．）が具備される。
【００６７】
前記下部基板２１０と第２フレキシブル回路基板３５０との間には、異方性導電フィルム２７０が介在している。前記異方性導電フィルム２７０は、前記第２結合領域（ＥＡ２）において前記複数の第１出力パッド（ＯＰ１−１，ＯＰ１−３．．．）と複数の第２入力パッド（ＩＰ２−１，ＩＰ２−３．．．）とを電気的に連結させる。
【００６８】
従って、前記第２連結ライン群（ＣＬ２−１，ＣＬ２−３．．．）に提供された前記サブゲート信号（Ｓ−ＧＳ）は、前記複数の第１出力パッド（ＯＰ１−１，ＯＰ１−３．．．）を通じて前記複数の第２入力パッド（ＩＰ２−１，ＩＰ２−３．．．）に印加される。
【００６９】
ここで、前記複数の第１出力パッド（ＯＰ１−１，ＯＰ１−３．．．）は、前記第２連結ライン群（ＣＬ２−１，ＣＬ２−ｉ−１）と同様に単一膜で形成されることで、前記複数の第１出力パッド（ＯＰ１−１，ＯＰ１−ｉ−１．．．）のガルバニック腐食を防止することができる。即ち、第１出力パッド（（ＯＰ１−１，ＯＰ１−３．．．）は１つの金属膜で形成されているため、異種金属の接触が原因で生じる金属の腐食が生じない。従って、表示装置の生産性を向上させることができる。
＜他の実施形態＞
図１１は、本発明の他の実施形態に係る駆動チップの内部の構成を示したブロック図である。図１１を参照すると、本発明の他の実施例による駆動チップ２４０は、第１及び第２共通電圧発生部２４８，２４９を更に含む他は、図５の一実施例に係る駆動チップ２３０と同様である。即ち、駆動チップ２４０は、制御部２４１、メモリ部２４２、データ駆動部２４３、第１メイン駆動部２４４、第２メイン駆動部２４５、第１サブ駆動部２４６、第２サブ駆動部２４７、第１及び第２共通電圧発生部２４８、２４９を含む。
【００７０】
前記第１共通電圧発生部２４８は、外部から電源電圧（Ｖｐ）の入力を受けると、第１共通電圧発生部２４８内部で電源電圧（Ｖｐ）を適切なレベルに変更させて第１共通電圧（Ｖｃｏｍ１）を出力する。前記第２共通電圧発生部２４９は、外部から電源電圧（Ｖｐ）の入力を受けると、第２共通電圧発生部２４９内部で電源電圧（Ｖｐ）を適切なレベルに変更させて第２共通電圧（Ｖｃｏｍ２）を出力する。ここで、前記第１共通電圧（Ｖｃｏｍ１）は、前記メインパネル２００に提供され、前記第２共通電圧（Ｖｃｏｍ２）は、前記サブパネル３００に提供される。
【００７１】
図１２は、図１１に図示された駆動チップを採用したデュアル液晶表示装置の平面図である。図１２を参照すると、デュアル液晶表示装置４００はメインパネル２００とサブパネル３００とを具備する。メインパネル２００には、第１共通電圧（Ｖｃｏｍ１）を印加するための第１共通電圧ライン（ＣＶＬ１）が具備されている。サブパネル３００には、第２共通電圧（Ｖｃｏｍ２）を印加するための第２共通電圧ライン（ＣＶＬ２）が具備されている。
【００７２】
また、前記メインパネル２００には、第６連結ライン（ＣＬ６）が具備されている。第６連結ライン（ＣＬ６）は、前記駆動チップ２４０と電気的に連結されており、駆動チップ２４０より前記第２共通電圧（Ｖｃｏｍ２）が入力される。。前記第２フレキシブル回路基板３５０には、前記第６連結ライン（ＣＬ６）と前記第２共通電圧ライン（ＣＶＬ２）とを電気的に連結する第７連結ライン（ＣＬ７）が具備されている。
【００７３】
従って、前記駆動チップ２４０から出力された前記第２共通電圧（Ｖｃｏｍ２）は、前記第６及び第７連結ライン（ＣＬ６，ＣＬ７）を通じて前記第２共通電圧ライン（ＣＶＬ２）に印加される。
【００７４】
図１３は、図１２に０図示されたＨ−Ｈ’に沿って見た断面図である。図１３図示されたように、前記第６連結ライン（ＣＬ６）は、第２及び第３連結ライン群（ＣＬ２−１〜ＣＬ２−ｉ−１、ＣＬ２−２〜ＣＬ２−ｉ、図５に図示）と同様に単一膜の構造を有する。これによって、前記第６連結ライン（ＣＬ６）のガルバニック腐食を防止することができる。即ち、第６連結ライン（ＣＬ６）は１つの金属膜で形成されているため、異種金属の接触が原因で生じる金属の腐食が生じない。従って、表示装置の生産性を向上させることができる。
【００７５】
図１４は、図１２に図示されたＩ−Ｉ’に沿って見た断面図である。図１４に図示されたように、第２結合領域（ＥＡ２）には、前記第６連結ライン（ＣＬ６）の一端部から延長された第２出力パッド（ＯＰ２−１）が更に具備される。第２出力パッド（ＯＰ２−１）は、前記第６連結ライン（ＣＬ６）の第１幅（ｗ１）より広い第２幅（ｗ２）を有する。
【００７６】
一方、前記第２フレキシブル回路基板３５０には、前記第７連結ライン（ＣＬ７）から延長され、前記第２出力パッド（ＯＰ２−１）と対応する第３入力パッド（ＩＰ３−１）が具備される。
【００７７】
前記第１下部基板２１０と第２フレキシブル回路基板３５０との間には、異方性導電フィルム２７０が介在している。前記第２出力パッド（ＯＰ２−１）と前記第３入力パッド（ＩＰ３−１）は、前記異方性導電フィルム２７０を介して電気的に連結されている。
【００７８】
従って、前記第２出力パッド（ＯＰ２−１）が単一膜で構成されることで、前記第２出力パッド（ＯＰ２−１）のガルバニック腐食を防止することができる。即ち、前記第３入力パッド（ＯＰ３−１）に浸透した湿気は、異方性導電フィルム２７０を介して前記第２出力パッド（ＯＰ２−１）へ浸透しても、第２出力パッド（ＯＰ２−１）は単一の金属膜で形成されているため、ガルバニック腐食を加速化させることがなく、金属腐食を防止できる。
【００７９】
断面図では具体的に提示しなかったが、図１２に図示された前記第１共通電圧ライン（ＣＶＬ１）は、前記第６連結ライン（ＣＬ６）及び第２出力パッド（ＯＰ２−１）と同様に単一膜で構成される。
＜製造過程＞
以下より、前述した液晶表示装置の製造過程について図を用いて説明する。図１５乃至図１９は、図６に図示された第１下部基板２１０の製造過程を示した工程図である。
【００８０】
先ず、図１５を参照すると、第１下部基板２１０上には、クロム又はクロム合金からなる第１金属膜（ＬＡ１）を形成する。次に、第１金属膜（ＬＡ１）上に、アルミニウム又はアルミニウム合金からなる第２金属膜（ＬＡ２）を形成する。
【００８１】
次に、図１６に図示するように、前記第１及び第２金属膜（ＬＡ１，ＬＡ２）を同時にパターニングして、前記第１下部基板２１０上に第１ゲートライン群（ＧＬ１−ｎ−５、ＧＬ１−ｎ−３、ＧＬ１−ｎ−１）を形成する。
【００８２】
次に、図１７に図示するように、前記第１ゲートライン群（ＧＬ１−ｎ−５、ＧＬ１−ｎ−３、ＧＬ１−ｎ−１）が形成された前記第１下部基板２１０上に、シリコン窒化膜（ＳｉＮｘ）又はシリコン酸化膜（ＳｉＯｘ）からなるゲート絶縁膜２１１を積層する。
【００８３】
次に、図１８に図示するように、前記ゲート絶縁膜２１１上に、第３金属膜（ＬＡ３）を形成する。そして、図１９に図示するように、前記第３金属膜（ＬＡ３）をパターニングした後、第１データライン群（図示せず）及び第２連結ライン群（ＣＬ２−ｉ−５、ＣＬ２−ｉ−３、ＣＬ２−ｉ−１）を形成する。
【００８４】
最後に、図６に示すように、前記ゲート絶縁膜２１１、第１データライン群及び第２連結ライン群（ＣＬ２−ｉ−５、ＣＬ２−ｉ−３、ＣＬ２−ｉ−１）を保護膜２１２によってカバーする。
【００８５】
このような表示装置と表示装置の製造方法によると、メインパネルは、外部からメイン及びサブ駆動信号を受信し、サブパネルと電気的に連結されてサブ駆動信号をサブパネルに提供する。ここで、メインパネルにはメインパネルとサブパネルを電気的に連結させて単一膜の構造を有する連結ラインが具備される。
【００８６】
従って、連結ラインのガルバニック腐食を防止することができ、それによって表示装置の生産性を向上させることができる。
また、連結ラインが単一膜で構成されても膜の厚さを増加させることで、連結ラインのライン抵抗を減少させることができ、それによって連結ラインを通じてサブパネルに提供される信号の遅延を防止することができる。
【００８７】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００８８】
【図１】本発明の一実施形態によるデュアル液晶表示装置のブロック図。
【図２】本発明の一実施形態によるデュアル液晶表示装置を具体的に示した平面図。
【図３】図２に図示されたＡ−Ａ’に沿って見た断面図。
【図４】図２に図示されたＢ−Ｂ’に沿って見た断面図。
【図５】図２に図示された駆動チップの内部構成を示したブロック図。
【図６】図２に図示されたＣ−Ｃ’に沿って見た断面図。
【図７】図２に図示されたＦ部分を拡大した拡大図。
【図８】図２に図示されたＧ部分を拡大した拡大図。
【図９】図７に図示されたＤ−Ｄ’に沿って見た断面図。
【図１０】図８に図示されたＥ−Ｅ’に沿って見た断面図。
【図１１】本発明の他の実施形態による駆動チップの内部構成を示したブロック図。
【図１２】図１１に図示された駆動チップを採用したデュアル液晶表示装置の平面図。
【図１３】図１２に図示されたＨ−Ｈ’に沿って見た断面図。
【図１４】図１２に図示されたＩ−Ｉ’に沿って見た断面図。
【図１５】図６に図示された第１下部基板の製造過程を示した工程図。
【図１６】図６に図示された第１下部基板の製造過程を示した工程図。
【図１７】図６に図示された第１下部基板の製造過程を示した工程図。
【図１８】図６に図示された第１下部基板の製造過程を示した工程図。
【図１９】図６に図示された第１下部基板の製造過程を示した工程図。
【符号の説明】
【００８９】
１００    ＣＰＵ
２００    メインパネル
２１０    第１下部基板
２１１    ゲート絶縁膜
２１２    保護膜
２２０    第１上部基板
２３０、２４０    駆動チップ
２３１、２４１    制御部
２３２，２４２    メモリ部
２３３、２４３    データ駆動部
２３４、２４４    第１メイン駆動部
２３５、２４５    第２メイン駆動部
２３６、２４６    第１サブ駆動部
２３７、２４７    第２サブ駆動部
２４８    第１共通電圧発生部
２４９    第２共通電圧発生部
２５０    第１フレキシブル回路基板
２７０    異方性導電フィルム
３００    サブパネル
３１０    第２下部基板
３２０    第２上部基板
３５０    第２フレキシブル回路基板
４００    デュアル液晶表示装置
【図１】
2005196217.tif 000003
【図２】
2005196217.tif 000004
【図３】
2005196217.tif 000005
【図４】
2005196217.tif 000006
【図５】
2005196217.tif 000007
【図６】
2005196217.tif 000008
【図７】
2005196217.tif 000009
【図８】
2005196217.tif 000010
【図９】
2005196217.tif 000011
【図１０】
2005196217.tif 000012
【図１１】
2005196217.tif 000013
【図１２】
2005196217.tif 000014
【図１３】
2005196217.tif 000015
【図１４】
2005196217.tif 000016
【図１５】
2005196217.tif 000017
【図１６】
2005196217.tif 000018
【図１７】
2005196217.tif 000019
【図１８】
2005196217.tif 000020
【図１９】
2005196217.tif 000021