(57)【要約】【課題】コントラスト特性の向上を図ると共に、特定階調でセルが点灯しない低放電を予防するようにしたＰＤＰの駆動方法及び装置を提供する。【解決手段】第ｎサブフィールドのリセット期間中にスキャン電極に第１書き込み電圧と消去電圧を供給してセルを初期化する第１段階と、第ｎ＋１サブフィールドのリセット期間中にサステイン電圧より高く前記第１書き込み電圧より低い第２書き込み電圧と前記消去電圧を前記スキャン電極に供給して前記セルを初期化する第２段階と、前記第ｎ及び第ｎ＋１サブフィールドのそれぞれでアドレス期間中に前記スキャン電極に前記スキャン電圧を供給し、アドレス電極に前記データ電圧を供給して前記セルを選択する第３段階と、前記第ｎ及び第ｎ＋１サブフィールドのそれぞれでサステイン期間中にサステイン電圧を前記スキャン電極及びサステイン電極に交互に供給する第４段階と、を含む。【選択図】図６
2005196194.tif 000002
【特許請求の範囲】
【請求項１】
第ｎサブフィールドのリセット期間中にスキャン電極に第１書き込み電圧と消去電圧を供給してセルを初期化する第１段階と、
第ｎ＋１サブフィールドのリセット期間中にサステイン電圧より高く前記第１書き込み電圧より低い第２書き込み電圧と前記消去電圧を前記スキャン電極に供給して前記セルを初期化する第２段階と、
前記第ｎ及び第ｎ＋１サブフィールドのそれぞれでアドレス期間中に前記スキャン電極に前記スキャン電圧を供給し、アドレス電極に前記データ電圧を供給して前記セルを選択する第３段階と、
前記第ｎ及び第ｎ＋１サブフィールドのそれぞれでサステイン期間中にサステイン電圧を前記スキャン電極及びサステイン電極に交互に供給する第４段階と、を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記第２段階において前記消去電圧に先立って前記サステイン電極にバイアス電圧を供給する段階をさらに含むことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記第１書き込み電圧は前記サステイン電圧であることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
第ｎサブフィールドのリセット期間中にスキャン電極に書き込み電圧と消去電圧を供給してセルを初期化する第１段階と、
第ｎ＋１サブフィールドのリセット期間中に前記書き込み電圧と前記消去電圧を前記スキャン電極に供給し、前記書き込み電圧の供給開始時点と前記消去電圧の供給開始時点との間でサステイン電極にバイアス電圧を供給して前記セルを初期化する第２段階と、
前記第ｎ及び第ｎ＋１サブフィールドのそれぞれでアドレス期間中に前記スキャン電極に前記スキャン電圧を供給し、アドレス電極に前記データ電圧を供給して前記セルを選択する第３段階と、
前記第ｎ及び第ｎ＋１サブフィールドのそれぞれでサステイン期間中に前記サステイン電圧を前記スキャン電極と前記サステイン電極に交互に供給する第４段階と、を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項５】
第ｎサブフィールドのリセット期間中にスキャン電極に第１書き込み電圧と第１消去電圧を供給し、第ｎ＋１サブフィールドのリセット期間中にサステイン電圧より高く前記第１書き込み電圧より低い第２書き込み電圧と第２消去電圧を前記スキャン電極に供給する第１駆動部と、
前記第ｎ及び第ｎ＋１サブフィールドのそれぞれでアドレス期間中に前記スキャン電極にスキャン電圧を供給し、アドレス電極にデータ電圧を供給する第２駆動部と、
前記第ｎ及び第ｎ＋１サブフィールドのそれぞれでサステイン期間中に前記スキャン電極とサステイン電極にサステイン電圧を交互に供給する第３駆動部と、を備えることを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項６】
前記第ｎ＋１サブフィールドのリセット期間内において前記第２消去電圧に先立って前記サステイン電極にバイアス電圧を供給する第４駆動部をさらに備えることを特徴とする請求項５記載のプラズマディスプレイパネルの駆動装置。
【請求項７】
前記第１書き込み電圧は前記サステイン電圧であることを特徴とする請求項５記載のプラズマディスプレイパネルの駆動装置。
【請求項８】
第ｎサブフィールドのリセット期間中にスキャン電極に書き込み電圧と消去電圧を供給すると共に、第ｎ＋１サブフィールドのリセット期間中に前記書き込み電圧と前記消去電圧を前記スキャン電極に供給し、前記書き込み電圧の供給開始時点と前記消去電圧の供給開始時点との間でサステイン電極にバイアス電圧を供給する第１駆動部と、
前記第ｎ及び第ｎ＋１サブフィールドのそれぞれでアドレス期間中に前記スキャン電極に前記スキャン電圧を供給し、アドレス電極に前記データ電圧を供給する第２駆動部と、
前記第ｎ及び第ｎ＋１サブフィールドのそれぞれでサステイン期間中に前記サステイン電圧を前記スキャン電極と前記サステイン電極に交互に供給する第３駆動部と、を備えることを特徴とするプラズマディスプレイパネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルに係り、特に、コントラスト特性の向上を図ると共に、特定階調でセルが点灯しない低放電を予防するようにしたプラズマディスプレイパネルの駆動方法及び装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（Plasma Display Panel：以下、「ＰＤＰ」という）は、 Ｈｅ＋Ｘｅ、Ｎｅ＋Ｘｅ、Ｈｅ＋Ｘｅ＋Ｎｅなどの不活性混合ガスの放電時に発生する紫外線によって蛍光体を発光させることにより、画像を表示する。このような ＰＤＰは、薄膜化と大型化が容易であるうえ、最近の技術開発に負って画質が向上している。
【０００３】
図１を参照すると、従来の３電極交流面放電型 ＰＤＰは、スキャン電極Ｙ１〜Ｙｎ及びサステイン電極Ｚと、スキャン電極Ｙ１〜Ｙｎ及びサステイン電極Ｚと直交するアドレス電極Ｘ１〜Ｘｍと、を備える。
【０００４】
スキャン電極Ｙ１〜Ｙｎ、サステイン電極Ｚ及びアドレス電極Ｘ１〜Ｘｍの交差部には、赤色、緑色及び青色のいずれか一つを表示するためのセル１が形成される。スキャン電極Ｙ１〜Ｙｎ及びサステイン電極Ｚは図示しない上部基板上に形成される。上部基板には図示しない誘電体層とＭｇＯ保護層が積層される。アドレス電極Ｘ１〜Ｘｍは図示しない下部基板上に形成される。下部基板上には水平に隣接したセル間の光学的、電気的混信を防止するための隔壁が形成される。下部基板と隔壁の表面には、真空紫外線によって励起されて可視光を放出する蛍光体が形成される。上部基板と下部基板との間の放電空間には、Ｈｅ＋Ｘｅ、Ｎｅ＋Ｘｅ、Ｈｅ＋Ｘｅ＋Ｎｅなどの放電に必要な不活性混合ガスが注入される。
【０００５】
ＰＤＰは、画像の階調を具現するために、一つのフレームを発光回数の異なる複数のサブフィールドに分けて時分割駆動を行う。各サブフィールドは、全画面を初期化するためのリセット期間と、走査ラインを選択して該選択された走査ラインでセルを選択するためのアドレス期間と、放電回数によって階調を具現するサステイン期間と、に分けられる。例えば、２５６階調で画像を表示しようとする場合、図２のように、１／６０秒に該当するフレーム期間１６.６７ｍｓは、８個のサブフィールドＳＦ１〜ＳＦ８に分けられる。８個のサブフィールドＳＦ１〜ＳＦ８のそれぞれは、前述したようにリセット期間、アドレス期間及びサステイン期間に分けられる。各サブフィールドのリセット期間とアドレス期間は各サブフィールド毎に同一である反面、サステイン期間とそれに割り当てられるサステインパルスの個数は各サブフィールドにおいて２ｎ（ｎ＝０、１、２、３、４、５、６、７）の割合で増加する。
【０００６】
図３は、ＰＤＰに適用される駆動波形の一例を示す。
【０００７】
図３を参照すると、従来のＰＤＰ駆動方法では、各サブフィールドＳＦn、ＳＦn＋１毎に上昇ランプ波形Ｒａｍｐ−ｕｐを利用してセットアップ放電を起こし、下降ランプ波形Ｒａｍｐ−ｄｎを利用してセットダウン放電を起こしてセルを初期化する。
【０００８】
各サブフィールドＳＦn、ＳＦn＋１のリセット期間では、すべてのスキャン電極Ｙに上昇ランプ波形Ｒａｍｐ−ｕｐが同時に供給される。これと同時に、サステイン電極Ｚとアドレス電極Ｘには０Ｖが供給される。上昇ランプ波形Ｒａｍｐ−ｕｐによって全画面のセル内においてスキャン電極Ｙとアドレス電極Ｘとの間と、スキャン電極Ｙとサステイン電極Ｚとの間とでは、セットアップ放電（Set-up discharge）が起こる。このセットアップ放電によってアドレス電極Ｘおよびサステイン電極Ｚ上には正極性（＋）の壁電荷が蓄積され、スキャン電極Ｙ上には負極性（−）の壁電荷が蓄積される。
【０００９】
上昇ランプ波形Ｒａｍｐ−ｕｐに次いで、その上昇ランプ波形Ｒａｍｐ−ｕｐのセットアップ電圧Ｖｓｅｔｕｐより低いサステイン電圧Ｖｓから落ち始めて負極性の特定電圧まで落ちる下降ランプ波形Ｒａｍｐ−ｄｎがスキャン電極Ｙに同時に供給される。これと同時に、サステイン電極Ｚには第１Ｚバイアス電圧Ｖｚ１が供給され、アドレス電極Ｘには０Ｖが供給される。第１Ｚバイアス電圧Ｖｚ１はサステイン電圧Ｖｓで定められる。下降ランプ波形Ｒａｍｐ−ｄｎが供給されるとき、スキャン電極Ｙとサステイン電極Ｚとの間でセットダウン放電（Set-down discharge）が起こる。このセットダウン放電によってセットアップ放電時に発生した壁電荷の中から、アドレス放電に不要な過剰壁電荷が消去される。
【００１０】
各サブフィールドＳＦn、ＳＦn＋１のアドレス期間では、負極性書き込み電圧−ＶｗのスキャンパルスＳｃｐがスキャン電極Ｙに順次供給されると同時に、そのスキャンパルスＳｃｐに同期される正極性データ電圧ＶｄのデータパルスＤｐがアドレス電極Ｘに供給される。スキャンパルスＳｃｐはサステイン電圧Ｖｓより低い正極性バイアス電圧−Ｖｗと負極性書き込み電圧−Ｖｗとの間でスイングされる。スキャンパルスＳｃｐおよびデータパルスＤｐの電圧とリセット期間に生成された壁電圧とが加えられることにより、データパルスＤｐが供給されるセル内では、アドレス放電が発生する。このアドレス期間中にサステイン電極Ｚには第１Ｚバイアス電圧Ｖｚ１より低い第２Ｚバイアス電圧Ｖｚ２が供給される。
【００１１】
各サブフィールドＳＦｎ、ＳＦｎ＋１のサステイン期間では、スキャン電極Ｙとサステイン電極Ｚにサステイン電圧ＶｓのサステインパルスＳｕｓｐが交互に供給される。アドレス放電によって選択されたセルは、セル内の壁電圧とサステイン電圧Ｖｓとが加えられることにより、各サステインパルスＳｕｓｐが供給される度にスキャン電極Ｙとサステイン電極Ｚとの間でサステイン放電、すなわち表示放電が発生する。このサステイン期間とサステインパルスＳｕｓｐの個数はサブフィールドに付与された輝度加重値によって変わることができる。
【００１２】
サステイン放電が終了した後に、セル内の残留電荷を消去するための消去信号がスキャン電極Ｙやサステイン電極Ｚに供給され得る。
【００１３】
図３のような駆動波形によれば、セットダウン放電が終了する時点ｔ１において下降ランプ波形Ｒａｍｐ−ｄｎのセットダウン電圧がスキャンパルスＳｃｐの負極性書き込み電圧−ＶｗよりΔＶだけ高い電位に固定される。下降ランプ波形Ｒａｍｐ−ｄｎにより、セットアップ放電によって過度に蓄積されたアドレス電極Ｘ上の正極性壁電荷が減少するので、下降ランプ波形Ｒａｍｐ−ｄｎのセットダウン電圧が負極性書き込み電圧−Ｖｗより高い電位で停止すると、その分、アドレス電極Ｘ上にさらに多くの正極性壁電荷が残留できる。このため、図３の駆動波形によれば、アドレス放電に必要な電圧Ｖｄ、−Ｖｗの低下が可能になることから、ＰＤＰを低電圧で駆動し得るという長所がある。図３におけるアドレス期間中にサステイン電極Ｚに印加される電圧をＶｚ２電位に低下させる理由は、セットダウン放電時のセットダウン電圧がΔＶだけ高くなることでサステイン電極Ｚ上に過剰残留してしまう正極性の壁電荷量を補償するためである。
【００１４】
図４はＰＤＰに適用される駆動波形の他の例を示す。
【００１５】
図４を参照すると、ｎ番目のサブフィールドＳＦｎはセットアップ放電とセットダウン放電でセルを初期化し、ｎ＋１番目のサブフィールドＳＦｎ＋１はセットアップ放電なしにセットダウン放電でセルを初期化する。
【００１６】
ｎ番目のサブフィールドＳＦｎとｎ＋１番目のサブフィールドＳＦｎ＋１のそれぞれでアドレス期間とサステイン期間は、図３の場合と実質的に同様である。
【００１７】
ｎ番目のサブフィールドＳＦｎのリセット期間では、上昇ランプ波形Ｒａｍｐ−ｕｐを利用してセットアップ放電を起こした後に、下降ランプ波形Ｒａｍｐ−ｄｎを利用してセットダウン放電を起こしてセルを初期化する。これに対して、ｎ＋１番目のサブフィールドＳＦｎ＋１は、スキャン電極Ｙの最後のサステインパルスと連結された下降ランプ波形Ｒａｍｐ−ｕｐをスキャン電極Ｙに印加してセルを初期化する。ｎ＋１番目のサブフィールドＳＦｎ＋１は、ｎ番目のサブフィールドＳＦｎの初期化とは異なり、セットアップ放電なしにサステイン放電が起こった後にセットダウン放電が起こる。このｎ＋１番目のサブフィールドＳＦｎ＋１のリセット期間中にはセットアップ放電がないので、ｎ番目のサブフィールドＳＦｎでサステイン放電が起こるオンセル（On-cell）からのみ光が放出されるため、すべてのサブフィールドでセットアップ放電が起こり、その結果、全セルから光が放出される図３の駆動波形に比べてコントラスト特性が高い。
【００１８】
ところが、図４のような駆動波形によっては、セットアップ放電のないサブフィールドのために空間的、時間的に空間電荷の量が少ない場合、点灯すべきオンセルが特定階調で点灯しない低放電現象が現れやすいという問題点がある。例えば、次の表１で階調‘４'のデータが供給されるセルは、第３サブフィールドＳＦ３でオンセルとして点灯すべきであるが、空間電荷がほとんどないから放電が起こらない可能性がある。また、階調‘８'のデータが供給されるセルは、第４サブフィールドＳＦ４でオンセルとして点灯すべきであるが、空間電荷がほとんどないから放電が起こらない可能性がある。図５は、図４の駆動波形でＰＤＰを駆動するときに特定階調で発生する低放電現象を示す。図５の‘Ｗ'はホワイト色度を示す。
【００１９】
【表１】
2005196194.tif 000003
【００２０】
表１において、‘１'は階調によってセルが点灯すべきサブフィールドであり、‘０'は階調によってセルが消灯すべきサブフィールドを示す。また、最上端行でカッコの中の数字は各サブフィールドに付与された輝度加重値を示す。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
本発明の目的は、このような問題点に鑑み、コントラスト特性の向上を図ると共に、特定階調でセルが点灯しない低放電を予防するようにしたＰＤＰの駆動方法及び装置を提供することにある。
【課題を解決するための手段】
【００２２】
本発明の実施例に係るＰＤＰの駆動方法は、第ｎサブフィールドのリセット期間中にスキャン電極に第１書き込み電圧と消去電圧を供給してセルを初期化する第１段階と、第ｎ＋１サブフィールドのリセット期間中にサステイン電圧より高く前記第１書き込み電圧より低い第２書き込み電圧と前記消去電圧を前記スキャン電極に供給して前記セルを初期化する第２段階と、前記第ｎ及び第ｎ＋１サブフィールドのそれぞれでアドレス期間中に前記スキャン電極に前記スキャン電圧を供給し、アドレス電極に前記データ電圧を供給して前記セルを選択する第３段階と、前記第ｎ及び第ｎ＋１サブフィールドのそれぞれでサステイン期間中にサステイン電圧を前記スキャン電極及びサステイン電極に交互に供給する第４段階と、を含む。
【００２３】
前記第２段階で前記消去電圧に先立って前記サステイン電極にバイアス電圧を供給する段階をさらに含む。
【００２４】
前記第１書き込み電圧は前記サステイン電圧であることを特徴とする。
【００２５】
本発明の他の実施例に係るＰＤＰの駆動方法は、第ｎサブフィールドのリセット期間中にスキャン電極に書き込み電圧と消去電圧を供給してセルを初期化する第１段階と、第ｎ＋１サブフィールドのリセット期間中に前記書き込み電圧と前記消去電圧を前記スキャン電極に供給し、前記書き込み電圧の供給開始時点と前記消去電圧の供給開始時点との間でサステイン電極にバイアス電圧を供給して前記セルを初期化する第２段階と、前記第ｎ及び第ｎ＋１サブフィールドのそれぞれでアドレス期間中に前記スキャン電極に前記スキャン電圧を供給し、アドレス電極に前記データ電圧を供給して前記セルを選択する第３段階と、前記第ｎ及び第ｎ＋１サブフィールドのそれぞれでサステイン期間中に前記サステイン電圧を前記スキャン電極と前記サステイン電極に交互に供給する第４段階と、を含む。
【００２６】
本発明の実施例に係るＰＤＰの駆動装置は、第ｎサブフィールドのリセット期間中にスキャン電極に第１書き込み電圧と第１消去電圧を供給し、第ｎ＋１サブフィールドのリセット期間中にサステイン電圧より高く前記第１書き込み電圧より低い第２書き込み電圧と第２消去電圧を前記スキャン電極に供給する第１駆動部と、前記第ｎ及び第ｎ＋１サブフィールドのそれぞれでアドレス期間中に前記スキャン電極にスキャン電圧を供給し、アドレス電極にデータ電圧を供給する第２駆動部と、前記第ｎ及び第ｎ＋１サブフィールドのそれぞれでサステイン期間中に前記スキャン電極とサステイン電極にサステイン電圧を交互に供給する第３駆動部と、を備える。
【００２７】
前記第ｎ＋１サブフィールドのリセット期間内において前記第２消去電圧に先立って前記サステイン電極にバイアス電圧を供給する第４駆動部をさらに備える。
【００２８】
前記第１書き込み電圧は前記サステイン電圧であることを特徴とする。
【００２９】
本発明の他の実施例に係るＰＤＰの駆動装置は、第ｎサブフィールドのリセット期間中にスキャン電極に書き込み電圧と消去電圧を供給すると共に、第ｎ＋１サブフィールドのリセット期間中に前記書き込み電圧と前記消去電圧を前記スキャン電極に供給し、前記書き込み電圧の供給開始時点と前記消去電圧の供給開始時点との間でサステイン電極にバイアス電圧を供給する第１駆動部と、前記第ｎ及び第ｎ＋１サブフィールドのそれぞれでアドレス期間中に前記スキャン電極に前記スキャン電圧を供給し、アドレス電極に前記データ電圧を供給する第２駆動部と、前記第ｎ及び第ｎ＋１サブフィールドのそれぞれでサステイン期間中に前記サステイン電圧を前記スキャン電極と前記サステイン電極に交互に供給する第３駆動部と、を備える。
【００３０】
上記目的の外に本発明の他の目的及び特徴は、添付図を参照した実施例についての説明を通じて明らかになるであろう。
【発明の効果】
【００３１】
本発明に係るＰＤＰの駆動方法及び装置は、フレーム期間を、セットアップ放電がある少なくとも一つ以上のサブフィールドと、セットアップ放電がない少なくとも一つ以上のサブフィールドとに時分割して映像を表示するにあたり、セットアップ放電がないサブフィールドにおいてリセット期間の初期にサステイン電圧より高い電圧で書き込み放電を行った後、壁電荷の消去を誘発するセットダウン放電でセルを初期化するか、スキャン電極にサステイン電圧が供給された直後にサステイン電極に正極性のバイアス電圧を供給してセットアップ放電が起こらないようにして、コントラスト特性の向上を図ると共に、特定階調でセルが点灯しない低放電を予防することができる。
【発明を実施するための最良の形態】
【００３２】
以下、図６〜図１０を参照して本発明の好適な実施例について説明する。
【００３３】
図６を参照すると、本発明の第１実施例に係るＰＤＰの駆動方法は、１フレーム期間を少なくとも一つ以上のｎ番目のサブフィールドＳＦｎと、少なくとも一つ以上のｎ＋１番目のサブフィールドＳＦｎ＋１とに時分割し、セットアップ放電がないｎ＋１番目のサブフィールドＳＦｎ＋１のリセット期間中、サステイン電圧Ｖｓより高いリセット電圧Ｖｒをスキャン電極Ｙに印加して発生する書き込み放電と、下降ランプ波形Ｒａｍｐ−ｄｎをスキャン電極Ｙに印加して発生するセットダウン放電とにより、セルを初期化する。
【００３４】
ｎ番目のサブフィールドＳＦｎのリセット期間では、スキャン電極Ｙにセットアップ電圧Ｖｓｅｔｕｐの上昇ランプ波形Ｒａｍｐ−ｕｐが供給される。これと同時に、サステイン電極Ｚとアドレス電極Ｘには０Ｖが供給される。上昇ランプ波形Ｒａｍｐ−ｕｐによって全画面のセル内でスキャン電極Ｙとアドレス電極Ｘとの間と、スキャン電極Ｙとサステイン電極Ｚとの間とでは、セットアップ放電が起こる。このセットアップ放電によってアドレス電極Ｘとサステイン電極Ｚ上には正極性の壁電荷が蓄積され、スキャン電極Ｙ上には負極性の壁電荷が蓄積される。上昇ランプ波形Ｒａｍｐ−ｕｐに次いで、サステイン電圧Ｖｓから第１負極性電圧−Ｖｙ１まで電圧が徐々に低下する下降ランプ波形Ｒａｍｐ−ｄｎがスキャン電極Ｙに供給される。この下降ランプ波形Ｒａｍｐ−ｄｎと同時に、サステイン電極Ｚにはバイアス電圧Ｖｚが供給され、アドレス電極Ｘには０Ｖが供給される。バイアス電圧Ｖｚはサステイン電圧Ｖｓで選択され得る。下降ランプ波形Ｒａｍｐ−ｄｎが供給される時、スキャン電極Ｙとサステイン電極Ｚの間でセットダウン放電が起こる。このセットダウン放電によってセットアップ放電の際に発生した壁電荷の中から、アドレス放電に不要な過剰壁電荷が消去される。
【００３５】
ｎ番目のサブフィールドＳＦｎのアドレス期間では、第１負極性電圧−Ｖｙ１より絶対値の高い第２負極性電圧−Ｖｙ２のスキャンパルスＳｃｐがスキャン電極Ｙに順次供給されると同時に、そのスキャンパルスＳｃｐに同期される正極性データ電圧ＶｄのデータパルスＤｐがアドレス電極Ｘに供給される。スキャンパルスＳｃｐおよびデータパルスＤｐの電圧とリセット期間に生成された壁電圧とが加えられることにより、データパルスＤｐが供給されるセル内ではアドレス放電が発生する。このアドレス期間中にサステイン電極Ｚにはバイアス電圧Ｖｚが供給される。
【００３６】
ｎ番目のサブフィールドＳＦｎのサステイン期間では、スキャン電極Ｙおよびサステイン電極Ｚにサステイン電圧ＶｓのサステインパルスＳｕｓｐが交互に供給される。アドレス放電によって選択されたセルは、セル内の壁電圧とサステイン電圧Ｖｓとが加えられることにより、各サステインパルスＳｕｓｐが供給される度にスキャン電極Ｙとサステイン電極Ｚとの間でサステイン放電が発生する。
【００３７】
ｎ＋１番目のサブフィールドＳＦｎ＋１のリセット期間では、スキャン電極Ｙにサステイン電圧Ｖｓより高くセットアップ電圧Ｖｓｅｔｕｐより低いリセット電圧Ｖｒが一定の時間供給された後、そのリセット電圧Ｖｒから第１負極性電圧−Ｖｙ１まで電圧が徐々に低下する下降ランプ波形Ｒａｍｐ−ｄｎがスキャン電極Ｙに供給される。リセット電圧Ｖｒがスキャン電極Ｙに供給されている間にサステイン電極Ｚとアドレス電極Ｘには０Ｖが供給される。下降ランプ波形Ｒａｍｐ−ｄｎがスキャン電極Ｙに供給されている間にサステイン電極Ｚにはバイアス電圧Ｖｚが供給され、アドレス電極Ｘには０Ｖが供給される。リセット電圧Ｖｒによってセル内では書き込み放電が起こる。この書き込み放電によってスキャン電極Ｙ上には負極性壁電荷が蓄積され、サステイン電極Ｚとアドレス電極Ｘ上には正極性壁電荷が蓄積される。下降ランプ波形Ｒａｍｐ−ｄｎによってセル内ではセットダウン放電が起こる。このセットダウン放電によってリセット電圧Ｖｒによる書き込み放電時に形成された壁電荷の中から、アドレス放電に不要な過剰壁電荷が消去される。
【００３８】
ｎ＋１番目のサブフィールドＳＦｎ＋１のアドレス期間では、第１負極性電圧−Ｖｙ１より絶対値の高い第２負極性電圧−Ｖｙ２のスキャンパルスＳｃｐがスキャン電極Ｙに順次供給されると同時に、そのスキャンパルスＳｃｐに同期される正極性データ電圧ＶｄのデータパルスＤｐがアドレス電極Ｘに供給される。スキャンパルスＳｃｐおよびデータパルスＤｐの電圧とリセット期間中に生成された壁電圧とが加えられることにより、データパルスＤｐが供給されるセル内ではアドレス放電が発生する。このアドレス期間中にサステイン電極Ｚにはバイアス電圧Ｖｚが供給される。
【００３９】
ｎ＋１番目のサブフィールドＳＦｎ＋１のサステイン期間では、スキャン電極Ｙとサステイン電極Ｚにサステイン電圧ＶｓのサステインパルスＳｕｓｐが交互に供給される。アドレス放電によって選択されたセルはセル内の壁電圧とサステイン電圧Ｖｓとが加えられることにより、各サステインパルスＳｕｓｐが供給される度にスキャン電極Ｙとサステイン電極Ｚとの間でサステイン放電が発生する。
【００４０】
本発明の第１実施例に係るＰＤＰの駆動方法は、セットアップ放電がないｎ＋１番目のサブフィールドＳＦｎ＋１においてサステイン電圧Ｖｓより高くセットアップ電圧Ｖｓｅｔｕｐより低いリセット電圧Ｖｒを利用して書き込み放電を起こすことにより、セル内に形成される壁電荷の量を増加させて、セットアップ放電がないときに発生する低放電を予防する。
【００４１】
図７及び図８は、本発明の第２実施例に係るＰＤＰの駆動方法を示す。
【００４２】
図７及び図８を参照すると、本発明の第２実施例に係るＰＤＰの駆動方法は、１フレーム期間を少なくとも一つ以上のｎ番目のサブフィールドＳＦｎと、少なくとも一つ以上のｎ＋１番目のサブフィールドＳＦｎ＋１とに時分割し、セットアップ放電がないｎ＋１番目のサブフィールドＳＦｎ＋１のリセット期間中にスキャン電極Ｙにサステイン電圧Ｖｓが供給されてから直ちにサステイン電極Ｚにバイアス電圧Ｖｚを供給して空間電荷の消滅を抑制する。
【００４３】
ｎ番目のサブフィールドＳＦｎでリセット期間に供給される波形とそれによる作用効果は、図６の場合と実質的に同様なので、その詳細な説明は省略する。また、ｎ番目のサブフィールドＳＦｎとｎ＋１番目のサブフィールドＳＦｎ＋１のそれぞれでアドレス期間とサステイン期間に供給される波形とそれによる作用効果は、図６の場合と実質的に同様なので、その詳細な説明は省略する。
【００４４】
ｎ＋１番目のサブフィールドＳＦｎ＋１のリセット期間では、スキャン電極Ｙにサステイン電圧Ｖｓが一定時間供給された後、そのサステイン電圧Ｖｓから第１負極性電圧−Ｖｙ１まで電圧が徐々に低下する下降ランプ波形Ｒａｍｐ−ｄｎがスキャン電極Ｙに印加される。スキャン電極Ｙにサステイン電圧Ｖｓが供給されてから直ちにスキャン電極Ｙ上の電圧がサステイン電圧Ｖｓで維持されている間にサステイン電極Ｚにバイアス電圧Ｖｚが供給される。バイアス電圧Ｖｚはサステイン電圧Ｖｓで選択され得る。言い換えれば、図８のようにスキャン電極Ｙにサステイン電圧Ｖｓが供給された時点からΔｔｙＺの時間が経過された後にサステイン電極Ｚにバイアス電圧Ｖｚが供給される。このバイアス電圧Ｖｚは、スキャン電極Ｙに供給されるサステイン電圧Ｖｓによって放電が起こってから直ちに供給されることにより、放電によって形成された空間電荷の消滅を抑制する。下降ランプ波形Ｒａｍｐ−ｄｎがスキャン電極Ｙに供給されている間にサステイン電極Ｚにはバイアス電圧Ｖｚが供給され、アドレス電極Ｘには０Ｖが供給される。スキャン電極Ｙに供給されるサステイン電圧Ｖｓによってセル内には放電が起こり、その結果、スキャン電極Ｙ上には負極性壁電荷が蓄積され、サステイン電極Ｚとアドレス電極Ｘ上には正極性壁電荷が蓄積される。下降ランプ波形Ｒａｍｐ−ｄｎによってセル内ではセットダウン放電が起こり、その結果、セル内の過剰壁電荷が消去される。
【００４５】
一方、図７及び図８のようにスキャン電極Ｙにサステイン電圧Ｖｓが供給された直後にＺバイアス電圧Ｖｚを供給することもでき、図６のようにスキャン電極Ｙにリセット電圧Ｖｒが供給された直後にＺバイアス電圧Ｖｚを供給することもできる。
【００４６】
結果的に、本発明に係るＰＤＰの駆動方法は、図９のような閉じた電圧カーブ（Voltage-Closed curve）からわかるように、セットアップ放電がないｎ＋１番目のサブフィールドＳＦｎ＋１で空間電荷がないとき、セルのΔＶだけ高くなる放電電圧の上昇を、スキャン電極Ｙの電圧を高めるか、サステイン電極Ｚに供給される正極性バイアス電圧Ｖｚの供給時点を繰り上げることにより補償する。図９において、縦軸はスキャン電極Ｙとアドレス電極Ｘとの間の放電電圧であり、横軸はサステイン電極Ｙとアドレス電極Ｘとの間の放電電圧である。
【００４７】
図１０は、本発明の実施例に係るＰＤＰの駆動装置を示す。
【００４８】
図１０を参照すると、本発明の実施例に係るＰＤＰの駆動装置は、ＰＤＰのアドレス電極Ｘ１〜Ｘｍにデータを供給するためのデータ駆動部１０２と、スキャン電極Ｙ１〜Ｙｎを駆動するためのスキャン駆動部１０３と、共通電極であるサステイン電極Ｚを駆動するためのサステイン駆動部１０４と、各駆動部１０２、１０３、１０４を制御するためのタイミングコントローラ１０１と、各駆動部１０２、１０３、１０４に必要な駆動電圧を供給するための駆動電圧発生部１０５と、を備える。
【００４９】
データ駆動部１０２には図示しない逆ガンマ補正回路、誤差拡散回路によって逆ガンマ補正及び誤差拡散した後、サブフィールドマッピング回路によって各サブフィールドにマッピングされたデータが供給される。このデータ駆動部１０２は、タイミングコントローラ１０１からのタイミング制御信号ＣＴＲＸに応答してデータをサンプリングしてラッチした後、そのデータをアドレス電極Ｘ１〜Ｘｍに供給する。
【００５０】
スキャン駆動部１０３は、タイミングコントローラ１０１の制御下でｎ番目のサブフィールドＳＦｎのリセット期間中に上昇ランプ波形Ｒａｍｐ−ｕｐと下降ランプ波形Ｒａｍｐ−ｄｎを、スキャン電極Ｙ１〜Ｙｎに供給し、ｎ＋１番目のサブフィールドＳＦｎ＋１のリセット期間中にサステイン電圧Ｖｓより高いリセット電圧Ｖｒと下降ランプ波形Ｒａｍｐ−ｄｎを、スキャン電極Ｙ１〜Ｙｎに供給する。また、スキャン駆動部１０３は、タイミングコントローラ１０１の制御下で各サブフィールドＳＦｎ、ＳＦｎ＋１のアドレス期間中にスキャンパルスＳｃｐをスキャン電極Ｙ１〜Ｙｎに順次供給し、サステイン期間中にサステインパルスＳｕｓｐをスキャン電極Ｙ１〜Ｙｎに供給する。
【００５１】
サステイン駆動部１０４は、タイミングコントローラ１０１の制御下でｎ番目のサブフィールドＳＦｎで下降ランプ波形Ｒａｍｐ−ｄｎ（ＳＬＰ１）が発生する期間とアドレス期間中にバイアス電圧Ｖｚをサステイン電極Ｚに供給し、ｎ＋１番目のサブフィールドＳＦｎ＋１でリセット電圧Ｖｒがスキャン電極Ｙに供給されて放電が起こってから直ちにバイアス電圧Ｖｚをサステイン電極Ｚに供給し、そのバイアス電圧Ｖｚを、下降ランプ波形Ｒａｍｐ−ｄｎ（ＳＬＰ２）が発生する期間とアドレス期間中にサステイン電極Ｚに持続的に供給する。また、サステイン駆動部１０４は、タイミングコントローラ１０１の制御下で各サブフィールドＳＦｎ、ＳＦｎ＋１のサステイン期間中にスキャン駆動部１２３と交互に動作して、サステインパルスＳｕｓｐをサステイン電極Ｚに供給する。
【００５２】
タイミングコントローラ１０１は、垂直／水平同期信号とクロック信号の入力を受け、駆動部１０２、１０３、１０４の動作タイミングと同期化を制御するためのタイミング制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを発生させ、そのタイミング制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを該当駆動部１０２、１０３、１０４に供給することにより、駆動部１０２、１０３、１０４を制御する。データ制御信号ＣＴＲＸには、データをサンプリングするためのサンプリングクロック、ラッチ制御信号、エネルギー回収回路と駆動スィッチ素子のオン／オフタイムを制御するためのスィッチ制御信号が含まれる。スキャン制御信号ＣＴＲＹには、スキャン駆動部１０３内のエネルギー回収回路と駆動スィッチ素子のオン／オフタイムを制御するためのスィッチ制御信号が含まれる。サステイン制御信号ＣＴＲＺには、サステイン駆動部１０４内のエネルギー回収回路と駆動スィッチ素子のオン／オフタイムを制御するためのスィッチ制御信号が含まれる。
【００５３】
駆動電圧発生部１０５は、セットアップ電圧Ｖｓｅｔｕｐ、スキャン電極Ｙの負極性電圧（−Ｖｙ１、−Ｖｙ２）、サステイン電圧Ｖｓ、リセット電圧Ｖｒ、データ電圧Ｖｄ、Ｚバイアス電圧Ｖｚなどを発生させる。このような駆動電圧は、放電ガスの組成や放電セル構造またはＰＤＰの周辺温度などによって変わることができる。
【００５４】
一方、本発明に係るＰＤＰの駆動方法及び装置は、入力映像の平均画像レベル（Average Picture Level）やデータロード（Load）または周辺温度によってリセット電圧Ｖｒの電圧レベルやＺバイアス電圧Ｖｚの供給時点を異ならせることができる。
【図面の簡単な説明】
【００５５】
【図１】従来の３電極交流面放電型プラズマディスプレイパネルの電極配置を概略的に示す図である。
【図２】２５６階調を具現するための８ビットデフォルトコードのフレーム構成を示す図である。
【図３】従来のＰＤＰを駆動するための駆動波形を示す波形図である。
【図４】従来のＰＤＰを駆動するための駆動波形を示す波形図である。
【図５】低放電の発生する階調の一例を示す図である。
【図６】本発明の第１実施例に係るプラズマディスプレイパネルの駆動方法を示す波形図である。
【図７】本発明の第２実施例に係るプラズマディスプレイパネルの駆動方法を示す波形図である。
【図８】図７に示した駆動波形でサステイン電極に供給されるバイアス電圧の供給時点を拡大して示す波形図である。
【図９】セットアップ放電がないサブフィールドで放電電圧の上昇を示す閉鎖電圧カーブを示す図である。
【図１０】本発明の実施例に係るプラズマディスプレイパネルの駆動装置を示すブロック図である。
【図１】
2005196194.tif 000004
【図８】
2005196194.tif 000005
【図９】
2005196194.tif 000006
【図２】
2005196194.tif 000007
【図３】
2005196194.tif 000008
【図４】
2005196194.tif 000009
【図５】
2005196194.tif 000010
【図６】
2005196194.tif 000011
【図７】
2005196194.tif 000012
【図１０】
2005196194.tif 000013