(57)【要約】【課題】  製品識別に用いるコードの形成位置を最適化することによって、額縁領域を縮小することが可能な表示装置およびそのような表示装置を備えた電子機器を提供するとともに、製造工程が単純な表示装置の製造方法を提供する。【解決手段】  透明基板の一面上に、複数の走査線と、走査線に交差する複数の信号線と、走査線と信号線との交差に対応してマトリクス状に配置された複数の画素電極と、画素電極に接続される複数のスイッチング素子とが形成されてなるアクティブマトリクス基板７を有する表示装置であって、透明基板の一面上に複数の外部端子群５９ａ、５９ｂが備えられ、隣接する外部端子群５９ａ、５９ｂ同士の間に製品識別情報を表すコード６３が設けられていることを特徴とする表示装置を採用する。【選択図】        図２
2005084508.tif 000002
【特許請求の範囲】
【請求項１】
透明基板の一面上に、複数の走査線と、該走査線に交差する複数の信号線と、前記走査線と前記信号線との交差に対応してマトリクス状に配置された複数の画素電極と、前記画素電極に接続される複数のスイッチング素子とが形成されてなるアクティブマトリクス基板を有する表示装置であって、
前記透明基板の前記一面上に複数の外部端子群が備えられ、隣接する前記外部端子群同士の間に製品識別情報を表すコードが設けられていることを特徴とする表示装置。
【請求項２】
前記コードが、非透過性膜により構成されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記コードが、前記透明基板の前記一面側に形成されていることを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
前記走査線と前記信号線と前記画素電極と前記スイッチング素子とによって表示素子部が構成され、前記コードを構成する非透過性膜が、前記表示素子部と同一の層で形成されていることを特徴とする請求項１ないし請求項３のいずれかに記載の表示装置。
【請求項５】
前記コードを構成する非透過性膜が、前記走査線と同一の層で形成されていることを特徴とする請求項４に記載の表示装置。
【請求項６】
前記コードを構成する非透過性膜が、前記信号線と同一の層で形成されていることを特徴とする請求項４に記載の表示装置。
【請求項７】
前記コードを構成する非透過性膜が、前記スイッチング素子を構成する半導体膜と同一の層で形成されていることを特徴とする請求項４ないし請求項６のいずれかに記載の表示装置。
【請求項８】
前記コードを構成する非透過性膜が前記一面側に露出されていることを特徴とする請求項４ないし請求項６のいずれかに記載の表示装置。
【請求項９】
請求項１ないし請求項８のいずれかに記載の表示装置を具備してなることを特徴とする電子機器。
【請求項１０】
透明基板の一面上に、複数の走査線と、該走査線に交差する複数の信号線と、前記走査線と前記信号線との交差に対応してマトリクス状に配置された複数の画素電極と、前記画素電極に接続される複数のスイッチング素子とが形成されてなるアクティブマトリクス基板を有し、前記透明基板の一面上に複数の外部端子群が備えられ、隣接する前記外部端子群どうしの間に製品識別情報を表すコードが設けられている表示装置の製造方法であって、
前記走査線と前記信号線と前記画素電極と前記スイッチング素子とからなる表示素子部を形成すると同時に、前記コードを構成する非透過性膜を前記表示素子部と同一の層に形成することを特徴とする表示装置の製造方法。
【請求項１１】
前記コードは、前記非透過性膜をレーザー加工法によってパターニングすることにより形成することを特徴とする請求項１０に記載の表示装置の製造方法。
【請求項１２】
前記コードは、前記非透過性膜をフォトリソグラフィ法によってパターニングすることにより形成することを特徴とする請求項１０に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び電子機器及び表示装置の製造方法に関し、特に製品識別情報を表すコードを備えた表示装置に関するものである。
【背景技術】
【０００２】
一般に液晶装置は一対の基板間に液晶層を封止して構成されるが、従来から当該基板の表面に、製品識別のための番号、文字、記号、若しくはバーコードを設けて、製品管理を行うことが一般的になっている。
【０００３】
図１６及び図１７に従来の液晶装置を示す。図１６に示すように、従来の液晶装置１５５は、一対の基板７、１８と、該基板７，１８の間に封止された図示略の液晶層を主体として構成されている。図１７に示すように、一方の基板７（アクティブマトリクス基板）の液晶層側には、シール材５６がその縁に沿って設けられており、その内側に並行して額縁としての遮光膜５７が設けられている。遮光膜５７に囲まれた領域が表示領域１５１とされ、それ以外の領域が額縁領域１５２とされている。表示領域１５１には、図示略の複数の走査線及び信号線と、走査線と信号線との交差に対応してマトリクス状に配置された図示略の複数の画素電極と、前記画素電極に接続される図示略の複数のスイッチング素子とが形成されている。
【０００４】
また、シール材５６の外側の領域には、データ線駆動回路５８および外部端子群１５９がアクティブマトリクス基板７の一辺に沿って設けられており、走査線駆動回路６０がこの一辺に隣接する２辺に沿って設けられている。アクティブマトリクス基板７の残る一辺には、表示領域１５１の両側に設けられた走査線駆動回路６０間をつなぐための複数の配線６１が設けられている。また、対向基板１８のコーナー部の少なくとも１箇所には、アクティブマトリクス基板７と対向基板１８との間で電気的導通をとるための導通材６２が設けられている。そして、シール材５６とほぼ同じ輪郭を持つ対向基板１８が当該シール材５６によりアクティブマトリクス基板７に固着されている。
【０００５】
更にシール材５６の外側の領域（額縁領域１５２）であって、外部端子群１５９の両側には、製品識別情報を表す２次元バーコード１６３、１６３が設けられている。２次元バーコード１６３は、例えば縦２ミリメートル、横２ミリメートルの寸法で形成されている。
【０００６】
また図１６に示すように、液晶装置１５５には、表示情報処理回路を含むＩＣチップ１３２１をポリイミドテープ１３２２上に実装してなるＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）１３２０が備えられている。このＴＣＰ１３２０は、ＦＰＣ基板１３２３によってアクティブマトリクス基板７の外部端子群１５９に接続されている。
【０００７】
また下記特許文献１には、基板の外部端子が設けられた側の裏面に、一次元バーコードを設けた液晶表示装置が開示されている。
【特許文献１】特開平５−３３３３２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、最近の液晶装置においては、薄型化や、狭額縁による表示領域の拡大化の要請が強くなっている。しかし、図１７に示すように、外部端子群１５９の両側に二次元バーコード１６３，１６３を設けるためには、アクティブマトリクス基板７の額縁領域１５２を広くしてバーコード１６３の設置スペースを確保する必要があった。このため、液晶装置１５５の狭額縁化が困難であるという問題があった。
【０００９】
また、特許文献１に記載された液晶表示装置のように、基板の外部端子が設けられた側の裏面にバーコードを設けるためには、基板の表面に外部端子を設けた上で更に裏面にバーコードを設けねばならず、液晶表示装置の製造工程が複雑になるという問題があった。
【００１０】
本発明は、前記事情に鑑みてなされたものであって、製品識別に用いるコードの形成位置を最適化することによって、額縁領域を縮小することが可能な表示装置およびそのような表示装置を備えた電子機器を提供するとともに、製造工程が単純な表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記の目的を達成するために、本発明は以下の構成を採用した。
本発明の表示装置は、透明基板の一面上に、複数の走査線と、該走査線に交差する複数の信号線と、前記走査線と前記信号線との交差に対応してマトリクス状に配置された複数の画素電極と、前記画素電極に接続される複数のスイッチング素子とが形成されてなるアクティブマトリクス基板を有する表示装置であって、前記透明基板の前記一面上に複数の外部端子群が備えられ、隣接する前記外部端子群どうしの間に製品識別情報を表すコードが設けられていることを特徴とする。
【００１２】
上記構成によれば、外部端子群を複数形成した上で、製品識別情報を表すコードを外部端子群の間に配置しているので、アクティブマトリクス基板上にコードの形成領域を確保する必要がなく、外部端子群同士の間のスペースを有効に利用することができ、額縁領域を縮小させることができる。
【００１３】
また本発明の表示装置は、先に記載の表示装置であって、前記コードが非透過性膜により構成されていることを特徴とする。この構成によれば、透明基板上に非透過性膜からなるコードが形成されるので、コードを容易に識別することができる。
【００１４】
また本発明の表示装置は、先に記載の表示装置であって、前記コードが、前記透明基板の前記一面側に形成されていることを特徴とする。この構成によれば、コードが外部端子群の形成面と同じ面に形成されるので、コードの確認を容易に行うことができる。
【００１５】
また本発明の表示装置は、先に記載の表示装置であって、前記走査線と前記信号線と前記画素電極と前記スイッチング素子とによって表示素子部が構成され、前記コードを構成する非透過性膜が、前記表示素子部と同一の層で形成されていることを特徴とする。この構成によれば、コードが容易に剥がれにくくなる。
【００１６】
また本発明の表示装置は、先に記載の表示装置であって、前記コードを構成する非透過性膜が前記走査線と同一の層で形成されていることを特徴とする。この構成は、スイッチング素子がトップゲート型の薄膜トランジスタの場合に特に好適に用いられる。即ち、トップゲート型の薄膜トランジスタであれば、ゲート線（走査線）が薄膜トランジスタの最上部に位置することになり、このゲート線と同一の層に非透過性膜を設けることで、コードを外部端子群の形成面と同じ面に現せることができる。
【００１７】
また本発明の表示装置は、先に記載の表示装置であって、前記コードを構成する非透過性膜が、前記信号線と同一の層で形成されていることを特徴とする。この構成は、スイッチング素子がボトムゲート型の薄膜トランジスタの場合に特に好適に用いられる。即ち、ボトムゲート型の薄膜トランジスタであれば、ソース線（信号線）が薄膜トランジスタの最上部に位置することになり、このソース線と同一の層に非透過性膜を設けることで、コードを外部端子群の形成面と同じ面に現せることができる。
【００１８】
また本発明の表示装置は、先に記載の表示装置であって、前記コードを構成する非透過性膜が前記スイッチング素子を構成する半導体膜と同一の層で形成されていることを特徴とする。この構成は、スイッチング素子がボトムゲート型、トップゲート型のいずれの薄膜トランジスタにも好適に用いられる。即ち、薄膜トランジスタの半導体層は、常にアクティブマトリクス基板寄りに位置しているので、この半導体層と同一の層に非透過性膜を設けることで、コードを外部端子群の形成面と反対面に現せることができる。
更に、走査線または信号線と同一の層に非透過性膜を設けることで、アクティブマトリクス基板の両面にコードを現すことができ、基板の両面からコードを確認することができる。
【００１９】
また本発明の表示装置は、先に記載の表示装置であって、前記コードを構成する非透過性膜が前記同一面側に露出されていることを特徴とする。この構成により、コードが絶縁膜などによって覆われることがなく、コードの確認を容易に行うことができる。
【００２０】
次に本発明の電子機器は、先のいずれかに記載の表示装置を具備してなることを特徴とする。この構成により、額縁領域が狭い表示装置を表示部として備えているので、表示面積が大きな電子機器を構成することができる。
【００２１】
次に本発明の表示装置の製造方法は、透明基板の一面上に、複数の走査線と、該走査線に交差する複数の信号線と、前記走査線と前記信号線との交差に対応してマトリクス状に配置された複数の画素電極と、前記画素電極に接続される複数のスイッチング素子とが形成されてなるアクティブマトリクス基板を有し、前記透明基板の前記一面上に複数の外部端子群が備えられ、隣接する前記外部端子群どうしの間に製品識別情報を表すコードが設けられている表示装置の製造方法であって、前記走査線と前記信号線と前記画素電極と前記スイッチング素子とからなる表示素子部を形成すると同時に、前記コードを構成する非透過性膜を前記表示素子部と同一の層に形成することを特徴とする。
【００２２】
上記の構成によれば、コードの形成を表示素子部の形成と同時に行うので、表示装置の製造工程を簡素化することができる。
【００２３】
また本発明の表示装置の製造方法では、前記非透過性膜をレーザー加工法によってパターニングすることにより前記コードを形成しても良く、前記非透過性膜をフォトリソグラフィ法によってパターニングすることにより前記コードを形成してもよい。
【００２４】
以上説明したように、本発明の表示装置によれば、製品識別情報を表すコードが外部端子群の間に配置されているので、アクティブマトリクス基板上にコードの形成領域を確保する必要がなく、外部端子群同士の間のスペースを有効に利用することができ、額縁領域を縮小させることができる。これにより、表示領域を相対的に広げることができる。
【発明を実施するための最良の形態】
【００２５】
（表示装置）
本発明の実施形態を、図面を参照して説明する。図１は本発明の実施形態の一例である表示装置を示す斜視図であり、図２は図１の表示装置のアクティブマトリクス基板と対向基板との位置関係を示す平面模式図であり、図３は図１の表示装置の回路構成を説明するための図であって、表示素子部を構成する複数の画素における各種素子、配線等の等価回路図である。また、図４は図１の表示装置の画素構成を説明するための図であって、信号線、走査線、画素電極等が形成されたアクティブマトリクス基板の画素を示す平面図である。また図５は、右側が表示領域のＴＦＴや蓄積容量を示す図４のＡ−Ａ'線に沿う断面図、中央が図４には示していない周辺回路領域のＴＦＴを示す断面図、左側が額縁領域に形成されたバーコードを示す断面図である。尚、これらの図１〜図５は表示装置の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の表示装置の寸法関係とは異なる場合がある。
【００２６】
図１に示すように、本実施形態の液晶装置（表示装置）５５は、一対の基板７、１８と、該基板７，１８の間に封止された図示略の液晶層を主体として構成されている。図２に示すように、一方の基板７（アクティブマトリクス基板）の液晶層側には、シール材５６がその縁に沿って設けられており、その内側に並行して額縁としての遮光膜５７が設けられている。遮光膜５７に囲まれた領域が表示領域１５１とされ、それ以外の領域が額縁領域１５２とされている。表示領域１５１には、後述する表示素子部が形成されている。即ち、複数の走査線及び信号線と、走査線と信号線との交差に対応してマトリクス状に配置された複数の画素電極と、画素電極に接続される複数のスイッチング素子とが形成されている。
【００２７】
また、シール材５６の外側の領域には、データ線駆動回路５８および２つの外部端子群５９ａ、５９ｂがアクティブマトリクス基板７の一辺に沿って設けられており、走査線駆動回路６０がこの一辺に隣接する２辺に沿って設けられている。外部端子群５９ａ、５９ｂは、データ線駆動回路５８及び走査線駆動回路（後述する）を、表示情報処理回路が備えられたＴＣＰ（後述する）に接続するためのものであり、数ミリメートルから数十ミリメートルの間隔をおいて設けられている。またアクティブマトリクス基板７の残る一辺には、表示領域１５１の両側に設けられた走査線駆動回路６０間をつなぐための複数の配線６１が設けられている。更に、対向基板１８のコーナー部の少なくとも１箇所には、アクティブマトリクス基板７と対向基板１８との間で電気的導通をとるための導通材６２が設けられている。そして、シール材５６とほぼ同じ輪郭を持つ対向基板１８が当該シール材５６によりアクティブマトリクス基板７に固着されている。
【００２８】
更にシール材５６の外側の領域（額縁領域１５２）であって、外部端子群５９ａ、５９ｂの間のスペースには、製品識別情報を表す２次元バーコード（コード）６３が設けられている。２次元バーコード６３は外部端子群５９ａ、５９ｂのほぼ中間に配置されている。また２次元バーコード６３は例えば縦２ミリメートル、横２ミリメートルの寸法で形成されている。２次元バーコード６３は、走査線、信号線、画素電極、スイッチング素子等からなる表示素子部（後述する）と同一の層に形成されている。
【００２９】
また図１に示すように、液晶装置５５には、表示情報処理回路を含むＩＣチップ３２１をポリイミドテープ３２２上に実装してなるＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）３２０が備えられている。このＴＣＰ３２０は、２つのＦＰＣ基板３２３、３２４によってアクティブマトリクス基板７の外部端子群５９ａ、５９ｂにそれぞれ接続されている。
【００３０】
次に図３に示すように、本実施の形態の液晶装置において、表示領域を構成するマトリクス状に形成された複数の画素は、画素電極１と当該画素電極１を制御するためのスイッチング用ＴＦＴ２（スイッチング素子）がマトリクス状に複数形成されており、画像信号を供給する信号線３が当該スイッチング用ＴＦＴ２のソース領域に電気的に接続されている。信号線３に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数の信号線３同士に対して、グループ毎に供給するようにしても良い。また、スイッチング用ＴＦＴ２のゲート電極に走査線４が電気的に接続されており、所定のタイミングで走査線４に対してパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極１は、スイッチング用ＴＦＴ２のドレイン領域に電気的に接続されており、スイッチング用ＴＦＴ２を一定期間だけそのスイッチを閉じることにより、信号線３から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００３１】
画素電極１を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板１８に形成された対向電極（後述する）との間で一定期間保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極１と対向電極との間に形成される液晶容量と並列に蓄積容量部５を付加する。本実施の形態ではこの蓄積容量部５がＰＭＯＳ構造の蓄積容量用ＴＦＴとなっている。符号６は、蓄積容量部５をなす蓄積容量用ＴＦＴのゲート線に相当する容量線である。この蓄積容量部５により、画素電極１の電圧はソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより保持特性はさらに改善され、コントラスト比の高い液晶装置が実現できる。
【００３２】
図４に示すように、液晶装置の一方の基板をなすアクティブマトリクス基板７上には、インジウム錫酸化物（Indium Tin Oxide, 以下、ＩＴＯと略記する）等の透明導電膜からなる複数の画素電極１（輪郭を破線で示す）がマトリクス状に配置されており、画素電極１の紙面縦方向に延びる辺に沿って信号線３（輪郭を２点鎖線で示す）が設けられ、紙面横方向に延びる辺に沿って走査線４および容量線６（ともに輪郭を実線で示す）が設けられ、信号線３と走査線４の交差点にスイッチング用ＴＦＴ２が設けられている。本実施の形態において、ポリシリコン膜からなる半導体層８（輪郭を１点鎖線で示す）は、信号線３と走査線４の交差点の近傍でＵ字状に形成されている。半導体層８の両端にはコンタクトホール９，１０が形成されており、一方のコンタクトホール９は信号線３と半導体層８のソース領域とを電気的に接続するソースコンタクトホールとなり、他方のコンタクトホール１０はドレイン電極１１（輪郭を２点鎖線で示す）と半導体層８のドレイン領域とを電気的に接続する第１ドレインコンタクトホールとなっている。ドレイン電極１１上の第１ドレインコンタクトホール１０が設けられた側と反対側の端部には、ドレイン電極１１と画素電極１とを電気的に接続するための画素コンタクトホール１２が形成されている。なお、ドレイン電極上の符号１３は、スイッチング用ＴＦＴ２の半導体層８と蓄積容量用ＴＦＴ１４の半導体層１５とをドレイン電極１１を介して電気的に接続するための第２ドレインコンタクトホールである（これについては後述する）。
【００３３】
本実施の形態におけるスイッチング用ＴＦＴ２は、ｎチャネル型ＴＦＴであって、Ｕ字状の半導体層８が走査線４と交差しており、半導体層８と走査線４が２回交差していることになるため、１つの半導体層上に２つのゲートを有するＴＦＴ、いわゆるデュアルゲート型ＴＦＴを構成している。
【００３４】
本実施の形態の場合、蓄積容量用ＴＦＴ１４を構成する半導体層１５はスイッチング用ＴＦＴ２を構成するＵ字状の半導体層８とは分離しており、容量線６に沿って紙面横方向に延びるとともに隣接する画素のソース線３に沿って紙面縦方向に逆Ｌ字状に延びている。また、容量線６は走査線４に沿って紙面横方向に並ぶ画素を貫くように延びるとともに、分岐した一部６ａが信号線３に沿って紙面縦方向に延びている。よって、半導体層１５と容量線６とは一部が平面的に重なっているが、容量線６が重なっていない部分の半導体層１５はｐ型不純物がイオン注入されたｐ型不純物拡散領域となっており、ｐＭＯＳトランジスタ構造をなしている。
【００３５】
本実施の形態の液晶装置は、図５に示すように、一対の透明基板１６，１７を有しており、その一方の基板１６をなすアクティブマトリクス基板７と、これに対向配置される他方の基板１７をなす対向基板１８とを備え、これら基板１６，１７間に液晶１９が挟持されている。透明基板１６，１７は、例えばガラス基板や石英基板からなるものである。
【００３６】
図５の右側に示すスイッチング用ＴＦＴ２においては、透明基板１６上に下地絶縁膜２０が設けられ、下地絶縁膜２０上には例えば膜厚５０ｎｍ程度のポリシリコン膜からなる半導体層８が設けられ、この半導体層８を覆うように膜厚５０〜１５０ｎｍ程度のゲート絶縁膜をなす絶縁薄膜２１が全面に形成されている。下地絶縁膜２０上には各画素電極１をスイッチング制御するスイッチング用ＴＦＴ２が設けられ、スイッチング用ＴＦＴ２は、クロム、アルミニウム等の金属からなる走査線４、当該走査線４からの電界によりチャネルが形成される半導体層８のチャネル領域２２、走査線４と半導体層８とを絶縁するゲート絶縁膜をなす絶縁薄膜２１、アルミニウム等の金属からなる信号線３、半導体層８のうちのｎ型不純物拡散領域であるソース領域２３およびドレイン領域２４を備えている。
【００３７】
また、走査線４上、絶縁薄膜２１上を含むアクティブマトリクス基板７上には、ソース領域２３へ通じるソースコンタクトホール９、ドレイン領域２４へ通じる第１ドレインコンタクトホール１０が各々形成された第１層間絶縁膜２５が形成され、第１層間絶縁膜２５上に信号線３が形成されている。つまり、信号線３は、第１層間絶縁膜２５を貫通するソースコンタクトホール９を介してソース領域２３に電気的に接続されている。
【００３８】
さらに、図５の右側に示すように、蓄積容量用ＴＦＴ１４においては、下地絶縁膜２０上にスイッチング用ＴＦＴ２の半導体層８と同一レイヤーの層からなる半導体層１５が設けられ、この半導体層１５が絶縁薄膜２１で覆われている。下地絶縁膜２０上には蓄積容量用ＴＦＴ１４が設けられ、蓄積容量用ＴＦＴ１４は、クロム、アルミニウム等の金属からなり、このＴＦＴ１４のゲート電極を構成する容量線６、当該容量線６からの電界によりチャネルが形成される半導体層１５のチャネル領域２６、容量線６と半導体層１５とを絶縁するゲート絶縁膜をなす絶縁薄膜２１、半導体層１５のｐ型不純物拡散領域２７を備えている。
【００３９】
このように、本実施の形態ではスイッチング用ＴＦＴ２がｎチャネルトランジスタ、蓄積容量用ＴＦＴ１４がｐチャネルトランジスタであるから、これらＴＦＴ２，１４の半導体層８，１５を連続して一体に形成することはできず、分離しなければならない。しかも、図１の等価回路図で示したように、これらＴＦＴ２，１４の半導体層８，１５同士は電気的に接続しなければならない。
【００４０】
そこで、第１層間絶縁膜２５上にはデータ線３と同一レイヤーの金属からなるドレイン電極１１が形成されている。このドレイン電極１１は、第１ドレインコンタクトホール１０を通じてスイッチング用ＴＦＴ２のｎ型不純物拡散領域（ドレイン領域２４）に接続されるとともに、第２ドレインコンタクトホール１３を通じて蓄積容量用ＴＦＴ１４のｐ型不純物拡散領域２７に接続されている。これにより、スイッチング用ＴＦＴ２のｎ型不純物拡散領域（ドレイン領域２４）と蓄積容量用ＴＦＴ１４のｐ型不純物拡散領域２７とが電気的に接続されている。
【００４１】
また、信号線３およびドレイン電極１１を覆うように第２層間絶縁膜２８が形成されており、第２層間絶縁膜２８を貫通してドレイン電極１１に達する画素コンタクトホール１２が形成されている。そして、画素コンタクトホール１２の部分でドレイン電極１１に電気的に接続されるＩＴＯ等の透明導電膜からなる画素電極１が設けられている。なお、第２層間絶縁膜２８は平坦化膜として用いられるものであり、例えば平坦性の高い樹脂膜の一種であるアクリル膜が膜厚２μｍ程度に厚く形成される。つまり、スイッチング用ＴＦＴ２のドレイン領域２４はドレイン電極１１を介して画素電極１と電気的に接続されている。
【００４２】
図５の中央に示す周辺回路領域においては、透明基板１６上に下地絶縁膜２０が設けられ、下地絶縁膜２０上に周辺回路を構成する周辺回路用ｎチャネルＴＦＴ２９および周辺回路用ｐチャネルＴＦＴ３０が設けられている。これら周辺回路用のＴＦＴ２９，３０も表示領域内のＴＦＴ２，１４と同時に形成されるため、その構成は同様である。
【００４３】
すなわち、周辺回路用ｎチャネルＴＦＴ２９は、下地絶縁膜２０上に半導体層３１が設けられ、この半導体層３１を覆うようにゲート絶縁膜をなす絶縁薄膜２１が形成され、絶縁薄膜２１上にゲート電極３２が形成されている。そして、ゲート電極３２を覆う第１層間絶縁膜２５上にソースコンタクトホール３３を通じて半導体層３１のソース領域３４に接続されたソース電極３５、ドレインコンタクトホール３６を通じてドレイン領域３７に接続されたドレイン電極３８がそれぞれ形成されている。同様に、周辺回路用ｐチャネルＴＦＴ３０は、下地絶縁膜２０上に半導体層３９が設けられ、この半導体層３９を覆うようにゲート絶縁膜をなす絶縁薄膜２１が形成され、絶縁薄膜２１上にゲート電極４０が形成されている。そして、ゲート電極４０を覆う第１層間絶縁膜２５上にソースコンタクトホール４１を通じて半導体層３９のソース領域４２に接続されたソース電極４３、ドレインコンタクトホール４４を通じてドレイン領域４５に接続されたドレイン電極４６がそれぞれ形成されている。
【００４４】
図５の左側に示す額縁領域においては、透明基板１６上に下地絶縁膜２０が設けられ、下地絶縁膜２０上に半導体層６４が設けられ、この半導体層６４を覆うように絶縁薄膜２１が形成され、絶縁薄膜２１上にバーコード６３を構成する複数の非透過性膜６５…がパターニングされて形成されている。この非透過性膜６５は前述の走査線４、容量線６、ゲート電極３２，４０と同一の層に形成されている。また、半導体層６４はＴＦＴ４、１４、２９，３０における半導体層８，１５、３１，３９と同一の層に形成されている。
【００４５】
そして、バーコード６３の形成領域以外の部分には、第１層間絶縁膜２５と第２層間絶縁膜２８が積層されている。即ち、バーコード６３を構成する非透過性膜６５上においては、層間絶縁膜２５，２８が取り除かれている。
【００４６】
下地絶縁膜２０、半導体層６４及び絶縁薄膜２１は比較的薄い膜であるため、光を透過しやすい透明膜になっている。一方、非透過性膜６５は走査線４等と同様にクロム、アルミニウム等の金属から構成されており、光を透過しない非透過性膜となっている。従って、透明基板１６及び下地絶縁膜２０等の上に非透過性膜６５…が形成されることで、非透過性膜６５…の輪郭を対向基板１８側から視認できるようになっている。このようにして、非透過性膜６５…によってパターニングされてなる２次元バーコード６３が、アクティブマトリクス基板７の対向基板１８側，即ち外部端子群５９ａ、５９ｂが形成された側に現されている。
【００４７】
他方、対向基板１８上には、例えば、クロム等の金属膜、樹脂ブラックレジスト等からなる第１遮光膜４７（ブラックマトリクス）が格子状に形成され、その上に、画素電極１と同様のＩＴＯ等の透明導電膜からなる対向電極４８が全面に形成されている。なお、アクティブマトリクス基板、対向基板１８ともに、液晶１９に接する面にはポリイミド等からなる配向膜４９，５０がそれぞれ設けられている。
【００４８】
上記の表示装置によれば、外部端子群５９ａ、５９ｂを複数形成した上で、製品識別情報を表すコード６３を外部端子群５９ａ、５９ｂの間に配置しているので、外部端子群５９ａ、５９ｂ同士の間のスペースを有効に利用することができ、アクティブマトリクス基板７上にコード６３の形成領域を確保する必要がなく、額縁領域１５２を縮小させることができる。例えば、本実施形態によれば、額縁領域１５２の幅を従来の表示装置よりも２ミリメートル以上狭めることができる。
また、コード６３を外部端子群５９ａ、５９ｂの間に配置するので、ＴＣＰ３２０を表示装置５５に接続した場合でもバーコード６３がＦＰＣ基板３２３，３２４によって隠されることがなく、コード６３を容易に確認できる。
【００４９】
また、透明基板７上に非透過性膜６５からなるコード６３が形成されるので、コード６３を容易に識別することができる。また、コード６３が外部端子群５９ａ、５９ｂの形成面と同じ面に形成されるので、コード６３の確認を容易に行うことができる。
また、コード６３を構成する非透過性膜６５が、表示素子部と同一の層、即ち走査線４と同一の層に形成されているので、コード６３が容易に剥がれにくくなる。
【００５０】
次に、本実施形態の別の例である表示装置について説明する。図６には、本実施形態の別の例である表示装置の断面模式図を示す。図６の右側が、別の例の表示装置の表示領域のＴＦＴや蓄積容量を示す断面図、中央が周辺回路領域のＴＦＴを示す断面図、左側が額縁領域に形成されたバーコードを示す断面図である。なお、図６の右側に示した表示領域のＴＦＴ及び蓄積容量と、図６の中央に示した周辺回路領域のＴＦＴの構造とは、図５の右側及び中央に示したＴＦＴ等と同一の構造であるので、ここではその説明を省略する。
【００５１】
図６の左側に示す額縁領域においては、透明基板１６上に下地絶縁膜２０が設けられ、下地絶縁膜２０上に半導体層６４が設けられ、この半導体層６４を覆うように絶縁薄膜２１が形成されている。更に絶縁薄膜２１上には第１層間絶縁膜２５が積層されている。そして、第１層間絶縁膜２５上に、バーコード６３を構成する複数の非透過性膜６７…がパターニングされて形成されている。この非透過性膜６７は前述の信号線３、ドレイン電極１１，３８，４６及びソース電極３５，４３と同一の層に形成されている。また、半導体層６４はＴＦＴ４、１４、２９，３０における半導体層８，１５、３１，３９と同一の層に形成されている。
【００５２】
そして、バーコード６３の形成領域以外の部分には、第２層間絶縁膜２８が積層されている。即ち、バーコード６３を構成する非透過性膜６７上においては、層間絶縁膜２８が取り除かれている。
【００５３】
このように、非透過性膜６７…がパターン形成されるとともに層間絶縁膜２８が取り除かれることで、非透過性膜６７…の輪郭を対向基板１８側から視認できるようになっている。このようにして、非透過性膜６７…によってパターニングされてなる２次元バーコード６３が、アクティブマトリクス基板７の対向基板１８側，即ち外部端子群５９ａ、５９ｂが形成された側に現されている。
【００５４】
上記の表示装置によれば、コード６３を構成する非透過性膜６７が、表示素子部と同一の層、即ち信号線３と同一の層に形成されているので、コード６３が容易に剥がれにくくなる。
【００５５】
次に、本実施形態の他の例である表示装置について説明する。図７には、本実施形態の別の例である表示装置の断面模式図を示す。図７の右側が、他の例の表示装置の表示領域のＴＦＴや蓄積容量を示す断面図、中央が周辺回路領域のＴＦＴを示す断面図、左側が額縁領域に形成されたバーコードを示す断面図である。なお、図７の右側に示した表示領域のＴＦＴ及び蓄積容量と、図７の中央に示した周辺回路領域のＴＦＴの構造とは、図５及び図６の右側及び中央に示したＴＦＴ等と同一の構造であるので、ここではその説明を省略する。
【００５６】
図７の左側に示す額縁領域においては、透明基板１６上に下地絶縁膜２０が設けられ、下地絶縁膜２０上にバーコード６３を構成する複数の非透過性膜６８…がパターニングされて形成されている。この非透過性膜６８は前述のＴＦＴ４、１４、２９，３０における半導体層８，１５、３１，３９と同一の層に形成されている。
また、非透過性膜６８…を覆うように絶縁薄膜２１が形成され、絶縁薄膜２１上にバーコード６３を構成する複数の別の非透過性膜６９…がパターニングされて形成されている。この非透過性膜６９は前述の走査線４、容量線６、ゲート電極３２，４０と同一の層に形成されている。
【００５７】
そして、バーコード６３の形成領域以外の部分には、第１層間絶縁膜２５と第２層間絶縁膜２８が積層されている。即ち、バーコード６３を構成する非透過性膜６９上においては、層間絶縁膜２５，２８が取り除かれている。
【００５８】
このように、透明基板１６の近くにバーコード６３を構成する非透過性膜６８…が形成されることで、非透過性膜６８…の輪郭を透明基板１６側から視認できるようになっている。
また、下地絶縁膜２０及び絶縁薄膜２１は比較的薄い膜であるため、光を透過しやすい透明膜になっている。このため、走査線４等と同じ金属から構成される非透過性膜６９…が絶縁薄膜２１上に形成されることで、非透過性膜６９…の輪郭を対向基板１８側から視認できるようになっている。
このようにして、非透過性膜６８…及び６９…によってパターニングされてなる２次元バーコード６３が、アクティブマトリクス基板７の両面に現されている。
【００５９】
上記の表示装置によれば、走査線４及び半導体層８，１５、３１，３９と同一の層に非透過性膜６８…、６９…をそれぞれ設けることで、アクティブマトリクス基板７の両面にバーコード６３を現すことができ、基板７の両面からバーコード６３を確認することができる。
【００６０】
次に、本実施形態のその他の例である表示装置について説明する。図８は、本実施形態のその他の例である表示装置のアクティブマトリクス基板と対向基板との位置関係を示す平面模式図である。なお、図８に示した表示装置の構成要素の内、図２に示した表示装置と同一の構成要素には同一の符号を付してその説明を省略する。
【００６１】
図８に示す表示装置では、外部端子群５９ａ、５９ｂの間に検査用電極群７０、７０が設けられ、更に検査用電極群７０，７０の間のスペースに、製品識別情報を表す２次元バーコード（コード）６３が設けられている。２次元バーコード６３は検査用電極群７０，７０のほぼ中間に配置されている。なお、検査用電極群７０，７０は表示装置の製造工程において表示装置の品質検査の際に用いられるものである。
このように、本発明の表示装置では、外部端子群５９ａ、５９ｂの間に検査用電極群７０、７０を設け、更に検査用電極群７０，７０の間に２次元バーコード（コード）６３を設けた構成であっても良い。
【００６２】
次に、表示装置の製造方法を図面を参照して説明する。図９には図５に示した表示装置を構成する２枚の基板のうち、特にアクティブマトリクス基板７の製造プロセスを示す工程断面図である。
【００６３】
工程図の例示を省略するが、まず最初に、ガラス基板等の透明基板１６上に下地絶縁膜２０を形成し、その上に膜厚５０ｎｍ程度のポリシリコン層を形成する。そして、形成されたポリシリコン層を上述した各半導体層８，１５，３１，３９のパターンとなるようにパターニングし、その上に例えば膜厚５０〜１５０ｎｍ程度の絶縁薄膜２１を形成する。なお、額縁領域におけるポリシリコン層は何ら加工されずに半導体膜６４となり、この半導体膜６４上に絶縁薄膜２１が成膜される。
【００６４】
そして、図９の工程（１）に示すように、各ＴＦＴにおけるゲート電極３２，４０、走査線４、容量線６及びバーコード６３を構成する非透過性膜６５を形成する。このゲート電極、非透過性膜６５等の形成は、例えばクロム、アルミニウム等の金属膜をスパッタまたは真空蒸着した後、ゲート電極３２，４０、走査線４、容量線６、非透過性膜６５等の形状のレジストパターンを形成し、これをマスクにして金属膜をエッチングすることにより行う。このようにして、バーコード６３を構成する非透過性膜６５を走査線４と同時に形成する。
その後、蓄積容量用ＴＦＴ１４の半導体層１５および周辺回路用ｐチャネルＴＦＴ３０の半導体層３９を覆うレジストパターン５２を形成し、絶縁薄膜２１を通してスイッチング用ＴＦＴ２の半導体層８および周辺回路用ｎチャネルＴＦＴ２９の半導体層３１にＰＨ3／Ｈ2イオンを注入する。以上の工程（１）により、スイッチング用ＴＦＴ２および周辺回路用ｎチャネルＴＦＴ２９のソース領域２３，３４およびドレイン領域２４，３７が形成される。
【００６５】
次に、工程図には示さないが、レジストパターン５２を剥離した後、絶縁薄膜２１を通して蓄積容量用ＴＦＴ１４の半導体層１５および周辺回路用ｐチャネルＴＦＴ３０の半導体層３９にＢ2Ｈ6／Ｈ2イオンを注入する。この工程により、蓄積容量用ＴＦＴ１４のｐ型不純物拡散領域２７および周辺回路用ｐチャネルＴＦＴ３０のソース領域４２およびドレイン領域４５が形成される。
【００６６】
次に、図９の工程（２）に示すように、第１層間絶縁膜２５を積層し、その後、ソースコンタクトホール９，３３，４１および第１、第２ドレインコンタクトホール１０，１３、ドレインコンタクトホール３６，４４となる位置を開口し、その後、アルミニウム等の金属膜をスパッタまたは蒸着し、データ線３およびドレイン電極１１、ソース電極３５，４３およびドレイン電極３８，４６の形状をなすレジストパターンをそれぞれ形成し、これらをマスクとして金属膜をエッチングすることにより、データ線３およびドレイン電極１１、ソース電極３５，４３およびドレイン電極３８，４６をそれぞれ形成する。
その後、第２層間絶縁膜２８を積層し、画素コンタクトホール１２となる位置を開口し、その上の所定の領域に膜厚約５０〜２００ｎｍ程度のＩＴＯ等の透明導電性薄膜からなる画素電極１を形成する。最後に、全面に配向膜４９（図９では図示略）を形成する。
また、バーコード６３の形成領域における第１、第２層間絶縁膜２５，２８を同時に開口して非透過性膜６５…を露出させる。
以上の工程により、本実施の形態のアクティブマトリクス基板７が完成する。
【００６７】
他方、図５に示した対向基板１８については工程図の例示を省略するが、ガラス基板等の透明基板１７が先ず用意され、第１遮光膜４７を例えば金属クロムをスパッタリングした後、フォトリソグラフィー工程、エッチング工程を経て形成する。なお、これら遮光膜４７は、Ｃｒ（クロム）、Ｎｉ（ニッケル）、Ａｌ（アルミニウム）などの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【００６８】
その後、対向基板１８の全面に、スパッタリング等によりＩＴＯ等の透明導電性薄膜を約５０〜２００ｎｍの厚さに堆積することによって対向電極４８を形成する。さらに、対向電極４８の全面に配向膜５０を形成する。
【００６９】
最後に、上述のように各層が形成されたアクティブマトリクス基板７と対向基板１８とを対向させて配置し、セル厚が例えば４μｍ程度になるようにシール材により貼り合わせ、空パネルを作製する。次いで、液晶１９を空パネル内に封入すれば、図５に示した液晶装置が作製される。
【００７０】
次に、図６に示した別の例の表示装置を構成するアクティブマトリクス基板７の製造プロセスについて説明する。図１０には図６に示した表示装置を構成するアクティブマトリクス基板７の製造プロセスの工程図を示す。
【００７１】
工程図の例示を省略するが、まず最初に、ガラス基板等の透明基板１６上に下地絶縁膜２０を形成し、その上に膜厚５０ｎｍ程度のポリシリコン層を形成する。そして、形成されたポリシリコン層を上述した各半導体層８，１５，３１，３９のパターンとなるようにパターニングし、その上に例えば膜厚５０〜１５０ｎｍ程度の絶縁薄膜２１を形成する。なお、額縁領域におけるポリシリコン層は何ら加工されずに半導体膜６４となり、この半導体膜６４上に絶縁薄膜２１が成膜される。
【００７２】
そして、図１０の工程（１）に示すように、各ＴＦＴにおけるゲート電極３２，４０、走査線４、容量線６を形成する。ゲート電極等の形成は、例えばクロム、アルミニウム等の金属膜をスパッタまたは真空蒸着した後、ゲート電極３２，４０、走査線４、容量線６等の形状のレジストパターンを形成し、これをマスクにして金属膜をエッチングすることにより行う。なお、額縁領域には金属膜が形成されないようにする。
その後、蓄積容量用ＴＦＴ１４の半導体層１５および周辺回路用ｐチャネルＴＦＴ３０の半導体層３９を覆うレジストパターン５２を形成し、絶縁薄膜２１を通してスイッチング用ＴＦＴ２の半導体層８および周辺回路用ｎチャネルＴＦＴ２９の半導体層３１にＰＨ3／Ｈ2イオンを注入する。以上の工程（１）により、スイッチング用ＴＦＴ２および周辺回路用ｎチャネルＴＦＴ２９のソース領域２３，３４およびドレイン領域２４，３７が形成される。
【００７３】
次に、工程図には示さないが、レジストパターン５２を剥離した後、絶縁薄膜２１を通して蓄積容量用ＴＦＴ１４の半導体層１５および周辺回路用ｐチャネルＴＦＴ３０の半導体層３９にＢ2Ｈ6／Ｈ2イオンを注入する。この工程により、蓄積容量用ＴＦＴ１４のｐ型不純物拡散領域２７および周辺回路用ｐチャネルＴＦＴ３０のソース領域４２およびドレイン領域４５が形成される。
【００７４】
次に、図１０の工程（２）に示すように、第１層間絶縁膜２５を積層し、その後、ソースコンタクトホール９，３３，４１および第１、第２ドレインコンタクトホール１０，１３、ドレインコンタクトホール３６，４４となる位置を開口し、その後、アルミニウム等の金属膜をスパッタまたは蒸着し、データ線３およびドレイン電極１１、ソース電極３５，４３およびドレイン電極３８，４６の形状をなすレジストパターンをそれぞれ形成し、これらをマスクとして金属膜をエッチングすることにより、データ線３およびドレイン電極１１、ソース電極３５，４３およびドレイン電極３８，４６をそれぞれ形成する。
また、額縁領域においては、アルミニウム等の金属膜をスパッタまたは蒸着した後に、バーコード６３の非透過性膜６７…の形状をなすレジストパターンを形成し、これらをマスクとして金属膜をエッチングすることにより、バーコード６３を構成する非透過性膜６７…を形成する。
【００７５】
その後、第２層間絶縁膜２８を積層し、画素コンタクトホール１２となる位置を開口し、その上の所定の領域に膜厚約５０〜２００ｎｍ程度のＩＴＯ等の透明導電性薄膜からなる画素電極１を形成する。最後に、全面に配向膜４９（図９では図示略）を形成する。
また、バーコード６３の形成領域における第２層間絶縁膜２８を同時に開口して非透過性膜６７…を露出させる。
以上の工程により、図６に示す別の例の表示装置を構成するアクティブマトリクス基板７が完成する。
【００７６】
次に、図７に示した他の例の表示装置を構成するアクティブマトリクス基板７の製造プロセスについて説明する。図１１には図７に示した表示装置を構成するアクティブマトリクス基板７の製造プロセスの工程図を示す。
【００７７】
図１１の工程（１）に示すように、ガラス基板等の透明基板１６上に下地絶縁膜２０を形成し、その上に膜厚５０ｎｍ程度のポリシリコン層を形成する。そして、形成されたポリシリコン層を上述した各半導体層８，１５，３１，３９のパターンとなるようにパターニングし、その上に例えば膜厚５０〜１５０ｎｍ程度の絶縁薄膜２１を形成する。また、額縁領域におけるポリシリコン層についてもパターニングを行い、バーコード６３を構成する非透過性膜６８…を半導体層８などと同時に形成する。非透過性膜６８…の上には絶縁薄膜２１を成膜する。
【００７８】
次に、図１１の工程（２）に示すように、各ＴＦＴにおけるゲート電極３２，４０、走査線４、容量線６及びバーコード６３を構成する非透過性膜６９を形成する。このゲート電極、非透過性膜６９等の形成は、クロム、アルミニウム等の金属膜をスパッタまたは真空蒸着した後、ゲート電極３２，４０、走査線４、容量線６、非透過性膜６９等の形状のレジストパターンを形成し、これをマスクにして金属膜をエッチングすることにより行う。このようにして、バーコード６３を構成する非透過性膜６９を走査線４と同時に形成する。
その後、蓄積容量用ＴＦＴ１４の半導体層１５および周辺回路用ｐチャネルＴＦＴ３０の半導体層３９を覆うレジストパターン５２を形成し、絶縁薄膜２１を通してスイッチング用ＴＦＴ２の半導体層８および周辺回路用ｎチャネルＴＦＴ２９の半導体層３１にＰＨ3／Ｈ2イオンを注入する。以上の工程（２）により、スイッチング用ＴＦＴ２および周辺回路用ｎチャネルＴＦＴ２９のソース領域２３，３４およびドレイン領域２４，３７が形成される。
【００７９】
次に、工程図には示さないが、レジストパターン５２を剥離した後、絶縁薄膜２１を通して蓄積容量用ＴＦＴ１４の半導体層１５および周辺回路用ｐチャネルＴＦＴ３０の半導体層３９にＢ2Ｈ6／Ｈ2イオンを注入する。この工程により、蓄積容量用ＴＦＴ１４のｐ型不純物拡散領域２７および周辺回路用ｐチャネルＴＦＴ３０のソース領域４２およびドレイン領域４５が形成される。
【００８０】
次に、図１１の工程（３）に示すように、第１層間絶縁膜２５を積層し、その後、ソースコンタクトホール９，３３，４１および第１、第２ドレインコンタクトホール１０，１３、ドレインコンタクトホール３６，４４となる位置を開口し、その後、アルミニウム等の金属膜をスパッタまたは蒸着し、データ線３およびドレイン電極１１、ソース電極３５，４３およびドレイン電極３８，４６の形状をなすレジストパターンをそれぞれ形成し、これらをマスクとして金属膜をエッチングすることにより、データ線３およびドレイン電極１１、ソース電極３５，４３およびドレイン電極３８，４６をそれぞれ形成する。
その後、第２層間絶縁膜２８を積層し、画素コンタクトホール１２となる位置を開口し、その上の所定の領域に膜厚約５０〜２００ｎｍ程度のＩＴＯ等の透明導電性薄膜からなる画素電極１を形成する。最後に、全面に配向膜４９（図９では図示略）を形成する。
また、バーコード６３の形成領域における第１、第２層間絶縁膜２５，２８を同時に開口して非透過性膜６９…を露出させる。
以上の工程により、図７に示す他の例の表示装置を構成するアクティブマトリクス基板７が完成する。
【００８１】
上記の表示装置の製造方法によれば、バーコード６３の形成を、走査線４、信号線３、半導体層８等の形成と同時に行うので、表示装置の製造工程を簡素化することができる。
【００８２】
（電子機器）
次に、以上詳細に説明した表示装置を備えた電子機器の実施の形態について図１２〜図１５を参照して説明する。
【００８３】
先ず図１２に、このように表示装置を備えた電子機器の概略構成を示す。
図１２において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、前述の表示装置としての液晶パネル１０、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。
【００８４】
表示情報出力源１０００は、ＲＯＭ（Ｒｅａｄ ＯｎｌｙＭｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、光ディスク装置などのメモリ、同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫと共に駆動回路１００４に出力する。
【００８５】
駆動回路１００４は、走査線駆動回路１２０及びデータ線駆動回路１１０によって前述の駆動方法により液晶パネル１０を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶パネル１０を構成するアクティブマトリクス基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【００８６】
次に、図１３〜図１５に、このように構成された電子機器の具体例を夫々示す。
図１３は、液晶プロジェクタの一例を示す断面図である。この液晶プロジェクタ１１００は、前述の表示装置１０をＲＧＢ用のライトバルブ１０Ｒ、１０Ｇ及び１０Ｂとして備えた投写型プロジェクタとして構成されている。液晶プロジェクタ１１００では、白色光源のランプユニット１１０２から投射された白色光は、ライトガイド１１０４の内部で複数のミラー１１０６に誘導され、２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に対応する光成分Ｒ，Ｇ，Ｂに分けられる。そして、これらの光成分Ｒ，Ｇ，Ｂはそれぞれ各色に対応するライトバルブ１０Ｒ，１０Ｇ，１０Ｂにより変調され、ダイクロイックプリズム１１１２により再度合成された後、投写レンズ１１１４を介してスクリーン等に投写される。
【００８７】
図１４は、ラップトップ型のパーソナルコンピュータの一例を示す正面図である。このパーソナルコンピュータ１２００は、本体１２０４にＣＰＵ，メモリ，モデム，キーボード１２０２を備え、更に、上述した表示装置１０を表示部としてトップカバーケース内に備えている。
【００８８】
図１５は、ページャの一例を示す分解斜視図である。ページャ１３００は、前述の表示装置１０を表示部として備え、この表示装置１０は、バックライト１３０６ａを含むライトガイド１３０６、回路基板１３０８、第１及び第２のシールド板１３１０及び１３１２、二つの弾性導電体１３１４及び１３１６、並びにフィルムキャリアテープ１３１８と共に金属フレーム１３０２内に収容されている。
【００８９】
なお、本実施形態の表示装置は、図１２〜図１５に示した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等の表示部として用いることができる。
【００９０】
したがって、本電子機器は、上記実施形態の表示装置を表示部として備えているので、
高品位の画像表示が可能な表示部を有する電子機器を実現することができる。
【００９１】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施形態では、製品識別用のコードとして２次元バーコード６３が採用されたが、このコードは一次元バーコードでも良く、数字、記号、文字、図形及びこれらの組合せによって現されるものでも良い。
また上記実施形態では、バーコードを形成する際に、非透過性膜をいわゆるフォトリソグラフィー法によりパターニングしたが、レーザー加工法でパターニングを行っても良い。
【００９２】
また、上記実施形態ではスイッチング素子用ＴＦＴをｎチャネル型、蓄積容量用ＴＦＴをｐチャネル型としたが、スイッチング素子用ＴＦＴがｐチャネル型であってもよい。その場合、スイッチング素子用ＴＦＴの半導体層と蓄積容量用ＴＦＴの半導体層を連続して一体に形成することができ、第１の実施の形態で示した本発明特有の構造を採る必要がない。また、液晶装置を構成する各種膜の材料、膜厚、寸法、製造条件等の具体的な記載に関しては、上記実施の形態に限ることなく、適宜設計変更が可能である。
【図面の簡単な説明】
【００９３】
【図１】図１は本発明の実施形態の一例である表示装置を示す斜視図。
【図２】図２は本発明の実施形態である表示装置のアクティブマトリクス基板と対向基板との位置関係を示す平面模式図。
【図３】図３は図１の表示装置の回路構成を説明するための平面模式図。
【図４】図４は図１の表示装置の画素構成を説明するための拡大平面模式図。
【図５】図５は図１の表示装置のスイッチング用ＴＦＴを示す（図４のＡ-Ａ’線に対応する）断面図及び周辺回路用ＴＦＴを示す断面図及びコードを示す断面図。
【図６】図６は別の例の表示装置のスイッチング用ＴＦＴを示す（図４のＡ-Ａ’線に対応する）断面図及び周辺回路用ＴＦＴを示す断面図及びコードを示す断面図。
【図７】図７は他の例の表示装置のスイッチング用ＴＦＴを示す（図４のＡ-Ａ’線に対応する）断面図及び周辺回路用ＴＦＴを示す断面図及びコードを示す断面図。
【図８】図８は本発明の実施形態のその他の例である表示装置のアクティブマトリクス基板と対向基板との位置関係を示す平面模式図。
【図９】図９は図１の表示装置の製造方法を説明するための工程図。
【図１０】図１０は図６の表示装置の製造方法を説明するための工程図。
【図１１】図１１は図７の表示装置の製造方法を説明するための工程図。
【図１２】図１２は本発明の実施形態である電子機器の機能的な構成を示すブロック図。
【図１３】図１３は電子機器の一例としての液晶プロジェクタを示す断面図。
【図１４】図１４は電子機器の他の例としてのパーソナルコンピュータを示す正面図。
【図１５】図１５は電子機器の他の例としてのページャを示す分解斜視図。
【図１６】図１６は従来の表示装置を示す斜視図。
【図１７】図１７は従来の表示装置のアクティブマトリクス基板と対向基板との位置関係を示す平面模式図。
【符号の説明】
【００９４】
１…画素電極、２…ＴＦＴ（スイッチング素子）、３…信号線、４…走査線、７…アクティブマトリクス基板、８…半導体層（半導体膜）、１６…透明基板、
５９ａ、５９ｂ…外部端子群、６３…２次元バーコード（コード）、６５，６７、６８、６９…非透過性膜
【図１】
2005084508.tif 000003
【図２】
2005084508.tif 000004
【図３】
2005084508.tif 000005
【図４】
2005084508.tif 000006
【図５】
2005084508.tif 000007
【図６】
2005084508.tif 000008
【図７】
2005084508.tif 000009
【図８】
2005084508.tif 000010
【図９】
2005084508.tif 000011
【図１０】
2005084508.tif 000012
【図１１】
2005084508.tif 000013
【図１２】
2005084508.tif 000014
【図１３】
2005084508.tif 000015
【図１４】
2005084508.tif 000016
【図１５】
2005084508.tif 000017
【図１６】
2005084508.tif 000018
【図１７】
2005084508.tif 000019