(57)【要約】【課題】特別な回路を必要とせず不要輻射をより削減し消費電力をより低減することができる表示装置、当該表示データの伝送装置および伝送方法を提供する。【解決手段】本表示装置１００は、ソースドライバ１１１〜１１３と、ゲートドライバ１２１，１２２と、これらのドライバにより駆動される表示素子を含む表示パネル１４０と、コントロールＩＣからなる制御回路１５０とを備える。制御回路１５０は表示信号発生器２００から受け取ったデータ信号ＤＡＴに基づき、当該画素が同行直前列の画素と同一の場合にフラグが立てられる制御信号ＲＨと、前行同列の画素と同一の場合にフラグが立てられる制御信号ＲＶと、これらのフラグが立っているときにはレベルが変化しない変換データ信号ＤＴとを生成する。ソースドライバ１１１〜１１３はこれらの信号を受け取り、制御信号ＲＨ，ＲＶともにフラグが立っていない場合にのみ変換データ信号ＤＴ取り込み表示を行う。【選択図】図１
2005196008.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素を形成する画素形成部と、前記複数の画素形成部を駆動するデータドライバと、各画素を表示するためのデジタルデータを各画素の表示位置に応じて順に含むデータ信号に基づき生成した所定の変換データ信号を送出し前記データドライバを制御する制御部と、前記制御部から前記データドライバへ前記変換データ信号を伝送するための複数の信号線とを備える表示装置であって、
前記制御部は、前記データ信号に含まれるｎ行ｍ列目の画素（ｎは表示行を示す任意の自然数であり、ｍは表示列を示す任意の自然数である）を表示するためのデジタルデータと、（ｎ−１）行ｍ列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第１のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記データドライバは、前記所定の第１のフラグが立てられているとき、前記複数の画素形成部に与えられる（ｎ−１）行ｍ列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして前記複数の画素形成部を駆動することを特徴とする表示装置。
【請求項２】
マトリクス状に配置された複数の画素を形成する画素形成部と、前記複数の画素形成部を駆動するデータドライバと、各画素を表示するためのデジタルデータを各画素の表示位置に応じて順に含むデータ信号に基づき生成した所定の変換データ信号を送出し前記データドライバを制御する制御部と、前記制御部から前記データドライバへ前記変換データ信号を伝送するための複数の信号線とを備える表示装置であって、
前記制御部は、前記データ信号に含まれるｎ行ｍ列目の画素（ｎは表示行を示す任意の自然数であり、ｍは表示列を示す任意の自然数である）を表示するためのデジタルデータと、（ｎ−２）行ｍ列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第１のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記データドライバは、前記所定の第１のフラグが立てられているとき、前記複数の画素形成部に与えられる（ｎ−２）行ｍ列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして前記複数の画素形成部を駆動することを特徴とする表示装置。
【請求項３】
前記制御部は、前記データ信号に含まれるｎ行ｍ列目の画素を表示するためのデジタルデータと、ｎ行（ｍ−１）列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第２のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記データドライバは、前記所定の第２のフラグが立てられているとき、前記複数の画素形成部に与えられるｎ行（ｍ−１）列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして前記複数の画素形成部を駆動することを特徴とする、請求項１または請求項２に記載の表示装置。
【請求項４】
前記制御部は、前記データ信号に含まれるｎ行ｍ列目の画素を表示するためのデジタルデータと、ｎ行（ｍ−２）列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第２のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記データドライバは、前記所定の第２のフラグが立てられているとき、前記複数の画素形成部に与えられるｎ行（ｍ−２）列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして前記複数の画素形成部を駆動することを特徴とする、請求項１または請求項２に記載の表示装置。
【請求項５】
マトリクス状に配置された複数の画素を形成する画素形成部と、前記複数の画素形成部を駆動するデータドライバと、各画素を表示するためのデジタルデータを各画素の表示位置に応じて順に含むデータ信号に基づき生成した所定の変換データ信号を送出し前記データドライバを制御する制御部と、前記制御部から前記データドライバへ前記変換データ信号を伝送するための複数の信号線とを備える表示装置であって、
前記制御部は、前記データ信号に含まれるｎ行ｍ列目の画素（ｎは表示行を示す任意の自然数であり、ｍは表示列を示す任意の自然数である）を表示するためのデジタルデータと、ｎ行（ｍ−２）列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第２のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記データドライバは、前記所定の第２のフラグが立てられているとき、前記複数の画素形成部に与えられるｎ行（ｍ−２）列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして前記複数の画素形成部を駆動することを特徴とする表示装置。
【請求項６】
マトリクス状に配置された複数の画素を表示するためのデジタルデータを各画素の表示位置に応じて順に含むデータ信号に基づき生成した所定の変換データ信号を送信する送信装置と、当該変換データ信号を受け取る受信装置と、当該変換データ信号を伝送するための複数の信号線とを備える伝送装置であって、
前記送信装置は、前記データ信号に含まれるｎ行ｍ列目の画素（ｎは表示行を示す任意の自然数であり、ｍは表示列を示す任意の自然数である）を表示するためのデジタルデータと、（ｎ−１）行ｍ列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第１のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記受信装置は、前記所定の第１のフラグが立てられているとき、出力された（ｎ−１）行ｍ列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして出力することを特徴とする伝送装置。
【請求項７】
マトリクス状に配置された複数の画素を表示するためのデジタルデータを各画素の表示位置に応じて順に含むデータ信号に基づき生成した所定の変換データ信号を送信する送信装置と、当該変換データ信号を受け取る受信装置と、当該変換データ信号を伝送するための複数の信号線とを備える伝送装置であって、
前記送信装置は、前記データ信号に含まれるｎ行ｍ列目の画素（ｎは表示行を示す任意の自然数であり、ｍは表示列を示す任意の自然数である）を表示するためのデジタルデータと、（ｎ−２）行ｍ列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第１のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記受信装置は、前記所定の第１のフラグが立てられているとき、出力された（ｎ−２）行ｍ列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして出力することを特徴とする伝送装置。
【請求項８】
前記送信装置は、前記データ信号に含まれるｎ行ｍ列目の画素を表示するためのデジタルデータと、ｎ行（ｍ−１）列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第２のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記受信装置は、前記所定の第２のフラグが立てられているとき、出力されたｎ行（ｍ−１）列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして出力することを特徴とする、請求項６または請求項７に記載の伝送装置。
【請求項９】
前記送信装置は、前記データ信号に含まれるｎ行ｍ列目の画素を表示するためのデジタルデータと、ｎ行（ｍ−２）列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第２のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記受信装置は、前記所定の第２のフラグが立てられているとき、出力されたｎ行（ｍ−２）列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして出力することを特徴とする、請求項６または請求項７に記載の伝送装置。
【請求項１０】
マトリクス状に配置された複数の画素を表示するためのデジタルデータを各画素の表示位置に応じて順に含むデータ信号に基づき生成した所定の変換データ信号を送信する送信装置と、当該変換データ信号を受け取る受信装置と、当該変換データ信号を伝送するための複数の信号線とを備える伝送装置であって、
前記送信装置は、前記データ信号に含まれるｎ行ｍ列目の画素（ｎは表示行を示す任意の自然数であり、ｍは表示列を示す任意の自然数である）を表示するためのデジタルデータと、ｎ行（ｍ−２）列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第２のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記受信装置は、前記所定の第２のフラグが立てられているとき、出力されたｎ行（ｍ−２）列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして出力することを特徴とする伝送装置。
【請求項１１】
マトリクス状に配置された複数の画素を表示するためのデジタルデータを各画素の表示位置に応じて順に含むデータ信号に基づき生成した所定の変換データ信号を送信する送信ステップと、当該変換データ信号を受け取る受信ステップと、当該変換データ信号を伝送する伝送ステップとを含む伝送方法であって、
前記送信ステップでは、前記データ信号に含まれるｎ行ｍ列目の画素（ｎは表示行を示す任意の自然数であり、ｍは表示列を示す任意の自然数である）を表示するためのデジタルデータと、（ｎ−１）行ｍ列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第１のフラグを立てるとともに、前記変換データ信号をその状態を維持するように送出し、
前記受信ステップでは、前記所定の第１のフラグが立てられているとき、出力された（ｎ−１）行ｍ列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして出力することを特徴とする伝送方法。
【請求項１２】
マトリクス状に配置された複数の画素を表示するためのデジタルデータを各画素の表示位置に応じて順に含むデータ信号に基づき生成した所定の変換データ信号を送信する送信ステップと、当該変換データ信号を受け取る受信ステップと、当該変換データ信号を伝送する伝送ステップとを含む伝送方法であって、
前記送信ステップでは、前記データ信号に含まれるｎ行ｍ列目の画素（ｎは表示行を示す任意の自然数であり、ｍは表示列を示す任意の自然数である）を表示するためのデジタルデータと、（ｎ−２）行ｍ列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第１のフラグを立てるとともに、前記変換データ信号をその状態を維持するように送出し、
前記受信ステップでは、前記所定の第１のフラグが立てられているとき、出力された（ｎ−２）行ｍ列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして出力することを特徴とする伝送方法。
【請求項１３】
マトリクス状に配置された複数の画素を表示するためのデジタルデータを各画素の表示位置に応じて順に含むデータ信号に基づき生成した所定の変換データ信号を送信する送信ステップと、当該変換データ信号を受け取る受信ステップと、当該変換データ信号を伝送する伝送ステップとを含む伝送方法であって、
前記送信ステップでは、前記データ信号に含まれるｎ行ｍ列目の画素（ｎは表示行を示す任意の自然数であり、ｍは表示列を示す任意の自然数である）を表示するためのデジタルデータと、ｎ行（ｍ−２）列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第１のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記受信ステップでは、前記所定の第１のフラグが立てられているとき、出力されたｎ行（ｍ−２）列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして出力することを特徴とする伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号の表示データを受け取る表示装置、当該表示データの伝送装置、およびその伝送方法に関する。
【背景技術】
【０００２】
近年、液晶表示装置、ＰＤＰ（Plasma Display Panel）、および有機ＥＬ（Electro Luminescence）に代表される薄型表示装置は、薄型であるとともに、軽量で、低消費電力である等の特徴を有しているため、多く利用されるようになってきている。またこのような表示装置の大画面化、高解像度化は特に近年著しく進んでおり、それに伴って表示のために必要となるデータ量も増大している。
【０００３】
図５は、一般的な従来の表示装置の構成を示すブロック図である。この表示装置１００は、アクティブマトリクス型の表示装置であってＲＧＢ各６ビットの表示階調を有し、約２６万色のカラー表示を行うことができるものとする。この表示装置１００は、ソースドライバ１１１〜１１３と、ゲートドライバ１２１，１２２と、これらのドライバにより駆動される液晶素子や有機ＥＬ素子などの表示素子を含む表示パネル１４０と、コントロールＩＣからなる制御回路１５０とを備える。
【０００４】
また、この表示装置１００の外部には、所定の表示信号を生成する表示信号発生器２００が設けられている。この表示信号は、ＲＧＢ各６ビットからなる（パラレル）１８ビットのデータ信号ＤＡＴと、所定のクロック信号ＣＬＫ、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、およびイネーブル信号ＥＮＡとからなる。表示信号のそれぞれは、表示信号発生器２００および制御回路１５０の間に対応して設けられる所定の信号線を介して伝送される。
【０００５】
上記制御回路１５０は、この表示信号発生器２００から上記信号線を介して上記表示信号を受け取る。制御回路１５０は、この表示信号に対して所定の信号処理を行うことにより、ソースドライバ１１１〜１１３に対して、ＲＧＢ各６ビットからなる１８ビットのデータ信号ＤＡＴと、公知の制御信号である所定のクロック信号ＤＣＬＫ、ラッチパルス信号ＬＳ、およびスタートパルス信号ＳＰとを与え、ゲートドライバ１２１，１２２に対して、所定のクロック信号ＣＬＳおよびスタートパルス信号ＳＰＳを与える。
【０００６】
表示パネル１４０には、互いに平行な複数のソースバスラインと、これらに直交する方向に延びる互いに平行な複数のゲートバスラインとが配設されており、ソースバスラインとゲートバスラインとの各交点近傍には、スイッチング素子として機能するＴＦＴが設けられている。ゲートドライバ１２１，１２２は、ゲートバスラインに所定のタイミングで所定の電圧を順次印加することにより、ゲートバスラインに接続されるＴＦＴをオンしまたはオフするように制御する。また、ソースドライバ１１１〜１１３は、オンされている状態のＴＦＴにデータ信号ＤＡＴに対応する所定の電圧を印加することにより画素を形成する表示素子が駆動され、所望の表示が実現される。以下、この表示を実現するデータ信号ＤＡＴについて具体例を挙げて説明する。
【０００７】
図６は、上記従来の表示装置において、白地に黒で“Ｈ”という文字を表示するときの或るデータ信号ＤＡＴの波形図である。なお、白表示を行うときのデータ信号ＤＡＴに含まれるデジタルデータは１８ビット全てがＨｉｇｈであり、黒表示を行うときには１８ビット全てがＬｏｗであるものとする。ここで、図中に示される“Ｈ”という文字は、７行７列（４９個）の表示画素により形成されている。また、図中のＡ〜Ｇは各表示行の名称を示し、ａ〜ｇは各表示列の名称を示している。
【０００８】
図６に示す波形図を参照すると、表示行Ａに対応する部分のデータ信号ＤＡＴは、Ｈｉｇｈのまま変化しないが、表示行Ｂに対応する部分のデータ信号ＤＡＴは、表示列ｂとｆに対応する位置（区間）でＬｏｗとなる。したがって、表示行Ｂに対応する部分のデータ信号ＤＡＴの変化回数は４回である。同様に、表示行Ｃに対応する部分のデータ信号ＤＡＴの変化回数は４回であり、以下、表示行Ｄでは２回、表示行Ｅでは４回、表示行Ｆでは４回変化し、表示行Ｇでは変化しないので、ここでのデータ信号ＤＡＴは合計１８回変化する。さらに前述のように、データ信号ＤＡＴは、ＲＧＢ各６ビットの（パラレル）１８ビットからなるため、全てのデータ信号ＤＡＴの変化回数は、合計３２４（＝１８×１８）回となる。
【０００９】
このように、従来の表示装置では、表示の多階調化および高解像度化に伴い、表示データのビット数の増加、すなわちデータ信号を伝送する信号線の本数を増加させることが必要となり、またデジタルデータの転送レートを増加させるなど単位時間あたりのデータ信号の変化数を増加させることが必要となる。そして、これらのことにより、上記信号線を駆動する消費電力および不要輻射（電磁波ノイズ）が増大する問題が生じる。
【００１０】
そこで、従来より、ＬＶＤＳ（Low Voltage Differential Signaling）等の高速小振幅差動転送方式による信号伝送方法（例えば非特許文献１を参照）、複数の多数決回路を使用するデータ反転方式による信号伝送方法（例えば特許文献１を参照）、または表示信号の相関性に基づくデータ復調方式による信号伝送方法（例えば特許文献２を参照）などの各種信号伝送方法が工夫されている。
【００１１】
上記ＬＶＤＳでは、電流モードドライバにより生成される小振幅のデータを高速に転送することができるため、不要輻射の削減やデータ信号線数の削減が可能となる。上記データ反転方式では、データ変化量を削減する為にデータの全部または一部をビット反転することにより、不要輻射の削減や消費電力の低減が可能となる。上記データ復調方式では、直前の表示データと論理値が一致するビットと一致しないビットとを区別して転送するため、不要輻射の削減や消費電力の低減が可能となる。
【特許文献１】特開２０００−１４８６０５号公報
【特許文献２】特許第３３３８２５９号公報
【特許文献３】特開２００３−１９５８２１号公報
【非特許文献１】“ＬＶＤＳオーナーズ・マニュアル第２版”、[online]、２０００年、ナショナルセミコンダクター(National Semiconductor)、[平成１５年１２月１１日検索]、インターネット＜ＵＲＬ：http://www.national.com/JPN/appinfo/lvds/0,1798,100,00.html＞
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、ＬＶＤＳなどの高速小振幅差動転送方式では、専用のトランスミッタおよびレシーバが必要となるので、装置の低価格化が難しく、またデータ転送にバイアス電流を必要とするため、消費電力の低減が難しいといった問題点がある。
【００１３】
上記データ反転方式では、多数決回路を使用することによりデータ信号を反転するため、データ値が白から黒へ、またはその逆へ極端に変化する場合には不要輻射の削減や消費電力の低減の効果は高いが、データ値が白から紫へ変化する場合のように全データ信号のうちの半数以下のデータしか反転しないような場合には効果がまったくあらわれない。すなわち、ＲＧＢ各６ビットからなる（パラレル）１８ビットのデータのうち９ビット以下のデータが反転する場合、このデータ反転方式は全く効果がない。したがって、データ値の変化量（変化の大きさ）によっては不要輻射の削減等の効果が不十分なことがある。また、多数決判定回路は複雑な回路となるため、回路規模が大きくなるとともに消費電力の増大するという問題点がある。
【００１４】
上記データ復調方式では、データが変化したビットのみを（その論理レベルを）Ｈｉｇｈとして転送するため、１つおきに間があけられた縦線もしくは横線からなるストライプパターンを示すデータ信号を転送する場合には不要輻射の削減や消費電力の低減の効果は高いが、それ以外の表示パターンを示すデータ信号では大きな効果が得られない。
【００１５】
そこで、本発明では、（高速小振幅差動転送方式に必要とされる）専用のトランスミッタおよびレシーバや（データ反転方式に必要とされる）多数決判定回路のような特別な回路を必要とせず、データ値の変化量や表示パターンに大きく影響されることなく不要輻射をより削減し消費電力をより低減することができる表示装置、当該表示データの伝送装置、およびその伝送方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
第１の発明は、マトリクス状に配置された複数の画素を形成する画素形成部と、前記複数の画素形成部を駆動するデータドライバと、各画素を表示するためのデジタルデータを各画素の表示位置に応じて順に含むデータ信号に基づき生成した所定の変換データ信号を送出し前記データドライバを制御する制御部と、前記制御部から前記データドライバへ前記変換データ信号を伝送するための複数の信号線とを備える表示装置であって、
前記制御部は、前記データ信号に含まれるｎ行ｍ列目の画素（ｎは表示行を示す任意の自然数であり、ｍは表示列を示す任意の自然数である）を表示するためのデジタルデータと、（ｎ−１）行ｍ列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第１のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記データドライバは、前記所定の第１のフラグが立てられているとき、前記複数の画素形成部に与えられる（ｎ−１）行ｍ列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして前記複数の画素形成部を駆動することを特徴とする。
【００１７】
第２の発明は、マトリクス状に配置された複数の画素を形成する画素形成部と、前記複数の画素形成部を駆動するデータドライバと、各画素を表示するためのデジタルデータを各画素の表示位置に応じて順に含むデータ信号に基づき生成した所定の変換データ信号を送出し前記データドライバを制御する制御部と、前記制御部から前記データドライバへ前記変換データ信号を伝送するための複数の信号線とを備える表示装置であって、
前記制御部は、前記データ信号に含まれるｎ行ｍ列目の画素（ｎは表示行を示す任意の自然数であり、ｍは表示列を示す任意の自然数である）を表示するためのデジタルデータと、（ｎ−２）行ｍ列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第１のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記データドライバは、前記所定の第１のフラグが立てられているとき、前記複数の画素形成部に与えられる（ｎ−２）行ｍ列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして前記複数の画素形成部を駆動することを特徴とする。
【００１８】
第３の発明は、第１または第２の発明において、
前記制御部は、前記データ信号に含まれるｎ行ｍ列目の画素を表示するためのデジタルデータと、ｎ行（ｍ−１）列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第２のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記データドライバは、前記所定の第２のフラグが立てられているとき、前記複数の画素形成部に与えられるｎ行（ｍ−１）列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして前記複数の画素形成部を駆動することを特徴とする。
【００１９】
第４の発明は、第１または第２の発明において、
前記制御部は、前記データ信号に含まれるｎ行ｍ列目の画素を表示するためのデジタルデータと、ｎ行（ｍ−２）列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第２のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記データドライバは、前記所定の第２のフラグが立てられているとき、前記複数の画素形成部に与えられるｎ行（ｍ−２）列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして前記複数の画素形成部を駆動することを特徴とする。
【００２０】
第５の発明は、マトリクス状に配置された複数の画素を形成する画素形成部と、前記複数の画素形成部を駆動するデータドライバと、各画素を表示するためのデジタルデータを各画素の表示位置に応じて順に含むデータ信号に基づき生成した所定の変換データ信号を送出し前記データドライバを制御する制御部と、前記制御部から前記データドライバへ前記変換データ信号を伝送するための複数の信号線とを備える表示装置であって、
前記制御部は、前記データ信号に含まれるｎ行ｍ列目の画素（ｎは表示行を示す任意の自然数であり、ｍは表示列を示す任意の自然数である）を表示するためのデジタルデータと、ｎ行（ｍ−２）列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第２のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記データドライバは、前記所定の第２のフラグが立てられているとき、前記複数の画素形成部に与えられるｎ行（ｍ−２）列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして前記複数の画素形成部を駆動することを特徴とする。
【００２１】
第６の発明は、マトリクス状に配置された複数の画素を表示するためのデジタルデータを各画素の表示位置に応じて順に含むデータ信号に基づき生成した所定の変換データ信号を送信する送信装置と、当該変換データ信号を受け取る受信装置と、当該変換データ信号を伝送するための複数の信号線とを備える伝送装置であって、
前記送信装置は、前記データ信号に含まれるｎ行ｍ列目の画素（ｎは表示行を示す任意の自然数であり、ｍは表示列を示す任意の自然数である）を表示するためのデジタルデータと、（ｎ−１）行ｍ列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第１のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記受信装置は、前記所定の第１のフラグが立てられているとき、出力された（ｎ−１）行ｍ列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして出力することを特徴とする。
【００２２】
第７の発明は、マトリクス状に配置された複数の画素を表示するためのデジタルデータを各画素の表示位置に応じて順に含むデータ信号に基づき生成した所定の変換データ信号を送信する送信装置と、当該変換データ信号を受け取る受信装置と、当該変換データ信号を伝送するための複数の信号線とを備える伝送装置であって、
前記送信装置は、前記データ信号に含まれるｎ行ｍ列目の画素（ｎは表示行を示す任意の自然数であり、ｍは表示列を示す任意の自然数である）を表示するためのデジタルデータと、（ｎ−２）行ｍ列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第１のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記受信装置は、前記所定の第１のフラグが立てられているとき、出力された（ｎ−２）行ｍ列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして出力することを特徴とする。
【００２３】
第８の発明は、第６または第７の発明において、
前記送信装置は、前記データ信号に含まれるｎ行ｍ列目の画素を表示するためのデジタルデータと、ｎ行（ｍ−１）列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第２のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記受信装置は、前記所定の第２のフラグが立てられているとき、出力されたｎ行（ｍ−１）列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして出力することを特徴とする。
【００２４】
第９の発明は、第６または第７の発明において、
前記送信装置は、前記データ信号に含まれるｎ行ｍ列目の画素を表示するためのデジタルデータと、ｎ行（ｍ−２）列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第２のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記受信装置は、前記所定の第２のフラグが立てられているとき、出力されたｎ行（ｍ−２）列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして出力することを特徴とする。
【００２５】
第１０の発明は、マトリクス状に配置された複数の画素を表示するためのデジタルデータを各画素の表示位置に応じて順に含むデータ信号に基づき生成した所定の変換データ信号を送信する送信装置と、当該変換データ信号を受け取る受信装置と、当該変換データ信号を伝送するための複数の信号線とを備える伝送装置であって、
前記送信装置は、前記データ信号に含まれるｎ行ｍ列目の画素（ｎは表示行を示す任意の自然数であり、ｍは表示列を示す任意の自然数である）を表示するためのデジタルデータと、ｎ行（ｍ−２）列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第２のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記受信装置は、前記所定の第２のフラグが立てられているとき、出力されたｎ行（ｍ−２）列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして出力することを特徴とする。
【００２６】
第１１の発明は、マトリクス状に配置された複数の画素を表示するためのデジタルデータを各画素の表示位置に応じて順に含むデータ信号に基づき生成した所定の変換データ信号を送信する送信ステップと、当該変換データ信号を受け取る受信ステップと、当該変換データ信号を伝送する伝送ステップとを含む伝送方法であって、
前記送信ステップでは、前記データ信号に含まれるｎ行ｍ列目の画素（ｎは表示行を示す任意の自然数であり、ｍは表示列を示す任意の自然数である）を表示するためのデジタルデータと、（ｎ−１）行ｍ列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第１のフラグを立てるとともに、前記変換データ信号をその状態を維持するように送出し、
前記受信ステップでは、前記所定の第１のフラグが立てられているとき、出力された（ｎ−１）行ｍ列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして出力することを特徴とする。
【００２７】
第１２の発明は、マトリクス状に配置された複数の画素を表示するためのデジタルデータを各画素の表示位置に応じて順に含むデータ信号に基づき生成した所定の変換データ信号を送信する送信ステップと、当該変換データ信号を受け取る受信ステップと、当該変換データ信号を伝送する伝送ステップとを含む伝送方法であって、
前記送信ステップでは、前記データ信号に含まれるｎ行ｍ列目の画素（ｎは表示行を示す任意の自然数であり、ｍは表示列を示す任意の自然数である）を表示するためのデジタルデータと、（ｎ−２）行ｍ列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第１のフラグを立てるとともに、前記変換データ信号をその状態を維持するように送出し、
前記受信ステップでは、前記所定の第１のフラグが立てられているとき、出力された（ｎ−２）行ｍ列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして出力することを特徴とする。
【００２８】
第１３の発明は、マトリクス状に配置された複数の画素を表示するためのデジタルデータを各画素の表示位置に応じて順に含むデータ信号に基づき生成した所定の変換データ信号を送信する送信ステップと、当該変換データ信号を受け取る受信ステップと、当該変換データ信号を伝送する伝送ステップとを含む伝送方法であって、
前記送信ステップでは、前記データ信号に含まれるｎ行ｍ列目の画素（ｎは表示行を示す任意の自然数であり、ｍは表示列を示す任意の自然数である）を表示するためのデジタルデータと、ｎ行（ｍ−２）列目の画素を表示するためのデジタルデータとが同一である場合には、所定の第１のフラグを立てるとともに、前記変換データ信号をその状態を維持するように前記信号線へ送出し、
前記受信ステップでは、前記所定の第１のフラグが立てられているとき、出力されたｎ行（ｍ−２）列目の画素を表示するためのデジタルデータをｎ行ｍ列目の画素を表示するためのデジタルデータとして出力することを特徴とする。
【発明の効果】
【００２９】
上記第１の発明によれば、制御部は、ｎ行ｍ列目の画素を表示するためのデジタルデータと、（ｎ−１）行ｍ列目の画素を表示するためのデジタルデータとが同一である場合には、変換データ信号の状態を維持するように送出するため、この場合に変換データ信号のレベル変化が抑制される。また、データドライバは、この場合に受け取ったデジタルデータを破棄して正しいデジタルデータに基づき画素形成部を駆動する。このことにより、専用のトランスミッタおよびレシーバや多数決判定回路のような特別な回路を必要とせず、データ値の変化量や表示パターンに大きく影響されることなく表示装置の不要輻射をより削減し消費電力をより低減することができる。
【００３０】
上記第２の発明によれば、制御部は、ｎ行ｍ列目の画素を表示するためのデジタルデータと、（ｎ−２）行ｍ列目の画素を表示するためのデジタルデータとが同一である場合には、変換データ信号の状態を維持するように送出するため、この場合に変換データ信号のレベル変化が抑制される。また、データドライバは、この場合に受け取ったデジタルデータを破棄して正しいデジタルデータに基づき画素形成部を駆動する。このことにより、専用のトランスミッタおよびレシーバや多数決判定回路のような特別な回路を必要とせず、データ値の変化量や表示パターンに大きく影響されることなく表示装置の不要輻射をより削減し消費電力をより低減することができる。
【００３１】
上記第３の発明によれば、第１または第２の発明における場合の他、制御部は、ｎ行ｍ列目の画素を表示するためのデジタルデータと、ｎ行（ｍ−１）列目の画素を表示するためのデジタルデータとが同一である場合には、変換データ信号の状態を維持するように送出するため、この場合にも変換データ信号のレベル変化が抑制される。また、データドライバは、この場合に受け取ったデジタルデータを破棄して正しいデジタルデータに基づき画素形成部を駆動する。このことにより、表示装置の不要輻射をさらに削減し消費電力をさらに低減することができる。
【００３２】
上記第４の発明によれば、第１または第２の発明における場合の他、制御部は、ｎ行ｍ列目の画素を表示するためのデジタルデータと、ｎ行（ｍ−２）列目の画素を表示するためのデジタルデータとが同一である場合には、変換データ信号の状態を維持するように送出するため、この場合にも変換データ信号のレベル変化が抑制される。また、データドライバは、この場合に受け取ったデジタルデータを破棄して正しいデジタルデータに基づき画素形成部を駆動する。このことにより、表示装置の不要輻射をさらに削減し消費電力をさらに低減することができる。
【００３３】
上記第５の発明によれば、制御部は、ｎ行ｍ列目の画素を表示するためのデジタルデータと、ｎ行（ｍ−２）列目の画素を表示するためのデジタルデータとが同一である場合には、変換データ信号の状態を維持するように送出するため、この場合に当該デジタルデータを含む変換データ信号のレベル変化が抑制される。また、データドライバは、この場合に受け取ったデジタルデータを破棄して正しいデジタルデータに基づき画素形成部を駆動する。このことにより、専用のトランスミッタおよびレシーバや多数決判定回路のような特別な回路を必要とせず、データ値の変化量や表示パターンに大きく影響されることなく表示装置の不要輻射をより削減し消費電力をより低減することができる。
【００３４】
上記第６の発明によれば、上記第１の発明と同様に変換データ信号のレベル変化が抑制されるため、伝送装置における不要輻射をより削減し消費電力をより低減することができる。
【００３５】
上記第７の発明によれば、上記第２の発明と同様に変換データ信号のレベル変化が抑制されるため、伝送装置における不要輻射をより削減し消費電力をより低減することができる。
【００３６】
上記第８の発明によれば、上記第３の発明と同様に変換データ信号のレベル変化が抑制されるため、伝送装置における不要輻射をさらに削減し消費電力をさらに低減することができる。
【００３７】
上記第９の発明によれば、上記第４の発明と同様に変換データ信号のレベル変化が抑制されるため、伝送装置における不要輻射をさらに削減し消費電力をさらに低減することができる。
【００３８】
上記第１０の発明によれば、上記第５の発明と同様に変換データ信号のレベル変化が抑制されるため、伝送装置における不要輻射をより削減し消費電力をより低減することができる。
【００３９】
上記第１１の発明によれば、上記第１または第６の発明と同様に変換データ信号のレベル変化が抑制されるため、伝送方法において不要輻射をより削減し消費電力をより低減することができる。
【００４０】
上記第１２の発明によれば、上記第２または第７の発明と同様に変換データ信号のレベル変化が抑制されるため、伝送方法において不要輻射をより削減し消費電力をより低減することができる。
【００４１】
上記第１３の発明によれば、上記第５または第１０の発明と同様に変換データ信号のレベル変化が抑制されるため、伝送方法において不要輻射をより削減し消費電力をより低減することができる。
【発明を実施するための最良の形態】
【００４２】
以下、添付図面を参照しつつ本発明の一実施形態について説明する。
＜１．全体構成＞
図１は、本実施形態に係る表示装置の構成を示すブロック図である。この表示装置１００は、アクティブマトリクス型の表示装置であってＲＧＢ各６ビットの表示階調を有し、約２６万色のカラー表示を行うことができるものとする。この表示装置１００は、ソースドライバ（データドライバ）１１１〜１１３と、ゲートドライバ（スキャンドライバ）１２１，１２２と、これらのドライバにより駆動される液晶素子や有機ＥＬ素子などの表示素子を含む表示パネル１４０と、コントロール用ＩＣからなる制御回路１５０とを備える。
【００４３】
また、この表示装置１００の外部には、所定の表示信号を生成する表示信号発生器２００が設けられている。この表示信号は、ＲＧＢ各６ビットからなる（パラレル）１８ビットのデータ信号ＤＡＴと、所定のクロック信号ＣＬＫ、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、およびイネーブル信号ＥＮＡとからなる。なお、データ信号ＤＡＴは、表示装置の画素に対応するデジタルデータを（画素列の）順に含んでおり、このデジタルデータは１画素あたり１８ビットのデータである。また表示信号は、表示信号発生器２００および制御回路１５０の間にそれぞれ対応して設けられる所定の信号線を介して伝送される。
【００４４】
上記制御回路１５０は、この表示信号発生器２００から上記信号線を介して上記表示信号を受け取る。制御回路１５０は、この表示信号に対して所定の信号処理を行うことにより、ソースドライバ１１１〜１１３に対して、後述する信号変換処理が行われたＲＧＢ各６ビットからなる１８ビットの変換データ信号ＤＴと、公知の制御信号である所定のクロック信号ＤＣＬＫ、ラッチパルス信号ＬＳ、およびスタートパルス信号ＳＰと、ソースドライバ１１１〜１１３を制御するための後述する制御信号ＲＨ，ＲＶとを与える。また、ゲートドライバ１２１，１２２に対して、公知の制御信号である所定のクロック信号ＣＬＳおよびスタートパルス信号ＳＰＳを与える。
【００４５】
なお、制御回路１５０とソースドライバ１１１〜１１３とは、制御信号ＲＨを伝送するためのＲＨ信号線９および制御信号ＲＶを伝送するためのＲＶ信号線１０を含む所定の信号線により接続されている。
【００４６】
表示パネル１４０には、互いに平行な複数のソースバスラインと、これらに直交する方向に延びる互いに平行な複数のゲートバスラインとが配設されており、ソースバスラインとゲートバスラインとの各交点近傍には、スイッチング素子として機能するＴＦＴが設けられている。ゲートドライバ１２１，１２２は、ゲートバスラインに所定のタイミングで所定の電圧を順次印加することにより、ゲートバスラインに接続されるＴＦＴをオンしまたはオフするように制御する。また、ソースドライバ１１１〜１１３は、オンされている状態のＴＦＴにデータ信号ＤＡＴに対応する所定の電圧を印加する。このことにより画素を形成する液晶などの表示素子が駆動され、所望の表示が実現される。以下、制御信号ＲＨ，ＲＶに関連する制御回路１５０およびソースドライバ１１１〜１１３の詳細な構成および動作について説明する。
【００４７】
＜２．制御回路およびソースドライバの構成および動作＞
制御回路１５０は、各種制御信号を生成するとともに、表示信号発生器２００から受け取ったデータ信号ＤＡＴに基づき、制御信号ＲＨ，ＲＶおよび変換データ信号ＤＴを生成する。以下、これらの信号の生成方法について詳しく説明する。
【００４８】
図２は、制御回路１５０の詳細な構成を示すブロック図である。この制御回路１５０は、表示信号発生器２００から与えられる表示信号に基づき各種制御信号を生成する制御信号生成部１５１と、表示信号発生器２００から与えられるデータ信号ＤＡＴに基づき変換データ信号ＤＴおよび制御信号ＲＨ，ＲＶを生成するデータ信号変換部１５２と、このデータ信号変換部１５２に必要とされる後述する複数のデジタルデータを一時的に保存するデータ記憶部１５３とを含む。
【００４９】
制御信号生成部１５１は、受け取った表示信号に含まれる上述した制御信号であるクロック信号ＣＬＫ、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓｙｎｃ、およびイネーブル信号ＥＮＡに基づき、クロック信号ＤＣＬＫ，ＣＬＳ、ラッチパルス信号ＬＳ、スタートパルス信号ＳＰ，ＳＰＳを生成する。この制御信号生成部１５１の詳しい構成および信号生成動作については公知であるため説明を省略する。
【００５０】
データ記憶部１５３は、例えばデータ信号ＤＡＴに含まれるデジタルデータを（ｍ＋１）個前まで順に保存するシフトレジスタであって、少なくともデータ信号ＤＡＴに含まれる直前列のデジタルデータであるｎ行（ｍ−１）列目の画素に対応するデジタルデータと、前行同列のデジタルデータである（ｎ−１）行ｍ列目の画素に対応するデジタルデータとを保存し、データ信号変換部１５２に与える。
【００５１】
ここで、ｎは当該画素の表示行（すなわち表示面に向かって上から何行目か）を示す任意の自然数であり、ｍは当該画素の表示列（すなわち表示面に向かって左から何列目か）を示す任意の自然数である。したがって、ｎは表示装置の表示画面での最大表示行数（例えばＶＧＡの表示画面では４８０）を上限とし、ｍは最大表示列数（例えばＶＧＡの表示画面では６４０）を上限とする。なお、当該画素の表示列である（ｍ−１）列目の値が０列目となるとき（すなわちｍ＝１のとき）には、（ｎ−１）行すなわち前行の最終列の画素を表すものとしてもよい。
【００５２】
データ信号変換部１５２は、以下に説明する２つの比較動作に基づき制御信号ＲＨ，ＲＶを生成する。まず、第１の比較動作として、データ信号変換部１５２は、受け取ったデータ信号ＤＡＴに含まれる各画素に対応するデジタルデータのうち、ｎ行ｍ列目の画素に対応するデジタルデータと、その直前に受け取られデータ記憶部１５３に一時的に保存されているｎ行（ｍ−１）列目の画素に対応するデジタルデータとを比較する。
【００５３】
上記比較の結果、これら２つのデジタルデータが同一であるときには生成すべき制御信号ＲＨの論理レベルをここではＨｉｇｈとし（以下、この動作を「フラグを立てる」ともいう）、同一でないときには生成すべき制御信号ＲＨの論理レベルをここではＬｏｗとする。なお、これとは逆に、上記２つのデジタルデータが同一であるときには生成すべき制御信号ＲＨの論理レベルをＬｏｗとし、同一でないときには生成すべき制御信号ＲＨの論理レベルをＨｉｇｈとしてもよい。ここで、２つのデジタルデータが同一であるとは、これらのデジタルデータを構成するＲＧＢ各６ビット（すなわち１８ビット）のデータ全てが互いに一致することをいい、同一でないとは上記データの１ビット以上が互いに一致しないことをいう。
【００５４】
また、第２の比較動作として、データ信号変換部１５２は、受け取ったデータ信号ＤＡＴに含まれる各画素に対応するデジタルデータのうち、ｎ行ｍ列目の画素に対応するデジタルデータと、データ記憶部１５３に一時的に保存されている（ｎ−１）行ｍ列目の画素に対応するデジタルデータとを比較する。上記比較の結果、これら２つのデジタルデータが同一であるときには生成すべき制御信号ＲＶの論理レベルをここではＨｉｇｈとし（フラグを立て）、同一でないときには生成すべき制御信号ＲＶの論理レベルをここではＬｏｗとする。なお、これとは逆に、上記２つのデジタルデータが同一であるときには生成すべき制御信号ＲＶの論理レベルをＬｏｗとし、同一でないときには生成すべき制御信号ＲＶの論理レベルをＨｉｇｈとしてもよい。
【００５５】
また、変換データ信号ＤＴは、データ信号ＤＡＴに対して所定の信号変換処理が行われることにより生成されるが、説明の便宜のため、この変換データ信号ＤＴの生成方法についてはさらに後述する。
【００５６】
次に、ソースドライバの詳細な構成および動作について説明する。図３は、ソースドライバ１１１の詳細な構成を示すブロック図である。ここで、ソースドライバ１１２，１１３もこのソースドライバ１１１と同様の構成であるので、これらの説明は省略する。このソースドライバ１１１は、制御信号ＲＨ，ＲＶに応じて後述する３つの信号から１つを選択するセレクタ回路６１１〜６１ｋと、一般的な（公知の）シフトレジスタ５１、サンプリング回路７１１〜７１ｋ、メモリ回路８１１〜８１ｋ、および出力回路９１１〜９１ｋとを含む。ここで、ｋは本表示装置の表示画面での最大表示列数をソースドライバの設置数（ここでは３）で割った値以上の自然数（例えばＶＧＡの表示画面であれば２１４）であるものとする。なお、より詳細には、ｋ個のセレクタ回路６１１〜６１ｋ、サンプリング回路７１１〜７１ｋ、メモリ回路８１１〜８１ｋ、および出力回路９１１〜９１ｋは、ＲＧＢの各色を６ビットの階調で表示するために、それぞれ６ビットを処理する３つの回路から構成されるが、説明の便宜のため、ここではこれらの回路を１つの回路として示している。
【００５７】
シフトレジスタ５１は、制御回路１５０からスタートパルス信号ＳＰおよびクロック信号ＤＣＬＫを受け取り、所定のタイミングで順にサンプリング（標本化）パルス信号Ｔ１〜Ｔｋを生成する。具体的には、シフトレジスタ５１は、制御回路１５０からスタートパルス信号ＳＰをクロック信号ＤＣＬＫのパルスの立ち上がりで読み込むことによりシフト動作を開始し、その後変換データ信号ＤＴに含まれる各デジタルデータが送られてくるタイミングに合わせてサンプリング（標本化）パルス信号Ｔ１〜Ｔｋを生成し、生成されたこれらの信号を対応するサンプリング回路７１１〜７１ｋに与える。
【００５８】
セレクタ回路６１１〜６１ｋは、以下の３つの信号すなわち、変換データ信号ＤＴに含まれるｎ行ｍ列目の画素に対応するデジタルデータを含む信号、前行同列の（ｎ−１）行ｍ列目の画素に対応するデジタルデータを含む信号、および同行直前列のｎ行（ｍ−１）列目の画素に対応するデジタルデータを含む信号から１つを制御信号ＲＨ，ＲＶに応じて選択し、選択された信号をサンプリング回路７１１〜７１ｋに与える。なお、このセレクタ回路６１１〜６１ｋの詳しい動作については後述する。
【００５９】
サンプリング回路７１１〜７１ｋは、シフトレジスタ５１から与えられたサンプリングパルス信号Ｔ１〜Ｔｋのパルスの立ち上がりに合わせて、セレクタ回路６１１〜６１ｋから受け取った信号に含まれるデジタルデータを読み込み（サンプリングし）、当該デジタルデータを示す信号を出力する。このサンプリング回路７１１〜７１ｋは、ｎ行全てのデジタルデータが読み込まれるまで順に上記のラッチ動作を行う。
【００６０】
メモリ回路８１１〜８１ｋは、受け取ったラッチパルス信号ＬＳのパルスの立ち上がり（または立ち下がり）に合わせて、一斉にサンプリング回路７１１〜７１ｋに読み込まれたデジタルデータをラッチし、次にラッチパルス信号ＬＳを受け取るまでラッチされたデータを示す信号を出力回路９１１〜９１ｋに与え続ける。なお、このラッチパルス信号ＬＳは、サンプリング回路７１１〜７１ｋにおいてｎ行全てのデジタルデータが読み込まれたときにパルスが立ち上がる（または立ち下がる）ように適宜設定されている。
【００６１】
出力回路９１１〜９１ｋは、表示パネル１４０に含まれるソースバスラインにそれぞれ接続されており、メモリ回路８１１〜８１ｋから与えられたデジタルデータに応じた所定の電圧信号をソースバスラインに供給する。具体的には、ソースドライバ１１１は、表示階調数に対応する複数の電圧信号である階調電圧信号Ｖを生成する図示されない（公知の）階調電圧発生回路を含み、出力回路９１１〜９１ｋは、複数のトランスファーゲート（スイッチ回路）を含む。出力回路９１１〜９１ｋは、メモリ回路８１１〜８１ｋから与えられたデジタルデータに応じて、上記階調電圧発生回路により生成された階調電圧信号Ｖから１つをトランスファーゲートで選択し、当該選択された電圧信号を出力することにより対応するソースバスラインを駆動する。
【００６２】
また、ソースドライバ１１１〜１１３は、受け取った変換データ信号ＤＴに含まれる各画素に対応するデジタルデータのうち、ｎ行ｍ列目の画素に対応するデジタルデータを、制御信号ＲＨ，ＲＶに応じて取り込みまたは破棄する。以下、この動作を実現するセレクタ回路６１１〜６１ｋの詳細な動作について説明する。
【００６３】
セレクタ回路６１１〜６１ｋは、ｎ行ｍ列目の画素に対応するデジタルデータが受け取られたとき、制御信号ＲＶにフラグが立っている（ここでは論理レベルがＨｉｇｈである）場合には受け取られた変換データ信号ＤＴに含まれるデジタルデータを選択しない、すなわち破棄する。そして、１つ前の行のデジタルデータである（ｎ−１）行ｍ列目の画素に対応するデジタルデータを、ｎ行ｍ列目の画素に対応するデジタルデータとして含む信号を出力する。すなわち、メモリ回路８１１〜８１ｋのうち同列の１つから出力される信号を選択し出力する。例えば、セレクタ回路６１２は、同列のメモリ回路８１２から出力される信号を選択し出力する。
【００６４】
その後、サンプリング回路７１１〜７１ｋは、セレクタ回路６１１〜６１ｋから出力される信号をサンプリングすることにより、１つ前の行のデジタルデータとして取り込まれメモリ回路８１１〜８１ｋにラッチされている（ｎ−１）行ｍ列目の画素に対応するデジタルデータを、ｎ行ｍ列目の画素に対応するデジタルデータとして取り込む（サンプリングする）。出力回路９１１〜９１ｋは、当該デジタルデータに基づき、表示パネル１４０の所定のソースバスラインを駆動する。
【００６５】
また、セレクタ回路６１１〜６１ｋは、ｎ行ｍ列目の画素に対応するデジタルデータが受け取られたとき、制御信号ＲＨにフラグが立っている（ここでは論理レベルがＨｉｇｈである）場合にも上記と同様に受け取られた変換データ信号ＤＴに含まれるデジタルデータを選択しない、すなわち破棄する。そして、ｎ行（ｍ−１）列目の画素に対応するデジタルデータとしてその直前に取り込まれた（サンプリングされた）デジタルデータを、ｎ行ｍ列目の画素に対応するデジタルデータとして含む信号を出力する。すなわち、サンプリング回路７１１〜７１ｋのうち直前列の１つから出力される信号を選択し出力する。例えば、セレクタ回路６１２は、直前列のサンプリング回路７１１から出力される信号を選択し出力する。
【００６６】
ここで、セレクタ回路６１１〜６１ｋは、これらのうち直前列の１つに与えられる変換データ信号ＤＴに含まれるデジタルデータを選択対象とするわけではない。なぜなら、前述のように制御信号ＲＶにフラグが立っている（ここでは論理レベルがＨｉｇｈである）場合に変換データ信号ＤＴに含まれる当該デジタルデータが破棄され（選択されず）、当該破棄されたデジタルデータとは異なるデジタルデータを含む信号が選択されることがあるからである。
【００６７】
その後、サンプリング回路７１１〜７１ｋは、セレクタ回路６１１〜６１ｋから出力される信号をサンプリングすることにより、ｎ行（ｍ−１）列目の画素に対応するデジタルデータとしてその直前に取り込まれた（サンプリングされた）デジタルデータを、ｎ行ｍ列目の画素に対応するデジタルデータとして取り込む（サンプリングする）。出力回路９１１〜９１ｋは、当該サンプリングされ（メモリ回路８１１〜８１ｋにラッチされ）たデジタルデータに基づき、対応するソースバスラインを駆動する。
【００６８】
さらに、セレクタ回路６１１〜６１ｋは、ｎ行ｍ列目の画素に対応するデジタルデータが受け取られたとき、制御信号ＲＨ，ＲＶの双方ともにフラグが立っていない（ここでは論理レベルがＬｏｗである）場合には受け取られた変換データ信号ＤＴを選択してそのまま出力する。すなわち当該変換データ信号ＤＴに含まれるｎ行ｍ列目の画素に対応するデジタルデータが出力される。その後、サンプリング回路７１１〜７１ｋは、セレクタ回路６１１〜６１ｋから出力される信号をサンプリングし、出力回路９１１〜９１ｋは、当該デジタルデータに基づき、対応するソースバスラインを駆動する。
【００６９】
なお、セレクタ回路６１１〜６１ｋは、制御信号ＲＨ，ＲＶの双方ともにフラグが立っている（ここでは論理レベルがＨｉｇｈである）場合には、上述した制御信号ＲＨにフラグが立っている場合の動作および上述した制御信号ＲＶにフラグが立っている場合の動作のうちいずれを行ってもよいが、ここでは（予め定められた）制御信号ＲＶにフラグが立っている場合の動作を行うものとする。
【００７０】
以上のように、ソースドライバ１１１〜１１３は、制御信号ＲＨ，ＲＶのいずれかにフラグが立っている（ここでは論理レベルがＨｉｇｈである）場合には受け取った変換データ信号ＤＴに含まれるデジタルデータを選択しない（すなわち破棄する）ため、このときの変換データ信号ＤＴはどのような値であってもよい。そして、この変換データ信号ＤＴは、本表示装置の不要輻射を削減し、消費電力を低減させるためには、できるだけレベルが変化しないことが望ましい。
【００７１】
そこで、制御回路１５０に含まれるデータ信号変換部１５２は、データ信号ＤＡＴに対して以下のような信号変換処理を行うことにより変換データ信号ＤＴを生成する。すなわち、制御回路１５０は、制御信号ＲＨ，ＲＶの双方ともにフラグを立てない（ここでは論理レベルがＬｏｗである）ときには、受け取ったデータ信号ＤＡＴに含まれるｎ行ｍ列目の画素に対応するデジタルデータを、そのまま変換データ信号ＤＴに含まれるべきｎ行ｍ列目の画素に対応するデジタルデータとすることにより、変換データ信号ＤＴを生成する。また、制御信号ＲＨ，ＲＶのいずれかにフラグを立てる（ここでは論理レベルがＨｉｇｈである）ときには、変換データ信号ＤＴのレベルが変化しないように、既に生成された変換データ信号ＤＴに含まれる直前のｎ行（ｍ−１）列目の画素に対応するデジタルデータを、変換データ信号ＤＴに含まれるべきｎ行ｍ列目の画素に対応するデジタルデータとすることにより、変換データ信号ＤＴを生成する。このときには変換データ信号ＤＴの状態（レベル）が維持される。そうすれば、制御回路１５０は、表示のために必要な情報を損なうことなく、レベルの変化が抑制された変換データ信号ＤＴを生成することができる。このことにより、本表示装置の不要輻射が削減され、消費電力が低減される。以下、表示例および対応する信号の波形図を図４に示し、この図４を参照して上記動作を具体的に説明する。
【００７２】
図４は、白地に黒で“Ｈ”という文字を表示するときの或る変換データ信号ＤＴおよび制御信号ＲＨ，ＲＶの波形図である。なお、白表示を行うときの変換データ信号ＤＴに含まれるデジタルデータは１８ビット全てがＨｉｇｈであり、黒表示を行うときには１８ビット全てがＬｏｗであるものとする。ここで、図中上部に示される白地に黒で描かれた“Ｈ”という文字は、７行７列（４９個）の表示画素により形成されている。また、図中の上記“Ｈ”という文字の周囲に付されたＡ〜Ｇは表示行の名称を示し、ａ〜ｇは表示列の名称を示している。なお、白地に黒で描かれた“Ｈ”という文字の周囲の表示画素は全て黒であるものとする。
【００７３】
以下、前述した制御回路１５０およびソースドライバ１１１〜１１３の動作を念頭に、図４に示す各信号について説明する。なお、制御信号ＲＨ，ＲＶのフラグが立てられる場合、制御信号ＲＨ，ＲＶの論理レベルはここではＨｉｇｈとされるものとする。前述のように、ソースドライバ１１１〜１１３が変換データ信号ＤＴのデジタルデータを取り込むのは、制御信号ＲＨ，ＲＶの双方のレベルがＬｏｗのときのみであり、これらのいずれかがＨｉｇｈのときには変換データ信号ＤＴのデジタルデータを取り込む必要がない。図４において、制御信号ＲＨ，ＲＶの双方のレベルがＬｏｗとなるのは、表示行Ａのうち表示列ａの位置（以下「Ａａ」と表記する）、表示行Ｂのうち表示列ｂの位置（以下「Ｂｂ」と表記する）、表示行Ｂのうち表示列ｆの位置（以下「Ｂｆ」と表記する）、および表示行Ｅのうち表示列ｃの位置（以下「Ｅｃ」と表記する）に対応する時点のみである。よって、Ａａ、Ｂｂ、Ｂｆ、Ｅｃに対応する４回の時点でのみ変換データ信号ＤＴを正しく伝送すれば、残りの時点における変換データ信号ＤＴの内容にかかわらず、制御信号ＲＨ，ＲＶの信号に基づくだけで正しい表示が可能となる。
【００７４】
さらに、具体例としてＢｃに着目して説明する。図４に示すＢｃの時点において変換データ信号ＤＴはＬｏｗ（黒）であるにもかかわらず、表示は白になっている。この理由を具体的に説明する。Ｂｃの表示色は真上に位置するＡｃと同色である。すなわちＢｃに対応するデジタルデータは、前行同列のＡｃに対応するデジタルデータと同一である。よって、制御信号ＲＶはＨｉｇｈとなる。そこで、Ｂｃに対応する変換データ信号ＤＴはセレクタ回路において選択されず（すなわち対応するデジタルデータは破棄され）、ＢｃにはＡｃと同色が表示される。また、ＡｃはＡｂと同色であり、ＡｂはＡａと同色である。すなわちＡｃに対応するデジタルデータは、同行直前列のＡｂに対応するデジタルデータと同一であり、Ａｂに対応するデジタルデータは、同行直前列のＡａに対応するデジタルデータと同一である。よって、ＡｂおよびＡｃに対応する時点における制御信号ＲＨはＨｉｇｈとなる。そこで、ＡｂおよびＡｃに対応する変換データ信号ＤＴは廃棄（無視）され、ＡｃにはＡａと同色が表示される。ゆえにＢｃには変換データＤＴの内容にかかわらずＡａと同色が表示される。
【００７５】
このように、本表示装置では、同色の画素が横方向または縦方向に連続していれば、どのような色であろうとも、その表示データを変化させる必要がほとんどない。したがって、例えばワードプロセッサや表計算のためのソフトウェアにおいて頻繁に使用される単色のバックにテキストが描かれた画面を表示する際に、変換データ信号ＤＴの状態（レベル）を変化させる必要がほとんどない。そのため、このような場合には、従来の表示装置に比べて、不要輻射が削減され、消費電力が低減される効果が極めて大きなものとなる。
【００７６】
図４に示す場合では、表示行Ａに対応する部分の変換データ信号ＤＴは、Ｈｉｇｈのまま変化しないが、表示行Ｂに対応する部分の変換データ信号ＤＴは、表示列ｂに対応する位置（区間）でＬｏｗとなり、さらに表示行Ｃ，Ｄに対応する部分でもＬｏｗのまま変化せず、表示行Ｅに対応する部分の表示列ｃに対応する位置（区間）でＨｉｇｈとなり、そのまま変化しない。よって、ここでの変換データ信号ＤＴは合計２回のみ変化するため、ＲＧＢ各６ビットからなる１８ビットからなる全ての変換データ信号ＤＴの変化回数は３６（＝２×１８）回となる。同様に図４を参照すると、制御信号ＲＨ，ＲＶの変化回数は、それぞれ１３回であり、制御信号ＲＨ，ＲＶを伝送するＲＨ信号線９およびＲＶ信号線１０は１本ずつであるから、制御信号ＲＨ，ＲＶおよび変換データ信号ＤＴの変化回数は合計で６２回（＝３６＋１３＋１３）である。この変化回数の合計値は、図６に示す前述した従来の表示装置における変化回数の合計値の５分の１以下となる。
【００７７】
＜２．効果＞
以上のように、制御信号ＲＨ，ＲＶを伝送するためのＲＨ信号線９およびＲＶ信号線１０を設け、データ信号ＤＡＴに対して所定の信号変換処理を行うことで所定の場合に変換データ信号ＤＴの状態（レベル）を維持することにより、レベル変化が抑制された変換データ信号ＤＴを生成する。このことにより、（高速小振幅差動転送方式に必要とされる）専用のトランスミッタおよびレシーバや（データ反転方式に必要とされる）多数決判定回路のような特別な回路を必要とせず、データ値の変化量や表示パターンに大きく影響されることなく不要輻射をより削減し消費電力をより低減することができる表示装置、当該表示データの伝送装置、およびその伝送方法を提供することができる。
【００７８】
また、以上の構成によれば、表示装置の高解像度化や多階調化により、表示データの転送レートやデータ信号線の本数が増大しても、安価な構成で不要輻射をより削減し消費電力をより低減することができる。
【００７９】
＜３．変形例＞
上記一実施形態では、制御信号ＲＨ，ＲＶを伝送するためのＲＨ信号線９およびＲＶ信号線１０を設けるが、制御信号ＲＶを伝送するためのＲＶ信号線１０のみが設けられ、制御信号ＲＨが生成されず、ＲＨ信号線９が省略されるときには、制御信号ＲＨにフラグが立つべき場合、すなわちｎ行ｍ列目の画素に対応するデジタルデータと、ｎ行（ｍ−１）列目の画素に対応するデジタルデータとが同一である場合にも、制御信号ＲＶにフラグが立たなければ、データ信号ＤＡＴと変換データ信号ＤＴとは同一となる。このときには変換データ信号ＤＴの状態が維持されない（レベル変化が抑制されない）ので、その限度で不要輻射をより削減し消費電力をより低減することができない。しかし、制御信号ＲＶにフラグが立つ場合には、変換データ信号ＤＴの状態が維持される（レベル変化が抑制される）ため、この場合には不要輻射をより削減し消費電力をより低減することができる。なお、このことは、制御信号ＲＨを伝送するためのＲＨ信号線９のみが設けられ、制御信号ＲＶが生成されず、ＲＶ信号線１０が省略されるときにも同様に考えることができる。
【００８０】
上記一実施形態では、ｎ行ｍ列目の画素に対応するデジタルデータと、ｎ行（ｍ−１）列目の画素に対応するデジタルデータとが同一である場合に制御信号ＲＨにフラグを立てるが、これに代えて、ｎ行ｍ列目の画素に対応するデジタルデータと、ｎ行（ｍ−２）列目の画素に対応するデジタルデータとが同一である場合にフラグを立てる構成であってもよい。なお、当該画素の表示列である（ｍ−２）列目の値が０列目となるとき（すなわちｍ＝２のとき）には、（ｎ−１）行すなわち前行の最終列の画素を表すものとし、（ｍ−２）列目の値が−１列目となるとき（すなわちｍ＝１のとき）には、（ｎ−１）行すなわち前行の最終列から１つ前の列の画素を表すものとしてもよい。この変形例の構成では横方向へ１つおきに間があけられて繰り返される同色のパターン、例えば１画素おきに間があけられた縦線からなるストライプパターンや、横方向に隣り合う２つの画素を含むディザリングパターンなどが表示される場合、または例えば単色のバックなどの同色の画面が表示される場合、制御信号ＲＨにフラグが立てられることから、変換データ信号ＤＴの状態が維持される（レベル変化が抑制される）ため、不要輻射をより削減し消費電力をより低減することができる。なおこの場合において、制御信号ＲＨを伝送するためのＲＨ信号線９のみが設けられ、制御信号ＲＶが生成されず、ＲＶ信号線１０が省略されるときにも、制御信号ＲＶにフラグが立つべき場合を除いて、同様に不要輻射をより削減し消費電力をより低減することができる。
【００８１】
また、ｎ行ｍ列目の画素に対応するデジタルデータと、ｎ行（ｍ−２）列目の画素に対応するデジタルデータとが同一である場合にフラグを立てるとともに、ｎ行（ｍ＋１）列目の画素に対応するデジタルデータと、ｎ行（ｍ−１）列目の画素に対応するデジタルデータとが同一である場合に上記のフラグとは異なるフラグを立てる構成であってもよい。なお、ここでのｍは奇数であるものとする。この変形例の構成は、ＲＧＢ各６ビットからなる１８ビットの変換データ信号ＤＴを３６本の信号線で伝送する表示装置、すなわち奇数列目の画素に対応するデジタルデータと偶数列目の画素に対応するデジタルデータとを異なる信号線で同時に伝送する表示装置において特に好適である。この構成では、クロックの周波数を半分にすることができるので、例えばＸＧＡ以上の高解像度の表示画面を表示する場合にもクロック周波数を低く抑えることができる。この表示装置では、奇数列目の画素および偶数列目の画素に対応するデジタルデータが同時に（異なる信号線で）伝送されるため、それぞれに関連して制御信号ＲＨに相当する制御信号ＲＨ１，ＲＨ２およびこれらの制御信号を伝送するための信号線が設けられる。また、表示装置のソースドライバは、奇数列目の画素に関連して制御信号ＲＨ１を受け取る複数のセレクタ回路（および対応するサンプリング回路、メモリ回路、および出力回路）と、偶数列目の画素に関連して制御信号ＲＨ２を受け取る複数のセレクタ回路（および対応するサンプリング回路、メモリ回路、および出力回路）とを含む。ここで、ｎ行ｍ列目の画素に対応するデジタルデータと、ｎ行（ｍ−２）列目の画素に対応するデジタルデータとが同一である場合には制御信号ＲＨ１にフラグが立てられる（ここでは論理レベルがＨｉｇｈとされる）とともに、ｎ行（ｍ＋１）列目の画素に対応するデジタルデータと、ｎ行（ｍ−１）列目の画素に対応するデジタルデータとが同一である場合には制御信号ＲＨ２にフラグが立てられる（ここでは論理レベルがＨｉｇｈとされる）。この場合には、変換データ信号ＤＴの状態が維持される（レベル変化が抑制される）ため、不要輻射をより削減し消費電力をより低減することができる。
【００８２】
さらに、ｎ行ｍ列目の画素に対応するデジタルデータと、ｎ行（ｍ−ｐ）列目の画素に対応するデジタルデータとが同一である場合に制御信号ＲＨにフラグを立てる構成であってもよい。ここでｐは３以上ｍ未満の整数であるものとする。さらにまた、ｎ行ｍ列目の画素に対応するデジタルデータと、（ｎ−ｑ）行ｍ列目の画素に対応するデジタルデータとが同一である場合に制御信号ＲＶにフラグを立てる構成であってもよい。ここでｑは２以上ｎ未満の整数であるものとする。これらの構成においても例えば特定のパターンや単色のバックなどの同色の画面が表示されるときには不要輻射をより削減し消費電力をより低減することができる。
【００８３】
特に、例えばテレビジョン放送用の映像信号などに基づくインターレース（飛び越し走査）表示が行われる場合、データ信号には１行分の画素列に対応するデジタルデータが順に１行おきに含まれることになる。したがって、ソースドライバ内のメモリ回路８１１〜８１ｋには、２行前のデータである（ｎ−２）行目のデータがラッチされる。そこで、制御信号ＲＶのフラグが立てられる場合にセレクタ回路６１１〜６１ｋでこのデータを選択すれば、このときの変換データ信号ＤＴはどのような値であってもよいので、変換データ信号ＤＴの状態を維持する（レベル変化を抑制する）ことができる。よって、表示装置の不要輻射をより削減し消費電力をより低減することができる。
【００８４】
上記一実施形態では、制御信号ＲＨ，ＲＶの論理レベルをＨｉｇｈにすることによりフラグを立てるが、その他の制御信号を組み合わせることによりフラグを立てるなど、どのようにフラグを立ててもよい。また、立てられたフラグは、制御回路１５０からソースドライバ１１１〜１１３へＲＨ信号線９およびＲＶ信号線１０により伝送されるが、その他の信号線により伝送されるなど、どのように伝送されてもよい。
【００８５】
上記一実施形態では、制御回路１５０とソースドライバ１１１〜１１３との間に制御信号ＲＨ，ＲＶを伝送するためのＲＨ信号線９およびＲＶ信号線１０を設け、データ信号ＤＡＴに対して所定の信号変換処理を行うことでレベル変化が抑制された変換データ信号ＤＴを制御回路１５０からソースドライバ１１１〜１１３へ伝送したが、この制御回路１５０は送信装置として機能し、ソースドライバ１１１〜１１３は受信装置として機能するため、これらにより伝送装置が構成される。ここで、この構成とともに、またはこの構成に代えて、表示信号発生器２００と制御回路１５０との間に制御信号ＲＨ，ＲＶを伝送するためのＲＨ信号線およびＲＶ信号線を設け、表示信号発生器２００から制御回路１５０へ変換データ信号ＤＴを伝送してもよい。具体的には、上述したような制御回路１５０による制御信号ＲＨ，ＲＶおよび変換データ信号ＤＴの生成動作を送信装置として機能する表示信号発生器２００が行い、上述したソースドライバ１１１〜１１３による、受け取られた変換データ信号ＤＴに含まれるｎ行ｍ列目の画素に対応するデジタルデータを制御信号ＲＨ，ＲＶに応じて取り込みまたは破棄する動作を、受信装置として機能する制御回路１５０が行ってもよい。これら送信装置として機能する表示信号発生器２００と受信装置として機能する制御回路１５０とからなる伝送装置は、表示信号発生器２００と制御回路１５０との間の表示信号の伝送において、不要輻射をより削減し消費電力をより低減することができる。
【００８６】
なお、以上の伝送装置における送信装置は、変換データ信号ＤＴを生成する装置であれば表示信号発生器に限られるものではなく、例えば他の装置により生成された表示信号を中継、変換、または変調する装置であってもよい。また、この伝送装置における受信装置は、表示のためのデジタルデータを生成する装置であれば、表示装置に内蔵される制御回路に限られるものではなく、例えば表示装置に表示信号を与えるために受信した信号を中継、変換、または復調する装置であってもよい。
【００８７】
上記一実施形態およびその変形例では、制御信号ＲＨ，ＲＶを伝送するためのＲＨ信号線およびＲＶ信号線を含む複数の信号線が設けられるが、データ信号や制御信号を伝送することができるものであれば信号線の本数などに限定はなく、例えば一部の信号が多重化されて伝送されてもよい。
【図面の簡単な説明】
【００８８】
【図１】本発明の一実施形態に係る表示装置の構成を示すブロック図である。
【図２】上記一実施形態における制御回路の詳細な構成を示すブロック図である。
【図３】上記一実施形態におけるソースドライバの詳細な構成を示すブロック図である。
【図４】上記一実施形態において、白地に黒で“Ｈ”という文字を表示するときの或る変換データ信号ＤＴおよび制御信号ＲＨ，ＲＶの波形図である。
【図５】従来の表示装置の構成を示すブロック図である。
【図６】従来の表示装置において、白地に黒で“Ｈ”という文字を表示するときの或るデータ信号ＤＡＴの波形図である。
【符号の説明】
【００８９】
９    …ＲＨ信号線
１０  …ＲＶ信号線
１００  …表示装置
１１１〜１１３  …ソースドライバ
１２１，１２２  …ゲートドライバ
１４０  …表示パネル
１５０  …制御回路（コントロールＩＣ）
１５１  …制御信号生成部
１５２  …データ信号変換部
１５３  …データ記憶部
２００  …表示信号発生器
６１１〜６１ｋ  …セレクタ回路
７１１〜７１ｋ  …サンプリング回路
８１１〜８１ｋ  …メモリ回路
９１１〜９１ｋ  …出力回路
【図１】
2005196008.tif 000003
【図２】
2005196008.tif 000004
【図３】
2005196008.tif 000005
【図４】
2005196008.tif 000006
【図５】
2005196008.tif 000007
【図６】
2005196008.tif 000008