(57)【要約】【課題】デュアルダマシン構造を含む配線において、配線に必要な工程数の削減ができ、コストの低減ができる半導体装置の製造方法を提供する。【解決手段】  第１絶縁膜２中にビアホール３とトレンチ４を形成し、全面にＣｕ膜５を形成する。その語、第２配線用レジストパターン６をマスクとしてＣｕ膜５をエッチングすることにより、ビア３および第１配線用トレンチ４内にＣｕ膜５を埋め込んで、デュアルダマシン構造のビア３ａおよび第１配線層４ａを形成するのと同時に第２配線層７を形成する。【選択図】        図２
2005057074.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１絶縁膜を形成する工程と、上記第１絶縁膜にビアホールを形成する工程と、上記第１絶縁膜をエッチングして上記ビアホールと連通する第１配線用のトレンチを形成する工程と、全面に導電膜を形成して上記ビアホールおよびトレンチを上記導電膜で埋め込むことによりビアおよび第１配線層を形成するとともに上記第１配線層上に所望の厚みの上記導電膜を残存させる工程と、上記残存した導電膜上に第２配線用レジストパターンを形成する工程と、上記第２配線用レジストパターンをマスクとして上記導電膜をエッチングして上記第１配線層直上に第２配線層を形成する工程と、上記第２配線用レジストパターンを除去する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項２】
上記第２配線層上を含む全面に第２絶縁膜を形成する工程と、上記第２絶縁膜を平坦化して上記第２配線層を上記第２絶縁膜中に埋め込む工程とを備えたことを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置の製造方法に関し、特に、デュアルダマシン法を用いた配線形成方法に関するものである。
【背景技術】
【０００２】
従来の配線形成工程は、半導体基板の表面の所定領域に不純物を拡散させて拡散領域を形成する。その後、基板上に絶縁膜を所望の厚さに形成する。次に、絶縁膜上にフォトレジスト膜を形成し、露光および現像工程を経て、形成すべき溝（トレンチ）及び孔（ビアホール）に対応する部分のレジスト膜を除去する。このレジスト膜をマスクとして絶縁膜をエッチングすることにより溝及び孔を形成し、拡散領域の一部を露出させる。その後、レジスト膜を除去する。
【０００３】
次に、全面に導電体を被覆して溝及び孔内に前記導電体を埋め込むとともに、基板上の全面に導電膜を形成する。なお、導電体としては、例えばＷ（タングステン）、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）又はこれらのうちから選択された２種以上の積層体などを使用することができる。
【０００４】
次に、フォトレジスト法により、導電膜上の配線形成予定領域上にのみレジスト膜を形成する。そしてＲＩＥ（反応性イオンエッチング）法にて導電膜をエッチングする。このとき、レジスト膜に被覆されていない部分の絶縁膜上の導電膜が完全に除去された時点でＲＩＥを停止する。これにより孔上に配線が形成されるとともに、埋め込み配線が形成される。その後、レジスト膜を除去することにより、配線構造が完成する。（例えば、特許文献１参照）。
【０００５】
【特許文献１】特開平９−１７２０７８号公報（段落番号００１２〜００１４、図１〜図６）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の配線形成方法は以上のようであり、トレンチ（溝）とビアホール（孔）と同時に形成し、トレンチおよびビアホール内への導電体の埋め込みとビア上の配線を形成するための導電膜の形成とを同時に行うことにより、一度の導電膜の形成によりビアとビア上の一層の配線層とを形成している。
【０００７】
また、半導体装置の配線方法として、写真製版及びエッチングを用いて、絶縁膜中のビア上にトレンチを形成し、その後ビアホールとトレンチとを同時に金属膜で埋め込むことにより、ビアとビア上の一層の配線層（トレンチ）とを形成するデュアルダマシン構造がある。
【０００８】
半導体装置の配線工程は年々増加傾向にあり、現在、配線層が５層〜８層の品種が主流になっている。このように、配線層が多くなり配線工程数が増加することにより、半導体装置の製造工程およびコストが増加するという問題点があった。
【０００９】
この発明は上記のような問題点を解消するために成されたもので、デュアルダマシン構造を含む配線において、配線に必要な工程数の削減ができ、コストの低減ができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
この発明の半導体装置の製造方法は、半導体基板上に第１絶縁膜を形成する工程と、上記第１絶縁膜にビアホールを形成する工程と、上記第１絶縁膜をエッチングして上記ビアホールと連通する第１配線用のトレンチを形成する工程と、全面に導電膜を形成して上記ビアホールおよびトレンチを上記導電膜で埋め込むことによりビアおよび第１配線層を形成するするとともに上記第１配線層上に所望の厚みの上記導電膜を残存させる工程と、上記導電膜上の上記第１配線層上に第２配線用レジストパターンを形成する工程と、上記第２配線用レジストパターンをマスクとして上記導電膜をエッチングして上記第１配線層直上に第２配線層を形成する工程と、上記第２配線用レジストパターンを除去する工程とを備えるようにしたものである。
【発明の効果】
【００１１】
この発明の半導体装置の製造方法は、半導体基板上に第１絶縁膜を形成する工程と、上記第１絶縁膜にビアホールを形成する工程と、上記第１絶縁膜をエッチングして上記ビアホールと連通する第１配線用のトレンチを形成する工程と、全面に導電膜を形成して上記ビアホールおよびトレンチを上記導電膜で埋め込むことによりビアおよび第１配線層を形成する工程と、上記導電膜上の上記第１配線層上に第２配線用レジストパターンを形成する工程と、上記第２配線用レジストパターンをマスクとして上記導電膜をエッチングして上記第１配線層直上に第２配線層を形成する工程と、上記第２配線用レジストパターンを除去する工程とを備えるようにしたので、一回の導電膜の形成でビアと、膜厚の異なる２層の配線層とを同時に形成することができ、配線層が多くなっても配線工程を削減でき、配線抵抗を低減できる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
図１および図２はこの発明の半導体装置の配線方法の概略示す工程断面図である。図に従って順次説明する。
【００１３】
まず、図１（ａ）に示すように、半導体基板１上に第１絶縁膜２を形成する。その後、写真製版を行ってビアホール用レジストパターン（図示なし）を形成し、ビアホール用レジストパターンをマスクとして第１絶縁膜２をエッチングしてビアホール３を形成する。さらに、ビアホール用レジストパターンを除去したのち、再度、写真製版を行って第１配線用レジストパターン（図示なし）を形成し、第１配線用レジストパターンをマスクとして第１絶縁膜２をエッチングして第１配線用トレンチ４を形成する。
【００１４】
次に、図１（ｂ）に示すように、ビアホール３およびトレンチ４を含む全面にメッキ技術により導電膜であるＣｕ膜５を形成する。その結果、ビアホール３およびトレンチ４内にＣｕ膜５が埋め込まれる。このとき、第１絶縁膜２上のＣｕ膜５の膜厚は、所望の膜厚分すなわち後に形成する第２配線層の膜厚分に形成する。
【００１５】
次に、図２（ａ）に示すように、写真製版を行って第２配線用レジストパターン６を形成する。
次に、図２（ｂ）に示すように、第２配線用レジストパターン６をマスクとしてＣｕ膜５をエッチングすることにより、ビアホール３および第１配線用トレンチ４内にＣｕ膜５を埋め込んで、デュアルダマシン構造のビア３ａおよび第１配線層４ａやシングルダマシン構造の第１配線層４ｂを形成するのと同時に第２配線層７を形成する。つまり、膜厚の異なる第１配線層４ａ，４ｂと第２配線層７とを同時に形成することができる。
【００１６】
次に、図２（ｃ）に示すように、全面に第２絶縁膜８を形成し、ＣＭＰ技術を用いて平坦化行う。その結果、第２配線層７は第２絶縁膜８内に埋め込まれて平坦化され、後の工程を容易に形成できる。図３は図２（ｃ）の左側の配線部分を示す平面図である。
【００１７】
このようにすれば、一回のＣｕ膜５の形成でビア３ａとビア３ａ上の第１配線層４ａおよび第２配線層７とを同時に形成することができる。従って、一回の導電膜の形成でビアと、膜厚の異なる２層の配線層とを同時に形成することができ、配線層が多くなっても配線工程を削減できる。また、第１配線層４ａと第２配線層７との間のビアの形成を省略できるので、配線抵抗を低減できる。
【図面の簡単な説明】
【００１８】
【図１】実施の形態１の半導体装置の配線方法の概略を示す工程断面図である。
【図２】実施の形態１の半導体装置の配線方法の概略を示す工程断面図である。
【図３】図２（ｃ）の左側の配線部分を示す平面図である。
【符号の説明】
【００１９】
１  半導体基板、２  第１絶縁膜、３  ビアホール、４  トレンチ、
３ａ  ビア、４ａ  第１配線層、５  Ｃｕ膜、６  第２配線用レジストパターン、
７  第２配線層、８  第２絶縁膜。
【図１】
2005057074.tif 000003
【図２】
2005057074.tif 000004
【図３】
2005057074.tif 000005