(57)【要約】【課題】ＳＯＩウェーハの電気的特性を測定するとともに、ＳＯＩ層やＢＯＸ層に存在するピンホールやシリコンアイランドなどの諸欠陥を検査できるＳＯＩウェーハの評価方法を提供する。【解決手段】電気絶縁層１２を挟んでシリコン活性層１１と支持層１３を有するＳＯＩウェーハ１の評価方法であって、シリコン活性層１１の表面にポリシリコンを堆積させてポリシリコン層１４を形成する工程と、ポリシリコン層１４を電極とし、当該電極とその裏面に相当する支持層１３とに電圧を印加して電気的特性を測定する工程と、を有する。【選択図】  図２
2005150208.tif 000002
【特許請求の範囲】
【請求項１】
電気絶縁層を挟んでシリコン活性層と支持層を有するＳＯＩウェーハの評価方法であって、
前記シリコン活性層の表面にポリシリコンを堆積させてポリシリコン層を形成する工程と、
前記ポリシリコン層を電極とし、当該電極とその裏面に相当する支持層とに電圧を印加して電気的特性を測定する工程と、を有することを特徴とするＳＯＩウェーハの評価方法。
【請求項２】
前記ポリシリコン層を形成する工程の後に、当該工程で形成されたポリシリコン層の表面にリソグラフィ法によりパターニングする工程と、
前記パターニング以外の部分のポリシリコン層及びシリコン活性層をエッチングすることで残余の部分のポリシリコン層を電極とする工程と、を有する請求項１記載のＳＯＩウェーハの評価方法。
【請求項３】
前記ポリシリコン層を形成する工程の前に、前記シリコン活性層を洗浄する工程を有する請求項１又は２記載のＳＯＩウェーハの評価方法。
【請求項４】
前記電極とその裏面に相当する支持層とに電圧を印加する前に、前記シリコン活性層の全面にレジストを塗布し、前記支持層の表面に形成された酸化膜を除去する工程を有する請求項１〜３の何れかに記載のＳＯＩウェーハの評価方法。
【請求項５】
電気絶縁層を挟んでシリコン活性層と支持層を有するＳＯＩウェーハの評価方法であって、
前記シリコン活性層に不純物原子をドーピングする工程と、
前記工程で不純物原子がドーピングされたシリコン活性層を電極とし、当該電極とその裏面に相当する支持層とに電圧を印加して電気的特性を測定する工程と、を有することを特徴とするＳＯＩウェーハの評価方法。
【請求項６】
前記シリコン活性層に不純物原子をドーピングする工程の後に、当該工程で不純物原子がドーピングされたシリコン活性層の表面にリソグラフィ法によりパターニングする工程と、
前記パターニング以外の部分のポリシリコン層をエッチングすることで残余の部分のシリコン活性層を電極とする工程と、を有するＳ請求項５記載のＳＯＩウェーハの評価方法。
【請求項７】
前記シリコン活性層に不純物原子をドーピングする工程の前に、前記シリコン活性層を洗浄する工程を有する請求項５又は６記載のＳＯＩウェーハの評価方法。
【請求項８】
前記電極とその裏面に相当する支持層とに電圧を印加する前に、前記シリコン活性層の全面にレジストを塗布し、前記支持層の表面に形成された酸化膜を除去する工程を有する請求項５〜７の何れかに記載のＳＯＩウェーハの評価方法。
【請求項９】
ＳＩＭＯＸウェーハの埋め込み酸化膜にシリコンアイランド欠陥が存在するかどうかを評価することを特徴とする請求項１〜８の何れかに記載のＳＯＩウェーハの評価方法。
【請求項１０】
前記電圧を印加して電気的特性を測定する工程において、印加電圧を線形増加又はステップ増加させることを特徴とする請求項１〜９の何れかに記載のＳＯＩウェーハの評価方法。
【請求項１１】
前記電圧を印加して電気的特性を測定する工程において、電圧を繰り返し印加することを特徴とする請求項１０記載のＳＯＩウェーハの評価方法。
【請求項１２】
前記電圧を印加して電気的特性を測定する工程において、前記ＳＯＩウェーハの評価位置から生じる光を検出し、当該光の有無により過剰電流が流れたかどうかを評価することを特徴とする請求項１〜１１の何れかに記載のＳＯＩウェーハの評価方法。
【請求項１３】
前記電圧を印加して電気的特性を測定する工程において、前記ＳＯＩウェーハの評価位置の表面形状を観察し、セルフヒーリング現象による痕跡の有無により過剰電流が流れたかどうかを評価することを特徴とする請求項１〜１１の何れかに記載のＳＯＩウェーハの評価方法。
【請求項１４】
前記評価位置の表面形状を画像データとして取得し、画像処理により前記セルフヒーリングによる痕跡の有無を検出することを特徴とする請求項１３記載のＳＯＩウェーハの評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ(Silicon On Insulator)ウェーハの電気的特性を測定するとともに、ＳＯＩ層や絶縁層に存在するピンホールやシリコンアイランドなどの欠陥を検査する、ＳＯＩウェーハの評価方法に関する。
【背景技術】
【０００２】
集積回路を形成するにあたり、この集積回路をバルク状の半導体基板につくり込む手法に比べると、酸化膜絶縁層上に設けられた薄膜半導体層に各種素子（デバイス）を形成する手法の方が、α線障害の特性や動作速度などの素子特性に優れ、しかも素子間分離の点でも有利となる。この種の半導体基板はＳＯＩウェーハと称されているが、かかるＳＯＩウェーハにおいては、素子を形成するシリコン層を薄くすればするほど、ｐｎ接合の寄生容量を減少させ素子の動作速度を高めることができるため、シリコン層の超薄膜化が検討されている。また、集積度を高めるためには三次元構造を実現することが効果的であるが、その一手法として、酸化膜と半導体層とを重ね合わせた基本構造が構成できるＳＯＩウェーハが注目されている。ＳＯＩ構造基板としては、貼り合わせＳＯＩウェーハやＳＩＭＯＸ(Separation by Implantation of Oxygen)ウェーハが知られている。
【０００３】
このようにＳＯＩウェーハは、ＬＳＩの高速化および低消費電力化を達成する技術として期待され、ＳＯＩデバイスを構築する上で高品質のＳＯＩウェーハが要求されている。特に、ＳＯＩ層ならびに絶縁層としての埋め込み酸化膜（ＢＯＸ;Buried Oxide）層の欠陥はデバイス歩留りや電流リークに大きな影響を及ぼすため、致命的な欠陥となる。
【０００４】
こうした致命的な欠陥として、ＳＯＩウェーハにおいてはＨＦ欠陥（ＳＯＩピンホール）と呼ばれるＳＯＩ層の欠陥、ＢＯＸピンホールとよばれるＢＯＸ層の欠陥、あるいはシリコンアイランドと呼ばれるＢＯＸ層の欠陥などがある。
【０００５】
ＳＩＭＯＸウェーハにおけるＳＯＩピンホールは、金属パーティクル、酸化物析出およびＣＯＰ（Crystal Originated Particle）が主な原因とされている。また、酸素インプランテーション時にウェーハ上に存在するパーティクルによって影になった部分がＢＯＸピンホールになることも報告されている。こうしたピンホール（あるいはパイプ）欠陥は基板と上部シリコン膜とを短絡させる原因となる。
【０００６】
これに対して、シリコンアイランドとはＳＩＭＯＸウェーハのＢＯＸ層に酸素と結合していない結晶状態のシリコン析出物が存在することにより生じる欠陥である。ＳＩＭＯＸウェーハは、適量の酸素イオンを注入することでシリコンと酸素とを結合して酸化膜を形成するものであることから、条件によっては酸素と未結合となったシリコンが存在することもある。こうしたシリコンアイランドは導電性を有するので、ＢＯＸ層内にシリコンアイランドが存在すると絶縁破壊電圧が低下したり漏れ電流が増加したりするので、ＢＯＸ層の電荷トラップやＭＯＳトランジスタの閾値電圧を変動させる原因となる。また、デバイス製造工程では、プラズマエッチングやプラズマデポジッションなどの高電圧を用いる工程でダメージを受けるおそれがある。
【０００７】
したがって、集積回路工程の前にこれらの欠陥を検出し、それをフィードバックすることでＳＯＩ層やＢＯＸ層の欠陥が一定以下に維持する必要がある。
【０００８】
ＳＯＩピンホールであるＨＦ欠陥は、ＳＯＩウェーハを高濃度ＨＦ（フッ酸）溶液に浸漬するＨＦ処理されたウェーハの全面を光学顕微鏡で観察し、カウントすることによって検出することができる。ＨＦ溶液はＳＯＩ層のＳｉとは反応しないがＢＯＸ層のＳｉＯ2を溶解する。そのため、ＳＯＩ層表面のピンホールから浸透したＨＦ溶液はＢＯＸ層を同心円状に溶解するので、浸漬時間に比例してＢＯＸ層の溶解が促進され、光学顕微鏡での観察が可能となる。
【０００９】
これに対してＢＯＸピンホールの検出には、ウェーハを切断してＳＥＭやＴＥＭなどの電子顕微鏡で観察する方法があるが、この方法は数オングストローム〜数十オングストロームといったサイズで観察する方法であることから、欠陥位置を予め特定できないと検出するのは困難であり、しかもこの方法では欠陥分布を把握することはできない。このため、Ｓｉウェーハにおける熱酸化膜欠陥の評価法として従来用いられている銅デコレーション法をＳＯＩウェーハにおけるＢＯＸ欠陥の評価に応用することが試みられている。
【００１０】
しかしながら、上述したＨＦ欠陥検出方法はピンホールなどの比較的大きな欠陥に対しては有効であるものの、シリコンアイランドのような数ｎｍ程度の小さな欠陥に対しては検出することは困難である。また、ＢＯＸ層には三次元的に欠陥が存在するので、表面観察を用いる方法では検出に限界がある。
【発明の開示】
【００１１】
本発明は、ＳＯＩウェーハの電気的特性を測定するとともに、ＳＯＩ層やＢＯＸ層に存在するピンホールやシリコンアイランドなどの諸欠陥を検査できるＳＯＩウェーハの評価方法を提供することを目的とする。
上記目的を達成するために、本発明の第１の観点によれば、電気絶縁層を挟んでシリコン活性層と支持層を有するＳＯＩウェーハの評価方法であって、前記シリコン活性層の表面にポリシリコンを堆積させてポリシリコン層を形成する工程と、前記ポリシリコン層を電極とし、当該電極とその裏面に相当する支持層とに電圧を印加して電気的特性を測定する工程と、を有することを特徴とするＳＯＩウェーハの評価方法が提供される。
【００１２】
また、上記目的を達成するために、本発明の第２の観点によれば、電気絶縁層を挟んでシリコン活性層と支持層を有するＳＯＩウェーハの評価方法であって、前記シリコン活性層に不純物原子をドーピングする工程と、前記工程で不純物原子がドーピングされたシリコン活性層を電極とし、当該電極とその裏面に相当する支持層とに電圧を印加して電気的特性を測定する工程と、を有することを特徴とするＳＯＩウェーハの評価方法が提供される。
【００１３】
本発明では、一般的な半導体デバイスプロセスで用いられる電極形成工程、リソグラフィ工程などを利用して、精密な電極をシリコン活性層の表面又はシリコン活性層自体に形成することができる。
【００１４】
すなわち、本発明の第１の観点によるＳＯＩウェーハの評価方法では、ＳＯＩウェーハのシリコン活性層の表面にポリシリコンを堆積させてポリシリコン層を形成する際に、半導体デバイスプロセスで用いられているＣＶＤ法などを利用することができる。また、本発明の第２の観点によるＳＯＩウェーハの評価方法では、ＳＯＩウェーハのシリコン活性層に不純物原子をドーピングする際に、半導体デバイスプロセスで用いられているイオン注入法などを利用することができる。
【００１５】
さらに、シリコン活性層の表面又はシリコン活性層自体に形成した電極をＭＥＳＡ構造にする場合には、半導体デバイスプロセスで用いられているリソグラフィ技術や各種エッチング法を利用することができる。
【００１６】
本発明のＳＯＩウェーハの評価方法では、シリコン活性層の表面又はシリコン活性層自体に一方の電極を形成するとともに支持層を他方の電極とし、これら両電極に電圧を印加して、評価対象となるシリコン活性層および電気絶縁層に対し、直接的に電気的特性を測定するので、シリコンアイランドのような数ｎｍ程度の小さな欠陥に対しても検出することができる。
【発明の実施の形態】
【００１７】
以下、本発明の実施形態を図面に基づいて説明する。  
第１実施形態
図１は本発明の第１実施形態に係るＳＯＩウェーハの評価方法を示すフローチャート、図２は同じく第１実施形態に係るＳＯＩウェーハの評価方法を示すウェーハの断面図、図５は本発明の実施形態に係るＳＯＩウェーハの評価方法により測定された、印加電圧に対する電流値の一例を示すグラフ、図６は本発明の実施形態に係るＳＯＩウェーハの評価方法により測定された、破壊電圧分布の一例を示すグラフ、図７は本発明の実施形態に係るＳＯＩウェーハの評価方法により測定された、ショート欠陥の一例を示すウェーハのサイトマップ、図８は本発明の実施形態に係るＳＯＩウェーハの評価方法により測定された、セルフヒーリングによる痕跡の一例を示す図である。
【００１８】
本実施形態に係る評価方法は、ＳＯＩウェーハを製造工程から抜き取って評価するか、あるいはＳＯＩウェーハを用いた半導体デバイスプロセスにおいてスクラブラインなどに形成するＴＥＧ(Testing Element Group)パターンとして形成することができる。
【００１９】
図１に示すステップ１１にてＳＯＩウェーハを用意する。本実施形態に係るＳＯＩウェーハは、図２（ａ）に示すように電気絶縁層１２を挟んでシリコン活性層１１と支持層１３を有するＳＯＩウェーハ１であって、貼り合わせウェーハやＳＩＭＯＸウェーハの何れをも適用することができる。本例では、シリコン活性層１１および支持層１３にシリコンウェーハを用い、電気絶縁層１２にシリコン酸化膜を用いた。ただし、支持層１３を構成する材料は導体又は半導体であればよく，シリコン以外の材料を用いることは可能である。
【００２０】
次に，図１に示すステップ１２にて、用意したＳＯＩウェーハ１をアンモニアと過酸化水素水を用いて洗浄したのち、ステップ１３にてシリコン活性層１１の表面に、たとえばＣＶＤ法などを用いてポリシリコンを堆積させ，図２（ｂ）に示すようにポリシリコン層１４を形成する。このポリシリコン層１４はＳＯＩウェーハに電圧を印加したときに流れる電流を測定する際の電極となることから，電極の機能が発揮できる膜厚であれば良く、たとえば０．１〜２μｍである。
【００２１】
次いで、図１のステップ１４にて、リソグラフィ技術を用いてポリシリコン層１４の表面にレジストパターンを形成する。このパターニングは、たとえば図７に示すように、ＳＯＩウェーハ１のシリコン活性層１１の表面を幾つかのサイトに分割し、各サイトにおけるＳＯＩウェーハの欠陥を評価するためになされるものである。したがって、ウェーハ全体にポリシリコン層１４の電極を形成する場合には、このステップ１４およびこれに続くステップ１５を省略することもできる。
【００２２】
本例では、図７に示すようにウェーハを複数のサイト、たとえば２７０個に分割したＭＥＳＡ構造とし、各サイトにおける欠陥を評価することとした。なおこの場合、分割するサイトは、半導体デバイスに相当するサイトと同じサイトにすることが評価結果の利用の点からも好ましいが、本発明では特に限定されることはなく、半導体デバイスのサイトとは異なるサイトに分割しても良い。
【００２３】
図１のステップ１４のパターニングは、たとえばポリシリコン層１４の全面にフォトレジストを塗布し、図７に示すようなＭＥＳＡ構造に相当するフォトマスクを用いて、塗布されたフォトレジストを露光・現像し、露光・現像されなかった部分を除去する。これにより、電極となるべきポリシリコン層１４の部分のみにレジスト膜が形成される。
【００２４】
次いで、レジスト膜が形成されていない部分のポリシリコン層１４とシリコン活性層１１をエッチングする。このエッチングには、プラズマエッチングおよび反応性イオンエッチング（ＲＩＥ）を含むドライエッチングや、ウェットエッチングなど、半導体デバイスプロセスで用いられている各種エッチング法を用いることができる。このステップ１５のエッチング処理により、図２（ｃ）に示すように各電極が電気的に分離されたＭＥＳＡ構造となる。
【００２５】
次いで、図１のステップ１６にてシリコン活性層１１側の面、同図において電気絶縁層１２の上側の面全体にレジストを塗布して保護したのち、ステップ１７にてウェーハをたとえばフッ酸溶液に浸漬することで、ウェーハの支持層１３の表面に形成された自然酸化膜を除去する。
【００２６】
そして、次のステップ１８にて図２（ｃ）に示すように、電源１６に接続された電流測定回路１７の一方を一つのサイトの電極１４に電気的に接続するとともに、測定回路１７の他方を、このサイトの裏面に相当する支持層１３の表面に電気的に接続する。この測定回路１７には電流計１８が設けられ、また電源１６は印加電圧が可変とされている。
【００２７】
一つのサイトに測定回路１７を接続したら、ステップ１９にてそのサイトの電気的特性を測定する。本例では、電源１６による印加電圧を、図５の横軸に示すように２０Ｖ〜９０Ｖまで昇圧し、測定回路１７に流れる電流を電流計１８で測定する。このとき、２０Ｖから９０Ｖまでの昇圧は、線形的に増加させてもよいし、たとえば５Ｖ毎に段階的（ステップ）に増加させてもよい。さらに、２０Ｖから９０Ｖまでの昇圧を複数回繰り返して、測定してもよい。
【００２８】
図５にＳＯＩウェーハを用いた測定結果の一例を示す。このウェーハのサイトでは、約５８ＶのポイントＶ１で電流が流れ始め、約７０ＶのポイントＶ２で完全にショートする。この間Ｖ１〜Ｖ２にミニブレイクダウンと称される多数の小さな破壊１９が観察されるが、これは電流計による電流値の測定間隔を１０−３秒以下とすることで取得することができる。
【００２９】
このミニブレイクダウンは、電気絶縁層１２に生じたシリコンアイランドによるものと考えられる。シリコンアイランドが存在するポイントが電気的に破壊され大きい電流が流れ始めると、局所的に発熱し、これにより電気伝導度がさらに上昇するといった、ポジティブフィードバック効果が生じる。この局部的な過電流がミニブレイクダウンに相当する。
【００３０】
そして、これによりシリコンアイランドが存在するポイントの周辺の物質が溶けて蒸発し、電流が流れなくなる。これはセルフヒーリング現象と称されるが、このときシリコンアイランドの数だけ、図８に示すように電極１４の表面に火山の噴火口のような痕跡が残ることになる。これを光学顕微鏡や電子顕微鏡で観察することによってもシリコンアイランドの欠陥の有無を評価することができる。さらにこの顕微鏡による画像を画像データとして取得し、自動的にシリコンアイランド痕跡の有無を評価することもできる。
【００３１】
図６は一枚のＳＯＩウェーハに形成された２７０個のサイト全てについて上述した破壊電圧を測定し、その分布を示すグラフである。同図において４Ｖ程度の破壊電圧が示されているのはピンホールやパイプの欠陥によるものである。これ以外は６０Ｖ〜７６Ｖの範囲に分布している。ウェーハの評価法としては、たとえば破壊電圧の平均値が５０Ｖ以上で、かつ破壊電圧が５０Ｖ以上のサイトが９０％以上存在すると、そのウェーハを良品とし、それ以外は不良品とする。また、ピンホールなどの貫通欠陥の有無を図７に示すようにウェーハのサイトマップで表すこともできる。同図に示す例では、濃く示されたサイトにピンホールなどが存在する。
【００３２】
第２実施形態
主として電気絶縁層１２の欠陥の有無を評価する場合には、以下の方法を採用することができる。図３は本発明の第２実施形態に係るＳＯＩウェーハの評価方法を示すフローチャート、図４は本発明の第２実施形態に係るＳＯＩウェーハの評価方法を示すウェーハの断面図である。
【００３３】
図３に示すステップ３１にて、上述した第１実施形態と同様、ＳＯＩウェーハを用意する。本実施形態に係るＳＯＩウェーハも、図４（ａ）に示すように電気絶縁層１２を挟んでシリコン活性層１１と支持層１３を有するＳＯＩウェーハ１であって、貼り合わせウェーハやＳＩＭＯＸウェーハの何れをも適用することができる。本例では、シリコン活性層１１および支持層１３にシリコンウェーハを用い、電気絶縁層１２にシリコン酸化膜を用いた。ただし、支持層１３を構成する材料は導体又は半導体であればよく，シリコン以外の材料を用いることは可能である。
【００３４】
次に，図３に示すステップ３２にて、用意したＳＯＩウェーハ１をアンモニアと過酸化水素水を用いて洗浄したのち、ステップ３３にて、シリコン活性層１１に、図４（ｂ）に示すように不純物原子（たとえばリン）を、イオン注入法などを用いてドーピングする。なお、リンがドーピングされたシリコン活性層を符号１５で示す。このリンのドーピングにより、シリコン活性層１５の固有抵抗値が低下し、ＳＯＩウェーハに電圧を印加したときに流れる電流を測定する際の電極とすることができる。
【００３５】
次いで、図３のステップ３４にて、リソグラフィ技術を用いてシリコン活性層１５の表面にレジストパターンを形成する。このパターニングは、上述した第１実施形態と同様、たとえば図７に示すように、ＳＯＩウェーハ１のシリコン活性層１５の表面を幾つかのサイトに分割し、各サイトにおけるＳＯＩウェーハの欠陥を評価するためになされるものである。したがって、ウェーハ全体にリンがドーピングされたシリコン活性層１５の電極を形成する場合には、このステップ３４およびこれに続くステップ３５を省略することもできる。
【００３６】
本例では、図７に示すようにウェーハを複数のサイト、たとえば２７０個に分割したＭＥＳＡ構造とし、各サイトにおける欠陥を評価することとした。なおこの場合、分割するサイトは、半導体デバイスに相当するサイトと同じサイトにすることが評価結果の利用の点からも好ましいが、本発明では特に限定されることはなく、半導体デバイスのサイトとは異なるサイトに分割しても良い。
【００３７】
図３のステップ３４のパターニングは、たとえばシリコン活性層１５の全面にフォトレジストを塗布し、図７に示すようなＭＥＳＡ構造に相当するフォトマスクを用いて、塗布されたフォトレジストを露光・現像し、露光・現像されなかった部分を除去する。これにより、電極となるべきシリコン活性層１５の部分のみにレジスト膜が形成される。
【００３８】
次いで、レジスト膜が形成されていない部分のシリコン活性層１５をエッチングする。このエッチングには、プラズマエッチングおよび反応性イオンエッチング（ＲＩＥ）を含むドライエッチングや、ウェットエッチングなど、半導体デバイスプロセスで用いられている各種エッチング法を用いることができる。このステップ３５のエッチング処理により、図４（ｃ）に示すように各電極が電気的に分離されたＭＥＳＡ構造となる。
【００３９】
次いで、図３のステップ３６にてシリコン活性層１５側の面、同図において電気絶縁層１２の上側の面全体にレジストを塗布して保護したのち、ステップ３７にてウェーハをたとえばフッ酸溶液に浸漬することで、ウェーハの支持層１３の表面に形成された自然酸化膜を除去する。
【００４０】
そして、次のステップ３８にて図４（ｃ）に示すように、電源１６に接続された電流測定回路１７の一方を一つのサイトの電極であるシリコン活性層１５に電気的に接続するとともに、測定回路１７の他方を、このサイトの裏面に相当する支持層１３の表面に電気的に接続する。この測定回路１７には電流計１８が設けられ、また電源１６は印加電圧が可変とされている。
【００４１】
一つのサイトに測定回路１７を接続したら、ステップ３９にてそのサイトの電気的特性を測定する。本例でも、電源１６による印加電圧を、図５の横軸に示すように２０Ｖ〜９０Ｖまで昇圧し、測定回路１７に流れる電流を電流計１８で測定する。このとき、２０Ｖから９０Ｖまでの昇圧は、線形的に増加させてもよいし、たとえば５Ｖ毎に段階的（ステップ）に増加させてもよい。さらに、２０Ｖから９０Ｖまでの昇圧を複数回繰り返して、測定してもよい。
【００４２】
このように構成した場合でも、上述した第１実施形態と同様、主として電気絶縁層１２に生じるシリコンアイランドなどの欠陥を精度良く評価することができる。
【００４３】
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１実施形態に係るＳＯＩウェーハの評価方法を示すフローチャートである。
【図２】本発明の第１実施形態に係るＳＯＩウェーハの評価方法を示すウェーハの断面図である。
【図３】本発明の第２実施形態に係るＳＯＩウェーハの評価方法を示すフローチャートである。
【図４】本発明の第２実施形態に係るＳＯＩウェーハの評価方法を示すウェーハの断面図である。
【図５】本発明の実施形態に係るＳＯＩウェーハの評価方法により測定された、印加電圧に対する電流値の一例を示すグラフである。
【図６】本発明の実施形態に係るＳＯＩウェーハの評価方法により測定された、破壊電圧分布の一例を示すグラフである。
【図７】本発明の実施形態に係るＳＯＩウェーハの評価方法により測定された、ショート欠陥の一例を示すウェーハのサイトマップである。
【図８】本発明の実施形態に係るＳＯＩウェーハの評価方法により測定された、セルフヒーリングによる痕跡の一例を示す図である。
【符号の説明】
【００４５】
１…ＳＯＩウェーハ
１１…シリコン活性層
１２…電気絶縁層
１３…支持層
１４…ポリシリコン層（電極）
【図１】
2005150208.tif 000003
【図２】
2005150208.tif 000004
【図３】
2005150208.tif 000005
【図４】
2005150208.tif 000006
【図５】
2005150208.tif 000007
【図６】
2005150208.tif 000008
【図７】
2005150208.tif 000009
【図８】
2005150208.tif 000010