(57)【要約】【課題】高コスト化を招くことなく、電圧情報に基づいて任意のレベルの電流信号を得る。【解決手段】半導体レーザの発光特性から設定された電圧情報を、その電圧値に応じた時間間隔の２値のデジタル信号としてＤＡＣに供給し、ＤＡＣから出力される信号をパルス信号Ｓdac1とする。そして、このパルス信号をＬＰＦで平滑化し、直流信号Ｓlpf1とした後、Ｖ／Ｉ変換器で電流信号に変換する。そこで、２値のデジタル信号における時間間隔を調整することにより、ＤＡＣにおけるデジタル信号をアナログ信号に変換する際の分解能よりも、高い分解能でＶ／Ｉ変換器に入力する電圧信号を調整することが可能となる。すなわち、汎用の安価なＤＡＣを用いても、そのＤＡＣから所望のパルス幅のパルス信号を出力させることで、精度良く所望のレベルの直流信号を、ＬＰＦから出力させることができる。【選択図】図５
2005267697.tif 000002
【特許請求の範囲】
【請求項１】
予め設定されている電圧情報に基づいて、光源の駆動信号を生成する際に用いられる信号変換装置であって、
前記電圧情報を、その電圧値に応じたパルス幅を有するパルス信号に変換する変換手段と；
前記パルス信号を平滑化する平滑化手段と；を備える信号変換装置。
【請求項２】
前記パルス信号は、２値のパルス信号であることを特徴とする請求項１に記載の信号変換装置。
【請求項３】
光ディスクに対して情報の記録、再生及び消去のうち少なくとも記録を行なう光ディスク装置であって、
光ディスクに照射するレーザ光を発光する光源と；
前記変換手段が、前記光源の発光特性に応じて予め設定されている電圧情報を、その電圧値に応じたパルス幅を有するパルス信号に変換する、請求項１又は２に記載の信号変換装置と；
前記信号変換装置の出力信号を用いて前記光源の駆動信号を生成し、前記光ディスクに情報を記録する記録手段と；を備える光ディスク装置。
【請求項４】
前記記録手段は、前記信号変換装置を構成する平滑化手段の出力信号の整定時間を考慮して記録を開始することを特徴とする請求項３に記載の光ディスク装置。
【請求項５】
前記平滑化手段はコンデンサを有し、前記整定時間は前記コンデンサへの蓄電時間であることを特徴とする請求項４に記載の光ディスク装置。
【請求項６】
前記平滑化手段は、前記コンデンサをその構成要素の一つとするローパスフィルタを含むことを特徴とする請求項５に記載の光ディスク装置。
【請求項７】
前記電圧情報をその電圧値に応じたレベルの直流信号に変換するレベル変換手段を更に備え、
前記記録手段は、試し書きの際には、前記直流信号を用いて前記光源の駆動信号を生成することを特徴とする請求項３〜６のいずれか一項に記載の光ディスク装置。
【請求項８】
光ディスクに対して情報の記録、再生及び消去のうち少なくとも記録を行なう装置で用いられる情報記録方法であって、
レーザ光を発光する光源の発光特性に応じて予め設定されている電圧情報を、その電圧値に応じたパルス幅を有するパルス信号に変換した後、平滑化して前記光源の駆動信号を生成し、前記駆動信号に応じて前記光源から発光されるレーザ光を前記光ディスクに照射して、前記光ディスクに対して情報を記録をする情報記録工程と；
前記電圧情報をその電圧値に応じたレベルの直流信号に変換して前記光源の駆動信号を生成し、前記駆動信号に応じて前記光源から発光されるレーザ光を前記光ディスクに照射して、試し書きを行う試し書き工程と；を含む情報記録方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号変換装置、光ディスク装置及び情報記録方法に係り、さらに詳しくは、レーザ光源を駆動する駆動信号を生成する際に用いられる信号変換装置、該信号変換装置を備える光ディスク装置及び該光ディスク装置に好適な情報記録方法に関する。
【背景技術】
【０００２】
近年、光ディスク装置に用いる記録可能な媒体として、ＭＤ（Mini Disc），ＣＤ（Compact Disc），ＤＶＤ（Digital Versatile Disc）などがある。
【０００３】
これらの光ディスクにデータを記録する際には、レーザーダイオード（レーザ光源）からライトパルスを照射するが、そのパルス幅もしくはパワーレベルを最適に設定しなければ記録品質が悪くなる。ここで記録品質が悪くなるということは、データ記録後にその記録部分を再生したときに正しくデータが復調できないということである。
【０００４】
特に現在のＤＶＤでは記録品質が良好になる最適記録パワーレベルのマージンは±１［ｍＷ］以下であり、他の光ディスク（例えば、ＣＤでは±８［ｍＷ］程度）に比べて小さい。光ディスクの記録密度は将来的に更に高くなることは確実であり、更に高精度のレーザーダイオード制御が求められるようになる。しかしながら、現在の光ディスク装置で採用されているレーザーダイオード制御回路は、ＣＰＵの指示に応じて、ボトムパワー、イレーズパワー及びライトパワーを設定し、レーザーダイオードのＩ−Ｌ特性における閾値電流及び微分量子効率（微分効率）に基づいて、レーザーダイオードをボトムパワーで発光するための駆動電流、イレーズパワーで発光するための駆動電流、及びライトパワーで発光するための駆動電流を求め、これの駆動電流及び閾値電流の差である各パワー信号（デジタルデータ）を出力する回路、及び各パワー信号をアナログ信号に個別に変換するＤＡ変換器、各ＤＡ変換器の出力信号をＶＩ変換した電流信号を加算してレーザーダイオードの駆動信号として出力する加算器等を含んで構成されている。このため、レーザーダイオードの駆動信号の精度がＤＡ変換器の分解能にもっぱら依存している。従って、高精度のレーザーダイオード駆動信号の制御を行うには、高精度・高分解能の高価なＤＡ変換器を用いる必要があり、コスト高を招くおそれがある。
【０００５】
なお、光源から射出されたレーザ光の発光パワーをモニタして、駆動信号を調整することも提案されている（例えば、特許文献１参照）。この特許文献１に記載の発明も、レーザーダイオードの駆動信号の精度がＤＡ変換器の分解能にもっぱら依存している。
【特許文献１】特開２００２−２３０７６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、かかる事情の下になされたもので、その第１の目的は、高コスト化を招くことなく、電圧情報に基づいて任意のレベルの電流信号を得ることができる信号変換装置を提供することにある。
【０００７】
本発明の第２の目的は、高コスト化を招くことなく、光源の発光パワーを精度良く制御して記録品質に優れた記録を安定して行うことができる光ディスク装置及び情報記録方法を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明は、予め設定されている電圧情報に基づいて、光源の駆動信号を生成する際に用いられる信号変換装置であって、前記電圧情報を、その電圧値に応じたパルス幅を有するパルス信号に変換する変換手段と、前記パルス信号を平滑化する平滑化手段とを備える信号変換装置である。
【０００９】
これによれば、変換手段により、電圧情報が、その電圧値に応じたパルス幅を有するパルス信号に変換され、そのパルス信号が平滑化手段により平滑化され、パルス幅（パルスのデューティ比）とパルスのピークレベル、ボトムレベル等とに応じたレベルの直流信号が生成される。すなわち、変換手段と平滑化手段とにより、電圧情報が、その電圧値に応じたパルス幅を有するパルス信号に一旦変換された後、そのパルス幅に応じた直流信号が生成されるので、電圧情報（ディジタル値）をパルス信号（アナログ値）に変換する際に高分解能の高価なＤＡ変換器を用いることなく、汎用のＤＡ変換器を用いても、そのＤＡ変換器から所望のパルス幅のパルス信号を出力させることで、精度良く所望のレベルの直流信号を、平滑化手段から出力させることが可能になる。従って、高コスト化を招くことなく、電圧情報に基づいて任意のレベルの電流信号を得ることが可能になる。
【００１０】
この場合において、請求項２に記載の信号変換装置の如く、前記パルス信号は、２値のパルス信号であることとすることができる。
【００１１】
請求項３に記載の発明は、光ディスクに対して情報の記録、再生及び消去のうち少なくとも記録を行なう光ディスク装置であって、光ディスクに照射するレーザ光を発光する光源と；前記変換手段が、前記光源の発光特性に応じて予め設定されている電圧情報を、その電圧値に応じたパルス幅を有するパルス信号に変換する、請求項１又は２に記載の信号変換装置と；前記信号変換装置の出力信号を用いて前記光源の駆動信号を生成し、前記光ディスクに情報を記録する記録手段と；を備える光ディスク装置である。
【００１２】
これによれば、請求項１又は２に記載の信号変換装置により、高コスト化を招くことなく、光源の発光特性に応じて予め設定されている電圧情報に基づいてその電圧値に応じたパルス幅を有するパルス信号に一旦変換された後、そのパルス幅に応じた直流信号が生成される。そして、記録手段により、信号変換装置の出力信号（直流信号）を用いて光源の駆動信号が生成され、その駆動信号に応じて光源が駆動され、光ディスクに情報の記録が行われる。従って、高コスト化を招くことなく、光源の発光パワーを精度良く制御して記録品質に優れた記録を安定して行うことができる。
【００１３】
この場合において、請求項４に記載の光ディスク装置の如く、前記記録手段は、前記信号変換装置を構成する平滑化手段の出力信号の整定時間を考慮して記録を開始することとすることができる。
【００１４】
この場合において、請求項５に記載の光ディスク装置の如く、前記平滑化手段はコンデンサを有し、前記整定時間は前記コンデンサへの蓄電時間であることとすることができる。
【００１５】
この場合において、請求項６に記載の光ディスク装置の如く、前記平滑化手段は、前記コンデンサをその構成要素の一つとするローパスフィルタを含むこととすることができる。
【００１６】
上記請求項３〜６に記載の各光ディスク装置において、請求項７に記載の光ディスク装置の如く、前記電圧情報をその電圧値に応じたレベルの直流信号に変換するレベル変換手段を更に備え、前記記録手段は、試し書きの際には、前記直流信号を用いて前記光源の駆動信号を生成することとすることができる。
【００１７】
請求項８に記載の発明は、光ディスクに対して情報の記録、再生及び消去のうち少なくとも記録を行なう装置で用いられる情報記録方法であって、レーザ光を発光する光源の発光特性に応じて予め設定されている電圧情報を、その電圧値に応じたパルス幅を有するパルス信号に変換した後、平滑化して前記光源の駆動信号を生成し、前記駆動信号に応じて前記光源から発光されるレーザ光を前記光ディスクに照射して、前記光ディスクに対して情報を記録をする情報記録工程と；前記電圧情報をその電圧値に応じたレベルの直流信号に変換して前記光源の駆動信号を生成し、前記駆動信号に応じて前記光源から発光されるレーザ光を前記光ディスクに照射して、試し書きを行う試し書き工程と；を含む情報記録方法である。
【００１８】
これによれば、光ディスクに対して情報を記録する際には、レーザ光を発光する光源の発光特性に応じて予め設定されている電圧情報を、その電圧値に応じたパルス幅を有するパルス信号に変換した後、平滑化して前記光源の駆動信号を生成し、前記駆動信号に応じて前記光源から発光されるレーザ光を光ディスクに照射することが、行われる。この一方、試し書きを行う際には、前記電圧情報をその電圧値に応じたレベルの直流信号に変換して前記光源の駆動信号を生成し、前記駆動信号に応じて前記光源から発光されるレーザ光を前記光ディスクに照射することが、行われる。
【発明を実施するための最良の形態】
【００１９】
≪第１の実施形態≫
以下、本発明の第１の実施形態を図１〜図９に基づいて説明する。図１には、本発明の第１の実施形態に係る光ディスク装置２０の概略構成が示されている。
【００２０】
この図１に示される光ディスク装置２０は、光ディスク１５を回転駆動するためのスピンドルモータ２２、光ピックアップ装置２３、該光ピックアップ装置２３をスレッジ方向に駆動するシークモータ２１、レーザ制御回路２４、エンコーダ２５、駆動制御回路２６、再生信号処理回路２８、バッファＲＡＭ３４、バッファマネージャ３７、インターフェース３８、フラッシュメモリ３９、ＣＰＵ４０及びＲＡＭ４１などを備えている。なお、図１における矢印は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。また、本第１の実施形態では、一例として光ディスク１５としてＤＶＤ＋ＲＷの規格に準拠した情報記録媒体が用いられるものとする。
【００２１】
前記光ピックアップ装置２３は、スピンドルモータ２２によって回転している光ディスク１５のスパイラル状又は同心円状のトラックが形成された記録面にレーザ光を照射するとともに、記録面からの反射光を受光するための装置である。この光ピックアップ装置２３は、一例として図２に示されるように、光源ユニット５１、コリメートレンズ５２、ビームスプリッタ５４、対物レンズ６０、検出レンズ５８、受光器５９及び駆動系（フォーカシングアクチュエータ、トラッキングアクチュエータ（いずれも図示省略））などを備えている。
【００２２】
前記光源ユニット５１は、波長が６６０ｎｍのレーザ光を発光する光源としての半導体レーザ５１ａを含んで構成されている。なお、本第１の実施形態では、光源ユニット５１から出射されるレーザ光の光束の最大強度出射方向を＋Ｘ方向とする。前記コリメートレンズ５２は、光源ユニット５１の＋Ｘ側に配置され、光源ユニット５１から出射された光束を略平行光とする。
【００２３】
前記ビームスプリッタ５４は、コリメートレンズ５２の＋Ｘ側に配置され、光ディスク１５で反射した光束（戻り光束）を−Ｚ方向に分岐する。前記対物レンズ６０は、ビームスプリッタ５４の＋Ｘ側に配置され、ビームスプリッタ５４を透過した光束を光ディスク１５の記録面に集光する。
【００２４】
前記検出レンズ５８は、ビームスプリッタ５４の−Ｚ側に配置され、ビームスプリッタ５４で−Ｚ方向に分岐された戻り光束を前記受光器５９の受光面に集光する。受光器５９は、通常の光ディスク装置と同様に、ウォブル信号情報、再生データ情報、フォーカスエラー情報及びトラックエラー情報などを含む信号を出力する複数の受光素子を含んで構成されている。
【００２５】
前記フォーカシングアクチュエータ（図示省略）は、対物レンズ６０の光軸方向であるフォーカス方向に対物レンズ６０を微少駆動するためのアクチュエータである。前記トラッキングアクチュエータ（図示省略）は、トラックの接線方向に直交する方向であるトラッキング方向に対物レンズ６０を微少駆動するためのアクチュエータである。
【００２６】
上記のように構成される光ピックアップ装置２３の作用を簡単に説明すると、光源ユニット５１から出射された光束は、コリメートレンズ５２で略平行光とされた後、ビームスプリッタ５４に入射する。ビームスプリッタ５４を透過した光束は、対物レンズ６０を介して光ディスク１５の記録面に微小スポットとして集光される。光ディスク１５の記録面で反射した光束は、戻り光束として対物レンズ６０で略平行光とされ、ビームスプリッタ５４に入射する。ビームスプリッタ５４で−Ｚ方向に分岐された戻り光束は、検出レンズ５８を介して受光器５９で受光される。受光器５９では光電変換により受光量に応じた電流信号が生成され、その電流信号は再生信号処理回路２８に出力される。
【００２７】
図１に戻り、前記再生信号処理回路２８は、Ｉ／Ｖアンプ２８ａ、サーボ信号検出回路２８ｂ、ウォブル信号検出回路２８ｃ、ＲＦ信号検出回路２８ｄ、及びデコーダ２８ｅなどから構成されている。
【００２８】
上記Ｉ／Ｖアンプ２８ａは、受光器５９の出力信号である電流信号を電圧信号に変換するとともに、所定のゲインで増幅する。サーボ信号検出回路２８ｂは、Ｉ／Ｖアンプ２８ａの出力信号に基づいてサーボ信号（フォーカスエラー信号及びトラックエラー信号など）を検出する。ウォブル信号検出回路２８ｃは、Ｉ／Ｖアンプ２８ａの出力信号に基づいてウォブル信号を検出する。ＲＦ信号検出回路２８ｄは、Ｉ／Ｖアンプ２８ａの出力信号に基づいてＲＦ信号を検出する。
【００２９】
前記デコーダ２８ｅは、ウォブル信号検出回路２８ｃで検出されたウォブル信号から、ＡＤＩＰ（Address In Pregroove）情報及び同期信号などを抽出する。ここで抽出されたＡＤＩＰ情報はＣＰＵ４０に出力され、同期信号はエンコーダ２５に出力される。また、デコーダ２８ｅは、ＲＦ信号検出回路２８ｄで検出されたＲＦ信号に対して復号処理及び誤り検出処理等を行ない、誤りが検出されたときには誤り訂正処理を行った後、再生データとしてバッファマネージャ３７を介してバッファＲＡＭ３４に格納する。
【００３０】
前記駆動制御回路２６は、ＰＵ制御回路２６ａ、シークモータ制御回路２６ｂ、ＳＰモータ制御回路２６ｃなどを備えている。
【００３１】
上記ＰＵ制御回路２６ａは、再生信号処理回路２８からのフォーカスエラー信号に基づいてフォーカスずれを補正するためのフォーカシングアクチュエータの駆動信号を生成するとともに、トラックエラー信号に基づいてトラックずれを補正するためのトラッキングアクチュエータの駆動信号を生成する。ここで生成された各駆動信号は光ピックアップ装置２３に出力される。ＳＰ制御回路２６ｃは、ＣＰＵ４０の指示に基づいてスピンドルモータ２２を駆動するための駆動信号を生成し、ＣＰＵ４０に出力する。シークモータ制御回路２６ｂは、ＣＰＵの指示に基づいてシークモータ２１を駆動する駆動信号を生成し、シークモータ２１に出力する。
【００３２】
前記バッファＲＡＭ３４には、光ディスク１５に記録するデータ（記録用データ）、及び光ディスク１５から再生したデータ（再生データ）などが一時的に格納される。
【００３３】
前記バッファマネージャ３７は、バッファＲＡＭ３４へのデータの入出力を管理し、バッファＲＡＭ３４に蓄積されたデータ量が所定量になるとＣＰＵ４０に通知する。
【００３４】
前記エンコーダ２５は、ＣＰＵ４０の指示に基づいて、バッファＲＡＭ３４に蓄積されている記録用データをバッファマネージャ３７を介して取り出し、データ変調及びエラー訂正コードの付加などを行ない、光ディスク１５への書き込み信号を生成する。
【００３５】
前記レーザ制御回路２４は、ＣＰＵ４０の指示に応じて、エンコーダ２５からの書き込み信号や半導体レーザ５１ａの発光特性などに基づいて半導体レーザ５１ａの駆動信号を生成する。なお、このレーザ制御回路２４の構成等については後に詳述する。
【００３６】
前記インターフェース３８は、上位装置９０（例えばパーソナルコンピュータ）との双方向の通信インターフェースであり、ＡＴＡＰＩ（AT Attachment Packet Interface）、ＳＣＳＩ（Small Computer System Interface）及びＵＳＢ（Universal Serial Bus）などの標準インターフェースに準拠している。
【００３７】
前記フラッシュメモリ３９はプログラム領域とデータ領域とを備えており、プログラム領域には、ＣＰＵ４０にて解読可能なコードで記述されたプログラムが格納されている。一方データ領域には、半導体レーザ５１ａの発光特性に関する情報、及び記録ストラテジ情報を含む記録条件などが格納されている。
【００３８】
前記ＣＰＵ４０は、フラッシュメモリ３９のプログラム領域に格納されているプログラムに従って上記各部の動作を制御するとともに、制御に必要なデータなどをバッファＲＡＭ３４及びＲＡＭ４１に保存する。
【００３９】
次に、前記レーザ制御回路２４の構成等について図３〜図５を用いて説明する。
【００４０】
前記レーザ制御回路２４は、一例として図３に示されるように、制御部２４０、タイミング信号生成回路２４１、４つのＤＡ変換器（ＤＡＣ２５１、２５２、２５３、２５４）、４つのローパスフィルタ（ＬＰＦ２６１、２６２、２６３、２６４）、４つの電圧電流変換器（Ｖ／Ｉ変換器２７１、２７２、２７３、２７４）、４つの信号生成用スイッチ（ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４）、等を備えている。
【００４１】
前記制御部２４０は、ＣＰＵ４０、デコーダ２８ｅ及びエンコーダ２５からの各種信号を解析し、その内容に応じて上記各部を制御する。ここでは、ＣＰＵ４０からのデジタル信号（Ｓｄ１、Ｓｄ２、Ｓｄ３、Ｓｄ４とする）はそれぞれ対応するＤＡＣに供給される。また、ＣＰＵ４０からの記録ストラテジ情報、エンコーダ２５からの書き込み信号（Ｗdataとする）及びデコーダ２８ｅからの同期信号はタイミング信号生成回路器２４１に供給される。さらに、ＣＰＵ４０からのフィルタ信号（Ｓopcとする）は、各ＬＰＦに供給される。
【００４２】
なお、ここでは、一例として図４に示されるように、半導体レーザ５１ａの発光特性において、発光パワーがベースパワー（Ｐbとする）となるときの電流値Ｉbと閾値電流Ｉthとの差をＩr、発光パワーがイレーズパワーＰeとなるときの電流値Ｉeと前記電流値Ｉbとの差をＩp2、発光パワーがライトパワーＰwとなるときの電流値Ｉwと前記電流値Ｉeとの差をＩp3とする。
【００４３】
前記タイミング信号生成回路２４１は、制御部２４０の指示、書き込み信号Ｗdata、同期信号、及び記録ストラテジ情報などに基づいて、４つのタイミング信号（Ｓｓ１、Ｓｓ２、Ｓｓ３、Ｓｓ４とする）を生成する。
【００４４】
前記ＤＡＣ２５１は、デジタル信号Ｓｄ１を、その電圧値に応じたレベルの直流信号に変換する。前記ＤＡＣ２５２は、デジタル信号Ｓｄ２を、その電圧値に応じたレベルの直流信号に変換する。前記ＤＡＣ２５３は、デジタル信号Ｓｄ３を、その電圧値に応じたレベルの直流信号に変換する。前記ＤＡＣ２５４は、デジタル信号Ｓｄ１４を、その電圧値に応じたレベルの直流信号に変換する。
【００４５】
前記各ＬＰＦは、それぞれ抵抗、コンデンサ、及びスイッチを有している。ここでは、前記フィルタ信号Ｓopcが「ハイ」レベルのときに、スイッチがオン状態となり、フィルタ信号Ｓopcが「ロー」レベルのときに、スイッチがオフ状態となるように設定されている。
【００４６】
前記ＬＰＦ２６１は、スイッチがオン状態のときは、ＤＡＣ２５１の出力信号を平滑化し、一方、スイッチがオフ状態のときは、ＤＡＣ２５１の出力信号をそのまま出力する。前記ＬＰＦ２６２は、スイッチがオン状態のときは、ＤＡＣ２５２の出力信号を平滑化し、一方、スイッチがオフ状態のときは、ＤＡＣ２５２の出力信号をそのまま出力する。前記ＬＰＦ２６３は、スイッチがオン状態のときは、ＤＡＣ２５３の出力信号を平滑化し、一方、スイッチがオフ状態のときは、ＤＡＣ２５３の出力信号をそのまま出力する。前記ＬＰＦ２６４は、スイッチがオン状態のときは、ＤＡＣ２５４の出力信号を平滑化し、一方、スイッチがオフ状態のときは、ＤＡＣ２５４の出力信号をそのまま出力する。
【００４７】
前記Ｖ／Ｉ変換器２７１は、ＬＰＦ２６１の出力信号を電流信号に変換する。このＶ／Ｉ変換器２７１の出力信号の電流値は前記Ｉp3である。前記Ｖ／Ｉ変換器２７２は、ＬＰＦ２６２の出力信号を電流信号に変換する。このＶ／Ｉ変換器２７２の出力信号の電流値は前記Ｉp2である。前記Ｖ／Ｉ変換器２７３は、ＬＰＦ２６３の出力信号を電流信号に変換する。このＶ／Ｉ変換器２７３の出力信号の電流値は前記Ｉrである。前記Ｖ／Ｉ変換器２７４は、ＬＰＦ２６４の出力信号を電流信号に変換する。このＶ／Ｉ変換器２７４の出力信号の電流値は前記Ｉthである。
【００４８】
前記信号生成用スイッチＳＷ１は、Ｖ／Ｉ変換器２７１の出力段に配置され、タイミング信号生成回路２４１からのタイミング信号Ｓｓ１に同期して、Ｖ／Ｉ変換器２７１からの信号の出力をオン／オフする。すなわち、Ｖ／Ｉ変換器２７１からの信号は信号生成用スイッチＳＷ１がオン状態のときにのみ出力される。ここでは一例として、信号生成用スイッチＳＷ１は、タイミング信号Ｓｓ１が１（ハイレベル）のときにオン状態となり、０（ローレベル）のときにオフ状態となるように設定されているものとする。
【００４９】
前記信号生成用スイッチＳＷ２は、Ｖ／Ｉ変換器２７２の出力段に配置され、タイミング信号生成回路２４１からのタイミング信号Ｓｓ２に同期して、Ｖ／Ｉ変換器２７２からの信号の出力をオン／オフする。すなわち、Ｖ／Ｉ変換器２７２からの信号は信号生成用スイッチＳＷ２がオン状態のときにのみ出力される。ここでは一例として、信号生成用スイッチＳＷ２は、タイミング信号Ｓｓ２が１（ハイレベル）のときにオン状態となり、０（ローレベル）のときにオフ状態となるように設定されているものとする。
【００５０】
前記信号生成用スイッチＳＷ３は、Ｖ／Ｉ変換器２７３の出力段に配置され、タイミング信号生成回路２４１からのタイミング信号Ｓｓ３に同期して、Ｖ／Ｉ変換器２７３からの信号の出力をオン／オフする。すなわち、Ｖ／Ｉ変換器２７３からの信号は信号生成用スイッチＳＷ３がオン状態のときにのみ出力される。ここでは一例として、信号生成用スイッチＳＷ３は、タイミング信号Ｓｓ３が１（ハイレベル）のときにオン状態となり、０（ローレベル）のときにオフ状態となるように設定されているものとする。
【００５１】
前記信号生成用スイッチＳＷ４は、Ｖ／Ｉ変換器２７４の出力段に配置され、タイミング信号生成回路２４１からのタイミング信号Ｓｓ４に同期して、Ｖ／Ｉ変換器２７４からの信号の出力をオン／オフする。すなわち、Ｖ／Ｉ変換器２７４からの信号は信号生成用スイッチＳＷ４がオン状態のときにのみ出力される。ここでは一例として、信号生成用スイッチＳＷ４は、タイミング信号Ｓｓ４が１（ハイレベル）のときにオン状態となり、０（ローレベル）のときにオフ状態となるように設定されているものとする。
【００５２】
各信号生成用スイッチの出力信号はそれぞれ加算され、半導体レーザ５１ａの駆動信号Ｉdとして出力される。すなわち、各信号生成用スイッチがいずれもオフ状態であればＩd＝０となり、信号生成用スイッチＳＷ１のみがオン状態であればＩd＝Ｉthとなる。信号生成用スイッチＳＷ１及びＳＷ２がオン状態であればＩd＝Ｉbとなり、信号生成用スイッチＳＷ１、ＳＷ２及びＳＷ３がオン状態であれば、Ｉd＝Ｉeとなる。さらに、すべての信号生成用スイッチがオン状態であればＩd＝Ｉwとなる。
【００５３】
ここで、ＤＡＣに入力されるデジタル信号とＬＰＦの出力信号との関係について説明する。本第１の実施形態では、ＣＰＵ４０は、デジタル信号として、２つの値をそれぞれ所定の時間毎に切換えて出力する。ここでは、代表としてＤＡＣ２５１に入力されるデジタル信号Ｓｄ１とＬＰＦ２６１の出力信号（Ｓlpf1とする）との関係について図５（Ａ）〜図５（Ｃ）を用いて説明する。デジタル信号Ｓｄ１は、電圧０に対応する信号と電圧Ｖmに対応する信号とがそれぞれ所定の時間（td1、td2とする）毎にＤＡＣ２５１に入力される。従って、ＤＡＣ２５１の出力信号（Ｓdac1とする）は、一例として図５（Ａ）〜図５（Ｃ）に示されるようなパルス信号となる。そこで、td1＝td2であれば、図５（Ａ）に示されるように、ＬＰＦ２６１の出力信号Ｓlpf1は電圧Ｖs（＝１／２Ｖm）の直流信号となる。また、td1＞td2であれば、図５（Ｂ）に示されるように、ＬＰＦ２６１の出力信号Ｓlpf1は電圧ＶL（０とＶsの間）の直流信号となる。さらに、td1＜td2であれば、図５（Ｃ）に示されるように、ＬＰＦ２６１の出力信号Ｓlpf1は電圧ＶH（ＶsとＶmの間）の直流信号となる。なお、td1及びtd2は、Ｖ／Ｉ変換器２７１の出力信号がＩp3となるように、予め実験等により求められフラッシュメモリ３９のデータ領域に格納されている。また、td1＋td2を一定とすれば、td1又はtd2によって、Ｖ／Ｉ変換器２７１の出力信号を調整することができる。
【００５４】
次に、上記のように構成されるレーザ制御回路２４の作用を、図６及び図７を用いて説明する。ここでは、一例として図６に示されるように、書き込み信号Ｗdataにおけるマーク部Ｍに対応する発光パワーが、４つの加熱パルス（ＨＰ１，ＨＰ２，ＨＰ３，ＨＰ４）と４つの冷却パルス（ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４）とから構成されるように記録ストラテジ情報に基づいてマルチパルス化されるものとする。Ｔdは最初の加熱パルスＨＰ１の遅延時間である。Ｔh1は加熱パルスＨＰ１のパルス幅、Ｔh2は加熱パルスＨＰ２のパルス幅、Ｔh3は加熱パルスＨＰ３のパルス幅、Ｔh4は最終の加熱パルスＨＰ４のパルス幅である。Ｔc1は最初の冷却パルスＣＰ１のパルス幅、Ｔc2は冷却パルスＣＰ２のパルス幅、Ｔc3は冷却パルスＣＰ３のパルス幅である。なお、マーク部Ｍの直前はスペース部であり、半導体レーザ５１ａはイレーズパワーＰeで発光しているものとする。すなわち、Ｓｓ１＝０、Ｓｓ２＝１、Ｓｓ３＝１、Ｓｓ４＝１である。
１．書き込み信号Ｗdataが０から１に変化した後、時間Ｔdが経過すると、タイミング信号生成回路２４１は信号Ｓｓ１を１に変更する。これにより、レーザ制御回路２４の出力信号Ｉdは（Ｉp3＋Ｉp2＋Ｉr＋Ｉth）となり、発光パワーはＰwとなる。
２．Ｓｓ１が１に変更されてから時間Ｔh1が経過すると、タイミング信号生成回路２４１はＳｓ１とＳｓ２を０に変更する。これにより、レーザ制御回路２４の出力信号Ｉdは（Ｉr＋Ｉth）となり、発光パワーはＰbとなる。
３．Ｓｓ１とＳｓ２が０に変更されてから時間Ｔc1が経過すると、タイミング信号生成回路２４１はＳｓ１とＳｓ２を１に変更する。これにより、レーザ制御回路２４の出力信号Ｉdは（Ｉp3＋Ｉp2＋Ｉr＋Ｉth）となり、発光パワーはＰwとなる。
４．Ｓｓ１とＳｓ２が１に変更されてから時間Ｔh2が経過すると、タイミング信号生成回路２４１はＳｓ１とＳｓ２を０に変更する。これにより、レーザ制御回路２４の出力信号Ｉdは（Ｉr＋Ｉth）となり、発光パワーはＰbとなる。
５．Ｓｓ１とＳｓ２が０に変更されてから時間Ｔc2が経過すると、タイミング信号生成回路２４１はＳｓ１とＳｓ２を１に変更する。これにより、レーザ制御回路２４の出力信号Ｉdは（Ｉp3＋Ｉp2＋Ｉr＋Ｉth）となり、発光パワーはＰwとなる。
６．Ｓｓ１とＳｓ２が１に変更されてから時間Ｔh3が経過すると、タイミング信号生成回路２４１はＳｓ１とＳｓ２を０に変更する。これにより、レーザ制御回路２４の出力信号Ｉdは（Ｉr＋Ｉth）となり、発光パワーはＰbとなる。
７．Ｓｓ１とＳｓ２が０に変更されてから時間Ｔc3が経過すると、タイミング信号生成回路２４１はＳｓ１とＳｓ２を１に変更する。これにより、レーザ制御回路２４の出力信号Ｉdは（Ｉp3＋Ｉp2＋Ｉr＋Ｉth）となり、発光パワーはＰwとなる。
８．Ｓｓ１とＳｓ２が１に変更されてから時間Ｔh4が経過すると、タイミング信号生成回路２４１はＳｓ１とＳｓ２を０に変更する。これにより、レーザ制御回路２４の出力信号Ｉdは（Ｉr＋Ｉth）となり、発光パワーはＰbとなる。
９．書き込み信号Ｗdataが０から１に変化すると、タイミング信号生成回路２４１はＳｓ２を１に変更する。これにより、レーザ制御回路２４の出力信号Ｉdは（Ｉp2＋Ｉr＋Ｉth）となり、発光パワーはＰeとなる。
【００５５】
これにより光ディスク１５の記録面には、一例として図６に示されるように、先頭の加熱パルスＨＰ１によって形成された領域Ｒ１、２番目の加熱パルスＨＰ２によって形成された領域Ｒ２、３番目の加熱パルスＨＰ３によって形成された領域Ｒ３、及び最後の加熱パルスＨＰ４によって形成された領域Ｒ４が連続し、１つのマーク領域Ｍとなる。
【００５６】
次に、上記のようにして構成された光ディスク装置２０が、上位装置９０から記録要求コマンドを受信したときの処理について図８を用いて説明する。図８のフローチャートは、ＣＰＵ４０によって実行される一連の処理アルゴリズムに対応している。
【００５７】
上位装置９０から記録要求コマンドを受信すると、図８のフローチャートに対応するプログラムの先頭アドレスがＣＰＵ４０のプログラムカウンタにセットされ、記録処理がスタートする。
【００５８】
最初のステップ５０１では、記録速度に基づいてスピンドルモータ２２を駆動するための信号をＳＰモータ制御回路２６ｃに出力するとともに、上位装置９０からの記録要求コマンドを受信した旨を再生信号処理回路２８に通知する。また、上位装置９０から受信したデータ（記録用データ）のバッファＲＡＭ３４への蓄積をバッファマネージャ３７に指示する。
【００５９】
次のステップ５０３では、光ディスク１５の回転が所定の速度に達していることを確認すると、ＰＵ制御装置２６ａに対してサーボオンを設定する。これにより、前述の如くトラッキング制御及びフォーカス制御が行われる。なお、トラッキング制御及びフォーカス制御は記録処理が終了するまで随時行われる。
【００６０】
次のステップ５０５では、フィルタ信号Ｓopcを「ロー」レベルとし、各ＬＰＦのスイッチをオフ状態とする。これにより、各ＤＡＣの出力信号は、そのまま対応するＶ／Ｉ変換器にそれぞれ供給されることとなる。
【００６１】
次のステップ５０７では、記録速度に基づいてＯＰＣ（Optimum Power Control）処理を行い、最適な記録パワーを取得する。なお、ここでは、従来と同様に、１値のデジタル信号を用いてＯＰＣ処理を行なう。
【００６２】
次のステップ５０９では、各信号生成用スイッチをオフ状態とするようにレーザ制御回路２４の制御部２４０に指示する。これにより、レーザ制御回路２４の出力信号Ｉdは０となる。
【００６３】
次のステップ５１１では、フィルタ信号Ｓopcを「ハイ」レベルとし、各ＬＰＦのスイッチをオン状態とする。これにより、各ＤＡＣの出力信号は、平滑化されて対応するＶ／Ｉ変換器にそれぞれ供給されることとなる。
【００６４】
次のステップ５１３では、前述したように２値のデジタル信号をレーザ制御回路２４に出力する。
【００６５】
次のステップ５１５では、カウンタＴに予め設定されている初期値Ｄtをセットする。この初期値Ｄtは、ＬＰＦのコンデンサが蓄電されるのに要する時間を考慮したものであり、実験、シミュレーション及び理論値などから求められる。すなわち、ＤtはＬＰＦの出力信号の整定時間である。
【００６６】
次のステップ５１７では、カウンタＴの値が０以下であるか否かを判断する。カウンタＴの値が０より大きければ、ここでの判断は否定され、ステップ５１９に移行する。
【００６７】
このステップ５１９では、カウンタＴの値を−１する。そして、ステップ５１７に戻る。
【００６８】
以下、カウンタＴの値が０以下になるまで、ステップ５１７とステップ５１９のループ処理を繰り返し行う。すなわち、ＬＰＦのコンデンサが蓄電され、ＬＰＦの出力信号が安定するまで待機する。
【００６９】
カウンタＴの値が０以下になると前記ステップ５１５での判断は肯定され、ステップ５２１に移行する。
【００７０】
このステップ５２１では、書込みを許可する。これにより、エンコーダ２５、レーザ制御回路２４、及び光ピックアップ装置２３を介して書き込み処理が行なわれる。そして、記録用データのすべてが記録されると、記録処理を終了する。
【００７１】
次に、上記ステップ５０７におけるＯＰＣ処理の詳細を、図９のフローチャートを用いて説明する。
【００７２】
最初のステップ７０１では、パワーコントロールエリア（ＰＣＡ）に設けられた試し書き領域における未記録のパーティション内の各セクタに発光パワーを変動させつつ所定のテストデータの記録を行う。ここで、セクタとは光ディスク上の記録領域の最小単位である。
【００７３】
次のステップ７０３では、記録された各セクタを再生し、再生信号の信号振幅ｍを求める。
【００７４】
次のステップ７０５では、発光パワーＰに対する信号振幅ｍの変化量（γとする）を次の（１）式に基づいて算出する。
【００７５】
γ＝（Δｍ/ΔＰ）/（ｍ/Ｐ）  ……（１）
【００７６】
次のステップ７０７では、光ディスク１５に最適なγの値に対応する発光パワー（Ｐtとする）を求める。なお、光ディスク１５に最適なγの値は、光ディスク１５の所定位置に記録されており、光ディスク１５がセットされたときに読み出されバッファＲＡＭ３４に格納されている。
【００７７】
次のステップ７０９では、次の（２）式に基づいて、最適な記録パワーＰwを決定する。ここで、ρは補正値である。そして、ＯＰＣ処理を終了する。
【００７８】
Ｐw＝Ｐt×ρ  ……（２）
【００７９】
以上の説明から明らかなように、本第１の実施形態に係る光ディスク装置２０では、各ＤＡＣと、ＣＰＵ４０及び該ＣＰＵ４０によって実行されるプログラムとによって、信号変換装置の変換手段、及びレベル変換手段が構成され、各ＬＰＦによって平滑化手段が構成されている。
【００８０】
また、エンコーダ２５、タイミング信号生成回路２４１、各Ｖ／Ｉ変換器、各信号生成用スイッチ、光ピックアップ装置２３、ＣＰＵ４０及び該ＣＰＵ４０によって実行されるプログラムとによって、記録手段が構成されている。
【００８１】
そして、上記記録処理において、本発明に係る情報記録方法が実施されている。
【００８２】
以上説明したように、本第１の実施形態に係る光ディスク装置２０によると、ＣＰＵ４０は、Ｉth、Ｉr、Ｉp2、及びＩp3に対応する電圧情報を、それぞれの電圧値に応じた時間間隔の２値のデジタル信号として制御部２４０を介して各ＤＡＣに供給している。そして、２値のデジタル信号は、ＤＡＣでパルス信号となり、ＬＰＦで平滑化された後、Ｖ／Ｉ変換器で電流信号に変換される。そこで、２値のデジタル信号における時間間隔を調整することにより、ＤＡＣにおけるデジタル信号をアナログ信号に変換する際の分解能（例えば、８ビットＤＡＣであれば２５６段階）よりも、高い分解能で調整された電圧信号をＶ／Ｉ変換器に入力することが可能となる。すなわち、高分解能の高価なＤＡＣを用いることなく、汎用のＤＡＣを用いても、そのＤＡＣから所望のパルス幅のパルス信号を出力させることで、精度良く所望のレベルの直流信号を、ＬＰＦから出力させることができる。従って、高コスト化を招くことなく、電圧情報に基づいて任意のレベルの電流信号を得ることが可能となる。
【００８３】
また、レーザ制御回路２４から高精度の駆動信号が光ピックアップ装置２３に出力されるため、高コスト化を招くことなく、半導体レーザ５１ａの発光パワーを精度良く制御して記録品質に優れた記録を安定して行うことが可能となる。
【００８４】
また、ＯＰＣ処理の際には、ＬＰＦのスイッチをオフ状態とし、ＣＰＵ４０からは、１値のデジタル信号を各ＤＡＣに供給している。すなわち、各ＤＡＣから電圧情報に応じたレベルの直流信号が出力される。これは、ＯＰＣ処理のときにも２値のデジタル信号を各ＤＡＣに供給すると、発光パワーが安定するまでに要する時間が長いため、十分な再生信号が得られないおそれがあるためである。例えば、１セクタの試し書きに要する時間は、１６倍速では約４６．８[μｓｅｃ]である。ＣＰＵ４０から各ＤＡＣへのシリアル転送速度を約２５[ＭＨｚ]とすると、１回のパワー設定に要する時間は１／２５[ＭＨｚ]×１６＝６４０[ｎｓｅｃ]となる。この場合の各ＤＡＣにおける信号レベルの最短切り替え周期は、デューティー比が１／２のときには、６４０[ｎｓｅｃ]×２＝１．２８[μｓｅｃ]となる。例えば、パワー設定時間を最短切り替え周期の１０倍にとると、パワー設定時間として１２．８[μｓｅｃ]が必要となり、１セクターの試し書き時間の２７％を占めることとなる。
【００８５】
なお、上記第１の実施形態では、ＣＰＵ４０が、２値のデジタル信号を出力する場合について説明したが、これに限らず、例えば、ＣＰＵ４０は１値のデジタル信号を出力し、制御部２４０が２値のデジタル信号にして各ＤＡＣに供給しても良い。この場合には、制御部２４０とＤＡＣとによって、信号変換装置の変換手段が構成されることとなる。さらに、制御部２４０は、ＣＰＵ４０の指示に応じてデジタル信号を２値あるいは１値のままとして出力しても良い。この場合には、更に制御部２４０とＤＡＣとによって、レベル変換手段が構成されることとなる。
【００８６】
≪第２の実施形態≫ 
次に、本発明の第２の実施形態を図１０及び図１１を用いて説明する。
【００８７】
この第２の実施形態は、前記第１の実施形態における前記レーザ制御回路２４の各ＤＡＣに代えて、図１０に示されるように、変換回路（２８１、２８２、２８３、２８４）を用いる点に特徴を有する。そこで、以下においては、第１の実施形態との相違点を中心に説明するとともに、前述した第１の実施形態と同一若しくは同等の構成部分については同一の符号を用い、その説明を簡略化し若しくは省略するものとする。また、本第２の実施形態では、１値のデジタル信号がＣＰＵ４０から各変換回路に供給される。
【００８８】
変換回路２８１は、デジタル信号Ｓｄ１の電圧情報に応じたパルス幅のパルス信号と、デジタル信号Ｓｄ１の電圧情報に応じたレベルの直流信号とを生成する。そして、変換回路２８１は、フィルタ信号Ｓopcが「ハイレベル」のときにパルス信号を出力し、フィルタ信号Ｓopcが「ローレベル」のときに直流信号を出力する。この変換回路２８１は、一例として図１１に示されるように、前記パルス信号を生成するパルス信号生成回路２８１ａ、前記直流信号を生成するＤＡＣ２８１ｂ、及びフィルタ信号Ｓopcによってパルス信号生成回路２８１ａの出力信号又はＤＡＣ２８１ｂの出力信号を選択するスイッチ２８１ｓを有している。他の３つの変換回路も変換回路２８１と同様に構成されている。
【００８９】
変換回路２８２は、デジタル信号Ｓｄ２の電圧情報に応じたパルス幅のパルス信号と、デジタル信号Ｓｄ２の電圧情報に応じたレベルの直流信号とを生成する。そして、変換回路２８２は、フィルタ信号Ｓopcが「ハイレベル」のときにパルス信号を出力し、フィルタ信号Ｓopcが「ローレベル」のときに直流信号を出力する。
【００９０】
変換回路２８３は、デジタル信号Ｓｄ３の電圧情報に応じたパルス幅のパルス信号と、デジタル信号Ｓｄ３の電圧情報に応じたレベルの直流信号とを生成する。そして、変換回路２８３は、フィルタ信号Ｓopcが「ハイレベル」のときにパルス信号を出力し、フィルタ信号Ｓopcが「ローレベル」のときに直流信号を出力する。
【００９１】
変換回路２８４は、デジタル信号Ｓｄ４の電圧情報に応じたパルス幅のパルス信号と、デジタル信号Ｓｄ４の電圧情報に応じたレベルの直流信号とを生成する。そして、変換回路２８４は、フィルタ信号Ｓopcが「ハイレベル」のときにパルス信号を出力し、フィルタ信号Ｓopcが「ローレベル」のときに直流信号を出力する。
【００９２】
そして、上位装置９０から記録要求コマンドを受信すると、第１の実施形態と同様にして記録処理が行われる。
【００９３】
以上の説明から明らかなように、本第２の実施形態に係る光ディスク装置２０では、各変換回路によって信号変換装置の変換手段、及びレベル変換手段が構成され、各ＬＰＦによって平滑化手段が構成されている。
【００９４】
以上説明したように、本第２の実施形態に係る光ディスク装置では、ＣＰＵ４０は、Ｉth、Ｉr、Ｉp2、及びＩp3に対応する電圧情報を、それぞれその電圧値に応じた１値のデジタル信号として制御部２４０を介して各変換回路に供給している。各変換回路では、１値のデジタル信号に基づいて、その電圧情報に応じたパルス幅のパルス信号と、その電圧情報に応じたレベルの直流信号とを生成する。ユーザデータを記録する際には、各変換回路からパルス信号が出力され、ＬＰＦで平滑化された後、Ｖ／Ｉ変換器で電流信号に変換される。従って、前記第１の実施形態と同様な効果を得ることができる。
【００９５】
また、ＯＰＣ処理の際には、各変換回路から直流信号が出力され、Ｖ／Ｉ変換器で電流信号に変換される。
【００９６】
なお、上記各実施形態では、光ディスク１５がＤＶＤ＋ＲＷの場合について説明したが、これに限定されるものではない。
【００９７】
また、上記各実施形態では、ＯＰＣ処理の時に、ＬＰＦのスイッチをオフ状態にしているが、ＬＰＦの時定数が１セクター試し書き時間に対して充分に短いときは、ＬＰＦのスイッチをオン状態のままとしても良い。この場合には、ＬＰＦのスイッチがなくても良い。
【００９８】
また、上記各実施形態では、ＯＰＣ処理の終了後、所定の時間（Ｄt）だけ書込み許可を遅らせているが、ＬＰＦの時定数が充分小さい場合には、直ちに書込みを許可しても良い。
【００９９】
また、上記各実施形態では、平滑化手段としてＬＰＦを用いる場合について説明したが、これに限定されるものではない。
【０１００】
また、上記各実施形態では、ＤＡＣから出力される２値のパルス信号において、一方の電圧値が０Ｖの場合について説明したが、これに限らず、２値とも電圧値が０Ｖを超えていても良い。
【０１０１】
また、上記各実施形態では、ＤＡＣから出力されるパルス信号が２値のパルス信号の場合について説明したが、これに限らず、例えば３値のパルス信号であっても良い。
【０１０２】
また、上記各実施形態では、情報の記録及び再生が可能な光ディスク装置について説明したが、これに限らず、情報の記録、再生及び消去のうち、少なくとも記録が可能な光ディスク装置であれば良い。
【０１０３】
また、上記各実施形態では、光ピックアップ装置が１つの半導体レーザを備える場合について説明したが、これに限らず、例えば互いに異なる波長の光束を発光する複数の半導体レーザを備えていても良い。この場合に、例えば波長が約４０５ｎｍの光束を発光する半導体レーザ、波長が約６６０ｎｍの光束を発光する半導体レーザ及び波長が約７８０ｎｍの光束を発光する半導体レーザの少なくとも１つを含んでいても良い。すなわち、光ディスク装置が互いに異なる規格に準拠した複数種類の光ディスクに対応する光ディスク装置であっても良い。
【図面の簡単な説明】
【０１０４】
【図１】本発明の第１の実施形態に係る光ディスク装置の構成を示すブロック図である。
【図２】図１における光ピックアップ装置の構成を説明するための図である。
【図３】図１におけるレーザ制御回路の構成を説明するためのブロック図である。
【図４】図２の半導体レーザの発光特性を説明するための図である。
【図５】図５（Ａ）〜図５（Ｃ）は、それぞれＤＡＣの出力信号とＬＰＦの出力信号との関係を説明するための波形図である。
【図６】発光パワーのパルス形状と形成されるマーク領域との関係を説明するための図である。
【図７】レーザ制御回路の作用を説明するためのタイミングチャートである。
【図８】記録処理を説明するためのフローチャートである。
【図９】図８におけるＯＰＣ処理を説明するためのフローチャートである。
【図１０】第２の実施形態におけるレーザ制御回路の構成を説明するためのブロック図である。
【図１１】図１０における変換回路の構成を説明するためのブロック図である。
【符号の説明】
【０１０５】
１５…光ディスク、２０…光ディスク装置、２３…光ピックアップ装置（記録手段の一部）、２４…レーザ制御回路（記録手段の一部、変換装置の一部）、２５…エンコーダ（記録手段の一部）、４０…ＣＰＵ（記録手段の一部、変換装置の一部、レベル変換手段の一部）、５１ａ…半導体レーザ（光源）、２５１、２５２、２５３、２５４…ＤＡＣ（変換手段の一部、レベル変換手段の一部）、２６１、２６２、２６３、２６４…ローパスフィルタ（平滑化手段）、２８１、２８２、２８３、２８４…変換回路（変換手段、レベル変換手段）。
【図１】
2005267697.tif 000003
【図２】
2005267697.tif 000004
【図３】
2005267697.tif 000005
【図４】
2005267697.tif 000006
【図５】
2005267697.tif 000007
【図６】
2005267697.tif 000008
【図７】
2005267697.tif 000009
【図８】
2005267697.tif 000010
【図９】
2005267697.tif 000011
【図１０】
2005267697.tif 000012
【図１１】
2005267697.tif 000013