(57)【要約】【課題】ＮＡＮＤフラッシュメモリを使用するメモリカードおよびそれの動作方法を提供する。【解決手段】本発明はＮＡＮＤフラッシュメモリを使ったメモリカードに係り、前記メモリカードはＮＡＮＤフラッシュメモリインターフェース方式を使用するホストに接続される。前記メモリカードはＮＡＮＤフラッシュメモリの以外にコントローラをさらに含む。前記ＮＡＮＤフラッシュメモリは前記ホストで支援するインターフェース方式と異なるインターフェース方式を使用し、前記コントローラは前記ホストのインターフェース方式を前記ＮＡＮＤフラッシュメモリのインターフェース方式に変換する。【選択図】図２
2005267628.tif 000002
【特許請求の範囲】
【請求項１】
第１タイプのＮＡＮＤフラッシュメモリインターフェース方式である第１インターフェース方式を使用するホストに接続されるメモリカードにおいて、
前記第１タイプと異なる第２タイプのＮＡＮＤフラッシュメモリインターフェース方式である第２インターフェース方式を使用するＮＡＮＤフラッシュメモリと、
前記第１インターフェース方式を前記第２インターフェース方式に変換するコントローラと
を含むことを特徴とするメモリカード。
【請求項２】
前記第１タイプのＮＡＮＤフラッシュメモリは、１６ＫＢのブロックサイズを有することを特徴とする請求項１記載のメモリカード。
【請求項３】
前記第１タイプのＮＡＮＤフラッシュメモリは、バイト単位でデータを入出力することを特徴とする請求項２記載のメモリカード。
【請求項４】
前記第２タイプのＮＡＮＤフラッシュメモリは、１２８ＫＢのブロックサイズを有することを特徴とする請求項２記載のメモリカード。
【請求項５】
前記第２タイプのＮＡＮＤフラッシュメモリは、バイト単位でデータを入出力することを特徴とする請求項４記載のメモリカード。
【請求項６】
前記第１タイプのＮＡＮＤフラッシュメモリは、１２８ＫＢのブロックサイズを有することを特徴とする請求項１記載のメモリカード。
【請求項７】
前記第１タイプのＮＡＮＤフラッシュメモリは、バイト単位でデータを入出力することを特徴とする請求項６記載のメモリカード。
【請求項８】
前記第２タイプのＮＡＮＤフラッシュメモリは、１６ＫＢのブロックサイズを有することを特徴とする請求項６記載のメモリカード。
【請求項９】
前記第２タイプのＮＡＮＤフラッシュメモリは、バイト単位でデータを入出力することを特徴とする請求項８記載のメモリカード。
【請求項１０】
前記コントローラは、前記ホストからアドレスおよびコマンドを受け入れ、前記ＮＡＮＤフラッシュメモリで使用されるように前記アドレスおよびコマンドを変換し、前記変換されたアドレスおよびコマンドを前記ＮＡＮＤフラッシュメモリに提供することを特徴とする請求項１記載のメモリカード。
【請求項１１】
前記コントローラは、前記ホストと前記ＮＡＮＤフラッシュメモリとの間でデータを伝達することを特徴とする請求項１０記載のメモリカード。
【請求項１２】
前記メモリカードは、エクストリームデジタルピクチャカード（ｘＤカード）であることを特徴とする請求項１記載のメモリカード。
【請求項１３】
前記メモリカードは（２０ｘ２５ｘ１．７）ｍｍのサイズを有することを特徴とする請求項１に記載のメモリカード。
【請求項１４】
第１インターフェース方式を使用するホストに連結されるメモリカードにおいて、
第２インターフェース方式を使用するＮＡＮＤフラッシュメモリと、
前記第１インターフェース方式を前記第２インターフェース方式に変換するコントローラとを含み、前記コントローラは、
前記ホストからコマンドおよびアドレスを受け入れる第１バッファと、
前記第１バッファからコマンドを受け入れて前記ＮＡＮＤフラッシュメモリで使用することができるように前記コマンドを変換するコマンド変換回路と、
前記第１バッファからアドレスを受け入れて前記ＮＡＮＤフラッシュメモリで使用することができるように前記アドレスを変換するアドレス変換回路と、
前記ＮＡＮＤフラッシュメモリに前記変換されたコマンドおよびアドレスを伝達する第２バッファと
を含むことを特徴とするメモリカード。
【請求項１５】
前記コントローラは、データを貯蔵するバッファメモリをさらに含むことを特徴とする請求項１４記載のメモリカード。
【請求項１６】
前記メモリカードは、エクストリームデジタルピクチャカード（ｘＤカード）であることを特徴とする請求項１４記載のメモリカード。
【請求項１７】
第１インターフェース方式を使用するホストに接続され、第２インターフェース方式を使用するＮＡＮＤフラッシュメモリを含むメモリカードの動作方法において、
ａ）前記ホストからコマンドおよびアドレスを受け入れる段階と、
ｂ）前記コマンドおよびアドレスを前記第２インターフェース方式に変換する段階と、
ｃ）前記変換されたコマンドおよびアドレスを前記ＮＡＮＤフラッシュメモリに提供する段階とを含むことを特徴とするメモリカード動作方法。
【請求項１８】
前記メモリカードは、エクストリームデジタルピクチャカード（ｘＤカード）であることを特徴とする請求項１７記載のメモリカード動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はメモリカードに係り、さらに詳細にはＮＡＮＤフラッシュメモリを内蔵したメモリカード及びそれの動作方法に関するものである。
【背景技術】
【０００２】
デジタルカメラなどのようなデジタル機器の補助記憶装置に利用される記録媒体は紙に穴を掘って穿孔カードから始まってフロッピー（登録商標）ディスク及びハードディスクのような磁気ディスク、そしてＣＤ、ＤＶＤのような光ディスクを経て最近にはスマートメディアカード(Ｓｍａｒｔ Ｍｅｄｉａ（登録商標） Ｃａｒｄ)、マルチメディアメモリカード(Ｍｕｌｔｉｍｅｄｉａ Ｍｅｍｏｒｙ Ｃａｒｄ)のようなカード形態のメモリカードに至るまで多様に発展してきた。上のような記録媒体では多少変形されたものもあるが、今までも各々多様な分野で広く利用されている。
【０００３】
最近開発されたフラッシュメモリ基盤のメモリカードは小さくて簡便であり、データ伝達速度が速くて非常に脚光を浴びている。最近デジタルカメラ用メモリカードとして開発されたエクストリームデジタルピクチャカード(ｅｘｔｒｅｍｅ Ｄｉｇｉｔａｌ ｃａｒｄ; 以下、ｘＤカード)は良い例である。
【０００４】
ｘＤカードはＮＡＮＤフラッシュメモリを使用したメモリカードの一種として、既存のスマートメディアカードの短所であるサイズと容量の限界を補うために開発された次世代フラッシュメモリカードである。
【０００５】
ｘＤカードはＮＡＮＤフラッシュメモリ直接接続方式によってホスト(例えば、デジカメ)と連結される。したがって、フラッシュメモリを使用する既存のコンパクトフラッシュ（登録商標）カード、ＳＤ(Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ)カード、メモリスティック、マルチメディアメモリカードなどに比べてサイズ(２５×２０×１．７(ｍｍ))が小さくてデータ貯蔵容量が大きい。かつ電源消費が低くて伝送速度が速いという長所がある。
【０００６】
ｘＤカードには１６キロバイト（ＫｉｌｏＢｙｔｅ；以下、ＫＢ）のブロックサイズを有する小容量ＮＡＮＤフラッシュメモリを使用する小容量ｘＤカードと１２８ＫＢのブロックサイズを有する大容量ｘＤカードに区分することができる。しかし、問題はｘＤカードのメモリとして使用される小容量ＮＡＮＤフラッシュメモリと大容量ＮＡＮＤフラッシュメモリが各々異なるインターフェース方式を使用するという点である。
【０００７】
したがって、小容量ｘＤカードを支援するホストに大容量ｘＤカードを直接使用することができないという問題が発生する。反対に、大容量ｘＤカードを支援するホストに小容量ｘＤカードを直接使用することもできない。このような問題は、ｘＤカードに限る問題ではなく、フラッシュメモリを基盤として製作されたメモリカードに共通する問題である。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は上述の問題点を解決するために提案されたものであって、本発明の目的はインターフェース方式を異にするホストと互換性のあるメモリカードを提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一側面によるメモリカードは、第１タイプのＮＡＮＤフラッシュメモリインターフェース方式である第１インターフェース方式を使用するホストに接続され、前記第１タイプと異なる第２タイプのＮＡＮＤフラッシュメモリインターフェース方式である第２インターフェース方式を使用するＮＡＮＤフラッシュメモリと、前記第１インターフェース方式を前記第２インターフェース方式に変換するコントローラとを含む。
【００１０】
この態様において、前記第１タイプのＮＡＮＤフラッシュメモリは１６ＫＢのブロックサイズを有する小容量ＮＡＮＤフラッシュメモリであり、前記第２タイプのＮＡＮＤフラッシュメモリは１２８ＫＢのブロックサイズを有する大容量ＮＡＮＤフラッシュメモリである。反対の実施形態として、前記第１タイプのＮＡＮＤフラッシュメモリは大容量ＮＡＮＤフラッシュメモリであり、前記第２タイプのＮＡＮＤフラッシュメモリは小容量ＮＡＮＤフラッシュメモリである。
【００１１】
この態様において、前記コントローラは、前記ホストからアドレス及びコマンドを受け入れ、前記ＮＡＮＤフラッシュメモリで使用することができるように前記アドレス及びコマンドを変換し、前記変換されたアドレス及びコマンドを前記ＮＡＮＤフラッシュメモリに提供する。また、前記コントローラは、前記ホストと前記ＮＡＮＤフラッシュメモリとの間でデータを伝達する。
【００１２】
この態様において、前記メモリカードは、エクストリームデジタルピクチャカード(ｘＤカード)である。
【００１３】
本発明の他の側面によるメモリカードは、第１インターフェース方式を使用するホストに連結され、第２インターフェース方式を使用するＮＡＮＤフラッシュメモリと、前記第１インターフェース方式を前記第２インターフェース方式に変換するコントローラとを含み、前記コントローラは、前記ホストからコマンド及びアドレスを受け入れる第１バッファと、前記第１バッファからコマンドを受け入れて前記ＮＡＮＤフラッシュメモリで使用することができるように前記コマンドを変換するコマンド変換回路と、前記第１バッファからアドレスを受け入れて前記ＮＡＮＤフラッシュメモリで使用することができるように前記アドレスを変換するアドレス変換回路と、前記変換されたコマンド及びアドレスを前記ＮＡＮＤフラッシュメモリに提供する第２バッファとを含む。
【００１４】
この態様において、前記コントローラは、データを貯蔵するバッファメモリをさらに含む。
【００１５】
この態様において、前記カードは、 エクストリームデジタルピクチャカード(ｘＤカード)である。
【００１６】
本発明のまた他の側面による第１インターフェース方式を使用するホストに接続され、第２インターフェース方式を使用するＮＡＮＤフラッシュメモリを含むメモリカードの動作方法は、ａ)前記ホストからコマンド及びアドレスを受け入れる段階と、ｂ)前記コマンド及びアドレスを前記第２インターフェース方式に変換する段階と、ｃ)前記変換されたコマンド及びアドレスを前記ＮＡＮＤフラッシュメモリに提供する段階とを含む。
【００１７】
この態様において、前記動作方法は消去動作方法であることを特徴とする。この時、前記消去動作方法は、ｄ)消去する第１ブロックに有効のデータが含まれた場合、前記有効のデータを前記第１ブロックと異なる第２ブロックに移す段階と、ｅ)前記第１ブロックを消去する段階とをさらに含む。
【００１８】
この態様において、前記メモリカードは、エクストリームデジタルピクチャカード(ｘＤカード)であることを特徴とする。
【発明の効果】
【００１９】
本発明によるメモリカードによると、小容量メモリカードを支援するホストに大容量メモリカードを直接使用することができる。また、大容量メモリカードを支援するホストに小容量メモリカードを直接使用することもできる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明が属する技術分野で通常の知識を持つ者が本発明の技術的思想を容易に実施することができるほど詳細に説明するために、本発明の最も望ましい実施形態を添付の図面を参照して説明する。
【００２１】
ＮＡＮＤフラッシュメモリは大きく小容量ＮＡＮＤフラッシュメモリ(以下、小容量メモリ)と大容量ＮＡＮＤフラッシュメモリ(以下、大容量メモリ)で区分することができる。表１は小容量メモリと大容量メモリの主要の差異を示す。
【００２２】
【表１】
2005267628.tif 000003
【００２３】
表１を参照すると、小容量メモリは１６ＫＢのブロックサイズを有する。また、小容量メモリは電源端子を除いて１５個の端子（７個の制御信号端子と８個の入出力端子）を有する。しかし、１２８ＫＢのブロックサイズを有する大容量メモリは小容量メモリの１５個の端子の以外にＰＲＥ（Ｐｏｗａｅ＿ｏｎ  Ｒｅａｄ  Ｅｎａｂｌｅ）端子をさらに有している。ここで、ＰＲＥ端子は自動読み出し動作（ａｕｔｏ ｒｅａｄ ｏｐｅｒａｔｉｏｎ)を制御するためのものである。
【００２４】
小容量メモリは５１２バイト(Ｂｙｔｅ;以下、Ｂ)(スペア領域は除く)のページ単位で読み出し及び書き込み動作を実行し、１６ＫＢ(スペア領域は除く)のブロック単位で消去動作を実行する。しかし、大容量メモリは２ＫＢ(スペア領域は除く)のページ単位で読み出し及び書き込み動作を実行し、１２８ＫＢ(スペア領域は除く)のブロック単位で消去動作を実行する。
【００２５】
また、前記小容量メモリと大容量メモリはコマンド入力方式を異にする。表２と表３は小容量メモリと大容量メモリで主に使用されるコマンドである。
【００２６】
【表２】
2005267628.tif 000004
【００２７】
【表３】
2005267628.tif 000005
【００２８】
表２と表３を比べると、小容量メモリと大容量メモリのコマンド入力方式が異なることが分かる。小容量メモリでは１サイクル、または３サイクルにかけてコマンドが入力されるが、大容量メモリでは２サイクルにかけてコマンドが入力される。例えば、読み出し（Ｒｅａｄ）動作の場合、小容量メモリでは‘００ｈ’または‘０１ｈ’が１サイクルにかけて入力されるが、大容量メモリでは２サイクルにかけて‘００ｈ’および‘３０ｈ’が入力される。
【００２９】
また、小容量メモリと大容量メモリのコマンド入力値が異なっても良い。例えば、‘０１ｈ’、‘５０ｈ’ などは小容量メモリでのみ使用され、大容量メモリでは使用されない。そして、読み出し(Ｒｅａｄ)動作において、小容量メモリでは‘００ｈ’、‘０１ｈ’および‘５０ｈ’が使用されるが、大容量メモリでは‘００ｈ’及び‘３０ｈ’が使用される。
【００３０】
上述のような小容量メモリと大容量メモリのインターフェース方式上の差異によって、小容量メモリを使用したメモリカード(以下、小容量メモリカード)に合わせて製作されたホストに大容量メモリを使用したメモリカード(以下、大容量メモリカード)を直接使用することができない。反対に、小容量メモリカードは大容量メモリカードに互換性のあるホストに直接使用することができない。
【００３１】
図１は小容量メモリカードの実施形態を示すブロック図である。図１で、前記小容量メモリカードは小容量ｘＤカード２である。前記小容量ｘＤカード２は小容量メモリ１０を具備する。前記小容量メモリ１０は５１２Ｍｂ（Ｍｅｇａ  ｂｉｔ；以下、Ｍｂ）のメモリ容量を有する。
【００３２】
前記小容量ｘＤカード２はホスト１に直接連結され、前記ホスト１によって直接アクセスされる。これは前記ホスト１と小容量メモリ１０が同一のＮＡＮＤフラッシュメモリインターフェース方式を使用するためである。前記ホスト１と小容量メモリ１０は電源端子ＶＣＣ、ＶＳＳ、制御信号端子Ｒ／ｎＢ、ｎＣＥ、ｎＲＥ、ＣＬＥ、ＡＬＥ、ｎＷＥ、ｎＷＰ、および入出力端子Ｉ／０[７:０]を共通に有する。前記小容量メモリ１０は前記入出力端子を通じてコマンド、アドレス、およびデータをバイト(Ｂｙｔｅ)単位で受け入れて読み出し／書き込み／消去動作などを実行する。
【００３３】
前記小容量メモリ１０は１６ＫＢのブロックサイズ及び５１２Ｂのページサイズを有する。したがって、前記小容量ｘＤカード２は１６ＫＢ単位で消去動作を実行し、５１２Ｂ単位で読み出し及び書き込み動作を実行する。
【００３４】
図２は本発明の実施形態による大容量メモリカードを示すブロック図である。図２で前記大容量メモリカードは大容量ｘＤカード３である。
【００３５】
前記大容量ｘＤカード３は大容量メモリ２００を具備する。前記大容量メモリ２００は１Ｇｂ（Ｇｉｇａ  Ｂｉｔ；以下、Ｇｂ）のメモリ容量を有する。前記大容量メモリ２００は電源端子ＶＣＣ、ＶＳＳ、制御信号端子Ｒ／ｎＢ'、ｎＣＥ’、ｎＲＥ'、ＣＬＥ’、ＡＬＥ'、ｎＷＥ’、ｎＷＰ'、入出力端子Ｉ／０’[７:０]、およびＰＲＥ端子を有する。前記ＰＲＥ端子は自動読み出し動作(ａｕｔｏ ｒｅａｄ ｏｐｅｒａｔｉｏｎ)を制御するためのものであって、図２では例としてグラウンド(ｇｒｏｕｎｄ)に連結される。
【００３６】
前記大容量メモリ２００は１２８ＫＢのブロックサイズ及び２ＫＢのページサイズを有し、ブロック単位１２８ＫＢで消去動作を実行し、ページ単位２ＫＢで読み出し及び書き込み動作を実行する。
【００３７】
一方、ホスト１は図１に示したものと同一であり、小容量メモリカード２と互換性がある。前記ホスト１のインターフェース方式は小容量メモリ(図１参照)１０のインターフェース方式と一致するが、前記大容量メモリ２００のインターフェース方式とは一致しない。したがって、前記大容量メモリ２００を前記ホスト１に直接連結して使用することができない。
【００３８】
前記大容量ｘＤカード３は前記ホスト１と大容量メモリ２００のインターフェース方式の不一致を補うために、コントローラ１００をさらに含む。前記コントローラ１００は、前記ホスト１のインターフェース方式を前記大容量メモリ２００のインターフェース方式に変換する。例えば、前記コントローラ１００は前記ホスト１からアドレス及びコマンドを受け入れて前記大容量メモリ２００で使用することができるように前記アドレス及びコマンドを変換し、前記変換されたアドレス及びコマンドを前記大容量メモリ２００に提供する。
【００３９】
図３は図２に示したコントローラの第１実施形態を示す概略図である。図３を参照すると、前記コントローラ１００は第１バッファ１１０、コマンド変換回路１２０、アドレス変換回路１３０、および第２バッファ１５０を含む。
【００４０】
前記第１バッファ１１０はホスト(図２参照)１の入出力端子Ｉ／Ｏに連結されてバイト単位でデータを受け入れてコマンドＥＣＭＤ、アドレスＥＡＤＤＲ、データＤＡＴＡを発生する。
【００４１】
前記コマンド変換回路１２０は、前記第１バッファ１１０からコマンドＥＣＭＤを受け入れて大容量メモリ(図２参照)２００で使用することができるコマンドＩＣＭＤに変換する。前記コマンド変換回路１２０が必要な理由はホスト(図２参照)１と前記大容量メモリ２００が読み出し／書き込み／消去動作などに対して互いに異なるコマンド入力方式、またはコマンド入力値を使用するためである。前記コマンド変換回路１２０は前記ホスト１と大容量メモリ２００が互いに異なるコマンドを使用するので発生する問題を補うために前記ホスト１からコマンドＥＣＭＤを受け入れて前記大容量メモリ２００のインターフェース方式に適するコマンドＩＣＭＤに変換する。
【００４２】
例えば(表２と表３参照)、前記ホスト１から読み出し動作を命令する‘００ｈ’コマンドが入力されると、前記コマンド変換回路１２０は前記‘００ｈ’コマンドを‘００ｈ’と‘３０ｈ’に変換する。前記大容量メモリ２００では使用されない‘０１ｈ’または ‘５０ｈ' コマンドが入力される場合にも、前記コマンド変換回路１２０は前記０１ｈ’または‘５０ｈ’を‘００ｈ’と‘３０ｈ’に変換する。
【００４３】
前記アドレス変換回路１３０は、前記第１バッファ１１０からアドレスＥＡＤＤＲを受け入れて前記大容量メモリ２００で使用することができるアドレスＩＡＤＤＲに変換する。前記アドレス変換回路１３０は、アドレスマッピングテーブル(ａｄｄｒｅｓｓ ｍａｐｐｉｎｇ ｔａｂｌｅ)(図示せず)を参照して動作する。前記アドレス変換回路１３０は、前記ホスト１から受け入れたアドレスをアドレスマッピングテーブルを利用して、前記大容量メモリ２００で使用することができるアドレスに変換する。
【００４４】
前記アドレス変換回路１３０は、前記ホスト１と大容量メモリ２００との間で読み出し及び書き込み動作の基本単位が違って発生する問題点を解決する。前記ホスト１で提供する書き込み／読み出し動作の基本単位であるページサイズは５１２Ｂであり、前記大容量メモリ２００の 書き込み／読み出し動作の基本単位であるページサイズは２ＫＢである。前記大容量メモリ２００のページは５１２Ｂずつ４個の小単位で区分することができる。したがって、前記大容量メモリ２００の１ページは前記ホスト１で提供する４個のページとサイズが同一である。
【００４５】
読み出し及び書き込み動作時、前記アドレス変換回路１３０は前記ホスト１からソースアドレス(ｓｏｕｒｃｅ ａｄｄｒｅｓｓ)を受け入れる。前記ソースアドレスは５１２Ｂ単位で管理される小容量メモリ(図１参照)１０に適するアドレスであり、２ＫＢ単位で管理される前記大容量メモリ２００には使用することができないアドレスである。前記アドレス変換回路１３０はアドレスマッピングテーブルを利用して前記ソースアドレスを解釈した後、前記大容量メモリ２００で使用することができるターゲットアドレス(ｔａｒｇｅｔ ａｄｄｒｅｓｓ)に変換する。
【００４６】
前記第２バッファ１５０は、前記コマンド変換回路１２０から発生されたコマンドＩＣＭＤ、前記アドレス変換回路１３０から発生されたアドレスＩＡＤＤＲを受け入れて入出力端子Ｉ／Ｏ'を通じて前記大容量メモリ２００にバイト単位に出す。
【００４７】
前記コントローラ１００はホスト(図２参照)１から印加されたデータを大容量メモリ(図２参照)２００に伝達する。または、前記大容量メモリ２００から出力されたデータを前記ホスト１に伝達する。
【００４８】
図４は、図２に示したコントローラの第２実施形態を示す概略図である。図３に示した図面と同一の参照符号は同一の機能をする同一の部材を示す。ただ、図４に示したように、前記コントローラ１００はバッファメモリ１４０をさらに含む。前記バッファメモリ１４０は前記ホスト１から印加されたデータを一時的に貯蔵した後、前記大容量メモリ２００に伝達する。または、前記大容量メモリ２００から出力されたデータを一時的に貯蔵した後、前記ホスト１に伝達する。
【００４９】
図５は、図２に示した大容量メモリカードの消去動作を示す概念図である。大容量メモリ(図２参照)２００は１２８ＫＢ単位で消去動作を実行する。しかし、ホスト１は１６ＫＢ単位で消去動作を支援する。図５は消去動作時、前記ホスト１と大容量メモリ２００との間で消去動作の異なる基本単位によって発生するという問題点を解決する過程を示す。
【００５０】
前記ホスト１から消去動作を命令するコマンドとアドレスが入力されれば、コントローラ(図２参照)１００は前記コマンドとアドレスを解釈して消去するターゲットブロック(Ｅｒａｓｅ ｔａｒｇｅｔ ｂｌｏｃｋ)を決める。前記消去するターゲットブロックのサイズは１６ＫＢである。しかし、大容量メモリ２００で実際消去されるブロックのサイズは１２８ＫＢである。
【００５１】
図５で、(ａ)過程は、消去動作時の、ブロックの初期状態を示す概念図である。Ａブロック２１０とＢブロック２２０は、前記大容量メモリ２００に属した任意のブロックであり、各々１２８ＫＢのブロックサイズを有する。前記Ａブロック２１０は、前記大容量メモリ２００で実際消去動作が実行されるブロックであり、１６ＫＢのブロックサイズを有する８個の小ブロック２１１〜２１８で区分することができる。前記小ブロック２１１〜２１８のうちで消去するターゲットブロックは小ブロック２１４であり、前記ホスト１から入力されたアドレスを解釈して得られる。前記小ブロック２１１〜２１３は、有効のデータが貯蔵されているブロックである。したがって、前記小ブロック２１１〜２１３に貯蔵された有効のデータは消去動作が実行される前にＢブロック２２０に移されなければならない。
【００５２】
図５の(ｂ)過程は、Ａブロックにある有効のデータがＢブロックに移される過程を示す概念図である。コピーバック動作によって前記Ａブロック２１０内に位置した小ブロック２１１〜２１３の有効のデータが前記Ｂブロック２２０内に位置した小ブロック２２１〜２２３に移される。この時、前記コントローラ１００はアドレスマッピング動作を通じて前記小ブロック２１１〜２１３と小ブロック２２１〜２２３のアドレスを指定する。
【００５３】
図５の(ｃ)過程は、Ａブロックに対する消去動作を示す概念図である。コピーバック動作が終われば、消去するターゲットブロック２１４が含まれている前記Ａブロック２１０の全体を消去する。結果的に、前記Ａブロック２１０は消去されるが、有効のデータは前記Ｂブロック２２０に保存される。
【００５４】
上述の過程によって消去動作時、前記ホスト１と大容量メモリ２００との間でブロックサイズが違うせいで発生する有効のデータの損失問題が解決される。
【００５５】
一方、本明細書では小容量メモリカードを支援するホストに大容量メモリカードを接続する場合のみを実施形態として説明した。しかし、その反対の場合、すなわち、大容量メモリカードを支援するホストに小容量メモリカードを使用する場合にも同一の原理が適用されることは、この技術分野で通常の知識を持つ者に自明な事実である。
【００５６】
また、本発明の詳細な説明では具体的な実施形態に関して説明したが、本発明の範囲から逸脱しない限度内で様々な変形が可能であることはもちろんである。したがって、本発明の範囲は上述の実施形態に限って決まってはいけず、上述の特許請求の範囲だけでなく、この発明の特許請求の範囲と均等なものなどによって決まらなければならない。
【図面の簡単な説明】
【００５７】
【図１】小容量メモリカードの実施形態を示すブロック図である。
【図２】本発明の実施形態による大容量メモリカードを示すブロック図である。
【図３】図２に示したコントローラの第１実施形態を示す概略図である。
【図４】図２に示したコントローラの第２実施形態を示す概略図である。
【図５】大容量メモリカードで消去動作を示す概念図である。
【符号の説明】
【００５８】
１  ホスト 
２  小容量ｘＤカード
３  大容量ｘＤカード 
１０  小容量ＮＡＮＤフラッシュメモリ
１００  コントローラ
１１０、１５０  バッファ
１２０  コマンド変換回路 
１３０  アドレス変換回路
１４０  バッファメモリ 
２００  大容量ＮＡＮＤフラッシュメモリ
【図１】
2005267628.tif 000006
【図２】
2005267628.tif 000007
【図３】
2005267628.tif 000008
【図４】
2005267628.tif 000009
【図５】
2005267628.tif 000010