(57)【要約】  【課題】発光ダイオードを高速動作させることができ、且つ安定した発光作用を保証することのできる、外部制御可能な発光ダイオード駆動回路を提供する。  【解決手段】コモン接続されるカソードを含む発光ダイオード（Ｄ１）を駆動する回路は、発光ダイオード（Ｄ１）のアノードに接続される抵抗素子（Ｒ１）と、抵抗素子（Ｒ１）に接続され、抵抗素子（Ｒ１）と協働して発光のための制御電流を略決定するＮＰＮ型のトランジスタ（Ｑ６）と、抵抗素子（Ｒ１）に並列に置かれ発光ダイオード（Ｄ１）のアノードに接続されるＮＰＮ型のトランジスタ（Ｑ５）と、このトランジスタ（Ｑ５）のベースと抵抗素子（Ｒ１）との間に位置する電流供給手段（Ｉ３）、レベルシフタ手段（Ｑ７）、及び第２のトランジスタのベース−エミッタ間電圧を選択的に変更するスイッチ（Ｓ１）を含むスイッチ手段を含むことを特徴とする駆動回路。【選択図】図５
2005057094.tif 000002
【特許請求の範囲】
【請求項１】
コモン接続されるカソードを含む発光ダイオードを駆動する回路であって、
前記発光ダイオードのアノードに接続される第１端を有する第１の抵抗素子と、
該第１の抵抗素子の第２端に接続されるエミッタを備え、前記第１の抵抗素子と協働して発光のための制御電流を略決定するＮＰＮ型の第１のトランジスタと、
前記第１の抵抗素子に並列に置かれ前記発光ダイオードの前記アノードに接続されるエミッタを備えるＮＰＮ型の第２のトランジスタと、
該第２のトランジスタのベースと前記第１の抵抗素子の前記第２端との間に位置する、電流供給手段、レベルシフタ手段、及び前記第２のトランジスタのベース−エミッタ間電圧を選択的に変更するスイッチを含むスイッチ手段とを有することを特徴とする駆動回路。
【請求項２】
前記レベルシフタ手段は、ＮＰＮ型の第３のトランジスタを含むことを特徴とする、請求項１に記載の駆動回路。 
【請求項３】
前記スイッチ手段は、一端を前記第２のトランジスタ側に、他端を前記定電流源側に接続される第２の抵抗素子と、該第２の抵抗素子の両端に位置する一対の配線を備え、該一対の配線のいずれか一方を有効となるように選択することにより、前記第２の抵抗素子における電圧降下を生じさせ或いは生じさせないように構成されることを特徴とする、請求項１に記載の駆動回路。
【請求項４】
前記スイッチ手段は、前記一対の配線のいずれか一方を有効にするためにＮＰＮ型のトランジスタによって構成されるスイッチを含むことを特徴とする、請求項３に記載の駆動回路。
【請求項５】
前記スイッチ手段を構成する前記トランジスタは、前記第２の抵抗素子の両端のそれぞれに対応して１対設けられ、それぞれを制御する１対の制御入力が設けられることを特徴とする請求項４に記載の駆動回路。
【請求項６】
前記発光ダイオードの前記カソードは、接地電位にコモン接続されることを特徴とする請求項４に記載の発光駆動回路。
【請求項７】
前記レベルシフト手段或いは前記スイッチ手段による制御電流への影響を補償する補償電流を提供する補償手段を含むことを特徴とする、請求項１に記載の駆動回路。
【請求項８】
前記発光ダイオードには、アイドル電流が提供されることを特徴とする、請求項１に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード（ＬＥＤ）の定電流駆動回路に関するもので、特にカソードコモンのＬＥＤを電流パルスで駆動する、光通信のアプリケーションに使用される駆動回路を提供する。
【背景技術】
【０００２】
光ファイバを利用したいわゆる光通信の技術に、発光素子として発光ダイオードを使用することが通常行われているが、その駆動回路として、図１（ａ）、（ｂ）のようなエミッタ接地、或いはコレクタ接地の回路が知られている（非特許文献１参照）。これらの回路によれば、発光ダイオードは電圧によって制御されるため、その発光を正確に制御する構成とはされておらず、高性能の光通信の応用には適当とは言えない。即ち、発光ダイオードから発光される光の制御を、電流制御により正確に行うことが望まれている。
【０００３】
一方、近年の光通信の応用によれば、駆動速度の高速化の要求もある。かかる要求を満たすために、発光ダイオードの一側、例えばカソード側を接地電位等の一定電位にコモン接続することにより、不要なインダクタンスを排除するような構成を採ることが好ましい。
【０００４】
そこで、発光ダイオードの一側をコモン接続した構成で、電流制御により発光ダイオードの発光を制御するべく提案される回路の一例が、図２に示される。この回路によれば、１対のＮＰＮ型トランジスタＱ１、Ｑ２による差動により発光ダイオードＤ１をオン／オフ制御するとともに、１対のＰＮＰ型のトランジスタＱ３、Ｑ４を利用したカレントミラー回路によって、Ｑ４のコレクタ側に流れる電流を制御し、発光ダイオードＤ１の発光制御を行う。しかしながら、カレントミラー回路を利用した制御は、高速スイッチングに適さず、また、比較的動作の遅いＰＮＰ型のトランジスタを利用することも駆動回路の高速での動作を困難にする。
【０００５】
一方で、図３には、外部制御の構成は有しないが、ＰＮＰ型トランジスタやカレントミラー回路を使用しない構成として提案される駆動回路の例が示される。この例によれば、カソードがコモン接続された発光ダイオードのアノード側に抵抗素子Ｒ１が接続され、更に抵抗素子Ｒ１にトランジスタＱ６が接続されており、これらにより発光ダイオードＤ１の駆動電流がほぼ決定される。また、抵抗素子Ｒ１と並列にトランジスタＱ５が配置されており、そのベースは抵抗素子Ｒ１とトランジスタＱ６との間に接続され、且つそのコレクタ側は定電流源Ｉ３に接続されるとともに、トランジスタＱ６のベースに接続されている。このような構成を採ることによって、ＮＰＮ型のトランジスタＱ５のベース−エミッタ間電圧（ＶＢＥ）と、抵抗Ｒ１とで擬似的な定電流を作ることができる。しかしながら、この回路では、ベース−エミッタ間電圧により発光ダイオードＤ１を流れる電流値にばらつきが生じるので、安定した電流値を供給できる確実な制御が困難であるという欠点を内包する。
【０００６】
図４には、図３に示す回路を改良した回路の例を示す。この回路はトランジスタＱ６のエミッタ側と定電流源Ｉ３の出力側を入力とする差動増幅器Ｕ１を設けることにより、より高精度に電流制御を行うことを意図している。しかしながら、このような回路では、差動増幅器が必要になるため、回路規模が大きくなり、また回路全体の安定度の確保が難しくなる。
【０００７】
【非特許文献１】「プラスチック光ファイバの応用技術」電気書院 宮地杭一著 Ｐ７２−７４
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従って、本発明は、発光ダイオードを比較的高い周波数で高速動作させることができ、且つ発光ダイオードの安定した発光作用を保証することのできる、外部制御可能な発光ダイオード駆動回路を提供することを第１の目的とする。 
【０００９】
更に、本発明は、発光ダイオードの発光を高い精度で制御してその安定した動作を保証することのできる、規模が比較的小さく単純な構成の回路を提供することを第２の目的とする。
【課題を解決するための手段】
【００１０】
本発明によれば、カソードが接地電位等にコモン接続された発光ダイオードを駆動することのできる、外部制御可能な駆動回路が提供される。駆動回路は、発光ダイオードのアノードに接続される第１の抵抗素子と、この抵抗素子に接続される第１のトランジスタを含む。発光ダイオードを発光するための駆動電流は、これらの第１のトランジスタ及び第１の抵抗素子を通過する。駆動回路は、更に、第２のトランジスタを有する。第２のトランジスタは、エミッタ側で発光ダイオードのアノードに接続される。第２のトランジスタのベースには、ベース電圧、即ちベース−エミッタ間電圧を制御するためのスイッチ手段が設けられ、このスイッチ手段は、レベルシフタを介して第１のトランジスタと第１の抵抗素子との間に相互接続される。スイッチ手段の動作によるベース−エミッタ間電圧の選択切換によって、第２のトランジスタがオン／オフ動作され、これにより発光ダイオードの発光がオン／オフ制御される。
【００１１】
本発明による駆動回路では、回路を構成する全てのトランジスタをＮＰＮ型のトランジスタとしているので、比較的高速の動作が可能である。また差動増幅器など回路規模を大きくするような素子を含まず、ＩＣ化或いはそのモジュールとして設計することが容易である。
【００１２】
更に、本発明の制御回路は、制御電流の変動に対する負帰還の作用を提供することができる。従って、発光ダイオードの安定した動作を保証することができるとともに、高精度の制御も可能となる。
【００１３】
即ち、本発明は、コモン接続されるカソードを含む発光ダイオードを駆動する回路であって、 前記発光ダイオードのアノードに接続される第１端を有する第１の抵抗素子と、該第１の抵抗素子の第２端に接続されるエミッタを備え、前記第１の抵抗素子と協働して発光のための制御電流を略決定するＮＰＮ型の第１のトランジスタと、前記第１の抵抗素子に並列に置かれ前記発光ダイオードの前記アノードに接続されるエミッタを備えるＮＰＮ型の第２のトランジスタと、該第２のトランジスタのベースと前記第１の抵抗素子の前記第２端との間に位置する、電流供給手段、レベルシフタ手段、及び前記第２のトランジスタのベース−エミッタ間電圧を選択的に変更するスイッチを含むスイッチ手段とを有することを特徴とする駆動回路を提供する。
【００１４】
好ましくは、前記レベルシフタ手段は、ＮＰＮ型の第３のトランジスタを含む。 
【００１５】
好ましくは、前記スイッチ手段は、一端を前記第２のトランジスタ側に、他端を前記定電流源側に接続される第２の抵抗素子と、該第２の抵抗素子の両端に位置する一対の配線を備え、該一対の配線のいずれか一方を有効となるように選択することにより、前記第２の抵抗素子における電圧降下を生じさせ或いは生じさせないように構成される。
【００１６】
好ましくは、前記スイッチ手段は、前記一対の配線のいずれか一方を有効にするためにＮＰＮ型のトランジスタによって構成されるスイッチを含む。
【００１７】
好ましくは、前記スイッチ手段を構成する前記トランジスタは、前記第２の抵抗素子の両端のそれぞれに対応して１対設けられ、それぞれを制御する１対の制御入力が設けられる。
【００１８】
好ましくは、前記発光ダイオードの前記カソードは、接地電位にコモン接続される。
【００１９】
好ましくは、前記レベルシフト手段或いは前記スイッチ手段による制御電流への影響を補償する補償電流を提供する補償手段を含む。
【００２０】
好ましくは、前記発光ダイオードには、アイドル電流が提供される。
【発明の効果】
【００２１】
本発明の駆動回路によれば、動作速度に関わる構成要素にカレントミラーを使用せず、また回路規模の大きい差動増幅器を使わないで負帰還回路を実現できる。さらに本発明の駆動回路では、別途設けられるカレントミラーの電流比によってドライブ電流を始めとする各種パラメータを調整することが可能となる。即ち、本発明によれば、比較的小規模で、ＩＣ化に適しており、外部コントロール可能な高速ＬＥＤ駆動回路が実現できる。
【発明を実施するための最良の形態】
【００２２】
以下に添付図面を参照して本発明の最良の実施形態について説明する。図５には、本発明による駆動回路の典型的な回路構成を表すブロック図が示される。
【００２３】
図５は図３の回路と比較される。本実施形態では、外部コントロールを可能とするために抵抗素子Ｒ３を追加して設けている点に注目すべきである。Ｒ３の両端には分岐された一対の配線が設けられ、この一対の配線に対して、単極双頭のスイッチＳ１が配置される。このスイッチＳ１は、コントロール電流Ｉ４を抵抗素子Ｒ３の両端のいずれの側から引くか（即ち下流側に流すか）を決定する機能を有する。例えば、図中で、抵抗素子Ｒ３の左側から引く場合には、抵抗素子Ｒ３による電圧降下が生じるが、逆に、抵抗素子Ｒ３右側から引いた場合には、電圧降下は生じない。この電圧降下の有無によって、トランジスタＱ５のベース−エミッタ間電圧を変更し、発光ダイオードＤ１のオン／オフ制御を行うことができる。
【００２４】
本実施形態では、オン／オフに関わる電流が常時流れていることにより、定電流源ＩＢからトランジスタＱ７側に流れる電流も常時一定になる。従って、トランジスタＱ７は一定のレベルシフタとして機能するため、各素子の間には以下の関係が成り立つ。
【００２５】
ＶＢＥ７＋ＶＲ１＝ＶＢＥ５＋ＶＲ３    （１）
【００２６】
ここで、ＶＲ１、ＶＲ３は、それぞれ抵抗素子Ｒ１、Ｒ３の両端に生じる電位差を示す。また、ここでは各ベース電流は理想的にゼロとして考えるものとする。Ｒ３／Ｒ１の値をＮ（Ｎ＞＞１）とすると、上式（１）は、以下のように書き換えられる。
【００２７】
ＶＢＥ７＋ＩＤ×Ｒ１＝ＶＢＥ５＋Ｉｓｉｇ×Ｒ３   （２）
【００２８】
ここでＶＢＥ７＝ＶＢＥ５と仮定すると、上式は、更に以下のようになる。
【００２９】
ＩＤ＝（Ｒ３／Ｒ１）×Ｉｓｉｇ＝Ｎ× Ｉｓｉｇ  （３）
【００３０】
従って、発光ダイオードＤ１に流れる電流は、ほぼＲ３とＲ１の大きさの比で決定されることになる。尚、後述するように、実際の回路では、トランジスタＱ７を流れる電流、或いはトランジスタＱ５の負荷電流であるＩ５等を考慮して補正を加える必要が生じる場合もある。
【００３１】
図６には、スイッチＳ１の具体的回路構成が示される。スイッチＳ１は、抵抗素子Ｒ３の両端から延びる一対の配線に対応して、一対のＮＰＮ型トランジスタＱ１、Ｑ２及びそれらの制御入力端子Ｆ１、Ｆ２を含む。定電流源Ｉ６を流れる電流Ｉ６は、アイドル電流として働き、発光ダイオードＤ１がオフ状態の時に提供するバイアス電流を発生する。一般的に、このアイドル電流は信号電流に比べて小さく、本構成を光通信として利用する場合には消光比を決定する。尚、応用によっては、アイドル電流を必ずしも必要としない場合もある。
【００３２】
ここでスイッチＳ１で、右側にトグルした場合には、発光ダイオードＤ１はオフモードになるが、このとき、式（１）は、以下のようになる。
【００３３】
ＶＢＥ７＋ＶＲ１＝ＶＢＥ５   （４）
【００３４】
ここで、ＶＢＥ７＝ＶＢＥ５であれば、式（２）を参照して以下のようになる。
【００３５】
ＩＤ＝０   （５）
【００３６】
したがって、発光ダイオードＤ１に流れる電流は、ほぼゼロになることが理解される。
【００３７】
さて、仮に回路全体が安定していて、上式（３）で表されるような関係が成立しているとする。この時Ｉｓｉｇ（即ち発光ダイオードＤ１を流れる駆動電流）が何らかの理由で増えたとすると、その瞬間にトランジスタＱ５のベース電圧が下がる。したがって、トランジスタＱ５のコレクタ電圧は上昇し、ＩＤが増加する。ここで発光ダイオードＤ１のインピーダンスが十分に低いと仮定すると、ＩＤの増加分は抵抗素子Ｒ１の電位差の増加分に変換され、結局レベルシフタとしてのトランジスタＱ７及びＲ３を介して、トランジスタＱ５のベース電位を上昇させるよう作用する。
【００３８】
一方、Ｉｓｉｇが何らかの理由で減少した場合には、その瞬間にトランジスタＱ５のベース電圧が上昇する。したがってトランジスタＱ５のコレクタ電圧は下降し、ＩＤが減少する。発光ダイオードＤ１のインピーダンスが十分に低いと仮定すると、ＩＤの減少分は抵抗素子Ｒ１の電位差の減少分に変換され、結局レベルシフタとしてのトランジスタＱ７及び抵抗素子Ｒ３を介して、トランジスタＱ５のベース電位を下降させるよう作用する。
【００３９】
以上のような負帰還がかかることにより、本実施形態による回路は、上式（３）の関係を維持しつつ、発光ダイオードＤ１の安定した定電流駆動を実現することができる。即ち、本実施形態によれば、定電流源Ｉ３、Ｉ４、及び抵抗素子Ｒ３、及びレベルシフタとしてのトランジスタＱ７を利用することにより、オン状態の駆動電流を安定させることができる。
【００４０】
本実施形態では、発光ダイオードＤ１のインピーダンスは、同相信号として本回路全体に影響し得るが、定電流源Ｉ３及びＩ５の負側（電流の流れ出す側）の電位は常に近い値になるため、回路全体の同相信号除去比を比較的大きく採ることができる。また、定電流源Ｉ４の出力インピーダンスは、図６の回路構成（即ちトランジスタＱ２が定電流源Ｉ６のカスコード・トランジスタとして働く構成）を採ることによりみかけ上大きくすることができるため、同相成分の影響は受けづらいという利点も有する。
【００４１】
但し、詳細に検討すると、以下の成分は誤差としてLEDのドライブ電流に影響を与える。
[１] トランジスタＱ５に流れる電流ＩＬや、トランジスタＱ７に流れる電流ＩＢ−Ｉｓｉｇが、発光ダイオードＤ１の駆動電流に加えられる。
[２] 各トランジスタＱ５、Ｑ６、Ｑ７のベース電流が誤差として上式の中に影響する。
【００４２】
本実施形態では、前者については、図７に示すように、補償電流を提供することによって誤差分を補償することが可能である。後者については、その影響が大きい場合には、例えば、トランジスタＱ６をダーリントン形式にするなどの変更が必要になることもある。
【００４３】
ところで、一般に、発光ダイオードをそのものの有している特性以上に高速に駆動したい場合に、ピーキングという手法が用いられることが知られている。これはディジタル的にコントロールパルスの立ち上がり・立下り部分に短いパルスを作り、この期間に通常の駆動電流よりも大きな電流を与える方式で、見かけ上の立ち上がり・立下り部分のスピードが速くなる。本実施形態では、ピーキング用の短いパルスに応じてオン／オフするもう一組のスイッチ（Q1、Q2のような差動ペアとそのテール定電流源）を並行して接続するだけで、信号の立ち上がりに関してこの機能が実現できる。
【実施例】
【００４４】
図８は、本実施形態を応用した型の実施例について示すブロック図である。本実施例の回路は、基本的にＮＰＮ型とＰＮＰ型の２つのカレントミラーで発光ダイオードの駆動回路をはさむ形にして構成される。これらのカレントミラーや各トランジスタはバイポーラ技術で製造される必要はなく、ＣＭＯＳなど他の技術によっても良い。また、ＰＮＰ型のトランジスタは、高速動作を必要としない位置に設けている点も注意すべきである。
【００４５】
本回路で、元になる定電流を定電流源Ｉ８においてＩ０とし、各カレントミラー内のエミッタ電流比はそれぞれに示すような値（Ｎ１乃至Ｎ４、Ｍ１乃至Ｍ２）とする。駆動回路内の容量素子Ｃ１は負帰還を安定させるための容量であり、負帰還の安定性向上に貢献する場合もある。
【００４６】
以下、各ベース電流は理想的にゼロとして考えるものとする。トランジスタＱ１４及びＱ１５のコレクタ電流は、以下のようになる。
【００４７】
Ｉ１４＝Ｎ１×Ｍ１×Ｉ０   （６）
Ｉ１５＝Ｎ１×Ｍ２×Ｉ０   （７）
【００４８】
また、信号電流とアイドル電流は、それぞれ以下のようになる。
【００４９】
Ｉｓｉｇ＝Ｎ２×Ｉ０ （８）
Ｉｉｄｌｅ＝Ｎ３×Ｉ０   （９）
【００５０】
同様にして、補償電流Ｉｃｏｍｐは、以下のようになる。
【００５１】
Ｉｃｏｍｐ＝Ｎ４×Ｉ０   （１０）
【００５２】
この時発光ダイオードに流れる電流Ｉｏｕｔは、以下のようになる。
【００５３】
Ｉｏｕｔ＝ＩＤ＋Ｉ１４＋Ｉ１５−（Ｉｓｉｇ＋Ｉｉｄｌｅ＋Ｉｃｏｍｐ）  （１１）
【００５４】
ここでトランジスタＱ５とＱ７のＶＢＥ（ベース−エミッタ間電圧）をほぼ等しくすることで誤差は最小限にできるため、以下の式が成り立つ。
【００５５】
Ｉ１５−（Ｉｓｉｇ＋Ｉｉｄｌｅ）＝Ｉ１４   （１２）
【００５６】
これを式（１１）にあてはめると、以下の式が得られる。
【００５７】
Ｉｏｕｔ＝（Ｒ３／Ｒ１）×Ｉｓｉｇ＋２×Ｉ１４−Ｉｃｏｍｐ
＝（Ｒ３／Ｒ１）×Ｉｓｉｇ＋（２×Ｎ１×Ｍ１−Ｎ４）×Ｉ０   （１３）
【００５８】
したがって、２×Ｎ１×Ｍ１＝Ｎ４の関係を維持する場合には、理想的な状態として、以下の関係式が得られる。  
【００５９】
Ｉｏｕｔ＝（Ｒ３／Ｒ１）×Ｉｓｉｇ   （１４）
【００６０】
もっとも、発光ダイオードがオフ状態にあるとき、所定のバイアス電流を与える場合には、２×Ｎ１×Ｍ１＝Ｎ４の関係となるようにする必要がある。いずれの場合も、カレントミラーの比で調整できるため、最適化が比較的容易でありながら、高い精度による制御を実現できる。
【図面の簡単な説明】
【００６１】
【図１】従来技術となる発光ダイオード駆動回路を示すブロック図。
【図２】従来技術より提案される発光ダイオード駆動回路を示すブロック図。
【図３】従来技術より提案される他の発光ダイオード駆動回路を示すブロック図。
【図４】従来技術より提案される他の発光ダイオード駆動回路を示すブロック図。
【図５】本発明の好適実施形態となる発光ダイオード駆動回路を示すブロック図。
【図６】図５の回路のスイッチ部分の構成を説明するブロック図。
【図７】更に補償用の電流源を追加した構成を説明するブロック図。
【図８】本発明による駆動回路を含む応用型の実施例を示す概略ブロック図。
【符号の説明】
【００６２】
Ｄ１      発光ダイオード
Ｒ１      第１の抵抗素子
Ｒ３      第２の抵抗素子
Ｑ６      第１のトランジスタ
Ｑ５      第２のトランジスタ
Ｑ７      第３のトランジスタ
Ｓ１      スイッチ
Ｆ１、Ｆ２      スイッチ制御入力
Ｉ３      電流供給手段（定電流源）
Ｉ７      補償電流提供手段（定電流源）
Ｉ６      アイドル電流提供手段 （定電流源）
【図１】
2005057094.tif 000003
【図２】
2005057094.tif 000004
【図３】
2005057094.tif 000005
【図４】
2005057094.tif 000006
【図５】
2005057094.tif 000007
【図６】
2005057094.tif 000008
【図７】
2005057094.tif 000009
【図８】
2005057094.tif 000010