(57)【要約】【課題】  本発明の目的は、電気的な接続信頼性の向上を図ることにある。【解決手段】  半導体装置は、素子１２が形成された半導体部分１０と、半導体部分１０上に形成された絶縁層２０と、絶縁層２０上に形成された電極パッド３０と、絶縁層２０に設けられたコンタクトホール内に形成された導電材料からなり、電極パッド３０と電気的に接続されたコンタクト部５４と、電極パッド３０の第１の部分３２上に開口部６２を有するとともに、第２の部分３４上に載るように形成されたパッシベーション膜６０と、パッシベーション膜６０の開口部６２よりも大きく、パッシベーション膜６０上に一部が載るように形成されたバンプ７０と、電極パッド３０及びバンプ７０の間に介在するバリア層６４と、を有する。コンタクト部５４は、バンプ７０とオーバーラップする範囲内であって、電極パッド３０の第１の部分３２を避けて第２の部分３４に接続してなる。【選択図】      図２
2005347622.tif 000002
【特許請求の範囲】
【請求項１】
素子が形成された半導体部分と、
前記半導体部分上に形成された絶縁層と、
前記絶縁層上に形成された電極パッドと、
前記絶縁層に設けられたコンタクトホール内に形成された導電材料からなり、前記電極パッドと電気的に接続されたコンタクト部と、
前記電極パッドの第１の部分上に開口部を有するとともに、第２の部分上に載るように形成されたパッシベーション膜と、
前記パッシベーション膜の前記開口部よりも大きく、前記パッシベーション膜上に一部が載るように形成されたバンプと、
前記電極パッド及び前記バンプの間に介在するバリア層と、
を有し、
前記コンタクト部は、前記バンプとオーバーラップする範囲内であって、前記電極パッドの前記第１の部分を避けて前記第２の部分に接続してなる半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記バンプは、前記半導体部分における前記素子の形成領域とオーバーラップしてなる半導体装置。
【請求項３】
請求項１又は請求項２記載の半導体装置において、
前記バリア層の一部は、前記パッシベーション膜上に載るように形成され、
前記電極パッドの前記第２の部分及び前記バンプの間に、前記パッシベーション膜及び前記バリア層が介在してなる半導体装置。
【請求項４】
請求項１から請求項３のいずれかに記載の半導体装置において、
前記半導体部分及び前記電極パッドの間に形成された配線層をさらに含み、
前記配線層は、前記素子に電気的に接続され、
前記コンタクト部は、前記配線層と前記電極パッドとの間に介在してなる半導体装置。
【請求項５】
請求項１から請求項４のいずれかに記載の半導体装置において、
前記電極パッドの表面には、前記コンタクト部とオーバーラップする位置に窪みが形成されてなる半導体装置。
【請求項６】
請求項１から請求項５のいずれかに記載の半導体装置において、
複数の前記コンタクト部を有し、
それぞれの前記コンタクト部は、前記バンプの中心軸を基準として対称に配列されてなる半導体装置。
【請求項７】
請求項１から請求項６のいずれかに記載の半導体装置が実装された回路基板。
【請求項８】
請求項１から請求項６のいずれかに記載の半導体装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、回路基板及び電子機器に関する。
【背景技術】
【０００２】
半導体チップの平面領域を縮小するために、外部電極となるバンプを、複数の素子（トランジスタ）の形成領域にオーバーラップさせることが知られている（特許文献１参照）。素子の形成領域上には、配線層及びそれよりも上方の電極パッドが絶縁層を介して形成されている。配線層及び電極パッドは、絶縁層に埋め込まれたコンタクト部によって電気的に接続されている。電極パッドは、パッシベーション膜から一部が開口しており、その開口部にバンプの一部がオーバーラップしている。電極パッドとバンプとの間には、両者の拡散防止を図るため、バリア層が介在している。
【０００３】
しかし、パッシベーション膜の開口部内では、バリア層が介在していても、その厚みやその他の条件によって、電極パッドとバンプの拡散を完全に防止することが難しかった。従来の構造では、コンタクト部は、パッシベーション膜の開口部内で電極パッドに接続されていたので、拡散がわずかにでも生じた場合には、コンタクト部付近の電気的な接続信頼性が劣化することがあった。
【０００４】
バリア層の膜厚は通常、２０００〜５０００Å程度であるが、バリア性能の劣化を防ぐため、バリア層の膜厚を厚くすると、コスト高につながるため、膜厚を厚くすることなく、バリア性能を高めることが望まれる。
【特許文献１】特開平９−２８３５２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、電気的な接続信頼性の向上を図ることにある。
【課題を解決するための手段】
【０００６】
（１）本発明に係る半導体装置は、
素子が形成された半導体部分と、
前記半導体部分上に形成された絶縁層と、
前記絶縁層上に形成された電極パッドと、
前記絶縁層に設けられたコンタクトホール内に形成された導電材料からなり、前記電極パッドと電気的に接続されたコンタクト部と、
前記電極パッドの第１の部分上に開口部を有するとともに、第２の部分上に載るように形成されたパッシベーション膜と、
前記パッシベーション膜の前記開口部よりも大きく、前記パッシベーション膜上に一部が載るように形成されたバンプと、
前記電極パッド及び前記バンプの間に介在するバリア層と、
を有し、
前記コンタクト部は、前記バンプとオーバーラップする範囲内であって、前記電極パッドの前記第１の部分を避けて前記第２の部分に接続してなる。本発明によれば、コンタクト部は、電極パッドの第２の部分に接続されている。電極パッドの第２の部分とバンプとの間にはパッシベーション膜が介在しているので、第２の部分のほうがパッシベーション膜から露出している第１の部分よりも、バンプからの拡散が生じにくい。これによって、バンプからの拡散に起因するコンタクト部付近の損傷を防止することができる。したがって、電気的な接続信頼性の向上を図ることができる。
（２）この半導体装置において、
前記バンプは、前記半導体部分における前記素子の形成領域とオーバーラップしていてもよい。
（３）この半導体装置において、
前記バリア層の一部は、前記パッシベーション膜上に載るように形成され、
前記電極パッドの前記第２の部分及び前記バンプの間に、前記パッシベーション膜及び前記バリア層が介在していてもよい。これによれば、第２の部分とバンプとの間には、パッシベーション膜だけでなくバリア層も介在している。そのため、より効果的に拡散防止を図ることができる。
（４）この半導体装置において、
前記半導体部分及び前記電極パッドの間に形成された配線層をさらに含み、
前記配線層は、前記素子に電気的に接続され、
前記コンタクト部は、前記配線層と前記電極パッドとの間に介在していてもよい。
（５）この半導体装置において、
前記電極パッドの表面には、前記コンタクト部とオーバーラップする位置に窪みが形成されていてもよい。これによれば、コンタクト部は、電極パッドの第１の部分には接続されないので、電極パッド上のバリア層が窪みに従って薄くなったとしても、バンプと電極パッドの間にはパッシベーション膜が形成されているため、電極パッド及びバンプの両者の拡散を一様に防止することができる。
（６）この半導体装置において、
複数の前記コンタクト部を有し、
それぞれの前記コンタクト部は、前記バンプの中心軸を基準として対称に配列されていてもよい。これによって、実装プロセスなどにより、バンプを通じて伝達される機械的ストレスを均等に分散することができる。そのため、ストレス集中によるコンタクト部又は電極パッドなどの損傷を防止することができる。
（７）本発明に係る回路基板には、前記半導体装置が実装されている。
（８）本発明に係る電子機器は、前記半導体装置を有する。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施の形態について図面を参照して説明する。
【０００８】
図１は、本発明の実施の形態に係る半導体装置の平面図であり、図２は、図１のII−II線断面の部分拡大図である。
【０００９】
本実施の形態に係る半導体装置は、半導体チップ（ベアチップ）であってもよいし（図１参照）、複数の半導体チップに切り出す前の半導体ウエハであってもよいし、ＣＳＰ（Chip Size Package）等のパッケージングされたものであってもよい。
【００１０】
半導体装置１は、半導体部分（例えば半導体基板）１０を有する。半導体部分１０は、その一部又は全部が半導体（例えばシリコン）からなる。半導体部分１０には、複数の素子１２が形成されている。それぞれの素子１２は、トランジスタ（例えばＭＯＳトランジスタ）を構成する。図２に示すように、素子１２は、半導体部分１０の表層部に形成された拡散領域（ソース又はドレイン）１４と、半導体部分１０上に形成された電極（ゲート）１６と、を含む。半導体部分１０の表層部に、異なる導電型のウエルが形成され、そのウエルの内部に拡散領域１４が形成されていてもよい。複数の素子１２の領域は、活性領域と呼ばれる。また、半導体部分１０における素子１２を除く領域（非活性領域）には、素子分離用の電気的な絶縁膜（例えばＬＯＣＯＳ（Local Oxidation of Silicon）法などで形成された酸化膜）１８が形成されている。
【００１１】
半導体部分１０上には、１層又は複数層の絶縁層２０（例えば第１〜第３の絶縁層２２，２４，２６）が形成されている。絶縁層２０は、酸化膜（例えばシリコン酸化膜）で形成してもよい。絶縁層２０の最表面には、素子１２と電気的に接続された電極パッド３０が形成されている。半導体部分１０と電極パッド３０との間には、１層又は複数層の配線層４０（例えば第１及び第２の配線層４２，４４）が介在していてもよい。配線層４０は、素子１２に電気的に接続されている。配線層４０又は電極パッド３０は、例えばアルミニウム又は銅などの金属で形成してもよい。
【００１２】
図２に示す例では、半導体部分１０上に第１の絶縁層２２が形成され、第１の絶縁層２２上に第１の配線層４２が形成され、素子１２（例えば拡散領域１４）及び第１の配線層４２がコンタクト部５０によって電気的に接続されている。さらに、第１の配線層４２上に第２の絶縁層２４が形成され、第２の絶縁層２４上に第２の配線層４４が形成され、第１及び第２の配線層４２，４４がコンタクト部５２によって電気的に接続されている。さらに、第２の配線層４２上に第３の絶縁層（最上層の絶縁層）２６が形成され、第３の絶縁層２６上に電極パッド３０が形成され、第２の配線層４４及び電極パッド３０がコンタクト部５４によって電気的に接続されている。このように、配線層を複数構造にすることによって、平面領域の拡大を防止した配線の引き廻しが可能になる。
【００１３】
コンタクト部５０，５２，５４は、絶縁層２０の一部又は全部を上下に貫通している。コンタクト部５０，５２，５４の一部又は全部は、金属などの導電材料で形成してもよい。コンタクト部５０，５２，５４の一部又は全部は、配線層４０又は電極パッド３０と同一材料で形成してもよいし、異なる材料で形成してもよい。コンタクト部の形成方法としては、例えば、絶縁層２０をスピンコート法、ＣＶＤ(Chemical Vapor Deposition)法などによって形成し、エッチングによって絶縁層２０にコンタクトホールを形成し、そのコンタクトホール内にＣＶＤ法を適用してコンタクト部となる導電材料を堆積してもよい。その後、絶縁層２０の表面を例えばＣＭＰ（Chemical Mechanical Polishing）などで平坦化する工程を行い、その後、電極パッド３０又は配線層４０をスパッタリングしてもよい。その場合、図２に示すように、電極パッド３０又は配線層４０の表面は、下地表面に伴って平坦な面になる。あるいは、コンタクトホールを形成した後の絶縁層２０に、コンタクト部及び電極パッド３０（又は配線層４０）をスパッタリングして一体的に形成してもよい。その場合、スパッタリング後に電極パッド３０の表面を平坦化する工程を行ってもよい。
【００１４】
なお、配線層は、上述のように２層構造にしてもよく、１層構造でも、あるいは３層構造以上にしてもよい。あるいは、上述の配線層を省略して、素子１２（拡散領域１４）及び電極パッド３０を、（まっすぐに延びる）コンタクト部５４によってダイレクトに電気的に接続してもよい。
【００１５】
絶縁層２０の最表面には、パッシベーション膜６０が形成されている。パッシベーション膜６０は、電極パッド３０の第１の部分３２（例えば中央部）上に開口部６２を有するとともに、第２の部分３４（例えば中央部を連続して囲む端部）上に載るように形成されている。例えば、複数の電極パッド３０のそれぞれの中央部上に、いずれかの開口部６２が配置されるように、パッシベーション膜６０に複数の開口部６２が形成されていてもよい。電極パッド３０の第１の部分３２は、パッシベーション膜６０の開口部６２から露出している。電極パッド３０の第２の部分３４は、パッシベーション膜６０によって覆われている。パッシベーション膜６０は、酸化膜、窒化膜又はポリイミド樹脂などで形成することができる。
【００１６】
電極パッド３０上には、バリア層（アンダーバンプメタル層）６４が形成されている。バリア層６４は、１層又は複数層で形成することができる。バリア層６４をスパッタリングによって形成してもよい。バリア層６４は、電極パッド３０及び後述するバンプ７０の両者の拡散防止を図るものである。バリア層６４は、電極パッド３０及びバンプ７０の密着性を高める機能をさらに有していてもよい。バリア層６４は、チタンタングステン（ＴｉＷ）層を有していてもよい。複数層で構成される場合、バリア層６４の最表面は、バンプ７０を析出させる電気めっき給電用の金属層（例えばＡｕ層）であってもよい。
【００１７】
バリア層６４は、パッシベーション膜６０から露出する電極パッド３０（第１の部分３２）の全部を覆っている。バリア層６４の一部は、パッシベーション膜６０上に載るように、すなわち電極パッド３０の第２の部分３４の上方にも形成されていてもよい。バリア層６４は、電極パッド３０の第１の部分３２から第２の部分３４に連続的に形成されている。図２に示すように、バリア層６４は、電極パッド３０の第２の部分３４の一部とオーバーラップしてもよいし、その全部とオーバーラップしてもよい。バリア層６４は、パッシベーション膜６０の開口部６２を連続して囲む領域にオーバーラップしていてもよい。
【００１８】
電極パッド３０（詳しくはバリア層６４）上に、バンプ７０が形成されている。バンプ７０は、１層又は複数層から形成され、金、ニッケル又は銅などの金属から形成されている。バンプ７０は、パッシベーション膜６０の開口部６２よりも大きく、パッシベーション膜６０上に一部が載るように形成されている。言い換えれば、バンプ７０は、パッシベーション膜６０の開口部６２内の全部を覆っており、電極パッド３０の第２の部分３４の上方にも形成されている。バンプ７０は、電極パッド３０の第１の部分３２から第２の部分３４に連続的に形成されている。図２に示すように、バンプ７０は、電極パッド３０の第２の部分３４の一部とオーバーラップしてもよいし、その全部とオーバーラップしてもよい。図１の部分拡大図に示すように、バンプ７０は、パッシベーション膜６０の開口部６２を連続して囲む領域にオーバーラップしていてもよい。電極パッド３０及びバンプ７０の間には、バリア層６４が介在している。
【００１９】
本実施の形態では、コンタクト部５４は、バンプ７０とオーバーラップする範囲内であって、電極パッド３０の第１の部分３２を避けて第２の部分３４に接続されている。コンタクト部５４は、配線層４０（図２では第２の配線層４４）と電極パッド３０との間に介在している。コンタクト部５４と電極パッド３０との接続領域の全部が、電極パッド３０の第２の部分３４に配置されている。これによれば、電極パッド３０の第２の部分３４とバンプ７０との間にはパッシベーション膜６０が介在しているので、第２の部分３４のほうがパッシベーション膜６０から露出している第１の部分３２よりも、バンプ７０からの拡散が生じにくい。これによって、バンプ７０からの拡散に起因するコンタクト部５４付近の損傷を防止することができる。したがって、電気的な接続信頼性の向上を図ることができる。さらに、図２に示すように、電極パッド３０の第２の部分３４及びバンプ７０の間に、パッシベーション膜６０だけでなくバリア層６４も介在している場合には、より効果的に拡散防止を図ることができる。
【００２０】
バンプ７０（電極パッド３０）は、半導体部分１０における素子１２の形成領域とオーバーラップしている。詳しくは、バンプ７０（電極パッド３０）の一部又は全部が、素子１２の領域（活性領域）の一部又は全部とオーバーラップしている。バンプ７０（電極パッド３０）は、半導体部分１０の平面上に、エリアアレイ状（複数行複数列）に配列されていてもよい。本実施の形態では、コンタクト部５４は、バンプ７０とオーバーラップする範囲内で電極パッド３０に接続されており、配線を無駄に引き廻すこと（例えば外側に引き廻すこと）がないので、電気的特性の向上を図ることができる。
【００２１】
図２に示すように、電極パッド３０に接続されるコンタクト部５４は、複数設けられていてもよい。複数のコンタクト部５４の全部が、バンプ７０とオーバーラップする範囲内であって、電極パッド３０の第１の部分３２を避けて第２の部分３４に接続されている。例えば、図１に示すように、複数のコンタクト部５４は、パッシベーション膜６０の開口部６２（電極パッド３０の第１の部分３２）を外側から囲むように配列されている。
【００２２】
複数のコンタクト部５４のそれぞれは、バンプ７０の中心軸（バンプ上面方向から見た場合、バンプの中心を通り、平面内に含まれる軸）７２を基準として対称に配列されていてもよい。詳しくは、いずれか１つのコンタクト部５４が、バンプ７０の中心軸７２を基準として、他の１つのコンタクト部５４に対して対称となっている。バンプ７０の中心軸７２を基準として対称であるとは、中心軸７２の軸線について線対称であってもよいし、中心軸７２の軸線を含む仮想面について面対称であってもよいし、中心軸７２の一点について点対称であってもよいことを意味する。これによれば、複数のコンタクト部５４が対称に配列されているので、実装プロセスなどにより、バンプ７０を通じて伝達される機械的ストレスを均等に分散することができる。そのため、ストレス集中によるコンタクト部５４又は電極パッド３０などの損傷を防止することができる。
【００２３】
また、電極パッド３０に接続されない他のコンタクト部５０，５２も、コンタクト部５４と同様に、バンプ７０の中心軸７２を基準として対称に配列されていてもよい。
【００２４】
なお、本実施の形態に係る半導体装置の製造方法は、上述の説明から導き出すことができる内容を含み、その他の詳細は、すでに知られている方法を適用して製造することができる。
【００２５】
図３は、本実施の形態の変形例に係る半導体装置の断面を示す図である。本変形例では、電極パッド１３０の表面には、コンタクト部５４とオーバーラップする位置に、窪み１３６が形成されている。窪み１３６は、電極パッド１３０のうち、第１の部分１３２を避けて第２の部分１３４に形成されている。窪み１３６の内面には、開口方向に広がるテーパが付されていてもよい。この窪みは、絶縁層２０（例えば第３の絶縁層２６）のコンタクトホールの開口端部に付したテーパ面（平面又は曲面を含む）に従って形成されたものであってもよい。詳しくは、絶縁層２０（例えば第３の絶縁層２６）にコンタクトホールを開口端部にテーパが付されるように形成し、当該コンタクトホール及びその周辺領域にスパッタリングなどで一体的にコンタクト部５４及び電極パッド１３０を成膜することによって形成してもよい。その場合、上述のＣＭＰなどの平坦化工程は省略する。
【００２６】
本変形例によれば、コンタクト部５４は、電極パッド１３０の第１の部分１３２には接続されないので、第２の部分１３４上のバリア層６４が窪み１３６に従って薄くなったとしても、バンプ７０と電極パッド１３０の間にはパッシベーション膜６０が存在するので、電極パッド１３０及びバンプ７０の両者の拡散を一様に防止することができる。なお、図３に示すように、その他のコンタクト部５０，５２にも窪みが形成されていてもよい。本変形例のその他の詳細は、上述の説明から導き出すことができる内容を含む。
【００２７】
図４には、上述した実施の形態で説明した半導体装置１が実装された回路基板１０００が示されている。上述の半導体装置１を有する電子機器として、図５にはノート型パーソナルコンピュータ２０００が示され、図６には携帯電話３０００が示されている。
【００２８】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。例えば、素子種類もトランジスタに限定されるものではなく、拡散抵抗、ダイオード、サイリスタ、キャパシタ等を含む。例えば、電極パッド下に素子がなく、配線のみの場合も含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００２９】
【図１】図１は、本発明の実施の形態に係る半導体装置の平面図である。
【図２】図２は、図１のII−II線断面の部分拡大図である。
【図３】図３は、本発明の実施の形態の変形例に係る半導体装置の断面図である。
【図４】図４は、本発明の実施の形態に係る回路基板を示す図である。
【図５】図５は、本発明の実施の形態に係る電子機器を示す図である。
【図６】図６は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
【００３０】
１０…半導体部分  １２…素子  ２０…絶縁層  ３０…電極パッド  ３２…第１の部分
３４…第２の部分  ４０…配線層  ５４…コンタクト部  ６０…パッシベーション膜
６２…開口部  ６４…バリア層  ７０…バンプ  ７２…中心軸  １３０…電極パッド
１３２…第１の部分  １３４…第２の部分  １３６…窪み
【図１】
2005347622.tif 000003
【図２】
2005347622.tif 000004
【図３】
2005347622.tif 000005
【図４】
2005347622.tif 000006
【図５】
2005347622.tif 000007
【図６】
2005347622.tif 000008