(57)【要約】【課題】  複数ブロック同時書き込み機能を有効に利用して高速に大量のデータをＮＡＮＤ型メモリへ書き込むことができるメモリ制御装置およびそれを用いたメモリカードを提供する。【解決手段】  本発明のメモリ制御装置およびそれを用いたメモリカードは、消去動作で複数のセルデータが一括して消去される消去ブロックに分割され、複数の消去ブロックへデータを同時に書き込むことができる電気的に書換え可能なＮＡＮＤメモリ１１と、複数のデータ端子１４ｂ〜１４ｅを有し、ホスト２０へ接続されるＩ／Ｏ−Ｉ／Ｆ部１５と、データ端子１４ｂ〜１４ｅが受信したデータをデータ端子１４ｂ〜１４ｅごとにそれぞれ独立したビットストリームとしてＮＡＮＤメモリ１１の複数の消去ブロックへ同時に書き込むよう制御するコントローラ１９を有する。【選択図】  図１
2005196447.tif 000002
【特許請求の範囲】
【請求項１】
消去動作で複数のセルデータが一括して消去される消去ブロックに分割され、複数の前記消去ブロックへデータを同時に書き込むことができる電気的に書換え可能な不揮発性メモリを制御するメモリ制御装置であって、
複数のデータ端子を有し、ホスト機器へ接続される接続手段と、
前記複数のデータ端子が受信したデータを前記データ端子ごとにそれぞれ独立したビットストリームとして前記不揮発性メモリの前記複数の前記消去ブロックへ同時に書き込む書き込み手段を具備したことを特徴とするメモリ制御装置。
【請求項２】
消去動作で複数のセルデータが一括して消去される消去ブロックに分割され、複数の前記消去ブロックへデータを同時に書き込むことができる電気的に書換え可能な不揮発性メモリを制御するメモリ制御装置であって、
複数のデータ端子を有し、ホスト機器へ接続される接続手段と、
前記複数のデータ端子のうち１つのデータ端子が受信したデータを複製し、少なくとも２つの独立したビットストリームとして前記不揮発性メモリの前記複数の前記消去ブロックへ同時に書き込む書き込み手段を具備したことを特徴とするメモリ制御装置。
【請求項３】
前記複数のデータ端子が受信したデータを束ねて多値のデータストリームとして前記不揮発性メモリへ書き込む他の書き込み手段と、
前記接続手段が受信した指示に基づいて、前記書き込み手段または前記他の書き込み手段を選択する選択手段をさらに具備したことを特徴とする請求項１または請求項２に記載のメモリ制御装置。
【請求項４】
データが書き込まれた前記不揮発性メモリの領域が前記書き込み手段または前記他の書き込み手段によって書き込まれたこと示す内部テーブルを管理する領域管理手段をさらに具備したことを特徴とする請求項３に記載のメモリ制御装置。
【請求項５】
消去動作で複数のセルデータが一括して消去される消去ブロックに分割され、複数の前記消去ブロックへデータを同時に書き込むことができる電気的に書換え可能な不揮発性メモリと、
複数のデータ端子を有し、ホスト機器へ接続される接続手段と、
前記複数のデータ端子が受信したデータを前記データ端子ごとにそれぞれ独立したビットストリームとして前記不揮発性メモリの前記複数の前記消去ブロックへ同時に書き込む書き込み手段を具備したことを特徴とするメモリカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ制御装置およびそれを用いたメモリカードに関し、特に、複数ブロック同時書き込み機能を持つＮＡＮＤ型メモリに使用されるものである。
【背景技術】
【０００２】
近年、音楽信号、映像信号のデジタル化に伴いデジタル機器の開発が進められている。これらのデジタル機器には、音楽データや映像データを記録するために、コンパクトディスクやハードディスクなどの記録媒体が装備されている。
【０００３】
デジタル機器は小型化が進み、音楽再生機などでは数センチメートル角の製品も登場している。このような小型デジタル機器では、本体の小型化に伴い、装備される記録媒体も並行して小型化されてきた。
【０００４】
さらに、より小型の記録媒体として、半導体メモリを使用した、いわゆるメモリカードが利用されるようになっている。現在では、著作権保護に対応したＳＤ（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ）カードというメモリカードが製品化されている。
【０００５】
ＳＤメモリカードはＮＡＮＤ型のＥＥＰＲＯＭ（以下、「ＮＡＮＤ型メモリ」という。）を搭載している。ＮＡＮＤ型メモリは半導体記憶装置の一種で、電気的な書換えが可能であり、消去動作ではある領域を一括して消去ブロックとして扱うことを特徴としている。このため、ランダムアクセスが発生する通常のプログラム領域としての用途よりは、大きな容量を一度に扱うファイル記録などの用途に適している。
【０００６】
しかしながら、ＮＡＮＤ型メモリは、そのメモリセルの構造に由来して原理的にオーバーライトが出来ず、データの書換えをする場合には、いったんそのメモリセルを消去した後に新しいデータを書き込む処理が必要となる。
【０００７】
さらに、メモリセルの書換え回数に制限があり、同じメモリセルだけを利用しないよう、消去、書き込みブロックの平均化処理などを必要としている。このため、他の記録媒体に比べ書き込み速度が遅いという問題点がある。
【０００８】
この問題を解決するために、ＮＡＮＤ型メモリにおいて複数のブロックへ同時に書き込む方法が「特許文献１」に記載されている。この方法に従った４ブロック同時書き込み可能なＮＡＮＤ型メモリがすでに製品化されている。
【０００９】
一方、ＳＤメモリカードに記録されるデータには、上述したように、音楽信号だけでなく映像信号も含まれる。「特許文献２」に記載されているように、映像信号の記録では、複数アングルのデータを考慮する必要がある。
【００１０】
ＤＶＤや監視カメラ映像などでは、この複数アングルの映像信号を取り扱うことが多く、特に、監視カメラ映像に関しては、リアルタイム性に対する要求が強い。このため、同時に複数アングルの画像を表示する機能、あるいは、任意のタイミングでアングルを切り替えて表示する機能を実現しなければならない。
【００１１】
このような複数アングルの映像信号をＳＤメモリカードに記録する場合、従来は、各アングルのデータを時分割でメモリカードへ転送しなければならないという問題があった。
【００１２】
すなわち、ホスト側が時分割してメモリカードにデータを転送するため、ホスト側のデータ制御が複雑になるという欠点があった。特に、民生用デジタルカムコーダにおいては、コスト競争が激しく、ホスト側の制御が複雑になって高コストとなることは大きな欠点であった。
【００１３】
さらに、従来のメモリカードでは、複数アングルの映像データをＮＡＮＤ型メモリへ同時に書き込むことはできず、高速な記録ができないという本質的な問題があった。
【００１４】
図６は、従来のＳＤカードＩ／Ｆにおけるデータ書き込み方法を示すイメージ図である。
【００１５】
従来のＳＤカードＩ／Ｆでは、データ端子ＤＡＴ０、ＤＡＴ１、ＤＡＴ２、およびＤＡＴ３を利用して時分割でストリームデータを同時書き込みバッファ６１ａ〜６１ｄへ転送する。すなわち、バイト（８ビット）単位のデータを上位の４Ｂｉｔと下位の４Ｂｉｔに分割し、図６に示したように、まず、ＳｔｒｅａｍＡ１の複数バイトを送り、次に、ＳｔｒｅａｍＡ２の複数バイトを転送する。さらに、別のアングルのストリームであるＳｔｒｅａｍＢ１およびＳｔｒｅａｍＢ２をＳｔｒｅａｍＡ１、ＳｔｒｅａｍＡ２と同様に転送する。
【００１６】
したがって、このようなデータ転送方法では、上述の複数ブロック同時書き込み機能を有効に利用できず高速なデータ転送ができないばかりでなく、ホスト側のデータ制御が非常に複雑になるという問題があった。
【特許文献１】特開平１１−２２４４９２号公報
【特許文献２】特開２００１−２２３９９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上述のごとく、従来のメモリ制御装置およびそれを用いたメモリカードには、ＮＡＮＤ型メモリが持つ複数ブロック同時書き込み機能を有効に利用できないという問題があった。
【００１８】
本発明は、上記問題点を解決するためになされたもので、複数ブロック同時書き込み機能を利用して高速に大量のデータをＮＡＮＤ型メモリへ書き込むことができるメモリ制御装置およびそれを用いたメモリカードを提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明の一態様によれば、消去動作で複数のセルデータが一括して消去される消去ブロックに分割され、複数の前記消去ブロックへデータを同時に書き込むことができる電気的に書換え可能な不揮発性メモリを制御するメモリ制御装置であって、複数のデータ端子を有し、ホスト機器へ接続される接続手段と、前記複数のデータ端子が受信したデータを前記データ端子ごとにそれぞれ独立したビットストリームとして前記不揮発性メモリの前記複数の前記消去ブロックへ同時に書き込む書き込み手段を具備したことを特徴とするメモリ制御装置が提供される。
【００２０】
本発明の別の一態様によれば、消去動作で複数のセルデータが一括して消去される消去ブロックに分割され、複数の前記消去ブロックへデータを同時に書き込むことができる電気的に書換え可能な不揮発性メモリと、複数のデータ端子を有し、ホスト機器へ接続される接続手段と、前記複数のデータ端子が受信したデータを前記データ端子ごとにそれぞれ独立したビットストリームとして前記不揮発性メモリの前記複数の前記消去ブロックへ同時に書き込む書き込み手段を具備したことを特徴とするメモリカードが提供される。
【発明の効果】
【００２１】
本発明によれば、ＮＡＮＤ型メモリが持つ複数ブロック同時書き込み機能を有効に利用できるので、高速に大量のデータを書き込むことができるメモリ制御装置およびそれを用いたメモリカードを実現することができる。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照しながら、本発明の実施例を説明する。
【実施例１】
【００２３】
図１は、本発明の実施例１に係わるメモリ制御装置およびそれを用いたメモリカードを示す回路ブロック図である。ここでは、ＮＡＮＤメモリ１１とメモリ制御装置１３をメモリカード１２に実装した場合を示した。
【００２４】
メモリカード１２は、データ転送時に必要なクロックＣＬＫを受信するＣＬＫ端子１４ａ、データ転送に使用するＤＡＴ０端子１４ｂ、ＤＡＴ１端子１４ｃ、ＤＡＴ２端子１４ｄ、ＤＡＴ３端子１４ｅ、メモリカード１２に対して書き込み、読み出し、消去などを指示するコマンドＣＭＤを受信するＣＭＤ端子１４ｆ、電源ＶＤＤが供給されるＶＤＤ端子１４ｇ、およびグランドＧＮＤが接続されるＧＮＤ端子１４ｈ、１４ｉを備えている。
【００２５】
ＣＭＤ端子１４ｆはメモリカード１２に対する処理要求とメモリカード１２からホスト２０へ返送するレスポンス情報の転送にも利用される。
【００２６】
本発明の実施例１に係わるメモリ制御装置１３は、外部機器とのインターフェイスであるＩ／Ｏ−Ｉ／Ｆ部１５、メモリカード１２の情報レジスタやメモリ制御装置１３全体を制御するためのファームウエアが格納されているＲＯＭ１６、ファームウエアを実行するためのワークメモリであるＳＲＡＭ１７、記憶素子であるＮＡＮＤメモリ１１とのインターフェイスであるメモリＩ／Ｆ部１８、およびこれらをファームウエアによって制御するコントローラ１９で構成される。
【００２７】
メモリカード１２にはデータを記憶保存するためのＮＡＮＤメモリ１１が実装されている。ＮＡＮＤメモリ１１は、電気的に消去可能な不揮発性メモリである。消去できる最低単位を消去ブロックと呼び、消去ブロックの容量は８ＫＢ、１６ＫＢ、３２ＫＢなどがある。
【００２８】
この消去ブロック内には、さらにページという単位があり、ページは５２８（５１２＋１６）バイトで構成されている。５１２バイトはデータ用、１６バイトはエラー訂正用である。
【００２９】
例えば、消去ブロックが８ＫＢの場合には１ブロックは１６ページ、１６ＫＢは３２ページ、３２ＫＢは６４ページで構成されている。容量が６４ＭＢの場合は、５２８バイト＊３２ページ＊４０９６消去ブロックである。
【００３０】
ＮＡＮＤメモリ１１は、以下の条件で複数の消去ブロックへの同時書き込みが可能である。すなわち、各消去ブロックで同じページに書き込むこと、同時に書き込む消去ブロックは４ブロックであり、その４ブロックは表１の組合せであること。
【表１】
2005196447.tif 000003
【００３１】
例えば、消去ブロック０、１、２、３には同時に書き込みできるが、０、４、２、７には同時には書き込みできない。
【００３２】
また、メモリカード１２は、ＮＡＮＤメモリ１１を通常領域と保護領域に分けて管理しており、通常のコマンドではこの通常領域しか読み書きできない。保護領域にアクセスするためには、所定の認証処理が必要となる。
【００３３】
この認証には、ＣＰＲＭ（Ｃｏｎｔｅｎｔ  Ｐｒｏｔｅｃｔｉｏｎ  ｆｏｒ  Ｒｅｃｏｄａｂｌｅ  Ｍｅｄｉａ）が利用されている。これにより不正機器のアクセスを抑制する機能が実現されている。
【００３４】
メモリ制御装置１３のコントローラ１９は、メモリカード１２に電源が投入されるとＩ／Ｏ−Ｉ／Ｆ部１５、ＲＯＭ１６、ＳＲＡＭ１７、メモリＩ／Ｆ部１８、ＮＡＮＤメモリ１１の初期化を行う。続いて、ＲＯＭ１６からファームウエアを読み出しＳＲＡＭ１７に格納する。
【００３５】
コントローラ１９の準備が完了し、ホスト２０からＣＭＤ端子１４ｆ、ＤＡＴ端子１４ｂ〜１４ｅを用いて規定の初期化コマンドが発行されるとメモリカード１２の初期化が完了する。コントローラ１９はホスト２０からのコマンド、例えば、シングル書き込み、マルチ書き込み、シングル読み出し、マルチ読み出し、レジスタ情報の読み出し、認証手続きなどに従って所望の処理を実行する。
【００３６】
また、コントローラ１９は、ＮＡＮＤメモリ１１の書換え寿命の延命処理機能を有しており、ホスト２０からアクセスされるアドレスを論理アドレスとして、ＮＡＮＤメモリ１１のアドレスを物理アドレスとして扱い、メモリ制御装置１３内部でアドレス変換テーブルを持ち、同じ論理アドレスでも異なった物理アドレスにアクセスできるようにしている。
【００３７】
次に、上述した構成を持つメモリ制御装置１３の動作について説明する。
【００３８】
まず、ホスト２０は、上述した方法でメモリカード１２の初期化処理を行う。続いて、必要な内部レジスタ情報を読み出す。読み出したレジスタ値により、メモリカード１２がマルチストリーム記録機能を持っているかどうか判断する。
【００３９】
同機能を持っている場合には、ホスト２０は、マルチストリーム書き込みモードに変更するコマンドを発行する。ホスト２０は、マルチアングルのビットストリームをＤＡＴ０端子１４ｂ、ＤＡＴ１端子１４ｃ、ＤＡＴ２端子１４ｄ、およびＤＡＴ３端子１４ｅにビット展開して、ストリーム信号としてメモリカード１２へ転送する。
【００４０】
図２は、本発明の実施例１に係わるメモリ制御装置１３の書き込み動作を示すイメージ図である。
【００４１】
ストリームデータを受信したメモリ制御装置１３は、図２に示したように、ＤＡＴ０端子１４ｂが受信したデータを同時書き込みバッファ２１ａへ、ＤＡＴ１端子１４ｃが受信したデータを同時書き込みバッファ２１ｂへ、ＤＡＴ２端子１４ｄが受信したデータを同時書き込みバッファ２１ｃへ、ＤＡＴ３端子１４ｅが受信したデータを同時書き込みバッファ２１ｄへ書き込む。
【００４２】
同時書き込みバッファ２１ａ〜２１ｄは、ＳＲＡＭ１７の中に必要な領域が確保される。
【００４３】
すべての同時書き込みバッファ２１ａ〜２１ｄにデータが満たされると、ＮＡＮＤメモリ１１の複数ブロック同時書き込み機能を利用して、同時書き込みバッファ２１ａ〜２１ｄのデータをメモリＩ／Ｆ部１８を介してＮＡＮＤメモリ１１へ書き込む。
【００４４】
図１の物理メモリマップに、ＮＡＮＤメモリ１１に書き込まれたデータを物理アドレス順に示した。
【００４５】
このようにして図１のＳｔｒｅａｍ−Ａ、Ｓｔｒｅａｍ−Ｂ、Ｓｔｒｅａｍ−Ｃ、およびＳｔｒｅａｍ−Ｄは、メモリカード１２内のＮＡＮＤメモリ１１に対して物理メモリマップのように書き込まれる。
【００４６】
書き込みおよび読み出しの順番は、物理メモリマップに示したように、書き込みがｗ１、ｗ２、ｗ３、ｗ４、読み出しがｒ１、ｒ２、ｒ３、ｒ４であり、同時に４つのデータを書き込み、また、同時に４つのデータを読み出す。
【００４７】
ここまでは、アドレスの論理−物理変換を考慮せずに説明したが、実際には論理アドレスと物理アドレスは異なっている。
【００４８】
図３は、本発明の実施例１に係わるメモリ制御装置１３のアドレス変換を示すイメージ図である。
【００４９】
図３では、マルチストリーム書き込みモード（パラレル）と通常書き込みモード（シリアル）が混在したメモリマップとなっている。ＡＤＤＢ０、ＡＤＤＢ１、ＡＤＤＢ２、ＡＤＤＢ３はマルチストリームモードで書き込まれたデータであるため、４消去ブロックが一組になっている。
【００５０】
この例ではＥＢ８、ＥＢ９、ＥＢ１０、ＥＢ１１のように、表１で説明した条件を満たしている。したがって、この４消去ブロックは上記条件を満たしていれば良いため、連続である必要はない。例えば、ＥＢ０、ＥＢ９、ＥＢ１４（図示しない）、ＥＢ１９（図示しない）であっても良い。
【００５１】
一方、通常書き込みモードの場合は、ＡＤＤＢ４、ＡＤＤＢ５、ＡＤＤＢ６、ＡＤＤＢ７、がＥＢ１、ＥＢ４、ＥＢｙ、ＥＢｚのように１ブロックに対して物理アドレスが１消去ブロックに対応しており上記の条件を満たす必要はない。
【００５２】
上記実施例１によれば、それぞれ独立したストリームデータとＮＡＮＤメモリ１１の複数ブロック同時書き込みエリアの消去ブロックを対応させることで複数の入力ストリームを独立に扱うことができるので、ホスト２０の制御が容易になるばかりでなく、ＮＡＮＤメモリ１１の複数ブロック同時書き込み機能を有効に利用でき、メモリカード１２への書き込み性能を向上させることが可能になる。
【００５３】
したがって、複数アングルの映像信号をメモリカード１２へ同時にリアルタイムで記録することができ、これにより、ユーザが任意のタイミングでアングルを切り替えて表示することが可能になり、映像データ処理方法の自由度が飛躍的に向上する。
【００５４】
上述の実施例１では、Ｓｔｒｅａｍ−Ａに対して同時書き込みバッファ２１ａを、Ｓｔｒｅａｍ−Ｂに対して同時書き込みバッファ２１ｂを、Ｓｔｒｅａｍ−Ｃに対して同時書き込みバッファ２１ｃを、Ｓｔｒｅａｍ−Ｄに対して同時書き込みバッファ２１ｄを割り当てたが、本発明はこれに限られるものではなく、例えば、Ｓｔｒｅａｍ−Ａに対して同時書き込みバッファ２１ｄを割り当てても良い。この切り替えには、専用のコマンドを新設すれば良い。
【００５５】
また、上述の実施例１では、メモリカード１２に実装されたメモリ制御装置１３として説明したが、本発明はこれに限られるものではなく、例えば、ＮＡＮＤメモリ１１内に実装されていても良い。また、ＮＡＮＤメモリ１１を直接制御するデジタルカメラなどの制御装置にも適用できる。
【実施例２】
【００５６】
以下、図面を参照しながら、本発明の実施例２を説明する。
【００５７】
実施例１は、ＮＡＮＤメモリ１１の複数ブロック同時書き込み機能を利用して、複数アングルの映像信号など、マルチストリームデータを同時にかつ高速に書き込むものであった。これに対し、実施例２は、１つのストリームデータを複製して、複数の消去ブロックに同時に書き込むものである。
【００５８】
例えば、重要なデータを複数の領域にコピーしておくことによって、データの保護が可能になる。
【００５９】
本発明の実施例２におけるメモリカードの構成は実施例１と同様であるので、図１を参照する。ここでは、その制御方法について説明する。
【００６０】
図４は、本発明の実施例２に係わるメモリ制御装置１３およびそれを用いたメモリカード１２における消去ブロックのページ詳細を示すイメージ図である。図４（ａ）は、実施例２に係わる物理メモリマップ、図４（ｂ）は、コピー数の違いによる消去ブロック番号の一例を示す内部テーブル４１である。
【００６１】
図４（ａ）では、一例として、コピー数が４つの場合を示した。
【００６２】
メモリカード１２に入力されるデータは、複数のデータ線を利用して転送しても良いし、実施例１と同様に、１つのデータ線を利用してビット展開して転送しても良い。コピー数は、コピー数設定コマンドを利用して、書き込みコマンドの前にあらかじめメモリカード１２に通知される。
【００６３】
また、複数コピーの場合は、コピーする消去ブロックのＯｆｆｓｅｔ値もコマンドを利用して通知される。
【００６４】
同じ複製データが書き込まれる消去ブロックは、以下の計算式で算出される。  
Ａ：（４＊ｎ）＊０＋０＋Ｓｔａｒｔ
Ｂ：（４＊ｎ）＊１＋０＋Ｓｔａｒｔ
Ｃ：（４＊ｎ）＊２＋０＋Ｓｔａｒｔ
Ｄ：（４＊ｎ）＊３＋０＋Ｓｔａｒｔ
ここで、ＳｔａｒｔはＡの消去ブロック番号であり、図４（ａ）では０である。また、ｎは消去ブロックのＯｆｆｓｅｔ値である。
【００６５】
例えば、ｎを１００とした場合は、Ａ＝０、Ｂ＝４０１、Ｃ＝８０２、Ｄ＝１２０３となる。これらは内部テーブル４１としてメモリカード１２のコントローラ１９によって管理される。
【００６６】
内部テーブル４１は、図４（ｂ）に示したように、基底となる消去ブロック番号（列４２）、コピー数（列４３）、Ｓｔａｒｔ（列４４）、Ｏｆｆｓｅｔ値（列４５）、関連ブロック１（列４６）、関連ブロック２（列４７）、および関連ブロック３（列４８）で構成されている。
【００６７】
上述したコピー数４の場合は、図４（ｂ）の行４９のようになる。また、コピー数２の場合は、図４（ｂ）行５０に示したようになる。コピー数２の場合は、４ビットのデータＤＡＴ端子１４ｂ〜１４ｅが受信したデータを２つの多値（この場合は、２ビット＝４値。）ビットストリームとして扱っても良い。
【００６８】
内部テーブル４１のＯｆｆｓｅｔ値（列４５）を調節することによって、別々の論理ディスクに同じデータを一度に記録することも可能になる。同様に、ＦＡＴファイルシステム（ＩＳＯ／ＩＥＣ  ９２９３）で１つのファイルを管理するために、データ本体、ＦＡＴ、ディレクトリエントリを一度に書き込むことも可能になる。
【００６９】
上記実施例２によれば、ＮＡＮＤメモリ１１の複数ブロック同時書き込み機能を有効に利用し、入力されたデータの複数コピーを容易に持つことが可能になる。終夜運転のサーバなどでは、データの信頼性が重視されているので、本発明を適用して記録媒体にデータを書き込むことによって、データの信頼性を容易に向上させることができる。
【実施例３】
【００７０】
以下、図面を参照しながら、本発明の実施例３を説明する。
【００７１】
本発明の実施例３におけるメモリカードの構成は実施例１と同様であるので、図１を参照する。ここでは、その制御方法について説明する。
【００７２】
図５は、本発明の実施例３に係わるメモリ制御装置１３およびそれを用いたメモリカード１２における消去ブロックのページ詳細を示すイメージ図である。図５（ａ）は、実施例３に係わる物理メモリマップ、図５（ｂ）は、消去ブロックごとの書き込み方法を管理する内部テーブル５１である。
【００７３】
図５（ａ）では、複数ブロック同時書き込みのエリア、および通常書き込みのエリアを混在させた場合のＮＡＮＤメモリ１１の物理メモリマップである。ここではメモリマップが２つの領域にわかれているが、これは同一のＮＡＮＤメモリ１１の異なる領域をそれぞれ示したものである。
【００７４】
複数ブロック同時書き込みエリアでは、Ａ−０、Ａ−１、Ａ−２、Ａ−３は１回のライト動作ｗ１で書き込まれる。読み出し時には、これらは、Ａ−０、Ａ−１、Ａ−２、Ａ−３となるようにＲ１、Ｒ２、Ｒ３、Ｒ４の順で読み出される。
【００７５】
一方、通常書き込みエリアでは、複数ブロック同時書き込み機能を利用せず、書き込み時も読み出し時も１ブロックづつ連続して上位から順に書き込み、読み出し処理が行われる。また、マルチストリーム書き込みの場合は、実施例１で説明したように処理が行われる。
【００７６】
複数ブロック同時書き込み、通常書き込み、およびマルチストリーム書き込みは、内部テーブル５１で管理されており、図５（ｂ）に示したように、内部テーブル５１には、各消去ブロック番号に対して、パラレル（複数ブロック同時書き込み）、シリアル（通常書き込み）、マルチ（マルチストリーム書き込み）がデータ配列として設定されている。
【００７７】
データ配列は、その消去ブロックに初めてデータを書き込むときに設定する。複数ブロック同時書き込み（パラレル）を実行するか、通常書き込み（シリアル）を実行するかは、ホスト２０からのアクセス方法によって決定される。
【００７８】
例えば、ホスト２０からのコマンドがシングル書き込みの場合には、入力データが１ページ分であることがわかっているので、通常書き込み（シリアル）を実行する。また、コマンドがマルチ書き込みの場合には、入力データの容量が大容量であると予測して、複数ブロック同時書き込み（パラレル）を実行する。
【００７９】
上記実施例３によれば、実施例１で述べた効果に加え、内部テーブル５１により、消去ブロックごとの書き込み方法を管理するので、異なる書き込みフォーマットが混在した場合でも、問題なくデータ読み出しが可能になる。
【００８０】
上述の実施例３では、内部テーブル５１のデータ配列はその消去ブロックに初めてデータを書き込むときに設定するとしたが、本発明はこれに限られるものではなく、例えば、メモリカード１２の出荷時にあらかじめある程度の領域を分けておいても良い。
【００８１】
また、上述の実施例３では、書き込み方法（パラレル、シリアル、またはマルチ）は、ホスト２０からのアクセス方法によって決定されるとしたが、本発明はこれに限られるものではなく、例えは、ホスト２０がライトコマンドを発行する前に書き込みモード切替コマンドを発行して、メモリカード１２の書き込みモードを変更するようにしても良い。
【図面の簡単な説明】
【００８２】
【図１】本発明の実施例１に係わるメモリ制御装置およびそれを用いたメモリカードを示す回路ブロック図。
【図２】本発明の実施例１に係わるメモリ制御装置の書き込み動作を示すイメージ図。
【図３】本発明の実施例１に係わるメモリ制御装置のアドレス変換を示すイメージ図。
【図４】本発明の実施例２に係わるメモリ制御装置およびそれを用いたメモリカードにおける消去ブロックのページ詳細を示すイメージ図。
【図５】本発明の実施例３に係わるメモリ制御装置およびそれを用いたメモリカードにおける消去ブロックのページ詳細を示すイメージ図。
【図６】従来のＳＤカードＩ／Ｆにおけるデータ書き込み方法を示すイメージ図。
【符号の説明】
【００８３】
１１  ＮＡＮＤメモリ
１２  メモリカード
１３  メモリ制御装置
１４ａ〜１４ｉ  端子
１５  Ｉ／Ｏ−Ｉ／Ｆ部
１６  ＲＯＭ
１７  ＳＲＡＭ
１８  メモリＩ／Ｆ部
１９  コントローラ
２０  ホスト
２１ａ〜２１ｄ  同時書き込みバッファ
４１、５１  内部テーブル
【図１】
2005196447.tif 000004
【図２】
2005196447.tif 000005
【図３】
2005196447.tif 000006
【図４】
2005196447.tif 000007
【図５】
2005196447.tif 000008
【図６】
2005196447.tif 000009