(57)【要約】  【構成】  電源回路１０は、電源１１０からの交流電圧をＨＤＤ６０に供給される第１直流電圧Ｖ１と、ＣＰＵ７０に供給される第２直流電圧Ｖ２（Ｖ２＜Ｖ１）とに変換する。交流電圧が切断されて第１および第２直流電圧が降下し始めると、電源回路１０は、第１直流電圧に基づいて第３直流電圧Ｖ３（＝Ｖ２）を生成し、第２直流電圧に代えて第３直流電圧をＣＰＵ７０に供給する。    【効果】  交流電圧供給が切断されたときＣＰＵ７０に直流電圧Ｖ２を供給し続ける時間が延長されるので、その間にＣＰＵ７０がバックアップ処理を実行することにより、切断に起因するデータの消失を回避することができる。【選択図】  図１
2005141452.tif 000002
【特許請求の範囲】
【請求項１】
トランスの２次側で発生した第１交流電圧を第１負荷に供給される第１直流電圧に変換する第１変換手段、
前記トランスの２次側で発生した第２交流電圧を第２負荷に供給されるかつ前記第１直流電圧よりも低い第２直流電圧に変換する第２変換手段、および
前記第１直流電圧に基づいて前記第２負荷に供給される第３直流電圧を生成する生成手段を備え、
前記第２負荷は前記トランスの１次側への電圧の供給が停止されたときデータのバックアップ処理を行うプロセッサを含む、データ処理装置。
【請求項２】
前記トランスの１次側に供給される電圧に基づいて発光する発光素子、および
前記第２直流電圧に基づく電流を前記発光素子の発光状態に応じて導通／非導通させるスイッチング素子をさらに備え、
前記プロセッサは前記スイッチング素子の端子電圧に基づいて前記トランスの１次側への電圧の供給が停止されたか否かを判別する、請求項１記載のデータ処理装置。
【請求項３】
前記プロセッサは、起動処理の後に前記生成手段を不能化し、前記トランスの１次側への電圧の供給が停止されたとき前記生成手段を能動化する、請求項１または２記載のデータ処理装置。
【請求項４】
前記第３直流電圧は前記第２直流電圧よりも低い、請求項１または２記載のデータ処理装置。
【請求項５】
前記第１変換手段は前記第１負荷への出力電流を安定させる第１レギュレータ手段を含み、
前記第２変換手段は前記第２負荷への出力電流を安定させる第２レギュレータ手段を含み、
前記生成手段は前記第２負荷への出力電流を安定させる第３レギュレータ手段を含む、請求項１ないし４のいずれかに記載のデータ処理装置。
【請求項６】
前記トランスの１次側に供給される電圧を商用電源に基づいて生成するようにした、請求項１ないし５のいずれかに記載のデータ処理装置。
【請求項７】
請求項１ないし６のいずれかに記載のデータ処理装置を備える、ディスク装置。
【請求項８】
トランスの２次側で発生した第１交流電圧を第１負荷に供給される第１直流電圧に変換する第１変換手段、
前記トランスの２次側で発生した第２交流電圧を第２負荷に供給されるかつ前記第１直流電圧よりも低い第２直流電圧に変換する第２変換手段、および
前記第１直流電圧に基づいて前記第２負荷に供給される第３直流電圧を生成する生成手段を備え、
前記第２負荷はデータ処理を行うプロセッサを含む、データ処理装置。
【請求項９】
前記プロセッサは起動処理の後に前記生成手段を不能化する、請求項８記載のデータ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、データ処理装置に関し、特にたとえば、主回路と、主回路を制御する制御回路と、主回路および制御回路の各々に直流電圧を供給する電源回路とを備えるデータ処理装置に関する。
【背景技術】
【０００２】
従来この種のデータ処理装置では、電源回路が電源から交流電圧の供給を受け、供給された交流電圧を主回路への直流電圧と、制御回路への直流電圧とに変換する。主回路への直流電圧と制御回路への直流電圧とは、それぞれの回路の動作電圧に応じて設定される。一般には、制御回路への直流電圧は、主回路へのそれよりも低い。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、データ処理装置の動作中にデータ処理装置への交流電圧の供給が不意に切断されるときがある。交流電圧供給が切断されると、切断から所定時間が経過した後、主回路への直流電圧および制御回路への直流電圧が降下する。電圧降下のタイミングが遅れるのは、電源回路内のインダクタンスやキャパシタに電力が蓄えられており、蓄えられた電力に基づく直流電圧が出力されるためである。
【０００４】
従来のデータ処理装置では、制御回路への直流電圧が降下して動作電圧を下回ると、その時点で制御回路が停止し、処理中のデータや保持すべき設定値などが失われる。その結果、切断が解消されても、切断前に行っていた動作を再開することができない。
【０００５】
それゆえに、この発明の主たる目的は、交流電圧の切断に起因するデータの消失を回避することができる、データ処理装置を提供することである。
【課題を解決するための手段】
【０００６】
請求項１の発明は、トランスの２次側で発生した第１交流電圧を第１負荷に供給される第１直流電圧に変換する第１変換手段、トランスの２次側で発生した第２交流電圧を第２負荷に供給されるかつ第１直流電圧よりも低い第２直流電圧に変換する第２変換手段、および第１直流電圧に基づいて第２負荷に供給される第３直流電圧を生成する生成手段を備え、第２負荷はトランスの１次側への電圧の供給が停止されたときデータのバックアップ処理を行うプロセッサを含む、データ処理装置である。
【０００７】
請求項１の発明では、トランスの２次側で発生した第１交流電圧は、第１負荷に供給される第１直流電圧に変換される。トランスの２次側で発生した第２交流電圧は、第２負荷に供給されるかつ第１直流電圧よりも低い第２直流電圧に変換される。さらに、変換して得られた第１直流電圧に基づいて、第２負荷に供給される第３直流電圧が生成される。第２負荷にはプロセッサが含まれ、トランスの１次側への電圧の供給が停止されたときプロセッサによってデータのバックアップ処理が行われる。
【０００８】
動作中にトランスの１次側への電圧の供給が切断されると、第１および第２直流電圧が降下を開始する。第２直流電圧が降下し始めると、第２負荷へは第２直流電圧に代えて第３直流電圧が供給される。第３直流電圧は、第１直流電圧が第２直流電圧付近に降下するまで維持され、以降、第1直流電圧と共に降下する。これにより、供給切断後第２負荷に直流電圧を供給し続ける時間が延長されるので、その間にデータのバックアップ処理を行うことができる。
【０００９】
なお、切断が解消されると、第１〜第３直流電圧が上昇を開始する。その際、第１負荷の状態によっては第２直流電圧が一息に切断前の値まで上昇せず、途中でいったん上昇が止まる場合がある。この場合、第２直流電圧が切断前の値に戻るまでの期間、第２負荷には第３直流電圧が供給されることとなる。これにより、切断解消時、プロセッサに必要な直流電圧が供給開始されるタイミングが早まり、プロセッサがいち早く動作を再開することができる。
【００１０】
請求項２の発明は、請求項１記載のデータ処理装置において、トランスの１次側に供給される電圧に基づいて発光する発光素子、および第２直流電圧に基づく電流を発光素子の発光状態に応じて導通／非導通させるスイッチング素子をさらに備え、プロセッサはスイッチング素子の端子電圧に基づいてトランスの１次側への電圧の供給が停止されたか否かを判別する。
【００１１】
請求項２の発明では、トランスの１次側に供給される電圧に基づいて発光素子が発光し、発光素子の発光状態に応じてスイッチング素子が第２直流電圧に基づく電流を導通／非導通させる。プロセッサは、スイッチング素子の端子電圧に基づいてトランスの１次側への電圧の供給が停止されたか否かを判別する。これにより、トランスの１次側への電圧の供給が停止されたか否かを簡単に判別することができる。
【００１２】
請求項３の発明は、請求項１または２記載のデータ処理装置において、プロセッサは、起動処理の後に生成手段を不能化し、トランスの１次側への電圧の供給が停止されたとき生成手段を能動化する。
【００１３】
請求項３の発明によれば、第３直流電圧の生成タイミングをプロセッサが制御するので、第３直流電圧を第２負荷へ的確に供給することができる。
【００１４】
請求項４の発明は、請求項１または２記載のデータ処理装置において、第３直流電圧は第２直流電圧よりも低い。
【００１５】
請求項４の発明によれば、第３直流電圧の生成タイミングをプロセッサが制御しなくても、第３直流電圧を第２負荷へ的確に供給することができる。
【００１６】
請求項５の発明は、請求項１ないし４のいずれかに記載のデータ処理装置において、第１変換手段は第１負荷への出力電流を安定させる第１レギュレータ手段を含み、第２変換手段は第２負荷への出力電流を安定させる第２レギュレータ手段を含み、生成手段は第２負荷への出力電流を安定させる第３レギュレータ手段を含む。
【００１７】
請求項６の発明は、請求項１ないし４のいずれかに記載のデータ処理装置において、トランスの１次側に供給される電圧を商用電源に基づいて生成するようにしている。
【００１８】
請求項７の発明は、請求項１ないし６のいずれか記載のデータ処理装置を備える、ディスク装置である。
【００１９】
請求項８の発明は、トランスの２次側で発生した第１交流電圧を第１負荷に供給される第１直流電圧に変換する第１変換手段、トランスの２次側で発生した第２交流電圧を第２負荷に供給されるかつ第１直流電圧よりも低い第２直流電圧に変換する第２変換手段、および第１直流電圧に基づいて第２負荷に供給される第３直流電圧を生成する生成手段を備え、第２負荷はデータ処理を行うプロセッサを含む、データ処理装置である。
【００２０】
請求項８の発明では、トランスの２次側で発生した第１交流電圧は、第１負荷に供給される第１直流電圧に変換される。トランスの２次側で発生した第２交流電圧は、第２負荷に供給されるかつ第１直流電圧よりも低い第２直流電圧に変換される。さらに、変換して得られた第１直流電圧に基づいて、第２負荷に供給される第３直流電圧が生成される。第２負荷には、データを処理するプロセッサが含まれる。
【００２１】
トランスの１次側への電圧の供給が開始されると、第１および第２直流電圧が上昇を開始する。その際、第１負荷の状態によっては第２直流電圧が一息に所望値まで上昇せず、途中でいったん上昇が止まる場合がある。この場合、第２直流電圧が所望値に達するまでの期間、第２負荷には第３直流電圧が供給されることとなる。これにより、トランスの１次側への電圧の供給が開始されたとき、プロセッサに必要な直流電圧が供給開始されるタイミングが早まり、プロセッサがいち早く動作を開始することができる。
【００２２】
請求項９の発明は、請求項８記載のデータ処理装置において、プロセッサは起動処理の後に生成手段を不能化する。
【００２３】
請求項９の発明によれば、生成手段での無駄な電力損失およびその結果生じる発熱を減らすことができる。
【発明の効果】
【００２４】
この発明によれば、交流電圧供給が切断されたとき制御回路に直流電圧を供給し続ける時間が延長されるので、その間に制御回路が必要なバックアップ処理を実行することにより、交流電圧の切断に起因するデータの消失を回避することができる。また、切断が解消されたとき制御回路に必要な直流電圧が供給開始されるタイミングが早まるので、制御回路がいち早く制御動作を再開することができる。
【００２５】
この発明の上述のような目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【発明を実施するための最良の形態】
【００２６】
図１を参照して、この発明の一実施例であるハードディスクレコーダ１００は、電源回路１０と、ハードディスクドライブ（ＨＤＤ）６０と、ＣＰＵ７０と、メモリ８０と、バッテリ８２とを備えている。電源回路１０へは電源１１０からの交流電圧が入力され、電源回路１０は、入力された交流電圧をＨＤＤ６０への第１直流電圧と、ＣＰＵ７０への第２直流電圧とに変換する。変換して得られた第１直流電圧は、端子ａからＨＤＤ６０に出力され、第２直流電圧は、端子ｂからＣＰＵ７０に出力される。なお、電源１１０は、典型的には商用電源である。
【００２７】
ＨＤＤ６０は、電源回路１０からの第１直流電流により起動され、外部から入力される映像信号や音声信号をハードディスク(図示せず)に記録する。ＣＰＵ７０は、電源回路１０からの第２直流電流により起動され、ＨＤＤ６０を制御する。
【００２８】
電源回路１０はまた、電源１１０からの交流電圧の低下を検出し、検出結果を示す検出信号を生成する。生成された検出信号は、端子ｃからＣＰＵ７０に出力される。ＣＰＵ７０は、電源回路１０からの検出信号に基づいてバックアップ処理を実行する。
【００２９】
ＣＰＵ７０はまた、電源回路１０からの検出信号をもとにコントロール信号を生成する。生成されたコントロール信号は、端子ｄを通じて電源回路１０に入力される。電源回路１０は、ＣＰＵ７０からのコントロール信号に応じ、第１直流電圧から第３直流電圧を生成し、生成された第３直流電圧を端子ｂからＣＰＵ７０に出力する。この第３直流電圧が電源電圧低下時にＣＰＵ７０の動作停止時期を遅らせるので、ＣＰＵ７０は必要なバックアップ処理を実行することができる。
【００３０】
バッテリ８２は、電源回路１０からの電力供給が止まったとき、ＣＰＵ７０が内蔵時計の制御や起動のための信号確認など最小限の処理を行えるだけの電力をＣＰＵ７０に供給する。制御や演算といった通常動作を停止して最小限の処理だけを行うモードをスリープモードという。つまり、この実施例でいう“動作停止”は通常動作の停止を意味しており、ＣＰＵ７０は、“動作停止”後もバッテリ８２からの電力によってスリープモードを維持することができる。
【００３１】
なお、メモリ８０にはバックアップ時に必要となるデータが保存される。また、メモリ８０に必要なプログラムを格納しておくことも可能である。ＣＰＵ７０は、メモリ８０または図示しない別のメモリに格納されたプログラムに従い、上記のＨＤＤ制御やコントロール信号生成、バックアップ処理などを実行する。
【００３２】
電源回路１０の構成例が図２に示されている。図２を参照して、トランス１２を構成する1次インダクタンスＮ１の一方端が全波整流回路２８を介して交流電源１１０に接続される。1次インダクタンスＮ１の一方端はまた、キャパシタＣ１を介して１次側基準電位面(図示せず)に接続される。
【００３３】
1次インダクタンスＮ１の他方端は、発振回路２６を介して１次側基準電位面に接続される。発振回路２６には、1次インダクタンスＮ１の他方端を１次側基準電位面に接続するための回路が含まれる。発振回路２６は、起動抵抗Ｒ１を介して1次インダクタンスＮ１の一方端に接続される。
【００３４】
トランス１２を構成する２次インダクタンスＮ２の一方端は整流回路１４およびレギュレータ１８を介して端子ａと接続され、他方端は２次側基準電位面に接続される。トランス１２を構成する２次インダクタンスＮ３の一方端は整流回路１６およびレギュレータ２０を介して端子ｂと接続され、他方端は２次側基準電位面に接続される。整流回路１４の出力側と端子ｂとの間には、補助レギュレータ２２が介挿される。
【００３５】
トランス１２を構成する帰還インダクタンスＮ４の一方端は整流回路３２の入力側と接続され、他方端は1次側基準電位面に接続される。整流回路３２の出力側は、フォトカプラ３４を構成するフォトダイオードＰＤのアノードに抵抗Ｒ２を介して接続される。整流回路３２から出力される直流電流の一部は、発振回路２６に与えられる。
【００３６】
フォトダイオードＰＤのカソードは、トランジスタＴ１のコレクタと接続される。トランジスタＴ１のベースは、抵抗Ｒ４および全波整流回路３０を介して電源１１０に接続され、かつ抵抗Ｒ５を介して1次側基準電位面に接続される。全波整流回路３０と1次側基準電位面との間には、キャパシタＣ２が介挿される。
【００３７】
フォトカプラ３４を構成するフォトトランジスタＰＴのコレクタは抵抗Ｒ３を介して整流回路１６の出力側に、エミッタは２次側基準電位面にそれぞれ接続される。フォトトランジスタＰＴのコレクタ電圧は、検出信号として端子ｃから出力される。
【００３８】
レギュレータ１８の構成例が図３に示されている。レギュレータ２０も同様の構成を有する。図３を参照して、レギュレータ１８では、入力側の端子ｇにトランジスタＴ２のコレクタが、出力側の端子ａにトランジスタＴ２のエミッタがそれぞれ接続される。トランジスタＴ２のベースはツェナーダイオードＺＤ１のカソードと接続され、ツェナーダイオードＺＤ１のアノードはアースと接続される。端子ｇとトランジスタＴ２のベースとの間には抵抗Ｒ６が、トランジスタＴ２のベースとアースとの間にはキャパシタＣ３が、それぞれ介挿される。
【００３９】
上記のように構成されたレギュレータ１８では、トランジスタＴ２のベース電位がツェナーダイオードＺＤ１により一定に保たれることにより、端子ａの電位が一定に保たれる。なお、図３のような三端子型に限らず、例えばスイッチング制御回路を含むチョッパ型のレギュレータを用いてもよい。
【００４０】
補助レギュレータ２２の構成例が図４に示されている。図４を参照して、この補助レギュレータ２２では、入力側の端子ｇにトランジスタＴ３のコレクタが、出力側の端子ｂにトランジスタＴ３のエミッタがそれぞれ接続される。トランジスタＴ３のベースはツェナーダイオードＺＤ２のカソードと接続され、ツェナーダイオードＺＤ２のアノードはアースと接続される。トランジスタＴ３のベースは、抵抗Ｒ７を介して端子ｇと接続され、トランジスタＴ３のベースとアースとの間にはキャパシタＣ４が介挿される。
【００４１】
一方、コントロール信号入力用の端子ｄには、抵抗Ｒ９を介してトランジスタＴ４のベースが接続される。トランジスタＴ４のベースはまた、抵抗Ｒ１０を介してアースと接続される。トランジスタＴ４のコレクタは、抵抗Ｒ８を介してトランジスタＴ３のベースと接続される。トランジスタＴ４のエミッタはアースと接続される。
【００４２】
すなわち、補助レギュレータ２２は、図３に示されるレギュレータ１８の要素（Ｔ２，ＺＤ１，Ｃ３およびＲ６）と同様の要素(Ｔ３，ＺＤ２，Ｃ４およびＲ７)に、トランジスタＴ４および抵抗Ｒ８〜Ｒ１０が追加された構成を有する。追加された構成要素は、端子ｄから入力されるコントロール信号に応じてトランジスタＴ３をオン／オフさせるスイッチの働きをする。
【００４３】
具体的には、端子ｄに“Ｌ”が印加されているときトランジスタＴ４はオフ状態にあるので、トランジスタＴ３のベースに抵抗Ｒ７を通じてバイアス電圧が印加される。従って、トランジスタＴ３はオン状態にあり、端子ｂから電流が出力される。その際、端子ｂの電位は一定に保たれる。
【００４４】
端子ｄに“Ｈ”が印加されるとトランジスタＴ４がオン状態となり、その結果トランジスタＴ３のベース電位が低下してトランジスタＴ３もオフ状態となるので、端子ｂから電流は出力されない。
【００４５】
以上のように構成された電源回路１０では、電源１１０による交流電力供給が開始されると、全波整流回路２８および３０に交流電流がそれぞれ入力される。全波整流回路２８から出力された直流電流は、キャパシタＣ１によって平滑される。電力供給開始直後、平滑された直流電流の一部が抵抗Ｒ１を通じて発振回路２６に与えられ、これにより発振回路２６が起動される。一次インダクタンスＮ１は、発振回路２６によってオン／オフされ、これによって一次インダクタンスＮ１に所定の電圧が誘起される。さらに、二次インダクタンスＮ２およびＮ３ならびに帰還インダクタンスＮ４にも巻数比に応じた電圧がそれぞれ誘起される。
【００４６】
二次インダクタンスＮ２およびＮ３から出力される交流電流は、整流回路１４および１６によってそれぞれ整流される。整流回路１４から出力された直流電流は、レギュレータ１８および補助レギュレータ２２に入力される。整流回路１６から出力された直流電流は、レギュレータ２０に入力される。レギュレータ１８からは、定電圧に基づく直流電流が端子ａを通じてＨＤＤ６０に出力される。レギュレータ２０からは、定電圧に基づく直流電流が端子ｂを通じてＣＰＵ７０に出力される。
【００４７】
帰還インダクタンスＮ４から出力される交流電流は、整流回路３２によって整流される。インダクタンス整流回路３２の出力電流の一部は発振回路２６に与えられ、これにより発振回路２６の動作が維持される。整流回路１４の出力電流の一部は、フォトカプラ２４を通じて発振回路２６に帰還される。この帰還電流に基づいて発振回路２６が発振周波数を調整し、その結果、整流回路１４の出力が安定化される。
【００４８】
全波整流回路３０によって整流された電流つまり直流電流は、キャパシタＣ２によって平滑される。定常運転時、抵抗Ｒ４およびＲ５には、平滑された直流電流が流れる。これによりトランジスタＴ１のベースに直流電圧が印加され、トランジスタＴ１はオン状態となる。よって、整流回路３２から出力された電流が抵抗Ｒ２，フォトダイオードＰＤおよびトランジスタＴ１を通ってアースへと流れ、フォトダイオードＰＤが発光する。従って定常運転時、フォトトランジスタＰＴはオン状態となり、整流回路１６から出力された電流の一部は、抵抗Ｒ３およびフォトトランジスタＰＴを介してアースに流れ込む。
【００４９】
電源１１０からの電力供給が切断されると、全波整流回路３０から抵抗Ｒ４およびＲ５を通ってアースへと流れていた直流電流が止まり、トランジスタＴ１がオフされる。その結果、フォトダイオードＰＤは消光し、フォトトランジスタＰＴもオフされる。従って、整流回路１６から抵抗Ｒ３およびフォトトランジスタＰＴを通ってアースへと流れていた電流が遮断され、これに伴い、端子ｃからの検出信号がローレベルからハイレベルに変化する。
【００５０】
補助レギュレータ２２からは、定電圧に基づく直流電流が、トランス１２への電力供給が停止された直後の所定期間、およびトランス１２への電力供給が開始された直後の所定期間のみ、端子ｂを通じてＣＰＵ７０に出力される。補助レギュレータ２２へは、この出力切り換えを行うためのコントロール信号が端子ｄを通じてＣＰＵ７０により与えられる。
【００５１】
電源回路１０への電力供給状態，トランジスタＴ１およびフォトトランジスタＰＤの動作状態，端子ｃから出力される検出信号ならびにＣＰＵ７０から出力されるコントロール信号の関係が図５に示されている。図５を参照して、電源回路１０への電力供給が行われていない運転停止時、トランジスタＴ１およびフォトトランジスタＰＴはどちらもオフ状態にあり、検出信号はローレベル（Ｌ）を示す。ＣＰＵ７０は動作しておらず、コントロール信号はローレベルを示すとみなされる。
【００５２】
電源回路１０への電力供給が開始されるとトランジスタＴ１はオンされ、それに伴いフォトトランジスタＰＴもオンされる。検出信号はローレベルを示したままである。整流回路１６の出力がＣＰＵ７０の動作電圧に達するとＣＰＵ７０が起動し、ＣＰＵ７０からコントロール信号が出力され始める。コントロール信号の初期値はハイレベルに設定されている。
【００５３】
電源回路１０への電力供給が安定的に行われている定常運転時、トランジスタＴ１はオン状態、フォトトランジスタＰＴもオン状態にある。このとき検出信号はローレベルに、コントロール信号はハイレベルにそれぞれ維持される。
【００５４】
電源回路１０への電力供給が停止されると、トランジスタＴ１はオフされ、それに伴いフォトトランジスタＰＴもオフされる。その結果、検出信号が速やかにハイレベル（Ｈ）へと変化する。検出信号の変化を受けてコントロール信号の値がローレベルに変化し、これにより補助レギュレータ２２が起動する。また、検出信号の変化を受けてＣＰＵ７０によるバックアップ処理が行われる。
【００５５】
バックアップ処理が終了するとＣＰＵ７０はスリープモードに移行し、通常動作を停止する。このとき、コントロール信号はローレベルに維持される。その後、端子ｂの電圧は降下を開始する。スリープモードでは、内蔵時計の制御および起動のための信号確認(例えば電源電圧の監視)等の最低限の動作のみが行われる。端子ｂの電圧が予め決められた値を下回ると、バッテリ８２からＣＰＵ７０に最小限の電力が供給され、これによりＣＰＵ７０はスリープモードを維持する。
【００５６】
具体的には、ＣＰＵ７０は、図６に示されるフロー図を処理する。図６を参照して、電源回路１０の端子ｂの電位が所定値に達するとＣＰＵ７０が起動され、ステップＳ１でＣＰＵ７０は、初期処理を実行する。初期処理には、例えばメモリ８０内の作業領域の初期化したり、保存されているデータや設定値などを読み込んだりする処理が含まれる。
【００５７】
ステップＳ３でＣＰＵ７０は、コントロール信号の値を“Ｈ”に設定し、このハイレベルを示すコントロール信号を電源回路１０の端子ｄに出力する。ステップＳ５では、電源回路１０の端子ｃから出力される検出信号がハイレベルか否か、すなわち閾値以上か否かを判定する。この判定結果が肯定的であればステップＳ７に進み、そうでなければ待機する。
【００５８】
ステップＳ７でＣＰＵ７０は、コントロール信号の値を“Ｈ”から“Ｌ”に切り換え、ローレベルを示すコントロール信号を電源回路１０の端子ｄに出力する。その後、ステップＳ９に進む。
【００５９】
ステップＳ９でＣＰＵ７０は、バックアップ処理を実行する。バックアップ処理には、例えば録画を停止してＨＤＤ６０のヘッドを所定の位置まで移動させたり、各種のデータや設定値を不揮発領域に退避させたり、書き込み先のファイルをクローズしたりする処理が含まれる。その後、ＣＰＵ７０はスリープモードに移行し、通常動作を停止する。
【００６０】
交流電圧供給開始時における電源回路１０内の各点の電位の変化が図７に示されている。図７を参照して、電源回路１０への交流電流の供給が開始されると、レギュレータ１８および２０ならびに補助レギュレータ２２が出力を開始し、ｇ点，ｅ点およびｆ点の電位が上昇し始める。ｇ点の電位は速やかにＶ１まで上昇する。
【００６１】
一方、ｅ点の電位は、いったんＶ２よりも低いＶ２ａまで上昇し、Ｖ２ａのまま所定時間維持された後再び上昇を始め、Ｖ２に達する。ｆ点の電位は速やかＶ２まで上昇する。ここでＶ２は、ＣＰＵ７０の動作電圧を示す。電位がＶ２に到達する時刻は、ｆ点ではｔ１，ｅ点ではｔ２（ただしｔ１＜ｔ２）である。なお、ｅ点の電位が速やかにＶ２まで上昇しないのは、電力供給開始直後には制御系(ＣＰＵ７０など)がまだ起動していないため、ａ点から電力供給を受けかつ制御系によって制御される主回路部分（ＨＤＤ６０など）が動作しておらず、この主回路部分の負荷が軽いことによる。制御系が起動しても、ＨＤＤ６０のモータの回転数が上昇して主回路部分の負荷が十分重くなるまでには一定の時間がかかる。
【００６２】
時刻ｔ１にＣＰＵ７０が動作を開始し、動作開始から所定時間が経過した後、ＣＰＵ７０からハイレベルを示すコントロール信号が出力される。これによりレギュレータ２２が出力を停止する。補助レギュレータ２２の出力停止に伴い、ｆ点の電位が降下する。
【００６３】
交流電圧供給停止時における電源回路１０内の各点の電位の変化が図８に示されている。図８を参照して、電源回路１０への交流電流の供給が停止されるとコントロール信号が“Ｈ”から“Ｌ”へと変化し、補助レギュレータ２２が動作を開始する。これによってｆ点の電位が上昇し始める。ｇ点およびｅ点の電位は、交流電流の供給が停止されても所定期間Ｖ１およびＶ２のまま維持され、時刻ｔ３に降下を開始する。
【００６４】
ｆ点の電位は、ｅ点の電位Ｖ２と同じ値まで速やかに上昇する。そして、時刻ｔ３を過ぎてもその値が維持され、時刻ｔ４に降下し始める。時刻ｔ４は、ｇ点の電位が降下してｅ点の電位と概ね等しくなる時刻である。
【００６５】
図７および８からわかるように、補助レギュレータ２２を設けたことによって、ｅ点の電位が時間（ｔ２−ｔ１）だけ早く動作電圧Ｖ２まで上昇するので、ＣＰＵ７０は、いち早く制御処理を開始することができる。また、電源切断時、ＣＰＵ７０への供給電圧をＶ２に維持できる時間が（ｔ４−ｔ３）だけ延長されるので、ＣＰＵ７０は、この延長時間を利用してバックアップ処理を行うことができる。
【００６６】
なお、この実施例では、補助レギュレータ２２内のトランジスタＴ４にコントロール信号を与えて補助レギュレータ２２の出力をオン／オフするＯＲ回路を採用しているが、レギュレータ１８および２０や補助レギュレータ２２の構成によっては動作停止時にコントロール信号が“Ｌ”となってしまい、この実施例のようなトランジスタによるＯＲ回路を採用できない場合がある。その場合には、例えばレギュレータ２０および補助レギュレータ２２の各々の後段、すなわち図２のｅ点およびｆ点の位置にダイオードをそれぞれ設け、これら２つのダイオードでＯＲ回路を構成することができる。
【００６７】
以上の説明から明らかなように、この実施例の電源回路１０では、電源１１０からの交流電圧が、ＨＤＤ６０に供給される第１直流電圧（＝Ｖ１）と、ＣＰＵ７０に供給される第２直流電圧（＝Ｖ２；ただしＶ２＜Ｖ１）とに変換される。さらに、第１直流電圧に基づいてＣＰＵ７０に供給される第３直流電圧（＝Ｖ２）が生成される。
【００６８】
交流電圧が切断されると、第１および第２直流電圧が降下を開始する。第２直流電圧が降下し始めると、ＣＰＵ７０へは第２直流電圧に代えて第３直流電圧が供給開始される。この第３直流電圧は、第１直流電圧が第２直流電圧付近に降下するまで維持され、以降、第1直流電圧と共に降下する。これにより、交流電源切断時にＣＰＵ７０に直流電圧を供給し続ける時間が延長される。
【００６９】
交流電圧の切断が解消されると、第１〜第３直流電圧が上昇を開始する。第１および第３直流電圧は、速やかに切断前の値まで上昇する。一方、第２直流電圧は、途中(＝Ｖ２ａ；Ｖ２ａ＜Ｖ２）でいったん上昇が止まり、その後再び上昇して切断前の値に達する。よって、第２直流電圧が切断前の値に達するまでの期間、ＣＰＵ７０には第３直流電圧が供給されることとなる。これにより、切断解消時、ＣＰＵ７０に動作可能な直流電圧が供給開始されるタイミングが早まる。
【００７０】
ＣＰＵ７０は、交流電圧が降下したときバックアップ処理を行う。交流電源切断時の直流電圧供給期間が延長されたので、余裕を持ってバックアップ処理を実行することができる。また、切断が解消されたとき、より早いタイミングでＣＰＵ７０Ａに直流電圧が供給され始めるので、ＣＰＵ７０は、いち早く制御を再開することができる。
【００７１】
また、この実施例では、ＣＰＵ７０によって交流電圧が閾値以上か否かの判定が行われ、判定結果を示すコントロール信号が電源回路１０に通知される。電源回路１０は、交流電圧が閾値以上のとき第３直流電圧の生成を開始させ、交流電圧が閾値を下回ったとき第３直流電圧の生成を停止させる。これにより、交流電圧供給切断時だけＣＰＵ７０に第３直流電圧が供給される。
【００７２】
以下、この発明の他の実施例を説明する。他の実施例は、前述の実施例のハードディスクレコーダにおいて、補助レギュレータ２２の構成が異なるだけである。従って、他の実施例にも図１〜図３および図５〜図８を援用することができる。
【００７３】
他の実施例の補助レギュレータ２２の構成が図９に示されている。図９を参照して、他の実施例の補助レギュレータ２２では、入力側の端子ｇにトランジスタＴ３のコレクタが、出力側の端子ｂにトランジスタＴ３のエミッタがそれぞれ接続される。トランジスタＴ３のベースはツェナーダイオードＺＤ２のカソードと接続され、ツェナーダイオードＺＤ２のアノードはアースと接続される。トランジスタＴ３のベースは、抵抗Ｒ７を介してトランジスタＴ５のコレクタと接続され、トランジスタＴ３のベースとアースとの間にはキャパシタＣ４が介挿される。
【００７４】
一方、コントロール信号入力用の端子ｄには、抵抗Ｒ９を介してトランジスタＴ５のベースが接続され、トランジスタＴ５のベースは、抵抗Ｒ１０を介して端子ｇと接続される。トランジスタＴ５のエミッタは、トランジスタＴ３のコレクタおよび端子ｇとそれぞれ接続される。
【００７５】
図９に示される補助レギュレータ２２では、端子ｄに“Ｌ”が印加されているときトランジスタＴ５はオン状態にある。そのためトランジスタＴ３のベースに抵抗Ｒ７を通じてバイアス電圧が印加されており、トランジスタＴ３もオン状態にある。従って、端子ｂから電流が出力される。
【００７６】
一方、端子ｄに“Ｈ”が印加されているときトランジスタＴ４はオフ状態にある。そのためトランジスタＴ３のベースにはバイアス電圧が印加されておらず、トランジスタＴ３もオフ状態にある。よって、端子ｂから電流は出力されない。
【００７７】
つまり、図９に示される補助レギュレータ２２は、図４のそれと同様の動作をする。従って、他の実施例でも前述の実施例と同じ効果が得られる。
【００７８】
以下、この発明のその他の実施例を説明する。この実施例は、図１実施例において、補助レギュレータ２２のオン／オフをＣＰＵ７０のコントロールなしで行うようにしたものである。この実施例のハードディスクレコーダの構成が図１０に示されている。図１０を参照して、図１実施例のハードディスクレコーダ１００ではＣＰＵ７０から電源回路１０に向けてコントロール信号が出力されたが、この実施例のハードディスクレコーダ１００Ａではコントロール信号の出力が省略される。従って、ＣＰＵ７０Ａは、単にＨＤＤ６０の制御を行う。また、ＣＰＵ７０Ａは、電源回路１０Ａから端子ｂを通じて入力される電源電圧がＶＬ〜ＶＨ（ただしＶＬ＜ＶＨ）の範囲内にあるとき正常に動作する。これらの点以外は図１実施例と同様であり、説明を省略する。
【００７９】
電源回路１０Ａの構成が図１１に示されている。図１１を図２と比較しながら参照して、電源回路１０Ａは、電源回路１０において、補助レギュレータ２２を補助レギュレータ２２Ａに置き換えたものである。この点以外は、電源回路１０と同様に構成される。
【００８０】
補助レギュレータ２２Ａの構成例が図１２に示されている。図１２を図４と比較しながら参照して、補助レギュレータ２２Ａは、補助レギュレータ２２において、スイッチングを行うための要素すなわちトランジスタＴ４ならびに抵抗Ｒ８〜Ｒ１０が削除されている。従って、補助レギュレータ２２Ａは、レギュレータ１８および２０(図３参照)と同様の構成を有する。また、レギュレータ２０の出力電圧(ｅ点の電位)をＶ２、補助レギュレータ２２Ａの出力電圧(ｆ点の電位)をＶ３と表記するとき、電源回路１０Ａでは、Ｖ２，Ｖ３が共にＶＬ〜ＶＨの範囲内にあり、かつＶ２がＶ３よりも高くなるように、例えば二次インダクタンスＮ２およびＮ３の巻数や抵抗Ｒ６およびＲ７の値などが設定されている。
【００８１】
以上のように構成された電源回路１０Ａでは、電源１１０による交流電力供給が開始されると、全波整流回路２８および３０に交流電流がそれぞれ入力される。全波整流回路２８から出力された直流電流は、キャパシタＣ１によって平滑される。電力供給開始直後、平滑された直流電流の一部が抵抗Ｒ１を通じて発振回路２６に与えられ、これにより発振回路２６が起動される。一次インダクタンスＮ１は、発振回路２６によってオン／オフされ、これによって一次インダクタンスＮ１に所定の電圧が誘起される。さらに、二次インダクタンスＮ２およびＮ３ならびに帰還インダクタンスＮ４にも巻数比に応じた電圧がそれぞれ誘起される。
【００８２】
二次インダクタンスＮ２およびＮ３から出力される交流電流は、整流回路１４および１６にそれぞれ入力され、整流される。整流回路１４から出力された直流電流は、レギュレータ１８および補助レギュレータ２２Ａに入力される。整流回路１６から出力された直流電流は、レギュレータ２０に入力される。
【００８３】
レギュレータ１８からは、定電圧に基づく直流電流が端子ａを通じてＨＤＤ６０に出力される。レギュレータ２０からは、定電圧に基づく直流電流が端子ｂを通じてＣＰＵ７０Ａに出力される。
【００８４】
帰還インダクタンスＮ４から出力される交流電流は、整流回路３２によって整流される。整流回路３２の出力電流の一部は発振回路２６に与えられ、これにより発振回路２６の動作が維持される。整流回路１４の出力電流の一部は、フォトカプラ２４を通じて発振回路２６に帰還される。この帰還電流に基づいて発振回路２６が発振周波数を調整し、その結果、整流回路１４の出力が安定化される。
【００８５】
全波整流回路３０によって整流された電流つまり直流電流は、キャパシタＣ２によって平滑される。定常運転時、抵抗Ｒ４およびＲ５には、平滑された直流電流が流れる。これによりトランジスタＴ１のベースに直流電圧が印加され、トランジスタＴ１はオン状態となる。よって、整流回路３２から出力された電流が抵抗Ｒ２，フォトダイオードＰＤおよびトランジスタＴ１を通ってアースへと流れ、フォトダイオードＰＤが発光する。従って定常運転時、フォトトランジスタＰＴはオン状態となり、整流回路１６から出力された電流の一部は、抵抗Ｒ３およびフォトトランジスタＰＴを介してアースに流れ込む。
【００８６】
電源１１０からの電力供給が切断されると、全波整流回路３０から抵抗Ｒ４およびＲ５を通ってアースへと流れていた直流電流が止まり、トランジスタＴ１がオフされる。その結果、フォトダイオードＰＤは消光し、フォトトランジスタＰＴもオフされる。従って、整流回路１６から抵抗Ｒ３およびフォトトランジスタＰＴを通ってアースへと流れていた電流が遮断され、これに伴い、端子ｃからの検出信号はローレベルからハイレベルに変化する。
【００８７】
補助レギュレータ２２Ａからは、定電圧に基づく直流電流が、トランス１２への電力供給が停止された直後の所定期間、およびトランス１２への電力供給が開始された直後の所定期間のみ、端子ｂを通じてＣＰＵ７０Ａに出力される。
【００８８】
電源回路１０Ａへの電力供給状態、トランジスタＴ１およびフォトトランジスタＰＴの動作状態ならびに端子ｃから出力される検出信号との関係は、前述の実施例の場合と同様であり、図５に示されている。
【００８９】
電源回路１０Ａへの電力供給が開始されるとトランジスタＴ１はオンされ、それに伴いフォトトランジスタＰＴもオンされる。検出信号はローレベルを示したままである。整流回路１６の出力がＣＰＵ７０Ａの最低動作電圧ＶＬに達するとＣＰＵ７０Ａが起動する。
【００９０】
電源回路１０Ａへの電力供給が安定的に行われている定常運転時、トランジスタＴ１はオン状態、フォトトランジスタＰＴもオン状態にある。このとき検出信号はローレベルに維持される。
【００９１】
電源回路１０Ａへの電力供給が停止されると、トランジスタＴ１はオフされ、それに伴いフォトトランジスタＰＴもオフされる。その結果、検出信号が速やかにハイレベルへと変化する。この検出信号の変化を受けてＣＰＵ７０Ａによるバックアップ処理が行われる。
【００９２】
ハイレベルとなった検出信号は、程なく降下を開始する。端子ｂの電圧は、端子ｃよりも遅れて降下し始める。端子ｂの電圧がＣＰＵ７０Ａの最低動作電圧ＶＬを下回るとＣＰＵ７０Ａは動作を停止する。
【００９３】
具体的には、ＣＰＵ７０Ａは、図１３に示されるフロー図を処理する。図１３を参照して、電源回路１０Ａの端子ｂの電位が最低動作電圧ＶＬに達するとＣＰＵ７０Ａが起動され、ステップＳ２１でＣＰＵ７０Ａは、初期処理を実行する。この初期処理は、図６のステップＳ１のそれと同様のものである。
【００９４】
ステップＳ２３でＣＰＵ７０Ａは、電源回路１０Ａの端子ｃから出力される検出信号がハイレベルか否かを判定する。この判定結果が肯定的であればステップＳ２５に進み、そうでなければ待機する。
【００９５】
ステップＳ２５でＣＰＵ７０Ａは、バックアップ処理を実行する。このバックアップ処理は、図６のステップＳ１３のそれと同様のものである。その後、端子ｂの電位が最低動作電圧ＶＬを下回るとＣＰＵ７０Ａは動作を停止する。
【００９６】
交流電圧供給開始時における電源回路１０Ａ内の各点の電位の変化が図１４に、交流電圧供給停止時における電源回路１０Ａ内の各点の電位の変化が図１５に示されている。図１４を参照して、電源回路１０Ａへの交流電流の供給が開始されると、ｇ点，ｅ点およびｆ点の電位が上昇し始める。ｇ点の電位は速やかにＶ１まで上昇する。ｅ点の電位は、いったんＶ２よりも低いＶ２ａまで上昇し、Ｖ２ａのまま所定時間維持された後再び上昇を始め、Ｖ２に達する。ｆ点の電位は速やかにＶ３まで上昇する。ここでは、ｆ点の電位が上昇中にＣＰＵ７０の最低動作電位ＶＬと等しくなる時刻をｔ１、ｅ点の電位が上昇中にＶＬと等しくなる時刻をｔ２（ただしｔ１＜ｔ２）と表記している。
【００９７】
電力供給開始直後はｆ点の電位の方がｅ点の電位よりも高いため、補助レギュレータ２２Ａからのみ直流電流が出力される。ｅ点の電位が上昇してｆ点の電位よりも高くなると、補助レギュレータ２２Ａからの直流電流は停止され、代わってレギュレータ２０から直流電流が出力され始める。以降の定常運転では、レギュレータ２０からのみ直流電流が出力される。
【００９８】
図１５を参照して、電源回路１０Ａへの電力供給が停止されると、先にｅ点の電位が降下を開始し、それから所定時間が経過した後、ｆ点の電位が降下し始める。なお、ｆ点の電位が降下を開始する時刻は、ｅ点と同時に降下を始めたｇ点の電位が、ｆ点の電位と概ね等しくなる時刻である。ここでは、ｅ点の電位が降下中に最低動作電位ＶＬと等しくなる時刻をｔ３、ｆ点の電位が降下中にＶＬと等しくなる時刻をｔ４と表記している。
【００９９】
ｅ点の電位がｆ点の電位を下回った時点でレギュレータ２０からの直流電流の出力は停止され、代わって補助レギュレータ２２Ａから直流電流が出力され始める。以降、ｆ点の電位が降下してアース電位に達するまでの期間、補助レギュレータ２２Ａからのみ直流電流が出力される。  
【０１００】
図１４および１５からわかるように、補助レギュレータ２２Ａを設けたことによって、ｅ点の電位が時間（ｔ２−ｔ１）だけ早く最低動作電圧ＶＬまで上昇するので、ＣＰＵ７０Ａは、いち早く制御処理を開始することができる。また、電源切断時、ＣＰＵ７０Ａへの供給電圧をＶＬ以上に維持できる時間が（ｔ４−ｔ３）だけ延長されるので、ＣＰＵ７０は、この延長時間を利用してバックアップ処理を行うことができる。
【０１０１】
以上の説明から明らかなように、この別の実施例の電源回路１０Ａでは、前述の実施例の電源回路１０と同様の効果が得られる。また、定常運転時の第３直流電圧を第２直流電圧よりも低く設定したので、電源回路１０の場合とは異なりＣＰＵ７０Ａが第３直流電圧の生成を開始／停止させるコントロールを行わないにも拘らず、交流電圧供給切断時だけＣＰＵ７０Ａに第３直流電圧が供給される。
【０１０２】
なお、電源回路１０および１０Ａは、商用交流電源に接続され、かつプロセッサの制御によりデータを処理するデータ処理装置に適する。この種の機器としては、一実施例として説明したハードディスクレコーダのほか、例えばディジタルビデオカメラやデスクトップ型のパソコン、各種の情報端末や情報家電などが挙げられる。
【図面の簡単な説明】
【０１０３】
【図１】この発明の一実施例であるハードディスクレコーダの構成を示すブロック図である。
【図２】電源回路の構成例を示すブロック図である。
【図３】レギュレータの構成例を示す回路図である。
【図４】補助レギュレータの構成例を示す回路図である。
【図５】電源回路への電力供給状態と、トランジスタの動作状態，検出信号値およびコントロール信号値との関係を示す図解図である。
【図６】ＣＰＵが行う処理を示すフロー図である。
【図７】交流電圧供給開始時における電源回路内の各点の電位の変化を示すグラフ図である。
【図８】交流電圧供給停止時における電源回路内の各点の電位の変化を示すグラフ図である。
【図９】この発明の他の実施例で用いられる補助レギュレータの構成例を示す回路図である。
【図１０】この発明の別の実施例であるハードディスクレコーダの構成を示すブロック図である。
【図１１】別の実施例で用いられる電源回路の構成例を示すブロック図である。
【図１２】別の実施例で用いられる補助レギュレータの構成例を示す回路図である。
【図１３】別の実施例でＣＰＵが行う処理を示すフロー図である。
【図１４】別の実施例で交流電圧供給開始時における電源回路内の各点の電位の変化を示すグラフ図である。
【図１５】別の実施例で交流電圧供給停止時における電源回路内の各点の電位の変化を示すグラフ図である。
【符号の説明】
【０１０４】
１０，１０Ａ…電源回路
１２…トランス
１４，１６…整流回路
１８，２０…レギュレータ
２２，２２Ａ…補助レギュレータ
６０…ハードディスクドライブ（ＨＤＤ）
７０，７０Ａ…ＣＰＵ
８０…メモリ
１００，１００Ａ…ハードディスクレコーダ
１１０…交流電源
【図１】
2005141452.tif 000003
【図２】
2005141452.tif 000004
【図３】
2005141452.tif 000005
【図４】
2005141452.tif 000006
【図５】
2005141452.tif 000007
【図６】
2005141452.tif 000008
【図７】
2005141452.tif 000009
【図８】
2005141452.tif 000010
【図９】
2005141452.tif 000011
【図１０】
2005141452.tif 000012
【図１１】
2005141452.tif 000013
【図１２】
2005141452.tif 000014
【図１３】
2005141452.tif 000015
【図１４】
2005141452.tif 000016
【図１５】
2005141452.tif 000017