(57)【要約】  【課題】  金属酸化物からなる容量絶縁膜の下地層となる下部電極との間の界面層の表面状態を安定化し且つ界面層の厚さを制御可能とし、また、金属酸化物からなる容量絶縁膜に低温で酸素補給を確実に行なえるようにする。  【解決手段】  多結晶シリコンからなり表面が粗面化された下部電極１９を、酸素プラズマ６１にさらすことにより、下部電極１９の表面にシリコン酸化膜１９ａを形成し、該酸化膜１９ａが形成された下部電極１９を窒素プラズマ６２にさらすことにより、酸化膜１９ａの表面及びその近傍をシリコン窒化膜１９ｂに変質する。続いて、該窒化膜１９ｂが形成された下部電極１９の上に酸化タンタルからなる容量絶縁膜２０を形成し、その後、容量絶縁膜２０を酸素プラズマ６３にさらすことにより、該容量絶縁膜２０に酸素を供給する。続いて、容量絶縁膜２０に酸化性雰囲気の熱処理を行なってこれを結晶化し、続いて、結晶化された容量絶縁膜２０の上に上部電極２１を形成する。【選択図】      図２
2005150228.tif 000002
【特許請求の範囲】
【請求項１】
多結晶シリコンからなる第１の電極を、酸素を含む第１のプラズマにさらすことにより、前記第１の電極の表面にシリコン酸化膜を形成する工程（ａ）と、
前記シリコン酸化膜が形成された前記第１の電極を、窒素を含む第２のプラズマにさらすことにより、前記シリコン酸化膜をシリコン酸窒化膜に変質する工程（ｂ）と、
前記シリコン酸窒化膜が形成された前記第１の電極の上に、金属酸化物からなる容量絶縁膜を形成する工程（ｃ）と、
前記容量絶縁膜を、酸素を含む第３のプラズマにさらすことにより、前記容量絶縁膜に酸素を供給する工程（ｄ）と、
酸素が供給された前記容量絶縁膜に対して酸化性雰囲気の熱処理を行なう工程（ｅ）と、
前記容量絶縁膜の上に第２の電極を形成する工程（ｆ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１のプラズマ、第２のプラズマ及び第３のプラズマは、電子エネルギーが０．５ｅＶ以上且つ５ｅＶ以下であり、温度が室温以上で且つ５００℃以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１のプラズマ及び第３のプラズマは、酸素ガス又は酸素にクリプトンを加えた混合ガスにより生成されることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第２のプラズマは、窒素ガス又は窒素にヘリウム若しくはアルゴンを加えた混合ガスにより生成されることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第１の電極の表面に形成されるシリコン酸化膜の膜厚は、１ｎｍ以上且つ４ｎｍ以下であることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記工程（ｃ）において前記容量絶縁膜の一部を形成した後、前記工程（ｄ）を実施する一連の工程を、前記容量絶縁膜が所定の膜厚になるまで繰り返すことを特徴とする請求項１〜５のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記一連の工程における前記容量絶縁膜の初回の膜厚は２ｎｍ以上且つ４ｎｍ以下とすることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
多結晶シリコンからなる第１の電極を、窒素を含む第１のプラズマにさらすことにより、前記第１の電極の表面にシリコン窒化膜を形成する工程（ａ）と、
前記シリコン窒化膜が形成された前記第１の電極の上に、金属酸化物からなる容量絶縁膜を形成する工程（ｂ）と、
前記容量絶縁膜を、酸素を含む第２のプラズマにさらすことにより、前記容量絶縁膜に酸素を供給する工程（ｃ）と、
酸素が供給された前記容量絶縁膜に対して酸化性雰囲気の熱処理を行なう工程（ｄ）と、
前記容量絶縁膜の上に第２の電極を形成する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項９】
前記第１のプラズマ及び第２のプラズマは、電子エネルギーが０．５ｅＶ以上且つ５ｅＶ以下であり、温度が室温以上で且つ５００℃以下であることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第１のプラズマは、窒素ガス又は窒素にヘリウム若しくはアルゴンを加えた混合ガスにより生成されることを特徴とする請求項８又は９に記載の半導体装置の製造方法。
【請求項１１】
前記第２のプラズマは、酸素ガス又は酸素にクリプトンを加えた混合ガスにより生成されることを特徴とする請求項８〜１０のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記工程（ａ）よりも前に、前記第１の電極に対して、窒素原子を含む雰囲気の熱処理を行なうことにより、前記第１の電極の表面にシリコン熱窒化膜を形成する工程をさらに備え、
前記工程（ａ）において、前記シリコン熱窒化膜が改質された前記シリコン窒化膜を得ることを特徴とする請求項８〜１１のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１３】
前記工程（ｂ）において前記容量絶縁膜の一部を形成した後、前記工程（ｃ）を実施する一連の工程を、前記容量絶縁膜が所定の膜厚になるまで繰り返すことを特徴とする請求項８〜１２のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
前記一連の工程における前記容量絶縁膜の初回の膜厚は２ｎｍ以上且つ４ｎｍ以下とすることを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
多結晶シリコンからなる第１の電極の表面に、絶縁性を有する界面層を形成する工程（ａ）と、
前記界面層が形成された前記第１の電極の上に、金属酸化物からなる容量絶縁膜の一部を形成する工程（ｂ）と、
前記容量絶縁膜の一部を、酸素を含むプラズマにさらすことにより、前記容量絶縁膜の一部に酸素を供給する工程（ｃ）と、
前記工程（ｂ）と前記工程（ｃ）とを一連の工程として、前記容量絶縁膜が所定の膜厚になるまで繰り返した後、所定の膜厚を有する前記容量絶縁膜に対して酸化性雰囲気の熱処理を行なう工程（ｄ）と、
前記容量絶縁膜の上に第２の電極を形成する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項１６】
前記プラズマは、電子エネルギーが０．５ｅＶ以上且つ５ｅＶ以下であり、温度が室温以上で且つ５００℃以下であることを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記プラズマは、酸素ガス又は酸素にクリプトンを加えた混合ガスにより生成されることを特徴とする請求項１５又は１６に記載の半導体装置の製造方法。
【請求項１８】
前記工程（ａ）において、前記第１の電極を、電子エネルギーが０．５ｅＶ以上且つ５ｅＶ以下であり、温度が室温以上で且つ５００℃以下である酸素を含むプラズマにさらすことにより、前記界面層をシリコン酸化膜として形成することを特徴とする請求項１５〜１７のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１９】
前記工程（ａ）において、前記第１の電極を、電子エネルギーが０．５ｅＶ以上且つ５ｅＶ以下であり、温度が室温以上で且つ５００℃以下である窒素を含むプラズマにさらすことにより、前記界面層をシリコン窒化膜として形成することを特徴とする請求項１５〜１８に記載の半導体装置の製造方法。
【請求項２０】
前記一連の工程における前記容量絶縁膜の初回の膜厚は２ｎｍ以上且つ４ｎｍ以下とすることを特徴とする請求項１５〜１９のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項２１】
前記工程（ａ）よりも前に、前記第１の電極の表面を粗面化する工程をさらに備えていることを特徴とする請求項１〜２０のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項２２】
導電性を有する金属窒化物からなる第１の電極を、窒素を含む第１のプラズマにさらすことにより、前記第１の電極の表面に窒素の組成が残りの部分よりも大きい窒素リッチ層を形成する工程（ａ）と、
前記窒素リッチ層が形成された前記第１の電極の上に、金属酸化物からなる容量絶縁膜を形成する工程（ｂ）と、
前記容量絶縁膜を、酸素を含む第２のプラズマにさらすことにより、前記容量絶縁膜に酸素を供給する工程（ｃ）と、
前記容量絶縁膜の上に第２の電極を形成する工程（ｄ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項２３】
前記第１のプラズマ及び第２のプラズマは、電子エネルギーが０．５ｅＶ以上且つ５ｅＶ以下であり、温度が室温以上で且つ５００℃以下であることを特徴とする請求項２２に記載の半導体装置の製造方法。
【請求項２４】
前記第１のプラズマは、窒素ガス又は窒素にヘリウム若しくはアルゴンを加えた混合ガスにより生成されることを特徴とする請求項２２又は２３に記載の半導体装置の製造方法。
【請求項２５】
前記第２のプラズマは、酸素ガス又は酸素にクリプトンを加えた混合ガスにより生成されることを特徴とする請求項２２〜２４のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項２６】
前記工程（ｂ）において前記容量絶縁膜の一部を形成した後、前記工程（ｃ）を実施する一連の工程を、前記容量絶縁膜が所定の膜厚になるまで繰り返すことを特徴とする請求項２２〜２５のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項２７】
前記第１の電極は、窒化チタン、窒化タンタル又は窒化タングステンからなることを特徴とする特徴とする請求項２２〜２６のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項２８】
前記第２の電極は、窒化チタン、窒化タンタル又は窒化タングステンからなることを特徴とする特徴とする請求項１〜２７のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項２９】
前記容量絶縁膜は酸化タンタル又は酸化ハフニウムを主成分とすることを特徴とする請求項１〜２８のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項３０】
前記容量絶縁膜に対して行なう熱処理工程における酸化性雰囲気は、一酸化二窒素を含むことを特徴とする請求項１〜２９のうちのいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、上部電極に金属を用い、下部電極に半導体を用いる金属−絶縁物−半導体（ＭＩＳ）構造、又は上部電極及び下部電極に共に金属を用いる金属−絶縁物−金属（ＭＩＭ）構造を有する容量素子、特に、ＤＲＡＭ（Dynamic Random Access Memory）装置のようにメモリセルを構成する容量素子を備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＤＲＡＭ装置は、記憶容量の増大に伴ってメモリセルや周辺回路の微細化が要求される。このため、メモリセルを構成する容量素子についてもその専有面積が縮小される結果、各容量素子に電荷を蓄積する静電容量をどのようにして確保するかが課題となっている。
【０００３】
そこで、容量素子を構成する電極には、その表面積を増大させるため、ＭＩＳ構造又はＳＩＳ（半導体−絶縁物−半導体）構造の場合には、下部電極の表面を粗面化又はＨＳＧ（Hemispherical Grain）化するなどして、その表面積を２倍から３倍にまで増大させる手法が採られる。
【０００４】
一方、容量絶縁膜には、より誘電率が高い酸化タンタル等の高誘電体を用いることにより微細化に対応している。しかしながら、容量絶縁膜に酸化タンタルを用いるには、該酸化タンタルの物理的特性からいくつかの制約がある。
【０００５】
以下、従来のＭＩＳ構造を採る容量素子を有する半導体装置の構成とその製造方法とを図１５〜図１７を用いて説明する。
【０００６】
図１５は従来の容量素子を有する半導体装置の断面構成を示している。図１５に示すように、シリコンからなる半導体基板１０１には、ゲート酸化膜１０２を介在させたゲート電極１０３が形成され、半導体基板１０１におけるゲート電極１０３の両側方の領域には、ソースドレイン領域１０４が形成されている。半導体基板１０１の上にはゲート電極１０３を覆うように第１の層間絶縁膜１０５が形成され、上面が平坦化された第１の層間絶縁膜１０５における一方のソースドレイン領域１０４の上側には、コンタクトプラグ１０６が形成されている。第１の層間絶縁膜１０６の上には第２の層間絶縁膜１０７が形成され、上面が平坦化された第２の層間絶縁膜１０７におけるコンタクトプラグ１０６の上側には、該コンタクトプラグ１０６を露出し且つ開口径がコンタクトプラグ１０６の径よりも大きい開口部が形成されている。
【０００７】
第２の層間絶縁膜１０７の開口部には、表面が粗面化され且つ燐が高濃度にドープされた多結晶シリコンからなる下部電極１０８が開口部の底面及び壁面を覆うように形成され、該下部電極１０８の上には、酸化タンタルからなる容量絶縁膜１０９が形成され、該容量絶縁膜１０９の上には窒化チタンからなる上部電極１１０が形成されている。
【０００８】
次に、従来の半導体装置における容量素子の製造方法を図１６（ａ）〜図１６（ｃ）、図１７（ａ）及び図１７（ｂ）に示す容量素子の部分的な拡大図を用いて説明する。
【０００９】
まず、図１６（ａ）に示すように、表面が粗面化された下部電極１０８に対して、例えばアンモニア（ＮＨ3 ）雰囲気で光を照射しながら、温度が８００℃〜９００℃で３０秒〜６０秒間程度の急速熱窒化（ＲＴＮ:Rapid Thermal Nitridation）処理を施すことにより、下部電極１０８の表面に膜厚が最大で１ｎｍ〜１．５ｎｍ程度のシリコン熱窒化膜１０８ａを形成する。
【００１０】
次に、図１６（ｂ）に示すように、有機金属化学気相成長法により、４００℃〜５００℃の温度下で、例えばペンタエトキシタンタル（Ｔａ（ＯＣ2Ｈ5）5 ）等を有機金属ソースとして、シリコン熱窒化膜１０８ａが形成された下部電極１０８の上に、膜厚が６ｎｍ〜１４ｎｍ程度の酸化タンタル（ＴａＯx ）からなる容量絶縁膜１０９を形成する。ここで、酸化タンタルの材料に有機金属ソースを用いるのは、有機金属ソースが半導体プロセスとして扱いやすいからである。しかしながら、有機金属ソースを用いて成膜される酸化タンタルは、成膜時の下地層の表面状態に強く影響される。例えば、下地層である下部電極１０８の表面に自然酸化膜が部分的に形成されている場合には、該自然酸化膜が形成された部分では、酸化タンタルの成膜に遅れが生じるため、酸化タンタルの膜厚にばらつきが生じる。この膜厚のばらつきを防止するため、酸化タンタルからなる容量絶縁膜１０９を成膜する前に下部電極１０８の表面を均一な状態とする窒化（熱窒化）処理を行なう。また、４００℃〜５００℃程度の比較的低温の有機金属ソースから得られた酸化タンタルは有機炭素を多く含み且つその酸素の組成も本来の酸化タンタルの化学量論比であるＴａ2Ｏ5よりは小さい。
【００１１】
そこで、図１６（ｃ）に示すように、温度が８００℃〜８５０℃のオゾン又はオゾンプラズマ雰囲気で、容量絶縁膜１０９に酸素を補給することにより、容量絶縁膜１０９を構成する酸化タンタルに対して酸素の欠損を補うと共に有機炭素を除去する。このとき、酸素の補給は温度が高い程好ましいが、高温にし過ぎると酸化タンタルが還元するおそれがあるため、加熱の上限温度は８５０℃程度である。
【００１２】
次に、図１７（ａ）に示すように、成膜直後には非晶質の状態である容量絶縁膜１０９に対して、温度が８００℃〜８５０℃の酸素雰囲気で加熱を行なって、容量絶縁膜１０９を構成する酸化タンタルの結晶化（多結晶化）を図る。これにより、容量絶縁膜１０９の誘電率が本来の値に回復し且つリーク電流を抑制できるようになる。なお、酸化タンタルに対する酸素の補給工程と結晶化の工程とを１つの工程で行なわれることもある。
【００１３】
次に、図１７（ｂ）に示すように、結晶化が図られた容量絶縁膜１０９の上に、膜厚が５０ｎｍ程度の窒化チタンからなる上部電極１１０を形成する。
【特許文献１】特許第２７８６０７１号公報
【特許文献２】特許第３２０２８９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本願発明者は、前記従来の容量素子の製造方法における、図１６（ａ）に示すＲＴＮによる熱窒化工程及び図１６（ｃ）に示すオゾンによる酸素補給工程には、以下に示すような種々の問題があることを見出している。
【００１５】
第１に、多結晶シリコンからなる下部電極１０８の表面に対して行なうＲＴＮ処理は、下部電極１０８の粗面化された表面に、表面形状に沿って膜厚がほぼ均一な、いわゆるコンフォーマルなシリコン熱窒化膜１０８ａを形成できるものの、形成されたシリコン熱窒化膜１０８ａはその表面状態の安定性の持続に問題がある。すなわち、下部電極１０８にＲＴＮによる窒化を行なった後、酸化タンタルからなる容量絶縁膜１０９を堆積するまでの間に、シリコン熱窒化膜１０８ａの表面が不安定となって、容量絶縁膜１０９を成膜する際に該容量絶縁膜１０９の膜厚に局所的な不均一が生ずる。この膜厚の局所的な不均一は容量素子におけるリーク電流の増加や減少、静電容量のばらつき及び信頼性の劣化を引き起こす。
【００１６】
第２に、ＲＴＮによる熱窒化によるシリコン熱窒化膜１０８ａの膜厚は、容量素子を流れるリーク電流及び該容量素子の信頼性を支配する重要なパラメータであるにも拘わらず、膜厚を１ｎｍ〜１．５ｎｍ程度にしか形成できないという問題がある。すなわち、容量絶縁膜１０９の下地層であって、該容量素子の特性を決定する重要なパラメータであるシリコン熱窒化膜１０８ａの膜厚を設計値通りに制御することができない。
【００１７】
第３に、酸化タンタルからなる容量絶縁膜１０９に対する成膜後の有機炭素の除去及び化学量論的組成に近づける酸素補給工程においては、酸化タンタルの結晶化という観点からは、７２５℃で６０秒間程度の熱処理で十分ではあるものの、酸素補給という観点からはさらに高い温度が必要である。しかしながら、近年のＤＲＡＭ回路とロジック回路とが１つのチップに搭載される集積回路装置においては、ロジック回路を構成するＣＭＯＳデバイスの動作特性を維持するために、プロセスの低温化すなわちサーマルバジェットの低減が要望されるという二律背反の状況にある。
【００１８】
第４に、酸素補給工程において、酸化タンタルからなる容量絶縁膜１０９に対してその表面から下面までを均一に酸素が補給されるように、酸化剤にオゾンや酸素プラズマを用いている。ところが、オゾンは非常に活性な酸化剤であり、図１６（ｃ）に示すように、酸化剤が容量絶縁膜１０９からシリコン熱窒化膜１０８ａをも酸化し、その下側の多結晶シリコンからなる下部電極１０８までをも酸化してしまい、その結果、シリコン熱窒化膜１０８ａの下側にシリコン酸化膜１０８ｂが形成されてしまう。これにより、容量絶縁膜１０９の膜厚に酸化タンタルよりも誘電率が小さいシリコン酸化膜１０８ｂが直列に付加されることになり、容量素子の静電容量が大幅に低下するといった問題がある。
【００１９】
なお、酸化タンタルに対する酸素補給に酸素プラズマを用いる場合においても、酸化タンタルのすべてに酸素補給を行なおうとすると、プラズマの生成エネルギーを増大させる必要があるため、酸素イオンの直進性が増して、下部電極１０８が３次元構造を持ち且つ粗面化された多結晶シリコンからなる場合には、粗面化された下部電極１０８の表面に酸素イオンが到達し得ない領域が生じるばかりか、プラズマ照射による容量絶縁膜１０９、さらには容量素子と接続されたアクセストランジスタへのダメージも懸念される。
【００２０】
本発明は、前記従来の問題を解決し、金属酸化物からなる容量絶縁膜の下地層となる下部電極との間の界面層の表面状態を安定化し且つ界面層の厚さを制御可能とし、また、金属酸化物からなる容量絶縁膜に低温で酸素補給を確実に行なえるようにすることを目的とする。
【課題を解決するための手段】
【００２１】
前記の目的を達成するため、本発明は、半導体装置の製造方法を、金属酸化物からなる容量絶縁膜の下地層となる第１の電極（下部電極）との間の界面層を低エネルギーのプラズマにより形成し、また、金属酸化物からなる容量絶縁膜に対する酸素補給を低エネルギーのプラズマにより行ない、また、金属酸化物からなる容量絶縁膜の堆積と酸素補給とを容量絶縁膜が所定の膜厚となるまで、少なくとも２回に分けて行なう構成とする、
具体的に、本発明に係る第１の半導体装置の製造方法は、多結晶シリコンからなる第１の電極を酸素を含む第１のプラズマにさらすことにより、前記第１の電極の表面にシリコン酸化膜を形成する工程（ａ）と、シリコン酸化膜が形成された第１の電極を窒素を含む第２のプラズマにさらすことにより、シリコン酸化膜をシリコン酸窒化膜に変質する工程（ｂ）と、シリコン酸窒化膜が形成された第１の電極の上に、金属酸化物からなる容量絶縁膜を形成する工程（ｃ）と、容量絶縁膜を酸素を含む第３のプラズマにさらすことにより、容量絶縁膜に酸素を供給する工程（ｄ）と、酸素が供給された容量絶縁膜に対して酸化性雰囲気の熱処理を行なう工程（ｅ）と、容量絶縁膜の上に第２の電極を形成する工程（ｆ）とを備えていることを特徴とする。
【００２２】
第１の半導体装置の製造方法によると、工程（ａ）において、金属酸化物からなる容量絶縁膜の下地層となる界面層であるシリコン酸化膜を酸素を含むプラズマにより形成するため、該界面層の厚さを０．５ｎｍ〜４ｎｍ程度にまで制御可能となる。このため、容量素子を流れるリーク電流及び該容量素子の信頼性を支配する重要なパラメータである界面層の膜厚を所望の厚さに制御できるので、容量素子に高い静電容量、低リーク特性及び高信頼性を有する容量素子を実現することができる。
【００２３】
第１の半導体装置の製造方法において、第１のプラズマ、第２のプラズマ及び第３のプラズマは、電子エネルギーが０．５ｅＶ以上且つ５ｅＶ以下であり、温度が室温以上で且つ５００℃以下であることが好ましい。
【００２４】
第１の半導体装置の製造方法において、第１のプラズマ及び第３のプラズマは、酸素ガス又は酸素にクリプトンを加えた混合ガスにより生成されることが好ましい。
【００２５】
第１の半導体装置の製造方法において、第２のプラズマは、窒素ガス又は窒素にヘリウム若しくはアルゴンを加えた混合ガスにより生成されることが好ましい。
【００２６】
第１の半導体装置の製造方法において、第１の電極の表面に形成されるシリコン酸化膜の膜厚は、１ｎｍ以上且つ４ｎｍ以下であることが好ましい。
【００２７】
第１の半導体装置の製造方法は、工程（ｃ）において前記容量絶縁膜の一部を形成した後、前記工程（ｄ）を実施する一連の工程を、前記容量絶縁膜が所定の膜厚になるまで繰り返すことが好ましい。このように、容量絶縁膜を所定の膜厚になるまで分けて成膜し、成膜するごとに酸素補給を行なうため、複数層に積層された容量絶縁膜の各層には酸素補給を確実に行なえる。その上、酸素プラズマをより低エネルギー化することが可能となるので、容量絶縁膜等に対するプラズマによる損傷を防止することができる。
【００２８】
この場合に、一連の工程における容量絶縁膜の初回の膜厚は２ｎｍ以上且つ４ｎｍ以下とすることが好ましい。
【００２９】
本発明に係る第２の半導体装置の製造方法は、多結晶シリコンからなる第１の電極を窒素を含む第１のプラズマにさらすことにより、第１の電極の表面にシリコン窒化膜を形成する工程（ａ）と、シリコン窒化膜が形成された第１の電極の上に、金属酸化物からなる容量絶縁膜を形成する工程（ｂ）と、容量絶縁膜を酸素を含む第２のプラズマにさらすことにより、容量絶縁膜に酸素を供給する工程（ｃ）と、酸素が供給された容量絶縁膜に対して酸化性雰囲気の熱処理を行なう工程（ｄ）と、容量絶縁膜の上に第２の電極を形成する工程（ｅ）とを備えていることを特徴とする。
【００３０】
第２の半導体装置の製造方法によると、工程（ａ）において、金属酸化物からなる容量絶縁膜の下地層となる界面層であるシリコン窒化膜を窒素を含むプラズマにより形成するため、該界面層の厚さを０．５ｎｍ〜４ｎｍ程度にまで制御可能となる。このため、容量素子を流れるリーク電流及び該容量素子の信頼性を支配する重要なパラメータである界面層の膜厚を所望の厚さに制御できるので、容量素子に高い静電容量、低リーク特性及び高信頼性を有する容量素子を実現することができる。
【００３１】
第２の半導体装置の製造方法において、第１のプラズマ及び第２のプラズマは、電子エネルギーが０．５ｅＶ以上且つ５ｅＶ以下であり、温度が室温以上で且つ５００℃以下であることが好ましい。
【００３２】
第２の半導体装置の製造方法において、第１のプラズマは、窒素ガス又は窒素にヘリウム若しくはアルゴンを加えた混合ガスにより生成されることが好ましい。
【００３３】
第２の半導体装置の製造方法において、第２のプラズマは、酸素ガス又は酸素にクリプトンを加えた混合ガスにより生成されることが好ましい。
【００３４】
第２の半導体装置の製造方法は、工程（ａ）よりも前に、第１の電極に対して、窒素原子を含む雰囲気の熱処理を行なうことにより、第１の電極の表面にシリコン熱窒化膜を形成する工程をさらに備え、工程（ａ）において、シリコン熱窒化膜が改質されたシリコン窒化膜を得ることが好ましい。このようにすると、界面層であるシリコン窒化膜の第１の電極上におけるコンフォマリティが向上する。
【００３５】
第２の半導体装置の製造方法は、工程（ｂ）において前記容量絶縁膜の一部を形成した後、前記工程（ｃ）を実施する一連の工程を、前記容量絶縁膜が所定の膜厚になるまで繰り返すことが好ましい。このように、容量絶縁膜を所定の膜厚になるまで分けて成膜し、成膜するごとに酸素補給を行なうため、複数層に積層された容量絶縁膜の各層には酸素補給を確実に行なえる。その上、酸素プラズマをより低エネルギー化することが可能となるので、容量絶縁膜等に対するプラズマによる損傷を防止することができる。
【００３６】
この場合に、一連の工程における容量絶縁膜の初回の膜厚は２ｎｍ以上且つ４ｎｍ以下とすることが好ましい。
【００３７】
本発明に係る第３の半導体装置の製造方法は、多結晶シリコンからなる第１の電極の表面に、絶縁性を有する界面層を形成する工程（ａ）と、界面層が形成された第１の電極の上に、金属酸化物からなる容量絶縁膜の一部を形成する工程（ｂ）と、容量絶縁膜の一部を酸素を含むプラズマにさらすことにより、容量絶縁膜の一部に酸素を供給する工程（ｃ）と、工程（ｂ）と工程（ｃ）とを一連の工程として、容量絶縁膜が所定の膜厚になるまで繰り返した後、所定の膜厚を有する容量絶縁膜に対して酸化性雰囲気の熱処理を行なう工程（ｄ）と、容量絶縁膜の上に第２の電極を形成する工程（ｅ）とを備えていることを特徴とする。
【００３８】
第３の半導体装置の製造方法によると、界面層が形成された第１の電極の上に、金属酸化物からなる容量絶縁膜の一部を形成した後、容量絶縁膜の一部を酸素を含むプラズマにさらすことにより容量絶縁膜の一部に酸素を供給する工程を一連の工程として、容量絶縁膜が所定の膜厚になるまで繰り返すため、酸素プラズマを低エネルギー化しても、複数層に積層された容量絶縁膜の各層には酸素補給を確実に行なえる。その上、低エネルギー化された酸素プラズマは、容量絶縁膜等に対するプラズマによる損傷を与えることもなくなる。
【００３９】
第３の半導体装置の製造方法において、プラズマは、電子エネルギーが０．５ｅＶ以上且つ５ｅＶ以下であり、温度が室温以上で且つ５００℃以下であることが好ましい。
【００４０】
第３の半導体装置の製造方法において、プラズマは、酸素ガス又は酸素にクリプトンを加えた混合ガスにより生成されることが好ましい。
【００４１】
第３の半導体装置の製造方法は、工程（ａ）において、第１の電極を、電子エネルギーが０．５ｅＶ以上且つ５ｅＶ以下であり、温度が室温以上で且つ５００℃以下である酸素を含むプラズマにさらすことにより、界面層をシリコン酸化膜として形成することが好ましい。
【００４２】
第３の半導体装置の製造方法は、工程（ａ）において、第１の電極を、電子エネルギーが０．５ｅＶ以上且つ５ｅＶ以下であり、温度が室温以上で且つ５００℃以下である窒素を含むプラズマにさらすことにより、界面層をシリコン窒化膜として形成することが好ましい。
【００４３】
第３の半導体装置の製造方法は、一連の工程における容量絶縁膜の初回の膜厚は２ｎｍ以上且つ４ｎｍ以下とすることが好ましい。
【００４４】
第１〜第３の半導体装置の製造方法は、工程（ａ）よりも前に、第１の電極の表面を粗面化する工程をさらに備えていることが好ましい。
【００４５】
本発明に係る第４の半導体装置の製造方法は、導電性を有する金属窒化物からなる第１の電極を、窒素を含む第１のプラズマにさらすことにより、第１の電極の表面に窒素の組成が残りの部分よりも大きい窒素リッチ層を形成する工程（ａ）と、窒素リッチ層が形成された第１の電極の上に、金属酸化物からなる容量絶縁膜を形成する工程（ｂ）と、容量絶縁膜を、酸素を含む第２のプラズマにさらすことにより、容量絶縁膜に酸素を供給する工程（ｃ）と、容量絶縁膜の上に第２の電極を形成する工程（ｄ）とを備えていることを特徴とする。
【００４６】
第４の半導体装置の製造方法によると、第１の電極に導電性を有する金属窒化物を用いる構成であっても、金属酸化物からなる容量絶縁膜の下地層となる界面層である窒素リッチ層を、窒素を含むプラズマにより形成するため、該窒素リッチ層の表面が安定化する。このため、金属酸化物からなる容量絶縁膜を形成する際に、界面層が酸化されることがなくなるので、容量素子に高い静電容量、低リーク特性及び高信頼性を有する容量素子を実現することができる。
【００４７】
第４の半導体装置の製造方法において、第１のプラズマ及び第２のプラズマは、電子エネルギーが０．５ｅＶ以上且つ５ｅＶ以下であり、温度が室温以上で且つ５００℃以下であることが好ましい。
【００４８】
第４の半導体装置の製造方法において、第１のプラズマは、窒素ガス又は窒素にヘリウム若しくはアルゴンを加えた混合ガスにより生成されることが好ましい。
【００４９】
第４の半導体装置の製造方法において、第２のプラズマは、酸素ガス又は酸素にクリプトンを加えた混合ガスにより生成されることが好ましい。
【００５０】
第４の半導体装置の製造方法は、工程（ｂ）において容量絶縁膜の一部を形成した後、工程（ｃ）を実施する一連の工程を、容量絶縁膜が所定の膜厚になるまで繰り返すことが好ましい。このように、容量絶縁膜を所定の膜厚になるまで分けて成膜し、成膜するごとに酸素補給を行なうため、複数層に積層された容量絶縁膜の各層には酸素補給を確実に行なえる。その上、酸素プラズマをより低エネルギー化することが可能となるので、容量絶縁膜等に対するプラズマによる損傷を防止することができる。
【００５１】
第４の半導体装置の製造方法において、第１の電極は、窒化チタン、窒化タンタル又は窒化タングステンからなることが好ましい。
【００５２】
第４の半導体装置の製造方法において、第２の電極は、窒化チタン、窒化タンタル又は窒化タングステンからなることが好ましい。
【００５３】
第１〜第４の半導体装置の製造方法において、容量絶縁膜は酸化タンタル又は酸化ハフニウムを主成分とすることが好ましい。
【００５４】
第１〜第４の半導体装置の製造方法において、容量絶縁膜に対して行なう熱処理工程における酸化性雰囲気は、一酸化二窒素を含むことが好ましい。
【発明の効果】
【００５５】
本発明に係る半導体装置の製造方法によると、容量素子を流れるリーク電流及び該容量素子の信頼性を支配する重要なパラメータであって、容量絶縁膜の下地層となる電極と容量絶縁膜との間に設けられる界面層の厚さを制御でき、また、成膜直後には酸素の欠損が生じる金属酸化物からなる容量絶縁膜に対しても酸素の補給を確実に行なうことができるため、容量素子に高い静電容量、低リーク特性及び高信頼性を有する容量素子を実現することができる。
【発明を実施するための最良の形態】
【００５６】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００５７】
図１は本発明の第１の実施形態に係る容量素子を有する半導体装置の要部の断面構成を示している。図１に示すように、例えばシリコン（Ｓｉ）からなる半導体基板１１は、素子分離絶縁膜１２により素子形成領域が区画されており、区画された素子形成領域には、ゲート絶縁膜１３を介在させたゲート電極１４と、半導体基板１１におけるゲート電極１４の両側方の領域に形成されたソースドレイン領域１５とからアクセストランジスタが構成されている。
【００５８】
半導体基板１１の上にはゲート電極１４を覆うと共に上面が平坦化された第１の層間絶縁膜１６が形成され、該第１の層間絶縁膜１６における一方のソースドレイン領域１５の上側には、導電性の多結晶シリコンからなるコンタクトプラグ１７が形成されている。
【００５９】
第１の層間絶縁膜１７の上には、上面が平坦化された第２の層間絶縁膜１８が形成され、該第２の層間絶縁膜１８におけるコンタクトプラグ１７の上側には、該コンタクトプラグ１７を露出し且つ開口径がコンタクトプラグ１７の径よりも大きい開口部が形成されている。
【００６０】
第２の層間絶縁膜１８の開口部には、表面が粗面化され且つ燐が５×１０20／ｃｍ3 程度に高濃度にドープされた多結晶シリコンからなる下部電極１９が、開口部の底面及び壁面を覆うように形成され、該下部電極１９の上には、酸化タンタル（ＴａＯx ）からなる容量絶縁膜２０が形成され、該容量絶縁膜２０の上には窒化チタン（ＴｉＮ）からなる上部電極２１が形成されている。このように、アクセストランジスタと接続され且つその表面が粗面化されてその表面積が平面形状の場合と比べて約２．５倍となる下部電極１９、金属酸化物からなる容量絶縁膜２０及び導電性の金属窒化物からなる上部電極２１によりＭＩＳ型の容量素子２２が構成されている。
【００６１】
なお、容量絶縁膜２０には、酸化タンタルに代えて、酸化ハフニウムを用いてもよく、上部電極２１には、窒化チタンに代えて、窒化タンタル又は窒化タングステンを用いてもよい。
【００６２】
以下、前記のように構成された半導体装置の容量素子の製造方法について図面を参照しながら説明する。
【００６３】
図２（ａ）〜図２（ｃ）及び図３（ａ）〜図３（ｃ）は本発明の第１の実施形態に係る半導体装置の容量素子の製造方法であって、工程順の断面構成を容量素子の一部を拡大して示している。
【００６４】
まず、第２の層間絶縁膜１２の開口部の底面及び壁面上に、減圧化学的気相堆積（ＬＰ−ＣＶＤ）法により、多結晶シリコンからなる下部電極１９を堆積する。その後、堆積された下部電極１９を低圧下にさらして、その表面にシリコン原子のマイグレーションを生じさせて多数のシリコン結晶粒を形成することにより、下部電極１９の表面を粗面化する、続いて、フッ化水素酸の水溶液により、下部電極１９の表面に形成されている自然酸化膜を除去する。
【００６５】
次に、図２（ａ）に示すように、半導体基板１１を約４００℃に加熱した状態で、電子エネルギーが約１．５ｅＶの低エネルギーの酸素プラズマ６１を生成し、粗面化された下部電極１９の表面を、酸素プラズマ６１により生成された酸素ラジカルＯ* に２０秒間さらす。ここで、酸素プラズマ６１は、マグネトロンにより、例えば、酸素ガスの流量を約４００ｍｌ／ｍｉｎ（０℃、１ａｔｍ）とし、圧力を約１０Ｐａとし、出力（パワー）を約４００Ｗとして生成する。これにより、下部電極１９の表面には厚さが約２ｎｍのシリコン酸化膜１９ａが形成される。
【００６６】
一般に、多結晶シリコン、特に高濃度にドーピングされた多結晶シリコンの表面に均一で且つ均質な熱酸化膜を形成することは困難とされている。これは、多結晶シリコンの結晶方向はばらばらであり、その上高濃度不純物による増速酸化が起こるからである。従って、高濃度にドープされた多結晶シリコンの表面に熱酸化により酸化膜を均一に形成することは極めて困難である。
【００６７】
一方、第１の実施形態においては、酸素プラズマ６１により生成された酸素ラジカルＯ* は、前述したように１．５ｅＶと低エネルギーであり、下部電極１９への浸入深さはこのエネルギーにより規制される。本実施形態が用いるプラズマ出力及びエネルギーでは、シリコン酸化膜の膜厚は４ｎｍ程度が上限である。これ以上の膜厚は酸化時間を延長しても得られない。
【００６８】
また、低エネルギーの酸素プラズマ６１により、単結晶シリコンと多結晶シリコンとに形成される酸化膜の膜厚は、ほぼ酸素ラジカルＯ* の電子エネルギーで決定され、それはほぼ等しい膜厚となる。従って、多結晶シリコン上の酸化膜の膜厚は、透過型電子顕微鏡（ＴＥＭ）等を用いて直接に観察しなくとも、単結晶シリコンの表面に形成された酸化膜の膜厚をエリプソメータな等の光学的膜厚測定装置で測定することによって観察は可能である。
【００６９】
また、一般に、酸素プラズマ６１には、酸素ラジカルと酸素イオンとが発生するが、このうちイオンはエネルギーが高いと指向性を持つため、粗面化された多結晶シリコンの結晶粒同士の隙間には到達しにくい。すなわち、酸素イオンの入射方向と対向する部分でのみ酸化されることとなり、入射方向の陰となる部分では酸化が起こらない。
【００７０】
これに対し、本実施形態で用いる１．５ｅＶという低エネルギーの酸素プラズマ６１のうち、酸化に寄与するのは酸素ラジカルＯ* であり、これは電気的には中性である。この酸素ラジカルＯ* は結晶粒同士の隙間にも容易に到達する。また、下部電極１９の結晶粒の表面に到達した酸素ラジカルＯ* は該結晶粒の表面をマイグレーションによって、結晶粒の陰となる部分にも到達するため、下部電極１９の結晶粒同士の隙間をも均一に酸化することができる。
【００７１】
このように、低エネルギーの酸素プラズマ６１は、粗面化された下部電極１９の複雑な表面形状を均一で且つ均質に酸化するのに大きく寄与している。ここで、仮に、酸素プラズマ６１の電子エネルギーを高く例えば数十ｅＶとすると、このような高い電子エネルギーを持った酸素プラズマは、イオン性が支配的となって酸化に方向性が生じてしまう。
【００７２】
なお、低エネルギーの酸素プラズマ６１を生成するプラズマ生成装置は、マグネトロンに限られず、誘導結合プラズマ、表面波プラズマ又はヘリコン波プラズマ等の、高プラズマ密度（＞１×１０10個／ｃｍ2 ）で且つ低エネルギー（０．５ｅＶ〜５ｅＶ）のプラズマ源を備えたプラズマ生成装置であれば利用することができる。
【００７３】
また、酸素プラズマ６１にさらす際の半導体基板１１の温度は、室温から５００℃程度までが好ましい。なお、基板温度は酸化速度にはほとんど影響を与えることはないが、酸素プラズマ６１によるシリコン酸化膜１９ａの結合状態を整えるという観点から、また、下部電極１９の表面に到達した酸素ラジカルＯ* の表面マイグレーションを促進するという観点から、基板温度は４００℃程度に設定することがより好ましい。
【００７４】
次に、図２（ｂ）に示すように、酸素プラズマ６１を生成したチャンバと同一のチャンバをそのまま用いるか又は他のチャンバに半導体基板１１を移動した後、基板温度を４００℃、出力を約２５０Ｗ、窒素ガスの流量を約５００ｍｌ／ｍｉｎ（０℃、１ａｔｍ）及び圧力を約３０Ｐａとして、マグネトロンにより電子エネルギーが約１ｅＶの窒素プラズマ６２を生成し、生成した窒素プラズマ６２に下部電極１９を２０秒間さらす。これにより、下部電極１９の表面に形成されていたシリコン酸化膜１９ａの少なくとも表面及びその近傍がシリコン窒化膜１９ｂに改質される。但し、このとき、窒素ラジカルＮ* の電子エネルギーは１ｅＶ程度と低いため、シリコン酸化膜１９ａの表面側がより強く窒化されるので、シリコン酸化膜１９ａにおける下部電極１９との界面での窒化の度合いは小さい。ここで、シリコン酸化膜１９ａの表面近傍における窒素のピーク濃度は１０ａｔｍ％程度である。なお、このプラズマ窒化処理工程においても、プラズマ酸化処理工程と同様に低エネルギーの窒素ラジカルＮ* が生成されるため、粗面化された下部電極１９におけるシリコンの結晶粒同士の隙間にもシリコン窒化膜１９ｂを均一に形成することができる。なお、シリコン酸化膜１９ａは、その表面及びその近傍部分に形成されたシリコン窒化膜１９ｂと併せてシリコン酸窒化膜をなすとみなすこともできる。
【００７５】
次に、図２（ｃ）に示すように、有機金属化学気相成長（ＭＯＣＶＤ）法により、温度を約４７０℃とし、圧力を約３０Ｐａとし、タンタル源であるペンタエトキシタンタル（Ｔａ（ＯＣ2Ｈ5）5 ）と酸素（Ｏ2 ）とを混合して、シリコン酸化膜１９ａ及びシリコン窒化膜１９ｂが形成された下部電極１９の上に、膜厚が約１０ｎｍの酸化タンタル（ＴａＯx ）からなる容量絶縁膜２０を形成する。ＭＯＣＶＤ法により成膜される酸化タンタルは、前述したように、堆積の下地層の表面状態によって成長が開始されるまでの成長の遅れ時間（インキュベーションタイム）が異なるため、表面状態の均一化が膜厚の均一性の向上に直接的につながる。例えば、酸化タンタルが酸化シリコンを下地層として成長する場合のインキュベーションタイムは長く、一方、表面に自然酸化膜が形成されていないシリコン又は窒化シリコンを下地層として成長する場合のインキュベーションタイムは短い。すなわち、酸化シリコン（自然酸化膜を含む）からなる下地層と窒化シリコンからなる下地層との上に、それぞれ同一の堆積時間で酸化タンタルを堆積したとしても、酸化シリコン上の酸化タンタルの膜厚は、窒化シリコン上の酸化タンタルよりも小さくなる。例えば、シリコンウェーハの面内で自然酸化膜の膜厚にばらつきが生じていれば、その上に堆積した酸化タンタルの膜厚は大きくばらつくことになる。とりわけ高濃度にドーピングされた多結晶シリコンでは、自然酸化膜の形成は不均一であり且つ形成速度も大きい。たとえ、多結晶シリコンの表面に形成された自然酸化膜を希フッ酸により除去したとしても、すぐに自然酸化膜が不均一に形成されてしまう。
【００７６】
従って、第１の実施形態においては、プラズマ酸化工程とそれに続くプラズマ窒化工程により、多結晶シリコンからなる下部電極１９の表面状態が均一化されるため、酸化タンタルからなる容量絶縁膜２０のインキュベーションタイムをも低減できる。
【００７７】
次に、図３（ａ）に示すように、基板温度を４００℃、マグネトロンの出力を約６００Ｗ、酸素ガスの流量を約５００ｍｌ／ｍｉｎ（０℃、１ａｔｍ）及び圧力を約１０Ｐａとして、電子エネルギーが約３ｅＶの酸素プラズマ６３を生成し、生成した酸素プラズマ６３に容量絶縁膜２０を８０秒間さらすことにより、容量絶縁膜２０を構成する酸化タンタルに酸素補給を行なって該酸化タンタルの酸素の欠損を補う一方、酸化タンタルに含まれる有機炭素を除去する。ここでは、電子エネルギーを３ｅＶとやや高く設定しており、これは酸素プラズマ６３が、膜厚を１０ｎｍに設定された容量絶縁膜２０の全体に行きわたる必要があり、さらに下部電極１９のシリコン結晶粒同士の隙間にまで到達する必要があるからである。この２回目のプラズマ酸化による酸化力は、１回目のプラズマ酸化と比べて大きく、４ｎｍ程度までの厚さの金属酸化物に対して酸化が可能である。この２回目のプラズマ酸化によって、酸化タンタルに酸素が十分に補給され、容量絶縁膜２０におけるリーク電流の低減と誘電率の向上とが図れる。しかしながら、当然のことではあるが、容量絶縁膜２０の表面側においては酸素補給がより促進される一方、容量絶縁膜２０の下部においては酸素補給はなされるものの、その表面側と比べて酸素補給量が少なくなる。
【００７８】
なお、酸素プラズマ６１、６３は、酸素（Ｏ2 ）ガス又は酸素（Ｏ2 ）にクリプトン（Ｋｒ）を加えた混合ガスを用いて生成し、窒素プラズマ６２は、窒素（Ｎ2 ）ガス又は窒素（Ｎ2 ）にヘリウム（Ｈｅ）若しくはアルゴン（Ａｒ）を加えた混合ガスを用いて生成すると良い。
【００７９】
次に、図３（ｂ）に示すように、急速熱処理装置（ＲＴＰ）により、酸素補給を施された容量絶縁膜２０に対して、温度が約８００℃の酸素雰囲気で光を照射しながら９０秒間の熱処理を行なうことにより、成膜直後には非晶質状態にある酸化タンタルの多結晶化を図る。これにより、容量絶縁膜２０を構成する酸化タンタルは結晶化される結果、その誘電率の値が回復され且つリーク電流が低減されるようになる。なお、酸化タンタルは７２５℃で且つ３分程度の熱処理により結晶化するため、７２５℃以上の温度で短時間の熱処理を行ない、７２５℃よりも低い温度では長時間の熱処理を行なえばよい。
【００８０】
この急速熱処理により、容量絶縁膜２０を構成する酸化タンタルは多結晶化されると共に、その表面側から再度酸素が補給されるため、容量絶縁膜２０の膜全体及びその下側のシリコン窒化膜１９ｂ及びシリコン酸化膜１９ａを通って下部電極１９の表面にまで酸素が到達する。従って、急速熱処理の温度が高い程また加熱時間が長い程、容量絶縁膜２０に対しては酸素の補給が十分に行なわれるため、容量絶縁膜２０の特性は改善される。しかしながら、逆に下部電極１９を構成する多結晶シリコンまでが酸化されて、シリコン酸化膜１９ａの膜厚が肥大する結果、容量絶縁膜２０の実効的な誘電率が低下する。
【００８１】
また、この急速熱処理の温度が高い程また加熱時間が長い程、記憶素子としてあらかじめ設計された熱処理量（サーマルバジェット）を超えてしまうおそれもあるため、第１の実施形態においては、加熱温度を８００℃とし加熱時間を９０秒としている。
【００８２】
次に、図３（ｃ）に示すように、ＣＶＤ法により、約６３０℃の温度で四塩化チタン（ＴｉＣｌ4 ）とアンモニア（ＮＨ3 ）とを原料として、容量絶縁膜２０の上に膜厚が約３０ｎｍの窒化チタンからなる上部電極２１を形成する。ここで、上部電極２１の膜厚は設計事項の１つではあるが、設計上許される限り薄くすることが好ましい。なぜなら、窒化チタンは膜のストレスが極めて強く、そのストレスが容量絶縁膜２０の電気的特性に好ましくない影響を与えるからである。その上、窒化チタンは、その膜厚が６０ｎｍを越えると、膜自体のストレスにより亀裂やクラックが生じるため、これらのクラックが容量絶縁膜２０にまで到達すると電気的に問題が生じるからである。一方、窒化チタンの膜厚を薄くする程、膜自体のストレスは減少するものの、逆に抵抗率が上昇する。このため、両者のトレードオフを考慮すれば、窒化チタンからなる上部電極２１の膜厚は２０ｎｍ〜４０ｎｍ程度が好ましい。
【００８３】
また、窒化チタンの堆積温度も設計事項の１つではあるが、ストレスが小さく且つ抵抗率が低く、さらには膜中の塩素量を少なくする温度を選択する必要がある。
【００８４】
以上説明したように、第１の実施形態においては、電子エネルギーが小さい酸素プラズマ６１により膜厚が制御可能に形成されるシリコン酸化膜１９ａと、その表面すなわち容量絶縁膜２０と接する側に電子エネルギーが小さい窒素プラズマ６２により形成されて表面状態が均一なシリコン窒化膜１９ｂとにより、金属酸化物からなる容量絶縁膜２０の下地層となる界面層を構成する。これにより、ストレージノードとなる下部電極１９側からの容量絶縁膜２０側への電子の注入を抑制することができるため、セルプレートとなる上部電極２１に正電圧を印加した場合における容量絶縁膜２０のリーク電流を確実に抑制することが可能となる。
【００８５】
また、第１の実施形態においては、下部電極１９と容量絶縁膜２０との間の界面層であるシリコン酸化膜１９ａ及びシリコン窒化膜１９ｂ（シリコン酸窒化膜）を、酸素プラズマ６１によるプラズマ酸化と、窒素プラズマ６２によるプラズマ窒化との組み合わせにより形成している。このため、容量絶縁膜２０側への電子の注入のポテンシャル障壁となるシリコン酸化膜１９ａの膜厚は任意に選択することができる。これに対し、プラズマ窒化は、シリコン酸化膜１９ａの膜厚とは独立に該シリコン酸化膜１９ａの表面のみを窒化するため、リーク電流の制御はプラズマ酸化により得られるシリコン酸化膜１９ａの膜厚を制御することにより、容易に且つ確実に行なうことができる。その上、プラズマ窒化によって、最初に形成されたシリコン酸化膜１９ａの表面は常に一定の窒化状態に保たれるため、シリコン酸化膜１９ａの膜厚を変化させても、容量絶縁膜２０の成膜時のインキュベーションタイムは変化しないので、容量絶縁膜２０の膜厚は常に安定する。
【００８６】
また、低エネルギーのプラズマ酸化及びプラズマ窒化は室温から５００℃程度までの広い温度範囲でほぼ同等の効果を得られる上に、酸化及び窒化の深さをプラズマの電子エネルギーによって制御できるため、酸化しやすい電極構造を有する容量素子であっても、該電極の機能を損なうことなく、下部電極１９の表面窒化処理や金属酸化物からなる容量絶縁膜２０に対する酸素補給を行なえる。従って、第１の実施形態に係る容量素子２２を、ＤＲＡＭ装置に適用すれば、該ＤＲＡＭ装置の高集積化及び微細化を一層促進することが可能となる。
【００８７】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００８８】
図４は本発明の第２の実施形態に係る容量素子を有する半導体装置の要部の断面構成を示している。図４において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００８９】
第２の実施形態は、第１の実施形態と比べて、下部電極１９と容量絶縁膜２０との間の界面層の構成が異なっているため、容量素子２２の製造方法として説明する。
【００９０】
図５（ａ）〜図５（ｃ）、図６（ａ）及び図６（ｂ）は本発明の第２の実施形態にる半導体装置の容量素子の製造方法であって、工程順の断面構成を容量素子の一部を拡大して示している。
【００９１】
まず、第２の層間絶縁膜１２の開口部の底面及び壁面上に、ＬＰ−ＣＶＤ法により、多結晶シリコンからなる下部電極１９を堆積する。その後、堆積された下部電極１９を高圧下にさらして、その表面にシリコン原子のマイグレーションを生じさせて多数のシリコン結晶粒を形成することにより、下部電極１９の表面を粗面化する、続いて、フッ化水素酸の水溶液により、下部電極１９の表面に形成されている自然酸化膜を除去する。
【００９２】
次に、図５（ａ）に示すように、急速熱処理装置（ＲＴＰ）により、下部電極１９に対して温度が約６００℃のアンモニア（ＮＨ3 ）雰囲気で光を照射しながら６０秒間の熱処理を行なう。これにより、下部電極１９の表面には、膜厚が約１．２ｎｍの熱窒化によるシリコン熱窒化膜１９ｃが形成される。ここで、雰囲気をアンモニアに代えて一酸化窒素（ＮＯ）を用いることも可能であるが、この場合は形成するシリコン熱窒化膜１９ｃの膜厚に応じて加熱温度及び加熱時間を調整する必要がある。
【００９３】
次に、図５（ｂ）に示すように、基板温度を４００℃、出力を約２５０Ｗ、窒素ガスの流量を約５００ｍｌ／ｍｉｎ（０℃、１ａｔｍ）及び圧力を約３０Ｐａとして、マグネトロンにより電子エネルギーが約１ｅＶの窒素プラズマ６２を生成し、生成した窒素プラズマ６２に、下部電極１９を２０秒間さらす。この窒素プラズマ６２により、下部電極１９にアンモニアにより形成された表面状態が不安定なシリコン熱窒化膜１９ｃが改質されて、表面状態が安定し且つ膜厚が約２ｎｍに増大したシリコン窒化膜１９ｂを得られる。
【００９４】
なお、低エネルギーの窒素プラズマ６２を生成するには、マグネトロンに限られず、誘導結合プラズマ、表面波プラズマ又はヘリコン波プラズマ等の、高プラズマ密度（＞１×１０10個／ｃｍ2 ）で且つ低エネルギー（０．５ｅＶ〜５ｅＶ）のプラズマ源であればよい。
【００９５】
次に、図５（ｃ）に示すように、ＭＯＣＶＤ法により、温度を約４７０℃とし、圧力を約３０Ｐａとし、タンタル源であるペンタエトキシタンタル（Ｔａ（ＯＣ2Ｈ5）5 ）と酸素（Ｏ2 ）とを混合して、シリコン酸化膜１９ａ及びシリコン窒化膜１９ｂが形成された下部電極１９の上に、膜厚が８ｎｍ〜１０ｎｍ程度の酸化タンタル（ＴａＯx ）からなる容量絶縁膜２０を形成する。ここで、下部電極１９の表面に形成された容量絶縁膜２０の下地層であるシリコン窒化膜１９ｂは、均質で且つ均一に窒化されているため、インキュベーションタイムが局所的にばらつくこともないので、下部電極１９の上に均一な膜厚の容量絶縁膜２０が形成される。続いて、基板温度を約４００℃、マグネトロンの出力を約６００Ｗ、酸素ガスの流量を約５００ｍｌ／ｍｉｎ（０℃、１ａｔｍ）及び圧力を約１０Ｐａとして、電子エネルギーが約３ｅＶの窒素プラズマ６２を生成し、生成した酸素プラズマ６３に容量絶縁膜２０を８０秒間さらすことにより、容量絶縁膜２０を構成する酸化タンタルに酸素を補給して酸素欠損を補う一方、該酸化タンタルに含まれる有機炭素を除去する。ここでは、電子エネルギーを３ｅＶとやや高く設定しているが、このエネルギー値は、前述したように、下部電極１９のシリコン結晶粒同士の隙間にまで十分に到達する程度のエネルギーである。
【００９６】
次に、図６（ａ）に示すように、急速熱処理装置（ＲＴＰ）により、酸素補給を施された容量絶縁膜２０に対して、温度が約８００℃の酸素雰囲気で光を照射しながら９０秒間の熱処理を行なうことにより、成膜直後には非晶質状態にある酸化タンタルの多結晶化を図る。これにより、容量絶縁膜２０を構成する酸化タンタルは結晶化される結果、その誘電率の値が回復され且つリーク電流が低減されるようになる。
【００９７】
なお、窒素プラズマ６２は、窒素（Ｎ2 ）ガス又は窒素（Ｎ2 ）にヘリウム（Ｈｅ）若しくはアルゴン（Ａｒ）を加えた混合ガスを用いて生成し、酸素プラズマ６３は、酸素（Ｏ2 ）ガス又は酸素（Ｏ2 ）にクリプトン（Ｋｒ）を加えた混合ガスを用いて生成すると良い。
【００９８】
次に、図６（ｂ）に示すように、ＣＶＤ法により、約６３０℃の温度で四塩化チタン（ＴｉＣｌ4 ）とアンモニア（ＮＨ3 ）とを原料として、容量絶縁膜２０の上に膜厚が約３０ｎｍの窒化チタンからなる上部電極２１を形成する。
【００９９】
以上説明したように、第２の実施形態は第１の実施形態とは異なり、酸化タンタルからなる容量絶縁膜２０の下地層（界面層）がシリコン窒化膜１９ｂのみからなり、シリコン酸化膜１９ａを含んでいない。第１の実施形態に係るシリコン酸化膜１９ａはあくまで容量絶縁膜２０のリーク電流を制御するためのものであり、従って、シリコン酸化膜１９ａに代えて直接にシリコン熱窒化膜１９ｃを下地層とすることは可能である。
【０１００】
但し、シリコン熱窒化膜１９ｃを下地層として用いる場合は、該シリコン熱窒化膜１９ｃをシリコン酸化膜１９ａ程には厚く形成することが困難であるため、膜厚の制御によってリーク電流を抑制できる範囲には限界がある。また、電子の注入に対するポテンシャル障壁としての機能もシリコン酸化膜１９ａと比べれば低い。
【０１０１】
しかしながら、第２の実施形態に係るシリコン窒化膜１９ｂは、容量絶縁膜２０のリーク電流を低減できる効果と、容量絶縁膜２０を堆積する前の表面安定化の効果とは十分に備えており、リーク電流を比較的に広範囲に調整できるという点を除いては、低リーク電流で且つ高誘電率の酸化タンタルを形成することは可能である。
【０１０２】
とりわけ、第２の実施形態においては、誘電率が低いシリコン酸化膜１９ａが容量絶縁膜２０の直下に設けられず、酸化シリコンよりも誘電率が高いシリコン窒化膜１９ｂが設けられているため、容量素子２２自体の容量値は第１の実施形態と比べて高い値を得ることができる。
【０１０３】
また、第２の実施形態においては、粗面化された多結晶シリコンからなる下部電極１９に対して、図５（ａ）に示したＲＴＮ（急速熱窒化）処理による熱窒化処理と、図５（ｂ）に示した低エネルギーの窒素プラズマによるプラズマ窒化処理とを組み合わせている。すなわち、熱窒化処理により、下地層が複雑な表面形状であっても、極めてコンフォーマルなシリコン窒熱化膜１９ｃを形成することができるという効果を有する。
【０１０４】
これに対し、プラズマ窒化処理は、窒素ラジカルを低エネルギー化することにより、複雑な表面形状をコンフォーマルに窒化することは可能ではあるものの、理想的な熱窒化処理と比べると、得られる窒化膜の完全性においては熱窒化処理に優位性が認められる。このように、熱窒化処理による窒化膜の形成は、複雑な電極形状に対してもコンフォマリティがある。
【０１０５】
従って、第２の実施形態においては、熱窒化処理を施した後、さらに低エネルギーのプラズマ窒化処理を施すため、シリコン熱窒化膜１９ｃはその膜厚が増大して２ｎｍ程度となり且つ表面状態が安定化したシリコン窒化膜１９ｂに変わる。
【０１０６】
また、第２の実施形態においては、プラズマ窒化処理のみでは、下部電極１９のシリコン結晶粒の陰の部分に窒素ラジカルが到達できない部分があったとしても、当該部分はあらかじめ熱窒化されているため、当該部分がリーク電流のウィークスポットになることはない。すなわち、熱窒化処理とプラズマ窒化処理とが互いに補間する関係にある。とりわけ、アンモニア雰囲気による熱窒化処理後には窒化膜の表面には水素が残留しており、この状態で長時間放置すると表面状態が変質する。また、窒化雰囲気に一酸化窒素（ＮＯ）を用いた場合でも該雰囲気には酸素を含むため、得られる熱窒化膜は完全な窒化膜とはならない。このため、熱窒化処理の後にプラズマ窒化を行なうことにより、下部電極１９の表面状態を安定化できるため、下部電極１９の上に均一な酸化タンタルを堆積することができるようになる。
【０１０７】
第２の実施形態においては、熱酸化や熱窒化と比べて、低エネルギーのプラズマ酸化及びプラズマ窒化を用いており、これらの熱酸化や熱窒化に近いコンフォマリティを得られる一方で、プラズマ処理はエネルギーを持った粒子による反応であるため、成膜対象の表面形状が複雑な３次元構造を有している場合には、酸化や窒化の完全性は熱酸化や熱窒化と比べて劣ることは否めない。
【０１０８】
形状が３次元構造で且つ表面が粗面化された下部電極１９には、ウィークスポットが低確率といえども生じる可能性があるため、第２の実施形態においては、より確実にコンフォーマルな処理を実現できる熱窒化を組み合わせている。但し、この熱窒化処理を実施しなくとも、成膜後の容量絶縁膜２０に対して行なう酸素補給と結晶化とを図る酸化性の熱処理時に、界面層であるシリコン窒化膜１９ｂと下部電極１９との間に従来のようなシリコン酸化膜が形成されなくなるため、容量素子２２における容量値の低減を防ぐという効果は得られるので、プラズマ窒化処理の前の熱窒化処理は必ずしも必須の処理ではない。
【０１０９】
一方、第１の実施形態においては、下部電極１９に対する熱酸化及び熱窒化は行なってはいないが、プラズマ酸化処理とプラズマ窒化処理とを連続して行なっているため、互いのウィークスポットが補間されて消滅すると考えられる。
【０１１０】
なお、第２の実施形態と異なり、最初の熱窒化に代えて熱酸化を行ない、その後プラズマ窒化を行なうという組み合わせは、前述したように、熱酸化は熱窒化と異なり、高濃度にドープされた多結晶シリコンの表面に均一で且つ薄い酸化膜を形成することが困難であるため適用できない。
【０１１１】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【０１１２】
図７は本発明の第３の実施形態に係る容量素子を有する半導体装置の要部の断面構成を示している。図７において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【０１１３】
第３の実施形態は、第１の実施形態とは、容量絶縁膜２０を積層構造とする点が異なっているため、容量素子２２の製造方法として説明する。
【０１１４】
図５（ａ）〜図５（ｃ）、図６（ａ）及び図６（ｂ）は本発明の第２の実施形態にる半導体装置の容量素子の製造方法であって、工程順の断面構成を容量素子の一部を拡大して示している。
【０１１５】
まず、第２の層間絶縁膜１２の開口部の底面及び壁面上に、減圧化学的気相堆積（ＬＰ−ＣＶＤ）法により、多結晶シリコンからなる下部電極１９を堆積する。その後、堆積された下部電極１９を高圧下にさらして、その表面にシリコン原子のマイグレーションを生じさせて多数のシリコン結晶粒を形成することにより、下部電極１９の表面を粗面化する、続いて、フッ化水素酸の水溶液により、下部電極１９の表面に形成されている自然酸化膜を除去する。
【０１１６】
次に、図８（ａ）に示すように、半導体基板１１を約４００℃に加熱した状態で、電子エネルギーが約１．５ｅＶの低エネルギーの酸素プラズマ６１を生成し、粗面化された下部電極１９の表面を、酸素プラズマ６１により生成された酸素ラジカルＯ* に２０秒間さらす。ここで、酸素プラズマ６１は、マグネトロンにより、例えば、酸素ガスの流量を約４００ｍｌ／ｍｉｎ（０℃、１ａｔｍ）とし、圧力を約１０Ｐａとし、出力を約４００Ｗとして生成する。これにより、下部電極１９の表面には厚さが約２ｎｍのシリコン酸化膜１９ａが形成される。
【０１１７】
次に、図８（ｂ）に示すように、酸素プラズマ６１を生成したチャンバと同一のチャンバをそのまま用いるか又は他のチャンバに半導体基板１１を移動した後、基板温度を４００℃、出力を約２５０Ｗ、窒素ガスの流量を約５００ｍｌ／ｍｉｎ（０℃、１ａｔｍ）及び圧力を約３０Ｐａとして、マグネトロンにより電子エネルギーが約１ｅＶの窒素プラズマ６２を生成し、生成した窒素プラズマ６２に下部電極１９を２０秒間さらす。これにより、下部電極１９の表面に形成されていたシリコン酸化膜１９ａの少なくとも表面及びその近傍がシリコン窒化膜１９ｂに改質される。
【０１１８】
次に、図８（ｃ）に示すように、ＭＯＣＶＤ法により、温度を約４７０℃とし、圧力を約３０Ｐａとし、タンタル源であるペンタエトキシタンタル（Ｔａ（ＯＣ2Ｈ5）5 ）と酸素（Ｏ2 ）とを混合して、シリコン酸化膜１９ａ及びシリコン窒化膜１９ｂが形成された下部電極１９の上に、膜厚が約３ｎｍの酸化タンタル（ＴａＯx ）からなる第１容量膜２０ａを形成する。続いて、基板温度を約４００℃、マグネトロンの出力を約４００Ｗ、酸素ガスの流量を約２５ｍｌ／ｍｉｎ（０℃、１ａｔｍ）、クリプトン（Ｋｒ）ガスの流量を約３７５ｍｌ／ｍｉｎ（０℃、１ａｔｍ）及び圧力を約３０Ｐａとして、電子エネルギーが約３ｅＶの酸素プラズマ６４を生成し、生成した酸素プラズマ６４に第１容量膜２０ａを７０秒間さらすことにより、第１容量膜２０ａを構成する酸化タンタルに酸素を補給して酸素欠損を補う一方、該酸化タンタルに含まれる有機炭素を除去する。このように、窒素プラズマ６４にクリプトンを添加することにより、より多くの酸素ラジカルＯ* が生成される。但し、クリプトンを添加しない酸素ガスのみによる酸素プラズマ６４を用いても、第１容量膜２０ａに対する酸素補給は可能ではあるが、クリプトンを添加することにより、より効率が高い酸素補給を実現できる。従って、この１回目の第１容量膜２０ａへの酸素補給により、膜厚が３ｎｍの第１容量膜２０ａには表面からシリコン酸化膜１９ｂとの界面付近にまで十分に酸素が補給される。
【０１１９】
次に、図８（ｄ）に示すように、ＭＯＣＶＤ法により、温度を４７０℃とし、圧力を３０Ｐａとし、タンタル源であるペンタエトキシタンタル（Ｔａ（ＯＣ2Ｈ5）5 ）と酸素（Ｏ2 ）とを混合して、第１容量膜２０ａの上に、膜厚が約３ｎｍの酸化タンタル（ＴａＯx ）からなる第２容量膜２０ｂを形成する。続いて、基板温度を４００℃、マグネトロンの出力を約４００Ｗ、酸素ガスの流量を約２５ｍｌ／ｍｉｎ（０℃、１ａｔｍ）、クリプトン（Ｋｒ）ガスの流量を約３７５ｍｌ／ｍｉｎ（０℃、１ａｔｍ）及び圧力を約３０Ｐａとして、電子エネルギーが約３ｅＶの酸素プラズマ６４を生成し、生成した酸素プラズマ６４に第２容量膜２０ｂを７０秒間さらすことにより、第２容量膜２０ｂを構成する酸化タンタルに酸素を補給して酸素欠損を補う一方、該酸化タンタルに含まれる有機炭素を除去する。この２回目の第２容量膜２０ｂへの酸素補給により、膜厚が３ｎｍの第２容量膜２０ｂには表面から第１容量膜２０ａとの界面付近にまで十分に酸素が補給される。これは、各容量膜２０ａ、２０ｂの１層当たりの膜厚と、酸化プラズマ６４による酸素ラジカルＯ* の到達の深さとがほぼ等しいからである。
【０１２０】
第３の実施形態においては、容量絶縁膜２０の設計膜厚を１０ｎｍに設定しているため、図９（ａ）に示すように、第２容量膜２０ｂの上に、膜厚が４ｎｍの酸化タンタルからなる第３容量膜２０ｃを形成する。続いて、形成された第３容量膜２０ｃを酸素プラズマ６４にさらして酸素補給を行なう。このように、第３の実施形態においては、容量絶縁膜２０が設計膜厚になるまで、１層ごとの酸素補給の確実性を考慮して、１層当たりの容量膜２０ａ、２０ｂ及び２０ｃの膜厚を２ｎｍ〜４ｎｍとして積層構造としている。
【０１２１】
ここで、積層構造における第１容量膜２０ａの膜厚は、第２容量膜２０ｂ以降の膜厚と比べて、同等か又はそれ以下とすることが好ましい。これは、最下層に位置する第１容量膜２０ａには、酸素補給による酸素が基本的に到達しにくいため、膜厚をあらかじめ小さくして十分に酸素が補給されるようにするためである。第３の実施形態においては、容量膜２０ａ、２０ｂ及び２０ｃの各膜厚をプラズマ酸化による酸素ラジカルＯ* が十分に到達し得る膜厚としている。しかしながら、量産時においては、容量絶縁膜２０を形成するのに、３回かそれ以上に分けて成膜し、プラズマ酸化を繰り返すことは、却って非効率となる場合も想定される。従って、プロセスの効率を優先するような場合は、最も酸素補給が重要であり、その後の工程で酸素補給が行なわれにくい第１容量膜２０ａの膜厚のみを２ｎｍ〜４ｎｍ程度に薄く成膜し、第２容量膜２０ｂの膜厚は比較的に厚く、すなわち設計膜厚と第１容量膜２０ａの膜厚との差分の値としてもよい。例えば、設計膜厚が１０ｎｍの容量絶縁膜２０を形成する場合には、第１容量膜２０ａの膜厚を３ｎｍとし、プラズマ酸化を行なった後、第２容量膜２０ｂの膜厚を７ｎｍとする。但し、いうまでもなく各容量膜２０、２０ｂの膜厚の組み合わせは上記の組み合わせに限られないが、膜厚が７ｎｍの第２容量膜２０ｂに対しては、後工程における急速熱酸化（ＲＴＯ）等により、表面側から酸素補給も行なわれるため、リーク電流特性及び誘電率の維持は可能である。しかしながら、得られる容量素子２２により優れた素子特性を望む場合は、プラズマ酸化による酸素ラジカルが各容量膜ごとに十分に到達する膜厚に分けて積層することが好ましい。
【０１２２】
次に、図９（ｂ）に示すように、急速熱処理装置（ＲＴＰ）により、積層された容量絶縁膜２０に対して、温度が約８００℃の酸素雰囲気で光を照射しながら９０秒間の熱処理を行なうことにより、成膜直後には非晶質状態にある酸化タンタルの多結晶化を図る。
【０１２３】
次に、図９（ｃ）に示すように、ＣＶＤ法により、約６３０℃の温度で四塩化チタン（ＴｉＣｌ4 ）とアンモニア（ＮＨ3 ）とを原料として、容量絶縁膜２０の上に膜厚が約３０ｎｍの窒化チタンからなる上部電極２１を形成する。
【０１２４】
以下、第１〜第３の各実施形態により得られるＭＩＳ型の容量素子の物理特性を比較する。まず、各実施形態に係る容量素子の製造方法を再掲する。第１の実施形態は、容量絶縁膜２０と下部電極１９との間で容量絶縁膜２０の下地層となる界面層を、低エネルギーの酸素プラズマによるシリコン酸化膜１９ａとその表面側に低エネルギーの窒素プラズマにより形成されたシリコン窒化膜１９ｂとにより構成する。第２の実施形態は、容量絶縁膜２０の下地層となる界面層を、熱窒化によるシリコン熱窒化膜１９ｃを形成した後に、該シリコン熱窒化膜１９ｃを低エネルギーの窒素プラズマによりシリコン窒化膜１９ｂに改質する。第３の実施形態は、第１の実施形態に係る構成に、容量絶縁膜２０を酸素補給が十分に行なえる膜厚に分けた積層構造とする構成を付加する。
【０１２５】
次に、図１０に第１〜第３の各実施形態及び従来例により得られた容量素子の容量絶縁膜の酸化膜換算膜厚を示す。ここで、酸化膜換算膜厚（Ｔeq）とは、測定で得られた静電容量から計算した容量絶縁膜の膜厚であって、その際、誘電率にシリコン酸化膜（ＳｉＯ2 ）の誘電率である３．９を用いて計算する。すなわち、シリコン酸化膜を用いて同一の静電容量値を得るには、どれだけの膜厚が必要かを示す指標であり、界面層を含めた容量絶縁膜の誘電率が大きい程、酸化膜換算膜厚は小さくなる。なお、ここでは、従来例及び各実施形態の共に、酸化タンタルからなる容量絶縁膜の膜厚は１０ｎｍとしている。図１０から分かるように、各酸化膜換算膜厚は、第２の実施形態の場合が最も小さく、次いで、第１の実施形態及び第３の実施形態の順で微増する。これに対し、従来例の場合の酸化膜換算膜厚は大きい値を示している。これは、従来例においては、容量絶縁膜１０９の界面層であるシリコン熱窒化膜１０８ａをオゾンによりアニールする際に酸化剤が透過し、シリコン熱窒化膜１０８ａの下側にシリコン酸化膜１０８ｂが形成されていることによる。
【０１２６】
次に、図１１に第１〜第３の各実施形態及び従来例により得られた容量素子の容量絶縁膜のリーク電流の各値を示す。容量絶縁膜を流れるリーク電流値は、該容量絶縁膜の膜厚が大きいほど小さくなる。図１１に示すように、従来例の場合が最もリーク電流値は小さく、次いで、第３の実施形態、第１の実施形態及び第２の実施形態の順で増大する。この結果は、図１０に示した酸化膜換算膜厚から考えて当然のことである。なぜなら、容量素子におけるリーク電流値は、通常、小さい程好ましいという訳ではなく、所定の基準値以下であれば問題は生じない。図１１には基準リーク電流値（１ｆＡ／ｃｅｌｌ）を表示しており、この基準リーク電流値よりもリーク電流値が小さければ、酸化膜換算膜厚の結果の方がより重要である。
【０１２７】
次に、図１２に第１〜第３の各実施形態及び従来例により得られた容量素子における０．１％の絶縁破壊寿命の推定値を示す。図１２に示すように、１２５℃の雰囲気にさらされた複数の容量素子のうち０．１％の容量素子に絶縁破壊が生じる絶縁破壊寿命は、第３の実施形態、第１の実施形態、第２の実施形態及び従来例の順に短くなることが分かる。
【０１２８】
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。
【０１２９】
図１３は本発明の第４の実施形態に係る容量素子を有する半導体装置の要部の断面構成を示している。図１３において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【０１３０】
図１３に示すように、第４の実施形態に係る容量素子３４は、第２の層間絶縁膜１８の開口部の底面及び側面に形成され、アクセストランジスタの一方のソースドレイン領域１５と接続されたストレージノードとなる下部電極３１が窒化チタン（ＴｉＮ）からなり、該下部電極３１の上には、膜厚が約６ｎｍの酸化タンタルからなる容量絶縁膜３２と、膜厚が約２０ｎｍの窒化チタンからなる上部電極３３とが順次形成され、いわゆるＭＩＭ型の容量素子を構成している。
【０１３１】
なお、下部電極３１及び上部電極３３には、窒化チタンに代えて、窒化タンタル又は窒化タングステンを用いてもよく、また、容量絶縁膜３２には、酸化タンタルに代えて、酸化ハフニウムを用いてもよい。
【０１３２】
以下、前記のように構成された半導体装置の容量素子の製造方法について図面を参照しながら説明する。
【０１３３】
図１４（ａ）〜図１４（ｄ）は本発明の第４の実施形態に係る半導体装置の容量素子の製造方法であって、工程順の断面構成を容量素子の一部を拡大して示している。
【０１３４】
まず、例えば原子層堆積（ＡＬＤ）法により、第２の層間絶縁膜１２の開口部の底面及び壁面上に、４５０℃の温度でチタン源である四塩化チタン（ＴｉＣｌ4 ）と窒素源であるアンモニア（ＮＨ3 ）との各原料ガスを交互に導入して、第２の層間絶縁膜１８の開口部の底面及び壁面上に、膜厚が約２０ｎｍの窒化チタンからなる有底筒状の下部電極３１を形成する。
【０１３５】
次に、図１４（ａ）に示すように、基板温度を４００℃、出力を約２５０Ｗ、窒素ガスの流量を約３００ｍｌ／ｍｉｎ（０℃、１ａｔｍ）及び圧力を約３０Ｐａとして、マグネトロンにより電子エネルギーが約１ｅＶの窒素プラズマ６５を生成し、生成した窒素プラズマ６５に下部電極３１を１０秒間さらす。これにより、下部電極３１の表面及びその近傍には窒素が導入された窒素リッチ層３１ａが形成される。この窒素リッチ層３１ａは、窒素が導入される前と比べて表面状態が安定となるため、次工程の酸化タンタルからなる容量絶縁膜３２を形成する際にも、窒素リッチ層３１ａの表面は酸化されることがない。
【０１３６】
次に、図１４（ｂ）に示すように、ＭＯＣＶＤ法により、温度を約４００℃とし、圧力を約３０Ｐａとし、タンタル源であるペンタエトキシタンタル（Ｔａ（ＯＣ2Ｈ5）5 ）と酸素（Ｏ2 ）とを混合して、窒素リッチ層３１ａが形成された下部電極３１の上に、膜厚が約３ｎｍの酸化タンタル（ＴａＯx ）からなる第１容量膜３２ａを形成する。続いて、基板温度を約４００℃、マグネトロンの出力を約３００Ｗ、酸素ガスの流量を約２５ｍｌ／ｍｉｎ（０℃、１ａｔｍ）、クリプトン（Ｋｒ）ガスの流量を約３７５ｍｌ／ｍｉｎ（０℃、１ａｔｍ）及び圧力を約３０Ｐａとして、電子エネルギーが約１ｅＶの酸素プラズマ６６を生成し、生成された酸素ラジカルＯ* に第１容量膜３２ａを７０秒間さらすことにより、第１容量膜３２ａを構成する酸化タンタルに酸素を補給して酸素欠損を補う一方、該酸化タンタルに含まれる有機炭素を除去する。なお、電子エネルギーが１ｅＶ程度の低エネルギーの酸素ラジカルＯ* は酸化タンタルには表面から３ｎｍ程度の深さにまでしか到達せず、従って、ここでは、第１容量膜３２ａの膜厚を３ｎｍ程度に設定しているため、第１容量膜３２ａには酸素補給が十分に行なえると共に、下部電極３１と第１容量膜３２ａとの界面層である窒素リッチ層３１ａ及び下部電極３１を酸化することはない。
【０１３７】
従来は、成膜後の容量絶縁膜に対して、オゾンや酸素プラズマを用いて酸素補給を行なっているが、前述したように、オゾンは非常に活性であり、下地層である下部電極をも酸化してしまう。また、一般の酸素プラズマ処理もエネルギーが高いため、下部電極にまでイオンが到達し、下部電極が酸化してしまう。
【０１３８】
第４の実施形態においては、酸化タンタルからなる第１容量膜３２ａに対して、１ｅＶ程度の低エネルギーの酸素ラジカルを用いて酸化を行なうため、酸化タンタルに酸素を効率的に補給する一方、３ｎｍよりも深い位置にある下部電極３１には到達しないので、該下部電極３１を酸化することはない。また、第１容量膜３２ａを堆積するよりも前に、下部電極３１を窒素プラズマ６５にさらすことよって、下部電極３１の表面に窒素リッチ層３１ａを形成しているため、該窒素リッチ層３１ａによっても酸化が抑制されることになる。
【０１３９】
次に、図１４（ｃ）に示すように、ＭＯＣＶＤ法により、第１容量膜３２ａと同一の堆積条件で、第１容量膜３２ａの上に膜厚が約３ｎｍの酸化タンタルからなる第２容量膜３２ｂを形成する。続いて、形成された第２容量膜３２ｂを、１回目と同一の生成条件で生成された酸素プラズマ６６に６０秒間さらすことにより、第２容量膜３２ｂに対して酸素補給と有機炭素の除去とを行なう。これにより、第１容量膜３２ａ及び第２容量膜３２ｂが積層されてなる容量絶縁膜３２が形成される。
【０１４０】
なお、低エネルギーの窒素プラズマ６５及び酸素プラズマ６６を生成するには、マグネトロンに限られず、誘導結合プラズマ、表面波プラズマ又はヘリコン波プラズマ等の、高プラズマ密度（＞１×１０10個／ｃｍ2 ）で且つ低エネルギー（０．５ｅＶ〜５ｅＶ）のプラズマ源であればよい。
【０１４１】
また、第４の実施形態においては、酸素プラズマ６６による酸素補給を４００℃の温度下で行なったが、これに限られず、室温で酸素補給を行なってもほぼ同様の効果を得られる。第４の実施形態においては、各容量膜３２ａ、３２ｂの堆積温度を４００℃に設定しているため、同一の温度を採用している。前述したように、この状態では堆積後の酸化タンタルは非晶質であり、リーク電流特性及び誘電率の値も共に十分な値を示さない。しかしながら、金属又は金属窒化物からなる下部電極３１の上に金属酸化物からなる容量絶縁膜３２を形成するＭＩＭ型の容量素子３４が必要とされる集積回路装置においては、サーマルバジェットをできる限り低減する必要があり、容量素子３４に対する熱処理量は５００℃以下が要求される。従って、ここでは、容量絶縁膜３２を非晶質のままで用いている。
【０１４２】
次に、図１４（ｄ）に示す工程においては、成膜温度が５００℃を超えるＣＶＤ法に代えて、４００℃の温度で四塩化チタンとアンモニアとを容量絶縁膜３２の上に交互に導入し、所定の膜厚になるまで繰り返すＡＬＤ法により、膜厚２０ｎｍの窒化チタンからなる上部電極３３を上部セルプレート電極として堆積する。
【０１４３】
なお、第４の実施形態においても、サーマルバジェットに余裕がある集積回路装置の場合には、容量絶縁膜３３の形成後に、急速熱処理装置（ＲＴＰ）により、温度が７００℃の窒素雰囲気で１分間程度の熱処理を行なえば、容量絶縁膜３３を構成する酸化タンタルに結晶化が起こり、リーク電流の低減及び誘電率の増大を図ることができる。
【産業上の利用可能性】
【０１４４】
本発明に係る半導体装置の製造方法は、下部電極と容量絶縁膜との界面に形成される界面層の厚さを制御でき、また、成膜直後には酸素の欠損が生じる金属酸化物からなる容量絶縁膜に対しても酸素の補給を確実に行なえるため、容量素子に高い静電容量、低リーク特性及び高信頼性を有する容量素子を実現することができ、ＭＩＳ構造又はＭＩＭ構造を有する容量素子、特に、メモリセルを構成する容量素子を備えた半導体装置等として有用である。
【図面の簡単な説明】
【０１４５】
【図１】本発明の第１の実施形態に係る容量素子を有する半導体装置の要部を示す構成断面図である。
【図２】（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法であって、容量素子の一部を拡大した工程順の構成断面図である。
【図３】（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法であって、容量素子の一部を拡大した工程順の構成断面図である。
【図４】本発明の第２の実施形態に係る容量素子を有する半導体装置の要部を示す構成断面図である。
【図５】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法であって、容量素子の一部を拡大した工程順の構成断面図である。
【図６】（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の製造方法であって、容量素子の一部を拡大した工程順の構成断面図である。
【図７】本発明の第３の実施形態に係る容量素子を有する半導体装置の要部を示す構成断面図である。
【図８】（ａ）〜（ｄ）は本発明の第３の実施形態に係る半導体装置の製造方法であって、容量素子の一部を拡大した工程順の構成断面図である。
【図９】（ａ）〜（ｃ）は本発明の第３の実施形態に係る半導体装置の製造方法であって、容量素子の一部を拡大した工程順の構成断面図である。
【図１０】本発明の第１〜第３の実施形態及び従来例に係る半導体装置の容量素子における酸化膜換算膜厚を表わすグラフである。
【図１１】本発明の第１〜第３の実施形態及び従来例に係る半導体装置の容量素子におけるリーク電流を表わすグラフである。
【図１２】本発明の第１〜第３の実施形態及び従来例に係る半導体装置の容量素子における０．１％絶縁破壊寿命を表わすグラフである。
【図１３】本発明の第４の実施形態に係る容量素子を有する半導体装置の要部を示す構成断面図である。
【図１４】（ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法であって、容量素子の一部を拡大した工程順の構成断面図である。
【図１５】従来の容量素子を有する半導体装置の要部を示す構成断面図である。
【図１６】（ａ）〜（ｃ）は従来の半導体装置の製造方法であって、容量素子の一部を拡大した工程順の構成断面図である。
【図１７】（ａ）及び（ｂ）は従来の半導体装置の製造方法であって、容量素子の一部を拡大した工程順の構成断面図である。
【符号の説明】
【０１４６】
１１    半導体基板
１２    素子分離絶縁膜
１３    ゲート絶縁膜
１４    ゲート電極
１５    ソースドレイン領域
１６    第１の層間絶縁膜
１７    コンタクトプラグ
１８    第２の層間絶縁膜
１９    下部電極（第１の電極）
１９ａ  シリコン酸化膜（界面層）
１９ｂ  シリコン窒化膜（界面層）
１９ｃ  シリコン熱窒化膜
２０    容量絶縁膜
２０ａ  第１容量膜
２０ｂ  第２容量膜
２０ｃ  第３容量膜
２１    上部電極（第２の電極）
２２    容量素子
３１    下部電極（第１の電極）
３１ａ  窒素リッチ層
３２    容量絶縁膜
３２ａ  第１容量膜
３２ｂ  第２容量膜
３３    上部電極（第２の電極）
３４    容量素子
６１    酸素プラズマ
６２    窒素プラズマ
６３    酸素プラズマ
６４    酸素プラズマ
６５    窒素プラズマ
６６    酸素プラズマ
【図１】
2005150228.tif 000003
【図２】
2005150228.tif 000004
【図３】
2005150228.tif 000005
【図４】
2005150228.tif 000006
【図５】
2005150228.tif 000007
【図６】
2005150228.tif 000008
【図７】
2005150228.tif 000009
【図８】
2005150228.tif 000010
【図９】
2005150228.tif 000011
【図１０】
2005150228.tif 000012
【図１１】
2005150228.tif 000013
【図１２】
2005150228.tif 000014
【図１３】
2005150228.tif 000015
【図１４】
2005150228.tif 000016
【図１５】
2005150228.tif 000017
【図１６】
2005150228.tif 000018
【図１７】
2005150228.tif 000019