(57)【要約】【課題】  本発明は、ＶｉｎとＶｏｕｔの入出力特性のバラツキを抑制するソースフォロワ回路の提供を課題とする。【解決手段】  本発明のソースフォロワ回路は、トランジスタと、プリチャージ電源と、トランジスタのゲート電極に一端が接続された容量素子と、トランジスタのゲート電極とプリチャージ電源の間に設けられた第１のスイッチ素子と、容量素子の他端とトランジスタのソース電極の間に設けられ、第１のスイッチ素子の開閉動作に連動する第２のスイッチ素子と、容量素子の他端と信号源の間に設けられ、第１及び第２のスイッチ素子の開閉動作に対して反転動作を行う第３のスイッチ素子とを有する。そして、プリチャージ電源は可変電源であることを特徴とする。【選択図】  図１
2005266365.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタと、プリチャージ電源と、前記トランジスタのゲート電極に一端が接続された容量素子と、
前記トランジスタのゲート電極と前記プリチャージ電源の間に設けられた第１のスイッチ素子と、
前記容量素子の他端と前記トランジスタのソース電極の間に設けられ、前記第１のスイッチ素子の開閉動作に連動する第２のスイッチ素子と、
前記容量素子の他端と信号源の間に設けられ、前記第１及び前記第２のスイッチ素子の開閉動作に対して反転動作を行う第３のスイッチ素子とを有し、
前記プリチャージ電源は可変電源であることを特徴とするソースフォロワ回路。
【請求項２】
トランジスタと、プリチャージ電源と、オフセット電源と、容量素子と、
前記トランジスタのゲート電極と前記プリチャージ電源の間に設けられた第１のスイッチ素子と、
前記容量素子の他端と前記トランジスタのソース電極の間に設けられ、前記第１のスイッチ素子の開閉動作に連動する第２のスイッチ素子と、
前記トランジスタのゲート電極と前記容量素子の一端の間に設けられ、前記第１及び前記第２のスイッチ素子の開閉動作に対して反転動作を行う第３のスイッチ素子と、
前記容量素子の一端と信号源の間に設けられた第４のスイッチ素子と、
前記容量素子の他端と前記オフセット電源との間に設けられ、前記第４のスイッチ素子の開閉動作に対して反転動作を行う第５のスイッチ素子とを有し、
前記プリチャージ電源は可変電源であることを特徴とするソースフォロワ回路。
【請求項３】
オペアンプと、プリチャージ電源と、前記オペアンプの非反転入力端子に一端が接続された容量素子と、
前記オペアンプの非反転入力端子と前記プリチャージ電源の間に設けられた第１のスイッチ素子と、
前記容量素子の他端と前記オペアンプの反転入力端子の間に設けられ、前記第１のスイッチ素子の開閉動作に連動する第２のスイッチ素子と、
前記容量素子の他端と信号源の間に設けられ、前記第１及び前記第２のスイッチ素子の開閉動作に対して反転動作を行う第３のスイッチ素子とを有し、
前記プリチャージ電源は可変電源であることを特徴とするボルテージフォロワ回路。
【請求項４】
オペアンプと、プリチャージ電源と、オフセット電源と、容量素子と、
前記オペアンプの非反転入力端子と前記プリチャージ電源の間に設けられた第１のスイッチ素子と、
前記容量素子の他端と前記オペアンプの反転入力端子の間に設けられ、前記第１のスイッチ素子の開閉動作に連動する第２のスイッチ素子と、
前記オペアンプの非反転入力端子と前記容量素子の一端の間に設けられ、前記第１及び前記第２のスイッチ素子の開閉動作に対して反転動作を行う第３のスイッチ素子と、
前記容量素子の一端と信号源の間に設けられた第４のスイッチ素子と、
前記容量素子の他端と前記オフセット電源との間に設けられ、前記第４のスイッチ素子の開閉動作に対して反転動作を行う第５のスイッチ素子とを有し、
前記プリチャージ電源は可変電源であることを特徴とするボルテージフォロワ回路。
【請求項５】
請求項１又は請求項２に記載のソースフォロワ回路を含むことを特徴とする表示装置。
【請求項６】
請求項４又は請求項５に記載のボルテージフォロワ回路を含むことを特徴とする表示装置。
【請求項７】
トランジスタと、容量素子と、可変電源であるプリチャージ電源とを有し、
前記プリチャージ電源により前記容量素子の一端にプリチャージ電位を入力し、
前記容量素子の他端に入力電位を入力して、前記容量素子の一端を前記入力電位から前記トランジスタのゲート・ソース間電位を引いた電位にすると共に、前記トランジスタのソース電極から出力電位を出力することを特徴とするソースフォロワ回路の駆動方法。
【請求項８】
トランジスタと、プリチャージ電源と、容量素子と、オフセット電源とを有し、
前記プリチャージ電源により前記トランジスタのゲート電極にプリチャージ電位を入力すると共に、前記容量素子の一端に入力電位を入力し、
前記トランジスタのゲート電極に入力電位を入力し、
前記オフセット電源により前記容量素子の他端にオフセット電位を入力し、前記容量素子の一端の電位を前記オフセット電位と前記入力電位と前記トランジスタのソース・ドレイン間電位の和から、前記プリチャージ電位を引いた電位にすると共に、前記トランジスタのソース電極から出力電位を出力することを特徴とするソースフォロワ回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソースフォロワ回路及びその駆動方法、ボルテージフォロワ回路、表示装置に関する。
【背景技術】
【０００２】
トランジスタのドレイン電極を一定電位にし、ゲート電極に入力電位（以下Ｖｉｎと略記することがある）を入力して、ソース電極から出力電位（以下Ｖｏｕｔと略記することがある）を取り出す回路は、ソース電極の電位がＶｉｎの変化についていくことから、ソースフォロワ回路とよばれる。ソースフォロワ回路は、トランジスタにより構成されるが、そのトランジスタの閾値電圧にバラツキが生じていると、Ｖｏｕｔにバラツキが生じる。そこで、トランジスタの閾値電圧のバラツキを補正するために、オフセットキャンセルを高精度に行う回路がある（特許文献１参照）。
【特許文献１】特開平１１−７３１６５号公報（第１頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記の特許文献１におけるソースフォロワ回路は、トランジスタの閾値電圧のバラツキを補正することができるが、ＶｉｎとＶｏｕｔの入出力特性のバラツキを補正することができない。入出力特性の傾きのバラツキは、Ｖｉｎ１＝５Ｖ、Ｖｉｎ２＝０Ｖ、Ｖｉｎ３＝１０Ｖ、Ｖｐｒｅが５Ｖの条件下におけるグラフからも明らかである（図８（Ａ）参照）。なお、Ｖｉｎ２〜Ｖｉｎ１の範囲の入力電位と、Ｖｉｎ１〜Ｖｉｎ３の範囲の入力電位は、互いに極性が反転した関係にある（図８（Ｂ）参照）。このように、互いに極性が反転した関係にある信号は、フレーム反転、行反転、列反転、ドット反転などの駆動方式を採用した場合に用いる信号である。また、Ｖｐｒｅは、通常、Ｖｉｎ２〜Ｖｉｎ３の中心の電位に固定する。従って、上記の条件では、Ｖｐｒｅは、０〜１０Ｖの中心の電位である５Ｖに固定する。
【０００４】
ソースフォロワ回路の出力であるＶｏｕｔをデータ信号として用いる場合、（Ｖｉｎ１＋Ｖｉｎ２）／２＝Ｖｉｎ４と、（Ｖｉｎ１＋Ｖｉｎ３）／２＝Ｖｉｎ５の入力電位は、中間調を表現するデータ信号である。しかしながら、Ｖｉｎ４、Ｖｉｎ５を入力したときの出力であるＶｏｕｔ４、Ｖｏｕｔ５にはバラツキが生じている。このように、バラツキが生じた出力電位を用いて中間調の表現を行うと、フリッカやランダム縞などの表示妨害が生じてしまう。一方、Ｖｉｎ１、Ｖｉｎ３を入力したときの出力であるＶｏｕｔ１、Ｖｏｕｔ３にもバラツキが生じているが、Ｖｉｎ１、Ｖｉｎ３の入力電位は白又は黒の表現を行う。従って、表示妨害は視認されにくい。
【０００５】
上記の実情を鑑み、本発明は、ＶｉｎとＶｏｕｔの入出力特性のバラツキを抑制するソースフォロワ回路及びその駆動方法、ボルテージフォロワ回路の提供を課題とする。また、フリッカやランダム縞などの表示妨害を抑制する表示装置の提供を課題とする。
【課題を解決するための手段】
【０００６】
本発明のソースフォロワ回路は、トランジスタと、プリチャージ電源と、トランジスタのゲート電極に一端が接続された容量素子と、トランジスタのゲート電極とプリチャージ電源の間に設けられた第１のスイッチ素子と、容量素子の他端とトランジスタのソース電極の間に設けられ、第１のスイッチ素子の開閉動作に連動する第２のスイッチ素子と、容量素子の他端と信号源の間に設けられ、第１及び第２のスイッチ素子の開閉動作に対して反転動作を行う第３のスイッチ素子とを有する。そして、プリチャージ電源は可変電源であることを特徴とする。
【０００７】
本発明のソースフォロワ回路は、トランジスタと、プリチャージ電源と、オフセット電源と、容量素子と、トランジスタのゲート電極とプリチャージ電源の間に設けられた第１のスイッチ素子と、容量素子の他端とトランジスタのソース電極の間に設けられ、第１のスイッチ素子の開閉動作に連動する第２のスイッチ素子と、トランジスタのゲート電極と容量素子の一端の間に設けられ、第１及び第２のスイッチ素子の開閉動作に対して反転動作を行う第３のスイッチ素子と、容量素子の一端と信号源の間に設けられた第４のスイッチ素子と、容量素子の他端とオフセット電源との間に設けられ、第４のスイッチ素子の開閉動作に対して反転動作を行う第５のスイッチ素子とを有する。そして、プリチャージ電源は可変電源であることを特徴とする。
【０００８】
本発明のボルテージフォロワ回路は、オペアンプと、プリチャージ電源と、オペアンプの非反転入力端子に一端が接続された容量素子と、オペアンプの非反転入力端子とプリチャージ電源の間に設けられた第１のスイッチ素子と、容量素子の他端とオペアンプの反転入力端子の間に設けられ、第１のスイッチ素子の開閉動作に連動する第２のスイッチ素子と、容量素子の他端と信号源の間に設けられ、第１及び第２のスイッチ素子の開閉動作に対して反転動作を行う第３のスイッチ素子とを有する。そして、プリチャージ電源は可変電源であることを特徴とする。
【０００９】
本発明のボルテージフォロワ回路は、オペアンプと、プリチャージ電源と、オフセット電源と、容量素子と、オペアンプの非反転入力端子とプリチャージ電源の間に設けられた第１のスイッチ素子と、容量素子の他端とオペアンプの反転入力端子の間に設けられ、第１のスイッチ素子の開閉動作に連動する第２のスイッチ素子と、オペアンプの非反転入力端子と容量素子の一端の間に設けられ、第１及び第２のスイッチ素子の開閉動作に対して反転動作を行う第３のスイッチ素子と、容量素子の一端と信号源の間に設けられた第４のスイッチ素子と、容量素子の他端とオフセット電源との間に設けられ、第４のスイッチ素子の開閉動作に対して反転動作を行う第５のスイッチ素子とを有する。そして、プリチャージ電源は可変電源であることを特徴とする。
【００１０】
本発明の表示装置は、上記構成を有するソースフォロワ回路を含むことを特徴とする。または、本発明の表示装置は、上記構成を有するボルテージフォロワ回路を含むことを特徴とする。
【００１１】
本発明のソースフォロワ回路の駆動方法は、プリチャージ電源により容量素子の一端にプリチャージ電位を入力し、容量素子の他端に入力電位を入力して、容量素子の一端を入力電位からトランジスタのゲート・ソース間電位を引いた電位にすると共に、トランジスタのソース電極から出力電位を出力することを特徴とする。
【００１２】
本発明のソースフォロワ回路の駆動方法は、プリチャージ電源によりトランジスタのゲート電極にプリチャージ電位を入力すると共に、容量素子の一端に入力電位を入力し、トランジスタのゲート電極に入力電位を入力し、オフセット電源により容量素子の他端にオフセット電位を入力し、容量素子の一端の電位をオフセット電位と入力電位とトランジスタのソース・ドレイン間電位の和から、プリチャージ電位を引いた電位にすると共に、トランジスタのソース電極から出力電位を出力することを特徴とする。
【発明の効果】
【００１３】
Ｖｉｎに合わせて、Ｖｐｒｅを変えるプリチャージ電源を有する本発明は、ＶｉｎとＶｏｕｔの入出力特性のバラツキを抑制することができる。また、ＶｉｎとＶｏｕｔの入出力特性のバラツキを抑制することができるために、フリッカやランダム縞などの表示妨害を抑制することができる。
【発明を実施するための最良の形態】
【００１４】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
【００１５】
（実施の形態１）
ＶｉｎとＶｏｕｔの入出力特性のバラツキを抑制することを目的とした、本発明のソースフォロワ回路の構成について図１（Ａ）を参照して説明する。本発明のソースフォロワ回路は、スイッチ素子１１〜１３、トランジスタ１４、容量素子１５、定電流源１６及びプリチャージ電源１７を有する。トランジスタ１４は、ゲート電極、ソース電極及びドレイン電極の３つの端子を含む電界効果トランジスタである。電界効果トランジスタには、Ｎチャネル型とＰチャネル型の２種類があるが、本発明のソースフォロワ回路には、どちらの型を用いてもよい。また、容量素子１５は２つの端子を有し、その一端はトランジスタ１４のゲート電極に接続する。プリチャージ電源１７は、複数の電源電位を供給することができる可変電源であり、具体的には、入力電位の変動に基づき、供給する電源電位を変えることができる可変電源である。
【００１６】
スイッチ素子１１は、トランジスタ１４のゲート電極とプリチャージ電源１７の間に設けられる。スイッチ素子１２は、容量素子１５の他端と、トランジスタ１４のソース電極の間に設けられ、スイッチ素子１１の開閉動作に連動する。スイッチ素子１３は、容量素子１５の他端と信号源（Ｖｉｎ）の間に設けられ、スイッチ素子１１、１２の開閉動作に対して反転動作を行う。開閉動作とは、導通状態（開）から非導通状態（閉）、又は非導通状態から導通状態に切り換えるために行う動作を指す。開閉動作に連動するとは、あるスイッチ素子の開閉動作と同じ動作を行うことを指す。開閉動作に対して反転動作を行うとは、あるスイッチ素子の開閉動作に対して、その反対の動作を行うという意味であり、例えば、あるスイッチ素子が導通状態から非導通状態への切り換えの動作を行う場合、その反転動作は、非導通状態から導通状態への切り換えの動作に相当する。
【００１７】
トランジスタ１４のソース電極は、定電流源１６に接続する。また、トランジスタ１４のドレイン電極は、一定の電位に保たれた電源に接続する。図示する構成では、トランジスタ１４はＮチャネル型の場合を示すので、トランジスタ１４のドレイン電極は、高電位電源（図面ではＶＤＤと表記）に接続する。
【００１８】
定電流源１６は公知の構成のものを用いればよく、例えば一定の電流を供給することが可能なトランジスタを用いればよい。定電流源１６として、トランジスタを用いる場合は、一定の電流を供給することができるように、当該トランジスタを飽和領域で動作させるとよい。定電流源１６の一端は、一定の電位に保たれた電源に接続する。図示する構成では、定電流源１６の一端は、低電位電源（図面ではＶＳＳと表記）に接続する。
【００１９】
なお、図示する構成では、スイッチ素子１１〜１３として薄膜トランジスタを用いているが、本発明は、この構成に制約されない。スイッチ素子１１〜１３は、スイッチング機能を有する素子であれば、どのような素子を用いてもよく、例えば、２つの薄膜トランジスタにより構成されるアナログスイッチなどを用いてもよい。
【００２０】
次に、上記構成を有するソースフォロワ回路の動作について、図１（Ｂ）のタイミングチャートを参照して説明する。
期間Ｔ１において、スイッチ素子１１、１２は導通状態、スイッチ素子１３は非導通状態となる。そうすると、スイッチ素子１１を介して、トランジスタ１４のゲート電極と、容量素子１５の一端の電位（以下Ｖ１と略記することがある）に、プリチャージ電位（以下Ｖｐｒｅと略記することがある）が伝達される。また、容量素子１５の他端の電位（以下Ｖ２と略記することがある）は、Ｖｐｒｅ−Ｖｇｓ（Ｖｇｓはトランジスタ１４のゲート・ソース間電圧）となる。つまり、期間Ｔ１では、Ｖ１＝Ｖｐｒｅ、Ｖ２＝Ｖｐｒｅ−Ｖｇｓを満たす。
【００２１】
なお、図示するように、期間Ｔ１においては、スイッチ素子１２をオフ状態にしてから、スイッチ素子１１をオフ状態にすることが好ましい。このようなタイミングで動作させると、Ｖ１を安定させてから、次の動作を実行することができる。
【００２２】
期間Ｔ２において、スイッチ素子１１、１２は非導通状態、スイッチ素子１３は導通状態となる。そうすると、スイッチ素子１３を介して、容量素子１５の他端にＶｉｎが伝達され、Ｖ２＝Ｖｉｎを満たす。そして、Ｖ２がＶｐｒｅ−ＶｇｓからＶｉｎに変わると、電荷保存の法則により、Ｖ１も変わる。具体的には、Ｖ１＝Ｖｐｒｅ＋Ｖｉｎ−（Ｖｐｒｅ−Ｖｇｓ）＝Ｖｉｎ＋Ｖｇｓとなる。トランジスタ１４のゲート電極の電位がＶｉｎ＋Ｖｇｓになると、トランジスタ１４のソース電極から、Ｖｏｕｔが出力される。Ｖｏｕｔは、Ｖｏｕｔ＝（Ｖｉｎ＋Ｖｇｓ）−Ｖｇｓ＝Ｖｉｎを満たす。
【００２３】
上記の動作によると、ＶｏｕｔはＶｉｎとほぼ同じ電位となる。つまり、Ｖｏｕｔは、Ｖｉｎには依存するが、Ｖｇｓには依存しないため、トランジスタの特性バラツキによるＶｏｕｔの変動を抑制することができる。
【００２４】
また、上記構成を有するときのＶｉｎとＶｏｕｔの入出力特性の関係を図７に示す。具体的には、Ｖｉｎ１＝５Ｖ、Ｖｉｎ２＝０Ｖ、Ｖｉｎ３＝１０Ｖ、Ｖｐｒｅ＝２．５Ｖ、７．５Ｖの条件下における入出力特性の関係を示し、Ｖｉｎ＝０〜５ＶのときはＶｐｒｅ＝２．５Ｖ、Ｖｉｎ＝５〜１０ＶのときはＶｐｒｅ＝７．５Ｖという条件下における入出力特性の関係を示す。この条件によると、Ｖｐｒｅは２．５Ｖ又は７．５Ｖであり、ＶｐｒｅはＶｉｎによって変える。
図示するように、Ｖｉｎ４、Ｖｉｎ５を入力したときの出力であるＶｏｕｔ４、Ｖｏｕｔ５にはバラツキが生じていない。従って、Ｖｏｕｔをビデオ信号として用いて中間調の表現を行っても、フリッカやランダム縞などの表示妨害は生じない。なお、Ｖｉｎ１、Ｖｉｎ２、Ｖｉｎ３を入力したときの出力であるＶｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３にはバラツキが生じている。しかしながら、上述したように、Ｖｉｎ１、Ｖｉｎ２、Ｖｉｎ３の入力電位は白又は黒の表現を行うため、表示妨害は視認されにくい。
このように、本発明のプリチャージ電源１７は可変電源であり、Ｖｉｎに合わせて、Ｖｐｒｅを変えることができるために、ＶｉｎとＶｏｕｔの入出力特性のバラツキを抑制することができる。
【００２５】
次に、上記とは異なる本発明のソースフォロワ回路の構成について図２（Ａ）を参照して説明する。このソースフォロワ回路は、スイッチ素子２１〜２５、トランジスタ２６、容量素子２７、定電流源２８、プリチャージ電源２９及びオフセット電源３０を有する。
【００２６】
スイッチ素子２１は、トランジスタ２６のゲート電極とプリチャージ電源２９の間に設けられる。スイッチ素子２２は、容量素子２７の他端とトランジスタ２６のソース電極の間に設けられ、スイッチ素子２１の開閉動作に連動する。スイッチ素子２３は、トランジスタ２６のゲート電極と容量素子２７の一端の間に設けられ、スイッチ素子２１、２２の開閉動作に対して反転動作を行う。スイッチ素子２４は、容量素子２７の一端と信号源（Ｖｉｎ）の間に設けられる。スイッチ素子２５は、容量素子２７の他端とオフセット電源３０との間に設けられ、スイッチ素子２４の開閉動作に対して反転動作を行う。
【００２７】
次に、上記構成を有するソースフォロワ回路の動作について、図２（Ｂ）のタイミングチャートを参照して説明する。
書き込み期間において、スイッチ素子２１、２２、２４は導通状態、スイッチ素子２３、２５は非導通状態となる。そうすると、スイッチ素子２４を介して、容量素子２７の一端にＶｉｎが与えられる。
また、スイッチ素子２１を介して、プリチャージ電源２９から、ＴＦＴ２６のゲート電極にプリチャージ電位が与えられる。そうすると、容量素子２７の他端と、ＴＦＴ２６のソース電極の電位は、Ｖｐｒｅ−Ｖｇｓとなる。つまり、書き込み期間では、Ｖ１＝Ｖｉｎ、Ｖ２＝Ｖｐｒｅ−Ｖｇｓを満たす。
【００２８】
なお、書き込み期間の開始時において、スイッチ素子２１、２２を導通状態にした後、スイッチ素子２４を導通状態にするとよい。上記のタイミングで動作させると、容量素子２７の他端の電位が安定してから、容量素子２７の一端に入力電位Ｖｉｎを与えることができる。
【００２９】
保持期間において、スイッチ素子２３、２４は導通状態、スイッチ素子２１、２２、２５は非導通状態となる。そうすると、Ｖ１＝Ｖｉｎであり、スイッチ素子２２はオフなので、容量素子２７の一端はフローティングの状態となる。よって、容量素子２７の他端の電位Ｖ２は、Ｖｐｒｅ−Ｖｇｓのままである。保持期間では、Ｖ１＝Ｖｉｎ、Ｖ２＝Ｖｐｒｅ−Ｖｇｓを満たす。
【００３０】
なお、書き込み期間から保持期間に移行する際、スイッチ素子２２をスイッチ素子２１よりも早いタイミングでオフさせるとよい。そうすると、容量素子２７に書き込まれた電圧を確実に保持することができる。
【００３１】
出力期間において、スイッチ素子２３、２５は非導通状態、スイッチ素子２１、２２、２４は導通状態となる。そうすると、容量素子２７の他端には、スイッチ素子２５を介してオフセット電位Ｖｏが与えられる。よって、Ｖ２＝Ｖｏとなる。そうすると、容量素子２７の一端の電位Ｖ１は、Ｖｏ＋Ｖｉｎ−Ｖｐｒｅ＋Ｖｇｓとなる。そして、トランジスタ２６のソース電極から出力電位が出力される。具体的には、Ｖｏｕｔは、Ｖｏ＋Ｖｉｎ−Ｖｐｒｅとなる。
【００３２】
上記の動作によると、Ｖｏｕｔは、Ｖｏ、Ｖｉｎ、Ｖｐｒｅには依存するが、Ｖｇｓには依存しないため、トランジスタの特性バラツキに対するＶｏｕｔの変動を抑制することができる。また本発明は、Ｖｉｎに合わせて、Ｖｐｒｅを変えることで、ＶｉｎとＶｏｕｔの入出力特性のバラツキを抑制することができる。
【００３３】
（実施の形態２）
本発明のボルテージフォロワ回路の構成について、図３を参照して説明する。本発明のボルテージフォロワ回路は、スイッチ素子３１〜３３、オペアンプ３４、容量素子３５及びプリチャージ電源３６を有する（図３（Ａ）参照）。スイッチ素子３１は、オペアンプ３４の非反転入力端子（＋）とプリチャージ電源３６の間に設けられる。スイッチ素子３２は、容量素子３５の他端とオペアンプ３４の反転入力端子（−）の間に設けられ、スイッチ素子３１の開閉動作に連動する。スイッチ素子３３は、容量素子３５の他端と信号源の間に設けられ、スイッチ素子３１、３２の開閉動作に対して反転動作を行う。
【００３４】
別の形態のボルテージフォロワ回路は、スイッチ素子４１〜４５、オペアンプ４６、容量素子４７、プリチャージ電源４８、オフセット電源４９を有する（図３（Ｂ）参照）。スイッチ素子４１は、オペアンプ４６の非反転入力端子とプリチャージ電源４８の間に設けられる。スイッチ素子４２は、容量素子４７の他端とオペアンプ４６の反転入力端子の間に設けられ、スイッチ素子４１の開閉動作に連動する。スイッチ素子４３は、オペアンプ４６の非反転入力端子と容量素子４７の一端の間に設けられ、スイッチ素子４１、４２の開閉動作に対して反転動作を行う。スイッチ素子４４は、容量素子４７の一端と信号源の間に設けられる。スイッチ素子４５は、容量素子４７の他端とオフセット電源４９との間に設けられ、スイッチ素子４４の開閉動作に対して反転動作を行う。
【００３５】
上記構成を有するボルテージフォロワ回路において、プリチャージ電源３６、４８は可変電源であり、Ｖｉｎに合わせて、Ｖｐｒｅを変えることが可能な電源である。そのため、ＶｉｎとＶｏｕｔの入出力特性のバラツキを抑制することができる。なお、上記構成を有するボルテージフォロワ回路の動作は、上記のソースフォロワ回路の動作の説明に準ずるので、ここではその説明を省略する。
【００３６】
（実施の形態３）
本発明の表示装置の構成について、図４を参照して説明する。本発明の表示装置は、表示領域５１、ソースドライバ５２及びゲートドライバ５３を有する。ソースドライバ５２は、パルス出力回路５４とソースフォロワ回路５５を有する。ゲートドライバ５３は、パルス出力回路５６とバッファ５７を有する。表示領域５１は、ソース線Ｓｘ（１≦ｘ≦ｍ）とゲート線Ｇｙ（１≦ｙ≦ｎ）が絶縁体を介して交差する領域に、１つ又は複数の素子を含む画素５８を複数有する。画素５８は、発光材料を用いたＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）素子に代表される自発光素子又は液晶材料を用いた液晶素子と、１つ又は複数のトランジスタを有する。パルス出力回路５４、５６は、複数のフリップフロップ回路又はデコーダである。表示領域５１とソースドライバ５２はソース線Ｓｘを介して接続し、表示領域５１とゲートドライバ５３とはゲート線Ｇｙを介して接続する。
【００３７】
上記構成の表示装置では、ソースフォロワ回路５５の出力電位が、ビデオ信号として、表示領域５１に供給される。このとき、ソースフォロワ回路５５の出力電位にバラツキがあると、表示妨害が生じてしまう。しかしながら、本発明のソースフォロワ回路５５を用いることにより、出力電位のバラツキの発生を防止することができるため、ソースフォロワ回路５５の出力電位をビデオ信号として用いても、中間調を正確に表現することができる。従って、表示画面における輝度むら等の表示妨害の発生を防止することができる。また、表示妨害は、表示画面が大きくなるほど、視認されやすいものであるが、上述した通り、本発明のソースフォロワ回路を適用すれば、表示妨害の発生を防止することができる。従って、中小型の表示画面を含む表示装置だけでなく、大型の表示画面を含む表示装置に本発明を適用することが有効である。
【００３８】
なお、画素５８が液晶素子を含む液晶表示装置では、通常、フレーム反転、行反転、列反転、ドット反転などの駆動方式を採用し、互いに極性が反転した関係にあるビデオ信号を用いる。つまり、上記に挙げた駆動方式を採用する場合は、ビデオ信号に合わせてＶｐｒｅを変える。このようなビデオ信号は、定期的に反転するため、その反転動作に合わせたＶｐｒｅを外部からパネルに供給するとよい。
【００３９】
（実施の形態４）
本発明のソースフォロワ回路、本発明のボルテージフォロワ回路は、単なる電流増幅回路として用いたり、ソースドライバ内に配置してビデオ信号の増幅回路として用いたりするだけでなく、差動増幅回路、センスアンプ、オペアンプなどに適用することができる。
【００４０】
（実施の形態５）
本発明の表示装置の一形態であるパネルについて、図５を参照して説明する。パネルは、基板４０６上に、複数の画素を含む表示領域５１、ソースドライバ５２、ゲートドライバ５３、記憶回路４０４、制御回路４０５、入出力端子４０９に接続する接続フィルム４０８を有する（図５（Ａ）参照）。ソースドライバ５２とゲートドライバ５３により、画素の点灯と非点灯、点灯の際の明るさが制御されて、当該表示領域５１上に画像を表示する。
【００４１】
図５（Ｂ）はパネルのＡ−Ｂにおける断面図を示し、表示領域５１が含むトランジスタ４１１と容量素子４１２、ソースドライバ５２が含む素子群４２１、記憶回路４０４が含む素子群４２０を示す。基板４０６と基板４０７は、シール材４１８により貼り合わされており、基板４０６と基板４０７の間には、画素電極４１３、配向膜４１４、液晶層４１５、配向膜４１６、対向電極４１７が設けられている。
【００４２】
基板４０６上の回路を構成する素子には、非晶質半導体、結晶質半導体、微結晶半導体、有機半導体等のいずれを用いてもよい。但し、非晶質半導体に比べて移動度等の特性が良好な結晶質半導体により形成すると、モノリシック化が実現される。モノリシック化により、図示するように、表示領域５１、ソースドライバ５２及びゲートドライバ５３だけでなく、記憶回路４０４や制御回路４０５等の機能回路の一体形成を実現する。このように、機能回路を一体形成することで、システムの多機能化を図ったパネルは、接続する外部のＩＣの個数が減少するため、小型・軽量・薄型が実現する。
【００４３】
また、基板４０６上の回路を構成する素子として、非晶質半導体や微結晶半導体を用いた場合は、ソースドライバ５２とゲートドライバ５３としてドライバＩＣを用いるとよい。ドライバＩＣは、基板４０６上に貼り合わせたり、接続フィルム４０８に貼り合わせたりして用いる。非晶質半導体や微結晶半導体は、ＣＶＤ法を用いることで、大面積の基板上に形成することができ、かつ結晶化の工程が不要であることから、安価なパネルの提供を可能とする。また、パネルの作成に際し、特に、導電層やマスクの形成にインクジェット法に代表される液滴吐出法を用いると、さらに安価なパネルの提供を可能とする。また、駆動回路として、ドライバＩＣを用いる場合には、ソースドライバ５２やゲートドライバ５３としての機能だけでなく、記憶回路４０４や制御回路４０５、デジタル放送に対応したチューナやデコーダ等の機能を設けるとよい。
【００４４】
（実施の形態６）
本発明の一形態である電子機器の一例として、テレビ装置、デジタルカメラ、デジタルビデオカメラ、音響再生装置（カーオーディオ等）、ノート型パーソナルコンピュータ、携帯情報端末（携帯電話、携帯型ゲーム機、携帯型電子手帳等）、画像再生装置（記録媒体を備えた家庭用ゲーム機）、読み取り装置（スキャナー等）、コピー装置などが挙げられる。それらの電子機器の具体例について図６を参照して説明する。
【００４５】
図６（Ａ）に示す本発明のソースフォロワ回路又はボルテージフォロワ回路を含む表示パネルを用いた携帯型電子手帳は、筐体９２０１、表示部９２０２等を含み、本発明により、表示部９２０２における表示妨害を抑制することができる。図６（Ｂ）に示す本発明のソースフォロワ回路又はボルテージフォロワ回路を含む表示パネルを用いたデジタルビデオカメラは、筐体９７０１、表示部９７０２等を含み、本発明により、表示部９７０２における表示妨害を抑制することができる。図６（Ｃ）に示す本発明のソースフォロワ回路又はボルテージフォロワ回路を含む表示パネルを用いた携帯電話は、筐体９１０１、表示部９１０２等を含み、本発明により、表示部９１０２における表示妨害を抑制することができる。図６（Ｄ）に示す本発明のソースフォロワ回路又はボルテージフォロワ回路を含む携帯型テレビ装置は、筐体９３０１、表示部９３０２等を含み、本発明により、表示部９３０２における表示妨害を抑制することができる。図６（Ｅ）に示す本発明のソースフォロワ回路又はボルテージフォロワ回路を含むコンピュータは、筐体９４０１、表示部９４０２等を含み、本発明により、表示部９４０２における表示妨害を抑制することができる。図６（Ｆ）に示す本発明のソースフォロワ回路又はボルテージフォロワ回路を含むテレビ装置は、筐体９５０１、表示部９５０２等を含み、本発明により表示部９５０２における表示妨害を抑制することができる。上記の通り、本発明のソースフォロワ回路又はボルテージフォロワ回路を含む電子機器は、ＶｉｎとＶｏｕｔの入出力特性のバラツキを抑制することができるために、フリッカやランダム縞などの表示妨害の発生を抑制することができる。
【図面の簡単な説明】
【００４６】
【図１】本発明のソースフォロワ回路の構成とその動作を説明する図。
【図２】本発明のソースフォロワ回路の構成とその動作を説明する図。
【図３】本発明のボルテージフォロワ回路の構成とその動作を説明する図。
【図４】本発明の表示装置の構成を説明する図。
【図５】本発明の一形態であるパネルを示す図。
【図６】本発明が適用される電子機器を示す図。
【図７】ソースフォロワ回路の入出力特性の関係を説明する図（本願）。
【図８】ソースフォロワ回路の入出力特性の関係を説明する図（従来）。
【符号の説明】
【００４７】
１１、１２、１３  スイッチ素子、１４  トランジスタ、１５  容量素子、１６  定電流源、１７  プリチャージ電源、２１、２２、２３、２４、２５スイッチ素子、２６  トランジスタ、２７  容量素子、２８  定電流源、２９  プリチャージ電源、３０  オフセット電源、３１、３２、３３  スイッチ素子、３４  オペアンプ、３５  容量素子、３６  プリチャージ電源４１、４２、４３、４４、４５  スイッチ素子、４６  オペアンプ、４７  容量素子、４８  プリチャージ電源、４９  オフセット電源、５１  表示領域、５２  ソースドライバ、５３  ゲートドライバ、５４、５６  パルス出力回路、５５  ソースフォロワ回路、５７  バッファ、４０４  記憶回路、４０５  制御回路、４０６  基板、４０７  基板、４０８  接続フィルム、４０９  入出力端子、４１１  トランジスタ、４１２  容量素子、４１３  画素電極、４１４  配向膜、４１５  液晶層、４１６  配向膜、４１７  対向電極、４１８  シール材、４２０、４２１  素子群
【図１】
2005266365.tif 000003
【図２】
2005266365.tif 000004
【図３】
2005266365.tif 000005
【図４】
2005266365.tif 000006
【図５】
2005266365.tif 000007
【図６】
2005266365.tif 000008
【図７】
2005266365.tif 000009
【図８】
2005266365.tif 000010