(57)【要約】  【課題】  テスト時間を短くすることが可能な半導体集積回路を提供する。  【解決手段】  ＲＡＭ３と、外部とＲＡＭ３との間のデータの送受信を行うインタフェース回路２と、ＲＡＭ３からディジタルデータを読み出すラッチ回路１１、１２、…と、ディジタルデータに基づくアナログ画像信号を出力するＤ／Ａ変換回路２１、２２、…と、アナログ画像信号に基づくディジタルデータを順次生成するＡ／Ｄ変換回路５と、Ａ／Ｄ変換回路５によって生成されたディジタルデータをＲＡＭ３に書き込むラッチ回路６と、テスト信号が外部から供給されたときに、制御信号を生成してＡ／Ｄ変換回路５及びラッチ回路６に供給する制御回路４とを具備する。【選択図】  図１
2005084011.tif 000002
【特許請求の範囲】
【請求項１】
外部から供給されるディジタルデータに基づいて、１群のアナログ信号を出力する半導体集積回路であって、
ディジタルデータを格納するための記憶回路と、
外部から供給されるディジタルデータを前記記憶回路の所定の第１群のアドレスに書き込み、前記記憶回路の所定の第２群のアドレスに格納されているディジタルデータを読み出して外部に出力するインタフェース回路と、
前記記憶回路の前記第１群のアドレスに格納されているディジタルデータをそれぞれ読み出して保持する１群のラッチ回路と、
前記１群のラッチ回路に保持されているディジタルデータをそれぞれ変換することにより前記１群のアナログ信号を生成して出力する１群のＤ／Ａ変換回路と、
所定の制御信号が供給されたときに、前記１群のＤ／Ａ変換回路が出力する前記１群のアナログ信号を順次変換してディジタルデータを順次生成するＡ／Ｄ変換回路と、
前記制御信号が供給されたときに、前記Ａ／Ｄ変換回路によって順次生成されたディジタルデータを前記記憶回路の前記第２群のアドレスに順次書き込む第２のラッチ回路と、
前記Ａ／Ｄ変換回路及び前記第２のラッチ回路を動作させることを指示する信号が外部から供給されたときに、前記制御信号を生成して前記Ａ／Ｄ変換回路及び前記第２のラッチ回路に供給する制御回路と、
を具備する半導体集積回路。
【請求項２】
外部から供給されるディジタルデータに基づいて、１群のアナログ信号を出力する半導体集積回路であって、
ディジタルデータを格納するための記憶回路と、
外部から供給されるディジタルデータを前記記憶回路の所定の第１群のアドレスに書き込み、前記記憶回路の所定の第２群のアドレスに格納されているディジタルデータを読み出して外部に出力するインタフェース回路と、
前記記憶回路の前記第１群のアドレスに格納されているディジタルデータをそれぞれ読み出して保持する第１群のラッチ回路と、
前記第１群のラッチ回路に保持されているディジタルデータをそれぞれ変換することにより前記１群のアナログ信号を生成して出力する１群のＤ／Ａ変換回路と、
所定の制御信号が供給されたときに、前記１群のＤ／Ａ変換回路が出力する前記１群のアナログ信号をディジタルデータにそれぞれ変換する１群のＡ／Ｄ変換回路と、
前記制御信号が供給されたときに、前記１群のＡ／Ｄ変換回路によって生成されたディジタルデータを前記記憶回路の前記第２群のアドレスにそれぞれ書き込む第２群のラッチ回路と、
前記１群のＡ／Ｄ変換回路及び前記第２群のラッチ回路を動作させることを指示する信号が外部から供給されたときに、前記制御信号を生成して前記１群のＡ／Ｄ変換回路及び前記第２群のラッチ回路に供給する制御回路と、
を具備する半導体集積回路。
【請求項３】
外部から供給されるディジタルデータが画像データであり、前記１群のアナログ信号が画像信号であることを特徴とする請求項１記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部から供給されるディジタルデータに基づいて１群のアナログ信号を出力する半導体集積回路に関する。また、本発明は、外部から供給される画像データに基づいて１群の画像信号を出力する半導体集積回路に関する。
【背景技術】
【０００２】
従来の液晶ドライバＩＣについて、図３を参照しながら説明する。図３は、従来の液晶ドライバＩＣ６１の概要を示す図である。図３に示すように、液晶ドライバＩＣ６１は、インタフェース回路６２と、ＲＡＭ６３と、ラッチ回路７１、７２、…と、Ｄ／Ａ変換回路８１、８２、…とを具備する。
インタフェース回路６２には、外部からディジタル画像データが供給され、インタフェース回路６２は、このディジタル画像データをＲＡＭ６３内の所定の１群のアドレスに書き込む。
【０００３】
ＲＡＭ６３内の１群のアドレスに書き込まれたディジタル画像データは、ラッチ回路７１、７２、…によって読み出され、保持される。Ｄ／Ａ変換回路８１、８２、…は、ラッチ回路７１、７２、…にそれぞれ保持されているディジタル画像データをアナログ画像信号に変換して出力する。
【０００４】
液晶ドライバＩＣ６１が製造された後且つ所定の製品（例えば、携帯電話装置等）に実装される前において、インタフェース回路６２及びＤ／Ａ変換回路８１、８２、…はＬＳＩテスタに接続される。ＬＳＩテスタは、インタフェース回路６２に所定のディジタル画像データを供給し、Ｄ／Ａ変換回路８１、８２、…から所望のアナログ画像信号が出力されるか否かのテストを行う。
【０００５】
テストが終了した後、液晶ドライバＩＣ６１が所定の製品（例えば、携帯電話装置等）に実装された場合には、インタフェース回路６２は、ＣＰＵ等に接続され、Ｄ／Ａ変換回路８１、８２、・・・は、液晶パネルに接続される。そして、液晶ドライバＩＣ６１は、ＣＰＵ等から供給されるディジタル画像データに基づくアナログ画像信号を液晶パネルに供給する。
【０００６】
上記した液晶ドライバＩＣ６１のテストにおいて、ＬＳＩテスタは、所定のディジタル画像データをインタフェース回路６２に供給する。そして、ＬＳＩテスタは、Ｄ／Ａ変換回路８１、８２、・・・から出力されるアナログ画像信号をディジタルデータに変換し、このディジタルデータとインタフェース回路６２に供給したディジタル画像データが一致するか否かを確認する。
このように、ＬＳＩテスタは、アナログ画像信号をディジタルデータに変換するためのディジタイザ機能を具備する必要があった。また、ＬＳＩテスタにおいて複数のアナログ画像信号をディジタルデータに変換するため、長いテスト時間が必要となっていた。
【０００７】
ところで、液晶駆動用半導体装置等のテスト時間を短縮する半導体テスト装置が知られている（例えば、特許文献１参照）。
【０００８】
特許文献１に掲載された半導体テスト装置は、液晶駆動用半導体装置等の出力電圧値の測定・比較を高速に行うことによりテスト時間を短縮するものであるが、テスト時間を短縮するための回路を具備する半導体装置ではない。
【０００９】
【特許文献１】特開平８−５７０７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで、上記の点に鑑み、本発明は、テスト時間を短縮することができ、ＬＳＩテスタがディジタイザ機能を具備する必要をなくすことができる半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
以上の課題を解決するため、本発明の第１の観点に係る半導体集積回路は、外部から供給されるディジタルデータに基づいて、１群のアナログ信号を出力する半導体集積回路であって、ディジタルデータを格納するための記憶回路と、外部から供給されるディジタルデータを記憶回路の所定の第１群のアドレスに書き込み、記憶回路の所定の第２群のアドレスに格納されているディジタルデータを読み出して外部に出力するインタフェース回路と、記憶回路の第１群のアドレスに格納されているディジタルデータをそれぞれ読み出して保持する１群のラッチ回路と、１群のラッチ回路に保持されているディジタルデータをそれぞれ変換することにより１群のアナログ信号を生成して出力する１群のＤ／Ａ変換回路と、所定の制御信号が供給されたときに、１群のＤ／Ａ変換回路が出力する１群のアナログ信号を順次変換してディジタルデータを順次生成するＡ／Ｄ変換回路と、制御信号が供給されたときに、Ａ／Ｄ変換回路によって順次生成されたディジタルデータを記憶回路の第２群のアドレスに順次書き込む第２のラッチ回路と、Ａ／Ｄ変換回路及び第２のラッチ回路を動作させることを指示する信号が外部から供給されたときに、制御信号を生成してＡ／Ｄ変換回路及び第２のラッチ回路に供給する制御回路とを具備する。
【００１２】
また、本発明の第２の観点に係る半導体集積回路は、外部から供給されるディジタルデータに基づいて、１群のアナログ信号を出力する半導体集積回路であって、ディジタルデータを格納するための記憶回路と、外部から供給されるディジタルデータを記憶回路の所定の第１群のアドレスに書き込み、記憶回路の所定の第２群のアドレスに格納されているディジタルデータを読み出して外部に出力するインタフェース回路と、記憶回路の第１群のアドレスに格納されているディジタルデータをそれぞれ読み出して保持する第１群のラッチ回路と、第１群のラッチ回路に保持されているディジタルデータをそれぞれ変換することにより１群のアナログ信号を生成して出力する１群のＤ／Ａ変換回路と、所定の制御信号が供給されたときに、１群のＤ／Ａ変換回路が出力する１群のアナログ信号をディジタルデータにそれぞれ変換する１群のＡ／Ｄ変換回路と、制御信号が供給されたときに、１群のＡ／Ｄ変換回路によって生成されたディジタルデータを記憶回路の第２群のアドレスにそれぞれ書き込む第２群のラッチ回路と、１群のＡ／Ｄ変換回路及び第２群のラッチ回路を動作させることを指示する信号が外部から供給されたときに、制御信号を生成して１群のＡ／Ｄ変換回路及び第２群のラッチ回路に供給する制御回路とを具備する。
【００１３】
ここで、外部から供給されるディジタルデータが画像データであり、１群のアナログ信号が画像信号であることとしても良い。
【発明の効果】
【００１４】
本発明によれば、テスト時間を短縮することができる。また、ＬＳＩテスタにおいてディジタイザ機能を不要とすることができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照しながら、本発明の実施の形態について説明する。なお、同一の構成要素については、同一の参照番号で示している。
【００１６】
図１は、本発明の第１の実施形態としての液晶ドライバＩＣの概要を示す図である。本実施形態は、本発明を液晶ドライバＩＣに適用したものである。
図１に示すように、この液晶ドライバＩＣ１は、インタフェース回路２と、ＲＡＭ３と、制御回路４と、Ａ／Ｄ変換回路５と、ラッチ回路６、１１、１２、…と、Ｄ／Ａ変換回路２１、２２、…とを具備する。
【００１７】
インタフェース回路２には、外部からディジタル画像データが供給され、インタフェース回路２は、ディジタル画像データをＲＡＭ３内の所定の第１群のアドレスに書き込む。
ＲＡＭ３内の第１群のアドレスに書き込まれたディジタル画像データは、ラッチ回路１１、１２、…によってそれぞれ読み出され、保持される。Ｄ／Ａ変換回路２１、２２、…は、ラッチ回路１１、１２、…にそれぞれ保持されているディジタル画像データをアナログ画像信号にそれぞれ変換して出力する。
【００１８】
液晶ドライバＩＣ１が製造された後且つ所定の製品（例えば、携帯電話装置等）に実装される前において、インタフェース回路２は、ＬＳＩテスタに接続され、ＬＳＩテスタは、インタフェース回路２に所定のディジタル画像データを供給する。それとともに、ＬＳＩテスタは、Ａ／Ｄ変換回路５及びラッチ回路６を動作させることを指示するテスト信号を制御回路４に供給する。
制御回路４は、テスト信号がＬＳＩテスタから供給されると制御信号を生成し、Ａ／Ｄ変換回路５及びラッチ回路６に供給する。Ａ／Ｄ変換回路５及びラッチ回路６は、制御回路４から制御信号が供給されている間動作し、制御回路４から制御信号が供給されていない間は動作を停止する。
【００１９】
制御信号が制御回路４から供給されると、Ａ／Ｄ変換回路５は、Ｄ／Ａ変換回路２１、２２、…がそれぞれ出力するアナログ画像信号をディジタルデータに順次変換してラッチ回路６に順次供給する。ラッチ回路６は、Ａ／Ｄ変換回路５から順次供給されるディジタルデータをＲＡＭ３内の所定の第２群のアドレスに順次書き込む。
ＬＳＩテスタは、ＲＡＭ３内の第２群のアドレスに保持されているディジタルデータをインタフェース回路２を介して読み出し、テスト開始時に液晶ドライバＩＣ１に供給したディジタル画像データと比較することにより、液晶ドライバＩＣ１のテストを行うことができる。
【００２０】
なお、上記のようなテストが終了した後、液晶ドライバＩＣ１が所定の製品（例えば、携帯電話装置等）に実装された場合には、インタフェース回路２は、ＣＰＵ等に接続され、Ｄ／Ａ変換回路２１、２２、・・・は、液晶パネルに接続される。そして、液晶ドライバＩＣ１は、ＣＰＵ等から供給されるディジタル画像データに基づくアナログ画像信号を液晶パネルに供給する。
【００２１】
以上説明したように、本実施形態によれば、液晶ドライバＩＣ１のＲＡＭ３内の第２群のアドレスに保持されているディジタルデータを読み出し、テスト開始時に液晶ドライバＩＣ１に供給したディジタル画像データと比較することにより、液晶ドライバＩＣ１のテストを行うことができる。従って、ＬＳＩテスタにおいて複数のアナログ画像信号をディジタルデータに変換する必要がないため、テスト時間を短くすることができる。また、ＬＳＩテスタにおいて、アナログ画像信号をディジタルデータに変換するためのディジタイザ機能を不要とすることができる。
【００２２】
次に、本発明の第２の実施形態について説明する。図２は、本発明の第２の実施形態としての液晶ドライバＩＣの概要を示す図である。本実施形態は、本発明を液晶ドライバＩＣに適用したものである。
図２に示すように、この液晶ドライバＩＣ３１は、インタフェース回路２と、ＲＡＭ３と、制御回路３４と、ラッチ回路１１、１２、…、５１、５２、…と、Ｄ／Ａ変換回路２１、２２、…と、Ａ／Ｄ変換回路４１、４２、…とを具備する。
【００２３】
液晶ドライバＩＣ３１が製造された後且つ所定の製品（例えば、携帯電話装置等）に実装される前において、インタフェース回路２は、ＬＳＩテスタに接続され、ＬＳＩテスタは、インタフェース回路２に所定のディジタル画像データを供給する。それとともに、ＬＳＩテスタは、Ａ／Ｄ変換回路５及びラッチ回路６を動作させることを指示するテスト信号を制御回路３４に供給する。
制御回路３４は、テスト信号がＬＳＩテスタから供給されると制御信号を生成し、Ａ／Ｄ変換回路４１、４２、…、及びラッチ回路５１、５２、…に供給する。Ａ／Ｄ変換回路４１、４２、…、及びラッチ回路５１、５２、…は、制御回路３４から制御信号が供給されている間動作し、制御回路３４から制御信号が供給されていない間は動作を停止する。
【００２４】
制御信号が制御回路３４から供給されると、Ａ／Ｄ変換回路４１、４２、…は、Ｄ／Ａ変換回路２１、２２、…がそれぞれ出力するアナログ画像信号をディジタルデータにそれぞれ変換してラッチ回路５１、５２、…に供給する。ラッチ回路５１、５２、…は、Ａ／Ｄ変換回路４１、４２、…から供給されるディジタルデータをＲＡＭ３内の所定の第２群のアドレスにそれぞれ書き込む。
ＬＳＩテスタは、ＲＡＭ３内の第２群のアドレスに保持されているディジタルデータをインタフェース回路２を介して読み出し、テスト開始時に液晶ドライバＩＣ１に供給したディジタル画像データと比較することにより、液晶ドライバＩＣ１のテストを行うことができる。
【００２５】
以上説明したように、本実施形態によれば、Ａ／Ｄ変換回路４１、４２、…が、Ｄ／Ａ変換回路２１、２２、…が出力するアナログ画像信号をディジタルデータにそれぞれ変換するので、先に説明した液晶ドライバＩＣ１よりもテスト時間をさらに短くすることが可能である。
【産業上の利用可能性】
【００２６】
本発明は、外部から供給されるディジタルデータに基づいて１群のアナログ信号を出力する半導体集積回路において利用可能である。さらに、本発明は、外部から供給されるディジタル画像データに基づいて１群のアナログ画像信号を出力する液晶ドライバＩＣにおいて利用可能である。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１の実施形態としての液晶ドライバＩＣの概要を示す図。
【図２】本発明の第２の実施形態としての液晶ドライバＩＣの概要を示す図。
【図３】従来の液晶ドライバＩＣの概要を示す図。
【符号の説明】
【００２８】
１、３１、６１  液晶ドライバＩＣ、２、６２  インタフェース回路、３、６３  ＲＡＭ、４、３４  制御回路、５、４１、４２、…  Ａ／Ｄ変換回路、６、１１、１２、…、５１、５２、…、７１、７２、…  ラッチ回路、２１、２２、…、８１、８２、…  Ｄ／Ａ変換回路
【図１】
2005084011.tif 000003
【図２】
2005084011.tif 000004
【図３】
2005084011.tif 000005