(57)【要約】【課題】画像が有効領域の一部分しか表示されていない場合や規格以外のフォーマットの映像信号の場合でも、ドットクロックの周波数及び位相を正しく調整し、最適な画像の表示状態を実現することを目的とする。【解決手段】入力された同期信号１に対して信号判別回路２で信号ソースの走査周波数と有効解像度の判別結果よりマイコン３が初期値をＰＬＬ７、位相制御回路８に設定した後、位相制御回路８によりサンプリングクロックの位相を変化させ、Ａ／Ｄ変換器５、隣接画素間輝度差検出回路６によって得られる情報より、サンプリングクロックの周波数の最適化を各隣接画素におけるサンプリングクロックの最適な位相分布から求める。【選択図】図１
2005321496.tif 000002
【特許請求の範囲】
【請求項１】
入力される同期信号より映像ソースの走査周波数と有効解像度を判別する信号判別回路と、
入力された映像ソースをリアルタイムでデジタル信号に変換するＡ／Ｄ変換器と、
入力される同期信号から前記映像信号をデジタル化するために任意の周波数に可変できるサンプリングクロックを発生させるＰＬＬ回路と、
サンプリングクロック信号の位相を制御する位相制御回路と、
サンプリングクロックの位相を変化させながら、隣接画素間の輝度差を検出する隣接画素間輝度差検出回路と、
を備え、
隣接画素間の輝度差の最大値をとるサンプリングクロック位相の分布をもとにサンプリングクロック周波数の最適値を求める機能を有することを特徴とする映像信号処理装置。
【請求項２】
隣接画素間の輝度差の最小値をとるサンプリングクロック位相の分布をもとにサンプリングクロック周波数の最適値を求める機能を有することを特徴とする請求項１に記載の映像信号処理装置。
【請求項３】
隣接画素間の輝度差の最大値と最小値それぞれのサンプリングクロック位相の分布を併用しサンプリングクロック周波数の最適値を求める機能を有することを特徴とする請求項１乃至請求項２に記載の映像信号処理装置。
【請求項４】
サンプリングクロック位相の分布より、サンプリングクロック周波数の最適値が合っていない場合と、映像ソース側で使用しているドットクロックが１ラインの周波数の狂いが発生している場合とを識別し、サンプリングクロック周波数の最適値を求めることを特徴とする請求項１乃至請求項３に記載の映像信号処理装置。
【請求項５】
サンプリングクロック位相の分布より、サンプリングクロック周波数の最適値が合っていない場合と、映像処理装置側で再生するドットクロックが１ラインの周波数の狂いが発生している場合とを識別し、サンプリングクロック周波数の最適値を求めることを特徴とする請求項１乃至請求項３に記載の映像信号処理装置。
【請求項６】
サンプリングクロック位相の分布より、サンプリングクロック周波数の最適値が合っていない場合と、映像ソース側で使用しているドットクロックの１ラインの周波数の狂いと、映像処理装置側で再生するドットクロックの１ラインにおける周波数の狂いの差が発生しているかを識別し、サンプリングクロック周波数の最適値を求めることを特徴とする請求項１乃至請求項３に記載の映像信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号処理装置において、画像が有効領域の一部分しか表示されていない場合や規格以外のフォーマットの映像信号の場合でも、ドットクロックの周波数及び位相を正しく調整し最適な画像表示を実現することを目的とする技術に関するものである。
【背景技術】
【０００２】
近年、ブラウン管に変わる表示装置として、液晶に代表されるようなマトリクス表示装置の開発が進められている。またその液晶表示装置に入力されるパソコンの映像信号はドット周期で信号レベルが変化しており、マトリクス表示装置に表示する場合やメモリに書き込んで信号処理を行う場合には、ドット周期に一致したサンプリングクロック信号が必要になる。
【０００３】
ところがパソコンなどでこのサンプリングクロック信号出力端子を持つものはほとんどないため、水平同期信号をＰＬＬ回路などで逓倍してサンプリングクロック信号を再生する必要がある。そのため、サンプリングクロックの周波数や位相などを自動で調整する方法が考えられている。
【０００４】
図８は、特許文献１に開示された従来の液晶表示装置を示す図である。
【０００５】
図８において１０１はＡ／Ｄ変換手段、１０２はＰＬＬ手段、１０３はクロック位相自動調整手段、１０４はカウンタ、１０５は画像検出手段、１０６はパルス発生手段、１０７は制御手段である。
【０００６】
次に動作について説明する。入力画像信号はＡ／Ｄ変換手段１０１でデジタルの画像データに変換され、画像検出手段１０５で画像のスタート位置とエンド位置を検出する。制御手段１０７は検出された画像のスタート位置とエンド位置の差分を算出し、算出結果から分周比を求めてＰＬＬ手段１０２でドットクロックを再生する。
【０００７】
次にドットクロックの位相調整を行う。ドットクロックの位相調整は、クロック位相自動調整手段１０３で画像信号とドットクロックの位相を電圧として検出する、この時、検出結果の電圧は位相差は大きいほど高くなる。この電圧が制御手段１０７に送られ、制御手段１０７からＰＬＬ手段１０２でクロックの位相を調整する。クロック位相の調整後に再び画像検出手段から画像のスタート位置を検出する。スタート位置検出結果を制御手段１０７に送り、制御手段１０７はスタート位置からパルス発生手段を制御することで、位置の調整を行う。
【０００８】
以上のように自動サイズ調整、自動クロック位相調整、自動位置調整の順で行うことで、サイズ、クロック位相、位置をすべて自動で調整できる。
【特許文献１】特開平１１−１７５０３３号公報
【特許文献２】特開２０００−３０５５０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来の技術では画像が有効領域全体、あるいは画面の両端に画像が表示されていないと画像のスタート位置とエンド位置を正しく検出できないため、ドットクロックの周波数が正しく算出できず、サンプリングクロック信号の周波数調整及び位相調整ができないという問題があった。
【００１０】
本発明は、以上のような問題点を解決するためになされたもので、画像が有効領域の一部分しか表示されていない場合や規格以外のフォーマットの映像信号の場合でも、ドットクロックの周波数及び位相を正しく調整し、最適な画像の表示状態を実現することを目的とする技術に関するものである
【課題を解決するための手段】
【００１１】
前記課題を解決するために、本発明の映像信号処理装置では、入力される同期信号より映像ソースの走査周波数と有効解像度を判別する信号判別回路と、入力された映像ソースをリアルタイムでデジタル信号に変換するＡ／Ｄ変換器と、入力される同期信号から前記映像信号をデジタル化するサンプリングクロック信号を発生させるＰＬＬ回路と、サンプリングクロック信号の位相を制御する位相制御回路と、サンプリングクロックの位相を変化させながら、隣接画素間の輝度差を検出する隣接画素間輝度差検出回路と、を備え、サンプリングクロックの周波数の最適化を各隣接画素におけるサンプリングクロックの最適な位相の分布状態から求める方法により、画像が有効領域の一部分しか表示されていない場合や規格以外のフォーマットの映像信号の場合でも、ドットクロックの周波数及び位相を正しく調整することが可能になる。
【発明の効果】
【００１２】
以上のように本発明によれば、映像信号処理装置において、画像が有効領域の一部分しか表示されていない場合や規格以外のフォーマットの映像信号の場合にも、ノイズによる誤判別を回避しドットクロックの周波数及び位相を正しく調整することで最適な画像の表示状態を実現することが可能である。
【発明を実施するための最良の形態】
【００１３】
（実施の形態１）
以下、本発明の請求項１に記載された発明の実施の形態について、図１から図６を用いて説明する
図６は液晶プロジェクター１３を使用した映像表示システムの一例で信号ソース１１より入力される映像信号はフロント映像処理部１２で最適なサンプリング状態でデジタル信号に変換され、さらにパネル駆動部９で液晶パネルに最適な信号に変換された後、液晶パネル１０に入力され映像として図６のスクリーン上に拡大投影される。
【００１４】
図１は図６のプロジェクターのフロント映像処理部１２の主要構成を表示した図で本発明の実施の形態１における映像信号処理装置の構成図である。また図２はサンプリングクロックの周波数が最適値である場合のサンプリングクロック位相の最適値の分布、図３はサンプリングクロックの周波数が最適値でない場合のサンプリングクロック位相の最適値の分布、図４は映像信号入力がＡ／Ｄ変換で周波数が最適なサンプリングクロックでサンプリングされる状態の説明図、図５は映像信号入力がＡ／Ｄ変換で周波数が最適でないサンプリングクロックでサンプリングされる状態の説明図ある。
【００１５】
図１において、信号ソース１１より入力される同期信号１は信号判別回路２へ送られる。信号判別回路２では信号ソース１１の走査周波数と有効解像度の判別を行い信号判別の結果をマイコン３に送出する。マイコン３では、信号判別の結果より信号ソースに対して最適と判断されるサンプリング条件を初期値としてＰＬＬ７、位相制御回路８に設定する。
【００１６】
一方、映像信号４はＡ／Ｄ変換器５においてデジタル信号に変換されたのち、隣接画素間輝度差検出回路６にて輝度差の情報として用いられると共にパネル駆動部９へ送られ液晶パネル１０で表示するのに最適な信号形態に変換されたのち液晶パネル１０へ出力される。このような状態から画像表示の最適化を実行する。画像表示の最適化は、まず、サンプリングクロックの周波数の最適化（ＰＬＬの分周比の最適化）を行い、次にサンプリングクロック位相の最適化を行う。
【００１７】
まず、図４を用いて隣接画素間輝度差とサンプリング条件との関係について説明する。
【００１８】
図４（ａ）は信号ソースで発生させているのと同じ周波数のサンプリングクロックによって最適な位相状態でサンプリングを実施した場合であり、サンプリングポイント０での輝度をＳ０、これと隣接するサンプリングポイント１での輝度をＳ１と、以下同様にサンプリングポイント２での輝度をＳ２、サンプリングポイント３での輝度をＳ３とすると、隣接画素間の輝度差｜Ｓ０−Ｓ１｜、｜Ｓ１−Ｓ２｜、｜Ｓ２−Ｓ３｜は同一のサンプリングクロック位相で最大値となる。
【００１９】
一方で図４（ｂ）はサンプリングクロックのサンプリング位相が最適でない状態を表し、この場合、隣接画素間の輝度差｜Ｓ０−Ｓ１｜、｜Ｓ１−Ｓ２｜、｜Ｓ２−Ｓ３｜は最大値にはならない。
【００２０】
また、図５（ａ）、（ｂ）はともにサンプリングクロック周波数が最適でない状態を表しており、（ａ）の場合、あるサンプリングクロック位相で｜Ｓ２−Ｓ３｜が最大値となっているが｜Ｓ０−Ｓ１｜、｜Ｓ１−Ｓ２｜は最大値となっていない。また図５（ｂ）は図５（ａ）の時とは異なるサンプリングクロック位相で｜Ｓ０−Ｓ１｜、｜Ｓ１−Ｓ２｜が最大値となっているが、｜Ｓ２−Ｓ３｜は最大値となっていない。つまり、同一のサンプリングクロック位相では全ての隣接画素間の輝度が最大値にはならない。この性質は特殊なテストパターンの入力時に限らず、一般的なパソコン画像においても同じことが言える。異なるのは隣接画素間の輝度差が最大値になったときの絶対量である。よってこの性質を利用してサンプリングクロックの周波数の最適化を行う。
【００２１】
図１において信号判別により求まるサンプリング条件をマイコン３がＰＬＬ７、位相制御回路８に設定した後、サンプリングクロックの位相を位相制御回路８により制御し、隣接画素間の輝度差が最大値をとるサンプリングクロックの位相を隣接画素間輝度差検出回路６の検出結果により求める。このときのサンプリングクロックの位相の可変範囲は考え易くすするため１クロック周期で考えることにする。またサンプリングクロックの位相データのサンプル数は１ライン当たりで考えると水平有効解像度より１つ少なくなる。この位相データを検出された順に並べた場合、サンプリングクロックの周波数が最適ならば図２のように位相データはある一定値に収束する。このある一定値は入力映像信号と同期信号との遅延関係や水平周波数、映像信号処理装置のバラツキなどの影響により絶対値として存在するわけではない。
【００２２】
そして、サンプリングクロックの周波数が最適でないならば図３の（ａ）や（ｂ）のように、一定値には収束せずに、周期性をもって変化を繰り返す。その際の位相の変化量や変化方向は周波数が最適値からの大小どちらにずれているか、あるは周波数のずれの量がどれくらいかによって変化する。従って、サンプリングクロックの周波数の最適化を行うためには位相の変化が少なくなる方向に制御をすればよい。本方式の場合、１ライン当たりの位相特性で判断を行うため、部分的に画像情報が欠落していたり、仮に映像信号にノイズがありサンプリングによって、ノイズを検知した場合でも、ノイズ除去を行い誤判別を回避することが可能である。逆に、状況により１ライン当たりの位相特性が求まる範囲で１ライン当たりのデータのサンプル数を減らして実施することも可能である。
【００２３】
次にサンプリングクロックの位相の最適化についてであるが、サンプリングクロックの周波数の最適化がなされた状態つまりマイコン３よりＰＬＬ７に最適値が与えられた状態で隣接画素間の輝度差の最大値すなわち、図２の状態における一定を再び求めてマイコン３より位相制御回路８に一定値を与えれば良い。或いは、サンプリングクロックの周波数が変化することにより図２の一定値の絶対値が変化しない場合には、すでにサンプリングクロックの周波数の最適化がなされた状態での、隣接画素間の輝度差の最大値すなわち、図２の状態における一定値は求まっているのでこれを適用しマイコン３より位相制御回路８に一定値を与えればよい。以上のような手順により、画像が有効領域の一部分しか表示されていない場合や規格以外のフォーマットの映像信号の場合でも、ドットクロックの周波数及び位相をノイズの影響を受けることなく正しく調整することが可能である。
【００２４】
（実施の形態２）
次に、本発明の請求項２に記載された発明の実施の形態について、図１から図６を用いて説明する。但し、図１は実施の形態１と共通であり、実施の形態１と同様に動作するものは説明を省略する。
【００２５】
実施の形態２ではサンプリングクロックの周波数の最適化について、信号判別により求まるサンプリング条件を設定した後、サンプリングクロックの位相を位相制御回路８により制御し、隣接画素間の輝度差が最小値をとるサンプリングクロックの位相を隣接画素間輝度差検出回路６の検出結果により求める。サンプリングクロックの位相の可変範囲は考え易くすするため実施の形態１と同様に１クロック周期で考えることにする。
【００２６】
またサンプリングクロックの位相データの最大サンプル数は１ライン当たりで考えると水平有効解像度より１つ少なくなることも実施の形態１と同様になる。サンプリングクロックの周波数が最適な場合と最適でない場合について、隣接画素間の輝度差の最小値で考えた場合でも実施の形態１と同じ位相特性が得られる。但しサンプリング位相の値は最大値の場合と１８０度異なる値となる。従って、実施の形態１と同様に画像が有効領域の一部分しか表示されていない場合や規格以外のフォーマットの映像信号の場合でも、ドットクロックの周波数及び位相をノイズの影響を受けることなく正しく調整することが可能である。
【００２７】
（実施の形態３）
次に、本発明の請求項３に記載された発明の実施の形態について、図１から図６を用いて説明する。但し、図１は実施の形態１と共通であり、実施の形態１と同様に動作するものは説明を省略する。
【００２８】
実施の形態３ではサンプリングクロックの周波数の最適化について、信号判別により求まるサンプリング条件を設定した後、サンプリングクロックの位相を位相制御回路８により制御し、隣接画素間の輝度差が最小値をとるサンプリングクロックの位相を隣接画素間輝度差検出回路６の検出結果により求める。サンプリングクロックの位相の可変範囲は考え易くすするため実施の形態１と同様に１クロック周期で考えることにする。
【００２９】
またサンプリングクロックの位相データの最大サンプル数は１ライン当たりで考えると水平有効解像度より１つ少なくなることも実施の形態１と同様になる。サンプリングクロックの周波数が最適な場合と最適でない場合について、隣接画素間の輝度差の最大値と最小値でそれぞれの位相特性を用いてサンプリングクロックの周波数の調整ならびに位相の調整を実施する。位相の絶対値が最大値の場合と最小値の場合とで１８０度異なる性質を利用して、より精度の高い調整が可能となる。従って、実施の形態１と同様に画像が有効領域の一部分しか表示されていない場合や規格以外のフォーマットの映像信号の場合でも、ドットクロックの周波数及び位相をノイズの影響を受けることなく正しく調整することが可能である。
【００３０】
（実施の形態４）
次に、本発明の請求項４に記載された発明の実施の形態について、図１から図７を用いて説明する。但し、図１は実施の形態１と共通であり、実施の形態１と同様に動作するものは説明を省略する。
【００３１】
実施の形態４ではサンプリングクロックの最適化について、信号判別により求まるサンプリング条件を設定した後、サンプリングクロックの位相を位相制御回路８により制御し、隣接画素間の輝度差が最小値をとるサンプリングクロックの位相を隣接画素間輝度差検出回路６の検出結果により求める。サンプリングクロックの位相の可変範囲は考え易くすするため実施の形態１と同様に１クロック周期で考えることにする。またサンプリングクロックの位相データの最大サンプル数は１ライン当たりで考えると水平有効解像度より１つ少なくなることも実施の形態１と同様になる。
【００３２】
サンプリングクロックの周波数が最適な場合と最適でない場合について、隣接画素間の輝度差の最大値や最小値でそれぞれの位相特性を用いてサンプリングクロックの周波数の調整ならびに位相の調整を実施する。しかし、もし信号ソース側で使用しているドットクロックが１ラインにおける周波数の均一性が十分でない場合には、隣接画素間の輝度差の最大値や最小値をとるサンプリングクロックの位相特性は最適な結果を示すように調整を行ったとしても図２のように一定値に収束せずに、図７の（ａ）と（ｂ）のように、位相の絶対値と水平方向の位置が連続した２値に収束する。この場合は信号ソース側で使用しているサンプリングクロックの周波数の均一性が十分でなくクロック周波数の調整は最適値であるという判断を加えることで、実施の形態１と同様に画像が有効領域の一部分しか表示されていない場合や規格以外のフォーマットの映像信号の場合でも、ドットクロックの周波数及び位相をノイズの影響を受けることなく正しく調整することが可能である。
【００３３】
（実施の形態５）
次に、本発明の請求項５に記載された発明の実施の形態について、図１から図７を用いて説明する。但し、図１は実施の形態１と共通であり、実施の形態１と同様に動作するものは説明を省略する。
【００３４】
実施の形態５ではサンプリングクロックの最適化について、信号判別により求まるサンプリング条件を設定した後、サンプリングクロックの位相を位相制御回路８により制御し、隣接画素間の輝度差が最小値をとるサンプリングクロックの位相を隣接画素間輝度差検出回路６の検出結果により求める。サンプリングクロックの位相の可変範囲は考え易くすするため実施の形態１と同様に１クロック周期で考えることにする。
【００３５】
またサンプリングクロックの位相データの最大サンプル数は１ライン当たりで考えると水平有効解像度より１つ少なくなることも実施の形態１と同様になる。サンプリングクロックの周波数が最適な場合と最適でない場合について、隣接画素間の輝度差の最大値や最小値でそれぞれの位相特性を用いてサンプリングクロックの周波数の調整ならびに位相の調整を実施する。しかし、もし信号処理装置側で再生するドットクロックが１ラインにおける周波数の均一性が十分でない場合には、隣接画素間の輝度差の最大値や最小値をとるサンプリングクロックの位相特性は最適な結果を示すように調整を行ったとしても実施の形態４と同様、図２のように一定値に収束せずに、図７の（ａ）と（ｂ）のように、位相の絶対値と水平方向の位置が連続した２値に収束する。この場合は信号処理装置側で再生するサンプリングクロックの周波数の均一性が十分でなくクロック周波数の調整は最適値であるという判断を加えることで、実施の形態１と同様に画像が有効領域の一部分しか表示されていない場合や規格以外のフォーマットの映像信号の場合でも、ドットクロックの周波数及び位相をノイズの影響を受けることなく正しく調整することが可能である。
【００３６】
（実施の形態６）
次に、本発明の請求項６に記載された発明の実施の形態について、図１から図７を用いて説明する。但し、図１は実施の形態１と共通であり、実施の形態１と同様に動作するものは説明を省略する。
【００３７】
実施の形態６ではサンプリングクロックの最適化について、信号判別により求まるサンプリング条件を設定した後、サンプリングクロックの位相を位相制御回路８により制御し、隣接画素間の輝度差が最小値をとるサンプリングクロックの位相を隣接画素間輝度差検出回路６の検出結果により求める。サンプリングクロックの位相の可変範囲は考え易くすするため実施の形態１と同様に１クロック周期で考えることにする。またサンプリングクロックの位相データの最大サンプル数は１ライン当たりで考えると水平有効解像度より１つ少なくなることも実施の形態１と同様になる。
【００３８】
サンプリングクロックの周波数が最適な場合と最適でない場合について、隣接画素間の輝度差の最大値や最小値でそれぞれの位相特性を用いてサンプリングクロックの周波数の調整ならびに位相の調整を実施する。しかし、もし映像ソース側で使用しているドットクロックの１ラインにおける周波数の均一性と映像処理装置側で再生するドットクロックの１ラインにおける周波数の均一性に差が発生している場合には、隣接画素間の輝度差の最大値や最小値をとるサンプリングクロックの位相特性は最適な結果を示すように調整を行ったとしても実施の形態４や実施の形態５と同様、図２のように一定値に収束せずに、図７の（ａ）と（ｂ）のように、位相の絶対値と水平方向の位置が連続した２値に収束する。この場合は信号処理装置側で再生するサンプリングクロックの周波数の均一性が十分でなくクロック周波数の調整は最適値であるという判断を加えることで、実施の形態１と同様に画像が有効領域の一部分しか表示されていない場合や規格以外のフォーマットの映像信号の場合でも、ドットクロックの周波数及び位相をノイズの影響を受けることなく正しく調整することが可能である。
【産業上の利用可能性】
【００３９】
本発明にかかる映像信号処理装置は、画像が有効領域の一部分しか表示されていない場合や規格以外のフォーマットの映像信号の場合にも、ノイズによる誤判別を回避しドットクロックの周波数及び位相を正しく調整することで最適な画像の表示状態を実現できる作用を有する等で有用である。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態１における映像信号処理装置の構成図
【図２】本発明の実施の形態１におけるサンプリングクロック周波数が最適な場合の位相の値の分布の説明図
【図３】本発明の実施の形態１におけるサンプリングクロック周波数が最適でない場合の位相の値の分布の説明図
【図４】本発明の実施の形態１におけるサンプリングクロック周波数が最適な場合のＡ／Ｄ変換器での映像信号入力とサンプリングクロックの説明図
【図５】本発明の実施の形態１におけるサンプリングクロック周波数が最適でない場合のＡ／Ｄ変換器での映像信号入力とサンプリングクロックの説明図
【図６】本発明の実施の形態１における映像信号処理システムの構成図
【図７】本発明の実施の形態４における信号ソース側で使用しているドットクロックが１ライン当たりで周波数の均一性が十分でなく、且つサンプリングクロック周波数が最適な場合の位相の値の分布の説明図
【図８】従来の画像表示装置を示す図
【符号の説明】
【００４１】
１  同期信号入力
２  信号判別回路
３  マイコン
４  映像信号入力
５  Ａ／Ｄ変換器
６  隣接画素間輝度差検出回路
７  ＰＬＬ
８  位相制御回路
９  パネル駆動部
１０  液晶パネル
１１  信号ソース
１２  フロント映像処理部
１３  液晶プロジェクター
１４  スクリーン
【図１】
2005321496.tif 000003
【図２】
2005321496.tif 000004
【図３】
2005321496.tif 000005
【図４】
2005321496.tif 000006
【図５】
2005321496.tif 000007
【図６】
2005321496.tif 000008
【図７】
2005321496.tif 000009
【図８】
2005321496.tif 000010