(57)【要約】【課題】特許文献１の導電性ペーストは、粒径の小さい共材を用いてニッケル粉末の焼結収縮を抑制しているが、粒径の小さい共材では内部電極層中で柱構造を形成できないため、誘電体層との密着力が弱く、焼成終了後の降温時に焼結体内でデラミネーション等を発生する。特許文献２の導電ペーストは、粒径分布中に２山を有する共材を用いて外部電極の接合強度や外部電極の耐湿性を高めているが、一方の粒径が２．５〜３．０μｍと大きいため、内部電極として使用できない。【解決手段】本発明の導電性ペーストは、ニッケル粉末と、有機ビヒクルと、セラミック粉末とを含有し、前記セラミック粉末は、平均粒径が０．２〜０．４μｍであるセラミック粉末Ａと、平均粒径が０．６〜０．８μｍであるセラミック粉末Ｂとを含有し、セラミック粉末全量に対するセラミック粉末Ａの重量比（Ａ／（Ａ＋Ｂ））が０．３〜０．７であることを特徴とする。【特許請求の範囲】
【請求項１】
ニッケル粉末と、有機ビヒクルと、セラミック粉末と、を含有する内部電極用導電性ペーストにおいて、前記セラミック粉末は、平均粒径が０．２〜０．４μｍであるセラミック粉末Ａと、平均粒径が０．６〜０．８μｍであるセラミック粉末Ｂと、を含有し、且つ、前記セラミック粉末全量に対する前記セラミック粉末Ａの重量比（Ａ／（Ａ＋Ｂ））が０．３〜０．７であることを特徴とする内部電極用導電性ペースト。
【請求項２】
前記ニッケル粉末の平均粒径が０．２〜１．０μｍであることを特徴とする請求項１に記載の内部電極用導電性ペースト。
【請求項３】
複数のセラミック層からなる積層体と、前記各セラミック層間に形成された内部電極と、これらの内部電極に接続された外部電極と、を有し、前記内部電極は、請求項１または請求項２に記載の導電性ペーストの焼結体からなることを特徴とする積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部電極用導電性ペースト及び積層セラミック電子部品に関し、更に詳しくは、デラミネーションやクラックの発生を防止することができる内部電極用導電性ペースト及び積層セラミック電子部品に関するものである。
【背景技術】
【０００２】
近年の電子部品の小型化に伴って積層セラミック電子部品の小型化も急速に進行している。特に、積層セラミックコンデンサは、小型且つ大容量化が急速に進んでおり、コンデンサの電気容量を増加させるため薄いセラミックグリーンシートの使用が急速に進んでいる。また、製造コストを低減するために、現在では内部電極用の導電性金属としてＮｉ等の卑金属を使用する傾向にある。
【０００３】
積層セラミック電子部品、例えば積層セラミックコンデンサを製造する場合には、まず、セラミックグリーンシートを形成し、このセラミックグリーンシート上に導電性ペーストを塗布して乾燥した後、セラミックグリーンシートを複数枚積層し、圧着することにより生の積層体を作製する。次いで、生の積層体を所定の寸法のチップとして切断し、例えば４００℃以上で脱バインダした後、内部電極層が酸化されないように酸素分圧の低い非酸化性雰囲気下でチップを焼結して焼結体を得ている。
【０００４】
焼結工程では誘電体層と内部電極層を一体に焼成するため、誘電体層と内部電極層間の熱収縮挙動差によって歪が生じて誘電体層と内部電極層との間でデラミネーションやクラックが発生し易い。そこで、従来から、誘電体層と同種または類似のセラミック粉末を共材として導電性ペーストに添加して誘電体層と内部電極層間の熱収縮挙動差を抑制することによってデラミネーションやクラックの発生を抑制し、防止するようにしている。
【０００５】
例えば、特許文献１にはニッケル粉末を主成分とし、平均粒径が最大でも０．１μｍの誘電体層と同じ組成物の共材を５〜３０ｗｔ％添加した内部電極用の導電体ペーストが提案されている。最大平均粒径が０．１μｍの共材を用いると、導電体ペースト中で共材がニッケル粉末中に分散し、焼結時にニッケル粉末の焼結収縮を抑制する効果が発現して焼成後の構造欠陥を抑制し、防止することができる。
【０００６】
また、特許文献２には共材として粒径分布中に２つの山を有するセラミック粉末を用いた導電ペーストが提案されている。この導電ペーストは、積層セラミックコンデンサの外部電極用として使用するものである。外部電極用の導電ペーストに粒径分布中に２つの山を有するセラミック粉末を添加して、外部電極とセラミック素体との結合強度を大きくすると共に外部電極の耐湿性を高めている。
【０００７】
【特許文献１】特開２００１−１１０２３３号公報
【特許文献２】特開平０９−０９７５１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に記載の導電体ペーストの場合には、平均粒径の小さい共材を用いて導電体ペースト中での共材の分散性を高め、ニッケル粉末の焼結収縮を抑制して焼成後の構造欠陥を防止しているが、平均粒径の小さい共材では内部電極層中で、内部電極を挟む上下の誘電体層に対して柱構造を形成できないため、内部電極層と誘電体層との密着力が弱く、焼成終了後の降温時に内部電極層と誘電体層の界面においてデラミネーションやクラックが発生するという課題が新たに発生する。また、特許文献２に記載の導電ペーストの場合には、粒径分布中に２山を有する共材を用いて外部電極とセラミック素体との接合強度や外部電極の耐湿性を高めることができるが、共材の一方の山の平均粒径が２．５〜３．０μｍと大きいため、急激に薄層化が進む状況下では内部電極として用いることができない。このことは、特許文献２において外部電極とは異なる組成の導電ペーストを内部電極として使用していることからも推定される。
【０００９】
本発明は、上記課題を解決するためになされたもので、セラミック層と内部電極層間のクラックやデラミネーション等の構造欠陥を防止することができる内部電極用導電性ペースト及び積層セラミック電子部品を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明の請求項１に記載の内部電極用導電性ペーストは、ニッケル粉末と、有機ビヒクルと、セラミック粉末と、を含有する内部電極用導電性ペーストにおいて、前記セラミック粉末は、平均粒径が０．２〜０．４μｍであるセラミック粉末Ａと、平均粒径が０．６〜０．８μｍであるセラミック粉末Ｂと、を含有し、且つ、前記セラミック粉末全量に対する前記セラミック粉末Ａの重量比（Ａ／（Ａ＋Ｂ））が０．３〜０．７であることを特徴とするものである。
【００１１】
また、本発明の請求項２に記載の内部電極用導電性ペーストは、請求項１に記載の発明において、前記ニッケル粉末の平均粒径が０．２〜１．０μｍであることを特徴とするものである。
【００１２】
また、本発明の請求項３に記載の積層セラミック電子部品は、複数のセラミック層からなる積層体と、前記各セラミック層間に形成された内部電極と、これらの内部電極に接続された外部電極と、を有し、前記内部電極は、請求項１または請求項２に記載の導電性ペーストの焼結体からなることを特徴とするものである。
【００１３】
而して、本発明の内部電極用導電性ペースト（以下、単に「導電性ペースト」と称す。）は、積層セラミック電子部品のセラミック層間の内部電極層を形成するためのものである。この導電性ペーストは、内部電極の導電性粉末としてニッケル粉末を含有している。ニッケル粉末の平均粒径は、特に制限されないが、内部電極の薄層化を勘案すると０．２〜１．０μｍの範囲が好ましい。平均粒径が０．２μｍ未満ではニッケル粉末が凝集し易いため好ましくなく、平均粒径が１．０μｍを超えると内部電極を薄層化する上で好ましくない。
【００１４】
また、上記導電性ペーストに用いられる有機ビヒクルは、バインダと溶剤とを混合したもので、従来公知のものを用いることによってニッケル粉末をペースト化することができる。バインダとしては、例えばエチルセルロース、アクリル樹脂、ポリビニルブチラール、メタクリル樹脂等を用いることが好ましい。また、溶剤としては、例えばテルピネオール、ブチルカルビトール、ブチルカルビトールアセテート、アルコール類を用いることが好ましい。また、可塑剤として、例えばＤＯＰ（ジオクチルフタレート）、オクタンジオール等を用いることが好ましい。また、有機ビヒクルには必要に応じて分散剤、界面活性剤等を適宜添加しても良い。
【００１５】
上記導電性ペーストに用いられるセラミック粉末は、セラミック層の共材となるもので、セラミック層と同一種または類似のセラミック粉末が好ましい。このセラミック粉末は、平均粒径が０．２〜０．４μｍのセラミック粉末Ａと、平均粒径が０．６〜０．８μｍのセラミック粉末Ｂとを含んでいる。
【００１６】
セラミック粉末Ａは、平均粒径が０．２〜０．４μｍである。セラミック粉末Ａは、ニッケル粉末の平均粒径（０．２〜１．０μｍ）より比較的小さく、導電性ペースト中に分散してニッケル粉末粒子間の隙間に入り込み易いため、ニッケル粉末粒子間の隙間を埋めて焼成時の昇温段階においてニッケル粉末の焼結収縮を抑制する、所謂ピンニング効果を発現することができる。
【００１７】
従って、セラミック粉末Ａによって焼成時における導電性ペーストの熱収縮率を調整することができ、もって昇温段階における内部電極層とセラミック層との間の熱収縮差を抑制してデラミネーションやクラックを抑制することができる。
【００１８】
セラミック粉末Ａでピンニング効果を発現させるためには、セラミック粉末Ａの平均粒径が小さい方が好ましいが、平均粒径が０．２μｍ未満ではセラミック粉末が凝集して分散性が著しく低下して積層構造を破壊（ショート不良）する虞があって好ましくなく、平均粒径が０．４μｍを超えるとピンニング効果が低下する虞があって好ましくない。
【００１９】
セラミック粉末Ｂは、平均粒径が０．６〜０．８μｍである。セラミック粉末Ｂは、ニッケル粉末の平均粒径（０．２〜１．０μｍ）に比較的近いため、焼成時に内部電極層中でセラミック層との共材である上下のセラミック粉末粒子同士が焼結して比較的容易に柱構造を形成し、上下のセラミック層を接続して内部電極とセラミック層間の密着力を向上させることができる。
【００２０】
従って、焼成時の最高温度以降の降温段階で内部電極層及びセラミック層が焼結して流動性が低下し、内部電極層とセラミック層の熱膨張率の差によって両者間に内部応力が作用しても、焼成時に内部電極中で形成される共材の柱構造によって内部電極層とセラミック層と間の密着力が向上するため、降温段階における内部応力によるボイドやクラックの発生を抑制し、延いてはデラミネーションを抑制することができる。
【００２１】
内部電極中でセラミック粉末Ｂによって柱構造を形成するためには、セラミック粉末Ｂの平均粒径はニッケル粉末と近い方が好ましいが、平均粒径が０．６μｍ未満ではニッケル粉末の平均粒径との差が大きく柱構造を形成し難くなって好ましくない。また、平均粒径が０．８μｍを超えると１．０μｍ以下の薄層化した内部電極層に適さないと共に積層構造を破壊（ショート不良）する虞があって好ましくない。
【００２２】
また、本発明ではセラミック粉末全量に対するセラミック粉末Ａの重量比（Ａ／（Ａ＋Ｂ））を０．３〜０．７に設定する。セラミック粉末Ａの重量比が０．３未満ではピンニング効果が発現し難くなって好ましくなく、その重量比が０．７を超えるとセラミック粉末Ｂによって柱構造を形成し難くなって好ましくない。つまり、セラミック粉末Ａの重量比が上記範囲を逸脱すると焼成時の昇温段階及び降温段階のいずれかの段階で内部電極層とセラミック層との間でデラミネーションやクラックを発生する虞があって好ましくない。
【００２３】
本発明の積層セラミック電子部品は、上記導電性ペーストを用いて内部電極を形成したものである。上記導電性ペーストを用いて積層セラミック電子部品の内部電極を形成するため、デラミネーションやクラックの構造欠陥を抑制することができ、しかも内部電極層とセラミック層の積層構造の破壊によるショート不良を防止することができ、信頼性の高い積層セラミックコンデンサ等の積層セラミック電子部品を得ることができる。本発明は、内部電極を有する積層セラミック電子部品に広く適用することができ、例えば積層セラミックコンデンサに好ましく適用することができる。
【発明の効果】
【００２４】
本発明の請求項１〜請求項３に記載の発明によれば、セラミック層と内部電極層間のクラックやデラミネーション等の構造欠陥を防止することができる内部電極用導電性ペースト及び積層セラミック電子部品を提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の導電性ペースト及び積層セラミック電子部品の好適な実施例について説明する。本実施例では積層セラミック電子部品として積層セラミックコンデンサを作製し、積層セラミックコンデンサの積層断面を観察すると共に電気的特性試験を行ってその特性を評価した。
【実施例】
【００２６】
（１）導電性ペーストの調製
まず、ジヒドロターピニルアセテート９４重量部に、エチルセルロース樹脂６重量部を徐々に加えて、攪拌機によって２４時間攪拌して有機ビヒクルを調製した。この有機ビヒクル１３重量部に、表１に示す試料Ｎｏ.１〜１２の共材であるセラミック粉末を５重量部、希釈溶剤として使用するアセトン、ステアリン酸、オイゲノールを２５０重量部混合して、容量０．６Ｌのサンドミルによって共材を２時間分散させた。その後、ニッケル粉末４２重量部、オイゲノール１重量部、ビヒクル３０重量部及びジヒドロターピニルアセテート１０重量部を混合して、容量０．６Ｌのサンドミルによって１時間分散させてセラミック粉末とニッケル粉末を均一に分散させた後、減圧装置付きプラネタリミキサでアセトンを蒸発させて表１に示す試料Ｎｏ.１〜１２の導電性ペーストを得た。表１において、試料Ｎｏ.１〜７が本実施例の導電性ペーストであり、試料Ｎｏ.８〜１２が比較例の導電性ペーストである。
【００２７】
（２）積層セラミックコンデンサの作製
ポリビニルブチラール樹脂１０重量部、チタン酸バリウム５０重量部及びエタノール、トルエンを混合した後、この混合物をサンドミルによって３時間粉砕、混合してセラミックスラリーを得た。次いで、このセラミックスラリーをドクターブレード法によってフィルム上に塗布してセラミックグリーンシートを形成した。その後、セラミックグリーンシート上に試料Ｎｏ.１の導電性ペーストを印刷し、このセラミックグリーンシートを複数枚作製した。次いで、導電性ペーストが印刷されたセラミックグリーンシートをそれぞれ所定枚数ずつ積層し、所定の圧力で圧着して積層体を得た。更に、これらの積層体を切断して所定の寸法のチップを作製した後、これらのチップを窒素／水素雰囲気中、９００〜１３００℃の温度で１０時間焼成してコンデンサ素体を得た。試料Ｎｏ.２〜１２の導電性ペーストについてもそれぞれ同様の手順でコンデンサ素体を作製した。
【００２８】
（３）積層セラミックコンデンサの観察及び電気的特性試験
顕微鏡を用いて試料Ｎｏ.１〜１２のコンデンサ素体の断面のクラック発生数を観察し、その結果を表１の「積層コンデンサクラック」の欄に示した。また、各コンデンサ素体について外部電極間の絶縁性試験を行い、それぞれの結果を表１の「積層コンデンサショート不良」の欄に示した。これらの観察及び試験はそれぞれ１０００個の試料について行った。
【００２９】
【表１】
2005267858.tif 000002
【００３０】
表１に示す結果によれば、共材であるセラミック粉末Ａ及びセラミック粉末Ｂそれぞれの平均粒径及びセラミック粉末Ａの重量比（Ａ／（Ａ＋Ｂ））が本発明の範囲内にある試料Ｎｏ.１〜７のコンデンサ素体は、いずれもクラックが観察されず、また積層構造の破壊に基づくショート不良もないことが判った。
【００３１】
これに対して、平均粒径が本発明の範囲より小さい０．１３μｍのセラミック粉末Ａを共材として含む試料Ｎｏ.１０は、他の要件が本発明の範囲内にあっても、１０００個のコンデンサ素体中、７個にクラックが観察され、３７個にショート不良があった。
【００３２】
平均粒径が本発明の範囲より大きい０.９２μｍのセラミック粉末Ａを含む試料Ｎｏ.１２は、他の要件が本発明の範囲内にあっても、１０００個のコンデンサ素体中、２８個にショート不良があった。この場合にはいずれのコンデンサ素体にもクラックは観察されなかった。
【００３３】
セラミック粉末Ａの重量比が本発明の範囲（Ａ／（Ａ＋Ｂ））＝０．３〜０．７より小さい試料Ｎｏ.８は、その他の要件が本発明の範囲内にあっても、１０００個のコンデンサ素体中、１２個にクラックが観察された。また、セラミック粉末Ａの重量比が本発明の範囲より大きい試料Ｎｏ.９は、その他の要件が本発明の範囲内にあっても、１０００個のコンデンサ素体中、２５個にクラックが観察された。この場合にもいずれのコンデンサ素体にもクラックは観察されなかった。
【００３４】
更に、共材としてセラミック粉末Ａのみを含む試料Ｎｏ.１１は、１０００個のコンデンサ素体中、１２個にクラックが観察されたが、ショート不良はなかった。
【００３５】
以上説明したように本実施例によれば、セラミック粉末は、平均粒径が０．２〜０．４μｍであるセラミック粉末Ａと、平均粒径が０．６〜０．８μｍであるセラミック粉末Ｂと含有し、且つ、セラミック粉末全量に対するセラミック粉末Ａの重量比（Ａ／（Ａ＋Ｂ））が０．３〜０．７である導電性ペーストを用いて積層セラミックコンデンサを作製することによって、クラックの発生を防止することができると共に積層構造の破壊に基づくショート不良を防止することができ、信頼性の高い積層セラミックコンデンサを得ることができる。
【００３６】
尚、本発明は上記実施例に何ら制限されるものではなく、導電性ペーストに含まれるセラミック粉末が平均粒径の異なるセラミック粉末Ａ及びセラミック粉末Ｂを含み、セラミック粉末Ａの平均粒径が０．２〜０．４μｍであり、セラミック粉末Ｂの平均粒径が０．６〜０．８μｍであり、しかもセラミック粉末Ａの重量比（Ａ／（Ａ＋Ｂ））が０．３〜０．７の範囲にあるものであれば、全て本発明に包含される。
【産業上の利用可能性】
【００３７】
本発明の導電性ペーストは、積層セラミックコンデンサ等の積層セラミック電子部品を製造する場合に好適に用いることができる。