(57)【要約】【課題】インタレース画像のライン数などを変換するフォーマット変換において、高画質のインタレース画像を得ることができるようにする。【解決手段】  静止画素補間回路２１は、960iの入力画像を960pの画像に変換し、補間回路５２に供給する。補間回路５２は、960pの画像を、所定の変換比で変換し、その結果得られる1024iの画像を合成回路５５に出力する。また、補間回路５１は、960iの入力画像の画素数を、所定の変換比の２倍の変換比で変換し、その結果得られる1024iの画像を合成回路５５に出力する。合成回路５５は、補間回路５２から供給される1024iの画像と、補間回路５１から供給される1024iの画像とを構成する画素を合成することにより、1024iの出力画像を生成する。本発明は、例えば、インタレース画像のライン数などを変換するフォーマット変換を行う画像処理装置に適用することができる。【選択図】図５
2005150997.tif 000002
【特許請求の範囲】
【請求項１】
第１のインタレース画像を、その第１のインタレース画像と画素数の異なる第２のインタレース画像に変換する画像変換装置において、
前記第１のインタレース画像を、プログレッシブ画像に変換する走査方式変換手段と、
前記プログレッシブ画像の画素数を、所定の変換比で変換し、第３のインタレース画像を出力する第１の画素数変換手段と、
前記第１のインタレース画像の画素数を、前記所定の変換比の２倍の変換比で変換し、第４のインタレース画像を出力する第２の画素数変換手段と、
前記第３と第４のインタレース画像を構成する画素を合成することにより、前記第２のインタレース画像を生成する合成手段と
を備えることを特徴とする画像変換装置。
【請求項２】
前記第１のインタレース画像を構成する画素の動き量を検出する動き検出手段をさらに備え、
前記合成手段は、前記動き量に応じた重みで、前記第３と第４のインタレース画像を構成する画素を合成する
ことを特徴とする請求項１に記載の画像変換装置。
【請求項３】
前記動き量を補間することにより、前記第２のインタレース画像を構成する画素毎の動き量を求める動き量補間手段をさらに備え、
前記合成手段は、前記動き量補間手段において求められた動き量に応じた重みで、前記第３と第４のインタレース画像を構成する画素を合成する
ことを特徴とする請求項２に記載の画像変換装置。
【請求項４】
前記第２の画素数変換手段は、同一フィールド内で補間を行うことにより、前記第１のインタレース画像の画素数を変換する
ことを特徴とする請求項１に記載の画像変換装置。
【請求項５】
前記第１と第４のインタレース画像の水平ライン数に応じて、前記第４のインタレース画像の水平ラインを表わす値である水平ライン情報を出力する出力手段をさらに備え、
前記第１の画素数変換手段は、前記水平ライン情報の２倍の値で表される水平ラインを、前記プログレッシブ画像によって補間することにより、前記プログレッシブ画像の水平ライン数を前記所定の変換比倍した水平ライン数の前記第３のインタレース画像を生成し、
前記第２の画素数変手段は、前記水平ライン情報で表される水平ラインを、前記第１のインタレース画像によって補間することにより、前記第１のインタレース画像の水平ライン数を前記所定の変換比の２倍にした水平ライン数の前記第４のインタレース画像を生成する
ことを特徴とする請求項１に記載の画像変換装置。
【請求項６】
前記プログレッシブ画像をフィルタリングするフィルタ手段をさらに備える
ことを特徴とする請求項１に記載の画像変換装置。
【請求項７】
前記所定の変換比は、１／２ではない値である
ことを特徴とする請求項１に記載の画像変換装置。
【請求項８】
第１のインタレース画像を、その第１のインタレース画像と画素数の異なる第２のインタレース画像に変換する画像変換方法において、
前記第１のインタレース画像を、プログレッシブ画像に変換する走査方式変換ステップと、
前記プログレッシブ画像の画素数を、所定の変換比で変換し、第３のインタレース画像を出力する第１の画素数変換ステップと、
前記第１のインタレース画像の画素数を、前記所定の変換比の２倍の変換比で変換し、第４のインタレース画像を出力する第２の画素数変換ステップと、
前記第３と第４のインタレース画像を構成する画素を合成することにより、前記第２のインタレース画像を生成する合成ステップと
を含むことを特徴とする画像変換方法。
【請求項９】
第１のインタレース画像を、その第１のインタレース画像と画素数の異なる第２のインタレース画像に変換する画像変換処理を、コンピュータに行わせるプログラムにおいて、
前記第１のインタレース画像を、プログレッシブ画像に変換する走査方式変換ステップと、
前記プログレッシブ画像の画素数を、所定の変換比で変換し、第３のインタレース画像を出力させる第１の画素数変換ステップと、
前記第１のインタレース画像の画素数を、前記所定の変換比の２倍の変換比で変換し、第４のインタレース画像を出力させる第２の画素数変換ステップと、
前記第３と第４のインタレース画像を構成する画素を合成することにより、前記第２のインタレース画像を生成する合成ステップと
を含むことを特徴とするプログラム。
【請求項１０】
第１のインタレース画像を、その第１のインタレース画像と画素数の異なる第２のインタレース画像に変換する画像変換処理を、コンピュータに行わせるプログラムが記録されている記録媒体において、
前記第１のインタレース画像を、プログレッシブ画像に変換する走査方式変換ステップと、
前記プログレッシブ画像の画素数を、所定の変換比で変換し、第３のインタレース画像を出力させる第１の画素数変換ステップと、
前記第１のインタレース画像の画素数を、前記所定の変換比の２倍の変換比で変換し、第４のインタレース画像を出力させる第２の画素数変換ステップと、
前記第３と第４のインタレース画像を構成する画素を合成することにより、前記第２のインタレース画像を生成する合成ステップと
を含むことを特徴とするプログラムが記録されている記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像変換装置および画像変換方法、プログラム、並びに記録媒体に関し、特に、例えば、インタレース画像のライン数などを変換するフォーマット変換において、高画質のインタレース画像を得ることができるようにする画像変換装置および画像変換方法、プログラム、並びに記録媒体に関する。
【背景技術】
【０００２】
例えば、ALIS（Alternate Lighting of Surfaces）方式を採用したPDP（Plasma Display Panel）パネルが開発されている。
【０００３】
図１は、PDPパネル等に表示させる画像を処理する従来の画像処理装置の画像処理の一例を示している。
【０００４】
図１では、画像処理装置には、信号規格が480i（インタレース）であるSDTV（Standard Definition TV）方式の画像（信号）が入力画像として入力される。また、PDPパネルは、1024iの画像（信号）を表示するものとなっている。この場合、画像変換装置では、480iの画像が1024iの画像に変換される。
【０００５】
即ち、画像処理装置は、1フィールドが240水平ラインで構成される480ｉのSDTV方式の入力画像が入力されると、垂直解像度を得て高画質にするため、水平および垂直の両方向の画素数をそれぞれ２倍する倍速処理を行い、960ｉの画像（入力画像の４倍密の画像）を生成する。そして、画像処理装置は、960iの画像を、インタレース画像からプログレッシブ画像にＩＰ（Interlace Progressive）変換し、１フレームが960水平ラインで構成される960ｐ（プログレッシブ）の画像を生成する。さらに、画像処理装置は、水平ライン数を約1/2とするFC(Format Converter)を行うことにより、1フレームの水平ライン数が960である960ｐの画像を、約1/2に縮小して、１フィールドの水平ライン数が512である1024ｉの画像に変換し、HDTV方式の出力画像として、PDPパネルに表示させる。
【０００６】
図２は、HDTV（High Definition TV）方式の画像を表示する、CRT（Cathode Ray Tube）ディスプレイに表示させる画像を処理する従来の画像処理装置の画像処理の一例を示している。
【０００７】
なお、図２では、画像処理装置には、信号規格が480i（インタレース）であるSDTV方式の画像（信号）が入力画像として入力され、1080iのHDTV方式の画像（信号）が出力されて、CRTディスプレイに表示される。CRTディスプレイの表示画面には、1125iの画像が表示可能となっており、２つの画面（ウィンドウ）が表示されるようになっている。そして、画像処理装置により出力される1080iの画像は、CRTディスプレイの表示画面よりやや小さめの１つの画面（ウィンドウ）に表示される。
【０００８】
画像処理装置は、１フィールドが240水平ラインで構成される480ｉのSDTV方式の入力画像が入力されると、図１における場合と同様に、倍速処理を行うことにより、960ｉの画像（入力画像の４倍密の画像）を生成する。そして、画像処理装置は、やはり、図１における場合と同様に、960iの画像を、インタレース画像からプログレッシブ画像にＩＰ変換することにより、960ｐの画像を生成し、さらに、１フレームの水平ライン数が960である960ｐの画像を、約1/2にするFCを行うことにより、1フィールドの水平ライン数が540である1080ｉの画像に変換し、HDTV方式の出力画像として、CRTディスプレイに表示させる。
【０００９】
上述したように、図１または図２に示す画像処理を行う画像処理装置は、480iの入力画像をフィールド内で補間して、1024iまたは1080iの出力画像を直接変換するのではなく、480iの入力画像に対して、倍速処理、ＩＰ変換、およびFCを行うことにより、1024iまたは1080iの出力画像に変換している。なぜならば、例えば、水平方向に延びる１本の線の画像が１フレームを構成する奇数フィールドと偶数フィールドのうちの一方のフィールドにのみある480iの入力画像が画像処理装置に入力された場合、この入力画像をフィールド内で補間して、1024iまたは1080iの出力画像に直接変換すると、１本の線の画像は、奇数フィールドまたは偶数フィールドのうちの一方のフィールドにしかないので、出力画像はちらつくからである。このちらつきは、画像に静止している被写体が表示されているときに、特に顕著に表れる(知覚される)。従って、静止している被写体が表示されている画像は、フィールド内で補間するのではなく、フィールド間で補間することが望ましい。
【００１０】
一方、動いている被写体が表示されている画像を、フィールド間で補間すると、その動いている被写体の画像がぼけたものとなる。従って、動きのある画像は、フィールド内で補間することが望ましい。
【００１１】
そこで、フィールド間補間とフィールド内補間の両方を行うとともに、入力画像の動き量を検出し、その検出結果に応じてフィールド間補間した結果得られる画像と、フィールド内補間した結果得られる画像の混合比とを決定し、その混合比に基づいて、フィールド間で補間された画像と、フィールド内で補間された画像とを合成する画像処理装置がある（例えば、特許文献１参照）。
【００１２】
図３は、そのような画像処理装置の一例の構成を示すブロック図である。
【００１３】
図３の画像処理装置では、例えば、480iの画像が倍速された960iの画像が入力画像として入力され、960iの画像と画素数の異なる1024iの画像に変換されて、その1024iの画像が出力画像として出力される。
【００１４】
図３において、画像処理装置は、ＩＰ変換部１１とフォーマット変換部１２から構成される。
【００１５】
ＩＰ変換部１１は、静止画素補間回路２１、フィールドディレイ２２、動画素補間回路２３、フレームディレイ２４、動画素検出部２５、および合成回路２６から構成される。
【００１６】
ＩＰ変換部１１には、960iの入力画像がフィールド単位で入力され、静止画素補間回路２１、フィールドディレイ２２、動画素補間回路２３、フレームディレイ２４、動画素検出部２５にそれぞれ供給される。
【００１７】
静止画素補間回路２１は、後述するフィールドディレイ２２から供給される１フィールド分遅延された960iの入力画像を用いて、入力された960iの入力画像をフィールド間で補間し、960iの入力画像を960pの画像にＩＰ変換する。具体的には、静止画素補間回路２１は、入力画像の偶数フィールドと、その１フィールド前の入力画像の奇数フィールドとを合成、または入力画像の奇数フィールドと、その１フィールド前の入力画像の偶数フィールドとを合成して１フレームのプログレッシブ画像を、入力画像のフィールド単位で行うことにより、960iの画像を960pの画像にＩＰ変換する。従って、960pの画像の水平ライン数は、960iの入力画像の水平ライン数の２倍となる。そして、静止画素補間回路２１は、ＩＰ変換によって得られた960pの画像を合成回路２６に供給する。なお、静止画素補間回路２１から出力される960pの画像は、フィールド間で補間されているので、静止している被写体が表示されている画像に適した補間が行われた画像である。
【００１８】
フィールドディレイ２２は、960iの入力画像を１フィールド分遅延させ、静止画素補間回路２１に供給する。
【００１９】
動画素補間回路２３は、960iの入力画像をフィールド内で補間し、960iの画像を960pの画像にＩＰ変換して、合成回路２６に供給する。なお、動画素補間回路２３から出力される960pの画像は、フィールド内で補間されているので、動いている被写体が表示されている画像に適した補間が行われた画像である。
【００２０】
フレームディレイ２４は、960iの入力画像を１フレーム分遅延させ、動画素検出部２５に供給する。
【００２１】
動画素検出部２５は、入力された960iの入力画像とフレームディレイ２４から供給される１フレーム分遅延された960iの入力画像との差から、静止画素補間回路２１と動画素補間回路２３が出力する960pの画像を構成する各画素の動き量を検出する。即ち、動画素検出部２５は、960iの入力画像を構成する各画素のフレーム間の差を、例えば、３ビットで表した値を、その画素の動き量として検出する。動画素検出部２５は、画素毎の動き量を、合成回路２６に供給する。
【００２２】
合成回路２６は、動画素検出部２５から供給される動き量に応じた重みで、静止画素補間回路２１から供給される960pの画像を構成する画素毎の画素値と、動画素補間回路２３から供給される960pの画像を構成する画素毎の画素値とを合成する。なお、静止画素補間回路２１から供給される960pの画像を構成する画素毎の画素値のように、静止している被写体が表示されている画像に適した補間が行われた画像を構成する画素毎の画素値を、以下、適宜、静止画素値という。また、動画素補間回路２３から供給される960pの画像を構成する画素毎の画素値のように、動いている被写体が表示されている画像に適した補間が行われた画像を構成する画素毎の画素値を、以下、適宜、動画素値という。
【００２３】
例えば、合成回路２６は、動き量に応じて、静止画素値に対する静止画素用の重み係数と、動画素値に対する動画素用の重み係数を画素毎に決定し、静止画素値に静止画素用の重み係数を乗算した値と、動画素値に動画素用の重み係数を乗算した値との和を、画素毎に求め、その和を合成後の960pの画像を構成する画素毎の画素値にすることにより、静止画素補間回路２１から供給される960pの画像と、動画素補間回路２３から供給される960pの画像とを合成する。そして、合成回路２６は、その合成によって得られた960pの画像をフォーマット変換部１２に供給する。
【００２４】
合成回路２６では、動き量に応じた重みで、画素毎に静止画素値と動画素値が合成されるので、動いている被写体が表示されている画素には、動画素値が優先され、静止している被写体が表示されている画素には、静止画素値が優先された960pの画像が得られる。これにより、動きボケとちらつきが抑制された960pの画像を得ることができる。
【００２５】
フォーマット変換部１２は、補間回路３１から構成される。
【００２６】
フォーマット変換部１２には、ＩＰ変換部１１の合成回路２６から960pの画像が供給され、補間回路３１に供給される。
【００２７】
補間回路３１は、合成回路２６から供給される１フレームが960水平ラインの960pの画像を、所定の変換比（図３の例の場合、512/960）で画素数変換（FC）することにより、１フィールドが512水平ラインの1024iの画像を得て、出力画像として出力する。
【００２８】
以上のように構成される図３の画像処理装置では、960iの入力画像が入力されると、ＩＰ変換部１１において、フィールドディレイ２２は、960iの入力画像を１フィールド分遅延させ、静止画素補間回路２１に供給する。静止画素補間回路２１は、入力された960iの入力画像のフィールドを、フィールドディレイ２２で１フィールド分遅延された960iの入力画像のフィールドを用いてフィールド間で補間して、960pの画像の１フレームを構成し、合成回路２６に供給する。
【００２９】
また、動画素補間回路２３は、入力された960iの入力画像のフィールドをフィールド内で補間し、960pの画像の１フレームを構成して、合成回路２６に供給する。
【００３０】
さらに、フレームディレイ２４は、960iの入力画像を１フレーム分遅延させ、動画素検出部２５に供給する。動画素検出部２５は、入力された960iの入力画像と、フレームディレイ２４で１フレーム分遅延された960iの入力画像とを用いて、静止画素補間回路２１と動画素補間回路２３が出力する960pの画像を構成する各画素の動き量を検出し、合成回路２６に供給する。そして、合成回路２６は、静止画素補間回路２１から供給される960pの画像を構成する各画素（の画素値）と、動画素補間回路２３から供給される960pの画像を構成する対応する画素とを、その画素について動画素検出部２５から供給される動き量に応じた重みで合成して、フォーマット変換部１２の補間回路３１に供給する。フォーマット変換部１２において、補間回路３１は、合成回路２６からの960pの画像を、512/960の変換比で変換し、1024iの出力画像を得て出力する。
【００３１】
【特許文献１】特開２０００−４１２０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００３２】
しかしながら、上述した図３の画像処理装置では、最終的に得られる1024iの出力画像に横縞妨害が発生してしまうという問題があった。
【００３３】
図４を参照して、最終的に得られる1024iの出力画像に発生する横縞妨害について説明する。
【００３４】
なお、図４では、動画素補間回路２３には、960iの入力画像が入力され、動画素補間回路２３は、フィールド内で補間することにより、960iの入力画像を960pの画像にＩＰ変換している。また、図４では、水平ラインＬ１乃至Ｌ６は、入力された960iの入力画像のフィールドの水平ラインの一部を表し、Ｌ１'乃至Ｌ５'は、その水平ラインＬ１乃至Ｌ６を用いて補間される960pの画像のフレームの水平ラインを表わしている。
【００３５】
図４の左側に示すように、動画素補間回路２３は、960iの入力画像のフィールドの隣接する２つの水平ラインを用いて、960pの画像のフレームにおけるその隣接する２つの水平ラインの間の水平ラインを補間する。例えば、960iの入力画像の隣接する水平ラインＬ１と水平ラインＬ２の各画素の画素値を用いて、960pの画像のフレームにおけるその水平ラインＬ１とＬ２の間の水平ラインＬ１'が補間される。具体的には、例えば、動画素補間回路２３は、隣接する960iの入力画像の水平ラインＬ１と水平ラインＬ２の各画素のうち、垂直方向に並ぶ２つの画素どうしの画素値の平均値を、960pの画像のフレームの水平ラインＬ１'の画素値にすることにより、960pの画像のフレームの水平ラインＬ１'を補間する。なお、動画素補間回路は、960iの入力画像のフィールドの水平ラインの垂直方向の位置と同一の位置にある960pの画像のフレームの水平ラインには、960iの入力画像のフィールドの水平ラインをそのまま用いることにより、960pの画像のフレームの水平ラインを補間する。このようにして、動画素補間回路２３は、960iの入力画像のフィールドにおける水平ラインを用いて、960pの画像のフレームにおける水平ラインを補間することにより、960iの入力画像を960pの画像にＩＰ変換する。
【００３６】
図４の中央と右側では、960pの画像において、水平ラインＬ１乃至水平ラインＬ６および水平ラインＬ１'乃至水平ラインＬ５'の水平方向の位置が所定の位置にある画素の画素値を表している。なお、図中、黒丸は、画素値を表す。また、黒丸は、左側の直線に近いほど画素値が小さいこと（黒レベルに近いこと）を表し、右側に位置するほど画素値が大きい（白レベルに近いこと）ことを表している。
【００３７】
図４の中央に示すように、960iの入力画像の水平ラインＬ３の画素の画素値が１であり、その他の水平ラインの画素の画素値が０である場合、動画素補間回路２３は、960iの入力画像の水平ラインＬ２の画素の画素値０と水平ラインＬ３の画素の画素値１とを平均し、その平均値を、960pの画像の水平ラインＬ２'の画素の画素値にすることにより、960pの画像の水平ラインＬ２'を補間する。同様に、動画素補間回路２３は、960iの入力画像の水平ラインＬ３の画素の画素値１と水平ラインＬ４の画素の画素値０とを平均し、その平均値を、960pの画素の水平ラインＬ３'の画素の画素値にすることにより、960pの画像の水平ラインＬ３'を補間する。また、動画素補間回路２３は、960iの入力画像の水平ラインＬ３の画素の画素値を、そのまま960pの画像の水平ラインＬ３の画素の画素値にすることにより、960pの画像の水平ラインＬ３を補間する。
【００３８】
従って、補間によって得られる960pの画像において、水平ラインＬ２'と水平ラインＬ３'の画素の画素値は、960iの入力画像の水平ラインＬ３の画素の画素値である１の約半分（約0.5）となり、960iの入力画像の水平ラインＬ３の画素の明るさに比べて、960pの画像の水平ラインＬ２'と水平ラインＬ３'の画素は暗くなる。即ち、960pの画像において、画素値が１である画素の水平ラインＬ３を中心とする連続する３つの水平ラインである水平ラインＬ２'、水平ラインＬ３、水平ラインＬ３'の画素では、図４の中央に示すように、画素値が約0.5、１、約0.5となり、画素の明るさは、暗、明、暗となる。
【００３９】
なお、ここでは、960iの入力画像の水平ラインＬ３以外の水平ラインの画素の画素値は、０であるので、水平ラインＬ３以外の水平ラインを用いて補間することによって得られる960pの画像の水平ラインの画素の画素値は０となる。例えば、水平ラインＬ１と水平ラインＬ２を用いて補間される水平ラインＬ１'の画素の画素値は、０である。また、960ｐの画像の水平ラインＬ１、Ｌ２、および水平ラインＬ４乃至水平ラインＬ６の画素の画素値は、そのまま、960iの水平ラインＬ１、Ｌ２、および水平ラインＬ４乃至水平ラインＬ６の画素の画素値である０となる。
【００４０】
従って、例えば、960iの入力画像のノイズを有する画素の画素値を１とするとともに、ノイズを有しない画素の画素値を０と表すこととして、ランダムなノイズを有する960iの入力画像を動画素補間回路２３により補間して、960pの画像に変換した場合、図４の右側に示すように、補間後の960pの画像では、明るさが、暗、明、暗となる連続する３つの水平ラインがランダムに生じる。
【００４１】
明るさが、暗、明、暗となる連続する３つの水平ラインがランダムに生じると、ｆｓをサンプリング周波数（図４の例の場合、960ライン/有効画面高）として、960pの画像には、1/2ｆｓで画素値が１（明）から画素値が約0.5（暗）に変化（またはその逆に変化）する周波数成分が生じることになる。従って、このような1/2ｆｓの周波数成分を有する960pの画像を、補間回路３１において512/960、即ち、1/2強の水平ライン数の1024iの画像に画素数変換した場合、1/2ｆｓの周波数成分の折り返し信号がほぼ直流になり、即ち、周波数０付近に表れ、これにより、1024iの画像には、太い横縞状の妨害が発生する。
【００４２】
ランダムなノイズを有する画像だけでなく、砂浜や芝生の画像のように均一にざらざらしている画像や弱電解ノイズが生じている画像等が入力画像として画像処理装置に入力された場合も、同様の原理で、1024iの出力画像には、太い横縞状の妨害が見られる。
【００４３】
一方、画像処理装置が、960iの入力画像であるインタレース画像を、1024iの画像のようなインタレース画像ではなく、1024pの画像のようなプログレッシブ画像に変換する場合には、そのプログレッシブ画像では、入力画像がそのまま用いられる水平ラインと、入力画像の２つの水平ラインから生成される水平ラインとがフィールド毎に入れ替わるので、太い横縞状の妨害は見え難いが、それでも、プログレッシブ画像において、垂直に動いている物体を目で追ったり、フリーズした場合には、やはり妨害が良く見えてしまうことになる。
【００４４】
本発明は、このような状況に鑑みてなされたものであり、特に、インタレース画像を、そのインタレース画像と異なる画素数のインタレース画像に変換するフォーマット変換において、高画質のインタレース画像を得ることができるようにするものである。
【課題を解決するための手段】
【００４５】
本発明の画像変換装置は、第１のインタレース画像を、プログレッシブ画像に変換する走査方式変換手段と、プログレッシブ画像の画素数を、所定の変換比で変換し、第３のインタレース画像を出力する第１の画素数変換手段と、第１のインタレース画像の画素数を、所定の変換比の２倍の変換比で変換し、第４のインタレース画像を出力する第２の画素数変換手段と、第３と第４のインタレース画像を構成する画素を合成することにより、第２のインタレース画像を生成する合成手段とを備えることを特徴とする。
【００４６】
この画像変換装置には、第１のインタレース画像を構成する画素の動き量を検出する動き検出手段をさらに設けることができ、合成手段には、動き量に応じた重みで、第３と第４のインタレース画像を構成する画素を合成させることができる。
【００４７】
画像変換装置には、動き量を補間することにより、第２のインタレース画像を構成する画素毎の動き量を求める動き量補間手段をさらに設けることができ、合成手段には、動き量補間手段において求められた動き量に応じた重みで、第３と第４のインタレース画像を構成する画素を合成させることができる。
【００４８】
第２の画素数変換手段には、同一フィールド内で補間を行うことにより、第１のインタレース画像の画素数を変換させるようにすることができる。
【００４９】
画像変換装置には、第１と第４のインタレース画像の水平ライン数に応じて、第４のインタレース画像のラインを表わす値であるライン情報を出力する出力手段をさらに設けることができ、第１の画素数変換手段には、ライン情報の２倍の値で表されるラインを、プログレッシブ画像によって補間することにより、プログレッシブ画像の水平ライン数を所定の変換比倍した水平ライン数の第３のインタレース画像を生成させ、第２の画素数変手段には、ライン情報で表されるラインを、第１のインタレース画像によって補間することにより、第１のインタレース画像の水平ライン数を所定の変換比の２倍にした水平ライン数の第４のインタレース画像を生成させるようにすることができる。
【００５０】
画像変換装置には、プログレッシブ画像をフィルタリングするフィルタ手段をさらに設けるようにすることができる。
【００５１】
所定の変換比は、１／２ではない値とすることができる。
【００５２】
本発明の画像変換方法は、第１のインタレース画像を、プログレッシブ画像に変換する走査方式変換ステップと、プログレッシブ画像の画素数を、所定の変換比で変換し、第３のインタレース画像を出力する第１の画素数変換ステップと、第１のインタレース画像の画素数を、所定の変換比の２倍の変換比で変換し、第４のインタレース画像を出力する第２の画素数変換ステップと、第３と第４のインタレース画像を構成する画素を合成することにより、第２のインタレース画像を生成する合成ステップとを含むことを特徴とする。
【００５３】
本発明のプログラムは、第１のインタレース画像を、プログレッシブ画像に変換する走査方式変換ステップと、プログレッシブ画像の画素数を、所定の変換比で変換し、第３のインタレース画像を出力させる第１の画素数変換ステップと、第１のインタレース画像の画素数を、所定の変換比の２倍の変換比で変換し、第４のインタレース画像を出力させる第２の画素数変換ステップと、第３と第４のインタレース画像を構成する画素を合成することにより、第２のインタレース画像を生成する合成ステップとを含むことを特徴とする。
【００５４】
本発明の記録媒体に記録されているプログラムは、第１のインタレース画像を、プログレッシブ画像に変換する走査方式変換ステップと、プログレッシブ画像の画素数を、所定の変換比で変換し、第３のインタレース画像を出力させる第１の画素数変換ステップと、第１のインタレース画像の画素数を、所定の変換比の２倍の変換比で変換し、第４のインタレース画像を出力させる第２の画素数変換ステップと、第３と第４のインタレース画像を構成する画素を合成することにより、第２のインタレース画像を生成する合成ステップとを含むことを特徴とする。
【００５５】
本発明においては、第１のインタレース画像が、プログレッシブ画像に変換され、そのプログレッシブ画像の画素数が、所定の変換比で変換され、第３のインタレース画像が出力される。また、第１のインタレース画像の画素数が、所定の変換比の２倍の変換比で変換され、第４のインタレース画像が出力される。そして、第３と第４のインタレース画像を構成する画素が合成されることにより、第２のインタレース画像が生成される。
【発明の効果】
【００５６】
本発明によれば、インタレース画像を、そのインタレース画像と異なる画素数のインタレース画像に変換するフォーマット変換において、高画質のインタレース画像を得ることができる。
【発明を実施するための最良の形態】
【００５７】
以下に本発明の最良の形態を説明するが、開示される発明と実施の形態との対応関係を例示すると、次のようになる。本明細書中には記載されているが、発明に対応するものとして、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その発明に対応するものではないことを意味するものではない。逆に、実施の形態が発明に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その発明以外の発明には対応しないものであることを意味するものでもない。
【００５８】
さらに、この記載は、明細書に記載されている発明の全てを意味するものではない。換言すれば、この記載は、明細書に記載されている発明であって、この出願では請求されていない発明の存在、すなわち、将来、分割出願されたり、補正により出現し、追加される発明の存在を否定するものではない。
【００５９】
本発明によれば、画像変換処理装置が提供される。この画像変換処理装置は、第１のインタレース画像（例えば、入力画像）を、その第１のインタレース画像と画素数の異なる第２のインタレース画像（例えば、出力画像）に変換する画像変換装置において、第１のインタレース画像を、プログレッシブ画像に変換する走査方式変換手段（例えば、図５の静止画素補間回路２１）と、プログレッシブ画像の画素数を、所定の変換比で変換し、第３のインタレース画像（例えば、動きなし画像）を出力する第１の画素数変換手段（例えば、図５の補間回路５２）と、第１のインタレース画像の画素数を、所定の変換比の２倍の変換比で変換し、第４のインタレース画像（例えば、動き画像）を出力する第２の画素数変換手段（例えば、図５の補間回路５１）と、第３と第４のインタレース画像を構成する画素を合成することにより、第２のインタレース画像を生成する合成手段（例えば、図５の合成回路５５）とを備えることを特徴とする。
【００６０】
画像変換処理装置は、第１のインタレース画像を構成する画素の動き量を検出する動き検出手段（例えば、図５の動画素検出部２５）をさらに備え、合成手段は、動き量に応じた重みで、第３と第４のインタレース画像を構成する画素を合成するようにすることができる。
【００６１】
画像変換処理装置は、動き量を補間することにより、第２のインタレース画像を構成する画素毎の動き量を求める動き量補間手段（例えば、図５の補間回路５４）をさらに備え、合成手段は、動き量補間手段において求められた動き量に応じた重みで、第３と第４のインタレース画像を構成する画素を合成するようにすることができる。
【００６２】
第２の画素数変換手段は、同一フィールド内で補間を行うことにより、第１のインタレース画像の画素数を変換するようにすることができる。
【００６３】
画像変換処理装置は、第１と第４のインタレース画像の水平ライン数に応じて、第４のインタレース画像のラインを表わす値であるライン情報（例えば、カウント値ｋ）を出力する出力手段（例えば、図９のラインカウンタ７１）をさらに備え、第１の画素数変換手段は、ライン情報の２倍の値で表されるラインを、プログレッシブ画像によって補間することにより、プログレッシブ画像の水平ライン数を所定の変換比倍した水平ライン数の第３のインタレース画像を生成し、第２の画素数変手段は、ライン情報で表されるラインを、第１のインタレース画像によって補間することにより、第１のインタレース画像の水平ライン数を所定の変換比の２倍にした水平ライン数の第４のインタレース画像を生成するようにすることができる。
【００６４】
画像変換処理装置は、プログレッシブ画像をフィルタリングするフィルタ手段（例えば、図１５の垂直LPF８１）をさらに備えるようにすることができる。
【００６５】
所定の変換比は、１／２ではない値であるようにすることができる。
【００６６】
また、本発明によれば、画像変換方法も提供される。この画像変換方法は、第１のインタレース画像（例えば、入力画像）を、その第１のインタレース画像と画素数の異なる第２のインタレース画像（例えば、出力画像）に変換する画像変換方法において、第１のインタレース画像を、プログレッシブ画像に変換する走査方式変換ステップ（例えば、図１１のステップＳ１１）と、プログレッシブ画像の画素数を、所定の変換比で変換し、第３のインタレース画像（例えば、動きなし画像）を出力する第１の画素数変換ステップ（例えば、図１１のステップＳ１２）と、第１のインタレース画像の画素数を、所定の変換比の２倍の変換比で変換し、第４のインタレース画像（例えば、動き画像）を出力する第２の画素数変換ステップ（例えば、図１２のステップＳ２１）と、第３と第４のインタレース画像を構成する画素を合成することにより、第２のインタレース画像を生成する合成ステップ（例えば、図１４のステップＳ５３）とを含むことを特徴とする。
【００６７】
さらに、本発明によれば、プログラムも提供される。このプログラムは、第１のインタレース画像（例えば、入力画像）を、その第１のインタレース画像と画素数の異なる第２のインタレース画像（例えば、出力画像）に変換する画像変換処理を、コンピュータに行わせるプログラムにおいて、第１のインタレース画像を、プログレッシブ画像に変換する走査方式変換ステップ（例えば、図１１のステップＳ１１）と、プログレッシブ画像の画素数を、所定の変換比で変換し、第３のインタレース画像（例えば、動きなし画像）を出力させる第１の画素数変換ステップ（例えば、図１１のステップＳ１２）と、第１のインタレース画像の画素数を、所定の変換比の２倍の変換比で変換し、第４のインタレース画像（例えば、動き画像）を出力させる第２の画素数変換ステップ（例えば、図１２のステップＳ２１）と、第３と第４のインタレース画像を構成する画素を合成することにより、第２のインタレース画像を生成する合成ステップ（例えば、図１４のステップＳ５３）とを含むことを特徴とする。
【００６８】
このプログラムは記録媒体に記録することができる。
【００６９】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００７０】
図５は、本発明を適用した画像処理装置の一実施の形態の構成例を示すブロック図である。
【００７１】
図５の画像処理装置では、例えば、960iの画像が入力画像として入力され、960iの画像と画素数の異なる1024iの画像に変換されて、その1024iの画像が出力画像として出力される。
【００７２】
図５の画像処理装置は、ＩＰ変換部４１とフォーマット変換部４２から構成される。ＩＰ変換部４１は、静止画素補間回路２１とフィールドディレイ２２から構成され、フォーマット変換部４２は、フレームディレイ２４、動画素検出部２５、補間回路５１、補間回路５２、制御回路５３、補間回路５４、および合成回路５５から構成される。
【００７３】
なお、図３と同一の符号を付したもの、即ち、図５の静止画素補間回路２１、フィールドディレイ２２、フレームディレイ２４、動画素検出部２５は、図３のそれらと同一のものであり、説明は繰り返しになるので省略する。
【００７４】
図５の静止画素補間回路２１は、960pの画像をフォーマット変換部４２の補間回路５２に供給し、動画素検出部２５は、動き量を補間回路５４に供給する。
【００７５】
また、フィールドディレイ２２とフレームディレイ２４には、それぞれ動き検出器（図示せず）が内蔵されており、動き補償が行われる。
【００７６】
即ち、フィールドディレイ２２の動き検出器は、入力された960iの入力画像と、１フィールド分遅延された960iの入力画像とを用いて、入力された960iの入力画像の、１フィールド分遅延された960iの入力画像に対する動きを表す動きベクトルを求める。フィールドディレイ２２は、その動きベクトルに対応して、１フィールド分遅延した960iの入力画像を動き補償し、静止画素補間回路２１に供給する。従って、静止画素補間回路２１では、入力された960iの入力画像と、動き補償された１フィールド分遅延された960iの入力画像とを用いて、フィールド間補間を行うことにより、960pの画像を生成するので、静止している被写体が表示されている場合のみならず、精度の高い動き検出を行うことができるような動きをしている被写体が表示されている場合も、高解像度の960pの画像を得ることができる。
【００７７】
また、フレームディレイ２４の動き検出器は、入力された960iの入力画像と、１フレーム分遅延した960iの入力画像とを用いて、入力された960iの入力画像の、１フレーム分遅延した960iの入力画像に対する動きを表す動きベクトルを求める。フレームディレイ２４は、その動きベクトルに対応して１フレーム分遅延した960iの入力画像を動き補償し、動画素検出部２５に供給する。従って、動画素検出部２５では、入力された960iの入力画像と、動き補償された１フレーム分遅延された960iの入力画像とを用いて、動き量を検出するので、その検出される動き量は、基本的に小さくなる。後述する合成回路５５は、図３の合成回路２６と同様に、この動き量に応じた重みで、静止画素値と動画素値を合成し、1024iの画像を生成するので、フィールドディレイ２２とフレームディレイ２４での動きベクトルの検出が精度よく行われている限りは、補間回路５１でのフィールド内補間で得られる動画素値の割合が小さく、かつ静止画素補間回路２１でのフィールド間補間で得られる画質の良い静止画素値の割合が大きい1024iの画像を得ることができる。即ち、フィールドディレイ２２とフレームディレイ２４において動き補償を行うことにより、動画素検出部２５で検出される動き量が小さくなり、合成回路５５では、解像度の高い静止画素値が1024iの画像の画素値として、いわば採用されやすくなる。その結果、合成回路５５で得られる1024iの画像は、解像度の向上したものとなる。
【００７８】
補間回路５１には、960iの入力画像が入力される。補間回路５１は、後述する制御回路５３から供給される、動画素補間用の使用ライン情報＃ｉ、動画素補間用の補間係数Ｃ１およびＣ２に基づいて、１フィールドが480水平ラインの960iの画像を同一フィールド内で補間することにより、その960iの画像の画素数を512/480の変換比で変換し、１フィールドが512水平ラインの1024iの画像を生成して、合成回路５５に供給（出力）する。なお、補間回路５１から出力される1024iの画像は、フィールド内で補間されているので、動いている被写体が表示されている画像に適した補間が行われた画像である。従って、補間回路５１により生成された1024iの画像を、以下、適宜、動き画像という。
【００７９】
補間回路５２は、後述する制御回路５３から供給される静止画素補間用の使用ライン情報＃ｉ、静止画素補間用の補間係数Ｃ１およびＣ２に基づいて、静止画素補間回路２１から供給される１フレームが960水平ラインの960ｐの画像を用いて補間することにより、その960pの画像の画素数を512/960の変換比で変換し、１フィールドが512水平ラインの1024iの画像を生成して、合成回路５５に供給（出力）する。
【００８０】
なお、補間回路５２から出力される1024iの画像は、フィールド間で補間されているので、静止している被写体、即ち、動いていない被写体が表示されている画像に適した補間が行われた画像である。従って、補間回路５２により生成された1024iの画像を、以下、適宜、動きなし画像という。
【００８１】
ここで、補間回路５１は、１フィールドが480水平ラインの960iの入力画像を、１フィールドが512水平ラインの1024iの動き画像に変換し、補間回路５２は、１フレームが480水平ラインの960pの画像を、１フィールドが512水平ラインの1024iの動きなし画像に変換するので、補間回路５１の変換比（512/480）は、補間回路５２の変換比（512/960）の２倍となっている。
【００８２】
制御回路５３は、補間回路５１での補間に用いる960iの入力画像の水平ラインを表わす動画素補間用の使用ライン情報＃ｉを決定し、補間回路５１に供給するとともに、補間回路５２での補間に用いる960pの画像の水平ラインを表わす静止画素補間用の使用ライン情報＃ｉを決定し、補間回路５２に供給する。なお、以下、画像の水平ラインにおいて、垂直方向の上から順に０から番号を付し、番号がｉの水平ラインを、水平ラインＬ＃ｉと表すこととすると、使用ライン情報＃ｉは、補間に用いる水平ラインが、水平ラインＬ＃ｉと水平ラインＬ＃ｉ＋１であることを表している。
【００８３】
また、制御回路５３は、動画素補間用の使用ライン情報＃ｉに基づいて、960iの入力画像の水平ラインＬ＃ｉに対する動画素補間用の補間係数Ｃ１と、960iの入力画像の水平ラインＬ＃ｉ＋１に対する動画素補間用の補間係数Ｃ２とを決定し、補間回路５１に供給する。同様に、制御回路５３は、静止画素補間用の使用ライン情報＃ｉに基づいて、960pの画像の水平ラインＬ＃ｉに対する静止画素補間用の補間係数Ｃ１と、960pの画像の水平ラインＬ＃ｉ＋１に対する静止画素補間用の補間係数Ｃ２とを決定し、補間回路５２に供給する。
【００８４】
補間回路５４は、動画素検出部２５から供給される、960iの入力画像の画素毎の動き量を用いて、1024iの出力画像を構成する画素毎の動き量を、補間によって求め、合成回路５５に供給する。
【００８５】
合成回路５５は、補間回路５１から供給される1024iの動き画像を構成する各画素の画素値（動画素値）と、補間回路５２から供給される1024iの動きなし画像を構成する各画素の画素値（静止画素値）とを、補間回路５４からの、その画素の動き量に応じた重みで合成し、これにより、1024iの出力画像を得て出力する。例えば、合成回路５５は、動き量に応じて、静止画素値に対する静止画素用の重み係数と、動画素値に対する動画素用の重み係数を画素毎に決定し、静止画素値に静止画素用の重み係数を乗算した値と、動画素値に動画素値用の重み係数を乗算した値との和を画素毎に求め、その和を合成後の1024iの画像を構成する画素毎の画素値にすることにより、1024iの動きなし画像と、1024iの動き画像とを合成し、出力する。
【００８６】
合成回路５５では、動き量に応じた重みで、画素毎に静止画素値と動画素値とが合成されるので、動いている被写体が表示されている画素には、動画素値が優先され、静止している被写体が表示されている画素には、静止画素値が優先された1024iの画像が得られる。これにより、動きボケとちらつきが抑制された1024iの画像を得ることができる。
【００８７】
以上のように構成される図５の画像処理装置では、960iの入力画像が入力されると、ＩＰ変換部４１において、フィールドディレイ２２は、960iの入力画像を１フィールド分遅延させ、静止画素補間回路２１に供給する。静止画素補間回路２１は、入力された960iの入力画像のフィールドを、フィールドディレイ２２で１フィールド分遅延された960iの入力画像のフィールドを用いてフィールド間で補間して、960pの画像の１フレームを構成し、フォーマット変換部４２の補間回路５２に供給する。
【００８８】
また、フォーマット変換部４２において、フレームディレイ２４は、入力された960iの入力画像を１フレーム分遅延させ、動画素検出部２５に供給する。動画素検出部２５は、入力された960iの入力画像と、フレームディレイ２４で１フレーム分遅延された960iの入力画像とを用いて、960iの入力画像を構成する各画素の動き量を検出し、補間回路５４に供給する。補間回路５４は、その動き量を補間することにより、1024iの出力画像を構成する各画素の動き量を求め、合成回路５５に供給する。
【００８９】
制御回路５３は、動画素補間用の使用ライン情報＃ｉ、動画素補間用の補間係数Ｃ１およびＣ２を決定して補間回路５１に供給するとともに、静止画素用の使用ライン情報＃ｉ、静止画素用の補間係数Ｃ１およびＣ２を決定して補間回路５２に供給する。
【００９０】
補間回路５１は、制御回路５３から供給される動画素補間用の使用ライン情報＃ｉ、動画素補間用の補間係数Ｃ１およびＣ２に基づいて、960iの入力画像の画素数を、512/960の変換比の２倍の変換比(512/480)で変換して1024iの動き画像を生成し、合成回路５５に供給する。補間回路５２は、制御回路５３から供給される静止画素補間用の使用ライン情報＃ｉ、静止画素補間用の補間係数Ｃ１およびＣ２に基づいて、960pの画像の画素数を、512/960の変換比で変換して1024iの動きなし画像を生成し、合成回路５５に供給する。そして、合成回路５５は、補間回路５４からの動き量に応じた重みで、補間回路５１からの1024iの動き画像と補間回路５２からの1024iの動きなし画像とを、画素単位で合成して、1024iの出力画像を生成し出力する。
【００９１】
図６は、制御回路５３による補間係数Ｃ１，Ｃ２の決定方法について説明する図である。
【００９２】
制御回路５３は、補間関数を用いて補間係数Ｃ１，Ｃ２を設定する。図６では、補間関数として双線形の関数を用いている。
【００９３】
図６において、水平ラインＬ１乃至Ｌ６は、補間対象の（補間に用いられる）画像の水平ラインを表し、制御回路５３は、補間後の画像の水平ラインＬ'を補間する場合、その水平ラインＬ'に隣接する補間対象の画像の水平ラインＬ３と水平ラインＬ４を用いて、水平ラインＬ'を補間させる。なお、図６では、横軸は、垂直方向の位置を示している。
【００９４】
補間係数Ｃ１と補間係数Ｃ２の決定に用いる補間関数f(x)として、双線形の関数を用いる場合、その補間関数f(x)は、−１から０の範囲では、f(x)=x+1で表され、０から＋１の範囲では、f(x)=-x+1で表される。なお、ｘは、画像の垂直方向の位置（水平ラインの位置）を表し、補間対象の画像のある水平ラインと、その水平ラインに隣接する水平ラインとの距離を、１とする。
【００９５】
補間回路５１と補間回路５２において、補間対象の画像を補間して得られる補間後の画像の、ある水平ラインＬ'の画素ｐ'は、その水平ラインに近い補間対象の画像の上位２つの水平ラインの画素を用いて行われる。その２つの水平ラインは、補間後の画像の水平ラインＬ'の上側の入力画像の水平ラインＬ３と、水平ラインＬ'の下側の入力画像の水平ラインＬ４であり、従って、補間後の画像の水平ラインＬ'の画素ｐ'は、その水平ラインＬ'を挟む入力画像の水平ラインＬ３と水平ラインＬ４それぞれの、画素ｐ'と水平方向が同一の画素ｐ３と画素ｐ４を用いて行われる。
【００９６】
制御回路５３は、補間関数f(x)の原点を、補間後の画像の水平ラインＬ'(の画素ｐ')の位置としたときに、補間に用いる入力画像の水平ラインＬ３と水平ラインＬ４の位置ｘにおける補間関数f(x)の値（関数値）Ｃ１とＣ２を、その水平ラインＬ３と水平ラインＬ４の画素ｐ３と画素ｐ４それぞれに対する補間係数とする。
【００９７】
補間回路５１と補間回路５２は、補間対象の画像の水平ラインＬ３の画素（の画素値）ｐ３と、水平ラインＬ４の画素（の画素値）ｐ４とを、その画素ｐ３と画素ｐ４それぞれに対する補間係数Ｃ１と補間係数Ｃ２を重みとして重み付け加算し、その加算値を、補間後の画像の水平ラインＬ'の画素（の画素値）ｐ'とする。従って、補間後の画像の水平ラインＬ'の画素ｐ'は、式ｐ'＝Ｃ１×ｐ3＋Ｃ２×ｐ４で求められる。
【００９８】
図７は、制御回路５３による補間係数Ｃ１，Ｃ２の他の決定方法について説明する図である。
【００９９】
図７では、補間関数f(x)としてsin(x)/xを用いている。
【０１００】
制御回路５３は、図６と同様に、補間関数f(x)の原点を、補間後の画像の水平ラインＬ'(の画素ｐ')の位置としたときに、補間に用いる入力画像の水平ラインＬ３と水平ラインＬ４の位置ｘにおける補間関数f(x)の値（関数値）Ｃ１とＣ２を、その水平ラインＬ３と水平ラインＬ４の画素ｐ３と画素ｐ４それぞれに対する補間係数とする。
【０１０１】
図８は、図５の画像処理装置の補間回路５１の詳細構成例を示すブロック図である。
【０１０２】
なお、図８では、補間回路５１について説明するが、補間回路５２も同様に構成される。
【０１０３】
補間回路５１は、ライン取得部６０、ラインメモリ６１、アンプ６２、アンプ６３、および加算器６４から構成される。
【０１０４】
ライン取得部６０には、制御回路５３から動画素補間用の使用ライン情報＃ｉが供給されるとともに、960iの入力画像が入力される。ライン取得部６０は、動画素補間用の使用ライン情報＃ｉに基づいて、960iの入力画像から、＃ｉが表す水平ラインＬ＃ｉの各画素の画素値を取得し、ラインメモリ６１に供給するとともに、水平ラインＬ＃ｉ＋１の各画素の画素値を取得し、アンプ６２に供給する。
【０１０５】
ラインメモリ６１は、ライン取得部６０から供給される水平ラインＬ＃ｉの各画素の画素値を記憶し、その水平ラインＬ＃ｉの各画素の画素値を、アンプ６３に供給する。
【０１０６】
アンプ６２には、制御回路５３から動画素補間用の補間係数Ｃ２が供給され、アンプ６２は、ライン取得部６０から供給される水平ラインＬ＃ｉ＋１の各画素の画素値を、補間係数Ｃ２倍に増幅し、加算器６４に供給する。
【０１０７】
アンプ６３には、制御回路５３から動画素補間用の補間係数Ｃ１が供給され、アンプ６３は、ラインメモリ６１から供給される水平ラインＬ＃ｉの各画素の画素値を、補間係数Ｃ１倍に増幅し、加算器６４に供給する。
【０１０８】
加算器６４は、アンプ６２から供給されるＣ２倍に増幅された水平ラインＬ＃ｉ＋１の各画素の画素値と、Ｃ１倍に増幅された水平ラインＬ＃ｉの各画素の画素値を、水平方向の位置が同一の画素毎に加算し、合成回路５５に供給する。
【０１０９】
以上のように構成される補間回路５１では、補間対象の960iの入力画像が入力されるとともに、制御回路５３から動画素補間用の使用ライン情報＃ｉ、補間係数Ｃ１、および補間係数Ｃ２が供給される。ライン取得部６０は、制御回路５３からの動画素補間用の使用ライン情報＃ｉに基づいて、960iの入力画像から水平ラインＬ＃ｉの各画素の画素値を取得し、ラインメモリ６１に供給するとともに、水平ラインＬ＃ｉ＋１の各画素の画素値を取得し、アンプ６２に供給する。ラインメモリ６１は、ライン取得部６０からの水平ラインＬ＃ｉの各画素の画素値を記憶し、その水平ラインＬ＃ｉの各画素の画素値をアンプ６３に供給する。
【０１１０】
アンプ６２は、ライン取得部６０からの水平ラインＬ＃ｉ＋１の各画素の画素値を、制御回路５３からの動画素補間用の補間係数Ｃ２倍にして加算器６４に供給し、アンプ６３は、ライン取得部６１からの水平ラインＬ＃ｉの各画素の画素値を、制御回路５３からの動画素補間用の補間係数Ｃ１倍にして加算器６４に供給する。そして、加算器６４は、補間係数Ｃ２倍にされた水平ラインＬ＃ｉ＋１の画素値と、補間係数Ｃ１倍にされた水平ラインＬ＃ｉの画素値とを、水平方向の位置が同一の画素毎に加算し、その加算によって得られる補間後の画像の水平ラインを、1024iの動き画像の水平ラインとして、合成回路５５に供給する。
【０１１１】
図９は、図５の画像処理装置の制御回路５３の詳細構成例を示すブロック図である。
【０１１２】
制御回路５３は、ラインカウンタ７１、使用ライン決定部７２、補間係数決定部７３、および補間係数ROM(Read Only Memory)７４から構成される。
【０１１３】
ラインカウンタ７１は、960iの入力画像の１フィールドを構成する水平ラインの水平ライン数480と、1024iの出力画像の１フィールドを構成する水平ラインの水平ライン数512に応じて、1024iの出力画像の水平ラインを表わす値をカウントし、そのカウント値ｋを、使用ライン決定部７２と補間係数決定部７３に供給する。なお、入力画像と出力画像を構成する水平ライン数は、例えば、ラインカウンタ７１に予め設定されている。但し、そのラインカウンタ７１に設定されている水平ライン数は、例えば、ユーザの不図示の入力部の操作に応じて、所定の値に変更可能である。
【０１１４】
使用ライン決定部７２は、ラインカウンタ７１から供給されるカウント値ｋに基づき、そのカウント値ｋの整数部分を、動画素補間用の使用ライン情報＃ｉに決定して、補間回路５１に供給するとともに、カウント値ｋの２倍の値の整数部分を、静止画素補間用の使用ライン情報＃ｉに決定して、補間回路５２に供給する。
【０１１５】
補間係数決定部７３は、ラインカウンタ７１から供給されるカウント値ｋに基づいて、カウント値ｋの小数部分を動画素補間用のフェーズに決定するとともに、カウント値ｋの２倍の値の小数部分を静止画素補間用のフェーズに決定する。そして、補間係数決定部７３は、後述する補間係数ROM７４を参照して、動画素補間用のフェーズに基づき、動画素補間用の補間係数Ｃ１と補間係数Ｃ２とを決定し、補間回路５１に供給するととともに、静止画素補間用のフェーズに基づき、静止画素補間用の補間係数Ｃ１と補間係数Ｃ２とを決定し、補間回路５２に供給する。
【０１１６】
なお、フェーズとは、補間対象の画像の水平ライン＃ｉと水平ライン＃ｉ＋１との距離を１としたときの、補間後の画像の水平ラインと、補間対象の画像の水平ライン＃ｉ＋１との距離である。即ち、フェーズでは、図６や図７において、補間対象の画像の水平ラインＬ４に対する、補間後の画像の水平ラインＬ'の位置のズレを意味する。
【０１１７】
補間係数ROM７４は、例えば、図６や図７に示した補間関数f(x)を記憶している。
【０１１８】
以上のように構成される制御回路５３では、ライトカウンタ７１が、1024iの出力画像の水平ラインを表わすカウント値ｋをカウントして、そのカウント値ｋを、使用ライン決定部７２と補間係数決定部７３に供給する。使用ライン決定部７２は、カウント値ｋに基づいて、動画素補間用の使用ライン情報＃ｉと静止画素補間用の使用ライン情報＃ｉを決定し、それぞれ補間回路５１と補間回路５２に供給する。補間係数決定部７３は、そのカウント値ｋに基づいて、動画素補間用の補間係数Ｃ１，Ｃ２と静止画素補間用の補間係数Ｃ１，Ｃ２とを、補間係数ROM７４を参照して決定し、それぞれ補間回路５１と補間回路５２とに供給する。
【０１１９】
図１０は、図９の補間係数ROM７４に記憶されている補間関数を模式的に示している。
【０１２０】
なお、図１０では、例えば、図６に示した双線形の関数を、補間関数として採用している。
【０１２１】
補間係数ROM７４は、補間係数ROM７４１と補間係数ROM７４２から構成される。
【０１２２】
補間係数ROM７４１には、補間関数f(x)のｘが−１から０の関数値が、ｘをアドレスとして記憶され、補間関数ROM７４２には、補間関数f(x)のｘが０から１の関数値が、ｘをアドレスとして記憶されている。
【０１２３】
図９の補間係数決定部７３は、動画素補間用のフェーズphaseに基づいて、補間係数ROM７４１から、ｘが−１＋Phaseの補間関数ｆ（−１＋Phase）の値を読み出し、動画素補間用の補間係数Ｃ１に決定するとともに、補間係数ROM７４２からｘが０＋Phaseの補間関数ｆ（０＋Phase）の値を読み出し、動画素補間用の補間係数Ｃ２に決定する。同様に、補間係数決定部７３は、静止画素補間用のフェーズに基づいて、静止画素補間用の補間係数Ｃ１，Ｃ２を決定する。
【０１２４】
図１１は、図５の画像処理装置が行う静止画素関係処理について説明するフローチャートである。この静止画素関係処理は、例えば、960iの入力画像が画像処理装置に入力されたとき、開始される。なお、静止画素関係処理とは、960iの入力画像から、1024iの動きなし画像を得るのに行われる処理である。
【０１２５】
ステップＳ１１において、静止画素補間回路２１は、960iの入力画像を960pの画像にＩＰ変換し、補間回路５２に供給して、ステップＳ１２に進む。
【０１２６】
具体的には、画像処理装置に入力された960iの入力画像は、静止画素補間回路２１およびフィールドディレイ２２に供給される。フィールドディレイ２２は、960iの入力画像を１フィールド分遅延する。静止画素補間回路２１は、そこに供給された960iのフィールドと、フィールドディレイ２２から供給されるその１フィールド前の960iの入力画像のフィールドとを用いたフィールド間の補間を行うことにより、960iの画像のフィールドを960pの画像のフレームに変換するＩＰ変換を行う。そして、静止画素補間回路２１は、ＩＰ変換により得られた960pの画像を補間回路５２に供給する。
【０１２７】
ステップＳ１２において、補間回路５２は、静止画素補間回路２１からの960pの画像のフレームを、1024iの動きなし画像のフィールドに画素数変換（フォーマット変換）し、合成回路５５に供給して、処理を終了する。
【０１２８】
具体的には、補間回路５２（図８）には、制御回路５３から静止画素補間用の使用ライン情報＃ｉ、静止画素補間用の補間係数Ｃ１およびＣ２が供給される。そして、静止画素補間用の使用ライン情報＃ｉがライン取得部６０に供給されるとともに、静止画素補間用の補間係数Ｃ２がアンプ６２に、静止画素補間用の補間係数Ｃ１がアンプ６３に、それぞれ供給される。
【０１２９】
ライン取得部６０は、静止画素補間用の使用ライン情報＃ｉに基づいて、静止画素補間回路２１から供給される960pの画像から、水平ラインＬ＃ｉの各画素の画素値を取得し、ラインメモリ６１に供給して記憶させるとともに、水平ラインＬ＃ｉ＋１の各画素の画素値を取得し、アンプ６２に供給する。
【０１３０】
アンプ６２は、ライン取得部６０から供給される水平ラインＬ＃ｉ＋１の各画素の画素値を、静止画素用の補間係数Ｃ２倍し、加算器６４に供給するとともに、アンプ６３は、ラインメモリ６１から供給される水平ラインＬ＃ｉの各画素の画素値を、補間係数Ｃ１倍し、加算器６４に供給する。加算器６４は、アンプ６２からの、静止画素用の補間係数Ｃ２倍したＬ＃ｉ＋１の各画素の画素値と、アンプ６３からの、静止画素用の補間係数Ｃ１倍したＬ＃ｉの各画素の画素値とを、水平方向の位置が同一の画素毎に加算し、その加算した値を、補間した水平ラインの各画素の画素値とすることにより、960pの画像のフレームを1024iの動きなし画像のフィールドに画素数変換する。そして、補間回路５２は、その画素数変換により得られた1024iの動きなし画像を合成回路５５に供給する。
【０１３１】
なお、上述した図１１の静止画素関係処理は、960iの入力画像のフィールド毎に行われる。
【０１３２】
図１２は、図５の画像処理装置が行う動画素関係処理について説明するフローチャートである。この動画素関係処理は、例えば、960iの入力画像が画像処理装置に入力されたとき、開始される。なお、動画素関係処理とは、960iの入力画像から1024iの動き画像を得るのに行われる処理である。
【０１３３】
ステップＳ２１において、補間回路５１は、960iの入力画像のフィールドを、1024iの動き画像のフィールドに画素数変換（フォーマット変換）し、合成回路５５に供給して、処理を終了する。
【０１３４】
具体的には、補間回路５１（図８）には、制御回路５３から動画素補間用の使用ライン情報＃ｉ、動画素補間用の補間係数Ｃ１および補間係数Ｃ２が供給される。そして、補間回路５１は、補間回路５２と同様に、動画素補間用の使用ライン情報＃ｉ、動画素補間用の補間係数Ｃ１および補間係数Ｃ２を用いて、960iの入力画像のフレームを、1024iの動き画像のフレームに画素数変換する。そして、補間回路５１は、その画素数変換により得られた1024iの動き画像を合成回路５５に供給する。
【０１３５】
なお、上述した図１２の動画素関係処理は、960iの入力画像のフィールド毎に行われる。
【０１３６】
図１３は、図５の画像処理装置の制御回路５３が行う制御処理について説明するフローチャートである。
【０１３７】
ステップＳ３１において、制御回路５３（図９）のラインカウンタ７１は、カウント値ｋを０にリセットするとともに、変換比の逆数Ｒをセットし、ステップＳ３２に進む。即ち、ここでは、960iの入力画像を1024iの出力画像に変換するので、ラインカウンタ７１は、960iの画像の１フィールドを構成する水平ラインの水平ライン数である480を分母とするとともに、1024iの出力画像の１フィールドを構成する水平ラインの水平ライン数である512を分子とする変換比512/480を求め、その逆数Ｒである480/512をカウント値ｋにセットする。
【０１３８】
ステップＳ３２において、ラインカウンタ７１は、そのカウント値ｋを使用ライン決定部７２と補間係数決定部７３に出力し、ステップＳ３３に進む。
【０１３９】
ステップＳ３３において、使用ライン決定部７２は、ラインカウンタ７１から供給されるカウント値ｋの整数部分を、動画素補間用の使用ライン情報＃ｉに決定するとともに、カウント値ｋの２倍の値の整数部分を、静止画素補間用の使用ライン情報＃ｉに決定し、ステップＳ３４に進む。例えば、カウント値ｋが512/960である場合、動画素補間用の使用ライン情報＃ｉは、０となり、静止画素補間用の使用ライン情報＃ｉは、１となる。
【０１４０】
ステップＳ３４において、補間係数決定部７３は、ラインカウンタ７１から供給されるカウント値ｋの小数部分を、動画素補間用のフェーズに決定するとともに、カウント値ｋの２倍の値の小数部分を、静止画素補間用のフェーズに決定し、ステップＳ３５に進む。
【０１４１】
なお、補間回路５１は、960iの入力画像を1024iの動き画像に変換するので、補間回路５１の変換比は、960iの入力画像の１フィールドを構成する水平ラインの水平ライン数である480を分母とするとともに、1024iの出力画像の１フィールドを構成する水平ラインの水平ライン数である1024を分子とする512/480であり、補間回路５２は、960pの画像を1024iの動きなし画像に変換するので、補間回路５２の変換比は、960iの入力画像の１フレームを構成する水平ラインの水平ライン数である960を分母とするとともに、1024iの出力画像の１フィールドを構成する水平ラインの水平ライン数である1024を分子とする960/512である。ここでは、補間回路５１の変換比を基準として、その逆数であるカウント値ｋによって、補間回路５１が出力する水平ラインを表すとともに、カウント値ｋの２倍の値によって、補間回路５２が出力する水平ラインを表している。同一のカウント値ｋを用いて、補間回路５１と補間回路５２がそれぞれ出力する水平ラインを表しているので、それぞれの水平ラインどうしの位置に誤差は生じない。
【０１４２】
ステップＳ３５において、補間係数決定部７３は、図１０で説明したように、動画素補間用のフェーズに基づき、動画素補間用の補間係数Ｃ１と補間係数Ｃ２を決定するとともに、静止画素補間用のフェーズに基づき、静止画素補間用の補間係数Ｃ１と補間係数Ｃ２を決定し、ステップＳ３６に進む。
【０１４３】
ステップＳ３６において、使用ライン決定部７２は、ステップＳ３３で決定した動画素補間用の使用ライン情報＃ｉを補間回路５１に供給するとともに、静止画素補間用の使用ライン情報＃ｉを補間回路５２に供給する。さらに、ステップＳ３６では、補間係数決定部７３は、ステップＳ３５で決定した動画素補間用の補間係数Ｃ１とＣ２を補間回路５１に供給するともに、静止画素補間用の補間係数Ｃ１とＣ２を補間回路５２に供給して、ステップＳ３６からステップＳ３７に進む。
【０１４４】
補間回路５１（図８）では、ライン取得部６０が、ステップＳ３６で供給される動画素補間用の使用ライン情報＃ｉに基づいて、960iの入力画像から水平ラインＬ＃ｉの各画素の画素値を取得してラインメモリ６１に供給して記憶させるとともに、水平ラインＬ＃ｉ＋１の各画素の画素値を取得して、アンプ６２に供給し、ラインメモリ６１は、記憶された水平ラインＬ＃ｉの各画素の画素値をアンプ６３に供給する。そして、アンプ６２は、ステップＳ３６で供給された動画素補間用の補間係数Ｃ２を用いて、水平ラインＬ＃ｉ＋１の各画素の画素値を補間係数Ｃ２倍にし、アンプ６３は、ステップＳ３６で供給された動画素補間用の補間係数Ｃ１を用いて、水平ラインＬ＃ｉの各画素の画素値を補間係数Ｃ１倍にする。加算器６４は、アンプ６２からの、動画素補間用の補間係数Ｃ２倍した水平ラインＬ＃ｉ＋１の画素値と、アンプ６３からの、動画素用の補間係数Ｃ１倍した水平ラインＬ＃ｉの画素値とを、水平位置が同一の画素毎に加算し、その加算した値を、補間した水平ラインの各画素の画素値として、合成回路５５に供給する。また、補間回路５２も、補間回路５１と同様に、静止画素用の使用ライン情報＃ｉ、補間係数Ｃ１およびＣ２を用いて、補間を行い、その補間により得られた水平ラインの各画素の画素値を合成回路５５に供給する。
【０１４５】
即ち、補間回路５１は、カウント値ｋの値の整数部分である動画素補間用の使用ライン情報＃ｉで表される、960iの入力画像の水平ライン＃ｉと水平ライン＃ｉ＋１の間の水平ラインを、960ｉの入力画像の水平ラインＬ＃ｉと水平ライＬ＃ｉ＋１によって補間することにより、960iの画像の水平ライン数を、変換比の２倍である512/480倍にした水平ライン数の1024iの動き画像を生成し、合成回路５５に供給する。また、補間回路５２は、カウント値ｋの２倍の値の整数部分である静止画素補間用の使用ライン情報＃ｉで表される、960ｐの画像の水平ラインＬ＃ｉと水平ラインＬ＃ｉ＋１の間の水平ラインを、960pの画像の水平ラインＬ＃ｉと水平ラインＬ＃ｉ＋１によって補間することにより、960ｐの画像の水平ライン数を、変換比である512/960倍にした水平ライン数の1024iの動きなし画像を生成し、合成回路５５に供給する。
【０１４６】
ステップＳ３７において、ラインカウンタ７１は、1024iの画像の１フィールド分の水平ラインが、補間回路５１と補間回路５２で得られたかどうかを判定する。
【０１４７】
ステップＳ３７において、１フィールド分の水平ラインが得られていないと判定された場合、ラインカウンタ７１は、ステップＳ３８に進み、カウント値ｋを変換比の逆数Ｒだけインクリメントして、ステップＳ３２に戻り、上述した処理を繰り返す。
【０１４８】
一方、ステップＳ３７において、1024iの１フィールド分の水平ラインが得られたと判定された場合、ラインカウンタ７１は、ステップＳ３１に戻り、上述した処理を繰り返す。
【０１４９】
図１４は、図５の画像処理装置の合成処理を説明するフローチャートである。この合成処理は、例えば、960iの入力画像が画像処理装置に入力されたとき、開始される。なお、合成処理とは、補間回路５１からの動き画像と、補間回路５２からの動きなし画像とを合成するのに行われる処理である。
【０１５０】
ステップＳ５１において、動画素検出部２５は、入力される960iの入力画像と、フレームディレイ２４から供給される１フレーム分遅延された960iの入力画像とに基づいて、960iの入力画像の画素毎の動き量を検出し、補間回路５４に供給して、ステップＳ５２に進む。
【０１５１】
具体的には、画像処理装置に960iの入力画像が入力されると、その960iの入力画像がフレームディレイ２４と動画素検出部２５に供給される。フレームディレイ２４は、960iの入力画像を１フレーム分遅延して、動画素検出部２５に供給する。動画素検出部２５は、960iの入力画像のフィールドの各画素の画素値と、１フレーム分遅延された入力画像のフィールドの対応する画素の画素値との差を、画素毎に求め、その差を動き量として検出し、補間回路５４に供給する。
【０１５２】
ステップＳ５２において、補間回路５４は、動画素検出部２５から供給される960iの入力画像の各画素の動き量を用いた補間によって、その入力画像に対応する1024iの出力画像を構成する画素毎の動き量を求め、合成回路５５に供給し、ステップＳ５３に進む。
【０１５３】
ステップＳ５３において、合成回路５４は、補間回路５２から供給される1024iの動きなし画像の静止画素値と、補間回路５１から供給される1024iの動き画像の動画素値とを、補間回路５４からの、その画素の動き量に応じた重みで合成し、出力して、処理を終了する。
【０１５４】
即ち、動き量が、例えば、上述したように３ビット（０乃至７）で表される場合、合成回路５４は、３ビットの動き量ｖに応じて、静止画素値に対する静止画素用の重み係数を（１−v/2３）とするとともに、動画素値に対する動画素用の重み係数をv/2３として、静止画素値に静止画素用の重み係数を乗算した値と、動画素値に動画素用の重み係数を乗算した値との和を、画素毎に求め、補間回路５２からの1024iの動きなし画像と、補間回路５１からの1024iの動き画像とを合成し、1024iの出力画像を得て出力する。
【０１５５】
以上のように、図５の画像処理装置では、静止画素補間回路２１が960iの入力画像を、960pの画像に変換し、補間回路５２がその960pの画像の画素数を512/960の変換比で変換するとともに、補間回路５１が960iの入力画像の画素数を、512/960の変換比の２倍の変換比で変換するので、高画質のインタレース画像を得ることができる。即ち、上述したように、太い縞状の妨害は、フィールド内補間を行って入力画像の水平ライン数を２倍にし、さらに、その結果得られる画像の水平ライン数を、1/2強に縮小することにより発生する。つまり、入力画像がフィールド内補間されることによって水平ライン数が２倍となることで、サンプリング周波数ｆｓの1/2の周波数成分が生じ、さらに、その結果得られる画像の水平ライン数を約1/2とすることで、サンプリング周波数ｆｓの1/2の周波数成分が周波数０付近に折り返し、この折り返しが縞状の妨害となって現れる。
【０１５６】
図５に示す画像処理装置では、補間回路５１において、１度の変換によって960iの入力画像の画素数を変換するので、太い縞状の妨害の発生を防ぐことができ、高画質のインタレース画像を得ることができる。
【０１５７】
図１５は、本発明を適用した画像処理装置の他の一実施の形態の構成例を示すブロック図である。
【０１５８】
図１５の画像処理装置では、ＩＰ変換部４１の静止画素補間回路２１とフォーマット変換部４２の補間回路５２との間に、垂直LPF（Low Pass Filter）８１が設けられている。従って、静止画素補間回路２１から供給される960pの画像は、垂直LPF８１を介して、補間回路５２に供給される。
【０１５９】
なお、図５と同一の符号を付したもの、即ち、図１５のＩＰ変換部４１とフォーマット変換部４２は、図５のそれらと同一のものであり、説明は繰り返しになるので省略する。
【０１６０】
垂直LPF８１は、静止画素補間回路２１から供給される960pの画像の垂直方向にLPFをかける（フィルタリングする）ことにより、垂直方向のサンプリング点の数（水平ライン数）が約1/2（正確には512/960）になっても折り返し歪みが生じないように、静止画素補間回路２１からの960pの画像の最高周波数成分を帯域制限し、その帯域制限された960pの画像を補間回路５２に供給する。従って、補間回路５２では、垂直LPF８１からの960pの画像の１フレーム(960水平ライン)が、その水平ライン数を約1/2にした1024iの画像の１フィールド（512水平ライン）に変換されるが、垂直LPF８１からの960pの画像は帯域制限されているので、補間回路５２で水平ライン数が約1/2にされることによる折り返し歪みは生じない。
【０１６１】
以上のように、図１５の画像処理装置では、静止画素補間回路２１から供給される960pの画像をフィルタリングする垂直LPF８１をさらに備えたので、垂直方向のサンプリング点の数が約1/2になっても折り返し歪みが生じないように、960pの画像の最高周波数成分を帯域制限することができる。
【０１６２】
ここで、図５の画像処理装置は、入力画像を縮小だけでなく、拡大することもできる、即ち、所定の画素数に変換できる点、静止画素補間回路２１と補間回路５２の間に垂直LPF８１を設けて帯域制限を行うことができる点において、特許文献１と異なっている。
【０１６３】
また、図５の画像処理装置は、動画素検出部２５において、フレーム差から動き量を検出する点において、特許文献１と異なっている。動画素検出部２５は、フレーム差から動き量を検出しているので、動き量を正確に検出することができる。
【０１６４】
即ち、フィールド差から動き量を検出する場合、動き量を誤検出することがある。これは、画像の１フィールドの各水平ラインの垂直方向の位置と、１フィールド分遅延された画像の１フィールドの各水平ラインの垂直方向の位置とは異なっているからである。例えば、画像の奇数フィールドと、１フィールド分遅延された画像の偶数フィールドとのフィールド差によって動き量を検出する場合、例えば、フィールド差を求めるためには、奇数フィールドの各水平ラインをフィールド内補間し、偶数フィールドの各水平ラインの垂直方向の位置と同一の位置の水平ラインを得て、同一の位置の画素どうしの画素値の差を求める必要がある。
【０１６５】
または、画像の奇数フィールドの各水平ラインを、例えば１水平ラインずつずらし、偶数フィールドの各水平ラインと垂直方向の位置が同一の位置の水平ラインとして、その水平ラインを構成する各画素の画素値と、１フィールド分遅延された偶数フィールドの各水平ラインの対応する画素の画素値との差を求める必要がある。
【０１６６】
フィールド内補間によって得られる画像を用いて動き量を検出した場合も、水平ラインをずらした画像を用いて動き量を検出した場合も、垂直周波数の低い（垂直低域の）画像、即ち垂直方向に変化の少ない画像については、フィールド内補間することにより生じるボケや、画像の水平ラインを１水平ラインずつずらすことにより生じる誤差があまり問題にならず、ある程度の精度で動き量を検出することができる。
【０１６７】
しかしながら、垂直周波数の高い、例えば、１水平ラインだけ白で、その他の水平ラインが黒である１フィールドの画像が入力され、１フィールド分遅延された場合、１フィールド分遅延された画像の偶数フィールドは、１水平ラインが白、その他の水平ラインは黒となるが、画像の奇数フィールドのすべての水平ラインは黒となる。従って、奇数フィールドをフィールド内補間することによって得られる画像の各水平ラインは黒なので、補間によって得られる画像を用いて動き量を検出すると、１フィールド分遅延された画像の白の水平ラインを構成する各画素の画素値と、その水平ラインと垂直方向の位置が同一である補間によって得られた画像の黒の水平ラインの対応する画素の画素値との差は大きくなり、画像に動きがなくても、大きな動き量が誤検出される。
【０１６８】
また、水平ラインをずらした画像を用いて動き量を検出すると、１フィールド分遅延された画像の偶数フィールドの白の水平ラインを構成する各画素の画素値と、画像の奇数フィールドの各水平ラインを１水平ラインずつずらし、偶数フィールドの各水平ラインと垂直方向の位置が同一の位置の水平ラインとした結果得られる偶数フィールドの白の水平ラインと同一の垂直方向の位置の黒の水平ラインの対応する画素の画素値との差は大きく、画像に動きがなくても、大きな動き量が誤検出される。
【０１６９】
従って、フィールド差により動き量が検出される場合、特に、960iの入力画像が垂直高域であるとき、動き量が誤検出されるので、合成回路５５では、動画素値が優先され、画質の良い静止画素値の割合が小さい1024iの画像を出力してしまう。
【０１７０】
これに対して、フレーム差から動き量を検出する場合、960iの入力画像の各水平ラインの垂直方向の位置と、１フレーム分遅延された960iの入力画像の各水平ラインの垂直方向の位置とは同一であり、960iの入力画像が垂直高域である場合においても、動き量は正確に検出される。従って、図５の画像処理装置は、動画素検出部２５において、フレーム差から動き量を検出するので、960iの入力画像が垂直高域である場合においても、動き量は正確に検出され、画質の良い静止画素値の割合が大きい1024iの画像を出力することができる。
【０１７１】
上述した説明では、補間回路５１の変換比を基準として、その逆数ずつカウント値ｋがインクリメントされたが、補間回路５２の変換比を基準として、その逆数ずつカウント値ｋをインクリメントすることもできる。
【０１７２】
また、上述した説明では、動き画像を得る補間回路５１と、動きなし画像を得る補間回路５２を別々に設けたが、補間回路５１だけで、補間回路５１と補間回路５２の両方を兼用することもできる。即ち、補間回路５１では、960iの入力画像と静止画素補間回路２１からの960pの画像との両方を、512/480の変換比で画素数変換することができる。そして、補間回路５１には、960iの入力画像を512/480の変換比で画素数変換した1024iの動き画像をそのまま合成回路５５に供給させるとともに、960pの画像を512/480の変換比で画素数変換した画像の水平ライン数を1/2に縮小させ、その結果得られる1024iの動きなし画像を合成回路５５に供給させることができる。この場合、制御回路５３は、動画素補間用の使用ライン情報＃ｉ、補間係数Ｃ１とＣ２のみを補間回路５１に供給すればよい。このように、同一の補間回路５１で得られる動き画像と動きなし画像の両方を得る場合には、ラインカウンタ７１の演算精度、または変換比によって誤差が生じたときでも、動き画像における誤差と動きなし画像における誤差を同一にすることができる。この誤差は、ラインカウンタ７１がカウントするカウント値ｋがインクリメントされる毎に、蓄積されてしまうが、比率が若干変わる程度で実用上問題はない。
【０１７３】
また、上述した説明では、入力画像を960iの画像とするとともに、出力画像を1024iの画像としたが、入力画像や出力画像の水平ライン数は、特に限定されるものではない。
【０１７４】
さらに、フィールドディレイ２２とフレームディレイ２４は、動き検出器を内蔵していなくてもよい。
【０１７５】
次に、上述した一連の処理は、専用のハードウェアにより行うこともできるし、ソフトウェアにより行うこともできる。一連の処理をソフトウェアによって行う場合には、そのソフトウェアを構成するプログラムが、汎用のコンピュータ等にインストールされる。
【０１７６】
そこで、図１６は、上述した一連の処理を実行するプログラムがインストールされるコンピュータの一実施の形態の構成例を示している。
【０１７７】
プログラムは、コンピュータに内蔵されている記録媒体としてのハードディスク１０５やＲＯＭ１０３に予め記録しておくことができる。
【０１７８】
あるいはまた、プログラムは、フレキシブルディスク、CD-ROM(Compact Disc Read Only Memory)，MO(Magneto Optical)ディスク，DVD(Digital Versatile Disc)、磁気ディスク、半導体メモリなどのリムーバブル記録媒体１１１に、一時的あるいは永続的に格納（記録）しておくことができる。このようなリムーバブル記録媒体１１１は、いわゆるパッケージソフトウエアとして提供することができる。
【０１７９】
なお、プログラムは、上述したようなリムーバブル記録媒体１１１からコンピュータにインストールする他、ダウンロードサイトから、デジタル衛星放送用の人工衛星を介して、コンピュータに無線で転送したり、LAN(Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送し、コンピュータでは、そのようにして転送されてくるプログラムを、通信部１０８で受信し、内蔵するハードディスク１０５にインストールすることができる。
【０１８０】
コンピュータは、CPU(Central Processing Unit)１０２を内蔵している。CPU１０２には、バス１０１を介して、入出力インタフェース１１０が接続されており、CPU１０２は、入出力インタフェース１１０を介して、ユーザによって、キーボードや、マウス、マイク等で構成される入力部１０７が操作等されることにより指令が入力されると、それにしたがって、ROM(Read Only Memory)１０３に格納されているプログラムを実行する。あるいは、また、CPU１０２は、ハードディスク１０５に格納されているプログラム、衛星若しくはネットワークから転送され、通信部１０８で受信されてハードディスク１０５にインストールされたプログラム、またはドライブ１０９に装着されたリムーバブル記録媒体１１１から読み出されてハードディスク１０５にインストールされたプログラムを、RAM(Random Access Memory)１０４にロードして実行する。これにより、CPU１０２は、上述したフローチャートにしたがった処理、あるいは上述したブロック図の構成により行われる処理を行う。そして、CPU１０２は、その処理結果を、必要に応じて、例えば、入出力インタフェース１１０を介して、LCD(Liquid Crystal Display)やスピーカ等で構成される出力部１０６から出力、あるいは、通信部１０８から送信、さらには、ハードディスク１０５に記録等させる。
【０１８１】
ここで、本明細書において、コンピュータに各種の処理を行わせるためのプログラムを記述する処理ステップは、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含むものである。
【０１８２】
また、プログラムは、１のコンピュータにより処理されるものであっても良いし、複数のコンピュータによって分散処理されるものであっても良い。さらに、プログラムは、遠方のコンピュータに転送されて実行されるものであっても良い。
【図面の簡単な説明】
【０１８３】
【図１】PDPパネル等に表示させる画像を処理する従来の画像処理装置の画像処理の一例を示す図である。
【図２】HDTV方式の画像を表示する、CRTディスプレイに表示させる画像を処理する従来の画像処理装置の画像処理の一例を示す図である。
【図３】画像処理装置の一例の構成を示すブロック図である。
【図４】最終的に得られる1024iの出力画像に発生する妨害について説明する図である。
【図５】本発明を適用した画像処理装置の一実施の形態の構成例を示すブロック図である。
【図６】制御回路による補間係数Ｃ１，Ｃ２の決定方法について説明する図である。
【図７】制御回路による補間係数Ｃ１，Ｃ２の他の決定方法について説明する図である。
【図８】図５の画像処理装置の動画素補間回路の詳細構成例を示すブロック図である。
【図９】図５の画像処理装置の制御回路の詳細構成例を示すブロック図である。
【図１０】補間係数ROMに記憶されている補間関数を模式的に示す図である。
【図１１】図５の画像処理装置が行う静止画素関係処理について説明するフローチャートである。
【図１２】図５の画像処理装置が行う動画素関係処理について説明するフローチャートである。
【図１３】図５の画像処理装置の制御回路が行う制御処理について説明するフローチャートである。
【図１４】図５の画像処理装置が行う合成処理を説明するフローチャートである。
【図１５】本発明を適用した画像処理装置の他の一実施の形態の構成例を示すブロック図である。
【図１６】本発明を適用したコンピュータの一実施の形態の構成例を示すブロック図である。
【符号の説明】
【０１８４】
２１  静止画素補間回路，  ２２  フィールドディレイ，  ２４  フレームディレイ，  ２５  動画素検出部，  ４１  ＩＰ変換部，  ４２  フォーマット変換部，  ５１  補間回路，  ５２  補間回路，  ５３  制御回路，  ５４  補間回路，  ５５  合成回路，  ６０  ライン取得部，  ６１  ラインメモリ，  ６２  アンプ，  ６３  アンプ，  ６４  加算器，  ７１  ラインカウンタ，  ７２  使用ライン決定部，  ７３  補間係数決定部，  ７４  補間係数ROM，  ８１  垂直LPF
【図１】
2005150997.tif 000003
【図２】
2005150997.tif 000004
【図３】
2005150997.tif 000005
【図４】
2005150997.tif 000006
【図５】
2005150997.tif 000007
【図６】
2005150997.tif 000008
【図７】
2005150997.tif 000009
【図８】
2005150997.tif 000010
【図９】
2005150997.tif 000011
【図１０】
2005150997.tif 000012
【図１１】
2005150997.tif 000013
【図１２】
2005150997.tif 000014
【図１３】
2005150997.tif 000015
【図１４】
2005150997.tif 000016
【図１５】
2005150997.tif 000017
【図１６】
2005150997.tif 000018