(57)【要約】【課題】経時的な特性劣化に伴う画素の発光素子の劣化度合いが進んだとしても、劣化分の輝度を補うことができる画像処理装置およびその方法を提供する。【解決手段】ＣＰＵ３４から指定されたしきい値Ｖｔｈで入力された画像を４値化し、４値化した画像を前のフレームで４値化された画像と、ドット単位で足し合わせる画像情報取出部３２と、４値化されフレームごとに加算した画像データを保存するメモリ３３と、メモリ３３に蓄えられた画像データを読み出し、画素毎の劣化度をモニタし、焼きつきが目立つようになってきたら、画像処理部３５に対して、画素毎に適正なγ補正をするような、γ変換テーブル情報を出力するＣＰＵ３４と、ＣＰＵ３４から命令されたγ変換テーブルに基づいて、画素毎に劣化を小さくするためのγ補正を各色毎に行う画像処理部３５とを有する。【選択図】      図１
2005084353.tif 000002
【特許請求の範囲】
【請求項１】
入力された画像信号を多値化し、多値化情報に基づいて輝度劣化度情報を得る劣化度情報取得手段と、
上記劣化度情報取得手段により得られた輝度劣化度情報に基づいて、最適な画像変換方法を選択し指定する画像変換指定手段と、
上記画像処理指定手段により指定された最適な画像変換方法に基づいて入力された画像に対する変換処理を行う画像処理手段と
を有する画像処理装置。
【請求項２】
上記劣化度情報手段手段で取得された輝度劣化度情報を保存する記憶手段を有し、
上記画像変換指定手段は、上記記憶手段に記憶された輝度劣化度情報に基づいて、最適な画像変換方法を選択し上記画像処理手段に指定する
請求項１記載の画像処理装置。
【請求項３】
上記劣化情報取得手段は、多値化した画像を前のフレームで多値化した画像とドット単位で加算し、画素毎の加算データを上記記憶手段に保存する
請求項２記載の画像処理装置。
【請求項４】
上記画像変換指定手段は、上記記憶手段に保存された輝度劣化度情報の加算データを参照して劣化度を算出し、劣化度が小さい画素と劣化度が大きい画素の輝度差があらかじめ設定した基準値より大きくなった場合に、当該輝度差が小さくなるような変換方法を選択して上記画像処理手段に指定する
請求項３記載の画像処理装置。
【請求項５】
上記画像変換指定手段は、上記記憶手段に保存された輝度劣化度情報の加算データを参照して劣化度を算出し、劣化度が最小の画素と劣化度が最大画素の輝度差があらかじめ設定した基準値より大きくなった場合に、当該輝度差が小さくなるような変換方法を選択して上記画像処理手段に指定する
請求項３記載の画像処理装置。
【請求項６】
上記変換方法はγ変換法であり、上記画像変換指定手段は、γ変換テーブル情報を上記画像処理部に供給し、
上記画像処理部は、γ変換テーブルに基づいて画素毎に輝度差を小さくするためのγ補正を行う
請求項４記載の画像処理装置。
【請求項７】
上記変換方法はγ変換法であり、上記画像変換指定手段は、γ変換テーブル情報を上記画像処理部に供給し、
上記画像処理部は、γ変換テーブルに基づいて画素毎に輝度差を小さくするためのγ補正を行う
請求項５記載の画像処理装置。
【請求項８】
上記輝度劣化情報取得手段は、画像の階調情報に対して多値化処理を行い、初期状態では、多値化するためのしきい値を低階調側で分解能を大きくする
請求項７記載の画像処理装置。
【請求項９】
上記輝度劣化情報取得手段は、画素の輝度劣化が進むに従って、多値化するためのしきい値の分解能を高階調側で大きくする
請求項８記載の画像処理装置。
【請求項１０】
入力された画像信号を多値化する第１のステップと、
多値化情報に基づいて表示時における輝度劣化度情報を得る第２のステップと、
得られた上記輝度劣化情報を保存しておく第３のステップと、
上記保存された輝度劣化度情報をモニタし、輝度劣化度に応じた最適な画像変換方法を選択し指定する第４のステップと、
上記指定された最適な画像変換方法に基づいて入力された画像に対する変換処理を行う第５のステップと
を有する画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electroluminescence ）ディスプレイなどの、入力画像に対して所定の処理を施して表示部に表示させる画像処理装置およびその方法に関するものである。
【背景技術】
【０００２】
画像表示装置、たとえば液晶ディスプレイなどでは、多数の画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像を表示する。
これは有機ＥＬディスプレイなどにおいても同様であるが、有機ＥＬディスプレイは各画素回路に発光素子を有する、いわゆる自発光型のディスプレイであり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い、等の利点を有する。
また、各発光素子の輝度はそれに流れる電流値によって制御される、すなわち発光素子が電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とが可能であるが、前者は構造が単純であるものの、大型かつ高精細のディスプレイの実現が難しいなどの問題がある。そのため、各画素内部の発光素子に流れる電流を、画素内部に設けた能動素子（一般にはＴＦＴ：Thin Film Transistor、薄膜トランジスタ）によって制御する、アクティブマトリクス方式の開発が盛んに行われている。
【０００４】
図９は、アクティブマトリクス型有機ＥＬディスプレイにおける画素回路の第１の構成例を示す回路図である（たとえば特許文献１、２参照）。
【０００５】
図９の画素回路１０は、ｐチャネルの薄膜電界効果トランジスタ（以下、ＴＦＴという）１１およびｎチャネルのＴＦＴ１２、キャパシタＣ１１、発光素子である有機ＥＬ素子（ＯＬＥＤ）１３を有する。また、図９において、ＤＴＬはデータ線を、ＷＳＬは走査線をそれぞれ示している。
有機ＥＬ素子は多くの場合整流性があるため、ＯＬＥＤ(Organic Light Emitting Diode)と呼ばれることがあり、図９その他では発光素子としてダイオードの記号を用いているが、以下の説明においてＯＬＥＤには必ずしも整流性を要求するものではない。
図９ではＴＦＴ１１のソースが電源電位ＶCCに接続され、発光素子１３のカソード（陰極）は接地電位ＧＮＤに接続されている。図９の画素回路１０の動作は以下の通りである。
【０００６】
走査線ＷＳＬを選択状態（ここではハイレベル）とし、データ線ＤＴＬに書き込み電位Ｖdataを印加すると、ＴＦＴ１２が導通してキャパシタＣ１１が充電または放電され、ＴＦＴ１１のゲート電位はＶDATAとなる。
【０００７】
走査線を非選択状態（ここではローレベル）とすると、データ線ＤＴＬとＴＦＴ１１とは電気的に切り離されるが、ＴＦＴ１１のゲート電位はキャパシタＣ１１によって安定に保持される。
【０００８】
ＴＦＴ１１および発光素子１３に流れる電流は、ＴＦＴ１１のゲート・ソース間電圧Ｖｇｓに応じた値となり、発光素子１３はその電流値に応じた輝度で発光し続ける。
上記のように、走査線ＷＳＬを選択してデータ線に与えられた輝度情報を画素内部に伝える操作を、以下「書き込み」と呼ぶ。
上述のように、図４の画素回路１０では、一度ＶDATAの書き込みを行えば、次に書き換えられるまでの間、発光素子１３は一定の輝度で発光を継続する。
【０００９】
図１０は、アクティブマトリクス型有機ＥＬディスプレイにおける画素回路の第２の構成例を示す回路図である。
【００１０】
図１０の画素回路２０は、ｐチャネルＴＦＴ２１，ＴＦＴ２２、ｎチャネルＴＦＴ２３，ＴＦＴ２４、キャパシタＣ２１、発光素子である有機ＥＬ素子ＯＬＥＤ２５を有する。また、図１０において、ＤＴＬはデータ線を、ＷＳＬは走査線を、ＥＳＬは消去線をそれぞれ示している。
この画素回路２０の動作について、図１１に示すタイミングチャートを参照しながら以下に説明する。
【００１１】
まず、状態（期間）＜１＞において、図１１（Ｃ），（Ｄ）に示すように、走査線ＷＳＬに印加する走査信号ＷＳおよび消去線ＥＳＬに印加する消去信号ＥＳがハイレベルに設定される。これにより、ＴＦＴ２４，ＴＦＴ２３がオン状態、ＴＦＴ２２がオフ状態となり、データ線ＤＴＬよりデータＶDATA量に応じた電荷がキャパシタＣ２１に充電される。
【００１２】
状態（期間）＜２＞において、図１１（Ｃ），（Ｄ）に示すように、走査線ＷＳＬへの走査信号ＷＳおよび消去線ＥＳＬへの消去信号ＥＳがローレベルに設定される。これにより、ＴＦＴ２４，ＴＦＴ２３がオフ状態、ＴＦＴ２２がオフ状態となり、キャパシタＣ２１に充電された電荷に応じた電流が、ＴＦＴ２１を通して、ＥＬ発光素子２５に流れる。この電流は、消去線ＥＳＬへの印加信号ＥＳがハイレベルになるまで、維持される。
【００１３】
状態（期間）＜３＞において、図１１（Ｄ）に示すように、消去線ＥＳＬへの消去信号ＥＳがハイレベルに設定される。これにより、ＴＦＴ２３、ＴＦＴ２２がオン状態となるので、キャパシタＣ２１に充電された電荷が、ＴＦＴ２３、ＴＦＴ２２を通じて放電され、ＥＬ発光素子２５の発光はそこでオフされる。
【００１４】
このように、図１０の回路では、各画素は消去線ＥＳＬを１本使用することで、一意的に発光素子２５の発光期間（ＤＵＴＹ）を制御している。
【００１５】
ところで、有機ＥＬディスプレイにおける発光素子は、その発光量と時間に比例して劣化する特性があることは一般にも知られており、発光素子の特性向上が期待されている。
一方、ディスプレイの表示画面は常に一様ではないために画面内における発光素子の劣化も一様ではなく、部分的に発光素子が劣化する要因となっている。
特に時計の表示などにおいては、その部分のみが極端に劣化し輝度の低下が見られることから、一般的に“焼きつき”と呼ばれる。（以下、部分的な画素劣化を“焼きつき”と表記する）
また、複数種の発光素子を用いる場合や、単一の発光素子の場合においても複数の発光波長成分を持つ場合において、それぞれの劣化特性は一致しない場合が多く見られる。
この場合、劣化した画素部分においてはホワイトバランスがずれて色がついたように見える。
【００１６】
表示素子の発光時間に対する劣化に起因される画面の焼きつきは、表示素子材料の発光寿命時間を改善することによって、画面の焼きつきを抑えることが一番好ましいことであると考えられてきた。
材料の改善以外では、従来、焼きつきを防止するためには、画素の保持容量を積極的に放電するような回路を有している（たとえば、特許文献３参照。）ものを使用して、不要な発光時間を抑えて焼きつきを防止する。
また、スクリーンセーバー等の用い方を工夫し、焼きつきを緩和するような装置も提案されている（たとえば、特許文献４参照。）
【特許文献１】ＵＳＰ５，６８４，３６５
【特許文献２】特開平８−２３４６８３号公報
【特許文献３】特開２００２−１６９５０９号公報
【特許文献４】特開２００２−２０７４７５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、表示素子材料の発光寿命時間を改善することによって、自発光型ディスプレイでは表示素子材料の発光寿命がいくら延びたとしても、原理的に焼きつきを完全に無くすことは不可能である。また、表示装置に映し出される映像信号は用途等において、焼きつきが起こりやすい映像信号のみ入力される場合もある。つまり、従来の材料の寿命改善を行っただけでは，焼きつきを防ぐことはできない。
また、材料の寿命が延びない限り画面の焼きつきは改善されず、材料開発のスピード、コスト等その分野の開発に依存することしかできなかった。
【００１８】
特許文献３に記載の画素の保持容量を積極的に放電するような回路や特許文献４に記載の回路によって、実用に耐え得る程、焼きつき、すなわち画素の劣化に伴う発光輝度の劣化を補償し、緩和することができない。
【００１９】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、経時的な特性劣化に伴う画素の発光素子の劣化度を画素毎に補正することができ、経時的な特性劣化に伴う画素の発光素子の劣化度合いが進んだとしても、劣化分の輝度を補うことができる画像処理装置およびその方法を提供することにある。
【課題を解決するための手段】
【００２０】
上記目的を達成するため、本発明の第１の観点は、入力された画像信号を多値化し、多値化情報に基づいて輝度劣化度情報を得る劣化度情報取得手段と、上記劣化度情報取得手段により得られた輝度劣化度情報に基づいて、最適な画像変換方法を選択し指定する画像変換指定手段と、上記画像処理指定手段により指定された最適な画像変換方法に基づいて入力された画像に対する変換処理を行う画像処理手段とを有する。
【００２１】
好適には、上記劣化度情報手段手段で取得された輝度劣化度情報を保存する記憶手段を有し、上記画像変換指定手段は、上記記憶手段に記憶された輝度劣化度情報に基づいて、最適な画像変換方法を選択し上記画像処理手段に指定する。
【００２２】
好適には、上記劣化情報取得手段は、多値化した画像を前のフレームで多値化した画像とドット単位で加算し、画素毎の加算データを上記記憶手段に保存する。
【００２３】
好適には、上記画像変換指定手段は、上記記憶手段に保存された輝度劣化度情報の加算データを参照して劣化度を算出し、劣化度が小さい画素と劣化度が大きい画素の輝度差があらかじめ設定した基準値より大きくなった場合に、当該輝度差が小さくなるような変換方法を選択して上記画像処理手段に指定する。
【００２４】
好適には、上記画像変換指定手段は、上記記憶手段に保存された輝度劣化度情報の加算データを参照して劣化度を算出し、劣化度が最小の画素と劣化度が最大画素の輝度差があらかじめ設定した基準値より大きくなった場合に、当該輝度差が小さくなるような変換方法を選択して上記画像処理手段に指定する。
【００２５】
好適には、上記変換方法はγ変換法であり、上記画像変換指定手段は、γ変換テーブル情報を上記画像処理部に供給し、上記画像処理部は、γ変換テーブルに基づいて画素毎に輝度差を小さくするためのγ補正を行う。
【００２６】
好適には、上記輝度劣化情報取得手段は、画像の階調情報に対して多値化処理を行い、初期状態では、多値化するためのしきい値を低階調側で分解能を大きくする。
また、上記輝度劣化情報取得手段は、画素の輝度劣化が進むに従って、多値化するためのしきい値の分解能を高階調側で大きくする。
【００２７】
本発明の第２の観点は、入力された画像信号を多値化する第１のステップと、多値化情報に基づいて表示時における輝度劣化度情報を得る第２のステップと、得られた上記輝度劣化情報を保存しておく第３のステップと、上記保存された輝度劣化度情報をモニタし、輝度劣化度に応じた最適な画像変換方法を選択し指定する第４のステップと、上記指定された最適な画像変換方法に基づいて入力された画像に対する変換処理を行う第５のステップとを有する。
【００２８】
本発明によれば、たとえば輝度劣化情報取得手段において、入力された画像信号が所定のしきい値に基づいて多値化され、多値化情報に基づいて表示時における輝度劣化度情報が得られる。
そして、輝度劣化情報取得手段において得られた輝度劣化情報は、記憶手段に保存される。
記憶手段に保存された輝度劣化情報は、画像変換指定手段によりモニタされる。画像変換指定手段においては、モニタの結果、輝度劣化度に応じた最適な画像変換方法が選択されて画像処理手段に指定される。
画像処理手段においては、指定された最適な画像変換方法に基づいて入力された画像に対する変換処理が行われる。
【発明の効果】
【００２９】
本発明によれば、経時的な特性劣化に伴う画素の発光素子の劣化度を画素毎に補正することができ、経時的な特性劣化に伴う画素の発光素子の劣化度合いが進んだとしても、劣化分の輝度を補うことができる。
γ変換を行う場合を限定することで、画質の違和感を極力抑えた焼きつき防止を実現できる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施形態を、図面に関連付けて詳細に説明する。
【００３１】
図１は、本発明に係る画像処理装置の一実施形態を示すブロック構成図である。
【００３２】
本画像処理装置３０は、図１に示すように、画像入力部３１、輝度劣化情報取出手段としての画像情報取出部３２、メモリ３３、画像変換指定手段としてのＣＰＵ３４、画像処理部３５、および出力部３６を有する。
【００３３】
画像入力部３１は、入力画像ＩＭを、画像情報取出部３２、および画像処理部３５に入力させる。
【００３４】
画像情報取出部３２は、ＣＰＵ３４から指定されたしきい値Ｖｔｈで、画像入力部３１により入力された画像を４値化する。
画像情報取出部３２は、４値化した画像を前のフレームで４値化された画像と、ドット単位で足し合わせ、メモリ３３に出力する。
【００３５】
図２は、本実施形態に係る画像情報取出部の具体的に構成例を示すブロック図である。
この画像情報取出部３２は、図２に示すように、４値化部３２１、計算部３２２、およびメモリ３２３を有する。
【００３６】
各部の詳しい処理内容を、図３（Ａ）および（Ｂ）に関連付けて説明する。
【００３７】
４値化部３２１は、画像入力部３１により入力された画像の階調に対して、図３（Ａ）に示すように、ＣＰＵ３４から指定された３つのしきい値Ｖｔｈ１〜Ｖｔｈ３に基づいてＡ，Ｂ，Ｃ、およびＤのエリアに分ける。
そして、４値化部３２１は、図３（Ｂ）に示すように、分割したそれぞれのエリア（Ａ）〜（Ｄ）に、０，１，２，３と４値化する。
このように、４値化部３２１は、入力された画像をドット毎に４値化し、この４値化情報を計算部３２２に出力する。
計算部３２２は、４値化部３２１においてドット毎に４値化された４値化情報を受けて、フレーム単位で加算していき、画素毎の計算値をメモリ３２３に格納し、４値化されフレーム毎に加算したデータ画像をメモリ３３に出力し、ドット毎に加算された画像を保存させる。
【００３８】
メモリ３３は、たとえば電源がオフされても値を保持している不揮発性メモリにより構成され、画像情報取出部３２において４値化されフレームごとに加算した画像データ（ドット毎に加算された加算データ）を保存し、ＣＰＵ３４により必要に応じてアクセスしてデータが取り出される。
メモリ３３は、ＣＰＵ３４により画素毎にどのγ処理を行っているかの情報が保存される。
【００３９】
ＣＰＵ３４は、メモリ３３に蓄えられた画像データを読み出し、画素毎の劣化度をモニタし、焼きつきが目立つようになってきたら、画像処理部３５に対して、画素毎に適正なγ補正をするような、γ変換テーブル情報を出力する（γ変換テーブルを選択し指定する）。ＣＰＵ３４は、通常は劣化具合（劣化度）をモニタするのみである。
具体的には、ＣＰＵ３４は、メモリ３３に保存された加算データを参照し、あらかじめ設定した数値に対する劣化具合を算出し、最も劣化していない画素と、最も劣化した画素の差が設定された値よりも大きくなったか否かを比較判定することにより、劣化度をモニタする。そして、ＣＰＵ３４は、劣化度にある一定以上の差が生じたならば、その差を小さくするための処理を画像処理部３５のγ変換部に対して設定する。
【００４０】
画像処理部３５は、ＣＰＵ３４から命令されたγ変換テーブルに基づいて、画素毎に劣化を小さくするためのγ補正を各色毎に行う。
【００４１】
出力部３６は、画像処理部３５から入力された画像を、入力信号のフォーマットと同じタイミングにて出力を行う。
【００４２】
以上のように構成された図１の画像処理装置における動作を説明する。
【００４３】
まず、入力画像ＩＭが、画像入力部３１により、画像情報取出部３２、および画像処理部３５に入力される。
画像情報取出部３２では、ＣＰＵ３４から指定されたしきい値で、入力された画像を４値化する。具体的には、４値化部３２２１ではまず、図３（Ａ）に示すように入力された階調に対して、ＣＰＵ３４から指定されたしきい値で（Ａ），（Ｂ），（Ｃ）、および（Ｄ）の４つのエリアに分けられ、図３（Ｂ）に示すように、それぞれのエリア毎に０，１，２，３と４値化される。そして、入力された画像をドット毎に４値化し、計算部３２２でフレーム単位で加算していく。画素毎の計算値は、メモリ３３３に格納される。
４値化された画像は前のフレームで４値化された画像と、ドット単位で足し合わされ、メモリ３３に出力される。
メモリ３３では、４値化されて、ドット毎に加算された画像データを保存する。
ＣＰＵ３４においては、メモリ３３に蓄えられた画像データを読み出し、画素毎の劣化度をモニタする。ＣＰＵ３４は、モニタの結果、焼きつきが目立つようになってきたら、画像処理部３５に対して、画素毎に適正なγ補正をするような、γ変換テーブルを出力する。
画像処理部３５では、画素毎にγ変換テーブルを選択し、これに基づいて画素毎に劣化を小さくするためのγ補正を各色毎に行う。
【００４４】
以下に、画像処理部３５におけるγ補正の補正原理を、図４、図５（Ａ），（Ｂ）、および図６（Ａ）〜（Ｃ）に関連付けて説明する。
図４は、本実施形態に係る画像処理部の初期段階でのγ値についての説明図である。図４において、横軸が入力階調を、縦軸が出力階調をそれぞれ示している。この例では、入力階調と出力階調ともに、８ビットの２５６（０〜２５５）階調である。
図５（Ａ），（Ｂ）は、γ補正の具体例を説明するための図である。図５（Ａ），（Ｂ）において、横軸が入力階調（８ビット）を、縦軸が出力輝度をそれぞれ表している。
図６（Ａ）〜（Ｃ）は、輝度劣化情報に基づく補正方法の具体例を説明するための図である。図６（Ａ）〜（Ｃ）中に示す数値は、画素毎の劣化度合いを示している。
【００４５】
初期の段階で、画像処理部３５のγ変換を、図４に示すように、後段の出力部３６のドライバ出力のγよりも小さくしておく。
画素毎の劣化が進行し、図５（Ａ）に示すように、劣化しなかった画素ＰＸＬ２の出力輝度１００、一番劣化した画素ＰＸＬ１の出力輝度９７となったとする。
そうしたときの、図５（Ｂ）に示すように、劣化しなかった画素ＰＸＬ２の出力輝度を１００から９９に下げ、一番劣化した画素ＰＸＬ１の出力輝度を９７から９８に上げるようなガンマ変換を行い、２画素の輝度差が小さくなるようにガンマ補正を行う。画素毎にこのγ変換を行い、劣化を補正する。
たとえば、３％劣化で補正がかかるように設定すると、図６（Ａ）に示すように、輝度劣化の最大と最小の差が３％あるとすると、補正を行うと各画素は図６（Ｂ）にしめすように、差が１％となりほぼ輝度差がわからないようになる。
ここで補正した係数を図６（Ｃ）に示すが、３％誤差で補正を行うと、テーブル変換が二種類になり、ＦＰＧＡで行う場合は、かなり簡素な回路規模でこの機能を実現できるようになる。したがって、劣化補正を何パーセント落ちたところで行うかが、システムおよび回路規模の大きさを左右することになる。
【００４６】
ちなみに画素の劣化データを保存しておく必要なメモリ容量としては、画像解像度がＸＧＡの場合、
17029440000=3(4値化)×60(1フレーム)×60(1分)×60(時間)×24(1日)×365(1年)×3(年)となり、17029440000は３４ビット幅なので、4.25Byte×1024×768＝3.3Mbyte、
となる。
この場合、単色ごとに３．３Ｍバイト（byte）のフレームメモリを用意するだけでよいので、かなり小さいメモリ容量で、しかも、現在主流の３２ビット幅のメモリを使用することができ、かなり現実的な補正手段となりうる。
【００４７】
以下に、ＣＰＵ３４における輝度劣化度の算出方法、さらに具体的な４値化方法、およびより効果的なγ変換方法について説明する。
【００４８】
まず、ＣＰＵ３４における輝度劣化度の算出方法について説明する。ここでは、２つの方法について説明する。
【００４９】
＜第１の輝度劣化度算出方法＞
このＣＰＵ３４には、たとえば時計が組み込まれており、図示しないパネルに映像データが表示された時間を計測し、ある時間間隔毎にメモリから画素毎に加算されたデータを読み出して計算を行う。
計測値から補正する時間間隔は１日毎、１週間毎、１年毎等、ユーザがパネルを使用する頻度によって変えることができる。
輝度劣化度合いの算出は表示された時間と、フレーム毎に加算されたデータを使用し行う。数値の合計値に対する劣化度合いはあらかじめ、有機ＥＬデバイス素材の劣化カーブ（特性カーブ）より算出しておき、そのデータに基づいて劣化度合いを導き出す。
たとえば、１０００時間で輝度が半分になるデバイスを補正する場合、ある１画素の最大合計値は、864000000となる。このとき、ある画素の加算合計値が８００時間光って、164000000と導き出された場合について考える。
８００時間中、４値化の判定が全て３と判定されると、４値化の合計値は691200000となるので、この場合は全ての３と判定された場合に対して、｛(800×164000000 ÷2)/(800 ×691200000 ÷2)×100=２３．７〔％〕分だけ劣化しなかったとなる。
また、この有機ＥＬデバイスが８００時間中全ての判定が３だったとしたときに４０％劣化するとするとわかっていると、この場合は、４０×（２３．７／１００）＝９．４８〔％〕という具合に劣化度を簡単に算出できる。
【００５０】
＜第２の輝度劣化度算出方法＞
以下に、毎日、補正を行った場合でも、この発明では簡単にＣＰＵ３４で計算が行える画素の輝度劣化具合を算出する方法を示す。
ある地点（１回目）での補正は上記第１の方法での計算方法で算出し、上述した実施形態の方法で画素毎にγを変える処理を行うのであるが、２回目以降の補正では次のように劣化度を算出する。
たとえば図５（Ａ），（Ｂ）のような補正を行った場合、劣化度は１，２％となるが、このときのカウント数および発光時間を２０時間として以下の算出方法を説明する。
２０時間で全てのデータが３とすると合計のカウント値は12960000となる。２０時間で１％輝度劣化であったので、各画素のカウント数はまちまちとなっているが、補正後では劣化度が１〜２％以内に収まるようになるので、補正後の各画素のカウント値は同じように設定でき、ここでは12960000×0.985 = 12765600と設定する。
このように、補正を行うごとに各画素の劣化度を同じにすることができるための、どの時点で補正を行ったとしても、次の補正に向けたカウント数を統一できるので、より制度の高い輝度補正を簡便に行うことが可能である。
【００５１】
＜４値化方法＞
以下に、この発明で用いる手法では画像情報取り出し部で４値化する方法をいかに効果的に行うかが劣化度を計算するための重要な要素となる。いかにこの発明でより正確な劣化データを得るための情報を得るための４値化方法を説明する。
この実施形態では、初期状態において入力と出力諧調のγ変換を、階調に余裕を持たせた状態で使用し、時間経過と共に、そのγカーブの傾きを変えていくので、４値化する際の適切なしきい値を計算することが、正確な輝度劣化を計算するために必要となる。たとえば、図５のような補正計算を行う場合について説明する。
初期状態では、各画素において最大（ＭＡＸ）階調を使用しないので、しきい値を低階調側で分解能を大きくする。
たとえば、０と１のしきい値を９０階調、１と２のしきい値を１５０階調、２と３のしきい値を２３０階調に設定する。実際は有機ＥＬのデバイス特性に合わせて詳細値を決定する。
画素劣化がどんどん進み、γカーブの傾きが大きくなってくると、明るく光らせる画素が多くなる、また明るく光る時間が増えるので、しきい値の分解能を高階調側で大きくする。こうすることでより正確な４値化を実現することができる。
【００５２】
＜γ変換方法＞
以下に、この発明で用いる手法で、より効果的なγ変換方法を説明する。
前述まではγ変換が入力８ビット、出力８ビットと同じあったので、この機能を実現するためには映像信号の階調を犠牲にする必要があったが、図７のように入力８ビット、出力１０ビットとすることで（前述の説明した例と同じ補正値で適用すると）、入力信号の階調を削ることなくこの機能を実現することができる。
また、実際に実現化するとする一例としては、図８のようなブロック図となる。
図８の例は、一般的なＬＤＣや有機ＥＬディスプレイ等のフラットパネルディスプレイに用いられるタイミングジェネレータ４０に本実施形態に係る画像処理装置３０の機能を輝度補正ブロックとして盛り込むことにより、外観上はそのままで、機能、性能を向上させることができる。
【００５３】
＜劣化情報の他の取得方法＞
次に、この発明で用いる手法で、より効果的な劣化情報の取得を説明する。
前述までは画像情報取出部３１では、４値化することだけで輝度劣化情報を取り出しやすく、また計算しやすくなることを説明してきたが、その４値化を８，１６，３２，６４，１２６，２５６と任意の数で増やしていくことで、より正確な情報を得ることができる。しかし、しきい値を増やすことで必要なメモリ量が増えるため、あまり大きくすることは望ましくない。
たとえば、解像度ＸＧＡの映像入力信号に対して、１２８値化するだけで、メモリ容量は、
720912960000=31(128 値化)×60(1フレーム)×60(1分)×60(時間)×24(1日)×365(1年)×3(年)、となり、
720912960000 は４０ビット幅なので、単色につき５Byte×1024×768＝3.9Mbyteとメモリ容量が増大する。
しかも、１画素あたりのデータ幅が４０ビットになるので、現在主流のメモリを使用した場合、データの書き込み速度を高速化する等の処理が必要になる。
ただし、将来、６４ビット幅のメモリが主流になったときには、コスト的にも回路規模的にも現実的な手法となる。
【００５４】
以上説明したように、本実施形態によれば、ＣＰＵ３４から指定されたしきい値Ｖｔｈで、画像入力部３１により入力された画像を４値化し、４値化した画像を前のフレームで４値化された画像と、ドット単位で足し合わせる画像情報取出部３２と、画像情報取出部３２において４値化されフレームごとに加算した画像データ（ドット毎に加算された加算データ）を保存し、ＣＰＵ３４により必要に応じてアクセスしてデータが取り出されるメモリ３３と、メモリ３３に蓄えられた画像データを読み出し、画素毎の劣化度をモニタし、焼きつきが目立つようになってきたら、画像処理部３５に対して、画素毎に適正なγ補正をするような、γ変換テーブル情報を出力する（γ変換テーブルを選択し指定する）ＣＰＵ３４と、ＣＰＵ３４から命令されたγ変換テーブルに基づいて、画素毎に劣化を小さくするためのγ補正を各色毎に行う画像処理部３５とを有することから、以下の効果を得ることができる。
【００５５】
すなわち、小規模なメモリを搭載するだけで、１フレームから約３年以上にもわたる自由な範囲のポイントで、画素毎に劣化する輝度を、画素毎に補正することができる。
また、パーソナルコンピュータ（ＰＣ）やテレビジョン（ＴＶ）等のどんな用途に使用しても、固定表示部分の輝度劣化が目立たなくなる。
また、γテーブルを２つ用意するだけで全体の輝度劣化ばらつきを抑えることができる。その結果、既存のＩＣの小規模の回路を付加するだけで実現でき、実用化が容易である。
入力と出力のγカーブを変化させることなく固定表示部分の劣化を目立たなくさせることができる。
また、今までは各画素の劣化量を計算するためには多くの、数式とメモリを使用したが、本実施形態によれば、補正計算が非常にすくないため、画像処理を行うような高速なＣＰＵを必要とせずに、ごく簡単に行える。
さらに、基板上にこの機能を実装する際に、タイミングジェネレータ等のＩＣの一部分に実装することで、特別な周辺回路を必要とせず現存するディスプレイの機構に影響を与えることなく本機能を実現することが可能である。
また、パーソナルコンピュータ（ＰＣ）やゲーム等の固定画像が多い場合の部分的画素劣化を抑制することができる。
また、１フィールド単位で劣化情報を蓄えることにより、画素毎に精度の高い補正計算を行うことができる。
さらに、γ変換を行う場合を限定することで、画質の違和感を極力抑えた焼きつき補正を実現できる利点がある。
【産業上の利用可能性】
【００５６】
テレビ画面等で表示される時計等の固定表示による部分的画素劣化を抑制することができることから、有機ＥＬディスプレイや液晶ディスプレイ等のフラットパネルディスプレイに用いられるタイミングジェネレータに適用可能である。
【図面の簡単な説明】
【００５７】
【図１】本発明に係る画像処理装置の一実施形態を示すブロック構成図である。
【図２】本実施形態に係る画像情報取出部の具体的に構成例を示すブロック図である。
【図３】本実施形態に係る画像情報取出部の劣化情報を取り出す４値化方法を説明するための図である。
【図４】本実施形態に係る画像処理部の初期段階でのγ値についての説明図である。
【図５】γ補正の具体例を説明するための図である。
【図６】輝度劣化情報に基づく補正方法の具体例を説明するための図である。
【図７】入力８ビット、出力１０ビットの場合のγ変換方法を説明するための図である。
【図８】入力８ビット、出力１０ビットの場合の適用事例を示す図である。
【図９】アクティブマトリクス型有機ＥＬディスプレイにおける画素回路の第１の構成例を示す回路図である。
【図１０】アクティブマトリクス型有機ＥＬディスプレイにおける画素回路の第２の構成例を示す回路図である。
【図１１】図１０の回路の動作を説明するためのタイミングチャートである。
【符号の説明】
【００５８】
３０…画像処理装置、３１…画像入力部、３２…画像情報取出部、３２１…４値化回路、３２２…計算部、３２３…メモリ、３３…メモリ、３４…ＣＰＵ、３５…画像処理部、３６…出力部。
【図１】
2005084353.tif 000003
【図２】
2005084353.tif 000004
【図３】
2005084353.tif 000005
【図４】
2005084353.tif 000006
【図５】
2005084353.tif 000007
【図６】
2005084353.tif 000008
【図７】
2005084353.tif 000009
【図８】
2005084353.tif 000010
【図９】
2005084353.tif 000011
【図１０】
2005084353.tif 000012
【図１１】
2005084353.tif 000013