(57)【要約】【課題】高温ポリシリコンを用いた３板式プロジェクション型の液晶表示装置では、高温ポリシリコンＴＦＴの動作に限界があるため、システム全体のコストが高くなるだけでなく、近年の高輝度化の要求が進む中、ブロック順次駆動方式を採用した場合には、画素アレイ部と周辺回路部とでＴＦＴを造り分ける必要があるため、液晶パネルのコストも高くなってしまう。【解決手段】高温ポリシリコンを用いた３板式プロジェクション型の液晶表示装置１０において、Ｄ／Ａ変換後のアナログの映像信号をインピーダンス変換（バッファリング）する回路部分を、１ＭＨｚ以上の高速で動作するＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂと１ＭＨｚ以下の低速で動作するアナログドライバ１４Ｒ，１４Ｇ，１４Ｂとの２段構成とする。【選択図】図１
2005321745.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子を含む画素が行列状に２次元配置され、当該行列状の画素配置の列ごとに信号線が配線されてなる画素アレイ部と、
デジタルの映像信号をアナログの映像信号に変換するデジタル／アナログ変換手段と、
前記デジタル／アナログ変換手段から出力されるアナログの映像信号を、第１の動作速度でインピーダンス変換する第１のインピーダンス変換手段と、
前記第１のインピーダンス変換手段から出力されるアナログの映像信号を、前記第１の動作速度よりも遅い第２の動作速度でインピーダンス変換して前記信号線に供給する第２のインピーダンス変換手段と
を備えたことを特徴とする表示装置。
【請求項２】
前記第２のインピーダンス変換手段は、単結晶シリコンで作製されている
ことを特徴とする請求項１記載の表示装置。
【請求項３】
前記第１のインピーダンス変換手段は、インピーダンス変換したアナログの映像信号を片極性信号で出力し、
前記第２のインピーダンス変換手段は、インピーダンス変換したアナログの映像信号を交流化して両極性信号で出力する
ことを特徴とする請求項１記載の表示装置。
【請求項４】
前記第１のインピーダンス変換手段および前記第２のインピーダンス変換手段は、同一のチップ上に搭載されている
ことを特徴とする請求項１記載の表示装置。
【請求項５】
前記第１のインピーダンス変換手段および前記第２のインピーダンス変換手段は、前記画素アレイ部が形成された表示パネル１つにつき１つのチップで構成されている
ことを特徴とする請求項４記載の表示装置。
【請求項６】
前記第１のインピーダンス変換手段および前記第２のインピーダンス変換手段が搭載されたチップは、ＣＯＦもしくはＣＯＧ実装されている
ことを特徴とする請求項４記載の表示装置。
【請求項７】
前記第１のインピーダンス変換手段および前記第２のインピーダンス変換手段は、異なるチップ上に搭載されている
ことを特徴とする請求項１記載の表示装置。
【請求項８】
前記第１のインピーダンス変換手段および前記第２のインピーダンス変換手段は、前記画素アレイ部が形成された表示パネル１つにつき１つずつのチップで構成されている
ことを特徴とする請求項７記載の表示装置。
【請求項９】
前記画素アレイ部が形成された表示パネル１つにつき、前記第１のインピーダンス変換手段は１つのチップで、前記第２のインピーダンス変換手段は複数のチップで構成されている
ことを特徴とする請求項７記載の表示装置。
【請求項１０】
前記電気光学素子は液晶セルであり、
前記液晶セルの対向電極を駆動するコモン電圧を発生するコモン電圧発生手段は、前記第１のインピーダンス変換手段と同じチップ上に搭載され、前記コモン電圧を当該チップから前記画素アレイ部が形成された表示パネルに供給する
ことを特徴とする請求項７記載の表示装置。
【請求項１１】
前記第２のインピーダンス変換手段は、単結晶シリコンで作製されている
ことを特徴とする請求項１０記載の表示装置。
【請求項１２】
前記コモン電位発生手段から与えられる前記コモン電圧を伝送するコモン線は、前記表示パネルの周縁に沿って配線されている
ことを特徴とする請求項１０記載の表示装置。
【請求項１３】
前記第２のインピーダンス変換手段が搭載されたチップは、ＣＯＦもしくはＣＯＧ実装されている
ことを特徴とする請求項７記載の表示装置。
【請求項１４】
前記第１のインピーダンス変換手段が搭載されたチップは、ＣＯＦもしくはＣＯＧ実装されている
ことを特徴とする請求項１３記載の表示装置。
【請求項１５】
前記画素アレイ部が形成された表示パネル上に、前記信号線を複数本ずつ単位とし、当該単位内の信号線に対して前記アナログの映像信号を選択時に供給する手段を有する
ことを特徴とする請求項１記載の表示装置。
【請求項１６】
電気光学素子を含む画素が行列状に２次元配置され、当該行列状の画素配置の列ごとに信号線が配線されてなる画素アレイ部と、
デジタルの映像信号をアナログの映像信号に変換するデジタル／アナログ変換手段と
を備えた表示装置の駆動方法であって、
前記デジタル／アナログ変換手段から出力されるアナログの映像信号を、第１の動作速度でインピーダンス変換する第１のステップと、
前記第１のステップでインピーダンス変換されたアナログの映像信号を、前記第１の動作速度よりも遅い第２の動作速度でインピーダンス変換して前記信号線に供給する第２のステップと
を有することを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および表示装置の駆動方法に関し、特に電気光学素子および当該電気光学素子を含む画素が行列状に２次元配置されるとともに、当該行列状の画素配列の列ごとに配線された信号線を通して画素の信号を出力する構成の表示装置および当該表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、液晶テレビ市場が急速に拡大しており、２００３年１２月のデジタルハイビジョン放送の開始に伴い、今後ますます液晶テレビが普及することが予想される。この液晶テレビには、高温ポリシリコンを用いた３板式プロジェクション型とアモルファスシリコンを用いた直視型とがある。
【０００３】
３板式プロジェクション型および直視型の液晶テレビは共に、現在商品化されている解像度が１２８０×７２０程度、階調が６ビット乃至８ビットであり、ハイビジョン（ＨＤ；High Definition）テレビの標準的な仕様である、解像度１９２０×１０８０（フルＨＤ仕様）、階調１０ビットに満たない。また、入力映像信号が６ビットのように低い場合でも、表示時の階調数を増加させなければ画質上階調劣化が視認されるため、実用上は階調数を増やす必要性が高まっている。
【０００４】
図２０に示す一般的な高温ポリシリコンを用いた３板式プロジェクション型の液晶表示装置では、高温ポリシリコンＴＦＴ(Thin Film Transistor;薄膜トランジスタ)の移動度が１００ｃｍ2／Ｖ・ｓと大きく、ＯＮ／ＯＦＦ比も十分大きくとれるため、画素が行列状に配置されてなる画素アレイ部のみならず、信号線を駆動する回路部についてもガラス基板上に一体形成することが可能である。したがって、複数の信号線をブロック（単位）とし、当該ブロックごとにアナログの映像信号を順次サンプリング（複数ドット同時サンプリング）するブロック順次駆動方式による駆動を行っている。
【０００５】
具体的には、デジタルの映像信号を処理、制御する信号制御部１０１と、当該信号制御部１０１から転送されたデジタルの映像信号をアナログの映像信号に変換（Ｄ／Ａ変換）した後、インピーダンス変換（バッファリング）する機能を有するＬＣＤドライバ１０２とにより、アナログの映像信号をＲ（赤），Ｇ（緑），Ｂ（青）の液晶パネル１０３Ｒ，１０３Ｇ，１０３Ｂに供給する一方、これら液晶パネル１０３Ｒ，１０３Ｇ，１０３Ｂ内に設けたシフトレジスタ（図示せず）により、アナログの映像信号をブロックごとに順次サンプリングして当該ブロック内の複数の信号線に供給することによって複数の画素（ドット）に同時に書き込む複数ドット同時サンプリングを行うようにしている（例えば、特許文献１参照）。
【０００６】
【特許文献１】特開平８−２８６６４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、グラフィックス表示規格がＳＶＧＡ(Super Video Graphics Array)以上の解像度のフィールド周波数６０Ｈｚにおけるドット（画素）クロックの周波数は、図２１に示すように、解像度の増加と共に上昇しており、フルＨＤ（Ｆｕｌｌ−ＨＤ）では１６０ＭＨｚにも達する。
【０００８】
しかし、上記従来例に係る３板式プロジェクション型の液晶表示装置では、高温ポリシリコンが６ＭＨｚ程度でしか動作できないことから、ドットクロックが１６０ＭＨｚのフルＨＤを駆動する場合には、２４個（≦１６０ＭＨｚ／６ＭＨｚ）の画素（ドット）について映像信号を同時にサンプリングする２４ドット同時サンプリングを行う必要があることから、液晶パネル１０３Ｒ，１０３Ｇ，１０３Ｂの各々に入力されるアナログの映像信号が２４系統必要になり、これに伴ってＬＣＤドライバ１０２の個数がパネル１枚当たり４個（ＬＣＤドライバ１個当たりの出力数が６本の場合）、合計１２個にもなるため、システム全体のコストが高くなってしまう。
【０００９】
また、３板式プロジェクション型の液晶表示装置では、近年の光源の高輝度化と共に、光照射時の画素ＴＦＴのＯＦＦ電流についてより一層の低減が求められている。しかし、ＯＦＦ電流の低減は移動度の低下をもたらすため、ガラス基板上に一体形成する周辺回路を正常に動作させることが困難となる。この対策として、画素アレイ部と周辺回路部とでＴＦＴを造り分ける方法があるが、工程数が増加し、コスト高になる。一方、画素ＴＦＴのＷ／Ｌ（チャネル幅／チャネル長）を絞り、書き込み時間を長くする方法もあるが、ドットクロックが１６０ＭＨｚのフルＨＤで、ブロック順次駆動を行っていたのでは、シフトレジスタ回路の最終段における画素への書き込み時間を十分に取ることができない。
【００１０】
以上説明したことから明らかなように、高温ポリシリコンを用いた従来の３板式プロジェクション型の液晶表示装置では、高温ポリシリコンＴＦＴの動作に限界があるため、システム全体のコストが高くなるだけでなく、近年の高輝度化の要求が進む中、ブロック順次駆動方式を採用した場合には、画素アレイ部と周辺回路部とでＴＦＴを造り分ける必要があるため、液晶パネルのコストも高くなってしまう。
【００１１】
また、ポリシリコンを用いたＴＦＴの閾値バラツキが±０．５Ｖと大きいために、８ビット以上の多階調表示は困難であるだけでなく、移動度も１００ｃｍ２／Ｖ・ｓと低いために、ドットクロックが４０ＭＨｚ以上の液晶表示装置を駆動させることができない。
【００１２】
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、特に８ビット以上の多階調、且つ、ドットクロックが４０ＭＨｚ以上の多画素表示を低コストにて実現可能な表示装置および表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明では、電気光学素子を含む画素が行列状に２次元配置され、当該行列状の画素配置の列ごとに信号線が配線されて画素アレイ部と、デジタルの映像信号をアナログの映像信号に変換するデジタル／アナログ変換手段とを備えた表示装置において、前記デジタル／アナログ変換手段から出力されるアナログの映像信号を、第１の動作速度でインピーダンス変換し、このインピーダンス変換されたアナログの映像信号をさらに、前記第１の動作速度よりも遅い第２の動作速度でインピーダンス変換して前記信号線に供給する構成を採っている。
【００１４】
上記構成の表示装置において、デジタル／アナログ変換手段から出力されるアナログの映像信号を、第１の動作速度でインピーダンス変換する第１の回路部分と画素アレイ部の信号線との間に、第１の動作速度よりも遅い第２の動作速度でインピーダンス変換する第２の回路部分を介在させることで、例えば動作に限界がある高温ポリシリコンＴＦＴを用いた表示装置において、ブロック順次（複数ドット同時サンプリング）駆動を採らなくても駆動が可能になる。これにより、第１の回路部分（ドライバ）の数を低減できる。
【発明の効果】
【００１５】
本発明によれば、ドライバの数を減らすことができるため、システム全体の低コスト化を図ることができ、また線順次駆動を行うことができることにより、画素への書き込み時間を長くすることができるため、画質の向上を図ることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１７】
［第１実施形態］
図１は、本発明の第１実施形態に係る表示装置の構成を示すブロック図である。本実施形態では、例えば、階調１０ビット、解像度１９２０×１０８０のフルＨＤ（ドットクロック；１６０ＭＨｚ）の駆動方式を採用する高温ポリシリコンを用いた３板式プロジェクション型の液晶表示装置を適用例として挙げて、その具体的な実施例について説明するものとする。
【００１８】
図１に示すように、本実施形態に係る３板式プロジェクション型液晶表示装置１０は、Ｒ（赤），Ｇ（緑），Ｂ（青）の液晶パネル（表示パネル）１１Ｒ，１１Ｇ，１１Ｂに加えて、これら液晶パネル１１Ｒ，１１Ｇ，１１Ｂに対して１系統の信号制御部１２と、それぞれ３系統のＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂおよびアナログドライバ１４Ｒ，１４Ｇ，１４Ｂを備えた構成となっている。
【００１９】
図２に、液晶パネル１１Ｒ，１１Ｇ，１１Ｂの構成の一例を示す。液晶パネル１１Ｒ，１１Ｇ，１１Ｂは、２枚の透明絶縁基板、例えばガラス基板が所定の間隙を持って対向配置され、当該２枚のガラス基板間に液晶材料を封止した構成となっている。これら液晶パネル１１Ｒ，１１Ｇ，１１Ｂの一方のガラス基板上に、画素２１が行列状に２次元配置されて画素アレイ部２４を構成している。この画素アレイ部２４には、ｍ行ｎ列の画素配列に対して行ごとに走査線２２−１〜２２−ｍが配線され、列ごとに信号線２３−１〜２３−ｎが配線されている。
【００２０】
図３に、画素２１の回路構成の一例を示す。画素２１は、画素トランジスタ、例えばＴＦＴ(Thin Film Transistor;薄膜トランジスタ)２１１と、このＴＦＴ２１１のドレイン電極に画素電極が接続された液晶セル２１２と、ＴＦＴ２１１のドレイン電極に一方の電極が接続された保持容量２１３とを有する構成となっている。ここで、液晶セル２１は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量を意味する。ＴＦＴ２１１としては、移動度が高いポリシリコンＴＦＴが用いられる。
【００２１】
ＴＦＴ２１１は、ゲート電極が走査線２２（２２−１〜２２−ｍ）に接続され、ソース電極が信号線２３（２３−１〜２３−ｎ）に接続されている。また、例えば、液晶セル２１２の対向電極および保持容量２１３の他方の電極がコモン線２７に対して各画素共通に接続されている。そして、液晶セル２１２の対向電極には、当該対向電極を駆動するコモン電圧（対向電極電圧）Ｖｃｏｍがコモン線２７を介して各画素共通に与えられる。
【００２２】
画素アレイ部２４と同一のガラス基板上には、当該画素アレイ部２４の例えば左右両側に垂直駆動回路２５Ａ，２５Ｂが配置されるとともに、画素アレイ部２４の例えば上側にセレクタ回路２６が配置されている。ここでは、画素アレイ部２４の左右両側に垂直駆動回路２５Ａ，２５Ｂを配置するとしたが、１つの垂直駆動回路２５を画素アレイ部２４の左右の一方側にのみ配置する構成を採ることも可能である。垂直駆動回路２５Ａ，２５Ｂやセレクタ回路２６も、ポリシリコンＴＦＴを用いて作製される。一方、液晶パネル１１Ｒ，１１Ｇ，１１Ｂの他方のガラス基板上には、画素２１ごとにそれぞれの色（Ｒ，Ｇ，Ｂ）のカラーフィルタ（図示せず）が設けられている。
【００２３】
２つの垂直駆動回路２５Ａ，２５Ｂは、シフトレジスタなどによって構成されている。これら垂直駆動回路２５Ａ，２５Ｂにおいて、各シフトレジスタは、垂直スタートパルスＶＳＴに応答してシフト動作を開始し、当該垂直スタートパルスＶＳＴを垂直クロックパルスＶＣＫ（一般的には、互いに逆相のクロックパルスＶＣＫ，ＶＣＫＸ）に同期して順次シフトすることにより、各転送段で転送された転送パルスを走査パルスＶ１〜Ｖｍとして順に出力する。走査パルスＶ１〜Ｖｍは、走査線２２−１〜２２−ｍに順に与えられることによって画素２１を行単位で選択する。
【００２４】
セレクタ回路２６は、例えば、水平方向の画素数ｎ、即ち信号線２３−１〜２３−ｎの本数ｎの半分の個数ｋ（＝ｎ／２）のスイッチ回路ＳＷ１〜ＳＷｋによって構成されている。これらスイッチ回路ＳＷ１〜ＳＷｋは、１入力２出力の構成となっており、アナログドライバ１４Ｒ，１４Ｇ，１４Ｂから液晶パネル１１Ｒ，１１Ｇ，１１Ｂにアナログ映像信号を入力するｋ本の映像信号入力線２８−１〜２８−ｋに入力端が接続され、信号線２３−１〜２３−ｎのうち、奇数の信号線２３−１，２３−３，…，２３−ｎ−１に一方の出力端が接続され、偶数の信号線２３−２，２３−４，…，２３−ｎに他方の出力端が接続されている。
【００２５】
これにより、スイッチ回路ＳＷ１〜ＳＷｋは、奇数の信号線２３−１，２３−３，…，２３−ｎ−１と、偶数の信号線２３−２，２３−４，…，２３−ｎとを選択することによって、垂直駆動回路２５Ａ，２５Ｂによる垂直走査によって選択された行の画素２１に対して、映像信号入力線２８−１〜２８−ｋによって入力されるアナログの映像信号を、奇数番目の画素と偶数番目の画素とに分けて２回に亘って書き込むことになる。以下、このような駆動を、選択行の全画素２１に対して一斉にアナログ映像信号を書き込む線順次駆動に対して疑似線順次駆動と呼ぶこととする。
【００２６】
なお、ここでは、奇数の信号線２３−１，２３−３，…，２３−ｎ−１と偶数の信号線２３−２，２３−４，…，２３−ｎとに選択的にアナログ映像信号を供給する２信号線選択による疑似線順次駆動の場合を例に挙げたが、２信号線選択による疑似線順次駆動に限られるものではなく、４本の信号線に対して選択的にアナログ映像信号を供給する４信号線選択や、６本の信号線に対して選択的にアナログ映像信号を供給する６信号線選択や、８本の信号線に対して選択的にアナログ映像信号を供給する８信号線選択などによる疑似線順次駆動を採ることも可能である。
【００２７】
また、図４に示すように、セレクタ回路２６による信号線の選択を行わず、ｎ本の映像信号入力線２８−１〜２８−ｎによってアナログ映像信号を液晶パネル１１Ｒ，１１Ｇ，１１Ｂに入力するとともに、これらｎ本の映像信号入力線２８−１〜２８−ｎとｎ本の信号線２３−１〜２３−ｎとを直接に接続し、映像信号入力線２８−１〜２８−ｎから直接信号線２３−１〜２３−ｎにアナログ映像信号を入力し、選択行の各画素２１に一斉にアナログ映像信号を書き込む完全線順次駆動を採ることも可能である。
【００２８】
再び図１において、信号制御部１２は、入力されるデジタルの映像信号Ｒ，Ｇ，Ｂを、例えば１水平期間ごとに奇数画素用と偶数画素用とに分ける処理などを行うとともに、入力される水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣおよびマスタークロックＣＬＫに基づいて、ＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂおよびアナログドライバ１４Ｒ，１４Ｇ，１４Ｂを駆動制御するための各種のタイミングパルスを生成する。
【００２９】
ＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂは、信号制御部１２から転送されるデジタルの映像信号をアナログの映像信号に変換するＤ／Ａ（デジタル／アナログ）変換機能を持つと共に、インピーダンス変換（バッファリング）する機能を持っている。アナログドライバ１４Ｒ，１４Ｇ，１４Ｂは、単結晶シリコン等の高移動度のトランジスタで作製され、ＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂから供給されるアナログの映像信号をサンプルホールドしかつ再度インピーダンス変換する機能を持っている。
【００３０】
図５に、ＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂからアナログドライバ１４Ｒ，１４Ｇ，１４Ｂへの転送速度（転送周波数）について、解像度に対するＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂの出力数ごとの特性を示す。この特性図から明らかなように、ＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂからアナログドライバ１４Ｒ，１４Ｇ，１４Ｂへの転送周波数については、１ＭＨｚ以上になるようにＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂの出力数を定めるのが望ましい。
【００３１】
図６に、アナログドライバ１４Ｒ，１４Ｇ，１４Ｂから液晶パネル１１Ｒ，１１Ｇ，１１Ｂへの転送速度（転送周波数）について、解像度に対する信号線の選択数ごとの特性を示す。この特性図から明らかなように、アナログドライバ１４Ｒ，１４Ｇ，１４Ｂから液晶パネル１１Ｒ，１１Ｇ，１１Ｂへの転送周波数については、信号線２３−１〜２３−ｎの選択数にも依存するが、１ＭＨｚ以下に設定するのが望ましい。
【００３２】
上記構成の第１実施形態に係る高温ポリシリコンを用いた３板式プロジェクション型の液晶表示装置１０においては、Ｄ／Ａ変換後のアナログの映像信号をインピーダンス変換（バッファリング）する回路部分を、第１の動作速度（動作周波数）、例えば１ＭＨｚ以上の高速で動作するＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂと、第１の動作速度よりも低い第２の動作速度、例えば１ＭＨｚ以下の低速で動作するアナログドライバ１４Ｒ，１４Ｇ，１４Ｂとの２段構成とした点を特徴としている。これにより、以下に述べるような作用効果を得ることができる。
【００３３】
すなわち、高速動作するＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂと液晶パネル１１Ｒ，１１Ｇ，１１Ｂとの間に、低速動作するアナログドライバ１４Ｒ，１４Ｇ，１４Ｂを介在させることで、６ＭＨｚ程度と動作に限界がある高温ポリシリコンＴＦＴを用いた液晶表示装置において、ブロック順次（複数ドット同時サンプリング）駆動を採らなくても、線順次駆動（疑似線順次駆動を含む）での駆動が可能になる。このことは、ＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂの数を低減できることを意味する。
【００３４】
より具体的には、従来の高温ポリシリコンでは６ＭＨｚ程度でしか動作できず、ＬＣＤドライバを４個（６出力×４個＝２４出力）必要としていたのに対して、単結晶シリコン等の高移動度のトランジスタで製造されたアナログドライバ１４Ｒ，１４Ｇ，１４Ｂでは駆動周波数が２０ＭＨｚ以上でも動作が可能となるため、アナログドライバ１個につきＬＣＤドライバの数を１個（６出力）にすることができる。これにより、アナログドライバ１４Ｒ，１４Ｇ，１４Ｂを挿入しても、液晶パネル１１Ｒ，１１Ｇ，１１Ｂの１つにつきドライバが２個、合計６個設けるだけで済むため、システム全体の低コスト化を図ることができる。
【００３５】
また、線順次駆動（疑似線順次駆動を含む）が可能であることにより、画素２１の保持容量２１３（図３を参照）への書き込み時間を長く取ることができるため、画質の向上を図ることができる。さらに、画素２１のＴＦＴ２１１のＷ／Ｌを絞り込むことが可能で、しかもガラス基板上に高速で動作するサンプリング回路が存在しないため、低速の周辺回路部（垂直駆動回路２５Ａ，２５Ｂ）と画素アレイ部２４でＴＦＴを造り分ける必要が無い。したがって、低コストにて液晶パネル１１Ｒ，１１Ｇ，１１Ｂを提供できる。
【００３６】
なお、ＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂとアナログドライバ１４Ｒ，１４Ｇ，１４Ｂを実装するに当たっては、３板式プロジェクション型の液晶表示装置では、ＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂは出力ピン数が１００ピン以下と少ないためＰＣＢ(Printed Circuit Board)ボード上に実装し、アナログドライバ１４Ｒ，１４Ｇ，１４Ｂは出力ピン数が多いため、ＣＯＦ(Chip On Film)もしくはＣＯＧ(Chip On Glass)実装することが望ましい。
【００３７】
ただし、ＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂとアナログドライバ１４Ｒ，１４Ｇ，１４Ｂを共にＣＯＦもしくはＣＯＧ実装することも可能である。単一のチップ上にＬＣＤドライバの機能とアナログドライバの機能を搭載したＬＣＤアナログドライバを構成する場合は、１チップをＣＯＦもしくはＣＯＧ実装しても良い。
【００３８】
以下、第１実施形態に係る高温ポリシリコンを用いた３板式プロジェクション型の液晶表示装置１０における、ＬＣＤドライバ１３（１３Ｒ，１３Ｇ，１３Ｂ）およびアナログドライバ１４（１４Ｒ，１４Ｇ，１４Ｂ）の具体的な構成につき、いくつか実施例を挙げて説明する。
【００３９】
（実施例１）
図７は、第１実施形態の実施例１に係るＬＣＤドライバ１３およびアナログドライバ１４の構成を示すブロック図である。
【００４０】
図７において、ＬＣＤドライバ１３は、サンプルホールド回路１３１、Ｄ／Ａコンバータ回路１３２および交流機能付きアナログバッファ回路１３３によって構成されている。サンプルホールド回路１３１は、信号制御部１２から転送されるデジタルの映像信号ＤＳを、スタートパルスＳＰに応答してクロックＣＫに同期してサンプルホールドする。Ｄ／Ａコンバータ回路１３２は、サンプルホールド回路１３１でサンプルホールドされたデジタルの映像信号をアナログの映像信号に変換して出力する。交流機能付きアナログバッファ回路１３３は、Ｄ／Ａコンバータ回路１３２から出力されるアナログの映像信号に対してインピーダンス変換（バッファリング）を行うとともに、アナログの映像信号の極性を例えば１Ｈ（Ｈは水平期間）ごとに反転させることによって当該映像信号を交流化する。
【００４１】
アナログドライバ１４は、アナログサンプルホールド回路１４１およびアナログバッファ回路１４２によって構成されている。アナログサンプルホールド回路１４１は、ＬＣＤドライバ１３から転送されるアナログの映像信号を、スタートパルスＡＳＰに応答して、クロックＣＫよりも低い速度（周波数）のクロックＡＣＫに同期してサンプルホールドする。アナログバッファ回路１４２は、アナログサンプルホールド回路１４１から出力されるアナログの映像信号に対してインピーダンス変換（バッファリング）を行った後液晶パネル１１に転送する。
【００４２】
このように、ＬＣＤドライバ１３と液晶パネル１１との間に、当該ＬＣＤドライバ１３よりも低速で動作するアナログドライバ１４を設けたことにより、先述したように、線順次駆動（疑似線順次駆動を含む）が可能となるだけでなく、ＬＣＤドライバ１３の数を大幅に削減できるため、システム全体の回路構成の簡略化、これに伴う低コスト化が可能になる。また、線順次駆動が可能であることで画素２１への書き込み時間を長く取ることができ、これにより画素２１のＴＦＴ２１１のＷ／Ｌを絞り込むことが可能となり、垂直駆動回路２５Ａ，２５Ｂと画素アレイ部２４でＴＦＴを造り分ける必要が無いため、液晶パネル１１の低コスト化に寄与できる。
【００４３】
また、実施例１の変形例として、図８に示すように、ＬＣＤドライバ１３とアナログドライバ１４を１チップ化してＬＣＤドライバとアナログドライバの両機能を搭載したＬＣＤアナログドライバ１５として構成することも可能である。このように、ＬＣＤドライバ１３とアナログドライバ１４を１チップ化することで、システム全体のさらなる低コスト化を図ることができる。
【００４４】
（実施例２）
図９は、第１実施形態の実施例２に係るＬＣＤドライバ１３、アナログドライバ１４および液晶パネル１１の構成を示すブロック図であり、図中、図７と同等部分には同一符号を付して示している。
【００４５】
実施例１では、ＬＣＤドライバ１３のアナログバッファ回路１３３でアナログ映像信号の極性反転のための交流化を行うようにしているのに対して、本実施例２では、ＬＣＤドライバ１３のアナログバッファ回路１３３Ａには単にインピーダンス変換機能のみを持たせ、アナログドライバ１４の低速で動作するアナログバッファ回路１４２Ａにアナログ映像信号の極性反転のための交流化機能を持たせる、即ち当該アナログバッファ回路１４２Ａを例えば加算機能を持つアナログバッファ回路とする構成を採っている。
【００４６】
このような構成とすることにより、実施例１の作用効果に加えて、次のような作用効果を得ることができる。すなわち、ＬＣＤドライバ１３に極性反転のための交流化機能を持たせないことで、当該ＬＣＤドライバ１３のサンプルホールド回路１３１、Ｄ／Ａコンバータ回路１３２およびアナログバッファ回路１３３Ａを低耐圧プロセスで作製することができ、ＬＣＤドライバ１３のチップをさらに小さくすることが可能になるため、システム全体のさらなる低コスト化を図ることができる。
【００４７】
因みに、アナログドライバ１４は、液晶パネル１１を直接駆動する回路部分であり、元々交流化されたアナログ映像信号を扱う回路部分であるため、高耐圧プロセスで作製されている。したがって、当該アナログドライバ１４のアナログバッファ１４２Ａに極性反転のための交流化機能を持たせたとしても、それに伴ってプロセス上でマイナスとなることはない。
【００４８】
また、実施例２の変形例として、図１０に示すように、ＬＣＤドライバ１３とアナログドライバ１４を１チップ化してＬＣＤドライバとアナログドライバの両機能を搭載したＬＣＤアナログドライバ１５として構成することも可能である。このように、ＬＣＤドライバ１３とアナログドライバ１４を１チップ化することで、システム全体のさらなる低コスト化を図ることができる。
【００４９】
ところで、液晶パネル１１には、各種の電源電圧、例えば電源電圧ＶＤＤや、液晶セル２１２の対向電極を駆動するコモン電圧Ｖｃｏｍなどの電源系の電圧がパネル外部から与えられることになる。ここで、実施例１（図７）や実施例２（図９）のように、ＬＣＤドライバ１３とアナログドライバ１４とを別々のチップに搭載したシステム構成の液晶表示装置において、コモン電圧Ｖｃｏｍを生成するＶｃｏｍ生成回路を、ＣＯＦ実装もしくはＣＯＧ実装されたアナログドライバ１４上に搭載し、コモン電圧Ｖｃｏｍをアナログドライバ１４から例えばフレキシブル基板（図示せず）を介して液晶パネル１１に与える構成を採ると、次のような問題の発生が懸念される。
【００５０】
一般的に、電源電圧ＶＤＤを含む電源系について、アナログドライバ１４とは別の電源ユニット（図示せず）から上記フレキシブル基板を介して液晶パネル１１に入力する場合に、当該フレキシブル基板の端部の端子ピンを使って入力する一方、コモン電圧Ｖｃｏｍについては、アナログドライバ１４から電源系よりも内側の端子ピンを使って入力する方法が採られる。また、液晶パネル１１上において、コモン電圧Ｖｃｏｍを伝送するコモン線２７（図３参照）については、当該コモン線２７に静電気等に対するシールドの役割を持たせるために、液晶パネル１１の周縁に沿って、即ち液晶パネル１１の最外周部に配線する方法が採られる。
【００５１】
これにより、電源電圧ＶＤＤ等の電源系のフレキシブル基板上の端子ピンよりも内側の端子ピンを使って液晶パネル１１に入力されたコモン電圧Ｖｃｏｍは、液晶パネル１１上において、入力直後に電源電圧ＶＤＤ等の電源線を超えて液晶パネル１１の最外周部に配線されたコモン線２７に導かれることになる。すなわち、電源電圧ＶＤＤ等の電源線とコモン線２７とが、液晶パネル１１上において必ず交差することになる。その結果、電源電圧ＶＤＤ等の電源線もしくはコモン線２７の配線抵抗が高くなるため、横クロストーク等の画質不良が発生する懸念がある。この点を考慮して為されたのが、以下に説明する実施例３である。
【００５２】
（実施例３）
図１１は、第１実施形態の実施例３に係るＬＣＤドライバ１３、アナログドライバ１４および液晶パネル１１の構成を示すブロック図であり、図中、図９と同等部分には同一符号を付して示している。
【００５３】
図１１において、ＬＣＤドライバ１３上には、サンプルホールド回路１３１、Ｄ／Ａコンバータ１３２およびアナログバッファ回路１３３に加えて、コモン電圧Ｖｃｏｍを生成するＶｃｏｍ生成回路１３４が搭載されている。このＶｃｏｍ生成回路１３４で生成されたコモン電圧Ｖｃｏｍは、例えばフレキシブル基板（図示せず）の最外周部の端子ピンを介して液晶パネル１１内に入力される。
【００５４】
液晶パネル１１内に入力されたコモン電圧Ｖｃｏｍは、液晶パネル１１の周縁に沿って配線されたコモン線２７に対してコンタクト部２８を介して与えられ、当該コモン線２７を介して液晶セル２１２の対向電極に対して各画素共通に印加される。コモン線２７は、液晶パネル１１の最外周部に配線されることで、静電気等に対するシールドの役割を持つことになる。
【００５５】
一方、電源系の各電圧、例えば電源電圧ＶＤＤは、電源ユニット（図示せず）から上記フレキシブル基板のコモン電圧Ｖｃｏｍの端子ピンよりも内側の端子ピンを介して液晶パネル１１内に入力される。液晶パネル１１内に入力された電源電圧ＶＤＤは、コモン線２７よりも内側に配線された電源線２９によって垂直駆動回路２５Ａ，２５Ｂ等の回路部に供給される。
【００５６】
このように、ＬＣＤドライバ１３とアナログドライバ１４とを別々のチップに搭載したシステム構成の液晶表示装置において、コモン電圧Ｖｃｏｍを生成するＶｃｏｍ生成回路１３４を、第１のインピーダンス変換手段であるアナログバッファ回路１３３と同じチップ上、即ちＬＣＤドライバ１３上に搭載し、コモン電圧ＶｃｏｍをＬＣＤドライバ１３から液晶パネル１１にアナログドライバ１４を介さずに直接に供給することにより、コモン電圧Ｖｃｏｍをフレキシブル基板上の電源系の端子ピンよりも外側の端子ピンを使って液晶パネル１１内に入力することができる。
【００５７】
これにより、液晶パネル１１上において、液晶パネル１１の最外周部に配線されたコモン線２７が電源線２９と交差するのを回避することができるため、交差することに伴ってコモン線２７もしくは電源線２９の配線抵抗が高くなるのを抑えることができ、コモン線２７もしくは電源線２９の配線抵抗を低減できる。その結果、コモン線２７もしくは電源線２９の配線抵抗が高くなることに起因して発生する横クロストーク等の画質不良を低減できるため、画質の向上を図ることができる。
【００５８】
ただし、液晶パネル１１上でのコモン線２７と電源線２９との交差は回避できるが、ＬＣＤドライバ１３等を搭載する駆動ボード（図示せず）上ではコモン線２７と電源線２９とが交差することになる。しかし、液晶パネル１１上での交差と異なり、上記駆動ボード上では例えば銅配線によって引き回し配線を形成できるため当該引き回し配線の配線抵抗が低いため、コモン電圧Ｖｃｏｍ用の引き回し配線と電源電圧ＶＤＤ等の電源系の引き回し配線とが交差しても問題になることはない。
【００５９】
本実施例３では、ＬＣＤドライバ１３内のアナログバッファ回路１３３が、極性反転のための交流化の機能を持つ実施例１（ＬＣＤドライバ１３が中耐圧、例えば１６Ｖ以下）のシステム構成に適用した場合を例に挙げて説明したが、Ｖｃｏｍ生成回路１３４から出力される電圧（コモン電圧Ｖｃｏｍ）がアナログ映像信号の片極性の最大電圧（例えば、７．５Ｖ）であるため、アナログドライバ１４内のアナログバッファ回路１４２Ａが、極性反転のための交流化の機能を持つ実施例２（ＬＣＤドライバ１３が低耐圧、例えば８Ｖ以下）のシステム構成にも同様に適用可能である。
【００６０】
また、本実施例３では、コモン電圧ＶｃｏｍをＬＣＤドライバ１３から液晶パネル１１にアナログドライバ１４を介さずに直接に供給するとしたが、必ずしも直接である必要はなく、例えば外部Ｖｃｏｍバッファ（図示せず）を介して液晶パネル１１に供給するようにしても良い。この場合にも、アナログドライバ１４を介さず供給することになる。
【００６１】
なお、上記各実施例およびその変形例では、液晶パネル１１にセレクタ回路２６を搭載し、２信号線選択（あるいは、４信号線選択、６信号線選択、８信号線選択など）による疑似線順次駆動の液晶表示装置に適用した場合を例に挙げて説明したが、図４に示すように、セレクタ回路２６による信号線の選択を行わず、パネル外部から入力されるアナログ映像信号を選択行の各画素に一斉に書き込む完全線順次駆動の液晶表示装置にも同様に適用可能である。
【００６２】
ただし、液晶パネル１１にセレクタ回路２６を搭載した構成の方が、映像信号入力線２８−１〜２８−ｋの本数に対応してアナログバッファ回路（インピーダンス変換回路）の数を削減でき、その分だけチップを小さくすることが可能になるため、システム全体のさらなる低コスト化を図ることができる。この場合、信号線の選択数が多くなれば、その分だけ低速で動作するはずのインピーダンス変換回路部の動作が高速になるため、信号線の選択数は、インピーダンス変換回路部の動作が最大でも１ＭＨｚ以下になるように定めることが望ましい。
【００６３】
また、上記各実施例およびその変形例では、前段のアナログバッファ回路１３３または後段のアナログバッファ回路１４２Ａで極性反転のための交流化を行うとしたが、Ｄ／Ａコンバータ回路１３２で極性反転のための交流化を行う構成を採ることも可能である。
【００６４】
［第２実施形態］
図１２は、本発明の第２実施形態に係る表示装置の構成を示すブロック図である。本実施形態では、例えば、階調１０ビット、解像度１９２０×１０８０のフルＨＤ（ドットクロック；１６０ＭＨｚ）の駆動方式を採用するアモルファスシリコンを用いた直視型の液晶表示装置を適用例として挙げて、その具体的な実施例について説明するものとする。
【００６５】
図１２に示すように、本実施形態に係る直視型液晶表示装置３０は、液晶パネル３１に加えて、信号制御部３２と、垂直駆動手段としてのｙ個のゲートドライバ３３−１〜３３−ｙと、水平駆動手段としてのｘ個のＬＣＤアナログドライバ（ソースドライバ）３４−１〜３４−ｘとを備えた構成となっている。
【００６６】
液晶パネル３１は、２枚の透明絶縁基板、例えばガラス基板が所定の間隙を持って対向配置され、当該２枚のガラス基板間に液晶材料を封止した構成となっており、図２に示した画素アレイ部２４と同様に一方のガラス基板上に、例えば図３に示す回路構成の画素が行列状に２次元配置されるとともに、ｍ行ｎ列の画素配列に対して行ごとに走査線が配線され、列ごとに信号線が配線されてなる画素アレイ部３５を有している。画素トランジスタとしては、アモルファスシリコンＴＦＴが用いられる。
【００６７】
信号制御部３２は、デジタルの映像信号を処理、制御する。ゲートドライバ３３−１〜３３−ｙは、シフトレジスタなどによって構成され、画素アレイ部３５の各画素を行単位で順次選択する。ＬＣＤアナログドライバ３４−１〜３４−ｘは、信号制御部３２から転送されるデジタル映像信号をＤ／Ａ変換し、Ｄ／Ａ変換後のアナログの映像信号に対してインピーダンス変換（バッファリング）などの処理を施した後、ゲートドライバ３３−１〜３３−ｙによる画素アレイ部３５の選択行の各画素に対して一斉に書き込む（線順次駆動）。
【００６８】
このように、アモルファスシリコンを用いた直視型の液晶表示装置３０では、アモルファスシリコンＴＦＴの移動度が０．１ｃｍ２／Ｖ・ｓと小さく、ＴＦＴのＯＮ／ＯＦＦ比が十分得られないため、信号線を駆動するＬＣＤアナログドライバ３４−１〜３４−ｘをガラス基板上に作製することが困難なだけでなく、画素ＴＦＴの書き込み時間も十分長く取る必要があるため、画素ＴＦＴの保持容量への書き込み時間を１水平期間に亘って確保できる線順次駆動が行われる。
【００６９】
ところで、従来のアモルファスシリコンを用いた直視型の液晶表示装置では、画素アレイ部３５の信号線１本当たり、１個のＤ／Ａ変換回路部と１個のアナログバッファ部を有する構成となっていた。このため、１０ビットのような多階調が要求されるフルＨＤに適用できるようにするには、Ｄ／Ａ変換回路部個々の回路規模が大規模化するため、ＬＣＤアナログドライバ（ソースドライバ）３４−１〜３４−ｘのコストが高くなる。
【００７０】
かかる点に鑑み、本実施形態に係るアモルファスシリコンを用いた直視型の液晶表示装置３０においては、ＬＣＤアナログドライバ３４−１〜３４−ｘを、高速で動作する前段のインピーダンス変換部（アナログバッファ部）と低速で動作する後段のインピーダンス変換部の２段構成とした点を特徴としている。このような２段構成とすることにより、高速で動作するインピーダンス変換回路部の前段に設けられるＤ／Ａ変換回路部の数を削減し、その削減した分の処理を低速で動作する後段のインピーダンス変換回路部で補う構成を採ることができる。これにより、Ｄ／Ａ変換回路部全体の回路規模を小さくすることができるため、システム全体の低コスト化を図ることができる。
【００７１】
また、Ｄ／Ａ変換回路部の数を削減できることに伴って、Ｄ／Ａ変換回路部全体の占有面積を低減できるため、その低減できる分だけＤ／Ａ変換回路部個々の回路規模を増大できる。このことは、１０ビットのような多階調が要求されるフルＨＤに適用できるようにするに当たって、Ｄ／Ａ変換回路部個々の回路規模が増大するのを許容できることを意味する。すなわち、Ｄ／Ａ変換回路部全体を大規模化することなく、階調を増やすことできる。これにより、８ビット以上の階調で、ＲＧＢ各色（３信号線）のみならず、１ＭＨｚ以上、例えばフルＨＤで１２本の信号線に対して、Ｄ／Ａ変換回路部を共有することができるため、チップ面積に占めるＤ／Ａ変換回路部の削減効果は極めて大である。
【００７２】
以下、第２実施形態に係るアモルファスシリコンを用いた直視型の液晶表示装置３０における、ＬＣＤアナログドライバ３４（３４−１〜３４−ｘ）の具体的な構成につき、いくつか実施例を挙げて説明する。
【００７３】
（実施例１）
図１３は、第２実施形態の実施例１に係るＬＣＤアナログドライバ３４の構成を示すブロック図である。図１３において、ＬＣＤアナログドライバ３４は、サンプルホールド回路３４１、Ｄ／Ａコンバータ回路３４２、交流機能付きアナログバッファ回路３４３、アナログサンプルホールド回路３４４およびアナログバッファ回路３４５によって構成されている。
【００７４】
サンプルホールド回路３４１は、信号制御部３２から転送されるデジタルの映像信号ＤＳを、スタートパルスＳＰに応答してクロックＣＫに同期してサンプルホールドする。Ｄ／Ａコンバータ回路３４２は、サンプルホールド回路３４１でサンプルホールドされたデジタル映像信号をアナログ映像信号に変換して出力する。交流機能付きアナログバッファ回路３４３は、Ｄ／Ａコンバータ回路３４２から出力されるアナログ映像信号に対してインピーダンス変換（バッファリング）を行うとともに、アナログ映像信号の極性を例えば１Ｈごとに反転させることによって当該映像信号を交流化する。
【００７５】
アナログサンプルホールド回路３４４は、交流機能付きアナログバッファ回路３４３から出力されるアナログ映像信号を、スタートパルスＡＳＰに応答して、クロックＣＫよりも低い速度（周波数）のクロックＡＣＫに同期してサンプルホールドする。アナログバッファ回路３４５は、アナログサンプルホールド回路３４４から出力されるアナログ映像信号に対してインピーダンス変換（バッファリング）を行う。このアナログバッファ回路３４５から出力されるアナログ映像信号、即ちＬＣＤアナログドライバ３４から出力されるアナログ映像信号は、液晶パネル３１内の画素アレイ部３５の各信号線を通して選択行の各画素に一斉に書き込まれる。
【００７６】
このように、ＬＣＤアナログドライバ３４のインピーダンス変換の回路部分を、第１の動作速度（動作周波数）で動作する前段のアナログバッファ回路３４３と、第１の動作速度よりも遅い第２の動作速度で動作する後段のアナログバッファ回路３４５の２段構成としたことにより、先述したように、インピーダンス変換回路３４３の前段に設けられるＤ／Ａコンバータ回路３４２の個々のＤ／Ａ変換回路部の数を削減でき、Ｄ／Ａコンバータ回路３４２の全体の回路規模を小さくすることができるため、ＬＣＤアナログドライバ３４のチップサイズを小さくできるとともに、システム全体の低コスト化を図ることができる。また、Ｄ／Ａ変換回路部の数を削減できることにより、Ｄ／Ａ変換回路部個々の回路規模を増大できるため、Ｄ／Ａ変換回路部個々の回路規模を大きくして多階調化を図ることができる。
【００７７】
（実施例２）
図１４は、第２実施形態の実施例２に係るＬＣＤアナログドライバ３４の構成例を示すブロック図であり、図中、図１３と同等部分には同一符号を付して示している。
【００７８】
実施例１では、前段のアナログバッファ回路３４３でアナログ映像信号の極性反転のための交流化を行うようにしているのに対して、本実施例２では、前段のアナログバッファ回路３４３Ａには単にインピーダンス変換機能のみを持たせ、後段の低速で動作するアナログバッファ回路３４５Ａに対してアナログ映像信号の極性反転のための交流化機能を持たせる、即ち当該アナログバッファ回路３４５Ａを例えば加算機能を持つアナログバッファ回路とする構成を採っている。
【００７９】
このような構成とすることにより、実施例１の作用効果に加えて、次のような作用効果を得ることができる。すなわち、前段のアナログバッファ回路３４３Ａに極性反転のための交流化機能を持たせないことで、サンプルホールド回路３４１、Ｄ／Ａコンバータ回路３４２およびアナログバッファ回路３４３Ａを低耐圧プロセスで作製することができ、ＬＣＤアナログドライバ３４のチップをさらに小さくすることが可能になるため、システム全体のさらなる低コスト化を図ることができる。
【００８０】
因みに、直視型の液晶表示装置では、液晶パネル３１のサイズが大型であるに対して、ＬＣＤアナログドライバ３４（３４−１〜３４−ｘ）のサイズが小さいため、ＬＣＤアナログドライバ３４（３４−１〜３４−ｘ）の数を低減することによるメリットよりも、当該ＬＣＤアナログドライバ３４のチップサイズを小型化することによるメリットの方が大きい。
【００８１】
また、実施例１，２の変形例として、図１５、図１６に示すように、ＬＣＤアナログドライバ３４を、サンプルホールド回路３４１、Ｄ／Ａコンバータ回路３４２および交流機アナログバッファ回路３４３（３４３Ａ）を有するＬＣＤドライバ３６と、アナログサンプルホールド回路３４４およびアナログバッファ回路３４５（３４５Ａ）を有するアナログドライバ３７とに分離した構成を採ることも可能である。
【００８２】
図１７に、ＬＣＤドライバ３６からアナログドライバ３７への転送速度（転送周波数）について、解像度に対するＬＣＤドライバ３６の出力数ごとの特性を示す。この特性図から明らかなように、ＬＣＤドライバ３６からアナログドライバ３７への転送周波数については、１ＭＨｚ以上になるようにＬＣＤドライバ３６の出力数を定めるのが望ましい。
【００８３】
図１８に、アナログドライバ３７から液晶パネル３１への転送速度（転送周波数）について、解像度に対する信号線の選択数ごとの特性を示す。アモルファスシリコンでは低温ポリシリコンのようなＴＦＴ特性が得られないため、高温ポリシリコンを用いた３板式プロジェクション型液晶表示装置１０のように、信号線を選択する構成を採ることができなく、信号線の選択数は１本のみとなるが、低温ポリシリコンのようなＴＦＴ特性が得られる場合には、液晶パネル３１上にセレクタ回路を設けて信号線を選択するようにしても良い。この場合は、信号線の選択数にも依存するが、アナログドライバ３７から液晶パネル３１への転送周波数については１ＭＨｚ以下に設定するのが望ましい。
【００８４】
これらアナログ映像信号の転送周波数の設定については、実施例１，２についても同様である。実施例１，２に適用する場合には、ＬＣＤドライバ３６からアナログドライバ３７への転送周波数を、前段のインピーダンス変換部から後段のインピーダンス変換部への転送周波数と読み替えれば良く、アナログドライバ３７から液晶パネル３１への転送周波数を、後段のインピーダンス変換部から液晶パネル３１への転送周波数と読み替えれば良い。
【００８５】
なお、上記各実施例およびその変形例では、前段のアナログバッファ回路３４３または後段のアナログバッファ回路３４５Ａで極性反転のための交流化を行うとしたが、Ｄ／Ａコンバータ回路３４２で極性反転のための交流化を行う構成を採ることも可能である。
【００８６】
また、実施例１，２の変形例の構成を採った場合において、図１９に示すように、１個のＬＣＤドライバ３６（３６−１〜３６−ｗ）で複数のアナログドライバ３７（３７−１〜３７−ｘ）を駆動する構成を採ることも可能である。これによれば、ＬＣＤドライバ３６（３６−１〜３６−ｗ）の数を低減できるため、システム全体のさらなる低コスト化を図ることができる。
【００８７】
次に、実施例１，２に係るＬＣＤアナログドライバ３４を実装するに当たっては、当該ＬＣＤアナログドライバ３４は出力ピン数が多いためＣＯＦもしくはＣＯＧ実装することが望ましい。また、実施例１，２の変形例のように、ＬＣＤアナログドライバ３４をＬＣＤドライバ３６とアナログドライバ３７を分離して実装する場合には、ＬＣＤドライバ３６は出力ピン数が１００ピン以下と少ないためＰＣＢボード上に実装し、アナログドライバ３７は出力ピン数が多いためＣＯＦもしくはＣＯＧ実装しても良い。
【００８８】
また、第２実施形態では、アモルファスシリコンを用いた直視型の液晶表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、低温ポリシリコンを用いた直視型の液晶表示装置にも同様に適用可能である。低温ポリシリコンを用いた直視型の液晶表示装置に適用する場合には、高温ポリシリコンを用いた３板式プロジェクション型液晶表示装置１０のように、液晶パネル（ガラス基板）上にセレクタ回路を設けて信号線を選択する構成を採ることも可能である。
【００８９】
なお、上記第１，第２実施形態では、画素の電気光学素子として液晶セルを用いた液晶表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限定されるものではなく、信号線にアナログの映像信号を供給する表示装置全般に適用することが可能である。例えば、３板式プロジェクション型の液晶表示装置以外にも、２板式プロジェクション型の液晶表示装置、単板式プロジェクション型の液晶表示装置、カムコーダーに使用されるビュウファインダー（ＶＦ）にも適用可能である。
【００９０】
さらには、画素の電気光学素子として有機ＥＬ(electro luminescence) 素子を用いた有機ＥＬ表示装置にも適用可能である。ただし、有機ＥＬ素子は、極性反転駆動の必要が無いため、極性反転機能は取り除かねばならない。このため、極性反転のための交流化機能を低速で動作する後段のインピーダンス変換部に付加させることによるコストダウンの効果は見込めないが、８ビット以上の多階調、ドットクロックが４０ＭＨｚ以上の多画素表示が可能な有機ＥＬ表示装置には有用となる。
【図面の簡単な説明】
【００９１】
【図１】本発明の第１実施形態に係る高温ポリシリコンを用いた３板式プロジェクション型の液晶表示装置の構成を示すブロック図である。
【図２】液晶パネルの一構成例を示すブロック図である。
【図３】画素の回路構成の一例を示す回路図である。
【図４】液晶パネルの他の構成例を示すブロック図である。
【図５】第１実施形態におけるＬＣＤドライバからアナログドライバへの転送速度について、解像度に対するＬＣＤドライバの出力数ごとの特性を示す図である。
【図６】第１実施形態におけるアナログドライバから液晶パネルへの転送速度について、解像度に対する信号線の選択数ごとの特性を示す図である。
【図７】第１実施形態の実施例１に係るＬＣＤドライバおよびアナログドライバの構成を示すブロック図である。
【図８】実施例１の変形例に係るＬＣＤドライバおよびアナログドライバの構成を示すブロック図である。
【図９】第１実施形態の実施例２に係るＬＣＤドライバおよびアナログドライバの構成を示すブロック図である。
【図１０】実施例２の変形例に係るＬＣＤドライバおよびアナログドライバの構成を示すブロック図である。
【図１１】第１実施形態の実施例３に係るＬＣＤドライバおよびアナログドライバの構成を示すブロック図である。
【図１２】本発明の第２実施形態に係るアモルファスシリコンを用いた直視型の液晶表示装置の構成を示すブロック図である。
【図１３】第２実施形態の実施例１に係るＬＣＤアナログドライバの構成を示すブロック図である。
【図１４】第２実施形態の実施例２に係るＬＣＤアナログドライバの構成を示すブロック図である。
【図１５】実施例１の変形例に係るＬＣＤアナログドライバの構成を示すブロック図である。
【図１６】実施例２の変形例に係るＬＣＤアナログドライバの構成を示すブロック図である。
【図１７】第２実施形態におけるＬＣＤドライバからアナログドライバへの転送速度について、解像度に対するＬＣＤドライバの出力数ごとの特性を示す図である。
【図１８】第２実施形態におけるアナログドライバから液晶パネルへの転送速度について、解像度に対する信号線の選択数ごとの特性を示す図である。
【図１９】実施例１，２の他の変形例に係るＬＣＤアナログドライバの構成を示すブロック図である。
【図２０】一般的な高温ポリシリコンを用いた３板式プロジェクション型の液晶表示装置の構成を示すブロック図である。
【図２１】解像度とドットクロック周波数との関係を示す図である。
【符号の説明】
【００９２】
１０…３板式プロジェクション型液晶表示装置、１１（１１Ｒ，１１Ｇ，１１Ｂ），３１…液晶パネル、１２，３２…信号制御部、１３（１３Ｒ，１３Ｇ，１３Ｂ）…ＬＣＤドライバ、１４（１４Ｒ，１４Ｇ，１４Ｂ）…アナログドライバ、１５，３４（３４−１〜３４−ｘ）…ＬＣＤアナログドライバ、２１…画素、２２（２２−１〜２２−ｍ）…走査線、２３（２３−１〜２３−ｎ）…信号線、２４，３５…画素アレイ部
【図１】
2005321745.tif 000003
【図２】
2005321745.tif 000004
【図３】
2005321745.tif 000005
【図４】
2005321745.tif 000006
【図５】
2005321745.tif 000007
【図６】
2005321745.tif 000008
【図７】
2005321745.tif 000009
【図８】
2005321745.tif 000010
【図９】
2005321745.tif 000011
【図１０】
2005321745.tif 000012
【図１１】
2005321745.tif 000013
【図１２】
2005321745.tif 000014
【図１３】
2005321745.tif 000015
【図１４】
2005321745.tif 000016
【図１５】
2005321745.tif 000017
【図１６】
2005321745.tif 000018
【図１７】
2005321745.tif 000019
【図１８】
2005321745.tif 000020
【図１９】
2005321745.tif 000021
【図２０】
2005321745.tif 000022
【図２１】
2005321745.tif 000023