(57)【要約】【課題】  ベースバンド処理用半導体集積回路装置の入力レベルに見合ったＩ／Ｑ信号の出力電圧を可変して出力することにより、受信特性を大幅に向上する。【解決手段】  電源投入後、通信移動体システムがトレーニング期間になると、スイッチ３４がＯＦＦ、スイッチ３５がＯＮとなり、出力電圧調整回路ＣＶＣ１（，ＣＶＣ２）から出力される調整用電圧とベースバンド回路６の基準電圧とをデジタルコンパレータ３７が比較し、比較結果を出力する。制御回路ＣＣは、その比較結果に基づいて、調整用電圧がベースバンド回路６の基準電圧と同じ程度になるように電圧可変部３２を制御して可変調整する。これによって、ＲＦ処理部から出力されるＩ信号（、Ｑ信号）の出力レベルが修正され、該Ｉ信号（、Ｑ信号）の出力レベルとベースバンド回路６の基準電圧とを同じ程度のレベルに設定する。【選択図】      図２
2005020736.tif 000002
【特許請求の範囲】
【請求項１】
受信信号をベースバンドに周波数変換し、Ｉ信号、およびＱ信号として出力する高周波処理用の半導体集積回路装置であって、前記Ｉ信号、およびＱ信号の出力電圧レベルの調整指示を行う調整用信号が入力される外部入力端子を備えたことを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、前記外部入力端子を介して入力された調整用信号に基づいて、Ｉ信号、およびＱ信号の出力電圧レベルを調整する出力電圧調整部を備えたことを特徴とする半導体集積回路装置。
【請求項３】
請求項２記載の半導体集積回路装置において、
前記出力電圧調整部は、
前記調整用信号の指示に基づいて、制御データを出力する制御部と、
前記制御部の制御信号を格納する格納部と、
前記格納部に格納された制御信号に基づいて、複数の異なる電流値のうち、任意の電流値を流して任意の電圧に変換する電圧発生部と、
前記電圧発生部によって変換された電圧値を、Ｉ信号、およびＱ信号の出力電圧レベルとして出力する増幅部とを備えることを特徴とする半導体集積回路装置。
【請求項４】
請求項３記載の半導体集積回路装置において、前記電圧発生部から出力される電圧は、０．１Ｖ程度、またはそれ以下のステップで変化することを特徴とする半導体集積回路装置。
【請求項５】
受信信号をベースバンドに周波数変換し、Ｉ信号、およびＱ信号として出力する高周波処理用の半導体集積回路装置であって、
前記Ｉ信号、およびＱ信号における出力電圧レベルの調整指示を行う基準電圧が入力される外部入力端子を備え、
前記外部入力端子を介して入力された基準電圧に基づいて、前記Ｉ信号、およびＱ信号の出力電圧レベルを調整する増幅部を備えたことを特徴とする半導体集積回路装置。
【請求項６】
高周波処理用の半導体集積回路装置によって周波数変換されたＩ信号、Ｑ信号をデジタル信号に変換し、そのデジタル信号のレベルを測定してレベルコントロールを実行するベースバンド処理用の半導体集積回路装置であって、
前記Ｉ信号、およびＱ信号の出力電圧レベルの調整指示を行う調整用信号を出力する外部出力端子を備えたことを特徴とする半導体集積回路装置。
【請求項７】
請求項６記載の半導体集積回路装置において、外部入力された出力電圧レベルをデジタルデータに変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器から出力されたデジタルデータと基準電圧とを比較し、その比較結果を調整用信号として出力する比較部とを備えたことを特徴とする半導体集積回路装置。
【請求項８】
受信信号をベースバンドに周波数変換し、Ｉ信号、およびＱ信号として出力する高周波処理用の第１の半導体集積回路装置と、前記第１の半導体集積回路装置によって周波数変換されたＩ信号、Ｑ信号をデジタル信号に変換し、そのデジタル信号のレベルを測定してレベルコントロールを実行するベースバンド処理用の第２の半導体集積回路装置とを備えた携帯端末システムであって、
前記第１の半導体集積回路装置は、前記Ｉ信号、およびＱ信号の出力電圧レベルの調整指示を行う調整用信号が入力される外部入力端子を備え、
前記第２の半導体集積回路装置は、前記調整用信号を出力する前記第１の半導体集積回路装置の外部入力端子に出力する外部出力端子を備えたことを特徴とする携帯端末システム。
【請求項９】
請求項８記載の携帯端末システムにおいて、
前記第１の半導体集積回路装置は、
前記外部入力端子を介して入力された調整用信号に基づいて、Ｉ信号、およびＱ信号の出力電圧レベルを調整する出力電圧調整部を備え、
前記第２の半導体集積回路装置は、
外部入力された出力電圧レベルをデジタルデータに変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器から出力されたデジタルデータと基準電圧とを比較し、その比較結果を調整用信号として出力する比較部とを備えたことを特徴とする携帯端末システム。
【請求項１０】
請求項９記載の携帯端末システムにおいて、
前記第１の半導体集積回路装置の出力電圧調整部は、
前記調整用信号の指示に基づいて、制御データを出力する制御部と、
前記制御部の制御信号を格納する格納部と、
前記格納部に格納された制御信号に基づいて、複数の異なる電流値のうち、任意の電流値を流して任意の電圧に変換する電圧発生部と、
前記電圧発生部によって変換された電圧値を、Ｉ信号、およびＱ信号の出力電圧レベルとして出力する増幅部とを備えることを特徴とする携帯端末システム。
【請求項１１】
請求項１０記載の携帯端末システムにおいて、
前記電圧発生部から出力される電圧は、０．１Ｖ程度、またはそれ以下のステップで変化することを特徴とする携帯端末システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線信号の送受信技術に関し、特に、携帯電話などにおける受信感度の向上に適用して有効な技術に関するものである。
【背景技術】
【０００２】
近年、移動体通信の１つとして携帯電話が広く普及しており、その機能に対しても多様性が求められている。このような携帯電話においては、一般にＲＦ（高周波）処理用とベースバンド処理用との２つの半導体集積回路装置が用いられている。
【０００３】
ＲＦ処理用半導体集積回路装置は、受信した信号をベースバンドに変換し、いわゆるＩ信号、Ｑ信号として出力する。ベースバンド処理用半導体集積回路装置は、ＲＦ処理用半導体集積回路装置によって周波数変換されたＩ信号、Ｑ信号をデジタル信号に変換し、そのデジタル信号のレベルを測定してレベルコントロールを実行している。
【０００４】
このベースバンド処理用半導体集積回路装置に用いられる入力レベル（基準電圧）は製品毎に異なるために、ＲＦ処理用半導体集積回路装置では、Ｉ／Ｑ信号の出力電圧を数種類用意し、ベースバンド処理用半導体集積回路装置に応じて該出力電圧が最適となるようにプログラムなどによって切り替えている。特開２００１−１５６２７５号公報（特許文献１）には、支持基板上に絶縁膜を介して設けられた薄い単結晶薄膜内に絶縁ゲート型電界効果トランジスタを形成する技術が記載されている。
【特許文献１】特開２００１−１５６２７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、上記のような半導体集積回路装置における付加情報書き込み技術では、次のような問題点があることが本発明者により見い出された。
【０００６】
ところが、上記のようなＲＦ処理用半導体集積回路装置におけるＩ／Ｑ信号の出力電圧の切り替え技術では、次のような問題点があることが本発明者により見い出された。
【０００７】
ベースバンド処理用半導体集積回路装置の入力レベル、およびＲＦ処理用半導体集積回路装置における出力電圧は、製造ばらつきによりそれぞれ変動してしまう。
【０００８】
その製造ばらつきにより、ＲＦ処理用半導体集積回路装置から出力されるＩ／Ｑ信号の振幅が、ベースバンド処理用半導体集積回路装置の入力ダイナミックレンジの許容範囲を超えてしまうと、携帯電話などにおける受信特性などが悪化してしまうという問題がある。
【０００９】
また、受信特性の大幅な悪化を抑えるために、電気的特性を考慮してＲＦ処理用半導体集積回路装置のスペックを規定する必要があり、該ＲＦ処理用半導体集積回路装置の歩留まりが大きくなってしまう恐れがある。
【００１０】
本発明の目的は、ベースバンド処理用半導体集積回路装置の入力レベルに見合ったＩ／Ｑ信号の出力電圧を可変して出力することにより、受信特性を大幅に向上することのできる半導体集積回路装置および携帯端末システムを提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
（１）本発明は、受信信号をベースバンドに周波数変換し、Ｉ信号、およびＱ信号として出力する高周波処理用の半導体集積回路装置であって、該Ｉ信号、およびＱ信号の出力電圧レベルの調整指示を行う調整用信号が入力される外部入力端子を備えたものである。
【００１３】
また、本願のその他の発明の概要を簡単に示す。
（２）高周波処理用の半導体集積回路装置によって周波数変換されたＩ信号、Ｑ信号をデジタル信号に変換し、そのデジタル信号のレベルを測定してレベルコントロールを実行するベースバンド処理用の半導体集積回路装置であって、該Ｉ信号、およびＱ信号の出力電圧レベルの調整指示を行う調整用信号を出力する外部出力端子を備えたものである。
（３）受信信号をベースバンドに周波数変換し、Ｉ信号、およびＱ信号として出力する高周波処理用の第１の半導体集積回路装置と、該第１の半導体集積回路装置によって周波数変換されたＩ信号、Ｑ信号をデジタル信号に変換し、そのデジタル信号のレベルを測定してレベルコントロールを実行するベースバンド処理用の第２の半導体集積回路装置とを備えた携帯端末システムであって、該第１の半導体集積回路装置は、Ｉ信号、およびＱ信号の出力電圧レベルの調整指示を行う調整用信号が入力される外部入力端子を備え、第２の半導体集積回路装置は、調整用信号を出力する第１の半導体集積回路装置の外部入力端子に出力する外部出力端子を備えたものである。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１５】
（１）Ｉ信号／Ｑ信号の出力レベルを短時間で、かつ高精度に調整することができる。
【００１６】
（２）また、製造ばらつきなどによってＩ信号／Ｑ信号の出力レベルが許容範囲を超えた高周波処理用の半導体集積回路装置であっても問題なく使用することができ、該半導体集積回路装置の歩留まりを小さくすることができる。
【００１７】
（３）上記（１）、（２）により、携帯端末システムの受信特性を向上させることができるとともに、該携帯端末システムの製造コストを小さくすることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１９】
図１は、本発明の実施の形態による通信移動体システムのブロック図、図２は、図１の通信移動体システムにおけるＲＦ処理部とベースバンド回路との回路構成を示す説明図、図３は、図２の出力電圧調整回路に設けられた電圧可変部の回路構成の一例を示す説明図、図４は、図２のベースバンド回路に設けられたＡ／Ｄ変換器の一例を示す回路図、図５は、図２の出力電圧調整回路における電圧の可変調整の際の状態遷移図、図６は、比較例として本発明者が検討したＩ信号／Ｑ信号の出力波形の一例を示す説明図、図７は、図２のＲＦ処理部から出力されるＩ信号／Ｑ信号の出力波形例である。
【００２０】
本実施の形態において、通信移動体システム（携帯端末システム）１は、たとえば、携帯電話などの通信システムである。この通信移動体システム１は、図１に示すように、送受信用アンテナ２、アンテナスイッチ２ａ、高周波フィルタ３、高周波電力増幅回路４、ＲＦ処理部（半導体集積回路装置、第１の半導体集積回路装置）５、およびベースバンド回路（半導体集積回路装置、第２の半導体集積回路装置）６から構成されている。
【００２１】
アンテナ２は、信号電波の送受信を行う。アンテナスイッチ２ａは、送受信した信号を切り替える。高周波フィルタ３は、受信信号から不要波を除去するＳＡＷフィルタなどからなる。
【００２２】
高周波電力増幅回路４は、送信信号を増幅する。ＲＦ処理部５は、受信信号を復調したり、送信信号を変調したりする。このＲＦ処理部５は、１つの半導体チップ上に半導体集積回路として構成される。ベースバンド回路６は、送信データをＩ信号、Ｑ信号に変換したりＲＦ処理部５を制御する。
【００２３】
特に制限されるものでないが、ＲＦ処理部５は、ＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の４つの通信方式による信号の変復調が可能に構成されている。
【００２４】
また、これに応じて、高周波フィルタ３は、ＧＳＭ系の周波数帯の受信信号を通過させるフィルタ３ａと、ＤＣＳ１８００の周波数帯の受信信号を通過させるフィルタ３０ｂと、ＰＣＳ１９００の周波数帯の受信信号を通過させるフィルタ３ｃとが設けられる。ＧＳＭ８５０とＧＳＭ９００は周波数帯が近いので、この場合では共通のフィルタ３ａによってフィルタリングされる。
【００２５】
また、ＲＦ処理部５は、大きく分けると、受信系回路ＲＸＣと、送信系回路ＴＸＣと、それ以外の制御回路やクロック系回路などの送受信系に共通の回路からなる制御系回路ＣＴＣとで構成される。
【００２６】
受信系回路ＲＸＣは、ローノイズアンプ７〜９、位相分周回路１０、ミキサ回路１１，１２、高利得増幅部１３，１４、オフセットキャンセル回路１５などからなる。
【００２７】
ローノイズアンプ７〜９は、受信信号を増幅するアンプである。位相分周回路１０は、後述する高周波用発振回路（ＲＦＶＣＯ）３１で生成された発振信号φＲＦを分周し互いに９０°位相がずれた直交信号を生成する。
【００２８】
ミキサ回路１１，１２は、ローノイズアンプ７〜９で増幅された受信信号に分周回路１０で分周された直交信号を合成することで復調を行う復調回路である。高利得増幅部１３，１４は、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路６へ出力する。オフセットキャンセル回路１５は、高利得増幅部１３，１４内のアンプの入力ＤＣオフセットをキャンセルする。
【００２９】
高利得増幅部１３は、ローパスフィルタＬＰＦ１１，ＬＰＦ１２，ＬＰＦ１３，ＬＰＦ１４、利得制御アンプＰＧＡ１１，ＰＧＡ１２，ＰＧＡ１３、アンプＡＭＰ１、および出力電圧調整回路（電圧出力調整部）ＣＶＣ１から構成されており、Ｉ信号を増幅してベースバンド回路６へ出力する。
【００３０】
これらローパスフィルタＬＰＦ１１，ＬＰＦ１２，ＬＰＦ１３，ＬＰＦ１４、と利得制御アンプＰＧＡ１１，ＰＧＡ１２，ＰＧＡ１とは交互に直列形態に接続され、その出力には、利得が固定のアンプＡＭＰ１が接続されている。
【００３１】
アンプＡＭＰ１の後の出力段には、出力電圧調整回路ＣＶＣ１が接続されている。出力電圧調整回路ＣＶＣ１は、ベースバンド回路６から出力される制御信号に基づいて、Ｉ信号の出力電圧を可変する。
【００３２】
また、高利得増幅部１４も同様に、ローパスフィルタＬＰＦ２１，ＬＰＦ２２，ＬＰＦ２３，ＬＰＦ２４、利得制御アンプＰＧＡ２１，ＰＧＡ２２，ＰＧＡ２３、アンプＡＭＰ２、ならびに出力電圧調整回路（電圧出力調整部）ＣＶＣ２から構成されており、Ｑ信号を増幅してベースバンド回路６へ出力する。
【００３３】
ローパスフィルタＬＰＦ２１，ＬＰＦ２２，ＬＰＦ２３，ＬＰＦ２４と利得制御アンプＰＧＡ２１，ＰＧＡ２２，ＰＧＡ２３とは交互に直列形態に接続され、その後の出力段には、利得が固定のアンプＡＭＰ２が接続されている。
【００３４】
そして、アンプＡＭＰ２の後の出力段には、出力電圧調整回路ＣＶＣ２が接続されている。出力電圧調整回路ＣＶＣ２は、ベースバンド回路６から出力される制御信号に基づいて、Ｑ信号の出力電圧を可変する。
【００３５】
オフセットキャンセル回路１５は、利得制御アンプＰＧＡ１１〜ＰＧＡ２３にそれぞれ接続され、そのアンプの入力端子が短絡したときに、それぞれの利得制御アンプの出力に存在する差動ＤＣオフセットをディジタル信号に変換するＡ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換回路と、これらのＡ／Ｄ変換回路による変換結果に基づき対応する利得制御アンプＰＧＡ１１〜ＰＧＡ２３の出力のＤＣオフセットを「０」とするような入力オフセット電圧を生成し差動入力に対して与えるＤ／Ａ（Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ）変換回路と、これらのＡ／Ｄ変換回路とＤ／Ａ変換回路とを制御してオフセットキャンセル動作を行わせる制御回路ＣＣ（図２）などから構成される。
【００３６】
送信系回路ＴＸＣは、発振回路（ＩＦＶＣＯ）１６、分周回路１７、位相分周回路１８、変調回路１９，２０、加算器２１、送信用発振回路（ＴＸＶＣＯ）２２、オフセットミキサ２３、アナログ位相比較器２４、ディジタル位相比較器２５、ループフィルタ２６などから構成されている。
【００３７】
発振回路（ＩＦＶＣＯ）１６は、たとえば６４０ＭＨｚ程度の中間周波数の発振信号φＩＦを生成する。分周回路１７は、発振回路１６で生成された発振信号φＩＦを１／４分周して１６０ＭＨｚ程度の信号を生成する。
【００３８】
位相分周回路１８は、該分周回路１７で分周された信号をさらに分周しかつ互いに９０°位相がずれた直交信号を生成する。変調回路１９，２０は、生成された直交信号をベースバンド回路６から供給されるＩ信号とＱ信号により変調をかける。
【００３９】
加算器２１は、変調された信号を合成する。送信用発振回路（ＴＸＶＣＯ）２２は、所定の周波数の送信信号φＴＸを発生する。オフセットミキサ２３は、送信用発振回路２２から出力される送信信号φＴＸをカプラなどで抽出したフィードバック信号と高周波用発振回路３１で生成された発振信号φＲＦを分周した信号φＲＦ’とを合成することでそれらの周波数差に相当する周波数の信号を生成する。
【００４０】
アナログ位相比較器２４、およびディジタル位相比較器２５は、オフセットミキサ２３の出力と加算器２１で合成された信号ＴＸＩＦとを比較して位相差を検出する。ループフィルタ２６は、位相検出回路２４，２５の出力に応じた電圧を生成する。
【００４１】
なお、ループフィルタ２６を構成する抵抗および容量は、外付け素子としてＲＦ処理部５の外部端子に接続される。送信用発振回路２２は、ＧＳＭ８５０とＧＭＳ９００の送信信号を生成する発振回路２２ａと、ＤＣＳ１８００とＰＣＳ１９００の送信信号を生成する発振回路２２ｂとからなる。
【００４２】
このように発振回路を２つ設けているのは、送信用発振回路は、高周波用発振回路３１や中間周波数の発振回路１６に比べて周波数の可変範囲が広く１つの発振回路ですべてカバーできる回路を設計するのは容易でないためである。
【００４３】
アナログ位相比較器２４とディジタル位相比較器２５とが設けられているのは、ＰＬＬ回路の動作開始時における引き込み動作を早くするためである。もっと正確に言えば、送信開始時はまずディジタル位相比較器２５で位相比較を行い、その後アナログ位相比較器２４に切り替えることで、高速で位相ループをロックさせることができるようにされる。
【００４４】
また、ＲＦ処理部５のチップ上には、制御回路２７、ＲＦシンセサイザ２８、ＩＦシンセサイザ２９、基準発振回路（ＶＣＸＯ）３０が設けられている。
【００４５】
制御回路２７は、チップ全体の制御を司る。ＲＦシンセサイザ２８は、高周波用発振回路３１とともにＲＦ用ＰＬＬ回路を構成する。ＩＦシンセサイザ２９は、中間周波数の発振回路１６とともにＩＦ用ＰＬＬ回路を構成する。基準発振回路３０は、ＲＦシンセサイザ２８、ならびにＩＦシンセサイザ２９の基準信号となるクロック信号φｒｅｆを生成する。
【００４６】
ＲＦシンセサイザ２８、ＩＦシンセサイザ２９は、位相比較回路とチャージポンプとループフィルタなどでそれぞれ構成される。なお、基準発振信号φｒｅｆは周波数精度の高いことが要求されるため、基準発振回路３０には外付けの水晶振動子が接続される。基準発振信号φｒｅｆとしては、２６ＭＨｚあるいは１３ＭＨｚのような周波数が選択される。かかる周波数の水晶振動子は比較的安価に手に入るからである。
【００４７】
図１において１／２，１／４などの分数が付記されているブロックはそれぞれ分周回路、符号Ｂｕｆで示されているのはバッファ回路である。また、ＳＷ１，ＳＷ２は、ＧＳＭ方式に従った送受信を行うＧＳＭモードとＤＣＳまたはＰＣＳ方式に従った送受信を行うＤＣＳ／ＰＣＳモードとで接続状態が切り替えられて、伝達される信号の分周比を選択するスイッチである。
【００４８】
ＳＷ３は送信時にベースバンド回路６からのＩ，Ｑ信号を変調用ミキサ１９，２０に供給すべくＯＮ、ＯＦＦ制御されるスイッチである。これらのスイッチＳＷ１〜ＳＷ３は制御回路２７からの信号によって制御される。
【００４９】
制御回路２７には、コントロールレジスタＣＲＧが設けられ、このレジスタＣＲＧはベースバンド回路６からの信号に基づいて設定が行われる。さらに詳細には、ベースバンド回路６からＲＦ処理部５に対して同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてロードイネーブル信号ＬＥＮとが供給されており、制御回路２７は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンド回路６から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、上記コントロールレジスタＣＲＧにセットする。特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。ベースバンド回路６はマイクロプロセッサなどから構成される。
【００５０】
コントロールレジスタＣＲＧは、特に制限されるものでないが、高周波用発振回路（ＲＦＶＣＯ）３１や中間周波数の発振回路１６におけるＶＣＯの周波数測定を開始させる制御ビットや、受信モード、送信モード、アイドルモード、ウォームアップモードなどのモードを指定するビットフィールドなどが設けられる。
【００５１】
ここで、アイドルモードは待ち受け時などごく一部の回路のみ動作し少なくとも発振回路を含む大部分の回路が停止するスリープ状態となるモード、ウォームアップモードは送信または受信の直前にＰＬＬ回路を起動させるモードである。
【００５２】
この実施例では、位相検出回路２４，２５と、ループフィルタ２６、送信用発振回路２２ａ，２２ｂ、およびオフセットミキサ２３とによって周波数変換を行う送信用ＰＬＬ回路（ＴＸＰＬＬ）が構成される。
【００５３】
本実施例のマルチバンド方式の移動体通信システム１では、たとえばベースバンド回路６からの指令によって制御回路２７が、送受信時に高周波用発振回路３１の発振信号の周波数φＲＦを使用するチャネルに応じて変更するとともに、ＧＳＭモードかＤＣＳ／ＰＣＳモードかに応じて上記スイッチＳＷ２を切り替えることで、オフセットミキサ２３に供給される信号の周波数が変更されることによって送信周波数の切り替えが行なわれる。
【００５４】
中間周波用発振回路１６の発振周波数はＧＳＭ、ＤＣＳ、ＰＣＳいずれの場合にも６４０ＭＨｚに設定され、これが分周回路１７と位相分周回路１８で、１／８に分周されて８０ＭＨｚの搬送波（ＴＸＩＦ）が生成されて変調が行われる。
【００５５】
一方、高周波用発振回路３１の発振周波数は、受信モードと送信モードとで異なる値に設定される。高周波用発振回路３１の発振周波数ｆＲＦは、送信モードでは、たとえばＧＳＭ８５０の場合３６１６〜３７１６ＭＨｚに、ＧＳＭ９００の場合３８４０〜３９８０ＭＨｚに、またＤＣＳの場合３６１０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、これが分周回路でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されてφＲＦ’としてオフセットミキサ２３に供給される。
【００５６】
オフセットミキサ２３では、このφＲＦ’と送信用発振回路４からの送信用発振信号φＴＸの周波数の差（ｆＲＦ’−ｆＴＸ）に相当する信号が出力され、この差信号の周波数が変調信号ＴＸＩＦの周波数と一致するように送信用ＰＬＬ（ＴＸＰＬＬ）が動作する。
【００５７】
言いかえると、送信用発振回路２２は、高周波用発振回路３１からの発振信号φＲＦ’の周波数（ｆＲＦ／４）と変調信号ＴＸＩＦの周波数（ｆＴＸ）の差である周波数にロックされる。この送信システムが、いわゆるオフセットＰＬＬ方式と呼ばれる。
【００５８】
また、ＲＦ処理部５の出力電圧調整回路ＣＶＣ１（，ＣＶＣ２）、およびベースバンド回路６に設けられた修正指示部の回路構成、および接続構成について、図２を用いて説明する。
【００５９】
ＲＦ処理部５には、調整用信号が外部入力される外部入力端子Ｔｉｎが備えられており、ベースバンド回路６には、該調整用信号を出力する外部出力端子Ｔｏｕｔが備えられている。
【００６０】
出力電圧調整回路ＣＶＣ１（，ＣＶＣ２）は、電圧可変部（電圧発生部）３２、アンプ（増幅部）３３、およびスイッチ３４，３５から構成されている。さらに、ベースバンド回路６に設けられた修正指示部は、Ａ／Ｄ変換器３６とデジタルコンパレータ（比較部）３７とからなる。
【００６１】
Ａ／Ｄ変換器３６は、アンプ３３から出力されたＩ信号（、Ｑ信号）、または該Ｉ信号（、Ｑ信号）の出力電圧をデジタルデータに変換する。デジタルコンパレータ３７は、Ａ／Ｄ変換器３６から出力されたデジタルデータと基準電圧とを比較し、その比較結果（調整用信号）を調整用信号として外部出力端子Ｔｏｕｔから外部出力する。この外部出力端子Ｔｏｕｔから出力された比較結果は、ＲＦ処理部５の外部入力端子Ｔｉｎを介して出力電圧調整回路ＣＶＣ１（，ＣＶＣ２）に入力される。
【００６２】
デジタルコンパレータ３７に入力される基準電圧は、図４において後述するＡ／Ｄ変換器３６で生成される中間レベルの基準電圧（Ｃｅｎｔｅｒ）がデジタルデータに変換された値である。
【００６３】
電圧可変部３２は、オフセットキャンセル回路１５の制御回路（制御部）ＣＣに設けられたレジスタ（格納部）１５ａの設定値に基づいて可変した設定電圧を出力する。この設定電圧は、たとえば、０．１Ｖ程度、またはそれ以下のステップで可変された電圧である。
【００６４】
また、レジスタ１５ａへのデータ設定は、オフセットキャンセル回路１５の制御回路ＣＣに設けられたＣＰＵ１５ｂによって行われる。ＣＰＵ１５ｂは、後述するデジタルコンパレータ３７から出力される比較結果に基づいてレジスタ１５ａにデータ設定を行う。
【００６５】
アンプ３３は、正（＋）側入力端子と同じ程度の電圧レベルの出力電圧を出力する。アンプ３３の正（＋）側入力端子には、電圧可変部３２の出力端子に接続されている。アンプ３３の出力端子と負（−）側入力端子は相互に接続され、スイッチ３４の一方の端子に接続されている。さらに、アンプ３３の出力端子は、ベースバンド回路６に設けられたＡ／Ｄ変換器３６の入力部に接続されている。
【００６６】
前段でのアンプＡＭＰ１（，ＡＭＰ２）の出力は、スイッチ３４の他方の端子に接続されている。スイッチ３４は、アンプＡＭＰ１（，ＡＭＰ２）から出力される信号のスイッチングを行う。
【００６７】
スイッチ３５の一方の端子には、制御回路ＣＣが接続されており、該スイッチ３５の他方の端子には、ベースバンド回路６に設けられたデジタルコンパレータ３７から出力される比較結果の入力制御を行う。スイッチ３５は、デジタルコンパレータ３７から出力される比較結果の入力制御を行う。
【００６８】
これらスイッチ３４，３５は、制御回路ＣＣによってＯＮ／ＯＦＦ制御が行われる。スイッチ３４は、通信移動体システム１に電源が投入され、受信期間となる前のトレーニング期間中にＯＦＦとなり、アンプＡＭＰ１（，ＡＭＰ２）から出力される出力信号を遮断し、該トレーニング期間後はＯＮとなる。
【００６９】
スイッチ３５は、トレーニング期間中にＯＮとなってデジタルコンパレータ３７から出力される比較結果を制御回路ＣＣに出力し、該トレーニング期間後はＯＦＦとなる。
【００７０】
また、ベースバンド回路６において、Ａ／Ｄ変換器３６は、アンプ３３から出力されたＩ信号（、Ｑ信号）をデジタルデータに変換する。デジタルコンパレータ３７には、Ａ／Ｄ変換器３６から出力されるデジタルデータ、およびベースバンド回路６の基準電圧がそれぞれ入力され、該Ａ／Ｄ変換器３６のデジタルデータと基準電圧とを比較し、比較結果を出力する。
【００７１】
さらに、出力電圧調整回路ＣＶＣ１（，ＣＶＣ２）の電圧可変部３２の回路構成について、図３を用いて説明する。
【００７２】
電圧可変部３２は、電流源３８１〜３８Ｎ、スイッチ３９１〜３９Ｎ、および抵抗４０から構成されている。スイッチ３９１〜３９Ｎの一方の接続部には、電流源３８１〜３８Ｎがそれぞれ接続されている。
【００７３】
スイッチ３９１〜３９Ｎの他方の接続部は、抵抗４０の一方の接続部、およびアンプ３３の正側入力端子に共通接続され、該抵抗４０の他方の接続部には、基準電位（ＶＳＳ）が接続されている。
【００７４】
電流源３８１〜３８Ｎは、たとえば、１０μＡ、２０μＡ、４０μＡ、８０μＡ・・・となるように、電流値が倍々になるように設定されている。スイッチ３９１〜３９Ｎは、レジスタ１５ａによってＯＮ／ＯＦＦ制御が行われる。
【００７５】
レジスタ１５ａは、スイッチ３９１〜３９Ｎのうち、いずれか１つを選択してＯＮにする。選択したスイッチを介して任意の電流源から出力された電流は、抵抗４０によって電圧に変換されてアンプ３３の正側入力端子に入力される。
【００７６】
また、図４は、Ａ／Ｄ変換器３６の回路構成を示す図である。
【００７７】
Ａ／Ｄ変換器３６は、抵抗４１〜４９、アンプ５０〜５２、コンパレータ５３〜５７、エンコーダ５８、および電流源５９から構成されている。
【００７８】
ある電流値を流す電流源５９と基準電位との間には、抵抗４１〜４４が直列接続されている。また、抵抗４５〜４９は、コンパレータ５３の他方の入力部と基準電位との間に直列接続されている。
【００７９】
抵抗４１と抵抗４２、抵抗４２と抵抗４３、ならびに抵抗４３と抵抗４４との接続部には、アンプ５０〜５２の正（＋）側入力端子がそれぞれ接続されている。
【００８０】
アンプ５０の出力端子には、該アンプ５０の負（−）側入力端子、抵抗４５の一方の接続端子、およびコンパレータ５３の一方の入力端子が接続されている。アンプ５１の出力端子には、該アンプ５１の負側入力端子、および抵抗４６と抵抗４７の接続端子が接続されている。アンプ５２の出力端子には、該アンプ５２の負側入力端子、ならびに抵抗４９の一方の接続端子が接続されている。
【００８１】
コンパレータ５３〜５７の一方の入力端子には、ＲＦ処理部５から出力されたＩ信号（、Ｑ信号）が入力されるように接続されている。コンパレータ５４の他方の入力端子には、抵抗４５と抵抗４６との接続端子が接続されており、コンパレータ５５の他方の入力端子には、抵抗４６と抵抗４７との接続端子が接続されている。
【００８２】
また、コンパレータ５６の他方の入力端子には、抵抗４７と抵抗４８との接続端子が接続されている。コンパレータ５７の他方の入力端子には。抵抗４８と抵抗４９との接続端子が接続されている。
【００８３】
抵抗４１〜４４によって分圧されたそれぞれの電圧は、アンプ５０〜５２を介して出力され、コンパレータ５３，５５，５７の他方の入力端子にそれぞれ入力される。
【００８４】
アンプ５０から出力された電圧が、最も高い基準電圧（Ｈｉ）となり、アンプ５１から出力された電圧が、中間レベルの基準電圧（Ｃｅｎｔｅｒ）となる。アンプ５２から出力された電圧が、最も低い基準電圧（Ｌｏ）となる。
【００８５】
さらに、コンパレータ５４，５６の他方の入力部には、抵抗４５，４６で分圧された電圧、および抵抗４７，４８で分圧された電圧が、基準電圧としてそれぞれ入力される。
【００８６】
よって、コンパレータ５３〜５７には、異なる５つのレベルの基準電圧がそれぞれ入力され、ＲＦ処理部５から出力されたＩ信号（、Ｑ信号）と該基準電圧とを比較し、その比較結果をエンコーダ５８に出力する。
【００８７】
エンコーダ５８は、コンパレータ５３〜５７から出力された比較結果をエンコードして、デジタル信号処理に用いるデジタルデータとして後段の回路に出力するとともにデジタルコンパレータ３７に出力する。
【００８８】
次に、本実施の形態のＲＦ処理部５、およびベースバンド回路６による作用について説明する。
【００８９】
まず、電源投入後、通信移動体システム１がトレーニング期間になると、制御回路ＣＣは、スイッチ３４をＯＦＦ、スイッチ３５をＯＮにして、アンプＡＭＰ１（，ＡＭＰ２）から出力される信号を遮断するとともに、デジタルコンパレータ３７を導通状態する。
【００９０】
Ａ／Ｄ変換器３６は、出力電圧調整回路ＣＶＣ１（，ＣＶＣ２）から出力される調整用電圧をデジタルデータに変換してデジタルコンパレータ３７に出力する。
【００９１】
デジタルコンパレータ３７は、Ａ／Ｄ変換器３６から出力されたデジタルデータと基準電圧とを比較し、その比較結果を制御回路ＣＣに出力する。制御回路ＣＣは、デジタルコンパレータ３７の比較結果に基づいて、Ａ／Ｄ変換器３６のデジタルデータが該ベースバンド回路６の基準電圧と同じ程度になるように電圧を可変して調整する。
【００９２】
出力電圧調整回路ＣＶＣ１（，ＣＶＣ２）における電圧の可変調整を図５の遷移図を用いて説明する。
【００９３】
ＣＰＵは、レジスタ１５ａのデータを設定してスイッチ３９１をＯＮさせ、最も電流値の小さい電流源３８１のみを導通させる。スイッチ３９１を介して電流源３８１からの電流により、抵抗４０に発生したある電圧が、アンプ３３の正（＋）側入力端子に入力される。
【００９４】
アンプ３３は、正側入力端子に存在する電圧と同じ程度の電圧をベースバンド回路６のＡ／Ｄ変換器３６に出力する。Ａ／Ｄ変換器３６は、入力された電圧をデジタルデータに変換してデジタルコンパレータ３７に出力する。
【００９５】
デジタルコンパレータ３７は、入力レベルを設定するベースバンド回路６の基準電圧とデジタルコンパレータ３７から出力されたデジタルデータとを比較し、その比較結果を制御回路ＣＣに出力する。
【００９６】
そして、ベースバンド回路６の基準電圧がデジタルコンパレータ３７のデジタルデータよりも小さい場合（ステップＳ１０１）、ＣＰＵは、レジスタ１５ａのデータを再設定してスイッチ３９２をＯＮさせ、電流源３８１よりも大きい電流値の電流源３８２を導通させる（ステップＳ１０２）。
【００９７】
制御回路ＣＣは、ステップＳ１０１，１０２の処理をベースバンド回路６の基準電圧がデジタルコンパレータ３７のデジタルデータよりも大きくなるまで繰り返し実行し、該基準電圧がデジタルコンパレータ３７のデジタルデータよりも大きくなったところで処理が終了となる。
【００９８】
これによって、Ｉ信号（、Ｑ信号）の出力レベルは、ベースバンド回路６の基準電圧（入力レベル）にほぼ等しくなるまで調整される。
【００９９】
その後、トレーニング期間が終了すると、制御回路ＣＣは、スイッチ３４をＯＮにしてアンプＡＭＰ１（，ＡＭＰ２）から出力されるＩ信号（、Ｑ信号）がアンプ３３の負側入力端子に入力されるようにするとともに、スイッチ３５をＯＦＦにして、デジタルコンパレータ３７からの比較結果を遮断し、通常の受信期間となる。
【０１００】
ここでは、スイッチ３３，３４を有する構成としたが、これらスイッチ３３，３４を設けず、たとえば、トレーニング期間中は、デジタルコンパレータ３７から出力される信号を有効、アンプＡＭＰ１（，ＡＭＰ２）から出力される信号を無効にし、トレーニング期間が終了すると、デジタルコンパレータ３７から出力される信号を無効、アンプＡＭＰ１（，ＡＭＰ２）から出力される信号が有効となるようにソフトウェア的に実現するようにしてもよい。
【０１０１】
また、図６は、比較例として本発明者が検討したＩ信号／Ｑ信号の出力波形の一例を示す説明図であり、図７は、本実施の形態によるＲＦ処理部５から出力されるＩ信号／Ｑ信号の出力波形例である。
【０１０２】
たとえば、図６に示すように、Ｉ信号／Ｑ信号の出力レベルとベースバンド回路６の基準電圧とが、製造ばらつきなどによってばらついていても、出力電圧調整回路ＣＶＣ１（，ＣＶＣ２）がない場合には、Ｉ信号／Ｑ信号がそのままベースバンド回路６に出力されてしまうので、該Ｉ信号／Ｑ信号がベースバンド回路６の入力ダイナミックレンジの許容範囲外となってしまい、受信特性が悪化してしまう恐れがある。
【０１０３】
しかし、図７に示すように、出力電圧調整回路ＣＶＣ１（，ＣＶＣ２）によって、Ｉ信号／Ｑ信号の出力レベルをベースバンド回路６の基準電圧に見合うように調整して出力することにより、該出力レベルがベースバンド回路６の入力ダイナミックレンジの許容範囲内となるので良好な受信特性を得ることができる。
【０１０４】
それにより、本実施の形態によれば、出力電圧調整回路ＣＶＣ１，ＣＶＣ２が、トレーニング期間中にＩ信号／Ｑ信号の出力レベルをベースバンド回路６の基準電圧に見合うように調整することにより、通信移動体システム１の受信特性を向上させることができる。
【０１０５】
また、製造ばらつきなどによってＩ信号／Ｑ信号の出力レベルが大きくばらついても、ＲＦ処理部５を問題なく使用することができるので、該ＲＦ処理部５の歩留まりを小さくすることができるとともに、通信移動体システム１の製造コストを小さくすることができる。
【０１０６】
以上、本発明者によってなされたシステムを１つの特定の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、基本的に内在する技術に基づいて必要ならば変更、および変形可能であることはいうまでもない。
【０１０７】
たとえば、前記実施の形態では、フィードバック制御によってベースバンド回路の基準電圧に見合うようにＲＦ処理部のＩ信号／Ｑ信号の出力レベルを調整したが、図８に示すように、ベースバンド回路６の基準電圧をＲＦ処理部５のアンプ３３の正側入力端子に直接入力する構成としてもよい。
【０１０８】
ベースバンド回路６の基準電圧は、Ａ／Ｄ変換器３６において生成される基準電圧（Ｃｅｎｔｅｒ）が用いられ、この基準電圧（Ｃｅｎｔｅｒ）は、ベースバンド回路６に設けられた外部出力端子Ｔｏｕｔから出力され、ＲＦ処理部５に設けられた外部入力端子Ｔｉｎを介して入力される。
【０１０９】
この場合、ＲＦ処理部５のＩ信号／Ｑ信号の出力レベルを、基準電圧（Ｃｅｎｔｅｒ）に合わせることができる。
【０１１０】
それによっても、通信移動体システム１の受信特性を向上させることができ、かつ製造コストを小さくすることができる。また、出力電圧調整回路ＣＶＣ１，ＣＶＣ２（図２）が不要となり、ＲＦ処理部５の小型化、および低コスト化を実現することができる。
【図面の簡単な説明】
【０１１１】
【図１】本発明の実施の形態による通信移動体システムのブロック図である。
【図２】図１の通信移動体システムにおけるＲＦ処理部とベースバンド回路との回路構成を示す説明図である。
【図３】図２の出力電圧調整回路に設けられた電圧可変部の回路構成の一例を示す説明図である。
【図４】図２のベースバンド回路に設けられたＡ／Ｄ変換器の一例を示す回路図である。
【図５】図２の出力電圧調整回路における電圧の可変調整の際の状態遷移図である。
【図６】比較例として本発明者が検討したＩ信号／Ｑ信号の出力波形の一例を示す説明図である。
【図７】図２のＲＦ処理部から出力されるＩ信号／Ｑ信号の出力波形例である。
【図８】本発明の他の実施の形態によるＲＦ処理部とベースバンド回路との回路構成を示す説明図である。
【符号の説明】
【０１１２】
１  通信移動体システム（携帯端末システム）
２  送受信用アンテナ
２ａ  アンテナスイッチ
３  高周波フィルタ
４  高周波電力増幅回路
５  ＲＦ処理部（半導体集積回路装置、第１の半導体集積回路装置）
６  ベースバンド回路（半導体集積回路装置、第２の半導体集積回路装置）
７〜９  ローノイズアンプ
１０  位相分周回路
１１，１２  ミキサ回路
１３，１４  高利得増幅部
１５  オフセットキャンセル回路
１５ａ  レジスタ（格納部）
１６  発振回路
１７  分周回路
１８  位相分周回路
１９，２０  変調回路
２１  加算器
２２  送信用発振回路
２３  オフセットミキサ
２４  アナログ位相比較器
２５  ディジタル位相比較器
２６  ループフィルタ
２７  制御回路
２８  ＲＦシンセサイザ
２９  ＩＦシンセサイザ
３０  基準発振回路
３１  高周波用発振回路
３２  電圧可変部（電圧発生部）
３３  アンプ（増幅部）
３４，３５  スイッチ
３６  Ａ／Ｄ変換器
３７  デジタルコンパレータ（比較部）
３８１〜３８Ｎ  電流源
３９１〜３９Ｎ  スイッチ
４０〜４９  抵抗
５０〜５２  アンプ
５３〜５７  コンパレータ
５８  エンコーダ
５９  電流源
ＲＸＣ  受信系回路
ＴＸＣ  送信系回路
ＣＴＣ  制御系回路
ＬＰＦ１１〜ＬＰＦ１４  ローパスフィルタ
ＬＰＦ２１〜ＬＰＦ２４  ローパスフィルタ
ＰＧＡ１１〜ＰＧＡ１３  利得制御アンプ
ＰＧＡ２１〜ＰＧＡ２３  利得制御アンプ
ＡＭＰ１，ＡＭＰ２  アンプ
ＣＶＣ１，ＣＶＣ２  出力電圧調整回路（電圧出力調整部）
ＳＷ１〜ＳＷ３  スイッチ
ＣＲＧ  コントロールレジスタ
ＣＣ  制御回路（制御部）
【図１】
2005020736.tif 000003
【図２】
2005020736.tif 000004
【図３】
2005020736.tif 000005
【図４】
2005020736.tif 000006
【図５】
2005020736.tif 000007
【図６】
2005020736.tif 000008
【図７】
2005020736.tif 000009
【図８】
2005020736.tif 000010