(57)【要約】【課題】ＬＡＮを介して他の情報処理装置と高速で通信可能にする情報処理装置およびそれに使用されるＬＡＮアダプタを提供する。【解決手段】ＭＭＵ１５を含んでいるＣＰＵ１１およびＬＡＮ１６間に、ＧＰＩバス２１を介してＬＡＮアダプタ１２を設ける。このＬＡＮアダプタ１２は、プロセッサバス１２３により相互接続されたＭＰＵ１２４、ＤＧＩコントローラ１２１、ＧＰＩコントローラ１２２、ＦＣＳコントローラ１２６およびメモリを含むファームウエアにより構成される。【選択図】      図１
2005020064.tif 000002
【特許請求の範囲】
【請求項１】
中央処理装置を含み、該中央処理装置が入出力処理装置を介して周辺装置と通信すると共にＬＡＮを介して他の情報処理装置と通信可能な情報処理装置において、
前記ＣＰＵおよび前記ＬＡＮ間にファームウエアで構成されたＬＡＮアダプタを設け、前記中央処理装置および前記他の情報処理装置間の通信を高速化することを特徴とする情報処理装置。
【請求項２】
前記中央処理装置、前記入出力処理装置および前記ＬＡＮアダプタと接続され、前記情報処理装置の障害の診断および初期化等を行う診断プロセッサを含むことを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記中央処理装置および前記ＬＡＮアダプタ間は、汎用処理装置インタフェースバスで接続されることを特徴とする請求項１又は２に記載の情報処理装置。
【請求項４】
前記診断プロセッサと前記ＬＡＮアダプタおよび前記入出力処理装置との間は、診断インタフェースバスで接続されることを特徴とする請求項２に記載の情報処理装置。
【請求項５】
ＬＡＮを介して他の情報処理装置と接続され、情報処理装置の中央処理装置と前記ＬＡＮ間に接続されるＬＡＮアダプタにおいて、
前記中央処理装置および前記ＬＡＮアダプタ間を接続するインタフェースバスのコントローラと、マイクロプロセッシングユニットおよびメモリがプロセッサバスを介して相互接続されたファームウエアにより構成されることを特徴とするＬＡＮアダプタ。
【請求項６】
前記中央処理装置および前記ＬＡＮアダプタ間は、汎用処理装置インタフェースバスで接続されることを特徴とする請求項５に記載のＬＡＮアダプタ。
【請求項７】
前記情報処理装置は、障害の診断等を行う診断プロセッサを含み、該診断プロセッサおよび前記ＬＡＮアダプタ間は診断インタフェースバスで接続され、前記ＬＡＮアダプタは、前記プロセッサバスに接続された診断インタフェースコントローラを含むことを特徴とする請求項５又は６に記載のＬＡＮアダプタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は情報処理装置に関し、特にＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ：ローカルエリアネットワーク）に接続される情報処理装置およびそれに使用されるＬＡＮアダプタに関する。
【０００２】
【従来の技術】
コンピュータやワークステーション等の情報処理装置は、多数のユーザ（又はオペレータ）を擁するオフィス等で使用される場合、複数の情報処理装置をＬＡＮにより相互接続して使用されるのが一般的である。
【０００３】
図３は、ＬＡＮに接続された一般的な情報処理装置のシステム構成図である。ここで、情報処理装置１００Ａは、ＭＭＵ（Ｍａｉｎ  Ｍｅｍｏｒｙ  Ｕｎｉｔ：主記憶装置）  １０５を含むＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ：中央処理装置）１０１、それぞれＣＨＵ（Ｃｈａｎｎｅｌ  Ｕｎｉｔ：チャネルユニット）１０８を含む複数のＩＯＰ（Ｉｎｐｕｔ  Ｏｕｔｐｕｔ  Ｐｒｏｃｅｓｓｏｒ：入出力処理装置）１０７Ａ〜１０７Ｎ、ＬＡＮＰ（ＬＡＮ  Ｐｒｏｃｅｓｓｏｒ）１１０およびＤＧＰ（Ｄｉａｇｎｏｓｔｉｃ  Ｐｒｏｃｅｓｓｏｒ：診断プロセッサ）１１３により構成される。
【０００４】
また、各ＩＯＰ１０７とＣＰＵ１０１およびＤＧＰ１１３との間は、ＧＰＩ（Ｇｅｎｅｒａｌ  Ｐｒｏｃｅｓｓｏｒ  Ｉｎｔｅｒｆａｃｅ：汎用処理装置インタフェース）バス１０６により相互接続されている。各ＩＯＰ１０７とＣＰＵ１０１およびＤＧＰ１１３との間は、ＤＧＩ（Ｄｉａｇｎｏｓｔｉｃ  Ｉｎｔｅｒｆａｃｅ：診断インタフェース）バス１１４にて相互接続されている。更に、ＬＡＮＰ１１０とＩＯＰ１０７との間は、ＰＳＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｓｕｂｓｙｓｔｅｍ  Ｉｎｔｅｒｆａｃｅ：周辺サブシステムインタフェース）バス１１２により相互接続されている。また、ＩＯＰ１０７には、複数の周辺装置１０９が接続されている。
【０００５】
更に、ＬＡＮＰ１１０は、ＬＡＮ１１１を介して、他の情報処理装置１００Ｂに接続される。この情報処理装置１００Ｂは、例えば上述した情報処理装置１００Ａと同様構成でもよいので、詳細は省略する。尚、情報処理装置１００Ａと１００Ｂとは必ずしも同様構成である必要はなく、異なる構成であってもよい。
【０００６】
斯かる従来装置にあっては、低速なＬＡＮ１１１を制御するＬＡＮ制御装置であるＬＡＮＰ１１０等は、他の周辺装置１０９と同様にＩＯＰ１０７の配下に接続されたＣＨＵ１０８と、ＰＳＩバス１１２を介して接続される。そして、ＬＡＮＰ１１０は、内部のファームウエアにより、ＴＣＰ／ＩＰ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｐｒｏｔｏｃｏｌ／Ｉｎｔｅｒｎｅｔ  Ｐｒｏｔｏｃｏｌ）等のネットワークプロトコルを実装することにより、ＬＡＮ１１１を制御している。
【０００７】
次に、図３に示す従来の情報処理装置の動作を説明する。従来装置にあっては、周辺装置１０９と同様に、ＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）がＣＰＵ１０１に対してＩ／Ｏ命令の実行をする。ＣＰＵ１０１は、ＭＭＵ１０５上にチャネルプログラムを用意し、ＧＰＩバス１０６を介してＩＯＰ１０７へチャネルプログラムが準備されたことを通知する。ＩＯＰ１０７は、ＧＰＩバス１０６を介してＭＭＵ１０５上のチャネルプログラムを読み込み、どのＣＨＵ１０８上に接続された周辺装置１０９に対するチャネルプログラムかを判断する。そして、周辺装置１０９に対してチャネルプログラムが準備されたことをＣＨＵ１０８およびＰＳＩバス１１２を介して通知する。これを受けて、その後、周辺装置１０９とＣＨＵ１０８間のＰＳＩバス１１２上でＰＳＩのシーケンスに基づき、順次チャネルプログラムを実行し、またデータ転送を行う。また、ＩＯＰ１０７は、チャネルプログラムが終了した時点で、ＧＰＩバス１０６を介してＭＭＵ１０５上に、終了メッセージを書き込み、その後、ＣＰＵ１０１に対して終了メッセージを書き込んだことを通知する。ＣＰＵ１０１は、終了メッセージを取り込み、それをＯＳへ伝える。ＯＳは、Ｉ／Ｏ命令がどのような状態で終了したのかを認識する。
【０００８】
一方、装置の電源投入後のＩＯＰ１０７の初期化は、ＤＧＰ１１３によりＤＧＩバス１１４を介してＩＯＰ１０７のハードウエアのリセット信号や、ＩＯＰ１０７内に実装されたＩＯＰファームウエアの走行指示により行われた。また、ＩＯＰ１０７の診断も、ＤＧＰ１１３により、ＤＧＩバス１１４を介して行われた。
【０００９】
尚、従来技術として、データ転送時に、チャネルにかかる負荷を複数のチャネルに分散でき、複数のチャネルを汎用計算機とのデータ転送に利用することが可能になり、データ転送を効率的に行うＬＡＮ接続処理装置が開示されている（例えば、特許文献１参照。）。また、複数のデータ処理装置間のＬＡＮを構成するアダプタにおいて、アダプタ内部に複数の通信プロトコルを予め内蔵することで、如何なる通信形式を採用するデータ処理装置に対しても対応可能にするデータ伝送用アダプタが開示されている（例えば、特許文献２参照。）。
【００１０】
【特許文献１】
特開平６−９７９４０号公報（第２−３頁、第１図）
【特許文献２】
特開平６−１３１２７６号公報（第２頁、第１図）
【００１１】
【発明が解決しようとする課題】
図３を参照して上述した如き従来装置においては、ＧＰＩバス１０６は高速であるが、ＰＳＩバス１１２は低速である上に、ＰＳＩのプロトコルではＣＨＵ１０８およびＬＡＮＰ１１０との間で、お互いの応答を待ちながらの通信である。そのため、ＬＡＮ１１１が高速なメディアをサポートしても、ＰＳＩのプロトコルおよびＰＳＩバス１１２の性能がネックになり、その性能を引き出すだけのデータ転送を行うことが不可能であった。
【００１２】
【発明の目的】
本発明は、従来技術の上述した課題に鑑みなされたものであり、高速なＬＡＮの性能を引き出して高速化することが可能な情報処理装置およびそれに使用するＬＡＮアダプタを提供することを目的とする。
【００１３】
【課題を解決するための手段】
前述の課題を解決するため、本発明による情報処理装置およびそれに使用されるＬＡＮアダプタは、次のような特徴的な構成を採用している。
【００１４】
（１）中央処理装置を含み、該中央処理装置が入出力処理装置を介して周辺装置と通信すると共にＬＡＮを介して他の情報処理装置と通信可能な情報処理装置において、
前記ＣＰＵおよび前記ＬＡＮ間にファームウエアで構成されたＬＡＮアダプタを設け、前記中央処理装置および前記他の情報処理装置間の通信を高速化する情報処理装置。
【００１５】
（２）前記中央処理装置、前記入出力処理装置および前記ＬＡＮアダプタと接続され、前記情報処理装置の障害の診断および初期化等を行う診断プロセッサを含む上記（１）の情報処理装置。
【００１６】
（３）前記中央処理装置および前記ＬＡＮアダプタ間は、汎用処理装置インタフェースバスで接続される上記（１）又は（２）の情報処理装置。
【００１７】
（４）前記診断プロセッサと前記ＬＡＮアダプタおよび前記入出力処理装置との間は、診断インタフェースバスで接続される上記（２）の情報処理装置。
【００１８】
（５）ＬＡＮを介して他の情報処理装置と接続され、情報処理装置の中央処理装置と前記ＬＡＮ間に接続されるＬＡＮアダプタにおいて、
前記中央処理装置および前記ＬＡＮアダプタ間を接続するインタフェースバスのコントローラと、マイクロプロセッシングユニットおよびメモリがプロセッサバスを介して相互接続されたファームウエアにより構成されるＬＡＮアダプタ。
【００１９】
（６）前記中央処理装置および前記ＬＡＮアダプタ間は、汎用処理装置インタフェースバスで接続される上記（５）のＬＡＮアダプタ。
【００２０】
（７）前記情報処理装置は、障害の診断等を行う診断プロセッサを含み、該診断プロセッサおよび前記ＬＡＮアダプタ間は診断インタフェースバスで接続され、前記ＬＡＮアダプタは、前記プロセッサバスに接続された診断インタフェースコントローラを含む上記（５）又は（６）のＬＡＮアダプタ。
【００２１】
【発明の実施の形態】
以下、本発明による情報処理装置およびそれに使用されるＬＡＮアダプタの好適実施形態の構成および動作を、添付図面を参照して詳細に説明する。
【００２２】
先ず、図１は、本発明による情報処理装置の好適実施形態の構成を示すブロック図である。この情報処理装置１０Ａは、主記憶装置（ＭＭＵ）１５を含む中央処理装置（ＣＰＵ）１１、それぞれチャネルユニット（ＣＨＵ）１８を含む入出力処理装置（ＩＯＰ）１７Ａ、１７Ｂ、ＬＡＮアダプタ１２および診断プロセッサ（ＤＧＰ）１３により構成されている。ＬＡＮアダプタ１２は、光ファイバ等による高速ローカルエリアネットワーク（ＬＡＮ）１６を介して他の情報処理装置１０Ｂに接続されている。
【００２３】
ＣＰＵ１１は、ＤＧＰ１３に接続されると共に、汎用処理装置インタフェース（ＧＰＩ）バス２１にてＬＡＮアダプタ１２およびＩＯＰ１７に接続されている。また、ＬＡＮアダプタ１２およびＩＯＰ１７は、診断インタフェース（ＤＧＩ）バス２３を介してＤＧＰ１３に接続されている。更に、各ＩＯＰ１７のＣＨＵ１８は、周辺サブシステムインタフェース（ＰＳＩ）バス２２を介して周辺装置１９Ａ、１９Ｂに接続されている。
【００２４】
上述した図３に示す従来装置と比較すると明らかな如く、本発明による情報処理装置１０は、ＬＡＮアダプタ１２を使用することを特徴とする。即ち、従来装置の如くＩＯＰのＣＨＵに接続されたＬＡＮＰを介してＬＡＮに接続される代わりに、ＧＰＩバス２１およびＤＧＩバス２３を介して、それぞれＣＰＵ１１およびＤＧＰ１３に接続されたＬＡＮアダプタ１２によりＬＡＮ１６に接続され、他の情報処理装置１０Ｂと通信を行うように構成されている。
【００２５】
情報処理装置１０ＡのＯＳ（図示せず）は、他の情報処理装置１０Ｂとの通信を行うために、ＣＰＵ１１に対してＩ／Ｏ命令の実行をする。ＣＰＵ１１は、ＭＭＵ１５上にチャネルプログラムを用意し、ＧＰＩ（汎用処理装置インタフェース）バス２１を介して、ＬＡＮアダプタ１２へチャネルプログラムが用意されたことを通知する。ＬＡＮアダプタ１２は、ＧＰＩバス２１を介してＭＭＵ１５上のチャネルプログラムを解析し、ＴＣＰ／ＩＰのネットワークプロトコルに変換してＬＡＮ１６の制御を行う。ＬＡＮ１６以外の周辺装置１９等は、上述の如く、ＣＰＵ１１により、用意されたチャネルプログラムを、ＣＰＵ１１とは独立してＭＭＵ１５と周辺装置１９との間のデータ転送を行うＩＯＰ１７が、用意されたチャネルプログラムを、ＣＨＵ１８を介して実行することにより制御する。
【００２６】
上述の如く、本発明の情報処理装置１０Ａでは、従来のＣＨＵおよびＰＳＩバスを除去し、ＬＡＮアダプタ１２のファームウエアにより、ＴＣＰ／ＩＰのネットワークプロトコルを直接制御して性能改善を図っている。但し、ＧＰＩ２１およびＣＰＵ１１とＩＯＰ１７間のインタフェースを変更すると、ＣＰＵ１１およびＯＳを大幅に改造する必要が生じる。このＬＡＮアダプタに対応する部分には、従来ＩＯＰが実装されていた。ＣＰＵとのインタフェースの実現およびチャネルプログラムの実行の機能も実装しなければならない。同様に、ＤＧＰとのインタフェースを変更しないようにＬＡＮアダプタ１２中には、ＤＧＰとのインタフェースと同等の機能を実装すると共にＬＡＮアダプタ１２中にメモリを内蔵し、そのメモリを１つのデバイスに見せることで従来のＯＳをそのまま使用可能にする。
【００２７】
次に、図２は、本発明によるＬＡＮアダプタの好適実施形態の構成を示すブロック図である。このＬＡＮアダプタ１２は、ＤＧＩバス２３に接続されたＤＧＩコントローラ１２１、ＧＰＩバス２１に接続されたＧＰＩコントローラ１２２、プロセッサバス１２３、マイクロプロセッシングユニット（ＭＰＵ）１２４、フラッシュランダムアクセスメモリ（ＦＲＡＭ）１２５、ファイバチャネルスタンダード（ＦＣＳ）バス２４に接続されたＦＣＳコントローラ１２６およびメモリ１２７により構成される。
【００２８】
ＣＰＵ１１とのインタフェースは、ＧＰＩバス２１を介してＧＰＩコントローラ１２２により制御される。ＧＰＩバス２１は、データ転送用の信号線および制御用の信号線を含んでいる。また、ＤＧＰ１３とのインタフェースは、ＤＧＩバス２３を介して、ＤＧＩコントローラ１２１により制御される。ＤＧＩバス２３も、制御用の信号線およびデータ用の信号線を含んでいる。これらＤＧＩコントローラ１２１およびＧＰＩコントローラ１２２は、プロセッサバス１２３によりＭＰＵ１２４、ＦＲＡＭ１２５、メモリ１２７およびＦＣＳバス２４を制御するＦＣＳコントローラ１２６に接続されている。また、ＧＰＩコントローラ１２２は、ＦＣＳコントローラ１２６にも接続されている。
【００２９】
次に、図１および図２を参照して本発明の情報処理装置１０Ａおよびそれに使用されるＬＡＮアダプタ１２の動作を説明する。電源投入後に、ＤＧＰ１３により、ＬＡＮアダプタ１２のハードウエアのリセット信号が、ＤＧＩバス２３を介してＬＡＮアダプタ１２へ送られる。そして、ＤＧＩコントローラ１２１は、ＬＡＮアダプタ１２のリセット（初期化）を行う。その後、ＤＧＰ１３より送られる信号により、ＦＲＡＭ１２５内にあるＬＡＮアダプタファームウエア（図示せず）の起動が行われる。
【００３０】
その後、ＯＳが立ち上がり、ＬＡＮ１６へのアクセスのためのＩ／Ｏが実行される。ＣＰＵ１１は、ＩＯＰ１７に対するのと同様に、ＬＡＮアダプタ１２に対してチャネルプログラムを用意し、チャネルプログラムが用意されたことを、ＧＰＩバス２１を介して通知する。ＬＡＮアダプタ１２のファームウエアは、ＧＰＩコントローラ１２２に対し、ＭＭＵ１５からチャネルプログラムを読み込むことを指示する。ＧＰＩコントローラ１２２は、指定されたアドレスからＭＭＵ１５上のチャネルプログラムを読み込む。
【００３１】
ＬＡＮアダプタ１２のファームウエアは、読み込んだチャネルプログラムを解析する。出力のデータ転送の場合には、周知のＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）転送により、ＬＡＮアダプタ１２内にあるメモリ１２７に対して書き込みを行う。ＬＡＮアダプタ１２のファームウエアは、書き込まれた情報を、ＴＣＰ／ＩＰプロトコルに変換して、ＦＣＳバス２４に接続されたＦＣＳ（図示せず）に対してデータを転送する。
【００３２】
一方、入力データの転送時には、ＦＣＳにより、メモリ１２７に書き込まれたデータを、細分化されたものに対しては再構成し、ＴＣＰ／ＩＰヘッダを取り除き、ＭＭＵ１５に対してＧＰＩコントローラ１２２およびＧＰＩバス２１を介してＤＭＡ転送を行う。
【００３３】
その後、ＬＡＮアダプタ１２のファームウエアは、ＭＭＵ１５上の終了メッセージエリアに、チャネルプログラムの終了メッセージを書き込む。そして、終了メッセージを書いたことを、ＧＰＩバス２１上の制御信号を利用してＣＰＵ１１に通知する。この信号を受信すると、ＣＰＵ１１は、終了メッセージを刈り取り、ＯＳに通知する。
【００３４】
以上、本発明による情報処理装置およびそれに使用されるＬＡＮアダプタの好適実施形態の構成および動作を詳述した。しかし、斯かる好適実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではない。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。
【００３５】
【発明の効果】
以上の説明から理解される如く、本発明によると、次の如き実用上の顕著な効果が得られる。即ち、本発明の情報処理装置によると、ＣＰＵおよびＬＡＮ間にＬＡＮアダプタを設けることにより、ＣＨＵおよびＰＳＩプロトコルを通すことなく、ＣＰＵが用意したチャネルプログラムに従って直接ＦＣＳへデータを受け渡すために、高速なＬＡＮの性能を引き出すことが可能である。
【００３６】
また、本発明のＬＡＮアダプタは、プロセッサバスにて相互接続されたＤＧＩコントローラ、ＧＰＩコントローラ、ＦＣＳコントローラ、ＭＰＵ、ＦＲＡＭおよびメモリで構成されるので、従来のＣＰＵを改造することなく、そのまま適用可能であり、安価に実現可能である。
【図面の簡単な説明】
【図１】本発明による情報処理装置の好適実施形態の構成を示すブロック図である。
【図２】図１に示す情報処理装置に使用されるＬＡＮアダプタの好適実施形態の構成を示すブロック図である。
【図３】従来の情報処理装置の構成を示すブロック図である。
【符号の説明】
１０    情報処理装置
１１    中央処理装置（ＣＰＵ）
１２    ＬＡＮアダプタ
１３    診断プロセッサ（ＤＧＰ）
１５    主記憶装置（ＭＭＵ）
１６    ローカルエリアネットワーク（ＬＡＮ）
１７    入出力処理装置（ＩＯＰ）
１８    チャネルユニット（ＣＨＵ）
１９    周辺装置
２１    汎用処理装置インタフェース（ＧＰＩ）バス
２２    周辺サブシステムインタフェース（ＰＳＩ）バス
２３    診断インタフェース（ＤＧＩ）バス
２４    ファイバチャネル規格（ＦＣＳ）インタフェースバス
１２１  ＤＧＩコントローラ
１２２  ＧＰＩコントローラ
１２３  プロセッサバス
１２４  マイクロプロセッシングユニット（ＭＰＵ）
１２５  フラッシュランダムアクセスメモリ（ＦＲＡＭ）
１２６  ＦＣＳコントローラ
１２７  メモリ
【図１】
2005020064.tif 000003
【図２】
2005020064.tif 000004
【図３】
2005020064.tif 000005