(57)【要約】【課題】  開口率等を向上させたアクティブマトリクス基板、電気光学装置等を提供する。【解決手段】  デュアルゲートの薄膜トランジスタが形成されたアクティブマトリクス基板又は電気光学装置において、例えば、チャネルポリシリコンの領域と、画素電極とが平面的に重なるように配置する。また、画素電極と重なるチャネルポリシリコンの領域に遮光膜を形成しない。【選択図】    図８
2005266814.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差する複数の走査線及び複数のデータ線と、前記複数の走査線及び前記複数のデータ線に接続された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極と、保持容量を有し、前記画素電極がマトリクス状に形成されてなるアクティブマトリクス基板と、該アクティブマトリクス基板と対向基板との間に電気光学物質が挟持されてなる電気光学装置において、
前記保持容量の一方の電極となる容量線は、前記データ線と前記画素電極の間隙に沿って、前記画素電極に重なるように形成されてなることを特徴とする電気光学装置。
【請求項２】
前記薄膜トランジスタはデュアルゲート構造を有することを特徴とする請求項１記載の電気光学装置。
【請求項３】
前記薄膜トランジスタはトリプルゲート構造を有することを特徴とする請求項１記載の電気光学装置。
【請求項４】
請求項１乃至３に記載の電気光学装置であって、
前記層間絶縁膜は、前記無機塗布膜と、該無機塗布膜上にＣＶＤ法で形成された絶縁膜との２重構造であることを特徴とする電気光学装置。
【請求項５】
請求項１乃至４に記載の電気光学装置であって、
無機塗布膜は、無機ポリマーまたはこれを含む組成物の塗布膜が焼成されて形成された絶縁膜であることを特徴とする電気光学装置。
【請求項６】
前記半導体層の少なくとも一部と前記画素電極とが平面的に重なる領域には遮光膜が形成されていないことを特徴とする請求項１乃至５に記載の電気光学装置。
【請求項７】
前記容量線が金属により形成されていることを特徴とする請求項１乃至６のいずれかに記載の電気光学装置。
【請求項８】
請求項１乃至７のいずれかに記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板、電気光学装置及び電子機器等に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ：Thin Film Transisitor）が形成された半導体装置及び電気光学装置の一例として液晶装置がある。例えば、ＴＦＴ駆動によるアクティブマトリクス駆動方式の液晶装置においては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応してＴＦＴが形成されたアクティブマトリクス基板が用いられている。各ＴＦＴは、走査線にゲート電極が接続され、データ線にソース電極が接続され、画素電極にドレイン電極が接続されている。そして、ＴＦＴのゲート電極に走査線を介して走査信号が供給されると、ＴＦＴはオン状態とされ、ＴＦＴのソース電極（或いはドレイン電極）にデータ線を介して供給される画像信号が当該ＴＦＴのソース−ドレイン間を介して画素電極に供給される。
【０００３】
他方、この種の電気光学装置においては、アクティブマトリクス基板上に形成された半導体層（通常ポリシリコン層）から、画素スイッチング用のＴＦＴのソース電極及びドレイン電極並びにこれらの間にあるチャネル領域が構成される。画素電極は、積層構造をなす走査線、容量線、データ線等の配線及びこれらを相互に電気的絶縁するための複数の層間絶縁膜を介して、半導体層のドレイン電極（或いはソース電極）と接続されている。
【０００４】
画素スイッチング用ＴＦＴのゲート電極をソース領域とドレイン領域との間に１個だけ配置したシングルゲート構造が一般的であるが、ソース領域とドレイン領域との間に２個以上のゲート電極を配置することがある。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
【０００５】
また、図７に示すように、デュアルゲート構造（ゲート１、ゲート２）を構成するためには、チャネルポリシリコンからなる配線を画素電極と重なる領域にゲート間を結ぶように引き回す必要がある（したがって、チャネルポリシリコンの領域が画素電極領域にはみ出す）。そして、このはみ出したチャネルポリシリコンの領域（図８における左下がりの斜線を引いた部分を含む領域）に、対向基板側から入射光が侵入するのを防ぐために、この部分に遮光膜を形成していた。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したように、従来は、画素電極と重なるチャネルポリシリコンの領域に遮光膜を形成していたので、その分だけ開口率を犠牲にしていた。
【０００７】
特に、この種の電気光学装置においては、表示画像の高品位化という一般的な要請が強く、このためには、画像表示領域の高精細化或いは画素ピッチ（即ち、走査線ピッチ及びデータ線ピッチ）の微細化及び高画素開口率化（即ち、各画素において、表示光が透過しない非画素開口領域に対する、表示光が透過する画素開口領域の比率を高めること）が極めて重要となる。しかしながら、画素ピッチの微細化が進むと、電極サイズや配線幅、更にコンタクトホール径などには製造技術により本質的な微細化の限界があるため、相対的にこれらの配線や電極等が画像表示領域を占有する比率が高まるため、画素開口率が低くなってしまうという問題点がある。このように高精細化しようとすると開口率が減少するので、開口率向上の工夫が必要である。
【０００８】
本発明は上述した背景の下になされたものであり、開口率を向上させた半導体装置、電気光学装置等の提供を目的とする。
【課題を解決するための手段】
【０００９】
本発明の電気光学装置は、互いに交差する複数の走査線及び複数のデータ線と、前記複数の走査線及び前記複数のデータ線に接続された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極と、保持容量を有し、前記画素電極がマトリクス状に形成されてなるアクティブマトリクス基板と、該アクティブマトリクス基板と対向基板との間に電気光学物質が挟持されてなる電気光学装置において、前記保持容量の一方の電極となる容量線は、前記データ線と前記画素電極の間隙に沿って、前記画素電極に重なるように形成されてなることを特徴とする。
【００１０】
本発明のこのような構成によれば、保持容量の一方の電極となる容量線は、前記データ線と前記画素電極の間隙に沿って、前記画素電極に重なるようなレイアウト（配置）になっている。つまり、容量線と画素電極とが重なる部分は光を遮光しなくても良い領域であり、この部分に遮光膜を形成する必要がなく開口率を高くできる。
【００１１】
本発明のこのような構成によれば、保持容量の一方の電極となる容量線は、前記データ線と前記画素電極の間隙に沿って、前記画素電極に重なるようなレイアウト（配置）になっている。つまり、容量線と画素電極とが重なる部分は光を遮光しなくても良い領域であり、この部分に遮光膜を形成する必要がなく開口率を高くできる。また、本発明のこのような構成によれば、開口率を高くした電気光学装置（例えば液晶装置など）が得られる。また、画素電極が平坦に形成されているため、半導体層と画素電極とに挟持されている電気光学物質の厚さは均等となり、品質が向上する。
【００１２】
本発明の一態様では、前記薄膜トランジスタはデュアルゲート構造を有することを特徴とする。
【００１３】
このような構成によれば、デュアルゲート構造を有する薄膜トランジスタにおける例えばゲート間を結ぶチャネルポリシリコンの領域（半導体層）と画素電極とが平面的に重なるような配置（レイアウト）をとることができるので、例えば開口率を高くできる。
【００１４】
本発明の一態様では、前記薄膜トランジスタはトリプルゲート構造を有することを特徴とする。
【００１５】
このような構成によれば、トリプルゲート構造を有する薄膜トランジスタにおける例えばゲート間を結ぶチャネルポリシリコンの領域（半導体層）と画素電極とが平面的に重なるような配置（レイアウト）をとることができるので、例えば開口率を高くできる。
【００１６】
本発明の電気光学装置は、前記層間絶縁膜は、前記無機塗布膜と、該無機塗布膜上にＣＶＤ法で形成された絶縁膜との２重構造であることを特徴とする。
【００１７】
さらに、本発明の電気光学装置は、無機塗布膜は、無機ポリマーまたはこれを含む組成物の塗布膜が焼成されて形成された絶縁膜であることを特徴とする。
【００１８】
本発明の電気光学装置の一態様では、アクティブマトリクス基板における半導体層の少なくとも一部と前記画素電極とが平面的に重なる領域には遮光膜が形成されていないことを特徴とする。
【００１９】
さらに、本発明の電気光学装置は、前記容量線が金属により形成されていることを特徴とする。
本発明のこのような構成によれば、例えば、ゲート間を結ぶチャネルポリシリコンの領域であって画素電極と重なるチャネルポリシリコンの領域に遮光膜を形成していないので、その分だけ開口率を高くできる。
【００２０】
本発明の電子機器は、上記電気光学装置を備えたことを特徴とする。
【００２１】
本発明のこのような構成によれば、優れた電気光学装置を備えた電子機器が得られる。
【発明を実施するための最良の形態】
【００２２】
次に、本発明の実施の形態について説明する。
【００２３】
（実施の形態１）
図１は、本形態に係る電気光学装置を対向基板の側からみた平面図である。図２は、図１のＨ−Ｈ′線で切断したときの電気光学装置の断面図である。
【００２４】
図１および図２に示すように、電気光学装置３００は、石英ガラスや耐熱ガラスなどの絶縁基板１０の表面に画素電極９ａがマトリクス状に形成されたアクティブマトリクス基板１００と、同じく石英ガラスや耐熱ガラスなどの絶縁基板４１の表面に対向電極３２が形成された対向基板２００と、これらの基板間に電気光学物質として封入、挟持されている液晶３９とから概略構成されている。アクティブマトリクス基板１００と対向基板２００とは、対向基板２００の外周縁に沿って形成されたギャップ材含有のシール材５９によって所定の間隙（セルギャップ）を介して貼り合わされている。また、アクティブマトリクス基板１００と対向基板２００との間には、ギャップ材含有のシール材５９によって液晶封入領域４０が区画形成され、この液晶封入領域４０内に液晶３９が封入されている。
【００２５】
対向基板２００はアクティブマトリクス基板１００よりも小さく、アクティブマトリクス基板１００の周辺部分は、対向基板２００の外周縁よりはみ出た状態に貼り合わされる。従って、アクティブマトリクス基板１００上に形成されている駆動回路（走査線駆動回路７０やデータ線駆動回路６０）や入出力端子４５は対向基板２００から露出した状態にある。ここで、シール材５９は部分的に途切れているので、この途切れ部分によって、液晶注入口２４１が構成されている。このため、対向基板２００とアクティブマトリクス基板１００とを貼り合わせた後、シール材５９の内側領域を減圧状態にすれば、液晶注入口２４１から液晶３９を減圧注入でき、液晶３９を封入した後、液晶注入口２４１を封止材２４２で塞げばよい。なお、アクティブマトリクス基板１００には、シール材５９の形成領域の内側において、画面表示領域１１を見切りするための遮光膜５５が形成されている。また、対向基板２００には、アクティブマトリクス基板１００の各画素電極９ａの境界領域に対応する領域に遮光膜５７が形成されている。
【００２６】
また、対向基板２００およびアクティブマトリクス基板１００の光入射側の面あるいは光出射側には、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光板、光学的異方体（図示せず）などが偏光軸、光学軸を所定の向きに合わせて配置される。
【００２７】
このように構成した電気光学装置３００において、アクティブマトリクス基板１００では、データ線（図示せず）および後述する画素スイッチング用のＴＦＴ５０を介して画素電極９ａに印加した画像信号によって、画素電極９ａと対向電極３２との間において液晶３９の配向状態を画素毎に制御し、画像信号に対応した所定の画像を表示する。従って、アクティブマトリクス基板１００では、データ線および画素ＴＦＴ５０を介して画素電極９ａに画像信号を供給するとともに、対向電極３２にも所定の電位を印加する必要がある。そこで、電気光学装置３００では、アクティブマトリクス基板１００の表面のうち、対向基板２００の各コーナー部に対向する部分には、データ線などの形成プロセスを援用してアルミニウム膜などからなる上下導通用の第１の電極４７が形成されている。一方、対向基板２００の各コーナー部には、対向電極３２の形成プロセスを援用してＩＴＯ（Indium Tin Oxide）膜などからなる上下導通用の第２の電極４８が形成されている。さらに、これらの上下導通用の第１の電極４７と第２の電極４８とは、エポキシ樹脂系の接着剤成分に銀粉や金めっきファイバーなどの導電粒子が配合された導通材５６によって電気的に導通している。それ故、電気光学装置３００では、アクティブマトリクス基板１００および対向基板２００のそれぞれにフレキシブル配線基板などを接続しなくても、アクティブマトリクス基板１００のみにフレキシブル配線基板９９を接続するだけで、アクティブマトリクス基板１００および対向基板２００の双方に所定の信号を入力することができる。
【００２８】
（アクティブマトリクス基板の全体構成）
図３は、電気光学装置３００に用いたアクティブマトリクス基板の構成を模式的に示すブロック図である。
【００２９】
図３に示すように、本形態の駆動回路内蔵型のアクティブマトリクス基板では、絶縁基板（図示せず）上に、互いに交差する複数の走査線２０と複数のデータ線３０とに接続するスイッチング素子（ＴＦＴ）５０と、スイッチング素子５０に接続する画素電極９ａがマトリクス状に構成されている。走査線２０はタンタル膜、アルミニウム膜、アルミニウムの合金膜、銅膜などで構成され、データ線３０はアルミニウム膜あるいはアルミニウム合金膜、銅膜などで構成され、それぞれ単層もしくは例えばチタンやチタンナイトライド等の金属バリア膜を含む膜で積層されている。これらの画素電極９ａが形成されている領域が画素部１１（画面表示領域）である。
【００３０】
絶縁基板上における画素部１１の外側領域（周辺部分）には、複数のデータ線３０のそれぞれに画像信号を供給するデータ線駆動回路６０が構成されている。また、走査線２０の両端部のそれぞれには、各々の走査線２０に画素選択用の走査信号を供給する走査線駆動回路７０が構成されている。
【００３１】
データ線駆動回路６０には、Ｘ側シフトレジスタ回路、Ｘ側シフトレジスタ回路から出力された信号に基づいて動作するアナログスイッチとしてのＴＦＴ６５１を備えるサンプルホールド回路、６相に展開された各画像信号に対応する６本の画像信号線６７１などが構成されている。本例において、データ線駆動回路６０は、前記のＸ側シフトレジスタ回路が４相で構成されており、入出力端子を介して外部からスタート信号、クロック信号、およびその反転クロック信号がＸ側シフトレジスタ回路に供給され、これらの信号によってデータ線駆動回路６０が駆動される。従って、サンプルホールド回路は、前記のＸ側シフトレジスタ回路から出力された信号に基づいて各ＴＦＴ６５１が動作し、画像信号線６７１を介して供給される画像信号を所定のタイミングでデータ線３０に取り込み、各画素電極９ａに供給することが可能である。一方、走査線駆動回路７０には、端子を介して外部からスタート信号、クロック信号、およびその反転クロック信号が供給され、これらの信号によって走査線駆動回路７０が駆動される。
【００３２】
（画素およびＴＦＴの構造）
図４は、図３に示すアクティブマトリクス基板の画素部のコーナー部分を拡大して示す平面図である。図５は、図３に示すアクティブマトリクス基板の画素の等価回路図である。図６は、図４の画素ＴＦＴ部のＡ−Ａ′線における断面図断面図である。
【００３３】
図４および図５からわかるように、画素電極９ａには、走査線２０およびデータ線３０に接続する画素スイッチング用のＴＦＴ５０が形成されている。また、各画素電極９ａに向けては容量線３ｂも形成されている。
【００３４】
次に図６の断面図に示すように、電気光学装置は、透明な一方の基板の一例を構成するアクティブマトリクス基板１００と、これに対向配置される透明な他方の基板の一例を構成する対向基板２００とを備えている。アクティブマトリクス基板１００は、例えば石英基板からなり、対向基板２００は、例えばガラス基板や石英基板からなる。アクティブマトリクス基板１００には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（Indium Tin Oxide膜）などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００３５】
他方、対向基板２００には、その全面に渡って対向電極（共通電極）３２が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２３が設けられている。対向電極３２は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２３は、ポリイミド薄膜などの有機薄膜からなる。
【００３６】
アクティブマトリクス基板１００には、図３に示すように、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ５０が設けられている。
【００３７】
対向基板２００には、更に図６に示すように、各画素の開口領域（即ち、画像表示領域内において実際に入射光が透過して表示に有効に寄与する領域）以外の領域に、ブラックマスク或いはブラックマトリクスと称される第２遮光膜２２が設けられている。このため、対向基板２００の側から入射光が画素スイッチング用ＴＦＴ５０の半導体層１ａのチャネル領域１ａ´やＬＤＤ（Lightly Doped Drain）領域１ｂ及び１ｃに侵入することはない。更に、第２遮光膜２２は、コントラストの向上、色材の混色防止などの機能を有する。
【００３８】
このように構成され、画素電極９ａと対向電極３２とが対面するように配置されたアクティブマトリクス基板１００と対向基板２００との間には、前述のシール材（図１及び図２参照）により囲まれた空間に電気光学物質が封入され、電気光学物質層３９が形成される。電気光学物質層３９は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２３により所定の配向状態をとる。電気光学物質層３９は、例えば一種又は数種類のネマティック電気光学物質を混合した電気光学物質からなる。シール材は、二つの基板１００及び２００をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００３９】
図６に示すように、アクティブマトリクス基板１００と複数の画素スイッチング用ＴＦＴ５０との間には、絶縁膜１２が設けられている。絶縁膜１２は、アクティブマトリクス基板１００の全面に形成されることにより、画素スイッチング用ＴＦＴ５０のための下地膜としての機能をも有する。即ち、アクティブマトリクス基板１００の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ５０の特性の劣化を防止する機能を有する。絶縁膜１２は、例えば、酸化シリコン膜、窒化シリコン膜等からなる。
【００４０】
図６において、画素スイッチング用ＴＦＴ５０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線の一部であるゲート電極３ａ、当該ゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線の一部であるソース電極６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ並びに低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ５０として用いられることが多い。
【００４１】
図６に示すように、ＴＦＴ５０は、走査線２０と同時形成されたゲート電極３ａと、データ線３０の一部としてのソース電極６ａが第１の層間絶縁膜４の第１のコンタクトホール４ａを介して電気的に接続するソース領域１ｄと、データ線３０と同時形成されたアルミニウム膜などから構成されたドレイン電極６ｂが第１の層間絶縁膜４の第２のコンタクトホール４ｂを介して電気的に接続するドレイン領域１ｅとを有している。また、第１の層間絶縁膜４の上層側には第２の層間絶縁膜７が形成されており、この第２の層間絶縁膜７に形成された第３のコンタクトホール８ａを介して、画素電極９ａがドレイン電極６ｂに対して電気的に接続している。
【００４２】
尚、図６では、画素スイッチング用ＴＦＴ５０のゲート電極３ａをソース−ドレイン領域１ｄ及び１ｅ間に２個のゲート電極を配置したデュアルゲート構造の場合を挙げて説明したが、本実施の形態では、これらの間に３個以上のゲート電極を配置したトリプルゲート構造（図６においてゲート電極３ａが３つ並んだ構造）以上としてもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
【００４３】
（本実施の形態の特徴部分）
本実施の形態では、図７に示すように、デュアルゲート構造（ゲート１、ゲート２）の薄膜トランジスタが形成された液晶装置において、画素電極と重なるチャネルポリシリコンの領域（図８における左下がりの斜線を引いた領域）に遮光膜を形成していないので、その分だけ開口率を高くできる。
【００４４】
この部分に遮光膜を形成しないようにするためには、対向基板上の遮光膜、容量線（金属）、データ線（アルミなど）、中継遮光膜などで、遮光膜を形成する工程でこの部分には遮光膜を形成しないようにすればよい。
【００４５】
（アクティブマトリクス基板ＡＭの製造方法）
このような構成のアクティブマトリクス基板ＡＭを製造する方法を、図９ないし図１３を参照して説明する。これらの図は、本形態のアクティブマトリクス基板ＡＭの製造方法を示す工程断面図であり、いずれの図においても、図４のＡ−Ａ′線における断面に相当する。但し、ここでは画素用ＴＦＴ５０の製造方法のみについて説明することし、保持容量７２、各種の配線、走査線駆動回路７０、およびデータ線駆動回路６０などの製造方法の説明および図示を省略する。
【００４６】
また、これらの図面に示す工程においては、図６に示したようにゲート電極３ａが２つ並んで配置されたデュアルゲート構造のものを作製したが、説明を簡略化するためこれらの図面において一方のゲート電極の図示は省略した。  まず、図９（Ａ）に示すように、ガラス基板、たとえば無アリカリガラスや石英などからなる透明な絶縁基板１０の表面に直接、あるいは絶縁基板１０の表面に形成した下地保護膜（図示せず）の表面全体に、減圧ＣＶＤ法またはプラズマＣＶＤ方などにより厚さが約２００オングストローム〜約２０００オングストロームで形成し、次に約３００オングストローム〜約１０００オングストロームのポリシリコン膜からなる半導体膜１を形成した後、フォトリソグラフィ技術を用いてレジストマスクＲＭ１を形成する。この半導体膜１の形成は、アモルファスシリコン膜を堆積した後、５００℃〜７００℃の温度で１時間〜７２時間、好ましくは４時間〜６時間の熱アニールを施してポリシリコン膜を形成したり、ポリシリコン膜を堆積した後、シリコンを打ち込み、非晶質化した後、熱アニールにより再結晶化してポリシリコン膜を形成する方法やアモルファスシリコン膜にエキシマレーザーを照射し、レーザーアニールにより結晶化して、ポリシリコン膜を形成する方法を用いてもよい。
【００４７】
次に、図９（Ｂ）に示すように、レジストマスクＲＭｌを介して半導体膜１をパターニングし、側に島状の半導体膜１ａ（能動層）を形成する。
【００４８】
次に、島状にパターニングした半導体膜１ａの表面に残るレジストマスクＲＭｌに対し、図９（Ｃ）に示すように、レジストマスクＲＭｌを除去する。
【００４９】
次に、図９（Ｄ）に示すように、ＣＶＤ法などにより半導体膜１ａの表面に厚さが約５００オングストローム〜約１５００オングストロームのシリコン酸化膜からなるゲート酸化膜２を形成する。あるいは、熱酸化膜を約５０オングストローム〜約１０００オングストローム、好ましくは３００オングストローム形成した後、全面にＣＶＤ法などによりシリコン酸化膜を約１００オングストローム〜約１０００オングストローム、好ましくは５００オングストローム堆積し、それらによりゲート絶縁膜２を形成してもよい。また、ゲート絶縁膜２としてシリコン窒化膜を用いてもよい。
【００５０】
次に、図９（Ｅ）に示すように、ゲート電極などを形成するためのタンタル膜３を絶縁基板１０全面に形成した後、フォトリソグラフィ技術を用いてレジストマスクＲＭ２を形成する。
【００５１】
次に、図９（Ｆ）に示すように、レジストマスクＲＭ２を介してタンタル膜３をパターニングし、ゲート電極３ａを形成する。
【００５２】
次に、ゲート電極３ａの形成に用いたレジストマスクＲＭ２に対し、図１０（Ａ）に示すように、レジストマスクＲＭ２除去する。
【００５３】
次に、図１０（Ｂ）に示すように、画素ＴＦＴ部および駆動回路のＮチヤネルＴＦＴ部の側には、ゲート電極３ａをマスクとして、約０．１×１０１３／ｃｍ２〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）の打ち込みを行い、画素ＴＦＴ部の側には、ゲート電極３ａに対して自己整合的に低濃度のソース領域１ｂ、および低濃度のドレイン領域１ｃを形成する。ここで、ゲート電極３ａの真下に位置しているため、不純物イオンが導入されなかった部分は半導体膜１ａのままのチャネル領域となる。
【００５４】
次に、図１０（Ｃ）に示すように、画素ＴＦＴ部では、ゲート電極３ａよりの幅の広いレジストマスクＲＭ３を形成して高濃度の不純物イオン（リンイオン）を約０．１×１０１５／ｃｍ２〜約１０×１０１５／ｃｍ２のドーズ量で打ち込み、高濃度のソース領域１ｄおよびドレイン領域１ｅを形成する。
【００５５】
これらの不純物導入工程に代えて、低濃度の不純物の打ち込みを行わずにゲート電極３ａより幅の広いレジストマスクＲＭ３を形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。また、ゲート電極３ａの上に高濃度の不純物（リンイオン）を打ち込んで、セルフアライン構造のソース領域およびドレイン領域を形成してもとよいことは勿論である。
【００５６】
また、図示を省略するが、周辺駆動回路のＰチヤネルＴＦＴ部を形成するために、前記画素部およびＮチヤネルＴＦＴ部をレジストで被覆保護して、ゲート電極をマスクとして、約０．１×１０１５／ｃｍ２〜約１０×１０１５／ｃｍ２のドーズ量でボロンイオンを打ち込むことにより、自己整合的にＰチヤネルのソース・ドレイン領域を形成する。なお、ＮチヤネルＴＦＴ部の形成時と同様に、ゲート電極をマスクとして、約０．１×１０１３／ｃｍ２〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物（ボロンイオン）を導入して、ポリシリコン膜に低濃度領域を形成した後、ゲート電極よりの幅の広いマスクを形成して高濃度の不純物（ボロンイオン）を約０．１×１０１５／ｃｍ２〜約１０×１０１５／ｃｍ２のドーズ量で打ち込み、ＬＤＤ構造（ライトリー・ドープト・ドレイン構造）のソース領域およびドレイン領域を形成してもよい。また、低濃度の不純物の打ち込みを行わずに、ゲート電極より幅の広いマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。これらのイオン打ち込み工程によって、ＣＭＯＳ化が可能になり、周辺駆動回路の同一基板内への内蔵化が可能となる。
【００５７】
次に、不純物の導入に用いたレジストマスクＲＭ３に対し、大気圧下でのプラズマ照射、および水あるいは水系洗浄液での洗浄処理を行い、図１０（Ｄ）に示すように、レジストマスクＲＭ３を除去する。尚、不純物の導入に用いたレジストマスクＲＭ３は変質していて、硫酸による処理では短時間のうちの除去はできなかったが、プラズマ照射など本工程で示すレジスト除去方法であれば、短時間のうちに処理できる。
【００５８】
次に、図１０（Ｅ）に示すように、ゲート電極３ａの表面側にＣＶＤ法などにより、酸化シリコン膜やＮＳＧ膜（ボロンやリンを含まないシリケートガラス膜）などからなる第１の層間絶縁膜４を３０００オングストローム〜１５０００オングストローム程度の膜厚で形成した後、フォトリソグラフィ技術を用いて、第１の層間絶縁膜４にコンタクトホールや切断用孔を形成するためのレジストマスクＲＭ４を形成する。
【００５９】
次に、図１１（Ａ）に示すように、レジストマスクＲＭ４を介して第１の層間絶縁膜４にエッチングを行い、第１の層間絶縁膜４のうち、ソース領域１ｄおよびドレイン領域１ｅに対応する部分にコンタクトホール４ａ、４ｄをそれぞれ形成する。
【００６０】
次に、コンタクトホール４ａ、４ｄの形成に用いたレジストマスクＲＭ４に対し、図１１（Ｂ）に示すように、レジストマスクＲＭ４を除去する。
【００６１】
次に、図１１（Ｃ）に示すように、第１の層間絶縁膜４の表面側に、ソース電極などを構成するためのアルミニウム膜６をスパッタ法などで形成した後、フォトリソグラフィ技術を用いて、レジストマスクＲＭ５を形成する。
【００６２】
次に、レジストマスクＲＭ５を介してアルミニウム膜６にエッチングを行い、図１１（Ｄ）に示すように、ソース領域１ｄに第１のコンタクトホール４ａを介して電気的に接続するアルミニウム膜からなるソース電極６ａ（データ線の一部）と、ドレイン領域１ｅに第２のコンタクトホール４ｄを介して電気的に接続するドレイン電極６ｄとを形成する。
【００６３】
本実施の形態では、アルミニウム膜６にエッチングを行い、データ線及びデータ線の一部であるソース電極６ａを形成する際に、前述した図７に示すように、隙間部においてデータ線を拡幅すると同時に、前述した段差部においてデータ線を拡幅した。
【００６４】
次に、ソース電極６ａおよびドレイン電極６ｄの形成に用いたレジストマスクＲＭ５に対し、図１１（Ｅ）に示すように、レジストマスクＲＭ５を除去する。
【００６５】
次に、図１２（Ａ）に示すように、ソース電極６ａおよびドレイン電極６ｄの表面側に、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を焼成した絶縁膜７ａを形成する。さらに、この絶縁膜７ａの表面に、ＴＥＯＳを用いたＣＶＤ法によりたとえば４００℃程度の温度条件下で厚さが約５００オングストローム〜約１５０００オングストロームのシリコン酸化膜からなる絶縁膜７ｂを形成する。これらの絶縁膜７ａ、７ｂによって、第２の層間絶縁膜７が形成される。
【００６６】
ここで、ペルヒドロポリシラザンとは無機ポリシラザンの一種であり、大気中で焼成することによってシリコン酸化膜に転化する塗布型コーティング材料である。たとえば、東燃（株）製のポリシラザンは、−（ＳｉＨ２ＮＨ）−を単位とする無機ポリマーであり、キシレンなどの有機溶剤に可溶である。従って、この無機ポリマーの有機溶媒溶液（たとえば、２０％キシレン溶液）を塗布液としてスピンコート法（たとえば、２０００ｒｐｍ、２０秒間）で塗布した後、４５０℃の温度で大気中で焼成すると、水分や酸素と反応し、ＣＶＤ法で成膜したシリコン酸化膜と同等以上の緻密なシリコン酸化膜を得ることができる。従って、この方法で成膜した絶縁膜７ａ（シリコン酸化膜）は、層間絶縁膜として用いることができるとともに、ドレイン電極６ｄに起因する凹凸などを平坦化してくれる。それ故、液晶の配向状態が凹凸に起因して乱れることを防止できる。
【００６７】
次に、フォトリソグラフイ技術を用いて、第２の層間絶縁膜７にコンタクトホールを形成するためのレジストマスクＲＭ６を形成する。
【００６８】
次に、レジストマスクＲＭ６を介して第２の層間絶縁膜７にエッチングを行い、図１２（Ｂ）に示すように、ドレイン電極６ｄに対応する部分にコンタクトホール７ｃ、７ｄからなる第３のコンタクトホール８ａを形成する。
【００６９】
次に、第３のコンタクトホール８ａの形成に用いたレジストマスクＲＭ６に対し、図１２（Ｃ）に示すように、レジストマスクＲＭ６を除去する。
【００７０】
次に、図１２（Ｄ）に示すように、第２の層間絶縁膜７の表面側に、ドレイン電極を構成するための厚さが約４００オングストローム〜約２０００オングストロームのＩＴＯ膜９（Indium Tin Oxide）をスパッタ法などで形成した後、フォトリソグラフィ技術を用いて、ＩＴＯ膜９をパターニングするためのレジストマスクＲＭ７を形成する。
【００７１】
次に、レジストマスクＲＭ７を介してＩＴＯ膜９にエッチングを行って、図１３（Ａ）に示すように、第３のコンタクトホール８ａを介してドレイン電極６ｄに電気的に接続する画素電極９ａを形成する。
【００７２】
しかる後に、画素電極９ａの形成に用いたレジストマスクＲＭ７に対し、図１３（Ｂ）に示すように、レジストマスクＲＭ７を除去する。
【００７３】
（他の実施の態様）
以上図１から図１３を参照して説明した各実施の形態では、データ線駆動回路６０及び走査線駆動回路７０をアクティブマトリクス基板１００の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、アクティブマトリクス基板１００の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２００の投射光が入射する側及びアクティブマトリクス基板１００の出射光が出射する側には各々偏向フィルム、位相差フィルム（光学的異方体）などが配置される。なおＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードに応じて光学軸が所定の方向に設定され配置される。
【００７４】
以上説明した各実施の形態における液晶装置は、例えば、カラー液晶プロジェクタに適用されるため、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施の形態では、対向基板２００に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２２の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２００上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施の形態における液晶装置を適用できる。更に、対向基板２００上に１画素1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２００上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【００７５】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施の形態は有効である。
【００７６】
（電子機器）
次に、以上詳細に説明した電気光学装置（液晶装置など）３００を備えた電子機器の実施の形態について図１４から図１６を参照して説明する。
【００７７】
先ず図１４に、このように液晶装置３００を備えた電子機器の概略構成を示す。
【００７８】
図１４において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置３００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置３００を構成するアクティブマトリクス基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【００７９】
次に図１５から図１６に、このように構成された電子機器の具体例を各々示す。
【００８０】
図１５において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４がアクティブマトリクス基板上に搭載された液晶装置３００を含む液晶表示モジュールを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【００８１】
図１６において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した液晶装置３００がトップカバーケース内に設けられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【００８２】
以上図１４から図１６を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、デジタルカメラ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが電子機器の例として挙げられる。
【図面の簡単な説明】
【００８３】
【図１】実施形態におけるアクティブマトリクス基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図２】図１のＨ−Ｈ´断面図である。
【図３】アクティブマトリクス基板の構成を模式的に示すブロック図である。
【図４】図３に示すアクティブマトリクス基板の画素部のコーナー部分を拡大して示す平面図である。
【図５】図３に示すアクティブマトリクス基板の画素の等価回路図である。
【図６】図４の画素ＴＦＴ部のＡ−Ａ′線における断面図断面図である。
【図７】デュアルゲート構造を説明するための平面図である。
【図８】デュアルゲート部分の部分拡大図である。
【図９】液晶装置の製造プロセスを順を追って示す工程図（その１）である。
【図１０】液晶装置の製造プロセスを順を追って示す工程図（その２）である。
【図１１】液晶装置の製造プロセスを順を追って示す工程図（その３）である。
【図１２】液晶装置の製造プロセスを順を追って示す工程図（その４）である。
【図１３】液晶装置の製造プロセスを順を追って示す工程図（その５）である。
【図１４】本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１５】電子機器の一例として液晶プロジェクタを示す断面図である。
【図１６】電子機器の他の例としてパーソナルコンピュータを示す正面図である。
【符号の説明】
【００８４】
１ａ…半導体層
１ａ´…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…ゲート絶縁膜
３ａ…ゲート電極
３ｂ…容量線（第２蓄積容量電極）
４…第１層間絶縁膜
４ａ…第１コンタクトホール
４ｂ…第２コンタクトホール
６ａ…ソース電極
７…第２層間絶縁膜
８ａ…第３コンタクトホール
９ａ…画素電極
１０…絶縁基板
１１…画素部（画面表示領域）
１２…絶縁膜
１６…配向膜
２０…走査線
２２…第２遮光膜
２３…配向膜
３０…データ線
３２…対向電極
３９…液晶層（電気光学物質層）
４１…絶縁膜
５０…画素スイッチング用ＴＦＴ
５９…シール材
７１…蓄積容量
６０…データ線駆動回路
７０…走査線駆動回路
１００…アクティブマトリクス基板
２００…対向基板
３００…電気光学装置（液晶装置）
【図１】
2005266814.tif 000003
【図２】
2005266814.tif 000004
【図３】
2005266814.tif 000005
【図４】
2005266814.tif 000006
【図５】
2005266814.tif 000007
【図６】
2005266814.tif 000008
【図７】
2005266814.tif 000009
【図８】
2005266814.tif 000010
【図９】
2005266814.tif 000011
【図１０】
2005266814.tif 000012
【図１１】
2005266814.tif 000013
【図１２】
2005266814.tif 000014
【図１３】
2005266814.tif 000015
【図１４】
2005266814.tif 000016
【図１５】
2005266814.tif 000017
【図１６】
2005266814.tif 000018