(57)【要約】【課題】β−ＳｉＣ単結晶薄膜を結晶性に優れた高品質なものとし得るＳｉＣ半導体の提供。【解決手段】Ｓｉ単結晶基板２上にアモルファスを含む厚さ３〜２０ｎｍの第１ＳｉＣ層３及び多数のβ−ＳｉＣ成長核からなる厚さ１０〜５０ｎｍの第２ＳｉＣ層４を順に介在して厚さ１μｍ以上のβ−ＳｉＣ単結晶薄膜５が形成されている。【選択図】  図１
2005347666.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉ単結晶基板上にアモルファスを含む厚さ３〜２０ｎｍの第１ＳｉＣ層及び多数のβ−ＳｉＣ成長核からなる厚さ１０〜５０ｎｍの第２ＳｉＣ層を順に介在して厚さ１μｍ以上のβ−ＳｉＣ単結晶薄膜が形成されていることを特徴とするＳｉＣ半導体。
【請求項２】
Ｓｉ単結晶基板上にＣＶＤ法により第１ＳｉＣ層を成長温度５００〜７００℃で３〜２０ｎｍの厚さに成長させた後、第１ＳｉＣ層上にＣＶＤ法により第２ＳｉＣ層を成長温度７８０〜９５０℃で１０〜５０ｎｍの厚さに成長させ、しかる後に、第２ＳｉＣ層上にＣＶＤ法によりβ−ＳｉＣ単結晶薄膜を成長温度１１００℃以上で１μｍ以上の厚さに成長させることを特徴とするＳｉＣ半導体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｓｉ（シリコン、ケイ素）単結晶基板上にβ−ＳｉＣ（立方晶炭化ケイ素）単結晶薄膜を形成してなり、次世代電子素子、高速高温動作可能電子素子、太陽光発電素子等としての応用が期待されているＳｉＣ半導体及びその製造方法に関する。
【背景技術】
【０００２】
ＳｉＣ（炭化ケイ素）は、広いバンドギャップ、高い電子移動度、及び高い耐熱性を有し、構成元素の資源量が豊富でかつ環境汚染への懸念が小さい等の特徴を持つ化合物半導体である。
【０００３】
従来、ＳｉＣ半導体及びその製造方法としては、電子素子の基板（Ｓｉ単結晶基板）上にＣＶＤ（Chemical Vapor Deposition ：化学的気相成長）法によりβ−ＳｉＣ単結晶薄膜を１２００℃以下の温度領域で２段の成長温度に分けて成長させてなるものが知られている（特許文献１参照）。
このＳｉＣ半導体によれば、結晶性に優れた高品質のものが得られる、というものである。
【０００４】
しかし、従来のＳｉＣ半導体及びその製造方法では、Ｓｉ単結晶基板表面の凹凸が欠陥要因となり、β−ＳｉＣ単結晶薄膜の結晶品質が低下する不具合がある。
又、ＳｉＣ／Ｓｉ界面へ空隙を残したり、多数の欠陥を発生させることにより、ＳｉＣ  ｏｎ  Ｓｉデバイスとしての使用を困難にしている。
Ｓｉ単結晶基板の表面に凹凸が生じるのは、１２００℃までのＳｉ単結晶基板の加熱過程において、Ｓｉ単結晶基板の表面がＨ2Ｏ（水蒸気）やＯ2（酸素ガス）等の不純物ガスにより８００℃付近からエッチングされ、エッチピットが生成されることによるものである。
【０００５】
上述したＳｉ単結晶基板表面のエッチングの抑制には、β−ＳｉＣ単結晶薄膜の成膜の前にＳｉ単結晶基板表面を炭化して形成したＳｉＣ単結晶層が有効であるが、表面炭化のみで形成される１０ｎｍ程度の極薄の層では、エッチングを完全に防止することができない。
【特許文献１】特開２００３−２１２６９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、β−ＳｉＣ単結晶薄膜を結晶性に優れた高品質なものとし得るＳｉＣ半導体及びその製造方法の提供を課題とする。
【課題を解決するための手段】
【０００７】
本発明のＳｉＣ半導体は、Ｓｉ単結晶基板上にアモルファスを含む厚さ３〜２０ｎｍの第１ＳｉＣ層及び多数のβ−ＳｉＣ成長核からなる厚さ１０〜５０ｎｍの第２ＳｉＣ層を順に介在して厚さ１μｍ以上のβ−ＳｉＣ単結晶薄膜が形成されていることを特徴とする。
【０００８】
一方、ＳｉＣ半導体の製造方法は、Ｓｉ単結晶基板上にＣＶＤ法により第１ＳｉＣ層を成長温度５００〜７００℃で３〜２０ｎｍの厚さに成長させた後、第１ＳｉＣ層上にＣＶＤ法により第２ＳｉＣ層を成長温度７８０〜９５０℃で１０〜５０ｎｍの厚さに成長させ、しかる後に、第２ＳｉＣ層上にＣＶＤ法によりβ−ＳｉＣ単結晶薄膜を成長温度１１００℃以上で１μｍ以上の厚さに成長させることを特徴とする。
【発明の効果】
【０００９】
本発明のＳｉＣ半導体及びその製造方法によれば、不純物ガスによるＳｉ単結晶基板表面のエッチング開始温度以下で成長させられてアモルファスを含む第１ＳｉＣ層が、エッチング開始温度付近でのＳｉ単結晶基板表面のエッチングを防止するエッチング防止層として機能すると共に、その結晶配列の乱れがＳｉとβ−ＳｉＣとの格子不整合を緩和するバッファ層として機能する一方、不純物ガスによるＳｉ単結晶基板表面のエッチング開始温度又はそれよりも高い温度で成長させられて多数のβ−ＳｉＣ成長核からなる第２ＳｉＣ層が、１１００℃以上の高温域までＳｉ単結晶基板のエッチングを防止するエッチング防止層として機能すると共に、β−ＳｉＣ成長核がβ−ＳｉＣ単結晶薄膜の成長を良好とし、かつ、二次元成長化を促進するので、β−ＳｉＣ単結晶薄膜を結晶性に優れた極めて高品質なものとすることができ、しかも表面性に優れたものとすることができる。
【発明を実施するための最良の形態】
【００１０】
Ｓｉ単結晶基板は、Ｓｉ（１００）又はＳｉ（１１１）が好ましい。
【００１１】
第１ＳｉＣ層の厚さが、３ｎｍ未満であると、Ｓｉエッチング開始温度（８００℃）付近でのエッチング防止効果が得られない。一方、２０ｎｍを超えると、エッチング防止効果は向上するが、その後の結晶成長を阻害し結晶性を低下させる要因となる。
第１ＳｉＣ層の厚さは、５〜１５μｍがより好ましい。
【００１２】
第２ＳｉＣ層の厚さが、１０ｎｍ未満であると、１１００℃以上の高温まで昇温する際のエッチング防止効果が得られない。一方、５０ｎｍを超えると、結晶性低下の要因となる。
第２ＳｉＣ層の厚さは、１５〜３０ｎｍがより好ましい。
【００１３】
β−ＳｉＣ単結晶薄膜の厚さが、１μｍ未満であると、Ｓｉ単結晶基板の影響を受け易く格子不整合による応力や欠陥が多い領域となる。
β−ＳｉＣ単結晶薄膜の厚さは、５μｍ以上がより好ましい。
β−ＳｉＣ単結晶薄膜の厚さは、いくら厚くてもよいが、３００μｍを超えると実用的でない。
【００１４】
Ｓｉ単結晶基板は、ケミカルエッチング等により表面を平坦にしたものを用いることが好ましい。
又、Ｓｉ単結晶基板には、第１ＳｉＣ層の成長前に、水素アニーリングにより表面クリーニングを施すことが望ましい。
【００１５】
ＣＶＤ法としては、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ：有機金属化学的気相成長）法、その他が挙げられる。
【００１６】
第１ＳｉＣ層の成長温度が、５００℃未満であると、成長速度が極端に遅くなる又は成長しない。一方、７００℃を超えると、Ｓｉエッチング温度に近づくことからエッチング抑制のための成膜制御困難となる。
第１ＳｉＣ層の成長温度は、６００〜６８０℃がより好ましい。
第１ＳｉＣ層の成長原料としては、ＳｉＨ3ＣＨ3（ＭＭＳ：モノメチルシラン）、その他が用いられる。
【００１７】
第２ＳｉＣ層の成長温度が、７８０℃未満であると、アモルファス成分が多くなることによりその後の結晶成長における結晶性劣化の原因となる。一方、９５０℃を超えると、第１ＳｉＣ層だけではエッチング防止できない。
第２ＳｉＣ層の成長温度は、８００〜９００℃がより好ましい。
第２ＳｉＣ層の成長原料としては、ＳｉＨ3ＣＨ3、その他が用いられる。
【００１８】
β−ＳｉＣ単結晶薄膜の成長温度が、１１００℃未満であると、アモルファス成分が残留する。
β−ＳｉＣ単結晶薄膜の成長温度は、成長表面マイグレーション（移動）を考慮しなるべく高温であることが好ましいが、１４００℃を超えると、Ｓｉ単結晶基板が軟化する。
β−ＳｉＣ単結晶薄膜の成長用原料としては、ＳｉＨ4（モノシラン）及びＣ3Ｈ8（プロパン）、その他が用いられる。
【実施例１】
【００１９】
図１は、本発明に係るＳｉＣ半導体の実施例１を示す概念的な断面図である。
【００２０】
このＳｉＣ半導体１は、（１００）Ｓｉ単結晶基板からなる厚さ６３０μｍのＳｉ単結晶基板２上に、アモルファス（非晶質）を含む厚さ５ｎｍの第１ＳｉＣ層３、及び多数のβ−ＳｉＣ成長核からなる厚さ１８ｎｍの第２ＳｉＣ層４を順に介在して厚さ１０μｍのβ−ＳｉＣ単結晶薄膜５が形成されているものである。  
【００２１】
上述したＳｉＣ半導体１を製造するには、（１００）Ｓｉ基板からなり、表面をケミカルエッチングしたＳｉ単結晶基板２を準備し、先ず、Ｓｉ単結晶基板２を基板ホルダーに載せ、反応管（共に図示せず）内の成長領域にセットする。
【００２２】
次に、ガス導入管からキャリアガスとしてＨ2（水素ガス）を供給しながら、Ｓｉ単結晶基板２を１１００℃に昇温して基板表面のクリーニングを行う。
【００２３】
次いで、基板温度を６５０℃まで降温し、安定したところで原料ガスとしてＳｉＨ3ＣＨ3を１５分間供給して（図２（ａ）参照）、第１ＳｉＣ層３（図２（ｂ）参照）を５ｎｍの厚さに成長させる。
【００２４】
次に、基板温度を８３０℃まで昇温し、安定したところで原料ガスとしてＳｉＨ3ＣＨ3を１０分間供給して（図２（ｂ）参照）、第２ＳｉＣ層４（図２（ｃ）参照）を１８ｎｍの厚さに成長させる。
なお、第１、第２ＳｉＣ層３，４の成長は、ガス供給量を、Ｈ2：１２ｓｌｍ、ＳｉＨ3ＣＨ3：２ｓｃｃｍとして２５Ｔｏｒｒの圧力雰囲気下で行った。
【００２５】
最後に、基板温度を１２００℃まで昇温し、原料ガスとしてＳｉＨ4及びＣ3Ｈ8をそれぞれ４．８ｓｃｃｍ供給して（図２（ｃ）参照）、８時間かけてβ−ＳｉＣ単結晶薄膜５（図１参照）を１０μｍの厚さに成長させる。
【００２６】
得られたＳｉＣ半導体１は、Ｓｉ単結晶基板２とβ−ＳｉＣ単結晶薄膜５の界面にエッチピットが存在せず、表面も非常に平坦であった。
又、低温からＳｉＣ形成したことにより、界面からの不純物の混入も少なく、成長させたβ−ＳｉＣ単結晶薄膜５の結晶性も良好であった。
なお、ＳｉＣ（２００）ピークに対するＦＷＨＭ（Full Width at Half Maximum：半値全幅）は、０．１°であった。
【比較例１】
【００２７】
実施例１における第１、第２ＳｉＣ層３，４を形成せずに、その他は実施例１と同様に製造してＳｉＣ半導体を得た。
【００２８】
得られたＳｉＣ半導体は、界面に多数のエッチピットが存在し、ＳｉＣ（１００）ピークが存在する多結晶であった。
【比較例２】
【００２９】
基板表面のクリーニングまでは実施例１と同様とし、その後、基板温度６５０℃まで下げたところでＣ３  Ｈ８  を５０ｓｃｃｍ供給しながら、昇温速度を２００℃／ｍｉｎとして基板温度を１２００℃まで昇温し、この温度を５分間保持して炭化層を形成した後、実施例１と同様の条件によりβ−ＳｉＣ単結晶薄膜を成長させてＳｉＣ半導体を得た。
【００３０】
得られたＳｉＣ半導体は、実施例１と同程度のＦＷＨＭとなり、結晶性は良好であったが、界面に数１００個／ｃｍ２  のエッチピットが存在した。
【比較例３】
【００３１】
基板表面のクリーニングまでは実施例１と同様とし、その後、基板温度を８００℃まで下げ、安定したところで原料ガスとしてＳｉＨ3ＣＨ3を１０分間供給して、中間ＳｉＣ単結晶層を１０ｎｍの厚さに成長させる。
この際の成長は、ガス供給量を、Ｈ2：１２ｓｌｍ、ＳｉＨ3ＣＨ3：２ｓｃｃｍとして２５Ｔｏｒｒの圧力雰囲気下で行った。
【００３２】
次に、基板温度を１２００℃まで昇温し、実施例１と同様の条件によりβ−ＳｉＣ単結晶薄膜を成長させてＳｉＣ半導体を得た。
【００３３】
得られたＳｉＣ半導体は、実施例１と同程度のＦＷＨＭとなり、結晶性は良好であったが、界面に数１０個／ｃｍ2のエッチピットが存在した。
なお、中間ＳｉＣ単結晶層の成長時間を延長してその厚さを１５ｎｍとした場合、ＳｉＣ（２００）ピークに対するＦＷＨＭが０．８°となり結晶性が低下した。逆に成長時間を短縮して厚さを５ｎｍとした場合には、エッチピットが増加した。
【比較例４】
【００３４】
基板表面のクリーニングまでは実施例１と同様とし、その後、基板温度を２００℃まで降温してから、原料ガスとしてＳｉＨ3ＣＨ3の供給を開始、ガス供給しながら昇温速度２００℃／ｍｉｎで８００℃まで昇温して中間ＳｉＣ単結晶層を２０ｎｍの厚さに成長させる。
この際の成長は、ガス供給量を、Ｈ2：１２ｓｌｍ、ＳｉＨ3ＣＨ3：２ｓｃｃｍとして２５Ｔｏｒｒの圧力雰囲気下で行った。
【００３５】
次に、基板温度を１２００℃まで昇温し、実施例１と同様の条件でβ−ＳｉＣ単結晶薄膜を成長させてＳｉＣ半導体を得た。
【００３６】
得られたＳｉＣ半導体は、界面にエッチピットが数１０個／ｃｍ2存在し、ＳｉＣ（２００）ピークに対するＦＷＨＭが０．３°であった。
なお、中間ＳｉＣ単結晶層の厚さを１０ｎｍとした場合、ＦＷＨＭが低下し、結晶性は向上したが、エッチピット数が増加した。
又、昇温速度を８０℃／ｍｉｎと遅くした場合、エッチピット数は減少したが、ＦＷＨＭが１．１°となり、結晶性が低下した。
【図面の簡単な説明】
【００３７】
【図１】本発明に係るＳｉＣ半導体の実施例１を示す概念的な断面図である。
【図２】図１のＳｉＣ半導体の製造方法を示すもので、（ａ）は第１工程説明図、（ｂ）は第２工程説明図、（ｃ）は最終工程説明図である。
【符号の説明】
【００３８】
１    ＳｉＣ半導体
２    ＳｉＣ単結晶基板
３    第１ＳｉＣ層
４    第２ＳｉＣ層
５    β−ＳｉＣ単結晶薄膜
【図１】
2005347666.tif 000003
【図２】
2005347666.tif 000004