(57)【要約】【課題】リソグラフィ工程において、開口パターンの寸法制御性の容易化を図りつつ、微細な開口であっても寸法精度良く形成できるようにする。【解決手段】半導体基板上に形成された被加工膜１の上に下層膜３を成膜する工程と、前記下層膜３をライン状またはストライプ状にエッチングして第１の線パターン４を形成する工程と、前記第１の線パターン４が形成された下層膜３の上に上層膜５を成膜する工程と、前記上層膜５をライン状またはストライプ状にエッチングして前記第１の線パターン４と交差する第２の線パターン６を形成する工程と、前記下層膜３および前記上層膜５をマスクにして前記被加工膜１をエッチングして前記第１の線パターン４と前記第２の線パターン６とが交差する領域に開口２を形成する工程とを含んで、半導体装置を製造する。【選択図】図１
2005150333.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された被加工膜の上に下層膜を成膜する工程と、
前記下層膜をライン状またはストライプ状にエッチングして当該下層膜に第１の線パターンを形成する工程と、
前記第１の線パターンが形成された下層膜の上に上層膜を成膜する工程と、
前記上層膜をライン状またはストライプ状にエッチングして当該上層膜に前記第１の線パターンと交差する第２の線パターンを形成する工程と、
前記第１の線パターンが形成された下層膜および前記第２の線パターンが形成された上層膜をマスクにして前記被加工膜をエッチングし、当該被加工膜の前記第１の線パターンと前記第２の線パターンとが交差する領域に開口を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に形成された被加工膜の上にハードマスク膜を成膜する工程と、
前記ハードマスク膜の上に下層膜を成膜する工程と、
前記下層膜をライン状またはストライプ状にエッチングして当該下層膜に第１の線パターンを形成する工程と、
前記第１の線パターンが形成された下層膜の上に上層膜を成膜する工程と、
前記上層膜をライン状またはストライプ状にエッチングして当該上層膜に前記第１の線パターンと交差する第２の線パターンを形成する工程と、
前記第１の線パターンが形成された下層膜および前記第２の線パターンが形成された上層膜をマスクにして前記ハードマスク膜をエッチングし、当該ハードマスク膜の前記第１の線パターンと前記第２の線パターンとが交差する領域に開口を形成する工程と、
前記開口が形成されたハードマスク膜をマスクにエッチングして前記被加工膜にも前記開口を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リソグラフィ工程を経て形成される半導体装置の製造方法に関し、特に接続孔やキャパシタ等といった開口パターンの形成工程を含む半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置を構成する回路パターンは、高集積化や微細化等の進展に伴い、その形成が困難になりつつある。例えば、半導体回路素子には、ソース・ドレイン領域、ゲート、配線、接続孔、メモリー用キャパシタ等があるが、その中でも等に接続孔やキャパシタ等といった開口（ホール）パターンのパターニングが困難である。これは、配線等のライン状またはストライプ状のパターンが線幅方向に一次元の周期を持っているのに対して、開口パターンは二次元の周期を持っているため、リソグラフィ工程での解像度が落ちるからである。具体的には、投影レンズの射出側の開口数が０．８５のＡｒＦエキシマレーザ露光装置を用いる場合であれば、１：１の線幅９０ｎｍのライン・アンド・スペースのレジストパターンを形成することができるが、ピッチ１８０ｎｍの径９０ｎｍの開口パターンを形成することは困難である。このように、半導体装置の製造方法におけるリソグラフィ工程においては、高集積化や微細化等の進展により、開口パターンの形成が困難になってしまうという問題が生じている。
【０００３】
このような問題点に対しては、リソグラフィ工程での解像限界以下の大きさの開口パターンを形成する手法として、レジスト膜に多重露光を行うことが提案されている（例えば、特許文献１参照）。これは、レジスト膜に一次元周期を持つＸ方向の微細ストライプパターンを露光した後、さらにそのレジスト膜にＸ方向とは別の一次元周期を持つＹ方向の微細ストライプパターンを多重露光することにより、Ｘ方向パターンとＹ方向パターンとの交点の部分の実効的な露光量を増大させて、ポジレジストに開口パターンを形成するというものである。
【０００４】
【特許文献１】特開２０００−７７３１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、同一レジスト膜に多重露光を行って開口パターンを形成する場合には、以下に述べる理由により、必ずしも微細な開口パターンを精度良く形成できるとは限らない。多重露光を行う場合の交点部分の光強度分布は、近似的にI（Ｘ，Ｙ）＝Ａ１cos2（ｐｘ）＋Ａ２cos2（ｐｙ）＋Ｂ（Ａ１，Ａ２，Ｂ，ｐはパターンピッチに応じた定数）と表せる。これを図に示すと、図２１のような等高線になる（Ａ１＝Ａ２の場合）。この等高線の形状からも明らかなように、多重露光を行う場合には、露光量の増加に伴って、交点部分の光強度分布が円から菱形、さらには十字手裏剣型に変化してしまい、開口パターンの形状の安定性を得るのが難しい。また、半導体装置の回路パターンはＸ方向とＹ方向で同一ピッチで開口が配置されるとは限らないので、多重露光後の光強度が均一にならない可能性がある。つまり、多重露光による開口パターン形成では、最終的な開口パターンの寸法制御が非常に困難である。
【０００６】
そこで、本発明は、リソグラフィ工程において、開口パターンの寸法制御性の容易化を図りつつ、微細な開口であっても寸法精度良く形成することのできる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記目的を達成するために案出された半導体装置の製造方法で、半導体基板上に形成された被加工膜の上に下層膜を成膜する工程と、前記下層膜をライン状またはストライプ状にエッチングして当該下層膜に第１の線パターンを形成する工程と、前記第１の線パターンが形成された下層膜の上に上層膜を成膜する工程と、前記上層膜をライン状またはストライプ状にエッチングして当該上層膜に前記第１の線パターンと交差する第２の線パターンを形成する工程と、前記第１の線パターンが形成された下層膜および前記第２の線パターンが形成された上層膜をマスクにして前記被加工膜をエッチングし、当該被加工膜の前記第１の線パターンと前記第２の線パターンとが交差する領域に開口を形成する工程とを含むことを特徴とする。
【０００８】
また、本発明は、上記目的を達成するために案出された半導体装置の製造方法で、半導体基板上に形成された被加工膜の上にハードマスク膜を成膜する工程と、前記ハードマスク膜の上に下層膜を成膜する工程と、前記下層膜をライン状またはストライプ状にエッチングして当該下層膜に第１の線パターンを形成する工程と、前記第１の線パターンが形成された下層膜の上に上層膜を成膜する工程と、前記上層膜をライン状またはストライプ状にエッチングして当該上層膜に前記第１の線パターンと交差する第２の線パターンを形成する工程と、前記第１の線パターンが形成された下層膜および前記第２の線パターンが形成された上層膜をマスクにして前記ハードマスク膜をエッチングし、当該ハードマスク膜の前記第１の線パターンと前記第２の線パターンとが交差する領域に開口を形成する工程と、前記開口が形成されたハードマスク膜をマスクにエッチングして前記被加工膜にも前記開口を形成する工程とを含むことを特徴とする。
【０００９】
上記手順による半導体装置の製造方法では、下層膜に第１の線パターンを形成し、上層膜に第２の線パターンを形成するので、同一膜に多重露光を行う必要がない。すなわち、下層膜および上層膜には、線幅方向に一次元の周期を持つライン状またはストライプ状の線パターンを形成すればよいので、パターンの形状安定性を得るのが容易である。そして、これら下層膜および上層膜をマスクにエッチングすることで、第１の線パターンと第２の線パターンとが交差する領域に開口を形成するので、被加工膜に対する開口パターン形成時であっても、線パターンに対応した解像度で開口を形成することができる。つまり、開口パターンの寸法制御性の容易化を図りつつ、微細な開口であっても寸法精度良く形成することができる。
【発明の効果】
【００１０】
本発明によれば、微細な開口であっても寸法精度良く形成できるようになるので、ピッチが狭く微細な寸法の開口パターン形成が実現可能となり、高度に集積化した半導体装置等を製造に適用して非常に好適なものとなる。
【発明を実施するための最良の形態】
【００１１】
以下、図面に基づき本発明に係る半導体装置の製造方法について説明する。
【００１２】
はじめに、請求項１に係る発明の概要について説明する。図１は、本発明の半導体装置の製造方法の概要の一例を示す模式図である。ここでは、図１（ａ）に示すように、半導体基板上に形成された被加工膜１に、所定ピッチで規則的に配置された四辺形状の開口２を形成する場合を例に挙げて説明する。
【００１３】
開口２の形成にあたっては、先ず、図１（ｂ）に示すように、被加工膜１の上に、下層膜となる無機膜３を成膜して積層する。そして、無機膜３を積層したら、続いて、リソグラフィ技術およびドライエッチング技術を用いて、その無機膜３をライン状またはストライプ状にエッチングする。これにより、無機膜３には、図１（ｃ）に示すように、一方向に延びるライン状またはストライプ状の線パターン４が形成されることになる。以下、この線パターンを「第１の線パターン」という。
【００１４】
その後は、第１の線パターン４が形成された無機膜３の上に、上層膜となるレジスト膜５を成膜して積層する。そしてさらに、リソグラフィ技術およびドライエッチング技術を用いて、そのレジスト膜５を第１の線パターン４と交差する方向のライン状またはストライプ状にエッチングする。これにより、レジスト膜５には、図１（ｄ）に示すように、第１の線パターン４とは異なる方向に延びるライン状またはストライプ状の線パターン６が形成されることになる。以下、この線パターンを「第２の線パターン」という。
【００１５】
これら第１の線パターン４および第２の線パターン６は、被加工膜１に形成すべき開口２の配置に対応するように形成される。すなわち、第１の線パターン４と第２の線パターン６とが交差する領域は、開口２の形成位置に一致しているものとする。
【００１６】
そして、第２の線パターン６の形成後は、図１（ｅ）に示すように、第１の線パターン４が形成された無機膜３および第２の線パターン６が形成されたレジスト膜５をマスクにして、被加工膜１に対するエッチング処理を行う。このエッチング処理により、二層の線パターン４，６が重なった領域、すなわち第１の線パターン４と第２の線パターン６とが交差する領域では、被加工膜１が除去されることになる。
【００１７】
したがって、このエッチング処理の後、図１（ｆ）に示すように、レジスト膜５を除去すれば、図１（ａ）に示したような四辺形状の開口２によって構成される所望の開口パターンが、被加工膜１に形成されることになる。このような開口２の形成過程においては、開口２が第１の線パターン４と第２の線パターン６との交差領域に形成されるので、所望する開口パターン以外の部分では、二層の線パターン４，６が重ならないように、各線パターン４，６のレイアウトを行うようにする。
【００１８】
以上のように、ここで説明した開口２の形成手順では、無機膜３に第１の線パターン４を形成し、レジスト膜５に第２の線パターン６を形成するので、同一膜に多重露光を行う必要がない。すなわち、無機膜３およびレジスト膜５には、線幅方向に一次元の周期を持つライン状またはストライプ状の線パターン４，６を形成すればよいので、パターンの形状安定性を得るのが容易である。そして、これら無機膜３およびレジスト膜５をマスクにエッチングすることで、第１の線パターン４と第２の線パターン６とが交差する領域に開口２を形成するので、被加工膜１に対する開口パターン形成時であっても、線パターン４，６に対応した解像度で開口２を形成することができる。つまり、開口パターンの寸法制御性の容易化を図りつつ、微細な開口２であっても寸法精度良く形成することができる。
したがって、ここで説明した開口２の形成手順によれば、微細な開口２であっても寸法精度良く形成できるようになるので、ピッチが狭く微細な寸法の開口パターン形成が実現可能となり、高度に集積化した半導体装置等を製造に適用して非常に好適なものとなる。
【００１９】
なお、無機膜３およびレジスト膜５の成膜、並びに、第１の線パターン４と第２の線パターン６の形成については、公知技術を利用して具現化すればよい。また、線パターン４，６の形成の際には、ハーフトーン位相シフトマスクやレベンソン位相シフトマスク、アシストパターン、ＯＰＣ（Optical Proximity Correction）等といった公知の寸法精度向上技術を適用することも考えられる。
【００２０】
次に、請求項２に係る発明の概要について説明する。図２は、本発明の半導体装置の製造方法の概要の他の例を示す模式図である。ここでも、上述した場合と同様に、半導体基板上に形成された被加工膜１に、所定ピッチで規則的に配置された四辺形状の開口２を形成する場合を例に挙げて説明する。よって、上述した場合と同様の構成要素については、同一の符号を付している。
【００２１】
ここで説明する開口２の形成手順は、膜厚の大きい被加工膜１に適用して好適なものである。具体的には、先ず、図２（ａ）に示すように、被加工膜１の上に、ハードマスク膜となる第１の無機膜３ａを成膜し、さらにその第１の無機膜３ａの上に、下層膜となる第２の無機膜３ｂを成膜して積層する。つまり、被加工膜１の上に、二層以上の無機膜３ａ，３ｂを積層する。このとき、第２の無機膜３ｂの成膜厚さは、後述するような第１の線パターン４が形成された第２の無機膜３ｂ上へのレジスト膜５の成膜の際に、当該第２の無機膜３ｂが厚いとレジスト膜５を均一の厚さで成膜するのが難しくなるので、溝幅と溝深さのアスペクト比が１：１以下となるように、形成する開口パターンの最小線幅以下にするのが望ましい。
【００２２】
そして、二層以上の無機膜３ａ，３ｂを積層したら、続いて、リソグラフィ技術およびドライエッチング技術を用いて、最上層の無機膜３ｂをライン状またはストライプ状にエッチングする。これにより、無機膜３ｂには、図２（ｂ）に示すように、一方向に延びるライン状またはストライプ状の第１の線パターン４が形成されることになる。
【００２３】
その後は、第１の線パターン４が形成された無機膜３ｂの上に、上層膜となるレジスト膜５を成膜して積層する。そしてさらに、リソグラフィ技術およびドライエッチング技術を用いて、そのレジスト膜５を第１の線パターン４と交差する方向のライン状またはストライプ状にエッチングする。これにより、レジスト膜５には、第１の線パターン４とは異なる方向に延びるライン状またはストライプ状の第２の線パターン６が形成されることになる。第１の線パターン４と第２の線パターン６とが交差する領域は、被加工膜１に形成すべき開口２の形成位置に一致しているものとする。
【００２４】
そして、第２の線パターン６の形成後は、第１の線パターン４が形成された第２の無機膜３ｂおよび第２の線パターン６が形成されたレジスト膜５をマスクにして、第１の無機膜３ａに対するエッチング処理を行う。このエッチング処理により、二層の線パターン４，６が重なった領域、すなわち第１の線パターン４と第２の線パターン６とが交差する領域では、第１の無機膜３ａが除去されることになる。したがって、このエッチング処理の後、第２の無機膜３ｂおよびレジスト膜５を除去すれば、第１の無機膜３ａには、図２（ｃ）に示すように、四辺形状の開口２によって構成される所望の開口パターンが形成されることになる。
【００２５】
第１の無機膜３ａに開口パターンを形成した後は、次いで、その開口パターンが形成された第１の無機膜３ａマスクにして、被加工膜１に対するエッチング処理を行う。このエッチング処理により、第１の無機膜３ａ上の開口パターンにおける開口２に位置では、被加工膜１が除去されることになる。つまり、被加工膜１にも、四辺形状の開口２によって構成される所望の開口パターンが形成されることになる。
【００２６】
以上のように、ここで説明した開口２の形成手順では、第２の無機膜３ｂに第１の線パターン４を形成し、レジスト膜５に第２の線パターン６を形成するので、同一膜に多重露光を行う必要がない。すなわち、第２の無機膜３ｂおよびレジスト膜５には、線幅方向に一次元の周期を持つライン状またはストライプ状の線パターン４，６を形成すればよいので、パターンの形状安定性を得るのが容易である。そして、これら第２の無機膜３ｂおよびレジスト膜５をマスクに第１の無機膜３ａに対するエッチングを行って、第１の線パターン４と第２の線パターン６とが交差する領域に存在する開口２を一旦第１の無機膜３ａに形成した上で、その開口２が形成された第１の無機膜３ａをマスクに被加工膜１に開口２を形成するので、例えば膜厚の大きい被加工膜１に対する開口パターン形成時であっても、線パターン４，６に対応した解像度で開口２を形成することができる。つまり、開口パターンの寸法制御性の容易化を図りつつ、微細な開口２であっても寸法精度良く形成することができる。
したがって、ここで説明した開口２の形成手順によれば、微細な開口２であっても寸法精度良く形成できるようになるので、ピッチが狭く微細な寸法の開口パターン形成が実現可能となり、高度に集積化した半導体装置等を製造に適用して非常に好適なものとなる。
【００２７】
なお、ここでは、被加工膜１の上に直接第１の無機膜３ａを成膜する場合を例に挙げたが、多層レジストを用いることも考えられる。図３は、多層レジストを用いた場合の例を示す模式図である。図例のように、多層レジストを用いる場合には、被加工膜１の上に有機系の下層レジスト膜７を成膜し、その上に第１の無機膜３ａおよび第２の無機膜３ｂを成膜して積層する。そして、最上層の無機膜３ｂに第１の線パターン４を形成した後、その上にレジスト膜５を成膜して積層し、そのレジスト膜５に第２の線パターン６を形成する。その後は、第２の無機膜３ｂおよびレジスト膜５をマスクにして、中間の第１の無機膜３ａおよびその下の下層レジスト膜７をエッチングし、さらに被加工膜１をエッチングして開口パターンを形成する。このようにすれば、被加工膜１の上に余分な無機膜がない場合であっても、後の工程で開口２に金属材料を埋め込んだ後にＣＭＰ（Chemical Mechanical Polishing；化学的機械研磨）処理を行うのにあたり、その制御の容易化が図れるようになる。また、最上層の無機膜３ｂに第１の線パターン４を形成する際には、周知のようにレジストによるマスクおよびエッチング等を行った後、そのレジストを除去する必要が生じるが、その場合において、中間の第１の無機膜３ａがあるおかげで、有機系の下層レジスト膜７がレジスト除去中に削られることはない。
【００２８】
ところで、上述した各例では、開口２を第１の線パターン４と第２の線パターン６とを交差させて形成しているので、その開口２の形状は、各線パターン４，６が重なった領域の形状になる。具体的には、各線パターン４，６を直交させれば、開口２の形状は、方形（正方形または長方形）状となる。また、各線パターン４，６を任意の角度（９０°以外）を持って交差させれば、開口２の形状は、平行四辺形状となる。ただし、半導体装置では、バリアメタルを開口パターンに薄く成膜してから配線材料となる金属材料を埋め込むため、開口パターンが四辺形状であると、その四辺形状の四隅に均一に薄くバリアメタルを成膜するのが困難となる可能性がある。このようなバリアメタルの不均一が生じると、回路としての信頼性が著しく低下するため、極力避けるべきである。
【００２９】
そこで、次に、四辺形状以外の開口を形成する場合の例について説明する。図４は、本発明の半導体装置の製造方法の概要のさらに他の例を示す模式図である。ここで説明する開口の形成手順も、第１の無機膜３ａに四辺形状の開口２によって構成される開口パターンを形成するまでは、上述した例の場合と同様である（図２（ｃ）参照）。
【００３０】
その後は、図４（ａ）に示すように、開口２が形成された第１の無機膜３ａの上に、例えば公知の回転塗布技術を用いて、第３の無機膜８を成膜する。このときの成膜厚さは、バリアメタルのように薄くするのではなく、ある程度厚くする。すると、四辺形状の開口２の四隅に多くの成膜材料が堆積されるので、平面的に見ると、四辺形状の開口２の内部には、円形状に第３の無機膜８が成膜されることになる。そして、全面をエッチバックすると、図４（ｂ）に示すように、開口の側壁だけに第３の無機膜８が残り、サイドウオール９が形成される。したがって、第１の無機膜３ａおよびサイドウオール９をマスクに、被加工膜１に対するエッチング処理を行うと、図４（ｃ）に示すように、被加工膜１には、円柱状の開口２が形成される。これにより、後で、均一に薄くバリアメタルを製膜することができる。さらには、サイドウオール９を形成したことにより、より微細な開口パターンを形成できるという副次的な作用効果も得られる。
【００３１】
なお、被加工膜１の上に形成した第１の無機膜３ａは、被加工膜１の開口２に金属材料を埋め込んだ後に、ＣＭＰ処理を行って上面を削り込むことにより、最終的に除去可能である。
【００３２】
ただし、被加工膜１の上に直接第１の無機膜３ａを成膜すると、最上層の無機膜３ｂをドライエッチングまたはウエットエッチングにより除去するときに、同時に被加工膜１が削られてしまうおそれがある。このことから、被加工膜１の上には、図５（ａ）に示すように、二層以上の無機膜３ａ，３ｂとの間にブロック膜１０を予め成膜しておき、これにより被加工膜１が削られるのを回避するようにしてもよい。図５（ｂ）は、ブロック膜１０を形成した場合に、最上層の無機膜３ｂを除去し、サイドウオール９を形成したときの様子を示す図であり、図５（ｃ）は、ブロック膜１０および被加工膜１をエッチングしたとき様子を示す図である。
【実施例１】
【００３３】
次に、本発明に係る半導体装置の製造方法について、図６〜９の説明図を参照しながら、具体例を挙げて詳細に説明する。
具体例の一つ目として説明する実施例１では、図６に示すようなゲートアレイのコンタクトホール層を形成する場合を例に挙げて説明する。図例のコンタクトホール層において、形成すべき開口２であるコンタクトホール（Contact Hole）の大きさは９０ｎｍ×９０ｎｍで、最小ピッチは１８０ｎｍである。
【００３４】
このようなコンタクトホールの形成にあたっては、先ず、半導体基板上にゲートおよび素子分離領域、ソース、ドレイン領域を形成した後、図７（ａ）に示すように、被加工膜１である層間絶縁膜として酸化珪素（ＳｉＯ）膜１１を例えばＣＶＤ（Chemical Vapor Deposition）法で積層し、ＣＭＰ処理を行って平坦化する。このとき、ＳｉＯ膜１１の厚さは、例えば３００ｎｍとする。なお、図中では、素子分離領域上のゲート電極１２をも示している。
【００３５】
ＳｉＯ膜１１の形成後は、図７（ｂ）に示すように、そのＳｉＯ膜１１の上に、例えばＣＶＤ法を用いて、無機膜３としての窒化珪素（ＳｉＮ）膜１３を１００ｎｍ厚積層する。そして、図８に示すような、コンタクトホールの形成領域を含んで一方向に延びるストライプ状の第１の線パターン４を、リソグラフィ技術およびドライエッチング技術を用いて、ＳｉＮ膜１３に形成する。このときのリソグラフィ条件は、以下のようにすることが考えられる。
【００３６】
露光装置：ＡｒＦエキシマレーザ縮小投影型スキャナー（縮小率１／４）
露光波長：１９３ｎｍ
投影レンズの像側開口数：０．８０
投影レンズの照明側開口数：０．６８
照明形状：輪帯（内側半径／外側半径＝０．４５／０．６８）
マスク：ハーフトーン位相シフトマスク（背景透過率６％）
レジスト：アクリル系化学増幅型ポジレジスト（２５０ｎｍ厚）
反射防止膜：有機系反射防止膜（８０ｎｍ厚）
現像液：ＴＭＡＨ（Tetramethyl ammonium hydroxide）２．３８％
【００３７】
図７（ｃ）は、ＳｉＮ膜１３に第１の線パターン４を形成した場合における、図８中のＡ−Ａ部分の側断面図を示している。
【００３８】
その後は、図７（ｄ）に示すように、第１の線パターン４が形成されたＳｉＮ膜１３の上に有機系反射防止膜１４を塗布し、次いでレジスト膜５としてのアクリル系化学増幅型ポジレジスト膜１５を３００ｎｍ厚塗布する。有機系反射防止膜１４の厚さは、ＳｉＮ膜１３上で５０ｎｍである。そして、図９に示すような、コンタクトホールの形成領域を含み、かつ、第１の線パターン４とは直交する方向に延びるストライプ状の第２の線パターン６を、リソグラフィ技術およびドライエッチング技術を用いて、アクリル系化学増幅型ポジレジスト膜１５に形成する。このときのリソグラフィ条件は、以下のようにすることが考えられる。
【００３９】
露光装置：ＡｒＦエキシマレーザ縮小投影型スキャナー（縮小率１／４）
露光波長：１９３ｎｍ
投影レンズの像側開口数：０．８０
投影レンズの照明側開口数：０．６８
照明形状：輪帯（内側半径／外側半径＝０．４５／０．６８）
マスク：ハーフトーン位相シフトマスク（背景透過率６％）
【００４０】
そして、第２の線パターン６を形成したら、その第２の線パターン６が形成されたアクリル系化学増幅型ポジレジスト膜１５をマスクに、有機系反射防止膜１４をエッチングする。図７（ｅ）は、そのときの図８中のＢ−Ｂ部分の側断面図を示している。
【００４１】
その後は、アクリル系化学増幅型ポジレジスト膜１５、有機系反射防止膜１４およびＳｉＮ膜１３をマスクに、被加工膜１であるであるＳｉＯ膜１１をドライエッチングする。これにより、図７（ｆ）に示すように、ＳｉＯ膜１１において、第１の線パターン４と第２の線パターン６とが交差する領域、すなわちコンタクトホールに相当する領域だけに、四辺形状の開口２からなるコンタクトホールが形成されることになる。勿論、予めコンタクトホールに相当する部分だけで重なるように、第１の線パターン４と第２の線パターン６とがデザインされていることはいうまでもない。
【００４２】
以上のような手順で、所望する開口パターンをＳｉＯ膜１１に形成することができる。後は、従来の場合と略同様にして、アクリル系化学増幅型ポジレジスト膜１５および有機系反射防止膜１４を除去したあと、バリアメタルを開口２の内側に成膜し、タングステンを埋め込んで、上部の余分なタングステンおよびＳｉＮ膜１３をＣＭＰ処理によって削れば、図７（ｇ）に示すように、コンタクトホール・プラグ１６が完成する。
【実施例２】
【００４３】
次に、具体例の二つ目である実施例２として、実施例１の図７（ｄ）に相当するリソグラフィ工程にて、有機系反射防止膜１４およびアクリル系化学増幅型ポジレジスト膜１５の代わりに多層レジストを用いる場合を例に挙げて説明する。これは、ＳｉＮ膜１３の段差の影響を受けることなく、寸法精度よく第２の線パターン６を形成できるようにするためのものであり、またＳｉＯ膜１１をエッチングするときにもレジストの膜厚を厚くしてエッチングのプロセスマージンを拡大させるためのものである。
【００４４】
そのために、実施例２では、図１０（ａ）に示すように、ＳｉＮ膜１３の上に、ノボラック樹脂膜１７を４００ｎｍ厚塗布し、さらにＳＯＧ（Spin On Glass）膜１８を１００ｎｍ塗布し、さらにその上にアクリル系化学増幅型ポジレジスト膜１９を２５０ｎｍ厚塗布する。そして、アクリル系化学増幅型ポジレジスト膜１９に対する露光・現像により第２の線パターン６を形成した後は、そのアクリル系化学増幅型ポジレジスト膜１９をマスクにＳＯＧ膜１８をエッチングし、さらにそのＳＯＧ膜１８をマスクにノボラック樹脂膜１７をエッチングする。ここで、アクリル系化学増幅型ポジレジスト膜１９は、ノボラック樹脂膜１７のエッチング中になくなってしまう。その後は、ノボラック樹脂膜１７およびＳｉＮ膜１３をマスクにして、層間絶縁膜となるＳｉＯ膜１１をエッチングする。ここで、ＳＯＧ膜１８は、ＳｉＯ膜１１のエッチング中になくなってしまう。
【００４５】
また、例えば、図１０（ｂ）に示すように、ＳｉＮ膜１３の上に、ノボラック樹脂膜１７を４００ｎｍ厚塗布し、さらに珪素（Ｓｉ）含有レジスト膜２０を１２０ｎｍ厚塗布することも考えられる。そして、Ｓｉ含有レジスト膜２０に対する露光・現像により第２の線パターン６を形成した後に、酸素を含むガスを用いてドライエッチングすると、Ｓｉ含有レジスト膜２０中の珪素と酸素が結合してＳｉＯになり、これが新たなマスクとなり、ノボラック樹脂膜１７に第２の線パターン６が形成される。その後は、上述したように、ノボラック樹脂膜１７およびＳｉＮ膜１３をマスクにして、層間絶縁膜となるＳｉＯ膜１１をエッチングすればよい。ここで、Ｓｉ含有レジスト膜２０中のＳｉＯは、ＳｉＯ膜１１のエッチング中になくなってしまう。
【実施例３】
【００４６】
図１１は、具体例の三つ目である実施例３を示す説明図である。
実施例３では、実施例１の図７（ｂ）に相当する工程の後、図１１（ａ）に示すように、層間絶縁膜であるＳｉＯ膜１１の上に、例えばＣＶＤ法を用いて、ＳｉＮ膜２１を１００ｎｍ厚積層し、さらにＳｉＯ膜２２を５０ｎｍ厚積層する。そして、図１１（ｂ）に示すように、最上層のＳｉＯ膜２２に第１の線パターン４を形成し、さらにその上に積層される有機系反射防止膜１４およびアクリル系化学増幅型ポジレジスト膜１５に第２の線パターン６を形成する。その後は、アクリル系化学増幅型ポジレジスト膜１５、有機系反射防止膜１４およびＳｉＯ膜２２をマスクにエッチングして、ＳｉＮ膜２１にコンタクトホールパターンを形成するとともに、アクリル系化学増幅型ポジレジスト膜１５および有機系反射防止膜１４を除去する。そして、ＳｉＮ膜２１をマスクにしてＳｉＯ膜１１をエッチングすれば、そのＳｉＯ膜１１にコンタクトホールが形成されることになるが、実施例１の場合と違ってアクリル系化学増幅型ポジレジスト膜１５をマスクにする必要がないので、そのアクリル系化学増幅型ポジレジスト膜１５を２００ｎｍ厚程度まで薄膜化でき、コンタクトホールパターン形成の寸法精度が向上することになる。なお、このとき、最上層のＳｉＯ膜２２は、図１１（ｃ）に示すように、ＳｉＯ膜１１に対するエッチング中になくなってしまう。
【実施例４】
【００４７】
図１２は、具体例の四つ目である実施例４を示す説明図である。
実施例４では、実施例１の図７（ｂ）に相当する工程の後、図１２（ａ）に示すように、層間絶縁膜であるＳｉＯ膜１１の上に、例えばプラズマＣＶＤ法を用いて、シラン（ＳｉＨ4）膜２３を１２０ｎｍ厚積層し、ＴＥＯＳ（tetraethoxy silane）膜２４を１００ｎｍ厚積層し、さらにＳｉＮ膜２５を５０ｎｍ厚積層する。そして、実施例２の場合と同様にして、図１２（ｂ）に示すように、ＴＥＯＳ膜２４にコンタクトホールパターンを形成する。
【００４８】
その後は、最上層のＳｉＮ膜２５を全面エッチングバックして除去し、公知の回転塗布技術を用いて、メチル基含有ＳＯＧ膜（methylsilsesquioxane）を２５ｎｍ厚（開口側壁部分は約１５ｎｍ厚）成膜し、さらに全面エッチングバックする。これにより、ＴＥＯＳ膜２４の開口２の内部には、図１２（ｃ）に示すように、厚さ１５ｎｍのメチル基含有ＳＯＧ膜によるサイドウオール９が形成されることになる。このとき、開口２の形状は、平面的に見ると、一辺９０ｎｍの四辺形状から、直径６０ｎｍの円形状に縮小変形している。
【００４９】
そして、ＴＥＯＳ膜２４およびサイドウオール９をマスクにして、ＳｉＨ4膜２３に対するドライエッチング処理を行うと、図１２（ｄ）に示すように、ＳｉＨ4膜２３には、円柱状の開口２が形成される。さらに、このＳｉＨ4膜２３をマスクにしてＳｉＯ膜１１に対するドライエッチング処理を行うと、図１２（ｅ）に示すように、ＳｉＯ膜１１にも、円柱状の開口２、すなわちコンタクトホールが形成されることになる。このとき、ＴＥＯＳ膜２４およびＳｉＮ膜２５は、ＳｉＯ膜１１に対するエッチング中に除去されてなくなってしまう。
【００５０】
このような手順によれば、ＳｉＯ膜１１に円柱状のコンタクトホールを形成することもできるので、バリアメタルも付きやすくなり、結果として半導体装置を構成する配線の信頼性が向上することになる。また、四辺形状のままの場合に比べて開口パターンも縮小するので、ゲートとの電気的耐圧が向上し、半導体装置の製造歩留まりも向上することになる。
【００５１】
なお、上述した実施例１〜４では、図６に示すようなゲートアレイのコンタクトホール層を形成する場合、すなわちコンタクトホール（開口）が縦横に略行列状に並ぶパターンを例に挙げたが、例えば図１３に示すような配線ヴィアプラグを形成する場合、すなわち開口が互い違いに並ぶようなパターンであっても、全く同様の手順で開口パターンを形成することができる。この場合、配線ヴィアプラグのところで、第１の線パターン４と第２の線パターン６とが交差して重なるようにすればよい。ただし、各線パターン４，６を単純なストライプ状に形成すると、開口を形成すべきでないところでも各線パターン４，６が交差してしまう。そこで、配線ヴィアプラグを形成する場合には、第１の線パターン４および第２の線パターン６が不要か箇所で交差しないように、図１４に示すように、各線パターン４，６を適宜分割して形成すればよい。
また、各線パターン４，６を適宜分割しなくても、図１５に示すように、各線パターン４，６の配置の工夫したり、あるいは開口の形状に制約がなければ、図１６に示すように、各線パターン４，６を斜めに形成することによって、図１３に示すような配線ヴィアプラグを形成することが可能となる。
【００５２】
ストライプ状に複数のラインが並ぶ線パターン４，６を形成する際には、その形成精度を向上させるために、レベンソン式位相シフトマスクを用いるようにしてもよい。すなわち、図１７に示すように、マスクパターンの位相が０°であるライン部分４ａと、位相が１８０°であるライン部分４ｂとが、それぞれ交互に並ぶように、線パターン４を形成する。このようにすれば、各ライン部分４ａ，４ｂのピッチが細かくなっても、位相シフトマスクを用いない場合に比べて、良好な精度での形成が可能となる。
【００５３】
また、９０ｎｍ×９０ｎｍの大きさの配線ヴィアプラグを形成する場合であっても、一定ピッチで開口が規則正しく並んでいるのではなく、図１８（ａ）に示すように、１８０ｎｍピッチのものと８００ｎｍピッチのものが混在していることも考えられる。このとき、ピッチの緩い８００ｎｍ間隔の線パターンの形成寸法は、密ピッチである１８０ｎｍ間隔の線パターンに比べて、ばらついてしまう傾向がある。このことから、疎密のピッチが混在している場合には、図１８（ｂ）に示すように、ピッチの緩い線パターンを構成するライン部分の周辺に、解像限界以下のダミー（補助）ライン部分を配置して、密ピッチに近い寸法制御を実現することが考えられる。図１８（ｂ）の例では、第１の線パターン４を構成するライン部分４１（幅９０ｎｍ）の両脇７０ｎｍ離れた位置に幅６０ｎｍのダミーライン部分４２を配し、第２の線パターン６を構成するライン部分６１（幅９０ｎｍ）の両脇７０ｎｍ離れた位置に幅６０ｎｍのダミーライン部分６２を配している。このようにすれば、ダミーライン部分４２，６２は解像限界以下の線幅であるため転写されることはないが、そのダミーライン部分４２，６２の存在によって密ピッチの場合と同様に寸法ばらつきを抑制できるようになる。
【００５４】
また、上述したゲートアレイのコンタクトホール層や配線ヴィアプラグの他に、図１９に示すような、コンタクトホールの最小ピッチが１８０ｎｍ、ホール径が９０ｎｍのＳＲＡＭ（Static Random Access Memory）セルパターンの形成についても、全く同様の手順で開口パターンを形成することができる。その場合、図２０に示すような配置で、各線パターン４，６を交差させるようにすればよい。
【図面の簡単な説明】
【００５５】
【図１】本発明の半導体装置の製造方法の概要の一例を示す模式図である。
【図２】本発明の半導体装置の製造方法の概要の他の例を示す模式図である。
【図３】図２の変形例を示す模式図である。
【図４】本発明の半導体装置の製造方法の概要のさらに他の例を示す模式図である。
【図５】図４の変形例を示す模式図である。
【図６】コンタクトホールの一例を示す説明図である。
【図７】本発明の実施例１を具体的に示す説明図である。
【図８】図４のコンタクトホールに対応する線パターンの一例を示す説明図（その１）である。
【図９】図４のコンタクトホールに対応する線パターンの一例を示す説明図（その２）である。
【図１０】本発明の実施例２を具体的に示す説明図である。
【図１１】本発明の実施例３を具体的に示す説明図である。
【図１２】本発明の実施例４を具体的に示す説明図である。
【図１３】配線ヴィアプラグの一例を示す説明図である。
【図１４】図１３の配線ヴィアプラグに対応する線パターンの一例を示す説明図（その１）である。
【図１５】図１３の配線ヴィアプラグに対応する線パターンの一例を示す説明図（その２）である。
【図１６】図１３の配線ヴィアプラグに対応する線パターンの一例を示す説明図（その３）である。
【図１７】図１３の配線ヴィアプラグに対応する線パターンの一例を示す説明図（その４）である。
【図１８】配線ヴィアプラグの他の例と、これに対応する線パターンの例を示す説明図である。
【図１９】ＳＲＡＭセルパターンの一例を示す説明図である。
【図２０】図１９のＳＲＡＭセルパターンに対応する線パターンの一例を示す説明図である。
【図２１】多重露光を行った場合の光強度分布の一例を示す説明図である。
【符号の説明】
【００５６】
１…被加工膜、２…開口、３…無機膜（下層膜）、３ａ…第１の無機膜（ハードマスク膜）、３ｂ…第２の無機膜（下層膜）、４…第１の線パターン、５…レジスト膜（上層膜）、６…第２の線パターン
【図２】
2005150333.tif 000003
【図３】
2005150333.tif 000004
【図４】
2005150333.tif 000005
【図５】
2005150333.tif 000006
【図６】
2005150333.tif 000007
【図７】
2005150333.tif 000008
【図８】
2005150333.tif 000009
【図９】
2005150333.tif 000010
【図１０】
2005150333.tif 000011
【図１１】
2005150333.tif 000012
【図１２】
2005150333.tif 000013
【図１３】
2005150333.tif 000014
【図１４】
2005150333.tif 000015
【図１５】
2005150333.tif 000016
【図１６】
2005150333.tif 000017
【図１７】
2005150333.tif 000018
【図１８】
2005150333.tif 000019
【図１９】
2005150333.tif 000020
【図２０】
2005150333.tif 000021
【図１】
2005150333.tif 000022
【図２１】
2005150333.tif 000023