(57)【要約】【課題】ジグザグ状の電極が折れ曲がっている部分でディスクリネーションが防止され、併せてストレージキャパシタンスが増加される横電界方式の液晶表示素子を提供する。【解決手段】本発明による横電界方式の液晶表示素子は、基板上で一側に形成されたゲート配線と、前記基板上で折れ曲がっている構造を有する共通電極と、前記共通電極が折れ曲がっている部分から一側に延長形成された第１ディスクリネーションの防止パターンと、前記ゲート配線に垂直交差するデータ配線と、前記ゲート配線およびデータ配線の交差地点に形成された薄膜トランジスタと、前記薄膜トランジスタのドレイン電極に連結して前記共通電極に平行して折れ曲がっている構造を有する画素電極と、前記画素電極が折れ曲がっている部分から一側に延長形成される第２ディスクリネーションの防止パターンとを含んで構成される。【選択図】図４
2005196162.tif 000002
【特許請求の範囲】
【請求項１】
基板上で一側に形成されたゲート配線と、
前記基板上で折れ曲がっている構造を有する共通電極と、
前記共通電極が折れ曲がっている部分から一側に延長形成された第１ディスクリネーションの防止パターンと、
前記ゲート配線に垂直交差するデータ配線と、
前記ゲート配線およびデータ配線の交差地点に形成された薄膜トランジスタと、
前記薄膜トランジスタのドレイン電極に連結して前記共通電極に平行して折れ曲がっている構造を有する画素電極と、
前記画素電極が折れ曲がっている部分から一側に延長形成される第２ディスクリネーションの防止パターンと
を含んで構成されることを特徴とする横電界方式の液晶表示素子。
【請求項２】
前記共通電極の折れ曲がっている部分から一側に延長形成される第１キャパシタの付加電極をさらに含む
ことを特徴とする請求項１に記載の横電界方式の液晶表示素子。
【請求項３】
前記第１キャパシタの付加電極は、前記第２ディスクリネーションの防止パターンにオーバーラップされる
ことを特徴とする請求項２に記載の横電界方式の液晶表示素子。
【請求項４】
前記画素電極の折れ曲がっている部分から一側に延長形成される第２キャパシタの付加電極をさらに含む
ことを特徴とする請求項１に記載の横電界方式の液晶表示素子。
【請求項５】
前記第２キャパシタの付加電極は、前記第１ディスクリネーションの防止パターンにオーバーラップされる
ことを特徴とする請求項４に記載の横電界方式の液晶表示素子。
【請求項６】
前記データ配線は折れ曲がっている構造を有する
ことを特徴とする請求項１に記載の横電界方式の液晶表示素子。
【請求項７】
前記共通電極と画素電極は、前記データ配線側に折れ曲がっている
ことを特徴とする請求項６に記載の横電界方式の液晶表示素子。
【請求項８】
前記ゲート配線は折れ曲がっている構造を有する
ことを特徴とする請求項１に記載の横電界方式の液晶表示素子。
【請求項９】
前記共通電極と画素電極は、前記ゲート配線側に折れ曲がっている
ことを特徴とする請求項８に記載の横電界方式の液晶表示素子。
【請求項１０】
前記ゲート配線およびデータ配線は折れ曲がっている構造を有する
ことを特徴とする請求項１に記載の横電界方式の液晶表示素子。
【請求項１１】
前記共通電極と画素電極は、前記ゲート配線またはデータ配線のうち何れか一配線側に折れ曲がっている
ことを特徴とする請求項１０に記載の横電界方式の液晶表示素子。
【請求項１２】
前記共通電極と一体型である共通配線がさらに具備されて、前記共通電極および共通配線は前記ゲート配線と同一層に具備される
ことを特徴とする請求項１に記載の横電界方式の液晶表示素子。
【請求項１３】
前記画素電極は前記共通配線の上部から一体型に連結してストレージキャパシタを構成する
ことを特徴とする請求項１に記載の横電界方式の液晶表示素子。
【請求項１４】
前記第１キャパシタの付加電極と第２ディスクリネーション防止パターンと、その間に介在する絶縁膜により第１付加キャパシタが構成される
ことを特徴とする請求項２に記載の横電界方式の液晶表示素子。
【請求項１５】
前記第２キャパシタの付加電極と第１ディスクリネーション防止パターンと、その間に介在する絶縁膜により第２付加キャパシタが構成される
ことを特徴とする請求項４に記載の横電界方式の液晶表示素子。
【請求項１６】
前記第１キャパシタの付加電極は、前記第２ディスクリネーションの防止パターンよりその大きさが小さい
ことを特徴とする請求項２に記載の横電界方式の液晶表示素子。
【請求項１７】
前記第２キャパシタの付加電極は、前記第１ディスクリネーションの防止パターンよりその大きさが小さい
ことを特徴とする請求項４に記載の横電界方式の液晶表示素子。
【請求項１８】
前記ゲート配線を含んだ全面にゲート絶縁膜がさらに具備され、前記データ配線を含んだ全面に保護膜がさらに具備されることを特徴とする請求項１に記載の横電界方式の液晶表示素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示素子（ＬＣＤ；Liquid Crystal Display Device）に関し、特に横電界方式の液晶表示素子に関する。
【背景技術】
【０００２】
平板表示素子として、最近、脚光を浴びいている液晶表示素子は、コントラスト比が大きく、階調表示や動画表示に適合し電力消費が小さいという長所のため、盛んに研究が行われている。
【０００３】
特に、薄い厚さで製作できるため、将来、壁掛けテレビのような超薄型表示装置として使用できるだけでなく、重さが軽く、電力消費もＣＲＴブラウン管に比べて非常に小さいため、バッテリーで動作するノートパソコンのディスプレイとして用いられるなど、次世代表示装置として脚光を浴びている。また、小型パネルとして製作されて携帯電話のディスプレイにも用いられるなど、その活用は様々である。
【０００４】
このような液晶表示素子は、液晶の性質とパターンの構造により様々なモードがある。
具体的に、液晶方向子を９０°ねじれるように配列された後、電圧を加えて液晶方向子を制御するＴＮモード（Twisted Nematic Mode）と、一画素をいくつかのドメインで分けて、それぞれのドメインの主視野角の方向を別にして広視野角を得るマルチドメインモード（Multi−Domain Mode）と、補償フィルムを基板の外周面に取り付けて光の進行方向にともなう光の位相変化を補償するＯＣＢモード（Optically Compensated Birefringence Mode）と、一基板上に二つの電極を形成して液晶の方向子が配向膜の並んだ平面でねじれるようにする横電界方式（In−Plane Switching Mode）と、ネガティブ型液晶と垂直配向膜を用いて液晶分子の長軸が配向膜の平面に垂直配列になるようにするＶＡモード（Vertical Alignment）など、多様である。
【０００５】
この中で、前記横電界方式の液晶表示素子は、通常、互いに対向配置されてその間に液晶層を具備したカラーフィルター基板と薄膜アレイ基板とで構成されている。すなわち、前記カラーフィルター基板には光漏れを防止するためのブラックマトリクスと前記ブラックマトリクス上に色相を表すためのＲ、Ｇ、Ｖのカラーフィルター層が形成される。
【０００６】
そして、前記薄膜アレイ基板には、単位画素を定義するゲート配線およびデータ配線と、前記ゲート配線およびデータ配線の交差地点に形成されたスイッチング素子と、互いにずれて交差し横電界を発生させる共通電極および画素電極が形成される。
【０００７】
以下、図面を参照して従来技術による横電界方式の液晶表示素子を具体的に説明すれば次の通りである。
【０００８】
図１は、従来技術による２−ドメインＩＰＳ構造を示す平面図であり、図２は、図１のＩ−Ｉ`線上における横電界方式の液晶表示素子の電圧分布図であり、図３Ａおよび図３Ｂは、電圧無印加時および印加時における横電界方式の液晶表示素子の平面図である。
【０００９】
以下では、主に横電界方式の液晶表示素子の薄膜アレイ基板について述べる。  具体的に、前記薄膜アレイ基板上には、図１に示したように、基板上に一方向に配列されるゲート配線１２と、画素領域を定義するために前記ゲート配線１２に垂直な方向に配列されて折れ曲がっている構造に形成されるデータ配線１５と、前記ゲート配線１２およびデータ配線１５の交差部に配置された薄膜トランジスタ（ＴＦＴ）と、前記ゲート配線１２と平行するように画素内に配置された共通配線２５と、前記共通配線２５から分岐されて折れ曲がっている構造を有する多数個の共通電極２４と、前記薄膜トランジスタに連結して前記共通電極２４の間で前記共通電極に平行して折れ曲がっている構造を有する多数個の画素電極１７と、前記画素電極２７から延びて前記共通配線２５の上部にオーバーラップされるキャパシタ電極２６が具備されている。
【００１０】
前記ゲート配線１２を含んだ全面にはゲート絶縁膜（図示せず）がさらに具備され、前記データ配線１５を含んだ全面には保護膜（図示せず）がさらに具備される。
【００１１】
この時、前記共通配線２５および共通電極２４は一体型に形成され、前記ゲート配線１２および薄膜トランジスタのゲート電極も一体に形成されて、このような共通配線２５、共通電極２４、ゲート配線１２およびゲート電極は低抵抗金属を使用して同一層に一括して形成する。ただし、前記共通電極の中、画素の周縁にある共通電極は前記データ配線にオーバーラップされるように形成させて、データ配線部で発生する光漏れを遮断できる。
【００１２】
そして、前記画素電極１７は、インジウム−スズ−オキサイド（indium−tin−oxide：ＩＴＯ）のように、光の透過率が比較的優れた透明導電性の金属を材料として使用して、前記共通電極２４とずれて交差できるように多数個の分岐状に形成して、前記薄膜トランジスタのドレイン電極に接続して電圧が印加される。
【００１３】
ここで、前記共通電極２４および画素電極１７は一直線状に交差形成されても差支えはないが、図１に示したように、ジグザグ状に形成されて液晶が２方向に配列されるようにすることができる。このように、各画素内のドメインを２領域に分割することによって視野角を向上させるが、２−ドメインを形成するＩＰＳ構造をＳ−ＩＰＳ（Super−IPS）構造という。
【００１４】
また、前記共通配線２５の上部にオーバーラップされたキャパシタ電極２６は、その間に介在するゲート絶縁膜および保護膜と共にストレージキャパシタを構成して薄膜トランジスタのターンオフ区間で液晶層に充電された電圧を維持させて寄生容量による画質低下を防止する役割をする。
【００１５】
このように構成された横電界方式の液晶表示素子は、図２に示したように、共通電極２４に５Ｖを加え、画素電極１７に０Ｖを加えれば、電極の真上の部分では等電位面が電極に平行するように分布し、両電極間の領域では却って等電位面が垂直に近くなるように分布する。
【００１６】
したがって、電場の方向は等電位面に垂直なので、共通電極２４と画素電極１７間では垂直電場よりは水平電場が、各電極上では水平電場よりは垂直電場が、また電極の角部分では水平および垂直電場が複合的に形成される。
【００１７】
横電界方式の液晶表示素子は、このような電場を用いて液晶分子の配列を調節する。一例として、図３Ａに示したように、ある一偏光板の透過軸と同じ方向に、初期配向された液晶分子３２に充分な電圧をかければ、図３Ｂに示したように、液晶分子３２の長軸が電場に並ぶように配列される。もし、液晶の誘電率異方性が陰であれば液晶分子の短軸が電場に並ぶいるように配列される。
【００１８】
具体的に、対向して貼り合わされた薄膜アレイ基板およびカラーフィルター基板の外周面に取り付けられた第１、第２偏光板は、その透過軸が互いに直交するように配置し、下部の基板上に形成された配向膜のラビング方向はある一偏光板の透過軸に並ぶようにすることにより、黒色ベースモード（normally black mode）になるようにする。
【００１９】
すなわち、素子に電圧を印加しなければ、液晶分子３２が、図３Ａに示したように配列されてブラック状態を示し、素子に電圧を印加すれば、図３Ｂに示したように液晶分子３２が電場と並ぶように配列されてホワイト状態を示す。
【００２０】
この時、共通電極２４および画素電極１７が折れ曲がっている構造に形成されるので、液晶分子３２が２方向に配向されて視野角が向上する。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかし、電極が折れ曲がっている部分Ａで液晶分子３２が相違する方向に配向されるが、前記境界部分で光漏れが発生するディスクリネーションライン（Disclination Line）が生じて画質が低下するという問題点があった。
【００２２】
本発明は上記の問題点を解決するためのもので、その目的は、ジグザグ状の電極の折れ曲がっている部分でディスクリネーションが防止され、併せてストレージキャパシタンスが増加される横電界方式の液晶表示素子を提供することにある。
【課題を解決するための手段】
【００２３】
上記目的を達成するために、本発明に係る横電界方式の液晶表示素子は、基板上で一側に形成されたゲート配線と、前記基板上で折れ曲がっている構造を有する共通電極と、前記共通電極が折れ曲がっている部分から一側に延長形成された第１ディスクリネーションの防止パターンと、前記ゲート配線に垂直交差するデータ配線と、前記ゲート配線およびデータ配線の交差地点に形成された薄膜トランジスタと、前記薄膜トランジスタのドレイン電極に連結して前記共通電極に平行して折れ曲がっている構造を有する画素電極と、前記画素電極が折れ曲がっている部分から一側に延長形成される第２ディスクリネーションの防止パターンとを含んで構成されることを特徴とする。
【００２４】
ここで、本発明は、前記ディスクリネーションの防止パターンにキャパシタの付加電極をさらにオーバーラップさせることにより、ストレージキャパシタンスの余裕分を確保することを特徴とする。
【発明の効果】
【００２５】
本発明の横電界方式の液晶表示素子には次のような効果がある。
第一に、画素電極と一体型であるディスクリネーションの防止パターンに共通電極と一体型であるキャパシタの付加電極をさらに具備してオーバーラップさせることにより、ストレージキャパシタンスを増加させる。
【００２６】
または、共通電極と一体型であるディスクネーション防止パターンに画素電極と一体型であるキャパシタンス付加電極をさらに具備してオーバーラップさせることにより、ストレージキャパシタンスを増加させる。
【００２７】
第二に、画素電極および共通電極の折れ曲がっている部分に前記第１、第２ディスクリネーションの防止パターンを具備して液晶分子の配列を望む方向に制御することにより、ディスクリネーションが防止される２−ドメインの横電界方式の液晶表示素子を得ることができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明に係る横電界方式の液晶表示素子の好適な実施の形態について、添付の図面に基づいて詳細に説明する。
【００２９】
図４は、本発明に係る横電界方式の液晶表示素子の平面図であり、図５は、前記図４のＩＩ−ＩＩ´線上における横電界方式の液晶表示素子の断面図である。そして、図６Ａ（Ｉ）および図６Ａ（II）は本発明に係る共通電極の構造を示す平面図であり、図６Ｂ（Ｉ）および図６Ｂ（II）は本発明に係る画素電極の構造を示す平面図である。
【００３０】
本発明に係る横電界方式の液晶表示素子の薄膜アレイ基板は、図４に示したように、基板上で一方向に配列されるゲート配線１１２と、画素領域を定義するために前記ゲート配線１１２に垂直な方向に配列されて折れ曲がっている構造に形成されるデータ配線１１５と、前記ゲート配線１１２およびデータ配線１１５が交差する部位でスイッチング動作されて該当画素に電圧を印加する薄膜トランジスタ（ＴＦＴ）と、前記ゲート配線１１２に平行しアクティブ領域の外部で共通電極の信号が印加される共通配線１２５と、前記共通配線１２５から分岐され折れ曲がっている構造を有する複数の共通電極１２４と、前記薄膜トランジスタのドレイン電極１１５ｂに連結して前記共通電極１２４に平行し折れ曲がっている構造を有する画素電極１１７と、前記画素電極１１７から延長されて前記共通配線１２５の上部にオーバーラップされるキャパシタ電極１２６が具備される。
【００３１】
この時、前記共通電極１２４および画素電極１１７が折れ曲がっている部分には、ディスクリネーションラインを防止するために、ディスクリネーションの防止パターンがさらに具備されるが、前記折れ曲がっている部分で前記共通電極１２４から一側に延長形成された第１ディスクリネーションの防止パターン１３１と、前記折れ曲がっている部分で前記画素電極１１７から一側に延長形成された第２ディスクリネーションの防止パターン１３２で構成される。
【００３２】
前記第１、第２ディスクリネーションの防止パターン１３１，１３２は隣接する電極の角にオーバーラップされる位置まで延長形成される。
【００３３】
このような第１、第２ディスクリネーションの防止パターン１３１，１３２には電圧が印加されるため、隣接する電極との間に電場が形成されて液晶分子の方向を制御できるようになる。
【００３４】
即ち、電極が折れ曲がっている部分に形成される液晶分子は、第１ディスクリネーションの防止パターン１３１と隣接する画素電極１１７との間に形成された電場、および第２ディスクリネーションの防止パターン１３２と隣接する共通電極１２４との間に形成された電場により一定方向に配列される。
【００３５】
したがって、電極が折れ曲がっている部分におけるディスクリネーションラインの発生を防止することができる。
【００３６】
一方、図５に示したように、前記キャパシタ電極１２６は、下部にオーバーラップされた共通配線１２５と、その間に介在する絶縁膜と共にストレージキャパシタＣｓｔを構成するが、ストレージキャパシタは寄生容量Ｃｇｓによる画質低下を防止するために、対応する薄膜トランジスタのターンオフ区間で液晶キャパシタに充電された電圧を維持させる役割をする。
【００３７】
前記寄生容量は、液晶に印加される交流電圧について、直流電圧オフセット（voltage offset）、即ち△Ｖを誘発させるが、このような直流電圧オフセットは、液晶表示素子において、画面のフリッカー、イメージ固着（image sticking）、画面の明るさの不均一などの好ましくない結果をもたらすため、ストレージキャパシタを設計して△Ｖの変化を減らす必要がある。
【００３８】
特に、キャパシタが有するキャパシタンスを増加させれば、画質が非常に向上されるため、本発明では、ストレージキャパシタンスを増加させるために、前記第２ディスクリネーションの防止パターン１３２の下部に第１キャパシタの付加電極１５０をさらに具備して第１付加キャパシタＣｓｔ´を構成する。そして、前記第１ディスクリネーションの防止パターン１３１の上部に第２キャパシタの付加電極１５１をさらに具備して第２付加キャパシタＣｓｔ´を構成する。
【００３９】
このような前記第１キャパシタの付加電極１５０は、前記共通電極１２４が折れ曲がっている部分で前記共通電極から延長形成されて前記第２ディスクリネーションの防止パターン１３２にオーバーラップされる。
【００４０】
結局、前記共通電極１２４は、図６Ａ（Ｉ）に示したように、共通配線１２５から分岐されて、その折れ曲がっている部分で一側では第１ディスクリネーションの防止パターン１３１を有し、他側では第１キャパシタの付加電極１５０を有するようになる。ここで、前記共通電極１２４、第１ディスクリネーションの防止パターン１３１、第１キャパシタの付加電極１５０は一体型として互いに連結される。
【００４１】
ただし、前記第１キャパシタの付加電極１５０は、低抵抗金属層で形成されて光を遮光し、また前記第２ディスクリネーションの防止パターン１３２と共通電極１２４との間に形成される電場を妨げなければならないため、前記第１キャパシタの付加電極１５０は、前記第２ディスクリネーションの防止パターン１３２に比べてその大きさが小さくなければならない。
【００４２】
一方、前記ゲート配線１１２を含んだ全面には、ゲート絶縁膜１１３がさらに具備されており、ゲート配線層とデータ配線層を絶縁させ、前記データ配線１１５を含んだ全面には、保護膜１１６がさらに具備されてデータ配線層と画素電極を絶縁させる。
【００４３】
このとき、前記ゲート絶縁膜１１３は、シリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）などの無機絶縁物質をＰＥＣＶＤ（plasma enhanced chemical vapor deposition）方法で蒸着して形成し、前記保護膜１１６は、シリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）などの無機絶縁物質を蒸着したり、またはＢＣＢ（Benzocyclobutene）、アクリル系物質のような有機絶縁物質を塗布して形成する。
【００４４】
したがって、前記薄膜トランジスタは、図４に示したように、前記ゲート配線１１２から分岐されるゲート電極１１２ａと、前記ゲート電極１１２ａを含んだ全面に形成されたゲート絶縁膜と、前記ゲート電極の上部のゲート絶縁膜上に非晶質シリコン（ａ−Ｓｉ）および非晶質シリコンに不純物をイオン注入したｎ＋ａ−Ｓｉを順次蒸着して形成された半導体層１１４と、前記データ配線１１５から分岐されて前記半導体層１１４の両端に各々形成されるソース電極１１５ａおよびドレイン電極１１５ｂとで構成されて、単位画素に印加される電圧のオン・オフを制御する。
【００４５】
そして、図５に示したように、ストレージキャパシタＣｓｔのキャパシタ電極１２６と共通配線１２５との間に介在する絶縁膜は、ゲート絶縁膜１１３および保護膜１１６の積層膜になり、第１付加キャパシタＣｓｔ´の第２ディスクリネーションの防止パターン１３２と、第１キャパシタの付加電極１５０との間に介在する絶縁膜もゲート絶縁膜１１３および保護膜１１６の積層膜になる。
【００４６】
以上で、前記の薄膜アレイ基板のゲート配線１１２、ゲート電極１１２ａ、共通配線１２５、共通電極１２４、第１ディスクリネーションの防止パターン１３１および第１キャパシタの付加電極１５０は、図６Ａ（Ｉ）に示したように、銅（Ｃｕ）、アルミニウム（Ａｌ）、アルミニウムネオジム（ＡｌＮｄ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、モリブデン−タングステン（ＭｏＷ）などの低抵抗金属をスパッタリング方法により蒸着し、パターニングして同一層に一括して形成する。
【００４７】
この時、前記共通配線１２５、共通電極１２４、第１ディスクリネーションの防止パターン１３１および第１キャパシタの付加電極１５０が互いに一体型に形成され、前記ゲート配線１１２およびゲート電極１１２ａが互いに一体型に形成される。ただし、図６Ａ（II）に示したように、前記第１キャパシタの付加電極１５０を形成せず、共通配線１２５、共通電極２４、第１ディスクリネーションの防止パターン１３１だけを形成することもできる。
【００４８】
そして、前記の画素電極１１７、キャパシタ電極１２６および第２ディスクリネーションの防止パターン１３２は、図６Ｂ（Ｉ）に示したように、インジウム−スズ−オキサイド（indium−tin−oxide：ＩＴＯ）またはインジウム−亜鉛−オキサイド（indium−zinc−oxide：ＩＺＯ）のように、光の透過率が比較的優れた透明導電性金属をスパッタリング方法により蒸着してパターニングして同一層に一括して形成し、前記画素電極１１７、キャパシタ電極１２６および第２ディスクリネーションの防止パターン１３２は互いに一体型に形成される。ただし、図６Ｂ（II）に示したように、第２キャパシタの付加電極１５１をさらに具備して前記画素電極１１７、キャパシタ電極１２６および第２ディスクリネーションの防止パターン１３２と一体型に形成することもできる。
【００４９】
前記共通電極１２４および画素電極１１７はジグザグ状に互いに平行するように形成され、単位画素内で数回折れ曲がっている構造を有することもでき、単位画素中間で一回折れ曲がっている構造を有することもできる。
【００５０】
以上で、前記の薄膜アレイ基板はストレージキャパシタンスも増加され、且つディスクリネーションも防止される２−ドメインのＳ−ＩＰＳ構造になる。
【００５１】
図示はしないが、前記の薄膜アレイ基板には一定の順序で配列されて色相を表す赤色、緑色、青色のカラーフィルター層と、Ｒ、Ｇ、Ｂセル間の区分と光遮断の役割をするブラックマトリクスが具備されたカラーフィルター基板が対向して貼り合わされて、前記二つの基板の間に誘電異方性を有する液晶層が形成されて横電界方式の液晶表示素子になる。
【００５２】
前記横電界方式の液晶表示素子は、複数個の薄膜トランジスタに駆動電圧を与えて同一の個数の画素電極を活性させて、画素電極と共通電極との間に形成される横電界により液晶を配列させて光透過率を調節することにより、画像を表現できる。
【００５３】
一方、以上で説明した本発明は、上述した実施の形態および添付された図面に限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形および変更が可能であるということが本発明の属す技術分野で通常の知識を有する者において明らかである。
【００５４】
即ち、前記実施の形態においては、データ配線が折れ曲がっている構造を有する場合に限定して説明したが、データ配線に交差するゲート配線が折れ曲がっている構造を有する時にも本発明の適用が可能である。この時、共通電極と画素電極はゲート配線側に折れ曲がって平行して形成される。
【００５５】
一方、折れ曲がっている構造を有するデータ配線に交差するゲート配線も折れ曲がっている構造を有することができるが、この場合にも本発明の適用が可能である。この時、共通電極と画素電極はゲート配線またはデータ配線のうち何れか一配線側に折れ曲がって平行し形成される。
【図面の簡単な説明】
【００５６】
【図１】従来技術に係る２−ドメインＩＰＳ構造を示す平面図である。
【図２】図１のＩ−Ｉ´線上における横電界方式の液晶表示素子の電圧分布図である。
【図３Ａ】電圧無印加時および印加時における横電界方式の液晶表示素子の平面図である。
【図３Ｂ】電圧無印加時および印加時における横電界方式の液晶表示素子の平面図である。
【図４】本発明に係る横電界方式の液晶表示素子の平面図である。
【図５】前記図４のＩＩ−ＩＩ´線上における横電界方式の液晶表示素子の断面図である。
【図６Ａ】本発明に係る共通電極の構造を示す平面図である。
【図６Ｂ】本発明に係る画素電極の構造を示す平面図である。
【符号の説明】
【００５７】
１１２  ゲート配線、１１２ａ  ゲート電極、１１４  半導体層、１１５  データ配線、１１５ａ  ソース電極、１１５ｂ  ドレイン電極、１１７  画素電極、１２４  共通電極、１２５  共通配線、１２６  キャパシタ電極、１３１、１３２  第１、第２ディスクリネーションの防止パターン、１５０、１５１  第１、第２キャパシタの付加電極。
【図１】
2005196162.tif 000003
【図２】
2005196162.tif 000004
【図３Ａ】
2005196162.tif 000005
【図３Ｂ】
2005196162.tif 000006
【図４】
2005196162.tif 000007
【図５】
2005196162.tif 000008
【図６Ａ】
2005196162.tif 000009
【図６Ｂ】
2005196162.tif 000010