(57)【要約】【課題】  保持容量のリーク、能動素子や配線の欠陥を高精度に検出することができる検査回路及び回路の検査方法並びにマトリックス型表示装置を提供する。【解決手段】  行方向に沿って配列されたスキャンラインと、列方向に沿って配列されたデータラインと、スキャンライン及びデータラインの交点に配設された画素Ｔｒと、第１のスイッチ回路１を介してスキャンラインに接続された基準容量２と、基準容量にインバータ５を介して外部につながる端子６を備え、画素Ｔｒのゲート電極はスキャンラインに、ソース電極はデータラインに、ドレイン電極は各画素Ｔｒに対応する保持容量に接続された液晶駆動回路の検査方法であって、第１のスイッチ回路を開いた状態で基準容量に所定の電荷を蓄積した後に第１のスイッチ回路を閉じて、論理回路からの出力信号を判別する。【選択図】    図１
2005241892.tif 000002
【特許請求の範囲】
【請求項１】
行方向に沿って配列されたスキャンラインと、
列方向に沿って配列されたデータラインと、
該スキャンライン及びデータラインの交点に配設された能動素子を備え、
該能動素子のゲート電極は前記スキャンラインに、ソース電極は前記データラインに、ドレイン電極は各能動素子に対応する保持容量に接続された検査回路において、
スイッチ回路を介して前記データラインに接続された基準容量と、
該基準容量の電圧値が所定の電圧値以上であるか否かを判別する論理回路を備える
ことを特徴とする検査回路。
【請求項２】
前記保持容量及び前記基準容量は、同一の半導体プロセスによって形成された
ことを特徴とする請求項１に記載の検査回路。
【請求項３】
行方向に沿って配列されたスキャンラインと、
列方向に沿って配列されたデータラインと、
該スキャンライン及びデータラインの交点に配設された能動素子と、
前記データラインにスイッチ回路を介して接続された基準容量と、
該基準容量に接続された論理回路を備え、
前記能動素子のゲート電極は前記スキャンラインに、ソース電極は前記データラインに、ドレイン電極は各能動素子に対応する保持容量に接続された回路の検査方法であって、
前記スイッチ回路を開いた状態で前記基準容量に所定の電荷を蓄積する工程と、
前記スイッチ回路を閉じた後に、前記基準容量の電圧値が前記論理回路のスレッショルド電圧以上であるか否かを判別する工程を備える
ことを特徴とする回路の検査方法。
【請求項４】
前記保持容量及び前記基準容量は、同一の半導体プロセスによって形成された
ことを特徴とする請求項３に記載の回路の検査方法。
【請求項５】
行方向に沿って配列されたスキャンラインと、列方向に沿って配列されたデータラインと、該スキャンライン及びデータラインの交点に配設された能動素子を備え、該能動素子のゲート電極は前記スキャンラインに、ソース電極は前記データラインに、ドレイン電極は各能動素子に対応する保持容量に接続された検査回路が形成された駆動基板を備えるマトリックス型表示装置において、
スイッチ回路を介して前記データラインに接続された基準容量と、
該基準容量の電圧値が所定の電圧値以上であるか否かを判別する論理回路を備える
ことを特徴とするマトリックス型表示装置。
【請求項６】
前記保持容量及び前記基準容量は、同一の半導体プロセスによって形成された
ことを特徴とする請求項５に記載のマトリックス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は検査回路及び回路の検査方法並びにマトリックス型表示装置に関する。詳しくは、基準容量に蓄積した所定の電荷を被測定物である保持容量に分配することによって、保持容量のリークや、能動素子や配線の欠陥を高精度に検出しようとした検査回路及び回路の検査方法並びにマトリックス型表示装置に係るものである。
【背景技術】
【０００２】
従来、液晶画素に対応して複数の画素駆動素子を配置するとともに、垂直走査方向に配置された各画素駆動素子に接続される複数のデータラインと、水平走査方向に配置された画素駆動素子に接続される複数のスキャンラインを有し、スキャンラインに順次垂直同期信号を供給するとともに、データラインにビデオ信号を供給することにより、画素駆動素子を駆動して液晶画素を制御する液晶駆動回路が知られている（例えば、特許文献１参照。）。
【０００３】
以下、図面を用いて従来の液晶駆動回路について説明する。
図５は、従来のアクティブマトリックス型液晶表示装置の液晶駆動回路の構成を説明するための図であり、ここで示す液晶駆動回路は、Ｘ軸方向に平行に配列された複数のスキャンラインＸ１，Ｘ２，Ｘ３・・・と、Ｙ軸方向に平行に配列された複数のデータラインＹ１，Ｙ２，Ｙ３・・・を備えており、各スキャンラインとデータラインの交点には、画素トランジスタ（以下、画素Ｔｒと言う）として例えば薄膜トランジスタ（ＴＦＴ）等の能動素子Ｔ１１，Ｔ１２，Ｔ２１，Ｔ２２・・・が形成され、更に各能動素子に対応した保持容量Ｃｓ１１，Ｃｓ１２，Ｃｓ２１，Ｃｓ２２・・・、画素電極及び対向電極によって挟持された液晶から構成された液晶セルＬ１１，Ｌ１２，Ｌ２１，Ｌ２２・・・が形成されている。なお、各画素Ｔｒは液晶画素に対応してマトリックス状に配置されており、各画素Ｔｒのゲート電極はスキャンラインに接続されており、ソース電極はデータラインに接続されており、ドレイン電極は対応する保持容量及び液晶セルの画素電極に接続されている。
【０００４】
また、各データラインはそれぞれ対応する水平スイッチＳ１，Ｓ２，Ｓ３・・・を介して共通のビデオライン１０１に接続されており、このビデオラインから映像信号が供給される。更に、各水平スイッチを構成するスイッチングトランジスタのゲート電極は水平走査回路１０２に接続されており、この水平走査回路は、外部から入力される水平クロック信号に同期して順次水平スイッチ駆動パルス信号をスイッチングトランジスタのゲート電極に印加する。なお、各スキャンラインは垂直走査回路１０４に接続されている。
【０００５】
上記の様に構成された液晶駆動回路では、垂直走査回路を駆動すると、スキャンラインが線順次で励起され、行毎に画素Ｔｒが選択される。この際、水平走査回路を駆動して水平スイッチを線順次で動作させると、ビデオラインに供給された映像信号が順次各データラインにサンプリングされる。サンプリングされた映像信号は行毎に選択された画素Ｔｒを介して順次対応する保持容量に書き込まれる。
【０００６】
ところで、従来の液晶駆動回路の保持容量のリークや画素Ｔｒ不良等の検査方法として、（１）液晶駆動回路が形成されたＴＦＴ基板と対向基板の間に液晶を注入して液晶パネルを形成した後に、光を照射して液晶パネルの画像を検査することによる液晶駆動回路の検査方法や、（２）液晶駆動回路のビデオラインに外部から電圧を印加して、その電流波形や印加波形をモニタリングすることによる液晶駆動回路の検査方法が採用されている。
【０００７】
【特許文献１】特開２０００−３４７６２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前者の方法は、液晶駆動回路の検査を行うにあたり、液晶パネルを形成しなければならず、液晶パネルの画像検査の結果、液晶駆動回路に不良が見つかった場合には、液晶パネルを形成する工程及び液晶パネルを形成するための材料及び工数が無駄になってしまう。
【０００９】
一方、後者の方法は、液晶パネルを形成することなく液晶駆動回路の検査を行うことができるものの、保持容量のリーク、画素Ｔｒや配線の不良の検査を行うためには、ピコアンペアオーダー（×１０−１２Ａ）以下の極めて微小な電流を精度良く測定しなければならず、検査精度を確保するのが難しい。
【００１０】
本発明は以上の点に鑑みて創案されたものであって、保持容量のリーク、能動素子や配線の欠陥を高精度に検出することができる検査回路及び回路の検査方法並びにマトリックス型表示装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために、本発明に係る検査回路は、行方向に沿って配列されたスキャンラインと、列方向に沿って配列されたデータラインと、該スキャンライン及びデータラインの交点に配設された能動素子を備え、該能動素子のゲート電極は前記スキャンラインに、ソース電極は前記データラインに、ドレイン電極は各能動素子に対応する保持容量に接続された検査回路において、スイッチ回路を介して前記データラインに接続された基準容量と、該基準容量の電圧値が所定の電圧値以上であるか否かを判別する論理回路を備える。
【００１２】
また、上記の目的を達成するために、本発明に係る回路の検査方法は、行方向に沿って配列されたスキャンラインと、列方向に沿って配列されたデータラインと、該スキャンライン及びデータラインの交点に配設された能動素子と、前記データラインにスイッチ回路を介して接続された基準容量と、該基準容量に接続された論理回路を備え、前記能動素子のゲート電極は前記スキャンラインに、ソース電極は前記データラインに、ドレイン電極は各能動素子に対応する保持容量に接続された回路の検査方法であって、前記スイッチ回路を開いた状態で前記基準容量に所定の電荷を蓄積する工程と、前記スイッチ回路を閉じた後に、前記基準容量の電圧値が前記論理回路のスレッショルド電圧以上であるか否かを判別する工程を備える。
【００１３】
また、上記の目的を達成するために、本発明に係るマトリックス型表示装置は、行方向に沿って配列されたスキャンラインと、列方向に沿って配列されたデータラインと、該スキャンライン及びデータラインの交点に配設された能動素子を備え、該能動素子のゲート電極は前記スキャンラインに、ソース電極は前記データラインに、ドレイン電極は各能動素子に対応する保持容量に接続された検査回路が形成された駆動基板を備えるマトリックス型表示装置において、スイッチ回路を介して前記データラインに接続された基準容量と、該基準容量の電圧値が所定の電圧値以上であるか否かを判別する論理回路を備える。
【００１４】
ここで、所定の電荷量を基準容量に蓄積した後にスイッチ回路を閉じて、基準容量に接続された論理回路で基準容量の電圧値が論理回路のスレッショルド電圧以上であるか否かを判別することにより、保持容量のリークや、能動素子や配線の欠陥を検出することができる。
【００１５】
なお、保持容量のリークを検査する際には、保持容量にリークが無く、能動素子や配線に欠陥が無いと仮定した場合において、スイッチ回路を閉じた後の基準容量の電圧値が論理回路のスレッショルド電圧よりも大きくなる様な電荷量に相当する電圧をスイッチ回路が開いた状態で基準容量に印加する。
一方、能動素子や配線の欠陥を検査する際には、保持容量にリークが無く、能動素子や配線に欠陥が無いと仮定した場合において、スイッチ回路を閉じた後の基準容量の電圧値が論理回路のスレッショルド電圧よりも小さくなる様な電荷量に相当する電圧をスイッチ回路が開いた状態で基準容量に印加する。
【００１６】
ここで、保持容量及び基準容量は同一の半導体プロセスによって形成された方が好ましい。これは、本発明を適用した保持容量のリーク等の検査は、保持容量の容量値と基準容量の容量値の比が一定であれば高精度な検査を行うことができるために、保持容量及び基準容量を同一の半導体プロセスによって形成することによって、製造プロセスのバラツキが生じたとしても、保持容量と同じバラツキを有する基準容量を用いることによって保持容量の容量値と基準容量の容量値の比を確保し、製造プロセスのバラツキの影響を低減して高精度な検査が可能になるからである。
【発明の効果】
【００１７】
上記した本発明を適用した検査回路及び回路の検査方法並びにマトリックス型表示装置では、スイッチ回路を閉じた後に、基準容量の電圧値が基準のスレッショルド電圧以上であるか否かを判別することによって保持容量のリーク、能動素子及び配線の欠陥を検出することができ、高精度な駆動回路の検査を実現することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用したアクティブマトリックス型液晶表示装置の一例における液晶駆動回路の構成を説明するための図であり、ここで示す液晶駆動回路は、上記した従来の液晶駆動回路と同様に、Ｘ軸方向に平行に配列された複数のスキャンラインＸ１，Ｘ２，Ｘ３・・・と、Ｙ軸方向に平行に配列された複数のデータラインＹ１，Ｙ２，Ｙ３・・・を備えており、各スキャンラインとデータラインの交点には、画素Ｔｒとして例えば薄膜トランジスタ（ＴＦＴ）等の能動素子Ｔ１１，Ｔ１２，Ｔ２１，Ｔ２２・・・が形成され、更に各能動素子に対応した保持容量Ｃｓ１１，Ｃｓ１２，Ｃｓ２１，Ｃｓ２２・・・、画素電極及び対向電極によって挟持された液晶から構成された液晶セルＬ１１，Ｌ１２，Ｌ２１，Ｌ２２・・・が形成されている。なお、各素子は液晶画素に対応してマトリックス状に配置されており、各画素Ｔｒのゲート電極はスキャンラインに接続されており、ソース電極はデータラインに接続されており、ドレイン電極は対応する保持容量及び液晶セルの画素電極に接続されている。
【００１９】
また、各データラインには検査回路１０が接続されており、この検査回路は、第１のスイッチ回路１を介してデータラインに接続された基準容量２と、第２のスイッチ回路３を介して基準容量に接続された基準電源４と、論理回路（本実施例ではインバータ５）を介して外部につながる端子６を有する。なお、基準容量は液晶駆動回路の保持容量と同一の半導体プロセスによって形成されたものとする。また、端子６はインバータを介して基準容量に接続されており、基準容量の電圧値がスレッショルド電圧以上の場合にはローレベル（以下、Ｌレベルと言う）の信号を、基準容量の電圧値が論理回路のスレッショルド電圧未満の場合にはハイレベル（以下、Ｈレベルと言う）の信号を出力する。
【００２０】
また、基準容量及び保持容量は所望の容量値となる様に形成することができるのであれば、必ずしも同一の半導体プロセスによって製造する必要は無い。
【００２１】
更に、基準電源は基準容量に一定の電荷を蓄積することができれば充分であり、必ずしも検査回路内に基準電源が内蔵されている必要は無く、外部から電圧を印加することによって基準容量に電荷を蓄積する様に構成しても良い。
【００２２】
以下、上記の様に構成された液晶駆動回路の（Ａ）保持容量のリークを検査する方法及び（Ｂ）画素Ｔｒの機能不良や保持容量への配線接続不良を検査する方法について図２、図３及び図４を用いて説明する。なお、以下では、被測定物である画素の保持容量（以下、被測定容量と言う）７の容量値をＣｓ、基準容量の容量値をＣｒｅｆ、基準電源の電圧値をＶｔｅｓｔとし、論理回路のスレッショルド電圧をＶｔｈ（Ｖｔｈ<Ｖｔｅｓｔ）とする。また、図３及び図４中（ａ）は基準容量の電圧値Ｖを表しており、図３及び図４中（ｂ）は論理回路（本実施例ではインバーター）の出力信号を表している。
【００２３】
（Ａ）保持容量のリークを検査する方法
保持容量のリークを検査する場合には、先ず、第２のスイッチ回路を閉じて基準電源と基準容量を接続して基準容量に電荷を蓄積する。この時、基準電源から以下の式１の条件を満たす電圧値を供給する。
Ｖｔｅｓｔ>Ｖｔｈ×｛（Ｃｓ＋Ｃｒｅｆ）／Ｃｒｅｆ｝  ：（式１）
【００２４】
次に、第２のスイッチ回路を開けて基準電源と基準容量との接続を絶ち、続いて図３中符号ｔ１で示すタイミングで第１のスイッチ回路を閉じて基準容量と被測定容量を接続して基準容量に蓄積した電荷を基準容量と被測定容量との間で分配する。
【００２５】
さて、電荷の分配を行うと、被測定容量のリークが無いと仮定すると、基準容量の電圧値Ｖは以下の式２で表され、式１と式２から以下の式３の関係が導かれる。
Ｖ＝｛Ｃｒｅｆ／（Ｃｓ＋Ｃｒｅｆ）｝×Ｖｔｅｓｔ  ：（式２）
Ｖ>Ｖｔｈ  ：（式３）
【００２６】
即ち、被測定容量のリークが無いと仮定すると、電荷の分配を行った後の基準容量の電圧値ＶはＶｔｈよりも大きくなり、図３（Ａ）中（ａ）で示す様に、基準容量の電圧値Ｖは常にＶｔｈよりも大きくなり、論理回路からの出力は図３（Ａ）中（ｂ）で示す様に常にＬレベル信号となる。
【００２７】
これに対して、被測定容量のリークがある場合には、図３（Ｂ）中（ａ）で示す様に、電荷の分配を行った後に徐々に基準容量の電圧値が低下して、遂には図３中符号ｔ２で示すタイミングで基準容量の電圧値ＶはＶｔｈよりも小さくなってしまい、論理回路からの出力は図３（Ｂ）中（ｂ）で示す様に、符号ｔ２で示すタイミングまではＬレベル信号であり、符号ｔ２で示すタイミング以降はＨレベル信号となる。
【００２８】
従って、ｔ２で示すタイミング以降を判定タイミングとして、ｔ２で示すタイミング以降に論理回路からの出力がＬレベル信号である場合には被測定容量のリークは無いと判断することができ、ｔ２で示すタイミング以降に論理回路からの出力がＨレベル信号である場合には被測定容量のリークがあると判断することができる。
【００２９】
（Ｂ）画素Ｔｒの機能不良や保持容量への配線接続不良を検査する方法
画素Ｔｒの機能不良や保持容量への配線接続不良を検査する場合には、先ず、第２のスイッチ回路を閉じて基準電源と基準容量を接続して基準容量に電荷を蓄積する。この時、基準電源から以下の式４の条件を満たす電圧値を供給する。
Ｖｔｅｓｔ<Ｖｔｈ×｛（Ｃｓ＋Ｃｒｅｆ）／Ｃｒｅｆ｝  ：（式４）
【００３０】
次に、第２のスイッチ回路を開けて基準電源と基準容量との接続を絶ち、続いて図４中符号ｔ３で示すタイミングで第１のスイッチ回路を閉じて基準容量とデータラインを接続する。
【００３１】
さて、画素Ｔｒの機能不良や被測定容量への配線接続不良が無いと仮定すると、基準容量とデータラインを接続することにより基準容量に蓄積した電荷が基準容量と被測定容量との間で分配される。この時の基準容量の電圧値Ｖは以下の式５で表され、式４と式５から以下の式６の関係が導かれる。
Ｖ＝｛Ｃｒｅｆ／（Ｃｓ＋Ｃｒｅｆ）｝×Ｖｔｅｓｔ  ：（式５）
Ｖ<Ｖｔｈ  ：（式６）
【００３２】
即ち、画素Ｔｒの機能不良や被測定容量への配線接続不良が無いと仮定すると、基準容量とデータラインを接続することにより電荷の分配が行われ、図４（Ａ）中（ａ）で示す様に、基準容量の電圧値ＶはＶｔｈよりも小さくなり、図４（Ａ）中（ｂ）で示す様に、基準容量の電圧値は符号ｔ３で示すタイミングまではＬレベル信号であり、符号ｔ３で示すタイミング以降はＨレベル信号となる。
【００３３】
これに対して、画素Ｔｒの機能不良や被測定容量への配線接続不良がある場合には、図４（Ｂ）中（ａ）で示す様に、基準容量とデータラインを接続したとしても電荷の分配が行われないために、図４（Ｂ）中（ｂ）で示す様に、ｔ３で示すタイミング以降も論理回路はＬレベル信号となる。
【００３４】
従って、ｔ３で示すタイミング以降を判定タイミングとして、ｔ３で示すタイミング以降に論理回路からの出力がＨレベルである場合には画素Ｔｒの機能不良や被測定容量への接続不良は無いと判断することができ、ｔ３で示すタイミング以降に論理回路からの出力がＬレベルである場合には画素Ｔｒの機能不良や保持容量への接続不良があると判断することができる。
【００３５】
なお、上記した実施例では、（Ａ）保持容量のリークを検査する場合と（Ｂ）画素Ｔｒの機能不良や保持容量への配線接続不良を検査する場合で、Ｖｔｅｓｔを変えることにより式１及び式４の条件を満たしてそれぞれの検査を行っているが、Ｖｔｈを変更することができる論理回路の場合には、Ｖｔｅｓｔを変更することなくＶｔｈを変更することによって式１及び式４の条件を満たしてそれぞれの検査を行っても良い。
【００３６】
また、上記した実施例では論理回路にインバータを用いているが一定のスレッショルドでＨレベルであるかＬレベルであるかを判定できるものであれば論理は問わない。
【００３７】
また、上記した実施例では画素の保持容量と基準容量に関して計算式を示しているが、駆動回路の配線容量等の寄生容量の影響が大きい場合には、それらを含めてリークや画素Ｔｒの機能不良を検出できるような基準容量値と印加電圧を定めればよい。
【００３８】
また、上記した実施例では基準容量と一つの画素の保持容量Ｃｓの場合に限定して説明しているが、基準容量に対して複数の画素容量を同時にＯＮしても構わない。
【００３９】
また、上記した実施例では、アクティブマトリックス型液晶表示装置の駆動回路を例に挙げて説明を行っているが、マトリックス状に画素が配置され、各画素が保持容量を有する構造の表示装置であれば同様の方法で検査を行うことができる。
【００４０】
上記した本発明を適用した液晶駆動回路及び液晶駆動回路の検査方法では、式１で示す条件を満たす電圧値を基準容量に供給して蓄積した電荷の分配を行うことによって、符号ｔ２で示すタイミング以降の論理回路の出力信号から保持容量のリークを検査することができ、また、式４で示す条件を満たす電圧値を基準容量に供給して電荷を蓄積した後に基準容量と被測定容量を接続することによって、符号ｔ３で示すタイミング以降の論理回路の出力信号から画素Ｔｒの機能不良や保持容量への配線接続不良を検査することができ、液晶パネルの画素欠陥につながる保持容量のリークや画素Ｔｒの機能不良や保持容量への配線接続不良を高精度に検査することができる。
即ち、論理回路から出力される信号がＨレベル信号であるかＬレベル信号であるかを単に判断するだけで液晶駆動回路の保持容量のリーク等の検査を行うことができ、検出が困難な微量な電流値を測定する必要がないために、高精度な検査を実現することができる。
【００４１】
また、本発明の液晶駆動回路は特殊な素子を使用することなく、一般的な半導体プロセスを用いて製造することができるために、既存の設備を用いて容易に製造することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明を適用したアクティブマトリックス型液晶表示装置の一例における液晶駆動回路の構成を説明するための図である。
【図２】本発明を適用した液晶駆動回路の検査方法を説明するための図である。
【図３】保持容量のリークを検査する方法を説明するための図である。
【図４】画素Ｔｒの機能不良や保持容量への配線接続不良を検査する方法を説明するための図である。
【図５】従来のアクティブマトリックス型液晶表示装置の液晶駆動回路の構成を説明するための図である。
【符号の説明】
【００４３】
１    第１のスイッチ回路
２    基準容量
３    第２のスイッチ回路
４    基準電源
５    インバータ
６    端子
７    被測定容量
１０    検査回路
【図１】
2005241892.tif 000003
【図２】
2005241892.tif 000004
【図３】
2005241892.tif 000005
【図４】
2005241892.tif 000006
【図５】
2005241892.tif 000007