(57)【要約】【課題】  積層した半導体チップより構成される半導体装置に対して、総合的な電気的性能検査を可能にするプローブカードと組み立て工程の生産性を高める電気的性能検査方法の提供を目的とする。【解決手段】  半導体チップ８上に他の半導体チップ１０を積層して形成された半導体装置に対して電気的性能検査を行うのに用いるプローブカードの、ホルダー（２ａ，２ｂ，２ｃ）に積層する半導体チップの厚み分の段差を設けることにより、プローブピン（５ａ，５ｂ，５ｃ）が両方の半導体チップの電極パッドに正しく接続することができるため、積層した半導体チップより構成される半導体装置に対して、総合的な電気的性能検査を可能にするプローブカードと組み立て工程の生産性を高める電気的性能検査方法を提供することができるものである。【選択図】  図１
2005337824.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体チップ上に第２の半導体チップを積層して形成された半導体装置に対する電気的性能検査に用いるプローブカードであって、
全体の骨格となるベースと、
前記ベースに設置され独立して可動する複数のホルダーと、
前記ホルダー毎に固定され外部の検査装置と電気的に接続する複数のコネクターと、
前記それぞれのコネクターに電気的に接続され前記第１の半導体チップまたは前記第２の半導体チップの対応する電極パッドに電気的に接続される複数のプローブピンと
を有し、前記プローブピンの先端部分の前記半導体装置に対する垂直方向の高さが、接続される半導体チップに対応して異なることを特徴とするプローブカード。
【請求項２】
前記第２の半導体チップに対応する前記ホルダーの厚さを、前記第１の半導体チップに対応する前記ホルダーの厚さより前記第２の半導体チップの厚さ分薄くすることにより、前記プローブピンの先端部分の前記半導体装置に対する垂直方向の高さに差異を設けることを特徴とする請求項１記載のプローブカード。
【請求項３】
前記第２の半導体チップに対応する前記プローブピンの先端部分の前記半導体装置に対する垂直方向の高さが前記第１の半導体チップに対応する前記プローブピンの先端部分の前記半導体装置に対する垂直方向の高さより前記第２の半導体チップの厚さ分低くなるように、前記第１の半導体チップに対応する前記プローブピンの長さより前記第２の半導体チップに対応する前記プローブピンの長さを短くすることを特徴とする請求項１記載のプローブカード。
【請求項４】
前記ホルダーがベアリングを介して前記ベースに設置されることによりホルダーが可動となることを特徴とする請求項１または請求項２または請求項３のいずれか記載のプローブカード。
【請求項５】
前記ホルダーがシリコーンゴムを介して前記ベースに設置されることによりホルダーが可動となることを特徴とする請求項１または請求項２または請求項３のいずれか記載のプローブカード。
【請求項６】
第１の半導体チップ上に第２の半導体チップを積層して形成された半導体装置に対する電気的性能検査を請求項１または請求項２または請求項３のいずれかに記載のプローブカードを用いて行う電気的性能検査方法であって、
前記プローブカードを介して前記第１の半導体チップと前記第２の半導体チップの接続を行うと共に、前記半導体チップの電極パッドとプローブピンの接続状態を最適化することを特徴とする電気的性能検査方法。
【請求項７】
第１の半導体チップ上に第２の半導体チップを積層して形成された半導体装置に対する、リードフレームに搭載した状態での電気的性能検査を請求項１または請求項２または請求項３のいずれかに記載のプローブカードを用いて行う電気的性能検査方法であって、
前記プローブカードを介して前記第１の半導体チップと前記第２の半導体チップの接続を行うと共に、前記半導体チップの電極パッドとプローブピンの接続状態を最適化することを特徴とする電気的性能検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層半導体集積回路装置の電気的性能検査に用いるプローブカードと、それを用いた電気的性能検査方法に関するものである。
【背景技術】
【０００２】
以下、従来のプローブ検査について説明する。
図７は従来のプローブカードとプローバステージの断面構造，図８は従来の電気的性能検査時のプローブカードとプローバステージの断面構造図である。
【０００３】
まず、従来のプローブカードとプローバステージの構成について説明する。
図７において、ベース１に複数のコネクター３とその内周にリング４が取り付けられ、複数のコネクター３と複数のプローブピン５の根元が各々接続している。プローブピン５の先端は半導体ウエーハ８の電極パッドに接触し易いように折り曲げられている。リング４とプローブピン５を固定材６で固定し、プローブピン５の配置を補正する。ステージ７上に半導体ウエーハ８を回路面が上向きになるように配置し、半導体ウエーハ８回路面に形成した半導体チップの複数電極パッドに各々プローブピン５の先端が接触可能なように配置する。
【０００４】
以上のように構成された従来のプローブ検査の動作について図８を用いて説明する。
図８のように、ステージ７が上昇することによりプローブピン５の先端がステージ７上に配置した半導体ウエーハ８の複数電極パッドに接触し、電気的性能検査を行う。
【０００５】
積層した半導体チップより構成される半導体装置を製造する場合も、従来は各々の半導体チップは積層する前にウエーハ状態で電気的性能検査を行い、その後、個々の半導体チップに分断して半導体装置として組み立てられる（例えば、特許文献１参照）。
【特許文献１】特開平９−１０２５２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、積層した半導体チップより構成される半導体装置を製造する場合、積層する前にウエーハ状態で電気的性能検査を行うと、積層した半導体チップ間の整合性までは検査できず、総合的な電気的性能検査は組み立て工程後となる。
【０００７】
この時、各々ウエーハ状態時での電気的性能検査結果と、ウエーハから分断し半導体チップを積層した状態での総合的な電気的性能結果が異なる場合がある。つまり、各々の半導体チップは電気的性能検査良品であっても、積層した半導体チップとしては電気的検査良品でない場合もあり、生産ロスが発生し、組み立て工程の生産性が低下することがあるという問題点があった。
【０００８】
本発明は、積層した半導体チップより構成される半導体装置に対して、総合的な電気的性能検査を可能にするプローブカードと組み立て工程の生産性を高める電気的性能検査方法の提供を目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の請求項１記載のプローブカードは、第１の半導体チップ上に第２の半導体チップを積層して形成された半導体装置に対する電気的性能検査に用いるプローブカードであって、全体の骨格となるベースと、前記ベースに設置され独立して可動する複数のホルダーと、前記ホルダー毎に固定され外部の検査装置と電気的に接続する複数のコネクターと、前記それぞれのコネクターに電気的に接続され前記第１の半導体チップまたは前記第２の半導体チップの対応する電極パッドに電気的に接続される複数のプローブピンとを有し、前記プローブピンの先端部分の前記半導体装置に対する垂直方向の高さが、接続される半導体チップに対応して異なることを特徴とする。
【００１０】
請求項２記載のプローブカードは、請求項１記載のプローブカードにおいて、前記第２の半導体チップに対応する前記ホルダーの厚さを、前記第１の半導体チップに対応する前記ホルダーの厚さより前記第２の半導体チップの厚さ分薄くすることにより、前記プローブピンの先端部分の前記半導体装置に対する垂直方向の高さに差異を設けることを特徴とする。
【００１１】
請求項３記載のプローブカードは、請求項１記載のプローブカードにおいて、前記第２の半導体チップに対応する前記プローブピンの先端部分の前記半導体装置に対する垂直方向の高さが前記第１の半導体チップに対応する前記プローブピンの先端部分の前記半導体装置に対する垂直方向の高さより前記第２の半導体チップの厚さ分低くなるように、前記第１の半導体チップに対応する前記プローブピンの長さより前記第２の半導体チップに対応する前記プローブピンの長さを短くすることを特徴とする。
【００１２】
請求項４記載のプローブカードは、請求項１または請求項２または請求項３のいずれか記載のプローブカードにおいて、前記ホルダーがベアリングを介して前記ベースに設置されることによりホルダーが可動となることを特徴とする。
【００１３】
請求項５記載のプローブカードは、請求項１または請求項２または請求項３のいずれか記載のプローブカードにおいて、前記ホルダーがシリコーンゴムを介して前記ベースに設置されることによりホルダーが可動となることを特徴とする。
【００１４】
請求項６記載の電気的性能検査方法は、第１の半導体チップ上に第２の半導体チップを積層して形成された半導体装置に対する電気的性能検査を請求項１または請求項２または請求項３のいずれかに記載のプローブカードを用いて行う電気的性能検査方法であって、前記プローブカードを介して前記第１の半導体チップと前記第２の半導体チップの接続を行うと共に、前記半導体チップの電極パッドとプローブピンの接続状態を最適化することを特徴とする。
【００１５】
請求項７記載の電気的性能検査方法は、第１の半導体チップ上に第２の半導体チップを積層して形成された半導体装置に対する、リードフレームに搭載した状態での電気的性能検査を請求項１または請求項２または請求項３のいずれかに記載のプローブカードを用いて行う電気的性能検査方法であって、前記プローブカードを介して前記第１の半導体チップと前記第２の半導体チップの接続を行うと共に、前記半導体チップの電極パッドとプローブピンの接続状態を最適化することを特徴とする。
【００１６】
以上により、積層した半導体チップより構成される半導体装置に対して、総合的な電気的性能検査を可能にするプローブカードと組み立て工程の生産性を高める電気的性能検査方法を提供することができる。
【発明の効果】
【００１７】
本発明は、半導体チップ上に他の半導体チップを積層して形成された半導体装置に対して電気的性能検査を行うのに用いるプローブカードのプローブピンの電極パッドと接続する先端部分の半導体装置に対する垂直方向の高さ（以下、プローブピンの先端部分の高さと称す）に積層する半導体チップの厚み分に相当する差を設けることにより、プローブピンが両方の半導体チップの電極パッドに正しく接続することができるため、積層した半導体チップより構成される半導体装置に対して、総合的な電気的性能検査を可能にするプローブカードと組み立て工程の生産性を高める検査方法を提供することができるものである。
【００１８】
特に、ホルダーに積層する半導体チップの厚み分の段差を設けることにより、プローブピンが両方の半導体チップの電極パッドに正しく接続することができるため、積層した半導体チップより構成される半導体装置に対して、総合的な電気的性能検査を可能にするプローブカードと組み立て工程の生産性を高める電気的性能検査方法を提供することができるものである。
【００１９】
また、プローブピンの長さに積層する半導体チップの厚み分に相当する差を設けることにより、プローブピンが両方の半導体チップの電極パッドに正しく接続することができるため、積層した半導体チップより構成される半導体装置に対して、総合的な電気的性能検査を可能にするプローブカードと組み立て工程の生産性を高める検査方法を提供することができるものである。
【発明を実施するための最良の形態】
【００２０】
本発明のプローブカードは、半導体チップを積層して形成された半導体装置に対する電気的性能検査に用い、プローブピンの先端部分の高さを、接続する半導体チップに対応して異なるものにしている。
【００２１】
例えば、第１の半導体チップ上に第２の半導体チップを積層して形成された半導体装置に対して電気的性能検査を行う場合、あらかじめ、第２の半導体チップに接続するプローブピンを第２の半導体チップの厚さ分だけ第１の半導体チップに接続するプローブピンの先端部分の高さより高くしている。
【００２２】
以上のように、プローブピンの先端部分の高さが接続される半導体チップに対応して異なることにより、検査時に、プローブピンが両方の半導体チップの電極パッドに正しく接続することができるため、積層した半導体チップより構成される半導体装置に対して、総合的な電気的性能検査を可能にするプローブカードと組み立て工程の生産性を高める検査方法を提供することができるものである。
（実施の形態１）
以下、本発明の実施の形態１について、図面を参照しながら説明する。
図１は本発明の実施の形態１におけるプローブカードとプローバステージの断面構造図を示すものである。
【００２３】
図１において、ベース１は全体の骨格となる。ホルダー２ａ・２ｂ・２ｃはベース１と並行あるいは下方に位置する。コネクター３ａ・３ｂ・３ｃはホルダー２ａ・２ｂ・２ｃの下方に、固定部６ａ・６ｂ・６ｃもホルダー２ａ・２ｂ・２ｃの下方に位置する。コネクター３ａ・３ｂ・３ｃはホルダー２ａ・２ｂ・２ｃの各々外周に位置し、リング４ａ・４ｂ・４ｃはホルダー２ａ・２ｂ・２ｃの各々内周に位置する。プローブピン５ａ・５ｂ・５ｃはコネクター３ａ・３ｂ・３ｃと根元で接続し、固定材６ａ・６ｂ・６ｃはプローブピン５ａ・５ｂ・５ｃの中間付近でリング４ａ・４ｂ・４ｃ下部に位置し、それぞれプローブピン５ａ・５ｂ・５ｃを固定する。ステージ７はベース１の下方に位置し、半導体ウエーハ８はステージ７上に、半導体チップ１０は接着剤９を介して半導体ウエーハ８上に位置する。
【００２４】
次に、図１のプローブカードとプローバステージの構成について説明する。
ベース１は全体の骨格、ホルダー２ａ・２ｂ・２ｃは各プローブピンを物理的に支持するパーツ、コネクター３ａ・３ｂ・３ｃは各プローブピンを検査機器と電気的に接続するためのパーツ、リング４ａ・４ｂ・４ｃは各プローブピンの高精度配置を補助するパーツ、プローブピン５ａ・５ｂ・５ｃは半導体ウエーハの電極パッドに接触し電気的に接続するパーツ、固定材６ａ・６ｂ・６ｃは各プローブピンの配置を固定するパーツ、ステージ７はウエーハを配置・固定するパーツである。
【００２５】
ベース１にベアリング（図示せず）を介することで上下に可動する複数のホルダー２ａ・２ｂ・２ｃを組み込み、ホルダー毎に複数のコネクター３ａ・３ｂ・３ｃとその内周にリング４ａ・４ｂ・４ｃが取り付けられ、コネクター３ａ・３ｂ・３ｃと複数のプローブピン５ａ・５ｂ・５ｃの根元が各々接続している。プローブピン５ａ・５ｂ・５ｃの先端は積層した半導体チップ１０と半導体ウエーハ８の電極パッドに接触し易いように折り曲げられている。固定材６ａ・６ｂ・６ｃはプローブピン５ａ・５ｂ・５ｃの折り曲げ部位とコネクター３ａ・３ｂ・３ｃとの間に位置し、リング４ａ・４ｂ・４ｃとプローブピン５ａ・５ｂ・５ｃを固定し、プローブピン５ａ・５ｂ・５ｃの配置を補正する。ステージ７は上下に可動する。ここで、ホルダー２ａとホルダー２ｂ・２ｃの厚さは、積層する半導体チップ１０の厚さの分だけ差がある。
【００２６】
以上のように構成された本発明の実施の形態１におけるプローブカードとプローバステージの動作を図２で説明する。
図２は本発明の実施の形態１における電気的性能検査時のプローブカードと積層した半導体チップの断面構造図を示すものである。
【００２７】
ステージ７が上昇することにより、プローブピン５ａの先端が半導体チップ１０の電極パッドに接触し、プローブピン５ｂ・５ｃの先端が半導体ウエーハ８の電極パッドに接触する。半導体ウエーハ８に積層した半導体チップ１０の電極パッドでは、半導体チップ１０の厚さ分（１００〜３００μｍ）の段差が生じるが、ホルダー２ａ・２ｂ・２ｃのホルダー間の段差が、厚さ分の段差を相殺する。さらにホルダーが可動であることにより各々の電極パッドに対し、プローブピンが均一に接触するようにホルダーの位置を調節して最適化することができる。
【００２８】
プローバステージの上昇に伴いプローブピンと半導体ウエーハの電極パッドが物理的に非接触状態から接触状態に移り変わるが、この初期接触時の移動点より更に上昇させた場合の移動点までプローバステージ移動量がオーバードライブ量である。１００μｍ未満を低オーバードライブ、１００μｍ以上を高オーバードライブと区別し、本説明でのオーバードライブ量は上層の半導体チップ１０を対象として示す。
【００２９】
比較として、図９に従来のプローブカードとプローバステージを用い低オーバードライブ量にて、積層した半導体チップを電気的性能検査した場合の断面構造を示す。
上層の半導体チップ１０の電極パッドにはプローブピン５ａが接触するが、下層の半導体ウエーハ８の電極パッドにはプローブピン１ｂ・１ｃが接触せず、電気的導通を得られず、電気的性能検査が出来ない。
【００３０】
もうひとつの比較として、図１０に従来のプローブカードとプローバステージを用いて、高オーバードライブ量にて、積層した半導体チップを電気的性能検査した場合の断面構造を示す。
【００３１】
下層の半導体ウエーハ８の電極パッドにはプローブピン１ｂ・１ｃが接触するが、上層の半導体チップ１０の電極パッドにはプローブピン５ａが過剰に接触し、電極パッドの損傷・破損を引き起こし、電気的性能検査が出来ない。
【００３２】
本発明の実施の形態１では、以上のような電極パッドの損傷・破損を引き起こすことなく、プローブピンが確実に電極パッドに接触し、積層した半導体チップと半導体ウエーハの整合性を含めた、電気的性能検査を実施できる。
【００３３】
尚、本発明の実施の形態１ではベース５に組み込むホルダー８はベアリングを介して上下に可動すると説明したが、ベアリングを使わず、伸縮性のあるシリコーンゴムを介することで上下に可動する構成もある。
（実施の形態２）
次に、本発明の第２実施の形態について、図面を参照しながら説明する。
【００３４】
図３は本発明の実施の形態２におけるプローブカードとプローバステージの断面構造図である。
ベース１は全体の骨格となる。ホルダー２ａ・２ｂ・２ｃはベース１と同位あるいは下方に位置する。コネクター３ａ・３ｂ・３ｃはホルダー２ａ・２ｂ・２ｃに下方に、固定部６ａ・６ｂ・６ｃもホルダー２ａ・２ｂ・２ｃに下方に位置する。コネクター３ａ・３ｂ・３ｃはホルダー２ａ・２ｂ・２ｃの外周に位置し、リング４ａ・４ｂ・４ｃはホルダー２ａ・２ｂ・２ｃの内周に位置する。
【００３５】
プローブピン５ａ・５ｂ・５ｃはコネクター３ａ・３ｂ・３ｃと各々の根元で接続し、固定部６ａ・６ｂ・６ｃはプローブピン５ａ・５ｂ・５ｃの中間付近でリング４ａ・４ｂ・４ｃ下部に位置する。
【００３６】
ステージ７はベース５の下方に位置し、半導体ウエーハ８はステージ７上に、半導体チップ１０は接着剤９を介して半導体ウエーハ８上に位置する。
次に、図３のプローブカードとプローバステージの構成について説明する。
【００３７】
骨格となるベース１にベアリング（図示せず）を介することで上下に可動する複数のホルダー２ａ・２ｂ・２ｃを組み込み、ホルダー２ａ・２ｂ・２ｃ毎に複数のコネクター３ａ・３ｂ・３ｃとその内周にリング４ａ・４ｂ・４ｃが取り付けられ、コネクター３ａ・３ｂ・３ｃと複数のプローブピン５ａ・５ｂ・５ｃの根元が各々接続している。プローブピン５ａ・５ｂ・５ｃの先端は半導体ウエーハ８と半導体チップ１０の電極パッドに接触し易いように折り曲げられ、固定部６ａ・６ｂ・６ｃはプローブピン５ａ・５ｂ・５ｃの折り曲げ部位とコネクター３ａ・３ｂ・３ｃとの間に位置し、リング４ａ・４ｂ・４ｃとプローブピン４ａ・４ｂ・４ｃを固定し、プローブピン４ａ・４ｂ・４ｃの配置を補正する。ステージ７は上下に可動する。プローブピン５ａの先端側の長さはプローブピン５ｂ・５ｃの先端側の長さと異なり、プローブピン５ｂ・５ｃの先端部分の高さよりプローブピン５ａの先端部分の高さを半導体チップ９の厚さ分高くなる構成である。
【００３８】
以上のように構成された本発明のプローブカードとプローバステージの動作について図４を用いて説明する。
図４は本発明の実施の形態２における電気的性能検査時のプローブカードと積層した半導体チップの断面構造図である。
【００３９】
ステージ７が上昇することによりプローブピン５ａの先端が半導体チップ１０の電極パッドに接触し、プローブピン５ｂ・５ｃの先端がウエーハ８の電極パッドに接触する。ウエーハ８に積層した半導体チップ１０の電極パッドでは、半導体チップ９の厚さ分（１００〜３００μｍ）の段差が生じるが、プローブピン５ｂ・５ｃの先端部分の高さよりプローブピン５ａの先端部分の高さを半導体チップ９の厚さ分高くすることにより半導体チップ１０厚の段差を相殺する。さらに、ホルダー４ａ・４ｂ・４ｃの可動により各々の電極パッドに対し、プローブピンが均一に接触する。また、プローブピン５ａ・５ｂ・５ｃの折り曲げ部より根元側の形状は一定の長さに留めることにより、チップ厚段差のある電極パッド表面への応力が均等になり、プローブ痕は均一で且つ小さくできる。
【００４０】
したがって、本発明の実施の形態２におけるプローブカードでは、電極パッドの損傷・破損を引き起こすことなく、プローブピンが確実に電極パッドに接触し、積層した半導体チップと半導体ウエーハの整合性を含めた、電気的性能検査を実施できる。
（実施の形態３）
次に、本発明の実施の形態３におけるプローブカードを用いた検査方法について図５を参照しながら説明する。
【００４１】
図５は本発明の実施の形態３における電気的性能検査時のプローブカードと積層した半導体チップの断面構造図である。
図５において、まず、上層になる半導体チップ１０はウエーハ状態ではチップ毎に電気的性能検査を実施しないままバックグラインド工程とダイシング工程を経て、個々に分断する。次に、下層になる半導体ウエーハ８もウエーハ状態ではチップ毎には電気的性能検査を実施しないまま、半導体ウエーハ８回路面上に半導体チップ１０を回路面が上向きとなるように接着剤９を介して接着する。この時点で半導体チップ１０を積層した半導体ウエーハ８が存在する。半導体チップ１０を積層した半導体ウエーハ８をプローバステージ７の上に配置し、本発明の実施の形態１または実施の形態２におけるプローブカードを用いて、半導体チップ１０の外部導出用電極パッドにプローブピン１ａを接触、半導体ウエーハ８の内部インターフェース用の電極パッドにプローブピン１ｂを接触、半導体ウエーハ８の外部導出用電極パッドにプローブピン１ｃを接触させ、電気的に接続する。この時、プローブピンの先端部分の高さに半導体チップ１０の厚さ分の差があるため、両半導体チップへのプローブピンの接続が可能となり、さらに、上下に可動するホルダーにより、より確実な接続状態となるようにプローブピンの高さを調整して接続状態の最適化が可能となる。また、半導体ウエーハ８の内部インターフェース用電極パッドと、内部インターフェース用電極パッドと後工程にてワイヤーで結線し電気的に導通する半導体チップ１０の外部導出用電極パッドがプローブカード内の回路を通じて導通することにより、個々の半導体チップの電気的性能検査のみならず、ウエーハ８上に積層した半導体チップ１０を１つのユニットとなった半導体チップとして整合性を含めた電気的性能検査が実施できる。
（実施の形態４）
次に、本発明の実施の形態４におけるプローブカードを用いた検査方法について図６を参照しながら説明する。
【００４２】
図６は本発明の実施の形態４における電気的性能検査時のプローブカードと積層した半導体チップの断面構造図である。
図６において、まず、下層になる半導体チップ１４はウエーハ状態ではチップ毎に電気的性能検査を実施しないままバックグラインド工程とダイシング工程を経て、個々の半導体チップに分断する。次に、上層になる半導体チップ１０もウエーハ状態ではチップ毎に電気的性能検査を実施しないままバックグラインド工程とダイシング工程を経て、個々の半導体チップに分断する。その後、半導体チップ１４を回路面が上向きになるようにリードフレーム１１上に絶縁性接着剤１２を介して固着し、半導体チップ１４の回路面上に半導体チップ１０を回路面が上向きになるように接着フィルム１３を介して固着する。リードフレームが搬送できるようにガイドレールを配備したステージ１５上に積層したリードフレーム１１を配置し、本発明の実施の形態１または実施の形態２のプローブカードを用いて、半導体チップ１０の外部導出用電極パッドにプローブピン５ａを接触、半導体ウエーハ１４の内部インターフェース用の電極パッドにプローブピン５ｂを接触、外部導出用電極パッドにプローブピン５ｃを接触させ、電気的に接続する。この時、プローブピンの先端部分の高さに半導体チップ１０の厚さ分の差があるため、両半導体チップへのプローブピンの接続が可能となり、さらに、上下に可動するホルダーにより、より確実な接続状態となるようにプローブピンの高さを調整して接続状態の最適化が可能となる。また、半導体ウエーハ１４の内部インターフェース用電極パッドと、内部インターフェース用電極パッドと後工程にてワイヤーで結線し電気的に導通する半導体チップ１０の外部導出用電極パッドがプローブカード内の回路を通じて導通することにより、個々の半導体チップの電気的性能検査のみならず、リードフレーム１１上に積層した半導体チップ１０と半導体チップ１４が１つのユニットになった半導体チップとして整合性を含めた電気的性能検査が実施できる。
【産業上の利用可能性】
【００４３】
本発明のプローブカードおよび電気的性能検査は、積層した半導体チップより構成される半導体装置に対して、総合的な電気的性能検査を可能にするプローブカードと組み立て工程の生産性を高める検査方法を提供することができ、積層半導体集積回路装置の電気的性能検査に用いるプローブカードと、それを用いた電気的性能検査方法等として有用である。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施の形態１におけるプローブカードとプローバステージの断面構造図
【図２】本発明の実施の形態１における電気的性能検査時のプローブカードと積層した半導体チップの断面構造図
【図３】本発明の実施の形態２におけるプローブカードとプローバステージの断面構造図
【図４】本発明の実施の形態２における電気的性能検査時のプローブカードと積層した半導体チップの断面構造図
【図５】本発明の実施の形態３における電気的性能検査時のプローブカードと積層した半導体チップの断面構造図
【図６】本発明の実施の形態４における電気的性能検査時のプローブカードと積層した半導体チップの断面構造図
【図７】従来のプローブカードとプローバステージの断面構造図
【図８】従来の電気的性能検査時のプローブカードとプローバステージの断面構造図
【図９】従来のプローブカードとプローバステージを用い、低オーバードライブ量にて、積層した半導体チップを電気的性能検査した場合の断面構造図
【図１０】従来のプローブカードとプローバステージを用い、高オーバードライブ量にて、積層した半導体チップを電気的性能検査した場合の断面構造図
【符号の説明】
【００４５】
１    ベース
２ａ  ホルダー
２ｂ  ホルダー
２ｃ  ホルダー
３    コネクター
３ａ  コネクター
３ｂ  コネクター
３ｃ  コネクター
４    リング
４ａ  リング
４ｂ  リング
４ｃ  リング
５    プローブピン
５ａ  プローブピン
５ｂ  プローブピン
５ｃ  プローブピン
６    固定材
６ａ  固定材
６ｂ  固定材
６ｃ  固定材
７    ステージ
８    半導体ウエーハ
９    接着剤
１０    半導体チップ
１１    リードフレーム
１２    絶縁性接着剤
１３    接着フィルム
１４    半導体チップ
１５    ガイドレールを配備したステージ
【図１】
2005337824.tif 000003
【図２】
2005337824.tif 000004
【図３】
2005337824.tif 000005
【図４】
2005337824.tif 000006
【図５】
2005337824.tif 000007
【図６】
2005337824.tif 000008
【図７】
2005337824.tif 000009
【図８】
2005337824.tif 000010
【図９】
2005337824.tif 000011
【図１０】
2005337824.tif 000012