(57)【要約】【課題】良好な特性を有するＴＦＴを備える半導体装置およびその製造方法を提供する。【解決手段】半導体装置は、チャネル領域１１３ｎ、ソース領域およびドレイン領域１１２を含む結晶質領域を備えた半導体層と、ゲート電極１０８ｎとチャネル領域との間に設けられたゲート絶縁膜１０７と、半導体層上の層間絶縁膜１１７とを有する少なくとも１つの薄膜トランジスタを備える。チャネル領域、ソース領域およびドレイン領域の少なくとも一部は、結晶化を促進する触媒元素を含み、層間絶縁膜は、触媒元素を引き寄せる作用を有するゲッタリング元素を含み、かつ、チャネル領域よりも高濃度で触媒元素を含む。【選択図】図１
2005093626.tif 000002
【特許請求の範囲】
【請求項１】
チャネル領域、ソース領域およびドレイン領域を含む結晶質領域を備えた半導体層と、
前記チャネル領域の導電性を制御するゲート電極と、
前記ゲート電極と前記チャネル領域との間に設けられたゲート絶縁膜と、
前記半導体層上の層間絶縁膜とを有する少なくとも１つの薄膜トランジスタを備えた半導体装置であって、
前記チャネル領域、ソース領域およびドレイン領域の少なくとも一部は、結晶化を促進する触媒元素を含み、
前記層間絶縁膜は、前記触媒元素を引き寄せる作用を有するゲッタリング元素を含み、かつ、前記チャネル領域よりも高濃度で前記触媒元素を含む、半導体装置。
【請求項２】
前記層間絶縁膜はＰＳＧで形成されている、請求項１に記載の半導体装置。
【請求項３】
前記層間絶縁膜はＢＰＳＧで形成されている、請求項１に記載の半導体装置。
【請求項４】
前記層間絶縁膜は１重量％以上のリンを含む酸化シリコン膜で形成されている、請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記層間絶縁膜は、膜厚方向に前記触媒元素の濃度勾配を有している、請求項１から４のいずれかに記載の半導体装置。
【請求項６】
前記層間絶縁膜の表面よりも前記層間絶縁膜の半導体層側表面の方が、前記触媒元素を高濃度で含んでいる、請求項５に記載の半導体装置。
【請求項７】
前記層間絶縁膜と前記半導体層とは直接接触している、請求項１から６のいずれかに記載の半導体装置。
【請求項８】
前記触媒元素は、Ｎｉ、Ｆｅ、Ｃｏ、Ｓｎ、Ｐｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、およびＡｕからなる群のうちの少なくとも１つを含む、請求項１から７のいずれかに記載の半導体装置。
【請求項９】
前記少なくとも１つの薄膜トランジスタは、ｐチャネル型薄膜トランジスタとｎチャネル型薄膜トランジスタとを含む、請求項１から８のいずれかに記載の半導体装置。
【請求項１０】
前記半導体層において、前記ソース領域および前記ドレイン領域は前記チャネル領域を挟んで互いに対向するように配置されており、
前記ソース領域および前記ドレイン領域は、前記触媒元素を引き寄せる作用を有するゲッタリング元素を含む、請求項１から９のいずれかに記載の半導体装置。
【請求項１１】
チャネル領域、ソース領域およびドレイン領域を含む結晶質領域を備えた半導体層と、
前記チャネル領域の導電性を制御するゲート電極と、
前記ゲート電極と前記チャネル領域との間に設けられたゲート絶縁膜と、
前記半導体層上の層間絶縁膜とを有する少なくとも１つの薄膜トランジスタを備えた半導体装置の製造方法であって、
結晶化を促進する触媒元素を少なくとも一部に含む非晶質半導体層を用意する工程と、
前記非晶質半導体層に対して第１の加熱処理を行うことにより、前記非晶質半導体層の少なくとも一部を結晶化し、結晶質領域を含む半導体層を得る工程と、
前記半導体層をパターニングすることにより、前記結晶質領域を含む島状半導体層を形成する工程と、
前記島状半導体層の前記結晶質領域にソース領域およびドレイン領域を形成するために不純物をドープする工程と、
前記不純物がドープされた前記島状半導体層の上に、前記触媒元素を引き寄せる作用を有するゲッタリング元素を含む層間絶縁膜を形成する工程と、
第２の加熱処理を行うことにより、前記触媒元素の少なくとも一部を前記層間絶縁膜に移動させる工程とを包含する、半導体装置の製造方法。
【請求項１２】
前記層間絶縁膜はＰＳＧで形成されている、請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記層間絶縁膜はＢＰＳＧで形成されている、請求項１１に記載の半導体装置の製造方法。
【請求項１４】
前記層間絶縁膜は１重量％以上のリンを含む酸化シリコン膜で形成されている、請求項１１から１３のいずれかに記載の半導体装置の製造方法。
【請求項１５】
前記結晶質領域を含む半導体層を得る工程は、前記第１の加熱処理の後、さらに、前記非晶質半導体層に対してレーザ光を照射する工程を包含する、請求項１１から１４のいずれかに記載の半導体装置の製造方法。
【請求項１６】
前記触媒元素は、Ｎｉ、Ｆｅ、Ｃｏ、Ｓｎ、Ｐｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、およびＡｕからなる群のうちの少なくとも１つを含む、請求項１１から１５のいずれかに記載の半導体装置の製造方法。
【請求項１７】
前記層間絶縁膜は前記島状半導体層と直接接触するように形成される、請求項１から６のいずれかに記載の半導体装置の製造方法。
【請求項１８】
前記不純物は前記ゲッタリング元素を含む、請求項１１から１７のいずれかに記載の半導体装置の製造方法。
【請求項１９】
前記少なくとも１つの薄膜トランジスタはｐチャネル型薄膜トランジスタを含み、
前記不純物ドープ工程は、ｎ型不純物をドープする工程と、ｐ型不純物をドープする工程とを包含する、請求項１８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタを備える半導体装置および半導体装置の製造方法に関し、さらに詳しく言えば、非結晶質半導体膜を結晶化した結晶質半導体膜を活性領域とする半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）の高性能化のために、高い電界効果移動度が得られる良質な結晶性を有する結晶質半導体層を形成する方法が検討されている。
【０００３】
本発明者らは、良好な結晶質半導体層を得る方法として、非晶質半導体膜（代表的には非晶質シリコン膜）にＮｉ、Ｃｕ、またはＰｄなどの金属元素を添加して加熱処理を行い、結晶粒径の大きい良好な結晶質シリコン膜を得る方法を開発している（例えば特許文献１）。ここで、非晶質シリコン膜に添加している上記金属元素は、結晶化を促進する作用を有しているので、「結晶化を促進する触媒元素」と称する。
【０００４】
しかしながら、上記に例示した触媒元素として用いられる金属元素は、ＴＦＴの特性を悪化させる原因となる重金属不純物元素でもある。上記に例示した金属元素のうち、特にＮｉは触媒元素として好適に利用される。
【０００５】
ＴＦＴの小型化が進むにつれて、重金属不純物元素が少量でも含まれていればその影響が大きくなる。具体的には、重金属不純物元素が欠陥を形成し、リーク電流等を発生させる原因となり、ＴＦＴの特性を悪化させ、ライフタイムを縮めてしまう。
【０００６】
したがって、歩留まり向上のため、または、高性能のＴＦＴの実現のために、触媒元素を半導体膜中から移動させて、半導体層中の触媒元素（不純物元素）濃度を低減するゲッタリングに関する技術開発がさかんに進められている。以後、この触媒元素を取り除く工程を「ゲッタリング工程」と称する。また、触媒を移動させる（引き寄せる）作用を「ゲッタリング作用」と称し、触媒元素を引き寄せる作用を有する元素を「ゲッタリング元素」と称することにする。
【０００７】
ゲッタリング方法には、例えば、（１）後にチャネル領域となる領域に含まれている触媒元素を、ゲッタリング元素（例えば、周期表の１５族（Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉ）に属する元素）を高濃度に含むソース領域またはドレイン領域に拡散させる方法、および、（２）第１の半導体膜（活性層を形成するための半導体膜）の上または下に第２の半導体膜（例えば、シリコン膜）を形成し、加熱処理することにより第１の半導体膜から第２の半導体膜に不純物元素を拡散させる方法がある。
【０００８】
上記（１）のゲッタリング方法は例えば特許文献２に開示されている。特許文献２では、リンのもつゲッタリング作用に注目し、触媒元素を用いて結晶化されたケイ素により形成されたＴＦＴの活性領域（半導体層）に対して、ｎチャネル型ＴＦＴでは、ソース／ドレイン領域にリンをドーピングし、ｐチャネル型ＴＦＴでは、ソース／ドレインにリンとそれ以上の濃度のホウ素とをドーピングし、加熱処理することでソース／ドレイン領域へと触媒元素をゲッタリングしている。
【０００９】
上記（２）のゲッタリング方法は例えば特許文献３に開示されている。特許文献３では、半導体層の下にベースコートとしてＰＳＧ（Ｐｈｏｓｐｈｏ‐Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）を設けてゲッタリングしている。ＰＳＧ膜上に直接半導体層を形成すると良好なＴＦＴ特性が得られないため、ＰＳＧ膜と半導体層の間には酸化膜が介在している。
【特許文献１】特開平７−１６１６３４号公報
【特許文献２】特開平８−３３０６０２号公報
【特許文献３】特開平６−３３３８２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記（１）のゲッタリング方法（特許文献２）では、比較的小さい体積のソース／ドレイン領域をゲッタリング領域としているので、チャネル領域の触媒元素を十分にゲッタリングするには、ソース／ドレイン領域に多量のゲッタリング元素をドーピングする必要がある。また、ゲッタリング工程において、高温または長時間の加熱処理が必要とされるため、この方法だけを用いてゲッタリングを行うと生産性が良くないという問題がある。
【００１１】
上記（２）のゲッタリング方法（特許文献３）では、半導体層とゲッタリングであるＰＳＧ膜との間に酸化膜が介在しているので、ゲッタリング効率が悪くなり、ゲッタリングを十分に行うことが困難であるという問題がある。
【００１２】
本発明は上記の問題を鑑みてなされたものであり、良質な結晶質半導体膜を有し、良好な特性を有するＴＦＴ（半導体素子）を備える半導体装置を提供することを目的とする。また、製造工程数を増加にすることなく、高い生産効率で製造可能な上記半導体装置を製造する方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の半導体装置は、チャネル領域、ソース領域、およびドレイン領域を含む結晶質領域を備えた半導体層と、前記チャネル領域の導電性を制御するゲート電極と、前記ゲート電極と前記チャネル領域との間に設けられたゲート絶縁膜と、前記半導体層上の層間絶縁膜とを有する少なくとも１つの薄膜トランジスタを備えた半導体装置であって、前記チャネル領域、ソース領域およびドレイン領域の少なくとも一部は、結晶化を促進する触媒元素を含み、前記層間絶縁膜は、前記触媒元素を引き寄せる作用を有するゲッタリング元素を含み、かつ、前記チャネル領域よりも高濃度で前記触媒元素を含み、これにより上記の課題が解決される。
【００１４】
ある好ましい実施形態では、前記層間絶縁膜はＰＳＧで形成されている。
【００１５】
ある好ましい実施形態では、前記層間絶縁膜はＢＰＳＧで形成されている。
【００１６】
ある好ましい実施形態では、前記層間絶縁膜は１重量％以上のリンを含む酸化シリコン膜で形成されている。
【００１７】
ある好ましい実施形態では、前記層間絶縁膜は、膜厚方向に前記触媒元素の濃度勾配を有している。
【００１８】
ある好ましい実施形態では、前記層間絶縁膜の表面よりも前記層間絶縁膜の半導体層側表面の方が、前記触媒元素を高濃度で含んでいる。
【００１９】
ある好ましい実施形態では、前記層間絶縁膜と前記半導体層とは直接接触している。
【００２０】
ある好ましい実施形態では、前記触媒元素は、Ｎｉ、Ｆｅ、Ｃｏ、Ｓｎ、Ｐｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、およびＡｕからなる群のうちの少なくとも１つを含む。
【００２１】
ある好ましい実施形態では、前記少なくとも１つの薄膜トランジスタは、ｐチャネル型薄膜トランジスタとｎチャネル型薄膜トランジスタとを含む。
【００２２】
ある好ましい実施形態では、前記少なくとも１つの薄膜トランジスタは、ｐチャネル型薄膜トランジスタ、またはｎチャネル型薄膜トランジスタである。
【００２３】
ある好ましい実施形態では、前記半導体層において、前記ソース領域および前記ドレイン領域は前記チャネル領域を挟んで互いに対向するように配置されており、前記ソース領域および前記ドレイン領域は、前記触媒元素を引き寄せる作用を有するゲッタリング元素を含む。
【００２４】
本発明の半導体装置の製造方法は、チャネル領域、ソース領域、およびドレイン領域を含む結晶質領域を備えた半導体層と、前記チャネル領域の導電性を制御するゲート電極と、前記ゲート電極と前記チャネル領域との間に設けられたゲート絶縁膜と、前記半導体層上の層間絶縁膜とを有する少なくとも１つの薄膜トランジスタを備えた半導体装置の製造方法であって、結晶化を促進する触媒元素を少なくとも一部に含む非晶質半導体層を用意する工程と、前記非晶質半導体層に対して第１の加熱処理を行うことにより、前記非晶質半導体層の少なくとも一部を結晶化し、結晶質領域を含む半導体層を得る工程と、前記半導体層をパターニングすることにより、前記結晶質領域を含む島状半導体層を形成する工程と、前記島状半導体層の前記結晶質領域にソース領域およびドレイン領域を形成するために不純物をドープする工程と、前記不純物がドープされた前記島状半導体層の上に、前記触媒元素を引き寄せる作用を有するゲッタリング元素を含む層間絶縁膜を形成する工程と、第２の加熱処理を行うことにより、前記触媒元素の少なくとも一部を前記層間絶縁膜に移動させる工程とを包含し、これにより上記の課題が解決される。
【００２５】
ある好ましい実施形態では、前記層間絶縁膜はＰＳＧで形成されている。
【００２６】
ある好ましい実施形態では、前記層間絶縁膜はＢＰＳＧで形成されている。
【００２７】
ある好ましい実施形態では、前記層間絶縁膜は１重量％以上のリンを含む酸化シリコン膜で形成されている。
【００２８】
ある好ましい実施形態では、前記結晶質領域を含む半導体層を得る工程は、前記第１の加熱処理の後、さらに、前記非晶質半導体層に対してレーザ光を照射する工程を包含する。
【００２９】
ある好ましい実施形態では、前記触媒元素は、Ｎｉ、Ｆｅ、Ｃｏ、Ｓｎ、Ｐｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、およびＡｕからなる群のうちの少なくとも１つを含む。
【００３０】
ある好ましい実施形態では、前記層間絶縁膜は前記島状半導体層と直接接触するように形成される。
【００３１】
ある好ましい実施形態では、前記不純物は前記ゲッタリング元素を含む。
【００３２】
ある好ましい実施形態では、前記少なくとも１つの薄膜トランジスタはｐチャネル型薄膜トランジスタを含み、前記不純物ドープ工程は、ｎ型不純物をドープする工程と、ｐ型不純物をドープする工程とを包含する。
【発明の効果】
【００３３】
半導体膜に含まれる触媒元素が、半導体層上の層間絶縁膜によってゲッタリングされることにより、良質な結晶質半導体膜を有し、良好な特性を有するＴＦＴを備える半導体装置が提供される。上記層間絶縁膜は最終的に除去する必要がないので、製造工程を複雑にすることなく高い生産効率で製造可能な上記半導体装置を製造する方法が提供される。
【発明を実施するための最良の形態】
【００３４】
以下に、本発明の実施形態による半導体装置およびその製造方法を説明する。
【００３５】
本発明の実施形態の半導体装置は少なくとも１つの薄膜トランジスタを備える。薄膜トランジスタは、チャネル領域、ソース領域、およびドレイン領域を含む結晶質領域を備えた半導体層と、チャネル領域の導電性を制御するゲート電極と、ゲート電極とチャネル領域との間に設けられたゲート絶縁膜と、半導体層上の層間絶縁膜とを有している。チャネル領域、ソース領域およびドレイン領域の少なくとも一部は、結晶化を促進する触媒元素を含む。層間絶縁膜は、触媒元素を引き寄せる作用を有するゲッタリング元素を含んでおり、上記触媒元素が層間絶縁膜にゲッタリングされる。したがって層間絶縁膜は、チャネル領域よりも高濃度で触媒元素を含んでいる。
【００３６】
本発明の実施形態の半導体装置の製造方法は、少なくとも１つの薄膜トランジスタを備えた半導体装置の製造方法である。この製造方法は、結晶化を促進する触媒元素を少なくとも一部に含む非晶質半導体層を用意する工程と、非晶質半導体層に対して第１の加熱処理を行うことにより、非晶質半導体層の少なくとも一部を結晶化し、結晶質領域を含む半導体層を得る工程と、半導体層をパターニングすることにより、結晶質領域を含む島状半導体層を形成する工程と、島状半導体層の結晶質領域にソース領域およびドレイン領域を形成するために不純物をドープする工程と、不純物がドープされた島状半導体層の上に、触媒元素を引き寄せる作用を有するゲッタリング元素を含む層間絶縁膜を形成する工程と、第２の加熱処理を行うことにより、触媒元素の少なくとも一部を層間絶縁膜に移動させる工程とを包含している。
【００３７】
本実施形態の半導体装置では、ゲッタリング元素を含む層間絶縁膜（ゲッタリング領域）がチャネル領域、ソース領域およびドレイン領域を含む半導体層とは別個に設けられているので、ソース／ドレイン領域をゲッタリング領域として利用する従来方法に比べて、ゲッタリング領域の体積を大きくすることができる。したがって本実施形態の半導体装置では、ソース／ドレイン領域をゲッタリング領域として利用する場合に比べて触媒元素を低濃度でゲッタリング領域に固溶させることができる。このため、触媒元素を層間絶縁膜に移動させるための加熱工程（第２の加熱処理）において、高温または長時間の加熱処理が必要とされない。
【００３８】
さらに、半導体層のソース／ドレイン領域をゲッタリング領域として利用する従来方法とは異なり、ソース／ドレイン領域とは別個の層間絶縁膜がゲッタリング元素を有するので、チャネル領域とソース／ドレイン領域との接合部も高い効率でゲッタリング可能であり、ＴＦＴの信頼性を高くすることができる。
【００３９】
本実施形態の半導体装置の製造方法では、半導体層の結晶質領域にソース領域およびドレイン領域を形成するために不純物をドープする工程と、ゲッタリング元素を含む層間絶縁膜を形成する工程とが異なる工程で行われる。
【００４０】
このため、層間絶縁膜のゲッタリング元素の含有量と、ソース／ドレイン領域のゲッタリング元素（不純物）のドーピング量とを異なせることができ、ソース／ドレイン領域はゲッタリングに左右されず、実質上分離した工程として低抵抗化を目的としたｎ型不純物や、ｐ型不純物の添加量の最適化ができる。また、これに対して層間絶縁膜も、ソース／ドレイン領域とは別に、ゲッタリング目的のみに絞ってゲッタリング元素の含有量を最適化することができる。したがって、ソース／ドレイン領域をゲッタリング領域として利用する従来方法に比べて、プロセスマージンを広げることができる。さらには、ゲッタリング能力を大きく高めることができる。
【００４１】
本実施形態の半導体装置では、半導体装置の層間絶縁膜をゲッタリング領域として利用するので、製造工程においてゲッタリング領域を除去する必要がない。したがって、半導体層のソース／ドレイン領域をゲッタリング領域として利用する従来方法に対して、製造工程の増加を抑制できる。また、最終的にゲッタリング領域の除去が必要とされる半導体装置に比べて製造工程を簡略化できる。
【００４２】
ある好ましい実施形態の半導体装置では、ゲッタリング元素を含む層間絶縁膜は、半導体層と直接接触するように半導体層の上に設けられる。ゲッタリング領域と半導体層とを直接接触させることにより、半導体層とゲッタリング領域との間に他の層を形成する従来方法に比べて、高い効率で十分にゲッタリングを行うことが可能となる。また、例えば５２０〜６００℃程度の比較的低い温度で、ゲッタリングを行うための加熱処理（第２の加熱処理）を行うことができる。したがって、半導体装置を支持するための基板に例えばガラス基板を用いることができる。
【００４３】
半導体層において、ソース領域およびドレイン領域は、典型的には、チャネル領域を挟んで互いに対向するように配置される。すなわち、チャネル領域の両側にソース領域およびドレイン領域が配置される。チャネル領域の両側のソース領域およびドレイン領域が、層間絶縁膜と同様に、触媒元素を引き寄せる作用を有するゲッタリング元素を含んでいれば、層間絶縁膜のみがゲッタリング元素を含んでいる場合に比べて、チャネル領域に含まれる触媒元素をソース領域およびドレイン領域に高い効率で移動させることができるので、好ましい。
【００４４】
ここで、ｎ型を付与する周期表第５族Ｂに属する不純物元素は、ゲッタリング元素として利用可能である。したがってｎチャネル型薄膜トランジスタでは、ソース領域およびドレイン領域がゲッタリング元素を含むという上記構成を容易に形成できる。一方、ｐチャネル型薄膜トランジスタでは、以下の方法により上記構成を形成することができる。
【００４５】
半導体層にソース／ドレイン領域を形成するための不純物ドープ工程において、半導体層のうち、ソース／ドレイン領域を形成したい所定の領域にｐ型不純物（例えばホウ素）をドープするとともに、ｎ型不純物（例えばリン）をドープする。ｐ型不純物のドープとｎ型不純物のドープとはどちらを先に行ってもよいが、ｐ型不純物のドープ量がｎ型不純物のドープ量を超えるようにする。
【００４６】
ｎチャネル型薄膜トランジスタおよびｐチャネル型薄膜トランジスタを含む半導体装置では、例えば以下の方法を用いれば２種類の薄膜トランジスタを上記構成にすることができる。
【００４７】
半導体層にソース／ドレイン領域を形成するための不純物ドープ工程において、ｎチャネル型薄膜トランジスタのソース／ドレイン領域を形成したい所定の領域およびｐチャネル型薄膜トランジスタのソース／ドレイン領域を形成したい所定の領域のそれぞれに、ｎ型不純物（例えばリン）をドープする。さらに、ｐチャネル型薄膜トランジスタ用のソース／ドレイン領域を形成したい所定の領域にｐ型不純物をドープする。ｐ型不純物をドープする工程では、ｎチャネル型薄膜トランジスタのソース／ドレイン領域にｐ型不純物がドープされないように、ｎチャネル型薄膜トランジスタの半導体層をマスクしておくとよい。ｐ型不純物のドープとｎ型不純物のドープとはどちらを先に行ってもよいが、ｐチャネル型薄膜トランジスタのソース／ドレイン領域に対するｐ型不純物のドープ量が、ｎ型不純物のドープ量を超えるようにする。
【００４８】
結晶化を促進するために、チャネル領域、ソース領域およびドレイン領域の少なくとも一部に導入される触媒元素は、例えば、Ｎｉ、Ｆｅ、Ｃｏ、Ｓｎ、Ｐｂ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、およびＡｕからなる群のうちの少なくとも１つを含む。
【００４９】
ある好ましい実施形態の半導体装置では、層間絶縁膜は１重量％以上のリンを含む酸化シリコン膜で形成される。層間絶縁膜は具体的には、例えば、ＰＳＧまたはＢＰＳＧで形成される。
【００５０】
（実施形態１）
以下、図１および図２を参照しながら、実施形態１の半導体装置およびその製造方法を説明する。なお、以下の実施形態では、半導体装置がトップゲート型ＴＦＴを備えている場合を例示するが、ＴＦＴの構成はこれに限定されず、例えばボトムゲート型であってもよい。
【００５１】
まず図１（ａ）に示すように、ガラス基板１０１上に、膜厚１００ｎｍの窒化シリコン膜１０２、および膜厚１００ｎｍの酸化シリコン膜１０３からなる下地絶縁膜を形成し、続けて膜厚２０〜１００ｎｍの非晶質シリコン膜１０４を形成する。続いて、非晶質シリコン膜１０４に結晶化を促進する元素（触媒元素）を添加し、触媒元素含有層１０５を形成して加熱処理を行う。ここでは、非晶質シリコン膜１０４に対して、重量換算で１０ｐｐｍの結晶化を促進する元素（本実施形態ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素含有層１０５を形成する。
【００５２】
ここで、触媒元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、スズ（Ｓｎ）、鉛（Ｐｂ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一種または複数種の元素を利用することができる。なお、触媒元素含有層１０５を形成する方法としては、スピンコート法以外に、蒸着法やスパッタ法などを用いても良い。
【００５３】
次いで、結晶化工程に先立って４００〜５００℃で１時間程度の加熱処理工程を行い、水素を膜中から脱離させる。この後、図１（ｂ）に示すように、５００〜６５０℃（好ましくは５５０〜５７０℃）で１〜８時間（好ましくは２〜３時間）の加熱処理を行う（第１の加熱処理工程）。本実施形態では、５５０℃で３時間の加熱処理を行い、結晶質半導体膜（本実施形態では結晶質シリコン膜）１０４ａを形成する。なお、結晶化のための第１の加熱処理工程に先立って行った加熱処理工程は省略可能である。
【００５４】
本実施形態では、炉を用いた加熱処理により結晶化を行ったが、ランプ等を熱源として用いるＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置で結晶化を行ってもよい。
【００５５】
次に、図１（ｃ）に示すように、加熱処理後に結晶質シリコン膜１０４ａにレーザ光１０６を照射して、結晶性を向上させた結晶質シリコン膜１０４ｂを形成する。このレーザ光照射工程は省略可能であるが、レーザ光照射により結晶質シリコン膜の結晶性を大幅に改善できるという効果がある。レーザ光は、パルス発振型のＫｒＦエキシマレーザ（波長２４８ｎｍ）を適応すればよい。
【００５６】
次に、図１（ｄ）に示すように、結晶質シリコン膜１０４ｂの不要な部分を除去して素子間分離を行う。この工程により、後にｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の結晶質シリコン膜１０４ｎおよび１０４ｐが形成される。ここで、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの活性領域の全面に、しきい値電圧を制御する目的で１×１０16〜５×１０17／ｃｍ3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加してもよい。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。
【００５７】
次に、図１（ｅ）に示すように、上記の活性領域となる結晶質シリコン膜１０４ｎ、１０４ｐを覆うように厚さ２０〜１５０ｎｍのゲート絶縁膜１０７を成膜する。本実施形態では、厚さ１００ｎｍの酸化シリコン膜をゲート絶縁膜１０７として成膜した。酸化シリコン膜は、例えば、ＴＥＯＳを原料とし、酸素とともに基板温度３００〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積して形成される。ゲート絶縁膜１０７には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００５８】
ゲート絶縁膜１０７を形成した後、スパッタリング法によって高融点メタルを堆積し、これをパターニング形成して、図１（ｅ）に示すようにゲート電極１０８ｎおよび１０８ｐを形成する。高融点メタルのエッチング工程の後、レジストマスク１０９を残した状態でゲート絶縁膜１０７をエッチングし、結晶質シリコンを露出させる。上記高融点メタルとしては、タンタル（Ｔａ）あるいはタングステン（Ｗ）、モリブデン（Ｍｏ）チタン（Ｔｉ）から選ばれた元素、または上記元素を主成分とする合金か、上記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）を用いることができる。また、その他の代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを用いても良い。上記高融点メタルの厚さは、例えば３００〜６００ｎｍである。本実施形態ではタングステン（Ｗ）を用い、厚さを４５０ｎｍとした。
【００５９】
次に、図１（ｆ）に示すように、イオンドーピング法によって、ゲート電極１０８ｎおよび１０８ｐをマスクとして、活性領域にｎ型不純物（リン）１１０を注入する。ドーピングガスとして、フォスフィン（ＰＨ3）を用い、加速電圧を１０〜４０ｋＶ、例えば２０ｋＶ、ドーズ量を１×１０15〜１×１０16ｃｍ-2、例えば６×１０15ｃｍ-2とする。この工程により、後のｎチャネル型ＴＦＴの活性領域１０４ｎと後のｐチャネル型ＴＦＴの活性領域１０４ｐとにおいて、共にゲート電極１０８ｎ、１０８ｐに覆われていない領域は、高濃度にリン１１０が注入された領域１１１となる。後のｎチャネル型ＴＦＴの活性領域１０４ｎにおいては、この高濃度にリンが注入された領域１１１は、後のソース／ドレイン領域１１２となり、ゲート電極１０８ｎにマスクされリン１１０が注入されない領域は、後にチャネル領域１１３ｎとなる。この工程で、後のｐチャネル型ＴＦＴの活性領域１０４ｐにも同様にリンを注入する理由は、高濃度に注入されたリンをゲッタリング元素として利用し、後の第２の加熱処理工程でソース及びドレイン領域へとゲッタリングを行うためである。
【００６０】
次に、図２（ａ）に示すように、後のｎチャネル型ＴＦＴの活性領域１０４ｎ全体を覆うようにフォトレジストによるドーピングマスク１１４を設ける。この状態で、イオンドーピング法によって、レジストマスク１１４と後のｐチャネル型ＴＦＴのゲート電極１０８ｐをマスクとして、ｐチャネル型ＴＦＴの活性領域１０４ｐにｐ型を付与する不純物（ホウ素）１１５を注入する。ドーピングガスとして、ジボラン（Ｂ2Ｈ6）を用い、加速電圧を１０ｋＶ〜４０ｋＶ、例えば２５ｋＶとし、ドーズ量は５×１０15〜２×１０16ｃｍ-2、例えば１×１０16ｃｍ-2とする。この工程により、高濃度にホウ素１１５が注入された領域は、所謂カウンタードーピングにより、ｎ型からｐ型に極性が反転し、後のｐチャネル型ＴＦＴのソース／ドレイン領域１１６となる。一方、ゲート電極１０８ｐにマスクされて不純物が注入されない領域は、後のｐチャネル型ＴＦＴのチャネル領域１１３ｐとなる。この工程において、後のｎチャネル型ＴＦＴの活性領域１０４ｎは全面がマスク１１４で覆われているため、ホウ素１１５は全くドーピングされない。したがって、後のｎチャネル型ＴＦＴのソース／ドレイン領域１１２が作成される。
【００６１】
上述したように、ドーピングが不要な領域を選択的にフォトレジストで覆うことによって、ドーピングが必要とされる領域に選択的にドーピングを行うことができるので、１枚の基板上にｎ型の不純物領域１１２とｐ型の不純物領域１１６とを形成できる。なお、本実施形態では、半導体層にｐ型不純物元素よりもｎ型不純物元素を先に添加したが、添加の順序はこれに限定されることはない。
【００６２】
次いで、レジストマスク１１４を除去した後、層間絶縁膜として、Ｐ（リン）を含んだ酸化ケイ素膜ＰＳＧを４００〜１５００ｎｍ（好ましくは６００〜１０００ｎｍ）の厚さで形成する。本実施形態では、膜厚８００ｎｍのＰＳＧ膜１１７を形成した。ＰＳＧ膜に含まれるＰの濃度は１重量％以上が好ましい。本実施形態では３重量％とした。ＰＳＧ膜は、例えば、常圧ＣＶＤ装置を用い、成膜温度４００℃、Ｏ2流量６〜８ＳＬＭ、ＳｉＨ4流量０．８〜１．２ＳＬＭ、ＰＨ3流量１〜３ＳＬＭの成膜条件で形成される。なお、ＰＳＧ膜の成膜条件はこれに限定されるものではない。
【００６３】
ＰＳＧ膜形成後、不活性雰囲気下、例えば窒素雰囲気下で、５２０〜６００℃の温度範囲で３０分から８時間程度、加熱処理を行う（第２の加熱処理工程）。本実施形態では、６００℃で３０分の加熱処理を行った。
【００６４】
この第２の加熱処理工程により、図２（ｃ）に示すように、後のｎチャネル型ＴＦＴの活性領域１０４ｎおよびｐチャネル型ＴＦＴの活性領域１０４ｐのソース・ドレイン領域にドーピングされているリンが、その領域でのニッケルに対する固溶度を高め、チャネル領域に存在しているニッケルを、チャネル領域１１３ｎ、１１３ｐからソース・ドレイン領域１１２、１１６へと、矢印１１８で示される方向に移動させることで、ゲッタリング工程が行われる。さらにＰＳＧ膜中へ矢印１１９で示される方向にニッケルが移動し、最終的に、チャネル領域、ソース領域とチャネル領域との接合部、およびドレイン領域とチャネル領域との接合部におけるＮｉシリサイドは消失し、固溶状態のニッケルの濃度も低減される。その結果、チャネル領域１１３ｎ、１１３ｐのニッケル濃度は、二次イオン質量分析法（ＳＩＭＳ）により測定したところ、５×１０15ａｔｏｍｓ／ｃｍ3程度にまで低減されており、ほぼ測定下限レベルであった。また、ここでチャネル領域中に残留しているニッケルは、シリサイド状態ではなく、格子間ニッケルとして固溶した状態で存在している。また、逆にソース・ドレイン領域とＰＳＧ膜にはニッケルが移動してくるため、ソース・ドレイン領域１１２、１１６におけるニッケル濃度は、１×１０19／ｃｍ3以上となっている。またＰＳＧ膜は、その膜厚方向にゲッタリングしたニッケルの濃度勾配を有している。すなわち、ＰＳＧ膜のニッケルの濃度は、半導体側（底面）よりも表面側（上面）の方が高くなるように濃度勾配を有している。
【００６５】
また、この加熱処理工程で、ｎチャネル型ＴＦＴのソース・ドレイン領域１１２にドーピングされたｎ型不純物（リン）１１０と、ｐチャネル型ＴＦＴのソース・ドレイン領域１１６にドーピングされたｐ型不純物（ホウ素）１１５の活性化も同時に行われる。その結果、ｎチャネル型ＴＦＴのソース・ドレイン領域１１２のシート抵抗値は、４００〜７００Ω／□程度となり、ｐチャネル型ＴＦＴのソース・ドレイン領域１１６のシート抵抗値は、１〜１．５ｋΩ／□程度であった。
【００６６】
次に、ＰＳＧ膜にコンタクトホールを形成して、金属材料、例えば、チタンとアルミニウムの二層膜によってＴＦＴの電極・配線１２０を形成する。チタン膜は、アルミニウムが半導体層に拡散するのを防止する目的のバリア膜として設けられる。最後に、３５０℃、１時間のアニールを行い、図２（ｄ）に示すｎチャネル型ＴＦＴ１２１とｐチャネル型ＴＦＴ１２２とを完成させる。必要に応じて、ＴＦＴを保護する目的で、それぞれのＴＦＴ上に窒化シリコン膜などからなる保護膜を設けてもよい。
【００６７】
上記製造方法にしたがって作製されたＴＦＴの電界効果移動度は、ｎチャネル型ＴＦＴ１２１で２５０〜３００ｃｍ2／Ｖｓ、ｐチャネル型ＴＦＴ１２２で１２０〜１５０ｃｍ2／Ｖｓと高く、閾値電圧はｎ型ＴＦＴ１２１で１Ｖ程度、ｐ型ＴＦＴ１２２で−１．５Ｖ程度と非常に良好な特性を示す。また、従来例で頻繁に見られたＴＦＴオフ動作時のリーク電流の異常な増大が全く無く、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られなかった。また、本実施形態で作製したｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に構成したＣＭＯＳ構造回路で、インバーターチェーンやリングオシレーター等の回路を形成した場合、従来のものと比べて非常に信頼性が高く、安定した回路特性を示した。
【００６８】
（実施形態２）
以下、図３および図４を参照しながら、実施形態２の半導体装置およびその製造方法を説明する。図３および図４において、図１および図２と同じ作用を有する構成要素については同様の参照番号を付し、その説明を省略する。
【００６９】
実施形態２の半導体装置は、ゲッタリング元素を含む層間絶縁膜２１７としてＢＳＰＧ膜を用いたことにおいて実施形態１の半導体装置と異なる。また、実施形態２の半導体装置の製造方法は、層間絶縁膜２１７の製造工程以外は、実施形態１の半導体装置の製造方法と同じである。
【００７０】
層間絶縁膜２１７は下記のようにして形成される。
【００７１】
図４（ｂ）に示すように、レジストマスク１１４を除去した後、層間絶縁膜としてＰおよびＢを含んだ酸化シリコン膜ＢＰＳＧ(Ｂｏｒｏｎ ｄｏｐｅｄ  ＰＳＧ)を４００〜１５００ｎｍ（好ましくは６００〜１０００ｎｍ）の厚さで形成する。本実施形態では、Ｐの濃度が３重量％、Ｂの濃度が３.５重量％で、膜厚８００ｎｍのＢＰＳＧ膜２１７を形成した。ＢＰＳＧ膜２１７は、常圧ＣＶＤ装置を用い、例えば成膜温度４００℃、Ｏ2流量６〜８ＳＬＭ、ＳｉＨ4流量０．８〜１．２ＳＬＭ、ＰＨ3流量１〜３ＳＬＭ、Ｂ2Ｈ6流量１．９〜４ＳＬＭの成膜条件で形成した。
【００７２】
層間絶縁膜２１７をＢＰＳＧで形成した場合も実施形態１と同様に、図４（ｃ）に示すように、ソース・ドレイン領域にドーピングされているリンが、その領域でのニッケルに対する固溶度を高め、チャネル領域に存在しているニッケルを、チャネル領域１１３ｎ、１１３ｐからソース・ドレイン領域１１２、１１６へと、矢印１１８で示される方向に移動させることで、ゲッタリング工程が行われる。さらにＢＰＳＧ膜中へ矢印１１９で示される方向にニッケルが移動し、最終的に、チャネル領域、ソース領域とチャネル領域との接合部、およびドレイン領域とチャネル領域との接合部におけるＮｉシリサイドは消失し、固溶状態のニッケルの濃度も低減される。
【００７３】
その結果、チャネル領域１１３ｎ、１１３ｐのニッケル濃度は実施形態１と同じで、ほぼ測定下限レベルであった。逆にソース・ドレイン領域とＢＰＳＧ膜にはニッケルが移動する。ソース・ドレイン領域１１２、１１６におけるニッケル濃度は、実施形態１と同じであった。
【００７４】
実施形態２のように層間絶縁膜をＢＰＳＧで形成した場合、層間絶縁膜をＰＳＧで形成する場合に比べて第２の加熱処理（図４（ｃ）参照）後にクラックが発生しにくいという効果がある。
【００７５】
実施形態２の半導体装置のＴＦＴは、実施形態１の半導体装置のＴＦＴと同じ電界効果移動度を示した。また、実施形態１の半導体装置と同様に、従来例で頻繁に見られたＴＦＴオフ動作時のリーク電流の異常な増大が全く無く、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られなかった。また、実施形態２で作製したｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に構成したＣＭＯＳ構造回路で、インバーターチェーンやリングオシレーター等の回路を形成した場合、従来のものと比べて非常に信頼性が高く、安定した回路特性を示した。
【産業上の利用可能性】
【００７６】
本発明は、例えば、アクティブマトリクス型の液晶表示装置、有機ＥＬ表示装置、密着型イメージセンサまたは３次元ＩＣなど、様々なデバイスに利用できる。
【図面の簡単な説明】
【００７７】
【図１】（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）および（ｆ）は、本発明による実施形態１の半導体装置およびその製造方法を説明するための図である。
【図２】（ａ）、（ｂ）、（ｃ）、および（ｄ）は、本発明による実施形態１の半導体装置およびその製造方法を説明するための図である。
【図３】（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）および（ｆ）は、本発明による実施形態２の半導体装置およびその製造方法を説明するための図である。
【図４】（ａ）、（ｂ）、（ｃ）、および（ｄ）は、本発明による実施形態２の半導体装置およびその製造方法を説明するための図である。
【符号の説明】
【００７８】
１０１    ガラス基板
１０２    窒化シリコン膜
１０３    酸化シリコン膜
１０４    非晶質シリコン膜
１０４ａ    結晶質シリコン膜
１０４ｂ    結晶性を向上させた結晶質シリコン膜
１０４ｎ    ｎチャネル型活性領域
１０４ｐ    ｐチャネル型活性領域
１０５    触媒元素含有層
１０６    レーザ光
１０７    ゲート絶縁膜
１０８ｎ    ゲート電極
１０８ｐ    ゲート電極
１０９    レジストマスク
１１０    リン
１１１    リンが注入された領域
１１２    ｎチャネル型ＴＦＴのソース／ドレイン領域
１１３ｎ    ｎチャネル型ＴＦＴのチャネル領域
１１３ｐ    ｐチャネル型ＴＦＴのチャネル領域
１１４    ドーピングマスク
１１５    ホウ素
１１６    ｐチャネル型ＴＦＴのソース／ドレイン領域
１１７    ＰＳＧ膜（層間絶縁膜）
２１７    ＢＰＳＧ膜（層間絶縁膜）
１１８    ソース／ドレイン領域へのニッケル移動方向
１１９    層間絶縁膜へのニッケル移動方向
１２０    電極・配線
１２１    ｎチャネル型ＴＦＴ
１２２    ｐチャネル型ＴＦＴ
【図１】
2005093626.tif 000003
【図２】
2005093626.tif 000004
【図３】
2005093626.tif 000005
【図４】
2005093626.tif 000006