(57)【要約】【課題】効率的な定電流を発生する。【解決手段】抵抗Ｒと、ゲートドレイン短絡のトランジスタＱ０の直列接続により、抵抗Ｒに流れる電流ＩＡを決定する。さらに、トランジスタＱ１２、Ｑ１３、Ｑ１４および抵抗Ｒ２の直列接続により、電流Ｉ２を決定する。そして、抵抗Ｒ１の下から電流Ｉ２を引き抜くことにより、トランジスタＱ０に流れる電流Ｉ１をＩ１＝ＩＡ−Ｉ２とする。特に、電流Ｉ２は、電源電圧ＶＤＤが３つのトランジスタＱ１２、Ｑ１３、Ｑ１４のゲートソース間電圧降下Ｖｔをあわせた３Ｖｔ以上で流れ始めるため、電源電圧が３Ｖｔ以下では電流Ｉ２が流れず、電源電圧ＶＤＤが比較的低いときに電流を十分出力でき、かつ電源電圧ＶＤＤが高いときに出力する定電流が必要以上高くならないように制御できる。【選択図】図３
2005057972.tif 000002
【特許請求の範囲】
【請求項１】
インバータを複数リング状に接続して形成され、クロック信号を発生するリングオシレータに利用される定電流回路であって、
各インバータの定電流源を、電源電圧に対し、低電圧側で傾きが大きく、高電圧側で傾きが小さく、変化する特性とすることを特徴とする定電流回路。
【請求項２】
請求項１に記載のリングオシレータであって、
電源とグランドの間に配置された、抵抗とダイオード接続されたトランジスタの直列接続からなる第１電流経路と、
電源とグランドの間に配置された、少なくとも２つのダイオード接続されたトランジスタの直列接続と、上記第１電流経路の抵抗の抵抗値より小さい抵抗との直列接続からなる第２電流経路と、
を有し、
前記第１電流経路の抵抗とトランジスタの接続点から第２電流経路の電流を引き抜くように形成され、
電源電圧が低く、第１電流経路のみに電流が流れているときには、第１電流経路の電流を出力し、電源電圧が高く第２電流経路にも電流が流れているときには、第１電流経路から第２電流経路の電流を差し引いた電流を出力する定電流回路。
【請求項３】
請求項１または２に記載の定電流回路を利用したリングオシレータから出力されるクロックを利用して昇圧動作を行うチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ回路などに利用されるリングオシレータのインバータの電流源に好適な定電流回路に関する。
【背景技術】
【０００２】
従来より、コンデンサへの充電を制御して、昇圧を行うチャージポンプが知られており、不揮発性メモリなどの消去を行うための高電圧発生に利用されている。
【０００３】
例えば、図１に示すＣＭＯＳを利用したチャージポンプでは、入力側の電源電圧ＶＤＤには、Ｎチャンネルトランジスタ（ＭＯＳ）１０のソースが接続され、このＮチャンネルトランジスタ１０のドレインには、他端からパルス電圧が供給されるシフトコンデンサ１２が接続される。また、Ｎチャンネルトランジスタ１０のドレインにはＰチャンネルトランジスタ（ＭＯＳ）１４のドレインが接続され、このＰチャンネルトランジスタ１４のソースには電圧保持用のコンデンサ１６が接続されるとともに、出力端１８が接続されている。
【０００４】
そして、トランジスタ１０と、トランジスタ１４のゲートには、同一のパルス信号が供給されている。
【０００５】
このような回路において、トランジスタ１０がオンし、トランジスタ１４がオフすることによって、電圧ＶＤＤがシフト用コンデンサ１２に保持され、トランジスタ１０がオフし、ＰＭＯＳ１４がオンした状態で、パルス電圧により例えば電圧ＶＤＤだけシフト用コンデンサの電圧をシフトすることで、保持用コンデンサ１６に２ＶＤＤの電圧ＶＤＤが保持され、これが出力される。
【０００６】
このようなチャージポンプにおいては、出力電圧を計測し、その出力電圧値に応じて供給するクロックの周波数などを調整して、電流を節約していた。
【０００７】
なお、チャージポンプの例は、例えば特許文献１に示されている。
【０００８】
【特許文献１】特開平７−２９８６０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、揮発メモリ等への書き換えを行うための高電圧を発生するチャージポンプ（昇圧回路）において、電源電圧変化に対してチャージポンプの動作クロックが一定の場合、消費電流及び出力電流はほぼ電源電圧に比例して増大する。そして、チャージポンプの出力電流が電源電圧に比例するために、保証される最小の電源電圧で十分書き換えに必要な出力電流が確保できるように設計をおこなっていた。しかし、不揮発メモリの書き換えで必要とされる電流は電源電圧が高い領域ではあまり変化がないので、電源電圧が高いところでは無駄に大きな電流が出力され、大きな電源電流を消費していた。
【００１０】
本発明は、チャージポンプにおいて、消費電力を減少することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、インバータを複数リング状に接続して形成され、クロック信号を発生するリングオシレータに利用される定電流回路であって、各インバータの定電流源を、電源電圧に対し、低電圧側で傾きが大きく、高電圧側で傾きが小さく、変化する特性とすることを特徴とする。
【００１２】
また、電源とグランドの間に配置された、抵抗とダイオード接続されたトランジスタの直列接続からなる第１電流経路と、電源とグランドの間に配置された、少なくとも２つのダイオード接続されたトランジスタの直列接続と、上記第１電流経路の抵抗の抵抗値より小さい抵抗との直列接続からなる第２電流経路と、を有し、前記第１電流経路の抵抗とトランジスタの接続点から第２電流経路の電流を引き抜くように形成され、電源電圧が低く、第１電流経路のみに電流が流れているときには、第１電流経路の電流を出力し、電源電圧が高く第２電流経路にも電流が流れているときには、第１電流経路から第２電流経路の電流を差し引いた電流を出力することが好適である。
【００１３】
また、本発明は、上述した定電流回路を利用したリングオシレータから出力されるクロックを利用して昇圧動作を行うチャージポンプ回路に関する。
【発明の効果】
【００１４】
本発明によれば、リングオシレータを構成する各インバータの定電流源を、電源電圧に対し、低電圧側で傾きが大きく、高電圧側で傾きが小さく、変化する特性とする。これによって、比較的低電圧では、電源電圧に応じた定電流を増加させることができ、比較的低い電源電圧において、チャージポンプ回路を動作可能とすることができる。一方、高電圧側において、電源電圧が上昇しても定電流源の電流量は変化が少ない。定電流源の電流量が一定であれば、リングオシレータの発振周波数は、電源電圧に反比例する。従って、昇圧回路の出力電流は、電源電圧の上昇による変化が少なくなり、電源電圧が高いところでは無駄に大きな電流が出力され、大きな電源電流を消費してしまうことを防止することができる。
【発明を実施するための最良の形態】
【００１５】
以下、実施形態の構成例について、図面に基づいて説明する。
【００１６】
図２には、リングオシレータの構成が示されている。この例では、３つのインバータＩ１、Ｉ２、Ｉ３がリング状に直列に接続され、各インバータＩ１、Ｉ２、Ｉ３の出力には、他端がグランドに接続されたコンデンサＣ１、Ｃ２、Ｃ３がそれぞれ接続されている。そして、インバータＣ３の出力がクロック出力となっており、このクロックがチャージポンプ回路に供給されている。
【００１７】
また、所定の設定電流Ｉ１が流れるゲートドレイン間がショートされたＮチャンネルトランジスタ（ＮＭＯＳ）Ｑ０のゲートには、ソースがグランドに接続されたＮチャンネルトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４のゲートが接続され、これらのトランジスタがすべて電流Ｉ１を流す。トランジスタＱ２、Ｑ３、Ｑ４は、インバータＩ１、Ｉ２、Ｉ３の動作電流を決定する。また、トランジスタＱ１のドレインには、ゲートドレイン間が短絡されたＰチャンネルトランジスタＱ５のドレインが接続され、このトランジスタＱ５のソースは電源に接続されている。そこで、このトランジスタＱ５には、電流Ｉ１が流れる。そして、このトランジスタＱ５のゲートには、ソースが電源に接続されたＰチャンネルトランジスタ（ＰＭＯＳ）Ｑ６、Ｑ７、Ｑ８のゲートが接続されており、これらトランジスタＱ６、Ｑ７、Ｑ８からの電流がインバータＩ１、Ｉ２、Ｉ３に供給されるようになっている。
【００１８】
このような回路によって、所定のクロックが得られるが、このクロックは、トランジスタＱ０に流れる設定電流Ｉ１の影響を受ける。
【００１９】
図３には、設定電流Ｉ１を決定する回路が示されている。トランジスタＱ０のドレインは、抵抗Ｒを介し電源に接続されている。従って、この電源電圧をＶＤＤとすると、電流ＩＡは、ＩＡ＝（ＶＤＤ−Ｖｔ）／Ｒ１となる。なお、ＶｔはトランジスタＱ０の電圧降下（ゲート・ソース間電圧）、Ｒ１は抵抗Ｒ１の抵抗値である。
【００２０】
ここで、この回路では、抵抗Ｒ１とトランジスタＱ０の接続点に、他端がグランドに接続されたＮチャンネルトランジスタＱ９のドレインが接続されている。従って、このトランジスタＱ９に電流が流れると、その電流は、抵抗Ｒ１には流れるが、トランジスタＱ０には流れないことになる。
【００２１】
トランジスタＱ１０のゲートには、ソースがグランドに接続され、ゲートドレイン間が短絡されたＮチャンネルトランジスタＱ１０のゲートが接続され、トランジスタＱ１０のドレインはソースが電源に接続されたＰチャンネルトランジスタＱ１１のドレインが接続されている。このトランジスタＱ１１のゲートには、ソースが電源に接続されゲートドレイン間が短絡されたＰチャンネルトランジスタＱ１２のゲートが接続され、このトランジスタＱ１２のドレインは、２つのゲートドレイン間が短絡されたＰチャンネルトランジスタＱ１３、Ｑ１４、抵抗Ｒ２を介し、グランドに接続されている。
【００２２】
従って、トランジスタＱ１２、Ｑ１３、Ｑ１４および抵抗Ｒ２には、Ｉ２＝（ＶＤＤ−３Ｖｔ）／Ｒ２で決定される電流Ｉ２が流れる。なお、ＶｔはトランジスタＱ１２、Ｑ１３、Ｑ１４の電圧降下（ゲート・ソース間電圧）、Ｒ２は抵抗Ｒ２の抵抗値である。そして、本例では、Ｒ２＝Ｒ１・（３／４）に設定してある。そこで、Ｉ２＝（ＶＤＤ−３Ｖｔ）／Ｒ１・（３／４）となる。
【００２３】
そして、このＩ２がトランジスタＱ１１、Ｑ１０、Ｑ９に流れることになる。従って、トランジスタＱ０に流れる電流をＩ１とした場合、Ｉ１＝ＩＡ−Ｉ２となり、リングオシレータの各インバータＩ１、Ｉ２、Ｉ３の電流が電流Ｉ２の影響も受けることになる。
【００２４】
ここで、図４に電源電圧ＶＤＤと電流ＩＡ、Ｉ１、Ｉ２の関係を示す。このように、電流ＩＡは、電源電圧がＶｔ以上で発生し、電流Ｉ２は電源電圧ＶＤＤが３Ｖｔ以上で発生する。そして、電流ＩＡと、Ｉ２では電源電圧ＶＤＤに対する傾きが異なっている。従って、電源電圧ＶＤＤがＶｔ〜３Ｖｔの間は、Ｉ１＝ＩＡ＝（ＶＤＤ−Ｖｔ）／Ｒ１、電源電圧ＶＤＤが３Ｖｔ以上では、Ｉ１＝ＩＡ−Ｉ２となり、傾きが小さくなる。
【００２５】
インバータＩ１、Ｉ２、Ｉ３の出力が遷移するまでインバータ間のノードをチャージするとき、チャージされる電荷量はインバータしきい値（電源電圧に比例）×ノード容量である。よって電流源が一定であればリングオシレータの発振周波数は電源電圧に反比例する。本実施形態では、定電流源の電流は高電圧側においても若干上昇するが、高電圧側においては一定にしてもよい。
【００２６】
昇圧回路における１クロック当たりの出力電流はほぼ電源電圧に比例するので、この回路で生成した電源電圧にほぼ反比例するクロックを供給することで、出力電流はほぼ一定になる。従って、電源電圧が高いところで、昇圧回路から無駄に大きな電流が出力され、大きな電源電流を消費してしまうことを防止することができる。
【００２７】
このように、本実施形態では、電流源が図４に示すように電源電圧ＶＤＤに対し当初大きな傾きで立ち上がり、その後傾きが小さくなる。従って、電源電圧が比較的低いときにも、チャージポンプの能力を維持することができ、かつ電源電圧が高いときに消費電力を抑えることができ、チャージポンプの効率的な動作を可能とする。
【００２８】
なお、上述の例では、抵抗Ｒ２を抵抗Ｒ１の抵抗値に設定し、抵抗Ｒ２には３つのトランジスタを直列接続したが、抵抗値の設定は各種変更可能であり、またトランジスタの数も変更してもよい。これによって、各種の特性が可能になる。さらに、電流Ｉ２を生成するのと同様の回路を別に設け、この回路の特性を調整することで、全体としての回路特性をさらに任意に変更できる。
【図面の簡単な説明】
【００２９】
【図１】チャージポンプ回路の構成を示す図である。
【図２】リングオシレータを構成を示す図である。
【図３】定電流回路の構成を示す図である。
【図４】電源電圧と定電流の関係を示す図である。
【符号の説明】
【００３０】
Ｑ０〜Ｑ１４  トランジスタ、Ｃ１〜Ｃ３  コンデンサ、Ｒ１，Ｒ２  抵抗。
【図１】
2005057972.tif 000003
【図２】
2005057972.tif 000004
【図３】
2005057972.tif 000005
【図４】
2005057972.tif 000006