(57)【要約】【課題】  残渣を発生させることなくレジスト膜を除去することにより、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供する。【解決手段】  半導体装置の製造方法は、シリコン基板１０上に形成された低誘電率膜１２の上に、レジストパターン１６を形成する工程と、レジスト溶剤を用いて、レジストパターン１６を除去する工程とを備える。【選択図】  図１
2005150444.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された低誘電率膜の上に、レジストパターンを形成する工程と、
レジスト溶剤を用いて、前記レジストパターンを除去する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記レジストパターンを形成する工程よりも前に、前記低誘電率膜の上に反射防止膜を形成する工程と、
前記レジストパターンを除去する工程の後に、アッシングによって前記反射防止膜を除去する工程とをさらに備え、
前記レジストパターンを形成する工程は、前記反射防止膜の上に前記レジストパターンを形成する工程であることを特徴とする請求項１に半導体装置の製造方法。
【請求項３】
前記アッシングは、Ｏ2 、Ｈ2 、Ｈ2Ｏ 、Ｎ2 若しくはＨｅよりなるガス、又はＯ2 、Ｈ2 、Ｈ2Ｏ 、Ｎ2 若しくはＨｅよりなるガスのうち２種類以上のガスが組み合わされてなる混合ガスを用いて行なわれることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記低誘電率膜は、炭素を含有するシリコン酸化膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記レジスト溶剤は、第４級アンモニウム塩を含んでいることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
基板上に低誘電率膜を形成する工程と、
前記低誘電率膜の上に、第１のレジストパターンを形成する工程と、
前記低誘電率膜に対して、前記第１のレジストパターンをマスクにエッチングを行なって、前記第１の低誘電率膜に下層配線溝を形成する工程と、
前記下層配線溝を形成した後に、レジスト溶剤を用いて前記第１のレジストパターンを除去する工程と、
前記下層配線溝に第１の導電膜を埋め込むことにより下層配線を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項７】
前記第１のレジストパターンを形成する工程の前に、前記低誘電率膜の上に第１の反射防止膜を形成する工程と、
前記第１のレジストパターンを除去する工程の後に、アッシングによって前記第１の反射防止膜を除去する工程とをさらに備え、
前記第１のレジストパターンを形成する工程は、前記第１の反射防止膜の上に前記第１のレジストパターンを形成する工程であることを特徴とする請求項６に半導体装置の製造方法。
【請求項８】
前記下層配線及び前記低誘電率膜の上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に、第２のレジストパターンを形成する工程と、
前記層間絶縁膜に対して、前記第２のレジストパターンをマスクにエッチングを行なって、前記層間絶縁膜に配線接続孔を形成する工程と、
前記配線接続孔を形成した後に、レジスト溶剤を用いて前記第２のレジストパターンを除去する工程と、
前記配線接続孔に第２の導電膜を埋め込むことにより少なくとも配線プラグを形成する工程とをさらに備えることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
前記第２のレジストパターンを形成する工程の前に、前記層間絶縁膜の上に第２の反射防止膜を形成する工程と、
前記第２のレジストパターンを除去する工程の後に、アッシングによって前記第２の反射防止膜を除去する工程とをさらに備え、
前記第２のレジストパターンを形成する工程は、前記第２の反射防止膜の上に前記第２のレジストパターンを形成する工程であることを特徴とする請求項８に半導体装置の製造方法。
【請求項１０】
基板上に形成された下層配線の上に、低誘電率膜を形成する工程と、
前記低誘電率膜の上に、第１のレジストパターンを形成する工程と、
前記低誘電率膜に対して、前記第１のレジストパターンをマスクにエッチングを行なって前記低誘電率膜に配線接続孔を形成する工程と、
前記配線接続孔を形成した後に、レジスト溶剤を用いて前記第１のレジストパターンを除去する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１１】
前記第１のレジストパターンを形成する工程の前に、前記低誘電率膜の上に第１の反射防止膜を形成する工程と、
前記第１のレジストパターンを除去する工程の後に、アッシングによって前記第１の反射防止膜を除去する工程とをさらに備え、
前記第１のレジストパターンを形成する工程は、前記第１の反射防止膜の上に前記第１のレジストパターンを形成する工程であることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１のレジストパターンを除去した後に、前記低誘電率膜の上に前記第２のレジストパターンを形成する工程と、
前記低誘電率膜に対して、前記第２のレジストパターンをマスクにエッチングを行なって前記低誘電率膜に上層配線溝を形成する工程と、
前記上層配線溝を形成した後に、レジスト溶剤を用いて前記第２のレジストパターンを除去する工程と、
前記配線接続孔及び前記上層配線溝に導電膜を埋め込むことにより配線プラグ及び上層配線を形成する工程をさらに備えることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１３】
前記第２のレジストパターンを形成する工程の前に、前記低誘電率膜の上に第２の反射防止膜を形成する工程と、
前記第２のレジストパターンを除去する工程の後に、アッシングによって前記第２の反射防止膜を除去する工程とをさらに備え、
前記第２のレジストパターンを形成する工程は、前記第２の反射防止膜の上に前記第２のレジストパターンを形成する工程であることを特徴とする請求項１２に半導体装置の製造方法。
【請求項１４】
前記第１のレジストパターンを形成する工程は、レジスト溶剤を用いて前記第１のレジストパターンを除去した後に、前記第１のレジストパターンを再生する工程を含むことを特徴とする請求項６又は１０に記載の半導体装置の製造方法。
【請求項１５】
前記第２のレジストパターンを形成する工程は、レジスト溶剤を用いて前記第２のレジストパターンを除去した後に、前記第２のレジストパターンを再生する工程を含むことを特徴とする請求項８又は１２に記載の半導体装置の製造方法。
【請求項１６】
前記低誘電率膜は、炭素を含有するシリコン酸化膜であることを特徴とする請求項６又は１０に記載の半導体装置の製造方法。
【請求項１７】
前記レジスト溶剤は、第４級アンモニウム塩を含んでいることを特徴とする請求項６、８、１０、１２、１４又は１５に記載の半導体装置の製造方法。
【請求項１８】
前記アッシングは、Ｏ2 、Ｈ2 、Ｈ2Ｏ 、Ｎ2 若しくはＨｅよりなるガス、又はＯ2 、Ｈ2 、Ｈ2Ｏ 、Ｎ2 若しくはＨｅよりなるガスのうち２種類以上のガスが組み合わされてなる混合ガスを用いて行なわれることを特徴とする請求項７、９、１１又は１３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、特に、レジストを除去する際に残渣の発生を抑える方法に関する。
【背景技術】
【０００２】
半導体集積回路の微細化及び高集積化に伴って、配線間隔が狭小化することにより、配線の抵抗及び容量の増加によるＲＣ遅延が無視できない状況になってきている。このため、半導体集積回路の微細化を進める上で、配線間に生じる電気寄生容量を低減することが必要とされている。配線間の電気寄生容量を低減させるためには、配線材の比抵抗又は層間絶縁膜の比誘電率を低減させることが必要である。
【０００３】
０．１３μｍデバイスの配線については、配線材の比抵抗を低減させるために、Ａｌ配線からダマシン法を用いて形成するＣｕ配線への変更がなされると共に、比誘電率を低減させるために、シリコン酸化膜（比誘電率：４．２）からフッ素含有のシリコン酸化膜（比誘電率：３．７）への変更がなされてきた。
【０００４】
また、次世代である９０ｎｍデバイス以降では、フッ素含有シリコン酸化膜よりも比誘電率の小さい絶縁膜（以下、ｌｏｗ−ｋ膜という）が必要であり、ｌｏｗ−ｋ膜として、炭素含有のシリコン酸化膜（シリコン酸化膜中のシリコンの終端をアルキル基（例えば−ＣＨ3 基）で置換すると共に、シリコン酸化膜を低密度化及び多孔質化することにより比誘電率を低減させた膜）及び塗布系有機ポリマー等が検討されている。
【０００５】
このような半導体集積回路装置の製造方法において、回路パターンを形成する際にリソグラフィー技術が用いられることは周知のとおりである。リソグラフィー技術を用いる工程において重要な部材となるレジストは、まず、露光及び現像によってパターンが形成された後、レジストの下地となる絶縁膜に対するエッチングの際にエッチングマスクとして使用されて、エッチング後に除去される。
【０００６】
ここで、レジストを除去する方法としては、例えば特許文献１に記載されているように酸素ガスよりなるプラズマ又は酸素ガスを主成分とするプラズマを用いたアッシングによってレジストを除去する方法が一般である（例えば、特許文献１参照）。
【０００７】
リソグラフィー技術を用いる工程においては、レジストパターンのずれが設計許容範囲外であれば、レジストパターンを除去した後、レジストパターンを再度形成するレジスト再生工程を経る場合がある。このようなレジスト再生工程におけるレジストを除去する方法は、前記と同様に、酸素ガス等よりなるプラズマを用いたアッシングを行なった後、必要に応じてポリマー洗浄又は水洗を行なう。
【０００８】
以下に、従来のレジスト再生方法に係る半導体装置の製造方法について、図５(a)〜(e)を参照しながら説明する。
【０００９】
図５(a)〜(e)は、０．１３μｍデバイスにおいて使用されているダマシン法を用いた配線パターンの形成からレジスト再生までの一連の工程を示す工程断面図である。
【００１０】
まず、図５(a)に示すように、シリコン基板１００の上に、例えばシリコン酸化膜よりなる第１の層間絶縁膜１０１を堆積する。次に、第１の層間絶縁膜１０１の上に、例えばフッ素含有のシリコン酸化膜よりなる第２の層間絶縁膜１０２を堆積する。
【００１１】
次に、図５(b)に示すように、第２の層間絶縁膜１０２の上に反射防止膜１０３を塗布した後、配線パターンの形成に必要なレジスト１０４を塗布する。尚、反射防止膜としてＣＶＤ法により堆積する酸窒化酸化膜を用いてもよいが、酸窒化酸化膜はレジストとの密着性が悪いので、酸窒化酸化膜とレジストとの接着処理を行なう必要がある。
【００１２】
次に、図５(c)に示すように、リソグラフィー（露光及び現像）により配線パターン１０５を形成する。
【００１３】
次に、図５(d)に示すように、配線パターン１０５のずれが設計許容範囲外であれば、酸素ガスよりなるプラズマを用いたアッシングにより、反射防止膜１０３とレジスト１０４よりなる配線パターン１０５とを除去する。このときのアッシングはアッシングレートを上昇させるためにＲＦバイアスを使用している。
【００１４】
次に、図５(e)に示すように、必要に応じてポリマー洗浄又は水洗を行って、配線パターン１０５を形成する前の状態（図５(e)又は図５(a)）とした後、前記図５(a)〜(c)に示した工程を再度行なうことにより、配線パターン１０５を再度形成する。
【００１５】
このようにして、０．１３μｍデバイスにおいてレジスト再生が行なわれている。
【００１６】
しかしながら、層間絶縁膜としてｌｏｗ−ｋ膜を用いる９０ｎｍデバイスにおいては、前記０．１３μｍデバイスの場合とは異なり、ＲＦバイアスを使用したプラズマアッシングを行なうことはできない。これは、ｌｏｗ−ｋ膜を用いた９０ｎｍデバイスにおいてＲＦバイアスを使用したプラズマアッシングを行なうと、ｌｏｗ−ｋ膜の実効誘電率が上昇するからである。このため、層間絶縁膜としてｌｏｗ−ｋ膜を用いた９０ｎｍデバイスにおいては、ＲＦバイアスを使用しない反応性イオンエッチング（Reactive Ion Etching, RIE）を行なうのが一般的である。
【００１７】
以下に、層間絶縁膜としてｌｏｗ−ｋ膜を用いた９０ｎｍデバイスに用いる従来の半導体装置の製造方法について、図６(a)〜(e)を参照しながら説明する。
【００１８】
まず、図６(a)に示すように、シリコン基板２００の上に、例えばシリコン酸化膜よりなる第１の層間絶縁膜２０１を堆積する。次に、第１の層間絶縁膜２０１の上に、例えば炭素含有のシリコン酸化膜よりなる第２の層間絶縁膜２０２を堆積する。
【００１９】
次に、図６(b)に示すように、第２の層間絶縁膜２０２の上に反射防止膜２０３を塗布した後、配線パターンの形成に必要なレジスト２０４を塗布する。
【００２０】
次に、図６(c)に示すように、リソグラフィー（露光及び現像）により配線パターン２０５を形成する。
【００２１】
次に、図６(d)に示すように、形成された配線パターン２０５の合わせずれが設計許容範囲外であれば、反射防止膜２０３とレジスト２０４よりなる配線パターン２０５とを除去するために、酸素ガスよりなるプラズマを用いたアッシングを行なった後、必要に応じて、ポリマー洗浄又は水洗を行なって再度配線パターン２０５を形成するまでの工程を繰り返す。
【特許文献１】特開２００３−０５９９７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
前述の通り、層間絶縁膜としてｌｏｗ−ｋ膜を用いた９０ｎｍデバイスに用いる従来の半導体装置の製造方法において、図６(d)に示すように、配線パターン２０５を除去する際、プラズマアッシングの際に除去された例えば反射防止膜２０３を構成する酸窒化膜等のポリマーが配線パターン２０５の側壁に付着し、該配線パターン２０５の側壁に付着したポリマーと配線パターン２０５を構成するレジストとの反応生成物２０６（フェンス）が形成される。
【００２３】
すなわち、プラズマアッシングにおいて、配線パターン２０５が有する段差のためにオーバーアッシングを通常行なうが、その際、オーバーアッシングにより除去されるポリマーが配線パターン２０５の側壁に付着する。また、配線パターン２０５の側壁に付着するポリマーの一部は、オーバーアッシングの際に配線パターン２０５と共に取り除かれるが、オーバーアッシングは、第２の層間絶縁膜２０２を構成するｌｏｗ−ｋ膜に対してダメージを与えない範囲で行なうので、配線パターン２０５の側壁にポリマーが付着してしまう。これが原因となって生成される反応生成物２０６は、図６(e)に示すように、プラズマアッシングが終了した後においても完全に除去することが困難であり、反応生成物２０６は残渣となる。
【００２４】
残渣となった反応性生物２０６はフェンスを形成し、このフェンスが原因となってその上に堆積される膜との界面で膜剥れが発生する。
【００２５】
前記に鑑み、本発明の第１の目的は、残渣を発生させることなくレジストを除去することにより、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することである。
【００２６】
また、本発明の第２の目的は、層間絶縁膜として例えばｌｏｗ−ｋ膜等の低誘電率膜を用いる場合に、低誘電率膜の誘電率上昇を抑えながら、残渣を発生させることなくレジストを除去することにより、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００２７】
前記の課題を解決するために、本発明に係る第１の半導体装置の製造方法は、基板上に形成された低誘電率膜の上に、レジストパターンを形成する工程と、レジスト溶剤を用いて、レジストパターンを除去する工程とを備えることを特徴とする。
【００２８】
本発明に係る第１の半導体装置の製造方法によると、レジスト溶剤を用いてレジストパターンを除去するので、残渣の発生を防止することができる。すなわち、従来例のように、アッシングによりレジストパターンを除去する場合には、レジストパターンの下地となる膜の一部がアッシングにより除去されてレジストパターンの側壁に付着して残渣となるが、本発明に係る第１の半導体装置の製造方法では、レジスト溶剤を用いてレジストパターンを除去するため、レジストパターンを除去する際に下地となる膜が除去されることがないと共に、レジストパターンの下地となる膜が後に除去されて付着する対象となるレジストパターン自体が存在しないので、残渣の発生を防止することができる。従って、残渣を発生させることなくレジストパターンを除去することができるため、残渣がフェンス等を形成することにより生じる膜剥がれを防ぐことができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。また、レジストパターンの除去はアッシングを行なうことなくレジスト溶剤を用いて行なうため、アッシングを行なう時間を短縮できるので、レジストパターンの下層に形成されている低誘電率膜に対するダメージを低減することができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【００２９】
本発明に係る第１の半導体装置の製造方法において、レジストパターンを形成する工程よりも前に、低誘電率膜の上に反射防止膜を形成する工程と、レジストパターンを除去する工程の後に、アッシングによって反射防止膜を除去する工程とをさらに備え、レジストパターンを形成する工程は、反射防止膜の上にレジストパターンを形成する工程であることが好ましい。
【００３０】
このようにすると、レジストパターンの下地となる反射防止膜をアッシングにより除去する際には、アッシングにより除去された反射防止膜の一部が付着するレジストパターン自体が除去されるいるので、残渣の発生を防止することができる。従って、残渣を発生させることなくレジストパターンを除去することができるため、残渣がフェンス等を形成することにより生じる膜剥がれを防ぐことができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【００３１】
本発明に係る第１の半導体装置の製造方法において、アッシングは、Ｏ2 、Ｈ2 、Ｈ2Ｏ 、Ｎ2 若しくはＨｅよりなるガス、又はＯ2 、Ｈ2 、Ｈ2Ｏ 、Ｎ2 若しくはＨｅよりなるガスのうち２種類以上のガスが組み合わされてなる混合ガスを用いて行なわれることが好ましい。
【００３２】
本発明に係る第１の半導体装置の製造方法において、低誘電率膜は、炭素を含有するシリコン酸化膜であることが好ましい。
【００３３】
本発明に係る第１の半導体装置の製造方法において、レジスト溶剤は、第４級アンモニウム塩を含んでいることが好ましい。
【００３４】
このようにすると、レジストパターンの除去を効果的に除去することができる。
【００３５】
本発明に係る第２の半導体装置の製造方法は、基板上に低誘電率膜を形成する工程と、低誘電率膜の上に、第１のレジストパターンを形成する工程と、低誘電率膜に対して、第１のレジストパターンをマスクにエッチングを行なって、第１の低誘電率膜に下層配線溝を形成する工程と、下層配線溝を形成した後に、レジスト溶剤を用いて第１のレジストパターンを除去する工程と、下層配線溝に第１の導電膜を埋め込むことにより下層配線を形成する工程とを備えることを特徴とする。
【００３６】
本発明に係る第２の半導体装置の製造方法によると、レジスト溶剤によって、下層配線溝の形成の際に用いた第１のレジストパターンと共にエッチングの際に生じた該第１のレジストパターンの側壁の付着物を除去できるので、残渣の発生を防止することができる。また、第１のレジストパターンの下地となる低誘電率膜等が後に除去される場合であっても、付着する対象となる第１のレジストパターン自体が存在しないので、残渣の発生を防止することができる。従って、残渣を発生させることなく第１のレジストパターンを除去することができるため、残渣がフェンス等を形成することにより生じる膜剥がれを防ぐことができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。また、第１のレジストパターンの除去はアッシングを行なうことなくレジスト溶剤を用いて行なうため、アッシングを行なう時間を短縮できるので、第１のレジストパターンの下層に形成されている低誘電率膜に対するダメージを低減することができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【００３７】
本発明に係る第２の半導体装置の製造方法において、第１のレジストパターンを形成する工程の前に、低誘電率膜の上に第１の反射防止膜を形成する工程と、第１のレジストパターンを除去する工程の後に、アッシングによって第１の反射防止膜を除去する工程とをさらに備え、第１のレジストパターンを形成する工程は、第１の反射防止膜の上に第１のレジストパターンを形成する工程であることが好ましい。
【００３８】
このようにすると、第１のレジストパターンの下地となる第１の反射防止膜をアッシングにより除去する際には、アッシングにより除去された第１の反射防止膜の一部が付着する第１のレジストパターン自体が除去されているので、残渣の発生を防止することができる。従って、残渣を発生させることなく第１のレジストパターンを除去することができるため、残渣がフェンス等を形成することにより生じる膜剥がれを防ぐことができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【００３９】
本発明に係る第２の半導体装置の製造方法において、下層配線及び低誘電率膜の上に、層間絶縁膜を形成する工程と、層間絶縁膜の上に、第２のレジストパターンを形成する工程と、層間絶縁膜に対して、第２のレジストパターンをマスクにエッチングを行なって、層間絶縁膜に配線接続孔を形成する工程と、配線接続孔を形成した後に、レジスト溶剤を用いて第２のレジストパターンを除去する工程と、配線接続孔に第２の導電膜を埋め込むことにより少なくとも配線プラグを形成する工程とをさらに備えることが好ましい。
【００４０】
このようにすると、レジスト溶剤によって、配線接続孔の形成の際に用いた第２のレジストパターンと共にエッチングの際に生じた該第２のレジストパターンの側壁の付着物を除去できるので、残渣の発生を防止することができる。また、第２のレジストパターンの下地となる低誘電率膜等が後に除去される場合であっても、付着する対象となる第２のレジストパターン自体が存在しないので、残渣の発生を防止することができる。従って、残渣を発生させることなく第２のレジストパターンを除去することができるため、残渣がフェンス等を形成することにより生じる膜剥がれを防ぐことができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。また、第２のレジストパターンの除去はアッシングを行なうことなくレジスト溶剤を用いて行なうため、アッシングを行なう時間を短縮できるので、第２のレジストパターンの下層に形成されている低誘電率膜に対するダメージを低減することができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【００４１】
本発明に係る第２の半導体装置の製造方法において、第２のレジストパターンを形成する工程の前に、層間絶縁膜の上に第２の反射防止膜を形成する工程と、第２のレジストパターンを除去する工程の後に、アッシングによって第２の反射防止膜を除去する工程とをさらに備え、第２のレジストパターンを形成する工程は、第２の反射防止膜の上に第２のレジストパターンを形成する工程であることが好ましい。
【００４２】
このようにすると、第２のレジストパターンの下地となる第２の反射防止膜をアッシングにより除去する際には、アッシングにより除去された第２の反射防止膜の一部が付着する第２のレジストパターン自体が除去されているので、残渣の発生を防止することができる。従って、残渣を発生させることなく第２のレジストパターンを除去することができるため、残渣がフェンス等を形成することにより生じる膜剥がれを防ぐことができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【００４３】
本発明に係る第３の半導体装置の製造方法は、基板上に形成された下層配線の上に、低誘電率膜を形成する工程と、低誘電率膜の上に、第１のレジストパターンを形成する工程と、低誘電率膜に対して、第１のレジストパターンをマスクにエッチングを行なって低誘電率膜に配線接続孔を形成する工程と、配線接続孔を形成した後に、レジスト溶剤を用いて第１のレジストパターンを除去する工程とを備えることを特徴とする。
【００４４】
本発明に係る第３の半導体装置の製造方法によると、レジスト溶剤によって、下層配線への接続孔となる配線接続孔の形成の際に用いた第１のレジストパターンと共にエッチングの際に生じた該第１のレジストパターンの側壁の付着物を除去できるので、残渣の発生を防止することができる。また、第１のレジストパターンの下地となる低誘電率膜等が後に除去される場合であっても、付着する対象となる第１のレジストパターン自体が存在しないので、残渣の発生を防止することができる。従って、残渣を発生させることなく第１のレジストパターンを除去することができるため、残渣がフェンス等を形成することにより生じる膜剥がれ防ぐことができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。また、第１のレジストパターンの除去はアッシングを行なうことなくレジスト溶剤を用いて行なうため、アッシングを行なう時間を短縮できるので、第１のレジストパターンの下層に形成されている低誘電率膜に対するダメージを低減することができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【００４５】
本発明に係る第３の半導体装置の製造方法において、第１のレジストパターンを形成する工程の前に、低誘電率膜の上に第１の反射防止膜を形成する工程と、第１のレジストパターンを除去する工程の後に、アッシングによって第１の反射防止膜を除去する工程とをさらに備え、第１のレジストパターンを形成する工程は、第１の反射防止膜の上に第１のレジストパターンを形成する工程であることが好ましい。
【００４６】
このようにすると、第１のレジストパターンの下地となる第１の反射防止膜をアッシングにより除去する際には、アッシングにより除去された第１の反射防止膜の一部が付着する第１のレジストパターン自体が除去されているので、残渣の発生を防止することができる。従って、残渣を発生させることなく第１のレジストパターンを除去することができるため、残渣がフェンス等を形成することにより生じる膜剥がれを防ぐことができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【００４７】
本発明に係る第３の半導体装置の製造方法において、第１のレジストパターンを除去した後に、低誘電率膜の上に第２のレジストパターンを形成する工程と、低誘電率膜に対して、第２のレジストパターンをマスクにエッチングを行なって低誘電率膜に上層配線溝を形成する工程と、上層配線溝を形成した後に、レジスト溶剤を用いて第２のレジストパターンを除去する工程と、配線接続孔及び上層配線溝に導電膜を埋め込むことにより配線プラグ及び上層配線を形成する工程をさらに備えることが好ましい。
【００４８】
このようにすると、レジスト溶剤によって、上層配線溝の形成の際に用いた第２のレジストパターンと共にエッチングの際に生じた該第２のレジストパターンの側壁の付着物を除去できるので、残渣の発生を防止することができる。また、第２のレジストパターンの下地となる低誘電率膜等が後に除去される場合であっても、付着する対象となる第２のレジストパターン自体が存在しないので、残渣の発生を防止することができる。従って、残渣を発生させることなく第２のレジストパターンを除去することができるため、残渣がフェンス等を形成することにより生じる膜剥がれを防ぐことができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。また、第２のレジストパターンの除去はアッシングを行なうことなくレジスト溶剤を用いて行なうため、アッシングを行なう時間を短縮できるので、第２のレジストパターンの下層に形成されている低誘電率膜に対するダメージを低減することができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【００４９】
本発明に係る第３の半導体装置の製造方法において、第２のレジストパターンを形成する工程の前に、低誘電率膜の上に第２の反射防止膜を形成する工程と、第２のレジストパターンを除去する工程の後に、アッシングによって第２の反射防止膜を除去する工程とをさらに備え、第２のレジストパターンを形成する工程は、第２の反射防止膜の上に第２のレジストパターンを形成する工程であることが好ましい。
【００５０】
このようにすると、第２のレジストパターンの下地となる第２の反射防止膜をアッシングにより除去する際には、アッシングにより除去された第２の反射防止膜の一部が付着する第２のレジストパターン自体が除去されているので、残渣の発生を防止することができる。従って、残渣を発生させることなく第２のレジストパターンを除去することができるため、残渣がフェンス等を形成することにより生じる膜剥がれを防ぐことができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【００５１】
本発明に係る第３の半導体装置の製造方法において、第１のレジストパターンを形成する工程は、レジスト溶剤を用いて第１のレジストパターンを除去した後に、第１のレジストパターンを再生する工程を含むことが好ましい。
【００５２】
このようにすると、第１のレジストパターンを再生する際においても、残渣の発生を防止すると共に、低誘電率膜に対するダメージを低減することができる。
【００５３】
本発明に係る第３の半導体装置の製造方法において、第２のレジストパターンを形成する工程は、レジスト溶剤を用いて第２のレジストパターンを除去した後に、第２のレジストパターンを再生する工程を含むことが好ましい。
【００５４】
このようにすると、第２のレジストパターンを再生する際においても、残渣の発生を防止すると共に、低誘電率膜に対するダメージを低減することができる。
【００５５】
本発明に係る第１〜第３の半導体装置の製造方法において、低誘電率膜は、炭素を含有するシリコン酸化膜であることが好ましい。
【００５６】
本発明に係る第１〜第３の半導体装置の製造方法において、レジスト溶剤は、第４級アンモニウム塩を含んでいることが好ましい。
【００５７】
このようにすると、レジストパターンを効果的に除去することができる。
【００５８】
本発明に係る第１〜第３の半導体装置の製造方法において、記アッシングは、Ｏ2 、Ｈ2 、Ｈ2 Ｏ、Ｎ2 若しくはＨｅよりなるガス、又はＯ2 、Ｈ2 、Ｈ2 Ｏ、Ｎ2 若しくはＨｅよりなるガスのうち２種類以上のガスが組み合わされてなる混合ガスを用いて行なわれることが好ましい。
【発明の効果】
【００５９】
本発明に係る半導体装置の製造方法によると、レジスト溶剤を用いてレジストパターンを除去するので、残渣の発生を防止することができる。すなわち、従来例のように、アッシングによりレジストパターンを除去する場合には、レジストパターンの下地となる膜の一部がアッシングにより除去されてレジストパターンの側壁に付着して残渣となるが、本発明に係る半導体装置の製造方法では、レジスト溶剤を用いてレジストパターンを除去するため、レジストパターンを除去する際に下地となる膜が除去されることがないと共に、レジストパターンの下地となる膜が後に除去されて付着する対象となるレジストパターン自体が存在しないので、残渣の発生を防止することができる。従って、残渣を発生させることなくレジストパターンを除去することができるため、残渣がフェンス等を形成することにより生じる膜剥がれを防ぐことができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。また、レジストパターンの除去はアッシングを行なうことなくレジスト溶剤を用いて行なうため、アッシングを行なう時間を短縮できるので、レジストパターンの下層に形成されている低誘電率膜に対するダメージを低減することができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００６０】
以下、本発明の各実施形態について図面を参照しながら説明する。
【００６１】
（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置の製造方法について、図１(a)〜(e)を参照しながら説明する。
【００６２】
図１(a)〜(e)は、本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図であり、具体的には、本発明をレジスト膜の再生方法に適用した場合について説明するための図である。
【００６３】
まず、図１(a)に示すように、シリコン基板１０の上に、例えばシリコン酸化膜よりなる第１の層間絶縁膜１１を堆積する。次に、第１の層間絶縁膜１１の上に、例えば５００ｎｍの膜厚を有し且つ炭素を含有するシリコン酸化膜（以下、炭素含有シリコン酸化膜という）よりなる原子結合が弱い低誘電率膜１２（ｌｏｗ−ｋ膜）を堆積する。次に、低誘電率膜１２の上に、例えば５０ｎｍの膜厚を有するシリコン酸化膜よりなる第２の層間絶縁膜１３を堆積する。第２の層間絶縁膜１３は、後述するプラズマアッシングによって低誘電率膜１２の膜質の劣化を抑制する役割を有する。
【００６４】
次に、図１(b)に示すように、第２の層間絶縁膜１３の上に、膜厚が８０ｎｍとなるように反射防止膜１４を塗布した後、膜厚が３５０ｎｍとなるように所定のレジストパターンの形成に必要なレジスト膜１５を塗布する。
【００６５】
次に、図１(c)に示すように、レジスト膜１５に対してリソグラフィー（露光及び現像）を行なうことにより、レジスト膜１５よりなるレジストパターン１６を形成する。
【００６６】
ここで、レジストパターン１６の合わせずれが設計許容範囲外であれば、反射防止膜１４及びレジストパターン１６を除去した後、反射防止膜１４及びレジストパターン１６を再度形成しなければならない。尚、以下では、レジストパターン１４を再度形成する場合を前提として説明する。
【００６７】
次に、図１(d)に示すように、レジストパターン１６を再度形成する場合には、まず、例えばシンナー等のレジスト溶剤を用いて、図１(c)で示したレジストパターン１６を除去する。ここで、レジスト溶剤の種類としては通常用いられる溶剤で構わないが、第４級アンモニウム塩を含んでなるレジスト溶剤を用いることが好ましい。また、例えば、レジストパターン１６を構成するレジスト膜１５がＡｒＦレジスト（アクリル系樹脂）よりなる場合には、グリコールエーテル系溶剤を用いることが好ましく、また、レジストパターン１６を構成するレジスト膜１５がＫｒＦレジスト（フェノール系樹脂）よりなる場合には、アミド系溶剤を用いることが好ましい。これにより、レジストパターン１６を効果的に除去することができる。
【００６８】
次に、図１(e)に示すように、例えば酸素ガスよりなるプラズマを用いたプラズマアッシングを行なうことにより反射防止膜１４を除去する。ここで、プラズマアッシングは、低誘電率膜１２の誘電率の上昇を抑えるために、ＲＦバイアスを使用しない反応性のプラズマアッシングを行なっている。また、プラズマを構成するガスとして、前記Ｏ2 ガスの他に、例えばＨ2 、Ｈ2Ｏ 、Ｎ2 若しくはＨｅよりなるガスを用いてもかまわないし、例えばＮ2／Ｈ2 、Ｈ2／Ｈｅ、ＮＨ3 、ＣＦ4／Ｏ2 、ＳＦ6／Ｏ2 、又はＯ2／Ｈ2Ｏ 等のＯ2 、Ｈ2 、Ｈ2Ｏ 、Ｎ2 若しくはＨｅよりなるガスのうち２種類以上のガスが組み合わされてなる混合ガスを用いてもかまわない。
【００６９】
次に、必要に応じてポリマー洗浄又は水洗を行なうことにより、図１(a)に示した状態に戻した後、前述と同様に、レジスト膜１５を塗布してレジストパターン１６を再度形成する。
【００７０】
以上のように、第１の実施形態に係る半導体装置の製造方法によると、まず、レジスト溶剤を用いてレジストパターン１６を除去するので、残渣の発生を防止することができる。すなわち、従来例のように、プラズマアッシングによりレジストパターン１６を除去する場合には、従来例でも述べたように、レジストパターンの下地となる反射防止膜１４の一部がアッシングにより除去されてレジストパターン１６の側壁に付着して残渣となるが、第１の実施形態に係る半導体装置では、レジスト溶剤を用いてレジストパターン１６を除去するので、レジストパターン１６を除去する際に下地となる反射防止膜１４が除去されることもなく、さらに、反射防止膜１４をアッシングにより除去する際には、レジストパターン１６は完全に除去されているので、レジストパターン１６の側壁にアッシングにより除去された反射防止膜１４等が付着することはない。このように、残渣を発生させることなくレジストを除去することができるため、残渣がフェンス等を形成することにより生じる膜剥がれを防ぐことができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【００７１】
また、第１の実施形態に係る半導体装置の製造方法によると、レジストパターン１６の除去はプラズマアッシングを行なうことなくレジスト溶剤を用いて行ない、反射防止膜１４の除去の際にのみプラズマアッシングを行なうため、プラズマアッシングを行なう時間を短縮できるので、反射防止膜１４よりも下層に形成されている低誘電率膜に対して膜質の劣化及び誘電率の上昇等などのダメージを与えることを低減することができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【００７２】
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置の製造方法について図２(a)〜(f)を参照しながら説明する。
【００７３】
図２(a)〜(f)は、本発明の第２の実施形態に係る半導体装置の製造方法を示す工程断面図であり、具体的には、本発明をエッチング処理後のレジストパターンを除去する方法に適用する場合について説明するための図である。
【００７４】
まず、図２(a)に示すように、シリコン基板２０の上に、例えばシリコン酸化膜よりなる第１の層間絶縁膜２１を堆積する。次に、第１の層間絶縁膜２１の上に、例えば５００ｎｍの膜厚を有する炭素含有シリコン酸化膜よりなる原子結合が弱い低誘電率膜２２（ｌｏｗ−ｋ膜）を堆積する。次に、低誘電率膜２２の上に、例えば５０ｎｍの膜厚を有するシリコン酸化膜よりなる第２の層間絶縁膜２３を堆積する。第２の層間絶縁膜２３は、後述するプラズマアッシングによって低誘電率膜２２の膜質の劣化を抑制する役割を有する。
【００７５】
次に、図２(b）に示すように、第２の層間絶縁膜２３の上に、膜厚が８０ｎｍとなるように反射防止膜２４を塗布した後、膜厚が３５０ｎｍとなるように例えば所定のレジストパターンの形成に必要なレジスト膜２５を塗布する。
【００７６】
次に、図２(c)に示すように、レジスト膜２５に対してリソグラフィー（露光及び現像）を行なうことにより、レジスト膜２５よりなるレジストパターン２６を形成する。尚、レジストパターン２６の合わせずれが設計許容範囲外である場合には、第１の実施形態と同様にして、反射防止膜２４及びレジストパターン２６を除去した後、反射防止膜２４及びレジストパターン２６を再度形成することは可能である。
【００７７】
次に、図２(d)に示すように、反射防止膜２４、第２の層間絶縁膜２３及び低誘電率膜２２に対して、レジストパターン２６をマスクにエッチングを行なうことにより、例えば配線溝を形成する。このエッチングの際には、エッチングにより除去されたポリマー等がレジストパターン２６の側壁に付着することにより、レジストパターン２６を構成するレジスト膜２５とポリマー等の付着物との反応生成物２７が形成される。
【００７８】
次に、エッチングマスクに用いたレジストパターン２６及び反射防止膜２４の除去を行なう。まず、レジストパターン２６については、図２(e)に示すように、例えばシンナー等のレジスト溶剤を用いて、図２(d)で示したレジストパターン２６を除去する。また、レジスト溶剤としてはレジスト剥離性の高い液を使用するとよい。これは、第１の実施形態におけるレジストパターン１６の除去の際とは異なり、レジストパターン２６の側壁には、前述の通り、反応生成物２７が形成されているからである。また、ここで、レジスト溶剤の種類としては通常用いられる溶剤で構わないが、第４級アンモニウム塩を含んでなるレジスト溶剤であることが好ましい。また、例えば、レジストパターン２６を構成するレジスト膜２５がＡｒＦレジスト（アクリル系樹脂）よりなる場合には、グリコールエーテル系溶剤を用いることが好ましく、また、レジストパターン２６を構成するレジスト膜２５がＫｒＦレジスト（フェノール系樹脂）よりなる場合には、アミド系溶剤を用いることが好ましい。これにより、レジストパターン２６を効果的に除去することができる。
【００７９】
次に、反射防止膜２４については、図２(f)に示すように、例えば酸素ガスよりなプラズマを用いたプラズマアッシングを行なうことにより反射防止膜２４を除去する。ここで、プラズマアッシングは、低誘電率膜２２の誘電率の上昇を抑えるために、ＲＦバイアスを使用しない反応性のプラズマアッシングを行なっている。また、プラズマを構成するガスとして、前記Ｏ2 ガスの他に、例えばＨ2 、Ｈ2Ｏ 、Ｎ2 若しくはＨｅよりなるガスを用いてもかまわないし、例えばＮ2／Ｈ2 、Ｈ2／Ｈｅ、ＮＨ3 、ＣＦ4／Ｏ2 、ＳＦ6／Ｏ2 、又はＯ2／Ｈ2Ｏ 等のＯ2 、Ｈ2 、Ｈ2Ｏ 、Ｎ2 若しくはＨｅよりなるガスのうち２種類以上のガスが組み合わされてなる混合ガスを用いてもかまわない。
【００８０】
次に、必要に応じてポリマー洗浄又は水洗を行なうことにより、図２(a)に示した状態に戻した後、前述と同様に、レジスト膜２５を塗布してレジストパターン２６を再度形成する。
【００８１】
以上のように、第２の実施形態に係る半導体装置の製造方法によると、エッチングに用いたレジストパターン２６を除去する際に、レジスト溶剤を用いてレジストパターン２６を除去するので、残渣の発生を防止することができる。すなわち、従来例のようにプラズマアッシングによりレジストパターンを除去する場合には、従来例でも述べたように、レジストパターンの下地となる反射防止膜の一部がアッシングにより除去されてレジストパターンの側壁に付着して残渣となるが、第２の実施形態に係る半導体装置では、レジスト溶剤を用いてレジストパターン２６を除去するので、側壁に付着した反応生成物２７と共にレジストパターン２６を除去することができると共に、反射防止膜２４をアッシングにより除去する際には、レジストパターン２６は完全に除去されているので、レジストパターン２６の側壁にアッシングにより除去された反射防止膜２４が付着することはない。このように、残渣を発生させることなくレジストパターン２６を除去することができるため、残渣がフェンス等を形成することにより生じる膜剥がれを防ぐことができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【００８２】
また、第２の実施形態に係る半導体装置の製造方法によると、レジストパターン２６の除去はプラズマアッシングを行なうことなくレジスト溶剤を用いて行ない、反射防止膜１４の除去の際にのみプラズマアッシングを行なうため、プラズマアッシングを行なう時間を短縮できるため、反射防止膜１４よりも下層に形成されている低誘電率膜に対して、膜質の劣化及び誘電率の上昇等のダメージを低減することができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【００８３】
（第３の実施形態）
以下に、本発明の第３の実施形態に係る半導体装置の製造方法について、図３(a)〜(h)を参照しながら説明する。
【００８４】
図３(a)〜(h)は、本発明の第３の実施形態に係る半導体装置の製造方法を示す工程断面図であり、具体的には、シングルダマシン法を用いて銅配線を形成する際に本発明を適用する場合について説明するための図である。
【００８５】
まず、図３(a)に示すように、シリコン基板３０の上に、例えば炭素含有シリコン酸化膜等の原子結合が弱い低誘電率膜３１（ｌｏｗ−ｋ膜）を堆積する。次に、低誘電率膜３１の上に、該低誘電率３１の膜質の劣化を抑制する目的で、例えば５０ｎｍの膜厚を有するシリコン酸化膜よりなるダメージ防止膜３２を堆積する。
【００８６】
次に、図３(b)に示すように、ダメージ防止膜３２の上に反射防止膜３３を塗布する。次に、配線溝パターンの形成に必要なレジスト膜を塗布した後、該レジスト膜に対してリソグラフィー（露光及び現像）を行なうことにより、配線溝パターンとなるレジストパターン３４（第１のレジストパターンに対応する。以下同じ。）を形成する。
【００８７】
ここで、レジストパターン３４の合わせずれが設計許容範囲外であれば、反射防止膜３３及びレジストパターン３４を除去した後、反射防止膜３３及びレジストパターン３４を再度形成しなければならない。
【００８８】
そこで、レジストパターン３４を再度形成する場合には、図示していないが、まず、例えばシンナー等のレジスト溶剤を用いて、図３(b)で示したレジストパターン３４を除去する。ここで、レジスト溶剤の種類としては通常用いられる溶剤で構わないが、第４級アンモニウム塩を含んでなるレジスト溶剤であることが好ましい。また、例えば、レジストパターン３４を構成するレジスト膜がＡｒＦレジスト（アクリル系樹脂）よりなる場合には、グリコールエーテル系溶剤を用いることが好ましく、また、レジストパターン３４を構成するレジスト膜がＫｒＦレジスト（フェノール系樹脂）よりなる場合には、アミド系溶剤を用いることが好ましい。これにより、レジストパターン３４を効果的に除去することができる。
【００８９】
次に、例えば酸素ガスよりなるプラズマを用いたプラズマアッシングを行なって反射防止膜３３を除去する。ここで、プラズマアッシングは、低誘電率膜３１の誘電率の上昇を抑えるために、ＲＦバイアスを使用しない反応性のプラズマアッシングを行なっている。また、プラズマを構成するガスとして、前記Ｏ2 ガスの他に、例えばＨ2 、Ｈ2Ｏ 、Ｎ2 若しくはＨｅよりなるガスを用いてもかまわないし、例えばＮ2／Ｈ2 、Ｈ2／Ｈｅ、ＮＨ3 、ＣＦ4／Ｏ2 、ＳＦ6／Ｏ2 、又はＯ2／Ｈ2Ｏ 等のＯ2 、Ｈ2 、Ｈ2Ｏ 、Ｎ2 若しくはＨｅよりなるガスのうち２種類以上のガスが組み合わされてなる混合ガスを用いてもかまわない。
【００９０】
その後、必要に応じてポリマー洗浄又は水洗を行なうことにより、図３(a)に示した状態に戻した後、前述と同様に、レジスト膜を塗布し、レジストパターン３４を再度形成することにより、図３(b)に示す状態にする。
【００９１】
次に、図３(c)に示すように、反射防止膜３３、ダメージ防止膜３２及び低誘電率膜３１に対して、レジストパターン３４をマスクにドライエッチングを行なうことにより、下層配線溝３５を形成する。尚、この場合、図示していないが、レジストパターン３４の側壁には、レジスト膜とエッチングにより除去されたポリマー等との反応生成物が付着している。
【００９２】
次に、レジストパターン３４、反射防止膜３３及びダメージ防止膜３２を除去する。このとき、レジストパターン３４の合わせずれが設計許容範囲外にある場合と同様にして、レジスト溶剤を用いてレジストパターン３４を側壁に付着した反応生成物と共に除去し、プラズマアッシングにより反射防止膜３３及びダメージ防止膜３２を除去することができる。
【００９３】
次に、図３(d)に示すように、スパッタ法により、下層配線溝３５を途中まで埋め込むように、低誘電率膜３１の上に例えばＴａ／ＴａＮの積層膜よりなるバリアメタル膜及び銅よりなるシード膜を下から順に堆積する（図示せず）。次に、電解メッキ法により、下層配線溝３５が完全に埋まるようにシード膜の上に銅膜を形成した後、ＣＭＰ法により、低誘電率膜３１の上に下層配線溝３５からはみ出している銅膜を除去して低誘電率膜３１の表面を平坦化することにより、下層配線３６を形成する。
【００９４】
次に、図３(e)に示すように、低誘電率膜３１及び下層配線３６の上に、例えばシリコン酸化膜よりなる層間絶縁膜３７を形成する。尚、層間絶縁膜３７は、低誘電率膜３１の膜質の劣化を防止する役割を有すると共に銅の拡散を防止する役割を有することが好ましい。
【００９５】
次に、層間絶縁膜３７の上に反射防止膜３８を塗布する。その後、反射防止膜３８の上に接続孔パターンの形成に必要なレジスト膜を塗布した後、該レジスト膜に対してリソグラフィー（露光及び現像）を行なうことにより、接続孔パターンとなるレジストパターン３９（第２のレジストパターンに対応する。以下同じ。）を形成する。尚、レジストパターン３９の合わせずれが設計許容範囲外であれば、前述のレジストパターン３４が設計許容範囲外にある場合と同様にして、レジスト溶剤を用いてレジストパターン３９を除去すると共に、プラズマアッシングにより反射防止膜３８を除去することができる。その後、レジストパターン３９を再度形成するまでの工程を繰りす。
【００９６】
次に、図３(f)に示すように、反射防止膜３８及び層間絶縁膜３７に対してレジストパターン３９をマスクとしてプラズマドライエッチングを行なって、下層配線３６の表面を露出させる配線接続孔４０を形成する。尚、この場合、図示していないが、レジストパターン３９の側壁には、レジスト膜とエッチングにより除去されたポリマー等との反応生成物が付着している。
【００９７】
次に、図３(g)に示すように、反射防止膜３８及びレジストパターン３９を除去する。この場合も前述と同様にして、レジスト溶剤を用いてレジストパターン３９を側壁に付着した反応生成物と共に除去し、プラズマアッシングにより反射防止膜３８を除去する。
【００９８】
次に、図３(h)に示すように、配線接続孔４０に、下層配線３６と同様の構造を有する導電膜４１を埋め込むことにより、下層配線３６の上及び層間絶縁膜３７の上に、配線プラグ及び上層配線を形成する。
【００９９】
以上のように、第３の実施形態に係る半導体装置の製造方法によると、シングルダマシン法を用いて銅配線を形成する方法において、レジストパターン（３４、３９）を再生する際に、まず、レジスト溶剤を用いてレジストパターン（３４、３９）を除去するので、残渣の発生を防止することができる。すなわち、従来例のように、プラズマアッシングによりレジストパターンを除去する場合には、従来例でも述べたように、レジストパターンの下地となる反射防止膜の一部がアッシングにより除去されてレジストパターンの側壁に付着して残渣となるが、第３の実施形態に係る半導体装置では、レジスト溶剤を用いてレジストパターン（３４、３９）を除去するので、レジストパターン（３４、３９）を除去する際に下地となる反射防止膜（３３、３８）が除去されることもなく、さらに、反射防止膜（３３、３８）をアッシングにより除去する際には、レジストパターン（３４、３９）は完全に除去されているので、レジストパターン（３４、３９）の側壁にアッシングにより除去された反射防止膜（３３、３８）が付着することはない。このように、残渣を発生させることなくレジストパターン（３４、３９）を除去することができるため、残渣がフェンス等を形成することにより生じる膜剥がれを防ぐことができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【０１００】
また、エッチングに用いたレジストパターン（３４、３９）を除去する際に、まず、レジスト溶剤を用いてレジストパターン（３４、３９）を除去するので、残渣の発生を防止することができる。すなわち、レジスト溶剤を用いてレジストパターン（３４、３９）を除去するので、側壁に付着した反応生成物と共にレジストパターン（３４、３９）を除去することができる。また、反射防止膜（３３、３８）をアッシングにより除去する際には、レジストパターン（３４、３９）は完全に除去されているので、レジストパターン（３４、３９）の側壁に除去された反射防止膜２４が付着することはない。このように、残渣を発生させることなくレジストパターンを除去することができるため、残渣がフェンス等を形成することにより生じる膜剥がれを防ぐことができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【０１０１】
さらに、第３の実施形態に係る半導体装置の製造方法によると、レジストパターン（３４、３９）の除去はプラズマアッシングを行なうことなくレジスト溶剤を用いて行ない、反射防止膜（３３、３８）の除去の際にのみプラズマアッシングを行なうため、プラズマアッシングを行なう時間を短縮できるため、反射防止膜（３３、３８）よりも下層に形成されている低誘電率膜に対して、膜質の劣化及び誘電率の上昇等のダメージを低減することができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【０１０２】
（第４の実施形態）
以下に、本発明の第４の実施形態に係る半導体装置の製造方法について、図４(a)〜(h)を参照しながら説明する。
【０１０３】
図４(a)〜(h)は、本発明の第４の実施形態に係る半導体装置の製造方法を示す工程断面図であり、具体的には、デュアルダマシン法を用いて銅配線を形成する際に本発明を適用した場合について説明するための図である。
【０１０４】
まず、図４(a)に示すように、シリコン基板５０の上に、例えばシリコン酸化膜よりなる第１の層間絶縁膜５１を堆積する。次に、第１の層間絶縁膜５１の上に、反射防止膜（図示せず）を塗布した後、配線溝パターンの形成に必要なレジスト膜（図示せず）を塗布し、該レジスト膜に対してリソグラフィー（露光及び現像）を行なうことにより、配線溝パターンとなるレジストパターンを形成する。次に、反射防止膜及び第１の層間絶縁膜５１に対して、レジストパターンをマスクにドライエッチングを行なうことにより、下層配線溝を形成する。その後、レジストパターン及び反射防止膜を除去する。尚、ここで、第１の層間絶縁膜５１として低誘電率膜（ｌｏｗ−ｋ膜）を用いることもできるが、その場合には、レジストパターンが設計許容範囲外であるためにレジストパターンを除去する場合又はエッチング後にレジストパターンを除去する場合には、第３の実施形態と同様にして、レジスト溶剤を用いてレジストパターンを除去すると共に、プラズマアッシングにより反射防止膜を除去すればよい。
【０１０５】
次に、スパッタ法により、下層配線溝を途中まで埋め込むように、第１の層間絶縁膜５１の上に例えばＴａ／ＴａＮの積層膜よりなるバリアメタル膜及び銅よりなるシード膜を下から順に堆積し、電解メッキ法により、下層配線溝が完全に埋まるようにシード膜の上に銅膜を形成する。その後、ＣＭＰ法により、第１の層間絶縁膜５１の上に下層配線溝からはみ出している銅膜を除去して第１の層間絶縁膜５１の表面を平坦化することにより、下層配線５２を形成する。
【０１０６】
次に、図４(b)に示すように、下層配線５２及び第１の層間絶縁膜５１の上に、銅の拡散を防止することを目的として、例えば５０ｎｍの膜厚を有するシリコン炭化膜等よりなる絶縁性バリア膜５３を堆積する。次に、絶縁性バリア膜５３の上に、例えば６００ｎｍの膜厚を有する炭素含有シリコン酸化膜等の原子結合が弱い低誘電率膜（ｌｏｗ−ｋ膜）５４を堆積する。次に、低誘電率膜５４の上に、低誘電率膜５４の膜質の劣化を抑制する目的で、例えば５０ｎｍの膜厚を有するシリコン酸化膜よりなるダメージ防止膜５５を堆積する。
【０１０７】
次に、図４(c)に示すように、ダメージ防止膜５５の上に反射防止膜５６を塗布する。次に、接続孔パターンの形成に必要なレジスト膜を塗布した後、該レジスト膜に対してリソグラフィー（露光及び現像）を行なうことにより、接続孔パターンとなるレジストパターン５７（第１のレジストパターンに対応する。以下同じ。）を形成する。
【０１０８】
ここで、レジストパターン５７の合わせずれが設計許容範囲外であれば、反射防止膜５６及びレジストパターン５７を除去した後、反射防止膜５６及びレジストパターン５７を再度形成しなければならない。
【０１０９】
そこで、レジストパターン５７を再度形成する場合には、図示していないが、まず、例えばシンナー等のレジスト溶剤を用いて、図４(c)で示したレジストパターン５７を除去する。ここで、レジスト溶剤の種類としては通常用いられる溶剤で構わないが、第４級アンモニウム塩を含んでなるレジスト溶剤であることが好ましい。また、例えば、レジストパターン５７を構成するレジスト膜がＡｒＦレジスト（アクリル系樹脂）よりなる場合には、グリコールエーテル系溶剤を用いることが好ましく、また、レジストパターン５７を構成するレジスト膜がＫｒＦレジスト（フェノール系樹脂）よりなる場合には、アミド系溶剤を用いることが好ましい。こにより、レジストパターン５７を効果的に除去することができる。
【０１１０】
次に、例えば酸素ガスよりなるプラズマを用いたプラズマアッシングを行なって反射防止膜５６を除去する。ここで、プラズマアッシングは、低誘電率膜５４の誘電率の上昇を抑えるために、ＲＦバイアスを使用しない反応性のプラズマアッシングを行なっている。また、プラズマを構成するガスとして、前記Ｏ2 ガスの他に、例えばＨ2 、Ｈ2Ｏ 、Ｎ2 若しくはＨｅよりなるガスを用いてもかまわないし、例えばＮ2／Ｈ2 、Ｈ2／Ｈｅ、ＮＨ3 、ＣＦ4／Ｏ2 、ＳＦ6／Ｏ2 、又はＯ2／Ｈ2Ｏ 等のＯ2 、Ｈ2 、Ｈ2Ｏ 、Ｎ2 若しくはＨｅよりなるガスのうち２種類以上のガスが組み合わされてなる混合ガスを用いてもかまわない。
【０１１１】
その後、必要に応じてポリマー洗浄又は水洗を行なうことにより、図４(b)に示した状態に戻した後、前述と同様に、レジスト膜を塗布し、レジストパターン５７を再度形成することにより、図４(c)に示す状態にする。
【０１１２】
次に、図４(d)に示すように、反射防止膜５６、ダメージ防止膜５５及び低誘電率膜５４に対して、レジストパターン５７をマスクにドライエッチングを行なうことにより、配線接続孔５８を形成する。尚、この場合、図示していないが、レジストパターン５７の側壁には、レジスト膜とエッチングにより除去されたポリマー等との反応生成物が付着している。
【０１１３】
次に、レジストパターン５７及び反射防止膜５６を除去する。このとき、レジストパターン５７の合わせずれが設計許容範囲外にある場合と同様にして、レジスト溶剤を用いてレジストパターン５７を側壁に付着した反応生成物と共に除去し、プラズマアッシングにより反射防止膜５６を除去することができる。
【０１１４】
次に、図４(e)に示すように、配線接続孔５８が埋まるように、例えばレジスト等の有機系材料を基板全面に対して塗布した後、異方性エッチングを行なうことにより、配線接続孔５８内にレジストプラグ５９を形成する。尚、レジストプラグ５９は、後述する上層配線溝を形成する際のエッチングによって絶縁性バリア膜５３が貫通することを防止する役割を有する。
【０１１５】
次に、ダメージ防止膜５５及びレジストプラグ５９の上に、反射防止膜６０を塗布する。次に、上層配線溝パターンの形成に必要なレジスト膜を塗布した後、該レジスト膜に対してリソグラフィー（露光及び現像）を行なうことにより、上層配線溝パターンとなるレジストパターン６１（第２のレジストパターンに対応する。以下同じ。）を形成する。
【０１１６】
次に、図４(f)に示すように、反射防止膜６０、ダメージ防止膜５５及び低誘電率膜５４に対して、レジストパターン６１をマスクにドライエッチングを行なうことにより、上層配線溝６２を形成する。尚、この場合、図示していないが、レジストパターン６２の側壁には、レジスト膜とエッチングにより除去されたポリマー等との反応生成物が付着している。
【０１１７】
次に、レジストパターン６１及び反射防止膜６０を除去する。このとき、レジストパターン６１の合わせずれが設計許容範囲外にある場合と同様にして、レジスト溶剤を用いてレジストパターン６１を側壁に付着した反応生成物と共に除去し、プラズマアッシングにより反射防止膜６０を除去することができる。
【０１１８】
次に、図４(g)に示すように、基板全面に対して異方性エッチングを行なうことにより、残存しているダメージ防止膜５５を除去すると共に、下層配線５２の表面が露出するように、絶縁性バリア膜５３の上に残存しているレジストプラグ５９を除去する。
【０１１９】
次に、図４(h)に示すように、スパッタ法により、配線接続孔５８及び上層配線溝６２を途中まで埋め込むように、低誘電率膜５４及び下層配線５２の上に例えばＴａ／ＴａＮの積層膜よりなるバリアメタル膜及び銅よりなるシード膜を下から順に堆積する（図示せず）。次に、電解メッキ法により、配線接続孔５８及び上層配線溝６２が完全に埋まるようにシード膜の上に銅膜を形成した後、ＣＭＰ法により、低誘電率膜５４の表面に上層配線溝６２からはみ出している銅膜を除去して低誘電率５４の表面を平坦化することにより、配線プラグ及び上層配線よりなる導電体６３を形成する。
【０１２０】
以上のように、第４の実施形態に係る半導体装置の製造方法によると、デュアルダマシン法を用いた銅配線を形成する方法において、レジストパターン（５７、６１）を再生する際に、まず、レジスト溶剤を用いてレジストパターン（５７、６１）を除去するので、残渣の発生を防止することができる。すなわち、従来例のように、プラズマアッシングによりレジストパターンを除去する場合には、従来例でも述べたように、レジストパターンの下地となる反射防止膜の一部がアッシングにより除去されてレジストパターンの側壁に付着して残渣となるが、第４の実施形態に係る半導体装置では、レジスト溶剤を用いてレジストパターンを除去するので、レジストパターン（５７、６１）を除去する際に下地となる反射防止膜（５６、６０）が除去されることもなく、さらに、反射防止膜（５６、６０）をアッシングにより除去する際には、レジストパターン（５７、６１）は完全に除去されているので、レジストパターン（５７、６１）の側壁にアッシングにより除去された反射防止膜（５６、６０）が付着することはない。このように、残渣を発生させることなくレジストを除去することができるため、残渣がフェンス等を形成することにより生じる膜剥がれを防ぐことができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【０１２１】
また、エッチングに用いたレジストパターン（５７、６１）を除去する際に、まず、レジスト溶剤を用いてレジストパターン（５７、６１）を除去するので、残渣の発生を防止することができる。すなわち、レジスト溶剤を用いてレジストパターン（５７、６１）を除去するので、側壁に付着した反応生成物と共にレジストパターン（５７、６１）を除去することができる。また、反射防止膜（５６、６０）をアッシングにより除去する際には、レジストパターン（５７、６１）は完全に除去されているので、レジストパターン（５７、６１）の側壁にアッシングにより除去された反射防止膜２４が付着することはない。このように、残渣を発生させることなくレジストパターン（５７、６１）を除去することができるため、残渣がフェンスを形成することにより生じる膜剥がれを防ぐことができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【０１２２】
さらに、第４の実施形態に係る半導体装置の製造方法によると、レジストパターン（５７、６１）の除去はプラズマアッシングを行なうことなくレジスト溶剤を用いて行ない、反射防止膜（５６、６０）の除去の際にのみプラズマアッシングを行なうため、プラズマアッシングを行なう時間を短縮できるため、反射防止膜（５６、６０）よりも下層に形成されている低誘電率膜に対するダメージを低減することができるので、高歩留まり及び高信頼性を実現する半導体装置の製造方法を提供することができる。
【０１２３】
以上の第１〜第４の実施形態において、低誘電率膜は、例えばシリコン酸化膜中のシリコンの終端をアルキル基−ＣＨ3 基で置換すると共に、シリコン酸化膜を低密度化及び多孔質化することにより比誘電率を低減させた膜である炭素含有シリコン酸化膜よりなる場合について説明したが、その他、塗布系有機ポリマー等を用いてもよい。
【産業上の利用可能性】
【０１２４】
以上のように、本発明の半導体装置の製造方法によると、残渣を残存させることなくレジストを除去することができると共にプラズマアッシング時間を短縮して低誘電率膜へのダメージを低減することができる。従って、本発明に係る半導体装置の製造方法は、低誘電率膜を用いた半導体装置の高歩留まり及び高信頼性の実現に有用である。
【図面の簡単な説明】
【０１２５】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図２】本発明の第２の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図３】本発明の第３の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図４】本発明の第４の実施形態に係る半導体装置の製造方法を示す工程断面図である。
【図５】従来の半導体装置の製造方法を示す工程断面図である。
【図６】従来の半導体装置の製造方法を示す工程断面図である。
【符号の説明】
【０１２６】
１０、２０、３０、５０  シリコン基板
１１、２１    第１の層間絶縁膜
１２、２２    低誘電率膜
１３、２３    第２の層間絶縁膜
１４、２４、３３、３８、５６、６０    反射防止膜
１５、２５    レジスト膜
１６、２６    レジストパターン
２７    反応生成物
３１、５４    低誘電率膜
３２、５５    ダメージ防止膜
３４、５７    レジストパターン（第１のレジストパターン）
３５    下層配線溝パターン
３６、５２    下層配線
３７    層間絶縁膜
３９、６１    レジストパターン（第２のレジストパターン）
４０、５８    配線接続孔パターン
４１    導電膜
５１    層間絶縁膜
５３    絶縁性バリア膜
５９    レジストプラグ
６２    上層配線溝
６３    導電体
【図１】
2005150444.tif 000003
【図２】
2005150444.tif 000004
【図３】
2005150444.tif 000005
【図４】
2005150444.tif 000006
【図５】
2005150444.tif 000007
【図６】
2005150444.tif 000008