(57)【要約】【課題】  外付け部品が不要で、かつ同期制御の必要のない拡散符号発生回路を用いて逆拡散復調する。【解決手段】  第１のクロックｆ１に同期して拡散信号をデジタル信号に変換するコンパレータ回路１３と、コンパレータ回路の出力をクロックｆ１の１周期から６周期まで遅延させた６個の信号を出力する遅延回路１４ａ〜１４ｆと、第２のクロックｆ２に同期して７個の拡散符号を発生する拡散符号発生回路１６と、コンパレータ回路および遅延回路から出力された信号と拡散符号発生回路から出力された拡散符号とを乗算する７個の乗算器１５ａ〜１５ｇと、乗算器の出力を加算する加算器１７と、加算器の出力のピークを検出するピーク検出器１８とを有する。【選択図】        図１
2005057441.tif 000002
【特許請求の範囲】
【請求項１】
受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第１のクロックに同期してデジタル信号に変換するコンパレータ回路と、
このコンパレータ回路の出力信号を前記第１のクロックの１周期から（Ｎ−１）周期（Ｎは２以上の整数）までそれぞれ遅延させたＮ−１個の信号を出力するＮ−１個の遅延回路と、
第２のクロックに同期してＮ個の拡散符号を発生する拡散符号発生回路と、
前記コンパレータ回路および遅延回路から出力された信号と前記拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するＮ個の乗算器と、
このＮ個の乗算器の出力を加算する加算器と、
この加算器の出力のピークを検出するピーク検出器とを有することを特徴とする逆拡散復調器。
【請求項２】
請求項１に記載の逆拡散復調器において、
前記第２のクロックに同期してシフトする前記拡散符号の前記Ｎ個の乗算器への入力順と前記第１のクロックに同期してシフトする前記拡散信号の前記Ｎ個の乗算器への入力順とが同じであることを特徴とする逆拡散復調器。
【請求項３】
請求項１に記載の逆拡散復調器において、
前記第２のクロックに同期してシフトする前記拡散符号の前記Ｎ個の乗算器への入力順と前記第１のクロックに同期してシフトする前記拡散信号の前記Ｎ個の乗算器への入力順とが逆であることを特徴とする逆拡散復調器。
【請求項４】
受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第１のクロックに同期してデジタル信号に変換するコンパレータ回路と、
このコンパレータ回路の出力信号を前記第１のクロックの１周期から（Ｎ−１）周期（Ｎは２以上の整数）までそれぞれ遅延させたＮ−１個の信号を出力するＮ−１個の遅延回路と、
Ｎ個の拡散符号を発生する拡散符号発生回路と、
前記コンパレータ回路および遅延回路から出力された信号と前記拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するＮ個の乗算器と、
このＮ個の乗算器の出力を加算する加算器と、
この加算器の出力のピークを検出するピーク検出器とを有し、
前記拡散符号発生回路から出力されるＮ個の拡散符号が固定されていることを特徴とする逆拡散復調器。
【請求項５】
受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第１のクロックに同期してデジタル信号に変換するコンパレータ回路と、
このコンパレータ回路の出力信号を前記第１のクロックの１周期から（Ｎ−１）周期（Ｎは２以上の整数）までそれぞれ遅延させたＮ−１個の信号を出力するＮ−１個の遅延回路と、
第２のクロックに同期してＮ個の拡散符号を発生する拡散符号発生回路と、
前記コンパレータ回路および遅延回路から出力された信号と前記拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するＮ個の乗算器と、
このＮ個の乗算器の出力を加算する加算器と、
この加算器の出力のピークを検出するピーク検出器と、
このピーク検出器による前記ピークの検出に応じて前記拡散符号発生回路への前記第２のクロックの入力を制御するクロック制御回路とを有することを特徴とする逆拡散復調器。
【請求項６】
請求項５に記載の逆拡散復調器において、
前記クロック制御回路は、前記ピーク検出器によって前記ピークが検出される度に、前記拡散符号発生回路への前記第２のクロックの入力の停止と再開とを交互に切り替えることを特徴とする逆拡散復調器。
【請求項７】
請求項５に記載の逆拡散復調器において、
前記クロック制御回路は、前記ピーク検出器によって前記ピークが検出されたときに、前記拡散符号発生回路への前記第２のクロックの入力を一定時間だけ停止することを特徴とする逆拡散復調器。
【請求項８】
請求項５に記載の逆拡散復調器において、
前記拡散符号発生回路と前記クロック制御回路とをＤＳＰまたはＰＬＤにより構成したことを特徴とする逆拡散復調器。
【請求項９】
受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第１のクロックに同期してデジタル信号に変換するコンパレータ回路と、
このコンパレータ回路の出力信号を前記第１のクロックの１周期から（Ｎ−１）周期（Ｎは２以上の整数）までそれぞれ遅延させたＮ−１個の信号を出力するＮ−１個の遅延回路と、
第２のクロックに同期してＮ個の第１の拡散符号を発生する第１の拡散符号発生回路と、
前記第２のクロックに同期して前記第１の拡散符号を逆向きに並び替えたＮ個の第２の拡散符号を発生する第２の拡散符号発生回路と、
前記コンパレータ回路および遅延回路から出力された信号と前記第１の拡散符号発生回路または第２の拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するＮ個の乗算器と、
このＮ個の乗算器の出力を加算する加算器と、
この加算器の出力のピークを検出するピーク検出器と、
前記ピーク検出器によって前記ピークが検出される度に、前記第１の拡散符号発生回路から前記乗算器への前記第１の拡散符号の入力と前記第２の拡散符号発生回路から前記乗算器への前記第２の拡散符号の入力とを交互に切り替える拡散符号制御回路とを有することを特徴とする逆拡散復調器。
【請求項１０】
請求項９に記載の逆拡散復調器において、
前記第１の拡散符号発生回路は、前記第２のクロックに同期して前記第１の拡散符号をシフトさせるＮ個の第１のフリップフロップ回路群と、この第１のフリップフロップ回路群の内の複数のフリップフロップ回路の出力を入力する第１の排他的論理和回路と、前記第１のフリップフロップ回路群のフリップフロップ回路を開閉自在に縦続接続すると共に前記第１の排他的論理和回路の出力を前記第１のフリップフロップ回路群の内の初段のフリップフロップ回路の入力に開閉自在に接続する第１のスイッチ群とを具備し、
前記第２の拡散符号発生回路は、前記第２のクロックに同期して前記第１の拡散符号と逆方向に前記第２の拡散符号をシフトさせるＮ個の第２のフリップフロップ回路群と、この第２のフリップフリップ回路群の内の複数のフリップフロップ回路の出力を入力する第２の排他的論理和回路と、前記第２のフリップフロップ回路群のフリップフロップ回路を開閉自在に縦続接続すると共に前記第２の排他的論理和回路の出力を前記第２のフリップフロップ回路群の内の初段のフリップフロップ回路の入力に開閉自在に接続する第２のスイッチ群とを具備し、
前記拡散符号制御回路は、前記ピーク検出器によって前記ピークが検出される度に、前記第１のスイッチ群をオン状態にする制御と前記第２のスイッチ群をオン状態にする制御とを交互に切り替えることを特徴とする逆拡散復調器。
【請求項１１】
請求項１０に記載の逆拡散復調器において、
前記第１の拡散符号発生回路と前記第２の拡散符号発生回路と前記拡散符号制御回路とをＤＳＰまたはＰＬＤにより構成したことを特徴とする逆拡散復調器。
【請求項１２】
請求項１乃至１１のいずれか１項に記載の逆拡散復調器において、
前記Ｎ個の乗算器と前記加算器と前記ピーク検出器とをデジタル回路で構成したことを特徴とする逆拡散復調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、拡散符号を用いた演算により所望の信号を周波数拡散して送信した拡散信号を受信し、この受信した拡散信号を拡散符号を用いた演算により逆拡散して前記所望の信号を取り出す無線通信における逆拡散復調器に関するものである。
【背景技術】
【０００２】
図１０に第１の従来技術である逆拡散復調器の構成を示す。本構成では、受信された拡散信号は乗算器１００１において拡散符号発生回路１００２で発生した拡散符号と乗算され、ローパスフィルタ（ＬＰＦ）１００３に通すことで高調波成分が除去され、受信信号（ベースバンド信号）が得られる。１００４は拡散符号と拡散信号の位相を合わせるための同期制御回路である。
【０００３】
図１１に第２の従来技術である逆拡散復調器の構成を示し、図１２に図１１の逆拡散復調器におけるピーク検出器１１１４の入力側のＡ点と出力側のＢ点の信号の特徴的な波形を示す。本構成では、受信された拡散信号は拡散符号に対応したマッチトフィルタ１１１１により相関信号に変換され、遅延線１１１２によりデータクロックの逆数分遅延され、その遅延信号と前記相関信号が乗算器１１１３で乗算され、その後にピーク検出器１１１４でピーク検出を行うことで受信信号が得られる。
【０００４】
図１０の同期制御回路を有する逆拡散復調器および図１１のマッチトフィルタを有する逆拡散復調器については例えば非特許文献１に記載されている。なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
【非特許文献１】丸林元，中川正雄，河野隆二著，「スペクトル拡散通信とその応用」，電子情報通信学会，１９９８年，９４頁〜１４５頁，ＩＳＢＮ４−８８５６２−１６３−Ｘ
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図１０に示した第１の従来技術である逆拡散復調器では、拡散符号と拡散信号の位相を高精度に合わせる必要がある。このため、同期制御回路１００４の構成が複雑になり、回路規模および消費電力が増大するという問題があった。
【０００６】
また、図１１に示した第２の従来技術である逆拡散復調器では、マッチトフィルタ１１１１として通常ＳＡＷ（Surface Acoustic Wave ）フィルタを用いる。このため、実装面積および実装コストが増大するという問題があった。また、特定の拡散符号に特化したマッチトフィルタ１１１１を用いるため、異なる拡散符号による拡散信号を復調できないという問題があった。また、マッチトフィルタ１１１１をオンチップの回路で構成すると、面積規模および消費電力が増大するという問題があった。
【０００７】
本発明は、以上のような点に鑑みてなされたものであり、その目的は、外付け部品を不要にし、かつ同期制御が不要で低電力な逆拡散復調器を提供することで、携帯無線機の低電力・低コスト化に寄与することである。
【課題を解決するための手段】
【０００８】
本発明の逆拡散復調器は、受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第１のクロックに同期してデジタル信号に変換するコンパレータ回路と、このコンパレータ回路の出力信号を前記第１のクロックの１周期から（Ｎ−１）周期（Ｎは２以上の整数）までそれぞれ遅延させたＮ−１個の信号を出力するＮ−１個の遅延回路と、第２のクロックに同期してＮ個の拡散符号を発生する拡散符号発生回路と、前記コンパレータ回路および遅延回路から出力された信号と前記拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するＮ個の乗算器と、このＮ個の乗算器の出力を加算する加算器と、この加算器の出力のピークを検出するピーク検出器とを有するものである。
【０００９】
また、本発明の逆拡散復調器の１構成例は、前記第２のクロックに同期してシフトする前記拡散符号の前記Ｎ個の乗算器への入力順と前記第１のクロックに同期してシフトする前記拡散信号の前記Ｎ個の乗算器への入力順とが同じとなるようにしたものである。
また、本発明の逆拡散復調器の１構成例は、前記第２のクロックに同期してシフトする前記拡散符号の前記Ｎ個の乗算器への入力順と前記第１のクロックに同期してシフトする前記拡散信号の前記Ｎ個の乗算器への入力順とが逆となるようにしたものである。
【００１０】
また、本発明の逆拡散復調器は、受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第１のクロックに同期してデジタル信号に変換するコンパレータ回路と、このコンパレータ回路の出力信号を前記第１のクロックの１周期から（Ｎ−１）周期（Ｎは２以上の整数）までそれぞれ遅延させたＮ−１個の信号を出力するＮ−１個の遅延回路と、Ｎ個の拡散符号を発生する拡散符号発生回路と、前記コンパレータ回路および遅延回路から出力された信号と前記拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するＮ個の乗算器と、このＮ個の乗算器の出力を加算する加算器と、この加算器の出力のピークを検出するピーク検出器とを有し、前記拡散符号発生回路から出力されるＮ個の拡散符号が固定されていることを特徴とするものである。
【００１１】
また、本発明の逆拡散復調器は、受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第１のクロックに同期してデジタル信号に変換するコンパレータ回路と、このコンパレータ回路の出力信号を前記第１のクロックの１周期から（Ｎ−１）周期（Ｎは２以上の整数）までそれぞれ遅延させたＮ−１個の信号を出力するＮ−１個の遅延回路と、第２のクロックに同期してＮ個の拡散符号を発生する拡散符号発生回路と、前記コンパレータ回路および遅延回路から出力された信号と前記拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するＮ個の乗算器と、このＮ個の乗算器の出力を加算する加算器と、この加算器の出力のピークを検出するピーク検出器と、このピーク検出器による前記ピークの検出に応じて前記拡散符号発生回路への前記第２のクロックの入力を制御するクロック制御回路とを有するものである。
【００１２】
また、本発明の逆拡散復調器の１構成例において、前記クロック制御回路は、前記ピーク検出器によって前記ピークが検出される度に、前記拡散符号発生回路への前記第２のクロックの入力の停止と再開とを交互に切り替えるようにしたものである。
また、本発明の逆拡散復調器の１構成例において、前記クロック制御回路は、前記ピーク検出器によって前記ピークが検出されたときに、前記拡散符号発生回路への前記第２のクロックの入力を一定時間だけ停止するようにしたものである。
また、本発明の逆拡散復調器の１構成例は、前記拡散符号発生回路と前記クロック制御回路とをＤＳＰまたはＰＬＤにより構成するようにしたものである。
【００１３】
また、本発明の逆拡散復調器は、受信した拡散信号を、この拡散信号の拡散に用いたクロックと同じ周波数の第１のクロックに同期してデジタル信号に変換するコンパレータ回路と、このコンパレータ回路の出力信号を前記第１のクロックの１周期から（Ｎ−１）周期（Ｎは２以上の整数）までそれぞれ遅延させたＮ−１個の信号を出力するＮ−１個の遅延回路と、第２のクロックに同期してＮ個の第１の拡散符号を発生する第１の拡散符号発生回路と、前記第２のクロックに同期して前記第１の拡散符号を逆向きに並び替えたＮ個の第２の拡散符号を発生する第２の拡散符号発生回路と、前記コンパレータ回路および遅延回路から出力された信号と前記第１の拡散符号発生回路または第２の拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するＮ個の乗算器と、このＮ個の乗算器の出力を加算する加算器と、この加算器の出力のピークを検出するピーク検出器と、前記ピーク検出器によって前記ピークが検出される度に、前記第１の拡散符号発生回路から前記乗算器への前記第１の拡散符号の入力と前記第２の拡散符号発生回路から前記乗算器への前記第２の拡散符号の入力とを交互に切り替える拡散符号制御回路とを有するものである。
【００１４】
また、本発明の逆拡散復調器の１構成例において、前記第１の拡散符号発生回路は、前記第２のクロックに同期して前記第１の拡散符号をシフトさせるＮ個の第１のフリップフロップ回路群と、この第１のフリップフロップ回路群の内の複数のフリップフロップ回路の出力を入力する第１の排他的論理和回路と、前記第１のフリップフロップ回路群のフリップフロップ回路を開閉自在に縦続接続すると共に前記第１の排他的論理和回路の出力を前記第１のフリップフロップ回路群の内の初段のフリップフロップ回路の入力に開閉自在に接続する第１のスイッチ群とを具備し、前記第２の拡散符号発生回路は、前記第２のクロックに同期して前記第１の拡散符号と逆方向に前記第２の拡散符号をシフトさせるＮ個の第２のフリップフロップ回路群と、この第２のフリップフリップ回路群の内の複数のフリップフロップ回路の出力を入力する第２の排他的論理和回路と、前記第２のフリップフロップ回路群のフリップフロップ回路を開閉自在に縦続接続すると共に前記第２の排他的論理和回路の出力を前記第２のフリップフロップ回路群の内の初段のフリップフロップ回路の入力に開閉自在に接続する第２のスイッチ群とを具備し、前記拡散符号制御回路は、前記ピーク検出器によって前記ピークが検出される度に、前記第１のスイッチ群をオン状態にする制御と前記第２のスイッチ群をオン状態にする制御とを交互に切り替えるものである。
【００１５】
また、本発明の逆拡散復調器の１構成例は、前記第１の拡散符号発生回路と前記第２の拡散符号発生回路と前記拡散符号制御回路とをＤＳＰまたはＰＬＤにより構成するようにしたものである。
また、本発明の逆拡散復調器の１構成例は、前記Ｎ個の乗算器と前記加算器と前記ピーク検出器とをデジタル回路で構成するようにしたものである。
【発明の効果】
【００１６】
本発明によれば、受信した拡散信号をデジタル信号に変換するコンパレータ回路と、コンパレータ回路の出力を第１のクロックの１周期から（Ｎ−１）周期までそれぞれ遅延させたＮ−１個の信号を出力するＮ−１個の遅延回路と、第２のクロックに同期してＮ個の拡散符号を発生する拡散符号発生回路と、コンパレータ回路および遅延回路から出力された信号と拡散符号発生回路から出力された拡散符号とを対応する信号毎に乗算するＮ個の乗算器と、乗算器の出力を加算する加算器と、加算器の出力のピークを検出するピーク検出器とから逆拡散復調器を構成し、外付け部品が不要で、かつ拡散信号と拡散符号との同期制御が不要な拡散符号発生回路を用いて拡散信号を逆拡散復調するようにしたので、低電力の逆拡散復調器を実現することができ、逆拡散復調器を搭載する携帯無線機の低電力・低コスト化を実現することができる。
【００１７】
また、拡散符号発生回路から出力する拡散符号を固定することにより、拡散符号発生回路を含む逆拡散復調器の低消費電力化を実現することができる。
【００１８】
また、ピーク検出器によるピークの検出に応じて拡散符号発生回路への第２のクロックの入力を制御するクロック制御回路を設けることにより、加算器からの相関ピーク信号が第１のクロック、第２のクロックおよび拡散符号に依存せず、相関ピーク信号を頻繁に得ることができるので、送信するデータのデータクロック周波数が高速な場合でも逆拡散復調を行うことができ、データクロック周波数を高速化することができる。
【００１９】
また、第２のクロックに同期してＮ個の第１の拡散符号を発生する第１の拡散符号発生回路と、第２のクロックに同期して第１の拡散符号を逆向きに並び替えたＮ個の第２の拡散符号を発生する第２の拡散符号発生回路と、ピーク検出器によってピークが検出される度に、第１の拡散符号発生回路から乗算器への第１の拡散符号の入力と第２の拡散符号発生回路から乗算器への第２の拡散符号の入力とを交互に切り替える拡散符号制御回路とを設けることにより、加算器からの相関ピーク信号が第１のクロック、第２のクロックおよび拡散符号に依存せず、相関ピーク信号を頻繁に得ることができるので、送信するデータのデータクロック周波数が高速な場合でも逆拡散復調を行うことができ、データクロック周波数を高速化することができる。
【００２０】
また、コンパレータ回路を設けることにより、Ｎ個の乗算器と加算器とピーク検出器とをデジタル回路で構成することが可能となるので、逆拡散復調器の設計が容易になり、逆拡散復調器の小型化を実現することができる。
【発明を実施するための最良の形態】
【００２１】
［第１の実施の形態］
図１は本発明の第１の実施の形態となる逆拡散復調器の構成を示すブロック図である。本実施の形態の逆拡散復調器は、入力された拡散信号を第１のクロックｆ１に同期して１ビットのデジタル信号に変換するコンパレータ回路１３と、コンパレータ回路１３の出力信号をクロックｆ１の１周期から（Ｎ−１）周期（Ｎは２以上の整数で、本実施の形態では７）までそれぞれ遅延させた（Ｎ−１）個の信号を出力する遅延回路１４ａ〜１４ｆと、送信側で前記拡散信号の拡散に使用された拡散符号と同じＮ個の拡散符号を第２のクロックｆ２に同期して発生する拡散符号発生回路１６と、コンパレータ回路１３および遅延回路１４ａ〜１４ｆから出力された信号と拡散符号発生回路１６から出力された拡散符号とを対応する信号毎に乗算するＮ個の乗算器１５ａ〜１５ｇと、乗算器１５ａ〜１５ｇの各出力信号を加算する加算器１７と、加算器１７の出力信号のピーク値を検出するピーク検出器１８とから構成される。
【００２２】
第１のクロックｆ１は、送信側で拡散信号の拡散に使用されたクロックと同じ周波数のクロックである。第２のクロックｆ２は、送信側で拡散符号の生成に使用されたクロックと同じ周波数のクロックである。
なお、本実施の形態では、Ｎ＝７とし、乗算器がＮ＝７個の場合を示したが、Ｎは２以上の整数であればよい。
【００２３】
図２に乗算器１５（１５ａ〜１５ｇ）の構成の１例を示す。各乗算器１５は、ＮＭＯＳトランジスタＭＮ１〜ＭＮ７からなり、２段縦積み型の差動回路で構成されている。拡散符号発生回路１６から出力される拡散符号とコンパレータ回路１３および遅延回路１４（１４ａ〜１４ｆ）から出力される拡散信号とは、差動形式の信号である。拡散符号発生回路１６から出力される拡散符号はトランジスタＭＮ１，ＭＮ２からなる差動回路とトランジスタＭＮ３，ＭＮ４からなる差動回路とに互いに逆相で入力され、コンパレータ回路１３および遅延回路１４（１４ａ〜１４ｆ）から出力される拡散信号はトランジスタＭＮ５，ＭＮ６からなる差動回路に入力される。これにより、拡散符号と拡散信号とは乗算され、その乗算結果が電流モードで出力される。
【００２４】
図３に加算器１７の構成の１例を示す。加算器１７は、一端に電源電圧が印加され、他端に乗算器１５ａ〜１５ｇの差動出力が入力される負荷抵抗３１，３２から構成される。電流モードで出力する各乗算器１５ａ〜１５ｇの差動出力は、加算器１７において負荷抵抗３１，３２により電圧に変換されて加算され電圧モードで出力される。加算器１７の出力信号は、ピーク検出器１８によりピーク検出され、受信信号（ベースバンド信号）として出力される。
【００２５】
図４に拡散符号発生回路１６の構成の１例を示す。拡散符号発生回路１６は、排他的論理和回路１６１と、この排他的論理和回路１６１の出力をクロックｆ２に同期してシフトするシフトレジスタを構成するフリップフロップ回路１６２ａ〜１６２ｇとからなる。本実施の形態では、フリップフロップ回路１６２ａ，１６２ｃの出力を排他的論理和回路１６１に取り込み、この排他的論理和回路１６１の演算結果をフリップフロップ回路１６２ａの入力に戻すことで拡散符号（本実施の形態ではＰＮ７）を生成している。
【００２６】
排他的論理和回路１６１への入力の組み合わせを変えるだけで各種の拡散符号を生成することができる。なお，遅延回路１４ａ〜１４ｆや乗算器１５ａ〜１５ｇの数を増やす場合は、拡散符号発生回路１６のフリップフロップ回路１６２の数をそれに合わせて増加させればよい。
【００２７】
以下、本実施の形態の逆拡散復調器の動作を詳細に説明する。コンパレータ回路１３は、入力された拡散信号の信号レベルを所定のしきい値に基づいてクロックｆ１の周期毎に判定し、拡散信号をハイ（High）またはロウ（Low ）の１ビットデジタルデータに変換して出力する。コンパレータ回路１３から出力された信号は、フリップフロップからなる遅延回路１４ａおよび乗算器１５ａへ供給される。
【００２８】
遅延回路１４ａは、コンパレータ回路１３の出力信号をクロックｆ１の１周期分だけ遅延させて遅延回路１４ｂおよび乗算器１５ｂに出力する。遅延回路１４ｂ〜１４ｅの動作も同様である。遅延回路１４ｆは、遅延回路１４ｅの出力信号をクロックｆ１の１周期分だけ遅延させて乗算器１５ｇに出力する。
【００２９】
以上の動作により、コンパレータ回路１３から出力された信号は、乗算器１５ａへ供給されると共に、遅延回路１４ａ〜１４ｆによってクロックｆ１の１周期ずつ順次遅れて乗算器１５ｂ〜１５ｇへ供給される。
【００３０】
本実施の形態では、コンパレータ回路１３および６個の遅延回路１４ａ〜１４ｆによって７チップレートに相当する拡散信号が常に乗算器１５ａ〜１５に入力されることとなる。コンパレータ回路１３および遅延回路１４ａ〜１４ｆから出力される７チップレートの拡散信号は、クロックｆ１に同期して更新され、コンパレータ回路１３からは常にクロックｆ１のタイミングで新しい拡散信号が出力される。
【００３１】
拡散符号発生回路１６は、前記拡散信号に対応した拡散符号をクロックｆ２に同期して出力する。図４はＰＮ７の拡散符号を発生する拡散符号発生回路の構成例である。拡散符号発生回路１６のフリップフロップ回路１６２ａ〜１６２ｇから出力される拡散符号は、それぞれ乗算器１５ａ〜１５ｇに出力される。フリップフロップ回路１６２ａ〜１６２ｇは縦続接続され、シフトレジスタを構成している。このため、拡散符号はクロックｆ２に同期して図４の右方向にシフトしながら各乗算器１５ａ〜１５ｇへ出力される。
【００３２】
図４はフリップフロップ群を用いた場合の構成例であるが、ＤＳＰ（Digital Signal Processor）やＰＬＤ（Programmable Logic Device ）といったプログラマブルデバイスから拡散符号を出力する構成にしてもよい。
【００３３】
コンパレータ回路１３および遅延回路１４ａ〜１４ｆから出力された拡散信号と拡散符号発生回路１６から出力された拡散符号とは、乗算器１５ａ〜１５ｇにより対応する信号毎に乗算され、各乗算器１５ａ〜１５ｇの乗算結果が加算器１７により加算されて出力される。
【００３４】
図５に図１のＡ点とＢ点における特徴的な信号波形を示す。拡散信号はクロックｆ１の速度でシフトしながら各乗算器１５ａ〜１５ｇに入力され、拡散符号はクロックｆ２の速度でシフトしながら各乗算器１５ａ〜１５ｇに入力される。したがって、拡散信号と拡散符号の位相は、クロックｆ１とクロックｆ２の和の周波数もしくは差の周波数で変化する。
【００３５】
ＰＮ７の拡散符号を用いた場合、この拡散符号の周期は７チップレート間隔となり、拡散信号と拡散符号の位相を変化させたときには７チップレートのうち１チップレート分だけ、拡散信号と拡散符号の位相が一致し相関ピーク信号が加算器１７から得られる。
【００３６】
したがって、加算器１７の出力（Ａ点）における信号のピークは、拡散符号長／｜ｆ１＋ｆ２｜もしくは拡散符号長／｜ｆ１−ｆ２｜の時間間隔で発生する。拡散信号と拡散符号とがシフトする方向が同じ方向の場合は、位相が変化する速度はクロックｆ１とクロックｆ２の差の周波数となり，シフトする方向が逆向きの場合は、クロックｆ１とクロックｆ２の和の周波数となる。
【００３７】
本実施の形態では、拡散信号と拡散符号とが同じ方向にシフトするので、加算器１７の出力における相関ピーク信号は、図５（ａ）に示すように、拡散符号長／｜ｆ１−ｆ２｜の時間間隔で発生する。本実施の形態の場合、拡散符号長は７である。
【００３８】
本構成では、送信側から送られたデジタルデータの「１」，「０」に対応して加算器１７から正負の相関値出力が図５（ａ）に示すように得られる。したがって、コンパレータ回路１３、遅延回路１４ａ〜１４ｆ、乗算器１５ａ〜１５ｇ、拡散符号発生回路１６および加算器１７は、入力された拡散信号に対して逆拡散を行い、送信された「１」，「０」のデータに対応したピーク信号を出力する逆拡散手段として機能する。ピーク検出器１８は、加算器１７の出力信号のピークを検出することにより、図５（ｂ）に示すようにデジタルの受信信号（ベースバンド信号）を出力する。
【００３９】
以上のように、本実施の形態によれば、拡散信号と拡散符号との同期制御を行うことなく拡散信号を逆拡散復調することができる。
【００４０】
なお、拡散信号と拡散符号のシフトの方向を逆方向にするには、図４に示した拡散符号発生回路１６のフリップフロップ回路１６２ｇの出力が乗算器１５ａに、フリップフロップ回路１６２ｆの出力が乗算器１５ｂに、フリップフロップ回路１６２ｅの出力が乗算器１５ｃに、フリップフロップ回路１６２ｄの出力が乗算器１５ｄに、フリップフロップ回路１６２ｃの出力が乗算器１５ｅに、フリップフロップ回路１６２ｂの出力が乗算器１５ｆに、フリップフロップ回路１６２ａの出力が乗算器１５ｇに各々入力されるように接続すればよい。これにより、拡散符号が乗算器１５ａ〜１５ｇに入力される順序が本実施の形態と逆になる。この場合、加算器１７の出力における相関ピーク信号は、拡散符号長／｜ｆ１＋ｆ２｜の時間間隔で発生する。
【００４１】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。本実施の形態の逆拡散復調器は、上記第１の実施の形態の逆拡散復調器とほとんど同じ構成なので、図１の符号を用いて説明する。第１の実施の形態と異なるのは、拡散符号発生回路１６から出力する拡散符号を固定とする点である。第１の実施形態では拡散符号発生回路１６から出力する拡散符号をクロックｆ２に同期してシフトさせながら各乗算器１５ａ〜１５ｇへ出力していたが、本実施の形態では拡散符号をシフトさせずに固定パターンで出力する。
【００４２】
本実施の形態の拡散符号発生回路１６の構成としては、ハイ（High）、ロウ（Low ）の２レベルの信号をつくり、出力する拡散符号に対応させて各乗算器１５ａ〜１５ｇに入力すればよい。図４に示した拡散符号発生回路を用いる場合には、クロックｆ２を各フリップフロップ回路１６２ａ〜１６２ｇに供給して、拡散符号が出力されたことを確認した後に、クロックｆ２の供給を停止すればよい。
【００４３】
また、ＤＳＰやＰＬＤといったプログラマブルデバイスを用いて拡散符号発生回路１６を構成して、固定した拡散符号を出力するようにしてもよいし、その他の手段を用いて固定した拡散符号を出力するようにしてもよい。
【００４４】
本実施の形態では、拡散符号が固定され、拡散信号のみがクロックｆ１に同期してシフトしながら各乗算器１５ａ〜１５ｇへ出力されるため、拡散信号と拡散符号の位相が変化する速度はｆ１となる。その結果、加算器１７の出力における相関ピーク信号は、拡散符号長／｜ｆ１｜の時間間隔で発生する。
【００４５】
本実施の形態によれば、第１の実施の形態と同様に、拡散信号と拡散符号との同期制御を行うことなく逆拡散復調を行うことができる。さらに、本実施の形態では、拡散符号発生回路の出力を固定とするため、拡散符号発生回路を含む逆拡散復調器の低消費電力化を実現することができる。
【００４６】
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図６は本発明の第３の実施の形態となる逆拡散復調器の構成を示すブロック図であり、図１と同一の構成には同一の符号を付してある。第１の実施の形態と異なるのは、拡散符号発生回路１６へのクロックｆ２の入力を制御するクロック制御回路１９を備え、このクロック制御回路１９がピーク検出器１８によるピークの検出に応じて拡散符号発生回路１６へのクロックｆ２の入力を制御する点である。
【００４７】
本実施の形態では、拡散信号と拡散符号のシフトする方向を同方向とし、クロックｆ２をクロックｆ１よりも高い周波数に設定するものとする。この場合、拡散信号と拡散符号の位相はｆ１とｆ２の差の周波数で変化し、またクロックｆ２はクロックｆ１よりも高い周波数のため、拡散符号は拡散信号に対して進み位相となる。
【００４８】
以下、本実施の形態の逆拡散復調器の動作を詳細に説明する。第１の実施の形態で説明したように、拡散信号と拡散符号の位相が一致した瞬間に加算器１７からは相関ピーク信号（第１の相関ピーク信号と呼ぶ）が得られる。クロック制御回路１９は、ピーク検出器１８により第１の相関ピーク信号が検出されると、拡散符号発生回路１６へのクロックｆ２の入力を停止する。これにより、拡散符号発生回路１６のフリップフロップ回路１６２ａ〜１６２ｇへのクロックｆ２の入力が停止するので、拡散符号はシフトすることなくフリップフロップ回路１６２ａ〜１６２ｇで保持される。
【００４９】
ピーク検出器１８が第１の相関ピーク信号を検出して拡散符号のシフトが実際に停止するまでの遅延時間の間に、拡散信号と拡散符号の位相はクロックｆ１とクロックｆ２の差の周波数で変化し続けている。このため、拡散符号のシフトが停止したときには、第１の相関ピーク信号が検出されたときに比べて拡散信号と拡散符号の位相にずれが生じており、拡散符号の位相は拡散信号に対してわずかに進み位相となっている。
【００５０】
拡散符号のシフトが停止した後も、拡散信号はクロックｆ１に同期してシフトしているため、拡散信号と拡散符号の位相はｆ１の速度で変化し、拡散符号に対して遅れ位相であった拡散信号の位相は進み位相の方向に変化する。拡散符号のシフトが停止したとき、拡散符号の位相は拡散信号に対してわずかに進み位相となっているだけなので、拡散符号のシフト停止から程無くして拡散信号と拡散符号の位相は再び一致し、相関ピーク信号（第２の相関ピーク信号と呼ぶ）が加算器１７から得られる。
【００５１】
クロック制御回路１９は、第１の相関ピーク信号に応じて拡散符号発生回路１６へのクロックｆ２の入力を停止した後、ピーク検出器１８により第２の相関ピーク信号が検出されると、拡散符号発生回路１６へのクロックｆ２の入力を再開する。ピーク検出器１８が第２の相関ピーク信号を検出して拡散符号のシフトが実際に再開されるまでの遅延時間の間に、拡散信号と拡散符号の位相はクロックｆ１の周波数で変化し続けている。このため、拡散符号のシフトが再開したときには、第２の相関ピーク信号が検出されたときに比べて拡散信号と拡散符号の位相にずれが生じており、拡散信号の位相は拡散符号に対してわずかに進み位相となっている。
【００５２】
拡散符号のシフトの再開後、拡散信号と拡散符号の位相は再びｆ１とｆ２の周波数差で拡散信号に対して拡散符号の位相が進み位相となるように変化し始める。拡散符号のシフトが再開したとき、拡散信号の位相は拡散符号に対してわずかに進み位相となっているだけなので、拡散符号のシフト再開から程無くして拡散信号と拡散符号の位相は再び一致し、相関ピーク信号（第３の相関ピーク信号と呼ぶ）が加算器１７から得られる。
【００５３】
クロック制御回路１９は、第２の相関ピーク信号に応じて拡散符号発生回路１６へのクロックｆ２の入力を再開した後、ピーク検出器１８により第３の相関ピーク信号が検出されると、拡散符号発生回路１６へのクロックｆ２の入力を停止する。
【００５４】
以下同様の制御を繰り返すことにより相関ピーク信号を頻繁に得ることができる。図７に図６のＡ点とＢ点における特徴的な信号波形を示す。第１の実施の形態では、相関ピーク信号の得られる周期がクロックｆ１とクロックｆ２の和の周波数もしくは差の周波数と、使用する拡散符号の符号長とに依存していたが、本実施の形態では、上記構成によりクロックｆ１，ｆ２や使用する拡散符号に依存せずに相関ピーク信号が得られる。
【００５５】
なお、本実施の形態では、加算器１７からの相関ピーク信号を検出するたびに拡散符号発生回路１６へのクロックｆ２の入力を停止／再開する構成としたが、相関ピーク信号を検出して拡散符号発生回路１６へのクロックｆ２の入力を停止した後は、次の相関ピーク信号を検出せずに一定時間待ってからクロックｆ２の入力を再開する構成にしても同様の効果が得られる。
【００５６】
また、拡散符号発生回路１６およびクロック制御回路１９をＤＳＰ等のプログラマブルデバイスで構成してもよく、同等の制御を行えるものであればこれらに特に限定されない。
【００５７】
本実施の形態によれば、第１の実施の形態と同様に、拡散信号と拡散符号との同期制御を行うことなく逆拡散復調を行うことができる。さらに、本実施の形態では、加算器１７からの相関ピーク信号がクロックｆ１，ｆ２や使用する拡散符号に依存しない構成のため、送信する信号のデータレートの高ビット化を図ることができる。
【００５８】
［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。本実施の形態の逆拡散復調器は、上記第１の実施の形態の逆拡散復調器とほとんど同じ構成なので、図１の符号を用いて説明する。第１の実施の形態と異なるのは、拡散符号発生回路１６が第１の拡散符号発生回路と第２の拡散符号発生回路と拡散符号制御回路とを有し、ピーク検出器１８によるピークの検出に応じて第１の拡散符号発生回路と第２の拡散符号発生回路の出力を交互に切り替える点である。
【００５９】
本実施の形態の拡散符号発生回路１６の構成例を図８に示す。本実施の形態の拡散符号発生回路１６は、排他的論理和回路１６３，１６６と、クロックｆ２に同期してシフトするシフトレジスタを構成するフリップフロップ回路１６４ａ〜１６４ｇ，１６７ａ〜１６７ｇと、排他的論理和回路１６３，１６６やフリップフロップ回路１６４ａ〜１６４ｇ，１６７ａ〜１６７ｇの出力パスをオン／オフするスイッチ１６５ａ〜１６５ｈ，１６８ａ〜１６８ｈと、スイッチ１６５ａ〜１６５ｈ，１６８ａ〜１６８ｈを制御する拡散符号制御回路１６９とから構成される。
【００６０】
本実施の形態では、フリップフロップ回路１６４ａ，１６４ｃの出力を排他的論理和回路１６３に取り込み、この排他的論理和回路１６３の演算結果をフリップフロップ１６４ａの入力に戻すことにより第１の拡散符号を発生する。一方、フリップフロップ回路１６７ｅ，１６７ｆの出力を排他的論理和回路１６６に取り込み、排他的論理和回路１６６の演算結果をフリップフロップ１６７ｇの入力に戻すことにより第１の拡散符号を逆順に並べ替えた第２の拡散符号を発生する。
【００６１】
すなわち、第１の排他的論理和回路１６３、フリップフロップ回路１６４ａ〜１６４ｇからなる第１のフリップフロップ回路群およびスイッチ１６５ａ〜１６５ｈからなる第１のスイッチ群は第１の拡散符号発生回路１６０−１を構成し、第２の排他的論理和回路１６６、フリップフロップ回路１６７ａ〜１６７ｈからなる第２のフリップフロップ回路群およびスイッチ１６８ａ〜１６８ｈからなる第２のスイッチ群は第１の拡散符号発生回路１６０−１が発生する第１の拡散符号とは逆方向に信号がシフトしていく第２の拡散符号を発生する第２の拡散符号発生回路１６０−２を構成している。排他的論理和回路１６３，１６６への入力の組み合わせを変えるだけで各種の拡散符号に対応した拡散符号発生回路が形成できる。
【００６２】
拡散符号制御回路１６９は、ピーク検出器１８によるピーク検出に応じてスイッチ１６５ａ〜１６５ｈ，１６８ａ〜１６８ｈを制御する。スイッチ１６５ａ〜１６５ｈがオンのときはスイッチ１６８ａ〜１６８ｈはオフであり、第１の拡散符号発生回路１６０−１で発生する第１の拡散符号は図８において左から右へとシフトしていく。逆に、スイッチ１６５ａ〜１６５ｈがオフのときはスイッチ１６８ａ〜１６８ｈはオンであり、第２の拡散符号発生回路１６０−２で発生する第２の拡散符号は図８において右から左へとシフトしていく。
【００６３】
拡散符号制御回路１６９は、ピーク検出器１８によってピークが検出される度に第１のスイッチ群（１６５ａ〜１６５ｈ）と第２のスイッチ群（１６８ａ〜１６８ｈ）とを交互に切り替えて拡散符号のシフトする方向を切り替える。第１の拡散符号発生回路１６０−１または第２の拡散符号発生回路１６０−２のうち、スイッチ群がオンしている一方の拡散符号発生回路のフリップフロップ回路群から対応する乗算器１５ａ〜１５ｇに拡散符号が入力される。また、このフリップフロップ回路群の出力はスイッチ群がオフしている他方の拡散符号発生回路のフリップフロップ回路群にも同時に入力されているため、スイッチ群を切り替える際には、その時点で出力している拡散符号を保持したまま、逆方向へ拡散符号がシフトを始める。
【００６４】
図９に図８の拡散符号発生回路（本例ではＰＮ７｛１−１１１１−１−１｝の拡散符号）動作時の波形を示す。図９（ａ）は第１の拡散符号発生回路１６０−１がオン状態のとき発生する第１の拡散符号を示し、図９（ｂ）は第２の拡散符号発生回路１６０−２がオン状態のとき発生する第２の拡散符号を示している。
加算器１７の出力（図１のＡ点）およびピーク検出器１８の出力（図１のＢ点）における特徴的な信号波形は図７と同様になる。
【００６５】
以下に動作原理を詳細に説明する。初期状態として第１の拡散符号発生回路１６０−１もしくは第２の拡散符号発生回路１６０−２のうちどちらかの出力が乗算器１５ａ〜１５ｇへ供給されているとする。この初期状態の動作は第１の実施の形態の動作に相当し、拡散符号長／｜ｆ１＋ｆ２｜もしくは拡散符号長／｜ｆ１−ｆ２｜の時間間隔で加算器１７から相関ピーク信号が得られる。ピーク検出器１８がこのピークを検出すると、拡散符号制御回路１６９によりフリップフロップ間の信号パスが切り替えられ、拡散符号のシフトする方向が切り替えられる。
【００６６】
拡散符号のシフトする方向が一方向の場合、次の相関ピーク信号が現れるのは、拡散符号がシフトしていき同じ拡散符号パターンが乗算器１５ａ〜１５ｇに入力されるときであり、拡散符号長の時間間隔に１回である。本実施の形態では、ピーク検出器１８によってピークが検出される度に拡散符号がシフトする方向を切り替える構成としている。このため、相関ピーク信号が得られると、拡散符号制御回路１６９により拡散符号のシフト方向が切り替えられ、逆方向にシフトする拡散符号が乗算器１５ａ〜１５ｇに入力される。
【００６７】
拡散符号制御回路１６９が相関ピーク信号を検出してから拡散符号が逆方向にシフトし始めるまでの遅延時間の間に、乗算器１５ａ〜１５ｇに入力中の拡散符号は切り替え前のシフト方向にシフトし続けている。このため、相関ピーク信号が検出されたときの拡散符号パターンとシフト方向が切り替わったとき乗算器１５ａ〜１５ｇに入力される拡散符号の位相にずれが生じるが、乗算器１５ａ〜１５ｇに入力される拡散符号が逆方向にシフトし始めるため、シフト方向の切り替えから程無くして拡散信号と拡散符号の位相は再び一致し、次の相関ピーク信号が加算器１７から得られる。拡散符号制御回路１６９は、ピーク検出器１８により次の相関ピーク信号が検出されると、拡散符号のシフト方向を逆方向に切り替える。
【００６８】
以下同様の制御を繰り返すことにより、使用する拡散符号長によらず相関ピーク信号を頻繁に得ることができる。
なお、拡散符号制御回路１６９が相関ピーク信号を検出してから拡散符号が逆方向にシフトし始めるまでの遅延時間が短すぎて、相関ピーク信号が検出されたときの拡散符号パターンと乗算器１５ａ〜１５ｇに入力される拡散符号の位相にずれが生じるよりも速く拡散符号のシフト方向が切り替わってしまう場合には、相関ピーク信号を検出したときに直ちにシフト方向を切り替えるのでなく、ピーク検出器１８が相関ピーク信号を検出してから一定時間後に拡散符号制御回路１６９が拡散符号を逆方向にシフトするようにすればよい。
【００６９】
また、図８に示した拡散符号発生回路１６をＤＳＰやＰＬＤ等のプログラマブルデバイスで構成してもよく、同等の制御を行えるものであればこれらに限定されない。
【００７０】
本実施の形態によれば、第１の実施の形態と同様に、拡散信号と拡散符号との同期制御を行うことなく逆拡散復調を行うことができる。さらに、本実施の形態では、第３の実施の形態と同様に、加算器１７からの相関ピーク信号がクロックｆ１，ｆ２や使用する拡散符号に依存しない構成のため、送信する信号のデータレートの高ビット化を図ることができる。
【００７１】
［第５の実施の形態］
次に、本発明の第５の実施の形態について説明する。本実施の形態の逆拡散復調器は、上記第１の実施の形態から第４の実施の形態のいずれかにおいて、拡散信号と拡散符号の乗算を行う乗算器１５ａ〜１５ｇと、個々の乗算器１５ａ〜１５ｇの出力を加算する加算器１７と、加算器１７の出力のピークを検出するピーク検出器１８とをデジタル回路で構成することを特徴としている。
【００７２】
乗算器１５ａ〜１５ｇに入力される拡散信号および拡散符号は、どちらもフリップフロップ回路から出力されるデジタル信号なので、図２、図３に示したような回路によるアナログ演算を行わなくとも、デジタル回路を用いてデジタル演算を行うことによる逆拡散復調が可能である。
【００７３】
第１の実施の形態における逆拡散復調器の乗算器１５ａ〜１５ｇ、加算器１７およびピーク検出器１８をデジタル回路で構成した場合を考える。乗算器１５ａ〜１５ｇをＥＸＯＲ（Exclusive-OR）−ＮＯＴで構成したとすると、拡散信号と拡散符号の位相が同極性で一致した場合は、各乗算器１５ａ〜１５ｇから出力されるデジタル信号は「１」となり、乗算器の数が７個の場合、加算した結果は「７」となる。逆に、拡散信号と拡散符号の位相が逆極性で一致した場合は、各乗算器１５ａ〜１５ｇから出力されるデジタル信号は「０」となり、加算した結果も「０」となる。
【００７４】
拡散信号と拡散符号の位相が１チップレート以上ずれている場合は、加算器１７から出力される結果は「０」と「７」の中間の「３」，「４」程度となる。加算器１７から出力される値が「７」の相関ピーク信号は、送信されたベースバンド信号の「１」に相当し、加算器１７から出力される値が「０」の相関ピーク信号は、送信されたベースバンド信号の「０」に相当する。したがって、加算器１７から出力される「０」付近の相関ピーク信号と「７」付近の相関ピーク信号を検知することにより、送信されたベースバンド信号を復調することができる。
【００７５】
したがって、本実施の形態では、拡散信号と拡散符号との同期制御を行うことなく逆拡散復調を行うことができ、コンパレータ回路以外を全てデジタル回路で実現できるため、逆拡散復調器の設計が容易になり、逆拡散復調器の小型化を実現することができる。
【産業上の利用可能性】
【００７６】
本発明は、拡散符号を用いた演算により所望の信号を周波数拡散して送信した拡散信号を受信し、この受信した拡散信号を拡散符号を用いた演算により逆拡散して前記所望の信号を取り出す無線通信に適用できる。
【図面の簡単な説明】
【００７７】
【図１】本発明の第１の実施の形態となる逆拡散復調器の構成を示すブロック図である。
【図２】本発明の第１の実施の形態の逆拡散復調器に用いる乗算器の１構成例を示す回路図である。
【図３】本発明の第１の実施の形態の逆拡散復調器に用いる加算器の１構成例を示す回路図である。
【図４】本発明の第１の実施の形態の逆拡散復調器に用いる拡散符号発生回路の１構成例を示すブロック図である。
【図５】本発明の第１の実施の形態の逆拡散復調器で得られる加算信号およびベースバンド信号の信号波形図である。
【図６】本発明の第３の実施の形態となる逆拡散復調器の構成を示すブロック図である。
【図７】本発明の第３の実施の形態の逆拡散復調器で得られる加算信号およびベースバンド信号の信号波形図である。
【図８】本発明の第４の実施の形態の逆拡散復調器に用いる拡散符号発生回路の１構成例を示すブロック図である。
【図９】本発明の第４の実施の形態の逆拡散復調器に用いる拡散符号発生回路の動作を説明する図である。
【図１０】第１の従来技術である逆拡散復調器の構成を示すブロック図である。
【図１１】第２の従来技術である逆拡散復調器の構成を示すブロック図である。
【図１２】第２の従来技術である逆拡散復調器で得られる加算信号およびベースバンド信号の信号波形図である。
【符号の説明】
【００７８】
１３…コンパレータ回路、１４ａ〜１４ｆ…遅延回路、１５ａ〜１５ｇ…乗算器、１６…拡散符号発生回路、１７…加算器、１８…ピーク検出器、１９…クロック制御回路、ＭＮ１〜ＭＮ７…ＮＭＯＳトランジスタ、３１、３２…負荷抵抗、１６１…排他的論理和回路、１６２ａ〜１６２ｇ…フリップフロップ回路、１６０−１…第１の拡散符号発生回路、１６０−２…第２の拡散符号発生回路、１６３、１６６…排他的論理和回路、１６４ａ〜１６４ｇ、１６７ａ〜１６７ｇ…フリップフロップ回路、１６５ａ〜１６５ｈ、１６８ａ〜１６８ｈ…スイッチ、１６９…拡散符号制御回路。
【図１】
2005057441.tif 000003
【図２】
2005057441.tif 000004
【図３】
2005057441.tif 000005
【図４】
2005057441.tif 000006
【図５】
2005057441.tif 000007
【図６】
2005057441.tif 000008
【図７】
2005057441.tif 000009
【図８】
2005057441.tif 000010
【図９】
2005057441.tif 000011
【図１０】
2005057441.tif 000012
【図１１】
2005057441.tif 000013
【図１２】
2005057441.tif 000014