(57)【要約】【課題】第一導電型の半導体素材の表面へ不純物導入により形成され、ＰＮ接合を形成する片方の半導体領域となる複数の第二導電型活性領域が分散配置されたＪＢＳにおいて、Ｐ/Ｎ面積比、パターンピッチ及びパターン間隔の３変数を個々独立に決定可能にし、ＪＢＳ構造の利点を有効活用した半導体装置を提供する。【解決手段】単一のＰ型活性領域４が平面視において同心円の内外周により輪状に形成され、Ｐ型活性領域４とN-型領域３とがＰＮ接合を形成すると共に、当該輪の内外でN-型領域３とＰ型活性領域４がショットキー接合を形成する構造とし、Ｐ型活性領域４を等間隔に分散配置した。また、Ｐ型活性領域４の配置は、正六角形状の配置又は正方形状の配置とした。【選択図】図１
2005057080.tif 000002
【特許請求の範囲】
【請求項１】
マスクを用いて、第一導電型の半導体素材の表面へ反対導電型である第二導電型の不純物を選択的に導入することにより、第二導電型のガードリングとこのガードリングに囲まれる複数の第二導電型活性領域とが形成され、
前記ガードリングに囲まれた領域内で前記半導体素材の表面に露出する前記第二導電型活性領域及びこれに隣接する第一導電型領域とに被着するバリアメタルが前記半導体素材の表面に敷設され、
前記ガードリングに囲まれた領域上で開口する開口部を有し、前記半導体素材の表面に敷設される絶縁膜と、
前記開口部を介して前記バリアメタルに接続する第一電極と、
前記第一導電型領域側の第二電極とが設けられてなる半導体装置において、
単一の前記第二導電型活性領域が平面視において輪状に形成され、前記第二導電型活性領域と前記第一導電型領域とがＰＮ接合を形成すると共に、当該輪の内外で前記第一導電型領域と前記バリアメタルがショットキー接合を形成してなることを特徴とする半導体装置。
【請求項２】
単一の前記第二導電型活性領域が平面視において同心円の内外周により輪状に形成されてなることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記複数の第二導電型活性領域が等間隔に分散配置されてなることを特徴とする請求項１又は請求項２記載の半導体装置。
【請求項４】
一の第二導電型活性領域（最外周に配置されるものを除く）に最も近い他の第二導電型活性領域が合計６つであり、当該他の第二導電型活性領域の中心が前記一の第二導電型活性領域の中心を中心とする正六角形の各頂点に一つずつ分配された配置規則が前記複数の第二導電型活性領域の全部又は一部に適用されてなることを特徴とする請求項１又は請求項２記載の半導体装置。
【請求項５】
一の第二導電型活性領域（最外周に配置されるものを除く）に最も近い他の第二導電型活性領域が合計４つであり、当該他の第二導電型活性領域の中心が前記一の第二導電型活性領域の中心を中心とする正方形の各頂点に一つずつ分配された配置規則が前記複数の第二導電型活性領域の全部又は一部に適用されてなることを特徴とする請求項１又は請求項２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキー接合とＰＮ接合とが並存した構造を有するJunction Barrier Controlled Schottky（以下「ＪＢＳ」という。）に関するものである。
【背景技術】
【０００２】
数十〜数百KHZの周波数で運転される応用回路において用いられるダイオードとしては、ショットキー・バリヤー・ダイオード（以下「ＳＢＤ」という。）や、超高速ダイオード（Ultra Fast Recovery Diode；以下「ＦＲＤ」という。）が従来から広く用いられてきた。
周知のようにＳＢＤは半導体と金属との接合を利用したユニポーラデバイス（通常はN-型基板を使う）であるから、ＰＮ接合ダイオードに比較して、電位障壁が低く順方向電圧降下が少ない。また、順バイアスにおいても少数キャリアの蓄積がほとんどないので逆回復時間は半導体側に空乏層を形成するのに要する時間だけであり、そのためスイッチングが速いなどの特徴がある。
一方、ＦＲＤは、ＰＮ接合に重金属の添加や放射線の照射などによって少数キャリアの再結合中心（ライフタイムキラー）を導入して少数キャリアのライフタイムの短縮を図ることにより逆回復時間を短縮化したものであり、少数キャリアのライフタイムを短縮することで極めて短い逆回復時間が達成されると言われてきた。
【０００３】
しかし、ＳＢＤは高周波帯域の周波数変換等においては低電圧では有利であるが、高電圧用途ではその動作の損失が大きくなり不利である。そのため、高電圧用途ではＳＢＤに代えＦＲＤが用いられるが、ＦＲＤは逆に低電圧で損失が大きくなるという性質を持つ。かかる損失は、特に順方向電圧降下ＶF、逆方向リーク電流ＩR、逆方向回復時間ｔrrによって評価される。
【０００４】
図７においては横軸がデバイスの定格電圧（V）を、縦軸がその損失（W）を示している。曲線AはＳＢＤの定格電圧の変化に対する損失の変化の傾向を、曲線BはＦＲＤの定格電圧の変化に対する損失の変化の傾向を示している。
図７に示すように、ある定格電圧以下では、ＳＢＤの低ＶF特性の効果が大きくてＳＢＤの方が低損失であるが、ある定格電圧を越えると、ＳＢＤも低ＶF特性が失われ、また逆方向リーク電流成分がＦＲＤのそれに比べもともと大きいこと、また比較的高耐圧のＳＢＤのスイッチング速度が遅くなる等の効果があいまって、ＦＲＤの方が低損失になる。
そして、ＳＢＤとＦＲＤとで優勢となるデバイスの交替領域は、定格電圧の値は１５０〜３００V程度に存在することが当業者に知られている。すなわち、１５０〜３００V程度の範囲においてＳＢＤ及びＦＲＤのうちいずれか一方の優勢から他方の優勢へと替わることが、当業界でのデバイス開発の過程において経験的に知られてきた。
その理由の一つは、高い耐圧のＳＢＤを得るためには安定で高いバリヤー・ハイト（φB）を示すバリヤー金属が不可欠となるが、２００V定格を越えるＳＢＤをＳＢＤが本来持つ優位性を残したまま商業ベース生産することが、現在の技術では先ず不可能である。
したがって、ＳＢＤが製造できない、その定格電圧以上の応用（２００〜６００V、１２００V）においては、ＦＲＤが多用されるという背景がある。
【０００５】
しかしながら、上記のＳＢＤとＦＲＤとで優勢となるデバイスの交替領域においては、双方のデバイスの優位性が維持されない場合もある。その一例を図８を用いて説明する。
図８は、順バイアスから逆バイアスにスイッチした際の逆回復の様子を概略示した電流変化波形である。図８において縦軸は電流、横軸は時間であり、波形Ａは１８０V型ＳＢＤについてものであり、波形Ｂは２００V型ＦＲＤについてのものである。
この程度の定格電圧においては、本来は高速であるＳＢＤの逆回復時間ｔrrが比較的長くなる。しかし、ＳＢＤの逆回復波形はかなりソフト性に優れ、低ノイズなデバイスであることが明らかである。
その一方、ＦＲＤは逆回復時間ｔrrは短く問題がないかのように思えるが、ライフタイムキラーを相当効かせているために、順方向電圧降下ＶFが上昇し、しかも回復時の電流のオーバー・シュート現象があって、結果として減衰振動を数回繰り返したのちに落ちつき、OFFが完了する。ある用途（の親機器）においては、この時発生する振動現象がノイズの発生源となり、好ましくない場合がある。
【０００６】
ＳＢＤやＦＲＤのユーザーから求められる要望の結論として、逆回復時間（ｔrr）がより短く、ＶFはより低く、しかも低ノイズなデバイスであることが必須条件である。
かような市場の要望（ニーズ）に応える為のデバイスの有力候補の一つとしてショットキー接合とＰＮ接合とが並存した構造を有するＪＢＳが考えられることが当業界においては周知である。例えば、ＪＢＳ構造（呼称方法もまちまちであるが）の文献としては、非特許文献１等が発表されて久しい。
また、その応用は、ＩＧＢＴと抱き合わせで用いられるＦＷＤ（フリー・ホイール・ダイオード）等の応用においても根強い要求があり、これらにも種々の文献発表（例えば、非特許文献２）があるが、ＩＧＢＴは一般的に数十〜数百A型の大面積（＆中高速）素子であること、またそれと対で併用するＦＲＤも従って大面積素子となるが、逆回復時間ｔrrは素子面積の増大とともに増大することを考慮しても、上記文献中に述べられている紹介例は何れもその運転周波数において、せいぜい数十KHZ程度の応用であるため、逆回復時間ｔrrが約一桁上の２００〜３００nsと長い中高速デバイスである。
上記の１５０〜３００V定格電圧の範囲をカバーする超高速なデバイス、すなわち逆回復時間ｔrrが数十ns以内であって、ＩＧＢＴよりも高い周波数で運転されるパワーＭＯＳＦＥＴと抱き合わせで用いる、より高速な回路の要求に応えることが可能なデバイスであって、上記のＶF特性とノイズ特性にも優れ、しかも安価なデバイスは市場に出現しておらず、その開発が大いに待たれるところである。
【０００７】
かかる状況に鑑み本願出願人は、ショットキー接合の面積率や電子線照射条件、アニール処理条件等の諸条件を適切に選定し、逆回復時間ｔrrがより短く、順方向電圧降下ＶFがより低く、逆方向リーク電流ＩRが少なく、低ノイズで逆耐圧ＶＲの高いＪＢＳを安価に具現化するための発明を、特許文献１による特許出願としたところである。
【特許文献１】特願２００２−２０６８３２
【非特許文献１】[ISPSD'93,pp.199〜204,Comparison of High Voltage Power Rectifier Structures, by M.Mehretra & B.J.Baliga]
【非特許文献２】[ISPSD'01,pp.307〜314,Great Improvement in ＩＧＢＴ Turn-on Characteristics with Trench Oxide Schottky(TOPS) Diode, by M.Nemoto, et al]
【発明の開示】
【発明が解決しようとする課題】
【０００８】
以上の従来技術においては次のような問題があった。
例えば、特許文献１において開示されるようにＪＢＳのＰ型活性領域形成パターンに注目すると、特許文献１の図１及び図２に示されるように、半径１２μｍ程度の微細なＰ型ドッドパターンを１５μｍ程度のピッチで均等に分散配置したものであった。その配置規則は、一のＰ型活性領域（最外周に配置されるものを除く）に最も近い他のＰ型活性領域が合計６つであり、当該他のＰ型活性領域の中心が前記一のＰ型活性領域の中心を中心とする正六角形の各頂点に一つずつ分配された配置規則となっている。
【０００９】
このような繰り返しドットパターンによる均等分散配置は、Ｐ型ドット領域の外周に角が無く電界集中を受けにくいため、耐圧向上の観点で優れている
しかし、繰り返しドットパターンによる均等分散配置おいては、Ｐ型領域の面積とＮ型領域の面積との比で表されるＰ/Ｎ面積比、隣接するＰ型ドッドパターンの中心間距離で代表されるパターンピッチ、隣接するＰ型ドッドパターン同士の離間距離で表されるパターン間隔のうちいずれか２つにより残りの一つが決定されるという幾何学的制約がある。
【００１０】
Ｐ/Ｎ面積比は、ＪＢＳにおいてＳＢＤとＦＲＤの平面的割合を決定しデバイス特性に大きく影響するものであるから、求められるデバイス特性に応じて他の制約を受けずに選択したい変数（設計上の変数であり、デバイス構造上は定数である。以下同じ。）である。繰り返しドットパターンによる場合、幾何学的にはＳＢＤの面積率を２１％〜１００％の範囲で形成できるが、実際には他の変数の制約を受けるから、実用的範囲はもっと狭く、他の２変数を優先する場合には自ずと一の割合に決定されてしまう。
均質で高耐圧なデバイス特性を実現するために、パターンピッチはできるだけ微小な方が良く、時代の微細加工技術により決定されるから、パターンピッチに選択の余地は少ない。
パターン間隔は、一のＰＮ接合に形成される空乏層とこれに隣接するＰＮ接合に形成される空乏層との接触し易さを決定する。ブレークダウン前に隣接する空乏層同士が連結するようにすれば、空乏層の局率緩和による電界の局所集中の緩和、ひいては耐圧の向上が図られるから、パターン間隔を狭くした方が良い。しかし、パターン間隔を狭くすると、狭い間隔部分においてはショットキー接合が狭小になり順方向特性を悪化させる。したがって、パターン間隔は求められるデバイス特性に応じて他の制約を受けずに選択したい変数である。もちろんパターン間隔も時代の微細加工技術の影響を受ける。
しかし、上述したように繰り返しドットパターンにおいてはＰ/Ｎ面積比、パターンピッチ及びパターン間隔の３変数は、このうち２つにより残りの一つが決定されるという制約を有するから、これら３変数を個々独立に決定したいという自由度が得られず、ＪＢＳ特有のいくつかの利点を有効活用できないといった問題があった。パターンピッチ及びパターン間隔は必ず時代の微細加工技術の影響を受けるが、パターンピッチ及びパターン間隔が制約されることによりＰ/Ｎ面積比の選択の範囲も制約を受けることとなる。
【００１１】
本発明は以上の従来技術における問題に鑑みてなされたものであって、第一導電型の半導体素材の表面へ不純物導入により形成され、ＰＮ接合を形成する片方の半導体領域となる複数の第二導電型活性領域が分散配置されたＪＢＳにおいて、Ｐ/Ｎ面積比、パターンピッチ及びパターン間隔の３変数を個々独立に決定可能にし、ＪＢＳ構造の利点を有効活用した半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するための請求項１記載の発明は、例えば図１に示すように、
マスクを用いて、第一導電型の半導体素材（２）の表面へ反対導電型である第二導電型の不純物を選択的に導入することにより、第二導電型のガードリング（５）とこのガードリングに囲まれる複数の第二導電型活性領域（４）とが形成され、
前記ガードリングに囲まれた領域内で前記半導体素材の表面に露出する前記第二導電型活性領域及びこれに隣接する第一導電型領域（３）とに被着するバリアメタル（７）が前記半導体素材の表面に敷設され、
前記ガードリングに囲まれた領域上で開口する開口部を有し、前記半導体素材の表面に敷設される絶縁膜（８）と、
前記開口部を介して前記バリアメタルに接続する第一電極（９）と、
前記第一導電型領域側の第二電極（１０）とが設けられてなる半導体装置において、
単一の前記第二導電型活性領域が平面視において輪状に形成され、前記第二導電型活性領域と前記第一導電型領域とがＰＮ接合を形成すると共に、当該輪の内外で前記第一導電型領域と前記バリアメタルがショットキー接合を形成してなることを特徴とする半導体装置である。
【００１３】
したがって請求項１記載の発明によれば、第二導電型活性領域と第一導電型領域とがＰＮ接合を形成すると共に、第一導電型領域とバリアメタルがショットキー接合を形成するので、ショットキー接合とＰＮ接合とが並存したＪＢＳ構造を実現できる。また、単一の第二導電型活性領域が形成する輪の内外で前記第一導電型領域と前記バリアメタルがショットキー接合を形成するから、パターンピッチ及びパターン間隔が決定されても、輪外のＳＢＤ面積は決定されるが、輪内のＳＢＤ面積は決定されない。輪内のＳＢＤ面積が決定されないので、Ｐ/Ｎ面積比が決定されない。即ち、Ｐ/Ｎ面積比、パターンピッチ及びパターン間隔は相互に独立の変数となる。これらの３変数は、ＪＢＳ特有の順方向特性、逆方向特性に大きく影響するものであるが、これら３変数を互いに独立に決定できるため、ＪＢＳ構造特有の特性上の利点を３変数間の拘束無く有効に利用することができる。
すなわち請求項１記載の発明によれば、第一導電型の半導体素材の表面へ不純物導入により形成され、ＰＮ接合を形成する片方の半導体領域となる複数の第二導電型活性領域が分散配置されたＪＢＳにおいて、Ｐ/Ｎ面積比、パターンピッチ及びパターン間隔の３変数が個々独立に決定可能になり、ＪＢＳ構造の利点を有効活用した半導体装置を得ることができる。
【００１４】
請求項２記載の発明は、単一の前記第二導電型活性領域が平面視において同心円の内外周により輪状に形成されてなることを特徴とする請求項１記載の半導体装置である
【００１５】
したがって請求項２記載の発明によれば、単一の前記第二導電型活性領域が平面視において同心円の内外周により輪状に形成されるから、第二導電型活性領域の内外周及び形成幅ともに角等の局所的変化のない均一な形状となり、悪質な電界局所集中を受けにくく、耐圧の向上が図られる。
【００１６】
請求項３記載の発明は、前記複数の第二導電型活性領域が等間隔に分散配置されてなることを特徴とする請求項１又は請求項２記載の半導体装置である。
【００１７】
したがって請求項３記載の発明によれば、複数の第二導電型活性領域が等間隔に分散配置されているので、第二導電型活性領域の偏在が無く均質となり、悪質な電界局所集中を受けにくく、耐圧の向上が図られる。
【００１８】
請求項４記載の発明は、一の第二導電型活性領域（最外周に配置されるものを除く）に最も近い他の第二導電型活性領域が合計６つであり、当該他の第二導電型活性領域の中心が前記一の第二導電型活性領域の中心を中心とする正六角形の各頂点に一つずつ分配された配置規則が前記複数の第二導電型活性領域の全部又は一部に適用されてなることを特徴とする請求項１又は請求項２記載の半導体装置である。
【００１９】
したがって請求項４記載の発明によれば、等間隔の分散配置が実現でき、比較的高い密度にまで第二導電型活性領域の占める割合を高めることができる。本配置規則は複数の第二導電型活性領域の全部に適用する方が、全領域に亘って均一な分布とすることができるため好ましいが、目的に応じて一部に適用することもできる。一部に適用する場合においては、適用した部分において本発明の効果が得られる。
【００２０】
請求項５記載の発明は、一の第二導電型活性領域（最外周に配置されるものを除く）に最も近い他の第二導電型活性領域が合計４つであり、当該他の第二導電型活性領域の中心が前記一の第二導電型活性領域の中心を中心とする正方形の各頂点に一つずつ分配された配置規則が前記複数の第二導電型活性領域の全部又は一部に適用されてなることを特徴とする請求項１又は請求項２記載の半導体装置である。
【００２１】
したがって請求項５記載の発明によれば、等間隔の分散配置が実現でき、請求項４記載の発明に比較して、同一のパターンピッチ及び同一のパターン間隔としても、第二導電型活性領域が形成する輪外のＳＢＤ面積の占める割合は高くなる。また、輪外のショットキー接合面の最小形成幅＝パターン間隔であるが、輪外のショットキー接合面上で第二導電型活性領域から最も離れた位置は請求項４記載の発明より請求項５記載の発明の方が遠くなるなど、幾何学的性質が異なり、デバイス特性について請求項４記載の発明とは異なった可能性を選択できる。本配置規則は複数の第二導電型活性領域の全部に適用する方が、全領域に亘って均一な分布とすることができるため好ましいが、目的に応じて一部に適用することもできる。一部に適用する場合においては、適用した部分において本発明の効果が得られる。
【発明の効果】
【００２２】
上述したように請求項１記載の発明によれば、第一導電型の半導体素材の表面へ不純物導入により形成され、ＰＮ接合の片側半導体領域となる複数の第二導電型活性領域が分散配置されたＪＢＳにおいて、Ｐ/Ｎ面積比、パターンピッチ及びパターン間隔の３変数が個々独立に決定可能になり、ＪＢＳ構造の利点を有効活用した半導体装置を得ることができるという効果がある。
請求項２記載の発明によれば、第二導電型活性領域の内外周及び形成幅ともに角等の局所的変化のない均一な形状となり、悪質な電界局所集中を受けにくく、耐圧の向上が図られるという効果がある。
請求項３記載の発明によれば、第二導電型活性領域の偏在が無く均質となり、悪質な電界局所集中を受けにくく、耐圧の向上が図られるという効果がある。
請求項４記載の発明及び請求項５記載の発明のいずれによっても、等間隔の分散配置が実現できる。いずれを選択するかによって、Ｐ/Ｎ面積比などの大小や、幾何学的性質に基づくデバイス特性の選択をすることができるという効果がある。
【発明を実施するための最良の形態】
【００２３】
以下に本発明の一実施の形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
〔第１の実施形態〕
まず、本発明第１の実施形態のＪＢＳにつき説明する。図１は本発明の第１の実施形態のＪＢＳを示す断面図（下部）と平面図（上部）である。なお、本実施形態においては、Ｐ型活性領域４が前記第二導電型活性領域に対応し、N-型領域３が前記第一導電型領域に対応する。
【００２４】
（１）基本構成
図１に示すように本ＪＢＳは、Ｎ+型の半導体基板１と、半導体基板１上にN-型でエピタキシャル成長により形成された半導体層２とを備える。
半導体層２の表層中央部には平面視において同心円の内外周により形成された輪状の多数のＰ型活性領域４が不純物導入によりに等間隔に形成され、これらを包囲するようにＰ型のガードリング５が形成される。半導体層２の表層最外周部にはＮ+型又はＰ+型のチャネルストップ領域６がガードリング５と間隔を隔てて不純物導入により形成される。半導体層２の残存部がN-型領域３となる。
【００２５】
さらに本ＪＢＳは、半導体層２表面上に敷設されるバリアメタル７と、半導体酸化膜８と、ＰＳＧ（リン・珪酸・ガラス）保護膜２３bとを備える。
バリアメタル７は、ガードリング５の内周縁及びガードリング５に囲まれた全領域を覆っている。したがって、ガードリング５に囲まれた領域で半導体層２表面上に露出するＰ型活性領域４の露出面及びN-型領域３の露出面はバリアメタル７によって覆われている。Ｐ型活性領域４とN-型領域３によりＰＮ接合が形成され、N-型領域３とバリアメタル７によってショットキー接合が形成される。ショットキー接合は、Ｐ型活性領域４の輪の内外において形成される。
バリアメタル７の第一導電型領域であるN-型領域３に対するショットキー障壁高さ（φBN）は、φBN≧０．６８ｅＶが好ましい。このような条件を満たす半導体と金属との組み合せの例を、各組み合せにおけるφBN値を括弧内に示して列挙する。例えば、Si（n型）に対してはAg（φBN＝0.78eV）, Al（φBN＝0.72eV）, Au（φBN＝0.80eV）, Mo（φBN＝0.68eV）, Pd（φBN＝0.81eV）, Pt（φBN＝0.90eV）である。GaAs（n型）に対してはAg（φBN＝0.88eV）, Al（φBN＝0.80eV）, Au（φBN＝0.90eV），Cu（φBN＝0.82eV）, Hf（φBN＝0.72eV）, Pt（φBN＝0.84eV），Ta（φBN＝0.85eV）, W（φBN＝0.80eV）である。GaAs（ｐ型）に対してはHf（φBN＝0.68eV）である。
半導体酸化膜８は、ガードリング５の外周縁及びチャネルストップ領域６の内周縁及びガードリング５とチャネルストップ領域６との間で露出するN-型領域３の露出面を覆っている。
ＰＳＧ保護膜２３bは、この半導体酸化膜８上に同一範囲に重ねて敷設されている。
【００２６】
さらに本ＪＢＳは、第一電極メタル９と、第二電極メタル１０と、等電位リング（Equi-Potential-Ring）電極メタル１１と、最終絶縁保護膜２４とを備える。本ＪＢＳでは第一電極メタル９が陽極電極、第二電極メタル１０が陰極電極となり、本ＪＢＳはこれら２電極を端子とするダイオードを成す。
半導体酸化膜８の開口部を介して第一電極メタル９がバリアメタル７に接合する。
N-型領域３側の電極である第二電極メタル１０は、半導体基板１の裏面に接合する。
等電位リング電極メタル１１は第二電極メタル１０と等電位に保持されているものであり、半導体酸化膜８の外周開口部を介してチャネルストップ領域６に接続する。
第一電極メタル９、第二電極メタル１０及び等電位リング電極メタル１１はアルミニウム等により構成することができる。
最終絶縁保護膜２４は素子周辺領域にリング状に敷設されて第一電極メタル９の縁部及び等電位リング電極メタル１１を被覆し、電気的・機械的負荷から保護する。最終絶縁保護膜２４としては、シリコン窒化物やＰＳＧ膜を用いることができる。
【００２７】
図１に示すように本ＪＢＳはプレーナ技術により製作されるもので、Ｐ型活性領域４及びガードリング５の下端縁部は丸みを帯びており曲面接合を構成する。特に本ＪＢＳは、ガードリング５の下端外周縁である外端コーナー部１２に最大電界が生じるように構成されたものである。これにより高電圧印加時にガードリング５が形成された素子周辺部分によって高エネルギーを負担し耐久する。このようにガードリング５を形成し、かつ、最大電界がガードリング５で生じるように構成することにより高耐圧のＪＢＳを得ることができる。
【００２８】
（２）製造方法
次に、図２及び図３を参照して本ＪＢＳの主要な製造工程につき説明する。図２及び図３は本発明第１及び第２の実施形態のＪＢＳを製造する主要工程における断面図である。
【００２９】
まず、図２（１）に示すように、Ｎ+型の半導体基板１上にエピタキシャル成長させたN-型の半導体層２を有するウエファを酸化させ、その表裏に半導体酸化膜２１a，２２を形成する。例えば、半導体基板１及び半導体層２にシリコンを用いる。その場合、例えば、１０００℃で９０分の湿式酸化法により半導体酸化膜２１a，２２として約０．５μｍのシリコン酸化膜を形成する。
【００３０】
次に、図２（２）に示すように、半導体層２表面の半導体酸化膜２１aを周知のリソグラフィ・エッチング技術を用いて開口し酸化膜マスクパターン２１ｂとする。さらに、酸化膜マスクパターン２１ｂをマスクとしてＰ型不純物を半導体層２に導入する。それには例えば、ボロンをイオン注入することにより行う。Ｐ型不純物導入後、熱拡散しＰ型不純物を活性化させる。これによりＰ型活性領域４及びガードリング５が形成される。このとき図１に示した輪状のＰ型活性領域４を得るには、図２（２）に示すように適当な内径φ1、外径φ2を有し、形成予定の各Ｐ型活性領域４の中心を中心とする輪状の開口部を形成し、Ｐ型不純物を注入する。これによりＰ型不純物は横方向にも進行し輪状のＰ型活性領域４が所定の間隔をもって形成される。
Ｐ型活性領域４及びガードリング５の最終的な幅は、開口幅と横方向の拡散幅との和で決まり、横方向の拡散幅は拡散深さにより異なる。ガードリング５を形成する開口部の幅としては、例えば３０μｍとする。拡散深さにより異なるが、例えば約３２〜４０μｍ幅のガードリング５を形成する。
【００３１】
図２（３）に示すように、Ｐ型不純物導入後の熱拡散工程において半導体酸化膜２１ｂの開口部を含めて、ウエファ表面を酸化させ新たな半導体酸化膜２１ｃを形成する。
半導体酸化膜２１ｂ及び半導体酸化膜２１ｃの周縁部を周知のフォトリソグラフィ技術を用いてエッチングして開口する。これにより開口した開口部を介してＮ+型不純物を導入し、Ｎ+型のチャネルストップ層６を形成する。それには例えば、リンをイオン注入することにより行う。その深さＸjn+は例えば、1.2〜1.3μｍとされる。Ｎ+型不純物導入後、熱拡散しＮ+型不純物を活性化させる。
【００３２】
次に、図３（４）に示すように、ＰＳＧ（リン・珪酸・ガラス）膜２３aを形成する。なお図２（３）に示される半導体酸化膜２１ｂ及び２１ｃをまとめて半導体酸化膜２１ｄとして図３（４）中に示す。
【００３３】
次に、周知のリソグラフィ・エッチング・金属成膜技術を用いて、ＰＳＧ膜２３a及び半導体酸化膜２１ｄを開口して、図３（５）に示すようにＰＳＧ膜２３ｂ及び半導体酸化膜８とする。ＰＳＧ膜２３ｂ及び半導体酸化膜８の開口部を介して上述したバリアメタル７を図３（５）に示すようにガードリング５、Ｐ型活性領域４及びその間のN-型領域３上に形成する。図３（５）に示すようにバリアメタル７をＰＳＧ膜２３b及び半導体酸化膜８の開口部全域のみならず、ＰＳＧ膜２３b及び半導体酸化膜８の内周縁上にまで敷設しても良い。しかしＰＳＧ膜２３b及び半導体酸化膜８の開口部の周縁を除くこの開口部より一回り小さい範囲にバリアメタル７を形成しても良い。
【００３４】
さらにその後、周知のリソグラフィ・エッチング・金属成膜技術を用いて、上述した第一電極メタル９と、等電位リング電極メタル１１を形成する。図３（５）に示すように上述した第一電極メタル９によりバリアメタル７を完全に覆うようにする。
以上の工程を経て残った半導体酸化膜８は、図１に示した半導体酸化膜８に対応する。なお、半導体酸化膜８上にはＰＳＧ膜２３bが形成される。
一方、ウエファ裏面を研削する。これにより、裏面の半導体酸化膜２２は除去される。
【００３５】
その後、図３（６）に示すようにウエファ裏面に上述した第二電極メタル１０を形成する。
さらに、図３（６）に示すように最終絶縁保護膜２４を周辺領域に形成する。中央の第一電極メタル９は露出させておく。最終絶縁保護膜２４としては、シリコン窒化物やＰＳＧ膜を用いることができる。
【００３６】
以上のようにして形成された素子に対しライフタイムキラーを導入するための電子線照射を行い、さらにその後アニール処理を行う。なお、電子線は表面側から照射すれば足りるが、本願発明者らは実験により裏面側から照射しても結果に大差はないことを確認している。
【００３７】
（３）平面的構造及び平面的構造が及ぼすデバイス特性への影響
次に、平面視におけるＰ型活性領域４の構造及びこの平面的構造が及ぼすデバイス特性への影響につき説明する。図４は、図１においてガードリング５に囲まれる領域内の半導体層２表面の部分拡大図である。
図４（ａ）に示すように第１の実施形態に適用される配置規則は、一のＰ型活性領域４ａ（最外周に配置されるものを除く）に最も近い他のＰ型活性領域４ｂが合計６つであり、当該他のＰ型活性領域４ｂの中心が前記一のＰ型活性領域４ａの中心を中心とする正六角形の各頂点に一つずつ分配された配置規則である。
そして以下に説明するように、代表３変数を決定することにより、平面的構造が一つに決定される。
【００３８】
ここで、幾何学的諸量を定義する。上述したように本配置規則のような均等分散配置においては、Ｐ/Ｎ面積比、パターンピッチ及びパターン間隔の３変数が個々独立に決定可能である。いま、代表３変数のディメンションを合わせるため、図４（ａ）に示すようにパターンピッチをa、パターン間隔をｂとし、Ｐ型活性領域４の内周円の直径をφdとする。〈a、ｂ、φd〉を代表３変数とすると、他の幾何学的諸量はすべて代表３変数によって定義できる。
例えば図４（ａ）に示すように、Ｐ型活性領域４の外周円の半径をＲp、Ｐ型活性領域４の外周から内周までの幅Ｌpとすると、
〈式1〉：Ｒp＝（ａ−ｂ）／２
〈式2〉：Ｌp＝（ａ−ｂ−φd）／２  と表現できる。
【００３９】
正六角形は６つの合同な正三角形に分割できるから、図４（ａ）に示す正六角形から図４（ｂ）に示すように一つの正三角形を取り出して考える。この正三角形の面積をＳ、この正三角形のうち、Ｐ型活性領域４の面積をＳp、N-型領域３の面積をＳn、Ｓnのうち各Ｐ型活性領域４が形成する輪の外側のN-型領域３の面積をＳn1、Ｓnのうち各Ｐ型活性領域４が形成する輪の内側のN-型領域３の面積をＳn2とすると、
〈式3〉：Ｓ＝（√３）a2／４
〈式4〉：Ｓp＝π｛（ａ−ｂ）2−φd 2｝／８
〈式5〉：Ｓn＝Ｓ−Ｓp＝（√３）a2／４−π｛（ａ−ｂ）2−φd 2｝／８
〈式6〉：Ｓn1＝（√３）a2／４−π｛（ａ−ｂ）2｝／８
〈式7〉：Ｓn2＝πφd 2／８
〈式8〉：Ｓp／Ｓ＝π｛（ａ−ｂ）2−φd 2｝／｛２（√３）a2｝
〈式9〉：Ｓn／Ｓ＝〔２（√３）a2−π｛（ａ−ｂ）2−φd 2｝〕／｛２（√３）a2｝
〈式10〉：Ｓp／Ｓｎ＝π｛（ａ−ｂ）2−φd 2｝／〔２（√３）a2−π｛（ａ−ｂ）2−φd 2｝〕
（なお、（Ｐ/Ｎ面積比）＝Ｓp／Ｓｎ）
〈式11〉：Ｓn1／Ｓn＝〔２（√３）a2−π｛（ａ−ｂ）2｝〕／〔２（√３）a2−π｛（ａ−ｂ）2−φd 2｝〕
〈式12〉：Ｓn2／Ｓn＝πφd 2／〔２（√３）a2−π｛（ａ−ｂ）2−φd 2｝〕
〈式13〉：Ｓn1／Ｓn2＝〔２（√３）a2−π｛（ａ−ｂ）2｝〕／πφd 2  が成り立つ。
【００４０】
ガードリング５に囲まれる領域全体は、図４（ｂ）に示す正三角形を単位とする繰返しパターンで形成されるものと近似できるから、上記式8〜13の比についてはガードリング５に囲まれる領域全体についても近似的に成り立つものとして扱うことができる。
【００４１】
次に、平面的構造が及ぼすデバイス特性への影響について、具体的数値を挙げて説明する。
例として、半導体層２の比抵抗ρが6.0Ω・ｃｍであるウエファ（半導体層２の厚さｄl＝21〜28μｍ程度）に深さＸjp＝１μｍのＰ型活性領域４をパターンピッチa＝１５μｍで形成する場合を考える。
Ｐ型活性領域４を形成する不純物を導入する際の酸化膜マスクの限界最小開口幅を１μｍとすると、不純物はＸjp＝１μｍの８０％程度開口端から横方向に進行するため、１＋１×0.8×２により2.6μｍが幅Ｌpの限界最小形成値となる。
次に、耐圧及び順方向特性のバランスをとるため、逆電圧ＶＲと空乏層Ｗｄの関係を周知の式により計算してみる。その計算結果を表１に示した。
【００４２】
【表１】
2005057080.tif 000003
【００４３】
例えば、図５(a)に示すモデルのようにｂ＝１μｍとした従来型ＪＢＳを考える。正三角形の重心Ｇは、半導体層２表面においてＰＮ接合から最も離れた点となる。図５(a)に示すモデルにおいてＰＮ接合から重心Ｇまでの距離は1.66μｍとなる。ここで表１を参照すると、1.66μｍは、およそＶＲ＝1.6ｖのときの空乏層幅に相当する。順方向電圧降下ＶＦ＝１ｖ以内を目標とすると、このモデルでは高耐圧が期待できるものの、順方向特性が目標の値に達しないと考えられる。
そこで、ｂを２μｍ以上とする。同様の理由により、φdを２μｍ以上とする。幅Ｌpの限界最小形成値が2.6μｍであることを考慮すると、例えば図５(b)〜(f)に示すような本発明例ＪＢＳ01〜05を選択できる。Ｓn／ＳがＪＢＳ01から順に、60.6，52.1，42.9，32.8，35.5（％）となる。このようにパターンピッチａ及びパターン間隔ｂが決定されても、Ｓn／Ｓ（すなわち、Ｐ/Ｎ面積比）を選択できる。
また、Ｓn1／ＳnがＪＢＳ01から順に、80.4，77.9，74.3，68.7，68.7（％）となる。このように、Ｓn1とＳn2の比、すなわち、Ｐ型活性領域４が形成する輪の内外のショットキー接合の面積比を選択することも可能である。
【００４４】
〔第２の実施形態〕
次に、本発明第２の実施形態のＪＢＳにつき説明する。本実施形態は、適用されるＰ型活性領域４の配置規則のみが第１の実施形態とは異なる。したがって、本実施形態のＪＢＳは、前記第１の実施形態と同一の基本構成を有し、同一の製造方法が適用できる（Ｐ型活性領域４の配置規則に関わる事項がある場合は、それを除く。）。
【００４５】
図６は、本発明第２の実施形態におけるガードリング５に囲まれる領域内の半導体層２表面の部分拡大図である。
図６に示すように第２の実施形態に適用される配置規則は、一のＰ型活性領域４ｃ（最外周に配置されるものを除く）に最も近い他のＰ型活性領域４ｄが合計４つであり、当該他のＰ型活性領域４ｄの中心が前記一のＰ型活性領域４ｃの中心を中心とする正方形の各頂点に一つずつ分配された配置規則である。
そして以下に説明するように、代表３変数を決定することにより、平面的構造が一つに決定される。
【００４６】
ここで、幾何学的諸量を定義する。上述したように本配置規則のような均等分散配置においては、Ｐ/Ｎ面積比、パターンピッチ及びパターン間隔の３変数が個々独立に決定可能である。いま、代表３変数のディメンションを合わせるため、図６に示すようにパターンピッチをa、パターン間隔をｂとし、Ｐ型活性領域４の内周円の直径をφdとする。〈a、ｂ、φd〉を代表３変数とすると、他の幾何学的諸量はすべて代表３変数によって定義できる。
例えば図６に示すように、Ｐ型活性領域４の外周円の半径をＲp、Ｐ型活性領域４の外周から内周までの幅Ｌpとすると、第１の実施形態と同様に、
〈式1〉：Ｒp＝（ａ−ｂ）／２
〈式2〉：Ｌp＝（ａ−ｂ−φd）／２  と表現できる。
【００４７】
図６に破線で示すような一辺ａの正方形を考える。この正方形の面積をＳβ、この正方形のうち、Ｐ型活性領域４の面積をＳpβ、N-型領域３の面積をＳnβ、Ｓnβのうち各Ｐ型活性領域４が形成する輪の外側のN-型領域３の面積をＳn1β、Ｓnβのうち各Ｐ型活性領域４が形成する輪の内側のN-型領域３の面積をＳn2βとすると、
〈式3β〉：Ｓβ＝a2
〈式4β〉：Ｓpβ＝π｛（ａ−ｂ）2−φd 2｝／４
〈式5β〉：Ｓnβ＝Ｓβ−Ｓpβ＝a2−π｛（ａ−ｂ）2−φd 2｝／４
〈式6β〉：Ｓn1β＝a2−π｛（ａ−ｂ）2｝／４
〈式7β〉：Ｓn2β＝πφd 2／４
〈式8β〉：Ｓpβ／Ｓβ＝π｛（ａ−ｂ）2−φd 2｝／４a2
〈式9β〉：Ｓnβ／Ｓβ＝１−π｛（ａ−ｂ）2−φd 2｝／４a2
〈式10β〉：Ｓpβ／Ｓｎβ＝π｛（ａ−ｂ）2−φd 2｝／〔１−π｛（ａ−ｂ）2−φd 2｝〕
（なお、（Ｐ/Ｎ面積比）＝Ｓp2／Ｓｎ2）
〈式11β〉：Ｓn1β／Ｓnβ＝〔４a2−π｛（ａ−ｂ）2｝〕／〔４a2−π｛（ａ−ｂ）2−φd 2｝〕
〈式12β〉：Ｓn2β／Ｓnβ＝πφd 2／〔４a2−π｛（ａ−ｂ）2−φd 2｝〕
〈式13β〉：Ｓn1β／Ｓn2β＝〔４a2−π｛（ａ−ｂ）2｝〕／πφd 2  が成り立つ。
【００４８】
ガードリング５に囲まれる領域全体は、図６に破線で示したす正方形を単位とする繰返しパターンで形成されるものと近似できるから、上記式8β〜13βの比についてはガードリング５に囲まれる領域全体についても近似的に成り立つものとして扱うことができる。
【００４９】
第１の実施形態において示した本発明例ＪＢＳ03と同一の〈a、ｂ、φd〉を有する例について計算すると、Ｓnβ／Ｓβ＝52.9％、Ｓn1β／Ｓnβ＝94.1％となる。これに比較して本発明例ＪＢＳ03にあっては、Ｓn／Ｓ＝42.9％で10％少なく、Ｓn1／Ｓn＝74.3で約20％少ない。
このように、同一の〈a、ｂ、φd〉であっても、第１の実施形態の配置規則を採用するか、本実施形態の配置規則を採用するかによって、Ｐ/Ｎ面積比、すなわち、ＳＢＤとＦＲＤの面積占有率が異なり、本実施形態の配置規則を選択することによりＳＢＤの面積占有率を比較的大きくすることができ、第１の実施形態の配置規則を選択することによりＦＲＤの面積占有率を比較的大きくすることができる。
【００５０】
単一のＰ型活性領域４が形成する輪の外のショットキー接合面上でＰ型活性領域４から最も離れた位置は第１の実施形態においては、図５(a)に示した重心Ｇ、本実施形態においては、図６に破線で示した正方形の頂点が該当する。そのため、単一のＰ型活性領域４が形成する輪の外のショットキー接合面上でＰ型活性領域４から最も離れた位置は第１の実施形態より本実施形態の方が遠くなるという幾何学的性質の違いがあり、第１の実施形態の配置規則を採用するか、本実施形態の配置規則を採用するかによってデバイス特性が異なってくる。
【図面の簡単な説明】
【００５１】
【図１】図１は本発明第１の実施形態のＪＢＳを示す断面図（下部）と平面図（上部）である。
【図２】本発明第１及び第２の実施形態のＪＢＳを製造する主要工程における断面図である。
【図３】本発明第１及び第２の実施形態のＪＢＳを製造する図２に続く主要工程における断面図である。
【図４】本発明第１の実施形態に係る半導体層２表面の部分拡大図である。
【図５】本発明第１の実施形態に係る半導体層２表面の部分拡大図である。
【図６】本発明第２の実施形態に係る半導体層２表面の部分拡大図である。
【図７】ＳＢＤとＦＲＤの各デバイスの定格電圧（V）とその損失（W）との関係を表した曲線である。
【図８】ＳＢＤとＦＲＤの各デバイスを、順バイアスから逆バイアスにスイッチした際の逆回復の様子を概略示した電流変化波形である。
【符号の説明】
【００５２】
１…半導体基板  ２…半導体層  ３…N-型領域  ４…Ｐ型活性領域… ５…ガードリング  ６…チャネルストップ領域  ７…バリアメタル ８…半導体酸化膜… ９…第一電極メタル １０…第二電極メタル １１…等電位リング電極メタル  ２３b…ＰＳＧ保護膜  ２４…最終絶縁保護膜
【図１】
2005057080.tif 000004
【図２】
2005057080.tif 000005
【図３】
2005057080.tif 000006
【図４】
2005057080.tif 000007
【図５】
2005057080.tif 000008
【図６】
2005057080.tif 000009
【図７】
2005057080.tif 000010
【図８】
2005057080.tif 000011