(57)【要約】【課題】複数系統の雰囲気を同時計測することが可能で、小型化された安価な容量式湿度センサを提供する。【解決手段】湿度によってその容量が変化する湿度センサ素子１０ａ，１０ｂと、湿度によってその容量が変化しないか、又は、湿度によってその容量の変化が湿度センサ素子よりも少ない基準容量素子２０ａ，２０ｂと、湿度センサ素子１０ａ，１０ｂおよび基準容量素子２０ａ，２０ｂの容量差を電圧に変換するＣＶ変換回路３０とを有する容量式湿度センサ１０１であって、湿度センサ素子１０ａ，１０ｂ、基準容量素子２０ａ，２０ｂおよびＣＶ変換回路３０が、同じ半導体基板１の一方の面側に形成され、湿度センサ素子１０ａ，１０ｂが複数個である容量式湿度センサ１０１とする。【選択図】        図２
2005241576.tif 000002
【特許請求の範囲】
【請求項１】
湿度によってその容量が変化する湿度センサ素子と、湿度によってその容量の変化が前記湿度センサ素子よりも少ない基準容量素子と、前記湿度センサ素子および基準容量素子の容量差を電圧に変換するＣＶ変換回路とを有する容量式湿度センサであって、
前記湿度センサ素子、基準容量素子およびＣＶ変換回路が、同じ半導体基板の一方の面側に形成され、
前記湿度センサ素子が、複数個であることを特徴とする容量式湿度センサ。
【請求項２】
前記基準容量素子は、湿度によってその容量が変化しないことを特徴とする請求項１に記載の容量式湿度センサ。
【請求項３】
前記基準容量素子が、前記複数個の湿度センサ素子のそれぞれに対応して、複数個であることを特徴とする請求項１または２に記載の容量式湿度センサ。
【請求項４】
前記基準容量素子が、前記複数個の湿度センサ素子に共通して、１個であることを特徴とする請求項１または２に記載の容量式湿度センサ。
【請求項５】
前記湿度センサ素子が、層間絶縁膜を介して、前記基準容量素子上に形成されてなることを特徴とする請求項１乃至４のいずれか一項に記載の容量式湿度センサ。
【請求項６】
前記湿度センサ素子もしくは基準容量素子が、層間絶縁膜を介して、前記ＣＶ変換回路上に形成されてなることを特徴とする請求項１乃至４のいずれか一項に記載の容量式湿度センサ。
【請求項７】
前記ＣＶ変換回路が、前記複数個の湿度センサ素子のそれぞれに対応して、複数個であることを特徴とする請求項１乃至６のいずれか一項に記載の容量式湿度センサ。
【請求項８】
前記ＣＶ変換回路が、前記複数個の湿度センサ素子に共通して、１個であることを特徴とする請求項１乃至６のいずれか一項に記載の容量式湿度センサ。
【請求項９】
前記半導体基板に、前記複数個の湿度センサ素子を分断するようにして、配線以外のその他回路素子が形成されない分離帯が設けられてなることを特徴とする請求項１乃至８のいずれか一項に記載の容量式湿度センサ。
【請求項１０】
前記ＣＶ変換回路が、前記半導体基板の中央部に配置され、
前記複数個の湿度センサ素子が、前記半導体基板の端部に、半導体基板の中心に対してほぼ点対称に配置されてなることを特徴とする請求項１乃至９のいずれか一項に記載の容量式湿度センサ。
【請求項１１】
前記湿度センサ素子が２個であり、
前記半導体基板がほぼ矩形状で、
前記２個の湿度センサ素子が、前記矩形状の半導体基板の長辺方向における端部に、それぞれ配置されてなることを特徴とする請求項１０に記載の容量式湿度センサ。
【請求項１２】
前記容量式湿度センサが、
前記複数個の湿度センサ素子のそれぞれに対応して、複数個の温度センサ素子を有し、
前記複数個の温度センサ素子が、前記半導体基板の一方の面側における端部に、半導体基板の中心に対してほぼ点対称に配置されてなることを特徴とする請求項１乃至１１のいずれか一項に記載の容量式湿度センサ。
【請求項１３】
前記湿度センサ素子が、
前記半導体基板上の同一平面に互いの櫛歯が噛み合って対向するように離間して配置された一対の櫛歯状電極を備える、櫛歯電極型の容量素子であり、
前記一対の櫛歯状電極を覆うように、湿度に応じて誘電率の変化する感湿膜が、前記半導体基板上に形成されてなることを特徴とする請求項１乃至１２のいずれか一項に記載の容量式湿度センサ。
【請求項１４】
前記基準容量素子が、
前記半導体基板上の同一平面に互いの櫛歯が噛み合って対向するように離間して配置された一対の櫛歯状電極を備える、櫛歯電極型の容量素子であることを特徴とする請求項１３に記載の容量式湿度センサ。
【請求項１５】
前記基準容量素子における一対の櫛歯状電極間の間隔が、前記湿度センサ素子における一対の櫛歯状電極間の間隔に較べて、狭いことを特徴とする請求項１４に記載の容量式湿度センサ。
【請求項１６】
前記基準容量素子における一対の櫛歯状電極の厚さが、前記湿度センサ素子における一対の櫛歯状電極の厚さに較べて、厚いことを特徴とする請求項１４または１５に記載の容量式湿度センサ。
【請求項１７】
前記湿度センサ素子、基準容量素子およびＣＶ変換回路が形成された半導体基板が、配線回路基板に対して、フリップチップ実装されることを特徴とする請求項１乃至１６のいずれか一項に記載の容量式湿度センサ。
【請求項１８】
前記配線回路基板において、前記フリップチップされた半導体基板の湿度センサ素子に対向する位置に、ヒータ素子が配置されてなることを特徴とする請求項１７に記載の容量式湿度センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、湿度によってその容量が変化する湿度センサ素子を有する、容量式湿度センサに関するものである。
【背景技術】
【０００２】
湿度によってその容量が変化する湿度センサ素子を有する容量式湿度センサが、例えば、特開２００２−２４３６９０公報（特許文献１）に開示されている。
【０００３】
図１２は、特許文献１に開示された容量式湿度センサ９０の模式的な断面図である。
【０００４】
図１２の容量式湿度センサ９０では、半導体基板１の一方の面側に、感湿部と回路素子部が形成されている。
【０００５】
感湿部では、半導体基板１上に形成されたシリコン酸化膜２上に、２個の電極９１ａ，９１ｂが、離間して対向するように形成されている。また、これら２個の電極９１ａ，９１ｂを覆うように、シリコン窒化膜３と感湿膜４が形成されている。感湿膜４は、周囲の雰囲気の湿度変化に応じて誘電率が変化する材料からなり、従って、雰囲気の湿度変化に伴って感湿部における電極９１ａ，９１ｂ間の容量も変化する。
【０００６】
回路素子部は、基準容量部（リファレンス容量部）と、ＣＭＯＳトランジスタ等形成部とからなる。感湿部における電極９１ａ，９１ｂ間の容量変化は、基準容量部（リファレンス容量部）の容量と比較され、ＣＭＯＳトランジスタ等形成部で信号処理される。以上のようにして、図１２の容量式湿度センサ９０では、湿度変化に伴う電極９１ａ，９１ｂ間の容量変化を測定し、雰囲気の湿度が測定される。
【特許文献１】特開２００２−２４３６９０公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１２に示す容量式湿度センサ９０は、感湿部と基準容量部およびＣＭＯＳトランジスタ等形成部が同じ半導体基板１に集積化されており、小型化された容量式湿度センサとなっている。また、図１２の容量式湿度センサ９０は、通常の半導体製造ラインで製造可能な材料にて構成されており、安価な容量式湿度センサとなっている。
【０００８】
しかしながら、図１２の容量式湿度センサ９０を用いて複数系統の雰囲気を同時計測する場合には、計測する雰囲気の系統の数だけ図１２の容量式湿度センサ９０を準備する必要がある。従って、計測する雰囲気の系統の数に比例して、大きさ、重量およびコストが増大する。
【０００９】
そこで本発明は、複数系統の雰囲気を同時計測することが可能で、小型化された安価な容量式湿度センサを提供することを目的としている。
【課題を解決するための手段】
【００１０】
請求項１に記載の発明は、湿度によってその容量が変化する湿度センサ素子と、湿度によってその容量の変化が前記湿度センサ素子よりも少ない基準容量素子と、前記湿度センサ素子および基準容量素子の容量差を電圧に変換するＣＶ変換回路とを有する容量式湿度センサであって、前記湿度センサ素子、基準容量素子およびＣＶ変換回路が、同じ半導体基板の一方の面側に形成され、前記湿度センサ素子が、複数個であることを特徴としている。
【００１１】
これによれば、同じ半導体基板に形成された複数個の湿度センサ素子を用いて、複数系統の雰囲気を同時計測することができる。また、前記複数個の湿度センサ素子と基準容量素子およびＣＶ変換回路が、同じ半導体基板の一方の面側に集積化して形成されるため、小型化された安価な容量式湿度センサとすることができる。
【００１２】
請求項２に記載の発明は、前記基準容量素子が、湿度によってその容量が変化しないことを特徴としている。これによれば、湿度センサ素子と基準容量素子の容量差を大きくすることができるため、より高精度の測定が可能となる。
【００１３】
請求項３に記載のように、前記基準容量素子は、前記複数個の湿度センサ素子のそれぞれに対応して、複数個とすることができる。この場合には、複数個の湿度センサ素子の異なる容量設定に応じて、対応する基準容量素子の最適容量設定が可能である。また、請求項４に記載のように、前記基準容量素子は、前記複数個の湿度センサ素子に共通して、１個とすることもできる。この場合には、基準容量素子の占有面積を低減することができ、当該容量式湿度センサを小型化することができる。
【００１４】
請求項５に記載の発明は、前記湿度センサ素子が、層間絶縁膜を介して、前記基準容量素子上に形成されてなることを特徴としている。これにより、湿度センサ素子と基準容量素子の占有面積を低減することができ、当該容量式湿度センサを小型化することができる。また、請求項６に記載のように、前記湿度センサ素子もしくは基準容量素子が、層間絶縁膜を介して、前記ＣＶ変換回路上に形成されるように構成してもよい。これによっても、湿度センサ素子もしくは基準容量素子とＣＶ変換回路の占有面積を低減することができ、当該容量式湿度センサを小型化することができる。
【００１５】
請求項７に記載のように、前記ＣＶ変換回路は、前記複数個の湿度センサ素子のそれぞれに対応して、複数個とすることができる。この場合には、複数個の湿度センサ素子の信号処理を、連続的に常時行うことが可能である。また、請求項８に記載のように、前記ＣＶ変換回路は、時分割して駆動するＣＶ変換回路を用いることで、前記複数個の湿度センサ素子に共通して、１個とすることもできる。この場合には、ＣＶ変換回路の占有面積を低減することができ、当該容量式湿度センサを小型化することができる。
【００１６】
請求項９に記載のように、上記容量式湿度センサにおいては、前記半導体基板に、前記複数個の湿度センサ素子を分断するようにして、配線以外のその他回路素子が形成されない分離帯が設けられてなることが好ましい。同じ半導体基板上に複数個の湿度センサ素子を有する当該容量式湿度センサにおいては、各湿度センサ素子が計測する雰囲気の分離壁を、半導体基板上に形成する必要がある。前記分離帯が設けられてなる半導体基板を用いた容量式湿度センサにおいては、分離帯上に前記分離壁を形成することで、パッケージ段階における分離壁形成にともなう半導体基板に形成された回路素子の破壊を抑制することができる。また、前記分離壁を形成することで、パッケージとの機密性が向上し、被測定雰囲気の混同が避けられ,より正確な湿度測定を可能にする。
【００１７】
請求項１０に記載のように、上記容量式湿度センサにおいては、前記ＣＶ変換回路が、前記半導体基板の中央部に配置され、前記複数個の湿度センサ素子が、前記半導体基板の端部に、半導体基板の中心に対してほぼ点対称に配置されてなることが好ましい。また、請求項１１に記載のように、前記湿度センサ素子が２個の場合には、前記半導体基板がほぼ矩形状で、前記２個の湿度センサ素子が、前記矩形状の半導体基板の長辺方向における端部に、それぞれ配置されてなることが好ましい。これにより、前記分離壁の配置と形成が容易になる。また、端部に配置することで、前記分離壁による気流の乱れに起因する、雰囲気の不均一も避けられる。
【００１８】
請求項１２に記載のように、前記容量式湿度センサが、前記複数個の湿度センサ素子のそれぞれに対応して複数個の温度センサ素子を有する場合には、前記複数個の温度センサ素子は、前記半導体基板の一方の面側における端部に、半導体基板の中心に対してほぼ点対称に配置されてなることが好ましい。これによれば、ＣＶ変換回路が発熱素子を含む場合であっても、温度センサ素子に対する発熱素子の発熱による影響を抑制することができる。
【００１９】
請求項１３に記載のように、前記湿度センサ素子は、前記半導体基板上の同一平面に互いの櫛歯が噛み合って対向するように離間して配置された一対の櫛歯状電極を備える、櫛歯電極型の容量素子であり、前記一対の櫛歯状電極を覆うように、湿度に応じて誘電率の変化する感湿膜が、前記半導体基板上に形成されてなることが好ましい。櫛歯電極型の湿度センサ素子は、平行平板構造の電極を備える平行平板型の湿度センサ素子に較べて半導体工程での安定した製造が可能になり、安価な容量式湿度センサとすることができる。
【００２０】
尚、請求項１４に記載のように、前記湿度センサ素子が櫛歯電極型の容量素子である場合には、前記基準容量素子についても、前記半導体基板上の同一平面に互いの櫛歯が噛み合って対向するように離間して配置された一対の櫛歯状電極を備える、櫛歯電極型の容量素子であることが好ましい。
【００２１】
また、請求項１５に記載のように、前記湿度センサ素子と基準容量素子が櫛歯電極型の素子である場合には、前記基準容量素子における一対の櫛歯状電極間の間隔が、前記湿度センサ素子における一対の櫛歯状電極間の間隔に較べて、狭くすることが好ましい。
【００２２】
湿度の測定精度をよくするには、湿度センサ素子の容量と基準容量素子の容量は、同程度であることが望ましい。一般的に、湿度センサ素子は感湿膜を有するため容量が大きくなるが、基準容量素子における櫛歯状電極間の間隔を湿度センサ素子のそれに較べて狭くすることで、基準容量素子の占有面積を増大することなく、湿度センサ素子の容量と同程度に大きくすることができる。尚、請求項１６に記載のように、前記基準容量素子における一対の櫛歯状電極の厚さが、前記湿度センサ素子における一対の櫛歯状電極の厚さに較べて、厚くなるように構成してもよい。この場合にも、基準容量素子の占有面積を増大することなく、湿度センサ素子の容量と同程度に大きくすることができる。
【００２３】
請求項１７に記載のように、前記湿度センサ素子、基準容量素子およびＣＶ変換回路が形成された半導体基板は、配線回路基板に対して、フリップチップ実装することができる。これによれば、配線回路基板との隙間を狭くすることで、湿度センサ素子へのごみや塵の堆積を防止することができる。
【００２４】
また、請求項１８に記載のように、前記半導体基板を配線回路基板に対してフリップチップ実装する場合には、前記配線回路基板において、前記フリップチップ実装された半導体基板の湿度センサ素子に対向する位置に、ヒータ素子が配置されることが好ましい。これにより、湿度センサ素子に結露が起きた場合にも、ヒータ素子を発熱させて除去することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００２６】
最初に、図１（ａ）〜（ｃ）を用いて、容量式湿度センサの動作原理を説明する。
【００２７】
図１（ａ）は、容量式湿度センサ１００の要部を示す模式的な断面図である。図１（ｂ）は、図１（ａ）において一点鎖線で囲ったＡ部の模式的な上面図であり、図１（ｃ）は、図１（ｂ）のＢ−Ｂ断面における詳細図である。尚、図１（ａ）〜（ｃ）に示す容量式湿度センサ１００において、図１２に示した容量式湿度センサ９０と同様の部分については同じ符号を付け、その説明は省略する。
【００２８】
図１（ａ）に示す容量式湿度センサ１００も、図１２に示す容量式湿度センサ９０と同様に、湿度センサ素子１０が形成された感湿部と、回路素子部とからなる。感湿部と回路素子部は、シリコン（Ｓｉ）からなる同じ半導体基板１の一方の面側に形成されている。また、回路素子部は、基準容量素子２０が形成された基準容量部（リファレンス容量部）と、ＣＭＯＳトランジスタ等形成部とからなる。図１（ａ）の容量式湿度センサ１００と図１２の容量式湿度センサ９０は類似の構造を有しているが、感湿部における電極形状が、図１（ａ）〜（ｃ）の容量式湿度センサ１００と図１２の容量式湿度センサ９０とで異なっている。
【００２９】
図１（ａ）の容量式湿度センサ１００における湿度センサ素子１０は、図１（ｂ）に示すように、半導体基板１上の同一平面に互いの櫛歯が噛み合って対向するように離間して配置された一対の櫛歯状電極１１ａ，１１ｂを備える、櫛歯電極型の容量素子である。櫛歯状電極１１ａ，１１ｂは、アルミニウム（Ａｌ）等の半導体配線材料からなる。図１（ｂ）に示す櫛歯状電極１１ａ，１１ｂは、図１２に示す離間して対向形成された２個の電極９１ａ，９１ｂに較べて、湿度センサ素子１０の容量を大きく設定することができる。また、櫛歯電極型の湿度センサ素子１０は、平行平板構造の電極を備える平行平板型の湿度センサ素子に較べて半導体工程での安定した製造が可能になり、安価な容量式湿度センサとすることができる。
【００３０】
櫛歯状電極１１ａ，１１ｂ上には、保護膜であるシリコン窒化膜３を介して、一対の櫛歯状電極１１ａ，１１ｂを覆うように、湿度に応じて誘電率の変化する感湿膜４が形成されている。感湿膜４はポリイミド系樹脂からなり、３〜４の比誘電率を持っている。一方、水（Ｈ２Ｏ）は比誘電率８０の物質である。従って、ポリイミド系樹脂からなる感湿膜４に水分子が吸着されると、感湿膜４の誘電率が大きくなり、湿度センサ素子１０の容量が増大する。このようにして、感湿膜４は周囲の雰囲気の湿度変化に応じて誘電率が変化し、それに伴って、湿度センサ素子１０の容量も変化する。
【００３１】
一方、図１（ａ）の容量式湿度センサ１００における基準容量素子２０は、シリコン酸化膜２を誘電体とし、半導体基板１に形成されたＮ型拡散層２１とポリシリコン層２３を電極とする平行平板型の容量素子である。基準容量素子２０は、感湿膜４が形成されていないため、周囲の雰囲気の湿度変化があっても容量が変化しない。
【００３２】
周囲の雰囲気の湿度変化に伴う湿度センサ素子１０の容量変化は、基準容量素子２０の容量と比較され、ＣＭＯＳトランジスタ等形成部で信号処理される。以上のようにして、図１（ａ）〜（ｃ）に示す容量式湿度センサ１００では、湿度センサ素子１０の周囲における雰囲気の湿度が測定される。
【００３３】
次に、図２（ａ），（ｂ）に、本発明の一例である容量式湿度センサ１０１を示す。  図２（ａ）は、容量式湿度センサ１０１の平面図であり、図２（ｂ）は、容量式湿度センサ１０１のパッケージ状態を示す、ケースのカット図である。
【００３４】
図２（ａ）に示す容量式湿度センサ１０１は、湿度によってその容量が変化する湿度センサ素子１０ａ，１０ｂと、湿度によってその容量が変化しない、又は、湿度によってその容量の変化が湿度センサ素子１０ａ，１０ｂよりも少ない基準容量素子２０ａ，２０ｂと、湿度センサ素子１０ａ，１０ｂおよび基準容量素子２０ａ，２０ｂの容量差を電圧に変換するＣＶ変換回路３０とを有する容量式湿度センサである。容量式湿度センサ１０１は、湿度センサ素子１０ａ，１０ｂ、基準容量素子２０ａ，２０ｂおよびＣＶ変換回路３０が同じ半導体基板１の一方の面側に集積化して形成されており、小型化された安価な容量式湿度センサとなっている。
【００３５】
図２（ａ）の容量式湿度センサ１０１における湿度センサ素子１０ａ，１０ｂは、図１（ａ）の容量式湿度センサ１００における湿度センサ素子１０と同様の櫛歯電極型の容量素子である。図２（ａ）の容量式湿度センサ１０１は２個の湿度センサ素子１０ａ，１０ｂを有しており、後で詳述するように、これを用いて２系統の雰囲気を同時計測することができる。
【００３６】
図２（ａ）の容量式湿度センサ１０１における基準容量素子２０ａ，２０ｂは、図１（ａ）の容量式湿度センサ１００における基準容量素子２０が平行平板型の容量素子であるのに対し、湿度センサ素子１０ａ，１０ｂと同様の櫛歯電極型の素子である。但し、基準容量素子２０ａ，２０ｂの櫛歯状電極の上には感湿膜４は形成されておらず、周囲の湿度によってその容量は変化しないか、又は、感湿膜が形成されていてもその容量変化が湿度センサ素子１０ａ，１０ｂより少なくなっている。基準容量素子２０ａ，２０ｂの容量が湿度によって変化しない場合には、湿度センサ素子１０ａ，１０ｂと基準容量素子２０ａ，２０ｂの容量差を大きくすることができるため、より高精度の測定が可能となる。
【００３７】
図２（ａ）の容量式湿度センサ１０１においては、２個の基準容量素子２０ａ，２０ｂが、２個の湿度センサ素子１０ａ，１０ｂのそれぞれに対応して、形成されている。従って、２個の湿度センサ素子１０ａ，１０ｂの容量設定が異なっていても、それぞれに対応する基準容量素子２０ａ，２０ｂの最適容量設定が可能である。
【００３８】
図２（ａ）の容量式湿度センサ１０１におけるＣＶ変換回路３０は、図１（ａ）の容量式湿度センサ１００におけるＣＭＯＳトランジスタ等形成部に相当する部分である。
【００３９】
図２（ａ）に示す容量式湿度センサ１０１は、図２（ｂ）に示すケース４０に収容されて、パッケージ化される。ケース４０は、容量式湿度センサ１０１の半導体基板１上において分離壁４０ｗを有しており、２個の湿度センサ素子１０ａ，１０ｂが２つの分離された空間４０ａ，４０ｂにそれぞれ配置される構造となっている。各空間４０ａ，４０ｂには、それぞれ、第１系統と第２系統の雰囲気導入口４０ｉａ，４０ｉｂと雰囲気排出口４０ｅａ，４０ｅｂが連通している。以上のようにして、２系統の別の雰囲気が容量式湿度センサ１０１におけるそれぞれの湿度センサ素子１０ａ，１０ｂが配置された空間４０ａ，４０ｂに導入され、各系統の雰囲気が同時計測される。
【００４０】
図２（ａ），（ｂ）に示す容量式湿度センサ１０１は、半導体基板１がほぼ矩形状で、ＣＶ変換回路３０が半導体基板１の中央部に配置され、２個の湿度センサ素子１０ａ，１０ｂが矩形状の半導体基板１の長辺方向における端部にそれぞれ配置されている。また、２個の湿度センサ素子１０ａ，１０ｂは、半導体基板１の図２（ａ）に示す中心点Ｃに対してほぼ点対称に配置されている。ＣＶ変換回路３０と湿度センサ素子１０ａ，１０ｂを上記のような配置にすることで、図２（ｂ）に示すケース４０の分離壁４０ｗの配置と形成が容易になる。尚、雰囲気導入口４０ｉａ，４０ｉｂと雰囲気排出口４０ｅａ，４０ｅｂについても、測定する雰囲気の流れを安定させるため、対称に設けることが好ましい。
【００４１】
１個の湿度センサ素子が半導体基板に形成された容量式湿度センサを用いて複数系統の雰囲気を同時計測する場合には、計測する雰囲気の系統の数だけ容量式湿度センサを準備する必要があり、計測する雰囲気の系統の数に比例して、大きさ、重量およびコストが増大する。しかしながら、図２（ａ），（ｂ）に示す容量式湿度センサ１０１は、同じ半導体基板に複数個の湿度センサ素子が形成されているため、複数系統の雰囲気を同時計測することが可能で、小型化された安価な容量式湿度センサとすることができる。
【００４２】
図３は、本発明における別の容量式湿度センサの例で、容量式湿度センサ１０２の平面図である。尚、図３に示す容量式湿度センサ１０２において、図２（ａ）に示した容量式湿度センサ１０１と同様の部分については同じ符号を付けた。
【００４３】
図３に示す容量式湿度センサ１０２は、湿度センサ素子１０ａ，１０ｂと、基準容量素子２０ｃと、ＣＶ変換回路３１とを有する容量式湿度センサである。図２（ａ）に示す容量式湿度センサ１０１においては、２個の湿度センサ素子１０ａ，１０ｂのそれぞれに対応して、２個の基準容量素子２０ａ，２０ｂが形成されていた。一方、図３に示す容量式湿度センサ１０２においては、２個の湿度センサ素子１０ａ，１０ｂに共通して、１個の基準容量素子２０ｃが形成されている。これによって基準容量素子の占有面積を低減することができ、容量式湿度センサを小型化することができる。
【００４４】
図４（ａ），（ｂ）も、本発明における別の容量式湿度センサの例で、図４（ａ）は容量式湿度センサ１０３の平面図であり、図４（ｂ）は容量式湿度センサ１０３の模式的な断面図である。
【００４５】
図４（ａ），（ｂ）に示す容量式湿度センサ１０３は、湿度センサ素子１０ａ，１０ｂと、基準容量素子２０ｄ，２０ｅと、ＣＶ変換回路３２とを有する容量式湿度センサである。図２（ａ）および図３に示す容量式湿度センサ１０１，１０２においては、湿度センサ素子１０ａ，１０ｂと基準容量素子２０ａ〜２０ｃが半導体基板１上に並んで形成されていた。一方、図４（ａ），（ｂ）に示す容量式湿度センサ１０３においては、湿度センサ素子１０ａ，１０ｂが、層間絶縁膜５を介して、基準容量素子２０ｄ，２０ｅ上に積層して形成されている。これによって湿度センサ素子と基準容量素子の占有面積を低減することができ、容量式湿度センサを小型化することができる。
【００４６】
図５（ａ），（ｂ）および図６も、本発明における別の容量式湿度センサの例で、図５（ａ）は容量式湿度センサ１０４の平面図であり、図５（ｂ）は容量式湿度センサ１０４の模式的な断面図である。また、図６は、別の容量式湿度センサ１０６の平面図である。
【００４７】
図５（ａ），（ｂ）に示す容量式湿度センサ１０４は、湿度センサ素子１０ａ，１０ｂと、基準容量素子２０ａ，２０ｂと、ＣＶ変換回路３３とを有する容量式湿度センサである。また、図６に示す容量式湿度センサ１０５は、湿度センサ素子１０ａ，１０ｂと、基準容量素子２０ａ，２０ｂと、ＣＶ変換回路３４とを有する容量式湿度センサである。図４（ａ），（ｂ）に示す容量式湿度センサ１０３においては、湿度センサ素子１０ａ，１０ｂが、層間絶縁膜５を介して、基準容量素子２０ｄ，２０ｅ上に積層して形成されていた。一方、図５（ａ），（ｂ）に示す容量式湿度センサ１０４においては、基準容量素子２０ａ，２０ｂが、層間絶縁膜５を介して、ＣＶ変換回路３３上に積層して形成されている。また、図６に示す容量式湿度センサ１０５においては、湿度センサ素子１０ａ，１０ｂと基準容量素子２０ａ，２０ｂの両方が、層間絶縁膜５を介して、ＣＶ変換回路３４上に積層して形成されている。これによっても湿度センサ素子もしくは基準容量素子とＣＶ変換回路の占有面積を低減することができ、容量式湿度センサを小型化することができる。
【００４８】
図７（ａ），（ｂ）は、本発明における別の容量式湿度センサの例で、図７（ａ）は容量式湿度センサ１０６の平面図であり、図７（ｂ）は容量式湿度センサ１０７の平面図である。
【００４９】
図７（ａ），（ｂ）に示す容量式湿度センサ１０６，１０７は、いずれも、４個の湿度センサ素子１０ａ〜１０ｄと、４個の基準容量素子２０ａ〜２０ｄを有している。一方、図７（ａ）の容量式湿度センサ１０６においては、４個の湿度センサ素子１０ａ〜１０ｄのそれぞれに対応して、４個のＣＶ変換回路３５ａ〜３５ｄを有しているが、図７（ｂ）の容量式湿度センサ１０７においては、時分割して駆動するＣＶ変換回路３６を用いることで、４個の湿度センサ素子１０ａ〜１０ｄに共通して、１個にしている。図７（ａ）の容量式湿度センサ１０６においては、各湿度センサ素子１０ａ〜１０ｄに対応した４個のＣＶ変換回路３５ａ〜３５ｄを有しているため、４個の湿度センサ素子１０ａ〜１０ｄの信号処理を、連続的に常時行うことが可能である。また、図７（ｂ）の容量式湿度センサ１０７においては、各湿度センサ素子１０ａ〜１０ｄに共通する１個のＣＶ変換回路３６であるため、ＣＶ変換回路の占有面積を低減することができ、容量式湿度センサを小型化することができる。
【００５０】
図８（ａ），（ｂ）は、本発明における別の容量式湿度センサの例で、図８（ａ）は、容量式湿度センサ１０８の平面図であり、図８（ｂ）は、容量式湿度センサ１０８のパッケージ状態を示す、ケースのカット図である。
【００５１】
図８（ａ）に示す容量式湿度センサ１０８は、図２（ａ）に示す容量式湿度センサ１０１と同様に、２個の湿度センサ素子１０ａ，１０ｂと、２個の基準容量素子２０ａ，２０ｂを有している。一方、図８（ａ）の容量式湿度センサ１０８においては、図２（ａ）の容量式湿度センサ１０１と異なり、半導体基板１に、２個の湿度センサ素子１０ａ，１０ｂとＣＶ変換回路３７を分断するようにして、配線以外のその他回路素子が形成されない分離帯１ｓが設けられている。図８（ａ）の分離帯１ｓが設けられてなる半導体基板１を用いた容量式湿度センサ１０８においては、図８（ｂ）に示すように、分離帯１ｓ上にケース４０の分離壁４０ｗを形成することができる。これにより、パッケージ段階における分離壁４０ｗ形成にともなう半導体基板１に形成された回路素子の破壊を抑制することができる。また、前記分離壁を形成することで、パッケージとの機密性が向上し、被測定雰囲気の混同が避けられ,より正確な湿度測定を可能にする。
【００５２】
図９は、本発明における別の容量式湿度センサの例で、容量式湿度センサ１０９の平面図である。
【００５３】
図９に示す容量式湿度センサ１０９は、図２（ａ）に示す容量式湿度センサ１０１と異なり、２個の湿度センサ素子１０ａ，１０ｂのそれぞれに対応して、２個の温度センサ素子５０ａ，５０ｂを有している。２個の温度センサ素子５０ａ，５０ｂは、２個の湿度センサ素子１０ａ，１０ｂと同様に、半導体基板１の一方の面側における端部に、半導体基板１の図９に示す中心点Ｃに対してほぼ点対称に配置されている。これによって、ＣＶ変換回路３０が発熱素子を含む場合であっても、温度センサ素子５０ａ，５０ｂに対する発熱素子の発熱による影響を抑制することができる。また、信号ラインの寄生容量・抵抗等も同じになり、ノイズや電源変動にも強くなる。
【００５４】
図１０（ａ），（ｂ）は、本発明における別の容量式湿度センサの例で、図１０（ａ）は容量式湿度センサ１１０の詳細な断面図であり、図１０（ｂ）は容量式湿度センサ１１１の詳細な断面図である。
【００５５】
図１０（ａ），（ｂ）に示す容量式湿度センサ１１０，１１１は、図４（ａ），（ｂ）に示す容量式湿度センサ１０３と同様に、湿度センサ素子１０ａが、絶縁膜５ａ〜５ｅを介して、それぞれ基準容量素子２０ｆ，２０ｇ上に積層配置された容量式湿度センサである。図１０（ａ），（ｂ）に示す容量式湿度センサ１１０，１１１は、湿度センサ素子１０ａと基準容量素子２０ｆ，２０ｇが、いずれも櫛歯電極型の容量素子である。図１０（ａ）の容量式湿度センサ１１０では、基準容量素子２０ｆにおける一対の櫛歯状電極２１ａ，２１ｂ間の間隔Ｌ２が、湿度センサ素子１ａにおける一対の櫛歯状電極１１ａ，１１ｂ間の間隔Ｌ１に較べて、狭く設定されている。また、図１０（ｂ）の容量式湿度センサ１１１では、前記湿度センサ素子１０ａと基準容量素子２０ｇの櫛歯状電極間の間隔に加えて、基準容量素子２０ｇにおける一対の櫛歯状電極２２ａ，２２ｂの厚さｔ２が、湿度センサ素子１０ａにおける一対の櫛歯状電極１１ａ，１１ｂの厚さｔ１に較べて、厚く設定されている。
【００５６】
容量式湿度センサにおいて、湿度の測定精度をよくするには、湿度センサ素子の容量と基準容量素子の容量は、同程度であることが望ましい。図１（ｃ）で説明したように、一般的に湿度センサ素子は感湿膜４を有するため容量が大きくなる。しかしながら、図１０（ａ），（ｂ）に示す容量式湿度センサ１１０，１１１のように、基準容量素子２０ｆにおける櫛歯状電極２１ａ，２１ｂ間の間隔Ｌ２を湿度センサ素子１０ａのそれに較べて狭くしたり、基準容量素子２０ｇにおける櫛歯状電極２２ａ，２２ｂの厚さｔ２を湿度センサ素子１０ａのそれに較べて厚くしたりすることで、基準容量素子２０ｆ，２０ｇの占有面積を増大することなく、湿度センサ素子１０ａの容量に大きくすることができる。
【００５７】
図１１（ａ），（ｂ）は、本発明における別の容量式湿度センサの例で、容量式湿度センサ１１２の配線回路基板に対する実装状態を示す、模式的な断面図である。
【００５８】
図１１（ａ），（ｂ）に示す容量式湿度センサ１１２は、図４（ａ），（ｂ）に示す容量式湿度センサ１０３と同様に、湿度センサ素子１０ａ，１０ｂが基準容量素子上に積層配置された容量式湿度センサである。図１１（ａ），（ｂ）に示す容量式湿度センサ１１２の実装方法は、半導体基板１における湿度センサ素子１０ａ，１０ｂ、基準容量素子およびＣＶ変換回路の形成された面側が配線回路基板６０，６１に対向する、フリップチップ実装である。尚、図１１（ａ），（ｂ）において、符号７０は、容量式湿度センサ１１２と配線回路基板６０，６１を接続する半田ボールであり、符号４１ｗは、図２（ｂ）で説明した分離壁である。上記のように、容量式湿度センサ１１２をフリップチップ実装した場合には、配線回路基板６０，６１との隙間を狭くすることで、湿度センサ素子１０ａ，１０ｂへのごみや塵の堆積を防止することができる。
【００５９】
また、図１１（ｂ）に示す配線回路基板６１では、フリップチップ実装された半導体基板１の湿度センサ素子１０ａ，１０ｂに対向する位置に、ヒータ素子６１ｈが配置されている。これによって、湿度センサ素子１０ａ，１０ｂに結露が起きた場合にも、ヒータ素子６１を発熱させて除去することができる。
【００６０】
以上説明したように、図２〜図１１に示す容量式湿度センサ１０１〜１１２は、複数系統の雰囲気を同時計測することが可能で、小型化された安価な容量式湿度センサとなっている。
【図面の簡単な説明】
【００６１】
【図１】容量式湿度センサの動作原理を説明する図で、（ａ）は、容量式湿度センサの要部を示す断面図であり、（ｂ）は（ａ）において一点鎖線で囲ったＡ部の上面図であり、（ｃ）は（ｂ）のＢ−Ｂ断面における詳細図である。
【図２】本発明の一例である容量式湿度センサを示す図で、（ａ）は容量式湿度センサの平面図であり、（ｂ）は容量式湿度センサのパッケージ状態を示す、ケースのカット図である。
【図３】本発明における別の容量式湿度センサの例で、容量式湿度センサの平面図である。
【図４】本発明における別の容量式湿度センサの例で、（ａ）は容量式湿度センサの平面図であり、（ｂ）は容量式湿度センサの模式的な断面図である。
【図５】本発明における別の容量式湿度センサの例で、（ａ）は容量式湿度センサの平面図であり、（ｂ）は容量式湿度センサの模式的な断面図である。
【図６】本発明における別の容量式湿度センサの例で、容量式湿度センサの平面図である。
【図７】本発明における別の容量式湿度センサの例で、（ａ），（ｂ）は容量式湿度センサの平面図である。
【図８】本発明における別の容量式湿度センサの例で、（ａ）は容量式湿度センサの平面図であり、（ｂ）は容量式湿度センサのパッケージ状態を示す、ケースのカット図である。
【図９】本発明における別の容量式湿度センサの例で、容量式湿度センサの平面図である。
【図１０】本発明における別の容量式湿度センサの例で、（ａ），（ｂ）は容量式湿度センサの詳細な断面図である。
【図１１】本発明における別の容量式湿度センサの例で、（ａ），（ｂ）は容量式湿度センサの配線回路基板に対する実装状態を示す、模式的な断面図である。
【図１２】容量式湿度センサの模式的な断面図である。
【符号の説明】
【００６２】
９０、１００〜１１２  容量式湿度センサ
１  半導体基板
１ｓ  分離帯
４  感湿膜
１０，１０ａ〜１０ｄ  湿度センサ素子
１１ａ，１１ｂ  櫛歯状電極
２０，２０ａ〜２０ｇ  基準容量素子
２１ａ，２１ｂ，２２ａ，２２ｂ  櫛歯状電極
３０〜３４，３５ａ〜３５ｄ，３６，３７  ＣＶ変換回路
４０  ケース
４０ｗ，４０ｗ  分離壁
４０ｉａ，４０ｉｂ  雰囲気導入口
４０ｅａ，４０ｅｂ  雰囲気排出口
５０ａ，５０ｂ  温度センサ素子
６０，６１  配線回路基板
６１ｈ  ヒータ素子
【図１】
2005241576.tif 000003
【図２】
2005241576.tif 000004
【図３】
2005241576.tif 000005
【図４】
2005241576.tif 000006
【図５】
2005241576.tif 000007
【図６】
2005241576.tif 000008
【図７】
2005241576.tif 000009
【図８】
2005241576.tif 000010
【図９】
2005241576.tif 000011
【図１０】
2005241576.tif 000012
【図１１】
2005241576.tif 000013
【図１２】
2005241576.tif 000014