(57)【要約】【課題】クロスバスイッチ内でのパケットの伝送先を、その物理ポート番号とは異なる番号で指定可能とする。【解決手段】ルータの内部でパケットの伝送を行うクロスバスイッチ１３０について次の構成を適用する。ネットワークから入力されたパケットは、転送エンジンを搭載したいずれかのＲＰボードを介して、クロスバスイッチ１３０の物理ポート１３１の一つに入力される。パケットの伝送先は、ＲＰボードの番号を表すビットマップで指定される。変換回路１３３は、このビットマップを、物理ポートとＲＰボードの接続状態に応じて設定された変換パタンに基づいて、物理ポート１３１の番号を表すビットマップに変換する。スイッチ回路１３５は、物理ポート番号とＲＰボードの番号が整合していない場合でも、変換後のビットマップに基づきパケットを適切に伝送することができる。【選択図】  図４
2005020496.tif 000002
【特許請求の範囲】
【請求項１】
ネットワーク装置において複数の物理ポート間でパケットの伝送を行う伝送回路であって、
前記物理ポートによる伝送先の指定に基づいて、前記物理ポート間で前記パケットの伝送を行うスイッチ回路と、
前記物理ポートと独立に設定された論理ポートによって指定された前記パケットの伝送先を、前記物理ポートと前記論理ポートについて予め設定された対応関係に基づいて、前記物理ポートによる指定に変換し、前記スイッチ回路に供給する情報変換部とを備える伝送回路。
【請求項２】
請求項１記載の伝送回路であって、
前記情報変換部は、スイッチング素子のオン／オフ状態によって前記変換方法を規定する変換回路を用いて構成される伝送回路。
【請求項３】
請求項２記載の伝送回路であって、
前記論理ポートと物理ポートの間で予め設定された対応関係を示す変換マップを記憶するマップ記憶部を有し、
前記情報変換部は、前記変換マップを参照して、前記変換回路の動作を規定する伝送回路。
【請求項４】
請求項１記載の伝送回路であって、
前記情報変換部は、複数の物理ポートから入力された伝送先を並列処理可能に、複数設けられている伝送回路。
【請求項５】
請求項１記載の伝送回路であって、
前記ネットワーク装置は、複数の入出力ポートを有するとともに、前記物理ポートと入出力ポートとに接続され、前記ネットワーク装置内での前記パケットの伝送先を前記論理ポートで指定する複数の入出力制御部を有しており、
前記論理ポートは、それぞれの入出力制御部を表しており、
前記スイッチ回路は、前記入出力制御部間での前記パケットの伝送を行うクロスバスイッチとして構成された伝送回路。
【請求項６】
請求項１記載の伝送回路であって、
前記伝送先は、前記論理ポートまたは物理ポートごとに、伝送先となるか否かを表すビットを対応づけたビット列で指定されている伝送回路。
【請求項７】
複数の入出力ポート間でパケットの伝送を行うネットワーク装置であって、
複数の物理ポートを有し、該物理ポートによる伝送先の指定に基づいて、前記物理ポート間で前記パケットの伝送を行うスイッチ回路と、
前記物理ポートと入出力ポートとに接続され、前記ネットワーク装置内での前記パケットの伝送先を前記物理ポートと独立に設定された論理ポートで指定する複数の入出力制御部と、
前記論理ポートによって指定された前記伝送先を、前記物理ポートと前記論理ポートについて予め設定された対応関係に基づいて、前記物理ポートによる指定に変換し、前記スイッチ回路に供給する情報変換部とを備えるネットワーク装置。
【請求項８】
請求項７記載のネットワーク装置であって、
前記入出力制御部と、前記物理ポートとの間の配線長さが、前記複数の物理ポートについて略均等となるように、前記複数の入出力制御部とスイッチ回路が接続されたネットワーク装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の入出力ポート間でパケットを伝送するネットワーク装置に関し、詳しくは、ネットワーク装置内に設けられ複数の物理ポート間でパケットの伝送を行う伝送回路に関する。
【０００２】
【従来の技術】
ルータ、ＬＡＮスイッチなどのネットワーク装置では、複数の入出力ポート間でパケットを伝送するための伝送回路が備えられている。伝送回路には各入出力ポートが接続されており、伝送回路は、いずれかの入出力ポートから入力したパケットを、指定された他の入出力ポートに出力する機能を奏する。この伝送は、入出力ポート間の接続状態をスイッチングすることで実現される。このスイッチングを行うための回路は、クロスバスイッチと呼ばれる（例えば、特許文献１を参照）。
【０００３】
クロスバスイッチは、入出力ポートを直接または間接的に接続する物理ポートを有している。ネットワーク装置内で、パケットの伝送先は、クロスバスイッチの物理ポートではなく、パケットを送出すべき入出力ポートのポート番号で指定される。入出力ポートが、伝送用の制御ユニット（以下、ルーティングプロセッサと称する）を介して、クロスバスイッチに接続されている場合には、ルーティングプロセッサに付された番号で指定される場合もある。このようにクロスバスイッチへの指定に用いられる伝送先を、本明細書では、論理ポートと称するものとする。
【０００４】
従来のネットワーク装置では、論理ポートの番号と、クロスバスイッチにおける物理ポートの番号とを一致させて配線していた。こうすることにより、クロスバスイッチは、論理ポートで指定された伝送先を、物理ポートでの指定先と同等に扱い、パケットの伝送を実現していた。
【０００５】
【特許文献１】
特開２０００−２２７２８号公報
【０００６】
【発明が解決しようとする課題】
入出力ポートまたはルーティングプロセッサと、物理ポートとを接続する配線の長さは、パケットの伝送性能に影響を与える。ネットワーク装置内における配線の電気特性による影響を抑え、パケットの伝送速度を向上させるには、この配線長さをできる限り短くしておくことが望まれる。従来のネットワーク装置では、論理ポートの番号と物理ポートの番号とを一致させるという配線上の制約が存在したため、この配線長さを全体として十分に短くすることが困難であった。
【０００７】
論理ポートの番号は、ネットワーク装置の利用または設定の便宜上、オペレータが認識しやすい配置とすることが望まれる。クロスバスイッチは、通常ＬＳＩで構成されているため、製造効率上の観点から、クロスバスイッチの物理ポート番号を複数機種で共通とすることに対する要請が強い。従って、論理ポート番号の変更、クロスバスイッチの物理ポートの位置変更などによって、両者間の配線長さを短くすることも困難であった。
【０００８】
上述の課題は、クロスバスイッチに限らず、ネットワーク装置で利用される種々の伝送回路に共通の課題であった。本発明は、伝送回路において、論理ポートと物理ポートとの間の配線上の制約を緩和することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、ネットワーク装置において複数の物理ポート間でパケットの伝送を行う伝送回路として次の通り構成することができる。本発明の伝送回路は、物理ポートによる伝送先の指定に基づいて、物理ポート間でパケットの伝送を行うスイッチ回路を有する。パケットの伝送先は、物理ポートと独立に設定された論理ポートによって指定される。伝送回路は、この伝送先を、物理ポートと論理ポートについて予め設定された対応関係に基づいて、物理ポートによる指定に変換し、スイッチ回路に供給する情報変換部を備える。本発明によれば、情報変換部を備えることにより、論理ポートの番号と物理ポートの番号が整合していない場合でも、適正にパケットを伝送することができる。従って、論理ポートと物理ポートとの間の配線上の制約を緩和させることができる。
【００１０】
情報変換部は、スイッチング素子のオン／オフ状態によって変換方法を規定可能な変換回路を用いて構成することが好ましい。こうすることで、変換方法を柔軟に変更可能となるため、複数機種で情報変換部の共通化を図ることができる。スイッチング素子のオン／オフ状態を設定するための制御信号は、論理ポートと物理ポートの間で予め設定された対応関係を示す変換マップに基づいて設定することができる。かかる変換マップに応じた制御信号をハードウェア的に生成するための生成回路を別途設けても良いし、変換マップを参照してソフトウェア的に制御信号を生成するようにしてもよい。
【００１１】
情報変換部は、複数の物理ポートから入力された伝送先を並列処理可能に、複数設けてもよい。こうすることにより、処理速度を向上させることができる。例えば、物理ポートに対して１対１に対応づけて情報変換部を設ける構成；２つの物理ポートに１つの情報変換部というように、物理ポートに対して多対１に対応づけた状態で、情報変換部を複数設ける構成などを採ることができる。
【００１２】
本発明の伝送回路は、ルータやＬＡＮスイッチなど種々のネットワーク装置に適用可能である。例えば、ルータのように、物理ポートと入出力ポートとに接続された複数の入出力制御部を備えるネットワーク装置に適用してもよい。入出力制御部は、ネットワーク装置内でのパケットの伝送先を論理ポートで指定する機能を奏する。この場合の論理ポートは、伝送先となる入出力制御部に相当する。かかる装置においては、例えば、スイッチ回路は、入出力制御部間でのパケットの伝送を行うクロスバスイッチとして構成することができる。
【００１３】
本発明において、伝送先は、種々のデータ形式で指定することができる。一例として、論理ポートまたは物理ポートごとに、伝送先となるか否かを表すビットを対応づけたビット列（以下、「ビットマップ」と称する）で指定するものとしてもよい。ビットマップによれば、マルチキャストやブロードキャストを行う場合でも、複数の伝送先を簡易に指定することができる利点がある。また、伝送先となる論理ポートを表すビットマップから、物理ポートを表すビットマップへの変換は、ビットの配列変更によって比較的容易に実現可能であるという利点もある。
【００１４】
本発明は、伝送回路としての構成のみならず、先に説明したスイッチ回路、入出力制御部、情報変換部を備えるネットワーク装置として構成してもよい。入出力制御部は、論理ポートによってパケットの伝送先を指定する。情報変換部は、この指定を物理ポートによる指定に変換し、スイッチ回路に供給する。スイッチ回路は、指定された物理ポートにパケットを伝送する。
【００１５】
情報変換部は、種々の部位に設けることができる。例えば、スイッチ回路と、入出力制御部とが別のボードで構成されている場合、情報変換部は、スイッチ回路用のボード上に設けても良いし、入出力制御部用のボード上に設けても良い。入出力制御部用のボードが複数枚用意されている場合でも、スイッチ回路用のボードは１枚であることが多いため、情報変換部をスイッチ回路用のボード上に設ける方が回路構成が簡潔になるという利点がある。
【００１６】
ネットワーク装置として構成する場合、入出力制御部とスイッチ回路は、両者間の配線長さの差違が、複数の物理ポートについて略均等となるよう接続されていることが好ましい。こうすることにより、物理ポート間で伝送性能の均一化を図ることができ、伝送処理の効率化、ひいてはネットワーク装置全体の伝送の信頼性の向上を図ることができる。かかる観点から、それぞれの配線長さには、伝送処理の効率化を極端に阻害しない程度のばらつきが存在していても構わない。ばらつきの許容範囲は、ネットワーク装置における伝送処理の方法、入出力制御部、スイッチ回路での処理速度などに応じて、設定することができる。
【００１７】
本発明において、上述した種々の特徴は、適宜、組み合わせたり、一部を省略したりすることが可能である。また、本発明は、上述した伝送回路、ネットワーク装置に限らず。例えば、伝送回路において、上述の情報変換に基づいて実現されるパケットの伝送制御方法として構成してもよいし、かかる制御を実現するためのコンピュータプログラムおよびこれを記憶した記憶媒体として構成してもよい。ここで、記憶媒体としては、フレキシブルディスクやＣＤ−ＲＯＭ、ＤＶＤ、光ディスク、ＩＣカード、ＲＯＭカートリッジ、パンチカード、バーコードなどの符号が印刷された印刷物、コンピュータの内部記憶装置（ＲＡＭやＲＯＭなどのメモリ）および外部記憶装置などコンピュータが読取り可能な種々の媒体を利用できる。
【００１８】
【発明の実施の形態】
本発明の実施の形態について以下の順序で説明する。
Ａ．全体システム構成；
Ｂ．クロスバスイッチの構成；
Ｃ．変換回路の構成；
Ｄ．ルーティング処理；
Ｅ．変形例；
【００１９】
Ａ．全体システム構成；
図１は実施例としてのルータ１００の概略構成を示す説明図である。左側には、ルータ１００の前上方からの斜視図を示した。説明の便宜上、図中に示す通り、前面、背面と称するものとする。ルータ１００は、筐体１０１に、複数のボードが取り付けられて構成されている。ボードは、大きく２種類からなる。ネットワークに接続される入出力ポート１０２を複数備えたＲＰ（Ｒｏｕｔｉｎｇ  Ｐｒｏｃｅｓｓｏｒ）ボード１１０と、インタフェースボード間でパケットの伝送を行うためのクロスバスイッチボード１２０である。本実施例では、ＲＰボード１１０は８枚、クロスバスイッチボード１２０は１枚、取り付けられている。各ボードは、図中に破線で示す通り、前面から背面に向かって差し込まれている。図中では、入出力ポート１０２は、全て同一形状としたが、接続すべきネットワークの種類に応じて、ＡＴＭ（Ａｓｙｎｃｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ）用、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）用、ＷＡＮ（Ｗｉｄｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）用など種々の形状のポートを混在させても構わない。
【００２０】
図の右側には、背面から見た各ボード間の配線状況を模式的に示した。説明の便宜上、８枚のＲＰボード１１０に対し、１１０［０］〜１１０［７］の符号を付した。図中の丸印は、配線用の端子を表している。各ＲＰボード１１０は、クロスバスイッチボード１２０に接続されている。本実施例では、破線部Ａ、Ｂで同一の配線を採ることで、２重冗長系を構成している。配線長さは、クロスバスイッチボード１２０から遠方にあるＲＰボード１１０ほど長くなっている。つまり、配線長さは、「ＲＰボード１１０［３］、１１０［４］＜１１０［２］、１１０［５］＜１１０［１］、１１０［６］＜１１０［０］、１１０［７］」の関係にある。
【００２１】
図２はルータ１００の内部構造を示す説明図である。クロスバスイッチボード１２０には、クロスバスイッチ１３０およびルーティングマネージャ１５０が設けられている。クロスバスイッチ１３０は、スイッチ回路を備えており、ＲＰボード１１０間でパケットを伝送する。ルーティングマネージャ１５０は、クロスバスイッチ１３０の動作を制御したり、クロスバスイッチ１３０を通して後述するＲＰボード１１０内の経路テーブル１１６に登録される伝送先情報を与えたりする回路である。
【００２２】
各ＲＰボード１１０には、図示する各回路が設けられている。ＮＩＦ（Ｎｅｔｗｏｒｋ  Ｉｎｔｅｒｆａｃｅ）１１１は、図１に示した入出力ポート１０２を備えるインタフェースである。ここでは、ＷＡＮ用、ＬＡＮ用、ＡＴＭ用で個別に設けた例を示した。ＮＩＦ１１１の種類および数は、任意に設定可能である。
【００２３】
パケットバッファ１１３は、ＮＩＦ１１１に入出力するパケットを記憶する。ヘッダバッファ１１２は、パケットに含まれるヘッダ部分を格納する。ネットワーク上をＴＣＰ／ＩＰでパケットが伝送される場合、ヘッダ部分には、送信元および宛先のＭＡＣアドレス、ＩＰアドレス、およびポート番号などが含まれる。ヘッダに含まれる情報は、プロトコルによって相違する。
【００２４】
転送エンジン１１４は、ＲＰボード１１０とクロスバスイッチボード１２０、各ネットワークとの間でパケットの伝送を制御する制御回路である。検索エンジン１１５は、この伝送の制御に必要な情報を、各種テーブルから取得するための回路である。転送エンジン１１４および検索エンジン１１５は、ＡＳＩＣで構成される。
【００２５】
検索エンジン１１５が参照するテーブルとしては、経路テーブル１１６、ＡＲＰテーブル１１７、フィルタ／ＱｏＳ（Ｑｕａｌｉｔｙ  ｏｆ  Ｓｅｒｖｉｃｅ）テーブル１１８が挙げられる。経路テーブル１１６は、ＩＰアドレスなどの宛先情報に対して、パケットが送出されるべき入出力ポート１０２を特定するためのテーブルである。ＡＲＰテーブル１１７は、いわゆるＭＡＣフレームを構成するために必要となるＭＡＣアドレスを取得するために使用されるアドレス解決用のテーブルである。ＡＲＰテーブル１１７には、ＩＰアドレスとＭＡＣアドレスとが対応づけて格納されている。ＡＲＰテーブル１１７は、また、上記ＭＡＣアドレスで表される機器が接続されている入出力ポートの番号も記憶している。フィルタ／ＱｏＳテーブル１１８は、パケット伝送時にフィルタリングするための条件、トラフィックの輻輳時におけるパケットの廃棄条件などを格納する。フィルタリングなどの高度な伝送制御が要求されない場合には、フィルタ／ＱｏＳテーブル１１８を省略しても差し支えない。
【００２６】
転送エンジン１１４、検索エンジン１１５の機能は次の通りである。ＮＩＦ１１１からパケットを受信した時、転送エンジン１１４は、ヘッダバッファ１１２に格納されたヘッダ情報を検索エンジン１１５に受け渡す。検索エンジン１１５は、経路テーブル１１６を参照し、送出先の入出力ポート１０２が備えられたＲＰボード１１０を特定する。また、フィルタ／ＱｏＳテーブル１１８を参照し、パケットの伝送可否を判断する。これらの情報は、転送エンジン１１４に受け渡される。
【００２７】
転送エンジン１１４は、ルータ内でのパケットの伝送先を指定して、パケットをクロスバスイッチ１３０に受け渡す。本実施例では、伝送先は、図中に示すビットマップＢＭＰと呼ばれるビット列で指定する。ビットマップＢＭＰの第０ビット〜第７ビットは、それぞれＲＰボード１１０［０］〜１１０［７］に対応している。値１のビットは、それに対応するＲＰボードがパケットの伝送先となっていることを意味する。図のビットマップＢＭＰは、ＲＰボード１１０［０］、１１０［２］、１１０［６］、１１０［７］の４枚がパケットの伝送先となるマルチキャストの状態を例示している。伝送先が１カ所に特定されるユニキャストでは、いずれか一つのビットのみが値１となる。以下、本実施例の説明では、ビットマップを用いた伝送先の指定単位となるＲＰボードを、「論理ポート」と称し、ＲＰボードに付された０〜７の番号を、「論理ポート番号」と称するものとする。
【００２８】
クロスバスイッチ１３０は、受け取ったパケットを、ビットマップＢＭＰで指定された論理ポートに伝送する。伝送先となったＲＰボード１１０は、このパケットを受信し、次の手順で入出力ポート１０２から出力する。まず、転送エンジン１１４は、受信したパケットをパケットバッファ１１３およびヘッダバッファ１１２に格納し、ヘッダバッファ１１２の内容を検索エンジン１１５に受け渡す。検索エンジン１１５は、ＡＲＰテーブル１１７を参照し、受信したパケットに含まれるＩＰアドレスに対応するＭＡＣアドレスを検索する。また、そのパケットを出力すべき入出力ポートを特定する。転送エンジン１１４は、検索エンジン１１５から検索結果を受け、特定された入出力ポートから、パケットを送出する。
【００２９】
上述したパケットの伝送処理の画一化を図るため、本実施例では、各ＲＰボード１１０は、伝送先が自分自身である場合でも、一旦クロスバスイッチ１３０にパケットを受け渡すものとした。例えば、ＲＰボード１１０［０］が受信したパケットを出力すべき入出力ポートが、同じくＲＰボード１１０［０］に設けられている場合がある。かかる場合でも、本実施例のＲＰボード１１０［０］は、第０ビットを値１に設定したビットマップＢＭＰと共に、パケットをクロスバスイッチ１３０に一旦出力する。その後、ＲＰボード１１０［０］は、クロスバスイッチ１３０から再びパケットを受信し、次に説明する出力処理によって、出力先となる入出力ポートに出力する。他のＲＰボード１１０［１］〜１１０［７］も同様である。伝送先が自分自身となる場合の処理は、上述の態様に限られず、ＲＰボードからクロスバスイッチ１３０へのパケットの受け渡すことなく、直接、入出力ポートに出力する処理態様を採ってもよい。
【００３０】
Ｂ．クロスバスイッチの構成；
図３はクロスバスイッチボード１２０の配線を示す説明図である。ルーティングマネージャ１５０の図示は省略し、クロスバスイッチ１３０とＲＰボード１１０との配線状況を図示した。先に説明した通り、本実施例では、２重冗長系で構成されているため、図中の上下に示す同一の回路が、２系統用意されている。
【００３１】
クロスバスイッチ１３０は、パケットを入出力するための物理ポート１３１を備えるＬＳＩである。図中では、０〜７および９の番号を付して示した。これらの番号は、物理ポート番号と称され、クロスバスイッチ１３０内でのパケットの伝送先を特定するのに使用される。各物理ポートを個別に表す場合には、１３１［０］〜１３１［７］、１３１［９］の符号を用いるものとする。本実施例では、物理ポート１３１［０］〜１３１［７］をパケットの伝送に用いる。
【００３２】
クロスバスイッチボード１２０には、ＲＰボード１１０と接続するための端子１２１が設けられている。各端子は、物理ポートと接続されている。図中には、各端子に物理ポート番号を示した。
【００３３】
各端子には、図示する通り、それぞれＲＰボード１１０［０］〜１１０［７］が接続されている。物理ポート番号と、ＲＰボード１１０の論理ポート番号とは必ずしも整合していなくてもよい。
【００３４】
先に説明した通り、本実施例では、伝送先のビットマップは、論理ポート番号に基づいて設定される。例えば、ＲＰボード１１０［０］からＲＰボード１１０［２］にパケットを伝送する際には、論理ポート番号「２」が伝送先として指定されることになる。ＲＰボード１１０［２］は物理ポート１３１［７］に接続されているため、クロスバスイッチ１３０は、論理ポート番号「１」という伝送先を、物理ポート番号「５」という伝送先に変換して、パケットを伝送する。この変換の方法については後述する。
【００３５】
ＲＰボード１１０と端子との間の配線の距離Ｌ２は、先に図１で説明した通り、ＲＰボード１１０の位置によって異なる。また、クロスバスイッチボード１２０において、各端子１２１と物理ポート１３１とを接続する配線の長さＬ１も、端子ごとに相違する。本実施例では、ＲＰボード１１０と物理ポート１３１とを接続する配線の長さ（Ｌ１＋Ｌ２）が、全物理ポートでほぼ均等になるように配線が行われている。端子までの配線の距離Ｌ２が長いＲＰボード１１０ほど、物理ポート１３１までの配線の距離Ｌ１が短くなる端子１２１が割り当てられ、逆に、距離Ｌ２が短いＲＰボード１１０ほど、距離Ｌ１が長くなる端子１２１が割り当てられている。かかる割り当てがなされた上で、ＲＰボード１１０との間の配線の距離Ｌ２が最も長い端子１２１と物理ポート１３１との間は距離Ｌ１が最も短くなるよう配線され、ＲＰボード１１０との間の配線の距離Ｌ２が最も短い端子１２１と物理ポート１３１との間は距離Ｌ１が最も長くなるよう配線されることで、各ＲＰボード１１０と各物理ポート１３１との間の長さがほぼ均等となるよう配線されている。
【００３６】
クロスバスイッチボード１２０の配線、ＲＰボード１１０との接続状態は、機種に応じて異なる。従って、物理ポートと論理ポートとの対応関係も機種に応じて異なっている。クロスバスイッチボード１２０には、クロスバスイッチ１３０に機種を認識されるための機種情報が入力可能となっている。
【００３７】
図４はクロスバスイッチ１３０の内部構造を示す説明図である。ＲＰボード１１０から受信したパケットは、各物理ポート１３１に対応して設けられた受信バッファ１３２に一旦保持される。ＲＰボード１１０から受信したビットマップは、各物理ポート１３１に対応して設けられた変換回路１３３に受け渡される。変換回路１３３は、論理ポート番号に基づいて設定されたビットマップ（以下、「論理ポートマップ」と称する）を、物理ポート番号に対応したビットマップ（以下、「物理ポートマップ」と称する）に変換するための回路である。本実施例では、各物理ポート１３１に対応して変換回路１３３を並列に設けたが、変換回路１３３は、全物理ポート１３１に共通としてもよい。並列に設けた場合にはパケットの伝送処理の高速化を図ることができる利点があり、共通とした場合には回路構成の簡素化を図ることができる利点がある。
【００３８】
論理ポートマップから物理ポートマップへの変換は、両者を対応づける変換パタンに基づいて行われる。本実施例は、この変換パタンを出力するための回路として、変換パタン生成回路１４１と、変換パタンレジスタ１４２とを備えている。変換パタン生成回路１４１は、ルータ１００の機種情報を入力して、機種に応じた変換パタンをハードウェア的に生成する回路である。機種情報は、ディップスイッチなどの物理的な機構で入力可能であり、本実施例では、ルータ１００に取り付けられた機種固有の外部ピンに基づいて機種情報を認識する方法を採用した。
【００３９】
変換パタンレジスタ１４２は、外部から入力される変換パタンを記憶するプログラマブルな不揮発メモリである。選択情報レジスタ１４３は、変換パタン生成回路１４１、変換パタンレジスタ１４２のいずれを採用するかを指定する選択情報を、機種情報に応じて保持し、セレクタ１４０に出力する。セレクタ１４０は、選択情報に応じて、変換パタン生成回路１４１、変換パタンレジスタ１４２のいずれか一方から出力された変換パタンを変換回路１３３に送出する。
【００４０】
本実施例では、変換パタン生成回路１４１と、変換パタンレジスタ１４２の双方を選択可能に備えることにより、変換パタンを柔軟に設定可能とした。例えば、機種改良によって、従前の変換パタン生成回路１４１から出力される変換パタンでは適切な変換が達成できなくなった場合を考える。本実施例では、変換パタンレジスタ１４２に新たな変換パタンを記憶させることにより、変換パタン生成回路１４１を再設計するまでなく、適切な変換を実現することが可能となる。
【００４１】
セレクタ１４０、変換パタン生成回路１４１、変換パタンレジスタ１４２、選択情報レジスタ１４３は、クロスバスイッチ１３０のＬＳＩとは別回路としても良い。
【００４２】
変換回路１３３は、上述の変換パタンに応じてビットマップの変換を行い、変換結果としての物理ポートマップを、調停回路１３４に出力する。調停回路１３４は、各物理ポート１３１から並列して入力されたパケットについて、伝送の優先順位に従って、順次、スイッチ回路１３５に送出する機能を奏する。スイッチ回路１３５は、物理ポートマップに従って、パケットの伝送先を切り換え、指定された物理ポートに対応した送信バッファ１３６にパケットを出力する。送信バッファ１３６は、このパケットを物理ポート１３１から出力する。説明の便宜上、図中には受信側と送信側にそれぞれ物理ポート１３１を示したが、両者はクロスバスイッチ１３０の回路上は同一のものである。
【００４３】
Ｃ．変換回路の構成；
図５は変換回路１３３の内部構造を示す説明図である。図の左側には入力側、即ち論理ポートマップの入力データ線を示した。上方には出力側、即ち物理ポートマップの出力データ線を示した。図の例は、図４に示した接続状態に対応する変換を行う回路例となっている。
【００４４】
変換回路１３３は、各入出力データ線が格子状に配線されており、それぞれの交点には、スイッチング素子が接続されている。先に説明した変換パタンは、各スイッチング素子のオン／オフを規定する制御信号となる。図の例では、黒丸で示した交点でスイッチング素子がオンとなっている。
【００４５】
かかる回路では、例えば、入力側の第０ビットは、出力側でも第０ビットに対応する。入力側の第１ビットは、出力側の第５ビットに対応する。同様に、入力側の第２〜７ビットは、それぞれ出力側の第７、２、１、３、６、４ビットに対応する。かかる対応関係により、例えば、論理ポート１１０［１］が値１となっている論理ポートマップに対しては、物理ポート１３１［５］が値１となる物理ポートマップが出力されることになる。従って、クロスバスイッチ１３０は、物理ポート１３１［５］を介して、論理ポート、即ちＲＰボード１１０［１］にパケットを伝送することができる。
【００４６】
本実施例の変換回路１３３は、スイッチング素子を用いることにより、変換パタンに応じて種々の変換を行うことができる構成としたが、予め特定の変換パタンにのみ対応した回路構成としておいてもよい。つまり、図５の例において、黒丸の部分をスイッチング素子ではなく、予め固定的に接続しておいてもよい。
【００４７】
Ｄ．ルーティング処理；
図６はルーティング処理のフローチャートである。図中、破線で囲った部分は、クロスバスイッチボード１２０で実行される処理であり、その他の部分は、ＲＰボードで実行される処理である。
【００４８】
まず、ＲＰボード１１０は、パケットを入力すると（ステップＳ１０）、経路テーブル１１６を参照して経路探索を行い、伝送先となるＲＰボード、即ち論理ポートを設定する（ステップ１１）。この伝送先は、論理ポートマップの形で表される。ＲＰボード１１０は、この論理ポートマップとともにパケットを、クロスバスイッチ１３０に送出する（ステップＳ１２）。
【００４９】
クロスバスイッチ１３０は、変換パタンに基づきビットマップ変換を行う（ステップＳ１３）。即ち、論理ポートマップを、図５に示した変換回路１３３によって物理ポートマップに変換する。クロスバスイッチ１３０は、変換後のビットマップ、即ち物理ポートマップに応じて、ＲＰボードにパケットを伝送する（ステップＳ１４）。
【００５０】
クロスバスイッチ１３０からパケットを受信したＲＰボードでは、ＡＲＰテーブル１１７を参照して、出力先のＭＡＣアドレスを検索し（ステップＳ１５）、ＭＡＣアドレスに対応する入出力ポートからパケットを送出する（ステップＳ１６）。以上の処理を繰り返すことにより、本実施例のルータ１００は、複数の入出力ポート間でのパケットの伝送を実現する。本実施例では、このルーティング処理をＡＳＩＣによりハードウェア的に実現しているが、ＣＰＵによってソフトウェア的に実現してもよい。
【００５１】
Ｅ．変形例；
本発明は、上述の実施例の構成に限らず、ＬＡＮスイッチなど種々のネットワーク装置に適用可能である。伝送先は、必ずしもビットマップの形式で指定される必要はなく、伝送先となる論理ポート番号自体をクロスバスイッチ１３０に指示するようにしてもよい。この場合でも、変換回路１３３として、論理ポート番号と物理ポート番号とを変換する回路を設けることにより、本実施例と同様の処理を実現することができる。
【００５２】
本実施例では、論理ポートマップと物理ポートマップの変換を、クロスバスイッチ１３０で実行する場合を例示した。この変換は、ＲＰボード１１０で実行してもよい。例えば、ＲＰボード１１０に変換回路を設け、転送エンジン１１４からクロスバスイッチ１３０に送出する過程で、ビットマップの変換を行うようにしてもよい。
【００５３】
以上、本発明の種々の実施例について説明したが、本発明はこれらの実施例に限定されず、その趣旨を逸脱しない範囲で種々の構成を採ることができることはいうまでもない。
【００５４】
【発明の効果】
本発明によれば、論理ポートの番号と物理ポートの番号の変換により、両者が整合して接続されていない場合でも、適正にパケットを伝送することができる。従って、論理ポートと物理ポートとの間の配線上の制約を緩和させることができる。
【図面の簡単な説明】
【図１】実施例としてのルータ１００の概略構成を示す説明図である。
【図２】ルータ１００の内部構造を示す説明図である。
【図３】クロスバスイッチボード１２０の配線を示す説明図である。
【図４】クロスバスイッチ１３０の内部構造を示す説明図である。
【図５】変換回路１３３の内部構造を示す説明図である。
【図６】ルーティング処理のフローチャートである。
【符号の説明】
１００…ルータ
１０１…筐体
１０２…入出力ポート
１１０…ＲＰボード
１１２…ヘッダバッファ
１１３…パケットバッファ
１１４…転送エンジン
１１５…検索エンジン
１１６…経路テーブル
１１７…ＡＲＰテーブル
１１８…フィルタ／ＱｏＳテーブル
１２０…クロスバスイッチボード
１２１…端子
１３０…クロスバスイッチ
１３１…物理ポート
１３２…受信バッファ
１３３…変換回路
１３４…調停回路
１３５…スイッチ回路
１３６…送信バッファ
１４０…セレクタ
１４１…変換パタン生成回路
１４２…変換パタンレジスタ
１４３…選択情報レジスタ
１５０…ルーティングマネージャ
【図１】
2005020496.tif 000003
【図２】
2005020496.tif 000004
【図３】
2005020496.tif 000005
【図４】
2005020496.tif 000006
【図５】
2005020496.tif 000007
【図６】
2005020496.tif 000008