(57)【要約】【課題】  安定して良好な特性の固体撮像素子を製造することを可能にする固体撮像素子の製造方法を提供する。【解決手段】  半導体基体１１上に形成した順テーパ形状の第１の膜２２を覆って第２の膜２３を形成し、表面を平坦化して第１の膜２２を露出させ、第１の膜２２をエッチング除去し、残った第２の膜２３をマスクとしてイオン注入によりチャネルストップ領域を形成し、第２の膜２３を覆ってカバレッジ特性の良好な第３の膜を形成し、表面を平坦化して第２の膜２３を露出させ、第２の膜２３をエッチング除去して第３の膜から成るフィールド素子分離層を形成することにより、チャネルストップ領域及びフィールド素子分離層から成る素子分離部を作製して固体撮像素子を製造する。第１の膜２２と第２の膜２３と第３の膜とに、それぞれ互いにエッチング選択性を有する材料を用いる。【選択図】    図２  
2005347570.tif 000002
【特許請求の範囲】
【請求項１】
半導体基体上に、絶縁膜を介して第１の膜を形成した後、前記第１の膜を側壁が順テーパ形状を有する形状に加工する工程と、
前記第１の膜を覆って第２の膜を形成する工程と、
表面を平坦化して、前記第１の膜を露出させる工程と、
前記第１の膜をエッチングにより除去する工程と、
残った前記第２の膜をマスクとして用いて、イオン注入により前記半導体基体内にチャネルストップ領域を形成する工程と、
前記第２の膜を覆って、カバレッジ特性の良好な第３の膜を形成する工程と、
表面を平坦化して、前記第２の膜を露出させる工程と、
前記第２の膜をエッチングにより除去して、前記第３の膜から成るフィールド素子分離層を形成する工程とを有して、
前記チャネルストップ領域及び前記フィールド素子分離層から構成され、各画素の受光センサ部やトランジスタをそれぞれ分離する素子分離部を作製し、
前記第１の膜と、前記第２の膜と、前記第３の膜とに、それぞれ互いにエッチング選択性を有する材料を用いる  
ことを特徴とする固体撮像素子の製造方法。
【請求項２】
前記第１の膜に多結晶シリコンを用い、前記第２の膜に窒化シリコンを用い、前記第３の膜に酸化シリコンを用いることを特徴とする請求項１に記載の固体撮像素子の製造方法。
【請求項３】
前記第１の膜に窒化シリコンを用い、前記第２の膜に多結晶シリコンを用い、前記第３の膜に酸化シリコンを用いることを特徴とする請求項１に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子の製造方法に係わる。
【背景技術】
【０００２】
ＣＭＯＳセンサ（ＣＭＯＳ型固体撮像素子）において、画素サイズの縮小を行っても、受光センサ部のフォトダイオードの取り扱い電荷量を維持することや、或いは高感度化のためにフォトダイオードで発生又はフォトダイオードに流れ込む暗電流を減らすことが、要求されている。
【０００３】
フォトダイオードの取り扱い電荷量を増やしたり、或いは暗電流を抑制したりするためには、フォトダイオード自体の改善もさることながら、フォトダイオードと素子分離領域との間の構造にも工夫が必要である。
【０００４】
そして、フォトダイオードで発生する暗電流やフォトダイオードに流れ込む暗電流を抑制するためには、半導体基体（シリコン基板等）の表面に凹凸を設けない構造及び製造方法が望ましい。これは、表面に凹凸があることによって、界面準位やバルク準位から暗電流が発生しやすくなるためである。
従来のＬＯＣＯＳ酸化膜やトレンチ酸化膜による素子分離部は、酸化膜により半導体基体（シリコン基板等）の表面に凹部が形成されるため、界面準位やバルク準位から暗電流が発生しやすくなる。そして、これらの素子分離部において暗電流の発生を抑制するためには、酸化膜との界面の半導体基体に、例えば高濃度のＰ型の領域を形成する必要があるが、この高濃度のＰ型の領域により、フォトダイオードのＮ型の電荷蓄積層の実効的面積が減ってしまい、フォトダイオードの取り扱い電荷量が減少してしまう。
【０００５】
また、暗電流の湧き出しを抑えるために、素子分離部を構成するＰ型のチャネルストップ領域の不純物濃度を高めたり、チャネルストップ領域の幅を大きくしたりすること等の工夫が行われている。
しかしながら、これらの工夫を行った場合にも、フォトダイオードのＮ型の電荷蓄積層の実効的面積が減ってしまい、フォトダイオードの取り扱い電荷量が減少してしまう。
【０００６】
さらに、半導体基体（シリコン基板等）の表面の凹凸をなくして素子分離部を形成するには、半導体基体（シリコン基板等）内に分離層としてＰ型のチャネルストップ領域を形成すると共に、できるだけＰ型のチャネルストップ領域に整合する形で、凸状にフィールド酸化膜を形成することが求められる。
【０００７】
また、通常、フィールド酸化膜の厚さが１００ｎｍ〜３００ｎｍ付近であるのに対して、ゲート絶縁膜の厚さが数ｎｍ〜十数ｎｍであるため、凸状にフィールド酸化膜を形成すると、フィールド酸化膜により大きい段差が形成される。
そのため、フィールド酸化膜の側壁を基板面に垂直に形成すると、フィールド酸化膜の厚さによっては、ゲート電極のドライエッチング等による加工が困難になる。例えば、エッチング後に電極材料の残渣が残り、短絡を生じてしまうことがある。
【０００８】
そこで、図１０に概略断面図を示すように、側壁が順テーパ形状のフィールド素子分離層５７と、半導体基体（例えばシリコン基板）５１内に形成されたチャネルストップ領域５５とにより素子分離部を構成したＣＭＯＳ型固体撮像素子が考えられている。
このＣＭＯＳ型固体撮像素子においては、例えば酸化膜から成るフィールド素子分離層５７と、半導体基体（例えばシリコン基板）５１内のチャネルストップ領域５５とにより、素子分離部が構成されている。
また、素子分離部により分離された領域に、受光センサ部やＭＯＳトランジスタ等が形成される。
図１０では、受光センサ部のフォトダイオード５３とソース／ドレイン領域５４とゲート電極５６とによってＭＯＳトランジスタが構成されている。
【０００９】
フィールド素子分離層５７は、半導体基体５１上に、ゲート酸化膜５２を介して、凸状に形成されている。
また、フィールド素子分離層５７の側壁は、順テーパ形状となっている。これにより、電極材料をパターニングしてゲート電極５６を形成する際に、電極材料のエッチング残渣がフィールド素子分離層５７の側壁に残りにくくすることができる。
【００１０】
そして、図１０に示す構造を製造する方法として、例えば、以下に説明する方法が提案されている（特許文献１参照。）。
まず、不純物濃度が上方よりも下方に高くなるような濃度勾配を設けた多結晶シリコン膜を形成する。
次に、この多結晶シリコン膜に素子分離領域に対応する開口を形成する。
続いて、この開口を有する多結晶シリコン膜をマスクとして用いて、イオン注入を行うことにより、半導体基体５１内にチャネルストップ領域５５を形成する。
次に、酸化処理を行って開口部の多結晶シリコン膜の側壁に側壁酸化膜を形成する。このとき、濃度勾配により、側壁酸化膜の厚さが、上方で薄く下方で厚くなる。
次に、開口を埋めて絶縁層を形成する。
その後、多結晶シリコン膜を除去し、絶縁層と側壁酸化膜とから成り、順テーパ形状のフィールド素子分離層５７を形成する。
【００１１】
また、上記特許文献１には、他の製造方法として、次の方法も提案されている。
上述のように側壁酸化膜を形成した後、側壁酸化膜を除去することにより、開口が上方の幅が狭く下方の幅が広い逆テーパ形状の開口を形成する。
次に、逆テーパ形状の開口を埋めて絶縁層を形成する。開口が逆テーパ形状であるため、開口内の絶縁層は順テーパ形状になる。
その後、多結晶シリコン膜を除去することにより、絶縁層から成り、順テーパ形状のフィールド素子分離層５７を形成する。
【００１２】
【特許文献１】特開平１１−１８６３７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述のいずれの製造方法においても、多結晶シリコン膜の膜厚方向の不純物濃度の分布を正確に制御することが難しいため、最終的に形成される順テーパ形状のフィールド素子分離層５７の幅や、フィールド素子分離層５７とチャネルストップ領域５５との位置関係を、精度よく制御することが困難である。
【００１４】
従って、チャネルストップ領域５５とトランジスタのソース／ドレイン領域５４との間隔や、フォトダイオード５３の面積等にばらつきがなく、安定して良好な特性の固体撮像素子を製造することが難しい。
【００１５】
上述した問題の解決のために、本発明においては、安定して良好な特性の固体撮像素子を製造することを可能にする固体撮像素子の製造方法を提供するものである。
【課題を解決するための手段】
【００１６】
本発明の固体撮像素子の製造方法は、半導体基体上に、絶縁膜を介して第１の膜を形成した後、この第１の膜を側壁が順テーパ形状を有する形状に加工する工程と、第１の膜を覆って第２の膜を形成する工程と、表面を平坦化して第１の膜を露出させる工程と、第１の膜をエッチングにより除去する工程と、残った第２の膜をマスクとして用いて、イオン注入により半導体基体内にチャネルストップ領域を形成する工程と、第２の膜を覆ってカバレッジ特性の良好な第３の膜を形成する工程と、表面を平坦化して第２の膜を露出させる工程と、第２の膜をエッチングにより除去して、第３の膜から成るフィールド素子分離層を形成する工程とを有して、チャネルストップ領域及びフィールド素子分離層から構成され、各画素の受光センサ部やトランジスタをそれぞれ分離する素子分離部を作製し、第１の膜と第２の膜と第３の膜とに、それぞれ互いにエッチング選択性を有する材料を用いるものである。
【００１７】
上述の本発明の固体撮像素子の製造方法によれば、第１の膜を側壁が順テーパ形状を有する形状に加工する工程と、第１の膜を覆って第２の膜を形成する工程と、表面を平坦化して第１の膜を露出させる工程と、第１の膜をエッチングにより除去する工程とにより、第１の膜を除去した後に残る第２の膜に、逆テーパ形状（上が狭く下が広い形状）の開口が形成される。
そして、この残った第２の膜をマスクとして用いて、イオン注入により半導体基体内にチャネルストップ領域を形成する工程により、チャネルストップ領域が第２の膜の逆テーパ形状の開口の下部の幅よりも狭い幅に形成される。
次に、第２の膜を覆ってカバレッジ特性の良好な第３の膜を形成する工程により、第２の膜の逆テーパ形状の開口が、カバレッジ特性の良好な第３の膜で埋められる。このとき、開口内の第３の膜は順テーパ形状になる。
さらに、表面を平坦化して第２の膜を露出させる工程と、第２の膜をエッチングにより除去して、第３の膜から成るフィールド素子分離層を形成する工程とにより、第３の膜が順テーパ形状に残り、順テーパ形状のフィールド素子分離層が形成される。また、チャネルストップ領域上に自己整合的にフィールド素子分離層が形成される。
【００１８】
フィールド素子分離層とチャネルストップ領域により素子分離部を構成することにより、半導体基体の表面が平坦な素子分離部となるため、素子分離部で発生する暗電流を低減することができる。
また、フィールド素子分離層が順テーパ形状であるため、その後電極材料を加工してゲート電極等を形成する際の、フィールド素子分離層の側壁における電極材料の残渣を抑制することができる。これにより、フィールド素子分離層にテーパを設けない場合と比較して、フィールド素子分離層を厚くして分離性を向上することが可能になり、分離性を向上するためにチャネルストップ領域の濃度を高くする必要がなくなる。
そして、特に、チャネルストップ領域が、第２の膜の逆テーパ形状の開口の下部の幅よりも狭い幅に形成されるため、チャネルストップ領域の幅がフィールド素子分離層の幅よりも狭くなる。これにより、アクティブ領域の半導体領域（ソース／ドレイン領域や受光センサ部のフォトダイオード等）とチャネルストップ領域との間に、充分な距離を確保することができる。
さらに、第１の膜の順テーパ形状を利用して、順テーパ形状のフィールド素子分離層を作成しているため、第１の膜の加工の条件（エッチング条件やエッチングの角度等）を設定することにより、容易にテーパ形状の幅や角度を制御することが可能になるため、フィールド素子分離層及びチャネルストップ領域の幅や位置関係を容易に制御することが可能になる。
【発明の効果】
【００１９】
上述の本発明によれば、フィールド素子分離層を、チャネルストップ領域上に自己整合的に形成して素子分離部を作製することができるため、微細な画素セルに適し、アクティブ領域の面積を大きく取ることができる。これにより、感度やダイナミックレンジの向上を図ることが可能になる。
また、フィールド素子分離層を厚くして分離性を向上することが可能になるため、チャネルストップ領域の濃度を低減することが可能になる。チャネルストップ領域の濃度の低減により、ソース／ドレイン耐圧を向上することや、受光センサ部のフォトダイオードの電荷蓄積領域の実効的面積を増やして、受光センサ部の取り扱い電荷量やダイナミックレンジを向上することが可能になる。
また、チャネルストップ領域の幅を上部に自己整合的に形成されるフィールド素子分離層の幅に比べて狭く形成することができるため、これによっても、受光センサ部のフォトダイオードの実効的面積を増やして、受光センサ部の取り扱い電荷量やダイナミックレンジを向上することが可能になる。
【００２０】
そして、本発明により、固体撮像素子の微細化に伴って顕著に生じる問題（感度の低下やダイナミックレンジの低下等）を解決することができるため、固体撮像素子の微細化を可能にして、固体撮像素子の多画素化や高密度化を図ることができる。また、固体撮像素子の小型化を図ることも可能になる。
【００２１】
さらに、本発明によれば、フィールド素子分離層及びチャネルストップ領域の幅や位置関係を容易に制御することが可能になるため、ＰＮ接合の耐圧やソース／ドレイン耐圧、受光センサ部のフォトダイオードの電荷蓄積領域の実効的面積を充分に確保するように、容易に制御することが可能である。
これにより、耐圧や受光センサ部の取り扱い電荷量、並びにダイナミックレンジ等の特性を向上し、特性が良好な固体撮像素子を実現することができる。
また、特性が安定して歩留まり良く固体撮像素子の製造を行うことができる。
【００２２】
従って、本発明により、安定して良好な特性の固体撮像素子を製造することが可能になる。
【発明を実施するための最良の形態】
【００２３】
まず、本発明の製造方法を適用する固体撮像素子の一形態の概略構成図（断面図）を図１に示す。
この固体撮像素子は、画素となる受光センサ部１と、ＭＯＳトランジスタ１０とを有して、構成されている。
【００２４】
それぞれ半導体基体、例えばシリコン基板１１内に形成された、Ｎ型の電荷蓄積領域２と表面のＰ型の正電荷蓄積領域３とにより、受光センサ部１のフォトダイオードが構成されている。
また、受光センサ部１の半導体領域２，３と、Ｎ型（Ｎ＋）のソース／ドレイン領域４と、ゲート酸化膜６と、ゲート電極１３とにより、ＭＯＳトランジスタ１０が構成されている。
【００２５】
受光センサ部１及びＭＯＳトランジスタ１０よりも外側には、シリコン基板１１内に形成されたＰ型（Ｐ＋）のチャネルストップ領域５と、ゲート酸化膜６上に形成されたフィールド素子分離層１２とから成る素子分離部が設けられている。
フィールド素子分離層１２は、酸化シリコン等の絶縁層により形成され、その側壁が順テーパ形状となっている。
【００２６】
このように、フィールド素子分離層１２の側壁が順テーパ形状となっていることにより、ゲート電極１３をドライエッチング等により加工する際に、フィールド素子分離層１２の側壁に電極材料の残渣が残ることを抑制することができる。
また、シリコン基板１１の表面に凹部がなく平坦であるため、素子分離部に起因する暗電流を低減することができる。
【００２７】
次に、本発明の固体撮像素子の製造方法の一実施の形態として、図１に示した固体撮像素子を製造する工程を、図２Ａ〜図５Ｎを参照して説明する。
【００２８】
まず、図２Ａに示すように、半導体基体、例えばシリコン基板１１上に、酸化膜（犠牲酸化膜）２１を形成する。
次に、酸化膜２１上に多結晶シリコン層を（例えば厚さ２００ｎｍで）堆積させ、この多結晶シリコン層をフォトリソグラフィによりエッチングする。このとき、多結晶シリコン層の側壁が順テーパ形状となるようにエッチングを行う。これにより、図２Ｂに示すように、酸化膜２１上に、側壁が順テーパ形状の多結晶シリコン層２２が形成される。
続いて、図２Ｃに示すように、表面を覆って、ＣＶＤ法により、窒化シリコン膜２３を形成する。
次に、窒化シリコン膜２３に対して、ＣＭＰ（化学的機械的研磨）法を行い、図２Ｄに示すように、多結晶シリコン層２２の表面が露出するようにする。
【００２９】
次に、多結晶シリコン層２２をエッチング（ドライエッチング又はウエットエッチング）により除去する。これにより、図３Ｅに示すように、窒化シリコン膜２３の開口部として、逆テーパの形状が得られる。
続いて、図３Ｆに示すように、窒化シリコン膜２３をマスクとして用いて、Ｐ型不純物のイオン注入２４を行うことにより、シリコン基板１１内にＰ型のチャネルストップ領域５を形成する。なお、この工程では、逆テーパ形状の窒化シリコン膜２３の下部の開口幅よりも内側にＰ型不純物が注入されるように、イオン注入のエネルギーを選定する。あまり高いエネルギーにすると、窒化シリコン膜２３を突き抜けてしまう。
【００３０】
このとき、Ｐ型のチャネルストップ領域５は、逆テーパ形状の窒化シリコン膜２３の下部の開口幅よりも狭い幅に形成される。なお、Ｐ型のチャネルストップ領域５は、拡散等により、窒化シリコン膜２３の上部の開口幅よりは広い幅に形成される。
【００３１】
次に、図３Ｇに示すように、ＨＤＰ（高密度プラズマ）等のカバレッジのよいＣＶＤ法を用いて、酸化膜２５を堆積（成長）させることにより、窒化シリコン膜２３の逆テーパ形状の開口が、酸化膜２５で埋められる。このとき、開口内の酸化膜２５は順テーパ形状になる。
次に、酸化膜２５に対して、ＣＭＰ法を行い、図３Ｈに示すように、窒化シリコン膜２３の表面を露出させる。
【００３２】
次に、窒化シリコン膜２３のエッチング（例えば、ドライエッチング）を行うことにより、図４Ｉに示すように、Ｐ型のチャネルストップ領域５の上部に、側壁が順テーパ形状であり酸化膜２５から成るフィールド素子分離層１２が形成される。
次に、図４Ｊに示すように、アクティブ領域の酸化膜（犠牲酸化膜）２１の剥離を行う。通常は、フッ酸系のウエットエッチングで行う。
次に、図４Ｋに示すように、シリコン基板１１の表面にゲート酸化膜６を形成する。
【００３３】
続いて、ゲート電極となる電極材料の成膜及びエッチング（パターニング）を行う。このとき、フィールド素子分離層１２の順テーパ形状が、電極材料のエッチング残渣の発生を防止する方向に働く。これにより、図４Ｌに示すように、ゲート酸化膜６上に、ゲート電極１３及び配線１４が形成される。
【００３４】
次に、図５Ｍに示すように、受光センサ部１のフォトダイオードとなるＮ型の電荷蓄積領域２及び表面のＰ型の正電荷蓄積領域３を順次形成する。
次に、図５Ｎに示すように、シリコン基板内に、トランジスタのソース／ドレインとなるＮ型の不純物領域４を形成する。
その後は、図示しないが、層間絶縁層、金属配線、カラーフィルタ、オンチップレンズ等を形成することにより、固体撮像素子を製造することができる。
【００３５】
上述の本実施の形態によれば、チャネルストップ領域５上のフィールド素子分離層１２を、チャネルストップ領域５に対して、自己整合的に形成することができるため、微細な画素セルに適しており、アクティブ領域の面積を大きく取ることができる。これにより、感度やダイナミックレンジの向上を図ることが可能になる。
【００３６】
また、フィールド素子分離層１２とチャネルストップ領域５により素子分離部を構成することにより、素子分離部のシリコン基板１１の表面が平坦になるため、素子分離部で発生する暗電流を低減することができる。
【００３７】
また、フィールド素子分離層１２の側壁を順テーパ形状に形成することができる。これにより、ゲート電極１３等を形成する際に、フィールド素子分離層１２の側壁における電極材料のエッチング残渣を抑制することができる。これにより、フィールド素子分離層１２にテーパを設けない場合と比較して、フィールド素子分離層１２を厚くして分離性を向上することが可能になり、分離性を向上するためにシリコン基板１１内のチャネルストップ領域５のＰ型不純物の濃度を高くする必要がなくなる。
従って、チャネルストップ領域５の不純物濃度を低減することが可能になり、これにより、ソース／ドレイン耐圧を向上することや、受光センサ部１のＮ型の電荷蓄積領域２の実効的面積を増やして、受光センサ部１の取り扱い電荷量やダイナミックレンジを向上することが可能になる。
【００３８】
また、チャネルストップ領域５が、窒化シリコン膜２３の逆テーパ形状の開口の下部の幅よりも狭い幅に形成されるため、チャネルストップ領域５の幅がフィールド素子分離層１２の幅よりも狭くなる。これにより、アクティブ領域の半導体領域（ソース／ドレイン領域４や受光センサ部１のフォトダイオード等）とチャネルストップ領域５との間に、充分な距離を確保することができる。
これによっても、受光センサ部１のフォトダイオードの実効的面積を増やして、受光センサ部１の取り扱い電荷量やダイナミックレンジを向上することが可能になる。
シミュレーションによれば、３μｍ角のセルのＣＭＯＳセンサでは、フォトダイオードの幅を０．１μｍ大きく取れれば、およそ２０％の取り扱い電荷量の増大が期待できる。
また、ソース／ドレイン領域４とチャネルストップ領域５との距離を確保する（離間する）ことができるため、ソース／ドレイン領域４及びチャネルストップ領域５間のＰＮ接合の耐圧の低下を抑制することができる。
【００３９】
さらに、図２Ｂの工程において、多結晶シリコン層２２の順テーパ形状を制御することにより、最終的に形成される、フィールド素子分離層１２とチャネルストップ領域５の各幅や位置関係を、容易に制御することができる。多結晶シリコン層２２の順テーパ形状の制御は、多結晶シリコン層２２を形成する際のエッチングの条件（エッチャントやエッチングの角度等）を設定することにより、比較的容易に制御を行うことができる。
【００４０】
これにより、耐圧や受光センサ部１の取り扱い電荷量、並びにダイナミックレンジ等の特性を向上し、特性が良好な固体撮像素子を実現することができる。
また、特性が安定して歩留まり良く固体撮像素子の製造を行うことができる。
従って、安定して良好な特性の固体撮像素子を製造することが可能になる。
【００４１】
上述の実施の形態では、順テーパ形状の多結晶シリコン層２２を形成し、この多結晶シリコン層２２を利用して逆テーパ形状の窒化シリコン膜２３を形成したが、これらの材料を逆にしても、同様にして、順テーパ形状のフィールド素子分離層１２を形成することができる。
その場合の実施の形態を次に示す。
【００４２】
次に、本発明の固体撮像素子の製造方法の他の実施の形態として、図１に示した固体撮像素子を製造する工程を、図６Ａ〜図９Ｎを参照して説明する。
まず、図６Ａに示すように、半導体基体、例えばシリコン基板１１上に、酸化膜（犠牲酸化膜）２１を形成する。
次に、酸化膜２１上に窒化シリコン層を（例えば厚さ２００ｎｍで）堆積させ、この窒化シリコン層をフォトリソグラフィによりエッチングする。このとき、窒化シリコン層の側壁が順テーパ形状となるようにエッチングを行う。これにより、図６Ｂに示すように、酸化膜２１上に、側壁が順テーパ形状の窒化シリコン層３１が形成される。
続いて、図６Ｃに示すように、表面を覆って、ＣＶＤ法により、多結晶シリコン膜３２を形成する。
次に、多結晶シリコン膜３２に対して、ＣＭＰ（化学的機械的研磨）法を行い、図６Ｄに示すように、窒化シリコン層３１の表面が露出するようにする。
【００４３】
次に、窒化シリコン層３１をエッチング（例えばドライエッチング）により除去する。これにより、図７Ｅに示すように、多結晶シリコン膜３２の開口部として、逆テーパの形状が得られる。
続いて、図７Ｆに示すように、多結晶シリコン膜３２をマスクとして用いて、Ｐ型不純物のイオン注入３３を行うことにより、シリコン基板１１内にＰ型のチャネルストップ領域５を形成する。なお、この工程では、逆テーパ形状の多結晶シリコン膜３２の下部の開口幅よりも内側にＰ型不純物が注入されるように、イオン注入のエネルギーを選定する。あまり高いエネルギーにすると、多結晶シリコン膜３２を突き抜けてしまう。
【００４４】
このとき、Ｐ型のチャネルストップ領域５は、逆テーパ形状の多結晶シリコン膜３２の下部の開口幅よりも狭い幅に形成される。なお、Ｐ型のチャネルストップ領域５は、拡散等により、多結晶シリコン膜３２の上部の開口幅よりは広い幅に形成される。
【００４５】
次に、図７Ｇに示すように、ＨＤＰ（高密度プラズマ）等のカバレッジのよいＣＶＤ法を用いて、酸化膜２５を堆積（成長）させることにより、多結晶シリコン膜３２の逆テーパ形状の開口が、酸化膜２５で埋められる。このとき、開口内の酸化膜２５は順テーパ形状になる。
次に、酸化膜２５に対して、ＣＭＰ法を行い、図７Ｈに示すように、多結晶シリコン膜３２の表面を露出させる。
【００４６】
次に、多結晶シリコン膜３２のエッチング（ドライエッチング又はウエットエッチング）を行うことにより、図８Ｉに示すように、Ｐ型のチャネルストップ領域５の上部に、側壁が順テーパ形状であり酸化膜２５から成るフィールド素子分離層１２が形成される。この図８Ｉの状態は、先の実施の形態の図４Ｉの状態とほぼ同じである。
その後、図８Ｊ〜図９Ｎに示すように、図４Ｊ〜図５Ｎに示した工程と同様の工程を行う。
その後は、図示しないが、層間絶縁層、金属配線、カラーフィルタ、オンチップレンズ等を形成することにより、固体撮像素子を製造することができる。
【００４７】
なお、本実施の形態の製造方法の場合、先の実施の形態の製造方法と比較して、多結晶シリコンと窒化シリコンのエッチング特性等の違いにより、出来上がるフィールド素子分離層１２のテーパの傾斜角度等が若干異なることもありうるが、基本的には同一の構造のフィールド素子分離層１２が形成される。
【００４８】
上述の本実施の形態によれば、チャネルストップ領域５上のフィールド素子分離層１２を、チャネルストップ領域５に対して自己整合的に形成し、フィールド素子分離層１２の側壁を順テーパ形状に形成することができる。
従って、先の実施の形態と同様に、以下に挙げる作用効果が得られる。
即ち、アクティブ領域の面積を大きく取って、感度やダイナミックレンジの向上を図ることが可能になる。
また、素子分離部のシリコン基板１１の表面が平坦になるため、素子分離部で発生する暗電流を低減することができる。
また、ゲート電極１３等を形成する際に、フィールド素子分離層１２の側壁における電極材料のエッチング残渣を抑制することができるため、フィールド素子分離層１２にテーパを設けない場合と比較して、フィールド素子分離層１２を厚くして分離性を向上することが可能になる。これにより、チャネルストップ領域５の不純物濃度を低減することが可能になるため、ソース／ドレイン耐圧を向上することや、受光センサ部１の取り扱い電荷量やダイナミックレンジを向上することが可能になる。
また、チャネルストップ領域５の幅がフィールド素子分離層１２の幅よりも狭くなるため、アクティブ領域の半導体領域（ソース／ドレイン領域４や受光センサ部１のフォトダイオード等）とチャネルストップ領域５との間に、充分な距離を確保することができる。これにより、受光センサ部１のフォトダイオードの実効的面積を増やして、受光センサ部１の取り扱い電荷量やダイナミックレンジを向上することが可能になると共に、ソース／ドレイン領域４及びチャネルストップ領域５間のＰＮ接合の耐圧の低下を抑制することができる。
【００４９】
また、本実施の形態によれば、図６Ｂの工程において、窒化シリコン層３１の順テーパ形状を制御することにより、最終的に形成される、フィールド素子分離層１２とチャネルストップ領域５の各幅や位置関係を、容易に制御することができる。窒化シリコン層３１の順テーパ形状の制御は、窒化シリコン層３１を形成する際のエッチングの条件（エッチャントやエッチングの角度等）を設定することにより、比較的容易に制御を行うことができる。
【００５０】
これにより、耐圧や受光センサ部１の取り扱い電荷量、並びにダイナミックレンジ等の特性を向上し、特性が良好な固体撮像素子を実現することができる。
また、特性が安定して歩留まり良く固体撮像素子の製造を行うことができる。
従って、安定して良好な特性の固体撮像素子を製造することが可能になる。
【００５１】
上述の各実施の形態では、製造時に順テーパ形状を形成する膜や逆テーパ形状の開口を形成する膜の材料に、多結晶シリコンと窒化シリコンとを用い、フィールド素子分離層に酸化膜を用いたが、本発明において、材料はこれらに限定されるものではない。
製造時に順テーパ形状を形成する膜（第１の膜）と、逆テーパ形状の開口を形成する膜（第２の膜）と、フィールド素子分離層（第３の膜）とが、それぞれ互いにエッチング選択性を有する材料で構成されれば、その他の材料を使用することも可能である。
【００５２】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００５３】
【図１】本発明を適用する固体撮像素子の一実施の概略構成図（断面図）である。
【図２】Ａ〜Ｄ  本発明の一実施の形態の固体撮像素子の製造工程を示す工程図である。
【図３】Ｅ〜Ｈ  本発明の一実施の形態の固体撮像素子の製造工程を示す工程図である。
【図４】Ｉ〜Ｌ  本発明の一実施の形態の固体撮像素子の製造工程を示す工程図である。
【図５】Ｍ、Ｎ  本発明の一実施の形態の固体撮像素子の製造工程を示す工程図である。
【図６】Ａ〜Ｄ  本発明の他の実施の形態の固体撮像素子の製造工程を示す工程図である。
【図７】Ｅ〜Ｈ  本発明の他の実施の形態の固体撮像素子の製造工程を示す工程図である。
【図８】Ｉ〜Ｌ  本発明の他の実施の形態の固体撮像素子の製造工程を示す工程図である。
【図９】Ｍ、Ｎ  本発明の他の実施の形態の固体撮像素子の製造工程を示す工程図である。
【図１０】素子分離部に順テーパ形状を有するフィールド酸化膜を形成した構成のＣＭＯＳ型固体撮像素子の概略断面図である。
【符号の説明】
【００５４】
１  受光センサ部、２  電荷蓄積領域、３  正電荷蓄積領域、４  ソース／ドレイン領域、５  チャネルストップ領域、６  ゲート酸化膜、１０  ＭＯＳトランジスタ、１１  シリコン基板、１２  フィールド素子分離層、１３  ゲート電極、２２  多結晶シリコン層、２３  窒化シリコン膜、３１  窒化シリコン層、３２  多結晶シリコン膜
【図１】
2005347570.tif 000003
【図２】
2005347570.tif 000004
【図３】
2005347570.tif 000005
【図４】
2005347570.tif 000006
【図５】
2005347570.tif 000007
【図６】
2005347570.tif 000008
【図７】
2005347570.tif 000009
【図８】
2005347570.tif 000010
【図９】
2005347570.tif 000011
【図１０】
2005347570.tif 000012