(57)【要約】【課題】  基板を、高温かつ真空の状態に曝すことなく、簡単に配線および電極などの導電路を形成することができ、かつ生産性を向上することができる導電路形成方法を提供する。【解決手段】  基板の表面上に塗布された導電性を有するペーストを硬化させることによって、基板の表面に導電性を有する第１導電膜を形成する。この第１導電膜は、この第１導電膜に積層して第２導電膜を形成するときに、電解めっき下地膜、つまりめっき電極とされる。第１導電膜を、スパッタリング法、化学気相成長法および真空蒸着法を用いないで、ペーストを塗布して硬化させるという簡単な工程によって、形成することによって導電路を形成する工程で、基板を真空および高温に曝すことがない。したがって、基板に樹脂部材が形成されている場合であっても、この樹脂部材の品質が劣化したり、分解したりすることを防止することができる。【選択図】      図１
2005057051.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面上に導電性を有するペーストを塗布する第１工程と、
第１工程で塗布されたペーストを加熱し、基板の表面上に導電性を有する第１導電膜を形成する第２工程と、
第２工程で形成した第１導電膜上に、電気絶縁性を有する絶縁膜を積層して形成する第３工程と、
第３工程で形成した絶縁膜のうち予め定める領域の絶縁膜を除去して、前記第１導電膜の一部を露出させる第４工程と、
第４工程で形成した第１導電膜上に電解めっきによって導電性を有する第２導電膜を形成する第５工程と、
第５工程で第２導電膜が形成された基板の絶縁膜を除去する第６工程と、
第６工程で絶縁膜が除去されることによって露出した第１導性膜を除去する第７工程とを含むことを特徴とする導電路形成方法。
【請求項２】
前記基板には、集積回路素子と、集積回路素子の端子とが形成され、
前記第４工程では、前記集積回路素子の端子に積層して形成される第１導電膜の一部を露出させることを特徴とする請求項１記載の導電路形成方法。
【請求項３】
前記ペーストは、導電性を有する粒子を含むことを特徴とする請求項１または２記載の導電路形成方法。
【請求項４】
請求項１〜３のいずれかに記載の導電路形成方法によって導電路が形成される集積回路基板を有することを特徴とする集積回路装置。
【請求項５】
前記集積回路基板の一表面部には、集積回路素子と、集積回路素子の端子と、突起電極とが形成され、
前記導電路は、前記集積回路素子の端子と、突起電極とを接続することを特徴とする請求項４記載の集積回路装置。
【請求項６】
前記基板の一表面部には、集積回路素子が形成され、
前記集積回路基板の他表面部には、集積回路素子の端子と、突起電極とが形成され、
前記導電路は、前記集積回路素子の端子と、突起電極とを接続することを特徴とする請求項４記載の集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、たとえば集積回路素子を形成したウエハに、配線部および突起電極を含む導電路を形成する導電路形成方法と、この導電路形成方法によって導電路が形成された集積回路基板を有する集積回路装置とに関する。
【背景技術】
【０００２】
携帯電話機および携帯情報機器などの携帯用電子機器は、使用時の利便性を向上するために、小型化および軽量化が図られている。そのため、携帯用電子機器に搭載する集積回路装置自体の小型化および高密度化の開発が進められている。この目的のためには、集積回路素子が形成された半導体チップを一旦パッケージ化して基板に実装するよりも、チップのままで基板に実装する方が有利であるので、ベアチップ実装が行われている。
【０００３】
また、集積回路素子が形成されたウエハに配線部を設け、保護構造の形成、および外部突起電極の形成などを行い、ウエハ状態でパッケージングを完了した上でダイシングしてチップ化を行う手法も取り入れられている。これは、いわゆるウエハレベルチップサイズパッケージ（Wafer‐level Chip Size Package：略称ＷＣＳＰ）と呼ばれている。ＷＣＳＰは、集積回路素子が形成された半導体チップを一旦パッケージ化して基板に実装する集積回路パッケージと比較すると、保護機能としては簡単なパッケージ構造となっているが、ベアチップサイズとほぼ同一のパッケージサイズが実現でき、携帯用電子機器の小型化に寄与している。
【０００４】
さらには、ベアチップをパッケージ化する前に、２以上の半導体装置、つまりベアチップを積層して構成される３次元型集積回路装置も、鋭意開発が進められている。３次元型集積回路装置においては、２以上のベアチップを基板の表面に並べて実装する場合と比較して、積層したベアチップの個数分に相当する実装面積を削減することができるため、劇的な電子機器サイズの小型化を実現することができる。この積層方法は、パッケージ化されていない、ベアチップおよびウエハに対して、その表面に電極を設けるとともに、ベアチップおよびウエハの一表面と他表面とを貫通する電極を形成した上で、他表面にも電極を設け、積層されるチップ間の接続を得る方法である。この方法は、形成されるパッケージを最も小型化することが可能であり、さらにパッケージ化されたモジュール内部の配線長さも最短にすることができるため、技術開発が推進されている。
【０００５】
また、携帯用電子機器を薄型化する要請から、集積回路装置の低背化も求められている。低背化とは、集積回路装置において基板の厚み方向の寸法を小さくすることである。前述の３次元型集積回路装置だけでなく、積層しないベアチップ、およびＷＣＳＰの状態においても、集積回路装置の薄型化が求められている。
【０００６】
前述した様々な集積回路装置のいずれに対しても、配線部を形成する工程および突起電極を形成する工程は、以下の手順でなされている。
【０００７】
図８は、集積回路素子１が形成されたウエハ２に、配線部３を形成する従来の技術の配線形成方法を説明する図である。以後、集積回路素子１が形成されたウエハ２を、集積回路ウエハと記載する場合がある。集積回路ウエハ２の一表面部には、複数の集積回路素子１が形成されており、また集積回路素子１の端子であるパッド電極４が一表面側に露出するように形成されている。集積回路ウエハ２の一表面部は、パッド電極４が形成される領域を除いて、電気絶縁性を有する絶縁膜５によって覆われている。
【０００８】
まず図８（１）に示すように、電気絶縁性を有する絶縁膜５が形成された集積回路ウエハ２の主面６上の全領域に、チタン（Ｔｉ）などによってごく薄い金属膜からなる下地膜７をスパッタリング法で形成する。前記下地膜７の厚みは、たとえば０．１μｍ程度に選ばれる。前記集積回路ウエハ２の主面６とは、前記集積回路素子が形成される面であって、集積回路素子１の表面およびパッド電極４の表面を含む。
【０００９】
次に、集積回路ウエハ２の主面６上に形成された下地膜７上にスピンコートによってフォトレジスト膜８を塗布し、図８（２）に示すように、フォトリソグラフィおよびエッチングによって、次の電解めっき工程において下地膜７を析出すべき箇所だけ露出させる。
【００１０】
さらに、下地膜７にめっき用電源を接続し、所定量のめっきを行ってめっき膜９を形成する。めっきの厚さは、たとえば５μｍ〜２０μｍ程度であり、材料はＡｕ、Ｃｕおよびはんだなどである。その後にフォトレジスト膜８を除去し、めっき膜９をマスクにして希フッ酸などによって露出している下地膜４をエッチングによって除去する。
【００１１】
以上の工程によって、図８（３）に示すような前記スパッタによって形成された下地膜７およびめっき膜９とによって形成される配線部３を形成することができる。前述の図８を用いて説明した工程は、たとえば集積回路チップに形成されるパッド電極を再配置するための配線形成工程である。また、スパッタによって形成される下地膜７、および電解めっきによって形成されるめっき膜９の形成位置および形状を変えるだけで、同様の手法で突起電極を形成することができる（たとえば、特許文献１および２参照）。
【００１２】
【特許文献１】特開昭５８−２８８５７号公報
【特許文献２】特開平５−１２１４１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
前述の従来の技術には、以下のような問題がある。配線部もしくは突起電極を電解めっきによって形成する際の、下地膜４の形成に用いるスパッタリング法では、金属粒子の堆積とともに、運動エネルギーを有した二次電子が集積回路ウエハ２に次々と衝突する。この二次電子の運動エネルギー、ならびにスパッタリング蒸発を起こさせるためのプラズマによる輻射熱などによって、集積回路ウエハ２の温度が上昇する。具体的には、スパッタリング装置の冷却機構や所望する金属膜厚、スパッタリング条件によって異なるが、集積回路ウエハ２の温度は、２５０〜３００℃にまで上昇することがある。
【００１４】
また、スパッタリング法は、真空チャンバの中で実施する必要がある。このため、真空引きの時間が生産性に悪影響を及ぼすことは言うまでもない。さらに、スパッタリング中に集積回路ウエハ２は、真空かつ高温の状態に曝される。このような状態は、既にそれまでの工程で集積回路ウエハ２に形成される樹脂部材に著しく悪影響を与える。
【００１５】
予め集積回路ウエハに形成した前記樹脂部材として、例えば荷電結合素子（Charge
Coupled Device：略称ＣＣＤ）などの撮像素子における、樹脂製カラーフィルタおよび樹脂レンズ部材などがある。これらの部材を既に形成した集積回路ウエハに、配線部および突起電極を形成する場合、電解めっき法による方法が、従来の設備を活用することができ、好適である。しかしながら、前記樹脂部材は、通常２００℃程度の温度でカラーフィルタの色素脱落、およびレンズ部材の屈折率の変動が認められている。また下地膜の形成の際に、集積回路ウエハが曝される真空状態は、一般に気化成分に対して蒸気圧を増加させる。つまり気化成分が蒸発しやすくなる。また真空状態で、さらに高温に曝されることによって、樹脂部材の一部が分解され、含まれている成分が気化脱落するおそれがある。つまり、樹脂部材の一部が気化して、その成分が変質してしまうおそれがある。
【００１６】
撮像素子のような樹脂部材が形成されている集積回路ウエハに対しても、実装工程の容易性、および高い実装信頼性を得るために、配線部を形成して電極の再配置、および突起電極の形成が求められている。そのような場合に、樹脂部材に悪影響を及ぼす高温および真空を避けた工法が求められている。
【００１７】
また前述したように、半導体装置の低背化の要求を満たすため、集積回路ウエハは薄型化されることが多くなってきている。ウエハに集積回路を形成する形成工程での５００〜７００μｍ程度の厚みから、最終的には、３００μｍ前後、および２０〜１５０μｍ程度の薄さまでもが求められるようになっている。１００μｍ前後まで薄くしたウエハは機械的強度が劣る。したがって、工程中での破損を防止するために、集積回路ウエハを補強するための補強基板を、一時的に集積回路ウエハに接着剤によって貼り付けることが行われている。
【００１８】
補強基板は、最終的には集積回路ウエハから取り外されることが必要であるため、樹脂材料を用いた接着剤によって集積回路ウエハに接着される。前記接着剤は、前述した樹脂部材の場合と同様に、真空中の高温状態という条件にさらされると、変質および分解などのおそれがある。したがって、工程に接着強度が劣化してきたり、最終的に補強基板を取り外す際に外れなくなったりという問題が生じる場合がある。
【００１９】
また薄型化した集積回路ウエハの研磨面に対して、配線部および突起電極を設けることができれば、薄型化した集積回路装置が得られる。この場合、集積回路ウエハの研磨面である裏面領域には、集積回路素子が形成されていないために、外部接続電極である突起電極をより高い自由度で配置することができる。その結果、より高度な実装工程の容易性と、実装信頼性を実現することができる。また、裏面の任意の位置に電極を配置することができることによって、３次元型集積回路装置の実現も可能となる。
【００２０】
その場合においても、電解めっきによる方法が、従来の設備を使用することができる上、低抵抗で高信頼性の高い配線部および突起電極を形成することができ、好適である。よって、高温および真空を避けた配線部および突起電極の形成方法が求められている。
【００２１】
前述した下地膜７の形成には、スパッタリング法だけでなく、化学気相成長（Chemical  Vapor Deposition：略称ＣＶＤ）法および真空蒸着法を用いることができるが、いずれも真空状態で行うためにスパッタリング法と同様の生産性の問題がある。
【００２２】
さらに、ＣＶＤ法に関しては、膜生成面を高温に保つ必要性があり、膜生成面の温度は、通常３００℃程度が必要である。また、真空蒸着法は、金属を加熱蒸発させて集積回路ウエハに付着させる手法であり、１０００℃以上の温度を蒸発源に加える必要がある。集積回路ウエハの大口径化が進められている現在、安定して均一な膜質を得るためには、前記蒸発源を大きくする必要があり、さらに生産性が悪くなるという難点を有する。
【００２３】
また、前記下地膜の形成を無電解めっき法で行う方法もある。しかしながら、実際の集積回路素子が形成された集積回路ウエハに対しては、切断されてチップとなる領域に形成された電極間で、電位差を持っていることがあるために前記電極間で膜生成の速度に偏りが生じ、均一な膜形成が困難であるという問題がある。さらに、めっき液中での金属イオンの消費、および液の汚染に対するめっき液品質の管理も煩雑で困難であるという問題も有する。
【００２４】
本発明の目的は、基板を、高温かつ真空の状態に曝すことなく、簡単に配線および電極などの導電路を形成することができ、かつ生産性を向上することができる導電路形成方法、および前記導電路形成方法を用いて形成される導電路が形成される集積回路基板を有する集積回路装置を提供することである。
【課題を解決するための手段】
【００２５】
本発明は、基板の表面上に導電性を有するペーストを塗布する第１工程と、
第１工程で塗布されたペーストを加熱し、基板の表面上に導電性を有する第１導電膜を形成する第２工程と、
第２工程で形成した第１導電膜上に、電気絶縁性を有する絶縁膜を積層して形成する第３工程と、
第３工程で形成した絶縁膜のうち予め定める領域の絶縁膜を除去して、前記第１導電膜の一部を露出させる第４工程と、
第４工程で形成した第１導電膜上に電解めっきによって導電性を有する第２導電膜を形成する第５工程と、
第５工程で第２導電膜が形成された基板の絶縁膜を除去する第６工程と、
第６工程で絶縁膜が除去されることによって露出した第１導性膜を除去する第７工程とを含むことを特徴とする導電路形成方法である。
【００２６】
また本発明は、前記基板には、集積回路素子と、集積回路素子の端子とが形成され、
前記第４工程では、前記集積回路素子の端子に積層して形成される第１導電膜の一部を露出させることを特徴とする。
【００２７】
また本発明は、前記ペーストは、導電性を有する粒子を含むことを特徴とする。
また本発明は、前記導電路形成方法によって導電路が形成される集積回路基板を有することを特徴とする集積回路装置である。
【００２８】
また本発明は、前記集積回路基板の一表面部には、集積回路素子と、集積回路素子の端子と、突起電極とが形成され、
前記導電路は、前記集積回路素子の端子と、突起電極とを接続することを特徴とする。
【００２９】
また本発明は、前記基板の一表面部には、集積回路素子が形成され、
前記集積回路基板の他表面部には、集積回路素子の端子と、突起電極とが形成され、
前記導電路は、前記集積回路素子の端子と、突起電極とを接続することを特徴とする。
【発明の効果】
【００３０】
本発明によれば、第１工程において基板の表面上に塗布された導電性を有するペーストを、第２工程において比較的低温に加熱することによって、基板の表面に導電性を有する第１導電膜が形成される。この第１導電膜は、第５工程において電解めっきによって第２導電膜を形成するための下地膜、つまりめっき電極とされる。
【００３１】
第３工程において、第２工程で形成した第１導電膜に、電気絶縁性を有する絶縁膜を積層して形成し、第４工程において、前記絶縁膜のうち予め定める領域の絶縁膜を除去して、第１導電膜の一部を露出させることによって、第１の導電膜に、絶縁膜に覆われた領域と、絶縁膜に覆われていない領域とが形成される。
【００３２】
第５工程において、前記第１導電膜を、第２導電膜を電解めっきによって形成するときの下地膜として用いる。第１導電膜を電極として電解めっきすると、第１導電膜のうち露出している領域を除く絶縁膜に覆われた領域には、めっき層が形成されず、第１導電膜のうち露出している領域にのみ、めっき層からなる第２の導電膜を形成することができる。第２導電膜および第１導電膜は、ともに導電性を有し、電気的に接続される。
【００３３】
第６工程において、第５工程で第２導電膜が形成された基板の絶縁膜を除去することによって、第３工程において形成した絶縁膜の全てが除去され、絶縁膜によって覆われていた領域の第１導電膜が露出する。第７工程において、第６工程で絶縁膜が除去されることによって露出した第１導性膜を除去することによって、前記第４工程で露出する第１導電膜の一部と、この第１導電膜に積層して形成される第２導電膜とを含む導電路が形成される。前記導電路は、配線部および突起電極を含む。
【００３４】
このように電解めっきによって第２導電膜を形成するときの下地膜となる第１導電膜を、スパッタリング法、化学気相成長法および真空蒸着法を用いないで、ペーストを塗布して比較的低温に加熱するという簡単な工程によって、形成することができる。したがって、導電路を形成する工程で、基板を真空および高温に曝すことがないので、たとえば基板に樹脂部材が形成されている場合であっても、この樹脂部材の品質が劣化したり、分解したりすることを防止することができる。
【００３５】
また本工程においては、基板を真空チャンバ内に収容して、真空引きする必要がないので、従来の技術よりも、導電路を形成するための時間を短くすることができ、これによって生産性を向上させることができる。
【００３６】
またペーストは、たとえばスピンコート、カーテンコートおよびスプレーコートなどの塗布法によって塗布することができ、基板上で容易に均一な厚みに塗布することができる。これによって、ペーストを硬化させて形成される第１導電膜の膜厚を均一に形成することができ、さらにこの第１導電膜上に電解めっき形成される第２導電膜の膜厚を均一に形成することができる。したがって、基板に形成される導電路の厚みを均一にすることができ、信頼性の向上された導電路を形成することができる。
【００３７】
また本発明によれば、前記第４工程では、基板に形成される集積回路素子の端子に積層される第１導電膜の一部を露出させる。第２導電膜は、第１導電膜に積層されて形成されるので、第２導電膜と前記集積回路素子の端子とは、相互に電気的に接続される。前記集積回路素子の端子は、たとえばパッド電極、およびこのパット電極に接続される配線部などを含む。このような集積回路素子の端子に積層して、第１導電膜および第２導電膜を含む導電路を形成することができ、これによって、たとえば基板に突起電極を容易に形成することができる。
【００３８】
また本発明によれば、前記ペーストに含まれる導電性を有する粒子は、たとえばサブミクロンからナノサイズ粒径の金属粒子であってもよい。またペーストは、前記金属粒子を析出させる材料を含むものであってもよい。たとえばサブミクロンからナノサイズ粒径の金属粒子では、全体積に占める表面積の割合が高くなるため、バルク金属とは異なる挙動を示す。すなわち、バルク金属が示す融点よりもかなり低い温度で融着または焼結現象が発生する。このような粒子を含んだペーストに、バルク金属が示す融点に比較してかなり低い温度を与えるだけで、ほぼ完全な金属膜を得ることができる。また形成される第１導電膜の導電率は、バルク金属並みであるために、第５工程において電解めっきを好適に実施することができる。
【００３９】
また本発明によれば、前記導電路形成方法によって導電路が形成されるので、集積回路装置における集積回路基板の導電路を形成する工程において、集積回路装置を高温かつ真空に曝すことが防がれる。これによって、たとえば集積回路装置に樹脂部材が形成されている場合、また集積回路装置を接着剤によって補強基板に接着した状態で導電路を形成する場合などであっても、前記樹脂部材および接着剤の品質が劣化したり、分解したりすることがなく、導電路を形成することができる。したがって、集積回路装置の歩留まりが向上され、さらに生産性が向上される。
【００４０】
また導電路形成方法によって形成される導電路は、第１導電膜と第２導電膜とが積層する２層構造となっており、たとえば集積回路装置における発熱、環境温度の上昇および下降などによって、導電路が膨張および収縮を繰り返す場合であっても、断線することを防止することができ、良好な電気導電性を維持することができる。また、導電路を均一な厚みとすることができるので、伝達される信号にばらつきが生じず、これによって集積回路装置の信頼性が向上する。
【００４１】
また本発明によれば、前記導電路は、基板の一表面部に形成される集積回路素子と突起電極とを接続する。前記導電路によって、集積回路素子の端子と、外部との接続端子である突起電極とを接続するので、前記突起電極を集積回路素子の端子とすることができ、これによって集積回路素子の端子を再配置することができる。導電路を介して集積回路素子の端子と、突起電極とを接続するので、突起電極の配置の自由度が向上する。また、より大きな接続面積を有する突起電極を形成することができ、これによって集積回路素子が形成される基板の実装を簡便に行うことができ、かつ高い接続の信頼性を付与することが可能となる。
【００４２】
また導電路形成方法によって形成される導電路は、第１導電膜と第２導電膜とが積層する２層構造となっており、たとえば集積回路装置における発熱、環境温度の上昇および下降などによって、導電路が膨張および収縮を繰り返す場合であっても、断線することを防止することができ、良好な電気導電性を維持することができる。また、導電路を均一な厚みとすることができるので、伝達される信号にばらつきが生じず、これによって集積回路装置の信頼性が向上する。
【００４３】
また本発明によれば、前記導電路は、基板の他表面部に形成される集積回路素子の端子と突起電極とを接続する。前記導電路によって、集積回路素子の端子と、外部との接続端子である突起電極とを接続するので、前記突起電極を集積回路素子の端子とすることができ、これによって集積回路素子の端子を再配置することができる。導電路を介して集積回路素子の端子と、突起電極とを接続するので、突起電極の配置の自由度が向上する。
【００４４】
集積回路素子が形成された一表面部とは反対側となる他表面部に、たとえば能動素子を形成しないことによって、この他表面部の全ての領域を、突起電極を形成する領域として利用することができる。また、より大きな接続面積を有する突起電極を形成できるため、集積回路装置の実装を簡便に行うことができ、高い信頼性を付与することが可能となる。さらには、集積回路装置を積層させた信頼性の向上された３次元型集積回路装置の実現が可能となる。
【発明を実施するための最良の形態】
【００４５】
図１は、本発明の実施の一形態の導電路形成方法の手順を示すフローチャートであり、図２は導電路形成方法によって、集積回路ウエハ１０に導電路である配線部２３を形成する過程を示す断面図である。図２（１）は、集積回路ウエハ１０の断面図である。本実施の形態における基板である集積回路ウエハ１０は、半導体ウエハ１１、集積回路素子１２、集積回路素子１２の端子であるチップ上電極１３、および保護膜１４を含む。
【００４６】
半導体ウエハ１１は、集積回路基板、つまり集積回路素子が形成される基板であり、たとえばシリコンウエハによって実現される。半導体ウエハ１１には、一表面部１５に集積回路素子１２が形成される。半導体ウエハ１１には、複数の集積回路素子１２が形成され、前記一表面部１５には、各集積回路素子１２に対応して、この集積回路素子１２の端子であるチップ上電極１３が一表面側に露出して形成される。チップ上電極１３は、いわゆるパッド電極であり、たとえばアルミニウム（Ａｌ）によって形成される。図２に示す集積回路ウエハ１０には、隣接する集積回路素子１２の間に、この集積回路ウエハ１０の厚み方向に延びる仮想的な切断線１０Ａを示している。前記切断線１０Ａによって区切られる各領域が集積回路チップである。
【００４７】
保護膜１４は、前記チップ上電極１３を除く半導体ウエハ１１の一表面部１５を覆う。これによって集積回路素子１２は、保護膜１４によって覆われる。保護膜１４は、電気絶縁性を有する材料によって形成され、たとえば、ポリイミドによって形成される。ポリイミドを使用した場合、その厚みは、例えば、３〜５μｍ程度に選ばれる。
【００４８】
本実施の形態では、このような集積回路ウエハ１０に導電路である配線部２３を形成する。導電路を形成する手順を開始すると、図１に示すステップａ０からステップａ１に移る。ステップａ１では、集積回路ウエハ１０の一表面１６上に導電性を有する粒子を含むペースト１７を塗布する。集積回路ウエハ１０の一表面１６は、前記チップ上電極１３および保護膜１４の表面を含む。
【００４９】
ペースト１７は、導電性を有する粒子である金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）および白金（Ｐｔ）などの元素を含む金属材料と、有機溶剤と、樹脂材料とを含む。金属材料は、たとえばサブミクロンからナノサイズ粒径、つまり数ｎｍから数μｍ程度の粒径を有する微細粒子であってもよいし、金属元素が錯イオンとして含まれている形であってもよい。より好ましくは、金属材料として有機銀（Ａｇ）化合物を用いる。有機溶剤は、ペーストの粘性を調整するために含まれ、たとえばグリコール類およびエーテル類などの溶剤が用いられる。また樹脂材料は、熱硬化性の樹脂材料であって、たとえばエポキシ系材料によって実現される。またペースト１７においては、樹脂材料は必ずしも含まれている必要はない。金属材料と、有機溶剤と、樹脂材料との比率は、所望の電気伝導率およびペースト状態での作業性の両方の観点から設定する。
【００５０】
本実施の形態では、前記金属材料として有機Ａｇ化合物を含むペースト１７を、スピンコート法によって、集積回路ウエハ１０の一表面１６の全領域に塗布する。スピンコート法では、集積回路ウエハ１０を略水平に保持し、集積回路ウエハ１０の一表面１６にペースト１７を供給して、集積回路ウエハ１０を、この集積回路ウエハ１０の中心を通り、厚み方向に延びる回転軸線まわりに、所定の回転数で予め定める時間の回転させる。これによって、１〜５μｍ程度のほぼ均一な厚みを有するペースト１７の塗膜を形成する。
【００５１】
ステップａ１の処理が終了すると、ステップａ２に移る。ステップａ２では、前記ステップａ１で塗布されたペースト１７を加熱して、導電性を有する第１導電膜１８を形成する。
【００５２】
図２は、ステップａ２が終了し、第1導電膜１８が形成された集積回路ウエハ１０の断面を示す図である。ステップａ２では、具体的には、前記ペースト１７が塗布された集積回路ウエハ１０をホットプレート上に載置し、予め定める温度Ｔに加熱した状態で、予め定める時間Ｕだけ放置する。
【００５３】
たとえばサブミクロンからナノサイズ粒径の金属粒子では、全体積に占める表面積の割合が高くなるため、バルク金属とは異なる挙動を示す。すなわち、バルク金属が示す融点よりもかなり低い温度で融着または焼結現象が発生する。そのような粒子を含んだペースト１７は、バルク金属が示す融点に比較してかなり低い温度を与えるだけで、ほぼ完全な金属膜を得ることができる。また形成される第１導電膜の導電率は、バルク金属並みである。
【００５４】
前記予め定める温度Ｔは、たとえば１５０〜１８０℃であり、前記予め定める時間Ｕは、たとえば３０〜６０分とする。これによって、予め定める厚みＨ１を有するＡｇから成る金属薄膜である第１導電膜１８を形成する。前記予め定める厚みＨ１は、たとえば０．１〜０．２μｍ程度に選ばれる。前記ペースト１７を、その厚みがほぼ均一となるように塗布することによって、ペースト１７を硬化させて形成される第１導電膜１８の膜厚をほぼ均一に形成することができる。
【００５５】
従来の技術では、集積回路ウエハ１０は真空状態で、かつ高温に加熱されるが、本実施の形態では、前記集積回路ウエハ１０の加熱は、真空ではなく常圧下で行うので、集積回路素子１２に含まれる樹脂部材の品質が劣化したり、分解したりすることが防止される。
【００５６】
また、このようにして形成された第１導電膜１８であるＡｇ薄膜はバルク状態のＡｇと同等程度の１０−６（Ω・ｃｍ）台の比抵抗値を有する。したがって、後述するステップａ５の工程において、電気めっきを実施するときに、前記第１導電膜１８を下地膜として好適に用いることができる。
【００５７】
ステップａ２の処理を終了すると、ステップａ３に移る。ステップａ３では、ステップａ２で形成した第１導電膜１８上に、電気絶縁性を有する絶縁膜１９を積層して形成する。前記絶縁膜１９は、フォトレジストを前記第１導電膜１８上に、スピンコート法によって塗布して形成される。前記フォトレジストの種類は、特に制限されない。前記絶縁膜１９の厚みは、たとえば３〜１５μｍ程度に選ばれる。
【００５８】
ステップａ３の処理を終了すると、ステップａ４に移る。ステップａ４では、ステップａ３で生成した絶縁膜１９のうち予め定める領域の絶縁膜１９を除去して所定の開口部２１を形成し、前記第１導電膜１８の一部を露出させる。前記第１導電膜１８が露出する領域に、以下のステップにおいて配線部２３が形成される。
【００５９】
図２（３）は、ステップａ４が終了し、所定の開口部２１を有する絶縁膜１９が形成された集積回路ウエハ１０の断面図である。ステップａ４では、具体的には、フォトリソグラフィによって、前記フォトレジストを露光し、エッチングを用いて現像することによって、配線部２３を形成すべき領域の絶縁膜１９を除去して、第１導電膜１８を露出させることによって、配線部２３を形成すべき領域と、残余の領域とを区別する。前記露光および現像の工程については特に制限されない。
【００６０】
これによって、所定の開口部２１を有する絶縁膜１９であるフォトレジスト膜が形成される。前記所定の開口部２１は、予め定める領域の絶縁膜１９が除去されることによって形成され、所定の開口部２１から第１導電膜１８が露出する。本実施の形態では、前記チップ上電極１３に積層される第１導電膜１８の一部が少なくとも露出するように、所定の開口部２１が形成される。前記開口部２１の開口は、たとえば一表面部１５側から見て、長手矩形状に形成される。
【００６１】
ステップａ４の処理を終了すると、ステップａ５に移る。ステップａ５では、ステップａ４で形成した所定の開口部２１から露出する第１導電膜１８上に、電気めっきによって導電性を有する第２導電膜２２を形成する。
【００６２】
図２（４）は、ステップａ５が終了し、第２導電膜２２が形成された集積回路ウエハ１０の断面図である。ステップａ５では、具体的には、前述したステップを経て第１導電膜１８および絶縁膜１９が形成された集積回路ウエハ１０を、電解めっき装置に投入し、絶縁膜１９の所定の開口部２１、または絶縁膜１９の一部を突き破って電解めっき装置の一方の電極と第１導電膜１８とを電気的に接触させ、集積回路ウエハ１０をめっき液に浸した状態で、電解めっきを予め定める時間実施する。本実施の形態において、電解めっきと、電気めっきとは同義である。
【００６３】
これによって、図２（４）に示すように、所定の開口部２１に、予め定める厚みＨ２を有するめっき膜である第２導電膜２２を形成する。第２導電膜２２の厚みＨ２は、前記絶縁膜１９の厚みよりも小さく選ばれ、たとえば２〜１０μｍ程度に選ばれる。これによって、所定の開口部２１の開口内にのみ第２導電膜２２を形成することができ、形成される配線部２３の幅を、所定の開口部２１の幅に精度よく形成することができる。前記配線部２３の幅は、配線部２３の基板に沿って延びる方向に垂直な方向の寸法である。
【００６４】
第２導電膜２２の材質は、たとえば銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）およびニッケル（Ｎｉ）などに選ばれる。第２導電膜２２は導電性を有し、第１導電膜１８を介して、チップ上電極１３と導通する。前述したように第１導電膜１８の膜厚は、ほぼ均一に形成されるので、この第１導電膜１８上に電気めっきによって形成される第２導電膜２２の膜厚をほぼ均一にすることができる。
【００６５】
ステップａ５の処理が終了すると、ステップａ６に移る。ステップａ６では、第２導電膜２２が形成された集積回路ウエハ１０の絶縁膜１９を除去する。前記絶縁膜１９の除去方法は、たとえばウエットエッチングによって行われるが、特に限定されない。
【００６６】
図２（５）は、ステップａ５が終了し、絶縁膜１９が除去された集積回路ウエハ１０の断面図である。ステップａ５が終了した段階では、図２（５）に示すように、第１導電膜１８によって、各第２導電膜２２間が導通している。
【００６７】
ステップａ６の処理が終了すると、ステップａ７に移る。ステップａ７では、所定の領域の第１導電膜１８を除去する。前記所定の領域とは、ステップａ６において、絶縁膜１９が除去されることによって第１導電膜１８が露出した領域である。
【００６８】
図２（６）は、ステップａ７が終了し、配線部２３が形成された集積回路ウエハ１０の断面である。ステップａ７では、具体的には、第２導電膜２２をマスクにして、ウエットエッチングによって、露出している第１導電膜１８を除去する。
【００６９】
第１導電膜１８の材質および第２導電膜２２の材質、ならびにウエットエッチングに用いられるエッチング液の選択によって、第１導電膜１８の方が第２導電膜２２よりもエッチングされやすいことが望ましい。しかし、第１導電膜１８と第２導電膜２２とのエッチングレートが同等であっても、第１導電膜１８に対して第２導電膜２２は、１０〜１００倍程度の厚みを有するので、温度および時間などのエッチング条件を調整することによって、第１導電膜１８のみを除去することができる。
【００７０】
第１導電膜１８が銀（Ａｇ）から成る場合、エッチング液として、たとえば硝酸液を用いるのが好ましい。第１導電膜１８が銀から成り、第２導電膜２２が銅（Ｃｕ）から成る場合、エッチング液として硝酸液を用いると、第１導電膜１８とともに第２導電膜２２も溶けるが、適切な条件設定により、第１導電膜１８であるＡｇ薄膜が完全に除去された時点で、第２導電膜２２である銅めっき膜が、充分な厚さで残る。また第１導電膜１８が銀から成り、第２導電膜２２が金（Ａｕ）から成る場合、エッチング液の選択および温度、時間など、エッチング処理で、最も広い条件マージンを得ることができる。一般的には、第２導電膜２２の厚みが第１導電膜１８の厚みの１０〜１００倍程度であることを利用して第１導電膜１８が充分にエッチング除去された時点でエッチングを停止させることが望ましい。
【００７１】
ステップａ７のエッチング処理によって、第２導電膜２２と、第２導電膜２２が積層されている領域の第１導電膜１８とを含む配線部２３が形成される。ステップａ７の処理を終了すると、ステップａ８に移り、配線部２３を形成するフローチャートを終了する。
【００７２】
このようにステップａ５において電気めっきによって第２導電膜２２を形成するときの下地膜となる第１導電膜１８を、スパッタリング法、化学気相成長法および真空蒸着法を用いないで、ペースト１７を塗布して硬化させるという簡単な工程によって形成することができる。したがって、導電路である配線部２３を形成する工程で、集積回路ウエハ１０を真空および高温に曝すことがないので、前述したように集積回路素子１２に樹脂部材が含まれている場合であっても、この樹脂部材の品質が劣化したり、分解したりすることを防止することができる。
【００７３】
また本工程においては、集積回路ウエハ１０を真空チャンバ内に収容して、真空引きする必要がないので、従来の技術よりも、配線部２３を形成するための時間を短くすることができ、これによって生産性を向上させることができる。
【００７４】
また前述したように、第１導電膜１８および第２導電膜２２が積層されて形成される配線部１３の厚みをほぼ均一な膜厚に形成することができるので、信頼性の向上された配線部２３を形成することができる。
【００７５】
配線部２３が形成されると、配線部２３が形成された集積回路ウエハ１０から集積回路装置３１を製造するために、配線部２３を保護する保護樹脂層２４を形成するとともに、外部接続電極である突起電極２５を形成する。
【００７６】
図３は、配線部２３、保護樹脂層２４および突起電極２５を形成した集積回路ウエハ１０の断面図である。保護樹脂層２４は、前記配線部２３を覆って形成される。本実施の形態では、保護樹脂層２４は、集積回路ウエハ１０の一表面部１５の全領域にわたって形成される。保護樹脂層２４は、感光性を有する樹脂材を用いることによるフォトリソグラフィ法によって形成されてもよいし、また別のフォトレジストを塗布したうえでのフォトリソグラフィ法によって形成されてもよく、その材料およびその形成方法はこれに限らない。
【００７７】
保護樹脂層２４には、突起電極２５を形成する位置であって、かつ配線部２３の一部が露出するように開口２６が形成される。前記開口２６は、フォトリソグラフィ法およびエッチングを用いて形成される。
【００７８】
次に、保護樹脂層２４に形成した開口２６に突起電極２５を形成する。突起電極２５は、開口２６内で前記配線部２３と電気的に接続される。したがって突起電極２５は、配線部２３を介してチップ上電極１３と電気的に接続される。これによって、前記突起電極２５を集積回路素子１２の端子とすることができ、集積回路素子１２の端子を再配置することができる。
【００７９】
前記突起電極２５は、たとえば、はんだボールなどの導電性を有するボール部材を、開口２６に搭載した後に、リフローすることによって形成する方法してもよく、無電解めっきによって形成してもよく、電解めっきによって形成してもよい。電解めっきによって、突起電極２５を形成する場合、図１に示すフローチャートに示す処理と同様の処理を再度実施してもかまわない。
【００８０】
以上のようにして配線部２３、樹脂保護膜２４および突起電極２５が形成された集積回路ウエハ１０を、切断線１０Ａに沿って切断することによって、集積回路装置３１が作成される。このような集積回路装置３１は、電子機器に搭載されることによって実用に供されることになる。
【００８１】
図４は、集積回路装置３１を示す平面図であり、突起電極２５が形成される一表面部１５側から見て示す。集積回路装置３１では、チップ上電極１３から配線部２３を経て突起電極２５が電気的に接続されている。本実施の形態では、集積回路装置３１の周縁部３２に複数、ここでは６つのチップ上電極１３が形成されている。突起電極２５は、バンプ電極であって、たとえば集積回路装置３１を電子機器の基板に実装するときに、前記基板の配線と接続される。
【００８２】
このように、集積回路素子１２の端子であるチップ上電極１３と、突起電極２５とを配線部２３によって接続して、集積回路素子１２の端子を再配置することによって、チップ上電極１３に積層して突起電極２５を形成するよりも、突起電極２５の配置位置の自由度が高まる。これによって、たとえばより大きな突起電極を形成することができ、さらに突起電極２５が配置される間隔を広げることも可能である。したがって、集積回路装置３１を実装する電子機器の基板の配線に合わせて、突起電極２５を配置することができ、実装工程を容易にすることができるとともに、さらに実装後においては接続信頼性を高く維持することができる。
【００８３】
また配線部２３を、高温および真空に曝すことなく形成することができるので、たとえば集積回路ウエハ１０に樹脂部材が予め形成されている場合であっても、この樹脂部材の変質および分解などの悪影響を及ぼすことがない。前記樹脂部材は、たとえば集積回路素子１２が電荷結合素子（Charge Coupled Device：略称ＣＣＤ）などの撮像素子である場合における樹脂レンズ部材、有機カラーフィルタ部材などである。これら樹脂部材は、過度な高温に曝されると、たとえば樹脂レンズ部材においては屈折率が変化し、有機カラーフィルタ部材においては色素の色落ちなどが発生し、初期の性能を保持することができないので、なるべく低温で配線部２３を形成することができる工程が求められている。前述した図１に示す導電路形成方法は、そのような要求にも充分に応えることができる。
【００８４】
前記集積回路素子１２が撮像素子である場合には、樹脂レンズ部材および有機カラーフィルタ部材が設けられる領域を覆う保護膜１４および保護樹脂層２４は、たとえばエッチングによって除去される。
【００８５】
図４において、集積回路素子１２が形成される領域３３を仮想線で囲んで示している。集積回路素子１２は、半導体ウエハ１１の一表面部１５の各集積回路チップ中央部に形成される。所定の集積回路素子１２が撮像素子であれば、突起電極２５は、図４に示すように集積回路素子１２が形成される領域３３を避けて形成する必要がある。集積回路素子１２の種類によっては、突起電極２５を集積回路素子１２が形成される領域３３を避けて形成する必要がないこともあるが、突起電極２５が集積回路素子１２の特性に影響を及ぼすこともあるので、突起電極２５は前記領域３３を避けて形成することが好ましい。
【００８６】
また集積回路装置３１では、導電路２３が第１導電膜１８と第２導電膜２２とが積層する２層構造となっており、たとえば電気信号の伝送によって発熱したり、環境温度の上昇および降下などによって、導電路２３が膨張および収縮を繰り返す場合であっても、断線することを防止することができ、良好な電気導電性を維持することができる。また、前述したように導電路２３をほぼ均一な厚みとすることができるので、伝達される信号にばらつきが生じず、これによって集積回路装置３１の信頼性が向上する。
【００８７】
本発明の実施の他の形態において、前述した図１のフローチャートのステップａ１において、スプレーコートおよびカーテンコートなどの手法を用いて、ペースト１７を集積回路ウエハ１０に塗布してもよい。さらに本発明の実施のさらに他の形態において、集積回路ウエハ１０の一表面１６の全面に対してではなく、スクリーン印刷などの手法によって、チップ上電極１３の周辺個所にのみ選択的にペースト１７を供給する手法でもかまわない。チップ上電極１３の周辺箇所にのみ選択的にペースト１７を塗布する場合には、数百ｎｍ粒径の微細Ａｇ粒子を含んだペースト１７を用いてもよい。
【００８８】
本発明の実施の他の形態において、前述したステップａ１とステップａ２の間に、前記第１導電膜１８とチップ上電極１３との密着性を向上させる目的で、チップ上電極１３の表面を清浄にし、表面を荒らす処理を実施してもよい。この場合、過酸化水素および希硝酸などのエッチング材によるライトエッチング処理、およびブラスト処理などによって、チップ上電極１３の表面を処理することが望ましい。
【００８９】
本発明のさらに他の実施の形態において、第２導電膜２２を複数の導電性を有する導電膜を積層して形成してもよい。この場合、ステップａ５において、第１層目の導電膜を形成した後に、引き続いて別のめっき液を設定した電解めっき装置に投入することによって、複数層の異なる種類のめっき膜が積層されて成る第２導電膜２２を形成する。たとえば熱膨張率が異なる複数種類のめっき膜によって第２導電膜２２を形成することによって、電気信号の伝送によって形成された配線部が発熱したり、環境温度が上昇および下降を繰り返したりしても、配線部２３が切断される可能性が低減される。
【００９０】
図５は、集積回路ウエハ４０を補強基材４１に接着した状態で示す断面図である。本実施の形態の配線形成方法では、前述した集積回路ウエハ１への配線部２３の形成に限らず、補強基材４１に接着された集積回路ウエハ４０にも導電路を形成することができる。
【００９１】
基板である集積回路ウエハ４０は、前述した図２（１）に示す集積回路ウエハ１と同様であるが、半導体ウエハ１１、集積回路素子１２、集積回路素子１２の端子であるチップ上電極１３、および保護膜１４に加えて、半導体ウエハ１１の一表面部１５から他表面部４２に貫通する貫通電極４３、裏面部である他表面部４２に形成され、貫通電極４３と相互に接続される裏面電極４４とを含む。集積回路ウエハ４０において、前述した集積回路ウエハ１と同様な部分には、同様の符号を付して、重複する説明を省略する。裏面電極４４は、貫通電極４３を介してチップ上電極１３と電気的に接続される。また、裏面電極４４は、貫通電極４３を介して集積回路素子１２に接続される。つまり裏面電極４４は、集積回路素子１２の端子である。
【００９２】
図５（１）に示す集積回路ウエハ４０には、隣接する集積回路素子１２の間に、この集積回路ウエハ４０の厚み方向に延びる仮想的な切断線４０Ａも示している。前記切断線４０Ａによって区切られる各領域が集積回路チップである。
【００９３】
前記貫通電極４３は、半導体ウエハ１１の一表面部１５でチップ上電極１３と電気的に接続される。貫通電極４３は、チップ上電極１３の集積回路ウエハ４０の厚み方向他方に形成されるが、これに限ることなく、チップ上電極１３から離反した位置に形成されてもよい。貫通電極４３が、チップ上電極１３から離反した位置に形成される場合、たとえばチップ上電極１３と貫通電極４３とは配線部によって電気的に接続される。
【００９４】
裏面電極４４は、半導体ウエハ１１の他表面部４２で露出する。裏面電極４４は、チップ上電極１３と同様の形状を有する。
【００９５】
図５（１）に示す集積回路ウエハ４０は、集積回路素子１２を形成する工程において５００〜７００μｍ程度の厚みを有する半導体ウエハ１１の裏面部、つまり集積回路素子１２が形成されていない他表面部４２を研磨し、エッチングなどの処理によって、その厚みを２０〜３００μｍ程度にして、薄型化されていることを特徴とする。
【００９６】
このようにして薄型化されることによって形成される集積回路ウエハ４０は、機械的な強度が弱くなるために、薄型化された後の処理、たとえば配線部の形成処理などで破損してしまう可能性が増加する。集積回路ウエハ４０の破損を防止するために、集積回路ウエハ４０の一表面部４６には、たとえば平滑面４７を有す補強基板４１が、接着剤４８によって接着される。補強基板４１は、たとえば石英ガラスなどから成る。前記補強基板４１は、集積回路ウエハ４０の一表面の面積よりも大きな面積を有する平滑面４７を有し、集積回路ウエハ４０の周縁部５１が補強基板４１の周縁部５２から外方に突出しないように、前記集積回路ウエハ４０に接着される。前記接着剤４８は、たとえば補強基板４１の集積回路ウエハ４０に対向する一表面上の全領域に塗布される。
【００９７】
前記集積回路ウエハ４０では、集積回路装置を積層して構成される３次元化集積回路装置を実現し、実装工程の容易性を向上させ、さらに実装したときの装置の信頼性を向上させる目的のため、前記導電路形成方法を用いて、裏面電極４４を再配置する。この場合、集積回路ウエハ４０を補強基板４１に貼り付けられたままの状態で処理する方が、薄型化されている集積回路ウエハ４０を破損する危険がなく、好適である。
【００９８】
しかしながら、補強基板４１は、最終的には集積回路ウエハ４０から離脱させる必要があるので、接着剤４８には、充分な接着性とともに剥離の容易性という、相反する性能が要求される。この要求を満たすために、接着剤４８は、たとえば初期のタック性により集積回路ウエハ４０を保持しておき、処理が終了した後に、ＵＶ（Ultra Violet）光線を照射することによって、タック性を失わせて集積回路ウエハ４０を取り外せるようにしたもの、ＵＶ光線および加熱によって硬化させることによって接着させたあと、処理が終了した後にレーザー光線などによって局所的に加熱して接着剤４８を分解させて、剥離させることができるものなど、様々な方式のものを用いることができる。
【００９９】
このような接着剤４８は、有機物によって生成される。したがって、加熱に対して耐性が低く、過度の加熱に対して変質や分解のおそれがある。そのため、配線部を形成する工程中に、過度に加熱されることによって剥離が生じたり、あるいは非常に強固な接着になったりして、集積回路ウエハ４０を補強基材４１から剥離する段階において、剥離が困難になるという問題が生じるおそれがある。さらに、前記接着剤４８は、加熱された状態で真空中に曝されると、より容易に分解気化しやすくなり、接着性能が劣化するとともに、真空系を汚染するという装置側のトラブルにもつながる。このような理由によって、図３に示す補強基材４１に接着された集積回路ウエハ４０に、真空を避けて低温で導電路を形成することができる導電路形成方法が望まれている。
【０１００】
本実施の形態の配線形成方法によって、このような補強基材４１に接着された集積回路ウエハ４０にも導電路である配線部５４を形成することができる。集積回路ウエハ４０に配線部５４を形成する処理は、前述した集積回路ウエハ１に配線部２３を形成する手順と同様であり、集積回路ウエハ４０の他表面部、つまり半導体ウエハ１１の他表面部４２に前述した図１に示す手順に従って、裏面電極４４と電気的に接続される配線部５４を形成する。集積回路ウエハ４０に配線部５４を形成する手順については、前述したように集積回路ウエハ１に配線部２３を形成する手順と同様であるので、その説明を省略する。
【０１０１】
図５（２）は、補強基材４１に接着された状態で、配線部５４、樹脂保護膜２４および突起電極２５が形成された集積回路ウエハ４０を示す断面図である。前記配線部５４および保護樹脂層２４および突起電極２５は、集積回路ウエハ４０の裏面部である他表面部５３に形成される。前記保護樹脂層２４および突起電極２５の形成は、前述した集積回路ウエハ１に保護樹脂層２４および突起電極２５を形成する方法と同様にして形成されるので、その説明を省略する。
【０１０２】
以上のようにして配線部５４、樹脂保護膜２４および突起電極２５が形成された集積回路ウエハ４０を切断線４０Ａに沿って切断することによって、集積回路装置６１が作成される。集積回路装置６１を作成するために、まず図５（２）に示す集積回路ウエハ４０と補強基板４１とが接着剤４８によって接着された状態から、ＵＶ光線およびレーザー光線などを接着剤４８に照射することによって、集積回路ウエハ４０を補強基板４１から取り外す。そして、集積回路ウエハ４０を切断することによって、集積回路装置６１が作成される。
【０１０３】
以上のように、裏面電極４４に接続される配線部５４を形成し、突起電極２５を形成するまでの工程において、常圧下で１５０℃〜１８０℃程度の温度までしか加熱されていないために、接着剤４８の特性を劣化させることがない。したがって、集積回路ウエハ４０を保護基材４１から良好に剥離させることができる。
【０１０４】
図６は、集積回路装置６１を示す平面図であり、突起電極２５が形成される他表面部４２側から見て示す。集積回路装置６１では、裏面電極４４から配線部５４を経て突起電極２５が電気的に接続されている。本実施の形態では、集積回路装置６１の周縁部６２に複数、ここでは６つの裏面電極４４が形成されている。突起電極２５は、バンプ電極であって、たとえば集積回路装置６１を電子機器の基板に実装するときに、前記基板の配線と接続される。図６では、集積回路素子１２が形成される領域３３を仮想線で囲んで示している。集積回路素子１２は、半導体ウエハ１１の一表面部１５の各集積回路チップ中央部に形成される。
【０１０５】
このように、集積回路素子１２の端子である裏面電極４４と、突起電極２５とを配線部５４によって接続して、集積回路素子１２の端子を再配置することによって、裏面電極４４に積層して突起電極２５を形成するよりも、突起電極２５の配置位置の自由度が高まる。これによって、たとえばより大きな突起電極２５を形成することができ、さらに突起電極２５が配置される間隔を広げることも可能である。したがって、集積回路装置６１を実装する電子機器の基板の配線に合わせて、突起電極２５を配置することができ、実装工程を容易にすることができるとともに、さらに実装後においては接続信頼性を高く維持することができる。
【０１０６】
また集積回路装置６１の裏面部である集積回路素子１２が形成されていない他表面部６３は、突出電極２５の配置に対して高い自由度を有し、いずれの位置に配置しても集積回路素子１２の性能、特性に影響を及ぼすことがない。そのため、集積回路素子１２が形成される一表面部に配線部を形成して突起電極２５を配置する場合よりも、より大きな突出電極２５を形成することができる。したがって、実装工程の容易性と高い実装後の信頼性を実現することができる。さらには、薄型化した３次元型集積回路装置の実現も可能となる。
【０１０７】
また配線部５４を、高温および真空に曝すことなく形成することができるので、たとえば集積回路ウエハ４０に樹脂部材が予め形成されている場合であっても、前述したように、この樹脂部材の変質および分解などの悪影響を及ぼすことがない。
【０１０８】
前記図１に示す本実施の形態の導電路形成方法の手順を示すフローチャートでは、導電路である配線部２３を形成しているが、前述した図１のフローチャートのステップａ４において、ステップａ３で生成した絶縁膜１９のうち予め定める領域の絶縁膜１９を除去して形成される所定の開口部２１の形成位置によって、突起電極を形成することも可能である。
【０１０９】
図７（１）は、集積回路ウエハ１０を示す断面図であり、図７（２）は突起電極７１が形成された集積回路ウエハ１０を示す断面図である。図１に示す手順と同様な手順によって、突起電極７１を形成することができるので、異なる部分についてのみ説明する。まず、前述のフローチャートのステップａ３において形成される絶縁膜１９の厚みを、配線部２３を形成する場合よりも大きくする。この絶縁膜１９の厚みは、たとえば５０〜１００μｍ程度に選ばれる。液状フォトレジストのスピンコーティングによる塗布が困難な場合には、フィルム状フォトレジストの貼り付けを行って絶縁膜１９を形成する。
【０１１０】
そして前記フローチャートのステップａ３において形成される開口部２１は、たとえばチップ上電極１３に積層されている第１導電膜１８が露出するように形成される。前記開口部２１の開口の形状は、たとえば一表面部１５から見てチップ上電極と同様に形成する。そして、ステップａ４において電解めっきによって形成される第２導電膜２２の厚みＨ２を、たとえば２０〜１００μｍ程度に選び、配線部２３を形成する場合よりも厚く作成することによって、突起電極７１を形成することができる。
【０１１１】
もしくは、図１のフローチャートのステップａ３と同様にスピンコーティングによって３〜１５ｍｍの厚みを有する絶縁膜１９を形成した後、ステップａ５において配線部２３を形成する場合と比較して、単に電解めっき時間を延長し、２０〜１００μｍ程度の厚みを有する第２導電膜２２を形成してもよい。その場合には、基端部と比べて先端部の体積が大きな、いわゆるマッシュルーム形状の突起電極７１を得ることができる。
【０１１２】
このように突起電極７１を形成する場合であっても、突起電極７１を形成する工程で、集積回路ウエハ１０を真空および高温に曝すことがないので、前述したように集積回路素子１２に樹脂部材が含まれている場合であっても、この樹脂部材の品質が劣化したり、分解したりすることを防止することができる。
【０１１３】
また本工程においては、集積回路ウエハ１０を真空チャンバ内に収容して、真空引きする必要がないので、従来の技術よりも、突起電極７１を形成するための時間を短くすることができ、これによって生産性を向上させることができる。
【０１１４】
ここでは、集積回路ウエハ１０のチップ上電極１３に積層して突起電極７１を形成する場合について示しているが、前述した配線部２３が形成された集積回路ウエハ１０の配線部２３に積層して、突起電極を作成してもよく、また図５に示す集積回路ウエハ４０の裏面電極４４に積層して、突起電極を作成してもよい。
【０１１５】
また本実施の形態では、集積回路ウエハに導電路を形成しているが、導電路が形成される基板は、集積回路ウエハに限らない。
【図面の簡単な説明】
【０１１６】
【図１】本発明の実施の一形態の導電路形成方法の手順を示すフローチャートである。
【図２】導電路形成方法によって、集積回路ウエハ１０に導電路である配線部２３を形成する過程を示す断面図である。
【図３】配線部２３、保護樹脂層２４および突起電極２５を形成した集積回路ウエハ１０の断面図である。
【図４】集積回路装置３１を示す平面図である。
【図５】集積回路ウエハ４０を補強基材４１に接着した状態で示す断面図である。
【図６】集積回路装置６１を示す平面図であり。
【図７】図７（１）は、集積回路ウエハ１０を示す断面図であり、図７（２）は突起電極７１が形成された集積回路ウエハ１０を示す断面図である。
【図８】集積回路素子が形成されたウエハ１に、配線を形成する従来の技術の配線形成方法を説明する図である。
【符号の説明】
【０１１７】
１，４０  集積回路ウエハ
１１  半導体ウエハ
１２  集積回路素子
１３  チップ上電極
１５  一表面部
１６  一表面
１７  ペースト
１８  第１導電膜
１９  絶縁膜
２２  第２導電膜
２３，５４  配線部
２５，７１  突起電極
３１，６１  集積回路装置
４３  貫通電極
４４  裏面電極
５４  配線部
【図１】
2005057051.tif 000003
【図２】
2005057051.tif 000004
【図３】
2005057051.tif 000005
【図４】
2005057051.tif 000006
【図５】
2005057051.tif 000007
【図６】
2005057051.tif 000008
【図７】
2005057051.tif 000009
【図８】
2005057051.tif 000010