(57)【要約】  【課題】  回路の低ノイズ化を図るとともに、高速信号転送を可能にした。  【解決手段】  バックプレーン１０のプラグコネクタP3〜P5の裏面側には、このコネクタP3〜P5と電気的に接続されるシュラウドrP3〜rP5が設けられている。このシュラウドrP3〜rP5には、多スロット兼用第2のリアパネルI/Oボード２１のコネクタが挿入される。第2のI/Oボード２１は、バックプレーン１０の裏面側に平行に配置されて第2のI/Oボード２１のコネクタが、シュラウドrP3〜rP5に挿入されるとともに、第2のI/Oボード２１のコネクタが、図示裏側に配置されているシュラウドrP3〜rP5に挿入される。  【選択図】  図８
2005267141.tif 000002
【特許請求の範囲】
【請求項１】
プロセッサボード、バックプレーン、リアパネルI/Oボードからなる電子回路基板接続装置において、
前記プロセッサボード実装用の複数の第１コネクタをバックプレーンの表面部に設け、
前記第１コネクタが設けられたバックプレーンの裏面部に、第１コネクタと電気的に接続された多スロットリアパネルI/Oボード実装用の第２コネクタを設け、
前記第２コネクタに実装され、前記バックプレーンの裏面部に沿って平行に多スロットリアパネルI/Oボードを配置したことを特徴とする電子回路基板接続装置。
【請求項２】
請求項１に記載の電子回路基板接続装置において、
前記多スロットリアパネルI/Oボードは、周辺・端末装置と接続されるとともに、周辺・端末装置に応じて種々の回路に構成されたことを特徴とする電子回路基板接続装置。
【請求項３】
請求項１又は２に記載の電子回路基板接続装置において、
前記バックプレーンの表面部に、リアパネルI/O実装用第２コネクタと電気的に接続された拡張コネクタを設け、この拡張コネクタにプロセッサボード実装方向と同一方向に実装される変則I/Oボードを設けることを特徴とする電子回路基板接続装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、PICMG 2.0R3.0コンパクトPCI仕様で定められているプロセッサボード、バックプレーン（マザーボード）、リアパネルI/Oボード等の構成をフレキシブルに変更可能にし、特に、リアパネルI/Oボードを用いてフレキシブルに回路構成を変更可能にした電子回路基板接続装置に関するものである。
【背景技術】
【０００２】
図９(a)〜(c)は、電子回路基板接続装置の１つであるコンパクトPCIシステム構成を示す図で、図９(a)はプロセッサボード１１の正面図、図９(b)はバックプレーン１０の側面図、図９(c)は第１のリアパネルI/Oボード１２の正面図である。
【０００３】
図９(a)に示すプロセッサボード１１のJ1〜J5と、図９(c) に示す第１のリアパネルI/Oボード１２のrJ3〜rJ5は、リセプタクルコネクタであり、図９(b)に示すバックプレーン１０の一方の面（表面側）には、プラグコネクタP1〜P5が、他方の面（裏面側）には、コネクタP3〜P5と電気的に接続されたシュラウドrP3〜rP5が、それぞれ配置される。
【０００４】
図１０は、一枚のプロセッサボード１１と一枚の第１のリアパネルI/Oボード１２とをバックプレーン１０に実装した状態の一例を示す斜視図である。
【０００５】
図１０に示すバックプレーン１０のプラグコネクタP1〜P5には、プロセッサボード１１のリセプタクルコネクタJ1〜J5が挿入される。
【０００６】
また、バックプレーン１０のシュラウドrP3〜rP5には、第１のリアパネルI/Oボード１２のリセプタクルコネクタrP3〜rP5が挿入される。プロセッサボード１１と第１のリアパネルI/Oボード１２は、バックプレーン１０を挟んで交叉するように一直線上に配置されている。
【０００７】
プロセッサボド１１のリセプタクルコネクタJ1,J2には、PCI信号が割り当てられ（アサインされ）ており、J3,J4,J5には、ユーザー定義I/Oがアサインされている。なお、J1,J2はバス接続されているが、J3〜J5はユーザー定義I/Oのため、バス接続にはされていない。
【０００８】
図１１(a)、(b)は、コンパクトPCIのバックプレーン１０の一構成例を示す正面図及び側面図で、このバックプレーン１０の表面側には、５つのスロットSL1〜SL5のプラグコネクタP1〜P5が配置され、その裏面側には、第1のI/Oボード１２が挿入されるシュラウドrP3r〜P5が配置されて構成されている。
【０００９】
前記プロセッサボード１１では、J1,J2にコンパクトPCI信号が、J3〜J5にはFDD信号、IDEバス信号（IDE-P、IDE-S)などユーザーが定義した信号が割り当て（アサインされ）られる。FDD信号、IDE信号は、リアパネルI/Oボードから接続ケーブルを介しHDDユニットやFDDユニット（周辺・端末装置）へ供給される。HDDドライブをミラー接続に構成する場合は、図１２に示すように接続する。この場合の信号は、プロセッサボード１１から第１のリアパネルI/Oボード１２，ケーブル１３，ミラーカード１４，ケーブル１５a，１５bを経由しHDDドライブユニット１６a，１６bへ供給される。
【００１０】
なお、ミラーカード１４を通さないでHDDドライブユニット１６cへの信号を供給する場合には、第２のリアパネルI/Oボード１２からケーブル１７を使用して行なう。
【００１１】
図１３は、図１２におけるHDDドライブ接続ケーブル１３，１７の配線を簡略化する場合の構成図で、図１３において、バックプレーン１０には、上記ケーブル１３，１７部分に相当する配線を行う。また、IDE信号は、プロセッサボード１１、バックプレーン１０、ケーブル１５ａ〜１５c、HDDドライブユニット１６ａ〜１６cへ供給される。
【特許文献１】特開２００２−０２３８８７号公報。
【特許文献２】特開平１１−１７５２０６号公報。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
通常、HDDドライブユニット、FDDドライブユニットを接続する際には、プロセッサボードから上記ユニットまでを、ケーブルを使用して接続する手段が採られる。このケーブルが長くなるとプロセッサボードからユニットまでの信号長が長くなり、HDDの高速化を妨げる結果となる。また、ケーブル配線の引き回しは、ノイズの要因となるとともに、システム誤動作を引き起こすことにもなる。
【００１３】
他方、ケーブルを省力化するために、バックプレーンで配線を行なうと、システム構成変更の際におけるケーブルのつなぎ直しが簡単に行なえず、バックプレーンを作り直ししなければならず、コスト高を招くおそれがある。
【００１４】
例えば、図１２に示すケーブル１３，１７をカスケード接続に変更する場合、ケーブル接続の場合には、図１４に示すように、ケーブル１８を１本変更するだけで済むが、バックプレーン接続の場合には、図１５に示すように、バックプレーンを新規に作り直さなければならない問題がある。
【００１５】
バックプレーンには、図１０に示すように、プロセッサボード１１と第１のリアパネルI/Oボード１２がバックプレーン１０を挟んで一直線上に配置されてシステムとして筐体内に収納される。このため、これらボードが組み込まれたシステムのメンテナンスを行なうときに、これらボードを筐体から全体を引き出さないとメンテナンスができない問題がある。
【００１６】
この発明は、上記の事情に鑑みてなされたもので、回路の低ノイズ化を図るとともに、高速信号転送を可能にし、また、低コスト・メンテナンスを容易にし、しかも筐体の小型化を図った電子回路基板接続装置を提供することを課題とする。
【課題を解決するための手段】
【００１７】
この発明は、上記の課題を達成するために、プロセッサボード、バックプレーン、リアパネルI/Oボードからなる電子回路基板接続装置において、
前記プロセッサボード実装用の複数の第１コネクタをバックプレーンの表面部に設け、
前記第１コネクタが設けられたバックプレーンの裏面部に、第１コネクタと電気的に接続された多スロットリアパネルI/Oボード実装用の第２コネクタを設け、
前記第２コネクタに実装され、前記バックプレーンの裏面部に沿って平行に多スロットリアパネルI/Oボードを配置したことを特徴とする。
【００１８】
第２発明は、前記多スロットリアパネルI/Oボードは、周辺・端末装置と接続されるとともに、周辺・端末装置に応じて種々の回路に構成されたことを特徴とする。
【００１９】
第３発明は、前記バックプレーンの表面部に、リアパネルI/O実装用第２コネクタと電気的に接続された拡張コネクタを設け、この拡張コネクタにプロセッサボード実装方向と同一方向に実装される変則I/Oボードを設けることを特徴とする。
【発明の効果】
【００２０】
以上述べたように、この発明によれば、回路の接続構成を変更する際に、多スロットリアパネルI/Oボードを差し替えるだけで簡単に回路の接続構成を変更できる。このため、新規にバックプレーンやプロセッサボードなどを作り直す手間を省くことが出来る。また、この発明によれば、筐体内でのケーブル引き回しを低減できるために、低ノイズ化を図ることができるとともに、パターン配線で信号の全長の短縮化が図れるために、高速信号転送に優れている。
【００２１】
さらに、この発明によれば、リアパネルI/Oボードに拡張コネクタを配置し、このコネクタクに変則リアパネルI/Oボードを筐体のフロント側から着脱可能としたので、筐体の奥行きを縮小することが出来るとともに、メンテナンスもフロント側からできるので、容易である。
【００２２】
さらにまた、この発明によれば、バックプレーンの裏面側に平行にリアパネルI/Oボードを配置できるようにしたので、筐体の奥行きを縮小することができ、多スロットI/Oボードを使用すると、スロット間の信号受け渡しが、ケーブルレスで実現できるとともに、低ノイズ化を図ることが出来るなど利点がある。
【発明を実施するための最良の形態】
【００２３】
以下この発明の実施の形態を図面に基づいて説明するに、図９から図１３と同一部分には同一符号を付して述べる。
【００２４】
図１はこの発明の実施の第１形態を示す構成説明図、図２（ａ）は第１形態で使用するバックプレーン１０の平面図、（ｂ）は（ａ）の矢視図である。図１、図２（ａ）、（ｂ）において、プロセッサボード１１のリセプタクルコネクタJ1〜J5は、図２（ａ）に示すスロットSLOT1のプラグコネクタP1〜P5に挿入（実装）される（図１のバックプレーン１０においては、P1，P2を省略）。
【００２５】
バックプレーン１０のプラグコネクタP3〜P5の裏面側には、このコネクタP3〜P5と電気的に接続されるシュラウドrP3〜rP5が設けられていて（図２（ａ）には図示せず）、このシュラウドrP3〜rP5には、多スロット兼用第２のリアパネルI/Oボード（以下第２のI/Oボードと称す）２１のコネクタ２１ａ，２１ｂが挿入される。
【００２６】
第２のI/Oボード２１は、バックプレーン１０の裏面側に平行に配置されてI/Oボード２１のコネクタ２１ａがシュラウドrP3〜rP5に挿入（実装）されるとともに、第２のI/Oボード２１のコネクタ２１ｂが図２に示すSLOT2の図示裏側に配置されているシュラウドrP3〜rP5に挿入（実装）される。
【００２７】
また、図２（ａ）、（ｂ）に示すSLOT2のP3〜P5には、ミラーエクステンションボード２２のコネクタ２２ａが挿入される。バックプレーン１０のSLOT2とSLOT3の裏面側のシュラウドrP3〜rP5は、信号配線パターン２３で接続され、このシュラウドrP3〜rP5（図１の符号１０ａ）に周辺・端末装置であるHDDドライブ１６ａ〜１６ｃへ接続するケーブル１５ａ〜１５ｃが接続される。
【００２８】
上記のように，バックプレーン１０のSLOT1のプラグコネクタP1〜P5とその裏面のシュラウドrP3〜rP5には、プロセッサーボード１１、第２のI/Oボード２１の３枚のプリント板（バックプレーンを含め）が接合される。また、バックプレーン１０のSLOT1のプラグコネクタP1〜P5に隣接するSLOT2のプラグコネクタP1〜P5には、ミラーエクステンションボード２２が、その裏面のシュラウドrP3〜rP5には、第２のI/Oボード２１の３枚のプリント板（バックプレーンを含め）が接続される。
【００２９】
なお、第２のI/Oボード２１のコネクタ２１ｂ、ミラーエクステンションボード２２のコネクタ２２ａ、バックプレーン１０の符号１０ａで示すシュラウドrP3〜rP5の３カ所は同じ信号アサインになる。
【００３０】
上記のように構成された実施の第１形態において、プロセッサボード１１のHDDコントローラ１１ａからの信号“Ｐ”（Primary）は、第２のI/Oボード２１のコネクタ２１ａの［Ａ］に入力され、第２のI/Oボード２１内の配線パターンを経由してコネクタ２１ｂの［Ａ］へ伝わる。ここで［  ］はコネクタではなく信号の群を示す。（４つの信号群Ａ〜Ｄが３つのコネクタに対応する。）以下同様である。
【００３１】
この信号“Ｐ”は、ミラーエクステンションボード２２にだけ入力され、ミラーカード１４を経由して、コネクタ２２ａの［Ｃ］，［Ｄ］に出力される。このコネクタ２２ａの［Ｃ］，［Ｄ］の信号は、第２のI/Oボード２１のコネクタ２１ｂの［Ｃ］，［Ｄ］，及びバックプレーン１０のコネクタ１０ａの［Ｃ］，［Ｄ］に接続され、HDDドライブ１６b、１６cへ入力される。
【００３２】
また、プロセッサボード１１のHDDコントローラ１１ａからの信号“S”(Secondary)は、第2のI/Oボード２１のコネクタ２１ａの［Ｄ］に入力され、第2のI/Oボード２１内の配線パターンを経由してコネクタ２１ｂの［Ｂ］へ伝わる。この信号“S”は、バックプレーン１０のコネクタ１０ａの［Ｂ］に接続され、HDDドライブ１６aへ入力される。
【００３３】
次にHDD構成をカスケード接続に変更したい場合は、第2のI/Oボードを変更して図３に示すような構成にする。
【００３４】
図３において、プロセッサボード１１のHDDコントローラ１１ａからの信号“Ｐ”（Primary）は、第３のI/Oボード２４のコネクタ２４ａの［Ａ］に入力され、第２のI/Oボード２１内の配線パターンを経由してコネクタ２４ｂの［Ａ］，［Ｂ］へ伝わる。
【００３５】
コネクタ２４ｂの［Ｂ］の信号は、バックプレーン１０のコネクタ１０ａの［Ｂ］のみに接続され、HDDドライブ１６ａに入力される。コネクタ２４ｂの［Ａ］信号は、ミラーエクステンションボード２２のコネクタ２２ａの［Ａ］にだけ入力され、ミラーカード１４を経由して、コネクタ２２ａの［Ｃ］，［Ｄ］に出力される。このコネクタ２２ａの［Ｃ］，［Ｄ］の信号は、第３のI/Oボード２４のコネクタ２４ｂの［Ｃ］，［Ｄ］、及びバックプレーン１０のコネクタ１０ａの［Ｃ］，［Ｄ］に接続され、HDDドライブ１６b、１６cへ入力される。
【００３６】
また、HDD接続をミラーエクステンションボード無しで構成したい（ミラー構成にしない）場合には、I/Oボードを変更し、図４に示すような構成にする。
【００３７】
図４において、プロセッサボード１１のHDDコントローラ１１ａからの信号“Ｐ”（Primary）は、第４のI/Oボード２５のコネクタ２５ａの［Ａ］に入力され、第４のI/Oボード２５内の配線パターンを経由してコネクタ２５ｂの［Ｂ］，［Ｃ］へ伝わる。コネクタ２５ｂの［Ｂ］，［Ｃ］の信号は、HDDドライブ１６ａ、１６ｂに入力される。
【００３８】
プロセッサボード１１のHDDコントローラ１１ａからの信号“S”(Secondary)は、第４のI/Oボード２５のコネクタ２５ａの［Ｄ］に入力され、第４のI/Oボード２５内の配線パターンを経由して、コネクタ２５ｂの［Ｄ］へ伝わる。コネクタ２５ｂの［Ｄ］の信号は、HDDドライブ１６cへ入力される。
【００３９】
上記のようにHDDの接続構成を変更する際に、I/Oボードを交換することで対応が可能であるため、プロセッサボード、バックプレーン、ミラーエクステンションボードなどの作り直しによる作業が大きいところは変更せずに、I/Oボードを交換するだけで回路構成の変更ができる。また、ケーブルの引き回しが減り、低ノイズ化が可能となり、パターン配線で信号の全長の短縮化が図れるため、高速信号転送も可能になるなどの利点がある。
【００４０】
図５はこの発明の実施の第２形態を示す斜視図で、図５において、バックプレーン１０の裏面に沿って平行に第2のI/Oボード２１を配置し、この第2のI/Oボード２１を、バックプレーン１０の裏面側に設けられた２つのスロット間のシュラウドrP3〜rP5に実装する。第2のI/Oボード２１が実装されたシュラウドrP3〜rP5にはプラグコネクタP3〜P5を電気的に接続して、このプラグコネクタP3〜P5をバックプレーン１０の表面側に設ける。
【００４１】
このようにして配置されたプラグコネクタP3〜P5には、第１のリアパネルI/Oボード１２を実装するとともに、プラグコネクタP3〜P5には、従来プロセッサボード１１のフロントパネルに配置できなかった信号をアサインする。
【００４２】
このようにプラグコネクタP3〜P5をバックプレーン１０に実装し、このプラグコネクタP3〜P5に第１のリアパネルI/Oボード１２を装着するとともに、第2のI/Oボード２１を使用することで、従来では、バックプレーン１０の裏面側（リア側）からでしか引き出せなかった第１のリアパネルI/Oボード１２をフロントパネル側から引き出すことが出来るようになった。このため、システムのフロントメンテナンス化が可能になった。
【００４３】
次にこの発明の実施の第３形態について述べる。図６から図８は実施の第３形態を示す正面図及び側面図で、図６は従来スロットインタイプのリアパネルI/Oボードであったものを、ピギーパックタイプの第2のリアパネルI/Oボード２１に変更し、かつ、一列のストレートタイプコネクタrJ5を使用した実施の形態である。なお、３５は誤挿入防止体である。
【００４４】
上記のように構成した第2のリアパネルI/Oボード２１は、バックプレーン１０の裏面と平行に実装されるために、バックプレーン１０の裏面側の奥行きが大幅に短くなり、これによりシステム筐体の奥行きスペースが縮小され、システムの小型化が可能となる。
【００４５】
図７は、図６におけるコネクタrJ5を３列に構成した、所謂多スロットタイプの第2のリアパネルI/Oボード２１である。この図７では、隣接スロットと第2のリアパネルI/Oボード２１を共用する。共用することで、スロット間でのパターン配線ができるため、ケーブルレスでスロット間の接続が可能になる。
【００４６】
従って、スロット間の接続の際、従来では、信号長はリアパネルI/O−ケーブル−リアパネルI/Oという経路になり、リアパネルI/Oボード内のパターン長は、最低でも80mm+ケーブル長+80mmでしたが、この実施の形態においては、スロット間隔（隣接スロットでは）20mmで配線が可能となり、信号伝搬遅延を少なく出来る。
【００４７】
図８は、第２のリアパネルI/Oボード２１をバックプレーン１０に実装するときの構成図で、プロセッサボード１１はバックプレーン１０の一方の面に対して直角に実装されるが、第２のリアパネルI/Oボード２１はバックプレーン１０の他方の面に対して平行に実装される。
【００４８】
上記図６のように第2のリアパネルI/Oボード２１をピギーパックタイプに変更してバックプレーン１０の裏面に沿って平行配置となるようにしたので、システム筐体の奥行きスペースを小さくすることができる。また、ピギーパックタイプの場合は、着脱機構が不要となるので、筐体構想を簡素化することが出来る。さらに、ケーブル実装スペースを設けても、システム筐体の奥行きスペースを小さくできる。
【００４９】
上記図７のように多スロット兼用第２のリアパネルI/Oボードに構成することにより、信号配線長を短縮できるため、信号伝搬遅延の縮小を図ることができるとともに、ノイズに対しても影響を受けにくいなどの効果があり、しかもスロット間の信号受け渡しが、ケーブルレスで実現できる。また、多スロット（ｎスロット）兼用のリアパネルI/Oボードは、多スロット分の１枚のリアパネルI/Oボードで実現できるために、ｎスロットの場合、従来では、ｎ枚のリアパネルI/Oボードが必要であったが、この実施の形態では、I/Oボードは１枚で実現できるために、ｎ−１枚分ボードを製作しないで済む利点がある。
【図面の簡単な説明】
【００５０】
【図１】この発明の実施の第１形態を示す構成説明図。
【図２】（ａ）は第１形態で使用するバックプレーンの平面図、（ｂ）は（ａ）の矢視図。
【図３】HDD構成をカスケード接続に変更したときの構成説明図。
【図４】ミラーエクテンションボードを省略したときの構成説明図。
【図５】この発明の実施の第２形態を示す斜視図。
【図６】（ａ），（ｂ）はこの発明の実施の第３形態を示す正面図及び側面図。
【図７】（ａ），（ｂ）は第３形態の他の例を示す正面図及び側面図。
【図８】第３形態におけるコンパクトPCIシステム構成図。
【図９】従来のコンパクトPCIシステム構成図。
【図１０】従来のコンパクトPCIシステム構成の斜視図。
【図１１】従来のバックプレーンにおける多スロット配置構成を示す正面図及び側面図。
【図１２】HDDドライブをミラー接続に構成するときの構成図。
【図１３】HDDドライブ接続ケーブルの配線を簡略化した構成図。
【図１４】図１２の構成をカスケード接続したときの構成図。
【図１５】バックプレーンを新規に作り直したときの構成図。
【符号の説明】
【００５１】
１０…バックプレーン
１１…プロセッサボード
１４…ミラーカード
２１、２４，２５…多スロット兼用第２〜第４のリアパネルI/Oボード
２２…ミラーエクステンションボード
J1〜J5、rP3〜rP5…リセプタクルコネクタ
P1〜P5…プラグコネクタ
rJ3〜rJ5…リセプタクルコネクタ
【図１】
2005267141.tif 000003
【図２】
2005267141.tif 000004
【図３】
2005267141.tif 000005
【図４】
2005267141.tif 000006
【図５】
2005267141.tif 000007
【図６】
2005267141.tif 000008
【図７】
2005267141.tif 000009
【図８】
2005267141.tif 000010
【図９】
2005267141.tif 000011
【図１０】
2005267141.tif 000012
【図１１】
2005267141.tif 000013
【図１２】
2005267141.tif 000014
【図１３】
2005267141.tif 000015
【図１４】
2005267141.tif 000016
【図１５】
2005267141.tif 000017