(57)【要約】【課題】  １パターンの表示データに基づいて、該表示データのパターンを水平方向に回転させながら画面表示することのできる表示制御装置を提供する。【解決手段】  表示制御装置１００に、回転位相を示す回転位相カウント値Ｓ１１４を生成する回転位相カウンタ１１４と、回転位相カウント値Ｓ１１４に基づいて表示データを間引き、回転位相０〜π／２、３π／２における表示データ（選択表示ドット信号Ｓ１１５）を生成する表示ドット選択回路１１５と、回転位相がπ／２から３π／２の時は、選択表示ドット信号Ｓ１１５のビット配列を上位と下位を反転した信号を、回転位相が０〜π／２、３π／２の時は選択表示ドット信号Ｓ１１５そのままの信号を、シフトデータＳ１１６として出力するビット配列反転選択回路１１６と、を備えた。【選択図】  図１
2005084400.tif 000002
【特許請求の範囲】
【請求項１】
複数ドットからなる表示データを格納し、表示データアドレス生成回路より出力された表示データアドレスに対応した表示データを出力する表示データ格納メモリと、
垂直同期信号をカウントし、回転速度設定レジスタより設定される周期でオーバーフロー信号を出力する垂直同期信号カウンタと、
前記オーバーフロー信号をカウントする回転位相カウンタと、
前記回転位相カウンタのカウント値に基づいて、前記表示データ格納メモリからの表示データを間引き、残った表示データの前後に無表示状態を示す信号を付加し、入力した表示データとドット幅を一致させた選択表示ドット信号を出力する表示ドット選択回路と、
前記回転位相カウンタのカウント値が所定の回転位相を示す時は、前記選択表示ドット信号のビット配列を反転させたデータを、前記回転位相カウンタのカウント値が所定の回転位相を示さない時は、前記選択表示ドット信号のビット配列そのままのデータを、出力するビット配列反転選択回路と、
前記ビット配列反転選択回路からのシフトデータを、上位または下位のビットより順に表示信号として出力する表示データシフトレジスタと、
を備えた、ことを特徴とする表示制御装置。
【請求項２】
請求項１に記載の表示制御装置において、
前記表示ドット選択回路は、前記回転位相カウンタのカウント値が１増加する度に、横方向のドット数がｎ（ｎは１以上の整数）ドットの前記表示データを所定ドットおきに選択することでｍ（ｍは１以上の整数）ドットに間引き、該選択されたｍドットの表示データの上位ドットと下位ドットとに、（ｎ−ｍ）／２ドットの無表示状態を示す信号を付加することでｎドットとした選択表示ドット信号を出力する、
ことを特徴とする表示制御装置。
【請求項３】
請求項１に記載の表示制御装置において、
前記ビット配列反転選択回路は、
前記回転位相カウンタのカウント値をデコードした値に基づいて、前記選択表示ドット信号の配列を反転させるか否かを示すビット配列反転信号を生成する反転位相デコード回路と、
前記選択表示ドット信号の各ビットに対して設けられ、前記ビット配列反転信号に基づいて、前記選択表示ドット信号、または前記選択表示ドット信号を反転させた信号のいずれかを、選択，出力する選択手段と、
を備えた、ことを特徴とする表示制御装置。
【請求項４】
請求項１に記載の表示制御装置において、
前記表示ドット選択回路は、横方向のドット数がｎドットの前記表示データを、前記回転位相カウンタのカウント値が１増加する度にセレクタ回路または論理ゲートによって所定のドットおきに出力することで、前記ビット配列反転選択回路に入力する信号レベルのｍドットの信号とし、前記セレクタ回路または前記論理ゲートに接続されるｍドットの信号の上位ドットと下位ドットとに、（ｎ−ｍ）／２ドットの無表示状態を示す信号を付加することでｎドットとした選択表示ドット信号を出力する、
ことを特徴とする表示制御装置。
【請求項５】
請求項１に記載の表示制御装置において、
前記表示ドット選択回路は、
前記回転位相カウンタのカウント値が所定の回転位相を示さない時、前記回転位相カウンタのカウント値が１増加する度に、横方向のドット数がｎドットの前記表示データの所定のドットを論理ＯＲすることでｍドットとし、該ｍドットとされた表示データの上位ドットと下位ドットとに、（ｎ−ｍ）／２ドットの無表示状態を示す信号を付加することでｎドットとした選択表示ドット信号を出力し、
前記回転位相カウンタのカウント値が所定の回転位相を示す時、中心のドットを、ｎドットの前記表示データの全ての信号を論理ＯＲした信号とし、その他のドットを無表示状態を示す信号とした、ｎドットの選択表示ドット信号を出力する、
ことを特徴とする表示制御装置。
【請求項６】
請求項１に記載の表示制御装置において、
前記表示ドット選択回路は、
前記回転位相カウンタのカウント値が所定の回転位相を示さない時、前記回転位相カウンタのカウント値が１増加する度に、横方向のドット数がｎドットの前記表示データの所定のドットを論理ＯＲすることでｍドットとし、該ｍドットとされた表示データの上位ドットと下位ドットとに、（ｎ−ｍ）／２ドットの無表示状態を示す信号を付加することでｎドットとした選択表示ドット信号を出力し、
前記回転位相カウンタのカウント値が所定の回転位相を示す時、ｎドット全てを、無表示状態を示す信号とした選択表示ドット信号を出力する、
ことを特徴とする表示制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示制御回路に関し、特に、１パターンの表示データに基づいて、該表示データのパターンを回転させながら画面表示することのできる表示制御装置に関するものである。
【背景技術】
【０００２】
従来、画面表示を行うために、表示データを格納する表示データ格納メモリと、表示データを表示データ格納メモリより取り込んでディスプレイに表示する表示回路と、を備えた表示制御装置を有する半導体装置が用いられている。
【０００３】
このような従来の表示制御装置において、表示データを回転させながら画面表示を行う場合、一連の回転動作を表現するのに必要な全てのパターンの表示データを、表示データ格納メモリに保有しておく必要がある。例えば、図８（ａ）に示したように、表示データ縦方向中心線７２１を軸とし、回転方向を示す矢印７２２に従って、表示データを水平方向へ回転させて、図８（ｂ）に示したように画面表示を行う場合、表示データ格納メモリには、７００〜７１５の表示データのパターン、すなわち、回転していない状態の表示パターン７００と、該表示パターン７００を回転表示するための回転表示パターン７０１〜７１５と、が保有されている。さらに、連続表示動作を行うためには、表示データを読み出すための表示データアドレスを変化させ、連続的な回転動作を表すパターンの表示データを選択する必要がある。
【０００４】
図９は、従来の表示制御装置の構成を示すブロック図である。図９において、８００は、表示データ格納メモリ８１０に格納されている表示データＳ８１０のパターンを、表示用ドットクロック８０１にてディスプレイ８２０に画像表示させる表示回路である。また、８０２は、表示データに対応する表示データアドレスＳ８０２を生成する表示データアドレス生成回路、８０４は、表示データアドレスＳ８０２に対して表示データ格納メモリ８１０より出力される表示データＳ８１０を格納するバッファメモリ、８０３は、バッファメモリ８０４からの表示データＳ８０４を、表示用ドットクロック８０１にて、表示信号Ｓ８００としてディスプレイ８２０に出力する表示データシフトレジスタ、である。
【０００５】
ここで、表示データ格納メモリ８１０は、一連の動作を表現するのに必要な全てのパターンの表示データを格納しているものである。
【０００６】
このように構成される従来の表示制御装置においては、表示回路８００内の表示データアドレス生成回路８０２から出力される表示データアドレスＳ８０２に対応する表示データＳ８１０が、表示データ格納メモリ８１０から出力され、表示情報を準備するためのバッファメモリ８０４に一旦格納された後、表示データシフトレジスタ８０３に取込まれる。すると、表示データシフトレジスタ８０３は、表示用ドットクロック８０１により表示データＳ８１０を表示信号Ｓ８００としてディスプレイ８２０へシフト出力し、ディスプレイ８２０に画面表示する。
【０００７】
このような従来の表示制御装置において回転表示を実施する際には、表示データアドレス生成回路８０２は、連続した回転動作を表現するための次のパターンの表示データに対応した表示データアドレスＳ８０２を出力し、表示データ格納メモリ８１０から出力された次の表示データＳ８１０のパターンが、ディスプレイ８２０に表示される。この表示制御装置は、一連の回転表示が完了するまで、同様の表示動作を繰り返すことにより、回転表示を実施する（例えば、特許文献１参照）。
【０００８】
また、表示データ格納メモリ８１０からの表示データＳ８１０のパターンを、縦や横に回転させて表示する場合には、表示データＳ８１０を回転させた状態で、一旦バッファメモリ８０４に格納し、その後上述したものと同様の表示動作を行う（例えば、特許文献２参照）。
【０００９】
また、連続表示動作を行うために、予め設定した回数だけ垂直同期信号をカウントし、そのカウント値を表示データアドレス生成回路が生成する表示データアドレスに加算し、順次一連の回転動作を実施するために必要とされる表示データのパターンを選択して、アニメーション効果による表示の連続動作を実現するものもある。
【００１０】
図１０は、従来の表示制御装置の構成を示すブロック図である。図１０において、９００は、表示データ格納メモリ９１０に格納されている表示データのパターンを、表示用ドットクロック９０１にてディスプレイ９２０に画像表示させる表示回路である。また、９０４は、垂直同期信号９０２をカウントし、カウント値Ｓ９０４を出力する垂直同期信号カウンタ、９０５は、データバス９０３より設定される信号に基づいて、アニメーション周期信号Ｓ９０５を生成するアニメーション周期設定レジスタ、９０６は、垂直同期信号カウンタのカウント値Ｓ９０４とアニメーション周期信号Ｓ９０５との一致をカウントし、カウント値Ｓ９０６を出力するアニメーションカウンタ、９０７は、表示データに対応する表示データ基本アドレスＳ９０７を生成する表示データアドレス生成回路、９０８は、表示データ基本アドレスＳ９０７に、アニメーションカウンタ９０６のカウント値Ｓ９０６を加算した表示データアドレスＳ９０８を生成するアドレス加算回路、９０９は、表示データアドレスＳ９０８に対して表示データ格納メモリ９１０より出力される表示データＳ９１０を、表示用ドットクロック９０１にて、表示信号Ｓ９００としてディスプレイ９２０に出力する表示データシフトレジスタ、である。
【００１１】
このように構成される従来の表示制御装置の動作を説明する。アニメーション周期設定レジスタ９０５は、アニメーション動作を行うために表示データを切替える周期がデータバス９０３によって設定され、アニメーション周期信号Ｓ９０５をアニメーションカウンタ９０６に出力する。垂直同期信号カウンタ９０４は垂直同期信号９０２をカウントし、垂直同期信号カウンタのカウント値Ｓ９０４をアニメーションカウンタ９０６に出力する。アニメーションカウンタ９０６は垂直同期信号カウンタのカウント値Ｓ９０４とアニメーション周期信号Ｓ９０５とが一致した時のみカウントアップする。また、アニメーションカウンタ９０６がカウントアップする時に、垂直同期信号カウンタ９０４は初期化される。アドレス加算回路９０８は表示データ基本アドレスＳ９０７にアニメーションカウンタのカウント値Ｓ９０６を加算した表示データアドレスＳ９０８を表示データ格納メモリ９１０に出力する。表示データ格納メモリ９１０は、表示データアドレスＳ９０８に対応する表示データＳ９１０を表示データシフトレジスタ９０９に出力し、表示データシフトレジスタ９０９は、表示用ドットクロック９０１により表示データＳ９１０を表示信号Ｓ９００としてディスプレイ９２０にシフト出力し、ディスプレイ９２０に画像表示する。
【００１２】
以降順次、アニメーション周期設定レジスタ９０５に設定された周期ごとに表示データ格納メモリ９１０に出力される表示データアドレスＳ９０８が変化し、一連の回転表示を実施するために必要とされる表示データのパターンをディスプレイ９２０に表示する（例えば、特許文献3参照）。
【特許文献１】特開２０００−２００４６号公報（第５頁、第２図）
【特許文献２】特開２０００−２７６１２７号公報（第１３頁、第１７図）
【特許文献３】特開２００３−４４０３１号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記のような従来の表示制御装置においては、一連の回転表示を実施するために必要とされる全てのパターンの表示データを、表示データ格納メモリに保有しておく必要がある。回転表示が図８に示したものである場合、表示パターン７００に加えて、回転表示パターン７０１〜７１５の、合計１６個ものパターンを必要とする。このように、全てのパターンの表示データを表示データ格納メモリに保有しておくことは、従来の表示制御装置の表示データ格納メモリの容量、すなわちメモリサイズを増大させる要因となっている。
【００１４】
本発明は、上記のような課題を解決するためになされたものであり、表示制御装置の面積の縮小を実現し、表示データ格納メモリのメモリサイズを増大させることなく表示データを回転表示することのできる表示制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記の課題を解決するために、本発明の請求項１にかかる表示制御回路は、複数ドットからなる表示データを格納し、表示データアドレス生成回路より出力された表示データアドレスに対応した表示データを出力する表示データ格納メモリと、垂直同期信号をカウントし、回転速度設定レジスタより設定される周期でオーバーフロー信号を出力する垂直同期信号カウンタと、前記オーバーフロー信号をカウントする回転位相カウンタと、前記回転位相カウンタのカウント値に基づいて、前記表示データ格納メモリからの表示データを間引き、残った表示データの前後に、間引きしたドット数の無表示状態を示す信号を付加し、入力した表示データとドット幅を一致させた選択表示ドット信号を出力する表示ドット選択回路と、前記回転位相カウンタのカウント値が所定の回転位相を示す時は、前記選択表示ドット信号のビット配列を反転させたデータを、前記回転位相カウンタのカウント値が所定の回転位相を示さない時は、前記選択表示ドット信号のビット配列そのままのデータを、出力するビット配列反転選択回路と、前記ビット配列反転選択回路からのシフトデータを、上位または下位のビットより順に表示信号として出力する表示データシフトレジスタと、を備えたことを特徴とする。
【００１６】
本発明の請求項２にかかる表示制御装置は、請求項１に記載の表示制御装置において、前記表示ドット選択回路は、前記回転位相カウンタのカウント値が１増加する度に、横方向のドット数がｎ（ｎは１以上の整数）ドットの前記表示データを所定ドットおきに選択することでｍ（ｍは１以上の整数）ドットに間引き、該選択されたｍドットの表示データの上位ドットと下位ドットとに、（ｎ−ｍ）／２ドットの無表示状態を示す信号を付加することでｎドットとした選択表示ドット信号を出力する、ことを特徴とする。
【００１７】
本発明の請求項３にかかる表示制御装置は、請求項１に記載の表示制御装置において、前記ビット配列反転選択回路は、前記回転位相カウンタのカウント値をデコードした値に基づいて、前記選択表示ドット信号の配列を反転させるか否かを示すビット配列反転信号を生成する反転位相デコード回路と、前記選択表示ドット信号の各ビットに対して設けられ、前記ビット配列反転信号に基づいて、前記選択表示ドット信号、または前記選択表示ドット信号を反転させた信号のいずれかを、選択，出力する選択手段と、を備えたことを特徴とする。
【００１８】
本発明の請求項４にかかる表示制御装置は、請求項１に記載の表示制御装置において、前記表示ドット選択回路は、横方向のドット数がｎドットの前記表示データを、前記回転位相カウンタのカウント値が１増加する度にセレクタ回路または論理ゲートによって所定のドットおきに出力することで、前記ビット配列反転選択回路に入力する信号レベルのｍドットの信号とし、前記セレクタ回路または前記論理ゲートに接続されるｍドットの信号の上位ドットと下位ドットとに、（ｎ−ｍ）／２ドットの無表示状態を示す信号を付加することでｎドットとした選択表示ドット信号を出力する、ことを特徴とする。
【００１９】
本発明の請求項５にかかる表示制御装置は、請求項１に記載の表示制御装置において、前記表示ドット選択回路は、前記回転位相カウンタのカウント値が所定の回転位相を示さない時、前記回転位相カウンタのカウント値が１増加する度に、横方向のドット数がｎドットの前記表示データの所定のドットを論理ＯＲすることでｍドットとし、該ｍドットとされた表示データの上位ドットと下位ドットとに、（ｎ−ｍ）／２ドットの無表示状態を示す信号を付加することでｎドットとした選択表示ドット信号を出力し、前記回転位相カウンタのカウント値が所定の回転位相を示す時、中心のドットを、ｎドットの前記表示データの全ての信号を論理ＯＲした信号とし、その他のドットを無表示状態を示す信号とした、ｎドットの選択表示ドット信号を出力する、ことを特徴とする。
【００２０】
本発明の請求項６にかかる表示制御装置は、請求項１に記載の表示制御装置において、前記表示ドット選択回路は、前記回転位相カウンタのカウント値が所定の回転位相を示さない時、前記回転位相カウンタのカウント値が１増加する度に、横方向のドット数がｎドットの前記表示データの所定のドットを論理ＯＲすることでｍドットとし、該ｍドットとされた表示データの上位ドットと下位ドットとに、（ｎ−ｍ）／２ドットの無表示状態を示す信号を付加することでｎドットとした選択表示ドット信号を出力し、前記回転位相カウンタのカウント値が所定の回転位相を示す時、ｎドット全てを、無表示状態を示す信号とした選択表示ドット信号を出力する、ことを特徴とする。
【発明の効果】
【００２１】
本発明の請求項１にかかる表示制御装置によれば、複数ドットからなる表示データを格納し、表示データアドレス生成回路より出力された表示データアドレスに対応した表示データを出力する表示データ格納メモリと、垂直同期信号をカウントし、回転速度設定レジスタより設定される周期でオーバーフロー信号を出力する垂直同期信号カウンタと、前記オーバーフロー信号をカウントする回転位相カウンタと、前記回転位相カウンタのカウント値に基づいて、前記表示データ格納メモリからの表示データを間引き、残った表示データの前後に、間引きしたドット数の無表示状態を示す信号を付加し、入力した表示データとドット幅を一致させた選択表示ドット信号を出力する表示ドット選択回路と、前記回転位相カウンタのカウント値が所定の回転位相を示す時は、前記選択表示ドット信号のビット配列を反転させたデータを、前記回転位相カウンタのカウント値が所定の回転位相を示さない時は、前記選択表示ドット信号のビット配列そのままのデータを、出力するビット配列反転選択回路と、前記ビット配列反転選択回路からのシフトデータを、上位または下位のビットより順に表示信号として出力する表示データシフトレジスタと、を備えたもの、としたので、一連の回転動作を実施するために前記表示データ格納メモリに保有しておく必要があるのは１パターンの上記表示データのみとなり、前記表示データ格納メモリのメモリサイズを削減することができる。
【００２２】
本発明の請求項２にかかる表示制御装置によれば、請求項１に記載の表示制御装置において、前記表示ドット選択回路は、前記回転位相カウンタのカウント値が１増加する度に、横方向のドット数がｎ（ｎは１以上の整数）ドットの前記表示データを所定ドットおきに選択することでｍ（ｍは１以上の整数）ドットに間引き、該選択されたｍドットの表示データの上位ドットと下位ドットとに、（ｎ−ｍ）／２ドットの無表示状態を示す信号を付加することでｎドットとした選択表示ドット信号を出力するもの、としたので、一つの表示データから、回転位相が０〜π／２、３π／２〜０である時の表示データ、すなわち該表示データを半回転させて表示するための表示データを生成することができる。
【００２３】
本発明の請求項３にかかる表示制御装置によれば、請求項１に記載の表示制御装置において、前記ビット配列反転選択回路は、前記回転位相カウンタのカウント値をデコードした値に基づいて、前記選択表示ドット信号の配列を反転させるか否かを示すビット配列反転信号を生成する反転位相デコード回路と、前記選択表示ドット信号の各ビットに対して設けられ、前記ビット配列反転信号に基づいて、前記選択表示ドット信号、または前記選択表示ドット信号を反転させた信号のいずれかを、選択，出力する選択手段と、を備えたもの、としたので、回転位相がπ／２から３π／２である時に、回転位相が０〜π／２、３π／２〜０である時の表示パターンを左右反転させたパターンの表示データを生成し、一連の回転表示を実施するために必要とされる全ての表示データを生成することができる。
【００２４】
本発明の請求項４にかかる表示制御装置によれば、請求項１に記載の表示制御装置において、前記表示ドット選択回路は、横方向のドット数がｎドットの前記表示データを、前記回転位相カウンタのカウント値が１増加する度にセレクタ回路または論理ゲートによって所定のドットおきに出力することで、前記ビット配列反転選択回路に入力する信号レベルのｍドットの信号とし、前記セレクタ回路または前記論理ゲートに接続されるｍドットの信号の上位ドットと下位ドットとに、（ｎ−ｍ）／２ドットの無表示状態を示す信号を付加することでｎドットとした選択表示ドット信号を出力するもの、としたので、前記表示データを読み書き可能なメモリ上で再度構成することなく、一つの表示データから、すなわち該表示データを半回転させて表示するための表示データを生成することができるため、回路規模およびチップ面積を削減することができる。
【００２５】
本発明の請求項５にかかる表示制御装置によれば、請求項１に記載の表示制御装置において、前記表示ドット選択回路は、前記回転位相カウンタのカウント値が所定の回転位相を示さない時、前記回転位相カウンタのカウント値が１増加する度に、横方向のドット数がｎドットの前記表示データの所定のドットを論理ＯＲすることでｍドットとし、該ｍドットとされた表示データの上位ドットと下位ドットとに、（ｎ−ｍ）／２ドットの無表示状態を示す信号を付加することでｎドットとした選択表示ドット信号を出力し、前記回転位相カウンタのカウント値が所定の回転位相を示す時、中心のドットを、ｎドットの前記表示データの全ての信号を論理ＯＲした信号とし、その他のドットを無表示状態を示す信号とした、ｎドットの選択表示ドット信号を出力するもの、としたので、前記表示データを間引く際に、欠落のない間引きを行うことができる。
【００２６】
本発明の請求項６にかかる表示制御装置によれば、請求項１に記載の表示制御装置において、前記表示ドット選択回路は、前記回転位相カウンタのカウント値が所定の回転位相を示さない時、前記回転位相カウンタのカウント値が１増加する度に、横方向のドット数がｎドットの前記表示データの所定のドットを論理ＯＲすることでｍドットとし、該ｍドットとされた表示データの上位ドットと下位ドットとに、（ｎ−ｍ）／２ドットの無表示状態を示す信号を付加することでｎドットとした選択表示ドット信号を出力し、前記回転位相カウンタのカウント値が所定の回転位相を示す時、ｎドット全てを、無表示状態を示す信号とした選択表示ドット信号を出力するもの、としたので、前記回転位相カウンタのカウント値が回転位相π／２または３π／２を示す時を、無表示状態とすることができる。
【発明を実施するための最良の形態】
【００２７】
本発明の実施の形態による表示制御装置について、図面を参照しながら説明する。図１は、本発明の実施の形態による表示制御装置の概略構成を示すブロック図である。
図１において、１００は、表示データ格納メモリ１２０に格納されている表示データのパターンを、データバスＤＢより設定される回転速度および垂直同期信号ＶＳＹＮＣに基づいて回転させながら、表示用ドットクロックＣＫにてディスプレイ２００に画像表示させる表示回路１１０を備えた表示制御装置である。
【００２８】
この表示回路１１０は、表示データアドレスＳ１１１を生成する表示データアドレス生成回路１１１と、データバスＤＢにより値が設定され、その値を回転速度設定値Ｓ１１２として出力する回転速度設定レジスタ１１２と、回転速度設定値Ｓ１１２に示された回数だけ、垂直同期信号ＶＳＹＮＣをカウントし、オーバーフローすると、オーバーフロー信号Ｓ１１３を出力する垂直同期信号カウンタ１１３と、オーバーフロー信号Ｓ１１３に基づいて、回転位相を示す回転位相カウント値Ｓ１１４を出力する回転位相カウンタ１１４と、表示データ格納メモリ１２０に入力された表示データアドレスＳ１１１に対応して表示データ格納メモリ１２０より出力される表示データＳ１２０に基づいて、回転状態の表示パターンを生成し、選択表示ドット信号Ｓ１１５を出力する表示ドット選択回路１１５と、回転位相カウント値Ｓ１１４が所定の状態である場合、選択表示ドット信号Ｓ１１５のビット配列を反転させ、回転位相カウント値Ｓ１１４が所定の状態ではない場合、選択表示ドット信号Ｓ１１５をそのまま、シフトデータＳ１１６として出力するビット配列反転選択回路１１６と、表示用ドットクロックＣＫをクロックとし、シフトデータＳ１１６を上位または下位のビットより順に表示信号Ｓ１１０としてシフト出力する表示データシフトレジスタ１１７と、を有するものである。
【００２９】
次に、このように構成される表示制御装置１００の動作について説明する。
表示データアドレス生成回路１１１が、表示を行う表示データに対応する表示データアドレスＳ１１１を表示データ格納メモリ１２０に出力すると、表示データ格納メモリ１２０は、該当する表示データＳ１２０を表示ドット選択回路１１５に出力する。
【００３０】
また、データバスＤＢより回転速度設定レジスタ１１２に、表示を行うための１フィールドまたは複数フィールド単位の一定周期を表す値が入力されると、回転速度設定レジスタ１１２は、この値に基づいて、回転速度設定値Ｓ１１２を出力する。すると、垂直同期信号カウンタ１１３は、垂直同期信号ＶＳＹＮＣを回転速度設定値Ｓ１１２に示された回数だけカウントし、オーバーフロー信号Ｓ１１３を出力する。このオーバーフロー信号Ｓ１１３は、回転速度設定値Ｓ１１２に示された回数間隔で出力される信号であり、表示を行うための１フィールドまたは複数フィールド単位の一定周期を表す信号となっている。また、オーバーフロー信号Ｓ１１３は、データバスＤＢより回転速度設定レジスタ１１２に入力した値に基づくものであるため、データバスＤＢより入力する値を変化させることにより、オーバーフロー信号Ｓ１１３の周期を変更することができる。
【００３１】
そして、このオーバーフロー信号Ｓ１１３を、回転表示の１回転角の周期として、回転位相カウンタ１１４にてカウントする。この時、回転位相カウンタ１１４から出力される回転位相カウント値Ｓ１１４が、回転位相を示す信号となる。１回転を１６の回転位相に分割した場合を例にとって、回転位相カウント値Ｓ１１４と回転位相との関係を図２に示す。この図２は、図８（ａ）のように、表示データ縦方向中心線７２１を軸に、回転方向を示す矢印７２２に従って水平方向へ回転させる場合を示しており、基点となる位置の回転位相を０、基点となる位置より１８０度回転させた位置の回転位相をπとし、各位置の回転位相を決定している。例えば、回転位相０における表示パターンを、図８（ｂ）の表示パターン７００とすると、回転位相πにおける表示パターンは、回転表示パターン７０８となる。また、各回転位相に対応する回転位相カウント値Ｓ１１４は、図示した通りの値となり、例えば、回転位相０の位置では０（Ｈ（１６進表記であることを示す））、回転位相πの位置では８（Ｈ）である。なお、本発明は、分割位相数を１６に限定するものではなく、任意の数の回転位相に分割可能である。
【００３２】
表示ドット選択回路１１５は、この回転位相カウント値Ｓ１１４および表示データＳ１２０より、回転状態の表示パターンを生成する。表示ドット選択回路１１５は、回転位相カウント値Ｓ１１４に示された回転位相に対応して表示データＳ１２０の間引きを行う。そして、間引されて欠落したデータ量を補間し、データ量を表示データＳ１２０のデータ量と一致させるために、間引きされないデータ幅の上位と下位に無表示状態を示すデータを付加する。このようにして生成された回転状態の表示パターンは、選択表示ドット信号Ｓ１１５として出力される。
【００３３】
この選択表示ドット信号Ｓ１１５と回転位相カウント値Ｓ１１４とは、ビット配列反転選択回路１１６に入力される。すると、ビット配列反転選択回路１１６は、回転位相カウント値Ｓ１１４に基づいて、選択表示ドット信号Ｓ１１５のビット配列を反転させる。すなわちビット配列反転選択回路１１６は、回転位相がπ／２から３π／２の間である場合、選択表示ドット信号Ｓ１１５の上位と下位とのビット配列を反転させ、回転位相がπ／２から３π／２の間ではない場合、選択表示ドット信号Ｓ１１５をそのままのビット配列で、シフトデータＳ１１６として出力する。このシフトデータＳ１１６は、表示データシフトレジスタ１１７に入力され、表示信号Ｓ１１０として、表示用ドットクロックＣＫにてシフト出力される。すると、ディスプレイ２００は、表示信号Ｓ１１０を画面上に表示する。
このような表示動作が連続して繰り返されることにより、表示データＳ１２０は、画面上に、図８に示すように回転表示される。
【００３４】
次に、表示制御装置１００における表示ドット選択回路１１５の、詳細な構成および動作について、図面を参照しながら説明する。
図３（ａ）は、表示ドット選択回路１１５の詳細な構成の一例を示す回路図、図３（ｂ）は、表示ドット選択回路１１５におけるデータの間引き方を表し、データ幅ｎビットの表示データＳ１２０の奇数ビットを間引き、偶数ビットのみをｍビットにした場合のデータの間引きイメージである。なお、図３においては、表示データＳ１２０のデータ幅が１６ビットである場合の、表示ドット選択回路１１５の構成を示している。また、図３において、図１と同一または相当する部分には、同一符号を付して、詳細な説明を省略する。
【００３５】
図３において、３０１、３０４、３０８は、２入力のセレクタ回路、３０２、３０７は３入力のセレクタ回路、３０３、３０６は、４入力のセレクタ回路、３０５は、５入力のセレクタ回路である。以下、１６ビットで入力される表示データＳ１２０の各ビットを、下位よりＤ１〜Ｄ１６と表記し、１６ビットで出力する選択表示ドット信号Ｓ１１５の各ビットを、下位よりｄ１〜ｄ１６と表記する。また、本発明は、データの間引き方およびデータ幅を限定するものではなく、これらは任意に決定可能である。
【００３６】
セレクタ回路３０１〜３０８は、切替え制御信号として入力される回転位相カウント値Ｓ１１４に基づいて、表示データＳ１２０のいずれかのビットの信号、あるいは無表示状態とするための信号を、切替えて出力する。以下、Ｌレベルを、無表示状態とするための信号、と定義付けて説明を行う。
【００３７】
セレクタ回路３０１には、第１の入力端子に、表示データＳ１２０の最下位４ビットの信号Ｄ１〜Ｄ４が入力され、第２の入力端子に、無表示状態を表すＬレベルが入力される。そしてセレクタ回路３０１は、切替え制御信号として入力される回転位相カウント値Ｓ１１４が０（Ｈ）または８（Ｈ）、すなわち回転位相０またはπを示すときは、表示データＳ１２０の最下位４ビットを、その他の回転位相を示すときはＬレベルを、選択し、該選択した信号を、選択表示ドット信号Ｓ１１５の最下位４ビットの信号ｄ１〜ｄ４として出力する。
【００３８】
セレクタ回路３０２には、第１の入力端子に表示データＳ１２０の５、６ビット目の信号Ｄ４、Ｄ５が入力され、第２の入力端子に表示データＳ１２０の２、４ビット目の信号Ｄ２、Ｄ４が入力され、第３の入力端子に無表示状態を表すＬレベルが入力される。そしてセレクタ回路３０２は、切替え制御信号として入力される回転位相カウント値Ｓ１１４が０（Ｈ）または８（Ｈ）であるときは表示データＳ１２０の５、６ビット目の信号Ｄ４、Ｄ５を、回転位相カウント値Ｓ１１４が１（Ｈ）、７（Ｈ）、９（Ｈ）、Ｆ（Ｈ）のいずれか、すなわち回転位相π／８、７π／８、９π／８、１５π／８のいずれかを示すときは、表示データＳ１２０の２、４ビット目の信号Ｄ２、Ｄ４を、その他の回転位相を示すときはＬレベルを、選択し、該選択した信号を、選択表示ドット信号Ｓ１１５の５、６ビット目の信号ｄ５、ｄ６として出力する。
【００３９】
セレクタ回路３０３には、第１の入力端子に表示データＳ１２０の７ビット目の信号Ｄ７が入力され、第２の入力端子に表示データＳ１２０の６ビット目の信号Ｄ６が入力され、第３の入力端子に表示データＳ１２０の４ビット目の信号Ｄ４が入力され、第４の入力端子に無表示状態を表すＬレベルが入力される。そしてセレクタ回路３０３は、切替え制御信号として入力される回転位相カウント値Ｓ１１４が、０（Ｈ）または８（Ｈ）であるときは表示データＳ１２０の７ビット目の信号Ｄ７を、回転位相カウント値Ｓ１１４が１（Ｈ）、７（Ｈ）、９（Ｈ）、Ｆ（Ｈ）のいずれかであるときは表示データＳ１２０の６ビット目の信号Ｄ６を、回転位相カウント値Ｓ１１４が２（Ｈ）、６（Ｈ）、Ａ（Ｈ）、Ｅ（Ｈ）のいずれか、すなわち回転位相π／４、３π／４、５π／４、７π／４のいずれかを示すときは表示データＳ１２０の４ビット目の信号Ｄ４を、その他の回転位相を示すときはＬレベルを、選択し、該選択した信号を、選択表示ドット信号Ｓ１１５の７ビット目の信号ｄ７として出力する。
【００４０】
セレクタ回路３０４には、第１の入力端子に表示データＳ１２０の８ビット目の信号Ｄ８が入力され、第２の入力端子に無表示状態を表すＬレベルが入力される。そしてセレクタ回路３０４は、切替え制御信号として入力される回転位相カウント値Ｓ１１４が４（Ｈ）またはＣ（Ｈ）、すなわち回転位相π／２または３π／２を示すときはＬレベルを、その他の回転位相を示すときは表示データＳ１２０の８ビット目の信号Ｄ８を、選択し、該選択した信号を、選択表示ドット信号Ｓ１１５の８ビット目の信号ｄ８として出力する。
【００４１】
セレクタ回路３０５には、第１の入力端子に表示データＳ１２０の９ビット目の信号Ｄ９が入力され、第２の入力端子に表示データＳ１２０の１０ビット目の信号Ｄ１０が入力され、第３の入力端子に表示データＳ１２０の１２ビット目の信号Ｄ１２が入力され、第４の入力端子に表示データＳ１２０の１６ビット目の信号Ｄ１６が入力され、第５の入力端子に無表示状態を表すＬレベルが入力される。そしてセレクタ回路３０５は、切替え制御信号として入力される回転位相カウント値Ｓ１１４が０（Ｈ）または８（Ｈ）であるときは表示データＳ１２０の９ビット目の信号Ｄ９を、回転位相カウント値Ｓ１１４が１（Ｈ）、７（Ｈ）、９（Ｈ）、Ｆ（Ｈ）のいずれかであるときは表示データＳ１２０の１０ビット目の信号Ｄ１０を、回転位相カウント値Ｓ１１４が２（Ｈ）、６（Ｈ）、Ａ（Ｈ）、Ｅ（Ｈ）のいずれかであるときは表示データＳ１２０の１２ビット目の信号Ｄ１２を、回転位相カウント値Ｓ１１４が３（Ｈ）、５（Ｈ）、Ｂ（Ｈ）、Ｄ（Ｈ）のいずれか、すなわち回転位相３π／８、５π／８、１１π／８、１３π／８のいずれかを示すときは表示データＳ１２０の１６ビット目の信号Ｄ１６を、その他の回転位相を示すときはＬレベルを、選択し、該選択した信号を選択表示ドット信号Ｓ１１５の９ビット目の信号ｄ９として出力する。
【００４２】
セレクタ回路３０６には、第１の入力端子に表示データＳ１２０の１０ビット目の信号Ｄ１０が入力され、第２の入力端子に表示データＳ１２０の１２ビット目の信号Ｄ１２が入力され、第３の入力端子に表示データＳ１２０の１６ビット目の信号Ｄ１６が入力され、第４の入力端子に無表示状態を表すＬレベルが入力される。そしてセレクタ回路３０６は、切替え制御信号として入力される回転位相カウント値Ｓ１１４が０（Ｈ）または８（Ｈ）であるときは表示データＳ１２０の１０ビット目の信号Ｄ１０を、回転位相カウント値Ｓ１１４が１（Ｈ）、７（Ｈ）、９（Ｈ）、Ｆ（Ｈ）のいずれかであるときは表示データＳ１２０の１２ビット目の信号Ｄ１２を、回転位相カウント値Ｓ１１４が２（Ｈ）、６（Ｈ）、Ａ（Ｈ）、Ｅ（Ｈ）のいずれかであるときは表示データＳ１２０の１６ビット目の信号Ｄ１６を、その他の回転位相を示すときはＬレベルを、選択し、該選択した信号を、選択表示ドット信号Ｓ１１５の１０ビット目の信号ｄ１０として出力する。
【００４３】
セレクタ回路３０７には、第１の入力端子に表示データＳ１２０の１１、１２ビット目の信号Ｄ１１、Ｄ１２が入力され、第２の入力端子に表示データＳ１２０の１４、１６ビット目の信号Ｄ１４、Ｄ１６が入力され、第３の入力端子に無表示状態を表すＬレベルが入力される。そしてセレクタ回路３０７は、切替え制御信号として入力される回転位相カウント値Ｓ１１４が０（Ｈ）または８（Ｈ）であるときは表示データＳ１２０の１１、１２ビット目の信号Ｄ１１、Ｄ１２を、回転位相カウント値Ｓ１１４が１（Ｈ）、７（Ｈ）、９（Ｈ）、Ｆ（Ｈ）のいずれかであるときは表示データＳ１２０の１４、１６ビット目の信号Ｄ１４、Ｄ１６を、その他の回転位相を示すときはＬレベルを、選択し、該選択した信号を、選択表示ドット信号Ｓ１１５の１１、１２ビット目の信号ｄ１１、ｄ１２として出力する。
【００４４】
セレクタ回路３０８には、第１の入力端子に表示データＳ１２０の最上位４ビットの信号Ｄ１３〜Ｄ１６が入力され、第２の入力端子に無表示状態を表すＬレベルが入力される。そしてセレクタ回路３０８は、切替え制御信号として入力される回転位相カウント値Ｓ１１４が０（Ｈ）または８（Ｈ）であるときは表示データＳ１２０の最上位４ビットの信号Ｄ１３〜Ｄ１６を、その他の回転位相を示すときはＬレベルを、選択し、該選択した信号を、選択表示ドット信号Ｓ１１５の最上位４ビットの信号ｄ１３〜ｄ１６として出力する。
【００４５】
このように、セレクタ回路３０１〜３０８において、回転位相カウント値Ｓ１１４に基づいて表示データＳ１２０のいずれかのビットの信号を選択し、選択された信号の前後に無表示状態を示す信号を付加することにより、図４に示したような選択表示ドット信号Ｓ１１５が得られる。図４は、回転位相カウント値Ｓ１１４が各値である場合に、選択表示ドット信号Ｓ１１５の各ビットの信号ｄ１〜ｄ１６として、表示データＳ１２０の信号Ｄ１〜Ｄ１６の、いずれが選択，出力されるかを示したものである。これにより、表示パターン７００から、該表示パターン７００を回転させた回転表示パターン７０１〜７０４を生成することが可能となる。例えば、表示データＳ１２０が表示パターン７００に関するものであり、回転位相カウント値Ｓ１１４が２である場合、選択表示ドット信号Ｓ１１５の７ビット目の信号ｄ７に表示データＳ１２０の４ビット目の信号Ｄ４が、選択表示ドット信号Ｓ１１５の８ビット目の信号ｄ８に表示データＳ１２０の８ビット目の信号Ｄ８が、選択表示ドット信号Ｓ１１５の９ビット目の信号ｄ９に表示データＳ１２０の１２ビット目の信号Ｄ１２が、選択表示ドット信号Ｓ１１５の１０ビット目の信号ｄ１０に表示データＳ１２０の１６ビット目の信号Ｄ１６が、ぞれぞれ選択され、さらに、選択表示ドット信号Ｓ１１５の１ビット目〜６ビット目の信号ｄ１〜ｄ６と、１１ビット目から１６ビット目の信号ｄ１１〜ｄ１６とには無表示状態を示すＬレベルが付加され、回転表示パターン７０２を表示可能とする選択表示ドット信号Ｓ１１５が生成される。
【００４６】
このように、表示ドット選択回路１１５に、切替え制御信号として入力される回転位相カウント値Ｓ１１４に基づいて、表示データＳ１２０のいずれかのビットの信号、あるいは無表示状態とするための信号を、切替えて出力するセレクタ回路３０１〜３０８を設けたので、回転位相に基づいて、データ幅ｎビットの表示データＳ１２０を間引き、間引きされないデータ幅の上位と下位に無表示状態を示すデータを付加することにより欠落したデータ量を補間することができる。これにより、１パターンの表示データより、回転位相０〜π／２、３π／２〜０における表示パターン、すなわち該表示データのパターンを１８０度回転させた表示パターン、を生成することができる。また、表示データＳ１２０を間引いた後、該データを読み書き可能なメモリに格納し、該メモリ上でデータを再度構成して選択表示ドット信号Ｓ１１５を生成する場合のように、メモリを必要としないため、表示制御装置１００のチップ面積の拡大を抑制することができる。
【００４７】
また、セレクタ回路３０４にて、回転位相カウント値Ｓ１１４が回転位相π／２、３π／２を示す時のみ、無表示状態を表すＬレベルを選択表示ドット信号Ｓ１１５の８ビット目の信号ｄ８として出力し、回転表示パターン７０４を強制的に表示させるようにしたので、回転位相カウント値Ｓ１１４が回転位相３π／８から５π／８へ、または１１π／８から１３π／８へ変化する時の反転表示の過程に自然な回転表示を実現することができる。
【００４８】
なお、本実施の形態は、表示ドット選択回路１１５の回路構成を限定するものではなく、表示ドット選択回路１１５は種々の回路により構成することができる。
【００４９】
セレクタ回路を用いる代わりに、図５（ｂ）に示すような論理回路の組合せによって、表示ドット選択回路１１５を構成することもできる。図５（ａ）は、図３に示した表示ドット選択回路１１５の概略図、図５（ｂ）は、表示ドット選択回路１１５の構成の、別の一例を示す回路図である。なお、図５（ｂ）において、図１、図３と同一または相当する部分には、同一符号を付して、詳細な説明を省略する。
【００５０】
図５（ｂ）において、４１０は、回転位相カウント値Ｓ１１４をビット単位に分解した信号、４１１、４１４、４１８は、２入力ＡＮＤゲート、４１２、４１７は、２入力マルチプレクサ、４１３、４１６は、３入力マルチプレクサ、４１５は、４入力マルチプレクサ、４２０は、回転位相デコーダ、４２１は、回転位相カウント値４１０が回転位相０またはπを示すときのみＨレベルに変化する位相デコード信号１、４２２は、回転位相カウント値４１０が回転位相π／８、７π／８、９π／８、１５π／８のいずれかを示すときのみＨレベルに変化する位相デコード信号２、４２３は、回転位相カウント値４１０が回転位相π／４、３π／４、５π／４、７π／４のいずれかを示すときのみＨレベルに変化する位相デコード信号３、４２４は、回転位相カウント値４１０が回転位相３π／８、５π／８、１１π／８、１３π／８のいずれかを示すときのみＨレベルに変化する位相デコード信号４、４２５は、回転位相カウント値４１０が回転位相π／２または３π／２を示すときのみＨレベルに変化する位相デコード信号５である。
【００５１】
回転位相カウント値Ｓ１１４をビット単位に分解した信号４１０に基づいて位相デコード信号４２１〜４２５を生成するようにしたことにより、セレクタ回路３０１を２入力ＡＮＤゲート４１１に、セレクタ回路３０２を２入力マルチプレクサ４１２に、セレクタ回路３０３を３入力マルチプレクサ４１３に、セレクタ回路３０４を２入力ＡＮＤゲート４１４に、セレクタ回路３０５を４入力マルチプレクサ４１５に、セレクタ回路３０６を３入力マルチプレクサ４１６に、セレクタ回路３０７を２入力マルチプレクサ４１７に、セレクタ回路３０８を２入力ＡＮＤゲート４１８に入れ換えることが可能となる。
【００５２】
このように、選択表示ドット信号Ｓ１１５の各ビットの信号ｄ１〜ｄ１６を、２入力ＡＮＤゲート４１１、４１４、４１８と、２入力マルチプレクサ４１２、４１７と、３入力マルチプレクサ４１３、４１６と、４入力マルチプレクサ４１５と、において生成するようにしたことにより、切替え制御信号のみで無表示状態を示すＬレベルの入力を行うことが可能となるため、上記Ｌレベルの入力を設ける必要がなくなる。このため、さらに回路規模を縮小することができる。
【００５３】
表示ドット選択回路１１５の、さらに別の構成について、図６を参照しながら説明する。なお、図６において、図１、図３，図５と同一または相当する部分には、同一符号を付して、詳細な説明を省略する。
【００５４】
図６において、５１４は、５入力マルチプレクサ、５３０〜５４４は、２入力ＯＲゲートであり、２入力ＯＲゲート５３０は、表示データＳ１２０の１ビット目および２ビット目の信号Ｄ１、Ｄ２を入力とし、２入力ＯＲゲート５３１は、表示データＳ１２０の３ビット目および４ビット目の信号Ｄ３、Ｄ４を入力とし、２入力ＯＲゲート５３２は、表示データＳ１２０の５ビット目および６ビット目の信号Ｄ５、Ｄ６を入力とし、２入力ＯＲゲート５３３は、表示データＳ１２０の７ビット目および８ビット目の信号Ｄ７、Ｄ８を入力とし、２入力ＯＲゲート５３４は、表示データＳ１２０の９ビット目および１０ビット目の信号Ｄ９、Ｄ１０を入力とし、２入力ＯＲゲート５３５は、表示データＳ１２０の１１ビット目および１２ビット目の信号Ｄ１１、Ｄ１２を入力とし、２入力ＯＲゲート５３６は、表示データＳ１２０の１３ビット目および１４ビット目の信号Ｄ１３、Ｄ１４を入力とし、２入力ＯＲゲート５３７は、表示データＳ１２０の１５ビット目および１６ビット目の信号Ｄ１５、Ｄ１６を入力とし、２入力ＯＲゲート５３８は、２入力ＯＲゲート５３０および２入力ＯＲゲート５３１の出力信号を入力とし、２入力ＯＲゲート５３９は、２入力ＯＲゲート５３２および２入力ＯＲゲート５３３の出力信号を入力とし、２入力ＯＲゲート５４０は、２入力ＯＲゲート５３４および２入力ＯＲゲート５３５の出力信号を入力とし、２入力ＯＲゲート５４１は、２入力ＯＲゲート５３６および２入力ＯＲゲート５３７の出力信号を入力とし、２入力ＯＲゲート５４２は、２入力ＯＲゲート５３８および２入力ＯＲゲート５３９の出力信号を入力とし、２入力ＯＲゲート５４３は、２入力ＯＲゲート５４０および２入力ＯＲゲート５４１の出力信号を入力とし、２入力ＯＲゲート５４４は、２入力ＯＲゲート５４２および２入力ＯＲゲート５４３の出力信号を入力とする。また、５入力マルチプレクサ５１４は、表示データＳ１２０の８ビット目の信号Ｄ８と、２入力ＯＲゲート５３３の出力信号と、２入力ＯＲゲート５３９の出力信号と、２入力ＯＲゲート５４２の出力信号と、２入力ＯＲゲート５４４の出力信号と、を入力とする。この５入力マルチプレクサ５１４は、位相デコード信号Ｓ４２１がＨであるときに、表示データＳ１２０の８ビット目の信号Ｄ８を、位相デコード信号Ｓ４２２がＨであるときに、２入力ＯＲゲート５３３の出力信号を、位相デコード信号Ｓ４２３がＨであるときに、２入力ＯＲゲート５３９の出力信号を、位相デコード信号Ｓ４２４がＨであるときに、２入力ＯＲゲート５４２の出力信号を、位相デコード信号Ｓ４２５がＨであるときに、２入力ＯＲゲート５４４の出力信号を、選択表示ドット信号Ｓ１１５の９ビット目の信号ｄ９として出力する。
【００５５】
このような構成の表示ドット選択回路１１５においては、データの間引きの際に、間引きされて欠落する表示データＳ１２０の奇数ビットを表示データＳ１２０の偶数ビットと順次論理ＯＲすることで、表示データＳ１２０の欠落の無い間引きを行うことが可能となる。
【００５６】
また、表示ドット選択回路１１５を、位相デコード信号Ｓ４２１〜Ｓ４２５が、回転位相π／２または３π／２を示すときにＬレベルとなるように極性を反転すると、選択表示ドット信号Ｓ１１５の全てのビットに無表示状態を示す信号を出力するようにしてもよい。
【００５７】
次に、表示制御装置１００におけるビット配列反転選択回路１１６の、詳細な構成および動作について、図面を参照しながら説明する。
図７は、ビット配列反転選択回路の詳細な構成を示す回路図である。なお、図７において、図１と同一または相当する部分には、同一符号を付して、詳細な説明を省略する。
【００５８】
図７において、６０１は、回転位相カウント値Ｓ１１４が回転位相π／２から３π／２の間を示すときのみＨレベルに変化するビット配列反転信号Ｓ６０１を出力する反転位相デコード回路、６０３〜６１８は、２入力のセレクタ回路である。以下、１６ビットで出力するシフトデータＳ１１６の各ビットを、下位よりＳ１〜Ｓ１６と表記する。
【００５９】
セレクタ回路６０３には、第１の入力端子に選択表示ドット信号Ｓ１１５の１ビット目の信号ｄ１が入力され、第２の入力端子に選択表示ドット信号Ｓ１１５の１６ビット目の信号ｄ１６が入力され、切替え制御信号としてビット配列反転信号Ｓ６０１が入力される。セレクタ回路６０４には、第１の入力端子に選択表示ドット信号Ｓ１１５の２ビット目の信号ｄ２が入力され、第２の入力端子に選択表示ドット信号Ｓ１１５の１５ビット目の信号ｄ１５が入力され、切替え制御信号としてビット配列反転信号Ｓ６０１が入力される。以下同様に、セレクタ回路６０５〜６１８には、第１および第２の入力端子に選択表示ドット信号Ｓ１１５の上位および下位のビットの信号が入力され、切替え制御信号としてビット配列反転信号Ｓ６０１が入力される。
【００６０】
セレクタ回路６０３は、ビット配列反転信号Ｓ６０１がＬレベルの時、第１の入力端子に入力されている信号、すなわち選択表示ドット信号Ｓ１１５の１ビット目の信号ｄ１を、Ｈレベルの時、第２の入力端子に入力されている信号、すなわち選択表示ドット信号Ｓ１１５の１６ビット目の信号ｄ１６を、シフトデータＳ１１６の１ビット目の信号Ｓ１として出力する。セレクタ回路６０４〜６１８においても同様に、ビット配列反転信号Ｓ６０１がＬレベルの時、第１の入力端子に入力されている信号を、Ｈレベルの時、第２の入力端子に入力されている信号を、選択，出力し、回転位相カウント値Ｓ１１４が回転位相π／２から３π／２の間を示すときには選択表示ドット信号Ｓ１１５のビット配列を上位と下位反転し、シフトデータＳ１１６として表示データシフトレジスタ１１７に出力する。
【００６１】
このように、ビット配列反転信号Ｓ６０１に基づいて、選択表示ドット信号Ｓ１１５のビット配列そのままの信号、あるいは選択表示ドット信号Ｓ１１５のビットの上位と下位とを反転させた信号を、シフトデータＳ１１６として出力することにより、例えば表示パターン７００〜７０３から、回転表示パターン７０５〜７０８を生成することが可能となり、これにより、表示ドット選択回路１１５において生成したものを含めて、一連の回転動作において必要とされる全ての回転表示パターン７０１〜７１５を、表示パターン７００より生成することができる。
【００６２】
以上のように、本実施の形態による表示制御装置１００においては、表示データ格納メモリ１２０に格納されている表示データに対応する表示データアドレスＳ１１１を生成する表示データアドレス生成回路１１１と、データバスＤＢにより値が設定され、その値を回転速度設定値Ｓ１１２として出力する回転速度設定レジスタ１１２と、回転速度設定値Ｓ１１２に示された回数だけ、垂直同期信号ＶＳＹＮＣをカウントし、オーバーフローすると、オーバーフロー信号Ｓ１１３を出力する垂直同期信号カウンタ１１３と、オーバーフロー信号Ｓ１１３に基づいて、回転位相を示す回転位相カウント値Ｓ１１４を出力する回転位相カウンタ１１４と、表示データ格納メモリ１２０に入力された表示データアドレスＳ１１１に対応して表示データ格納メモリ１２０より出力される表示データＳ１２０に基づいて、回転状態の表示パターンを生成し、選択表示ドット信号Ｓ１１５を出力する表示ドット選択回路１１５と、回転位相カウント値Ｓ１１４が所定の状態である場合、選択表示ドット信号Ｓ１１５のビット配列を反転させ、回転位相カウント値Ｓ１１４が所定の状態ではない場合、選択表示ドット信号Ｓ１１５をそのまま、シフトデータＳ１１６として出力するビット配列反転選択回路１１６と、表示用ドットクロックＣＫをクロックとし、シフトデータＳ１１６を表示信号Ｓ１１０としてシフト出力する表示データシフトレジスタ１１７と、を備えたので、表示データ格納メモリ１２０に格納されている表示データのパターンを回転させながらディスプレイ２００に画像表示させることができる。また、１パターンのみの表示データＳ１２０より回転表示を行うことができるため、１パターンの表示データのみを保持していればよく、表示データ格納メモリ１２０の容量を、大幅に削減することができる。このため、半導体装置のチップサイズの削減、および製造原価の低減が可能となる。
【産業上の利用可能性】
【００６３】
本発明は、１パターンの表示データに基づいて、該表示データのパターンを回転させながら画面表示するため、表示データを格納するメモリの容量を削減することができ、有用である。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施の形態による表示制御装置の概略構成を示すブロック図である。
【図２】回転位相カウント値と回転位相との関係を示す図である。
【図３（ａ）】本発明の実施の形態による表示制御装置の、表示ドット選択回路の詳細な構成の一例を示す回路図である。
【図３（ｂ）】本発明の実施の形態による表示制御装置の、表示ドット選択回路におけるデータの間引き方を説明する図である。
【図４】表示ドット選択回路における、回転位相カウンタ値と、選択表示ドット信号として選択される表示データとの関係を示す図である。
【図５（ａ）】図３に示した表示ドット選択回路の概略図である。
【図５（ｂ）】本発明の実施の形態による表示制御装置の、表示ドット選択回路の構成の、別の一例を示す回路図である。
【図６】本発明の実施の形態による表示制御装置の、表示ドット選択回路の詳細な構成の、さらに別の一例を示す回路図である。
【図７】本発明の実施の形態による表示制御装置の、ビット配列反転選択回路の詳細な構成を示す回路図である。
【図８（ａ）】表示データを回転表示する例を説明するための、回転方向を示す図である。
【図８（ｂ）】表示データを回転表示する例を説明するための、回転表示されるパターンを示す図である。
【図９】従来の表示制御装置の構成を示すブロック図である。
【図１０】従来の、アニメーション効果による表示の連続動作を実現した表示制御装置の構成を示すブロック図である。
【符号の説明】
【００６５】
１００  表示制御装置
１１０  表示回路
Ｓ１１０  表示信号
１２０  表示データ格納メモリ
Ｓ１２０  表示データ
ＣＫ  表示用ドットクロック
ＶＳＹＮＣ  垂直同期信号
ＤＢ  データバス
１１１  表示データアドレス生成回路
Ｓ１１１  表示データアドレス
１１２  回転速度設定レジスタ
Ｓ１１２  回転速度設定値
１１３  垂直同期信号カウンタ
Ｓ１１３  オーバーフロー信号
１１４  回転位相カウンタ
Ｓ１１４  回転位相カウント値
１１５  表示ドット選択回路
Ｓ１１５  選択表示ドット信号
１１６  ビット配列反転選択回路
Ｓ１１６  シフトデータ
１１７  表示データシフトレジスタ
２００  ディスプレイ
【図１】
2005084400.tif 000003
【図２】
2005084400.tif 000004
【図３（ａ）】
2005084400.tif 000005
【図３（ｂ）】
2005084400.tif 000006
【図４】
2005084400.tif 000007
【図５（ａ）】
2005084400.tif 000008
【図５（ｂ）】
2005084400.tif 000009
【図６】
2005084400.tif 000010
【図７】
2005084400.tif 000011
【図８（ａ）】
2005084400.tif 000012
【図８（ｂ）】
2005084400.tif 000013
【図９】
2005084400.tif 000014
【図１０】
2005084400.tif 000015