(57)【要約】【課題】  感磁部を形成する磁気抵抗素子の表面、即ち、感磁部表面での磁束密度を平坦化すること、及び磁気抵抗素子の温度係数を揃えることを目的とする。【解決手段】  感磁部９０を形成する半導体磁気抵抗素子と、前記感磁部の裏側に配置された磁石１０とを備え、感磁部表面９１と磁石表面１０ａとが互いに平行に配置された磁性体検出器において、前記感磁部表面９１が前記磁石表面１０ａの面領域内上に配置され、かつ、検出対象磁性体の走査方向に沿った方向において互いに対応する前記感磁部表面９１の端９１Ｘ、９１Ｙと前記磁石表面１０ａの端１０Ｘ、１０Ｙとの間の距離Ｂ１とＢ２とがそれぞれ０．５ｍｍ以上に設定されたことを特徴とする。【選択図】        図１１
2005337865.tif 000002
【特許請求の範囲】
【請求項１】
感磁部を形成する半導体磁気抵抗素子と、前記感磁部の裏側に配置された磁石とを備え、感磁部表面と磁石表面とが互いに平行に配置された磁性体検出器において、前記感磁部表面が前記磁石表面の面領域内上に配置され、かつ、検出対象磁性体の走査方向に沿った方向において互いに対応する前記感磁部表面の端と前記磁石表面の端との間の距離Ｂ１とＢ２とがそれぞれ０．５ｍｍ以上に設定されたことを特徴とする磁性体検出器。
【請求項２】
感磁部を形成する半導体磁気抵抗素子を備えたチップが樹脂により封止された半導体パッケージと、該半導体パッケージの裏側に配置された磁石とを備え、感磁部表面と該感磁部表面に対向する磁石表面とが互いに平行に配置された磁性体検出器において、前記感磁部表面が前記磁石表面の面領域内上に配置され、かつ、検出対象磁性体の走査方向に沿った方向において互いに対応する前記感磁部表面の端と前記磁石表面の端との間の距離Ｂ１とＢ２とがそれぞれ０．５ｍｍ以上に設定されたことを特徴とする磁性体検出器。
【請求項３】
前記感磁部表面と前記磁石表面との間の距離Ａが０<Ａ≦０．２ｍｍに設定されたことを特徴とする請求項２に記載の磁性体検出器。
【請求項４】
感磁部を形成する半導体磁気抵抗素子を備えたチップが樹脂により封止された半導体パッケージと、該半導体パッケージの裏側に配置された磁石とを備え、感磁部表面と該感磁部表面に対向する磁石表面とが互いに平行に配置された磁性体検出器において、前記感磁部表面が前記磁石表面の面領域内上に配置され、かつ、検出対象磁性体の走査方向に沿った方向において互いに対応する前記感磁部表面の端と前記磁石表面の端との間の距離Ｂ１とＢ２とがそれぞれ１．０ｍｍ以上に設定されたことを特徴とする磁性体検出器。
【請求項５】
前記感磁部表面と前記磁石表面との間の距離Ａが０<Ａ≦１ｍｍに設定されたことを特徴とする請求項４に記載の磁性体検出器。
【請求項６】
前記半導体パッケージが裏側に前記感磁部の下に位置する構成部分の除去された凹部孔からなる磁石位置決め固定部を備え、前記凹部孔内に前記磁石表面側が挿入されて前記距離Ｂ１；Ｂ２及び前記距離Ａが前記範囲に設定されたことを特徴とする請求項２ないし請求項５のいずれかに記載の磁性体検出器。
【請求項７】
前記半導体パッケージが裏側に前記感磁部の下に位置する構成部分の除去された磁石固定面を備え、当該磁石固定面と前記磁石表面とが互いに接触して前記距離Ａが前記範囲に設定されたことを特徴とする請求項２ないし請求項５のいずれかに記載の磁性体検出器。
【請求項８】
前記磁石固定面が、研磨された平坦面により形成されたことを特徴とする請求項７に記載の磁性体検出器。
【請求項９】
前記感磁部表面の面中心と前記磁石表面の面中心とが一致していることを特徴とする請求項２ないし請求項８のいずれかに記載の磁性体検出器。
【請求項１０】
前記チップがリードフレーム上にダイボンドされ、前記リードフレームが前記チップの前記感磁部表面とは反対方向に折曲されて外部接続リードとして形成されたことを特徴とする請求項２ないし請求項９のいずれかに記載の磁性体検出器。
【請求項１１】
前記チップがリードフレーム上にダイボンドされ、前記半導体パッケージの裏面に露出させた前記リードフレームと当該リードフレームとは別体の外部接続リードとがプリント配線基板を介して電気的に接続され、前記プリント配線基板が前記磁石表面を前記半導体パッケージの裏面に密着させるための貫通孔を備えたことを特徴とする請求項２ないし請求項９のいずれかに記載の磁性体検出器。
【請求項１２】
前記半導体パッケージと前記磁石とホルダとで形成された磁気検出体がケース内に樹脂で封止され、前記ホルダが磁石保持孔と外部接続リード保持孔とを備え、前記磁石が前記磁石保持孔に挿入され、前記外部接続リードが前記外部接続リード保持孔に挿入されて、前記磁石と前記外部接続リードとが前記ホルダにより保持された状態で前記磁気検出体が封止されたことを特徴とする請求項１０又は請求項１１に記載の磁性体検出器。
【請求項１３】
前記感磁部が外部接続用の４端子電極を有する４端子磁気抵抗素子により形成され、当該４端子磁気抵抗素子は４つの磁気抵抗素子が回路ループを形成したフルブリッジ構造で接続されており、Ａ相／Ｂ相の非差動２相出力であることを特徴とする請求項１ないし請求項１２のいずれかに記載の磁性体検出器。
【請求項１４】
前記感磁部が４つの磁気抵抗素子で形成されるとともに電源供給端子とＧＮＤ端子と２つの出力端子とを備え、１つの出力端子の両端にそれぞれ磁気抵抗素子を直列に接続した直列回路が並列接続された構成を有し、これら４つの磁気抵抗素子が検出対象磁性体の走査方向に沿った方向に並んで設けられ、直列回路を構成する２つの磁気抵抗素子が検出対象磁性体の走査方向に沿った方向において前記感磁部表面の中心から等しい位置に形成されていないことを特徴とする請求項１ないし請求項１２のいずれかに記載の磁性体検出器。
【請求項１５】
前記感磁部表面における磁束密度を、磁気抵抗効果により感磁部の抵抗値が５０％以上増加する磁束密度としたことを特徴とする請求項１ないし請求項１４のいずれかに記載の磁性体検出器。
【請求項１６】
前記磁石がＳｍＣｏにより形成された永久磁石であることを特徴とする請求項１ないし請求項１５のいずれかに記載の磁性体検出器。
【請求項１７】
前記半導体磁気抵抗素子が化合物半導体薄膜により形成され、当該化合物半導体薄膜にはドナー不純物がドープしてあることを特徴とする請求項１ないし請求項１６のいずれかに記載の磁性体検出器。
【請求項１８】
前記ドナー不純物がＳｉ、Ｓｎ、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、Ｃであることを特徴とする請求項１７に記載の磁性体検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は感磁部を形成する半導体磁気抵抗素子（以下、「磁気抵抗素子」と略す）を備えた磁性体検出器に関する。
【背景技術】
【０００２】
従来、歯車回転等を検出する磁性体検出器として、図４３に示すように、感磁部を形成する磁気抵抗素子を備えた磁気検出体（チップ）１０２が、永久磁石１００の表面１０１（磁極面）に取付けられたものが知られている。この磁気抵抗素子としては、ＩｎＳｂなどの半導体の磁気抵抗効果を利用したもの、あるいは、強磁性薄膜よりなるものが用いられる。ところで、永久磁石１００は反磁界が存在するために、図４４に示すように、永久磁石１００の表面１０１において中央部１０５と端部１０６とでは磁界の強さ（磁束密度）が異なり、このため、磁気抵抗素子に均一な磁界が印加されていなかった（特許文献１の従来技術）。
磁気抵抗素子は、印加磁界によって素子の抵抗値が変化する素子であるが、磁気抵抗変化率と印加磁界との関係は、１次比例関係にはなく、低磁界では２次曲線となり、高磁界では１次曲線となる。ただし、１次曲線から２次曲線への移行は、徐々に移行するものである（次数が２から１へとデジタル的に移行するのではなく、徐々に２から１へと移行していく（図４５参照））。磁気抵抗素子は、一般的に複数の磁気抵抗素子により構成され、複数の磁気抵抗素子が配線によって接続されていることが多い。そして、永久磁石の上に搭載されている各磁気抵抗素子の印加磁界が異なれば、バイアス磁界が異なることになる。図４６に示すように２つの磁気抵抗素子１１１；１１２を備えた３端子磁気抵抗素子１１３や図４７に示すように４つの磁気抵抗素子１２０〜１２３を備えた４端子磁気抵抗素子１２５では、無磁界における各磁気抵抗素子の素子抵抗値が等しくても、各磁気抵抗素子へのバイアス磁界が異なれば、各磁気抵抗素子抵抗値が異なることになる。例えば、３端子磁気抵抗素子１１３においては、出力端子１１４の電位は、磁気抵抗素子１１１と磁気抵抗素子１１２の抵抗値が等しい場合には、電源電圧の１／２、つまり、Ｖｉｎ／２となるが、各素子１１１、１１２へのバイアス磁界が異なれば、Ｖｉｎ／２からずれてしまうことになる。出力端子１１４の電位はＶｉｎ／２近傍にあることが望ましい。歯車回転及び歯車回転方向を検出するような４端子磁気抵抗素子１２５では、磁気抵抗素子１２０と磁気抵抗素子１２１とが直列に接続され、及び磁気抵抗素子１２２と１２３とが直列に接続され、これら直列回路が並列接続されていて、磁気抵抗素子１２０と１２１や、磁気抵抗素子１２２と１２３は、磁石表面１０１の中心に対して対象に配置されていない。従って、磁気抵抗素子１２０と磁気抵抗素子１２１（あるいは磁気抵抗素子１２２と磁気抵抗素子１２３）に印加されている磁界が等しくなく、印加磁界が異なると抵抗値が異なる。即ち、磁気抵抗素子１２０の磁束密度≠磁気抵抗素子１２１の磁束密度のため、磁気抵抗素子１２０の抵抗値≠磁気抵抗素子１２１の抵抗値となる。よって、４端子磁気抵抗素子１２５では、磁石表面１０１の反磁界の影響を大きく受け、磁気抵抗素子の出力端子Ｂ；Ｂの電位がＶｉｎ／２からずれやすい。
そこで、特許文献１では、永久磁石１００の磁石表面の磁束密度を平坦にするために、永久磁石１００の磁気抵抗素子に対向する部分を凸形状に形成し、その凸形状の縦断面を台形状または円弧状にするとともに、凸状面と磁気抵抗素子との間には、非磁性体よりなるスペーサを介在させることで、複数の磁気抵抗素子を均一な磁界を印加できるようにしている。しかし、永久磁石１００の形状を複雑にするほど、永久磁石１００のコストは高くなる。さらに、スペーサを介在させるために、永久磁石１００と磁気抵抗素子の感磁部との間の距離が大きくなるために、感磁部表面での磁束密度は小さくなり、磁気抵抗素子の感度は小さくなる。
また、一般的には、直列接続された磁気抵抗素子（例えば１１１）の抵抗値と磁気抵抗素子（例えば１１２）の抵抗値とは異なる場合が多く、さらに、これら磁気抵抗素子の抵抗値の温度係数は異なっていることが多い。そして、たとえ永久磁石１００による感磁部表面における磁束密度を平坦化しても、抵抗値の温度係数が異なっていれば、出力端子の電位は温度変化によってドリフトしていくことになる。
【特許文献１】特開昭５９−１６８３８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
各種のノイズに関しては、各磁気抵抗素子は空間的に近接して配置されているので、各素子の受ける温度的、磁気的、また機械的原因による変動分は等しいと考えることができ、例えばΔＲ１１１＝ΔＲ１１２である。従って、ノイズ成分に関してはΔｅ＝０となる。これは、磁気抵抗素子１１１、１１２の抵抗値Ｒ１１１とＲ１１２が等しいことが条件となる。一般的には例えば磁気抵抗素子１１１の抵抗値と磁気抵抗素子１１２の抵抗値は異なる場合が多く、さらに磁気抵抗素子１１１と磁気抵抗素子１１２の抵抗値の温度係数が異なっていることが多い。Ｒ１１１とＲ１１２が等しい場合は、出力端子の電位はＶｉｎ／２となりかつノイズ成分も無くなる。しかし、Ｒ１１１とＲ１１２が等しくない場合、あるいは抵抗値の温度係数が異なる場合は、ノイズ成分も出力され、また出力端子１１４の電位はＶｉｎ／２からずれ、周囲の温度が変化すれば温度ドリフトも生じることになる。
従来のバルク単結晶ＩｎＳｂを薄く研磨して製作された磁気抵抗効果素子は、例えば磁気抵抗素子１１１と１１２の抵抗値が異なり、かつ抵抗値の温度係数も異なることが多く、出力端子１１４の電位は、Ｖｉｎ／２からずれており、出力端子の電位の温度ドリフトも非常に大きかった。
また、従来のバルク単結晶ＩｎＳｂを薄く研磨して製作された磁気抵抗効果素子は、抵抗値の温度係数が大きく、かつ各素子の温度係数が異なっていることが多い。
【０００４】
本発明は、感磁部を形成する磁気抵抗素子の表面、即ち、感磁部表面での磁束密度を平坦化すること、及び磁気抵抗素子の温度係数を揃えることを目的とする。
【課題を解決するための手段】
【０００５】
本発明の磁性体検出器は、感磁部を形成する半導体磁気抵抗素子と、前記感磁部の裏側に配置された磁石とを備え、感磁部表面と磁石表面とが互いに平行に配置された磁性体検出器において、前記感磁部表面が前記磁石表面の面領域内上に配置され、かつ、検出対象磁性体の走査方向に沿った方向において互いに対応する前記感磁部表面の端と前記磁石表面の端との間の距離Ｂ１とＢ２とがそれぞれ０．５ｍｍ以上に設定されたことを特徴とするものである。
また、感磁部を形成する半導体磁気抵抗素子を備えたチップが樹脂により封止された半導体パッケージと、該半導体パッケージの裏側に配置された磁石とを備え、感磁部表面と該感磁部表面に対向する磁石表面とが互いに平行に配置された磁性体検出器において、前記感磁部表面が前記磁石表面の面領域内上に配置され、かつ、検出対象磁性体の走査方向に沿った方向において互いに対応する前記感磁部表面の端と前記磁石表面の端との間の距離Ｂ１とＢ２とがそれぞれ０．５ｍｍ以上に設定されたことを特徴とする。また、この場合、前記感磁部表面と前記磁石表面との間の距離Ａが０<Ａ≦０．２ｍｍに設定されたことを特徴とする。
また、感磁部を形成する半導体磁気抵抗素子を備えたチップが樹脂により封止された半導体パッケージと、該半導体パッケージの裏側に配置された磁石とを備え、感磁部表面と該感磁部表面に対向する磁石表面とが互いに平行に配置された磁性体検出器において、前記感磁部表面が前記磁石表面の面領域内上に配置され、かつ、検出対象磁性体の走査方向に沿った方向において互いに対応する前記感磁部表面の端と前記磁石表面の端との間の距離Ｂ１とＢ２とがそれぞれ１．０ｍｍ以上に設定されたことを特徴とする。また、この場合、前記感磁部表面と前記磁石表面との間の距離Ａが０<Ａ≦１ｍｍに設定されたことを特徴とする。
また、前記半導体パッケージが裏側に前記感磁部の下に位置する構成部分の除去された凹部孔からなる磁石位置決め固定部を備え、前記凹部孔内に前記磁石表面側が挿入されて前記距離Ｂ１；Ｂ２及び前記距離Ａが前記範囲に設定されたことを特徴とする。
また、前記半導体パッケージが裏側に前記感磁部の下に位置する構成部分の除去された磁石固定面を備え、当該磁石固定面と前記磁石表面とが互いに接触して前記距離Ａが前記範囲に設定されたことを特徴とする。また、前記磁石固定面が、研磨された平坦面により形成されたことを特徴とする。
また、前記感磁部表面の面中心と前記磁石表面の面中心とが一致していることを特徴とする。
また、前記チップがリードフレーム上にダイボンドされ、前記リードフレームが前記チップの前記感磁部表面とは反対方向に折曲されて外部接続リードとして形成されたことを特徴とする。
また、前記チップがリードフレーム上にダイボンドされ、前記半導体パッケージの裏面に露出させた前記リードフレームと当該リードフレームとは別体の外部接続リードとがプリント配線基板を介して電気的に接続され、前記プリント配線基板が前記磁石表面を前記半導体パッケージの裏面に貫通させる貫通孔を備えたことを特徴とする。
また、前記半導体パッケージと前記磁石とホルダとで形成された磁気検出体がケース内に樹脂で封止され、前記ホルダが磁石保持孔と外部接続リード保持孔とを備え、前記磁石が前記磁石保持孔に挿入され、前記外部接続リードが前記外部接続リード保持孔に挿入されて、前記磁石と前記外部接続リードとが前記ホルダにより保持された状態で前記磁気検出体が封止されたことを特徴とする。
また、前記感磁部が外部接続用の４端子電極を有する４端子磁気抵抗素子により形成され、当該４端子磁気抵抗素子は４つの磁気抵抗素子が回路ループを形成したフルブリッジ構造で接続されており、Ｂ相／Ｂ相の非差動２相出力であることを特徴とする。
また、前記感磁部が４つの磁気抵抗素子で形成されるとともに電源供給端子とＧＮＤ端子と２つの出力端子とを備え、１つの出力端子の両端にそれぞれ磁気抵抗素子を直列に接続した直列回路が並列接続された構成を有し、これら４つの磁気抵抗素子が検出対象磁性体の走査方向に沿った方向に並んで設けられ、直列回路を構成する２つの磁気抵抗素子が検出対象磁性体の走査方向に沿った方向において前記感磁部表面の中心から等しい位置に形成されていないことを特徴とする。
また、前記感磁部表面における磁束密度を、磁気抵抗効果により感磁部の抵抗値が５０％以上増加する磁束密度としたことや、前記磁石がＳｍＣｏにより形成された永久磁石であることや、半導体磁気抵抗素子が化合物半導体薄膜により形成され、当該化合物半導体薄膜にはドナー不純物がドープしてあることや、ドナー不純物がＳｉ、Ｓｎ、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、Ｃであることを特徴とする。
【発明の効果】
【０００６】
本発明によれば、距離Ｂ１；Ｂ２が上述のように設定されたことで、感磁部表面での磁束密度の平坦化された磁性体検出器が得られる。また、距離Ａが上述のように設定されたことで、感磁部表面での磁束密度を大きくできて出力信号振幅を大きくとれる磁性体検出器が得られる。また、半導体パッケージが裏側に前記感磁部の下に位置する構成部分の除去された凹部孔からなる磁石固定面を備えたので、磁石表面側を凹部孔内に挿入して固定することで磁石を簡単に位置決めでき、前記距離Ｂ１；Ｂ２及びＡを前記範囲に簡単に設定できる。また、半導体パッケージが裏側に前記感磁部の下に位置する構成部分の除去された磁石固定面を備えたので、前記距離Ａを前記範囲に簡単に設定できる。また、前記磁石固定面が、研磨された平坦面により形成されたことで、距離Ａをさらに小さくできる。
また、感磁部表面の面中心と磁石表面の面中心とを一致させたことで、感磁部表面の上側から見て感磁部表面が永久磁石の磁石表面の面領域内に正確に配置され、かつ、前記距離Ｂ１；Ｂ２及びＡを前記範囲に設定された磁性体検出器を提供できる。また、リードフレームがチップの感磁部表面とは反対方向に折曲されて外部接続リードとして形成されたことで、外部接続リードを別途設ける必要もなく、生産工程を簡略化でき、磁性体検出器の小型化も図ることができる。また、半導体パッケージの裏面に露出させたリードフレームとリードフレームとは別体の外部接続リードとがプリント配線基板を介して電気的に接続され、プリント配線基板が磁石表面を半導体パッケージの裏面に密着させるための貫通孔を備えたことで、縦距離Ａを小さくできる。また、磁石と外部接続リードとがホルダにより保持された状態で磁気検出体が封止されたことで、磁気検出体のアセンブリを容易にでき、また、正確な位置に磁石を保持でき、かつ、外部接続リード部を保護できる。また、感磁部が４端子磁気抵抗素子で形成されたとしても、直列に接続された各磁気抵抗素子の表面の磁束密度を平坦化でき、即ち、感磁部表面の磁束密度が平坦化された磁性体検出器を得ることができる。また、感磁部表面における磁束密度を、磁気抵抗効果により感磁部の抵抗値が５０％以上増加する磁束密度としたことで、高感度の磁気検出器が得られる。また、磁石としてＳｍＣｏにより形成された磁石を用いたことで、感磁部表面における磁束密度を大きくできる。また、半導体磁気抵抗素子が化合物半導体薄膜により形成され、化合物半導体薄膜にはドナー不純物をドープしたので、磁気抵抗素子のオフセット電圧の温度ドリフトを小さくできる。また、ドナー不純物をＳｉ、Ｓｎ、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、Ｃとしたので、磁気抵抗素子のオフセット電圧の温度ドリフトを小さくできる。
【発明を実施するための最良の形態】
【０００７】
図１に示すように、最良の形態による磁性体検出器１は、ケース２内に磁気検出体３が樹脂４により封止されてなる。
【０００８】
ケース２は、筒体５と筒体５の一端側の開口６に取り付けられて当該開口６を閉塞する金属板７とにより形成される。筒体５は例えば樹脂により形成される。
【０００９】
磁気検出体３は、複数の半導体磁気抵抗素子（以下、「磁気抵抗素子」と略す）を備えたチップ９が樹脂で封止（モールド）された半導体パッケージ８（以下、「パッケージ」と略す）と、磁気抵抗素子の感磁部９０に垂直磁界を付与する永久磁石１０（（以下、「磁石」と略す）と、ホルダ１１とで形成される。
【００１０】
例えば、図５（ａ）に示すように、チップ９は、絶縁性基板１２と、絶縁性基板１２上に形成された化合物半導体薄膜１３と、化合物半導体薄膜１３上に形成された複数の短絡電極１４及び端子電極１５とを備えて構成される。絶縁性基板１２上に形成された化合物半導体薄膜１３と化合物半導体薄膜１３上に形成された複数の短絡電極１４とにより磁気抵抗素子が構成され、この磁気抵抗素子が感磁部９０を構成する。感磁部９０の表面９１は保護膜１６で保護され、保護膜１６の上には柔らかいシリコン樹脂等の軟質樹脂層１７が形成される。パッケージ８の成形の際には、このチップ９を図外の樹脂封止成形金型内に位置決めし、エポキシ樹脂等の熱硬化型のモールド樹脂で封止した。軟質樹脂層１７を設けたことにより、モールド樹脂による感磁部表面９１への圧力や感磁部表面９１の面内応力を緩和でき、感磁部９０を保護できる。
【００１１】
図１〜図３に示すように、パッケージ８は、チップ９がリードフレーム２０のアイランド２１（図５（ｂ）参照）にマウント（ダイボンド）され、端子電極１５とリードフレーム２０のアイランド２１の周りのパッド部２２とが金線等のボンディングワイヤ２３で互いに電気的に接続されたもの（図５（ｃ）参照）を、図外の樹脂封止成形金型内にセットし、樹脂封止成形金型内にモールド樹脂を流し込んで封止成形（パッケージング）することで作製した。
【００１２】
パッケージ８の樹脂部２５の表面２６は、感磁部表面９１と平行な平面に形成される一方、パッケージ８の樹脂部２５の裏面２７にはパッケージ８の裏面２８からチップ９の裏面方向に窪んだ磁石位置決め凹部孔３０が形成される。この磁石位置決め凹部孔３０が、図外の樹脂封止成形金型の凸部により樹脂の除去された磁石位置決め固定部として機能する。この磁石位置決め凹部孔３０の底面３０ａにリードフレーム２０のアイランド２１が露出している。底面３０ａは磁石固定面として機能する。リードフレーム２０の外部接続リード２４（チップ９と外部回路とを繋ぐ配線部分）は、図２に示すように、樹脂部２５の側部２９より水平に突出して延長するリードフレーム２０の末端側が、後のリードフォーミング工程において図３に示すように下方に垂直に折曲される。このように、リードフレーム２０のリードフレーム２０の末端側がチップ９の感磁部表面９１と反対方向に折曲されて外部接続リード２４として形成されたので、外部接続リード２４を別途設ける必要もなく、生産工程を簡略化でき、また、磁性体検出器１の小型化を図ることができる。
【００１３】
ホルダ１１には、上面１１ａに開放したパッケージ載置凹部孔３１が形成され、さらに、パッケージ載置凹部孔３１と同心でパッケージ載置凹部孔３１の径より一回り小さい径の磁石保持孔３２がホルダ１１の下面１１ｂ方向に向けて形成される。言い換えれば、磁石保持孔３２の上部開放部周りに、磁石保持孔３２と同心で磁石保持孔３２の径より一回り大きい径のパッケージ載置凹部孔３１が形成される。さらに、ホルダ１１にはホルダ１１の上面１１ａから下面１１ｂに貫通する外部接続リード保持孔３３が形成される。
【００１４】
図４に示すように、パッケージ８、磁石１０、ホルダ１１、ケース２をアセンブリして磁性体検出器１を製作する。即ち、図１に示すように、まず、磁石１０の一方の磁石表面１０ａ側をパッケージ８の裏面２８に形成された磁石位置決め凹部孔３０に嵌め込んで接着剤などで固定し、磁石位置決め凹部孔３０の底面３０ａと磁石表面１０ａとを互いに接触させた。そして、パッケージ８の磁石位置決め凹部孔３０に取付けられた磁石１０の他方の磁石表面１０ｂ側をホルダ１１の磁石保持孔３２に挿入するとともに、パッケージ８のリードフレーム２０の折り曲げられた外部接続リード２４をホルダ１１のリード保持孔３３に挿入し、そして、パッケージ８の裏面２８側をパッケージ載置凹部孔３１に嵌め込む。この状態で、接着剤などによりパッケージ８とホルダ１１とを互いに組付ける。組付けられて一体化されたパッケージ８と磁石１０とホルダ１１とからなる磁気検出体３をケース２内に位置決めして配置した状態で、磁気検出体３を樹脂４により封止する。以上にように磁性体検出器１を作製した。
【００１５】
図１〜４では、Ａ相出力部、Ｂ相出力部（Ａ相とＢ相は位相が９０°ずれている）、Ｚ相出力部（検出対象磁性体としての歯車の１回転におけるインデックス検出用）を備えた磁性体検出器１を図示している。即ち、例えば、図６；７に示すような、４個の磁気抵抗素子４１ａ〜４１ｄをループ状に接続して構成された４端子磁気抵抗素子４６（即ち、Ａ；Ｂ；Ｖｉｎ；ＧＮＤの４つの端子電極１５を備えたＡ相出力／Ｂ相出力の２相出力タイプ）を、２個備えた構成の磁性体検出器１を図示している。図６；７に示すように４端子磁気抵抗素子４６を１個備えた構成の磁性体検出器１の場合は、パッケージ８の外部接続リード２４を４本備え、磁石１０を１つ組付けた構成となる。図８；９に示すような２個の磁気抵抗素子４０ａ；４０ｂを直列に接続した３端子磁気抵抗素子４７（（即ち、Ｖｏｕｔ；Ｖｉｎ；ＧＮＤの３つの端子電極１５を備えた単相出力タイプ）を１個備えた構成の磁性体検出器１の場合は、パッケージ８の外部接続リード２４を３本備え、磁石１０を１つ組付けた構成となる。
【００１６】
図１０に示すような磁石１０、即ち、感磁部表面９１と平行に対向させる磁石表面１０ａ（一方の磁極面）における検出対象磁性体の走査方向Ｒ（例えば、検出対象磁性体としての歯車４８の回転方向）に沿った方向の長さがＸｍｍ、磁石表面１０ａにおける検出対象磁性体の走査方向と垂直方向Ｖの長さがＹｍｍ、感磁部表面９１と垂直方向Ｎの長さがＺｍｍのサイズのＳｍＣｏ磁石を想定し、この磁石１０の磁石表面１０ａの面内領域上に感磁部９０を配置することを想定する。尚、図６に示すような４端子磁気抵抗素子４６の場合、感磁部９０は、図１１に示すように、チップ９の素子形成面９２における磁石表面１０ａの走査方向Ｒの一端９３と磁気抵抗素子４１ａとの間の距離ｈ１と素子形成面９２における磁石表面１０ａの走査方向Ｒの他端９４と磁気抵抗素子４１ｄとの間の距離ｈ２とが同じで、また、チップ９の素子形成面９２における磁石表面１０ａの垂直方向Ｖの一端９５と磁気抵抗素子４６との間の距離ｄ１と素子形成面９２における磁石表面１０ａの垂直方向Ｖにおける他端９６と磁気抵抗素子４６との間の距離ｄ２とが同じとなるよう、チップ９の素子形成面９２の中心を基準として素子形成面９２の中央に位置している。また、図８に示すような３端子磁気抵抗素子４７の場合、感磁部９０は、図８に示すように、チップ９の素子形成面９２における磁石表面１０ａの走査方向Ｒの一端９３と磁気抵抗素子４０ａとの間の距離ｈ１と素子形成面９２における磁石表面１０ａの走査方向Ｒの他端９４と磁気抵抗素子４０ｂとの間の距離ｈ２とが同じで、また、チップ９の素子形成面９２における磁石表面１０ａの垂直方向Ｖの一端９５と磁気抵抗素子４７との間の距離ｄ１と素子形成面９２における磁石表面１０ａの垂直方向Ｖにおける他端９６と磁気抵抗素子４７との間の距離ｄ２とが同じとなるよう、チップ９の素子形成面９２の中心を基準として素子形成面９２の中央に位置している。上記Ｘ＝５．５ｍｍ、Ｙ＝４．５ｍｍ、Ｚ＝４．５ｍｍのサイズのＳｍＣｏ磁石（以下、「実施サイズの磁石」という）を用い、磁石表面１０ａの面領域内上に感磁部９０を配置した。即ち、図１１に示すように、４端子磁気抵抗素子４６の感磁部表面９１の面積より大きい面積の磁石表面１０ａを備えた磁石１０を想定し、磁石１０を感磁部９０の裏側に配置し、感磁部表面９１の上側から見て、感磁部表面９１の中心と磁石表面１０ａの中心とを一致させて感磁部表面９１と磁石表面１０ａとを平行に対向させた。この場合において、磁石表面１０ａと感磁部表面９１との間の表面間最短距離をＡ（以下、Ａを「縦距離」という）とし、感磁部表面９１の一端９１ｘと磁石表面１０ａの一端１０ｘとの間の端部間最短距離をＢ１及び感磁部表面９１の右端９１ｙと磁石表面１０ａの右端１０ｙとの間の端部間最短距離をＢ２とする（以下、これらＢ１、Ｂ２を「横距離」という）。そして、縦距離Ａを変えた場合の、磁石表面１０ｃの中心Ｃの真上に位置する感磁部表面９１の磁束密度（以下「感磁部表面磁束密度」という）を測定した結果を図１２に示した。図１２から、縦距離Ａを小さく（短く）した方が感磁部表面磁束密度を大きくできること、縦距離Ａを１ｍｍとした場合でも２３００Ｇ程度の磁束密度が得られることがわかる。尚、縦距離Ａを小さくした方が感磁部表面磁束密度を大きくできることは、図８；図９に示す３端子磁気抵抗素子４７の感磁部９０の場合でも同じである。
【００１７】
感磁部９０が図６；７に示すような４端子磁気抵抗素子４６により形成されている場合。即ち、４つの磁気抵抗素子４１ａ〜４１ｄが回路ループを形成したフルブリッジ構造で接続されており、Ａ相／Ｂ相の非差動２相出力である４端子磁気抵抗素子４６の場合。言い換えれば、４つの磁気抵抗素子４１ａ〜４１ｄで形成されるとともに電源供給端子とＧＮＤ端子と２つの出力端子Ａ；Ｂとを備え、出力端子Ａの両端に磁気抵抗素子４１ａ；４１ｂを直列に接続した直列回路と、出力端子Ｂの両端に磁気抵抗素子４１ｃ；４１ｄを直列に接続した直列回路とが並列接続された構成を有し、これら４つの磁気抵抗素子４１ａ〜４１ｄが検出対象磁性体の走査方向に沿った方向に並んで設けられ、直列回路を構成する２つの磁気抵抗素子４１ａ；４１ｂ（あるいは４１ｃ；４１ｄ）が検出対象磁性体の走査方向に沿った方向において前記感磁部表面９１の中心から等しい位置に形成されていない４端子磁気抵抗素子４６の場合は、走査方向Ｒに沿った方向において、直列に接続された磁気抵抗素子４１ａと４１ｂとが、チップ９の素子形成面９２の中央側と端側とに形成され、直列に接続された磁気抵抗素子４１ｃと４１ｄも、素子形成面９２の中央側と端側とに形成される。従って、図１１に示すように、４端子磁気抵抗素子４６が形成された感磁部表面９１の中心と磁石表面１０ａの中心とを一致させて、磁石表面１０ａの表面積より小さい表面積の感磁部表面９１が磁石表面１０ａの面領域内上に配置されたとしても、磁気抵抗素子４１ａと４１ｂとは（あるいは４１ｃと４１ｄとは）、チップ９の感磁部表面９１の中心に対して対称に配置されず、また、磁石表面１０ａの中心に対しても対称に配置されない。
以上の図１１に示すような４端子磁気抵抗素子４６の場合においては、特に、横距離Ｂ１（＝Ｂ２）が小さいと、上述した磁石表面１０ａの端部の反磁界の影響により、磁気抵抗素子４１ａと４１ｂ（あるいは４１ｃと４１ｄ）の感磁部表面９１の磁束密度に大きな差が生じる。即ち、各磁気抵抗素子４１ａ〜４１ｄの表面で形成された感磁部表面９１の磁束密度が平坦化しない。従って、磁気抵抗素子４１ａと４１ｂとに印加される磁界（あるいは４１ｃと４１ｄとに印加される磁界）の強さ（磁束密度）に差が生じることで、磁気抵抗素子４１ａと４１ｂ（あるいは４１ｃと４１ｄ）の抵抗値が異なってしまい、磁気抵抗素子４６の出力端子ＡやＢの電位は、印加電圧の半分（Ｖｉｎ／２）からずれてしまうことになる。つまり、磁気抵抗素子４６の出力信号Ａ：Ｂのオフセット電圧（Ｖｉｎ／２からのずれ）が大きくなってしまう。
【００１８】
チップ９上に４端子磁気抵抗素子４６を備えた感磁部表面９１と磁石表面１０ａとの位置関係を図１１のようにした。即ち、チップ９の素子形成面９２におけるＲ方向の長さを３．２ｍｍとし、チップ９の素子形成面９２におけるＶ方向の長さを２．２ｍｍとし、感磁部表面９１におけるＲ方向の長さを２．４ｍｍ、感磁部表面９１におけるＶ方向の長さを１．２ｍｍとしたチップ９を想定し（以下、このサイズのチップを「実施サイズのチップ９」という）、さらに、磁石１０の寸法Ｚ＝４．５ｍｍ、Ｙ＝４．５ｍｍとし、磁石表面１０ａのＲ方向の長さＸを変えた場合の、感磁部表面９１における磁界分布を測定した。即ち、横距離Ｂ１（＝Ｂ２）を変えた場合の感磁部表面９１における磁界分布を求めた。尚、縦距離Ａを０．８ｍｍにし、磁石表面１０ａの中心と感磁部表面９１の中心とは一致させ、磁石表面１０ａのＲ方向の長さＸを、３．５ｍｍから５．５ｍｍまで変化させた。これらの場合の感磁部表面９１上の磁束密度分布結果を図１３〜図１７に示す。図１３は磁石表面１０ａのＲ方向の長さＸ＝３．５ｍｍ、横距離Ｂ１（＝Ｂ２）を０．５５ｍｍ（即ち、（３．５−２．４）／２）とした場合の感磁部表面９１での磁界分布を示す。図１４はＸ＝４．０ｍｍ、横距離Ｂ１（＝Ｂ２）を０．８ｍｍ（即ち、（４．０−２．４）／２）とした場合の感磁部表面９１での磁界分布を示す。図１５はＥ＝４．５ｍｍ、横距離Ｂ１（＝Ｂ２）を１．０５ｍｍ（即ち、（４．５−２．４）／２）とした場合の感磁部表面９１での磁界分布を示す。図１６はＥ＝５．０ｍｍ、横距離Ｂ１（＝Ｂ２）を１．３ｍｍ（即ち、（５．０−２．４）／２）とした場合の感磁部表面９１での磁界分布を示す。図１７はＥ＝５．５ｍｍ、横距離Ｂ１（＝Ｂ２）を１．５５ｍｍ（即ち、（５．５−２．４）／２）とした場合の感磁部表面９１での磁界分布を示す。図１３〜図１７において、ａは２０５０Ｇ（ガウス）を示す等高線、ｂは２１００Ｇを示す等高線、ｃは２１５０Ｇを示す等高線、ｄは２２００Ｇを示す等高線、ｅは２２５０Ｇを示す等高線、ｆは２３００Ｇを示す等高線、ｇは２３５０Ｇを示す、ｈは２４００Ｇを示す等高線、ｉは２４５０Ｇを示す等高線、ｊは２５００Ｇを示す等高線、ｋは２５５０Ｇを示す等高線、ｍは２６００Ｇを示す等高線である。以上から、横距離Ｂ１（＝Ｂ２）を大きくするほど、４端子磁気抵抗素子４６の感磁部表面９１の磁束密度を平坦化できることがわかる。図１８は図１７の磁界分布上における磁気抵抗素子４１ａ〜４１ｄの位置を示した図である。即ち、横距離Ｂ１（＝Ｂ２）を大きくすることで、４端子磁気抵抗素子４６を構成する各磁気抵抗素子４１ａ〜４１ｄの表面の磁束密度を平坦化できることがわかる。
【００１９】
以上の磁界分布の測定結果より、磁石１０の下での磁気抵抗素子４１ａと４１ｂの抵抗値Ｒ４１ａとＲ４１ｂとを計算することができる。抵抗値より、オフセット電圧は、以下の式で表すことができる。
オフセット電圧＝（Ｒ４１ｂ／（Ｒ４１ａ＋Ｒ４１ｂ））×Ｖｉｎ―Ｖｉｎ／２…（３）
図１９に、横距離Ｂ１（＝Ｂ２）とオフセット電圧の関係を示す。図１９からわかるように、横距離Ｂ１（＝Ｂ２）を１ｍｍ以上にすれば、オフセット電圧は４０ｍＶ程度以下にできることがわかる。
【００２０】
実施サイズの磁石１０とチップ９を用い、図１１のように、磁石表面１０ａの中心とチップ９の４端子磁気抵抗素子４６の感磁部表面９１の中心とを一致させて、磁石表面１０ａの表面積より小さい表面積の感磁部表面９１を磁石表面１０ａの面領域内上に配置した。即ち、横距離Ｂ１（＝Ｂ２）を１．５５ｍｍとした。また、縦距離Ａは０．８ｍｍとした。そして、ＶｉｎとＧＮＤの端子に直流電源Ｖｉｎ（＝５Ｖ）を接続し、オフセット電圧を測定したところ、オフセット電圧は１３．８ｍＶという値が得られ、上記結果とよい一致をみた。
【００２１】
図１９は感磁部表面９１と磁石表面１０ａとの距離、即ち、縦距離Ａ＝０．８ｍｍの場合を示したが、縦距離Ａを０．５ｍｍ、１．０ｍｍとした場合も同様に磁界分布を測定し、それで得られた結果をもとにして上述した（３）式よりオフセット電圧を計算した。図２０にその結果を示す。グラフの折れ線は、上から縦距離Ａを１．０ｍｍとした場合の結果、０．８ｍｍとした場合の結果、０．５ｍｍとした場合の結果である。横距離Ｂ１（＝Ｂ２）を１ｍｍとした場合、縦距離Ａを１．０ｍｍとすればオフセット電圧は約４３ｍＶ、縦距離Ａを０．８ｍｍとすればオフセット電圧は約４０ｍＶ、縦距離Ａを０．５ｍｍとすればオフセット電圧を約３０ｍＶにできる。即ち、縦距離Ａが小さいほどオフセット電圧を小さくできる。また、横距離Ｂ１（＝Ｂ２）が大きいほどオフセット電圧を小さくできる。
【００２２】
オフセット電圧の観点からは、縦距離Ａが１．０ｍｍと０．８ｍｍとではあまり変わらないが、縦距離Ａが小さいほど感磁部表面９１での磁束密度が大きくなるため、半導体磁気抵抗素子の感度を比較すると１．０ｍｍより０．８ｍｍの方が感度は高くなる。これに関しては後述するが図２９からわかるように感磁部表面磁束密度が大きくなるほど、磁気抵抗変化率ΔＲ／Ｒ０の傾きは大きくなり、感度は大きくなる。
【００２３】
尚、図８；図９に示すような２個の磁気抵抗素子４０ａ；４０ｂを直列に接続した３端子磁気抵抗素子４７を１個備えた構成の磁性体検出器１の場合は、磁気抵抗素子４０ａと４０ｂとを感磁部表面端部９１ｘ；９１ｙ間の中心線Ｃ２に対して対称に配置できるので、左右の横距離Ｂ１（＝Ｂ２）を同じにすれば、横距離Ｂ１（＝Ｂ２）は小さくてもよい（０ｍｍに近くでもよい）。ただし、感磁部表面９１より面積の大きい磁石表面１０ａと感磁部表面９１との中心を一致させてこれらを平行に対向させ、感磁部表面９１の上側から見て感磁部表面９１が磁石表面１０ａの面領域内に位置するように磁石表面１０ａと感磁部表面９１とを互いに位置決めする必要がある。しかしながらこの場合でも出力信号振幅を大きくとるためには縦距離Ａを小さくしたほうがよい。
【００２４】
次に縦距離Ａと横距離Ｂ１（＝Ｂ２）との関係を詳細に検証する。縦距離Ａを変えて、磁石表面１０ａ上の中心線Ｃ１（図１１参照）上における磁石端部からの距離Ｓとその距離Ｓの位置上における感磁部表面９１での磁束密度との関係を測定した結果を図２１に示した。図２１の折れ線グラフは、上から縦距離Ａを０ｍｍ、０．１ｍｍ、０．２ｍｍ、０．５ｍｍ、０．８ｍｍ、１．０ｍｍとした場合の結果を示したものである。
図２１から次のことがわかる。
縦距離Ａ＝０ｍｍに近い場合、横距離Ｂ１（＝Ｂ２）を０．２ｍｍ程度とすれば、反磁界の影響を少なくてきて、磁束密度はほぼ一定とできること、即ち、磁気抵抗素子４６や４７の感磁部表面９１での磁束密度を平坦化でき、しかも、磁性体検出器１の小型化が図れることになる。
縦距離Ａが０．１ｍｍ〜０．２ｍｍの場合、磁石端部からの距離Ｓが０．５ｍｍ程度以上離れている位置の上に感磁部表面９１があれば感磁部表面９１上の磁束密度の変化がほぼなくなることがわかる。即ち、縦距離Ａが０．１ｍｍ〜０．２ｍｍの場合でも、横距離Ｂ１（＝Ｂ２）を０．５ｍｍ程度以上とすれば、磁気抵抗素子４６や４７の感磁部表面９１での磁束密度を平坦化でき、また、磁性体検出器１の小型化が図れることになる。尚、縦距離Ａが０．１ｍｍ〜０．２ｍｍの場合、横距離Ｂ１（＝Ｂ２）を０．７５ｍｍ程度以上とすれば、磁束密度をより平坦化できることがわかる。
縦距離Ａが０．５ｍｍ〜１．０ｍｍの場合、磁石端部からの距離Ｓが１．０ｍｍ程度以上離れている位置の上に感磁部表面９１があれば感磁部表面９１上の磁束密度の変化がほぼなくなることがわかる。即ち、縦距離Ａが０．５ｍｍ〜１．０ｍｍの場合でも、横距離Ｂ１（＝Ｂ２）を１．０ｍｍ程度以上とすれば、磁気抵抗素子４６や４７の感磁部表面９１での磁束密度を平坦化できる。尚、縦距離Ａが０．１ｍｍ〜０．２ｍｍの場合、横距離Ｂ１（＝Ｂ２）を１．５ｍｍ程度以上とすれば、磁束密度をより平坦化でき、より好ましい。
以上からして、凹部孔３０内に磁石表面１０ａ側を位置決め固定して、磁石表面１０ａの面領域内上に感磁部表面９１を位置させ、かつ、横距離Ｂ１（＝Ｂ２）を１．０ｍｍ以上、縦距離Ａを０<Ａ≦１ｍｍに設定すれば、磁気抵抗素子４６や４７の感磁部表面９１での磁束密度を平坦化でき、かつ、この磁束密度を大きくできて出力信号振幅を大きくとれる磁性体検出器１が得られることがわかる。
特に、図６；７に示すような４端子磁気抵抗素子４６の場合は磁石端部１０ｘ；１０ｙの影響を受けやすく、感磁部表面９１での磁束密度を平坦にすることが望ましいが、これは、縦距離Ａに対応して横距離Ｂ１（＝Ｂ２）を上述したように設定することで可能となる。
【００２５】
図８；図９に示すように、２個の磁気抵抗素子４０ａ，４０ｂを直列に接続した３端子磁気抵抗素子４７を備えた磁性体検出器１の磁気抵抗素子４０ａ，４０ｂに直流電源Ｅ（Ｖｉｎ＝５Ｖ）を接続し、図２２に示すように、検出対象磁性体としての歯車４８を回転させて歯車回転検出測定を行った。使用した歯車４８は、ＪＩＳ規Ｂ１７０１−１円筒歯車インボリュート歯車ｐ＝０．８πである。上述したサイズのＳｍＣｏ磁石１０を用い、横距離Ｂ１、Ｂ２をそれぞれ２ｍｍに設定し、縦距離Ａを０．５ｍｍ、０．７ｍｍ、０．７５ｍｍ、０．８５ｍｍのそれぞれに設定した場合において、歯車４８と感磁部表面９１との間の最短距離ＺＡと信号出力振幅との関係を測定した。その結果を図２３に示す。歯車４８と感磁部表面９１との間の距離ＺＡを０．７ｍｍとし、縦距離Ａを変えた場合の縦距離Ａと信号出力振幅との関係を図２４に示す。図２４からは、図１２との関係と相関して、縦距離Ａが大きくなるほど、信号出力振幅が低下していくことがわかり、大きな出力信号振幅（３００ｍＶ程度）を得るためには、縦距離Ａを１ｍｍ程度以下に設定すればよいことがわかる。また、金属板７で感磁部表面９１を保護でき、かつ、ケース２の金属板７の厚さを０．５ｍｍ以下に設定することで、磁気検出対象としての歯車４８と感磁部表面９１との間の距離ＺＡを小さくできて、出力信号振幅を大きくとれる磁性体検出器１を提供できる。
【００２６】
最良の形態では、パッケージ８の裏面２８に磁石位置決め凹部孔３０を備えたので、横距離Ｂ１（＝Ｂ２）及び縦距離Ａを上述のような値に簡単に正確に設定できるようになり、磁気抵抗素子４６や４７の感磁部表面９１での磁束密度を平坦化でき、かつ、磁束密度を大きくできて出力信号振幅を大きくとれ、Ｓ／Ｎ比の良い磁性体検出器１を得ることができる。また、ホルダ１１を備えたので、正確な位置に磁石１０を保持でき、かつ、外部接続リード２４を保護できる。即ち、磁石位置決め凹部孔３０や磁石保持孔３２などを備えたので、アセンブリを容易にできる。また、ホルダ１１はパッケージ載置凹部孔３１を備えるので、パッケージ８も正確な位置に位置決めできる。
【００２７】
最良の形態では、磁石位置決め凹部孔３０がリードフレーム２０のアイランド２１まで届く深さに形成されて、リードフレーム２０のアイランド２１が磁石位置決め凹部孔３０の底面３０ａに露出するようにすれば、磁石１０を磁石位置決め凹部孔３０に挿入することで、磁石表面１０ａをリードフレーム２０のアイランド２１に接触させることができて、縦距離Ａを小さくできる。この場合、基板は絶縁性基板１２を使用しているために、端子電極１５と磁石１０との絶縁性は確保される。即ち、チップ９をマウントしている箇所のリードフレーム２０のアイランド２１の下部に硬質樹脂を設けないことにより、縦距離Ａを小さくできる。
【００２８】
尚、上記では磁石１０としてＳｍＣｏ磁石を用いた場合を示したが、フェライト磁石との比較を以下に示す。図２５は、実施サイズのフェライト磁石、ＳｍＣｏ磁石を用い、縦距離Ａは０．８ｍｍとした場合において、磁石表面１０ａ上の中心線Ｃ１（図１１参照）上における磁石端部からの距離Ｓとその距離Ｓの位置上における感磁部表面９１での磁束密度との関係を測定した結果を示した。図２６は、各磁石での磁束密度の飽和値で規格化したものである。ＳｍＣｏとフェライトで永久磁石の材料によって磁束密度の飽和値は変わるものの、磁束密度の磁石端部からの距離依存性は全く変わらないことがわかる。つまり、どのような材料の永久磁石を磁性体検出器１に使用しても、磁石の端（幅方向）から１ｍｍ以上離れると（横距離Ｂ１（＝Ｂ２）を１ｍｍ以上とすると）、磁束密度の勾配がかなり緩くなることがわかり、磁気抵抗素子４６や４７の感磁部表面９１での磁束密度を平坦化できることがわかる。
【００２９】
図２７に示すように、磁石位置決め凹部孔３０をリードフレーム２０のアイランド２１まで届かない深さに形成してもよい。
【００３０】
以下、最良の形態による磁性体検出器１の製造方法の実施例を説明する。化合物半導体薄膜１３は、分子線エピタキシー法（ＭＢＥ）を用いて絶縁性基板１２上に形成した。例えば、絶縁性基板１２としての半絶縁性のＧａＡｓ単結晶基板の（１００）面の上に化合物半導体薄膜１３としてＳｎドープＩｎＳｂ薄膜をエピタキシャル成長させた。例えば、まず、厚さ０．３５ｍｍの半絶縁性のＧａＡｓ単結晶基板にＡｓを照射しながら６５０℃で加熱し表面酸素を脱離させた。次に、５８０℃で温度を下げてＧａＡｓバッファ層を２００ｎｍの厚さで形成した。そして、Ａｓを照射しながら４００℃まで温度を下げた後、ＳｎとＩｎ、Ｓｂを同時に基板に照射しながら化合物半導体薄膜１３の膜厚１μｍからなるＳｎドープＩｎＳｂ単結晶薄膜を形成した。この際、ＩｎＳｂ単結晶薄膜の電子濃度は、７×１０１６ｃｍ−３になるようにＳｎセル温度を調節した。成膜したＩｎＳｂ単結晶薄膜の電気特性を測定したところ、電子濃度は７×１０１６ｃｍ−３、電子移動度は４０，０００ｃｍ２／Ｖｓであった。このように分子線エピタキシー（ＭＢＥ）法を用いて化合物半導体薄膜１３を形成したことで薄膜の膜厚や組成の制御性を向上でき、歯車回転等によって生じる磁束密度変化検出のために配置される複数の磁気抵抗素子の特性差を無くすことができた。
【００３１】
図２８に磁気抵抗素子の作製プロセスフローの一例を示す。この図２８では３端子の磁気抵抗素子４７の作製例を図示している。磁気抵抗素子は、フォトリソグラフィーの技術を用いて形成した。まず、絶縁性基板１２としてのＩｎＳｂ／ＧａＡｓ基板のＩｎＳｂ表面にフォトレジスト５０をスピンコータを用いて均一に塗布した（図２８（ａ））。フォトレジスト５０の塗布条件は、１００ｃｐの粘度で３２００ｒｐｍの回転速度で２０秒間回転すると２．５μｍの厚さとなる。そして、ＩｎＳｂのメサエッチング用のフォトマスク等を用いて露光・現像した後に塩酸・過酸化水素系のエッチング液で所望の形状に化合物半導体薄膜１３としてのＩｎＳｂ薄膜をメサエッチングした（図２８（ｂ））。次に再度、フォトレジストを塗布した後に、短絡電極１４を形成するための露光・現像を行い、真空蒸着法により電極１５を蒸着し、リフトオフ法で短絡電極１４を形成した（図２８（ｃ））。短絡電極１４は、フォトレジストによりレジストパターンを形成した後に、電子ビーム法により短絡電極として５０ｎｍ厚のＴｉと４００ｎｍ厚のＡｕ、さらに５０ｎｍ厚のＮｉからなる積層電極を形成し、リフトオフ法を用いて所望の短絡電極形状を作製した。さらに、保護膜１６として窒化シリコン薄膜を３００ｎｍの厚さでプラズマＣＶＤ法により形成し、端子電極部分のみの窒化シリコン膜を、反応性イオンエッチング装置を用いて除去した（図２８（ｄ））。最後に短絡電極の形成方法と同様にして、端子電極１５を形成した（図２８（ｅ））。端子電極１５として５０ｎｍ厚のＴｉと４００ｎｍ厚のＡｕからなる積層電極とした。また、端子電極１５は化合物半導体薄膜１３からなる動作層との接触を改善するために、不活性ガス雰囲気で５００℃×２分間の熱処理を行った。このようにして絶縁性基板１２上に化合物半導体薄膜１３と複数の短絡電極１４とを備えた複数の磁気抵抗素子４０ａ；４０ｂを有し、かつ、複数の端子電極１５を有する高磁界感度の磁気抵抗素子４７を、フォトリソグラフィーを応用した微細加工プロセスの応用により、図外の１枚のウエハ上に多数製作した。尚、図６〜図９に示すように、各磁気抵抗素子の感磁部の間隔Ｗは、例えば、検出する歯車４８の山と谷の間隔Ｐに合わせた。尚、図２８では、３端子磁気抵抗素子４７の作製プロセスを例として図示したが、図６に示すような４端子磁気抵抗素子４６も同様のプロセスで作製できる。
【００３２】
次に、ウエハ上に多数製作した磁気抵抗素子４７あるいは４６を、ダイシングにより個別にチップ９（ダイ）として切離した。そして、ダイボンダーを用いて、リードフレーム２０（例えば厚さ０．１５ｍｍ）のアイランド２１上にチップ９をダイボンド（マウント）した。そして、ボンディングワイヤ２３としての３０μｍの金ワイヤーにより磁気抵抗の複数の端子電極１５とリードフレーム２０のパッド部２２間を、ワイヤーボンダーを用いてワイヤーボンドした。次いで、トランスファーモールド法で、エポキシ樹脂などのモールド樹脂により、チップ９を樹脂封止した。そして、タイバーカット、リードカット、及びリードのフォーミングを行ってパッケージ８を形成した。
【００３３】
次に、磁気抵抗素子の動作原理を説明する。図８に示したように、メサエッチング後のＩｎＳｂ薄膜の幅（電流に直交する方向の幅：素子幅）をＤとし、短絡電極間の距離（素子長）をＬとすると、Ｌ／Ｄを形状因子と呼ぶ。ここでは、Ｌ／Ｄ＝０．２とした。この磁気抵抗素子に電磁石で一様な磁場をかけて、抵抗値と磁束密度の関係を測定した。抵抗値は、図８の端子電極１５ａと端子電極１５ｂの間の抵抗を測定した。この結果を図２９に示す。図３０に磁気抵抗変化率ΔＲ／Ｒ０と磁束密度の関係を示す。ここで、ΔＲ＝ＲＢ−Ｒ０であり、ＲＢは磁場中での抵抗値、Ｒ０は磁場なしでの抵抗値である。図３０からわかるように、磁束密度が大きくなるほど、磁気抵抗変化率ΔＲ／Ｒ０の傾きは大きくなる。即ち、磁束密度の変化に対する感度が大きくなる。磁気抵抗素子にバイアスする磁束密度は、磁気抵抗変化率ΔＲ／Ｒ０が（磁気抵抗効果による感磁部の抵抗値の増加が）５０％以上であれば、高感度となる。
【００３４】
４端子磁気抵抗素子４６を１個以上備えた磁性体検出器１の場合、例えば、図６；７に示すように、１つのチップ９上に４つの磁気抵抗素子４１ａ〜４１ｄを形成し、磁気抵抗素子４１ａの感磁部表面９１の中心と磁気抵抗素子４１ｂの感磁部表面９１の中心との間の間隔Ｗ、及び磁気抵抗素子４１ｃの感磁部表面９１の中心と磁気抵抗素子４１ｄの感磁部表面９１の中心との間の間隔Ｗを、例えば被検出体としての歯車４８の山と谷の間隔Ｐに等しくした。磁気抵抗素子の作製プロセスは、フォトリソグラフィーの技術を用いたため、磁気抵抗素子間の間隔は、量産されるすべての素子で精度よく再現される。従来の磁性体検出器では、４個の磁気抵抗素子４１ａ〜４１ｄを個別に切離し、ダイボンディグで配置していたが、これでは磁気抵抗素子間の間隔Ｗと歯車の山谷の間隔Ｐ（ピッチ）とが微妙に異なってしまい、出力信号振幅、Ａ相／Ｂ層の位相差にかなり個体差が生じていた。一方、ここでは、１つの半導体チップ９上に４個の磁気抵抗素子４１ａ〜４１ｄを作製したので、磁気抵抗素子間の間隔Ｗと歯車の山谷ピッチとは精確に合っているため、各磁気抵抗素子４１ａ〜４１ｄの個体差をほとんど生じない磁性体検出器１を得ることができる。
【００３５】
また、ＳｎをドープしてＩｎＳｂ単結晶薄膜１μｍを形成したので、Ｓｎをドープしたことにより、オフセット電圧の温度ドリフトを格段に改善できた。
ＳｎをドープしたＩｎＳｂ単結晶薄膜で形成された感磁部９０を備えた実施サイズのチップ９と磁石１０を図１１のように配置し、縦距離Ａを０．８ｍｍとして、これらチップ９及び磁石１０を恒温槽に入れてオフセット電圧の温度依存性を測定した結果を図３１、図３２に示す。図３１は４端子磁気抵抗素子４６の信号出力電圧Ａのオフセット電圧と温度ドリフトの関係を示す。図３２は４端子磁気抵抗素子４６の信号出力電圧Ｂのオフセット電圧と温度ドリフトの関係を示す。測定した素子のサンプル数は７個である。図３１、図３２からわかるように、４端子磁気抵抗素子４６の信号出力電圧Ａ；Ｂのオフセット電圧の温度ドリフトがほとんど無いことがわかる。このことは、感磁部９０の全面に渉り、磁界の印加された状態の抵抗値の温度依存性が均一であること意味している。
一方、Ｓｎをドープせずに、ＩｎＳｂ単結晶薄膜１μｍを形成した以外は、上記と同様にして４端子磁気抵抗素子４６（エポキシ樹脂によりパッケージされた状態）を作製した。成膜したアンドープＩｎＳｂ単結晶薄膜の電気特性を測定したところ、電子濃度は１．６×１０１６ｃｍ−３、電子移動度は４５，０００ｃｍ２／Ｖｓであった。
ＳｎをドープせずにＩｎＳｂ単結晶薄膜で形成された感磁部９０を備えた実施サイズのチップ９と磁石１０を図１１のように配置し、縦距離Ａを０．８ｍｍとして、これらチップ９及び磁石１０を恒温槽に入れてオフセット電圧の温度依存性を測定した結果を図３３、図３４に示す。図３３は４端子磁気抵抗素子４６の信号出力電圧Ａのオフセット電圧と温度ドリフトの関係を示す。図３４は４端子磁気抵抗素子４６の信号出力電圧Ｂのオフセット電圧と温度ドリフトの関係を示す。測定した素子のサンプル数は１４個である。Ｓｎをドープしない場合、４端子磁気抵抗素子４６の信号出力電圧Ａ；Ｂのオフセット電圧の温度ドリフトが大きいことがわかる。
即ち、ＳｎをドープしたＩｎＳｂ単結晶薄膜で形成された感磁部を用いる場合とＳｎをドープしないＩｎＳｂ単結晶薄膜で形成された感磁部を用いる場合とでは上記よりあきらかなように、Ｓｎをドープすることにより、オフセット電圧の温度ドリフトを格段に改善できることがわかる。これは、ＩｎＳｂは禁制帯が０．１７ｅＶと狭いために、半導体磁気抵抗素子の抵抗値の温度依存性が−２％／℃と大きいが、一方、Ｓｎ（ドナーアトム）をドープすることにより伝導帯の電子を増加させることにより、抵抗値の温度依存性を−０．２４％／℃と劇的に小さくすることが可能となるからである。この大きな抵抗値の温度依存性がオフセット電圧の温度ドリフトの主要な原因である。
【００３６】
他例１
図３５〜図３９に示すように、外部接続リードが半導体パッケージ８０から出ないタイプ、即ち、ノンリードタイプのリードフレーム７０を用いて半導体パッケージ８０を作製し、リードフレーム７０のパッド部７２（入出力端子部）と外部接続リード７３とをプリント配線基板７４を介して互いに電気的に接続させた。パッド部７２と外部接続リード７３はそれぞれプリント配線基板７４の接続パッド７５；７６にはんだ付けされる。図３５は本例の磁性体検出器１の断面図、図３６はパッケージ８０の断面図、図３７はパッケージの裏面図、図３８は磁石表面１０ａをパッケージ８０の裏面８１に密着させるための貫通孔７７が形成されたプリント配線基板を示す平面図、図３９は貫通孔７７に磁石１０を通した状態のプリント配線基板を示す平面図である。この場合、パッケージ８０の裏面８１、即ち、磁石位置固定面にリードフレーム７０のアイランド７１とパッド部７２とを露出させたので、上記と同様に縦距離Ａを小さくできる。この例では、縦距離Ａを０．５０ｍｍとした（ＧａＡｓ基板：０．３５ｍｍ、リードフレーム０．１５ｍｍ）。この構成を採用して作製した磁性体検出器１を用いて、歯車回転検出測定を行った。歯車４８と感磁部表面９１と距離を０．７ｍｍにして、出力信号振幅を測定した結果、４８０ｍＶであり、上記と同様の出力信号振幅を確認できた。
【００３７】
他例２
図４０に示すような形状のリードフレーム２００を用いて半導体パッケージ２０１を作製した後、図４１に示すように、研磨により、パッケージ２０１の裏側（化合物半導体薄膜１３の形成されてない基板１２側）からパッケージ樹脂２０３、リードフレーム２００のアイランド２０５のすべて、及び、半導体薄膜１３の形成されてなるＧａＡｓ基板（絶縁性基板１２）の裏面側を図４１の点線Ｇの箇所まで除去した半導体パッケージ２１０とした。リードフレーム２００の末端側は上方に折曲されている。このように半導体パッケージが裏側に、前記感磁部の下に位置する構成部分の除去された磁石固定面、即ち、図４１の点線Ｇの箇所まで除去された平坦面２１１を備えた半導体パッケージ２１０を用いることにより、縦距離Ａを０．０５ｍｍ以下にできる。即ち、基板１２の厚さを０に近くする。このような構造とすることで、縦距離Ａを例えば０<Ａ≦１ｍｍに設定でき、出力信号振幅を大きくとれる磁性体検出器１を提供できる。
【００３８】
他例３
図４２に示すように、リードフレーム２０のアイランド２１の下から樹脂部分の高さ、即ち、裏面２５１からリードフレーム２０のアイランド２１までの高さが磁石１０の高さＺ以上の寸法に形成され、、裏面２５１の中心に裏面２５１からアイランド２１の下面まで到達する磁石挿入孔２５２が形成された半導体パッケージ２５０を用いてもよい。即ち、磁石挿入孔２５２内に磁石１０全体が入り込んで外に突出しないような磁石挿入孔２５２を備えた半導体パッケージ２５０を用いてもよい。つまり、ホルダ１１を用いずに半導体パッケージ２５０の磁石挿入孔２５２内に磁石１０全体を嵌め込んだ後に磁石挿入孔２５２の開口２５３側から接着剤等の固定手段を用いて磁石挿入孔２５２に磁石１０を直接的に固定して磁性体検出器１を構成してもよい。
【産業上の利用可能性】
【００３９】
磁性体検出器１の磁気抵抗素子を形成する化合物半導体薄膜１３は高い磁気抵抗変化率を得るためにできるだけ高い電子移動度を有していることが好ましく、上述したＩｎＳｂの他、ＩｎＡｓ、ＩｎＡｓｘＳｂ１−ｘ、ＩｎｘＧａ１−ｘＳｂ、ＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）が好ましい材料である。
絶縁性基板１２は、表面が絶縁性の若しくは絶縁化された半導体の絶縁層を持つ半導体基板が好ましい。半導体基板の中でもＧａＡｓ、ＩｎＰ、ＧａＰなどの基板を用いると特に化合物半導体薄膜１３の高い電子移動度が得られるようになり、特に好ましいものとなる。
化合物半導体薄膜１３中にキャリアを増加させるためのドナー不純物を添加する方法としては、化合物半導体薄膜１３を形成する際に同時に行ってもよいが、成膜後にイオン注入法を用いて打ち込んでもよい。使用するドナー不純物は、例えば、ＩｎＳｂやＩｎＡｓのようなIII−Ｖ族化合物半導体の場合は、Ｃ、Ｓｉ、Ｇｅ、ＳｎのようなIＶ族元素やＳ、Ｓｅ、Ｔｅに代表されるＶI族元素を添加するとよい。その中でも特にＳｉ、Ｓｎが好ましい。
上記では、ウェットエッチング法を用いて動作層のエッチングを行った例を紹介したが、イオンミリングや反応性イオンエッチング法のドライエッチングによってメサエッチングを行ってもよい。尚、ウェットエッチングによって所望の形状にＩｎＳｂ薄膜をメサエッチングすることが多いが、ウェットエッチングは膜厚方向のエッチングともに、膜厚方向とは垂直方向のサイドエッチングが進む。膜厚が厚過ぎると、膜厚方向のエッチングは終了する時点ではサイドエッチングもかなり進むため、素子抵抗値の設計値と実際の素子抵抗値がずれるだけでなく、素子抵抗値の個体差も大きくなる。そのため、化合物半導体薄膜の膜厚は０．１〜４．０μｍに設定することが好ましい。
【００４０】
電極１５に用いられる電極材料は、Ｃｕ単層やＴｉ／Ａｕ、Ｎｉ／Ａｕ、Ｃｒ／Ｃｕ、Ｃｕ／Ｎｉ／Ａｕ、Ｔｉ／Ａｕ／Ｎｉ、Ｃｒ／Ａｕ／Ｎｉ、Ｃｒ／Ｎｉ／Ａｕ／Ｎｉのような積層としてもよい。この電極材料は、作製した素子の使用される動作条件と環境条件に耐えられる材質であれば、どのような材料を用いてもかまわない。また、電極を形成する方法としては、電子ビーム蒸着や抵抗加熱蒸着といった一般的な真空蒸着法や、スパッタ法やメッキ法によって形成してもよい。また、電極形成後に電極と薄膜動作層とのオーミック接触性を良好にするために、急昇温熱アニール（ＲＴＡ）法を用いて熱処理することも好ましい。
また、磁性体検出器は、磁界によって抵抗値が変化する磁気抵抗素子を形成する化合物半導体薄膜が、結晶粒界を有しないＩｎＳｂ単結晶薄膜で形成されたので、感度が高くSN比の良い磁気抵抗素子を形成できる。
【図面の簡単な説明】
【００４１】
【図１】本発明の最良形態による磁性体検出器の縦断面図。
【図２】最良形態の磁性体検出器に用いる半導体パッケージの斜視図。
【図３】最良形態の半導体パッケージの縦断面図。
【図４】最良形態の磁性体検出器の構成部品を分解して示した分解斜視図。
【図５】（ａ）は最良形態のチップの断面図、（ｂ）は最良形態のリードフレームの平面図、（ｃ）は最良形態のリードフレームのアイランド上に４端子磁気抵抗素子を備えたチップを搭載した状態を示す平面図。
【図６】最良形態の４端子磁気抵抗素子を備えたチップの平面図。
【図７】最良形態の４端子磁気抵抗素子の等価回路図。
【図８】最良形態の３端子磁気抵抗素子チップを備えたチップの平面図。
【図９】最良形態の３端子磁気抵抗素子の等価回路図。
【図１０】最良形態の磁性体検出器のシミュレートに用いた永久磁石の斜視図。
【図１１】最良形態の磁性体検出器における磁気抵抗素子の感磁部と磁石表面との位置関係を磁気抵抗素子の感磁部側から見た平面図。
【図１２】最良形態の磁性体検出器における縦距離Ａと感磁部表面磁束密度との関係を示したグラフ。
【図１３】最良形態の磁性体検出器における感磁部表面上の磁束密度分布結果を示す図。
【図１４】最良形態の磁性体検出器における感磁部表面上の磁束密度分布結果を示す図。
【図１５】最良形態の磁性体検出器における感磁部表面上の磁束密度分布結果を示す図。
【図１６】最良形態の磁性体検出器における感磁部表面上の磁束密度分布結果を示す図。
【図１７】最良形態の磁性体検出器における感磁部表面上の磁束密度分布結果を示す図。
【図１８】最良形態の磁性体検出器における感磁部表面上の磁束密度分布結果を示す図上において磁気抵抗素子の位置を示す図。
【図１９】最良形態の磁性体検出器における横距離Ｂ１（＝Ｂ２）とオフセット電圧との関係を示す図。
【図２０】最良形態の磁性体検出器において縦距離Ａのパラメータを異ならせた場合における横距離Ｂ１（＝Ｂ２）とオフセット電圧との関係を示す図。
【図２１】最良形態の磁性体検出器において縦距離Ａのパラメータを異ならせた場合における磁石端部からの距離Ｓと感磁部表面における磁束密度との関係を示す図。
【図２２】最良形態の磁性体検出器と検出対象磁性体としての歯車との位置関係を示した図。
【図２３】最良形態の磁性体検出器における感磁部表面と歯車との間の距離ＺＡと信号出力振幅との関係を示したグラフ。
【図２４】最良形態の磁性体検出器における縦距離Ａと信号出力振幅との関係を示したグラフ。
【図２５】最良形態の磁性体検出器における磁石端部からの距離Ｓと感磁部表面における磁束密度との関係をＳｍＣｏとフェライトとで示した図。
【図２６】最良形態の磁性体検出器における磁石端部からの距離Ｓと規格化との関係をＳｍＣｏとフェライトとで示した図。
【図２７】最良形態の半導体パッケージの他の例を示す縦断面図。
【図２８】最良形態の磁性体検出器における磁気抵抗素子の作製プロセスフローを示す図。
【図２９】最良形態の磁性体検出器における磁気抵抗素子の磁気抵抗素子の抵抗値と磁束密度の関係を示すグラフ。
【図３０】最良形態の磁性体検出器における磁気抵抗素子の磁気抵抗素子の磁気抵抗変化率ΔＲ／Ｒ０と磁束密度の関係を示すグラフ。
【図３１】最良形態の磁性体検出器における出力電位の温度依存度を示す図。
【図３２】最良形態の磁性体検出器における出力電位の温度依存度を示す図。
【図３３】比較例の磁性体検出器における出力電位の温度依存度を示す図。
【図３４】比較例の磁性体検出器における出力電位の温度依存度を示す図。
【図３５】本発明の他例１による磁性体検出器の縦断面図。
【図３６】他例１による磁性体検出器の半導体パッケージの縦断面図。
【図３７】他例１による磁性体検出器の半導体パッケージの底面図。
【図３８】他例１による磁性体検出器のプリント配線基板の平面図。
【図３９】他例１による磁性体検出器のプリント配線基板の磁石通し用の貫通孔に磁石を通した状態の平面図。
【図４０】本発明の他例２による磁性体検出器の研磨前の半導体パッケージを示す縦断面図。
【図４１】他例２による磁性体検出器の半導体パッケージを示す縦断面図。
【図４２】本発明の他例３による半導体パッケージを用いて形成された磁性体検出器を示す側面図。
【図４３】従来の磁性体検出器を示す図。
【図４４】磁石表面の反磁界の説明図。
【図４５】磁気抵抗素子の磁束密度と磁気抵抗変化率との関係を示すグラフ。
【図４６】従来の磁性体検出器における３端子磁気抵抗素子の回路図。
【図４７】従来の磁性体検出器における４端子磁気抵抗素子の回路図。
【符号の説明】
【００４２】
１  磁性体検出器、２  ケース、３  磁気検出体、８  半導体パッケージ、
９  チップ、１０  永久磁石、１０ａ  磁石表面、１１  ホルダ、
１３  化合物半導体薄膜、２０  リードフレーム、２１  アイランド、
２４  外部接続リード、３０  磁石位置決め凹部孔（磁石位置決め固定部）、
３２  磁石保持孔、３３  外部接続リード保持孔、９０  感磁部、
９１  感磁部表面、Ａ  縦距離（感磁部表面と磁石表面との間の距離）、
Ｂ１（＝Ｂ２）  横距離（感磁部表面の端と前記磁石表面の端との間の距離）。
【図１】
2005337865.tif 000003
【図２】
2005337865.tif 000004
【図３】
2005337865.tif 000005
【図４】
2005337865.tif 000006
【図５】
2005337865.tif 000007
【図６】
2005337865.tif 000008
【図７】
2005337865.tif 000009
【図８】
2005337865.tif 000010
【図９】
2005337865.tif 000011
【図１０】
2005337865.tif 000012
【図１１】
2005337865.tif 000013
【図１２】
2005337865.tif 000014
【図１３】
2005337865.tif 000015
【図１４】
2005337865.tif 000016
【図１５】
2005337865.tif 000017
【図１６】
2005337865.tif 000018
【図１７】
2005337865.tif 000019
【図１８】
2005337865.tif 000020
【図１９】
2005337865.tif 000021
【図２０】
2005337865.tif 000022
【図２１】
2005337865.tif 000023
【図２２】
2005337865.tif 000024
【図２３】
2005337865.tif 000025
【図２４】
2005337865.tif 000026
【図２５】
2005337865.tif 000027
【図２６】
2005337865.tif 000028
【図２７】
2005337865.tif 000029
【図２８】
2005337865.tif 000030
【図２９】
2005337865.tif 000031
【図３０】
2005337865.tif 000032
【図３１】
2005337865.tif 000033
【図３２】
2005337865.tif 000034
【図３３】
2005337865.tif 000035
【図３４】
2005337865.tif 000036
【図３５】
2005337865.tif 000037
【図３６】
2005337865.tif 000038
【図３７】
2005337865.tif 000039
【図３８】
2005337865.tif 000040
【図３９】
2005337865.tif 000041
【図４０】
2005337865.tif 000042
【図４１】
2005337865.tif 000043
【図４２】
2005337865.tif 000044
【図４３】
2005337865.tif 000045
【図４４】
2005337865.tif 000046
【図４５】
2005337865.tif 000047
【図４６】
2005337865.tif 000048
【図４７】
2005337865.tif 000049