(57)【要約】【課題】先溝タイプのデュアルダマシン法において、配線パターンとヴィアパターンとのショートマージンを確保して、半導体装置の信頼性向上や製造歩留まり向上等を実現可能にする。【解決手段】下層配線の上に形成された層間絶縁膜１，２のさらに上に下層膜３を成膜する工程と、前記下層膜３をライン状またはストライプ状にエッチングして配線溝パターン５を形成する工程と、前記配線溝パターン５が形成された下層膜３の上に上層膜６を成膜する工程と、前記上層膜６をライン状またはストライプ状にエッチングして前記配線溝パターン５と交差する線パターン７を形成する工程と、前記下層膜３および前記上層膜５をマスクにして前記層間絶縁膜１，２をエッチングして前記配線溝パターン５と前記線パターン７とが交差する領域に開口８を形成する工程とを含んで、半導体装置を製造する。【選択図】図１
2005150493.tif 000002
【特許請求の範囲】
【請求項１】
下層配線の上に層間絶縁膜を介して上層配線が積層されるとともに、前記下層配線と前記上層配線とが前記層間絶縁膜に設けられたヴィア部によって導通するように構成される半導体装置の製造方法であって、
前記層間絶縁膜の上に下層膜を成膜する工程と、
前記下層膜をライン状またはストライプ状にエッチングして当該下層膜に前記上層配線を形成するための配線溝パターンを形成する工程と、
前記配線溝パターンが形成された下層膜の上に上層膜を成膜する工程と、
前記上層膜をライン状またはストライプ状にエッチングして当該上層膜に前記配線溝パターンと交差する線パターンを形成する工程と、
前記配線溝パターンが形成された下層膜および前記線パターンが形成された上層膜をマスクにして前記層間絶縁膜をエッチングし、当該層間絶縁膜の前記配線溝パターンと前記線パターンとが交差する領域に開口を形成する工程と、
前記配線溝パターンの溝部および前記開口に配線材料を埋め込んで前記上層配線および前記ヴィア部を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記配線溝パターンの溝部のエッジ位置が形成すべき開口のエッジ位置と重なるように、前記配線溝パターンの溝幅が設定されている
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記配線溝パターンは、当該配線溝パターンにおける溝部内に配設されたピラーパターンを含んで形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記線パターンは、その長手方向が前記下層配線が延びる方向と一致するように形成される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の微細化に伴って配線寄生容量の増大による回路遅延や微細配線のエレクトロマイグレーション耐性の劣化等が問題となることから、アルミニウムより電気抵抗が低く配線信頼性の高いＣｕ（銅）が、半導体装置の配線材料として用いられるようになっている。銅配線を形成する方法としては、銅のドライエッチングが一般に困難であることから、いわゆるダマシンプロセスが広く採用されるが、特に製造コスト面からデュアルダマシン法が有望視されている（例えば、特許文献１）。デュアルダマシン法とは、多層配線構造における層間絶縁膜に配線溝とヴィアホール（開口）とを形成しておき、その配線溝とヴィアホールとに同時に配線材料を埋め込んだ後、化学的機械研磨（Chemical Mechanical Polishing；以下「ＣＭＰ」と略す）によって層間絶縁膜上の余分な配線材料を除去する方法であり、配線材料の埋め込みやその後のＣＭＰ工程が１回で済むことから、コスト的な利点が高い。
【０００３】
デュアルダマシン法において配線溝およびヴィアホールを形成する方法としては、様々な方法が提案されているが、図１５（ａ）に示すような配線溝６１を形成してからヴィアホール６２を形成する先溝タイプのフローと、図１５（ｂ）に示すようなヴィアホール６２形成後に配線溝６１を形成する先穴タイプのフローとに大別される。また、先溝タイプのフローでは、ソニー（株）宮田幸児等がアドバンス・メタライゼーション・カンファレンス（Advanced Metallization Conference）1999：アジアン・セッション（Asian Session）にて「ア・ノーベル・インテグレーション・アプローチ・トゥ・オーガニック・ロゥケー・デュアル・ダマシン・プロセッシング（A Nobel Integration Approach to Organic Low-k Dual Damascene Processing）」という題名で発表しているように、層間絶縁膜の上に無機膜（ハードマスク膜）を用いる方法も提案されている。なお、図１５の例では、各層間絶縁膜６３の間にバリアエッチストッパ膜６４が存在する場合を示しているが、このバリアエッチストッパ膜６４を用いない場合もあり得る。
【０００４】
【特許文献１】特開平１０−２６１７０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、先溝タイプのデュアルダマシン法で多層配線構造の半導体装置を製造する場合、その製造工程の一つであるリソグラフィ工程では、（１）下層配線→（２）上層配線を形成するための配線溝→（３）下層配線と上層配線とを接続するためのヴィアホールの順に形成を行う。そして、その際に、上層配線の配線溝およびヴィアホールを、下層配線の位置に合わせて露光する。したがって、これら配線溝とヴィアホールとの間では、その形成位置が間接合わせの関係にあることになる。
【０００６】
そのため、先溝タイプのデュアルダマシン法による半導体装置については、配線パターンとヴィアパターンとのショートマージンが確保できないおそれがある。これは、配線溝とヴィアホールとが間接合わせの関係にあると、最終的に形成される配線層の導通領域は配線溝とヴィアホールとの各パターン領域の論理和になることから、その位置ずれが直接合わせの場合の２1/2倍となってしまうためである。このことは、複数の配線層が狭ピッチでストライプ状に並列配置される場合に特に顕著となり、例えば図１６に示すように、配線溝とヴィアホールとの間の位置ずれに起因して、ヴィアホール形成時に隣り合う配線溝同士の間の隔壁７１が削れてしまい、その結果配線層７２ａ，７２ｂ同士の間における電気的耐圧を確保できなくなるといったことも起こり得る。
【０００７】
これらのことは、デュアルダマシン法により製造される半導体装置の信頼性や製造歩留まり等の低下を招くため回避すべきである。
そこで、本発明は、先溝タイプのデュアルダマシン法により半導体装置を製造する場合であっても、配線パターンとヴィアパターンとのショートマージンを確保することができ、半導体装置の信頼性向上や製造歩留まり向上等を実現することのできる、半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、上記目的を達成するために案出された半導体装置の製造方法である。すなわち、下層配線の上に層間絶縁膜を介して上層配線が積層されるとともに、前記下層配線と前記上層配線とが前記層間絶縁膜に設けられたヴィア部によって導通するように構成される半導体装置の製造方法であって、前記層間絶縁膜の上に下層膜を成膜する工程と、前記下層膜をライン状またはストライプ状にエッチングして当該下層膜に前記上層配線を形成するための配線溝パターンを形成する工程と、前記配線溝パターンが形成された下層膜の上に上層膜を成膜する工程と、前記上層膜をライン状またはストライプ状にエッチングして当該上層膜に前記配線溝パターンと交差する線パターンを形成する工程と、前記配線溝パターンが形成された下層膜および前記線パターンが形成された上層膜をマスクにして前記層間絶縁膜をエッチングし、当該層間絶縁膜の前記配線溝パターンと前記線パターンとが交差する領域に開口を形成する工程と、前記配線溝パターンの溝部および前記開口に配線材料を埋め込んで前記上層配線および前記ヴィア部を形成する工程とを含むことを特徴とする。
【０００９】
上記手順による半導体装置の製造方法では、配線溝パターンおよび線パターンを、それぞれライン状またはストライプ状にエッチングして形成する。ここで、「ライン状」とは、平面上において幅方向よりも長手方向のほうが大きい略矩形状のものをいう。また、「ストライプ状」とは、ライン状のものが複数並列した状態のものをいう。そして、これら配線溝パターンと線パターンとが交差する領域に開口を形成し、その開口および配線溝パターンの溝部に配線材料を埋め込んで上層配線およびヴィア部を形成するようになっている。したがって、配線溝パターンの溝部の全幅にわたって開口が形成されることになるので、それぞれの間の位置合わせの影響を受けることなく、すなわち配線溝パターンと線パターンとに多少の位置ずれが生じても、上層配線とヴィア部との導通領域を十分に確保し得るようになる。しかも、配線溝パターンおよび線パターンは、共に、線幅方向に一次元の周期を持つライン状またはストライプ状に形成されるので、形状安定性を得るのが容易である。そのため、配線溝パターンの溝部および開口の寸法制御性の容易化を図りつつ、微細な上層配線およびヴィア部であっても寸法精度良く形成することができる。
【発明の効果】
【００１０】
本発明によれば、微細な上層配線およびヴィア部であっても導通領域を十分に確保しつつ寸法精度良く形成できるようになるので、先溝タイプのデュアルダマシン法で多層配線構造の半導体装置を製造する場合でも、微細な寸法の配線パターン形成が実現可能となり、高度に集積化した半導体装置等の製造に適用して非常に好適なものとなる。
【発明を実施するための最良の形態】
【００１１】
以下、図面に基づき本発明に係る半導体装置の製造方法について説明する。
【００１２】
本実施形態で説明する製造方法は、多層配線構造の半導体装置を製造するためのものである。すなわち、下層配線の上に層間絶縁膜を介して上層配線が積層されるとともに、下層配線と上層配線とが層間絶縁膜に設けられたヴィア部によって導通するように構成される半導体装置の製造方法である。さらには、このような構成の半導体装置を、先溝タイプのデュアルダマシン法で製造するためのものである。すなわち、（１）下層配線→（２）上層配線を形成するための配線溝→（３）下層配線と上層配線とを接続するためのヴィアホール→（４）上層配線およびヴィア部（配線溝およびヴィアホールへの配線材料の埋め込み）の順に形成を行う場合における半導体装置の製造方法である。なお、ここでは、本発明の特徴点、具体的には上記（２）〜（４）の工程についてのみ説明し、その他の工程については従来と略同様であるため、その説明を省略する。
【００１３】
図１〜７は、本発明の半導体装置の製造方法の概要の一例を示す模式図である。
本実施形態の製造方法では、先ず、図１（ａ）に示すように、下層配線が形成された半導体基板（ただし不図示）上に第１の層間絶縁膜１と第２の層間絶縁膜２とを成膜し、その上にハードマスク膜となる第１の無機膜３を成膜し、さらにその上に下層膜となる第２の無機膜４を成膜する。そして、第２の無機膜４を積層したら、続いて、リソグラフィ技術およびドライエッチング技術を用いて、その第２の無機膜４をライン状またはストライプ状にエッチングする。これにより、第２の無機膜４には、図１（ｂ）に示すように、一方向に延びるライン状またはストライプ状の線パターン５が形成されることになる。この線パターン５は、上層配線を形成するためのものである。以下、この線パターンを「配線溝パターン」という。
【００１４】
その後は、配線溝パターン５が形成された第２の無機膜４の上に、上層膜となるレジスト膜６を成膜して積層する。そしてさらに、リソグラフィ技術およびドライエッチング技術を用いて、そのレジスト膜６を配線溝パターン５と交差する方向のライン状またはストライプ状にエッチングする。これにより、レジスト膜６には、図１（ｃ）に示すように、配線溝パターン５とは異なる方向に延びるライン状またはストライプ状の線パターン７が形成されることになる。以下、この線パターンを単に「線パターン」という。
【００１５】
これら配線溝パターン５および線パターン７は、形成すべきヴィアホールの配置に対応するように形成される。すなわち、図１（ｄ）に示すように、配線溝パターン５と線パターン７とが交差する領域は、詳細を後述するように、ヴィアホール８の形成位置に一致しているものとする。
【００１６】
なお、層間絶縁膜１，２、無機膜３，４およびレジスト膜６の成膜、並びに、配線溝パターン５と線パターン７の形成については、公知技術を利用して具現化すればよい。また、配線溝パターン５、線パターン７の形成の際には、ハーフトーン位相シフトマスクやレベンソン位相シフトマスク、アシストパターン、ＯＰＣ（Optical Proximity Correction）等といった公知の寸法精度向上技術を適用することも考えられる。
【００１７】
そして、線パターン７の形成後は、図１（ｅ）に示すように、配線溝パターン５が形成された第２の無機膜４および線パターン７が形成されたレジスト膜６をマスクにして、第１の無機膜３に対するエッチング処理を行う。このエッチング処理により、各パターン５,７が重なった領域、すなわち配線溝パターン５と線パターン７とが交差する領域では、第１の無機膜３が除去されることになる。したがって、このエッチング処理の後、第１の無機膜３には、図１（ｄ）に示すような四辺形状のヴィアホール（開口）８の形成位置に対応したパターン（以下「ヴィアパターン」という）が形成されることになる。
【００１８】
第１の無機膜３にヴィアパターンを形成した後は、次いで、そのヴィアパターンが形成された第１の無機膜３マスクにして、第２の層間絶縁膜２に対するエッチング処理を行う。このエッチング処理により、図１（ｆ）に示すように、第２の層間絶縁膜２にも、ヴィアホール８によって構成されるヴィアパターンが転写されることになる。なお、このエッチング処理によって、レジスト膜６は消滅してなくなっている。
【００１９】
その後は、第２の無機膜４をマスクにして、第１の無機膜３に対するエッチング処理を行う。これにより、第１の無機膜３には、図２（ａ）に示すように、配線溝パターン５が転写されることになる。そしてさらに、配線溝パターン５が形成された第１の無機膜３およびヴィアパターンが形成された第２の層間絶縁膜２をマスクにして、第１の層間絶縁膜１に対するエッチング処理を行う。これにより、第１の層間絶縁膜１にも、図２（ｂ）に示すように、ヴィアホール８によって構成されるヴィアパターンが転写されることになる。さらにその後は、配線溝パターン５が形成された第１の無機膜３をマスクにして、第２の層間絶縁膜２に対するエッチング処理を行う。これにより、第２の層間絶縁膜２にも、図２（ｃ）に示すように、配線溝パターン５が転写されることになる。
【００２０】
そして、第１の層間絶縁膜１にヴィアパターンを形成し、第２の層間絶縁膜２に配線溝パターン５を形成した後は、それぞれを構成するヴィアホール８および配線溝の内壁に、バリアメタルおよびシード層を成膜し、メッキの手法によりヴィアホール８内および配線溝内にＣｕからなる配線材料９を埋め込み、さらにＣＭＰによって第２の層間絶縁膜２の上部まで削り込み、余分な配線材料を除去する。これにより、図２（ｄ）に示すような、デュアルダマシン配線構造の銅配線が完成することになる。
【００２１】
以上のように、本実施形態で説明したデュアルダマシン配線構造の半導体装置の製造方法では、配線溝パターン５と線パターン７とが交差する領域にヴィアホール８を形成し、そのヴィアホール８および配線溝パターン５の溝部にＣｕからなる配線材料９を埋め込んで上層配線およびヴィア部を形成するようになっている。そのため、配線溝パターン５の溝部の全幅にわたってヴィアホール８が形成されることになるので、それぞれの間の位置合わせの影響を受けることなく、すなわち配線溝パターン５と線パターン７とに多少の位置ずれが生じても、上層配線とヴィア部との導通領域を十分に確保し得るようになる。しかも、配線溝パターン５および線パターン７は、共に、線幅方向に一次元の周期を持つライン状またはストライプ状に形成されるので、形状安定性を得るのが容易である。そのため、配線溝パターン５の溝部およびヴィアホール８の寸法制御性の容易化を図りつつ、微細な上層配線およびヴィア部であっても寸法精度良く形成することができる。
したがって、本実施形態による製造方法によれば、微細な上層配線およびヴィア部であっても導通領域を十分に確保しつつ寸法精度良く形成できるようになるので、先溝タイプのデュアルダマシン法で多層配線構造の半導体装置を製造する場合でも、微細な寸法の配線パターン形成が実現可能となり、高度に集積化した半導体装置等の製造に適用して非常に好適なものとなる。
【００２２】
なお、ここでは、加工のし易さから層間絶縁膜１，２が二層である場合を例に挙げたが、層間絶縁膜は必ずしも二層である必要はなく、一層のみであっても構わない。その場合に、層間絶縁膜に対するパターンエッチングは、一層である故に時間制御を行って、エッチングを層の途中で止めるように、その加工深さをコントロールすることが考えられる。
【００２３】
また、層間絶縁膜にアミン成分が含まれる場合には、そのアミン成分が洩れ出すと、レジスト膜６中の酸が失活し、パターン形成が適正に行えなくなるおそれがあるため、アミン成分を遮断する材料を用いて第１の無機膜３を成膜することが望ましい。例えば、プラズマＣＶＤ（Chemical Vapor Deposition）技術で成膜した、ＳｉＮ（窒化珪素）膜、ＴＥＯＳ（tetraethoxy silane）膜、ＳｉＯ（酸化珪素）膜等が、これに該当する。
【００２４】
ところで、本実施形態の製造方法では、配線溝パターン５と線パターン７とが重なるように交差させてヴィアホール８を形成するようになっている。したがって、図３（ａ）に示すように、配線溝パターン５における溝部の幅が形成すべきヴィアホール８ａよりも十分に大きい場合には、配線溝パターン５に線パターン７を重ねて形成することで、図３（ｂ）に示すように、最終的に形成されるヴィアホール８ｂの大きさが、配線溝パターン５の溝幅と略同等にまで大きくなってしまう。このように、最終的なヴィアホール８ｂが形成すべきヴィアホール８ａより大きくなってしまうこと、すなわち必要である大きさに比べて大きくなってしまうことは、導通すべきでない下層配線とショートするおそれが生じるため、回避すべきである。このことから、配線溝パターン５に線パターン７を重ねてヴィアホール８を形成する際には、配線溝パターン５および線パターン７を、以下に述べるようにすることが考えられる。
【００２５】
例えば、図４（ａ）に示すように、形成すべきヴィアホール８ａのエッジ位置と、配線溝パターン５における溝部のエッジ位置との間の距離Ｗが、形成可能な溝部の最小幅寸法の二倍未満であれば、その箇所について、図４（ｂ）に示すように、溝部のエッジ位置がヴィアホールのエッジ位置と重なるように、配線溝パターン５の溝幅（形状）を当該配線溝パターン５の設計段階で修正する。このようにすれば、配線溝パターン５に線パターン７を重ねてヴィアホール８を形成する場合であっても、位置ずれの影響を受けることなく導通領域を十分に確保すべく、最終的に形成されるヴィアホール８ｂが大きくなってしまうことによるショート発生等を防止することができる。
【００２６】
一方、例えば、図５（ａ）に示すように、形成すべきヴィアホール８ａのエッジ位置と、配線溝パターン５における溝部のエッジ位置との間の距離Ｗが、形成可能な溝部の最小幅寸法の二倍以上であれば、その箇所について、図５（ｂ）に示すように、配線溝パターン５における溝部内に絶縁膜からなるピラーパターン１０を形成するよう、当該配線溝パターン５を設計段階で修正する。さらには、線パターン７の長さが、ピラーパターン１０の外側エッジ位置を超えないようにする。このようにすれば、位置ずれの影響を受けることなく導通領域を十分に確保すべく、配線溝パターン５に線パターン７を重ねてヴィアホール８を形成する場合であっても、最終的に形成されるヴィアホール８ｂが大きくなってしまうことによるショート発生等を防止することができる。
【００２７】
ただし、配線溝パターン５に線パターン７を重ねてヴィアホール８を形成するのは、既に説明したように、隣接する配線とヴィア部との位置ずれによるショートを防ぐことを目的としている。したがって、図６に示すように、複数の配線層が狭ピッチで並列配置されているのではなく、多少の位置ずれが生じてもショートのおそれがない箇所では、従来と同様の手法を用いるようにしてもよい。すなわち、同一層に対して加工を行う場合であっても、配線溝パターンや形成すべきヴィアホールの形状（大きさ）によって、本実施形態で説明した製造方法と、従来と同様の製造方法とを、適宜使い分けるようにすることが考えられる。
【００２８】
また、従来と同様の手法によりヴィアホールを形成する場合であっても、下層配線の形成パターンによっては、ライン状またはストライプ状の線パターン７を利用するようにしても構わない。その場合、線パターン７は、図７（ａ）に示すように、下層配線１１が延びる方向と長手方向が一致するように配置する。このようにすれば、図７（ｂ）に示すように、最終的に形成されるヴィアホール８ｂは設計寸法より大きくなるが、多少の位置ずれが発生しても、下層配線１１が延びる方向に大きくなるようにしているので、ショート発生等が起こることはない。
【実施例１】
【００２９】
次に、本発明に係る半導体装置の製造方法について、図８〜１０の説明図を参照しながら、具体例を挙げて詳細に説明する。
具体例の一つ目として説明する実施例１では、先ず、図８（ａ）に示すように、下層配線となる一層目の銅配線２１が形成された半導体基板２２上に、ＳｉＮ膜２３を７０ｎｍ厚で成膜し、次いで第１の層間絶縁膜１となるＳｉＯ膜２４を３５０ｎｍ厚で成膜し、さらに第２の層間絶縁膜２となるポリアリルエーテル系の有機高分子膜２５を１５０ｎｍ厚で成膜する。そして、その有機高分子膜２５上に、第１の無機膜３となるＳｉＯ膜２６を１８０ｎｍ厚で成膜し、さらに第２の無機膜４となるＳｉＮ膜２７を１００ｎｍ厚で成膜する。
【００３０】
その後は、図８（ｂ）に示すように、ＳｉＮ膜２７上に有機系の反射防止膜２８を７０ｎｍ厚で塗布し、さらにポジ型化学増幅レジスト膜２９を４００ｎｍ厚で塗布する。そして、ＫｒＦエキシマレーザ・リソグラフィ技術を用いて、ポジ型化学増幅レジスト膜２９に配線溝パターンを露光転写する。これにより、ポジ型化学増幅レジスト膜２９の配線溝になる部分が現像で除去され、配線溝パターン５が形成されることとなる。このときのリソグラフィ条件は、以下のようにすることが考えられる。
【００３１】
露光装置：ＫｒＦエキシマレーザ縮小投影型スキャナー（縮小率１／４、ＮＡ＝０．７５）
照明形状：輪帯（σin／σout＝０．５０／０．７５）
アライメント：下層配線に合わせる
レジスト：アセタール系ポジ型化学増幅レジスト（膜厚４００ｎｍ）
レチクル：Ｃｒレチクル
現像液：ＴＭＡＨ（Tetramethyl ammonium hydroxide）２．３８％
【００３２】
また、このときに露光転写する配線溝パターン５の設計データの一部を図８（ｃ）に示す。図例のように、配線の最小幅は１６０ｎｍ、配線間の最小スペースは１６０ｎｍである。なお、図例の配線溝パターン５は、ヴィアホール８の形成領域を含んで一方向に延びるライン状の配線溝が規則的に複数並設されたものである。
【００３３】
その後は、図８（ｄ）に示すように、ポジ型化学増幅レジスト膜２９をマスクに、ＥＣＲ（electron cyclotron resonance）プラズマエッチング装置およびエッチングガス（ＣＨＦ3／Ａｒ／Ｏ2）を用いて、反射防止膜２８およびＳｉＮ膜２７をエッチングして、ポジ型化学増幅レジスト膜２９を除去する。これにより、ＳｉＮ膜２７に、配線溝パターン５が形成されることになる。
【００３４】
そして、図８（ｅ）に示すように、配線溝パターン５が形成されたＳｉＮ膜２７上に、有機系の反射防止膜３０を塗布し（ＳｉＯ膜２６からの厚さ１４０ｎｍ）、さらにポジ型化学増幅レジスト膜３１を４００ｎｍ厚で塗布して、そのポジ型化学増幅レジスト膜３１に配線溝パターン５とは直交する方向に延びるストライプ状の線パターンを露光転写する。これにより、ポジ型化学増幅レジスト膜３１には、線パターン７が形成されることとなる。このときのリソグラフィ条件は、以下のようにすることが考えられる。
【００３５】
露光装置：ＫｒＦエキシマレーザ縮小投影型スキャナー（縮小率１／４、ＮＡ＝０．７５、σ＝０．７０）
アライメント：下層配線に合わせる
レジスト：アセタール系ポジ型化学増幅レジスト（膜厚４００ｎｍ）
レチクル：Ｃｒレチクル
現像液：ＴＭＡＨ２．３８％
【００３６】
また、このときに露光転写する線パターン７のレイアウトを図８（ｆ）に示す。図例のように、線パターン７は、ヴィアホール８の形成領域を含んで一方向に延びるライン状の配線溝が規則的に複数並設されたものであり、そのヴィアホール８の形成領域で配線溝パターン５と直交するものである。
【００３７】
線パターン７の形成の後は、図９（ａ）に示すように、ポジ型化学増幅レジスト膜３１をマスクに、反射防止膜３０およびＳｉＯ膜２６をエッチングする。このときのエッチング条件は、以下のようにすることが考えられる。
【００３８】
エッチング装置：ＥＣＲプラズマエッチャー
反射防止膜エッチング：Ａｒ／Ｏ2，３０％オーバー
ＳｉＯ膜エッチング：Ｃ５Ｆ８／Ａｒ／Ｏ2，３０％オーバー
【００３９】
その後は、図９（ｂ）に示すように、有機高分子膜２５をアンモニアガスを用いてエッチングする。このときのエッチングにより、ポジ型化学増幅レジスト膜３１および反射防止膜３０条件も同時に除去されることになる。さらには、図９（ｃ）に示すように、ＳｉＯ膜２４をエッチングする。これにより、ＳｉＯ膜２４には、平面四辺形状のヴィアホール８によって構成されるヴィアパターンが形成される。また、ＳｉＯ膜２６には、ＳｉＮ膜２７がマスクとなり、配線溝パターン５が形成される。次いで、図９（ｄ）に示すように、ＳｉＮ膜２７をマスクに有機高分子膜２５をエッチングし、さらに図９（ｅ）に示すように、ＳｉＮ膜２３をエッチングする。このとき、上面のＳｉＮ膜２７の一部が全面エッチバックされる。
【００４０】
そして、その後は、図９（ｆ）に示すように、エッチング箇所の内壁に、バリアメタルとしてのＴａ（タンタル）膜（ただし不図示）を２５ｎｍ厚で成膜し、さらにＣｕのシード膜（ただし不図示）を成膜し、形成されたヴィアホール８および配線溝パターン５の溝部にＣｕ３２を電解メッキして埋め込み、その上面をＣＭＰ技術でＳｉＯ膜２６の途中まで研磨し、キャップ膜としてＳｉＮ膜３３を７０ｎｍ厚で成膜する。これにより、銅配線（上層配線）と銅ヴィアプラグ（ヴィア部）とが同時に形成されることになる。
【００４１】
ここで、以上のような各工程から成る手順のうち、図９（ａ）を示して説明したリソグラフィ工程において、ヴィアホール８を形成するための線パターン７に位置ずれが生じた場合を考える。
例えば、図１０（ａ）に示すように、線パターン７の位置がその長手方向に沿ってずれた場合、すなわち線パターン７と直交する配線溝パターン５の幅方向にずれた場合には、その線パターン７と配線溝パターン５とが重なる位置にヴィアホール８が形成されるので、線パターン７の位置ずれに影響を受けることなく、所望の位置（設計通りの位置）にヴィアホール８が形成されることになる。
一方、図１０（ｂ）に示すように、線パターン７の位置がその幅方向にずれた場合、すなわち線パターン７と直交する配線溝パターン５の長手方向に沿ってずれた場合には、そのずれた分だけ、ヴィアホール８の形成位置も移動することになる。ただし、その移動方向は、配線溝パターン５の長手方向であり幅方向でないことから、複数の配線層が狭ピッチで並列配置されていても、ヴィアホール８（ヴィア部）が隣接する同層の配線に近づくことはない。したがって、各配線層の間の電気的耐圧は十分に保つことができ、その位置ずれ量が許容範囲内であれば問題とはならない。
つまり、図１０（ａ）または（ｂ）のいずれの場合であっても、ヴィアホール８と配線溝パターン５が間接合わせの関係にあるにも拘わらず、ヴィアホール８が隣接する同層の配線に近づくことはないので、各配線層の間の電気的耐圧を十分に保てるようになる。
【００４２】
図１１，１２は、パターンレイアウトの一具体例を示す平面図である。
配線溝パターンおよび線パターンの形状や大きさ等は、形成すべきヴィアホール並びに下層配線の位置・形状を総合的に勘案して決定すればよい。具体的には、図１１に示すように、単にヴィアホール８の形成位置で配線溝パターン５と線パターン７とが重なるように交差させるだけではなく、配線溝パターン５の溝幅をヴィアホール８の大きさと略同等になるようにしたり、配線溝パターン５の溝部内にピラーパターン１０を発生させたり、線パターン７の長手方向を下層配線１１が延びる方向と一致させたりすることが考えられる。
図１２では、線パターン７の形成位置が、配線溝パターン５の形成位置に対して、図中上側に５０ｎｍ、右側に５０ｎｍだけ位置ずれした場合を示している。このような位置ずれが発生した場合であっても、配線溝パターン５および線パターン７の形状や大きさ等を適宜決定し、これらが重なるように交差させてヴィアホール８を形成すれば、図１２に示すように、形成されるヴィア部１２が配線溝パターン５からはみ出すことがなく、位置ずれによるショート発生等を防止することができる。
【実施例２】
【００４３】
次に、具体例の二つ目である実施例２について、図１３，１４の説明図を参照しながら説明する。上述した実施例１では、層間絶縁膜がＳｉＯ膜２４と有機高分子膜２５との二層である場合を例に挙げたが、ここでは一層のみである場合について説明する。
実施例２では、先ず、図１３（ａ）に示すように、下層配線となる一層目の銅配線４１が形成された半導体基板４２上に、ＳｉＣＮ（炭素ドープ珪素窒化膜）膜４３を５０ｎｍ厚で成膜し、次いで低誘電率層間絶縁膜としてのＳｉＯＣＨ膜４４を３００ｎｍ厚で成膜する。そして、そのＳｉＯＣＨ膜４４上に、第１の無機膜３となるＴＥＯＳ膜４５を８０ｎｍ厚で成膜し、さらに第２の無機膜４となるＳｉＣＮ膜４６を５０ｎｍ厚で成膜する。
【００４４】
その後は、図１３（ｂ）に示すように、ＳｉＣＮ膜４６上に有機系の反射防止膜４７を８０ｎｍ厚で塗布し、さらにポジ型化学増幅レジスト膜４８を４００ｎｍ厚で塗布する。そして、ＡｒＦエキシマレーザ・リソグラフィ技術を用いて、ポジ型化学増幅レジスト膜４８に配線溝パターンを露光転写する。これにより、ポジ型化学増幅レジスト膜４８の配線溝になる部分が現像で除去され、配線溝パターン５が形成されることとなる。このときのリソグラフィ条件は、以下のようにすることが考えられる。
【００４５】
露光装置：ＡｒＦエキシマレーザ縮小投影型スキャナー（縮小率１／４）
露光波長：１９３ｎｍ
投影レンズの像側開口数：０．８０
投影レンズの照明側開口数：０．７５
照明形状：輪帯（内側半径／外側半径＝０．５０／０．７５）
アライメント：下層配線に合わせる
マスク：ハーフトーン位相シフトマスク（背景透過率６％）
レジスト：アクリル系ポジ型化学増幅レジスト（膜厚２５０ｎｍ）
反射防止膜：有機系反射防止膜（８０ｎｍ厚）
現像液：ＴＭＡＨ２．３８％
【００４６】
また、このときに露光転写する配線溝パターン５の設計データの一部を図１３（ｃ）に示す。図例のように、配線の最小幅は１００ｎｍ、配線間の最小スペースは１００ｎｍである。なお、図例の配線溝パターン５は、ヴィアホール８の形成領域を含んで一方向に延びるライン状の配線溝が規則的に複数並設されたものである。
【００４７】
その後は、図１３（ｄ）に示すように、ポジ型化学増幅レジスト膜４８をマスクに、ＥＣＲプラズマエッチング装置およびエッチングガス（ＣＨＦ3／Ａｒ／Ｏ2）を用いて、反射防止膜４７およびＳｉＣＮ膜４６をエッチングし、ポジ型化学増幅レジスト膜４８を除去する。これにより、ＳｉＣＮ膜４６に、配線溝パターン５が形成されることになる。
【００４８】
そして、図１３（ｅ）に示すように、配線溝パターン５が形成されたＳｉＣＮ膜４６上に、ノボラック樹脂膜４９を３５０ｎｍ厚で塗布し、さらにＳＯＧ（Spin On Glass）膜５０を１００ｎｍ厚で塗布し、最後にその上にアクリル系化学増幅型のポジレジスト膜５１を２００ｎｍ厚塗布する。そして、そのポジレジスト膜５１に配線溝パターン５とは直交する方向に延びるストライプ状の線パターン７を露光転写する。これにより、ポジレジスト膜５１には、線パターン７が形成されることとなる。このときのリソグラフィ条件は、以下のようにすることが考えられる。
【００４９】
露光装置：ＡｒＦエキシマレーザ縮小投影型スキャナー（縮小率１／４）
露光波長：１９３ｎｍ
投影レンズの像側開口数：０．８０
投影レンズの照明側開口数：０．７０
アライメント：下層配線に合わせる
マスク：ハーフトーン位相シフトマスク（背景透過率６％）
レジスト：アクリル系ポジ型化学増幅レジスト（膜厚２００ｎｍ）
現像液：ＴＭＡＨ２．３８％
【００５０】
また、このときに露光転写する線パターン７のレイアウトを図１３（ｆ）に示す。図例のように、線パターン７は、ヴィアホール８の形成領域を含んで一方向に延びるライン状の配線溝が規則的に複数並設されたものであり、そのヴィアホール８の形成領域で配線溝パターン５と直交するものである。
【００５１】
線パターン７の形成の後は、図１４（ａ）に示すように、ポジレジスト膜５１をマスクに、Ｃ5Ｆ8／Ａｒ／Ｏ2ガスを用いて、ＳＯＧ膜５０をエッチングする。さらには、ＳＯＧ膜５０をマスクに、Ａｒ／Ｏ2ガスを用いて、ノボラック樹脂膜４９をエッチングする。このときのエッチングで、ポジレジスト膜５１は無くなってしまう。そして、ノボラック樹脂膜４９およびＳｉＣＮ膜４６をマスクに、Ｃ5Ｆ8／Ａｒ／Ｏ2ガスを用いて、ＴＥＯＳ膜４５をエッチングする。これにより、ＴＥＯＳ膜４５には、配線溝パターン５と線パターン７とが重なる領域に、平面四辺形状のヴィアホール８が形成される。
【００５２】
さらに続けて、ノボラック樹脂膜４９およびＳｉＣＮ膜４６をマスクに、トリメチルシランガスを用いて、ＳｉＯＣＨ膜４４をエッチングする。そして、ノボラック樹脂膜４９を除去すると、図１４（ｂ）に示すように、ＳｉＯＣＨ膜４４には、ヴィアホール８によって構成されるヴィアパターンが形成されることになる。
【００５３】
その後は、図１４（ｃ）に示すように、ＳｉＣＮ膜４６をマスクに、ＴＥＯＳ膜４５をエッチングし、そのＴＥＯＳ膜４５に配線溝パターン５を転写する。そして、図１４（ｄ）に示すように、ＳｉＣＮ膜４６をマスクに、ＳｉＯＣＨ膜４４を半分の厚さまでエッチングし、配線溝パターン５を転写する。さらには、図１４（ｅ）に示すように、下層のＳｉＣＮ膜４３をもエッチングする。このとき、上層のＳｉＣＮ膜４６が全面エッチバックされることになる。
【００５４】
そして、その後は、図１４（ｆ）に示すように、エッチング箇所の内壁に、バリアメタルとしてのＴａ膜（ただし不図示）を２０ｎｍ厚で成膜し、さらにＣｕのシード膜（ただし不図示）を成膜し、形成されたヴィアホール８および配線溝パターン５の溝部にＣｕ５２を電解メッキして埋め込み、その上面をＣＭＰ技術でＴＥＯＳ膜４５の途中まで研磨し、キャップ膜としてＳｉＣＮ膜５３を５０ｎｍ厚で成膜する。これにより、銅配線（上層配線）と銅ヴィアプラグ（ヴィア部）とが同時に形成されることになる。
【００５５】
以上のような各工程から成る手順によっても、実施例１の場合と同様に、ヴィアホール８と配線溝パターン５が間接合わせの関係にあるにも拘わらず、ヴィアホール８が隣接する同層の配線に近づくことはないので、各配線層の間の電気的耐圧を十分に保てるようになる。つまり、配線溝パターン５および線パターン７の形状や大きさ等を適宜決定し、これらが重なるように交差させてヴィアホール８を形成することで、線パターン７に位置ずれが発生した場合であっても、形成されるヴィアホール８が配線溝パターン５からはみ出すことがなく、位置ずれによるショート発生等を防止することができる。
【００５６】
なお、上述した実施例１，２では、本発明の実施具体例を挙げて詳細に説明したが、本発明がこれらの実施具体例（特に、成膜材料やその膜厚等）に限定されるものでないことはいうまでもない。
【図面の簡単な説明】
【００５７】
【図１】本発明の半導体装置の製造方法の概要の一例を示す模式図（その１）である。
【図２】本発明の半導体装置の製造方法の概要の一例を示す模式図（その２）である。
【図３】本発明の半導体装置の製造方法の概要の一例を示す模式図（その３）である。
【図４】本発明の半導体装置の製造方法の概要の一例を示す模式図（その４）である。
【図５】本発明の半導体装置の製造方法の概要の一例を示す模式図（その５）である。
【図６】本発明の半導体装置の製造方法の概要の一例を示す模式図（その６）である。
【図７】本発明の半導体装置の製造方法の概要の一例を示す模式図（その７）である。
【図８】本発明の実施例１を具体的に示す説明図（その１）である。
【図９】本発明の実施例１を具体的に示す説明図（その２）である。
【図１０】本発明の実施例１を具体的に示す説明図（その３）である。
【図１１】本発明が適用されるパターンレイアウトの一具体例を示す平面図（その１）である。
【図１２】本発明が適用されるパターンレイアウトの一具体例を示す平面図（その２）である。
【図１３】本発明の実施例２を具体的に示す説明図（その１）である。
【図１４】本発明の実施例２を具体的に示す説明図（その２）である。
【図１５】一般的なデュアルダマシン法の概要を示す説明図である。
【図１６】従来の先溝タイプのフローによるデュアルダマシン法における問題点を示す説明図である。
【符号の説明】
【００５８】
１…第１の層間絶縁膜、２…第２の層間絶縁膜、３…第１の無機膜（ハードマスク膜）４…第２の無機膜（下層膜）、５…配線溝パターン、６…レジスト膜（上層膜）、７…線パターン、８…ヴィアホール、９…配線材料、１０…ピラーパターン、１１…下層配線
【図３】
2005150493.tif 000003
【図４】
2005150493.tif 000004
【図５】
2005150493.tif 000005
【図６】
2005150493.tif 000006
【図７】
2005150493.tif 000007
【図８】
2005150493.tif 000008
【図９】
2005150493.tif 000009
【図１０】
2005150493.tif 000010
【図１１】
2005150493.tif 000011
【図１２】
2005150493.tif 000012
【図１３】
2005150493.tif 000013
【図１４】
2005150493.tif 000014
【図１５】
2005150493.tif 000015
【図１６】
2005150493.tif 000016
【図１】
2005150493.tif 000017
【図２】
2005150493.tif 000018