(57)【要約】【課題】  半導体装置を構成する第１の半導体素子と第２の半導体素子との間にアンダーフィル材が入り込むことを防止できる半導体装置およびその製造方法を提供する。【解決手段】  半導体キャリア１０２に積層された複数の半導体素子がフリップチップ実装された半導体装置１０１において、半導体キャリア１０２に積層された第１の半導体素子１０３の側面１０３ａと第１の半導体素子１０３に積層された第２の半導体素子１０４の側面１０４ａとが少なくとも一箇所で略面一とされ、前記略面一とされた面のうちの少なくとも一箇所が、半導体キャリア１０２と第１の半導体素子１０３との隙間および第１の半導体素子１０３の周辺部に供給されたアンダーフィル材１１４の供給位置である。【選択図】      図１
2005150558.tif 000002
【特許請求の範囲】
【請求項１】
半導体キャリアに積層された複数の半導体素子がフリップチップ実装された半導体装置において、前記半導体キャリアに積層された第１の半導体素子の側面と前記第１の半導体素子に積層された第２の半導体素子の側面とが少なくとも一箇所で略面一とされ、前記略面一とされた面のうちの少なくとも一箇所が、前記半導体キャリアと前記第１の半導体素子との隙間および前記第1の半導体素子の周辺部に供給されたアンダーフィル材の供給位置であることを特徴とする半導体装置。
【請求項２】
半導体キャリアに積層された複数の半導体素子が実装された半導体装置において、前記半導体キャリアと前記半導体キャリアに積層された第１の半導体素子とが、Ａｕバンプおよび導電性接着剤を介して実装され、前記第１の半導体素子の側面と、前記第１の半導体素子に積層された第２の半導体素子の側面とが少なくとも一箇所で略面一とされ、前記略面一とされた面のうちの少なくとも一箇所が、前記半導体キャリアと前記第１の半導体素子との隙間および前記第１の半導体素子の周辺部に供給されたアンダーフィル材の供給位置であることを特徴とする半導体装置。
【請求項３】
半導体キャリアと前記半導体キャリアに積層された第１の半導体素子との隙間に、前記半導体キャリアと前記第１の半導体素子との隙間を保持する絶縁性樹脂が配置されていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
半導体キャリアに複数の半導体素子を積層して実装する半導体装置の製造方法において、前記半導体キャリアに第１の半導体素子を積層して実装し、前記第１の半導体素子の側面と前記第１の半導体素子に積層する第２の半導体素子の側面とが少なくとも一箇所で略面一となるように前記第１の半導体素子と前記第２の半導体素子とを実装し、前記略面一とされた面のうちの少なくとも一箇所の面に面する位置から、前記半導体キャリアと前記第１の半導体素子との隙間および前記第１の半導体素子の周辺部にアンダーフィル材を供給することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年の情報通信機器などをはじめとする電子機器に用いられている半導体装置１を、図１５〜図１７を参照しながら説明する。図１５は半導体装置１の平面図、図１６は半導体装置１の底面図、図１７は図１５における半導体装置１のＣ−Ｃ断面図である。なお、図１５において、封止樹脂６（詳細は後述）は仮想線にて示している。
【０００３】
図１５〜図１７に示すように、半導体装置１は、半導体装置１の底部となる多層回路基板である半導体キャリア２と、半導体キャリア２に積層されてこの半導体キャリア２と電気的に接続されている第１の半導体素子３、第２の半導体素子４および第３の半導体素子５と、上記の第１〜第３の半導体素子およびその周辺を封止している絶縁性の封止樹脂６とから構成されている。
【０００４】
詳細には、半導体キャリア２における表面、すなわち、半導体装置１の内側となる面には、第１の半導体素子３のＡｕバンプ７と電気的に接続（導通）する第１の複数の電極８と、第２の半導体素子４の電極１０と電気的に接続（導通）する第２の複数の電極９ａと、第３の半導体素子５の電極１１と電気的に接続（導通）する第３の複数の電極９ｂとが設けられている。
【０００５】
第１の複数の電極８は半導体キャリア２の中央付近に設けられており、第２の複数の電極９ａおよび第３の複数の電極９ｂは半導体キャリア２における外側に沿って、例えば交互に設けられている。
【０００６】
また、半導体キャリア２の裏面、すなわち、半導体装置１の外側となる面には複数の外部電極端子１２が、一定の間隔をおいて、例えば格子状に設けられている。なお、以下では、それぞれの半導体素子において、図１７のように見て上側となる面を、その半導体素子の表面と称し、その反対側の面を裏面と称する。
【０００７】
第１の半導体素子３の突起状電極である複数のＡｕバンプ７には、あらかじめ熱硬化性の導電性接着剤１３が付着されており、この導電性接着剤１３を熱硬化させることにより、複数のＡｕバンプ７と第１の複数の電極８とが電気的に接続された状態で、第１の半導体素子３が半導体キャリア２に接合されている。
【０００８】
半導体キャリア２に接合された第１の半導体素子３と半導体キャリア２との隙間、およびこの第１の半導体素子３の周辺部には、絶縁性の熱硬化性樹脂であるアンダーフィル材１４が充填被覆されている。前記周辺部とは、第１の半導体素子３の側面およびその近傍を表している。
【０００９】
第２の半導体素子４は、ダイボンド材１５を介して第１の半導体素子３に積層されて接合されており、第３の半導体素子５は、ダイボンド材１５を介して第２の半導体素子４に積層されて接合されている。
【００１０】
第２の半導体素子４における電極１０（図示は省略）と半導体キャリア２における第２の複数の電極９ａとは、第１の金属細線１６により電気的に接続されている。また、第３の半導体素子５における電極１１と半導体キャリア２における第３の複数の電極９ｂとは、第２の金属細線１７により電気的に接続されている。
【００１１】
そして、第２の複数の電極９ａ、第３の複数の電極９ｂ、第１の半導体素子３、第２の半導体素子４、第３の半導体素子５、第１の金属細線１６および第２の金属細線１７が絶縁性の封止樹脂６により封止されている。
【００１２】
上記の構成の半導体装置１を製造する方法としては、まず、第１の半導体素子３の表面にＡｕバンプ７を形成し、このＡｕバンプ７に熱硬化性の導電性接着剤１３を付着させる。
【００１３】
そして、導電性接着剤１３が付着されたＡｕバンプ７と半導体キャリア２上における第１の複数の電極８とを位置合わせして接触させ、この状態で導電性接着剤１３を熱硬化させて第１の半導体素子３を半導体キャリア２に積層して接合する。
【００１４】
次に、第１の半導体素子３の側面の近傍の位置、例えば、図１７においてＸで示す位置から、注入ノズル（図示は省略）などを用いて、第１の半導体素子３と半導体キャリア２との隙間に液状のアンダーフィル材１４を供給する。なお、アンダーフィル材１４の供給位置となる第１の半導体素子３の側面を注入面３ａと称する。
【００１５】
そして、アンダーフィル材１４を第１の半導体素子３と半導体キャリア２との隙間、および第１の半導体素子３の周辺部にまで行き届かせ、そのうえでアンダーフィル材１４を熱硬化させる。
【００１６】
そして、第１の半導体素子３の表面における所定の位置に、ダイボンド材１５を介して第２の半導体素子４の裏面を接合し、さらに、第２の半導体素子４の表面における所定の位置に、ダイボンド材１５介して第３の半導体素子５の裏面を接合する。
【００１７】
次に、第２の半導体素子４における電極１０と半導体キャリア２における第２の複数の電極９ａとをワイヤボンディング法により第１の金属細線１６で電気的に接続し、さらに、第３の半導体素子５における電極１１と半導体キャリア２における第３の複数の電極９ｂとをワイヤボンディング法により第２の金属細線１７で電気的に接続する。
【００１８】
そして、第２の複数の電極９ａ、第３の複数の電極９ｂと、第１の半導体素子３、第２の半導体素子４、第３の半導体素子５、第１の金属細線１６および第２の金属細線１７を封止樹脂６により封止する。なお、特許文献１には、上記のような半導体装置およびその製造方法が記載されている。
【特許文献１】特開２００２−３６８１９０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、今後のパッケージトレンドである半導体装置の薄型化に伴って、搭載する半導体素子が薄型化される場合、上記において説明した半導体装置１では、第１の半導体素子３と第２の半導体素子４とを接合する前に、第１の半導体素子３と半導体キャリア２との隙間に液状のアンダーフィル材１４を供給しているので、アンダーフィル材１４が第１の半導体素子３の表面にかかりやすくなってしまう。
【００２０】
このように、アンダーフィル材１４が第１の半導体素子３の表面にかかってしまうと、第１の半導体素子３の表面の平坦性が損なわれ、第２の半導体素子４を第１の半導体素子３に積層して接合する際に、第２の半導体素子４が第１の半導体素子３の表面にうまく接合せず、実装歩留まりを低下させてしまうことがある。
【００２１】
また、アンダーフィル材１４が第１の半導体素子３の表面にかかってしまうと、第１の半導体素子３と半導体キャリア２との隙間に供給されるアンダーフィル材１４の量が設定量よりも減少するので、アンダーフィル材１４の充填不良が発生することがある。
【００２２】
これに対して、アンダーフィル材１４が第１の半導体素子３の表面にかからないようにする施策として、アンダーフィル材１４の塗布速度を低下させたり、アンダーフィル材１４を注入する位置を第１の半導体素子３の注入面３ａから離して塗布したりすることが考えられる。
【００２３】
しかし、アンダーフィル材１４の塗布速度を低下させる場合、塗布速度を下げると組立のタクトが上がってしまい、生産性が低下してしまう。
また、アンダーフィル材１４を注入する位置を、第１の半導体素子３の注入面３ａから離す場合、アンダーフィル材１４の塗布エリアが広がってしまうことになり、結局、半導体装置１自体のサイズアップにつながり、半導体装置１の小型化が実現できない。さらに、このアンダーフィル材１４の塗布エリアの外側には、第２の複数の電極９ａおよび第３の複数の電極９ｂがあり、これらの電極にアンダーフィル材１４が付着してしまうと、後工程のワイヤボンディング時に支障をきたす恐れがある。
【００２４】
そこで本発明はこのような問題を解決するもので、半導体装置を構成する第１の半導体素子と第２の半導体素子との間にアンダーフィル材が入り込むことを防止できる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上記課題を解決するために請求項１記載の発明は、半導体キャリアに積層された複数の半導体素子がフリップチップ実装された半導体装置において、前記半導体キャリアに積層された第１の半導体素子の側面と前記第１の半導体素子に積層された第２の半導体素子の側面とが少なくとも一箇所で略面一とされ、前記略面一とされた面のうちの少なくとも一箇所が、前記半導体キャリアと前記第１の半導体素子との隙間および前記第１の半導体素子の周辺部に供給されたアンダーフィル材の供給位置であるものである。
【００２６】
このような構成によれば、第１の半導体素子と第２の半導体素子とをあらかじめ重ねて配置していることで、半導体キャリアと第１の半導体素子との隙間および前記第１の半導体素子の周辺部に前記アンダーフィル材を供給したときに、前記アンダーフィル材が前記第１の半導体素子の表面にかかることを確実に防止することができる。これにより、例えば、前記アンダーフィル材の供給時に、前記アンダーフィル材が前記第１の半導体素子の表面にかかることを恐れて、前記アンダーフィル材の供給速度を抑えたり、前記アンダーフィル材を供給するためのノズルなどの注入口を前記第１の半導体素子から遠ざけたりする必要がない。また、前述したように、略面一とされた面のうちの少なくとも一箇所が、前記アンダーフィル材の供給位置であることにより、第２の半導体素子が前記アンダーフィル材の供給時に邪魔にならないことから、前記アンダーフィル材を供給するノズルなどの注入口を、前記第１の半導体素子の側面により近づけることができる。
【００２７】
請求項２記載の発明は、半導体キャリアに積層された複数の半導体素子が実装された半導体装置において、前記半導体キャリアと前記半導体キャリアに積層された第１の半導体素子とが、Ａｕバンプおよび導電性接着剤を介して実装され、前記第１の半導体素子の側面と、前記第１の半導体素子に積層された第２の半導体素子の側面とが少なくとも一箇所で略面一とされ、前記略面一とされた面のうちの少なくとも一箇所が、前記半導体キャリアと前記第１の半導体素子との隙間および前記第１の半導体素子の周辺部に供給されたアンダーフィル材の供給位置であるものである。
【００２８】
このような構成によれば、第１の半導体素子と第２の半導体素子とをあらかじめ重ねて配置していることで、半導体キャリアと第１の半導体素子との隙間および前記第１の半導体素子の周辺部に前記アンダーフィル材を供給したときに、前記アンダーフィル材が前記第１の半導体素子の表面にかかることを確実に防止することができる。これにより、例えば、前記アンダーフィル材の供給時に、前記アンダーフィル材が前記第１の半導体素子の表面にかかることを恐れて、前記アンダーフィル材の供給速度を抑えたり、前記アンダーフィル材を供給するためのノズルなどの注入口を前記第１の半導体素子から遠ざけたりする必要がない。また、前述したように、略面一とされた面のうちの少なくとも一箇所が、前記アンダーフィル材の供給位置であることにより、第２の半導体素子が前記アンダーフィル材の供給時に邪魔にならないことから、前記アンダーフィル材を供給するノズルなどの注入口を、前記第１の半導体素子の側面により近づけることができる。
【００２９】
請求項３記載の発明は、請求項１または２記載の半導体装置において、半導体キャリアと前記半導体キャリアに積層された第１の半導体素子との隙間に、前記半導体キャリアと前記第１の半導体素子との隙間を保持する絶縁性樹脂が配置されているものである。
【００３０】
このような構成によれば、半導体キャリアと前記半導体キャリアに積層された第１の半導体素子との隙間に、前記半導体キャリアと前記第１の半導体素子との隙間を保持する絶縁性樹脂が配置されていることにより、前記半導体キャリアと前記第１の半導体素子とを実装する際に、前記絶縁性樹脂の硬化収縮力を利用し、前記半導体キャリアと前記第１の半導体素子とをより安定して実装することができる。
【００３１】
請求項４記載の発明は、半導体キャリアに複数の半導体素子を積層して実装する半導体装置の製造方法において、前記半導体キャリアに第１の半導体素子を積層して実装し、前記第１の半導体素子の側面と前記第１の半導体素子に積層する第２の半導体素子の側面とが少なくとも一箇所で略面一となるように前記第１の半導体素子と前記第２の半導体素子とを実装し、前記略面一とされた面のうちの少なくとも一箇所の面に面する位置から、前記半導体キャリアと前記第１の半導体素子との隙間および前記第１の半導体素子の周辺部にアンダーフィル材を供給するものである。
【００３２】
このようにすると、アンダーフィル材を注入する前に第１の半導体素子に第２の半導体素子を実装しているので、半導体キャリアと前記第１の半導体素子との隙間および前記第１の半導体素子の周辺部にアンダーフィル材を供給するときに、前記アンダーフィル材が前記第１の半導体素子の表面にかかることを確実に防止することができる。これにより、例えば、前記アンダーフィル材の供給時に、前記アンダーフィル材が前記第１の半導体素子の表面にかかることを恐れて、前記アンダーフィル材の供給速度を抑えたり、前記アンダーフィル材を供給するためのノズルなどの注入口を第１の半導体素子から遠ざけたりする必要がない。また、前述したように、前記略面一とされた面のうちの少なくとも一箇所の面に面する位置から、前記隙間および前記周辺部に前記アンダーフィル材を供給することにより、第２の半導体素子が前記アンダーフィル材の供給時に邪魔にならないことから、前記アンダーフィル材を供給するノズルなどの注入口を、前記第１の半導体素子の側面により近づけることができる。
【発明の効果】
【００３３】
本発明によれば、アンダーフィル材を供給する時に、前記アンダーフィル材が第１の半導体素子の表面にかかることを確実に防止することができるので、アンダーフィル材が第１の半導体素子の表面にかかることで生じる第２の半導体素子の実装不良や、アンダーフィル材の充填不良といった不良の発生を防止し、歩留りの向上を図ることができる。また、前記アンダーフィル材の供給速度を抑える必要がないので、生産タクトを上昇させることがなく安定して半導体装置を生産できる。さらに、前記アンダーフィル材を供給するためのノズルなどの注入口を前記第１の半導体素子から遠ざけたりする必要がないので、アンダーフィル材の塗布範囲を小さくすることができ、半導体装置の小型化を容易に図ることができる。
【００３４】
また、半導体キャリアと第１の半導体素子との隙間に絶縁性樹脂が配置されることで、半導体キャリアと第１の半導体素子とをより安定して実装できるので、生産タクトを上昇させることなく、より確実に半導体装置を生産することができる。
【発明を実施するための最良の形態】
【００３５】
本発明の第１の実施の形態の半導体装置１０１を図１〜３を参照しながら説明する。図１は半導体装置１０１の平面図、図２は半導体装置１０１の底面図、図３は図１における半導体装置１０１のＡ−Ａ断面図である。なお、図１において、封止樹脂１０６（詳細は後述）は仮想線にて示している。また、それぞれの半導体素子および半導体キャリアにおいて、図３のように見て上側となる面を表面、その反対側の面を裏面と称する。
【００３６】
図１〜図３に示すように、半導体装置１０１は、半導体装置１０１の底部となる多層回路基板である半導体キャリア１０２と、半導体キャリア１０２に積層されてこの半導体キャリア１０２と電気的に接続されている第１の半導体素子１０３、第２の半導体素子１０４および第３の半導体素子１０５と、上記の第１〜第３の半導体素子およびその周辺部を封止している絶縁性の封止樹脂１０６とから構成されている。
【００３７】
詳細には、半導体キャリア１０２における表面、すなわち、半導体装置１０１の内側となる面には、第１の半導体素子１０３の半田ボール１０７と電気的に接続（導通）する第１の複数の電極１０８と、第２の半導体素子１０４の電極１１０と電気的に接続（導通）する第２の複数の電極１０９ａと、第３の半導体素子１０５の電極１１１と電気的に接続（導通）する第３の複数の電極１０９ｂとが設けられている。
【００３８】
第１の複数の電極１０８は半導体キャリア１０２の中央付近に設けられており、第２の複数の電極１０９ａおよび第３の複数の電極１０９ｂは半導体キャリア１０２における外側に沿って、例えば交互に設けられている。
【００３９】
また、半導体キャリア１０２における裏面、すなわち、半導体装置１０１の外側となる面には複数の外部電極端子１１２が一定の間隔をおいて、例えば格子状に設けられている。
【００４０】
第１の半導体素子１０３は、突起状電極である半田ボール１０７が第１の複数の電極１０８に電気的に接続状態で、この半田ボール１０７、半導体キャリア１０２にフェイスダウンでフリップチップ実装されている。
【００４１】
第２の半導体素子１０４は、例えば、第１の半導体素子１０３の側面のうちの少なくとも一つの側面１０３ａと第２の半導体素子１０４の側面のうちの少なくとも一つの側面１０４ａとが面一になるように、第１の半導体素子１０３にダイボンド材１１５を介して実装されている。
【００４２】
半導体キャリア１０２と第１の半導体素子１０３との隙間、およびこの第１の半導体素子１０３の周辺部１１３には、絶縁性の熱硬化性樹脂であるアンダーフィル材１１４が充填被覆されている。周辺部１１３とは、第１の半導体素子１０３の側面およびその近傍を表している。
【００４３】
このアンダーフィル材１１４は、第１の半導体素子１０３の側面１０３ａと第２の半導体素子１０４の側面１０４ａとにより面一に構成されている注入面１１８に面する供給開始位置Ｘ１から供給されている。
【００４４】
第３の半導体素子１０５は、第２の半導体素子１０４にダイボンド材１１５を介して積層されて実装されている。なお、上記のダイボンド材１１５は、ペースト状、シート状のいずれであってもよい。
【００４５】
第２の半導体素子１０４の電極１１０と半導体キャリア１０２の第２の複数の電極１０９ａとは、ワイヤボンディング法により、第１のワイヤ１１６により電気的に接続されている。また、第３の半導体素子１０５の電極１１１と半導体キャリア１０２の第３の複数の電極１０９ｂとは、ワイヤボンディング法により、第２のワイヤ１１７により電気的に接続されている。
【００４６】
そして、第２の複数の電極１０９ａ、第３の複数の電極１０９ｂ、第１の半導体素子１０３、第２の半導体素子１０４、第３の半導体素子１０５、第１のワイヤ１１６および第２のワイヤ１１７が絶縁性の封止樹脂１０６により封止されている。
【００４７】
上記の構成によれば、第１の半導体素子１０３における側面１０３ａと第２の半導体素子１０４における側面１０４ａとが面一とされて注入面１１８を構成していることにより、注入面１１８に面する供給開始位置Ｘ１からアンダーフィル材１１４を供給する場合、例えば、従来のような第１の半導体素子３の側面に面する供給開始位置Ｘからアンダーフィル材１４を供給する場合に比べて、第１の半導体素子１０３の表面にアンダーフィル材１１４がかかってしまうことを防止することができる。
【００４８】
したがって、第１の半導体素子１０３の表面にアンダーフィル材１１４がかかることを確実に防止することができるので、アンダーフィル材１１４が第１の半導体素子１０３の表面にかかることで生じる第２の半導体素子１０４の実装不良やアンダーフィル材１１４の充填不良といった不良の発生を防止し、歩留りの向上を図ることができる。
【００４９】
また、上述したように、第１の半導体素子１０３の表面にアンダーフィル材１１４がかかることを確実に防止することができるので、アンダーフィル材１１４が第１の半導体素子１０３の表面にかかることを恐れてアンダーフィル材１１４の供給開始位置Ｘ１を注入面１１８から離したり、供給速度を下げたりする必要が無く、アンダーフィル材１１４の塗布範囲を小さくすることができる。したがって、生産タクトを上昇させること無く安定して半導体装置１０１を生産できるとともに、半導体装置１０１の小型化を容易に図ることができる。
【００５０】
次に、本発明の第２の実施の形態の半導体装置２０１を図４〜６を参照しながら説明する。図４は半導体装置２０１の平面図、図５は半導体装置２０１の底面図、図６は図４における半導体装置２０１のＢ−Ｂ断面図である。なお、図４において、封止樹脂２０６を仮想線にて示している。
【００５１】
図４〜図６に示すように、半導体装置２０１は、セラミックを絶縁基板とした多層回路基板である半導体キャリア２０２と、半導体キャリア２０２に積層されてこの半導体キャリア２０２と電気的に接続されている第１の半導体素子２０３、第２の半導体素子２０４および第３の半導体素子２０５と、上記の第１〜第３の半導体素子およびその周辺を封止している絶縁性の封止樹脂２０６とから構成されている。
【００５２】
詳細には、半導体キャリア２０２における表面、すなわち、半導体装置２０１の内側となる面には、第１の半導体素子２０３のＡｕバンプ２０７と電気的に接続（導通）する第１の複数の電極２０８と、第２の半導体素子２０４の電極２１０と電気的に接続（導通）する第２の複数の電極２０９ａと、第３の半導体素子２０５の電極２１１と電気的に接続（導通）する第３の複数の電極２０９ｂとが設けられている。
【００５３】
この第１の複数の電極２０８は半導体キャリア２０２の中央付近に設けられており、第２の複数の電極２０９ａおよび第３の複数の電極２０９ｂは半導体キャリア２０２における外側に沿って、例えば交互に設けられている。また、半導体キャリア２０２における裏面、すなわち、半導体装置２０１の外側となる面には複数の外部電極端子２１２が一定の間隔をおいて、例えば格子状に設けられている。
【００５４】
第１の半導体素子２０３の電極には突起状電極であるＡｕバンプ２０７が形成されている。このＡｕバンプ２０７には、ドクターブレード法などにより、あらかじめ導電性接着剤２１９が付与されている。また、半導体キャリア２０２上の中央には、絶縁性樹脂としての仮固定用樹脂２２０が塗布されている。
【００５５】
第１の半導体素子２０３は、半導体キャリア２０２と第１の半導体素子２０３との間に仮固定用樹脂２２０を挟み込んだ状態で、かつ、Ａｕバンプ２０７と第１の複数の電極２０８とが電気的に接続されている状態で、Ａｕバンプ２０７および導電性接着剤２１９を介して、半導体キャリア２０２に実装されている。
【００５６】
第２の半導体素子２０４は、例えば、第１の半導体素子２０３の側面のうちの少なくとも一つの側面２０３ａと第２の半導体素子２０４の側面のうちの少なくとも一つの側面２０４ａとが面一になるように、第１の半導体素子２０３にダイボンド材２１５を介して実装されている。
【００５７】
半導体キャリア２０２に実装されている状態の第１の半導体素子２０３と半導体キャリア２０２との隙間、およびこの第１の半導体素子２０３の周辺部２１３には、絶縁性の熱硬化性樹脂であるアンダーフィル材２１４が充填被覆されている。周辺部２１３とは、第１の半導体素子２０３の側面およびその近傍を表している。
【００５８】
このアンダーフィル材２１４は、第１の半導体素子２０３の側面２０３ａと第２の半導体素子２０４の側面２０４ａとにより面一に構成された注入面２１８に面する供給開始位置Ｘ２から供給されている。
【００５９】
第３の半導体素子２０５は、第２の半導体素子２０４にダイボンド材２１５を介して積層されて実装されている。なお、上記のダイボンド材２１５は、ペースト状、シート状のいずれであってもよい。
【００６０】
第２の半導体素子２０４の電極２１０と半導体キャリア２０２の第２の複数の電極２０９ａとは、ワイヤボンディング法により、第１のワイヤ２１６により電気的に接続されている。また、第３の半導体素子２０５の電極２１１と半導体キャリア２０２の第３の複数の電極２０９ｂとは、ワイヤボンディング法により、第２のワイヤ２１７により電気的に接続されている。
【００６１】
そして、第２の複数の電極２０９ａ、第３の複数の電極２０９ｂ、第１の半導体素子２０３、第２の半導体素子２０４、第３の半導体素子２０５、第１のワイヤ２１６および第２のワイヤ２１７が絶縁性の封止樹脂２０６により封止されている。
【００６２】
上記の構成によれば、チップ積層型の半導体装置において、第１の半導体素子２０３における側面２０３ａと第２の半導体素子２０４における側面２０４ａとが面一とされて注入面２１８を構成していることにより、注入面２１８に面する供給開始位置Ｘ２からアンダーフィル材２１４を充填する場合、従来のような第１の半導体素子３の側面に面する供給開始位置Ｘ（図１７参照）からアンダーフィル材１４を充填する場合に比べて、第１の半導体素子２０３の表面にアンダーフィル材２１４がかかってしまうことを防止することができる。
【００６３】
したがって、第１の半導体素子２０３の表面にアンダーフィル材２１４がかかることを防止することができるので、アンダーフィル材２１４が第１の半導体素子２０３の表面にかかることで生じる第２の半導体素子２０４の実装不良やアンダーフィル材２１４の充填不良といった不良の発生を防止し、歩留りの向上を図ることができる。
【００６４】
また、上述したように、第１の半導体素子２０３の表面にアンダーフィル材２１４がかかることを確実に防止することができるので、アンダーフィル材２１４が第１の半導体素子２０３の表面にかかることを恐れてアンダーフィル材２１４の供給開始位置Ｘ２を注入面２１８から離したり、供給速度を下げたりする必要が無く、アンダーフィル材２１４の塗布範囲を小さくすることができる。したがって、生産タクトを上昇させること無く安定して半導体装置２０１を生産できるとともに、半導体装置２０１の小型化を容易に図ることができる。
【００６５】
また、半導体キャリア２０２と第１の半導体素子２０３との間に仮固定用樹脂２２０を設けたことにより、半導体キャリア２０２と第１の半導体素子２０３との接着の際に、仮固定用樹脂２２０の硬化収縮力を利用し、半導体キャリア２０２と第１の半導体素子２０３とをより安定して接合することができる。なお、上記においては、仮固定用樹脂２２０を設けた場合を説明したが、この仮固定用樹脂２２０を必ずしも設ける必要はない。
【００６６】
次に、本発明の第３の実施の形態の半導体装置の製造方法を図７〜図１４を参照しながら説明する。図７は、Ａｕバンプ３０３の形成工程を示す図、図７〜図１４は前記半導体装置の製造方法を工程別に示した図である。
【００６７】
本発明の実施の形態の半導体装置の製造方法を用いて、半導体装置３３０（図１４参照）を製造するには、まず、図７に示すように、ワイヤーボンディング法（ボールボンディング法）を用いて、第１の半導体素子３０１の電極３０２上にＡｕバンプ３０３（Ａｕ二段突起）を形成する。
【００６８】
この方法は、Ａｕワイヤーの先端に形成したボールをアルミニウム電極に熱圧接することにより、二段突起の下段部３０３ａを形成し、さらにキャピラリー３０４を移動させることにより形成したＡｕワイヤーループをもって、二段突起の上段部３０３ｂを形成する。なお、この方法により形成したＡｕバンプ３０３において、Ａｕ二段突起の高さは均一ではなく、また頭頂部の平坦性にも欠けているために、形成したＡｕ二段突起の頭頂部を加圧することにより高さの均一化ならびに頭頂部の平坦化、いわゆるレベリングを行う。
【００６９】
次に、図８に示すように、半導体キャリア３１０上に仮固定用樹脂３１１を用いた補強部を形成する。この半導体キャリア３１０の表面には、第１の複数の電極３０６、第２の複数の電極３０９ａおよび第３の複数の電極３０９ｂが形成されており、半導体キャリア３１０の裏面には、外部電極端子３０５が一定の間隔で、例えば格子状に形成されている。なお、仮固定用樹脂３１１はシリンジノズル等のポッティング供給可能なもので形成されている。
【００７０】
次に、第１の半導体素子３０１上におけるＡｕバンプ３０３に、回転する円盤（図示は省略）にドクターブレード法を用いて適当な厚みに、Ａｇ−Ｐｄを導電物質として含有する導電性接着剤３１２を塗布する。そして、導電性接着剤３１２が塗布された円盤を第１の半導体素子３０１に押し当てその後この円盤を引き上げる、いわゆる転写法によって、図９に示すように、Ａｕバンプ３０３に、導電性接着剤３１２を付着させて供給する。なお、導電性接着剤３１２としては、信頼性、熱応力などを考慮して、例えばバインダーとしてエポキシレジン、導体フィラーとしてＡｇ−Ｐｄ合金によりなる接着剤を用いている。
【００７１】
そして、次に図１０に示すように、フリップチップ方式によって第１の半導体素子３０１上のＡｕバンプ３０３と、半導体キャリア３１０の第１の複数の電極３０６とを位置精度よく合わせて接合した後、一定の温度にて、導電性接着剤３１２を熱硬化させる。このとき、半導体キャリア３１０上にポッティングされた仮固定用樹脂３１１もあわせて熱硬化させる。
【００７２】
次に、図１１に示すように、第１の半導体素子３０１の所定の位置にダイボンド材３１３を塗布し、このダイボンド材３１３を介して第２の半導体素子３０７を、ダイボンディングさせ、第１の半導体素子３０１と第２の半導体素子３０７とを接合する。
【００７３】
このとき、第２の半導体素子３０７の側面のうちの少なくとも一つの側面３０７ａと、第１の半導体素子３０１の側面のうちの少なくとも一つの側面３０１ａとが面一になるように、第１の半導体素子３０１に第２の半導体素子３０７を接合する。
【００７４】
次に、第２の半導体素子３０７の所定の位置にダイボンド材３１３を塗布し、このダイボンド材３１３を介して第３の半導体素子３０８をダイボンディングさせ、第２の半導体素子３０７と第３の半導体素子３０８とを接合する。なお、このとき使用するダイボンド材３１３は、ペースト状またはシート状のいずれでもよい。また、シート状のダイボンド材３１３を用いるときは、あらかじめ搭載する半導体素子の裏面に貼り付けておいてもよい。
【００７５】
次に、図１２に示すように、エポキシ系のアンダーフィル材３１４を、第１の半導体素子３０１と半導体キャリア３１０との隙間、および第１の半導体素子３０１の周辺部３２０に、注入面３２１に面する供給開始位置Ｘ３から注入ノズル等を用いて供給する。そして、アンダーフィル材３１４を一定の温度にて硬化させて樹脂モールドする。
【００７６】
これにより、例えば、従来のように、第２の半導体素子３０７の側面３０７ａと第１の半導体素子３０１の側面３０１ａとが面一とされていない場合であれば、アンダーフィル材３１４を供給する際に、アンダーフィル材３１４が第１の半導体素子３０１の表面にかかることがあり、所定の位置に、設定量どおりのアンダーフィル材３１４を供給することができず、未充填等の不良を発生してしまうが、上記のように注入面３２１を形成することで、前記のような不良を無くし、安定した生産を行うことができる。
【００７７】
また、半導体キャリア３１０の表面におけるアンダーフィル材３１４の塗布範囲の外側には、第２の複数の電極３０９ａおよび第３の複数の電極３０９ｂが設けられており、これらの電極にアンダーフィル材３１４が付着してしまうと、後述する後工程のワイヤボンディング時に、アンダーフィル材３１４にワイヤが付着してしまい、結果として、歩留り低下を招く。つまり、アンダーフィル材３１４の塗布範囲が広いとその分半導体装置自体のサイズアップ化を余儀なくされるが、上述したように、アンダーフィル材３１４を供給する前に第１の半導体素子３０１と第２の半導体素子３０７とが実装されて、第１の半導体素子３０１の表面にアンダーフィル材３１４がかかることを確実に防止することができるので、アンダーフィル材３１４が第１の半導体素子３０１の表面にかかることを恐れてアンダーフィル材３１４の供給開始位置Ｘ３を注入面３２１から離す必要がない。これにより、アンダーフィル材３１４の塗布範囲を小さくすることができ、その結果として、半導体装置の小型化を容易に実現できる。
【００７８】
なお、上記のアンダーフィル材３１４としては、エポキシ系樹脂に高熱伝導セラミックである窒化アルミニウム（ＡｌＮ）もしくは窒化珪素（ＳｉＣ）等をフィラーとして添加したものを用いる。
【００７９】
アンダーフィル材３１４の供給後、半導体キャリア３１０をオーブン中で加熱をすることによりアンダーフィル材３１４を硬化させる。
次に、図１３に示すように、第２の半導体素子３０７上の電極（図示は省略）と半導体キャリア３１０上の第２の複数の電極３０９ａとを、ワイヤボンディング法により、第１のワイヤ３２２により電気的に接続し、かつ、第３の半導体素子３０８上の電極（図示は省略）と第３の複数の電極３０９ｂとを、ワイヤボンディング法により、第２のワイヤ３２３により電気的に接続する。
【００８０】
そして、図１４に示すように、第２の複数の電極３０９ａ、第３の複数の電極３０９ｂ、第１の半導体素子３０１、第２の半導体素子３０７、第３の半導体素子３０８、第１のワイヤ３２２および第２のワイヤ３２３を封止樹脂３１６により封止し、半導体装置３３０を製造する。
【００８１】
上記のような製造方法によれば、チップ積層型の半導体装置において、半導体キャリア３１０に接合された第１の半導体素子３０１と半導体キャリア３１０との間の隙間、および第１の半導体素子３０１の周辺部３２０を、アンダーフィル材３１４によって充填被覆する前に、第１の半導体素子３０１の側面３０１ａと第２の半導体素子３０７の側面３０７ａとが略面一になるように、第１の半導体素子３０１に第２の半導体素子３０７を実装し、形成された注入面３２１に面する供給開始位置Ｘ３からアンダーフィル材３１４を注入することにより、第１の半導体素子３０１の表面にアンダーフィル材３１４がかかることを防止することができる。したがって、アンダーフィル材３１４が第１の半導体素子３０１の表面にかかることで生じる第２の半導体素子３０７の実装不良やアンダーフィル材３１４の充填不良といった不良の発生を防止し、半導体装置３３０を安定して生産できるとともに、半導体装置３３０の小型化を容易に図ることができる。
【産業上の利用可能性】
【００８２】
本発明の半導体装置およびその製造方法は、情報通信機器、事務用電子機器、家庭用電子機器、測定装置、組立ロボット等の産業用電子機器の小型化や、医療用電子機器、電子玩具などの小型化に利用できる。
【図面の簡単な説明】
【００８３】
【図１】本発明の第１の実施の形態にかかる半導体装置の平面図
【図２】本発明の第１の実施の形態にかかる半導体装置の底面図
【図３】図１におけるＡ−Ａ断面図
【図４】本発明の第２の実施の形態にかかる半導体装置の平面図
【図５】本発明の第２の実施の形態にかかる半導体装置の底面図
【図６】図４におけるＢ−Ｂ断面図
【図７】本発明の第３の実施の形態にかかる半導体装置の製造方法を示す断面図
【図８】本発明の第３の実施の形態にかかる半導体装置の製造方法を示す断面図
【図９】本発明の第３の実施の形態にかかる半導体装置の製造方法を示す断面図
【図１０】本発明の第３の実施の形態にかかる半導体装置の製造方法を示す断面図
【図１１】本発明の第３の実施の形態にかかる半導体装置の製造方法を示す断面図
【図１２】本発明の第３の実施の形態にかかる半導体装置の製造方法を示す断面図
【図１３】本発明の第３の実施の形態にかかる半導体装置の製造方法を示す断面図
【図１４】本発明の第３の実施の形態にかかる半導体装置の製造方法を示す断面図
【図１５】従来の半導体装置の平面図
【図１６】従来の半導体装置の底面図
【図１７】図１５におけるＣ−Ｃ断面図
【符号の説明】
【００８４】
１０２    半導体キャリア
１０３    第１の半導体素子
１０３ａ  側面
１０４    第２の半導体素子
１０４ａ  側面
１１４    アンダーフィル材
１１８    注入面
Ｘ１    供給開始位置
【図１】
2005150558.tif 000003
【図２】
2005150558.tif 000004
【図３】
2005150558.tif 000005
【図４】
2005150558.tif 000006
【図５】
2005150558.tif 000007
【図６】
2005150558.tif 000008
【図７】
2005150558.tif 000009
【図８】
2005150558.tif 000010
【図９】
2005150558.tif 000011
【図１０】
2005150558.tif 000012
【図１１】
2005150558.tif 000013
【図１２】
2005150558.tif 000014
【図１３】
2005150558.tif 000015
【図１４】
2005150558.tif 000016
【図１５】
2005150558.tif 000017
【図１６】
2005150558.tif 000018
【図１７】
2005150558.tif 000019