(57)【要約】【課題】低消費電力で誤動作することなく信号を伝送できる信号伝送回路を提供する。【解決手段】所定の電圧を基準電位とする電源端３３に接続されたフローティング電源４３とグランド端３５の間にｎ−ＭＯＳＦＥＴ３６ａと抵抗３７ａの直列回路とｎ−ＭＯＳＦＥＴ３６ｂと抵抗３７ｂの直列回路が並列接続され、前記制御信号の論理情報のみを伝送する第１のレベルシフト回路３８と、フローティング電源４３に接続され前記論理情報から前記制御パルス信号を再生するラッチ回路３９と、フローティング電源３４と出力端４０の間に直列接続されたｐ−ＭＯＳＦＥＴ４１と抵抗４２からなる第２のレベルシフト回路４３を具備し、ｐ−ＭＯＳＦＥＴ４１がオンの時に、出力端４０が前記所定の電圧になるように制御している。【選択図】  図２
2005020392.tif 000002
【特許請求の範囲】
【請求項１】
所定の制御パルス信号の立ち上がりおよび立下り情報を抽出する論理情報抽出手段と、
前記論理情報を所定の電位にレベルシフトして伝送する論理情報伝送手段と、
前記論理情報から前記所定の制御パルス信号を再生する制御信号再生手段と、
前記再生された制御パルス信号をさらに異なる所定の電位にレベルシフトして伝送する制御信号伝送手段と、
を具備し、
前記所定の制御パルス信号を異なる電位にレベルシフトさせて、フローティング電位にあるハイサイドトランジスタを駆動するハイサイドドライブ手段に伝送することを特徴とする信号伝送回路。
【請求項２】
出力をフローティング電位とするブートストラップ回路に使用される信号伝送回路であって、
ハイサイド制御パルス信号の立ち上がりおよび立下り情報を抽出するエッジパルス発生回路と、
所定の電圧を基準電位とする電源端に一端が接続されたフローティング電源の他端とグランド端の間に、ｎ型絶縁ゲート電界効果トランジスタと負荷抵抗の直列回路が並列接続され、前記エッジパルス立ち上がり信号および前記エッジパルス立ち下がり信号を所定の電位にレベルシフトする第１のレベルシフト回路と、
前記フローティング電源の一端および他端に接続され、レベルシフトされた前記エッジパルス立ち上がり信号および前記エッジパルス立ち下がり信号を入力して前記制御パルス信号を再生するラッチ回路と、
前記フローティング電源の一端とフローティング出力端の間に、ｐ型絶縁ゲート電界効果トランジスタと負荷抵抗の直列回路が接続され、前記再生された制御パルス信号をさらに異なる所定の電位にレベルシフトして前記所定の電圧の電源端と前記フローティング出力端の間に接続されたハイサイドトランジスタを駆動するハイサイドドライブ回路に伝送する第２のレベルシフト回路と、
を具備し、
前記ｐ型絶縁ゲート電界効果トランジスタがオンの時に、前記出力端が前記所定の電圧になるように制御されることを特徴とする信号伝送回路。
【請求項３】
前記フローティング電源は、チャージポンプであることを特徴とする請求項２記載の信号伝送回路。
【請求項４】
前記負荷抵抗が抵抗素子であることを特徴とする請求項２記載の信号伝送回路。
【請求項５】
前記第１のレベルシフト回路の負荷抵抗がカレントミラー回路であり、前記カレントミラー回路の入力電流と出力電流を異ならしめたことを特徴とする請求項２記載の信号伝送回路。
【請求項６】
ハイサイドトランジスタを駆動するハイサイドドライブ回路と、
ハイサイドトランジスタと、
ローサイドトランジスタを駆動するローサイドドライブ回路と、
ローサイドトランジスタと、
ハイサイド制御パルス信号を前記ハイサイドドライブ回路に伝送するための回路として、請求項１または請求項２記載の信号伝送回路と、
を有することを特徴とするドライブ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フローティング回路に信号を伝送する信号伝送回路、特にブートストラップタイプ構造のハーフブリッジゲートドライバ、フルブリッジゲートドライバ、三相ブリッジゲートドライバ等に使用される信号伝送回路、およびこれを用いたドライブ装置に関する。
【０００２】
【従来の技術】
デジタルオーディオスピーカドライバ、高速モータドライバ、ＤＣ・ＤＣスイッチング電源などで高耐圧、高速ドライバＩＣの重要性が増している。
【０００３】
この様な高耐圧パワー素子をオンオフ駆動するためには、低電位のロジック信号である制御パルス信号を高電位のハイサイドのゲート制御部に電位をレベルシフトして伝送する必要がある。
【０００４】
従来、この種のレベルシフト回路では、信号伝送トランスやフォトカプラを用いて構成されていたが、コストおよび部品点数の削減のために、高耐圧の絶縁ゲート電界効果トランジスタ（以下、ＭＯＳＦＥＴという）を用いて信号を伝送するブートストラップ方式が用いられるようになってきた。
【０００５】
この場合の回路例として、レベルシフト回路を有する信号伝送回路について図８および図９を用いて説明する。図８はその信号伝送回路を示す回路図、図９はその信号伝送回路の動作を模式的に示すタイミングチャートである。
【０００６】
図８に示すように、この信号伝送回路１０１は、低電位のハイサイド制御パルス信号ａが入力されるエッジパルス発生器１０２と、ハイサイド制御パルス信号ａの論理変化点を検出して論理情報のみを高電位の論理信号にレベルシフトさせるレべルシフト回路１０３と、高電位の論理信号から元のハイサイド制御パルス信号ａを再生するラッチ回路１０４と、レべルシフト回路１０３およびラッチ回路１０４に電力を供給するフローティング電源１０５と、平滑コンデンサ１０６から構成されている。
【０００７】
このエッジパルス発生器１０２は、ハイサイド制御パルス信号ａが入力されるとハイサイド制御パルスのエッジを捕らえて、エッジパルス立ち上がり信号ｂおよびエッジパルス立下り信号ｃを出力する。
【０００８】
このレべルシフト回路１０３は、フローティング出力端１０７に一端が接続されたフローティング電源１０５の他端とグランド端１０８の間に、ｎ−ＭＯＳＦＥＴ１０９とプルアップ抵抗１１０の直列回路とｎ−ＭＯＳＦＥＴ１１１とプルアップ抵抗１１２の直列回路が並列接続されている。
【０００９】
ｎ−ＭＯＳＦＥＴ１０９のゲートは、エッジパルス発生器１０２のエッジパルス立ち上がり信号出力端子Ｕに接続され、エッジパルス立ち上がり信号ｂを受けるとｎ−ＭＯＳＦＥＴ１０９がオンとなり、ｎ−ＭＯＳＦＥＴ１０９のドレインに接続されたラッチ回路１０４のセット端子Ｓにレベルシフトされた電位がラッチ回路１０４のセット信号ｂ１として出力される。
【００１０】
同じく、ｎ−ＭＯＳＦＥＴ１１１のゲートは、エッジパルス発生器１０２のエッジパルス立下り信号出力端子Ｄに接続され、エッジパルス立下り信号ｃを受けるとｎ−ＭＯＳＦＥＴ１１１がオンとなり、ｎ−ＭＯＳＦＥＴ１１１のドレインに接続されたラッチ回路１０４のリセット端子Ｒにレベルシフトされた電位がラッチ回路１０４のリセット信号ｃ１として出力される。
【００１１】
このラッチ回路１０４は、セット信号ｂ１およびリセット信号ｃ１を受けて、もとのハイサイド制御パルス信号ａを再生したラッチ出力信号ｄをハイサイドドライブ回路１１３に出力し、ハイサイドドライブ回路１１３の出力によりハイサイドトランジスタ１１４がオンオフされる。
【００１２】
一方、ローサイドドライブ回路１１５には、レベルシフト機能は不要のため、ローサイド制御パルス信号ｅが直接入力され、ローサイドドライブ回路１１５の出力によりローサイドトランジスタ１１６がオンオフされる。
【００１３】
このように、ハイサイド制御パルス信号ａとハイサイド制御パルス信号ａと逆相のローサイド制御パルス信号ｄにより、ハイサイドトランジスタ１１４とローサイドトランジスタ１１６を交互にオンオフさせている。
【００１４】
なお、フローティング電源１０５は、ハイサイドドライブ回路１１３にも電力を供給している。
【００１５】
このように構成された信号伝送回路１０１では、図９に示すように、エッジパルス発生器１０２は、ハイサイド制御パルス信号ａが入力されるとラッチ回路１０４のエッジパルス立ち上がり信号ｂを出力する。
【００１６】
次に、エッジパルス立ち上がり信号ｂがｎ−ＭＯＳＦＥＴ１０９のゲートに入力されるとラッチ出力信号ｄが出力される。
【００１７】
次に、ラッチ出力信号ｄがハイサイドドライブ回路１１３に入力されると、フローティング出力端１０７に接続された負荷容量（図示せず）に依存した時定数で出力電圧Ｖｏｕｔが立ち上がる。
【００１８】
これにより、レベルシフト回路１０３のｎ−ＭＯＳＦＥＴ１０９がもつ寄生容量Ｃｐ１、Ｃｐ２には、出力電圧Ｖｏｕｔの時間変化率ｄＶ／ｄｔと寄生容量Ｃｐ１、Ｃｐ２で決まる変位電流Ｉｐが流れて偽パルスが発生する。
【００１９】
特に、高電圧、例えば数百Ｖを高速、例えば数ｎｓでスイッチングする場合には、時間変化率ｄＶ／ｄｔは急激に大きくなるので変位電流も大きくなり偽パルスが発生しやすくなる。本来は瞬時の誤動作であってもこの偽パルスがラッチ回路１０４にラッチされて、誤動作状態が継続するという問題がある。
【００２０】
この問題を解決する信号伝送回路が知られている（例えば、特許文献１参照。）。この特許文献１に開示されたレベルシフト回路を有する信号伝送回路について図１０を用いて説明する。図１０はこのレベルシフト回路を有する信号伝送回路を示す回路図である。
【００２１】
図１０に示すように、この信号伝送回路１３１は、図８で示した信号伝送回路１０１と同様に、エッジパルス発生器１３２と、レベルシフト回路１３３で構成され、レベルシフト回路１３３の出力はハイサイドドライブ回路１３４に接続され、ハイサイドドライブ回路１３４の出力はハイサイドトランジスタ１３５に接続されている。
【００２２】
このレベルシフト回路１３３は、電源端１３６とフローティング電位である出力端１３７の間に直列に接続された第１のｐ−ＭＯＳＦＥＴ１３８と第１のｎ−ＭＯＳＦＥＴ１３９から構成されるインバータ回路１４０と、第１のｎ−ＭＯＳＦＥＴ１３９のゲートとソースの間に接続される定電流源１４１と、第２のｐ−ＭＯＳＦＥＴ１４２、１４３から構成されるカレントミラー回路１４４と、カレントミラー回路１４４とグランド端１４５の間に接続される第２のｎ−ＭＯＳＦＥＴ１４６とを有している。
【００２３】
このように構成されたレベルシフト回路１３３では、ハイサイド制御パルスがエッジパルス発生器１３２に入力されると、エッジパルス立ち上がり信号により第２のｎ−ＭＯＳＦＥＴ１４６がオンして、第２のｐ−ＭＯＳＦＥＴ１４２は第２のｎ−ＭＯＳＦＥＴ１４６を介してグランド端１４５に接続されるので、一定電流Ｉｄｏｎが流れ、カレントミラー回路１４４を構成する第２のｐ−ＭＯＳＦＥＴ１４３にも全く同一の電流が流れる。
【００２４】
この一定電流Ｉｄｏｎが定電流源１４１の供給する電流Ｉｔｈより大きくなるように設定しておくことにより、第１のｐ−ＭＯＳＦＥＴ１３８がオン、第１のｎ−ＭＯＳＦＥＴ１３９がオフとなり、インバータ回路１４０の出力を“Ｈ”レベルにして、ハイサイドドライブ回路１３４によりハイサイドトランジスタ１３５を駆動している。
【００２５】
このように、ハイサイド側の基準電位は従来例と同じく出力電圧Ｖｏｕｔであり、ハイサイド側の基準電位が出力電圧Ｖｏｕｔに連動して変動することによる偽パルスが発生する。
【００２６】
そこで、予め定電流源１４１の供給する電流Ｉｔｈを変位電流よりも大きな値に設定しておくことにより、変位電流による誤動作を防止している。即ち、バイアス電流を増やしておくことにより変位電流を薄めて、その影響を抑制している。
【００２７】
しかしながら、この特許文献１に開示されたレベルシフト回路１３３では、バイアス電流を増やすことにより消費電力が増加する問題がある。
【００２８】
さらに、変位電流自体は従来と変らず発生するため、バイアス電流を最適値に設定するのが難しい。
【００２９】
また、別の信号伝送回路も知られている（例えば、特許文献２参照。）。この特許文献２に開示された信号伝送回路について、図１１を用いて説明する。図１１はそのレベルシフト回路を有する信号伝送回路示す回路図である。
【００３０】
図１１に示すように、信号伝送回路１６１においては、レベルシフト回路１６２は、電源端１６３とフローティング電位である出力端１６４の間に直列接続された第１のｐ−ＭＯＳＦＥＴ１６５および第１のｎ−ＭＯＳＦＥＴ１６６から構成されるインバータ回路１６７と、このインバータ回路１６７の入力端と電源１６３の間に接続された第２のｐ−ＭＯＳＦＥＴ１６８と、インバータ回路１６７の入力端とグランド端１６９の間に接続された高耐圧の第２のｎ−ＭＯＳＦＥＴ１７０とを有している。
【００３１】
レベルシフト回路１６２の出力はハイサイドドライブ回路１７１の端子ＯＮに接続され、ハイサイドドライブ回路１７１の出力はハイサイドトランジスタ１７２のゲートに接続されている。なお、ここでは、ハイサイドドライブ回路１７１の端子ＯＦＦに接続されるレベルシフト回路は省略している。
【００３２】
この第２のｐ−ＭＯＳＦＥＴ１６８は第２のｎ−ＭＯＳＦＥＴ１７０のプルアップ抵抗として働き、第２のｎ−ＭＯＳＦＥＴ１７０がオンするときはオフとなり、且つフローティング電位が変化する際にはオンとなるように制御されている。
【００３３】
これにより、信号伝達時はプルアップ抵抗を大きくし、また変位電流が生じている間はプルアップ抵抗を小さくして、偽パルスによる誤動作を防止している。
【００３４】
さらに、インバータ回路１６７の出力に抵抗１７３とコンデンサ１７４からなるフィルタを設置することにより、設定された時間内のパルスに対してインバータ出力が応答しないようにして、万一偽パルスが入力されても誤動作するのを未然に防止している。
【００３５】
しかしながら、この特許文献２に開示された信号伝送回路１６１では、従来と同様に変位電流自体を抑制することはできず、第２のｐ−ＭＯＳＦＥＴ１６８のオンオフをコントロールするタイミングが難しいこと、また、フィルタ用のコンデンサ１７４を挿入しているのでスイッチング速度が遅くなる恐れがある。
【００３６】
【特許文献１】
特開平９−２３２９２９号公報（３頁、図１）
【００３７】
【特許文献２】
特開２０００−２８６６８７号公報（４頁、図１）
【００３８】
【発明が解決しようとする課題】
上述した従来の信号伝送回路では、偽パルスによる誤動作の問題がある。また、特許文献１、あるいは特許文献２に開示された信号伝送回路では、偽パルスによる誤動作の恐れは少ないものの消費電力が増加する問題あるいは最適動作条件を設定するのが難しいという問題がある。
【００３９】
本発明は、上記問題点を解決するためになされたもので、低消費電力で誤動作することなく信号を伝送することができる信号伝送回路、およびこの信号伝送回路を用いたドライブ装置を提供することを目的とする。
【００４０】
【課題を解決するための手段】
上記目的を達成するために、本発明の一態様の信号伝送回路では、出力をフローティング電位とするブートストラップ回路に使用される信号伝送回路であって、ハイサイド制御パルス信号の立ち上がりおよび立下り情報を抽出するエッジパルス発生回路と、所定の電圧を基準電位とする電源端に一端が接続されたフローティング電源の他端とグランド端の間に、ｎ型絶縁ゲート電界効果トランジスタと負荷抵抗の直列回路が並列接続され、前記エッジパルス立ち上がり信号および前記エッジパルス立ち下がり信号を所定の電位にレベルシフトする第１のレベルシフト回路と、前記フローティング電源の一端および他端に接続され、レベルシフトされた前記エッジパルス立ち上がり信号および前記エッジパルス立ち下がり信号を入力して前記制御パルス信号を再生するラッチ回路と、前記フローティング電源の一端とフローティング出力端の間に、ｐ型絶縁ゲート電界効果トランジスタと負荷抵抗の直列回路が接続され、前記再生された制御パルス信号をさらに異なる所定の電位にレベルシフトして前記所定の電圧の電源端と前記フローティング出力端の間に接続されたハイサイドトランジスタを駆動するハイサイドドライブ回路に伝送する第２のレベルシフト回路とを具備し、前記ｐ型絶縁ゲート電界効果トランジスタがオンの時に、前記出力端が前記所定の電圧になるように制御されることを特徴としている。
【００４１】
【発明の実施の形態】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００４２】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係わる信号伝送回路を用いたドライブ装置の構成を示すブロック図である。本実施の形態は、ハイサイド制御パルス信号をレベルシフトしてフローティングのハイサイドトランジスタを駆動するハイサイドドライブ手段に伝送する場合の例である。
【００４３】
図１に示すように、ドライブ装置２０は、信号伝送回路１１と、ハイサイドドライブ手段１６と、ハイサイドトランジスタ１７と、ローサイドドライブ手段１８と、ローサイドトランジスタ１９でもって構成されている。
【００４４】
また、信号伝送回路１１は、論理情報抽出手段１２、論理情報伝送手段１３、制御信号再生手段１４、制御信号伝送手段１５で構成されている。
【００４５】
論理情報抽出手段１２は、信号入力端子３２にハイサイド制御パルス信号が入力されると制御パルスの立ち上がりおよび立下りの論理情報のみを抽出し、論理情報伝送手段１３は、この立ち上がりおよび立下りの論理情報をレベルシフトして制御信号再生手段１４に伝送する。
【００４６】
制御信号再生手段１４は、このレベルシフトされた論理情報から元の制御パルス信号を再生し、制御信号伝送手段１５は、この再生された制御パルス信号をレベルシフトしてハイサイドドライブ手段１６に伝送する。ハイサイドドライブ手段１６は、フローティング電位のハイサイドトランジスタ１７を駆動する。
【００４７】
一方、ローサイドドライブ手段１８には、レベルシフト機能は不要のため、ローサイド制御パルス信号が直接入力され、ローサイドドライブ手段１８は、ローサイドトランジスタ１９を駆動する。
【００４８】
図２は、この信号伝送回路１１の具体的な構成を示す回路図である。図２に示すように、論理情報抽出手段１２は、エッジパルス発生器３１からなり、信号入力端子３２に入力されたハイサイド制御パルス信号Ａから立ち上がりおよび立下りの論理情報のみを持つ２の短いパルス信号、すなわちエッジパルス立ち上がり信号Ｂとエッジパルス立下り信号Ｃに加工する。
【００４９】
論理情報伝送手段１３は、所定の電圧Ｖｄｄを基準電位とする電源端３３に一端が接続された第１の内部フローティング電源３４の他端とグランド端３５の間にｎ−ＭＯＳＦＥＴ３６ａとプルアップ抵抗３７ａの直列回路と、ｎ−ＭＯＳＦＥＴ３６ｂとプルアップ抵抗３７ｂの直列回路が並列接続された第１のレベルシフトト回路３８からなり、低電位のエッジパルス立ち上がり信号Ｂおよびエッジパルス立下り信号Ｃを高電位のエッジパルス立ち上がり信号Ｂ１およびエッジパルス立下り信号Ｃ１にレベルシフトして制御信号再生手段１４に伝送する。
【００５０】
制御信号再生手段１４は、第１の内部フローティング電源３４の一端および他端に接続され、高電位にレベルシフトされたエッジパルス立ち上がり信号Ｂ１をセット信号とし、エッジパルス立下り信号Ｃ１をリセット信号とするラッチ回路３９からなり、元のハイサイド制御パルス信号Ａを再生したラッチ出力信号Ｄを出力している。
【００５１】
制御信号伝送手段１５は、第１の内部フローティング電源３４の一端と出力端４０の間に直列接続されたｐ−ＭＯＳＦＥＴ４１とレベルシフト用プルダウン抵抗４２で構成される第２のレベルシフト回路４３からなり、ラッチ出力信号Ｄをレベルシフトしてフローティング電位のハイサイドドライブ手段１６に伝送する。
【００５２】
ハイサイドドライブ手段１６は、出力端４０の出力電圧Ｖｏｕｔを基準電位とする第２の内部フローティング電源４４に接続されたバッファアンプ４５で構成され、ハイサイドトランジスタ１７を駆動している。
【００５３】
ここで、第１の内部フローティング電源３４には、チャージポンプ回路を用いることができる。
【００５４】
このチャージポンプ回路は、例えば図３に示すような２のスイッチング用ダイオード６１、６２と、インバータ６３と、２つのコンデンサ６４、６５と、基準電源６６で構成されている。基準電圧Ｖｒｅｆの矩形波信号をインバータ６３に入力して、インバータ６３の出力が“Ｌ”の時にはダイオード６１がオン、ダイオード６２がオフとなりコンデンサ６４に電荷をチャージし、インバータ６３の出力が“Ｈ”の時にはダイオード６１がオフ、ダイオード６２がオンとなりコンデンサ６４にチャージした電荷をコンデンサ６５に移動させることにより、出力端６７にはＶｄｄに基準電圧Ｖｒｅｆが加算された電圧を得ている。
【００５５】
また、第２の内部フローティング電源４４は、同様なチャージポンプ回路あるいはブートストラップ回路を用いることができる。
【００５６】
このブートストラップ回路は、例えば図４に示すようなダイオード７１とコンデンサ７２と、基準電源７３で構成されている。出力端４０の電圧が０Ｖの時には、ダイオード７１がオンとなりコンデンサ７２に電荷をチャージし、出力端４０の電圧がＶｄｄの時には、コンデンサ７２のローサイドの電位をＶｄｄに持ち上げることにより、ダイオード７１がオフとなり出力端７４には電源端３３の電圧Ｖｄｄに基準電圧Ｖｒｅｆが加算された電圧を得ている。
【００５７】
更に、第１の内部フローティング電源３４および第２の内部フローティング電源４４には、負荷変動による電源電圧の変動を抑制するためのコンデンサ４６、４７がそれぞれ付加されているが、特に無くても差し支えない。
【００５８】
次に、上記構成の信号伝送回路１１の動作について、図５のタイミングチャートを用いて説明する。図５に示すように、エッジパルス発生器３１は、信号入力端子３２にハイサイド制御パルス信号Ａの“Ｈ”レベルが入力されると、エッジパルス立ち上がり信号Ｂを第１のレベルシフト回路３８のｎ−ＭＯＳＦＥＴ３６ａのゲートに出力し、エッジパルス立下り信号Ｃを第１のレベルシフト回路３８の第２のｎ−ＭＯＳＦＥＴ３６ｂのゲートに出力する。
【００５９】
次に、第１のレベルシフト回路３８は、エッジパルス立ち上がり信号Ｂにより第１のｎ−ＭＯＳＦＥＴ３６ａがオンとなり、ラッチセット信号Ｂ１をラッチ回路３９に出力し、エッジパルス立下り信号Ｃにより第２のｎ−ＭＯＳＦＥＴ３６ｂがオンとなり、ラッチリセット信号Ｃ１をラッチ回路３９に出力する。
【００６０】
この第１および第２のｎ−ＭＯＳＦＥＴ３６ａ、３６ｂは、オフ時に所定の電圧Ｖｄｄが印加されるため、Ｖｄｄに応じた耐圧が必要である。
【００６１】
これにより、ハイサイド制御パルス信号Ａの論理情報のみがレベルシフトされて、安定した所定の電圧Ｖｄｄを基準電位とするラッチ回路３９に伝送される。
【００６２】
次に、ラッチ回路３９にてハイサイド制御パルス信号Ａの波形情報がラッチ出力信号Ｄとして再生される。このラッチ回路３９に印加される電圧は第１のフローティング電源３４の電圧Ｖ１のみであり、高耐圧は不要である。
【００６３】
次に、第２のレベルシフト回路４３は、ラッチ出力信号Ｄによりｐ−ＭＯＳＦＥＴ４１がオンになると、プルダウン抵抗４２には所定の電圧Ｖｄｄと出力電圧Ｖｏｕｔとの差の電圧が印加されバッフアアンプ４５を通して、ハイサイドトランジスタ１７をオンさせ、出力電圧Ｖｏｕｔは所定の電圧Ｖｄｄとなる。
【００６４】
従って、ｐ−ＭＯＳＦＥＴ４１に印加される電圧Ｖｄｓは、オフ時には所定の電圧Ｖｄｓ〜ＶｄｄであるがＩｄｓ〜０Ａであり、オン時にはあるＩｄｓが流れるがＶｄｓ〜０Ｖとすることができる。これにより、ｐ−ＭＯＳＦＥＴ４１にはＶｄｄに応じた耐圧が必要であるが、その消費電力Ｖｄｓ×Ｉｄｓは低く抑えられる利点がある。
【００６５】
このように、第１のレベルシフト回路３８では、基準電位は所定の電圧Ｖｄｄで一定であり出力電圧Ｖｏｕｔによって振られることはなく、従って第１および第２のｎ−ＭＯＳＦＥＴ３６ａ、３６ｂの寄生容量に変位電流Ｉｐｎは流れないので偽パルスは発生しない。
【００６６】
また、第２のレベルシフト回路４３では、基準電位は出力電圧Ｖｏｕｔであり出力電圧Ｖｏｕｔによって振られるためｐ−ＭＯＳＦＥＴ４１の寄生容量には変位電流Ｉｐｐが流れるが、制御信号としてはエッジパルス立ち上がり信号Ｂではなく本来の制御パルス信号Ａを再生したラッチ出力信号Ｄが流れているため誤動作する恐れがない。
【００６７】
仮に、偽パルスが混入しても、ハイサイドドライブ手段１６はラッチ回路を有していないため誤動作状態が継続することはない。
【００６８】
以上説明したように、第１の実施の形態の信号伝送回路１１では、ハイサイド制御信号の論理情報を伝送する第１のレベルシフト回路３８と、ハイサイド制御信号を再生するラッチ回路３９と、再生された制御信号をハイサイドドライブ回路１６に伝送する第２のレベルシフト回路４３からなり、レベルシフト回路を２段構成としたことによりハイサイドの基準電位を安定した一定の電位とすることができる。
【００６９】
従って、変位電流起因の偽パルスによる誤動作が抑制され、且つ低消費電力な信号伝送回路が得られる。
【００７０】
（第１の実施の形態の変形例）
図６は本発明の第１の実施の形態の変形例に係わる信号伝送回路を示す回路図である。本変形例において、上記第１の実施の形態と同一の構成部分には同一符号を付してその説明は省略し、異なる部分について説明する。
【００７１】
本変形例が第１の実施の形態と異なる点は、第１のレベルシフト回路３８の電流／電圧変換機能をなす負荷抵抗を抵抗素子からカレントミラー回路としたことである。
【００７２】
即ち、カレントミラー回路の入力電流より出力電流を大きく設定して、出力側の負荷抵抗によりエッジパルス立ち上がり信号およびエッジパルス立下り信号をレベルシフトして、ラッチ回路３９へ伝送するようにしたことにある。
【００７３】
図６に示すように、このカレントミラー回路８１は、入力電流より大きな出力電流が得られるように、例えば電流比に応じてゲートサイズの異なるｐ−ＭＯＳＦＥＴ８２ａおよびｐ−ＭＯＳＦＥＴ８２ｂと、ｐ−ＭＯＳＦＥＴ８２ａの負荷抵抗８３で構成されている。
【００７４】
これにより、ｎ−ＭＯＳＦＥＴ３６ａに流れる電流を低減しても、ｎ−ＭＯＳＦＥＴ３６ａに流れる電流の電流比倍の電流をｐ−ＭＯＳＦＥＴ８２ａに流してラッチ回路３９を駆動するのに十分なセット信号Ｂ１が得られるので、その分ｎ−ＭＯＳＦＥＴ３６ａの消費電力を抑えることが可能である。
【００７５】
同じく、カレントミラー回路８４は、ｐ−ＭＯＳＦＥＴ８５ａおよびｐ−ＭＯＳＦＥＴ８５ｂと、ｐ−ＭＯＳＦＥＴ８５ａの負荷抵抗８６で構成され、その動作についてもカレントミラー回路８１と同様であり、その説明は省略する。
【００７６】
以上説明したように、第１の実施の形態の変形例では、カレントミラー回路によりｎ−ＭＯＳＦＥＴ３６ａ、３６ｂに流れる電流を小さくしたので、更に消費電力の低減を図ることが可能である。
【００７７】
図７は、図１に示すドライブ装置２０を用いたデジタルオーディオスピーカ装置の構成を示すブロック図である。図に示すように、ドライブ装置２０を２つ用意してスピーカ９１をＰＷＭ方式で駆動するデジタルオーディオスピーカ装置が実現される。
【００７８】
上述した本実施の形態では、第１のレベルシフト回路３８および第２のレベルシフト回路４３はＭＯＳＦＥＴと負荷抵抗を直列接続し、ラッチ回路３９によりハイサイド制御パルス信号Ａを再生する場合について説明したが、本発明はこれに限定されるものではなく、同等の機能を有するものであれば種々変形して実施しても構わない。
【００７９】
また、ハイサイドトランジスタ１７、ローサイドトランジスタ１９にＭＯＳＦＥＴを用いた場合について説明したが、本発明はこれに限定されるものではなく、例えばトレンチ型絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を用いても構わない。
【００８０】
【発明の効果】
以上説明したように、本発明によれば、出力をフローティング電位とするブートストラップ回路において、フローティング電位の急激な変化に対して回路の誤動作を防止し、且つ消費電力を抑えることができる。
【００８１】
従って、ブートストラップ回路を使用した信頼性の高い信号伝送回路が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わる信号伝送回路を用いたドライブ装置を示すブロック図。
【図２】本発明の第１の実施の形態に係わる信号伝送回路を用いたドライブ装置の具体的構成を示す回路図。
【図３】本発明の第１の実施の形態に係わる第１の内部フローティング電源の構成を示す回路図。
【図４】本発明の第１の実施の形態に係わる第２の内部フローティング電源の構成を示す回路図。
【図５】本発明の第１の実施の形態に係わる信号伝送回路の動作を説明するためのタイミングチャート。
【図６】本発明の第１の実施の形態に係わる変形例の信号伝送回路を用いたドライブ装置を示す回路図。
【図７】本発明の第１の実施の形態に係わるにドライブ装置を用いたスピーカ駆動装置の構成を示すブロック図。
【図８】従来のレベルシフト回路を用いた信号伝送回路を用いたドライブ装置を示す回路図。
【図９】従来の信号伝送回路における偽パルスの発生パターンを示すタイミングチャート。
【図１０】従来のレベルシフト回路を用いた信号伝送回路によるドライブ装置を示す回路図。
【図１１】従来のレベルシフト回路を用いた信号伝送回路によるドライブ装置を示す回路図。
【符号の説明】
１１  信号伝送回路
１２  論理情報抽出手段
１３  論理情報伝送手段抽出
１４  制御信号再生手段
１５  制御信号伝送手段
１６  ハイサイドドライブ手段信号
１７  ハイサイドトランジスタ
１８  ローサイドドライブ手段
１９  ローサイドトランジスタ
２０  ドライブ装置
３１  エッジパルス発生器
３２  信号入力端子
３３  電源端
３４  第１のフローティング電源
３５  グランド端
３６ａ、３６ｂ  ｎ−ＭＯＳＦＥＴ
３７ａ、３７ｂ、４２、８３、８６  抵抗
３８  第１のレベルシフト回路
３９  ラッチ回路
４０、６７、７４  出力端
４１、８２ａ、８２ｂ、８５ａ、８５ｂ  ｐ−ＭＯＳＦＥＴ
４３  第２のレベルシフト回路
４４  第２のフローティング電源
４５  バッファアンプ
４６、４７、６４、６５、７２  コンデンサ
６１、６２、７１  ダイオード
６３  インバータ
６６、７３  基準電源
８１、８４  カレントミラー回路
９１  スピーカ
【図１】
2005020392.tif 000003
【図２】
2005020392.tif 000004
【図３】
2005020392.tif 000005
【図４】
2005020392.tif 000006
【図５】
2005020392.tif 000007
【図６】
2005020392.tif 000008
【図７】
2005020392.tif 000009
【図８】
2005020392.tif 000010
【図９】
2005020392.tif 000011
【図１０】
2005020392.tif 000012
【図１１】
2005020392.tif 000013