(57)【要約】【課題】  感光性ポリイミド膜を使用する露光工程間に必要としないイメージが前記感光性ポリイミド膜の表面に形成することを防ぐことができるとともに、感光性ポリイミド膜の信頼性を向上させることのできる半導体装置の製造方法及びそれによって製造された半導体装置を提供する。【解決手段】  感光性ポリイミド膜５９を使用して半導体装置を製造する方法及びそれによって製造される半導体装置を提供する。この方法は、半導体基板の上部に感光性ポリイミド膜５９及びフォトレジスト膜６１を順に形成することを備える。フォトレジスト膜６１は、感光性ポリイミド膜５９の必要としない部分が露光されることを防ぐ。この方法によると、感光性ポリイミド膜５９の割れが緩和されるか、又は除去でき、半導体装置のソフトエラー率（ｓｏｆｔ  ｅｒｒｏｒ  ｒａｔｅ）が減少し半導体装置の収率は増加する。【選択図】図６
2005057252.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の回路素子上にパッシベーション膜を形成し、
前記パッシベーション膜をパタニングして前記回路素子の上部面を露出させ、
前記パッシベーション膜及び回路素子上に感光膜を形成し、
前記感光膜上にフォトレジスト膜を形成し、
前記フォトレジスト膜及び前記感光膜の前記回路素子上部の領域を露光させ、
前記フォトレジスト膜及び前記感光膜の露光領域を除去すること、
を含む、半導体装置の製造方法。
【請求項２】
前記パッシベーション膜は、積層されてなる化学気相蒸着（ＣＶＤ）酸化膜及び化学気相蒸着（ＣＶＤ）窒化膜を含む、請求項１記載の半導体装置の製造方法。
【請求項３】
前記パッシベーション膜のパタニングは、前記パッシベーション膜を選択的にエッチングして前記回路素子を露出させることを含む、請求項１又は２記載の半導体装置の製造方法。
【請求項４】
半導体基板上に誘電体膜を形成し、
前記誘電体膜上に前記回路素子を形成すること、
をさらに含む、請求項１〜３のいずれか１項記載の半導体装置の製造方法。
【請求項５】
前記回路素子は、導電性素子を含む、請求項１〜４のいずれか１項記載の半導体装置の製造方法。
【請求項６】
前記導電性素子は、ボンディングパッド、ヒューズ、スクライブレーン、金属膜、及び素子の端子からなる群から選択される１種又は２種以上の要素である、請求項５記載の半導体装置の製造方法。
【請求項７】
前記感光膜は、ポリイミド樹脂、ノボラック樹脂、及びレゾール樹脂からなる群から選択される１種又は２種以上を含む、請求項１〜６のいずれか１項記載の半導体装置の製造方法。
【請求項８】
前記フォトレジスト膜の厚さは、前記露光工程において下層の膜である前記感光膜が露光されることを防止しうる程度に厚く、前記フォトレジスト膜を除去する工程において完全に除去される程度に薄い、請求項１〜７のいずれか１項記載の半導体装置の製造方法。
【請求項９】
前記フォトレジスト膜の厚さは、１００〜５００Åである、請求項１〜８のいずれか１項記載の半導体装置の製造方法。
【請求項１０】
前記フォトレジスト膜及び前記感光膜の露光領域は、現像液を用いた現像により除去される、請求項１〜９のいずれか１項記載の半導体装置の製造方法。
【請求項１１】
前記現像液は、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）を含む、請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記フォトレジスト膜及び前記感光膜の露光領域は、前記現像液により同時に除去される、請求項１０又は１１記載の半導体装置の製造方法。
【請求項１３】
前記フォトレジスト膜は、前記露光工程において前記回路素子の上部領域以外に位置する感光膜が露光されることを防止する機能を有する、請求項１〜１２のいずれか１項記載の半導体装置の製造方法。
【請求項１４】
請求項１〜１３のいずれか１項記載の製造方法により製造される半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及びそれにより製造される半導体装置に関し、特に、感光性ポリイミド膜を有する半導体装置の製造方法及びそれにより製造される半導体装置に関する。
【背景技術】
【０００２】
半導体基板上に形成された半導体装置（半導体チップ）は、外部環境の影響から保護する目的で、アセンブリ工程を通じて封入される。例えば、前記アセンブリ工程において、前記半導体チップは通常、エポキシ成型化合物（ＥＭＣ）により被覆され、このエポキシ成型化合物はチップの物理的なバリアとして作用する。しかしながら、このようなＥＭＣ構造はチップにありがちな機械的応力の原因となることが知られている。このため、ＥＭＣを形成する前に、前記半導体チップの表面は、ポリイミド膜で被覆される。この際、前記ポリイミド膜は、前記エポキシ成型化合物が前記半導体チップに加える応力を軽減させるための緩衝膜として作用する。
【０００３】
さらに、前記ポリイミド膜は、前記半導体チップ内部に励起粒子（例えば、アルファ粒子）が浸透するのを防ぐ。前記励起粒子は前記半導体チップ内のＰＮ接合の空乏層内において誘起される電荷を消滅させる。前記半導体チップがメモリセルを有する揮発性メモリ素子である場合、前記メモリセルの各々は前記ＰＮ接合に接続されたデータ貯蔵素子を含む。例えば、前記メモリセルがＤＲＡＭセルである場合、前記データ貯蔵素子はセルキャパシタに該当する。この場合には、前記セルキャパシタ内に蓄えられたデータ（電荷）は前記アルファ粒子のような励起粒子によって消滅する。このため、前記ポリイミド膜は、半導体装置の信頼性を向上させるためには必須の膜である。
【０００４】
最近、前記ポリイミド膜を蒸着及び配置するための工程を単純化させる目的で、一般のフォトレジスト膜の特性を有する感光性ポリイミド膜（ＰＳＰＬ）が半導体装置の製造に広く使用されている。
【０００５】
図１及び図２は、前記感光性ポリイミド膜（ＰＳＰＬ）を使用する従来の半導体装置の製造方法を示す断面図である。図１及び図２において、参照符号である「Ｍ」は、半導体装置の内部回路領域を示し、「Ｐ」は、素子のボンディングパッド領域を示す。
【０００６】
図１に示すように、半導体基板１１上には層間絶縁膜（ＩＬＤ）１３が形成される。前記パッド領域Ｐにおいては、前記層間絶縁膜（ＩＬＤ）１３上にボンディングパッド１５が形成される。前記回路領域Ｍ及び前記パッド領域Ｐの双方において、半導体基板の全面上にパッシベーション膜１７が形成される。前記パッシベーション膜１７は、例えば、シリコン窒化物の単一膜、又はシリコン酸化物及びシリコン窒化物の混合膜により形成される。その後、前記パッシベーション膜１７上に感光性ポリイミド膜（ＰＳＰＬ）１９が、例えば６８０００Å程度の厚さで形成される。
【０００７】
次いで、図２に示すように、前記感光性ポリイミド膜１９を有する半導体基板を、フォトマスク（図示せず）を使用して選択的に露光し、ボンディングパッド１５上に垂直な開口部を形成する。その結果、前記ボンディングパッド１５の上部のＰＳＰＬ１９の領域１９ｎが適切に露光される。しかしながら、前記露光工程の間に、光の一部が逸れて前記ＰＳＰＬ１９の他の領域（内部回路領域Ｍも含めて）に誤って照射される場合がある。これは、例えば、フォトマスクを有するステッパ装置のような露光装置内での光の内部反射及び／又は回折が原因である。この場合、図２に示すように、前記感光性ポリイミド膜（ＰＳＰＬ）１９の一部が露光されて異常な露光領域１９ａ、すなわち必要でない露光領域、が形成される。特に、前記反射光が前記フォトマスクに形成されるバーコード領域及び／又はマスク位置合わせキー領域を通過し前記感光性ポリイミド膜１９上に照射される場合、異常な露光領域１９ａは、前記バーコード及び／又はマスク位置合わせキーのパターンに相当するイメージを有するように形成される。このようなイメージは、ゴーストイメージとも称される。得られた構造体は次いで現像工程により現像され、ＰＳＰＬ１９の適切な露光領域１９ｎが除去される。しかしながら、不適切な露光領域１９ａもまたこの工程により現像され、除去されてしまう。
【０００８】
その後、現像されたＰＳＰＬ膜１９をエッチマスクとして用いて、パッシベーション膜１７がエッチングされ、下部に位置するボンディングパッド１５が露出する。次いで、露出したボンディングパッド１５は、例えばワイヤボンディング技術を用いて、パッケージピンに電気的に接続される。前記内部回路領域Ｍ内の前記感光性ポリイミド膜（ＰＳＰＬ）１９は、異常な露光領域１９ａが除去されることにより厚さが不均一となる。ここで、前記感光性ポリイミド膜（ＰＳＰＬ）１９の厚さは、高性能パッケージを実現するためには、例えば３００００Å程度に減少させる必要がある。しかしながら、感光性ポリイミド膜（ＰＳＰＬ）１９が薄くなるにつれて、ゴーストイメージ１９ａの厚さはより有意となり、それに比例して感光性ポリイミド膜（ＰＳＰＬ）１９の厚さの変動は著しくなる。このような感光性ポリイミド膜（ＰＳＰＬ）１９の不均一な厚さは、感光性ポリイミド膜（ＰＳＰＬ）１９におけるクラックの増加の原因となり、これは半導体装置のソフトエラー発生率（ＳＥＲ）の増加に直接対応する。
【０００９】
感光性ポリイミド膜（ＰＳＰＬ）１９の露光の際、ゴーストイメージ１９ａの原因となる屈折光又は反射光の有するエネルギーは、前記ボンディングパッド１５上の領域１９ｎに適切に照射される直接の光と比較して相対的に低い。それにも関わらず、前記反射光の有するエネルギーは、前述したように前記感光性ポリイミド膜（ＰＳＰＬ）１９のゴーストイメージ領域１９ａを露光するのには十分である。これは、前記感光性ポリイミド膜（ＰＳＰＬ）１９が、図３に示すように従来のフォトレジスト膜と比べて露光されやすいためである。
【００１０】
詳しく説明すると、図３は、露光エネルギーレベルＥの関数としての現像速度Ｒをプロットした図である。図３において、横軸は露光エネルギーＥを示し、縦軸は現像速度（ｄｅｖｅｌｏｐ  ｒａｔｅ；Ｒ）を示す。また、曲線（丸数字１）は従来のフォトレジスト膜の露光特性を示し、曲線（丸数字２）は前記感光性ポリイミド膜（ＰＳＰＬ）１９の露光特性を示す。
【００１１】
図３に示すように、前記感光性ポリイミド膜は、臨界エネルギーＥｃよりも低い露光エネルギーでは、従来のフォトレジスト膜よりも現像速度が速い。ここで、「臨界エネルギー」とは、従来のフォトレジスト膜及び感光性ポリイミド膜（ＰＳＰＬ）の正常な露光に要求される露光エネルギーの範囲を限定する基準エネルギー（ｒｅｆｅｒｅｎｃｅ  ｅｎｅｒｇｙ）に該当する。前記反射光及び／又は回折光は、前記臨界エネルギーＥｃよりも低い露光エネルギーを有する。それにも関わらず、前記反射光及び／又は回折光は感光性ポリイミド膜１９内に異常な露光領域１９ａを誘発する。前記反射光及び／又は回折光は、従来のフォトレジスト膜を用いた現像工程においても発生する場合がある。しかしながら、従来のフォトレジスト膜は、図３に示すように、臨界エネルギーＥｃよりも低い露光エネルギーでは、前記感光性ポリイミド膜（ＰＳＰＬ）と比べて現像速度が著しく遅い。これは、従来のフォトレジスト膜が、前記反射光及び／又は回折光により容易に露光されないことを意味している。よって、感光性ポリイミド膜（ＰＳＰＬ）を使用して露光工程を実施する場合に、前記ゴーストイメージに該当する異常な露光領域１９ａの形成が特に問題となる。
【００１２】
上述したように、前記感光性ポリイミド膜（ＰＳＰＬ）を使用して現像工程を実施する場合に、反射光及び／又は回折光により前記感光性ポリイミド膜（ＰＳＰＬ）内にゴーストイメージが形成されるのを防ぐことは困難である。
【００１３】
前記感光性ポリイミド膜（ＰＳＰＬ）を使用して半導体装置を製造する方法は従来公知である（特許文献１参照）。特許文献１によると、まず、ボンディングパッドを有する半導体基板の全面上にパッシベーション膜が形成される。次いで、前記パッシベーション膜上に感光性ポリイミド膜（ＰＳＰＬ）が、さらに前記ＰＳＰＬ上にフォトレジスト膜が、順に形成される。前記フォトレジスト膜は、前記ボンディングパッドを露出させるための後続のエッチング工程においてエッチングマスクとして用いられる。従って、前記フォトレジスト膜は少なくとも５０００Åの厚さで形成される。この場合、前記フォトレジスト膜及び前記感光性ポリイミド膜（ＰＳＰＬ）を露光させるために必要なエネルギーは、通常の現像工程において要求される露光エネルギーと比べて著しく高い。このような露光エネルギーの増加は、半導体装置の生産性の低下を惹き起こす虞がある。また、前記フォトレジスト膜は前記ボンディングパッドを露出させた後に除去されなければならない。この際、前記感光性ポリイミド膜（ＰＳＰＬ）に損傷を与えずに、前記フォトレジスト膜を選択的に除去することは困難である。
【特許文献１】特開２００１−９４０５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明が解決しようとする技術的課題は、感光性ポリイミド膜（ＰＳＰＬ）を使用する露光工程において、前記感光性ポリイミド膜（ＰＳＰＬ）の表面へのゴーストイメージの形成を抑制しうる半導体装置の製造方法を提供することである。
【００１５】
本発明が解決しようとする他の技術的課題は、感光性ポリイミド膜（ＰＳＰＬ）の信頼性を向上させうる半導体装置の製造方法を提供することである。
【００１６】
本発明が解決しようとするさらに他の技術的課題は、感光性ポリイミド膜（ＰＳＰＬ）を使用する露光工程において、前記感光性ポリイミド膜（ＰＳＰＬ）の表面へのゴーストイメージの形成が抑制され、信頼性の向上した前記感光性ポリイミド膜（ＰＳＰＬ）を有する半導体装置を提供することである。
【課題を解決するための手段】
【００１７】
前記の技術的課題を解決するために、本発明は、感光性ポリイミド膜（ＰＳＰＬ）を用いた半導体装置の製造方法、及びそれにより製造される半導体装置を提供する。
【００１８】
一形態において、本発明は半導体装置の製造方法を提供する。この方法では、まず半導体装置の回路素子上にパッシベーション膜を形成する。続いて、前記パッシベーション膜をパタニングし、前記回路素子の上部面を露出させる。さらに、前記パッシベーション膜及び前記回路素子上に感光膜を形成する。その後、前記感光膜上にフォトレジスト膜を形成する。そして、前記フォトレジスト膜の一部及び前記感光膜の一部を露光させる。ここで、露光された部分は、前記回路素子の上部に位置する領域である。最後に、前記フォトレジスト膜の全体及び前記感光膜の露光部を除去することによって、半導体装置が製造される。
【００１９】
一実施形態において、前記パッシベーション膜は、積層されてなる化学気相蒸着（ＣＶＤ）酸化膜及び化学気相蒸着（ＣＶＤ）窒化膜を含む。また、前記パッシベーション膜のパタニングは、前記パッシベーション膜を選択的にエッチングして前記回路素子を露出させることを含んでもよい。
【００２０】
他の実施形態においては、前記半導体基板上に誘電体膜を形成する。この場合、前記回路素子は前記誘電体膜上に形成される。前記回路素子は導電性素子、例えば、ボンディングパッド、ヒューズ、スクライブレーン、金属膜、又は素子の端子などを含んでもよい。
【００２１】
前記感光膜は、例えばポリイミド樹脂、ノボラック樹脂又はレゾール樹脂からなる群から選択される１種又は２種以上を含んでもよい。
【００２２】
前記フォトレジスト膜の厚さは、下層の膜である感光膜が露光工程において露光されることを防止しうる程度に厚く、前記フォトレジスト膜を除去する工程において完全に除去される程度に薄いことが好ましい。一例を挙げると、前記フォトレジスト膜の厚さは、約１００〜５００Åであることが好ましい。
【００２３】
前記フォトレジスト膜及び前記感光膜の露光領域は、例えば、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）のような現像液を用いた現像により除去されうる。前記フォトレジスト膜及び前記感光膜の露光領域は、前記現像液によりそれぞれ別々に現像されて除去されてもよいが、同時に除去されることが好ましい。
【００２４】
前記フォトレジスト膜は、前記露光工程において前記回路素子の上部領域以外に位置する感光膜が露光されることを防止する機能を有することが好ましい。
【００２５】
他の形態として、本発明は、前述の本発明の製造方法によって製造される半導体装置を提供する。
【発明の効果】
【００２６】
本発明の製造方法により製造される半導体装置は、従来の技術により製造されるものと比べて優れた性能を示す。例えば、所望のメインチップを露光させる際の、前記所望のメインチップに隣接するメインチップにおける不要なゴーストイメージの形成が著しく抑制されうる。
【発明を実施するための最良の形態】
【００２７】
以下、添付した図面を参照して本発明の好ましい実施形態を詳細に説明する。しかしながら、本発明は、以下に説明する実施形態に限定されず、他の形態に具体化されてもよい。むしろ、以下に紹介される実施形態は、本明細書中に開示された内容を完全なものとすべく、そして当業者に本発明の思想が充分に伝達されるようにすべく提供されるものである。なお、参照する図面において、層及び領域の厚さは明確性を期するために誇張されている。また、明細書全体にわたって同一の参照番号は同一の構成要素を示す。
【００２８】
図４〜図７は、本発明による、感光性ポリイミド膜（ＰＳＰＬ）を用いた半導体装置の製造方法を示す断面図である。これらの図において、「Ｍ」は素子の内部回路領域を示し、「Ｐ」は素子のボンディングパッド領域を示す。これらの図において、ＰＳＰＬは、ボンディングパッド領域を露出させるためのビアホール形成用に用いられるように記載されているが、ＰＳＰＬは、半導体装置の他の構成要素とともに用いる別の製造方法にも同様に適用されうる。このような他の構成要素としては、ヒューズ及びスクライブレーンのような導電性素子、トランジスタのような能動素子、又は抵抗体のような受動素子などが挙げられる。
【００２９】
図４に示すように、半導体基板５１上には層間絶縁膜（ＩＬＤ）５３が形成される。パッド領域Ｐにおいては、前記層間絶縁膜（ＩＬＤ）５３上にボンディングパッド５５が形成される。前記ボンディングパッド５５は導電膜をパタニングすることにより形成される。得られた構造体上には、パッシベーション膜５７が形成される。前記パッシベーション膜５７は、前記回路領域Ｍ及びパッド領域Ｐの双方において形成される。前記パッシベーション膜５７は、例えば、ＣＶＤ酸化膜を積層し、次いでＣＶＤ窒化膜を積層することにより形成されうる。
【００３０】
図５に示すように、前記パッシベーション膜５７を通常のフォトリソグラフィ／エッチング工程を用いてパタニングすることにより、前記ボンディングパッド５５を露出させるための開口部５７ａが形成される。次いで、前記開口部５７ａを含め、得られた構造体上に感光性ポリイミド膜（ＰＳＰＬ）５９が形成される。前記感光性ポリイミド膜（ＰＳＰＬ）５９は、パタニングされたパッシベーション膜５７を被覆し、前記開口部５７ａを充填する。前記感光性ポリイミド膜（ＰＳＰＬ）５９の厚さは、好ましくは１００００〜７００００Åの範囲であり、典型的には３００００Å程度である。前記感光性ポリイミド膜（ＰＳＰＬ）５９はポリイミド樹脂、ノボラック樹脂又はレゾール樹脂を含む。続いて、前記感光性ポリイミド膜（ＰＳＰＬ）５９上にフォトレジスト膜６１が形成される。
【００３１】
一例を挙げると、前記感光性ポリイミド膜（ＰＳＰＬ）５９及びフォトレジスト膜６１はポジティブ型である。あるいは、前記感光性ポリイミド膜（ＰＳＰＬ）５９及びフォトレジスト膜６１は、いずれか一方又は双方がネガティブ型であってもよい。好ましくは、前記感光性ポリイミド膜（ＰＳＰＬ）５９及びフォトレジスト膜６１は同一のタイプ（共にポジティブ型、又は共にネガティブ型）である。これにより、前記感光性ポリイミド膜（ＰＳＰＬ）５９及びフォトレジスト膜６１の双方が単一のフォトリソグラフィ工程により同時に露光され、生産性が向上しうる。前記フォトレジスト膜６１は、例えば、液状のフォトレジストを塗布し、塗膜を露光前ベークすることによって形成されうる。フォトレジスト塗膜は、好ましくは、下層の膜である前記感光性ポリイミド膜（ＰＳＰＬ）５９を溶解させることのない溶液からなる。
【００３２】
さらに、前記フォトレジスト膜６１は、露光工程中に、ステッパ内における反射光又は回折光が、下層の膜である感光性ポリイミド膜５９（ＰＳＰＬ）へ侵入しないように、充分な厚さを有することが好ましい。その一方で、前記フォトレジスト膜６１は、露光部位を現像するための、例えばテトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）を用いた後続の現像工程において、完全に除去されうる程度に薄いことが好ましい。一例を挙げると、前記フォトレジスト膜６１の厚さＴは、約１００〜５００Åである。
【００３３】
前記フォトレジスト膜６１を有する半導体基板５ａは、ステッパのような露光装置中に配置される。図８に示すように、一般的なステッパーはレンズ部１、フォトマスク３及びブレード７を含む。前記レンズ部１は、前記基板の所定領域に光を集中させる役割を担う。前記フォトマスク３は、例えばその中心部に形成された、少なくとも一つの集積回路領域３ｃを含む。前記フォトマスク３は、例えば、バーコード領域３ａ及びマスク位置合わせキー領域３ｂをさらに含む。前記バーコード領域３ａは、例えば、認識のために用いられるフォトマスク３の固有情報に対応するバーコードパターンを含み、さらに、前記マスク位置合わせキー領域３ｂは前記基板５ａに対して前記フォトマスク３の位置を合わせるために用いられる位置合わせキーパターンを含む。前記フォトマスク３の位置合わせに続いて、光源（図示せず）から発光される光９ａ、９ｂが前記フォトマスク３の集積回路領域３ｃを貫通するように前記ブレード７の開口幅を調節する。一例を挙げると、光９ａ、９ｂはｇ光線、ｉ光線、ＫｒＦレーザー光線、又はＡｒＦレーザー光線の波長を有しうる。前記光９ａ、９ｂがｉ光線である場合、前記フォトレジスト膜６１の厚さは約３００Åである。
【００３４】
前記ブレード７の中心部を通過する光９ａのほとんどは前記フォトマスク３の集積回路領域３ｃ及び前記レンズ部１を通過する。前記光９ａは、基板の選択されたメインチップ領域ＭＣ３内のパッド領域Ｐ上に照射される。詳細には、前記光９ａは、選択されたメインチップ領域ＭＣ３の所望の部位において、パッド５５上の感光性ポリイミド膜（ＰＳＰＬ）５９及びフォトレジスト膜６１を露光させる。その結果、図６に示すように、前記パッド５５上の前記感光性ポリイミド膜（ＰＳＰＬ）５９及び前記フォトレジスト膜６１において、正常露光領域６１ｎが形成される。
【００３５】
しかしながら、図８に示すように、前記光９ａのごく一部が前記レンズ部１の表面で反射する場合がある。この反射光９ａ’は、前記フォトマスク３を通過し、さらに前記ブレード７の下部面で反射して、前記フォトマスク３の前記バーコード領域３ａ及び／又は前記位置合わせキー領域３ｂを通過する。この際、前記反射光９ａ’は、選択されたメインチップ領域ＭＣ３に隣接する、選択されていないメインチップ領域ＭＣ１、ＭＣ２、ＭＣ４、ＭＣ５上に照射してしまう場合がある。
【００３６】
さらに、前記ブレード７の開口領域の端部を通過する光９ｂは、回折して前記フォトマスク３から前記ブレード７の下部面に向けて反射し、その結果、反射光９ｂ’が生じる。反射光９ｂ’は、前記ブレード７の下部面でさらに反射し、前記フォトマスク３の前記バーコード領域３ａ及び／又は前記位置合わせキー領域３ｂを通過する。この場合にも、前記反射光９ｂ’は選択されたメインチップ領域ＭＣ３に隣接する選択されていないメインチップＭＣ１、ＭＣ２、ＭＣ４、ＭＣ５上に照射してしまう。
【００３７】
その結果、前記反射光９ａ’、９ｂ’は、図６に示すように、半導体基板の集積回路領域Ｍの一部６１ａを不適切に露光する場合がある。しかしながら、本発明によれば、フォトレジスト膜６１の存在により、前記フォトレジスト膜６１上に入射される前記反射光９ａ’、９ｂ’が前記感光性ポリイミド膜（ＰＳＰＬ）５９を露光することはない。これは、前記フォトレジスト膜６１が前記感光性ポリイミド膜５９を保護するのに十分な厚さを有するためである。
【００３８】
図７に示すように、フォトレジスト膜６１、及び感光性ポリイミド膜（ＰＳＰＬ）５９の適切に露光された部位は、例えば、テトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）のような現像液を用いて現像することにより除去される。このようにして、下層のボンディングパッド５５を露出させるためのボンディングパッド窓５７ｂが形成される。
【００３９】
前記現像工程においては、露光されなかったフォトレジスト膜６１も、前記露光された領域６１ｎ、６１ａと共に除去される。これは，前記フォトレジスト膜６１の全体が露光されていなくとも、約３００Å〜５００Åの厚さを有する前記フォトレジスト膜６１は、前記露光液に完全に溶解する程度に十分に薄いためである。従って、前記フォトレジスト膜６１の厚さが約５００Å以下であれば、前記フォトレジスト膜６１は現像工程において完全に除去される。次いで、前記感光性ポリイミド膜（ＰＳＰＬ）５９は、通常の露光後ベーク工程により硬化される。
【００４０】
本発明の製造方法により製造される半導体装置は、従来の手法により製造されたものと比較して優れた特性を示す。例えば、本発明の製造方法によれば、半導体装置のスクライブレーンの周囲におけるゴーストイメージの形成が有意に減少する。
【図面の簡単な説明】
【００４１】
【図１】感光性ポリイミド膜を使用して半導体装置を製造する従来の方法を説明するための断面図である。
【図２】感光性ポリイミド膜を使用して半導体装置を製造する従来の方法を説明するための断面図である。
【図３】一般的な感光性ポリイミド膜及びフォトレジスト膜の光感度（ｐｈｏｔｏ  ｓｅｎｓｉｔｉｖｉｔｉｅｓ）を説明するためのグラフである。
【図４】本発明の実施例による半導体装置の製造方法を説明するための断面図である。
【図５】本発明の実施例による半導体装置の製造方法を説明するための断面図である。
【図６】本発明の実施例による半導体装置の製造方法を説明するための断面図である。
【図７】本発明の実施例による半導体装置の製造方法を説明するための断面図である。
【図８】本発明による半導体装置の製造に使用される感光性ポリイミド膜の露光工程を説明するためのステッパの概略図である。
【符号の説明】
【００４２】
１    レンズ部、
３    フォトマスク、
３ａ    バーコード領域、
３ｂ    マスク位置合わせキー領域、
３ｃ    集積回路領域、
５ａ    フォトレジスト膜を有する半導体基板、
７    ブレード、
９ａ，９ｂ    光、
９ａ’，９ｂ’    反射光、
１１    半導体基板、
１３    層間絶縁膜（ＩＬＤ）、
１５    ボンディングパッド、
１７    パッシベーション膜、
１９    感光性ポリイミド膜（ＰＳＰＬ）、
１９ｎ    適切な露光領域、
１９ａ    異常な露光領域、
５１    半導体基板、
５３    層間絶縁膜（ＩＬＤ）、
５５    ボンディングパッド、
５７    パッシベーション膜、
５７ａ    開口部、
５７ｂ    ボンディングパッド窓、
５９    感光性ポリイミド膜（ＰＳＰＬ）、
６１    フォトレジスト膜、
６１ｎ    適切な露光領域、
６１ａ    異常な露光領域、
Ｍ    内部回路領域、
Ｐ    ボンディングパッド領域、
Ｔ    フォトレジスト膜の厚さ、
ＭＣ１，ＭＣ２，ＭＣ３，ＭＣ４，ＭＣ５    メインチップ領域。
【図１】
2005057252.tif 000003
【図２】
2005057252.tif 000004
【図３】
2005057252.tif 000005
【図４】
2005057252.tif 000006
【図５】
2005057252.tif 000007
【図６】
2005057252.tif 000008
【図７】
2005057252.tif 000009
【図８】
2005057252.tif 000010