(57)【要約】  【課題】  本発明は、チップをキャリア基板上に配置した半導体装置において、配線の組立不良による不良デバイスを救済することができる半導体装置を提供することを目的とする。【解決手段】  本発明における半導体装置１００は、内部回路７、８を搭載するチップ１、２上の端子１２、１５を介して、前記内部回路７、８を前記チップ１、２を積層するキャリア基板３上のランド６に接続した半導体装置１００であって、前記ランド６に接続された前記チップ１、２上の予備端子１３，１６と、前記内部回路７、８と前記ランド６との接続を前記端子１２、１５から前記予備端子１３、１６へ切り替えるための端子切替回路９、１０と、前記端子切替回路９、１０を外部から制御するための外部端子１１、１４と、を含むことを特徴とする。  【選択図】  図１
2005093592.tif 000002
【特許請求の範囲】
【請求項１】
内部回路を搭載するチップ上の端子を介して、前記内部回路を前記チップを積層するキャリア基板上のランドに接続した半導体装置であって、
前記ランドに接続された前記チップ上の予備端子と、
前記内部回路と前記ランドとの接続を前記端子から前記予備端子へ切り替えるための端子切替手段と、
前記端子切替手段を外部から制御するための外部端子と、
を含む半導体装置
【請求項２】
内部回路を搭載するチップ上の端子を介して、前記内部回路を前記チップを積層するキャリア基板上のランドに接続した半導体装置であって、
前記ランドに接続された前記チップ上の予備端子と、
前記内部回路と前記ランドとの接続を前記端子から前記予備端子へ切り替えるための端子切替手段と、
前記端子切替手段を制御するための制御信号を保持する不揮発性メモリと、
を含む半導体装置
【請求項３】
内部回路を搭載する複数のチップが前記チップ上の第１の端子を介して互いに接続され、かつ前記チップ上の第２の端子を介して、前記内部回路の少なくとも１つを前記チップを積層するキャリア基板上のランドに接続した半導体装置において、
各チップを互いに接続する前記チップ上の予備端子と、
各チップ間の接続を前記第１の端子から前記予備端子へ切り替えるための端子切替手段と、
前記端子切替手段を外部から制御するための外部端子と、
を含む半導体装置。
【請求項４】
内部回路を搭載する複数のチップが前記チップ上の第１の端子を介して互いに接続され、かつ前記チップ上の第２の端子を介して、前記内部回路の少なくとも１つを前記チップを積層するキャリア基板上のランドに接続した半導体装置において、
各チップを互いに接続する前記チップ上の予備端子と、
各チップ間の接続を前記第１の端子から前記予備端子へ切り替えるための端子切替手段と、
前記端子切替手段を制御するための制御信号を保持する不揮発性メモリと、
を含む半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップとキャリア基板とを積層した半導体装置に関するもので、特に、不良デバイスを救済する技術に関するものである。
【背景技術】
【０００２】
近年、携帯電話、ビデオなどの小型軽量化、高機能化の要求が強まっており、これらの製品に使用される、半導体集積回路チップを搭載し、かつ半導体集積回路チップと同程度の大きさを有する小型パッケージが量産化されている。これらの半導体集積回路チップは基板上に配置された構造になっており、この構造の実装技術はシステムの多機能化やメモリの大容量化を図る技術として期待されている。
【０００３】
図４は、従来の半導体装置の構成を示す図である。一例として、２個のチップを収納した半導体装置を示す。半導体装置４００は、主に、チップ３１、３２を支え、実装に必要なランド３６を形成し、更にチップ３１、３２からの信号をランド３６に出力するための配線が施されたキャリア基板３３、キャリア基板３３上に形成された配線パターン３４、チップ３１，３２とキャリア基板３３を接続するためのワイヤ３５、などで構成される。また、チップ３１及び３２は、それぞれ内部回路３７及び３８を含む。チップ３１、または３２において、内部回路３７、３８の信号線は、ワイヤ３５、配線パターン３４を経由してランド３６から入出力される。
【０００４】
従来の構成では半導体装置組立時のワイヤの接続によって生じる不良デバイスが課題としてあるが、チップ上に配置される端子数の増加やデバイスの集積化、小型化が進めば、ワイヤの組立不良の発生率が上昇し、組立不良の生じるデバイスがさらに増えることになる。また、組立不良の生じたワイヤを有するデバイスの部分的な修正や除去が行えないため、ワイヤの組立不良が生じると製品歩留まりは低下する。
【０００５】
そのため、例えば、不良の発生したワイヤを切断し、そのワイヤに接続されているデバイス部分を無効にすることで、残りのデバイスを活用する半導体構造などが従来提案されている(例えば、特許文献１参照)。
【特許文献１】特開平８−２７９５８７号公報（第５頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の半導体構造は、ワイヤの組立不良を含むデバイスを無効として正常なデバイスのみを活用するものである。従って製品が不良品として廃棄される確率は減少するが、ワイヤの組立不良の低減に寄与するものではないため、完全な製品としての歩留まりは改善されず、コスト損失が大きいという課題があった。また、チップ上の端子数が増加すれば、配線の組立不良の発生率が上昇するため、コスト損失が大きくなる。
【０００７】
そこで本発明は上記従来の課題に鑑みてなされたものであって、チップをキャリア基板上に配置した半導体装置において、配線の組立不良による不良デバイスを救済することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明における半導体装置は、内部回路を搭載するチップ上の端子を介して、前記内部回路を前記チップを積層するキャリア基板上のランドに接続した半導体装置であって、前記ランドに接続された前記チップ上の予備端子と、前記内部回路と前記ランドとの接続を前記端子から前記予備端子へ切り替えるための端子切替手段と、前記端子切替手段を外部から制御するための外部端子、または、前記端子切替手段を制御するための制御信号を保持する不揮発性メモリとを含むことを特徴とする。
【０００９】
この構成により、内部回路とランドとの組立不良が判明した場合、内部回路とランドとの接続を端子から予備端子へ外部からの制御により、または、制御信号を保持する不揮発性メモリの制御により切り替えることで、内部回路とキャリア基板との配線の組立不良を救済することができる。外部からの制御により切り替えることでチップ上に配置する回路規模を小さくすることができ、また不揮発性メモリの制御により切り替えることで組立不良の有無による実装基板上の固定変更を不要にできる。さらに、組立不良である配線に接続されたチップを無効とすることなく活用することができ、コスト損失が軽減できる。
【００１０】
また、本発明の半導体装置は、内部回路を搭載する複数のチップが前記チップ上の第１の端子を介して互いに接続され、かつ前記チップ上の第２の端子を介して、前記内部回路の少なくとも１つを前記チップを積層するキャリア基板上のランドに接続した半導体装置において、各チップを互いに接続する前記チップ上の予備端子と、各チップ間の接続を前記第１の端子から前記予備端子へ切り替えるための端子切替手段と、前記端子切替手段を外部から制御するための外部端子、または、前記端子切替手段を制御するための制御信号を保持する不揮発性メモリとを含むことを特徴とする。
【００１１】
この構成により、各チップ間の組立不良が判明した場合、各チップ間の接続を端子から予備端子へ外部からの制御により、または、制御信号を保持する不揮発性メモリの制御により切り替えることで、各チップ間の組立工程における配線の組立不良を救済することができる。外部からの制御により切り替えることでチップ上に配置する回路規模を小さくすることができ、また不揮発性メモリの制御により切り替えることで組立不良の有無による実装基板上の固定変更を不要にできる。さらに、組立不良の配線に接続されたチップを無効とすることなく活用することができ、コスト損失が軽減できる。
【発明の効果】
【００１２】
本発明の半導体装置によれば、内部回路とランドとの組立不良が判明した場合、内部回路とランドとの接続を端子から予備端子へ切り替えることで、内部回路とキャリア基板との配線における組立不良を救済することができる。また、組立不良である配線に接続されたチップを無効とすることなく活用することができ、コスト損失が軽減できる。
【００１３】
また本発明の半導体装置によれば、各チップ間の組立不良が判明した場合、各チップ間の接続を端子から予備端子へ切り替えることで、各チップ間の配線における組立不良を救済することができる。また、組立不良である配線に接続されたチップを無効とすることなく活用することができ、コスト損失が軽減できる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の半導体装置について図面を参照しながら説明する。
【実施例１】
【００１５】
図１は、本発明の実施例１における半導体装置の構成を示す図である。半導体装置１００は、主に、チップ１、２を支え、実装に必要なランド６を形成し、更にチップ１、２からの信号をランド６に出力するための配線が施されたキャリア基板３、キャリア基板３上に形成された配線パターン４、チップ１、２とキャリア基板３を接続するワイヤ５、などで構成される。また、チップ１及びチップ２は、それぞれ内部回路７及び内部回路８を含み、さらに内部回路７及び内部回路８に接続する端子切替回路９及び端子切替回路１０を備える。
【００１６】
また、チップ１には、端子切替回路９を外部から制御するための制御用外部端子１１、通常使用する端子１２、端子１２の組立不良の場合に使用する予備端子１３が形成されている。同様に、チップ２には、端子切替回路１０を外部から制御するための制御用外部端子１４、通常使用する端子１５、端子１５の組立不良の場合に使用する予備端子１６、が形成されている。
【００１７】
次に、以上のように構成された半導体装置１００の端子切り替え動作について説明する。
【００１８】
チップ１内にある端子切替回路９は、制御用外部端子１１の入力が“Ｈ”である時には予備端子１３をハイインピーダンスとし、“Ｌ”の場合には端子１２をハイインピーダンスにして予備端子１３から信号の入出力を行うように予め設定されている。同様に、チップ２内にある端子切替回路１０は、制御用外部端子１４の入力が“Ｈ”である時には予備端子１６をハイインピーダンスとし、“Ｌ”の場合には端子１５をハイインピーダンスにして予備端子１６から信号の入出力を行うように予め設定されている。
【００１９】
チップ１において、内部回路７とランド６との接続が正常である場合、制御用外部端子１１の入力をキャリア基板上で“Ｈ”に固定することにより、端子切替回路９は端子１２から信号の入出力を行うように切り替える。一方、端子１２に組立不良が生じていて、予備端子１３の接続が正常である場合、制御用外部端子１１の入力をキャリア基板上で“Ｌ”に固定することにより、予備端子１３からの信号の入出力を行うように切り替える。
【００２０】
また、チップ２において、内部回路７とランド６との接続が正常である場合、制御用外部端子１４の入力をキャリア基板上で“Ｈ”に固定することにより、端子切替回路１０は端子１５から信号の入出力を行うように切り替える。一方、端子１５に組立不良が生じていて、予備端子１６の接続が正常である場合、制御用外部端子１４の入力をキャリア基板上で“Ｌ”に固定することにより、予備端子１６からの信号の入出力を行うように切り替える。
【００２１】
以上のように、それぞれのチップの制御用外部端子への入力を変化させることにより、端子に組立不良が生じている場合は予備端子に切り替えて信号の入出力を行うことで、内部回路とキャリア基板との組立工程における配線の組立不良を救済することができる。
【実施例２】
【００２２】
図２は、本発明の実施例２における半導体装置の構成を示す図である。半導体装置２００は、主に、チップ１、２を支え、実装に必要なランド６を形成し、更にチップ１、２からの信号をランド６に出力するための配線が施されたキャリア基板３、キャリア基板３上に形成された配線パターン４、チップ１、２とキャリア基板３を接続するワイヤ５、などで構成される。また、チップ１及びチップ２は、それぞれ内部回路７及び内部回路８を含み、さらに内部回路７及び内部回路８に接続する端子切替回路９及び端子切替回路１０を備える。
【００２３】
また、チップ１には、端子切替回路９を制御するための制御信号を保持する不揮発性メモリ１７、通常使用する端子１２、端子１２の組立不良の場合に使用する予備端子１３、制御信号を不揮発性メモリ１７に書き込む制御用外部端子１１が形成されている。同様に、チップ２には、端子切替回路１０を制御するための制御信号を保持する不揮発性メモリ１８、通常使用する端子１５、端子１５の組立不良の場合に使用する予備端子１６、制御信号を不揮発性メモリ１８に書き込む制御用外部端子１４が形成されている。
【００２４】
次に、以上のように構成された半導体装置２００の端子切り替え動作について説明する。
【００２５】
チップ１において、検査時に、端子１２の内部回路とランド６との接続が正常である場合は予備端子１３をハイインピーダンスにし、不良である場合は端子１２をハイインピーダンスにするという制御信号を、制御用外部端子１１から不揮発性メモリ１７に書き込む。同様に、チップ２において、検査時に、端子１５の内部回路とランド６との接続が正常である場合は予備端子１６の端子をハイインピーダンスにし、不良である場合は端子１５の端子をハイインピーダンスにするという制御信号を、制御用外部端子１４から不揮発性メモリ１８に書き込む。
【００２６】
チップ１において、内部回路７とランド６との接続が正常である場合、不揮発性メモリ１７の制御信号に基づいて端子切替回路９は端子１２から信号の入出力を行うように切り替える。一方、端子１２に組立不良が生じており、予備端子１３の接続が正常である場合、不揮発性メモリ１７の制御信号に基づいて端子切替回路９は予備端子１３から信号の入出力を行うように切り替える。
【００２７】
また、チップ２において、内部回路８とランド６との接続が正常である場合、不揮発性メモリ１８の制御信号に基づいて端子切替回路１０は端子１５から信号の入出力を行うように切り替える。一方、端子１５に組立不良が生じており、予備端子１６の接続が正常である場合、不揮発性メモリ１８の制御信号に基づいて端子切替回路１０は予備端子１６から信号の入出力を行うように切り替える。
【００２８】
以上のように、不揮発性メモリに格納された制御信号に基づいて、端子切替回路で端子を切り替えられるので、組立不良の有無による実装基板上の固定（“Ｈ”または“Ｌ”）の変更を不要とすることができる。また、端子に組立不良が生じている場合は予備端子に切り替えて信号の入出力を行うので、内部回路とキャリア基板との組立工程における配線の組立不良を無くすことができる。
【実施例３】
【００２９】
図３は、本発明の実施例３における半導体装置の構成を示す図である。半導体装置３００は、主に、チップ等１、２を支え、実装に必要なランド６を形成し、更にチップ１及びチップ２いずれかからの信号をランド６に出力するための配線が施されたキャリア基板３、キャリア基板３上に形成された配線パターン４、チップ１、チップ２を互いに接続するワイヤ５、などで構成される。また、チップ１及びチップ２は、それぞれ内部回路７及び内部回路８を含み、さらに内部回路７及び内部回路８に接続する端子切替回路９及び端子切替回路１０を備える。
【００３０】
また、チップ１には、通常使用する端子２０、端子２０の組立不良の場合に使用する予備端子２１、が形成され、チップ２には、端子切替回路１０を制御するための制御信号を保持する不揮発性メモリ１８、通常使用する端子２０、端子２０の組立不良の場合に使用する予備端子２１、制御信号を不揮発性メモリ１８に書き込む制御用外部端子１４が形成されている。また、チップ１及びチップ２の端子切替回路９及び端子切替回路１０の間には、不揮発性メモリ１８からの制御信号をチップ１及びチップ２の間で入出力するための制御用端子１９が形成されている。実施例１、２においてチップとキャリア基板を接続していたワイヤがチップ間を接続するワイヤに置換された構成となっている。
【００３１】
次に、以上のように構成された半導体装置３００の端子切り替え動作について説明する。
【００３２】
チップ１において、検査時に、端子２０のチップ１とチップ２の接続が正常である場合は予備端子２１をハイインピーダンスにし、不良である場合は端子２０をハイインピーダンスにするという制御信号を、制御用外部端子１４から不揮発性メモリ１８に書き込む。
【００３３】
チップ１において、チップ１とチップ２の接続が正常である場合、制御用端子１９を介して入力される不揮発性メモリ１８の制御信号に基づいて端子切替回路９は端子２０から信号の入出力を行うように切り替える。一方、端子２０に組立不良が生じており、予備端子２１の接続が正常である場合、制御用端子１９を介して入力される不揮発性メモリ１８の制御信号に基づいて端子切替回路９は予備端子２１から信号の入出力を行うように切り替える。
【００３４】
また、チップ２において、チップ１とチップ２との接続が正常である場合、不揮発性メモリ１８の制御信号に基づいて端子切替回路１０は端子２０から信号の入出力を行うように切り替える。一方、端子２０に組立不良が生じており、予備端子２１の接続が正常である場合、不揮発性メモリ１８の制御信号に基づいて端子切替回路１０は予備端子２１から信号の入出力を行うように切り替える。
【００３５】
尚、図示を省略したが、チップ２の内部回路８とキャリア基板３との接続に関しても、端子の組立不良の場合に使用する予備端子を設けてよいことは言うまでもない。この予備端子への切り替えは端子切替回路１０で行う。
【００３６】
以上のように、不揮発性メモリに保持された制御信号に基づいて、チップ間の接続においても、端子切替回路で端子を切り替えられるので、組立不良の有無による実装基板上の固定（“Ｈ”または“Ｌ”）の変更を不要とすることができる。また、端子に組立不良が生じている場合は予備端子に切り替えて信号の入出力を行うので、チップ間の組立工程における配線の組立不良を無くすことができる。
【００３７】
尚、上記の実施例では、２つのチップを積層した半導体装置を例に説明したが、３つ以上のチップを積層した半導体装置についても本発明の組立不良救済回路が適用可能であり、同様の効果が期待できることは言うまでもない。
【００３８】
また、上記の実施例では、説明の便宜上、半導体装置のそれぞれのチップに予備端子を１つ設ける例について説明したが、チップ上にある多数の端子に対して所定の割合で予備端子を複数設けることが好ましい。その際、上記所定の割合は、半導体装置の組立不良発生率や予備端子配設に関わるコストなどを勘案して決定すればよい。
【産業上の利用可能性】
【００３９】
本発明にかかる半導体装置は、内部回路とランドとの組立不良が判明した場合、内部回路とランドとの接続を端子から予備端子へ切り替えることで、内部回路とキャリア基板との配線における組立不良を救済することができ、また、組立不良である配線に接続されたチップを無効とすることなく活用することができる効果を有し、チップとキャリア基板とを積層した半導体装置に関するもので、特に、半導体装置の組立工程において、チップに接続された配線に不良が発生しても、製品としての使用を可能とする半導体装置として有用である。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施例１における半導体装置の構成を示す図である。
【図２】本発明の実施例２における半導体装置の構成を示す図である。
【図３】本発明の実施例３における半導体装置の構成を示す図である。
【図４】従来の半導体装置の構成を示す図である。
【符号の説明】
【００４１】
１、２  チップ
３  キャリア基板
４  配線パターン
５  ワイヤ
９、１０  端子切替回路
１１、１４  制御用外部端子
１２、１５、２０  端子
１３、１６、２１  予備端子
１７、１８  不揮発メモリ
１９  制御用端子
【図１】
2005093592.tif 000003
【図２】
2005093592.tif 000004
【図３】
2005093592.tif 000005
【図４】
2005093592.tif 000006