(57)【要約】【課題】  半導体メモリカードとメモリカード制御装置との間で認証行為が行なわれていることを、第三者から隠蔽する。【解決手段】  半導体メモリカード２５との間でデータの送受信を実行するホスト側メモリカードインターフェース３８と、半導体メモリカード２５を認証する認証情報をカード固有識別情報に対応づけて記憶する認証情報保持テーブル３９と、ホスト側メモリカードインターフェース３８が半導体メモリカードからのアクセスを検知した段階で、半導体メモリカード２５からカード固有識別情報を取得し、この取得したカード固有識別情報に対応する認識情報を認証情報保持テーブル３９から読み出し、認証情報に基づくコマンド発行手順を実行して通常コマンドを半導体メモリカード２５に出力するメモリカード制御部３７と、を備える。【選択図】      図１
2005266952.tif 000002
【特許請求の範囲】
【請求項１】
半導体メモリカードとの間でデータの送受信を実行するホスト側メモリカードインターフェースと、
前記半導体メモリカードを認証する認証情報をカード固有識別情報に対応づけて記憶する認証情報保持テーブルと、
前記ホスト側メモリカードインターフェースが前記半導体メモリカードからのアクセスを検知した段階で、前記半導体メモリカードからカード固有識別情報を取得し、この取得したカード固有識別情報に対応する認識情報を前記認証情報保持テーブルから読み出し、前記認証情報に基づくコマンド発行手順を実行して通常コマンドを前記半導体メモリカードに出力するメモリカード制御部と、
を備えることを特徴とするメモリカード制御装置。
【請求項２】
メモリカード制御装置との間でデータの送受信を実行するメモリカードインターフェースと、
カード固有識別情報記憶部、認証情報記憶部、及びユーザデータ記憶部を有するメモリ装置と、
前記メモリカードインターフェースと前記メモリ装置との間に設けられ、前記メモリカードインターフェースが前記メモリカード制御装置からのアクセスを検知した段階で、前記カード固有識別情報記憶部からカード固有識別情報を読み出し、前記メモリカード制御装置へ出力した後に、前記メモリカード制御装置から受信するコマンド発行手順が前記認証情報記憶部に記憶した認証情報に基づくコマンド発行手順と相違すると判定した場合は、前記ユーザデータ記憶部へのアクセスを禁止すると共に、ダミーデータを前記メモリカード制御装置へ出力するカードインターフェースコントローラと、
を備えることを特徴とする半導体メモリカード。
【請求項３】
通常コマンドを受信する受信レジスタと、
前記受信レジスタに接続され、前記通常コマンドのコマンド手順を管理するコマンド手順管理部と、
前記コマンド手順管理部が管理する前記通常コマンドのコマンド手順に基づいて認証処理をする認証情報管理部と、
前記認証情報管理部で認証不適合と判定された段階で、ダミーデータを生成し送出するメモリ装置制御部と、
を備えることを特徴とするカードインターフェースコントローラ。
【請求項４】
ホスト側メモリカードインターフェースが半導体メモリカードからのアクセスを検知するステップと、
メモリカード制御部がカード初期化処理を実行し、前記半導体メモリカードのメモリ装置からカード固有識別情報を取得するステップと、
前記メモリカード制御部が前記カード固有識別情報と認証情報保持テーブルに記憶した認証情報とを比較して確認する認証ステップと、
前記メモリカード制御部が前記認証ステップで前記カード固有識別情報に対応する認証情報を確認した場合は、前記認証情報保持テーブルから認証コマンドを読み出して認証コマンドを前記半導体メモリカードへ発行し、前記半導体メモリカードのメモリ装置からユーザデータを取得するステップと、
を含むことを特徴とする半導体メモリカードの認証方法。
【請求項５】
前記認証コマンドは、発行コマンドの種類別に対応する同一コマンドの連続発行数と所定の順序に並んだ異なるコマンドを含むことを特徴とする請求項４に記載の半導体メモリカードの認証方法。
【請求項６】
前記認証コマンドは、発行コマンドの種類別に対応するアドレス情報と所定の順序に並んだ異なるコマンドを含むことを特徴とする請求項４に記載の半導体メモリカードの認証方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリカード制御装置、半導体メモリカード、カードインターフェースコントローラ、及び半導体メモリカードの認証方法に関し、特に、ユーザデータを記憶する半導体メモリカードの秘匿性を高める技術に関する。
【背景技術】
【０００２】
従来のレコーダは、ＣＰＵと、ＣＰＵバスで接続されたセキュリティブロックと、操作ボタンと、表示デバイスとを有し、セキュリティブロックが、ＤＥＳ(Data Encryption Standard)の暗号化回路を含み、操作ボタンからのユーザの操作に応じて発生した録音指令、再生指令等のデータがバスを介してＣＰＵに与えられるように構成していた。
【０００３】
メモリカードは、フラッシュメモリ（不揮発性メモリ）、ＤＥＳの暗号化回路を含むセキュリティブロック、通信用インターフェース、レジスタが１チップ上にＩＣ化されたもので、メモリカードが、レコーダに対して着脱自在とされ、暗号化機能を有しないメモリカードをもレコーダが使用することが可能な技術が提案されている（特許文献１参照。）。
【特許文献１】特開平２００１−７７８０５号公報（段落番号００２１、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、半導体メモリカードとメモリカード制御装置との間でパスワードを送出するための特別な認証サイクルを発生させると、すぐに秘匿データを閲覧されることは無いものの、少なくとも認証行為を行なっていることを第三者が容易に判別できる。
【０００５】
半導体メモリカードの認証行為を行なっていることが知られることにより、第三者が認証方法とパスワードの解析を行ない秘匿データを閲覧する行為を誘発するという問題が存在する。
【０００６】
また秘匿データの保護に、認証方法やパスワード保護の他に、より一層解読を難解にする暗号認証技術を用いると、レコーダ内に大規模なセキュリティブロックを設けて複雑なアルゴリズムを実行するため、認証処理の高速化が困難であるという課題もある。
【０００７】
本発明は、上記課題を解決するために、半導体メモリカードとメモリカード制御装置との間で認証行為が行なわれていることを、第三者から隠蔽するメモリカード制御装置、半導体メモリカード、カードインターフェースコントローラ、及び半導体メモリカードの認証方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一形態は、半導体メモリカードとの間でデータの送受信を実行するホスト側メモリカードインターフェースと、半導体メモリカードを認証する認証情報をカード固有識別情報に対応づけて記憶する認証情報保持テーブルと、ホスト側メモリカードインターフェースが半導体メモリカードからのアクセスを検知した段階で、半導体メモリカードからカード固有識別情報を取得し、この取得したカード固有識別情報に対応する認識情報を認証情報保持テーブルから読み出し、認証情報に基づくコマンド発行手順を実行して通常コマンドを半導体メモリカードに出力するメモリカード制御部と、を備えるメモリカード制御装置であることを要旨とする。
【０００９】
本発明の一形態は、メモリカード制御装置との間でデータの送受信を実行するメモリカードインターフェースと、カード固有識別情報記憶部、認証情報記憶部、及びユーザデータ記憶部を有するメモリ装置と、メモリカードインターフェースとメモリ装置との間に設けられ、メモリカードインターフェースがメモリカード制御装置からのアクセスを検知した段階で、カード固有識別情報記憶部からカード固有識別情報を読み出し、メモリカード制御装置へ出力した後に、メモリカード制御装置から受信するコマンド発行手順が認証情報記憶部に記憶した認証情報に基づくコマンド発行手順と相違すると判定した場合は、ユーザデータ記憶部へのアクセスを禁止すると共に、ダミーデータをメモリカード制御装置へ出力するカードインターフェースコントローラと、を備える半導体メモリカードであることを要旨とする。
【００１０】
本発明の一形態は、通常コマンドを受信する受信レジスタと、受信レジスタに接続され、通常コマンドのコマンド手順を管理するコマンド手順管理部と、コマンド手順管理部が管理する通常コマンドのコマンド手順に基づいて認証処理をする認証情報管理部と、認証情報管理部で認証不適合と判定された段階で、ダミーデータを生成し送出するメモリ装置制御部と、を備えるカードインターフェースコントローラであることを要旨とする。
【００１１】
本発明の一形態は、ホスト側メモリカードインターフェースが半導体メモリカードからのアクセスを検知するステップと、メモリカード制御部がカード初期化処理を実行し、半導体メモリカードのメモリ装置からカード固有識別情報を取得するステップと、メモリカード制御部がカード固有識別情報と認証情報保持テーブルに記憶した認証情報とを比較して確認する認証ステップと、メモリカード制御部が認証ステップでカード固有識別情報に対応する認証情報を確認した場合は、認証情報保持テーブルから認証コマンドを読み出して認証コマンドを半導体メモリカードへ発行し、半導体メモリカードのメモリ装置からユーザデータを取得するステップと、を含む半導体メモリカードの認証方法であることを要旨とする。
【発明の効果】
【００１２】
本発明によれば、半導体メモリカードとメモリカード制御装置との間で認証行為が行なわれていることを、第三者から隠蔽するメモリカード制御装置、半導体メモリカード、カードインターフェースコントローラ、及び半導体メモリカードの認証方法を提供することができる。
【発明を実施するための最良の形態】
【００１３】
次に、図面を参照して、本発明の第１〜第２の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
【００１４】
また、以下に示す第１〜第２の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１５】
（第１の実施の形態）
図１に示すように、半導体メモリカード２５は、メモリカード制御装置３６との間でデータの送受信を実行するメモリカードインターフェース２７と、カード固有識別情報記憶部２８（図中、識別情報を「ＩＤ」と略記する）、認証情報記憶部２９、及びユーザデータ記憶部３０を有するメモリ装置１と、メモリカードインターフェース２７とメモリ装置１との間に設けられ、メモリカードインターフェース２７がメモリカード制御装置３６からのアクセスを検知した段階で、カード固有識別情報記憶部２８からカード固有識別情報に対応付けて記憶した識別情報を読み出し、メモリカード制御装置３６へ出力した後に、メモリカード制御装置３６から受信するコマンド発行手順が認証情報記憶部２９に記憶した認証情報に基づくコマンド発行手順と相違すると判定した場合は、ユーザデータ記憶部３０へのアクセスを禁止すると共に、ダミーデータをメモリカード制御装置３６へ出力するカードインターフェースコントローラ２６（図中、インターフェースを「Ｉ／Ｆ」と略記する）と、を備える。
【００１６】
ここで、「半導体メモリカード」とは、例えばコンピュータの外部メモリ装置、電気的消去可能読出専用メモリＥＥＰＲＯＭ、不揮発性メモリとしての半導体フラッシュメモリ、バッテリーバックアップをしたスタティクランダム読出書込メモリＳＲＡＭなどを搭載した板状態の記憶媒体を意味する。具体的には、所謂ＳＤカード、コンパクトフラッシュ（登録商標）カードなどが「半導体メモリカード」に含まれる。
【００１７】
メモリカード制御装置３６は、半導体メモリカード２５との間でデータの送受信を実行するホスト側メモリカードインターフェース３８と、半導体メモリカード２５を認証する認証情報を記憶する認証情報保持テーブル３９と、ホスト側メモリカードインターフェース３８が半導体メモリカード２５からのアクセスを検知した段階で、半導体メモリカード２５からカード固有識別情報を取得し、認証情報保持テーブル３９に記憶した認証情報と比較し、カード固有識別情報と認証情報とが一致した場合は、認証情報に基づくコマンド発行手順を実行して通常コマンドを半導体メモリカード２５に出力すると共に、半導体メモリカード２５に設けられたユーザデータ記憶部３０からユーザデータを読出すメモリカード制御部３７と、を備える。
【００１８】
ここで「通常コマンド」とは、復号処理を必要とする暗号化された特別な暗号コマンドと区別される一般的な平文コマンドが含まれる。例えば、ＳＤメモリカード規格の受信レジスタに記憶される１２８ビットのフィールドを有する命令を用いることができる。
【００１９】
半導体メモリカード２５とメモリカード制御装置３６との間のデータのアクセス手段は、カードソケットを通してカードの挿入操作による電気的接触で行うデータ送受信方式を用いることができる。
【００２０】
また、他のアクセス手段として、ホスト側メモリカードインターフェース３８から放射されたＦＭ変調の電波を半導体メモリカード２５が受信し、電波のエネルギーをコイルに蓄積してから、ＦＭ変調の電波がメモリカードインターフェース２７を経由して返信するデータ送受信方式などがアクセス手段に含まれる。
【００２１】
図２に示すように、カードインターフェースコントローラ２６は、メモリカードインターフェース２７から認証コマンドを受信する受信レジスタ８８と、受信レジスタ８８に接続され、認証コマンドのコマンド手順を管理するコマンド手順管理部９１と、メモリ装置１に記憶したユーザデータを読出される前に外部からのアクセスに対して認証処理をする認証情報管理部９２と、メモリ装置１とメモリカードインターフェース２７との間のデータの送受信を制御すると共に、認証情報管理部９２で認証不適合と判定された段階で、ダミーデータを生成しメモリカードインターフェース２７へ送出するメモリ装置制御部９０と、を備える。
【００２２】
カードインターフェースコントローラ２６は、単一の半導体基板に形成された集積回路で形成することができる。
【００２３】
図１及び図３のフローチャートを参照して、コマンド発行手順による認証処理を行なうメモリカード制御装置３６の動作を説明する。
【００２４】
（ａ）開始処理ステップ５０（以下、ステップを「ＳＴ」と略記する）でユーザは半導体メモリカード２５をホスト側メモリカードインターフェース３８に接近又は挿入させる。
【００２５】
（ｂ）メモリカード制御装置３６は、半導体メモリカード２５の接近又は挿入を検知するカードアクセス検知処理ＳＴ５１を実行し、半導体メモリカード２５内のカードインターフェースコントローラ２６を初期化し、カード固有識別情報をカード固有識別情報記憶部２８から取得する初期化及びカード固有識別情報取得処理ＳＴ５２を実行する。
【００２６】
なお、カード固有識別情報は、半導体メモリカード２５が対応するメモリカード規格に従って記憶した一般的な平文コマンド情報を用いているので、カード固有識別情報を取得する行為を解析しても、第三者は認証処理を行なっている事象を推測することが困難である。
【００２７】
（ｃ）引き続き、メモリカード制御装置３６は、半導体メモリカード２５から取得したカード固有識別情報に対応する認証情報が、認証情報保持テーブル３９内に存在するか認証情報の確認処理ＳＴ５３を実行する。カード固有識別情報が存在する場合（ＹＥＳ）は、認証情報としてのコマンド発行手順に従って通常コマンドの発行処理ＳＴ５４を実行する。
【００２８】
（ｄ）半導体メモリカード２５は、半導体メモリカード２５が認証情報記憶部２９に記憶した認証情報としてのコマンド発行手順に従った手順通りのコマンドを受信した後に、メモリカード制御部３７からのデータリードを受け付けてデータリード処理ＳＴ５５を実行し、メモリ装置１内のユーザデータ記憶部３０に記憶したユーザデータＩを出力する。
【００２９】
（ｅ）データリード処理ＳＴ５５は、一連のユーザデータＩを出力した後に終了処理ＳＴ５６で終了する。また、確認処理ＳＴ５３で対応する認証情報が無しと判定した場合（ＮＯ）も、終了処理に分岐して半導体メモリカード２５へのアクセスが拒否されるシーケンスを構成することができる。
【００３０】
図１及び図４のフローチャートを参照して、第１の実施形態に係る半導体メモリカード２５の動作について説明する。
【００３１】
認証機能を持たない通常のメモリカード制御装置が、第１の実施形態に係る認証機能を有する半導体メモリカード２５に対してアクセスを行なった処理シーケンスを図示したものである。
【００３２】
（ａ）通常のメモリカード制御装置は、コマンド発行手順を認証情報保持テーブル３９内に記憶していない。半導体メモリカード認証シーケンスは開始処理ＳＴ６０で開始し、半導体メモリカード２５をホスト側メモリカードインターフェース３８へ挿入しカードアクセス検知処理ＳＴ６１を実行した後に、カード初期化処理ＳＴ６２を実行する。
【００３３】
（ｂ）引き続き、メモリカード制御部３７は、データリード処理ＳＴ６４を実行し、ユーザデータ記憶部３０へのアクセスを試行する。
【００３４】
（ｄ）半導体メモリカード２５は、認証情報記憶部２９に記憶したコマンド発行手順に従った手順通りのコマンドをメモリカード制御装置３６から受信していないため、データリード処理ＳＴ６３を実行して、カードインターフェースコントローラ２６が生成するダミーデータを出力する。
【００３５】
この段階で、半導体メモリカード２５はエラーを表すような返信は一切行なわず、正常動作をしているようにダミーデータ(例えば、全ビット「１」の１６進数「ＦＦＦＦＦ」)をカードインターフェースコントローラ２６から連続して出力する。
【００３６】
（ｅ）メモリカード制御部３７は、データリード処理ＳＴ６４でダミーデータを取得し、半導体メモリカード２５内にユーザが必要とするコンテンツデータ（例えば、「ＭＰＥＧ３」、「ＪＰＥＧ」のような期待したフォーマットの情報）が書き込まれていないことを認識するが、認証処理を推定することが困難である。
【００３７】
すなわち、第三者がダミーデータを解析した場合、ダミーデータが一見して通常のアクセスに対するユーザデータＩとして認識することができるため、認証機能付きの半導体メモリカード２５であることを判別することが難しく、ユーザデータＩの秘匿性を高められるという利点がある。
【００３８】
（ｆ）半導体メモリカード認証シーケンスは、データリード処理ＳＴ６４が完了した段階で終了処理ＳＴ６５へ進みアクセス処理を完了させる。
【００３９】
このように、メモリカード制御部３７は、ホスト側メモリカードインターフェース３８が半導体メモリカード２５からのアクセスを検知した段階で、半導体メモリカード２５からカード固有識別情報を取得し、認証情報保持テーブル３９に記憶した認証情報と比較し認証情報を確認して認証処理を実行する。
【００４０】
また、メモリカード制御部３７は、カード固有識別情報と認証情報とが一致した場合は、認証情報に基づくコマンド発行手順を実行して通常コマンドを半導体メモリカード２５に出力すると共に、半導体メモリカード２５に設けられたユーザデータ記憶部３０からユーザデータを読出す。
【００４１】
メモリ装置１は、カード固有識別情報記憶部２８と、認証情報記憶部２９と、ユーザデータ記憶部３０とを有し、カード固有識別情報記憶部２８にカード固有識別情報を記憶させ、認証情報記憶部２９に認証情報に基づくコマンド発行手順を記憶させ、ユーザデータ記憶部３０にユーザが利用するコンテンツ（例えば、楽曲データ、電子ブックデータ、検査機器用のパラメータ）を記憶することができる。
【００４２】
半導体メモリカード２５は、メモリカード制御装置３６との間でメモリカードインターフェース２７を通してユーザデータＩの送受信を実行する際に、メモリカードインターフェース２７がメモリカード制御装置３６からのアクセスを検知した段階で、カード固有識別情報記憶部２８からカード固有識別情報を読み出し、メモリカード制御装置３６へ出力する。
【００４３】
また、半導体メモリカード２５は、通常コマンドを用いた認証動作を実行する。例えば、通常コマンド（例えば、メモリカード規格に記載されている認証行為に用いられる命令とは関係の無い一般的な平文コマンド）の発行手順を認証に用いることができる。
【００４４】
メモリカード制御装置３６は、図１に示すようにホスト機器３５（例えば、携帯情報端末ＰＤＡ、検査装置、パーソナルコンピュータ）の内部に組み込むことができ、ホスト機器３５に設けられた中央処理装置４０（以下、単に「ＣＰＵ」と略記する）に接続して、半導体メモリカード２５に記憶された圧縮コンテンツをメインメモリ４１に転送することができる。
【００４５】
ホスト機器３５は、ＣＰＵ４０で圧縮コンテンツを解凍しデータを伸張させインターフェース部４２を通して入出力部４３に再生若しくは表示させることができる。
【００４６】
ここで、入出力部４３は、ＣＰＵ４０からの各種情報を入出力する手段として、例えば、キーボード、マウスポインタ、テンキー、タッチパネルを入力手段として採用することができる。また、ディスプレイ装置や印刷装置を出力手段として採用することができる。
【００４７】
第１の実施形態では、入出力部４３をホスト機器３５の外部に設けるように図示したが、本発明は、この構成に限定するものではなく、ホスト機器３５と入出力部４３を一体として形成してもよいことは勿論である。
【００４８】
ホスト機器３５は、モデム４４を通してローカルエリアネットワーク４５（図中、単に「ＬＡＮ」と略記する）に接続し、インターネット４６を利用してコンテンツを外部のサーバからダウンロードし、メモリカード制御部３７を通して半導体メモリカード２５にダウンロードしたコンテンツを保存することができる。
【００４９】
またホスト機器３５は、通常コマンドの発行手順だけで認証処理を遂行するため、認証処理を行なうにあたり、市場に出荷された後のメモリカード制御装置３６にインターネット４６を経由してメーカがサポートするサーバからカード固有識別情報とカード固有識別情報対応のコマンド発行手順データをダウンロードさせて、認証処理を再構成させることができる。
【００５０】
図２及び図３のフローチャートを参照して、カードインターフェースコントローラ２６の動作を説明する。
【００５１】
（ａ）カードインターフェースコントローラ２６は、半導体メモリカード２５からのアクセスを検知する（ＳＴ５１）。
【００５２】
（ｂ）メモリカード制御部３７は、カードインターフェースコントローラ２６内部の受信レジスタ８８及び制御部８９をリセットし、レジスタの内容を「０」に書きかえ、カード固有識別情報記憶部２８からメモリカードインターフェース２７を通してカード固有識別情報を取得する（ＳＴ５２）。
【００５３】
（ｃ）カードインターフェースコントローラ２６は、メモリカードインターフェース２７を通して、認証情報保持テーブル３９から読出された認証コマンドを連続受信し、認証情報記憶部２９に一時記憶させる。
【００５４】
カードインターフェースコントローラ２６は、認証情報記憶部２９に記憶した認証コマンドを時系列に読み出し、認証情報記憶部２９に一時記憶した発行コマンドと比較しながら、認証コマンドの一致をすべて確認した場合は、メモリ装置１に設けたユーザデータ記憶部３０からユーザデータを取得させるように半導体メモリカード２５を動作させる（ＳＴ５３）。
【００５５】
このように、複雑な暗号化回路を用いないで、半導体メモリカード２５とメモリカード制御装置３６の間で認証処理を実行するカードインターフェースコントローラ２６は、従来の暗号方式の半導体メモリカード認証手段に比して回路規模が小さくすることができ、第三者からの認証処理を解析され難いという利点も有する。
【００５６】
図５に示すように、メモリ装置１は、例えば、それぞれ独立して電荷蓄積状態が制御される電荷蓄積層を有する複数のメモリセルトランジスタを列方向及び行方向にセルアレイ状に配置したメモリセルアレイを備えるＮＡＮＤ型フラッシュメモリで例示したものである。
【００５７】
ＮＡＮＤ型フラッシュメモリは、単一の半導体チップ上に半導体集積回路として構成し、入出力端子２１ａ〜２１ｅを通してメモリセル２記憶したユーザデータとしての入出力データＨを入出力する。
【００５８】
但し、本発明は、ＮＡＮＤ型フラッシュメモリに限定されず、他のダイナミックランダムアクセスメモリ（ＤＲＡＭ）や、スタティクＲＡＭや、読出専用メモリ（ＲＯＭ）のような複数のメモリブロックを有するメモリ装置１にも適用できることは勿論である。
【００５９】
メモリ装置１は、例えば、トランジスタによって構成されたメモリセルがマトリクス状に配置され、６個のメモリブロック（ブロック−Ａ〜ブロック−Ｅ、及び冗長ブロック−ＲＤ）で構成されたメモリセル２を備える。
【００６０】
メモリ装置１は、外部からアドレス信号５を受信するアドレスバッファ６と、このアドレスバッファ６に接続したロウ・デコーダ３及びカラム・デコーダ４と、を備える。
【００６１】
また、メモリセル２は、メモリブロック２ａ、メモリブロック２ｂ、メモリブロック２ｃ、メモリブロック２ｄ、メモリブロック２ｅ、冗長メモリブロック２ｒｄを有し、ロウ及びカラムのアドレス信号５で指定した複数のメモリブロックからデータを出力するセレクタ制御回路１０に接続されている。
【００６２】
さらに、メモリセル２とセレクタ制御回路１０との間に、カラム・デコーダ４に接続されたカラム・セレクタ７を設けられている。また、カラム・セレクタ７とセレクタ制御回路１０との間に、ライトラッチＷＬ８と、センスアンプＳＡ９が配置されている。
【００６３】
セレクタ制御回路１０は、フューズを溶断し不良メモリ素子が存在するメモリブロックの何れか１つを他のメモリブロックで代替するように、セレクタ制御回路１０を再構成するフューズ溶断方式の冗長回路１７に接続されている。
【００６４】
セレクタ制御回路１０には、フリップフロップ（Ｆ／Ｆ）とアドレスデコーダ（ＤＥＣ）で構成し、溶断したフューズの出力信号をフリップフロップに保持し、アドレスデコーダを通してセレクタ制御回路１０へ出力信号を出力する。
【００６５】
冗長回路１７は、クロック入力端子１９から供給される所定周期のクロックＣＬＫをバッファ１８を通して受信して動作する。
【００６６】
セレクタ制御回路１０は、入出力データＨをバッファ１３経由で入出力データ端子２１ａ、入出力データ端子２１ｂ、入出力データ端子２１ｃ、入出力データ端子２１ｄ、入出力データ端子２１ｅから入出力する。
【００６７】
第１の実施形態では、入出力データ端子を５本備えるメモリ装置１を例示したが、本発明は５本の入出力データ端子に限定するものではなく、８ビットパラレル入出力のメモリ装置であれば、８本の入出力端子を設ければよく、パリティビットを追加した９本の入出力端子を設けてもよい。
【００６８】
制御信号端子２０は、メモリ制御信号（例えば、チップイネーブルＣＥ、アウトプットイネーブルＯＥ、ライトイネーブルＷＥの反転論理信号）を外部から受信し、バッファ１２を経由してコマンドデコーダ１１に供給する。このコマンドデコーダ１１は、メモリ装置１全体を制御する制御信号Ｇを出力する。
【００６９】
さらに、メモリ装置１は、電源回路１６を備え、この電源回路１６に接続した電源端子１４から高位電源Ｖｃｃを供給し、同様に、グランド端子１５から低位電源ＧＮＤを供給している。電源回路１６は、メモリ装置１全体に電源を供給し、冗長回路１７、メモリセル２を動作させている。
【００７０】
図５のブロック図を参照して、メモリ装置１の動作について説明する。メモリ装置１は、例えば、ブロック−Ａ〜ブロック−Ｅの５個のメモリブロックに対して夫々１ビットのデータを同時に書込み、また同時に読出すことができるように構成されている。
【００７１】
また、アドレスバッファ６は、外部からアドレス信号５を取り込んで保持し、アドレス信号をデコードするロウ・デコーダ３が、取り込まれたアドレス信号に基づいてロウデコード信号Ａをメモリセル２へ出力する。また、カラム・デコーダ４が取り込まれたアドレス信号５に基づいてカラムデコード信号Ｂを生成する。
【００７２】
カラム・セレクタ７は、カラム・デコーダ４からカラムデコード信号Ｂを受け取り、カラム選択信号Ｃをメモリセル２へ出力し、メモリセル２内の６つのメモリブロック２ａ〜２ｒｄを同時に選択することができる。
【００７３】
セレクタ制御回路１０は、カラム・セレクタ７が選択した６つのメモリブロックの中から５つのメモリブロック２ａ〜２ｅを選択するように、冗長回路１７から出力される冗長選択信号Ｄによりアクセス制御されている。
【００７４】
センスアンプＳＡ９は、カラム・セレクタ７が選択したメモリセル２内の５つのメモリブロック２ａ〜２ｅのデータ入出力サイクルで動作し、ライトラッチＷＬ８はデータの書込コントロールバッファとして動作する。
【００７５】
メモリ装置１は、５個の入出力データ端子２１ａ〜２１ｅを有し、５ビットのデータ並列入出力動作ができる。また、データの読み出しと書込みは各メモリブロックに１ビット単位で、メモリセル２に対してすべてのメモリブロック同時読み出し又は書込みを行なうように構成されている。
【００７６】
メモリ装置１は、メモリブロック２ａに隣接して予備の冗長メモリブロック２ｒｄを設けていると共に、冗長回路１７がメモリブロック２ａ〜２ｅ内に不良メモリ素子アドレスをデコード（ＤＥＣ）して不良メモリ素子アドレスを検知する。
【００７７】
冗長回路１７は、不良メモリ素子アドレスがアドレスバッファに入力された段階で、メモリセル２内のメモリブロック２ａ〜２ｅの何れか１つのメモリブロックに替えて、冗長メモリブロック２ｒｄを選択する信号を生成する。
【００７８】
冗長回路１７のプログラミングは、メモリ装置１の製造中にメモリブロック２ａ〜２ｅ内の何れか１つのメモリブロックでメモリ素子に欠陥があれば、そのメモリブロックに関連したヒューズ論理回路のフューズをレーザで溶断しプログラムする。典型的には、ウエハ試験工程でレーザ溶断プログラムを実施する。
【００７９】
メモリ装置１は、最終製品内で動作している段階では、欠陥メモリブロックをマップ・アウトし且つ冗長メモリブロック２ｒｄをマップ・インするようにメモリブロックの選択を再構成している。
【００８０】
（第２の実施の形態）
図６に示すように、本発明の第２の実施形態に係るメモリカード制御装置３６は、半導体メモリカードとしてのエスディカード６８（以下、単に「ＳＤカード」と略記する）との間でデータの送受信を実行するホスト側メモリカードインターフェース３８（図中、「Ｉ／Ｆ」と略記する）と、エスディカード６８を認証する認証情報を記憶する認証情報保持テーブル３９と、ホスト側メモリカードインターフェース３８がエスディカード６８からのアクセスを検知した段階で、エスディカード６８からカード固有識別情報を取得し、認証情報保持テーブル３９に記憶した認証情報と比較し、カード固有識別情報と認証情報とが一致した場合は、認証情報に基づくコマンド発行手順を実行して通常コマンドをエスディカード６８に出力すると共に、エスディカード６８に設けられたユーザデータ記憶部３０（図１参照）からユーザデータを読出すメモリカード制御部３７と、を備える。
【００８１】
エスディカード６８とメモリカード制御装置３６との間のデータのアクセス手段は、ＳＤカード読書装置７０のカード挿入口６９へエスディカード６８を挿入し電気的接触で行うデータ送受信方式を用いることができる。
【００８２】
図６及び図７のフローチャートを参照して、ＳＤカード６８の動作について説明する。
【００８３】
（ａ）半導体メモリカード認証シーケンスは、ＳＤカード６８がカード挿入口６９にカード挿入された段階で開始処理ＳＴ７１を実行する。
【００８４】
（ｂ）半導体メモリカード認証シーケンスは、コマンド発行処理ＳＴ７２へ進み、メモリカード制御装置３６から、発行コマンドを手順「１」〜「７」の順に、認証に用いる通常コマンドの発行手順を遂行する。
【００８５】
（ｃ）メモリカード制御装置３６は、認証情報保持テーブル３９からコマンド発行手順を読み出して、発行コマンドとしてのＳＤコマンド７８の中からカードステータスを得る「標準カード読込ＣＭＤ１３」を手順「１」で５回連続してＳＤカード６８へ送信する。手順「２」で「ＳＤ標準読取ＡＣＭＤ１３」を１回だけＳＤカード６８へ送信する。
【００８６】
同様に、メモリカード制御装置３６は、手順「３」で「標準カード読取ＣＭＤ１３」を７回連続してＳＤカード６８へ送信する。手順「４」で「バス幅決定ＡＣＭＤ６」を１回だけＳＤカード６８へ送信する。手順「５」で「標準カード読取ＣＭＤ１３」を４回連続してＳＤカード６８へ送信する。
【００８７】
同様に、メモリカード制御装置３６は、手順「６」で「ブロックレンＣＭＤ１６」を１回だけＳＤカード６８へ送信する。手順「７」で「標準カード読取ＣＭＤ１３」を７回連続してＳＤカード６８へ送信し、コマンド発行処理ＳＴ７２を完了させ、認証処理ＳＴ７３へ移行する。
【００８８】
コマンド発行処理ＳＴ７２に用いた手順「２」、「４」、「６」は、ＳＤカード６８を使用する際に通常発行するコマンドである。この手順「２」、「４」、「６」前後のカードステータスを繰り返して取得する行為は一般的であり、この回数が認証行為であることを第三者に推測させることは難しい。
【００８９】
（ｄ）認証処理ＳＴ７３では、カードインターフェースコントローラ２６が、ＳＤカード６８内部に設けた認証情報記憶部に記憶しているコマンド発行手順とメモリカード制御装置３６から受信したコマンド発行手順とを比較し、相違すると判定（ＮＯ）した場合は、ダミーデータ送信処理ＳＴ７９へ分岐させる。
【００９０】
（ｅ）ダミーデータ送信処理ＳＴ７９は、カードインターフェースコントローラ２６がメモリカード制御装置３６からＳＤカード６８内部に設けたユーザデータ記憶部へのアクセスを禁止すると共に、ダミーデータをメモリカード制御装置３６へ出力し、終了処理ＳＴ７６へ移行して処理を終了する。
【００９１】
（ｆ）一方、カードインターフェースコントローラ２６は、認証情報記憶部に記憶しているコマンド発行手順とメモリカード制御装置３６から受信したコマンド発行手順とを比較し、一致すると判定（ＹＥＳ）した場合は、認証成功処理ＳＴ７４へ進み、カードインターフェースコントローラ２６を通してメモリカード制御装置３６からユーザデータ記憶部３０へのアクセスを許可し、ユーザデータ読取処理ＳＴ７５へ移行する。
【００９２】
ＳＤカード６８は、カードインターフェースコントローラ２６による認証処理を経てからユーザデータ読取処理ＳＴ７５でユーザデータをメモリカード制御装置３６に読取らせるように動作している。
【００９３】
このように、認証コマンドは、発行コマンドの種類別に対応する同一コマンドの連続発行数と所定の順序に並んだ異なるコマンドを備えるので、第三者から認証処理機能を解析されずに確実に半導体メモリカード認証シーケンスを処理することができるという利点がある。
【００９４】
図６及び図８のフローチャートを参照して、ＳＤカード６８の動作について説明する。
【００９５】
（ａ）半導体メモリカード認証シーケンスは、ＳＤカード６８がカード挿入口６９にカード挿入された段階で開始処理ＳＴ８０を実行する。
【００９６】
ＳＤカード６８は、特定アドレスのデータを読出すコマンドの組み合わせを認証手順として用いる点で図７に示した半導体メモリカード認証シーケンスと相違する。
【００９７】
（ｂ）メモリカード制御装置３６は、コマンド発行処理ＳＴ８１を実行し、発行コマンドを手順「１」〜「４」の順に、認証に用いる通常コマンドの発行手順を遂行する。
【００９８】
（ｃ）メモリカード制御装置３６は、認証情報保持テーブル３９からコマンド発行手順を読み出して、発行コマンドとしてのＳＤコマンド７８の中から特定アドレスのデータを読出す「シングルロック読取ＣＭＤ１７」を発行する。
【００９９】
メモリカード制御装置３６は、手順「１」で「特定アドレスＡ」をＳＤカード６８へ送信する。手順「２」で「特定アドレスＢ」をＳＤカード６８へ送信する。手順「３」で「特定アドレスＣ」をＳＤカード６８へ送信する。手順「４」で「特定アドレスＤ」をＳＤカード６８へ送信し、コマンド発行処理ＳＴ８１を終了させ、認証処理ＳＴ８２へ進む。
【０１００】
（ｄ）認証処理ＳＴ８２では、カードインターフェースコントローラ２６がＳＤカード６８内部に設けた認証情報記憶部に記憶しているコマンド発行手順とメモリカード制御装置３６から受信したコマンド発行手順とを比較し、相違すると判定（ＮＯ）した場合は、ダミーデータ送信処理ＳＴ８６へ分岐させる。
【０１０１】
カードインターフェースコントローラ２６は、ダミーデータ送信処理ＳＴ８６でメモリカード制御装置３６からＳＤカード３８内部に設けたユーザデータ記憶部へのアクセスを禁止すると共に、ダミーデータをメモリカード制御装置３６へ出力し、終了処理ＳＴ８５へ移行して処理を終了する。
【０１０２】
（ｅ）一方、カードインターフェースコントローラ２６は、認証情報記憶部に記憶しているコマンド発行手順とメモリカード制御装置３６から受信したコマンド発行手順とを比較し、一致すると判定（ＹＥＳ）した場合は、認証成功処理ＳＴ８３へ進み、カードインターフェースコントローラ２６を通してメモリカード制御装置３６からユーザデータ記憶部のアクセスを許可し、ユーザデータ読取処理ＳＴ８４へ移行する。
【０１０３】
ＳＤカード６８は、カードインターフェースコントローラ２６の認証処理を経てからユーザデータ読取処理ＳＴ８４でユーザデータをメモリカード制御装置３６に読取らせるように動作している。
【０１０４】
このように、ユーザデータとダミーデータが一致するアドレスを選択するだけで認証前後の出力データに差が生じないので、この半導体メモリカード認証シーケンスが認証行為であることを第三者に推測させることは難しいという利点がある。
【０１０５】
また、図７と図８の実施形態を組み合わせて、より認証解析の難しいコマンド発行手順を実施することもできることは勿論である。
【０１０６】
すなわち、ＳＤカード６８は、通常コマンドの発行手順を認証手段として用いて、第三者に認証行為を実行している事象を隠蔽し、特別なコマンド（例えば、暗号化された特殊なコマンド）を発行する必要が無いので、ＳＤカード６８を使用するメモリカード制御装置３６は暗号化回路を用いたメモリカード制御装置に比して簡略化した回路構成で半導体メモリカード認証シーケンスを実施することができる。
【０１０７】
例えば、コマンド発行回数のカウント処理の次に特定アドレスの発行処理を実施し、平文コマンドを用いて認証解析が難しい認証処理方法を提供することができる。
【０１０８】
以上のように、エスディカード６８は、ＳＤカード読書装置７０に設けられたカード挿入口６９にカード挿入された段階で、カードアクセス検知処理が開始される。
【０１０９】
ＳＤカード読書装置７０は、６４ＭＢのデータ記憶容量を有するＳＤカード６８から認証処理を経て、ユーザデータＩをホスト機器３５内に設けたメモリカード制御装置３６へ転送する。
【０１１０】
ＳＤカード６８は、規格に沿った認証処理に用いるカード固有識別情報として１２８ビット幅のカード識別（ＣＩＤ）情報を記憶している。例えば、図１に例示したカード固有識別情報記憶部２８と同等のカード固有識別情報記憶部に記憶するとよい。
【０１１１】
カード識別（ＣＩＤ）情報は、例えば、「８」ビットの製造者ＩＤ、「１６」ビットのＯＥＭ／アプリケーションＩＤ、「４０」ビットの製品名コード、「８」ビットの製品改訂版コード、「３２」ビットの製品製造番号コード、「４」ビットの予約フィールド、「１２」ビットの製造年月日コード、「７」ビットのＣＲＣ７チェックサム、「１」ビットの常に論理「１」で使用不能のフィールドにより１２８ビット幅のカード識別（ＣＩＤ）情報を構成している。
【０１１２】
第２の実施形態では、例えば、カード識別（ＣＩＤ）情報の中の「３２」ビットの製品製造番号コードにカード固有識別情報を書込み、ＳＤカード６８とメモリカード制御装置３６との間で認証処理を遂行するとよい。ただし、本発明は、「３２」ビットの製品製造番号コードに限定されず他のコード又はフィールドを用いてもよいことは勿論である。
【０１１３】
（その他の実施の形態）
上記のように、本発明は第１及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【０１１４】
既に述べた第１及び第２の実施の形態の説明においては、ＮＡＮＤ型フラッシュメモリで例示したが、本発明は、ＮＡＮＤ型フラッシュメモリに限定されず、他のダイナミックランダムアクセスメモリ（ＤＲＡＭ）や、スタティクＲＡＭや、読出専用メモリ（ＲＯＭ）のような複数のメモリブロックを有するメモリ装置１にも適用できる。
【０１１５】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【０１１６】
【図１】本発明の第１の実施の形態に係る半導体メモリカードとメモリカード制御装置のブロック図。
【図２】本発明の第１の実施の形態に用いるカードインターフェースコントローラのブロック図。
【図３】本発明の第１の実施の形態に係るメモリカード制御装置の動作を示すフローチャート。
【図４】本発明の第１の実施の形態に係るメモリカード制御装置の動作を示すフローチャート。
【図５】本発明の第１の実施の形態に用いる半導体メモリ装置のブロック図。
【図６】本発明の第２の実施の形態に係る半導体メモリカードとメモリカード制御装置の模式的なブロック図。
【図７】本発明の第２の実施の形態に係るメモリカード制御装置の動作を示すフローチャート。
【図８】本発明の第２の実施の形態に係るメモリカード制御装置の動作を示すフローチャート。
【符号の説明】
【０１１７】
１…メモリ装置
２…メモリセル
２５…半導体メモリカード
２６…カードインターフェースコントローラ
２７…メモリカードインターフェース
２８…カード固有識別情報記憶部
２９…認証情報記憶部
３０…ユーザデータ記憶部
３５…ホスト機器
３６…メモリカード制御装置
３７…メモリカード制御部
３８…ホスト側メモリカードインターフェース
３９…認証情報保持テーブル
４０…中央処理装置
４０…ＣＰＵ
４１…メインメモリ
４２…インターフェース部
４３…入出力部
４４…モデム
４５…ＬＡＮ
４６…インターネット
６８…エスディカード
６８…ＳＤカード
７０…ＳＤカード読書装置
８８…受信レジスタ
８９…制御部
９０…メモリ装置制御部
９１…コマンド手順管理部
９２…認証情報管理部
【図１】
2005266952.tif 000003
【図２】
2005266952.tif 000004
【図３】
2005266952.tif 000005
【図４】
2005266952.tif 000006
【図５】
2005266952.tif 000007
【図６】
2005266952.tif 000008
【図７】
2005266952.tif 000009
【図８】
2005266952.tif 000010