(57)【要約】【課題】電気的な測定手法により容易に接続孔の加工寸法を高精度に評価することができる半導体装置の加工寸法測定用素子を提供する。【解決手段】絶縁層５に形成された接続孔７ａ，７ａと接続孔７ａ，７ａの上層及び下層に形成された測定用上層導電膜３ａ，３ａ及び測定用下層導電膜１１ａ，１１ａをもち、接続孔７ａ，７ａが電気的に絶縁されて近傍に配置されている測定用素子対と、測定用上層導電膜３ａ，３ａ及び測定用下層導電膜１１ａ，１１ａと同じ構成をもつ参照用上層導電膜１７ａ，１７ａ及び参照用下層導電膜２３ａ，２３ａからなる参照用素子対を備えている。【選択図】図１
2005093500.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層に形成された接続孔と前記接続孔の上層及び下層に形成された測定用上層導電膜及び測定用下層導電膜からなる素子を２組もち、互いの前記接続孔、前記測定用上層導電膜及び測定用下層導電膜が電気的に絶縁されて近傍に配置されている測定用素子対と、
前記測定用上層導電膜及び前記測定用下層導電膜と同じ構成の二組の参照用上層導電膜及び参照用下層導電膜をもつ参照用素子対を備えている加工寸法測定評価素子。
【請求項２】
前記測定用素子対と同様の構成の第２接続孔、第２導電材料、第２測定用上層導電膜及び第２測定用下層導電膜をもち、前記第２接続孔間の距離が前記測定用素子対の前記接続孔間の距離とは異なっている第２測定用素子対をさらに備えている請求項１に記載の加工寸法測定評価素子。
【請求項３】
前記第２測定用上層導電膜及び前記第２測定用下層導電膜は、前記測定用上層導電膜及び前記測定用下層導電膜と同じ構成をもつ請求項２に記載の加工寸法測定評価素子。
【請求項４】
前記第２測定用上層導電膜及び前記第２測定用下層導電膜は、前記測定用上層導電膜及び前記測定用下層導電膜とは構成が異なっており、
前記第２測定用上層導電膜及び前記第２測定用下層導電膜と同じ構成の二組の第２参照用上層導電膜及び第２参照用下層導電膜をもつ第２参照用素子対をさらに備えている請求項２に記載の加工寸法測定評価素子。
【請求項５】
前記測定用上層導電膜及び測定用下層導電膜並びに前記参照用上層導電膜及び参照用下層導電膜は、同一基板上に形成された外部接続用導電膜パッド又は容量値測定回路に接続されている請求項１から４のいずれかに記載の加工寸法測定評価素子。
【請求項６】
絶縁層に形成された接続孔と前記接続孔の上層及び下層に形成された上層導電膜及び下層導電膜を備えた半導体装置において、
請求項１から５のいずれかに記載の加工寸法測定評価素子を備えていることを特徴とする半導体装置。
【請求項７】
請求項１に記載の加工寸法測定評価素子を用い、
前記測定用素子対における前記接続孔間、前記測定用上層導電膜間及び前記測定用下層導電膜間の合計の静電容量から前記参照用素子対における前記参照用上層導電膜間及び前記参照用下層導電膜間の合計の静電容量を差し引くことにより前記接続孔間の静電容量を測定し、前記接続孔間の静電容量に基づいて前記接続孔の加工寸法を評価する工程を含む半導体装置の製造方法。
【請求項８】
請求項２から４のいずれかに記載の加工寸法測定評価素子を用い、前記接続孔間の静電容量の測定に加えて、
前記第２測定用素子対における前記第２接続孔間、前記第２測定用上層導電膜間及び前記第２測定用下層導電膜間の合計の静電容量から前記参照用素子対における前記参照用上層導電膜間及び前記参照用下層導電膜間の合計の静電容量又は前記第２参照用素子対における前記第２参照用上層導電膜間及び前記第２参照用下層導電膜間の合計の静電容量を差し引くことにより前記第２接続孔間の静電容量も測定し、
前記接続孔間の静電容量及び前記第２接続孔間の静電容量に基づいて前記接続孔の加工寸法を評価する請求項７に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置における接続孔の加工寸法測定用素子並びにそれを備えた半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の製造工程においては、何層もの導電膜や絶縁膜を積層し、それぞれの膜をフォトリソグラフィー工程にてパターニングを行なう。その加工寸法は、より微細化が進み、加工寸法が０.１μｍ（マイクロメートル）以下のものが製造されようとしている。
しかし、加工精度が悪いと導電膜間の導通不良や短絡不良となり、半導体装置の不良を引き起こす。したがって、半導体装置の微細化に伴い、より微細加工パターンを形成するには、加工精度を上げると共に、その評価方法も重要となってきている。
【０００３】
従来、寸法測定は、ＳＥＭ（走査型電子顕微鏡）を用いる方法が一般的であるが、その方法では画像データを解析して寸法を求めなければならず、精度も悪く、スループットも非常に悪いという問題があった。
【０００４】
また、電気的に抵抗値を評価し、スループット及び測定精度を向上させる方法も考えられている。その場合、導電膜を用いた配線の加工寸法は、その配線抵抗を直接測定することで加工寸法の仕上がりを求めることが可能である。
しかし、接続孔の加工精度を測定する場合、接続孔に充填された導電材料の抵抗値を測定するには、接続孔の上下に導電膜を形成しなければならず、その導電膜の抵抗値及び上下の導電膜との接触抵抗を含む抵抗値を測定することになる。さらに、埋め込み形状による抵抗値変化の影響もあり、接続孔の加工寸法の変化量を抵抗値測定にて求めるには限界がある。
【０００５】
また、図５に示すように、絶縁膜６１に溝６３を形成し、溝６３に導電膜６５を埋め込み、埋め込まれた導電材料６５の抵抗値を測定することにより、接続孔の加工寸法を電気的に評価し、測定精度の向上を図る提案がなされている（例えば特許文献１参照。）。特許文献１では、埋め込まれた導電膜６５の抵抗値を測定することで、以下の関係より加工寸法の変動量ΔＤが求まるとしている。
ΔＤ＝（ｒ／（ｔ・Ｒ’））・Ｌ−Ｄ      （１）
ここで、ｒ：導電膜の抵抗率、ｔ：導電膜の厚さ、Ｌ：導電膜の長さ、Ｄ：導電膜幅の設計値、Ｒ’：抵抗の測定値である。
【特許文献１】特開平６−２４４２５８号公報
【非特許文献１】James C. Chen et al./ Conference on Microelectronics Test Structures, Vol 10, March 1997, 77-80
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１に開示された方法では、上記式（１）から明らかなように、導電膜厚ｔを別途求める必要があり、さらに、抵抗率ｒのバラツキが加工寸法の変動量ΔＤへ直接反映する関係となっており、測定誤差を大きくする要因となってしまう。
また、接続孔として実デバイス上で使用している絶縁膜のパターン形状は溝ではなくホール形状であり、絶縁膜加工時のローディング効果により、溝と接続孔の加工では、エッチングのメカニズムの違いから、接続孔の寸法を直接反映していない可能性がある等の問題があった。
【０００７】
そこで本発明は、電気的な測定手法により容易に接続孔の加工寸法を高精度に評価することができる加工寸法測定用素子並びにそれを備えた半導体装置及びその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
本発明にかかる半導体装置の加工寸法測定評価素子は、絶縁層に形成された接続孔と上記接続孔の上層及び下層に形成された測定用上層導電膜及び測定用下層導電膜からなる素子を２組もち、互いの接続孔が電気的に絶縁されて近傍に配置されている測定用素子対と、上記測定用上層導電膜及び上記測定用下層導電膜と同じ構成の二組の参照用上層導電膜及び参照用下層導電膜をもつ参照用素子対を備えているものである。ここで構成とは、配置、形状及び寸法をいう。
【０００９】
上記測定用素子対と同様の構成の第２接続孔、第２導電材料、第２測定用上層導電膜及び第２測定用下層導電膜をもち、上記第２接続孔間の距離が上記測定用素子対の上記接続孔間の距離とは異なっている第２測定用素子対をさらに備えているようにしてもよい。
【００１０】
さらに、上記第２測定用上層導電膜及び上記第２測定用下層導電膜は、上記測定用上層導電膜及び上記測定用下層導電膜と同じ構成をもつようにしてもよい。
【００１１】
また、上記第２測定用上層導電膜及び上記第２測定用下層導電膜について上記測定用上層導電膜及び上記測定用下層導電膜とは構成が異なっている場合、上記第２測定用上層導電膜及び上記第２測定用下層導電膜と同じ構成の二組の第２参照用上層導電膜及び第２参照用下層導電膜をもつ第２参照用素子対をさらに備えているようにしてもよい。
【００１２】
さらに、上記測定用上層導電膜及び測定用下層導電膜並びに上記参照用上層導電膜及び参照用下層導電膜は、同一基板上に形成された外部接続用導電膜パッド又は容量値測定回路に接続されているようにしてもよい。
【００１３】
本発明の半導体装置は、絶縁層に形成された接続孔と上記接続孔の上層及び下層に形成された上層導電膜及び下層導電膜を備えた半導体装置であって、本発明の加工寸法測定評価素子を備えている。
【００１４】
本発明の半導体装置の製造方法は、請求項１に記載の加工寸法測定評価素子を用い、上記測定用素子対における上記接続孔間、上記測定用上層導電膜間及び上記測定用下層導電膜間の合計の静電容量から上記参照用素子対における上記参照用上層導電膜間及び上記参照用下層導電膜間の合計の静電容量を差し引くことにより上記接続孔間の静電容量を測定し、上記接続孔間の静電容量に基づいて上記接続孔の加工寸法を評価する工程を含む。
【００１５】
さらに、請求項２から４のいずれかに記載の加工寸法測定評価素子を用いる場合は、上記接続孔間の静電容量の測定に加えて、上記第２測定用素子対における上記第２接続孔間、上記第２測定用上層導電膜間及び上記第２測定用下層導電膜間の合計の静電容量から上記参照用素子対における上記参照用上層導電膜間及び上記参照用下層導電膜間の合計の静電容量又は上記第２参照用素子対における上記第２参照用上層導電膜間及び上記第２参照用下層導電膜間の合計の静電容量を差し引くことにより上記第２接続孔間の静電容量も測定し、上記接続孔間の静電容量及び上記第２接続孔間の静電容量に基づいて上記接続孔の加工寸法を評価することが好ましい。
【発明の効果】
【００１６】
本発明の加工寸法測定評価素子によれば、測定用素子対において接続孔間距離及び接続孔寸法に応じた静電容量を形成し、測定用素子対における接続孔間、測定用上層導電膜間及び測定用下層導電膜間の合計の静電容量から参照用素子対における参照用上層導電膜間及び参照用下層導電膜間の合計の静電容量を差し引くことにより、測定用上層導電膜間及び測定用下層導電膜間に形成される寄生容量を除いた高精度な接続孔間の静電容量を測定することができるので、電気的な測定手法により容易に接続孔の加工寸法を高精度に評価することができる。これにより、半導体装置の品質維持管理、不良解析の迅速化が可能となる。
【００１７】
本発明の加工寸法測定評価素子において、第２接続孔間の距離が測定用素子対の接続孔間の距離とは異なっている第２測定用素子対をさらに備えているようにすれば、測定用素子対の接続孔間の静電容量及び第２測定用素子対の第２接続孔間の静電容量に基づいて接続孔高さ及び抵抗率の影響を排除して加工寸法精度を求めることができ、高精度測定を実現できる。
【００１８】
第２測定用素子対に関し、第２測定用上層導電膜及び第２測定用下層導電膜は、測定用上層導電膜及び測定用下層導電膜と同じ構成をもつようにすれば、第２測定用素子対の静電容量から参照用素子対の静電容量を差し引くことにより第２接続孔間の静電容量を測定することができる。
【００１９】
また、第２測定用素子対に関し、第２測定用上層導電膜及び第２測定用下層導電膜について測定用上層導電膜及び測定用下層導電膜とは構成が異なっている場合、二組の第２参照用上層導電膜及び第２参照用下層導電膜をもち、第２参照用上層導電膜及び第２参照用下層導電膜は第２測定用上層導電膜及び第２測定用下層導電膜と同じ構成で形成されている第２参照用素子対をさらに備えているようにすれば、第２測定用素子対の静電容量から第２参照用素子対の静電容量を差し引くことにより第２接続孔間の静電容量を測定することができる。
【００２０】
さらに、測定用上層導電膜及び測定用下層導電膜並びに参照用上層導電膜及び参照用下層導電膜は、同一基板上に形成された外部接続用導電膜パッド又は容量値測定回路に接続されているようにすれば、測定用素子対及び参照用素子対の静電容量を直接又は容量値測定回路を介して測定することができる。第２測定用素子対又は第２測定用素子対及び第２参照用素子対を備えている場合には、測定用素子対及び参照用素子対と同様に、第２測定用素子対又は第２測定用素子対及び第２参照用素子対に外部接続用導電膜パッド又は容量値測定回路に接続される。
【００２１】
本発明の半導体装置では、本発明の加工寸法測定評価素子を備えているので、電気的な測定手法により容易に接続孔の加工寸法を高精度に評価することができ、半導体装置の品質維持管理、不良解析の迅速化が可能となる。
【００２２】
本発明の半導体装置の製造方法では、本発明の加工寸法測定評価素子を用い、測定用素子対における接続孔間の静電容量を測定し、接続孔間の静電容量に基づいて上記接続孔の加工寸法を評価するので、電気的な測定手法により容易に接続孔の加工寸法を高精度に評価することができる。これにより、半導体装置の品質維持管理、不良解析の迅速化が可能となる。
【００２３】
さらに、第２測定用素子対も備えている本発明の加工寸法測定評価素子を用いる場合には、測定素子対における接続孔間の静電容量及び第２の測定素子対における第２接続孔間の静電容量を測定し、それらの静電容量に基づいて接続孔の加工寸法を評価するようにしたので、接続孔高さ及び抵抗率の影響を排除して加工寸法精度を求めることができ、高精度測定を実現できる。
【発明を実施するための最良の形態】
【００２４】
図１は、加工寸法測定用素子を備えた半導体装置の一実施例を示す図であり、（Ａ）は測定用素子対の平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は参照用素子対の平面図、（Ｄ）は（Ｃ）のＢ−Ｂ位置での断面図である。（Ｂ）及び（Ｄ）では、導電材料間に形成される容量も図示している。
【００２５】
測定用素子対について説明する。
半導体基板上に形成された絶縁層１上に測定用下層導電膜３ａと３ｂが間隔をもって形成されている。測定用下層導電膜３ａ，３ｂ上を含む絶縁層１上に絶縁層５が形成されている。測定用下層導電膜３ａ，３ｂの互いに対向する先端部上の絶縁層５に接続孔７ａ，７ｂが形成されている。接続孔７ａ，７ｂ内に導電材料９ａ，９ｂが充填されている。接続孔７ａ，７ｂの設計値は平面寸法がＤ×Ｄであり、接続孔７ａ，７ｂ間の距離がＳである。
【００２６】
接続孔７ａ，７ｂの形成領域を含む絶縁層５上に測定用上層導電膜１１ａと１１ｂが間隔をもって形成されている。絶縁層５上には、測定用上層導電膜１１ａ，１１ｂに連続して外部接続用導電膜パッド１３ａ，１３ｂも形成されている。測定用上層導電膜１１ａ，１１ｂ上及び外部接続用導電膜パッド１３ａ，１３ｂ上を含む絶縁層５上に絶縁層１５が形成されている。外部接続用導電膜パッド１３ａ，１３ｂ上の絶縁層１５には開口部（図示は省略）が形成されている。
【００２７】
測定用素子対において、測定用下層導電膜３ａ，３ｂ間に静電容量Ｃ3が形成され、接続孔７ａ，７ｂ間に静電容量Ｃ7が形成され、測定用上層導電膜１１ａ，１１ｂ間に静電容量Ｃ11が形成されている。
【００２８】
参照用素子対について説明する。
絶縁層１上に参照用下層導電膜１７ａと１７ｂが間隔をもって形成されている。参照用下層導電膜１７ａ，１７ｂは測定用下層導電膜３ａ，３ｂと同じ構成、具体的には同じ配置、寸法及び形状で形成されている。参照用下層導電膜１７ａ，１７ｂ上を含む絶縁層１上に絶縁層５が形成されている。参照用下層導電膜１７ａ，１７ｂの互いに対向する先端部とは離れた位置で参照用下層導電膜１７ａ，１７ｂ上の絶縁層５に接続孔１９ａ，１９ｂが形成されている。接続孔１９ａ，１９ｂ内に導電材料２１ａ，２１ｂが充填されている。
【００２９】
接続孔１９ａ，１９ｂの形成領域を含む絶縁層５上に参照用上層導電膜２３ａと２３ｂが間隔をもって形成されている。参照用上層導電膜２３ａ，２３ｂは測定用上層導電膜１１ａ，１１ｂと同じ構成、具体的には同じ配置、寸法及び形状で形成されている。絶縁層５上には、参照用上層導電膜２３ａ，２３ｂに連続して外部接続用導電膜パッド２５ａ，２５ｂも形成されている。参照用上層導電膜２３ａ，２３ｂ上及び外部接続用導電膜パッド２５ａ，２５ｂ上を含む絶縁層５上に絶縁層１５が形成されている。外部接続用導電膜パッド２５ａ，２５ｂ上の絶縁層１５には開口部（図示は省略）が形成されている。
【００３０】
参照用素子対において、参照用下層導電膜１７ａ，１７ｂ間に静電容量Ｃ17が形成され、参照用上層導電膜２３ａ，２３ｂ間に静電容量Ｃ23が形成されている。接続孔１９ａと１９ｂは互いに離れた位置に形成されているので、接続孔１９ａ，１９ｂ間に形成されている静電容量は無視できる程度に小さい。
【００３１】
ここで、測定用下層導電膜３ａ，３ｂと参照用下層導電膜１７ａ，１７ｂは同じ構成で形成されているので、静電容量Ｃ3と静電容量Ｃ17は同じである。さらに、測定用上層導電膜１１ａ，１１ｂと参照用上層導電膜２３ａ，２３ｂは同じ構成で形成されているので、静電容量Ｃ11と静電容量Ｃ23は同じである。
【００３２】
この実施例では、図１に示した領域とは異なる領域で、絶縁層５上に測定用下層導電膜３ａ，３ｂ及び参照用下層導電膜１７ａ，１７ｂと同じ材料からなる下層導電膜と、その下層導電膜上の絶縁層５の所定の領域に形成された接続孔と、その接続孔上及び絶縁層５上に形成された、測定用上層導電膜１１ａ，１１ｂ及び参照用上層導電膜２３ａ，２３ｂと同じ材料からなる上層導電膜を備えている。
【００３３】
図２はこの実施例における接続孔７ａ，７ｂの加工寸法の変動量を示す平面図である。
寸法変動後の接続孔７ａ’，７ｂ’について、接続孔７ａ，７ｂの一辺の寸法Ｄに対する加工寸法の変動量をΔＤとすると、接続孔７ａ’，７ｂ’の一辺の寸法はＤ＋ΔＤであり、接続孔７ａ’，７ｂ’間の距離は、接続孔７ａ，７ｂ間の距離Ｓに対して距離Ｓ−ΔＤである。
【００３４】
この実施例を用いて接続孔７ａ，７ｂの加工寸法の変動量ΔＤを算出して接続孔７ａ，７ｂの加工寸法を評価する工程を含む半導体装置の製造方法の一実施例を説明する。
測定用素子対において、導電膜３ａ，１１ａ、接続孔７ａ及び導電材料９ａからなる素子と、導電膜３ｂ，１１ｂ、接続孔７ｂ及び導電材料９ｂからなる素子の間の静電容量Ｃｍは下記の式（２）で表される。
Ｃｍ＝Ｃ3＋Ｃ7＋Ｃ11      （２）
上述のように、Ｃ3：測定用下層導電膜３ａ，３ｂ間の静電容量、Ｃ7：接続孔７ａ，７ｂ間の静電容量、Ｃ11：測定用上層導電膜１１ａ，１１ｂ間の静電容量である。
【００３５】
また、接続孔７ａ，７ｂ間の静電容量Ｃ7は、図２から、
Ｃ7＝｛ｔ・（Ｄ＋ΔＤ）・ε｝／（Ｓ−ΔＤ）      （３）
と表される。
式（３）において、ｔ：接続孔高さ、Ｄ：設計寸法、ΔＤ：加工寸法の変動量、ε：絶縁膜の誘電率×真空の誘電率、Ｓ：接続孔間距離である。
【００３６】
上記式（２）において、接続孔７ａ，７ｂ間の静電容量Ｃ7を除く寄生容量Ｃ3＋Ｃ11は参照用素子対の静電容量Ｃ17＋Ｃ23と同じであるので、参照用素子対の静電容量を測定することにより、上記式（２）から接続孔７ａ，７ｂ間の静電容量Ｃ7を容易に算出できる。
接続孔７ａ，７ｂ間の静電容量Ｃ7が求まれば、上記式（３）から、加工寸法の変動量ΔＤを算出することができ、加工寸法の変動量ΔＤに基づいて接続７ａ，７ｂ孔の加工寸法を評価することができる。
このように、電気的な測定手法により容易に接続孔の加工寸法を高精度に評価することができるので、半導体装置の品質維持管理、不良解析の迅速化が可能となる。
【００３７】
図３は加工寸法測定用素子を備えた半導体装置の他の実施例の一部を示す図であり、（Ａ）は第２測定用素子対の平面図、（Ｂ）は（Ａ）のＣ−Ｃ位置での断面図である。（Ｂ）では、導電材料間に形成される容量も図示している。この実施例は、図１に示した測定用素子対及び参照用素子対に加えて、図３に示す第２測定用素子対をさらに備えているものである。
図３を参照して第２測定用素子対について説明する。
【００３８】
絶縁層１上に第２測定用下層導電膜２７ａと２７ｂが間隔をもって形成されている。第２測定用下層導電膜２７ａ，２７ｂは、図１に示した測定用下層導電膜３ａ，３ｂ及び参照用下層導電膜１７ａ，１７ｂと同じ構成、具体的には同じ配置、寸法及び形状で形成されている。第２測定用下層導電膜２７ａ，２７ｂ上を含む絶縁層１上に絶縁層５が形成されている。第２測定用下層導電膜２７ａ，２７ｂの互いに対向する先端部上の絶縁層５に第２接続孔２９ａ，２９ｂが形成されている。第２接続孔２９ａ，２９ｂ内に第２導電材料３１ａ，３１ｂが充填されている。第２接続孔２９ａ，２９ｂの設計値は平面寸法がＤ×Ｄであり、第２接続孔２９ａ，２９ｂ間の距離がＳ２である。第２接続孔２９ａ，２９ｂ間の距離Ｓ２は測定用素子の接続孔７，７間の距離Ｓとは異なっている。
【００３９】
第２接続孔２９ａ，２９ｂの形成領域を含む絶縁層５上に第２測定用上層導電膜３３ａと３３ｂが間隔をもって形成されている。第２測定用上層導電膜３３ａ，３３ｂは測定用上層導電膜１１ａ，１１ｂ及び参照用上層導電膜２３ａ，２３ｂと同じ構成、具体的には同じ配置、寸法及び形状で形成されている。絶縁層５上には、第２測定用上層導電膜３３ａ，３３ｂに連続して外部接続用導電膜パッド３５ａ，３５ｂが形成されている。第２測定用上層導電膜３３ａ，３３ｂ上及び外部接続用導電膜パッド３５ａ，３５ｂ上を含む絶縁層５上に絶縁層１５が形成されている。外部接続用導電膜パッド３５ａ，３５ｂ上の絶縁層１５には開口部（図示は省略）が形成されている。
【００４０】
第２測定用素子対において、第２測定用下層導電膜２７ａ，２７ｂ間に静電容量Ｃ27が形成され、第２接続孔２９ａ，２９ｂ間に静電容量Ｃ29が形成され、第２測定用上層導電膜３３ａ，３３ｂ間に静電容量Ｃ33が形成されている。
【００４１】
この実施例において、測定用下層導電膜３ａ，３ｂ、参照用下層導電膜１７ａ，１７ｂ及び第２測定用下層導電膜２７ａ，２７ｂは同じ構成で形成されているので、静電容量Ｃ3、静電容量Ｃ17及び静電容量Ｃ27は同じである。さらに、測定用上層導電膜１１ａ，１１ｂ、参照用上層導電膜２３ａ，２３ｂ及び第２測定用上層導電膜３３ａ，３３ｂは同じ構成で形成されているので、静電容量Ｃ11、静電容量Ｃ23及び静電容量Ｃ33は同じである。
【００４２】
この実施例では、図１及び図３に示した領域とは異なる領域で、絶縁層５上に測定用下層導電膜３ａ，３ｂ、参照用下層導電膜１７ａ，１７ｂ及び第２測定用下層導電膜２７ａ，２７ｂと同じ材料からなる下層導電膜と、その下層導電膜上の絶縁層５の所定の領域に形成された接続孔と、その接続孔上及び絶縁層５上に形成された、測定用上層導電膜１１ａ，１１ｂ、参照用上層導電膜２３ａ，２３ｂ及び第２測定用上層導電膜３３ａ，３３ｂと同じ材料からなる上層導電膜を備えている。
【００４３】
この実施例を用いて接続孔７ａ，７ｂの加工寸法の変動量ΔＤを算出して接続孔７ａ，７ｂの加工寸法を評価する工程を含む製造方法の他の実施例を説明する。
第２測定用素子対において、導電膜２７ａ，３３ａ、第２接続孔２９ａ及び導電材料３１ａからなる素子と、導電膜２７ｂ，３３ｂ、第２接続孔２９ｂ及び導電材料３１ｂからなる素子の間の静電容量Ｃｍ２は下記の式（４）で表される。
Ｃｍ２＝Ｃ27＋Ｃ29＋Ｃ33      （４）
上述のように、Ｃ27：第２測定用下層導電膜２７ａ，２７ｂ間の静電容量、Ｃ29：第２第２接続孔２９ａ，２９ｂ間の静電容量、Ｃ33：第２測定用上層導電膜３３ａ，３３ｂ間の静電容量である。
【００４４】
また、図２に示した接続孔７ａ，７ｂの場合と同様に、第２接続孔２９ａ，２９ｂの一辺の寸法Ｄに対する加工寸法の変動量をΔＤとすると、寸法変動後の第２接続孔２９ａ，２９ｂの一辺の寸法はＤ＋ΔＤであり、第２接続孔２９ａ，２９ｂ間の距離は距離Ｓ２−ΔＤである。したがって、第２接続孔２９ａ，２９ｂ間の静電容量Ｃ29は、
Ｃ29＝｛ｔ・（Ｄ＋ΔＤ）・ε｝／（Ｓ２−ΔＤ）      （５）
と表される。
式（５）において、ｔ：接続孔高さ、Ｄ：設計寸法、ΔＤ：加工寸法の変動量、ε：絶縁膜の誘電率×真空の誘電率、Ｓ２：接続孔間距離である。
【００４５】
上記式（５）を変形すると、
｛ｔ・（Ｄ＋ΔＤ）・ε｝＝Ｃ29・（Ｓ２−ΔＤ）      （６）
が得られる。
上記式（６）を上記式（３）に代入すると、
Ｃ7＝｛Ｃ29・（Ｓ２−ΔＤ）｝／（Ｓ−ΔＤ）      （７）
が得られる。さらに変形して、
ΔＤ＝（Ｃ7・Ｓ−Ｃ29・Ｓ２）／（Ｃ7−Ｃ29）      （８）
が得られる。
【００４６】
上記式（４）において、第２接続孔２９ａ，２９ｂ間の静電容量Ｃ29を除く寄生容量Ｃ27＋Ｃ33は参照用素子対の静電容量Ｃ17＋Ｃ23と同じであるので、参照用素子対の静電容量を測定することにより、上記式（４）から第２接続孔２９ａ，２９ｂ間の静電容量Ｃ29を容易に算出できる。また、上述のように、上記式（２）から測定用素子における静電容量Ｃ7を容易に算出できる。静電容量Ｃ7，Ｃ29が求まれば、上記式（８）から、加工寸法の変動量ΔＤを求めることができ、加工寸法の変動量ΔＤに基づいて接続７ａ，７ｂ孔の加工寸法を評価することができる。
【００４７】
この実施例では、上記式（８）に示したように、加工寸法の変動量ΔＤについて接続孔高さｔ及び抵抗率ｒを含まない式で表現できるので、さらに高精度に加工寸法の評価を行なうことができる。
さらに、この実施例でも、電気的な測定手法により容易に接続孔の加工寸法を高精度に評価することができるので、半導体装置の品質維持管理、不良解析の迅速化が可能となる。
【００４８】
さらに、第２測定用素子対について、第２測定用下層導電膜２７ａ，２７ｂ及び第２測定用上層導電膜３３ａ，３３ｂの構成を、測定用下層導電膜３ａ，３ｂ及び参照用下層配線層１９ａ，１９ｂ並びに測定用上層導電膜１１ａ，１１ｂ及び参照用上層配線層２３ａ，２３ｂと同じ構成で備えているので、第２測定用素子対の第２接続孔２９ａ，２９ｂ間の静電容量Ｃ29を求める際に参照用素子対の静電容量Ｃ17＋Ｃ23を用いることができる。これにより、第２測定用素子対に対応する第２参照用素子対を別途設ける必要はなく、加工寸法測定用素子全体が占める面積を小さくすることができる。
ただし、本発明はこれに限定されるものではなく、第２測定用素子対に対応する第２参照用素子対を参照用素子対とは別途設けていてもよい。その実施例を図１及び図４を参照して説明する。
【００４９】
図４は、加工寸法測定用素子を備えた半導体装置のさらに他の実施例の一部を示す図であり、（Ａ）は第２測定用素子対の平面図、（Ｂ）は（Ａ）のＤ−Ｄ位置での断面図、（Ｃ）は第２参照用素子対の平面図、（Ｄ）は（Ｃ）のＥ−Ｅ位置での断面図である。（Ｂ）及び（Ｄ）では、導電材料間に形成される容量も図示している。この実施例は、図１に示した測定用素子対及び参照用素子対に加えて、図４に示す第２測定用素子対及び第２参照用素子対をさらに備えているものである。
【００５０】
第２参照用素子対について説明する。
絶縁層１上に第２測定用下層導電膜３７ａと３７ｂが間隔をもって形成されている。第２測定用下層導電膜３７ａ，３７ｂは図１に示した測定用下層導電膜３ａ，３ｂ及び参照用下層導電膜１７ａ，１７ｂとは配置が異なっており、第２測定用下層導電膜３７ａ，３７ｂ間の距離は、測定用下層導電膜３ａ，３ｂ間の距離及び参照用下層導電膜１７ａ，１７ｂ間の距離とは異なっている。
【００５１】
第２測定用下層導電膜３７ａ，３７ｂ上を含む絶縁層１上に絶縁層５が形成されている。第２測定用下層導電膜３７ａ，３７ｂの互いに対向する先端部上の絶縁層５に第２接続孔３９ａ，３９ｂが形成されている。第２接続孔３９ａ，３９ｂ内に第２導電材料４１ａ，４１ｂが充填されている。第２接続孔３９ａ，３９ｂの設計値は平面寸法がＤ×Ｄであり、第２接続孔３９ａ，３９ｂ間の距離がＳ２である。第２接続孔３９ａ，３９ｂ間の距離Ｓ２は測定用素子の接続孔７，７間の距離Ｓとは異なっている。
【００５２】
第２接続孔３９ａ，３９ｂの形成領域を含む絶縁層５上に第２測定用上層導電膜４３ａと４３ｂが間隔をもって形成されている。第２測定用上層導電膜４３ａ，４３ｂは図１に示した測定用上層導電膜１１ａ，１１ｂ及び参照用上層導電膜２３ａ，２３ｂとは配置が異なっており、第２測定用上層導電膜４３ａ，４３ｂ間の距離は、測定用上層導電膜１１ａ，１１ｂ間の距離及び参照用上層導電膜２３ａ，２３ｂ間の距離とは異なっている。
【００５３】
絶縁層５上には、第２測定用上層導電膜４３ａ，４３ｂに連続して外部接続用導電膜パッド４５ａ，４５ｂも形成されている。第２測定用上層導電膜４３ａ，４３ｂ上及び外部接続用導電膜パッド４５ａ，４５ｂ上を含む絶縁層５上に絶縁層１５が形成されている。外部接続用導電膜パッド４５ａ，４５ｂ上の絶縁層１５には開口部（図示は省略）が形成されている。
【００５４】
第２測定用素子対において、第２測定用下層導電膜３７ａ，３７ｂ間に静電容量Ｃ37が形成され、第２接続孔３９ａ，３９ｂ間に静電容量Ｃ39が形成され、第２測定用上層導電膜４３ａ，４３ｂ間に静電容量Ｃ43が形成されている。
【００５５】
参照用素子対について説明する。
絶縁層１上に第２参照用下層導電膜４７ａと４７ｂが間隔をもって形成されている。第２参照用下層導電膜４７ａ，４７ｂは第２測定用下層導電膜３７ａ，３７ｂと同じ構成、具体的には同じ配置、寸法及び形状で形成されている。第２参照用下層導電膜４７ａ，４７ｂ上を含む絶縁層１上に絶縁層５が形成されている。第２参照用下層導電膜４７ａ，４７ｂの互いに対向する先端部とは離れた位置で第２参照用下層導電膜４７ａ，４７ｂ上の絶縁層５に接続孔４９ａ，４９ｂが形成されている。接続孔４９ａ，４９ｂ内に導電材料５１ａ，５１ｂが充填されている。
【００５６】
接続孔４９ａ，４９ｂの形成領域を含む絶縁層５上に第２参照用上層導電膜５３ａと５３ｂが間隔をもって形成されている。第２参照用上層導電膜５３ａ，５３ｂは第２測定用上層導電膜４３ａ，４３ｂと同じ構成、具体的には同じ配置、寸法及び形状で形成されている。絶縁層５上には、第２参照用上層導電膜５３ａ，５３ｂに連続して外部接続用導電膜パッド５５ａ，５５ｂも形成されている。第２参照用上層導電膜５３ａ，５３ｂ上及び外部接続用導電膜パッド５５ａ，５５ｂ上を含む絶縁層５上に絶縁層１５が形成されている。外部接続用導電膜パッド５５ａ，５５ｂ上の絶縁層１５には開口部（図示は省略）が形成されている。
【００５７】
第２参照用素子対において、第２参照用下層導電膜４７ａ，４７ｂ間に静電容量Ｃ47が形成され、第２参照用上層導電膜５３ａ，５３ｂ間に静電容量Ｃ53が形成されている。接続孔４９ａと４９ｂは互いに離れた位置に形成されているので、接続孔４９ａ，４９ｂ間に形成されている静電容量は無視できる程度に小さい。
【００５８】
この実施例において、第２測定用下層導電膜３７ａ，３７ｂと第２参照用下層導電膜４７ａ，４７ｂは同じ構成で形成されているので、静電容量Ｃ37と静電容量Ｃ47は同じである。さらに、第２測定用上層導電膜４３ａ，４３ｂと第２参照用上層導電膜５３ａ，５３ｂは同じ構成で形成されているので、静電容量Ｃ43と静電容量Ｃ53は同じである。
【００５９】
この実施例では、図１及び図４に示した領域とは異なる領域で、絶縁層５上に測定用下層導電膜３ａ，３ｂ、参照用下層導電膜１７ａ，１７ｂ、第２測定用下層導電膜３７ａ，３７ｂ及び第２参照用下層導電膜４７ａ，４７ｂと同じ材料からなる下層導電膜と、その下層導電膜上の絶縁層５の所定の領域に形成された接続孔と、その接続孔上及び絶縁層５上に形成された、測定用上層導電膜１１ａ，１１ｂ、参照用上層導電膜２３ａ，２３ｂ、第２測定用上層導電膜４３ａ，４３ｂ及び第２参照用上層導電膜５３ａ，５３ｂと同じ材料からなる上層導電膜を備えている。
【００６０】
この実施例を用いて接続孔７ａ，７ｂの加工寸法の変動量ΔＤを算出して接続孔７ａ，７ｂの加工寸法を評価する工程を含む製造方法のさらに他の実施例を説明する。
第２測定用素子対において、導電膜３７ａ，４３ａ、接続孔３９ａ及び導電材料４１ａからなる素子と、導電膜３７ｂ，４３ｂ、接続孔４９ｂ及び導電材料５１ｂからなる素子の間の静電容量Ｃｍ２は下記の式（９）で表される。
Ｃｍ２＝Ｃ37＋Ｃ39＋Ｃ43      （９）
上述のように、Ｃ37：第２測定用下層導電膜３７ａ，３７ｂ間の静電容量、Ｃ39：第２接続孔３９ａ，３９ｂ間の静電容量、Ｃ43：第２測定用上層導電膜４３ａ，４３ｂ間の静電容量である。
【００６１】
また、図２に示した接続孔７ａ，７ｂの場合と同様に、第２接続孔３９ａ，３９ｂの一辺の寸法Ｄに対する加工寸法の変動量をΔＤとすると、寸法変動後の第２接続孔３９ａ，３９ｂの一辺の寸法はＤ＋ΔＤであり、第２接続孔３９ａ，３９ｂ間の距離は距離Ｓ２−ΔＤである。したがって、第２接続孔３９ａ，３９ｂ間の静電容量Ｃ39は、
Ｃ39＝｛ｔ・（Ｄ＋ΔＤ）・ε｝／（Ｓ２−ΔＤ）      （１０）
と表される。
式（１０）において、ｔ：接続孔高さ、Ｄ：設計寸法、ΔＤ：加工寸法の変動量、ε：絶縁膜の誘電率×真空の誘電率、Ｓ２：接続孔間距離である。
【００６２】
さらに、図１及び図３を参照して説明した上記実施例で上記式（３）及び（５）から変動量ΔＤを表す上記式（８）を導いたのと同様にして、上記式（３），（１０）から、
ΔＤ＝（Ｃ7・Ｓ−Ｃ39・Ｓ２）／（Ｃ7−Ｃ39）      （１１）
が得られる。
【００６３】
上記式（９）において、第２接続孔３９ａ，３９ｂ間の静電容量Ｃ39を除く寄生容量Ｃ37＋Ｃ43は第２参照用素子対の静電容量Ｃ47＋Ｃ53と同じであるので、第２参照用素子対の静電容量を測定することにより、上記式（９）から第２接続孔３９ａ，３９ｂ間の静電容量Ｃ39を容易に算出できる。また、上述のように、上記式（２）から静電容量Ｃ7を容易に算出できる。静電容量Ｃ7，Ｃ39が求まれば、上記式（１１）から、加工寸法の変動量ΔＤを求めることができ、加工寸法の変動量ΔＤに基づいて接続７ａ，７ｂ孔の加工寸法を評価することができる。
この実施例でも、上記式（１１）に示したように、加工寸法の変動量ΔＤについて接続孔高さｔ及び抵抗率ｒを含まない式で表現できるので、さらに高精度に加工寸法の評価を行なうことができる。
【００６４】
上記に示した加工寸法評価素子の実施例では、静電容量を外部接続用導電膜パッドから直接測定するようにしているが、本発明はこれに限定されるものではなく、例えば非特許文献１に示されているような容量値測定回路を介して容量値を測定するようにしてもよい。
上記の実施例において、導電膜の材料として、例えばアルミニウム合金や銅などの金属材料や、ポリシリコンやシリコンゲルマニウムなどの半導体材料を挙げることができる。
【００６５】
以上、本発明の実施例を説明したが、本発明は実施例に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【図面の簡単な説明】
【００６６】
【図１】加工寸法測定用素子を備えた半導体装置の一実施例を示す図であり、（Ａ）は測定用素子対の平面図、（Ｂ）は（Ａ）のＡ−Ａ位置での断面図、（Ｃ）は参照用素子対の平面図、（Ｄ）は（Ｃ）のＢ−Ｂ位置での断面図である。
【図２】同実施例における接続孔の加工寸法の変動量を示す平面図である。
【図３】加工寸法測定用素子を備えた半導体装置の他の実施例の一部を示す図であり、（Ａ）は第２測定用素子対の平面図、（Ｂ）は（Ａ）のＣ−Ｃ位置での断面図である。
【図４】加工寸法測定用素子を備えた半導体装置のさらに他の実施例の一部を示す図であり、（Ａ）は第２測定用素子対の平面図、（Ｂ）は（Ａ）のＤ−Ｄ位置での断面図、（Ｃ）は第２参照用素子対の平面図、（Ｄ）は（Ｃ）のＥ−Ｅ位置での断面図である。
【図５】従来の加工寸法測定用素子を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＦ−Ｆ位置での断面図である。
【符号の説明】
【００６７】
１              絶縁層
３ａ，３ｂ      測定用下層導電膜
５              絶縁層
７ａ，７ｂ      接続孔
７ａ’，７ｂ’  寸法変動後の接続孔
９ａ，９ｂ      導電材料
１１ａ，１１ｂ  測定用下層導電膜
１３ａ，１３ｂ  外部接続用導電膜パッド
１５            絶縁層
１７ａ，１７ｂ  参照用下層導電膜
１９ａ，１９ｂ  接続孔
２１ａ，２１ｂ  導電材料
２３ａ，２３ｂ  参照用上層導電膜
２５ａ，２５ｂ  外部接続用導電膜パッド
２７ａ，２７ｂ  第２測定用下層導電膜
２９ａ，２９ｂ  第２接続孔
３１ａ，３１ｂ  第２導電材料
３３ａ，３３ｂ  第２測定用上層導電膜
３５ａ，３５ｂ  外部接続用導電膜パッド
３７ａ，３７ｂ  第２測定用下層導電膜
３９ａ，３９ｂ  第２接続孔
４１ａ，４１ｂ  第２導電材料
４３ａ，４３ｂ  第２測定用上層導電膜
４５ａ，４５ｂ  外部接続用導電膜パッド
４７ａ，４７ｂ  第２参照用下層導電膜
４９ａ，４９ｂ  第２接続孔
５１ａ，５１ｂ  第２導電材料
５３ａ，５３ｂ  第２参照用上層導電膜
５５ａ，５５ｂ  外部接続用導電膜パッド
【図１】
2005093500.tif 000003
【図２】
2005093500.tif 000004
【図３】
2005093500.tif 000005
【図４】
2005093500.tif 000006
【図５】
2005093500.tif 000007