(57)【要約】【課題】  プローブピンの消耗を抑えながらプローブピンの先端に付着したイオン化された酸化物の除去を行う。【解決手段】  信号電圧入力端子２と、グランド端子（１）４と、電源印加端子（１）６と、静電保護回路（１）９を備える半導体チップ１の電気的特性を測定する半導体測定装置のプローブピンのクリーニング方法であって、信号電圧入力端子、グランド端子（１）及び電源印加端子（１）にプローブピンを接触させ、グランド端子（１）及び電源印加端子（１）に定電圧を与えると共に、信号電圧入力端子に所定範囲外の信号電圧を印加してプローブピンに電流を流す。【選択図】    図２
2005093748.tif 000002
【特許請求の範囲】
【請求項１】
信号電圧が入力または出力される第１の端子と、
第１の定電圧が印加される第２の端子と、
第２の定電圧が印加される第３の端子と、
前記第１の端子、前記第２の端子、前記第３の端子及び内部回路に接続されると共に、前記第１の端子に所定範囲内の電圧が印加された場合には前記内部回路に電流が流れ、前記第１の端子に所定範囲外の電圧が印加された場合には前記第１の端子と前記第２の端子との間、または前記第１の端子と前記第３の端子との間に電流が流れる様に構成された静電保護回路を備える半導体チップの電気的特性を測定する半導体測定装置のプローブピンのクリーニング方法であって、
前記第１の端子に第１のプローブピンを接触させ、前記第２の端子に第２のプローブピンを接触させると共に、前記第３の端子に第３のプローブピンを接触させる工程と、
前記第２のプローブピンによって前記第２の端子に第１の定電圧を印加し、前記第３のプローブピンによって前記第３の端子に第２の定電圧を印加すると共に、前記第１のプローブピンによって前記第１の端子に前記所定範囲外の電圧を印加する工程を備える
プローブピンのクリーニング方法。
【請求項２】
前記第１のプローブピンによって前記第１の端子に印加する電圧を切替えることにより、前記第１のプローブピンによって前記第１の端子に前記所定範囲の上限を上回る電圧及び前記所定範囲の下限を下回る電圧を印加する
請求項１に記載のプローブピンのクリーニング方法。
【請求項３】
信号電圧が入力される第１の端子と、
信号電圧が出力される第２の端子と、
第１の定電圧が印加される第３の端子と、
第２の定電圧が印加される第４の端子と、
第３の定電圧が印加される第５の端子と、
第４の定電圧が印加される第６の端子と、
前記第１の端子、前記第３の端子、前記第５の端子及び内部回路に接続されると共に、前記第１の端子に第１の所定範囲内の電圧が印加された場合には前記内部回路に電流が流れ、前記第１の端子に第１の所定範囲外の電圧が印加された場合には前記第１の端子と前記第３の端子との間、または前記第１の端子と前記第５の端子との間に電流が流れる様に構成された第１の静電保護回路と、
前記第２の端子、前記第４の端子、前記第６の端子及び前記内部回路に接続されると共に、前記第２の端子に第２の所定範囲内の電圧が印加された場合には前記内部回路に電流が流れ、前記第２の端子に第２の所定範囲外の電圧が印加された場合には前記第２の端子と前記第４の端子との間、または前記第２の端子と前記第６の端子との間に電流が流れる様に構成された第２の静電保護回路を備える半導体チップの試験方法であって、
前記第１の端子に第１のプローブピンを接触させ、前記第２の端子に第２のプローブピンを接触させ、前記第３の端子に第３のプローブピンを接触させ、前記第４の端子に第４のプローブピンを接触させ、前記第５の端子に第５のプローブピンを接触させると共に、前記第６の端子に第６のプローブピンを接触させる工程と、
前記第３のプローブピンによって前記第３の端子に第１の定電圧を印加し、前記第５のプローブピンによって前記第５の端子に第３の定電圧を印加すると共に、前記第１のプローブピンによって前記第１の端子に前記第１の所定範囲外の電圧を印加する工程と、
前記第４のプローブピンによって前記第４の端子に第２の定電圧を印加し、前記第６のプローブピンによって前記第６の端子に第４の定電圧を印加すると共に、前記第２のプローブピンによって前記第２の端子に前記第２の所定範囲外の電圧を印加する工程と、
前記第１のプローブピンによって前記第１の端子に前記第１の所定範囲内の信号電圧を入力し、前記第２のプローブピンによって前記第２の端子から出力される信号電圧を検出することにより電気的特性を測定する工程を備える
半導体チップの試験方法。
【請求項４】
前記第１のプローブピンによって前記第１の端子に印加する電圧を切替えることにより、前記第１の端子に前記第１の所定範囲の上限を上回る電圧及び前記第１の所定範囲の下限を下回る電圧を印加する
請求項３に記載の半導体チップの試験方法。
【請求項５】
前記第２のプローブピンによって前記第２の端子に印加する電圧を切替えることにより、前記第２の端子に前記第２の所定範囲の上限を上回る電圧及び前記第２の所定範囲の下限を下回る電圧を印加する
請求項３に記載の半導体チップの試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプローブピンのクリーニング方法及び半導体チップの試験方法に関する。詳しくは、プローブピンに電流を流すことによって、プローブピンの先端に付着した異物を除去しようとしたプローブピンのクリーニング方法及び半導体チップの試験方法に係るものである。
【背景技術】
【０００２】
半導体装置の製造工程では、ウェーハプロセスで半導体ウェーハ上に１個１個の半導体チップが形成され、その後に半導体ウェーハ上に形成された複数の半導体チップの電気的特性を測定するプローブテストが行われている。
このプローブテストは、例えば図３に示す様な半導体ウェーハプローバ１０１を用いて行われており、この半導体ウェーハプローバは、測定用のプローブピン１０２が設けられたプローブカード１０３と、半導体ウェーハ１０４を保持するための保持用ステージ１０５と、プローブピンの先端を研磨する研磨機構１０６と、測定用テスター１０７とから構成されている。また、プローブカードはテストボード１０８に装着されて使用される。
【０００３】
ここで、プローブカードには、半導体チップの端子と接触するために複数の針状端子であるプローブピンが設けられており、このプローブカードは、テストボード及びケーブル１０９を介して測定用テスターに接続されている。測定用テスターからの電気信号をプローブカードを介して半導体チップに入力し、また半導体チップからの信号をプローブカードを介して測定用テスターに転送する。
【０００４】
また、保持用ステージは、真空吸着により測定しようとする半導体ウェーハを保持することができると共に、Ｘ，Ｙ，Ｚの三次元方向に移動できる様に、水平（Ｘ，Ｙ方向）駆動部１１０と垂直（Ｚ方向）駆動部１１１が設けられている。
【０００５】
また、研磨機構は、研磨板１１２と、この研磨板が装着される研磨ステージ１１３とからなっており、研磨ステージは接合冶具１１４によって保持用ステージに接合されている。この研磨機構は、プローブピンの先端を研磨するためのものである。
【０００６】
上記した様な半導体ウェーハプローバを用いてウェーハ状態の半導体チップの電気的特性を測定する場合、先ず、半導体ウェーハの表面を上向きにして、真空吸着により半導体ウェーハを保持用ステージの表面に保持する。次に、水平駆動部により保持用ステージを水平に移動し、測定しようとする半導体チップの位置を決めてから、この保持用ステージを垂直駆動部により上方に移動し、半導体チップの端子とプローブピンとを接触させ、測定を行う。
【０００７】
この時、測定用テスターからプローブピンを介して半導体チップに電源電圧を加えた状態で所定の波形の入力信号を半導体チップに与え、半導体チップを動作させる。また、半導体チップからの出力信号が測定用テスターに戻ってくる。測定用テスターは、この時の半導体チップの出力波形を予めプログラムされている正常な信号波形と比較し、この半導体チップの良・否を判断する。
【０００８】
上記した様にして１つの半導体チップの測定が完了した後、保持用ステージの垂直駆動部がもとの位置まで下がり、水平方向に駆動する水平駆動部が次の半導体チップの測定位置に移動し、再び保持用ステージを垂直駆動部により上方に移動することによって、次の半導体チップの測定を行う。
【０００９】
ここで、上記した様な半導体ウェーハプローバを用いて半導体チップの電気的特性の測定を正確に行うためには、半導体チップの端子にプローブピンを一定の値以下のコンタクト抵抗で接触させることが必要であるが、測定によってプローブピンの表面にイオン化された酸化膜が付着してコンタクト抵抗は高まる方へシフトする。そのため、従来は任意に設定できる頻度でプローブピンの先端を研磨板で研磨し、プローブピンのコンタクト抵抗の上昇を抑えている（例えば、特許文献１参照。）。
【００１０】
【特許文献１】特開２００３−５９９８７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、プローブピンの先端を研磨板で研磨を行うといった物理的方法でイオン化された酸化膜を除去するというクリーニング方法では、クリーニングの度にプローブピンが消費され、プローブピンの寿命が短いという不具合がある。
特に、端子として金バンプが用いられた半導体チップの測定を行う場合には、金が金属の中で最もイオン化傾向が低い物質であり、金と接触する金属を容易にイオン化させる性質を有するために、金バンプに接するプローブピンの表面にはイオン化された酸化膜が付着しやすく、頻繁に研磨を行う必要が生じ、プローブピンの寿命は極めて短くなってしまう。
【００１２】
また、研磨によってクリーニングを行うと、研磨の際にダストが生じてしまうと共に、プローブピンの研磨を行うためには、プローブピンを研磨板まで移動させる必要があり、この移動を実現するために設備そのものが大きくならざるをえない。
【００１３】
本発明は、上記の点に鑑みて創案されたものであって、プローブピンの消耗を抑えながらプローブピンの先端に付着した異物の除去を行うプローブピンのクリーニング方法及び半導体チップの試験方法を提供することを目的とするものである。
また、クリーニング時のダストの発生を抑制することが可能であると共に、設備規模のコンパクト化を図ることが可能であるプローブピンのクリーニング方法及び半導体チップの試験方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために、本発明に係るプローブピンのクリーニング方法は、信号電圧が入力または出力される第１の端子と、第１の定電圧が印加される第２の端子と、第２の定電圧が印加される第３の端子と、前記第１の端子、前記第２の端子、前記第３の端子及び内部回路に接続されると共に、前記第１の端子に所定範囲内の電圧が印加された場合には前記内部回路に電流が流れ、前記第１の端子に所定範囲外の電圧が印加された場合には前記第１の端子と前記第２の端子との間、または前記第１の端子と前記第３の端子との間に電流が流れる様に構成された静電保護回路を備える半導体チップの電気的特性を測定する半導体測定装置のプローブピンのクリーニング方法であって、前記第１の端子に第１のプローブピンを接触させ、前記第２の端子に第２のプローブピンを接触させると共に、前記第３の端子に第３のプローブピンを接触させる工程と、前記第２のプローブピンによって前記第２の端子に第１の定電圧を印加し、前記第３のプローブピンによって前記第３の端子に第２の定電圧を印加すると共に、前記第１のプローブピンによって前記第１の端子に前記所定範囲外の電圧を印加する工程を備える。
【００１５】
ここで、半導体チップが静電保護回路を備えることによって、第１の端子に高電圧を印加したとしても内部回路に電流が流れることが無く、内部回路を保護することができる。
【００１６】
また、第１の端子に第１のプローブピンを接触させ、第２の端子に第２のプローブピンを接触させると共に、第３の端子に第３のプローブピンを接触させることによって、第１の端子と第１のプローブピン、第２の端子と第２のプローブピン及び第３の端子と第３のプローブピンとを電気的に接続することができる。
【００１７】
更に、第２のプローブピンによって第２の端子に第１の定電圧を印加し、第３のプローブピンによって第３の端子に第２の定電圧を印加すると共に、第１のプローブピンによって第１の端子に所定範囲外の電圧を印加することによって、第１のプローブピン及び第２のプローブピン、若しくは第１のプローブピン及び第３のプローブピンに電流を流すことができる。なお、所定範囲の電圧とは、略第１の定電圧と第２の定電圧の間の電圧を言う。
【００１８】
また、上記の目的を達成するために、本発明に係る半導体チップの試験方法は、信号電圧が入力される第１の端子と、信号電圧が出力される第２の端子と、第１の定電圧が印加される第３の端子と、第２の定電圧が印加される第４の端子と、第３の定電圧が印加される第５の端子と、第４の定電圧が印加される第６の端子と、前記第１の端子、前記第３の端子、前記第５の端子及び内部回路に接続されると共に、前記第１の端子に第１の所定範囲内の電圧が印加された場合には前記内部回路に電流が流れ、前記第１の端子に第１の所定範囲外の電圧が印加された場合には前記第１の端子と前記第３の端子との間、または前記第１の端子と前記第５の端子との間に電流が流れる様に構成された第１の静電保護回路と、前記第２の端子、前記第４の端子、前記第６の端子及び前記内部回路に接続されると共に、前記第２の端子に第２の所定範囲内の電圧が印加された場合には前記内部回路に電流が流れ、前記第２の端子に第２の所定範囲外の電圧が印加された場合には前記第２の端子と前記第４の端子との間、または前記第２の端子と前記第６の端子との間に電流が流れる様に構成された第２の静電保護回路を備える半導体チップの試験方法であって、前記第１の端子に第１のプローブピンを接触させ、前記第２の端子に第２のプローブピンを接触させ、前記第３の端子に第３のプローブピンを接触させ、前記第４の端子に第４のプローブピンを接触させ、前記第５の端子に第５のプローブピンを接触させると共に、前記第６の端子に第６のプローブピンを接触させる工程と、前記第３のプローブピンによって前記第３の端子に第１の定電圧を印加し、前記第５のプローブピンによって前記第５の端子に第３の定電圧を印加すると共に、前記第１のプローブピンによって前記第１の端子に前記第１の所定範囲外の電圧を印加する工程と、前記第４のプローブピンによって前記第４の端子に第２の定電圧を印加し、前記第６のプローブピンによって前記第６の端子に第４の定電圧を印加すると共に、前記第２のプローブピンによって前記第２の端子に前記第２の所定範囲外の電圧を印加する工程と、前記第１のプローブピンによって前記第１の端子に前記第１の所定範囲内の信号電圧を入力し、前記第２のプローブピンによって前記第２の端子から出力される信号電圧を検出することにより電気的特性を測定する工程を備える。
【００１９】
ここで、半導体チップが第１の静電保護回路を備えることによって、第１の端子に高電圧を印加したとしても内部回路に電流が流れることが無く、内部回路を保護することができる。
また、半導体チップが第２の静電保護回路を備えることによって、第２の端子に高電圧を印加したとしても内部回路に電流が流れることが無く、内部回路を保護することができる。
【００２０】
更に、第１の端子に第１のプローブピンを接触させ、第２の端子に第２のプローブピンを接触させ、第３の端子に第３のプローブピンを接触させ、第４の端子に第４のプローブピンを接触させ、第５の端子に第５のプローブピンを接触させると共に、第６の端子に第６のプローブピンを接触させることによって、第１の端子と第１のプローブピン、第２の端子と第２のプローブピン、第３の端子と第３のプローブピン、第４の端子と第４のプローブピン、第５の端子と第５のプローブピン及び第６の端子と第６のプローブピンとを電気的に接続することができる。
【００２１】
また、第３のプローブピンによって第３の端子に第１の定電圧を印加し、第５のプローブピンによって第５の端子に第３の定電圧を印加すると共に、第１のプローブピンによって第１の端子に第１の所定範囲外の電圧を印加することによって、第１のプローブピン及び第３のプローブピン、若しくは第１のプローブピン及び第５のプローブピンに電流を流すことができる。なお、第１の所定範囲の電圧とは、略第１の定電圧と第３の定電圧の間の電圧を言う。
また、第４のプローブピンによって第４の端子に第２の定電圧を印加し、第６のプローブピンによって第６の端子に第４の定電圧を印加すると共に、第２のプローブピンによって第２の端子に第２の所定範囲外の電圧を印加することによって、第２のプローブピン及び第４のプローブピン、若しくは第２のプローブピン及び第６のプローブピンに電流を流すことができる。なお、第２の所定範囲の電圧とは、略第２の定電圧と第４の定電圧の間の電圧を言う。
【発明の効果】
【００２２】
本発明のプローブピンのクリーニング方法及び半導体チップの試験方法では、プローブピンに電流を流すことによってプローブピンの先端に付着した異物を除去しており、プローブピンの消耗を抑えながらプローブピンの先端に付着した異物の除去を行うことができるために、プローブピンの長寿命化を図ることができる。
【００２３】
また、プローブピンの先端に付着した異物を電気的に除去しているために、ダストの発生を抑制することができると共に、クリーニングにあたってプローブピンの移動が不要となるために設備のコンパクト化を図ることが可能となる。
更に、同時に複数のプローブピンのクリーニングを行うことができ、クリーニング作業の効率化を図ることが可能となる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を図面を参照しながら説明し、本発明の理解に供する。
図１は、本発明を適用した半導体チップの試験方法によって電気的特性を測定する半導体チップの一例を説明するための模式的な図である。なお、以下では静電保護回路としてダイオード回路を記載しているが、静電保護回路としてはこれに限ることなく、例えばＭＯＳ入出力保護回路であってもよい。
【００２５】
ここで示す半導体チップ１は、半導体チップの駆動時（以下、単に「駆動時」と言う）に信号電圧が印加される金から成る信号電圧入力端子２と、駆動時に信号電圧が出力される金から成る信号電圧出力端子３と、駆動時にグランド電位である０Vが印加される金から成るグランド端子（１）４及びグランド端子（２）５、駆動時に電源電圧である３Vが印加される金から成る電源印加端子（１）６及び電源印加端子（２）７が形成されている。
【００２６】
また、信号電圧入力端子、グランド端子（１）、電源印加端子（１）及び内部回路８に接続された静電保護回路（１）９及び信号電圧出力端子、グランド端子（２）、電源印加端子（２）及び内部回路に接続された静電保護回路（２）１０が形成されている。
【００２７】
ここで、静電保護回路（１）は、第１のダイオード１１と第２のダイオード１２とを備え、第１のダイオードはカソード側が電源印加端子（１）に接続され、アノード側が信号電圧入力端子に接続されている。また、第２のダイオードはカソード側が信号電圧入力端子に接続され、アノード側がグランド端子（１）に接続されている。
一方、静電保護回路（２）は、第３のダイオード１３と第４のダイオード１４とを備え、第３のダイオードはカソード側が電源印加端子（２）に接続され、アノード側が信号電圧出力端子に接続されている。また、第４のダイオードはカソード側が信号電圧出力端子に接続され、アノード側がグランド端子（２）に接続されている。
【００２８】
上記の様な半導体チップが半導体装置の製造工程におけるウェーハプロセスによって半導体ウェーハ２１上に形成された後、ウェーハ状態の各半導体チップの電気的特性を測定する場合には、上記した従来の半導体チップの電気的特性を測定する場合と同様に、先ず、半導体ウェーハの表面を上向きにして、真空吸着により半導体ウェーハを保持用ステージの表面に保持する。次に、水平駆動部により保持用ステージを水平に移動し、測定しようとする半導体チップの位置を決めてから、この保持用ステージを垂直駆動部により上方に移動し、図２（ａ）で示す様に、信号電圧入力端子２に第１のプローブピン１５を接触させ、信号電圧出力端子３に第２のプローブピン１６を接触させ、グランド端子（１）４に第３のプローブピン１７を接触させ、グランド端子（２）５に第４のプローブピン１８を接触させ、電源印加端子（１）６に第５のプローブピン１９を接触させ、電源印加端子（２）７に第６のプローブピン２０を接触させる。
【００２９】
次に、第３のプローブピン及び第５のプローブピンによってグランド端子（１）及び電源印加端子（１）に０Ｖの電圧を印加すると共に、第１のプローブピンによって信号電圧入力端子に−１０Ｖの電圧を印加する。
【００３０】
ここで、第１のプローブピンによって信号電圧入力端子に−１０Ｖの電圧を印加することにより、図２（ｂ）中符号ａで示す電流経路、即ち、第３のプローブピンから第１のプローブピンに向かって電流が流れ、第１のプローブピン及び第３のプローブピンの先端に付着したイオン化された酸化膜を除去することができる。
また、第１のプローブピンによって信号電圧入力端子に−１０Ｖの電圧を印加したとしても、図２（ｂ）中符号ａで示す電流経路で電流が流れることによって内部回路８に電流が流れ込むことは無く、内部回路は静電保護回路（１）によって保護される。
【００３１】
なお、第１のプローブピンによって信号電圧入力端子に印加する電圧は、図２（ｂ）中符号ａで示す電流経路で電流が流れる様な電圧であれば良く、必ずしも−１０Ｖである必要は無い。
【００３２】
次に、第１のプローブピンによって信号電圧入力端子に印加する電圧を切替えて、第１のプローブピンによって信号電圧入力端子に＋１０Ｖの電圧を印加する。
【００３３】
ここで、第１のプローブピンによって信号電圧入力端子に＋１０Ｖの電圧を印加することにより、図２（ｃ）中符号ｂで示す電流経路、即ち、第１のプローブピンから第５のプローブピンに向かって電流が流れ、第１のプローブピン及び第５のプローブピンの先端に付着したイオン化された酸化膜を除去することができる。
また、第１のプローブピンによって信号電圧入力端子に＋１０Ｖの電圧を印加したとしても、図２（ｃ）中符号ｂで示す電流経路で電流が流れることによって内部回路８に電流が流れ込むことは無く、内部回路は静電保護回路（１）によって保護される。
【００３４】
なお、第１のプローブピンによって信号電圧入力端子に印加する電圧は、図２（ｃ）中符号ｂで示す電流経路で電流が流れる様な電圧であれば良く、必ずしも＋１０Ｖである必要は無い。
【００３５】
次に、第４のプローブピン及び第６のプローブピンによってグランド端子（２）及び電源印加端子（２）に０Ｖの電圧を印加すると共に、第２のプローブピンによって信号電圧出力端子に−１０Ｖの電圧を印加する。
【００３６】
ここで、第２のプローブピンによって信号電圧出力端子に−１０Ｖの電圧を印加することにより、図２（ｄ）中符号ｃで示す電流経路、即ち、第４のプローブピンから第２のプローブピンに向かって電流が流れ、第２のプローブピン及び第４のプローブピンの先端に付着したイオン化された酸化膜を除去することができる。
また、第２のプローブピンによって信号電圧出力端子に−１０Ｖの電圧を印加したとしても、図２（ｄ）中符号ｃで示す電流経路で電流が流れることによって内部回路８に電流が流れ込むことは無く、内部回路は静電保護回路（２）によって保護される。
【００３７】
なお、第２のプローブピンによって信号電圧出力端子に印加する電圧は、図２（ｄ）中符号ｃで示す電流経路で電流が流れる様な電圧であれば良く、必ずしも−１０Ｖである必要は無い。
【００３８】
次に、第２のプローブピンによって信号電圧出力端子に印加する電圧を切替えて、第２のプローブピンによって信号電圧出力端子に＋１０Ｖの電圧を印加する。
【００３９】
ここで、第２のプローブピンによって信号電圧出力端子に＋１０Ｖの電圧を印加することにより、図２（ｅ）中符号ｄで示す電流経路、即ち、第２のプローブピンから第６のプローブピンに向かって電流が流れ、第２のプローブピン及び第６のプローブピンの先端に付着したイオン化された酸化膜を除去することができる。
また、第２のプローブピンによって信号電圧出力端子に＋１０Ｖの電圧を印加したとしても、図２（ｅ）中符号ｄで示す電流経路で電流が流れることによって内部回路８に電流が流れ込むことは無く、内部回路は静電保護回路（２）によって保護される。
【００４０】
なお、第２のプローブピンによって信号電圧出力端子に印加する電圧は、図２（ｅ）中符号ｄで示す電流経路で電流が流れる様な電圧であれば良く、必ずしも＋１０Ｖである必要は無い。
【００４１】
続いて、第３のプローブピン及び第４のプローブピンによってグランド端子（１）及びグランド端子（２）に０Ｖの電圧を印加し、第５のプローブピン及び第６のプローブピンによって電源印加端子（１）及び電源印加端子（２）に電源電圧である３Ｖを印加すると共に、第１のプローブピンによって信号電圧入力端子に所定の波形の入力信号電圧を印加して半導体チップを駆動させ、半導体チップから出力される信号電圧を第２のプローブピンによって信号電圧出力端子から検出し、検出した信号電圧の波形をテスター（図示せず）によって予めプログラムされている正常な信号波形と比較し、半導体チップの良・否を判断する。
【００４２】
上記した様にして１つの半導体チップの測定が完了した後、保持用ステージの垂直駆動部がもとの位置まで下がり、水平方向に駆動する水平駆動部が次の半導体チップの測定位置に移動し、再び保持用ステージを垂直駆動部により上方に移動することによって、次の半導体チップの測定を行う。
【００４３】
ここで、上記した本発明を適用した半導体チップの試験方法の一例では、第１のプローブピンによって信号電圧入力端子に−１０Ｖの電圧を印加した後に第１のプローブピンによって信号電圧入力端子に＋１０Ｖの電圧を印加しているが、第１のプローブピンによって信号電圧入力端子に−１０Ｖの電圧を印加するのは第１のプローブピン及び第３のプローブピンに電流を流すことにより第１のプローブピン及び第３のプローブピンの先端に付着したイオン化された酸化膜を除去するためであり、第１のプローブピンによって信号電圧入力端子に＋１０Ｖの電圧を印加するのは第１のプローブピン及び第５のプローブピンに電流を流すことにより第１のプローブピン及び第５のプローブピンの先端に付着したイオン化された酸化膜を除去するためである。ここで、いずれのプローブピンから電流を流したとしてもプローブピンの先端に付着したイオン化された酸化膜の除去を行うことが可能であることを考慮すると、必ずしも第１のプローブピンによって信号電圧入力端子に−１０Ｖの電圧を印加した後に第１のプローブピンによって信号電圧入力端子に＋１０Ｖの電圧を印加する必要は無く、第１のプローブピンによって信号電圧入力端子に＋１０Ｖの電圧を印加した後に第１のプローブピンによって信号電圧入力端子に−１０Ｖの電圧を印加しても良い。
【００４４】
同様に、上記した本発明を適用した半導体チップの試験方法の一例では、第２のプローブピンによって信号電圧出力端子に−１０Ｖの電圧を印加した後に第２のプローブピンによって信号電圧出力端子に＋１０Ｖの電圧を印加しているが、第２のプローブピンによって信号電圧出力端子に−１０Ｖの電圧を印加するのは第２のプローブピン及び第４のプローブピンに電流を流すことにより第２のプローブピン及び第４のプローブピンの先端に付着したイオン化された酸化膜を除去するためであり、第２のプローブピンによって信号電圧出力端子に＋１０Ｖの電圧を印加するのは第２のプローブピン及び第６のプローブピンに電流を流すことにより第２のプローブピン及び第６のプローブピンの先端に付着したイオン化された酸化膜を除去するためである。ここで、いずれのプローブピンから電流を流したとしてもプローブピンの先端に付着したイオン化された酸化膜の除去を行うことが可能であることを考慮すると、必ずしも第２のプローブピンによって信号電圧出力端子に−１０Ｖの電圧を印加した後に第２のプローブピンによって信号電圧出力端子に＋１０Ｖの電圧を印加する必要は無く、第２のプローブピンによって信号電圧出力端子に＋１０Ｖの電圧を印加した後に第２のプローブピンによって信号電圧出力端子に−１０Ｖの電圧を印加しても良い。
【００４５】
更に、上記した本発明を適用した半導体チップの試験方法の一例では、第１のプローブピンによって信号電圧入力端子に±１０Ｖの電圧を印加することによって第１のプローブピン、第３のプローブピン及び第５のプローブピンの先端に付着したイオン化された酸化膜の除去を行った後に第２のプローブピンによって信号電圧出力端子に±１０Ｖの電圧を印加することによって第２のプローブピン、第４のプローブピン及び第６のプローブピンの先端に付着したイオン化された酸化膜の除去を行っているが、上記した様にいずれのプローブピンから電流を流したとしてもプローブピンの先端に付着したイオン化された酸化膜の除去を行うことが可能であることを考慮すると、必ずしも第１のプローブピンによって信号電圧入力端子に±１０Ｖの電圧を印加した後に第２のプローブピンによって信号電圧出力端子に±１０Ｖの電圧を印加する必要は無く、第２のプローブピンによって信号電圧出力端子に±１０Ｖの電圧を印加した後に第１のプローブピンによって信号電圧入力端子に±１０Ｖの電圧を印加しても良い。また、第１のプローブピンによって信号電圧入力端子に±１０Ｖの電圧を印加するのと同時に第２のプローブピンによって信号電圧出力端子に±１０Ｖの電圧を印加しても良い。
【００４６】
また、上記した本発明を適用した半導体チップの試験方法の一例では、第１のプローブピンによって信号電圧入力端子に±１０Ｖの電圧を印加すると共に、第２のプローブピンによって信号電圧出力端子に±１０Ｖの電圧を印加することによって、全てのプローブピンに電流を流し、全てのプローブピンの先端に付着したイオン化された酸化膜の除去を行っているが、必ずしも全てのプローブピンに電流を流す必要は無く、イオン化された酸化膜の除去が必要なプローブピンに電流を流せば充分である。
【００４７】
更に、上記した本発明を適用した半導体チップの試験方法の一例では、１つの半導体チップに着目した場合に、プローブピンのクリーニング処理、即ち、プローブピンの先端に付着したイオン化された酸化膜の除去を行った後に半導体チップの電気的特性を測定しているが、半導体チップの電気的特性の測定を正確に行うことができる様に、半導体チップの端子にプローブピンを一定の値以下のコンタクト抵抗で接触させることができれば充分であり、必ずしもクリーニング処理を行った後に半導体チップの電気的特性を測定する必要は無く、半導体チップの電気的特性を測定した後に、次の半導体チップの測定に備えてクリーニング処理を行っても良い。但し、半導体チップの電気的特性の測定の直前にクリーニング処理を行った方が、より正確で安定した電気的特性の測定が実現できるために、１つの半導体チップに着目した場合に、クリーニング処置を行った後に半導体チップの電気的特性を測定した方が好ましい。
【００４８】
また、上記した本発明を適用した半導体チップの試験方法の一例では、第１のプローブピンによって信号電圧入力端子に±１０Ｖの電圧を印加する際にグランド端子（１）及び電源印加端子（１）に０Ｖの電圧を印加しているが、第１のプローブピンによって信号電圧入力端子に±１０Ｖの電圧を印加するのは、第１のプローブピン、第３のプローブピン及び第５のプローブピンに電流を流すためであり、第１のプローブピン、第３のプローブピン及び第５のプローブピンに電流を流すことができるのであれば、第１のプローブピンによって信号電圧入力端子に±１０Ｖの電圧を印加する際にグランド端子（１）及び電源印加端子（１）に印加する電圧は必ずしも０Ｖである必要は無い。また、グランド端子（１）及び電源印加端子（１）に印加する電圧値が同一である必要も無い。
【００４９】
同様に、上記した本発明を適用した半導体チップの試験方法の一例では、第２のプローブピンによって信号電圧出力端子に±１０Ｖの電圧を印加する際にグランド端子（２）及び電源印加端子（２）に０Ｖの電圧を印加しているが、第２のプローブピンによって信号電圧出力端子に±１０Ｖの電圧を印加するのは、第２のプローブピン、第４のプローブピン及び第６のプローブピンに電流を流すためであり、第２のプローブピン、第４のプローブピン及び第６のプローブピンに電流を流すことができるのであれば、第２のプローブピンによって信号電圧出力端子に±１０Ｖの電圧を印加する際にグランド端子（２）及び電源印加端子（２）に印加する電圧は必ずしも０Ｖである必要は無い。また、グランド端子（２）及び電源印加端子（２）に印加する電圧値が同一である必要も無い。
【００５０】
上記した本発明を適用した半導体チップの試験方法の一例では、第１のプローブピンによって信号電圧入力端子に±１０Ｖの電圧を印加すると共に、第２のプローブピンによって信号電圧出力端子に±１０Ｖの電圧を印加し、プローブピンに電流を流すことによってプローブピンの先端に付着したイオン化された酸化物の除去を行っており、プローブピンの消費を抑えながらプローブピンのクリーニングを行うことができ、プローブピンの長寿命化を図ることができる。
【００５１】
また、プローブピンに電流を流すことによってプローブピンの先端に付着したイオン化された酸化膜の除去を行っており、ダストの発生を抑制してクリーニング処理を行うことができる。
【００５２】
更に、電源印加端子やグランド端子の数に制限は無いことに加え、端子に接触し電流が流れたプローブピンのクリーニング処理を行うことができるために、一度に複数のプローブピンのクリーニングを行うことができ、クリーニング処理を効率的に行うことができる。
即ち、従来のクリーニング方法では、プローブピン毎に研磨を行う必要があったのに対して、本発明を適用した半導体チップの試験方法の一例では、一度に複数のプローブピンのクリーニングを行うことができ、クリーニング処理の効率化を図ることが可能となる。
【００５３】
また、本発明を適用した半導体チップの試験方法の一例では、同一ステージでプローブピンのクリーニング処理及び半導体チップの電気的特性の測定を行うことができ、プローブピンのクリーニング用の新たなステージを設ける必要が無く、更にステージの移動が無いために、半導体チップの電気的特性を測定する半導体測定装置のコンパクト化を図ることができる。
即ち、従来の半導体測定装置の様に、半導体ウェーハの電気的特性の測定を行う保持用ステージの他に、プローブピンの先端を研磨する研磨機構を設ける必要が無く、更に、同一ステージでプローブピンのクリーニング処理及び半導体チップの電気的特性の測定を行うが故に、従来の半導体測定装置の様に、保持用ステージと研磨機構との間の移動を行う必要も無いために、半導体測定装置のコンパクト化を図ることができる。
【図面の簡単な説明】
【００５４】
【図１】本発明を適用した半導体チップの試験方法によって電気的特性を測定する半導体チップの一例を説明するための模式的な図である。
【図２】本発明を適用した半導体チップの試験方法の一例を説明するための模式的な図である。
【図３】従来の半導体測定装置を説明するための模式的な図である。
【符号の説明】
【００５５】
１  半導体チップ
２  信号電圧入力端子
３  信号電圧出力端子
４  グランド端子（１）
５  グランド端子（２）
６  電源印加端子（１）
７  電源印加端子（２）
８  内部回路
９  静電保護回路（１）
１０  静電保護回路（２）
１１  第１のダイオード
１２  第２のダイオード
１３  第３のダイオード
１４  第４のダイオード
１５  第１のプローブピン
１６  第２のプローブピン
１７  第３のプローブピン
１８  第４のプローブピン
１９  第５のプローブピン
２０  第６のプローブピン
２１  半導体ウェーハ
【図１】
2005093748.tif 000003
【図２】
2005093748.tif 000004
【図３】
2005093748.tif 000005