(57)【要約】【課題】レーザダイオードの発光デューティー比を調整する。【解決手段】レーザダイオード２４の駆動電流は、パルス出力回路１６により制御される。このパルス出力回路１６の入力に抵抗１２，コンデンサ１４からなるＣＲ遅延回路を設ける。これによって、パルス出力回路１６の入力の立ち下がりは、トランジスタ１０のオンによって速やかに行われ、立ち上がりは抵抗１２によって緩やかに行われる。従って、トランジスタ１０のベースに供給される入力パルスＣｏｎｔに比べ、Ｌレベルの期間が大きくなったパルスをパルス出力回路１６に供給することができ、発光デューティー比を変更することができる。【選択図】図１
2005347546.tif 000002
【特許請求の範囲】
【請求項１】
レーザダイオードをパルス発光させるレーザダイオード駆動回路であって、
レーザダイオードへ供給するパルス電流発生のための入力パルスについて、立ち上がりと立ち下がりとで、異なる時定数により応答し、入力パルスのデューティー比を変更するデューティー比変更回路を有し、
このデューティー比変更回路によって、デューティー比が変更された駆動パルスを出力することを特徴とするレーザダイオード駆動回路。
【請求項２】
請求項１に記載のレーザダイオード駆動回路であって、
前記デューティー比変更回路は、
入力パルスによってオンオフされるトランジスタと、
このトランジスタの出力電流によって充電されるコンデンサと、
このコンデンサを放電する抵抗と、
を有し、
前記コンデンサについて、トランジスタの出力電流により小さな時定数で充電し、前記抵抗により大きな時定数で放電することによって、入力パルスに対しデューティー比が変更されたパルスを得ることを特徴とするレーザダイオード駆動回路。
【請求項３】
請求項２に記載のレーザダイオード駆動回路であって、
前記トランジスタは、ｐ型トランジスタであって、コレクタがグランドに接続され、
前記コンデンサおよび前記抵抗は、一端が前記トランジスタのエミッタに接続され、他端が電源に接続されていることを特徴とするレーザダイオード駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
レーザダイオードをパルス発光させるレーザダイオード駆動回路に関する。
【背景技術】
【０００２】
従来より、記録可能な光ディスク（例えば、ＭＤ（ミニディスク）、ＣＤＲ（コンパクトディスクレコーダブル）、ＣＤＲＷ（ＣＤリライタブル）、ＤＶＤＲ（デジタルバーサタイルディスクレコーダブル）、ＤＶＤＲＡＭ（ＤＶＤランダムアクセスメモリ））では、レーザダイオードからの光パルスによって、データの書き込みが行われる。この光パルスは、通常デューティー比５０％のものが用いられ、レーザダイオード駆動回路では、外部から供給されるデューティー比５０％の入力パルスによって、レーザダイオード駆動用のパルス電流を発生し、レーザダイオードを駆動している。
【０００３】
レーザダイオードのパルス駆動回路は、例えば特許文献１などに示されている。
【０００４】
【特許文献１】特開２００１−２３７４８９
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、光ディスクにおいては、高速の記録や、高密度のデータ記録が行われるようになってきており、その場合光パルスの周波数が高くなり、入力パルス通りのデューティー比の光パルスが得られない場合もある。
【０００６】
すなわち、レーザダイオードは、図３（ａ）に示すように、Ｉｔｈ以上の電流により発光する。このため、図３（ｂ）に示すように、発光期間については、入力パルスのＨレベルの期間に比べ短くなる。周波数が低い場合は、この現象のデューティー比に対する影響は小さいが、周波数が高くなるとその影響は無視できなくなる。
【０００７】
入力パルスのデューティー比を調整することで、レーザダイオードの発光におけるデューティー比を調整することは可能であるが、この場合には入力パルスの生成回路において、駆動回路の特性に合わせたデューティー比の設定を行わなければならない。通常の場合入力パルスの作成回路と、レーザダイオードの駆動回路は別々の集積回路で構成されるため、このような調整が難しかった。
【課題を解決するための手段】
【０００８】
本発明は、レーザダイオードをパルス発光させるレーザダイオード駆動回路であって、レーザダイオードへ供給するパルス電流発生のための入力パルスについて、立ち上がりと立ち下がりとで、異なる時定数により応答し、入力パルスのデューティー比を変更するデューティー比変更回路を有し、このデューティー比変更回路によって、デューティー比が変更された駆動パルスを出力することを特徴とする。
【０００９】
また、前記デューティー比変更回路は、入力パルスによってオンオフされるトランジスタと、このトランジスタの出力電流によって充電されるコンデンサと、このコンデンサを放電する抵抗と、を有し、前記コンデンサについて、トランジスタの出力電流により小さな時定数で充電し、前記抵抗により大きな時定数で放電することによって、入力パルスに対しデューティー比が変更されたパルスを得ることが好適である。
【００１０】
また、前記トランジスタは、ｐ型トランジスタであって、コレクタがグランドに接続され、前記コンデンサおよび前記抵抗は、一端が前記トランジスタのエミッタに接続され、他端が電源に接続されていることが好適である。
【発明の効果】
【００１１】
本発明によれば、レーザダイオード駆動回路において、入力パルスのデューティー比を変更できるため、入力パルスのデューティー比自体は変更しなくても、レーザダイオードを所定のデューティー比で発光させることが可能である。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１３】
図１は、実施形態にかかるレーザダイオード駆動回路の構成を示す図であり、入力パルスＣｏｎｔは、トランジスタ１０のベースに供給される。このトランジスタ１０は、ＰＮＰトランジスタであり、コレクタがグランドに接続されている。
【００１４】
トランジスタ１０のエミッタには、他端が電源Ｖｃｃに接続された抵抗１２，コンデンサ１４の一端が接続されているとともに、パルス出力回路１６の制御端が接続されている。従って、トランジスタ１０は、入力パルスＣｏｎｔに対して、エミッタフォロア回路となっている。
【００１５】
このパルス出力回路１６は、一端が定電流回路１８を介しグランドに接続され、他端は、ＰＮＰトランジスタ２０のコレクタに接続されている。トランジスタ２０のエミッタは、電源Ｖｃｃに接続されており、トランジスタ２０のベースはＰＮＰトランジスタ２２のベースに接続されるとともにトランジスタ２０のコレクタベース間が短絡されている。また、トランジスタ２２はエミッタが電源Ｖｃｃに接続されている。従って、トランジスタ２０とトランジスタ２２はカレントミラーを構成している。
【００１６】
トランジスタ２２のコレクタには、端子Ｉｏｕｔを介し、レーザダイオード２４のアノードが接続され、このレーザダイオード２４のカソードは、グランドに接続されている。
【００１７】
さらに、レーザダイオード２４に、近接してアノードがグランドに接続されたフォトダイオード２６が設けられている。すなわち、フォトダイオード２６は、そのアノードからレーザダイオード２４の発光量に応じた電流を発生する。フォトダイオード２６の出力はＡＰＣ制御回路４０からバッファ２８を介し、定電流回路１８の制御端に供給されている。なお、ＡＰＣ（オート・パワー・コントロール）制御回路４０は、フォトダイオード２６の出力をバッファ２８に入力するＩｉｎに変換する。
【００１８】
このような回路において、デューティー比５０％の一定周波数の入力パルスＣｏｎｔがトランジスタ１０のベースに供給されると、このトランジスタ１０は入力パルスＣｏｎｔに応じてオンオフする。すなわち、入力パルスＣｏｎｔがＨレベルの時にトランジスタ１０はオフ、Ｌレベルの時にトランジスタ１０はオンする。
【００１９】
入力パルスがＬレベルの時には、トランジスタ１０がオンとなり、コンデンサ１４の一端は、トランジスタ１０を介しグランドに接続されることになり、コンデンサ１４は、トランジスタ１０の能力によって充電され、一端が０．７Ｖ、他端が電源電圧になる。すなわち、コンデンサ１４の一端がグランド電圧に近い電圧に移行する。一方、入力パルスがＨレベルの時には、トランジスタ１０はオフとなり、コンデンサ１４の充電電荷は抵抗１２を介し放電され、その両端が電源電圧Ｖｃｃとなる。
【００２０】
このようなトランジスタ１０のエミッタは、パルス出力回路１６の制御端に入力されている。このパルス出力回路１６は、基本的には、トランジスタ１０のエミッタの電圧によって、定電流回路１８に流れる電流をトランジスタ２０に流すか否かを制御するものであり、ＰＮＰトランジスタの機能を果たす。
【００２１】
そして、パルス出力回路１６の電流は、そのままトランジスタ２０に流れるため、この電流がトランジスタ２２を介しレーザダイオード２４に流れる。また、このレーザダイオード２４が所定のしきい値電流Ｉｔｈ以上において発光することについては上述の場合と同様である。
【００２２】
また、レーザダイオード２４の発光量に応じた電流がフォトダイオード２６に生じ、この発光量が所定量となるように定電流回路１８の電流量が制御される。従って、温度などが変化されても、レーザダイオード２４の発光量が一定になるように定電流回路１８の電流量が制御される。
【００２３】
図２に示すように、入力パルスＣｏｎｔがＨレベルの時には、トランジスタ１０はオフ、トランジスタ１０のエミッタ電圧は、Ｖｃｃとなっている。従って、パルス出力回路１６は、オフとなりトランジスタ２０，２２には電流は流れず、Ｉｏｕｔは、０となっている。
【００２４】
次に、入力パルスＣｏｎｔがＬレベルになると、トランジスタ１０がオンになり、このトランジスタ１０を介し、グランドに流れ、コンデンサ１４の一端（トランジスタ１０のエミッタ電圧）の電圧がグランドに向けて下降する。これによって、コンデンサ１４はその両端電圧が異なるものに充電される。これによって、パルス出力回路１６への入力はＬレベルとなり、トランジスタ２０，２２がオンとなって、Ｉｏｕｔとして所定の電流が流れる。
【００２５】
さらに、入力パルスＣｏｎｔがＨレベルになると、トランジスタ１０がオフになり、コンデンサ１４に充電された電荷がこの抵抗１２を介し、放電され、これによってコンデンサ１４の一端（トランジスタ１０のエミッタ）の電圧が電源電圧Ｖｃｃに向けて上昇する。これによって、コンデンサ１４はその両端電圧が同じものに放電される。これによって、パルス出力回路１６への入力はＨレベルとなり、トランジスタ２０，２２がオフとなって、Ｉｏｕｔが０となる。
【００２６】
ここで、トランジスタ１０のエミッタ電圧の変化は、その立ち下がりは、トランジスタ１０のオンにより、そこに流れる電流により、立ち上がりは、抵抗１２を介する電流による。
【００２７】
入力パルスＣｏｎｔのＨレベルがＶｃｃ、Ｌレベルがグランドとすると、Ｈレベルの際には、トランジスタ１０のベースがＶｃｃとなり、またエミッタも抵抗１２によりＶｃｃにプルアップされている。従って、トランジスタ１０は、カットオフ状態である。
【００２８】
入力パルスＣｏｎｔが立ち下がると、トランジスタ１０のベース電圧が下がり、Ｖｃｃ−０．７Ｖ（＝しきい値電圧）以下になると、トランジスタ１０がオンし、エミッタ電位を入力パルスＣｏｎｔに同期して引き下げる。このときのエミッタ電位は、容量と、ＰＮＰトランジスタ１０のエミッタフォロアの出力インピーダンスｒｅとの時定数によって決定される。
【００２９】
ここで、エミッタフォロアの出力インピーダンスｒｅは、ｒｅ＝１／ｇｍ＝（ｋＴ／ｑ）・（１／Ｉｅ）で求まる。ここで、Ｉｅはエミッタ電流である。なお、ｑは電荷素量、ｋはボルツマン定数、Ｔは絶対温度、ｇｍは順方向コンダクタンスである。
【００３０】
Ｖｃｃ＝４Ｖ、エミッタ抵抗８ｋΩの場合、ベース電位が、１Ｖの状態を考えると、エミッタ電位は、１．７Ｖであり、エミッタ電流Ｉｅ＝（４Ｖ−１．７Ｖ）／８ｋΩ＝２８８μＡが流れる。このときのｒｅは、温度を２７℃として、ｒｅ＝（ｋＴ／ｑ）・（１／Ｉｅ）＝２６ｍＶ／２８８μＡ＝９０Ωである。コンデンサ１４を１ｐＦとすれば、時定数は、Ｃ・Ｒ＝１ｐＦ・９０Ω＝０．０９ｎｓとなる。
【００３１】
２０ＭＨｚのパルスであれば、周期５０ｎｓであり、０．０９ｎｓは無視できる値である。従って、Ｉｏｕｔの立ち上がりは、遅れがないと見なせる。
【００３２】
入力パルスＣｏｎｔがグランドの状態では、ＰＮＰトランジスタ１０のエミッタは、０．７Ｖ程度であり、コンデンサ１４には、電荷が充電された状態になっている。
【００３３】
入力パルスＣｏｎｔがグランドからＶｃｃへ立ち上がると、トランジスタ１０のベースが上昇し、オフになる。この状態で、抵抗１２からの電流が点に流れ込み、コンデンサ１４が放電する。
【００３４】
このときの時定数Ｃ・Ｒは、コンデンサ１４の容量と、抵抗１２の抵抗値によって決定される。抵抗１２を８ｋΩとすれば、Ｃ・Ｒ＝１ｐＦ・８ｋΩ＝８ｎｓとなる。従って、図２に示すように、トランジスタ１０のエミッタ電圧は徐々に上昇する。トランジスタ１０のエミッタ電圧の放電カーブにより、パルス出力回路１６の切り替わりスレッショルド電位に達するまでに遅延が発生、それがＩｏｕｔのオフ時遅延となる。このオフ時遅延は、コンデンサ１４と抵抗１２によって決定される。
【００３５】
ＣＲによる放電は、１τ＝６３％であり、約１τ＝８ｎｓがパルス出力回路１６のオフ時、すなわちＩｏｕｔのオフ時遅延となる。この８ｎｓは、上述のような周期５０ｎｓに対し有意の値であり、これによってデューティー比を大きくすることができる。
【００３６】
また、コンデンサ１４、抵抗１２の値を変更することで、デューティー比を所望のものに調整することができる。
【００３７】
図４には、他の実施形態が示されている。この実施形態では、コンデンサ１４に対し、コンデンサ３０およびスイッチ３２の直列接続が、並列に接続され、抵抗１２に対し、抵抗３４およびスイッチ３６の直列接続が、並列に接続されている。従って、スイッチ３２，３６のオンオフを切り替えることによって、トランジスタ１０のエミッタ電圧についての放電時定数を変更することができる。従って、デューティー比変更の要求に従って、スイッチ３２，３６のオンオフを設定することで、発光デューティー比について所望の調整が行える。
【００３８】
また、トランジスタ１０のエミッタ電圧についてのＣＲ定数をプログラマブルに変更可能にすれば、オフ時遅延時間を任意に設定できる。従って、多数のＩｔｈの異なるレーザダイオード２４に対応することができる。
【００３９】
このように、本実施形態によれば、レーザダイオード２４のパルス発光時のＩｔｈなどによる発光パルスのデューティー比の低下をパルス出力回路１６のオフ時遅延を用い、補償することができ、ディスクに記録するピットのサイズを所定のものに維持することができる。また、ＣＲ時定数を変更可能とすることによって、レーザ駆動電流のオフ時遅延を任意に調整することができ、幅広い対応が可能になる。
【図面の簡単な説明】
【００４０】
【図１】実施形態の構成を示す図である。
【図２】実施形態の各部の信号波形を示す図である。
【図３】レーザダイオードの発光の状態を説明する図である。
【図４】他の実施形態の構成を示す図である。
【符号の説明】
【００４１】
１０  トランジスタ、１２，３４  抵抗、１４，３０  コンデンサ、１６  パルス出力回路、１８  定電流回路、２０  トランジスタ、２２  トランジスタ、２４  レーザダイオード、２６  フォトダイオード、２８  バッファ、３２，３６  スイッチ、４０  ＡＰＣ制御回路。
【図１】
2005347546.tif 000003
【図２】
2005347546.tif 000004
【図３】
2005347546.tif 000005
【図４】
2005347546.tif 000006