(57)【要約】【課題】  フィルファクタが改善されたＣＭＯＳイメージ素子を提供する。【解決手段】  素子分離領域及びアクティブ領域を含む半導体基板、前記アクティブ領域の所定部分に形成される複数のゲート電極、及び前記ゲート電極それぞれに外部信号を伝達するゲート電極コンタクトを含み、前記ゲート電極コンタクトは、アクティブ領域とオーバーラップされるように形成されるＣＭＯＳイメージ素子。【選択図】  図４
2005347742.tif 000002
【特許請求の範囲】
【請求項１】
素子分離領域及びアクティブ領域を含む半導体基板と、
前記アクティブ領域の所定部分に形成される複数のゲート電極と、
前記ゲート電極それぞれに外部信号を伝達するゲート電極コンタクトと、を含み、
前記ゲート電極コンタクトは、アクティブ領域とオーバーラップされるように形成されることを特徴とするＣＭＯＳイメージ素子。
【請求項２】
前記それぞれのアクティブ領域は、ピクセル領域を縮少させた形態のフォトダイオード領域及び前記フォトダイオードの所定部分から延びるトランジスタ領域を含むことを特徴とする請求項１に記載のＣＭＯＳイメージ素子。
【請求項３】
前記ゲート電極は、トランスファトランジスタのゲート電極、リセットトランジスタのゲート電極及びソースフォロワーを構成するトランジスタのゲート電極を含み、
前記ゲート電極は、トランジスタ領域の上部に形成されることを特徴とする請求項２に記載のＣＭＯＳイメージ素子。
【請求項４】
前記トランスファトランジスタのゲート電極は、前記トランジスタ領域及びフォトダイオード領域の境界面に形成されることを特徴とする請求項３に記載のＣＭＯＳイメージ素子。
【請求項５】
複数のピクセル領域が限定された半導体基板と、
前記各ピクセル領域に形成され、フォトダイオード領域及びトランジスタ領域を含むアクティブ領域と、
前記トランジスタ領域に形成される少なくとも一つのゲート電極と、
前記ゲート電極の両側のアクティブ領域に形成されるフォトダイオード、フローティング拡散領域及び接合領域と、
前記ゲート電極に電気的信号を伝達する第１コンタクトと、
前記フローティング拡散領域及び選択された接合領域に電気的信号を伝達する第２コンタクトと、を含み、
前記第１コンタクトは、前記アクティブ領域とオーバーラップされるように形成されることを特徴とするＣＭＯＳイメージ素子。
【請求項６】
前記フォトダイオード領域は、ピクセル領域のほとんどを占める四角板形状を有し、
前記トランジスタ領域は、前記フォトダイオード領域の一面の所定部分に延びるライン形状を有することを特徴とする請求項５に記載のＣＭＯＳイメージ素子。
【請求項７】
前記ゲート電極は、トランスファトランジスタのゲート電極、リセットトランジスタのゲート電極及びソースフォロワーを構成するトランジスタのゲート電極を含むことを特徴とする請求項５に記載のＣＭＯＳイメージ素子。
【請求項８】
前記トランスファトランジスタのゲート電極は、前記トランジスタ領域及びフォトダイオード領域の境界面に形成されることを特徴とする請求項７に記載のＣＭＯＳイメージ素子。
【請求項９】
外部の光を感知して電荷を生成するフォトダイオード、前記フォトダイオードによって生成された電荷を保存するためのフローティング拡散領域、前記電荷を前記フローティング拡散領域に移動させるトランスファトランジスタ、前記フローティング拡散領域を周期的にリセットさせるリセットトランジスタ及びフローティング拡散領域に充電された電荷による信号をバッファリングするソースフォロワーより構成されたＣＭＯＳイメージ素子において、
前記フォトダイオード、トランスファトランジスタ、リセットトランジスタ及びソースフォロワーが形成されるアクティブ領域と、
前記アクティブ領域の所定部分に形成され、トランスファトランジスタ、リセットトランジスタ及びソースフォロワーのためのトランジスタを構成するゲート電極と、を含み、
前記ゲート電極に外部信号を伝達するコンタクトは、アクティブ領域上に形成されることを特徴とするＣＭＯＳイメージ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はイメージ素子に係り、さらに具体的には、フィルファクタが改善されたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージ素子に関する。
【背景技術】
【０００２】
一般的に、イメージ素子は、光学映像を電気信号に変換させる素子である。このようなイメージ素子としては、代表的に、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）及びＣＭＯＳイメージ素子（センサー）がある。ＣＣＤは、複数のＭＯＳキャパシタを含み、このＭＯＳキャパシタに電荷（キャリア）を移動させることによって動作される。ＣＭＯＳイメージ素子は、フォトダイオードを含む複数の単位ピクセルより構成され、このような単位ピクセルは、制御回路及び信号処理によって駆動される。
【０００３】
前記ＣＣＤは、駆動方式が複雑で、電力消耗が大きく、製造工程が複雑であるだけでなく、シグナルプロセッシング回路を前記ＣＣＤチップ内に集積できないので、１チップ化が困難であるという短所がある。一方、ＣＭＯＳイメージ素子は、既存に常用されているＣＭＯＳ技術によって製作可能であるので、現在では、製造が容易なＣＭＯＳイメージセンサーについての研究開発が主に進められている。
【０００４】
ＣＭＯＳイメージセンサーは、特許文献１及び２に記載されたように、イメージを撮像するピクセル領域及びピクセル領域の出力信号をコントロールするためのＣＭＯＳロジック領域を含む。公知のように、ピクセル領域は、フォトダイオード及びＭＯＳトランジスタより構成され、ＣＭＯＳロジック領域は、複数のＣＭＯＳトランジスタより構成されうる。
【０００５】
図１は、一般的なピクセル領域及びロジック領域を有するＣＭＯＳイメージ素子を概略的に示すブロック図である。図１に示されたように、ＣＭＯＳイメージ素子１０は、回路基板１１上に形成されたピクセルアレイ領域１２及びＣＭＯＳロジック領域１５を含む。
【０００６】
ピクセルアレイ領域１２は、マトリックス状に配置された複数の単位ピクセル１２ａを含む。単位ピクセル１２ａは、図２に示されたように、光をセンシングするフォトダイオード１２２、フォトダイオード１２２によって生成された電荷を伝達するトランスファトランジスタ１２４、前記トランスファトランジスタ１２４から伝えられた電荷を保存するフローティング拡散領域（ＦＤ：Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ ｒｅｇｉｏｎ）を周期的にリセットさせるリセットトランジスタ１２６及びフローティング拡散領域ＦＤに充電された電荷による信号をバッファリングするソースフォロワー１２８を含む。ソースフォロワー１３８は、直列に連結された２個のＭＯＳトランジスタＭ１，Ｒ１より構成されうる。
【０００７】
図３は、一般的なＣＭＯＳイメージ素子のピクセルアレイ領域の平面図である。図３に示されたように、半導体基板（図示せず）の所定部分にフォトダイオード領域及びトランジスタ領域が限定されるように素子分離膜２５が形成され、複数のアクティブ領域２０が限定される。
【０００８】
アクティブ領域２０は、複数個がマトリックス状に配置され、それぞれのアクティブ領域２０は、所定間隔で離隔されている。アクティブ領域２０は、フォトダイオードが形成されるフォトダイオード領域２０ａ及び前記トランスファトランジスタ、リセットトランジスタ及びソースフォロワーが形成されるトランジスタ領域２０ｂより構成される。フォトダイオード領域２０ａは、単位ピクセル領域に規定されるほとんどの領域を占めるように形成され、例えば、四角板形状に形成されうる。フォトダイオード領域２０ａは、受光効率が最大になるように、可能な限り広く形成されることが望ましい。トランジスタ領域２０ｂは、フォトダイオードの所定部分から延び、例えば、ライン形状に形成されうる。このとき、トランジスタ領域２０ｂは、可能な限り、狭く形成されることが望ましい。
【０００９】
アクティブ領域２０上にトランジスタのゲート電極２４，２６，２８，２９が配置される。まず、トランスファトランジスタ（図２の１２４）のゲート電極２４は、フォトダイオード領域２０ａとトランジスタ領域２０ｂとの境界部分に配置され、リセットトランジスタ（図２の１２６）のゲート電極２６及びソースフォロワー（図２の１２８）を構成するトランジスタＭ１，Ｒ１のゲート電極２８，２９は、トランジスタ領域２０ｂ上に一定間隔をおいて配置される。
【００１０】
ゲート電極２４，２６，２８，２９の両側のアクティブ領域２０ａ，２０ｂに不純物が注入されて、フォトダイオード３０、フローティング拡散領域ＦＤ及びトランジスタの接合領域３２が形成される。
【００１１】
ゲート電極２４，２６，２８，２９、フローティング拡散領域ＦＤ及び接合領域３２に外部信号を伝達するために、コンタクト４０，４２が形成される。ゲート電極２４，２６，２８，２９のコンタクト４０は、アクティブ領域２０の外郭、すなわち、素子分離膜２５の上部へ延びたゲート電極２４，２６，２８，２９にそれぞれ形成され、フローティング拡散領域ＦＤ及び接合領域３２のコンタクトは、フローティング拡散領域ＦＤ及び接合領域３２の上部に形成される。
【００１２】
しかし、前述したように、ゲート電極２４，２６，２８，２９のコンタクト４０がアクティブ領域２０の外郭の素子分離膜２５上に形成されることによって、それぞれのアクティブ領域２０は、ゲートコンタクト４０のサイズ以上の距離で離隔されねばならない。すなわち、アクティブ領域２０は、コンタクト４０の面積、及びコンタクトとアクティブ領域２０とのショートが発生しないほどの距離を考慮して離隔されねばならない。
【００１３】
このように限定された単位ピクセル領域で、アクティブ領域２０は、一定距離以上離隔されねばならないので、相対的にアクティブ領域２０の面積、すなわち、フォトダイオード領域２０ａの面積が減少する。
【００１４】
フォトダイオード領域２０ａの面積が減少すれば、単位ピクセルでフォトダイオードが占める面積であるフィルファクタが減少する。これにより、ＣＭＯＳイメージ素子のダイナミックレンジが減少する。
【特許文献１】米国特許第５,９０４,４９３号明細書
【特許文献２】米国特許第６,１９５,２５９号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明が解決しようとする目的は、フォトダイオード領域の面積を広げ、フィルファクタを改善できるＣＭＯＳイメージ素子を提供することである。
【課題を解決するための手段】
【００１６】
前記目的を解決するためのＣＭＯＳイメージ素子は、素子分離領域及びアクティブ領域を含む半導体基板、前記アクティブ領域の所定部分に形成される複数のゲート電極、前記ゲート電極それぞれに外部信号を伝達するゲート電極コンタクトを含み、前記ゲート電極コンタクトは、アクティブ領域とオーバーラップされるように形成される。
【００１７】
また、本発明のさらに他の構成によるＣＭＯＳイメージ素子は、複数のピクセル領域が限定された半導体基板、前記各ピクセル領域に形成され、フォトダイオード領域及びトランジスタ領域を含むアクティブ領域、前記トランジスタ領域に形成される少なくとも一つのゲート電極、前記ゲート電極の両側のアクティブ領域に形成されるフォトダイオード、フローティング拡散領域及び接合領域、前記ゲート電極に電気的信号を伝達する第１コンタクト、及び前記フローティング拡散領域及び選択された接合領域に電気的信号を伝達する第２コンタクトを含み、前記第１コンタクトは、前記アクティブ領域とオーバーラップされるように形成される。
【００１８】
前記フォトダイオード領域は、ピクセル領域のほとんどを占める四角板形状を有し、前記トランジスタ領域は、前記フォトダイオード領域の一面の所定部分に延びるライン形状を有する。
【００１９】
前記ゲート電極は、トランスファトランジスタのゲート電極、リセットトランジスタのゲート電極及びソースフォロワーを構成するトランジスタのゲート電極を含む。そのうち、前記トランスファトランジスタのゲート電極は、前記トランジスタ領域及びフォトダイオード領域の境界面に形成される。
【００２０】
また、本発明のさらに他の構成によるＣＭＯＳイメージ素子は、外部の光を感知して電荷を生成するフォトダイオード、前記フォトダイオードによって生成された電荷を保存するためのフローティング拡散領域、前記電荷を前記フローティング拡散領域に移動させるトランスファトランジスタ、前記フローティング拡散領域を周期的にリセットさせるリセットトランジスタ及びフローティング拡散領域に充電された電荷による信号をバッファリングするソースフォロワーより構成される。前記フォトダイオード、トランスファトランジスタ、リセットトランジスタ及びソースフォロワーが形成されるアクティブ領域、及び前記アクティブ領域の所定部分に形成され、トランスファトランジスタ、リセットトランジスタ及びソースフォロワーを構成するトランジスタを構成するゲート電極を含み、前記ゲート電極に外部信号を伝達するコンタクトはアクティブ領域上に形成される。
【発明の効果】
【００２１】
本発明によれば、ゲート電極に外部信号を伝達するコンタクトをアクティブ領域上に位置させることにより、コンタクト面積以上にアクティブ領域間の距離を短縮できて、事実上、アクティブ領域の面積（フォトダイオード領域の面積）を広げうる。
【発明を実施するための最良の形態】
【００２２】
以下、添付した図面に基づいて本発明の望ましい実施形態を説明する。しかし、本発明の実施形態は、色々な他の形態に変形され、本発明の範囲が後述する実施形態によって限定されると解釈されてはならない。本発明の実施形態は、当業者に本発明をより完全に説明するために提供される。したがって、図面での要素の形状は、より明確な説明を強調するために誇張されたものであり、図面上で同じ符号で表示された要素は、同じ要素を意味する。
【００２３】
本発明は、ＣＭＯＳイメージ素子のコンタクトをアクティブ領域の上部に形成するところにその特徴がある。望ましくは、ＣＭＯＳイメージ素子のゲート電極コンタクトをいずれもアクティブ領域の上部に形成するところにその特徴がある。
【００２４】
ゲート電極に信号を伝達するゲート電極コンタクトをアクティブ領域の上部に配置させることによって、アクティブ領域間の素子分離膜にコンタクトを形成しなくても良いので、コンタクト面積程度のアクティブ領域の面積を拡張させうる。これにより、フィルファクタを改善できる。
【００２５】
このような特徴を有する本発明のＣＭＯＳイメージ素子について、図４を参照してさらに詳細に説明する。
【００２６】
図４に示されたように、半導体基板２００の所定部分に素子分離膜２０５が形成され、複数のアクティブ領域２１０が限定される。アクティブ領域２１０は、複数のピクセル領域当り一つずつ形成され、マトリックス状に配置されうる。それぞれのアクティブ領域２１０は、フォトダイオードが形成されるフォトダイオード領域２１０ａ及び前記トランスファトランジスタ、リセットトランジスタ及びソースフォロワーが形成されるトランジスタ領域２１０ｂより構成される。このとき、フォトダイオード領域２１０ａは、単位ピクセルによって限定された領域のほとんどを占めるように形成され、例えば、単位ピクセルを縮少させた四角板形状を有する。トランジスタ領域２１０ｂは、フォトダイオード領域２１０ａの一面の所定部分から延びたライン形状を有する。
【００２７】
トランジスタのゲート電極２２０，２２２，２２４，２２６は、アクティブ領域２１０上に配置される。望ましくは、トランスファトランジスタ（図２の１２４）のゲート電極２２０は、フォトダイオード領域２１０ａとトランジスタ領域２１０ｂとの境界部分に配置され、リセットトランジスタ（図２の１２６）のゲート電極２２２及びソースフォロワー（図２の１２８）を構成するトランジスタＭ１，Ｒ１のゲート電極２２４，２２６は、トランジスタ領域２０ｂ上に一定間隔をおいて配置される。
【００２８】
ゲート電極２２０，２２２，２２４，２２６の両側のアクティブ領域２０ａ，２０ｂに不純物が注入されて、フォトダイオード２３０、フローティング拡散領域ＦＤ及びトランジスタの接合領域２３２が形成される。
【００２９】
ゲート電極２２０，２２２，２２４，２２６、フローティング拡散領域ＦＤ及び接合領域２３２に外部信号を伝達するために、コンタクト２４０，２４２が形成される。本実施形態で、ゲート電極２２０，２２２，２２４，２２６のコンタクト２４０は、アクティブ領域２１０とオーバーラップするように形成する。それと共に、フローティング拡散領域ＦＤ及び接合領域２３２のコンタクトは、それぞれフローティング拡散領域ＦＤ及び接合領域２３２の上部に位置する。
【００３０】
本実施形態のように、ゲート電極２２０，２２２，２２４，２２６のコンタクト２４０がいずれもアクティブ領域２１０の上部に位置することによって、アクティブ領域２１０間の間隙を設定する時、コンタクト２４０の面積を考慮しなくても良い。これにより、アクティブ領域２１０間の間隙をさらに狭くできて、アクティブ領域２１０の面積、すなわち、フォトダイオード領域２１０ａの面積を広げうる。
【００３１】
例えば、ＳＸＧＡ（１２８０×１０２４）級の解像度を有するＣＭＯＳイメージ素子は、ピクセルサイズが約３.８μｍ×３.８μｍであり、コンタクト面積が約０.２２μｍ×０.２２μｍほどであるので、本発明のように、ゲート電極のコンタクト２４０をアクティブ領域２１０の上部に形成すれば、アクティブ領域２１０間の間隙を０.２２μｍ以上減少させて、フィルファクタを約３％以上広げうる。
【００３２】
また、ＶＧＡ（６４０×４８０）級の解像度を有するＣＭＯＳイメージ素子は、ピクセルサイズが約５.６μｍ×５.６μｍであり、コンタクト面積が約０.４μｍ×０.４μｍほどであるので、本発明のようにゲート電極のコンタクト２４０をアクティブ領域２１０の上部に形成すれば、アクティブ領域の間隙を０.４μｍ以上狭くできて、フィルファクタを約４％以上増大させうる。
【００３３】
以上、本発明の望ましい実施形態を詳細に説明したが、本発明は、前記実施形態に限定されず、本発明の技術的な思想の範囲内で、当業者によって色々な変形が可能である。
【産業上の利用可能性】
【００３４】
フォトダイオード領域の面積増大により、ＣＭＯＳイメージ素子のフィルファクタを改善させ、ＣＭＯＳイメージ素子のダイナミックレンジを増大させうる。
【図面の簡単な説明】
【００３５】
【図１】一般的なピクセル領域及びロジック領域を有するＣＭＯＳイメージ素子を概略的に示すブロック図である。
【図２】図１の単位ピクセル領域を示す回路図である。
【図３】図１の単位ピクセル領域を示す平面図である。
【図４】本発明による単位ピクセル領域を示す平面図である。
【符号の説明】
【００３６】
２００  半導体基板
２０５  素子分離膜
２１０  アクティブ領域
２１０ａ  フォトダイオード領域
２１０ｂ  トランジスタ領域
２２０，２２２，２２４，２２６  ゲート電極
２３０  フォトダイオード
２３２  接合領域
２４０，２４２  コンタクト
ＦＤ  フローティング拡散領域
【図１】
2005347742.tif 000003
【図２】
2005347742.tif 000004
【図３】
2005347742.tif 000005
【図４】
2005347742.tif 000006