(57)【要約】【課題】  光取り出し効率、又は光吸収効率が高められた半導体光素子を提供することを目的とする。【解決手段】  基板１から剥離されたｎ型ＧａＮ層５の下面７を、ボイド６と、凸部３を構成していたＧａＮ層２の一部を基板１から剥離してなる剥離面３ｂとにより構成する。下面７は、略平坦面とされる剥離面３ｂと剥離面３ｂに対して窪んだ形状を有するボイド６とによって構成される非平坦面であることから、発光層とされるＩｎＧａＮ層８で発生した光が下面７によって殆ど全反射されることがなく、素子の光取り出し効率を高めることが可能となる。【選択図】  図２
2005057220.tif 000002
【特許請求の範囲】
【請求項１】
基板上に結晶層を成長させることによって形成される半導体光素子であって、
前記基板に形成された凹部で前記結晶層が会合することによって当該結晶層に形成される欠陥部を含む非平坦面を有すること
を特徴とする半導体光素子。
【請求項２】
前記非平坦面は、前記結晶層が前記基板から剥離されることにより形成されること
を特徴とする請求項１記載の半導体光素子。
【請求項３】
前記欠陥部のサイズは、前記結晶層の上側に形成される発光層で発生する光の波長より大きいこと
を特徴とする請求項１記載の半導体光素子。
【請求項４】
前記結晶層の上側に発光層が形成され、
前記非平坦面は前記発光層で発生する光の光取り出し面であること
を特徴とする請求項１記載の半導体光素子。
【請求項５】
前記発光層に対して前記非平坦面の反対側には光反射膜が形成されていること
を特徴とする請求項４記載の半導体光素子。
【請求項６】
前記光反射膜は、電極と兼用されること
を特徴とする請求項５記載の半導体光素子。
【請求項７】
前記結晶層の上側に発光層が形成され、
前記非平坦面は前記発光層で発生する光の光取り出し面に対して略対向する対向面であること
を特徴とする請求項１記載の半導体光素子。
【請求項８】
前記欠陥部が形成される前記結晶層の裏面側は略平坦面であり、
当該結晶層の裏面側の略平坦面に所要の結晶層を重ねて形成することによって素子構造を形成すること
を特徴とする請求項１記載の半導体光素子。
【請求項９】
前記凹部は、前記基板を選択的に除去して形成され、
前記結晶層は、前記基板を選択的に除去して形成される凸部から選択成長されることによって形成されること
を特徴とする請求項１記載の半導体光素子。
【請求項１０】
前記凸部の平面形状は略六角形であること
を特徴とする請求項９記載の半導体光素子。
【請求項１１】
前記凸部の側面は、前記結晶層の成長方向に対して略垂直な面であること
を特徴とする請求項９記載の半導体光素子。
【請求項１２】
前記結晶層は、前記基板に形成された緩衝層を介して形成されること
を特徴とする請求項１記載の半導体光素子。
【請求項１３】
前記緩衝層の一部を除去して開口部が形成され、
前記凹部は、前記開口部に臨む前記基板の一部を除去して形成されること
を特徴とする請求項１２記載の半導体光素子。
【請求項１４】
前記緩衝層の表面には当該緩衝層に形成されるマスク層の一部が除去されてなる窓部が形成され、
前記凹部は、前記窓部に臨む前記緩衝層とともに前記基板の一部を除去して形成されること
を特徴とする請求項１２記載の半導体光素子。
【請求項１５】
前記欠陥部のピッチに合わせて前記結晶層が分離されて素子本体が形成されること
を特徴とする請求項１記載の半導体光素子。
【請求項１６】
前記基板はサファイア基板、又はＳｉＣ基板であること
を特徴とする請求項１記載の半導体光素子。
【請求項１７】
前記結晶層、及び当該結晶層の上側に形成される所要の結晶層は、ＧａＮ系半導体を主たる材料として形成されること
を特徴とする請求項１記載の半導体光素子。
【請求項１８】
基板上に形成される緩衝層から結晶層を成長させることによって形成される半導体光素子であって、
前記緩衝層に形成された凹部で前記結晶層が会合することによって当該結晶層に形成される欠陥部を含む非平坦面を有すること
を特徴とする半導体光素子。
【請求項１９】
基板の主面に対して略垂直な側面を有する凸部から結晶層を成長させ、
前記凸部に隣り合う凹部で前記結晶層を会合させることによって当該結晶層に所要の欠陥部を形成すること
を特徴とする半導体光素子の製造方法。
【請求項２０】
前記結晶層の結晶成長面が結晶成長方向に対して略垂直となるように当該結晶層を成長させ、
前記結晶層が会合する際に当該結晶層の結晶成長が行われる装置内の成長圧力を減圧すること
を特徴とする請求項１９記載の半導体光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光取り出し効率、又は光吸収効率が高められた半導体光素子に関する。さらに詳しくは、素子内部で発生した光を効率良く素子外部に取り出すことができる素子構造、又は光吸収効率を高めることができる素子構造を有する半導体光素子に関する。また、このような素子構造を簡便に形成することができる半導体光素子の製造方法に関する。
【背景技術】
【０００２】
従来、発光ダイオードの如き発光素子として用いられる半導体発光素子や光センサなどに用いられる半導体受光素子については、光取り出し効率、又は光吸収効率を高めるための技術開発が各技術分野で行われている。このような半導体光素子のうち、例えば、半導体発光素子の輝度を上げるためには種々の方法が行なわれており、大きく分けて、素子自体の入力電流に対する発光量を上げる方法と、発生した光を効率良く素子外部に取り出す光取り出し効率を上げる方法が挙げられる。前者は、結晶層を構成する材料、結晶構造、結晶成長性の良し悪しやそれら結晶層の組み合わせおよび製造プロセスに負うところが大きい。後者は、素子の構造やその素子を装置基板に搭載したときの構造による光の反射等を検討し、発生した光を減衰させずに漏れなく素子外部に取り出すところが重要になる。例えば、青色又は緑色発光素子として好適とされるＧａＮ系半導体を用いた半導体発光素子においては、上述した製造プロセスに関する技術開発及び光取り出し効率を高めるための技術開発が活発に行われている。
【０００３】
素子自体の入力電流に対する発光量を上げる方法については、窒化ガリウム（ＧａＮ）系半導体の結晶成長時に生じる転位密度を低減することが高品質の素子を製造するために重要な技術の一つとされている。また、結晶を成長させる製造プロセスに止まらず、転位密度が低減された良質の結晶層を成長させるためには、転位密度が低減された良質の窒化物半導体基板に素子を形成することも重要となる。
【０００４】
例えば、特許文献１に開示された技術によって形成される窒化物半導体基板は、横方向への選択な結晶成長を利用して形成されており、さらに、窒化物半導体基板の割れや欠けを低減するために、窒化物半導体基板と、当該窒化物半導体基板を結晶成長させる支持基板との間に形成される空間で窒化物半導体基板と支持基板とを分離して形成される。
【０００５】
また、特許文献２に開示された技術によれば、結晶成長時に保護膜の成分が分解することによるＧａＮ結晶層の汚染、及びＧａＮ結晶層が保護膜から異常成長しないように結晶成長の起点である結晶表面の転位密度が低減された窒化物半導体基板を提供している。
【０００６】
さらにまた、特許文献３に開示された技術によれば、窒化物半導体基板が形成されるサファイア基板と当該窒化物半導体基板との間に空隙が形成されるように窒化物半導体を選択的に横方向に成長させ、窒化物半導体基板をアブレーションによってサファイア基板から剥離する際に発生するガスが当該空隙に広がることによってこれら基板の割れやえぐれ傷を低減して、良質の窒化物半導体基板を提供している。
【０００７】
【特許文献１】特開２００３−０５５０９７号公報
【特許文献２】特開２００３−０６３８９５号公報
【特許文献３】特開２００１−１７６８１３号公報
【０００８】
一方、半導体発光素子の輝度を上げるためには種々の方法のうち、半導体発光素子の光取り出し効率を高める技術に関しては、従来、素子をパッケージングしたときの境界面で全反射される光をパッケージ内の内部ミラーで再度反射させて外部に取り出す方法や半導体発光素子で発生した光を角度調整されたパッケージ内の内部ミラーで直接反射して外部に取り出す方法などが採られている。例えば、結晶成長基板に対して平行な面に結晶層を成長させたプレーナ型と呼ばれる構造を有する半導体発光素子では、全反射による光取り出し効率の低下を抑制するために、発光領域である結晶層に対してランダムな方向に発生する光をパッケージに含まれる外部ミラーによって一方向に揃える方法が採られる場合もある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、上述したプレーナ型の半導体発光素子は、素子の上下両面が略平行な面であり、素子を構成する結晶層の屈折率が大きい場合には、素子内部で発生した光が素子と素子外部との界面で全反射されることにより素子外部へ光を殆ど取り出すことができない場合がある。さらに、上述した界面で全反射された光が素子内部の結晶層中に導波されることにより素子外部に光を殆ど取り出すことができない場合もある。これにより、素子内部に注入された励起エネルギーが光に変換した割合である内部量子効率に、実際に素子外部に取り出される光の割合である光取出し効率を参照して算出される外部量子効率を高めることが困難となる。
【００１０】
また、上述した特許文献１乃至３に開示された技術によれば、窒化物半導体層を横方向に選択成長させることによって窒化物半導体基板を形成するが、このような結晶成長方法によれば、成長した窒化物半導体層が会合する領域でボイドの如き欠陥部が形成される場合があり、窒化物半導体層の結晶性を低下させる一つの原因にもなる。さらに、上述した特許文献１乃至３によれば、素子の光取り出し効率を高めるための素子構造を形成する技術については言及されていない。また、上述した半導体発光素子に限定されず、半導体受光素子についても素子表面による光の反射が低減されることで光吸収効率が高められた素子構造が求められている。
【００１１】
よって、本発明は、光取り出し効率、又は光吸収効率が高められた半導体光素子に関する。さらに詳しくは、素子内部で発生した光を効率良く素子外部に取り出すことができる素子構造、又は光吸収効率を高めることができる素子構造を有する半導体光素子に関する。また、このような素子構造を簡便に形成することができる半導体光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明にかかる半導体光素子は、基板上に結晶層を成長させることによって形成される半導体光素子であって、前記基板に形成された凹部で前記結晶層が会合することによって当該結晶層に形成される欠陥部を含む非平坦面を備えることを特徴とする。本発明にかかる半導体光素子によれば、半導体発光素子の如き素子内部で光が発生する場合には、結晶層に形成される欠陥部を含む非平坦面によって光の全反射が低減され、効率良く素子外部に光を取り出すことができる。これにより、素子の光取り出し効率を高めることができ、さらに半導体発光素子の外部量子効率を高めることも可能となる。また、この非平坦面は結晶層を成長させる際に生じる欠陥部を利用して形成されることから、素子の製造工程を増大させることなく、簡便に光取り出し効率を高めるための素子構造を形成することができる。半導体光素子が素子外部の光を吸収する半導体受光素子である場合には、素子表面で反射される光を低減して光吸収効率を高めることもできる。
【００１３】
本発明にかかる半導体光素子においては、前記結晶層が前記基板から剥離されることによって前記非平坦面を形成することも可能であり、半導体光素子を形成するための工程を殆ど変更する必要がない。さらに、平坦な基板の略全面に結晶層が形成される場合に比べて基板と結晶層とが接合している領域が少ないことから、結晶層を基板から容易に剥離することができ、結晶層を基板から剥離する際に当該結晶層や当該基板に生じる割れや欠けの如き不具合を低減することもできる。
【００１４】
また、本発明にかかる半導体光素子においては、前記欠陥部のサイズは、前記結晶層の上側に形成される発光層で発生する光の波長より大きいことが好ましい。これにより、結晶層の屈折率が素子外部より大きい場合でも、素子内部から出射される光の全反射を前記非平坦面によって低減することができる。
【００１５】
また、本発明にかかる半導体光素子においては、前記結晶層の上側に発光層が形成され、前記非平坦面を前記発光層で発生する光の光取り出し面としても良く、さらに、前記発光層に対して前記非平坦面の反対側に光反射膜が形成されていることによって、発光層から直接非平坦面に到達する光の全反射を低減するだけでなく、光反射膜で反射された光が非平坦面に到達することにより発光層からランダムな方向に出射される光を非平坦面から効率良く素子外部に取り出すことが可能となる。また、上述した光反射膜として素子に形成される電極を利用しても良い。
【００１６】
本発明にかかる半導体光素子においては、前記結晶層の上側に発光層が形成され、前記非平坦面を前記発光層で発生する光の光取り出し面に対して略対向する対向面にしても良く、非平坦面から光を取り出す場合に限定されず、非平坦面で反射された光を発光層に対して前記非平坦面の反対側に取り出すこともできる。
【００１７】
本発明にかかる半導体光素子においては、前記欠陥部が形成される前記結晶層の裏面側は略平坦面であり、当該結晶層の裏面側の略平坦面に所要の結晶層を重ねて形成することによって素子構造を形成しても良い。略平坦面に所要の結晶層を重ねて形成することによって、これら結晶層の結晶性が殆ど損なわれることがない。したがって、歩留まりが向上された半導体光素子を提供することができ、製造コストの増大を殆ど招くことなく良質の半導体光素子を提供することができる。
【００１８】
本発明にかかる半導体光素子においては、前記凹部は、前記基板を選択的に除去して形成され、前記結晶層は、前記基板を選択的に除去して形成される凸部から選択成長されることによって形成されても良い。前記凸部から結晶成長を行うことによって、結晶層が会合する際に生じる欠陥部が形成される領域を除いた結晶層中で欠陥密度を低減することができ、良質な結晶層を形成することができる。また、このような凸部の側面を前記結晶層の成長方向に対して略垂直な面となるように形成しておくことにより、所要の結晶層が会合する際に所要の欠陥部を形成することが容易となる。
【００１９】
本発明にかかる半導体光素子においては、前記結晶層は、前記基板に形成された緩衝層を介して形成されていても良く、緩衝層を介して前記結晶層を成長させることによってより転位の如き欠陥が低減された良質の結晶層を形成することができる。さらに、このような半導体光素子においては、前記緩衝層の一部を除去して開口部が形成され、前記凹部は、前記開口部に臨む前記基板の一部を除去して形成されていても良く、また、前記緩衝層の表面には当該緩衝層に形成されるマスク層の一部が除去されてなる窓部が形成され、前記凹部は、前記窓部に臨む前記緩衝層とともに前記基板の一部を除去して形成されても良い。
【００２０】
本発明にかかる半導体光素子は、前記欠陥部のピッチに合わせて前記結晶層が分離されて素子本体が形成されていても良い。欠陥部のピッチに合わせて結晶層を分離して形成される素子は、非平坦面に閉める欠陥部の領域が大きく、光取り出し効率が高められた微細な素子になる。さらに、欠陥部は機械的な強度が結晶層の他の領域に比べて弱い場合が多いことから、欠陥部で容易に素子分離することが可能となる。
【００２１】
本発明にかかる半導体光素子は、基板上に形成される緩衝層から結晶層を成長させることによって形成される半導体光素子であって、前記緩衝層に形成された凹部で前記結晶層が会合することによって当該結晶層に形成される欠陥部を含む非平坦面を有することを特徴とする。本発明にかかる半導体光素子によれば、緩衝層を介して良質な結晶層を形成することができるとともに、欠陥部を含む非平坦面によって光の全反射が低減して光取り出し効率が高めることができる。
【００２２】
本発明にかかる半導体光素子の製造方法は、基板の主面に対して略垂直な側面を有する凸部から結晶層を成長させ、前記凸部に隣り合う凹部で前記結晶層を会合させることによって当該結晶層に所要の欠陥部を形成することを特徴とする。本発明にかかる半導体光素子の製造方法によれば、結晶層を成長させる際に当該結晶層の下側に空隙を形成し易い傾向にあり、結晶層が会合することによって当該結晶層に欠陥部を形成することができるとともに、当該欠陥部の下側に空隙を残しながら結晶を成長させることが可能となる。
【００２３】
さらに、本発明にかかる半導体光素子の製造方法においては、前記結晶層の結晶成長面が結晶成長方向に対して略垂直となるように当該結晶層を成長させ、前記結晶層が会合する際に当該結晶層の結晶成長が行われる装置内の成長圧力を減圧しても良い。前記結晶層が会合する際に当該結晶層の結晶成長が行われる装置内の成長圧力を減圧することによって、前記結晶層を構成する原料ガスの前記凹部への供給量が減少し、凹部に前記結晶層が形成されないようにすることができる。これにより、結晶層と基板との間に所要の空隙を形成し易くなり、空隙の存在によって容易に基板から結晶層を剥離することができるだけでなく、結晶層に所要のサイズで欠陥部を形成することが可能となる。
【発明の効果】
【００２４】
本発明にかかる半導体光素子及びその製造方法によれば、素子本体を構成する結晶層が有する欠陥部を利用して半導体光素子の光取り出し効率、又は光吸収効率を高めることができる。また、素子を形成する際に結晶層に形成された欠陥部を利用することにより、光取り出し効率、又は光吸収効率を高めるための構造を別途素子に形成する工程が不要となる。また、結晶層を選択成長させていることから、結晶性が良好な結晶層によって素子を形成することができ、半導体発光素子の如き半導体光素子の場合には素子自体の内部量子効率も高めることが可能となる。さらに、上述した欠陥部で結晶層を素子分離することにより、微小な半導体光素子であっても容易に素子分離することができるとともに光取り出し効率が高められた素子構造を簡便に形成することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明にかかる半導体光素子及びその製造方法について詳細に説明する。なお、本発明にかかる半導体光素子は、半導体発光素子、又は半導体受光素子であり、これら２種類の半導体光素子は略同様の素子構造を有することから、主に半導体発光素子について詳細に説明する。さらに、本発明にかかる半導体光素子及びその製造方法は半導体層を有する発光ダイオードに好適であり、特に、青色、又は緑色の光を発光する発光ダイオードとして好適なＧａＮ系半導体発光素子に適用することができる。また、選択的に結晶層を成長させることによって形成される半導体光素子であればＧａＮ系半導体に限定されず、如何なる材料で形成されていても良い。
[第１の実施の形態]
【００２６】
図１及び図２を参照しながら、本実施形態にかかる半導体光素子及びその製造方法について説明する。なお、本実施形態にかかる半導体光素子は、半導体光素子の一例である半導体発光素子である。
【００２７】
図１（ａ）及び（ｂ）に示すように、略平坦な面とされる基板１の主面の略全面を覆うようにＧａＮ層２を形成する。ＧａＮ層２は、後述するようにＧａＮ層２から結晶成長させるｎ型ＧａＮ層５に生じる転位の転位密度を低減するために基板１に形成される緩衝層であり、例えば、有機金属化合物気相成長法（ＭＯＣＶＤ（ＭＯＶＰＥ）法）の如きエピタキシャル成長によって約５００℃以下の低温で形成される。基板１としては、例えばＧａＮ系化合物半導体の材料を成長させる場合に多く利用されているＣ面を主面としたサファイア基板やＳｉＣ基板を用いることができる。
【００２８】
続いて、図１（ｃ）に示すように、ＧａＮ層２及び基板１の一部を除去して凸部３及び凹部４を形成する。ＧａＮ層２及び基板１の一部を除去して凸部３及び凹部４を形成する際には、フォトリソグラフィーによってＧａＮ層２上の所定の領域にマスク層を形成し、マスク層が形成されていない領域のＧａＮ層２をリアクティブイオンエッチング（ＲＩＥ）によって除去するとともに、そのまま基板１の厚み方向に基板１の一部を除去する。このマスク層を、凹部４を形成した後ＧａＮ層２から除去し、ＲＩＥによって除去されなかったＧａＮ層２を含む凸部３と、ＧａＮ層２及び基板１の一部が除去された凹部４を形成することができる。また、凸部３は、ＧａＮ層２及び基板１の一部を除去することによって残されたＧａＮ層２及び基板１から形成されている。凸部３の側面３ａは基板１の主面に対して略垂直であり、凹部４の底面は基板１が露出する面である。凹部４は、所要の深さ寸法を有していれば、緩衝層であるＧａＮ層２の所要の領域を深さ方向に除去して形成されていても良く、その際に形成される凸部は緩衝層であるＧａＮ層２のみで形成されることになる。
【００２９】
続いて、図２（ａ）に示すように、凸部３からｎ型ＧａＮ層５を結晶成長させる。ｎ型ＧａＮ層５は凸部３から結晶成長される結晶層である。ｎ型ＧａＮ層５は、基板１の主面に対して略垂直な結晶成長面であるファセットを維持しながら凸部３から結晶成長し、隣接する凸部３から横方向に選択的に成長したｎ型ＧａＮ層５が凹部４で会合する。ｎ型ＧａＮ層５が会合する領域にはボイド６の如き欠陥部が形成され、凸部３からそれぞれ結晶成長したｎ型ＧａＮ層５が会合して一体となったｎ型ＧａＮ層５は、凹部４の位置に合わせてボイド６を有することになる。なお、本実施形態にかかる半導体光素子の製造方法では、凸部３は緩衝層であるＧａＮ層２及び基板１の一部から構成されるが、緩衝層を形成することなく直接基板１に凸部を形成し、この凸部から最終的な素子に含まれる結晶層を横方向に選択成長させても良い。
【００３０】
ｎ型ＧａＮ層５が会合する際には、ｎ型ＧａＮ層５の結晶成長を行う装置内の圧力を減圧することによってｎ型ＧａＮ層５の上側の結晶成長が下側の結晶成長に比べて優先的に進む。ｎ型ＧａＮ層５の上側の結晶成長が進んだ場合、ｎ型ＧａＮ層５の下側に原料ガスが十分に供給されないこととなり、ｎ型ＧａＮ層５の結晶成長面の上側の結晶成長が下側の結晶成長に比べて顕著となる。このように、ｎ型ＧａＮ層５の結晶成長面の上側と下側との間で結晶成長の速度に差が生じることにより、凹部４に臨むｎ型ＧａＮ層５の下側にボイド６が形成されることになる。
【００３１】
ボイド６は、ｎ型ＧａＮ層５に形成された欠陥部であり、ｎ型ＧａＮ層５を基板１から剥離する際にｎ型ＧａＮ層５の下側に形成される非平坦面を構成する。また、ボイド６のサイズが後述するＩｎＧａＮ層８で発生する光の波長に比べて大きくなるようにｎ型ＧａＮ層５の結晶成長が調整される。このようなボイド６を含む非平坦面は、ＩｎＧａＮ層８から各方向に出射される光が全反射されないように様々な角度で素子内部と外部との境界面を形成する。
【００３２】
さらに、ｎ型ＧａＮ層５の上面は原料ガスが十分に供給されることから略平坦な面として形成される。なお、ｎ型ＧａＮ層５が会合する領域にはボイド６が形成されることになるが、ｎ型ＧａＮ層５を横方向に選択成長させることによって転位の如き欠陥を低減することが可能であり、ボイド６が形成された領域以外のｎ型ＧａＮ層５は、選択成長を行わない場合に比べて転位密度が低減された良好な結晶性を有する。
【００３３】
続いて、図２（ｂ）に示すように、ｎ型ＧａＮ層５の上面に発光層とされるＩｎＧａＮ層８を形成し、その上にｐ型ＧａＮ層９を形成し、これら複数の半導体層から積層体を形成する。また、ＩｎＧａＮ層８及びｐ型ＧａＮ層９はｎ型ＧａＮ層５と同様にＭＯＣＶＤ法の如きエピタキシャル成長法によって形成することができるが、ｎ型ＧａＮ層５の上面が略平坦な面であることからＩｎＧａＮ層８及びｐ型ＧａＮ層９を殆ど欠陥を含まない良質な結晶層として形成することができる。また、ＩｎＧａＮ層８は単一量子井戸構造に限定されず、多重量子井戸構造であっても良い。
【００３４】
続いて、図２（ｃ）に示すように、基板１からｎ型ＧａＮ層５及び凸部３を剥離することによってｎ型ＧａＮ層５、ＩｎＧａＮ層８及びｐ型ＧａＮ層９からなる積層体１０を基板１から分離する。なお、基板１からｎ型ＧａＮ層５を剥離する際には、凸部３を構成するＧａＮ層もｎ型ＧａＮ層５とともに剥離される。また、基板１からｎ型ＧａＮ層５を剥離する際には、例えば、基板１の裏面側からエキシマレーザ光を照射し、基板１近傍のｎ型ＧａＮ層５をアブレーションすれば良い。
【００３５】
さらに、ｎ型ＧａＮ層５は凸部３を介して基板１１と接合されていることから、基板１１の全面とｎ型ＧａＮ層５が接合されている場合に比べて容易に基板１１からｎ型Ｇａｎ層５を剥離することができる。さらにまた、基板１１からｎ型ＧａＮ層５を剥離する際に基板１１及び各結晶層に加わる応力を低減することもできるため、基板１１及び各結晶層の割れや欠けの如き欠陥の発生を低減することも可能となる。
【００３６】
基板１から剥離されたｎ型ＧａＮ層５の下面７は、ボイド６と、凸部３を構成していたＧａＮ層２の一部を基板１から剥離してなる剥離面３ｂとにより構成されている。下面７は、略平坦面とされる剥離面３ｂと剥離面３ｂに対して窪んだ形状を有するボイド６とによって構成される非平坦面である。さらに、ボイド６のサイズは発光層であるＩｎＧａＮ層８で発生する光の波長より大きいことから、ｎ型ＧａＮ層５の下面７を発光ダイオードの如き半導体光素子の光取り出し面とした場合には、発光層とされるＩｎＧａＮ層８で発生した光が下面７によって殆ど全反射されることがなく、素子の光取り出し効率を高めることが可能となる。
【００３７】
また、ｎ型ＧａＮ層５にｎ電極を形成し、ｐ型ＧａＮ層９にｐ電極を形成することによって最終的な半導体光素子を完成する。さらに、ｎ電極を形成した後、積層体１０を所要のサイズで素子分離することによって個別の半導体光素子を形成することもできる。特に、ボイド６で素子分離することによって積層体１０を容易に素子分離することが可能となる。
【００３８】
次に、図３を参照しながら、本実施形態にかかる半導体光素子、及びその製造方法の別の例について説明する。本例の半導体光素子は、図１及び図２（ａ）、（ｂ）で示す半導体光素子の製造方法と略同様の方法によって形成されたｎ型ＧａＮ層１５、ＩｎＧａＮ層１８及びｐ型ＧａＮ層１９を、ｎ型ＧａＮ層１５に形成されたボイド１６のピッチに合わせて素子分離してなる素子本体１７を有する。なお、基板１１から剥離されたｎ型ＧａＮ層１５は、基板１１に形成されたＧａＮ層で構成される凸部１３を含む。また、図３の左図においては、各素子本体１７の結晶層が除去されて素子本体１７が離間されている。
【００３９】
図３の左図に示すように、ボイド１６のピッチに合わせて素子分離された素子本体１７を基板１１から剥離し、図３の右図に示す個別の素子本体１７を形成する。素子本体１７の下面はボイド１６及び基板１１からの剥離面からなる非平坦面である。素子本体１７を基板１１から剥離した剥離面は略平坦面であるが、ボイド１６はこの平坦面に対して傾斜した曲面を形成することから、素子本体１７の下面全体は非平坦面になる。このような非平坦面を光取り出し面にすることにより、発光層であるＩｎＧａＮ層１８で発生した光を殆ど全反射することなく素子外部に取り出すことができる。
【００４０】
また、素子分離する間隔に合わせてボイド１６を形成しておけば、約１００μｍ〜１ｍｍ程度のサイズを有する半導体光素子だけでなく、例えば数十μｍ程度のサイズを有する微小な半導体光素子を形成することもできる。例えば、ｎ型ＧａＮ層１５を横方向に選択成長させる際の起点となる凸部を最終的な素子サイズに合わせたピッチで基板１１に形成しておけば、この凸部から結晶成長されるｎ型ＧａＮ層１５をボイド１６のピッチで素子分離することができ、所要のサイズを有する素子本体１７を形成することも可能である。
【００４１】
さらに、数十μｍ程度のサイズを有する素子に光取り出し効率を高めるための構造を別途形成することは困難であるうえ、このような構造を形成するための工程も煩雑なることから、ｎ型ＧａＮ層１５に形成されたボイド１６の如き欠陥を利用して光取り出し効率を高めるための構造を形成することは微小な半導体光素子の光取り出し効率を高めるためには好適な方法である。
[第２の実施の形態]
【００４２】
次に、図４乃至図６を参照しながら、本発明にかかる半導体光素子及びその製造方法の別の実施形態について説明する。
【００４３】
図４（ａ）に示すように、サファイア基板２１の主面にマスク層２２を形成する。サファイア基板２１の主面はＣ面であり、例えば、サファイア基板２１の主面にＮｉ膜を成膜した後に、フォトリソグラフィーによってこのＮｉ膜をパターニングしてマスク層２２を形成することができる。また、マスク層２２が互いに離間される幅、すなわちパターニングによってマスク層２２が除去された窓部２４の幅は、例えば３μｍ程度である。さらにまた、マスク層２２の幅、すなわち窓部２４のピッチは６μｍ程度である。マスク層２２は図中奥行き方向に延在し、サファイア基板２１の主面にマスク層２２を格子状に形成する。
【００４４】
続いて、窓部２４に露出するサファイア基板２１の主面を選択的に除去し、図４（ｂ）に示すように、凹部２５及び凸部２３を形成する。サファイア基板２１を選択的に除去する際には、マスク層２２の上側からリアクティブイオンエッチングすることにより、窓部２４に露出するサファイア基板２１を所要の深さまで除去する。例えばサファイア基板２１を厚み方向に約２μｍ程度除去して凹部２５及び凸部２３を形成する。
【００４５】
その後、王水によってマスク層２２を除去し、図４（ｃ）に示すようにマスク層２２が除去された凸部２３、及び凹部２５を形成する。また、上述のようにして凸部２３及び凹部２５が形成されたサファイア基板２１を、ＭＯＣＶＤ装置内でクリーニングする。ＭＯＣＶＤ装置でサファイア基板２１をクリーニングする際には、窒素及び水素をキャリアガスとした雰囲気中にサファイア基板２１を放置し、約１０００℃で約１０分間クリーニングすれば良い。
【００４６】
続いて、図５（ａ）に示すように、サファイア基板２１をクリーニングした後、ＭＯＣＶＤ装置内の温度を約５００℃に下げ、窒素源であるアンモニア及びＧａソースであるトリメチルガリウムを供給することによって、凸部２３の上面にＧａＮ層２６を形成する。ＧａＮ層２６は、引き続き凸部２３からＧａＮ層２７を結晶成長させる際の緩衝層であり、例えば３０ｎｍ程度の厚みとなるように形成する。また、凸部２３の上面に形成されたＧａＮ層２６の側面２６ａは、サファイア基板２１の主面に対して略垂直であることが好ましい。
【００４７】
続いて、図５（ｂ）に示すように、凸部２３に形成されたＧａＮ層２６を起点としてＧａＮ層２７を横方向に選択成長させる。ＧａＮ層２７は、最終的に形成される素子を構成する結晶層である。ＧａＮ層２７を結晶成長させる際には、ＭＯＣＶＤ装置内で窒素源であるアンモニアを供給しながら温度を約１０５０℃に上げ、Ｇａソースであるトリメチルガリウムを供給する。さらに、ＭＯＣＶＤ装置内の成長圧力を３００ｔｏｒｒ以下に減圧すると、ＧａＮ層２７は成長方向である横方向に対して略垂直なファセット２７ａを形成しながら結晶成長する。なお、ＧａＮ層２６，２７を形成する際に凹部２５にＧａＮ層が形成されているが、これらＧａＮ層が形成された場合でも凹部２５は凸部２３より窪んだ形状を有する。
【００４８】
さらに、図５（ｃ）に示すように、各ＧａＮ層２６から横方向に結晶成長させたＧａＮ層２７が凹部２５で会合する。ＧａＮ層２７が会合する際には、ＧａＮ層２７が会合する領域の下側となる凹部２５へのアンモニア及びトリメチルガリウムの如き原料ガスの供給が不足し、ＧａＮ層２７のファセット２７ａの下側の結晶成長の速度がファセット２７ａの上側の結晶成長の速度に比べて遅くなる。これにより、会合したＧａＮ層２７はその下側に凹部２５の位置に合わせて形成されたボイド２８を有することになる。また、ＧａＮ層２７の上面は、原料ガスが十分に供給されることから略平坦面となる。
【００４９】
続いて、図５（ｄ）に示すように、ＭＯＣＶＤ装置内でアンモニアを供給しながら、ＧａＮ層２７の上面に、シリコンがドープされたｎ型ＧａＮ層２９、活性層であるＩｎＧａＮ層とバリア層であるＧａＮ層とが積層された多重量子井戸層３０及びマグネシウムがドープされたｐ型ＧａＮ層３１を重ねて形成する。ＧａＮ層２７の上面が略平坦面であることから、その上に重ねて形成されるｎ型ＧａＮ層２９、多重量子井戸層３０及びｐ型ＧａＮ層３１の如き素子構造を構成する結晶層を結晶性が良好な状態で形成することができる。なお、多重量子井戸層３０は素子形成後の発光層とされ、多重量子井戸構造に限定されず、単一量子井戸構造であっても良い。また、ｎ型ＧａＮ層２９、活性層であるＩｎＧａＮ層とバリア層であるＧａＮ層とが積層された多重量子井戸層３０及びマグネシウムがドープされたｐ型ＧａＮ層３１の各半導体層にドープされるシリコン、インジウム、マグネシウムを供給する不純物ソースとしては、モノシラン、トリメチルインジウム、シクロペンタジエニルマグネシウムを用いることができる。
【００５０】
続いて、ｎ型ＧａＮ層２９、ＩｎＧａＮ／ＧａＮからなる多重量子井戸層３０及びｐ型ＧａＮ層３１が形成されたサファイア基板２１をＭＯＣＶＤ装置から取り出し、８００℃の窒素雰囲気中で約１０分間ｐ型ＧａＮ層３１の活性化を行う。その後、フォトリソグラフフィーとＲＩＥによってｎ型ＧａＮ層２９が露出するまでｐ型ＧａＮ層及び多重量子井戸層３０の一部を除去し、図６（ａ）に示すようにｎ型ＧａＮ層２９が露出する面３２を形成する。
【００５１】
続いて、図６（ｂ）に示すように、ｐ型ＧａＮ層３１の上面と、ｎ型ＧａＮ層２９が露出する面３２とにｐ電極３３とｎ電極３４とを形成する。ｐ電極３３とｎ電極３４とはフォトリソグラフィーによって形成することができる。ｐ電極３３を形成する主たる材料は、銀（Ａｇ）やロジウム（Ｒｈ）を含む材料で形成することが好ましい。ＡｇやＲｈの如き材料を含む電極は、光の反射率が他の材料を用いて電極を形成する場合に比べて高く、多重量子井戸層３０で発生した光を効率良く反射することができる。また、ｎ電極３４を形成する主たる材料としてはＴｉやＡｌを用いることが好ましく、Ｔｉ薄膜とＡｌ薄膜とから多層膜をｎ電極３４とすることもできる。
【００５２】
続いて、図６（ｃ）に示すように、サファイア基板２１に形成されたＧａＮ層２７、ｎ型ＧａＮ層２９、多重量子井戸層３０及びｐ型ＧａＮ層３１を素子分離した後、基板３９に実装して半導体光素子を形成する。基板３９は素子が直接実装される基板であり、ｐ電極３３及びｎ電極３４と電気的な接続を行うための配線が形成されている。例えば、基板３９としてシリコン基板を用い、配線３６，３８としてＡｌ配線を形成しておくことができる。配線３６，３８がＡｌ配線であることにより、素子本体からの放熱性を高めることもできる。また、配線３６，３８の光反射率は他の材料で配線３６，３８を形成する場合に比べて比較的高く、多重量子井戸層３０で発生した光を効率良く反射することが可能となる。また、基板３９として放熱性が高いＡｌＮ基板を用いても良く、さらに回路パターンが形成された多層基板であっても良い。また、配線３６，３８をｐ電極３３やｎ電極３４と接続する接続部３５，３７としてははんだを用いれば良い。
【００５３】
続いて、ＧａＮ層２７からサファイア基板２１を剥離し、図６（ｄ）に示すように、ワイヤーボンディングの如き接続手段で配線３６，３８を他の回路と電気的に接続する。ＧａＮ層２７からサファイア基板２１を剥離する際には、サファイア基板２１側からＧａＮ層２７にエキシマレーザ光を照射し、サファイア基板２１の近傍のＧａＮ層２７をアブレーションすることによってＧａＮ層２７からサファイア基板２１を剥離する。サファイア基板２１が剥離されたＧａＮ層２７の剥離面４１は、ボイド２８とＧａＮ層２６から剥離された略平坦面４０とからなり、剥離面４１全体としてはボイド２８を含む非平坦面である。ボイド２８を含むことによって非平坦面とされる剥離面４１は、発光層である多重量子井戸層３０で発生した光を散乱し、素子外部より屈折率の高い素子内部に導波される光を低減することができる。これにより、剥離面４１による光の全反射が低減され、素子外部への光取り出し効率を高めることが可能となる。
【００５４】
さらに、ｐ電極３３はＡｇやＲｈの如き光反射率の高い材料を主たる材料として形成した場合には、基板３９による光の吸収を低減し、剥離面４１から取り出される光の光取り出し効率を高めることもできる。ｐ型ＧａＮ層３１の表面に占めるｐ電極３３の面積比を高めることにより、さらにｐ型ＧａＮ層３１側から外部に出射される光を低減することができる。ｐ電極３３は、発光層であるＩｎＧａＮ層３１に対して剥離面４１の反対側に形成されていることから、ＩｎＧａＮ層３１で発生した光を剥離面４１側に反射する光反射膜としても機能し、非平坦面である剥離面４１から出射される光量を増大させることも可能である。すなわち、ｐ電極３３は、電極及び光反射膜の２つの機能を備えることができる。また、サファイア基板２１の熱伝導率はＧａＮ層２７の熱伝導率に比べて低いことから、サファイア基板２１をＧａＮ層２７から剥離することにより素子本体からの放熱性を高めることができる。また、シリコン基板やＡｌＮ基板はサファイア基板に比べて熱伝導率が高いことから、素子をこれら熱伝導率が高い材料を主たる材料として形成される基板に接続することにより、素子の放熱性を高めることも可能となる。
【００５５】
このように、本実施形態にかかる半導体光素子、及びその製造方法によれば、素子本体を構成する結晶層が有する欠陥部を利用して半導体光素子の光取り出し効率を高めることができる。また、素子を形成する際に結晶層に形成された欠陥部を利用することにより、光取り出し効率を高めるための構造を別途素子に形成する工程が不要となり、高い輝度を有する半導体光素子を簡便な方法で製造することができる。また、結晶層を選択成長させていることから、結晶性が良好な結晶層によって素子を形成することができ、素子自体の発光量も高めることが可能となる。
[第３の実施の形態]
【００５６】
次に、図７乃至図９を参照しながら、本発明にかかる半導体光素子及びその製造方法のさらに別の実施形態について説明する。
【００５７】
図７（ａ）及び図９（ａ）に示すように、サファイア基板５０の主面にシリコンドープされたｎ型ＧａＮ層５１を形成し、ｎ型ＧａＮ層５１の上面にマスク層５２を形成する。サファイア基板５０の主面はＣ面であり、例えば、サファイア基板５０の主面にシリコンドープされたＧａＮ層５１をＭＯＣＶＤ法により形成することができる。マスク層５２を互いに所要の間隔で離間されるようにＮｉ膜をフォトリソグラフィーによってパターニングして形成し、ｎ型ＧａＮ層５１の上面にハニカム状に形成する。
【００５８】
図９（ａ）は図７（ａ）を上側からみた平面図であり、ｎ型ＧａＮ層５１の上面に六角形状のマスク層５２が形成されている。ｎ型ＧａＮ層５１の上面のうちマスク層５２が形成されていない領域はマスク層５２に対して窪んだ凹部５４である。凹部５４は、ｎ型ＧａＮ層５７を結晶成長させる際の緩衝層であり、凹部５４はｎ型ＧａＮ層５１の一部を除去して形成された開口部である。また、隣り合うマスク層５２の間の距離である開口幅Ｃ１は例えば約４μｍであり、さらにマスク層５２の幅、すなわち凹部５４のピッチＷ１は約６μｍである。
【００５９】
続いて、図７（ｂ）及び図９（ｂ）に示すように、ｎ型ＧａＮ層５１の上側からＲＩＥによって露出するｎ型ＧａＮ層５１及びその下側のサファイア基板５０の一部を除去して凹部５５を形成する。図９（ｂ）は、図７（ｂ）を上側からみた平面図であり、マスク層５２が除去されるとともに略六角形状である凸部５３が凹部５５とともに形成されている。凹部５５の底面はサファイア基板５０の一部が除去されて露出した面である。また、マスク層５２の下側に存在するｎ型ＧａＮ層５１及びサファイア基板５０は殆ど除去されることなく凹部５５に対する凸部５３を形成する。凸部５３の側面５３ａは凹部５５の底面に対して略垂直な面であり、後述するｎ型ＧａＮ層５７が横方向に成長する際の結晶成長方向に対して略垂直な面である。なお、マスク層５２は、凹部５５を形成した後、王水によってエッチングして除去されている。
【００６０】
続いて、図７（ｃ）に示すように、凸部５３からｎ型ＧａＮ層５７を横方向に結晶成長させる。ｎ型ＧａＮ層５７は、シリコンドープのＧａＮ層であり、凹部５５及び凸部５３が形成されたサファイア基板５０をＭＯＣＶＤ装置内に配置し、窒素源であるアンモニアを供給しながら１０５０℃に温度を上げ、さらにＧａソースであるトリメチルガリウム及びモノシランを供給することによって結晶成長される結晶層である。ｎ型ＧａＮ層５７の結晶成長面であるファセット５７ａは、第２の実施の形態におけるｎ型ＧａＮ層２７の結晶成長と同様にｎ型ＧａＮ層５７の結晶成長方向に対して略垂直な面になる。
【００６１】
続いて、図７（ｄ）及び図９（ｃ）に示すように、各凸部５３から横方向成長するｎ型ＧａＮ層５７が凹部５５で会合する。なお、図９（ｃ）は、図７（ｄ）を上側からみた構造を模式的に示した平面図である。ここで、第２の実施の形態で説明した場合と同様に、ｎ型ＧａＮ層５７を横方向に成長させる際には、ＭＯＣＶＤ装置内の成長圧力を３００ｔｏｒｒ以下に減圧する。これにより、ｎ型ＧａＮ層５７が会合する際に、ｎ型ＧａＮ層５７が会合する領域の下側に原料ガスの供給が不足し、ｎ型ＧａＮ層５７が会合する領域の下側にボイド５８が形成される。すなわち、ｎ型ＧａＮ層５７は、凹部５５毎にボイド５８を有することになる。また、ｎ型ＧａＮ層５７の上面は、原料ガスが十分に供給されることから略平坦面である。平面形状が六角形状である凸部５３から結晶成長したｎ型ＧａＮ層５７は会合し、ｎ型ＧａＮ層５７が会合することによって形成されるボイド５８は、各凸部５３の間に介在して各凸部５３を隔てる凹部５５に形成される。
【００６２】
続いて、図８（ａ）に示すように、ＭＯＣＶＤ装置内でアンモニアを供給しながら、ｎ型ＧａＮ層５７の上面にＩｎＧａＮ層及びＧａＮ層を積層してなる多重量子井戸層５９、マグネシウムがドープされたｐ型ＧａＮ層６０を重ねて形成する。なお、多重量子井戸層３０は最終的な素子の発光層であり、多重量子井戸構造に限定されず単一量子井戸構造であっても良い。また、ｎ型ＧａＮ層５７、ＩｎＧａＮ層及びＧａＮ層で構成される多重量子井戸層５９、及びマグネシウムがドープされたｐ型ＧａＮ層６０の各半導体層にドープされるシリコン、インジウム、マグネシウムの原料としては、モノシラン、トリメチルインジウム、シクロペンタジエニルマグネシウムを用いることができる。
【００６３】
続いて、ｎ型ＧａＮ層５７、ＩｎＧａＮ／ＧａＮの多重量子井戸層５９及びｐ型ＧａＮ層６０が形成されたサファイア基板５０をＭＯＣＶＤ装置から取り出し、８００℃の窒素雰囲気中で約１０分間ｐ型ＧａＮ層６０の活性化を行う。その後、図８（ｂ）に示すように、ｐ型ＧａＮ層６０の上面にｐ電極６１を形成する。ｐ電極６１を形成する主たる材料としては、光透過率が高い材料を用いれば良く、例えば透明電極を形成するための材料として好適なＩＴＯ（インジウム錫酸化物）を用いることができる。また、ＡｇやＲｈを主たる材料とｐ電極６１を形成する際にはｐ電極６１をｐ型ＧａＮ層６０の上面にメッシュ状に形成し、ｐ電極６１の隙間から光を素子外部に取り出せば良い。なお、略平坦面とされるｐ電極６１側から光を素子外部に取り出す際には、後述するようにボイド５８を覆うように形成されるｎ電極６２を光反射膜にすれば良い。
【００６４】
続いて、サファイア基板５０の裏面側からエキシマレーザ光を照射し、サファイア基板５０からｎ型ＧａＮ層５７を剥離した後、図８（ｃ）に示すようにサファイア基板５０を剥離したｎ型ＧａＮ層５７の剥離面にｎ電極６２を形成する。サファイア基板５０から剥離されたｎ型ＧａＮ層５７の剥離面はボイド５８を含んでおり、ボイド５８が形成された領域は周囲より窪んだ凹部であり、ｎ型ＧａＮ層５７の剥離面のうち略平坦面である領域はボイド５８に対する凸部となる。
【００６５】
すなわち、ｎ型ＧａＮ層５７の剥離面は、ボイド５８を含む非平坦面である。ｎ電極６２は、ｎ型ＧａＮ層５７の剥離面の略全体に亘って形成され、例えば光反射率の高いＡｇ、又はＡｌを主たる材料として形成されていることが好ましい。このようなｎ電極６２は、発光層である多重量子井戸層５９で発生した光をｐ電極６１側に反射する。ｐ電極６１に到達した光は、透明電極、或いはメッシュ形状に形成されたｐ電極６１から素子外部に取り出されることになる。したがって、ボイド５８を含むことで非平坦面とされるｎ型ＧａＮ層５７の剥離面は光取り出し面に対向する対向面となり、ｐ電極６１側の平坦面で全反射されないような角度で光を反射することができる。
【００６６】
続いて、図８（ｄ）に示すように、ｎ型ＧａＮ層５７、多重量子井戸層５９、及びｐ型ＧａＮ層６０にｐ電極６１とｎ電極６２が形成された積層体を所要のサイズに分離してなる素子本体を基板６４に実装する。ｎ電極６２を基板６４に形成された配線６３に接続することにより、ボイド５８を含む非平坦面が素子本体の裏面側に位置することになる。よって、ｎ型ＧａＮ層５７の裏面側である非平坦面による光の散乱によって、素子外部より屈折率が高いＧａＮの如き半導体で構成される素子内部への光の導波が抑制され、光取り出し効率を高めることが可能となる。
【００６７】
また、基板６４は素子が直接実装される基板であり、ｎ電極６２と電気的な接続を行うための配線が形成されている。例えば、基板６４としてシリコン基板を用い、配線６３としてＡｌ配線を形成しておくことができる。配線６３がＡｌ配線であることにより、素子本体からの放熱性を高めることもできる。配線６３の光反射率は他の材料で配線を形成する場合に比べて比較的高く、多重量子井戸層３０で発生した光を効率良く反射することが可能となる。また、基板６４として放熱性が高いＡｌＮ基板を用いても良く、さらに回路パターンが形成された多層基板であって良い。また、ｎ電極６２と接続される配線６３とｐ電極６１は、それぞれワイヤーボンディング６５，６６によって駆動用回路の如き外部回路に接続される。
【００６８】
本実施形態にかかる半導体光素子及びその製造方法によれば、素子本体を構成する結晶層が有する欠陥部を利用して非平坦面を形成し、この非平坦面によって素子内部で発生した光を反射することによって、非平坦面に対向する平坦面から光を取り出すことができる。この非平坦面は、対向する平坦面で光が全反射されないような角度で光を反射することができ、発光層から直接平坦面に光を到達する場合に比べて光取り出し効率を高めることができる。
【００６９】
また、第２の実施の形態と同様に、素子を形成する際に結晶層に形成された欠陥部を利用することにより、光取り出し効率を高めるための構造を別途素子に形成する工程が不要となり、発光ダイオードの如き高い輝度を有する半導体光素子を簡便な方法で製造することができる。また、結晶層を選択成長させていることから、結晶性が良好な結晶層によって素子を形成することができ、素子自体の発光量も高めることが可能となる。
[第４の実施の形態]
【００７０】
次に、図１０乃至図１３を参照しながら、本発明にかかる半導体光素子及びその製造方法のさらに別の実施形態について説明する。
【００７１】
図１０（ａ）及び図１２（ａ）に示すように、サファイア基板７０の主面にシリコンドープされたｎ型ＧａＮ層７１を形成し、ｎ型ＧａＮ層７１の上面にマスク層７２を形成する。サファイア基板７０の主面はＣ面であり、例えば、サファイア基板７０の主面にシリコンドープされたＧａＮ層７１をＭＯＣＶＤ法により形成することができる。マスク層７２は互いに所要の間隔で離間されるようにＮｉ膜をフォトリソグラフィーによってパターニングして形成されており、さらにマスク層７２はｎ型ＧａＮ層５１の上面にハニカム状に形成される。図１２（ａ）は図１０（ａ）を上側からみた平面図であり、ｎ型ＧａＮ層７１の上面に六角形状のマスク層７２がハニカム状に形成されている。ｎ型ＧａＮ層７１の上面のうちマスク層７２が形成されていない領域はマスク層７２に対して窪んだ凹部７４であり、隣り合うマスク層７２の間の距離である開口幅Ｃ２は例えば約８μｍであり、さらにマスク層７２の幅、すなわち凹部７４のピッチＷ２は約１２μｍである。また、マスク層７２の側面は、ｎ型ＧａＮ層７１の上面に対して略垂直な面である。
【００７２】
続いて、図１０（ｂ）及び図１２（ｂ）に示すように、ｎ型ＧａＮ層７１の上側からＲＩＥによって露出するｎ型ＧａＮ層７１及びその下側のサファイア基板７０の一部を除去して凹部７５を形成する。凹部７５の底面はサファイア基板７０の一部が除去されて露出した面である。また、マスク層７２の下側の存在するｎ型ＧａＮ層７１及びサファイア基板７０は殆ど除去されることなく凹部７５に対する凸部７３を形成する。凸部７３の側面は凹部７５の底面に対して略垂直な面である。なお、マスク層７２は、凹部７５を形成した後、王水によってエッチングして除去されている。図１２（ｂ）は、図１０（ｂ）を上側からみた平面図であり、マスク層７２が除去されるとともに略六角形状である凸部７３が凹部７５とともに形成されている。また、凸部７３をその側面７３ａが後述するｎ型ＧａＮ層７７の結晶成長方向に対して略垂直となるように形成する。
【００７３】
続いて、図１０（ｃ）に示すように、凸部７３からｎ型ＧａＮ層７７を横方向に結晶成長させる。ｎ型ＧａＮ層７７は、シリコンドープのＧａＮ層であり、凹部７５及び凸部７３が形成されたサファイア基板７０をＭＯＣＶＤ装置内に配置し、アンモニアを供給しながら１０５０℃に温度を上げ、さらにトリメチルガリウム及びモノシランを供給することによって結晶成長される結晶層である。また、側面７３ａからｎ型ＧａＮ層７７を横方向に成長させることにより、凸部７３から結晶成長するｎ型ＧａＮ層７７の結晶成長面であるファセット７７ａがｎ型ＧａＮ層７７の結晶成長する方向に対して略垂直となる。
【００７４】
続いて、図１０（ｄ）及び図１２（ｃ）に示すように、各凸部７３から横方向成長するｎ型ＧａＮ層７７が凹部７５で会合する。なお、図１２（ｃ）は、図１０（ｄ）を上側からみた構造を模式的に示した平面図である。ここで、第３の実施の形態で説明した場合と同様に、ｎ型ＧａＮ層７７が会合する際には、ＭＯＣＶＤ装置内の成長圧力を３００ｔｏｒｒ以下に減圧する。これにより、ｎ型ＧａＮ層７７が会合する領域の下側に原料ガスの供給が不足し、ｎ型ＧａＮ層７７が会合する領域の下側にボイド７８が形成される。すなわち、ｎ型ＧａＮ層７７は、凹部７５毎にボイド７８を有することになる。また、ｎ型ＧａＮ層７７の上面は、原料ガスが十分に供給されることから略平坦面である。平面形状が六角形状である凸部７３から結晶成長したｎ型ＧａＮ層７７は会合し、ｎ型ＧａＮ層７７が会合することによって形成されるボイド７８は各凸部５３の間に介在して各凸部７３を隔てる凹部７５に形成されることになる。
【００７５】
続いて、図１１（ａ）に示すように、ＭＯＣＶＤ装置内でアンモニアを供給しながら、ｎ型ＧａＮ層７７の上面にＩｎＧａＮ／ＧａＮの多重量子井戸層７９及びマグネシウムがドープされたｐ型ＧａＮ層８０を重ねて形成する。なお、多重量子井戸層７９は素子形成後の発光層であり、多重量子井戸構造に限定されず単一量子井戸構造であっても良い。また、ｎ型ＧａＮ層７７、ＩｎＧａＮ層及びＧａＮ層で構成される多重量子井戸層７９及びマグネシウムがドープされたｐ型ＧａＮ層８０の各半導体層にドープされるシリコン、インジウム、マグネシウムの原料としては、モノシラン、トリメチルインジウム、シクロペンタジエニルマグネシウムを用いることができる。
【００７６】
続いて、ｎ型ＧａＮ層７７、多重量子井戸層７９及びｐ型ＧａＮ層８０が積層されたサファイア基板７０をＭＯＣＶＤ装置内から取り出し、８００℃の窒素雰囲気中で１０分間ｐ型ＧａＮ層８０の活性化を行う。その後、図１１（ｂ）に示すように、ｐ型ＧａＮ層８０の上面にｐ電極８１を形成する。ｐ電極８１は、ボイド７８の上側を避けるように形成されており、凸部７３の上側に形成される。すなわち、ｐ型ＧａＮ層８０の上側からｐ電極８１をみた場合には、ｐ電極８１は凸部７３に合わせてハニカム状に形成されていることになる。また、ｐ電極８１を、例えばＡｇやＲｈの如き他の金属に比べて光反射率が大きい材料を用いて形成することが好ましい。このようなｐ電極８１によれば、発光層である多重量子井戸層７９で発生した光を効率良く反射し、ボイド７８を含む非平坦面から光を効率良く取り出すことができる。
【００７７】
続いて、ｐ電極８１、及びｐ型ＧａＮ層８０の上面を樹脂層８４を介して支持基板８５に張り合わせて固定した後、サファイア基板７０の裏面側からエキシマレーザ光を照射し、サファイア基板７０からｎ型ＧａＮ層７７を剥離する。このような支持基板８５としては、石英基板を用いれば良い。ｎ型ＧａＮ層７７のサファイア基板７０が剥離された剥離面は、ボイド７８と凸部７３から剥離された平坦面とからなる非平坦面である。図１１（ｃ）に示すように、ｎ電極８３はこの剥離面の略全体を覆うように形成されている。ｎ電極８３を形成する主たる材料としては、例えば透明電極の材料として汎用とされるＩＴＯの如き光透過率の高い材料を用いることができ、光の全反射を低減する非平坦面からｎ電極８３を介して素子外部に光を取り出すことが可能となる。
【００７８】
続いて、図１１（ｄ）に示すように、ボイド７８の位置に合わせてｎ電極８３、ｎ型ＧａＮ層７７、多重量子井戸層７９及びｐ型ＧａＮ層８０を除去し、樹脂層８４が露出するように素子分離溝８６を形成する。素子分離されたｎ型ＧａＮ層７７のｎ電極８３が形成されている面は、周縁部がボイド７８の一部の形状がそのまま残された面であり、外側に向かって傾斜した傾斜面である。このような傾斜面は、素子分離されたｎ型ＧａＮ層７７の略中心付近の平坦面とともに素子本体９９の上面を構成し、この上面は非平坦面とされる。
【００７９】
上述のようにして素子分離された素子本体は、図１３に示すように配線９４が形成された基板９５に実装される。素子本体９９はレーザ光を照射することによる選択的な転写及び樹脂部９０への埋め込み工程を経て基板９５に実装される。素子本体９９は、接続部９２が形成された接着部９３を介して基板９５に実装されるとともに、樹脂部９０に形成された接続部８８を介してｎ電極８３及び配線８９が電気的に接続される。
【００８０】
このように、本実施形態にかかる半導体光素子及びその製造方法によれば、結晶層を形成する際に生じた欠陥部を利用することにより光取り出し効率が高められた半導体光素子を形成することができる。また、この欠陥部を利用して素子分離することにより、素子本体や素子が形成される基板に加わる応力を低減することができる。さらに、結晶層を選択成長させることにより欠陥部が形成される領域以外の結晶層の結晶性を高めることも可能である。さらに素子自体の発光効率を高めるとともに、光取り出し効率を高めることが可能であり、これらの特性を同時に高めることにより優れた輝度を有する半導体発光素子を製造することができる。このような半導体発光素子と略同様の製造方法によれば、光吸収効率が高められた半導体受光素子を形成することも可能である。
【図面の簡単な説明】
【００８１】
【図１】本発明に第１の実施の形態にかかる半導体光素子の製造方法において、基板に凸部を形成するまでの工程断面図である。
【図２】同半導体光素子の製造方法において、素子本体を形成するまでの工程断面図である。
【図３】同半導体光素子の製造方法の別の例を示す工程断面図である。
【図４】本発明の第２の実施の形態にかかる半導体光素子の製造方法において、基板に凸部を形成するまでの工程断面図である。
【図５】同半導体光素子の製造方法において、素子本体を構成する結晶層を形成するまでの工程断面図である。
【図６】同半導体光素子の製造方法において、素子を基板に実装するまでの工程断面図である。
【図７】本発明の第３の実施の形態にかかる半導体光素子の製造方法において、凸部から結晶層を成長させるまでの工程断面図である。
【図８】同半導体光素子の製造方法において、基板に素子本体を実装するまでの工程断面図である。
【図９】同半導体光素子の製造方法において、凸部から成長する結晶層を模式的に示す平面図である。
【図１０】本発明の第４の実施形態にかかる半導体光素子の製造方法において、凸部から結晶層を成長させるまでの工程断面図である。
【図１１】同半導体光素子の製造方法において、素子分離溝を形成するまでの工程断面図である。
【図１２】同半導体光素子の製造方法において、凸部から成長する結晶層を模式的に示す平面図である。
【図１３】同半導体光素子の製造方法において、素子本体が基板に実装された状態を示す断面図である。
【符号の説明】
【００８２】
１，１１  基板
３，１３，２３，２５，５３，７３  凸部
４，５４，５５，７４，７５  凹部
６，１６，２８，５８，７８  ボイド
２１，７０  サファイア基板
２２，５２，７２  マスク層
２４  窓部
３０，５９，７９  多重量子井戸層
８４  樹脂層
８５  支持基板
８６  素子分離溝
【図１】
2005057220.tif 000003
【図２】
2005057220.tif 000004
【図３】
2005057220.tif 000005
【図４】
2005057220.tif 000006
【図５】
2005057220.tif 000007
【図６】
2005057220.tif 000008
【図７】
2005057220.tif 000009
【図８】
2005057220.tif 000010
【図９】
2005057220.tif 000011
【図１０】
2005057220.tif 000012
【図１１】
2005057220.tif 000013
【図１２】
2005057220.tif 000014
【図１３】
2005057220.tif 000015