(57)【要約】【課題】  ＰＤＰのような容量性負荷の駆動装置として、従来の装置より少ない部品点数で容量性負荷の充放電に起因する無効電力を効果的にかつ他の回路部分に対して悪影響を及ぼすことなく抑制でき、システム全体の消費電力を削減できる駆動装置を提供する。【解決手段】  ＰＤＰ(20)の維持電極(X1、X2、…)が接地される。ＰＦＣコンバータ(40)が交流電圧を直流電圧(Vs)に変換し、ＰＤＰ駆動装置(10)に直接印加する。放電維持パルス発生部(1)は直流電圧(Vs)を一次パルス電圧(VF)に変換し、トランス(2)の一次巻線(2a)に印加する。トランス(2)は一次パルス電圧(VF)を放電維持パルス電圧(Vp)に変換し、初期化／走査パルス発生部(3)を通してＰＤＰ(20)の走査電極(Y1、Y2、…)に印加する。インダクタ(L)がトランス(2)の二次巻線(2b)と並列に接続される。放電維持パルス電圧(Vp)の立ち上がり／立ち下がりではインバータ(L)がＰＤＰ(20)のパネル容量と共振する。【選択図】        図1
2005196131.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷に対して所定のパルス電圧を印加する装置であり；
スイッチ素子を含み、前記スイッチ素子のスイッチングにより所定の直流電圧を一次パルス電圧へ変換するパルス発生部；及び、
前記パルス発生部に接続される一次巻線と、前記容量性負荷に接続される二次巻線と、を含み、前記一次パルス電圧を前記パルス電圧に変換し、かつ励磁インダクタンスを前記容量性負荷と共振させるトランス；
を有する容量性負荷駆動装置。
【請求項２】
前記トランスの励磁インダクタンスが前記パルス電圧又は前記一次パルス電圧の立ち上がり期間と立ち下がり期間とに前記容量性負荷と共振する、請求項１記載の容量性負荷駆動装置。
【請求項３】
前記パルス発生部と前記トランスとをそれぞれ有する第一の駆動部と第二の駆動部、
を具備する、請求項１記載の容量性負荷駆動装置。
【請求項４】
前記第一の駆動部のスイッチング動作と前記第二の駆動部のスイッチング動作とを同位相又は逆位相に維持する制御部；
を有する、請求項３記載の容量性負荷駆動装置。
【請求項５】
前記トランスの前記二次巻線と前記容量性負荷とが直列に接続されるとき、
前記第一の駆動部のスイッチング動作と前記第二の駆動部のスイッチング動作との間の位相差を0°より大きく180°より小さい範囲に設定する制御部；
を有する、請求項３記載の容量性負荷駆動装置。
【請求項６】
容量性負荷に対して所定のパルス電圧を印加する装置であり；
スイッチ素子を含み、前記スイッチ素子のスイッチングにより所定の直流電圧を一次パルス電圧へ変換するパルス発生部；
前記パルス発生部に接続される一次巻線と、前記容量性負荷に接続される二次巻線と、を含み、前記一次パルス電圧を前記パルス電圧に変換するトランス；及び、
前記トランスの前記二次巻線と並列に接続され、前記容量性負荷と共振する補助インダクタ；
を有する容量性負荷駆動装置。
【請求項７】
前記補助インダクタが前記パルス電圧又は前記一次パルス電圧の立ち上がり期間と立ち下がり期間とに前記容量性負荷と共振する、請求項６記載の容量性負荷駆動装置。
【請求項８】
前記補助インダクタのインダクタンスが前記トランスの励磁インダクタンスより小さい、請求項６記載の容量性負荷駆動装置。
【請求項９】
前記パルス発生部、前記トランス、及び前記補助インダクタを有する第一の駆動部；並びに、
前記パルス発生部と前記トランスとを有する第二の駆動部；
を有する、請求項６記載の容量性負荷駆動装置。
【請求項１０】
前記第二の駆動部が前記補助インダクタを有する、請求項９記載の容量性負荷駆動装置。
【請求項１１】
前記第一の駆動部のスイッチング動作と前記第二の駆動部のスイッチング動作とを同位相又は逆位相に維持する制御部；
を有する、請求項９記載の容量性負荷駆動装置。
【請求項１２】
前記トランスの前記二次巻線と前記容量性負荷とが直列に接続されるとき、
前記第一の駆動部のスイッチング動作と前記第二の駆動部のスイッチング動作との間の位相差を0°より大きく180°より小さい範囲に設定する制御部；
を有する、請求項９記載の容量性負荷駆動装置。
【請求項１３】
前記パルス発生部が前記スイッチ素子のスイッチングにより、前記直流電圧の供給源に電力を回生させる、請求項１又は請求項６に記載の容量性負荷駆動装置。
【請求項１４】
前記パルス発生部の前記スイッチ素子がワイドバンドギャップ半導体スイッチ素子である、請求項１又は請求項６に記載の容量性負荷駆動装置。
【請求項１５】
前記パルス発生部が前記スイッチ素子としてハイサイドスイッチ素子とローサイドスイッチ素子とを含み、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とが直列に接続され；
前記トランスの一次巻線が前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との接続点に接続される；
請求項１又は請求項６に記載の容量性負荷駆動装置。
【請求項１６】
前記パルス電圧の印加終了時、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とのいずれかがオンし、前記直流電圧の供給源への回生電流を通す、請求項１５記載の容量性負荷駆動装置。
【請求項１７】
容量性負荷に対して所定のパルス電圧を印加する装置であり；
スイッチ素子を含み、前記スイッチ素子のスイッチングにより所定の直流電圧を一次パルス電圧へ変換するパルス発生部；
インダクタ、及び、オン期間に前記インダクタと前記容量性負荷との間の共振に伴う電流を流すスイッチ部、を含む電力回収部；並びに、
前記パルス発生部に接続される一次巻線と、前記容量性負荷に接続される二次巻線と、を含み、前記一次パルス電圧を前記パルス電圧に変換するトランス；
を具備する容量性負荷駆動装置。
【請求項１８】
前記電力回収部が前記トランスの前記一次巻線に接続される、請求項１７記載の容量性負荷駆動装置。
【請求項１９】
前記電力回収部が前記トランスの前記二次巻線に接続される、請求項１７記載の容量性負荷駆動装置。
【請求項２０】
前記スイッチ部が前記オン期間を前記パルス電圧又は前記一次パルス電圧の立ち上がり期間と立ち下がり期間とに一致させる、請求項１７記載の容量性負荷駆動装置。
【請求項２１】
前記電力回収部では前記インダクタと前記スイッチ部とが直列に接続される、請求項１７記載の容量性負荷駆動装置。
【請求項２２】
前記パルス発生部、前記電力回収部、及び前記トランスを有する第一の駆動部；並びに、
前記パルス発生部と前記トランスとを有する第二の駆動部；
を具備する、請求項１７記載の容量性負荷駆動装置。
【請求項２３】
前記第二の駆動部が前記電力回収部を有する、請求項２２記載の容量性負荷駆動装置。
【請求項２４】
前記第一の駆動部のスイッチング動作と前記第二の駆動部のスイッチング動作とを同位相又は逆位相に維持する制御部、を具備する、請求項２２記載の容量性負荷駆動装置。
【請求項２５】
前記トランスの前記二次巻線と前記容量性負荷とが直列に接続されるとき、
前記第一の駆動部のスイッチング動作と前記第二の駆動部のスイッチング動作との間に0°より大きく180°より小さい位相差を設定する制御部、
を具備する、請求項２２記載の容量性負荷駆動装置。
【請求項２６】
前記電力回収部の前記スイッチ部が前記共振に伴う電流を一方向に流す、請求項２５記載の容量性負荷駆動装置。
【請求項２７】
前記パルス発生部の前記スイッチ素子がワイドバンドギャップ半導体スイッチ素子である、請求項１７に記載の容量性負荷駆動装置。
【請求項２８】
前記パルス発生部が前記スイッチ素子としてハイサイドスイッチ素子とローサイドスイッチ素子とを含み、前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子とが直列に接続され；
前記トランスの一次巻線が前記ハイサイドスイッチ素子と前記ローサイドスイッチ素子との接続点に接続される；
請求項１７に記載の容量性負荷駆動装置。
【請求項２９】
外部電源からの交流電圧を所定の直流電圧へ変換する整流部；
前記直流電圧を所定のパルス電圧へ変換するプラズマディスプレイパネル（ＰＤＰ）駆動装置；及び、
内部に封入されたガスの放電により発光する放電セルと、前記パルス電圧を前記放電セルに対して印加する複数の電極と、を含むＰＤＰ；
を有するプラズマディスプレイであり、
前記ＰＤＰ駆動装置が、
スイッチ素子を含み、前記スイッチ素子のスイッチングにより前記直流電圧を一次パルス電圧へ変換するパルス発生部；及び、
前記パルス発生部に接続される一次巻線と、前記ＰＤＰの前記電極に接続される二次巻線と、を含み、前記一次パルス電圧を前記パルス電圧に変換し、かつ励磁インダクタンスを前記電極間の容量と共振させるトランス；
を有する、プラズマディスプレイ。
【請求項３０】
外部電源からの交流電圧を所定の直流電圧へ変換する整流部；
前記直流電圧を所定のパルス電圧へ変換するＰＤＰ駆動装置；及び、
内部に封入されたガスの放電により発光する放電セルと、前記パルス電圧を前記放電セルに対して印加する複数の電極と、を含むＰＤＰ；
を有するプラズマディスプレイであり、
前記ＰＤＰ駆動装置が、
スイッチ素子を含み、前記スイッチ素子のスイッチングにより前記直流電圧を一次パルス電圧へ変換するパルス発生部；
前記パルス発生部に接続される一次巻線と、前記ＰＤＰの前記電極に接続される二次巻線と、を含み、前記一次パルス電圧を前記パルス電圧に変換するトランス；及び、
前記トランスの前記二次巻線と並列に接続され、前記電極間の容量と共振する補助インダクタ；
を有する、プラズマディスプレイ。
【請求項３１】
外部電源からの交流電圧を所定の直流電圧へ変換する整流部；
前記直流電圧を所定のパルス電圧へ変換するＰＤＰ駆動装置；及び、
内部に封入されたガスの放電により発光する放電セルと、前記パルス電圧を前記放電セルに対して印加する複数の電極と、を含むＰＤＰ；
を有するプラズマディスプレイであり、
前記ＰＤＰ駆動装置が、
スイッチ素子を含み、前記スイッチ素子のスイッチングにより前記直流電圧を一次パルス電圧へ変換するパルス発生部；
インダクタ、及び、オン期間に前記インダクタと前記ＰＤＰの前記電極間の容量との共振に伴う電流を流すスイッチ部、を含む電力回収部；並びに、
前記パルス発生部に接続される一次巻線と、前記ＰＤＰの前記電極に接続される二次巻線と、を含み、前記一次パルス電圧を前記パルス電圧に変換するトランス；
を有する、プラズマディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は例えばプラズマディスプレイパネル（ＰＤＰ）のような容量性負荷の駆動装置に関する。
【背景技術】
【０００２】
プラズマディスプレイは、気体放電に伴う発光現象を利用した表示装置である。プラズマディスプレイパネル（ＰＤＰ）は、大画面化、薄型化、及び広視野角の点で他の表示装置より有利である。ＰＤＰは、直流パルスで動作するＤＣ型と、交流パルスで動作するＡＣ型とに大別される。ＡＣ型ＰＤＰは特に輝度が高く、かつ構造が簡素である。従って、ＡＣ型ＰＤＰは量産化と画素の精細化とに適し、広範に使用される。
【０００３】
図42は、従来のプラズマディスプレイの構成を示すブロック図である（例えば特許文献１、２、３参照)。従来のプラズマディスプレイは、ＰＤＰ20、力率改善（ＰＦＣ）コンバータ40、ＰＤＰ駆動装置100、及び制御部30を有する。
【０００４】
ＰＤＰ20は例えばＡＣ型であり、三電極面放電型構造を有する。ＰＤＰ20の背面基板上にはアドレス電極A1、A2、A3、…がパネルの縦方向に配置される。ＰＤＰ20の前面基板上には維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが交互に、かつパネルの横方向に配置される。維持電極X1、X2、X3、…は互いに接続されるので電位が実質的に等しい。アドレス電極A1、A2、A3、…と走査電極Y1、Y2、Y3、…とは一本ずつ個別に電位を変化させ得る。
互いに隣り合う維持電極と走査電極との対（例えば維持電極X2と走査電極Y2との対）及びアドレス電極（例えばA2）の交差点P（図42に示される斜線部）には放電セルが設置される。放電セルの表面には、誘電体から成る層（誘電体層）、電極と誘電体層とを保護するための層（保護層）、及び、蛍光物質を含む層（蛍光層）が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極の間に対して所定のパルス電圧が印加されるとき、放電セルでは放電が生じる。そのとき放電セル中のガス分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光物質を励起し、蛍光を発生させる。こうして放電セルが発光する。
【０００５】
ＰＦＣコンバータ40は外部の商用交流電源ACからの交流電力を直流電力へ変換する。ＰＦＣコンバータ40はそのとき、商用交流電源ACからの入力について力率を実質的に1と等しく保つ。
【０００６】
ＰＤＰ駆動装置100は、ＤＣ−ＤＣコンバータ101、維持電極駆動部102、走査電極駆動部103、及びアドレス電極駆動部104を含む。
ＤＣ−ＤＣコンバータ101はＰＦＣコンバータ40の出力電圧を所定の直流電圧Vcへ変換し、かつその直流電圧Vcを一定に維持する。ＤＣ−ＤＣコンバータ101は一般に絶縁型であり、入力側の高電圧部（図42に示される破線で囲まれる部分）と出力側のＰＤＰ20との間を絶縁する。それによりＰＤＰ駆動装置100は安全性を十分に確保する。
維持電極駆動部102、走査電極駆動部103、及びアドレス電極駆動部104はそれぞれスイッチ素子を含み、それらのスイッチ素子のスイッチングによりパルス電圧を発生させる。
維持電極駆動部102はＰＤＰ20の維持電極X1、X2、X3、…に接続され、ＤＣ−ＤＣコンバータ101の出力電圧を所定のパルス電圧に変換し、維持電極X1、X2、X3、…に対して同時に印加する。
走査電極駆動部103はＰＤＰ20の走査電極Y1、Y2、Y3、…に接続され、ＤＣ−ＤＣコンバータ101の出力電圧を所定のパルス電圧に変換し、走査電極Y1、Y2、Y3、…に対して個別に印加する。
アドレス電極駆動部104はＰＤＰ20のアドレス電極A1、A2、A3、…に接続され、所定のパルス電圧をそれらに対して個別に印加する。
【０００７】
制御部30は、維持電極駆動部102、走査電極駆動部103、及びアドレス電極駆動部104それぞれのスイッチングを制御する。そのスイッチング制御はＡＤＳ（Address Display-period Separation）方式に従う。
ＡＤＳ方式はサブフィールド方式の一種である。サブフィールド方式では画像の一フィールドが複数のサブフィールドに分けられる。サブフィールドはそれぞれ、初期化期間、アドレス期間、及び放電維持期間を含む。ＡＤＳ方式では特に、ＰＤＰ20の全ての放電セルに対し、上記三つの期間が共通に設定される。
【０００８】
初期化期間では、初期化パルス電圧が、ＰＤＰ20の維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に印加される。それにより、全ての放電セルで壁電荷が均一化される。
アドレス期間では、走査パルス電圧が、走査電極Y1、Y2、Y3、…に対して順次印加される。それと同時に、信号パルス電圧が、アドレス電極A1、A2、A3、…のいくつかに対して印加される。ここで、信号パルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づき選択される。走査パルス電圧が走査電極の一つY2に印加され、かつ信号パルス電圧がアドレス電極の一つA2に印加されるとき、その走査電極Y2とアドレス電極A2との交差点Pに位置する放電セルで放電が生じる。その放電によりその放電セルP表面には壁電荷が蓄積される。
放電維持期間では、放電維持パルス電圧が、維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に同時に、かつ周期的に印加される。そのとき、アドレス期間中に壁電荷が蓄積された放電セルPではガスによる放電が維持され、発光が生じる。放電維持期間の長さはサブフィールドごとに異なるので、放電セルの一フィールド当たりの発光時間、すなわち放電セルの輝度は、発光すべきサブフィールドの選択により調整される。
制御部30は映像信号に基づき、信号パルス電圧の印加先のアドレス電極とサブフィールドとを決定する。その結果、ＰＤＰ20には映像信号に対応する映像が再現される。
【０００９】
ＰＤＰの各放電セルの発光は壁電荷の蓄積を要する。すなわちＰＤＰは容量性負荷である。ＰＤＰでは更に、上記の三電極面放電型構造のように、多数の電極がパネル上を縦横に走り、かつ互いに近接する。従って、ＰＤＰの浮遊容量が大きい。特に維持電極と走査電極との間の浮遊容量（以下、パネル容量という）が大きい。維持電極と走査電極との間にパルス電圧が印加されるとき、パネル容量が充放電される。その充電電流及び放電電流により、ＰＤＰ駆動装置の回路素子、ＰＤＰの維持電極と走査電極、及びリード線のそれぞれの抵抗で電力が消費される。その消費電力は無効電力であり、放電セルの発光には寄与しない。ＰＤＰのサイズが大きいほど、維持電極と走査電極との長さと数とがいずれも大きいので、パネル容量が大きい。それ故、ＰＤＰの大画面化と省電力化との両立には上記の無効電力の低減が不可欠である。
【００１０】
上記の無効電力を抑えるＰＤＰ駆動装置としては例えば、プッシュプル型インバータをパルス発生部として用いる駆動装置が知られる（例えば特許文献１図10参照)。図43は、そのパルス発生部102とＰＤＰ20との等価回路図である。このパルス発生部102はプッシュプル型インバータ部102aとインダクタLとを有する。パルス発生部102の出力側にはＰＤＰ20の維持電極Xと走査電極Yとが接続される。ここで、ＰＤＰ20の等価回路はパネル容量Cpでのみ表され、放電セルでの放電時にＰＤＰ20を流れる電流の経路は省略される。
【００１１】
制御部30（図42参照）はインバータ部102aの二つのスイッチ素子Q1、Q2を交互にオンオフさせる。それにより、トランスTrの二次電圧の極性が周期的に反転する。その結果、一定周期の交流パルス電圧がパネル容量Cpに対して印加される。制御部30は特にデッドタイム（二つのスイッチ素子Q1、Q2が同時にオフする期間）の長さを調節し、その期間にインダクタLとパネル容量Cpとを共振させる。その共振によりパネル容量Cpの両端電圧の極性が電力をほとんど消費することなく反転する。すなわち、その共振期間中、パルス発生部102の回路素子、ＰＤＰ20の維持電極Xと走査電極Y、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、パネル容量Cpの充放電に起因する無効電力が低減する。
【００１２】
このパルス発生部102では、トランスTrの二次巻線、インダクタL、及びパネル容量Cpが常に直列に接続された状態にある。従って、インダクタLとパネル容量Cpとが上記の共振期間以外でも共振を生じる。例えばＰＤＰ20の発光時、ＰＤＰ20を流れる放電電流がインダクタLとパネル容量Cpとの共振を生じさせる。この共振は、ＰＤＰ20の画像に対して悪影響を及ぼす。更にその共振に伴うリンギングを許容できるだけ、ＰＤＰ駆動装置の回路素子の耐圧が高くなければならない。
【００１３】
上記のインダクタLとパネル容量Cpとの共振は上記の共振期間だけに限られることが望ましい。そのようなパルス発生部として、電力回収部を含むパルス発生部が知られる（例えば特許文献２図5及び特許文献３図2参照)。
図44は特許文献２で開示されるパルス発生部102とＰＤＰ20との等価回路図である。このパルス発生部102はフルブリッジ型インバータ部102aと二つの相似な電力回収部102b、102cを有する。
図45は特許文献３で開示されるパルス発生部102とＰＤＰ20との等価回路図である。このパルス発生部102はフルブリッジ型インバータ部102aと電力回収部102dとを有する。
いずれのパルス発生部102でもインバータ部102aの出力側にはＰＤＰ20の維持電極Xと走査電極Yとが接続される（ＰＤＰ20の等価回路はパネル容量Cpでのみ表される）。
【００１４】
制御部30（図42参照）はパルス発生部102のスイッチ素子を所定のタイミングでオンオフさせる。それにより、一定周期の交流パルス電圧がパネル容量Cpに対して印加される。
制御部30は特に、パネル容量Cpの両端電圧が変化する期間に電力回収部（102b、102c、又は102d）のスイッチ素子をオンさせ、インダクタLとパネル容量Cpとを共振させる。その共振がパネル容量Cpの両端電圧をほとんど電力消費なしで反転させる。すなわち、その共振期間中、パルス発生部102の回路素子、ＰＤＰ20の維持電極Xと走査電極Y、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。
こうして、パネル容量Cpの充放電に起因する無効電力が低減する。更に、インダクタLとパネル容量Cpとの間の共振が上記の共振期間に限られるので、ＰＤＰ20の画像に対しては悪影響を及ぼさない。その上、ＰＤＰ20の発光時には上記の共振に伴うリンギングが考慮されなくても良いので、ＰＤＰ駆動装置の回路素子の耐圧が低減できる。
【００１５】
【特許文献１】特開平5−191977号公報
【特許文献２】特公平7−109542号公報
【特許文献３】特開平11−344952号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
プラズマディスプレイには、大画面化、薄型化、軽量化、及び省電力化が望まれる。しかし、大画面化はパネル容量の充放電に起因する無効電力を増大させる。従って、省電力化が妨げられる。その無効電力の増大は更に、ＰＤＰ駆動装置の回路素子の電流容量を増大させ、又は耐圧を上昇させる。その結果、回路素子のサイズが増大するので、ＰＤＰ駆動装置全体の実装面積が増大する。こうして、薄型化と軽量化とが妨げられる。
プラズマディスプレイの大画面化、薄型化、軽量化、及び省電力化を同時に成立させるには、上記の無効電力を効果的に抑制可能なＰＤＰ駆動装置をより少ない部品点数で構成することが望ましい。
【００１７】
本発明は、ＰＤＰのような容量性負荷の駆動装置として、従来の駆動装置より少ない部品点数でその容量性負荷の充放電に起因する無効電力を効果的に、かつ他の回路部分に対して悪影響を及ぼすことなく抑制でき、更にその負荷を合わせたシステム全体の消費電力を削減できる駆動装置、の提供を目的とする。
【課題を解決するための手段】
【００１８】
本発明による容量性負荷駆動装置は、容量性負荷に対して所定のパルス電圧を印加するための装置であり、
スイッチ素子を含み、そのスイッチ素子のスイッチングにより所定の直流電圧を一次パルス電圧へ変換するパルス発生部；及び、
そのパルス発生部に接続される一次巻線と、容量性負荷に接続される二次巻線と、を含み、一次パルス電圧を上記のパルス電圧に変換するトランス；
を有する。
【００１９】
本発明は更に、電力回収の手段について次の三つの観点から捉えられる。
本発明の第一の観点によれば、そのトランスが、容量性負荷と共振する励磁インダクタンス、を含む。
本発明の第二の観点によれば、その容量性負荷駆動装置が更に、
上記のトランスの二次巻線と並列に接続され、容量性負荷と共振する補助インダクタ、
を有する。
本発明の第三の観点によれば、その容量性負荷駆動装置が更に、
インダクタ、及び、オン期間にそのインダクタと容量性負荷との間の共振に伴う電流を流すスイッチ部、を含む電力回収部、
を有する。
【００２０】
上記の容量性負荷は好ましくはプラズマディスプレイパネル（ＰＤＰ）である。そのとき、本発明による上記の容量性負荷駆動装置はＰＤＰ駆動装置として、次のようなプラズマディスプレイに搭載される。そのプラズマディスプレイは、
外部電源からの交流電圧を所定の直流電圧へ変換する整流部；
その直流電圧を所定のパルス電圧へ変換する上記のＰＤＰ駆動装置；及び、
内部に封入されたガスの放電により発光する放電セルと、上記のパルス電圧を放電セルに対して印加する複数の電極と、を含むＰＤＰ；
を有する。
【００２１】
本発明による上記の容量性負荷駆動装置はパルス発生部の出力側にトランスを有する。そのトランスはパルス電圧のレベルを適切に調節し、容量性負荷に対して印加する。
従って、本発明による上記の容量性負荷駆動装置は従来の駆動装置とは異なり、ＤＣ−ＤＣコンバータをパルス発生部の入力側に含まなくても良い。それにより、部品点数が少なく、かつ実装面積が小さい。
更に、ＤＣ−ＤＣコンバータによる電力損失が除去されるので、消費電力が低い。
その上、外部電源からの高電圧がパルス発生部に対して直接印加されても良い。そのとき、パルス発生部内の電流は従来の装置での電流より小さい。それ故、回路素子の電流容量が従来のものより小さくても良い。その結果、本発明による上記の容量性負荷駆動装置は従来の装置より小型化が容易である。
上記のトランスは更に一次側の高電圧部と二次側の容量性負荷との間を絶縁する。それにより、本発明による上記の容量性負荷駆動装置は安全性を十分に確保できる。
【００２２】
本発明による上記の容量性負荷駆動装置では更に、トランスの励磁インダクタンス、トランスの二次巻線と並列に接続される補助インダクタ、又は電力回収部のインダクタが、上記の容量性負荷と共振する。その共振により、パルス電圧が電力をほとんど消費することなく変化する。こうして、容量性負荷の充放電に起因する無効電力が効果的に抑制される。
【００２３】
本発明の第一又は第二の観点によれば、トランスの励磁インダクタンス又は補助インダクタが容量性負荷と共振する。それらはトランスの二次巻線と並列に接続されるインダクタと等価である。従って、共振期間がパルス電圧又は一次パルス電圧の立ち上がり期間と立ち下がり期間とに限られる。
容量性負荷がＰＤＰである場合、トランスの励磁インダクタンス及び補助インダクタには特にＰＤＰの放電電流が流れない。従って、上記の共振がＰＤＰの画像に対して悪影響を及ぼさない。更に、ＰＤＰの発光時には上記の共振に伴うリンギングが考慮されなくても良い。それ故、回路素子の耐圧が低くても良い。
以上の結果、トランスの励磁インダクタンス又は補助インダクタが容量性負荷と共振する場合、電力回収部が含まれなくても良い。それにより、本発明による上記の容量性負荷駆動装置は更に部品点数が少なく、かつ実装面積が小さい。
【００２４】
本発明の第一又は第二の観点によれば、トランスの励磁インダクタンス又は補助インダクタが容量性負荷と共振し始めるとき、その励磁インダクタンス又は補助インダクタには電流が既に流れている。それ故、パルス電圧の立ち上がり及び立ち下がりが速い。その結果、一定期間に容量性負荷に対して印加され得る最大パルス数が増加する。
容量性負荷がＰＤＰである場合、パルス電圧の立ち上がり期間と立ち下がり期間との短縮により特に放電維持期間が短縮される。従って、一フィールド当たりのサブフィールドの数が容易に増加できる。こうして、本発明による上記の容量性負荷駆動装置がＰＤＰ駆動装置として利用されるとき、ＰＤＰの階調の更なる精細化、すなわち更なる高画質化が容易である。
【００２５】
本発明の第二の観点によれば、補助インダクタが容量性負荷と共振する。好ましくは、補助インダクタのインダクタンスがトランスの励磁インダクタンスより十分に小さく設定される。それにより、共振電流は主に補助インダクタを流れ、トランスにはほとんど流れない。従って、トランスの銅損が低減する。こうして、消費電力が更に削減される。
【００２６】
本発明の第三の観点によれば、電力回収部のインダクタが容量性負荷と共振する。更にその共振期間がスイッチ部のオンオフにより精度良く制御される。好ましくは、スイッチ部がそのオン期間を、上記のパルス電圧又は一次パルス電圧の立ち上がり期間と立ち下がり期間とに一致させる。更に好ましくは、電力回収部内ではインダクタとスイッチ部とが直列に接続される。そのとき、スイッチ部のオフ期間では電流がインダクタを流れない。こうして、インダクタと容量性負荷との共振期間が所望の期間に確実に制限される。従って、電力回収の手段の中でも特に、電力損失が小さい。
【００２７】
本発明の第三の観点によれば、電力回収部が、上記のトランスの一次巻線に接続されても、二次巻線に接続されても良い。
電力回収部が特にトランスの二次巻線に接続される場合、共振電流がトランスの二次巻線には実質上流れない。従って、上記の共振期間ではトランスの銅損が生じない。その結果、消費電力が低減する。
更に、トランスを流れる電流の実効値が低減するので、パルス発生部の回路素子とトランスとの電流容量が小さくても良い。それ故、本発明による上記の容量性負荷駆動装置は小型化が容易である。その上、トランスの小型化によりその鉄損が低減する。こうして、消費電力が更に低減する。
それに加え、電力回収部のスイッチ部の耐圧がいずれも低減する。その結果、本発明による上記の容量性負荷駆動装置では、回路素子が容易に小型化されるので、実装面積が容易に縮小される。
【００２８】
本発明による上記の容量性負荷駆動装置が、パルス発生部とトランスとをそれぞれ有する第一の駆動部と第二の駆動部、を具備しても良い。
そのとき、二つのトランスの二次巻線と容量性負荷との間の接続は直列又は並列のいずれでも良い。いずれの接続でも、容量性負荷の充放電に要する電力が二つのパルス発生部の両方を通して、容量性負荷に供給される。特に、二つのパルス発生部それぞれを流れる電流が小さく抑えられる。従って、二つのパルス発生部それぞれの回路素子は電流容量が小さくても良い。その結果、本発明による上記の容量性負荷駆動装置は小型化が容易である。
二つのトランスと容量性負荷との接続が直列であるときは更に、二つのトランスそれぞれの二次電圧が比較的低い。従って、トランスの耐圧が低くても良い。その上、一定の一次電圧に対し、一次電流が低減する。それ故、パルス発生部の回路素子の電流容量が更に低減できる。その結果、本発明による上記の容量性負荷駆動装置は更に小型化が容易である。
【００２９】
本発明の第一の観点によれば、第一と第二との駆動部に含まれるトランスがそれぞれ、容量性負荷と共振する励磁インダクタンスを含む。
一方、本発明の第二又は第三の観点によれば、少なくとも第一の駆動部が上記の補助インダクタ又は電力回収部を有する。このように、容量性負荷と共振させるための特別な回路素子は、二つの駆動部の少なくとも一方に設置されれば良い。もちろん、第一の駆動部に加え、第二の駆動部も上記の補助インダクタ又は電力回収部を有しても良い。
【００３０】
本発明による上記の容量性負荷駆動装置が、第一の駆動部のスイッチング動作と第二の駆動部のスイッチング動作とを同位相又は逆位相に維持する制御部、を有しても良い。ここで、その位相の正逆はトランスそれぞれの極性に応じ、容量性負荷に印加されるパルス電圧の極性が揃うように決定される。
本発明の第一の観点によれば、第一と第二との駆動部に含まれるトランスの励磁インダクタンスが同時に容量性負荷と共振する。
本発明の第二又は第三の観点によれば、第一と第二との駆動部がいずれも補助インダクタ又は電力回収部を含む場合、それらの補助インダクタ又は電力回収部が同時に容量性負荷と共振する。
それらの共振が容量性負荷の充放電に起因する無効電力を効果的に低減させる。
【００３１】
本発明による上記の容量性負荷駆動装置はその他に、トランスの二次巻線が容量性負荷と直列に接続されるとき、第一の駆動部のスイッチング動作と第二の駆動部のスイッチング動作との間の位相差を0°より大きく180°より小さい範囲に設定する制御部、を有しても良い。ここで、第一と第二との駆動部のいずれのスイッチング動作の位相が基準とされても良い。
本発明の第一の観点によれば、第一と第二との駆動部に含まれるトランスの励磁インダクタンスが交互に単独で容量性負荷と共振する。
本発明の第二又は第三の観点によれば、第一と第二との駆動部がいずれも補助インダクタ又は電力回収部を含む場合、それらの補助インダクタ又は電力回収部が交互に単独で容量性負荷と共振する。
それらの共振でも、容量性負荷の充放電に起因する無効電力が低減する。
本発明の第二又は第三の観点によれば、更に、第二の駆動部が補助インダクタ又は電力回収部を含まなくても良い。
本発明の第三の観点によれば、その他に、電力回収部のスイッチ部がインダクタと容量性負荷との間の共振に伴う電流を一方向に流すだけでも良い。
それらにより、部品点数が更に削減され、かつ実装面積が縮小される。
【００３２】
本発明による上記の容量性負荷駆動装置では好ましくは、パルス発生部のスイッチ素子がワイドギャップ半導体スイッチ素子である。ここで、ワイドバンドギャップ半導体は例えば、シリコンカーバイト（SiC）、ダイヤモンド、窒化ガリウム（GaN）、又は酸化亜鉛（ZnO）を含む。
ワイドバンドギャップ半導体スイッチ素子は従来のシリコン半導体スイッチ素子より耐圧の上昇に伴うオン抵抗の増大が小さい。すなわち、ワイドバンドギャップ半導体スイッチ素子は耐圧が高く、かつオン抵抗が低い。従って、パルス発生部のスイッチ素子としての利用に極めて適している。容量性負荷がＰＤＰである場合は特に、ＰＤＰに対する高電圧の印加によりパルス発生部には大電流が（瞬間的ではあるが）流れる。それ故、ワイドバンドギャップ半導体スイッチ素子の利用は、高耐圧による装置の小型化とオン抵抗の低下による導通損失の低減との両立に極めて有効である。
【００３３】
本発明による上記の容量性負荷駆動装置では好ましくは、
パルス発生部が上記のスイッチ素子としてハイサイドスイッチ素子とローサイドスイッチ素子とを含み、ハイサイドスイッチ素子とローサイドスイッチ素子とが直列に接続され；
トランスの一次巻線がハイサイドスイッチ素子とローサイドスイッチ素子との接続点に接続される。すなわち、パルス発生部がフルブリッジ型又はハーフブリッジ型インバータである。その場合、スイッチ素子の耐圧がプッシュプル型インバータでの耐圧より低い。
【００３４】
本発明による上記の容量性負荷駆動装置では好ましくは、パルス発生部がスイッチ素子のスイッチングにより、上記の直流電圧の供給源に電力を回生させる。ここで、直流電圧の供給源は例えば、上記のプラズマディスプレイでは整流部に相当する。
例えばパルス発生部が上記のハイサイドスイッチ素子とローサイドスイッチ素子とを含むとき、いずれかのスイッチ素子がパルス電圧の印加終了時にオンし、直流電圧の供給源へ回生電流を通しても良い。
本発明の第一又は第二の観点による場合、例えばプラズマディスプレイでの放電維持期間の終了時点のように、容量性負荷に対する一連のパルス電圧の印加が終了する時点ではまだ、トランスの励磁インダクタンス又は補助インダクタには電流が流れている。すなわち、その時点ではそれらのインダクタには共振エネルギーが蓄積されたまま残っている。本発明による上記の容量性負荷駆動装置はその残存する共振エネルギーを直流電圧の供給源に回生させる。従って、無効電力が更に低減するので、効率が更に向上する。
【発明の効果】
【００３５】
本発明による上記の容量性負荷駆動装置はパルス発生部の出力側にトランスを有する。従って、従来の駆動装置とは異なり、パルス発生部の入力側にはＤＣ−ＤＣコンバータが含まれなくても良い。それにより、本発明による上記の容量性負荷駆動装置は部品点数が少なく、かつ実装面積が小さい。更に、ＤＣ−ＤＣコンバータによる電力損失が除去されるので、消費電力が低い。その上、外部電源からの高電圧がパルス発生部に直接印加される結果、回路素子の電流容量が従来の電流容量より小さくても良いので、駆動装置全体の小型化が容易である。
【００３６】
本発明の第一又は第二の観点によれば、トランスの励磁インダクタンス又は補助インダクタが容量性負荷と共振する。その共振は容量性負荷の充放電に起因する無効電力を低減させる。特に従来の駆動装置とは異なり、容量性負荷と共振するインダクタ（トランスの励磁インダクタンス又は補助インダクタ）が上記のトランスの二次巻線と並列である。
容量性負荷がＰＤＰである場合は特に、上記の共振がＰＤＰの画像に対して悪影響を及ぼさない。その上、ＰＤＰの発光時には上記の共振に伴うリンギングが考慮されなくても良いので、容量性負荷駆動装置の回路素子の耐圧が低くても良い。
以上の結果、本発明の第一と第二との観点によれば電力回収部が含まれなくても良い。それにより、本発明による上記の容量性負荷駆動装置は従来の駆動装置より部品点数が少なく、かつ実装面積が小さい。従って、駆動装置全体の小型化が容易である。
【００３７】
本発明の第一又は第二の観点によれば更に、トランスの励磁インダクタンス又は補助インダクタが容量性負荷と共振し始めるとき、その励磁インダクタンス又は補助インダクタには電流が既に流れている。それ故、パルス電圧の立ち上がり及び立ち下がりが、従来の駆動装置でのそれらより速い。その結果、一定期間に容量性負荷に対して印加され得る最大パルス数が従来の駆動装置での最大パルス数より容易に増える。
容量性負荷がＰＤＰである場合は特に、パルス電圧の立ち上がり期間と立ち下がり期間との短縮によりサブフィールド、特にその放電維持期間が短縮される。従って、一フィールド当たりのサブフィールドの数が容易に増える。こうして、本発明による上記の容量性負荷駆動装置がＰＤＰ駆動装置としてプラズマディスプレイに搭載されるとき、ＰＤＰの階調の更なる精細化、すなわち更なる高画質化が容易である。
【００３８】
本発明の第三の観点によれば、電力回収部のインダクタが容量性負荷と共振する。更にその共振期間がスイッチ部のオンオフにより所望の期間に確実に制限される。すなわち、その共振期間以外では電力回収部のインダクタには電流が流れない。こうして、電力回収の手段の中でも特に、電力損失が小さい。
【００３９】
電力回収部がトランスの二次巻線に接続される場合は更に従来の駆動装置とは異なり、電力回収部のインダクタと容量性負荷との間の共振に伴う電流がトランスの二次巻線には実質上流れない。従って、その共振期間ではトランスの銅損が生じない。その結果、消費電力が低減する。
その上、トランスを流れる電流の実効値が低減するので、パルス発生部の回路素子とトランスとの電流容量が小さくても良い。それ故、本発明による容量性負荷駆動装置は小型化が容易である。特にトランスの小型化によりその鉄損が低減する。その結果、消費電力が更に低減する。それに加え、電力回収部のスイッチ部の耐圧がいずれも低減するので、電力回収部の小型化、及び実装面積の縮小が容易に達成される。
【発明を実施するための最良の形態】
【００４０】
以下、本発明の最良の実施形態について、図面を参照しつつ説明する。
《実施形態１》
図1は、本発明の実施形態１によるプラズマディスプレイの構成を示すブロック図である。そのプラズマディスプレイは、ＰＤＰ20、ＰＦＣコンバータ40、ＰＤＰ駆動装置10、及び制御部30を有する。
【００４１】
ＰＤＰ20は好ましくはＡＣ型であり、三電極面放電型構造を有する。ＰＤＰ20の背面基板上にはアドレス電極（図示せず）がパネルの縦方向に配置される。ＰＤＰ20の前面基板上には維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが交互に、かつパネルの横方向に配置される。維持電極X1、X2、X3、…は互いに接続されるので、電位が実質的に等しい。アドレス電極と走査電極Y1、Y2、Y3、…とは一本ずつ個別に電位を変化させ得る。
互いに隣り合う維持電極と走査電極との対、及びアドレス電極の交差点には放電セル（図示せず）が設置される。維持電極、走査電極、及びアドレス電極の間に対して所定のパルス電圧が印加されるとき、それらの交差点に位置する放電セルで放電が生じる。その結果、その放電セルが発光する。
【００４２】
ＰＤＰ20の表示方式として好ましくは、ＡＤＳ方式が採用される。ＡＤＳ方式では、画像の一フィールド（例えば、日本のテレビ放送では1／60秒（＝約16.7msec）間隔）が複数（例えば、8〜12個）のサブフィールドに分けられる。各サブフィールドでは、初期化期間、アドレス期間、及び放電維持期間が、ＰＤＰ20の全ての放電セルに対して共通に設定される。
【００４３】
初期化期間では、初期化パルス電圧が維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に印加される。それにより、全ての放電セルで壁電荷が均一化される。
アドレス期間では、走査パルス電圧が走査電極Y1、Y2、Y3、…に対して順次、印加される。それと同時に、信号パルス電圧がアドレス電極のいくつかに対して印加される。ここで、信号パルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づき選択される。走査パルス電圧が印加される走査電極と、信号パルス電圧が印加されるアドレス電極との交差点に位置する放電セルでは放電が生じ、壁電荷が蓄積される。
放電維持期間では、放電維持パルス電圧が維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に同時に、かつ周期的に印加される。そのとき、アドレス期間中に壁電荷が蓄積された放電セルではガスによる放電が維持され、発光が生じる。放電維持期間の長さはサブフィールドごとに異なるので、放電セルの一フィールド当たりの発光時間、すなわち放電セルの輝度は、発光すべきサブフィールドの選択により調整される。
【００４４】
ＰＦＣコンバータ40は外部の商用交流電源ACに接続される。ＰＦＣコンバータ40は商用交流電源ACから交流電力（一般的な実効電圧85〜265V）を入力し、その交流電力を直流電力（例えば平均電圧Vs約400V）へ変換する。ＰＦＣコンバータ40は更にそのスイッチング動作により、商用交流電源ACからの入力について力率を実質的に1と等しく保つ。
プラズマディスプレイはＰＦＣコンバータ40に代え、力率改善を行わない全波整流型ＡＣ−ＤＣコンバータを有しても良い。その他に、ダイオードブリッジとコンデンサとで構成される全波整流回路を有するだけでも良い。
【００４５】
ＰＤＰ駆動装置10は、放電維持パルス発生部1、トランス2、インダクタL、初期化／走査パルス発生部3、及びアドレス電極駆動部（図示せず）を含む。
放電維持パルス発生部1の入力端子はＰＦＣコンバータ40に接続され、出力端子はトランス2の一次巻線2aの両端に接続される。
放電維持パルス発生部1はスイッチングインバータを含み、ＰＦＣコンバータ40から入力される直流電力を用いて一次パルス電圧VFを発生させる。
【００４６】
トランス2の二次巻線2bの一端は初期化／走査パルス発生部3に接続され、他端は接地される。その場合、ＰＤＰ20の維持電極X1、X2、X3、…は接地される。それらの接地導体としては例えばＰＤＰ20のフレーム（図示せず）が利用される。図1では、トランス2の二次側の接地端子が一次側の高電圧部（図1に示される破線で囲まれる部分）の接地端子とは別の記号で示される。維持電極X1、X2、X3、…はトランス2の二次巻線2bと接地導体（ＰＤＰ20のフレーム）を通して接続される。その他に、維持電極X1、X2、X3、…が導線で直接、トランス2の二次巻線2bと接続されても良い。
トランス2は一次パルス電圧VFを、所定のレベル（例えば約175V）を持つ二次パルス電圧、すなわち放電維持パルス電圧Vpに変換する。放電維持パルス電圧Vpは、維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に同時に印加される。
【００４７】
インダクタLはトランス2の二次巻線2bと並列に接続される。ここで、インダクタLは好ましくはトランス2の励磁インダクタンスである。インダクタLはその他に、トランス2とは独立な素子（補助インダクタ）であっても良い。その場合、好ましくは、補助インダクタLのインダクタンスがトランス2の励磁インダクタンスより十分に小さい。
【００４８】
初期化／走査パルス発生部3はＰＤＰ20の走査電極Y1、Y2、Y3、…に接続される。初期化／走査パルス発生部3はスイッチングインバータを含み、初期化パルス電圧と走査パルス電圧とを走査電極Y1、Y2、Y3、…に対して個別に印加する。初期化／走査パルス発生部3は更にトランス2の二次巻線2bを、初期化／アドレス期間では走査電極Y1、Y2、Y3、…から分離し、放電維持期間では走査電極Y1、Y2、Y3、…に接続する。
図1に示されるように、放電維持パルス発生部1、トランス2、及び初期化／走査パルス発生部3はＰＤＰ20に対して同じ側に集約される。その場合、例えばＰＤＰ駆動装置10に含まれる熱／ノイズ源が比較的狭い範囲に収められるので、効果的な熱／ノイズ対策が比較的容易である。
【００４９】
図1とは異なり、トランス2の二次巻線2bの一端がＰＤＰ20の維持電極X1、X2、X3、…に分離スイッチを通して接続され、他端が接地されても良い。その場合、分離スイッチは維持電極X1、X2、X3、…を、放電維持期間ではトランス2の二次巻線2bに接続し、初期化／アドレス期間ではトランス2の二次巻線2bから分離して接地する。一方、初期化／走査パルス発生部3は放電維持期間では走査電極Y1、Y2、Y3、…を接地する。
【００５０】
制御部30は、放電維持パルス発生部1、初期化／走査パルス発生部3、及びアドレス電極駆動部（図示せず）それぞれのスイッチングをＡＤＳ方式に従って制御する。制御部30は特に、映像信号に基づき、信号パルス電圧の印加先のアドレス電極とサブフィールドとを決定する。その結果、ＰＤＰ20には映像信号に対応する映像が再現される。
【００５１】
図2は、放電維持パルス発生部1、トランス2、インダクタL、及びＰＤＰ20の等価回路図である。図3、4は初期化／走査パルス発生部3の等価回路図である。ここで、ＰＤＰ20の等価回路は、維持電極X、走査電極Y、及びそれらの電極X、Y間の容量、すなわちパネル容量Cpでのみ表される。放電セルでの放電時にＰＤＰ20を流れる電流の経路は省略される。
【００５２】
放電維持パルス発生部1はフルブリッジ型インバータであり、四つの主スイッチ素子Q1〜Q4を含む（図2参照）。それらの主スイッチ素子Q1〜Q4は好ましくはＭＯＳＦＥＴであり、更に好ましくはワイドバンドギャップ半導体スイッチ素子である。ここで、ワイドバンドギャップ半導体は例えば、SiC、ダイヤモンド、GaN、又はZnOを含む。ワイドバンドギャップ半導体スイッチ素子は特に耐圧が高く、かつオン抵抗が低い。
放電維持パルス電圧の印加時、放電維持パルス発生部1の主スイッチ素子Q1〜Q4にはＰＤＰ20の放電とパネル容量Cpの充放電とに伴う大電流が流れる。従って、放電維持パルス発生部1の小型化と導通損失の低減との両立にはワイドバンドギャップ半導体スイッチ素子の利用が極めて有効である。
四つの主スイッチ素子Q1〜Q4はその他に、ＩＧＢＴ又はバイポーラトランジスタであっても良い。
【００５３】
放電維持パルス発生部1の入力端子1TにはＰＦＣコンバータ40から直流電圧Vsが印加される。
第一のハイサイド主スイッチ素子Q1と第一のローサイド主スイッチ素子Q2との直列接続、及び、第二のハイサイド主スイッチ素子Q3と第二のローサイド主スイッチ素子Q4との直列接続がそれぞれ、入力端子1Tと接地端子との間に接続される。それら二つの直列接続の各接続点J1、J2の間にトランス2の一次巻線2aが接続される。
トランス2の二次巻線2bの一端は初期化／走査パルス発生部3の二つの端子3A、3Bを通してＰＤＰ20の走査電極Yに接続され、他端はＰＤＰ20の維持電極Xに接続される。
図2では維持電極Xが接地される。その他に、走査電極Yが接地されても良い。
【００５４】
トランス2の二次巻線2bと初期化／走査パルス発生部3との間の接続には二種類の態様がある（図3、4参照）。初期化／走査パルス発生部3は両方の態様で共通する構成要素として、五つの定電圧源E1〜E5、二つのスイッチ素子Q5、Q6、双方向スイッチ部Q7、二つの分離スイッチ素子QS1、QS2、阻止ダイオードD、二つのランプ波形発生部QR1、QR2、バイパススイッチ素子QB、二つの走査スイッチ素子Q8、Q9、及び二つの補助スイッチ素子Q10、Q11を含む。
【００５５】
五つの定電圧源E1、E2、E3、E4、E5はそれぞれ、正極の電位を負極の電位より一定の電圧V1、V2、V3、V4、V5（例えば約175V、約220V、約25V、約240V、約120V）だけ高く維持する。
二つのスイッチ素子Q5、Q6、二つの分離スイッチ素子QS1、QS2、バイパススイッチ素子QB、二つの走査スイッチ素子Q8、Q9、及び二つの補助スイッチ素子Q10、Q11は好ましくはＭＯＳＦＥＴである。
特にバイパススイッチ素子QBは更に好ましくは、ワイドバンドギャップ半導体スイッチ素子である。アドレス期間中、バイパススイッチ素子QBには一般に大電流が流れる（図5参照）。従って、バイパススイッチ素子QBの小型化と導通損失の低減との両立にはワイドバンドギャップ半導体スイッチ素子の利用が極めて有効である。バイパススイッチ素子QBはその他に、ＩＧＢＴ又はバイポーラトランジスタであっても良い。
それらのスイッチ素子Q5、Q6、QS1、QS2、QB、Q8、Q9、Q10、Q11はいずれもボディダイオードを並列に含むので、極性を持つ。以下、ボディダイオードのアノード（又はカソード）に相当するスイッチ素子の端子をアノード（又はカソード）という。
【００５６】
双方向スイッチ部Q7は二つのスイッチ素子を含み、それらのスイッチ素子は好ましくはＭＯＳＦＥＴである。その他にＩＧＢＴ又はバイポーラトランジスタであっても良い。二つのスイッチ素子はそれぞれボディダイオードを並列に含むので、極性を持つ。二つのスイッチ素子のアノードは互いに接続され、それらのオン／オフ状態は常に等しく制御される。
【００５７】
ランプ波形発生部QR1、QR2は好ましくはＮチャネルＭＯＳＦＥＴ（ＮＭＯＳ）を含む。各ＮＭＯＳは更に好ましくは、ワイドバンドギャップ半導体スイッチ素子である。初期化期間中、ランプ波形発生部QR1、QR2には大電流が流れる（図5参照）。従って、ランプ波形発生部QR1、QR2の小型化と導通損失の低減との両立にはワイドバンドギャップ半導体スイッチ素子の利用が極めて有効である。各ＮＭＯＳのゲートとドレインとはコンデンサで接続される。ランプ波形発生部QR1、QR2がオンするとき、そのコンデンサの充電に伴い、両端電圧が実質的に一定の速度で零まで変化する。各ＮＭＯＳはボディダイオードを並列に含むので、ランプ波形発生部QR1、QR2はそれぞれ極性を持つ。
【００５８】
第一の定電圧源E1の負極は接地され、正極はハイサイドスイッチ素子Q5のカソードに接続される。ハイサイドスイッチ素子Q5のアノードはローサイドスイッチ素子Q6のカソードに接続される。ローサイドスイッチ素子Q6のアノードは接地される。
ハイサイドスイッチ素子Q5とローサイドスイッチ素子Q6との接続点J3は、第一の分離スイッチ素子QS1のアノードに接続される。第一の分離スイッチ素子QS1のカソードは第二の分離スイッチ素子QS2のカソードに接続される。第二の分離スイッチ素子QS2のアノードはローサイド走査スイッチ素子Q9のアノードに（第二の分離スイッチ部QS4を通して、又は直接）接続される。
【００５９】
第二の定電圧源E2の負極は第一の分離スイッチ素子QS1のアノードに接続され、正極は阻止ダイオードDのアノードに接続される。阻止ダイオードDのカソードはハイサイドランプ波形発生部QR1のカソードに接続される。ハイサイドランプ波形発生部QR1のアノードは第一の分離スイッチ素子QS1のカソードに接続される。
第三の定電圧源E3の負極は接地され、正極は双方向スイッチ部Q7を通して第一の分離スイッチ素子QS1のアノードに接続される。
【００６０】
第四の定電圧源E4の正極は接地され、負極はローサイドランプ波形発生部QR2のアノードとバイパススイッチ素子QBのアノードとに接続される。ローサイドランプ波形発生部QR2のカソードとバイパススイッチ素子QBのカソードとは第二の分離スイッチ素子QS2のアノードに接続される。
【００６１】
第五の定電圧源E5の負極は第二の分離スイッチ素子QS2のアノードに接続され、正極はハイサイド補助スイッチ素子Q10のカソードに接続される。ハイサイド補助スイッチ素子Q10のアノードはハイサイド走査スイッチ素子Q8のカソードとローサイド補助スイッチ素子Q11のカソードとに接続される。ローサイド補助スイッチ素子Q11のアノードはローサイド走査スイッチ素子Q9のアノードに接続される。
ハイサイド走査スイッチ素子Q8のアノードはローサイド走査スイッチ素子Q9のカソードに接続される。それらの接続点J4は出力端子3Bを通してＰＤＰ20の走査電極の一つYに接続される（図2参照）。ここで、二つの走査スイッチ素子Q8、Q9の直列接続は実際には複数の走査電極Y1、Y2、…（図1参照）と同数だけ設けられ、走査電極Y1、Y2、…のそれぞれに一つずつ接続される。
【００６２】
二つの補助スイッチ素子Q10、Q11の設置は二つの走査スイッチ素子Q8、Q9に対する過電圧の防止を目的とする。それにより、二つの走査スイッチ素子Q8、Q9の誤動作が回避される。その誤動作のおそれが少ないとき、補助スイッチ素子Q10、Q11は設置されなくても良い。その場合、第五の定電圧源E5の正極とハイサイド走査スイッチ素子Q8のカソードとが短絡され、ハイサイド走査スイッチ素子Q8のカソードとローサイド走査スイッチ素子Q9のアノードとが分離される。
【００６３】
第一の態様によるトランス2の二次巻線2bと初期化／走査パルス発生部3との間の接続では、初期化／走査パルス発生部3が二つの分離スイッチ部QS3、QS4を含む（図3参照）。
第一の分離スイッチ部QS3は初期化／走査パルス発生部3の入力端子3Aとローサイド走査スイッチ素子Q9のアノードとの間に挿入される。
第二の分離スイッチ部QS4は第二の分離スイッチ素子QS2のアノードとローサイド走査スイッチ素子Q9のアノードとの間に挿入される。
二つの分離スイッチ部QS3、QS4はいずれも双方向スイッチであり、スイッチ素子を二つずつ含む。それらのスイッチ素子は好ましくはＭＯＳＦＥＴである。その他にＩＧＢＴ又はバイポーラトランジスタであっても良い。二つのスイッチ素子はそれぞれボディダイオードを並列に含むので、極性を持つ。二つのスイッチ素子のアノードは互いに接続され、それらのオン／オフ状態は常に等しく制御される。
第一の態様では更に好ましくは、第二の分離スイッチ素子QS2、ハイサイド補助スイッチ素子Q10、第一の分離スイッチ部QS3に含まれる入力端子3A側のスイッチ素子、及び第二の分離スイッチ部QS4に含まれるローサイド走査スイッチ素子Q9側のスイッチ素子がワイドバンドギャップ半導体スイッチ素子である。これらのスイッチ素子には特に高耐圧でかつ低オン抵抗であることが強く要求されるからである。
【００６４】
第二の態様によるトランス2の二次巻線2bと初期化／走査パルス発生部3との接続では、初期化／走査パルス発生部3が第三の分離スイッチ素子QS5を含む（図4参照）。
第三の分離スイッチ素子QS5は好ましくはＭＯＳＦＥＴである。その他にＩＧＢＴ又はバイポーラトランジスタであっても良い。このスイッチ素子はボディダイオードを並列に含むので、極性を持つ。
第三の分離スイッチ素子QS5のアノードが初期化／走査パルス発生部3の入力端子3Aに接続され、カソードが二つのスイッチ素子Q5、Q6の接続点J3に接続される。
【００６５】
図5は、初期化期間、アドレス期間、及び放電維持期間での、ＰＤＰ20の走査電極Yの電位、並びに初期化／走査パルス発生部3に含まれるスイッチ部Q5、Q6、Q7、Q8、Q9、Q10、Q11、QR1、QR2、QB、QS1、QS2、QS3、QS4、QS5、及び放電維持パルス発生部1に含まれる主スイッチ素子Q1〜Q4のオン期間を示す波形図である。図5では、各スイッチ部のオン期間が斜線部で示される。
【００６６】
初期化期間中、第一の態様では、第一の分離スイッチ部QS3がオフ状態を維持し、第二の分離スイッチ部QS4がオン状態を維持する。第二の態様では、第三の分離スイッチ素子QS5がオフ状態を維持する。それによりトランス2の二次巻線2bが走査電極Yから分離され、初期化／走査パルス発生部3が走査電極Yに接続される。
そのとき、走査電極Yの電位が初期化パルス電圧の印加により変化する。その電位変化は次の五つのモードI〜Vに分けられる。
【００６７】
＜モードI＞
ローサイドスイッチ素子Q6、ローサイド走査スイッチ素子Q9、ローサイド補助スイッチ素子Q11、二つの分離スイッチ素子QS1、QS2、及び第二の分離スイッチ部QS4がオン状態を維持する（残りのスイッチ素子はオフ状態を維持する）。それにより、走査電極Yは接地電位（≒0）に維持される。
＜モードII＞
ローサイドスイッチ素子Q6がオフし、ハイサイドスイッチ素子Q5がオンする（残りのスイッチ素子の状態はそのまま維持される）。それにより、走査電極Yの電位が接地電位（≒0）から第一の定電圧源E1の電圧V1だけ上昇する。
【００６８】
＜モードIII＞
第一の分離スイッチ素子QS1がオフし、ハイサイドランプ波形発生部QR1がオンする（残りのスイッチ素子の状態はそのまま維持される）。それにより、走査電極Yの電位がモードIIでの電位V1から第二の定電圧源E2の電圧V2だけ、一定速度で上昇する。
こうして、ＰＤＰ20の全ての放電セルでは一様に、印加電圧が初期化パルス電圧の上限V1＋V2まで比較的緩やかに上昇する。それにより、ＰＤＰ20の全ての放電セルで一様な壁電荷が蓄積される。そのとき、印加電圧の上昇速度が小さいので、放電セルの発光は微弱に抑えられる。
【００６９】
＜モードIV＞
ハイサイドスイッチ素子Q5がオフし、双方向スイッチ部Q7と第一の分離スイッチ素子QS1とがオンする（残りのスイッチ素子の状態はそのまま維持される）。それにより、走査電極Yの電位が放電維持パルス電圧の上限V1＋V2から、接地電位より第三の定電圧源E3の電圧V3だけ高い電位まで急落する。
＜モードV＞
双方向スイッチ部Q7と第二の分離スイッチ素子QS2とがオフし、ローサイドランプ波形発生部QR2がオンする（残りのスイッチ素子の状態はそのまま維持される）。それにより、走査電極Yの電位がモードIVでの電位V3から、接地電位より第四の定電圧源E4の電圧V4だけ低い電位−V4まで、一定速度で降下する。
こうして、ＰＤＰ20の全ての放電セルに対して一様に、モードII〜IVでの印加電圧とは逆極性の電圧が印加される。特にその印加電圧は比較的緩やかに降下する。それにより、全ての放電セルで壁電荷が一様に除去され、均一化される。そのとき、印加電圧の降下速度が小さいので、放電セルの発光は微弱に抑えられる。
【００７０】
アドレス期間中、第一の態様では、第一の分離スイッチ部QS3がオフ状態を維持し、第二の分離スイッチ部QS4がオン状態を維持する。第二の態様では、第三の分離スイッチ素子QS5がオフ状態を維持する。それにより、トランス2の二次巻線2bが走査電極Yから分離される。
更に、バイパススイッチ素子QBがオン状態を維持する。従って、ローサイド走査スイッチ素子Q9のアノードが、接地電位から第四の定電圧源E4の電圧V4だけ低い電位−V4（以下、走査パルス電圧の下限という）に維持される。
一方、ハイサイド補助スイッチ素子Q10がオン状態を維持し、ローサイド補助スイッチ素子Q11がオフ状態を維持する。それにより、ハイサイド走査スイッチ素子Q8のカソードが、走査パルス電圧の下限−V4より第五の定電圧源E5の電圧V5だけ高い電位−V4＋V5（以下、走査パルス電圧の上限という）に維持される。
【００７１】
アドレス期間の開始時、全ての走査電極Y1、Y2、Y3、…（図1参照）について、ハイサイド走査スイッチ素子Q8がオン状態を維持し、ローサイド走査スイッチ素子Q9がオフ状態を維持する。それにより、全ての走査電極Yの電位が一様に走査パルス電圧の上限−V4＋V5に維持される。
【００７２】
初期化／走査パルス発生部3は続いて、走査電極Y1、Y2、Y3、…のそれぞれの電位を順次、次のように変化させる（図5に示される走査パルス電圧SP参照）。
走査電極の一つYが選択されるとき、その走査電極Yに接続されるハイサイド走査スイッチ素子Q8がオフし、ローサイド走査スイッチ素子Q9がオンする。それにより、その走査電極Yの電位が走査パルス電圧の下限−V4まで降下する。
所定時間の経過後、その走査電極Yに接続されるローサイド走査スイッチ素子Q9がオフし、ハイサイド走査スイッチ素子Q8がオンする。それにより、その走査電極Yの電位が走査パルス電圧の上限−V4＋V5に戻る。
走査電極Y1、Y2、Y3、…のそれぞれに接続される走査スイッチ素子対Q8、Q9が順次、同様なスイッチング動作を行う。こうして、走査パルス電圧SPが走査電極Y1、Y2、Y3、…のそれぞれに対して順次、印加される。
【００７３】
走査パルス電圧が走査電極の一つに印加されると同時に、信号パルス電圧がアドレス電極の一つに印加される。そのとき、その走査電極とアドレス電極との間の電圧は他の電極間の電圧より高い。従って、その走査電極とアドレス電極との間の交差点に位置する放電セルでは放電が生じ、その表面に新たな壁電荷が蓄積される。
【００７４】
放電維持期間中、第一の態様では、第一の分離スイッチ部QS3がオン状態を維持し、第二の分離スイッチ部QS4がオフ状態を維持する。第二の態様では、第一、第二、及び第三の分離スイッチ素子QS1、QS2、QS5がオン状態を維持する。更に、初期化／走査パルス発生部3では、ローサイド走査スイッチ素子Q9とローサイド補助スイッチ素子Q11とがオン状態を維持し、残りのスイッチ素子はオフ状態を維持する。それにより、トランス2の二次巻線2bが走査電極Yに接続される。一方、初期化／走査パルス発生部3は実質上停止する。
【００７５】
放電維持期間では、放電維持パルス発生部1が放電維持パルス電圧Vpを、走査電極Yと維持電極Xとの間に次のように印加する（図2参照）。そのとき、アドレス期間中に壁電荷が蓄積された放電セルでは放電が維持されるので、発光が生じる。
放電維持期間の開始時、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とがオンする。それにより、トランス2の一次巻線2aに対して一次パルス電圧VFが印加され、トランス2の二次巻線2bには二次パルス電圧が誘起される。そのとき、インダクタLとパネル容量Cpとが共振する。従って、走査電極Yの電位、すなわち放電維持パルス電圧Vpが上昇する。
【００７６】
放電維持パルス電圧のパルス幅に相当する所定時間が経過するまで、制御部30は第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオン状態に維持し、他の主スイッチ素子Q2、Q3をオフ状態に維持する。そのとき、放電維持パルス電圧Vpが正のピーク値に維持される（図5参照）。そのピーク値は、放電維持パルス発生部1の入力端子1Tの電位Vsとトランス2の巻線比とで決まる。
ＰＤＰ20の放電セルで放電が維持されるとき、放電電流を維持するための電力が入力端子1Tを通して放電セルに供給される。
一方、インダクタLの両端電圧Vpが一定値に維持されるので、インダクタLを流れる電流ILは図2に示される矢印の向きに、直線的に増加する。
【００７７】
上記の所定時間が経過するとき、制御部30は第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオフさせる（図5参照）。そのとき、インダクタLとパネル容量Cpとの間で共振が生じる。
その共振開始時、インダクタLを流れる電流ILがパネル容量Cpを速やかに放電させ、更に逆の極性で充電する。それに伴い、放電維持パルス電圧Vpが速やかに降下し、その極性が正から負へと速やかに変わる（図5参照）。
【００７８】
放電維持パルス電圧Vpが負のピーク値に達するとき、制御部30は第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。そのとき、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とのそれぞれでは両端電圧が実質的に零に等しいので、スイッチング損失が生じない。そのスイッチングにより、放電維持パルス電圧Vpが負のピーク値に維持される。
ＰＤＰ20の放電セルで放電が維持されるとき、放電電流を維持するための電力が入力端子1Tを通して放電セルに供給される。
一方、インダクタLの両端電圧Vpが一定値に維持されるので、インダクタLを流れる電流ILは図2に示される矢印とは逆向きに、直線的に増加する。
【００７９】
その状態が上記の所定時間、維持されるとき、制御部30は第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオフさせる。そのとき、インダクタLとパネル容量Cpとの間で共振が生じる。
その共振開始時、インダクタLを流れる電流ILがパネル容量Cpを速やかに放電させ、更に逆の極性で充電する。それに伴い、放電維持パルス電圧Vpが速やかに上昇し、その極性が負から正へと速やかに変わる。
【００８０】
放電維持期間中、制御部30は主スイッチ素子Q1〜Q4に対する上記のオンオフ制御を反復する。それにより、放電維持パルス電圧Vpの極性が上記のような反転を繰り返す。
特に放電維持パルス電圧Vpの立ち上がり期間／立ち下がり期間では上記の通り、インダクタLがパネル容量Cpと共振する。その共振は放電維持パルス電圧Vpの極性を速やかに、かつ滑らかに反転させる。そのとき、電力はほとんど消費されずに、インダクタLとパネル容量Cpとの間で交換される。すなわち、共振期間中、主スイッチ素子Q1〜Q4、ＰＤＰ20の維持電極Xと走査電極Y、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、放電維持期間ではパネル容量Cpの充放電に起因する無効電力が低減する。
【００８１】
放電維持期間の終了時、制御部30は最後の放電維持パルス電圧Vp（例えば負パルス）の立ち下がり時点で一旦、それまでオン状態にあった二つの主スイッチ素子（例えば第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3）をオフさせる。そのとき、インダクタLとパネル容量Cpとの間で共振が生じる。
その共振開始時、インダクタLを流れる電流ILがパネル容量Cpを速やかに放電させる。それに伴い、走査電極Yの電位（放電維持パルス電圧Vp）が速やかに上昇する。
放電維持パルス電圧Vpが正のピーク値に達するとき、制御部30は第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオンさせる（図5に示される区間VI参照）。そのときインダクタLを流れる電流ILにより、トランス2の一次巻線2aには入力端子1Tへの回生電流が流れる。
インダクタLを流れる電流ILが実質的に零まで減衰する直前、制御部30は第一のハイサイドスイッチ素子Q1と第二のローサイドスイッチ素子Q4とをオフさせる。それにより、インダクタLに残るエネルギーが全て、ＰＦＣコンバータ40に回生する。
放電維持期間直後の回生期間、すなわち走査電極Yの電位が高く維持される期間VIでの印加電圧は好ましくは、次の初期化期間での初期化パルス電圧の一部として利用される。
こうして、放電維持期間終了時、インダクタLに残存するエネルギーの散逸が回避される。従って、放電維持パルス電圧の印加に関する効率が向上する。
【００８２】
制御部30は上記とは別に、放電維持期間の終了時、第一のハイサイドスイッチ素子Q1と第二のローサイドスイッチ素子Q4とを共にオフ状態に維持しても良い。そのオフ期間では放電電流が遮断されるので、ＰＤＰ20の放電セルには新たな壁電荷が蓄積されない。従って、次の初期化期間への移行がスムーズである。好ましくは、そのオフ期間での電圧変化が、次の初期化期間での初期化パルス電圧の一部として利用される。
【００８３】
本発明の実施形態１によるＰＤＰ駆動装置10は上記の通り、放電維持パルス発生部1の出力側にトランス2を有する。トランス2は、放電維持パルス電圧Vpのレベルを適切に調節し、ＰＤＰ20の維持電極Xと走査電極Yとの間に印加する。従って、ＰＤＰ駆動装置10はＤＣ−ＤＣコンバータを、放電維持パルス発生部1の入力側には含まなくても良い。それにより、ＰＤＰ駆動装置10は部品点数が少なく、かつ実装面積が小さい。
更に、ＤＣ−ＤＣコンバータによる電力損失が除去されるので、消費電力が低い。
その上、ＰＦＣコンバータ40から送出される高電圧Vsが放電維持パルス発生部1に対して直接印加される。そのとき、放電維持パルス発生部1内の電流は小さい。それ故、回路素子の電流容量が小さくても良い。その結果、放電維持パルス発生部1は小型化が容易である。
トランス2は更に一次側の高電圧部（図1に示される破線で囲まれる部分）と二次側のＰＤＰ20との間を絶縁する。それによりＰＤＰ駆動装置10は安全性を十分に確保する。
【００８４】
本発明の実施形態１によるＰＤＰ駆動装置10では、放電維持パルス電圧Vpの立ち上がり期間及び立ち下がり期間中、インダクタL（トランス2の励磁インダクタンス又は補助インダクタ）がＰＤＰ20のパネル容量Cpと上記のように共振する。その共振がパネル容量Cpの両端電圧Vpの極性をほとんど電力消費なしで反転させる。すなわちその共振期間中、放電維持パルス発生部1の回路素子、ＰＤＰ20の維持電極と走査電極、及びリード線のそれぞれの抵抗により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
更に、インダクタLはトランス2の二次巻線2bと並列に接続されるので、上記の共振期間が放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに限られる。従って、上記の共振がＰＤＰ20の画像に対して悪影響を及ぼさない。その上、ＰＤＰ20の発光時には上記の共振に伴うリンギングが考慮されなくても良いので、ＰＤＰ駆動装置10の回路素子の耐圧が低くても良い。
以上の結果、本発明の実施形態１によるＰＤＰ駆動装置10では、放電維持パルス発生部1が電力回収部を含まなくても良い。それにより、ＰＤＰ駆動装置10は更に部品点数が少なく、かつ実装面積が小さい。
【００８５】
インダクタLとしてトランス2の励磁インダクタンスが利用されるとき、電力回収の手段としては専用の部品が不要である。従って、ＰＤＰ駆動装置10は更に部品点数が少なく、かつ実装面積が小さい。
インダクタLとして補助インダクタが利用され、かつそのインダクタンスがトランス2の励磁インダクタンスより十分に小さく設定されるとき、共振電流は主に補助インダクタを流れ、トランス2にはほとんど流れない。従って、トランス2の銅損が低減するので、ＰＤＰ駆動装置10は消費電力が低い。
【００８６】
インダクタL（トランス2の励磁インダクタンス又は補助インダクタ）がＰＤＰ20のパネル容量Cpと共振し始めるとき、インダクタLには電流が既に流れている。それ故、放電維持パルス電圧Vpの立ち上がり／立ち下がりが速い。すなわち、放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とが短縮される。その結果、放電維持期間が短縮されるので、一フィールド当たりのサブフィールドの数が容易に増える。
こうして、本発明の実施形態１によるプラズマディスプレイは、ＰＤＰ20の階調の更なる精細化、すなわち更なる高画質化が容易である。
【００８７】
本発明の実施形態１による放電維持パルス発生部1は図2に示される通り、フルブリッジ型インバータを含む。放電維持パルス発生部はその他に、ハーフブリッジ型インバータ（二つの主スイッチ素子の直列接続の一方（例えばQ3、Q4）が二つのコンデンサの直列接続に置換されたもの）を含んでも良い。そのとき好ましくは、トランス2の巻数比が、フルブリッジ型インバータに含まれるトランス2の巻数比の二倍に設定される。それにより、ＰＦＣコンバータ40の出力電圧Vsと放電維持パルス電圧Vpとの各実効値がフルブリッジ型インバータでの各実効値と実質的に等しく維持されたまま、トランス2の一次電圧VFの実効値が半減する。その結果、トランス2の鉄損が低減するので、ＰＤＰ駆動装置10は消費電力が低い。
【００８８】
《実施形態２》
図6は、本発明の実施形態２によるプラズマディスプレイの構成を示すブロック図である。図6では図1に示される構成要素と同様な構成要素に対し、図1に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１についての説明を援用する。
【００８９】
このプラズマディスプレイは、ＰＦＣコンバータ40、ＰＤＰ駆動装置、ＰＤＰ20、及び制御部31を有する。ＰＤＰ駆動装置は、第一の駆動部10Yと第二の駆動部10Xとを含む。
第一の駆動部10Yは、第一の放電維持パルス発生部1Y、第一のトランス2Y、第一のインダクタLY、及び初期化／走査パルス発生部3Yを含む。
第二の駆動部10Xは、第二の放電維持パルス発生部1X、第二のトランス2X、第二のインダクタLX、及び初期化パルス発生部3Xを含む。
ここで、初期化パルス発生部は、第一の駆動部10Yと第二の駆動部10Xとのいずれか一方にのみ含まれても良い。
【００９０】
第一の放電維持パルス発生部1Yの入力端子1TはＰＦＣコンバータ40に接続され、出力端子は第一のトランス2Yの一次巻線2aYの両端に接続される。第一の放電維持パルス発生部1Yはスイッチングインバータを含み、ＰＦＣコンバータ40から入力される直流電力を用いて第一の一次パルス電圧VFYを発生させる。
第一のトランス2Yの二次巻線2bYの一端は初期化／走査パルス発生部3Yに接続され、他端は接地される。その接地導体としては例えばＰＤＰ20のフレーム（図示せず）が利用される。
【００９１】
初期化／走査パルス発生部3YはＰＤＰ20の走査電極Y1、Y2、Y3、…に接続される。初期化／走査パルス発生部3Yはスイッチングインバータを含み、初期化パルス電圧と走査パルス電圧とを走査電極Y1、Y2、Y3、…に対して個別に印加する。
初期化／走査パルス発生部3Yは更に第一のトランス2Yの二次巻線2bYを、初期化／アドレス期間では走査電極Y1、Y2、Y3、…から分離し、放電維持期間では走査電極Y1、Y2、Y3、…に接続する。
【００９２】
第二の放電維持パルス発生部1Xの入力端子1TはＰＦＣコンバータ40に接続され、出力端子は第二のトランス2Xの一次巻線2aXの両端に接続される。第二の放電維持パルス発生部1Xはスイッチングインバータを含み、ＰＦＣコンバータ40から入力される直流電力を用いて第二の一次パルス電圧VFXを発生させる。
第二のトランス2Xの二次巻線2bXの一端は初期化パルス発生部3Xに接続され、他端は接地される。その接地導体としては、第一のトランス2Yの二次巻線2bYが接続される接地導体、例えばＰＤＰ20のフレーム（図示せず）が利用される。それにより、第二のトランス2Xの二次巻線2bXは第一のトランス2Yの二次巻線2bYとその接地導体（例えばＰＤＰ20のフレーム）を通して接続される。両方の二次巻線2bY、2bXとはその他に、導線で直接、接続されても良い。
【００９３】
初期化パルス発生部3XはＰＤＰ20の維持電極X1、X2、X3、…に接続される。初期化パルス発生部3Xはスイッチングインバータを含み、初期化パルス電圧を維持電極X1、X2、X3、…に対して同時に印加する。
初期化パルス発生部3Xは更に第二のトランス2Xの二次巻線2bXを、初期化／アドレス期間では維持電極X1、X2、X3、…から分離し、放電維持期間では維持電極X1、X2、X3、…に接続する。
【００９４】
二つのインダクタLY、LXはそれぞれ、トランス2Y、2Xの二次巻線2bY、2bXと並列に接続される。各インダクタLY、LXは好ましくは、接続先のトランス2Y、2Xの励磁インダクタンスである。各インダクタLY、LXはその他に、トランス2Y、2Xとは独立な素子（補助インダクタ）であっても良い。その場合、好ましくは、補助インダクタのインダクタンスがトランス2Y、2Xの励磁インダクタンスより十分に小さい。
【００９５】
制御部31は、二つの放電維持パルス発生部1Y、1X、初期化／走査パルス発生部3Y、初期化パルス発生部3X、及びアドレス電極駆動部（図示せず）それぞれのスイッチングをＡＤＳ方式に従って制御する。制御部31は特に二つの一次パルス電圧VFY、VFXを同期させる。
制御部31は更に、映像信号に基づき、信号パルス電圧の印加先のアドレス電極とサブフィールドとを決定する。その結果、ＰＤＰ20には映像信号に対応する映像が再現される。
【００９６】
図7は、第一の駆動部10Y、第二の駆動部10X、及びＰＤＰ20の等価回路図である。ここで、ＰＤＰ20の等価回路は図2同様、維持電極X、走査電極Y、及びそれらの電極X、Y間の容量、すなわちパネル容量Cpでのみ表される。放電セルでの放電時にＰＤＰ20を流れる電流の経路は省略される。
【００９７】
二つの放電維持パルス発生部1Y、1Xはいずれも実施形態１による放電維持パルス発生部1と共通の回路構成を持ち、特にフルブリッジ型インバータを含む（図2参照)。二つの放電維持パルス発生部1Y、1X間では特に、共通する回路素子の特性が実質的に等しい。同様に、二つのトランス2Y、2X、及び二つのインダクタLY、LXはそれぞれ、実質的に同じ特性を持つ。
各放電維持パルス発生部はその他に、実施形態１による放電維持パルス発生部と同様、ハーフブリッジ型インバータを含んでも良い。
【００９８】
図7では図2に示される回路要素と同様な回路要素に対し、図2に示される符号と同じ符号を付す。特に、第一の駆動部10Yについては図2に示される符号の末尾に"Y"を付加した符号を付し、第二の駆動部10Xについては図2に示される符号の末尾に"X"を付加した符号を付す。更に、それら同様な回路要素の詳細については実施形態１についての説明を援用する。
【００９９】
初期化／走査パルス発生部3Yは実施形態１による初期化／走査パルス発生部3と共通の回路構成を持つ（図3、4参照)。従って、その詳細については、図3、図4、及び実施形態１についての説明を援用する。
【０１００】
初期化パルス発生部3Xは、第六の定電圧源E6、ハイサイドスイッチ素子Q12、ローサイドスイッチ部Q13、及び第四の分離スイッチ素子QS6を含む。
第六の定電圧源E6は正極の電位を負極の電位より一定の電圧V6（例えば約150V）だけ高く維持する。
ハイサイドスイッチ素子Q12と第四の分離スイッチ素子QS6とは好ましくはＭＯＳＦＥＴである。その他にＩＧＢＴ又はバイポーラトランジスタであっても良い。それらのスイッチ素子はいずれもボディダイオードを並列に含むので、極性を持つ。
ローサイドスイッチ部Q13は双方向スイッチ部であり、二つのスイッチ素子を含む。それらのスイッチ素子は好ましくはＭＯＳＦＥＴである。その他にＩＧＢＴ又はバイポーラトランジスタであっても良い。二つのスイッチ素子はそれぞれボディダイオードを並列に含むので、極性を持つ。二つのスイッチ素子のアノードは互いに接続され、それらのオン／オフ状態は常に等しく制御される。
【０１０１】
図8は、初期化期間、アドレス期間、及び放電維持期間での、ＰＤＰ20の走査電極Yと維持電極Xとの各電位、並びに、放電維持パルス発生部1Y、1Xに含まれる主スイッチ素子Q1Y〜Q4Y、Q1X〜Q4X、及び初期化パルス発生部3Xに含まれるスイッチ素子Q12、Q13、QS6のオン期間を示す波形図である。図8では、各スイッチ素子のオン期間が斜線部で示される。
【０１０２】
初期化期間とアドレス期間とを通して、第四の分離スイッチ素子QS6がオフ状態を維持する。それにより、第二のトランス2Xの二次巻線2bXがＰＤＰ20の維持電極Xから分離される。
初期化パルス発生部3Xはそのとき、維持電極Xの電位を初期化パルス電圧の印加により変化させる。その電位は走査電極Yの上記の電位変化に応じて、次のように変化する。
＜モードI〜III＞
ハイサイドスイッチ素子Q12がオフ状態を維持し、ローサイドスイッチ部Q13がオン状態を維持する。それにより、維持電極Xは接地電位（≒0）に維持される。
＜モードIV〜V、及びアドレス期間＞
ハイサイドスイッチ素子Q12がオン状態を維持し、ローサイドスイッチ部Q13がオフ状態を維持する。それにより、維持電極Xは接地電位から、第六の定電圧源E6の電圧V6だけ高い電位に維持される。
このように維持電極Xの電位が、初期化期間のモードIV〜V、及びアドレス期間で高く維持されるとき、初期化／走査パルス発生部3Yに含まれる第三、第四、及び第五の定電圧源E3、E4、E5の各電圧V3、V4、V5は一般に、実施形態１での値とは異なる値に設定される（例えば約175V、約90V、約120V）。それにより、初期化期間のモードIV〜V、及びアドレス期間での走査電極Yと維持電極Xとの間の電圧が実施形態１での電圧と同様に変化する。
【０１０３】
放電維持期間中、第四の分離スイッチ素子QS6がオン状態を維持する。一方、ハイサイドスイッチ素子Q12とローサイドスイッチ部Q13とがオフ状態を維持する。それにより、第二のトランス2Xの二次巻線2bXがＰＤＰ20の維持電極Xに接続される。一方、初期化パルス発生部3Xは実質上停止する。
【０１０４】
二つのトランス2Y、2Xの二次巻線2bY、2bXは、例えば図7に示されるように極性を逆にして接続される。制御部31はその場合、二つの放電維持パルス発生部1Y、1Xのスイッチング動作を実質的に同位相に維持する。すなわち、二つの放電維持パルス発生部1Y、1X間で対応する主スイッチ素子（例えば、Q1YとQ1X）のオンオフを一致させる（図8参照）。
二つのトランス2Y、2Xの二次巻線2bY、2bXは図7に示される例とは別に、同じ極性で接続されても良い。制御部31はその場合、二つの放電維持パルス発生部1Y、1Xのスイッチング動作を実質的に逆位相に維持する。
【０１０５】
二つの放電維持パルス発生部1Y、1Xのスイッチング動作はいずれも、実施形態１による放電維持パルス発生部1のスイッチング動作と共通である。従って、ＰＤＰ20の走査電極Yの電位変化は維持電極Xの電位変化と逆位相に維持される。それ故、走査電極Yと維持電極Xとの間に印加される放電維持パルス電圧Vpが実施形態１によるものと同様である。
特に放電維持パルス電圧Vpの立ち上がり／立ち下がりでは、二つのインダクタLY、LXが同時にＰＤＰ20のパネル容量Cpと共振する。それらの共振により電力がパネル容量Cpと二つのインダクタLY、LXとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
【０１０６】
制御部31は上記のスイッチング制御とは別に、二つの放電維持パルス発生部1Y、1Xのスイッチング動作間に次のような（0°より大きく180°より小さい）位相差を設定しても良い（図9参照）。
例えば、二つのトランス2Y、2Xの二次巻線2bY、2bXが極性を逆にして接続される場合を想定する（図7参照）。
【０１０７】
二つの放電維持パルス発生部1Y、1Xの両方で第一のハイサイド主スイッチ素子Q1Y、Q1Xと第二のローサイド主スイッチ素子Q4Y、Q4Yとがオン状態を維持するとき、走査電極Yの電位は正のピーク値Vtに維持され、維持電極Xの電位は負のピーク値−Vtに維持される（図9に示される区間A参照）。従って、放電維持パルス電圧Vpは正のピーク値2Vtに維持される。ここで、そのピーク値Vtは、放電維持パルス発生部1Y、1Xの入力端子1Tの電位Vsとトランス2Y、2Xの巻線比とで決まる。
【０１０８】
放電維持パルス電圧のパルス幅に相当する所定時間、その状態が維持されるとき、制御部31は、第一の放電維持パルス発生部1Yについて、第一のハイサイド主スイッチ素子Q1Yと第二のローサイド主スイッチ素子Q4Yとをオフさせる。そのとき、第一の放電維持パルス発生部1Yでは電流が実質的に零に等しいので、スイッチング損失が生じない。
一方、第二の放電維持パルス発生部1Xについては、四つの主スイッチ素子Q1X〜Q4Xのオンオフ状態がそのまま維持される。
そのスイッチングにより、第一のトランス2Yに接続されるインダクタLYだけがＰＤＰ20のパネル容量Cpと共振する。それにより、走査電極Yの電位が正のピーク値Vtから降下する（図9に示される区間B参照）。従って、放電維持パルス電圧Vpは正のピーク値2Vtから降下する。
【０１０９】
走査電極Yの電位が負のピーク値−Vtに達するとき、放電維持パルス電圧Vpは零に達する。制御部31はそのとき、第二の放電維持パルス発生部1Xについて、第一のハイサイド主スイッチ素子Q1Xと第二のローサイド主スイッチ素子Q4Xとをオフさせる。ここで、第二の放電維持パルス発生部1Xでは電流が実質的に零に等しいので、スイッチング損失が生じない。
制御部31は続いて、第一の放電維持パルス発生部1Yについて、第一のローサイド主スイッチ素子Q2Yと第二のハイサイド主スイッチ素子Q3Yとをオンさせる。一方、第二の放電維持パルス発生部1Xについては、四つの主スイッチ素子Q1X〜Q4Yのオンオフ状態をそのまま維持する。
そのスイッチングにより、第二のトランス2Xに接続されるインダクタLXだけがパネル容量Cpと共振する。その共振により維持電極Xの電位が負のピーク値−Vtから上昇する（図9に示される区間C参照）。こうして、放電維持パルス電圧Vpの極性が正から負に変わる。
【０１１０】
維持電極Xの電位が正のピーク値Vtに達するとき、放電維持パルス電圧Vpは負のピーク値−2Vtに達する。制御部31はそのとき、第二の放電維持パルス発生部1Xについて、第一のローサイド主スイッチ素子Q2Xと第二のハイサイド主スイッチ素子Q3Xとをオンさせる。ここで、各スイッチ素子Q2X、Q3Xでは両端電圧が実質的に零に等しいので、スイッチング損失が生じない。
そのスイッチングにより、維持電極Xの電位が正のピーク値Vtに固定されるので、放電維持パルス電圧Vpが負のピーク値−2Vtに固定される（図9に示される区間D参照）。
【０１１１】
制御部31は、放電維持パルス電圧Vpの極性を負から正に変えるときも同様に、第二の放電維持パルス発生部1Xのスイッチング動作を第一の放電維持パルス発生部1Yのスイッチング動作より遅らせる。
このようなスイッチング制御では、放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに、二つのインダクタLY、LXが交互にＰＤＰ20のパネル容量Cpと共振する。それらの共振により電力がパネル容量Cpと二つのインダクタLY、LXとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
【０１１２】
制御部31は更に、放電維持期間の終了時、実施形態１による制御部30と同様なスイッチング制御により、二つのインダクタLY、LXに残るエネルギーを全て、ＰＦＣコンバータ40に回生させても良い（図8、9に示される区間VI参照）。それにより、放電維持パルス電圧の印加に関する効率が向上する。
【０１１３】
本発明の実施形態２によるＰＤＰ駆動装置は上記の通り、二つの放電維持パルス発生部1Y、1Xを有する。放電維持期間ではＰＤＰ20に対し、パネル容量Cpの充放電に要する電力が二つの放電維持パルス発生部1Y、1Xの両方を通して供給される。特に、一定の放電維持パルス電圧Vpに対し、各放電維持パルス発生部1Y、1Xを流れる電流が実施形態１による放電維持パルス発生部1を流れる電流の半分で良い。従って、各放電維持パルス発生部1Y、1Xに含まれる回路素子は電流容量が小さくても良い。その結果、各放電維持パルス発生部1Y、1Xは小型化が容易である。
【０１１４】
本発明の実施形態２によるＰＤＰ駆動装置は更に、二つの放電維持パルス発生部1Y、1Xの各出力側にトランス2Y、2Xを有する。その上、各トランス2Y、2Xの二次巻線2bY、2bXには実施形態１によるものと同様、インダクタLY、LXが接続される。それらのトランス2Y、2X、及びインダクタLY、LXは、実施形態１によるトランス2及びインダクタLと同様な効果を与える。
【０１１５】
本発明の実施形態２によるＰＤＰ駆動装置では特に、二つのトランス2Y、2Xの二次巻線2bY、2bXがＰＤＰ20のパネル容量Cpと直列に接続される（図6、7参照）。そのとき、一定の放電維持パルス電圧Vpに対し、各トランス2Y、2Xの二次電圧が実施形態１によるトランス2の二次電圧の半分で良い。従って、各トランス2Y、2Xの耐圧が低くても良いので、ＰＤＰ駆動装置の小型化が更に容易である。
【０１１６】
本発明の実施形態２によるＰＤＰ駆動装置では上記の通り、各放電維持パルス発生部1Y、1Xの電流／電圧が実施形態１による放電維持パルス発生部1での電流／電圧の半分で良い。そのとき、各放電維持パルス発生部1Y、1Xの消費電力が実施形態１による放電維持パルス発生部1の消費電力の1／4と実質的に等しい。すなわち、二つの放電維持パルス発生部1Y、1X全体の消費電力が実施形態１による放電維持パルス発生部1の消費電力の1／2と実質的に等しい。こうして、実施形態２によるＰＤＰ駆動装置は実施形態１によるＰＤＰ駆動装置より、省電力化の点では優れている。
【０１１７】
《実施形態３》
図10は、本発明の実施形態３によるプラズマディスプレイの構成を示すブロック図である。図10では図1に示される構成要素と同様な構成要素に対し、図1に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１についての説明を援用する。
このプラズマディスプレイは、ＰＦＣコンバータ40、ＰＤＰ駆動装置、ＰＤＰ20、及び制御部32を有する。そのＰＤＰ駆動装置は、第一の駆動部10A、第二の駆動部10B、及び初期化／走査パルス発生部3を含む。
第一の駆動部10Aは、第一の放電維持パルス発生部1A、第一のトランス2A、及び第一のインダクタLAを含む。
第二の駆動部10Bは、第二の放電維持パルス発生部1B、第二のトランス2B、及び第二のインダクタLBを含む。
【０１１８】
このプラズマディスプレイでは実施形態２によるプラズマディスプレイ（図6参照）とは異なり、二つのトランス2A、2Bの各二次巻線2bA、2bBがＰＤＰ20と次のように並列に接続される。
第一の放電維持パルス発生部1Aの出力端子は第一のトランス2Aの一次巻線2aAの両端に接続される。
第二の放電維持パルス発生部1Bの出力端子は第二のトランス2Bの一次巻線2aBの両端に接続される。
二つのトランス2A、2Bの二次巻線2bA、2bBの一端は初期化／走査パルス発生部3に接続され、他端は接地される。一方、ＰＤＰ20の維持電極X1、X2、X3、…が接地される。それらの接地導体としては共通の接地導体、例えばＰＤＰ20のフレーム（図示せず）が利用される。その他に、二つのトランス2A、2Bの各二次巻線2bA、2bBが維持電極X1、X2、X3、…と導線で直接、接続されても良い。
初期化／走査パルス発生部3は二つのトランス2A、2Bの二次巻線2bA、2bBを、初期化／アドレス期間では走査電極Y1、Y2、Y3、…から分離し、放電維持期間では走査電極Y1、Y2、Y3、…に接続する。
【０１１９】
図10とは異なり、二つのトランス2A、2Bの二次巻線2bA、2bBの一端がＰＤＰ20の維持電極X1、X2、X3、…に分離スイッチを通して接続され、他端が接地されても良い。その場合、分離スイッチは維持電極X1、X2、X3、…を、放電維持期間では二つのトランス2A、2Bの二次巻線2bA、2bBに接続し、初期化／アドレス期間ではそれらの二次巻線2bA、2bBから分離して接地する。一方、初期化／走査パルス発生部3は放電維持期間では走査電極Y1、Y2、Y3、…を接地する。
【０１２０】
二つのインダクタLA、LBはそれぞれ、トランス2A、2Bの二次巻線2bA、2bBと並列に接続される。各インダクタLA、LBは好ましくは、接続先のトランス2A、2Bの励磁インダクタンスである。各インダクタLA、LBはその他に、トランス2A、2Bとは独立な素子（補助インダクタ）であっても良い。その場合、好ましくは、補助インダクタのインダクタンスがトランス2A、2Bの励磁インダクタンスより十分に小さい。
【０１２１】
制御部32は、二つの放電維持パルス発生部1A、1B、初期化／走査パルス発生部3、及びアドレス電極駆動部（図示せず）それぞれのスイッチングを、ＡＤＳ方式に従って制御する。制御部32は特に、二つの放電維持パルス発生部1A、1B間で一次パルス電圧VFA、VFBを同期させる。
制御部32は更に、映像信号に基づき、信号パルス電圧の印加先のアドレス電極とサブフィールドとを決定する。その結果、ＰＤＰ20には映像信号に対応する映像が再現される。
【０１２２】
図11は、第一の駆動部10A、第二の駆動部10B、及びＰＤＰ20の等価回路図である。ここで、ＰＤＰ20の等価回路は図2同様、維持電極X、走査電極Y、及びそれらの電極X、Y間の容量、すなわちパネル容量Cpでのみ表される。放電セルでの放電時にＰＤＰ20を流れる電流の経路は省略される。
【０１２３】
二つの放電維持パルス発生部1A、1Bはいずれも実施形態１による放電維持パルス発生部1と共通の回路構成を持ち、特にフルブリッジ型インバータを含む（図2参照)。二つの放電維持パルス発生部1A、1B間では特に、共通する回路素子の特性が実質的に等しい。同様に、二つのトランス2Aと2B、及び二つのインダクタLAとLBはそれぞれ、実質的に同じ特性を持つ。
各放電維持パルス発生部はその他に、実施形態１による放電維持パルス発生部と同様、ハーフブリッジ型インバータを含んでも良い。
図11では図2に示される回路要素と同様な回路要素に対し、図2に示される符号と同じ符号を付す。更に、それら同様な回路要素の詳細については実施形態１についての説明を援用する。
【０１２４】
二つのトランス2A、2Bの二次巻線2bA、2bBは例えば図11に示されるように同じ極性で接続される。制御部32はそのとき、二つの放電維持パルス発生部1A、1Bのスイッチング動作を実質的に同位相に維持する。すなわち、二つの放電維持パルス発生部1A、1B間で対応する主スイッチ素子のオンオフを一致させる。
二つのトランス2A、2Bの二次巻線2bA、2bBは図11に示される例とは別に、極性を逆にして接続されても良い。制御部32はそのとき、二つの放電維持パルス発生部1A、1Bのスイッチング動作を実質的に逆位相に維持する。
【０１２５】
二つの放電維持パルス発生部1A、1Bのスイッチング動作はいずれも、実施形態１による放電維持パルス発生部1のスイッチング動作と共通である。従って、放電維持期間では、ＰＤＰ20の走査電極Yの電位変化は実施形態１による電位変化と同様である（図5参照）。すなわち、放電維持パルス電圧Vpは実施形態１によるものと同様である。
特に放電維持パルス電圧Vpの立ち上がり／立ち下がりでは、二つのインダクタLA、LBが同時にＰＤＰ20のパネル容量Cpと共振する。それらの共振により電力がパネル容量Cpと二つのインダクタLA、LBとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
【０１２６】
制御部32は更に、放電維持期間の終了時、実施形態１による制御部30と同様なスイッチング制御により、二つのインダクタLA、LBに残るエネルギーを全て、ＰＦＣコンバータ40に回生させても良い。それにより、放電維持パルス電圧の印加に関する効率が向上する。
【０１２７】
本発明の実施形態３によるＰＤＰ駆動装置は上記の通り、二つの放電維持パルス発生部1A、1Bを有する。放電維持期間ではＰＤＰ20に対し、パネル容量Cpの充放電に要する電力が二つの放電維持パルス発生部1A、1Bの両方を通して供給される。特に、一定の放電維持パルス電圧Vpに対し、各放電維持パルス発生部1A、1Bを流れる電流が実施形態１による放電維持パルス発生部1を流れる電流の半分で良い。従って、各放電維持パルス発生部1A、1Bに含まれる回路素子は電流容量が小さくても良い。その結果、各放電維持パルス発生部1A、1Bは小型化が容易である。
【０１２８】
本発明の実施形態３によるＰＤＰ駆動装置は更に、二つの放電維持パルス発生部1A、1Bの各出力側にトランス2A、2Bを有する。その上、各トランス2A、2Bの二次巻線2bA、2bBには実施形態１によるものと同様、インダクタLA、LBが接続される。それらのトランス2A、2B、及びインダクタLA、LBは、実施形態１によるトランス2及びインダクタLと同様な効果を与える。
【０１２９】
本発明の実施形態３によるＰＤＰ駆動装置は実施形態２による装置とは異なり、二つの駆動部10A、10BがＰＤＰ20に対して同じ側に集約される（図10参照）。その場合、例えば二つの駆動部10A、10Bに含まれる熱／ノイズ源が比較的狭い範囲に収められるので、効果的な熱／ノイズ対策が比較的容易である。
【０１３０】
《実施形態４》
本発明の実施形態４によるプラズマディスプレイでは実施形態１によるプラズマディスプレイとは異なり、ＰＤＰ駆動装置10がインダクタLに代え、電力回収部4をトランス2の一次側に含む（図12参照）。その点以外では、両方のプラズマディスプレイの構成は同様である（図1参照）。
図12では図1に示される構成要素と同様な構成要素に対し、図1に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１についての説明を援用する。
【０１３１】
電力回収部4はトランス2の一次巻線2aに接続され、インバータとスイッチ部とを含む。スイッチ部は例えば、放電維持パルス発生部1から送出される一次パルス電圧VFの立ち上がり／立ち下がりごとにオンし、インバータをトランス2の一次巻線2aに接続する。インバータはそのとき、トランス2を通してＰＤＰ20のパネル容量と共振する。
【０１３２】
制御部33は実施形態１による制御部30と同様、放電維持パルス発生部1、初期化／走査パルス発生部3、及びアドレス電極駆動部（図示せず）それぞれのスイッチングをＡＤＳ方式に従って制御する。制御部33は更に、放電維持期間中、電力回収部4のスイッチング動作を制御し、放電維持パルス発生部1のスイッチング動作と同期させる。
【０１３３】
図13は、放電維持パルス発生部1、電力回収部4、トランス2、及びＰＤＰ20の等価回路図である。図13では図2に示される構成要素と同様な構成要素に対し、図2に示される符号と同じ符号を付す。更に、それら同様な構成要素の詳細については実施形態１についての説明を援用する。
初期化／走査パルス発生部3は図2に示される位置に接続され、放電維持期間では単にトランス2の二次巻線2bと走査電極Yとの間を短絡させる。図13では初期化／走査パルス発生部3は省略される。
【０１３４】
電力回収部4は、二つの回収スイッチ素子Q5、Q6、二つのダイオードD1、D2、及びインダクタLを含む。
二つの回収スイッチ素子Q5、Q6は好ましくはＭＯＳＦＥＴである。その他に、ＩＧＢＴ又はバイポーラトランジスタであっても良い。
二つのダイオードD1、D2はそれぞれ、回収スイッチ素子Q5、Q6と並列に接続される。それにより、回収スイッチ素子とダイオードとの並列接続は極性を持つ。回収スイッチ素子Q5、Q6がＭＯＳＦＥＴである場合、ダイオードD1、D2は回収スイッチ素子Q5、Q6のボディダイオードであっても良い。
インダクタLは好ましくはトランス2とは独立な素子である。その他に、トランス2の漏れインダクタンスであっても良い。
【０１３５】
二つの回収スイッチ素子Q5、Q6とインダクタLとは直列に接続される。その直列接続はトランス2の一次巻線2aと並列に接続される。
回収スイッチ素子とダイオードとの並列接続（Q5とD1、Q6とD2）の同じ極性の端子がインダクタLを通して（又は直接）、互いに接続される。例えば図13では、二つのダイオードD1、D2のアノード同士がインダクタLを通して接続される。
こうして、二つの回収スイッチ素子Q5、Q6と二つのダイオードD1、D2とは双方向スイッチを構成する。
【０１３６】
双方向スイッチの構成は図13に示される例に限らず、インダクタLを流れる電流ILを反転させ得るものであれば良い。例えば、二つのダイオードD1、D2がそれぞれスイッチ素子に置換されても良い。制御部33はそのとき、それらのスイッチ素子のオンオフのタイミングを、元のダイオードD1、D2のオンオフのタイミングと一致するように制御する。
双方向スイッチはその他に、逆極性で並列に接続された二組のスイッチ素子とダイオードとの直列接続であっても良い。
【０１３７】
制御部33（図12参照）は主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御により、パネル容量Cpの両端電圧、すなわち放電維持パルス電圧Vpの極性を次のように正から負へ変える。
第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q2、Q3、Q5、Q6がオフ状態を維持する。そのとき、走査電極Yの電位、すなわち放電維持パルス電圧Vpは正のピーク値に維持される。ここで、そのピーク値は放電維持パルス発生部1の入力端子1Tの電位Vsとトランス2の巻線比とで決まる。
ＰＤＰ20で放電が維持されるとき、放電電流を維持するための電力がＰＦＣコンバータ40から入力端子1Tとトランス2とを通して、ＰＤＰ20に供給される。
【０１３８】
放電維持パルス電圧のパルス幅に相当する所定時間、その状態が維持されるとき、制御部33は、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオフさせ、第一の回収スイッチ素子Q5をオンさせる。二つの主スイッチ素子Q1、Q4では電流が実質的に零に等しいので、スイッチング損失が生じない。
そのスイッチングにより、トランス2の一次巻線2a→第一の回収スイッチ素子Q5→インダクタL→第二のダイオードD2→トランス2の一次巻線2aのループが導通する（矢印は電流の向きを表す。図13参照）。そのとき、インダクタLとパネル容量Cpとがトランス2を通して共振する。その共振電流ILが上記のループを矢印の向きに流れる。更に走査電極Yの電位が正のピーク値から降下する。維持電極Xは接地電圧に維持されるので、放電維持パルス電圧Vpが降下する。
【０１３９】
走査電極Yの電位、すなわち放電維持パルス電圧Vpが負のピーク値まで達する。それと同時に共振電流ILが実質的に零まで減衰するので、第二のダイオードD2がオフする。
制御部33はそのとき、第一の回収スイッチ素子Q5をオフさせ、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。第一の回収スイッチ素子Q5では電流が実質的に零に等しいので、スイッチング損失が生じない。二つの主スイッチ素子Q2、Q3では両端電圧が零に等しいので、スイッチング損失が生じない。
こうして、放電維持パルス電圧Vpが負のピーク値にクランプされる。
ＰＤＰ20で放電が維持されるとき、放電電流を維持するための電力がＰＦＣコンバータ40から入力端子1Tとトランス2とを通して、ＰＤＰ20に供給される。
【０１４０】
制御部33は同様に、主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御により、放電維持パルス電圧Vpの極性を負から正へ変える。
放電維持パルス電圧Vpの極性が反転するとき、ＰＤＰ20のパネル容量Cpと電力回収部4のインダクタLとが上記のように共振する。その共振により、放電維持パルス電圧Vpの極性が電力をほとんど消費することなく反転する。その結果、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
【０１４１】
本発明の実施形態４によるＰＤＰ駆動装置は実施形態１による装置と同様、放電維持パルス発生部1の出力側にトランス2を有する。そのトランス2は実施形態１によるトランス2と同様な効果を与える。
【０１４２】
本発明の実施形態４によるＰＤＰ駆動装置では更に、電力回収部4によりパネル容量の充放電に起因する無効電力が低減する。
電力回収部4では特に、回収スイッチ素子Q5、Q6のオン期間が上記の通り、放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに精度良く一致する。すなわち、それらの期間以外では電流がインダクタLを流れない。
こうして、インダクタLとパネル容量Cpとの共振期間が放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに確実に制限される。
【０１４３】
《実施形態５》
本発明の実施形態５によるプラズマディスプレイでは実施形態２によるプラズマディスプレイとは異なり、二つの駆動部10Y、10Xがそれぞれ、インダクタLY、LXに代え、電力回収部4Y、4Xをトランス2Y、2Xの一次側に含む（図14参照）。その点以外では、両方のプラズマディスプレイの構成は同様である（図6参照）。
図14では図6に示される構成要素と同様な構成要素に対し、図6に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態２についての説明を援用する。
【０１４４】
各駆動部10Y、10Xでは、放電維持パルス発生部1Y、1X、電力回収部4Y、4X、及びトランス2Y、2Xの構成が、実施形態４による放電維持パルス発生部1、電力回収部4、及びトランス2の構成と同様である。特に、互いに対応する回路素子の特性が実質的に等しい。
制御部34は実施形態２による制御部31と同様、二つの放電維持パルス発生部1Y、1X、初期化／走査パルス発生部3Y、初期化パルス発生部3X、及びアドレス電極駆動部（図示せず）それぞれのスイッチングをＡＤＳ方式に従って制御する。
制御部34は更に、放電維持期間中、電力回収部4Y、4Xのスイッチング動作を制御し、放電維持パルス発生部1Y、1Xのスイッチング動作と同期させる。その上、二つの放電維持パルス発生部1Y、1Xから送出される二つの一次パルス電圧VFY、VFXを同期させる。
【０１４５】
図15は、二つの放電維持パルス発生部1Y、1X、二つの電力回収部4Y、4X、二つのトランス2Y、2X、及びＰＤＰ20の等価回路図である。図15では図7に示される構成要素と同様な構成要素に対し、図7に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態２についての説明を援用する。
初期化／走査パルス発生部3Yは図7に示される位置に接続され、放電維持期間では単に第一のトランス2Yの二次巻線2bYと走査電極Yとの間を短絡させる。
初期化パルス発生部3Xは図7に示される位置に接続され、放電維持期間では単に第二のトランス2Xの二次巻線2bXと維持電極Xとの間を短絡させる。
図15では、初期化／走査パルス発生部3Yと初期化パルス発生部3Xとは省略される。
【０１４６】
二つのトランス2Y、2Xの二次巻線2bY、2bXは例えば図15に示されるように極性を逆にして接続される。制御部34はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に同位相に維持する。
二つのトランス2Y、2Xの二次巻線2bY、2bXが図15に示される例とは別に、同じ極性で接続されても良い。制御部34はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に逆位相に維持する。
【０１４７】
二つの放電維持パルス発生部1Y、1Xと二つの電力回収部4Y、4Xとのスイッチング動作はそれぞれ、実施形態４による放電維持パルス発生部1と電力回収部4とのスイッチング動作と共通である。従って、ＰＤＰ20の走査電極Yの電位変化は維持電極Xの電位変化と逆位相に維持される。それ故、走査電極Yと維持電極Xとの間に印加される放電維持パルス電圧Vpが実施形態４によるものと同様である。
特に放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに、電力回収部4Y、4XのインダクタLが同時に、ＰＤＰ20のパネル容量Cpと共振する。それらの共振により、電力がインダクタLとパネル容量Cpとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
【０１４８】
制御部34は上記のスイッチング制御とは別に、二つの放電維持パルス発生部1Y、1Xのスイッチング動作間に次のような（0°より大きく180°より小さい）位相差を設定しても良い（図16参照）。
例えば、二つのトランス2Y、2Xの二次巻線2bY、2bXが極性を逆にして接続される場合を想定する（図15参照）。
【０１４９】
二つの放電維持パルス発生部1Y、1Xの両方で第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q2、Q3、Q5、Q6がオフ状態を維持する。そのとき、走査電極Yの電位は正のピーク値Vtに維持され、維持電極Xの電位は負のピーク値−Vtに維持される（図16に示される区間A参照）。従って、放電維持パルス電圧Vpは正のピーク値2Vtに維持される。ここで、そのピーク値Vtは、放電維持パルス発生部1Y、1Xの入力端子1Tの電位Vsとトランス2Y、2Xの巻線比とで決まる。
【０１５０】
放電維持パルス電圧のパルス幅に相当する所定時間、その状態が維持されるとき、制御部34は、第一の放電維持パルス発生部1Yについて、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオフさせる。そのとき、第一の放電維持パルス発生部1Aでは電流が実質的に零に等しいので、スイッチング損失が生じない。
一方、第二の放電維持パルス発生部1Xについては、四つの主スイッチ素子Q1〜Q4のオンオフ状態がそのまま維持される。
制御部34は更に、第一の電力回収部4Yについて、第一の回収スイッチ素子Q5をオンさせる。
そのスイッチングにより、第一の電力回収部4YのインダクタLだけがＰＤＰ20のパネル容量Cpと共振する。共振電流ILが第一の電力回収部4YのインダクタLを流れ、走査電極Yの電位が正のピーク値Vtから降下する（図16に示される区間B参照）。従って、放電維持パルス電圧Vpは正のピーク値2Vtから降下する。
【０１５１】
走査電極Yの電位が負のピーク値−Vtに達するとき、放電維持パルス電圧Vpは零に達する。それと同時に、共振電流ILが実質的に零まで減衰するので、第一の電力回収部4Yでは第二のダイオードD2がオフする。
制御部34はそのとき、第二の放電維持パルス発生部1Xについて、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオフさせる。第二の放電維持パルス発生部1Xでは電流が実質的に零に等しいので、スイッチング損失が生じない。
制御部34は更に、第一の電力回収部4Yについて、第一の回収スイッチ素子Q5をオフさせる。そのとき、共振電流ILが実質的に零に等しいので、スイッチング損失が生じない。
制御部34は続いて、第一の放電維持パルス発生部1Yについて、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。一方、第二の放電維持パルス発生部1Xについては、四つの主スイッチ素子Q1〜Q4のオンオフ状態をそのまま維持する。
制御部34は更に、第二の電力回収部4Xについて、第一の回収スイッチ素子Q5をオンさせる。
そのスイッチングにより、第二の電力回収部4XのインダクタLだけがパネル容量Cpと共振する。共振電流ILが第二の電力回収部4XのインダクタLを流れ、維持電極Xの電位が負のピーク値−Vtから上昇する（図16に示される区間C参照）。こうして、放電維持パルス電圧Vpの極性が正から負に変わる。
【０１５２】
維持電極Xの電位が正のピーク値Vtに達するとき、放電維持パルス電圧Vpは負のピーク値−2Vtに達する。それと同時に、共振電流ILが実質的に零まで減衰するので、第二の電力回収部4Xでは第二のダイオードD2がオフする。
制御部34はそのとき、第二の電力回収部4Xについて、第一の回収スイッチ素子Q5をオフさせる。ここで、共振電流ILが実質的に零に等しいので、スイッチング損失が生じない。
制御部34は更に、第二の放電維持パルス発生部1Xについて、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。それらの主スイッチ素子Q2、Q3では両端電圧が実質的に零に等しいので、スイッチング損失が生じない。
そのスイッチングにより維持電極Xの電位が正のピーク値Vtに固定されるので、放電維持パルス電圧Vpが負のピーク値−2Vtに固定される（図16に示される区間D参照）。
【０１５３】
制御部34は、放電維持パルス電圧Vpの極性を負から正に変えるときも同様に、第二の放電維持パルス発生部1Xと第二の電力回収部4Xとのスイッチング動作を、第一の放電維持パルス発生部1Yと第一の電力回収部4Yとのスイッチング動作より遅らせる。
このようなスイッチング制御では、放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに、二つの電力回収部4Y、4XのインダクタLが交互にＰＤＰ20のパネル容量Cpと共振する。それらの共振により電力がパネル容量Cpと二つのインダクタLとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
【０１５４】
本発明の実施形態５によるＰＤＰ駆動装置は実施形態２による装置と同様、二つの放電維持パルス発生部1Y、1X、及びそれらの出力側にトランス2Y、2Xを有する。それらは実施形態２によるものと同様な効果を与える。
特に、二つのトランス2Y、2Xの二次巻線2bY、2bXが実施形態２によるものと同様、ＰＤＰ20のパネル容量Cpと直列に接続される（図15参照）。従って、実施形態５によるＰＤＰ駆動装置は実施形態２によるものと同様、小型化が更に容易であり、実施形態４によるＰＤＰ駆動装置より省電力化の点では優れている。
【０１５５】
本発明の実施形態５によるＰＤＰ駆動装置では更に、実施形態４による装置と同様、電力回収部4Y、4Xによりパネル容量の充放電に起因する無効電力が低減する。従って、インダクタLとパネル容量Cpとの共振期間が放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに確実に制限される。
【０１５６】
《実施形態６》
本発明の実施形態６によるプラズマディスプレイでは実施形態３によるプラズマディスプレイとは異なり、二つの駆動部10A、10Bがそれぞれ、インダクタLA、LBに代え、電力回収部4A、4Bをトランス2A、2Bの一次側に含む（図17参照）。その点以外では、両方のプラズマディスプレイの構成は同様である（図10参照）。
図17では図10に示される構成要素と同様な構成要素に対し、図10に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態３についての説明を援用する。
【０１５７】
各駆動部10A、10Bでは、放電維持パルス発生部1A、1B、電力回収部4A、4B、及びトランス2A、2Bの構成が、実施形態４による放電維持パルス発生部1、電力回収部4、及びトランス2の構成と同様である。特に、互いに対応する回路素子の特性が実質的に等しい。
制御部35は実施形態３による制御部32と同様、二つの放電維持パルス発生部1A、1B、初期化／走査パルス発生部3、及びアドレス電極駆動部（図示せず）それぞれのスイッチングをＡＤＳ方式に従って制御する。
制御部35は更に、放電維持期間中、電力回収部4A、4Bのスイッチング動作を制御し、放電維持パルス発生部1A、1Bのスイッチング動作と同期させる。その上、二つの放電維持パルス発生部1A、1Bから送出される二つの一次パルス電圧VFA、VFBを同期させる。
【０１５８】
図18は、二つの放電維持パルス発生部1A、1B、二つの電力回収部4A、4B、二つのトランス2A、2B、及びＰＤＰ20の等価回路図である。図18では図11に示される構成要素と同様な構成要素に対し、図11に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態３についての説明を援用する。
初期化／走査パルス発生部3は図11に示される位置に接続され、放電維持期間では単に二つのトランス2A、2Bの二次巻線2bA、2bBと走査電極Yとの間を短絡させる。図18では、初期化／走査パルス発生部3は省略される。
【０１５９】
二つのトランス2A、2Bの二次巻線2bA、2bBは例えば図18に示されるように、同じ極性で接続される。制御部35はそのとき、二つの放電維持パルス発生部1A、1Bと二つの電力回収部4A、4Bとのスイッチング動作を実質的に同位相に維持する。
二つのトランス2A、2Bの二次巻線2bA、2bBは図18に示される例とは別に、極性を逆にして接続されても良い。制御部35はそのとき、二つの放電維持パルス発生部1A、1Bと二つの電力回収部4A、4Bとのスイッチング動作を実質的に逆位相に維持する。
【０１６０】
二つの放電維持パルス発生部1A、1Bと二つの電力回収部4Y、4Xとのスイッチング動作はそれぞれ、実施形態４による放電維持パルス発生部1と電力回収部4とのスイッチング動作と共通である。従って、ＰＤＰ20の走査電極Yの電位変化は維持電極Xの電位変化と逆位相に維持される。それ故、走査電極Yと維持電極Xとの間に印加される放電維持パルス電圧Vpが実施形態４によるものと同様である。
特に放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに、電力回収部4A、4BのインダクタLが同時に、ＰＤＰ20のパネル容量Cpと共振する。それらの共振により、電力がインダクタLとパネル容量Cpとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
【０１６１】
本発明の実施形態６によるＰＤＰ駆動装置は実施形態３による装置と同様、二つの放電維持パルス発生部1A、1B、及びそれらの出力側にトランス2A、2Bを有する。それらは実施形態３によるものと同様な効果を与える。
【０１６２】
本発明の実施形態６によるＰＤＰ駆動装置では更に、実施形態４による装置と同様、電力回収部4A、4Bによりパネル容量の充放電に起因する無効電力が低減する。従って、インダクタLとパネル容量Cpとの共振期間が放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに確実に制限される。
【０１６３】
《実施形態７》
本発明の実施形態４によるＰＤＰ駆動装置では、電力回収部4の具体的な回路構成が図13に示されるものに限らず、様々なものであり得る。
本発明の実施形態７によるＰＤＰ駆動装置では、電力回収部4が次のような構成を有する（図19参照）。ここで、電力回収部4以外の構成要素は実施形態４によるものと同様である（図13参照）。
図19では図13に示される構成要素と同様な構成要素に対し、図13に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態４についての説明を援用する。
【０１６４】
電力回収部4は、二つの相似な回路部分4a、4bを含む。各部分4a、4bは、コンデンサC、ハイサイド回収スイッチ素子Q5、ローサイド回収スイッチ素子Q6、ハイサイドダイオードD1、ローサイドダイオードD2、及びインダクタLを含む。
コンデンサCの容量はＰＤＰ20のパネル容量Cpより十分に大きい。コンデンサCの両端電圧は、放電維持パルス発生部1の入力端子1Tに対して印加される直流電圧Vsの半値Vs／2と実質的に等しく維持される。
二つの回収スイッチ素子Q5、Q6は好ましくはＭＯＳＦＥＴである。その他に、ＩＧＢＴ又はバイポーラトランジスタであっても良い。
インダクタLは好ましくはトランス2とは独立な素子である。その他に、トランス2の漏れインダクタンスであっても良い。
【０１６５】
コンデンサCの一端は接地され、他端は各回収スイッチ素子Q5、Q6の一端に接続される。ハイサイド回収スイッチ素子Q5の他端はハイサイドダイオードD1のアノードへ接続される。ハイサイドダイオードD1のカソードはローサイドダイオードD2のアノードへ接続される。ローサイドダイオードD2のカソードはローサイド回収スイッチ素子Q6の他端へ接続される。
インダクタLは、二つの主スイッチ素子の直列接続Q1、Q2（又は、Q3、Q4）の接続点J1（又はJ2）、及びハイサイドダイオードD1とローサイドダイオードD2との接続点J3の間に接続される。
【０１６６】
制御部33（図12参照）は、主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御により、放電維持パルス電圧Vpの極性を次のように正から負へ変える。
第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とがオン状態を維持するとき、走査電極Yの電位、すなわち放電維持パルス電圧Vpは正のピーク値に維持される（維持電極Xは接地電圧に維持される）。ここで、そのピーク値は放電維持パルス発生部1の入力端子1Tの電位Vsとトランス2の巻線比とで決まる。
ＰＤＰ20で放電が維持されるとき、放電電流を維持するための電力がＰＦＣコンバータ40から入力端子1Tとトランス2とを通して、ＰＤＰ20に供給される。
【０１６７】
放電維持パルス電圧のパルス幅に相当する所定時間、その状態が維持されるとき、制御部33は第一のハイサイド主スイッチ素子Q1をオフさせ、電力回収部4の第一の部分4aでローサイド回収スイッチ素子Q6をオンさせる。第一のハイサイド主スイッチ素子Q1では電流が実質的に零に等しいので、スイッチング損失が生じない。
放電維持パルス発生部1と電力回収部4の第一の部分4aとでは、接地端子←コンデンサC←ローサイド回収スイッチ素子Q6←ローサイドダイオードD2←インダクタL←トランス2の一次巻線2a←第二のローサイド主スイッチ素子Q4←接地端子のループが導通する（矢印は電流の向きを表す。図19参照）。そのとき、インダクタLとパネル容量Cpとがトランス2を通して共振する。その共振電流ILが上記のループを矢印の向きに流れる。更に走査電極Yの電位、すなわち放電維持パルス電圧Vpが降下する。
【０１６８】
共振電流ILが実質的に零まで減衰するとき、ローサイドダイオードD2がオフする。それと同時に放電維持パルス電圧Vpが零まで達する。制御部33はそのとき、ローサイド回収スイッチ素子Q6をオフさせ、第一のローサイド主スイッチ素子Q2をオンさせる。第一のローサイド主スイッチ素子Q2では両端電圧が零に等しいので、スイッチング損失が生じない。
こうして、放電維持パルス電圧Vpが零にクランプされる。
【０１６９】
制御部33は続いて、第二のローサイド主スイッチ素子Q4をオフさせ、電力回収部4の第二の部分4bでハイサイド回収スイッチ素子Q5をオンさせる。第二のローサイド主スイッチ素子Q4では両端電圧が零と等しいので、スイッチング損失が生じない。
放電維持パルス発生部1と電力回収部4の第二の部分4bとでは、接地端子←第一のローサイド主スイッチ素子Q2←トランス2の一次巻線2a←インダクタL←ハイサイドダイオードD1←ハイサイド回収スイッチ素子Q5←コンデンサC←接地端子のループが導通する（矢印は電流の向きを表す。図19参照）。そのとき、インダクタLとパネル容量Cpとがトランス2を通して共振する。その共振電流ILが上記のループを矢印の向きに流れる。更に放電維持パルス電圧Vpが降下する。
【０１７０】
共振電流ILが実質的に零まで減衰するとき、ハイサイドダイオードD1がオフする。それと同時に放電維持パルス電圧Vpが負のピーク値まで達する。制御部33はそのとき、ハイサイド回収スイッチ素子Q5をオフさせ、第二のハイサイド主スイッチ素子Q3をオンさせる。ここで、第二のハイサイド主スイッチ素子Q3では両端電圧が零に等しいので、スイッチング損失が生じない。
こうして、放電維持パルス電圧Vpが負のピーク値にクランプされる。
ＰＤＰ20で放電が維持されるとき、放電電流を維持するための電力がＰＦＣコンバータ40から入力端子1Tとトランス2とを通して、ＰＤＰ20に供給される。
【０１７１】
制御部33は同様に、主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御により、放電維持パルス電圧Vpの極性を負から正へ変える。
放電維持パルス電圧Vpの極性が正から負へ変わるとき、電力回収部4では、第一の部分4aのコンデンサCがパネル容量Cpから電力を回収し、一方、第二の部分4bのコンデンサCがパネル容量Cpに電力を供給する。放電維持パルス電圧Vpの極性が負から正へ変わるときはその反対である。
こうして、放電維持パルス電圧Vpの立ち上がり／立ち下がりではＰＤＰ20のパネル容量Cpと電力回収部4のインダクタLとが共振し、パネル容量Cpと電力回収部4のコンデンサCとの間で電力が効率良く交換される。その結果、パネル容量の充放電に起因する無効電力が低減する。
すなわち、本発明の実施形態７によるＰＤＰ駆動装置では電力回収部4が実施形態４によるものと同様に機能し、同様な効果を与える。
【０１７２】
《実施形態８》
本発明の実施形態５によるＰＤＰ駆動装置（図14参照）では、二つの電力回収部4Y、4Xの具体的な回路構成が図15に示されるものに限らず、様々なものであり得る。
本発明の実施形態８によるＰＤＰ駆動装置では、二つの電力回収部4Y、4Xがそれぞれ、実施形態７によるものと同様な構成を有する（図19、20参照）。ここで、電力回収部4Y、4X以外の構成要素は実施形態５によるものと同様である（図14、15参照）。
図20では図15、19に示される構成要素と同様な構成要素に対し、図15、19に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態５、７についての説明を援用する。
【０１７３】
二つのトランス2Y、2Xの二次巻線2bY、2bXは例えば図20に示されるように極性を逆にして接続される。制御部34（図14参照）はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に同位相に維持する。
二つのトランス2Y、2Xの二次巻線2bY、2bXが図20に示される例とは別に、同じ極性で接続されても良い。制御部34はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に逆位相に維持する。
【０１７４】
二つの放電維持パルス発生部1Y、1Xと二つの電力回収部4Y、4Xとのスイッチング動作はそれぞれ、実施形態７による放電維持パルス発生部1と電力回収部4とのスイッチング動作と共通である。従って、ＰＤＰ20の走査電極Yの電位変化は維持電極Xの電位変化と逆位相に維持される。それ故、走査電極Yと維持電極Xとの間に印加される放電維持パルス電圧Vpが実施形態７によるものと同様である。
特に放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに、電力回収部4Y、4XのインダクタLが同時に、ＰＤＰ20のパネル容量Cpと共振する。それらの共振により、電力が電力回収部4Y、4XのコンデンサCとパネル容量Cpとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
【０１７５】
制御部34は上記とは別に、第二の放電維持パルス発生部1Xと第二の電力回収部4Xとのスイッチング動作の位相を、第一の放電維持パルス発生部1Yと第一の電力回収部4Yとのスイッチング動作の位相より遅らせても良い（図16参照）。それにより、放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに、二つの電力回収部4Y、4XのインダクタLが交互に、ＰＤＰ20のパネル容量Cpと共振する。それらの共振により電力が二つのコンデンサCとパネル容量Cpとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
【０１７６】
本発明の実施形態８によるＰＤＰ駆動装置では電力回収部4Y、4Xが上記の通り、実施形態５によるものと同様に機能し、同様な効果を与える。
【０１７７】
本発明の実施形態６によるＰＤＰ駆動装置（図17参照）でも実施形態５による装置と同様、二つの電力回収部4A、4Bの具体的な回路構成が図18に示されるものに限らず、様々なものであり得る。例えば、二つの電力回収部4A、4Bがそれぞれ、実施形態７によるものと同様な構成を有しても良い（図19参照）。ここで、電力回収部4A、4B以外の構成要素は実施形態６によるものと同様である（図17、18参照）。
制御部35（図17参照）は特に、二つの放電維持パルス発生部1A、1Bと二つの電力回収部4A、4Bとのスイッチング動作をそれぞれ、同位相（又は逆位相）に維持する。それにより二つの電力回収部4A、4Bは実施形態６によるものと同様に機能し、同様な効果を与える。
【０１７８】
《実施形態９》
本発明の実施形態４によるＰＤＰ駆動装置（図12参照）では更に、電力回収部4が図13に示されるものに代えて、次のような回路構成を有しても良い（図21参照）。ここで、電力回収部4以外の構成要素は実施形態４によるものと同様である（図12、13参照）。
図21では図13に示される構成要素と同様な構成要素に対し、図13に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態４についての説明を援用する。
【０１７９】
放電維持パルス発生部1は更に、二つのダイオードD1、D2を含む。
ハイサイドダイオードD1のアノードは第一のハイサイド主スイッチ素子Q1に接続され、カソードはローサイドダイオードD2のアノードに接続される。ローサイドダイオードD2のカソードは第一のローサイド主スイッチ素子Q2に接続される。二つのダイオードD1、D2の接続点J1がトランス2の一次巻線2aに接続される。
【０１８０】
電力回収部4は、二つの回収スイッチ素子Q5、Q6とインダクタLとを含む。
二つの回収スイッチ素子Q5、Q6は好ましくはＭＯＳＦＥＴである。その他に、ＩＧＢＴ又はバイポーラトランジスタであっても良い。
インダクタLは好ましくはトランス2とは独立な素子である。その他に、トランス2の漏れインダクタンスであっても良い。
二つの回収スイッチ素子Q5、Q6は入力端子1Tと接地端子との間に、直列に接続される。二つのダイオードD1、D2の接続点J1と二つの回収スイッチ素子Q5、Q6の接続点J3との間にインダクタLが接続される。
【０１８１】
制御部33（図12参照）は主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御により、パネル容量Cpの両端電圧、すなわち放電維持パルス電圧Vpの極性を次のように正から負へ変える。
第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q2、Q3、Q5、Q6がオフ状態を維持する。そのとき、走査電極Yの電位、すなわち放電維持パルス電圧Vpは正のピーク値に維持される。ここで、そのピーク値は放電維持パルス発生部1の入力端子1Tの電位Vsとトランス2の巻線比とで決まる。
ＰＤＰ20で放電が維持されるとき、放電電流を維持するための電力がＰＦＣコンバータ40から入力端子1Tとトランス2とを通して、ＰＤＰ20に供給される。
【０１８２】
放電維持パルス電圧のパルス幅に相当する所定時間、その状態が維持されるとき、制御部33は、第一のハイサイド主スイッチ素子Q1をオフさせ、ローサイド回収スイッチ素子Q6をオンさせる。第一のハイサイド主スイッチ素子Q1では電流が実質的に零に等しいので、スイッチング損失が生じない。
そのスイッチングにより、接地端子←ローサイド回収スイッチ素子Q6←インダクタL←トランス2の一次巻線2a←第二のローサイド主スイッチ素子Q4←接地端子のループが導通する（矢印は電流の向きを表す。図21参照）。そのとき、インダクタLとパネル容量Cpとがトランス2を通して共振する。その共振電流ILが上記のループを矢印の向きに流れる。更に、放電維持パルス電圧Vpが降下する。
ここで、二つのダイオードD1、D2により、共振電流ILが第一のハイサイド主スイッチ素子Q1と第一のローサイド主スイッチ素子Q2との各ボディダイオード（図示せず）を流れない。
【０１８３】
放電維持パルス電圧Vpが負のピーク値まで達する。それと同時に、共振電流ILが実質的に零まで減衰する。
制御部33はそのとき、第二のローサイド主スイッチ素子Q4とローサイド回収スイッチ素子Q6とをオフさせ、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。第二のローサイド主スイッチ素子Q4とローサイド回収スイッチ素子Q6とでは電流ILが実質的に零に等しいので、スイッチング損失が生じない。二つの主スイッチ素子Q2、Q3では両端電圧が零に等しいので、スイッチング損失が生じない。
こうして、放電維持パルス電圧Vpが負のピーク値にクランプされる。
ＰＤＰ20で放電が維持されるとき、放電電流を維持するための電力がＰＦＣコンバータ40から入力端子1Tとトランス2とを通して、ＰＤＰ20に供給される。
【０１８４】
放電維持パルス電圧のパルス幅に相当する所定時間が経過するとき、制御部33は更に放電維持パルス電圧Vpの極性を次のように負から正へ変える。
制御部33は、第一のローサイド主スイッチ素子Q2をオフさせ、ハイサイド回収スイッチ素子Q5をオンさせる。第一のローサイド主スイッチ素子Q2では電流が実質的に零に等しいので、スイッチング損失が生じない。
そのスイッチングにより、ハイサイド回収スイッチ素子Q5→インダクタL→トランス2の一次巻線2a→第二のハイサイド主スイッチ素子Q3→ハイサイド回収スイッチ素子Q5のループが導通する（矢印は電流の向きを表す。図21参照）。そのとき、インダクタLとパネル容量Cpとがトランス2を通して共振する。その共振電流ILが上記のループを矢印の向きに流れる。更に、放電維持パルス電圧Vpが上昇する。
ここで、二つのダイオードD1、D2により、共振電流ILが第一のハイサイド主スイッチ素子Q1と第一のローサイド主スイッチ素子Q2との各ボディダイオード（図示せず）を流れない。
【０１８５】
放電維持パルス電圧Vpが正のピーク値まで達する。それと同時に、共振電流ILが実質的に零まで減衰する。
制御部33はそのとき、第二のハイサイド主スイッチ素子Q3とハイサイド回収スイッチ素子Q5とをオフさせ、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオンさせる。第二のハイサイド主スイッチ素子Q3とハイサイド回収スイッチ素子Q5とでは電流ILが実質的に零に等しいので、スイッチング損失が生じない。二つの主スイッチ素子Q1、Q4では両端電圧が零に等しいので、スイッチング損失が生じない。
こうして、放電維持パルス電圧Vpが正のピーク値にクランプされる。
【０１８６】
放電維持パルス電圧Vpの極性が反転するとき、ＰＤＰ20のパネル容量Cpと電力回収部4のインダクタLとが上記のように共振する。その共振により、放電維持パルス電圧Vpの極性が電力をほとんど消費することなく反転する。その結果、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
こうして、本発明の実施形態９によるＰＤＰ駆動装置では電力回収部4が実施形態４によるものと同様に機能し、同様な効果を与える。
【０１８７】
《実施形態１０》
本発明の実施形態５によるＰＤＰ駆動装置（図14参照）では、二つの電力回収部4Y、4Xが図15に示されるものに代えて、実施形態９によるものと同様な回路構成を有しても良い（図21、22参照）。ここで、電力回収部4Y、4X以外の構成要素は実施形態５によるものと同様である（図14、15参照）。
図22では図15、21に示される構成要素と同様な構成要素に対し、図15、21に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態５、９についての説明を援用する。
【０１８８】
二つのトランス2Y、2Xの二次巻線2bY、2bXは例えば図22に示されるように極性を逆にして接続される。制御部34（図14参照）はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に同位相に維持する。
二つのトランス2Y、2Xの二次巻線2bY、2bXが図22に示される例とは別に、同じ極性で接続されても良い。制御部34はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に逆位相に維持する。
【０１８９】
二つの放電維持パルス発生部1Y、1Xと二つの電力回収部4Y、4Xとのスイッチング動作はそれぞれ、実施形態９による放電維持パルス発生部1と電力回収部4とのスイッチング動作と共通である。従って、ＰＤＰ20の走査電極Yの電位変化は維持電極Xの電位変化と逆位相に維持される。それ故、走査電極Yと維持電極Xとの間に印加される放電維持パルス電圧Vpが実施形態９によるものと同様である。
特に放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに、電力回収部4Y、4XのインダクタLが同時に、ＰＤＰ20のパネル容量Cpと共振する。それらの共振により、電力が電力回収部4Y、4XのインダクタLとパネル容量Cpとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
【０１９０】
制御部34は上記とは別に、第二の放電維持パルス発生部1Xと第二の電力回収部4Xとのスイッチング動作を、第一の放電維持パルス発生部1Yと第一の電力回収部4Yとのスイッチング動作より遅らせても良い（図16参照）。それにより、放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに、二つの電力回収部4Y、4XのインダクタLが交互に、ＰＤＰ20のパネル容量Cpと共振する。それらの共振により電力がパネル容量Cpと二つのインダクタLとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
【０１９１】
本発明の実施形態１０によるＰＤＰ駆動装置では電力回収部4Y、4Xが上記の通り、実施形態５によるものと同様に機能し、同様な効果を与える。
【０１９２】
本発明の実施形態６によるＰＤＰ駆動装置（図17参照）でも実施形態５による装置と同様、二つの電力回収部4A、4Bが図18に示されるものに代えて、実施形態９によるものと同様な構成を有しても良い（図21参照）。ここで、電力回収部4A、4B以外の構成要素は実施形態６によるものと同様である（図17、18参照）。
制御部35（図17参照）は特に、二つの放電維持パルス発生部1A、1Bと二つの電力回収部4A、4Bとのスイッチング動作をそれぞれ、同位相（又は逆位相）に維持する。それにより二つの電力回収部4A、4Bは実施形態６によるものと同様に機能し、同様な効果を与える。
【０１９３】
《実施形態１１》
本発明の実施形態４によるＰＤＰ駆動装置（図12参照）では、電力回収部4が図13に示されるものに代えて、次のような回路構成を有しても良い（図23参照）。ここで、電力回収部4以外の構成要素は実施形態４によるものと同様である（図12、13参照）。
図23では図13に示される構成要素と同様な構成要素に対し、図13に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態４についての説明を援用する。
【０１９４】
放電維持パルス発生部1は更に、二つのダイオードD1、D2を含む。
第一のダイオードD1のアノードは第一のハイサイド主スイッチ素子Q1に接続され、カソードは第一のローサイド主スイッチ素子Q2に接続される。
第二のダイオードD2のアノードは第二のハイサイド主スイッチ素子Q3に接続され、カソードは第二のローサイド主スイッチ素子Q4に接続される。
第一のダイオードD1と第一のハイサイド主スイッチ素子Q1との接続点J1、及び第二のダイオードD2と第二のハイサイド主スイッチ素子Q3との接続点J2との間に、トランス2の一次巻線2aが接続される。
【０１９５】
電力回収部4は、二つの回収スイッチ素子Q5、Q6とインダクタLとを含む。
二つの回収スイッチ素子Q5、Q6は好ましくはＭＯＳＦＥＴである。その他に、ＩＧＢＴ又はバイポーラトランジスタであっても良い。
インダクタLは好ましくはトランス2とは独立な素子である。その他に、トランス2の漏れインダクタンスであっても良い。
第一の回収スイッチ素子Q5とインダクタLとはトランス2の一次巻線2aの一端と接地端子との間に、直列に接続される。第二の回収スイッチ素子Q6はトランス2の一次巻線2aの他端と接地端子との間に接続される。
【０１９６】
制御部33（図12参照）は主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御により、パネル容量Cpの両端電圧、すなわち放電維持パルス電圧Vpの極性を次のように正から負へ変える。
第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q2、Q3、Q5、Q6がオフ状態を維持する。そのとき、走査電極Yの電位、すなわち放電維持パルス電圧Vpは正のピーク値に維持される。ここで、そのピーク値は放電維持パルス発生部1の入力端子1Tの電位Vsとトランス2の巻線比とで決まる。
ＰＤＰ20で放電が維持されるとき、放電電流を維持するための電力がＰＦＣコンバータ40から入力端子1Tとトランス2とを通して、ＰＤＰ20に供給される。
【０１９７】
放電維持パルス電圧のパルス幅に相当する所定時間、その状態が維持されるとき、制御部33は、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオフさせ、二つの回収スイッチ素子Q5、Q6を共にオンさせる。二つの主スイッチ素子Q1、Q4では電流が実質的に零に等しいので、スイッチング損失が生じない。
そのスイッチングにより、接地端子←第一の回収スイッチ素子Q5←インダクタL←トランス2の一次巻線2a←第二の回収スイッチ素子Q6←接地端子のループが導通する（矢印は電流の向きを表す。図23参照）。そのとき、インダクタLとパネル容量Cpとがトランス2を通して共振する。その共振電流ILが上記のループを矢印の向きに流れる。更に、放電維持パルス電圧Vpが降下する。
ここで、二つのダイオードD1、D2により、共振電流ILが二つのローサイド主スイッチ素子Q2、Q4の各ボディダイオード（図示せず）を流れない。
【０１９８】
放電維持パルス電圧Vpが負のピーク値まで達する。それと同時に、共振電流ILが実質的に零まで減衰する。
制御部33はそのとき、二つの回収スイッチ素子Q5、Q6を共にオフさせ、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。二つの回収スイッチ素子Q5、Q6では電流ILが実質的に零に等しいので、スイッチング損失が生じない。二つの主スイッチ素子Q2、Q3では両端電圧が零に等しいので、スイッチング損失が生じない。
こうして、放電維持パルス電圧Vpが負のピーク値にクランプされる。
ＰＤＰ20で放電が維持されるとき、放電電流を維持するための電力がＰＦＣコンバータ40から入力端子1Tとトランス2とを通して、ＰＤＰ20に供給される。
【０１９９】
制御部33は同様に、主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御により、放電維持パルス電圧Vpの極性を負から正へ変える。
放電維持パルス電圧Vpの極性が反転するとき、ＰＤＰ20のパネル容量Cpと電力回収部4のインダクタLとが上記のように共振する。その共振により放電維持パルス電圧Vpの極性が電力をほとんど消費することなく反転する。その結果、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
こうして、本発明の実施形態１１によるＰＤＰ駆動装置では電力回収部4が実施形態４によるものと同様に機能し、同様な効果を与える。
【０２００】
《実施形態１２》
本発明の実施形態５によるＰＤＰ駆動装置（図14参照）では、二つの電力回収部4Y、4Xが図15に示されるものに代えて、実施形態１１によるものと同様な回路構成を有しても良い（図23、24参照）。ここで、電力回収部4Y、4X以外の構成要素は実施形態５によるものと同様である（図14、15参照）。
図24では図15、23に示される構成要素と同様な構成要素に対し、図15、23に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態５、１１についての説明を援用する。
【０２０１】
二つのトランス2Y、2Xの二次巻線2bY、2bXは例えば図24に示されるように、極性を逆にして接続される。制御部34（図14参照）はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に同位相に維持する。
二つのトランス2Y、2Xの二次巻線2bY、2bXが図24に示される例とは別に、同じ極性で接続されても良い。制御部34はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に逆位相に維持する。
【０２０２】
二つの放電維持パルス発生部1Y、1Xと二つの電力回収部4Y、4Xとのスイッチング動作はそれぞれ、実施形態１１による放電維持パルス発生部1と電力回収部4とのスイッチング動作と共通である。従って、ＰＤＰ20の走査電極Yの電位変化は維持電極Xの電位変化と逆位相に維持される。それ故、走査電極Yと維持電極Xとの間に印加される放電維持パルス電圧Vpが実施形態１１によるものと同様である。
特に放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに、電力回収部4Y、4XのインダクタLが同時に、ＰＤＰ20のパネル容量Cpと共振する。それらの共振により、電力が電力回収部4Y、4XのインダクタLとパネル容量Cpとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
【０２０３】
制御部34は上記とは別に、第二の放電維持パルス発生部1Xと第二の電力回収部4Xとのスイッチング動作を、第一の放電維持パルス発生部1Yと第一の電力回収部4Yとのスイッチング動作より遅らせても良い（図16参照）。それにより、放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに、二つの電力回収部4Y、4XのインダクタLが交互に、ＰＤＰ20のパネル容量Cpと共振する。それらの共振により電力がパネル容量Cpと二つのインダクタLとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
【０２０４】
本発明の実施形態１２によるＰＤＰ駆動装置では電力回収部4Y、4Xが上記の通り、実施形態５によるものと同様に機能し、同様な効果を与える。
【０２０５】
本発明の実施形態６によるＰＤＰ駆動装置（図17参照）でも実施形態５による装置と同様、二つの電力回収部4A、4Bが図18に示されるものに代えて、実施形態１１によるものと同様な構成を有しても良い（図23参照）。ここで、電力回収部4A、4B以外の構成要素は実施形態６によるものと同様である（図17、18参照）。
制御部35（図17参照）は特に、二つの放電維持パルス発生部1A、1Bと二つの電力回収部4A、4Bとのスイッチング動作をそれぞれ、同位相（又は逆位相）に維持する。それにより二つの電力回収部4A、4Bは実施形態６によるものと同様に機能し、同様な効果を与える。
【０２０６】
《実施形態１３》
本発明の実施形態１１によるＰＤＰ駆動装置では、電力回収部4の二つの回収スイッチ素子Q5、Q6の一端が接地される（図23参照)。その他に、二つの回収スイッチ素子Q5、Q6の一端が入力端子1Tに接続されても良い（図25参照）。
そのとき、第一のダイオードD1と第一のローサイド主スイッチ素子Q2との接続点J1、及び第二のダイオードD2と第二のローサイド主スイッチ素子Q4との接続点J2との間に、トランス2の一次巻線2aが接続される。二つのダイオードD1、D2により、共振電流ILが二つのハイサイド主スイッチ素子Q1、Q3の各ボディダイオード（図示せず）を流れない。
図25では図23に示される構成要素と同様な構成要素に対し、図23に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態４又は１１についての説明を援用する。
【０２０７】
制御部33（図12参照）は、実施形態１１によるものと全く同様に、放電維持パルス発生部1と電力回収部4とのスイッチ動作を制御する。それにより、放電維持パルス電圧Vpの極性が反転するとき、ＰＤＰ20のパネル容量Cpと電力回収部4のインダクタLとが共振する。その共振により、放電維持パルス電圧Vpの極性が電力をほとんど消費することなく反転する。その結果、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
こうして、本発明の実施形態１３によるＰＤＰ駆動装置では電力回収部4が実施形態４によるものと同様に機能し、同様な効果を与える。
【０２０８】
《実施形態１４》
本発明の実施形態５によるＰＤＰ駆動装置（図14参照）では、二つの電力回収部4Y、4Xが図15に示されるものに代えて、実施形態１３によるものと同様な回路構成を有しても良い（図25、26参照）。ここで、電力回収部4Y、4X以外の構成要素は実施形態５によるものと同様である（図14、15参照）。
図26では図15、25に示される構成要素と同様な構成要素に対し、図15、25に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態５、１３についての説明を援用する。
【０２０９】
二つのトランス2Y、2Xの二次巻線2bY、2bXは例えば図26に示されるように、極性を逆にして接続される。制御部34（図14参照）はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に同位相に維持する。
二つのトランス2Y、2Xの二次巻線2bY、2bXが図26に示される例とは別に、同じ極性で接続されても良い。制御部34はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作、及び二つの電力回収部4Y、4Xのスイッチング動作を実質的に逆位相に維持する。
【０２１０】
二つの放電維持パルス発生部1Y、1Xと二つの電力回収部4Y、4Xとのスイッチング動作はそれぞれ、実施形態１３による放電維持パルス発生部1と電力回収部4とのスイッチング動作と共通である。従って、ＰＤＰ20の走査電極Yの電位変化は維持電極Xの電位変化と逆位相に維持される。それ故、走査電極Yと維持電極Xとの間に印加される放電維持パルス電圧Vpが実施形態１３によるものと同様である。
特に放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに、電力回収部4Y、4XのインダクタLが同時に、ＰＤＰ20のパネル容量Cpと共振する。それらの共振により、電力が電力回収部4Y、4XのインダクタLとパネル容量Cpとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
【０２１１】
制御部34は上記とは別に、第二の放電維持パルス発生部1Xと第二の電力回収部4Xとのスイッチング動作を、第一の放電維持パルス発生部1Yと第一の電力回収部4Yとのスイッチング動作より遅らせても良い（図16参照）。それにより、放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに、二つの電力回収部4Y、4XのインダクタLが交互に、ＰＤＰ20のパネル容量Cpと共振する。それらの共振により電力がパネル容量Cpと二つのインダクタLとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
【０２１２】
本発明の実施形態１４によるＰＤＰ駆動装置では電力回収部4Y、4Xが上記の通り、実施形態５によるものと同様に機能し、同様な効果を与える。
【０２１３】
本発明の実施形態６によるＰＤＰ駆動装置（図17参照）でも実施形態５による装置と同様、二つの電力回収部4A、4Bが図18に示されるものに代えて、実施形態１３によるものと同様な構成を有しても良い（図25参照）。ここで、電力回収部4A、4B以外の構成要素は実施形態６によるものと同様である（図17、18参照）。
制御部35（図17参照）は特に、二つの放電維持パルス発生部1A、1Bと二つの電力回収部4A、4Bとのスイッチング動作をそれぞれ、同位相（又は逆位相）に維持する。それにより二つの電力回収部4A、4Bは実施形態６によるものと同様に機能し、同様な効果を与える。
【０２１４】
《実施形態１５》
本発明の実施形態５、８、１０、１２、及び１４によるＰＤＰ駆動装置は、二つの電力回収部4Y、4Xの具体的な回路構成を除き、共通の回路構成を持つ（図14参照）。特に、二つのトランス2Y、2Xの二次巻線2bY、2bXとＰＤＰ20のパネル容量Cpとが直列に接続される（図15、20、22、24、26参照）。この構成では例えば次のように、一方の駆動部が電力回収部を含まなくても良い（図27参照）。それにより、部品点数が低減し、実装面積が縮小される。
第一の駆動部10Yは第一のトランス2Yの一次側に電力回収部4を含む。一方、第二の駆動部10Xは電力回収部を含まない。
電力回収部4の回路構成は、例えば実施形態４による電力回収部と同様である（図15参照）。その他に、実施形態７、９、１１、又は１２による電力回収部と同様であっても良い。
図27では図15に示される構成要素と同様な構成要素に対し、図15に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態４についての説明を援用する。
【０２１５】
制御部34（図14参照）は、二つの放電維持パルス発生部1Y、1Xのスイッチング動作間に次のような（0°より大きく180°より小さい）位相差を設定する。
例えば、二つのトランス2Y、2Xの二次巻線2bY、2bXが極性を逆にして接続される場合を想定する（図27参照）。
ここで、二つのトランス2Y、2Xの二次巻線2bY、2bXが同じ極性で接続されても良い。制御部34はそのとき、一方の駆動部のスイッチング動作を以下のスイッチング動作とは実質的に逆位相に制御する。
【０２１６】
二つの放電維持パルス発生部1Y、1Xの両方で第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q2、Q3、Q5、Q6がオフ状態を維持する。そのとき、走査電極Yの電位は正のピーク値に維持され、維持電極Xの電位は負のピーク値に維持される。従って、放電維持パルス電圧Vpは正のピーク値に維持される。
【０２１７】
放電維持パルス電圧のパルス幅に相当する所定時間、その状態が維持されるとき、制御部34は、第一の放電維持パルス発生部1Yについて、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオフさせ、更に第一の回収スイッチ素子Q5をオンさせる。そのとき、第一の放電維持パルス発生部1Yでは電流が実質的に零に等しいので、スイッチング損失が生じない。
一方、第二の放電維持パルス発生部1Xについては、四つの主スイッチ素子Q1〜Q4のオンオフ状態がそのまま維持される。
そのスイッチングにより、電力回収部4のインダクタLがＰＤＰ20のパネル容量Cpと共振する。共振電流ILがインダクタLを流れ、走査電極Yの電位が正のピーク値から降下するので、放電維持パルス電圧Vpは正のピーク値から降下する。
【０２１８】
走査電極Yの電位が負のピーク値に達するとき、放電維持パルス電圧Vpは零に達する。制御部34はそのとき、第二の放電維持パルス発生部1Xについて、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオフさせる。第二の放電維持パルス発生部1Xでは電流が実質的に零に等しいので、スイッチング損失が生じない。
制御部34は続いて、第二の放電維持パルス発生部1Xについて、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。一方、第一の放電維持パルス発生部1Yについては主スイッチ素子Q1〜Q4をオフ状態に維持し、電力回収部4については回収スイッチ素子Q5、Q6のオンオフ状態をそのまま維持する。
そのスイッチングにより、電力回収部4のインダクタLがパネル容量Cpと更に共振する。共振電流ILがインダクタLを更に流れ、走査電極Yの電位が更に降下する。
こうして、放電維持パルス電圧Vpの極性が正から負に変わる。
【０２１９】
走査電極Yの電位が負のピーク値に達するとき、放電維持パルス電圧Vpは負のピーク値に達する。それと同時に共振電流ILが実質的に零まで減衰するので、電力回収部4では第二のダイオードD2がオフする。制御部34はそのとき、第一の回収スイッチ素子Q5をオフさせる。ここで、共振電流ILが実質的に零に等しいので、スイッチング損失が生じない。
制御部34は更に、第一の放電維持パルス発生部1Yについて、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。それらの主スイッチ素子Q2、Q3では両端電圧が実質的に零に等しいので、スイッチング損失が生じない。
そのスイッチングにより、走査電極Yの電位が負のピーク値にクランプされるので、放電維持パルス電圧Vpが負のピーク値にクランプされる。
【０２２０】
制御部34は、放電維持パルス電圧Vpの極性を負から正に変えるときも同様に、二つの放電維持パルス発生部1Y、1Xのスイッチング動作間に位相差を設ける。
こうして、放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに、単独の電力回収部4のインダクタLがＰＤＰ20のパネル容量Cpと共振する。その共振により電力がパネル容量CpとインダクタLとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
【０２２１】
本発明の実施形態１５によるＰＤＰ駆動装置では単独の電力回収部4が上記の通り、実施形態５による二つの電力回収部4Y、4Xと同様に機能し、同様な効果を与える。
【０２２２】
《実施形態１６》
本発明の実施形態５、８、１０、１２、及び１４によるＰＤＰ駆動装置は、二つの電力回収部4Y、4Xの具体的な回路構成を除き、共通の回路構成を持つ（図14参照）。特に、二つのトランス2Y、2Xの二次巻線2bY、2bXとＰＤＰ20のパネル容量Cpとが直列に接続される（図15、20、22、24、26参照）。更に、電力回収部4Y、4Xがいずれも二つずつ、回収スイッチ素子Q5、Q6を含み、双方向スイッチを構成する。
この構成では例えば次のように、電力回収部が単方向スイッチのみを含み、インダクタLに一方向の電流のみを流すように構成されても良い（図28参照）。それにより、部品点数が低減し、実装面積が縮小される。
【０２２３】
各電力回収部41Y、41Xは、例えば実施形態４による電力回収部4に含まれる双方向スイッチQ5、Q6、D1、D2を単方向スイッチQ5、D1に置換したものと同様である（図15参照）。すなわち、各電力回収部41Y、41Xは、回収スイッチ素子Q5とダイオードD1との並列接続を一組だけ含む。その並列接続はインダクタLと直列に接続される。それにより回収スイッチ素子Q5はダイオードD1の逆バイアス方向の電流だけを遮断できる。
二つの電力回収部41Y、41Xはその他に、実施形態７、９、１１、又は１２による電力回収部で双方向スイッチを単方向スイッチに置換したものと同様であっても良い。
図28では図15に示される構成要素と同様な構成要素に対し、図15に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態４についての説明を援用する。
【０２２４】
制御部34（図14参照）は二つの放電維持パルス発生部1Y、1Xと二つの電力回収部41Y、41Xとのスイッチング動作間に次のような（0°より大きく180°より小さい）位相差を設定する。
例えば、二つのトランス2Y、2Xの二次巻線2bY、2bXが同じ極性で接続される場合を想定する（図28参照）。そのとき、二つの電力回収部41Y、41Xとでは、ダイオードD1が同じ極性で接続される。更に、制御部34は二つの放電維持パルス発生部1Y、1Xのスイッチング動作を実質的に同位相で行う。
二つのトランス2Y、2Xの二次巻線2bY、2bXは極性を逆にして接続されても良い。そのとき、二つの電力回収部41Y、41XとではダイオードD1の極性が逆に接続される。更に制御部31は、二つの放電維持パルス発生部1Y、1Xのスイッチング動作を実質的に逆位相で行う。
【０２２５】
第一の放電維持パルス発生部1Yでは、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とがオン状態を維持し、他のスイッチ素子Q2、Q3、Q5がオフ状態を維持する。そのとき、走査電極Yの電位は正のピーク値に維持される。
第二の放電維持パルス発生部1Xでは、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とがオン状態を維持し、他のスイッチ素子Q1、Q4、Q5がオフ状態を維持する。そのとき、維持電極Xの電位は負のピーク値に維持される。
従って、放電維持パルス電圧Vpは正のピーク値に維持される。
【０２２６】
放電維持パルス電圧のパルス幅に相当する所定時間、その状態が維持されるとき、制御部34は、第一の放電維持パルス発生部1Yについて、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオフさせる。そのとき、第一の放電維持パルス発生部1Yでは電流が実質的に零に等しいので、スイッチング損失が生じない。制御部34は更に、第一の電力回収部41Yについて、回収スイッチ素子Q5をオンさせる。
一方、第二の放電維持パルス発生部1Xと第二の電力回収部41Xとについては、主スイッチ素子Q1〜Q4と回収スイッチ素子Q5とのオンオフ状態がそのまま維持される。
そのスイッチングにより、第一の電力回収部41YのインダクタLがＰＤＰ20のパネル容量Cpと共振する。共振電流ILがインダクタLを流れ、走査電極Yの電位が正のピーク値から降下するので、放電維持パルス電圧Vpは正のピーク値から降下する。
【０２２７】
走査電極Yの電位が負のピーク値に達するとき、放電維持パルス電圧Vpは零に達する。制御部34はそのとき、第二の放電維持パルス発生部1Xについて、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオフさせる。第二の放電維持パルス発生部1Xでは電流が実質的に零に等しいので、スイッチング損失が生じない。
制御部34は続いて、第二の放電維持パルス発生部1Xについて、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオンさせる。一方、第一の放電維持パルス発生部1Yについては主スイッチ素子Q1〜Q4をオフ状態に維持し、第一の電力回収部41Yについては回収スイッチ素子Q5をオン状態に維持する。
そのスイッチングにより、第一の電力回収部41YのインダクタLがパネル容量Cpと更に共振する。共振電流ILがインダクタLを同じ向きに更に流れ、走査電極Yの電位が更に降下する。
こうして、放電維持パルス電圧Vpの極性が正から負に変わる。
【０２２８】
走査電極Yの電位が負のピーク値に達するとき、放電維持パルス電圧Vpは負のピーク値に達する。それと同時に共振電流ILが実質的に零まで減衰する。制御部34はそのとき、第一の電力回収部41Yについて、第一の回収スイッチ素子Q5をオフさせる。ここで、共振電流ILが実質的に零に等しいので、スイッチング損失が生じない。
制御部34は更に、第一の放電維持パルス発生部1Yについて、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。それらの主スイッチ素子Q2、Q3では両端電圧が実質的に零に等しいので、スイッチング損失が生じない。
そのスイッチングにより、走査電極Yの電位が負のピーク値にクランプされるので、放電維持パルス電圧Vpが負のピーク値にクランプされる。
【０２２９】
制御部34は、放電維持パルス電圧Vpの極性を負から正に変えるときも同様に、二つの放電維持パルス発生部1Y、1Xのスイッチング動作間に位相差を設ける。
こうして、放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに、二つの電力回収部41Y、41XのインダクタLが交互に、ＰＤＰ20のパネル容量Cpと共振する。それらの共振により電力がパネル容量CpとインダクタLとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
それらの共振では特に、共振電流ILがインダクタLを一方向にしか流れない。
【０２３０】
本発明の実施形態１６によるＰＤＰ駆動装置では、二つの電力回収部41Y、41Xが上記の通り、実施形態５による二つの電力回収部4Y、4Xと同様に機能し、同様な効果を与える。
【０２３１】
《実施形態１７》
本発明の実施形態１７によるプラズマディスプレイでは実施形態４によるプラズマディスプレイとは異なり、ＰＤＰ駆動装置10が電力回収部5をトランス2の二次側に含む（図29参照）。その点以外では両方のプラズマディスプレイの構成は同様である（図12参照）。
図29では図12に示される構成要素と同様な構成要素に対し、図12に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１及び４についての説明を援用する。
【０２３２】
電力回収部5はトランス2の二次巻線2bに接続され、インバータとスイッチ部とを含む。スイッチ部は例えば、放電維持パルス発生部1からの一次パルス電圧VF、又はそれに伴うトランス2からの二次パルス電圧Vpの立ち上がり／立ち下がりごとにオンし、インバータをＰＤＰ20の走査電極（又は維持電極）に接続する。インバータはそのとき、ＰＤＰ20のパネル容量と共振する。
【０２３３】
制御部36は実施形態４による制御部33と同様、放電維持パルス発生部1、初期化／走査パルス発生部3、及びアドレス電極駆動部（図示せず）それぞれのスイッチングをＡＤＳ方式に従って制御する。
制御部36は更に、放電維持期間中、電力回収部5のスイッチング動作を制御し、放電維持パルス発生部1のスイッチング動作と同期させる。
【０２３４】
図30は、放電維持パルス発生部1、トランス2、電力回収部5、及びＰＤＰ20の等価回路図である。
電力回収部5の回路構成は実施形態４による電力回収部4の回路構成と全く同様である（図13参照）。但し、二つの回収スイッチ素子Q5、Q6とインダクタLとの直列接続は、トランス2の二次巻線2bと並列に接続される。更に、インダクタLのインダクタンスは好ましくは、トランス2の励磁インダクタンスより十分に小さい。
図30では、図13に示される構成要素と同様な構成要素に対し、図13に示される符号と同じ符号を付す。更に、それら同様な構成要素の詳細については実施形態１及び４についての説明を援用する。
【０２３５】
制御部36（図29参照）は実施形態４による制御部33（図12参照）と全く同様に、主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御を行う。それにより、放電維持パルス電圧Vpの極性が反転するごとに、ＰＤＰ20のパネル容量Cpと電力回収部5のインダクタLとが共振する。その共振により、放電維持パルス電圧Vpの極性が電力をほとんど消費することなく反転する。その結果、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
【０２３６】
本発明の実施形態１７によるＰＤＰ駆動装置は実施形態１による装置と同様、放電維持パルス発生部1の出力側にトランス2を有する。そのトランス2は実施形態１によるトランス2と同様な効果を与える。
【０２３７】
本発明の実施形態１７によるＰＤＰ駆動装置では実施形態４による装置と同様、電力回収部によりパネル容量の充放電に起因する無効電力が低減する。特に、インダクタLとパネル容量Cpとの共振期間が放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに確実に制限される。
【０２３８】
本発明の実施形態１７によるＰＤＰ駆動装置では実施形態４による装置とは異なり、上記の共振に伴う電流がトランス2の二次巻線2bには実質上流れない。従って、その共振期間ではトランス2の銅損が生じない。
更に、トランス2を流れる電流の実効値が低減するので、放電維持パルス発生部1の回路素子とトランス2との電流容量が小さくても良い。
その上、トランス2の小型化によりその鉄損が低減する。それに加え、回収スイッチ素子Q5、Q6の耐圧がいずれも低減する。
【０２３９】
《実施形態１８》
本発明の実施形態１８によるプラズマディスプレイでは実施形態５によるプラズマディスプレイとは異なり、各駆動部10Y、10Xが電力回収部5Y、5Xをトランス2Y、2Xの二次側に含む（図31参照）。その点以外では両方のプラズマディスプレイの構成は同様である（図14参照）。
図31では図14に示される構成要素と同様な構成要素に対し、図14に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態５についての説明を援用する。
【０２４０】
各駆動部10Y、10Xでは、放電維持パルス発生部1Y、1X、トランス2Y、2X、及び電力回収部5Y、5Xの構成が、実施形態１７による放電維持パルス発生部1、トランス2、及び電力回収部5の構成と同様である（図29〜32参照）。特に、互いに対応する回路素子の特性が実質的に等しい。
図32では図30に示される構成要素と同様な構成要素に対し、図30に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態５及び１７についての説明を援用する。
【０２４１】
初期化／走査パルス発生部3Yは、実施形態１による初期化／走査パルス発生部3と共通の回路構成を持つ（図3、4参照)。従って、その詳細については、図3、図4、及び実施形態１についての説明を援用する。
初期化発生部3Xは、実施形態２による初期化発生部3Xと共通の回路構成を持つ（図7参照)。従って、その詳細については、図7と実施形態２についての説明とを援用する。
【０２４２】
制御部37（図31参照）は実施形態５による制御部34（図14参照）と同様、二つの放電維持パルス発生部1Y、1X、初期化／走査パルス発生部3Y、初期化パルス発生部3X、及びアドレス電極駆動部（図示せず）それぞれのスイッチングをＡＤＳ方式に従って制御する。
制御部37は特に放電維持期間中、実施形態５による制御部34と全く同様に、主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御を行う。それにより、放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに、二つの電力回収部5Y、5XのインダクタLがＰＤＰ20のパネル容量Cpと共振する。
二つの放電維持パルス発生部1Y、1Xと二つの電力回収部5Y、5Xとのスイッチング動作が同位相（又は逆位相）に維持されるとき、二つの電力回収部5Y、5XのインダクタLが同時に、ＰＤＰ20のパネル容量Cpと共振する。
二つの放電維持パルス発生部1Y、1Xと二つの電力回収部5Y、5Xとのスイッチング動作間に所定の（0°より大きく180°より小さい）位相差が設けられるとき、二つの電力回収部5Y、5XのインダクタLが交互に、ＰＤＰ20のパネル容量Cpと共振する（図16参照）。
いずれの共振でも、放電維持パルス電圧Vpの極性が電力をほとんど消費することなく反転する。その結果、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
【０２４３】
本発明の実施形態１８によるＰＤＰ駆動装置は実施形態１による装置と同様、各放電維持パルス発生部1Y、1Xの出力側にトランス2Y、2Xを有する。各トランス2Y、2Xは実施形態１によるトランス2と同様な効果を与える。
【０２４４】
本発明の実施形態１８によるＰＤＰ駆動装置では実施形態５による装置と同様、二つの電力回収部によりパネル容量の充放電に起因する無効電力が低減する。特に、インダクタLとパネル容量Cpとの共振期間が放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに確実に制限される。
【０２４５】
本発明の実施形態１８によるＰＤＰ駆動装置では実施形態５による装置とは異なり、放電維持パルス発生部1Y、1Xと電力回収部5Y、5Xとのスイッチング動作が同位相（又は逆位相）に維持されるとき、上記の共振に伴う電流が二つのトランス2Y、2Xの二次巻線2bY、2bXのいずれにも実質上流れない。従って、その共振期間では両方のトランス2Y、2Xで銅損が生じない。
更に、各トランス2Y、2Xを流れる電流の実効値が低減するので、放電維持パルス発生部1Y、1Xの回路素子とトランス2Y、2Xとの電流容量が小さくても良い。
その上、トランス2Y、2Xの小型化によりその鉄損が低減する。それに加え、回収スイッチ素子Q5、Q6の耐圧がいずれも低減する。
【０２４６】
《実施形態１９》
本発明の実施形態１９によるプラズマディスプレイでは実施形態６によるプラズマディスプレイとは異なり、各駆動部10A、10Bが電力回収部5A、5Bをトランス2A、2Bの二次側に含む（図33参照）。ここで、二つの電力回収部5A、5Bのいずれか一方は、省略されても良い。電力回収部の接続位置以外では、両方のプラズマディスプレイの構成は同様である（図17参照）。
図33では図17に示される構成要素と同様な構成要素に対し、図17に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態６についての説明を援用する。
【０２４７】
各駆動部10A、10Bでは、放電維持パルス発生部1A、1B、トランス2A、2B、及び電力回収部5A、5Bの構成が、実施形態１７による放電維持パルス発生部1、トランス2、及び電力回収部5の構成と同様である（図29、30、33、34参照）。特に、互いに対応する回路素子の特性が実質的に等しい。
図34では図30に示される構成要素と同様な構成要素に対し、図30に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態６及び１７についての説明を援用する。
【０２４８】
初期化／走査パルス発生部3は、実施形態１による初期化／走査パルス発生部3と共通の回路構成を持つ（図3、4参照)。従って、その詳細については、図3、図4、及び実施形態１についての説明を援用する。
【０２４９】
制御部38（図33参照）は実施形態６による制御部35（図17参照）と同様、二つの放電維持パルス発生部1A、1B、初期化／走査パルス発生部3、及びアドレス電極駆動部（図示せず）それぞれのスイッチングをＡＤＳ方式に従って制御する。
制御部38は特に放電維持期間中、実施形態６による制御部35と全く同様に、主スイッチ素子Q1〜Q4と回収スイッチ素子Q5、Q6とに対するオンオフ制御を行う。特に、二つの放電維持パルス発生部1A、1Bと二つの電力回収部5A、5Bとのスイッチング動作が同位相（又は逆位相）に維持される。それにより、放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに、二つの電力回収部5A、5BのインダクタLが同時に、ＰＤＰ20のパネル容量Cpと共振する。その共振により、放電維持パルス電圧Vpの極性が電力をほとんど消費することなく反転する。その結果、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
【０２５０】
本発明の実施形態１９によるＰＤＰ駆動装置は実施形態１による装置と同様、各放電維持パルス発生部1A、1Bの出力側にトランス2A、2Bを有する。各トランス2A、2Bは実施形態１によるトランス2と同様な効果を与える。
【０２５１】
本発明の実施形態１９によるＰＤＰ駆動装置では実施形態６による装置と同様、二つの電力回収部によりパネル容量の充放電に起因する無効電力が低減する。特に、インダクタLとパネル容量Cpとの共振期間が放電維持パルス電圧Vpの立ち上がり期間と立ち下がり期間とに確実に制限される。
【０２５２】
本発明の実施形態１９によるＰＤＰ駆動装置では実施形態６による装置とは異なり、上記の共振に伴う電流が二つのトランス2A、2Bの二次巻線2bA、2bBのいずれにも実質上流れない。それは、二つの電力回収部5A、5Bのいずれか一方が省略された場合も同様である（インダクタLのインダクタンスが各トランス2A、2Bの励磁インダクタンスより十分に小さいことによる）。従って、その共振期間では両方のトランス2A、2Bで銅損が生じない。
更に、各トランス2A、2Bを流れる電流の実効値が低減するので、放電維持パルス発生部1A、1Bの回路素子とトランス2A、2Bとの電流容量が小さくても良い。
その上、トランス2A、2Bの小型化によりそれらの鉄損が低減する。それに加え、回収スイッチ素子Q5、Q6の耐圧がいずれも低減する。
【０２５３】
《実施形態２０》
本発明の実施形態２０によるプラズマディスプレイでは実施形態１７によるプラズマディスプレイと同様、ＰＤＰ駆動装置10が二つの電力回収部5Y、5Xをトランス2の二次側に含む（図35参照）。電力回収部5Y、5Xの回路構成以外では、両方のプラズマディスプレイの構成は同様である（図29参照）。
制御部36Aは実施形態１７による制御部36と同様、放電維持パルス発生部1、初期化／走査パルス発生部3、及びアドレス電極駆動部（図示せず）それぞれのスイッチングをＡＤＳ方式に従って制御する。
図35では図29に示される構成要素と同様な構成要素に対し、図29に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１及び４についての説明を援用する。
【０２５４】
各電力回収部5Y、5Xは実施形態７による電力回収部4a、4bと同様な回路構成を有する（図19、36参照）。
図36では図19に示される構成要素と同様な構成要素に対し、図19に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１及び７についての説明を援用する。
【０２５５】
第一の電力回収部5Yでは、インダクタLの一端J4が初期化／走査パルス発生部3を通してＰＤＰ20の走査電極Y1、Y2、Y3、…に接続される。
第二の電力回収部5Xでは、インダクタLの一端J4がＰＤＰ20の維持電極X1、X2、X3、…に接続される。
トランス2の二次巻線2bの一端は第一の電力回収部5Yと初期化／走査パルス発生部3とを通してＰＤＰ20の走査電極Y1、Y2、Y3、…に接続され、他端は接地される。その他に、トランス2の二次巻線2bの一端が分離スイッチと第二の電力回収部5Xとを通してＰＤＰ20の維持電極X1、X2、X3、…に接続され、他端が接地されても良い。
【０２５６】
電力回収部5Y、5Xでは実施形態７による電力回収部4a、4bとは異なり、コンデンサCの両端電圧が、放電維持パルス電圧Vpのピーク値Vtの半分Vt／2と実質的に等しく維持される（図19、36参照）。ここで、そのピーク値Vtは放電維持パルス発生部1の入力端子1Tの電位Vsとトランス2の巻線比とで決まる。
更に、接地スイッチ素子Q7が、インダクタLとＰＤＰ20の走査電極Y（又は維持電極X）との接続点J4、及び接地端子の間に接続される。ここで、その接地導体としてはコンデンサCに接続される接地導体、例えばＰＤＰ20のフレームが利用される。
【０２５７】
制御部36Aは放電維持期間中、電力回収部5Y、5Xのスイッチング動作を実施形態７による制御部33（図12参照）と同様に制御する。すなわち、制御部36Aは、主スイッチ素子Q1〜Q4、回収スイッチ素子Q5、Q6、及び接地スイッチ素子Q7に対するオンオフ制御により、放電維持パルス電圧Vpの極性を次のように正から負へ変える。
第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とがオン状態を維持するとき、第二の電力回収部5Xでは接地スイッチ素子Q7がオン状態を維持する（他の主スイッチ素子Q2、Q3、回収スイッチ素子Q5、Q6、及び他の接地スイッチ素子Q7はオフ状態を維持する）。それにより、走査電極Yの電位、すなわち放電維持パルス電圧Vpは正のピーク値Vtに維持される（維持電極Xは接地電圧に維持される）。
ＰＤＰ20で放電が維持されるとき、放電電流を維持するための電力がＰＦＣコンバータ40から入力端子1Tとトランス2とを通して、ＰＤＰ20に供給される。
【０２５８】
放電維持パルス電圧のパルス幅に相当する所定時間、その状態が維持されるとき、制御部36Aは、第一のハイサイド主スイッチ素子Q1と第二のローサイド主スイッチ素子Q4とをオフさせ、第一の電力回収部5Yでローサイド回収スイッチ素子Q6をオンさせる。二つの主スイッチ素子Q1、Q4では電流が実質的に零に等しいので、スイッチング損失が生じない。
第一の電力回収部5Yではそのとき、接地端子←コンデンサC←ローサイド回収スイッチ素子Q6←ローサイドダイオードD2←インダクタL←ＰＤＰ20の走査電極Yの経路が導通する（矢印は電流の向きを表す。図36参照）。ここで、初期化／走査パルス発生部3は入力端子3Aと出力端子3Bとの間を短絡している。一方、ＰＤＰ20の維持電極Xは第二の電力回収部5Xの接地スイッチ素子Q7を通して接地される。従って、ＰＤＰ20のパネル容量CpにはコンデンサCの両端電圧Vt／2が印加される。そのとき、インダクタLとパネル容量Cpとが共振する。その共振電流ILが上記の経路を矢印の向きに流れ、パネル容量Cpが放電する。それにより、走査電極Yの電位、すなわち放電維持パルス電圧Vpが降下する。
【０２５９】
共振電流ILが実質的に零まで減衰するとき、ローサイドダイオードD2がオフする。それと同時に放電維持パルス電圧Vpが零まで達する。制御部36Aはそのとき、ローサイド回収スイッチ素子Q6をオフさせ、接地スイッチ素子Q7をオンさせる。接地スイッチ素子Q7では両端電圧が零に等しいので、スイッチング損失が生じない。
こうして、放電維持パルス電圧Vpが零にクランプされる。
【０２６０】
制御部36Aは続いて、第二の電力回収部5Xについて、接地スイッチ素子Q7をオフさせ、ハイサイド回収スイッチ素子Q5をオンさせる。接地スイッチ素子Q7では両端電圧が零と等しいので、スイッチング損失が生じない。
第二の電力回収部5Xではそのとき、ＰＤＰ20の維持電極X←インダクタL←ハイサイドダイオードD1←ハイサイド回収スイッチ素子Q5←コンデンサC←接地端子の経路が導通する（矢印は電流の向きを表す。図36参照）。一方、ＰＤＰ20の走査電極Yは第一の電力回収部5Yの接地スイッチ素子Q7を通して接地される。従って、ＰＤＰ20のパネル容量CpにはコンデンサCの両端電圧Vt／2が印加される。そのとき、インダクタLとパネル容量Cpとが共振する。その共振電流ILが上記の経路を矢印の向きに流れ、パネル容量Cpが充電される。それにより、維持電極Xの電位が上昇し、放電維持パルス電圧Vpが降下する。
【０２６１】
共振電流ILが実質的に零まで減衰するとき、ハイサイドダイオードD1がオフする。それと同時に放電維持パルス電圧Vpが負のピーク値−Vtまで達する。制御部36Aはそのとき、第二の電力回収部5Xについては、ハイサイド回収スイッチ素子Q5をオフさせ、接地スイッチ素子Q7をオンさせる。一方、第一の電力回収部5Yについては、接地スイッチ素子Q7をオフさせる。ここで、共振電流ILが実質的に零まで減衰しているのでので、スイッチング損失が生じない。
制御部36Aは更に、第一のローサイド主スイッチ素子Q2と第二のハイサイド主スイッチ素子Q3とをオンさせる。ここで、二つの主スイッチ素子Q2、Q3では両端電圧が零に等しいので、スイッチング損失が生じない。
こうして、放電維持パルス電圧Vpが負のピーク値にクランプされる。
ＰＤＰ20で放電が維持されるとき、放電電流を維持するための電力がＰＦＣコンバータ40から入力端子1Tとトランス2とを通して、ＰＤＰ20に供給される。
【０２６２】
制御部36Aは同様に、主スイッチ素子Q1〜Q4、回収スイッチ素子Q5、Q6、及び接地スイッチ素子Q7に対するオンオフ制御により、放電維持パルス電圧Vpの極性を負から正へ変える。
こうして、放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに電力回収部5Y、5XのインダクタLが交互にＰＤＰ20のパネル容量Cpと共振し、パネル容量Cpと電力回収部のコンデンサCとの間で電力が効率良く交換される。その結果、パネル容量の充放電に起因する無効電力が低減する。
【０２６３】
本発明の実施形態２０によるＰＤＰ駆動装置では電力回収部が上記の通り、実施形態７による電力回収部と同様に機能する。それにより、実施形態１７による効果と同様な効果を与える。特に、上記の共振電流がトランス2の二次巻線2bには流れない。
【０２６４】
《実施形態２１》
本発明の実施形態２１によるプラズマディスプレイでは実施形態１８によるプラズマディスプレイと同様、二つのトランス2Y、2Xの二次巻線2bY、2bXがＰＤＰ20のパネル容量Cpと直列に接続され、ＰＤＰ駆動装置が二つの電力回収部5Y、5Xをトランス2Y、2Xの二次側に含む（図31参照）。電力回収部5Y、5Xの回路構成以外では、両方のプラズマディスプレイの構成は同様である。それら同様な構成要素の詳細については実施形態１８についての説明を援用する。
【０２６５】
各電力回収部5Y、5Xは実施形態２０による電力回収部5Y、5Xと全く同様な回路構成を有する（図36、37参照）。但し、第二の電力回収部5Xは初期化パルス発生部3X（その第四の分離スイッチ素子QS6（図7参照））を通して、ＰＤＰ20の維持電極Xに接続される。
図37では図32、36に示される構成要素と同様な構成要素に対し、図32、36に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１８及び２０についての説明を援用する。
【０２６６】
二つのトランス2Y、2Xの二次巻線2bY、2bXは例えば、図37に示されるように極性を逆にして接続される。制御部37はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作を実質的に同位相に維持する。
二つのトランス2Y、2Xの二次巻線2bY、2bXは図37に示される例とは別に、同じ極性で接続されても良い。制御部37はそのとき、二つの放電維持パルス発生部1Y、1Xのスイッチング動作を実質的に逆位相に維持する。
【０２６７】
制御部37は更に、電力回収部5Y、5Xのスイッチング動作を実施形態２０による電力回収部5Y、5Xのスイッチング動作と一致させる。それにより、放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに電力回収部5Y、5XのインダクタLが交互にＰＤＰ20のパネル容量Cpと共振し、パネル容量Cpと電力回収部5Y、5XのコンデンサCとの間で電力が効率良く交換される。その結果、パネル容量の充放電に起因する無効電力が低減する。
【０２６８】
制御部37は上記のスイッチング制御とは別に、二つの放電維持パルス発生部1Y、1Xと二つの接地スイッチ素子Q7とのスイッチング動作間に所定の（0°より大きく180°より小さい）位相差を設けても良い（図16参照）。その場合でも、放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに、二つの電力回収部5Y、5XのインダクタLが交互に、ＰＤＰ20のパネル容量Cpと共振する。それらの共振により電力がパネル容量Cpと二つのコンデンサCとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
【０２６９】
本発明の実施形態２１によるＰＤＰ駆動装置では電力回収部が上記の通り、実施形態１８による電力回収部と同様に機能する。それにより、実施形態１８による効果と同様な効果を与える。
二つの放電維持パルス発生部1Y、1Xと二つの電力回収部5Y、5Xとのスイッチング動作が同位相（又は逆位相）に維持されるときは特に、上記の共振電流が二つのトランス2Y、2Xのいずれの二次巻線2bY、2bXにも流れない。
【０２７０】
《実施形態２２》
本発明の実施形態２２によるプラズマディスプレイでは実施形態１９によるプラズマディスプレイと同様、二つのトランス2A、2Bの二次巻線2bA、2bBがＰＤＰ20のパネル容量Cpと並列に接続され、ＰＤＰ駆動装置10が二つの電力回収部5Y、5Xをトランス2A、2Bの二次側に含む（図38参照）。電力回収部5Y、5Xの回路構成以外では、両方のプラズマディスプレイの構成は同様である（図33参照）。
制御部38Aは実施形態１９による制御部38と同様、放電維持パルス発生部1A、1B、初期化／走査パルス発生部3、及びアドレス電極駆動部（図示せず）それぞれのスイッチングをＡＤＳ方式に従って制御する。
図38では図33に示される構成要素と同様な構成要素に対し、図38に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１９についての説明を援用する。
【０２７１】
各電力回収部5Y、5Xは実施形態２０による電力回収部5Y、5Xと全く同様な回路構成を有する（図36、39参照）。
図39では図34、36に示される構成要素と同様な構成要素に対し、図34、36に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１９及び２０についての説明を援用する。
【０２７２】
二つのトランス2A、2Bの二次巻線2bA、2bBは例えば、図39に示されるように同じ極性で接続される。制御部38Aはそのとき、二つの放電維持パルス発生部1A、1Bのスイッチング動作を実質的に同位相に維持する。
二つのトランス2A、2Bの二次巻線2bA、2bBは図39に示される例とは別に、極性を逆にして接続されても良い。制御部38Aはそのとき、二つの放電維持パルス発生部1A、1Bのスイッチング動作を実質的に逆位相に維持する。
【０２７３】
制御部38Aは更に、電力回収部5Y、5Xのスイッチング動作を実施形態２０による電力回収部5Y、5Xのスイッチング動作と一致させる。それにより、放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに電力回収部5Y、5XのインダクタLが交互にＰＤＰ20のパネル容量Cpと共振し、パネル容量Cpと電力回収部5Y、5XのコンデンサCとの間で電力が効率良く交換される。その結果、パネル容量の充放電に起因する無効電力が低減する。
【０２７４】
本発明の実施形態２２によるＰＤＰ駆動装置では電力回収部が上記の通り、実施形態１９による電力回収部と同様に機能する。それにより、実施形態１９による効果と同様な効果を与える。特に、上記の共振電流が二つのトランス2A、2Bのいずれの二次巻線2bA、2bBにも流れない。
【０２７５】
《実施形態２３》
本発明の実施形態１８によるＰＤＰ駆動装置では、二つのトランス2Y、2Xの二次巻線2bY、2bXとＰＤＰ20のパネル容量Cpとが直列に接続される（図31、32参照）。この構成では例えば次のように、一方の駆動部が電力回収部を含まなくても良い（図40参照）。それにより、部品点数が低減し、実装面積が縮小される。
【０２７６】
第一の駆動部10Yは第一のトランス2Yの二次側に電力回収部5を含む。一方、第二の駆動部10Xは電力回収部を含まない。
電力回収部5の回路構成は、例えば実施形態１７による電力回収部5と同様である（図30参照）。
図40では図32に示される構成要素と同様な構成要素に対し、図32に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１８についての説明を援用する。
【０２７７】
制御部37（図31参照）は実施形態１５による制御部34と全く同様に、二つの放電維持パルス発生部1Y、1Xのスイッチング動作間に所定の（0°より大きく180°より小さい）位相差を設定する。それにより、実施形態１５と同様、放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに電力回収部5のインダクタLがＰＤＰ20のパネル容量Cpと共振する。その共振により電力がパネル容量CpとインダクタLとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
【０２７８】
本発明の実施形態２３によるＰＤＰ駆動装置では単独の電力回収部5が上記の通り、実施形態１８による二つの電力回収部5Y、5Xと同様に機能し、同様な効果を与える。
【０２７９】
《実施形態２４》
本発明の実施形態１８によるＰＤＰ駆動装置では、二つのトランス2Y、2Xの二次巻線2bY、2bXとＰＤＰ20のパネル容量Cpとが直列に接続される（図31、32参照）。更に、電力回収部5Y、5Xがいずれも二つずつ、回収スイッチ素子Q5、Q6を含み、双方向スイッチを構成する。
この構成では例えば次のように、電力回収部が単方向スイッチのみを含み、インダクタLに一方向の電流のみを流すように構成されても良い（図41参照）。それにより、部品点数が低減し、実装面積が縮小される。
【０２８０】
各電力回収部51Y、51Xは、例えば実施形態１８による電力回収部5Y、5Xに含まれる双方向スイッチQ5、Q6、D1、D2を単方向スイッチQ5、D1に置換したものと同様である（図32、41参照）。すなわち、各電力回収部51Y、51Xは、回収スイッチ素子Q5とダイオードD1との並列接続を一組だけ含む。その並列接続はインダクタLと直列に接続される。それにより、回収スイッチ素子Q5はダイオードD1の逆バイアス方向の電流だけを遮断できる。
図41では図32に示される構成要素と同様な構成要素に対し、図32に示される符号と同じ符号を付す。更にそれら同様な構成要素の詳細については実施形態１８についての説明を援用する。
【０２８１】
制御部37（図31参照）は実施形態１６による制御部34と全く同様に、二つの放電維持パルス発生部1Y、1Xのスイッチング動作間に所定の（0°より大きく180°より小さい）位相差を設定する。それにより、実施形態１６と同様、放電維持パルス電圧Vpの立ち上がり／立ち下がりごとに、二つの電力回収部5Y、5XのインダクタLが交互に、ＰＤＰ20のパネル容量Cpと共振する。その共振により電力がパネル容量CpとインダクタLとの間で効率良く交換される。その結果、パネル容量Cpの充放電に起因する無効電力が低減する。
それらの共振では特に、共振電流ILがインダクタLを一方向にしか流れない。
【０２８２】
本発明の実施形態２４によるＰＤＰ駆動装置では二つの電力回収部51Y、51Xが上記の通り、実施形態１８による二つの電力回収部5Y、5Xと同様に機能し、同様な効果を与える。
【産業上の利用可能性】
【０２８３】
本発明は例えばＰＤＰのような容量性負荷の駆動装置に関し、上記の通り、パルス発生部の出力側にトランスを設ける。それにより、パルス発生部の入力側からＤＣ−ＤＣコンバータを除去できる。このように、本発明は明らかに産業上利用可能である。
【図面の簡単な説明】
【０２８４】
【図１】本発明の実施形態１によるプラズマディスプレイの構成を示すブロック図である。
【図２】本発明の実施形態１による放電維持パルス発生部1、トランス2、インダクタL、及びＰＤＰ20の等価回路図である。
【図３】本発明の実施形態による初期化／走査パルス発生部3の等価回路図であり、特に第一の態様による初期化／走査パルス発生部3とトランス2の二次巻線2bとの間の接続を示す。
【図４】本発明の実施形態による初期化／走査パルス発生部3の等価回路図であり、特に第二の態様による初期化／走査パルス発生部3とトランス2の二次巻線2bとの間の接続を示す。
【図５】本発明の実施形態１について、初期化期間、アドレス期間、及び放電維持期間での、ＰＤＰ20の走査電極Yの電位、並びに初期化／走査パルス発生部3に含まれるスイッチ部Q5、Q6、Q7、Q8、Q9、Q10、Q11、QR1、QR2、QB、QS1、QS2、QS3、QS4、QS5、及び放電維持パルス発生部1に含まれる主スイッチ素子Q1〜Q4のオン期間を示す波形図である。
【図６】本発明の実施形態２によるプラズマディスプレイの構成を示すブロック図である。
【図７】本発明の実施形態２によるＰＤＰ駆動装置の二つの駆動部、及びＰＤＰ20の等価回路図である。
【図８】本発明の実施形態２について、初期化期間、アドレス期間、及び放電維持期間での、ＰＤＰ20の走査電極Yと維持電極Xとの各電位、並びに、放電維持パルス発生部1Y、1Xに含まれる主スイッチ素子Q1Y〜Q4Y、Q1X〜Q4X、及び初期化パルス発生部3Xに含まれるスイッチ素子Q12、Q13、QS6のオン期間を示す波形図である。
【図９】本発明の実施形態２について、放電維持期間中、二つの放電維持パルス発生部1Y、1Xのスイッチング動作間に所定の位相差が設定される場合の、ＰＤＰ20の走査電極Yと維持電極Xとの各電位、並びに、放電維持パルス発生部1Y、1Xに含まれる主スイッチ素子Q1Y〜Q4Y、Q1X〜Q4Xのオン期間を示す波形図である。
【図１０】本発明の実施形態３によるプラズマディスプレイの構成を示すブロック図である。
【図１１】本発明の実施形態３によるＰＤＰ駆動装置の二つの駆動部、及びＰＤＰ20の等価回路図である。
【図１２】本発明の実施形態４によるプラズマディスプレイの構成を示すブロック図である。
【図１３】本発明の実施形態４によるＰＤＰ駆動装置、及びＰＤＰ20の等価回路図である。
【図１４】本発明の実施形態５によるプラズマディスプレイの構成を示すブロック図である。
【図１５】本発明の実施形態５によるＰＤＰ駆動装置の二つの駆動部、及びＰＤＰ20の等価回路図である。
【図１６】本発明の実施形態５について、放電維持期間中、二つの放電維持パルス発生部1Y、1Xのスイッチング動作間に所定の位相差が設定される場合の、二つの放電維持パルス発生部1Y、1Xに含まれる主スイッチ素子Q1〜Q4、及び電力回収部4Y、4Xに含まれる回収スイッチ素子Q5、Q6のオン期間、放電維持パルス電圧Vp、及び電力回収部4Y、4XのインダクタLを流れる共振電流ILを示す波形図である。
【図１７】本発明の実施形態６によるプラズマディスプレイの構成を示すブロック図である。
【図１８】本発明の実施形態６によるＰＤＰ駆動装置の二つの駆動部、及びＰＤＰ20の等価回路図である。
【図１９】本発明の実施形態７によるＰＤＰ駆動装置、及びＰＤＰ20の等価回路図である。
【図２０】本発明の実施形態８によるＰＤＰ駆動装置の二つの駆動部、及びＰＤＰ20の等価回路図である。
【図２１】本発明の実施形態９によるＰＤＰ駆動装置、及びＰＤＰ20の等価回路図である。
【図２２】本発明の実施形態１０によるＰＤＰ駆動装置の二つの駆動部、及びＰＤＰ20の等価回路図である。
【図２３】本発明の実施形態１１によるＰＤＰ駆動装置、及びＰＤＰ20の等価回路図である。
【図２４】本発明の実施形態１２によるＰＤＰ駆動装置の二つの駆動部、及びＰＤＰ20の等価回路図である。
【図２５】本発明の実施形態１３によるＰＤＰ駆動装置、及びＰＤＰ20の等価回路図である。
【図２６】本発明の実施形態１４によるＰＤＰ駆動装置の二つの駆動部、及びＰＤＰ20の等価回路図である。
【図２７】本発明の実施形態１５によるＰＤＰ駆動装置の二つの駆動部、及びＰＤＰ20の等価回路図である。
【図２８】本発明の実施形態１６によるＰＤＰ駆動装置の二つの駆動部、及びＰＤＰ20の等価回路図である。
【図２９】本発明の実施形態１７によるプラズマディスプレイの構成を示すブロック図である。
【図３０】本発明の実施形態１７によるＰＤＰ駆動装置、及びＰＤＰ20との等価回路図である。
【図３１】本発明の実施形態１８によるプラズマディスプレイの構成を示すブロック図である。
【図３２】本発明の実施形態１８によるＰＤＰ駆動装置の二つの駆動部、及びＰＤＰ20との等価回路図である。
【図３３】本発明の実施形態１９によるプラズマディスプレイの構成を示すブロック図である。
【図３４】本発明の実施形態１９によるＰＤＰ駆動装置の二つの駆動部、及びＰＤＰ20との等価回路図である。
【図３５】本発明の実施形態２０によるプラズマディスプレイの構成を示すブロック図である。
【図３６】本発明の実施形態２０によるＰＤＰ駆動装置、及びＰＤＰ20との等価回路図である。
【図３７】本発明の実施形態２１によるＰＤＰ駆動装置の二つの駆動部、及びＰＤＰ20との等価回路図である。
【図３８】本発明の実施形態２２によるプラズマディスプレイの構成を示すブロック図である。
【図３９】本発明の実施形態２２によるＰＤＰ駆動装置の二つの駆動部、及びＰＤＰ20との等価回路図である。
【図４０】本発明の実施形態２３によるＰＤＰ駆動装置の二つの駆動部、及びＰＤＰ20との等価回路図である。
【図４１】本発明の実施形態２４によるＰＤＰ駆動装置の二つの駆動部、及びＰＤＰ20との等価回路図である。
【図４２】従来のプラズマディスプレイの構成を示すブロック図である。
【図４３】プッシュプル型インバータを含む従来の放電維持パルス発生部102、及びＰＤＰ20の等価回路図である。
【図４４】フルブリッジ型インバータ部102aと二つの相似な電力回収部102b、102cとを含む従来の放電維持パルス発生部102、及びＰＤＰ20の等価回路図である。
【図４５】フルブリッジ型インバータ部102aと別の電力回収部102dとを含む従来の放電維持パルス発生部102、及びＰＤＰ20の等価回路図である。
【符号の説明】
【０２８５】
10          ＰＤＰ駆動装置
1T          入力端子
2           トランス
2a          トランス2の一次巻線
2b          トランス2の二次巻線
L           インダクタ
20          ＰＤＰ
X1、X2、X3  ＰＤＰ20の維持電極
Y1、Y2、Y3  ＰＤＰ20の走査電極
AC          外部交流電源
Vs          ＰＦＣコンバータ40の出力電圧
VF          一次パルス電圧
Vp          放電維持パルス電圧
【図１】
2005196131.tif 000003
【図２】
2005196131.tif 000004
【図３】
2005196131.tif 000005
【図４】
2005196131.tif 000006
【図５】
2005196131.tif 000007
【図６】
2005196131.tif 000008
【図７】
2005196131.tif 000009
【図８】
2005196131.tif 000010
【図９】
2005196131.tif 000011
【図１０】
2005196131.tif 000012
【図１１】
2005196131.tif 000013
【図１２】
2005196131.tif 000014
【図１３】
2005196131.tif 000015
【図１４】
2005196131.tif 000016
【図１５】
2005196131.tif 000017
【図１６】
2005196131.tif 000018
【図１７】
2005196131.tif 000019
【図１８】
2005196131.tif 000020
【図１９】
2005196131.tif 000021
【図２０】
2005196131.tif 000022
【図２１】
2005196131.tif 000023
【図２２】
2005196131.tif 000024
【図２３】
2005196131.tif 000025
【図２４】
2005196131.tif 000026
【図２５】
2005196131.tif 000027
【図２６】
2005196131.tif 000028
【図２７】
2005196131.tif 000029
【図２８】
2005196131.tif 000030
【図２９】
2005196131.tif 000031
【図３０】
2005196131.tif 000032
【図３１】
2005196131.tif 000033
【図３２】
2005196131.tif 000034
【図３３】
2005196131.tif 000035
【図３４】
2005196131.tif 000036
【図３５】
2005196131.tif 000037
【図３６】
2005196131.tif 000038
【図３７】
2005196131.tif 000039
【図３８】
2005196131.tif 000040
【図３９】
2005196131.tif 000041
【図４０】
2005196131.tif 000042
【図４１】
2005196131.tif 000043
【図４２】
2005196131.tif 000044
【図４３】
2005196131.tif 000045
【図４４】
2005196131.tif 000046
【図４５】
2005196131.tif 000047