(57)【要約】【課題】  大規模なアナログ集積回路の故障検出を容易に実行可能な半導体装置を提供する。【解決手段】  電圧検査ポイント１２−１〜１２−Ｎは、組み合わせ回路１３−１〜１３−Ｎのアナログスイッチを介して、共通の電圧測定用配線１０１に接続されている。アナログスイッチは対応するＤフリップフロップの出力によってオンオフ制御されている。組み合わせ回路１３−１〜１３−ＮのＤフリップフロップはコントローラ１５の出力するイネーブル信号１０２が“１”の場合に動作する。コントローラ１５の働きによって、各電圧検査ポイント１２−１〜１２−Ｎの電圧が順次、電圧測定用配線１０１に現れる。Ａ／Ｄ変換器１４はその電圧を４ビットのディジタル信号に変換し、その変換結果を外部からのクロックであるクロック１信号１０５に同期して、データ線１０４を介して外部に出力する。【選択図】      図１                                                  
2005233698.tif 000002
【特許請求の範囲】
【請求項１】
回路内部に電圧測定用の配線が配設された半導体装置であって、前記回路内部に設けられた複数の電圧測定点と、前記複数の電圧測定点をそれぞれ前記電圧測定用の配線に接続する複数のスイッチ手段と、前記複数のスイッチ手段各々を外部からの制御コマンドに応じて排他的に順次オンする制御回路と、前記電圧測定用の配線上の電圧をディジタルデータに変換する変換手段とを有し、前記ディジタルデータを外部に順次出力することを特徴とする半導体装置。
【請求項２】
前記ディジタルデータは、前記複数の電圧測定点の電圧に応じた値であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記制御回路からの信号に応じて前記複数のスイッチ手段各々のオンオフを制御しかつ各々従属接続された複数のフリップフロップ回路を含み、前記複数のフリップフロップ回路は前記制御回路から供給されるシフトクロックによってシフト動作を行い、その出力で前記複数のスイッチ手段のうちの一つをオンとすることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項４】
前記制御回路は、前記制御コマンドの受信に応答して自装置の故障検出動作を開始することを特徴とする請求項１から請求項３のいずれか記載の半導体装置。
【請求項５】
外部に順次出力される前記ディジタルデータが予め設定された許容範囲に入っているかどうかを判定し、その判定結果に応じて自装置における故障の有無を検出することを特徴とする請求項１から請求項４のいずれか記載の半導体装置。
【請求項６】
前記電圧測定用の配線を安定な電圧の状態とする切替え手段を含み、前記切替え手段にて前記安定な電圧の状態として自装置における故障の有無の検出を行うことを特徴とする請求項１から請求項５のいずれか記載の半導体装置。
【請求項７】
前記切替え手段は、前記電圧測定用の配線を電源及びグランドの一方に接続することを特徴とする請求項６記載の半導体装置。
【請求項８】
回路内部に電圧測定用の配線が配設された半導体装置の故障検出方法であって、前記回路内部に設けられた複数の電圧測定点と、前記複数の電圧測定点をそれぞれ対応するスイッチ手段にて前記電圧測定用の配線に接続し、前記スイッチ手段各々を外部からの制御コマンドに応じて排他的に順次オンすることで前記電圧測定用の配線上に生ずる電圧をディジタルデータに変換して外部に順次出力することを特徴とする故障検出方法。
【請求項９】
前記ディジタルデータは、前記複数の電圧測定点の電圧に応じた値であることを特徴とする請求項８記載の故障検出方法。
【請求項１０】
前記スイッチ手段各々のオンオフを制御しかつ各々従属接続された複数のフリップフロップ回路を含み、前記複数のフリップフロップ回路が前記制御回路から供給されるシフトクロックによってシフト動作を行う際の出力にて前記スイッチ手段各々のうちの一つをオンとすることを特徴とする請求項８または請求項９記載の故障検出方法。
【請求項１１】
前記制御コマンドの受信に応答して前記半導体装置の故障検出動作を開始することを特徴とする請求項８から請求項１０のいずれか記載の故障検出方法。
【請求項１２】
外部に順次出力される前記ディジタルデータが予め設定された許容範囲に入っているかどうかを判定し、その判定結果に応じて前記半導体装置における故障の有無を検出することを特徴とする請求項８から請求項１１のいずれか記載の故障検出方法。
【請求項１３】
前記電圧測定用の配線を安定な電圧の状態として前記半導体装置における故障の有無の検出を行うことを特徴とする請求項８から請求項１２のいずれか記載の故障検出方法。
【請求項１４】
前記電圧測定用の配線を電源及びグランドの一方に接続して前記安定な電圧の状態とすることを特徴とする請求項１３記載の故障検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びそれに用いる故障検出方法に関し、特に大規模なアナログ集積回路において、内部にある多数のポイントの電圧を測定、報告することでその集積回路の故障を検出する方法に関する。
【背景技術】
【０００２】
近年、集積回路の進歩はめざましく、高周波回路等のアナログ回路においても、大規模な集積化が可能となってきている。例えば、携帯電話の送受信回路が全てワンチップに収まるほどの集積度が実現可能となってきている。さらに、集積度が多い分、入出力端子の数も格段に増加しており、ピン数が８１ピンに達するものもある。
【０００３】
しかしながら、上記のような集積回路では、小型化の要求が強く、パッケージのサイズを小さくする必要があるため、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）等の高密度実装技術が使われている。
【０００４】
従来のアナログ集積回路では、ＢＧＡ等の高密度実装技術が用いられているが、このような実装方法では、パッケージを基板に実装してしまうと、半田付け部分を外部から検査することが不可能であるため、集積回路の故障を検出することがますます困難になってきている。
【０００５】
【特許文献１】特開２００１−８５６２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述した従来のアナログ集積回路では、集積回路の故障を検出することがますます困難になってきているため、今後、外部から容易に故障の検出が可能な方法が必要になる。
【０００７】
ディジタル回路においては、内部で所定のテストパターンを動作させることによって、ある程度、故障を検出し、外部のＣＰＵ（中央処理装置）等に通知することが可能である。しかしながら、アナログ集積回路では、そのような方法を使用することができない。
【０００８】
また、アナログ集積回路では、故障検出の方法によっては、性能劣化等の悪影響を及ぼす恐れがあるため、故障検出方法としては、極力、アナログ信号に影響を与えない方法が望ましい。さらに、アナログ集積回路では、故障検出に要する回路規模、配線量を必要最低限に抑える必要がある。
【０００９】
上記の特許文献１に記載の技術では、外部から容易に故障の検出を可能としているが、アナログ回路の検査用の入力電圧を発生可能な電圧発生回路、もしくはアナログ回路の出力電圧を測定可能な電圧測定回路を搭載しなければならず、回路規模や配線量を必要最低限に抑えることはできない。
【００１０】
そこで、本発明の目的は上記の問題点を解消し、大規模なアナログ集積回路の故障検出を容易に実行することができる半導体装置及びそれに用いる故障検出方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明による半導体装置は、回路内部に電圧測定用の配線が配設された半導体装置であって、前記回路内部に設けられた複数の電圧測定点と、前記複数の電圧測定点をそれぞれ前記電圧測定用の配線に接続する複数のスイッチ手段と、前記複数のスイッチ手段各々を外部からの制御コマンドに応じて排他的に順次オンする制御回路と、前記電圧測定用の配線上の電圧をディジタルデータに変換する変換手段とを備え、前記ディジタルデータを外部に順次出力している。
【００１２】
本発明による故障検出方法は、回路内部に電圧測定用の配線が配設された半導体装置の故障検出方法であって、前記回路内部に設けられた複数の電圧測定点と、前記複数の電圧測定点をそれぞれ対応するスイッチ手段にて前記電圧測定用の配線に接続し、前記スイッチ手段各々を外部からの制御コマンドに応じて排他的に順次オンすることで前記電圧測定用の配線上に生ずる電圧をディジタルデータに変換して外部に順次出力している。
【００１３】
すなわち、本発明の半導体装置は、集積回路内部に、多数の電圧測定点を設け、それら各電圧測定点を、集積回路内部に張り巡らされた電圧測定用の配線に各々スイッチを介して接続している。本発明の半導体装置では、これらのスイッチを、外部からの制御コマンドによって排他的に順次オンする制御回路を備え、電圧測定用配線上の電圧をＡ／Ｄ変換器でディジタルデータに変換して外部に順次出力している。
【００１４】
これによって、本発明の半導体装置では、必要最小限度の回路規模と配線量とで、集積回路内の多数の検査ポイントの電圧値を測定し、外部に報告することが可能となるので、大規模なアナログ集積回路の故障検出が容易に実行可能となる。
【００１５】
また、本発明の半導体装置では、上記の各スイッチが、それぞれシリーズに接続されたＤフリップフロップの出力によってオンオフ制御されており、制御回路から供給されるシフトクロックによって１カ所のスイッチのみがオンするように、各Ｄフリップフロップの出力信号がシフトされる。
【００１６】
さらに、本発明の半導体装置では、集積回路の外部にＣＰＵ等の制御手段を配設し、そのＣＰＵから制御回路に制御コマンドを送信することで、故障検出動作を開始させている。
【００１７】
さらにまた、本発明の半導体装置では、上記のＣＰＵが、集積回路から外部に順次出力されるディジタルデータを受信し、予め決められた許容できるデータの範囲に入っているかどうかを判定することで、その集積回路の故障を判定している。
【００１８】
ここで、本発明の半導体装置では、上記の複数の検査ポイントがフローティング状態かどうかを識別するために、電圧測定用配線をわざと抵抗で電源かグランドにつないだ状態で上記の故障検出を行っている。
【発明の効果】
【００１９】
本発明は、以下に述べるような構成及び動作とすることで、大規模なアナログ集積回路の故障検出を容易に実行することができるという効果が得られる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例による半導体装置（集積回路）の構成を示すブロック図である。図１において、集積回路１は大規模なアナログ集積回路等の内部回路１１と、内部回路１１に配設された複数の電圧検査ポイント（Ｔ1 〜ＴN ）１２−１〜１２−Ｎと、複数の電圧検査ポイント（Ｔ1 〜ＴN ）１２−１〜１２−Ｎに対応する組み合わせ回路１３−１〜１３−Ｎと、Ａ／Ｄ（アナログ／ディジタル）変換器１４と、コントローラ１５とから構成されている。
【００２１】
図２は図１の組み合わせ回路１３−１〜１３−Ｎの構成例を示すブロック図である。図２において、組み合わせ回路１３はアナログスイッチ１３１と、Ｄフリップフロップ１３２とから構成されている。尚、図示していないが、組み合わせ回路１３−１〜１３−Ｎはこの組み合わせ回路１３と同様の構成となっている。
【００２２】
図３は本発明の一実施例による集積回路１における故障検出の動作を示すタイムチャートである。これら図１〜図３を参照して集積回路１における故障検出の動作について説明する。尚、各電圧検査ポイント（Ｔ1 〜ＴN ）１２−１〜１２−Ｎの電圧をＶ1 〜ＶN とする。
【００２３】
これらの電圧検査ポイント（Ｔ1 〜ＴN ）１２−１〜１２−Ｎは、組み合わせ回路１３−１〜１３−Ｎのアナログスイッチ１３１を介して、共通の電圧測定用配線１０１に接続されている。アナログスイッチ１３１は対応するＤフリップフロップ１３２の出力Ｑ，ＱＢによってオンオフ制御されている。例えば、Ｑ出力が“１”の場合にはオンになり、“０”の場合にはオフになるように制御される。
【００２４】
このようなアナログスイッチ１３１とＤフリップフロップ１３２との組み合わせ回路１３−１〜１３−Ｎが各電圧検査ポイント（Ｔ1 〜ＴN ）１２−１〜１２−Ｎに対応して設けられており、各組み合わせ回路１３−１〜１３−ＮのＤフリップフロップ１３２はシリーズに接続されている（従属接続されている）。
【００２５】
各組み合わせ回路１３−１〜１３−ＮのＤフリップフロップ１３２は、コントローラ１５の出力するイネーブル（Ｅｎａｂｌｅ）信号１０２が“１”の場合に動作する。イネーブル信号１０２が“０”の場合には、最初の組み合わせ回路１３−１のＤフリップフロップ１３２を除いて全てリセットされ、対応するアナログスイッチ１３１はオフになる。
【００２６】
最初の組み合わせ回路１３−１のＤフリップフロップ１３２だけは、イネーブル信号１０２が“０”の時にはセットされ、対応するアナログスイッチ１３１はオンである。すなわち、通常の状態では、電圧検査ポイント（Ｔ1 ）１２−１だけが電圧測定用配線１０１に接続されている。性能の劣化を防ぐため、電圧検査ポイント（Ｔ1 ）１２−１は、例えば電源やグランドといった測定の影響を受けにくいポイントにすべきである。
【００２７】
上記の各組み合わせ回路１３−１〜１３−ＮのＤフリップフロップ１３２は、イネーブル信号１０２が“１”の時に、クロック（Ｃｌｏｃｋ）２信号１０３の立ち上がりエッジによって、手前のＤフリップフロップ１３２からの状態をシフトするように動作する。これによって、上記の各組み合わせ回路１３−１〜１３−Ｎでは、アナログスイッチ１３１が手前から順次排他的にオンになる。
【００２８】
このようにして、コントローラ１５の働きによって、各電圧検査ポイント（Ｔ1 〜ＴN ）１２−１〜１２−Ｎの電圧が順次、電圧測定用配線１０１に現れることとなる。Ａ／Ｄ変換器１４はこの電圧を４ビットのディジタル信号に変換し、その変換結果を外部からのクロックであるクロック１信号１０５に同期して、データ線１０４を介して外部［例えば、ＣＰＵ（中央処理装置）］に出力する。
【００２９】
上記の動作は、外部のＣＰＵ等からの検査コマンドによって、コントローラ１５を起動することで開始される。この検査コマンドは、データ戦１０４、クロック１信号１０５、ストローブ（ＳＴＲＯＢＥ）線１０６の３線シリアルバスによって、外部のＣＰＵ等からコントローラ１５に送信される。
【００３０】
データ線１０４は双方向であり、検査コマンドを受ける場合には、外部のＣＰＵ等からコントローラ１５に信号が通り、電圧検査ポイント（Ｔ1 〜ＴN ）１２−１〜１２−Ｎの電圧のディジタルデータが逆に、コントローラ１５からデータ線１０４を介して外部のＣＰＵ等の制御手段に送信される。
【００３１】
このように、本実施例では、外部から検査コマンドを集積回路１に送信することによって、集積回路１内部の多数の電圧検査ポイント（Ｔ1 〜ＴN ）１２−１〜１２−Ｎの電圧を収集することができる。
【００３２】
図４は本発明の一実施例による制御手段に予め記憶された電圧検査ポイント（Ｔ1 〜ＴN ）１２−１〜１２−Ｎの電圧の正常値に対応する最小値（Ｍｉｎ）と最大値（Ｍａｘ）とを示す図である。この図３を参照してＣＰＵ等の制御手段の動作について説明する。以下、ＣＰＵにおける動作について説明する。
【００３３】
ＣＰＵ内には、図４に示すように、予め各電圧検査ポイント（Ｔ1 〜ＴN ）１２−１〜１２−Ｎの電圧の正常値に対応する最小値（Ｍｉｎ）と最大値（Ｍａｘ）とが記憶されている。このようなデータは、例えば設計時に決定され、工場出荷時に不揮発メモリ（図示せず）等に書込まれる。
【００３４】
ＣＰＵは検査コマンドを集積回路１に送信した後、同じ３線シリアルバスを通じて、集積回路１から各電圧検査ポイント（Ｔ1 〜ＴN ）１２−１〜１２−Ｎの測定電圧のディジタル値を受信し、図示せぬメモリに蓄える。Ａ／Ｄ変換器１４のワード長が４ビットの場合には、データが図４に示すテーブル用に１６進コードで記載することができる。
【００３５】
図５は図１に示す集積回路１の故障検出動作を示すフローチャートである。これら図１〜図５を参照して本発明の一実施例において、上記のＣＰＵにて集積回路１の故障を検出する動作について説明する。
【００３６】
ＣＰＵは検査が開始されると、上述した処理によって各電圧検査ポイント（Ｔ1 〜ＴN ）１２−１〜１２−Ｎの測定電圧の値を順次読出す（図５ステップＳ１，Ｓ２）。
【００３７】
ＣＰＵは読出した各電圧検査ポイント（Ｔ1 〜ＴN ）１２−１〜１２−Ｎの測定電圧の値を、予め不揮発メモリに記憶されている最大値（Ｍａｘ）及び最小値（Ｍｉｎ）と比較し、この範囲（最小値≦データ≦最大値）を超えるものがあれば（図５ステップＳ３）、故障と判断する（図５ステップＳ７）。
【００３８】
また、ＣＰＵは読出した各電圧検査ポイント（Ｔ1 〜ＴN ）１２−１〜１２−Ｎの測定電圧の値を、予め不揮発メモリに記憶されている最大値（Ｍａｘ）及び最小値（Ｍｉｎ）と比較し、この範囲（最小値≦データ≦最大値）を超えるものがなければ（図５ステップＳ３〜Ｓ５）、正常と判断する（図５ステップＳ６）。
【００３９】
このように、本実施例では、必要最小限度の回路規模及び配線量で、集積回路１内の多数の電圧検査ポイント（Ｔ1 〜ＴN ）１２−１〜１２−Ｎの電圧値を測定し、外部に報告することができるので、大規模なアナログ集積回路の故障検出を容易に実行することができる。
【００４０】
図６は本発明の他の実施例による半導体装置（集積回路）の構成を示すブロック図である。図６において、本発明の他の実施例は集積回路２内に切換スイッチ２１と抵抗２２，２３とを設けた以外は図１に示す本発明の他の実施例による集積回路１と同様の構成となっており、同一構成要素には同一符号を付してある。本発明の他の実施例では、上記のような構成とすることで、より故障検出の幅をもたせている。
【００４１】
本発明の一実施例では、例えば電圧検査ポイント（Ｔｉ）１２−ｉがハイインピーダンスの入力端子であり、その端子が半田付け不良だったとする。このような場合には、電圧検査ポイント（Ｔｉ）１２−ｉがフローティング状態になるため、電源電圧が不定になり、たまたま正常範囲の電圧になってしまう可能性がある。
【００４２】
このような理由で故障検出に失敗する場合を防ぐ方法として、本実施例では、図６に示すように、切換スイッチ２４と抵抗２５，２６とを介して、わざと電源もしくはグランドラインにつないだ状態で測定を行うことが考えられる。
【００４３】
例えば、正しく半田付けがされていて、外部のバイアスがかかっていれば、少々の抵抗で電源やグランドに接続されても、電圧値はあまり変わらない。これに対して、半田不良で繋がっていない場合には、電源かグランドに張り付くので、故障を検出することが可能である。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施例による半導体装置（集積回路）の構成を示すブロック図である。
【図２】図１の組み合わせ回路の構成例を示すブロック図である。
【図３】本発明の一実施例による集積回路における故障検出の動作を示すタイムチャートである。
【図４】本発明の一実施例による制御手段に予め記憶された電圧検査ポイント（Ｔ1 〜ＴN ）の電圧の正常値に対応する最小値（Ｍｉｎ）と最大値（Ｍａｘ）とを示す図である。
【図５】図１に示す集積回路の故障検出動作を示すフローチャートである。
【図６】本発明の他の実施例による半導体装置（集積回路）の構成を示すブロック図である。
【符号の説明】
【００４５】
１，２  集積回路
１１  内部回路
１２−１〜１２−Ｎ  電圧検査ポイント（Ｔ1 〜ＴN ）
１３−１〜１３−Ｎ  組み合わせ回路
１４  Ａ／Ｄ変換器
１５  コントローラ
１３１  アナログスイッチ
１３２  Ｄフリップフロップ
【図１】
2005233698.tif 000003
【図２】
2005233698.tif 000004
【図３】
2005233698.tif 000005
【図４】
2005233698.tif 000006
【図５】
2005233698.tif 000007
【図６】
2005233698.tif 000008