(57)【要約】【課題】  １光電変換セル内のトランジスタ数及び配線数を削減して、セルサイズを微小化し、かつ全ての光電変換部の電荷を検出する時間を短縮する。【解決手段】  隣り合う１対の行のフォトダイオード（ＰＤ）部１，２，５，６に各々付設された転送ゲート１５，１６，１９，２０に対して、スイッチング用の信号を供給する読み出しパルス線３４が共通に設けられ、それにより各転送ゲートをスイッチングして、隣り合う１対の行のＰＤ部の電荷を、互いに異なるフローティングディフュージョン（ＦＤ）部９，１０，１２，１３に転送し、各ＦＤ部に対応して設けられた画素アンプ２５，２６，２７，２８により、発生した電荷を検出する。１対の行の画素信号が出力信号線３８，３９，４０，４１上に同時に得られる。【選択図】  図１
2005020716.tif 000002
【特許請求の範囲】
【請求項１】
２次元状に配列された複数の光電変換部と、前記光電変換部の電荷が転送されるフローティングディフュージョン（ＦＤ）部と、前記光電変換部の電荷を前記ＦＤ部に転送するための転送ゲートと、前記ＦＤ部の電位を検出する画素アンプと、前記画素アンプの検出信号が出力される出力信号線とを備えた固体撮像装置において、
隣り合う１対の行の前記光電変換部に各々付設された前記転送ゲートに対して、前記転送ゲートをスイッチングする信号を供給する読み出し配線が共通に設けられ、共通の前記読み出し配線を通じて前記各転送ゲートをスイッチングして、隣り合う１対の行の前記光電変換部の電荷を、互いに異なる各々の前記ＦＤ部に転送し、各々の前記ＦＤ部に対応して設けられた前記画素アンプにより、発生した前記電荷を検出することを特徴とする固体撮像装置。
【請求項２】
請求項１記載の固体撮像装置において、
前記隣り合う１対の行の一方における前記光電変換部と、前記１対を成さない行であって前記一方の行と隣り合う行における前記光電変換部とに対して、前記ＦＤ部及び前記画素アンプが共通に設けられたことを特徴とする固体撮像装置。
【請求項３】
請求項１記載の固体撮像装置において、
同一行に配置されかつ隣り合う前記光電変換部に対して、共通のドレイン部を用いた画素アンプが各々設けられ、各画素アンプから異なる前記出力信号線へ電荷を検出することを特徴とする固体撮像装置。
【請求項４】
請求項１記載の固体撮像装置において、
前記ＦＤ部の電位をリセットするためのリセット手段を更に備えたことを特徴とする固体撮像装置。
【請求項５】
請求項１記載の固体撮像装置において、
前記ＦＤ部及び前記画素アンプが設けられた領域と、前記読み出し配線が設けられた領域とが交互に配置されたことを特徴とする固体撮像装置。
【請求項６】
請求項１記載の固体撮像装置において、
前記画素アンプの電源配線が前記ＦＤ部の遮光膜を兼ねることを特徴とする固体撮像装置。
【請求項７】
請求項１記載の固体撮像装置において、
前記出力信号線上の信号を処理する信号処理回路を更に備えたことを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射光を光電変換するための複数の光電変換部が配置された固体撮像装置に関するものである。
【背景技術】
【０００２】
ＦＤＡ（Floating Diffusion Amplifier）方式のＭＯＳ型イメージセンサが知られている。このＭＯＳ型イメージセンサでは、４つのトランジスタゲート及び５本の配線を有する光電変換セルが一般的に使用される（特許文献１参照）。
【０００３】
また、ＭＯＳ型イメージセンサの消費電力の削減や開口率の向上を目的として、光電変換セル自体の構成を工夫したものもあった（特許文献２，３参照）。
【特許文献１】特開平１１−２７４４５５号公報
【特許文献２】特開２００２−３３５４５５号公報
【特許文献３】特開２００２−３５４３４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記４つのトランジスタゲート及び５本の配線を有する光電変換セルにおいて、例えば光電変換セルの面積が４．１μｍ×４．１μｍである場合、０．３５μｍルールで設計を行うと、フォトダイオードからなる光電変換部の開口率は５％程度しかない。
【０００５】
本発明の目的は、隣接行の光電変換セルに着目して、各光電変換セル内における光電変換部の開口率を向上することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明によれば、２次元状に配列された複数の光電変換部と、前記光電変換部の電荷が転送されるフローティングディフュージョン（ＦＤ）部と、前記光電変換部の電荷を前記ＦＤ部に転送するための転送ゲートと、前記ＦＤ部の電位を検出する画素アンプと、前記画素アンプの検出信号が出力される出力信号線とを備えた固体撮像装置において、隣り合う１対の行の前記光電変換部に各々付設された前記転送ゲートに対して、前記転送ゲートをスイッチングする信号を供給する読み出し配線が共通に設けられ、共通の前記読み出し配線を通じて前記各転送ゲートをスイッチングして、隣り合う１対の行の前記光電変換部の電荷を、互いに異なる各々の前記ＦＤ部に転送し、各々の前記ＦＤ部に対応して設けられた前記画素アンプにより、発生した前記電荷を検出する。
【発明の効果】
【０００７】
本発明によれば、１光電変換セルあたりのトランジスタ数及び配線数を削減することができ、光電変換部の開口率が向上する。また、２行単位で読み出すため、全ての光電変換セルからの電荷を短時間に読み出すことができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態に係る固体撮像装置について、図面を参照して詳細に説明する。
【０００９】
図１は、本発明に係る固体撮像装置の構成例を示している。図１において、１〜８は光電変換を行うフォトダイオード（ＰＤ）部である。各ＰＤ部１〜８に隣接して、光電変換後の電荷を蓄積するフローティングディフュージョン（ＦＤ）部９〜１４が配置されている。各ＰＤ部１〜８から各ＦＤ部９〜１４への電荷転送は、転送ゲート１５〜２２を介して行われる。ＦＤ部９〜１４には、その電荷を排出するためのリセットゲート２３，２４が接続されている。またＦＤ部９〜１４は、その電荷検出を行うための画素アンプ２５〜２８のゲートに接続されている。負荷トランジスタ２９〜３２は、画素アンプ２５〜２８とともにソースフォロアアンプを形成する。
【００１０】
図１において、３３はセル電源線（ＶＤＤＣＥＬＬ）、３４及び３５は転送ゲート１５〜２２にパルス電圧を印加するための読み出しパルス線（ＲＥＡＤ）、３６及び３７はＦＤ部９〜１４の電荷を排出するためのリセットパルス線（ＲＥＳＥＴ）、３８〜４１はＦＤ部９〜１４の検出電圧を伝える出力信号線（ＶＯＵＴ）、４２は負荷トランジスタ２９〜３２のゲートに信号を印加する負荷ゲート線、４３は負荷トランジスタ２９〜３２のソース電源線である。
【００１１】
図２は、図１の固体撮像装置における１水平ブランキング期間内の駆動タイミングを示している。信号電荷の検出は、ある水平ブランキング期間に１行目及び２行目に配置されている光電変換セルについて行い、次の水平ブランキング期間に３行目及び４行目というように、２行毎に検出を行う。この際、２行同時に信号電荷の検出を行う。
【００１２】
まず、１行目及び２行目のＰＤ部１，５，２，６の電荷を転送する。そのため、負荷トランジスタ２９，３０，３１，３２を定電流源にするように負荷ゲート線４２及びソース電源線４３に各々所定の電圧を印加する。次に、セル電源線３３をＨＩＧＨにした後、リセットパルス線３６，３７をＨＩＧＨにしてリセットゲート２３，２４をオンにし、ＦＤ部９，１０，１２，１３の電荷を排出する。このとき画素アンプ２５，２６，２７，２８でリセット時の信号レベルを検出し、出力信号線３８，３９，４０，４１を通してノイズキャンセル回路（図示せず）において黒レベルの信号クランプを行う。
【００１３】
次に、リセットパルス線３６，３７をＬＯＷにしてリセットゲート２３，２４をオフさせた後、読み出しパルス線３４にＨＩＧＨ電圧を印加して、転送ゲート１５，１６，１９，２０をオンにする。それにより、ＰＤ部１，２，５，６に蓄積された電荷を、各々対応するＦＤ部９，１０，１２，１３に転送する。各ＦＤ部９，１０，１２，１３に転送した電荷について、各々画素アンプ２５，２６，２７，２８により信号蓄積レベルを検出し、各々出力信号線３８，３９，４０，４１を通してノイズキャンセル回路にて信号サンプリングを行う。この動作により、画素アンプ２５，２６，２７，２８の持つ閾値ばらつき及びノイズ成分を除去した出力信号を検出することができる。
【００１４】
次に、セル電源線３３をＬＯＷにするとともに、リセットパルス線３６，３７をＨＩＧＨにしてリセットゲート２３，２４をオンさせると、ＦＤ部９，１０，１２，１３はセル電源線３３のＬＯＷレベルになり、画素アンプ２５，２６，２７，２８は動作しなくなる。以後、不図示の垂直ライン走査回路で読み出しパルス線３４が選択されるまで当該画素アンプ２５，２６，２７，２８は動作しないため、非選択状態となる。そして、次の水平ブランキング期間には、同様の駆動タイミングで、３行目、４行目にあるＰＤ部３，４，７，８の電荷を、出力信号線３８，３９，４０，４１から検出する。
【００１５】
以上のとおり、図１の構成によれば、隣り合う１対の行のＰＤ部（例えば１，２，５，６）に各々付設された転送ゲート１５，１６，１９，２０に対して、スイッチング用の信号を供給する読み出しパルス線３４が共通に設けられ、それにより各転送ゲートをスイッチングして、隣り合う１対の行のＰＤ部の電荷を、互いに異なるＦＤ部９，１０，１２，１３に転送し、各ＦＤ部に対応して設けられた画素アンプ２５，２６，２７，２８により、発生した電荷を検出するので、１光電変換セルあたりの読み出し配線数が削減され、セルサイズの微細化に寄与できる。また、１対の行の画素信号が出力信号線３８，３９，４０，４１上に同時に得られるので、当該固体撮像装置上の全光電変換セルからの電荷を高速に読み出すことができる。
【００１６】
また、前記隣り合う１対の行のうちの一方の行におけるＰＤ部２，６と、前記１対を成さない行であって前記一方の行と隣り合う行におけるＰＤ部３，７とに対して、ＦＤ部１０，１３及び画素アンプ２６，２８が共通に設けられたことにより、１光電変換セルあたりのＦＤ部の数及び画素アンプの数を削減できる。
【００１７】
また、同一行に配置されかつ隣り合うＰＤ部（例えば１，５）に対して、共通のドレイン部を用いた画素アンプ２５，２７が各々設けられ、各画素アンプから異なる出力信号線３８，４１へ電荷を検出することとしたことにより、１光電変換セルあたりのドレイン部の数を削減することができる。
【００１８】
具体的には、図１の回路構成を採用することにより、１光電変換セルあたりのトランジスタ数及び配線数は、それぞれ１．７５個及び２．７５本となる。例えば、１光電変換セルの面積が４．１μｍ×４．１μｍの場合、０．３５μｍルールで設計を行うと、各ＰＤ部１〜８の開口率は３０％にもなる。
【００１９】
また、ＦＤ部（例えば９，１２）の電位をリセットするためのリセットゲート２３を更に設けたので、ＰＤ部１，５からの信号を出力信号線３８，４１で検出した後に、画素アンプ２５，２７からの信号転送を停止することができる。なお、このリセットゲート２３は、１行目のＰＤ部１，５の電荷を転送するＦＤ部９，１２を同時にリセットすることが可能である。また、他のリセットゲート２４は、２行目、３行目のＰＤ部２，３，６，７の電荷を転送するＦＤ部１０，１３を同時にリセットすることが可能である。
【００２０】
また、ＦＤ部９〜１４及び画素アンプ２５〜２８が設けられた領域と、読み出しパルス線３４，３５が設けられた領域とが交互に配置されたので、各ＰＤ部１〜８を等ピッチに配置することが容易となり、均質な画像が得られやすくなる。
【００２１】
図３は、図１の固体撮像装置の部分断面図である。図３に示すように、シリコン基板５４上にＰＤ部１などが形成され、ゲート酸化膜５６上にゲート電極（ポリシリコン膜）５１が形成されている。そして、層間膜５５を介して第１層金属配線５２及び第２層金属配線５３を配置している。ここに、セル電源線３３として機能する第２層金属配線５３は、ＦＤ部９〜１４の遮光膜を兼ねている。このようにして、出力信号線３８〜４１と異なる平面上にセル電源線３３を形成すれば、更なる開口率の向上を図ることができる。上記と同様の条件で設計すると、各ＰＤ部１〜８の開口率は３２％にもなり、感度向上につながる。
【００２２】
図４は、図１の固体撮像装置をセンサモジュール６２として用いたカメラモジュール６１のブロック図である。図４のカメラモジュール６１は、図１の構成を有するセンサモジュール６２と、当該センサモジュール６２を駆動させる信号を伝達する駆動回路６３と、当該センサモジュール６２から図１に示した出力信号線３８〜４１を介して読み出された信号の処理を行うデジタル信号プロセッサ（ＤＳＰ）６８とから構成される。センサモジュール６２から読み出された信号は、ＤＳＰ６８の前処理部６４に一時蓄積される。センサモジュール６２では２行毎にＰＤ部１〜８の蓄積電荷を読み出すため、２行の画素数と同数のメモリ要素が前処理部６４に設けられている。前処理部６４の出力は、従来と同様の画像処理回路６５でカラー画像に変換され、表示処理回路６６でディスプレイに表示するための信号に置き換えられる。また、メディア制御回路６７でセンサモジュール６２の画像を記録メディアに保存できる。
【産業上の利用可能性】
【００２３】
以上説明してきたとおり、本発明に係る固体撮像装置は、１光電変換セルあたりのトランジスタ数及び配線数を削減することができ、光電変換セルの微細化に寄与できる。
【図面の簡単な説明】
【００２４】
【図１】本発明に係る固体撮像装置の構成例を示す回路図である。
【図２】図１の固体撮像装置の駆動タイミングを示す波形図である。
【図３】図１の固体撮像装置の部分断面図である。
【図４】図１の固体撮像装置を用いたカメラモジュールのブロック図である。
【符号の説明】
【００２５】
１〜８  フォトダイオード（ＰＤ）部
９〜１４  フローティングディフュージョン（ＦＤ）部
１５〜２２  転送ゲート
２３，２４  リセットゲート
２５〜２８  画素アンプ
２９〜３２  負荷トランジスタ
３３  セル電源線（ＶＤＤＣＥＬＬ）
３４，３５  読み出しパルス線（ＲＥＡＤ）
３６，３７  リセットパルス線（ＲＥＳＥＴ）
３８〜４１  出力信号線（ＶＯＵＴ）
４２  負荷ゲート線
４３  ソース電源線
５１  ゲート電極
５２  第１層金属配線
５３  第２層金属配線（遮光膜兼用）
５４  シリコン基板
５５  層間膜
５６  ゲート酸化膜
６１  カメラモジュール
６２  センサモジュール
６３  駆動回路
６４  前処理部
６５  画像処理回路
６６  表示処理回路
６７  メディア制御回路
６８  デジタル信号プロセッサ（ＤＳＰ）
【図１】
2005020716.tif 000003
【図２】
2005020716.tif 000004
【図３】
2005020716.tif 000005
【図４】
2005020716.tif 000006