(57)【要約】  【課題】  微細で高特性な半導体装置を製造することである。  【解決手段】  半導体膜１２上に第１絶縁膜１３を形成し、第１絶縁膜１３上にゲート電極１４を形成し、ゲート電極１４の少なくとも側面に第２絶縁膜１５を形成し、第２絶縁膜１５をマスクとして、半導体膜１２に低濃度不純物１６を注入し、第２絶縁膜１５の少なくとも側面にレジスト膜１７を形成し、レジスト膜１７をマスクとして、半導体膜１２に高濃度不純物１８を注入した後、半導体膜１２に注入した不純物を拡散させる。  【選択図】  図１
2005150288.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
半導体膜上に第１絶縁膜を形成する工程と、
前記第１絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の少なくとも側面に所定の幅を有する第２絶縁膜を形成する工程と、
前記ゲート電極及び前記第２絶縁膜をマスクとして、前記半導体膜に低濃度不純物を注入する工程と、
前記第２絶縁膜の少なくとも側面にレジスト膜を形成する工程と、
前記ゲート電極、前記第２絶縁膜、及び前記レジスト膜をマスクとして、前記半導体膜に高濃度不純物を注入する工程と、
前記半導体膜に注入した不純物を拡散させる工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２絶縁膜の幅を０．４μｍ以下に設定したことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の半導体装置の製造方法を用いて製造されたことを特徴とする薄膜トランジスタ。
【請求項４】
画素電極及びスイッチング素子を有する画素基板と、対向電極を有する対向基板との間に液晶を封入してなる液晶パネルであって、
前記スイッチング素子として、請求項３に記載の薄膜トランジスタを備えたことを特徴とする液晶表示装置。
【請求項５】
請求項４に記載の液晶パネルを備えたことを特徴とする投射型液晶プロジェクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（ＴＦＴ）などの半導体装置の製造方法、該製造方法を用いて製造された薄膜トランジスタ、該薄膜トランジスタを備えた液晶表示装置、及び該液晶表示装置を備えた投射型液晶プロジェクタに関する。
【背景技術】
【０００２】
液晶パネルにおいては、従来から、ガラス基板上にマトリックス上に画素電極を形成するとともに、各画素電極に対応して配置された多結晶シリコン（Ｓｉ）を用いた薄膜トランジスタによるＴＦＴ駆動方式が広く使用されている。また、多結晶シリコンＴＦＴは非晶質シリコンＴＦＴに比べ移動度が２桁程度高いという利点を有しており、これにより、画素駆動用ＴＦＴだけでなく、パネル駆動に必要な回路を周辺部に同時に形成することが可能であるという特徴を有している。
【０００３】
パネル周辺部に形成する回路としては、消費電力を低減するために、ＣＭＯＳ回路が搭載されている。画素駆動用ＴＦＴでは信号をより短時間に書き込むため、オン電流が高く、かつ１フレーム期間画素信号を保持するためオフ電流が低い優れた保持特性を有することが望ましい。また、周辺回路部に搭載するＣＭＯＳ回路用ＴＦＴにおいても、より高速で信号を転送し、かつ出力の低下を防ぐためには、オン電流が高く、オフ電流が低いことが望ましい。
【０００４】
近年、投射型液晶プロジェクタに採用される液晶パネルにおいては、小型化、高精細化、高輝度化の要求が高まってきている。この要求に対し、微細な素子を形成することは、狭画素ピッチ化、高開口率化を達成することになり、非常に有効な手段といえる。
【０００５】
多結晶シリコンＴＦＴにおいては、電界が集中するドレイン端で結晶粒界を介した再結合電流が発生するため、オフ電流が増大するという固有の不具合がある。このオフ電流を低下させるため、ＬＤＤ構造を採用したＴＦＴが知られている。この構造は、活性層のゲート電極側端面に対応する位置の近傍の不純物濃度を薄くし、電界集中を緩和する技術である。プロジェクタ用途の小型、高精彩、高輝度な液晶パネルに搭載される多結晶シリコンＴＦＴにもこの構造が採用されており、この場合のＬＤＤ長の寸法はできうる限り微細に加工することが望ましい。
【０００６】
ここで、従来のＬＤＤ構造を採用したＴＦＴの製造工程について図８（ａ）〜（ｄ）を参照して説明する。
【０００７】
まず、図８（ａ）に示すように、不純物拡散を抑制する層間絶縁膜を含む絶縁性の基板１上に、パターニングされたＳｉの活性層２、酸化ケイ素膜を主成分とするゲート絶縁膜３、ゲート電極４を形成し、ゲート電極４をマスクとして低濃度イオン注入工程を実施する。この工程では、単位面積当たりの不純物濃度が１×１０１２〜１×１０１４ａｔｏｍｓ／ｃｍ２のイオン種６をイオン注入装置を用いて注入し、低濃度のＮ型導電性領域を形成する。
【０００８】
次に、図８（ｂ）に示すように、フォトレジスト７を形成し、このレジスト７をマスクとして、１×１０１４〜１×１０１６ａｔｏｍｓ／ｃｍ２の範囲で設定される高濃度不純物領域を、イオン種８をイオン注入装置を用いて注入することにより形成する。これにより、ＬＤＤ領域とソース・ドレイン領域が形成される。このとき、活性層２において、ゲート電極４の側端面に対応する位置からフォトレジスト７の側端面に対応する位置の距離を、マスクＬＤＤ長と定義する。
【０００９】
次に、図８（ｃ）に示すように、酸化ケイ素膜を主成分とする層間絶縁膜９を成膜し、アーク炉などを用いて熱処理し、活性層２の不純物を拡散させる。これにより、ＬＤＤ領域から直接ゲート電極４の下側へΔＬだけ拡散する。不純物拡散後の実行ＬＤＤ長は、（実効ＬＤＤ長）＝（マスクＬＤＤ長）−Δｌで求めることができる。
【００１０】
その後、図８（ｄ）に示すように、コンタクトホールを開口し、電極材料としてのメタルを成膜し、フォトリソグラフィ技術を用いてパターニングを行うことにより、ソース・ドレイン電極１０を形成する。これ以降の工程としては、詳細説明は省略するが、層間絶縁膜の形成、水素化処理、コンタクトの開口、コモン電極の形成、コンタクトの開口、画素電極の取出しなどがある。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述した従来の製造方法によると、低濃度イオン注入工程において、ゲート電極をマスクとしてイオン注入を実施しているため、活性層において、ソース・ドレイン側からゲート電極の側端面に対応する位置まで、イオンが注入されており、これを熱拡散させると、活性層のゲート電極下部の該電極側端面近傍における不純物濃度が高く（濃く）、そのプロファイル（濃度分布勾配）が急峻となり、このため、オフ電流値が高くなり、高性能を実現できないという問題があった。
【００１２】
本発明は、上記の課題を解決するためになされたものであり、微細化を阻害することなく、オフ電流を十分に低くすることができる薄膜トランジスタ等の半導体装置の製造方法を提供し、優れた保持特性を有する小型で高性能な半導体装置、及び高品質な液晶パネルや投射型液晶プロジェクタを提供することを目的とする。
【課題を解決するための手段】
【００１３】
上述した課題を解決するため、本発明の第１の観点によると、半導体装置の製造方法であって、半導体膜上に第１絶縁膜を形成する工程と、前記第１絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の少なくとも側面に所定の幅を有する第２絶縁膜を形成する工程と、前記ゲート電極及び前記第２絶縁膜をマスクとして、前記半導体膜に低濃度不純物を注入する工程と、前記第２絶縁膜の少なくとも側面にレジスト膜を形成する工程と、前記ゲート電極、前記第２絶縁膜、及び前記レジスト膜をマスクとして、前記半導体膜に高濃度不純物を注入する工程と、前記半導体膜に注入した不純物を拡散させる工程とを含む半導体装置の製造方法が提供される。
【００１４】
本発明の第１の観点に係る半導体装置の製造方法では、ゲート電極の少なくとも側面に所定の幅を有する第２絶縁膜を形成して、ゲート電極及び第２絶縁膜をマスクとして、半導体膜に低濃度不純物を注入するようにしたので、半導体膜のゲート電極の側面近傍に対応する部分に、低濃度不純物が注入されていないオフセット領域が形成される。従って、不純物を拡散させる工程で該不純物を拡散させたときに、半導体膜において低濃度不純物がゲート電極の側面に対応する位置よりもオフセットされた位置から拡散されるため、半導体膜の該ゲート電極の側面に対応する位置における不純物濃度を従来よりも低くすることができるとともに、半導体膜のゲート電極の側面及びその近傍に対応する部分における不純物のプロファイル（濃度分布勾配）が緩やかになり、このためオフ電流を低くすることができ、保持特性に優れた小型で高性能な半導体装置を製造することができるようになる。
【００１５】
本発明の第１の観点に係る半導体装置の製造方法において、前記第２絶縁膜の幅は、０．４μｍ以下に設定することができる。
【００１６】
本発明の第２の観点によると、本発明の第１の観点に係る半導体装置の製造方法を用いて製造された薄膜トランジスタが提供される。
【００１７】
本発明の第３の観点によると、画素電極及びスイッチング素子を有する画素基板と、対向電極を有する対向基板との間に液晶を封入してなる液晶パネルであって、前記スイッチング素子として、本発明の第２の観点に係る薄膜トランジスタを備えた液晶パネルが提供される。
【００１８】
本発明の第４の観点によると、本発明の第３の観点に係る液晶パネルを備えた投射型液晶プロジェクタが提供される。
【発明の効果】
【００１９】
本発明によると、不純物拡散を抑えてゲート電極側面近傍の不純物濃度を低減することができるので、微細化を阻害することなくオフ電流の小さい半導体装置を製造することができるという効果がある。
【００２０】
また、優れた保持特性を有する小型で高性能な薄膜トランジスタを含む半導体装置、及び高品質な液晶パネルや投射型液晶プロジェクタを提供することができるという効果がある。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態を、図面を参照して説明することにする。
【００２２】
［第１実施形態］
図１（ａ）〜（ｇ）は、本願発明の第１実施形態に係るオフセット型のＬＤＤ構造を有するＮチャネル型ＴＦＴの製造工程を示す図である。
【００２３】
まず、図１（ａ）に示すように、不純物拡散を抑制する層間絶縁膜を含む絶縁性の基板１１上に、パターニングされたＳｉの活性層１２、酸化ケイ素膜を主成分とするゲート絶縁膜１３、ゲート電極１４を一般的な製造工程を用いて形成する。
【００２４】
ここで、Ｓｉの活性層１２の膜厚は十分な書き込み電流を確保することと、光感度を下げる観点から、０．１μｍ以内であることが望ましい。また、ゲート絶縁膜１３の形成方法は、絶縁性基板１１として、耐熱性の高い石英基板を用いている場合には、１０００℃程度の熱酸化法により成膜することが望ましい。絶縁性基板１１として、ホウ珪酸ガラス等の低融点基板を用いている場合には、ゲート絶縁膜１３をプラズマＣＶＤ法、ＬＰ−ＣＶＤ法、スパッタ法等を用いて成膜すると良い。ゲート絶縁膜１３の成膜後に、Ｖｔｈ調整のための不純物イオン注入を行い、次いで、ゲート電極１４となる膜をＣＶＤ法またはスパッタ法で成膜し、フォトリソグラフィー技術を用いてパターニングする。
【００２５】
ゲート電極１４の形成には、Ｐを添加し、Ｎ型導電型を有するポリＳｉや、Ｍｏ、Ｔａ、Ｃｒ等の比較的融点の高い金属を用いる。また、これら融点の高い金属とＳｉの化合物であるＭｏＳｉｘ、ＴａＳｉｘ、ＣｒＳｉｘ等のポリサイドを用いても良い。また、絶縁性基板１１が低融点ガラス基板であれば、バリアメタルで保護されたＡｌ、Ｃｕ等の金属を用いても良い。
【００２６】
次に、図１（ｂ）に示すように、絶縁膜１５をＬＰ−ＣＶＤ法、Ｐｌａｓｍａ−ＣＶＤ法等の成膜方法を用いて成膜する。絶縁膜１５の膜厚は１μｍ未満、望ましくは０．１〜０．４μｍの範囲内で成膜する。絶縁膜１５の膜厚がそのままオフセット長Ｌｏｆｆになる。絶縁膜１５としては、酸化珪素膜、窒化珪素膜、または酸化珪素を主成分に不純物としてＢやＰを添加したＢＳＧ膜、ＰＳＧ膜、ＢＰＳＧ膜を用いる。
【００２７】
ゲート電極１４の形成材料として、Ａｌを用いた場合には、これを陽極酸化した陽極酸化膜を用いても良い。また、絶縁性基板１１が耐熱性のある石英基板で、かつゲート電極１４にポリＳｉを用いている場合には、これを８００〜１，０００℃の酸素雰囲気中で熱酸化した熱酸化膜を、絶縁膜１５として用いても良い。
【００２８】
次に、図１（ｃ）に示すように、ＬＤＤ領域を形成するため、低濃度イオン注入工程を実施する。この工程では、単位面積当たりの不純物濃度が１×１０１２〜１×１０１４ａｔｏｍｓ／ｃｍ２のイオン種１６をイオン注入装置を用いて注入し、低濃度のＮ型導電性領域を作成する。イオン種１６にはＰ＋、Ａｓ＋等を用いる。このとき、セルフアラインで絶縁膜１５の膜厚がそのままゲート端からのオフセット長Ｌｏｆｆとなる。
【００２９】
次に、図１（ｄ）に示すように、フォトレジスト１７を形成し、このレジスト１７をマスクとして、１×１０１４〜１×１０１６ａｔｏｍｓ／ｃｍ２の範囲で設計される高濃度不純物領域を同じくＰ＋、Ａｓ＋等のイオン種１８をイオン注入装置を用いて注入することにより形成する。これにより、ＬＤＤ領域とソース・ドレイン領域が形成される。このとき、ゲート電極１４の側面からフォトレジスト１７の対応する側面までの距離を、マスクＬＤＤ長と定義する。
【００３０】
次に、図１（ｅ）に示すように、酸化ケイ素膜を主成分とする層間絶縁膜１９を成膜する。この絶縁膜１９としては、ＢやＰを添加したＢＳＧ膜、ＰＳＧ膜、ＢＰＳＧ膜、あるいは不純物を添加しないＮＳＧ膜などを用いる。
【００３１】
次に、図１（ｆ）に示すように、活性化処理を実施する。この活性化処理では、熱処理することにより、活性層１２の不純物を拡散させる。本実施形態では、この熱処理にＦｕｒｎａｃｅ型のバッチ炉を用い、Ｎ２雰囲気で１０００℃程度の処理を数分〜数十分行った。Ｆｕｒｎａｃｅ型のバッチ炉の熱処理以外に、ＲＴＡ(Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ)による熱処理、ＥＬＡ(Ｅｘｉｍａ  Ｌａｓｅｒ  Ａｎｎｅａｌ)による熱処理のいずれか、またはこれらを組み合わせて熱処理を行っても良い。熱処理後にソース・ドレイン領域からＬＤＤ領域へ拡散長Δｌだけ、ＬＤＤ領域端からオフセット領域を経てゲート電極１４の下側へ拡散長ΔＬだけ各々不純物が拡散する。不純物はオフセット領域（Ｌｏｆｆ）を通過してゲート電極１４の下まで拡散し、不純物拡散後の実効ＬＤＤ長は下記の式（１）の通りとなる。
【００３２】
（実効ＬＤＤ長）＝（マスクＬＤＤ長）−Δｌ  …（１）
【００３３】
その後、図１（ｇ）に示すように、コンタクトホールを開口し、ソース・ドレイン電極２０となるメタルを成膜し、フォトリソグラフィ技術を用いてパターニングを行うことにより、ソースドレイン電極２０を形成する。これ以降の工程としては、詳細な説明は省略するが、層間絶縁膜の形成、水素化処理、コンタクトの開口、コモン電極の形成、コンタクトの開口、画素電極の取出しなどがある。
【００３４】
ここで、図８に示した従来の製造方法と比較すると、図８（ｂ）と図１（ｄ）において、それぞれのマスクＬＤＤ長は、フォトレジスト７，１７のできあがり線幅で決定され、ここでは同じ長さとなっている。図８（ｃ）と図１（ｆ）において、同じ条件で活性化処理を行うと、ほぼ同じ長さ（ΔＬ）だけ不純物が拡散する。
【００３５】
しかし、本実施形態の図１（ｆ）では、ゲート電極１４の側面近傍には、オフセット領域（Ｌｏｆｆ）が存在するため、活性層１２のゲート電極１４の側面に対応する位置（Ｘ１、以下便宜上ドレイン端ということがある）においては、従来の図１（ｃ）における同じ位置（Ｘ２、以下便宜上ドレイン端ということがある）で比較すると、不純物濃度は低く（薄く）なっているとともに、ゲート電極１４側への入り込みも小さくなっていることがわかる。なお、従来技術における拡散後の実効ＬＤＤ長は、上記の式（１）と同じ（マスクＬＤＤ長−Δｌ）であることに注意されたい。
【００３６】
図１（ｆ）におけるドレイン端Ｘ１での不純物濃度はオフセット長Ｌｏｆｆの長さを伸ばすほど薄くなり、所望の濃度まで低下させるにはＬｏｆｆ、即ち絶縁膜１５の膜厚（幅）を調整すれば良い。また、Ｌｏｆｆはセルフアラインで調整するため、ドレイン端Ｘ１での不純物濃度はフォトレジストマスク１７による調整方法に比較し、精度良く調整することができる。
【００３７】
［第２実施形態］
次に、本発明の第２実施形態について図２を参照して説明する。この第２実施形態は、上述した第１実施形態と異なる方法でオフセット領域（Ｌｏｆｆ）を形成する場合の例である。上述した第１実施形態と同様の構成部分については、同一の番号を付して、その説明の一部を省略することにする。
【００３８】
まず、上述した第１実施形態の図１（ａ）と同様に、不純物拡散を抑制する層間絶縁膜を含む絶縁性の基板１１上に、パターニングされたＳｉの活性層１２、酸化ケイ素膜を主成分とするゲート絶縁膜１３、ゲート電極１４を一般的な製造工程を用いて形成する。
【００３９】
次に、図２（ａ）に示すように、窒化珪素膜としての絶縁膜２１をＬＰ−ＣＶＤ法を用いて成膜する。絶縁膜２１の膜厚は１μｍ未満、望ましくは０．１〜０．４μｍの範囲内で成膜する。絶縁膜２１の膜厚がそのままオフセット長Ｌｏｆｆになる。
【００４０】
次に、図２（ｂ）に示すように、異方性ドライエッチングにより絶縁膜２１のゲート電極１４の側面に対応する部分以外を除去し、ゲート電極１４の側壁にサイドウォールスペーサ２２を形成する。この膜厚がオフセット長Ｌｏｆｆに相当する。サイドウォールスペーサ２２の膜厚は、図２（ａ）で成膜した絶縁膜（窒化珪素膜）２１の膜厚にほぼ等しい。
【００４１】
次に、図２（ｃ）に示すように、ＬＤＤ領域を形成するため、低濃度イオン注入工程を実施する。この工程では、単位面積当たりの不純物濃度が１×１０１２〜１×１０１４ａｔｏｍｓ／ｃｍ２のイオン種１６をイオン注入装置を用いて注入し、低濃度のＮ型導電性領域を作成する。イオン種１６にはＰ＋、Ａｓ＋等を用いる。以後、上述した第１実施形態の図１（ｅ）〜（ｇ）と同様の工程を実施する。
【００４２】
［第３実施形態］
次に、本発明の第３実施形態について図３を参照して説明する。この第３実施形態は、上述した第１実施形態と異なる方法でオフセット領域（Ｌｏｆｆ）をセルフアライン加工する場合の例であり、積層構造のゲート電極を用いる場合である。上述した第１実施形態と同様の構成部分については、同一の番号を付して、その説明の一部を省略することにする。
【００４３】
まず、上述した第１実施形態の図１（ａ）と同様に、不純物拡散を抑制する層間絶縁膜を含む絶縁性の基板１１上に、パターニングされたＳｉの活性層１２、酸化ケイ素膜を主成分とするゲート絶縁膜１３を一般的な製造工程を用いて形成する。次いで、図３（ａ）に示すように、側壁酸化を行うことを前提とした第１のゲート材３１と第２のゲート材３２を順次成膜し、フォトレジスト３３を形成する。ここで第１のゲート材３１にはＰを添加したＮ型導電性を有するポリＳｉ、またはＭｏ、Ｃｒ、Ｔａ等のメタルを用い、第２のゲート材３２には第１のゲート材３１より酸化されにくいＷＳｉｘ、ＭｏＳｉｘ、ＴｉＳｉｘ、ＴａＳｉ等のポリサイドを用いる。
【００４４】
次に、図３（ｂ）に示すように、フォトレジスト３３をマスクとして、ドライエッチングで積層構造のゲート電極１４を形成する。
【００４５】
次に、図３（ｃ）に示すように、ドライＯ２雰囲気の１０００℃前後の熱酸化、あるいは水蒸気を含んだＯ２雰囲気で９００℃前後のパイロ酸化を行い、ゲート電極１４の第１のゲート材３１の側壁部分をオフセット領域形成用の酸化膜３４とする。オフセット長Ｌｏｆｆは酸化膜３４の膜厚に相当し、酸化膜３４の膜厚は酸化時間で調整可能である。
【００４６】
次に、図３（ｄ）に示すように、ＬＤＤ領域を形成するため、低濃度イオン注入工程を実施する。この工程では、単位面積当たりの不純物濃度が１×１０１２〜１×１０１４ａｔｏｍｓ／ｃｍ２のイオン種１６をイオン注入装置を用いて注入し、低濃度のＮ型導電性領域を作成する。イオン種１６にはＰ＋、Ａｓ＋等を用いる。以後、上述した第１実施形態の図１（ｅ）〜（ｇ）と同様の工程を実施する。
【００４７】
本発明の効果を解析するため、上述した第２実施形態に従って製造したＴＦＴのドレイン端（電極１４のドレイン側の側面）での不純物濃度を簡単な数値シミュレーションを用いて計算してみたところ、図４〜図６に示すような結果を得ることができた。このシミュレーションは、図２（ｃ）の低濃度イオン注入工程においてイオン種１６にＰ＋を用い、その後の活性化処理の条件は１０００℃、９分のＮ２雰囲気処理とし、ランプ時の熱拡散を無視する１次近似を用いてドレイン端の不純物濃度を計算したものである。不純物濃度にはＬＤＤ領域のピーク濃度で規格化した相対不純物濃度を用いている。
【００４８】
図４はオフセットを設けない従来技術によるＴＦＴ、即ちオフセット長Ｌｏｆｆ＝０の場合を、図５は上述した第２実施形態によるＴＦＴであって、オフセット長Ｌｏｆｆ＝０．２μｍに設定した場合を、図６は同じく第２実施形態によるＴＦＴであって、オフセット長Ｌｏｆｆ＝０．４μｍに設定した場合を示しており、それぞれ（ａ）は要部の断面であり、（ｂ）は（ａ）の各オフセット長に対応する、活性化処理後の規格化不純濃度プロファイルを示している。なお、図４（ｂ）、図５（ｂ）、図６（ｂ）において、縦軸は規格化した濃度を、横軸はドレイン端（ゲート電極１４のドレイン側の側面）をＸ＝０とした寸法（μｍ）を示している。
【００４９】
図４（ａ）、図５（ａ）、図６（ａ）において、１２Ａは活性層１２中で不純物Ｐが拡散した領域を、１２Ｂは不純物Ｐが拡散しない真性チャネル領域を表している。なお、上述した通り、１１は基板、１２は活性層、１３はゲート絶縁膜、１４はゲート電極、２２は窒化珪素膜で形成したサイドウオールスペーサを表している。
【００５０】
図４（ｂ）、図５（ｂ）、図６（ｂ）において、横軸Ｘ＝０となるドレイン端の不純物濃度はＬｏｆｆ＝０μｍの場合で「１．００」、Ｌｏｆｆ＝０．２μｍの場合で「４．６２Ｅ−１」、Ｌｏｆｆ＝０．４μｍの場合で「４．５７Ｅ−２」となっており、オフセット長の増加に応じて不純物濃度は減少していくことがわかる。従って、ドレイン端の電界緩和効果を期待することができる。
【００５１】
次に、本実施形態に従って製造したＴＦＴのオフ電流特性を、従来技術に従って製造したＴＦＴと比較する形で図７に示す。製造したＴＦＴの各部の寸法は、Ｌ長（ゲート電極の長さ）＝２．５μｍ、オフセット長Ｌｏｆｆ＝０〜０．４μｍ、マスクＬＤＤ長＝０．９〜１．３μｍ（オフセット長含む）であり、活性加熱処理条件はバッチ式の拡散炉で１０００℃、９分のＮ２雰囲気での加熱処理である。ＴＦＴのオフ特性にはＶｄｓ＝１０Ｖ、Ｖｇｓ＝−６Ｖでの電流値を用い、マスクＬＤＤ長０．９μｍでの値に対する相対値で示している。同図より、明らかに本実施形態に従って製造されたＴＦＴの方がオフ電流特性は優れているこが理解される。即ち、オフセット領域のない従来技術に従って製造されたＴＦＴでは、マスクＬＤＤ長を０．９μｍから１．３μｍまで延長してもオフ電流は０．６５までしか低下しない。これに対し、オフセット領域を設けた本実施形態に従って製造されたＴＦＴのオフ電流は、０．４３まで低下しており、明らかに特性が優れている。
【００５２】
また、Ｌｏｆｆ＝０．２μｍ、マスクＬＤＤ長１．１μｍの場合のオフ電流は０．５４であり、従来のマスクＬＤＤ長１．３μｍの０．６５に対しマスクＬＤＤ長の寸法が小さいにも拘わらず、特性が優れている。これは先に図４〜図６を参照して説明したドレイン端における不純物濃度が低下することによる効果に他ならない。従って、本発明を適用することにより、必要以上にマスクＬＤＤ長を長くする必要がなく、微細で且つ高性能なＴＦＴ（半導体装置）を製造することができる。
【００５３】
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。例えば、上述した実施形態では、Ｎチャネル型ＴＦＴを例にとって説明したが、Ｐチャネル型ＴＦＴの場合も、ＬＤＤ領域、ソースドレイン領域にＰ型導電型に対応した不純物を注入する工程以外は、Ｎチャネル型ＴＦＴの場合と同じであり、同様に本発明を適用することができる。
【図面の簡単な説明】
【００５４】
【図１】図１は本発明の第１実施形態によるＴＦＴの製造工程を示す図である。
【図２】図２は本発明の第２実施形態によるＴＦＴの製造工程を示す図である。
【図３】図３は本発明の第３実施形態によるＴＦＴの製造工程を示す図である。
【図４】図４はオフセット長が０μｍの場合の不純物濃度プロファイルを示す図である。
【図５】図５はオフセット長が０．２μｍの場合の不純物濃度プロファイルを示す図である。
【図６】図６はオフセット長が０．４μｍの場合の不純物濃度プロファイルを示す図である。
【図７】図７は本発明の実施形態に従って製造したＴＦＴのオフ電流特性を、従来技術に従って製造したＴＦＴと比較する形で示した図である。
【図８】図８は従来技術によるＴＦＴの製造工程を示す図である。
【符号の説明】
【００５５】
１１…基板、１２…活性層、１３…絶縁層、１４…ゲート電極、１５…絶縁膜、１６…イオン種、１７…レジスト、１８…イオン種、１９…絶縁層、２０…ソース・ドレイン電極。
【図１】
2005150288.tif 000003
【図２】
2005150288.tif 000004
【図３】
2005150288.tif 000005
【図４】
2005150288.tif 000006
【図５】
2005150288.tif 000007
【図６】
2005150288.tif 000008
【図７】
2005150288.tif 000009
【図８】
2005150288.tif 000010