(57)【要約】【課題】  ヒ素を含むバッファ領域を備え、高い信頼性と高速のスイッチング速度とを有する絶縁ゲート型バイポーラトランジスタおよびその製造方法を提供する。【解決手段】  ＩＧＢＴ１０は、ボロン等のＰ型不純物を含むＰ型コレクタ領域１１を備える。コレクタ領域１１の上には、拡散防止領域２２を介して、ヒ素を比較的高濃度で含み、比較的厚みの薄いＮ型バッファ領域１２が形成されている。拡散防止領域２２は、素子形成プロセスにおいてコレクタ領域１１からバッファ領域１２側へＰ型不純物が拡散する距離以上の厚みで設けられている。【選択図】 図１
2005150651.tif 000002
【特許請求の範囲】
【請求項１】
Ｐ型不純物を含むＰ型コレクタ領域と、
前記Ｐ型コレクタ領域上に形成され、Ｎ型不純物としてヒ素を含むＮ型バッファ領域と、
前記Ｎ型バッファ領域上に形成され、前記Ｎ型バッファ領域よりも不純物濃度の低いＮ型ベース領域と、
前記Ｎ型ベース領域の表面領域に島状に形成されたＰ型ベース領域と、
前記Ｐ型ベース領域の表面領域に島状に形成されたＮ型エミッタ領域と、
を備え、
前記Ｐ型コレクタ領域から前記Ｎ型バッファ領域側への前記Ｐ型不純物の拡散を防ぐよう、前記Ｐ型コレクタ領域と前記Ｎ型バッファ領域との間に形成された拡散防止領域を更に備える、ことを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項２】
前記拡散防止領域は、前記Ｎ型ベース領域への前記Ｐ型不純物の拡散を防止する、ことを特徴とする請求項１に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項３】
前記拡散防止領域は、前記拡散防止領域と前記Ｎ型バッファ領域との界面を超えた前記Ｐ型不純物の拡散を防止する、ことを特徴とする請求項１または２に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項４】
前記拡散防止領域の厚みは、素子形成プロセスにおいて前記Ｐ型不純物が拡散する距離以下に設定されており、前記拡散防止領域の厚みと前記Ｎ型バッファ領域の厚みの総和は、素子形成プロセスにおいて前記Ｐ型不純物が拡散する距離以上に設定されている、ことを特徴とする請求項１乃至３のいずれか１項に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項５】
前記拡散防止領域は、不純物を含まないエピタキシャル成長層として形成される、ことを特徴とする請求項１乃至４のいずれか１項に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項６】
前記拡散防止領域は、前記Ｐ型コレクタ領域よりも低いＰ型不純物濃度を有する半導体領域として形成される、ことを特徴とする請求項１乃至４のいずれか１項に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項７】
前記拡散防止領域は、素子形成プロセスにおける前記Ｐ型コレクタ領域からのＰ型不純物の拡散により反転する不純物濃度を有するＮ型半導体領域として形成される、ことを特徴とする請求項１乃至４のいずれか１項に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項８】
前記Ｐ型不純物はボロンから構成される、ことを特徴とする請求項１乃至７のいずれか１項に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項９】
前記Ｎ型バッファ領域は、２μｍ〜１０μｍ以下の厚みで、５×１０１７ｃｍ−３以上の不純物濃度を有する、ことを特徴とする請求項１乃至８のいずれか１項に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項１０】
Ｐ型不純物を含むＰ型コレクタ領域上に、素子形成プロセスにおける前記Ｐ型不純物の拡散を防止するための拡散防止領域を形成する工程と、
前記拡散防止領域上に、Ｎ型不純物としてヒ素を含むＮ型バッファ領域を形成する工程と、
前記Ｎ型バッファ領域上に、前記Ｎ型バッファ領域よりも不純物濃度の低いＮ型ベース領域を形成する工程と、
前記Ｎ型ベース領域の表面領域に、不純物拡散により島状のＰ型ベース領域を形成する工程と、
前記Ｐ型ベース領域の表面領域に、不純物拡散により島状のＮ型エミッタ領域を形成する工程と、
を備える、ことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項１１】
前記拡散防止領域は、素子形成プロセスにおいて前記Ｐ型不純物が拡散する距離に等しい厚みで形成する、ことを特徴とする請求項１０に記載の絶縁ゲート型バイボーラトランジスタの製造方法。
【請求項１２】
前記拡散防止領域は、不純物を用いないエピタキシャル成長法により形成する、ことを特徴とする請求項１０または１１に記載の絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項１３】
前記拡散防止領域は、前記Ｐ型コレクタ領域よりも低いＰ型不純物濃度を有する半導体領域として形成する、ことを特徴とする請求項１０または１１に記載の絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項１４】
前記拡散防止領域は、素子形成プロセスにおける前記Ｐ型コレクタ領域からのＰ型不純物の拡散により反転する不純物濃度を有するＮ型拡散領域として形成する、ことを特徴とする請求項１０または１１に記載の絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項１５】
前記Ｐ型コレクタ領域に含まれる前記Ｐ型不純物としてボロンを用いる、ことを特徴とする請求項１０または１１に記載の絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項１６】
前記Ｎ型バッファ領域は、２μｍ〜１０μｍの厚みで、５×１０１７ｃｍ−３以上の不純物濃度で形成する、ことを特徴とする請求項１０または１５に記載の絶縁ゲート型バイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート型バイポーラトランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor；以下、ＩＧＢＴ）は、電界効果トランジスタの高い入力インピーダンスと、バイポーラトランジスタの高い電流ドライブ能力とを備え、特に、電力用スイッチング素子として好適に用いられる。
【０００３】
ＩＧＢＴは、素子を流れる電流密度が大きくなると寄生サイリスタがオンしてラッチアップ状態となりやすく、この場合には素子破壊を招く。このため、ラッチアップの発生を抑制するため、バッファ領域を設けた素子構造が開発されている（特許文献１参照）。
【特許文献１】特開平５−５５５８３号公報
【０００４】
バッファ領域を備えた従来のＩＧＢＴの素子断面を図５に示す。図５に示すＩＧＢＴ１１０は、Ｐ型のコレクタ領域１１１と、コレクタ領域１１１上に設けられた比較的不純物濃度の高いＮ＋型のバッファ領域１１２と、バッファ領域１１２上に設けられた比較的不純物濃度の低いＮ型ベース領域１１３と、Ｎ型ベース領域１１３の表面領域に島状に設けられたＰ型ベース領域１１４と、Ｐ型ベース領域１１４の表面領域に島状に設けられたＮ型のエミッタ領域１１５と、を有する半導体基体１１６を備える。
コレクタ領域１１１はコレクタ電極１１７と電気的に接続され、エミッタ領域１１５はエミッタ電極１１８に電気的に接続されている。また、Ｎ型ベース領域１１３とエミッタ領域１１５とに挟まれたＰ型ベース領域１１４の上方には、ゲート絶縁膜１１９を介してゲート電極１２０が設けられている。
【０００５】
上記ＩＧＢＴ１１０において、バッファ領域１１２は、コレクタ領域１１１からＮ型ベース領域１１３に注入される正孔の量を適正化（抑制）し、上述したラッチアップを防止する機能を有する。すなわち、バッファ領域１１２を形成せずに、コレクタ領域１１１上にＮ型ベース領域１１３を直接形成した場合には、コレクタ領域１１１からＮ型ベース領域１１３内に必要以上に正孔が注入され、ラッチアップが発生しやすくなる。バッファ領域１１２は、このようなラッチアップを抑制し、素子の信頼性を向上させる。
【０００６】
しかし、バッファ領域１１２を備えた上記ＩＧＢＴ１１０には、いわゆるテール電流が大きく、スイッチング速度が遅くなりやすいという問題がある。ゲート電極に印加する電圧をしきい値電圧Ｖｔｈ以下にして素子をオフすると、Ｎ型ベース領域１１３とＰ型ベース領域１１４との界面に形成されるＰＮ接合が逆方向バイアスされ、このＰＮ接合から空乏層がＮ型ベース領域１１３に広がる。このとき、Ｎ型ベース領域１１３に蓄積された少数キャリア（正孔）はＰ型ベース領域１１４を介して排出される。しかし、空乏層はバッファ領域１１２には実質的に広がらないため、バッファ領域１１２内に蓄積されたキャリアは排出されない。このため、バッファ領域１１２に蓄積された少数キャリアが再結合するまで電流（テール電流）が流れ続け、結果、ＩＧＢＴ１１０のスイッチング速度は遅いものとなる。
【０００７】
また、ＩＧＢＴ１１０のバッファ領域１１２は一般的にリンから形成される。しかし、リンは拡散しやすく、素子の作成プロセス中の熱によりＮ型ベース領域１１３に拡散が進みやすい。このため、ＩＧＢＴ１１０として完成した時には不純物濃度が比較的低いバッファ領域１１２が厚く形成される。結果、正孔がより蓄積されると共に、その正孔が再結合して消滅するまでに時間を要し、テール電流が大きい構造となってしまう。
【０００８】
さらに、上記のように、バッファ領域１１２にはＮ型ベース領域１１３への正孔の注入を抑制するという重要な働きがある。このため、熱履歴を見越して予め厚さを薄くしておく場合には、リンの濃度をより上げておく必要がある。ところが、その場合には、他の層との濃度勾配が急峻になる分、より多く拡散が進んでしまう。このため、最終的にはバッファ領域１１２が厚くなり、不純物濃度も十分に高くできず、テール電流が長くなりやすい構造となってしまう。
【０００９】
一方で、テール電流を小さくするための方法として、電子線照射や重金属拡散等を行うこともあるが、これらの方法では素子内部に一様に欠陥が生じるため、ＩＧＢＴ１１０にとって重要な特性であるコレクタ−エミッタ間電圧ＶＣＥ（ｓａｔ）が大きくなったり、しきい値電圧Ｖｔｈが低下したり、コレクタ−エミッタ間に逆方向電圧を加えた時の漏れ電流が大きくなるといった特性の悪影響ばかりでなく、実働高温時の特性変化が大きい等の弊害も発生してしまう。更に、高温動作時において、スイッチングロスが著しく増大するという問題も発生する。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
かかる状況を鑑み、本発明者らは、鋭意努力の結果、ヒ素（Ａｓ）をドナー不純物として用いてバッファ領域１１２を形成する手法を開発した。この手法によれば、リンよりも一桁程度拡散係数の低いヒ素を用いることにより、バッファ領域１１２の高濃度化（５×１０１７ｃｍ−３以上）、薄層化（２〜１０μｍ）を図ることができ、この結果、バッファ領域１１２のキャリアの蓄積量を低減させてテール電流を小さくすることができる。すなわち、ヒ素を比較的高濃度で含むバッファ領域１１２を、比較的薄い厚みで形成することにより、テール電流が少なく高速化が図られ、かつ、ラッチアップも良好に防止された素子が実現される。
【００１１】
しかし、上記手法に従い、アクセプタ不純物としてボロンを含むコレクタ領域１１１上に、ドナー不純物としてヒ素を含むバッファ領域１１２を形成し、その後さらにＮ型ベース領域１１３等の形成といった素子形成プロセスを施すと、コレクタ領域１１１のボロンがバッファ領域１１２を超えてＮ型ベース領域１１３にまで拡散する現象が見られた。図６に素子形成後の不純物濃度分布の変化を示す。図示のように、素子形成後には、バッファ領域１１２を超えたボロンの拡散により、Ｎ型ベース領域１１３の不純物濃度が変化していることがわかる。
【００１２】
この現象は、ボロンの拡散係数がヒ素よりも一桁程度大きいことによる。このようにコレクタ領域１１１のボロンがバッファ領域１１２を超えてＮ型ベース領域１１３にまで拡散すると、耐圧特性がチャネルパターン、即ち比較的低い逆方向電圧印加時に漏れ電流が大きくなるという現象、に従ってしまうという問題が発生する。この場合、耐圧分布が不均一となり、耐圧の低下を招来し、好ましくない。
【００１３】
このように、ヒ素を含むバッファ領域を備えたＩＧＢＴは、高速のスイッチング速度と良好なラッチアップ耐量とを実現可能であるものの、コレクタ領域に含まれる不純物の拡散性が高い場合には、比較的薄いバッファ領域を超えて拡散し、耐圧が低下するおそれがあるといった問題があった。
【００１４】
上記問題を解決するため、本発明は、高い信頼性と高速のスイッチング速度とを有する絶縁ゲート型バイポーラトランジスタおよびその製造方法を提供することを目的とする。
また、本発明は、ヒ素を含むバッファ領域を備え、高い信頼性と高速のスイッチング速度とを有する絶縁ゲート型バイポーラトランジスタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本発明の第１の観点にかかる絶縁ゲート型バイポーラトランジスタは、
Ｐ型不純物を含むＰ型コレクタ領域と、
前記Ｐ型コレクタ領域上に形成され、Ｎ型不純物としてヒ素を含むＮ型バッファ領域と、
前記Ｎ型バッファ領域上に形成され、前記Ｎ型バッファ領域よりも不純物濃度の低いＮ型ベース領域と、
前記Ｎ型ベース領域の表面領域に島状に形成されたＰ型ベース領域と、
前記Ｐ型ベース領域の表面領域に島状に形成されたＮ型エミッタ領域と、
を備え、
前記Ｐ型コレクタ領域から前記Ｎ型バッファ領域側への前記Ｐ型不純物の拡散を防ぐよう、前記Ｐ型コレクタ領域と前記Ｎ型バッファ領域との間に形成された拡散防止領域を更に備える。
【００１６】
上記構成によれば、ヒ素を含み、比較的高濃度かつ薄い厚みで設けられたバッファ領域を備えた絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴ）において、Ｐ型コレクタ領域からバッファ領域側への素子形成プロセスにおける拡散は拡散防止領域によって防止される。これにより、例えば、Ｎ型ベース領域までＰ型不純物が拡散した場合に耐圧特性がチャネルパターンに従うといったことによる耐圧の低下を防止することが可能となる。したがって、ヒ素を用いてバッファ領域を形成した場合の、高いラッチアップ耐量を維持したスイッチング速度の高速化といった利点を有するＩＧＢＴを、信頼性（高耐圧性）を損なうことなく作成することができる。
【００１７】
上記構成のＩＧＢＴにおいて、前記拡散防止領域は、好ましくは、前記Ｎ型ベース領域への前記Ｐ型不純物の拡散を防止する。また、より好ましくは、前記拡散防止領域は、前記拡散防止領域と前記Ｎ型バッファ領域との界面を超えた前記Ｐ型不純物の拡散を防止する。この場合、前記拡散防止領域の厚みは、素子形成プロセスにおいて前記Ｐ型不純物が拡散する距離以下に設定されており、前記拡散防止領域の厚みと前記Ｎ型バッファ領域の厚みの総和は、素子形成プロセスにおいて前記Ｐ型不純物が拡散する距離以上に設定されていることが好ましい。このような構成によれば、素子中の不純物濃度分布の、素子形成プロセスの前後における変化を低減させ、所望の特性が維持されたＩＧＢＴが得られる。
【００１８】
上記構成のＩＧＢＴにおいて、前記拡散防止領域は、不純物を含まないエピタキシャル成長層として形成されてもよい。
また、前記拡散防止領域は、前記Ｐ型コレクタ領域よりも低いＰ型不純物濃度を有する半導体領域として形成されてもよい。
また、前記拡散防止領域は、素子形成プロセスにおける前記Ｐ型コレクタ領域からのＰ型不純物の拡散により反転する不純物濃度を有するＮ型半導体領域として形成されてもよい。
【００１９】
上記構成のＩＧＢＴにおいて、前記Ｐ型不純物は、例えば、ボロンから構成される。ボロンはバッファ領域に含まれるヒ素よりも拡散係数が一桁程度大きく、素子形成プロセスにおけるバッファ領域側への拡散が顕著であるため、上記構成は特に有効である。
【００２０】
上記構成のＩＧＢＴにおいて、前記Ｎ型バッファ領域は、例えば、２μｍ〜１０μｍの厚みで、例えば、５×１０１７ｃｍ−３以上の不純物濃度を有する。このように高濃度のヒ素を含み、かつ、比較的厚みの薄いバッファ領域を用いた場合には、バッファ領域を超えたコレクタ領域からのＰ型不純物の拡散が顕著となるため、上記構成は特に有効である。
【００２１】
上記目的を達成するため、本発明の第２の観点にかかる絶縁ゲート型バイポーラトランジスタの製造方法は、
Ｐ型不純物を含むＰ型コレクタ領域上に、素子形成プロセスにおける前記Ｐ型不純物の拡散を防止するための拡散防止領域を形成する工程と、
前記拡散防止領域上に、Ｎ型不純物としてヒ素を含むＮ型バッファ領域を形成する工程と、
前記Ｎ型バッファ領域上に、前記Ｎ型バッファ領域よりも不純物濃度の低いＮ型ベース領域を形成する工程と、
前記Ｎ型ベース領域の表面領域に、不純物拡散により島状のＰ型ベース領域を形成する工程と、
前記Ｐ型ベース領域の表面領域に、不純物拡散により島状のＮ型エミッタ領域を形成する工程と、
を備える。
【００２２】
上記方法によれば、ヒ素を含み、比較的高濃度かつ薄い厚みで設けられたバッファ領域を備えた絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴ）において、Ｐ型コレクタ領域からバッファ領域側への素子形成プロセスにおける拡散は拡散防止領域によって防止されたＩＧＢＴを作成できる。これにより、例えば、Ｎ型ベース領域までＰ型不純物が拡散した場合に耐圧特性がチャネルパターンに従うといったことによる耐圧の低下を防止することが可能となる。したがって、ヒ素を用いてバッファ領域を形成した場合の、高いラッチアップ耐量を維持したスイッチング速度の高速化といった利点を有するＩＧＢＴを、信頼性（高耐圧性）を損なうことなく作成することができる。
【００２３】
上記方法において、前記拡散防止領域は、素子形成プロセスにおいて前記Ｐ型不純物が拡散する距離に等しい厚みで形成することが好ましい。これにより、コレクタ領域からのＰ型不純物の拡散を拡散防止領域で確実に止めることができる。
【００２４】
上記方法において、前記拡散防止領域は、不純物を用いないエピタキシャル成長法により形成してもよい。
または、前記拡散防止領域は、前記Ｐ型コレクタ領域よりも低いＰ型不純物濃度を有する半導体領域として形成してもよい。
あるいは、前記拡散防止領域は、素子形成プロセスにおける前記Ｐ型コレクタ領域からのＰ型不純物の拡散により反転する不純物濃度を有するＮ型拡散領域として形成してもよい。
【００２５】
上記方法において、前記Ｐ型コレクタ領域に含まれる前記Ｐ型不純物として、例えば、ボロンを用いる。ボロンはバッファ領域に含まれるヒ素よりも拡散係数が一桁程度大きく、素子形成プロセスにおけるバッファ領域側への拡散が顕著であるため、上記方法は特に有効である。
【００２６】
前記Ｎ型バッファ領域は、例えば、２〜１０μｍの厚みで、例えば、５×１０１７ｃｍ−３以上の不純物濃度で形成する。このように高濃度のヒ素を含み、かつ、比較的厚みの薄いバッファ領域を用いた場合には、バッファ領域を超えたコレクタ領域からのＰ型不純物の拡散が顕著となるため、上記構成は特に有効である。
【発明の効果】
【００２７】
本発明によれば、高い信頼性と高速のスイッチング速度とを有する絶縁ゲート型バイポーラトランジスタおよびその製造方法が提供される。
また、本発明によれば、ヒ素を含むバッファ領域を備え、高い信頼性と高速のスイッチング速度とを有する絶縁ゲート型バイポーラトランジスタおよびその製造方法が提供される。
【発明を実施するための最良の形態】
【００２８】
本発明の実施の形態にかかる絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor；以下、ＩＧＢＴ）について、以下、図面を参照しつつ詳細に説明する。
【００２９】
図１に本実施の形態にかかるＩＧＢＴの素子断面図を示す。図１に示すＩＧＢＴ１０は、Ｐ型のコレクタ領域１１と、拡散防止領域２２と、バッファ領域１２と、Ｎ型ベース領域１３と、Ｐ型ベース領域１４と、エミッタ領域１５と、を有する半導体基体１６を備える。
【００３０】
コレクタ領域１１は、Ｐ型不純物としてボロンを含むＰ型半導体領域から構成され、例えば、Ｐ型のシリコン半導体基板から構成される。コレクタ領域１１は、例えば、１００μｍ〜３００μｍ程度の厚さ、１×１０１８ｃｍ−３程度の不純物濃度で形成されている。コレクタ領域１１は半導体基体１６の一面を構成し、その一面上にはアルミニウム等からなるコレクタ電極１７が設けられている。
【００３１】
拡散防止領域２２は、コレクタ領域１１の一面上に形成されたシリコン半導体領域から構成される。拡散防止領域２２は、不純物（アクセプタ不純物）を実質的に用いないエピタキシャル成長法によって形成されたノンドープ半導体領域から構成される。後述するように、拡散防止領域２２は、Ｎ型ベース領域１３等の素子形成プロセスにおける、コレクタ領域１１から後述するバッファ領域１２側へのボロンの拡散を防止するために設けられている。
【００３２】
拡散防止領域２２は、素子形成プロセスにおいてボロンがバッファ領域１２側に拡散する距離と同じか、これよりもやや大きい厚みで形成され、好ましくは、コレクタ領域１１からのボロンの拡散がバッファ領域１２内で、より好ましくは、バッファ領域１２と拡散防止領域２２との界面近傍で止まるよう設けられている。すなわち、素子形成プロセス後の拡散防止領域２２は、そのほぼ全体にコレクタ領域１１からのボロンが拡散され、ノンドープ領域を実質的に有しない。拡散防止領域２２は、例えば、２μｍ以上の厚みで設けられている。
【００３３】
バッファ領域１２は、拡散防止領域２２の一面上に形成されたＮ型の半導体領域から構成される。バッファ領域１２は、コレクタ領域１１を構成する半導体基板上にエピタキシャル成長法により形成される。バッファ領域１２は、ヒ素（Ａｓ）を比較的高濃度、好ましくは、５×１０１７ｃｍ−３以上の濃度で含み、比較的薄い厚み、具体的には２〜１０μｍ、好ましくは、５μｍ以下の厚みで形成されている。
また、バッファ領域１２のドナー不純物濃度は、望ましくはコレクタ領域１１のアクセプタ不純物の濃度よりも高い濃度に設定されている。
【００３４】
Ｎ型ベース領域１３は、バッファ領域１２の一面上に形成された、リン等のＮ型不純物を含むＮ型半導体領域から構成される。Ｎ型ベース領域１３は、例えば、バッファ領域１２上にエピタキシャル成長法を用いて形成される。Ｎ型ベース領域１３は、例えば、１×１０１４ｃｍ−３程度の不純物濃度、５０μｍ程度の厚さで形成される。
【００３５】
Ｐ型ベース領域１４は、Ｎ型ベース領域１３の表面領域に島状に１または複数形成され、ボロン等のＰ型不純物が拡散された不純物拡散領域から構成される。Ｐ型ベース領域１４は、例えば、１×１０１７ｃｍ−３程度の不純物濃度で、例えば、４μｍ程度の拡散深さで形成される。
【００３６】
エミッタ領域１５は、Ｐ型ベース領域１４の表面領域に形成され、リン等のＮ型不純物が拡散された不純物拡散領域から構成される。エミッタ領域１５は、例えば、１×１０１９ｃｍ−３程度の不純物濃度で、例えば、０．５μｍ程度の拡散深さで形成される。エミッタ領域１５は、アルミニウム等から構成されるエミッタ電極１８と電気的に接続されている。
【００３７】
エミッタ領域１５とＮ型ベース領域１３とに挟まれたＰ型ベース領域１４（チャネル領域）の上には、シリコン系膜等の絶縁膜１９を介して、ポリシリコン等から構成されるゲート電極２０が形成されている。
【００３８】
上記構成のＩＧＢＴ１０において、バッファ領域１２は、素子のラッチアップの発生を抑制し、素子の信頼性を高めるために設けられている。具体的には、バッファ領域１２は、コレクタ領域１１からＮ型ベース領域１３に注入される正孔の量を適正化（抑制）し、ラッチアップの発生を抑制する。すなわち、バッファ領域１２を形成せずに、コレクタ領域１１上にＮ型ベース領域１３を直接形成すると、コレクタ領域１１からＮ型ベース領域１３内に必要以上に正孔が注入され、ラッチアップが発生しやすくなる。バッファ領域１２はかかる事態を防ぎ、ラッチアップの発生を抑制し、素子の信頼性を向上させる。
【００３９】
なお、ラッチアップとは以下のような現象をいう。ＩＧＢＴ１０には、Ｎ型ベース領域１３、Ｐ型ベース領域１４およびＮ型エミッタ領域１５から寄生ＮＰＮトランジスタが形成される。このＮＰＮトランジスタがコレクタ領域１１、バッファ領域１２、Ｎ型ベース領域１３およびＰ型ベース領域１４からなるＰＮＰトランジスタとともに寄生サイリスタを構成し、このサイリスタが動作してしまうと、オフ時にこのサイリスタを流れる電流を阻止することができなくなり、ＩＧＢＴ１０は熱暴走して破壊されてしまう。
【００４０】
バッファ領域１２は上記のように素子のラッチアップ耐量を向上する一方で、ＩＧＢＴ１０のスイッチング速度を一般的に遅くする。すなわち、オフ時には、Ｎ型ベース領域１３とＰ型ベース領域１４との界面に形成されるＰＮ接合は逆方向バイアスされ、このＰＮ接合から空乏層がＮ型ベース領域１３に広がる。このとき、Ｎ型ベース領域１３に蓄積されたキャリア（正孔）はＰ型ベース領域１４を介してエミッタ電極１８から排出される。しかし、空乏層はバッファ領域１２には実質的に広がらないため、バッファ領域１２内に蓄積されたキャリアは排除されない。このため、バッファ領域１２に蓄積されたキャリアが再結合するまで電流（いわゆるテール電流）が流れ続ける。この結果、ＩＧＢＴ１０のスイッチング速度は遅いものとなる。
【００４１】
したがって、テール電流が小さくなるようバッファ領域１２に蓄積されるキャリアを少なくし、且つ再結合のスピードを高めるため、バッファ領域１２はできるだけ高不純物濃度で薄く形成することが好ましい。しかし、バッファ領域１２は一般的にリンから形成される。リンは拡散係数が比較的高いため、素子形成プロセスにおける熱処理で拡散しやすい。このため、たとえバッファ領域１２を薄く形成しても、拡散によりＩＧＢＴ１０の完成時にはバッファ領域１２の最終的な厚みも厚く、且つ不純物濃度も低くなってしまう。
【００４２】
しかし、本実施の形態のＩＧＢＴ１０では、バッファ領域１２をヒ素を用いて形成している。このため、素子形成工程中の熱処理による不純物（ヒ素）の拡散によるバッファ領域１２の実質的な拡大は抑制される。
【００４３】
詳細には、ヒ素の拡散係数はリンと比較して一桁程度低くなっており、したがって、バッファ領域１２の形成後のＮ型ベース領域１３、Ｐ型ベース領域１４およびエミッタ領域１５等を形成する際の熱処理によって、ドナー不純物がＮ型ベース領域１３に拡散して、バッファ領域１２が厚く形成されることは防止される。これにより、オフ時のバッファ領域１２の正孔の蓄積量を低減させてテール電流を小さくすることができ、結果、スイッチング速度の高速化が図れる。
【００４４】
また、ヒ素のシリコンへの固溶度はリンの固溶度と同等もしくはこれよりも高いことから、ヒ素を用いて高濃度、好ましくは、５×１０１７ｃｍ−３以上の濃度のバッファ領域１２を形成できるため、比較的薄い、例えば、厚さ２〜５μｍのバッファ領域１２を形成した場合でもホールの注入は効果的に抑制され、ラッチアップが防止される。バッファ領域１２の薄層化により、キャリアの蓄積量はさらに低減でき、よって、高い素子信頼性を維持しつつ、スイッチング速度の高速化が図れる。
【００４５】
さらに、バッファ領域１２をエピタキシャル成長によって形成していることから、不純物拡散によって形成した場合に比較して、不純物濃度の勾配をより急峻にすることができる。すなわち、コレクタ領域１１とバッファ領域１２との接合界面をいわゆる階段接合とすることができ、薄いバッファ領域１２によってホール注入をより効果的に抑制し、一段とラッチアップ耐量を向上させることができる。
【００４６】
このようなヒ素を用いてバッファ領域１２を形成する素子構成は、リン等の他の不純物を用いる場合と同じ工程で実質的な工程数の増加を伴うことなく形成可能である。したがって、テール電流を小さくするための電子線照射等を必要とせず、また勿論、電子線照射等による素子内部の欠陥形成等が発生することはない。したがって、ヒ素をバッファ領域１２に用いることにより、コレクタ−エミッタ間電圧ＶＣＥ（ｓａｔ）の上昇、しきい値電圧Ｖｔｈの低下、漏れ電流の増加等を伴うことなく、テール電流の減少、すなわち、スイッチング速度の向上を図れる。また、高温動作時にスイッチングロスが増加するという問題も発生しない。
【００４７】
さらに、本実施の形態にかかるＩＧＢＴ１０には、コレクタ領域１１とバッファ領域１２との間に、コレクタ領域１１からのＰ型不純物の拡散を防止するための拡散防止領域２２が形成されている。すなわち、ボロンは、ヒ素と比較して拡散係数が一桁程度大きく、コレクタ領域１１上に直接バッファ領域１２を形成した場合には、コレクタ領域１１からのバッファ領域１２を超えたボロンの拡散が問題となるが、拡散防止領域２２はこのような拡散を防ぐ。
【００４８】
例えば、図６に示す例では、素子形成プロセスの終了後にはボロンがバッファ領域を超えてＮ型ベース領域に拡散し、Ｎ型ベース領域の不純物濃度が実質的に変化している。このようにボロンがＮ型ベース領域まで拡散した場合には、耐圧特性がチャネルパターンに従ってしまい、結果耐圧分布が不均一となり信頼性（耐圧）が低下することとなる。
【００４９】
拡散防止領域２２は、素子形成プロセスにおけるボロンのバッファ領域１２側、特に、Ｎ型ベース領域１３への拡散を防ぎ、上記のような耐圧低下を防止する。これにより、素子完成後においても、厚みの薄いバッファ領域１２を備え、所望の良好なラッチアップ耐量と高速のスイッチング特性とを有し、且つ信頼性の高いＩＧＢＴ１０を作成することが可能となる。
【００５０】
以下、上記構成のＩＧＢＴ１０の製造方法について図面を参照して説明する。図２（ａ）〜（ｃ）および図３（ｄ）〜（ｅ）に、本実施の形態にかかるＩＧＢＴ１０の製造プロセスを示す。なお、以下に示すものは一例であり、同様の結果物が得られるのであればこれに限られない。
【００５１】
まず、図２（ａ）に示すように、ボロンが導入されたＰ型の半導体基板３０を用意する。次いで、図２（ｂ）に示すように、不純物を実質的にドープせずに、一般的なエピタキシャル成長法により、半導体基板３０上にノンドープエピタキシャル層（拡散防止領域２２）を形成する。次いで、図２（ｃ）に示すように、同様のエピタキシャル成長法により、Ｎ型不純物としてヒ素を含むエピタキシャル成長層（バッファ領域１２）を形成する。
【００５２】
次いで、図３（ｄ）に示すように、エピタキシャル成長法を用いて、バッファ領域１２の上にリン等のＮ型不純物を含むＮ型ベース領域１３を形成する。拡散防止領域２２、バッファ領域１２およびＮ型ベース領域１３は同一装置内で連続的に形成してもよい。
【００５３】
次いで、Ｎ型ベース領域１３の表面領域にＰ型不純物およびＮ型不純物を連続的に選択的に拡散させて、図３（ｅ）に示すように、Ｐ型ベース領域１４およびエミッタ領域１５を順次形成する。
その後、上記のようにして得られた半導体基体１６に、コレクタ電極１７、エミッタ電極１８、ゲート電極２０等を形成して図１に示すようなＩＧＢＴ１０が得られる。
【００５４】
上記実施の形態では、コレクタ領域１１がＰ型不純物としてボロンを含む場合について説明した。しかし、本発明は、ボロンに限らず、ヒ素と比較して拡散係数の大きいいかなる不純物を用いる場合にも有効に適用可能である。
【００５５】
また、上記実施の形態では、拡散防止領域２２をノンドープのシリコンエピタキシャル成長層として形成する場合について説明した。しかし、拡散防止領域２２は、コレクタ領域１１のＰ型不純物濃度に比較して充分低い濃度であれば、Ｐ型不純物を含むＰ型拡散領域として形成してもよい。
また同様に、拡散防止領域２２は、コレクタ領域１１からのＰ型不純物の拡散により容易に反転する程度の不純物濃度を有するＮ型拡散領域として形成してもよい。この場合、コレクタ領域１１上に上記した拡散防止領域２２とバッファ領域１２とをあわせた厚さで、このような不純物濃度を有するＮ型エピタキシャル層を形成し、次いで、このＮ型エピタキシャル層にＮ型不純物を拡散させて高不純物濃度のバッファ領域１２を形成するようにしてもよい。
さらに、拡散防止領域２２は、コレクタ領域１１に含まれるボロン等のＮ型不純物のＮ型ベース領域１３への拡散を実質的に防止できればよく、したがって、ボロン等と結合しやすい物質を添加し、あるいは、ボロン等が拡散しにくい化合物半導体層としてもよい。また、エピタキシャル成長により形成せず、張り合わせにより形成してもよい。
【実施例】
【００５６】
本実施の形態にしたがって作成したＩＧＢＴについて、その基体の厚み方向の不純物濃度の分布を調べた。なお、図４中点線は、Ｐ型ベース領域等を形成する前、Ｎ型ベース領域を形成した時点での不純物濃度分布を示す。
ここで、コレクタ領域、拡散防止領域、バッファ領域およびＮ型ベース領域の厚みはそれぞれ２００μｍ、２μｍ、５μｍおよび５０μｍとし、コレクタ領域、バッファ領域およびＮ型ベース領域の不純物（濃度）は、それぞれ１×１０１８ｃｍ−３、５×１０１７ｃｍ−３および１×１０１４ｃｍ−３とした。
【００５７】
図に示すように、素子形成前には拡散防止領域はノンドープ領域であるが、素子形成後にはコレクタ領域からの不純物の拡散により勾配を有する濃度で不純物（ボロン）が拡散されている。一方で、このようなバッファ領域側へのボロンの拡散は拡散防止領域で実質的に止められ、Ｎ型ベース領域への拡散は防止されていることがわかる。このように、本実施の形態にかかる、拡散防止領域を備えたＩＧＢＴは、コレクタ領域からＮ型ベース領域へのボロンの拡散が防止され、耐圧特性がチャネルパターンにしたがうことがない等、高い耐圧特性が維持されたものである。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態に係るＩＧＢＴの断面構成を示す図である。
【図２】本発明の実施の形態に係るＩＧＢＴの製造プロセスを示す図である。
【図３】本発明の実施の形態に係るＩＧＢＴの製造プロセスを示す図である。
【図４】本発明を適用した場合の熱処理前後のボロンの拡散の様子を示す図である。
【図５】従来のＩＧＢＴの断面構成を示す図である。
【図６】従来のＩＧＢＴの素子形成前後のボロンの拡散の様子を示す図である。
【符号の説明】
【００５９】
１０  ＩＧＢＴ
１１  コレクタ領域
１２  バッファ領域
１３  Ｎ型ベース領域
１４  Ｐ型ベース領域
１５  エミッタ領域
１６  半導体基体
２２  拡散防止領域
【図１】
2005150651.tif 000003
【図２】
2005150651.tif 000004
【図３】
2005150651.tif 000005
【図４】
2005150651.tif 000006
【図５】
2005150651.tif 000007
【図６】
2005150651.tif 000008