(57)【要約】【課題】  不要な動作点で安定状態となることを防止することによって本来必要な安定動作を行わせることができ、また、線形性能を向上させること。【解決手段】  ゲート端に印加される入力電圧信号の差動増幅を行う差動対からなるＮ型ＭＯＳトランジスタＭ３１，Ｍ３２と、抵抗として動作するＮ型ＭＯＳトランジスタＭ３３，Ｍ３４と、Ｍ３１，Ｍ３２に流れる電流を一定とするＰ型ＭＯＳトランジスタＭ３５，Ｍ３６と、ソース端がＭ３１，Ｍ３２のソース端に接続され、ドレイン端が入力電圧信号の供給時の出力電流取り出し端とされたＮ型ＭＯＳトランジスタＭ３７，Ｍ３８と、このＭ３７，Ｍ３８のドレイン端に接続される出力同相レベル制御用のＰ型ＭＯＳトランジスタＭ３９，Ｍ４０と、Ｍ３１，Ｍ３２のドレイン端の電圧レベルを反転してＭ３７，Ｍ３８のゲート端に印加するインバータ回路１，２とを備えて構成する。【選択図】      図１
2005057535.tif 000002
【特許請求の範囲】
【請求項１】
ゲート端に印加される入力電圧信号の差動増幅を行う差動対からなる第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタの抵抗として動作する第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタに流れる電流を一定とする第３のＭＯＳトランジスタと、
ソース端が前記第１のＭＯＳトランジスタのソース端に接続され、ドレイン端が前記入力電圧信号の供給時の出力電流取り出し端とされた第４のＭＯＳトランジスタと、
前記第４のＭＯＳトランジスタのドレイン端に接続される出力同相レベル制御用の第５のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタのドレイン端の電圧レベルを反転して前記第４のＭＯＳトランジスタのゲート端に印加するインバータ回路と
を備えたことを特徴とするトランスコンダクタンスアンプ。
【請求項２】
前記インバータ回路は、相補型ＭＯＳトランジスタの互いに独立させたゲート端の一方を、前記第１のＭＯＳトランジスタのドレイン端に接続し、前記相補型のＭＯＳトランジスタの出力端を前記第４のＭＯＳトランジスタのゲート端に接続してなる
ことを特徴とする請求項１に記載のトランスコンダクタンスアンプ。
【請求項３】
前記インバータ回路は、差動増幅器の反転入力端を、前記第１のＭＯＳトランジスタのドレイン端に接続し、前記差動増幅器の出力端を前記第４のＭＯＳトランジスタのゲート端に接続してなる
ことを特徴とする請求項１に記載のトランスコンダクタンスアンプ。
【請求項４】
前記差動増幅器の非反転入力端を、前記第１のＭＯＳトランジスタのゲート端に接続した
ことを特徴とする請求項３に記載のトランスコンダクタンスアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＬＳＩ上に構成されるＧｍ−Ｃフィルタ等に用いられ、良好な線形性能を有して且つ安定に動作するトランスコンダクタンスアンプに関する。
【背景技術】
【０００２】
Ｇｍ−Ｃフィルタは、入力電圧信号を出力電流信号に変換するアンプ（Ｇｍアンプ）と、容量（Ｃ）によって構成されるフィルタであり、入力側に加わった電圧がどれくらい出力側に電流として伝わるかを示す量であるトランスコンダクタンスＧｍを変化させることにより、フィルタの特性を変えることができるようになっている。最近、このようなＧｍ−Ｃフィルタ等に用いられるトランスコンダクタンスアンプが注目されている。
【０００３】
従来のトランスコンダクタンスアンプの一回路例を図３に示し、その説明を行う。
図３に示すトランスコンダクタンスアンプは、一対のＮ型ＭＯＳトランジスタ（ＭＯＳＦＥＴ）Ｍ２１，Ｍ２２からなる差動対と、この負荷（抵抗）として動作する一対のＰ型ＭＯＳトランジスタＭ２３，Ｍ２４と、定電流源として機能するＮ型ＭＯＳトランジスタＭ２５とを備えている。
【０００４】
入力端子２０，２１は、Ｎ型ＭＯＳトランジスタＭ２１，Ｍ２２のゲート端に接続されている。出力端子２２，２３は、Ｎ型ＭＯＳトランジスタＭ２１，Ｍ２２のドレイン端に接続されている。また、バイアス端子２５は、Ｎ型ＭＯＳトランジスタＭ２５のゲート端に接続されており、Ｎ型ＭＯＳトランジスタＭ２５に流れる電流を制御するバイアス電圧が印加される。
このような構成からなるトランスコンダクタンスアンプにおいて、出力端子２２，２３に図示せぬ抵抗器を接続して取り出される出力電流Ｉｏｕｔは、下記の非特許文献１に記載されているように、次の式（１）で表わされる。
【０００５】
【数１】
2005057535.tif 000003
【０００６】
この式（１）において、Ｗ，Ｌ，μ、Ｃｏｘは、それぞれＭＯＳトランジスタのチャネル幅、チャネル長、移動度、ゲート容量である。また、Ｖｉｎは入力電圧、ＩＢはＶｉｎ＝０のときにＭＯＳトランジスタに流れる電流である。
このように、式（１）によれば、出力電流Ｉｏｕｔは、入力端子２０，２１に印加される入力電圧Ｖｉｎに比例しないので、特に入力電圧Ｖｉｎが大きな場合には線形歪を生ずるという不具合がある。
このような不具合を解消するためのトランスコンダクタンスアンプが、下記の非特許文献２に記載されている。この記載されたトランスコンダクタンスアンプの回路を図４に示す。
【０００７】
この図４に示すトランスコンダクタンスアンプは、一対のＮ型ＭＯＳトランジスタＭ３１，Ｍ３２からなる差動対と、この抵抗として動作するＮ型ＭＯＳトランジスタＭ３３，Ｍ３４と、定電流源として機能するＰ型ＭＯＳトランジスタＭ３５，Ｍ３６と、出力電流を取り出す役割を担うＮ型ＭＯＳトランジスタＭ３７，Ｍ３８と、出力同相レベル制御用として動作するＰ型ＭＯＳトランジスタＭ３９，Ｍ４０とを備えている。
【０００８】
入力ＭＯＳＦＥＴである一対のＮ型ＭＯＳトランジスタＭ３１，Ｍ３２と、抵抗となる一対のＮ型ＭＯＳトランジスタＭ３３，Ｍ３４とで、ソースフォロワを構成しており、一対のＮ型ＭＯＳトランジスタＭ３１，Ｍ３２のゲート・ソース間電圧は、それらＭＯＳＦＥＴに流れる電流がいつも一定であるため、一定となる。
抵抗として動作するＮ型ＭＯＳトランジスタＭ３３，Ｍ３４の電流と電圧との関係式は、次の式（２）で求めることができる。
【０００９】
Ｉｄｓ＝２（Ｗ／Ｌ）・μ・Ｃｏｘ（Ｖｃ−Ｖｔｈ−２Ｖｄｓ）Ｖｄｓ…（２）
この式（２）において、Ｗ，Ｌ，μ、Ｃｏｘは、それぞれＭＯＳトランジスタのチャネル幅、チャネル長、移動度、ゲート容量である。また、Ｖｃは抵抗値を制御する目的でＮ型ＭＯＳトランジスタＭ３３，Ｍ３４のゲートに与えるゲート・ソース間電圧、Ｖｄｓはドレイン・ソース間電圧、Ｖｔｈはしきい値電圧である。
この式（２）よりＭＯＳＦＥＴの抵抗値Ｒが、次のように計算できる。
Ｒ＝Ｖｄｓ／Ｉｄｓ＝１／{２（Ｗ／Ｌ）・μ・Ｃｏｘ（Ｖｃ−Ｖｔｈ−２Ｖｄｓ）}…（３）
これによると、Ｎ型ＭＯＳトランジスタＭ３３，Ｍ３４に流れる電流は、それらのドレイン・ソース間電圧と、式（３）によって求められる抵抗値Ｒとによって決まることになる。また、制御端子３８に印加する電圧Ｖｃによって抵抗値Ｒを制御することができる。
【００１０】
Ｎ型ＭＯＳトランジスタＭ３７，Ｍ３８に流れる電流は、Ｎ型ＭＯＳトランジスタＭ３３，３４に流れる電流からＮ型ＭＯＳトランジスタＭ３１，Ｍ３２に流れる電流を差し引いた値となる。
Ｐ型ＭＯＳトランジスタＭ３５，Ｍ３６は、Ｎ型ＭＯＳトランジスタＭ３１，Ｍ３２に流す電流値ＩＢ｛後述の式（６）及び（７）で引用｝を与えるための定電流源用ＭＯＳＦＥＴであり、ゲート端には、電流値を決めるためのバイアス電圧Ｂ１が端子３６を介して印加される。また、Ｐ型ＭＯＳトランジスタＭ３９，Ｍ４０は、ゲート端に同相レベル制御端子３７を有しており、この端子３７に印加される同相レベル制御電圧Ｂ２によって、出力端子３４，３５からの出力電圧の同相レベルが一定になるように働いている。
【００１１】
次に、この回路の動作と特徴について説明する。
入力端子３０，３１に印加される入力電圧信号Ｖ１，Ｖ２は、Ｎ型ＭＯＳトランジスタＭ３１，Ｍ３２のゲート端に印加される。Ｎ型ＭＯＳトランジスタＭ３１，Ｍ３２のソース端電圧を、Ｖ３，Ｖ４とすると、そのゲート・ソース間電圧（Ｖ１−Ｖ３）及び（Ｖ２−Ｖ４）は、ＭＯＳＦＥＴに流れる電流が常に一定であるため、入力電圧レベルに関係なくいつも一定となる。
【００１２】
しかも、ゲート・ソース間電圧が常に一定となるため、ＭＯＳＦＥＴのゲート電圧によってＭＯＳＦＥＴの移動度μが劣化することが無いといった特徴も有している。
このように抵抗として動作するＭＯＳＦＥＴのソース端電圧Ｖ３，Ｖ４に応じて、Ｎ型ＭＯＳトランジスタＭ３３，Ｍ３４に流れる電流Ｉ３３，Ｉ３４は、次のような式（４）及び（５）で与えられる。
Ｉ３３＝Ｖ３／Ｒ…（４）
Ｉ３４＝Ｖ４／Ｒ…（５）
【００１３】
これらの関係から、出力端子３４，３５側のＰ型ＭＯＳトランジスタＭ３７，Ｍ３８に流れる電流Ｉ３７，Ｉ３８は、次の式（６）及び（７）で示すように求められる。
Ｉ３８＝Ｉ３３−ＩＢ…（６）
Ｉ３７＝Ｉ３４−ＩＢ…（７）
当該トランスコンダクタンスアンプのトランスコンダクタンス値ｇｍは、次式（８）のように出力差電流を入力差電圧で割ったものとして与えられる。
ｇｍ＝（Ｉ３８−Ｉ３７）／（Ｖ１−Ｖ２）…（８）
この式（８）に、式（４）〜（７）を代入すると、
ｇｍ＝（Ｖ３−Ｖ４）／Ｒ（Ｖ１−Ｖ２）
ここで、Ｖ３−Ｖ４＝Ｖ１−Ｖ２となるので、ｇｍ＝１／Ｒとなる。このように、当該トランスコンダクタンス値ｇｍは、Ｎ型ＭＯＳトランジスタＭ３３、Ｍ３４の抵抗の逆数で決まる。
【００１４】
以上のように、図４に示したトランスコンダクタンスアンプは、入力電圧Ｖ１，Ｖ２に依存することがなく、高い線形性能を有しているという特徴がある。
【非特許文献１】(R.R.TORRANCE,IEEECircuits and systems 1985年 32巻 11月号 1097頁)
【非特許文献２】（Scott T. Dupuie,Steven Bibyk, Mohammed Ismail著  IEEEInternational Symposium on Circuits and Systems 1989  675頁）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかし、上記の非特許文献１のトランスコンダクタンスアンプにおいては、次のような問題がある。
図４に破線矢印Ｙ１で示すように、Ｎ型ＭＯＳトランジスタＭ３１のゲート端から同トランジスタＭ３１のソース端へ、次にＮ型ＭＯＳトランジスタＭ３８のソース端からゲート端へ、次にＮ型ＭＯＳトランジスタＭ３２のドレイン端からソース端へ、次にＮ型ＭＯＳトランジスタＭ３７のソース端からゲート端へ、そして、Ｎ型ＭＯＳトランジスタＭ３１のドレイン端に至る閉ループは、正帰還構成となっている。
【００１６】
この場合、ループのゲインが低いため正帰還となっても発振等の不具合は生じないが、電源立上げ時に、不要な動作点に陥ると本来の必要な安定した動作を行わないことがある。
例えば、電源立上げ時に、何らかの原因で一対のＮ型ＭＯＳトランジスタＭ３１，Ｍ３２のドレイン端の電圧が共に、接地電圧Ｖｓｓ近傍電圧になったとする。この場合、Ｎ型ＭＯＳトランジスタＭ３１，Ｍ３２ドレイン・ソース間電圧は非常に小さな値となり、期待していないが、同トランジスタＭ３１，Ｍ３２のドレイン電圧を、ゲート端に受けるＮ型ＭＯＳトランジスタＭ３７，Ｍ３８がリニア領域での動作となりオフ状態となる。
【００１７】
このため、同相レベル制御用のバイアス電圧Ｂ２が端子３７を介してゲート端に印加されることでゲート電圧が制御されるＰ型ＭＯＳトランジスタＭ３９，Ｍ４０は、ゲート端が電源電圧Ｖｄｄとなるのでオフ状態となる。
この場合、電源電圧Ｖｄｄ側から接地電圧Ｖｓｓ側に向かって流れる経路は、Ｍ３５，Ｍ３１，Ｍ３３を介したものと、Ｍ３６，Ｍ３２，Ｍ３４のみとなり、この状態で動作点が確定し、この結果、不要な状態で回路が安定することになる。言い換えれば、不要な動作点に陥るので、本来必要な安定した動作を得ることができなくなる。
この他のケースとして、電源立上げ時に、何らかの原因で一対のＮ型ＭＯＳトランジスタＭ３１，Ｍ３２のドレイン端の電圧が共に、電源電圧Ｖｄｄ近傍電圧になったとする。
【００１８】
この場合、Ｎ型ＭＯＳトランジスタＭ３７，Ｍ３８のゲート電圧が、同トランジスタＭ３７，Ｍ３８のドレイン電圧よりも高い状態となるので、リニア領域で動作することになる。一方、Ｎ型ＭＯＳトランジスタＭ３７，Ｍ３８のドレイン電圧は、当該トランスコンダクタンスアンプの出力端子３４，３５の電圧であり、この電圧レベルは、同相レベル制御アンプとしての基準電圧（電源電圧Ｖｄｄよりも低い）となるように制御されている。この制御は、同相レベル制御用のバイアス電圧Ｂ２をＰ型ＭＯＳトランジスタＭ３９，Ｍ４０のゲート端に印加することによって行われる。このようにドレイン電圧が制御されているＰ型ＭＯＳトランジスタＭ３７，Ｍ３８がリニア領域で動作すると、同トランジスタＭ３７，Ｍ３８のソース・ドレイン間電圧は小さいため、これらトランジスタのソース電圧は、出力端子３４，３５の電圧レベルに近い値となる。
【００１９】
通常、当該トランスコンダクタンスアンプの出力端子３４，３５は、次段アンプの入力端子に接続されているので、次段アンプの入力端子に印加される電圧は、前段アンプ（当該アンプ）の出力電圧と同レベルとなっている。このことから、当該アンプの入力端子３０，３１に印加される電圧Ｖ１，Ｖ２も、前段アンプの出力電圧と同レベルとなっている。つまり、当該アンプの出力端子３４，３５の電圧と同レベルと同じになっている。
【００２０】
このように、Ｎ型ＭＯＳトランジスタＭ３１，Ｍ３２のゲート・ソース間電圧は、Ｍ３７，Ｍ３８のドレイン・ソース間と同じ小さな電圧が印加され、このＭ３１，Ｍ３２のゲート・ソース間電圧は、しきい値電圧よりも十分低くなってオフ状態となる。
このオフ状態のトランジスタＭ３１，Ｍ３２のドレイン端は、電源電圧Ｖｄｄ近傍の電圧で安定状態となる一方で、ＶｄｄとＶｓｓ間に、トランジスタＭ４０，Ｍ３８，Ｍ３３を介した電流経路と、トランジスタＭ３９，Ｍ３７，Ｍ３４を介した電流経路との双方のみが形成された状態で落ち着くので、トランジスタＭ３１，Ｍ３２に再び電流が流れる状態に至らない。この結果、不要な動作点での安定に陥るので、本来必要とする安定動作を得ることができなくなる。
【００２１】
また、ＭＯＳＦＥＴは、実効的なチャネル長がドレイン電圧に応じて変化するチャネル変調効果により、ドレイン・ソース間電圧の変動に応じて僅かに電流が変化するので、その分、トランスコンダクタンスアンプの線形性能が劣化することになる。
本発明は、このような課題に鑑みてなされたものであり、不要な動作点で安定状態となることを防止することによって本来必要な安定動作を行わせることができ、また、線形性能を向上させることができるトランスコンダクタンスアンプを提供することを目的としている。
【課題を解決するための手段】
【００２２】
上記目的を達成するために、本発明の請求項１によるトランスコンダクタンスアンプは、ゲート端に印加される入力電圧信号の差動増幅を行う差動対からなる第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタの抵抗として動作する第２のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタに流れる電流を一定とする第３のＭＯＳトランジスタと、ソース端が前記第１のＭＯＳトランジスタのソース端に接続され、ドレイン端が前記入力電圧信号の供給時の出力電流取り出し端とされた第４のＭＯＳトランジスタと、前記第４のＭＯＳトランジスタのドレイン端に接続される出力同相レベル制御用の第５のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのドレイン端の電圧レベルを反転して前記第４のＭＯＳトランジスタのゲート端に印加するインバータ回路とを備えたことを特徴としている。
【００２３】
また、本発明の請求項２によるトランスコンダクタンスアンプは、請求項１において、前記インバータ回路は、相補型ＭＯＳトランジスタの互いに独立させたゲート端の一方を、前記第１のＭＯＳトランジスタのドレイン端に接続し、前記相補型のＭＯＳトランジスタの出力端を前記第４のＭＯＳトランジスタのゲート端に接続してなることを特徴としている。
また、本発明の請求項３によるトランスコンダクタンスアンプは、請求項１において、前記インバータ回路は、差動増幅器の反転入力端を、前記第１のＭＯＳトランジスタのドレイン端に接続し、前記差動増幅器の出力端を前記第４のＭＯＳトランジスタのゲート端に接続してなることを特徴としている。
【００２４】
上記請求項１〜３の構成によれば、第１のＭＯＳトランジスタのドレイン端の電圧レベルが、インバータ回路により反転されて第４のＭＯＳトランジスタのゲート端に印加されるので、例えば、何らかの原因で第１のＭＯＳトランジスタのドレイン端の電圧が、接地電圧近傍となった場合、インバータ回路の出力端の電圧が所定電圧より高くなる。この電圧がゲート端に印加される第４のＭＯＳトランジスタのドレイン・ソース間に、より多くの電流が流れて第１のＭＯＳトランジスタのソース端の電圧が上昇する。この上昇に応じて第１のＭＯＳトランジスタのゲート・ソース間電圧が低下し、同トランジスタのドレイン・ソース間に電流が流れなくなり、同トランジスタのドレイン端の電圧が高くなる。これに応じて、インバータ回路の出力端の電圧が低下方向に推移する。つまり、第１のＭＯＳトランジスタのドレイン端に何らかの電圧変動が加わったとしても、インバータ回路の出力端の電圧が印加される第４のＭＯＳトランジスタのゲート端の電圧レベルは、元の電圧値に戻ろうと動作するので、トランスコンダクタンスアンプが安定に動作することになる。
【００２５】
また、本発明の請求項４によるトランスコンダクタンスアンプは、請求項３において、前記差動増幅器の非反転入力端を、前記第１のＭＯＳトランジスタのゲート端に接続したことを特徴としている。
この構成によれば、差動増幅器の非反転入力端に入力電圧信号が印加されるので、反転入力端の電圧レベルが、イマジナリーショートの効果により、非反転入力端の電圧レベルと同一になる。この結果、第１のＭＯＳトランジスタのドレイン端と、ゲート端の電圧レベルとが同じになる。また、第１のＭＯＳトランジスタには、常時一定の電流が流れているので、同トランジスタのゲート・ソース間の電圧は常に一定となる。これによって、同トランジスタのドレイン・ソース間電圧も常時一定に制御されていることになるので、従来のような、チャネル変調効果によるドレイン・ソース間電圧の変動に応じて僅かに電流が変化し、これに応じて僅かに劣化するトランスコンダクタンス値ｇｍの線形性能の劣化を無くし、当該線形性能を向上させることができる。
【発明の効果】
【００２６】
以上説明したように本発明のトランスコンダクタンスアンプは、ゲート端に印加される入力電圧信号の差動増幅を行う差動対からなる第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタの抵抗として動作する第２のＭＯＳトランジスタと、第１のＭＯＳトランジスタに流れる電流を一定とする第３のＭＯＳトランジスタと、ソース端が第１のＭＯＳトランジスタのソース端に接続され、ドレイン端が入力電圧信号の供給時の出力電流取り出し端とされた第４のＭＯＳトランジスタと、第４のＭＯＳトランジスタのドレイン端に接続される出力同相レベル制御用の第５のＭＯＳトランジスタと、第１のＭＯＳトランジスタのドレイン端の電圧レベルを反転して第４のＭＯＳトランジスタのゲート端に印加するインバータ回路とを備えて構成した。
【００２７】
これによって、第１のＭＯＳトランジスタのドレイン端に何らかの電圧変動が加わったとしても、インバータ回路の出力端の電圧が印加される第４のＭＯＳトランジスタのゲート端の電圧レベルは、元の電圧値に戻ろうと動作するので、トランスコンダクタンスアンプを安定に動作させることができるという効果がある。
また、インバータ回路に差動増幅器を用い、その反転入力端を第１のＭＯＳトランジスタのドレイン端に接続し、差動増幅器の出力端を第４のＭＯＳトランジスタのゲート端に接続し、更に、差動増幅器の非反転入力端を第１のＭＯＳトランジスタのゲート端に接続した。これによって、差動増幅器の非反転入力端に入力電圧信号が印加されるので、反転入力端の電圧レベルが、イマジナリーショートの効果により、非反転入力端の電圧レベルと同一になる。この結果、第１のＭＯＳトランジスタのドレイン・ソース間電圧を常時一定に制御することができ、トランスコンダクタンス値ｇｍの線形性能を向上させることができるという効果がある。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態を、図面を参照して説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係るトランスコンダクタンスアンプの回路図である。但し、図１に示す第１の実施の形態において、図４に示した従来例の各部に対応する部分には同一符号を付し、その説明を省略する。
図１に示す本実施の形態のトランスコンダクタンスアンプが、図４に示した従来のトランスコンダクタンスアンプと異なる点は２点である。
【００２９】
第１の異なる点は、Ｐ型ＭＯＳトランジスタＭ１１及びＮ型ＭＯＳトランジスタＭ１３を組み合わせたＣ−ＭＯＳトランジスタから構成される第１のインバータ回路１と、Ｐ型ＭＯＳトランジスタＭ１２及びＮ型ＭＯＳトランジスタＭ１４を組み合わせたＣ−ＭＯＳトランジスタから構成される第２のインバータ回路２とのインバータ回路対のうち、第１のインバータ回路１を、入力電圧Ｖ１がゲート端に印加されるＮ型ＭＯＳトランジスタＭ３１のドレイン端と、出力電流を取り出すための役割を担うＮ型ＭＯＳトランジスタＭ３７のゲートとの間に接続し、第２のインバータ回路２を、入力電圧Ｖ２がゲート端に印加されるＮ型ＭＯＳトランジスタＭ３２のドレイン端と、出力電流を取り出すための役割を担うＮ型ＭＯＳトランジスタＭ３８のゲートとの間に接続したことにある。
【００３０】
より詳細には、第１のインバータ回路１は、Ｐ型ＭＯＳトランジスタＭ１１のゲート端を、Ｎ型ＭＯＳトランジスタＭ３１のドレイン端に接続し、Ｐ型及びＮ型ＭＯＳトランジスタＭ１１，Ｍ１３の互いに接続されたドレイン端をＮ型ＭＯＳトランジスタＭ３７のゲート端に接続し、また、Ｐ型ＭＯＳトランジスタＭ１１のソース端を電源電圧Ｖｄｄの印加端子に、Ｎ型ＭＯＳトランジスタＭ１３のソース端を接地電圧Ｖｓｓとなる接地端子に接続した。
【００３１】
第２のインバータ回路２は、Ｐ型ＭＯＳトランジスタＭ１２のゲート端を、Ｎ型ＭＯＳトランジスタＭ３２のドレイン端に接続し、Ｐ型及びＮ型ＭＯＳトランジスタＭ１２，Ｍ１４の互いに接続されたドレイン端をＮ型ＭＯＳトランジスタＭ３８のゲート端に接続し、また、Ｐ型ＭＯＳトランジスタＭ１２のソース端を電源電圧Ｖｄｄの印加端子に、Ｎ型ＭＯＳトランジスタＭ１４のソース端を接地電圧Ｖｓｓとなる接地端子に接続した。
【００３２】
更に、電流源として動作するＮ型ＭＯＳトランジスタＭ１３，Ｍ１４の双方のゲート端に、同トランジスタＭ１３，Ｍ１４に流れる電流値を制御するためのバイアス電圧Ｂ３を印加するためのバイアス端子８を接続した。
第２の異なる点は、一対のＮ型ＭＯＳトランジスタＭ３７，Ｍ３８のソース端を、図４に示した襷がけとなるように、一対のＮ型ＭＯＳトランジスタＭ３１，Ｍ３０のドレイン端に接続するのではなく、図１に示すように、Ｎ型ＭＯＳトランジスタＭ３７のソース端をＮ型ＭＯＳトランジスタＭ３１のソース端に接続すると共に、Ｎ型ＭＯＳトランジスタＭ３８のソース端をＮ型ＭＯＳトランジスタＭ３１のソース端に接続した。つまり、対となる左右の回路間での交差接続を、左右の回路それぞれで完全に独立した回路構成としたことにある。
【００３３】
また、Ｎ型ＭＯＳトランジスタＭ３１，Ｍ３７のソース端及びＮ型ＭＯＳトランジスタＭ３３のドレイン端の各接続部分に符号９を付け、以降、接続部分９と称す。Ｎ型ＭＯＳトランジスタＭ３２，Ｍ３８のソース端及びＮ型ＭＯＳトランジスタＭ３４のドレイン端の各接続部分に符号１０を付け、以降、接続部分１０と称す。Ｐ型及びＮ型ＭＯＳトランジスタＭ３５，Ｍ３１のドレイン端及びＰ型ＭＯＳトランジスタＭ１１のゲート端の各接続部分に符号１１を付け、以降、接続部分１１と称す。Ｐ型及びＮ型ＭＯＳトランジスタＭ３６，Ｍ３２のドレイン端及びＰ型ＭＯＳトランジスタＭ１２のゲート端の各接続部分に符号１２を付け、以降、接続部分１２と称す。
【００３４】
Ｐ型及びＮ型ＭＯＳトランジスタＭ１１，Ｍ１３のドレイン端及びＮ型ＭＯＳトランジスタＭ３７のゲート端の各接続部分に符号１３を付け、以降、接続部分１３と称す。Ｐ型及びＮ型ＭＯＳトランジスタＭ１２，Ｍ１４のドレイン端及びＮ型ＭＯＳトランジスタＭ３８のゲート端の各接続部分に符号１４を付け、以降、接続部分１４と称す。
次に、このような構成のトランスコンダクタンスアンプの動作を説明する。
【００３５】
例えば、電源立上げ時に、何らかの原因で一対のＮ型ＭＯＳトランジスタＭ３１，Ｍ３２のドレイン端の電圧が共に、接地電圧Ｖｓｓ又はＶｓｓ近傍電圧になったとする。この場合の動作をＮ型ＭＯＳトランジスタＭ３１の回路側を代表して説明する。
上記のように接地電圧Ｖｓｓ近傍となったドレイン端の電圧は、Ｐ型ＭＯＳトランジスタＭ１１のゲート端に印加されるので、同トランジスタＭ１１のソース・ドレイン間に、より多くの電流が流れ、これによって接続部分１３の電圧が、所定電圧より高くなる。この電圧がゲート端に印加されるＮ型ＭＯＳトランジスタＭ３７のドレイン・ソース間には、より多くの電流が流れて接続部分９の電圧が上昇する。この上昇に応じてＮ型ＭＯＳトランジスタＭ３１のゲート・ソース間電圧が低下し、同トランジスタＭ３１のドレイン・ソース間に電流が流れなくなる。
【００３６】
これによって、接続部分１１の電圧が高くなるので、Ｐ型ＭＯＳトランジスタＭ１１のソース・ドレイン間に流れる電流が減少方向に推移し、これに応じて、第１のインバータ回路１の出力端子となる接続部分１３の電圧が低下方向に推移する。言わば、負帰還の構成で然も第１のインバータ回路１の作用により、帰還ループにおいては十分なゲインがある状態となる。
次に、電源立上げ時に、何らかの原因で一対のＮ型ＭＯＳトランジスタＭ３１，Ｍ３２のドレイン端の電圧が共に、電源電圧Ｖｄｄ又はＶｄｄ近傍電圧になったとする。この場合の動作をＮ型ＭＯＳトランジスタＭ３１の回路側を代表して説明する。
【００３７】
上記のように電源電圧Ｖｄｄ近傍となったドレイン端の電圧は、Ｐ型ＭＯＳトランジスタＭ１１のゲート端電圧に印加されるので、同トランジスタＭ１１のソース・ドレイン間に流れる電流は減少方向に推移する。これによって接続部分１３の電圧が所定電圧より低くなる。この電圧がゲート端に印加されるＮ型ＭＯＳトランジスタＭ３７のドレイン・ソース間に流れる電流は減少方向に推移するので、接続部分９の電圧が低下する。この低下に応じてＮ型ＭＯＳトランジスタＭ３１のゲート・ソース間電圧が上昇し、同トランジスタＭ３１のドレイン・ソース間に、より多くの電流が流れる。
【００３８】
これによって、接続部分１１の電圧が低下するので、Ｐ型ＭＯＳトランジスタＭ１１のソース・ドレイン間に流れる電流が増加方向に推移し、これに応じて、第１のインバータ回路１の出力端子となる接続部分１３の電圧が上昇方向に推移する。言わば、負帰還の構成で然も第１のインバータ回路１の作用により、帰還ループにおいては十分なゲインがある状態となる。
【００３９】
従って、例え入力ＭＯＳＦＥＴである一対のＮ型ＭＯＳトランジスタＭ３１，Ｍ３２のドレイン端に何らかの電圧変動が加わったとしても、第１及び第２のインバータ回路１，２の出力端１３，１４の電圧が印加される一対のＮ型ＭＯＳトランジスタＭ３７，Ｍ３８のゲート端の電圧レベルは、元の電圧値に戻ろうと動作するため、トランスコンダクタンスアンプが安定に動作することになる。
このように、第１の実施の形態のトランスコンダクタンスアンプによれば、不要な動作点で安定状態となることを防止することによって本来必要な安定動作を行わせることができる。
【００４０】
（第２の実施の形態）
図２は、本発明の第２の実施の形態に係るトランスコンダクタンスアンプの回路図である。但し、図２に示す本実施の形態において、図４に示した従来例の各部に対応する部分には同一符号を付し、その説明を省略する。
図２に示す第２の実施の形態のトランスコンダクタンスアンプが、図１に示した第１の実施の形態のトランスコンダクタンスアンプと異なる点は、第１のインバータ回路１に代え、第１のオペアンプＡ１を用い、第２のインバータ回路２に代え、第２のオペアンプＡ２を用いたことにある。
【００４１】
即ち、第１のオペアンプＡ１は、その反転入力端（−）を、Ｐ型ＭＯＳトランジスタＭ３５とＮ型ＭＯＳトランジスタＭ３１の互いに接続されたドレイン端（接続部分１１）に接続し、非反転入力端（＋）を、Ｎ型ＭＯＳトランジスタＭ３１のゲート端が接続された入力端子３０に接続し、更に、出力端１３を、Ｎ型ＭＯＳトランジスタＭ３７のゲート端に接続した。これによって、極性的には第１のインバータ回路１と同様としてある。
【００４２】
第２のオペアンプＡ２は、その反転入力端（−）を、Ｐ型ＭＯＳトランジスタＭ３６とＮ型ＭＯＳトランジスタＭ３２の互いに接続されたドレイン端（接続部分１２）に接続し、非反転入力端（＋）を、Ｎ型ＭＯＳトランジスタＭ３２のゲート端が接続された入力端子３１に接続し、更に、出力端１４を、Ｎ型ＭＯＳトランジスタＭ３８のゲート端に接続した。これによって、極性的には第２のインバータ回路２と同様としてある。
【００４３】
次に、このような構成のトランスコンダクタンスアンプの動作を説明する。
例えば、電源立上げ時に、何らかの原因で一対のＮ型ＭＯＳトランジスタＭ３１，Ｍ３２のドレイン端の電圧が共に、接地電圧Ｖｓｓ又はＶｓｓ近傍電圧になったとする。この場合の動作をＮ型ＭＯＳトランジスタＭ３１の回路側を代表して説明する。
上記のように接地電圧Ｖｓｓ近傍となったドレイン端の電圧は、第１のオペアンプＡ１の反転入力端（−）に印加されるので、同オペアンプＡ１の出力端１３の電圧は、入力電圧の電位を反転したＶｄｄ近傍の電圧となる。つまり、出力端１３の電圧が、所定電圧より高くなって、Ｎ型ＭＯＳトランジスタＭ３７のゲート端に印加されるので、同トランジスタＭ３７のドレイン・ソース間には、より多くの電流が流れて接続部分９の電圧が上昇する。この上昇に応じてＮ型ＭＯＳトランジスタＭ３１のゲート・ソース間電圧が低下し、同トランジスタＭ３１のドレイン・ソース間に電流が流れなくなる。
【００４４】
これによって、接続部分１１の電圧が高くなるので、第１のオペアンプＡ１の出力端１３の電圧が低下方向に推移する。言わば、負帰還の構成で然も第１のオペアンプＡ１の作用により、帰還ループにおいては十分なゲインがある状態となる。
次に、電源立上げ時に、何らかの原因で一対のＮ型ＭＯＳトランジスタＭ３１，Ｍ３２のドレイン端の電圧が共に、電源電圧Ｖｄｄ又はＶｄｄ近傍電圧になったとする。この場合の動作をＮ型ＭＯＳトランジスタＭ３１の回路側を代表して説明する。
【００４５】
上記のように電源電圧Ｖｄｄ近傍となったドレイン端の電圧は、第１のオペアンプＡ１の反転入力端（−）に印加されるので、同オペアンプＡ１の出力端１３の電圧は、入力電圧の電位を反転したＶｓｓ近傍の電圧となる。つまり、出力端１３の電圧が、所定電圧より低くなって、Ｎ型ＭＯＳトランジスタＭ３７のゲート端に印加されるので、同トランジスタＭ３７のドレイン・ソース間に流れる電流は減少方向に推移し、接続部分９の電圧が下降する。この下降に応じてＮ型ＭＯＳトランジスタＭ３１のゲート・ソース間電圧が上昇し、同トランジスタＭ３１のドレイン・ソース間に流れる電流が増加方向に推移する。
【００４６】
これによって、接続部分１１の電圧が低くなるので、第１のオペアンプＡ１の出力端１３の電圧が上昇方向に推移する。言わば、負帰還の構成で然も第１のオペアンプＡ１の作用により、帰還ループにおいては十分なゲインがある状態となる。
従って、例え入力ＭＯＳＦＥＴである一対のＮ型ＭＯＳトランジスタＭ３１，Ｍ３２のドレイン端に何らかの電圧変動が加わったとしても、第１及び第２のオペアンプＡ１，Ａ２の出力端１３，１４の電圧が印加される一対のＮ型ＭＯＳトランジスタＭ３７，Ｍ３８のゲート端の電圧レベルは、元の電圧値に戻ろうと動作するため、トランスコンダクタンスアンプが安定に動作することになる。
【００４７】
このように、第２の実施の形態のトランスコンダクタンスアンプによれば、不要な動作点で安定状態となることを防止することによって本来必要な安定動作を行わせることができる。
この他、第２の実施の形態のトランスコンダクタンスアンプにおいては、第１及び第２のオペアンプＡ１，Ａ２が、その非反転入力端（＋）に入力電圧Ｖ１，Ｖ２が印加されるように接続してある。
【００４８】
この場合、各オペアンプＡ１，Ａ２の反転入力端（−）の電圧信号レベルは、イマジナリーショートの効果により、非反転入力端（＋）の電圧信号レベルと同一になる。この結果、入力ＭＯＳＦＥＴであるＮ型ＭＯＳトランジスタＭ３１，Ｍ３２のドレイン端１１，１２と、入力端子３０，３１のレベルとが同じになる。Ｎ型ＭＯＳトランジスタＭ３１，Ｍ３２には、常時一定の電流が流れているため、同トランジスタＭ３１，Ｍ３２のゲート・ソース間の電圧は常に一定となっている。
【００４９】
Ｖ１−Ｖ９＝一定、Ｖ２−Ｖ１０＝一定
これによって、Ｎ型ＭＯＳトランジスタＭ３１，Ｍ３２のドレイン・ソース間電圧も常時一定に制御されていることになる。
本来であれば、ＭＯＳＦＥＴは、チャネル変調効果によりドレイン・ソース間電圧の変動に応じて僅かに電流が変化するので、本トランスコンダクタンスアンプのトランスコンダクタンス値ｇｍの線形性能が僅かに劣化していた。しかし、上記のように、入力ＭＯＳＦＥＴである一対のＮ型ＭＯＳトランジスタＭ３１，Ｍ３２のドレイン・ソース間電圧を一定に制御することが可能となるので、結果的に線形性能を向上させることができる。
【００５０】
また、上記第１及び第２の実施の形態において、入力ＭＯＳＦＥＴとしてＮ型ＭＯＳトランジスタを用いたが、全てのＮ型ＭＯＳトランジスタをＰ型ＭＯＳトランジスタにすると共に、全てのＰ型ＭＯＳトランジスタをＮ型ＭＯＳトランジスタにしてもよい。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施の形態に係るトランスコンダクタンスアンプの回路図である。
【図２】本発明の第２の実施の形態に係るトランスコンダクタンスアンプの回路図である。
【図３】従来のトランスコンダクタンスアンプの第１の回路図である。
【図４】従来のトランスコンダクタンスアンプの第２の回路図である。
【符号の説明】
【００５２】
１，２  インバータ回路
９，１０，１１，１２  ＭＯＳトランジスタ間の接続部分
３０，３１  入力端子
３４，３５  出力端子
８，３６，３７  バイアス端子
３８  制御端子
Ａ１，Ａ２  オペアンプ
Ｍ３１，Ｍ３２  入力側の差動対となるＮ型ＭＯＳトランジスタ
Ｍ３３，Ｍ３４  抵抗として動作するＮ型ＭＯＳトランジスタ
Ｍ３５，Ｍ３６  定電流源として機能するＰ型ＭＯＳトランジスタ
Ｍ３７，Ｍ３８  出力電流を取り出す役割を担うＮ型ＭＯＳトランジスタ
Ｍ３９，Ｍ４０  出力同相レベル制御用として動作するＰ型ＭＯＳトランジスタ
Ｖｃ  Ｎ型ＭＯＳトランジスタＭ３３，Ｍ３４の抵抗値の制御電圧
Ｂ１，Ｂ３  電流値制御用のバイアス電圧
Ｂ２  同相レベル制御用のバイアス電圧
Ｖ１，Ｖ２  入力電圧
Ｖ９，Ｖ１０  入力側の差動対となるＮ型ＭＯＳトランジスタのソース電圧
Ｖｄｄ  電源電圧
Ｖｓｓ  接地電圧
【図１】
2005057535.tif 000004
【図２】
2005057535.tif 000005
【図３】
2005057535.tif 000006
【図４】
2005057535.tif 000007