(57)【要約】【課題】  フィルタ処理のオン又はオフの切り替えが可能な信号処理装置において、回路規模やプログラムサイズを大きくすることなく低コストな装置構成で、フィルタ処理オン・オフ切り替え時におけるノイズの発生を防止する。【解決手段】  フィルタオン・オフ制御部３０４から出力された制御信号に基づいて、フィルタオン時には、入力データをフィルタ演算部３０３でフィルタ演算して出力データを生成して出力する一方、フィルタオフ時には、出力選択部３０５でディレイバッファ３０２内のディレイデータから所定のディレイデータを取り出して出力するように制御する。【選択図】  図３
2005347946.tif 000002
【特許請求の範囲】
【請求項１】
入力データを遅延させてディレイデータを生成し、該ディレイデータを保持するディレイバッファと、
フィルタ処理のオン又はオフに応じた制御信号を出力するフィルタオン・オフ制御部と、
前記フィルタオン・オフ制御部から出力される制御信号に基づいて、前記ディレイバッファから所定のディレイデータを取り出して出力する出力選択部と、
前記フィルタオン・オフ制御部から出力される制御信号に基づいて、前記ディレイバッファに保持されている前記ディレイデータに対してフィルタ演算を行い、その演算結果を出力するフィルタ演算部とを備えていることを特徴とする信号処理装置。
【請求項２】
入力データを遅延させてディレイデータを生成し、該ディレイデータを保持するディレイバッファと、
フィルタ処理のオン又はオフに応じた制御信号を出力するフィルタオン・オフ制御部と、
前記ディレイバッファに保持されている前記ディレイデータに対してフィルタ演算を行い、その演算結果を出力するフィルタ演算部と、
前記フィルタオン・オフ制御部から出力される制御信号に基づいて、前記フィルタ演算部のフィルタ係数を切り替えるフィルタ係数設定部とを備えていることを特徴とする信号処理装置。
【請求項３】
請求項２に記載された信号処理装置において、
前記フィルタ係数設定部は、前記フィルタオン・オフ制御部からフィルタオンの制御信号が出力された場合には、フィルタ演算に必要なフィルタ係数を設定する一方、フィルタオフの制御信号が出力された場合には、所定のディレイデータに掛かるフィルタ係数を“１”に設定し、その他のディレイデータに掛かるフィルタ係数を“０”に設定するように構成されていることを特徴とする信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ処理のオン又はオフの切り替えが可能な信号処理装置に関するものである。
【背景技術】
【０００２】
従来より、ＤＶＤプレーヤ、デジタルテレビ、携帯電話、又は電子楽器等の音響信号再生機器において、音響効果（例えば、コーラスやリバーブ等）を付加したり必要な周波数帯域の信号を取り出したりすること等を目的として、デジタルシグナルプロセッサ等の信号処理装置を用いてフィルタ処理を行っている。
【０００３】
上述のような信号処理装置でフィルタ処理を行うために、例えば、フィルタ処理を常にオンにしたり、又は入力信号の特性に応じて自動的に適切なフィルタの選択を行う場合や、音響信号再生機器の使用者が音響効果をオン・オフする場合等に、再生途中でフィルタ処理をオン・オフしたりすることが考えられる。
【０００４】
図１は、フィルタ処理のオン又はオフの切り替えが可能な従来の信号処理装置の構成を示すブロック図である。図１において、１０１はフィルタ処理のオン又はオフを設定するフィルタオン・オフ切り替えスイッチ、１０２は入力データを順次遅延させて保持しておくディレイバッファ、１０３はフィルタ演算を行うフィルタ演算部である。ここで、前記ディレイバッファ１０２は、シフトレジスタやメモリ等によって構成されている。
【０００５】
前記フィルタオン・オフ切り替えスイッチ１０１がオン状態のときには、入力データがディレイバッファ１０２に入力され、前記ディレイバッファ１０２で順次遅延されてディレイデータが生成され、前記ディレイバッファ１０２内に保持される。そして、フィルタ演算部１０３はディレイバッファ１０２内のディレイデータを用いてフィルタ演算、すなわちディレイデータとフィルタ係数との積和演算を行い、出力データを生成する。
【０００６】
前記フィルタオン・オフ切り替えスイッチ１０１がオフ状態のときには、入力データはディレイバッファ１０２で遅延及び保持されることなくそのまま出力データとして出力される。
【０００７】
しかし、上述した信号処理装置の構成では、フィルタオフからオンに切り替える際に、ディレイバッファ１０２内には前回のフィルタオン時のディレイデータが残存しているため、この残存データと新規入力データとの境界で不連続が生じる。このため、前回フィルタオン時のディレイデータが残存した状態のディレイバッファ１０２でフィルタ演算を行った場合、出力データにも不連続が生じてしまい、ノイズが発生するという問題があった。
【０００８】
そこで、ディレイバッファをクリアすることで残存データを消去したり、出力データをマスクすることによってノイズを防ぐ方法が開発されている（例えば、特許文献１参照）。
【０００９】
しかしながら、上記方法では、前回フィルタオン時の残存データの影響を防ぐことはできるが、図２に示すように、フィルタオフからオンに切り替えた直後には、ディレイバッファが新規入力データで充填されるまでの間、値が０のデータ、又はほぼ０のデータが出力されてしまい、出力データの不連続に起因する聴感上のノイズが発生してしまうという別の問題があった。
【００１０】
そこで、フィルタ係数を徐々に切り替えていったり、ディレイバッファを２つ用意し、一方のディレイバッファＡでは入力データを保持し、他方のディレイバッファＢではフィルタ処理後のデータを保持するようにして、フィルタ切り替え時にはディレイバッファＢが充填されるまでディレイバッファＡのデータを出力することによってフィルタ切り替え直後のノイズを防ぐ方法が開発されている（例えば、特許文献２参照）。
【特許文献１】特開平５−６１４９３号公報
【特許文献２】特開平１０−１６１６５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述した方法では、ノイズの発生を防止することは可能であるが、フィルタ係数を徐々に切り替える手段が別途必要であることや、２つのディレイバッファを必要とすること等、その装置構成が複雑となり、図１に示すような信号処理装置と比較して大きなコストがかかってしまうという別の問題がある。
【００１２】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、フィルタ処理のオン又はオフの切り替えが可能な信号処理装置において、回路規模やプログラムサイズを大きくすることなく低コストな装置構成で、フィルタ処理のオン又はオフの切り替え時におけるノイズの発生を防止することにある。
【課題を解決するための手段】
【００１３】
すなわち、請求項１の発明は、入力データを遅延させてディレイデータを生成し、該ディレイデータを保持するディレイバッファと、
フィルタ処理のオン又はオフに応じた制御信号を出力するフィルタオン・オフ制御部と、
前記フィルタオン・オフ制御部から出力される制御信号に基づいて、前記ディレイバッファから所定のディレイデータを取り出して出力する出力選択部と、
前記フィルタオン・オフ制御部から出力される制御信号に基づいて、前記ディレイバッファに保持されている前記ディレイデータに対してフィルタ演算を行い、その演算結果を出力するフィルタ演算部とを備えていることを特徴とする。
【００１４】
請求項２の発明は、入力データを遅延させてディレイデータを生成し、該ディレイデータを保持するディレイバッファと、
フィルタ処理のオン又はオフに応じた制御信号を出力するフィルタオン・オフ制御部と、
前記ディレイバッファに保持されている前記ディレイデータに対してフィルタ演算を行い、その演算結果を出力するフィルタ演算部と、
前記フィルタオン・オフ制御部から出力される制御信号に基づいて、前記フィルタ演算部のフィルタ係数を切り替えるフィルタ係数設定部とを備えていることを特徴とする。
【００１５】
請求項３の発明は、請求項２に記載された信号処理装置において、
前記フィルタ係数設定部は、前記フィルタオン・オフ制御部からフィルタオンの制御信号が出力された場合には、フィルタ演算に必要なフィルタ係数を設定する一方、フィルタオフの制御信号が出力された場合には、所定のディレイデータに掛かるフィルタ係数を“１”に設定し、その他のディレイデータに掛かるフィルタ係数を“０”に設定するように構成されていることを特徴とする。
【発明の効果】
【００１６】
本発明により、フィルタ処理のオン又はオフの切り替え時におけるノイズの発生を防止することができる。また、単純な装置構成であるため実施が容易であり、さらに回路規模やプログラムサイズを大きくすることなく低コストでノイズ防止を実現することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制限することを意図するものでは全くない。
【００１８】
（実施形態１）
図３は、本発明の実施形態１に係る信号処理装置の構成を示すブロック図である。図３において、３０２は入力データを順次遅延させて保持しておくディレイバッファ、３０３はフィルタ演算を行い、その演算結果を出力するフィルタ演算部、３０４はフィルタ処理のオン又はオフに応じた制御信号を出力するフィルタオン・オフ制御部、３０５はディレイバッファ３０２から所定のディレイデータを取り出して出力する出力選択部である。
【００１９】
以下、前記信号処理装置の動作について説明する。まず、入力データがディレイバッファ３０２に入力され、前記ディレイバッファ３０２で順次遅延されてディレイデータが生成され、ディレイバッファ３０２内に保持される。
【００２０】
ここで、フィルタオン時には、前記フィルタオン・オフ制御部３０４からフィルタ演算部３０３に対して前記フィルタ演算部３０３の動作を有効とする制御信号が出力される一方、出力選択部３０５に対して前記出力選択部３０５の動作を無効とする制御信号が出力される。
【００２１】
前記制御信号の出力に基づいて、前記フィルタ演算部３０３が有効となり前記出力選択部３０５が無効となるため、前記ディレイバッファ３０２内のディレイデータはフィルタ演算部３０３に送信される。そして、前記フィルタ演算部３０３でフィルタ演算、すなわちディレイデータとフィルタ係数との積和演算が行われ、出力データが生成される。
【００２２】
また、フィルタオフ時には、前記フィルタオン・オフ制御部３０４からフィルタ演算部３０３に対して前記フィルタ演算部３０３の動作を無効とする制御信号が出力される一方、出力選択部３０５に対して前記出力選択部３０５の動作を有効とする制御信号が出力される。
【００２３】
前記制御信号の出力に基づいて、前記フィルタ演算部３０３が無効となり前記出力選択部３０５が有効となるため、前記出力選択部３０５によって前記ディレイバッファ３０２内のディレイデータから所定のディレイデータが取り出され出力される。
【００２４】
なお、前記フィルタ演算部３０３として、フィルタ係数が偶対称であり且つタップ数が奇数であるＦＩＲフィルタを用いる場合には、中央のタップのフィルタ係数が最大となり、さらに中央のタップを中心としてフィルタ係数が偶対称となっているので、中央のタップのディレイデータを取り出して出力するようにすれば、フィルタオン・オフ切り替え前後の出力データのレベル差を小さくすることができる。
【００２５】
図４は、図３に示すディレイバッファ３０２、フィルタ演算部３０３、及び出力選択部３０５の詳細な構成を示す図である。フィルタオフ時に前記フィルタオン・オフ制御部３０４から出力された制御信号を受信した出力選択部３０５は、ディレイバッファ３０２内に保持されているディレイデータのうち中央のタップのディレイデータを取り出して出力データとする。
【００２６】
なお、前記フィルタ演算部３０３として、フィルタ係数が偶対称であり且つタップ数が偶数であるＦＩＲフィルタを用いる場合には、中央に位置する２つのタップのうち何れか一方のタップのディレイデータを取り出して出力すればよい。
【００２７】
以上のように構成された本実施形態１に係る信号処理装置では、データ入力途中でフィルタ処理のオン又はオフを切り替えた場合でも、値が０のデータ、又はほぼ０のデータが出力されることはなく、ノイズの発生を防止することができる。
【００２８】
（実施形態２）
図５は、本発明の実施形態２に係る信号処理装置の構成を示すブロック図である。図５において、５０２は入力データを順次遅延させて保持しておくディレイバッファ、５０３はフィルタ演算を行うフィルタ演算部、５０４はフィルタ処理のオン又はオフに応じた制御信号を出力するフィルタオン・オフ制御部、５０６はフィルタ係数を設定するフィルタ係数設定部である。
【００２９】
以下、前記信号処理装置の動作について説明する。まず、入力データがディレイバッファ５０２に入力され、前記ディレイバッファ５０２で順次遅延されてディレイデータが生成され、ディレイバッファ５０２内に保持される。
【００３０】
ここで、フィルタオン時には、前記フィルタオン・オフ制御部５０４からフィルタ係数設定部５０６に対してフィルタオンの制御信号が出力される。
【００３１】
前記フィルタオンの制御信号を受信したフィルタ係数設定部５０６は、フィルタ処理のためのフィルタ係数を設定する。そして、フィルタ演算部５０３でフィルタ演算、すなわち前記ディレイデータと前記フィルタ係数との積和演算が行われ、出力データが生成される。
【００３２】
また、フィルタオフ時には、前記フィルタオン・オフ制御部５０４からフィルタ係数設定部５０６に対してフィルタオフの制御信号が出力される。
【００３３】
前記フィルタオフの制御信号を受信したフィルタ係数設定部５０６は、フィルタ処理のためのフィルタ係数を設定する。そして、フィルタ演算部５０３で演算処理が行われ、出力データが生成される。
【００３４】
なお、前記フィルタ演算部５０３として、フィルタ係数が偶対称であり且つタップ数が奇数であるＦＩＲフィルタを用いる場合には、中央のタップのディレイデータを出力するようにすれば、フィルタオン・オフ切り替え前後の出力データのレベル差を小さくすることができる。
【００３５】
図６は、図５に示すディレイバッファ５０２、フィルタ演算部５０３、及びフィルタ係数設定部５０６の詳細な構成を示す図である。フィルタオフ時にフィルタオフの信号を受信したフィルタ係数設定部５０６は、中央のタップに掛かるフィルタ係数を“１”に設定し、その他のタップに掛かるフィルタ係数を“０”に設定する。そして、フィルタ演算部５０３は、設定されたフィルタ係数とディレイバッファ５０２内に保持されたディレイデータとによりフィルタ演算を行い、出力データを生成する。
【００３６】
なお、前記フィルタ演算部５０３として、フィルタ係数が偶対称であり且つタップ数が偶数であるＦＩＲフィルタを用いる場合には、中央に位置する２つのタップのうち何れか一方のタップのフィルタ係数を“１”に設定し、他方のタップを含むその他のタップのフィルタ係数を全て“０”に設定すればよい。
【００３７】
以上のように構成された本実施形態２に係る信号処理装置では、データ入力途中でフィルタ処理のオン又はオフを切り替えた場合でも、値が０のデータ、又はほぼ０のデータが出力されることはなく、ノイズの発生を防止することができる。
【産業上の利用可能性】
【００３８】
以上説明したように、本発明は、信号処理装置において、フィルタ処理のオン又はオフの切り替え時におけるノイズの発生を防止できるという実用性の高い効果が得られることから、きわめて有用で産業上の利用可能性は高い。
【図面の簡単な説明】
【００３９】
【図１】従来の信号処理装置の構成を示すブロック図である。
【図２】従来の信号処理装置においてフィルタオフからオンに切り替えたときの出力データを示す図である。
【図３】本発明の実施形態１に係る信号処理装置の構成を示すブロック図である。
【図４】本発明の実施形態１に係る信号処理装置の詳細な構成を示すブロック図である。
【図５】本発明の実施形態２に係る信号処理装置の構成を示すブロック図である。
【図６】本発明の実施形態２に係る信号処理装置の詳細な構成を示すブロック図である。
【符号の説明】
【００４０】
３０２  ディレイバッファ
３０３  フィルタ演算部
３０４  フィルタオン・オフ制御部
３０５  出力選択部
５０２  ディレイバッファ
５０３  フィルタ演算部
５０４  フィルタオン・オフ制御部
５０６  フィルタ係数設定部
【図１】
2005347946.tif 000003
【図２】
2005347946.tif 000004
【図３】
2005347946.tif 000005
【図４】
2005347946.tif 000006
【図５】
2005347946.tif 000007
【図６】
2005347946.tif 000008