(57)【要約】【課題】ポリシリコン内におけるドーパントの濃度を均一にして抵抗を形成することによって、ミックス信号とＲＦ特性を向上させることができる半導体素子における抵抗の製造方法を提供する。【解決手段】ポリシリコンでなされた抵抗の製造において、半導体基板の上部に７００℃以上の温度でポリシリコンを蒸着して微粒子構造のポリシリコン膜を形成したり、６００℃の温度で第一の高さにポリシリコンを蒸着した後にパージし、また第二の高さにポリシリコンを蒸着した後にパージして異種核が生成された微粒子ポリシリコン膜を形成する。このような微粒子ポリシリコン膜にドーパントをドーピングして熱処理した後に、ポリシリコンをパターニングして抵抗パターンを形成する。したがって、本発明の抵抗はポリシリコン膜内の微粒子グレインによりドーパントの濃度勾配が小さくなりながら均一な分布を持つようになる。【選択図】図５ｄ
2005150726.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上部に７００℃〜１０００℃の温度でポリシリコンを蒸着して、微粒子グレイン構造を形成する段階；
前記ポリシリコンにドーパントをドーピングして熱処理する段階；及び
前記ポリシリコンをパターニングして抵抗パターンを形成する段階；を含むことを特徴とする半導体素子における抵抗の製造方法。
【請求項２】
前記ドーパントドーピング工程は、１０１３／ｃｍ２〜１０１４／ｃｍ２の濃度範囲と２０ｋｅＶ〜６０ｋｅＶのエネルギーの大きさで進行することを特徴とする請求項１に記載の半導体素子における抵抗の製造方法。
【請求項３】
半導体基板の上部にポリシリコンを蒸着する際、まず、第一の高さにポリシリコンを蒸着した後にパージし、更に第二の高さにポリシリコンを蒸着した後にパージして、異種核が生成されたポリシリコン膜を形成する段階；
前記ポリシリコンにドーパントをドーピングして熱処理する段階；及び
前記ポリシリコンをパターニングして抵抗パターンを形成する段階；を含むことを特徴とする半導体素子における抵抗の製造方法。
【請求項４】
前記ドーパントドーピング工程は、１０１３／ｃｍ２〜１０１４／ｃｍ２の濃度範囲と２０ｋｅＶ〜６０ｋｅＶのエネルギー大きさで進行することを特徴とする請求項３に記載の半導体素子における抵抗の製造方法。
【請求項５】
前記ポリシリコンの第一及び第二の高さは、それぞれ１００℃〜５００℃で蒸着することを特徴とする請求項３に記載の半導体素子における抵抗の製造方法。
【請求項６】
前記ポリシリコンの蒸着は、２００〜６００℃で施して粒子のサイズを小さく形成することを特徴とする請求項３に記載の半導体素子における抵抗の製造方法。
【請求項７】
前記ポリシリコンの蒸着は、ＣＶＤ、低温ＡＬＤ、プラズマのうちいずれかの方法で施すことを特徴とする請求項３に記載の半導体素子における抵抗の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子における抵抗の製造方法に関するものである。特に、ポリシリコン内におけるドーパントの濃度を均一にして抵抗を形成することによって、ミックス信号とＲＦ特性を向上させることができる半導体素子における抵抗の製造方法に関するものである。
【背景技術】
【０００２】
一般的に、ポリシリコンで製造した抵抗は拡散抵抗に比べて温度特性に優れ、素子の製造時、小さな面積を占める等の利点がある。
【０００３】
一方、ポリシリコン抵抗は、ゲート酸化膜の製造工程以後ゲート電極に使用するポリシリコンのドーピング程度に基づいて、一般抵抗と高抵抗に区分される。一般抵抗は〜１０１５／ｃｍ２程度のドーパント濃度でポリシリコンをドーピングして使用する反面、高抵抗はこれより低い１０１４／ｃｍ２ドーパント濃度でドーピングして使用する。
【０００４】
図１ａないし図１ｄは従来の技術により抵抗を製造する方法を順に示す工程図であり、これらの図面を参照して従来技術による抵抗の製造方法を説明する。
【０００５】
まず、図１ａに示すように、半導体基板１０としてのシリコン基板の上部には絶縁膜１２としてのシリコン酸化膜（ＳｉＯ２）を形成し、このシリコン酸化膜上には抵抗にて用いられる導電膜としてのポリシリコン膜１４を蒸着する。
【０００６】
次に、図１ｂに示すように、シリサイド工程が進行されない一般抵抗のために、高抵抗部分をマスキングし、一般抵抗部分のポリシリコン膜１６をオープンして、ｎ+／ｐ+ドーパントを高濃度（〜１０１５／ｃｍ２）でドーピングする。または、図１ｃに示すように、高抵抗のために一般抵抗部分をマスキングし、高抵抗部分のポリシリコン膜１８をオープンしてｐ-ドーパントを低濃度（〜１０１４／ｃｍ２)でドーピングする。
【０００７】
続いて、熱処理工程を行ってドーピングされたドーパントがポリシリコン膜に広がるようにした後に、抵抗マスクを用いたエッチング工程でポリシリコン膜をパターニングして一般抵抗パターン１６または高抵抗パターン１８を定義する。
【０００８】
次に、図１ｄに示すように、一般抵抗パターン１６、高抵抗パターン１８上部面の全体に層間絶縁膜２０を蒸着し、この層間絶縁膜２０を介して抵抗パターン１６、１８と垂直に連結するコンタクト電極２２、配線２４を形成する。
【０００９】
従来技術による抵抗の製造工程時、一般抵抗または高抵抗のドーピング濃度を抵抗係数ターゲットに合せることができる。しかし、ポリシリコン膜は約６００℃の温度で蒸着されるため、柱状構造を有するものとなる。このような柱状構造においては、微粒子構造より抵抗が低く、ドーピング濃度も低い。また後続の熱処理が不充分である場合はグレイン構造が大きいため、グレインの内部におけるドーピングの変化が増大する。
【００１０】
一方、ミックス信号及びＲＦ素子中の抵抗においても、信号のマッチングのためにＶＣＲ（ｖｏｌｔａｇｅ  ｃｏｅｆｆｉｃｉｅｎｔ  ｖａｒｉａｔｉｏｎ）及びＴＣＲ（ｔｅｍｐｅｒａｔｕｒｅ  ｃｏｅｆｆｉｃｉｅｎｔ  ｖａｒｉａｔｉｏｎ）の特性向上を大きく要求している。しかし、従来技術の抵抗はポリシリコン膜の柱状構造によりドーパントの濃度変化が不均一であり、これによってミックス信号とＲＦ素子等において非常に重要視される線形特性を低下させる問題点がある。
【００１１】
【特許文献１】米国特許第５，１６８，７４９号
【特許文献２】米国特許第５，９８１，３５２号
【発明の開示】
【発明が解決しようとする課題】
【００１２】
前述した従来技術の問題点を解決するためになされた本発明は、ポリシリコン抵抗を形成する場合、７００℃以上の高温でポリシリコンを蒸着したり、６００℃で一定の厚さにポリシリコンを蒸着し、パージで蒸着を中断する工程を繰り返すことによって、ポリシリコン膜内のグレインを微粒子形態で作ってドーパント濃度をより均一にし、ミックス及びＲＦ素子の抵抗の線形特性を向上させることができる半導体素子における抵抗の製造方法を提供することにその目的がある。
【課題を解決するための手段】
【００１３】
このような目的を達成するために、本発明の半導体素子における抵抗の製造方法は、半導体基板の上部に７００℃〜１０００℃の温度でポリシリコンを蒸着して、微粒子グレイン構造を形成する段階と、前記ポリシリコンにドーパントをドーピングして熱処理する段階と、及び前記ポリシリコンをパターニングして抵抗パターンを形成する段階と、を含むことを特徴とする。
【００１４】
ここで、前記ドーパントドーピング工程は、１０１３／ｃｍ２〜１０１４／ｃｍ２の濃度範囲と２０ｋｅＶ〜６０ｋｅＶのエネルギーの大きさで進行することが好ましい。
【００１５】
また、本発明の一側面によれば、本発明の半導体素子における抵抗の製造方法は、半導体基板の上部にポリシリコンを蒸着する際、まず、第一の高さにポリシリコンを蒸着した後にパージし、更に第二の高さにポリシリコンを蒸着した後にパージして、異種核が生成されたポリシリコン膜を形成する段階と、前記ポリシリコンにドーパントをドーピングして熱処理する段階と、及び前記ポリシリコンをパターニングして抵抗パターンを形成する段階と、を含むことを特徴とする。
【００１６】
ここで、前記ドーパントドーピング工程は、１０１３／ｃｍ２〜１０１４／ｃｍ２の濃度範囲と２０ｋｅＶ〜６０ｋｅＶのエネルギー大きさで進行することが好ましい。
【００１７】
また、前記ポリシリコンの第一及び第二の高さは、それぞれ１００℃〜５００℃で蒸着することが好ましい。
【００１８】
また、前記ポリシリコンの蒸着は、低温（２００〜６００℃)で施して粒子のサイズを小さく形成することが好ましい。
【００１９】
さらに、前記ポリシリコンの蒸着は、ＣＶＤ、低温ＡＬＤ、プラズマのうちいずれかの方法で施すことが好ましい。
【発明の効果】
【００２０】
本発明によれば、ポリシリコン抵抗を形成する場合、７００℃以上の高温でポリシリコンを蒸着したり、６００℃で一定の厚さにポリシリコンを蒸着し、パージ工程で蒸着を中断する工程を繰り返すことによって、ポリシリコン膜内のグレインを微粒子形態で作ってドーパントの濃度勾配を小さくして均一にする。
【００２１】
したがって、本発明は抵抗のＶＣＲ、ＴＣＲ特性を向上させることができるので、ミックス及びＲＦ素子の抵抗の線形特性を確保することができる。
【発明を実施するための最良の形態】
【００２２】
以下、添付図面を参照して本発明の好ましい実施形態について説明する。
【００２３】
図２ａないし図２ｄは本発明の抵抗製造方法を順に示す工程図であり、これらの図面を参照して本発明の抵抗製造方法を説明する。
【００２４】
まず、図２ａに示すように、半導体基板１００としてのシリコン基板の上部には絶縁膜１０２としてのシリコン酸化膜（ＳｉＯ２）を形成し、このシリコン酸化膜上には抵抗にて用いられる導電膜としてのポリシリコン膜１０４を蒸着する。本発明においては、ポリシリコン膜１０４の蒸着時、７００℃以上の高温蒸着を施して、核成長による核生成を高めて微粒子構造のポリシリコン膜１０４を形成する。または、従来のように６００℃の温度で一定の厚さに蒸着した後に、パージ工程を繰り返して複数の微細な異種核サイトを作って、微粒子構造のポリシリコン膜１０４を形成する。
【００２５】
次に、図２ｂに示すように、シリサイド工程が行われない一般抵抗のために高抵抗部分をマスキングし、一般抵抗部分の微粒子構造のポリシリコン膜１０６をオープンして、ｎ+／ｐ+ドーパントを高濃度（〜１０１５／ｃｍ２）でドーピングする。または、図２ｃに示すように、高抵抗のために一般抵抗部分をマスキングし、高抵抗部分の微粒子構造のポリシリコン膜１０８をオープンして、ｐ-ドーパントを低濃度（〜１０１４／ｃｍ２）でドーピングする。この時、ドーピングエネルギーの大きさは２０ｋｅＶ〜６０ｋｅＶの範囲で進行する。
【００２６】
一方、高抵抗ポリシリコン膜１０８の場合、後続の熱処理工程において、ドーパントのアウトディフュージョンを防止するために、さらに微量の炭素ドーパントをドーピングすることができる。
【００２７】
次に、熱処理工程を行ってドーピングしたドーパントがポリシリコン膜に広がるようにした後、抵抗マスクを用いたエッチング工程でポリシリコン膜をパターニングして一般抵抗パターン１０６または高抵抗パターン１０８を定義する。この時、微粒子構造のポリシリコンは従来の柱状構造のポリシリコンよりグレインのサイズが小さいため、ドーピング工程時に本発明におけるドーパントの濃度分布が柱状構造のポリシリコンより均一になる。
【００２８】
続いて、図２ｄに示すように、一般抵抗パターン１０６、高抵抗パターン１０８の上面全体に層間絶縁膜１１０を蒸着し、この層間絶縁膜１１０を介して抵抗パターン１０６、１０８と垂直に連結するコンタクト電極１１２、配線１１４を形成する。
【００２９】
図３ａ及び図３ｂは、従来技術及び本発明の抵抗内におけるポリシリコン膜のグレイン構造を比較して示す図面である。これらの図面において、ｙ軸はポリシリコン膜内のドーパントの濃度を表し、ｘ軸はドーピングした領域を示す。
【００３０】
図３ａを参照すると、従来技術のポリシリコン膜は柱状構造になっているので、ドーパント濃度が膜内に不均一に分布している。これに反して図３ｂに示すように、本発明のポリシリコン膜は微粒子構造になっているので、ドーパント濃度が膜内に均一に分布していることが分かる。
【００３１】
図４ａ及び図４ｂは、本発明の一実施形態の抵抗におけるポリシリコン膜の製造工程を示す図面である。これらの図面には本発明のポリシリコン膜の蒸着工程において、高温工程を適用した例が示されている。
【００３２】
まず、図４ａ及び図４ｂに示すように、絶縁膜２０２がある半導体基板２００の上部に７００℃〜１０００℃の温度でポリシリコンを蒸着して微粒子グレイン構造を有するポリシリコン膜２０６を形成する。
【００３３】
このように、本実施形態ではポリシリコン蒸着を、一般ポリシリコン蒸着温度（６００℃)より高い７００℃〜１０００℃の温度で行うので、核２０４の成長より核２０４の生成数を大きく増加させて、微粒子グレイン構造を持つようにする。
【００３４】
図５ａないし図５ｄは、本発明の他の実施形態の抵抗におけるポリシリコン膜製造工程を示す図面である。この実施形態に係るポリシリコンの製造工程では、従来のポリシリコンの蒸着温度と同じ６００℃の温度でポリシリコンを蒸着すると共に、次のような蒸着及びパージを繰り返して行う。
【００３５】
すなわち、図５ａ及び図５ｂに示すように、絶縁膜２１２がある半導体基板２１０の上部には、第一の高さ（１００Å〜５００Å)でポリシリコン２１２、２１６を蒸着した後にパージする。
【００３６】
そして、図５ｃ及び図５ｄに示すように、また第二の高さ（１００Å〜５００Å)でポリシリコン２１０を蒸着した後にパージする。
【００３７】
このような方法でポリシリコンの蒸着及びパージを繰り返して行うことによって、微細な異種核２１４、２１８、２２２サイトが作られて核数が大きく増大するので、微粒子構造のポリシリコン膜２１２、２１６、２１０が作られる。この時、Sｉ蒸着方法と温度は非常に多様にすることができる。なぜなら、界面を利用して異種核を作ることができるので、蒸着温度（２００〜６００℃）が低くても粒子の大きさを小さくでき、一般的なＣＶＤ以外に低温ＡＬＤ、プラズマを用いた蒸着法等を利用することができる。
【００３８】
本発明の一実施形態及び、他の実施形態で説明したように、微粒子構造のポリシリコン膜に図２ｂないし図２ｄの製造工程を適用してポリシリコン膜の抵抗パターンを形成できる。
【産業上の利用可能性】
【００３９】
以上のように、本発明はポリシリコン抵抗を形成する場合、７００℃以上の高温でポリシリコンを蒸着したり、６００℃で一定の厚さにポリシリコンを蒸着し、パージ工程で蒸着を中断する工程を繰り返すことによって、ポリシリコン膜内のグレインを微粒子形態で作りドーパントの濃度勾配を小さくして均一にする。
【００４０】
したがって、本発明は抵抗のＶＣＲ、ＴＣＲ特性を向上させることができるので、ミックス及びＲＦ素子の抵抗の線形特性を確保することができる。
【図面の簡単な説明】
【００４１】
【図１ａ】従来技術による抵抗製造方法を示すフローチャートである。
【図１ｂ】従来技術による抵抗製造方法を示すフローチャートである。
【図１ｃ】従来技術による抵抗製造方法を示すフローチャートである。
【図１ｄ】従来技術による抵抗製造方法を示すフローチャートである。
【図２ａ】本発明に係る抵抗製造方法を示すフローチャートである。
【図２ｂ】本発明に係る抵抗製造方法を示すフローチャートである。
【図２ｃ】本発明に係る抵抗製造方法を示すフローチャートである。
【図２ｄ】本発明に係る抵抗製造方法を示すフローチャートである。
【図３ａ】従来技術及び本発明に係る抵抗内ポリシリコン膜のグレイン構造を比較して示す図面である。
【図３ｂ】従来技術及び本発明に係る抵抗内ポリシリコン膜のグレイン構造を比較して示す図面である。
【図４ａ】本発明の一実施形態に係る抵抗におけるポリシリコン膜の製造工程を示す図面である。
【図４ｂ】本発明の一実施形態に係る抵抗におけるポリシリコン膜の製造工程を示す図面である。
【図５ａ】本発明の他の実施形態に係る抵抗におけるポリシリコン膜の製造工程を示す図面である。
【図５ｂ】本発明の他の実施形態に係る抵抗におけるポリシリコン膜の製造工程を示す図面である。
【図５ｃ】本発明の他の実施形態に係る抵抗におけるポリシリコン膜の製造工程を示す図面である。
【図５ｄ】本発明の他の実施形態に係る抵抗におけるポリシリコン膜の製造工程を示す図面である。
【符号の説明】
【００４２】
１００  半導体基板、１０２  絶縁膜、１０４  ポリシリコン膜、１０６  高濃度ドーパントでドーピングしたポリシリコン膜、１０８  底濃度ドーパントでドーピングしたポリシリコン膜。
【図１ａ】
2005150726.tif 000003
【図１ｂ】
2005150726.tif 000004
【図１ｃ】
2005150726.tif 000005
【図１ｄ】
2005150726.tif 000006
【図２ａ】
2005150726.tif 000007
【図２ｂ】
2005150726.tif 000008
【図２ｃ】
2005150726.tif 000009
【図２ｄ】
2005150726.tif 000010
【図３ａ】
2005150726.tif 000011
【図３ｂ】
2005150726.tif 000012
【図４ａ】
2005150726.tif 000013
【図４ｂ】
2005150726.tif 000014
【図５ａ】
2005150726.tif 000015
【図５ｂ】
2005150726.tif 000016
【図５ｃ】
2005150726.tif 000017
【図５ｄ】
2005150726.tif 000018