(57)【要約】【課題】同期整流回路を備える複合共振形コンバータとして、高い電力変換効率を得ることと、回路の簡易化による回路規模の縮小、及び低コスト化を図ることとの両立を図る。【解決手段】複合共振形コンバータの二次側に巻線電圧検出方式の同期整流回路を備える。そして、絶縁コンバータトランスＰＩＴのギャップ長を1.5mm程度として結合係数を0.79にまで低下させると共に、二次巻線の１ターン（Ｔ）あたりの誘起電圧レベルが2V/Tとなるように一次巻線Ｎ1、二次巻線Ｎ2のターン数を設定する。これにより、絶縁コンバータトランスＰＩＴのコアの磁束密度が一定以下となることで、重負荷の条件でも二次側整流電流を連続モードとすることができる。また、同期整流回路に対して、インダクタＬ11，L12を追加することで倍電流整流回路を組み合わせる。【選択図】図１
2005057925.tif 000002
【特許請求の範囲】
【請求項１】
入力された直流入力電圧を断続するようにしてスイッチングを行うスイッチング素子を備えて形成されるスイッチング手段と、
上記スイッチング素子をスイッチング駆動する駆動手段と、
上記スイッチング手段のスイッチング出力を一次側から二次側に伝送するものであり、少なくとも一次巻線と二次巻線が巻装される絶縁コンバータトランスと、
少なくとも、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、自己のキャパシタンスとによって上記スイッチング手段の動作を共振形とするための一次側共振回路を形成するようにして、一次側の所定の部位に接続される一次側共振コンデンサと、
上記スイッチング手段を形成するスイッチング素子のうち、少なくとも一方のスイッチング素子に対して並列に接続される部分共振コンデンサのキャパシタンスと、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、上記スイッチング手段を形成するスイッチング素子のターンオフ期間に部分電圧共振動作を行う一次側部分電圧共振回路と、
上記絶縁コンバータトランスの二次巻線に誘起される交番電圧を全波整流して二次側平滑コンデンサに整流電流を充電することで、上記二次側平滑コンデンサの両端電圧として二次側直流出力電圧を得るようにされた同期整流回路と、倍電流整流回路とが組み合わされた二次側整流回路を備え、
上記二次側整流回路は、
上記絶縁コンバータトランスに巻装された１組の二次巻線の一方の端部と二次側アースとの間に直列接続される第１のＭＯＳ型トランジスタと、
上記二次巻線の他方の端部と二次側アースとの間に直列接続される第２のＭＯＳ型トランジスタと、
上記第１のＭＯＳ型トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、上記第１のＭＯＳ型トランジスタをオンとするためのゲート電圧を出力するようにされた第１の駆動回路と、
上記第２のＭＯＳ型トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、上記第２のＭＯＳ型トランジスタをオンとするためのゲート電圧を出力するようにされた第２の駆動回路と、
第１のインダクタと第２のインダクタとを直列接続して形成されるインダクタ直列回路であり、上記二次巻線に対して並列に接続されると共に、上記第１のインダクタと第２のインダクタの接続点が上記二次側平滑コンデンサの正極端子と接続されるインダクタ直列回路と、から成り、
上記絶縁コンバータトランスの磁束密度は、上記二次側直流電圧に接続される負荷条件の変動にかかわらず、上記全波整流動作により同期整流回路に流れる二次側整流電流が連続モードとなるようにして、所定以下となるように設定した、
ことを特徴とするスイッチング電源回路。
【請求項２】
上記絶縁コンバータトランスの磁束密度を一定以下とするために、絶縁コンバータトランスに形成するギャップ長を所定以上とすることで、一次側と二次側の結合係数を所定以下に設定している、
ことを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
上記絶縁コンバータトランスの磁束密度を一定以下とするために、上記第１の二次巻線及び第２の二次巻線における１ターンあたりの誘起電圧レベルが所要以下となるように、上記一次巻線と、上記第１の二次巻線及び第２の二次巻線のターン数を設定している、
ことを特徴とする請求項１に記載のスイッチング電源回路。
【請求項４】
上記二次側直流出力電圧のレベルに応じて、上記スイッチング手段のスイッチング周波数を可変制御することで、上記二次側直流出力電圧についての定電圧制御を行うようにされた定電圧制御手段をさらに備える、
ことを特徴とする請求項１に記載のスイッチング電源回路。
【請求項５】
上記第１のインダクタと第２のインダクタを被制御巻線として、この被制御巻線と制御巻線が巻装された可飽和リアクトルとしての制御トランスを備え、
上記二次側直流出力電圧レベルに応じて、上記制御巻線に流すべき制御電流レベルを可変して上記被制御巻線のインダクタンスを可変することで、制御対象である二次側直流出力電圧に対する定電圧制御を行うように構成された定電圧制御手段をさらに備える、
ことを特徴とする請求項１に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器に電源として備えられるスイッチング電源回路に関するものである。
【背景技術】
【０００２】
スイッチング電源回路として、例えばフライバックコンバータやフォワードコンバータなどの形式のスイッチングコンバータを採用したものが広く知られている。これらのスイッチングコンバータはスイッチング動作波形が矩形波状であることから、スイッチングノイズの抑制には限界がある。また、その動作特性上、電力変換効率の向上にも限界があることがわかっている。
そこで、共振形コンバータによるスイッチング電源回路が各種提案され、実用化されている。共振形コンバータは容易に高電力変換効率が得られると共に、スイッチング動作波形が正弦波状となることで低ノイズが実現される。また、比較的少数の部品点数により構成することができるというメリットも有している。
【０００３】
図１１の回路図は、従来としての、共振形コンバータを備えるスイッチング電源回路の一例を示している。この図に示す電源回路は、他励式による電流共振形コンバータに対して部分電圧共振回路が組み合わされている。
【０００４】
この図に示す電源回路においては、先ず、商用交流電源ＡＣに対して、ブリッジ整流回路Ｄｉ及び１本の平滑コンデンサＣｉから成る全波整流平滑回路が備えられる。そして、これらブリッジ整流回路Ｄｉ及び平滑コンデンサＣｉの全波整流動作によって、平滑コンデンサＣｉの両端には整流平滑電圧Ｅｉ（直流入力電圧）が得られることになる。この整流平滑電圧Ｅｉは、交流入力電圧ＶACの等倍に対応したレベルとなる。
【０００５】
上記直流入力電圧を入力してスイッチングする電流共振形コンバータとしては、図示するようにして、ＭＯＳ−ＦＥＴによる２本のスイッチング素子Ｑ1，Ｑ2をハーフブリッジ結合により接続している。スイッチング素子Ｑ1，Ｑ2の各ドレイン−ソース間に対しては、図示する方向により、それぞれボディダイオードによるダンパーダイオードＤD1，ＤD2が並列に接続される。
【０００６】
また、スイッチング素子Ｑ2のドレイン−ソース間に対しては、部分共振コンデンサＣｐが並列に接続される。この部分共振コンデンサＣｐのキャパシタンスと一次巻線Ｎ1のリーケージインダクタンスＬ１によっては並列共振回路（部分電圧共振回路）を形成する。そして、スイッチング素子Ｑ1，Ｑ2のターンオフ時にのみ電圧共振する、部分電圧共振動作が得られるようになっている。
【０００７】
この電源回路においては、スイッチング素子Ｑ1，Ｑ2をスイッチング駆動するために、例えば汎用のＩＣによる発振・ドライブ回路２が設けられる。この発振・ドライブ回路２は、発振回路、駆動回路回路を有している。そして、発振回路及び駆動回路によって、所要の周波数によるドライブ信号（ゲート電圧）をスイッチング素子Ｑ1，Ｑ2の各ゲートに対して印加する。これにより、スイッチング素子Ｑ1，Ｑ2は、所要のスイッチング周波数により交互にオン／オフするようにしてスイッチング動作を行う。
【０００８】
絶縁コンバータトランスＰＩＴはスイッチング素子Ｑ1 、Ｑ2のスイッチング出力を二次側に伝送する。この絶縁トランスＰＩＴの一次巻線Ｎ１の一端は、一次側並列共振コンデンサＣ1の直列接続を介して、スイッチング素子Ｑ1のソースとスイッチング素子Ｑ2のドレインとの接続点（スイッチング出力点）に接続されることで、スイッチング出力が伝達されるようになっている。
また、一次巻線Ｎ1の他端は、一次側アースに接続される。
ここで、上記直列共振コンデンサＣ1のキャパシタンスと、一次巻線Ｎ1を含む絶縁コンバータトランスＰＩＴのリーケージインダクタンスＬ1によっては、一次側スイッチングコンバータの動作を電流共振形とするための一次側直列共振回路を形成する。
【０００９】
上記説明によると、この図に示す一次側スイッチングコンバータとしては、一次側直列共振回路（Ｌ1−Ｃ1）による電流共振形としての動作と、前述した部分電圧共振回路（Ｃｐ//Ｌ1）とによる部分電圧共振動作とが得られることになる。
つまり、この図に示す電源回路は、一次側スイッチングコンバータを共振形とするための共振回路に対して、他の共振回路とが組み合わされた形式を採っていることになる。本明細書では、このようなスイッチングコンバータについて、複合共振形コンバータということにする。
【００１０】
ここでの図示による説明は省略するが、絶縁コンバータトランスＰＩＴの構造としては、例えばフェライト材によるＥ型コアを組み合わせたＥＥ型コアを備える。そして、一次側と二次側とで巻装部位を分割したうえで、一次巻線Ｎ1と、次に説明する二次巻線（Ｎ2A，Ｎ2B）を、ＥＥ型コアの中央磁脚に対して、巻装している。
【００１１】
絶縁コンバータトランスＰＩＴの二次巻線としては、センタータップが施されたことで２つに分割された二次巻線Ｎ2A，Ｎ2Bが巻装されている。これらの二次巻線Ｎ2A，Ｎ2Bには、一次巻線Ｎ1に伝達されたスイッチング出力に応じた交番電圧が励起される。
【００１２】
この場合、上記二次巻線Ｎ2A，Ｎ2Bのセンタータップは二次側アースに対して接続される。そして、この二次巻線Ｎ2A，Ｎ2Bに対して、図示するようにして整流ダイオードＤO1，ＤO2、及び平滑コンデンサＣOから成る全波整流回路を接続する。これにより、平滑コンデンサＣOの両端電圧として二次側直流出力電圧ＥOが得られる。この二次側直流出力電圧ＥOは、図示しない負荷側に供給されるとともに、次に説明する制御回路１のための検出電圧としても分岐して入力される。
【００１３】
制御回路１は、二次側直流出力電圧ＥOのレベル変化に応じた検出出力を発振・ドライブ回路２に供給する。発振・ドライブ回路２では、入力された制御回路１の検出出力に応じてスイッチング周波数が可変されるようにして、スイッチング素子Ｑ1，Ｑ2を駆動する。このようにしてスイッチング素子Ｑ1，Ｑ2のスイッチング周波数が可変されることで、二次側直流出力電圧のレベルが安定化されることになる。
【００１４】
この図に示す回路構成による電源回路として、低電圧大電流としての負荷条件に対応させた場合の動作波形を、図１２に示す。図１２に示す動作波形は、交流入力電圧ＶAC＝１００Ｖ、負荷電力Ｐｏ＝１２５Ｗの条件で測定を行って得られたものである。また、ここでの低電圧大電流の状態としては、二次側直流電圧Ｅo＝５Ｖで、一次側スイッチングコンバータのスイッチング電流である一次側直列共振電流Ｉo＝２５Ａとなる状態である。
【００１５】
また、図１２に示す動作波形による実験結果を得るのにあたっては、次のような条件と、電源回路における部品素子等の選定を行っている。
先ず、二次側巻線の１Ｔ（ターン）あたりの誘起電圧レベルが、５Ｖ／Ｔとなるようして、二次巻線Ｎ2A，Ｎ2B及び一次巻線Ｎ1のターン数を設定することとして、具体的には、二次巻線Ｎ2A＝Ｎ2B＝１Ｔ、一次巻線Ｎ1＝３０Ｔとしている。
そして、絶縁コンバータトランスＰＩＴのＥＥ型コアの中央磁脚に対しては1.0mm程度のギャップを形成するようにしている。これによって、一次巻線Ｎ1と二次巻線Ｎ2A，Ｎ2Bとで、０．８５程度の結合係数を得るようにしている。
また、一次側直列共振コンデンサＣ１＝０．０６８μＦ、部分電圧共振コンデンサＣｐ＝３３０ｐＦを選定し、整流ダイオードＤo1，Ｄo2には、５０Ａ／４０Ｖのショットキーダイオードを選定している。
【００１６】
図１２に示す波形図において、スイッチング素子Ｑ2の両端電圧Ｖ１は、スイッチング素子Ｑ2のオン／オフ状態に対応している。つまり、スイッチング素子Ｑ2がオンとなる期間Ｔ２では０レベルで、オフとなる期間Ｔ１では所定レベルでクランプされた矩形波となる。そして、スイッチング素子Ｑ2//ダンパーダイオードＤD2に流れるスイッチング電流ＩDS2としては、期間Ｔ２に示されるように、ターンオン時においては、ダンパーダイオードＤD2を流れることで負極性となり、これが反転して正極性によりスイッチング素子Ｑ2のドレイン→ソースを流れ、期間Ｔ１でオフとなって０レベルとなる波形が得られる。
また、スイッチング素子Ｑ1は、上記スイッチング素子Ｑ2に対して交互にオン／オフするようにしてスイッチングを行う。このため、スイッチング素子Ｑ1//ダンパーダイオードＤD1に流れるスイッチング電流ＩDS1は、スイッチング電流ＩDS2に対して１８０°位相がシフトした波形となっている。
【００１７】
そして、スイッチング素子Ｑ1,Ｑ2のスイッチング出力点と一次側アース間に接続される一次側直列共振回路（Ｃ1−Ｌ1）に流れる一次側直列共振電流Ｉｏは、スイッチング電流ＩDS1とスイッチング電流ＩDS2との合成波形に対応する、一次側直列共振回路（Ｃ1−Ｌ1）の共振電流としての正弦波成分と、一次巻線Ｎ1の励磁インダクタンスにより発生する鋸歯状波成分とが合成された波形となる。
【００１８】
そして、このときの測定条件である、負荷電力Ｐｏ＝１２５Ｗは、図１１に示す電源回路が対応する負荷条件としては、最大に近い重負荷の条件となるのであるが、このようにして対応負荷電力範囲において重負荷の傾向となる条件では、二次側の整流電流は不連続モードとなる。
つまり、二次巻線Ｎ2Aに発生する二次巻線電圧Ｖ2は、図１２に示すようにして、一次側直列共振電流Ｉｏが正弦波状で流れる期間のみ、所定の絶対値レベルでクランプされる波形が生じ、その間の一次側直列共振電流Ｉｏとして励磁インダクタンスによる鋸歯状波成分が流れる期間は０レベルとなる。二次巻線Ｎ2Bには、二次巻線電圧Ｖ2を反転させた波形が発生する。
このために、整流ダイオードＤo1を流れる整流電流Ｉ1と、整流ダイオードＤo2を流れる整流電流Ｉ2は、それぞれ、一次側直列共振電流Ｉｏが正弦波状で流れる期間ＤON1、ＤON2においてのみ流れ、これ以外の期間においては共に流れない。つまり、二次側の整流電流は不連続で平滑コンデンサに流入している。
【００１９】
ショットキーダイオードである整流ダイオードＤo1，Ｄo2の順方向電圧降下は０．６Ｖであり、上記したような二次側の動作では、図示もしているように、整流電流Ｉ1，Ｉ2は３５Ａｐという相応に高いレベルとなるので、これらの整流ダイオード素子による導通損が顕著となって電力損失が大きくなる。実際の測定結果として、直流入力電圧（整流平滑電圧Ｅｉ）＝１３０ＶのときのDC→DC電力変換効率は８６％程度にとどまる。
【００２０】
そこで、二次側における整流電流の導通損を低減する技術として、低オン抵抗のＭＯＳ−ＦＥＴにより整流を行うようにした、同期整流回路が知られている。このような同期整流回路として、巻線電圧検出方式による構成を例を図１３に示す。
なお、図１３においては、絶縁コンバータトランスＰＩＴの二次側の構成のみを示している。一次側の構成は、図１１と同様であるものとする。また、定電圧制御方式としても、二次側直流出力電圧Ｅoのレベルに応じて、一次側スイッチングコンバータのスイッチング周波数を可変制御するスイッチング周波数制御方式を採る。
また、この図１３に示す二次側の構成を採る電源回路としても、図１１の場合と同様の低電圧大電流（ＶAC＝１００Ｖ、負荷電力Ｐｏ＝１２５Ｗ、Ｅｏ＝５Ｖ、Ｉo＝２５Ａ）の条件に対応するものとされる。
【００２１】
この場合にも、二次巻線としては、同じ巻数の二次巻線Ｎ2A、Ｎ2Bの各一端はセンタータップにより接続されるが、このセンタータップ出力は、平滑コンデンサＣｏの正極端子に接続される。二次巻線Ｎ2Aの他端は、ＮチャネルのＭＯＳ−ＦＥＴＱ3のドレイン→ソースを介して、二次側アース（平滑コンデンサＣｏの負極端子側）に接続される。同様にして、二次巻線Ｎ2Bの他端も、ＮチャネルのＭＯＳ−ＦＥＴＱ4のドレイン→ソースを介して、二次側アース（平滑コンデンサＣｏの負極端子側）に接続される。つまり、この場合には、二次巻線Ｎ2A、Ｎ2Bの各整流電流経路において、ＭＯＳ−ＦＥＴＱ3，Ｑ4を負極側に直列に挿入した構造となっている。なお、ＭＯＳ−ＦＥＴＱ3，Ｑ4のドレイン−ソースに対しては、それぞれ、ボディダイオードＤD3，ＤD4が接続される。
【００２２】
そして、ＭＯＳ−ＦＥＴＱ3を駆動する駆動回路は、二次巻線Ｎ2BとＭＯＳ−ＦＥＴＱ4のドレインとの接続点とＭＯＳ−ＦＥＴＱ3のゲートの間に、ゲート抵抗Ｒg1を接続すると共に、ＭＯＳ−ＦＥＴＱ3のゲートと二次側アースとの間に抵抗Ｒ11を接続して形成される。
同様に、ＭＯＳ−ＦＥＴＱ4を駆動する駆動回路は、二次巻線Ｎ2AとＭＯＳ−ＦＥＴＱ3のドレインとの接続点とＭＯＳ−ＦＥＴＱ4のゲートの間に、ゲート抵抗Ｒg2を接続すると共に、ＭＯＳ−ＦＥＴＱ4のゲートと二次側アースとの間に抵抗Ｒ12を接続して形成される。
【００２３】
ＭＯＳ−ＦＥＴは、ゲートにオン電圧を印加すると、ドレイン−ソース間は、単なる抵抗体と等価となるので、電流は双方向に流れる。これを二次側の整流素子として機能させようとすれば、平滑コンデンサＣｏの正極端子に充電する方向のみに電流を流さなければならない。これとは逆方向に電流が流れると、平滑コンデンサＣｏから絶縁コンバータトランスＰＩＴ側に放電電流が流れて、負荷側に有効に電力を伝達することができなくなる。また、逆電流によるＭＯＳ−ＦＥＴの発熱、ノイズなどが生じて、一次側におけるスイッチング損失も招く。
上記した駆動回路は、二次巻線の電圧を検出することに基づいて、平滑コンデンサＣｏの正極端子に充電する方向（つまり、ドレイン→ソース方向）にのみ電流が流れるように、ＭＯＳ−ＦＥＴＱ3，Ｑ4をスイッチング駆動するための回路である。
【００２４】
図１４の波形図は、上記図１３に示す二次側の構成を採る電源回路（一次側は図１１と同様）として、負荷電力Ｐｏ＝１２５Ｗ時の動作を示している。前述もしたように、この場合における負荷電力Ｐｏ＝１２５Ｗは、ほぼ最大負荷の条件となる。
この図において、スイッチング素子Ｑ2の両端電圧Ｖ1と、これに応じた二次巻線Ｎ2A−Ｎ2Bの両端に得られる二次巻線電圧Ｖ2は、図１１と同様のタイミングとなっているものである。なお、図１４に示す二次巻線電圧Ｖ2は、二次巻線Ｎ2Aとゲート抵抗Ｒｇ2との接続点側からみた場合の極性となっており、二次巻線Ｎ2Bとゲート抵抗Ｒｇ1との接続点側からみた場合には逆極性となる。
ＭＯＳ−ＦＥＴＱ4の駆動回路は、この図に示す極性の二次巻線電圧Ｖ2が負極性の所定レベルでクランプされる期間に至ると、ＭＯＳ−ＦＥＴＱ4のゲートに対して、ゲート抵抗Ｒg2と抵抗Ｒ12とにより設定されるレベルのオン電圧を印加するように動作することになる。
同様にして、ＭＯＳ−ＦＥＴＱ3の駆動回路（ゲート抵抗Ｒg1，抵抗Ｒ11）は、この図とは反転した極性の二次巻線電圧（Ｖ2）が負極性の所定レベルでクランプされる期間に至ると、ＭＯＳ−ＦＥＴＱ3のゲートに対してオン電圧を印加するように動作することになる。
【００２５】
これにより、ＭＯＳ−ＦＥＴＱ3，Ｑ4には、それぞれ、図示するようにして、期間ＤON1，ＤON2において、正極性の整流電流Ｉ1，Ｉ2が流れる。図示する二次巻線電圧Ｖ2が正／負でクランプされる期間に流れる整流電流Ｉ1，Ｉ2は、図１１の回路の場合（図１２の波形図の整流電流Ｉ1,Ｉ2）と同様に、３５Ａｐである。しかしながら、ＭＯＳ−ＦＥＴＱ3，Ｑ4は低オン抵抗であり、ショットキーダイオードによる整流ダイオードＤo1，Ｄo2と比較すれば、整流電流の導通損は著しく低いものとすることができる。また、駆動回路が抵抗素子のみから成ることからも理解されるように、巻線電圧検出方式は、駆動回路系が簡単な構成であることもメリットとなっている。
【００２６】
しかしながら、この図１４に対応する場合のような重負荷（負荷電力Ｐｏ＝１２５Ｗ）とされる条件では、この電源回路も二次側整流電流は不連続モードとなる。これは、図１４においても期間ＤON1，ＤON2が不連続であることにより示されている。
この不連続モードでは、整流電流Ｉ1，Ｉ2として、平滑コンデンサＣｏへの充電電流が０レベルになったとしても、絶縁コンバータトランスＰＩＴの一次巻線Ｎ1には同じ方向に電流が流れている。これは、先の図１２の波形図において、期間ＤON1，ＤON2以外の期間において、一次側直列共振電流Ｉｏとして、一次巻線Ｎ1の励磁インダクタンス成分がその直前タイミングと同じ極性で流れていることを指している。このために、実際としては、二次巻線Ｎ2A，Ｎ2Bに誘起される電圧の極性が反転しないために、その間、ＭＯＳ−ＦＥＴＱ3、Ｑ4は完全にオフにならずにオン状態を維持する。これにより、図示するようにして、期間ＤON1，ＤON2以外では、整流電流Ｉ1，Ｉ2として逆方向の電流が流れてしまう。この期間ＤON1，ＤON2以外における逆方向の整流電流Ｉ1，Ｉ2は、無効電力を生じさせるが、このときの整流電流Ｉ1，Ｉ2のレベルは、８Ａｐと比較的高いために、その無効電力量も相応に大きなものとなる。
このように、同期整流回路として巻線電圧検出方式を採る場合、整流電流の導通損は低減されるものの、上記のようにして無効電力が発生するために、全体として電力変換効率の有効な向上は図ることが難しいというのが現状である。
【００２７】
図１５の波形図は、図１３に示した二次側の構成を採る電源回路についての軽負荷とされる条件での動作を示している。
図１３に示す電源回路の実際としても、先に図１１に示す電源回路の構成として説明したようにスイッチング周波数制御による定電圧制御を行うが、軽負荷の条件となって二次側直流出力電圧が上昇すると、スイッチング周波数を高くするようにして二次側直流出力電圧を低下させ、これにより安定化を図るように動作する。
そして、このような軽負荷の状態では、図１５に示すスイッチング素子Ｑ2の両端電圧Ｖ1に対して、二次側巻線電圧Ｖ2はほぼ同じタイミングで反転するようになり、これに応じて、二次側の整流電流Ｉ1、Ｉ2としては、期間ＤON1，ＤON2との間に休止期間が無く平滑コンデンサＣｏに連続して充電されるようにして流れる。つまり、連続モードとなる。このときには、上記図１４の重負荷時の動作として示したような逆方向の整流電流Ｉ1、Ｉ2が流れる期間は存在しなくなって、これに応じた無効電力も生じていない。
このように、二次側整流回路系を巻線電圧検出方式による同期整流回路に置き換えた構成の電源回路も、重負荷時における電力変換効率の低下が依然として問題となる。
【００２８】
そこで、上記図１４に示されるような、逆方向の整流電流による無効電力の発生の問題を解消する技術としては、整流電流検出方式による同期整流回路が知られている。この整流電流検出方式は、平滑コンデンサＣｏに充電される整流電流が０レベルになる前にＭＯＳ−ＦＥＴをオフさせる技術である。
この整流電流検出方式による同期整流回路の構成例を、図１６に示す。なお、この図においては、説明を簡単なものとするために、半波整流による構成を示している。
【００２９】
整流電流検出方式としては、二次巻線Ｎ2に流れる電流を検出するためにカレントトランスＴＲを設ける。カレントトランスの一次巻線Ｎａは、二次巻線Ｎ2の端部と、ＭＯＳ−ＦＥＴＱ4のドレインと接続される。ＭＯＳ−ＦＥＴＱ4のソースは、平滑コンデンサＣｏの負極端子に接続している。
カレントトランスの二次巻線Ｎｂに対しては、抵抗Ｒａが並列に接続されるとともに、相互に順電圧方向が逆となるようにして、ダイオードＤａ、Ｄｂが並列に接続されて並列接続回路を形成する。また、この並列接続回路に対して、コンパレータ２０が接続される。コンパレータ２０の反転入力には、基準電圧Ｖｒｅｆが入力される。なお、基準電圧Ｖｒｅｆとコンパレータ２０の反転入力との接続点には、上記並列接続回路においてダイオードＤａのアノードとダイオードＤｂのカソードが接続されている側の端部と接続される。また、コンパレータ２０の非反転入力には、上記並列接続回路においてダイオードＤａのカソードとダイオードＤｂのアノードが接続されている側の端部が接続される。
この場合、コンパレータ２０の出力は、バッファ２１により増幅されてＭＯＳ−ＦＥＴＱ4のゲートに印加されるようになっている。
【００３０】
上記図１６に示す構成による回路の動作を、図１７に示す。
二次巻線Ｎ2に誘起される電圧が、平滑コンデンサＣｏの両端電圧（Ｅｏ）よりも大きくなると、先ず、ＭＯＳ−ＦＥＴＱ4のボディダイオードのアノード→カソードの方向により、平滑コンデンサＣｏへ充電するようにして整流電流Ｉｄが流れ始める。この整流電流Ｉｄは、カレントトランスの一次巻線Ｎａに流れるので、カレントトランスの二次巻線Ｎｂには、一次巻線Ｎａに流れる整流電流Ｉｄに応じた電圧Ｖｎｂが誘起される。コンパレータ２０では、基準電圧Ｖｒｅｆと電圧Ｖｎｂとを比較して、電圧Ｖｎｂが基準電圧Ｖｒｅｆを越えるとＨレベルを出力する。このＨレベルの出力がバッファ２１からオン電圧としてＭＯＳ−ＦＥＴＱ4のゲートに対して印加され、ＭＯＳ−ＦＥＴＱ4をオンさせる。これにより、整流電流ＩｄがＭＯＳ−ＦＥＴＱ4のドレイン→ソース方向により流れることになる。図１７では、正極性により流れる整流電流Ｉｄとして示されている。
【００３１】
そして時間経過に応じて整流電流Ｉｄのレベルが低下し、これに応じて、電圧Ｖｎｂが基準電圧Ｖｒｅｆよりも低くなると、コンパレータ２０は出力を反転させる。この反転出力がバッファ２１を介して出力されることで、ＭＯＳ−ＦＥＴＱ4のゲート容量を放電させて、ＭＯＳ−ＦＥＴＱ4をオフとする。なお、この時点で、残りの整流電流ＩｄはボディダイオードＤD4を経由して短時間のうちに流れる。
【００３２】
このような動作とされることで、ＭＯＳ−ＦＥＴＱ4は、整流電流Ｉｄが０レベルとなる前のタイミングでオフされることになる。これにより、図１４に示したように、整流電流が不連続となる期間において、ＭＯＳ−ＦＥＴに逆方向電流が流れることが無くなって無効電力が生じなくなり、その分の電力変換効率は高くなる。
例えば、図１１に示した電源回路の二次側の構成を、上記図１６に示した構成に基づく、全波整流の整流電流検出方式による同期整流回路とした場合のDC→DC電力変換効率としては、先の図１２、図１４などと同様の条件の下で測定したところ、９０％程度にまで向上するという測定結果が得られた。
【００３３】
【特許文献１】特開２００３−１１１４０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００３４】
しかしながら、上記した整流電流検出方式の同期整流回路では、図１６からも分かるように、１つのＭＯＳ−ＦＥＴに対応して、少なくとも１組のカレントトランスと、このカレントトランスの出力によりＭＯＳ−ＦＥＴを駆動するための比較的複雑な駆動回路系が必要となる。これにより、回路構成が複雑になり、これが製造能率の低下、コストアップ、回路基板サイズの拡大などにつながるという不都合が生じることになる。
特に、図６に示した一次側のスイッチングコンバータの構成を基本として整流電流検出方式の同期整流回路を二次側に備えることとした場合、二次側には全波整流回路を備える必要がある。従って、上記したカレントトランス及び駆動回路系は、ＭＯＳ−ＦＥＴＱ3，Ｑ4ごとに対応して２組必要とされることになり、上記した問題がさらに大きくなる。
このようにして、巻線電圧検出方式と整流電流検出方式とでは、巻線電圧検出方式のほうが、無効電力により電力変換効率の面で不利ではあるが、回路構成が簡略であるのに対して、整流電流検出方式のほうは、無効電力が生じないので電力変換効率の面では有利であるが、回路構成が複雑になる、というトレードオフの関係にある。
【課題を解決するための手段】
【００３５】
そこで本発明は上記した課題を考慮して、スイッチング電源回路として次のように構成することとした。
つまり、入力された直流入力電圧を断続するようにしてスイッチングを行うスイッチング素子を備えて形成されるスイッチング手段と、スイッチング素子をスイッチング駆動する駆動手段とを備える。
また、スイッチング手段のスイッチング出力を一次側から二次側に伝送するものであり、少なくとも一次巻線と二次巻線が巻装される絶縁コンバータトランスを備える。
また、少なくとも、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、自己のキャパシタンスとによってスイッチング手段の動作を共振形とするための一次側共振回路を形成するようにして、一次側の所定の部位に接続される一次側共振コンデンサと、スイッチング手段を形成するスイッチング素子のうち、少なくとも一方のスイッチング素子に対して並列に接続される部分共振コンデンサのキャパシタンスと、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、スイッチング手段を形成するスイッチング素子のターンオフ期間に部分電圧共振動作を行う一次側部分電圧共振回路とを備える。
また、絶縁コンバータトランスの二次巻線に誘起される交番電圧を全波整流して二次側平滑コンデンサに整流電流を充電することで、二次側平滑コンデンサの両端電圧として二次側直流出力電圧を得るようにされた同期整流回路と、倍電流整流回路とが組み合わされた二次側整流回路を備える。
そして、上記二次側整流回路は、絶縁コンバータトランスに巻装された１組の二次巻線の一方の端部と二次側アースとの間に直列接続される第１のＭＯＳ型トランジスタと、二次巻線の他方の端部と二次側アースとの間に直列接続される第２のＭＯＳ型トランジスタと、第１のＭＯＳ型トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、第１のＭＯＳ型トランジスタをオンとするためのゲート電圧を出力するようにされた第１の駆動回路と、第２のＭＯＳ型トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、第２のＭＯＳ型トランジスタをオンとするためのゲート電圧を出力するようにされた第２の駆動回路と、第１のインダクタと第２のインダクタとを直列接続して形成されるインダクタ直列回路であり、二次巻線に対して並列に接続されると共に、これら第１のインダクタと第２のインダクタの接続点が二次側平滑コンデンサの正極端子と接続されるインダクタ直列回路とから成るものとして構成する。
そして、絶縁コンバータトランスの磁束密度は、二次側直流電圧に接続される負荷条件の変動にかかわらず、全波整流動作により同期整流回路に流れる二次側整流電流が連続モードとなるようにして所定以下となるように設定することとした。
【００３６】
上記構成によるスイッチング電源回路は、一次側スイッチングコンバータとしては、共振形コンバータに対して部分電圧共振回路が組み合わされた複合共振形コンバータとしての構成を採る。そして、二次側には、巻線電圧検出方式による全波整流の同期整流回路と、倍電流整流回路とが組み合わされた整流回路を備える。
そのうえで、絶縁コンバータトランスの磁束密度が所定以下となるようにしていることで、負荷変動にかかわらず、二次側整流電流が常に連続モードとなるようにしている。二次側整流電流が連続モードとなれば、巻線電圧検出方式による同期整流回路において問題となる、二次側整流電流の不連続期間においてＭＯＳ型トランジスタに逆方向電流が流れることに依る無効電力は生じないことになる。
また、二次側の整流回路としては倍電流整流回路の動作も得られるが、これにより、二次巻線に流れる電流は、二次側平滑コンデンサへの充電電流レベルの約１／２となる。また、倍電流整流回路の回路構成上、二次巻線としては、全波整流でありながらセンタータップを施さない１組の巻線を用いることができる。
【発明の効果】
【００３７】
このことから、本発明としては、巻線電圧検出方式の同期整流回路を備えながらも、二次側整流電流の不連続期間に対応した無効電力は生じないこととなり、例えば、整流電流検出方式による同期整流回路を備えた場合と同等程度にまで電力変換効率を向上させることができる。そして、なおかつ、同期整流回路の回路構成自体は巻線電圧検出方式であることで、整流電流検出方式よりも簡易な構成を採ることができる。
つまり、本発明によっては、同期整流回路を備える複合共振形コンバータとして、高い電力変換効率を得ることと、回路の簡易化による回路規模の縮小、及び低コスト化を図ることとの両立が図られるものであり、特に、定電圧大電流とされるような条件に電源回路を使用する場合に有利となるものである。
さらに本発明においては、同期整流回路に対して倍電流整流回路が組み合わされていることで、さらに電力変換効率を高いものとすることが可能であり、また、二次巻線が１組とされることによる製造効率の向上、回路設計の容易化なども促進することができる。
【発明を実施するための最良の形態】
【００３８】
図１は、本発明の第１の実施の形態としてのスイッチング電源回路の構成例を示している。この図に示す電源回路は、基本構成として、他励式によるハーフブリッジ結合方式による電流共振形コンバータに対して部分電圧共振回路が組み合わされた構成を採る。
【００３９】
この図に示す電源回路においては、商用交流電源ＡＣに対して、ブリッジ整流回路Ｄｉ及び１本の平滑コンデンサＣｉから成る全波整流平滑回路が接続される。この全波整流平滑回路が商用交流電源ＡＣを入力して全波整流動作を行うことによって、平滑コンデンサＣｉの両端には整流平滑電圧Ｅｉ（直流入力電圧）が得られる。この場合の整流平滑電圧Ｅｉは、交流入力電圧ＶACの等倍に対応したレベルとなる。
【００４０】
上記直流入力電圧を入力してスイッチング（断続）する電流共振形コンバータとしては、図示するようにして、ＭＯＳ−ＦＥＴによる２本のスイッチング素子Ｑ1，Ｑ2をハーフブリッジ結合により接続したスイッチング回路を備える。スイッチング素子Ｑ1，Ｑ2の各ドレイン−ソース間に対しては、ダンパーダイオードＤD1，ＤD2が並列に接続される。ダンパーダイオードＤD1のアノード、カソードは、それぞれスイッチング素子Ｑ1のソース、ドレインと接続される。同様にして、ダンパーダイオードＤD2のアノード、カソードは、それぞれスイッチング素子Ｑ2のソース、ドレインと接続される。ダンパーダイオードＤD1，ＤD2は、それぞれスイッチング素子Ｑ1，Ｑ2が備えるボディダイオードとされる。
【００４１】
また、スイッチング素子Ｑ2のドレイン−ソース間に対しては、部分共振コンデンサＣｐが並列に接続される。この部分共振コンデンサＣｐのキャパシタンスと一次巻線Ｎ1のリーケージインダクタンスＬ１によっては並列共振回路（部分電圧共振回路）を形成する。そして、スイッチング素子Ｑ1，Ｑ2のターンオフ時にのみ電圧共振する、部分電圧共振動作が得られるようになっている。
【００４２】
この電源回路においては、スイッチング素子Ｑ1，Ｑ2をスイッチング駆動するために、発振・ドライブ回路２が設けられる。この発振・ドライブ回路２は、発振回路、駆動回路を有しており、例えば汎用のＩＣを用いることができる。そして、この発振・ドライブ回路２内の発振回路及び駆動回路によって、所要の周波数によるドライブ信号（ゲート電圧）をスイッチング素子Ｑ1，Ｑ2の各ゲートに対して印加する。これにより、スイッチング素子Ｑ1，Ｑ2は、所要のスイッチング周波数により交互にオン／オフするようにしてスイッチング動作を行う。
【００４３】
絶縁コンバータトランスＰＩＴは、スイッチング素子Ｑ1 、Ｑ2のスイッチング出力を二次側に伝送するために設けられる。
この絶縁トランスＰＩＴの一次巻線Ｎ１の一方の端部は、一次側並列共振コンデンサＣ1の直列接続を介して、スイッチング素子Ｑ1のソースとスイッチング素子Ｑ2のドレインとの接続点（スイッチング出力点）に接続されることで、スイッチング出力が伝達されるようになっている。
また、一次巻線Ｎ1の他方の端部は、一次側アースに接続される。
【００４４】
ここで、絶縁コンバータトランスＰＩＴは、後述する構造により、絶縁コンバータトランスＰＩＴの一次巻線Ｎ1に所要のリーケージインダクタンスＬ１を生じさせる。そして、直列共振コンデンサＣ1のキャパシタンスと、上記リーケージインダクタンスＬ1によっては、一次側スイッチングコンバータの動作を電流共振形とするための一次側直列共振回路を形成する。
【００４５】
上記説明によると、この図に示す一次側スイッチングコンバータとしては、一次側直列共振回路（Ｌ1−Ｃ1）による電流共振形としての動作と、前述した部分電圧共振回路（Ｃｐ//Ｌ1）とによる部分電圧共振動作とが得られることになる。
つまり、この図に示す電源回路は、一次側スイッチングコンバータを共振形とするための共振回路に対して、他の共振回路とが組み合わされた、複合共振形コンバータとしての構成を採っている。
【００４６】
絶縁コンバータトランスＰＩＴの二次巻線には一次巻線Ｎ1に伝達されたスイッチング出力に応じた交番電圧が励起される。そして、この場合の二次巻線としては、所定巻数による１組の二次巻線Ｎ2が設けられる。
本実施の形態としては、この二次巻線Ｎ2を含んで、倍電流整流回路或いは電流ダブラ整流回路などといわれる全波整流動作の整流回路が形成される。そしてさらに、この倍電流整流回路に対して、電圧検出方式による同期整流回路が組み合わされる。
【００４７】
二次巻線Ｎ2の一方の端部Ｐａは、ＮチャンネルのＭＯＳ−ＦＥＴＱ3のドレイン→ソースを介して二次側アース（平滑コンデンサＣｏの負極端子側）と接続される。このＭＯＳ−ＦＥＴＱ3に対しては、ドレイン→ソースに対して逆並列接続されるようにしてボディダイオードＤD3が接続される。
また、二次巻線Ｎ2の他方の端部Ｐｂは、同じくＮチャンネルのＭＯＳ−ＦＥＴＱ4のドレイン→ソースを介して二次側アースと接続される。このＭＯＳ−ＦＥＴＱ4に対しても、ドレイン→ソースに対して逆並列接続されるようにしてボディダイオードＤD4が接続される。
つまり、この場合には、二次側整流回路系の整流電流経路において、ＭＯＳ−ＦＥＴＱ3，Ｑ4を平滑コンデンサＣｏの負極側に直列に挿入した構造となっている。
また、これらＭＯＳ−ＦＥＴＱ3，Ｑ4には、例えば低耐圧のトレンチ構造のものを選定することで、低オン抵抗を得るようにされる。
【００４８】
また、二次巻線Ｎ2の端部Ｐａと、ＭＯＳ−ＦＥＴＱ3のドレインとの接続点に対しては、インダクタＬ11の一端が接続され、インダクタＬ11の他端は二次側の平滑コンデンサＣｏの正極端子に接続される。
また、二次巻線Ｎ2の上記端部Ｐｂと、ＭＯＳ−ＦＥＴＱ4のドレインとの接続点に対しては、インダクタＬ12の一端が接続され、インダクタＬ12の他端も二次側の平滑コンデンサＣｏの正極端子に接続される。
【００４９】
そして、ＭＯＳ−ＦＥＴＱ3を駆動する駆動回路は、二次巻線Ｎ2の端部Ｐｂ側と、ＭＯＳ−ＦＥＴＱ3のゲートの間に、ゲート抵抗Ｒg1を接続すると共に、ＭＯＳ−ＦＥＴＱ3のゲートと二次側アースとの間に抵抗Ｒ11を接続して形成される。
同様に、ＭＯＳ−ＦＥＴＱ4を駆動する駆動回路は、二次巻線Ｎ2の端部Ｐａ側と、ＭＯＳ−ＦＥＴＱ4のゲートの間に、ゲート抵抗Ｒg2を接続すると共に、ＭＯＳ−ＦＥＴＱ4のゲートと二次側アースとの間に抵抗Ｒ12を接続して形成される。
【００５０】
ＭＯＳ−ＦＥＴは、ゲートにオン電圧を印加すると、ドレイン−ソース間は、単なる抵抗体と等価となるので、電流は双方向に流れる。これを二次側の整流素子として機能させようとすれば、平滑コンデンサＣｏの正極端子に充電する方向のみに電流を流さなければならない。これとは逆方向に電流が流れると、平滑コンデンサＣｏから絶縁コンバータトランスＰＩＴ側に放電電流が流れて、負荷側に有効に電力を伝達することができなくなる。また、逆電流によるＭＯＳ−ＦＥＴの発熱、ノイズなどが生じて、一次側におけるスイッチング損失も招く。
上記した駆動回路は、二次巻線の電圧を検出することに基づいて、平滑コンデンサＣｏの正極端子に充電する方向（つまり、ドレイン→ソース方向）にのみ電流が流れるように、ＭＯＳ−ＦＥＴＱ3，Ｑ4をスイッチング駆動するための回路である。つまり、この場合における同期整流回路の回路構成としては、巻線電圧検出方式により、整流電流に同期させてＭＯＳ−ＦＥＴＱ3，Ｑ4をオン／オフ駆動する構成を採っているものである。
【００５１】
また、上述のようにして、インダクタＬ11−L12の直列接続を、１組の二次巻線Ｎ2に対して並列接続し、なおかつ、インダクタＬ11−L12の接続点を平滑コンデンサＣｏの正極端子に接続している構成を付加することで、この巻線電圧検出方式による同期整流回路は、倍電流整流回路としての構成も有することになる。なお、以降において、このようにして倍電流整流回路と同期整流回路を組み合わせた構成については、倍電流／同期整流回路ともいうことにする。
【００５２】
上記した回路構成による倍電流／同期整流回路によっては、平滑コンデンサＣOに対して全波整流により整流して得られる整流電流を充電する動作が得られ、これにより、平滑コンデンサＣOの両端電圧として二次側直流出力電圧ＥOが得られる。この二次側直流出力電圧ＥOは、図示しない負荷側に供給されるとともに、次に説明する制御回路１のための検出電圧としても分岐して入力される。
【００５３】
制御回路１は、二次側直流出力電圧ＥOのレベル変化に応じた検出出力を発振・ドライブ回路２に供給する。発振・ドライブ回路２では、入力された制御回路１の検出出力に応じてスイッチング周波数が可変されるようにして、スイッチング素子Ｑ1，Ｑ2を駆動する。スイッチング素子Ｑ1，Ｑ2のスイッチング周波数が可変されることで、絶縁コンバータトランスＰＩＴの一次巻線Ｎ1から二次巻線Ｎ2側に伝送される電力が変化するが、これにより二次側直流出力電圧Ｅｏのレベルを安定化させるように動作する。
例えば重負荷の傾向となって二次側直流出力電圧Ｅｏが低下するのに応じては、上記スイッチング周波数を高くするように制御することで、二次側直流出力電圧Ｅｏを上昇させる。これに対して、軽負荷の傾向となって二次側直流出力電圧Ｅｏが上昇するのに応じては、上記スイッチング周波数を低くするように制御することで、二次側直流出力電圧Ｅｏを低下させる。
【００５４】
本実施の形態としては、この図に示す電源回路の回路構成の下で、低電圧、大電流とされる負荷条件に対応させることとしている。ここでの低電圧大電流の状態としては、二次側直流電圧Ｅo＝５Ｖで、一次側スイッチングコンバータのスイッチング電流である一次側直列共振電流Ｉo＝２５Ａとなる状態であるとする。
【００５５】
このような条件を前提として、図１に示す電源回路としては、次のようにして各部所要の部品を構成し、また、選定している。
先ず、絶縁コンバータトランスＰＩＴについては、図２に示す構造を採ることとしている。
この図に示すように、絶縁コンバータトランスＰＩＴは、フェライト材によるＥ型コアＣＲ１、ＣＲ２を互いの磁脚が対向するように組み合わせたＥＥ型コアを備える。
そして、一次側と二次側の巻装部について相互に独立するようにして分割した形状により、例えば樹脂などによって形成される、ボビンＢが備えられる。このボビンＢの一方の巻装部に対して一次巻線Ｎ1を巻装する。また、他方の巻装部に対して二次巻線Ｎ2を巻装する。このようにして一次側巻線及び二次側巻線が巻装されたボビンＢを上記ＥＥ型コア（ＣＲ１，ＣＲ２）に取り付けることで、一次側巻線及び二次側巻線とがそれぞれ異なる巻装領域により、ＥＥ型コアの中央磁脚に巻装される状態となる。このようにして絶縁コンバータトランスＰＩＴ全体としての構造が得られる。この場合のＥＥ型コアのサイズは例えばＥＥＲ−３５としている。
【００５６】
ＥＥ型コアの中央磁脚に対しては、図のようにして、例えばギャップ長1.5mm程度のギャップＧを形成するようにしている。これによって、結合係数ｋとしては、ｋ＝０．８以下（実施の形態としてはｋ＝０．７９）による疎結合の状態を得るようにしている。つまり、従来例として図１１に示した電源回路の絶縁コンバータトランスＰＩＴよりも、さらに疎結合の状態としているものである。なお、ギャップＧは、Ｅ型コアＣＲ１，ＣＲ２の中央磁脚を、２本の外磁脚よりも短くすることで形成することが出来る。
【００５７】
そのうえで、二次側巻線の１Ｔ（ターン）あたりの誘起電圧レベルとしても、図１１に示した電源回路よりも低くなるように、一次巻線Ｎ1と二次巻線Ｎ2の巻線数（ターン数）を設定する。例えば、一次巻線Ｎ1＝６０Ｔ、二次巻線Ｎ2＝６Ｔとすることで、二次側巻線の１Ｔ（ターン）あたりの誘起電圧レベルを、２Ｖ／Ｔ以下としている。
【００５８】
このような絶縁コンバータトランスＰＩＴ及び一次巻線Ｎ1、二次巻線Ｎ2の巻線数設定とすることで、絶縁コンバータトランスＰＩＴのコアにおける磁束密度が低下して、図１１に示す電源回路よりも、絶縁コンバータトランスＰＩＴにおけるリーケージインダクタンスは増加する。
【００５９】
また、一次側直列共振コンデンサＣ1には、０．０３３μＦを選定した。また、二次側の同期整流回路を形成するＭＯＳ−ＦＥＴＱ3，Ｑ4については、３０Ａ／２０Ｖを選定しており、そのオン抵抗は５ｍΩである。さらに、インダクタＬ11，Ｌ12については、４７μＨを選定している。
【００６０】
このような構成による図１に示す電源回路の動作波形を、図３及び図４に示す。図３は、交流入力電圧ＶAC＝１００Ｖ、負荷電力Ｐｏ＝１２５Ｗのときの動作を示し、図４は、交流入力電圧ＶAC＝１００Ｖ、負荷電力Ｐｏ＝２５Ｗ時の動作を示している。図１に示す電源回路の対応負荷電力範囲において、負荷電力Ｐｏ＝１２５Ｗは重負荷とされる条件であり、負荷電力Ｐｏ＝２５Ｗは軽負荷の条件となる。
【００６１】
図３に示す波形図において、スイッチング素子Ｑ2の両端電圧Ｖ１は、スイッチング素子Ｑ2のオン／オフ状態に対応している。つまり、スイッチング素子Ｑ2がオンとなる期間Ｔ２では０レベルで、オフとなる期間Ｔ１では所定レベルでクランプされた矩形波となる。そして、スイッチング素子Ｑ2//ダンパーダイオードＤD2に流れるスイッチング電流ＩDS2としては、期間Ｔ２に示されるように、ターンオン時においては、ダンパーダイオードＤD2を流れることで負極性となり、これが反転して正極性によりスイッチング素子Ｑ2のドレイン→ソースを流れ、期間Ｔ１でオフとなって０レベルとなる波形が得られる。
また、スイッチング素子Ｑ1は、上記スイッチング素子Ｑ2に対して交互にオン／オフするようにしてスイッチングを行う。このため、スイッチング素子Ｑ1//ダンパーダイオードＤD1に流れるスイッチング電流ＩDS1は、スイッチング電流ＩDS2に対して１８０°位相がシフトした波形となる。また、図示してはいないが、スイッチング素子Ｑ1の両端電圧としても、スイッチング素子Ｑ2の両端電圧Ｖ１に対して１８０°位相がシフトした波形となる。
【００６２】
そして、スイッチング素子Ｑ1,Ｑ2のスイッチング出力点と一次側アース間に接続される一次側直列共振回路（Ｃ1−Ｌ1）に流れる一次側直列共振電流Ｉｏは、スイッチング電流ＩDS1とスイッチング電流ＩDS2とが合成されたものとなる。これにより、図示するようにして、一次側直列共振電流Ｉｏは正弦波状となる。この波形を、図１１に示した従来の電源回路の一次側直列共振電流Ｉｏの波形（図１２参照）と比較すると、本実施の形態の一次側直列共振電流Ｉｏとしては、一次巻線Ｎ1の励磁インダクタンスにより発生する鋸歯状波成分がほとんど含まれていないことが分かる。これは、絶縁コンバータトランスＰＩＴの結合係数をより疎結合な状態としたことで、一次巻線Ｎ1のリーケージインダクタンスＬ１が増加した分、相対的に一次巻線Ｎ1の励磁インダクタンスが小さくなったことに依る。
【００６３】
そして、このような一次側直列共振電流Ｉｏの波形が得られるのに応じて、二次巻線Ｎ2の電圧Ｖ2としては、一次側直列共振電流Ｉｏが正極性／負極性で反転するのに応じて同様に反転し、二次側直流出力電圧Ｅｏに対応する絶対値レベルでクランプされた波形となる。
ここで、図１２に示す電圧Ｖ2と比較して分かるように、この図３に示す電圧Ｖ2は、０レベルの区間を挟むことなく正／負で反転する波形となっていることが分かる。
【００６４】
そして、二次側の倍電流／同期整流回路についての電圧検出方式による同期整流回路の動作としては、抵抗Ｒｇ1−Ｒ11、及び抵抗Ｒｇ2−Ｒ12から成る各駆動回路により上記電圧Ｖ2を検出し、それぞれＭＯＳ−ＦＥＴＱ3，Ｑ4に対してオンレベルのゲート電圧を出力することになる。これにより、ＭＯＳ−ＦＥＴＱ3，Ｑ4の各ゲート−ソース間に生じるゲート−ソース間電圧ＶGS3,ＶGS4は、それぞれ、電圧Ｖ2が正／負となるパルス期間に応じてオン電圧レベルを生じる。
【００６５】
ゲート−ソース間電圧ＶGS3は、二次巻線電圧Ｖ2について二次巻線Ｎ2の端部Ｐｂ側が正極性となったときに対応してオン電圧となり、ＭＯＳ−ＦＥＴＱ3をオンとさせる。このときに流れる整流電流Ｉ1は、ＭＯＳ−ＦＥＴＱ3のソース→ドレインからインダクタＬ11に流れる成分と、二次巻線Ｎ2の端部Ｐａ側から流入する成分とに分岐する。
整流電流Ｉ1として、インダクタＬ11に流れた成分は、そのまま平滑コンデンサＣｏの正極端子に充電電流として流入し、二次巻線Ｎ2の端部Ｐａ側から流入した成分はインダクタＬ12に流入した後に、平滑コンデンサＣｏの正極端子に充電電流として流入する。
【００６６】
これに対して、ゲート−ソース間電圧ＶGS4は、二次巻線電圧Ｖ2について二次巻線Ｎ2の端部Ｐa側が正極性となったときに対応してオン電圧となり、ＭＯＳ−ＦＥＴＱ4をオンとさせる。このときに流れる整流電流Ｉ2は、ＭＯＳ−ＦＥＴＱ4のソース→ドレインからインダクタＬ12に流れる成分と、二次巻線Ｎ2の端部Ｐｂ側から流入する成分とに分岐する。
整流電流Ｉ2として、インダクタＬ12に流れた成分は、そのまま平滑コンデンサＣｏの正極端子に充電電流として流入し、二次巻線Ｎ2の端部Ｐｂ側から流入した成分はインダクタＬ11に流入した後に、平滑コンデンサＣｏの正極端子に充電電流として流入する。
このようにして流れる整流電流Ｉ1，Ｉ2は、それぞれ、図示する波形により期間ＤON1，ＤON2において流れるものとなる。
【００６７】
このことから、整流動作としては、二次巻線電圧Ｖ2が正／負となる各半波の期間で平滑コンデンサＣｏに対して充電する全波整流動作が得られていることがわかる。
また、二次巻線電圧Ｖ2が正／負となる各半波の期間において流れる整流電流は、二次巻線Ｎ2と、インダクタＬ11又はインダクタＬ12とに分岐して流れるようにされている。インダクタＬ11及びインダクタＬ12には、定常的に同じ方向で平滑コンデンサＣｏへの充電電流が流れているようにされる。
つまり、平滑コンデンサＣｏへの充電電流量に対して、二次巻線Ｎ2に流れる電流量が１／２となる倍電流整流回路としての動作が得られていることが分かる。
【００６８】
そして、前述したように、二次巻線電圧Ｖ2が０レベルとなる期間を挟むことなく正／負で反転するのに応じて、ゲート−ソース間電圧ＶGS3，ＶGS4がそれぞれオン電圧として正極性となる期間も連続することになり、従って、平滑コンデンサＣｏに対する充電電流としての整流電流Ｉ1，Ｉ2も連続して流れることになる。
つまり、本実施の形態としては、重負荷とされてスイッチング周波数が低くなるようにして制御されているときにも、二次側整流電流としては連続モードが得られていることになる。なお、この場合、整流電流Ｉ1，Ｉ2としては３０Ａｐとなっており、例えば従来の図１２に示した整流電流Ｉ1，Ｉ2よりも低減している。これは、例えば、同等のスイッチング周波数に対応する周期内において、整流電流の導通期間が従来よりも拡大したことに依るものである。
【００６９】
このようにして、重負荷の条件でも連続モードが得られているのは、これまでの説明から理解されるように、ギャップ長の設定により絶縁コンバータトランスＰＩＴの結合係数を０．８程度までに低下させてより疎結合の状態とし、また、例えば二次巻線の１ターンあたりの誘起電圧レベルが２Ｖ／Ｔ程度に低下するようにして一次巻線Ｎ1と二次巻線Ｎ2の巻数（ターン数）設定を行い、これにより、絶縁コンバータトランスＰＩＴのコアに生じる磁束密度を所要以下にまで低下させたことにより得られるものである。
【００７０】
従来でも述べたように、同期整流回路は、低オン抵抗で低耐圧のＭＯＳ−ＦＥＴを整流用素子として用いるために、整流用素子にダイオード素子を用いる場合よりも導通損を低減することができる。
しかしながら、二次側整流電流が不連続モードで流れる場合において、同期整流回路として巻線電圧検出方式を採る場合、平滑コンデンサＣｏへの充電電流が０レベルとなってもＭＯＳ−ＦＥＴがオンを維持して逆方向電流が流れ、これが無効電力を生じていた。
この無効電力を解消しようとすれば、整流電流検出方式の同期整流回路を採用することになる。しかしながら、整流電流検出方式では、カレントトランス及びコンパレータを備える駆動回路系などが必要であり、回路構成が複雑で大規模化する。
【００７１】
これに対して本実施の形態では、重負荷時においても二次側整流電流を連続モードとしていることで、電圧検出方式による同期整流回路であっても、上記のような電流不連続期間の無効電力が生じることはない。
このことから本実施の形態としては、同期整流回路として電圧検出方式による構成を採ることで、簡単な回路構成として回路規模の拡大を抑制し、さらにコストアップを避けるようにしていながら、なおかつ、電流不連続期間の無効電力による電力変換効率の低下の問題を解消していることになる。
【００７２】
さらに図１に示す実施の形態の回路では、二次側の同期整流回路の構成について、倍電流整流回路としての動作を基としている。倍電流整流回路では、絶縁コンバータトランスＰＩＴにより伝達される電流レベルとして、二次巻線Ｎ2側に得られる電流レベルが、平滑コンデンサＣｏへの充電電流レベルの１／２倍となるので、その分の、二次側巻線における損失を低減することができる。このために、本実施の形態としては、より向上された電力変換効率を得ることができる。
また、倍電流整流回路は、その回路構成上、全波整流回路の動作でありながら、二次巻線Ｎ2をセンタータップする必要がないので、その分のトランスの構造が簡単なものとなって、例えば製造効率も向上するという効果も得られる。
【００７３】
また、図４には、図３と同一部位についての軽負荷時（Ｐｏ＝２５Ｗ時）の動作が示されている。
図１に示す電源回路では、これまでの説明から理解されるように、二次側直流出力電圧Ｅoの安定化のために、スイッチング周波数制御による定電圧制御を行う。この定電圧制御は、軽負荷の条件となって二次側直流出力電圧が上昇すると、スイッチング周波数を高くするようにして二次側直流出力電圧を低下させ、これにより安定化を図るように動作する。
このような軽負荷の状態では、図示するスイッチング素子Ｑ2の両端電圧Ｖ1に対して、二次側巻線電圧Ｖ2はほぼ同じタイミングで反転するようになり、これに応じて、二次側の整流電流Ｉ1、Ｉ2としては、期間ＤON1，ＤON2との間に休止期間が無く平滑コンデンサＣｏに連続して充電されるようにして流れる。つまり、連続モードとなる。
【００７４】
図５は、これまでに説明した構成による図１に示す電源回路と、従来例である図１１の電源回路との比較として、負荷電力変動に対する、AC→DC電力変換効率（ηAC→DC）、一次側直列共振電流レベルＩo、スイッチング周波数ｆｓの特性を示している。図１の電源回路の特性を実線で示し、図１１の電源回路の特性を破線で示す。
【００７５】
図５によると、先ず、スイッチング周波数としては、図１及び図１１の回路とで共に、負荷電力の増加に応じて低くなるようにして変化しており、何れの回路においても、スイッチング周波数制御による安定化動作が得られていることが示されている。
また、AC→DC電力変換効率（ηAC→DC）は、図１に示す回路のほうが図１１に示す電源回路に対して、負荷電力Ｐｏ＝０Ｗ〜１２５Ｗの範囲にわたって高くなっていることが分かる。図１１に示す回路では、負荷電力Ｐｏ＝１２５Ｗ時にはηAC→DC＝８５．３％、Ｐｏ＝２５Ｗ時には７７．５％であるのに対して、図１に示す電源回路では、負荷電力Ｐｏ＝１２５Ｗ時にはηAC→DC＝９０．１％、Ｐｏ＝２５Ｗ時には９０．８％である。つまり、AC→DC電力変換効率（ηAC→DC）として、負荷電力Ｐｏ＝１２５Ｗ時には４．８％向上し、負荷電力Ｐｏ＝２５Ｗ時には１３．３％向上している。また、これに応じた交流入力電力としては、負荷電力Ｐｏ＝１２５Ｗ時には７．８Ｗ低減し、負荷電力Ｐｏ＝２５Ｗ時には４．８Ｗ低減する。
このような電力変換効率の向上は、図５に示す一次側直列共振電流Ｉｏのレベルについて、図１に示す回路のほうが、図１１に示す回路に対して、負荷電力Ｐｏ＝０Ｗ〜１２５Ｗの範囲にわたって低減されていることによっても示されている。
【００７６】
図６は、本発明の第２の実施の形態としての電源回路の構成例を示す回路図である。なお、この図において図１と同一部分には同一符号を付して説明を省略する。
また、この図に示す電源回路としても、絶縁コンバータトランスＰＩＴについては、図２にて説明した構造としていることで、結合係数ｋとしては、ｋ＝０．８以下（実施の形態としてはｋ＝０．７９）による疎結合の状態を得るようにしている。また、二次側巻線の１Ｔ（ターン）あたりの誘起電圧レベルとしても、２Ｖ／Ｔとなるように、一次巻線Ｎ1、二次巻線Ｎ2の各巻線数（ターン数）を、Ｎ1＝６０Ｔ、Ｎ2＝６Ｔとしている。
また、一次側直列共振コンデンサＣ1には０．０３３μＦを選定している。ＭＯＳ−ＦＥＴＱ3，Ｑ4については、３０Ａ／２０Ｖを選定しており、そのオン抵抗は５ｍΩである。なお、インダクタＬ11，Ｌ12のインダクタンスは、本実施の形態においては、後述するようにして、二次側直流出力電圧Ｅｏの安定化のために、可変制御されることになる。
【００７７】
この図に示す電源回路において、二次側には、定電圧制御のために直交型制御トランスＰＲＴが備えられる。そして、先の第１の実施の形態の電源回路において倍電流／同期整流回路を形成していたインダクタＬ11，L12は、図１と同様の接続形態を採ったうえで、それぞれ、直交型制御トランスＰＲＴに対して被制御巻線ＮR1，ＮR2として巻装される。
さらに、直交型制御トランスＰＲＴの巻線としては制御巻線Ｎｃが巻装される。
【００７８】
直交型制御トランスＰＲＴの構造例を、図７に示す。
この図に示すようにして、直交型制御トランスＰＲＴとしては、４本の磁脚を有する２つのダブルコの字型コアＣＲ１１、ＣＲ１２の互いの磁脚の端部を接合するようにして、立体型のコアが形成される。この場合において、この立体型コアのサイズとしては、図示するようにして、例えば高さａ＝１５mm、奥行きｂ＝１５ｍｍ、幅ｃ＝２０ｍｍとなるように形成される。また、この場合においては、ダブルコの字形コアＣＲ１１、ＣＲ１２の互いの磁脚の接合部分については、ギャップは形成しないこととしている。
そして、この立体型のコアの所定の２本の磁脚に対して、被制御巻線ＮR1，ＮR2を巻装し、さらに、制御巻線ＮCを、被制御巻線ＮR1，ＮR2に対して直交する巻回方向となるようにして所定の２本の磁脚に対して巻装する。なお、このときには、図１に示されているように、被制御巻線ＮR1と被制御巻線ＮR2は、その巻方向が互いに逆となるようにして巻装される。
このような構造により、直交型制御トランスＰＲＴとしては制御巻線Ｎｃに流れる電流の増加により飽和状態となる、可飽和リアクトルとして構成される。
また、この場合における制御巻線ＮCと被制御巻線ＮR1，ＮR2とのターン数（巻線数）としては、ＮC＝１０００Ｔ、ＮR1＝ＮR2＝４Ｔとしている。
【００７９】
この第２の実施の形態における制御回路１では検出電圧として入力された二次側直流出力電圧Ｅoのレベルの誤差に応じて、直交型制御トランスＰＲＴの制御巻線Ｎcに流すべき制御電流としての直流電流レベルを可変して出力するように構成される。
このようにして、直交型制御トランスＰＲＴの制御巻線Ｎcに流れる制御電流レベルが可変されることに応じては、被制御巻線ＮR1，ＮR2の各インダクタンスが変化することになる。この場合には、制御巻線Ｎcに流れる制御電流レベルが大きくなるのに応じて、被制御巻線ＮR1，ＮR2の各インダクタンスは大きくなるようにして変化する。また、被制御巻線ＮR1，ＮR2の各インダクタンスは、被制御巻線ＮR1，ＮR2に流れる電流レベルの絶対値が大きくなるのに応じて小さくなるようにも変化する。
【００８０】
このようにして被制御巻線ＮR1，ＮR2（インダクタＬ11，L12）のインダクタンスが変化するのに応じては、二次巻線Ｎ2に得られる交番電圧を整流する整流素子としてのＭＯＳ−ＦＥＴＱ4，Ｑ3の各ドレイン−ソース間電圧が変化する。ＭＯＳ−ＦＥＴＱ4，Ｑ3の各ドレイン−ソース間電圧が変化することによっては、二次側直流出力電圧Ｅoのレベルもこれに応じて変化することになる。このようにして、二次側直流出力電圧Ｅoのレベル誤差に応じて被制御巻線ＮR1，ＮR2のインダクタンスを可変することによっては、二次側直流出力電圧Ｅoのレベルが安定化されるように制御されることになる。
なお、上記のようにして二次側直流出力電圧Ｅｏの安定化が図られることで、この図に示す電源回路においては、制御回路１の検出出力を、発振・ドライブ回路２に対して入力する構成は採らない。従って、図６に示す電源回路では、スイッチング周波数制御による安定化制御は行われない。
【００８１】
図８及び図９の波形図は、上記図６に示す構成による電源回路の動作を示している。図８は、交流入力電圧ＶAC＝１００Ｖ、負荷電力Ｐｏ＝１２５Ｗ（重負荷時）のときの動作を示し、図９は、交流入力電圧ＶAC＝１００Ｖ、負荷電力Ｐｏ＝２５Ｗ時（軽負荷時）の動作を示している。
ここで、図８に示す重負荷時の各部の波形としては、先の第１の実施の形態に対応する図３の波形図とほぼ同様の動作が示されていることから、ここでの詳しい説明は省略するが、この図８に示す波形によっても、図６に示す回路では、二次側整流電流が連続モードとなっていることが分かる。
【００８２】
また、図９に示す波形としては、軽負荷の条件となったことに対応して各部に流れる電流のレベルが抑制されていることが分かる。
そして、上記したように、図６に示す電源回路では、スイッチング周波数制御による安定化を行わないことから、一次側スイッチングコンバータのスイッチング周波数は固定である。従って、図８に示した重負荷時の動作波形と、軽負荷時の図９の動作波形とでは、スイッチング周波数に対応する期間Ｔ１，Ｔ２、また期間ＤON1，ＤON2は、上記固定のスイッチング周波数に応じた同一の時間長となる。
【００８３】
図１０は、上記図６に示した第２の実施の形態としての電源回路と、従来例である図１１の電源回路との比較として、負荷電力変動に対する、AC→DC電力変換効率（ηAC→DC）、一次側直列共振電流レベルＩoの特性を示している。図６の電源回路の特性を実線で示し、図１１の電源回路の特性を破線で示す。
なお、スイッチング周波数ｆｓについては、図１１に示す電源回路の特性のみを示している。図６に示す第２の実施の形態としては、スイッチング周波数は、負荷変動にかかわらず一定であるからここでは図示していない。
【００８４】
この場合にも、図１０に示される一次側直列共振電流Ｉｏのレベルを比較すると、図１に示す回路と同様にして、図６に示す回路のほうが、図１１に示す回路よりも、負荷電力Ｐｏ＝０Ｗ〜１２５Ｗの範囲にわたって低減している。つまり、従来に対して電力変換効率の向上が図られているということが導かれる。
AC→DC電力変換効率（ηAC→DC）の特性そのものを参照しても、第２の実施の形態である図６に示す回路のほうが、図１１に示す電源回路に対して、負荷電力Ｐｏ＝０Ｗ〜１２５Ｗの範囲にわたって、高いAC→DC電力変換効率を得ていることが分かる。
図１１に示す回路は、前述したように、負荷電力Ｐｏ＝１２５Ｗ時にはηAC→DC＝８５．３％、Ｐｏ＝２５Ｗ時には７７．５％である。
これに対して、図６に示す電源回路では、負荷電力Ｐｏ＝１２５Ｗ時にはηAC→DC＝９０．７％、Ｐｏ＝２５Ｗ時には９１．５％である。つまり、AC→DC電力変換効率（ηAC→DC）として、負荷電力Ｐｏ＝１２５Ｗ時には４．８％向上し、負荷電力Ｐｏ＝２５Ｗ時には１３．３％向上している。また、これに応じた交流入力電力としては、負荷電力Ｐｏ＝１２５Ｗ時には８．７Ｗ低減し、負荷電力Ｐｏ＝２５Ｗ時には５．０Ｗ低減する。この結果は、図１の電源回路と比較しても、より高いAC→DC電力変換効率（ηAC→DC）が得られていることを示す。
【００８５】
なお、本発明としては、これまでに説明した電源回路の構成に限定されるものではない。
例えば、本発明に基づいた倍電流整流回路、及び巻線電圧検出方式の同期整流回路の細部の構成については適宜変更されてよい。また、一次側スイッチングコンバータのスイッチング素子としては、ＩＧＢＴ(Insulated Gate Bipolar Transistor)など、他励式に使用可能な素子であれば、ＭＯＳ−ＦＥＴ以外の素子が採用されて構わない。また、先に説明した各部品素子の定数なども、実際の条件等に応じて変更されて構わない。
また、本発明としては、自励式による電流共振形コンバータを備えて構成することも可能とされる。この場合には、スイッチング素子として例えばバイポーラトランジスタを選定することができる。さらには、４石のスイッチング素子をフルブリッジ結合した電流共振形コンバータにも適用できる。
また、商用交流電源を入力して直流入力電圧を得る整流回路としても、例えば倍電圧整流回路などが備えられた構成とすることが考えられる。
【図面の簡単な説明】
【００８６】
【図１】本発明の第１の実施の形態としてのスイッチング電源回路の構成例を示す回路図である。
【図２】実施の形態としての絶縁コンバータトランスの構造例を示す図である。
【図３】図１に示す電源回路の重負荷時の動作を示す波形図である。
【図４】図１に示す電源回路の軽負荷時の動作を示す波形図である。
【図５】図１に示す電源回路の負荷変動に対する、スイッチング周波数、一次側直列共振電流レベル、AC→DC電力変換効率の特性を示す図である。
【図６】本発明の第２の実施の形態としてのスイッチング電源回路の構成例を示す回路図である。
【図７】実施の形態としての直交型制御トランスの構造例を示す図である。
【図８】図６に示す電源回路の重負荷時の動作を示す波形図である。
【図９】図６に示す電源回路の軽負荷時の動作を示す波形図である。
【図１０】図６に示す電源回路の負荷変動に対する一次側直列共振電流レベル、AC→DC電力変換効率の特性を示す図である。
【図１１】従来としての電源回路の構成を示す回路図である。
【図１２】図１１に示す電源回路の重負荷時の動作を示す波形図である。
【図１３】図１１に示す電源回路として巻線電圧検出方式の同期整流回路を備えた場合の二次側の構成を示す回路図である。
【図１４】図１３に示す二次側の構成を採った場合の、重負荷時の動作を示す波形図である。
【図１５】図１３に示す二次側の構成を採った場合の、軽負荷時の動作を示す波形図である。
【図１６】整流電流検出方式による同期整流回路の基本構成例を示す回路図である。
【図１７】図１６に示す同期整流回路の動作を示す波形図である。
【符号の説明】
【００８７】
１  制御回路、２  発振・ドライブ回路、Ｄｉ  ブリッジ整流回路、Ｃｉ  平滑コンデンサ、Ｑ1，Ｑ2  スイッチング素子、ＤD1，ＤD2  ダンパーダイオード、Ｃ1  一次側直列共振コンデンサ、Ｃｐ  部分電圧共振コンデンサ、ＰＩＴ  絶縁コンバータトランス、Ｎ1  一次巻線、Ｎ2  二次巻線、Ｑ3，Ｑ4  ＭＯＳ−ＦＥＴ、ＤD3，ＤD4  ボディダイオード、Ｒｇ1，Ｒｇ2  ゲート抵抗、Ｒ11，Ｒ12  抵抗、Ｃｏ  （二次側）平滑コンデンサ、Ｌ11，Ｌ12  インダクタ、ＰＲＴ  直交型制御トランス、Ｎｃ  制御巻線、ＮR1，ＮR2  被制御巻線
【図１】
2005057925.tif 000003
【図２】
2005057925.tif 000004
【図３】
2005057925.tif 000005
【図４】
2005057925.tif 000006
【図５】
2005057925.tif 000007
【図６】
2005057925.tif 000008
【図７】
2005057925.tif 000009
【図８】
2005057925.tif 000010
【図９】
2005057925.tif 000011
【図１０】
2005057925.tif 000012
【図１１】
2005057925.tif 000013
【図１２】
2005057925.tif 000014
【図１３】
2005057925.tif 000015
【図１４】
2005057925.tif 000016
【図１５】
2005057925.tif 000017
【図１６】
2005057925.tif 000018
【図１７】
2005057925.tif 000019