(57)【要約】    【課題】大幅には製造工数を増加させることなく、フォトダイオードからの暗電流発生を抑制する。    【解決手段】Ｐ型シリコン基板１と、Ｐ型シリコン基板１の表面側に形成されたＮ型拡散層３からなるフォトダイオードが形成され、Ｐ型半導体基板上１及びＮ型拡散層３上に絶縁膜５が形成され、Ｎ型拡散層３につながる配線７が形成されており、Ｎ型拡散層３の周囲近傍の絶縁膜３中に電子９が導入されている。絶縁膜３への電子９の導入はフォトダイオードに逆バイアスを印加することにより行なう。【選択図】図１
2005150564.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体基板と前記第１導電型半導体基板の表面側に形成された第２導電型拡散層からなるフォトダイオードが形成され、前記第１導電型半導体基板上及び前記第２導電型拡散層上に絶縁膜が形成され、前記第２導電型拡散層につながる配線が形成されており、前記第２導電型拡散層の周囲近傍の前記絶縁膜中に負電荷又は正電荷が導入されていることを特徴とする固体撮像素子。
【請求項２】
前記第２導電型拡散層の不純物濃度は１ｃｍ3あたり１０16から１０19個である請求項１に記載の固体撮像素子。
【請求項３】
前記絶縁膜上にゲート電極を備え、前記ゲート電極近傍の前記絶縁膜には前記負電荷又は正電荷が導入されていない請求項１又は２に記載の固体撮像素子。
【請求項４】
第１導電型半導体基板と前記第１導電型半導体基板の表面側に形成された第２導電型拡散層からなるフォトダイオードと、前記第１導電型半導体基板上及び前記第２導電型拡散層上に絶縁膜と、前記第２導電型拡散層につながる配線を形成した後、前記フォトダイオードのＰＮ接合に逆バイアスを印加して前記第２導電型拡散層の周囲近傍の前記絶縁膜中に負電荷又は正電荷を導入する工程を含むことを特徴とする固体撮像素子の製造方法。
【請求項５】
前記第２導電型拡散層の不純物濃度は１ｃｍ3あたり１０16から１０19個である請求項４に記載の固体撮像素子の製造方法。
【請求項６】
前記フォトダイオード及び前記絶縁膜を形成した後、さらにゲート電極を前記絶縁膜上に形成する工程を含み、前記フォトダイオードのＰＮ接合に逆バイアスを印加する際に前記ゲート電極に負の電圧を印加する請求項４又は５に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像素子及びその製造方法に関するものである。
【背景技術】
【０００２】
逆バイアスされたフォトダイオードに光が入射しない状態で流れる暗電流は、撮像素子のＳ／Ｎ（信号対ノイズ）比を低下させ、画像の分解能を低下させる。
高いＳ／Ｎ比を実現するためには、光が入射した時の電流値をあげるためにフォトダイオードの面積を大きくする方法がある。しかし、この方法は、画像の解像度低下につながり、問題となる。
【０００３】
Ｓ／Ｎ比を向上させる従来技術として、図４に示すように、フォトダイオード５３に直列に暗電流補償用のフォトダイオード５５を接続したものがある。フォトダイオード５３，５５は同じ特性を有しており、フォトダイオード５３，５５の接続点５７は、増幅器５９の入力に接続されている。暗電流補償用のフォトダイオード５５の端子間にはフォトダイオード５３，５５に等しく生じる暗電流に対応した電圧が現れ、フォトダイオード５３，５５に生じる雑音成分は接続点５７において相殺される。したがって、増幅器５９にはフォトダイオード５３で受信された光信号成分に対応した信号のみが与えられ、暗電流によるノイズが低減される。
しかし、この従来技術では、フォトダイオード５３，５５の特性が揃っていることが条件であり、特性が同等でないと、ノイズを相殺する効果は発揮されない。
【０００４】
他の従来技術として、Ｓｉ−ＳｉＯ2界面から発生する暗電流成分を抑制することを目的とする埋め込み型フォトダイオードがある。
図５に示すように、埋め込み型フォトダイオードは、Ｐ型シリコン基板１の表面側に形成されたＮ型拡散層６１と、Ｎ型拡散層６１上を覆って形成されたＰ型拡散層６３からなる受光部を備えていることを特徴とするものである。
【０００５】
埋め込み型フォトダイオードでは、受光部表面に多数キャリアの蓄積層が形成されるため、受光部表面から生じる接合リーク電流成分が無くなることから暗電流を減少させることが可能となる。
しかし、埋め込み型フォトダイオードでは、フォトダイオードに蓄積された電荷を読み出すためのゲート電極とＰ型拡散層６３との位置や、Ｎ型拡散層６１とＰ型拡散層６３を形成するプロセス条件の関係などを精密に制御する必要があり、実現が困難である。
【０００６】
固体撮像素子の暗電流を構成する接合リーク電流のなかで最も大きな部分を占める成分は表面リーク電流であることが知られている。図６を用いて表面リーク電流の発生メカニズムを説明する。
表面リーク電流は、Ｓｉ−ＳｉＯ2界面に露出するＰＮ接合を通して流れる電流である。このような界面では、表面準位又は界面準位が禁制帯内に形成され、再結合・発生中心として働く。したがって、空乏層内の界面準位密度をＮｔ、捕獲断面積をσ、界面準位のエネルギー位置をＥｔ＝Ｅｉとすると表面リーク電流Ｉleakは、
Ｉleak＝（ｑ・ｎｉ・σ・ｖｔｈ・Ｎｔ・Ｗ）／２
ここで、ｖｔｈはキャリアの熱速度、Ｗは空乏層幅である。
この式から、表面リーク電流を抑制するためには、空乏層を小さくすることが有効であることが考えられる。
【０００７】
一般に、ＣＭＯＳ型固体撮像素子で用いられるＮ型拡散層−Ｐ型半導体基板構造のフォトダイオードの場合、図６に示すように、フォトダイオード上層の絶縁膜５には、製造プロセス途中で発生した正電荷６５がＰ型シリコン基板１及びＮ型拡散層３との界面に存在している。正電荷６５の影響でＮ型拡散層３周囲のＰ型シリコン基板１の正孔が深さ方向側へ押しやられてＰ型シリコン基板１と絶縁膜５の界面で正孔が欠乏し、界面に沿って空乏層６７が広げられる（破線参照）。この結果、表面リーク電流６９が増加する。図６で符号１３は界面準位（×印参照）を示す。
【０００８】
表面リーク電流を抑制する従来技術として、例えば特許文献１に記載されたものがある。特許文献１には、フォトダイオードとして機能するＰＮ接合周囲の半導体層／表面絶縁膜界面の表面ポテンシャル電位を中和するための電荷を保持する金属電極とその電極に電荷を注入するための金属電極を備えた構造と、電荷を保持する金属電極の代わりに表面保護膜とは異なる材質からなる絶縁膜を有しその絶縁膜と表面保護膜間の電荷トラップ及び絶縁膜中の電荷トラップに電荷を保持する構造が記載されている。
【特許文献１】特開平７−２１１８７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、特許文献１に開示された従来技術では、電荷を保持するための金属電極又は絶縁膜とそこに電荷を注入するための金属電極が必要であり、大幅な製造工数の増加を招き、さらにフォトダイオードの画素面積の増加に繋がり解像度が低下するといった問題があった。
【００１０】
そこで本発明は、大幅には製造工数を増加させることなく、フォトダイオードからの暗電流発生を抑制することができる固体撮像素子及びその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
本発明にかかる固体撮像素子は、第１導電型半導体基板と上記第１導電型半導体基板の表面側に形成された第２導電型拡散層からなるフォトダイオードが形成され、上記第１導電型半導体基板上及び上記第２導電型拡散層上に絶縁膜が形成され、上記第２導電型拡散層につながる配線が形成されており、上記第２導電型拡散層の周囲近傍の上記絶縁膜中に負電荷又は正電荷が導入されているものである。
特許請求の範囲及び明細書において、第１導電型とはＰ型又はＮ型を意味し、第２導電型とは第１導電型とは反対導電型のＮ型又はＰ型を意味する。また、第１導電型がＰ型、第２導電型がＮ型の場合には上記絶縁膜に負電荷が導入され、第１導電型がＮ型、第２導電型がＰ型の場合には絶縁膜には正電荷が導入されている。
【００１２】
本発明の固体撮像素子において、上記第２導電型拡散層の不純物濃度は１ｃｍ3あたり１０16から１０19個である例を挙げることができる。
【００１３】
さらに、上記絶縁膜上にゲート電極を備え、上記ゲート電極近傍の上記絶縁膜には前記負電荷又は正電荷が導入されていないようにしてもよい。
【００１４】
本発明にかかる固体撮像素子の製造方法は、第１導電型半導体基板と上記第１導電型半導体基板の表面側に形成された第２導電型拡散層からなるフォトダイオードと、上記第１導電型半導体基板上及び上記第２導電型拡散層上に絶縁膜と、上記第２導電型拡散層につながる配線を形成した後、上記フォトダイオードのＰＮ接合に逆バイアスを印加して上記第２導電型拡散層の周囲近傍の上記絶縁膜中に負電荷又は正電荷を導入する工程を含む。
【００１５】
本発明の製造方法において、上記第２導電型拡散層の不純物濃度は１ｃｍ3あたり１０16から１０19個である例を挙げることができる。
【００１６】
さらに、上記フォトダイオード及び上記絶縁膜を形成した後、さらにゲート電極を上記絶縁膜上に形成する工程を含み、上記フォトダイオードのＰＮ接合に逆バイアスを印加する際に上記ゲート電極に負の電圧又は正の電圧を印加するようにしてもよい。ここで、第１導電型がＰ型、第２導電型がＮ型の場合には上記ゲート電極に負の電圧を印加し、第１導電型がＮ型、第２導電型がＰ型の場合には上記ゲート電極に正の電圧を印加する。
【発明の効果】
【００１７】
本発明の固体撮像素子では、第２導電型拡散層の周囲近傍の絶縁膜中に導入された負電荷又は正電荷により発生する電界の影響により、第１導電型半導体基板と絶縁膜の界面近傍の第１導電型半導体基板領域が空乏化することを抑制する。これにより、空乏層が形成される領域における界面準位を減少させて暗電流を抑制でき、Ｓ／Ｎ比を向上させた高画質の固体撮像素子を得ることができる。
【００１８】
本発明の製造方法では、フォトダイオードのＰＮ接合に逆バイアスを印加して第２導電型拡散層の周囲近傍の絶縁膜中に負電荷又は正電荷を導入するので、固体撮像素子の面積を増大させたり、複雑なプロセスを要したりすることなく、暗電流を抑制でき、従来プロセスを用いながらＳ／Ｎ比を向上させた高画質の固体撮像素子を得ることができる。
【００１９】
本発明の固体撮像素子及びその製造方法において、第２導電型拡散層の不純物濃度を１ｃｍ3あたり１０16から１０19個にするようにすれば、絶縁膜に負電荷又は正電荷を注入するための電圧をフォトダイオードのＰＮ接合に印加した際に、ＰＮ接合での負電荷又は正電荷のバンド間トンネリングの発生を抑えることができ、空乏層内での電子−正孔対の発生、ひいては絶縁膜への電子又は正孔（負電荷又は正電荷）の導入を効率よく行なうことができる。
【００２０】
本発明の固体撮像素子において、上記絶縁膜上にゲート電極を備えている場合、上記ゲート電極近傍の上記絶縁膜には負電荷又は正電荷が導入されていないようにすれば、トランジスタ特性のバラツキを抑えることができ、Ｓ／Ｎ比の向上を図ることができる。
【００２１】
本発明の製造方法において、上記フォトダイオード及び上記絶縁膜を形成した後、さらにゲート電極を上記絶縁膜上に形成する場合、上記フォトダイオードのＰＮ接合に逆バイアスを印加する際に、上記ゲート電極に負の電圧又は正の電圧を印加するようにすれば、ゲート電極近傍の絶縁膜に負電荷又は正電荷が導入されるのを防止することができる。
【発明を実施するための最良の形態】
【００２２】
図１は、固体撮像素子の一実施例のフォトダイオード部分の概略構成を示す断面図である。
Ｐ型シリコン基板（第１導電型半導体基板）１の表面側にＮ型拡散層（第２導電型拡散層）３が形成されてフォトダイオードが形成されている。Ｐ型シリコン基板１上及びＮ型拡散層３上に絶縁膜５が形成されている。Ｎ型拡散層３には電圧印加用配線７が接続されている。Ｎ型拡散層３の周囲近傍の絶縁膜５中に電子（負電荷）９が導入されている。電子９により発生する電界の影響により、フォトダイオードのＰＮ接合近傍に形成される空乏層１１は、Ｐ型シリコン基板１と絶縁膜５の界面近傍のＰ型シリコン基板１の領域には形成されていない（破線参照）。これにより、空乏層１１が形成される領域における界面準位１３（×印参照）を減少させて暗電流を抑制することができ、Ｓ／Ｎ比を向上させた高画質の固体撮像素子を得ることができる。
【００２３】
図１を参照して製造方法の一実施例について説明する。
写真製版技術及び不純物注入技術によりＰ型シリコン基板１にＮ型拡散層３を形成して光電変換部となるフォトダイオードを形成する。このとき、Ｎ型拡散層３の不純物濃度は１ｃｍ3あたり１０16から１０19個に設定することが好ましい。Ｐ型シリコン基板１上及びＮ型拡散層３上に絶縁膜５を形成する。これにより、図６に示したフォトダイオードと同じ構成を得る。その後、Ｎ型拡散層３につながる電圧印加用配線７を形成する。
【００２４】
Ｐ型シリコン基板１を接地電位に接続し、電圧印加用配線７に高電圧を供給してフォトダイオードのＰＮ接合に逆バイアスを印加する。電圧印加用配線７に供給する高電圧は空乏層に高電界が発生する程度に設定する。このときの空乏層の範囲は、図６に示した従来技術と同様に、Ｎ型拡散層３の周囲近傍のＰ型シリコン基板１表面まで広がっている。空乏層中で発生した電子、及び中性のＰ型シリコン基板１の領域から空乏層へ拡散してきた電子は、高電界により高い運動エネルギーを与えられ、シリコン格子との衝突で格子の結合手を切ることが可能になり、新たに電子−正孔対を発生させる。こうして発生した電子は、さらに高電界からエネルギーを得て電子−正孔対を作り出す。このようにしてフォトダイオードのＰＮ接合の空乏層で雪崩的に多くの電子−正孔対を発生させると、それらの電子の一部は上層の絶縁膜５の材料のポテンシャルバリアを飛び越えるに十分高いエネルギーをもつようになり、その高いエネルギーをもつ電子は、シリコンから飛び出し絶縁膜５中に注入され、図１に示すように絶縁膜５に導入される。これにより、本発明の固体撮像素子の構成であるところの、フォトダイオードを構成するＮ型拡散層３の周囲近傍の絶縁膜５中に電子９が導入されている構造を得ることができる。さらに、絶縁膜３への電子９の導入について、フォトダイオードに逆バイアスを印加するだけで実現することができるので、製造工程を大幅には増加させることはない。
【００２５】
図２に固体撮像素子の一実施例の回路図を示す。
固体撮像素子は、フォトダイオード１５、増幅器１７、フォトダイオード１５に接続された電圧印加用配線７、容量１９から構成される。フォトダイオード１５周辺の構造は、図１に示した構造と同様に、フォトダイオードの周囲の絶縁膜に電子が導入されている。フォトダイオード１５のＰ型シリコン基板は接地電位に接続され、Ｎ型拡散層は電圧印加用配線７及び増幅器１７の入力に接続されている。増幅器１７の出力は出力端子２１に接続されている。増幅器１７と出力端子２１の間の配線と接地電位の間に容量１９が接続されている。
【００２６】
図３は、本発明の固体撮像素子をＣＭＯＳ型固体撮像素子に適用した実施例を示す図であり、（Ａ）はＣＭＯＳ型固体撮像素子を示す断面図、（Ｂ）はＣＭＯＳ型固体撮像素子周辺を示す回路図である。
【００２７】
Ｐ型シリコン基板１の表面に素子分離用のフィールド酸化膜２３が形成されている。フィールド酸化膜２３で囲まれた領域のＰ型シリコン基板１の表面に、フォトダイオード１５を構成するＮ型拡散層３とフローティングディフュージョンを構成するＮ型拡散層２５が間隔をもって形成されている。Ｐ型シリコン基板１上及びＮ型拡散層３，２５上にシリコン酸化膜からなる絶縁膜５が形成されている。Ｎ型拡散層３，２５間のＰ型シリコン基板１上に絶縁膜５を介して読出しトランジスタ２７のゲート電極２９が形成されている。ゲート電極２９下の絶縁膜５はゲート絶縁膜を構成する。
【００２８】
絶縁膜５、フィールド酸化膜２３及びゲート電極２７上に層間絶縁膜３１が形成されている。絶縁膜５及び層間絶縁膜３１の所定の領域に接続孔が形成され、接続孔内に金属材料が埋め込まれてＮ型拡散層３につながる電圧印加用配線７、Ｎ型拡散層２５につながる配線３３、及びゲート電極２９につながる配線３５が形成されている。
【００２９】
ゲート電極２９近傍の絶縁膜５及びフィールド酸化膜２３を除く、Ｎ型拡散層３の周囲近傍の絶縁膜５及びフィールド酸化膜２３に電子（図示は省略）が導入されている。絶縁膜５及びフィールド酸化膜２３への電子の導入は、Ｐ型シリコン基板１を接地電位に接続し、配線３５を介してゲート電極２９に負の電圧を印加した状態で、電圧印加用配線７を介してＮ型拡散層３に正の高電圧を印加してフォトダイオード１５に逆バイアスを印加することにより行なう。ここでＮ型拡散層３に印加する電圧はフォトダイオード１５のＰＮ接合の濃度等の形成条件により異なるが、例えば１０〜３０Ｖ程度であり、事前に評価用素子の測定からＰＮ接合の破壊耐圧として求めることが可能である。また、ゲート電極２９に印加する電圧は例えば３〜５Ｖ程度である。ゲート電極２９に負の電圧を印加することにより、ゲート電極２９近傍の絶縁膜５及びフィールド酸化膜２３への電子の導入を防止することができる。これにより、トランジスタ特性のバラツキを抑えることができ、Ｓ／Ｎ比の向上を図ることができる。
【００３０】
図３（Ｂ）の回路図について説明する。
読出しトランジスタ２７のゲート電極２９は配線３５を介して水平選択信号線（ＲＯＷ）３７に接続されている。
フローティングディフュージョンを構成するＮ型拡散層２５は、配線３３を介して、増幅器１７としてのソースフォロア回路を構成するトランジスタ３９のゲート電極、及びリセットトランジスタ４１のソースに接続されている。トランジスタ３９，４１のドレインは電源ライン（Ｖｃｃ）４３に接続されている。リセットトランジスタ４１のゲート電極にはリセット信号線（ＲＥＳＥＴ）４５が接続されている。
【００３１】
トランジスタ３９のソースと、ソースフォロア回路の負荷を構成するトランジスタ４７のドレインは互いに接続されており、その接続点が増幅器１７の出力となる。増幅器１７の出力は垂直選択信号線（ＣＯＬＵＭＮ）４９に接続されている。トランジスタ４７のゲート電極には所定の電圧を印加するためのバイアス線（Ｖｂｉａｓ）５１が接続されている。トランジスタ４７のソースは接地電位に接続されている。
固体撮像素子デバイスにおいては図３（Ｂ）に示した構成がマトリクス状に配置されている。
【００３２】
この実施例では、フォトダイオード１５を構成するＮ型拡散層３の周囲近傍の絶縁膜５及びフィールド酸化膜２３中に導入された電子により発生する電界の影響により、Ｐ型シリコン基板１と絶縁膜５及びフィールド酸化膜２３の界面近傍の領域が空乏化することを抑制ことができるので、空乏層が形成される領域における界面準位を減少させて暗電流を抑制でき、Ｓ／Ｎ比を向上させることができる。
【００３３】
上記実施例では、本発明をＣＭＯＳ型固体撮像素子に適用しているが、本発明はこれに限定されるものではなく、例えばＣＣＤプロセスにも同様に適用することができる。
また、上記実施例ではＰ型シリコン基板及びＮ型拡散層からなるフォトダイオードを用い、Ｎ型拡散層の周囲近傍の絶縁膜に電子を導入しているが、本発明はこれに限定されるものではなく、Ｎ型シリコン基板及びＰ型拡散層からなるフォトダイオードを用い、Ｐ型拡散層の周囲近傍の絶縁膜に正孔（正電荷）を導入するようにしてもよい。
【００３４】
以上、本発明の実施例を説明したが、本発明は実施例に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【産業上の利用可能性】
【００３５】
本発明を構成する固体撮像素子は、例えばラインセンサやエリアセンサなどのカラーＣＭＯＳイメージセンサやＣＣＤなどにも適用することができる。
【図面の簡単な説明】
【００３６】
【図１】固体撮像素子の一実施例のフォトダイオード部分の概略構成を示す断面図である。
【図２】固体撮像素子の一実施例を示す回路図である。
【図３】本発明の固体撮像素子をＣＭＯＳ型固体撮像素子に適用した実施例を示す図であり、（Ａ）はＣＭＯＳ型固体撮像素子を示す断面図、（Ｂ）はＣＭＯＳ型固体撮像素子周辺を示す回路図である。
【図４】フォトダイオードに直列に暗電流補償用フォトダイオードを接続した従来技術を示す回路図である。
【図５】従来技術としての埋め込み型フォトダイオードを示す断面図である。
【図６】従来のフォトダイオードの構成及びそのフォトダイオードにおける空乏層の形成領域を示す断面図である。
【符号の説明】
【００３７】
１      Ｐ型シリコン基板
３      Ｎ型拡散層
５      絶縁膜
７      電圧印加用配線
９      電子
１１    空乏層
１３    界面準位
１５    フォトダイオード
１７    増幅器
１９    容量
２１    出力端子
２３    フィールド酸化膜
２５    Ｎ型拡散層
２７    読出しトランジスタ
２９    ゲート電極
３１    層間絶縁膜
３３，３５    配線
３７    水平選択信号線
３９，４７    トランジスタ
４１    リセットトランジスタ
４３    電源ライン
４５    リセット信号線
４９    垂直選択信号線
５１    バイアス線
【図１】
2005150564.tif 000003
【図２】
2005150564.tif 000004
【図３】
2005150564.tif 000005
【図４】
2005150564.tif 000006
【図５】
2005150564.tif 000007
【図６】
2005150564.tif 000008