(57)【要約】【課題】  封止材の硬化工程時に半導体チップ及び封止材を含む半導体パッケージのｗａｒｐａｇｅ現象を防止できる超薄型半導体パッケージ及びその製造方法を提供する。【解決手段】  内部に貫通ホールを備える回路基板を含み、前記貫通ホール内に半導体チップが位置し、前記回路基板と前記半導体チップとを電気的に連結するように連結部材が形成されており、前記半導体チップ及び連結部材を覆うように封止材が形成され、前記半導体チップ底面の前記貫通ホール内部に前記封止材と類似した熱膨張係数を有する支持台が付着され、前記回路基板の少なくとも１つの面に外部接続端子が接続される超薄型半導体パッケージである。【選択図】  図２
2005150718.tif 000002
【特許請求の範囲】
【請求項１】
内部に貫通ホールを備える回路基板と、
前記回路基板の貫通ホール内に位置する半導体チップと、
前記回路基板と前記半導体チップとを電気的に連結する連結部材と、
前記半導体チップ及び連結部材を覆うように形成される封止材と、
前記半導体チップの底面に付着されて前記貫通ホール内部に形成される前記封止材と同じであるか、大きい熱膨張係数を有する支持台と、
前記回路基板の少なくとも１つの面に電気的に付着される外部接続端子と、を含むことを特徴とする超薄型半導体パッケージ。
【請求項２】
前記回路基板は、
第１面及び第１面と対向する第２面を含む樹脂基板と、
前記樹脂基板の貫通ホールエッジの第１面または第２面に配列されるボンドフィンガーと、
前記樹脂基板の第１面に配列されている多数の上部ボールランドと、
前記樹脂基板の第２面に配列されて前記上部ボールランドと対応する多数の下部ボールランドと、
前記樹脂基板内に形成されて前記ボンドフィンガーとボールランドとを電気的に連結するスタッドと、
前記第１及び第２面を覆っている保護層と、を含むことを特徴とする請求項１に記載の超薄型半導体パッケージ。
【請求項３】
前記上部及び下部ボールランドのうち少なくとも１つは前記外部接続端子が電気的に連結されていることを特徴とする請求項２に記載の超薄型半導体パッケージ。
【請求項４】
前記支持台の熱膨張係数は前記封止材の熱膨張係数より１ないし１０倍程度大きいことを特徴とする請求項１に記載の超薄型半導体パッケージ。
【請求項５】
前記貫通ホールは前記半導体チップのサイズより大きいサイズを有することを特徴とする請求項１に記載の超薄型半導体パッケージ。
【請求項６】
前記半導体チップは、
両側エッジに形成された入／出力パッドが形成された第１面と、
前記第１面と対向して前記支持台に付着される第２面と、を含むことを特徴とする請求項１に記載の超薄型半導体パッケージ。
【請求項７】
前記連結部材はワイヤであることを特徴とする請求項１に記載の超薄型半導体パッケージ。
【請求項８】
前記連結部材は前記回路基板から延びるリードであることを特徴とする請求項７に記載の超薄型半導体パッケージ。
【請求項９】
前記封止材は前記半導体チップ、前記連結部材、及び前記回路基板の全面を覆うように形成されることを特徴とする請求項１に記載の超薄型半導体パッケージ。
【請求項１０】
前記封止材は前記半導体チップ、前記連結部材、及び前記回路基板の所定部分を覆うように形成されることを特徴とする請求項１に記載の超薄型半導体パッケージ。
【請求項１１】
前記封止材は樹脂であることを特徴とする請求項１に記載の超薄型半導体パッケージ。
【請求項１２】
前記支持台は樹脂物質で構成されることを特徴とする請求項１に記載の超薄型半導体パッケージ。
【請求項１３】
前記支持台は金属膜で構成されることを特徴とする請求項１に記載の超薄型半導体パッケージ。
【請求項１４】
前記支持台は銅で構成されることを特徴とする請求項１３に記載の超薄型半導体パッケージ。
【請求項１５】
前記支持台は１０ないし５０μｍの厚さを有することを特徴とする請求項１に記載の超薄型半導体パッケージ。
【請求項１６】
前記支持台と前記半導体チップとは接着層によって付着されることを特徴とする請求項１に記載の超薄型半導体パッケージ。
【請求項１７】
前記接着層は接着シートまたはペーストであることを特徴とする請求項１６に記載の超薄型半導体パッケージ。
【請求項１８】
前記接着層は１０ないし５０μｍの厚さを有することを特徴とする請求項１７に記載の超薄型半導体パッケージ。
【請求項１９】
前記貫通ホールの側壁と前記封止材間の接着力強化のために、前記貫通ホール側壁と前記封止材間に側壁保護層をさらに介在させることを特徴とする請求項１に記載の超薄型半導体パッケージ。
【請求項２０】
ボンドフィンガー及び上部ボールランドが配列された第１面及び前記上部ボールランドと電気的に連結された下部ボールランドが配列された第２面を含み、その内部に所定大きさの貫通ホールが形成されている回路基板と、
前記回路基板の貫通ホール内に配置される支持台と、
前記貫通ホール内の支持台上に付着されて上部エッジに入出力パッドと、を備える半導体チップと、
前記半導体チップと前記貫通ホールエッジに位置したボンドフィンガーとを電気的に連結させる連結部材と、
前記半導体チップ、連結部材及び回路基板の少なくとも一部分を含む封止材と、
前記回路基板の上部及び下部のボールランドのうち少なくとも１つに電気的に連結されるソルダーボールと、を含み、
前記支持台の熱膨張係数は前記封止材の熱膨張係数より１ないし１０倍程度大きいことを特徴とする超薄型半導体パッケージ。
【請求項２１】
前記回路基板の第１面を覆う第１保護層と、
前記回路基板の第２面上を覆う第２保護層と、をさらに含み、
前記第１及び第２保護層は前記ボンドフィンガー及び上下部ボールランドのうち少なくとも１つが露出されるようにホールを含むことを特徴とする請求項２０に記載の超薄型半導体パッケージ。
【請求項２２】
前記貫通ホール側壁を覆うように形成される側壁保護層をさらに含むことを特徴とする請求項２０に記載の超薄型半導体パッケージ。
【請求項２３】
前記連結部材はワイヤであることを特徴とする請求項２０に記載の超薄型半導体パッケージ。
【請求項２４】
前記連結部材は前記貫通ホールエッジのボンドフィンガーから延びるリードであることを特徴とする請求項２０に記載の超薄型半導体パッケージ。
【請求項２５】
前記封止材は前記回路基板の全面を覆うように形成されることを特徴とする請求項２０に記載の超薄型半導体パッケージ。
【請求項２６】
前記支持台は銅で構成されることを特徴とする請求項２０に記載の超薄型半導体パッケージ。
【請求項２７】
前記支持台と前記半導体チップとは接着層によって付着されることを特徴とする請求項２０に記載の超薄型半導体パッケージ。
【請求項２８】
前記接着層は接着シートまたはペーストであることを特徴とする請求項２７に記載の超薄型半導体パッケージ。
【請求項２９】
積層された多数のユニットパッケージと、
前記積層されたユニットパッケージを電気的に連結するソルダーボールと、を含み、
前記ユニットパッケージは、ボンドフィンガー及び上部ボールランドが配列された第１面及び上部ボールランドと電気的に連結されつつ前記上部ボールランドと対応する位置に形成された下部ボールランドが配列された第２面を含んで、その内部に所定大きさの貫通ホールが形成されている回路基板と、
前記回路基板の貫通ホール内に配置される支持台と、
前記貫通ホール内の支持台上に付着されて上部エッジに入出力パッドを備える半導体チップと、
前記半導体チップと前記貫通ホールエッジに位置したボンドフィンガー間を電気的に連結させる連結部材と、
前記半導体チップ、連結部材及び回路基板の所定部分を覆うように形成される封止材と、で構成され、
前記支持台を構成する物質はその熱膨張係数が前記封止材の熱膨張係数に比べて１ないし１０倍程度大きく、
前記ソルダーボールは前記上部ユニットパッケージのボールランドと前記下部ユニットパッケージのボンドフィンガー間を電気的に連結させることを特徴とする超薄型半導体パッケージを含む積層型パッケージ。
【請求項３０】
前記回路基板の第１面を覆う第１保護層と、
前記回路基板の第２面上を覆う第２保護層と、をさらに含み、
前記第１及び第２保護層は前記ボンドフィンガー及び上下部ボールランドのうち少なくとも１つが露出されるようにホールを含むことを特徴とする請求項２９に記載の超薄型半導体パッケージを含む積層型パッケージ。
【請求項３１】
前記貫通ホール側壁を覆うように形成される側壁保護層をさらに含むことを特徴とする請求項２９に記載の超薄型半導体パッケージを含む積層型パッケージ。
【請求項３２】
前記連結部材はワイヤであることを特徴とする請求項２９に記載の超薄型半導体パッケージを含む積層型パッケージ。
【請求項３３】
前記連結部材は前記貫通ホールエッジのボンドフィンガーから延びるリードであることを特徴とする請求項２９に記載の超薄型半導体パッケージを含む積層型パッケージ。
【請求項３４】
前記支持台は銅で構成されることを特徴とする請求項２９に記載の超薄型半導体パッケージを含む積層型パッケージ。
【請求項３５】
内部に貫通ホールが形成された回路基板を提供する段階と、
前記回路基板の底面に前記貫通ホールが遮蔽されるように覆いを付着する段階と、
前記貫通ホール内部の覆い上部に支持台を形成する段階と、
前記支持台上に上部エッジに入出力パッドが配列された半導体チップを付着する段階と、
前記半導体チップの入出力パッドと前記回路基板間をワイヤによって電気的に連結する段階と、
前記半導体チップ、ワイヤ及び前記回路基板の少なくとも一部分を覆い包むように封止材を形成する段階と、
前記回路基板の底面にソルダーボールを付着する段階と、
前記覆いを剥離する段階と、を含むことを特徴とする超薄型半導体パッケージの製造方法。
【請求項３６】
前記回路基板を提供する段階は、
第１面及びそれと対向する第２面を有する樹脂基板を準備する段階と、
前記樹脂基板の第１面に第１回路パターンを形成する段階と、
前記第１回路パターンが露出されるように樹脂基板をエッチングしてビアホールを形成する段階と、
前記ビアホールの内部に導電スタッドを形成する段階と、
前記樹脂基板の第２面上に前記導電スタッドとコンタクトされるように第２回路パターンを形成する段階と、を含むことを特徴とする請求項３５に記載の超薄型半導体パッケージの製造方法。
【請求項３７】
前記樹脂基板の第１面に第１回路パターンを形成する段階の以前、または前記第２回路パターンを形成する段階の以後に、貫通ホールを形成する段階をさらに含むことを特徴とする請求項３６に記載の超薄型半導体パッケージの製造方法。
【請求項３８】
前記覆いは絶エッジテープまたは紫外線テープであることを特徴とする請求項３６に記載の超薄型半導体パッケージの製造方法。
【請求項３９】
前記支持台を形成する段階は、
前記貫通ホールより小さいサイズを有する方形板を準備する段階と、
前記方形板を前記支持台の上部に接着剤によって付着する段階と、を含むことを特徴とする請求項３６に記載の超薄型半導体パッケージの製造方法。
【請求項４０】
前記支持台を形成する段階は、
前記覆いの上部に支持台用の液状物質を塗布する段階と、
前記液状物質を方形板の形態になるように硬化する段階と、を含むことを特徴とする請求項３６に記載の超薄型半導体パッケージの製造方法。
【請求項４１】
前記封止材を形成する段階は、
前記半導体チップ、連結部材及び回路基板の上部に樹脂物質を塗布する段階と、
前記樹脂物質を硬化する段階と、を含むことを特徴とする請求項３６に記載の超薄型半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージ及びその製造方法に係り、より具体的にはｂｏｗｉｎｇまたはｗａｒｐａｇｅのように半導体パッケージが曲がる現象を防止できる貫通ホールを備えた超薄型半導体パッケージ及びその製造方法に関する。
【背景技術】
【０００２】
最近、半導体パッケージはチップスケールパッケージ、マイクロボールグリッドアレイパッケージ、及び超薄型半導体パッケージのように順次小型化及び薄型化された形態に発展している。
【０００３】
その中で、超薄型半導体パッケージは特許文献１に詳細に記載されており、このような超薄型半導体パッケージの概略的の構成は次の通りである。
図１に示されたように、チップ大きさ程度の貫通ホール１２が備えられた回路基板１０が準備され、回路基板１０の貫通ホール１２に半導体チップ３０が位置される。貫通ホール１２に内蔵された半導体チップ３０は回路基板１０の回路パターン１８と電気的に連結され、半導体チップ３０及び回路基板１０の所定部分は樹脂物質よりなる封止材５０によってモールディングされる。また、回路基板１０の底面に導電性ボール６０が付着される。
このような超薄型半導体パッケージは半導体チップ３０の高さ程度の厚さを有しうるという長所がある。
【０００４】
ここで、半導体チップ３０及び回路基板１０の所定部分を覆う封止材５０は一般的に樹脂物質が利用され、このような封止材５０は半導体チップ３０及び回路基板１０上に塗布された後、所定温度で硬化工程によって形成される。前記硬化過程で封止材５０が収縮する。
【０００５】
しかし、公知のように、樹脂物質よりなる封止材５０とシリコン物質よりなる半導体チップ３０とは熱膨張係数が異なるので、硬化工程による収縮程度が異なりうる。これにより、相対的に低い収縮率を有する半導体チップ３０が図１の“Ｗ”のように半導体チップ３０及び封止材５０が曲がることがあり、このような反り現象をｗａｒｐａｇｅという。
【０００６】
前記半導体チップ３０及び封止材５０のｗａｒｐａｇｅ程度ｄは約１００ないし４００μｍ程になることがあり、このようなｗａｒｐａｇｅの発生でパッケージが高くなり、超薄型半導体パッケージの本来の目的を達成し難い。
また、このようなｗａｒｐａｇｅの発生により半導体パッケージ内にクラックが発生しうる。
【特許文献１】米国特許第６，３９５，５７９号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、貫通ホールを備えた超薄型半導体パッケージ及びその製造方法を提供するところにある。
【課題を解決するための手段】
【０００８】
前記の目的を達成するために、本発明の一実施例による半導体パッケージは、内部に貫通ホールを備える回路基板を含む。前記回路基板の貫通ホール内に半導体チップが位置し、前記回路基板と前記半導体チップとは連結部材によって電気的に連結される。前記半導体チップ及び連結部材は封止材によって封止され、前記半導体チップの底面に前記貫通ホールの内部に形成される前記封止材と同じであるか、大きい熱膨張係数を有する支持台が位置する。前記回路基板の少なくとも１つの面に外部接続端子が電気的に付着される。
【０００９】
また、本発明の他の実施例による半導体パッケージは回路基板を含む。回路基板はボンドフィンガー及び上部ボールランドが配列された第１面、及び前記上部ボールランドと電気的に連結された下部ボールランドが配列された第２面を含み、その内部に所定大きさの貫通ホールが形成されている。前記回路基板の貫通ホール内に支持台が配置され、前記貫通ホール内の支持台上に上部エッジに入出力パッドを備える半導体チップが付着される。前記半導体チップと前記貫通ホールエッジに位置したボンドフィンガーとは連結部材によって電気的に連結され、前記半導体チップ、連結部材及び回路基板の少なくとも一部分上に封止材が形成される。前記回路基板の上部及び下部のボールランドのうち少なくとも１つにソルダーボールが付着される。ここで、前記支持台の熱膨張係数は前記封止材の熱膨張係数より１ないし１０倍程度大きいことが望ましい。
【００１０】
また、本発明の他の実施例による半導体パッケージの製造方法は次の通りである。まず、内部に貫通ホールが形成された回路基板の底面に前記貫通ホールが遮蔽されるように覆いを付着する。前記貫通ホールの内部の覆い上部に支持台を形成し、前記支持台上に、上部エッジに入出力パッドが配列された半導体チップを付着する。前記半導体チップの入出力パッドと前記回路基板間をワイヤによって電気的に連結した後、前記半導体チップ、ワイヤ及び前記回路基板の少なくとも一部分を覆い包むように封止材を形成する。その後、前記回路基板の底面にソルダーボールを付着してから前記覆いを剥離する。
【発明の効果】
【００１１】
本発明によれば、回路基板の内部に半導体チップが内蔵される超薄型パッケージにおいて、封止材と半導体チップ間の熱膨張係数の差による半導体チップのｗａｒｐａｇｅを改善するために、半導体チップの底部に封止材と同じであるか、または大きい熱膨張係数を有する支持台を付着する。
【００１２】
半導体チップの下端に支持台を付着することによって、封止材の熱硬化工程の時に封止材の収縮率が支持台の収縮率によって相殺されて半導体チップ及び封止材の反り現象、すなわち、ｗａｒｐａｇｅ現象が防止される。
【発明を実施するための最良の形態】
【００１３】
以下、添付した図面に基づいて本発明の望ましい実施例を説明する。
しかし、本発明の実施例は様々な他の形態に変形でき、本発明の範囲が以下に詳述する実施例によって限定されるものと解釈されてはならない。本発明の実施例は当業者に本発明をより完全に説明するために提供されるものである。したがって、図面での要素の形状などはより明確な説明を強調するために誇張されたものであり、図面上にて同じ符号で表示された要素は同じ要素を意味する。
【００１４】
図２は本発明の一実施例による超薄型半導体パッケージの断面図である。
図２を参照すれば、半導体パッケージ２００は第１面１１０ａ及び第２面１１０ｂを有する回路基板１１０を含む。回路基板１１０は例えば、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）のような樹脂基板１０５で構成される。回路基板１１０の所定部分に貫通ホール１１５が形成されている。回路基板１１０、例えば、樹脂基板１０５の上部及び底部に形成された回路パターン１２０が形成されている。回路パターン１２０はボンドフィンガー１２０ａ、ボールランド１２０ｂ及びスタッド１２０ｃで構成されうる。ボンドフィンガー１２０ａは貫通ホール１１５の周辺に配置され、例えば、金（Ａｕ）、銀（Ａｇ）またはその他の金属膜で形成されうる。また、ボンドフィンガー１２０ａは樹脂基板１０５の第１面１１０ａまたは第２面１１０ｂに選択的に形成されうる。ボールランド１２０ｂは樹脂基板１０５の第１面１１０ａ及び第２面１１０ｂにそれぞれ形成される上部及び下部ボールランド１２０ｂで構成される。相互対応するように配置される上部及び下部ボールランド１２０ｂは、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）またはパラジウム（Ｐｄ）などで形成されうる。スタッド１２０ｃは上部及び下部ボールランド１２０ｂを電気的に連結する役割をする。
【００１５】
回路基板１１０の第１面１１０ａ及び第２面１１０ｂの表面に保護層１２５が覆われている。保護層１２５は一種の絶エッジ膜であり、回路パターン１２０を外部の環境から保護することはもとより、回路パターン１２０と外部電気的端子間のショートを防止する。外部端子とコンタクトせねばならない回路パターン１２０、例えばボールランド１２０ｂは、外部に露出されうるように前記保護層１２５が除去されていなければならない。
【００１６】
一方、貫通ホール１１５の内部に、例えば方形板の形態（あるいは、タイル形態）の支持台１３０が置かれ、支持台１３０の上部に半導体チップ１４０が、例えば、接着層１３５によって付着されうる。
【００１７】
半導体チップ１４０は、入／出力パッド１４５が形成された第１面１４０ａ及び支持台１３０と付着される第２面１４０ｂを有し、入／出力パッド１４５は半導体チップ１４０の上部（第１面）エッジに形成されうる。このような、入／出力パッド１４５はボンドフィンガー１２０ａと連結部材１５０によって電気的に連結され、連結部材１５０は、例えば金（Ａｕ）またはアルミニウム（Ａｌ）よりなるワイヤであるか、ボンドフィンガー１２０ａから延びたリードでありうる。
【００１８】
回路基板１１０、半導体チップ１４０、連結部材１５０及び回路基板１１０の第１面１１０ａは封止材１６０によって密封される。封止材１６０は、例えば、樹脂物質でありうる。
【００１９】
半導体チップ１４０が付着される支持台１３０は、封止材１６０と半導体チップ１４０間の熱膨張係数の差による半導体チップ１４０及び封止材１６０のｗａｒｐａｇｅを防止するために提供される。このような支持台１３０は封止材１６０と同一であるか、１ないし１０倍程度大きい熱膨張係数を有する物質、例えば、樹脂または銅ホイルで形成でき、約１０ないし５０μｍの厚さを有しうる。この時、支持台１３０及び封止材１６０は熱によって膨脹される程度が同一であることが望ましい。しかし、前記支持台１３０の面積及び厚さが封止材１６０に比べて相対的に小さいので、封止材１６０に比べて熱膨張係数が大きい物質を支持台１３０として使用することが望ましい。
【００２０】
前記支持台１３０は、半導体パッケージ１００の高さが大きくなることを防止するように貫通ホール１１５の内部に形成されることが重要である。例えば、支持台１３０が回路基板１１０の第２面１１０ｂに所定領域を占有するように形成されれば、半導体パッケージ１００が支持台１３０の厚さほど高さが上昇するので、必ず貫通ホール１１５の内部に位置させることが望ましい。
【００２１】
また、支持台１３０と半導体チップ１４０とを付着させる接着層１３５は接着シートまたはペーストであり、支持台１３０と半導体チップ１４０とを完全に接着させることができるように、例えば１０ないし５０μｍの厚さを有しうる。
【００２２】
回路基板１１０の第２面１１０ｂに形成された下部ボールランド１２０ｂに外部連結端子であるソルダーボール１７０が付着される。
【００２３】
また、本実施例の超薄型半導体パッケージ１００は、図３に示されたように、回路基板１１０の貫通ホール１１５の側壁に側壁保護層１２６を含みうる。側壁保護層１２６は、回路基板１１０と封止材１６０間の接着力を改善するために提供される。すなわち、回路基板１１０に貫通ホール１１５を形成する工程の時、貫通ホール１１５の側壁面が不均一になることがある。このように、貫通ホール１１５の側壁が不均一になれば、回路基板１１０及び封止材１６０がリフティングされうる。これにより、貫通ホール１１５の側壁に滑らかな表面を有する側壁保護層１２６を形成すれば、封止材１６０と印刷回路基板１１０間の接着力が改善される。このような側壁保護層１２６は、回路基板１１０の第１面１１０ａ及び／または第２面１１０ｂに形成された保護層１２５と連結されうる。
【００２４】
一方、封止材１６１は図４に示されたように、回路基板１１０の一部分のみを占有するように形成されうる。このような場合、回路基板１１０の第１面１１０ａに形成されているボールランド１２０ｂが露出されるように、保護層１２５が一部除去されうる。
【００２５】
また、支持台１３０は図５に示されたように、回路基板１１０の第２面１１０ｂに向かうように配置されうる。このような場合、支持台１３０の底面に接着層１３５及び半導体チップ１４０が順次付着されて、ボンドフィンガー１２０ａは回路基板１１０の第２面１１０ｂに位置し、半導体チップ１４０の入／出力パッド１４５は回路基板１１０の第２面１１０ｂに位置したボンドフィンガー１２０ａと連結部材１５０によって電気的に連結される。
【００２６】
また、本発明の超薄型半導体パッケージは何枚かを積層して積層型パッケージ６００としても構成しうる。このような積層型パッケージ６００は、図６に示されたように、積層された多数のユニットパッケージ１００ａ、１００ｂ、１００ｃ、１００ｄを含む。それぞれのユニットパッケージ１００ａ〜１００ｄは相等しい形態を有しうる。ユニットパッケージ１００ａ〜１００ｄは半導体チップ１４０、連結部材１５０及び回路基板１１０の一部分のみを覆う封止材１６１を含むことができ、例えば、図３または図４に示された半導体パッケージ３００、４００が用いられる。
【００２７】
この時、積層型パッケージ６００に適用されるユニットパッケージ１００ａ〜１００ｄは上下パッケージ１００ａ〜１００ｄ間の電気的連結のため、回路基板１１０の第１面１１０ａの上部ボールランド１２０ｂが露出されるように保護層１２５が形成されることが重要である。さらに、ユニットパッケージ１００ａ〜１００ｄの回路基板１１０の第１面１１０ａに形成される上部ボールランド１２０ｂと第２面１１０ｂに形成される下部ボールランド１２０ｂとは互いに対応する位置に形成されることが望ましい。
【００２８】
また、積層されたそれぞれのユニットパッケージ１００ａ〜１００ｄは外部連結端子であるソルダーボール１７０によって電気的に連結される。ソルダーボール１７０は、上部ユニットパッケージの下部ボールランド１２０ｂと下部ユニットパッケージの上部ボールランド１２０ｂ間に位置され、上下部ユニットパッケージ１００ａ〜１００ｄを電気的に連結する。この時、ソルダーボール１７０の高さＨ２は封止材１６０の高さＨ１より高いことが望ましい。
【００２９】
このように、超薄型半導体パッケージにおいて、半導体チップ１４０の下端に封止材１６１と同じであるか、大きい熱膨張係数を有する支持台１３０を付着させることによって、封止材１６１の形成時に半導体チップ１４０と封止材１６１間の熱膨張係数の差による半導体チップ１４０のｗａｒｐａｇｅ現象を改善しうる。
【００３０】
以下、図７Ａないし図７Ｆを参照して本発明による半導体パッケージの製造方法を説明する。
図７Ａに示されたように、樹脂成分よりなる基板１０５を準備する。樹脂基板１０５は第１面１１０ａ及びこれと対向する第２面１１０ｂを有する。樹脂基板１０５の第１面１１０ａ及び第２面１１０ｂのそれぞれに、電気的に連結された回路パターン１２０を形成する。このような回路パターン１２０を形成する方法は次の通りである。例えば、樹脂基板１０５の第２面１１０ｂに金属層、例えば、金（Ａｕ）、銀（Ａｇ）、またはパラジウム（Ｐｄ）のような金属膜をメッキした後、この金属層の所定部分をエッチングして下部ボールランド１２０ｂを形成する。下部ボールランド１２０ｂが露出されるように樹脂基板１０５の所定部分をエッチングしてビアホール（図示せず）を形成した後、ビアホール内部に導電層を埋込んでスタッド１２０ｃを形成する。スタッド１２０ｃが形成された樹脂基板１０５の第２面１１０ａ上に、金（Ａｕ）または銀（Ａｇ）のような金属層をメッキした後、前記金属層をスタッド１２０ｃとコンタクトされるように所定部分エッチングして上部ボールランド１２０ｂを形成し、同時にボンドフィンガー１２０ａを形成する。ここで、下部ボールランド１２０ｂを形成する工程と上部ボールランド１２０ｂを形成する工程とは互いに入れ替えて実施しうる。ボンドフィンガー１２０ａ、ボールランド１２０ｂ、及びスタッド１２０ｃのような回路パターン１２０の形成で、回路基板１１０が完成される。
【００３１】
回路基板１１０の所定部分に貫通ホール１１５を公知の方式によって形成する。貫通ホール１１５は、以後付着される半導体チップの大きさより大きいサイズを有することが望ましい。この時、回路パターン１２０を形成する工程と貫通ホール１１５を形成する工程とは互いに入れ替えて実施しうる。
【００３２】
その後、回路基板１１０の第１面１１０ａ及び第２面１１０ｂのそれぞれに保護層１２５、例えば、樹脂層または絶エッジ層を形成する。次に、ボンドフィンガー１２０ａ及び上下部ボールランド１２０ｂが露出されるように保護層１２５の所定部分を除去しうる。この時、図２のように、封止材１６１が回路基板１１０の全面に形成される場合、回路基板１１０の第１面１１０ａに形成される保護層１２５はボンドフィンガー１２０ａ及び下部ボールランド１２０ｂのみが露出されるように除去されることが望ましい。また、貫通ホール１１５の側壁に、前記の図３に示されたように、側壁保護層１２６をも形成しうる。この時、側壁保護層１２６は前記保護層１２５の形成工程と同一工程によって形成されうる。
【００３３】
図７Ｂに示されたように、回路基板１１０の第２面１１０ｂに貫通ホール１１５を遮蔽するように覆い１２８を付着する。覆い１２８は、例えば貫通ホール１１５より少し大きいサイズを有するか、あるいは回路基板１１０ｂ全体にわたって付着されうる。このような覆い１２８としては、絶エッジテープまたは紫外線により剥離される紫外線テープなどが用いられる。その後、覆い１２８の上部に支持台１３０を付着する。支持台１３０は前記の通り、以後に形成される封止材と類似するか、１ないし１０倍程度大きい熱膨張係数を有する物質で形成されることが望ましく、支持台１３０は例えば、方形板の形状を有して前記貫通ホール１１５の内部に内蔵されるように形成される。この時、支持台１３０が液状物質である場合、覆い１２８上部に支持台用の液状物質（例えば、樹脂物質）を塗布し、この液状物質を硬化させて支持台１３０を形成しうる。
【００３４】
図７Ｃに示されたように、支持台１３０の上部に接着層１３５を約１０ないし３０μｍの厚さで載せた後、支持台１３０の上部に半導体チップ１４０を付着する。接着層１３５は前記通りに接着シートまたはペーストでありうる。さらに、前記支持台１３０が樹脂物質で形成される場合、接着層１３５の介在なしに、支持台１３０の上部に半導体チップ１４０を直接付着しうる。この時、半導体チップ１４０は入／出力パッド１４５を有する第１面１４０ａ及び第１面１４０ａと対向する第２面１４０ｂを含み、第１面１４０ａが上部に向かうように支持台１３０上部に付着する。
【００３５】
次に、図７Ｄのように、半導体チップ１４０の入／出力パッド１４５と貫通ホール１１５エッジのボンドフィンガー１２０ａとをワイヤ１５０によって連結する。
【００３６】
図７Ｅを参照して、半導体チップ１４０及びワイヤ１５０を保護するために、回路基板１１０の第１面１１０ａの所定部分に封止材用の樹脂物質を塗布し、所定の温度で樹脂物質の熱硬化工程を実施して封止材１６１を形成する。この時、封止材１６１は本図面のように、半導体チップ１４０、ワイヤ１５０、及び回路基板１１０の一部分のみを覆うように形成する。また、図２に示されたように、封止材１６０は半導体チップ１４０及びワイヤ１５０を覆うように回路基板１１０の上面１１０ａに全体的に形成しうる。
【００３７】
次いで、図７Ｆに示されたように、回路基板１１０の第２面１１０ｂのボールランド１２０ｂとそれぞれコンタクトされるように外部接続端子１７０、例えばソルダーボールを付着する。その後、回路基板１１０を個々の半導体ユニットパッケージの形態に分離する。ユニットパッケージへの分離は、例えば、鋸のような分離装置によって進行される。その次に、支持台１３０の底面に付着されている覆い１２８を分離する。また、覆い１２８の分離工程は回路基板１１０を分離する前にも進行されうる。このような工程によって、超薄型半導体パッケージ１００が完成される。
【００３８】
また、このような方式で形成された超薄型半導体パッケージを積層して、積層型パッケージ６００をも製作しうる。
【００３９】
以上、本発明を望ましい実施例を詳細に説明したが、本発明は前記実施例に限定されずに、本発明の技術的思想の範囲内で当業者によって様々な変形が可能である。
【産業上の利用可能性】
【００４０】
半導体パッケージのｗａｒｐａｇｅ現象が防止されることにより、超薄型パッケージの高さの増大を防止し、また支持台も回路基板の貫通ホールの内部に形成されるによって超薄型パッケージの高さが追加的に増大することを防止し、さらに前記ｗａｒｐａｇｅによる封止材のクラック現象を防止しうる技術分野に利用されうる。
【図面の簡単な説明】
【００４１】
【図１】内部に貫通ホールを備える半導体パッケージの断面図である。
【図２】本発明の一実施例による内部に貫通ホールを備える超薄型半導体パッケージの断面図である。
【図３】本発明の他の実施例による超薄型半導体パッケージの断面図である。
【図４】本発明の他の実施例による超薄型半導体パッケージの断面図である。
【図５】本発明の他の実施例による超薄型半導体パッケージの断面図である。
【図６】本発明のさらに他の実施例による超薄型半導体パッケージを利用した積層型半導体パッケージの断面図である。
【図７Ａ】本発明の実施例による超薄型半導体パッケージの製造方法を説明するための各工程別の断面図である。
【図７Ｂ】本発明の実施例による超薄型半導体パッケージの製造方法を説明するための各工程別の断面図である。
【図７Ｃ】本発明の実施例による超薄型半導体パッケージの製造方法を説明するための各工程別の断面図である。
【図７Ｄ】本発明の実施例による超薄型半導体パッケージの製造方法を説明するための各工程別の断面図である。
【図７Ｅ】本発明の実施例による超薄型半導体パッケージの製造方法を説明するための各工程別の断面図である。
【図７Ｆ】本発明の実施例による超薄型半導体パッケージの製造方法を説明するための各工程別の断面図である。
【符号の説明】
【００４２】
１０５      樹脂基板
１１０      回路基板
１１０ａ    回路基板の第１面
１１０ｂ    回路基板の第２面
１１５      貫通ホール
１２０      回路パターン
１２０ａ    ボンドフィンガー
１２０ｂ    ボールランド
１２０ｃ    スタッド
１２５      保護層
１３０      支持台
１３５      接着層
１４０      半導体チップ
１４０ａ    半導体チップの第１面
１４０ｂ    半導体チップの第２面
１４５      入／出力パッド
１５０      ワイヤ
１６０      封止材
１７０      外部接続端子(ソルダボール)
２００      超薄型半導体パッケージ
【図１】
2005150718.tif 000003
【図２】
2005150718.tif 000004
【図３】
2005150718.tif 000005
【図４】
2005150718.tif 000006
【図５】
2005150718.tif 000007
【図６】
2005150718.tif 000008
【図７Ａ】
2005150718.tif 000009
【図７Ｂ】
2005150718.tif 000010
【図７Ｃ】
2005150718.tif 000011
【図７Ｄ】
2005150718.tif 000012
【図７Ｅ】
2005150718.tif 000013
【図７Ｆ】
2005150718.tif 000014