(57)【要約】【課題】第１の映像信号に複数の行列演算を施して、第２の映像信号として出力する映像信号処理装置において、回路規模を削減する。【解決手段】操作部３の操作により、ＣＰＵ１は、映像調整のための行列を生成し、メモリ２の行列格納部２１ｃ，２１ｆに格納する。行列格納部２１ｄ，２１ｅは、色空間変換のための行列を格納する。映像調整のための行列と色空間変換のための行列とをソフトウェアにて合成演算し、合成行列を行列格納部２１ｇに格納する。合成行列をハードウェアよりなる行列演算器４または４０に供給して、第１の映像信号（ＳＤＴＶ信号）を第２の映像信号（ＨＤＴＶ信号）に変換する。【選択図】      図１
2005020137.tif 000002
【特許請求の範囲】
【請求項１】
第１の映像信号に複数の行列演算を施して、第２の映像信号として出力する映像信号処理装置において、
前記複数の行列演算にて用いる係数としての複数の行列の内、少なくとも一部の行列をソフトウェアにて生成する行列生成部と、
前記複数の行列を保持する第１の保持部と、
前記複数の行列をソフトウェアにて合成演算して、係数としての合成行列を生成する演算部と、
前記合成行列を保持する第２の保持部と、
前記第１の映像信号に対して、前記第２の保持部にて保持され出力された前記合成行列を用いて行列演算を施すことにより、前記第２の映像信号を出力するハードウェアよりなる行列演算器とを備えて構成したことを特徴とする映像信号処理装置。
【請求項２】
前記合成行列は、ｎ行（ｎは２以上の整数）の行列であり、
前記行列演算器は、
前記第１の映像信号に対して１行分の行列演算を行う乗算器と加算器とを含む演算器と、
前記演算器に対し、前記合成行列のそれぞれの行の係数を選択的に供給する供給手段と、
前記演算器より出力されたｎ行分の行列演算結果を保持して同時に出力する保持部とを備えることを特徴とする請求項１記載の映像信号処理装置。
【請求項３】
第１の色空間を有する第１の映像信号を第２の色空間を有する第２の映像信号に変換するに当たり、前記第１の映像信号に対し、少なくとも、前記第１の色空間または前記第２の色空間の少なくとも一方における映像調整のための第１の行列演算と、前記第１の色空間を前記第２の色空間へと変換するための第２の行列演算とを施して、前記第２の映像信号を出力する映像信号処理装置において、
前記第１の行列演算にて用いる係数としての第１の行列をソフトウェアにて生成する行列生成部と、
前記行列生成部にて生成した前記第１の行列を保持する第１の保持部と、
前記第２の行列演算にて用いる係数としての第２の行列を保持する第２の保持部と、
前記第１の行列と前記第２の行列とをソフトウェアにて合成演算して、係数としての第３の行列を生成する演算部と、
前記第３の行列を保持する第３の保持部と、
前記第１の映像信号に対して、前記第３の保持部にて保持され出力された前記第３の行列を用いて行列演算を施すことにより、前記第２の映像信号を出力するハードウェアよりなる行列演算器とを備えて構成したことを特徴とする映像信号処理装置。
【請求項４】
前記第３の行列は、ｎ行（ｎは２以上の整数）の行列であり、
前記行列演算器は、
前記第１の映像信号に対して１行分の行列演算を行う乗算器と加算器とを含む演算器と、
前記演算器に対し、前記第３の行列のそれぞれの行の係数を選択的に供給する供給手段と、
前記演算器より出力されたｎ行分の行列演算結果を保持して同時に出力する保持部とを備えることを特徴とする請求項３記載の映像信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、第１の映像信号に複数の行列演算を施して、第２の映像信号として出力する映像信号処理装置に係り、特に、行列演算回路の回路規模を小さくすることができる映像信号処理装置に関する。
【０００２】
【従来の技術】
近年、映像信号はデジタル化されて処理されることが一般的となっており、デジタル化された映像信号に種々の加工を施す際には、行列演算がよく用いられている。映像信号に施す加工としては、ＮＴＳＣ方式等の標準テレビジョン信号（ＳＤＴＶ信号）をハイビジョン信号（ＨＤＴＶ信号）に変換する色空間変換や、コントラスト，輝度，色相，彩度の少なくとも１つを補正する映像調整等がある。
【０００３】
一例として、３行４列の行列演算をハードウェアにて行う場合、ここでは図示しないが、９個の乗算器と９個の加算器が必要となる。なお、行列演算の回路規模を削減するものとしては、下記の特許文献１に記載のものがあり、パイプライン化により行列演算の高速化を図るものとしては、下記の特許文献２に記載のものがある。
【０００４】
【特許文献１】
特開平９−１９０１６１号公報
【特許文献２】
特開平１１−５３３４４号公報
【０００５】
【発明が解決しようとする課題】
映像信号処理装置では、行列演算を複数段で行う場合がある。例えば３行４列の行列演算を例えば４段でハードウェアにて行うとすると、５０個以上の乗算器と５０個以上の加算器が必要となる。従って、従来の映像信号処理装置では回路規模が大きく、多くのＬＳＩが必要となって消費電力も大きいという問題点があった。また、多くの演算器（乗算器や加算器）を多段で用いる場合には、ビット幅の大きな演算器を用いて演算誤差をある範囲内に収める必要があり、コストが高くなってしまうという問題点があった。
【０００６】
本発明はこのような問題点に鑑みなされたものであり、第１の映像信号に複数の行列演算を施して、第２の映像信号として出力する映像信号処理装置において、回路規模を大幅に削減することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、上述した従来の技術の課題を解決するため、
（ａ）第１の映像信号に複数の行列演算を施して、第２の映像信号として出力する映像信号処理装置において、前記複数の行列演算にて用いる係数としての複数の行列の内、少なくとも一部の行列をソフトウェアにて生成する行列生成部（１）と、前記複数の行列を保持する第１の保持部（２１ｃ〜２１ｆ）と、前記複数の行列をソフトウェアにて合成演算して、係数としての合成行列を生成する演算部（１）と、前記合成行列を保持する第２の保持部（２１ｇ）と、前記第１の映像信号に対して、前記第２の保持部にて保持され出力された前記合成行列を用いて行列演算を施すことにより、前記第２の映像信号を出力するハードウェアよりなる行列演算器（４，４０）とを備えて構成したことを特徴とする映像信号処理装置を提供し、
（ｂ）第１の色空間を有する第１の映像信号を第２の色空間を有する第２の映像信号に変換するに当たり、前記第１の映像信号に対し、少なくとも、前記第１の色空間または前記第２の色空間の少なくとも一方における映像調整のための第１の行列演算と、前記第１の色空間を前記第２の色空間へと変換するための第２の行列演算とを施して、前記第２の映像信号を出力する映像信号処理装置において、前記第１の行列演算にて用いる係数としての第１の行列をソフトウェアにて生成する行列生成部（１）と、前記行列生成部にて生成した前記第１の行列を保持する第１の保持部（２１ｄ，２１ｆ）と、前記第２の行列演算にて用いる係数としての第２の行列を保持する第２の保持部（２１ｄ，２１ｅ）と、前記第１の行列と前記第２の行列とをソフトウェアにて合成演算して、係数としての第３の行列を生成する演算部（１）と、前記第３の行列を保持する第３の保持部（２１ｇ）と、前記第１の映像信号に対して、前記第３の保持部にて保持され出力された前記第３の行列を用いて行列演算を施すことにより、前記第２の映像信号を出力するハードウェアよりなる行列演算器（４，４０）とを備えて構成したことを特徴とする映像信号処理装置を提供するものである。
【０００８】
【発明の実施の形態】
以下、本発明の映像信号処理装置について、添付図面を参照して説明する。図１は本発明の映像信号処理装置の一実施形態を示すブロック図、図２は本発明の映像信号処理装置によるソフトウェアによる計算過程の一例を示すフローチャート、図３は図１中の行列演算器の第１構成例を示すブロック図、図４は図１中の行列演算器のより好ましい第２構成例を示すブロック図である。
【０００９】
以下説明する本実施形態は、本発明の映像信号処理装置を、ＳＤＴＶ信号をＨＤＴＶ信号に変換する、いわゆるアップスキャンコンバータに用いた例である。但し、画素補間に関する回路については省略している。ＳＤＴＶ信号の信号形態は、輝度信号Ｙと色差信号Ｃｂ，Ｃｒであり、ＨＤＴＶ信号の信号形態は、輝度信号Ｙと色差信号Ｐｂ，Ｐｒである。そして、本実施形態は、ＳＤＴＶ信号とＨＤＴＶ信号とのそれぞれに対し、コントラスト，輝度，色相，彩度の少なくとも１つを補正する映像調整を施すことができるようになっている。
【００１０】
図１において、バスライン５には、中央処理装置（ＣＰＵ）１，メモリ２，操作部３，行列演算器４または４０が接続されている。メモリ２は、データ保持部２１と計算プログラム保持部２２とを備える。データ保持部２１は、後述する色空間変換や、コントラスト，輝度，色相，彩度の少なくとも１つを補正する映像調整のために用いる係数としての行列を格納する行列格納部２１ｃ，２１ｄ，２１ｅ，２１ｆ，２１ｇを備える。
【００１１】
操作部３は、ＳＤＴＶ信号にて映像調整を行うか、色空間変換後のＨＤＴＶ信号にて映像調整を行うかを切り換える切換釦３１、コントラストを調整するための調整釦３２、輝度を調整するための調整釦３３、色相を調整するための調整釦３４、彩度を調整するための調整釦３５とを備える。切換釦３１としては、例えば、スライドスイッチやディップスイッチを用いることができ、調整釦３２〜３５としては、例えば、回転式釦やアップダウンキーを用いることができる。なお、本実施形態では、ＳＤＴＶ信号における映像調整としては、コントラスト，色相，彩度のみ調整可能としている。
【００１２】
本実施形態の具体的動作を説明する前に、色空間変換及び映像調整の一般的手順について説明する。ＳＤＴＶ信号にて映像調整を行って、ＳＤＴＶ信号をＨＤＴＶ信号に変換し、さらに、ＨＤＴＶ信号にて映像調整を行う場合、通常、次の手順が必要となる。
【００１３】
まず、第１段の処理として、ＳＤＴＶ信号を映像調整する。ＳＤＴＶ信号の映像調整のために用いる係数としての行列をＣとし、行列Ｃを次の数１にて示す。
【００１４】
【数１】
2005020137.tif 000003
【００１５】
映像調整前のＳＤＴＶ信号をＹ，Ｃｂ，Ｃｒ、映像調整後のＳＤＴＶ信号をＹ’，Ｃｂ’，Ｃｒ’とすると、Ｙ’，Ｃｂ’，Ｃｒ’を生成するための演算式は次の数２となる。
【００１６】
【数２】
2005020137.tif 000004
【００１７】
第２段の処理として、後段の処理のオーバーフローを防止するため、Ｙ’，Ｃｂ’，Ｃｒ’を３原色信号Ｒ，Ｇ，Ｂに変換すると共に、リミッタをかける。Ｙ’，Ｃｂ’，Ｃｒ’をＲ，Ｇ，Ｂに変換し、リミッタをかけるために用いる係数としての行列をＤとし、行列Ｄを次の数３にて示す。また、演算式は次の数４となる。なお、行列Ｄは信号形式により一義的に定められた固定の値である。
【００１８】
【数３】
2005020137.tif 000005
【００１９】
【数４】
2005020137.tif 000006
【００２０】
そして、第３段の処理として、Ｒ，Ｇ，ＢをＨＤＴＶ信号の色空間（Ｙ，Ｐｂ，Ｐｒ）に変換する。Ｒ，Ｇ，ＢをＹ，Ｐｂ，Ｐｒに変換するために用いる係数としての行列をＥとし、行列Ｅを次の数５にて示す。また、演算式は次の数６となる。なお、行列Ｅは同一色空間内での変換のため固定の値である。
【００２１】
【数５】
2005020137.tif 000007
【００２２】
【数６】
2005020137.tif 000008
【００２３】
次に、最終の第４段の処理として、ＨＤＴＶ信号を映像調整する。ＨＤＴＶ信号の映像調整のために用いる係数としての行列をＦとし、行列Ｆを次の数７にて示す。
【００２４】
【数７】
2005020137.tif 000009
【００２５】
映像調整前のＨＤＴＶ信号をＹ，Ｐｂ，Ｐｒ、映像調整後のＨＤＴＶ信号をＹ”，Ｐｂ’，Ｐｒ’とすると、Ｙ”，Ｐｂ’，Ｐｒ’を生成するための演算式は次の数８となる。
【００２６】
【数８】
2005020137.tif 000010
【００２７】
以上のように、ＳＤＴＶ信号にて映像調整を行って、ＳＤＴＶ信号をＨＤＴＶ信号に変換し、さらに、ＨＤＴＶ信号にて映像調整を行う場合、通常、上記の４段階の手順が必要となり、数２，数４，数６，数８で示すそれぞれの演算が必要となるが、本実施形態では、後述のように、数２，数４，数６，数８単独の演算式による演算は行わない。
【００２８】
図１に戻り、操作者が操作部３の切換釦３１をＳＤＴＶ信号の映像調整を行う側に設定して、調整釦３２，３４，３５のいずれかを操作して映像調整を行うと、調整データはバスライン５を介してＣＰＵ１に供給される。ＳＤＴＶ信号の色空間での映像調整を行う場合には、ＳＤＴＶ信号を図示していないモニタに表示しながら行えばよい。ＣＰＵ１は、メモリ２の計算プログラム保持部２２に保持された計算プログラムに従って、映像調整の種類（コントラスト，色相，彩度のいずれであるか、どの組み合わせであるか）や映像調整の程度に応じて、ＳＤＴＶ信号の映像調整のために用いる上記の数１に示す行列Ｃを生成する。
【００２９】
ＣＰＵ１にて生成された行列Ｃは、バスライン５を介してメモリ２に供給され、データ保持部２１の行列格納部２１ｃに格納される。なお、ＳＤＴＶ信号の映像調整を全く行わない場合には、行列Ｃとしては、次の数９のような値でよい。行列Ｃのデフォルトの値として、数９に示す値とし、映像調整の種類と程度に応じて、行列Ｃ個々の係数を設定すればよい。なお、それぞれの行の第４列の係数は、輝度を調整する係数である。
【００３０】
【数９】
2005020137.tif 000011
【００３１】
上記のように、行列Ｄ，Ｅは固定の係数であり、行列Ｄ，Ｅは、それぞれ、データ保持部２１の行列格納部２１ｄ，２１ｅに予め格納されている。
【００３２】
操作者が、ＳＤＴＶ信号の色空間での映像調整ではなく、ＨＤＴＶ信号の色空間での映像調整を行いたい場合には、ＳＤＴＶ信号をＨＤＴＶ信号に変換した上で、ＨＤＴＶ信号を図示していないモニタに表示しながら行えばよい。ＳＤＴＶ信号をＨＤＴＶ信号に変換するための演算式については後述する。
【００３３】
操作者が操作部３の切換釦３１をＨＤＴＶ信号の映像調整を行う側に設定して、調整釦３２〜３５のいずれかを操作して映像調整を行うと、調整データはバスライン５を介してＣＰＵ１に供給される。ＣＰＵ１は、メモリ２の計算プログラム保持部２２に保持された計算プログラムに従って、映像調整の種類や程度に応じて、ＨＤＴＶ信号の映像調整のために用いる上記の数７に示す行列Ｆを生成する。ＣＰＵ１にて生成された行列Ｆは、バスライン５を介してメモリ２に供給され、データ保持部２１の行列格納部２１ｆに格納される。
【００３４】
なお、ＨＤＴＶ信号の映像調整を全く行わない場合には、行列Ｆとしては、上記の数９のような値でよい。行列Ｆのデフォルトの値として、数９に示す値とし、映像調整の種類と程度に応じて、行列Ｆ個々の係数を設定すればよい。
【００３５】
従来においては、上記の数２，数４，数６，数８で示すそれぞれの演算式による演算を個々に行っていたが、本実施形態では、構成の簡略化のため、次のようにしている。映像調整前のＳＤＴＶ信号Ｙ，Ｃｂ，Ｃｒから映像調整後のＨＤＴＶ信号Ｙ”，Ｐｂ’，Ｐｒ’を得るには、次の数１０に示す演算式により演算を行えばよい。数１０において、Ｃｉｊ，Ｄｉｊ，Ｅｉｊ，Ｆｉｊはそれぞれ数１，数３，数５，数７に示す行列Ｃ，Ｄ，Ｅ，Ｆである。
【００３６】
【数１０】
2005020137.tif 000012
【００３７】
Ｇｉｊ＝Ｃｉｊ×Ｄｉｊ×Ｅｉｊ×Ｆｉｊ
とし、行列Ｇ（＝Ｇｉｊ）を次の数１１にて表すと、数１０は、次の数１２にて表すことができる。
【００３８】
【数１１】
2005020137.tif 000013
【００３９】
【数１２】
2005020137.tif 000014
【００４０】
本実施形態では、ＣＰＵ１が、メモリ２の計算プログラム保持部２２に保持された計算プログラム（ソフトウェア）に従って、予め、行列Ｃ，Ｄ，Ｅ，Ｆを全て乗算して、合成行列Ｇを生成する。ＣＰＵ１にて生成された行列Ｇは、バスライン５を介してメモリ２に供給され、データ保持部２１の行列格納部２１ｇに格納される。ＳＤＴＶ信号Ｙ，Ｃｂ，Ｃｒと行列格納部２１ｇに格納された行列Ｇとを用いた数１２に示す演算式により、映像調整後のＨＤＴＶ信号Ｙ”，Ｐｂ’，Ｐｒ’を得ることができる。なお、ＳＤＴＶ信号の色空間及びＨＤＴＶ信号の色空間のいずれでも映像調整を行わない場合には、行列Ｇは、それぞれ予め定められた固定の行列Ｄ，Ｅのみを乗算したものとなる。
【００４１】
行列格納部２１ｇに格納された行列Ｇは、バスライン５を介して、ハードウェアよりなる行列演算器４（または４０）へと供給される。行列演算器４，４０の具体的構成及び動作については後述する。
【００４２】
図２は、行列Ｃ，Ｄ，Ｅ，Ｆを用いて行列Ｇを生成する計算過程の一例を示している。図１に示すように、ＣＰＵ１には、ＳＤＴＶ信号の垂直同期信号Ｖが入力され、図２に示す処理は、ＳＤＴＶ信号の垂直周期にて実行される。
【００４３】
図２において、ステップＳ１にて、ＳＤＴＶ信号における調整データをＣｉｊ（行列Ｃ）としてデータ保持部２１の行列格納部２１ｃに記憶させる。ステップＳ２にて、ＨＤＴＶ信号における調整データをＦｉｊ（行列Ｆ）としてデータ保持部２１の行列格納部２１ｆに記憶させる。そして、ステップＳ３〜Ｓ５として示すように、行列Ｃ〜Ｆを順次乗算して、Ｇｉｊ（行列Ｇ）を生成する。ステップＳ３〜Ｓ５におけるＡ１，Ａ２は、計算上便宜的に設けている値である。そして、ステップＳ６にて、Ｇｉｊ（行列Ｇ）を行列演算器４（または４０）へと出力する。
【００４４】
ここで、行列演算器４，４０の具体的構成及び動作について説明する。まず、図３を用いて、行列演算器の第１構成例である行列演算器４について説明する。図３において、入力端子４０１，４０２，４０３には、それぞれ、映像調整前のＳＤＴＶ信号Ｙ，Ｃｂ，Ｃｒが入力される。上述のように生成され、メモリ２より出力された行列Ｇの内、第１行であるＧ１１〜Ｇ１４は、それぞれ、入力端子４０４〜４０７に入力される。また、行列Ｇの内、第２行であるＧ２１〜Ｇ２４は、それぞれ、入力端子４１５〜４１８に入力され、第３行であるＧ３１〜Ｇ３４は、それぞれ、入力端子４２６〜４２９に入力される。
【００４５】
なお、行列ＧのＧ１１〜Ｇ１４，Ｇ２１〜Ｇ２４，Ｇ３１〜Ｇ３４は、メモリ２より出力された後、一旦、他のメモリ（図示せず）に記憶されて読み出され、行列演算器４へと入力されることもある。
【００４６】
入力端子４０４〜４０６に入力されたＧ１１〜Ｇ１３は、それぞれ、乗算器４０８〜４１０に供給され、入力端子４０１〜４０３に入力されたＳＤＴＶ信号Ｙ，Ｃｂ，Ｃｒと乗算される。乗算器４０８，４０９の乗算出力は、加算器４１１に入力されて加算される。乗算器４１０の乗算出力と入力端子４０７に入力されたＧ１４は、加算器４１２に入力されて加算される。加算器４１１，４１２の加算出力は、加算器４１３に入力されて加算される。加算器４１３の加算出力は、数１２に示す行列演算にて得られるＨＤＴＶ信号の輝度信号Ｙ”であり、出力端子４１４より出力される。
【００４７】
入力端子４１５〜４１７に入力されたＧ２１〜Ｇ２３は、それぞれ、乗算器４１９〜４２１に供給され、入力端子４０１〜４０３に入力されたＳＤＴＶ信号Ｙ，Ｃｂ，Ｃｒと乗算される。乗算器４１９，４２０の乗算出力は、加算器４２２に入力されて加算される。乗算器４２１の乗算出力と入力端子４１８に入力されたＧ２４は、加算器４２３に入力されて加算される。加算器４２２，４２３の加算出力は、加算器４２４に入力されて加算される。加算器４２４の加算出力は、数１２に示す行列演算にて得られるＨＤＴＶ信号の色差信号Ｐｂ’であり、出力端子４２５より出力される。
【００４８】
入力端子４２６〜４２８に入力されたＧ３１〜Ｇ３３は、それぞれ、乗算器４３０〜４３２に供給され、入力端子４０１〜４０３に入力されたＳＤＴＶ信号Ｙ，Ｃｂ，Ｃｒと乗算される。乗算器４３０，４３１の乗算出力は、加算器４３３に入力されて加算される。乗算器４３２の乗算出力と入力端子４２９に入力されたＧ３４は、加算器４３４に入力されて加算される。加算器４３３，４３４の加算出力は、加算器４３５に入力されて加算される。加算器４３５の加算出力は、数１２に示す行列演算にて得られるＨＤＴＶ信号の色差信号Ｐｒ’であり、出力端子４３６より出力される。
【００４９】
図１の行列演算器４として、図３に示すハードウェア構成とした場合、実質的に、３行４列の行列演算を２段、３行３列の行列演算を２段で行っているにもかかわらず、９個の乗算器と９個の加算器のみとすることができる。従来のハードウェア構成にて、３行４列の行列演算を２段、３行３列の行列演算を２段で行うとすると、５０個以上の乗算器と５０個以上の加算器が必要となる。本実施形態によれば、回路規模を大幅に削減することができる。
【００５０】
次に、図４を用いて、さらに回路規模を削減することができる第２構成例である行列演算器４０について説明する。行列演算器４０は、パイプライン方式を採用することにより、回路規模を削減するものである。図４において、入力端子４００１，４００２，４００３には、それぞれ、映像調整前のＳＤＴＶ信号Ｙ，Ｃｂ，Ｃｒが入力される。メモリ２より出力された行列Ｇの各係数は、メモリ４００４に一旦記憶される。メモリ２に記憶された行列Ｇの各行は、セレクタ４００５によって順次選択されて出力される。
【００５１】
コンポーネントＳＤＴＶ信号の画素の繰り返し周波数（ピクセル周波数）は１３．５ＭＨｚであり、クロック発生器４００６は、１３．５ＭＨｚの４倍の５４ＭＨｚのクロックを発生する。このクロックは、セレクタ４００５、行列Ｇの各行の値をラッチするためのラッチ回路４００７〜４０１０、スイッチ４０１７、レジスタ４０１８〜４０２０に供給される。レジスタ４０１８〜４０２０は、例えばＤフリップフロップにて構成される。
【００５２】
クロックの所定のタイミングで、セレクタ４００５によって行列Ｇの第１行であるＧ１１〜Ｇ１４が選択されて出力されると、Ｇ１１〜Ｇ１４は、それぞれ、ラッチ回路４００７〜４０１０によりラッチされる。ラッチ回路４００７〜４００９より出力されたＧ１１〜Ｇ１３は、乗算器４０１１〜４０１３に供給され、入力端子４００１〜４００３に入力されたＳＤＴＶ信号Ｙ，Ｃｂ，Ｃｒと乗算される。乗算器４０１１，４０１２の乗算出力は、加算器４０１４に入力されて加算される。乗算器４０１３の乗算出力とラッチ回路４０１０より出力されたＧ１４は、加算器４０１５に入力されて加算される。
【００５３】
加算器４０１４，４０１５の加算出力は、加算器４０１６に入力されて加算される。加算器４０１６の加算出力は、数１２に示す行列演算にて得られるＨＤＴＶ信号の輝度信号Ｙ”であり、スイッチ４０１７に供給される。このとき、スイッチ４０１７は端子ａに接続し、輝度信号Ｙ”はレジスタ４０１８に供給されて保持される。
【００５４】
クロックの次のタイミングで、セレクタ４００５によって行列Ｇの第２行であるＧ２１〜Ｇ２４が選択されて出力されると、Ｇ２１〜Ｇ２４は、それぞれ、ラッチ回路４００７〜４０１０によりラッチされる。ラッチ回路４００７〜４００９より出力されたＧ２１〜Ｇ２３は、乗算器４０１１〜４０１３に供給され、入力端子４００１〜４００３に入力されたＳＤＴＶ信号Ｙ，Ｃｂ，Ｃｒと乗算される。乗算器４０１１，４０１２の乗算出力は、加算器４０１４に入力されて加算される。乗算器４０１３の乗算出力とラッチ回路４０１０より出力されたＧ２４は、加算器４０１５に入力されて加算される。
【００５５】
加算器４０１４，４０１５の加算出力は、加算器４０１６に入力されて加算される。加算器４０１６の加算出力は、数１２に示す行列演算にて得られるＨＤＴＶ信号の色差信号Ｐｂ’であり、スイッチ４０１７に供給される。このとき、スイッチ４０１７は端子ｂに接続し、色差信号Ｐｂ’はレジスタ４０１９に供給されて保持される。
【００５６】
クロックのさらに次のタイミングで、セレクタ４００５によって行列Ｇの第３行であるＧ３１〜Ｇ３４が選択されて出力されると、Ｇ３１〜Ｇ３４は、それぞれ、ラッチ回路４００７〜４０１０によりラッチされる。ラッチ回路４００７〜４００９より出力されたＧ３１〜Ｇ３３は、乗算器４０１１〜４０１３に供給され、入力端子４００１〜４００３に入力されたＳＤＴＶ信号Ｙ，Ｃｂ，Ｃｒと乗算される。乗算器４０１１，４０１２の乗算出力は、加算器４０１４に入力されて加算される。乗算器４０１３の乗算出力とラッチ回路４０１０より出力されたＧ３４は、加算器４０１５に入力されて加算される。
【００５７】
加算器４０１４，４０１５の加算出力は、加算器４０１６に入力されて加算される。加算器４０１６の加算出力は、数１２に示す行列演算にて得られるＨＤＴＶ信号の色差信号Ｐｒ’であり、スイッチ４０１７に供給される。このとき、スイッチ４０１７は端子ｃに接続し、色差信号Ｐｒ’はレジスタ４０２０に供給されて保持される。
【００５８】
そして、クロックの次のタイミングで、レジスタ４０１８〜４０２０に保持されたＨＤＴＶ信号Ｙ”，Ｐｂ’，Ｐｒ’は、同時に出力される。
【００５９】
この図４の構成では、ＳＤＴＶ信号の１画素分の期間を４分割し、１画素分の３／４の期間でＨＤＴＶ信号Ｙ”，Ｐｂ’，Ｐｒ’それぞれの１画素分を生成する演算が行われ、残りの１／４の期間でＨＤＴＶ信号Ｙ”，Ｐｂ’，Ｐｒ’全ての１画素分が出力されることになる。従って、ＨＤＴＶ信号Ｙ”，Ｐｂ’，Ｐｒ’を生成して出力するタイミングは、ＳＤＴＶ信号と比較して、行列演算の時間だけ遅れることになる。以上のようにして、ＳＤＴＶ信号Ｙ，Ｃｂ，Ｃｒの各画素は順次、ＨＤＴＶ信号Ｙ”，Ｐｂ’，Ｐｒ’の各画素へと変換される。
【００６０】
図４の構成では、セレクタ４００５，ラッチ回路４００７〜４０１０，スイッチ４０１７，レジスタ４０１８〜４０２０等は必要となるものの、３個の乗算器と３個の加算器のみとすることができ、回路規模をさらに削減することができる。
【００６１】
本発明は、以上説明した本実施形態に限定されるものではない。上述した本実施形態では、行列Ｃ，Ｆを、操作者の操作結果に基づき、ＣＰＵ１がソフトウェアにて生成した行列とし、行列Ｄ，Ｅを予めデータ保持部２１に保持した行列として説明した。操作者の操作結果に基づきソフトウェアにて生成した行列は１つのみであってもよいし、予め保持しておく固定の行列も、１つのみであってもよい。また、映像信号処理装置が、色空間変換以外の用途の場合等、固定の行列がなく、操作者の操作結果に基づきソフトウェアにて生成した複数の行列のみであってもよい。
【００６２】
さらに、本発明は、画像の拡大，縮小，回転，移動等を実現するためのアフィン変換の際の行列演算にも応用することができる。アフィン変換で用いる行列演算を数１３に示す。数１３において、ｘ，ｙは変換前の座標、Ｘ，Ｙは変換後の座標、ａ〜ｆはアフィン係数である。
【００６３】
【数１３】
2005020137.tif 000015
【００６４】
このように、本発明の映像信号処理装置は、複数の行列演算を用いる全ての用途に用いることができる。
【００６５】
【発明の効果】
以上詳細に説明したように、本発明の映像信号処理装置によれば、回路規模を大幅に削減することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すブロック図である。
【図２】本発明によるソフトウェアによる計算過程の一例を示すフローチャートである。
【図３】図１中の行列演算器の第１構成例を示すブロック図である。
【図４】図１中の行列演算器のより好ましい第２構成例を示すブロック図である。
【符号の説明】
１  中央処理装置（行列生成部，演算部）
２，４００４  メモリ
３  操作部
４，４０  行列演算器
２１  データ保持部
２１ｃ，２１ｄ，２１ｅ，２１ｆ，２１ｇ  行列格納部（保持部）
２２  計算プログラム保持部
４０８〜４１０，４１９〜４２１，４３０〜４３２  乗算器
４１１〜４１３，４２２〜４２４，４３３〜４３５  加算器
４００５  セレクタ（供給手段）
４００７〜４０１０  ラッチ回路（供給手段）
４０１１〜４０１３  乗算器
４０１４〜４０１６  加算器
４０１７  スイッチ
４０１８〜４０２０  レジスタ（保持部）
【図１】
2005020137.tif 000016
【図２】
2005020137.tif 000017
【図３】
2005020137.tif 000018
【図４】
2005020137.tif 000019