(57)【要約】    【課題】  ヒューズセル内の複数のヒューズが、一つだけのプログラミング装置を共有することを可能にする装置と方法を提供する。    【解決手段】  一つ以上の並列接続された一度プログラミング可能な電気ヒューズ２０２、２０４、ヒューズに結合されるプログラミング装置２０６、ヒューズに結合され所定のヒューズを選択する選択モジュール、からなる。選択モジュールの選択に応じて、プログラミング電流を所定のヒューズに流すためのプログラミング電圧が印加される。    【選択図】  図３
2005323377.tif 000002
【特許請求の範囲】
【請求項１】
ヒューズ回路であって、
一つ以上の一度プログラミング可能な電気ヒューズと、
前記電気ヒューズに接続したプログラミング装置と、
前記電気ヒューズに接続し、所定の電気ヒューズを選択する選択モジュールとからなり、
プログラミング電流を前記所定のヒューズに流すために、前記選択モジュールによる選択に応じてプログラミング電圧を印加することを特徴とするヒューズ回路。
【請求項２】
前記選択モジュールは、Ｎ対１のマルチプレクサで、Ｎ個の前記電気ヒューズの一つを選択することを特徴とする請求項１に記載のヒューズ回路。
【請求項３】
前記選択モジュールは、それぞれ一つのヒューズだけを前記プログラミング電圧に接続する、一つ以上の電気ヒューズ選択信号を有することを特徴とする請求項１に記載のヒューズ回路。
【請求項４】
前記電気ヒューズは、ケイ化物のポリヒューズであることを特徴とする請求項１に記載のヒューズ回路。
【請求項５】
前記プログラミング装置はＭＯＳトランジスタであって、前記ＭＯＳトランジスタのゲートは前記ＭＯＳトランジスタを導通させるか否かを決定するプログラミング選択信号により制御されることを特徴とする請求項１に記載のヒューズ回路。
【請求項６】
前記プログラミング選択信号を供給する入力選択装置を有することを特徴とする請求項５に記載のヒューズ回路。
【請求項７】
電気パラメータを決定するために各ヒューズの端点で電気パラメータ値を読み取る出力選択装置を有することを特徴とする請求項６に記載のヒューズ回路。
【請求項８】
ヒューズ回路であって、
第一の数（Ｘ）の列と第二の数（Ｙ）の行を有するとともに、各ヒューズセルが一つ以上のプログラミング可能な電気ヒューズを有するヒューズアレイと、
前記ヒューズセルの列の一つを選択する第一の選択信号と、
前記ヒューズセルの行の一つを選択する第二の選択信号と、
複数のヒューズに接続する少なくとも一つプログラミング装置と、
所定の電気ヒューズを選択するために各ヒューズセルの前記電気ヒューズに接続する少なくとも一つの選択モジュールとからなり、
前記第一と第二の選択信号は、アクセスする所定のヒューズセルを確認するとともに、プログラミング電流を前記所定ヒューズに流すために、前記選択モジュールによる選択に応じてプログラミング電圧を印加することを特徴とするヒューズ回路。
【請求項９】
前記選択モジュールは、Ｎ対１のマルチプレクサで、Ｎ個の前記電気ヒューズの一つを選択することを特徴とする請求項８に記載のヒューズ回路。
【請求項１０】
前記電気ヒューズは、ケイ化物のポリヒューズであることを特徴とする請求項８に記載のヒューズ回路。
【請求項１１】
前記選択モジュールは、それぞれ一つのヒューズだけを前記プログラミング電圧に接続する、一つ以上の電気ヒューズ選択信号を有することを特徴とする請求項８に記載のヒューズ回路。
【請求項１２】
前記プログラミング装置はＭＯＳトランジスタであって、前記ＭＯＳトランジスタのゲートは前記ＭＯＳトランジスタを導通させるか否かを決定するプログラミング選択信号により制御されることを特徴とする請求項８に記載のヒューズ回路。
【請求項１３】
前記プログラミング選択信号を供給する入力選択装置を有することを特徴とする請求項１２に記載のヒューズ回路。
【請求項１４】
電気パラメータを決定するために各ヒューズの端点で電気パラメータ値を読み取る出力選択装置を有することを特徴とする請求項１３に記載のヒューズ回路。
【請求項１５】
前記出力選択装置に接続するとともに、前記選択モジュールにより選択された所定のヒューズのロジック状態を与えるために、参照抵抗と比較する感知装置を有することを特徴とする請求項１４に記載のヒューズ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路設計に関するものであって、特に、一つだけのプログラミング装置を装備するヒューズセル内で、複数の電気ヒューズを動作させる方法と装置に関するものである。
【背景技術】
【０００２】
電気ヒューズは、最新の半導体によく利用されている。一般に、ヒューズを流れる電流が所定のスレショルドを超過したときに、ヒューズが飛ぶように設計されている。ヒューズがプログラムされるか「飛ぶ」ときには、必ずしも物理的に破損はしないが、高インピーダンス状態に入る。電気ヒューズは、一般に、チップパッケージ後に実行される調節と修正に用いられる。配線がヒューズの二端に配置されるため、電気ヒューズはチップ内にフレキシブルに配置されるが、レーザーヒューズ上の多数の金属層や厚い絶縁体を使用するのが不可能であるので、電気ヒューズは従来のレーザーヒューズと比較してはるかに好ましい。このフレキシブル性によって、電気ヒューズは、高密度メモリデバイスにとって望ましい素子となる。
【０００３】
しかし、従来の電気ヒューズのメモリデバイス内でのプログラム方法は、高価なシリコン領域を非常に効果的に使用しているとはいえず、したがってコストが高い。例えば、従来の電気ヒューズのプログラミングの方法においては、一つのプログラミング装置が、各ヒューズに割り当てられることが必要である。電気ヒューズをプログラミングするためには、大きい供給電流をヒューズに流す必要がある。大電流を供給するため、ヒューズに付随するプログラミング装置の体積が非常に大きくなる。電気ヒューズの数量が増加すると、これらの大きいプログラミング装置の数量も比例して増加する。その結果、シリコン領域の利用率が非常に悪くなる。
【０００４】
以前から、複数のヒューズを備えた改善されたプログラミング機構を提供し、操作性を低下させることなくシリコン領域の利用率を改善することが望まれていた。
【特許文献１】特開２００２−１５１５９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記の問題点に鑑み、本発明は、ヒューズセル内の複数のヒューズが、一つだけのプログラミング装置を共有することを可能にする装置と方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一つのプログラミング装置で複数のヒューズを共有するための装置と方法を開示する。本発明の特徴を具現化するヒューズ回路は、並列に接続した１つ以上の一度だけプログラミング可能な電気ヒューズと、これらの電気ヒューズに接続した一つのプログラミング装置と、一つの所定のヒューズを選択するためにこれらのヒューズに接続された一つの選択モジュールとを備え、この選択モジュールによる選択により、その所定のヒューズを通るプログラミング電流を誘起するためのプログラミング電圧が印加されるものである。
【０００７】
しかし、本発明の構成と動作方法は、その付加的な目的と利点とともに、以下の特定の実施例の記述を添付した図面と関連させて読むことによって、最もよく理解される。
【発明の効果】
【０００８】
本発明によれば、複数のヒューズを備えた改善されたプログラミング機構を提供し、操作性を低下させることなくシリコン領域の利用率を改善することができる。
【発明を実施するための最良の形態】
【０００９】
本発明は、シリコン領域を節約するために、ヒューズセル内で複数のヒューズが一つのプログラミング装置を共有することを可能にする装置と方法を提供する。本発明は、一つのプログラミング装置を共有するために、一つのヒューズセルで複数のヒューズをグループ化するアイデアを提案する。プログラミングは、一度に一つのヒューズ上でのみ実行されるので、各ヒューズにプログラミング装置をあてがうは必要ない。選択メカニズムを実行し、ヒューズセル内でプログラミングされるヒューズを選択することによって、複数の電気ヒューズが一つのプログラミング装置を共有できるので、プログラミング装置の数を格段に減少させることができる。
【００１０】
本発明の実施形態の詳細な説明は、本発明がヒューズセルの一次元または二次元のアレイにおいて、如何にして機能するかを示す。また、ヒューズセル内で、ロジック状態のデータ出力を可能にする感知増幅器の動作方法を示し、さらに、複数の電気ヒューズに一つのプログラミング装置を共有させることによって、如何にして、シリコン領域が、操作性を悪化させることなく、より有効に利用されるかを示す。
【００１１】
図１は、電気ヒューズが、ＮＭＯＳプログラミング装置を用いて、どのようにプログラミングされるかを示す回路図１０２で、図２は、ＰＭＯＳプログラミング装置を用いて、どのようにプログラミングされるかを示す回路図１０４である。回路図１０２において、電気ヒューズ１０６は、ＮＭＯＳプログラミング装置１０８と高電圧源ＶＤＤＱ間に位置する。回路図１０４において、ＰＭＯＳプログラミング装置１１０は、電気ヒューズ１１２と高電圧源ＶＤＤＱ間に位置する。電気ヒューズ１０６または１１２が、プログラミングに割り当てられる時、「選択」制御信号は、選択ライン１１４または選択ライン１１６に入力される。
【００１２】
電気ヒューズ１０６または１１２等の電気ヒューズのプログラミングには大きい電流が必要とされるため、プログラミング装置１０８と１１０は、物理的な体積が大きい。電気ヒューズの従来のプログラミング方法は、各ヒューズに一つのプログラミング装置を必要とする。各ヒューズがそれぞれプログラミング装置を必要とするので、この方法は非常に非効率で、コストが高い。大きいヒューズアレイにおいて、大きいプログラミング装置は、シリコン環境の多大な領域を占領する。
【００１３】
図３は、本発明の第一実施形態において、ヒューズセル２０８内の二つの電気ヒューズ２０２と２０４が、如何にして、一つのプログラミング装置２０６を共有するかを説明する回路図２００である。二つの電気ヒューズ２０２と２０４は、それぞれ、マルチプレクサ２１０、２１２等の選択モジュールにより、高電圧源ＶＤＤＱに接続される。電気ヒューズ２０２または２０４が、プログラミングされる必要があるとき、プログラミング装置２０６に一つの電気ヒューズをプログラミングするように指示するプログラミング選択信号は、「選択」ライン２１４に入る。二つのヒューズ信号ＦＳ０、及び、ＦＳ１等のヒューズ選択ラインから入ってくる制御信号は、マルチプレクサ２１０と２１２に入り、一つのマルチプレクサを閉鎖し、これにより、一つの電気ヒューズがプログラミングされる。
【００１４】
例えば、電気ヒューズ２０２が、プログラミングされる必要があるとき、高電圧源ＶＤＤＱの電圧は上昇して、電気ヒューズ２０２を遮断するために、充分な電流を提供する。制御信号は、「選択」ライン２１４を経て、プログラミング装置２０６に入り、装置内のＮＭＯＳトランジスタを導通させて、プログラミング装置２０６に、電気ヒューズ２０２をプログラミングするように指示する。入力信号は、ヒューズ選択ラインＦＳ０上においても発生し、マルチプレクサ２１０を閉鎖するよう指示する。これによって、電気ヒューズ２０２をプログラミングするのに必要な電流を提供するための高電圧源ＶＤＤＱへの経路が開通する。
【００１５】
プログラミング装置２０６は、一つのＮＭＯＳ装置として示されているが、当業者であればわかるように、プログラミング装置２０６は、他のＮＭＯＳ型またはＰＭＯＳ型構造を有していてもよい。さらに、マルチプレクサ２１０、２１２は、本発明の精神から逸脱することなく、ＮＭＯＳ型、ＰＭＯＳ型またはＣＭＯＳ型構造とすることもできる。実際に、本実施形態において、マルチプレクサ２１０または２１２を一つのマルチプレクサに一体化し、ヒューズ選択信号ＦＳ０とＦＳ１上の制御信号を相互に補完させて、プログラミング電流が、一連のプログラミングで、ヒューズ２０２か２０４を通過するようにしてもよい。要するに、選択モジュールは、特定のプログラミングで、ＶＤＤＱを唯一の所定のヒューズに接続するようになっている。この要求を満たすために、選択モジュールは、不可欠なＮ対１のマルチプレクサ（Ｎはヒューズセル内のヒューズの総数）である。最も簡単な例では、各ヒューズは、一つのヒューズ選択信号と一つのマルチプレクサにより制御される。
【００１６】
図４は、本発明の第二実施形態において、ヒューズセル２１８内の二つの電気ヒューズ２２０と２２２が、如何にして、一つのプログラミング装置２２４を共有するかを示す回路図２１６である。ヒューズセル２１８は、入力選択装置２２６と出力選択装置２２８により動作し、一次元または二次元のヒューズアレイの構成を可能にする。電気ヒューズ２２０と２２２は、それぞれ、マルチプレクサ２３０と２３２により、高電圧源ＶＤＤＱに接続され、それぞれ、ヒューズ信号ラインＦＳ０とＦＳ１により制御される。
【００１７】
例えば、電気ヒューズ２２２がプログラミングされる必要があるとき、Ｙ選択ライン（ＹＳＥＬＢ）は、低信号を与えて、入力選択装置２２６をオンにするよう命令し、これにより、書き込みワード線ＷＷＬからの高入力信号が、プログラミング装置２２４に入って、この例では、ＮＭＯＳトランジスタをオンにする。ヒューズ信号ラインＦＳ１からの制御信号は、マルチプレクサ２３２を閉鎖し、これにより、高電圧源ＶＤＤＱは、プログラミング装置２２４が電気ヒューズ２２２をプログラミングするために必要な電流を供給する。
【００１８】
プログラミング装置２２４のＮＭＯＳトランジスタをオフにして、低信号を読み取りワード線（ＲＷＬＢ）に入力して出力選択装置２２８をオンにすることにより、データの読み取りが可能である。これにより、ノード２３４の信号（電気パラメータ値）を、読み取りビットライン（ＲＢＬ）から出力させることができる。例えば、前もってプログラミングされた電気ヒューズ２２２が、適切にプログラミングされたかどうかの確認が必要な場合、ヒューズ選択ラインＦＳ１は、マルチプレクサ２３２を閉鎖するために信号を入力することができる。前もってプログラミングされているので、電気ヒューズ２２２は、既に飛んでおり、高電圧源ＶＤＤＱの信号は、ノード２３４に達するのが困難である。したがって、ＲＢＬは、低出力である。電気ヒューズ２２０を確認するため、ヒューズ選択ラインＦＳ０は、マルチプレクサ２３０を閉鎖するために信号を入力する必要がある。これにより、高電圧源ＶＤＤＱの供給信号がノード２３４に到達し、高信号出力がＲＢＬに供給される。
【００１９】
上述の電気ヒューズ２２０と２２２は、ＮＭＯＳトランジスタを有するプログラミング装置２２４に接続されることが示されているが、当業者であればわかるように、ＰＭＯＳ型装置が、本発明のプログラミング装置として用いられる一方、入力、出力選択装置２２６、２２８は、ＮＭＯＳ型、ＰＭＯＳ型またはスレショルドトランジスタ（ＶtがゼロのＭＯＳ装置）であってもよい。
【００２０】
図５は、本発明の第三実施形態において、感知増幅器２３８が、如何にして、抵抗値の出力ではなく、データのロジック状態「０」或いは「１」を提供するのに用いられるかを示す回路図２４２である。矢印で示される出力は、感知増幅器２３８により、ビットラインの微小電圧変化を検出して生成される。回路図２４２は、高電圧源ＶＤＤＱを検出する感知増幅器２３８が追加されたほかは、図３の回路図２００と類似している。本実施形態において、マルチプレクサ２４６と２４８が閉鎖されていてもいなくても、感知増幅器２３８は、ヒューズがプログラミングされたかどうかを判断するために、ロジック状態の出力を供給する。
【００２１】
図６は、本発明の第四実施形態において、感知増幅器２４０が、如何にして、所定の参考電圧に関連して、図４で示されるようなＲＢＬ出力を提供するのに用いられるかを示す回路図２４４である。回路図２４４は、出力選択装置２５０の出力箇所に、感知増幅器２４０を追加したのを除き、その他は、回路図２１６と同様である。読み取りリード線（ＲＷＬＢ）から入ってくる信号が、出力選択装置２５０とＰＭＯＳ装置２５２に達し、感知増幅器２４０は、二つのマルチプレクサ２５８または２６０のどちらが閉鎖されるかに基づいて、二つの電気ヒューズ２５４または２５６のどちらかのロジック状態を決定することができる。
【００２２】
電気ヒューズ２５６の状態を測定したい場合には、ヒューズ選択ラインＦＳ１は、マルチプレクサ２６０を閉鎖するように命じ、これにより、電気ヒューズ２５６に達する電圧の経路が与えられる。電気ヒューズ２５６が既に、前回のプログラミングにより飛んでいる場合、ノード２６２は信号を有しない。ＲＷＬＢは、出力選択装置２５０とＰＭＯＳ装置２５２をオンにし、参照抵抗２６４と比較してノード２６２の抵抗値が論理的に高いか低いかを感知増幅器２４０に決定させるために、低信号を有している必要がある。参考抵抗２６４と電気ヒューズ２５６の抵抗値を比較することにより、感知増幅器２４０は、電気ヒューズ２５６は既に飛んでおりプログラミングされていたか判断することができる。Ｙ選択ライン（ＹＳＥＬＢ）により、高信号を入力選択装置２６６に入力して、選択装置２６６をオフにし、いかなる信号も、書き込みワード線（ＷＷＬ）により、プログラミング装置２６８に入力させないことが重要である。これにより、ノード２６２が、読み取り工程中に接地することが防止される。
【００２３】
同様に、電気ヒューズ２５４が、例としてプログラミングされていない場合には、ＲＷＬＢは、再び、低信号を供給して、出力選択装置２５０とＰＭＯＳ装置２５２をオンにして、感知増幅器２４０を作動させる。ＹＳＥＬＢは、読み取り工程中、高信号を入力選択装置２６６に入力して、プログラミング装置２６８がオンになるのを防止し、これにより、ノード２６２が接地される。マルチプレクサ２５８は閉鎖し、電気ヒューズ２５４を通過する電圧は、ノード２６２に達する。感知増幅器２４０は、電気ヒューズ２５４の抵抗と参考抵抗２６４を比較し、電気ヒューズ２５４が飛んだかどうかを判断する。
【００２４】
感知増幅器は、ヒューズセルアレイでも動作可能である。図７は、本発明の第五実施形態において、８個のヒューズセル３０２の一次元アレイを示す回路図３００である。アレイは、８×１構造に配置される。ヒューズセル３０２は、二つの電気ヒューズに一つのプログラミング装置を共有させたヒューズセルと類似している。各電気ヒューズは、マルチプレクサ３０４または３０６のどちらかにより、高電圧源ＶＤＤＱに接続され、それぞれ、ヒューズ選択ラインＦＳ５０、ＦＳ１により制御される。プログラミングが必要なヒューズセルは、０〜７の「選択」信号から選択される。選択ラインは、ヒューズセルアレイ３０２内の各プログラミング装置に接続される。特定の選択信号を選択し、的確なマルチプレクサを閉鎖することにより、所定の電気ヒューズは、高電圧源ＶＤＤＱがプログラミング装置に必要な電流を供給するときに、プログラミング可能である。
【００２５】
例えば、電気ヒューズ３０８がプログラミングされる場合、制御信号は、選択ライン３１２を通ってプログラミング装置３１０に入り、ＮＭＯＳトランジスタをオンにして、プログラミング装置３１０に、電気ヒューズ３０８をプログラミングするよう命令する。入力信号も、ヒューズ選択ラインＦＳ０で発生して、マルチプレクサ３０４を閉鎖するように命令する。これにより、電気ヒューズ３０８を飛ばすのに必要な電流を供給する高電圧源ＶＤＤＱへの経路が開通する。
【００２６】
二つの電気ヒューズが一つのプログラミング装置を共有するヒューズセルを使用することにより、多数の大きいプログラミング装置の余分なシリコン領域を無駄にすることなく、使用できるヒューズ数は、効果的に倍増する。注意すべきことは、アレイのヒューズセルは、単に、本発明の一実施形態であって、変形することができ、一つに二個のヒューズを有することに限定されない。例えば、４対１のマルチプレクサのような４対１の選択モジュールは、いつでもプログラムされる四個のヒューズのうちの一つを選択するために使用することができる。したがって、各ヒューズセルは、一つのプログラミング装置を共有する四個のヒューズを有してもよい。同様に、プログラミング装置が接続したＸ対１の選択モジュールは、プログラミングされる「Ｘ」個（Ｘは、整数、または多くが偶数）のヒューズを制御可能である。
【００２７】
図８は、本発明の第六実施形態において、６４個のヒューズセル３１６の二次元アレイを示す回路図３１４である。アレイは、８×８構造に配置される。全６４個のヒューズセルは、図４のヒューズセル２１８と類似しており、各ヒューズセル内の二つの電気ヒューズは、一つのプログラミング装置を共有する。図で示されるように、６４個のヒューズセルは、８列８行に配列される。二次元アレイは、様々な選択信号により制御される。異なるＹ選択ライン（ＹＳＥＬＢｓ)３１８、異なる書き込みワード線（ＷＷＬｓ）３２０、及び、ヒューズ選択ラインＦＳ０、F５１からの信号により、プログラミングに必要な的確な電気ヒューズが配置される。Ｙ選択ライン（ＹＳＥＬＢｓ）３１８からの信号は、プログラミングが必要な電気ヒューズを含むヒューズセルの行位置を決定し、書き込みワード線（ＷＷＬｓ）３２０からの信号は、列位置を決定する。ヒューズ選択ラインＦＳ０とＦＳ１は、マルチプレクサ３２２または３２４の閉鎖を制御する。的確なヒューズセルと閉鎖された的確なマルチプレクサを選択することにより、特定の電気ヒューズをプログラミング工程のために配置することができる。
【００２８】
例えば、電気ヒューズ３２６がプログラミングされる場合、Ｙ選択ラインＹＳＥＬ７Ｂは低信号を供給して、入力選択装置３２８をオンにして、書き込みワード線ＷＷＷＬ０からの高入力信号は、プログラミング装置３３０に入る。一方、ヒューズ信号ＦＳ１からの制御信号は、マルチプレクサ３２４を閉鎖し、プログラミング装置３３０が電気ヒューズ３２６をプログラムミングするのに必要な電流を高電圧源ＶＤＤＱが供給するのを可能にする。
【００２９】
ヒューズセル３１６は、入力、出力選択装置により動作するので、ヒューズの特定のアドレスが与えられた場合に、ヒューズの状態を読み取ることができる。ＲＷＬｓ３３２は、低信号を供給して、ヒューズセル３１６の列に含まれる出力選択装置をオンにする。ＹＳＥＬＢｓ３１８は、特定の電気ヒューズの行位置を与える。行、列位置の提供と、ヒューズ選択ラインＦＳ０またはＦＳ１からの適切な信号により、特定の電気ヒューズが、読み取り操作において、的確に配置される。この読み取り工程の結果は、様々な読み取りビットライン（ＲＢＬｓ）３３４を通じて出力してもよい。
【００３０】
予めプログラミングされた電気ヒューズ３２６の状態を読み取る場合は、読み取りワード線ＲＷＬ０Ｂは低信号を入力し、これにより、出力選択装置３３６を含む全列のヒューズセル３１６の出力選択装置がオンになる。Ｙ選択ラインＹＳＥＬ７Ｂは、ヒューズセルの行位置を与えることにより、特定のヒューズセルの位置決めを助ける。ヒューズ選択ラインＦＳ１はまた、マルチプレクサ３２４を閉鎖するよう命じる。電気ヒューズ３２６は、既にプログラミングされているので、高電圧源ＶＤＤＱはノード３３８に達することができない。したがって、読み取りビットラインＲＢＬ７は、低出力信号を有する。
【００３１】
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【図面の簡単な説明】
【００３２】
【図１】従来のヒューズセルのプログラミング方法を示す回路図である。
【図２】従来のヒューズセルのプログラミング方法を示す回路図である。
【図３】本発明の第一実施形態による一つのヒューズセルの実施例を示す回路図である。
【図４】本発明の第二実施形態による一つのヒューズセルの実施例を示す回路図である。
【図５】本発明の第三実施形態による一つのヒューズセルの実施例を示す回路図である。
【図６】本発明の第四実施形態による一つのヒューズセルの実施例を示す回路図である。
【図７】本発明の第五実施形態による複数のヒューズセルの実施例を示す回路図である。
【図８】本発明の第六実施形態による複数のヒューズセルの実施例を示す回路図である。
【符号の説明】
【００３３】
１０２  回路図
１０４  回路図
１０６、１１２、２０２、２０４、２２０、２２２、２５４、２５６、３０８、３２６  電気ヒューズ
１０８  ＮＭＯＳプログラミング装置
１１０  ＰＭＯＳプログラミング装置
１１４、１１６、３１８、ＹＳＥＬ０Ｂ−ＹＳＥＬ７Ｂ、ＹＳＥＬＢ  選択ライン
２００  回路図
２０６、２２４、２６８、３３０  プログラミング装置
２０８、２１８、３０２  ヒューズセル
２１０、２１２、２３０、２３２、２４６、２４８、２５８、２６０、３０４、３０６、３２２、３２４  マルチプレクサ
ＦＳ０、ＦＳ１  ヒューズ選択ライン
ＶＤＤＱ  高電圧源
２１６  回路図
２２６、２６６、３２８  入力選択装置
２２８、２５０、３３６  出力選択装置
２３４、２６２、３３８  ノード
２３８、２４０  感知増幅器
２４２  回路図
２４４  回路図
２５２  ＰＭＯＳ装置
２６４  参照抵抗
３００  回路図
３１４  回路図
３３２、ＲＷＬＢ、ＲＷＬｓ、ＲＷＬ０Ｂ〜ＲＷＬ７Ｂ  読み取りワード線
３２０、ＷＷＬ、ＷＷＬ０〜ＷＷＬ７  書き込みワード線
３３４、ＲＢＬ０〜ＲＢＬ７  読み取りビット線
【図１】
2005323377.tif 000003
【図２】
2005323377.tif 000004
【図３】
2005323377.tif 000005
【図４】
2005323377.tif 000006
【図５】
2005323377.tif 000007
【図６】
2005323377.tif 000008
【図７】
2005323377.tif 000009
【図８】
2005323377.tif 000010