(57)【要約】【課題】本発明は輝度と効率を高めるようにしたプラズマディスプレーパネルの駆動方法を提供する。【解決手段】本発明によるプラズマディスプレーパネルの駆動方法はサステイン期間の間に選択されたセルの放電を維持させるためのサステインパルスをサステイン電極対それぞれに交互に供給する段階と、サステインパルスそれぞれに同期されるパルス信号をデータ電極に供給してサステイン電極対の中のいずれか一つとデータ電極の間にサステイン電極対の間のロングパス放電を誘導するための放電を起こす段階を含む。【選択図】  図１０
2005141257.tif 000002
【特許請求の範囲】
【請求項１】
データ電極にセルを選択するためのデータを供給する段階と、データに同期したスキャンパルスを少なくとも二つ以上の電極に供給してアドレス放電を起こす段階と、アドレス放電によって上記二つ以上の電極の上に形成された壁電荷を利用して選択されたセルの放電を維持させる段階を含むことを特徴とするプラズマディスプレーパネルの駆動方法。
【請求項２】
アドレス放電を起こす段階は、トリガ電極対の中のいずれか一つのトリガ電極とトリガ電極対の間隔より電極間の間隔が大きいサステイン電極対の中のいずれか一つのサステイン電極にスキャンパルスを同時に供給することを特徴とする請求項１記載のプラズマディスプレーパネルの駆動方法。
【請求項３】
セルの放電を維持させる段階は、トリガ電極対の中のいずれか一つのトリガ電極とサステイン電極対の中のいずれか一つにサステインパルスを同時に供給する段階と、トリガ電極対の中の異なる一つのトリガ電極とサステイン電極対の中の異なる一つにサステインパルスを同時に供給する段階を含むことを特徴とする請求項２記載のプラズマディスプレーパネルの駆動方法。
【請求項４】
トリガ電極とサステイン電極に供給されるサステインパルスの電圧レベルは異なることを特徴とする請求項３記載のプラズマディスプレーパネルの駆動方法。
【請求項５】
アドレス放電を起こす段階は、サステイン電極対のそれぞれにスキャンパルスを同時に供給することを特徴とする請求項１記載のプラズマディスプレーパネルの駆動方法。
【請求項６】
セルの放電を維持させる段階は、トリガ電極対それぞれにサステインパルスを同時に供給する段階と、トリガ電極対より電極間の間隔が小さいトリガ電極対それぞれにサステインパルスを供給する段階を含むことを特徴とする請求項５記載のプラズマディスプレーパネルの駆動方法。
【請求項７】
トリガ電極とサステイン電極に供給されるサステインパルスの電圧レベルは異なることを特徴とする請求項６記載のプラズマディスプレーパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマディスプレーパネルに関し、特に輝度を高め、効率を向上させたプラズマディスプレーパネルの駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレーパネル（以下“ＰＤＰ”という）はＨｅ＋ＸｅまたはＮｅ＋Ｘｅガスの放電時に発生する１４７ｎｍの紫外線によって蛍光体を発光させることで文字またはグラフィックを含む画像を表示している。このようなＰＤＰは薄膜化と大型化が容易であるだけではなく、最近の技術開発によって大きく向上した画質を提供できるようになった。特に、３電極の交流面放電型のＰＤＰは放電時に表面に蓄積された壁電荷を利用しているので、放電に必要な電圧を低くすることができ、放電によって発生するスパタリングから電極を保護することができ、かつ長寿命にできるという長所を有する。
【０００３】
図１を参照すると、従来の３電極の交流面放電型ＰＤＰ（以下、“３電極ＰＤＰ”という）は上部基板（１０）上に形成されたスキャン電極（Ｙ）及びサステイン電極（Ｚ）と、下部基板（１８）上に形成されたデータ電極（Ｘ）とを備えている。
【０００４】
スキャン電極（Ｙ）とサステイン電極（Ｚ）はそれぞれの幅が広い透明電極（１２Ｙ、１２Ｚ）に幅が狭い金属バス電極（１３Ｙ、１３Ｚ）が取り付けられた状態で上部基板（１０）上に平行に形成される。
【０００５】
スキャン電極（Ｙ）とサステイン電極（Ｚ）を配置した上部基板（１０）にはそれらを覆うように上部誘電層（１４）と保護膜（１６）が積層される。上部誘電層（１４）にはプラズマ放電時に発生された壁電荷が蓄積される。保護膜（１６）はプラズマ放電時に発生されたスパタリングによる上部誘電層（１４）の損傷を防ぐとともに２次電子の放出の効率を高めるために設けられている。この保護膜（１６）としては通常酸化マグネシウム（ＭｇＯ）が利用される。
【０００６】
データ電極（Ｘ）は下部基板（１８）上にあってスキャン電極（Ｙ）とサステイン電極（Ｚ）に直交する方向に配置される。
【０００７】
下部基板（１８）にはさらに下部誘電層（２２）がデータ電極を覆うように形成され、その上に隔壁（２４）がデータ電極と平行に配置されている。
【０００８】
下部誘電体層（２２）と隔壁（２４）の表面に蛍光体（２６）が塗布される。隔壁（２４）は一定方向に隣接した放電空間を分離して隣接した放電セルの間の光学的、電気的なクロストークを防止する。一つ一つのセルを分離するように格子状に配置されることもある。蛍光体（２６）はプラズマ放電時に発生された紫外線によって励起されて赤色、緑色、青色の中のいずれか一つの可視光線を発生するものがカラー表示に適切な配置になるようにそれぞれのセルに設けられる。
【０００９】
上部基板（１０）、下部基板（１８）及び隔壁（２４）の間に設けられた放電空間にはＨｅ＋ＸｅまたはＮｅ＋Ｘｅなどの不活性の混合ガスが注入される。  
【００１０】
３電極ＰＤＰの放電セル（１）は図２に示されたようにパネル（３０）にマトリックス形態で配置される。並んで形成されたスキャン電極（Ｙ１〜Ｙｍ）とサステイン電極（Ｚ１〜Ｚｍ）は各放電セルでデータ電極（Ｘ１〜Ｘｎ）と交差する。
【００１１】
ＰＤＰは画像のグレーレベルを実現するために一つのフレームを発光回数が異なるサブフィールドに分けて駆動している。各サブフィールド期間にはビデオデータの加重値に比例させた回数だけ発光させるが、それぞれの発光時に放電を均一に起こさせるためのリセット期間、放電セルを選択するためのアドレス期間及びグレーレベルを実現するサステイン期間に分けられる。２５６グレースケールで画像を表示しようとする場合に１／６０秒に当たるフレーム期間（１６.６７ｍｓ）は図３のように８個のサブフィールド（ＳＦ１〜ＳＦ８）に分けられる。その８個のサブフィールド（ＳＦ１〜ＳＦ８）それぞれはリセット期間、アドレス期間及びサステイン期間にさらに分けられている。各サブフィールドのリセット期間及びアドレス期間は各サブフィールド毎に同一である。セルを選択するためのアドレス放電はデータ電極（Ｘ）とスキャン電極（Ｙ）の間の電圧差によって起きる。サステイン期間は各サブフィールドで２ｎ（ただ、ｎ＝０、１、２、３、４、５、６、７）の比率で増加するようになっている。このように各サブフィールドでサステイン期間のサステイン放電回数を調節して映像の表示に必要なグレースケールを実現している。サステイン放電はスキャン電極（Ｙ）とサステイン電極（Ｚ）に交互に供給される高い電圧のパルス信号によって起きる。
【００１２】
図４は３電極のＰＤＰの駆動波形である。
リセット期間にはサステイン電極（Ｚ）に供給されるリセットパルス（Ｖｒ）によって放電セルを初期化させるリセット放電を発生させる。このようなリセットパルス（Ｖｒ）はスキャン電極（Ｙ）に供給されてもよい。この時、データ電極（Ｘ）にはサステイン電極（Ｚ）とデータ電極（Ｘ）の間に誤放電が起きないように電圧レベルが低い正極性のパルス信号が供給される。
【００１３】
アドレス期間にはスキャン電極（Ｙ）に順次にスキャンパルス（−Ｖｓｃ）が供給されるとともにスキャンパルス（−Ｖｓｃ）に同期してデータパルス（Ｖｄ）がデータ電極（Ｘ）に供給される。データパルス（Ｖｄ）が供給された放電セルでアドレス放電が起きる。サステイン電極（Ｚ）にはその間データ電極（Ｘ）とサステイン電極（Ｚ）の間に誤放電が起きないように低い電圧レベルの正極性の直流電圧が供給される。
【００１４】
サステイン期間にはスキャン電極（Ｙ）とサステイン電極（Ｚ）に交互にサステインパルス（Ｖｓ）が供給される。そうすると、アドレス放電によって選択された放電セルはサステインパルス（Ｖｓ）が供給されるたびにサステイン放電が連続的に起きる。
【００１５】
この３電極ＰＤＰはスキャン電極（Ｙ）とサステイン電極（Ｚ）が放電空間の上の中央に位置しているのでセルで発光した光の透過率が低下する。このために３電極ＰＤＰはサステイン放電を起こさせる電圧と電力を高くする必要がある。したがって、サステイン放電時の放電効率と発光効率が低い。以下これについてさらに詳細に説明する。サステイン放電はスキャン電極（Ｙ）とサステイン電極（Ｚ）の間で面放電で起きる。しかし、放電開示電圧が低くなるようにスキャン電極（Ｙ）とサステイン電極（Ｚ）を接近させて、放電セルの中央に配置する。そのためにサステイン放電時に放電パスが短くなって放電効率及び発光効率が低くなる。一方、効率を高くするために、スキャン電極（Ｙ）とサステイン電極（Ｚ）の間の間隔を大きくすると、双方の電極間の間隔に比例して放電開示電圧を高くしなければならない。また、効率を高めるために、スキャン電極（Ｙ）とサステイン電極（Ｚ）の中の少なくともいずれか一つの電極幅を広くする場合には放電電流の増加によって消費電力が大きくなる。
【００１６】
このような３電極ＰＤＰの問題点を解決するために、サステイン放電を行うための電極を４つに分離した５電極ＰＤＰが提案されたことがある。その一例を図５に示す。
【００１７】
図５を参照すると、従来の５電極ＰＤＰは、上部基板（３４）に、放電セルの中央部に第１及び第２トリガ電極（ＴＹ、ＴＺ）を配置し、その両側すなわち放電セルの縁側に第１及び第２サステイン電極（ＳＹ、ＳＺ）を配置している。データ電極（Ｘ）は３電極ＰＤＰと同様に、トリガ電極（ＴＹ、ＴＺ）及びサステイン電極（ＳＹ、ＳＺ）と直交するように下部基板（４０）に配置している。
【００１８】
トリガ電極（ＴＹ、ＴＺ）とサステイン電極（ＳＹ、ＳＺ）はそれぞれ幅が広い透明電極と幅が狭い金属バス電極とからなり、上部基板（３４）上に並んで形成される。トリガ電極（ＴＹ、ＴＺ）は電極間の間隔（Ｎｉ）を小さくして、低い電位差でも容易に放電するようにしている。第１トリガ電極（ＴＹ）はスキャンパルスが供給されてデータ電極（Ｘ）に供給されるデータパルスとの電位差によってアドレス放電を起こす役割を兼ねている。サステイン電極（ＳＹ、ＳＺ）はトリガ電極（ＴＹ、ＴＺ）を間に置いて電極間の間隔（Ｎｉ）が広く設定される。このサステイン電極（ＳＹ、ＳＺ）はトリガ電極（ＴＹ、ＴＺ）間の放電によって形成された空間電荷及び壁電荷を利用してロングパス、すなわち放電経路の長い放電を起こす。
【００１９】
上部基板（３４）にはトリガ電極（ＴＹ、ＴＺ）及びサステイン電極（ＳＹ、ＳＺ）を覆うように上部誘電体層（３６）と保護膜（３８）が積層される。上部誘電層（３６）にはプラズマ放電時に発生した壁電荷が蓄積される。保護膜（３８）はプラズマ放電時に発生するスパタリングによる上部誘電層（３６）の損傷を防ぐとともに２次電子の放出の効率を高めるために設ける。この保護膜（３８）としては通常酸化マグネシウム（ＭｇＯ）が利用される。
【００２０】
下部基板（４０）には３電極ＰＤＰと同様下部誘電層（４４）と隔壁（４８）を形成する。同様に、下部誘電体層（４４）と隔壁（４６）の表面には蛍光体層（４８）が塗布される。隔壁（４６）は水平に隣接した放電空間を分離して隣接した放電セルの間の光学的、電気的なクロストークを防止する。蛍光体（４８）はプラズマ放電時に発生された紫外線によって励起されて赤色、緑色または青色の中のいずれか一つの可視光線を発生させる。
【００２１】
上部基板（３４）、下部基板（４０）及び隔壁（４６）の間に設けられた放電空間には同様にＨｅ＋ＸｅまたはＮｅ＋Ｘｅなどの不活性の混合ガスが注入される。  
【００２２】
５電極ＰＤＰの放電セル（１１）は図６のようにパネル（６０）上にマトリックス形態に配置される。並んで形成されたトリガ電極（ＴＹ１〜ＴＹｍ、ＴＺ１〜ＴＺｍ）と一対のサステイン電極（ＳＹ１〜ＳＹｍ、ＳＺ１〜ＳＺｍ）は各放電セルでデータ電極（Ｘ１〜Ｘｎ）と交差する。
【００２３】
５電極ＰＤＰは３電極ＰＤＰと同じく、画像のグレーレベルを実現するために一つのフレームを発光回数が異なるサブフィールドに分けて駆動している。
【００２４】
図７は５電極のＰＤＰの駆動波形を表す。
図７を参照すると、リセット期間には電圧レベルが高い正極性のリセットパルス（Ｖｒｓｔ）が第２トリガ電極（ＴＺ）に供給される。そうするとすべての放電セルにリセット放電が起き、すべての放電セルに均一な量の壁電荷が残る。この時、データ電極（Ｘ）には第２トリガ電極（ＴＺ）とデータ電極（Ｘ）の間に誤放電が起きないように電圧レベルが低い正極性のパルス信号が供給される。
【００２５】
アドレス期間には第１トリガ電極（ＴＹ）にスキャンパルス（−Ｖｓｃ）が供給される。データ電極（Ｘ）にはスキャンパルス（−Ｖｓｃ）に同期してデータパルス（Ｖｄ）が供給される。データパルス（Ｖｄ）が供給された放電セルはデータ電極（Ｘ）と第１トリガ電極（ＴＹ）の間の電圧差と内部の壁電荷によってアドレス放電が起きる。
【００２６】
サステイン期間には、第１トリガ電極（ＴＹ）と第１サステイン電極（ＳＹ）にトリガパルス（Ｖｔ）とサステインパルス（Ｖｓ）が同時に供給され、次に、第２トリガ電極（ＴＹ）と第２サステイン電極（ＳＺ）にトリガパルス（Ｖｔ）とサステインパルス（Ｖｓ）が同時に供給される。ここで、トリガパルス（Ｖｔ）の電圧レベルはサステインパルス（Ｖｓ）のレベルより低く設定される。第１トリガ電極（Ｔｙ）に一番目のトリガパルス（Ｖｔ）が供給される時、アドレス放電が起きた放電セルは第１トリガ電極（ＴＹ）と第２トリガ電極（ＴＺ）の間にショートパス放電、すなわち短い経路の放電が起きる。このショートパス放電によってアドレス放電によって選択された放電セル内には空間電荷と壁電荷が生成される。ショートパス放電によって発生される空間電荷と壁電荷は続く第１及び第２サステイン電極（ＳＹ、ＳＺ）の間のロングパス放電に対してプライミング効果を与える。すなわち、ショートパス放電によるプライミング効果は第１サステイン電極（ＳＹ）と第２サステイン電極（ＳＺ）の間のロングパス放電を誘導する。言い換えると、トリガ電極（ＴＹ、ＴＺ）間のショートパス放電によって電極間の間隔が広いサステイン電極（ＳＹ、ＳＺ）の間に低い電圧でロングパス放電が起きるということである。
【００２７】
５電極ＰＤＰにけるサステイン放電過程を図８Ａ及び図８Ｂに示す。
図８Ａ及び図８Ｂを参照すると、第１トリガ電極（ＴＹ）にトリガパルス（Ｖｔ）が印加されると、第１トリガ電極（ＴＹ）と第２トリガ電極（ＴＺ）の間にショートパス放電が起きる。続いて、第１サステイン電極（ＳＹ）にトリガパルス（Ｖｔ）と同期されるサステインパルス（Ｖｓ）が供給されると、第１トリガ電極（ＴＹ）と第２トリガ電極（ＴＺ）の間の放電時に発生した壁電荷と空間電荷を利用して図８Ａのように第１トリガ電極（ＴＹ）と第１サステイン電極（ＳＹ）の間に放電が起きる。同じく、第２サステイン電極（ＳＺ）にトリガパルス（Ｖｔ）と同期したサステインパルス（Ｖｓ）が供給されると、第１トリガ電極（ＴＹ）と第２トリガ電極（ＴＺ）の間の放電時に発生した壁電荷と空間電荷を利用して図８Ｂのように第２トリガ電極（ＴＺ）と第２サステイン電極（ＳＺ）の間に放電が起きる。第１トリガ電極（ＴＹ）と第１サステイン電極（ＳＹ）間の放電（または第２トリガ電極（ＴＺ）と第２サステイン電極（ＳＺ）間の放電）によって発生した壁電荷及び空間電荷と外部からサステインパルス（Ｖｓ）が加えられてロングパス放電を起させる電圧差が発生すると、第１サステイン電極（ＳＹ）と第２サステイン電極（ＳＺ）の間にロングパス放電が起きる。
【００２８】
ここで、輝度に寄与する放電は第１サステイン電極（ＳＹ）と第２サステイン電極（ＳＺ）の間のロングパス放電である。トリガ電極（ＴＹ、ＴＺ）の間の放電かいずれか一つのトリガ電極（ＴＹまたはＴＺ）といずれか一つのサステイン電極（ＳＹまたはＳＺ）の間のショートパス放電はロングパス放電を起こさせる荷電粒子を生成するためのプライミング放電である。
【００２９】
従来の５電極ＰＤＰにおいて、狭い間隔（Ｎｉ）で離れているトリガ電極（ＴＹ、ＴＺ）の間の放電か、またはいずれか一つのトリガ電極（ＴＹまたはＴＺ）といずれか一つのサステイン電極（ＳＹまたはＳＺ）の間のショートパス放電はロングパス放電が安定に起きるようにするために微弱に起きなければならない。また、従来の５電極ＰＤＰはアドレス放電によって発生した壁電荷が大部分第１トリガ電極（ＴＹ）上に集中されるため、サステイン放電時のトリガ電極（ＴＹ、ＴＺ）の間の放電は比較的に大きく起きるけど、サステイン電極（ＳＹ、ＳＺ）の間のロングパス放電は弱く起きる。
【発明の開示】
【発明が解決しようとする課題】
【００３０】
実験を通して分析した結果によると、一つのトリガ電極（ＴＹまたはＴＺ）と一つのサステイン電極（ＳＹまたはＳＺ）の間の放電はその放電の強さが強い場合にサステイン電極（ＳＹ、ＳＺ）の間のロングパス放電を弱くし、輝度を低下させることが分かった。したがって、輝度を低下させる原因となっているトリガ電極（ＴＹまたはＴＺ）とサステイン電極（ＳＹ、ＳＺ）の間の放電を弱くするか、あるいはその放電を省略することができることが要求されている。
【００３１】
本発明の目的は、輝度を高くし、発光効率を向上させるＰＤＰの駆動方法を提供することである。
【課題を解決するための手段】
【００３２】
本発明によるＰＤＰの駆動方法は、選択されたセルの放電を維持させるためのサステインパルスをサステイン期間の間にサステイン電極対それぞれに交互に供給する段階と、サステインパルスそれぞれに同期したパルス信号をデータ電極に供給してサステイン電極対の中のいずれか一つとデータ電極の間にサステイン電極対の間のロングパス放電を誘導する放電を起こす段階を含む。
【００３３】
ある態様では、データ電極に供給されるパルス信号はサステインパルスの周波数に対して２倍の周波数を有する。
【００３４】
ある態様では、サステイン電極対の間にそれらの間隔より短い間隔で隔離されるトリガ電極対それぞれがサステインパルスより低い電圧である。
【００３５】
ある態様では、データ電極に供給されるパルスはサステインパルスの電圧レベルに対比して１／３以上である。
【００３６】
本発明によるＰＤＰの駆動方法の他の実施態様は、トリガ電極対の中の少なくともいずれか一つに第１トリガパルスを供給してショートパスのトリガ放電を起こす段階と、トリガ電極対より電極間の間隔が大きいサステイン電極対に交互にサステインパルスを供給してロングパスのサステイン放電を起こす段階と、トリガ電極対の中の少なくともいずれか一つにサステインパルスと重複させて第２トリガパルスを供給してトリガ電極とサステイン電極の間の放電を遮断する段階を含む。
【００３７】
ある態様では、第２トリガパルスは第１トリガパルスよりパルスの幅が大きく、また第２トリガパルスは第１トリガパルスに重複する。
ある態様では、第２トリガパルスは第１トリガパルスに続いてトリガ電極対それぞれに所定の位相差となるように供給される。
ある態様では、第１及び第２トリガパルスはサステインパルスより低い電圧である。
【００３８】
本発明によるＰＤＰの駆動方法のさらに他の実施態様は、データ電極にセルを選択するためのデータを供給する段階と、データに同期したスキャンパルスを少なくとも二つ以上の電極に供給してアドレス放電を起こす段階と、アドレス放電によって電極の上に形成された壁電荷を利用して選択されたセルの放電を維持させる段階を含む。
【００３９】
ある態様では、アドレス放電を起こす段階は、トリガ電極対の中のいずれか一つのトリガ電極とトリガ電極対より電極間の間隔が大きいサステイン電極対の中のいずれか一つのサステイン電極にスキャンパルスを同時に供給する。
【００４０】
ある態様では、セルの放電を維持させる段階は、トリガ電極対の中のいずれか一つのトリガ電極とサステイン電極対の中のいずれか一つにサステインパルスを同時に供給する段階と、トリガ電極対の中の異なる一つのトリガ電極とサステイン電極対の中の異なる一つにサステインパルスを同時に供給する段階を含む。
【００４１】
ある態様では、トリガ電極とサステイン電極に供給されるサステインパルスの電圧レベルは異なる。
ある態様では、アドレス放電を起こす段階は、サステイン電極対のそれぞれにスキャンパルスを同時に供給する。
ある態様では、セルの放電を維持させる段階は、トリガ電極対それぞれにサステインパルスを同時に供給する段階と、トリガ電極対より電極間の間隔が小さいトリガ電極対それぞれにサステインパルスを供給する段階を含む。
トリガ電極とサステイン電極に供給されるサステインパルスの電圧レベルは異なる。
【００４２】
本発明によるＰＤＰの駆動方法によれば、間隔が広く離されたサステイン電極対のいずれか一つと垂直に対向するデータ電極の間にロングパス放電を開始させるための放電を起こさせることでロングパス放電の効率と輝度を高めることができる。
【発明の効果】
【００４３】
上述したように、本発明によるＰＤＰ駆動方法は、間隔が長く離されたサステイン電極対の中のいずれか一つと垂直に対向するデータ電極の間にロングパス放電を開示するための放電を起こすようにしているのでロングパス放電の効率が向上し輝度が高くなる。この場合、短い間隔の電極対の間にトリガ放電が起きなくてもデータ電極とサステイン電極の間に起きた放電によってロングパス放電が容易く誘導されるので、本発明によるＰＤＰはショートパス放電を起こすための電極対を除去することができる。
【００４４】
また、本発明によるＰＤＰの駆動方法は、トリガ電極とサステイン電極の間の放電を無くし、トリガ電極対の間のショートパス放電によって生成された荷電粒子を直接利用してサステイン電極対（ＳＹ、ＳＺ）の間にロングパス放電を起こすようにしているので、ロングパス放電の効率を向上させ輝度を高めることができる。
【００４５】
さらに、本発明によるＰＤＰとその駆動方法及び装置は少なくとも二つの電極にスキャンパルスを同時に供給することでアドレス放電時に形成される壁電荷量を増大させサステイン放電時、サステイン電極対の間のロングパス放電が容易に起きるようにすることができる。
【００４６】
以上説明した内容を通して当業者であれば本発明の技術思想を一脱しない範囲で多様な変更及び修正が可能であることが分かる。従って、本発明の技術的な範囲は明細書の詳細な説明に記載された内容に限らず特許請求の範囲によって定めなければならない。
【発明を実施するための最良の形態】
【００４７】
以下、本発明の実施形態を添付した図９〜図１７を参照して詳細に説明する。
図９を参照すると、本発明によるＰＤＰの駆動装置は放電セル（９１）がマトリックス形態で配置されている。ＰＤＰ（９０）は、各放電セルでデータ電極（Ｘ１〜Ｘｎ）がそれぞれ一対のトリガ電極（ＴＹ１〜ＴＹｍ、ＴＺ１〜ＴＺｍ）及びサステイン電極（ＳＹ１〜ＳＹｍ、ＳＺ１〜ＳＺｍ）と直交されている。ＰＤＰ（９０）の一方の縁に沿ってＸ駆動部（９２）が配置されているが、これはデータ電極（Ｘ１〜Ｘｎ）にビデオデータを印加した後にサステイン放電期間にサステインパルスの周波数の２倍の周波数を有するトリガパルス（２ＦＰ：単に２倍のトリガパルスということがある）をデータ電極（Ｘ１〜Ｘｎ）に供給するためのものである。さらに、本実施形態は、トリガ電極（ＴＹ１〜ＴＹｍ、ＴＺ１〜ＴＺｍ）を駆動するためのＴＹ駆動部（９４）及びＴＺ駆動部（９６）と、サステイン電極（ＳＹ１〜ＳＹｍ、ＳＺ１〜ＳＺｍ）を駆動するためのＳＹ駆動部（９３）及びＳＺ駆動部（９５）とを備えている。
【００４８】
本ＰＤＰ（９０）は、トリガ電極（ＴＹ１〜ＴＹｍ、ＴＺ１〜ＴＺｍ）とサステイン電極（ＳＹ１〜ＳＹｍ、ＳＺ１〜ＳＺｍ）は図示しない上部基板上に並んで形成される。トリガ電極（ＴＹ１〜ＴＹｍ、ＴＺ１〜ＴＺｍ）の間の間隔はサステイン電極（ＳＹ１〜ＳＹｍ、ＳＺ１〜ＳＺｍ）のそれより狭い。
【００４９】
Ｘ駆動部（９２）はアドレス期間にデータパルスをデータ電極（Ｘ１〜Ｘｎ）に供給して放電セルを選択する。続いて、Ｘ駆動部（９２）はサステイン期間にトリガ電極（ＴＹ１〜ＴＹｍ、ＴＺ１〜ＴＺｍ）とサステイン電極（ＳＹ１〜ＳＹｍ、ＳＺ１〜ＳＺｍ）に供給されるサステインパルスに対して２倍のトリガパルス（２ＦＰ）をデータ電極（Ｘ１〜Ｘｎ）に供給する。２倍のトリガパルス（２ＦＰ）が供給されると、データ電極（Ｘ１〜Ｘｎ）といずれか一つのトリガ電極（ＴＹ１〜ＴＹｍ、ＴＺ１〜ＴＺｍ）の間に対向放電が起きる。この対向放電によって発生した壁電荷と空間電荷によってサステイン電極（ＳＹ１〜ＳＹｍ、ＳＺ１〜ＳＺｍ）の間にロングパス放電が起きる。
【００５０】
ＳＹ駆動部（９３）はアドレス期間の間に負極性の直流電圧を第１サステイン電極（ＳＹ１〜ＳＹｍ）に供給する。そしてサステイン期間には、サステインパルスを供給して選択された放電セルにサステイン電極対（ＳＹ１〜ＳＹｍ、ＳＺ１〜ＳＺｍ）の間でロングパス放電を起こさせる。
【００５１】
ＳＺ駆動部（９５）はアドレス期間の間に正極性の直流電圧を第２サステイン電極（ＳＹ１〜ＳＹｍ）に供給する。そしてサステイン期間の間には、第２サステイン電極（ＳＹ１〜ＳＹｍ）にサステインパルスを供給してサステイン電極対（ＳＹ１〜ＳＹｍ、ＳＺ１〜ＳＺｍ）の間にロングパス放電を起こさせる。
【００５２】
ＴＹ駆動部（９４）はアドレス期間に走査ラインを選択するためのスキャンパルスを第１トリガ電極（ＴＹ１〜ＴＹｍ）に順次に供給する。そしてこのＴＹ駆動部（９４）はサステイン期間にサステインパルスより低いトリガパルスを第１トリガ電極（ＴＹ１〜ＴＹｍ）に供給する。
【００５３】
ＴＺ駆動部（９６）はリセット期間に全画面を初期化するためのリセットパルスを第２トリガ電極（ＴＺ１〜ＴＺｍ）に供給した後に、アドレス期間に正極性の直流電圧を第２トリガ電極（ＴＺ１〜ＴＺｍ）に供給する。そしてサステイン期間にはサステインパルスより低いトリガパルスを第２トリガ電極（ＴＺ１〜ＴＺｍ）に供給する。
【００５４】
図１０は図９に図示された各駆動部から出力される駆動波形を表す。
図１０を参照すると、リセット期間には電圧レベルが高い正極性のリセットパルス（Ｖｒｓｔ）が第２トリガ電極（ＴＺ）に供給される。そうすると全画面の放電セルにリセット放電が起き、全画面の放電セルに均一な量の壁電荷が残る。この時、データ電極（Ｘ）には第２トリガ電極（ＴＺ）とデータ電極（Ｘ）の間に誤放電が起きないように電圧レベルが低い正極性のパルス信号が供給される。
【００５５】
アドレス期間には第１トリガ電極（ＴＹ）にスキャンパルス（−Ｖｓｃ）が順次供給される。データ電極（Ｘ）にはスキャンパルス（−Ｖｓｃ）に同期したデータパルス（Ｖｄ）がデータ電極（Ｘ）に同時に供給される。データパルス（Ｖｄ）が供給された放電セルはデータ電極（Ｘ）と第１トリガ電極（ＴＹ）の間の電圧差と内部の壁電荷によってアドレス放電が起きる。この時、第２トリガ電極（ＴＺ）と第２サステイン電極（ＳＺ）には正極性の直流電圧（ＶＴＺｄｃ、ＶＳＺｄｃ）が供給されて、第１サステイン電極（ＳＹ）には負極性の直流電圧（−ＶＳＹｄｃ）が供給される。
【００５６】
サステイン期間にはデータ電極（Ｘ）にトリガパルス、サステインパルスの周波数の２倍のトリガパルス（２ＦＰ）が供給される。ここで、２倍のトリガパルス（２ＦＰ）の電圧レベルはサステイン電圧（Ｖｓ）の１／３以上であってサステイン電圧（Ｖｓ）より小さい範囲内に設定される。トリガ電極対（ＴＹ、ＴＺ）にはそれぞれ２倍のトリガパルス（２ＦＰ）の奇数番目のパルスと偶数番目のパルスに同期されるトリガパルス（Ｖｔ）が供給される。また、サステイン電極対（ＳＹ、ＳＺ）には２倍のトリガパルス（２ＦＰ）の奇数番目パルスと偶数番目パルスに同期されるサステインパルス（Ｖｓ）が供給される。
【００５７】
サステイン期間の間、データ電極（Ｘ）に供給される２倍のトリガパルス（２ＦＰ）のパルスごとにいずれか一つのサステイン電極（ＳＹまたはＳＺ）とデータ電極（Ｘ）の間に垂直に放電が起き、その後にサステイン電極対（ＳＹ、ＳＺ）の間にロングパス放電が起きる。
【００５８】
サステイン放電過程を以下さらに詳細に説明する。正極性の奇数番目の２倍のトリガパルス（２ＦＰ）がデータ電極（Ｘ）に供給される時、第１トリガ電極（ＴＹ）と第１サステイン電極（ＳＹ）に正極性の電圧（Ｖｔ、Ｖｓ）が印加される。したがってこれらの電極（ＴＹ、ＳＹ）とデータ電極（Ｘ）の間には放電が起きない。これに対して、データ電極（Ｘ）と第２トリガ電極（ＴＺ）の間には放電が起きる可能性があるが、きわめて微弱であるかほとんど起きず、データ電極（Ｘ）と第２サステイン電極（ＳＺ）の間には図１１Ａのように放電が起きる。データ電極（Ｘ）と第２サステイン電極（ＳＺ）の間に垂直に起きるこの放電によって壁電荷及び空間電荷が発生される。この荷電粒子を利用してサステイン電極対（ＳＹ、ＳＺ）の間にはロングパスの放電が起きる。
【００５９】
これと同じく、正極性の偶数番目の２倍のトリガパルス（２ＦＰ）がデータ電極（Ｘ）に供給される時、第２トリガ電極（ＴＺ）と第２サステイン電極（ＳＺ）に正極性の電圧（Ｖｔ、Ｖｓ）が印加されるためにこれらの電極（ＴＺ、ＳＺ）とデータ電極（Ｘ）の間に放電が起きない。一方、データ電極（Ｘ）と第１トリガ電極（ＴＹ）の間には微弱な放電が起きなかったりほとんど起きず、データ電極（Ｘ）と第１サステイン電極（ＳＹ）の間に図１１Ｂのように放電が起きる。データ電極（Ｘ）と第１サステイン電極（ＳＺ）の間に垂直に起きるこの放電によって壁電荷及び空間電荷が発生する。この荷電粒子を利用してサステイン電極対（ＳＹ、ＳＺ）の間にはロングパスの放電が起きる。
【００６０】
従って、本発明によるＰＤＰの駆動方法及び装置はトリガ電極対（ＴＹ、ＴＺ）の間の放電やトリガ電極（ＴＹまたはＴＺ）とサステイン電極（ＳＹまたはＳＺ）の間の放電がほとんど起きないためにサステイン期間に発生するロングパスの放電の効率と輝度がその分高くなる。その結果、トリガ電極対（ＴＹ、ＴＺ）が除去されてもロングパスの放電を生じさせることができるので、図１２のように５電極ＰＤＰのサステイン電極対の間の距離（Ｗｉ）と同じ間隔で離隔される３電極ＰＤＰを実現することもできる。
【００６１】
図１３を参照すると、本発明の第２実施形態によるＰＤＰの駆動装置が示されている。ここでは、放電セル（１３１）がマトリックス形態で配置されて各放電セルでデータ電極（Ｘ１〜Ｘｎ）がそれぞれ一対のトリガ電極（ＴＹ１〜ＴＹｍ、ＴＺ１〜ＴＺｍ）及びサステイン電極（ＳＹ１〜ＳＹｍ、ＳＺ１〜ＳＺｍ）と直交されるＰＤＰ（１３０）と、ＰＤＰ（１３０）のデータ電極（Ｘ１〜Ｘｎ）にビデオデータを印加するためのＸ駆動部（１３２）と、第１トリガ電極（ＴＹ１〜ＴＹｍ）にスキャンパルスを供給するとともに狭いパルス幅のトリガパルスと広いパルス幅のトリガパルスを順次供給するためのＴＹ駆動部（１３４）と、第２トリガ電極（ＴＺ１〜ＴＺｍ）に広いパルスのトリガパルスを供給するためのＴＺ駆動部（１３６）と、サステイン電極（ＳＹ１〜ＳＹｍ、ＳＺ１〜ＳＺｍ）を駆動するためのＳＹ駆動部（１３３）及びＳＺ駆動部（１３５）とを備えている。
【００６２】
本ＰＤＰ（１３０）は図９に図示されたものと実施的に同一の構成を有する。駆動方法が異なるだけである。
Ｘ駆動部（１３２）はアドレス期間にデータパルスをデータ電極（Ｘ１〜Ｘｎ）に供給して放電セルを選択する。続いて、Ｘ駆動部（１３２）はサステイン期間に正極性の直流電圧をデータ電極（Ｘ１〜Ｘｎ）に供給する。
【００６３】
ＳＹ駆動部（１３３）はアドレス期間の間に負極性の直流電圧を第１サステイン電極（ＳＹ１〜ＳＹｍ）に供給し、サステイン期間には、サステイン期間にサステインパルスを供給して選択された放電セルに対してサステイン電極対（ＳＹ１〜ＳＹｍ、ＳＺ１〜ＳＺｍ）の間にロングパス放電を起こさせる。
【００６４】
ＳＺ駆動部（１３５）はアドレス期間の間に正極性の直流電圧を第２サステイン電極（ＳＺ１〜ＳＺｍ）に供給し、サステイン期間には、第２サステイン電極（ＳＺ１〜ＳＺｍ）にサステインパルスを供給してサステイン電極対（ＳＹ１〜ＳＹｍ、ＳＺ１〜ＳＺｍ）の間にロングパス放電を起こさせる。
【００６５】
ＴＹ駆動部（１３４）はリセット期間に全画面をリセットするためのリセットパルスを第１トリガ電極（ＴＹ１〜ＴＹｍ）に供給した後に、アドレス期間に走査ラインを選択するためのスキャンパルスを第１トリガ電極（ＴＹ１〜ＴＹｍ）に順次供給する。そしてこのＴＹ駆動部（１３４）は、サステイン期間では、パルス幅が狭いトリガパルスを第１トリガ電極（ＴＹ１〜ＴＹｍ）に供給した後、広いパルス幅のトリガパルス（Ｖｗｔ２）を第１トリガ電極（ＴＹ１〜ＴＹｍ）に供給する。
【００６６】
ＴＺ駆動部（１３６）はアドレス期間に正極性の直流電圧を第２トリガ電極（ＴＺ１〜ＴＺｍ）に供給し、サステイン期間には広いパルス幅のトリガパルス（Ｖｗｔ１）を第２トリガ電極（ＴＺ１〜ＴＺｍ）に供給する。
【００６７】
ＴＺ駆動部（１３６）から発生されるトリガパルスはその電圧レベルがサステインパルスより低く設定される。このトリガパルスはサステイン電極対（ＳＹ、ＳＺ）間のロングパス放電を弱化させる第１トリガ電極（ＴＹ１〜ＴＹｍ）とサステイン電極（ＳＹまたはＳＺ）の間の放電を遮断する役割をする。
【００６８】
図１４は図１３に図示された各駆動部から出力される駆動波形を表す。
図１４を参照すると、リセット期間には電圧レベルが高い正極性のリセットパルス（Ｖｒｓｔ）が第１トリガ電極（ＴＹ）に供給される。そうすると全画面の放電セルにリセット放電が起き、全画面の放電セルに均一な量の壁電荷が残る。この時、データ電極（Ｘ）には第１トリガ電極（ＴＹ）とデータ電極（Ｘ）の間に誤放電が起きないように電圧レベルが低い正極性のパルス信号が供給される。
【００６９】
アドレス期間には第１トリガ電極（ＴＹ）にスキャンパルス（−Ｖｓｃ）が順次供給される。データ電極（Ｘ）にはスキャンパルス（−Ｖｓｃ）に同期したデータパルス（Ｖｄ）がデータ電極（Ｘ）に同時に供給される。データパルス（Ｖｄ）が供給された放電セルはデータ電極（Ｘ）と第１トリガ電極（ＴＹ）の間の電圧差と内部の壁電荷によってアドレス放電が起きる。この時、第２トリガ電極（ＴＺ）と第２サステイン電極（ＳＺ）には正極性の直流電圧（ＶＴＺｄｃ、ＶＳＺｄｃ）が供給され、第１サステイン電極（ＳＹ）には負極性の直流電圧（−ＶＳＹｄｃ）が供給される。
【００７０】
サステイン期間には第１トリガ電極（ＴＹ）と第１サステイン電極（ＳＹ）にそれぞれ幅が狭いトリガパルス（Ｖｔ）とサステインパルス（Ｖｓ）が同時に供給される。幅が狭いトリガパルス（Ｖｔ）はそのパルス幅が従来のトリガパルスと実質的に同一に設定される。この時、トリガ電極対（ＴＹ、ＴＺ）の間にトリガ放電が起きる。続いて、第１トリガ電極（ＴＹ）と第１サステイン電極（ＳＹ）に供給されるトリガパルス（Ｖｔ）とサステインパルス（Ｖｓ）がハイ論理を維持する期間に第２トリガ電極（ＴＺ）には幅が広いトリガパルス（Ｖｗｔ１）が供給される。幅が広いトリガパルス（Ｖｗｔ１）は第２トリガ電極（ＴＺ）と第１サステイン電極（ＳＹ）の間の電圧差を、放電が起きることができる電圧差より低くして第２トリガ電極（ＴＺ）と第１サステイン電極（ＳＹ）の間の放電を遮断する。幅が狭い一つのトリガパルス（Ｖｔ）が第１トリガ電極（ＴＹ）に供給された後には多数の幅が広いトリガパルス（Ｖｗｔ２）が第１トリガ電極（ＴＹ）に供給される。第１トリガ電極（ＴＹ）に供給される幅が広いトリガパルス（Ｖｗｔ２）は第１トリガ電極（ＴＹ）と第２サステイン電極（ＳＺ）の間の放電を遮断する。
【００７１】
トリガ電極（ＴＹまたはＴＺ）とサステイン電極（ＳＹまたはＳＺ）の間に電圧差を低くするための幅が広いトリガパルス（Ｖｗｔ１、Ｖｗｔ２）は、自分を除いた異なるトリガパルスとサステインパルスに重複するようにそのパルス幅が従来のトリガパルスより大きく設定される。また、幅が広いトリガパルス（Ｖｗｔ１、Ｖｗｔ２）は従来のトリガパルスに比べて周期は同一でデューティ比は大きくなる。
【００７２】
上述した本発明の第２実施形態によるＰＤＰの駆動方法及び装置は、サステイン放電時、トリガ電極対（ＴＹ、ＴＺ）の間にショートパス放電を起こした後、その放電によって生成された荷電粒子を利用してサステイン電極対（ＳＹ、ＳＺ）の間のロングパスを起こさせる。
【００７３】
図１５は本発明の第３実施形態によるＰＤＰの駆動装置を表す。
図１５を参照すると、本発明によるＰＤＰの駆動装置は放電セル（１５１）がマトリックス形態で配置され、各放電セルでデータ電極（Ｘ１〜Ｘｎ）がそれぞれ一対のトリガ電極（ＴＹ１〜ＴＹｍ、ＴＺ１〜ＴＺｍ）及びサステイン電極（ＳＹ１〜ＳＹｍ、ＳＺ１〜ＳＺｍ）と直交されるＰＤＰ（１５０）と、そのＰＤＰ（１５０）のデータ電極（Ｘ１〜Ｘｎ）にビデオデータを印加するためのＸ駆動部（１５２）と、第１サステイン電極（ＳＹ１〜ＳＹｍ）と第２サステイン電極（ＳＺ１〜ＳＺｍ）に同時にスキャンパルスを供給するためのＳＹ駆動部（１５３）及びＳＺ駆動部（１５５）と、トリガ電極対（ＴＹ１〜ＴＹｍ、ＴＺ１〜ＴＺｍ）を駆動するためのＴＹ駆動部（１５４）及びＴＺ駆動部（１５６）とを備えている。
【００７４】
ＰＤＰ（１５０）の構成それ自体は図９に図示されたそれと実質的に同一の構成を有する。
【００７５】
Ｘ駆動部（１５２）はアドレス期間にデータパルスをデータ電極（Ｘ１〜Ｘｎ）に供給して放電セルを選択する。続いて、Ｘ駆動部（１５２）はサステイン期間に正極性の直流電圧をデータ電極（Ｘ１〜Ｘｎ）に供給する。
【００７６】
ＳＹ駆動部（１５３）はアドレス期間に負極性のスキャンパルス（−Ｖｓｃ）を第１サステイン電極（ＳＹ１〜ＳＹｍ）に供給し、サステイン期間にはサステインパルスを供給して選択された放電セルに対してサステイン電極対（ＳＹ１〜ＳＹｍ、ＳＺ１〜ＳＺｍ）の間にロングパス放電を起こす。
【００７７】
ＳＺ駆動部（１５５）はアドレス期間に第１サステイン電極（ＳＹ１〜ＳＹｍ）に供給されるスキャンパルスに同期される負極性のスキャンパルス（−Ｖｓｃ）を第２サステイン電極（ＳＺ１〜ＳＺｍ）に供給する。そしてサステイン期間には、第２サステイン電極（ＳＺ１〜ＳＺｍ）にサステインパルスを供給してサステイン電極対（ＳＹ１〜ＳＹｍ、ＳＺ１〜ＳＺｍ）の間にロングパス放電を起こさせる。
【００７８】
ＴＹ駆動部（１５４）はサステイン期間にトリガパルスを供給する。このＴＹ駆動部（１５４）はＳＺ駆動部（１５５）から発生されたスキャンパルスに同期されるようにスキャンパルス（−Ｖｓｃ）を発生することもできる。この場合、ＳＹ駆動部（１５３）はスキャンパルス（−Ｖｓｃ）を発生しなくても良い。
【００７９】
ＴＺ駆動部（１５６）はリセット期間に全画面を初期化するためのリセットパルスを第２トリガ電極（ＴＺ１〜ＴＺｍ）に供給した後、アドレス期間に正極性の直流電圧を供給する。そしてサステイン期間には、トリガパルスを第２トリガ電極（ＴＺ１〜ＴＺｍ）に供給する。
【００８０】
ここで、ＴＺ駆動部（１５６）から発生されるトリガパルスはその電圧レベルがサステインパルスより低く設定される。このトリガパルスはサステイン電極対（ＳＹ、ＳＺ）間のロングパス放電を弱化させる第１トリガ電極（ＴＹ１〜ＴＹｍ）とサステイン電極（ＳＹまたはＳＺ）の間の放電を遮断する役割を果たす。
【００８１】
図１６は本発明の第３実施形態によるＰＤＰの駆動方法を説明するための駆動波形を表す。
【００８２】
図１６を参照すると、リセット期間には電圧レベルが高い正極性のリセットパルス（Ｖｒｓｔ）が第２トリガ電極（ＴＺ）に供給される。そうすると全画面の放電セルにリセット放電が起き、全画面の放電セルに均一な量の壁電荷が残る。この時、データ電極（Ｘ）には第２トリガ電極（ＴＺ）とデータ電極（Ｘ）の間に誤放電が起きないように電圧レベルが低い正極性のパルス信号が供給される。
【００８３】
アドレス期間にはサステイン電極対（ＳＹ、ＳＺ）それぞれにスキャンパルス（−Ｖｓｃ）が同時にそして順次供給される。データ電極（Ｘ）にはスキャンパルス（−Ｖｓｃ）に同期したデータパルス（Ｖｄ）がデータ電極（Ｘ）に同時に供給される。データパルス（Ｖｄ）が供給された放電セルはデータ電極（Ｘ）とサステイン電極対（ＳＹ、ＳＺ）の間の電圧差と内部の壁電荷によってアドレス放電が起きる。このアドレス放電によってサステイン電極対（ＳＹ、ＳＺ）それぞれには正極性の壁電荷が蓄積される。この時、第２トリガ電極（ＴＺ）には正極性の直流電圧（ＶＴＺｄｃ）が供給される。
【００８４】
サステイン期間には先に、サステイン電極対（ＳＹ、ＳＺ）に正極性のサステインパルス（Ｖｓ）が同時に供給される。この時、サステイン電極対（ＳＹ、ＳＺ）それぞれに蓄積された壁電荷によるプライミング効果が加えられて第１サステイン電極（ＳＹ）と第１トリガ電極（ＴＹ）の間に放電が起きると同時に第２サステイン電極（ＳＺ）と第２トリガ電極（ＴＺ）の間に放電が起きる。このように両側で同時に起きる放電によって、放電セルで広い空間で放電が起きるのでその分多くの紫外線が蛍光体を広い面積で発光させる。続いて、トリガ電極対（ＴＹ、ＴＺ）にサステイン電圧（Ｖｓ）より小さいトリガ電圧（Ｖｔ）が同時に供給される。この時にも、以前のサステイン放電によってサステイン電極対（ＳＹ、ＳＺ）それぞれに蓄積された多く量の壁電荷を利用して第１サステイン電極（ＳＹ）と第１トリガ電極（ＴＹ）の間に放電が起きると同時に第２サステイン電極（ＳＺ）と第２トリガ電極（ＴＺ）の間に放電が起きる。
【００８５】
図１７は本発明の第４実施形態によるＰＤＰの駆動方法を説明するための駆動波形を表す。
【００８６】
図１７を参照すると、リセット期間には電圧レベルが高い正極性のリセットパルス（Ｖｒｓｔ）が第２トリガ電極（ＴＺ）に供給される。そうすると全画面の放電セルにリセット放電が起き、全画面の放電セルに均一な量の壁電荷が残る。この時、データ電極（Ｘ）には第２トリガ電極（ＴＺ）とデータ電極（Ｘ）の間に誤放電が起きないように電圧レベルが低い正極性のパルス信号が供給される。
【００８７】
アドレス期間には第２サステイン電極（ＳＺ）と第１トリガ電極（ＴＹ）それぞれにスキャンパルス（−Ｖｓｃ）が同時にそして順次供給される。データ電極（Ｘ）にはスキャンパルス（−Ｖｓｃ）に同期したデータパルス（Ｖｄ）がデータ電極（Ｘ）に同時に供給される。データパルス（Ｖｄ）が供給された放電セルはアドレス放電が起きる。このアドレス放電によって第２サステイン電極（ＳＺ）と第１トリガ電極（ＴＹ）それぞれに正極性の壁電荷が蓄積される。この時、第２トリガ電極（ＴＺ）には正極性の直流電圧（ＶＴＺｄｃ）が供給される。
【００８８】
サステイン期間には、第２サステイン電極（ＳＺ）にサステインパルス（Ｖｓ）が供給され、同時に第１トリガ電極（ＴＹ）にサステイン電圧（Ｖｓ）より低いトリガパルス（Ｖｔ）が供給される。この時、トリガ電極対（ＴＹ、ＴＺ）の間、第１トリガ電極（ＴＹ）と第１サステイン電極（ＳＹ）の間、そして第２トリガ電極（ＴＺ）と第２サステイン電極（ＳＺ）の間に放電が起きる。この放電によって発生した荷電粒子を利用してサステイン電極対（ＳＹ、ＳＺ）の間にロングパス放電が発生する。続いて、第１サステイン電極（ＳＹ）にサステインパルス（Ｖｓ）が供給されると同時に、第２トリガ電極（ＴＺ）にトリガパルス（Ｖｔ）が供給される。この時にも、各電極上に蓄積される壁電荷の極性が異なるだけで、トリガ電極対（ＴＹ、ＴＺ）の間、第１トリガ電極（ＴＹ）と第１サステイン電極（ＳＹ）の間、そして第２トリガ電極（ＴＺ）と第２サステイン電極（ＳＺ）の間で１次放電が起きた後、これを利用してサステイン電極対（ＳＹ、ＳＺ）の間にロングパス放電が起きる。
【図面の簡単な説明】
【００８９】
【図１】従来の３電極ＰＤＰの放電セルを表す斜視図である。
【図２】３電極ＰＤＰの電極配置を表す平面図である。
【図３】ＰＤＰの一フレーム構成を表す図面である。
【図４】３電極ＰＤＰのの駆動方法を表す波形図である。
【図５】従来の５電極ＰＤＰの一放電セルを表す斜視図である。
【図６】５電極ＰＤＰの電極配置を表す平面図である。
【図７】５電極ＰＤＰのの駆動方法を表す波形図である。
【図８】５電極ＰＤＰにおいてサステイン放電過程を詳細に表す断面図である。
【図９】本発明による第１実施形態によるＰＤＰの駆動装置を表すブロック図である。
【図１０】本発明による第１実施形態によるＰＤＰの駆動波形を表す波形図である。
【図１１】本発明の第１実施形態によるＰＤＰにおいて、サステイン放電過程を詳細に表す断面図である。
【図１２】本発明の第１実施形態によるＰＤＰにおいて、トリガ電極対が除去された状態を表す断面図である。
【図１３】本発明による第２実施形態によるＰＤＰの駆動装置を表すブロック図である。
【図１４】本発明による第２実施形態によるＰＤＰの駆動波形を表す波形図である。
【図１５】本発明による第３実施形態によるＰＤＰの駆動装置を表すブロック図である。
【図１６】本発明による第３実施形態によるＰＤＰの駆動波形を表す波形図である。
【図１７】本発明による第４実施形態によるＰＤＰの駆動波形を表す波形図である。
【符号の説明】
【００９０】
１，１１，１３１…放電セル、１０，３４…上部基板、１２Ｙ，１２Ｚ…透明電極、１３Ｙ，１３Ｚ…金属バス電極、１４，３６…上部誘電層、１６，３８…保護膜、１８，４０…下部基板、２２…下部誘電層、２４，４６…隔壁、２６，４８…蛍光体層、３０，６０…パネル、４４…誘電体層、ＴＹ１〜ＴＹｍ，ＴＺ１〜ＴＺｍ…トリガ電極、ＳＹ１〜ＳＹｍ，ＳＺ１〜ＳＺｍ…サステイン電極、Ｘ１〜Ｘｎ…データ電極、９０，１３０，１５０…ＰＤＰ、９２，１３２，１５２…Ｘ駆動部、９３，１３３，１５３…ＳＹ駆動部、９４，１３４，１５４…ＴＹ駆動部、９５，１３５，１５５…ＳＺ駆動部、９６，１３６，１５６…ＴＺ駆動部。
【図１】
2005141257.tif 000003
【図２】
2005141257.tif 000004
【図３】
2005141257.tif 000005
【図４】
2005141257.tif 000006
【図５】
2005141257.tif 000007
【図６】
2005141257.tif 000008
【図７】
2005141257.tif 000009
【図８】
2005141257.tif 000010
【図９】
2005141257.tif 000011
【図１０】
2005141257.tif 000012
【図１１】
2005141257.tif 000013
【図１２】
2005141257.tif 000014
【図１３】
2005141257.tif 000015
【図１４】
2005141257.tif 000016
【図１５】
2005141257.tif 000017
【図１６】
2005141257.tif 000018
【図１７】
2005141257.tif 000019