(57)【要約】【課題】入力信号に対する電圧測定およびサージ電圧の検出を簡易な構成で実現し得る電圧測定装置を提供する。【解決手段】交流信号Ｓ０の高周波成分を除去するローパスフィルタ２１、ローパスフィルタ２１を通過した交流信号Ｓ１をサンプリングして波形データＤｗを出力するＡ／Ｄコンバータ２２、および波形データＤｗに基づいて交流信号Ｓ０の実効電圧Ｖｅを測定する測定回路２３を有する電圧測定部２と、交流信号Ｓ０に重畳しているサージ電圧Ｓ２を通過させるハイパスフィルタ３１、およびハイパスフィルタ３１を通過したサージ電圧Ｓ３と基準電圧Ｖｒとを比較してサージ電圧Ｓ３の電圧が基準電圧Ｖｒを超えるときにパルス信号Ｓｐを出力する検出回路３２を有するサージ電圧検出部３とを備えている。【選択図】図１
2005321288.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の高周波成分を除去するローパスフィルタ、当該ローパスフィルタを通過した信号をサンプリングして波形データを出力するＡ／Ｄコンバータ、および前記波形データに基づいて前記入力信号の電圧を測定する測定回路を有する電圧測定部と、
前記入力信号に重畳しているサージ電圧を通過させるハイパスフィルタ、および当該ハイパスフィルタを通過した前記サージ電圧と基準電圧とを比較して当該サージ電圧の電圧が当該基準電圧を超えるときに検出信号を出力する検出回路を有するサージ電圧検出部とを備えている電圧測定装置。
【請求項２】
前記波形データを記憶する記憶部と、
前記検出回路から前記検出信号が出力されたときにその出力時点前後における所定時間分の前記波形データを前記記憶部に記憶させる制御部とを備えている請求項１記載の電圧測定装置。
【請求項３】
前記検出回路は、前記サージ電圧を全波整流する全波整流回路と、当該全波整流回路によって全波整流されたサージ電圧の電圧が前記基準信号を超えているときに前記検出信号としてのパルス信号を出力するコンパレータとを備えている請求項１または２記載の電圧測定装置。
【請求項４】
前記検出回路は、前記サージ電圧の電圧が前記基準電圧としての基準正電圧に対して正電圧側に超えるときにパルス信号を出力する第１コンパレータと、当該サージ電圧の電圧が前記基準電圧としての基準負電圧に対して負電圧側に超えるときにパルス信号を出力する第２コンパレータと、前記両パルス信号の論理和信号を前記検出信号として出力する論理和回路とを備えている請求項１または２記載の電圧測定装置。
【請求項５】
前記検出信号の信号長に基づいて前記サージ電圧の信号長を測定するサージ電圧信号長測定部を備えている請求項３または４記載の電圧測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の電圧を測定する電圧測定装置に関するものである。
【背景技術】
【０００２】
この種の電圧測定装置として、出願人は、特開２００２−９０３９７号公報において、電力ラインの電圧測定器を開示している。この電圧測定器は、低速Ａ／Ｄ変換回路、高速Ａ／Ｄ変換回路、波形整形回路、制御部およびメモリを備え、電力ラインの電圧波形と突発的なインパルス波形（サージ電圧）とを同時に測定可能に構成されている。この電圧測定器では、低速Ａ／Ｄ変換回路が、商用電源ラインから入力してローパスフィルタによってノイズが除去されたアナログの電圧波形を、１波当り２５６または５１２の遅いサンプリング周期でディジタル変換する。この際に、制御部のリングカウンタが、低速Ａ／Ｄ変換回路によってディジタル変換された低速変換データをメモリ内の第１メモリ領域に書き込む。
【０００３】
一方、低速Ａ／Ｄ変換回路によるディジタル変換と並行して、高速Ａ／Ｄ変換回路が、例えば２ＭＨｚ程度の高速サンプリングクロックで電圧波形をディジタル変換する。この際に、リングカウンタが、高速Ａ／Ｄ変換回路によってディジタル変換された高速変換データを制御部を介してメモリ内の第２メモリ領域に書き込む。この場合、限られたメモリ領域を有効に使用するために、リングカウンタは、第２メモリ領域が一杯になったときには、高速変換データを先頭アドレスから順次上書きする。また、リングカウンタは、例えば、インパルス波形が発生してそのレベルが比較基準データから外れたときには、その時点から所定のアドレスまで高速変換データを書き込んだ後にその書き込みを停止する。これにより、通常波形とインパルス波形とが同時に測定される。
【特許文献１】特開２００２−９０３９７号公報（第２−３頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、この電圧測定器には、以下の改善すべき課題がある。すなわち、この電圧測定器では、低速Ａ／Ｄ変換回路および高速Ａ／Ｄ変換回路を備えたことで、商用電源ラインの電圧波形の測定とインパルス波形（サージ電圧）の検出とが可能となっている。しかしながら、この電圧測定器では、高速Ａ／Ｄ変換回路から大量に出力される高速変換データを処理する高速な演算回路や制御部が必要となる。したがって、その分だけ装置全体の構成が複雑になると共に装置価格が高騰するため、これを改善すべきとの解決すべき課題がある。
【０００５】
本発明は、かかる課題に鑑みてなされたものであり、入力信号に対する電圧測定およびサージ電圧の検出を簡易な構成で実現し得る電圧測定装置を提供することを主目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成すべく請求項１記載の電圧測定装置は、入力信号の高周波成分を除去するローパスフィルタ、当該ローパスフィルタを通過した信号をサンプリングして波形データを出力するＡ／Ｄコンバータ、および前記波形データに基づいて前記入力信号の電圧を測定する測定回路を有する電圧測定部と、前記入力信号に重畳しているサージ電圧を通過させるハイパスフィルタ、および当該ハイパスフィルタを通過した前記サージ電圧と基準電圧とを比較して当該サージ電圧の電圧が当該基準電圧を超えるときに検出信号を出力する検出回路を有するサージ電圧検出部とを備えている。
【０００７】
また、請求項２記載の電圧測定装置は、請求項１記載の電圧測定装置において、前記波形データを記憶する記憶部と、前記検出回路から前記検出信号が出力されたときにその出力時点前後における所定時間分の前記波形データを前記記憶部に記憶させる制御部とを備えている。
【０００８】
また、請求項３記載の電圧測定装置は、請求項１または２記載の電圧測定装置において、前記検出回路は、前記サージ電圧を全波整流する全波整流回路と、当該全波整流回路によって全波整流されたサージ電圧の電圧が前記基準信号を超えているときに前記検出信号としてのパルス信号を出力するコンパレータとを備えている。なお、本発明における「全波整流回路」には、ダイオードスタックなどで構成される整流回路や、例えば演算増幅回路およびダイオードなどを用いて構成される絶対値回路が含まれるのは勿論のこと、正負の両極性を有するサージ電圧を同一の極性（例えば正極性）に変換するすべての回路が含まれる。
【０００９】
また、請求項４記載の電圧測定装置は、請求項１または２記載の電圧測定装置において、前記検出回路は、前記サージ電圧の電圧が前記基準電圧としての基準正電圧に対して正電圧側に超えるときにパルス信号を出力する第１コンパレータと、当該サージ電圧の電圧が前記基準電圧としての基準負電圧に対して負電圧側に超えるときにパルス信号を出力する第２コンパレータと、前記両パルス信号の論理和信号を前記検出信号として出力する論理和回路とを備えている。
【００１０】
また、請求項５記載の電圧測定装置は、請求項３または４記載の電圧測定装置において、前記検出信号の信号長に基づいて前記サージ電圧の信号長を測定するサージ電圧信号長測定部を備えている。
【発明の効果】
【００１１】
請求項１記載の電圧測定装置によれば、ローパスフィルタ、Ａ／Ｄコンバータおよび測定回路を備えた電圧測定部が入力信号の電圧を測定し、ハイパスフィルタおよび検出回路を備えたサージ電圧検出部がサージ電圧を検出して検出信号を出力することにより、入力信号を高速にサンプリングするための高速Ａ／Ｄコンバータや、大量に出力される波形データを処理する高速のディジタル回路を有しない簡易な構成でありながら、入力信号の電圧の正確な測定とサージ電圧の確実な検出とを同時に行うことができる。
【００１２】
また、請求項２記載の電圧測定装置によれば、制御部が検出回路から検出信号が出力された出力時点前後における所定時間分の波形データを記憶部に記憶させることにより、サージ電圧の検出時点前後における入力信号についての信号波形の変化を確実に記録することができる。したがって、測定者は、この記録した信号波形の変化を例えば表示部に表示させたり記憶部に記憶させた波形データを信号処理したりすることにより、サージ電圧の発生要因を解析することができる。
【００１３】
また、請求項３記載の電圧測定装置によれば、全波整流回路とコンパレータとを備えて検出回路を構成したことにより、例えば、交流信号における正電圧側および負電圧側の双方に発生するサージ電圧を１つのコンパレータで確実に検出することができる。
【００１４】
さらに、請求項４記載の電圧測定装置によれば、第１コンパレータ、第２コンパレータおよび論理和回路を備えて検出回路を構成したことにより、例えば、交流信号における正電圧側および負電圧側の双方に発生するサージ電圧を全波整流回路を備えることなく確実に検出することができる。また、その絶対値が互いに異なる正電圧の基準電圧と負電圧の基準電圧とを各コンパレータ毎に個別に設定することができる。
【００１５】
また、請求項５記載の電圧測定装置によれば、サージ電圧信号長測定部が検出信号に基づいてサージ電圧の信号長を測定することにより、サージ電圧の重要な要素であるサージ電圧の信号長を確実に測定することができるため、サージ電圧の発生要因を正確に解析することができる。
【発明を実施するための最良の形態】
【００１６】
以下、添付図面を参照して、本発明に係る電圧測定装置の最良の形態について説明する。
【００１７】
最初に、本発明を適用した電圧測定装置１の構成について説明する。電圧測定装置１は、図１に示すように、電圧測定部２、サージ電圧検出部３、制御部４、記憶部５、パルス長測定部６および表示部７を備えて構成されている。電圧測定部２は、ローパスフィルタ２１、Ａ／Ｄコンバータ２２および測定回路２３を備えている。ローパスフィルタ２１は、アンチエイリアシングフィルタ（折り返し防止フィルタ）であって、例えば、商用電源ラインを介して供給される交流信号Ｓ０（本発明における入力信号の一例。図２参照）を入力して、Ａ／Ｄコンバータ２２に用いられているサンプリングクロックの１／２以下の低い周波数成分を通過させる。Ａ／Ｄコンバータ２２は、ローパスフィルタ２１を通過した商用電源周波数の交流信号Ｓ１（図３参照）を例えば１５３６０Ｈｚのやや遅いサンプリング周期でアナログ−ディジタル変換して波形データＤｗを生成して測定回路２３および制御部４に出力する。測定回路２３は、制御部４の制御に従い、波形データＤｗに基づいて交流信号Ｓ０の電圧（実効電圧、平均電圧およびピーク電圧など。一例として実効電圧Ｖｅとする。）を測定する。
【００１８】
サージ電圧検出部３は、図１に示すように、ハイパスフィルタ３１および検出回路３２を備えている。ハイパスフィルタ３１は、上記の商用電源ラインを介して供給される交流信号Ｓ０を入力して、商用電源周波数（この例では、６０Ｈｚ）を超える高い周波数成分（ノイズやサージ電圧Ｓ２）を通過させる。検出回路３２は、同図に示すように、全波整流回路４１、コンパレータ４２および基準電源４３を備えている。全波整流回路４１は、ハイパスフィルタ３１を通過したサージ電圧Ｓ２（図４参照）を全波整流する。コンパレータ４２は、全波整流回路４１によって全波整流されたサージ電圧Ｓ３（同図参照）の電圧Ｖｓと基準電源４３の基準電圧Ｖｒとを比較して、電圧Ｖｓが基準電圧Ｖｒを超えたときにハイレベルのパルス信号Ｓｐ（同図参照）を出力する。
【００１９】
制御部４は、電圧測定部２を制御して測定対象としての交流信号Ｓ０の例えば実効電圧Ｖｅを測定させる。また、制御部４は、電圧測定部２から出力された波形データＤｗを記憶部５のバッファ５１に一時的に記憶させる。また、制御部４は、サージ電圧検出部３の検出回路３２を制御してパルス信号Ｓｐを出力させると共に、パルス信号Ｓｐに基づいて交流信号Ｓ０に対するサージ電圧の重畳を検出する。さらに、制御部４は、コンパレータ４２からパルス信号Ｓｐが出力されたとき、つまりサージ電圧が検出されたときには、測定開始時点（この例では、実効電圧Ｖｅの測定開始時点）からパルス信号Ｓｐの出力時点（サージ電圧の検出時点）までの時間（以下、「サージ電圧検出時間Ｔ１」ともいう）を記憶部５のＲＡＭ５２に記憶させると共に、バッファ５１に記憶されている波形データＤｗのうちのパルス信号Ｓｐの出力時点前後における所定時間分（例えば、出力時点を中心として±１０ｍＳ分）の波形データＤｗをＲＡＭ５２に記憶させる。また、制御部４は、パルス長測定部６を制御して、サージ電圧Ｓ３の電圧が基準電圧Ｖｒを超えた時間、つまりパルス信号Ｓｐのパルス幅（以下、「パルス信号長Ｔ２」ともいう）を測定させると共に、パルス信号長Ｔ２をＲＡＭ５２に記憶させる。
【００２０】
記憶部５は、バッファ５１およびＲＡＭ５２を備えている。バッファ５１は、制御部４から転送される波形データＤｗを一時的に記憶する。ＲＡＭ５２は、制御部４から転送される実効電圧Ｖｅ、サージ電圧検出時間Ｔ１およびパルス信号長Ｔ２を記憶すると共に、バッファ５１に記憶されている波形データＤｗを制御部４の制御に従い記憶する。パルス長測定部６は、本発明におけるサージ電圧信号長測定部に相当し、パルス信号Ｓｐのパルス幅をパルス信号長Ｔ２（本発明におけるサージ電圧の信号長）として測定する。表示部７は、例えば、ＬＣＤパネルで構成され、制御部４の制御下で、波形データＤｗに基づく入力信号（この例では、交流信号Ｓ１）の信号波形、実効電圧Ｖｅ、パルス信号長Ｔ２、およびサージ電圧の発生位置を表示する。
【００２１】
次に、電圧測定装置１の全体的な動作について説明する。
【００２２】
まず、電圧測定部２のローパスフィルタ２１が、商用電源ラインを介して供給される例えば６０Ｈｚの交流信号Ｓ０（図２参照）を入力して、Ａ／Ｄコンバータ２２に用いられているサンプリングクロックの１／２を超える周波数成分を除去して交流信号Ｓ１（図３参照）を出力する。次に、Ａ／Ｄコンバータ２２が、交流信号Ｓ１を例えば１５３６０Ｈｚのサンプリングクロックに同期してアナログ−ディジタル変換した波形データＤｗを測定回路２３および制御部４に出力する。次いで、測定回路２３が、制御部４の制御に従い、波形データＤｗに基づいて交流信号Ｓ１（つまり交流信号Ｓ０）の実効電圧Ｖｅを測定して制御部４に出力する。また、制御部４が、波形データＤｗを記憶部５のバッファ５１に記憶させると共に、測定回路２３から出力された実効電圧Ｖｅを記憶部５のＲＡＭ５２に記憶させる。
【００２３】
一方、サージ電圧検出部３のハイパスフィルタ３１は、ローパスフィルタ２１と並行して交流信号Ｓ０を入力して、主として交流信号Ｓ０の周波数以下の周波数成分を除去してサージ電圧Ｓ２（図４参照）を出力する。続いて、検出回路３２の全波整流回路４１がサージ電圧Ｓ２を全波整流してサージ電圧Ｓ３（同図参照）を出力する。次に、コンパレータ４２が、サージ電圧Ｓ３の電圧Ｖｓと予め設定された基準電源４３の基準電圧Ｖｒとを比較する。この場合、同図に示すように、コンパレータ４２は、サージ電圧Ｓ３の電圧Ｖｓが基準電圧Ｖｒを超えているときにハイレベルのパルス信号Ｓｐを制御部４およびパルス長測定部６に出力する。この際に、制御部４は、パルス信号Ｓｐの入力に基づいて、交流信号Ｓ０に対するサージ電圧の重畳を検出して、実効電圧Ｖｅの測定開始時点からパルス信号Ｓｐの出力時点までのサージ電圧検出時間Ｔ１を記憶部５のＲＡＭ５２に記憶させると共に、記憶部５のバッファ５１に記憶されている波形データＤｗの中からパルス信号Ｓｐの出力時点前後における上記の所定時間分の波形データＤｗをＲＡＭ５２に記憶させる。一方、パルス長測定部６は、パルス信号Ｓｐのパルス幅、つまり電圧Ｖｓが基準電圧Ｖｒを超えている時間をパルス信号長Ｔ２として測定して制御部４に出力する。これに応じて、制御部４は、パルス信号長Ｔ２をＲＡＭ５２に記憶させる。
【００２４】
一方、図示しない操作部の操作によって波形表示が指示されたときには、制御部４は、ＲＡＭ５２から波形データＤｗ、実効電圧Ｖｅ、サージ電圧検出時間Ｔ１およびパルス信号長Ｔ２を読み出して表示部７に出力する。これに応じて、表示部７が、波形データＤｗに基づく交流信号Ｓ１の信号波形、実効電圧Ｖｅ、サージ電圧検出時間Ｔ１に基づくサージ電圧の発生位置、およびパルス信号長Ｔ２を表示する。この場合、サージ電圧の発生位置に関しては、交流信号Ｓ１の信号波形に対してサージ電圧の発生位置が把握できるように、例えば、交流信号Ｓ１の信号波形上にサージ電圧の発生位置を直接示すことができるし、信号波形の所定部位からの時間を信号波形とは別個に表示することもできる。これにより、オペレータは、交流信号Ｓ０の実効電圧Ｖｅ、サージ電圧の発生した前後の交流信号Ｓ１の信号波形、その信号波形とサージ電圧との位置関係、およびサージ電圧の時間長（パルス信号長Ｔ２）を把握することができる。したがって、測定者は、サージ電圧の発生した時点の前後に亘る交流信号Ｓ１の信号波形を確認することで、サージ電圧の発生要因を解析することが可能となる。
【００２５】
このように、この電圧測定装置１によれば、ローパスフィルタ２１、Ａ／Ｄコンバータ２２および測定回路２３を備えた電圧測定部２が制御部４の制御下で交流信号Ｓ０の実効電圧Ｖｅを測定し、ハイパスフィルタ３１および検出回路３２を備えたサージ電圧検出部３が制御部４の制御下でサージ電圧を検出することにより、交流信号Ｓ０を高速にサンプリングするための高速Ａ／Ｄコンバータや、大量に出力される波形データを処理する高速のディジタル回路を有しない簡易な構成でありながら、交流信号Ｓ０の電圧（この例では実効電圧Ｖｅ）の正確な測定とサージ電圧の確実な検出とを同時に行うことができる。
【００２６】
また、この電圧測定装置１によれば、制御部４がサージ電圧検出部３からパルス信号Ｓｐが出力された出力時点前後における所定時間分の波形データＤｗを記憶部５のＲＡＭ５２に記憶させることにより、サージ電圧の検出時点前後における交流信号Ｓ１についての信号波形の変化を確実に記録することができる。したがって、測定者は、この記録した信号波形の変化を例えば表示部７に表示させたり記憶させた波形データＤｗを信号処理したりすることにより、サージ電圧の発生要因を解析することができる。
【００２７】
また、この電圧測定装置１によれば、パルス長測定部６がパルス信号Ｓｐに基づいてパルス信号長Ｔ２を測定することにより、サージ電圧の重要な要素であるサージ電圧の信号長（時間長）を確実に測定することができるため、サージ電圧の発生要因を正確に解析することができる。
【００２８】
さらに、この電圧測定装置１によれば、全波整流回路４１とコンパレータ４２とを備えて検出回路３２を構成したことにより、交流信号Ｓ０における正電圧側および負電圧側の双方に発生するサージ電圧を１つのコンパレータ４２で確実に検出することができる。
【００２９】
なお、本発明は、上記の構成に限定されない。例えば、全波整流回路４１およびコンパレータ４２を備えた検出回路３２を例に挙げて説明したが、検出回路３２に代えて、図５に示す検出回路６１を採用することもできる。なお、検出回路６１以外の構成は共通するため、以下、この検出回路６１の構成および動作のみを説明する。この検出回路６１は、同図に示すように、第１コンパレータ７１、第２コンパレータ７２、基準電源７３，７４および論理和回路（ＯＲ回路）７５を備えて構成されている。第１コンパレータ７１は、サージ電圧Ｓ２の電圧Ｖｓと基準電源７３から出力される正電圧の基準電圧（基準正電圧）Ｖｒ１とを比較して、電圧Ｖｓが基準電圧Ｖｒ１に対して正電圧側に超えるとき、つまり電圧Ｖｓの絶対値が基準電圧Ｖｒ１の絶対値よりも大きいときにパルス信号Ｓｐ１（図４参照）を出力する。また、第２コンパレータ７２は、サージ電圧Ｓ２の電圧Ｖｓと基準電源７４から出力される負電圧の基準電圧（基準負電圧）Ｖｒ２とを比較して、電圧Ｖｓが基準電圧Ｖｒ２に対して負電圧側に超えるとき、つまり電圧Ｖｓの絶対値が基準電圧Ｖｒ２の絶対値よりも大きいときにパルス信号Ｓｐ２（図４参照）を出力する。論理和回路７５は、両パルス信号Ｓｐ１，Ｓｐ２を入力してその論理和としてのパルス信号Ｓｐを出力する。この検出回路６１によれば、交流信号Ｓ０における正電圧側および負電圧側の双方に発生するサージ電圧を全波整流回路４１を備えることなく確実に検出することができる。また、その絶対値が互いに異なる正電圧の基準電圧Ｖｒ１と負電圧の基準電圧Ｖｒ２とを各コンパレータ７１，７２毎に個別に設定することができる。
【図面の簡単な説明】
【００３０】
【図１】電圧測定装置１の構成を示すブロック図である。
【図２】交流信号Ｓ０の信号波形を示す波形図である。
【図３】ローパスフィルタ２１を通過した交流信号Ｓ１の信号波形を示す波形図である。
【図４】交流信号Ｓ０、サージ電圧Ｓ２，Ｓ３およびパルス信号Ｓｐ（Ｓｐ１，Ｓｐ２）の信号波形を示す波形図である。
【図５】検出回路６１の構成を示すブロック図である。
【符号の説明】
【００３１】
１  電圧測定装置
２  電圧測定部
３  サージ電圧検出部
４  制御部
５  記憶部
６  パルス長測定部
２１  ローパスフィルタ
２２  Ａ／Ｄコンバータ
２３  測定回路
３１  ハイパスフィルタ
３２，６１  検出回路
４１  全波整流回路
４２  コンパレータ
４３，７３，７４  基準電源
７１  第１コンパレータ
７２  第２コンパレータ
７５  論理和回路
Ｄｗ  波形データ
Ｓ０，Ｓ１  交流信号
Ｓ２，Ｓ３  サージ電圧
ＳＰ，Ｓｐ１，Ｓｐ２  パルス信号
Ｖｅ  実効電圧
Ｖｒ，Ｖｒ１，Ｖｒ２  基準電圧
Ｖｓ  電圧
Ｔ２  パルス信号長
【図１】
2005321288.tif 000003
【図２】
2005321288.tif 000004
【図３】
2005321288.tif 000005
【図４】
2005321288.tif 000006
【図５】
2005321288.tif 000007