(57)【要約】【課題】検出すべき電流が流れる負荷回路に与える影響が少なく、電力損失や電圧降下を解消した電流検出装置を提供する。【解決手段】検出すべき電流が流れる負荷回路の途中に入力側抵抗用トランジスタＭ１を挿入し、このトランジスタＭ１の負荷側端にカレントミラー回路を構成する電流検出用第１のトランジスタＭ２のソースを接続し、カレントミラー回路を構成する電流検出用第２のトランジスタＭ４のソースと電源ラインＶｄｄとの間に出力側抵抗用トランジスタＭ３を接続し、トランジスタＭ２およびトランジスタＭ４のドレイン側に、それぞれ定電流源を接続した電流検出装置。【選択図】  図１
2005321276.tif 000002
【特許請求の範囲】
【請求項１】
検出すべき電流が流れる負荷回路の途中に第１の抵抗体を挿入し、この第１の抵抗体の負荷側端にカレントミラー回路を構成する第１のトランジスタのソースを接続し、前記カレントミラー回路を構成する第２のトランジスタのソースと電源ラインとの間に第２の抵抗体を接続し、前記第１のトランジスタおよび第２のトランジスタのドレイン側に、それぞれ電流吸い込み回路を接続し、前記第１のトランジスタまたは第２のトランジスタのドレイン側を電流検出端子としたことを特徴とする電流検出装置。
【請求項２】
前記第１の抵抗体および第２の抵抗体をＭＯＳトランジスタで構成したことを特徴とする請求項１記載の電流検出装置。
【請求項３】
前記第２の抵抗体の抵抗値を前記第１の抵抗体の抵抗値に比べて大きくしたことを特徴とする請求項１または２に記載の電流検出装置。
【請求項４】
前記第１の抵抗体および第２の抵抗体を構成する各ＭＯＳトランジスタを同一ＩＣチップ上に形成すると共に、前記各ＭＯＳトランジスタのゲート幅を変えることによりオン抵抗値を設定するようにしたことを特徴とする請求項３記載の電流検出装置。
【請求項５】
前記第１のトランジスタおよび第２のトランジスタをＭＯＳトランジスタで構成したことを特徴とする請求項１から４のいずれかの項に記載の電流検出装置。
【請求項６】
前記第１のトランジスタおよび第２のトランジスタのドレイン側に接続される前記電流吸い込み回路を定電流源としたことを特徴とする請求項１から５のいずれかの項に記載の電流検出装置。
【請求項７】
前記第１のトランジスタの電流検出端子を、過電流保護用出力端子としたことを特徴とする請求項６記載の電流検出装置。
【請求項８】
前記第１の抵抗体および第２の抵抗体、ならびに前記第１のトランジスタおよび第２のトランジスタをそれぞれＭＯＳトランジスタで構成すると共に、同一ＩＣチップ上に形成したことを特徴とする請求項１から７のいずれかの項に記載の電流検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流を直接読むことができない箇所における電流を検出する装置に関する。
【背景技術】
【０００２】
通常、直流電流を検出するには、電流を抵抗に流し、その抵抗の両端の電圧降下と抵抗値から、オームの法則に従って電流を測定していた。しかしながら、電流検出すべき回路に抵抗を挿入すると、電力損失やジュール熱が生じ、電圧降下分の振幅制限が発生する。また、抵抗を挿入していないときと比較して回路の状態が変化する。そのため、電流検出用の抵抗としては、例えば０．００１Ωといった微小抵抗が用いられるが、余り小さな抵抗値では、電圧値も微小であるため、測定誤差が大きくなる。
【０００３】
このような問題を解消するため、例えば特許文献１には、直流電源、トランス、整流平滑回路により構成されるフローティング回路系の直流源と、その直流源に接続される負荷とを備え、この負荷に流れる電流を検出する電流検出回路において、直流電源の正出力または負出力と負荷の一端との間に接続され、負荷に流れる電流に比例した電流を出力するカレントミラー回路と、このカレントミラー回路の出力が接続される非フローティング回路系の検出出力回路とを備え、検出出力回路により負荷電流を検出出力する電流検出回路が開示されている。
【０００４】
【特許文献１】特開２０００−２８６５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、この特許文献１に開示された電流検出回路は、負荷回路に直接カレントミラー回路の一方のトランジスタが接続されており、電流検出回路を付加する前後で回路条件や出力電圧の最大値が小さくなるという問題がある。
【０００６】
本発明は、検出すべき電流が流れる負荷回路に与える影響が少なく、電力損失や電圧降下を解消した電流検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記課題を解決するため、本発明の第１の構成に係る電流検出装置は、検出すべき電流が流れる負荷回路の途中に第１の抵抗体を挿入し、この第１の抵抗体の負荷側端にカレントミラー回路を構成する第１のトランジスタのソースを接続し、前記カレントミラー回路を構成する第２のトランジスタのソースと電源ラインとの間に第２の抵抗体を接続し、前記第１のトランジスタおよび第２のトランジスタのドレイン側に、それぞれ電流吸い込み回路を接続し、前記第１のトランジスタまたは第２のトランジスタのドレイン側を電流検出端子としたものである。
【０００８】
この電流検出装置において、検出すべき電流の大きさが大きくなると、第１の抵抗体の負荷側端の電圧が電源ラインに対して降下する。これにより、カレントミラー回路の第１のトランジスタに流れる電流が減少する。カレントミラー回路の第２のトランジスタに流れる電流もそれに伴い減少する。これにより、電流検出が可能になる。
【０００９】
本発明の第２の構成は、前記第１の抵抗体および第２の抵抗体をＭＯＳトランジスタで構成したものである。
第１の抵抗体および第２の抵抗体は、バイポーラトランジスタやダイオード、抵抗で構成することもできるが、ＭＯＳトランジスタで構成することにより、ＩＣチップ上での形成が容易にできる。
【００１０】
本発明の第３の構成は、第２の抵抗体の抵抗値を第１の抵抗体の抵抗値に比べて大きくしたものである。
これにより、カレントミラー回路に流れる電流を検出すべき電流に対して小さくすることができ、全体の消費電流を抑えることができるため、電流検出装置を付加したことによる他の回路に対する影響を小さくすることができる。
【００１１】
本発明の第４の構成は、前記第１の抵抗体および第２の抵抗体を構成する各ＭＯＳトランジスタを同一ＩＣチップ上に形成すると共に、前記各ＭＯＳトランジスタのゲート幅を変えることによりオン抵抗値を設定するようにしたものである。
ＭＯＳトランジスタのオン抵抗は、ゲート−ドレイン間電圧が等しい場合はゲート幅に比例するので、ゲート幅を第１の抵抗体と第２の抵抗体の抵抗値の比に比例するように設定することで、所望の抵抗比を得ることができる。
【００１２】
本発明の第５の構成は、前記第１のトランジスタおよび第２のトランジスタをＭＯＳトランジスタで構成したものである。
トランジスタには、バイポーラトランジスタ等のトランジスタがあるが、ＭＯＳトランジスタで構成することにより、ＩＣチップ上での形成が容易にできる。
【００１３】
本発明の第６の構成は、前記第１のトランジスタおよび第２のトランジスタのドレイン側に接続される前記電流吸い込み回路を定電流源としたものである。
カレントミラー回路を構成する第１および第２のトランジスタのドレイン側に定電流源を接続することにより、検出すべき電流が所定値までは第１及び第２のトランジスタに定電流が流れるが、所定値以上になると、第１及び第２のトランジスタのドレイン側電位が０になる。
【００１４】
本発明の第７の構成は、第６の構成において、第１のトランジスタの電流検出端子を、過電流保護用出力端子としたものである。
これにより、検出すべき電流が設定値以上になったときに、第１のトランジスタの出力端子の出力を用いて過電流保護を行うことができる。
【００１５】
本発明の第８の構成は、前記第１の抵抗体および第２の抵抗体、ならびに前記第１のトランジスタおよび第２のトランジスタをそれぞれＭＯＳトランジスタで構成すると共に、同一ＩＣチップ上に形成したものである。
これにより、同じＩＣ上に、電流検出装置を形成することができる。
【発明の効果】
【００１６】
本発明によれば、検出すべき電流が流れる負荷回路の途中に第１の抵抗体を挿入し、この第１の抵抗体の負荷側端にカレントミラー回路を構成する第１のトランジスタのソースを接続し、前記カレントミラー回路を構成する第２のトランジスタのソースと電源ラインとの間に第２の抵抗体を接続し、前記第１のトランジスタおよび第２のトランジスタのドレイン側に、それぞれ電流吸い込み回路を接続し、前記第１のトランジスタまたは第２のトランジスタのドレイン側を電流検出端子としたことにより、検出すべき電流が流れる負荷回路に与える影響が少なく、電力損失や電圧降下を解消した電流検出装置を提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を、図１および図２に基づいて説明する。
図１は本発明の実施の形態に係る電流検出装置の回路図、図２は図１の回路の動作を説明するタイムチャートである。
【００１８】
この回路図において、Ｍ１〜Ｍ４は本実施の形態ではＰＭＯＳトランジスタで構成され、Ｍ１は入力側抵抗用トランジスタ、Ｍ２は電流検出用第１トランジスタ、Ｍ３は出力側抵抗用トランジスタ、Ｍ４は電流検出用第２トランジスタであり、電流検出用第１トランジスタＭ２と電流検出用第２トランジスタＭ４とでカレントミラー回路が形成されている。トランジスタＭ２のドレインは電流Ｉ２’の定電流源に接続され、トランジスタＭ４のドレインは電流Ｉ２の定電流源に接続されている。
【００１９】
トランジスタＭ１とＭ３は、オン抵抗比を決めるためのトランジスタであり、バイポーラトランジスタ、ダイオード、抵抗など、何らかの抵抗を持つ素子であれば使用可能である。ＭＯＳトランジスタで抵抗を形成した場合、そのトランジスタのオン抵抗は、ゲート−ドレイン間電圧Ｖｇｓが等しい場合、例えば同じＩＣチップ上に形成されたＭＯＳトランジスタである場合、ゲート幅に比例することが知られている。もし、トランジスタＭ１のゲート幅がｘｍで、トランジスタＭ３のゲート幅がｘｎであったとき、トランジスタＭ１とＭ３の抵抗比はｍ：ｎとなる。
【００２０】
次に、図１の回路の動作を、図２を参照しながら説明する。
いま、トランジスタＭ１に電流Ｉ１が流れたとする。
上述したように、ＭＯＳトランジスタのオン抵抗はＶｇｓが等しい場合、ゲート幅に比例すると考えられるので、電流Ｉ１とカレントミラー回路のトランジスタＭ４に流れる電流Ｉ２の電流比は、Ｍ１のゲート幅とＭ３のゲート幅の比で決まる事になる。
Ｉ１：Ｉ２＝Ｍ１のゲート幅（ｘｍ）：Ｍ３のゲート幅（ｘｎ）
これより、Ｉ２＝Ｉ１×ｘｎ／ｘｍ  によりＩ２を設定すればＩ１を検出できる。
【００２１】
一般的には、回路全体に流れる電流による電圧変動を小さくするため、Ｉ２はＩ１に対して十分小さい電流値とする。ただし、図２のタイムチャートでは、説明を簡単にするため、Ｉ１とＩ２は等しいものとして示している。
Ｉ１の電流が何らかの原因で大きくなると、図２（ａ），（ｂ）に示すように、トランジスタＭ１のオン抵抗によりＭ１のソース電位（ａ点）が下がる。ａ点の電位が下がると、トランジスタＭ２のドレインの電圧（ＩＤＥＴ  ＯＵＴ）の電位も下がるので、結果的にＩ１が検出できる。
【００２２】
トランジスタＭ２とＭ４でカレントミラー回路が構成されておりＩ２＝Ｉ２’であるが、ａ点の電位が下がるとトランジスタＭ２に流れる電流も減少方向に向かうためＩＤＥＴ  ＯＵＴの電位が下がることになる。
【００２３】
ここで、トランジスタＭ２のドレインに定電流源を接続しておくと、ＩＤＥＴ  ＯＵＴの端子電圧が下降してトランジスタＭ２がドレイン電流Ｉ２’を流すことができなくなった場合、図２（ｃ）に示すように、トランジスタＭ２の出力電圧ＩＤＥＴ  ＯＵＴの電圧は０になる。
これを利用して、負荷電流Ｉ１の過電流検出および保護を行うことができる。
【００２４】
なお、本実施の形態の例では、トランジスタＭ２，Ｍ４としてＰＭＯＳ−Ｔｒを使用した例を示しているが、ＮＭＯＳトランジスタや、他の増幅素子でも構成することが可能である。
【産業上の利用可能性】
【００２５】
本発明は、検出すべき電流が流れる負荷回路に与える影響が少なく、電力損失や電圧降下を解消した電流検出装置として利用することができ、電流を直接読むことができない箇所における電流の検出が可能になる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態に係る電流検出装置の回路図である。
【図２】図１の回路の動作を説明するタイムチャートである。
【符号の説明】
【００２７】
Ｍ１  入力側抵抗用トランジスタ
Ｍ２  電流検出用第１トランジスタ
Ｍ３  出力側抵抗用トランジスタ
Ｍ４  電流検出用第２トランジスタ
【図１】
2005321276.tif 000003
【図２】
2005321276.tif 000004