(57)【要約】【課題】回路構成が簡素化された同期検波回路を提供すること。【解決手段】スイッチドキャパシタ回路を用いて両波整流処理及び平滑処理を行う同期検波回路において、単一のスイッチドキャパシタ回路への２相クロックの供給形態を入力信号に応じて切り替えることにより、上記単一のスイッチドキャパシタ回路が選択的に正相積分器及び逆相積分器として機能し得るように構成する。【選択図】  図２
2005020434.tif 000002
【特許請求の範囲】
【請求項１】
スイッチドキャパシタ回路を用いて両波整流処理及び平滑処理を行う同期検波回路であって、
単一のスイッチドキャパシタ回路への２相クロックの供給形態を入力信号に応じて切り替えることにより、前記単一のスイッチドキャパシタ回路が選択的に正相積分器及び逆相積分器として機能し得るように構成されたことを特徴とする同期検波回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、概して、スイッチドキャパシタ回路を用いてアナログ入力電気信号の両波（全波）整流処理及び平滑処理を行う同期検波回路に係り、特に、１つのスイッチドキャパシタ回路で正相積分器と逆相積分器とを選択的に実現する同期検波回路に関する。
【０００２】
【従来の技術】
従来、アナログ電気信号処理の分野では、スイッチドキャパシタ回路を用いて入力信号の両波（全波）整流処理及び平滑処理を行う同期検波回路が知られている（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開昭６２−９２７７４号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、上記特許文献１記載の同期検波回路では、正相積分器を実現するスイッチドキャパシタ回路（２Ａ）と、逆相積分器を実現するスイッチドキャパシタ回路（２Ｂ）とが並列的に備えられ、両回路の出力が選択的に出力されているため、回路構成が大規模になるという問題を有する。
【０００５】
本発明はこのような課題を解決するためのものであり、回路構成が簡素化された同期検波回路を提供することを主たる目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するための本発明の一態様は、スイッチドキャパシタ回路を用いて両波整流処理及び平滑処理を行う同期検波回路であって、単一のスイッチドキャパシタ回路への２相クロックの供給形態を入力信号に応じて切り替えることにより、上記単一のスイッチドキャパシタ回路が選択的に正相積分器及び逆相積分器として機能し得るように構成された同期検波回路である。
【０００７】
この態様によれば、１つのスイッチドキャパシタ回路が正相積分器及び逆相積分器として機能するため、スイッチドキャパシタ回路を２つ設ける必要がなくなり、回路構成が簡素化される。
【０００８】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の一実施形態について説明する。なお、正弦波信号の整流処理には、図１（ａ）に示すような例えばダイオードを用いた半波整流と、図１（ｂ）に示すような両波（又は全波）整流とがあるが、本発明ではより高いゲインを見込める両波（全波）整流を用いる。
【０００９】
図２は、本発明の一実施形態に係る同期検波回路の構成を部分的・概略的に示すブロック図である。また、図３は、本実施形態に係る同期検波回路の作用を示す信号処理フロー図である。本実施形態に係る同期検波回路２００は、スイッチＳ１〜Ｓ４及びコンデンサＣ１を含むスイッチドキャパシタ回路２０１と、オペアンプ２０２と、抵抗Ｒ１と、コンデンサＣ２と、コンパレータ２０３と、クロック生成器２０４と、入出力制御回路２０５と、を有する。
【００１０】
また、図２において、ＲＥＦは基準電圧を示す。ここで、基準電圧は、例えば２．５ボルト（Ｖ）などの特定の電圧値でもよく、或いは、接地電圧（０Ｖ）でもよい。
【００１１】
スイッチＳ１〜Ｓ４は、スイッチ切替制御信号φ１〜φ４によってそれぞれオン／オフ制御（開閉制御）される２値スイッチであり、φがハイの時に導通（閉）状態となり、ローの時に非導通（開）状態となる。
【００１２】
コンパレータ２０３は、被検波信号である入力信号電圧を基準電圧ＲＥＦと大小比較し、図示するような入力同期信号を生成する。
【００１３】
クロック生成器２０４は、スイッチドキャパシタ回路２０１用のサンプリング・クロックを生成する。ここでは、図示するように、位相が正反対の第一のクロック信号ＣＫ１及び第二のクロック信号ＣＫ２を生成するものとする。
【００１４】
入出力制御回路２０５は、コンパレータ２０３から出力された入力同期信号に応じて、クロック生成器２０４によって生成された第一のクロック信号ＣＫ１及び第二のクロック信号ＣＫ２のいずれか一方をスイッチＳ１〜Ｓ４のそれぞれに対して供給する。
【００１５】
具体的には、入力同期信号がローの時、第一のクロック信号ＣＫ１をφ１及びφ３として出力し、第二のクロック信号ＣＫ２をφ２及びφ４として出力する。また、入力同期信号がハイの時、第一のクロック信号ＣＫ１をφ１及びφ４として出力し、第二のクロック信号ＣＫ２をφ２及びφ３として出力する。
【００１６】
このような入出力制御回路２０５による制御により、入力同期信号がローの時にはスイッチドキャパシタ回路２０１を逆相積分器として機能させ、入力同期信号がハイの時にはスイッチドキャパシタ回路２０１を正相積分器として機能させることができる。
【００１７】
換言すれば、入出力制御回路２０５により、入力同期信号がローの時にはスイッチドキャパシタ回路２０１の伝達関数（又はフィルタ特性）を反転型とし、入力同期信号がハイの時にはスイッチドキャパシタ回路２０１の伝達関数（又はフィルタ特性）を非反転型とすることができる。
【００１８】
このように、本実施形態に係る同期検波回路によれば、入力信号の極性に応じてスイッチドキャパシタ回路を正相又は逆相積分器として選択的に機能させることができるため、回路構成が簡素化される。
【００１９】
また、入力信号を加工することなく、入力信号を検波周期で折り返す両波（全波）整流が可能となると共に、実際には折り返し波形を作るわけではないため、ノイズや信号の歪みにも強いと言える。
【００２０】
さらに、本実施形態の入力同期信号とスイッチ切替制御信号φ１〜φ４の供給の関係を反転すると出力極性は反転する。すなわち、入出力制御回路に上記の制御を含めれば、ＩＣ作成後に出力の極性を変えることも可能になる。
【００２１】
本実施形態に係る同期検波回路を用いたシミュレーション結果を図４に示す。入力信号の振幅に応じて出力電圧が適正に増えていることがわかる。
【００２２】
また、本実施形態に係る同期検波回路の変形例を図５に示す。図５に示す同期検波回路５００は、図２に示す同期検波回路２００に９０°位相シフト器５０１が加わったものである。また、図６は、この変形例における同期検波回路の作用を示す信号処理フロー図である。
【００２３】
図５及び６からも明らかなように、本発明に係る同期検波回路は、入力信号から９０°位相がシフトされた信号を入力同期信号として用いても上記実施形態と同様に同期検波可能である。さらに、当業者には明らかなように、この位相シフトは９０°に限られず、任意の角度でよい。
【００２４】
【発明の効果】
以上説明したように、本発明によれば、回路構成が簡素化された同期検波回路を提供することができる。
【図面の簡単な説明】
【図１】（ａ）  半波整流を説明するための図である。
（ｂ）  両波（全波）整流を説明するための図である。
【図２】本発明の一実施形態に係る同期検波回路を部分的・概略的に示すブロック図である。
【図３】本発明の一実施形態に係る同期検波回路の作用を示す信号処理フロー図である。
【図４】本発明の一実施形態に係る同期検波回路を用いて様々な振幅の入力信号を同期検波した際の出力信号振幅をシミュレーションした結果を示すグラフである。
【図５】本発明の別の一実施形態に係る同期検波回路を部分的・概略的に示すブロック図である。
【図６】本発明の別の一実施形態に係る同期検波回路の作用を示す信号処理フロー図である。
【符号の説明】
２００、５００  同期検波回路
２０１  スイッチドキャパシタ回路
２０２  オペアンプ
２０３  コンパレータ
２０４  クロック生成器
２０５  入出力制御回路
５０１  ９０°位相シフト器
Ｓ１〜Ｓ４  スイッチ
Ｃ１〜Ｃ２  コンデンサ
Ｒ１  抵抗
ＲＥＦ  基準電圧
φ１〜φ４  スイッチ切替制御信号
ＣＫ１〜ＣＫ２  クロック信号
【図１】
2005020434.tif 000003
【図２】
2005020434.tif 000004
【図３】
2005020434.tif 000005
【図４】
2005020434.tif 000006
【図５】
2005020434.tif 000007
【図６】
2005020434.tif 000008