(57)【要約】【課題】積層チップ上の封止樹脂をなくして厚みを薄くし、かつ金属細線を搭載する積層チップの内側に向けて張ることで実装面積を小さくする。【解決手段】一面の電極パッドにバンプ３を形成した第１のチップ１の他面と第２のチップ２の一面とを接着し積層チップを形成し、第１のチップ１と第２のチップ２の各電極パッド間を接続する金属細線５を張る。第１のチップ１の電極パッドと金属細線５を介して第２のチップ２の電極パッドとを接続、第１のチップのバンプ３を介して基板８に形成するバンプ９と接続する。第１，第２のチップ１，２からなる積層チップの一面を下に反転させ、バンプ９を形成した基板８上に搭載する。積層チップと基板８の積層チップを搭載する一面との間をアンダーフィル４で封止し、基板８に外部電極端子７を形成してチップ積層型半導体装置を得る。【選択図】図１
2005150441.tif 000002
【特許請求の範囲】
【請求項１】
実装する際に電気的接続を行う格子状の外部電極端子が一面に配列され、他面に積層された半導体素子を搭載する基板からなるチップ積層型半導体装置であって、
第１の半導体素子の他面と第２の半導体素子の一面とを接着して形成した積層半導体素子と、前記第１の半導体素子一面と前記第２の半導体素子一面の各電極パッド間を電気的接続する金属細線と、前記積層半導体素子の第１の半導体素子一面の電極のパッドに形成されたバンプと前記基板の他面に有する所要の配線パターン上に形成されたバンプとを接続し、かつ前記積層半導体素子と前記基板の間を封止する封止樹脂とを備えたことを特徴とするチップ積層型半導体装置。
【請求項２】
前記第１の半導体素子のバンプと前記基板のバンプを接続した高さを、前記第１の半導体素子と第２の半導体素子の各電極パッド間を接続するループ形状の金属細線が前記基板に干渉することのない高さとしたことを特徴とする請求項１記載のチップ積層型半導体装置。
【請求項３】
実装する際に電気的接続を行う格子状の外部電極端子が一面に配列され、他面に積層された半導体素子を搭載する基板からなるチップ積層型半導体装置の製造方法であって、
第１の半導体素子の一面に有する所要の電極パッドに基板と電気的接続をするためのバンプを形成する工程と、前記第１の半導体素子の他面と前記第２の半導体素子の一面とを接着して積層半導体素子を形成する工程と、前記第１の半導体素子で前記バンプ形成後の残り電極パッドと前記第２の半導体素子の電極パッドとを金属細線により接続する工程と、前記基板の他面に有する所要の配線パターンにバンプを形成する工程と、前記基板に前記第１の半導体素子のバンプと前記基板のバンプとを接続して前記積層半導体素子を搭載する工程と、前記積層半導体素子と前記基板に前記半導体素子を搭載する面との間を封止樹脂により封止する工程とからなることを特徴とするチップ積層型半導体装置の製造方法。
【請求項４】
前記第１の半導体素子のバンプと前記基板のバンプを接続した高さを、前記第１の半導体素子と第２の半導体素子の各電極パッド間を接続するループ形状の金属細線が前記基板に干渉することのない高さとしたことを特徴とする請求項３記載のチップ積層型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＢＧＡ（Ｂall Ｇrid Ａrray）タイプの半導体素子（以下、チップという）を複数積層したチップ積層型半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来のＢＧＡタイプのチップ積層型半導体装置の場合、上側に配置される半導体素子（チップ）は、金属細線等で基板と電気的接続をとるが、その際に回路面を上にした状態で金属細線を張るために、チップの回路面よりも金属細線のループの高さ、および金属細線を封止するための封止樹脂の厚み分の高さが必要になる。
【０００３】
以下、図２のチップ積層型半導体装置の概略構成を示す断面図を参照しながら従来技術を説明する。図２（ａ）に示すチップ積層型半導体装置は、第１のチップ１、第２のチップ２はともに金属細線５で基板８と電気的接続をとったチップ積層型半導体装置である。また、図２（ｂ）に示すチップ積層型半導体装置は、第１のチップ１を基板８とフリップチップ接続することで電気的接続をとり、第２のチップ２は金属細線５により基板８と電気的接続をとっている。
【０００４】
また、図２（ａ），（ｂ）ではともに封止樹脂６を用いて封止を行っている。また、基板８の裏面側にはチップ積層型半導体装置が外部の実装基板（図示せず）と電気的接続をとるために外部電極端子７が形成されている。以下の説明では一例として、図２（ｂ）に示すチップ積層型半導体装置の製造方法を説明する。
【０００５】
まず、図３（ａ）に示す断面図のように、第１のチップ１の電極パッドにバンプ３を形成する。次に、図３（ｂ）に示す断面図のように、バンプ３が形成された第１のチップ１を、回路面を下にして所要の配線パターンが形成された基板８に搭載し、基板８と第１のチップ１の電気的接続をとる。このとき、一般的に、バンプ３と基板８との接続信頼性を向上させるためにアンダーフィル４の樹脂等が用いられている。
【０００６】
次に、図３（ｃ）に示す断面図のように、第１のチップ１の上に第２のチップ２を回路面を上にして接着し、第２のチップ２の電極パッドから基板８へ金属細線５を張って基板８との電気的接続をとる。次に、図３（ｄ）に示す断面図のように、金属細線５の電気的接続信頼性の向上や、第２のチップ２の回路面の保護などを目的として、基板８の第１，第２チップ１，２の搭載面側を封止樹脂６によって封止する。
【０００７】
この結果、第２のチップ２の回路面から樹脂表面までの厚みは通常３００μｍ程度必要となる。また、基板８の封止していない面側には、外部の実装基板（図示せず）と電気的接続をとるために外部電極端子７を形成する。
【０００８】
また、特許文献１には、複数の半導体チップを積み重ね高密度化を図った半導体装置にて、回路基板上に搭載の半導体チップから、その上に搭載された半導体チップの一部が突出する場合、突出部分に設けられた電極にてワイヤボンディングを行う半導体装置として、第１半導体チップを異方性導電接着剤を介して回路基板に搭載する際に、一部を第１半導体チップの外部にはみ出させ、はみ出た樹脂である支持部および第１半導体チップの上に、第２半導体チップを搭載して、支持部により第２半導体チップの突出部分を下方から支持する製造方法が記載されている。
【特許文献１】特開２０００−２９９４３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、このような構成のチップ積層型半導体装置は、上側に搭載する第２のチップの回路面が上を向いているために、金属細線のループ高さが必ず必要になる。金属細線のループを低くすることは、製造工程中の条件等の見直しにより改善はできるが、高さは１００μｍ程度は必要となり、また、金属細線のループ高さから樹脂表面までの厚みも、通常３００μｍ程度は確保しなければ電気的接続の信頼性上で問題になるため、薄くすることはできない。このため、チップ積層型半導体装置を薄型化することは困難であり、さらに、第２のチップよりも外側に向かって金属細線を張るために、搭載するチップの面積よりも、基板の面積を大きくしなければならず、チップ積層型半導体装置の実装面積を小さくできないという問題があった。
【００１０】
本発明は、前記従来技術の問題を解決することに指向するものであり、基板に搭載する積層チップ上の封止樹脂をなくして厚みを薄くし、かつ電気的接続を行う金属細線を搭載する積層チップの内側に向けて張ることで実装面積を小さくしたチップ積層型半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
この目的を達成するために、本発明に係るチップ積層型半導体装置およびその製造方法におけるチップ積層型半導体装置は、実装する際に電気的接続を行う格子状の外部電極端子が一面に配列され、他面に積層された半導体素子を搭載する基板からなるチップ積層型半導体装置であって、第１の半導体素子の他面と第２の半導体素子の一面とを接着して形成した積層半導体素子と、第１の半導体素子一面と第２の半導体素子一面の各電極パッド間を電気的接続する金属細線と、積層半導体素子の第１の半導体素子一面の電極パッドに形成されたバンプと基板の他面に有する所要の配線パターンに形成されたバンプとを接続し、かつ積層半導体素子と基板の間を封止する封止樹脂とを備え、さらに、第１の半導体素子のバンプと基板のバンプを接続した高さを、第１の半導体素子と第２の半導体素子の各電極パッド間を接続するループ形状の金属細線が基板に干渉することのない高さとしたことを特徴とする。
【００１２】
また、チップ積層型半導体装置の製造方法は、第１の半導体素子の一面に有する電極パッドに基板と電気的接続をするためのバンプを形成する工程と、第１の半導体素子の他面と第２の半導体素子の一面とを接着して積層半導体素子を形成する工程と、第１の半導体素子でバンプ形成後の残り電極パッドと第２の半導体素子の電極パッドとを金属細線により接続する工程と、基板の他面に有する所要の配線パターンにバンプを形成する工程と、基板に第１の半導体素子のバンプと基板のバンプとを接続して積層半導体素子を搭載する工程と、積層半導体素子と基板に半導体素子を搭載する面との間を封止樹脂により封止する工程とからなり、さらに、第１の半導体素子のバンプと基板のバンプを接続した高さを、第１の半導体素子と第２の半導体素子の各電極パッド間を接続するループ形状の金属細線が基板に干渉することのない高さとしたことを特徴とする。
【００１３】
前記の構成および方法によれば、チップ積層型半導体装置の全体高さを抑えるために、第１の半導体素子と第２の半導体素子を接着した積層半導体素子を形成し、第１，第２の半導体素子の各電極パッド間の電気的接続をとる金属細線を張り、第１の半導体素子に形成したバンプと基板に形成したバンプを接続して積層半導体素子を基板に搭載して、その間を封止樹脂により封止することで、チップ積層型半導体装置全体を低く構成することができ、また、金属細線を第１，第２の半導体素子の内側方向に向かって張り、金属細線が積層半導体素子よりも外側へ出ない接続配線として基板の大きさを積層半導体素子と同程度にできチップ積層型半導体装置の実装面積を小さくできる。
【発明の効果】
【００１４】
以上説明したように、本発明によれば、積層半導体素子（チップ）上の封止樹脂をなくすことでチップ積層型半導体装置の構造を低くでき、また、半導体素子（チップ）の金属細線を内側に向けて張ることでチップ積層型半導体装置の実装面積を小さくできるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００１６】
図１は本発明の実施の形態におけるチップ積層型半導体装置の製造方法を示す図である。ここで、前記従来例を示す図２，図３において説明した構成部材に対応し実質的に同等の機能を有するものには同一の符号を付してこれを示す。
【００１７】
図１（ａ）に示す断面図のように、第１のチップ１の回路面である一面に設けられた電極パッドにバンプ３を形成する。このときバンプ３は、後の工程で基板８に形成されたバンプ９と接合するためにバンプ表面は平坦であることが望ましい。そのためバンプ３を形成したフリップチップをある荷重で平面に押し付け、チップのバンプ形成面に対するバンプの高さを矯正するレベリングを行った。具体的には、直径８０μｍ、レベリング後の高さ５０μｍのスタッドバンプを形成した。なお、一例としてレベリング後の高さを５０μｍとしたが、条件や材料の見直しでさらに低くすることも可能である。
【００１８】
次に、図１（ｂ）に示す正面図のように、バンプ３を形成した第１のチップ１の他面と第２のチップ２の回路面である一面とを接着した積層チップを形成して、さらに、第１のチップ１と第２のチップ２の各電極パッドとの電気的接続をとるために金属細線５を張る。具体的には、金属細線５として直径２５μｍの金線を用い、そのループ高さはチップ面（第１のチップ１）から最大９０μｍまでという規定を設けた。これは、バンプ３の高さが５０μｍと、後述する基板８のバンプ９の高さが５０μｍであるために、これらを重ねた高さの１００μｍよりも低いループ高さにする必要があるためである。
【００１９】
また、前述の一例と同様に、ループ高さを９０μｍを規定としたが、金属細線５を張る条件を見直すことでさらに低くすることは可能である。さらに、金属細線５の一例として直径２５μｍの金線を用いたが、金線以外の金属細線を用いても問題はない。
【００２０】
さらに、工法としても、ＩＬＢ（Ｉnn er Ｌead Ｂonding）工法を用いるなどしてもよい。なお、第１のチップ１の電極パッドの配置は、電極パッドがチップの外周に並ぶペリフェラルタイプでもよいし、ＰＯＥ（Ｐad on Ｅlement）構造のようなエリアアレイでも構わない。エリアアレイの場合は、第１のチップ１の外側に配置してある電極パッドを、金属細線５を介した第２のチップ２との電気的接続に使用し（図１（ｂ）のＡ−Ａ’の断面図である図１（ｃ）参照）、チップの内側にある電極パッドはバンプ３を介した基板８との電気的接続に使用すると都合がよい。
【００２１】
一方、図１（ｄ）に示す断面図のように、基板８にはバンプ９を形成する。ここでは、直径８０μｍ、高さ５０μｍのスタッドバンプを形成した。バンプ３と同様に、レベリングを行って、バンプ表面を平坦化している。このとき、金属細線５と基板８が干渉しない程度に高さが確保できるのであれば、バンプ９はめっきバンプなどのスタッドバンプ以外の方法でバンプ９を形成しても問題はない。
【００２２】
続いて、図１（ｅ）に示す断面図のように、２つの第１，第２のチップ１，２を積層した積層チップの一面（バンプ３や金属細線５の形成した面）が下になるように反転させて、所要の配線パターンにバンプ９を形成した基板８の上に、第２のチップ２のバンプ３とバンプ９を接合するように搭載し、第１，第２のチップ１，２と基板８との電気的接続をとる。さらに、積層チップと基板８の積層チップを搭載する一面との間をアンダーフィル４によって封止し、基板８に外部電極端子７を形成すると図１（ｆ）のようなチップ積層型半導体装置を得ることができる。
【００２３】
ここで、バンプ３とバンプ９を接合する方法について以下に説明する。第１，第２のチップ１，２のバンプ３に銀ペーストを塗布し、基板８のバンプ９と接合させるために、バンプ３とバンプ９が接触した状態で所要の熱と荷重をかけ、その周囲にアンダーフィル４を充填し、熱をかけてアンダーフィル４を硬化させることで、第１，第２のチップ１，２と基板８との電気的な接続信頼性を得ることができる。
【００２４】
また、バンプ３とバンプ９との接続を得るためには、前述したような方法だけでなく、例えば、導電粒子を接着フィルムの中に分散させた導電・絶縁・接着の３機能を併せ持つ接続材料であるＡＣＦ (Ａnisotropic Ｃonductive Ｆilm：異方性導電膜）樹脂を用いるなど、他の方法を用いても問題はない。
【００２５】
具体的な例として、一辺５ｍｍの矩形とした第１のチップ１を用いた場合、チップ上の封止する樹脂の厚みをなくすことで、高さを従来のものに比べて２０％程度低くすることが可能となった。また、金属細線５を第１，第２チップ１，２の内側へ張ることで、チップ積層型半導体装置の面積においても従来のものに比べて３０％程度小さくすることができた。
【００２６】
なお、本実施の形態の説明では、積層するチップを２段とした例を挙げ説明したが、積層するチップは２段以上としてもよいことはいうまでもない。
【産業上の利用可能性】
【００２７】
本発明に係るチップ積層型半導体装置およびその製造方法は、積層するチップ上の封止樹脂をなくすことでチップ積層型半導体装置を低くでき、また、積層チップの金属細線を内側に向けて張ることでチップ積層型半導体装置の実装面積を小さくでき、ＢＧＡタイプのチップを複数積層したチップ積層型半導体装置およびその製造方法等として有用である。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態におけるチップ積層型半導体装置の製造方法（ａ）〜（ｆ）を示す図
【図２】従来のチップ積層型半導体装置（ａ），（ｂ）を示す断面図
【図３】従来のチップ積層型半導体装置の製造方法（ａ）〜（ｄ）を示す図
【符号の説明】
【００２９】
１  第１のチップ
２  第２のチップ
３，９  バンプ
４  アンダーフィル
５  金属細線
６  封止樹脂
７  外部電極端子
８  基板
【図１】
2005150441.tif 000003
【図２】
2005150441.tif 000004
【図３】
2005150441.tif 000005