(57)【要約】【課題】  高誘電体膜からなるゲート絶縁膜上に、多結晶シリコン膜からなるゲート電極膜を安定に形成し、ゲート絶縁膜の耐圧など電気的性能のばらつきを抑制し、性能のばらつきが少ないトランジスタを製造することができる半導体装置の製造方法を得る。【解決手段】  半導体基板上に高誘電体膜を形成する工程と、高誘電体膜の表面を酸化処理する工程と、この酸化処理の後に高誘電体膜上に多結晶シリコン膜を形成する工程と、多結晶シリコン膜をパターニングしてゲート電極を形成する工程と、高誘電体膜をパターニングしてゲート絶縁膜を形成する工程とを有する。【選択図】      図１
2005150544.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に高誘電体膜を形成する工程と、
前記高誘電体膜の表面を酸化処理する工程と、
この酸化処理の後に前記高誘電体膜上に多結晶シリコン膜を形成する工程と、
前記多結晶シリコン膜をパターニングしてゲート電極を形成する工程と、前記高誘電体膜をパターニングしてゲート絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記高誘電体膜として、遷移金属酸化物、遷移金属シリケート、遷移金属アルミネート、希土類金属酸化物、希土類金属シリケート及び希土類金属アルミネートの何れかを用いることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記高誘電体膜として、ハフニウム酸化物、ハフニウムシリケート及びハフニウムアルミネートの何れかを用いることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記高誘電体膜の表面を酸化処理する工程を、前記多結晶シリコン膜を形成する装置の中で行うことを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高誘電体膜からなるゲート絶縁膜上に、多結晶シリコン膜からなるゲート電極を形成する工程を有する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路を高集積化するためには、ＭＯＳトランジスタの微細化が必要である。これに対し、現在、９０ｎｍノードと呼ばれる技術が開発中である。これは、基本デザインを９０ｎｍ、ＭＯＳトランジスタのゲート長を６５ｎｍ程度に微細化する技術である。
【０００３】
また、トランジスタの性能を向上するためには、微細化だけではなく、薄膜化も行わなければならない。しかし、ゲート絶縁膜としてシリコン酸化膜を用いた場合、膜厚が２ｎｍ以下になると直接トンネル電流が増大し、素子の消費電力が著しく増大するという問題がある。
【０００４】
そこで、近年、ゲート絶縁膜としてシリコン酸化膜に代わって高誘電体膜が用いられるようになってきた（例えば、特許文献１参照）。これにより、物理的膜厚を厚くしても電気的膜厚を薄くすることができる。そして、トンネル電流は物理的膜厚を厚くすると指数関数的に減少するため、ゲート絶縁膜として高誘電体膜を用いると、トンネル電流を抑制することができる。
【０００５】
高誘電体膜としては、Ｈｈ，Ｚｒ，Ｌａ系金属酸化物，Ｔａ２Ｏ５，ＴｉＯ２など様々なものが検討されている。しかし、金属酸化物は一般に結晶化温度が低いため、ＭＯＳトランジスタを作成する際の温度で容易に結晶化する。これは、特に、イオン注入したドーパントを活性化するために行われる１０００℃程度の熱処理で起こる。そして、ゲート絶縁膜として多結晶体を用いると、粒界に沿って不純物の拡散が起きる。従って、ゲート絶縁膜としてアモルファス材料を用いるのが好ましい。
【０００６】
誘電率は上記遷移金属酸化物に及ばないが、結晶化温度が高い材料としてシリケート（珪酸塩）が検討されている。その中でも良く研究されているのは、ジルコニウムシリケート、ハフニウムシリケート、ランクンシリケートである。これらはシリコン酸化膜と遷移金属酸化物との混合物であり、典型的なアモルファス材料であるシリコン酸化膜を含むために結晶化しにくい。その他、有望な材料としてアルミニウム酸化物とハフニウム酸化物が注目されている。
【特許文献１】特開２０００−０２２１３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上記の高誘電体膜をゲート絶縁膜として形成し、その上に多結晶シリコン膜をゲート電極膜として形成してトランジスタを作成すると、多結晶シリコン膜の形成時に異常成長が起き、トランジスタの性能がばらつくという問題がある。  
【０００８】
本発明は、上述のような課題を解決するためになされたもので、その目的は、高誘電体膜からなるゲート絶縁膜上に、多結晶シリコン膜からなるゲート電極膜を安定に形成し、ゲート絶縁膜の耐圧など電気的性能のばらつきを抑制し、性能のばらつきが少ないトランジスタを製造することができる半導体装置の製造方法を得るものである。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置の製造方法は、半導体基板上に高誘電体膜を形成する工程と、高誘電体膜の表面を酸化処理する工程と、この酸化処理の後に高誘電体膜上に多結晶シリコン膜を形成する工程と、多結晶シリコン膜をパターニングしてゲート電極を形成する工程と、高誘電体膜をパターニングしてゲート絶縁膜を形成する工程とを有する。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１０】
本発明により、高誘電体膜からなるゲート絶縁膜上に、多結晶シリコン膜からなるゲート電極膜を安定に形成し、ゲート絶縁膜の耐圧など電気的性能のばらつきを抑制し、性能のばらつきが少ないトランジスタを製造することができる。
【発明を実施するための最良の形態】
【００１１】
本発明の実施の形態に係る半導体装置の製造方法について図１を参照しながら説明する。まず、Ｐ型（１００）Ｓｉ基板からなる半導体基板１１を硫酸と過酸化水素水を１対２で混合した溶液で処理して、表面の有機物汚染を除去する。その後、０．５％の希釈したフッ酸水溶液に浸漬して、半導体基板１１の表面に形成された酸化膜を除去する。
【００１２】
次に、半導体基板１１を乾燥し、その後に、半導体基板１１をＲＴＰ（Rapid Thermal Processor）チャンバ内に入れる。そして、ＲＴＰチャンバ内に酸素を導入して酸素雰囲気とし、８５０℃で酸化して、図１（ａ）に示すように、半導体基板１１の表面に膜厚１．２ｎｍのシリコン酸化膜１２を形成する。その他、半導体基板１１に、素子分離領域、ウエル、チャネル等を形成するが、ここでは説明及び図示を省略する。
【００１３】
そして、半導体基板１１を原子層制御減圧化学気相成長装置（Atomic Layer Deposition装置）に入れ、温度３５０℃で塩化ハフニウムと水蒸気とを交互に流して酸化ハフニウム膜からなる高誘電体膜１３を形成する。膜厚は３ｎｍとし、形成終了後、酸素雰囲気中８００℃で２０分間アニールを行う。
【００１４】
次に、シリコン酸化膜１２及び高誘電体膜１３が形成された半導体基板１１を縦型減圧化学気相成長装置（ＬＰＣＶＤ装置）に入れる。この縦型ＬＰＣＶＤ装置は、ガス供給ラインにオゾナイザーを接続し、オゾンを炉内に供給できる機能を備えている。そして、６００℃でオゾンを２分間流して、高誘電体膜１３の表面を酸化処理する。
【００１５】
この酸化処理の後に、図１（ｂ）に示すように、高誘電体膜１３上に多結晶シリコン膜１４を形成する。この際、原料ガスとしてモノシラン（ＳｉＨ４）を用い、圧力を０．６Ｔｏｒｒ、形成温度を６００℃とし、膜厚を２００ｎｍとする。そして、この多結晶シリコン膜１４に、加速電圧７０ｋｅＶで批素（Ａｓ）を７×１０１５ａｔｏｍｓ・ｃｍ―２イオン注入する。その後、１０１５℃で５秒間の活性化処理を行う。
【００１６】
次に、多結晶シリコン膜１４上にレジスト（不図示）を形成し、露光現像によりレジストをパターニングし、このレジストをマスクして塩素ガスを用いた反応性イオンエッチングにより多結晶シリコン膜１４をパターニングして、図１（ｃ）に示すように、ゲート電極を形成する。その後、酸素プラズマアッシング法によってレジストを除去する。また、高誘電体膜１３及びシリコン酸化膜１２をパターニングしてゲート絶縁膜を形成する。
【００１７】
ここで、本実施の形態に係る半導体装置の製造方法の効果を確かめるために行った実験について説明する。まず、Ｓｉ基板上にハフニウムシリケート膜を原子層制御化学気相成長法で成長させた試料を作成し、この試料を成膜後２日間空気中に放置した。次に、試料の表面をＸ線光電子分光法（ＸＰＳ）で分析した。この分析結果を表１に示す。この表１から、ハフニウムシリケート膜の表面には、ハフニウムやシリコンよりも遥かに多くの炭素が存在することが分かる。これはクリーンルーム中の有機物が付着したものであると考えられる。
【００１８】
【表１】
2005150544.tif 000003
【００１９】
次に、図２に、ハフニウムシリケート膜形成後、放置時間に対する表面の炭素濃度の変化を示す。放置開始後、急速に表面に炭素が付着することがわかる。そして、図３に、ハフニウムシリケート膜の表面の炭素１Ｓ軌道のＸＰＳスペクトルを示す。ただし、横軸が結合エネルギーで、縦軸が規格化された強度である。この図３から、ハフニウムシリケート膜の表面には、酸素と結合した炭素（２８６〜２９０ｅＶ）と水素と結合した炭素（２８４ｅＶ近傍）が存在することがわかる。そこで、オゾンを試料表面に作用させ、直後にＸＰＳ分析装置に入れて表面を分析したところ、ＸＰＳの感度以下まで炭素が減少することが確認された。
【００２０】
次に、ゲート電極の代わりに面積１００μｍ角のキャパシタパターンをハフニウムシリケート膜上に形成し、このキャパシタに直流電圧を印加してリーク電流と高誘電体ゲート絶縁膜の破壊電圧を測定した。この結果を図４に示す。ただし、図４（ａ）はオゾン処理を行った場合で、図４（ｂ）はオゾン処理を行っていない場合である。オゾン処理を行った試料では、図４（ａ）に示すように、破壊電圧の分布が揃っている。一方、オゾン処理を行わなかった試料では、図４（ｂ）に示すように、耐圧の低いキャパシタが存在することがわかる。これは、高誘電体膜表面に付着した有機物が、活性化処理の間に高誘電体膜を還元するなどの作用を行ったためであると考えられる。
【００２１】
以上の実験結果からも分かるように、本発明の実施の形態に係る半導体装置の製造方法により、ゲート絶縁膜の表面の炭素が減少するため、結晶粒の小さな多結晶シリコン膜からなるゲート電極膜を安定に形成し、ゲート絶縁膜の耐圧など電気的性能のばらつきを抑制し、性能のばらつきが少ないトランジスタを製造することができる。
【００２２】
また、高誘電体膜として、遷移金属酸化物、遷移金属シリケート、遷移金属アルミネート、希土類金属酸化物、希土類金属シリケート及び希土類金属アルミネートの何れかを用いることが好ましい。そして、ゲート絶縁膜として、ハフニウム酸化物、ハフニウムシリケート及びハフニウムアルミネートの何れかを用いることが更に好ましい。
【００２３】
そして、高誘電体膜の表面は非常に活性であり、多結晶シリコン膜の形成直前に酸化処理しなければならないため、高誘電体膜の表面を酸化処理する工程を、多結晶シリコン膜を形成する装置の中で行うことが好ましい。
【００２４】
なお、上記実施の形態では酸化剤としてオゾンを例に挙げて説明したが、これに限らず、酸化剤として、酸素、酸素ラジカル、オゾン、一酸化窒素など、酸化作用を持つ気体を用いることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。
【図２】ハフニウムシリケート膜形成後、放置時間に対する表面の炭素濃度の変化を示す図である。
【図３】ハフニウムシリケート膜の表面の炭素１Ｓ軌道のＸＰＳスペクトルを示す図である。
【図４】キャパシタに直流電圧を印加してリーク電流と高誘電体ゲート絶縁膜の破壊電圧を測定した結果を示す図である。
【符号の説明】
【００２６】
１１  半導体基板
１３  高誘電体膜（ゲート絶縁膜）
１４  多結晶シリコン膜（ゲート電極）
【図１】
2005150544.tif 000004
【図２】
2005150544.tif 000005
【図３】
2005150544.tif 000006
【図４】
2005150544.tif 000007