(57)【要約】【課題】  ＴＦＴの素子特性の劣化やバラツキ、さらにはゲート電極間の短絡不良が生じることなく、安定した素子特性を有するＴＦＴおよびその製造方法を提供する。【解決手段】  本発明のＴＦＴの製造方法は、半導体基板から所定の層厚を有する半導体層を形成する工程と、半導体膜１ａ上に第１のゲート絶縁膜２ａを形成する工程と、半導体膜１ａと第１のゲート絶縁膜２ａとからなる積層膜を、フォトリソグラフィー、エッチング法を用いて所定の形状にパターニングする工程と、半導体膜１ａ上に第１のゲート絶縁膜２ａを介してゲート電極を形成する工程とを備えている。【選択図】        図４
2005057044.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と支持基板とを絶縁層を介して貼り合わせてなる複合基板を用いた薄膜トランジスタの製造方法であって、
前記半導体基板から所定の層厚を有する半導体層を形成する工程と、
前記半導体層上に第１のゲート絶縁膜を形成する工程と、
前記半導体層と前記第１のゲート絶縁膜とからなる積層膜を、フォトリソグラフィー、エッチング法を用いて所定の形状にパターニングする工程と、
前記半導体層上に前記第１のゲート絶縁膜を介してゲート電極を形成する工程とを備えたことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記第１のゲート絶縁膜としてシリコン酸化膜を用い、前記第１のゲート絶縁膜を熱酸化法により形成することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記積層膜をパターニングする工程の後に、パターニングされた前記積層膜を少なくとも覆うように第２のゲート絶縁膜を形成する工程をさらに備え、前記半導体層上に前記第１のゲート絶縁膜および前記第２のゲート絶縁膜を介してゲート電極を形成することを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記第２のゲート絶縁膜を化学的気相成長法により形成することを特徴とする請求項３に記載の薄膜トランジスタの製造方法。
【請求項５】
半導体層と、前記半導体層の上面にのみ形成された第１のゲート絶縁膜と、前記半導体層と前記第１のゲート絶縁膜とを覆う第２のゲート絶縁膜と、前記半導体層の上方に前記第１のゲート絶縁膜および前記第２のゲート絶縁膜を介して形成されたゲート電極と、を備えたことを特徴とする薄膜トランジスタ。
【請求項６】
半導体基板と支持基板とを絶縁層を介して貼り合わせてなる複合基板を用いた薄膜トランジスタを備えた電気光学装置用基板の製造方法であって、
請求項１ないし４のいずれか一項に記載の薄膜トランジスタの製造方法を用いたことを特徴とする電気光学装置用基板の製造方法。
【請求項７】
前記第２のゲート絶縁膜としてシリコン酸化膜を用いることを特徴とする請求項６に記載の電気光学装置用基板の製造方法。
【請求項８】
請求項６または７に記載の電気光学装置用基板の製造方法によって製造されたことを特徴とする電気光学装置用基板。
【請求項９】
請求項８に記載の電気光学装置用基板を備えたことを特徴とする電気光学装置。
【請求項１０】
請求項９に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタおよびその製造方法、電気光学装置用基板およびその製造方法、電気光学装置、電子機器に関するものである。
【背景技術】
【０００２】
従来、液晶表示装置等の電気光学装置に用いられる電気光学装置用基板において、高速化、低消費電力化、高集積化等の観点から、周辺駆動回路や画素スイッチング素子を構成する薄膜トランジスタ（Thin  Film  Transistor，以下ＴＦＴと略記する）の能動層に単結晶シリコンを用いる技術が知られている。単結晶シリコンをガラスや石英等の絶縁基板の上に形成する技術として、従来よりＳＯＩ（Silicon  On  Insulator）技術が用いられている。
ところで、ＴＦＴを基板上に形成する手順としては、ＴＦＴの能動層となるシリコン（Ｓｉ）層を基板上に成膜した後、フォトリソグラフィー、エッチング法を用いてこのＳｉ層をパターニングし、Ｓｉ層上にゲート絶縁膜を形成し、その後、ゲート電極を形成する方法が一般的である（例えば特許文献１参照）。
【特許文献１】特開２００２−２６１０９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述したように、上記従来のＴＦＴの製造方法においては、Ｓｉ層をパターニングした後、ゲート絶縁膜を形成していた。しかしながら、この方法を用いると、Ｓｉ層のパターニング時にＳｉ層とフォトレジストとが直接接触することになり、フォトレジスト中に含まれる重金属等の不純物がＳｉ層中に浸入することでＴＦＴの素子特性が劣化したり、特性がばらつく原因となっていた。
また、Ｓｉ層をドライエッチングする際に、Ｓｉ層にプラズマによるダメージが発生し、これも素子特性劣化の原因となっていた。
さらに、Ｓｉ層をパターニングした後、熱酸化法によりゲート絶縁膜を形成すると、Ｓｉ層の側壁部分に形成されるゲート絶縁膜の形状は、酸化が進みやすい上側が厚く盛り上がり、下側が薄くなる傾向にある。このような形状に起因して、次にゲート電極となる導電膜を成膜し、エッチングを行うと、エッチングの影となるＳｉ層の側壁下部に導電膜のエッチング残りが発生する場合がある。その結果、隣接するゲート電極間の短絡不良が発生することになる。
加えて、上述した酸化が進みやすい上側が厚く盛り上がり、下側が薄くなる傾向にあるゲート絶縁膜の形状に反映されて、Ｓｉ層の端面上部のゲート絶縁膜厚は、熱酸化処理時の応力集中等により鋭角形状をなし、この鋭角となった部分のゲート絶縁膜の膜厚が薄くなる結果、他の部分よりも薄くなり、トランジスタの耐電圧が低下するという課題もあった。
それに加えて、上述した鋭角形状をなしたＳｉ層の部分は、熱酸化処理時の応力集中等により欠陥が多く発生しており、寄生ＭＯＳを発生させる原因となりやすい。
上述したように、ＳＯＩ技術による単結晶シリコンを用いたＴＦＴは、高速化、低消費電力化、高集積化が可能という利点を本来持つものであるが、従来の製造方法を採用する限り、上記の問題が生じる恐れを抱えていた。
【０００４】
本発明は、上記の課題を解決するためになされたものであって、ＴＦＴの素子特性の劣化やバラツキ、さらにはゲート電極間の短絡不良が生じることなく、安定した素子特性を有するＴＦＴおよびその製造方法、ならびにこれを用いた電気光学装置用基板およびその製造方法を提供することを目的とする。さらに、この種の電気光学装置用基板を用いた電気光学装置、電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記の目的を達成するために、本発明のＴＦＴの製造方法は、半導体基板と支持基板とを絶縁層を介して貼り合わせてなる複合基板を用いたＴＦＴの製造方法であって、前記半導体基板から所定の層厚を有する半導体層を形成する工程と、前記半導体層上に第１のゲート絶縁膜を形成する工程と、前記半導体層と前記第１のゲート絶縁膜とからなる積層膜を、フォトリソグラフィー、エッチング法を用いて所定の形状にパターニングする工程と、前記半導体層上に前記第１のゲート絶縁膜を介してゲート電極を形成する工程とを備えたことを特徴とする。
本発明のＴＦＴの製造方法においては、半導体層上に第１のゲート絶縁膜を形成した後、半導体層と第１のゲート絶縁膜とからなる積層膜を、その上に形成したマスクを用いて一括してエッチングし、パターニングしているため、半導体層とフォトレジストが直接接触することがない。そのため、フォトレジスト中に含まれる重金属等の不純物がＳｉ層中に浸入し難くなり、ＴＦＴの特性劣化や特性バラツキを抑制することができる。また、Ｓｉ層のドライエッチング時にＳｉ層が第１のゲート絶縁膜で覆われているため、Ｓｉ層にプラズマによるダメージが入り難くなり、これによる特性劣化も抑制できる。さらに、前記積層膜をパターニングした後、側壁形状が比較的直線的になった積層膜上にゲート電極となる導電膜を形成するため、従来技術のようにＳｉ層の側壁下部に導電膜のエッチング残りが発生することなく、ゲート電極の短絡不良を防止することができる。すなわち、本発明のＴＦＴの製造方法は、半導体層上に第１のゲート絶縁膜を形成した状態でフォトリソグラフィー、エッチング工程を経ることにより、第１のゲート絶縁膜を半導体層の保護膜として機能させ、上記の作用、効果を得るものである。しかしながら、特別な保護膜を形成するわけではなく、保護膜をそのままゲート絶縁膜として用いるわけであるから、製造工程が増えるわけではなく、その点で合理的な方法である。
なお、本発明の方法では、フォトレジスト中の不純物の浸入の問題、ドライエッチング時のプラズマダメージの問題は第１のゲート絶縁膜に対して生じることになるが、半導体膜に対してこれらの問題が生じる場合と比較すると、素子特性への影響がはるかに少ない。
【０００６】
本発明のＴＦＴの製造方法においては、前記第１のゲート絶縁膜としてシリコン酸化膜を用い、前記第１のゲート絶縁膜を熱酸化法により形成することが望ましい。
第１のゲート絶縁膜を熱酸化法により形成することにより良質なゲート絶縁膜とすることができ、良好な素子特性を有するＴＦＴを製造することができる。
【０００７】
また、前記積層膜をパターニングする工程の後に、パターニングされた前記積層膜を少なくとも覆うように第２のゲート絶縁膜を形成する工程をさらに備え、前記半導体層上に前記第１のゲート絶縁膜および前記第２のゲート絶縁膜を介してゲート電極を形成することが望ましい。
上記の構成によれば、第１、第２のゲート絶縁膜の２層によってＴＦＴのゲート絶縁膜が構成されることになるので、ゲートリーク電流を低減することができ、素子の信頼性をより向上することができる。また、第２のゲート絶縁膜を基板全面に形成した場合には、半導体層による段差を緩和することができ、平坦化を図ることができる。
【０００８】
前記第２のゲート絶縁膜を化学的気相成長法（Chemical Vapor Deposition, 以下、ＣＶＤと略記する）により形成することが望ましい。
この構成によれば、第２のゲート絶縁膜を周知の方法を用いて短時間で容易に形成することができる。
【０００９】
本発明のＴＦＴは、半導体層と、前記半導体層の上面にのみ形成された第１のゲート絶縁膜と、前記半導体層と前記第１のゲート絶縁膜とを覆う第２のゲート絶縁膜と、前記半導体層の上方に前記第１のゲート絶縁膜および前記第２のゲート絶縁膜を介して形成されたゲート電極と、を備えたことを特徴とする。
この構成によれば、ＴＦＴの特性の劣化やバラツキ、もしくはゲート電極間の短絡不良が生じることなく、安定した素子特性を有するＴＦＴを得ることができる。また、ゲート絶縁膜が２層で構成されているので、信頼性の高いＴＦＴ素子を実現できる。
【００１０】
本発明の電気光学装置用基板の製造方法は、半導体基板と支持基板とを絶縁層を介して貼り合わせてなる複合基板を用いた薄膜トランジスタを備えた電気光学装置用基板の製造方法であって、上記本発明のＴＦＴの製造方法を用いたことを特徴とする。
この構成によれば、ＴＦＴの特性の劣化やバラツキ、もしくはゲート電極間の短絡不良が生じることなく、安定した素子特性を有するＴＦＴを備えた電気光学装置用基板を得ることができる。
【００１１】
本発明の電気光学装置用基板の製造方法は、前記第２のゲート絶縁膜としてシリコン酸化膜を用いることが望ましい。
前記第２のゲート絶縁膜は基板全面に形成されることが考えられるが、その場合、第２のゲート絶縁膜の形成領域が電気光学装置における表示領域となることがある。そのようなとき、第２のゲート絶縁膜としてシリコン酸化膜を用いれば、シリコン酸化膜は透明なため、表示に色付き等の不具合が生じることがない。
【００１２】
本発明の電気光学装置用基板は、上記本発明の電気光学装置用基板の製造方法によって製造されたことを特徴とする。
この構成によれば、ＴＦＴの特性の劣化やバラツキ、もしくはゲート電極間の短絡不良が生じることなく、安定した素子特性を有するＴＦＴを備えた電気光学装置用基板を得ることができる。
【００１３】
本発明の電気光学装置は、上記本発明の電気光学装置用基板を備えたことを特徴とする。
この構成によれば、表示特性のバラツキ等の少ない電気光学装置を得ることができる。
【００１４】
本発明の電子機器は、上記本発明の電気光学装置を備えたことを特徴とする。
この構成によれば、表示特性のバラツキ等の少ない表示部を備えた電子機器を実現することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の一実施形態を図１〜図９を参照して説明する。
［電気光学装置用基板および電気光学装置］
図１は、本発明の電気光学装置の一例である液晶パネルの全体構成を説明するための平面図であり、ＴＦＴアレイ基板をその上に形成された各構成要素とともに対向基板の側から見た状態を示した平面図である。また、図２は、図１のＡ−Ａ’断面図である。
【００１６】
図１および図２に示す液晶パネルは、一対の基板間に液晶が封入されたものであり、一方の基板をなすＴＦＴアレイ基板１０（電気光学装置用基板）と、これに対向配置された他方の基板をなす対向基板２０とを備えている。
図１は、ＴＦＴアレイ基板１０をその上に形成された各構成要素とともに対向基板２０の側から見た状態を示している。図１に示すように、ＴＦＴアレイ基板１０の上には、シール材５１がその縁に沿って設けられており、その内側には、シール材５１に並行して額縁としての遮光膜５３が設けられている。また、図１において、符号５２は、表示領域を示している。表示領域５２は、額縁としての遮光膜５３の内側の領域であり、液晶パネルの表示に使用する領域である。また、符号５４は、表示領域の外側の領域である非表示領域を示している。
【００１７】
非表示領域５４には、データ線駆動回路１０１および外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられ、走査線駆動回路１０４がこの一辺に隣接する２辺に沿って設けられ、プリチャージ回路１０３が残る一辺に沿って設けられている。さらに、データ線駆動回路１０１、プリチャージ回路１０３、走査線駆動回路１０４と外部回路接続端子１０２との間をつなぐための複数の配線１０５が設けられている。
また、対向基板２０のコーナー部に対応する位置には、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、シール材５１とほぼ同じ輪郭を持つ対向基板２０が当該シール材５１によりＴＦＴアレイ基板１０に固着されている。
【００１８】
図２に示すように、ＴＦＴアレイ基板１０は、石英などの光透過性の絶縁基板からなる基板本体１０Ａと、その液晶層５０側表面上に形成され、インジウム錫酸化物（Indium Tin Oxide, 以下、ＩＴＯと略記する）膜などの透明導電性膜からなる画素電極９ａと、表示領域に設けられた画素スイッチング用ＴＦＴ（スイッチング素子）３０と、ポリイミド膜等の有機膜から形成され、ラビング処理等の所定の配向処理が施された配向膜１６とを主体として構成されている。
他方、対向基板２０は、石英からなる基板本体２０Ａと、その液晶層５０側表面上に形成された対向電極２１と、配向膜２２と、金属などからなり、各画素部の開口領域以外の領域に設けられた遮光膜２３、および、遮光膜２３と同じかあるいは異なる材料からなる額縁としての遮光膜５３とを主体として構成されている。
このように構成され、画素電極９ａと対向電極２１とが対向するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成されている。
【００１９】
また、図２に示すように、ＴＦＴアレイ基板１０の基板本体１０Ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜１２が設けられている。さらに、画素スイッチング用のＴＦＴ３０を構成する半導体膜１ａの直下には、第１層間絶縁膜１２を介して遮光膜１１ａが形成されている。
図２に示すように、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ（ゲート電極）からの電界によりチャネルが形成される半導体膜１ａのチャネル領域１ａ’、走査線３ａと半導体膜１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体膜１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体膜１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。また、本実施の形態においては、ゲート絶縁膜２は、半導体膜１ａの上面にのみ形成された第１のゲート絶縁膜２ａと、半導体膜１ａおよび第１のゲート絶縁膜２ａを覆うように基板全面に形成された第２のゲート絶縁膜２ｂとの２層で構成されている。
【００２０】
また、この液晶パネルにおいては、図２に示すように、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。容量線３ｂおよび走査線３ａは、同一のポリシリコン膜、またはポリシリコン膜と、金属単体、合金、金属シリサイド等の積層構造からなり、蓄積容量７０の誘電体膜と画素スイッチング用ＴＦＴ３０のゲート絶縁膜２とは、同一の２層のシリコン酸化膜から構成されている。また、画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’、ソース領域１ｄ、ドレイン領域１ｅと、第１蓄積容量電極１ｆとは、同一の半導体膜１ａから構成されている。そして、これらの半導体膜１ａは単結晶シリコンからなり、ＳＯＩ技術により絶縁基板１０Ａ上に形成されている。このように、トランジスタの能動層となる半導体膜１ａに単結晶シリコンを用いることで、トランジスタの高性能化及び高集積化を図ることができる。
【００２１】
また、図２に示すように、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、画素スイッチング用ＴＦＴ３０の高濃度ソース領域１ｄへ通じるコンタクトホール５及び画素スイッチング用ＴＦＴ３０の高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。さらに、データ線６ａ及び第２層間絶縁膜４の上には、画素スイッチング用ＴＦＴ３０の高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。また、画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００２２】
［電気光学装置の製造方法］
次に、本発明の電気光学装置の製造方法の一例として、図１、図２に示した液晶パネルを製造する方法を、図３〜図９を参照して説明する。
まず、図３（ａ）に示すように、単結晶シリコン基板（半導体基板）２０６の表面に、熱酸化により酸化膜２０６ｂを形成する。なお、単結晶シリコン基板２０６には、水素イオン（Ｈ+）が、例えば加速電圧１００ｋｅＶ、ドーズ量１０×１０16／ｃｍ2にて注入されている。
【００２３】
次に、図３（ｂ）に示すように、ＴＦＴアレイ基板１０の基板本体となる石英基板（支持基板）１０Ａを用意し、この基板１０Ａの表面にスパッタリング法等により金属膜を形成し、この金属膜をパターニングすることにより遮光膜１１ａを形成する。その後、遮光膜１１ａ上を含む石英基板１０Ａ上に、スパッタリング法、ＣＶＤ法などにより、第１層間絶縁膜１２を形成する。第１層間絶縁膜１２の材料としては、酸化シリコンや、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス等を例示することができる。
【００２４】
そして、単結晶シリコン基板２０６上の酸化膜２０６ｂと石英基板１０Ａ上の第１層間絶縁膜１２とを介して、基板本体１０Ａと単結晶シリコン基板２０６とを貼り合わせる。この貼り合わせ工程は、例えば３００℃で２時間熱処理することにより２枚の基板１０Ａ，２０６を直接貼り合わせる方法を採用することができる。
また、貼り合わせ強度をさらに高めるためには、熱処理温度を上げて４５０℃程度にする必要があるが、石英などからなる基板本体１０Ａの熱膨張係数と単結晶シリコン基板２０６の熱膨張係数とには大きな差があるため、このまま加熱すると単結晶シリコン基板にクラックなどの欠陥が発生し、製造されるＴＦＴアレイ基板１０の品質が劣化する恐れがある。クラックなどの欠陥の発生を抑制するためには、一度３００℃にて貼り合わせのための熱処理を行った単結晶シリコン基板２０６を、ウエットエッチングまたはＣＭＰによって１００〜１５０μｍ程度まで薄くし、その後、さらに高温の熱処理を行うことが望ましい。例えば、８０℃のＫＯＨ水溶液を用いて単結晶シリコン基板２０６の厚さが１５０μｍとなるようにエッチングし、その後、基板本体１０Ａとの貼り合わせを行い、さらに４５０℃にて再び熱処理することにより貼り合わせ強度を高めることが望ましい。
【００２５】
次に、図３（ｃ）に示すように、貼り合わせた単結晶シリコン基板２０６の貼り合わせ面側の酸化膜２０６ｂと単結晶シリコン層２０６ａを残したまま、単結晶シリコン基板２０６を基板本体１０Ａから剥離（分離）するための熱処理を行なう。
この基板の剥離現象は、単結晶シリコン基板２０６中に導入された水素イオンによって、単結晶シリコン基板２０６の表面近傍のある層でシリコンの結合が分断されるために生じるものである。ここでの熱処理は、例えば、貼り合わせた２枚の基板を毎分２０℃の昇温速度にて６００℃まで加熱することにより行なうことができる。この熱処理によって、貼り合わせた単結晶シリコン基板２０６が基板本体１０Ａと分離し、基板本体１０Ａの表面上には単結晶シリコンからなる半導体膜２０６ａが形成される。
次に、図３（ｄ）に示すように、単結晶シリコン層２０６ａの表面にシリコン酸化膜６０を形成する。この際、熱酸化法を用いると、単結晶シリコン層２０６ａの上面および側面にシリコン酸化膜６０が形成される。このシリコン酸化膜６０が後に第１のゲート絶縁膜となるが、熱酸化法によるシリコン酸化膜６０は緻密で良質な膜となるため、ゲートリーク電流の低減にとって好ましい。このシリコン酸化膜６０の膜厚は、例えば１０〜３０ｎｍ、好ましくは２０ｎｍとする。
【００２６】
次に、図４（ａ）に示すように、フォトリソグラフィー工程、エッチング工程により、単結晶シリコン層２０６ａとシリコン酸化膜６０とからなる積層膜を一括してパターニングし、所定パターンの島状の半導体膜１ａおよび第１のゲート絶縁膜２ａを形成する。特に、後で形成するデータ線６ａ下で容量線３ｂが形成される領域及び走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体膜１ａから延設された第１蓄積容量電極１ｆを形成する。
【００２７】
次に、図４（ｂ）に示すように、ＣＶＤ法を用いて、パターニングされた積層膜の表面を含む基板全面にシリコン酸化膜２ｂを形成する。このシリコン酸化膜が第２のゲート絶縁膜２ｂとなり、先に形成した熱酸化法による第１のゲート絶縁膜２ａと合わせてゲート絶縁膜２を構成する。ゲート絶縁膜２は第１のゲート絶縁膜２ａだけで構成することもできるが、その場合には本実施の形態の製造方法を用いると、半導体膜１ａの側面だけはゲート絶縁膜２で覆われないことになる。これに対して、第２のゲート絶縁膜２ｂを形成すると、半導体膜１ａの側面もゲート絶縁膜２で覆われることになり、ゲートリーク電流の低減にさらに寄与することができ、ＴＦＴ素子の信頼性が向上する。また、第２のゲート絶縁膜２ｂは基板全面に形成されるため、半導体膜１ａの段差を緩和することができる。この第２のゲート絶縁膜２ｂとなるシリコン酸化膜の膜厚は、第１のゲート絶縁膜２ａよりもやや厚く、例えば３０〜９０ｎｍ、好ましくは６０ｎｍとする。なお、第２のゲート絶縁膜２ｂの材料としては、シリコン酸化膜に代えて、シリコン窒化膜を用いることもできる。しかしながら、シリコン窒化膜は青色光の波長領域に吸収を持ち、シリコン窒化膜を透過した光は若干黄色付くという特性を有している。したがって、本構成を液晶パネル等の表示装置に応用する場合には、表示に寄与する領域からはシリコン窒化膜を除去しておく方が良い。
【００２８】
次に、図４（ｃ）に示すように、Ｎチャネルの半導体膜１ａに対応する位置にレジスト膜３０１を形成し（図面ではＮチャネル領域のみを図示し、Ｐチャネル領域の図示は省略している）、Ｐチャネルの半導体膜１ａにＰなどのＶ族元素のドーパント３０２を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、２×１０11／ｃｍ2のドーズ量にて）ドープする。
次に、図５（ａ）に示すように、図示を省略するＰチャネルの半導体膜１ａに対応する位置にレジスト膜を形成し、Ｎチャネルの半導体膜１ａにＢなどのIII族元素のドーパント３０３を低濃度で（例えば、Ｂイオンを３５ｋｅＶの加速電圧、１×１０12／ｃｍ2のドーズ量にて）ドープする。
【００２９】
次に、図５（ｂ）に示すように、Ｐチャネル、Ｎチャネル毎に各半導体膜１ａのチャネル領域１ａ’の端部を除く基板１０の表面にレジスト膜３０５を形成し、Ｐチャネルについて、図４（ｃ）に示した工程の約１〜１０倍のドーズ量のＰなどのＶ族元素のドーパント３０６、Ｎチャネルについて図５（ａ）に示した工程の約１〜１０倍のドーズ量のＢなどのIII族元素のドーパント３０６をドープする。
次に、図５（ｃ）に示すように、半導体膜１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化するため、基板本体１０Ａ表面の第１蓄積容量電極１ｆ以外の部分に対応する部分にレジスト膜３０７（走査線３ａよりも幅が広い）を形成し、これをマスクとしてその上からＰなどのＶ族元素のドーパント３０８を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１０14／ｃｍ2のドーズ量にて）ドープする。
【００３０】
次に、図６（ａ）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を３５０ｎｍ程度の厚さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン層３を導電化する。または、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン層３の導電性を高めることができる。さらにポリシリコン層３の導電性を高めるため、ポリシリコン層３の上部に、Ｔｉ、Ｗ、Ｃｏ及びＭｏのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等を、スパッタリング法、ＣＶＤ法、電子ビーム加熱蒸着法などにより、例えば１５０〜２００ｎｍの膜厚に堆積した層構造にすることも可能である。
次に、図６（ｂ）に示すように、レジストマスクを用いたフォトリソグラフィー工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。なお、この後、基板本体１０Ａの裏面に残存するポリシリコンを基板本体１０Ａの表面をレジスト膜で覆ってエッチングすることにより除去する。
【００３１】
次に、図６（ｃ）に示すように、半導体膜１ａに駆動回路用ＴＦＴのＰチャネルのＬＤＤ領域を形成するために、Ｎチャネルの半導体膜１ａに対応する位置をレジスト膜３０９で覆い、ゲート電極をマスクとして、ＢなどのIII族元素のドーパント３１０を低濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、３×１０13／ｃｍ2のドーズ量にて）ドープし、Ｐチャネルの低濃度ソース領域及び低濃度ドレイン領域を形成する。
続いて、図６（ｄ）に示すように、半導体膜１ａに画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴのＰチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、Ｎチャネルの半導体膜１ａに対応する位置をレジスト膜３０９で覆った状態で、かつ、図示はしていないが走査線３ａよりも幅の広いマスクでレジスト層をＰチャネルに対応する走査線３ａ上に形成した状態で、同じくＢなどのIII族元素のドーパント３１１を高濃度で（例えば、ＢＦ2イオンを９０ｋｅＶの加速電圧、２×１０15／ｃｍ2のドーズ量にて）ドープする。
【００３２】
次に、図７（ａ）に示すように、半導体膜１ａに画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴのＮチャネルのＬＤＤ領域を形成するために、Ｐチャネルの半導体膜１ａに対応する位置をレジスト膜（図示せず）で覆い、走査線３ａ（ゲート電極）をマスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６×１０12／ｃｍ2のドーズ量にて）ドープし、Ｎチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
続いて、図７（ｂ）に示すように、半導体膜１ａに画素スイッチング用ＴＦＴ３０および駆動回路用ＴＦＴのＮチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト６２をＮチャネルに対応する走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４×１０15／ｃｍ2のドーズ量にて）ドープする。以上により、ＴＦＴ３０が製造される。
【００３３】
次に、図７（ｃ）に示すように、容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
この後、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約８５０℃のアニール処理を２０分程度行う。
次に、図７（ｄ）に示すように、データ線に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより、あるいはウエットエッチングにより形成する。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程によって第２層間絶縁膜４に開孔する。
【００３４】
次に、図８（ａ）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を、金属膜６として、約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積する。
さらに、図８（ｂ）に示すように、フォトリソグラフィー工程、エッチング工程等により金属膜６をパターニングし、データ線６ａを形成する。
次に、図８（ｃ）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好ましく、さらに８００ｎｍがより好ましい。
【００３５】
次に、図９（ａ）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的に接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングあるいはウエットエッチングにより形成する。
次に、図９（ｂ）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積する。
さらに、図９（ｃ）に示すように、フォトリソグラフィー工程、エッチング工程等により透明導電性薄膜９をパターニングし、画素電極９ａを形成する。なお、本実施形態の液晶装置が反射型液晶装置である場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜１６が形成される。
以上のようにして、ＴＦＴアレイ基板（電気光学装置用基板）１０が製造される。
【００３６】
次に、対向基板２０の製造方法及びＴＦＴアレイ基板１０と対向基板２０とから液晶パネルを製造する方法について説明する。
図２に示した対向基板２０については、基板本体２０Ａとしてガラス基板等の光透過性基板を用意し、基板本体２０Ａの表面上に、遮光膜２３及び周辺見切りとしての遮光膜５３を形成する。遮光膜２３及び周辺見切りとしての遮光膜５３は、例えばＣｒ、Ｎｉ、Ａｌなどの金属材料をスパッタリングした後、フォトリソグラフィー工程、エッチング工程を経て形成される。なお、これらの遮光膜２３、５３は、上記の金属材料の他、カーボンやＴｉなどをフォトレジストに分散させた樹脂ブラックなどの材料から形成してもよい。
その後、基板本体２０Ａの表面上の全面にスパッタリング法などにより、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。さらに、対向電極２１の表面上の全面にポリイミドなどの配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、かつ所定方向にラビング処理を施すこと等により、配向膜２２を形成する。以上のようにして、対向基板２０が製造される。
【００３７】
そして、上述のように製造されたＴＦＴアレイ基板１０と対向基板２０とを、配向膜１６及び２２が互いに対向するようにシール材５１により貼り合わせ、真空吸引法などの方法により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶を吸引して、所定の厚みを有する液晶層５０を形成することにより、上記構造の液晶パネルが製造される。
そして、最後に、対向基板２０の投射光が入射する側およびＴＦＴアレイ基板１０の出射光が出射する側に各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ（VerticallyAligned）モード、ＰＤＬＣ(Polymer Dipersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【００３８】
上述したように、本実施形態のＴＦＴの製造方法においては、半導体膜１ａ上に第１のゲート絶縁膜２ａを形成した後、半導体膜１ａと第１のゲート絶縁膜２ａとからなる積層膜を、その上に形成したレジストマスクを用いて一括してエッチングし、パターニングしているため、半導体膜１ａとフォトレジストが直接接触することがない。そのため、フォトレジスト中に含まれる重金属等の不純物が半導体膜１ａ中に浸入し難くなり、ＴＦＴの特性劣化や特性バラツキを抑制することができる。また、半導体膜１ａのドライエッチング時に半導体膜１ａが第１のゲート絶縁膜２ａで覆われているため、半導体膜１ａにプラズマによるダメージが入り難くなり、これによる特性劣化も抑制できる。さらに、前記積層膜をパターニングした後、側壁形状が比較的直線的になった積層膜上に走査線３ａ（ゲート電極）となるポリシリコン層３を形成するため、従来技術のようにＳｉ層の側壁下部に導電膜のエッチング残りが発生することなく、ゲート電極の短絡不良を防止することができる。
加えて、上述した酸化が進みやすい上側が厚く盛り上がり、下側が薄くなる傾向にあるゲート絶縁膜２ａの形状に反映されて、Ｓｉ層の端面上部のゲート絶縁膜２が熱酸化処理時の応力集中等により鋭角形状をなし、この鋭角となった部分のゲート絶縁膜２の膜厚が薄くなる結果、他の部分よりも薄くなることによるトランジスタの耐電圧の低下を抑制することができる。
それに加えて、上述した鋭角形状をなした半導体膜１ａの部分の、熱酸化処理時の応力集中等による欠陥発生が抑制され、寄生ＭＯＳの発生も抑制することができる。
すなわち、本方法は、半導体膜１ａ上に第１のゲート絶縁膜２ａを形成した状態でフォトリソグラフィー、エッチング工程を経ることにより、第１のゲート絶縁膜２ａを半導体膜１ａの保護膜として機能させ、上記の作用、効果を得るものである。しかしながら、特別な保護膜を形成するわけではなく、保護膜をそのままゲート絶縁膜として用いるわけであるから、製造工程が増えるわけではなく、合理的な方法である。また、第１、第２のゲート絶縁膜２ａ，２ｂの２層によってＴＦＴ３０のゲート絶縁膜２を構成しているので、ゲートリーク電流を十分に低減することができ、素子の信頼性をより向上することができる。
【００３９】
［電気光学装置の変形例］
本発明の電気光学装置の一形態として、図２に示した断面構造を持つ液晶パネルに代えて、以下の図１０に示す断面構造を持つ液晶パネルを挙げることもできる。なお、図１０の液晶パネルの基本構造は図２と全く同様であり、図１０において図２と共通の構成要素には同一の符号を付し、説明は省略する。
図２に示す液晶パネルは、ＴＦＴアレイ基板１０の基板本体１０Ａと画素スイッチング用ＴＦＴ３０との間に第１層間絶縁膜１２が設けられ、ＴＦＴ３０を構成する半導体膜１ａの直下に第１層間絶縁膜１２を介して遮光膜１１ａが形成されていた。これに対して、図１０に示す液晶パネルは、遮光膜１１ａがシリコン酸化膜７１とシリコン窒化膜７２の２層の絶縁膜で覆われ、ＴＦＴ３０を構成する半導体膜１ａの直下に第１層間絶縁膜１２、シリコン窒化膜７２、シリコン酸化膜７１を介して遮光膜１１ａが形成されている形態となっている。
この構造においても、図２に示した液晶パネルと同様、安定した素子特性のＴＦＴを得ることができる。さらにこの構造の場合、遮光膜１１ａが２層の絶縁膜で覆われているため、遮光膜１１ａが酸化することなどによる変質を防止し、信頼性の高いＴＦＴアレイ基板とすることができる。
【００４０】
［投射型表示装置］
次に、上記実施形態の電気光学装置を備えた電子機器の一例である投射型表示装置について説明する。
図１１は、本発明の投射型表示装置の一例を示した概略構成図である。図１１において、投射型表示装置１１００は、上述した液晶パネル（電気光学装置）を３個用意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇおよび９６２Ｂとして用いた投射型表示装置の光学系の概略構成図を示す。本例の投射型表示装置の光学系には、光源装置（光源）９２０と、均一照明光学系９２３が採用されている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０と、合成された光束を投射面１００の表面に拡大投射する投射光学系としての投射レンズユニット９０６を備えている。また、青色光束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７をも備えている。
【００４１】
均一照明光学系９２３は、２つのレンズ板９２１、９２２と反射ミラー９３１を備えており、反射ミラー９３１を挟んで２つのレンズ板９２１、９２２が直交する状態に配置されている。均一照明光学系９２３の２つのレンズ板９２１、９２２は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０から出射された光束は、第１のレンズ板９２１の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２の矩形レンズによって３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ付近で重畳される。したがって、均一照明光学系９２３を用いることにより、光源装置９２０が出射光束の断面内で不均一な照度分布を有している場合でも、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを均一な照明光で照明することが可能となる。
【００４２】
各色分離光学系９２４は、青緑反射ダイクロイックミラー９４１と、緑反射ダイクロイックミラー９４２と、反射ミラー９４３から構成される。まず、青緑反射ダイクロイックミラー９４１において、光束Ｗに含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射され、緑反射ダイクロイックミラー９４２の側に向かう。赤色光束Ｒはこのミラー９４１を通過して、後方の反射ミラー９４３で直角に反射されて、赤色光束Ｒの出射部９４４から色合成プリズム９１０の側に出射される。
次に、緑反射ダイクロイックミラー９４２において、青緑反射ダイクロイックミラー９４１において反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９４５から色合成光学系の側に出射される。緑反射ダイクロイックミラー９４２を通過した青色光束Ｂは、青色光束Ｂの出射部９４６から導光系９２７の側に出射される。本例では、均一照明光学素子の光束Ｗの出射部から、色分離光学系９２４における各色光束の出射部９４４、９４５、９４６までの距離がほぼ等しくなるように設定されている。
【００４３】
色分離光学系９２４の赤色、緑色光束Ｒ、Ｇの出射部９４４、９４５の出射側には、それぞれ集光レンズ９５１、９５２が配置されている。したがって、各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これらの集光レンズ９５１、９５２に入射して平行化される。
このように平行化された赤色、緑色光束Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、図示しない駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Ｂは、導光系９２７を介して対応するライトバルブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。なお、本例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置された液晶パネル９６２Ｒ、９６２Ｇ、９６２Ｂとからなる液晶ライトバルブである。
【００４４】
導光系９２７は、青色光束Ｂの出射部９４６の出射側に配置した集光レンズ９５４と、入射側反射ミラー９７１と、出射側反射ミラー９７２と、これらの反射ミラーの間に配置した中間レンズ９７３と、ライトバルブ９２５Ｂの手前側に配置した集光レンズ９５３とから構成されている。集光レンズ９４６から出射された青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂに導かれて変調される。各色光束の光路長、すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は青色光束Ｂが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７を介在させることにより、光量損失を抑制することができる。
各ライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成プリズム９１０に入射され、ここで合成される。そして、この色合成プリズム９１０によって合成された光が投射レンズユニット９０６を介して所定の位置にある投射面１００の表面に拡大投射されるようになっている。
この投射型表示装置は、ライトバルブとして上記実施形態の液晶パネル（電気光学装置）９６２Ｒ、９６２Ｇ、９６２Ｂを備えているため、表示特性のバラツキ等の少ない表示部を備えた電子機器を実現することができる。
【００４５】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施の形態では、基板１０Ａにはガラス等の絶縁材料を用いたが、必ずしも絶縁材料である必要はなく、半導体や導電材料からなる基板を用いてもよい。
また、上記実施形態では電気光学装置の例として透過型液晶装置を説明したが、これ以外にも、反射型の液晶装置やエレクトロルミネッセンス表示装置等、種々の装置に対して本発明を適用することができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の電気光学装置の一例である液晶パネルの全体構成を説明するための平面図であり、ＴＦＴアレイ基板をその上に形成された各構成要素とともに対向基板の側から見た状態を示した平面図である。
【図２】図１のＡ−Ａ’断面図である。
【図３】同、電気光学装置の製造方法を示す工程図である。
【図４】同、電気光学装置の製造方法を示す工程図である。
【図５】同、電気光学装置の製造方法を示す工程図である。
【図６】同、電気光学装置の製造方法を示す工程図である。
【図７】同、電気光学装置の製造方法を示す工程図である。
【図８】同、電気光学装置の製造方法を示す工程図である。
【図９】同、電気光学装置の製造方法を示す工程図である。
【図１０】同、電気光学装置の変形例を示す断面図である。
【図１１】本発明の投射型表示装置の一例を示した概略構成図である。
【符号の説明】
【００４７】
１ａ…半導体膜、１ａ′…チャネル領域、２…ゲート絶縁膜、２ａ…第１のゲート絶縁膜、２ｂ…第２のゲート絶縁膜、３ａ…ゲート電極、１０Ａ…石英基板、３０…ＴＦＴ（薄膜トランジスタ）、１０１，１０３，１０４…周辺駆動回路、２０６…単結晶シリコン基板（半導体基板）、９６２Ｒ，９６２Ｇ，９６２Ｂ…液晶パネル（電気光学装置）
【図１】
2005057044.tif 000003
【図２】
2005057044.tif 000004
【図３】
2005057044.tif 000005
【図４】
2005057044.tif 000006
【図５】
2005057044.tif 000007
【図６】
2005057044.tif 000008
【図７】
2005057044.tif 000009
【図８】
2005057044.tif 000010
【図９】
2005057044.tif 000011
【図１０】
2005057044.tif 000012
【図１１】
2005057044.tif 000013