(57)【要約】【課題】  双方向シフトレジスタのシフト方向切替信号のようなあまり変化しない信号のレベルシフタにおける無駄な電流消費を低減すると共に、該信号の変化があった場合は、タイムラグを生じさせることなくその変化に対応可能なレベルシフタ、表示装置を提供する。【解決手段】  レベルシフタ３０１ａは、双方向シフトレジスタのスタート信号をイネーブル信号ＥＮとし、該イネーブル信号ＥＮがＨｉｇｈレベルの期間は定常電流を流してレベルシフト部５２３を能動化し、イネーブル信号ＥＮがＬｏｗレベルの期間は定常電流を遮断してレベルシフト部５２３を非能動化する。【選択図】  図１
2005093028.tif 000002
【特許請求の範囲】
【請求項１】
シフトレジスタと組み合わせて配され、定常電流が流れるレベルシフト手段を有し、該レベルシフト手段にて入力信号の信号レベルをレベルシフトさせるレベルシフタにおいて、
上記入力信号の周波数がシフトレジスタの開始信号よりも低く、かつ、シフトレジスタの開始信号を用い、該開始信号がアクティブレベルの期間は上記定常電流を流して上記レベルシフト手段を能動化し、上記開始信号が非アクティブレベルの期間は上記定常電流の流れを遮断して上記レベルシフト手段を非能動化する動作制御手段を有することを特徴とするレベルシフタ。
【請求項２】
非能動化時に、上記定常電流を遮断する直前のレベルシフトされた信号レベルを保持する信号レベル保持手段を有することを特徴とする請求項１に記載のレベルシフタ。
【請求項３】
上記シフトレジスタが双方向シフトレジスタであり、上記入力信号が、該双方向シフトレジスタのシフト方向を切り替えるシフト方向切替信号であることを特徴とする請求項２に記載のレベルシフタ。
【請求項４】
それぞれにシフトレジスタを備えた走査信号線駆動回路及びデータ信号線駆動回路が、相互に交差する複数の走査信号線及びデータ信号線によって区画された表示部に、走査信号線及びデータ信号線を駆動して映像信号を書き込んで表示を行う表示装置において、
上記走査信号線駆動回路及びデータ信号線駆動回路の少なくとも一方に、請求項１又は２に記載のレベルシフタを備えていることを特徴とする表示装置。
【請求項５】
それぞれに双方向シフトレジスタを備えた走査信号線駆動回路及びデータ信号線駆動回路が、相互に交差する複数の走査信号線及びデータ信号線によって区画された表示部に、走査信号線及びデータ信号線を駆動して映像信号を書き込んで表示を行う表示装置において、
上記走査信号線駆動回路及びデータ信号線駆動回路は、双方向シフトレジスタのシフト方向を切り替えるシフト方向切替信号のレベルシフタとして、請求項１又は２に記載のレベルシフタを備えていることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス型の表示装置における走査信号線駆動回路やデータ信号線駆動回路などに好適に用いられるレベルシフタ、及びそれを用いた表示装置に関するものである。
【背景技術】
【０００２】
マトリクス型の表示装置における走査信号線駆動回路やデータ信号線駆動回路では、各走査信号線へ与える走査信号を生成したり、各データ信号線へ与える電圧を映像信号からサンプリングする際のタイミングを取ったりするために、シフトレジスタが広く使用されている。
【０００３】
また、近年、ビデオカメラやデジタルカメラのモニターパネルで代表されるように、画像表示部の向きに応じて、表示画像の上下や左右を反転させた鏡像を表示することができる装置も実用化されている。このように表示画像を反転可能な表示装置では、シフトレジスタとして、データのシフト方向（走査方向）の切り替えが可能な双方向シフトレジスタが使用される。この双方向シフトレジスタを使用することで、シフト方向を切り替えるだけで、映像信号を記憶することなく、鏡像の表示が可能となる。
【０００４】
一方、ＩＣ等の電子回路の消費電力は、周波数と、負荷容量と、電圧の２乗とに比例して大きくなる。このため、表示装置への映像信号を生成する回路など、表示装置に接続される周辺回路や、該表示装置自体でも、消費電力を低減するために、駆動電圧が益々低く設定される傾向にある。
【０００５】
しかしながら、表示部周囲の額縁部の面積を狭くして表示部面積を広く確保するために、表示部の回路だけでなく、表示部を駆動するための走査信号線駆動回路やデータ信号線駆動回路などをも表示部と同一基板上に作り込んだモノリシック形成の表示装置において、特に上記走査信号線駆動回路やデータ信号線駆動回路を多結晶シリコン薄膜トランジスタで形成した表示装置では、基板間あるいは同一基板内においても閾値電圧の相違が数Ｖ程度に達することもあり、駆動電圧の低減が充分に進んでいるとは言い難い。
【０００６】
そのため、駆動電圧が低減された周辺回路から入力される低電圧信号のままでは、表示部を駆動する上記走査信号線駆動回路やデータ信号線駆動回路は動作せず、低電圧信号をこれら駆動回路の動作電圧にまで昇圧するレベルシフタが必要となっている。
【０００７】
図１１に、レベルシフタの一般的な回路構成を示す。図１１に示すレベルシフタ９００は、ＰＭＯＳトランジスタ９０１・９０３・９０５・９０７、ＮＭＯＳトランジスタ９０２・９０４・９０６・９０８を備えて構成されている。
【０００８】
ＰＭＯＳトランジスタ９０１・９０３の各ゲート端子はＶＳＳレベルに接続され、各ソース端子はＶＤＤレベルに、各ドレイン端子はＮＭＯＳトランジスタ９０２・９０４の各ドレイン端子にそれぞれ接続されている。また、ＮＭＯＳトランジスタ９０２のゲート端子とドレイン端子とは相互に接続され、ソース端子はＶＳＳレベルに接続されている。そして、ＮＭＯＳトランジスタ９０４のソース端子に入力信号ｉｎ（昇圧させるべき信号）が入力される。これらＰＭＯＳトランジスタ９０１・９０３、及びＮＭＯＳトランジスタ９０２・９０４にて、レベルシフト部（レベルシフト手段）９１２が構成されている。
【０００９】
上記ＰＭＯＳトランジスタ９０３のドレイン端子とＮＭＯＳトランジスタ９０４のドレイン端子との接続点Ｖ２は、ドレイン端子同士が相互に接続されたＰＭＯＳトランジスタ９０５及びＮＭＯＳトランジスタ９０６の各ゲート端子に接続されている。ＰＭＯＳトランジスタ９０５のソース端子はＶＤＤレベルに、ＮＭＯＳトランジスタ９０６のソース端子はＶＳＳレベルにそれぞれ接続されており、これらＰＭＯＳトランジスタ９０５及びＮＭＯＳトランジスタ９０６はインバータ９１０を構成している。
【００１０】
上記ＰＭＯＳトランジスタ９０５のドレイン端子とＮＭＯＳトランジスタ９０６のドレイン端子との接続点であるインバータ９１０の出力端子は、ドレイン端子同士が相互に接続されたＰＭＯＳトランジスタ９０７及びＮＭＯＳトランジスタ９０８の各ゲート端子に接続されている。ＰＭＯＳトランジスタ９０７のソース端子はＶＤＤレベルに、ＮＭＯＳトランジスタ９０８のソース端子はＶＳＳレベルにそれぞれ接続され、これらＰＭＯＳトランジスタ９０７及びＮＭＯＳトランジスタ９０８は、２段目のインバータ９１１を構成している。そして、上記ＰＭＯＳトランジスタ９０７のドレイン端子とＮＭＯＳトランジスタ９０８のドレイン端子との接続点であるインバータ９１１の出力端子より出力信号ｏｕｔが出力される。
【００１１】
上記構成では、ＰＭＯＳトランジスタ９０１のゲート端子にはＶＳＳレベルが接続されているため、ＰＭＯＳトランジスタ９０１がＯＮし、ＰＭＯＳトランジスタ９０１のドレイン端子の電位はＶＤＤレベルとなるが、このドレイン端子は、ＮＭＯＳトランジスタ９０２のゲート端子にも接続されているため、ＮＭＯＳトランジスタ９０２もＯＮしている。その結果、ＰＭＯＳトランジスタ９０１とＮＭＯＳトランジスタ９０２との接続点Ｖ１の電位は、ＶＤＤレベルとＶＳＳレベルの間のある一定電位になり、このある一定の電位が、ＮＭＯＳトランジスタ９０４のバイアス電圧となる。
【００１２】
また、ＰＭＯＳトランジスタ９０３は、そのゲート端子にＶＳＳレベルが接続されているためＯＮし、そのドレイン端子の電位もＶＤＤレベルとなるが、ＮＭＯＳトランジスタ９０４もそのゲート端子に上記した接続点Ｖ１の電位であるバイアス電圧がかかっているためＯＮしている。その結果、ＰＭＯＳトランジスタ９０３とＮＭＯＳトランジスタ９０４との接続点Ｖ２であるレベルシフト部９１２の出力端子Ｖ２の電位は、入力端子より入力される入力信号ｉｎの電位によって決まり、入力信号ｉｎのＬｏｗがＶＳＳレベル、そのＨｉｇｈがＶＣＣレベル（ＶＣＣ＜ＶＤＤ）の場合、入力信号ｉｎがＬｏｗ入力ならば、接続点Ｖ２の電位はＶＤＤレベルとＶＳＳレベルの間のある一定電位Ｖｌｏｗとなり、Ｈｉｇｈ入力ならば、接続点Ｖ２の電位はＶＤＤレベルとＶＣＣ電位の間のある一定電位Ｖｈｉｇｈとなる。
【００１３】
ＰＭＯＳトランジスタ９０５とＮＭＯＳトランジスタ９０６とからなるインバータ９１０は、電位Ｖｌｏｗと電位Ｖｈｉｇｈとの間に閾値があり、該インバータ９１０へ印加される接続点Ｖ２の電位がＶｌｏｗならば、ＰＭＯＳトランジスタ９０５がＯＮしてその出力端子となる接続点Ｖ３の電位はＶＤＤレベルとなる。一方、接続点Ｖ２の電位がＶｈｉｇｈならば、ＮＭＯＳトランジスタ９０６がＯＮして接続点Ｖ３の電位はＶＳＳレベルとなる。
【００１４】
ＰＭＯＳトランジスタ９０７とＮＭＯＳトランジスタ９０８とからなるインバータ９１１は、通常のインバータであり、該インバータ９１１へ印加される接続点Ｖ３の電位がＶＤＤレベルならば、ＮＭＯＳトランジスタ９０８がＯＮしてその出力信号ｏｕｔはＶＳＳレベルとなる。一方、接続点Ｖ３の電位がＶＳＳレベルならば、ＰＭＯＳトランジスタ９０７がＯＮして、その出力信号ｏｕｔの電位はＶＤＤレベルになる。
【００１５】
つまり、レベルシフト部９１２に入力される入力信号ｉｎがＬｏｗ入力（ＶＳＳレベル）のとき、高電圧の出力信号ｏｕｔはＶＳＳレベルとなり、低電圧の入力信号ｉｎがＨｉｇｈ入力（ＶＣＣ電位）のとき、高電圧の出力信号ｏｕｔはＶＤＤレベルとなる。このようにして、低電圧信号である入力信号ｉｎが高電圧信号である出力信号ｏｕｔにレベルシフトされたことになる。
【００１６】
ところで、このような構成のレベルシフタ９００では、Ｈｉｇｈ側のＶＤＤレベルの電源からＬｏｗ側のＶＳＳレベルの電源への電流パスが存在し、そのパスには定常電流と呼ばれる電流が常時に流れている。詳細には、ＰＭＯＳトランジスタ９０１からＮＭＯＳトランジスタ９０２に定常電流が流れており、このような定常電流が流れていることで、接続点Ｖ１が所定の電位となり、ＮＭＯＳトランジスタ９０４のバイアス電圧を作り出して、上記レベルシフト部９１２が動作する。しかしながら、このような定常電流は、低電圧の入力信号ｉｎを高電圧の出力信号ｏｕｔにレベルシフトする時には必要であるが、レベルシフトさせる必要がない時は甚だ無駄に流れており、無駄な電流消費となっている。
【００１７】
特許文献１には、このようなレベルシフタにおいて生じる無駄な電流消費を低減させるための技術として、双方向シフトレジスタの両側に置かれたスタート信号（開始信号）を昇圧する各レベルシフタのうち、シフト方向によって使用されない方のレベルシフタにおける定常電流のパスを遮断するというものが開示されている。シフト方向の切り替え可能な双方向シフトレジスタを搭載したパネルの場合、双方向シフトレジスタをスタートさせるスタート信号は、双方向シフトレジスタの両側から入力させる必要があるため、スタート信号をレベルシフトさせるためのレベルシフタを、双方向シフトレジスタの両側に設けることがあるが、シフト方向はたびたび変わるものではないため、両側に置いた上記レベルシフタのうちの一方は、シフト方向が切り替わらない限り全く使用されていない状態となり、その部分で発生する無駄な電流消費を無くすることができる。
【特許文献１】特開２０００−３２２０２０号（２０００年１１月２４日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１８】
また、本願出願人は、シフトレジスタが動作している期間にスタート信号のレベルシフタの定常電流をなくし、特許文献１の構成よりもさらに低消費電力化を図り得る構成を先に提案している（特願２００３−３２８４号、２００３年１月９日出願、未公開）。これは、特許文献１に記載されている構成では、使用されている方のレベルシフタには常に定常電流が流れているため、この部分でやはり電力の無駄な消費が発生していることに着目している。つまり、スタート信号がレベルシフトを必要とするのは、スタート信号がＬｏｗからＨｉｇｈ、もしくはＨｉｇｈからＬｏｗに変化する時、すなわち双方向シフトレジスタがスタートする時だけであり、それ以外はレベルシフトを必要としない。換言すれば、双方向シフトレジスタが動作しているときは、スタート信号のレベルシフタは動作しなくてもよく、レベルシフタの定常電流は必要ない。そこで、シフトレジスタが動作している期間は、スタート信号のレベルシフタの定常電流を無くすることで、低消費電力化を図ることができる。
【００１９】
ところで、通常、双方向シフトレジスタのスタート信号が低電圧であれば、双方向シフトレジスタのシフト方向を切り替えるシフト方向切替信号も同様に低電圧であるため、該シフト方向切替信号を昇圧するレベルシフタも当然備えられている。したがって、シフト方向切替信号のレベルシフタにおいても、上記した定常電流による無駄な消費電力が発生している。
【００２０】
しかしながら、上記特許文献１及び本願出願人が先に提案している先願は何れも、スタート信号を昇圧するレベルシフタにおける低消費電力化を図るものであって、上記シフト方向切替信号を昇圧するレベルシフタにおける低消費電力化を図ることについては、何ら記載されていない。
【００２１】
また、双方向シフトレジスタのシフト方向を切り替える場合、双方向シフトレジスタでのシフト動作が終了し、新たにスタート信号が双方向シフトレジスタへ与えられるまでの間に、シフト方向切替信号を変化させておく必要がある。これは、双方向シフトレジスタでの信号シフト中にシフト方向切替信号が変化すると、双方向シフトレジスタのシフト動作中に途中で方向が反転してしまい、正常な画像を表示できない期間が発生するためである。
【００２２】
この問題に対して、シフト方向切替信号を所定のタイミングで双方向シフトレジスタに与えるためには、シフト方向切替信号の変化がいつ生じたとしても、双方向シフトレジスタの信号シフト動作終了後で、次にスタート信号が入力されるまでの期間に入力させ得るようなロジックを構成する必要がある。
【００２３】
そして、上記したシフト方向切替信号のレベルシフタにおける無駄な電流消費の問題は、シフト方向切替信号のレベルシフタだけの問題ではなく、シフト方向と同様にあまり変化しない信号、例えば解像度を切り替える解像度切替信号や、バイナリドライバ/アナログドライバを選択するドライバ切替信号のような信号のレベルシフタにおいても発生している。
【００２４】
本発明は、上記問題点に鑑みなされたものであり、その目的は、双方向シフトレジスタのシフト方向切替信号のようなあまり変化しない信号のレベルシフタにおける無駄な電流消費を低減して低消費電力化を図ると共に、該信号の変化があった場合は、タイムラグを生じさせることなくその変化に対応することが可能なレベルシフタ、及びそれを用いた表示装置を提供することにある。
【課題を解決するための手段】
【００２５】
本発明に係るレベルシフタは、上記課題を解決するために、シフトレジスタと組み合わせて配され、定常電流が流れるレベルシフト手段を有し、該レベルシフト手段にて入力信号の信号レベルを変化させるレベルシフタにおいて、上記入力信号の周波数がシフトレジスタの開始信号よりも低く、かつ、シフトレジスタの開始信号を用い、該開始信号がアクティブレベルの期間は上記定常電流を流して上記レベルシフト手段を能動化し、上記開始信号が非アクティブレベルの期間は上記定常電流の流れを遮断して上記レベルシフト手段を非能動化する動作制御手段を有することを特徴としている。
【００２６】
本発明の係るレベルシフタは、上記構成に加えて、さらに、非能動化時に、上記定常電流を遮断する直前の変化された信号レベルを保持する信号レベル保持手段を有することを特徴としている。
【００２７】
本発明の係るレベルシフタは、上記構成に加えて、さらに、上記シフトレジスタが双方向シフトレジスタであり、上記入力信号が、該双方向シフトレジスタのシフト方向を切り替えるシフト方向切替信号であることを特徴としている。
【００２８】
本発明の係る表示装置は、上記課題を解決するために、それぞれにシフトレジスタを備えた走査信号線駆動回路及びデータ信号線駆動回路が、相互に交差する複数の走査信号線及びデータ信号線によって区画された表示部に、走査信号線及びデータ信号線を駆動して映像信号を書き込んで表示を行う表示装置において、上記走査信号線駆動回路及びデータ信号線駆動回路の少なくとも一方に、上記本発明のレベルシフタを備えていることを特徴としている。
【００２９】
本発明に係る別の表示装置は、上記課題を解決するために、それぞれに双方向シフトレジスタを備えた走査信号線駆動回路及びデータ信号線駆動回路が、相互に交差する複数の走査信号線及びデータ信号線によって区画された表示部に、走査信号線及びデータ信号線を駆動して映像信号を書き込んで表示を行う表示装置において、上記走査信号線駆動回路及びデータ信号線駆動回路は、双方向シフトレジスタのシフト方向を切り替えるシフト方向切替信号のレベルシフタとして、上記本発明のレベルシフタを備えていることを特徴としている。
【発明の効果】
【００３０】
本発明に係るレベルシフタは、以上のように、周波数がシフトレジスタの開始信号よりも低い入力信号を扱うレベルシフタであって、これにおいて、シフトレジスタの開始信号を用い、該開始信号がアクティブレベルの期間は上記定常電流を流して上記レベルシフト手段を能動化し、上記開始信号が非アクティブレベルの期間は上記定常電流の流れを遮断して上記レベルシフト手段を非能動化する動作制御手段を有するので、開始信号がアクティブレベルの期間のみレベルシフト手段に定常電流が流れ、開始信号が非アクティブレベルの期間は定常電流が遮断されるので、常時、定常電流が流れ続ける構成よりも電力消費を抑えて低消費電力化が図れる。
【００３１】
しかも、レベルシフト手段が能動化するのは、シフトレジスタの開始信号がアクティブレベルとなっている期間のみであるので、入力信号がレベルシフト手段にてレベルシフトされるタイミングと、シフトレジスタのシフト動作期間とは重なることはない。したがって、たとえ入力信号がシフトレジスタのシフト動作中に変化したとしても、それがレベルシフトされてそれによる動作変化が起こる（変化が反映される）のは、常にシフトレジスタがシフト動作をしていない期間中となり、入力信号の変化による動作変化がシフトレジスタのシフト動作中に起こらないようにするための何らの手段をも講じる必要がない。
【００３２】
さらに、入力信号の変化による動作変化は、入力信号の変化があった後の次のシフトレジスタのシフト動作期間に生じるので、入力信号に変化があった場合は、タイムラグを生じさせることなくその変化を動作に対応させることが可能となる。
【００３３】
また、本発明に係るレベルシフタは、さらに、非能動化時に、定常電流を遮断する直前のレベルシフトされた信号レベルを保持する信号レベル保持手段を有するので、レベルシフト手段が非能動化されてレベルシフタが停止している間、レベルシフタの出力電圧が不定となると、レベルシフタに接続されている後段回路の動作が不安定になる恐れがあるが、これにより、信号レベル保持手段にてレベルシフタの出力電圧をレベルシフタした電圧に保持することができ、上記不定な出力電圧に起因する後段回路の誤動作を防止することができる。
【００３４】
また、本発明の係るレベルシフタは、双方向シフトレジスタのシフト方向を切り替えるシフト方向切替信号のレベルシフタとして用いることができ、その場合は、低消費電力化と共に、レベルシフトされたシフト方向切替信号がシフト動作中の双方向シフトレジスタに与えられないようにするラッチ回路や遅延回路等の何らの手段を講じることなく、双方向シフトレジスタのシフト動作中にシフト方向切替信号が与えられてしまってシフト動作が乱れるといった不具合を回避することができる。また、シフト方向切替信号の変化があった後の次のシフトレジスタのシフト動作にその変化を反映させてシフト方向を切り替えることができるので、シフト方向切替指示とそれによるシフト方向の切り替わりタイミングとの間にタイムラグを生じることがない。
【００３５】
本発明に係る表示装置は、以上のように、走査信号線駆動回路及びデータ信号線駆動回路の少なくとも一方に、本発明のレベルシフタを備えているので、多結晶シリコンなどで形成され、表示パネルと一体形成される駆動回路は、単結晶シリコンチップで形成される外部回路に比べて移動度が低いことなどから、その動作電圧が高い一方、外部回路の駆動電圧は低いので、外部回路からの信号が入力される駆動回路にはレベルシフタを搭載する必要があるが、本発明のシフトレジスタを適用することで、効果的に低消費電力化が図れる。しかも、低消費電力化だけでなく、シフトレジスタのシフト動作中、つまり、書き込み動作中には入力信号の変化が反映されないので、入力信号が直接表示に寄与する信号であったとしても、表示に不具合を生じることはなく、かつ、入力信号の変化による表示上の変化を、タイムラグを生じることなく反映させることができる。
【００３６】
本発明に係る表示装置は、以上のように、走査信号線駆動回路及びデータ信号線駆動回路は、双方向シフトレジスタのシフト方向を切り替えるシフト方向切替信号のレベルシフタとして、本発明のレベルシフタを備えているので、上記と同様に、多結晶シリコンなどで形成され、表示パネルと一体形成される駆動回路は、単結晶シリコンチップで形成される外部回路に比べて移動度が低いことなどから、その動作電圧が高い一方、外部回路の駆動電圧は低いので、外部回路からの信号が入力される駆動回路にはレベルシフタを搭載する必要があるが、本発明のシフトレジスタを適用することで、効果的に低消費電力化が図れる。しかも、低消費電力化だけでなく、シフトレジスタのシフト動作中、つまり、書き込み動作中にシフト方向切替信号が切り替わってもその変化は書き込み動作中には反映されないので、表示に不具合を生じることはなく、かつ、シフト方向切替信号の切り替わりによる表示上の変化を、タイムラグを生じることなく表示に反映させることができる。
【発明を実施するための最良の形態】
【００３７】
まず、本発明の比較例の構成について、図５〜図８を用いて説明する。図５は比較例の走査信号線駆動回路２００のブロック図である。この比較例の走査信号線駆動回路では、双方向シフトレジスタのシフト方向を切り替えるためのシフト方向切替信号ＵＤ（図６参照）を昇圧するレベルシフタ２０１ａ（図７参照）の定常電流を、双方向シフトレジスタ２０４（図５参照）の最終段出力がＨｉｇｈである期間のみ流すことにより低消費電力化を図るものである。
【００３８】
走査信号線駆動回路２００は、モノリシック形成されており、レベルシフタ群２０１、シフトレジスタブロック２０２、及び最終段出力選択回路２０３を備えている。
【００３９】
レベルシフタ群２０１は、表示装置外部から入力される各種の入力信号を低電圧から高電圧へとレベルシフトする複数のレベルシフタよりなる。上記入力信号としては、後述する双方向シフトレジスタ２０４のシフト方向を切り替えるシフト方向切替信号ＵＤ、双方向シフトレジスタ２０４のシフトクロックである第１及び第２のクロック信号ＣＫ１・ＣＫ２、双方向シフトレジスタ２０４のシフト動作を開始させるスタート信号（開始信号）ＳＰ等がある。これら各入力信号は、レベルシフタ群２０１に備えられた対応する所定のレベルシフタを経て、パネル内シフト方向切替信号ＵＤｚ、パネル内第１及び第２のクロック信号ＣＫ１Ｚ・ＣＫ２Ｚ、パネル内スタート信号ＳＰＺとなる。
【００４０】
シフトレジスタブロック２０２は、縦続接続されたｎ＋２段のフリップフロップＳＲ０・ＳＲ１・…・ＳＲｎ・ＳＲｎ＋１よりなる双方向シフトレジスタ２０４と、該双方向シフトレジスタ２０４の両側に配されたスタート信号選択回路２０５・２０５とで構成されている。走査信号線ＯＵＴがＯＵＴ１〜ＯＵＴｎまでのｎ本の場合、シフトレジスタ２０４におけるフリップフロップＳＲ１・…・ＳＲｎまでの出力が走査信号線ＯＵＴ１〜ＯＵＴｎを駆動する。そして、両端のフリップフロップＳＲ０とＳＲｎ＋１の出力は、シフト方向によって、スタート信号ＳＰの検出、或いは最終段フリップフロップのリセットに用いられる。
【００４１】
最終段出力選択回路２０３は、双方向シフトレジスタ２０４のシフト方向によるシフトレジスタブロック２０４の最終段出力の選択回路である。上述したように、この比較例の走査信号線駆動回路では、シフト方向を切り替えるシフト方向切替信号ＵＤのレベルシフタの定常電流を、双方向シフトレジスタ２０４の最終段出力がＨｉｇｈである期間のみ流すようにしている。双方向シフトレジスタ２０４ではシフト方向によって最終段出力が異なるため、最終段出力を選択する回路機構が必要となる。
【００４２】
図６のタイミングチャートに上記走査信号線駆動回路２００の動きを示す。図６に示すように、走査信号線駆動回路２００にスタート信号ＳＰが入力され（スタート信号ＳＰがＨｉｇｈ、つまりアクティブレベルになると）、それがレベルシフトされてなるパネル内スタート信号ＳＰＺを検出した次のクロックＣＫＺ（この場合はＣＫ１Ｚ）から垂直表示期間が始まる。
【００４３】
垂直表示期間では、双方向シフトレジスタ２０４のシフト方向が順方向、つまりフリップフロップＳＲ０先頭としてフリップフロップＳＲｎ＋１を末尾とする場合、シフトレジスタブロック２０２の出力により初段の走査信号線ＯＵＴ１から最終段の走査信号線ＯＵＴｎまで順次出力され（順次Ｈｉｇｈになり）、走査信号線ＯＵＴｎを出力し終わると（Ｌｏｗになる）、垂直帰線期間に入る。一方、シフト方向が逆方向の場合、つまりフリップフロップＳＲｎ＋１を先頭としてフリップフロップＳＲ０を末尾とする場合、シフトレジスタブロック２０２の出力は初段の走査信号線ＯＵＴｎから最終段の走査信号線ＯＵＴ１まで順次出力され、走査信号線ＯＵＴ１を出力し終わり、垂直帰線期間に入る。１画面の表示期間である１フレームは、このような垂直表示期間と垂直帰線期間とで構成され、表示装置はこの１フレームを繰り返すことにより表示を継続する。
【００４４】
そして、図６に示すように、この比較例の走査信号線駆動回路では、シフトレジスタブロック２０２における最終段の走査信号線ＯＵＴｎの出力がＨｉｇｈの間、シフト方向切替信号ＵＤのレベルシフタに定常電流を流すイネーブル信号ｅｎをＨｉｇｈにしている。イネーブル信号ｅｎがＨｉｇｈの期間、シフト方向切替信号ＵＤをレベルシフトさせることができる。そして、最終段の走査信号線ＯＵＴｎの出力の立ち下がり、つまりｅｎ信号の立ち下がりに、レベルシフトしたシフト方向切替信号ＵＤの信号レベルを保持し、このときに、パネル内切替信ＵＤｚにその変化を反映させる（図中、ポイントＢ）。
【００４５】
ここで、シフト方向切替信号ＵＤの変化をパネル内シフト方向切替信号ＵＤｚに最終段ＯＵＴｎの出力の立ち下がりで反映させるのは、垂直表示期間中にシフト方向切替信号ＵＤｚを切り替えると、双方向シフトレジスタ２０４のシフト方向が垂直表示期間途中で反転し、表示に乱れが生じるためである。垂直帰線期間中であれば、双方向シフトレジスタ２０４が動作していないため、表示に影響を及ぼすことはない。
【００４６】
図７に、上記レベルシフタ群２０１のブロック図を示す。レベルシフタ群２０１は、スタート信号ＳＰのレベルシフタ２０１ｄ、第１及び第２のクロック信号ＣＫ１・ＣＫ２の各レベルシフタ２０１ｂ・２０１ｃ、及びシフト方向切替信号ＵＤのレベルシフタ２０１ａよりなる。なお、ＵＤＢｚは、パネル内シフト方向切替信号の反転信号である。
【００４７】
図８に、シフト方向切替信号ＵＤのレベルシフタ２０１ａの回路構成を示す。レベルシフタ２０１ａは、ＰＭＯＳトランジスタ５０１・５０３・５０５・５０８・５０９・５１２・５１４・５１６・５１７、ＮＭＯＳトランジスタ５０２・５０４・５０６・５０７・５１０・５１１・５１３・５１５・５１８・５１９を備えて構成されている。
【００４８】
ここで、ＰＭＯＳトランジスタ５０１・５０３・５０５、及びＮＭＯＳトランジスタ５０２・５０４・５０６は、図１１のレベルシフタを構成するＰＭＯＳトランジスタ９０１・９０３・９０５、及びＮＭＯＳトランジスタ９０２・９０４・９０６とほぼ同じ構成であり、ＰＭＯＳトランジスタ５０１・５０３と、ＮＭＯＳトランジスタ５０２・５０４にて、レベルシフト部（レベルシフト手段）５２３が構成され、ＰＭＯＳトランジスタ５０５とＮＭＯＳトランジスタ５０６にて、インバータ５３１が構成されている。異なるのは、ＰＭＯＳトランジスタ５０１・５０３の各ゲート端子に、イネーブル信号ｅｎがインバータ５３０を介して入力されると共に、ＮＭＯＳトランジスタ５０２の相互に接続されたドレイン端子とゲート端子との接続点に、ＮＭＯＳトランジスタ５０７のドレイン端子が接続されている点である。該ＮＭＯＳトランジスタ５０７のソース端子はＶＳＳレベルに接続され、ゲート端子にはイネーブル信号ｅｎがインバータ５３０を介して入力されている。シフト方向切替信号ｅｄは、ＮＭＯＳトランジスタ５０４のソース端子に入力されている。
【００４９】
インバータ５３１を構成するＰＭＯＳトランジスタ５０５及びＮＭＯＳトランジスタ５０６における、各ドレイン端子同士の接続点は、ＰＭＯＳトランジスタ５０９とＮＭＯＳトランジスタ５１０の相互に接続されたゲート端子に接続されている。上記ＰＭＯＳトランジスタ５０９のソース端子は、ソース端子がＶＤＤレベルに接続されたＰＭＯＳトランジスタ５０８のドレイン端子と接続され、該ＰＭＯＳトランジスタ５０８のゲート端子にはイネーブル信号ｅｎが入力されている。一方、ＮＭＯＳトランジスタ５１０のソース端子は、ソース端子がＶＳＳレベルに接続されたＮＭＯＳトランジスタ５１１のドレイン端子と接続され、該ＮＭＯＳトランジスタ５１１のゲート端子にはイネーブル信号ｅｎがインバータ５３０を介して入力されている。
【００５０】
また、ＰＭＯＳトランジスタ５０９とＮＭＯＳトランジスタ５１０の各ドレイン端子同士の接続点は、ＰＭＯＳトランジスタ５１２とＮＭＯＳトランジスタ５１３の相互に接続されたソース端子同士の接続点に接続されると共に、インバータ５３１を構成するＰＭＯＳトランジスタ５０５とＮＭＯＳトランジスタ５０６の相互に接続されたゲート端子にも接続され、ＰＭＯＳトランジスタ５０５・５０８・５０９と、ＮＭＯＳトランジスタ５０６・５１０・５１１にて、第１のラッチ回路５２４を構成している。
【００５１】
上記ＰＭＯＳトランジスタ５１２のゲート端子にはイネーブル信号ｅｎが入力され、ＮＭＯＳトランジスタ５１３のゲート端子にはイネーブル信号ｅｎがインバータ５３０を介して入力される。これらＰＭＯＳトランジスタ５１２及びＮＭＯＳトランジスタ５１３の各ドレイン端子同士の接続点は、インバータ５３２を構成するＰＭＯＳトランジスタ５１４とＮＭＯＳトランジスタ５１５の各ゲート端子と接続されている。これらＰＭＯＳトランジスタ５１４及びＮＭＯＳトランジスタ５１５の各ドレイン端子も相互に接続され、ＰＭＯＳトランジスタ５１４のソース端子はＶＤＤレベルに、ＮＭＯＳトランジスタ５１５のソース端子はＶＳＳレベルにそれぞれ接続されている。これらＰＭＯＳトランジスタ５１４及びＮＭＯＳトランジスタ５１５はインバータ５３２を構成している。
【００５２】
これらＰＭＯＳトランジスタ５１４とＮＭＯＳトランジスタ５１５の各ドレイン端子の接続点であるインバータ５３２の出力端子が、ＰＭＯＳトランジスタ５１７とＮＭＯＳトランジスタ５１８の各ゲート端子と接続されている。ＰＭＯＳトランジスタ５１７のソース端子は、ソース端子がＶＤＤレベルに接続されたＰＭＯＳトランジスタ５１６のドレイン端子と接続され、該ＰＭＯＳトランジスタ５１６のゲート端子にはイネーブル信号ｅｎがインバータ５３０を介して入力されている。一方、ＮＭＯＳトランジスタ５１８のソース端子は、ソース端子がＶＳＳレベルに接続されたＮＭＯＳトランジスタ５１９のドレイン端子と接続され、該ＮＭＯＳトランジスタ５１９のゲート端子にはイネーブル信号ｅｎが入力されている。
【００５３】
また、これらＰＭＯＳトランジスタ５１７とＮＭＯＳトランジスタ５１８の各ドレイン端子同士の接続点である出力端子より、内部シフト方向切替信号ＵＤｚが出力される。また、これらの出力端子は、インバータ５３２を構成するＰＭＯＳトランジスタ５１４とＮＭＯＳトランジスタ５１５のゲート端子と接続され、ＰＭＯＳトランジスタ５１４・５１６・５１７と、ＮＭＯＳトランジスタ５１５・５１８・５１９にて、第２のラッチ回路５３５を構成している。
【００５４】
このような構成では、イネーブル信号ｅｎがＨｉｇｈ（ＶＤＤレベル）の場合、ＮＭＯＳトランジスタ５０７はＯＦＦし、ＰＭＯＳトランジスタ５０１とＰＭＯＳトランジスタ５０３のゲート端子にＬｏｗ（ＶＳＳレベル）が入力されるため、ＰＭＯＳトランジスタ５０１、ＮＭＯＳトランジスタ５０２、ＰＭＯＳトランジスタ５０３、ＮＭＯＳトランジスタ５０４、ＰＭＯＳトランジスタ５０５、ＮＭＯＳトランジスタ５０６は、図９のシフトレジスタのＰＭＯＳトランジスタ９０１、ＮＭＯＳトランジスタ９０２、ＰＭＯＳトランジスタ９０３、ＮＭＯＳトランジスタ９０４、ＰＭＯＳトランジスタ９０５、ＮＭＯＳトランジスタ９０６と同じ、シフト方向切替信号ＵＤの信号レベルを変化させるレベルシフト動作を行う。
【００５５】
また、ＰＭＯＳトランジスタ５０８とＮＭＯＳトランジスタ５１１は共にＯＦＦしているため、ＰＭＯＳトランジスタ５０８・５０９とＮＭＯＳトランジスタ５１０・５１１は何も動作しない。また、ＰＭＯＳトランジスタ５１２とＮＭＯＳトランジスタ５１３も共にＯＦＦしているため、シフト方向切替信号ＵＤをレベルシフトして反転した信号は、ＰＭＯＳトランジスタ５１４及びＮＭＯＳトランジスタ５１５以降の回路群には影響を及ぼさない。これらＰＭＯＳトランジスタ５１４及びＮＭＯＳトランジスタ５１５以降の回路群は、ＰＭＯＳトランジスタ５１６とＮＭＯＳトランジスタ５１９がＯＮして第２のラッチ回路５３５を構成しているので、イネーブル信号ｅｎがＨｉｇｈになる前の出力ＵＤｚを保持している。
【００５６】
つまり、イネーブル信号ｅｎがＨｉｇｈのとき、レベルシフト部５２３は動作してシフト方向切替信号ＵＤの信号レベルをレベルシフトさせるが、パネル内シフト方向切替信号ＵＤｚは、イネーブル信号ｅｎがＨｉｇｈになる前の信号レベルを保持している。
【００５７】
一方、イネーブル信号ｅｎがＬｏｗ(ＶＳＳレベル)の場合は、ＰＭＯＳトランジスタ５０１・５０３がＯＦＦし、ＮＭＯＳトランジスタ５０７がＯＮしてＮＭＯＳトランジスタ５０２・５０４のゲート端子がＶＳＳレベルになるため、ＮＭＯＳトランジスタ５０２・５０４もＯＦＦする。これにより、レベルシフト部５２３には定常電流が流れなくなり、シフト方向切替信号ＵＤに対してシフトレジスト部５２３はレベルシフタ動作を行わない。
【００５８】
このとき、ＰＭＯＳトランジスタ５０８とＮＭＯＳトランジスタ５１１は共にＯＮしているため、ＰＭＯＳトランジスタ５０８・５０９とＮＭＯＳトランジスタ５１０・５１１は、ＰＭＯＳトランジスタ５０５及びＮＭＯＳトランジスタ５０６と共に第１のラッチ回路を構成し、イネーブル信号ｅｎがＬｏｗ(ＶＳＳレベル)になる前にレベルシフトした信号の反転信号を保持している。その保持された信号は、ＰＭＯＳトランジスタ５１２とＮＭＯＳトランジスタ５１３がＯＮしているので、ＰＭＯＳトランジスタ５１４とＮＭＯＳトランジスタ５１５で構成されたインバータ５３２により反転され、出力されるパネル内シフト方向切替信号ＵＤｚは、イネーブル信号ｅｎがＬｏｗ(ＶＳＳレベル)になる前にレベルシフトした信号となる。このとき、ＰＭＯＳトランジスタ５１６とＮＭＯＳトランジスタ５１９は共にＯＦＦしているため、ＰＭＯＳトランジスタ５１６・５１７とＮＭＯＳトランジスタ５１８・５１９は何も動作しない。
【００５９】
つまり、イネーブル信号ｅｎがＬｏｗのとき、レベルシフト部５２３は動作せず、パネル内シフト方向切替信号ＵＤｚは、イネーブル信号ｅｎがＬｏｗになる前のレベルシフトされた信号レベルを保持している。
【００６０】
したがって、シフト方向切替信号ＵＤのレベルシフタ２０１ａは、イネーブル信号ｅｎがＨｉｇｈの間だけイネーブルとなって定常電流が流れ、その間にシフト方向切替信号ＵＤはレベルシフトされるが、パネル内シフト方向切替信号ＵＤｚに、そのレベルシフトされた信号が反映されるのは、イネーブル信号ｅｎの立ち下がりのタイミングとなる。
【００６１】
しかしながら、このような比較例の構成、つまり、シフトレジスタブロック２０２の最終段出力をシフト方向切替信号ＵＤのレベルシフタのイネーブル信号ｅｎとして制御する構成では、シフト方向切替信号ＵＤを垂直帰線期間で変化させても、パネル内シフト方向切替信号ＵＤｚに反映されるのは、続く垂直表示期間が終わった後になり、実際表示が反転する（動作状態が変化する）のは、シフト方向切替信号ＵＤを切り替えた次のフレームからとなる。図６で説明すると、１フレーム目の垂直帰線期間にシフト方向切替信号ＵＤを変化させているが（ポイントＡ）、パネル内シフト方向切替信号ＵＤｚには２フレーム目の垂直表示期間ではその変化は反映されず、２フレーム目の垂直帰線期間にて反映されるため（ポイントＢ）、表示に反映されるのは３フレーム目となる。そのため、比較例の構成では、シフト方向の切り替えと表示にタイムラグが生じていた。
【００６２】
また、シフト方向が順方向(フリップフロップＳＲ０→ＳＲｎ＋１方向)の場合と、逆方向(フリップフロップＳＲｎ＋１→ＳＲ０方向)の場合では、シフトレジスタブロック２０２における最終段となる出力段ＯＵＴが異なる。順方向では最終段は出力段ＯＵＴｎとなるのに対し、逆方向では最終段は出力段ＯＵＴ１となる。そのため、シフト方向切替信号ＵＤのレベルシフタの定常電流を流すイネーブル信号ｅｎとなるシフトレジスタブロック２０２の最終段出力が、シフト方向によって出力段ＯＵＴｎまたはＯＵＴ１のどちらになるのかを選択する上記最終段出力選択回路２０３が必要となる。
【００６３】
このような不具合を解決するものとして、以下に、本発明に係る実施の一形態を、図１ないし図４を用いて説明する。なお、説明の便宜上、前述した比較例で用いた部材と同じ機能を有する部材には同じ参照符号を付して、その説明を省略する。
【００６４】
図２は、本実施の形態における走査信号線駆動回路３００のブロック図であり、図３は該走査信号線駆動回路の動きを示したタイミングチャートである。
【００６５】
図２に示すように、本走査信号線駆動回路３００も、モノリシック形成されている点、及びシフトレジスタブロック２０２を備えている点では同じである。比較例の走査信号線駆動回路との違いは、レベルシフタ群２０１に代えてレベルシフタ群３０１を備えている点と、最終段出力選択回路２０３を備えていない点である。
【００６６】
レベルシフタ群３０１は、図４にそのブロック図を示すように、図７のブロック図に示したレベルシフタ群２０１とは、シフト方向切替信号ＵＤのレベルシフタとして、２０１ａに代えて３０１ａを備えている。レベルシフタ３０１ａには、イネーブル信号ＥＮが入力され、該イネーブル信号ＥＮによって、レベルシフタ３０１ａの定常電流が制御され、
動作状態が制御される。そして、図２に示すように、本実施の形態では、このイネーブル信号ＥＮとして、双方向シフトレジスタ２０４のスタート信号（開始信号）がレベルシフタ２０１ｄにてレベルシフトされたパネル内スタート信号ＳＰＺを用いている。
【００６７】
図１に、シフト方向切替信号ＵＤのレベルシフタ３０１ａの回路構成を示す。レベルシフタ３０１ａは、ＰＭＯＳトランジスタ９０１・９０３・９０５・９０８・９０９・９１２、ＮＭＯＳトランジスタ９０２・９０４・９０６・９０７・９１０・９１１・９１３を備えて構成されている。
【００６８】
ここで、ＰＭＯＳトランジスタ９０１・９０３・９０５・９０８・９０９、及びＮＭＯＳトランジスタ９０２・９０４・９０６・９１０・９１１は、図８のレベルシフタを構成するＰＭＯＳトランジスタ５０１・５０３・５０５・５０８・５０９、及びＮＭＯＳトランジスタ５０２・５０４・５０６・５１０・５１１と同じ構成である。したがって、本レベルシフタ３０１ａは、レベルシフタ２０１ａにおいて、そのＰＭＯＳトランジスタ５１２及びＮＭＯＳトランジスタ５１３以降の回路群に代えて、図１１のレベルシフタにおいて示した、通常のインバータを構成するＰＭＯＳトランジスタ９０７及びＮＭＯＳトランジスタ９０８と同様の、ＰＭＯＳトランジスタ９１２及びＮＭＯＳトランジスタ９１３を備えた構成である。
【００６９】
上記構成において、イネーブル信号ＥＮがＨｉｇｈ(ＶＤＤレベル)、つまりスタート信号ＳＰＺがＨｉｇｈ(ＶＤＤレベル)の場合、インバータ５３０にてイネーブル信号ＥＮが反転入力されるＮＭＯＳトランジスタ９０７はＯＦＦし、ＰＭＯＳトランジスタ９０１と９０３のゲート端子にＬｏｗ(ＶＳＳレベル)が入力される。また、ＰＭＯＳトランジスタ９０８とＮＭＯＳトランジスタ９１１も共にＯＦＦしているので、ＰＭＯＳトランジスタ９０８・９０９とＰＭＯＳトランジスタ９１０・９１１は、何も動作しない。そのため、レベルシフタ３０１ａは、図１１のレベルシフタと同じ回路構成となる。つまり、イネーブル信号ＥＮがＨｉｇｈのとき、パネル内シフト方向切替信号ＵＤＺは、シフト方向切替信号ＵＤをレベルシフトした信号となっている。
【００７０】
一方、イネーブル信号ＥＮがＬｏｗ(ＶＳＳレベル)、つまりスタート信号ＳＰＺがＬｏｗ(ＶＳＳレベル)の場合、ＰＭＯＳトランジスタ９０１・９０３が共にＯＦＦし、ＮＭＯＳトランジスタ９０７がＯＮしてＮＭＯＳトランジスタ９０２・９０４のゲート端子がＶＳＳレベルになるため、ＮＭＯＳトランジスタ９０２・９０４もＯＦＦする。するとレベルシフト部５２３における定常電流がなくなり、レベルシフト部５２３が動作しなくなる。このとき、ＰＭＯＳトランジスタ９０８とＮＭＯＳトランジスタ９１１は共にＯＮしているため、ＰＭＯＳトランジスタ９０８・９０９とＮＭＯＳトランジスタ９１０・９１１は、ＰＭＯＳトランジスタ９０５、ＮＭＯＳトランジスタ９０６と共に第１のラッチ回路５２４（信号レベル保持手段）を構成し、イネーブル信号ＥＮがＬｏｗ(ＶＳＳレベル)になる前にレベルシフトした信号の反転信号を保持している。その保持された信号は、ＰＭＯＳトランジスタ９１２とＮＭＯＳトランジスタ９１３で構成されたインバータ９１７で非反転信号となる。
【００７１】
つまり、イネーブル信号ＥＮがＬｏｗのとき、シフト方向切替信号ＵＤのレベルシフタは動作せず、パネル内部のシフト方向切替信号ＵＤＺは、イネーブル信号ＥＮがＬｏｗになる前にレベルシフトされた信号を保持している。
【００７２】
これにより、シフト方向切替信号ＵＤのレベルシフタ回路３０１ａは、イネーブル信号ＥＮがＨｉｇｈ、つまりスタート信号ＳＰＺがＨｉｇｈの間だけイネーブルとなって定常電流が流れ、その間にシフト方向切替信号ＵＤはレベルシフトされ、かつ、パネル内部のシフト方向切替信号ＵＤＺに、そのレベルシフトされた信号が反映される。そのレベルシフトされた信号は、イネーブル信号ＥＮがＬｏｗつまりスタート信号ＳＰＺがＬｏｗになっても保持されている。図３を用いて説明すると、１フレーム目の垂直帰線期間にＵＤを変化させると（ポイントＣ）、パネル内シフト方向切替信号ＵＤＺはポイントＤで変化して２フレーム目の垂直表示期間には既に反映されているので、タイムラグは生じない。なお、ここでは動作制御手段は、インバータ５３０、ＰＭＯＳトランジスタ９０８・９０９、ＮＭＯＳトランジスタ９０７・９１０・９１１等にて構成されている。
【００７３】
以上のように、本実施の形態の走査信号線駆動回路３００では、スタート信号ＳＰがＨｉｇｈレベル（アクティブレベル）の期間のみレベルシフト部５２３に定常電流が流れ、スタート信号ＳＰがＬｏｗレベル（非アクティブレベル）の期間は定常電流が遮断されるので、常時、定常電流が流れ続ける構成よりも電力消費を抑えて低消費電力化が図れる。
【００７４】
しかも、レベルシフタ３０１ａのレベルシフト部５２３が能動化するのは、双方向シフトレジスタ２０４のスタート信号ＳＰがＨｉｇｈレベルとなっている期間のみであるので、シフト方向切替信号ＵＤがレベルシフト部５２３にてレベルシフトされるタイミングと、双方向シフトレジスタ４０２のシフト動作期間とは重なることはない。したがって、たとえシフト方向切替信号ＵＤが双方向シフトレジスタ２０４のシフト動作中に変化したとしても、それがレベルシフトされてそれによるシフト方向の切り替わりは、常に双方向シフトレジスタ２０４がシフト動作をしていない期間（垂直帰線期間）中となり、シフト方向切替信号ＵＤの変化によるシフト方向の切り替えが、表示に影響を与える双方向シフトレジスタ２０４のシフト動作中とはならない。
【００７５】
さらに、シフト方向の変化は、シフト方向切替信号ＵＤの変化後のすぐ後の双方向シフトレジスタ２０４のシフト動作期間に生じるので、シフト方向切替信号ＵＤに変化があった場合は、タイムラグを生じさせることなくそれを動作に対応させることが可能となる。
【００７６】
また、レベルシフタ３０１ａは、非能動化時に、第１のラッチ回路５２４にて定常電流を遮断する直前のレベルシフトされた信号レベルを保持するので、レベルシフト部５２３が非能動化されてレベルシフタ３０１ａが停止している間、レベルシフタ３０１ａの出力電圧が不定となって、レベルシフタ３０１ａに接続されている後段回路の動作が不安定になるようなことがない。
【００７７】
なお、本実施の形態では、走査信号線駆動回路を例示したが、シフト方向切替信号のレベルシフタ３０１ａがデータ信号線駆動回路に搭載されている構成ももちろん可能である。また、ここでは、あまり変化しないシフト方向切替信号のレベルシフタ３０１ａについて説明したが、これに限るものではない。例えば解像度切替信号やバイナリドライバ/アナログドライバの切替信号のように、シフトレジスタ２０４のスタート信号より周波数の低い信号であれば、上記したレベルシフタ３０１ａと同様のものを使用することが可能であり、本実施形態と同様の効果が得られる。
【００７８】
最後に、上述のように構成されるレベルシフタ３０１ａを含む走査信号線駆動回路やデータ信号駆動回路を搭載した好適な一使用例として、画像表示装置に適用した場合について説明する。図９は、その画像表示装置２１のブロック図である。
【００７９】
この画像表示装置２１は、大略的に、表示パネル２２に、映像信号ＤＡＴを生成する制御回路２３が搭載されて構成される。前記表示パネル２２は、マトリクス状に配列された画素ＰＩＸを有する表示部２４と、前記各画素ＰＩＸを駆動する走査信号線駆動回路２５及びデータ信号線駆動回路２６とを備えて構成される。走査信号線駆動回路２５はシフトレジスタ２５ａを備え、データ信号線駆動回路２６はシフトレジスタ２６ａ及びサンプリング回路２６ｂを備えている。これらのシフトレジスタ２５ａ・２６ａの少なくとも一方に、前記したレベルシフタ３０１ａの回路構成を有するレベルシフタが組み合わせて具備されている。
【００８０】
表示部２４及び両駆動回路２５・２６は、製造時の手間と、配線容量とを削減するために、同一基板上にモノリシック形成されている。また、より多くの画素ＰＩＸを集積し、表示面積を拡大するために、前記表示部２４及び駆動回路２５・２６は、ガラス基板上に形成された多結晶シリコン薄膜トランジスタなどから構成されている。さらに、歪み点が６００℃以下の通常のガラス基板を用いても、歪み点以上のプロセスに起因するソリやタワミが発生しないように、前記多結晶シリコン薄膜トランジスタは、６００℃以下のプロセス温度で製造される。
【００８１】
前記表示部２４は、相互に交差するｎ本の走査信号線ＯＵＴ１〜ＯＵＴｎ及びｋ本のデータ信号線ＤＬ１〜ＤＬｋによって区画されて形成される前記各画素ＰＩＸの領域に、走査信号線駆動回路２５及びデータ信号線駆動回路２６が、走査信号線ＯＵＴ１〜ＯＵＴｍ及びデータ信号線ＤＬ１〜ＤＬｋを介して前記制御回路２３からの映像信号ＤＡＴを順次書き込んでいくことで画像表示を行う。各画素ＰＩＸは、たとえば図１０で示すように構成される。
【００８２】
図１０において、前記走査信号線ＯＵＴ及びデータ信号線ＤＬと共に、画素ＰＩＸには、アドレスを表すｋ以下の任意の整数ｉ及びｎ以下の任意の整数ｊが付加されている。各画素ＰＩＸは、ゲートが走査信号線ＯＵＴへ、ソースがデータ信号線ＤＬに接続される電界効果トランジスタ（スイッチング素子）ＳＷと、この電界効果トランジスタＳＷのドレインに一方の電極が接続される画素容量Ｃｐとを備えて構成される。前記画素容量Ｃｐの他方の電極は、全画素ＰＩＸに共通の共通電極線に接続されている。前記画素容量Ｃｐは、液晶容量ＣＬと、必要に応じて付加される補助容量Ｃｓとから構成されている。
【００８３】
したがって、走査信号線ＯＵＴが選択されると、電界効果トランジスタＳＷが導通し、データ信号線ＤＬに印加された電圧が画素容量Ｃｐに印加される。一方、前記走査信号線ＯＵＴの選択期間が終了して、電界効果トランジスタＳＷが遮断されている間、画素容量Ｃｐは該遮断時の電圧を保持し続ける。ここで液晶の透過率または反射率は、液晶容量ＣＬに印加される電圧によって変化する。したがって、走査信号線ＯＵＴを選択し、データ信号線ＤＬへ映像信号ＤＡＴに応じた電圧を印加することで、画素ＰＩＸの表示状態を、映像信号ＤＡＴに合わせて変化させることができる。
【００８４】
また、制御回路２３からデータ信号線駆動回路２６までの間、各画素ＰＩＸへの映像信号ＤＡＴは時分割で伝送されており、データ信号線駆動回路２６は、タイミング信号となる所定の周期のクロック信号ＣＫ１Ｚ・ＣＫ２Ｚとスタート信号ＳＰＺとに基づいたタイミングで、映像信号ＤＡＴから、各画素ＰＩＸへの映像データを抽出する。具体的には、シフトレジスタ２６ａが、制御回路２３からのクロック信号ＣＫＳに同期してスタートパルスＳＰＳを順次シフトすることによって、所定の間隔ずつタイミングが異なる出力信号Ｄ１〜Ｄｋを生成し、サンプリング回路２６ｂが、その各出力信号Ｄ１〜Ｄｋが示すタイミングで前記映像信号ＤＡＴをサンプリングして、各データ信号線ＤＬ１〜ＤＬｋへ出力する。
【００８５】
同様に、走査信号線駆動回路２５では、シフトレジスタ２５ａが、制御回路２３からのクロック信号ＣＫＧ（ＣＫ１・ＣＫ２）に同期してスタート信号ＳＰＧ（ＳＰ）を順次シフトすることによって、所定の間隔ずつタイミングが異なる走査信号を各走査信号線ＯＵＴ１〜ＯＵＴｎへ出力する。
【００８６】
上述のように構成される画像表示装置２１において、表示パネル２２上に形成される表示部２４及び駆動回路２５・２６は、前述のように多結晶シリコン薄膜トランジスタなどで形成されており、その駆動電圧Ｖｃｃは、たとえば１５［Ｖ］程度に設定されているのに対して、別途集積回路チップで形成される制御回路２３は、単結晶シリコントランジスタで形成されており、その駆動電圧は、たとえば５［Ｖ］またはそれ以下の前記駆動電圧Ｖｃｃよりも低い値に設定されている。
【００８７】
そして、このように表示部２４及び駆動回路２５・２６と制御回路２３とは、相互に異なる基板に形成されているけれども、両者間で伝送される信号の数は、前記表示部２４と駆動回路２５・２６との間の信号の数よりも大幅に少なく、映像信号ＤＡＴや、各開始信号ＳＰＳ・ＳＰＧ及び各クロックＣＫＳ・ＣＫＧ程度である。また、制御回路２３は、単結晶シリコントランジスタで形成されているので、充分な駆動能力を確保し易い。したがって、相互に異なる基板上に形成しても、製造時の手間や配線容量あるいは消費電力の増加は、問題とならない程度に抑えられている。
【００８８】
こうして、表示パネル２２にモノリッシック形成される駆動回路２５・２６が多結晶シリコンなどで形成され、外部回路よりも駆動電圧が高くなることで必要となるレベルシフタ１３を、スタート信号ＳＰが入力される期間だけ能動化することで、消費電力の少ない表示パネルを実現することができる。
【図面の簡単な説明】
【００８９】
【図１】本発明の実施の一形態を示すもので、レベルシフタの構成を示す電気回路図である。
【図２】上記レベルシフタを含む走査信号線駆動回路の電気的構成を示すブロック図である。
【図３】図２の走査信号線駆動回路の動作を説明するためのタイミングチャートである。
【図４】図２の走査信号線駆動回路に備えられたレベルシフタ群の電気的構成を示すブロック図である。
【図５】本発明に係る比較例の走査信号線駆動回路の電気的構成を示すブロック図である。
【図６】図５の比較例の走査信号線駆動回路の動作を説明するためのタイミングチャートである。
【図７】図５の比較例の走査信号線駆動回路に備えられたレベルシフタ群の電気的構成を示すブロック図である。
【図８】本発明の比較例の走査信号線駆動回路に備えられた比較例のレベルシフタの構成を示す電気回路図である。
【図９】本発明のシフトレジスタが適用される画像表示装置の一構成例を示すブロック図である。
【図１０】図９に示す画像表示装置における画素の等価回路図である。
【図１１】一般的なレベルシフタの構成を示す電気回路図である。
【符号の説明】
【００９０】
２１        画像表示装置（表示装置）
２５        走査信号線駆動回路
２６        データ信号線駆動回路
２０４      双方向シフトレジスタ
３００      走査信号線駆動回路
３０１      レベルシフタ群
３０１ａ    レベルシフタ
５２３      レベルシフト部（レベルシフト手段）
５３０      インバータ（動作制御手段）
９０７      ＮＭＯＳトランジスタ（動作制御手段）
９０８      ＰＭＯＳトランジスタ（動作制御手段）
９０９      ＰＭＯＳトランジスタ（動作制御手段）
９１０      ＮＭＯＳトランジスタ（動作制御手段）
９１１      ＮＭＯＳトランジスタ（動作制御手段）
１６      第１のラッチ回路（信号レベル保持手段）
ＣＫ１    第１クロック信号
ＣＫ１Ｚ  パネル内第１クロック信号
ＣＫ２    第２クロック信号
ＣＫ２Ｚ  パネル内第２クロック信号
ＥＮ      イネーブル信号
ＯＵＴ１〜ＯＵＴｎ  走査線駆動信号
ＳＰ      スタート信号（開始信号）
ＳＰＺ    パネル内スタート信号
ＵＤ      シフト方向切替信号
ＵＤＺ    パネル内シフト方向切替信号
ＵＤＢＺ  パネル内シフト方向切替信号の反転信号
【図１】
2005093028.tif 000003
【図２】
2005093028.tif 000004
【図３】
2005093028.tif 000005
【図４】
2005093028.tif 000006
【図５】
2005093028.tif 000007
【図６】
2005093028.tif 000008
【図７】
2005093028.tif 000009
【図８】
2005093028.tif 000010
【図９】
2005093028.tif 000011
【図１０】
2005093028.tif 000012
【図１１】
2005093028.tif 000013