(57)【要約】  【課題】誘電体膜の結晶化熱処理によって生じるキャパシタ下に設けられた酸素拡散バリア膜の還元を防止することを目的とする。  【解決手段】半導体装置の製造方法は、第２の層間絶縁膜２１上に、第２のコンタクトプラグ２３と接するように酸素拡散バリア層２５を形成する工程と、酸素拡散バリア層２５と第２の層間絶縁膜２１との上に第３の層間絶縁膜２６を形成する工程と、第３の層間絶縁膜２６に形成された開口部２７内に、下部電極２９、容量絶縁膜３２、および上部電極３３とからなる容量素子３４を形成する工程と、容量素子３４の周囲における一部の第３の層間絶縁膜２６を除去する工程と、第３の層間絶縁膜２６を除去する工程の後に、容量素子３４に対し酸素雰囲気下で熱処理を行なう工程とを有する。これにより、熱処理工程時の酸素拡散バリア層２５の還元を防止することができる。【選択図】図３
2005347491.tif 000002
【特許請求の範囲】
【請求項１】
基板上の第１の絶縁膜に第１の導電膜からなるプラグを形成する工程（ａ）と、
前記第１の絶縁膜上で、前記プラグの上に貴金属酸化物からなる第２の導電膜を形成する工程（ｂ）と、
前記第２の導電膜と前記第１の絶縁膜との上に、第２の絶縁膜を形成する工程（ｃ）と、
前記第２の絶縁膜に、前記第２の導電膜を露出する開口部を形成する工程（ｄ）と、
前記開口部内に、下部電極、容量絶縁膜、および上部電極とからなる容量素子を形成する工程（ｅ）と、
少なくとも前記容量素子の周囲の前記第２の絶縁膜を除去する工程（ｆ）と、
前記工程（ｆ）の後に、前記容量素子に対し酸素雰囲気下で熱処理を行なう工程（ｇ）とを有する半導体装置の製造方法。
【請求項２】
基板上の第１の絶縁膜に形成されたホール内に、前記ホール上部まで完全に埋めないように第１の導電膜を形成する工程（ａ）と、
前記第１の導電膜の上に、前記ホールを完全に埋めるように貴金属酸化物からなる第２の導電膜を形成する工程（ｂ）と、
前記第２の導電膜と前記第１の絶縁膜との上に第２の絶縁膜を形成する工程（ｃ）と、
前記第２の絶縁膜に、前記第２の導電膜を露出する開口部を形成する工程（ｄ）と、
前記開口部内に、下部電極、容量絶縁膜、および上部電極とからなる容量素子を形成する工程（ｅ）と、
少なくとも前記容量素子の周囲の前記第２の絶縁膜を除去する工程（ｆ）と、
前記工程（ｆ）の後に、前記容量素子に対し酸素雰囲気下で熱処理を行なう工程（ｇ）とを有する半導体装置の製造方法。
【請求項３】
前記工程（ｆ）は、
前記第２の導電膜の上面より上の前記第２の絶縁膜を除去することを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記工程（ｆ）は、
少なくとも前記容量素子の側方周囲の前記第２の絶縁膜を残すことを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項５】
前記工程（ｆ）は、
ウェットエッチング法により前記第２の絶縁膜を除去することを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項６】
前記工程（ｆ）は、
ドライエッチング法により前記第２の絶縁膜を除去することを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項７】
前記工程（ｇ）は、
６５０℃以上且つ８５０℃以下の温度で行なうことを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項８】
前記第２の導電膜は、貴金属酸化物の単層又は積層からなることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項９】
前記貴金属酸化物は、イリジウムの酸化物であることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項１０】
前記プラグは、タングステンからなることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項１１】
前記容量絶縁膜は、強誘電体膜からなることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタにおいて酸素拡散バリア層を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体記憶装置の中で、DRAMやFeRAMの集積度が増加するに従って、メモリセルの面積は小さくなっている。一方、セルの縮小化に合わせて、キャパシタの面積を縮小させることができず、安定した動作を維持するためには、最小限度の容量が必要になる。
【０００３】
そこで、制限されたメモリセル面積内にメモリキャパシタの容量を確保するための方法として、キャパシタの有効面積を増加させるためにキャパシタの下部電極の構造を３次元の構造に立体化する方法がある。
【０００４】
このような３次元の立体キャパシタの一つとして、コンケーブ型のキャパシタがある。例えば、特許文献１は、キャパシタとコンタクトプラグとの間に酸素拡散バリア層が設けられているコンケーブ型キャパシタの製造方法を示している。
【特許文献１】特開２００３−１３３５３４号公報（第８頁、第４図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、酸素拡散バリア層に、例えばイリジウムの酸化物のような貴金属酸化物を用いた立体キャパシタの場合には、以下のような課題を有している。
【０００６】
コンケーブ型のキャパシタでは、キャパシタを形成した後に誘電体膜を結晶化するために酸素雰囲気での熱処理が行なわれる。この時、コンケーブの凹部からの酸素は、強誘電体膜の結晶化である程度消費されるが、ほとんどの酸素は酸素バリア層に供給される。しかし、３次元の立体キャパシタにおいて、酸素バリア層のコンケーブ凹部と接触している領域以外では、酸素バリア層の上や横には、緻密な絶縁膜が厚く形成されているため、熱処理時に、酸素拡散バリア層である貴金属酸化物層まで、酸素が十分に供給されない。つまり、雰囲気中から酸素拡散バリア層までの酸素の侵入パスが長いため、雰囲気中の酸素の供給が酸素拡散バリア層に対して十分に行なわれない。貴金属は化学反応性が乏しいために、熱処理時に酸素が供給されないと、貴金属の酸化物は分解して、酸素を放出しやすい。そして貴金属酸化物は還元すると酸素バリア性が弱まるため、酸素拡散バリア層の下のコンタクトプラグまで酸素が拡散し、コンタクトプラグが酸化し、コンタクト抵抗が上昇するという課題が生じる。
【０００７】
そこで、本発明は、上記従来の技術の問題点を鑑み、コンケーブ型のキャパシタにおいて、酸素拡散バリア層の還元を防止することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明に係る第１の半導体装置の製造方法は、基板上に第１の絶縁膜を形成する工程と、第１の絶縁膜に形成されたホール内に第１の導電膜を埋め込みプラグを形成する工程（ａ）と、第１の絶縁膜上に、プラグと接するように貴金属酸化物からなる第２の導電膜を形成する工程（ｂ）と、第２の導電膜と第１の絶縁膜との上に第２の絶縁膜を形成する工程（ｃ）と、第２の絶縁膜に第２の導電膜に達する開口部を形成する工程（ｄ）と、開口部内に、下部電極、容量絶縁膜、および上部電極とからなる容量素子を形成する工程（ｅ）と、少なくとも容量素子の周囲における第２の絶縁膜を除去する工程（ｆ）と、第２の絶縁膜を除去する工程（ｆ）の後に、容量素子に対し酸素雰囲気下で熱処理を行なう工程（ｇ）と有することを特徴とする。
【０００９】
また、本発明に係る第２の半導体装置の製造方法は、基板上に第１の絶縁膜を形成する工程と、第１の絶縁膜に形成されたホール内に、ホールを完全に埋めないように第１の絶縁膜の上面よりも下側に第１の導電膜を埋め込む工程（ａ）と、ホールを完全に埋めるように、第１の導電膜の上に貴金属酸化物からなる第２の導電膜を形成する工程（ｂ）と、第２の導電膜と第１の絶縁膜との上に第２の絶縁膜を形成する工程（ｃ）と、第２の絶縁膜に第２の導電膜に達する開口部を形成する工程（ｄ）と、開口部内に、下部電極、容量絶縁膜、および上部電極とからなる容量素子を形成する工程（ｅ）と、少なくとも容量素子の周囲の第２の絶縁膜を除去する工程（ｆ）と、第２の絶縁膜を除去する工程（ｆ）の後に、容量素子に対し酸素雰囲気下で熱処理を行なう工程（ｇ）とを有することを特徴とする。
【００１０】
このように、第１および第２の半導体装置の製造方法によると、貴金属酸化物からなる第２の導電膜である酸素拡散バリア層上の第２の絶縁膜の膜厚を一旦薄くした後に、酸素雰囲気での容量絶縁膜に対する熱処理を行なうことから、酸素拡散バリア層と酸素雰囲気との距離が短くなり、貴金属酸化物からなる酸素拡散バリア層に酸素が十分供給される。従って、熱処理時に酸素拡散バリア層の還元を防止することができ、さらに酸素拡散バリア膜の還元による剥離を防止することができる。
【００１１】
また、第１及び第２の半導体装置の製造方法において、第２の絶縁膜を除去する工程（ｆ）は、第２の絶縁膜の上面から第２の導電膜の上面に至る第２の絶縁膜を除去するが好ましい。この場合、酸素拡散バリア層である第２の導電膜が酸素雰囲気と直接接するため、第２の導電膜に酸素を効果的に供給することができ、還元を防止することができる。
【００１２】
また、第１及び第２の半導体装置の製造方法において、第２の絶縁膜を除去する工程（ｆ）は、少なくとも容量素子の側方の第２の絶縁膜を残すことが好ましい。この場合、容量素子の周囲の第２の絶縁膜を除去したとしても、容量素子に接する第２の絶縁膜を一部残すことで、容量素子が倒れることを防止することができる。
【００１３】
また、第１及び第２の半導体装置の製造方法において、第２の絶縁膜の除去をウェットエッチングにより行なうことが好ましい。ウェットエッチングを用いることにより、第２の絶縁膜を除去するエッチングによって生じる容量絶縁膜へのダメージを低減することができる。
【００１４】
また、第１及び第２の半導体装置の製造方法において、第２の層間絶縁膜の除去をドライエッチングにより行なうことが好ましい。このように、異方性のドライエッチングを使用することにより、容量素子の上部電極の下方に第２の絶縁膜が一部残るため、コンケーブ型立体キャパシタの倒れを防止することができる。また、容量素子の下部電極がテーパー形状である場合には、テーパー部の下方に第２の絶縁膜が一部残るため、コンケーブ型立体キャパシタの第２の絶縁膜の除去による倒れを防止することができる。
【００１５】
また、第１及び第２の半導体装置の製造方法において、熱処理の温度が６５０℃以上８５０℃以下であることが好ましい。
【００１６】
また、第１及び第２の半導体装置の製造方法において、第２の導電膜が貴金属酸化物の積層からなることが好ましい。このように、酸素拡散バリア層が貴金属酸化物の積層からなるとき、酸素バリア性が向上し、酸素雰囲気中における、プラグの酸化を効果的に防ぐことができる。
【００１７】
また、第１及び第２の半導体装置の製造方法において、貴金属酸化物が、イリジウムの酸化物であることが好ましい。イリジウムの酸化物は、熱的に不安定であり、熱処理により分解し酸素を放出するため、熱処理時に、より多くの酸素を供給することで、酸素拡散バリア層の還元を抑制できる。
【００１８】
また、第１及び第２の半導体装置の製造方法において、プラグがタングステンからなることが好ましい。タングステンは、熱処理により酸化されやすいため、プラグとしてタングステンを用いた場合、第１及び第２の半導体装置の製造方法を用いることにより、プラグの酸化を低減することができる。
【００１９】
また、第１及び第２の半導体装置の製造方法において、誘電体膜が、強誘電体膜であることが好ましい。強誘電体膜の結晶化温度は一般に高いため、本発明の効果は大きい。
【発明の効果】
【００２０】
本発明に係る半導体装置の製造方法によると、酸素拡散バリア層を有するキャパシタにおいて、酸素拡散バリア層の還元を防止し、コンタクト抵抗の悪化を抑制することができる。
【発明を実施するための最良の形態】
【００２１】
（第１の実施形態）
本発明の第１の実施形態における半導体装置の製造方法について図面を参照しながら説明する。図１（ａ）から図４（ｃ）は、本発明の第１の実施形態に係る半導体装置の製造方法の工程断面図である。
【００２２】
まず、図１（ａ）に示すように、例えばシリコン(Si)からなる半導体基板１０に、シャロウトレンチ分離領域(STI:Shallow Trench Isolation)１１を選択的に形成し、形成したＳＴＩ領域１１により半導体基板１０を複数の素子形成領域に区画する。
【００２３】
続いて、各素子形成領域に、例えば酸化シリコン又は酸窒化シリコンからなり膜厚が約３ｎｍのゲート絶縁膜１２と、多結晶シリコン、金属又は金属珪化物を含み膜厚が約２００ｎｍのゲート電極１３とを順次形成し、続いてゲート電極１３をマスクとする不純物イオンのイオン注入により不純物拡散層１４を形成して、トランジスタ１５をそれぞれ形成する。
【００２４】
続いて、ＣＶＤ法により、半導体基板１０を覆うように、例えば、ＢＰＳＧ、ＨＤＰ−ＮＳＧ又はＯ3-ＮＳＧからなる絶縁膜を約０．６μｍ以上１．２μｍ以下程度の膜厚で成膜し、その後、化学的機械的研磨（Chemical mechanical Polish：ＣＭＰ）法を用いて、成膜した絶縁膜の表面を平坦化して膜厚が約０．４μｍ以上０．８μｍ以下程度の第１の層間絶縁膜１６を形成する。
【００２５】
次に、図１（ｂ）に示すように、リソグラフィ法及びドライエッチング法により、第１の層間絶縁膜１６に、各トランジスタ１５の一方の不純物拡散層１４を露出する第１のコンタクトホール１７を形成する。
【００２６】
次に、図１（ｃ）に示すように、スパッタ法、ＣＶＤ法又はめっき法により、第１の層間絶縁膜１６の上に、第１のコンタクトホール１７を充填するように第１のコンタクトプラグ形成膜１８を成膜する。ここで、第１のコンタクトプラグ形成膜１８は、タングステン等の金属、窒化チタン等の窒化金属、珪化チタン等の珪化金属、銅、又は多結晶シリコンを用いる。また、第１のコンタクトプラグ形成膜１８を成膜する前に、例えば基板側から順次積層されたチタンと窒化チタン、又はタンタルと窒化タンタルとの積層膜からなる密着層を形成してもよい。
【００２７】
次に、図１（ｄ）に示すように、成膜した第１のコンタクトプラグ形成膜１８に対して、第１の層間絶縁膜１６の上面が露出するまでエッチバック又はＣＭＰ処理を行なって、第１のコンタクトプラグ形成膜１８から、各トランジスタ１５の一方の不純物拡散層１４と電気的に接続される第１のコンタクトプラグ１９を形成する。
【００２８】
次に、図１（e）に示すように、例えばスパッタ法、ＣＶＤ法又は炉により、第１の層間絶縁膜１６の上に、例えばタングステン又は多結晶シリコンからなる導電膜を形成し、続いて、リソグラフィ法及びエッチング法により、導電膜を第１のコンタクトプラグ１９と接続されるようにパターニングして、導電膜から複数のビット配線２０を形成する。このとき、配線材料がタングステンの場合には、例えば塩素系ガス及びフッ素系ガスを混合したエッチングガスを用いれば良く、多結晶シリコンの場合にはフッ素系ガスを用いればよい。また、ビット配線２０にタングステンを用いる場合には、タングステン膜を形成する前に、基板側から順次積層された例えばチタンと窒化チタンとの積層膜からなる密着層を形成してもよい。また、各ビット配線２０の厚さは配線抵抗及び設計ルールによって決定され、２０ｎｍ〜１５０ｎｍ程度が好ましい。更には、容量素子の上部の配線との間でスタック型のコンタクトプラグを形成する場合には、あらかじめ第１のコンタクトプラグ１９のうちの１つのプラグを覆うようにビット配線パターンを形成しておいてもよく、図ではこの説明を行なう。
【００２９】
なお、本実施形態において、ビット配線２０を容量素子の下方に配置する構成について説明しているが、本発明はこれに限られず、ビット配線を容量素子の上方に配置する構成においても、本発明の効果を得ることができる。
【００３０】
次に、図１（f）に示すように、ＣＶＤ法により、第１の層間絶縁膜１６の上に、膜厚が約２００ｎｍ〜８００ｎｍ程度のＢＰＳＧ等からなる第２の層間絶縁膜２１を各ビット配線２０を覆うように成膜し、続いて、成膜した第２の層間絶縁膜２１に対して、ＣＭＰ、エッチバック又はリフロー処理を行なって平坦化する。この平坦化処理により、第２の層間絶縁膜２１の上に設けられる容量素子の形成が容易となる。なかでも、ＣＭＰ法を用いると、第２の層間絶縁膜２１の上部に各ビット配線２０により生じた段差部分をより一層平坦化することができる。
【００３１】
なお、第２の層間絶縁膜２１における各ビット配線２０の上側部分の膜厚Ｘを各ビット配線２０の酸化を防止できる膜厚である５０ｎｍ〜５００ｎｍに設定することが好ましい。
【００３２】
次に、図１（g）に示すように、リソグラフィ法及びドライエッチング法により、第１の層間絶縁膜１６及び第２の層間絶縁膜２１に、各トランジスタ１５の他方の不純物拡散層１４を露出する第２のコンタクトホール２２を形成する。ここで、第１の層間絶縁膜１６および第２の層間絶縁膜２１は、第１の絶縁膜のことである。
【００３３】
次に、スパッタ法、ＣＶＤ法又はめっき法により、第２の層間絶縁膜２１の上に、第２のコンタクトホール２２が充填されるように第２のコンタクトプラグ形成膜（図示せず）を成膜する。ここで、第２のコンタクトプラグ形成膜の材料は、第１のコンタクトプラグ１９と同等でよい。また、ここでも、第２のコンタクトプラグ形成膜を成膜する前に、窒化チタンとチタン又は窒化タンタルとタンタルとの積層膜からなる密着層を形成してもよい。ここで、第２のコンタクトプラグ形成膜は、第１の導電膜のことである。
【００３４】
その後、図２（a）に示すように、成膜した第２のコンタクトプラグ形成膜に対して、第２の層間絶縁膜２１が露出するまでエッチバック又はＣＭＰ処理を行なって、第２のコンタクトプラグ形成膜から、各トランジスタ１５の他方の不純物拡散層１４と電気的に接続される第２のコンタクトプラグ２３を形成する。ここで、第２のコンタクトプラグ２３は、プラグのことである。
【００３５】
次に、図２（b）に示すように、例えば、スパッタ法、ＣＶＤ法、又は有機金属気相堆積(Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ)法により、第２の層間絶縁膜２１上の全面に、膜厚が約５０ｎｍ以上２５０ｎｍ以下程度で、後工程の容量絶縁膜の結晶化熱処理時に、上部電極、容量絶縁膜、更に下部電極を順に通過してくる酸素により、主に第２のコンタクトプラグ２３の酸化を防止する目的の酸素拡散バリア形成膜２４を成膜する。。
【００３６】
ここで、酸素拡散バリア形成膜２４の材料には、例えば、イリジウムの酸化膜（IrOx）やルテニウムの酸化膜、等の貴金属酸化膜の単層膜、あるいは、少なくとも貴金属酸化膜を一層に含む積層膜を用いる。
【００３７】
また、貴金属酸化膜と一緒に積層される材料としては、窒化チタン(TiN)、窒化チタンアルミニウム(TiAlN)、酸窒化チタンアルミニウム(TiAlON)、イリジウム(Ir)、又はルテニウム(Ru)等があり、貴金属酸化膜と積層することにより酸素拡散バリア性が向上し、さらに金属拡散のバリアの役割を果たすこともある。例えば、IrとIrOxの積層膜を形成した場合には、IrOx単体膜より酸素バリア性が高くなる。また、例えば、タングステンからなるコンタクトプラグ上にTiNやTiAlNを形成した場合には、工程途中の熱処理時に、タングステン原子がTiNやTiAlNの上の膜へ拡散するのを防止することができる。また、TiAlN,TiAlON,TiNについては、導電性の水素拡散バリア膜の役割も果たすことから、例えば、IrOx/Ir/TiAlNのような酸素拡散バリアと水素拡散バリア膜の両方の役割をもつ積層構造にもなる。
【００３８】
次に、図２(c)に示すように、コンタクトプラグ２３を覆うように酸素拡散バリア形成膜２４をパターニングし、酸素拡散バリア層２５を形成する。ここで、酸素拡散バリア層２５は、第２の導電膜のことである。
【００３９】
次に、図２(d)に示すように、酸素拡散バリア層２５上の全面に、例えばCVD法により、膜厚が約３００nm以上１５００nm以下程度の第３の層間絶縁膜２６を成膜し、続いてCMP法により平坦化処理を行なうことにより、約２００nm以上１３００nm以下の膜厚にする。第３の層間絶縁膜２６の材料には、BPSGやPSGやTEOSやSiNを用いればよいが、O3NSGが最も好ましい。このように、O3を使用した熱CVDで成膜したNSGは、不純物が入っていない絶縁膜であることと、成膜時に水素を発生しないため、特に好ましい。ここで、第３の層間絶縁膜２６の膜厚は、容量素子を形成する開口部２７の深さを決めるため、後述する容量素子の容量値を決定するパラメータとなる。また、第３の層間絶縁膜２６は、第２の絶縁膜のことである。
【００４０】
次に、図２(e)に示すように、リソグラフィ法とドライエッチング法、あるいは、リソグラフィ法とウェットエッチング法により、第３の層間絶縁膜２６に対して、酸素拡散バリア層２５の上面を露出する複数の開口部２７を形成する。
【００４１】
なお、開口部２７は、60度以上90度以下のテーパーを持つのが好ましい。つまり、開口部２７の壁面と底面とのなす角度が、９０度以上１２０度以下程度であることが好ましい。このような形状によると、膜の被覆性が良いため、その後に形成する下部電極、容量絶縁膜、上部電極をスパッタ法などにより、ほぼ均一な膜厚で形成することができる。従って、膜厚のばらつきを抑制することができ、電極の断線を防止することができる。
【００４２】
次に、図３(a)に示すように、スパッタ法、ＣＶＤ法又はＭＯＣＶＤ法により、約２００℃以上５００℃以下の温度下で、第３の層間絶縁膜２６上と、各開口部２７の壁面及び底面に沿うように、膜厚が約２０ｎｍ以上５０ｎｍ以下程度の下部電極形成膜である導電膜２８を成膜する。導電膜２８の材料として、白金又はイリジウム等の貴金属、または、貴金属の酸化物、窒化物、酸窒化物が好ましい。
【００４３】
次に、図３(b)に示すように、少なくとも開口部２７内の導電膜２８を残存させるように、第３の層間絶縁膜２６上の導電膜２８を除去し、下部電極２９を形成する。ここで、導電膜２８の除去方法は、リソグラフィ法、及びドライエッチング法により、開口部２７を残すように開口部２７より外側でパターニングする。または、CMP法により、開口部２７以外の導電膜２８を除去しても良い。
【００４４】
次に、図３（c）に示すように、ＭＯＣＶＤ法により、第３の層間絶縁膜２６の上と、各下部電極２９の上に、開口部２７を埋め込まないように、例えば強誘電体膜からなり、膜厚が約２０ｎｍ以上１００ｎｍ以下程度の容量絶縁膜３０を成膜する。
【００４５】
容量絶縁膜３０には、強誘電体であるチタン酸バリウムストロンチウム（ＢａxＳｒ1-xＴｉＯ3)（但し、ｘは０≦ｘ≦１である。以下、ＢＳＴと呼ぶ。）系誘電体や、ジルコニウムチタン酸鉛（Ｐｂ（ＺｒxＴ1-x)Ｏ3）（但し、ｘは０≦ｘ≦１である。以下、ＰＺＴと呼ぶ。）若しくはジルコニウムチタン酸鉛ランタン（ＰｂyＬａ1-y（ＺｒxＴｉ1-x)Ｏ3）（但し、ｘ，ｙは０≦ｘ，ｙ≦１である。）等の鉛を含むペロブスカイト系誘電体、又はタンタル酸ストロンチウムビスマス（Ｓｒ1-yＢｉ2+xＴａ2Ｏ9）（但し、ｘ，ｙは０≦ｘ，ｙ≦１である。以下、ＳＢＴと呼ぶ。）若しくはチタン酸ビスマスランタン（Ｂｉ4-xＬａxＴｉ3 Ｏ12）（但し、ｘは０≦ｘ≦１である。）等のビスマスを含むペロブスカイト系誘電体を用いると、不揮発性メモリ装置を作製することができる。
【００４６】
また、強誘電体膜には、一般式がＡＢＯ3 （但し、ＡとＢとは異なる元素である。）で表わされるペロブスカイト構造を有する化合物を用いることができる。ここで、元素Ａは、例えば、鉛（Ｐｂ）、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、カルシウム（Ｃａ）、ランタン（Ｌａ）、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）、マグネシウム（Ｍｇ）及びビスマス（Ｂｉ）からなる群より選択される少なくとも１つであり、元素Ｂは、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、タングステン（Ｗ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、ハフニウム（Ｈｆ）、マグネシウム（Ｍｇ）及びモリブデン（Ｍｏ）からなる群より選択される少なくとも１つである。
【００４７】
また、容量絶縁膜３０は、単層の強誘電体膜に限られず、組成が異なる複数の強誘電体膜を用いてもよく、さらには、異なる組成を傾斜させる構成としてもよい。
【００４８】
また、本発明に係る容量絶縁膜３０は、強誘電体に限られないことはいうまでもなく、酸化シリコン（ＳｉＯ2 ）、窒化シリコン（Ｓｉ3Ｎ4）、五酸化ニオブ（Ｎｂ2Ｏ5）、五酸化タンタル（Ｔａ2Ｏ5）又は酸化アルミニウム（Ａｌ2Ｏ3）等を用いてもよい。
【００４９】
次に、スパッタ法、ＣＶＤ法又はＭＯＣＶＤ法により、下部電極形成用の導電膜２８と同等の成膜条件で、容量絶縁膜３０の上に、膜厚が２０ｎｍ程度の上部電極形成膜である導電膜３１を成膜する。
【００５０】
次に、リソグラフィ法及び塩素系ガスとフッ素系ガスとの混合ガスを用いたドライエッチング法により、容量絶縁膜３０及び導電膜に対してパターニングすることにより、容量絶縁膜３０から容量絶縁膜３２を形成し、導電膜３１から上部電極３３を形成する。これにより、下部電極２９、容量絶縁膜３２及び上部電極３３からなるコンケーブ型の容量素子３４が形成される。
【００５１】
次に、図４（ａ）から（ｄ）に示すように、ドライエッチング、またはウェットエッチングにより、第３の層間絶縁膜２６の一部を除去する。
【００５２】
ウェットエッチングの場合には、図４（ａ）に示すように、セルプレート線方向のキャパシタ断面図において、等方性エッチングのため、複数のキャパシタに跨って形成される上部電極３３の下方の領域ａがエッチングされる。また、図４（ｃ）に示すように、ビット線方向のキャパシタ断面図において、領域ａの第３の層間絶縁膜２６がエッチングされる。その後、図５(ａ)および（ｂ）に示すように、第４の層間絶縁膜３５の成膜時に領域ａは埋め込まれず、ボイドが発生する。
【００５３】
ウェットエッチングを用いる場合には、強誘電体膜からなる容量絶縁膜３２へのダメージを低減できる。
【００５４】
一方、異方性のドライエッチングの場合には、異方性エッチングであるため、例えば、図４（ｂ）に示すセルプレート方向の断面図において、複数のキャパシタに跨って形成される上部電極３３の下方の第３の絶縁膜２６は、そのまま残る。更に、図４（ｄ）のビット線方向のキャパシタ断面図に示すように、上部電極３３の下方の第３の絶縁膜２６は残り、コンケーブ型の容量素子３４の倒れを防止できる。さらに、下部電極２９がテーパー形状である場合には、テーパー部下層には第３の層間絶縁膜２６が残り、コンケーブ型立体キャパシタの倒れを防止することができる。
【００５５】
ここで、少なくとも容量素子３４の周囲で、酸素拡散バリア層２５の上面より上方の第３の層間絶縁膜２６を除去する。このとき、例えば図４（ｃ）や図４（ａ）に示すように、酸素拡散バリア層２５上に残存する第３の層間絶縁膜２６の膜厚Ａはできるだけ薄い方がよいが、容量素子の倒れが生じない膜厚が最低でも必要となる。また、コンタクトプラグ２３に対して、直接酸素が拡散しない膜厚が必要となる。また、酸素拡散バリア層２５を構成する貴金属酸化物の還元を防止するためには、酸素拡散バリア層２５上に残存する第３の層間絶縁膜２６の膜厚Aはできるだけ薄い方がよいのは言うまでもない。この３点から、酸素拡散バリア層２５上に残存する第３の層間絶縁膜２６の膜厚Aは約0以上200nm以下程度が好ましい。また、10〜50nmが更に好ましい。
【００５６】
次に、容量絶縁膜３２を結晶化させる目的で、例えば酸素雰囲気中で、650℃〜850℃の温度下で熱処理を行なう。この熱処理は、炉でのアニール・RTA等で行なう。この時、酸素拡散バリア層２５上の第３の層間絶縁膜２６の膜厚が薄いことから、酸素拡散バリア層２５に酸素が十分に供給され、貴金属酸化膜からの酸素の分解は進行せず、酸素拡散バリア層２５の劣化が起こらない。その結果、コンタクトプラグ２３の酸化を防止することができる。また、酸素バリア層が上からIrOx,Ir,TiAlNの積層膜の場合には、IrOxの酸素バリア膜の劣化がないことから、IrOxが酸素の拡散を防止することができ、下の膜であるIrやTiAlNが酸化されることはない。
【００５７】
次に、図５（ａ）および（ｂ）に示すように、ＣＶＤ法により、容量素子３４を覆うように、半導体基板１０の全面に亘って、ＢＰＳＧ等からなる第４の層間絶縁膜３５を成膜し、ＣＭＰ法により、成膜した第４の層間絶縁膜３５の表面を平坦化する。平坦化後の第４の層間絶縁膜３５における容量素子３４の上端部からの膜厚は１００〜２００ｎｍが望ましい。
【００５８】
なお、前工程の第３の層間絶縁膜２６の除去の時、ウエットエッチングを用いた場合、容量素子３４の周囲にＢＰＳＧ膜が堆積されず、ボイド（図示せず）が形成される場合がある。
【００５９】
次に、図５（ｃ）に示すように、リソグラフィ法及びドライエッチング法により、第４の層間絶縁膜３５、第３の層間絶縁膜２６及び第２の層間絶縁膜２１にビット配線２０の一部を露出する第３のコンタクトホール３６を形成する。
【００６０】
次に、図５（ｄ）に示すように、スパッタ法、ＣＶＤ法又はめっき法により、第４の層間絶縁膜３５の上に、第３のコンタクトホール３６が充填されるように第３のコンタクトプラグ形成膜（図示せず）を成膜する。ここで、第３のコンタクトプラグ形成膜の材料は、第１のコンタクトプラグ形成膜１８と同等でよい。また、ここでも、第３のコンタクトプラグ形成膜を成膜する前に、窒化チタンとチタン又は窒化タンタルとタンタルとの積層膜からなる密着層を形成してもよい。その後、成膜した第３のコンタクトプラグ形成膜に対して、第４の層間絶縁膜３５の上面が露出するまでエッチバック又はＣＭＰ処理を行なって、第３のコンタクトプラグ形成膜から、各ビット配線２０と電気的に接続される第３のコンタクトプラグ３７を形成する。これにより、第１のコンタクトプラグ１９とビット配線２０と第３のコンタクトプラグ３７とにより、いわゆるスタックコンタクトが形成される。
【００６１】
また、酸素拡散バリア層２５が貴金属酸化物の単層である場合には、還元による酸素拡散バリア性の低下が大きいため、本発明にかかる半導体装置の製造方法を用いると、効果的に酸素を酸素拡散バリア層２５に供給することができるため、還元を低減する効果が大きい。
【００６２】
また、コンタクトプラグ２３の材料がWの場合には、Wは酸化しやすいため、本発明に係る半導体装置の製造方法を用いると、酸素拡散バリア層２５の酸素バリア性の劣化が抑制されるため、コンタクトプラグの酸化防止効果が大きくなる。
【００６３】
また、酸素拡散バリア層２５を構成する貴金属酸化物が、イリジウムの酸化物である場合には、酸化イリジウムは熱的に不安定であるため、熱処理により分解し酸素を放出しやすい。このような場合において、本発明も係る半導体装置の製造方法を用いることにより、酸素を十分に供給しながら熱処理を行なうことができるため、酸化イリジウムの分解を抑制することができる。
【００６４】
また、容量絶縁膜３２が強誘電体材料であるときには、結晶化時に、酸素雰囲気での熱処理温度が高いため、本発明の効果が大きい。
【００６５】
（第２の実施形態）
本発明の第２の実施形態である半導体装置の製造方法について図面を参照しながら説明する。
【００６６】
図６(a)から図７(c)は、本発明の第２の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。また、図６（ａ）より前の工程は、第１の実施形態の図１(a)〜図１(g)までの工程と同一の工程であるので、説明を省略する。また、第１の実施形態と同一構成要素は同符号を付して説明を省略する。
【００６７】
図６(a)に示すように、コンタクトプラグ形成膜１８（図示せず）をエッチバック法、またはCMP法により除去し、コンタクトプラグの上面を第２の層間絶縁膜２１の上面より低い位置になるように形成にする。これにより、図６（ａ）に示すように、凹部３８が形成される。この凹部３８は、エッチバック法やCMPの選択比によって、制御可能である。または、ウェットエッチングにより、コンタクトプラグ２３を除去することによっても形成できる。
【００６８】
次に、第２の層間絶縁膜２１の全面亘って、凹部３８を埋めるように、酸素拡散バリア形成膜２４（図示せず）を形成し、凹部３８よりはみ出した酸素拡散バリア形成膜２４をエッチバック法、またはCMP法により、除去することにより、凹部３８内にのみ酸素拡散バリア層２５を形成する。
【００６９】
続く、図６(c)〜図７(b)は、第１の実施形態の図２(d)〜図３(c)と同じ工程であるため、説明を省略する。
【００７０】
次に、図７(c)に示すように、ドライエッチング、またはウェットエッチングにより、第３の層間絶縁膜２６の一部を除去する。このとき、酸素拡散バリア層２５より上方に残存する第３の層間絶縁膜２６の膜厚Aはできるだけ薄い方がよいが、容量素子３４の倒れが生じない膜厚が最低でも必要となる。また、コンタクトプラグ２３に対して、直接酸素が拡散しない膜厚が必要となる。また、酸素拡散バリア層２５の一層である貴金属酸化物の還元を防止するためには、酸素拡散バリア層２５の周囲、つまり酸素拡散バリア層に一番近い第３の層間絶縁膜２６の膜厚Aはできるだけ薄い方がよいのは言うまでもない。この３点から、酸素拡散バリア層２５上に残存する第３の層間絶縁膜２６の膜厚Aは0〜200nm程度が好ましい。また、10〜50nmが更に好ましい。
【００７１】
その後の工程については、図５(a)以降と同じであるので、説明を省略する。
【００７２】
第２の実施形態は、第１の実施形態と比較すると、酸素バリア膜から絶縁膜の上面への酸素拡散距離が長いので、本発明による効果が大きい。
【産業上の利用可能性】
【００７３】
本発明に係る半導体装置の製造方法は、キャパシタの下に酸素バリア膜を有したコンケーブ型立体キャパシタを有する半導体装置に有用である。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図
【図２】本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図
【図３】本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図
【図４】本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図
【図５】本発明の第１の実施形態に係る半導体装置の製造方法を示す工程断面図
【図６】本発明の第２の実施形態に係る半導体装置の製造方法を示す工程断面図
【図７】本発明の第２の実施形態に係る半導体装置の製造方法を示す工程断面図
【符号の説明】
【００７５】
１０    半導体基板
１１    シャロウトレンチ分離領域
１２    ゲート絶縁膜
１３    ゲート電極
１４    不純物拡散層
１５    トランジスタ
１６    第１の層間絶縁膜
１７    第１のコンタクトホール
１８    コンタクトプラグ形成膜
１９    第１のコンタクトプラグ
２０    ビット配線
２１    第２の層間絶縁膜
２２    第２のコンタクトホール
２３    第２のコンタクトプラグ
２４    酸素拡散バリア形成膜
２５    酸素拡散バリア層
２６    第３の層間絶縁膜
２７    開口部
２８    導電膜
２９    下部電極
３０    容量絶縁膜
３１    導電膜
３２    容量絶縁膜
３３    上部電極
３４    容量素子
３５    第４の層間絶縁膜
３６    第３のコンタクトホール
３７    第３のコンタクトプラグ
【図１】
2005347491.tif 000003
【図２】
2005347491.tif 000004
【図３】
2005347491.tif 000005
【図４】
2005347491.tif 000006
【図５】
2005347491.tif 000007
【図６】
2005347491.tif 000008
【図７】
2005347491.tif 000009
【手続補正書】
【提出日】平成17年4月6日(2005.4.6)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2005347491.tif 000010
【図２】
2005347491.tif 000011
【図３】
2005347491.tif 000012
【図４】
2005347491.tif 000013
【図５】
2005347491.tif 000014
【図６】
2005347491.tif 000015
【図７】
2005347491.tif 000016