(57)【要約】【課題】  本発明は、出力信号振幅を大きくとれる磁性体検出器を提供する。【解決手段】  感磁部９０を形成する半導体磁気抵抗素子と、前記感磁部の裏側に配置された磁石１０とを備え、感磁部表面９１と磁石表面１０ａとが互いに平行に配置された磁性体検出器において、前記感磁部表面９１が前記磁石表面１０ａの面領域内上に配置され、かつ、前記感磁部表面９１と前記磁石表面１０ａとの間の距離Ａが０<Ａ≦１ｍｍに設定されたことを特徴とする。【選択図】        図１
2005337866.tif 000002
【特許請求の範囲】
【請求項１】
感磁部を形成する半導体磁気抵抗素子と、前記感磁部の裏側に配置された磁石とを備え、感磁部表面と磁石表面とが互いに平行に配置された磁性体検出器において、前記感磁部表面が前記磁石表面の面領域内上に配置され、かつ、前記感磁部表面と前記磁石表面との間の距離Ａが０<Ａ≦１ｍｍに設定されたことを特徴とする磁性体検出器。
【請求項２】
感磁部を形成する半導体磁気抵抗素子を備えたチップが樹脂により封止された半導体パッケージと、該半導体パッケージの裏側に配置された磁石とを備え、感磁部表面と該感磁部表面に対向する磁石表面とが互いに平行に配置された磁性体検出器において、前記感磁部表面が前記磁石表面の面領域内上に配置され、かつ、前記感磁部表面と前記磁石表面との間の距離Ａが０<Ａ≦１ｍｍに設定されたことを特徴とする磁性体検出器。
【請求項３】
感磁部を形成する半導体磁気抵抗素子を備えたチップが樹脂により封止された半導体パッケージと、該半導体パッケージの裏側に配置された磁石とを備え、感磁部表面と該感磁部表面に対向する磁石表面とが互いに平行に配置された磁性体検出器において、前記半導体パッケージが裏側に前記感磁部の下に位置する構成部分の除去された裏面を備え、該裏面と前記磁石表面とが互いに接触されて、前記感磁部表面が磁石表面の面領域内上に配置され、かつ、前記感磁部表面と前記磁石表面との間の距離Ａが０<Ａ≦１ｍｍに設定されたことを特徴とする磁性体検出器。
【請求項４】
前記感磁部の下に位置する構成部分の除去された裏面が、凹部孔の底面により形成され、前記凹部孔内に磁石表面側が挿入されて前記磁石が位置決めされたことを特徴とする請求項３に記載の磁性体検出器。
【請求項５】
前記感磁部の下に位置する構成部分の除去された裏面が、研磨された平坦面により形成されたことを特徴とする請求項３に記載の磁性体検出器。
【請求項６】
前記チップがリードフレーム上にダイボンドされ、前記リードフレームが前記チップの感磁部表面とは反対方向に折曲されて外部接続リードとして形成されたことを特徴とする請求項２ないし請求項５のいずれかに記載の磁性体検出器。
【請求項７】
前記チップがリードフレーム上にダイボンドされ、前記半導体パッケージの裏面に露出させた前記リードフレームと当該リードフレームとは別体の外部接続リードとがプリント配線基板を介して電気的に接続され、前記プリント配線基板が前記磁石表面を前記半導体パッケージの裏面に密着させるための貫通孔を備えたことを特徴とする請求項２ないし請求項５のいずれかに記載の磁性体検出器。
【請求項８】
前記半導体パッケージと前記磁石とホルダとで形成された磁気検出体がケース内に樹脂で封止され、前記ホルダが磁石保持孔と外部接続リード保持孔とを備え、前記磁石が磁石保持孔に挿入され、前記外部接続リードが前記外部接続リード保持孔に挿入されて、前記磁石と前記外部接続リードとが前記ホルダにより保持された状態で前記磁気検出体が封止されたことを特徴とする請求項６又は請求項７に記載の磁性体検出器。
【請求項９】
前記感磁部表面と対向する前記ケースの表面が金属板により形成され、当該金属板の厚さが０．５ｍｍ以下に設定されたことを特徴とする請求項８に記載の磁性体検出器。
【請求項１０】
前記感磁部表面の面中心と前記磁石表面の面中心とを一致させたことを特徴とする請求項１ないし請求項９のいずれかに記載の磁性体検出器。
【請求項１１】
前記感磁部表面における磁束密度を、磁気抵抗効果により感磁部の抵抗値が５０％以上増加する磁束密度としたことを特徴とする請求項１ないし請求項１０のいずれかに記載の磁性体検出器。
【請求項１２】
前記磁石がＳｍＣｏにより形成された永久磁石であることを特徴とする請求項１ないし請求項１１のいずれかに記載の磁性体検出器。
【請求項１３】
前記半導体磁気抵抗素子が化合物半導体薄膜により形成され、当該化合物半導体薄膜にはドナー不純物がドープして有ることを特徴とする請求項１ないし請求項１２のいずれかに記載の磁性体検出器。
【請求項１４】
前記ドナー不純物がＳｉ、Ｓｎ、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、Ｃであることを特徴とする請求項１３に記載の磁性体検出器。
【請求項１５】
前記化合物半導体薄膜は結晶粒界を有しない単結晶ＩｎＳｂ薄膜であることを特徴とする請求項１ないし請求項１４のいずれかに記載の磁性体検出器。
【請求項１６】
前記単結晶ＩｎＳｂ薄膜の厚さが０．１〜４．０μｍであることを特徴とする請求項１５に記載の磁性体検出器。
【請求項１７】
感磁部を形成する半導体磁気抵抗素子を備えたチップが樹脂により封止された半導体パッケージにおいて、感磁部表面に垂直磁界を加える磁石が配置される裏側に前記感磁部の下に位置する構成部分の除去された裏面を備えたことを特徴とする半導体パッケージ。
【請求項１８】
前記感磁部の下に位置する構成部分の除去された裏面が、凹部孔の底面により形成されたことを特徴とする請求項１７に記載の半導体パッケージ。
【請求項１９】
前記感磁部の下に位置する構成部分の除去された裏面が、研磨された平坦面により形成されたことを特徴とする請求項１７に記載の半導体パッケージ。
【請求項２０】
感磁部を形成する半導体磁気抵抗素子を備えたチップが樹脂により封止された半導体パッケージにおいて、チップをダイボンドしたリードフレームを、感磁部表面に垂直磁界を加える永久磁石の配置される裏面に露出させたことを特徴とする半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、感磁部（磁気検出部）を形成する半導体磁気抵抗素子を備えた磁性体検出器及び半導体パッケージに関する。
【背景技術】
【０００２】
図２９に示す磁性体検出器１００は、感磁部を形成する半導体磁気抵抗素子を備えたチップを樹脂封止した半導体パッケージ１０１の下面（裏面）１０２に接着剤で磁石１０３が取り付けられ、これらがケース１０４内に樹脂１０５で封止されている。１０６はリードフレームである（例えば、特許文献１参照）。
【特許文献１】特開２００４−５５９３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
半導体磁気抵抗素子は、抵抗値が印加磁界によって変化する素子である。半導体磁気抵抗素子の磁気抵抗効果は以下の式で記述できる。
ΔＲ／Ｒ０∝（μＢ）２    ：低印加磁界時・・・・・（１）
ΔＲ／Ｒ０∝（μＢ）      ：高印加磁界時・・・・・（２）
ただし、ΔＲ＝ＲＢ−Ｒ０であり、ＲＢは磁界中での抵抗値、Ｒ０は磁場なしでの抵抗値である。μは電子移動度である、Ｂは印加磁界である。磁気抵抗変化率（ΔＲ／Ｒ０）と印加磁界の関係は、１次比例関係にはなく、低磁界では２次曲線となり、高磁界では１次曲線となる。ただ、１次曲線から２次曲線への移行は、徐々に移行するものである（次数が２から１へとデジタル的に移行するのではなく、徐々に２から１へと移行していく（図３０参照））。
磁性体検出器は、検出対象磁性体としての例えば歯車が回転したり検出対象磁性体が移動したりすることにより磁束密度の変化を検出するものであるので、半導体磁気抵抗素子からの出力信号振幅は、磁気抵抗変化率（ΔＲ／Ｒ０）の傾きによる。即ち、永久磁石による半導体磁気抵抗素子の感磁部表面での磁束密度（バイアス磁界）が大きいほど、磁気抵抗変化率の傾きが大きく、出力信号振幅は大きくなる。
図２９の磁性体検出器１００の感磁部表面と磁石表面との間の距離の詳細を図３１に示す。即ち、図２９のように半導体パッケージ１０１の下面１０２に磁石１０３が密着されている構造でも、図３１に示すようにチップ１１０をマウント（ダイボンド）しているリードフレーム１０６の下部の樹脂１１１の厚さＨが厚い場合には、半導体磁気抵抗素子の感磁部表面１１２とこの感磁部表面１１２と平行に対向する磁極面である磁石表面１１３との間の距離Ａ（以下、「縦距離」という）が大きくなって、感磁部表面１１２での磁束密度が小さくなり、出力信号振幅の低下につながることになる。
【０００４】
本発明は、出力信号振幅を大きくとれる磁性体検出器を提供する。また、縦距離Ａ、即ち、半導体磁気抵抗素子の感磁部表面と磁石表面との距離を小さくできて、出力信号振幅を大きくとれる磁性体検出器を提供する。また、この磁性体検出器を構成するための半導体パッケージを提供する。
【課題を解決するための手段】
【０００５】
本発明は、感磁部を形成する半導体磁気抵抗素子と、前記感磁部の裏側に配置された磁石とを備え、感磁部表面と磁石表面とが互いに平行に配置された磁性体検出器において、前記感磁部表面が前記磁石表面の面領域内上に配置され、かつ、前記感磁部表面と前記磁石表面との間の距離Ａが０<Ａ≦１ｍｍに設定されたことを特徴とする。また、感磁部を形成する半導体磁気抵抗素子を備えたチップが樹脂により封止された半導体パッケージと、該半導体パッケージの裏側に配置された磁石とを備え、感磁部表面と該感磁部表面に対向する磁石表面とが互いに平行に配置された磁性体検出器において、前記感磁部表面が前記磁石表面の面領域内上に配置され、かつ、前記感磁部表面と前記磁石表面との間の距離Ａが０<Ａ≦１ｍｍに設定されたことを特徴とする。また、感磁部を形成する半導体磁気抵抗素子を備えたチップが樹脂により封止された半導体パッケージと、該半導体パッケージの裏側に配置された磁石とを備え、感磁部表面と該感磁部表面に対向する磁石表面とが互いに平行に配置された磁性体検出器において、前記半導体パッケージが裏側に前記感磁部の下に位置する構成部分の除去された裏面を備え、該裏面と前記磁石表面とが互いに接触されて、前記感磁部表面が磁石表面の面領域内上に配置され、かつ、前記感磁部表面と前記磁石表面との間の距離Ａが０<Ａ≦１ｍｍに設定されたことを特徴とする。また、前記感磁部の下に位置する構成部分の除去された裏面が、凹部孔の底面により形成され、前記凹部孔内に磁石表面側が挿入されて前記磁石が位置決めされたことや、研磨された平坦面により形成されたことを特徴とする。また、前記チップがリードフレーム上にダイボンドされ、前記リードフレームが前記チップの感磁部表面とは反対方向に折曲されて外部接続リードとして形成されたことや、前記チップがリードフレーム上にダイボンドされ、前記半導体パッケージの裏面に露出させた前記リードフレームと当該リードフレームとは別体の外部接続リードとがプリント配線基板を介して電気的に接続され、前記プリント配線基板が前記磁石表面を前記半導体パッケージの裏面に密着させるための貫通孔を備えたことを特徴とする。また、前記半導体パッケージと前記磁石とホルダとで形成された磁気検出体がケース内に樹脂で封止され、前記ホルダが磁石保持孔と外部接続リード保持孔とを備え、前記磁石が磁石保持孔に挿入され、前記外部接続リードが前記外部接続リード保持孔に挿入されて、前記磁石と前記外部接続リードとが前記ホルダにより保持された状態で前記磁気検出体が封止されたことを特徴とする。また、前記感磁部表面と対向する前記ケースの表面が金属板により形成され、当該金属板の厚さが０．５ｍｍ以下に設定されたことを特徴とする。また、前記感磁部表面の面中心と前記磁石表面の面中心とを一致させたことを特徴とする。また、前記感磁部表面における磁束密度を、磁気抵抗効果により感磁部の抵抗値が５０％以上増加する磁束密度としたことを特徴とする。また、前記磁石がＳｍＣｏにより形成された永久磁石であることを特徴とする。また、前記半導体磁気抵抗素子が化合物半導体薄膜により形成され、当該化合物半導体薄膜にはドナー不純物がドープして有ることを特徴とする。また、前記ドナー不純物がＳｉ、Ｓｎ、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、Ｃであることを特徴とする。また、前記化合物半導体薄膜は結晶粒界を有しない単結晶ＩｎＳｂ薄膜であることを特徴とする。また、前記単結晶ＩｎＳｂ薄膜の厚さが０．１〜４．０μｍであることを特徴とする。
また、本発明は、感磁部を形成する半導体磁気抵抗素子を備えたチップが樹脂により封止された半導体パッケージにおいて、感磁部表面に垂直磁界を加える磁石が配置される裏側に前記感磁部の下に位置する構成部分の除去された裏面を備えたことを特徴とする。また、前記半導体パッケージにおいて、前記感磁部の下に位置する構成部分の除去された裏面が、凹部孔の底面により形成されたことや、研磨された平坦面により形成されたことを特徴とする。また、感磁部を形成する半導体磁気抵抗素子を備えたチップが樹脂により封止された半導体パッケージにおいて、チップをダイボンドしたリードフレームを、感磁部表面に垂直磁界を加える磁石の配置される裏面に露出させたことを特徴とする。
【発明の効果】
【０００６】
本発明によれば、感磁部表面が磁石表面の面領域内上に配置され、かつ、感磁部表面と磁石表面との間の距離Ａが０<Ｘ≦１ｍｍに設定されたので、出力信号振幅を大きくとれる磁性体検出器を提供できる。また、半導体パッケージが裏側に前記感磁部の下に位置する構成部分の除去された裏面を備えたので、半導体磁気抵抗素子の感磁面と磁石表面との距離を小さくでき、出力信号振幅を大きくとれる磁性体検出器を提供できる。また、前記感磁部の下に位置する構成部分の除去された裏面が、凹部孔の底面により形成されたことで、磁石表面側を凹部孔内に挿入することで磁石を簡単に位置決めでき、感磁部表面と磁石表面との正確な位置決めが容易となる。また、前記感磁部の下に位置する構成部分の除去された裏面が、研磨された平坦面により形成されたことで、感磁面と磁石表面との距離をさらに小さくできる。また、リードフレームがチップの感磁部表面とは反対方向に折曲されて外部接続リードとして形成されたことで、外部接続リードを別途設ける必要もなく、生産工程を簡略化でき、磁性体検出器の小型化も図ることができる。また、半導体パッケージの裏面に露出させたリードフレームとリードフレームとは別体の外部接続リードとがプリント配線基板を介して電気的に接続され、プリント配線基板が磁石表面を半導体パッケージの裏面に密着させるための貫通孔を備えたことで、感磁面と磁石表面との距離を小さくできる。また、磁石と外部接続リードとがホルダにより保持された状態で磁気検出体が封止されたことで、磁気検出体のアセンブリを容易にでき、また、正確な位置に磁石を保持でき、かつ、外部接続リード部を保護できる。また、感磁部表面と対向するケースの表面が金属板により形成され、金属板の厚さが０．５ｍｍ以下に設定されたことで、金属板で感磁部表面を保護でき、かつ、磁気検出対象と感磁部表面との間の距離を小さくできて、出力信号振幅を大きくとれる磁性体検出器を提供できる。また、感磁部表面の面中心と磁石表面の面中心とを一致させたことで、感磁部表面の上側から見て感磁部表面が永久磁石の磁石表面の面領域内に正確に配置される。また、感磁部表面における磁束密度を、磁気抵抗効果により感磁部の抵抗値が５０％以上増加する磁束密度としたことで、高感度の磁気検出器が得られる。また、磁石としてＳｍＣｏにより形成された磁石を用いたことで、感磁部表面における磁束密度を大きくできる。また、半導体磁気抵抗素子が化合物半導体薄膜により形成され、化合物半導体薄膜にはドナー不純物をドープしたので、磁気抵抗素子のオフセット電圧の温度ドリフトを小さくできる。また、ドナー不純物をＳｉ、Ｓｎ、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、Ｃとしたので、磁気抵抗素子のオフセット電圧の温度ドリフトを小さくできる。化合物半導体薄膜は結晶粒界を有しない単結晶ＩｎＳｂ薄膜としたので、感度が高くＳＮ比の良い磁気抵抗素子を形成できる。また、単結晶ＩｎＳｂ薄膜の厚さを０．１〜４．０μｍとしたので、半導体磁気抵抗素子の個体差を小さくできる。
さらに、感磁部を形成する半導体磁気抵抗素子を備えたチップが樹脂により封止された半導体パッケージにおいて、感磁部表面に垂直磁界を加える磁石が配置される裏側に前記感磁部の下に位置する構成部分の除去された裏面を備えた化合物半導体薄膜からなる感磁部を有する半導体磁気抵抗素子を備えた半導体パッケージによれば、感磁面と磁石表面との距離を小さくできる。また、前記感磁部の下に位置する構成部分の除去された裏面が、凹部孔の底面により形成されたことで、磁石の位置決めも容易となる。また、前記感磁部の下に位置する構成部分の除去された裏面が、研磨された平坦面により形成されたことで、感磁面と磁石表面との距離をさらに小さくできる。また、チップをダイボンドしたリードフレームを裏面に露出させた半導体パッケージの場合は、上述した貫通孔付きのプリント配線基板を用いてリードフレームとリードフレームとは別体の外部接続リードとを電気的に接続することで、感磁面と磁石表面との距離を小さくできる。
【発明を実施するための最良の形態】
【０００７】
図１に示すように、最良の形態による磁性体検出器１は、ケース２内に磁気検出体３が樹脂４により封止されてなる。
【０００８】
ケース２は、筒体５と筒体５の一端側の開口６に取り付けられて当該開口６を閉塞する金属板７とにより形成される。筒体５は例えば樹脂により形成される。
【０００９】
磁気検出体３は、複数の半導体磁気抵抗素子（以下、「磁気抵抗素子」と略す）を備えたチップ９が樹脂で封止（モールド）された半導体パッケージ８（以下、「パッケージ」と略す）と、磁気抵抗素子の感磁部９０に垂直磁界を付与する永久磁石１０（（以下、「磁石」と略す）と、ホルダ１１とで形成される。
【００１０】
例えば、図５（ａ）に示すように、チップ９は、絶縁性基板１２と、絶縁性基板１２上に形成された化合物半導体薄膜１３と、化合物半導体薄膜１３上に形成された複数の短絡電極１４及び端子電極１５とを備えて構成される。絶縁性基板１２上に形成された化合物半導体薄膜１３と化合物半導体薄膜１３上に形成された複数の短絡電極１４とにより磁気抵抗素子が構成され、この磁気抵抗素子が感磁部９０を構成する。感磁部９０の表面９１は保護膜１６で保護され、保護膜１６の上には柔らかいシリコン樹脂等の軟質樹脂層１７が形成される。パッケージ８の成形の際には、このチップ９を図外の樹脂封止成形金型内に位置決めし、エポキシ樹脂等の熱硬化型のモールド樹脂で封止した。軟質樹脂層１７を設けたことにより、モールド樹脂による感磁部表面９１への圧力や感磁部表面９１の面内応力を緩和でき、感磁部９０を保護できる。
【００１１】
図１〜図３に示すように、パッケージ８は、チップ９がリードフレーム２０のアイランド２１（図５（ｂ）参照）にマウント（ダイボンド）され、端子電極１５とリードフレーム２０のアイランド２１の周りのパッド部２２とが金線等のボンディングワイヤ２３で互いに電気的に接続されたもの（図５（ｃ）参照）を、図外の樹脂封止成形金型内にセットし、樹脂封止成形金型内にモールド樹脂を流し込んで封止成形（パッケージング）することで作製した。
【００１２】
パッケージ８の樹脂部２５の表面２６は、感磁部表面９１と平行な平面に形成される一方、パッケージ８の樹脂部２５の裏面２７にはパッケージ８の裏面２８からチップ９の裏面方向に窪んだ磁石位置決め凹部孔３０が形成される。この磁石位置決め凹部孔３０が、図外の樹脂封止成形金型の凸部により樹脂の除去された磁石位置決め固定部として機能する。この磁石位置決め凹部孔３０の底面３０ａにリードフレーム２０のアイランド２１が露出している。底面３０ａは磁石固定面として機能する。リードフレーム２０の外部接続リード２４（チップ９と外部回路とを繋ぐ配線部分）は、図２に示すように、樹脂部２５の側部２９より水平に突出して延長するリードフレーム２０の末端側が、後のリードフォーミング工程において図３に示すように下方に垂直に折曲される。このように、リードフレーム２０のリードフレーム２０の末端側がチップ９の感磁部表面９１と反対方向に折曲されて外部接続リード２４として形成されたので、外部接続リード２４を別途設ける必要もなく、生産工程を簡略化でき、また、磁性体検出器１の小型化を図ることができる。
【００１３】
ホルダ１１には、上面１１ａに開放したパッケージ載置凹部孔３１が形成され、さらに、パッケージ載置凹部孔３１と同心でパッケージ載置凹部孔３１の径より一回り小さい径の磁石保持孔３２がホルダ１１の下面１１ｂ方向に向けて形成される。言い換えれば、磁石保持孔３２の上部開放部周りに、磁石保持孔３２と同心で磁石保持孔３２の径より一回り大きい径のパッケージ載置凹部孔３１が形成される。さらに、ホルダ１１にはホルダ１１の上面１１ａから下面１１ｂに貫通する外部接続リード保持孔３３が形成される。
【００１４】
図４に示すように、パッケージ８、磁石１０、ホルダ１１、ケース２をアセンブリして磁性体検出器１を製作する。即ち、図１に示すように、まず、磁石１０の一方の磁石表面１０ａ側をパッケージ８の裏面２８に形成された磁石位置決め凹部孔３０に嵌め込んで接着剤などで固定し、磁石位置決め凹部孔３０の底面３０ａと磁石表面１０ａとを互いに接触させた。そして、パッケージ８の磁石位置決め凹部孔３０に取付けられた磁石１０の他方の磁石表面１０ｂ側をホルダ１１の磁石保持孔３２に挿入するとともに、パッケージ８のリードフレーム２０の折り曲げられた外部接続リード２４をホルダ１１のリード保持孔３３に挿入し、そして、パッケージ８の裏面２８側をパッケージ載置凹部孔３１に嵌め込む。この状態で、接着剤などによりパッケージ８とホルダ１１とを互いに組付ける。組付けられて一体化されたパッケージ８と磁石１０とホルダ１１とからなる磁気検出体３をケース２内に位置決めして配置した状態で、磁気検出体３を樹脂４により封止する。以上にように磁性体検出器１を作製した。
【００１５】
図１〜図４では、Ａ相出力部、Ｂ相出力部（Ａ相とＢ相は位相が９０°ずれている）、Ｚ相出力部（検出対象磁性体としての歯車の１回転におけるインデックス検出用）を備えた磁性体検出器１を図示している。即ち、例えば、図６；７に示すような、４個の磁気抵抗素子４１ａ〜４１ｄをループ状に接続して構成された４端子磁気抵抗素子４６（即ち、Ａ；Ｂ；Ｖｉｎ；ＧＮＤの４つの端子電極１５を備えたＡ相出力／Ｂ相出力の２相出力タイプ）を、２個備えた構成の磁性体検出器１を図示している。図６；７に示すように４端子磁気抵抗素子４６を１個備えた構成の磁性体検出器１の場合は、パッケージ８の外部接続リード２４を４本備え、磁石１０を１つ組付けた構成となる。図８；９に示すような２個の磁気抵抗素子４０ａ；４０ｂを直列に接続した３端子磁気抵抗素子４７（（即ち、Ｖｏｕｔ；Ｖｉｎ；ＧＮＤの３つの端子電極１５を備えた単相出力タイプ）を１個備えた構成の磁性体検出器１の場合は、パッケージ８の外部接続リード２４を３本備え、磁石１０を１つ組付けた構成となる。
【００１６】
図１０に示すような磁石１０、即ち、感磁部表面９１と平行に対向させる磁石表面１０ａ（一方の磁極面）における検出対象磁性体の走査方向Ｒ（例えば、検出対象磁性体としての歯車４８の回転方向）に沿った方向の長さがＸｍｍ、磁石表面１０ａにおける検出対象磁性体の走査方向と垂直方向Ｖの長さがＹｍｍ、感磁部表面９１と垂直方向Ｎの長さがＺｍｍのサイズのＳｍＣｏ磁石を想定し、この磁石１０の磁石表面１０ａの面内領域上に感磁部９０を配置することを想定する。尚、図６に示すような４端子磁気抵抗素子４６の場合、感磁部９０は、図１１に示すように、チップ９の素子形成面９２における磁石表面１０ａの走査方向Ｒの一端９３と磁気抵抗素子４１ａとの間の距離ｈ１と素子形成面９２における磁石表面１０ａの走査方向Ｒの他端９４と磁気抵抗素子４１ｄとの間の距離ｈ２とが同じで、また、チップ９の素子形成面９２における磁石表面１０ａの垂直方向Ｖの一端９５と磁気抵抗素子４６との間の距離ｄ１と素子形成面９２における磁石表面１０ａの垂直方向Ｖにおける他端９６と磁気抵抗素子４６との間の距離ｄ２とが同じとなるよう、チップ９の素子形成面９２の中心を基準として素子形成面９２の中央に位置している。また、図８に示すような３端子磁気抵抗素子４７の場合、感磁部９０は、図８に示すように、チップ９の素子形成面９２における磁石表面１０ａの走査方向Ｒの一端９３と磁気抵抗素子４０ａとの間の距離ｈ１と素子形成面９２における磁石表面１０ａの走査方向Ｒの他端９４と磁気抵抗素子４０ｂとの間の距離ｈ２とが同じで、また、チップ９の素子形成面９２における磁石表面１０ａの垂直方向Ｖの一端９５と磁気抵抗素子４７との間の距離ｄ１と素子形成面９２における磁石表面１０ａの垂直方向Ｖにおける他端９６と磁気抵抗素子４７との間の距離ｄ２とが同じとなるよう、チップ９の素子形成面９２の中心を基準として素子形成面９２の中央に位置している。上記Ｘ＝５．５ｍｍ、Ｙ＝４．５ｍｍ、Ｚ＝４．５ｍｍのサイズのＳｍＣｏ磁石（以下、「実施サイズの磁石」という）を用い、磁石表面１０ａの面領域内上に感磁部９０を配置した。即ち、図１１に示すように、４端子磁気抵抗素子４６の感磁部表面９１の面積より大きい面積の磁石表面１０ａを備えた磁石１０を感磁部９０の裏側に配置し、感磁部表面９１の上側から見て、感磁部表面９１の中心と磁石表面１０ａの中心とを一致させて感磁部表面９１と磁石表面１０ａとを平行に対向させた。この場合において、磁石表面１０ａと感磁部表面９１との間の表面間最短距離をＡ（以下、Ａを「縦距離」という）とし、感磁部表面９１の一端９１ｘと磁石表面１０ａの一端１０ｘとの間の端部間最短距離をＢ１及び感磁部表面９１の右端９１ｙと磁石表面１０ａの右端１０ｙとの間の端部間最短距離をＢ２とする（以下、これらＢ１、Ｂ２を「横距離」という）。そして、縦距離Ａを変えた場合の、磁石表面１０ａの中心Ｃの真上に位置する感磁部表面９１の磁束密度（以下「感磁部表面磁束密度」という）を測定した結果を図１２に示した。図１２から、縦距離Ａを小さく（短く）した方が感磁部表面磁束密度を大きくできること、縦距離Ａを１ｍｍとした場合でも２３００Ｇ程度の磁束密度が得られることがわかる。尚、縦距離Ａを小さくした方が感磁部表面磁束密度を大きくできることは、図８；図９に示す３端子磁気抵抗素子４７の感磁部９０の場合でも同じである。
【００１７】
図８；図９に示すように、２個の磁気抵抗素子４０ａ，４０ｂを直列に接続した３端子磁気抵抗素子４７を備えた磁性体検出器１の磁気抵抗素子４０ａ，４０ｂに直流電源Ｅ（Ｖｉｎ＝５Ｖ）を接続し、図１３に示すように、検出対象磁性体としての歯車４８を回転させて歯車回転検出測定を行った。使用した歯車４８は、ＪＩＳ規Ｂ１７０１−１円筒歯車インボリュート歯車ｐ＝０．８πである。上述したサイズのＳｍＣｏ磁石１０を用い、縦距離Ａを０．５ｍｍ、０．７ｍｍ、０．７５ｍｍ、０．８５ｍｍのそれぞれに設定した場合において、歯車４８と感磁部表面９１との間の最短距離ＺＡと信号出力振幅との関係を測定した。その結果を図１４に示す。歯車４８と感磁部表面９１との間の距離ＺＡを０．７ｍｍとし、縦距離Ａを変えた場合の縦距離Ａと信号出力振幅との関係を図１５に示す。図１５からは、図１２との関係と相関して、縦距離Ａが大きくなるほど、信号出力振幅が低下していくことがわかり、大きな出力信号振幅（３００ｍＶ程度）を得るためには、縦距離Ａを１ｍｍ程度以下に設定すればよいことがわかる。また、金属板７で感磁部表面９１を保護でき、かつ、ケース２の金属板７の厚さを０．５ｍｍ以下に設定することで、磁気検出対象としての歯車４８と感磁部表面９１との間の距離ＺＡを小さくできて、出力信号振幅を大きくとれる磁性体検出器１を提供できる。
【００１８】
最良の形態では、パッケージ８の裏面２８に磁石位置決め凹部孔３０を形成したので、互いに平行に対向する磁石１０の磁石表面１０ａと感磁部表面９１との間の距離、即ち、縦距離Ａを小さくでき、よって、感磁部表面９１での磁束密度を大きくでき、出力信号振幅を大きくとれて、Ｓ／Ｎ比の良い磁性体検出器１を提供できる。また、磁石位置決め凹部孔３０は、感磁部表面９１に対する磁石１０の位置決め用としても機能する。即ち、感磁部表面９１の裏と対向した磁石１０の磁石表面１０ａの面積は感磁部表面９１の面積より大きく形成されるが、磁石位置決め凹部孔３０により、感磁部表面９１の上側から見て感磁部表面９１が磁石１０の磁石表面１０ａの面領域内上に正確に配置される。即ち、パッケージ８の裏面２８に磁石位置決め凹部孔３０を有していることは、縦距離Ａを縮めるばかりでなく、感磁部表面９１と磁石表面１０ａとの正確な位置決めを容易とする効果もある。また、ホルダ１１を備えたので、正確な位置に磁石１０を保持でき、かつ、外部接続リード２４を保護できる。即ち、磁石位置決め凹部孔３０や磁石保持孔３２などを備えたので、アセンブリを容易にできる。また、ホルダ１１はパッケージ載置凹部孔３１を備えるので、パッケージ８も正確な位置に位置決めできる。
【００１９】
最良の形態では、磁石位置決め凹部孔３０がリードフレーム２０のアイランド２１まで届く深さに形成されて、リードフレーム２０のアイランド２１を磁石位置決め凹部孔３０の底面３０ａに露出させたので、磁石１０を磁石位置決め凹部孔３０に挿入することで、磁石表面１０ａをリードフレーム２０のアイランド２１に接触させることができて、縦距離Ａを小さくできる。この場合、基板は絶縁性基板１２を使用しているために、端子電極１５と磁石１０との絶縁性は確保される。即ち、チップ９をマウントしている箇所のリードフレーム２０のアイランド２１の下部に硬質樹脂を設けないことにより、縦距離Ａを小さくできる。
【００２０】
図１６に示すように、磁石位置決め凹部孔３０をリードフレーム２０のアイランド２１まで届かない深さに形成してもよい。
【００２１】
以下、最良の形態による磁性体検出器１の製造方法の実施例を説明する。化合物半導体薄膜１３は、分子線エピタキシー法（ＭＢＥ）を用いて絶縁性基板１２上に形成した。例えば、絶縁性基板１２としての半絶縁性のＧａＡｓ単結晶基板の（１００）面の上に化合物半導体薄膜１３としてＳｎドープＩｎＳｂ薄膜をエピタキシャル成長させた。例えば、まず、厚さ０．３５ｍｍの半絶縁性のＧａＡｓ単結晶基板にＡｓを照射しながら６５０℃で加熱し表面酸素を脱離させた。次に、５８０℃で温度を下げてＧａＡｓバッファ層を２００ｎｍの厚さで形成した。そして、Ａｓを照射しながら４００℃まで温度を下げた後、ＳｎとＩｎ、Ｓｂを同時に基板に照射しながら化合物半導体薄膜１３の膜厚１μｍからなるＳｎドープＩｎＳｂ単結晶薄膜を形成した。この際、ＩｎＳｂ単結晶薄膜の電子濃度は、７×１０１６ｃｍ−３になるようにＳｎセル温度を調節した。成膜したＩｎＳｂ単結晶薄膜の電気特性を測定したところ、電子濃度は７×１０１６ｃｍ−３、電子移動度は４０，０００ｃｍ２／Ｖｓであった。このように分子線エピタキシー（ＭＢＥ）法を用いて化合物半導体薄膜１３を形成したことで薄膜の膜厚や組成の制御性を向上でき、歯車回転等によって生じる磁束密度変化検出のために配置される複数の磁気抵抗素子の特性差を無くすことができた。
【００２２】
図１７に磁気抵抗素子の作製プロセスフローの一例を示す。この図１７では３端子磁気抵抗素子４７の作製例を図示している。磁気抵抗素子は、フォトリソグラフィーの技術を用いて形成した。まず、絶縁性基板１２としてのＧａＡｓ基板のＩｎＳｂ表面にフォトレジスト５０をスピンコータを用いて均一に塗布した（図１７（ａ））。フォトレジスト５０の塗布条件は、１００ｃｐの粘度で３２００ｒｐｍの回転速度で２０秒間回転すると２．５μｍの厚さとなる。そして、ＩｎＳｂのメサエッチング用のフォトマスク等を用いて露光・現像した後に塩酸・過酸化水素系のエッチング液で所望の形状に化合物半導体薄膜１３としてのＩｎＳｂ薄膜をメサエッチングした（図１７（ｂ））。次に再度、フォトレジストを塗布した後に、短絡電極１４を形成するための露光・現像を行い、真空蒸着法により電極１５を蒸着し、リフトオフ法で短絡電極１４を形成した（図１７（ｃ））。短絡電極１４は、フォトレジストによりレジストパターンを形成した後に、電子ビーム法により短絡電極として５０ｎｍ厚のＴｉと４００ｎｍ厚のＡｕ、さらに５０ｎｍ厚のＮｉからなる積層電極を形成し、リフトオフ法を用いて所望の短絡電極形状を作製した。さらに、保護膜１６として窒化シリコン薄膜を３００ｎｍの厚さでプラズマＣＶＤ法により形成し、端子電極部分のみの窒化シリコン膜を、反応性イオンエッチング装置を用いて除去した（図１７（ｄ））。最後に短絡電極の形成方法と同様にして、端子電極１５を形成した（図１７（ｅ））。端子電極１５として５０ｎｍ厚のＴｉと４００ｎｍ厚のＡｕからなる積層電極とした。また、端子電極１５は化合物半導体薄膜１３からなる動作層との接触を改善するために、不活性ガス雰囲気で５００℃×２分間の熱処理を行った。このようにして絶縁性基板１２上に化合物半導体薄膜１３と複数の短絡電極１４とを備えた複数の磁気抵抗素子４０ａ；４０ｂを有し、かつ、複数の端子電極１５を有する高磁界感度の３端子磁気抵抗素子４７を、フォトリソグラフィーを応用した微細加工プロセスの応用により、図外の１枚のウエハ上に多数製作した。尚、図６〜図９に示すように、各磁気抵抗素子４０ａ；４０ｂの感磁部の間隔Ｗは、例えば、検出する歯車４８の山と谷の間隔Ｐに合わせた。尚、図１７では、３端子磁気抵抗素子４７の作製プロセスを例として図示したが、図６に示すような４端子磁気抵抗素子４６も同様のプロセスで作製できる。
【００２３】
次に、ウエハ上に多数製作した磁気抵抗素子（４端子磁気抵抗素子４６あるいは３端子磁気抵抗素子４７）を、ダイシングにより個別にチップ９（ダイ）として切離した。そして、ダイボンダーを用いて、リードフレーム２０（例えば厚さ０．１５ｍｍ）のアイランド２１上にチップ９をダイボンド（マウント）した。そして、ボンディングワイヤ２３としての３０μｍの金ワイヤーにより磁気抵抗素子の複数の端子電極１５とリードフレーム２０のパッド部２２間を、ワイヤーボンダーを用いてワイヤーボンドした。次いで、トランスファーモールド法で、エポキシ樹脂などのモールド樹脂により、チップ９を樹脂封止した。そして、タイバーカット、リードカット、及びリードのフォーミングを行ってパッケージ８を形成した。
【００２４】
次に、磁気抵抗素子の動作原理を説明する。図８に示したように、メサエッチング後のＩｎＳｂ薄膜の幅（電流に直交する方向の幅：素子幅）をＤとし、短絡電極間の距離（素子長）をＬすると、Ｌ／Ｄを形状因子と呼ぶ。ここでは、Ｌ／Ｄ＝０．２とした。この磁気抵抗素子４０ａ；４０ｂに電磁石で一様な磁場をかけて、抵抗値と磁束密度の関係を測定した。抵抗値は、図８の端子電極１５ａと端子電極１５ｂの間の抵抗を測定した。この結果を図１８に示す。図１９に磁気抵抗変化率ΔＲ／Ｒ０と磁束密度の関係を示す。ここで、ΔＲ＝ＲＢ−Ｒ０であり、ＲＢは磁場中での抵抗値、Ｒ０は磁場なしでの抵抗値である。図１９からわかるように、磁束密度が大きくなるほど、磁気抵抗変化率ΔＲ／Ｒ０の傾きは大きくなる。即ち、磁束密度の変化に対する感度が大きくなる。磁気抵抗素子にバイアスする磁束密度は、磁気抵抗変化率ΔＲ／Ｒ０が（磁気抵抗効果による感磁部の抵抗値の増加が）５０％以上であれば、高感度となる。
【００２５】
４端子磁気抵抗素子４６を１個以上備えた磁性体検出器１の場合、例えば、図６；７に示すように、１つのチップ９上に４つの磁気抵抗素子４１ａ〜４１ｄを形成し、磁気抵抗素子４１ａの中央と磁気抵抗素子４１ｂの中央との間の間隔Ｗ、及び磁気抵抗素子４１ｃの中央と磁気抵抗素子４１ｄの中央との間の間隔Ｗを、例えば被検出体としての歯車４８の山と谷の間隔Ｐに等しくした。磁気抵抗素子４１ａ〜４１ｄの作製プロセスは、フォトリソグラフィーの技術を用いたため、磁気抵抗素子間の間隔は、量産されるすべての素子で精度よく再現される。従来の磁性体検出器では、４個の磁気抵抗素子４１ａ〜４１ｄを個別に切離し、ダイボンディグで配置していたが、これでは磁気抵抗素子４１ａ〜４１ｄ間の間隔Ｗと歯車の山谷の間隔Ｐ（ピッチ）とが微妙に異なってしまい、出力信号振幅、Ａ相／Ｂ層の位相差にかなり個体差が生じていた。一方、ここでは、１つのチップ９上に４個の磁気抵抗素子４１ａ〜４１ｄを作製したので、磁気抵抗素子間の間隔Ｗと歯車の山谷ピッチとは精確に合っているため、各磁気抵抗素子４１ａ〜４１ｄの個体差をほとんど生じない磁性体検出器１を得ることができる。
【００２６】
また、ＳｎをドープしてＩｎＳｂ単結晶薄膜１μｍを形成したので、Ｓｎをドープしたことにより、オフセット電圧の温度ドリフトを格段に改善できた。即ち、ＩｎＳｂは禁制帯が０．１７ｅＶと狭いために、半導体磁気抵抗素子の抵抗値の温度依存性が−２％／℃と大きいが、Ｓｎ（ドナーアトム）をドープして伝導帯の電子を増加させたことにより、抵抗値の温度依存性を−０．２４％／℃と劇的に小さくできたので、オフセット電圧の温度ドリフトを非常に小さくできた。
【００２７】
他例１
図２０〜図２４に示すように、外部接続リードが半導体パッケージ８０から出ないタイプ、即ち、ノンリードタイプのリードフレーム７０を用いて半導体パッケージ８０を作製し、リードフレーム７０のパッド部７２（入出力端子部）と外部接続リード７３とをプリント配線基板７４を介して互いに電気的に接続させた。パッド部７２と外部接続リード７３はそれぞれプリント配線基板７４の接続パッド７５；７６にはんだ付けされる。図２０は本例の磁性体検出器１の断面図、図２１はパッケージ８０の断面図、図２２はパッケージの裏面図、図２３は磁石表面１０ａをパッケージ８０の裏面８１に密着させるための貫通孔７７が形成されたプリント配線基板を示す平面図、図２４は貫通孔７７に磁石１０を通した状態のプリント配線基板を示す平面図である。この場合、パッケージ８０の裏面８１にリードフレーム７０のアイランド７１とパッド部７２とを露出させたので、上記と同様に縦距離Ａを小さくできる。この例では、縦距離Ａを０．５０ｍｍとした（ＧａＡｓ基板：０．３５ｍｍ、リードフレーム０．１５ｍｍ）。この構成を採用して作製した磁性体検出器１を用いて、歯車回転検出測定を行った。歯車４８と感磁部表面９１と距離を０．７ｍｍにして、出力信号振幅を測定した結果、４８０ｍＶであり、上記と同様の出力信号振幅を確認できた。
【００２８】
他例２
図２５に示すような形状のリードフレーム２００を用いて半導体パッケージ２０１を作製した後、図２６に示すように、研磨により、パッケージ２０１の裏側（化合物半導体薄膜１３の形成されてない基板１２側）からパッケージ樹脂２０３、リードフレーム２００のアイランド２０５のすべて、及び、半導体薄膜１３の形成されてなるＧａＡｓ基板（絶縁性基板１２）の裏面側を図２５の点線Ｇの箇所まで除去した半導体パッケージ２１０とした。リードフレーム２００の末端側は上方に折曲されている。このように半導体パッケージが裏側に、前記感磁部の下に位置する構成部分の除去された裏面、即ち、図２５の点線Ｇの箇所まで除去された平坦面２１１を備えた半導体パッケージ２１０を用いることにより、縦距離Ａを０．０５ｍｍ以下にできる。即ち、化合物半導体薄膜１３の膜厚及び基板１２の厚さを０に近くする。例えば、化合物半導体薄膜１３の膜厚は０．１〜４．０μｍに設定することで、縦距離Ａを例えば０<Ａ≦１ｍｍに設定でき、出力信号振幅を大きくとれる磁性体検出器１を提供できる。
【００２９】
他例３
尚、図３、図１６、図２１では、ホルダ１１とケース２とに組付けて図１、図２０に示したような磁性体検出器１を構成するパッケージ８を示したが、図３、図１６、図２１で示したパッケージの裏に磁石を直接取付けて図３０のようにホルダ１１とケース２とを備えない磁性体検出器を構成してもよい。また、図２６に示したパッケージ２１０を用いて、図１、図２０、図３０に示したような磁性体検出器を構成してもよい。
【００３０】
他例４
図２７に示すように、リードフレーム２０のアイランド２１の下から樹脂部分の高さ、即ち、裏面２５１からリードフレーム２０のアイランド２１までの高さが磁石１０の高さＺ以上の寸法に形成され、裏面２５１の中心に裏面２５１からアイランド２１の下面まで到達する磁石挿入孔２５２が形成された半導体パッケージ２５０を用いてもよい。即ち、磁石挿入孔２５２内に磁石１０全体が入り込んで外に突出しないような磁石挿入孔２５２を備えた半導体パッケージ２５０を用いてもよい。つまり、ホルダ１１を用いずに半導体パッケージ２５０の磁石挿入孔２５２内に磁石１０全体を嵌め込んだ後に磁石挿入孔２５２の開口２５３側から接着剤等の固定手段を用いて磁石挿入孔２５２に磁石１０を直接的に固定して磁性体検出器１を構成してもよい。
【００３１】
他例５
感磁部９０が図６；７に示すような４端子磁気抵抗素子４６により形成されている場合。即ち、４つの磁気抵抗素子４１ａ〜４１ｄが回路ループを形成したフルブリッジ構造で接続されており、Ａ相／Ｂ相の非差動２相出力である４端子磁気抵抗素子４６の場合。言い換えれば、４つの磁気抵抗素子４１ａ〜４１ｄで形成されるとともに電源供給端子とＧＮＤ端子と２つの出力端子Ａ；Ｂとを備え、出力端子Ａの両端に磁気抵抗素子４１ａ；４１ｂを直列に接続した直列回路と、出力端子Ｂの両端に磁気抵抗素子４１ｃ；４１ｄを直列に接続した直列回路とが並列接続された構成を有し、これら４つの磁気抵抗素子４１ａ〜４１ｄが検出対象磁性体の走査方向に沿った方向に並んで設けられ、直列回路を構成する２つの磁気抵抗素子４１ａ；４１ｂ（あるいは４１ｃ；４１ｄ）が検出対象磁性体の走査方向に沿った方向において前記感磁部表面９１の中心から等しい位置に形成されていない４端子磁気抵抗素子４６の場合は、走査方向Ｒに沿った方向において、直列に接続された磁気抵抗素子４１ａと４１ｂとが、チップ９の素子形成面９２の中央側と端側とに形成され、直列に接続された磁気抵抗素子４１ｃと４１ｄも、素子形成面９２の中央側と端側とに形成される。従って、図１１に示すように、４端子磁気抵抗素子４６が形成された感磁部表面９１の中心と磁石表面１０ａの中心とを一致させて、磁石表面１０ａの表面積より小さい表面積の感磁部表面９１が磁石表面１０ａの面領域内上に配置されたとしても、磁気抵抗素子４１ａと４１ｂとは（あるいは４１ｃと４１ｄとは）、チップ９の感磁部表面９１の中心に対して対称に配置されず、また、磁石表面１０ａの中心に対しても対称に配置されない。
以上の図１１に示すような４端子磁気抵抗素子４６の場合においては、特に、横距離Ｂ１（＝Ｂ２）が小さいと、上述した磁石表面１０ａの端部の反磁界の影響により、磁気抵抗素子４１ａと４１ｂ（あるいは４１ｃと４１ｄ）の感磁部表面９１の磁束密度に大きな差が生じる。即ち、各磁気抵抗素子４１ａ〜４１ｄの表面で形成された感磁部表面９１の磁束密度が平坦化しない。従って、磁気抵抗素子４１ａと４１ｂとに印加される磁界（あるいは４１ｃと４１ｄとに印加される磁界）の強さ（磁束密度）に差が生じることで、磁気抵抗素子４１ａと４１ｂ（あるいは４１ｃと４１ｄ）の抵抗値が異なってしまい、磁気抵抗素子４６の出力端子ＡやＢの電位は、印加電圧の半分（Ｖｉｎ／２）からずれてしまうことになる。つまり、磁気抵抗素子４６の出力信号Ａ：Ｂのオフセット電圧（Ｖｉｎ／２からのずれ）が大きくなってしまう。
【００３２】
次に縦距離Ａと横距離Ｂ１（＝Ｂ２）との関係を詳細に検証する。縦距離Ａを変えて、磁石表面１０ａ上の中心線Ｃ１（図１１参照）上における磁石端部からの距離Ｓとその距離Ｓの位置上における感磁部表面９１での磁束密度との関係を測定した結果を図２１に示した。図２８の折れ線グラフは、上から縦距離Ａを０ｍｍ、０．１ｍｍ、０．２ｍｍ、０．５ｍｍ、０．８ｍｍ、１．０ｍｍとした場合の結果を示したものである。
図２８から次のことがわかる。
縦距離Ａが０に近くても、磁石端部からの距離Ｓが０．２ｍｍ程度以上離れている位置の上に感磁部表面９１があれば感磁部表面９１上の磁束密度の変化がなくなることがわかる。縦距離Ａが０．１ｍｍ〜０．２ｍｍの場合、磁石端部からの距離Ｓが０．５ｍｍ程度以上離れている位置の上に感磁部表面９１があれば感磁部表面９１上の磁束密度の変化がほぼなくなることがわかる。縦距離Ａが０．５ｍｍ〜１．０ｍｍの場合、磁石端部からの距離Ｓが１．０ｍｍ程度以上離れている位置の上に感磁部表面９１があれば感磁部表面９１上の磁束密度の変化がほぼなくなることがわかる。即ち、縦距離Ａを小さくすれば、感磁部表面磁束密度を大きくでき、横距離Ｂ１（＝Ｂ２）を１．０ｍｍ程度以上とすれば、磁気抵抗素子４６や４７の感磁部表面９１での磁束密度を平坦化できる。
以上からして、凹部孔３０内に磁石表面１０ａ側を位置決め固定して、磁石表面１０ａの面領域内上に感磁部表面９１を位置させ、かつ、横距離Ｂ１（＝Ｂ２）を１．０ｍｍ以上、縦距離Ａを０<Ａ≦１ｍｍに設定すれば、磁気抵抗素子４６や４７の感磁部表面９１での磁束密度を平坦化でき、かつ、この磁束密度を大きくできて出力信号振幅を大きくとれる磁性体検出器１が得られることがわかる。
特に、図６；７に示すような４端子磁気抵抗素子４６の場合は磁石端部１０ｘ；１０ｙの影響を受けやすく、感磁部表面９１での磁束密度を平坦にすることが望ましいが、これは、縦距離Ａに対応して横距離Ｂ１（＝Ｂ２）を上述したように設定することで可能となる。
【００３３】
尚、図８；図９に示すような２個の磁気抵抗素子４０ａ；４０ｂを直列に接続した３端子磁気抵抗素子４７を１個備えた構成の磁性体検出器１の場合は、磁気抵抗素子４０ａと４０ｂとを感磁部表面端部９１ｘ；９１ｙ間の中心線Ｃ２に対して対称に配置できるので、感磁部表面９１における磁束密度は必ずしも平坦である必要はなく、左右の横距離Ｂ１（＝Ｂ２）を同じにすれば、オフセット電圧のずれは基本的に無くすことができる。よって、横距離Ｂ１（＝Ｂ２）は小さくてもよく、０ｍｍに近くてもよい。ただし、感磁部表面９１より面積の大きい磁石表面１０ａと感磁部表面９１との中心を一致させてこれらを平行に対向させ、感磁部表面９１の上側から見て感磁部表面９１が磁石表面１０ａの面領域内に位置するように磁石表面１０ａと感磁部表面９１とを互いに位置決めする必要がある。しかしながらこの場合でも出力信号振幅を大きくとるためには縦距離Ａを小さくしたほうがよい。
【産業上の利用可能性】
【００３４】
磁性体検出器１の磁気抵抗素子を形成する化合物半導体薄膜１３は高い磁気抵抗変化率を得るためにできるだけ高い電子移動度を有していることが好ましく、上述したＩｎＳｂの他、ＩｎＡｓ、ＩｎＡｓｘＳｂ１−ｘ、ＩｎｘＧａ１−ｘＳｂ、ＩｎｘＧａ１−ｘＡｓ（０≦ｘ≦１）が好ましい材料である。
絶縁性基板１２は、表面が絶縁性の若しくは絶縁化された半導体の絶縁層を持つ半導体基板が好ましい。半導体基板の中でもＧａＡｓ、ＩｎＰ、ＧａＰなどの基板を用いると特に化合物半導体薄膜１３の高い電子移動度が得られるようになり、特に好ましいものとなる。
化合物半導体薄膜１３中にキャリアを増加させるためのドナー不純物を添加する方法としては、化合物半導体薄膜１３を形成する際に同時に行ってもよいが、成膜後にイオン注入法を用いて打ち込んでもよい。使用するドナー不純物は、例えば、ＩｎＳｂやＩｎＡｓのようなIII−Ｖ族化合物半導体の場合は、Ｃ、Ｓｉ、Ｇｅ、ＳｎのようなIＶ族元素やＳ、Ｓｅ、Ｔｅに代表されるＶI族元素を添加するとよい。その中でも特にＳｉ、Ｓｎが好ましい。
上記では、ウェットエッチング法を用いて動作層のエッチングを行った例を紹介したが、イオンミリングや反応性イオンエッチング法のドライエッチングによってメサエッチングを行ってもよい。尚、ウェットエッチングによって所望の形状にＩｎＳｂ薄膜をメサエッチングすることが多いが、ウェットエッチングは膜厚方向のエッチングともに、膜厚方向とは垂直方向のサイドエッチングが進む。膜厚が厚過ぎると、膜厚方向のエッチングは終了する時点ではサイドエッチングもかなり進むため、素子抵抗値の設計値と実際の素子抵抗値がずれるだけでなく、素子抵抗値の個体差も大きくなる。そのため、化合物半導体薄膜の膜厚は０．１〜４．０μｍに設定することが好ましい。
【００３５】
電極１５に用いられる電極材料は、Ｃｕ単層やＴｉ／Ａｕ、Ｎｉ／Ａｕ、Ｃｒ／Ｃｕ、Ｃｕ／Ｎｉ／Ａｕ、Ｔｉ／Ａｕ／Ｎｉ、Ｃｒ／Ａｕ／Ｎｉ、Ｃｒ／Ｎｉ／Ａｕ／Ｎｉのような積層としてもよい。この電極材料は、作製した素子の使用される動作条件と環境条件に耐えられる材質であれば、どのような材料を用いてもかまわない。また、電極を形成する方法としては、電子ビーム蒸着や抵抗加熱蒸着といった一般的な真空蒸着法や、スパッタ法やメッキ法によって形成してもよい。また、電極形成後に電極と薄膜動作層とのオーミック接触性を良好にするために、急昇温熱アニール（ＲＴＡ）法を用いて熱処理することも好ましい。
また、磁性体検出器は、磁界によって抵抗値が変化する磁気抵抗素子を形成する化合物半導体薄膜が、結晶粒界を有しないＩｎＳｂ単結晶薄膜で形成されたので、感度が高くSN比の良い磁気抵抗素子を形成できる。
【図面の簡単な説明】
【００３６】
【図１】本発明の最良形態による磁性体検出器の縦断面図。
【図２】最良形態の磁性体検出器に用いる半導体パッケージの斜視図。
【図３】最良形態の半導体パッケージの縦断面図。
【図４】最良形態の磁性体検出器の構成部品を分解して示した分解斜視図。
【図５】（ａ）は最良形態のチップの断面図、（ｂ）は最良形態のリードフレームの平面図、（ｃ）は最良形態のリードフレームのアイランド上に４端子磁気抵抗素子を備えたチップを搭載した状態を示す平面図。
【図６】最良形態の４端子磁気抵抗素子を備えたチップの平面図。
【図７】最良形態の４端子磁気抵抗素子の等価回路図。
【図８】最良形態の３端子磁気抵抗素子チップを備えたチップの平面図。
【図９】最良形態の３端子磁気抵抗素子の等価回路図。
【図１０】最良形態の磁性体検出器のシミュレートに用いた永久磁石の斜視図。
【図１１】最良形態の磁性体検出器における磁気抵抗素子の感磁部と磁石表面との位置関係を磁気抵抗素子の感磁部側から見た平面図。
【図１２】最良形態の磁性体検出器における縦距離Ａと感磁部表面の磁束密度との関係を示したグラフ。
【図１３】最良形態の磁性体検出器と検出対象磁性体としての歯車との位置関係を示した図。
【図１４】最良形態の磁性体検出器における感磁部表面と歯車との間の距離と信号出力振幅との関係を示したグラフ。
【図１５】最良形態の磁性体検出器における縦距離と信号出力振幅との関係を示したグラフ。
【図１６】最良形態の半導体パッケージの他の例を示す縦断面図。
【図１７】最良形態の磁性体検出器における磁気抵抗素子の作製プロセスフローを示す図。
【図１８】最良形態の磁性体検出器における磁気抵抗素子の磁気抵抗素子の抵抗値と磁束密度の関係を示すグラフ。
【図１９】最良形態の磁性体検出器における磁気抵抗素子の磁気抵抗素子の磁気抵抗変化率ΔＲ／Ｒ０と磁束密度の関係を示すグラフ。
【図２０】本発明の他例１による磁性体検出器の縦断面図。
【図２１】他例１による磁性体検出器の半導体パッケージの縦断面図。
【図２２】他例１による磁性体検出器の半導体パッケージの底面図。
【図２３】他例１による磁性体検出器のプリント配線基板の平面図。
【図２４】他例１による磁性体検出器のプリント配線基板の磁石通し孔に磁石を通した状態の平面図。
【図２５】本発明の他例２による磁性体検出器の研磨前の半導体パッケージを示す縦断面図。
【図２６】他例２による磁性体検出器の半導体パッケージを示す縦断面図。
【図２７】他例４による磁性体検出器の半導体パッケージを示す縦断面図。
【図２８】本発明の他例５の磁性体検出器による横距離と縦距離と感磁部表面の磁束密度との関係を示したグラフ。
【図２９】従来の磁性体検出器を示す縦断面図。
【図３０】磁気抵抗素子の磁束密度と磁気抵抗変化率との関係を示すグラフ。
【図３１】従来の磁性体検出器における縦距離の説明図。
【符号の説明】
【００３７】
１  磁性体検出器、２  ケース、３  磁気検出体、４；２５  樹脂、７  金属板、
８  半導体パッケージ、９  チップ、１０  永久磁石、１０ａ  磁石表面、
１１  ホルダ、１３  化合物半導体薄膜、２０  リードフレーム、２１  アイランド、
２４  外部接続リード、３０  磁石位置決め凹部孔（凹部孔）、３０ａ  磁石位置決め凹部孔の底面（感磁部の下に位置する構成部分の除去された裏面）、
３２  磁石保持孔、３３  外部接続リード保持孔、
４０ａ；４０ｂ、４１ａ〜４１ｄ  半導体磁気抵抗素子、
４６  ４端子磁気抵抗素子、４７  ３端子磁気抵抗素子、９０  感磁部、
９１  感磁部表面、Ａ  縦距離（感磁部表面と磁石表面との間の距離）。
【図１】
2005337866.tif 000003
【図２】
2005337866.tif 000004
【図３】
2005337866.tif 000005
【図４】
2005337866.tif 000006
【図５】
2005337866.tif 000007
【図６】
2005337866.tif 000008
【図７】
2005337866.tif 000009
【図８】
2005337866.tif 000010
【図９】
2005337866.tif 000011
【図１０】
2005337866.tif 000012
【図１１】
2005337866.tif 000013
【図１２】
2005337866.tif 000014
【図１３】
2005337866.tif 000015
【図１４】
2005337866.tif 000016
【図１５】
2005337866.tif 000017
【図１６】
2005337866.tif 000018
【図１７】
2005337866.tif 000019
【図１８】
2005337866.tif 000020
【図１９】
2005337866.tif 000021
【図２０】
2005337866.tif 000022
【図２１】
2005337866.tif 000023
【図２２】
2005337866.tif 000024
【図２３】
2005337866.tif 000025
【図２４】
2005337866.tif 000026
【図２５】
2005337866.tif 000027
【図２６】
2005337866.tif 000028
【図２７】
2005337866.tif 000029
【図２８】
2005337866.tif 000030
【図２９】
2005337866.tif 000031
【図３０】
2005337866.tif 000032
【図３１】
2005337866.tif 000033