(57)【要約】【課題】従来の技術による諸問題を解決するため、Ｐ型メモリーセルからなるＮＯＲメモリーモジュールの操作方法を提供する。【解決手段】この発明による方法は、それぞれ基板と、Ｐ型ドレインと、Ｐ型ソースと、スタック誘電膜と、ゲートとを含んで２ビットのデータを保存して、マトリックス方式で配列される複数のメモリーセルを提供するステップを含む。そのうち同一列にあるメモリーセルのゲートは同一ワードラインと接続され、同一行にあるメモリーセルのドレインは同一ビットラインと接続され、複数のメモリーセルのソースは同一ソースラインと接続される。【選択図】図１
2005057236.tif 000002
【特許請求の範囲】
【請求項１】
メモリーモジュールにデータを書き込む方法であって、該方法は、
それぞれ基板と、Ｐ型ドレインと、Ｐ型ソースと、スタック誘電膜と、ゲートとを含んで２ビットのデータを保存して、マトリックス方式で配列される複数のメモリーセルを提供し、そのうち同一列にあるメモリーセルのゲートは同一ワードラインと接続され、同一行にあるメモリーセルのドレインは同一ビットラインと接続され、複数のメモリーセルのソースは同一ソースラインと接続され、
複数のメモリーセルのソースラインにソースライン電圧を印加し、
データを書き込もうとするメモリーセルのワードラインに第一ワードライン電圧を印加してデータを書き込もうとするメモリーセルのＰ型チャンネルをオンにし、
データを書き込もうとしないメモリーセルのワードラインに第一ワードライン電圧を上回った第二ワードライン電圧を印加してメモリーセルのＰ型チャンネルをオフにし、
データを書き込もうとするメモリーセルのビットラインにビットライン電圧を印加し、データを書き込もうとするメモリーセルのＰ型チャンネルにおけるホットホールがホットエレクトロンを誘起してデータを書き込もうとするメモリーセルのスタック誘電膜へ注入するようにさせ、
複数のメモリーセルの基板に基板電圧を印加するステップを含むことを特徴とするメモリーモジュールにデータを書き込む方法。
【請求項２】
前記ソースライン電圧はビットライン電圧を上回って、データを書き込もうとするメモリーセルのＰ型チャンネルにおけるホットホールが、Ｐ型ドレインに近い領域でホットエレクトロンを誘起してデータを書き込もうとするメモリーセルのスタック誘電膜に注入し、第一ビットデータを形成することを特徴とする請求項１記載の方法。
【請求項３】
前記ソースライン電圧はビットライン電圧を下回って、データを書き込もうとするメモリーセルのＰ型チャンネルにおけるホットホールが、Ｐ型ソースに近い領域でホットエレクトロンを誘起してデータを書き込もうとするメモリーセルのスタック誘電膜に注入し、第二ビットデータを形成することを特徴とする請求項１記載の方法。
【請求項４】
前記マトリックスがＮＯＲアレイであることを特徴とする請求項１記載の方法。
【請求項５】
前記スタック誘電膜は二酸化珪素膜と、電荷保存膜と、二酸化珪素膜とからなることを特徴とする請求項１記載の方法。
【請求項６】
前記電荷保存膜が窒化珪素（Ｓｉ３Ｎ４）であることを特徴とする請求項５記載の方法。
【請求項７】
前記電荷保存膜が窒酸化珪素（ＳｉｘＮｙＯＺ）であることを特徴とする請求項５記載の方法。
【請求項８】
メモリーモジュールからデータを読み出す方法であって、該方法は、
それぞれ基板と、Ｐ型ドレインと、Ｐ型ソースと、スタック誘電膜と、ゲートとを含んで２ビットのデータを保存して、マトリックス方式で配列される複数のメモリーセルを提供し、そのうち同一列にあるメモリーセルのゲートは同一ワードラインと接続され、同一行にあるメモリーセルのドレインは同一ビットラインと接続され、複数のメモリーセルのソースは同一ソースラインと接続され、
複数のメモリーセルのソースラインにソースライン電圧を印加し、
データを読み出そうとするメモリーセルのワードラインに第一ワードライン電圧を印加し、
データを読み出そうとしないメモリーセルのワードラインに第一ワードライン電圧を上回った第二ワードライン電圧を印加し、
複数のメモリーセルの基板に第一ワードライン電圧に相当する電圧を印加し、
データを読み出そうとするメモリーセルと接続されるビットラインにビットライン電圧を印加し、データを読み出そうとするメモリーセルのＰ型ドレインまたはＰ型ソースと基板との間の空乏領域を拡大するステップを含むことを特徴とするメモリーモジュールからデータを読み出す方法。
【請求項９】
前記ソースライン電圧はビットライン電圧を下回って、データを読み出そうとするメモリーセルのＰ型ソースと基板との間の空乏領域を拡大することを特徴とする請求項８記載の方法。
【請求項１０】
前記ソースライン電圧はビットライン電圧を上回って、データを読み出そうとするメモリーセルのＰ型ドレインと基板との間の空乏領域を拡大することを特徴とする請求項８記載の方法。
【請求項１１】
前記マトリックスがＮＯＲアレイであることを特徴とする請求項８記載の方法。
【請求項１２】
前記スタック誘電膜は二酸化珪素膜と、電荷保存膜と、二酸化珪素膜とからなることを特徴とする請求項８記載の方法。
【請求項１３】
前記電荷保存膜が窒化珪素（Ｓｉ３Ｎ４）であることを特徴とする請求項１２記載の方法。
【請求項１４】
前記電荷保存膜が窒酸化珪素（ＳｉｘＮｙＯＺ）であることを特徴とする請求項１２記載の方法。
【請求項１５】
メモリーモジュールからデータを消去する方法であって、該方法は、
それぞれ基板と、Ｐ型ドレインと、Ｐ型ソースと、スタック誘電膜と、ゲートとを含んで２ビットのデータを保存して、マトリックス方式で配列される複数のメモリーセルを提供し、そのうち同一列にあるメモリーセルのゲートは同一ワードラインと接続され、同一行にあるメモリーセルのドレインは同一ビットラインと接続され、複数のメモリーセルのソースは同一ソースラインと接続され、
複数のメモリーセルのワードラインにワードライン電圧を印加し、
複数のメモリーセルのソースラインにワードライン電圧を上回ったソースライン電圧を印加し、
複数のメモリーセルの基板にソースライン電圧に相当する電圧を印加するステップを含むことを特徴とするメモリーモジュールからデータを消去する方法。
【請求項１６】
前記マトリックスがＮＯＲアレイであることを特徴とする請求項１５記載の方法。
【請求項１７】
前記方法はＦＮトンネルでゲートに限局される電子を消去することを特徴とする請求項１５記載の方法。
【請求項１８】
前記スタック誘電膜は二酸化珪素膜と、電荷保存膜と、二酸化珪素膜とからなることを特徴とする請求項１５記載の方法。
【請求項１９】
前記電荷保存膜が窒化珪素（Ｓｉ３Ｎ４）であることを特徴とする請求項１８記載の方法。
【請求項２０】
前記電荷保存膜が窒酸化珪素（ＳｉｘＮｙＯＺ）であることを特徴とする請求項１８記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はメモリーモジュールの操作方法に関し、特にＰ型メモリーセルからなるＮＯＲメモリーモジュールの操作方法に関する。
【背景技術】
【０００２】
フラッシュメモリーはその構成メモリーセルの種類によって、Ｎ型チャンネルフラッシュメモリーとＰ型チャンネルフラッシュメモリーと区別される。Ｎ型チャンネルフラッシュメモリーはメモリーセルをＰ型基板に形成し、２個のＮ型ドープ領域をメモリーセルのソースとドレインにするものに対して、Ｐ型チャンネルフラッシュメモリーはメモリーセルをＮ型ウェルに形成し、２個のＰ型ドープ領域をメモリーセルのソースとドレインにするものである。一般に、Ｎ型チャンネルのメモリーセルの操作速度はＰ型チャンネルのメモリーセルを上回るが、操作時に高電圧かつ高電力消費が要求される。それに対して、Ｐ型チャンネルのメモリーセルは低電圧かつ低電力消費などの長所がある。
【０００３】
フラッシュメモリーの構造によれば、ＮＯＲ型フラッシュメモリー及びＮＡＮＤ型フラッシュメモリーと区別される。ＮＯＲ型フラッシュメモリーのメモリーセルのドレインは並列接続されており、読み出し速度が高いのでプログラム変換用のコードフラッシュに適するのに対して、ＮＡＮＤ型フラッシュメモリーにおいて隣り合った２個のメモリーセルのドレインとソースは直列接続されており、単位面積により多くのメモリーセルを集積できるため、データ呼び出し用のデータフラッシュに適する。ＮＡＮＤ型フラッシュメモリーとＮＯＲ型フラッシュメモリーの操作方法は異なっている。一般に、Ｎ型チャンネルのメモリーセルからなるＮＡＮＤ型フラッシュメモリーはファウラー・ノルドハイム（ＦＮ）トンネルによって書き込むのに対して、ＮＯＲ型フラッシュメモリーはチャンネルホットエレクトロン注入によって書き込む。
【０００４】
１９９２年、徐清祥氏等はＩｎｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｅｖｉｃｅｓ  ａｎｄ  Ｍａｔｅｒｉａｌｓ，  ＳＳＤＭ誌の第１４０頁〜第１４２頁に掲載しているＡ  Ｈｉｇｈ  Ｓｐｅｅｄ，  Ｌｏｗ  Ｐｏｗｅｒ  Ｐ−Ｃｈａｎｎｅｌ  Ｆｌａｓｈ  ＥＥＰＲＯＭ  Ｕｓｉｎｇ  Ｓｉｌｉｃｏｎ  Ｒｉｃｈ  Ｏｘｉｄｅ  ａｓ  Ｔｕｎｎｅｌｉｎｇ  Ｄｉｅｌｅｃｔｒｉｃにおいて、Ｐ型チャンネルメモリーのホットエレクトロン注入はＮ型チャンネルメモリーの２位数以上上回って、書き込み時Ｐ型チャンネルメモリーのチャンネル電流はＮ型チャンネルメモリーのチャンネル電流を２位数以上下回ることを掲示している。
【０００５】
１９９５年、三菱社のＴ．  Ｏｈｎａｋａｄｏ氏等は同誌に掲載しているＮｏｖｅｌ  Ｅｌｅｃｔｒｏｎ  Ｉｎｊｅｃｔｉｏｎ  Ｍｅｔｈｏｄ  Ｕｓｉｎｇ  Ｂａｎｄ−ｔｏ−Ｂａｎｄ  Ｔｕｎｎｅｌｉｎｇ  Ｉｎｄｕｃｅｄ  Ｈｏｔ  Ｅｌｅｃｔｒｏｎ  （ＢＢＨＥ）  ｆｏｒ  Ｆｌａｓｈ  Ｍｅｍｏｒｙ  ｗｉｔｈ  ａ  Ｐ−Ｃｈａｎｎｅｌ  Ｃｅｌｌにおいて、ゲート誘起ドレインリーク（ＧＩＤＬ）電流が横向きの電場によって加速されてホットエレクトロンを生じさせる技術をＰ型チャンネルフラッシュメモリーの書き込み操作に応用することを掲示している。
【０００６】
前述の通り、Ｎ型チャンネルフラッシュメモリーの操作速度はＰ型チャンネルフラッシュメモリーを上回るが、Ｐ型チャンネルフラッシュメモリーは低電圧と低電力消費などの長所をもってＮ型チャンネルフラッシュメモリーより低電力消費を要求する携帯型電子製品に適する。技術の日進月歩に従って、Ｐ型チャンネルフラッシュメモリーの操作方法も革新されつつある。しかし実際に、Ｐ型チャンネルメモリーセルからなるＮＡＮＤ型フラッシュメモリー及びＰ型チャンネルメモリーセルからなるＮＯＲ型フラッシュメモリーはいずれも現在の技術よりいい操作方法を求めている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
この発明は前述の問題を解決するために、Ｐ型メモリーセルからなるＮＯＲメモリーモジュールの操作方法を提供することを課題とする。
【課題を解決するための手段】
【０００８】
この発明はメモリーモジュールの操作方法を提供する。該方法は、それぞれ基板と、Ｐ型ドレインと、Ｐ型ソースと、スタック誘電膜と、ゲートとを含んで２ビットのデータを保存して、マトリックス方式で配列される複数のメモリーセルを提供するステップを含む。そのうち同一列にあるメモリーセルのゲートは同一ワードラインと接続され、同一行にあるメモリーセルのドレインは同一ビットラインと接続され、複数のメモリーセルのソースは同一ソースラインと接続される。
【０００９】
前記操作方法による書き込みは、複数のメモリーセルのソースラインにソースライン電圧を印加し、データを書き込もうとするメモリーセルのワードラインに第一ワードライン電圧を印加してデータを書き込もうとするメモリーセルのＰ型チャンネルをオンにし、データを書き込もうとしないメモリーセルのワードラインに第一ワードライン電圧を上回った第二ワードライン電圧を印加してメモリーセルのＰ型チャンネルをオフにし、データを書き込もうとするメモリーセルのビットラインにビットライン電圧を印加し、データを書き込もうとするメモリーセルのＰ型チャンネルにおけるホットホールがホットエレクトロンを誘起してデータを書き込もうとするメモリーセルのスタック誘電膜へ注入するようにさせ、複数のメモリーセルの基板に基板電圧を印加するなどのステップを含む。
【００１０】
前記操作方法による読み出しは、複数のメモリーセルのソースラインにソースライン電圧を印加し、データを読み出そうとするメモリーセルのワードラインに第一ワードライン電圧を印加し、データを読み出そうとしないメモリーセルのワードラインに第一ワードライン電圧を上回った第二ワードライン電圧を印加し、複数のメモリーセルの基板に第一ワードライン電圧に相当する電圧を印加し、データを読み出そうとするメモリーセルと接続されるビットラインにビットライン電圧を印加し、データを読み出そうとするメモリーセルのＰ型ドレインまたはＰ型ソースと基板との間の空乏領域を拡大するなどのステップを含む。
【００１１】
前記操作方法による消去は、複数のメモリーセルのワードラインにワードライン電圧を印加し、複数のメモリーセルのソースラインにワードライン電圧を上回ったソースライン電圧を印加し、複数のメモリーセルの基板にソースライン電圧に相当する電圧を印加するなどのステップを含む。
【発明の効果】
【００１２】
この発明によるＰ型メモリーセルからなるＮＯＲメモリーモジュールの操作方法は高容量密度、高操作安定性、低電圧、低電力消費、一般ＣＭＯＳ製作工程で製作可能などの特長がある。高電圧、高電力消費、特殊の製作工程を要求する従来のＮ型メモリーセルからならメモリーモジュールより幅広く応用されることができる。
【発明を実施するための最良の形態】
【００１３】
かかる方法の特徴を詳述するために、具体的な実施例を挙げ、図示を参照にして以下に説明する。
【実施例１】
【００１４】
図１と図２を参照する。図１はこの発明によるＰ型メモリーセル１０の断面図であり、図２はこの発明によるメモリーモジュール３０を表わす説明図である。図１によれば、Ｐ型メモリーセル１０はＮ型ウェル１２と、Ｎ型ウェル１２に設けられるスタック誘電膜１４と、スタック誘電膜１４に設けられるゲート１６と、スタック誘電膜１４の一側にあるＮ型ウェル１２に設けられる第一Ｐ型ソース１８と、スタック誘電膜１４のその他の一側にあるＮ型ウェル１２に設けられる第一Ｐ型ドレイン２０とを含む。この発明の好ましい実施例において、Ｎ型ウェル１２はＰ型半導体基板に形成され、ゲート１６はポリシリコン膜、ポリシリコン化金属膜または金属膜である。スタック誘電膜１４は下部二酸化珪素膜２２と、電荷保存膜２４と、上部二酸化珪素膜２２を含み、そのうち電荷保存膜は窒化珪素（Ｓｉ３Ｎ４）または窒酸化珪素（ＳｉｘＮｙＯｚ）からなるため、スタック誘電膜１４はＯＮＯ膜とも呼ばれる。電子が電荷保存膜２４に注入された後は一定の箇所に限られて動けなくなる。このような特性を利用して、Ｐ型メモリーセル１０はドレイン２０とソース１８と近い箇所に電子を注入することによって２ビットのデータを保存する。図２によれば、メモリーモジュール３０には複数のＰ型メモリーセル１０がマトリックス方式で配列され、同一列にあるメモリーセル１０のゲートは同じワードライン３２に接続され、同一行にあるメモリーセル１０のドレインは同じビットライン３４に接続され、メモリーモジュール３０におけるメモリーセル１０のソースは同じソースライン３６に接続される。このようなマトリックス接続方式はＮＯＲアレイと呼ばれる。メモリーモジュール３０におけるメモリーセル１０のドレインが並列接続され、電圧がビットライン３４から直接導入されるため、ＮＯＲアレイの動作速度は速くてプログラムコードを保存するに適する。
【００１５】
図３と図４を参照する。図３はこの発明によるＰ型メモリーセル１０の書き込み操作を表わす説明図であり、図４はこの発明によるメモリーモジュール３０の書き込み操作を表わす説明図である。Ｐ型メモリーセル１０の書き込み操作は、チャンネルホットホール誘起ホットエレクトロン注入によってメモリーセル１０の電荷保存膜２４に注入する。図３によれば、Ｐ型メモリーセル１０のドレイン２０に近い位置で電子を電荷保存膜２４に注入しようとしたら、Ｐ型メモリーセル１０のＮ型ウェル１２に０Ｖの電圧を印加し、ゲート１６に−２Ｖの電圧を印加してＰ型メモリーセル１０のＰ型チャンネル２６をオンにし、ソース１８に０Ｖの電圧を印加し、ドレイン２０に−６Ｖを印加する。この場合Ｐ型メモリーセル１０動作は飽和領域にあり、Ｐ型チャンネル２６のホールは電場に加速されて高いパワーを得て、Ｎ型ウェル１２に衝撃して電子・ホールペアを生じさせる。衝撃によって生じた電子はＰ型チャンネル２６の表面にゲート１６電圧に吸引されて電荷保存膜２４に注入され、Ｐ型メモリーセル１０の右ビットの書き込みはこれで完成する。Ｐ型メモリーセル１０の左ビットを書き込む場合、メモリーセル１０のソース１８とドレイン２０に印加する電圧を互換すればよい。言い換えれば、Ｐ型メモリーセル１０のソース１８に近い位置で電子を電荷保存膜２４に注入する。この場合ソース１８電圧は−６Ｖとなり、ドレイン２０電圧は０Ｖとなり、ゲート１６とＮ型ウェル１２の電圧は維持される。メモリーモジュール３０の書き込みはメモリーセル１０と同じであり、図４によれば、メモリーセル１０にデータを書き込むに必要なＮ型ウェル１２、ゲート１６、ソース１８、ドレイン２０電圧を、メモリーモジュールにおけるデータを書き込もうとするメモリーセル４０における相応するＮ型ウェル１２、ワードライン３２（ＷＬ２）、ソースライン３６（ＳＬ）、ビットライン３４（ＢＬ２）にそれぞれ印加すればよい。注意すべき点は、データを書き込もうとするメモリーセル４０と接続されるワードライン（ＷＬ２）にゲート電圧−２Ｖを印加する以外、その他のワードライン（ＷＬ１、ＷＬ３、ＷＬ４）には１Ｖの電圧を印加してメモリーセルのＰ型チャンネルをオフにするだけで、データを書き込もうとするメモリーセル４０の書き込みは影響されず、なおデータを書き込もうとするメモリーセル４０と接続されていないビットライン（ＢＬ１、ＢＬ３）をフロート（ＦＬ）すればよいことである。この発明によるＮＯＲアレイはチャンネルホットホール誘起ホットエレクトロン注入によって、低電圧条件でメモリーセルにデータを書き込むのみならず、メモリーセル間の書き込み妨害を緩められる。
図５と図６を参照する。図５はこの発明によるＰ型メモリーセル１０の読み出し操作を表わす説明図であり、図６はこの発明によるメモリーモジュール３０の読み出し操作を表わす説明図である。図５によれば、電子がドレイン２０に近い電荷保存膜２４に限られる場合、電子はドレイン２０のドープ領域をソース１８の方向に吸引してチャンネルを縮める。ゆえにＰ型メモリーセル１０の右ビットデータを読み出す場合、Ｐ型メモリーセル１０のソース１８に−１．８Ｖの電圧を印加し、Ｐ型メモリーセル１０のＮ型ウェル１２と、ゲート１６と、ドレイン２０にそれぞれ０Ｖの電圧を印加して、ソース１８とＮ型ウェル１２との間の空乏領域２８を拡大してソースとドレインを突き抜けて導通電流を生じさせる。こうしてメモリーセルの右ビットデータの保存値は１と読み出される。電子がソース１８に近い電荷保存膜２４に限られる場合、ドレイン２０に−１．８Ｖの電圧を印加する導通電流は生じてメモリーセルの左ビットデータの保存値は１と読み出される。このような読み出しは逆読み出し操作と呼ばれる。メモリーモジュール３０の読み出し操作は図６の通り、データを読み出そうとするメモリーセル４０を選んだ後、前述のＮ型ウェル１２、ゲート１６、ソース１８とドレイン２０電圧を対応するＮ型ウェル１２と、ワードライン３２（ＷＬ２）と、ソースライン３６（ＳＬ）とビットライン３４（ＢＬ２）にそれぞれ印加する。注意すべき点は、メモリーセル４０の右ビットデータを読み出す場合、ソースライン３６（ＳＬ）に−１．８Ｖの電圧を印加し、メモリーセル４０の左ビットデータを読み出す場合、それと接続しようとするビットライン（ＢＬ２）に−１．８Ｖの電圧を印加することである。なお、データを読み出そうとするメモリーセル４０と接続されるワードライン（ＷＬ２）にＮ型ウェル１２と同じ電圧を印加する以外、その他のワードライン（ＷＬ１、ＷＬ３、ＷＬ４）には２Ｖの電圧を印加してメモリーセルのＰ型チャンネルをオフにすることで妨害を緩め、データを読み出そうとするメモリーセル４０と接続されていないビットライン（ＢＬ１、ＢＬ３）をフロートすればよい。
【００１６】
図７と図８を参照する。図７はこの発明によるＰ型メモリーセル１０の消去操作を表わす説明図であり、図８はこの発明によるメモリーモジュール３０の消去操作を表わす説明図である。Ｐ型メモリーセル１０の消去操作はＦＮトンネルによって行われる。図７によれば、Ｐ型メモリーセル１０のゲート１６に−６Ｖの電圧を印加し、Ｐ型メモリーセル１０のＮ型ウェル１２とソース１８に６Ｖの電圧を印加する。Ｐ型メモリーセル１０のＰ型チャンネル２６をオンにすることによってドレイン２０の電圧を６Ｖと導通するため、ドレイン２０はフロートするだけでよい。この場合スタック誘電膜１４のクロス電圧は１２Ｖであって、電荷保存膜２４に限られる電子を消去できる。図８によれば、メモリーモジュール３０のメモリーセルに対して消去操作を実行する場合、まずソースライン３６（ＳＬ）とＮ型ウェル１２に６Ｖの電圧を印加し、続いてすべてのワードライン３２（ＢＬ２）に−６Ｖの電圧を印加することによってメモリーモジュール３０に消去操作を行う。
【００１７】
図９を参照する。図１０はこの発明の好ましい実施例にける電圧値の対照表である。図９における対照表は図２から図８に示される前述のＰ型メモリーセル１０及びメモリーモジュール３０の書き込み、読み出し及び消去操作の好ましい電圧値を表わし、図示における記号は図１と図２と一致する。ただし、図９における対照表にある電圧パラメーターは参考用にとどまり、この発明の範囲を制限するものではない。なお、図９における対照表にあるＮ型ウェル電圧、ゲート電圧、ソース電圧、ドレイン電圧、Ｎ型ウェル電圧、ソースライン電圧、ワードライン電圧及びビットライン電圧などの操作電圧はいずれも平行的に高められて正電圧になることが可能である。
【００１８】
前述の通り、ＮＯＲ型メモリーモジュールは複数のＰ型メモリーセルを含み、各Ｐ型メモリーセルはスタック誘電膜を含んで２ビットのデータを保存することによってメモリーモジュールの保存容量を増加して密度を高める。ＮＯＲ型メモリーモジュールの操作方法はチャンネルホットホール誘起ホットエレクトロン注入によってメモリーモジュールのメモリーセルに対して書き込み操作を行い、突き抜け法による逆読み出し操作によってメモリーモジュールのメモリーセルに対して読み出し操作を行い、ＦＮトンネルによってメモリーモジュールのメモリーセルに対して消去操作を行う。そのうちＰ型メモリーセルからなるＮＯＲ型メモリーモジュールに対してチャンネルホットホール誘起ホットエレクトロン注入を利用することによって、メモリーセル間の書き込み妨害は減少される。なお、メモリーモジュールは低電圧で操作できるため、一般のＣＭＯＳ製作工程によって製作できて特殊の製作工程を要らずに、一般のロジックチップに統合されることが可能である。Ｐ型メモリーセルのスタック誘電膜はＣＭＯＳ製作工程にマスクを使用すれば製作できる。
【００１９】
以上はこの発明に好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
【産業上の利用可能性】
【００２０】
この発明によるＰ型メモリーセルからなるＮＯＲメモリーモジュールの操作方法は高容量密度、高操作安定性、低電圧、低電力消費、一般ＣＭＯＳ製作工程で製作可能などの特長がある。高電圧、高電力消費、特殊の製作工程を要求する従来のＮ型メモリーセルからならメモリーモジュールより幅広く応用されることができる。
【図面の簡単な説明】
【００２１】
【図１】この発明によるＰ型メモリーセルの断面図である。
【図２】この発明によるメモリーモジュールを表わす説明図である。
【図３】この発明によるＰ型メモリーセルの書き込み操作を表わす説明図である。
【図４】この発明によるメモリーモジュールの書き込み操作を表わす説明図である。
【図５】この発明によるＰ型メモリーセルの読み出し操作を表わす説明図である。
【図６】この発明によるメモリーモジュールの読み出し操作を表わす説明図である。
【図７】この発明によるＰ型メモリーセルの消去操作を表わす説明図である。
【図８】この発明によるメモリーモジュールの消去操作を表わす説明図である。
【図９】この発明の好ましい実施例にける電圧値の対照表である。
【符号の説明】
【００２２】
１０      Ｐ型メモリーセル
１２      Ｎ型ウェル
１４      スタック誘電膜
１６      ゲート
１８      ソース
２０      ドレイン
２２      二酸化珪素膜
２４      電荷保存膜
２６      Ｐ型チャンネル
２８      空乏領域
３０      メモリーモジュール
３２      ワードライン
３４      ビットライン
３６      ソースライン
４０      選ばれたメモリーセル
【図１】
2005057236.tif 000003
【図２】
2005057236.tif 000004
【図３】
2005057236.tif 000005
【図４】
2005057236.tif 000006
【図５】
2005057236.tif 000007
【図６】
2005057236.tif 000008
【図７】
2005057236.tif 000009
【図８】
2005057236.tif 000010
【図９】
2005057236.tif 000011