(57)【要約】【課題】  より高い誘電率を有するセラミック材料を用いることにより容量素子を微細化できる半導体装置及びその製造方法を提供する。【解決手段】  本発明に係る半導体装置の製造方法は、シリコン基板１の不純物拡散層からなる下部電極２上にセラミック誘電体膜３を形成する工程と、セラミック誘電体膜３上に上部電極４ａを形成する工程と、を具備する。前記セラミック誘電体膜３を形成する工程は、下部電極２上にＳｒＴｉＯ３を主成分とする粉末を吹き付けて粉末層を形成し、前記粉末層に焼結促進剤を添加し、前記粉末層にペロプスカイト相に固溶する半導体化促進剤を添加し、前記粉末層に粒径制御剤を兼ねた酸素良導性固体電解質を添加し、前記粉末層に粒界空乏層形成剤兼粒径制御剤を添加し、前記粉末層を焼結することにより、前記下部電極２上に粒界型半導体セラミック誘電体膜３を形成する工程である。【選択図】      図１
2005150342.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極上にセラミック誘電体膜を形成する工程と、
前記セラミック誘電体膜上に第２の電極を形成する工程と、
を具備する半導体装置の製造方法。
【請求項２】
前記セラミック誘電体膜を形成する工程は、前記第１の電極上にＳｒＴｉＯ３を主成分とする粉末を吹き付けて粉末層を形成し、前記粉末層に焼結促進剤を添加し、前記粉末層にペロプスカイト相に固溶する半導体化促進剤を添加し、前記粉末層に粒径制御剤を兼ねた酸素良導性固体電解質を添加し、前記粉末層に粒界空乏層形成剤兼粒径制御剤を添加し、前記粉末層を焼結することにより、前記第１の電極上に粒界型半導体セラミック誘電体膜を形成する工程である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記セラミック誘電体膜を形成する工程は、ＳｒＴｉＯ３を主成分とする粉末に、焼結促進剤、ペロプスカイト相に固溶する半導体化促進剤、粒径制御剤を兼ねた酸素良導性固体電解質、及び、粒界空乏層形成剤兼粒径制御剤を添加し、混合した後、湿式粉砕して粉体化し、前記粉体化したものをペースト化してシート化し、前記シート化した誘電体材料シートを前記第１の電極上に貼り付け、前記誘電体材料シートを焼結することにより、前記第１の電極上に粒界型半導体セラミック誘電体膜を形成する工程である請求項１に記載の半導体装置の製造方法。
【請求項４】
前記セラミック誘電体膜を形成する工程は、前記第１の電極上にＢａＴｉＯ３系複合酸化物の粉末を吹き付けて粉末層を形成し、前記粉末層にＭｎＯ２、Ｙ２Ｏ３、Ｙｂ２Ｏ３とＮｉＯ及びＣｏ２Ｏ３を添加し、前記粉末層を焼結することにより、前記第１の電極上に再酸化型半導体セラミック誘電体膜を形成する工程である請求項１に記載の半導体装置の製造方法。
【請求項５】
前記セラミック誘電体膜を形成する工程は、ＢａＴｉＯ３系複合酸化物の粉末にＭｎＯ２、Ｙ２Ｏ３、Ｙｂ２Ｏ３とＮｉＯ及びＣｏ２Ｏ３を添加し、混合した後、湿式粉砕して粉体化し、前記粉体化したものをペースト化してシート化し、前記シート化した誘電体材料シートを前記第１の電極上に貼り付け、前記誘電体材料シートを焼結することにより、前記第１の電極上に再酸化型半導体セラミック誘電体膜を形成する工程である請求項１に記載の半導体装置の製造方法。
【請求項６】
第１の電極と、
前記第１の電極上に形成されたセラミック誘電体膜と、
前記セラミック誘電体膜上に形成された第２の電極と、
を具備する容量素子を備えた半導体装置。
【請求項７】
前記セラミック誘電体膜は、粒界型半導体セラミック誘電体膜又は再酸化型半導体セラミック誘電体膜である請求項６に記載の半導体装置。
【請求項８】
前記粒界型半導体セラミック誘電体膜は、ＳｒＴｉＯ３を主成分とする材料からなる膜である請求項７に記載の半導体装置。
【請求項９】
前記再酸化型半導体セラミック誘電体膜は、ＢａＴｉＯ３系複合酸化物を主成分とする材料からなる膜である請求項７に記載の半導体装置。
【請求項１０】
前記第１の電極が不純物拡散層又は導電膜からなり、前記第２の電極が導電膜からなる請求項６乃至９のいずれか一項に記載の半導体装置。
【請求項１１】
昇圧回路を備えた半導体装置であって、
前記昇圧回路のうちの少なくとも一つの容量素子は、第１の電極と、
前記第１の電極上に形成されたセラミック誘電体膜と、
前記セラミック誘電体膜上に形成された第２の電極と、
を具備する半導体装置。
【請求項１２】
半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成されたフローティングゲートと、
前記フローティングゲート上に形成されたセラミック誘電体膜と、
前記セラミック誘電体膜上に形成されたコントロールゲートと、
前記半導体基板に形成され、前記フローティングゲートの両側面下に配置されたソース及びドレイン領域の拡散層と、
を具備する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係わり、特に、より高い誘電率を有するセラミック材料を用いることにより容量素子を微細化できる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
図５は、従来の半導体装置を示す断面図である。この半導体装置は容量素子を有するものである。
まず、シリコン基板１０１の表面にイオン注入法により下部電極としてのＰ＋型不純物拡散層１０２を形成し、このＰ＋型不純物拡散層１０２を含む全面上にＣＶＤ(chemical vapor deposition)法又は熱酸化法によりシリコン酸化膜（ＳｉＯ２膜）１０３を形成する。次いで、このシリコン酸化膜１０３の上にＣＶＤ法によりポリシリコン膜を堆積し、このポリシリコン膜をパターニングすることにより、下部電極であるＰ＋型不純物拡散層１０２上にシリコン酸化膜１０３を介してポリシリコン膜からなる上部電極１０４が形成される。このようにしてＰ＋型不純物拡散層１０２からなる下部電極と、容量の誘電体であるシリコン酸化膜１０３と、上部電極１０４によって容量素子が形成される。尚、シリコン酸化膜１０３の代わりにシリコン窒化膜（Ｓｉ３Ｎ４膜）によって形成しても良い。
【０００３】
【特許文献１】特開昭６３−１８６４５９号公報（１頁）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記従来の半導体装置では、誘電体材料としてシリコン酸化膜又はシリコン窒化膜を用いているため、膜厚を薄くするなどして誘電率を上げるにも限界がある。また、所望の容量を得るためにはある程度の面積が必要となるから、容量素子を微細化するにも限界がある。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、より高い誘電率を有するセラミック材料を用いることにより容量素子を微細化できる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、第１の電極上にセラミック誘電体膜を形成する工程と、
前記セラミック誘電体膜上に第２の電極を形成する工程と、
を具備する。
【０００７】
上記半導体装置の製造方法によれば、容量素子の誘電体として従来のものに比べて誘電率の高いセラミック誘電体膜を用いている。このため、従来のものに比べて誘電体膜の面積を大きくしなくても所望の容量を得ることができる。これにより、容量素子の微細化が可能となる。
【０００８】
また、本発明に係る半導体装置の製造方法において、前記セラミック誘電体膜を形成する工程は、前記第１の電極上にＳｒＴｉＯ３を主成分とする粉末を吹き付けて粉末層を形成し、前記粉末層に焼結促進剤を添加し、前記粉末層にペロプスカイト相に固溶する半導体化促進剤を添加し、前記粉末層に粒径制御剤を兼ねた酸素良導性固体電解質を添加し、前記粉末層に粒界空乏層形成剤兼粒径制御剤を添加し、前記粉末層を焼結することにより、前記第１の電極上に粒界型半導体セラミック誘電体膜を形成する工程であることも可能である。
【０００９】
また、本発明に係る半導体装置の製造方法において、前記セラミック誘電体膜を形成する工程は、ＳｒＴｉＯ３を主成分とする粉末に、焼結促進剤、ペロプスカイト相に固溶する半導体化促進剤、粒径制御剤を兼ねた酸素良導性固体電解質、及び、粒界空乏層形成剤兼粒径制御剤を添加し、混合した後、湿式粉砕して粉体化し、前記粉体化したものをペースト化してシート化し、前記シート化した誘電体材料シートを前記第１の電極上に貼り付け、前記誘電体材料シートを焼結することにより、前記第１の電極上に粒界型半導体セラミック誘電体膜を形成する工程であることも可能である。
【００１０】
また、本発明に係る半導体装置の製造方法において、前記セラミック誘電体膜を形成する工程は、前記第１の電極上にＢａＴｉＯ３系複合酸化物の粉末を吹き付けて粉末層を形成し、前記粉末層にＭｎＯ２、Ｙ２Ｏ３、Ｙｂ２Ｏ３とＮｉＯ及びＣｏ２Ｏ３を添加し、前記粉末層を焼結することにより、前記第１の電極上に再酸化型半導体セラミック誘電体膜を形成する工程であることも可能である。
【００１１】
また、本発明に係る半導体装置の製造方法において、前記セラミック誘電体膜を形成する工程は、ＢａＴｉＯ３系複合酸化物の粉末にＭｎＯ２、Ｙ２Ｏ３、Ｙｂ２Ｏ３とＮｉＯ及びＣｏ２Ｏ３を添加し、混合した後、湿式粉砕して粉体化し、前記粉体化したものをペースト化してシート化し、前記シート化した誘電体材料シートを前記第１の電極上に貼り付け、前記誘電体材料シートを焼結することにより、前記第１の電極上に再酸化型半導体セラミック誘電体膜を形成する工程であることも可能である。
【００１２】
本発明に係る半導体装置は、第１の電極と、
前記第１の電極上に形成されたセラミック誘電体膜と、
前記セラミック誘電体膜上に形成された第２の電極と、
を具備する容量素子を備えている。
【００１３】
上記半導体装置によれば、容量素子の誘電体として従来のものに比べて誘電率の高いセラミック誘電体膜を用いている。このため、従来のものに比べて誘電体膜の面積を大きくしなくても所望の容量を得ることができる。これにより、容量素子の微細化が可能となる。
【００１４】
また、本発明に係る半導体装置において、前記セラミック誘電体膜は、粒界型半導体セラミック誘電体膜又は再酸化型半導体セラミック誘電体膜であることも可能である。
また、本発明に係る半導体装置において、前記粒界型半導体セラミック誘電体膜は、ＳｒＴｉＯ３を主成分とする材料からなる膜であることも可能である。
また、本発明に係る半導体装置において、前記再酸化型半導体セラミック誘電体膜は、ＢａＴｉＯ３系複合酸化物を主成分とする材料からなる膜であることも可能である。
また、本発明に係る半導体装置において、前記第１の電極が不純物拡散層又は導電膜からなり、前記第２の電極が導電膜からなることも可能である。
【００１５】
本発明に係る半導体装置は、昇圧回路を備えた半導体装置であって、
前記昇圧回路のうちの少なくとも一つの容量素子は、第１の電極と、
前記第１の電極上に形成されたセラミック誘電体膜と、
前記セラミック誘電体膜上に形成された第２の電極と、
を具備する。
【００１６】
上記半導体装置によれば、容量素子の誘電体として従来のものに比べて誘電率の高いセラミック誘電体膜を用いているため、容量の高い容量素子を形成することができる。これにより、パフォーマンスの高い昇圧回路を得ることができる。
【００１７】
本発明に係る半導体装置は、半導体基板上に形成された絶縁膜と、
前記絶縁膜上に形成されたフローティングゲートと、
前記フローティングゲート上に形成されたセラミック誘電体膜と、
前記セラミック誘電体膜上に形成されたコントロールゲートと、
前記半導体基板に形成され、前記フローティングゲートの両側面下に配置されたソース及びドレイン領域の拡散層と、
を具備する。
【００１８】
上記半導体装置によれば、コントロールゲートとフローティングゲートの間に従来のものに比べて誘電率の高いセラミック誘電体膜を配置している。このため、従来のものに比べて誘電体膜を薄膜化しなくても所望の容量を得ることができる。また、誘電体膜を薄膜化しなくてもよいため、半導体装置の信頼性を向上させることができる。
【発明を実施するための形態】
【００１９】
以下、図面を参照して本発明の実施の形態について説明する。
（実施の形態１）
図１（Ａ）〜（Ｃ）は、本発明の実施の形態１による半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は容量素子の製造工程を有するものである。
【００２０】
まず、図１（Ａ）に示すように、シリコン基板１にイオン注入法により下部電極（第１の電極）としてのＰ＋型不純物拡散層２を形成する。このＰ＋型不純物拡散層２の形成方法としては例えば次の方法を用いる。シリコン基板１上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像することにより、シリコン基板１上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてシリコン基板１にＰ＋型の不純物イオンを注入し、所定の熱処理を施すことにより、シリコン基板１にはＰ＋型不純物拡散層が形成される。
【００２１】
次いで、Ｐ＋型不純物拡散層２を含む全面上に粒界型半導体セラミック誘電体膜３を形成する。この誘電体膜３の形成方法は以下の方法を用いる。
ＳｒＴｉＯ３粉末を準備する。このＳｒＴｉＯ３粉末は、ＳｒＴｉＯ（Ｃ２Ｏ４）２・４Ｈ２Ｏを熱分解して得るか、又は、硝酸硝酸ストロンチウム水溶液（１．５リットル／ｍｏｌ溶液）３００ｃｃと四塩化チタン水溶液（１．３リットル／ｍｏｌ溶液）２６０ｃｃとを混合し、この混合した水溶液を１００℃で１００時間保持することで加水分解を行い、ストロンチウムイオンとチタンイオンを含むゾルを得た後、これを洗浄、乾燥し、８００℃で仮焼して得る。
【００２２】
次に、上記ＳｒＴｉＯ３粉末をＰ＋型不純物拡散層２を含むシリコン基板１の全面上に吹き付ける。これにより、シリコン基板の全面上には粉末層が形成される。
この後、主として液相を形成する焼結促進剤である例えばＴｉＯ２−Ａｌ２Ｏ３−ＳｉＯ２（２０：３５：４５ｗｔ比）に前記シリコン基板１を浸漬する。これにより、シリコン基板上のＳｒＴｉＯ３粉末層に０．１〜５．０ｗｔ％程度の焼結促進剤を添加する。次に、主としてペロプスカイト相に固溶する半導体化促進剤である例えばＮｂ２Ｏ５、Ｔａ２Ｏ５、Ｂｉ２Ｏ３の少なくとも一つを０．０５ｗｔ％〜２．０ｗｔ％程度の濃度となるようにシリコン基板上に添加（浸漬）する。次いで、粒径制御剤を兼ねた酸素良導性固体電解質ＺｒＯ２を０．１ｗｔ％〜４．０ｗｔ％程度の濃度となるようにシリコン基板上に添加（浸漬）する。次いで、粒界空乏層形成剤兼粒径制御剤ＳｒＯ３、Ｃｕ２Ｏ、Ｂｉ２Ｏ３、ＭｎＯ、Ｔａ２Ｏ５等の組成物を０．０５ｗｔ％〜７．０ｗｔ％程度の濃度となるようにシリコン基板上に添加（浸漬）する。このようにしてＳｒＴｉＯ３粉末を主成分とする誘電体材料膜をシリコン基板上に配置する。
【００２３】
次に、シリコン基板１の誘電体材料膜を１１００〜１５００℃の還元雰囲気中、例えば水素１００％〜５％／アルゴン９５％の雰囲気中にて焼結する。次いで、焼結した誘電体材料膜に大気中で８００〜１１５０℃にて熱処理を行う。このようにしてＰ＋型不純物拡散層２を含むシリコン基板の全面上に粒界型半導体セラミック誘電体膜３が形成される。
この後、必要に応じて誘電体膜３をＣＭＰ(Chemical Mechanical Polishing)により研磨して所望の膜厚に加工する。尚、所望の膜厚になっている場合ＣＭＰ工程は不要である。
【００２４】
次に、図１（Ｂ）に示すように、誘電体膜３の上にＣＶＤ法によりポリシリコン膜４を堆積する。次いで、このポリシリコン膜４の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することにより、ポリシリコン膜４上にはレジストパターン５が形成される。
【００２５】
この後、このレジストパターン５をマスクとしてポリシリコン膜４をエッチング加工する。次いで、レジストパターン５を除去する。これにより、図１（Ｃ）に示すように、下部電極であるＰ＋型不純物拡散層２上に誘電体膜３を介してポリシリコン膜からなる上部電極（第２の電極）４ａが形成される。このようにしてＰ＋型不純物拡散層２からなる下部電極と、粒界型半導体セラミック誘電体膜３と、上部電極４によって容量素子が構成される。
【００２６】
上記実施の形態１によれば、容量素子の誘電体として従来のものに比べて誘電率の高いセラミック製の誘電体膜３を用いている。このため、従来のものに比べて誘電体膜の面積を大きくしなくても所望の容量を得ることができる。これにより、容量素子の微細化が可能となる。また、従来のものに比べて誘電体膜の膜厚を薄くしなくても所望の容量を得ることができる。これにより、信頼性の高い誘電体膜３を得ることができる。また、誘電率の高いセラミック製の誘電体膜３を用いることにより、従来のものに比べて高い容量の容量素子を作製することができ、パフォーマンスの高い容量素子を得ることができる。
【００２７】
（実施の形態２）
以下、本発明の実施の形態２による半導体装置の製造方法について説明する。この半導体装置の製造方法は、粒界型半導体セラミック誘電体膜を形成する工程以外については実施の形態１と同様の製造方法によって製造することができる。従って、セラミック製の誘電体膜の形成方法についてのみ説明する。
【００２８】
ＳｒＴｉＯ３粉末を準備する。このＳｒＴｉＯ３粉末の作製方法は実施の形態１と同様である。
次に、ＳｒＴｉＯ３粉末に、主として液相を形成する焼結促進剤である例えばＴｉＯ２−Ａｌ２Ｏ３−ＳｉＯ２（２０：３５：４５ｗｔ比）を０．１〜５．０ｗｔ％程度、主としてペロプスカイト相に固溶する半導体化促進剤である例えばＮｂ２Ｏ５、Ｔａ２Ｏ５、Ｂｉ２Ｏ３の少なくとも一つを０．０５ｗｔ％〜２．０ｗｔ％程度、粒径制御剤を兼ねた酸素良導性固体電解質ＺｒＯ２を０．１ｗｔ％〜４．０ｗｔ％程度、粒界空乏層形成剤兼粒径制御剤ＳｒＯ３、Ｃｕ２Ｏ、Ｂｉ２Ｏ３、ＭｎＯ、Ｔａ２Ｏ５等の組成物を０．０５ｗｔ％〜７．０ｗｔ％程度添加し、よく混合した後、９００℃程度にて仮焼し、湿式粉砕して粉体化する。次いで、この粉体化したものを、樹脂及び有機溶剤を用いてペースト化してシート化する。
【００２９】
この後、このシート化した誘電体材料シートを、Ｐ＋型不純物拡散層２を含むシリコン基板１の全面上に貼り付ける。
次に、シリコン基板上の誘電体材料シートを１１００〜１５００℃の還元雰囲気中、例えば水素１００％〜５％／アルゴン９５％の雰囲気中にて焼結する。次いで、焼結した誘電体材料シートに大気中で８００〜１１５０℃にて熱処理を行う。このようにしてＰ＋型不純物拡散層２を含むシリコン基板の全面上に粒界型半導体セラミック誘電体膜３が形成される。
【００３０】
この後、必要に応じて誘電体膜３をＣＭＰにより研磨して所望の膜厚に加工する。尚、所望の膜厚になっている場合ＣＭＰ工程は不要である。
上記実施の形態２においても実施の形態１と同様の効果を得ることができる。
【００３１】
（実施の形態３）
以下、本発明の実施の形態３による半導体装置の製造方法について説明する。この半導体装置の製造方法は、粒界型半導体セラミック誘電体膜を形成する工程以外については実施の形態１と同様の製造方法によって製造することができる。従って、セラミック製の誘電体膜の形成方法についてのみ説明する。
【００３２】
Ｔｉの一部をＺｒで置換したＢａＴｉＯ３系複合酸化物の粉末をＰ＋型不純物拡散層２を含むシリコン基板１の全面上に吹き付ける。これにより、シリコン基板の全面上には粉末層が形成される。
次いで、シリコン基板上のＢａＴｉＯ３系複合酸化物の粉末層に、ＭｎＯ２、Ｙ２Ｏ３、Ｙｂ２Ｏ３と必要に応じＤｙ２Ｏ３、及びＴｌ２Ｏを０．０５〜１モル％とＮｉＯ及びＣｏ２Ｏ３を０．１〜２モル％添加する。このようにしてＢａＴｉＯ３系複合酸化物を主成分とする誘電体材料膜をシリコン基板上に配置する。
【００３３】
次に、シリコン基板１の誘電体材料膜を１１００〜１５００℃の還元雰囲気中、例えば水素１００％〜５％／アルゴン９５％の雰囲気中にて焼結する。次いで、焼結した誘電体材料膜に大気中で８００〜１１５０℃にて熱処理を行う。このようにしてＰ＋型不純物拡散層２を含むシリコン基板の全面上に再酸化型半導体セラミック誘電体膜３が形成される。
【００３４】
この後、必要に応じて誘電体膜３をＣＭＰにより研磨して所望の膜厚に加工する。尚、所望の膜厚になっている場合ＣＭＰ工程は不要である。
上記実施の形態２においても実施の形態１と同様の効果を得ることができる。
【００３５】
（実施の形態４）
以下、本発明の実施の形態４による半導体装置の製造方法について説明する。この半導体装置の製造方法は、粒界型半導体セラミック誘電体膜を形成する工程以外については実施の形態１と同様の製造方法によって製造することができる。従って、セラミック製の誘電体膜の形成方法についてのみ説明する。
【００３６】
Ｔｉの一部をＺｒで置換したＢａＴｉＯ３系複合酸化物に、ＭｎＯ２、Ｙ２Ｏ３、Ｙｂ２Ｏ３と必要に応じＤｙ２Ｏ３、及びＴｌ２Ｏを０．０５〜１モル％とＮｉＯ及びＣｏ２Ｏ３を０．１〜２モル％配合して組成物を生成する。次いで、この組成物をよく混合した後、９００℃程度にて仮焼し、湿式粉砕して粉体化する。次いで、この粉体化したものを、樹脂及び有機溶剤を用いてペースト化してシート化する。
【００３７】
この後、このシート化した誘電体材料シートを、Ｐ＋型不純物拡散層２を含むシリコン基板１の全面上に貼り付ける。
次に、シリコン基板上の誘電体材料シートを１１００〜１５００℃の還元雰囲気中、例えば水素１００％〜５％／アルゴン９５％の雰囲気中にて焼結する。次いで、焼結した誘電体材料シートに大気中で８００〜１１５０℃にて熱処理を行う。このようにしてＰ＋型不純物拡散層２を含むシリコン基板の全面上に再酸化型半導体セラミック誘電体膜３が形成される。
【００３８】
この後、必要に応じて誘電体膜３をＣＭＰにより研磨して所望の膜厚に加工する。尚、所望の膜厚になっている場合ＣＭＰ工程は不要である。
上記実施の形態４においても実施の形態１と同様の効果を得ることができる。
【００３９】
（実施の形態５）
図２は、本発明の実施の形態５による半導体装置を示す回路図である。この半導体装置は昇圧回路を有するものである。
図２に示すように、この半導体装置は、容量素子Ｃ１〜Ｃｎが順次充電されながら終端側のダイオード接続形式のＭＯＳトランジスタＱＣｎから昇圧電圧ＶＰＰを得るものである。容量素子Ｃ１〜Ｃｎのうちの少なくとも一つに実施の形態１〜４のいずれかの容量素子を適用する。これにより、昇圧回路の設計により微細なルールを適用することが可能となる。また、実施の形態１〜４のような容量の高い容量素子を用いることにより、パフォーマンスの高い昇圧回路を得ることができる。
【００４０】
（実施の形態６）
図３（Ａ）〜（Ｃ）及び図４（Ｄ）,（Ｅ）は、本発明の実施の形態６による半導体装置の製造方法を示す断面図である。
まず、図３（Ａ）に示すように、シリコン基板１の表面に絶縁膜６を形成する。この絶縁膜６はトンネル酸化膜６ａを有している。
【００４１】
次いで、絶縁膜６の上に第１のポリシリコン膜７をＣＶＤ法により堆積する。次いで、第１のポリシリコン膜７上にセラミック誘電体膜８を形成する。このセラミック誘電体膜８の形成方法は、実施の形態１〜４のうちのいずれかのものを用いる。
この後、図３（Ｂ）に示すように、セラミック誘電体膜８の上に第２のポリシリコン膜９をＣＶＤ法により堆積する。次いで、第２のポリシリコン膜９の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することにより、第２のポリシリコン膜９上にはレジストパターン１０が形成される。
【００４２】
次に、レジストパターン１０をマスクとして第２のポリシリコン膜９、セラミック誘電体膜８及び第１のポリシリコン膜７を順にエッチング加工する。次いで、レジストパターン１０を除去する。これにより、図３（Ｃ）に示すように、シリコン基板１上には絶縁膜６を介して第１のポリシリコン膜７からなるフローティングゲート７ａが形成され、フローティングゲート７ａ上にはセラミック誘電体膜８を介して第２のポリシリコン膜９からなるコントロールゲート９ａが形成される。
【００４３】
次いで、コントロールゲート９ａ及びフローティングゲート７ａを酸化して酸化膜１１を形成する。次いで、コントロールゲート９ａ及びフローティングゲート７ａをマスクとしてシリコン基板１に不純物イオンをイオン注入し、所定の熱処理を行う。これにより、フローティングゲート７ａの両側面下のシリコン基板１にはソース及びドレイン領域の拡散層１２が形成される。
【００４４】
この後、図４（Ｄ）に示すように、コントロールゲート９ａを含む全面上にＣＶＤ法によりシリコン酸化膜などからなる層間絶縁膜１３を堆積する。次いで、この層間絶縁膜１３の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することにより、層間絶縁膜１３上にはレジストパターン１４が形成される。
次いで、このレジストパターン１４をマスクとして層間絶縁膜１３をエッチング加工する。次いで、レジストパターン１４を除去する。これにより、図４（Ｅ）に示すように、層間絶縁膜１３にはコンタクトホールが形成される。
【００４５】
この後、このコンタクトホール内及び層間絶縁膜１３上にＡｌ合金膜をスパッタリングにより堆積する。次いで、このＡｌ合金膜をパターニングすることにより、コンタクトホール内及び層間絶縁膜１３上にはＡｌ合金配線１５が形成され、このＡｌ合金配線１５は拡散層１２に電気的に接続される。
【００４６】
上記実施の形態６によれば、コントロールゲートとフローティングゲートの間に従来のものに比べて誘電率の高いセラミック誘電体膜８を配置している。このため、従来のものに比べて誘電体膜を薄膜化しなくても所望の容量を得ることができる。また、誘電体膜８を薄膜化しなくてもよいため、半導体装置の信頼性を向上させることができる。
尚、本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００４７】
【図１】（Ａ）〜（Ｃ）は実施の形態１による半導体装置の製造方法を示す断面図。
【図２】本発明の実施の形態５による半導体装置を示す回路図。
【図３】（Ａ）〜（Ｃ）は実施の形態６による半導体装置の製造方法を示す断面図。
【図４】（Ｄ）,（Ｅ）は実施の形態６による半導体装置の製造方法を示す断面図。
【図５】従来の半導体装置を示す断面図。
【符号の説明】
【００４８】
１…シリコン基板、２…Ｐ＋型不純物拡散層（下部電極）、３…セラミック誘電体膜、４…ポリシリコン膜、４ａ…上部電極、５…レジストパターン、６…絶縁膜、６ａ…トンネル酸化膜、７…第１のポリシリコン膜、７ａ…フローティングゲート、８…セラミック誘電体膜、９…第２のポリシリコン膜、９ａ…コントロールゲート、１０…レジストパターン、１１…酸化膜、１２…ソース及びドレイン領域の拡散層、１３…層間絶縁膜、１４…レジストパターン、１５…Ａｌ合金配線、１０１…シリコン基板、１０２…Ｐ＋型不純物拡散層、１０３…シリコン酸化膜、１０４…上部電極
【図１】
2005150342.tif 000003
【図２】
2005150342.tif 000004
【図３】
2005150342.tif 000005
【図４】
2005150342.tif 000006
【図５】
2005150342.tif 000007