(57)【要約】    【課題】  高耐圧横型ＭＯＳトランジスタにおいて、より高いオン状態の耐圧が得られる構造を提供する。    【解決手段】  Ｐ型ボディ領域３内に、Ｎ+ソース領域４とＰ+コンタクト領域９をほぼ一定間隔をおいて形成し、Ｐ型ボディ領域３の端の表面にゲート酸化膜５を形成する。またＮ型半導体層２内に、Ｐ型ボディ領域３から間隔をおいて円弧形状のＮ+ドレイン領域７を形成する。前記円弧形状のＮ+ドレイン領域７の周囲を環状に囲んで複数のＮ+ソース領域４を配置し、この環状のＮ+ソース領域４の長さの総和がＷ（＝Ｗ１＋Ｗ２＋Ｗ３＋Ｗ４）であり、Ｎ+ドレイン領域７の直径がＤであるすると、５００Ｖ以上のオン耐圧を得るため、ドレイン径の前記ＤをＷ／１０≦Ｄ≦Ｗの範囲に設定する。【選択図】    図１
2005093696.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、前記半導体基板上に形成される第２導電型の半導体層と、前記半導体層の表面に選択的に形成される第１導電型のボディ領域と、前記ボディ領域の端の表面に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極と、前記ボディ領域内に形成されて前記ゲート電極に隣接する第２導電型のソース領域と、前記半導体層の表面に前記ボディ領域から離れて形成される第２導電型のドレイン領域と、前記ソース領域と前記ドレイン領域と前記ボディ領域と前記半導体基板とにそれぞれ電極を設け、前記ドレイン領域の表面パターンの端部が実質的に円弧形状であり、かつ前記円弧形状のドレイン領域全周囲を前記ボディ領域と前記ゲート電極もしくはフィールドプレートで環状に囲んでおり、さらに前記円弧形状のドレイン領域周囲を部分的に前記ソース領域が複数の領域に分割されて環状に囲んでいる横型ＭＯＳトランジスタにおいて、前記円弧形状のドレイン領域の直径を、前記環状に囲んでいるソース領域と前記ゲート電極が接する部分の全長に対して、１０分の１倍から等倍の範囲の大きさに設定したことを特徴とする横型ＭＯＳトランジスタ。
【請求項２】
第１導電型の半導体基板と、前記半導体基板上に形成される第２導電型の半導体層と、前記半導体層の表面に選択的に形成される第１導電型のボディ領域と、前記ボディ領域の端の表面に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極と、前記ボディ領域内に形成されて前記ゲート電極に隣接する第２導電型のソース領域と、前記半導体層の表面に前記ボディ領域から離れて形成される第２導電型のドレイン領域と、前記ソース領域と前記ドレイン領域と前記ボディ領域と前記半導体基板とにそれぞれ電極を設け、前記ドレイン領域の表面パターンの一部が実質的に円弧形状であり、かつ前記円弧形状のドレイン領域全周囲を前記ボディ領域と前記ゲート電極もしくはフィールドプレートで環状に囲んでおり、さらに前記円弧形状のドレイン領域周囲を部分的に前記ソース領域が複数の領域に分割されて環状に囲んでいる横型ＭＯＳトランジスタにおいて、前記ボディ領域の表面の複数に分割されたソース領域の間に、前記ソース領域から間隔おいて挿入されて前記ボディ領域よりも高濃度の第１導電型の拡散領域を設け、前記ソース領域と前記ボディ領域とを多結晶半導体膜で形成される抵抗体を介して電気的に接続したことを特徴とする横型ＭＯＳトランジスタ。
【請求項３】
支持基板と、前記支持基板上に形成される埋め込み酸化膜と、前記埋め込み酸化膜上に形成される第２導電型の半導体層と、前記半導体層の表面に選択的に形成される第１導電型のボディ領域と、前記ボディ領域の端の表面に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極と、前記ボディ領域内に形成されて前記ゲート電極に隣接する第２導電型のソース領域と、前記半導体層の表面に前記ボディ領域から離れて形成される第２導電型のドレイン領域と、前記ソース領域と前記ドレイン領域と前記ボディ領域と前記支持基板とにそれぞれ電極を設け、前記ドレイン領域の表面パターンの端線の一部が実質的に円弧形状であり、かつ前記円弧形状のドレイン領域全周囲を前記ボディ領域と前記ゲート電極もしくはフィールドプレートで環状に囲んでおり、さらに前記円弧形状のドレイン領域周囲を部分的に前記ソース領域が複数の領域に分割されて環状に囲んでいる横型ＭＯＳトランジスタにおいて、前記円弧形状のドレイン領域の直径を、前記環状に囲んでいるソース領域と前記ゲート電極が接する部分の全長に対して、１０分の１倍から等倍の範囲の大きさに設定したことを特徴とする横型ＭＯＳトランジスタ。
【請求項４】
支持基板と、前記支持基板上に形成される埋め込み酸化膜と、前記埋め込み酸化膜上に形成される第２導電型の半導体層と、前記半導体層の表面に選択的に形成される第１導電型のボディ領域と、前記ボディ領域の端の表面に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極と、前記ボディ領域内に形成されて前記ゲート電極に隣接する第２導電型のソース領域と、前記半導体層の表面に前記ボディ領域から離れて形成される第２導電型のドレイン領域と、前記ソース領域と前記ドレイン領域と前記ボディ領域と前記支持基板とにそれぞれ電極を設け、前記ドレイン領域の表面パターンが実質的に円弧形状であり、かつ前記円弧形状のドレイン領域全周囲を前記ボディ領域と前記ゲート電極もしくはフィールドプレートで環状に囲んでおり、さらに前記円弧形状のドレイン領域周囲を部分的に前記ソース領域が複数の領域に分割されて環状に囲んでいる横型ＭＯＳトランジスタにおいて、前記ボディ領域の表面の複数に分割されたソース領域の間に、前記ソース領域から間隔をおいて挿入されて前記ボディ領域よりも高濃度の第１導電型の拡散領域を設け、前記ソース領域と前記ボディ領域とを多結晶半導体膜で形成される抵抗体を介して電気的に接続したことを特徴とする横型ＭＯＳトランジスタ。
【請求項５】
前記ドレイン領域が、前記半導体層よりも高濃度であり、かつ前記ソース領域よりも拡散深さが深い第２導電型の拡散領域であることを特徴とする請求項１〜４いずれか１項に記載の横型ＭＯＳトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、横型ＭＯＳトランジスタに係り、特に５００Ｖ以上の耐圧を有する高耐圧横型ＭＯＳトランジスタに関する。
【背景技術】
【０００２】
半導体基板あるいはＳＯＩ基板上に形成された高耐圧横型ＭＯＳトランジスタのオン状態の耐圧（以下、オン耐圧と称す）を向上するためのデバイス構造については技術文献，特許公報などに記載されている。
【０００３】
ドレイン領域が、一定間隔のドリフト領域を間においてボディ領域，ゲート領域，ソース領域によって囲まれるような横型ＭＯＳトランジスタでは、ドレイン領域の平面パターンにおいて直線形状と円弧形状になる部分とが生じることがある。このような横型ＭＯＳトランジスタでは、ドレイン領域が円弧形状になっている箇所で電流が集中して降伏しやすい。実施される対策としては、通常、円弧部分でのドレイン飽和電流を低減するようにチャネル幅もしくはソース領域を縮小することである。
【０００４】
具体的なデバイス構造について３つの事例について以下説明する。
【０００５】
第１の従来例として特許文献１に記載されている構造を例示することができる。図５はその構造を説明するための平面図、図６（ａ），（ｂ）はそれぞれ図５におけるＣ−Ｃ’断面図，Ｅ−Ｅ’断面図であって、１は半導体基板、２はＮ型半導体層、３はＰ型ボディ領域、４はＮ+ソース領域、５はゲート酸化膜、６はゲート電極、７はＮ+ドレイン領域、８はフィールド酸化膜、９はＰ+コンタクト領域を示している。
【０００６】
図５に示すように、Ｎ+ソース領域４は、Ｎ+ドレイン領域７の直線部に対向したＰ型ボディ領域３の表面に設けられており、円弧形状のＮ+ドレイン領域７を環状に囲むはずのＮ＋ソース領域４がなくなっている。これは、実質的に円弧部分でのチャネル抵抗を増加させることになるのでドレイン飽和電流を低下させることになり、オン耐圧が向上する。
【０００７】
第２の従来例として非特許文献１に記載されている構造を例示することができる。図７はその構造を説明するための平面図、図８（ａ），（ｂ）はそれぞれ図７におけるＦ−Ｆ’断面図、Ｇ−Ｇ’断面図であって、図５，図６にて説明した領域と共通する領域には同一符号を付した。
【０００８】
図７に示すように、円弧形状のＮ+ドレイン領域７を囲んでいる環状のゲート電極６の下部のフィールド酸化膜８における表面パターンの端部を凹凸にすることで、図８（ａ），（ｂ）に示すようにゲート酸化膜５が部分的に、フィールド酸化膜８に代わっている。この部分は、しきい値Ｖｔｈが高くなりチャネルが形成できなくなるため、チャネル幅が縮小されてドレイン飽和電流が低下する。
【０００９】
第３の従来例として特許文献２に記載されている構造を例示することができる。図９はその構造を説明するための平面図、図１０（ａ），（ｂ）はそれぞれ図９におけるＨ−Ｈ’断面図，Ｉ−Ｉ’断面図であって、１０はＰ-リサーフ領域、１１はＰ型拡散領域を示し、図５，図６にて説明した領域と共通する領域には同一符号を付した。
【００１０】
図９に示すように、円弧形状のＮ+ドレイン領域７を囲んでいる環状のＰ型ボディ領域３にＰ型拡散領域１１の一方の端部を接続することにより、チャネル幅を実質的に縮小している。これにより、ドレイン飽和電流が低下してオン耐圧が向上する。
【００１１】
前記Ｐ型拡散領域１１の他方の端部は、Ｐ-リサーフ領域１０と接続されているために電界は緩和され、このＰ型拡散領域１１において電界が増加して降伏することはない。
【特許文献１】特開２０００−１５６４９５号公報（図１）
【特許文献２】特許第２９６８２２２号公報（図６）
【非特許文献１】Tae Moon Roh et al “Improvement of Breakdown Characteristics of LDMOSFETs with Uneven Racetrack Source for PDP Driver Applications”，pp.165-168，ISPSD2001
【発明の開示】
【発明が解決しようとする課題】
【００１２】
前記第１の従来例のように、円弧状のドレイン領域を囲むソース領域をなくす構造は、直線状のソース領域、ドレイン領域が必要になる。しかし、高耐圧ＭＯＳトランジスタのドレイン電流に大電流が必要でない場合には、円弧状のソース−ドレイン領域のみで所望のドレイン電流を得ることができる。そのような場合、直線状のソース−ドレイン領域を設けることは、必要以上にデバイス面積を広くすることになり、チップ面積が増加してコストアップにつながるという課題がある。
【００１３】
また前記第２の従来例のように、円弧状のドレイン領域の周囲のゲート領域において、ゲート酸化膜を部分的に、より厚いフィールド酸化膜にしてチャネル幅を縮小する構造は、フィールド酸化膜とゲート酸化膜の接続部の表面パターンに、ほぼ９０°になる箇所が生じる。このような表面パターンの端部の頂角は電界が集中しやすくなるため、ゲート酸化膜の信頼性および高耐圧化が難しくなるという課題を有する。
【００１４】
また前記第３の従来例のように、円弧形状のＮ＋ドレイン領域を囲んでいる環状のＰ型ボディ領域において、ドレイン領域方向に部分的にＰ型拡散領域を延長してチャネル幅を縮小する構造は、Ｐ型拡散領域用に１工程追加する必要があり、プロセスのコストアップにつながるという課題を有する。
【００１５】
従来技術においては、円弧形状のドレイン領域周囲でのチャネル幅縮小によるドレイン飽和電流の低減に重点がおかれていたが、それだけでは、より高いオン耐圧を得るのに不十分である。
【００１６】
特にドレイン領域の径はオン耐圧向上の重要なポイントであるが、それに関する技術的な発表などはなされていない。プロセス加工上の最小寸法で設計したり、オン抵抗に対してコンタクト抵抗が影響しない程度まで小さい寸法で設計することも可能であるが、これでは、オン耐圧は不十分な結果になることがある。
【課題を解決するための手段】
【００１７】
そこで本発明者は、前記課題について研究したところ、高耐圧ＭＯＳトランジスタにおいて、ドレイン領域の径を大きくする程、オン耐圧が上昇することを実験で確認した。これは、ドレイン領域の径の拡大に伴い、最も電流集中するドレイン近傍での電流密度を低減することができ、さらにポテンシャル分布の湾曲を緩やかにできて、電界を低減することができるからである。
【００１８】
本発明は、ドレイン径の拡大と、環状のソース領域の分割、縮小を組み合わせることにより、より高いオン状態の耐圧が得られる構造を提供するものである。これに関する本発明の横型ＭＯＳトランジスタの構造について説明する。
【００１９】
すなわち、本発明の横型ＭＯＳトランジスタは、第１導電型の半導体基板上にドリフト領域となる第２導電型の半導体層が形成されて、その半導体層表面に第１導電型のボディ領域が選択的に形成されている。さらにボディ領域の端の表面にゲート酸化膜が形成されて、ボディ領域内の表面にゲート酸化膜に隣接して第２導電型のソース領域が形成されている。また、半導体層の表面に第２導電型のドレイン領域がボディ領域から離れて形成されている。ゲート酸化膜上にゲート電極が形成されて、ソース領域，ドレイン領域，ボディ領域および半導体基板上にもそれぞれ電極が形成されている。ドレイン領域の表面パターンの少なくとも一部は、実質的に円弧形状を有しており、その円弧形状のドレイン領域の全周囲を、ボディ領域、ゲート電極もしくはフィールドプレートで環状に囲んでいる。また、円弧形状のドレイン領域周囲には、部分的に、ソース領域が複数の領域に分割されて環状に囲んでいる。本発明では、円弧形状のドレイン領域の直径が、環状に囲んでいるソース領域とゲート電極が接する部分の全長に対して１０分の１倍から等倍の範囲の大きさであることを特徴としている。
【００２０】
また、本発明では、さらに高いオン耐圧を得るために、Ｎ+ソース−Ｐボディ−Ｎ+ドレインの寄生ＮＰＮ−Ｔｒがターン・オンすることを抑制する構造も提供する。
【００２１】
寄生のＮＰＮ−Ｔｒがターン・オンするためには、Ｐボディ領域の電位が、Ｎ+ソース領域の電位に比べて＋０．６Ｖ程度上昇しなければならない。逆に、寄生ＮＰＮ−Ｔｒのターン・オンを抑制するためには、高電圧，高電流注入のオン状態でボディ電圧の上昇を抑えて、ソース電圧は上昇させることが好ましい。ボディ電圧は、ボディ領域内にある寄生抵抗に生じる電圧降下によって上昇する。一方、ソース電圧は、ソースーボディ間に接続される多結晶シリコン抵抗に生じる電圧降下によって上昇させることができる。
【００２２】
また、本発明は、ボディ領域の寄生抵抗を低減と、ソース−ボディ間に接続される抵抗を組み合わせることにより、より高いオン耐圧が得られる構造を提供するものである。これに関する本発明の横型ＭＯＳトランジスタの構造について説明する。
【００２３】
すなわち、本発明の横型ＭＯＳトランジスタは、第１導電型の半導体基板上にドリフト領域となる第２導電型の半導体層が形成されて、その半導体層の表面に第１導電型のボディ領域が選択的に形成されている。さらにボディ領域の端の表面にゲート酸化膜が形成されて、ボディ領域内の表面にゲート酸化膜に隣接して第２導電型のソース領域が形成されている。また、半導体層の表面に第２導電型のドレイン領域がボディ領域から離れて形成されている。ゲート酸化膜上にゲート電極が形成されて、ソース領域，ドレイン領域，ボディ領域および半導体基板上にそれぞれ電極が形成されている。ドレイン領域の表面パターンの少なくとも一部は、実質的に円弧形状を有しており、その円弧形状のドレイン領域の全周囲を、ボディ領域、ゲート電極もしくはフィールドプレートで環状に囲んでいる。また、円弧形状のドレイン領域周囲には、部分的に、ソース領域が複数の領域に分割されて環状に囲んでいる。本発明では、ボディ領域表面の複数に分割されたソース領域の間に、ボディ領域よりも高濃度の第１導電型の拡散領域が、ソース領域から間隔おいて挿入されており、かつ、ソース領域とボディ領域との間に、多結晶半導体膜で形成される抵抗体が電気的に接続されていることを特徴としている。
【００２４】
前記構成は、ＰＮ接合で素子分離される高耐圧ＭＯＳトランジスタのみならず、ＳＯＩ基板を用いて誘電体分離された高耐圧ＭＯＳトランジスタにも有効である。
【発明の効果】
【００２５】
本発明によれば、円狐形状のドレイン領域近傍の電流密度を低減し、さらに、寄生ＮＰＮ−Ｔｒのターン・オンを抑制することができるため、オン状態の耐圧を改善することができる。また、本発明では、特別な工程を追加する必要もなく従来の工程ステップで容易に実現できる。
【発明を実施するための最良の形態】
【００２６】
（実施例１）
図１は本発明の実施例１を説明するための横型ＭＯＳトランジスタの平面図、図２（ａ），（ｂ）はそれぞれ図１におけるＡ−Ａ’断面図，Ｂ−Ｂ’断面図である。なお、以下の説明において、図５〜図１０にて説明した領域などに対応する部位には同一符号を付した。
【００２７】
図２に示すように、本実施例では、Ｐ型（第１導電型）半導体基板１上に、エピタキシャル成長法を用いて比抵抗５Ω−ｃｍ，膜厚２０μｍのＮ型（第２導電型）半導体層２が形成されている。このＮ型半導体層２内には、Ｐ型ボディ領域３が表面側から半導体基板１まで到達している。これは、エピタキシャル成長前後の複数回のＰ型不純物のドーピングとドライブインにより容易に形成できる。
【００２８】
また、Ｐ型ボディ領域３内には、Ｎ+ソース領域４とＰ+コンタクト領域９がほぼ一定間隔をおいて形成されている。Ｐ型ボディ領域３の端の表面にはゲート酸化膜５が形成されている。Ｎ+半導体層２内には、Ｐ型ボディ領域３から１２０μｍ程度間隔をおいて拡散深さ５μｍのＮ+ドレイン領域７が形成されている。
【００２９】
Ｐ型ボディ領域３からＮ+ドレイン領域７まで間には、拡散深さ５μｍのＰ型のフローティング・フィールドリング１２が環状に４本挿入されている。これは、表面側での空乏領域を横方向に広げる効果があるため表面電界を低減でき、オフ状態の耐圧は７００Ｖ以上となっている。
【００３０】
ここで、図１ではフローティング・フィールドリング１２は省略されている。Ｎ型半導体層２表面には、フィールド酸化膜８が形成されている。図１，図２（ａ），（ｂ）では省略されているが、Ｎ+ソース領域４、Ｐ+コンタクト領域９、Ｎ+ドレイン領域７表面にはそれぞれ電極が形成される。
【００３１】
図１に示すように、表面パターンは、円弧形状のＮ+ドレイン領域７の周囲を環状に囲んでいる複数のＮ+ソース領域４が配置される。本実施例では、環状Ｎ+ソース領域４の長さの総和がＷ（＝Ｗ１＋Ｗ２＋Ｗ３＋Ｗ４）であり、Ｎ+ドレイン領域７の直径がＤであるとすると、５００Ｖ以上のオン耐圧を得るため、ドレイン径の前記ＤをＷ／１０≦Ｄ≦Ｗの範囲に設定している。
【００３２】
さらに、本実施例では、環状のＮ＋ソース領域４の全長を２８０μｍ、ドレイン径を５０μｍに設定しているが、これ以外の設定は、前記関係式によると、例えば環状のソース領域全長Ｗの総和が３００μｍであれば、ドレイン径Ｄは３０〜３００μｍの範囲となる。逆に、ドレイン径Ｄを３０μｍとすると、環状のソース領域全長Ｗは３０〜３００μｍの範囲になる。
【００３３】
前記Ｗ／１０≦Ｄ≦Ｗに設定する理由について、まず、Ｗ／１０≦Ｄの関係から説明する。
【００３４】
ドレイン径Ｄが大きい程、ドレイン領域近傍の電流密度は低減され、さらにポテンシャル分布の湾曲も緩やかになるため、電界強度も低減できてオン耐圧は向上する。また、環状ソース長領域４の全長Ｗが小さい程、チャネル抵抗が増加し、ソース電流は低減されてオン耐圧は向上する。すなわち、Ｗが小さい程、またＤが大きい程、オン耐圧は大きくなる。
【００３５】
ここで、Ｗ／Ｄを、環状のソース領域４の全長Ｗとドレイン径Ｄの比として、オン耐圧の実測値との関係を図１１に示す。実線は実測値の近似曲線を示す。図１１から、オン耐圧はＷ／Ｄに相反しており、Ｗ／Ｄ≦１０（すなわちＷ／１０≦Ｄ）で５００Ｖ以上が得られることがわかる。
【００３６】
次に、Ｄ≦Ｗの関係について説明する。
【００３７】
ドレイン領域に直線部がなく円弧形状のみのＭＯＳトランジスタの場合、環状のＮ+ソース領域４の全長Ｗを縮小し過ぎると、チャネル抵抗が増加して、オン抵抗あるいはそのばらつきの増加を招くという問題が発生する。したがって、Ｗの下限はチャネル抵抗成分とドリフト領域の抵抗成分とがほぼ等しくなるところと考えると、およそドレイン径Ｄとなる。これはＷ／Ｄ≧１（すなわちＤ≦Ｗ）の関係となる。
【００３８】
（実施例２）
実施例１において、さらにオン耐圧を改善するようにしたのが実施例２である。実施例２は、ソース−ボディ−ドレイン間に存在する寄生ＮＰＮ−Ｔｒのターン・オンを抑制するためのデバイス構造であり、図１に示すようにＮ+ソース領域４の間にＰ+コンタクト領域９が、Ｎ+ソース領域４から間隔をおいて配置されているものである。図示していないが、ソース電極とボディ電極間には、Ｎ+多結晶シリコン膜で形成された抵抗が接続される。
【００３９】
寄生ＮＰＮ−Ｔｒのターン・オンを抑制するためには、オン状態において、ボディ電位の上昇を抑え、できればソース電圧を高くすることにより効果が生じる。これはボディ電圧が、ほぼソース電圧まで上昇しないと寄生ＮＰＮ−Ｔｒはターン・オンできないためである。
【００４０】
本実施例において、Ｎ+ソース領域４の間に挿入されるＰ+コンタクト領域９は、表面濃度が１Ｅ＋１９（ｃｍ-3）であり、表面濃度が１Ｅ＋１７（ｃｍ-3）オーダのＰ型ボディ領域３に比べシート抵抗が低いため、Ｐ型ボディ領域３の寄生抵抗を小さくして、オン状態でのボディ電位を低くすることができる。
【００４１】
一方、ソース−ボディ間に多結晶シリコン抵抗を接続することにより、ソース電流が流れたとき抵抗に電圧降下が発生して、ソース電圧を高くすることができる。
【００４２】
以上により、本実施例の構造は、寄生ＮＰＮ−Ｔｒのターン・オンを抑制して、オン耐圧を改善する効果がある。実際、実施例１において、ソース−ボディ間の抵抗を１００Ω以上にすると、オン耐圧を６００Ｖ以上に改善することができる。
【００４３】
ここで、ソース−ボディ間の抵抗に生じた電圧降下は、Ｎ+ソース領域４とＰボディ領域３およびＰ+コンタクト領域９とのＰＮ接合に逆バイアスを印加することになるため、電圧降下がソース−ボディ接合の降伏電圧以上にならないように適切な抵抗値にする必要がある。
【００４４】
しかし、Ｎ+ソース領域４とＰ+コンタクト領域９は、オーミックコンタクトが得られるようにそれぞれ不純物濃度が１Ｅ＋２０（ｃｍ-3），１Ｅ＋１９（ｃｍ-3）と高濃度であるため、お互いに隣接していると降伏電圧は著しく低下する。
【００４５】
したがって、前述したように、本実施例では、Ｎ+ソース領域４とＰ+コンタクト領域９の間に適切な間隔を設定している。本実施例では、この間隔を８μｍに設定することにより、ソース−ボディ接合の降伏電圧を約１０Ｖ程度まで高くすることができた。このことにより、ソース−ボディ間に抵抗を接続することができるようになった。
【００４６】
（実施例３）
実施例３は、実施例１において、基板との絶縁分離をＰＮ接合分離から誘電体分離に変更したものである。実施例１で用いた手段は、ＰＮ接合による素子分離のみならず、誘電体分離内の高耐圧ＭＯＳトランジスタのオン耐圧向上にも同様に効果がある。実施例３における平面構成は図１と同じであるが、断面図は図３（ａ），（ｂ）に示すようになる。図２（ａ），（ｂ）における半導体基板１が、支持基板１３および埋め込み酸化膜１４に代わっている以外は同じ構成である。
【００４７】
（実施例４）
実施例４は、実施例２において、基板との絶縁分離をＰＮ接合分離から誘電体分離に変更したものである。実施例２で用いた手段は、ＰＮ接合による素子分離のみならず、誘電体分離内の高耐圧ＭＯＳトランジスタのオン耐圧向上にも同様に効果がある。実施例４における平面構成は図１と同じであるが、断面図は図３（ａ），（ｂ）に示すようになる。図２（ａ），（ｂ）の半導体基板１が支持基板１３および埋め込み酸化膜１４に代わっている以外は同じ構成である。
【００４８】
（実施例５）
ドレイン領域の拡散深さが浅いとドレイン領域近傍の表面で電界集中するため、オン耐圧が低下する傾向になるが、拡散深さを深くすることにより、ドレイン領域近傍の表面における電流集中や電界集中は緩和される。実施例５では、図２において、Ｎ+ソース領域４の拡散深さが１μｍに対して、Ｎ+ドレイン領域７の拡散深さは５μｍ程度まで大きくしている。
【００４９】
なお、前記実施例では、ドレイン領域は円弧形状として説明したが、図４に示すように円弧上に位置する複数の頂点からなる実質的に円弧状となる多角形にも本発明は適用することができる。ただし、円弧に近づけるように頂点の数を多くすることが好ましい。さらにドレイン領域が楕円形状になっていても前記と同様の手法で対応することができる。
【００５０】
また、前記実施例では、環状のソース領域を４分割した構成を例示したが、できる限り多数のソース領域に分割する方が、ボディ領域の寄生抵抗が低くなるため望ましい。
【００５１】
また、前記実施例の説明では、Ｐ型を第１導電型とし、Ｎ型を第２導電型として説明したが、Ｐ型とＮ型との構成関係を反対にしてもよい。
【産業上の利用可能性】
【００５２】
本発明は、高耐圧、特に、５００Ｖ以上の耐圧が必要となる横型ＭＯＳトランジスタにおいて、オン状態の耐圧を向上させるために有用である。また、本発明は、高耐圧横型ＩＧＢＴなどの複合型のＭＯＳ構造を有するデバイスに適用できる可能性を有する。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施例である高耐圧横型ＭＯＳトランジスタのドレイン領域の端部の平面図
【図２】本発明の実施例である高耐圧横型ＭＯＳトランジスタの断面図であり、（ａ）は図１におけるＡ−Ａ’断面図、（ｂ）は図１におけるＢ−Ｂ’断面図
【図３】本発明の別の実施例である高耐圧ＭＯＳトランジスタの断面図であり、（ａ）は図１におけるＡ−Ａ’断面図に対応し、（ｂ）は図１におけるＢ−Ｂ’断面図に対応する図
【図４】本発明の別の実施例である高耐圧ＭＯＳトランジスタのドレイン，ソース領域の表面パターン形状を円弧から頂点を鈍角とする多角形に変更した場合の平面図
【図５】第１の従来例の高耐圧横型ＭＯＳトランジスタのドレイン領域の端部の平面図
【図６】第１の従来装置の断面図であり、（ａ）は図５におけるＣ−Ｃ’断面図、（ｂ）は図５におけるＥ−Ｅ’断面図
【図７】第２の従来装置のドレイン領域の端部における平面図
【図８】第２の従来装置の断面図であり、（ａ）は図７におけるＦ−Ｆ’断面図、（ｂ）は図７におけるＧ−Ｇ’断面図
【図９】第３の従来装置のドレイン領域の端部における平面図
【図１０】第３の従来装置の断面図であり、（ａ）は図９におけるＨ−Ｈ’断面図、（ｂ）は図９におけるＩ−Ｉ’断面図
【図１１】高耐圧横型ＭＯＳトランジスタにおけるオン耐圧と環状ソース領域の全長／ドレイン径の関係を示す図
【符号の説明】
【００５４】
１  半導体基板
２  Ｎ型半導体層
３  Ｐ型ボディ領域
４  Ｎ+ソース領域
５  ゲート酸化膜
６  ゲート電極
７  Ｎ+ドレイン領域
８  フィールド酸化膜
９  Ｐ+コンタクト領域
１０  Ｐ-リサーフ領域
１１  Ｐ型拡散領域
１２  Ｐ型フローティング・フィールドリング
１３  支持基板
１４  埋め込み酸化膜
Ｄ  ドレイン径
Ｗ  円弧形状のドレイン領域周囲を環状に囲むソース領域とゲート電極が接する部分の長さの総和
【図１】
2005093696.tif 000003
【図２】
2005093696.tif 000004
【図３】
2005093696.tif 000005
【図４】
2005093696.tif 000006
【図５】
2005093696.tif 000007
【図６】
2005093696.tif 000008
【図７】
2005093696.tif 000009
【図８】
2005093696.tif 000010
【図９】
2005093696.tif 000011
【図１０】
2005093696.tif 000012
【図１１】
2005093696.tif 000013