(57)【要約】【課題】マルチチップパッケージの放熱効率を向上させる技術を提供する。【解決手段】パッケージ基板１を構成するパッケージ基板下段１ａの表面の下段チップ搭載エリアにその主面を上にして下段チップ２を接合し、下段チップ２を跨ぐようにパッケージ基板上段１ｂの表面のフリップチップ搭載エリアにその主面を下にして上段チップ４を搭載し、上段チップ４のその周辺に形成されたバンプ５とフリップチップ搭載エリアに形成された電極パッドとを接続した後、上段チップ４と下段チップ２との間に樹脂６を充填し、上段チップ４の裏面を露出させる。【選択図】図５
2005150188.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）パッケージ基板下段と、前記パッケージ基板下段の表面の周辺部に設けた凸状段差によるパッケージ基板上段とからなるパッケージ基板を準備し、前記パッケージ基板下段の露出した表面に、素子が形成された主面を上にして１つ以上の第１半導体チップを接合する工程と、
（ｂ）前記第１半導体チップの主面に配列されたパッドと、前記パッケージ基板下段の表面に配列されたパッドまたは第１半導体チップどうしとをワイヤを用いて接続する工程と、
（ｃ）前記第１半導体チップと接触させずに、前記パッケージ基板上段の表面に、素子が形成された主面を下にして第２半導体チップを搭載し、前記第２半導体チップの主面に配列されたパッドと、前記パッケージ基板上段の表面に配列されたパッドとを接続する工程と、
（ｄ）前記（ｃ）工程の後に、前記第１半導体チップと前記第２半導体チップとの間に樹脂を充填する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
（ａ）パッケージ基板下段と、前記パッケージ基板下段の表面の周辺部に設けた凸状段差によるパッケージ基板上段とからなるパッケージ基板を準備し、前記パッケージ基板下段の露出した表面に、素子が形成された主面を上にして１つ以上の第１半導体チップを接合する工程と、
（ｂ）前記第１半導体チップの主面に配列されたパッドと、前記パッケージ基板下段の表面に配列されたパッドまたは第１半導体チップどうしとをワイヤを用いて接続する工程と、
（ｃ）前記第１半導体チップおよびワイヤ上に樹脂を塗布する工程と、
（ｄ）前記第１半導体チップと接触させずに、前記パッケージ基板上段の表面に、素子が形成された主面を下にして第２半導体チップを搭載し、前記第２半導体チップの主面に配列されたパッドと、前記パッケージ基板上段の表面に配列されたパッドとを接続する工程と、
（ｅ）前記（ｄ）工程の後に、前記第１半導体チップと前記第２半導体チップとの間に樹脂を充填する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
（ａ）パッケージ基板下段と、前記パッケージ基板下段の表面の周辺部に設けた凸状段差によるパッケージ基板上段とからなるパッケージ基板を準備し、前記パッケージ基板下段の露出した表面に、素子が形成された主面を上にして１つ以上の第１半導体チップを接合する工程と、
（ｂ）前記第１半導体チップの主面に配列されたパッドと、前記パッケージ基板下段の表面に配列されたパッドまたは第１半導体チップどうしとをワイヤを用いて接続する工程と、
（ｃ）前記第１半導体チップと接触させずに、前記パッケージ基板上段の表面に、素子が形成された主面を下にして第２半導体チップを搭載し、前記第２半導体チップの主面に配列されたパッドと、前記パッケージ基板上段の表面に配列されたパッドとを接続する工程と、
（ｄ）前記（ｃ）工程の後に、前記第１半導体チップと前記第２半導体チップとの間に樹脂を充填する工程とを含む半導体装置の製造方法であって、
前記第２半導体チップの主面と反対の裏面は、前記樹脂に覆われることなく露出していることを特徴とする半導体装置の製造方法。
【請求項４】
（ａ）パッケージ基板下段と、前記パッケージ基板下段の表面の周辺部に設けた凸状段差によるパッケージ基板上段とからなるパッケージ基板を準備し、前記パッケージ基板下段の露出した表面に、素子が形成された主面を上にして１つ以上の第１半導体チップを接合する工程と、
（ｂ）前記第１半導体チップの主面に配列されたパッドと、前記パッケージ基板下段の表面に配列されたパッドまたは第１半導体チップどうしとをワイヤを用いて接続する工程と、
（ｃ）前記第１半導体チップおよびワイヤ上に樹脂を塗布する工程と、
（ｄ）前記第１半導体チップと接触させずに、前記パッケージ基板上段の表面に、素子が形成された主面を下にして第２半導体チップを搭載し、前記第２半導体チップの主面に配列されたパッドと、前記パッケージ基板上段の表面に配列されたパッドとを接続する工程と、
（ｅ）前記（ｄ）工程の後に、前記第１半導体チップと前記第２半導体チップとの間に樹脂を充填する工程と、
を含む半導体装置の製造方法であって、
前記第２半導体チップの主面と反対の裏面は、前記樹脂に覆われることなく露出していることを特徴とする半導体装置の製造方法。
【請求項５】
（ａ）パッケージ基板下段と、前記パッケージ基板下段の表面の周辺部に設けた凸状段差によるパッケージ基板上段とからなるパッケージ基板を準備し、前記パッケージ基板下段の露出した表面に、素子が形成された主面を上にして１つ以上の第１半導体チップを接合する工程と、
（ｂ）前記第１半導体チップの主面に配列されたパッドと、前記パッケージ基板下段の表面に配列されたパッドまたは第１半導体チップどうしとをワイヤを用いて接続する工程と、
（ｃ）前記第１半導体チップと接触させずに、前記パッケージ基板上段の表面に、素子が形成された主面を下にして第２半導体チップを搭載し、前記第２半導体チップの主面に配列されたパッドと、前記パッケージ基板上段の表面に配列されたパッドとを接続する工程と、
（ｄ）前記（ｃ）工程の後に、前記第１半導体チップと前記第２半導体チップとの間に樹脂を充填する工程と、
（ｅ）前記第２半導体チップの裏面に放熱用部品を接触させる工程とを含むことを特徴とする半導体装置の製造方法。
【請求項６】
（ａ）パッケージ基板下段と、前記パッケージ基板下段の表面の周辺部に設けた凸状段差によるパッケージ基板上段とからなるパッケージ基板を準備し、前記パッケージ基板下段の露出した表面に、素子が形成された主面を上にして１つ以上の第１半導体チップを接合する工程と、
（ｂ）前記第１半導体チップの主面に配列されたパッドと、前記パッケージ基板下段の表面に配列されたパッドまたは第１半導体チップどうしとをワイヤを用いて接続する工程と、
（ｃ）前記第１半導体チップおよびワイヤ上に樹脂を塗布する工程と、
（ｄ）前記第１半導体チップと接触させずに、前記パッケージ基板上段の表面に、素子が形成された主面を下にして第２半導体チップを搭載し、前記第２半導体チップの主面に配列されたパッドと、前記パッケージ基板上段の表面に配列されたパッドとを接続する工程と、
（ｅ）前記（ｄ）工程の後に、前記第１半導体チップと前記第２半導体チップとの間に樹脂を充填する工程と、
（ｆ）前記第２半導体チップの裏面に放熱用部品を接触させる工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項７】
（ａ）パッケージ基板下段と、前記パッケージ基板下段の表面の周辺部に設けた凸状段差によるパッケージ基板上段とからなるパッケージ基板を準備し、前記パッケージ基板下段の露出した表面に、素子が形成された主面を下にして１つ以上の第１半導体チップを搭載し、前記第１半導体チップの主面に形成されたパッドと、前記パッケージ基板下段の表面に配列されたパッドとを第１バンプを用いて接続する工程と、
（ｂ）前記第１半導体チップと接触させずに、前記パッケージ基板上段の表面に、素子が形成された主面を下にして第２半導体チップを搭載し、前記第２半導体チップの主面に配列されたパッドと、前記パッケージ基板上段の表面に配列されたパッドとを接続する工程と、
（ｃ）前記（ｂ）工程の後に、前記第１半導体チップと前記第２半導体チップとの間に樹脂を充填する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項８】
（ａ）パッケージ基板下段と、前記パッケージ基板下段の表面の周辺部に設けた凸状段差によるパッケージ基板上段とからなるパッケージ基板を準備し、前記パッケージ基板下段の露出した表面に、素子が形成された主面を下にして１つ以上の第１半導体チップを搭載し、前記第１半導体チップの主面に形成されたパッドと、前記パッケージ基板下段の表面に配列されたパッドとを第１バンプを用いて接続する工程と、
（ｂ）前記第１半導体チップおよび第１バンプに樹脂を充填する工程と、
（ｃ）前記第１半導体チップと接触させずに、前記パッケージ基板上段の表面に、素子が形成された主面を下にして第２半導体チップを搭載し、前記第２半導体チップの主面に配列されたパッドと、前記パッケージ基板上段の表面に配列されたパッドとを接続する工程と、
（ｄ）前記（ｃ）工程の後に、前記第１半導体チップと前記第２半導体チップとの間に樹脂を充填する工程とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、マルチチップパッケージの製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体製品の高速化、高密度実装の要望に応えるため、半導体チップ（以下、単にチップと記す）を２つ以上積み重ねたチップ積層構造のマルチチップパッケージが製品化されている。これにより、複合メモリまたは複合機能デバイスが１パッケージとなり、高密度システム実装を実現することができる（例えば、非特許文献１参照。）。
【０００３】
このマルチチップパッケージでは、例えば２つのワイヤボンディングチップを積層する構造、およびワイヤボンディングチップとフリップチップとを積層する構造が提案されている。前者のマルチチップパッケージでは、下段チップの裏面が基板に固着され、上段チップが下段チップの主面（素子が形成された面）に固着されており、各々のチップの主面縁辺に配列されたボンディングパッドと、基板の表面に設けられた電極パッドとの間がボンディングワイヤによって電気的に接続されている。また後者のマルチチップパッケージでは、下段チップが基板にバンプを介してフリップチップ接続され、上段チップが下段チップの裏面に固着されており、上段チップの主面縁辺に配列されたボンディングパッドと、基板の表面に設けられた電極パッドとの間がボンディングワイヤによって電気的に接続されている。
【非特許文献１】「三次元実装でシステムＬＳＩを」、月刊Semiconductor World、株式会社プレスジャーナル、１９９９年１１月、ｐ．５６−６７
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記チップ積層構造のマルチチップパッケージでは、保護のために上段チップおよび下段チップを樹脂で覆っている。しかしながら、発明者らが検討したところ、この樹脂の熱伝導率が相対的に低いため、各々のチップからの放熱が効率よく行えないことが明らかになった。例えば２つのワイヤボンディングチップを積層するマルチチップパッケージでは、熱伝導率が相対的に低い樹脂により上段チップが覆われているため、上段チップで発生した熱を効率よく樹脂を通して外部へ放散させることができない。さらに下段チップについてはチップ裏面を熱伝導材により基板に固着することで、基板内に熱を拡散させるが、下段チップの主面上に上段チップが乗っており、上段チップで発生した熱は下段チップに伝わるため、下段チップ裏面からの効率よい放熱が難しくなる。このように、マルチチップパッケージでは、各々のチップからの放熱を効率よく行えないため、チップに形成された素子が熱により誤動作し、または破壊に至り、製品の選別歩留まりを低下させてしまう。
【０００５】
また、マルチチップパッケージでは、基板上に２つ以上のチップを組み立てた後に良否の選別を行っている。しかし、各々のチップの歩留まりがマルチチップパッケージの選別歩留まりに影響を与えるため、この方法では、各々のチップの歩留まりに起因した製品の選別歩留まり低下を回避することができない。
【０００６】
本発明の目的は、マルチチップパッケージの放熱効率を向上させることのできる技術を提供することにある。
【０００７】
また、本発明の他の目的は、マルチチップパッケージの選別歩留まりを向上させることのできる技術を提供することにある。
【０００８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
本発明による半導体装置の製造方法は、以下の工程を有するものである。
（ａ）パッケージ基板下段と、前記パッケージ基板下段の表面の周辺部に設けた凸状段差によるパッケージ基板上段とからなるパッケージ基板を準備し、前記パッケージ基板下段の露出した表面に、素子が形成された主面を上にして第１半導体チップを接合する工程と、
（ｂ）前記第１半導体チップの主面に配列されたパッドと、前記パッケージ基板下段の表面に配列されたパッドとをワイヤを用いて接続する工程と、
（ｃ）前記第１半導体チップと接触させずに、前記パッケージ基板上段の表面に、素子が形成された主面を下にして第２半導体チップを搭載し、前記第２半導体チップの主面に配列されたパッドと、前記パッケージ基板上段の表面に配列されたパッドとをバンプを用いて接続する工程と、
（ｄ）前記（ｃ）工程の後、または前記（ｂ）工程の後および前記（ｃ）工程の後に、前記第１半導体チップと前記第２半導体チップとの間に樹脂を充填する工程。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１２】
上段半導体チップと下段半導体チップとの間に樹脂を埋め込むことにより、下段半導体チップおよび上段半導体チップの素子面等を保護することができる。またマルチチップパッケージから上段半導体チップの裏面が露出し、これにヒートシンク等の放熱用部品を設置することができるので、上段半導体チップからの放熱を効率よく行うことができる。さらにあらかじめ下段半導体チップをパッケージ基板に搭載した状態で選別することにより、上段半導体チップを組み合わせた後のマルチチップパッケージの選別歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１４】
（実施の形態１）
本実施の形態１である半導体装置（マルチチップパッケージ）の製造方法の一例を図１〜図５に示すパッケージ基板の要部断面図を用いて工程順に説明する。
【００１５】
まず、図１に示すように、例えば樹脂を絶縁層とし、銅（Ｃｕ）を配線とするパッケージ基板１を準備する。パッケージ基板１は、パッケージ基板下段１ａと、パッケージ基板下段１ａの表面の周辺部に設けた凸状段差によるパッケージ基板上段１ｂとからなり、段差を設けている。パッケージ基板上段１ｂが重なっていないパッケージ基板下段１ａの露出した表面は下段チップが搭載される下段チップ搭載エリアＡ１であり、その面積は下段チップより大きく上段チップより小さく設けられる。またパッケージ基板上段１ｂの表面の一部は上段チップが搭載されるフリップチップ搭載エリアＡ２である。
【００１６】
図示はしないが、下段チップ搭載エリアＡ１には複数個の電極パッドが設けられ、パッケージ基板下段１ａの裏面には複数個の接続パッドが設けられており、両者は、パッケージ基板下段１ａ内部で繋がっており、電気的に接続されている。基板内配線は、例えば銅からなる。またパッケージ基板上段１ｂの表面のフリップチップ搭載エリアＡ２には複数個の電極パッドが設けられ、この電極パッドとパッケージ基板下段１ａの裏面に設けられた接続パッドとは、パッケージ基板上段１ｂおよびパッケージ基板下段１ａに設けられた基板内配線によって電気的に接続されている。電極パッドおよび接続パッドは、例えば銅からなり、その表面にはメッキ処理が施されている。
【００１７】
次に、図２に示すように、熱伝導ペーストを用いて下段チップ搭載エリアＡ１に、主面を上にして下段チップ（ワイヤボンディングチップ）２を接合する。下段チップ２は単結晶シリコンで構成され、その主面には半導体装置が形成されており、例えばメモリチップを例示することができる。続いて下段チップ２の主面の縁辺に配列されたボンディングパッドと、下段チップ搭載エリアＡ１に配列された電極パッドとをボンディングワイヤ３を用いて接続する。ボンディングワイヤ３は、例えば直径が３０μｍ程度の金（Ａｕ）からなる。その作業は自動化されており、ボンディング装置を用いて行われる。ボンディング装置には、あらかじめ下段チップ２の主面のボンディングパッドおよび下段チップ搭載エリアＡ１の電極パッドの配置情報が入力されており、下段チップ２、その主面のボンディングパッドおよび下段チップ搭載エリアＡ１の電極パッドの相対的位置関係を画像として取り込み、データ処理を行って正確にボンディングワイヤ３が接続される。この際、ボンディングワイヤ３が下段チップ２の周辺部およびパッケージ基板上段１ｂに触れないように、ボンディング装置に備わるワイヤボンディングヘッド、ボンディングワイヤ３のループ形状または下段チップ搭載エリアＡ１の面積等が設計される。
【００１８】
このように下段チップ搭載エリアＡ１に下段チップ２を搭載したパッケージ基板１は、選別され、良品はストックされる。
【００１９】
次に、図３に示すように、上記選別により良品と選ばれたパッケージ基板１と上段チップ（フリップチップ）４とを準備する。上段チップ４は単結晶シリコンで構成され、その主面には半導体装置が形成されており、例えばロジックチップを例示することができる。また上段チップ４は下段チップ２よりもその面積が大きく、この上段チップ４の主面の縁辺には電極パッドが配列され、電極パッドには半田からなるバンプ５が接続されている。次に、上段チップ４の主面を下にして、下段チップ２を跨ぐように搭載する。続いて上記バンプ５とフリップチップ搭載エリアＡ２に配列された電極パッドとを接触させた後、窒素（Ｎ2）雰囲気中で２５０℃程度のリフロー処理を施してバンプ５を溶解させ、バンプ５と電極パッドとを接続する。
【００２０】
次に、図４に示すように、パッケージ基板１を６０〜９０℃程度で加熱した状態で、毛細管現象により１方向または２方向から上段チップ４と下段チップ２との間に樹脂６、例えばアンダーフィル樹脂を充填する。その後、１５０〜１６０℃程度のベーク処理を行い、樹脂６を硬化させる。これにより、充填された樹脂６を介して上段チップ４の主面と下段チップ２の主面とが向かい合って積層されて両者間は絶縁されるが、上段チップ４の裏面は露出する。
【００２１】
次に、図５に示すように、例えば半田からなるバンプ７をパッケージ基板１の裏面の接続パッドに供給した後、リフロー処理を施してバンプ７を溶解させ、バンプ７と接続パッドとを接続する。
【００２２】
このように、本実施の形態１では、上段チップ４の裏面はマルチチップパッケージＰＫＧ１の表面に露出していることから、上段チップ４の裏面に熱伝導ペースト等を用いて放熱用部品、例えばキャップ、ヒートシンクまたはフィンを取り付けて上段チップ４の熱を放散させることができる。また下段チップ２の熱は、パッケージ基板下段１ａまたはパッケージ基板下段１ａとバンプ７を通じて放散させることができる。これにより、上段チップ４および下段チップ２からの放熱を効率よく行うことができる。
【００２３】
さらに、パッケージ基板１に下段チップ２を搭載した段階で下段チップ２の選別を行い、良品をストックし、上段チップを４搭載する際にはストック品を使用することにより、組立工程の短縮が可能になる。またあらかじめ下段チップ２をパッケージ基板１に搭載した状態で選別することにより、上段チップ４を組み合わせた後のマルチチップパッケージＰＫＧ１の選別歩留まりを上げることができる。
【００２４】
なお、上段チップ４および下段チップ２の主面を樹脂により保護した後、上段チップ４の裏面を削り、上段チップ４の厚さを薄くしてもよい。これにより、ＰＫＧ１の厚さを薄くすることができる。
【００２５】
本実施の形態１である半導体装置（マルチチップパッケージ）の製造方法の他の例を図６〜図８に示すパッケージ基板の要部断面図を用いて工程順に説明する。ここでは、パッケージ基板上段と上段チップとの接続に金（Ａｕ）からなるバンプを用いたマルチチップパッケージの製造方法を示す。
【００２６】
まず、前記図１および図２に示したと同様に、パッケージ基板１を準備し、熱伝導ペーストを用いてパッケージ基板下段１ａの表面の下段チップ搭載エリアＡ１に、主面を上にして下段チップ２を接合する。続いて下段チップ２の主面の縁辺に配列されたボンディングパッドと、下段チップ搭載エリアＡ１に配列された電極パッドとをボンディングワイヤ３を用いて接続する。その後、下段チップ搭載エリアＡ１に下段チップ２を搭載したパッケージ基板１は、選別され、良品はストックされる。
【００２７】
次に、図６に示すように、下段チップ２およびフリップチップ搭載エリアＡ２を覆うように、シート状の異方導電性樹脂８をパッケージ基板１上に供給する。その後、図７に示すように、上記選別により良品と選ばれたパッケージ基板１と上段チップとを準備する。この上段チップの主面の縁辺には電極パッドが配列され、電極パッドにはＡｕからなるバンプ９が接続されている。次に、上段チップ４の主面を下にして、下段チップ２を跨ぐように搭載する。続いてバンプ９をフリップチップ搭載エリアＡ２に配列された電極パッドに圧着した後、ベーク処理を施して異方導電性樹脂８を硬化させる。これにより、異方導電性樹脂８を介して上段チップ４の主面と下段チップ２の主面とが向かい合って積層されて両者間は絶縁されるが、上段チップ４の裏面を露出させることができる。なおＰＫＧ２の厚さを薄くするために、上段チップ４の裏面を削り、上段チップ４の厚さを薄くしもよい。
【００２８】
次に、図８に示すように、例えば半田からなるバンプ７をパッケージ基板１の裏面の接続パッドに供給した後、リフロー処理を施してバンプ７を溶解させ、バンプ７と接続パッドとを接続する。
【００２９】
このように、フリップチップ接続にＡｕバンプを用いたマルチチップパッケージＰＫＧ２にも本発明を適用することができて、上段チップ４および下段チップ２からの熱を放散させることができる。
【００３０】
なお、本実施の形態１では、上段チップ４とパッケージ基板上段１との接続に、半田またはＡｕからなるバンプ５，９を用いたが、これに限定されるものではなく、例えばメッキバンプを用いてもよい。
【００３１】
（実施の形態２）
本実施の形態２である半導体装置（マルチチップパッケージ）の製造方法の一例を図９〜図１２に示すパッケージ基板の要部断面図を用いて工程順に説明する。
【００３２】
まず、前記図１および図２に示したと同様に、パッケージ基板下段１１ａおよびパッケージ基板上段１１ｂから構成されるパッケージ基板１１を準備し、熱伝導ペーストを用いてパッケージ基板下段１１ａの表面の下段チップ搭載エリアＡ１に、主面を上にして下段チップ１２を接合する。続いて下段チップ１２の主面の縁辺に配列されたボンディングパッドと、下段チップ搭載エリアＡ１に配列された電極パッドとをボンディングワイヤ１３を用いて接続する。パッケージ基板上１１ｂの厚さは、ボンディングワイヤ１３のループよりも厚く設けられている。
【００３３】
次に、図９に示すように、パッケージ基板上段１１ａで囲まれた下段チップ搭載エリアＡ１を第１樹脂１４ａで埋め込み、ベーク処理を行い硬化させた後、その表面を平坦化する。下段チップ１２をパッケージ基板１１内に埋め込むことにより、下段チップ１２およびボンディングワイヤ１３は第１樹脂１４ａで覆われる。その後、下段チップ搭載エリアＡ１に下段チップ１２を搭載したパッケージ基板１１は、選別され、良品はストックされる。
【００３４】
次に、図１０に示すように、上記選別により良品と選ばれたパッケージ基板１１と上段チップ１５とを準備する。この上段チップ１５の主面の縁辺には電極パッドが配列され、電極パッドには半田からなるバンプ１６が接続されている。次に、上段チップ１５の主面を下にして、下段チップ１２を跨ぐように上段チップ１５を搭載する。続いて上記バンプ１６とフリップチップ搭載エリアＡ２に配列された電極パッドとを接触させた後、リフロー処理を施してバンプ１６を溶解させ、バンプ１６と電極パッドとを接続する。この段階では、上段チップ１５の主面と下段チップ１２の主面とが向かい合って積層されるが、上段チップ１２の主面は第１樹脂１４ａによって覆われていない。
【００３５】
次に、図１１に示すように、毛細管現象により上段チップ１５と下段チップ１２との間に第２樹脂１４ｂを充填する。その後、ベーク処理を行い第２樹脂１４ｂを硬化させる。これにより、充填された第１および第２樹脂１４ａ，１４ｂを介して上段チップ１５の主面と下段チップ１２の主面とが向かい合って積層されるが、上段チップ２５の裏面を露出させることができる。
【００３６】
次に、図１２に示すように、例えば半田からなるバンプ１７をパッケージ基板１１の裏面の接続パッドに供給した後、リフロー処理を施してバンプ１７を溶解させ、バンプ１７と接続パッドとを接続する。
【００３７】
なお、本実施の形態２では、上段チップ１５とパッケージ基板上段１１ｂとの接続に、半田バンプ１６を用いたが、これに限定されるものではなく、例えばＡｕバンプまたはメッキバンプを用いることもできる。
【００３８】
このように、本実施の形態２によれば、下段チップ１２をパッケージ基板１１内に埋め込んだ状態でストックすることにより、ストック時における下段チップ１２の素子面およびワイヤを異物から保護することができる。
【００３９】
（実施の形態３）
本実施の形態３である半導体装置（マルチチップパッケージ）の一例を図１３に示すパッケージ基板の要部断面図を用いて説明する。ここでは、前記実施の形態２で説明したマルチチップパッケージにおいて、３つの下段チップが積み重ねて搭載されている。
【００４０】
一段目の下段チップ１２ａは熱伝導ペーストを用いてパッケージ基板下段１１ａに接続されている。同様に、２段目の下段チップ１２ｂは１段目の下段チップ１２ａに、３段目の下段チップ１２ｃは２段目の下段チップ１２ｂにそれぞれ絶縁性ペーストを用いて接合されている。下段チップ１２ａ，１２ｂ，１２ｃの表面のボンディングパッドとパッケージ基板下段１１ａの表面の電極パッドとをそれぞれ結線するボンディングワイヤ１３ａ，１３ｂ，１３ｃは、盛り上がったループ形状となっている。また下段チップ１２ａ，１２ｂ，１２ｃは全て第１樹脂１４ａによりパッケージ基板１１内に埋め込まれている。上段チップ１５はその主面を下にして、第１および第２樹脂１４ａ，１４ｂを介して下段チップ１２ｃと向かい合っており、またその裏面を露出させている。
【００４１】
なお、本実施の形態３では、３つの下段チップ１２ａ，１２ｂ，１２ｃを積層した場合について説明したが、積層する下段チップの数はこれに限定されるものではなく、２つ以上の下段チップを積層してもよい。また２回の充填により上段チップ１５と下段チップ１２ｃとの間に樹脂を埋め込んでいるが、上段チップ１５を接続した後の１回の充填により上段チップ１５と下段チップ１２ｃとの間に樹脂を埋め込んでもよい。
【００４２】
このように、マルチチップパッケージＰＫＧ４では、発熱量の多いチップを上段チップ１５にすることで、チップ裏面にフィン等を固着して放熱を効率よく行うことができる。
【００４３】
（実施の形態４）
本実施の形態４である半導体装置（マルチチップパッケージ）の一例を図１４に示すパッケージ基板の要部断面図を用いて説明する。ここでは、前記実施の形態２で説明したマルチチップパッケージにおいて、下段チップがフリップチップ接続されている。
【００４４】
パッケージ基板下段１１ａの表面の下段チップ搭載エリアＡ１に、その主面を下にして下段チップ１８が搭載されている。すなわち、下段チップ１８の主面には電極パッドが配列され、電極パッドには半田からなるバンプ１９が接続されている。このバンプ１９と下段チップ搭載エリアＡ１に配列された電極パッドとを接触させ、リフロー処理を施してバンプ１９を溶解させることにより、バンプ１９と電極パッドとを接続させる。また下段チップ１８は第１樹脂１４ａによりパッケージ基板１１内に埋め込まれている。上段チップ１５はその主面を下にして、第１および第２樹脂１４ａ，１４ｂを介して下段チップ１８と向かい合っており、またその裏面を露出させている。
【００４５】
なお、本実施の形態４では、２回の充填により下段チップ１８と上段チップ１５との間に樹脂を埋め込んでいるが、上段チップ１５を接続した後の１回の充填により下段チップ１８と上段チップ１５との間に樹脂を埋め込んでもよい。
【００４６】
このように、マルチチップパッケージＰＫＧ５では、下段チップ１８をフリップチップ接続することにより、例えばボンディングワイヤを用いる接続よりも下段チップ搭載エリアＡ１の面積を小さくできるので、パッケージの小型化を図ることができる。
【００４７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４８】
例えば、パッケージの外部端子をバンプとしたが、これに限定されるものではなく、例えばＰＧＡ（Pin Grid Array）のようなピンであってもよい。
【産業上の利用可能性】
【００４９】
本発明の半導体装置の製造方法は、２つ以上のチップを積層して搭載するマルチチップパッケージに適用することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施の形態１である半導体装置の製造工程を示すパッケージ基板の要部断面図である。
【図２】本発明の実施の形態１である半導体装置の製造工程を示すパッケージ基板の要部断面図である。
【図３】本発明の実施の形態１である半導体装置の製造工程を示すパッケージ基板の要部断面図である。
【図４】本発明の実施の形態１である半導体装置の製造工程を示すパッケージ基板の要部断面図である。
【図５】本発明の実施の形態１である半導体装置の製造工程を示すパッケージ基板の要部断面図である。
【図６】本発明の実施の形態１である半導体装置の製造工程の他の例を示すパッケージ基板の要部断面図である。
【図７】本発明の実施の形態１である半導体装置の製造工程の他の例を示すパッケージ基板の要部断面図である。
【図８】本発明の実施の形態１である半導体装置の製造工程の他の例を示すパッケージ基板の要部断面図である。
【図９】本発明の実施の形態２である半導体装置の製造工程を示すパッケージ基板の要部断面図である。
【図１０】本発明の実施の形態２である半導体装置の製造工程を示すパッケージ基板の要部断面図である。
【図１１】本発明の実施の形態２である半導体装置の製造工程を示すパッケージ基板の要部断面図である。
【図１２】本発明の実施の形態２である半導体装置の製造工程を示すパッケージ基板の要部断面図である。
【図１３】本発明の実施の形態３である半導体装置を示すパッケージ基板の要部断面図である。
【図１４】本発明の実施の形態４である半導体装置を示すパッケージ基板の要部断面図である。
【符号の説明】
【００５１】
１  パッケージ基板
１ａ  パッケージ基板下段
１ｂ  パッケージ基板上段
２  下段チップ
３  ボンディングワイヤ
４  上段チップ
５  バンプ
６  樹脂
７  バンプ
８  異方電導性樹脂
９  バンプ
１１  パッケージ基板
１１ａ  パッケージ基板下段
１１ｂ  パッケージ基板上段
１２  下段チップ
１２ａ  下段チップ
１２ｂ  下段チップ
１２ｃ  下段チップ
１３  ボンディングワイヤ
１３ａ  ボンディングワイヤ
１３ｂ  ボンディングワイヤ
１３ｃ  ボンディングワイヤ
１４ａ  第１樹脂
１４ｂ  第２樹脂
１５  上段チップ
１６  バンプ
１７  バンプ
１８  下段チップ
１９  バンプ
Ａ１  下段チップ搭載エリア
Ａ２  フリップチップ搭載エリア
ＰＫＧ１  マルチチップパッケージ
ＰＫＧ２  マルチチップパッケージ
ＰＫＧ３  マルチチップパッケージ
ＰＫＧ４  マルチチップパッケージ
ＰＫＧ５  マルチチップパッケージ
【図１】
2005150188.tif 000003
【図２】
2005150188.tif 000004
【図３】
2005150188.tif 000005
【図４】
2005150188.tif 000006
【図５】
2005150188.tif 000007
【図６】
2005150188.tif 000008
【図７】
2005150188.tif 000009
【図８】
2005150188.tif 000010
【図９】
2005150188.tif 000011
【図１０】
2005150188.tif 000012
【図１１】
2005150188.tif 000013
【図１２】
2005150188.tif 000014
【図１３】
2005150188.tif 000015
【図１４】
2005150188.tif 000016