(57)【要約】【課題】不揮発性記憶装置の初期化に必要な時間を短縮する。【解決手段】多値メモリセルによって構成される不揮発性メモリにおいて、物理ブロックを構成する各ページは、４つの領域に区分される。第１の領域（５１２Ｂ）には任意のデータが書き込まれ、第２の領域（１０Ｂ）には第１の領域に書き込まれた任意のデータの誤りを訂正するための誤り訂正符号が書き込まれ、第３の領域（３Ｂ）には第１の領域に書き込まれた任意のデータに関係する管理情報が書き込まれ、第４の領域（３Ｂ）には第３の領域に書き込まれた管理情報を訂正するための誤り訂正符号が書き込まれる。第３，第４の領域は、２値メモリとして使用することにより、データ保持能力を向上させて、訂正能力に低い誤り訂正回路でも十分なデータ保持信頼性が得られるようにする。【選択図】図８
2005267676.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリを備える不揮発性記憶装置であって、
前記不揮発性メモリは複数の物理ブロックからなり、
前記物理ブロックは複数の物理ページから構成され独立してデータの消去を行うことができ、
前記物理ページは独立してデータの書き込みを行うことができ、少なくとも第１から第４の４つの領域に区分され、
前記第１の領域には任意のデータが書き込まれ、前記第２の領域には前記第１の領域に書き込まれた前記任意のデータの誤りを訂正するための誤り訂正符号が書き込まれ、前記第３の領域には前記第１の領域に書き込まれた前記任意のデータに関係する管理情報が書き込まれ、前記第４の領域には前記第３の領域に書き込まれた前記管理情報を訂正するための誤り訂正符号が書き込まれることを特徴とする不揮発性記憶装置。
【請求項２】
前記第２の領域の誤り訂正符号と、前記第４の領域の誤り訂正符号との誤り訂正能力が異なることを特徴とする請求項１記載の不揮発性記憶装置。
【請求項３】
ひとつの前記物理ブロックに含まれる少なくとも２以上の前記物理ページの前記第３の領域および前記第４の領域には、各々同じ書き込みが行われていることを特徴とする請求項１記載の不揮発性記憶装置。
【請求項４】
前記不揮発性メモリは、複数の多値メモリセルによって構成され、
前記物理ページは、少なくとも３値以上の状態を取って書き込みと消去を行う多値領域と、２値の状態を取って書き込みと消去を行う２値領域との少なくとも２つの領域に区分することを特徴とする請求項１から３のいずれかに記載の不揮発性記憶装置。
【請求項５】
前記第１、第２の領域を前記多値領域とし、前記第３、第４の領域を前記２値領域とすることを特徴とする請求項４記載の不揮発性記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体メモリを使用した記憶媒体としての不揮発性記憶装置に関する。
【背景技術】
【０００２】
近年、フィルム交換の手間無しに多くの写真を撮影できるデジタルカメラを含め携帯機器の市場が急成長している。デジタルカメラ等携帯機器に求められる機能・性能として様々なものがあるが、その中でデジタルカメラであれば電源を投入してから撮影可能な状態になるまでの起動時間、つまり携帯機器としてのセットアップ時間（電源投入後使用可能となるまでの時間）というのもひとつの要素である。その起動時間にはデジタルカメラをはじめとして様々な携帯機器の外部記憶として使用されているフラッシュメモリを主な記憶媒体とした不揮発性メモリの初期化時間というのが無視できない。不揮発性メモリとしてその初期化時間を短縮することは、システムとしての携帯機器の性能を左右する大きなパラメータである。また外部の不揮発性メモリとしてもデジタルカメラの高画質化により大きな記憶容量が求められている。
【０００３】
不揮発性メモリの記憶容量を大きくするためには、搭載する不揮発性メモリの容量を増やす必要があるが、そのひとつの解としてひとつのメモリセルに複数ビットの状態を記憶させる多値メモリというのが提案されている。例えば、特許文献１に記載の発明は、選択的に２値または４値のメモリとして動作させ、２値の領域をバッファ領域として使用するものである。
【０００４】
以下では、２値メモリを例にとって従来の不揮発性メモリについて説明し、多値メモリを使用する場合の課題を明確にする。
【０００５】
不揮発性記憶装置として、従来の２値メモリを用いた不揮発性メモリと、電源投入後の初期化処理について、図面を用いて説明する。
【０００６】
不揮発性記憶装置としてのメモリーカードは、ホスト機器と接続され、搭載する不揮発性メモリに対してデータの読み書きを行う。不揮発性メモリは、フラッシュメモリであり、コンローラを介してホスト機器からのコマンドに基づいたデータの記録、再生、消去を行う。コントローラがフラッシュメモリを制御する際に、その内部の物理ブロック単位に１ビットの情報で、消去済みであるか書き込み済みであるかを示す消去済みテーブルを用いる。また、実際にデータの読み書きを行う際は、どの論理ブロックアドレスのデータがフラッシュメモリの、どの物理アドレスに書き込まれているかを示す論物変換テーブルを用いる。
【０００７】
図１０は、フラッシュメモリの内部の構成を示す模式図である。フラッシュメモリは、ＰＢ０〜１０２３の番号が振られた複数の物理ブロック（ここでは、１０２４の物理ブロック）から構成される。物理ブロックはデータの消去を行う単位であり、消去済テーブルや論物変換テーブルは物理ブロック単位でデータの管理を行っている。一つの物理ブロックの容量は１６ｋＢであり、図１０に示すフラッシュメモリの容量は、従って１６ＭＢとなる。
【０００８】
図１１は、フラッシュメモリの内部に複数有する物理ブロックの内部の構成を示す概念図である。物理ブロックは、ページ０〜３１の複数の物理ページ（ここでは、３２ページ）から構成される。物理ページは容量が５１２Ｂでデータを書き込むためのデータ領域と、管理情報を書き込むための１６Ｂの管理領域からなり、合計（５１２＋１６）Ｂの容量を持つ。物理ページはデータの書き込みを行う単位であり、その先頭ページであるページ０の管理領域には、その物理ブロックに書き込まれたデータの論理アドレス情報も同時に書き込まれている。この論理アドレスを基に、メモリーカードへの電源投入後のメモリーカード初期化時間に、上述の消去済テーブルや論物変換テーブルを作成する。
【０００９】
図１２は、フラッシュメモリの物理ブロックの内部のメモリセルの構成を示す回路図である。図に示すように、ＷＬ０〜３１の３２本のワード線と、ＢＬ０〜４２２３の４２２４本のビット線がある。ワード線の番号は物理ブロック内のページ番号に相当し、物理ブロック内のページ０〜３１を表している。ビット線は１ページ内のビット位置を表しており、１ページの容量である４２２４ｂｉｔに相当する。ここで、１ページは、（５１２＋１６）Ｂ＝５２８Ｂ＝５２８×８ｂｉｔ＝４２２４ｂｉｔである。
【００１０】
ワード線とビット線の交点にはそれぞれＭＣ０〜ＭＣ１３５１６７までのメモリセルがつながっており、それぞれのメモリセルは１ビット（０か１か）の情報を記憶できるようになっている。
【００１１】
図１３は、２値メモリにおけるメモリセルに流すことのできる電流量（縦軸）と、その電流量に対応するメモリセル数（横軸）のヒストグラムを表したものである。判定レベルよりもメモリセル電流が大きいところと、判定レベルよりもメモリセル電流が小さいところの２箇所にメモリセルが分布している。消去を行ったメモリセルは、判定レベルよりもメモリセル電流が多く、データ”１”のところに分布し、書き込みを行ったメモリセルは判定レベルよりもメモリセル電流が少なく、データ”０”のところに分布する。２値メモリはこのように２つのいずれかの状態を取ることのできるメモリセルを用いたメモリである。
【００１２】
図１４は、フラッシュメモリ内部の物理ブロックのデータ構成を示す概念図である。ページ０のデータ領域（５１２Ｂ）には５１２Ｂのデータが書き込まれ、管理領域（１６Ｂ）にはデータ領域に書かれたデータの誤り訂正のための６ＢのデータＥＣＣと、物理ブロックに書き込まれたデータの論理アドレスを含む管理情報が書き込まれた１０Ｂの管理情報と、管理領域に書き込まれた管理情報の誤り訂正のための６Ｂの管理ＥＣＣとが書き込まれる。以降、ページ１からページ３１まで同様のデータ構成をとる。電源投入後のメモリーカードの初期化処理において、ページ０の管理領域に含まれた論理アドレス情報を基に論物変換テーブルは作成される。この６ＢのＥＣＣとは、１ビット訂正、２ビット検出の能力を持つＥＣＣで、従来の不揮発性メモリに使用される２値のメモリセルではこの能力のＥＣＣで十分な信頼性が得られることがわかっている。
【００１３】
図９は、電源投入後のメモリーカードの初期化処理における消去済テーブルと論物変換テーブルの作成の流れを示すフローチャートである。
【００１４】
まず、最初にステップ９０１で物理ブロックを０に設定する。次にステップ９０２でフラッシュメモリの設定された物理ブロックの先頭ページの管理領域を読み出す。最初は、物理ブロック０の先頭ページの管理領域を読み出すことになる。次にステップ９０３の判定処理で、読み出した管理領域が消去済であったか、それとも書き込み済みであったかを判定する。消去済であればステップ９０４で消去済テーブルに、今読み出したブロックが消去済ブロックであることを登録する。また書き込み済みであり消去済でなければ、読み出した管理領域の論理アドレスを基にステップ９０５で論物変換テーブルに読出しを行った物理ブロックのアドレスを登録する。次にステップ９０６の判定処理でフラッシュメモリの最終ブロックであるかを判定し、最終ブロック出なければステップ９０７で物理ブロックのアドレスを１つインクリメントしステップ９０２へと戻り、再度、設定された物理ブロックの先頭ページの読出しと消去済テーブルまたは論物変換テーブルに登録を行う。最終的に全ての物理ブロックに対して読出しを行った後、ステップ９０６の判定処理で最終ブロックであることを判定し、初期化処理を終了する。
【００１５】
この初期化処理に要する時間のうち、支配的なのはステップ９０２でのフラッシュメモリに対するページデータ読出し処理である。この時間はフラッシュメモリの読出しビジー時間（例えば、２５μｓ）に、管理情報（１０Ｂ）と管理ＥＣＣ（６Ｂ）の読出し時間を加えた、約３０μｓの時間である。これを物理ブロックの数だけ繰り返すので、初期化処理に必要な時間は、３０μｓ×１０２４ブロック≒３０ｍｓ、となる。
【００１６】
この従来の方法に対して、大容量化のために多値メモリを用いることの課題を図５、図１４を用いて説明する。
【００１７】
図５は、多値メモリとして、４値メモリにおけるメモリセルに流すことのできる電流量（縦軸）と、その電流量に対応するメモリセル数（横軸）のヒストグラムを表したものである。
【００１８】
判定レベルが１〜３までの３つ存在し、判定レベル３よりもメモリセル電流が多いところとは消去を行ったメモリセルのメモリセル電流が分布する領域でデータ”１１”（２進数）を表す。メモリセル電流が判定レベル３よりも少なく判定レベル２よりも多いところはデータ”０１”を表す。メモリセル電流が判定レベル２よりも少なく判定レベル１よりも多いところはデータ”１０”を表す。メモリセル電流が判定レベル１よりも少ないところはデータ”００”を表す。このように多値メモリは、２よりも多い状態を取りうることができるメモリセルを用いたメモリであり、その状態によって１ビットよりも大きな情報量、例えば４つの状態をとりうるときには２ビットの情報量をひとつのメモリセルで記憶することができる。
【００１９】
２値フラッシュメモリと同じメモリセルの数で倍の情報を書き込むことができる多値メモリではあるが、より多くの状態を取りうるがゆえにデータ保持特性が２値メモリに比べて悪いという特徴がある。そのために多値メモリを使用するときには２値メモリのときよりもより訂正能力の高い誤り訂正符号を搭載する必要がある。実際には多値メモリでは、４ビットの訂正能力が必要とされているが４ビットの訂正を行うためには１０Ｂの領域が必要となる。しかし１６Ｂしか管理領域にデータ用誤り訂正符号（データＥＣＣ）と管理情報用誤り訂正符号（管理ＥＣＣ）の２つのＥＣＣ符号を使用することはできない。そこで図１５に示すような構成をとることにより４ビットの訂正を可能にしている。
【００２０】
図１５は、多値メモリを用いた時の物理ブロックのデータ構成を示す概念図である。同図において、１６Ｂの管理領域には、６Ｂの管理情報と１０Ｂのデータ＆管理ＥＣＣを書込む。２値メモリを用いていた従来に比べ、データと管理情報併せて誤り訂正回路を適用することにより４ビットの誤り訂正能力を持っている。
【００２１】
このようなデータ構成をとることにより、多値メモリを使用することができるが、データと管理情報を併せて誤り訂正するために管理情報だけを読み出したいときでもデータ情報も併せて読み出してＥＣＣを確認する必要がある。つまり初期化時に読み出すべきデータの量は１ページのデータ全てである。１ページのデータを読み出すために必要な時間は、多値フラッシュメモリの読出しビジー時間５０μｓに１ページ（５１２＋１６Ｂ）の読出しを加えた約１０５μｓである。従って初期化時間も、１０５μｓ×１０２４ブロック≒１０５ｍｓ、と長くなる。
【特許文献１】特開２００１−６３７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
上記の様に多値メモリセルを用いた不揮発性メモリーカードの電源投入後の初期化処理において、管理領域だけではないデータ領域も併せて読み出してＥＣＣの処理を行うために、例えば１０５ｍｓと長い時間を要するという課題が存在していた。
【００２３】
本発明は、上記従来の問題点を解決するためのもので、電源投入後の初期化処理をより高速に行うことができ、ユーザ利便性の高いセットアップ時間の短い携帯機器を提供する。
【課題を解決するための手段】
【００２４】
上記課題を解決するために本発明は、不揮発性メモリを備える不揮発性記憶装置であって、不揮発性メモリは複数の物理ブロックからなり、物理ブロックは複数の物理ページから構成され独立してデータの消去を行うことができ、物理ページは独立してデータの書き込みを行うことができ、少なくとも第１から第４の４つの領域に区分され、第１の領域には任意のデータが書き込まれ、第２の領域には第１の領域に書き込まれた任意のデータの誤りを訂正するための誤り訂正符号が書き込まれ、第３の領域には第１の領域に書き込まれた任意のデータに関係する管理情報が書き込まれ、第４の領域には第３の領域に書き込まれた管理情報を訂正するための誤り訂正符号が書き込まれることを特徴とするものである。
【００２５】
これにより、第３、第４の領域に書き込まれた管理情報および誤り訂正符号の読み出し時間を短縮するために、第１、第２の領域とは異なった取扱いが可能となる。
【発明の効果】
【００２６】
本発明によれば、不揮発性記憶装置の初期化処理における管理テーブルの作成時間を大幅に短縮することができ、また、本発明による不揮発性記憶装置を用いることにより、セットアップ時間の短い携帯機器を実現することができる、という効果が得られる。
【発明を実施するための最良の形態】
【００２７】
本発明の請求項１に係る発明は、不揮発性メモリを備える不揮発性記憶装置であって、前記不揮発性メモリは複数の物理ブロックからなり、前記物理ブロックは複数の物理ページから構成され独立してデータの消去を行うことができ、前記物理ページは独立してデータの書き込みを行うことができ、少なくとも第１から第４の４つの領域に区分され、前記第１の領域には任意のデータが書き込まれ、前記第２の領域には前記第１の領域に書き込まれた前記任意のデータの誤りを訂正するための誤り訂正符号が書き込まれ、前記第３の領域には前記第１の領域に書き込まれた前記任意のデータに関係する管理情報が書き込まれ、前記第４の領域には前記第３の領域に書き込まれた前記管理情報を訂正するための誤り訂正符号が書き込まれることを特徴とする。
【００２８】
また、請求項２に係る発明は、請求項１記載の発明において、前記第２の領域の誤り訂正符号と、前記第４の領域の誤り訂正符号との誤り訂正能力が異なることを特徴とする。
【００２９】
また、請求項３に係る発明は、請求項１記載の発明において、ひとつの前記物理ブロックに含まれる少なくとも２以上の前記物理ページの前記第３の領域および前記第４の領域には、各々同じ書き込みが行われていることを特徴とする。
【００３０】
また、請求項４に係る発明は、請求項１から３のいずれか記載の発明において、前記不揮発性メモリは、複数の多値メモリセルによって構成され、前記物理ページは、少なくとも３値以上の状態を取って書き込みと消去を行う多値領域と、２値の状態を取って書き込みと消去を行う２値領域との少なくとも２つの領域に区分することを特徴とする。
【００３１】
また、請求項５に係る発明は、請求項４記載の発明において、前記第１、第２の領域を前記多値領域とし、前記第３、第４の領域を前記２値領域とすることを特徴とする。
【００３２】
これらによって、不揮発性記憶装置の初期化処理において、第３、第４の領域に書き込まれた管理情報および誤り訂正符号を読み出し、管理テーブルを作成するので、これら第３、第４の領域を第１、第２の領域とは異なった取扱いが可能となり、管理テーブルの作成等の初期化時間を大幅に短縮することができる。
【００３３】
以下、本発明の実施の形態について、図面を用いて説明する。以下では、多値のフラッシュメモリを使用した、本発明の不揮発性記憶装置としてのメモリーカードと、その電源投入後の初期化処理について説明する。
【００３４】
（実施の形態１）
図１は、本発明の実施の形態１によるメモリーカードの構成を示したブロック図である。
【００３５】
図１において、１０１はメモリーカード、１０２はメモリーカード１０１に対してデータの書き込み、読出しを行うホスト、１０３はメモリーカード内部に搭載されホスト１０２が書き込み、読出しを行うデータが書き込まれているフラッシュメモリ、１０４はメモリーカード内部で消去済テーブル１０５と論物変換テーブル１０６を用いてホスト１０２とのインターフェースとフラッシュメモリ１０３とのインターフェースを行うコントローラである。また、１０５はフラッシュメモリ１０３内部の物理ブロック単位に１ビットの情報で、消去済であるか書込み済みであるかを示す消去済テーブル、１０６はどの論理ブロックアドレスのデータがフラッシュメモリ１０３のどの物理ブロックに書き込まれているかを示す論物変換テーブルである。
【００３６】
図２は、フラッシュメモリ１０３の内部の構成を示す概念図である。同図において、フラッシュメモリ１０３はＰＢ０〜１０２３の番号が振られた複数の物理ブロック（ここでは、１０２４個の物理ブロック）から構成される。物理ブロックはデータの消去を行う単位であり、消去済テーブル１０５や論物変換テーブル１０６は物理ブロック単位でデータの管理を行っている。一つの物理ブロックの容量は３２ｋＢであり、フラッシュメモリ１０３の容量は従って３２ＭＢとなる。
【００３７】
図３は、フラッシュメモリ１０３の物理ブロックの内部の構成を示す概念図である。物理ブロックは、ページ０〜６３の複数の物理ページ（ここでは、６４の物理ページ）から構成される。各物理ページは、容量が５１２Ｂでデータを書き込むためのデータ領域と、管理情報を書き込むための１６Ｂの管理領域からなり、合計（５１２＋１６）Ｂの容量を持つ。物理ページはデータの書き込みを行う単位であり、その先頭ページであるページ０の管理領域には、その物理ブロックに書き込まれたデータの論理アドレス情報も同時に書き込まれている。この論理アドレスを基に、メモリーカード１０１への電源投入後の初期化時間に消去済テーブル１０５や論物変換テーブル１０６を作成する。
【００３８】
図４は、フラッシュメモリ１０３の物理ブロックの内部のメモリセルの構成を示す回路図である。ＷＬ０〜３１の３２本のワード線と、ＢＬ０〜４２２３の４２２４本のビット線がある。１本のワード線は、物理ブロック内の２つのページに相当する。例えばＷＬ０につながるメモリセルは、図内の破線で示されているが、このメモリセルにはページ０とページ１のデータが書き込まれており、３２本のワード線で物理ブロック内のページ０〜６３を表している。ビット線は１ページ内のビット位置を表しており、１ページの容量である４２２４ビットに相当する。ここで、１ページの容量は、（５１２＋１６）Ｂ＝５２８Ｂ＝５２８×８ｂｉｔ＝４２２４ｂｉｔである。
【００３９】
ワード線とビット線の交点にはそれぞれＭＣ０〜ＭＣ１３５１６７までのメモリセルがつながっており、それぞれのメモリセルは、４値メモリセルであり、２ビットの情報を記憶できるようになっている。
【００４０】
図５は、多値メモリにおけるメモリセルに流すことのできる電流量（縦軸）と、その電流量に対応するメモリセル数（横軸）のヒストグラムを表したものである。概要は従来例で説明したが、１本のワード線に相当する物理ページのうち偶数ページに相当するデータが下位ビットに相当し、奇数ページに相当するデータが上位ビットに相当している。
【００４１】
例を挙げて説明すると、消去を行った後のメモリセルは判定レベル３よりもメモリセル電流の多いデータ”１１”のところに分布する。この段階で偶数ページを読み出してもデータは”１”で奇数ページを読み出してもデータは”１”である。
【００４２】
偶数ページにも奇数ページにも書き込みを行わなかったときは、メモリセル電流は判定レベル３よりもメモリセル電流の多いデータ”１１”のところに分布したままであり、この段階で偶数ページを読み出してもデータは”１”で奇数ページを読み出してもデータは”１”である。
【００４３】
次に偶数ページにデータ”０”を書き込むとメモリセル電流は判定レベル２よりも少なく判定レベル１よりも多いデータ”１０”のところに分布する。この段階で偶数ページを読み出したらデータは”０”で奇数ページを読み出したらデータは”１”である。
【００４４】
次に奇数ページにデータ”０”を書き込むとメモリセル電流は判定レベル１よりも少ないデータ”００”のところに分布する。この段階で偶数ページを読み出したらデータは”０”で奇数ページを読み出してもデータは”０”である。
【００４５】
一方、データ“１１”の状態から、偶数ページにデータ”０”を書き込まずに奇数ページにデータ”０”を書き込むとメモリセル電流は判定レベル３よりも少なく判定レベル２よりも多いデータ”０１”のところに分布する。この段階で偶数ページを読み出したらデータは”１”で奇数ページを読み出してもデータは”０”である。
【００４６】
従来例での課題でも述べたように多値メモリの課題は、２値メモリに比べてデータ保持特性が悪いということである。図６に示すように、４つのメモリセル電流のとりうる状態から、判定レベルを越えてそれぞれ隣接する状態へと変化してしまう可能性があり、その際のビット誤りを訂正するために１ページ（約５１２Ｂ）単位で４ビットの訂正能力をもつ訂正符号を適用する必要がある。
【００４７】
しかし、図７に示す斜線部にのみメモリセル電流の状態を分布させる、つまり、ひとつのメモリセルに１ビットの情報を持たせるように（２値メモリセルのように）使用することにより、普通に多値メモリを使用したときに比べて非常に良好なデータ保持特性が得られる。
【００４８】
偶数ページと奇数ページに同じデータを書き込むことにより、双方のページにデータ”１”を書き込んでメモリセル電流の状態を判定レベル３よりも多い状態か、双方のページにデータ”１”を書き込んでメモリセル電流の状態を判定レベル１よりも少ない状態にする、そしてデータの読出しは偶数ページのみで行う。そうすることによりメモリセル電流の状態が判定レベルを越えて隣接する分布領域へと変化したとしても書き込みを行った１ビットの情報を正しく読み出すことができる。
【００４９】
図８は、本実施の形態によるフラッシュメモリ１０３の物理ブロックのデータ構成を示す概念図である。同図において、ページ０のデータ領域（５１２Ｂ）には５１２Ｂのデータが書き込まれ、管理領域（１６Ｂ）にはデータ領域に書かれたデータの４ビットまでの誤り訂正のための１０ＢのデータＥＣＣ（データ用誤り訂正符号）と、物理ブロックに書き込まれたデータの論理アドレスを含む管理情報が書き込まれた３Ｂの管理情報と、管理領域に書き込まれた管理情報の１ビットの誤り訂正のための３Ｂの管理ＥＣＣ（管理情報用誤り訂正符号）とが書き込まれる。
【００５０】
ページ１のデータ（５１２Ｂ）とデータＥＣＣ（１０Ｂ）は、ページ０のデータとデータＥＣＣとは異なるデータを書き込み、管理情報（３Ｂ）と管理ＥＣＣ（３Ｂ）は、ページ０と全く同じ情報を書き込む。以降、順次データ（５１２Ｂ）とデータＥＣＣ（１０Ｂ）はページ毎にユニークな情報を書き込み、管理情報（３Ｂ）と管理ＥＣＣ（３Ｂ）は２ページ単位で全く同一の情報を書き込む。
【００５１】
書き込まれるデータ（５１２Ｂ）とデータＥＣＣ（１０Ｂ）は４ビットまでの訂正能力を持つ誤り訂正符号を記録できるので多値メモリを多値メモリとして使用してデータの信頼性も十分保て、またページ毎にユニークな情報を記録できる。一方管理情報（３Ｂ）と管理ＥＣＣ（３Ｂ）は１ビットまでの訂正能力しか持たないので、多値メモリを２値メモリとして使用している。つまり偶数ページと奇数ページには全く同じ情報が書き込まれ、かつ読出しを行うのは偶数ページのみである。
【００５２】
同じ書き込み単位であるひとつの物理ページ内においても、このように書き込むデータに併せて適切な訂正符号を付加する、つまり多値メモリを多値として使用する領域と２値として使用する領域に分けてデータを書き込むことにより、多値メモリを使用するにもかかわらず、物理ブロックの先頭ページの管理領域のみを読み出して正しい論理アドレスを得ることができる。
【００５３】
図８に示すデータ構成を持った物理ブロックに対して、図９のフローチャートに従い電源投入後のメモリーカード１０１の初期化処理における消去済テーブル１０５と論物変換テーブル１０６の作成を行う。初期化処理の流れの詳細は、従来例で示したものと同じであるので、ここでは省略する。
【００５４】
物理ブロック毎の初期化に要する時間は、例えば、多値フラッシュメモリの読出しビジー時間５０μｓに、管理情報（３Ｂ）と管理ＥＣＣ（３Ｂ）の読出し時間を加えた、約５５μｓの時間である。これを物理ブロックの数だけ繰り返すので、フラッシュメモリにおける初期化処理に必要な時間は、５５μｓ×１０２４ブロック≒５５ｍｓ、となる。これは、従来の１０５ｍｓに比べて、ほぼ半減している。
【００５５】
以上のように本実施の形態によれば、物理ブロックの各ページを、データを記憶する第１の領域と、データＥＣＣを記憶する第２の領域と、管理情報を記憶する第３の領域と、管理ＥＣＣを記憶する第４の領域とに区分し、管理情報および管理ＥＣＣを記憶する第３、第４の領域を２値メモリセルとして使用することで、初期化処理の際にこれらのデータを読み出す時間を短縮することができ、その結果、メモリーカードへの電源投入後の初期化時間を短縮することができる。
【００５６】
なお、本実施の形態において、図８に示すように書き込み単位である物理ページを４つの領域に区分して、２つの誤り訂正符号を書き込む構成としたが、データの信頼性や構成に応じて、それ以上、例えば６つの領域に区分して、３つの誤り訂正符号を書き込む構成としてもかまわない。
【産業上の利用可能性】
【００５７】
本発明にかかる不揮発性記憶装置は、不揮発性記憶装置の初期化処理における管理テーブルの作成時間を大幅に短縮することができるという特有の効果を有し、不揮発性半導体メモリを使用した記憶媒体やメモリーカード、またこれを用いた機器等として有用である。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態によるメモリーカードの構成とホスト機器との接続関係を示すブロック図
【図２】同メモリーカードにおけるフラッシュメモリの内部の構成を示す概念図
【図３】同メモリーカードにおけるフラッシュメモリの物理ブロック内部の構成を示す概念図
【図４】同メモリーカードにおけるフラッシュメモリの内部のメモリセルの構成を示す回路図
【図５】同メモリーカードにおけるフラッシュメモリ（４値）におけるメモリセル電流とメモリセル数の分布を示すヒストグラムを示す図
【図６】同メモリーカードにおけるフラッシュメモリ（４値）におけるメモリセル電流とメモリセル数の分布を示すヒストグラムを示す図
【図７】同メモリーカードにおけるフラッシュメモリ（４値）におけるメモリセル電流とメモリセル数の分布を示すヒストグラムを示す図
【図８】同メモリーカードにおけるフラッシュメモリのデータ構成を示す概念図
【図９】従来のメモリーカードにおける初期化処理におけるテーブル作成の流れを示すフローチャート
【図１０】従来のフラッシュメモリ内部の構成を示すブロック概念図
【図１１】従来のフラッシュメモリの物理ブロック内部の構成を示す概念図
【図１２】従来のフラッシュメモリの内部のメモリセルの構成を示す回路図
【図１３】従来のフラッシュメモリ（２値）におけるメモリセル電流とメモリセル数の分布を示すヒストグラムを示す図
【図１４】従来のフラッシュメモリ（２値）を用いる場合のデータ構成を示す概念図
【図１５】従来のフラッシュメモリ（多値）を用いる場合のデータ構成を示す概念図
【符号の説明】
【００５９】
１０１    メモリーカード
１０２    ホスト
１０３    フラッシュメモリ
１０４    コントローラ
１０５    消去済テーブル
１０６    論物変換テーブル
【図１】
2005267676.tif 000003
【図２】
2005267676.tif 000004
【図３】
2005267676.tif 000005
【図４】
2005267676.tif 000006
【図５】
2005267676.tif 000007
【図６】
2005267676.tif 000008
【図７】
2005267676.tif 000009
【図８】
2005267676.tif 000010
【図９】
2005267676.tif 000011
【図１０】
2005267676.tif 000012
【図１１】
2005267676.tif 000013
【図１２】
2005267676.tif 000014
【図１３】
2005267676.tif 000015
【図１４】
2005267676.tif 000016
【図１５】
2005267676.tif 000017