(57)【要約】【課題】  半導体装置の不良発生時の原因究明および対策の迅速化が図れる半導体装置の製造出荷方法を提供する。【解決手段】  電気特性試験工程１２で各半導体素子２の電気特性を測定し、この電気特性値を半導体ウェーハ１の番地と関連付けて記憶させる。また、ダイシング工程１３、チップボンディング工程１４、ワイヤボンディング工程１５、樹脂モールディング工程１６、リードフレーム切断工程１７を経て半導体装置８を製造し、電気特性試験工程１８で半導体装置８の電気特性を測定し、その電気特性試験結果または保管２０後、出荷２２前の電気特性試験工程２１での電気特性試験結果により半導体装置８を出荷先別に仕分ける。電気特性試験工程１８または２１において、出荷先別に半導体装置８の電気特性を半導体ウェーハ１での番地と関連付けて記憶装置２４に記憶させる。【選択図】      図１
2005214737.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェーハに多数の半導体素子を形成する半導体素子形成工程、これら多数の半導体素子の電気特性を測定する電気特性試験工程、半導体ウェーハから各半導体素子に分割して多数の半導体チップを製造するダイシング工程、多数の半導体チップから良品の半導体チップを選別してリードフレームにボンディングするチップボンディング工程、半導体チップとリードをワイヤでボンディングするワイヤボンディング工程、半導体チップおよびワイヤを樹脂でモールドする樹脂モールディング工程、リードフレームを切断して半導体装置を製造するリードフレーム切断工程、半導体装置の電気特性試験工程、捺印工程を経て出荷する半導体装置の製造出荷方法において、
前記半導体ウェーハ内での半導体素子の位置に応じて固有の番地を設定し、前記半導体装置の電気特性試験工程において、それぞれの半導体装置の電気特性値を前記番地と関連付けて記憶させる工程を備えることを特徴とする半導体装置の製造出荷方法。
【請求項２】
前記電気特性値を前記番地と関連付けて記憶させる工程が、リードフレーム切断工程後の半導体装置の電気特性試験工程であることを特徴とする請求項１に記載の半導体装置の製造出荷方法。
【請求項３】
前記電気特性値を前記番地と関連付けて記憶させる工程が、半導体装置を保管後、出荷前の電気特性試験工程であることを特徴とする請求項１に記載の半導体装置の製造出荷方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造出荷方法に関し、詳しくは、半導体ウェーハに多数の半導体素子を形成し、この半導体ウェーハから多数の半導体素子を分割した半導体チップの内、良品の半導体チップをチップボンディング工程、ワイヤボンディング工程、樹脂モールディング工程、リードフレーム切断工程を経て半導体装置を製造し、電気特性試験工程を経て出荷するようにした半導体装置の製造出荷方法に関するものである。
【背景技術】
【０００２】
一般に、半導体装置を製造する場合、図２−１〜図２−７および図３に示すように、半導体ウェーハ１に酸化、露光、エッチング、拡散、押込み等の周知の諸工程（前工程）を経て多数の半導体素子２を形成する半導体素子形成工程１１と、各半導体素子２の電気特性試験工程１２と（図２−１）、半導体ウェーハ１を個々の半導体素子２，２…に切断して多数の半導体チップ３，３…を製造するダイシング工程１３と（図２−２）、多数の半導体チップ３，３…の中から良品の半導体チップ３のみをピックアップして、リードフレーム４のボンディング領域４ａにボンディングするチップボンディング工程１４と（図２−３）、半導体チップ３の電極とリードフレーム４のリード４ｂ，４ｃ間をワイヤ５でボンディングするワイヤボンディング工程１５（図２−４）、半導体チップ３およびワイヤ５部分を樹脂６でモールディングする樹脂モールディング工程１６と（図２−５）、リードフレーム４を所定位置７，７から切断分離して、端子８ａ，８ｂ，８ｃを有する樹脂モールド型半導体装置８を製造するリードフレーム切断工程１７と（図２−６）、各半導体装置８の電気特性を試験するとともにその電気特性値によって仕分けする電気特性試験工程１８、仕分けされた樹脂モールド型半導体装置８に商標・品名などのマーク９を形成する捺印工程１９（図２−６）を経て在庫保管２０後、出荷前に再度電気特性試験工程２１を経て出荷２２するか、在庫保管しない場合は、捺印工程１９後直ちに出荷２２することは公知である。
【０００３】
ところで、前記チップボンディング工程１４（図２−３）においては、多数の半導体チップ３の内、良品の半導体チップ３のみをピックアップしてリードフレーム４にボンディングしているが、良品の半導体チップ３をピックアップする方法として、次の２つの方法がある。第１の方法は、電気特性試験工程１２において、不良と判定された半導体素子２に可視的な不良マークを付す不良マーキング工程２３を設けて、チップボンディング工程１４において半導体チップ３をピックアップする際に、ＣＣＤカメラなどによって不良マークが付された半導体チップ３をスキップしてピックアップする方法である。第２の方法は、電気特性試験工程１２において、不良または良品と判定された半導体素子２の半導体ウェーハ１での番地を記憶装置２４に記憶させておき、チップボンディング工程１４において、記憶装置２４の記憶に基づいて、良品の半導体チップ３のみをピックアップしてチップボンディングする方法である。
【０００４】
上記第２の方法のように、半導体チップ３の良品・不良品の別を半導体ウェーハ１の番地と関連付けて記憶装置２４に記憶させることは従来から行われているが、それは専ら半導体ウェーハ１から分離した半導体チップ３の内、良品の半導体チップ３のみを選別してチップボンディングするためであり、良品の半導体チップ３を記憶装置２４に記憶された半導体ウェーハ１での番地および電気特性試験結果の良否に基づいてピックアップしてチップボンディングした後は、半導体チップ３を特に半導体ウェーハ１の番地と関連付けることなく、以降の工程に流している（例えば、特許文献１参照。）。
【０００５】
【特許文献１】特開２００２−２６０４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、半導体ウェーハ１の状態で電気特性が良品の半導体素子２であっても、以降のダイシング工程１３で割れや欠けなどによって不良品になる半導体チップ３があるし、あるいは半導体チップ３としては良品であっても、以降のチップボンディング工程１４、ワイヤボンディング工程１５、樹脂モールディング工程１６、リードフレーム切断工程１７などにおいて不良品になる半導体装置８がある。これらの不良品となった半導体装置８は、半導体装置８の電気特性試験工程１８や、保管２１後における出荷前の電気特性試験工程２２などにおいて選別除去されるが、不良品の半導体装置８の発生状態を、半導体ウェーハ１の状態での番地に関連付けることは従来行なわれていなかった。
【０００７】
そのため、例えば、各種電気特性に関して、出荷先からクレームやコンプレインがあっても、その原因究明および対策立案が遅れて、品質改善が進まないことがあり、出荷先の信用を失う恐れがあった。
【０００８】
そこで、本発明は、チップボンディング工程、ワイヤボンディング工程、樹脂モールディング工程、リードフレーム切断工程などの後工程における半導体装置の電気特性値や不良発生状態を、半導体ウェーハでの番地と関連付けて分析できるようにして、不良の原因究明および対策立案の迅速化を図ることが可能な半導体装置の製造出荷方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明は、半導体ウェーハに多数の半導体素子を形成する半導体素子形成工程、これら多数の半導体素子の電気特性を測定する電気特性試験工程、半導体ウェーハから各半導体素子に分割して多数の半導体チップを製造するダイシング工程、多数の半導体チップから良品の半導体チップを選別してリードフレームにボンディングするチップボンディング工程、半導体チップとリードをワイヤでボンディングするワイヤボンディング工程、半導体チップおよびワイヤを樹脂でモールドする樹脂モールディング工程、リードフレームを切断して半導体装置を製造するリードフレーム切断工程、半導体装置の電気特性試験工程、捺印工程を経て出荷する半導体装置の製造・出荷方法において、前記半導体ウェーハ内での半導体素子の位置に応じて固有の番地を設定し、前記半導体装置の電気特性試験工程において、それぞれの半導体装置の電気特性値を前記番地と関連付けて記憶させる工程を備えることを特徴とするものである（請求項１）。
【００１０】
なお、上記のリードフレーム切断工程、電気特性試験工程、捺印工程は、捺印工程、リードフレーム切断工程、電気特性試験工程の順序であってもよいし、リードフレーム切断工程、捺印工程、電気特性試験工程の順序であってもよい。
【００１１】
また、本発明は、前記電気特性値を前記番地と関連付けて記憶させる工程が、リードフレーム切断工程後の半導体装置の電気特性試験工程であることを特徴とするものである（請求項２）。
【００１２】
また、本発明は、前記電気特性値を前記番地と関連付けて記憶させる工程が、半導体装置を保管後、出荷前の電気特性試験工程であることを特徴とするものである（請求項３）。
【発明の効果】
【００１３】
本発明は、半導体ウェーハ内での半導体素子の位置に応じて固有の番地を設定し、半導体ウェーハ内での半導体素子の電気特性検査後における半導体装置の電気特性試験工程において、それぞれの電気特性値を前記番地と関連付けて記憶させるので、各半導体装置の電気特性値の半導体ウェーハ上での分布が分かるため、例えば、耐電圧試験での不良品の発生モードを半導体ウェーハでの番地と対応させて分析することができる。そのため、常に同様の不良が半導体ウェーハのどの番地から発生しているか把握することができ、早期にその耐圧不良原因を究明し、耐圧不良対策を実施することができる。
【００１４】
また、前記電気特性値を前記番地と関連付けて記憶させる工程が、リードフレーム切断工程後の電気特性試験工程であると、半導体装置の不良発生モードを、半導体ウェーハでの番地と対応させて分析することができる。そのため、常に同様の不良が半導体ウェーハのどの番地から発生しているか把握することができ、早期にその不良原因を究明し、不良対策法を実施することができる。また、不良発生モードが半導体ウェーハでの番地との対応が不明確な場合は、ワイヤボンディング工程〜リードフレーム切断工程、例えば、樹脂モールディング工程における成形型の不良などとの関連を究明することができる。
【００１５】
また、前記電気特性値を前記番地と関連付けて記憶させる工程が、保管後における出荷前の電気特性試験工程であると、出荷先からのクレームあるいはコンプレインを、半導体ウェーハでの番地と対応させて究明することができ、早期にその不良原因を究明し、不良対策法を実施することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態における半導体装置の製造出荷方法について、図１および図２−１から図２−７を参照して説明する。
【００１７】
図１は本発明の半導体装置の製造出荷方法に係る概略フロー図を示している。すなわち、図１に示すように、半導体ウェーハ１に、半導体素子形成工程１１により多数の半導体素子２，２，…を形成するが（図２−１）、各半導体素子２，２…にそれぞれＸ方向の何番目、Ｙ方向の何番目のような番地（ｘ1ｙ1，ｘ1ｙ2，…，ｘ2ｙ1，ｘ2ｙ2，…，ｘnｙn、…など）を付与する。次に、各半導体素子２，２…の電気特性試験工程１２を経て、各半導体素子２，２，…の良否を、前記番地と関連付けて記憶媒体２４に記憶させる。
【００１８】
次に、半導体ウェーハ１を各半導体素子２，２，…ごとに分割するダイシング工程１３（図２−２）を経て、多数の半導体チップ３，３，…を製造し、前記記憶装置２４の記憶に基づいて各半導体チップ３，３，…の内、良品の半導体チップ３のみを選別してリードフレーム４にチップボンディングするチップボンディング工程１４（図２−３）を実施する。上記半導体素子形成工程１１からチップボンディング工程１４までの工程は、従来の記憶装置２４を用いる半導体装置の製造方法と特に変わるものではない。
【００１９】
本発明では、半導体チップ３，３，…をリードフレーム４にチップボンディングするチップボンディング工程１４の後、半導体チップ３の電極とリードフレーム４のリード４ｂ，４ｃとをワイヤ５でボンディングするワイヤボンディング工程１５（図２−４）、半導体チップ３とワイヤ５をモールド樹脂６でモールディングする樹脂モールディング工程１６（図２−５）、リードフレーム４を切断位置7から切断するリードフレーム切断工程１７を経て、端子８ａ，８ｂ，８ｃを有する樹脂モールド型半導体装置８（図２−６）を製造した後、電気特性試験工程１８での電気特性を半導体ウェーハ１での番地と関連付けて記憶装置２４に記憶させる。そのためには、リードフレーム４にチップボンディングされた各半導体チップ３に半導体ウェーハ１での番地が記憶されていることが必要である。
【００２０】
また、本発明においては、樹脂モールド型半導体装置８を電気特性試験工程１８で測定された電気特性値によって仕分けし、樹脂モールド型半導体装置８に商標・品名などのマーク９を形成する捺印工程１９（図２−７）を経て、所定期間在庫保管２０後出荷する場合は、出荷２０前に再度半導体装置８の電気特性試験工程２１を経て、電気特性値別に仕分けして出荷２２する。この場合、出荷先ごとに、半導体ウェーハ１でのどの番地の樹脂モールド型半導体装置８が出荷されたかを、記憶装置２４または記憶装置２４とは別の記憶装置に記憶させておく。なお、捺印工程１９を経て直ちに出荷２２する場合は、電気特性試験工程１８での電気特性試験結果を出荷先ごとに、半導体ウェーハ１でのどの番地に対応する樹脂モールド型半導体装置８が出荷されたかを記憶装置２４または記憶装置２４とは別の記憶装置に記憶させておく。
【００２１】
以上のような半導体装置の製造出荷方法によれば、チップボンディング工程１４後の樹脂モールド型半導体装置８における電気特性不良の発生モードを半導体ウェーハ１での番地と関連付けて究明できるので、出荷前に不良発生原因が短時間で究明でき、また、その対策を短時間で実施することができる。
【００２２】
また、電気特性試験工程１８，２１での測定結果に基づいて、仕分けて出荷する場合に、出荷先ごとの樹脂モールド型半導体装置８を半導体ウェーハ１での番地と関連付けさせることによって、万一、出荷先からクレームやコンプレインがあった場合に、迅速に原因を究明して、その対策を実施することができるため、出荷先の信頼を失うことがない。
【００２３】
なお、上記実施形態においては、端子８ａ，８ｂ，８ｃを有する３端子型の樹脂モールド半導体装置８について説明したが、本発明はこの実施形態に限定されるものではなく、２端子型または４端子以上の個別半導体装置または半導体集積回路装置などの各種の半導体装置において、同様に実施出来るものである。また、単一の半導体チップ３をチップボンディングする場合のみならず、複数の半導体チップ３をチップボンディングする場合にも適用できる。さらに、複数の半導体チップ３を平面的にチップボンディングする場合のみならず、複数の半導体チップ３を積層するスタック型半導体装置にも適用することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態における半導体装置の製造出荷方法におけるフロー図である。
【図２−１】従来および本発明の半導体装置の製造出荷方法における半導体ウェーハの斜視図である。
【図２−２】従来および本発明の半導体装置の製造出荷方法における半導体チップの斜視図である。
【図２−３】従来および本発明の半導体装置の製造出荷方法における半導体チップボンディング後のリードフレームの平面図である。
【図２−４】従来および本発明の半導体装置の製造出荷方法における半導体チップへのワイヤボンディング後のリードフレームの平面図である。
【図２−５】従来および本発明の半導体装置の製造出荷方法における樹脂モールド後のリードフレームの平面図である。
【図２−６】従来および本発明の半導体装置の製造出荷方法におけるリードフレームから切断後の樹脂モールド型半導体装置の拡大平面図である。
【図２−７】従来および本発明の半導体装置の製造出荷方法における捺印後の樹脂モールド型半導体装置の拡大平面図である。
【図３】従来の半導体装置の製造出荷方法におけるフロー図である。
【符号の説明】
【００２５】
１  半導体ウェーハ
２  半導体素子
３  半導体チップ
４  リードフレーム
５  ワイヤ
６  モールド樹脂
７  リードフレーム切断位置
８  樹脂モールド半導体装置
１１  半導体素子形成工程
１２  電気特性試験工程
１３  ダイシング工程
１４  チップボンディング工程
１５  ワイヤボンディング工程
１６  樹脂モールディング工程
１７  リードフレーム切断工程
１８，２１  電気特性試験工程
１９  捺印工程
２０  保管
２２  出荷
２４  記憶装置
【図１】
2005214737.tif 000003
【図２−１】
2005214737.tif 000004
【図２−２】
2005214737.tif 000005
【図２−３】
2005214737.tif 000006
【図２−４】
2005214737.tif 000007
【図２−５】
2005214737.tif 000008
【図２−６】
2005214737.tif 000009
【図２−７】
2005214737.tif 000010
【図３】
2005214737.tif 000011