(57)【要約】【課題】  暗電流を減少させるためのイメージセンサー及びその製造方法を提供する。【解決手段】  第１導電型の基板領域と、基板に位置した第２導電型のフォトダイオード領域と、フォトダイオード領域上で、基板の表面に位置した第１導電型のＨＡＤ領域と、ＨＡＤ領域に隣接して基板の表面上に位置したトランスファゲートとを含むイメージセンサーである。イメージセンサーは、基板で、トランスファゲートの下にアラインされている第１導電型の第１チャンネル領域と、基板で、トランスファゲートと第１チャンネル領域との間に位置した第２導電型の第２チャンネル領域と、基板に位置し、第２チャンネル領域に電気的に接しているフローティング拡散領域とを更に含むイメージセンサーである。【選択図】  図３
2005347759.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の基板と、
前記基板に位置した第２導電型のフォトダイオード領域と、
前記フォトダイオード領域上で、前記基板の表面に位置した前記第１導電型のＨＡＤ領域と、
前記ＨＡＤ領域に隣接して前記基板の表面上に位置したトランスファゲートと、
前記基板で、前記トランスファゲートの下にアラインされている前記第１導電型の第１チャンネル領域と、
前記基板で、前記トランスファゲートと前記第１チャンネル領域との間に位置した前記第２導電型の第２チャンネル領域と、
前記基板に位置し、前記第２チャンネル領域に電気的に接しているフローティング拡散領域と、を含むことを特徴とするイメージセンサー。
【請求項２】
前記フローティング拡散領域は、前記第２チャンネル領域の不純物濃度より濃い不純物濃度を有することを特徴とする請求項１に記載のイメージセンサー。
【請求項３】
前記第１チャンネル領域の不純物濃度は、前記基板の不純物濃度より濃いことを特徴とする請求項１に記載のイメージセンサー。
【請求項４】
前記ＨＡＤ領域の不純物濃度は、前記基板の不純物濃度より更に濃いことを特徴とする請求項１に記載のイメージセンサー。
【請求項５】
前記第２チャンネル領域は、前記ＨＡＤ領域及び前記第１チャンネル領域により前記フォトダイオードと隔離されていることを特徴とする請求項１に記載のイメージセンサー。
【請求項６】
前記第２チャンネル領域のイオン注入の深さは、前記フローティング拡散領域のイオン注入の深さより浅いことを特徴とする請求項２に記載のイメージセンサー。
【請求項７】
前記第２チャンネル領域のイオン注入の深さは、前記ＨＡＤ領域のイオン注入の深さより浅いことを特徴とする請求項１に記載のイメージセンサー。
【請求項８】
前記第１チャンネル領域のイオン注入の深さは、前記フォトダイオード領域のイオン注入の深さより浅いことを特徴とする請求項１に記載のイメージセンサー。
【請求項９】
前記第２チャンネル領域のイオン注入の深さは、前記フローティング拡散領域のイオン注入の深さより浅く、前記第２チャンネル領域のイオン注入の深さは、前記ＨＡＤ領域のイオン注入の深さより浅く、前記第１チャンネル領域のイオン注入の深さは、前記フォトダイオード領域のイオン注入の深さより浅いことを特徴とする請求項２に記載のイメージセンサー。
【請求項１０】
前記トランスファゲートは、前記フォトダイオード領域と部分的に重畳されることを特徴とする請求項１に記載のイメージセンサー。
【請求項１１】
前記トランスファゲートは、前記ＨＡＤ領域と部分的に重畳され、前記ＨＡＤ領域の前記トランスファゲートにより重畳される程度は、前記フォトダイオード領域の前記トランスファゲートにより重畳される程度より更に小さいことを特徴とする請求項１０に記載のイメージセンサー。
【請求項１２】
前記第１チャンネル領域は、前記ＨＡＤ領域及び前記フォトダイオード領域と接することを特徴とする請求項１に記載のイメージセンサー。
【請求項１３】
前記フローティング拡散領域に隣接して前記基板の表面上に位置したリセットゲートと、
前記フローティング拡散領域の反対側で前記リセットゲートに隣接して前記基板の表面に位置したドレイン領域と、を更に含むことを特徴とする請求項１に記載のイメージセンサー。
【請求項１４】
前記第１導電型はＰ導電型であり、前記第２導電型はＮ導電型であることを特徴とする請求項１に記載のイメージセンサー。
【請求項１５】
前記第１導電型はＮ導電型であり、前記第２導電型はＰ導電型であることを特徴とする請求項１に記載のイメージセンサー。
【請求項１６】
能動ピクセルアレイと、前記能動ピクセルアレイに連結されたＣＭＯＳ制御回路を備え、前記能動ピクセルアレイは、ピクセルマトリックスを備え、
前記各ピクセルは、
第１導電型の基板と、
前記基板に位置した第２導電型のフォトダイオード領域と、
前記フォトダイオード領域上で前記基板の表面に位置した前記第１導電型のＨＡＤ領域と、
前記ＨＡＤ領域に隣接して前記基板の表面上に位置したトランスファゲートと、
前記基板で、前記トランスファゲートの下にアラインされている前記第１導電型の第１チャンネル領域と、
前記基板で、前記トランスファゲートと前記第１チャンネル領域との間に位置した前記第２導電型の第２チャンネル領域と、
前記基板に位置し、前記第２チャンネル領域に電気的に接しているフローティング拡散領域と、を含むことを特徴とするイメージセンサー。       
【請求項１７】
前記ピクセルは、それぞれ
前記フローティング拡散領域に隣接して前記基板の表面上に位置したリセットゲートと、
前記フローティング拡散領域の反対側で前記リセットゲートに隣接して前記基板の表面に位置したドレイン領域と、を更に含むことを特徴とする請求項１６に記載のイメージセンサー。
【請求項１８】
前記ピクセルは、それぞれ
前記フローティング拡散領域に電気的に連結されたゲート、電源電圧に電気的に連結されたドレイン及びソースを有する増幅トランジスタと、
前記ＣＭＯＳ回路に電気的に連結されたゲート、前記増幅トランジスタのソースに電気的に連結されたドレイン、及び前記ピクセルアレイの出力ラインに電気的に連結されたソースを有する選択トランジスタと、を更に備えることを特徴とする請求項１７に記載のイメージセンサー。
【請求項１９】
前記フローティング拡散領域は、前記第２チャンネル領域より更に濃い不純物濃度を有し、前記第１チャンネル領域の不純物濃度は、前記基板の不純物濃度より更に濃く、前記ＨＡＤ領域の不純物濃度は、前記基板の不純物濃度より更に濃いことを特徴とする請求項１６に記載のイメージセンサー。
【請求項２０】
前記第２チャンネル領域は、前記ＨＡＤ領域及び第１チャンネル領域により前記フォトダイオードと隔離されていることを特徴とする請求項１６に記載のイメージセンサー。
【請求項２１】
前記第２チャンネル領域のイオン注入の深さは、前記フローティング拡散領域のイオン注入の深さより浅く、前記第２チャンネル領域のイオン注入の深さは、前記ＨＡＤ領域のイオン注入の深さより浅く、前記第１チャンネル領域のイオン注入の深さは、前記フォトダイオード領域のイオン注入の深さより浅いことを特徴とする請求項１６に記載のイメージセンサー。
【請求項２２】
前記トランスファゲートは、前記フォトダイオード領域と部分的に重畳されることを特徴とする請求項１６に記載のイメージセンサー。
【請求項２３】
前記トランスファゲートは、前記ＨＡＤ領域と部分的に重畳され、前記ＨＡＤ領域の前記トランスファゲートにより重畳される程度は、前記フォトダイオード領域の前記トランスファゲートにより重畳される程度より更に小さいことを特徴とする請求項２２に記載のイメージセンサー。
【請求項２４】
前記第１チャンネル領域は、前記ＨＡＤ領域及び前記フォトダイオード領域と接することを特徴とする請求項１６に記載のイメージセンサー。
【請求項２５】
前記第１導電型はＰ導電型であり、前記第２導電型はＮ導電型であることを特徴とする請求項１６に記載のイメージセンサー。
【請求項２６】
前記第１導電型はＮ導電型であり、前記第２導電型はＰ導電型であることを特徴とする請求項１６に記載のイメージセンサー。
【請求項２７】
第１導電型の基板と、
前記基板に位置した第２導電型のフォトダイオード領域と、
前記フォトダイオード領域上で前記基板の表面に位置したＨＡＤ領域と、
前記ＨＡＤ領域に隣接して前記基板の表面上に位置したトランスファゲートと、
前記基板で、前記トランスファゲートの下に位置した前記第１導電型の第１チャンネル領域と、
前記基板で、前記トランスファゲートと前記第１チャンネル領域との間に位置した前記第２導電型の第２チャンネル領域と、
前記基板に位置し、前記第２チャンネル領域に電気的に接しているＢＣＣＤ領域と、を含むことを特徴とするイメージセンサー。       
【請求項２８】
前記ＢＣＣＤ領域は、前記第２チャンネル領域の不純物濃度より濃い不純物濃度を有することを特徴とする請求項２７に記載のイメージセンサー。
【請求項２９】
前記第１チャンネル領域の不純物濃度は、前記基板の不純物濃度より薄いことを特徴とする請求項２７に記載のイメージセンサー。
【請求項３０】
前記ＨＡＤ領域の不純物濃度は、前記基板の不純物濃度より更に濃いことを特徴とする請求項２７に記載のイメージセンサー。
【請求項３１】
前記第２チャンネル領域は、前記ＨＡＤ領域及び前記第１チャンネル領域により前記フォトダイオードと隔離されていることを特徴とする請求項２７に記載のイメージセンサー。
【請求項３２】
前記第２チャンネル領域のイオン注入の深さは、前記ＢＣＣＤ領域のイオン注入の深さより浅いことを特徴とする請求項２７に記載のイメージセンサー。
【請求項３３】
前記第２チャンネル領域のイオン注入の深さは、前記ＨＡＤ領域のイオン注入の深さより浅いことを特徴とする請求項２７に記載のイメージセンサー。
【請求項３４】
前記第１チャンネル領域のイオン注入の深さは、前記フォトダイオード領域のイオン注入の深さより浅いことを特徴とする請求項２７に記載のイメージセンサー。
【請求項３５】
前記第２チャンネル領域のイオン注入の深さは、前記ＢＣＣＤ領域のイオン注入の深さより浅く、前記第２チャンネル領域のイオン注入の深さは、前記ＨＡＤ領域のイオン注入の深さより浅く、前記第１チャンネル領域のイオン注入の深さは、前記フォトダイオード領域のイオン注入の深さより浅いことを特徴とする請求項２７に記載のイメージセンサー。
【請求項３６】
前記第１チャンネル領域は、前記ＨＡＤ領域及び前記フォトダイオード領域と接することを特徴とする請求項２７に記載のイメージセンサー。
【請求項３７】
前記第１導電型はＰ導電型であり、前記第２導電型はＮ導電型であることを特徴とする請求項２７に記載のイメージセンサー。
【請求項３８】
前記第１導電型はＮ導電型であり、前記第２導電型はＰ導電型であることを特徴とする請求項２７に記載のイメージセンサー。
【請求項３９】
ＣＣＤに動作的に連結されている複数のピクセルを含み、
前記各ピクセルは、
第１導電型の基板と、
前記基板に位置した第２導電型のフォトダイオード領域と、
前記フォトダイオード領域上で前記基板の表面に位置したＨＡＤ領域と、
前記ＨＡＤ領域に隣接して前記基板の表面上に位置したトランスファゲートと、
前記基板で、前記トランスファゲートの下にアラインされている前記第１導電型の第１チャンネル領域と、
前記基板の表面で、前記トランスファゲートと前記第１チャンネル領域との間に位置した前記第２導電型の第２チャンネル領域と、
前記基板に位置し、前記第２チャンネル領域に電気的に接しているＢＣＣＤ領域と、を含むことを特徴とするイメージセンサー。       
【請求項４０】
前記ＢＣＣＤ領域の不純物濃度は、前記第２チャンネル領域の不純物濃度より更に濃いことを特徴とする請求項３９に記載のイメージセンサー。
【請求項４１】
前記第１チャンネル領域の不純物濃度は、前記基板の不純物濃度より更に濃く、前記ＨＡＤ領域の不純物濃度は、前記基板の不純物濃度より更に濃く、前記第２チャンネル領域は、前記ＨＡＤ領域及び前記第１チャンネル領域により前記フォトダイオード領域から隔離されていることを特徴とする請求項３９に記載のイメージセンサー。
【請求項４２】
前記第２チャンネル領域のイオン注入の深さは、前記ＢＣＣＤ領域のイオン注入の深さより浅く、前記第２チャンネル領域のイオン注入の深さは、前記ＨＡＤ領域のイオン注入の深さより浅く、前記第１チャンネル領域のイオン注入の深さは、前記フォトダイオード領域のイオン注入の深さより浅いことを特徴とする請求項３９に記載のイメージセンサー。
【請求項４３】
前記第１チャンネル領域は、前記ＨＡＤ領域及び前記フォトダイオード領域と接することを特徴とする請求項３９に記載のイメージセンサー。
【請求項４４】
前記第１導電型はＰ導電型であり、前記第２導電型はＮ導電型であることを特徴とする請求項３９に記載のイメージセンサー。
【請求項４５】
前記第１導電型はＮ導電型であり、前記第２導電型はＰ導電型であることを特徴とする請求項３９に記載のイメージセンサー。
【請求項４６】
第１導電型の基板に前記第１導電型の不純物をイオン注入して、前記基板の表面から第１深さまで延びる第１チャンネル領域を定義するステップと、
前記基板表面に第２導電型の不純物をイオン注入して、前記第１チャンネル領域上に位置し、前記基板表面から前記第１深さより浅い第２深さまで延びる第２チャンネル領域を定義するステップと、
前記基板の表面上で、前記第１及び第２チャンネル領域上にトランスファゲート電極を形成するステップと、
前記基板に第１導電型の不純物をイオン注入して、前記ゲート電極に隣接して前記基板表面から第３深さまで延びるＨＡＤ領域を定義するステップと、
前記基板に前記第２導電型の不純物をイオン注入して、前記基板表面から前記第３深さより深い第４深さまで延びるように、前記基板内に埋もれているフォトダイオード領域を定義するステップと、
前記基板に前記第２導電型の不純物をイオン注入して、前記第２チャンネル領域に電気的に接する拡散領域を定義するステップと、を含み、
前記ＨＡＤ領域が前記フォトダイオード領域上に位置することを特徴とするイメージセンサーの製造方法。
【請求項４７】
前記拡散領域は、前記第２チャンネル領域より濃い不純物濃度を有することを特徴とする請求項４６に記載のイメージセンサーの製造方法。
【請求項４８】
前記ＨＡＤ領域の不純物は、前記フォトダイオード領域の不純物より先にイオン注入されることを特徴とする請求項４６に記載のイメージセンサーの製造方法。
【請求項４９】
前記フォトダイオード領域の不純物は、前記ＨＡＤ領域の不純物より先にイオン注入されることを特徴とする請求項４６に記載のイメージセンサーの製造方法。
【請求項５０】
前記イメージセンサーは、ＣＭＯＳイメージセンサーであり、前記拡散領域は、前記ＣＭＯＳイメージセンサーのフローティング拡散領域であることを特徴とする請求項４６に記載のイメージセンサーの製造方法。
【請求項５１】
前記イメージセンサーは、ＣＣＤイメージセンサーであり、前記拡散領域は、前記ＣＣＤイメージセンサーのＢＣＣＤ領域であることを特徴とする請求項４６に記載のイメージセンサーの製造方法。
【請求項５２】
前記第１導電型はＰ導電型であり、前記第２導電型はＮ導電型であることを特徴とする請求項４６に記載のイメージセンサーの製造方法。
【請求項５３】
前記第１導電型はＮ導電型であり、前記第２導電型はＰ導電型であることを特徴とする請求項４６に記載のイメージセンサーの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサーに係り、特に、暗電流を減少させるように構成されたイメージセンサー、及び暗電流を減少させるためのイメージセンサーの製造方法に関する。
【背景技術】
【０００２】
特定タイプのイメージセンサーでは、入射光をイメージ処理可能な電気的チャージに変換するフォトダイオードが利用される。それらのイメージセンサーの例として、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサーと、ＣＩＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＣＭＯＳ） ｉｍａｇｅ ｓｅｎｓｏｒｓ）が挙げられ、それらは、それぞれ図１及び図２に図示されている。図１のＣＣＤセンサーは、一般的に、アナログシフトレジスターとして作用する垂直ＣＣＤに電気的に連結されている光検出器アレイから構成されている。前記垂直ＣＣＤは、水平ＣＣＤに連結されており、前記水平ＣＣＤは、出力アンプを駆動する。それに対し、図２のＣＩＳ素子は、ワードラインとビットラインとの連結のためにアクセス素子（例えば、トランジスタ）を有する光検出器アレイから構成される特徴を有する。前記ワードラインは、行デコーダ回路に連結されており、前記ビットラインは、列アンプを通じて列デコーダ回路に連結されている。図示されたように、前記列アンプは、出力アンプを駆動する。前記ＣＩＳ素子の構成は、ＣＭＯＳメモリ素子の構成と類似している。
【０００３】
フォトダイオードを使用するに当って、入射光のない状態で電荷を蓄積する特性による問題点がある。それは、通常的に“暗電流”と称される結果をもたらす。フォトダイオードからの暗電流は、処理されたイメージで“白色”画素として表されて画質を低下させることがある。
【０００４】
暗電流は、一般的に、例えば、プラズマの損傷、ストレス、イオン注入時の損傷、ウェーハの欠陥、電界のような多様な要因によって発生する。しかし、暗電流の主要原因の一つは、イメージセンサーのシリコン基板の表面に存在するシリコンダングリングボンドである。比較的に高い温度範囲では、それらのダングリングボンドによって負電荷が発生し、その負電荷は、入射光のない状態でもフォトダイオードによって蓄積される。前記のような高い温度範囲は、例えば、イメージセンサーを有する携帯電話が長時間にかけて使われる時に発生しうる。
【０００５】
シリコン基板の表面でのシリコンダングリングボンドによって引き起こされる暗電流のような暗電流を減少させうるイメージセンサーが要求されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、シリコン基板の表面でのシリコンダングリングボンドによって引き起こされる暗電流のような暗電流を減少させうるイメージセンサーを提供するところにある。
【課題を解決するための手段】
【０００７】
本発明の一実施形態に係るイメージセンサーは、第１導電型の基板と、前記基板に位置したフォトダイオード領域と、前記フォトダイオード領域上で前記基板の表面に位置したＨＡＤ（ｈｏｌｅ ａｃｃｕｍｕｌａｔｅｄ ｄｅｖｉｃｅ）領域と、前記ＨＡＤ領域に隣接して前記基板の表面上に位置したトランスファゲートと、前記基板で、前記トランスファゲートの下にアラインされている第１チャンネル領域と、前記基板で、前記トランスファゲートと前記第１チャンネル領域との間に位置した第２チャンネル領域と、前記基板に位置し、前記第２チャンネル領域に電気的に接しているフローティング拡散領域と、を含む。
【０００８】
本発明の他の実施形態に係るイメージセンサーは、能動ピクセルアレイと、前記能動ピクセルアレイに連結されたＣＭＯＳ制御回路と、を含む。前記能動ピクセルアレイは、ピクセルマトリックスを含み、前記各ピクセルは、基板と、前記基板に位置した第２導電型のフォトダイオード領域と、前記フォトダイオード領域上で前記基板の表面に位置したＨＡＤ領域と、前記ＨＡＤ領域に隣接して前記基板の表面上に位置したトランスファゲートと、前記基板で、前記トランスファゲートの下にアラインされている第１チャンネル領域と、前記基板で、前記トランスファゲートと前記第１チャンネル領域との間に位置した第２チャンネル領域と、前記基板に位置し、前記第２チャンネル領域に電気的に接しているフローティング拡散領域と、を含む。
【０００９】
本発明の更に他の実施形態に係るイメージセンサーは、基板と、前記基板に位置したフォトダイオード領域と、前記フォトダイオード領域上で前記基板の表面に位置したＨＡＤ領域と、前記ＨＡＤ領域に隣接して前記基板の表面上に位置したトランスファゲートと、前記基板で、前記トランスファゲートの下に位置した第１チャンネル領域と、前記基板で、前記トランスファゲートと前記第１チャンネル領域との間に位置した第２チャンネル領域と、前記基板に位置し、前記第２チャンネル領域に電気的に接しているＢＣＣＤ（ｂｕｒｉｅｄ ｃｈａｎｎｅｌ ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）領域と、を含む。
【００１０】
本発明の更に他の実施形態に係るイメージセンサーは、ＣＣＤ（ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）に動作的に連結されている複数のピクセルを含む。前記各ピクセルは、基板と、前記基板に位置したフォトダイオード領域と、前記フォトダイオード領域上で前記基板の表面に位置したＨＡＤ領域と、前記ＨＡＤ領域に隣接して前記基板の表面上に位置したトランスファゲートと、前記基板で、前記トランスファゲートの下に位置した第１チャンネル領域と、前記基板の表面で、前記トランスファゲートと前記第１チャンネル領域との間に位置した第２チャンネル領域と、前記基板に位置し、前記第２チャンネル領域に電気的に接しているＢＣＣＤ領域と、を含む。
【００１１】
本発明に係るイメージセンサーの製造方法では、基板に不純物をイオン注入して、前記基板の表面から第１深さまで延びる第１チャンネル領域を定義する。前記基板表面に不純物をイオン注入して、前記第１チャンネル領域上に位置し、前記基板表面から第２深さまで延びる第２チャンネル領域を定義する。前記基板の表面上で、前記第１及び第２チャンネル領域上にトランスファゲート電極を形成する。前記基板に不純物をイオン注入して、前記ゲート電極に隣接して前記基板表面から第３深さまで延びるＨＡＤ領域を定義する。前記基板に不純物をイオン注入して、前記基板表面から第４深さまで延びるように前記基板内に埋もれているフォトダイオード領域を定義する。前記基板に不純物をイオン注入して、前記第２チャンネル領域に電気的に接する拡散領域を定義する。前記ＨＡＤ領域は、前記フォトダイオード領域上に位置する。
【発明の効果】
【００１２】
本発明のイメージセンサーによって、シリコンダングリングボンドによって引き起こされるような暗電流を減少させ得る。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の好ましい実施形態について詳細に説明するが、本発明は、それらの実施形態に限定されるものではない。
【００１４】
本発明の第１実施形態に係るイメージセンサーについて、図３から図７を参照して説明する。
【００１５】
図３は、本発明の一実施形態を示す図面であって、ＣＭＯＳイメージセンサー（ＣＩＳ）１０から構成されている。前記ＣＩＳ １０は、能動ピクセルアレイ２０とＣＭＯＳ制御回路３０とを含む。図３に概略的に示されたように、前記ピクセルアレイ２０は、マトリックス状に配列された複数の能動ピクセル２２を含む。前記ピクセルアレイ２０の各行のピクセル２２には、ワードラインがそれぞれ連結されており、前記ピクセルアレイ２０の各列のピクセル２２には、ビットラインがそれぞれ連結されている。前記ＣＭＯＳ回路３０は、前記ピクセルアレイ２０が行（ワードライン）を選択するための行デコーダ３２と、前記ピクセルアレイ２０の列（ビットライン）を選択するための列デコーダ３１とを含む。選択されたビットラインは、前記ＣＭＯＳ回路３０により制御されるスイッチング素子５０を通じて出力アンプ４０に連結される。
【００１６】
能動ピクセル２２の等価回路図の一例が図４に示されている。能動ピクセル２２のフォトダイオードＰＤに入射される入射光は、電荷に変換される。前記電荷は、前記フォトダイオードＰＤからトランスファトランジスタＴｘを通じて、フローティング拡散領域ＦＤに選択的に伝送される。前記トランスファトランジスタＴｘは、トランスファゲートＴＧ信号により制御される。前記フローティング拡散領域ＦＤは、出力電圧をバッファリングするためのソースフォロアの役割を行うドライバートランジスタＤｘのゲートに連結される。前記出力電圧は、セレクトトランジスタＳｘにより出力ラインＯＵＴに選択的に伝送される。前記セレクトトランジスタＳｘは、セレクト信号ＳＥＬにより制御される。リセットトランジスタＲｘは、リセット信号ＲＳにより制御され、フローティング拡散領域ＦＤに蓄積される電荷を基準レベルにリセットさせる。
【００１７】
図５は、図４に示されたフォトダイオードＰＤ、トランスファトランジスタＴｘ、及びリセットトランジスタＲｘの一実施形態を示す概略的な断面図である。説明のために、前記フォトダイオードＰＤは、Ｐ型基板領域１００のフォトダイオード部に含まれており、リセットトランジスタＲｘは、Ｐ型基板領域１００のフローティング拡散部に含まれており、前記トランスファトランジスタＴｘがそれらの間に連結されていると図示されている。
【００１８】
図５を参照すれば、本実施形態のフォトダイオードＰＤは、基板領域１００のフォトダイオード部の表面に位置したＮ型ＰＤ領域１４２から構成される。前記基板領域１００に光が入射される時に、負電荷が前記ＰＤ領域１４２に蓄積される。
【００１９】
前記基板領域１００の表面でシリコンダングリングボンドを減少させるために、前記基板領域１００の表面と前記ＰＤ領域１４２との間にはＰ＋型のＨＡＤ領域１４０が介されている。前記ＨＡＤ領域１４０によって、前記ＰＤ領域１４２上に位置した領域１００の表面で負電荷が再結合されて、前記ＰＤ領域１４２に前記電荷が蓄積されることを防止できる。
【００２０】
前記基板領域１００のフローティング拡散部は、Ｎ＋型フローティング拡散領域１５２、Ｎ＋型ドレイン領域１５４、及びそれらの間に延びているゲート１３４を含む。本実施形態において、前記ゲート１３４は、リセット信号ＲＳを受信し、前記ドレイン領域１５４は、ＶＤＤに連結され、前記フローティング拡散領域１５２は、図４に示されたフローティングロードＦＤに連結されている。前記ドレイン領域１５４、フローティング拡散領域１５２、及びゲート１３４は、図４のリセットトランジスタＲｘを構成する。
【００２１】
また、図５を参照すれば、前記基板領域１００上には、前記ＨＡＤ領域１４０とフローティング拡散領域１５２との間にトランスファゲート１３２が位置する。また、第１Ｐ−型チャンネル領域１１２が、前記基板領域１００で、前記トランスファゲート１３２の下に整列されており、第２Ｎ−型チャンネル領域１１４が、前記基板領域１００で、トランスファゲート１３２と第１チャンネル領域１１２との間に位置する。図５で矢印Ａで表示されたように、前記フローティング拡散領域１５２は、前記第２チャンネル領域１１４と電気的に接する。
【００２２】
本実施形態の場合において、前記フローティング拡散領域１５２は、前記第２チャンネル領域１１４の不純物濃度より濃い不純物濃度を有し、前記第１チャンネル領域１１２は、前記基板領域１００の不純物濃度より更に濃い不純物濃度を有し、前記ＨＡＤ領域１４０は、前記基板領域１００の不純物濃度より更に濃い不純物濃度を有する。また、本実施形態において、前記第１チャンネル領域１１２は、前記ＨＡＤ領域１４０及びＰＤ領域１４２に同時に接し、前記ＨＡＤ領域１４０によって、前記第２チャンネル領域１１４が前記ＰＤ領域１４２から隔離される。
【００２３】
また、本実施形態の場合において、前記第２チャンネル領域１１４のイオン注入の深さは、前記フローティング拡散領域１５２のイオン注入の深さより浅く、前記ＨＡＤ領域１４０のイオン注入の深さより浅い。また、本実施形態において、前記第１チャンネル領域１１２のイオン注入の深さは、前記ＰＤ領域１４２のイオン注入の深さより浅く、前記フローティング拡散領域１５２のイオン注入の深さより浅い。
【００２４】
また、本実施形態の場合において、前記トランスファゲート１３２は、ＰＤ領域１４２及びＨＡＤ領域１４０と部分的に重畳され、前記ＨＡＤ領域１４０の重畳の程度は、前記ＰＤ領域１４２の重畳の程度より小さい。
【００２５】
図６及び図７は、図５の第２チャンネル領域１１４の効果を説明するための電位分布ダイヤグラムである。特に、図６は、第２チャンネル領域１１４のない場合（すなわち、前記第１チャンネル領域１１２のみある場合）の電位分布を示し、図７は、前記第１及び第２チャンネル領域１１２、１１４が何れも提供された場合（すなわち、図５の場合）の電位分布を示す。
【００２６】
上述したように、前記ＨＡＤ領域１４０が存在することにより、基板表面にあるシリコンダングリングボンドの存在によって、前記ＰＤ領域１４２に電荷が導入されることを防止することができ、それにより、暗電流が減少する。しかし、ゲート電極１３２下の基板表面に存在するシリコンダングリングボンドから相変らず電荷が発生し、それらの電荷は、前記ＰＤ領域に蓄積されて暗電流を発生させ得る。本実施形態は、基板表面と第１チャンネル領域との間に第２チャンネル領域を形成することで、前記のような問題を解決する。
【００２７】
すなわち、図６及び図７を比較して分かるように、前記第２チャンネル領域１１４を導入することによって、トランスファトランジスタのゲート電極下での電位分布が変化する。より詳細に説明すれば、前記Ｎ＋型のフローティング拡散領域を前記Ｎ型の第２チャンネル領域に電気的にカップリングさせることで、ゲート電極下でフローティング拡散領域に向う方向で電位分布が次第に増加する。したがって、ゲート電極下では、基板表面で（例えば、シリコンダングリングボンドから）形成される電子は、フローティング拡散領域にドリフトされ、ＰＤ領域１４２にはドリフトされない。したがって、電荷が前記ＰＤ領域１４２に蓄積されず、それにより、暗電流が減少する。
【００２８】
それに対し、図６に示されたように、前記第２チャンネル領域１１４が提供されていない場合には、電位分布がゲート電極下の中間部分でＰＤ領域に向う方向に増加する。したがって、ゲート電極下では、基板表面で形成される電子は、ＰＤ領域にドリフトされ、その結果、暗電流が増加する。
【００２９】
図８は、本発明がＣＣＤイメージセンサー２００から構成された場合を例示した実施形態である。前記ＣＣＤイメージセンサー２００は、それぞれフォトダイオード及びトランスファゲートを有する複数のピクセル２１０、垂直ＣＣＤ２２０、水平ＣＣＤ２３０、フローティング拡散領域２４０、及びソースフォロア（アンプ）２５０を含む。
【００３０】
図９は、図８に示されたピクセル２１０のフォトダイオード領域及びトランスファトランジスタを例示した概略的な断面図である。
【００３１】
図９を参照すれば、本実施形態のフォトダイオードは、Ｎ型半導体基板３００上に形成されたＰ型層３０２に位置したＮ型フォトダイオード領域３１０から構成されている。遮光層３７０の開口部３７２を介して光が入射される時、負電荷がフォトダイオード領域３１０に蓄積される。参照符号“３４０”は、Ｐ型素子分離領域を示す。
【００３２】
Ｐ型層３０２の表面でのシリコンダングリングボンドを減少させるために、前記Ｐ型層３０２とＮ型フォトダイオード領域３１０との間にはＰ＋型ＨＡＤ領域３１２が介されている。前記ＨＡＤ領域３１２は、Ｐ型層３０２の表面領域で負電荷の再結合を引き起こし、前記Ｎ型フォトダイオード領域３１０に前記のような電荷が蓄積されることを防止させる。
【００３３】
また、図９を参照すれば、前記Ｐ型層３０２の表面上には、前記ＨＡＤ領域３１２とＮ＋型ＢＣＣＤ領域３２０との間にトランスファゲート３６０が位置する。また、第１Ｐ−型チャンネル領域３３２が、前記Ｐ型層３０２でトランスファゲート３６０の下に位置し、第２Ｎ−型チャンネル領域３３４が、前記Ｐ型層３０２で前記トランスファゲート３６０と第１チャンネル領域３３２との間に位置する。前記ＢＣＣＤ領域３２０は、前記第２チャンネル領域３３４に電気的に接している。
【００３４】
本実施形態において、前記ＢＣＣＤ領域３２０は、前記第２チャンネル領域３３４の不純物濃度より濃い不純物濃度を有し、前記第１チャンネル領域３３２は、前記Ｐ型層３０２の不純物濃度より濃い不純物濃度を有し、前記ＨＡＤ領域３１２は、前記Ｐ型層３０２の不純物濃度より濃い不純物濃度を有する。また、本実施形態において、前記第１チャンネル領域３３２は、前記ＨＡＤ領域３１２及びフォトダイオード領域３１０の両方に接して、前記第２チャンネル領域３３４を前記フォトダイオード領域３１０から隔離させる。
【００３５】
また、本実施形態において、前記第２チャンネル領域３３４のイオン注入の深さは、前記ＢＣＣＤ領域３２０のイオン注入の深さより浅く、前記ＨＡＤ領域３１２のイオン注入の深さより浅い。また、本実施形態において、前記第１チャンネル領域３３２のイオン注入の深さは、前記フォトダイオード領域３１０のイオン注入の深さより浅く、前記ＢＣＣＤ領域３２０のイオン注入の深さより浅い。
【００３６】
また、図９には示されていないが、前記トランスファゲート３６０は、前記フォトダイオード領域３１０及びＨＡＤ領域３１２に部分的に重畳され、図５に示されたように、前記ＨＡＤ領域３１２の重畳の程度は、前記フォトダイオード領域３１０の重畳の程度より小さい。
【００３７】
図１０及び図１１は、図９の第２チャンネル領域３３４の効果を説明するための電位分布ダイヤグラムである。特に、図１０は、第２チャンネル領域３３４が提供されていない場合（すなわち、第１チャンネル領域３３２のみ提供される場合）の電位分布を示し、図１１は、第１チャンネル領域３３２及び第２チャンネル領域３３４が何れも提供される場合（すなわち、図９の場合）の電位分布を示す。
【００３８】
図１０及び図１１を比較して分かるように、前記第２チャンネル領域３３４を導入することによって、トランスファトランジスタのゲート電極下での電位分布が変化する。より詳細に説明すれば、前記Ｎ＋型ＢＣＣＤ領域を前記Ｎ型第２チャンネル領域に電気的にカップリングさせることで、ゲート電極下でＢＣＣＤ３２０領域に向う方向で電位分布が次第に増加する。したがって、ゲート電極下では、基板表面で（例えば、シリコンダングリングボンドから）形成される電子はＢＣＣＤ３２０領域にドリフトされ、Ｎ型ＰＤ領域３１０にはドリフトされない。したがって、電荷が前記ＰＤ領域３１０に蓄積されず、それにより、暗電流が減少する。
【００３９】
それに対し、図１０に示されたように、前記第２チャンネル領域３３４が提供されていない場合には、電位分布がゲート電極下の中間部分でＰＤ領域３１０に向う方向に増加する。したがって、ゲート電極下では、基板表面で形成される電子はＰＤ領域３１０にドリフトされ、その結果、暗電流が増加する。
【００４０】
図１２Ａから図１２Ｇを参照して、図５に示す素子の例示的な製造方法を説明する。
【００４１】
まず、図１２Ａに示すように、半導体基板１００にＬＯＣＯＳまたはＳＴＩ領域１０２を形成して、基板１００の活性領域を定義する。
【００４２】
その後、図１２Ｂに示すように、前記基板１００の表面上にトランジスタ領域１０４を限定する開口部を有するマスク層１１０を形成する。その後、前記開口部を介してＰ型不純物をイオン注入して、Ｐ−型チャンネル領域１１２を形成する。本実施形態において、ホウ素を３０ＫｅＶでイオン注入して、約１×１０１２／ｃｍ２の不純物濃度を得る。
【００４３】
図１２Ｃに示されたように、前記マスク層１１０の開口部を介してＮ型不純物をイオン注入して、Ｎ−型チャンネル領域１１４を形成する。本実施形態において、ヒ素を３０ＫｅＶでイオン注入して、約５×１０１２／ｃｍ２の不純物濃度を得る。図示されたように、結果的に、２つのチャンネル領域１１２、１１４が形成され、ここで前記Ｎ−型チャンネル領域１１４は、前記Ｐ−型チャンネル領域１１２と前記マスク層１１０の開口部との間に位置する。
【００４４】
図１２Ｄを参照すれば、絶縁膜及び導電膜を蒸着してパターニングして、前記基板１００の活性領域上にゲート構造を形成する。特に、第１ゲート構造は、前記チャンネル領域１１２、１１４上にアラインされ、ゲート絶縁膜１２２及びゲート電極１３２で限定される。第２ゲート構造は、前記第１ゲート構造とは隔離されており、ゲート絶縁膜１２４及びゲート電極１３４で限定される。
【００４５】
次いで、図１２Ｅに示すように、マスク（図示せず）に形成された開口部を介してＰ型イオンを注入して、Ｐ＋型ＨＡＤ領域１４０を形成する。ここで、前記マスクに形成された開口部は、素子のフォトダイオード領域上にアラインされる。本実施形態において、ＢＦ２が５０ＫｅＶでイオン注入されて、約５×１０１３／ｃｍ２の不純物濃度を得る。
【００４６】
その後、図１２Ｆに示されたように、マスク層の開口部を介してＮ型不純物をイオン注入して、Ｎ型フォトダイオード領域１４２を形成する。本実施形態において、ヒ素を４００ＫｅＶでイオン注入して、約１.７×１０１２／ｃｍ２の不純物濃度を得る。ここで、場合によって前記マスク層は、前記ＨＡＤ領域１４０を形成する時に使われたのと同じもので使われうる。また、図１２Ｆで、“ｗ”と示したように、前記ゲート電極１３２は、場合によって前記フォトダイオード１４２と重畳されうる。
【００４７】
最後に、図１２Ｇを参照すれば、Ｎ型不純物をイオン注入して、Ｎ＋型フローティング拡散領域１５２及びＮ＋型ドレイン領域１５４を形成する。
【００４８】
前記した各実施形態において、フォトダイオード領域、第２チャンネル領域、及びフローティング拡散領域（または、ＣＣＤ領域）は、何れもＮ型不純物と定義され、前記第１チャンネル領域及び基板（または、層）は、Ｐ型不純物と定義される。しかし、本発明は、フォトダイオード領域、第２チャンネル領域、及びフローティング拡散領域（または、ＣＣＤ領域）がＰ型不純物と定義され、前記第１チャンネル領域及び基板（または、層）がＮ型不純物と定義されるように構成されてもよい。
【００４９】
以上、本発明を、好ましい実施形態を挙げて詳細に説明したが、本発明は、前記実施形態に限定されず、本発明の技術的思想及び範囲内で当業者によって多様な変形及び変更が可能である。
【産業上の利用可能性】
【００５０】
本発明は、ＣＣＤイメージセンサー及びＣＩＳイメージセンサーに関連した技術分野に適用できる。
【図面の簡単な説明】
【００５１】
【図１】ＣＣＤイメージセンサーの概略的なブロックダイアグラムである。
【図２】ＣＩＳの概略的なブロックダイアグラムである。
【図３】本発明の一実施形態に係るＣＩＳ素子の概略的なブロックダイアグラムである。
【図４】図３のＣＩＳ素子の光検出器素子の等価回路図である。
【図５】図４の光検出器の一部を示す概略的な断面図である。
【図６】第２チャンネルの構成を備えないＣＩＳ素子のフォトダイオード領域での電荷蓄積を説明するための図面である。
【図７】本発明の一実施形態により、第２チャンネル構成を有するＣＩＳ素子のフォトダイオード領域で電荷蓄積のないことを説明するための図面である。
【図８】本発明の一実施形態に係るＣＣＤイメージセンサーの概略的なブロックダイアグラムである。
【図９】図８のＣＣＤイメージセンサーの光検出素子の一部を概略的に示す断面図である。
【図１０】２チャンネルの構成を備えないＣＣＤイメージセンサーのフォトダイオード領域での電荷蓄積を説明するための図面である。
【図１１】本発明の一実施形態により、２チャンネルの構成を有するＣＣＤイメージセンサーのフォトダイオード領域で電荷蓄積のないことを説明するための図面である。
【図１２Ａ】本発明の一実施形態に係るＣＩＳ素子の製造方法を説明するための概略的な断面図である。
【図１２Ｂ】本発明の一実施形態に係るＣＩＳ素子の製造方法を説明するための概略的な断面図である。
【図１２Ｃ】本発明の一実施形態に係るＣＩＳ素子の製造方法を説明するための概略的な断面図である。
【図１２Ｄ】本発明の一実施形態に係るＣＩＳ素子の製造方法を説明するための概略的な断面図である。
【図１２Ｅ】本発明の一実施形態に係るＣＩＳ素子の製造方法を説明するための概略的な断面図である。
【図１２Ｆ】本発明の一実施形態に係るＣＩＳ素子の製造方法を説明するための概略的な断面図である。
【図１２Ｇ】本発明の一実施形態に係るＣＩＳ素子の製造方法を説明するための概略的な断面図である。
【符号の説明】
【００５２】
１０    ＣＩＳ
２０    能動ピクセルアレイ
２２    能動ピクセル
３０    ＣＭＯＳ制御回路
３１    列デコーダ
３２    行デコーダ
４０    出力アンプ
５０    スイッチング素子
【図１】
2005347759.tif 000003
【図２】
2005347759.tif 000004
【図３】
2005347759.tif 000005
【図４】
2005347759.tif 000006
【図５】
2005347759.tif 000007
【図６】
2005347759.tif 000008
【図７】
2005347759.tif 000009
【図８】
2005347759.tif 000010
【図９】
2005347759.tif 000011
【図１０】
2005347759.tif 000012
【図１１】
2005347759.tif 000013
【図１２Ａ】
2005347759.tif 000014
【図１２Ｂ】
2005347759.tif 000015
【図１２Ｃ】
2005347759.tif 000016
【図１２Ｄ】
2005347759.tif 000017
【図１２Ｅ】
2005347759.tif 000018
【図１２Ｆ】
2005347759.tif 000019
【図１２Ｇ】
2005347759.tif 000020