(57)【要約】【課題】  回転機構系を用いず、超高密度で、高速で相変化記録が実現できるメモリトランジスタおよびその応用装置を提供する。【解決手段】  回転機構や光ヘッドの位置決め機構を用いず、第１の電極と第２の電極と、その間に相変化材料を用いた記憶部材２を挟み、記憶部材に流れる電流を制御する制御電圧を設けた構造を情報記憶のメモリセルとし、これを基板上に複数個配置して記録素子とした。これに、情報の記憶原理として相変化材料のもつ結晶相及び非晶質相の抵抗値の違いを用い、書き込み、消去手段として電流加熱を用い、制御電極により電子電流を制御できるものとする。【選択図】        図１
2005093619.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極、第２の電極並びに第３の電極との３つの電極を有し、第１の電極と第２の電極の間には相変化材料部材を備えることで１つの情報記録単位（セル）を構成したことを特徴とする記録素子。
【請求項２】
請求項１の素子において、少なくとも、第３の電極の一部が絶縁物を介して相変化材料部材と積層構造を成す構造を有することを特徴とする記録素子。
【請求項３】
請求項１または２の素子において、第１あるいは第２の電極に電圧印加することにより抵抗を制御することを特徴とする記録素子。
【請求項４】
請求項１ないし３のいずれかの素子において、第１あるいは第２の電極のどちらかの電極をベースにして第３の電極に電位を印加することにより相変化材料部材の抵抗を制御することを特徴とする記録素子。
【請求項５】
請求項１の素子において、全ての情報記憶単位（セル）が絶縁物上に形成されていることを特徴とする記録素子。
【請求項６】
請求項１ないし５のいずれかの素子において、相変化材料部材が２つの電極の間に形成させた構造を有し、該構造が情報の書き込み、読み出し、或は消去する機能を持つことを特徴とする記録素子。
【請求項７】
請求項１ないし６のいずれかの素子において、相変化材料部材の抵抗の違いによって情報を読み取ることを特徴とする記録素子。
【請求項８】
上記請求項１〜７において、相変化材料部材が結晶相或いは非晶質相のどちらかを選択することにより情報記録できることを特徴とする記録素子。
【請求項９】
請求項１ないし８のいずれかの素子において、基板に対して垂直に、第１の電極、相変化材料を用いた部材、第２の電極と配置した構造であることを特徴とする記録素子。
【請求項１０】
請求項９の素子において、第１の電極と第２の電極とが複数の金属ラインで構成され、これらが基板側から見た場合、複数の交点を有する構造とされていることを特徴とする記録素子。
【請求項１１】
請求項１ないし１０のいずれかの素子において、少なくとも、第１の電極、相変化材料部材、第２の電極、第３の電極で構成された情報記録単位（セル）がシリコン基板の上に形成されていることを特徴とする記録素子。
【請求項１２】
請求項１ないし１１のいずれの素子において、記録素子が基板に垂直方向に複数、積層された構造を有することを特徴とする記録素子。
【請求項１３】
請求項１ないし１２のいずれかの素子において、情報記録部単位（セル）上を保護膜で覆ったことを特徴とする素子。
【請求項１４】
請求項１ないし１３のいずれかの素子において、相変化材料部材を初期状態として結晶相あるいは非晶質相に初期化したことを特徴とする記録素子。
【請求項１５】
請求項１ないし１４のいずれかの素子において、記録素子を記録部として用いたことを特徴とする電子デバイス。
【請求項１６】
請求項１５のデバイスにおいて、記憶部あるいはスイッチング機能を持つ抵抗層をＧｅＳｂＴｅ，ＧａＳｂ，ＩｎＳｂ，ＩｎＳｅ，ＳｂＴｅ，ＧｅＴｅ，ＩｎＳｂＴｅ，ＧａＳｅＴｅ，ＳｎＳｂＴｅ，ＩｎＳｂＧｅ，ＡｇＩｎＳｂＴｅ，ＧｅＳｎＳｂＴｅ，ＧｅＳｂＳｅＴｅ，ＴｅＧｅＳｂＳ等の相変化材料を用いて構成したことを特徴とする電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は記録素子とこれを用いた電子デバイスに関するものであり、特に、超高密度記録素子に関するものである。
【背景技術】
【０００２】
近年、情報化社会の進展は目覚ましく、より多くの情報を記録できる技術の開発が要求されている。現在、ディスク型ファイルメモリの研究分野では記録ビット径の微細化が進められている。現在では、光記録で約０．４μｍであるが、２００５年には、０．２μｍより小さい記録ビット径の実現が必要となると推測される。これに伴い、書き込み／読み出しに必要なビーム径は、４００−１００ｎｍのサブミクロン径が必要となる。また、記録材料としては、相変化材料や光磁気記録材料が広く利用されている。現在、これを実現する方法として、高ＮＡレンズや固体接触型レンズ（ＳＩＬ）を用いたものあるいは近接場光を利用した方法が提案されている。いずれも、小さなプローブを形成し、これを記録媒体に書き込みあるいは、読み出し、消去を行うように、回転機構系、トラッキング等を有機的に結合させ、システムを構成している。
【０００３】
最先端の例として、走査型近接場光顕微鏡(Scanning Near-field Optical Microscope;ＳＮＯＭ)を用いた相変化記録方式が開示され（非特許文献１）ＳＮＯＭ技術及び相変化媒体を利用した高密度メモリが提案されている。
【非特許文献１】J. of Applied Physics, VOL.56(1996), 930-933
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記従来技術を図５に示すことができる。この図５は、ＤＶＤ（ディジタル  ヴァーサタイル  ディスク）に適用している光記録システムの概略図である。レーザ光源４７からレーザ光５３をディスク４０内の記録面４１にフォーカスさせて書き込み・読み出し・消去を行うものである。光ヘッド４６では、結像系のみしか記載していないが反射光を検出したり、トラッキングを行う機構も当然備えている。また、該ディスク４０は回転機構系４５に搭載され、制御系４９で駆動される。光ヘッド４６はディスクの径方向に移動できる移動機構系４８上に搭載され、トラッキングが制御系４９を介して実行される。
【０００５】
一方、高密度化を実現する方法として、高ＮＡレンズや固体接触型レンズ（ＳＩＬ）を用いたものあるいは近接場光を利用した方法が提案されている。このためには、機構系の高精密化が必要となること、また、高速化も必要となる。機構系では、１０ｎｍ前後の精度が必要となり、さらに、高速化では、アクセスタイムが数ミリ秒以内、転送速度が１００Ｍｂ／ｓ前後が要求される。これらの要求については、従来の図５のような機構系を用いていたり、あるいは、微小な光スポットを用いることでは、対応することが難しい。
【０００６】
そこで本発明は、上記のような従来技術の問題点を解決し、機構系を用いず、超高密度で、相変化記録が実現できる記録素子とこれを用いた電子デバイスを提供することを課題としている。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために、本発明は、第１に、第１の電極、第２の電極並びに第３の電極との３つの電極を有し、第１の電極と第２の電極の間には相変化材料部材を備えることで１つの情報記録単位（セル）を構成したことを特徴とする記録素子を提供する。
【０００８】
また、第２には、少なくとも、第３の電極の一部が絶縁物を介して相変化材料部材と積層構造を成す構造を有することを特徴とする記録素子を提供する。
【０００９】
そして、上記記録素子について、本発明は、第３には、第１あるいは第２の電極に電圧印加することにより抵抗を制御することを特徴とする記録素子を、第４には、第１あるいは第２の電極のどちらかの電極をベースにして第３の電極に電位を印加することにより相変化材料部材の抵抗を制御することを特徴とする記録素子を提供する。
【００１０】
第５には、全ての情報記憶単位（セル）が絶縁物上に形成されていることを特徴とする記録素子を、第６には、相変化材料部材が２つの電極の間に形成させた構造を有し、該構造が情報の書き込み、読み出し、或は消去する機能を持つことを特徴とする記録素子を、第７には、相変化材料部材の抵抗の違いによって情報を読み取ることを特徴とする記録素子を、第８には、該部材が結晶相或いは非晶質相のどちらかを選択することにより情報記録できることを特徴とする記録素子を提供する。
【００１１】
さらに、本発明は、第９には、基板に対して垂直に、第１の電極、相変化材料を用いた部材、第２の電極と配置した構造であることを特徴とする記録素子を、第１０には、第１の電極と第２の電極とが複数の金属ラインで構成され、これらが基板側から見た場合、複数の交点を有する構造とされていることを特徴とする記録素子を提供する。
【００１２】
第１１には、少なくとも、第１の電極、相変化材料部材、第２の電極、第３の電極で構成された情報記録単位（セル）がシリコン基板の上に形成されていることを特徴とする記録素子を、第１２には、上記の記録素子が基板に垂直方向に複数、積層された構造を有することを特徴とする記録素子を、第１３には、上部を保護膜で覆ったことを特徴とする素子を、第１４には、記憶素子を初期状態として結晶相あるいは非晶質相に初期化したことを特徴とする記録素子を提供する。
【００１３】
また、本発明は、以上のいずれかの記録素子において、第１５には、上記の記録素子を記憶部として用いたことを特徴とする電子デバイスを、第１６には、記憶部あるいはスイッチング機能を持つ抵抗層をＧｅＳｂＴｅ，ＧａＳｂ，ＩｎＳｂ，ＩｎＳｅ，ＳｂＴｅ，ＧｅＴｅ，ＩｎＳｂＴｅ，ＧａＳｅＴｅ，ＳｎＳｂＴｅ，ＩｎＳｂＧｅ，ＡｇＩｎＳｂＴｅ，ＧｅＳｎＳｂＴｅ，ＧｅＳｂＳｅＴｅ，ＴｅＧｅＳｂＳ等の相変化材料を用いて構成したことを特徴とする電子デバイスを提供する。
【００１４】
以上のような特徴を有する本発明では、その基本的な思想として、本発明では、情報の記憶原理に相変化材料のもつ結晶相及び非晶質相の抵抗値の違いを利用し、さらに、書き込み、消去手段として電流加熱を用いている。このようにすることにより、レーザ加熱をなくすことができ、機構制御部分をなくすことができる。一方、従来のＳｉトランジスタ素子は、少なくとも１トランジスタと１キャパシタから成り立っており、微細化を阻害していた。これに対して、次世代のメモリ素子として、本発明のような１メモリトランジスタの出現が待たれていた。
【発明の効果】
【００１５】
本発明によれば、高精度な機構系を用いず、メモリ機能とスイッチング性を持った超高密度の相変化記録が実現できる記録素子およびその応用装置を提供することができる。また、消費電力も小さく、小型で、軽量で、安価なストレージ素子を提供することができる。さらに、本記録素子は書き込み、消去、読み出し時間やアクセス時間が短くてすみ、密度だけでなく、高速化の高性能なストレージ素子が提供される。
【発明を実施するための最良の形態】
【００１６】
本発明は上記のとおりの特徴をもつものであるが、以下にその実施の形態について説明する。
【００１７】
まず重要なことは、本発明のメモリトランジスタには、メモリ機能とスイッチング機能を有していることである。
【００１８】
図１に本発明のメモリトランジスタを提示する。図１（ａ）のように、情報の記録単位（セル）は、第１の電極１及び第２の電極３とその間に相変化材料を用いた記憶部材２を挟んだ構造としている。また、このメモリトランジスタを複数個有したマトリックス型記録素子では、スイッチ素子が必要となり、制御電極７にバイアスを加え、電子電流を制御する。
【００１９】
図１（ａ）のように、記憶部材（相変化膜）２が結晶相の場合、第１及び第２の電極間を流れる電流Ｉは流れ易い。一方、記憶部材２が非晶質相の場合、第１及び第２の電極間を流れる電流Ｉは流れにくい。図１（ｂ）はこれらの特性は示しており、読み出し電圧をＶｒとした時、電流はＩ1とＩ2を計測することができる。記憶部材２の結晶相、非晶質相の抵抗値は約２桁異なるので、電流値も２桁前後異なる。この特性を利用して情報が“１”であるか、“０”であるかを読み出すことができる。図１（ｃ）はスイッチ特性を示す図である。特にスイッチ機能は電子電流が流れる時に電流を遮断する機能が望まれる。ナノメータサイズのグレインを持つ結晶相は、電荷の影響を受け、正電圧を制御電圧に印加すると電流が遮断される。この機能を用いて、スイッチ作用をメモリ素子の中に入れることができる。
【００２０】
次に、これらの相の制御を光と同じ方法で行う。図２に書き込み及び消去の場合の加熱制御を示す。図２（ａ）および（ｂ）は、記録部材２の非晶質状態６から結晶状態５に制御する場合を、図２（ｃ）および（ｄ）は、結晶状態５から非晶質状態６に制御する場合を示す。図２（ａ）および（ｂ）において、電圧Ｖｗを電極１、３間に印加し、そこで発生するジュール熱によって結晶相５へと制御する。この時の温度は、相変化材料が約２００℃であることを考慮すると、約３００℃となるように電圧を設定する。こうして加熱した結果、部材２の抵抗は、約１０5〜１０9Ωから１０3〜１０7Ωへと減少する。即ち、記憶部材２が非晶質状態６から結晶状態５に変化したとこになる。
【００２１】
次に、消去の場合（図２（ｃ）および（ｄ））、電圧Ｖｅを電極１、３間に印加し、そこで発生するジュール熱によって部材２が結晶相５から非晶質相６へと変化する。この時の温度は、相変化材料が溶融する温度、約６００℃まで短パルスで一気に加熱し、急冷するプロセスを用いる。このことを考慮した電圧を電極間に設定する。こうして加熱し、急冷した結果、部材２の抵抗は、約１０3〜１０7Ωから１０5〜１０9Ωへと増加する。即ち、記憶部材２が結晶状態５から非晶質状態６に変化する。
【００２２】
以上のように、結晶状態にすることを“１”とした場合を示したが、この場合書き込み電圧は、数１０Ｖと大きい電圧が必要となり、印加電圧設定のための記憶部材２のサイズの設定も非常に重要となる。一方、読み出しの場合は数Ｖでよく、ランダム・アクセス・メモリ（ＲＡＭ）の場合は、どちらの相を“１”と設定してもよいが、一回だけの書き込みメモリ（ＷＯＲＭ）は非晶質状態にすることを“１”と設定したほうが電圧的に軽装備となり、有利である。また、読み出し電圧は、１Ｖ前後あるいは短パルスを用いることが望ましい。
【００２３】
そこで以下に実施例を示し、さらに詳しく本発明について説明する。もちろん、以下の例によって発明が限定されることはなく、様々な細部の形態が可能とされる。
【実施例】
【００２４】
〔実施例１〕
図１（ａ）は、本発明における最も基礎的な構造を示す具体例である。これらを複数個配置することにより、マトリックス型のストレージ素子として利用することができる。これに、高密度化できるような構造を形成することが重要となる。図３は平面的に情報記憶単位を配置した構造であるが、実際には、垂直に配置する構造がより高密度化することができる（実施例２で説明する）。図３のストレージ素子の構造は、主に３層構造を成しており、高密度化及び製作し易さを考えた構造になっている。基本的には、横方向の電極ライン２１、２２、２３、２４と縦方向の電極ライン１４、１５、１６、１７が平面的に交差した構造と成っている。その交差している電極間に相変化材料で形成した記憶層（相変化膜シート抵抗）３２、３３、３４、３５が挿入した構造をしている。また、電流制御電圧１０、１１、１２、１３は、絶縁物を介して記憶層の下に設置されている。例えば記録部は、電極２１のラインと交差している電極１４、１５、１６、１７との間に形成される。この構造は、作製プロセスとしては、微細加工技術のみが必要であり、各層の合わせ精度は必要にならない素子構成をしている。記憶部が１枚の相変化材料層で記録部と電流制御電極のバイアスでスイッチ機能を持つ。この点が現在の大規模集積回路（ＬＳＩ）の半導体素子と大きく異なる。
【００２５】
相変化膜シート抵抗（記憶層）３２を相変化（書き込み・消去）する場合、電極１４と電極２１との間に書き込み電圧Ｖｗを印加して記憶層３２を結晶相５に変化させる（消去）。１４と２１の電極間に電圧Ｖｅを印加すると、結晶相から非晶質相に変化させて書き込む。この時、制御電極１１に負電圧を印加して記憶層３２の書き込み、消去する。他の制御電極１０、１２、１３は０Ｖ付近、あるいは正電圧にする。作用の項でも述べたが、相変化させるためにはパワーが重要となる。即ち、記憶相の抵抗値が問題となり、結晶化領域のサイズが問題となる。例えば、記憶層３２、３３、３４、３５にＧｅＳｂＴｅ膜を使用し、記憶層の長さ２μｍ、さらに、記憶層の膜厚を５０ｎｍとすると、結晶化するのに６Ｖ前後の電圧が必要となる（消去）書き込みには５Ｖの電圧が必要である。一方、このサイズを１００ｎｍ前後の長さにすると、記録密度は約２．５Ｇｂｉｔ／（１０ｍｍ×１０ｍｍ）が達成できる。これは約１５Ｇｂｉｔ／ｉｎ2の密度となる。さらに、将来的にみれば、微細加工では、５０ｎｍライン・アンド・スペースまで可能と見られるので、究極的には６０Ｇｂｉｔ／ｉｎ2の高密度化が可能となる。さらに、この素子の上部に複数の記録素子部を積層化することができるので、究極的には１００Ｇｂｉｔ／ｉｎ2以上の高密度化が可能となる。この場合、上部の電極１４、１５、１６、１７を共通化し、さらに上部の電極上に記憶層を、さらにその上部に電極のライン・アンド・スペースパターンを形成すれば簡単に２倍化できる。また、張合せや平坦化技術を用いて、多層構造化をすることが容易にできる。このように本発明では、層の精密な合わせが少ないので、容易に高密度化が可能となる。
【００２６】
変形例として、図３のような微小サイズの記憶膜を作らずに、記憶層を１枚のシートとして扱うこともできる。この場合、記憶層の初期状態は、２枚の電極間で挟まれていない部分は非晶質相であることが望ましい。これは、挟まれた記憶部を非晶質相から結晶相へ書き換える場合、挟まれていない部分が結晶相であると、電流パスが非晶質相の周りに存在し、非晶質相部分が加熱されにくいからである。即ち、記憶層の初期状態は、非晶質相の状態が望ましい。
【００２７】
一方、ＷＯＲＭの場合は、簡単に書き込み易いほうが有効である。初期状態で、記憶相を結晶化して、書き込み時に、結晶相から非晶質相の状態へ相変化することが望ましい。これは、記録層での抵抗値が低い方が印加電圧で記憶部分を高い温度に上げることができるからである。
【００２８】
さらに、これらの高密度構造をシリコン基板の上に形成することが重要である。これは、この記録部をアドッレシングしたり、書き込み、読み出し、消去を行う上で半導体演算素子との結合が必要不可欠であるからである。ここでの具体例は、記憶部のみ図示しているが、当然、半導体演算素子や駆動回路が含まれたものをさしている。これも本発明の範疇である。
〔実施例２〕
図４はメモリトランジスタを基板面に垂直に形成した場合を示す。図３に示した構造を垂直に配置した具体例である。また、記憶層３２、３３、３４、３５のとなりに絶縁物を介して制御電極５６、５７、５８、５９を配置した。この場合、電流を上下に流して書き込み、読み出し、消去を行う。この場合、プロセスがやや繁雑になるという欠点はあるが、確実な書き込み、読み出し、消去が行われる。
【００２９】
以上述べた具体例は、記録部分に限ったものであるが、当然、これらの素子を使った電子システムにも本特許の範囲は及ぶものである。例えば、計算機システム、ワープロ、ゲーム機、映像メディアシステムなどをさす。
【００３０】
さらに、消費電力の点からいっても、記憶素子部のサイズが小さければ小さいほど低消費電力機器となり、電極のライン・アンド・スペースの線幅はできるだけ小さくする事が望まれる。できれば１００ｎｍ以下の線幅が要求される。また、記憶層の厚さもできるだけ小さいサイズ（線幅より小さい）が望まれる。また、記憶材料はＤＶＤディスクに使用されている相変化材料であれば本発明に適用できる。ＧｅＳｂＴｅ系の材料以外に、ＧａＳｂ，ＩｎＳｂ，ＩｎＳｅ，ＳｂＴｅ，ＧｅＴｅ，ＩｎＳｂＴｅ，ＧａＳｅＴｅ，ＳｎＳｂＴｅ，ＩｎＳｂＧｅ，ＡｇＩｎＳｂＴｅ，ＧｅＳｎＳｂＴＥ，ＧｅＳｂＳｅＴｅ，ＴｅＧｅＳｂＳ等の相変化材料も使用可能である。さらに、組成比は色々なものが存在するが、使用されている元素種が同じであれば本発明の範囲である。
【産業上の利用可能性】
【００３１】
以上述べたように、本発明によれば、高精度な機構系を用いず、メモリ機能とスイッチング性を持った超高密度の相変化記録が実現できる記録素子おびその応用装置を提供することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の基本構造（ａ）、メモリ特性（ｂ）とスイッチング特性（ｃ）を例示した図である。
【図２】本発明の書き込み、読み出し、消去の原理例を例示した図である。（ａ）記録層の温度に対する抵抗値の変化（非晶質相から結晶相へ）、（ｂ）結晶相をもつ単位記録素子、（ｃ）結晶相から非晶質相へ変化した時の温度−抵抗特性、（ｄ）非晶質相をもつ単位記録素子。
【図３】本発明を二次元アレー状に設置した実施例１の図である。
【図４】本発明の変形例（縦型メモリトランジスタ）（実施例２）の図である。（ａ）本発明の素子断面図、（ｂ）非晶質相への相変化、（ｃ）結晶相への相変化。
【図５】従来技術を説明する図である。
【符号の説明】
【００３３】
１  第１の電極
２  相変化材料を用いた記憶（あるいは記録）部材
３  第２の電極
４  電源
５  結晶相
６  非晶質相
２１、２２、２３、２４  第１の電極ライン
１４、１５、１６、１７  第２の電極ライン
１９  基板
２０  第１電極用パッド
６０、６１、６２、６３  第２電極用パッド
３０、３１  絶縁物
３２、３３、３４、３５  相変化材料記憶部材
４０  光ディスク
４１  相変化材料記録層
４２  保護膜
４３  高反射層
４４  対物レンズ
４５  回転機構
４６  光ヘッド
４７  半導体レーザ素子
４８  精密位置決め機構
４９  トラッキング制御信号
５２  回転機構制御信号
５３  レーザ光
７、１０、１１、１２、１３、５６、５７、５９  制御電極（電流制御電極、第３の電極）
【図１】
2005093619.tif 000003
【図２】
2005093619.tif 000004
【図３】
2005093619.tif 000005
【図４】
2005093619.tif 000006
【図５】
2005093619.tif 000007