(57)【要約】【課題】ＬＳＩ認識信号を必要とする半導体装置において、回路を変更する際、マスク修正処理することなくＬＳＩ認識信号を変更できる半導体装置を提供する。【解決手段】プロセッサ１０１が必要とするＬＳＩ認識信号のデータを記憶する不揮発性メモリ１０２と、この不揮発性メモリ１０２へのＬＳＩ認識信号の書き込みを行う不揮発性メモリ制御部１０３とを備え、回路変更時には、回路変更後のＬＳＩ認識信号がＬＳＩテスタ１１０より供給することでそのＬＳＩ認識信号が不揮発性メモリ１０２に書き込まれる。不揮発性メモリ１０２に書き込まれたＬＳＩ認識信号はプロセッサ１０１によって読み込まれる。このように、回路を変更する際、マスク修正処理することなくＬＳＩ認識信号を変更できる。【選択図】図１
2005141286.tif 000002
【特許請求の範囲】
【請求項１】
ＬＳＩ認識信号を必要とするプロセッサを含む半導体装置であって、
前記プロセッサのＬＳＩ認識信号を記憶する記憶手段と、
外部から与えられるＬＳＩ認識信号を前記記憶手段に書き込むデータ記憶制御手段と、を備える半導体装置。
【請求項２】
ＬＳＩ認識信号を必要とするプロセッサを含む半導体装置であって、
電源電位に接続された信号を遮断する第１の遮断手段と、
接地電位に接続された信号を遮断する第２の遮断手段と、
外部から与えられるＬＳＩ認識信号に基づいて、前記第１の遮断手段及び前記第２の遮断手段をそれぞれ制御する制御手段と、を備える半導体装置。
【請求項３】
請求項１又は請求項２記載の半導体装置に前記ＬＳＩ認識信号を与え、この半導体装置を検査するＬＳＩテスタを含む半導体製造支援システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ認識信号が必要なプロセッサを含む半導体装置に関する。
【背景技術】
【０００２】
従来、ＬＳＩ認識信号が必要なプロセッサを含む半導体装置では、回路の修正が発生する度にプロセッサのＬＳＩ認識信号の値を修正する必要があった。このため、従来、メタルオプションを使用してその修正に対応していた（特許文献１参照）。
【０００３】
ここで、メタルオプションを使用したＬＳＩ認識信号を修正する方法について、図３の断面図を参照して説明する。
【０００４】
図３において、第１信号層の信号線３００は、図示せぬプロセッサのＬＳＩ認識信号の値を決定する信号線（図示略）に接続されるものである。この信号線３００は、第１コンタクト層３０１と、第２信号層の信号線３０２と、第２コンタクト層に設けられたオプション３０３または３０４とを通じて、第３信号層の信号線３０５及び信号線３０６のいずれかに接続可能になっている。信号線３０５は電源のマイナス側に接続され、信号線３０６は電源のプラス側に接続される。ここで、信号線３００がオプション３０３を通じて信号線３０５に接続されている状態から、信号線３００と信号線３０６とが接続された状態に変更する場合、オプション３０３を開放し、オプション３０４を短絡することによって、信号線３００と信号線３０６とが接続される。
【０００５】
【特許文献１】特開平１１−２１３６９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、オプションを使用してＬＳＩ認識信号を修正する従来の半導体装置においては、オプション層が特定のマスク層に設定されていたため、回路変更が生じる度に、ＬＳＩ認識信号を変更するためのマスク修正を行う必要があった。すなわち、プロセッサに変更が生じてマスク修正を行う場合において、信号線３０２を含む層だけで変更が可能な回路変更時であっても、ＬＳＩ認識信号を修正するために信号線３０５及び３０６のレイアウト層のマスク修正が必要となっていた。
【０００７】
本発明は、上記事情に鑑みてなされたものであって、ＬＳＩ認識信号を必要とする半導体装置において、回路を変更する際、マスク修正処理することなくＬＳＩ認識信号を変更できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の半導体装置は、ＬＳＩ認識信号を必要とするプロセッサを含む半導体装置であって、前記プロセッサのＬＳＩ認識信号を記憶する記憶手段と、外部から与えられるＬＳＩ認識信号を前記記憶手段に書き込むデータ記憶制御手段と、を備える。この構成により、外部から与えられたＬＳＩ認識信号をデータ記憶制御手段が記憶手段に記憶させるため、回路を変更する際、マスク修正処理することなくＬＳＩ認識信号を変更できる。結果として、回路変更における省力化及びコスト削減が可能となる。
【０００９】
また、本発明の半導体装置は、ＬＳＩ認識信号を必要とするプロセッサを含む半導体装置であって、電源電位に接続された信号を遮断する第１の遮断手段と、接地電位に接続された信号を遮断する第２の遮断手段と、外部から与えられるＬＳＩ認識信号に基づいて、前記第１の遮断手段及び前記第２の遮断手段をそれぞれ制御する制御手段と、を備える。この構成により、外部から与えられたＬＳＩ認識信号に基づいて、制御手段が第１及び第２の遮断手段を制御するため、回路を変更する際、マスク修正処理することなくＬＳＩ認識信号を変更できる。結果として、回路変更における省力化及びコスト削減が可能となる。
【００１０】
さらに、本発明の半導体製造支援システムは、本発明の半導体装置に前記ＬＳＩ認識信号を与え、この半導体装置を検査するＬＳＩテスタを含む。この構成により、回路に変更が生じた場合であっても、効率良くＬＳＩ認識信号の変更及び半導体装置の検査を行うことができる。
【発明の効果】
【００１１】
本発明によれば、半導体装置の回路を変更する際、マスク修正することなくＬＳＩ認識信号を変更でき、回路変更における省力化が図れる。
【発明を実施するための最良の形態】
【００１２】
（実施の形態１）
図１は、本発明の実施の形態１を説明するための半導体装置の概略構成を示すブロック図である。
【００１３】
図１において、本実施の形態の半導体装置１００は、ＬＳＩ認識信号を必要とするプロセッサ１０１と、データの読み出しと書き込みが可能であり、プロセッサ１０１に必要とされるＬＳＩ認識信号を記憶するＥＥＰＲＯＭ等の不揮発性メモリ１０２と、ＬＳＩテスタ１１０から与えられるＬＳＩ認識信号を不揮発性メモリ１０２に書き込む不揮発性メモリ制御部１０３とを備えている。
【００１４】
半導体装置１００には、複数の外部端子１０４が設けられており、そのうちの数本（図では４本）がＬＳＩテスタ１１０との接続に使用される。ＬＳＩテスタ１１０は、図示せぬマイコン、キー操作部、インタフェース等を備えて構成されており、利用者がキー操作部にて所定のＬＳＩ認識信号の値を設定する操作を行うことで当該信号が半導体装置１００に与えられる。半導体装置１００の不揮発性メモリ制御部１０３は、ＬＳＩテスタ１１０よりＬＳＩ認識信号が入力されると、それを不揮発性メモリ１０３に書き込む制御を行う。不揮発性メモリ１０３に書き込まれたＬＳＩ認識信号はプロセッサ１０１によって読み出されて、使用される。
【００１５】
次に、上記構成の半導体装置１００の動作について説明する。
【００１６】
半導体装置１００に回路変更があると、利用者がＬＳＩテスタ１１０を半導体装置１００に接続して回路変更後のＬＳＩ認識信号を設定するための操作を行う。この操作により、ＬＳＩテスタ１１０から回路変更後の新規なＬＳＩ認識信号が出力され、半導体装置１００の不揮発性メモリ制御部１０３に入力される。不揮発性メモリ制御部１０３はＬＳＩテスタ１１０からのＬＳＩ認識信号を不揮発性メモリ１０２に書き込む。不揮発性メモリ１０２に書き込まれたＬＳＩ認識信号はプロセッサ１０１によって読み出される。このように回路修正が生じた場合に、プロセッサ１０１が必要とするＬＳＩ認識信号をＬＳＩテスタ１１０から与えることで、ＬＳＩ認識信号に対するマスク変更を行うことなく、ＬＳＩ認識信号の変更を極めて容易に行うことができ、回路変更における省力化が可能となる。また、ＬＳＩ出荷検査時にＬＳＩテスタを用いてＬＳＩ認識信号を設定することにより、回路変更に伴う作業の効率が向上する。
【００１７】
なお、ＬＳＩ認識信号を設定する手段は、ＬＳＩテスタに限らず、パソコン等を用いても良い。
【００１８】
以上説明した半導体装置１００は、プロセッサ１０１が必要とするＬＳＩ認識信号のデータを記憶する不揮発性メモリ１０２と、この不揮発性メモリ１０２へのＬＳＩ認識信号の書き込み行う不揮発性メモリ制御部１０３とを備え、回路変更時には、回路変更後のＬＳＩ認識信号をＬＳＩテスタ１１０より供給することでそのＬＳＩ認識信号が不揮発性メモリ１０２に書き込まれる。不揮発性メモリ１０２に書き込まれたＬＳＩ認識信号はプロセッサ１０１によって読み込まれる。
【００１９】
このため、回路を変更する場合、外部で設定したＬＳＩ認識信号を不揮発性メモリ制御部１０３が不揮発性メモリ１０２に書き込むことによって、ＬＳＩ認識信号を変更できる。したがって、マスク修正処理することなくＬＳＩ認識信号を変更できるため、回路変更における省力化及びコスト削減が可能となる。
【００２０】
（実施の形態２）
図２は、本発明の実施の形態２を説明するための半導体装置の概略構成を示すブロック図である。
【００２１】
図２において、本実施の形態の半導体装置２００は、ＬＳＩ認識信号を必要とするプロセッサ２０１と、電源のプラス側（電源信号）に接続されたプルアップ抵抗２０２とプロセッサ２０１のＬＳＩ認識信号入力端ＴＩＤとの間に介挿されるヒューズ２０３と、電源のマイナス側（接地信号）に接続されたプルダウン抵抗２０４とプロセッサ２０１のＬＳＩ認識信号入力端ＴＩＤとの間に介挿されるヒューズ２０５と、装置本体外から与えられる指示にしたがってヒューズ２０３及び２０５のうち一方を開放する開放制御を行うヒューズコントローラ２０６とを備えている。
【００２２】
半導体装置２００には、複数の外部端子２０７が設けられており、そのうちの数本（図では４本）がＬＳＩテスタ２１０との接続に使用される。ＬＳＩテスタ２１０は、図示せぬマイコン、キー操作部、インタフェース等を備えて構成されており、利用者がキー操作部にて所定のＬＳＩ認識信号を設定する操作を行うことで当該信号が半導体装置２００に与えられる。
【００２３】
半導体装置２００のヒューズ２０３は、電源電位に接続された信号を遮断し、ヒューズ２０５は、接地電位に接続された信号を遮断する。ヒューズコントローラ２０６は、外部から与えられるＬＳＩ認識信号に基づいて、ヒューズ２０３及び２０５をそれぞれ制御するものである。ヒューズコントローラ２０６は、ＬＳＩテスタ２１０よりＬＳＩ認識信号が入力されると、当該信号を基にヒューズ２０３、２０５のうち一方を開放する。例えば、ヒューズ２０５が開放された場合、ハイレベル（電源電位）のＬＳＩ認識信号がプロセッサ２０１に入力される。これに対して、ヒューズ２０３が開放された場合、ロウレベル（接地電位）のＬＳＩ認識信号がプロセッサ２０１に入力される。このように、ヒューズコントローラ２０６の制御によって、電源電位の信号及び接地電位の信号を組み合わせてＬＳＩ認識信号が生成される。
【００２４】
次に、上記構成の半導体装置２００の動作について説明する。
【００２５】
半導体装置２００に回路変更があると、利用者がＬＳＩテスタ２１０を半導体装置２００に接続して回路変更後のＬＳＩ認識信号を設定するための操作を行う。この操作により、ＬＳＩテスタ２１０から回路変更後の新規なＬＳＩ認識信号が出力され、半導体装置２００のヒューズコントローラ２０６に入力される。ヒューズコントローラ２０６はＬＳＩテスタ２１０からの信号にしたがってヒューズ２０３、２０５の開放制御を行う。例えば、回路変更前のＬＳＩ認識信号がＨレベルであって、回路変更後にＬレベルにする場合、ヒューズ２０３を開状態、ヒューズ２０５を閉状態になるよう制御する。このように、ヒューズコントローラ２０６の制御によって、電源電位の信号及び接地電位の信号を組み合わせてＬＳＩ認識信号が生成される。
【００２６】
以上説明したように回路修正が生じた場合に、プロセッサ２０１が必要とするＬＳＩ認識信号をＬＳＩテスタ２１０で設定することで、ＬＳＩ認識信号に対するマスク変更を行うことなく、ＬＳＩ認識信号の変更を極めて容易に行うことができ、回路変更における省力化が可能となる。また、ＬＳＩ出荷検査時にＬＳＩテスタを用いてＬＳＩ認識信号を設定することにより、回路変更に伴う作業の効率が向上する。
【００２７】
以上説明した半導体装置２００は、電源のプラス側に接続されたプルアップ抵抗２０２とプロセッサ２０１のＬＳＩ認識信号入力端ＴＩＤとの間と、電源のマイナス側に接続されたプルダウン抵抗２０４とプロセッサ２０１のＬＳＩ認識信号入力端ＴＩＤとの間それぞれにヒューズ２０３、２０５を設けて、それぞれを開放制御することにより、電源のプラス電圧（電源信号）とゼロ電圧（接地信号）とを組み合わせてＬＳＩ認識信号を生成できる。
【００２８】
このため、回路を変更する場合、ＬＳＩテスタ２１０からの信号に基づいてヒューズコントローラ２０６が開放制御を行うことによって、プロセッサ２０１にＬＳＩ認識信号を入力できる。したがって、マスク修正処理することなくＬＳＩ認識信号を変更できるため、回路変更における省力化及びコスト削減が可能となる。さらに、半導体装置２００は、新たにメモリを設けることなくプロセッサ２０１にＬＳＩ認識信号を外部から入力できるため、省スペース化が図れる。
【００２９】
なお、ヒューズ２０３、２０５の代わりに、半導体スイッチ等の切替手段を用いてもよい。この場合、ヒューズの開放制御の代わりに、半導体スイッチを開閉する開閉制御を行う。この構成により、ＬＳＩ認識信号を複数回変更できる。
【００３０】
なお、プルアップ抵抗２０２と、プルダウン抵抗２０４と、ヒューズ２０３，２０５とからなる構成を複数組備えても良い。この構成により、ＬＳＩ認識信号の情報量（ビット数）を増加できる。
【産業上の利用可能性】
【００３１】
本発明の半導体装置は、回路を変更する際、マスク修正することなくＬＳＩ認識信号を変更できる効果を有し、例えば、ＬＳＩ認識信号が必要なプロセッサを含む半導体装置等に有用である。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態１を説明するための半導体装置の概略構成を示すブロック図
【図２】本発明の実施の形態２を説明するための半導体装置の概略構成を示すブロック図
【図３】従来のメタルオプションを使用したＬＳＩ認識信号を修正する方法を説明するための図である。
【符号の説明】
【００３３】
１００、２００  半導体装置
１０１、２０１  プロセッサ
１０２  不揮発性メモリ
１０３  不揮発性メモリ制御部
１０４、２０７  外部端子
１１０、２１０  ＬＳＩテスタ
２０２  プルアップ抵抗
２０３、２０５  ヒューズ
２０４  プルダウン抵抗
２０６  ヒューズコントローラ
【図１】
2005141286.tif 000003
【図２】
2005141286.tif 000004
【図３】
2005141286.tif 000005