(57)【要約】【課題】  電源使用効率が良好で、回路規模が増大することなく、かつ、スイッチングノイズが問題となることのない発光素子の温度制御回路を提供する。【解決手段】  ＤＣ電圧調整部１０において、入力電源Ｖｃｃをパルス幅変調してＶａｔｃを生成するが、ペルチェ素子３両端の駆動電圧を検出してＬＤチップ２の目標温度に応じた基準電圧との誤差電圧からＴＥＣ電流駆動部５の電源となるＶａｔｃの目標値を設定し、目標値とＶａｔｃを比較して目標値に制御するようにフィードバック制御されている。ＤＣ電圧調整部１０は、目標温度とサーミスタ４による検出結果の誤差に基づいた量の電流をＴＥＣ電流駆動部５によりペルチェ素子３に流して加熱または冷却動作を行なってＬＤチップ２を目標温度に制御するための制御信号を生成する。【選択図】  図１
2005057537.tif 000002
【特許請求の範囲】
【請求項１】
発光素子の温度を検出する温度検出手段と、該検出結果に応じた制御信号とＤＣ電圧とを供給されて駆動電圧を発生する駆動手段と、前記駆動電圧を印加されて前記発光素子の温度制御を行なうための温度制御素子とを備えた発光素子の温度制御回路において、
前記温度制御素子は、流れる電流の向きに応じて加熱または冷却動作を行なう素子であって、さらに、
前記駆動電圧をフィードバックして前記ＤＣ電圧を制御する手段であって、
入力電源をＰＷＭ変調して前記ＤＣ電圧を生成する電圧生成手段と、
前記駆動電圧を検出して前記発光素子の目標温度に応じた基準電圧との誤差電圧から前記ＤＣ電圧の目標値を設定する設定手段と、
前記目標値と前記ＤＣ電圧を比較して前記目標値に制御する電圧制御手段と
を備える電圧調整手段と、
前記目標温度と前記検出結果の誤差に基づいた量の電流を前記駆動手段により前記温度制御素子に流して前記加熱または冷却動作を行なって前記発光素子を前記目標温度に制御するための前記制御信号を生成する温度制御手段と
を具備したことを特徴とする発光素子の温度制御回路。
【請求項２】
請求項１に記載の温度制御回路において、
前記温度制御素子は第１の端子と第２の端子の間に接続されており、
前記駆動手段は、前記第１の端子に接続されて前記制御信号を供給される第１の駆動手段と、前記第２の端子に接続されて前記制御信号を供給される第２の駆動手段を有し、
前記第１および第２の駆動手段は、前記ＤＣ電圧により駆動されて前記制御信号に従って制御され、前記検出結果が前記目標温度よりも高いときには前記第１の端子から前記第２の端子の方向に、低いときには逆方向に前記電流を流すように線形動作する制御素子をそれぞれ有することを特徴とする発光素子の温度制御回路。
【請求項３】
請求項２に記載の温度制御回路において、
前記第１の駆動手段は前記第１の端子を介して縦続接続された第１および第２のトランジスタを前記制御素子として備え、該第１のトランジスタは前記ＤＣ電圧と前記第１の端子の間に、該第２のトランジスタは前記第１の端子と前記第１および第２の端子の各電位よりも低い電位に結合されており、
前記第２の駆動手段は前記第２の端子を介して縦続接続された第３および第４のトランジスタを前記制御素子として備え、該第３のトランジスタは前記ＤＣ電圧と前記第２の端子の間に、該第４のトランジスタは前記第２の端子と前記低い電位に結合されており、
前記第１〜第４のトランジスタは、前記検出結果が前記目標温度よりも高いときには前記第１の端子から前記温度素子を通って前記第２の端子の方向に駆動電流を流し、低いときには前記第２の端子から前記温度素子を通って前記第１の端子の方向に前記駆動電流を流すように、前記制御信号に従ってそれぞれ独立にオン／オフ動作することを特徴とする発光素子の温度制御回路。
【請求項４】
請求項１に記載の温度制御回路において、
前記電圧生成手段は、基準周波信号を発生する発振手段と、前記電圧制御手段による比較誤差電圧と前記基準周波信号を比較し、該比較結果に応じてパルス幅が変化する変調信号を発生するパルス幅変調手段と、該変調信号に従って前記入力電源をスイッチング出力する手段と、該出力を平滑して前記ＤＣ電圧を生成し、前記電圧制御手段および前記駆動手段に供給する手段とを備えることを特徴とする発光素子の温度制御回路。
【請求項５】
請求項１または４に記載の温度制御回路において、
前記設定手段は、前記第１の端子と前記第２の端子間の電位差の絶対値を検出する手段と、前記基準電圧を発生する手段と、前記基準電圧に前記絶対値を加算して前記目標電圧を設定する手段とを備えることを特徴とする発光素子の温度制御回路。
【請求項６】
請求項１に記載の温度制御回路において、
前記温度制御手段は、
前記発光素子の前記目標温度に応じて設定した電圧と前記検出結果との誤差電圧を検出する誤差検出手段と、
該誤差電圧を入力し、前記温度制御素子と前記温度検出手段を含んだ発光部の熱応答特性に応じて位相補償した信号を前記制御信号として発生するループフィルタ部と
を備えることを特徴とする発光素子の温度制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子の温度制御回路に関し、特に、半導体レーザ等の発光素子の温度を検出し、該検出結果に応じて半導体レーザ等を最適に温度制御する温度制御回路に関する。
【背景技術】
【０００２】
半導体レーザ等の温度を検出し、該検出結果に応じて半導体レーザ等の温度を最適に制御する技術が、特許文献１，特許文献２等に開示されている。
【０００３】
前者の従来技術における制御回路は、熱電冷却素子を用いてレーザダイオードの温度を一定に保つ温度制御を行なうものであり、温度センサーによるレーザダイオードの温度検出信号を増幅し、この増幅信号は積分回路で基準電圧と比較される。積分回路からの比較出力によってパルス幅変調器（以下、ＰＷＭ変調器）をコントロールし、ＰＷＭ変調器はスイッチングトランジスタをコントロールする。スイッチングトランジスタはフィルタ回路を介して電源電圧のパルス幅を変化させる。フィルタリングされた電源電圧はモードコントローラに印加される。モードコントローラは積分回路からの比較出力によってコントロールされ、電流の方向を切り替える。電源はレーザダイオードを一定温度に保持するために熱電冷却素子に印加される。
【０００４】
後者の従来技術における温度制御回路は、注入電流の向きによって加熱・冷却のいずれも可能な電−熱変換素子の温度を検出して電気信号に変換する温度−電気変換回路と、この電気信号を基準信号と比較する比較回路と、電−熱変換素子を電流駆動する電圧−電流変換回路を備える。電圧−電流変換回路はＮＰＮトランジスタおよびＰＮＰトランジスタを含んでおり、その入力端子は比較回路の出力端子に接続されている。さらに、その入力端子とＮＰＮトランジスタおよびＰＮＰトランジスタのベースの間に、レベルシフト回路がそれぞれ独立に挿入されている。
【０００５】
【特許文献１】米国特許第４，６３１，７２８号明細書
【特許文献２】特開昭５９−２２４９３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前者の従来技術における制御回路では電流駆動部をＰＷＭ制御しており、アナログ制御方式と比較して電源使用効率の点で有利であり、損失のない理想的な条件で動作すれば１００％の電源使用効率が達成される。実際には、スイッチングトランジスタやインダクタのインピーダンスのため電源使用効率は最大で８５〜８６％ほど（後掲の図３中に参照符号Ｂ´で示す）であり、また、スイッチングノイズ防止のための平滑回路（Ｆｉｇ．１参照）を設ける必要がある。さらに、加熱および冷却用に双方向に駆動電流を流す場合には、この平滑回路を２回路設けなければならないが、特に、駆動電流を大きくする場合には平滑回路としてコイルとコンデンサを含んだ大型のものが必要となるため、回路の実装規模の増大を招くという問題がある。
【０００７】
一方、後者の従来技術における温度制御回路では、電−熱変換素子に流れる電流がリニア制御される（第５図参照）ことから、トランジスタのコレクタ−エミッタ間電圧またはＦＥＴのドレイン−ソース間電圧として、０〜電源電圧Ｖｃｃ（Ｖ）が発生する。この電圧による電力によってトランジスタまたはＦＥＴに熱損失を生じるため、電−熱変換素子での消費電力以上の電力を消費することとなり、電源使用効率が低下するという問題がある。なお、電−熱変換素子の駆動電流はスイッチングされないため、原理的にスイッチングノイズの問題は生じ得ない。
【０００８】
本発明の目的は、前者の従来技術における問題と後者の従来技術における問題を共に解決し、電源使用効率が良好であって、回路規模が増大することなく、かつ、スイッチングノイズが問題となることのない発光素子の温度制御回路を提供することである。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために本発明の一態様では、発光素子の温度を検出する温度検出手段と、該検出結果に応じた制御信号とＤＣ電圧とを供給されて駆動電圧を発生する駆動手段と、前記駆動電圧を印加されて前記発光素子の温度制御を行なうための温度制御素子とを備えた発光素子の温度制御回路において、前記温度制御素子は、流れる電流の向きに応じて加熱または冷却動作を行なう素子であって、さらに、前記駆動電圧をフィードバックして前記ＤＣ電圧を制御する手段であって、入力電源をＰＷＭ変調して前記ＤＣ電圧を生成する電圧生成手段と、前記駆動電圧を検出して前記発光素子の目標温度に応じた基準電圧との誤差電圧から前記ＤＣ電圧の目標値を設定する設定手段と、前記目標値と前記ＤＣ電圧を比較して前記目標値に制御する電圧制御手段とを備える電圧調整手段と、前記目標温度と前記検出結果の誤差に基づいた量の電流を前記駆動手段により前記温度制御素子に流して前記加熱または冷却動作を行なって前記発光素子を前記目標温度に制御するための前記制御信号を生成する温度制御手段とを具備した形態の発光素子の温度制御回路を実施した。
【００１０】
本発明の他の態様では、前記温度制御素子は第１の端子と第２の端子の間に接続されており、前記駆動手段は、前記第１の端子に接続されて前記制御信号を供給される第１の駆動手段と、前記第２の端子に接続されて前記制御信号を供給される第２の駆動手段を有し、前記第１および第２の駆動手段は、前記ＤＣ電圧により駆動されて前記制御信号に従って制御され、前記検出結果が前記目標温度よりも高いときには前記第１の端子から前記第２の端子の方向に、低いときには逆方向に前記電流を流すように線形動作する制御素子をそれぞれ有する形態とすることができる。
【００１１】
本発明の他の態様では、前記第１の駆動手段は前記第１の端子を介して縦続接続された第１および第２のトランジスタを前記制御素子として備え、該第１のトランジスタは前記ＤＣ電圧と前記第１の端子の間に、該第２のトランジスタは前記第１の端子と前記第１および第２の端子の各電位よりも低い電位に結合されており、前記第２の駆動手段は前記第２の端子を介して縦続接続された第３および第４のトランジスタを前記制御素子として備え、該第３のトランジスタは前記ＤＣ電圧と前記第２の端子の間に、該第４のトランジスタは前記第２の端子と前記低い電位に結合されており、前記第１〜第４のトランジスタは、前記検出結果が前記目標温度よりも高いときには前記第１の端子から前記温度素子を通って前記第２の端子の方向に駆動電流を流し、低いときには前記第２の端子から前記温度素子を通って前記第１の端子の方向に前記駆動電流を流すように、前記制御信号に従ってそれぞれ独立にオン／オフ動作する形態とすることができる。
【００１２】
本発明の他の態様では、前記電圧生成手段は、基準周波信号を発生する発振手段と、前記電圧制御手段による比較誤差電圧と前記基準周波信号を比較し、該比較結果に応じてパルス幅が変化する変調信号を発生するパルス幅変調手段と、該変調信号に従って前記入力電源をスイッチング出力する手段と、該出力を平滑して前記ＤＣ電圧を生成し、前記電圧制御手段および前記駆動手段に供給する手段とを備える形態とすることができる。
【００１３】
本発明の他の態様では、前記設定手段は、前記第１の端子と前記第２の端子間の電位差の絶対値を検出する手段と、前記基準電圧を発生する手段と、前記基準電圧に前記絶対値を加算して前記目標電圧を設定する手段とを備える形態とすることができる。
【００１４】
本発明の他の態様では、前記温度制御手段は、前記発光素子の前記目標温度に応じて設定した電圧と前記検出結果との誤差電圧を検出する誤差検出手段と、該誤差電圧を入力し、前記温度制御素子と前記温度検出手段を含んだ発光部の熱応答特性に応じて位相補償した信号を前記制御信号として発生するループフィルタ部とを備える形態とすることができる。
【発明の効果】
【００１５】
本発明に係る発光素子の温度制御回路によれば、温度制御素子を駆動するための駆動電圧をフィードバックして駆動手段の電源となるＤＣ電圧を制御する電圧調整手段と、発光素子の目標温度と検出結果から発光素子を加熱または冷却するための制御信号を生成する温度制御手段とを備えたことにより、電源使用効率が良好であって、回路規模が増大することなく、かつ、スイッチングノイズが問題となることがなく、従来技術における問題を解決することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について図面を参照して説明する。  
図１は本発明の一実施形態を示すブロック図である。
【００１７】
ＥＯ（Ｅｌｅｘｔｒｏ−Ｏｐｔｉｃａｌ）モジュール部１は、発光素子であるレーザダイオードを含んだＬＤ（Ｌａｓｅｒ  Ｄｉｏｄｅ）チップ２，ペルチェ素子３，および温度検出用のサーミスタ４を備える。ペルチェ素子３とサーミスタ４はＬＤチップ２の近傍に設けられ、サーミスタ４によってペルチェ素子３の温度が検出され、ペルチェ素子３がその両端電圧に応じて発熱または冷却することでレーザダイオードが加熱または冷却される。温度検出素子としては、サーミスタに限定されない。例えば、ダイオード，感温抵抗等を代替的に使用することができる。
【００１８】
ＴＥＣ（Ｔｈｅｒｍｏ  Ｅｌｅｃｔｒｉｃ  Ｃｏｎｔｒｏｌｌｅｒ）電流駆動部５は、電源ライン７とグランド間に電流検出部６とともに縦続接続されたトランジスタＱ１とＱ２，同様に縦続接続されたトランジスタＱ３とＱ４を備える。各トランジスタにはバイポーラトランジスタまたはＦＥＴのいずれも使用することができるが、全部のトランジスタを同一タイプのものとして使用する。例えばＦＥＴを用いる場合、トランジスタＱ１をＰ型ＦＥＴとし、トランジスタＱ２をＮ型ＦＥＴとする。トランジスタＱ３とＱ４についても同様である。一方、バイポーラトランジスタを用いる場合、トランジスタＱ１をＰＮＰ型とし、トランジスタＱ２をＮＰＮ型とする。トランジスタＱ３とＱ４についても同様である。電流検出部６は過電流検出のためのものである。
【００１９】
後述する電流方向制御部からの制御信号は、各トランジスタＱ１〜Ｑ４のベースまたはゲートに入力される。各トランジスタＱ１〜Ｑ４は後述の通りにスイッチング動作して、制御信号に応じたコレクタ−エミッタ間電圧（ドレイン−ソース間電圧）を発生し、これにより、ペルチェ素子３両端の電圧Ｖａと電圧Ｖｂが制御される。このように、ペルチェ素子３は、電圧Ｖａと電圧Ｖｂの電位差に応じた電流が流れるようにＴＥＣ電流駆動部５により駆動制御される。
【００２０】
なお、加熱または冷却の一方の動作のみを行なう場合にはペルチェ素子３に対して一方向に電流を流せばよいことから、ＴＥＣ電流駆動部５は２つのトランジスタを備えればよく、トランジスタＱ１とＱ４を備えるか、或いはトランジスタＱ２とＱ３を備えればよい。
【００２１】
上記電位差の絶対値Ｖｔｅｃ＝|Ｖａ−Ｖｂ|がペルチェ電圧検出部１８により検出されてＤＣ電圧調整部１０に入力され、ここで、この検出した電圧と基準電圧に基づいて、電源使用効率向上のために電源ライン７のＤＣ電圧制御が最適になされる。
【００２２】
ここで、ＤＣ電圧調整部１０について説明する。  
ＤＣ電圧調整部１０は、制御部１１，基準発振部１２，ＰＷＭ変調部１３，直流電源９からの入力をスイッチングするＦＥＴ１４，平滑部１５，比較部１６，基準電圧発生部１７，および加算器１９を備え、電源入力から電源ライン７のＤＣ電圧Ｖａｔｃを発生する。
【００２３】
制御部１１は基準電圧発生部１７の基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２を設定するとともに、基準発振部１２の基準発振周波数ｆｏｃｓを設定する。基準電圧Ｖｒｅｆ１は電源ライン７のＤＣ電圧Ｖａｔｃを最小限必要な目標値に設定するための電圧であり、ペルチェ電圧検出部１８により検出されたＶｔｅｃと加算器１９により加算され、ＤＣ電圧目標値Ｖｓｅｔｃｏｍｐが発生される。
【００２４】
制御部１１はまた、温度設定部２２に温度目標値を与えることもでき、これに従ってループフィルタ部２４の動作状態を設定するように構成することもできるが、図３に示した実施形態は、基準電圧発生器１７からの基準電圧Ｖｒｅｆ２に基づいて温度目標値を設定する構成を採っている。
【００２５】
なお、制御部１１はシリアル通信インターフェース（図示せず）を内部に備えることができ、この場合、シリアル通信機能を用いて外部の設定回路（図示せず）から受信した設定情報に従って上記の動作をすることになる。
【００２６】
基準発振周波数ｆｏｃｓは例えば図２（ａ）の三角波形状の一定周期とされ、直流電源９によって駆動されるＰＷＭ変調部１３に入力される（基準発振周波数ｆｏｃｓは三角波でなくともよく、鋸波形状であってもよい。）。ＰＷＭ変調部１３にはさらに、比較部１６からの後述する比較誤差電圧Ｖｓｅｔｐｗｍ（図２（ａ）参照）が入力され、ＰＷＭ変調部１３はＦＥＴ１４のゲートに、基準発振周波数ｆｏｃｓと比較誤差電圧Ｖｓｅｔｐｗｍの比較結果に応じてパルス幅が変化するＰＷＭ変調信号Ｖｐｗｍ（図２（ｂ）参照）を供給する。
【００２７】
ＦＥＴ１４は、ＰＷＭ変調信号Ｖｐｗｍによってスイッチングすることで直流電源９からのＶｃｃ電源入力をＰＷＭ制御し、スイッチング出力された変調矩形波は平滑部１５において平滑され、ＤＣ電圧Ｖａｔｃ（図２（ｃ）参照）に変換されて電源ライン７上に供給されるとともに、比較部１６へと入力される。比較部１６では、加算器１９が発生したＤＣ電圧目標値ＶｓｅｔｃｏｍｐとＤＣ電圧Ｖａｔｃとの比較誤差電圧ＶｓｅｔｐｗｍをＰＷＭ変調部１３に入力する。
【００２８】
このようなＤＣ電圧調整部１０の働きにより、電源ライン７上に供給されるＤＣ電圧Ｖａｔｃは、常にペルチェ素子３の両端の電位差の絶対値に基準電圧Ｖｒｅｆ１を加算した値（＝Ｖｒｅｆ１＋Ｖｔｅｃ）となるように帰還制御されて適切な値に可変調整され、基準電圧Ｖｒｅｆ１を一定とした場合の各トランジスタの負荷直線は図３中にＡで示した通りとなる。
【００２９】
図３において、横軸はＴＥＣ電流駆動部５のＦＥＴ（またはトランジスタ）のドレイン−ソース間電圧Ｖｄｓ（またはコレクタ−エミッタ間電圧Ｖｃｅ）を、縦軸はペルチェ素子３に流れる駆動電流Ｉｔｅｃを、曲線はＴＥＣ電流駆動部５のＦＥＴ（またはトランジスタ）のゲート−ソース間電圧Ｖｇｓ（またはベース電流Ｉｂ）を表わしている。参照符号Ｂは従来技術におけるアナログ動作の場合の負荷直線である。
【００３０】
ＴＥＣ電流駆動部５の駆動電圧を可変制御する上記フィードバック制御によれば、電源使用効率を図４中に参照符号Ａで示す通りとすることができる。図３において、横軸はペルチェ素子３の駆動電流Ｉｔｅｃ、縦軸は電源使用効率を表わしており、また、参照符号Ｂはアナログ動作の場合の従来技術における電源使用効率を、参照符号Ｂ´はＰＷＭ制御の場合の従来技術における電源使用効率をそれぞれあらわす。図４から明らかな通り、回路規模の増大を伴わなければスイッチングノイズの問題を避けることができないＢ´の従来技術には僅かながら及ばないものの（Ｉｔｅｃが１．７［Ａ］を超える範囲では、本実施形態の方が優っている）、Ｂの従来技術と比較すると大幅な電源使用効率の向上を実現することができる。
【００３１】
なお、図３中に参照符号Ｃで示したように基準電圧Ｖｒｅｆ１をペルチェ素子の駆動電流Ｉｔｅｃの関数として可変させるように制御部１１による制御を行なえば、より電源使用効率を向上することができる。
【００３２】
次に、温度制御部２０によるＬＤチップ２の温度制御について説明する。  
温度制御部２０は、サーミスタ４からの温度検出信号と基準電圧発生部１７からの基準電圧Ｖｒｅｆ２に基づいて、トランジスタＱ１〜Ｑ４への制御信号を発生するものである。温度制御部２０は、温度監視部２１，温度設定部２２，温度誤差検出部２３，ループフィルタ部２４，電流量制御部２５，および電流方向制御部２６から構成される。電流量制御部２５と電流方向制御部２６は、電源ライン７のＤＣ電圧Ｖａｔｃによって駆動される。
【００３３】
温度監視部２１にはサーミスタ４からＬＤチップ２の温度検出信号と、基準電圧発生部１７からＬＤチップ２内のレーザダイオードの目標温度に応じた基準電圧Ｖｒｅｆ２が入力され、温度監視部２１はＬＤチップ２の温度を監視し、監視結果をモニタ信号ＶLDとして出力する。温度設定部２２には上記基準電圧Ｖｒｅｆ２が入力され、温度設定部２２はＬＤチップ２の温度をコントロールする際の目標値ＶTEMPを出力する。
【００３４】
モニタ信号ＶLDと目標値ＶTEMPは温度誤差検出部２３に入力され、ここで、実際の検出温度に対応したモニタ信号ＶLDと目標値ＶTEMPが比較され、誤差電圧ＶERRORがループフィルタ部２４へと出力される。温度誤差検出部２３はまた、モニタ信号ＶLDと目標値ＶTEMPの比較結果から、ペルチェ素子３に流す電流の方向を切替えるための信号ＩTECDを発生し、電流量制御部２５へと出力する。
【００３５】
ループフィルタ部２４はＥＯモジュール部１の熱応答特性に対して負帰還をかけて制御するためのもので、この負帰還について、図５を参照して説明する。図５は、この負帰還動作の伝達特性を説明するための説明図であって、ハード的なブロック構成と完全に一致するものではない。
【００３６】
図５に示す通り、ループフィルタ部２４は、積分器３２と微分器３３を含んだＰＩＤ補償部３１とメイン積分器３０とからなり、温度誤差検出部２３が備える２つの加算器２８，２９とで負帰還ループが構成される。図５中の各要素は同図に示した特性をそれぞれ有しており、これらの特性はＥＯモジュール部１の熱応答特性を考慮した閉ループ特性が得られるように決められている。そして、本実施形態におけるこの構成によって、ＥＯモジュール部１の熱応答特性に対して位相補償された出力信号を電流制御部２５に供給することができる。
【００３７】
なお、図５に示された各パラメータは次の通りである。  
Ｔl1：メイン積分器３０の時定数
Ｔl2：積分器３２の時定数
ＴD ：微分器３３の時定数
ＴQ ：ＥＯモジュール部１の熱応答時定数
τd ：ＥＯモジュール部１の熱応答遅れ時間
Ｇl1：メイン積分器３０の利得
Ｇl2：積分器３２の利得
ＧD ：微分器３３の利得
【００３８】
ループフィルタ部２４から位相補償された出力信号が供給されると電流制御部２５は、ペルチェ素子５に流す駆動電流Ｉｔｅｃの大きさに応じた差動信号Ｖｃｎｔを発生し、電流方向制御部２６へ供給する。
【００３９】
電流方向制御部２６では、ＥＯモジュール部１を目標の温度に制御するためにどのトランジスタをオンさせ、どのトランジスタをオフさせてペルチェ素子３に電流を流すかによって、実際の検出温度に対応したモニタ信号ＶLDと目標値ＶTEMPを比較して得られた電流方向切替え用信号ＩTECDに基づいて、差動信号Ｖｃｎｔを所定のトランジスタに制御信号としてそのまま出力する。
【００４０】
実際の検出温度が目標温度よりも低く、ＥＯモジュール部１を加熱する必要があるときには、図６（ａ）に示すようにトランジスタＱ１とＱ４をオフさせ、トランジスタＱ２とＱ３をオンさせる。これにより、駆動電流ＩｔｅｃはトランジスタＱ２とＱ３を通じてペルチェ素子３に対し図中右から左に流れる。この方向の駆動電流Ｉｔｅｃによって、ペルチェ素子３は発熱してＥＯモジュール部に対する加熱動作を行なう。
【００４１】
一方、実際の検出温度が目標温度よりも低く、ＥＯモジュール部１を加熱する必要があるときには、図６（ｂ）に示すようにトランジスタＱ２とＱ３をオフさせ、トランジスタＱ１とＱ４をオンさせる。これにより、駆動電流ＩｔｅｃはトランジスタＱ１とＱ４を通じてペルチェ素子３に対し図中左から右に流れる。この方向の駆動電流Ｉｔｅｃによって、ペルチェ素子３は発熱してＥＯモジュール部に対する加熱動作を行なう。
【００４２】
上記加熱動作時には、
Ｖcnt（Ｑ１）＝Ｖａｔｃ
Ｖcnt（Ｑ２）≒０〜（Ｖａｔｃ−Ｖｔｅｃ）／２
Ｖcnt（Ｑ３）≒Ｖａｔｃ〜｛Ｖａｔｃ−（Ｖａｔｃ−Ｖｔｅｃ）／２｝
Ｖcnt（Ｑ４）＝０
となり、上記冷却動作時には、
Ｖcnt（Ｑ１）＝Ｖａｔｃ〜｛Ｖａｔｃ−（Ｖａｔｃ−Ｖｔｅｃ）／２｝
Ｖcnt（Ｑ２）≒０
Ｖcnt（Ｑ３）≒Ｖａｔｃ
Ｖcnt（Ｑ４）＝０〜（Ｖａｔｃ−Ｖｔｅｃ）／２
となる。
【００４３】
このように、レーザダイオード（ＬＤチップ２）の温度検出結果に応じて、加熱または冷却のために電流の向きを切替えるように、電源使用効率の良好な電流方向制御を行なう構成とした本実施形態によれば、トランジスタがスイッチングすることなくリニア（アナログ）動作するのでスイッチングノイズの問題がなく、したがって、ノイズ除去用に大型のＬＣフィルタを必要とすることもないので回路規模の増大をきたすこともない。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施形態を示すブロック図である。
【図２】本発明の一実施形態におけるＤＣ電圧調整部の動作を説明するための波形図である。
【図３】本発明においてレーザダイオードを駆動する駆動部の負荷直線を従来技術と比較して示す特性図である。
【図４】本発明による電源使用効率の向上を従来技術と比較して示す特性図である。
【図５】本発明の一実施形態におけるループフィルタ部の補償動作を説明するための説明図である。
【図６】本発明の一実施形態におけるＴＥＣ電流駆動部の各トランジスタの制御動作を説明するための動作説明図である。
【符号の説明】
【００４５】
１  ＥＯモジュール部
２  ＬＤチップ
３  ペルチェ素子
４  サーミスタ
５  ＴＥＣ電流駆動部
６  電流検出部
７  電源ライン
９  直流電源
１０  ＤＣ電圧調整部
１１  制御部
１２  基準発振部
１３  ＰＷＭ変調部
１５  平滑部
１６  比較部
１７  基準電圧発生部
１８  ペルチェ電圧検出部
１９，２８，２９  加算器
２０  温度制御部
２１  温度監視部
２２  温度設定部
２３  温度誤差検出部
２４  ループフィルタ部
２５  電流量制御部
２６  電流方向制御部
３０  メイン積分器
３１  ＰＩＤ補償部
３２  積分器
３３  微分器
【図１】
2005057537.tif 000003
【図２】
2005057537.tif 000004
【図３】
2005057537.tif 000005
【図４】
2005057537.tif 000006
【図５】
2005057537.tif 000007
【図６】
2005057537.tif 000008