(57)【要約】【課題】  使用周波数帯域よりも高い周波数帯で発生する異常発振を防止する。【解決手段】  高周波用の半導体増幅素子２３の接地用端子を微少インダクタンスを有する第１のインダクタンス手段２６を介して接地し、半導体素子２３の出力端子にストリップ線路２７を介して電源電圧を給電し、ストリップ線路２７の給電端を微少インダクタンスを有する第２のインダクタンス手段２９を介して接地し、ストリップ線路２７と第２のインダクタンス手段２９との接続点と半導体増幅素子２３の接地用端子２３ａとの間に容量手段３１を接続して第１及び第２のインダクタンス手段２６、２９と容量手段３１とによってπ型のハイパスフィルタ３２を構成した。【選択図】        図１
2005323085.tif 000002
【特許請求の範囲】
【請求項１】
高周波用の半導体増幅素子の接地用端子を微少インダクタンスを有する第１のインダクタンス手段を介して接地し、前記半導体増幅素子の出力端子にストリップ線路を介して電源電圧を給電し、前記ストリップ線路の給電端を微少インダクタンスを有する第２のインダクタンス手段を介して接地し、前記ストリップ線路と前記第２のインダクタンス手段との接続点と前記半導体増幅素子の前記接地用端子との間に容量手段を接続して前記第１及び第２のインダクタンス手段と前記容量手段とによってπ型のハイパスフィルタを構成したことを特徴とする高周波増幅器。
【請求項２】
前記ハイパスフィルタのカットオフ周波数を増幅すべき周波数帯域の最高周波数以上としたことを特徴とする請求項１に記載の高周波増幅器。
【請求項３】
前記半導体増幅素子を上面に搭載する回路基板を設け、前記回路基板に第１及び第２の表裏導通孔を設け、前記半導体増幅素子の前記接地用端子を前記第１の表裏導通孔の上面側電極に接続すると共に、前記ストリップ線路の給電端を前記第２の表裏導通孔の上面側電極に接続し、前記第１の表裏導通孔の上面側電極と前記第２の表裏導通孔の上面側電極との間に容量成分を有する回路素子を接続し、前記第１の表裏導通孔の下面側電極と前記第２の表裏導通孔の下面側電極とを接地したことを特徴とする請求項１又は２に記載の高周波増幅器。
【請求項４】
前記回路素子をチップ型抵抗素子としたことを特徴とする請求項３に記載の高周波増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波増幅器に関する。
【背景技術】
【０００２】
図３に示されるように、入力端子５から入力される受信信号がコンデンサ７を経由して電界効果トランジスタ４のゲートＧに供給される。ここでハイインピーダンス線路９、コンデンサ１１、ゲート電圧用端子１４はＦＥＴ４にゲート電圧を供給する回路である。また、ハイインピーダンス線路１０、コンデンサ１２、ドレイン用端子１４はＦＥＴ４にドレイン電圧を供給する回路である。インダクタンス１５は後述するＦＥＴ４の安定指数改善用のコイルである。
【０００３】
受信信号はＦＥＴ４により増幅されて、コンデンサ８を介して出力端子６に増幅された出力が得られる。インダクタンス１５は使用周波数の帯域内でＦＥＴ４の安定指数を改善するためのものであり、ＦＥＴ４のソース電極をインダクタンス１５を介して接地している（例えば、特許文献１参照。）。
【０００４】
【特許文献１】特開平０６−１８８６４３号公報（図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような高周波増幅器をミリ波帯で使用すると、ストリップ線路を構成する回路基板の内部に共振モードが生じてインピーダンスが乱れ、ＦＥＴのトランジション周波数が高いと使用周波数帯域外（高い方の）において異常発振を起こし易かった。
【０００６】
本発明は、使用周波数帯域よりも高い周波数帯で発生する異常発振を防止することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、高周波用の半導体増幅素子の接地用端子を微少インダクタンスを有する第１のインダクタンス手段を介して接地し、前記半導体増幅素子の出力端子にストリップ線路を介して電源電圧を給電し、前記ストリップ線路の給電端を微少インダクタンスを有する第２のインダクタンス手段を介して接地し、前記ストリップ線路と前記第２のインダクタンス手段との接続点と前記半導体増幅素子の前記接地用端子との間に容量手段を接続して前記第１及び第２のインダクタンス手段と前記容量手段とによってπ型のハイパスフィルタを構成した。
【０００８】
また、前記ハイパスフィルタのカットオフ周波数を増幅すべき周波数帯域の最高周波数以上とした。
【０００９】
また、前記半導体増幅素子を上面に搭載する回路基板を設け、前記回路基板に第１及び第２の表裏導通孔を設け、前記半導体増幅素子の前記接地用端子を前記第１の表裏導通孔の上面側電極に接続すると共に、前記ストリップ線路の給電端を前記第２の表裏導通孔の上面側電極に接続し、前記第１の表裏導通孔の上面側電極と前記第２の表裏導通孔の上面側電極との間に容量成分を有する回路素子を接続し、前記第１の表裏導通孔の下面側電極と前記第２の表裏導通孔の下面側電極とを接地した。
【００１０】
また、前記回路素子をチップ型抵抗素子とした。
【発明の効果】
【００１１】
請求項１の発明によれば、高周波用の半導体増幅素子の接地用端子を微少インダクタンスを有する第１のインダクタンス手段を介して接地し、半導体素子の出力端子にストリップ線路を介して電源電圧を給電し、ストリップ線路の給電端を微少インダクタンスを有する第２のインダクタンス手段を介して接地し、ストリップ線路と第２のインダクタンス手段との接続点と半導体増幅素子の接地用端子との間に容量手段を接続して第１及び第２のインダクタンス手段と容量手段とによってπ型のハイパスフィルタを構成したので、半導体増幅素子に負帰還がかかり、異常発振を防止できる。
【００１２】
また、請求項２の発明によれば、ハイパスフィルタのカットオフ周波数を増幅すべき周波数帯域の最高周波数以上としたので、使用周波数帯域よりも高い周波数における異常発振が防止できる。
【００１３】
また、請求項３の発明によれば、半導体増幅素子を上面に搭載する回路基板を設け、回路基板に第１及び第２の表裏導通孔を設け、半導体増幅素子の接地用端子を第１の表裏導通孔の上面側電極に接続すると共に、ストリップ線路の給電端を第２の表裏導通孔の上面側電極に接続し、第１の表裏導通孔の上面側電極と第２の表裏導通孔の上面側電極との間に容量成分を有する回路素子を接続し、第１の表裏導通孔の下面側電極と第２の表裏導通孔の下面側電極とを接地したので、表裏導通孔によって微少インダクタンスが得られ、回路素子を接続するだけで簡単にハイパスフィルタを構成できる。
【００１４】
また、請求項４の発明によれば、一般的な回路素子であるチップ型抵抗素子を用いてハイパスフィルタを構成できる。
【発明を実施するための最良の形態】
【００１５】
図１は本発明の高周波増幅器の回路図である。図１において、入力端２１で受けた受信信号はストリップ線路２２を介して高周波用の半導体増幅素子（電界効果トランジスタ又はバイポーラトランジスタ）２３の入力端子（ゲート等）に入力される。この入力端子にはバイアス電源Ｂからストリップ線路２４を介して供給される。ストリップ線路２４の給電端に接続されたオープンスタブ２５はこの給電端を０インピーダンスに近くするためのものである。
【００１６】
半導体素子２３の接地用端子（ソース等）は微少インダクタンスを有する第１のインダクタンス手段２６を介して接地される。半導体素子２３の出力端子（ドレイン等）には、電源Ｖからストリップ線路２７を介して給電される。また、ストリップ線路２７の給電端に接続されたオープンスタブ２８はこの給電端を０インピーダンスに近くするためのものである。
【００１７】
ストリップ線路２７の給電端（オープンスタブ２８との接続点）は微少インダクタンスを有する第２のインダクタンス手段２９を介して接地されるが、ストリップ線路２７の給電端と第２のインダクタンス手段２９との間にはこれを直流的に絶縁するための直流カットコンデンサ３０が介挿される。また、第１のインダクタンス手段２６と第２のインダクタンス手段２９とは容量手段３１によって接続され、これら第１及び第２のインダクタンス手段２６、２９と容量手段３１とによってπ型のハイパスフィルタ３２構成される。このハイパスフィルタ３２のカットオフ周波数は、使用周波数帯域の最高周波数よりも高くなっている。
【００１８】
そして、半導体増幅素子２３の出力端子に出力された信号はストリップ線路３３を介して出力端３４に供給される。
【００１９】
以上の構成において、半導体増幅素子２３に給電するためのストリップ線路２７の給電端は完全な０インピーダンスとはなっていないので、ここに出力信号の一部が現れ、ハイパスフィルタ３２を介して半導体増幅素子２３の接地用端子に使用周波数帯域の最高周波数以上で負帰還がかかる。よって、利得が低下して異常発振が防止できる。一般に、増幅器の安定係数Ｋは増幅素子の利得が大きい程小さくなって異常発振を起こしやすいが、この利得を下げることで安定係数を大きくして異常発振が防止される。
【００２０】
以上の高周波増幅器は回路基板４０に構成される。
【００２１】
図２は、この高周波増幅器を回路基板４０に構成した場合の、図１に示すＡ部の要部断面図である。半導体増幅素子２３を上面に搭載する回路基板４０には第１の表裏導通孔（いわゆる、スルーホール）４１と第２の表裏導通孔４２とが形成される。回路基板４０の上面には第１の表裏導通孔４１に接続された上面電極４１ａと、第２の表裏導通孔４２に接続された上面電極４２ａとが設けられる。また、回路基板４０の下面には第１の表裏導通孔４１に接続された下面電極４１ｂと、第２の表裏導通孔４２に接続された下面電極４２ｂとが設けられる。下面の下面電極４１ｂ及び４２ｂは接地される。
【００２２】
そして、上面電極４１ａと４２ａとの間には、端子間に容量成分を有した回路素子４３、例えば、チップ型抵抗素子が接続される。この回路素子４３は、図１に示された容量手段３１となるものである。また、上面電極４１ａには半導体増幅素子２３の接地用端子２３ａが接続される。さらに、上面電極４２ａには、直流カットコンデンサ３０の一方の電極が接続される。
【００２３】
以上の構成によれば、２つの表裏導通孔４１、４２は微少インダクタンスを有するので、これを利用して回路素子４３と共にハイパスフィルタが構成できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の高周波増幅器の構成を示す回路図である。
【図２】本発明の高周波増幅器の要部断面図である。
【図３】従来の高周波増幅器の構成を示す回路図である。
【符号の説明】
【００２５】
２１：入力端
２２、２４、２７、３３：ストリップ線路
２３：半導体増幅素子
２３ａ：接地用端子
２５、２８：オープンスタブ
２６：第１のインダクタンス手段
２９：第２のインダクタンス手段
３０：直流カットコンデンサ
３１：容量手段
３２：ハイパスフィルタ
３４：出力端
４０：回路基板
４１：第１の表裏導通孔
４２：第２の表裏導通孔
４１ａ、４２ａ：上面電極
４１ｂ、４２ｂ：下面電極
４３：回路素子
【図１】
2005323085.tif 000003
【図２】
2005323085.tif 000004
【図３】
2005323085.tif 000005