(57)【要約】【課題】広い範囲の基準電流を適用することができ、且つ、製造工程誤差による電流オフセットを減らし、高電流出力モードでも出力段に充分な電圧を供給することが可能なフラットパネルディスプレイ用ドライバを提供すること。【解決手段】基準電流源（１２）と、入力される基準電流の大きさ別に活性化する基準電流駆動ブロックを選択する駆動ブロック選択部（１４）と、低電圧用ＭＯＳトランジスタから具現され、前記駆動ブロック選択部（１４）を介して流入される基準電流をミラーリングする第１電流ミラー手段を有する複数の前記基準電流駆動ブロック（３０）と、高電圧用ＭＯＳトランジスタから構成され、前記選択された基準電流駆動ブロックより流入されるミラーリング電流をミラーリングして出力する第２電流ミラー手段を有する複数のチャネル（５０）とを備える。【選択図】図４
2005321759.tif 000002
【特許請求の範囲】
【請求項１】
基準電流源から供給される基準電流を参照して生成される駆動電流で複数のセグメントラインを駆動するフラットパネルディスプレイ用ドライバであって、
前記基準電流の大きさに応じて活性化する基準電流駆動ブロックを選択する駆動ブロック選択部と、
前記セグメントラインを駆動する複数のセグメントライン駆動部と、
前記基準電流を、複数の前記セグメントライン駆動部に伝達する複数の前記基準電流駆動ブロックと、を備えることを特徴とするフラットパネルディスプレイ用ドライバ。
【請求項２】
複数の前記セグメントライン駆動部が、前記基準電流の大きさに等しい出力電流を発生させて、各々割り当てられた前記セグメントラインに出力する複数のチャネルを備えることを特徴とする請求項１に記載のフラットパネルディスプレイ用ドライバ。
【請求項３】
複数の前記セグメントライン駆動部が、前記基準電流の大きさに等しい出力電流を発生させて、複数の前記セグメントラインのうち、いずれかを選択して出力するチャネルを備えることを特徴とする請求項１に記載のフラットパネルディスプレイ用ドライバ。
【請求項４】
前記駆動ブロック選択部は、
前記基準電流に変換される前のピクセルデータのデジタル値に応じて、活性化する前記基準電流駆動ブロックを選択することを特徴とする請求項１ないし請求項３のいずれか一項に記載のフラットパネルディスプレイ用ドライバ。
【請求項５】
前記基準電流駆動ブロックは、前記基準電流をミラーリングして、ミラーリング電流を発生させる第１電流ミラー手段を備えることを特徴とする請求項１ないし請求項３のいずれか一項に記載のフラットパネルディスプレイ用ドライバ。
【請求項６】
前記基準電流駆動ブロックは、前記基準電流をミラーリングして、ミラーリング電流を発生させる第１電流ミラー手段を備え、
前記チャネルは、前記ミラーリング電流をミラーリングして、前記出力電流を発生させる第２電流ミラー手段を備えることを特徴とする請求項２または請求項３に記載のフラットパネルディスプレイ用ドライバ。
【請求項７】
前記第１電流ミラー手段は、低電圧用素子を用いて構成されることを特徴とする請求項５又は請求項６に記載のフラットパネルディスプレイ用ドライバ。
【請求項８】
前記第２電流ミラー手段は、高電圧用素子を用いて構成されることを特徴とする請求項６に記載のフラットパネルディスプレイ用ドライバ。
【請求項９】
前記第１電流ミラー手段は、
前記基準電流が流入するドレインとゲートが接続されており、ソースが接地される第１ＮＭＯＳトランジスタと、
ゲートが前記第１ＮＭＯＳトランジスタのゲートに接続され、ソースが接地され、ドレインを介して前記ミラーリング電流を発生させる第２ＮＭＯＳトランジスタとを備えることを特徴とする請求項５又は請求項６に記載のフラットパネルディスプレイ用ドライバ。
【請求項１０】
前記第２電流ミラー手段は、
ソースが高電圧の電源電圧に接続され、ゲートとドレインが接続されて前記ミラーリング電流を入力される第１ＰＭＯＳトランジスタと、
ソースが前記高電圧の電源電圧に接続され、ゲートが前記第１ＰＭＯＳトランジスタのゲートに接続され、ドレインを介して前記出力電流を発生させる第２ＰＭＯＳトランジスタを備えることを特徴とする請求項６に記載のフラットパネルディスプレイ用ドライバ。
【請求項１１】
前記基準電流駆動ブロックは、半導体チップの中央の基準基板領域に配置され、前記チャネルは、前記半導体チップの中央の基準基板領域の周囲のチャネル基板領域に配置されることを特徴とする請求項２または請求項３に記載のフラットパネルディスプレイ用ドライバ。
【請求項１２】
前記出力電流を割り当てられた前記セグメントラインに出力するように前記チャネルを活性化するためのチャネルスイッチをさらに備えることを特徴とする請求項２に記載のフラットパネルディスプレイ用ドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データを、対応する大きさの電流として出力するフラットパネルディスプレイのドライバに関し、特に、有機ＥＬディスプレイのＯＬＥＤドライバに関する。
【背景技術】
【０００２】
フラットパネルディスプレイ（以下ＦＰＤという）の発光強度は、一般的に輝度(Luminance)と階調(Gradation)で示すが、輝度とは、画面全体に対して設定された明るさの程度を意味し、階調とは、各ピクセル別に受信したビデオデータによって設定された輝度内での明るさの程度を意味する。
【０００３】
有機ＥＬ（Organic Electro-Luminescent）素子は自発光素子であって、流入する電流量に比例して発光強度が調整されるため、有機ＥＬディスプレイ（ＯＬＥＤ：Organic Light Emitting Diode Display）の輝度及び階調を調整するための電流ドライバの制御には電流ミラー、また出力ラインのスイッチング間隔を調整するためには、平均電流量の調整などの方法によりＦＰＤのピクセルに出力する電流量を調節する。
【０００４】
図１は、通常の有機電界発光素子（有機ＥＬ素子）を用いたＦＰＤの構成を示すブロック図である。図１に示されているように、有機電界発光素子を用いたＦＰＤは、複数の単位ピクセルｘｙがマトリックス状に配置されているディスプレイパネル１と、セグメントラインを制御するセグメントライン制御部２と、共通ラインを制御する共通ライン制御部３とを備えている。
【０００５】
ディスプレイパネル１は、縦方向に複数のセグメントライン(Segment Line）を備え、横方向には、複数の共通ラインを備え、セグメントラインと共通ラインとが交差する点ごとに１つの単位ピクセルｘｙを備える。ここで、セグメントラインは、ソースライン(Source Line)ともいい、共通ラインは、スキャンライン(Scan Line)ともいう。
【０００６】
ディスプレイパネル１は、セグメントラインと共通ラインとが交差する点ごとに形成される単位ピクセルのマトリックスにより構成されるが、１つの単位ピクセルｘｙは、１つの有機電界発光素子及び１つのキャパシタにより構成される。有機電界発光素子の一方のノードとキャパシタの一方のノードは、１つのセグメントラインと接続され、有機電界発光素子の他方のノードとキャパシタの他方のノードは、１つの共通ラインと接続される。
【０００７】
共通ラインに一定の電圧を印加し、セグメントラインを介して電流を供給すれば、有機電界発光素子が光を放出する。したがって、画像データの出力は通常、まず共通ラインを選択し、次に各セグメントラインにピクセルデータに対応する電流を供給する方法で行われる。
【０００８】
前記セグメントライン制御部２を構成するＦＰＤ用ドライバを通常ソースドライバと称するが、有機ＥＬの場合には、ソースドライバは、出力用画像データが規定した基準電流と同じ電流を各セグメントラインに供給する電流ドライバとして具現される。また、ソースドライバ内の、セグメントラインと１対１に対応する出力電流駆動手段をチャネルと称する。
【０００９】
ところが、高解像度の画像ディスプレイであるほどセグメントラインと共通ラインの数が増加する。スイッチング信号だけを伝送する共通ラインは長くなっても問題が少ないが、ピクセルデータを伝送するセグメントラインは、その数が多くなるにつれて画像データを画素に伝送するのに困難さが増してくる。
【００１０】
最も大きい問題点は、基準電流源からセグメントラインまでの接続導線の長さの違いによる抵抗差により、同じ画像データに対応する駆動用出力電流を各セグメントラインに供給する際、チャネルに供給される電流及び電圧値が互いに異なってくるようになるという点である。
【００１１】
上記問題点を解決するために一般的に用いられる方法は、基準電流を発生する基準電流発生手段を複数備えてチップ全体の複数箇所に分布させ、１つの基準電流発生手段に割り当てられるチャネルの数を減らすことである。しかし、この方法だけを適用する場合、チップの面積を大きく増加させるという短所があるため、他の改善方法と共に用いてチップの面積縮小とチャネル駆動効率をトレードオフ(ｔｒａｄｅ−ｏｆｆ)することが求められる。
【００１２】
また、各チャネルの駆動電流を一致させる手段として電流ミラーが用いられる。
【００１３】
図２は、従来の電流ミラーー例を示す回路図である。
【００１４】
図２に示すように、電流ミラーを用いることにより、基準電流値と同じ電流が各ソースラインチャネルに供給される。この電流ミラーは、高電圧用ＰＭＯＳを用いて具現されるものである。ここでは、ダイオード接続された基準電流源側のＰＭＯＳ（Ｍｒｅｆ１１）に高電圧用ＰＭＯＳを用いて、電流オフセットを除去している。
【００１５】
ところで、上記従来の電流ミラーの場合、高輝度/高階調モードとなって、基準電流が増加すれば、基準トランジスタＭｒｅｆ１１のドレイン及びゲート間の電圧差が大きくなって、ゲート電圧Ｖｇ１が減少する。そして、出力トランジスタＭｎ１１のゲート電圧Ｖｇ１の降下は出力トランジスタＭｎ１１のソースの電圧降下を誘発させ、結果として出力電圧が減少するようになる。すなわち、出力電流を増加させるために基準電流値を増加させると出力電圧が減少し、発光素子への充分な電力供給が難しくなる。
【００１６】
特に、基準トランジスタＭｒｅｆ１１は、電圧に対して電流値の増加量が小さな高電圧用トランジスタであるため、Ｖｇ１の電圧降下の程度がさらに大きくなり、また相対的に低電圧用トランジスタである出力トランジスタＭｎ１１のゲート及びソース間のしきい電圧による電圧上昇は微弱であるため、出力電圧が減少する現象が一層深刻になる。
【００１７】
上記問題点を解決するために、本発明の出願人は、韓国特許出願第２００３−８２６０１号の発明を提案しており、図３に示されているように、該出願発明に係る、基準電流発生ブロックから生成される基準電流を複数のチャネルから各々ミラーリング(ｍｉｒｒｏｒｉｎｇ)し、ＦＰＤを駆動するＦＰＤ用ドライバは、低電圧用ＮＭＯＳトランジスタＭｎ１３１、Ｍｎ１３２から構成され、基準電流源１１２から発生された基準電流Ｉｒｅｆがミラーリングされた第１ミラーリング電流Ｉｍ１を入力端から印加されて流せるようにする第１電流ミラー手段１３０を有する基準電流発生ブロック１１０と、高電圧用ＰＭＯＳトランジスタＭｐｈ１５１、Ｍｐｈ１５２から構成され、前記第１ミラーリング電流Ｉｍ１をミラーリングした第２ミラーリング電流Ｉｍ２を出力信号として出力する第２電流ミラー手段１５１を有する複数のチャネル１５０を備える。
【００１８】
上記出願発明に係るＦＰＤ用ドライバでは、基準電流と駆動電流が直接ミラーリングされないため、基準電流値が増加しても出力電圧が低くならず、また第２電流ミラー手段１５１は、ミラーリングのための２個の高電圧用トランジスタＭｐｈ１５１、Ｍｐｈ１５２が出力チャネルの位置に隣接して形成されるため、ミラーリングトランジスタの製造誤差による不整合(ｍｉｓｍａｔｃｈ）のおそれが低く、さらに第１電流ミラー手段１３０は、工程誤差が小さい低電圧用トランジスタとして具現されるため、それによる電流オフセットのおそれも低いという長所が得られる。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、図２に示した従来の技術の問題点を改善した上記のＦＰＤ用ドライバは、低電圧用トランジスタの使用により、具現面積が低減され、工程誤差が小さくなるという長所がある反面、動作領域が狭いという短所が存在する。即ち、第１電流ミラー手段１３０がミラーリングできる基準電流の入力範囲が狭いという問題点があった。
【００２０】
本発明は、上記の従来の技術の問題点を解決するためになされたものであって、広い範囲の基準電流を適用することができるフラットパネルディスプレイ用ドライバを提供することを目的とする。
【００２１】
また、本発明は、製造工程誤差による電流オフセットを減らすことができるフラットパネルディスプレイ用ドライバを提供することを目的とする。
【００２２】
また、本発明は、明るさが大きい場合すなわち、高電流出力モードでも出力段に充分な電圧を供給することができるフラットパネルディスプレイ用ドライバを提供することを目的とする。
【課題を解決するための手段】
【００２３】
上記した既出願発明のように基準電流供給用に低電圧用トランジスタを用いる場合には、従来の高電圧用トランジスタを用いた場合より、基板上の基板領域に充分な空間が残るようになる。本発明は、この点を用いて、入力電圧の範囲によって適合化された低電圧用トランジスタから構成された基準電流ミラーリング部を複数具現し、入力電圧の範囲を広くしたものである。
【００２４】
上記目的を達成するために本発明に係るフラットパネルディスプレイ用ドライバは、基準電流源から供給される基準電流の大きさに等しい電流でセグメントラインを駆動するフラットパネルディスプレイ用ドライバであって、入力される基準電流の大きさに応じて、活性化する基準電流駆動ブロックを選択する駆動ブロック選択部と、基準電流源から入力される基準電流を、複数の前記セグメントラインを駆動するセグメントライン駆動部（チャネル）に伝達する複数の基準電流駆動ブロックと、前記基準電流の大きさに等しい出力電流を発生させて、各々に割り当てられたセグメントラインに出力する複数のセグメントライン駆動部（チャネル）とを備えることを特徴とする。
【００２５】
好ましくは、前記基準電流駆動ブロックは、前記基準電流をミラーリングし、ミラーリング電流を発生させる第１電流ミラー手段を備え、前記セグメントライン駆動部（チャネル）は、前記ミラーリング電流をミラーリングして出力電流を発生させる第２電流ミラー手段を備え、前記第１電流ミラー手段は、低電圧用素子を用いて製作され、前記第２電流ミラー手段は高電圧用素子を用いて製作される。
【発明の効果】
【００２６】
本発明に係るフラットパネルディスプレイ用ドライバは、チャネル駆動用に高電圧用トランジスタを用いるため、該当セグメントラインに充分な電力を供給することができるという効果があり、またチャネル駆動用電流ミラーを、隣接位置の同一規格のトランジスタを用いて形成するため、電流ミラー用のトランジスタの不整合を防止することができるという効果がある。
【００２７】
また、前記フラットパネルディスプレイ用ドライバは、基準電流駆動用に低電圧用トランジスタを用いるため、基準電流駆動段での素子製造上の誤差に起因する電流オフセットを減少させることができるという効果がある。
【００２８】
また、前記フラットパネルディスプレイ用ドライバは、基準電流の大きさに応じて割り当てられた基準電流駆動ブロックを個別に具現するため、基準電流駆動ブロックに低電圧素子を用いていても駆動できる基準電流範囲を拡張することができるという効果がある。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の最も好ましい実施の形態を詳細に説明する。
【００３０】
図４は、本発明の好ましい実施の形態に係る、フラットパネルディスプレイ（ＦＰＤ）用ドライバの全体構成を示す図である。
【００３１】
図５は、図４に示されたＦＰＤ用ドライバの全体構成における、１つのセグメントラインに電流を供給する部分を示す図である。
【００３２】
図４及び図５に示されているように、本実施の形態に係るＦＰＤ用ドライバは、基準電流を複数のチャネルから各々ミラーリングし、ＦＰＤを駆動するＦＰＤ用ドライバであって、基準電流源１２と、入力される基準電流Ｉｒｅｆの大きさに応じて活性化する基準電流駆動ブロック３０を選択する駆動ブロック選択部１４と、低電圧用ＭＯＳトランジスタからなり、前記駆動ブロック選択部１４を介して流入する基準電流Ｉｒｅｆをミラーリングする第１電流ミラー手段を有する複数の基準電流駆動ブロック３０と、高電圧用ＭＯＳトランジスタから構成され、前記選択された基準電流駆動ブロック３０を流れるミラーリング電流をミラーリングして出力信号として出力する第２電流ミラー手段を有する複数のチャネル５０とを備えている。
【００３３】
本実施の形態では、パネルの各セグメントラインと１対１に対応するように複数のチャネル５０を備えたが、場合によっては、複数のチャネル５０の代りに全てのセグメントラインに共通する１つのチャネルだけを備えることもできる。この場合、チャネルの出力を伝送するセグメントラインを選択するセグメントライン選択部をさらに備えることが好ましい。なお、このセグメントライン選択部は、チャネルの出力とセグメントラインとをスイッチングするスイッチとして具現する等、当技術分野の公知技術から容易に具現することができる。
【００３４】
もちろん、本発明はここに記載された範囲に制限されるものではないが、一実施の形態によれば、本実施の形態に係るＦＰＤ用ドライバは好ましくは、有機電界発光素子を用いたフラットパネルディスプレイを駆動するためのドライバに適用されることができる。
【００３５】
図４は、本実施の形態に係るＦＰＤ用ドライバの全体構成を示しているが、図５は、全体構成においていずれか１つの基準電流駆動ブロック３０及び１つのチャネル５０だけを示す図である。１つの基準電流駆動ブロック３０及び１つのチャネル５０の構成は、図３に示した改善された従来の技術と類似している。
【００３６】
基準電流源１２は、受信したピクセルデータが示す明度に対応する電流を発生させるためのものである。入力データがデジタルデータであり、基準電流源１２の出力がアナログ信号であるため、Ｄ／Ａ変換器を備えていることが必要であるが、Ｄ／Ａ変換器が当業者にとって自明であり、本発明の特徴とは関係ないため、その説明及び図示を省略した。
【００３７】
また、一実施の形態によれば、基準電流駆動ブロック３０は、１対の低電圧用ＮＭＯＳトランジスタから構成される第１電流ミラー手段を備えるように構成されることができる。ここでは、第１電流ミラー手段は、基準電流Ｉｒｅｆが入力されるドレインとゲートとが接続されており、ソースが接地された第１ＮＭＯＳトランジスタＭｎ３１と、ゲートが前記第１ＮＭＯＳトランジスタＭｎ３１のゲートに接続され、ソースが接地されてドレインを介してミラーリング電流Ｉｍ１を発生させるための第２ＮＭＯＳトランジスタＭｎ３２とから構成される。
【００３８】
また、一実施の形態によれば、チャネル５０は、１対の高電圧用ＰＭＯＳトランジスタから構成される第２電流ミラー手段５１を備えるように構成することができる。ここでは、第２電流ミラー手段５１は、ソースが高電圧の電源電圧ＶＤＤＨに接続され、ゲートがドレインに接続され、上記ミラーリング電流Ｉｍ１を流す第１ＰＭＯＳトランジスタＭｐｈ５１と、ソースが高電圧の電源電圧ＶＤＤＨに接続され、ゲートが第１ＰＭＯＳトランジスタＭｐｈ５１のゲートに接続され、ドレインを介して出力電流Ｉｍ２を発生させるための第２ＰＭＯＳトランジスタＭｐｈ５２とにより構成される。
【００３９】
ここで低電圧用素子は、相対的に低電圧環境(例えば、２.５〜３Ｖ範囲)だけで駆動するように製造されたＭＯＳトランジスタであり、高電圧用素子は相対的に低電圧環境だけではなく高電圧(例えば、１８Ｖ程度)の環境でも駆動が可能となるように製造されたＭＯＳトランジスタである。ＭＯＳトランジスタは、製造時にチャネルの長さと幅を調整することによって、低電圧用または高電圧用の性質を有するようになる。
【００４０】
高電圧用素子は、その駆動範囲が広く、出力段に大きな電力を供給可能であるという長所がある反面、半導体基板上で占める面積が広く、製造工程にともなう誤差が大きいという短所がある。
【００４１】
有機ＥＬパネルの駆動のためのドライバは、デジタルデータである画像データ及び制御信号を受信し、先ずスキャンラインをアクティブにした後、セグメントラインの１本ずつにピクセルデータに対応する出力電流を供給する。このため、ピクセルデータに対応する基準電流を供給する手段と、セグメントラインと１対１に対応して出力電流を供給する手段との両方が必要である。
【００４２】
図５に示すように、基準電流を供給する手段が半導体基板上の中央の基準基板領域１００に位置し、各セグメントラインへの出力電流を供給する手段等の集合が該基準基板領域１００の周囲のチャネル基板領域５００に位置することが一般的である。本発明がここに記載された事項の範囲に制限されるものではないが、一実施の形態によれば、複数の基準電流駆動ブロック３０及び駆動ブロック選択部１４を、基準基板領域１００に形成し、複数のチャネル５０を、チャネル基板領域５００に形成することができる。
【００４３】
また、本発明によれば、複数のチャネルに供給する基準電流を生成する基準電流駆動ブロック３０を低電圧素子により構成することができる。低電圧素子は、半導体チップ上に具現される場合、高電圧素子より占める面積が著しく小さい。本発明はこの点に着眼して、従来の技術において広い面積を占めた高電圧素子が位置した基準基板領域１００に基準電流駆動ブロック３０を複数備えることによって、基準電流の駆動範囲を拡張する。
【００４４】
上記多段に具現された複数の基準電流駆動ブロック３０のうち、いずれか１つの基準電流駆動ブロック３０だけを駆動する必要があるが、これは駆動ブロック選択部１４が基準電流源１２から入力される電流の大きさに応じて１つの基準電流駆動ブロック３０を選択することにより実現可能である。
【００４５】
ＰＣ等に用いられる画像データが、デジタルデータであり、本実施の形態に係るＦＰＤ用ドライバは、これをＤ／Ａ変換して、基準電流源１２が生成する基準電流に変更する。したがって、駆動ブロック選択部１４が、基準電流源１２の出力した電流Ｉｒｅｆの大きさを判別し、対応する基準電流駆動ブロック３０を選択してターンオンさせるように具現することもできるが、本実施の形態の駆動チップに対して入力される入力データであるデジタルピクセルデータ値を用いて対応する基準電流駆動ブロック３０を選択するように具現する方が好ましい。例えば、デジタルピクセルデータ値の範囲を所定数の範囲に区分し、区分されたいずれかの範囲内のデジタル値が入力されれば、駆動ブロック選択部１４の対応するスイッチにターンオン信号を伝送することによって、基準電流駆動ブロック３０の選択を行うことができる。この過程において、入力されるデジタル値の範囲が出力されるデジタル値の範囲より広いが、入力されるデジタル値を所定数の出力値範囲に区分(グルーピング)し、各区分された範囲に１つの出力値を指定すればよい。このような機能は、マルチプレクサ(ＭＵＸ)等公知の技術により当業者が容易に具現できるため、その説明を省略する。
【００４６】
また、一実施の形態によれば、活性化するチャネルを選択するチャネルスイッチ部をさらに備えることができる。このチャネルスイッチ部は、アクティブになったスキャンラインを共有するセグメントラインのうち、駆動させたいセグメントラインを選択するためのものである。好ましい具現例としてのチャネルスイッチ部は、図５に示すように、ゲートがオン/オフ制御信号を入力され、ドレインが第２電流ミラー手段５１の第１ＰＭＯＳトランジスタのドレイン端に接続し、ソースが第１電流ミラー手段の入力段に接続するＭＯＳトランジスタＭｎｈ５１を備える。ここでＭＯＳトランジスタＭｎｈ５１を、高電圧素子で構成することが好ましい。
【００４７】
以下、図４及び図５を参照しながら、本実施の形態に係るフラットパネルディスプレイ用ドライバの動作を詳細に説明する。
【００４８】
下記説明は、チャネル５０が先に選択されてそのスイッチがターンオンされた時の動作説明であるため、チャネルスイッチ部が追加された場合でも、チャネルスイッチ部がない場合でも、同じ動作説明になる。
【００４９】
本実施の形態の駆動部にデジタルデータである画像データが入力される。画像データを受信した駆動部は、輝度及び階調によってスキャンラインを駆動するパルス幅、及び/またはセグメントラインに出力する電流の大きさを決定する。セグメントラインに出力する電流の大きさ(基準電流値)を決定する過程において、駆動ブロック選択部１４は、駆動に適切な基準電流駆動ブロック３０を選択する。
【００５０】
スキャンラインがアクティブになると、まず、ＦＰＤ用ドライバに備えられる基準電流源１２を介して基準電流Ｉｒｅｆが発生され、該基準電流Ｉｒｅｆは、すでに選択された基準電流駆動ブロック３０に入力される。
【００５１】
基準電流Ｉｒｅｆが、選択された基準電流駆動ブロック３０内を通して供給電源ＶＤＤから接地電源に流れるようになれば、第１電流ミラー手段の第１及び第２ＮＭＯＳトランジスタＭｎ３１、Ｍｎ３２がターンオンされ、第２ＮＭＯＳトランジスタＭｎ３２を介して基準電流Ｉｒｅｆをミラーリングした第１ミラーリング電流Ｉｍ１が発生する。
【００５２】
ピクセルの位置に対応するチャネルだけをアクティブにするためのチャネルスイッチＭｎｈ５１（図５参照）により選択されたチャネル５０のチャネル入力ＰＭＯＳトランジスタＭｐｈ５１を介して前記第１ミラーリング電流Ｉｍ１が流れるようになれば、セグメントライン駆動用ＰＭＯＳトランジスタＭｐｈ５２がターンオンされ、第２ミラーリング電流Ｉｍ２が発生する。この第２ミラーリング電流Ｉｍ２は、ＦＰＤ用ドライバの出力信号であって、上述したように有機電界発光素子を用いたＦＰＤのいずれかのセグメントラインに供給される。
【００５３】
なお、上記では、本発明の特徴を明確に示せるように基準電流駆動ブロックを２個のＮＭＯＳトランジスタで構成する場合について説明及び図示をしたが、回路の安定化など付随的な目的のために、他の構成要素がさらに含まれることは、当業者にとって周知の事項であり、このような場合も本発明の目的と同様に電流ミラーリングを行うならば、本発明の技術的範囲に属することは自明である。
【００５４】
また、上記の説明では、基準電流源から基準電流駆動ブロックに、基準電流駆動ブロックからチャネルに、そしてチャネルからセグメントラインに適切な電流が流れることを示している。通常の考えでは、電流の入力は電流の流入(ｓｉｎｋ)であり、電流の出力は電流の流出(ｓｏｕｒｃｅ)であると考えられるが、電流の方向は、便宜的に決めることができることを勘案すれば、電流が反対方向に流れるようにすることもできる。
【００５５】
尚、本発明は、上記説明した実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００５６】
【図１】通常の有機電界発光素子を用いたフラットパネルディスプレイの構成を示すブロック図である。
【図２】従来の技術による、図１に示された１つのセグメントラインに電流を供給する電流ミラーの構成を示す回路図である。
【図３】改善された従来の技術による、図１に示された１つのセグメントラインに電流を供給する電流ミラーの構成を示す回路図である。
【図４】本発明の好ましい実施の形態に係る、フラットパネルディスプレイ用ドライバの全体構成を示す回路図である。
【図５】図４に示した本発明の好ましい実施の形態に係るフラットパネルディスプレイ用ドライバの全体構成における、１つのセグメントラインに電流を供給する部分を示す回路図である。
【符号の説明】
【００５７】
１  ディスプレイパネル
２  セグメントライン制御部
３  共通ライン制御部
１０、１１０  基準電流発生ブロック
１２、１１２  基準電流源
１４    駆動ブロック選択部
３０    基準電流駆動ブロック
５０、１５０    チャネル
５１、１５１  第２電流ミラー手段１００  基準基板領域
１３０  第１電流ミラー手段
５００  チャネル基板領域
【図１】
2005321759.tif 000003
【図２】
2005321759.tif 000004
【図３】
2005321759.tif 000005
【図４】
2005321759.tif 000006
【図５】
2005321759.tif 000007