(57)【要約】【課題】  ラインメモリを追加することなく、繰返し出力が可能な画像処理装置および画像処理方法を提供する。【解決手段】  入力ラインデータ（入力画像信号）または中間データを蓄積するラインバッファ１０２と、ラインバッファ１０２に蓄積された入力ラインデータまたは中間データを読み出して所定の演算処理を実行することで次ラインの中間データまたは出力ラインデータを算出する演算部１０３とを有する画像処理装置１００であって、演算部１０３による演算処理により得られた出力ラインデータをラインバッファ１０２に蓄積し、ラインバッファ１０２に蓄積しておいた出力ラインデータを繰返して出力する。【選択図】          図６
2005323009.tif 000002
【特許請求の範囲】
【請求項１】
入力画像信号または中間データを蓄積するラインバッファと、前記ラインバッファに蓄積された入力画像信号または中間データを読み出して所定の演算処理を実行することで次ラインの中間データまたは出力画像信号を算出する演算手段とを有する画像処理装置であって、
前記演算手段による演算処理により得られた出力画像信号を前記ラインバッファに蓄積し、該ラインバッファに蓄積しておいた前記出力画像信号を繰返して出力することを特徴とする画像処理装置。
【請求項２】
前記ラインバッファは、入力画像信号または中間データを蓄積したメモリ領域の後のメモリ領域に前記出力画像信号を蓄積することを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記ラインバッファには、前記出力画像信号が繰り替えす繰り返す回数分蓄積されていることを特徴とする請求項１記載の画像処理装置。
【請求項４】
前記演算手段は入力画像信号または中間データを縮小処理し、該縮小処理により得られた出力画像信号を前記ラインバッファに蓄積することを特徴とする請求項１記載の画像処理装置。
【請求項５】
ラインバッファに蓄積された入力画像信号または中間データを読み出して所定の演算処理を実行することで次ラインの中間データまたは出力画像信号を算出する画像処理方法であって、
前記演算処理により得られた出力画像信号を前記ラインバッファに蓄積する第１のステップと、
前記第１のステップで蓄積した前記出力画像信号を出力する第２のステップとを有し、
前記第１のステップは前記出力画像信号を繰り返しの数分、前記ラインバッファに蓄積することを特徴とする画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置および画像処理方法に関し、特に任意の倍率で画素密度の変換を行った入力画像信号を繰返し読み出すための画像処理装置および画像処理方法に関する。
【背景技術】
【０００２】
従来、任意の倍率で画素密度の変換を行なうための画像処理装置に用いられる変換手法として、例えば投影法がある。そのアルゴリズム例を図１に示す概念図を用いて説明する。なお、図１はイメージを７１％の倍率で縮小する場合を例に挙げている。
【０００３】
図１では、入力画素ｄ０，ｄ１，ｄ２，…の並びにおける画素の幅を１とし、その濃度を１画素目から順にｄ０，ｄ１，ｄ２，…とする。一方、出力画素ｏ０，０１，ｏ２，…の並びにおける各画素の幅は倍率０．７１の逆数、すなわち１．４１とし、その濃度をｏ０，ｏ１，ｏ２，…とする。
【０００４】
図１のように入力画素と出力画素とを１次元の座標のように並べた場合、出力画素の濃度は、出力画素と対応する部分の入力画素の平均となる。たとえば、出力画素ｏ０と対応する部分の入力画素は、画素ｄ０全体と画素ｄ１の４１％であるため、出力画素ｏ０の濃度ｏ０は、以下の式１で求められる。
【数１】
2005323009.tif 000003
【０００５】
次に、従来技術の投影法による画素密度変換器９００のブロック構成を図２に示す。なお、図２では副走査方向の処理を例に挙げているが、主走査方向の処理も同様の構成で実現することができる。また、図２ではラインメモリを５本用いた場合を例に挙げている。
【０００６】
図２に示すように、画素密度変換器９００は、複数ラインの入力画像信号を保持し、副走査方向の対応する列の信号を同時に参照画像信号として濃度算出部９０６へ与えるためのラインメモリ９０１〜９０５と、複数ラインの入力画像信号、ページ同期信号、ライン同期信号及び倍率が入力され、これらに基づいて画素密度変換後の濃度を算出する濃度算出部９０６と、濃度算出部９０６により算出された結果を保持するページメモリ９０７とを有する。
【０００７】
次に、図２に示す画素密度変換器９００の動作を説明する。この動作では、まず、ページ同期信号がアクティブになり、その後ライン同期信号に同期して入力画像信号が濃度算出部９０６に入力される。この際、入力画像信号は直接濃度算出部９０６に入力されるものと、ラインメモリ９０１を介することで１ライン分遅延されて濃度算出部９０６に入力されるものと、ラインメモリ９０２を介することで２ライン分遅延されて濃度算出部９０６に入力されるものと、ラインメモリ９０３を介することで３ライン分遅延されて濃度算出部９０６に入力されるものと、ラインメモリ９０４を介することで４ライン分遅延されて濃度算出部９０６に入力されるものと、ラインメモリ９０５を介することで５ライン分遅延されて濃度算出部９０６に入力されるものとがある。このように、濃度算出部９０６には、副走査方向の連続した６画素が入力される。
【０００８】
濃度算出部９０６は、ページ同期信号、ライン同期信号及び倍率に基づき直接又は遅延されて入力された入力画像信号を演算することで投影法による濃度算出を行なう。
【０００９】
ここで、濃度算出部９０６の詳細な構成を図面と共に説明する。図３は、濃度算出部９０６の構成を示すブロック図である。図４は、例として倍率が３５．５％である縮小処理を実行する際のタイミングチャートである。
【００１０】
図３のイネーブル付加算部９３２において、ページ同期信号がアクティブになってからのライン同期信号の立ち上がりに同期してイネーブル信号がアクティブならば倍率の逆数を図４のイネーブル付加算部９３２出力に示すように加算していく。また同時にカウンタ９３３において、ページ同期信号がアクティブになってからのライン同期信号の数を図４のカウンタ９３３出力に示すようにカウントする。イネーブル付加算部９３２出力は整数／小数分離部に入力され、整数部と小数部（ｂｎ）とに分離される。
【００１１】
分離された整数部はイクスクルーシブオアノット９３５に入力される。イクスクルーシブオアノット９３５にはカウンタ９３３出力も入力される。イクスクルーシブオアノット９３５は、入力された正数部とカウント値とを比較し、一致していればイネーブル付加算部９３２へのイネーブル信号を図４の信号波形に示すようにアクティブにし、一致していなければイネーブル信号を図４に示すようにインアクティブにする。
【００１２】
また、分離された小数部（ｂｎ）はａｎ算出部９３６に入力される。ａｎ算出部９３６には倍率も入力される。ａｎ算出部９３６は小数部（ｂｎ）と倍率とから（倍率−ｂ（ｎ−１））の小数部（ａｎ）を求める。
【００１３】
一方、係数選択部９３７は、乗算器９１１〜９１６への１方の入力に与える係数を選択するための信号をセレクタ９２１〜９２５に入力し、セレクタ９２１〜９２５の出力をａｎ，０，１の中から選択する。この係数選択は、図４のイネーブル付加算部９３２出力の値によって行う。もしイネーブル付加算器９３２の整数部の増加が１ならば出力画素濃度を求めるのに必要な入力画素数は２つになり、図４のイネーブル付加算器９３２に示する加算値の整数部の増加が４ならば出力画素濃度を求めるのに必要な入力画素数は５つになる。もし必要な入力画素数が５つであれば、入力画像信号への乗算係数は小数部（ｂｎ）となり、ラインメモリ９０１〜９０３の出力への乗算係数は１となり、ラインメモリ９０４の出力への乗算係数は小数部（ａｎ）となり、残りのラインメモリへの乗算係数は０となる。もし必要な入力画素数が６つであれば、入力画像信号への乗算係数は小数部（ｂｎ）となり、ラインメモリ９０１〜９０４の出力への乗算係数は１となり、ラインメモリ９０５の出力への乗算係数は小数部（ａｎ）となる。乗算器９１１は入力画像信号と小数部（ｂｎ）との乗算を行い、乗算器９１２〜９１６はそれぞれラインメモリ９０１〜９０５の出力とセレクタ９２１〜９２５の出力との乗算を行なう。乗算器９１１〜９１５のする結果は加算器９１７において加算される。また、加算器９１７における加算結果は、乗算器９１８に入力され、倍率で乗算されることにより、投影法による濃度算出が行われる。
【００１４】
しかしながら、以上に説明した従来の投影法により画素密度変換を行なう場合、変換倍率が小さくなればなるほど多くのクロック同期のバッファ及び画素密度変換のための演算器が必要になってしまう。たとえば、図２におけるラインメモリの数、図３におけるセレクタの数や乗算器の数などが増加し、また加算器の規模が大きくなるほどハードウェア構成の規模が大きくなってしまう。また、従来の画素密度変換では、変換倍率が小さいほど細線の欠落やエッジのぼけなどの画質低下が問題になる。
【００１５】
このような問題を解決するための従来技術としては、以下に示す特許文献１が存在する。図５に本従来技術による画素密度変換装置８００の概略構成を示す。
【００１６】
図５に示すように、画素密度変換装置８００は、外部から指定された変換倍率（以下、単に倍率という）、ページ同期信号及びライン同期信号から濃度算出部８０４の繰り返し処理の制御を行なうための制御部８０８と、入力画像信号と繰り返しの処理の２回目以降の画像信号とを切り替え選択するセレクタ８０１と、画像信号から副走査方向に隣接する３画素ずつを参照画素として順次取り出して濃度変換演算の対象とするためのラインメモリ８０３，８０４とを受ける参照画素抽出部８０２と、参照画素抽出部８０２で順次取り出された参照画素に対して制御部８０８から与えられる投影法処理イネーブル信号及び投影法設定倍率に従って画素密度変換のための濃度算出を行なう濃度算出部８０５と、濃度算出部８０５により算出された結果を格納するページメモリ８０６と、繰り返し処理毎にエッジ強調のフィルタ処理を行なうエッジ強調部８０７とを有している。
【００１７】
上記構成において、まず倍率が制御部８０８に入力される。制御部８０８は、濃度算出部８０５の１回の処理で変換可能な範囲内の倍率を組み合わせて、指定された倍率に等価な倍率の組み合わせを求め、その求めた組み合わせにおける倍率の数だけの回数の繰り返し処理を濃度算出部８０５に行わせるように制御する。たとえば３画素ずつ参照して投影法で濃度算出を行なう構成では、指定の倍率が５０％以上の場合は１回の濃度計算で処理が可能であるが、５０％未満の倍率の場合は１回の濃度計算で処理を行なうことができない。そこで本従来技術では、５０％未満の倍率の場合には、処理可能な５０％以上の複数の倍率を組み合わせることによって、指定の倍率と等価な倍率を実行できるようにする。たとえば、倍率３５．５％が指定された場合は、濃度算出部８０５で処理可能な７０％の処理と５０％の処理とを従属的に組み合わせることによって処理を可能とする。
【００１８】
また、参考として、例えば以下に示す特許文献２には、基本データを保持するためのメモリを有し、アドレス制御で繰り返し読み出しを行なうための技術が開示されている。
【特許文献１】特開平１１−１７９３１号公報
【特許文献２】特開平２−３１２３５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、以上のような投影法による副走査方向の縮小処理を行なうには、ライン単位の演算用中間データを保持するために、通常のデータの２倍の情報量を保持する必要がある。そのため従来技術では、主走査方向に繰り返し出力処理を実現するために、繰り返し用の出力結果を保持するためのラインメモリが１ライン分追加されており、装置の大型化や高コスト化などの問題を生じていた。
【００２０】
そこで本発明は、上記の問題に鑑みてなされたものであり、ラインメモリを追加することなく、繰返し出力が可能な画像処理装置および画像処理方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
かかる目的を達成するために、本発明は、請求項１記載のように、入力画像信号または中間データを蓄積するラインバッファと、前記ラインバッファに蓄積された入力画像信号または中間データを読み出して所定の演算処理を実行することで次ラインの中間データまたは出力画像信号を算出する演算手段とを有する画像処理装置であって、前記演算手段による演算処理により得られた出力画像信号を前記ラインバッファに蓄積し、該ラインバッファに蓄積しておいた前記出力画像信号を繰返して出力するように構成される。演算結果として得られた出力画像信号を元来備えられていたラインバッファに蓄積しておくように構成することで、繰返し出力用に別途ラインメモリを追加する必要がなくなる。これにより、装置の大型化や高コスト化などを回避することができる。
【００２２】
また、請求項１記載の発明は、例えば請求項２記載のように、前記ラインバッファが入力画像信号または中間データを蓄積したメモリ領域の後のメモリ領域に前記出力画像信号を蓄積するように構成されてもよい。繰返し出力用の出力画像信号を演算対象である入力画像信号や中間データの後の領域に蓄積しておくことで、演算手段はこれを読出す際に順番に読み出していけば良く、処理を簡略化することができる。
【００２３】
また、請求項１記載の発明は、例えば請求項３記載のように、前記ラインバッファに前記出力画像信号が繰り返す回数分蓄積されるように構成されてもよい。繰り返す回数分、出力画像信号を蓄積しておくことで、出力時にこれを順次読み出すだけで、繰返し画像を得ることができる。
【００２４】
また、請求項１記載の発明は、例えば請求項４記載のように、前記演算手段が入力画像信号または中間データを縮小処理し、該縮小処理により得られた出力画像信号を前記ラインバッファに蓄積するように構成されてもよい。たとえばプリントクラブ（登録商標）などのようなアプリケーションでは、撮像した画像を縮小処理し、且つ繰返し処理して出力する。本発明は、このようなアプリケーションに対して適用することで、特に効果的である。
【００２５】
また、本発明は、請求項５記載のように、ラインバッファに蓄積された入力画像信号または中間データを読み出して所定の演算処理を実行することで次ラインの中間データまたは出力画像信号を算出する画像処理方法であって、前記演算処理により得られた出力画像信号を前記ラインバッファに蓄積する第１のステップと、前記第１のステップで蓄積した前記出力画像信号を出力する第２のステップとを有し、前記第１のステップが前記出力画像信号を繰り返しの数分、前記ラインバッファに蓄積するように構成される。演算結果として得られた出力画像信号を元来備えられていたラインバッファに蓄積しておくように構成することで、繰返し出力用に別途ラインメモリを追加する必要がなくなる。これにより、装置の大型化や高コスト化などを回避することができる。
【発明の効果】
【００２６】
本発明によれば、ラインメモリを追加することなく、繰返し出力が可能な画像処理装置および画像処理方法を実現することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明を実施するための最良の形態を図面と共に詳細に説明する。
【実施例１】
【００２８】
まず、本発明による実施例１について図面を用いて詳細に説明する。図６は、本実施例による画像処理装置１００の概略構成であって、特に縮小処理および繰返し処理を実行するための構成を示す模式図である。
【００２９】
まず、図６（ａ）に示すように、本実施例による画像処理装置１００は、マルチプレクサ１０１、１０４とラインメモリ（ラインバッファともいう）１０２と演算器１０３とを有して構成される。
【００３０】
マルチプレクサ１０１には、外部からたとえば８ビットの入力画像信号が入力される。また、マルチプレクサ１０１には、演算器１０３から出力された８ビットの出力画像信号と１６ビットの中間データとも入力される。マルチプレクサ１０１から出力された信号は、一時ラインメモリ１０２に保持される。ラインメモリ１０２は、図６（ｂ）に示すように、８ビットのラインメモリ１０２ａ，１０２ｂが２つ組み合わされた構成を有する。演算器１０３は、少なくとも画像の縮小処理を行うための演算手段である。この縮小処理には、たとえば投影法による濃度算出を用いた縮小処理を適用することができる。これは従来技術と同様であるため、ここでは詳細な説明を省略する。
【００３１】
また、演算器１０３は、入力されたデータを以下に示すような動作に基づいて処理することで、縮小処理した画像を繰返し出力することができる。以下、この詳細を図面と共に説明する。なお、演算部１０３から出力された画像信号は、マルチプレクサ１０４を介して外部に出力される。
【００３２】
図７に、演算器１０３による繰返し出力処理の流れの概要を示す。なお、図７は副走査方向に繰返し出力を行う際の通常の動作を説明するための概念図である。
【００３３】
図７（ａ）は、１ライン目の動作を示す概念図である。図７（ａ）に示すように、本動作では、１ライン目の入力画像信号（以下、これを１ライン目入力ラインデータと言う）が入力されると、ラインメモリ１０２においてこれに８ビットのダミーデータが付与され、合計１６ビットとされた後、演算器１０３に入力される。また、演算器１０３には、２ライン目入力ラインデータも入力される。演算器１０３は、入力された１ライン目入力ラインデータおよび２ライン目入力ラインデータを演算処理することで、１ライン目の出力画像信号（以下、これを１ライン目出力ラインデータという）を得ると共に、２ライン目を演算するための中間データ（ラインメモリ情報ともいう。以下、２ライン目中間データという。）を生成する。また、出力した中間データはラインメモリ１０２にフィードバックされる。
【００３４】
また、図７（ｂ）は、２ライン目以降の動作を示す概念図である。本説明では、処理対象ラインをｋ（２≦ｋ≦ｎ、ｋおよびｎは正の整数）ライン目とする。図７（ｂ）に示すように、本動作では、ラインメモリ１０２に直前に生成された中間データ、すなわちｋライン目中間データか、若しくはｋライン目入力ラインデータが入力される。なお、入力されたデータが入力ラインデータである場合、これには１ライン目と同様にダミーデータが付与される。ラインメモリ１０２に中間データもしくは入力ラインデータが保持されると、次にこのデータが演算器１０３に入力される。また、演算器１０３には、次ライン目（ｋ＋１ライン目）入力ラインデータも入力される。演算器１０３は、ｋライン目中間データ若しくはｋライン目入力ラインデータと、ｋ＋１ライン目入力ラインデータとを演算処理することで、ｋライン目出力ラインデータを得ると共に、ｋ＋１ライン目中間データを生成する。また、出力したｋ＋１ライン目中間データはラインメモリ１０２にフィードバックされる。ただし、ｋラインが最終ライン（ｎライン）である場合、演算部１０３は出力ラインデータのみ出力し、中間データは出力しない。
【００３５】
以上のように生成されたデータのうち、出力ラインデータはマルチプレクサ１０４を介して外部へ出力される。
【００３６】
ここで、参考として、副走査方向の縮小処理を実行する場合の例を図面と共に説明する。
【００３７】
図８は副走査方向に縮小処理を行う際の動作を説明するための概念図である。図８に示すように、本動作では、１ライン目入力ラインデータが入力されると、ラインメモリ１０２においてこれに８ビットのダミーデータが付与され、合計１６ビットとされた後、演算器１０３に入力される。また、演算器１０３には、２ライン目入力ラインデータも入力される。演算器１０３は、入力された１ライン目入力ラインデータおよび２ライン目入力ラインデータを演算処理することで、２ライン目中間データを生成する。また、出力した２ライン目中間データはラインメモリ１０２にフィードバックされる。この際、中間データの書込み位置は読出し位置と同じである。
【００３８】
次に、本動作では、ラインメモリ１０２に保持しておいた２ライン目中間データを演算器１０３に入力すると共に、３ライン目入力ラインデータを演算器１０３に入力する。演算器１０３は、２ライン目中間データと３ライン目入力ラインデータとを演算処理することで、３ライン目出力ラインデータを得ると共に、さらに次のラインを演算するための中間データを生成する。また、出力した中間データはラインメモリ１０２にフィードバックされる。以降、この動作を最終ラインまで繰り返す。ただし、最終ラインの処理では、演算部１０３は出力ラインデータのみ出力し、中間データは出力しない。したがって、ラインメモリ１０２には、次のライン処理用の初期値が入力される。
【００３９】
この動作を、副走査方向に３分の２縮小処理を行う場合を例に挙げて、より具体的に説明する。ただし、ここでは４ライン目までの処理に着目して説明する。本動作では、まず、図９（ａ）に示すように、１ライン目入力ラインデータが入力されると、ラインメモリ１０２においてこれに８ビットのダミーデータが付与される。なお、この段階は蓄積のみで、出力ラインデータの出力は発生しない。
【００４０】
次に、図９（ｂ）に示すように、ラインメモリ１０２に保持しておいた１ライン目入力ラインデータを演算器１０３に入力すると共に、２ライン目入力ラインデータを演算器１０３に入力する。演算器１０３は、１ライン目入力ラインデータと２ライン目入力ラインデータとを演算処理することで、１ライン目出力ラインデータを得ると共に、２ライン目中間データを生成する。また、出力した２ライン目中間データはラインメモリ１０２にフィードバックされる。
【００４１】
次に、図９（ｃ）に示すように、ラインメモリ１０２に保持しておいた２ライン目中間データを演算器１０３に入力すると共に、３ライン目入力ラインデータを演算器１０３に入力する。演算器１０３は、２ライン目中間データと３ライン目入力ラインデータとを演算処理することで、２ライン目出力ラインデータを得ると共に、３ライン目中間データを生成する。また、出力した３ライン目中間データはラインメモリ１０２にフィードバックされる。ただし、本例では縮小率が３分の２であるため、３ライン目中間データは０である。したがって、ラインメモリ１０２にはダミーデータと同様の０が保持される。
【００４２】
次に、４ライン目の動作はであるが、ここでの縮小係数は３分の２であるため、ラインを管理するカウンタが初期値となる。したがって、４ライン目は１ライン目の動作と同様となる。つまり、ラインメモリ１０２に４ライン目入力ラインデータが蓄積されるが、出力の発生は無い。以降、このような動作を繰り返すことで、全体として３分の２縮小された画像を出力することができる。
【００４３】
次に、副走査方向の縮小処理と共に、副走査方向の繰返し出力処理を実行する場合の本実施例独自の動作を図面と共に説明する。
【００４４】
図１０は、副走査方向に縮小処理を行うと共に同じく副走査方向に繰返し出力処理を行う際の動作を説明するための概念図である。図１０に示すように、本動作では、１ライン目入力ラインデータが入力されると、ラインメモリ１０２において、これと同じビット数のダミーデータが付与され、その後、演算器１０３に入力される。また、演算器１０３には、２ライン目入力ラインデータも入力される。演算器１０３は、入力された１ライン目入力ラインデータおよび２ライン目入力ラインデータを演算処理することで、２ライン目中間データを生成する。また、出力した２ライン目中間データはラインメモリ１０２にフィードバックされる。この際、中間データの書込み位置は通常の読出し位置と同じである。
【００４５】
次に、本動作では、ラインメモリ１０２に保持しておいた２ライン目中間データを演算器１０３に入力すると共に、３次ライン目入力ラインデータを演算器１０３に入力する。演算器１０３は、２ライン目中間データと３ライン目入力ラインデータとを演算処理することで、３ラインの出力ラインデータを得ると共に、次のラインを演算するための中間データを生成する。また、出力した中間データおよび出力ラインデータは、繰返し用中間データおよび繰返し用出力ラインデータとしてラインメモリ１０２にフィードバックされる。フィードバックされた繰返し用中間データは、繰返し出力処理が無い場合と同様の書込み位置からラインメモリ１０２に書込まれる。一方、フィードバックされた繰返し用出力ラインデータは、繰返し用中間データ又は繰返し用出力ラインデータの書込み領域の直後に書込まれる。すなわち、本実施例では、同一画像を周期的に繰返して出力する場合、この繰返しに用いる出力ラインデータをラインメモリ１０２の空き領域に保持しておくように構成される。これにより、本実施例では、繰返し出力処理用にラインメモリを追加して設ける必要がなくなり、装置の大型化や高コスト化などの問題を解消することができる。ただし、最終ラインの処理では、演算部１０３は出力ラインデータのみ出力し、中間データは出力しない。したがって、ラインメモリ１０２には、次のライン処理用の初期値が入力される。
【００４６】
以上の動作を、副走査方向に３分の２で且つ主走査方向に４分の１の縮小処理を行い、さらに繰返し出力処理を行う場合を例に挙げて、より具体的に説明する。すなわち、主走査方向の入力画素数が少ないデータを繰返して利用することで必要な画素数を確保する場合である。
【００４７】
本動作では、まず、図１１（ａ）に示すように、１ライン目入力ラインデータが入力されると、ラインメモリ１０２において、これと同じビット数のダミーデータが付与される。なお、この段階は蓄積のみで、出力ラインデータの出力は発生しない。
【００４８】
次に、図１１（ｂ）に示すように、ラインメモリ１０２に保持しておいた１ライン目入力ラインデータを演算器１０３に入力すると共に、２ライン目入力ラインデータを演算器１０３に入力する。演算器１０３は、１ライン目入力ラインデータと２ライン目入力ラインデータとを演算処理することで、１ライン目出力ラインデータを得ると共に、２ライン目中間データを生成する。また、出力した２ライン目中間データおよび１ライン目出力ラインデータはラインメモリ１０２にフィードバックされる。フィードバックされた２ライン目中間データは、図１１（ｃ）に示すように、繰返し出力処理が無い場合と同様の書込み位置からラインメモリ１０２に書込まれる。一方、フィードバックされた１ライン目出力ラインデータは、同じく図１１（ｃ）に示すように、２ライン目中間データの書込み領域の直後に書込まれる。
【００４９】
次に、図１１（ｃ）に示すように、演算器１０３へ２ライン目入力ラインデータの入力が終了した時点で、ラインメモリ１０２における１ライン目入力ラインデータが格納された領域上に２ライン目中間データが上書きされ、その後ろに１ライン目出力ラインデータが蓄積される。この後、図１１（ｃ）から（ｄ）に示すように、ラインメモリ１０２に蓄積されている１ライン目出力ラインデータを読出し、演算をせずに出力する動作を繰り返すことで、繰り返す分の出力ラインデータがラインメモリ１０２に複数蓄積される。これにより、本実施例による繰返し出力が実現される。
【００５０】
なお、たとえば図１１（ｃ）における２ライン目の出力ラインデータの書込み処理は、本実施例において必須の構成でなく、削除しても同様の効果を得ることができる。
【００５１】
以上のように構成および動作することで、本実施例によれば、繰り返し用の出力結果を保持するためのラインメモリを追加することなく、繰返し出力が可能となる。また、以上では縮小した画像を副走査方向に繰返し出力する場合を例に挙げて説明したが、本発明はこれに限定されず、縮小した画像を主走査方向に繰り返して出力する場合にも適用することができる。
【００５２】
以上、説明した実施例１は本発明を実施するための最良の形態の一つにすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。
【図面の簡単な説明】
【００５３】
【図１】イメージを７１％の倍率で縮小する場合の投影法のアルゴリズム例を示す概念図である。
【図２】従来技術の投影法による画素密度変換器９００のブロック構成を示す図である。
【図３】従来技術による濃度算出部９０６の構成を示すブロック図である。
【図４】例として倍率が３５．５％である縮小処理を濃度算出部９０６を用いて実行する際のタイミングチャートである。
【図５】従来技術による画素密度変換装置８００の概略構成を示すブロック図である。
【図６】本発明の実施例１による画像処理装置１００の概略構成であって、特に縮小処理および繰返し処理を実行するための構成を示す模式図である。
【図７】本発明の実施例１による演算器１０３を用いて繰返し出力処理を実行する際の流れの概要を示す図である。
【図８】本発明の実施例１において副走査方向に縮小処理を行う際の動作を説明するための概念図である。
【図９】図８に示す動作を副走査方向に３分の２縮小処理を行う場合の具体例と共に説明するための図である。
【図１０】本発明の実施例１において副走査方向に縮小処理を行うと共に同じく副走査方向に繰返し出力処理を行う際の動作を説明するための概念図である。
【図１１】図１０に示す動作を副走査方向に３分の２で且つ主走査方向に４分の１の縮小処理を行い更に繰返し出力処理を行う場合を具体例と共に説明するための図である。
【符号の説明】
【００５４】
１００  画像処理装置                        １０３  演算器
１０２、１０２ａ、ｌ０２ｂ  ラインメモリ
１０１、１０４  マルチプレクサ
【図１】
2005323009.tif 000004
【図２】
2005323009.tif 000005
【図３】
2005323009.tif 000006
【図４】
2005323009.tif 000007
【図５】
2005323009.tif 000008
【図６】
2005323009.tif 000009
【図７】
2005323009.tif 000010
【図８】
2005323009.tif 000011
【図９】
2005323009.tif 000012
【図１０】
2005323009.tif 000013
【図１１】
2005323009.tif 000014