(57)【要約】【課題】窒化物系の電力用半導体装置において、ゲートリーク電流を低く抑えつつ、スイッチングスピードを高くする。【解決手段】電力用半導体装置は、ノンドープＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）の第１半導体層１と、第１半導体層１上に配設されたノンドープ若しくはｎ型ＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）の第２半導体層２と、を有する。第２半導体層２には、互いに離間するように配設されたソース電極１４及びドレイン電極１５が電気的に接続される。ソース電極１４とドレイン電極１５との間で第２半導体層２上にゲート電極１３が配設される。ゲート電極１３とドレイン電極１５との間で絶縁膜１６が第２半導体層２を覆う。第１フィールドプレート電極１７が絶縁膜１６上に配設され且つゲート電極１３に電気的に接続される。第２フィールドプレート電極１８が絶縁膜１６上に配設され且つソース電極１４に電気的に接続される。【選択図】      図１
2005093864.tif 000002
【特許請求の範囲】
【請求項１】
ノンドープＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）の第１半導体層と、
前記第１半導体層上に配設されたノンドープ若しくはｎ型ＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）の第２半導体層と、
互いに離間するように配設され且つ前記第２半導体層に電気的に接続されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間で前記第２半導体層上に配設されたゲート電極と、
前記ゲート電極と前記ドレイン電極との間で前記第２半導体層を覆う絶縁膜と、
前記絶縁膜上に配設され且つ前記ゲート電極に電気的に接続された第１フィールドプレート電極と、
前記絶縁膜上に配設され且つ前記ソース電極に電気的に接続された第２フィールドプレート電極と、
を具備することを特徴とする電力用半導体装置。
【請求項２】
前記第２フィールドプレート電極は前記第１フィールドプレート電極と前記ドレイン電極との間に介在する介在電極部を具備することを特徴とする請求項１に記載の電力用半導体装置。
【請求項３】
前記絶縁膜は前記第２半導体層上に配設された第１絶縁膜を具備し、前記第１フィールドプレート電極及び前記介在電極部は前記第１絶縁膜上に配設されることを特徴とする請求項２に記載の電力用半導体装置。
【請求項４】
前記第２フィールドプレート電極は、前記ソース電極と前記介在電極部とを接続すると共に層間絶縁膜を介して前記第１フィールドプレート電極を覆う被覆電極部を具備することを特徴とする請求項３に記載の電力用半導体装置。
【請求項５】
前記第２フィールドプレート電極は、層間絶縁膜を介して前記第１フィールドプレート電極を覆う被覆電極部を具備し、前記被覆電極部の先端部は、前記第１フィールドプレート電極よりも前記ドレイン電極側に延在することを特徴とする請求項１に記載の電力用半導体装置。
【請求項６】
前記絶縁膜は、前記第１及び第２フィールドプレート電極下において夫々第１及び第２厚さを有し、前記第２厚さは前記第１厚さよりも大きいことを特徴とする請求項１に記載の電力用半導体装置。
【請求項７】
前記絶縁膜は前記第２半導体層上に配設された第１絶縁膜と、前記第１絶縁膜上に配設された第２絶縁膜とを具備し、前記第１フィールドプレート電極は前記第１絶縁膜上に配設され、前記第２フィールドプレート電極は前記第２絶縁膜上に配設されることを特徴とする請求項６に記載の電力用半導体装置。
【請求項８】
前記絶縁膜上に配設され且つ前記ドレイン電極に電気的に接続された第３フィールドプレート電極を更に具備することを特徴とする請求項１乃至７のいずれかに記載の電力用半導体装置。
【請求項９】
前記絶縁膜は前記第２半導体層上に配設された第１絶縁膜を具備し、前記第１及び第３フィールドプレート電極は前記第１絶縁膜上に配設されることを特徴とする請求項８に記載の電力用半導体装置。
【請求項１０】
前記絶縁膜は前記第２半導体層上に配設された第１絶縁膜と、前記第１絶縁膜上に配設された第２絶縁膜とを具備し、前記第１フィールドプレート電極は前記第１絶縁膜上に配設され、前記第３フィールドプレート電極は前記第２絶縁膜上に配設された部分を有することを特徴とする請求項８または９に記載の電力用半導体装置。
【請求項１１】
ノンドープＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）の第１半導体層と、
前記第１半導体層上に配設されたノンドープ若しくはｎ型ＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）の第２半導体層と、
互いに離間するように前記第２半導体層上若しくは前記第２半導体層の表面内に配設され且つ前記第２半導体層よりも低い抵抗を有するｎ型ＡｌＺＧａ１−ＺＮ（０≦Ｚ≦１）の第１及び第２コンタクト層と、
前記第１及び第２コンタクト層上に配設されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間で前記第２半導体層上に配設されたゲート電極と、
前記ソース電極と前記ドレイン電極との間で前記ゲート電極を覆うように前記第２半導体層上に配設された絶縁膜と、
前記絶縁膜上に配設され且つ前記ソース電極に電気的に接続された第１フィールドプレート電極と、
前記絶縁膜上に配設され且つ前記ドレイン電極に電気的に接続された第２フィールドプレート電極と、
を具備することを特徴とする電力用半導体装置。
【請求項１２】
前記第１及び第２コンタクト層は、前記第２半導体層の表面内に形成され且つ前記第１及び第２半導体層の界面を越えて前記第１半導体層内に延在することを特徴とする請求項１１に記載の電力用半導体装置。
【請求項１３】
前記第１及び第２コンタクト層は、前記第１半導体層とは反対側で、前記第２半導体層の表面上に突出するように配設されることを特徴とする請求項１１に記載の電力用半導体装置。
【請求項１４】
前記第２半導体層とは反対側で、前記第１半導体層上に、ｐ型ＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）の第３半導体層が配設されることを特徴とする請求項１１乃至１３のいずれかに記載の電力用半導体装置。
【請求項１５】
前記第３半導体層は前記ソース電極に電気的に接続されることを特徴とする請求項１４に記載の電力用半導体装置。
【請求項１６】
前記ソース電極と前記ドレイン電極とを結ぶ方向において、前記ゲート電極の端部を越えて前記ドレイン電極側に延在する前記第１フィールドプレート電極の部分の第１投影長と、前記絶縁膜上における前記第２フィールドプレート電極の部分の第２投影長との比は、０．９〜１．１に設定されることを特徴とする請求項１１乃至１５のいずれかに記載の電力用半導体装置。
【請求項１７】
前記第２投影長は、前記第１半導体層の厚さよりも大きいことを特徴とする請求項１６に記載の電力用半導体装置。
【請求項１８】
ノンドープＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）の第１半導体層と、
前記第１半導体層上に配設されたノンドープ若しくはｎ型ＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）の第２半導体層と、
互いに離間するように配設され且つ前記第２半導体層に電気的に接続されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間で前記第２半導体層上に配設されたゲート電極と、
前記ソース電極と前記ドレイン電極との間で前記ゲート電極を覆うように前記第２半導体層上に配設された絶縁膜と、
前記絶縁膜上に配設され且つ前記ソース電極に電気的に接続された第１フィールドプレート電極と、
前記絶縁膜上に配設され且つ前記ドレイン電極に電気的に接続された第２フィールドプレート電極と、
前記ドレイン電極に隣接して前記第１及び第２半導体層にコンタクトし且つ前記ドレイン電極に電気的に接続されたドレインコンタクト電極と、
を具備することを特徴とする電力用半導体装置。
【請求項１９】
前記ドレインコンタクト電極は、前記第２半導体層の表面から前記第１及び第２半導体層の界面を越えて前記第１半導体層内に延在するトレンチ内に配設されることを特徴とする請求項１８に記載の電力用半導体装置。
【請求項２０】
前記ソース電極に隣接して前記第１及び第２半導体層にコンタクトし且つ前記ソース電極に電気的に接続されたソースコンタクト電極を更に具備することを特徴とする請求項１８または１９に記載の電力用半導体装置。
【請求項２１】
前記ソースコンタクト電極は、前記第２半導体層の表面から前記第１及び第２半導体層の界面を越えて前記第１半導体層内に延在するトレンチ内に配設されることを特徴とする請求項２０に記載の電力用半導体装置。
【請求項２２】
互いに離間するように前記第２半導体層上に配設され且つ前記第２半導体層よりも低い抵抗を有するｎ型ＡｌＺＧａ１−ＺＮ（０≦Ｚ≦１）の第１及び第２コンタクト層を更に具備し、前記ソース電極及び前記ドレイン電極は前記第１及び第２コンタクト層上に夫々配設されることを特徴とする請求項１８乃至２１のいずれかに記載の電力用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大電力の制御に用いられる電力用（パワー）半導体装置に関し、特に窒化物系の横型電界効果トランジスタ（ＦＥＴ）に関する。
【背景技術】
【０００２】
スイッチング電源やインバータなどの回路には、スイッチング装置やダイオードなどのパワー半導体装置が用いられる。このパワー半導体装置には、高耐圧及び低オン抵抗であることが求められる。耐圧とオン抵抗との関係は、装置材料で決まるトレードオフ関係がある。これまでの技術開発の進歩により、パワー半導体装置は、主な装置材料であるシリコンの限界近くまで低オン抵抗が実現できている。このため、更にオン抵抗を低減するには、装置材料の変更が必要となっている。
【０００３】
現在、ワイドバンドギャップ半導体を用いたパワー半導体装置の研究が盛んに行われている。例えば、シリコンに代えて、窒化物系（ＧａＮ、ＡｌＧａＮなど）や炭化珪素系（ＳｉＣ）などのワイドバンドギャップ半導体を、スイッチング装置材料として用いることが提案されている。これらの半導体を使用すると、装置材料で決まるトレードオフ関係を改善でき、飛躍的に低オン抵抗化が可能となる。
【０００４】
ＧａＮなどの窒化物系のパワー半導体装置によれば、Ｓｉパワー半導体装置に比べて低オン抵抗が実現される。中でも、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）構造を用いたパワーデバイスでは、Ｓｉ限界の１００分の１以下の低オン抵抗が実現される。
【０００５】
ＨＥＭＴ構造のような横型装置では、ゲート・ドレイン間の電界分布で耐圧が決まる。従って、短いゲート・ドレイン間の距離で高い耐圧を得ることにより、低オン抵抗化が可能となる。この場合、電極端部での電界集中を緩和させる必要があり、これにはフィールドプレート構造が有効であることが知られている。例えば、下記の特許文献１及び２はフィールドプレート電極を有するＧａＮ系パワーＨＥＭＴを開示している。
【０００６】
図１４及び図１５は、従来のフィールドプレート電極を有するＧａＮ系パワーＨＥＭＴを模式的に示す断面図である。
【０００７】
図１４及び図１５図示のＨＥＭＴの夫々は、ノンドープのＧａＮからなるチャネル層１０１と、チャネル層１０１上に配設されたｎ型のＡｌＧａＮからなるバリア層１０２とを有する。バリア層１０２上に互いに離間してソース電極１１４及びドレイン電極１１５が配設される。ソース電極１１４とドレイン電極１１５との間でバリア層１０２上にゲート電極１１３が配設される。ゲート電極１１３とドレイン電極１１５との間でバリア層１０２は絶縁膜１１６によって被覆される。
【０００８】
図１４図示のＨＥＭＴの場合、絶縁膜１１６上にゲート電極１１３に電気的に接続されたフィールドプレート電極１１７が配設される。図１５図示のＨＥＭＴの場合、絶縁膜１１６上に、ソース電極１１４に電気的に接続されたフィールドプレート電極１１８が配設される。後者のフィールドプレート電極１１８は、絶縁膜１１９を介してゲート電極１１３を覆うように配設される。
【特許文献１】特開２００２−１１８１２２公報
【特許文献２】米国特許第6,483,135号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、窒化物系の電力用半導体装置において、ゲートリーク電流を低く抑えつつ、スイッチングスピードを高くすることを１つの目的とする。
【００１０】
本発明はまた、窒化物系の電力用半導体装置において、オン抵抗を非常に低くすることを別の目的とする。
【課題を解決するための手段】
【００１１】
本発明の第１の視点は、電力用半導体装置であって、
ノンドープＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）の第１半導体層と、
前記第１半導体層上に配設されたノンドープ若しくはｎ型ＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）の第２半導体層と、
互いに離間するように配設され且つ前記第２半導体層に電気的に接続されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間で前記第２半導体層上に配設されたゲート電極と、
前記ゲート電極と前記ドレイン電極との間で前記第２半導体層を覆う絶縁膜と、
前記絶縁膜上に配設され且つ前記ゲート電極に電気的に接続された第１フィールドプレート電極と、
前記絶縁膜上に配設され且つ前記ソース電極に電気的に接続された第２フィールドプレート電極と、
を具備することを特徴とする。
【００１２】
本発明の第２の視点は、電力用半導体装置であって、
ノンドープＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）の第１半導体層と、
前記第１半導体層上に配設されたノンドープ若しくはｎ型ＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）の第２半導体層と、
互いに離間するように前記第２半導体層上若しくは前記第２半導体層の表面内に配設され且つ前記第２半導体層よりも低い抵抗を有するｎ型ＡｌＺＧａ１−ＺＮ（０≦Ｚ≦１）の第１及び第２コンタクト層と、
前記第１及び第２コンタクト層上に配設されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間で前記第２半導体層上に配設されたゲート電極と、
前記ソース電極と前記ドレイン電極との間で前記ゲート電極を覆うように前記第２半導体層上に配設された絶縁膜と、
前記絶縁膜上に配設され且つ前記ソース電極に電気的に接続された第１フィールドプレート電極と、
前記絶縁膜上に配設され且つ前記ドレイン電極に電気的に接続された第２フィールドプレート電極と、
を具備することを特徴とする。
【００１３】
本発明の第３の視点は、電力用半導体装置であって、
ノンドープＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）の第１半導体層と、
前記第１半導体層上に配設されたノンドープ若しくはｎ型ＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）の第２半導体層と、
互いに離間するように配設され且つ前記第２半導体層に電気的に接続されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間で前記第２半導体層上に配設されたゲート電極と、
前記ソース電極と前記ドレイン電極との間で前記ゲート電極を覆うように前記第２半導体層上に配設された絶縁膜と、
前記絶縁膜上に配設され且つ前記ソース電極に電気的に接続された第１フィールドプレート電極と、
前記絶縁膜上に配設され且つ前記ドレイン電極に電気的に接続された第２フィールドプレート電極と、
前記ドレイン電極に隣接して前記第１及び第２半導体層にコンタクトし且つ前記ドレイン電極に電気的に接続されたドレインコンタクト電極と、
を具備することを特徴とする。
【００１４】
更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【発明の効果】
【００１５】
本発明の第１の視点によれば、窒化物系の電力用半導体装置において、ゲートリーク電流を低く抑えつつ、スイッチングスピードを高くすることができる。
【００１６】
本発明の第２或いは第３の視点によれば、窒化物系の電力用半導体装置において、オン抵抗を非常に低くすることができる。
【発明を実施するための最良の形態】
【００１７】
本発明者等は、本発明の開発の過程において、図１４及び図１５図示の従来のＧａＮ系パワーＨＥＭＴなどについて研究を行った。その結果、以下に述べるような知見を得た。
【００１８】
図１４図示の構造では、ゲート・ドレイン間電圧によるゲート電極１１３の端部Ａ１における電界集中が、フィールドプレート電極１１７により緩和される。この構造の場合、フィールドプレート電極１１７がゲート電極１１３に電気的に接続されているため、ゲート電極１１３とドレイン電極１１５との間の距離が実質的に小さくなる。その結果、スイッチングの充放電時間を決定する支配的な要素であるゲート・ドレイン間容量が大きくなり、スイッチングに時間が掛るようになり、スイッチングスピードが低下する。
【００１９】
一方、図１５図示の構造では、ゲート・ドレイン間電圧によるゲート電極１１３の端部Ａ１における電界集中が、フィールドプレート電極１１８により緩和される。この構造の場合、フィールドプレート電極１１８がソース電極１１４に電気的に接続されているため、ゲート電極１１３の端部Ａ１には、ゲート・ソース間電圧が印加される。その結果、端部Ａ１にはゲート・ソース間電圧による電界集中が新たに発生し、これによりバリア層２を通してゲート電極１１３からドレイン電極１１５に流れるゲートリーク電流が増加する。即ち、図１５図示の構造の場合、図１４図示の構造よりもゲートリーク電流が大きくなる。
【００２０】
また、図１４及び図１５図示の従来のＧａＮ系パワーＨＥＭＴによれば、Ｓｉ限界の１００分の１以下の低オン抵抗が実現される。しかし、ＧａＮ系材料の特性を考慮した場合、従来のＧａＮ系パワーＨＥＭＴのオン抵抗は、材料の限界よりも１０倍以上も大きいものとなっている。これは、従来、ＧａＮ系半導体装置の設計が、通信用装置をベースにして行われているため、パワー装置としての設計が充分でないためと考えられる。
【００２１】
以下に、このような知見に基づいて構成された本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００２２】
（第１の実施の形態）
図１は、本発明の第1の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
【００２３】
図１に示すように、このパワーＨＥＭＴは、サファイア製の支持基板Ｓ１の上に配設されたノンドープのチャネル層（第１半導体層）１と、チャネル層１上に配設されたノンドープ若しくはｎ型のバリア層（第２半導体層）２とを有する。チャネル層１はＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）、例えば、ＧａＮからなる。バリア層２はＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）、例えば、Ａｌ0.2 Ｇａ0.8 Ｎからなる。
【００２４】
バリア層２と電気的にコンタクトするようにこの上にソース電極１４が配設される。ソース電極１４から離間してバリア層２と電気的にコンタクトするようにこの上にドレイン電極１５が配設される。ソース電極１４とドレイン電極１５との間でバリア層２上にゲート電極１３が配設され、バリア層２を介してチャネル層１と対向する。
【００２５】
ゲート電極１３とドレイン電極１５との間でバリア層２は第１絶縁膜１６によって被覆される。第１絶縁膜１６上には第１フィールドプレート電極１７及び第２フィールドプレート電極１８が配設される。第２フィールドプレート電極１８は第１フィールドプレート電極１７とドレイン電極１５との間に配置される。第１フィールドプレート電極１７は外部配線Ｌ１を介してゲート電極１３に電気的に接続される。第２フィールドプレート電極１８は外部配線Ｌ２を介してソース電極１４に電気的に接続される。
【００２６】
図１図示の第１の実施の形態に係るパワーＨＥＭＴにおいては、第１フィールドプレート電極１７とドレイン電極１５との間に、第２フィールドプレート電極１８の介在電極部１８ａ（この実施の形態では、第２フィールドプレート電極１８の介在電極部１８ａのみが示される）が介在する。介在電極部１８ａはシールドとして機能し、ゲート電極１３に電気的に接続された第１フィールドプレート電極１７とドレイン電極１５との間のゲート・ドレイン間容量Ｃｇｄを実質的にキャンセルする。その結果、ターンオン及びターンオフのいずれにおいても、スイッチングに時間が掛らなくなり、スイッチングスピードが向上する。
【００２７】
なお、この場合、ゲート電極１３に電気的に接続された第１フィールドプレート電極１７と、ソース電極１４に電気的に接続された第２フィールドプレート電極１８とが接近するため、ゲート・ソース間容量Ｃｇｓは増加する。また、同様に、ソース電極１４に電気的に接続された第２フィールドプレート電極１８とドレイン電極１５とが接近するため、ソース・ドレイン間容量Ｃｓｄも増加する。しかし、Ｃｇｓ及びＣｓｄに比べて、Ｃｇｄは、スイッチングの充放電時間の決定において遥かに支配的な要素であり、Ｃｇｓ及びＣｓｄが増加しても、Ｃｇｄを減少させれば、スイッチングスピードが向上することが確認されている。
【００２８】
また、図１図示の第１の実施の形態に係るパワーＨＥＭＴにおいては、ゲート電極１３の端部Ａ１１に、ゲート・ドレイン間電圧及びゲート・ソース間電圧（第２フィールドプレート電極１８による）が印加される。しかし、これらの電圧による端部Ａ１１における電界集中は、端部Ａ１１近傍で第１絶縁膜１６を被覆する第１フィールドプレート電極１７により緩和される。このため、バリア層２を通してゲート電極１３からドレイン電極１５に流れるゲートリーク電流が抑制される。その結果、ゲートリーク電流を低く抑えつつ、スイッチングスピードを高くすることが可能となる。
【００２９】
（第２の実施の形態）
図２は、本発明の第２の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
【００３０】
図２に示すように、このパワーＨＥＭＴは、図１図示のパワーＨＥＭＴと同様な半導体層１、２、電極１５、及び絶縁膜１６などを有する一方、図１図示の第１及び第２フィールドプレート電極１７、１８とは異なる態様で配設された第１及び第２フィールドプレート電極１７Ｘ、１８Ｘを有する。第１フィールドプレート電極１７Ｘは、ゲート電極１３と一体的に形成されることによりこれに電気的に接続される。また、第２フィールドプレート電極１８Ｘは、ソース電極１４と一体的に形成されることによりこれに電気的に接続される。第２フィールドプレート電極１８Ｘは、先端部に第１フィールドプレート電極１７Ｘとドレイン電極１５との間に介在する介在電極部１８ａを有し、これは第１絶縁膜１６上に配置される。第２フィールドプレート電極１８Ｘはまた、ソース電極１４と介在電極部１８ａとを接続する被覆電極部１８ｂを有し、これは層間絶縁膜１９を介してゲート電極１３及び第１フィールドプレート電極１７Ｘを被覆する。
【００３１】
図２図示の第２の実施の形態に係るパワーＨＥＭＴによれば、上述のように、ゲートリーク電流を低く抑えつつ、スイッチングスピードを高くすることが可能な構造を、簡単なプロセスで形成することができる。
【００３２】
（第３の実施の形態）
図３は、本発明の第３の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
【００３３】
図３に示すように、このパワーＨＥＭＴは、図２図示のパワーＨＥＭＴと同様な半導体層１、２、電極１３、１５、１７Ｘ、及び絶縁膜１６などを有する一方、図２図示の第２フィールドプレート電極１８Ｘとは異なる態様で配設された第２フィールドプレート電極１８Ｙを有する。第２フィールドプレート電極１８Ｙは、介在電極部１８ａを有しておらず、水平に延びる被覆電極部１８ｂの先端部で終端する。被覆電極部１８ｂの先端部は第１フィールドプレート電極１７Ｘよりもドレイン電極１５側に延在し、第１及び第２絶縁膜１６、２０を介してバリア層２を被覆する。第２絶縁膜２０は、第１及び第２フィールドプレート電極１７Ｘ、１８Ｙ間に配設された層間絶縁膜１９と一体的に形成される。
【００３４】
図３図示の第３の実施の形態に係るパワーＨＥＭＴの場合、第１フィールドプレート電極１７Ｘ下の絶縁膜厚は第１絶縁膜１６の厚さのみである一方、第２フィールドプレート電極１８Ｙ下の絶縁膜厚は第１及び第２絶縁膜１６、２０の合計の厚さとなる。即ち、第２フィールドプレート電極１８Ｙ下の絶縁膜厚の方が、第１フィールドプレート電極１７Ｘ下の絶縁膜厚よりも大きくなる。この場合、多段フィールドプレート構造となり、ゲート・ドレイン間の電界分布が理想的な状態に近づくため、短い間隔で高い耐圧を実現することができる。なお、ドレイン電極１５側にフィールドプレート構造を形成すると、更にゲート・ドレイン間の電界分布を理想的な平坦状態に近づけることができる。
【００３５】
図３図示の構造を形成する場合、先ず、バリア層２上に第１絶縁膜１６を堆積し、次に、バリア層２から第１絶縁膜１６に亘ってゲート電極１３及び第１フィールドプレート電極１７Ｘを形成する。次に、ゲート電極１３及び第１フィールドプレート電極１７Ｘを被覆する層間絶縁膜１９と共に、第１絶縁膜１６上に第２絶縁膜２０を堆積する。そして、最後に、バリア層２から層間絶縁膜１９及び第２絶縁膜２０に亘ってソース電極１４及び第２フィールドプレート電極１８Ｙを形成する。このように、異なる工程で形成した２つの絶縁膜１６、２０（１９）を使用することにより、短いプロセスで多段フィールドプレート構造を形成することが可能である。
【００３６】
なお、ゲート電極１３及びソース電極１４と、第１及び第２フィールドプレート電極１７Ｘ、１８Ｙとは、夫々別々に形成することもできる。この場合、図１に示すように、第１フィールドプレート電極１７Ｘとゲート電極１３とを外部配線で接続すると共に、第２フィールドプレート電極１８Ｘとソース電極１４とを外部配線で接続する。
【００３７】
（第４の実施の形態）
図４は、本発明の第４の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
【００３８】
図４に示すように、このパワーＨＥＭＴは、図２図示のパワーＨＥＭＴと同様な半導体層１、２、電極１３、１４、１７Ｘ、１８Ｘ、及び絶縁膜１６、１９などを有し、更に、ドレイン電極１５側で第１絶縁膜１６上に配設された第３フィールドプレート電極２１を有する。第３フィールドプレート電極２１はドレイン電極１５と一体的に形成され、従って、ドレイン電極１５に電気的に接続される。
【００３９】
図４図示の第４の実施の形態に係るパワーＨＥＭＴによれば、ゲート・ドレイン間電圧によるドレイン電極１５の端部Ａ１２における電界集中が、第３フィールドプレート電極２１によって緩和される。このため、図４図示のパワーＨＥＭＴによれば、図２図示のパワーＨＥＭＴよりも耐圧を向上させることができる。
【００４０】
（第５の実施の形態）
図５は、本発明の第５の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
【００４１】
図５に示すように、このパワーＨＥＭＴは、図３図示のパワーＨＥＭＴと同様な半導体層１、２、電極１３、１４、１７Ｘ、１８Ｙ、及び絶縁膜１６、１９、２０などを有し、更に、ドレイン電極１５側で第１及び第２絶縁膜１６、２０上に亘って配設された第３フィールドプレート電極２１Ｘを有する。第３フィールドプレート電極２１Ｘはドレイン電極１５と一体的に形成され、従って、ドレイン電極１５に電気的に接続される。
【００４２】
図５図示の第５の実施の形態に係るパワーＨＥＭＴにおいても、ドレイン電極１５の端部Ａ１２における電界集中が、第３フィールドプレート電極２１Ｘによって緩和される。また、第３フィールドプレート電極２１Ｘは、第１及び第２絶縁膜１６、２０上に亘る多段フィールドプレート構造をなすため、ゲート・ドレイン間の電界分布が理想的な平坦状態近づく。このため、図５図示のパワーＨＥＭＴによれば、図３図示のパワーＨＥＭＴよりも耐圧を向上させることができる。
【００４３】
（第６の実施の形態）
図６は、本発明の第６の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
【００４４】
図６に示すように、このパワーＨＥＭＴは、サファイア製の支持基板Ｓ３１の上に配設されたノンドープのチャネル層（第１半導体層）３１と、チャネル層３１上に配設されたノンドープ若しくはｎ型のバリア層（第２半導体層）３２とを有する。バリア層３２の表面内には、共に低抵抗（高不純物濃度）でｎ型のソースコンタクト層（第１コンタクト層）３３及びドレインコンタクト層（第２コンタクト層）３４が互いに離間するように配設される。ソース及びドレインコンタクト層３３、３４は、チャネル層３１及びバリア層３２の界面を越えてチャネル層３１内に延在する
チャネル層３１はＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）、例えば、ＧａＮからなる。バリア層３２はＡｌＹＧａ１−ＹＮ（０≦Ｙ≦１、Ｘ＜Ｙ）、例えば、Ａｌ0.2 Ｇａ0.8 Ｎからなる。一方、ソース及びドレインコンタクト層３３、３４は、エッチングにより溝を形成した後に選択成長により埋込み層を形成するプロセス、或いは、ｎ型不純物のイオン注入と熱処理とを使用するプロセスなどにより形成することが可能である。従って、ソース及びドレインコンタクト層３３、３４の組成は、プロセスに依存して決定される。しかし、ソース及びドレインコンタクト層３３、３４は、一般式として、ＡｌＺＧａ１−ＺＮ（０≦Ｚ≦１）で表すことができる。
【００４５】
ソースコンタクト層３３と電気的にコンタクトするようにこの上にソース電極４４が配設される。ドレインコンタクト層３４と電気的にコンタクトするようにこの上にドレイン電極４５が配設される。ソース電極４４とドレイン電極４５との間でバリア層３２上にゲート電極４３が配設され、バリア層３２を介してチャネル層３１と対向する。
【００４６】
ソース電極４４とドレイン電極４５との間でゲート電極４３及びバリア層３２は絶縁膜４６によって被覆される。絶縁膜４６上には第１フィールドプレート電極４７及び第２フィールドプレート電極４８が配設される。第１フィールドプレート電極４７はソース電極４４と一体的に形成され、従ってソース電極４４に電気的に接続される。第２フィールドプレート電極４８はドレイン電極４５と一体的に形成され、従ってドレイン電極４５に電気的に接続される。
【００４７】
なお、ソース電極４４及びドレイン電極４５と、第１及び第２フィールドプレート電極４７、４８とは、夫々別々に形成することもできる。この場合、第１フィールドプレート電極４７とソース電極４４とを外部配線で接続すると共に、第２フィールドプレート電極４８とドレイン電極４５とを外部配線で接続する。
【００４８】
前述のように、装置材料に窒化物系の半導体を用いた場合、高い臨界電界となるため、高耐圧が期待できる。図６図示のパワーＨＥＭＴにおいては、これに加えて、耐圧を決めるゲート・ドレイン間に第１及び第２フィールドプレート電極４７、４８が配設される。このため、ゲート電極４３の端部Ａ４１とドレイン電極４１の端部Ａ４２の電界集中が緩和され、耐圧が向上する。
【００４９】
また、ＧａＮ系パワーＨＥＭＴの場合、ＡｌＧａＮ／ＧａＮヘテロ界面に移動度の高い二次元電子ガスが形成され、低オン抵抗が期待できる。図６図示のパワーＨＥＭＴにおいては、これに加えて、低抵抗のソース及びドレインコンタクト層３３、３４を介して、ソース電極４４及びドレイン電極４５がバリア層３２にコンタクトする。このため、コンタクト抵抗が下がり、更にオン抵抗を低下させることができる。
【００５０】
図１４及び図１５図示の従来の装置構造では、コンタクト層がないため、高電圧印加時の電界ピークはソース電極１１４及びドレイン電極１１５（特にドレイン電極１１５）の端部にあり、電界分布はバリア層１０２の表面に近くに鋭いピークを持つようになる。このような形状は、拡散層で装置を形成するＳｉ装置で言うならば、拡散層深さがほぼゼロに等しい状態である。この表面近傍の高い電界ピークで耐圧が決まると、表面状態や電極形状などに耐圧が影響されることになる。
【００５１】
これに対して、図６図示のパワーＨＥＭＴにおいては、ソース及びドレインコンタクト層３３、３４を配設することにより、電界の最も高いポイントをコンタクト層３３、３４の底の半導体層内（第６の実施の形態ではチャネル層１に相当）とすることが可能となる。また、電界のピーク自体も、第１及び第２フィールドプレート電極４７、４８によって緩和される。これにより、表面状態などのプロセスの影響も受け難く、安定した動作が期待できる。即ち、第１及び第２フィールドプレート電極４７、４８とソース及びドレインコンタクト層３３、３４とを組み合わせることで、高耐圧及び低オン抵抗を実現することに加えて、プロセスバラツキの小さい安定した特性と高い信頼性も実現できる。
【００５２】
（第７の実施の形態）
図７は、本発明の第７の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
【００５３】
図７に示すように、このパワーＨＥＭＴは、図６図示のパワーＨＥＭＴと同様な半導体層３１、３２、電極４３、４４、４５、４７、４８、及び絶縁膜４６などを有する一方、図６図示のソース及びドレインコンタクト層３３、３４とは異なる態様で配設されたソース及びドレインコンタクト層３３Ｘ、３４Ｘを有する。ソース及びドレインコンタクト層３３Ｘ、３４Ｘは、バリア層３２上に結晶成長され且つパターニングされた、一般式として、ＡｌＺＧａ１−ＺＮ（０≦Ｚ≦１）で表される半導体層からなる。ソース及びドレインコンタクト層３３Ｘ、３４Ｘがバリア層３２の表面上に突出し、その間にゲート電極３３が配設されるため、この装置構造はリセスゲート型となる。
【００５４】
図７図示の第７の実施の形態に係るパワーＨＥＭＴにおいても、第１及び第２フィールドプレート電極４７、４８とソース及びドレインコンタクト層３３Ｘ、３４Ｘとを組み合わせることで、高耐圧及び低オン抵抗を実現することができる。また、１回の結晶成長によりソース及びドレインコンタクト層３３Ｘ、３４Ｘを形成することができるため、プロセスが簡単なものとなる。
【００５５】
（第８の実施の形態）
図８は、本発明の第８の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
【００５６】
図８に示すように、このパワーＨＥＭＴは、図６図示のパワーＨＥＭＴと同様な装置構造に加えて、チャネル層３１の下に配設されたｐ型の下側層３６を更に有する。下側層３６はＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）、例えば、ＧａＮからなる。下側層３６は電極及び配線Ｌ３を介してソース電極４４に電気的に接続される。
【００５７】
図８図示の第８の実施の形態に係るパワーＨＥＭＴの場合、高電圧が印可され、アバランシェ降伏が起きても、発生したホールはｐ型の下側層３６から速やかに排出される。従って、この構造によれば、アバランシェ降伏耐量を大きくすることが可能となる。なお、下側層３６をゲート電極４３に電気的に接続した場合でも、同様にホールを排出することができる。また、下側層３６からの電極及び配線Ｌ３は、ソース電極４４と同じ側の表面からではなく、裏面から取り出すこともできる。
【００５８】
図９は、第８の実施の形態の変更例に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
【００５９】
図９に示すように、このパワーＨＥＭＴでは、図８図示のパワーＨＥＭＴと同様な構造おいて、第１及び第２フィールドプレート電極４７、４８の有効プレート長（平面図における投影長）の比が０．９〜１．１、例えば概ね等しくなるように設定される。ここで、第１フィールドプレート電極４７の有効プレート長ＬＦＰｓは、ソース電極４４とドレイン電極４５とを結ぶ方向において、ゲート電極４３の端部を越えてドレイン電極４５側に延在する電極部分の長さとなる。また、第２フィールドプレート電極４７の有効プレート長ＬＦＰｄは、絶縁膜４６上における電極部分の長さとなる。
【００６０】
フィールドプレート電極の設計として、有効プレート長が重要なパラメータとなる。第１及び第２フィールドプレート電極４７、４８の有効プレート長（平面図における投影長）ＬＦＰｓ、ＬＦＰｄの比を０．９〜１．１、例えば概ね等しくすることにより、ゲート電極４３の端部Ａ４１及びドレイン電極４５の端部Ａ４２の両部分における電界を、第１及び第２フィールドプレート電極４７、４８により同様に緩和することができる。この点は、図６及び図７図示の第６及び第７の実施の形態に係るパワーＨＥＭＴにおいても同様である。
【００６１】
また、ｐ型の下側層３６をソース電極４４に接続することで、下側層３６もチャネル層３１内の電界を遮蔽するフィールドプレートの役目を果たす。図１０は、図９図示のパワーＨＥＭＴにおいて、第１及び第２フィールドプレート電極４７、４８の有効プレート長ＬＦＰを変化させた場合の耐圧ＶＢの変化を示すグラフである。
【００６２】
図１０に示すように、有効プレート長ＬＦＰがチャネル層３１の厚さｔｈと同程度の時が最も高い耐圧を得ることができる。有効プレート長ＬＦＰが厚さｔｈよりも小さいと、第１及び第２フィールドプレート電極４７、４８による電界の緩和が弱いため、耐圧が小さくなる。逆に、有効プレート長ＬＦＰが厚さｔｈよりも大きいと、第１及び第２フィールドプレート電極４７、４８による電界の緩和は充分だが、第１及び第２フィールドプレート電極４７、４８間の距離が短くなるため、耐圧が低下する。しかし、第１及び第２フィールドプレート電極４７、４８による電界の緩和を確実にするためには、有効プレート長ＬＦＰをチャネル層３１の厚さｔｈよりも大きくすることが望ましい。
【００６３】
なお、ホール排出に用いるためのｐ型の下側層３６は、図７図示のパワーＨＥＭＴのようなリセスゲート型の装置構造に対して適用しても、同様な効果が得られる。また、図１０を参照して説明した第１及び第２フィールドプレート電極４７、４８の有効プレート長の設定も、図７図示のパワーＨＥＭＴのようなリセスゲート型の装置構造に対して適用しても、同様な効果が得られる。また、有効プレート長の設定は、下側層３６に代えて導電性の支持基板を用いて装置を形成し、支持基板をソースに接続した場合にも同様に適用することができる。
【００６４】
（第９の実施の形態）
図１１は、本発明の第９の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
【００６５】
図１１に示すように、このパワーＨＥＭＴは、図６図示のパワーＨＥＭＴと同様な半導体層３１、３２、電極４３、４４、４７、４８、及び絶縁膜４６などを有する一方、図６図示のソース及びドレインコンタクト層３３、３４を有していない。この場合、ソース電極４４及びドレイン電極４５は、バリア層３２と電気的にコンタクトするようにこの上に互いに離間して配設される。また、ドレイン電極４５に隣接してチャネル層３１及びバリア層３２にコンタクトするドレインコンタクト電極５４が配設される。ドレインコンタクト電極５４はドレイン電極４５と一体的に形成され、従ってドレイン電極４５に電気的に接続される。ドレインコンタクト電極５４は、バリア層３２の表面からチャネル層３１及びバリア層３２の界面を越えてチャネル層３１内に延在するトレンチ３８内に配設される。
【００６６】
図１１図示の第９の実施の形態に係るパワーＨＥＭＴの場合、ドレイン電極４５がドレインコンタクト電極５４を介して、バリア層３２及びチャネル層３１の両者に対してコンタクトする。このため、バリア層３２及びチャネル層３１内に深い拡散層を形成したのと同様に、ドレイン端部の曲率を大きくでき、電界が緩和される。また、アバランシェポイントは絶縁膜４６に触れるバリア層３２の表面ではなく、ドレインコンタクト電極５４がチャネル層３１にコンタクトする部分となる。これにより、表面状態などのプロセスの影響も受け難く、安定した動作が期待できる。なお、電界を緩和するためには、ドレインコンタクト電極５４は、図１１に示すように傾斜していることが望ましい。
【００６７】
（第１０の実施の形態）
図１２は、本発明の第１０の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
【００６８】
図１２に示すように、このパワーＨＥＭＴでは、図７図示のパワーＨＥＭＴと同様なリセスゲート型の装置構造に加えて、チャネル層３１、バリア層３２、及びドレインコンタクト層３４Ｘにコンタクトするドレインコンタクト電極５４が配設される。ドレインコンタクト電極５４はドレイン電極４５と一体的に形成され、従ってドレイン電極４５に電気的に接続される。ドレインコンタクト電極５４は、ドレインコンタクト層３４Ｘの表面からチャネル層３１及びバリア層３２の界面を越えてチャネル層３１内に延在するトレンチ３８内に配設される。
【００６９】
図１２図示の第１０の実施の形態に係るパワーＨＥＭＴによれば、ドレインコンタクト電極（トレンチコンタクト部）５４でアバランシェ降伏が起こるようになり、高い信頼性が実現できる。
【００７０】
（第１１の実施の形態）
図１３は、本発明の第１１の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図である。
【００７１】
図１３に示すように、このパワーＨＥＭＴでは、図１２図示のパワーＨＥＭＴの装置構造に加えて、チャネル層３１、バリア層３２、及びソースコンタクト層３３Ｘにコンタクトするソースコンタクト電極５３が配設される。ソースコンタクト電極５３はソース電極４４と一体的に形成され、従ってソース電極４４に電気的に接続される。ソースコンタクト電極５３は、ドソースコンタクト層３３Ｘの表面からチャネル層３１及びバリア層３２の界面を越えてチャネル層３１内に延在するトレンチ３７内に配設される。
【００７２】
図１３図示の第１１の実施の形態に係るパワーＨＥＭＴによれば、ソース電極４４側とドレイン電極４５側とが同じ構造を有するため、製造プロセスを簡略化することができる。
【００７３】
以上の第１乃至第１１の実施の形態において、フィールドプレート構造は、一段構造ではなく、多段構造とすることができる。支持基板の材料はサファイアに限定されることはなく、他の材料とすることもできる。半導体層構造は、例示のＡｌＧａＮ／ＧａＮに代え、ＧａＮ／ＩｎＧａＮやＡｌＮ／ＡｌＧａＮなど、他の窒化物系の半導体層構造とすることができる。
【００７４】
また、以上の実施の形態は、ＨＥＭＴに限らずゲート絶縁膜を加えたＭＩＳＦＥＴに対しても同様に適用することができる。また、以上の実施の形態は、ゲート／ドレイン間の構造が横型ＳＢＤ（Schottky Barrier Diode）の構造であることから、スイッチング装置に限らず横型ＳＢＤに対しても同様に適用することができる。また、以上の実施の形態は、横型装置であれば、ユニポーラ装置に限らず、ｐｉｎダイオードや、ＭＩＳＦＥＴのドレイン側にｐ層を設けたＩＧＢＴなど、バイポーラ装置に対しても同様に適用することができる。
【００７５】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【産業上の利用可能性】
【００７６】
本発明の第１乃至第５の実施の形態によれば、低ゲートリーク電流で且つ高スイッチングスピードの窒化物系の電力用半導体装置を提供することができる。
【００７７】
本発明の第６乃至第１１の実施の形態によれば、非常にオン抵抗が低い窒化物系の電力用半導体装置を提供することができる。
【図面の簡単な説明】
【００７８】
【図１】本発明の第1の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。
【図２】本発明の第２の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。
【図３】本発明の第３の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。
【図４】本発明の第４の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。
【図５】本発明の第５の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。
【図６】本発明の第６の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。
【図７】本発明の第７の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。
【図８】本発明の第８の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。
【図９】第８の実施の形態の変更例に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。
【図１０】図１０は、図９図示のパワーＨＥＭＴにおいて、第１及び第２フィールドプレート電極の有効プレート長ＬＦＰを変化させた場合の耐圧ＶＢの変化を示すグラフ。
【図１１】本発明の第９の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。
【図１２】本発明の第1０の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。
【図１３】本発明の第1１の実施の形態に係る窒化物系の電力用半導体装置（ＧａＮ系パワーＨＥＭＴ）を模式的に示す断面図。
【図１４】従来のフィールドプレート電極を有するＧａＮ系パワーＨＥＭＴを模式的に示す断面図。
【図１５】従来の別のフィールドプレート電極を有するＧａＮ系パワーＨＥＭＴを模式的に示す断面図。
【符号の説明】
【００７９】
Ｓ１、Ｓ３１…支持基板；１、３１…チャネル層（第１半導体層）；２、３２…ｎ型バリア層（第２半導体層）；１３、４３…ゲート電極；１４、４４…ソース電極；１５、４５…ドレイン電極；１６、１９、２０、４６…絶縁膜；１７、１７Ｘ、４７…第１フィールドプレート電極；１８、１８Ｘ、１８Ｙ、４８…第２フィールドプレート電極；１８ａ…介在電極部；１８ｂ…被覆電極部；３３、３３Ｘ…ソースコンタクト層；３４、３４Ｘ…ドレインコンタクト層；３６…ｐ型下側層；３７、３８…トレンチ；５３…ソースコンタクト電極；５４…ドレインタクト電極。
【図１】
2005093864.tif 000003
【図２】
2005093864.tif 000004
【図３】
2005093864.tif 000005
【図４】
2005093864.tif 000006
【図５】
2005093864.tif 000007
【図６】
2005093864.tif 000008
【図７】
2005093864.tif 000009
【図８】
2005093864.tif 000010
【図９】
2005093864.tif 000011
【図１０】
2005093864.tif 000012
【図１１】
2005093864.tif 000013
【図１２】
2005093864.tif 000014
【図１３】
2005093864.tif 000015
【図１４】
2005093864.tif 000016
【図１５】
2005093864.tif 000017