(57)【要約】【課題】コストが有効な方法で低ノイズおよび速い同調速度を有する周波数ソースを提供する。【解決手段】周波数合成は、選択入力に基づき変わることができる、選択された周波数に関連付けられるデルタ・シグマ変調された信号を提供することによって実施される。デルタ・シグマ変調された信号は、デジタルからアナログ領域に変換される。デルタ・シグマ変調された信号は、選択入力に基づきメモリから直接提供されることができ、あるいは代わりに、信号発生器によって提供され、かつデルタ・シグマ変調された信号を提供するためにデルタ・シグマ変調器によって処理されることができる。選択された周波数は、高いレートの速度で変わることができる。【選択図】図１
2005020695.tif 000002
【特許請求の範囲】
【請求項１】
デジタル周波数合成器であって、
周波数選択入力に基づいて選択された複数の周波数パターンの１つを提供する周波数ソースと、
前記選択された複数の周波数パターンの１つに関連付けられるデルタ・シグマ変調された信号を受け、また、前記デルタ・シグマ変調された信号を対応するアナログ信号に変換するデジタル・アナログ・コンバータと、
を備える合成器。
【請求項２】
請求項１に記載の合成器であって、周波数ソースが、前記複数の周波数パターンに関するデータを記憶するメモリをさらに備え、前記メモリが、前記周波数選択入力に応答して前記選択された複数の周波数パターンの１つを提供する、合成器。
【請求項３】
請求項２に記載の合成器であって、複数の周波数パターンが、前記複数の周波数パターンによって表現される周波数に関連付けられるデルタ・シグマ変調されたパターンをさらに含む、合成器。
【請求項４】
請求項２に記載の合成器であって、該合成器はさらに、
前記選択入力に基づく所望の周波数のために、メモリ装置からの前記選択された複数の周波数の１つを選択するように動作する周波数セレクタを、
備える合成器。
【請求項５】
請求項２に記載の合成器であって、該合成器はさらに、
Ｍビット信号として、前記メモリから前記選択された１つの周波数パターンを受け、かつＮビット信号を提供するために結合されたスイッチング・システムを、
備え、
ここで、Ｍ＞Ｎ≧１であり、前記デルタ・シグマ変調された信号が、前記Ｎビット信号に関連付けられる、合成器。
【請求項６】
請求項１に記載の合成器であって、該合成器はさらに、
前記選択された１つの周波数パターンの関連する処理に基づき、前記デルタ・シグマ変調された信号を前記デジタル・アナログ・コンバータに提供するように結合されたデルタ・シグマ変調器を、
備える合成器。
【請求項７】
請求項１に記載の合成器であって、該合成器はさらに、
Ｍビット信号として、前記選択された１つの周波数パターンを受け、かつＮビット信号を提供するように結合されたスイッチング・システムを、
備え、
ここで、Ｍ＞Ｎ≧１である合成器。
【請求項８】
請求項７に記載の合成器であって、該合成器はさらに、
前記Ｎビット信号を受けるように結合されたデルタ・シグマ変調器であって、前記デルタ・シグマ変調された信号を前記デジタル・アナログ・コンバータへ提供するためにＮビット信号を処理するデルタ・シグマ変調器を、
備える合成器。
【請求項９】
請求項１に記載の合成器であって、前記デジタル・アナログ・コンバータが、前記選択入力に基づくホップ・レートで、選択された複数の周波数パターンの１つの間をホップする周波数ホッピング信号として、アナログ信号を提供する、合成器。
【請求項１０】
請求項９に記載の合成器であって、該合成器はさらに、
前記デジタル・アナログ・コンバータによって提供される前記アナログ信号におけるノイズを抑制するように結合されたフィルタを、
備え、
前記ノイズの少なくともいくつかが、量子化ノイズ、または、前記アナログ信号の周波数ホッピングを容易するために、帯域外周波数にシフトされるノイズに対応する、合成器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、信号処理に関し、より詳細には、デジタル信号を合成するシステムおよび方法に関する。
【背景技術】
【０００２】
無線周波数（ＲＦ）通信システムのための集積回路のデザインにおける努力が、一般に、性能の向上、コストの低減、またはそれらの組み合わせに、向けられている。興味の特定の１つの領域は、周波数合成に関する。現在、周波数合成に対する２つの主要なアプローチが存在し、一方は、アナログであり、他方は、主にデジタルである。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
アナログ・アプローチは、一般に、電圧制御発振器（Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ、ＶＣＯ）の出力と、基準信号の規定された位相との比較に基づき所望の周波数信号を提供する位相ロックループ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ、ＰＬＬ）を用いる。誤差補正は、ＰＬＬの出力に関連する誤差に応答して、実施される。位相周波数検出器は、誤差を検出し、かつ所望のキャリア周波数に対して出力を調整することができる。このアプローチは、さらに、ＰＬＬを含むループと安定周波数を乗算するプログラム可能なＮ分割アップコンバータとを用いる。ループ・フィルタは、通常、ＶＣＯにおける望ましくない周波数変調を緩和するように、擬似信号の抑制を助けるように使用される。ＰＬＬに基づく周波数合成器は、一般に、新たな（同調された）周波数に対するスルーおよび安定化に必要な時間間隔に逆比例するノイズ・レベルを有する。結果として、高速ホッピングシステムにおけるＰＬＬに基づく合成器の使用は、妥協が必要である。
【０００４】
他の主要なタイプの周波数合成器は、直接デジタル合成器（Ｄｉｒｅｃｔ  Ｄｉｇｉｔａｌ  Ｓｙｎｔｈｅｓｉｚｅｒ、ＤＤＳ）である。ＤＤＳアプローチは、一般に、所望の出力信号をデジタルで構成するために、論理およびメモリ構成部品を用いる。デジタル・アナログ・コンバータ（Ｄｉｇｉｔａｉ−ｔｏ−Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ、ＤＡＣ）は、対応するデジタル出力信号をアナログ領域に変換する。したがって、ＤＤＳは、一般に、ＤＡＣによってサポートされた周波数内での動作に限定される。さらに、このタイプの合成器は、スパー（ｓｐｕｒ）サイズに制限される傾向があり、動作速度が増加するにつれ、マルチビットＤＡＣの直線性は、制限されかつ劣化する。
【課題を解決するための手段】
【０００５】
以下は、本発明のいくつかの態様の基本的な理解を与えるために、本発明の簡単な概要を与える。この概要は、本発明の広範囲にわたる全体像ではない。本発明のキーまたは重要な要素を特定するものでもなく、または本発明の範囲の輪郭を描くものでもないことが意図されている。その唯一の目的は、後で与えられるより詳細な説明に対する前置きとして、簡単な形態で本発明のいくつかの概念を与えるものである。
【０００６】
本発明は、一般に、周波数合成に関する。周波数合成は、選択された周波数に関連するデルタ・シグマ変調された信号を提供することによって実施される。デルタ・シグマ変調された信号は、デジタルからアナログ領域へ変換される。デルタ・シグマ変調された信号は、選択入力に基づき直接提供されることができ、あるいは代わりに、信号発生器から提供され、デルタ・シグマ変調された信号を提供するためにデルタ・シグマ変調器によって処理されることができる。
【０００７】
本発明のある実施によれば、メモリが、周波数の組に関する複数の周波数パターンを記憶するために使用されることができる。パターンは、周波数の組に関するデルタ・シグマ変調されたパターンとして記憶されることができる。代わりに、記憶されたパターンは、周波数の組に関する波形（たとえば正弦波）の他のタイプ（たとえばデルタ・シグマ変調されていない）を表現することができる。
【０００８】
本発明の態様により実施された周波数合成器は、所望のキャリア周波数に関する合成器のアナログ出力信号に基づいてローカル発振器信号を提供するために、使用されることもできる。たとえば、データ信号は、データ信号のアップコンバージョンまたはダウンコンバージョンのためにローカル発振器信号と混合されることができる。
【０００９】
前述のおよび関連する目的の達成のために、本発明の特定の例示的な態様が、以下の記載および添付の図面に関して本明細書で記載される。しかしながら、これらの態様は、本発明の原理が用いられることができる様々な方法であるがその少数を示し、本発明は、全てのそのような態様およびそれらの等価物を含むことを意図している。本発明の他の利点および新規な特徴は、図面に関連して考慮されるとき、本発明の以下の詳細な記載から明らかになろう。
【発明を実施するための最良の形態】
【００１０】
本発明は、一般に、コストが有効な方法で低ノイズおよび速い同調速度を有する周波数ソースを提供するために実施されることができる、周波数合成アプローチに関する。周波数合成は、周波数が選択入力に基づいて変わることができる、選択された周波数と関連するデルタ・シグマ変調された信号を提供することによって実施される。デルタ・シグマ変調された信号は、デジタルからアナログ領域に変換される。デルタ・シグマ変調された信号は、選択入力に直接基づいて提供されることができ、または代わりに、信号発生器によって提供され、かつデルタ・シグマ変調された信号を提供するためにデルタ・シグマ変調器によって処理されることができる。
【００１１】
図１は、本発明の態様による選択された周波数で信号を合成するように動作するシステム１０のブロック図を示す。システム１０は、概略的に１２で示される１つまたは複数の周波数パターンのソースを含む。ソース１２は、周波数選択信号１６に応じて、選択された周波数出力信号１４を提供するように動作する。周波数パターンは、正弦波または他の波形パターンであることができる。選択された周波数パターン１４は、システム構成および適用要件などに応じて、１ビットまたはマルチビット・データ・ストリームとして提供されることができる。
【００１２】
選択信号１６は、対応する周波数パターンに関連付けられる、または対応する周波数パターンにマップするデジタル値を含む。当業者は、選択信号１６に基づきソース１２から所望の周波数パターンを導き出すために用いられることができる、様々なマッピング・スキーマおよび標準を分かりかつ理解するであろう。
【００１３】
本発明の態様によれば、ソース１２は、各所望の周波数に関する所定の持続期間（または長さ）を有するアナログ信号パターンのデジタル表現を記憶するメモリ（図示せず）を含むことができる。当業者は、ソース１２における事前に記憶された周波数パターンの組を用いるのに適していることがある適用において、周波数パターンが、システム１０の通常動作の間の使用に関してオフラインでプログラムされることができることを分かりかつ理解するであろう。
【００１４】
周波数パターンを記憶するために使用されるメモリ装置は、所定の適用に関するパターンの組のために十分な量のデータを記憶することができるべきである。特定の例として、例えば移動通信のためのグローバルシステム（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ、ＧＳＭ）などの周波数ホッピングを利用する特定のワイヤレス通信適用のために、約０．５ミリ秒の時間間隔長さを有する周波数パターンの記憶されたデジタル表現が適切である。メモリ装置はまた、提供される周波数によって十分なサンプル・レートでの信号と、システム１０が実施される適用とを提供できるべきである。たとえば、ソース１２は、出力信号１４におけるサイズ（ビット数）に応じる動作速度を有するメモリを用いることができる。このように、より安価な回路が、より大きなビット数が選択されたパターンに対応するデータ・ストリームに提供されるソースのために使用されることができる。代わりに、ソース１２は、デジタル信号プロセッサ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ、ＤＳＰ）、または選択信号１６に基づく所望の周波数を有する信号のデジタル表現を生成することができる他の同様の装置として、実施されることができる。このアプローチは、事前に記憶された周波数パターンの組より任意の周波数が使用されることを可能にする。
【００１５】
当業者は、本発明が任意の特定の通信スキーマに限定されないことを分かりかつ理解するであろう。たとえば、これは、グローバル・エボリューションのためのエンハンスト・データ・レート（Ｅｎｈａｎｃｅｄ  Ｄａｔａ  Ｒａｔｅｓ  ｆｏｒ  Ｇｌｏｂａｌ  Ｅｖｏｌｕｔｉｏｎ、ＥＤＧＥ）、広帯域符号分割マルチ・アクセス（Ｗｉｄｅｂａｎｄ  Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ、ＷＣＤＭＡ）、直交周波数分割マルチ・プレックス（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ、ＯＦＤＭ）などのための信号を生成するために使用されることができる。さらに、本発明の態様により実施される周波数合成器は、知られている時間間隔で選択的なホップ周波数に対して望ましい任意の適用に使用されることができるように、これは通信適用に限定されない。ホップ・レートは、たとえば適用に応じて固定または可変であることができる。
【００１６】
システム１０は、またデジタル入力波形２０を、対応するアナログ出力信号２２に変換するように動作するＤＡＣ１８を含む。本発明の態様によれば、入力波形２０は、ＤＡＣ１８を駆動するように選択された周波数に関連付けられるデルタ・シグマ変調された波形である。波形２０は、所望の出力周波数および性能要件に応じて、１ビットまたはマルチビット・データであることができる。ソース１２は、デジタル正弦波形またはデルタ・シグマ変調された正弦波形のような周波数パターンを提供することができる。いずれかの場合において、ＤＡＣ１８への入力信号２０は、ＤＡＣ１８の構成に対応するビット数を有する、場合によってはオーバーサンプリングされた量子化データ・ストリームである。
【００１７】
ＤＡＣ１８は、デジタル入力信号２０をアナログ信号２２へ変換するように動作する、１ビットＤＡＣまたはマルチビットＤＡＣであることができる。当業者は、従来のマルチビットＤＡＣより実質的に純粋な波形であるので、１ビットＤＡＣが、一般に、十分に高いレートでデータを出力することができることを理解するであろう。たとえば、マルチビットＤＡＣは、２つより多い出力レベル（１ビットＤＡＣにおけるように）を有するので、不純性またはノイズをアナログ出力信号２２に加える出力レベルのミスマッチに関連する誤差が生じる傾向がある。しかしながら、１ビットＤＡＣは、所望の出力周波数で実質的に純粋な正弦波形として、アナログ信号２２を提供することができる。
【００１８】
選択された周波数パターン１４がマルチビット・データ・ストリームとして提供される例として、相対クロック・レートが、そうようなステージでビット数に比例するように、周波数パターンを提供するソース１２が、ＤＡＣ１８より遅いクロック・レートで動作することができる。システム１０は、ソース１２がマルチビット・データとして周波数パターンを提供するスイッチング・ネットワークまたはマルチプレクサなどの、選択システム２４を含むことができる。システム２４は、制御入力信号２６により所望のサンプル・レートで、マルチビット・データ・ストリーム１４を、データ・ストリーム２０に対応する所望の１つまたは複数のビット数に修正するように動作する。特定の例として、ソース１２は、Ｎビットデータ・ストリームとしてデータ・ストリーム１４を提供することができ、スイッチング・システム２４は、Ｎビットデータ・ストリームをＤＡＣ１８への入力信号２０としてＭビットデータ・ストリームに変換することができ、ここで、ＮおよびＭは正の整数であり、Ｎ＞Ｍ≧１である。Ｍビットデータ・ストリームのサンプル・レートは、ＮおよびＭのビット数と、２２での信号の所望の出力周波数とに機能的に関係することができる。
【００１９】
当業者は、本発明の態様により用いられることができる適切な周波数パターンをマルチ・プレックスしかつ選択するための様々なアプローチを分かりかつ理解するであろう。代わりに、ソース１２は、データ・ストリーム１４に、直接ＤＡＣ１８に適切なビット数および所望のサンプル・レートを提供するようにプログラムされかつ／または構成されることができる。この場合、信号１４および２０は、中間のセレクタ・システム２４が無ければ同一である。
【００２０】
図２は、本発明の態様により実施されることができる他の周波数合成システム５０の例である。システム５０は、複数の所定の信号パターン５４、５６、および５８を記憶するメモリ５２を含む。図示を簡単にする目的で、３つのそのようなパターンが図２に示されているが、任意のＮ個のパターンが使用されることができ、ここでＮは正の整数（Ｎ≧１）であり、表現された周波数の数を示すことを理解されたい。メモリ５２は、揮発性メモリ（たとえばＲＡＭなど）または不揮発性メモリ（たとえばＲＯＭ、ＦＬＡＳＨ、ＥＰＲＯＭなど）であることができる。当業者は、様々なデータ構造、および本発明の態様による信号パターンを記憶するために使用されることができるメモリ構成を分かりかつ理解するであろう。
【００２１】
この例では、信号パターン５４〜５８は、それぞれＮ個の周波数に関連付けられるデルタ・シグマ変調された信号パターンである。たとえば、各パターン５４〜５８は、所定の持続期間またはトーン長さを有する周波数信号（たとえば正弦波）に対応するマルチビット・パターンとして記憶される。各周波数パターン５４〜５８を記憶するために必要である持続期間およびビット数は、周波数合成器５０が実施される適用に応じて決定される。
【００２２】
特定の例として、ＧＳＭ適用に関しては、デルタ・シグマ変調されたパターン５４〜５８は、各Ｎ個の周波数で生成された０．５ミリ秒の正弦波形から導き出されることができる。各Ｎ個の周波数での正弦波は、パターン５４〜５８としてメモリ５２に記憶された対応するデルタ・シグマ変調されたデータで、デルタ・シグマ変調される。各正弦波のデルタ・シグマ変調は、オフラインで実施されることができる（たとえば、システム５０によって、またはメモリ５２にプログラムするように動作する他のシステムによって）ので、実時間の周波数合成のために実施されるよりも、より次数の高いデルタ・シグマ変調が利用されることができる。デルタ・シグマ変調の次数を増大させることによって、周波数合成においてノイズ・コンテンツを緩和するように、改善されたノイズ特性が、結果として記憶されたパターンで達成されることができる。
【００２３】
選択システム６０が、メモリ５２から所望の１つの信号パターン５４〜５８を選択するためにメモリ５２に結合される。たとえば、選択システム６０は、選択信号６２に応じて関連付けられたメモリ位置から選択された１つの周波数パターン５４〜５８を得るように動作し、Ｎ個の入力を有するマルチプレクサを含む。選択信号６２は、周波数セレクタ６４によって提供されることができる。当業者は、本発明の態様による所望のキャリア周波数を同定するために使用されることができる様々なタイプの周波数選択機構を分かりかつ理解するであろう。周波数セレクタ６４およびマルチプレクサ６０は、メモリ５２の外部に存在するとして図２に示されているが、周波数選択機能は、代わりにメモリ５２内のコンピュータが実行可能な命令として実施されることができることが理解される。
【００２４】
ベース帯域からＲＦへの変換シナリオの例に関して、ＧＳＭ適用のための周波数合成において、周波数パターン５４〜５８は、約２００ｋＨｚの時間間隔で約９２５ＭＨｚから約９６０ＭＨｚの周波数範囲に対応することができる。したがって、周波数セレクタ６４は、周波数範囲における所望の１つの周波数を選択するための選択信号６２を提供するように動作する。このアプローチにおいて、周波数セレクタ６４は、システム５０で実施される所望の帯域幅における所望の周波数に関連付けられる１つの周波数パターン５４〜５８を選択するために選択システム（たとえばマルチプレクサ）６０を制御するデジタル出力として、信号６２を提供するようにプログラムされかつ／または構成されることができる。当業者は、周波数選択信号６２におけるビット数が、一般に、用いられるパターンの数Ｎおよび選択システム６０のタイプに応じることを分かりかつ理解するであろう。
【００２５】
選択システム６０は、選択信号６２に応じて、選択された１つの記憶されたデルタ・シグマパターン５４〜５８を関連付けられたマルチプレクサ６６に提供することができる。選択された信号パターンは、Ｍビットデータ・ストリームとしてセレクタ・システム６０によって提供されることができ、ここでＭは、１以上の正の整数である。任意であるマルチプレクサ６６は、選択システム６０からのＭビット出力をＰビットデータ・ストリームと組み合わせるように動作し、ここでＰは、正の整数でありＭ≧Ｐ≧１である。すなわち、マルチプレクサ６６は、メモリ５２からの大きなワードサイズなどの周波数パターン５４〜５８のアクセスを容易にするレートコントローラとして動作する。したがって、Ｐビットデータ・ストリームは、マルチプレクサ６６がＤＡＣ６８へ提供するオーバーサンプリングされた量子化データ・ストリームを含む。
【００２６】
当業者は、より低価格の回路（たとえば、より低いクロック速度で動作する）が、大きなＭビット数が選択された信号パターンに対応するデータ・ストリームに提供されるメモリ５２のために使用されることができることを分かりかつ理解するであろう。代わりに、メモリ５２および選択システム６０が、十分に高いサンプル・レートで動作することができるとき、マルチプレクサ６６を省略されることができ、選択されたデルタ・シグマ変調されたパターンは、本発明の態様によりＤＡＣ６８に直接提供されることができる。
【００２７】
本発明の態様によれば、ＤＡＣ６８は、１ビットＤＡＣであり、したがってマルチプレクサ６６は、Ｍ：１マルチプレクサ（すなわちＰ＝１）である。たとえばワイヤレス通信適用において、１ビットＤＡＣは、同等の価格を付けられるマルチビットＤＡＣと比べてより高いサンプル・レートで、実質的に純粋なトーンを提供することができる。たとえば１ビットＤＡＣは、現在、約４ＧＨｚの速度で動作することができ、したがって、さらなるアップコンバージョンを必要とすることなく、所望の送信周波数（たとえば約３ＧＨｚまで）で直接アナログ出力信号を提供することができる。そのようなＤＡＣは、他のより低い周波数範囲（たとえばＭＨｚ周波数範囲）でアナログ出力信号を提供することができる。ワイヤレスの商業的適用に関して、本発明の態様によるシステムおよび方法は、様々なワイヤレスシステム標準のためのマルチキャリア送信モジュールに関する、広い帯域幅、高いダイナミックレンジ、および線形性を可能にする。
【００２８】
通常の動作の間、たとえばメモリ５２および選択システム６０は、ＦS／Ｍのクロック速度で動作することが可能であり、ここでＦSはサンプルクロック・レートである。マルチプレクサ６６およびＤＡＣ６８は、選択信号６２によって示されるように、所望のキャリアでＤＡＣからアナログ出力を提供することを容易にするように、サンプルクロック・レートＦSで動作することができる。
【００２９】
ＤＡＣ６８は、対応するアナログ信号をフィルタ７０に提供する。たとえば、フィルタ７０は、システム５０が使用される特定の適用に応じるバンドパス、ハイパス、またはローパス・フィルタであることができる。すなわち、フィルタ７０は、表面音響波（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ、ＳＡＷ）フィルタまたは他の装置などのバンドパス・フィルタであることができる。フィルタ７０は、量子化ノイズと、結果としてそれぞれの信号パターン５４〜５８に生じる、デルタ・シグマ変調による帯域外の周波数にシフトされまたはシェーピングされるノイズとを緩和するように動作する。このように、フィルタ７０は、実質的に低ノイズフロアを有する実質的に純粋な信号（たとえばトーン）を提供することができる。
【００３０】
フィルタ出力信号は、さらなる処理のための所望のレベルに選択された信号パターンに増幅するように動作する増幅器７２に提供されることができる。増幅器７２は、７４で増幅された出力信号を提供する。たとえば、７４で増幅された信号は、信号が、ワイヤレス通信信号の送信のためのキャリア周波数として動作するように、ミキサに対してローカル発振器信号として提供されることができる。代わりに、７４で増幅された出力信号は、通信システムの受信器部分における信号をダウンコンバートするためのローカル発振器信号として使用されることができる。したがって、所望のホップ・レートで選択信号６２を変えることによって、システム５０は、多数の周波数ホッピング適用における使用のための低いノイズ信号を提供するために、周波数ホップすることができる。
【００３１】
図３は、本発明の態様による周波数合成を使用して提供されることができる周波数スペクトル８０の例を示す。たとえば、スペクトル８０は、帯域外の周波数コンテンツおよびノイズを緩和するために、フィルタリングされる（たとえばＳＡＷバンドパス・フィルタを介して）信号に対応する。したがって、図３に示されるように、トーンは、帯域周波数において実質的に純粋であり、信号は、それぞれ８２および８４で示されるように、より低いおよびより高い帯域外の周波数の両方に関する低いノイズフロアを有する。図３に示される特定のスペクトル８０は、広帯域符号分割マルチ・アクセス（ＷＣＤＭＡ）信号に対応する。当業者は、図１および図２のアプローチが、他の通信標準での使用に適合されることができることは理解するであろう。そのような他の標準の例は、ＧＳＭ、グローバル・エボリューションのためのエンハンスト・データ・レート（ＥＤＧＥ）、直交周波数分割マルチ・プレックスまたはマルチ・アクセス（ＯＦＤＭ）などを含む。
【００３２】
図４は、本発明の態様による他のデジタル合成器システム１００の例である。システム１００は、図２に関して示されかつ記載されるシステム５０に類似している。簡単に述べると、システム１００は、複数のＮ個の所定の信号パターン１０４、１０６、および１０８を記憶するメモリ１０２を含み、ここでＮ≧１である。信号パターン１０４〜１０８は、所望の周波数で所定の持続期間に関して生成される対応するアナログ信号パターンのデジタル表現として、記憶されることができる。代わりに、信号は、デジタル的に生成され、ベースバンド・モジュールを有するなどのＤＳＰ、または他の信号発生器装置であることができる。周波数パターン１０４〜１０８は、隣接する周波数間の固定されたまたは可変の時間間隔などの所望の周波数範囲にわたって隔てられることができる。関連するまたは関連しないことがある任意の周波数の組が、本発明の態様によるシステム１００での使用のためのメモリ１０２に記憶されることができることが分かりかつ理解されるべきである。
【００３３】
マルチプレクサなどのスイッチ・システム１１０は、所望の１つのＮ個の周波数パターン１０４〜１０８を選択するためのメモリ１０２に結合される。周波数セレクタ１１２は、選択信号１１４を提供し、そのＮ個のパターンを制御するために、結合されるデルタ・シグマ変調器１１６に提供される。選択されたパターンは、Ｍビットデータ・ストリームとして提供されることができ、ここでＭ≧１である。当業者は、本発明の態様による所望のキャリア周波数を選択するために使用されることができる、様々なタイプの周波数選択機構を分かりかつ理解するであろう。たとえば周波数選択機能は、ハードウエア、ソフトウエア、またはそれらの組み合わせとして、実施されることができる。１つの特定の例において、周波数選択は、メモリ１０２で実施されるコンピュータが実行できる命令であることができる。
【００３４】
デルタ・シグマ変調器１１６は、所望のサンプル・レートで結合されたＤＡＣ１１８を駆動するための所定のビット数を有する高いダイナミックレンジの量子化データ・ストリームを提供するために、選択された１つの信号パターンを処理するようにプログラムされかつ／または構成される。出力データ・ストリームは、より高いダイナミックレンジを提供するためにオーバーサンプリングされることができる。当業者は、本発明の態様によるデジタルデルタ・シグマ変調を実施するために使用されることができる様々なアプローチを分かりかつ理解するであろう。例として、デルタ・シグマ変調器１１６は、選択された周波数パターンについてのアップサンプリング、ノイズ・シェーピング、および量子化を実行するように構成されたデジタルフィルタを含む。デルタ・シグマ変調器１１６は、一般に入力信号１０４と比較されたとき、サンプル当りの低減されたビット数を有するが、マルチビット入力より速いサンプル・レートでの量子化出力信号を提供する。
【００３５】
ＤＡＣ１１８は、デルタ・シグマ変調されたデータ・ストリームを、選択されたパターンによって規定されるような所望の周波数を有する対応するアナログ信号に変換する。ＤＡＣ１１８は、１ビットまたはマルチビットＤＡＣであることができる。データ・ストリームを変換するための１ビットまたはマルチビットＤＡＣは、ＧＨｚにおける周波数またはＭＨｚ範囲を超える周波数であることができるなどの、所望の周波数でアナログ出力の提供を容易にすることができる。たとえば、ＤＡＣ１１８、デルタ・シグマ変調器１１６、およびスイッチ・システムは、ＳｉＧｅ、ＩｎＰ、または他の高速集積回路技術で構成されることができる。デルタ・シグマ変調器１１６は、用いられるＤＡＣ１１８による適切なビット数を有するデータ・ストリームを提供するように構成される。
【００３６】
ＤＡＣ１１８は、フィルタ１２０に対する所望の周波数を有するアナログ出力信号を提供する。システム１００が送信器回路で実施されるとき、ＤＡＣ１１８は、本発明の態様による所望の送信周波数で直接アナログ信号を提供することができる。このように、さらなるアナログ・アップコンバージョンが、フィルタリングされる信号の送信前に必要ではなく、システムは、後続の送信のための所望のデータと混合されることができる実質的に純粋な搬送信号を提供することができる。代わりに、システム１００は、そのような適用のためのホップ・レートによる所望の周波数にホップすることが可能な実質的に純粋な信号を必要とする、受信器回路または他の装置とともに実施されることができる。
【００３７】
フィルタ１２０は、ＳＡＷフィルタまたは他の装置などのバンドパス・フィルタであることができる。まとめられた素子などを含む他のタイプのフィルタも使用されることができる。フィルタ１２０は、量子化ノイズと、変調器１１６によって実施されるデルタ・シグマ変調による帯域外の周波数にシフトされまたはシェーピングされるノイズとを緩和するように動作する。
【００３８】
フィルタ出力信号は、所望のレベルでの出力信号１２４を提供するために、選択された信号パターンを増幅するように動作する増幅器１２２に通されることができる。たとえば、増幅された信号は、信号が、ワイヤレス通信信号の送信のためのキャリア周波数、あるいは送受信器でアップまたはダウンコンバージョンのためのキャリア周波数として動作するように、ミキサを駆動するローカル発振器信号として提供されることができる。
【００３９】
図５は、本発明の態様によるさらなる周波数フレキシビリティを与える直接デジタル合成器システム１５０の例である。システム１５０は、結合されるデルタ・シグマ変調器１５４に所望の信号パターンを提供する信号発生システム１５２を含む。システム１５２は、たとえば、デルタ・シグマ変調器１５４に所望の信号パターンを提供するように動作する信号発生器構成部品１５６を含む。信号発生器構成部品１５６は、周波数選択信号１５８に基づいて選択された周波数に関する所望の信号パターンを提供する。この例において、周波数セレクタ構成部品１６０は、所望のキャリアを選択するために信号発生器１５６に周波数選択信号１５８を提供する。周波数セレクタ１６０は、関連するホップ・レートで選択信号１５８を変えるように動作する。選択信号を変えることによって、発生器１５６は、システム１５０が所望のレートで周波数ホップすることを可能にする異なる信号パターンを提供する。したがって、ホップ・レートは、システム１５０が実施される適用に応じて設定されることができる。
【００４０】
当業者は、システム１５２が、ＤＳＰまたは類似する機能を実行する装置の一部として実施されることができることを分かりかつ理解するであろう。たとえば、信号発生器構成部品１５６および周波数セレクタ構成部品１６０の機能は、結合されるプロセッサ（図示せず）によって実施されるコンピュータが実行できる命令であることができる。この例において、信号発生システム１５２は、周波数選択に関するフレキシビリティを提供する。すなわち、信号発生システム１５２は、本発明の態様による他の周波数のソースとなることができるので、選択されたパターンは、所定の記憶された周波数の組に制限される必要はない。
【００４１】
周波数フレキシビリティが望ましい場合には、デルタ・シグマ変調器１５４は、信号発生器１５６から受けた信号の周波数に関するノイズ・シェーピングおよび量子化を実行することができるべきである。したがって、システム１５２は、合成されるべき周波数によりデルタ・シグマ変調器１５４を適合するように、１６２で示される制御信号を提供することができる。これは、デルタ・シグマ変調器１５４が、選択された周波数に基づき帯域外の周波数へのノイズの適切なシフトを可能にする。例として、そのようなアプローチは、異なるデルタ・シグマ変調器は、異なる周波数または対応する周波数範囲に関して適切なノイズ・シェーピングまたは量子化を実施するように動作する、複数のデルタ・シグマ変調器を用いることによって実施されることができる。代わりに、デルタ・シグマ変調器１５４のフィルタリング特性は、生成される信号の周波数を調整するようにプログラム可能であるまたは調整可能であることができる。そのようなアプローチの価格効率を改善するために、周波数ホッピングを調整できるデルタ・シグマ変調器１５４（たとえば図６を参照）に関する低価格の実施を利用することが望ましい。
【００４２】
システム１５０の残りは、図４に関して示されかつ記載されたシステムに実質的に類似している。ＤＡＣ１６４は、アナログ出力信号を結合されるフィルタ１６６に提供する。フィルタ１６６は、デルタ・シグマ変調器１５４による処理の結果生じるノイズを含む、帯域外周波数成分および量子化ノイズを取り除くように構成される。それから、フィルタリングされた信号は、適切なレベルで対応するアナログ出力信号１７０を提供する増幅器１６８によって所望のレベルに増幅される。
【００４３】
図６は、本発明の態様によって実施されることができる１つのタイプのデルタ・シグマ変調器システム１７２の例を示す。このタイプのデルタ・シグマは、ホップ間に「デッドタイム」が存在する周波数ホップされたシステムに特に有用である。当業者は、本発明の態様によって使用されることができる他の低価格のデルタ・シグマ変調を理解するであろう。
【００４４】
この例において、システム１７２は、デジタル入力信号１７６を受けるデマルチプレクサなどのスイッチング・システム１７４を含む。ベースバンド・モジュレータまたはＤＳＰ（図示せず）または適切なメモリが、所望の周波数発生スキーマによる入力信号１７６を提供するようにプログラムされかつ／または構成されることができる。スイッチング・システム１７４は、入力信号の部分を、結合されるメモリ・システム１８０に提供される所定のビット数を有するそれぞれＭ個のデータ・セグメント１７８に分離する（たとえばサンプリングする）。各データ・セグメント１７８のビット数は、とりわけ周波数合成器１７２の適用、デジタル入力信号のレートにより、および並列経路の数Ｍに基づいて変わることができる。ＧＳＭ時分割マルチ・アクセス（Ｔｉｍｅ−Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ、ＴＤＭＡ）の特定の例に関しては、スイッチング・システム１７４は、それぞれメモリ・セクション１からＭへＴＤＭＡタイムスロットまたは「バースト」のための時間間隔（たとえば約１／２ミリ秒）にわたって入力信号をサンプリングすることができる。
【００４５】
メモリ・システム１８０は、スイッチング・システム１７４からのそれぞれデータ・セグメント１７８を記憶するために十分なメモリ・バッファ（たとえばＭ個のメモリ・セクション）を含む。メモリ・システム１８０は、入力データレートから入力信号１７６のデータレートにおける低減を容易にするために並列レートバッファとして動作する。したがって、並列デルタ・シグマ変調器ネットワーク１８４は、入力信号１７６のサンプル・レートよりも低いデータレートで、メモリ・システム１８０からバッファされたデータ・セグメント１８２を読み取る。たとえば、入力信号１７６がｆINのレートでサンプリングされるとき、各Ｍ個の並列デルタ・シグマ変調器は、それぞれｆIN／Ｍでバッファされたセグメント６０をサンプリングすることができる。
【００４６】
ネットワーク１８４は、並列に配置されたＭ個のデルタ・シグマ変調器を含む（ΔΣＭＯＤＵＬＡＴＯＲ  １からΔΣＭＯＤＵＬＡＴＯＲ  Ｍとして示されている）。各デルタ・シグマ変調器は、ノイズ・シェーピング機能および量子化を実行することによって、入力データ・セグメント１８２を処理する。各デルタ・シグマ変調器は、バッファメモリ１８８に記憶され、まとめて１８６で示されるそれぞれバッファされたデータ・セグメントの量子化されたデジタル表現を提供する。バッファメモリ１８８は、その後でフィルタリングされるＤＡＣ１９６の出力が、任意のさらなるアナログ混合または周波数変換の必要なしに所望の周波数を提供できるように、高いレートで読み出されることができる。
【００４７】
たとえば、各デルタ・シグマ変調器は、入力信号１７６のサンプル・レート以上であることができる所望のサンプル・レートで、バッファメモリ１８８内に量子化されたデータの１ビット・ストリームを提供することができる。量子化されたデータ１８６の出力サンプル・レートは、所望の高速度サンプル・レートｆSAMPLEに機能的に関連付けられ、並列ステージの数と逆比例、すなわちｆSAMPLE／Ｍなどに選択されることができる。
【００４８】
当業者は、従来の速度より遅く動作する並列に配置されたデルタ・シグマ変調器１８４は、本発明の態様による比較的に高速度のデルタ・シグマ変調器の許容できる概算を提供することを分かりかつ理解するであろう。そのような概算は、従来のＣＭＯＳ技術を用いて実施されることができ、高速でより高価なデルタ・シグマ技術によって提供される性能と同等の性能を達成するので、著しい価格の低減が、本発明の態様によって達成されることができる。追加のハードウエアが、ネットワーク１８４を構成するために必要あるにしても、ＣＭＯＳは、使用するのにあまり高くなく、同等の高速の代わりの技術より実質的に高い歩留まりを有しているので、価格の低減が実現される。代わりに、ＳｉＧｅ、ＩｎＰなどの価格がより高くより速い技術が、並列デルタ・シグマ変調器ネットワークを提供し、それによってより高いサンプル・レートさえも達成するために用いられることもできる。
【００４９】
任意の数Ｍの並列デルタ・シグマ変調器ステージが、本発明の態様により使用されることができることが分かりかつ理解されるであろう。所定の適用のためのステージの数は、一般に、変調器ネットワークのためのハードウエアの量に対するステージに関するクロック・レート、およびメモリ・バッファ１８０の必要なサイズの調和の結果である。
【００５０】
ワイヤレス適用について、当業者は、デルタ・シグマ変調が一般に高いクロック・レート（たとえばこの適用のために１ＧＨｚより高い）を必要とすることを分かりかつ理解するであろう。非常に低いノイズを有するそのような高い周波数（たとえば約１４０ｄＢｃ／Ｈｚより小さい）でのローカル発振器を生成することは、ＳｉＧｅ、ＩｎＰなどの高速技術に関連するより高い価格およびより低い歩留まりのために、非常に高価になる可能性がある。より高速のデルタ・シグマ変調器に近づくように、並列配置のより低い速度（たとえばＣＭＯＳ）のデルタ・シグマ変調器１８４を用いることによって、システム１７２は、容易に入手でき許容されるＣＭＯＳ技術を用いて実施されることができる全体的な性能を改善する低価格の解決方法を提供する。
【００５１】
再び図６を参照すると、メモリ１８８は、Ｍ個の並列デルタ・シグマ変調器のそれぞれ１つからオーバーサンプリングされた量子化データ１８６を受けかつバッファリングするＭ個のメモリ・セクションを含む。代わりにＭより少ないメモリ・セクションが、選択されたデルタ・シグマ変調器がメモリ・セクションを共有することを可能にすることによって、使用されることができることは理解されるであろう。しかしながら、当業者は、デルタ・シグマ変調器およびメモリ１８８が、低価格の技術（たとえばＣＭＯＳ）を用いて製造されるときに、追加のＣＭＯＳメモリ位置または他のＣＭＯＳ構造の提供に関連する価格の増分が、それらの使用を是認するのに十分に低いことを理解するであろう。
【００５２】
マルチプレクサなどのＭ：１スイッチ・システム１９０は、メモリ・バッファ１８８から量子化データを読み出し、対応するＮビット・ストリームを提供するために、ｆSAMPLEでクロックされることができ、ここでＮは、１以上の正の整数である。スイッチ・システム１９０は、たとえばＮビット・ストリームを提供するために所望の順番でＭ個のバッファ・セクションを通して循環する。メモリ・バッファ１８８の出力は、出力データ・ストリーム１９４のレートを制御するために、任意の高速マルチプレクサ１９２に提供されることができる。
【００５３】
例として、デルタ・シグマ変調器１７２が、出力信号１９４を１ビットＤＡＣ１９６に提供するときには、マルチプレクサ１９２は、所望のサンプル・レートｆSAMPLEでＮビット入力を１ビット出力信号１９４に変換する。代わりに、マルチプレクサ１９２は、ＤＡＣ１９６による他のビット幅で出力信号１９４を提供することができる。レートｆSAMPLEは、入力信号１７６で提供されるように、選択された周波数信号の中心周波数ｆCENTERに比例するなど（たとえば、２k×ｆCENTER、ここでｋは、少なくとも２である）ナイキスト（Ｎｙｑｕｉｓｔ）・レートより大きい任意のレートであることができる。マルチプレクサ１９２は、オーバーサンプリングされた量子化データ・ストリームとして、１ビット出力１９４を提供する。当業者は、出力データ・ストリーム１９４が、マルチビットＤＡＣ１９６が使用されるなど、使用される任意のＤＡＣの特定の入力要件を調整するために提供されることができることを理解するであろう。ＤＡＣ１９６からのアナログ出力信号は、帯域外の信号コンテンツおよびノイズを取り除くためにフィルタ１９８に提供される。
【００５４】
より高い出力周波数を達成するために、マルチプレクサ１９２および続くＤＡＣ１９６は、たとえば、所望のサンプル・レートｆSAMPLEで動作する高速技術（たとえば、ＳｉＧｅ、ＩｎＰ）を用いて実施されることができる。これは、ＤＡＣが、さらなるアップコンバージョンを必要とすることなく、選択された周波数で直接アナログ出力を提供することを可能にする。両方のマルチプレクサ１９０および１９２を用いる代わりに、所望のサンプル・レートで動作する単一のマルチプレクサ（または他のスイッチング・システム）が、所望の１ビットまたは他の低ビット出力信号１９４を提供するために、バッファメモリ１８８からオーバーサンプリングされた量子化データをマルチ・プレックスするために使用されることができることが分かりかつ理解されるべきである。
【００５５】
デルタ・シグマ変調器１７２で使用される並列配置は、周波数ホップされたシステムに関して最適化されることができる。メモリ要素１８０の長さを時間に合わせることによって、各周波数が使用され、単一のデルタ・シグマ変調器の並列の概算による遷移誤差が、周波数バースト間に発生する可能性がある。結果として、そのようなシステムは、著しい性能劣化なしにより低価格な技術を使用して実施されることができる。
【００５６】
図７は、本発明の態様により実施されることができる通信システム２００の例を示す。この例において、システム２００は、送信器モジュール２０２および受信器モジュール２０４を含む送受信器として示されている。周波数制御モジュール２０６は、それぞれ送信器および受信器部分２０２および２０４による処理のための所望の波形を供給するように動作する。それぞれのモジュール２０２、２０４、および２０６は、たとえば１つまたは複数の集積回路を用いる異なる回路ボードとして実施されることができる。当業者は、別個の送信器および受信器も、本発明の態様によって実施されることができることを理解するであろう。
【００５７】
例として、多くの従来技術のシステムにおいて、受信器および送信器は、周波数変換を提供するために、それぞれ１つまたは複数のローカル発振器（それぞれ速い安定化時間を達成するために、ピンポン合成器を使用する周波数ホップされたシステムのための２つのローカル発振器）を必要とする。図７において、単一の固定された発振器は、受信および送信信号チェーンの両方の周波数変換に必要な周波数ホップされた信号を作るために使用される。周波数制御モジュール２０６は、選択された周波数パターン２０８および２１０を、それぞれ送信器モジュール２０２および受信器モジュール２０４に提供するように動作する。モジュール２０６は、また、所望のキャリア上にモジュール化されるべきデータに対応するデータ信号２１２を送信器モジュール２０２に提供する。モジュール２０６が、概略的に２１４で示される、１つまたは複数の入力信号に基づいてそのような信号２０８、２１０、および２１２を提供する。１つまたは複数の信号２１４は、たとえば、さらなる処理のために送信されるべきでありまたは受信された所定の信号に関する、クロック信号、バースト情報、および／または周波数情報を含むことができる。したがって、信号２１４は、モジュール２０２および２０４に関する周波数ホッピング特性を制御することができる。ホッピング特性は、関連付けられた周波数範囲にわたって固定されまたは可変であることができるホップ・レートを含むことができる。
【００５８】
本発明の態様によれば、モジュール２０６は、複数の各所望の周波数に関する複数の信号パターンを記憶するように動作するメモリ２１６を含む。本発明の態様によれば、メモリ２１６内の信号パターンは、デルタ・シグマ変調された周波数パターンとして記憶されることができる。代わりに、パターンは、デルタ・シグマ変調されていない（たとえば従来の正弦波）他のタイプの周波数パターンのデジタル表現として記憶されることができる。
【００５９】
デルタ・シグマ変調された周波数パターンが、メモリ２１６に記憶されたアプローチにおいて、たとえば、メモリ２１６が、１つまたは複数の入力信号２１４に基づいてそれぞれ送信器モジュール２０２および受信器モジュール２０４に、信号２０８および２１０を提供するように動作することができる。このように、モジュール２０６は、入力信号２１４に基づく選択された周波数に関連付けられる所望のデルタ・シグマ変調された周波数パターンを提供することができる。メモリ２１６は、通信システム２００によって実施される適用および標準に応じるホップ・レートでの周波数ホッピングを可能にするように構成される。メモリから選択されたパターンをアクセスし提供する時間は、通常、周波数ホッピング適用に一般に関連付けられるラテンシー（ｌａｔｅｎｃｙ）内である。
【００６０】
モジュール２０６は、本発明の態様によるデルタ・シグマ変調器２１８を含むこともできる。デルタ・シグマ変調器２１８の機能は、システム動作の間に周波数を提供しホップするために実施されるアプローチに応じて変わることができる。
【００６１】
たとえば、特定の適用において、メモリ２１６内の正弦波または他のタイプの波形のデジタル表現を記憶することが望ましいことがある。メモリ２１６は、その後、１つまたは複数の入力信号２１４に基づいて、デルタ・シグマ変調器２１８に選択された周波数パターンを提供するように動作する。デルタ・シグマ変調器２１８は、メモリ２１６から選択された周波数パターン上に所望のノイズ・シェーピングまたは量子化を実行し、２０８および２１０でデルタ・シグマ変調された信号パターンの１つまたは両方を結果として生じる。
【００６２】
代わりに、さらなる周波数フレキシビリティが望ましいなら、ベースバンド変調器（または他の計算機器）２２０は、実時間処理を実行し、１つまたは複数の入力信号２１４に応じてなど所望のキャリア周波数で所望のベースバンド信号を提供することができる。ベースバンド変調器２２０は、対応する信号をデルタ・シグマ変調器２１８供給することができ、デルタ・シグマ変調器２１８は、次に信号２０８および２１０の一方または両方を生成する。代わりにまたは追加して、ベースバンド変調器２２０によって提供されたデジタル周波数信号に応答して生成されたデルタ・シグマ変調されたデータは、メモリ２１６内に記憶されることができる。このように、さらに拡張性がありかつ適合性がある周波数ライブラリが、得られ、かつ将来の利用のために利用されることができる。さらに、周波数生成および対応するデルタ・シグマ変調は、メモリ２１６内に所望のデルタ・シグマ変調された周波数パターンを記憶するためにオフライン・プロセスとして実行されることができる。オフライン・プロセスは、別個のプログラミング・モード（たとえば、システム２００による通常の通信とは別に）で実施されることができ、またはそのようなオフライン・プロセスは、そうような通常の動作と同時に発生することができる（たとえば、バックグラウンドプロセスとして）。
【００６３】
本発明の別の態様によれば、ベースバンド変調器２２０は、通常の動作の間に提供されることができる１組の所望の周波数をプログラムするために、メモリ２１６およびデルタ・シグマ変調器２１８と協働することができる。メモリ２１６をプログラミングするプロセスは、所望の周波数の組に関してメモリ内にデルタ・シグマ変調された周波数パターンを生成しかつ記憶するために、たとえばオフライン・プロセスで実施されることができる。プログラミング・プロセスは、デルタ・シグマ変調器２１８に対する複数の各周波数パターンのための周波数パターンを（デジタル領域で）提供するように制御される。たとえば、コントローラ（図示せず）は、選択的に、ベースバンド変調器２２０に所望のシーケンスで周波数の組を生成させることができる。ベースバンド変調器２２０は、各周波数パターンをデルタ・シグマ変調器２１８に提供する。これらの各周波数パターンは、システム２００が実施される特定の適用および通信プロトコルに関連付けられる所定の持続期間を有することができる。
【００６４】
デルタ・シグマ変調器２１８は、ベースバンド変調器２２０からそれぞれの信号上でノイズ・シェーピングおよび量子化を実行し、対応するデルタ・シグマ変調された周波数パターンを記憶のために記憶用のメモリ２１６に提供する。このように、メモリ２１６は、ルックアップテーブルとしてプログラムされることができ、そうでなければ、通常の動作の間に対応する入力信号２１４に基づき選択されたデルタ・シグマ変調された周波数パターンを提供するように動作することができる。このように動作することによって、モジュール２０６は、システム２００が、ユーザによってプログラムされることができる様々な異なる周波数範囲を調整できるフレキシブルな解決方法を提供する。当業者は、オフライン信号生成およびプログラミング・プロセスが、利用されるデルタ・シグマ変調のより高い次数（たとえば、実時間での実施がより困難である）を可能にし、実時間プロセスで一般に達成可能である周波数コンテンツの純度より、メモリ２１６に記憶された信号パターンにおける周波数コンテンツの純度を改善することができることをさらに理解するであろう。
【００６５】
送信器モジュール２０２のコンテンツに戻ると、周波数制御モジュール２０６は、波形２０８をマルチプレクサ２２２に提供する。上述したように、波形２０８は、選択された周波数でのデジタルデルタ・シグマ変調された信号パターンに対応する。マルチプレクサ２２２は、より少ないビットを有する波形を結合されるＤＡＣ２２４に提供するために、マルチビット波形２０８を集める。代わりに、マルチプレクサ２２２が省略されることができ、周波数制御モジュール２０６は、ＤＡＣ２２４の性能に応じて１つまたは複数のビットを波形２０８に提供する。１ビットＤＡＣまたはマルチビットＤＡＣであることができるＤＡＣ２２４は、デルタ・シグマ変調され波形を対応するアナログ出力信号に変換する。
【００６６】
アナログ・フィルタ２２６は、量子化ノイズ、および選択された信号パターンのデルタ・シグマ変調によるノイズなどのアナログ信号における帯域外の周波数にシフトされるノイズを取り除く。フィルタ２２６は、特定の適用およびデルタ・シグマ変調器構成に応じて、バンドパス、ハイパス、またはローパス・フィルタであることができる。したがってフィルタ２２６は、実質的に低ノイズフロアを有する実質的に純粋な信号（たとえばトーン）を、結合される任意の低ノイズ増幅器２２８に提供することができる。増幅器２２８は、アナログ周波数パターンを、ローカル発振器信号（ＬＯ）をミキサ２３０へ提供するための所望のレベルに増幅する。すなわち、ミキサ２３０に提供される信号は、モジュール２０６に対する１つまたは複数の入力信号２１４によって選択されるように所望のキャリア周波数でＬＯ信号に対応する。
【００６７】
ミキサ２３０は、ＬＯ信号によって規定されたキャリア周波数に所望のデータ信号をアップミックスするように動作する。波形２０８は、所望の周波数に関するデルタ・シグマ変調された波形データを含むので、ミキサ２３０は、従来のローカル発振器を用いるアップミキシング・システムに対する低減されたノイズ・コンテンツ、特にキャリア周波数に近いノイズ・レベルで、データ・ストリームを選択された周波数（たとえばＭＨｚを超えるまたはＧＨｚ範囲）にアップミックスすることができる。さらに、ローカル発振器信号は、記憶されたパターンまたはオンラインで生成されることができるベースバンド・デルタ・シグマ周波数パターンから導き出されるので、周波数ホッピングは、非常に速い安定化時間で達成されることができる。
【００６８】
ミキサ２３０がＬＯ信号と組み合わすデータ信号は、周波数制御モジュール２０６によって提供されるデータ信号２１２に基づき、導き出される。特に、送信器モジュール２０２も、信号２１２を処理するための回路を含む。たとえば、そのような回路は、周波数制御モジュール２０６からデータ信号２１２を受ける他のマルチプレクサ２３２を含む。マルチプレクサ２３２は、適切なビット数を有するデータ・ストリームをＤＡＣ２３４に提供するために、データ・ストリームを修正する。ＤＡＣ２８４は、データ・ストリームを、たとえば中間周波数（ＩＦ）で対応するアナログ信号に変換する。フィルタ（たとえば狭帯域ＳＡＷ）２３６は信号をフィルタリングし、ＩＦ信号をミキサ２３０に提供する。ミキサ２３０は、ＩＦ信号を増幅器２２８によって提供されるＬＯキャリア信号に組み合わせることによって集合信号を生成する。
【００６９】
ミキサ２３０は、他の増幅器２３８にその後フィルタ２４０によってフィルタリングされる集合信号を提供する。フィルタ２４０は、たとえば広帯域ＳＡＷフィルタであり、帯域幅を最適化し、望ましくない帯域外放出およびアップミックスからの結果として生じる可能性がある誤差を除去することを助ける。フィルタ２４０は、さらなる増幅および送信のためのフィルタリングされたＲＦ出力２４２を提供する。当業者は、そのような発振器システムが、任意の所望の送信周波数範囲にわたってサポートを可能にすることを分かりかつ理解するであろう。
【００７０】
受信器モジュール２０４は、また、受信器部分での使用のためのローカル発振器（ＬＯ）信号を生成するように動作する。単純化のために、受信器モジュール２０４は、受信器のＬＯ生成部分だけを表す。特に、デルタ・シグマ変調された周波数パターン２１０は、信号を所望のビット数を有するデータ・ストリームに信号を修正するために、マルチプレクサ２５０に提供される。修正されたデータ・ストリームは、データ・ストリームを対応するアナログ信号に変換するＤＡＣ２５２に提供される。フィルタ２５４は、パターン２１０に関連付けられるデルタ・シグマ変調からの結果として生じるなどの帯域外成分またはノイズを取り除くことによって、アナログ信号上の所望のフィルタリングを実行する。フィルタ２５４は、フィルタリングされた信号を、所望のキャリア周波数で所望の増幅されたＬＯ信号を結果として生じる増幅器２５６に提供する。たとえば、増幅器２５６は、受信器モジュール２０４でのダウンコンバージョンに関するＬＯ信号を提供することができる。
【００７１】
図７の例において、単一の発振器２６０は、受信器モジュール２０２および送信器モジュール２０４が両方とも、周波数において迅速にホッピングされることがあるとしても、受信器モジュール２０２および送信器モジュール２０４の両方の少なくとも一部を駆動するために使用されることができる。これは、従来マルチ電圧で制御された発振器で実施されたマルチ同調可能な発振器の必要を排除する。たとえば、クロックは、受信器モジュール２０２および送信器モジュール２０４における、ＤＡＣ２２４、２３４、および２５２と、マルチプレクサ２２２、２３２、および２５０のためのサンプル・レートを規定する。発振器２６０は、所望のクロック信号を生成する水晶発振器または他の適切な周波数ソースとして実施されることができる。クロック信号は、周波数制御モジュール２０６によって提供されるデータ・ストリーム２０８、２１０、および２１２のサンプル・レートのＮ倍であることができ、ここで、Ｎは、それぞれのデータ・ストリームにおけるビット数である（Ｎ≧１）。これは、ローカル発振器システムの回路部分（たとえば、ＤＡＣ２２４、２３４、および２５２と、マルチプレクサ２２２、２３２、および２５０）より遅いサンプル・レートで動作するために、選択された周波数に関するデルタ・シグマ波形を提供する回路（たとえば、周波数制御モジュール２０６）を可能にする。例示の目的で、発振器２６０は、送信器モジュール２０２の一部として示されているが、当業者は、代わりに受信器モジュール２０４の一部であることができ、あるいは両方のモジュールにおけるデジタル回路を駆動するように動作する共通外部クロックで実施されることを理解するであろう。
【００７２】
したがって、当業者は、単一の発振器２６０が、本発明の態様により実施される通信システム２００におけるマルチ周波数ホッピング・ローカル発振器の少なくとも一部を駆動するために実施されることができることが分かり理解するであろう。図７は、送受信器（送信器部分２０２および受信器部分２０４の両方を含む）としての通信システムを示しているが、通信システムは、本発明の態様による周波数合成を用いる送信器および受信器を含むものとして実施されることができる。１つまたは複数のデルタ・シグマ直接デジタル合成器を用いる別個のローカル発振器システムが、本発明の態様により実施されることができることは、さらに理解される。
【００７３】
上記に示されかつ記載された例を考慮して、本発明のよる周波数合成のための方法は、図８および図９の流れ図を参照してより認識されるであろう。説明を簡単にする目的のため、方法は連続的に実行するように示されかつ記載されているが、本発明は示される順序に制限されるものではなく、本発明によるいくつかの態様は、本明細書に示されかつ記載される順序とは異なる順序および／または同時に発生することができることは分かりかつ理解される。さらに、本発明による方法を実施するために必要な全ての特徴が、必ずしも示されまたは記載されてはいない。さらに、そのような方法は、ハードウエア（たとえば１つまたは複数の集積回路）、ソフトウエア（たとえばＤＳＰまたはＡＳＩＣ上で実行される）、またはハードウエアとソフトウエアとの組み合わせで実施されることができる。
【００７４】
図８は、本発明の態様によるデジタルで周波数を合成する方法を示す。方法を実施するデジタル周波数合成器のパワーアップに関連するなどの方法は、３００で始まる。パワーアップで、変数は、それらの開始条件および参照電圧をそられの開始レベルに初期化されることができる。３１０で、通常の動作の間に所望の周波数が選択される。周波数選択は、周波数の対応する範囲の複数の周波数の１つを同定することを含むことができる。３２０で、デルタ・シグマ変調された信号パターンが提供される。上述されたように、デルタ・シグマ変調された信号は、各複数の所望の周波数に関連付けられたデルタ・シグマ変調されたパターンを記憶するためにプログラムされたメモリによって、所望のサンプル・レートで提供されることができる。代わりに、選択された周波数に関するデルタ・シグマ変調されたパターンを提供するために実時間でデルタ・シグマ変調された信号が、ＤＳＰまたは他の信号生成装置によって３２０で提供されることができる。
【００７５】
３３０で、デルタ・シグマ変調された信号は、対応するアナログ信号に変換される。この変換は、デルタ・シグマ変調された信号を含むデータ・ストリームをアナログ領域に変換するように動作するＤＡＣによって実施される。必要であれば、１つまたは複数のマルチプレクサは、アナログ領域へのその変換を容易にするために、データ・ストリームにおける適切なビット数を提供するために信号を調整するように使用されることができる。たとえば、ＤＡＣへの１ビットの入力信号を必要とする１ビットのデジタルからアナログへの変換が、実施されることができる。マルチビットＤＡＣも利用されることができる。３４０で、アナログ信号は、量子化ノイズおよびデルタ・シグマ変調された信号に固有の帯域外周波数成分を取り除くためにフィルタリングされる（３２０）。３４０から、方法は３１０へ戻り、３１０で、次の周波数が、周波数ホッピングの実施の一部として選択されることができる。方法は、固定されまたは可変であることができる任意の所望のレートで周波数ホップすることが制御されることができる。
【００７６】
図９は、本発明の態様による周波数合成方法での使用のための信号パターンを記憶するように、メモリ装置をプログラムするために利用されることができる。方法は、たとえば、メモリをプログラミングするためのオフライン・プロセスを実行するように、プログラムされかつ／または構成された集積回路で実施されることができる。代わりにまたは追加して、方法は、集積回路の実装前にバッチプロセスで製造者または他のユーザによって実施されることができる。パラメータをそれらの開始値に設定することと、適切にメモリを初期化することとを含むことができる方法は、４００で開始する。４１０で、周波数合成に関するパラメータが規定される。そのようなパラメータは、たとえば、所望の周波数の組に関する帯域幅または周波数範囲、規定された帯域幅における周波数の組に関する間隔の増分、各周波数パターンに関する持続期間トーン長さを含むことができる。
【００７７】
周波数合成のパラメータが４１０で規定された後、方法は、第１の周波数が提供される４２０に進む。周波数は、アナログ周波数合成器によって提供されるなど、対応するデジタル信号に変換されるアナログ信号として提供されることができる。代わりに、周波数パターンは、各所望の周波数での信号パターンを提供するためにプログラムされたＤＳＰまたは他のメモリ装置によって提供されることができる。４３０で、４２０で提供される信号パターンは、デルタ・シグマ変調される。デルタ・シグマ変調は、帯域外周波数にノイズ・コンテンツをシフトする、ならびにデータ・ストリームを異なるビット数に量子化する（たとえば可能なより速いレートでのより低いビット数）ために、周波数信号のノイズ・シェーピングおよび量子化を含む。４４０で、デルタ・シグマパターンは、メモリ装置に記憶される。パターンは、ルックアップテーブルに記憶されるなど、記憶されたパターンの検索を容易にするために関連付けられるインデックス値とともに記憶されることができる。代わりに、記憶されたパターンに関する対応するアドレス位置は、パターンを用いる周波数合成が実施される適用に基づいて割り当てられることができる。たとえば、１からＮのカウント数が、それぞれの記憶されたパターンにアクセスするように割り当てられることができ、ここで、Ｎはサポートされるべき周波数の数を示す。
【００７８】
４５０で、規定される周波数範囲に必要な任意の追加の周波数が存在するかどうかについての決定がなされる。追加の周波数が存在するなら、方法は、次の周波数が選択される４６０に進む。４６０で次の周波数の選択が、選択された周波数パターンに関する選択された間隔に応じて決定されることができる。当業者は、間隔が、帯域幅にわたる固定された間隔であることができ、または代わりに帯域幅にわたる可変の間隔であることができることが分かりかつ理解されるであろう。４６０から、方法は、選択された周波数が、応じて提供されかつ処理される４２０へ戻る。
【００７９】
４５０での決定が否定的であり、デルタ・シグマ周波数パターンが、所望の各周波数が記憶され、利用できるメモリが満たされていることを示すなら、方法は終了する４６０へ進む。結果として、４４０で記憶されたパターンの組は、本明細書で同定されるような様々な適用に関する実質的な純粋な周波数を提供するために、周波数合成方法（たとえば図８に示されるように）の通常の動作の間に利用されることができる。
【００８０】
上記で記載されたことは、本発明の例示的な実施を含む。もちろん、本発明を説明する目的のために構成部品または方法の全ての考えられる組み合わせを記載することは不可能であり、当業者は、本発明の多くのさらなる組み合わせおよび置換が可能であることを認識するであろう。たとえば、上述の説明は、固定される周波数パターンを記載するように示されるが、可変周波数も本発明の態様によって使用されることが分かりかつ理解されるであろう。したがって、本発明は、添付の特許請求の精神および範囲にあるそのような全ての代替、修正、および変形を含むことを意図している。
【図面の簡単な説明】
【００８１】
【図１】本発明の態様による周波数合成器を示す概略ブロック図である。
【図２】本発明の態様によって実施されたデルタ・シグマ周波数合成器システムを示す概略ブロック図である。
【図３】本発明の態様による周波数合成器によって生成されたアナログ信号のための周波数スペクトルを示す。
【図４】本発明の態様によって実施された他の周波数合成器システムを示す概略ブロック図である。
【図５】本発明の態様によって実施されたさらに他の周波数合成器システムを示す概略ブロック図である。
【図６】本発明の態様による周波数合成器で使用されることができるデルタ・シグマ変調器の例である。
【図７】本発明の態様によって実施されることができる通信システムの例である。
【図８】本発明の態様による周波数合成方法を示す流れ図である。
【図９】本発明の態様による周波数合成における使用のための周波数パターンでメモリをプログラミングするための方法を示す流れ図である。
【符号の説明】
【００８２】
１０、５０、１００  システム
１２  ソース
１４  周波数出力信号
１６、１５８  周波数選択信号
１８、６８、１１８、１６４、１９６、２２４、２３４、２５２、２８４  デジタル・アナログ・コンバータ
２０  デジタル入力波形
２２、１７０  アナログ出力信号
２４、６０  選択システム
２６  制御入力信号
５２、１０２、２１６  メモリ
５４、５６、５８、１０４、１０６、１０８  信号パターン
６２  選択信号
６４  周波数セレクタ
６６、１９２、２２２、２３２、２５０  マルチプレクサ
７０、１２０、１６６、１９８、２２６、２３６、２４０、２５４  フィルタ
７２、１２２、１６８、２２８、２３８  増幅器
８０  周波数スペクトル
１１０、１７４、１９０  スイッチ・システム
１１６、１５４、２１８  デルタ・シグマ変調器
１５０  デジタル合成器
１５２  信号発生システム
１５６  信号発生器構成部品
１６０  周波数セレクタ構成部品
１６２  制御信号
１７２  デルタ・シグマ変調器システム
１７６  デジタル入力信号
１７８、１８２  データ・セグメント
１８０  メモリ・システム
１８８  バッファメモリ
１９４  出力データ・ストリーム
２００  通信システム
２０２  送信器モジュール
２０４  受信器モジュール
２０６  周波数制御モジュール
２０８  マルチビット波形
２１２  データ信号
２２０  ベースバンド変調器
２３０  ミキサ
２４２  ＲＦ出力
２６０  信号発振器
【図１】
2005020695.tif 000003
【図２】
2005020695.tif 000004
【図３】
2005020695.tif 000005
【図４】
2005020695.tif 000006
【図５】
2005020695.tif 000007
【図６】
2005020695.tif 000008
【図７】
2005020695.tif 000009
【図８】
2005020695.tif 000010
【図９】
2005020695.tif 000011