(57)【要約】【課題】直流電源及び負荷の間に設けられた電界効果トランジスタが不必要に遮断されることなく、しかも、確実に電界効果トランジスタや電源線を保護することができる保護回路を提供する。【解決手段】バッテリＢ及び負荷１０の間に、ＭＯＳＦＥＴＱ１を設ける。このＭＯＳＦＥＴＱ１のゲート−ソース間には、ツェナーダイオードＺＤ１及びトランジスタＱ３１から構成される直列回路を設ける。過電流が流れてＭＯＳＦＥＴＱ１のドレイン−ソース間電圧Ｖdsが基準電圧Ｖref1を超えたとき、コンパレータＣＰ１によりトランジスタＱ３１がオン制御され、ＭＯＳＦＥＴＱ１のドレイン−ソース間電圧が、ツェナーダイオードＺＤ１のツェナー電圧Ｖzd1にクランプされ、過電流が抑えられる。【選択図】図１
2005323489.tif 000002
【特許請求の範囲】
【請求項１】
直流電源及び負荷の間に設けられた電界効果トランジスタと、
前記電界効果トランジスタのゲート−ソース間に設けられ、かつ、第１ツェナーダイオード及びスイッチ手段から構成される直列回路と、
前記直流電源から前記負荷に対し過電流が流れたときに、前記スイッチ手段をオン制御するスイッチ制御手段とを備えたことを特徴とする保護回路。
【請求項２】
請求項１記載の保護回路であって、
前記スイッチ手段と並列に接続された第２ツェナーダイオードをさらに備えたことを特徴とする保護回路。
【請求項３】
請求項１又は２記載の保護回路であって、
前記スイッチ制御手段は、前記電界効果トランジスタのドレイン−ソース電圧が第１基準電圧を超えたとき、オン制御することを特徴とする保護回路。
【請求項４】
請求項３記載の保護回路であって、
前記スイッチ制御手段は、前記電界効果トランジスタのドレイン−ソース電圧と、前記第１基準電圧とを比較するコンパレータを有することを特徴とする保護回路。
【請求項５】
請求項３記載の保護回路であって、
前記スイッチ手段は、前記直流電源側に接続される電源側端子、前記負荷側に接続される負荷側端子及び制御端子を有し、前記負荷側端子及び前記制御端子間の電圧が遮断電圧以上のときにオンする半導体スイッチ素子であり、
前記スイッチ制御手段は、前記半導体スイッチ素子の前記制御端子を前記電界効果トランジスタのドレインに接続する接続手段を有することを特徴とする保護回路。
【請求項６】
請求項１〜５何れか１項記載の保護回路であって、
前記直流電源から前記負荷に流れる負荷電流が所定値を越えた状態が、所定時間継続したとき異常を検出する第１異常検出手段とを備えたことを特徴とする保護回路。
【請求項７】
請求項６記載の保護回路であって、
前記第１異常検出手段は、前記負荷電流を所定の分流比で主流と副流に分流する分流手段と、前記副流が流れる副流路に設けた副流検出用の抵抗とをさらに備え、前記副流検出用の抵抗に基づいて、前記異常を検出することを特徴とする保護回路。
【請求項８】
請求項６記載の保護回路であって、
前記第１異常検出手段は、前記電界効果トランジスタのドレイン−ソース間電圧に基づいて、前記異常を検出することを特徴とする保護回路。
【請求項９】
請求項１〜８何れか１項記載の保護回路であって、
前記第１ツェナーダイオードに流れる電流を積分する積分手段を有し、該積分手段により積分された積分値が閾値を超えたとき、異常を検出する第２異常検出手段をさらに備えたことを特徴とする保護回路。
【請求項１０】
請求項１〜９何れか１項記載の保護回路であって、
前記電界効果トランジスタの温度を検出する温度センサと、
前記温度センサが検出した温度が所定温度を越えたとき、異常を検出する第３異常検出手段と、
前記第１ツェナーダイオードに電流が流れているとき、前記所定温度をより低い温度に変更する変更手段とを備えたことを特徴とする保護回路。
【請求項１１】
請求項６〜１０何れか１項記載の保護回路であって、
前記異常検出手段の異常検出に応じて、前記電界効果トランジスタをオフ制御する遮断手段をさらに備えたことを特徴とする保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、保護回路に関するものである。
【背景技術】
【０００２】
一般に、車両において、車載バッテリからの電源は、パワーＭＯＳＦＥＴ（電界効果トランジスタ）及び絶縁被膜により覆われた電源線を介して車両の各部に配されている負荷に供給されている。上述した電源線は、常時振動しているエンジンルーム内などにおいて車体に沿って配索されるが、このとき、車体の角部に接近して位置されると、振動により角部と断続的な接触を繰り返すようになり、これが長期間続くと電源線の被覆が車両の角部により徐々に削られて内部導線が微小ではあるが露出するようになる。
【０００３】
この電源線の露出部が車体と接触することに伴って、電源線にデッドショートやレアショートが起こり、過電流が流れるとパワーＭＯＳＦＥＴや電源線が加熱して熱破壊する事態に至るようになる。そこで、このような事態に至ることを未然に防止するために、特許文献１に記載されたスイッチング装置が知られている。
【０００４】
このスイッチング装置は、第１閾値を超えた、大きな負荷電流が流れたときにはすぐに異常を検出して、パワーＭＯＳＦＥＴをオフ制御すると共に、第１閾値より小さく第２閾値より大きい負荷電流が流れたときには一定時間継続するのを待って異常を検出し、パワーＭＯＳＦＥＴをオフ制御する。
【０００５】
以上のスイッチング装置によれば、過電流が比較的小さいときには一定時間継続するのを待って、パワーＭＯＳＦＥＴをオフ制御することができるので、不必要にパワーＭＯＳＦＥＴがオフ制御されることがない。
【特許文献１】特開平９−３３１６２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した特許文献１のスイッチング装置は、不必要にパワーＭＯＳＦＥＴがオフ制御されてしまうのを防ぐために、第１閾値より小さい第２閾値より大きい負荷電流が流れたときには一定時間継続するのを待ってオフ制御している。このため、電源線には、実際に第２閾値を超えた過電流が一定時間継続して流れ続けてしまい、確実に、パワーＭＯＳＦＥＴや電源線を保護することができないという問題があった。
【０００７】
そこで、本発明は、上記のような問題点に着目し、直流電源及び負荷の間に設けられた電界効果トランジスタが不必要に遮断されることなく、しかも、確実に電界効果トランジスタや電源線を保護することができる保護回路を提供することを課題とする。
【課題を解決するための手段】
【０００８】
請求項１記載の発明は、直流電源及び負荷の間に設けられた電界効果トランジスタと、前記電界効果トランジスタのゲート−ソース間に設けられ、かつ、第１ツェナーダイオード及びスイッチ手段から構成される直列回路と、前記直流電源から前記負荷に対し過電流が流れたときに、前記スイッチ手段をオン制御するスイッチ制御手段とを備えたことを特徴とする保護回路に存する。
【０００９】
請求項１記載の発明によれば、直流電源及び負荷の間には、電界効果トランジスタが設けられている。この電界効果トランジスタのゲート−ソース間には、第１ツェナーダイオード及びスイッチ手段から構成される直列回路が設けられている。スイッチ制御手段は、直流電源から負荷に対して過電流が流れたときに、スイッチ手段をオン制御して、第１ツェナーダイオードを電界効果トランジスタのゲート−ソース間に、電気的に接続する。
【００１０】
従って、電界効果トランジスタは、ゲート−ソース間に与える電圧を下げれば、ドレイン電流も下がることに着目し、第１ツェナーダイオードの第１ツェナー電圧を電界効果トランジスタの駆動電圧より低い値に設定すれば、過電流が流れ、スイッチ手段がオンされると、ゲート−ソース電圧は、第１ツェナーダイオードの働きによって、駆動電圧から第１ツェナー電圧に下げられる。このため、ドレイン電流が下げられ、負荷電流を抑えることができる。
【００１１】
請求項２記載の発明は、請求項１記載の保護回路であって、前記スイッチ手段と並列に接続された第２ツェナーダイオードをさらに備えたことを特徴とする保護回路に存する。
【００１２】
請求項２記載の発明によれば、第２ツェナーダイオードが直列回路を構成するスイッチ手段と並列に接続されている。従って、スイッチ手段がオフしているときは、電界効果トランジスタのゲート−ソース間に、第１及び第２ツェナーダイオードの直列回路が電気的に接続され、第１及び第２ツェナー電圧の加算値にクランプされる。このため、過電流が流れておらず、スイッチ手段がオフしている間は、第１及び第２ツェナー電圧の加算値以上のサージ電圧から電界効果トランジスタを保護することができる。
【００１３】
請求項３記載の発明は、請求項１又は２記載の保護回路であって、前記スイッチ制御手段は、前記電界効果トランジスタのドレイン−ソース電圧が第１基準電圧を超えたとき、オン制御することを特徴とする保護回路に存する。
【００１４】
請求項３記載の発明によれば、電界効果トランジスタのドレイン−ソース電圧は、負荷電流の大きさに応じていることに着目し、スイッチ制御手段が、電界効果トランジスタのドレイン−ソース電圧が第１基準電圧を超えたとき、オン制御する。以上の構成によれば、電界効果トランジスタとは別に、負荷電流に応じた電圧を出力する手段を設けなくても、スイッチ手段をオンオフ制御を行うことができる。しかも、電界効果トランジスタのドレイン−ソース電圧は、その電界効果トランジスタがオフのときに最大となり、オンすると徐々に下がって定常値となる。このため、オンしてから第１基準値以下になる間もスイッチ手段をオンすることができるため、オンし始めの突入電流が流れる期間もスイッチ手段をオンすることができ、突入電流を抑えることもできる。
【００１５】
請求項４記載の発明は、請求項３記載の保護回路であって、前記スイッチ制御手段は、前記電界効果トランジスタのドレイン−ソース電圧と、前記第１基準電圧とを比較するコンパレータを有することを特徴とする保護回路に存する。
【００１６】
請求項４記載の発明によれば、スイッチ制御手段において、コンパレータが、電界効果トランジスタのドレイン−ソース電圧と、第１基準電圧とを比較する。従って、コンパレータを用いて簡単にスイッチ手段のオンオフ制御を行うことができる。
【００１７】
請求項５記載の発明は、請求項３記載の保護回路であって、前記スイッチ手段は、前記直流電源側に接続される電源側端子、前記負荷側に接続される負荷側端子及び制御端子を有し、前記負荷側端子及び前記制御端子間の電圧が遮断電圧以上のときにオンする半導体スイッチ素子であり、前記スイッチ制御手段は、前記半導体スイッチ素子の前記制御端子を前記電界効果トランジスタのドレインに接続する接続手段を有することを特徴とする保護回路に存する。
【００１８】
請求項５記載の発明によれば、スイッチ制御手段において、接続手段が、スイッチ手段としての半導体スイッチの制御端子を電界効果トランジスタのドレインに接続する。以上の構成によれば、電界効果トランジスタのドレイン−ソース間電圧が遮断電圧以上の時に、スイッチ手段としての半導体スイッチ素子の負荷側端子及び制御側端子間にも遮断電圧以上の電圧が印加され、オンされる。従って、半導体スイッチ素子の遮断電圧を第１基準電圧として流用することにより、コンパレータを用いなくても、簡単にスイッチ手段のオンオフ制御を行うことができる。
【００１９】
請求項６記載の発明は、請求項１〜５何れか１項記載の保護回路であって、前記直流電源から前記負荷に流れる負荷電流が所定値を越えた状態が、所定時間継続したとき異常を検出する第１異常検出手段とを備えたことを特徴とする保護回路に存する。
【００２０】
請求項６記載の発明によれば、第１異常検出手段が、直流電源から負荷に流れる負荷電流が所定値を超えた状態が、所定時間継続したとき異常を検出する。従って、所定時間継続するのを待つことにより、突入電流など短時間に発生する過電流を異常として検出することがない。しかも、過電流が発生して、第１異常検出手段が異常を検出するまでの間は、第１ツェナーダイオードの働きによってその過電流を抑えることができる。
【００２１】
請求項７記載の発明は、請求項６記載の保護回路であって、前記第１異常検出手段は、前記負荷電流を所定の分流比で主流と副流に分流する分流手段と、前記副流が流れる副流路に設けた副流検出用の抵抗とをさらに備え、前記副流検出用の抵抗に基づいて、前記異常を検出することを特徴とする保護回路に存する。
【００２２】
請求項７記載の発明によれば、分流手段が、負荷電流を所定の分流比で主流と副流に分流する。副流検出用の抵抗が、副流が流れる副流路に設けられている。第１異常検出手段が、副流検出用の抵抗の両端電圧に基づいて、異常を検出する。従って、簡単な構成で異常を検出することができる。
【００２３】
請求項８記載の発明は、請求項６記載の保護回路であって、前記第１異常検出手段は、前記電界効果トランジスタのドレイン−ソース間電圧に基づいて、前記異常を検出することを特徴とする保護回路に存する。
【００２４】
請求項８記載の発明によれば、電界効果トランジスタのドレイン−ソース電圧は、負荷電流の大きさに応じていることに着目し、第１異常検出手段が、電界効果トランジスタのドレイン−ソース間電圧に基づいて、異常を検出する。以上の構成によれば、電界効果トランジスタとは別に、負荷電流に応じた電圧を出力する手段を設けなくても、異常の検出を行うことができる。
【００２５】
請求項９記載の発明は、請求項１〜８何れか１項記載の保護回路であって、前記第１ツェナーダイオードに流れる電流を積分する積分手段を有し、該積分手段により積分された積分値が閾値を超えたとき、異常を検出する第２異常検出手段をさらに備えたことを特徴とする保護回路に存する。
【００２６】
請求項９記載の発明によれば、積分手段が、第１ツェナーダイオードに流れる電流を積分する。第２異常検出手段が、積分手段により積分された積分値が閾値を超えたとき、異常を検出する。従って、積分値が閾値を超えるのを待つことにより、突入電流など短時間に発生する過電流を異常として検出することがない。しかも、過電流が発生して、第２異常検出手段が異常を検出するまでの間は、第１ツェナーダイオードの働きによってその過電流を抑えることができる。
【００２７】
請求項１０記載の発明は、請求項１〜９何れか１項記載の保護回路であって、前記電界効果トランジスタの温度を検出する温度センサと、前記温度センサが検出した温度が所定温度を越えたとき、異常を検出する第３異常検出手段と、前記第１ツェナーダイオードに電流が流れているとき、前記所定温度をより低い温度に変更する変更手段とを備えたことを特徴とする保護回路に存する。
【００２８】
請求項１０記載の発明によれば、温度センサは電界効果トランジスタの温度を検出する。第３異常検出手段は温度センサが検出した温度が所定温度を越えたとき、異常を検出する。変更手段は、第１ツェナーダイオードに電流が流れているとき、所定温度をより低い温度に変更する。ショートが発生すると、第１ツェナーダイオードの働きによって過電流を抑えたとしても、定常時よりは高い負荷電流が流れているため、電界効果トランジスタの温度上昇速度は速い。このため異常検知から遮断までの時間遅れや遮断時のスイッチングロスにより温度のオーバーシュートが発生する。従って、第１ツェナーダイオードに電流が流れたときショート発生を検出し、ショート発生検出時に例えば定格電流より小さい値に所定温度を引き下げることにより、ショートが発生して電界効果トランジスタの温度が急激に上昇したとしても、定格電流を越えることがなく、電界効果トランジスタの温度が上昇しすぎることがない。
【００２９】
一方、第１ツェナーダイオードに電流が流れておらず、ショートが発生していないときは例えば定格電流に所定温度を引き上げることにより、例えば定格電流といった大きな所定電流を越えるまで負荷を使用し続けることができる。しかも、ショート発生時でなければ温度上昇速度は比較的遅いので所定温度を大きくしても電界効果トランジスタの温度が上昇しすぎることがない。
【００３０】
請求項１１記載の発明は、請求項６〜１０何れか１項記載の保護回路であって、前記異常検出手段の異常検出に応じて、前記電界効果トランジスタをオフ制御する遮断手段をさらに備えたことを特徴とする保護回路に存する。
【００３１】
請求項１１記載の発明によれば、遮断手段が、異常検出手段の異常検出に応じて、電界効果トランジスタをオフ制御して、電界効果トランジスタや、電源線を保護する。
【発明の効果】
【００３２】
以上説明したように請求項１記載の発明によれば、電界効果トランジスタは、ゲート−ソース間に与える電圧を下げれば、ドレイン電流も下がることに着目し、第１ツェナーダイオードの第１ツェナー電圧を電界効果トランジスタの駆動電圧より低い値に設定すれば、過電流が流れ、スイッチ手段がオンされると、ゲート−ソース電圧は、第１ツェナーダイオードの働きによって、駆動電圧から第１ツェナー電圧に下げられる。このため、ドレイン電流が下げられ、負荷電流を抑えることができるので、保護回路を得ることができる。
【００３３】
請求項２記載の発明によれば、スイッチ手段がオフしているときは、電界効果トランジスタのゲート−ソース間に、第１及び第２ツェナーダイオードの直列回路が電気的に接続され、第１及び第２ツェナー電圧の加算値にクランプされる。このため、過電流が流れておらず、スイッチ手段がオフしている間は、第１及び第２ツェナー電圧の加算値以上のサージ電圧から電界効果トランジスタを保護することができる保護回路を得ることができる。
【００３４】
請求項３記載の発明によれば、電界効果トランジスタとは別に、負荷電流に応じた電圧を出力する手段を設けなくても、スイッチ手段をオンオフ制御を行うことができる。しかも、電界効果トランジスタのドレイン−ソース電圧は、その電界効果トランジスタがオフのときに最大となり、オンすると徐々に下がって定常値となる。このため、オンしてから第１基準値以下になる間もスイッチ手段をオンすることができるため、オンし始めの突入電流が流れる期間もスイッチ手段をオンすることができ、突入電流を抑えることもできるので、電界効果トランジスタや電源線の保護をより確実に行うことができる保護回路を得ることができる。
【００３５】
請求項４記載の発明によれば、コンパレータを用いて簡単にスイッチ手段のオンオフ制御を行うことができるので、コストダウンを図った保護回路を得ることができる。
【００３６】
請求項５記載の発明によれば、半導体スイッチ素子の遮断電圧を第１基準電圧として流用することにより、コンパレータを用いなくても、簡単にスイッチ手段のオンオフ制御を行うことができるので、コストダウンを図った保護回路を得ることができる。
【００３７】
請求項６記載の発明によれば、所定時間継続するのを待つことにより、突入電流など短時間に発生する過電流を異常として検出することがない。しかも、過電流が発生して、第１異常検出手段が異常を検出するまでの間は、第１ツェナーダイオードの働きによってその過電流を抑えることができるので、直流電源及び負荷の間に設けられた電界効果トランジスタが不必要に遮断されることなく、しかも、確実に電界効果トランジスタや電源線を保護することができる保護回路を得ることができる。
【００３８】
請求項７記載の発明によれば、簡単な構成で異常を検出することができるので、コストダウンを図った保護回路を得ることができる。
【００３９】
請求項８記載の発明によれば、電界効果トランジスタとは別に、負荷電流に応じた電圧を出力する手段を設けなくても、異常の検出を行うことができるので、コストダウンを図った保護回路を得ることができる。
【００４０】
請求項９記載の発明によれば、積分値が閾値を超えるのを待つことにより、突入電流など短時間に発生する過電流を異常として検出することがない。しかも、過電流が発生して、第２異常検出手段が異常を検出するまでの間は、第１ツェナーダイオードの働きによってその過電流を抑えることができるので、直流電源及び負荷の間に設けられた電界効果トランジスタが不必要に遮断されることなく、しかも、確実に電界効果トランジスタや電源線を保護することができる保護回路を得ることができる。
【００４１】
請求項１０記載の発明によれば、第１ツェナーダイオードに電流が流れたときショート発生を検出し、ショート発生検出時に例えば定格電流より小さい値に所定温度を引き下げることにより、ショートが発生して電界効果トランジスタの温度が急激に上昇したとしても、定格電流を越えることがなく、電界効果トランジスタの温度が上昇しすぎることがない。一方、第１ツェナーダイオードに電流が流れておらず、ショートが発生していないときは例えば定格電流に所定温度を引き上げることにより、例えば定格電流といった大きな所定電流を越えるまで負荷を使用し続けることができる。しかも、ショート発生時でなければ温度上昇速度は比較的遅いので所定温度を大きくしても電界効果トランジスタの温度が上昇しすぎることがないので、直流電源及び負荷の間に設けられた電界効果トランジスタが不必要に遮断されることなく、しかも、確実に電界効果トランジスタや電源線を保護することができる保護回路を得ることができる。
【００４２】
請求項１１記載の発明によれば、遮断手段が、異常検出手段の異常検出に応じて、電界効果トランジスタをオフ制御して、電界効果トランジスタや、電源線を保護する保護回路を得ることができる。
【発明を実施するための最良の形態】
【００４３】
第１実施の形態
以下、本発明の保護装置を図面に基づいて説明する。図１は、本発明の保護装置を組み込んだ電源供給装置の第１実施の形態を示す回路図である。同図に示すように、車載バッテリＢ（＝直流電源）から供給される電源は、ＮチャンネルのＭＯＳＦＥＴＱ１（＝電界効果トランジスタ）を介して負荷１０に供給される。
【００４４】
上述したＭＯＳＦＥＴＱ１のゲートには、抵抗Ｒ２を介して、ゲート駆動信号Ｓ１が供給される。また、ＭＯＳＦＥＴＱ１のゲート−ソース間には、ツェナーダイオードＺＤ１（第１ツェナーダイオード）及びトランジスタＱ３１（＝スイッチ手段、半導体スイッチ素子）から構成される直列回路が設けられている。また、上述したトランジスタＱ３１と並列に、ツェナーダイオードＺＤ２（＝第２ツェナーダイオード）が接続されている。
【００４５】
以上の構成によれば、トランジスタＱ３１がオフのときには、ＭＯＳＦＥＴＱ１のゲート−ソース間には、ツェナーダイオードＺＤ１及びＺＤ２の両方が接続され、トランジスタＱ３１がオンのときには、ＭＯＳＦＥＴＱ１のゲート−ソース間には、ツェナーダイオードＺＤ１のみが接続される。今、Ｖzd1及びＶzd2をそれぞれ、ツェナーダイオードＺＤ１及びＺＤ２のツェナー電圧とすると、トランジスタＱ３１がオフのとき、ＭＯＳＦＥＴＱ１のゲート−ソース間電圧Ｖgsは（Ｖzd1＋Ｖzd2）にクランプされる。一方、トランジスタＱ３１がオンのとき、ＭＯＳＦＥＴＱ１のゲート−ソース間電圧ＶgsはＶzd1にクランプされる。
【００４６】
なお、ツェナーダイオードＺＤ１及びＺＤ２のツェナー電圧Ｖzd1及びＶzd2は式（１）及び（２）に示すように設定される。
Ｖｐ−Ｖｂ≦Ｖzd1＋Ｖzd2＜ＢＶgss  …（１）
Ｖｐ：駆動信号Ｓ１の電圧、Ｖｂ：バッテリ電圧、ＢＶgss：ＭＯＳＦＥＴＱ１のゲート−ソース間耐電圧
Ｖgsoff＜Ｖzd2＜Ｖｐ−Ｖｂ  …（２）
Ｖgsoff：ＭＯＳＦＥＴＱ１の遮断電圧
【００４７】
また、上述したトランジスタＱ３１のベースには、スイッチ制御手段として働くコンパレータＣＰ１の出力が供給されている。このコンパレータＣＰ１には、ＭＯＳＦＥＴＱ１のドレイン電圧Ｖdを基準にした基準電圧Ｖref1（＝第１基準電圧）、つまり、（Ｖd−Ｖref1）が入力されると共に、ＭＯＳＦＥＴＱ１のソース電圧Ｖsが供給されている。これによって、Ｖref1＜Ｖds（＝Ｖd−Ｖs：ＭＯＳＦＥＴＱ１のドレイン−ソース間電圧）のときにはコンパレータＣＰ１の出力がＨｉとなり、トランジスタＱ３１がオンされる。一方、Ｖref1≧ＶsのときにはコンパレータＣＰ１の出力がＬｏとなり、トランジスタＱ３１がオフされる。
【００４８】
なお、基準電圧Ｖref1は、式（３）に示すように設定される。
Ｒdsonmin×ＩＬstd＜Ｖref1＜Ｖｂ  …（３）
Ｒdsonmin：最低動作チャンネル温度でのＭＯＳＦＥＴＱ１のオン抵抗、ＩＬstd：負荷１０の定常電流値
【００４９】
また、上述したＭＯＳＦＥＴＱ１に対してＭＯＳＦＥＴＱ２（＝分流手段）及び抵抗Ｒ１（＝副流検出用の抵抗）の直列回路が並列に接続され、抵抗Ｒ１の両端は差動増幅器ＯＰ１の入力に供給されている。ＭＯＳＦＥＴＱ２のゲートは、ＭＯＳＦＥＴＱ１のゲートに接続されている。このため、ＭＯＳＦＥＴＱ２の通電状態は、ＭＯＳＦＥＴＱ１と同じになる。
【００５０】
ＭＯＳＦＥＴＱ２は、ＭＯＳＦＥＴＱ１の１／ｎのソース面積を持つようにされ、ソース面積以外の構造は同じに作られる。同じチップ内に集積化されることもある。抵抗Ｒ１は、その電圧降下がＭＯＳＦＥＴＱ１のドレイン−ソース間電圧Ｖdsよりも十分小さくなるような値に設定されている。これにより、式（４）に示すように、差動増幅器ＯＰ１の出力電圧Ｖmoは、負荷１０に流れる負荷電流ＩＬに応じた値となる。
Ｖmo＝Ａ×ＩＬ×Ｒ１／ｎ  …（４）
Ａ：差動増幅器ＯＰ１の増幅率
【００５１】
上述した差動増幅器ＯＰ１の出力Ｖmoは、コンパレータＣＰ２の一方の入力端に供給されている。このコンパレータＣＰ２は、その他方の入力端に基準電圧Ｖref2が供給され、出力がタイマーＴＭ１に供給されている。従って、出力電圧Ｖmoが基準電圧Ｖref2を超えた状態が、タイマーＴＭ１に設定された設定時間Ｔ１以上継続した場合、タイマーＴＭ１からショート信号Ｓ２が出力される。
【００５２】
また、上述した差動増幅器ＯＰ１の出力Ｖmoは、コンパレータＣＰ３の一方の入力端に供給されている。このコンパレータＣＰ３は、その他方の入力端に基準電圧Ｖref3が供給され、出力がタイマーＴＭ２に供給されている。従って、出力電圧Ｖmoが基準電圧Ｖref3を超えた状態が、タイマーＴＭ２に設定された設定時間Ｔ２以上継続した場合、タイマーＴＭ２から過電流信号Ｓ３が出力される。
【００５３】
上述した基準電圧Ｖref2及びＶref3は式（５）、（６）に示すように設定されている。
Ａ×ＩＬstd×Ｒ１／ｎ＜Ｖref3＜Ｖref2＜Ａ×ＩＬstr×Ｒ１・ｎ  …（５）
ＩＬstr：ＭＯＳＦＥＴＱ１がツェナーダイオードＺＤ１のみにクランプされて動作しているときに負荷１０に流れる電流の飽和値
Ｖref3＜Ａ×ＩＬlim×Ｒ１／ｎ  …（６）
ＩＬlim：動作温度範囲内においてＭＯＳＦＥＴＱ１のチャンネル温度が最大定格値（例えば１５０度）に達してしまう最低の負荷電流値
また、タイマーＴＭ１に設定されている設定時間Ｔ１は、タイマーＴＭ２に設定されている設定時間Ｔ２より短い。
【００５４】
上述したショート信号Ｓ２及び過電流信号Ｓ３は、ＯＲゲート１１を介して、ＤＦ／Ｆ回路１２に供給される。ＤＦ／Ｆ回路１２は、ＯＲゲート１１を介してショート信号Ｓ２及びＳ３が供給されてから、リセットされるまでＨｉレベルの異常信号Ｓ４を出力する。この異常信号Ｓ４は、ＭＯＳＦＥＴＱ１のゲートとグランドとの間に設けられたＭＯＳＦＥＴＱ４のゲートに供給される。従って、異常信号Ｓ４が出力されると、ＭＯＳＦＥＴＱ４がオンして、ＭＯＳＦＥＴＱ１を遮断する。
【００５５】
上述した構成の電源供給装置の動作について、図２の各種信号、電圧のタイムチャートを参照して以下説明する。まず、ゲート駆動信号Ｓ１がＬｏでは（図２（ａ）参照）、ＭＯＳＦＥＴＱ１は非導通状態であり、ＭＯＳＦＥＴＱ１のドレイン−ソース間電圧Ｖdsは、バッテリ電圧Ｖｂに等しい（図２（ｃ）参照）。従って、式（３）からも明らかなように、Ｖref1＜Ｖdsとなり、コンパレータＣＰ１の出力がＨｉとなり（図２（ｅ）参照）、トランジスタＱ３１はオンしている。
【００５６】
次に、ゲート駆動信号Ｓ１がＨｉになると、ＭＯＳＦＥＴＱ１のゲートに電圧Ｖｐが印加される。電圧Ｖｐは、一般にバッテリ電圧Ｖｂよりも４〜１５Ｖ程度高い電圧とされる。これにより、ＭＯＳＦＥＴＱ１のゲート−ソース間電圧Ｖgsは上昇していく（図２（ｂ）参照）。この結果、ゲート−ソース間電圧Ｖgsが遮断ゲート−ソース間電圧Ｖgsoffを超えると、ＭＯＳＦＥＴＱ１のドレイン−ソース間が導通し、これにより、負荷電流ＩＬが流れ始める（図２（ｄ）参照）。またこれにより、ＭＯＳＦＥＴＱ１のソース電圧Ｖsが上昇し始め、ドレイン−ソース間電圧Ｖdsがバッテリ電圧Ｖｂから下がり始める（図２（ｃ）参照）。
【００５７】
その後、ゲート−ソース間電圧Ｖgsは、（Ｖｐ−Ｖｂ）に向かって上昇する。この結果、式（２）からも明らかなように、ゲート−ソース間電圧Ｖgsは、（Ｖｐ−Ｖｂ）に達する前に、ツェナー電圧Ｖzd1にクランプされる（図２（ｂ）参照）。
【００５８】
ところで、負荷１０の初期状態での抵抗値は小さいため、ゲート駆動信号Ｓ１のＨｉに応じて、ＭＯＳＦＥＴＱ１が非導通状態から導通状態になると、高い突入電流が負荷電流ＩＬとして流れる。しかしながら、上述したように、ツェナーダイオードＺＤ１によって、ゲート−ソース間電圧Ｖgsに抑えられているため、この突入電流は抑えられる。なお、コンパレータＣＰ２及びＣＰ３は突入電流によりしばらくその出力がＨｉとなるが（図２（ｆ）〜（ｈ）参照）、突入電流を許容するようにタイマーＴＭ１及びＴＭ２の設定時間Ｔ１及びＴ２が設定されているので、異常信号Ｓ４が出力されることがなく（図２（ｉ）参照）、負荷電流ＩＬは流れ続ける。
【００５９】
その後、突入電流は、しばらくすると徐々に下がって、負荷電流ＩＬは定常値に落ち着く。負荷電流ＩＬが減少すると、ドレイン−ソース間電圧Ｖdsが基準電圧Ｖref1を下回り（図２（ｃ）参照）、コンパレータＣＰ１の出力がＬｏとなり（図２（ｅ）参照）、トランジスタＱ３１はオフする。これにより、ＭＯＳＦＥＴＱ１のゲート−ソース間電圧Ｖgsのクランプ電圧が、Ｖzd1からＶzd1＋Ｖzd2に上がり、ゲート電圧Ｖgはさらに上昇して、（Ｖｐ−Ｖｂ）に達する（図２（ｂ）参照）。
【００６０】
また、トランジスタＱ３１のオフに応じて、式（１）からも明らかなように、ＭＯＳＦＥＴＱ１のゲート−ソース間には、ゲート−ソース間耐電圧ＢＶgssを超えた電圧が印加されることなく、サージ電圧から保護することができる。
【００６１】
次に、通常の立ち上がり動作でのＭＯＳＦＥＴＱ１の動作点について、図３を参照して以下説明する。本実施形態では、例えば、Ｖｐ＝Ｖｂ＋１０Ｖ、Ｖzd1＝４Ｖ、Ｖzd2＝６Ｖとして説明する。図中、初期負荷線Ｌ１は、初期状態（突入電流が流れるような状態）での負荷線であり、定常負荷線Ｌ２は、定常状態での負荷線である。また、Ｖgs＝４Ｖ曲線Ｌ３及びＶgs＝１０Ｖ曲線Ｌ４は各々、Ｖgs＝４Ｖ、１０ＶのときのＭＯＳＦＥＴＱ１のドレイン電流Ｉｄ対ドレイン−ソース間電圧Ｖds特性曲線である。また、軌跡Ｌ５は、ＭＯＳＦＥＴＱ１の動作点軌跡である。
【００６２】
ＭＯＳＦＥＴＱ１が非導通状態のときは、ドレイン−ソース間電圧Ｖds＝Ｖbで、負荷電流ＩＬ＝０Ａである。ＭＯＳＦＥＴＱ１が導通し始めると負荷電流ＩＬは、初期負荷線Ｌ１に沿って上がっていき、これに伴ってドレイン−ソース間電圧Ｖdsは下がる。負荷電流ＩＬが動作点Ａまでくるとゲート−ソース間電圧Ｖgsが４Ｖにクランプされるため、負荷電流ＩＬは、Ｖgs＝４Ｖ曲線Ｌ３に沿うため、その上昇は抑えられる。
【００６３】
通電が続き負荷１０の抵抗が次第に大きくなると、負荷線は左に傾いていくので、ドレイン−ソース間電圧Ｖdsは小さくなっていく。ドレイン−ソース間電圧Ｖdsが基準電圧Ｖref1を下回るとトランジスタＱ３１がオフしてクランプ値が４Ｖから１０Ｖに上がるので、今度はＶgs＝１０Ｖ曲線Ｌ４に沿うようになり動作点Ｂに落ち着く。ここで、動作点ＡがＶgs＝４Ｖ曲線Ｌ３の飽和領域になるようにしたが、線形領域になるようにしてもよい。また、図３では、突入電流により発生するＶdsよりもＶref1の方が低くなっているが、高くなるように設定する、つまり、動作点ＡでのＶdsより高く設定してもよい。
【００６４】
次に、図４にショート故障が起こったときの動作タイミングを示す。ＭＯＳＦＥＴＱ１のソースと負荷１０との間でグランドに対してショートが起こると、負荷電流ＩＬが急上昇するとともに（図４（ｄ）参照）、ドレイン−ソース間電圧Ｖdsが大きくなる（図４（ｃ）参照）。ドレイン−ソース間電圧Ｖdsが基準電圧Ｖref1を上回るとコンパレータＣＰ１はＨｉとなり（図４（ｅ）参照）トランジスタＱ３１がオンし、ＭＯＳＦＥＴＱ１のゲート−ソース間電圧Ｖgsが（Ｖｐ−Ｖｂ）からＶzd1にクランプされ（図４（ｂ）参照）、これにより負荷電流ＩＬが抑えられる（図４（ｄ）参照）。
【００６５】
負荷電流ＩＬは、Ｖgs＝４ＶのときのＭＯＳＦＥＴＱ１の飽和電流にほぼ一定に抑えられる。式（５）からも明らかなように、このクランプ状態での負荷電流ＩＬによりコンパレータＣＰ２がＨｉとなり（図４（ｆ）〜（ｈ）参照）、タイマーＴＭ１の設定時間Ｔ１に達するとショート信号Ｓ２が出力され、このショート信号Ｓ２の出力に応じて、ＤＦ／Ｆ１２から異常信号Ｓ４が保持される（図４（ｉ）参照）。これにより、異常ステータスが出力され、ユーザに報知が行われると共に、ＭＯＳＦＥＴＱ４がオンして、ＭＯＳＦＥＴＱ１が遮断される。
【００６６】
また、基準電圧Ｖref2に相当する負荷電流ＩＬより小さく、基準電圧Ｖref3に相当する負荷電流ＩＬより大きい過電流が、タイマーＴＭ２の設定時間Ｔ２（＞Ｔ１）を超えて流れつづけると、タイマーＴＭ２から過電流信号Ｓ３が出力され、この過電流信号Ｓ２の出力に応じてＤＦ／Ｆ１２から異常信号Ｓ４が保持される。これによっても、異常ステータスが出力され、ユーザに報知が行われると共に、ＭＯＳＦＥＴＱ４がオンして、ＭＯＳＦＥＴＱ１が遮断される。
【００６７】
ＭＯＳＦＥＴＱ１の動作が安全動作領域内に収まるようにクランプ電圧Ｖzd1、基準電圧Ｖref1〜Ｖref3およびタイマーＴＭ１を設定することで、ＭＯＳＦＥＴＱ１は安全に遮断される。ショート発生がごく短時間でおさまりタイマーＴＭ１の時間に達しなかった場合、動作が継続される。
【００６８】
ショート異常時のＭＯＳＦＥＴＱ１動作点について図５を参照して以下説明する。なお、図３と同等の線には同一符号を付してその詳細な説明は省略する。図中、ショート負荷線Ｌ６は、ショート時の負荷線である。
【００６９】
ＭＯＳＦＥＴＱ１にはＶgs＝１０Ｖがかかっており負荷電流ＩＬ＝ＩＬstdが流れている。そのため最初は動作点Ｃにある。ショートが起こると負荷線が右に傾き、負荷電流ＩＬは動作点Ｄに向かって上昇していく。ドレイン−ソース間電圧Ｖdsが基準電圧Ｖref1を超えるとゲート−ソース間電圧Ｖgsが４Ｖでクランプされるので、ＭＯＳＦＥＴＱ１のドレイン電流Ｉｄ対ドレイン−ソース間電圧Ｖds特性曲線は、Ｖgs＝１０Ｖ線Ｌ４からＶgs＝４Ｖ線Ｌ３の方に移り、動作点Ｅに向かう。動作点Ｅへの移行は正帰還動作となるので、ＭＯＳＦＥＴＱ１は動作点Ｅで安定する。タイマーＴＭ１が作動し、遮断がかかると、負荷電流ＩＬは、ショート負荷線Ｌ６に沿って減少し、ＩＬ＝０（Ａ）となる。
【００７０】
以上のことから明らかなように、ＭＯＳＦＥＴＱ２、抵抗Ｒ１、差動増幅器ＯＰ１、コンパレータＣＰ１及びＣＰ２、タイマーＴＭ１及びＴＭ２が請求項中の第１異常検出手段に相当する。また、出力電圧Ｖmo＝Ｖref2又はＶref3のときに流れている負荷電流ＩＬの値がそれぞれ、請求項中の所定値に相当し、タイマーＴＭ１及びＴＭ２の設定時間Ｔ１、Ｔ２がそれぞれ、請求項中の所定時間に相当する。また、ＭＯＳＦＥＴＱ４が、請求項中の遮断手段に相当する。
【００７１】
以上の電源供給装置は、ＭＯＳＦＥＴＱ１は、ゲート−ソース間に与える電圧を下げれば、ドレイン電流Ｉｄも下がることに着目したものである。そして、ツェナーダイオードＺＤ１のツェナー電圧Ｖzd1をＭＯＳＦＥＴＱ１の駆動電圧（Ｖｐ−Ｖｂ）より低くすれば、過電流が流れ、トランジスタＱ３１がオンされると、ゲート−ソース間電圧Ｖgsは、ツェナーダイオードＺＤ１の働きによって、駆動電圧（Ｖｐ−Ｖｂ）からツェナー電圧Ｖzd1に下げられる。このため、ドレイン電流Ｉｄが下げられ、負荷電流ＩＬを抑えることができるので、バッテリＢ及び負荷１０の間に設けられたＭＯＳＦＥＴＱ１が不必要に遮断されることなく、しかも、確実にＭＯＳＦＥＴＱ１や電源線を保護することができる。
【００７２】
また、上述した電源供給装置は、ＭＯＳＦＥＴＱ１のドレイン−ソース間電圧Ｖdsは、負荷電流ＩＬの大きさに応じていることに着目したものである。そして、コンパレータＣＰ１が、ＭＯＳＦＥＴＱ１のドレイン−ソース間電圧Ｖdsが基準電圧Ｖref1を超えたとき、トランジスタＱ３１をオン制御するようになっている。以上の構成によれば、ＭＯＳＦＥＴＱ１とは別に、負荷電流ＩＬに応じた電圧を出力する手段を設けなくても、トランジスタＱ３１のオンオフ制御を行うことができる。
【００７３】
しかも、ＭＯＳＦＥＴＱ１のドレイン−ソース間電圧Ｖdsは、図２（ｃ）に示すように、そのＭＯＳＦＥＴＱ１がオフのときに最大となり、オンすると徐々に下がって定常値となる。このため、オンしてから基準電圧Ｖref1以下になる間もトランジスタＱ３１をオンすることができ、基準電圧Ｖref1の設定によっては、オンし始めの突入電流が流れる期間もトランジスタＱ３１をオンすることができ、突入電流を抑えることもできる。
【００７４】
また、上述した電源供給装置は、コンパレータＣＰ２の出力がＨｉとなる負荷電流ＩＬが設定時間Ｔ１を超えて継続して流れたときや、コンパレータＣＰ３の出力がＨｉとなる負荷電流ＩＬが設定時間Ｔ２を超えて継続して流れたときに、異常信号Ｓ４を出力する。従って、設定時間Ｔ１、Ｔ２継続するのを待つことにより、突入電流など短時間に発生する過電流を異常として検出することがない。しかも、過電流が発生して、異常信号Ｓ４が出力されるまでの間は、ツェナーダイオードＺＤ１の働きによってその過電流を抑えることができる。
【００７５】
なお、上述した第１実施の形態では、コンパレータＣＰ１を用いて、スイッチ手段としてのトランジスタＱ３１のオンオフを制御していた。しかしながら、例えば、トランジスタＱ３１のように、バッテリＢ側に接続されるコレクタ（電源端子）、負荷１０側に接続されるエミッタ（負荷側端子）及びベース（＝制御端子）を有し、ベース−コレクタ間電圧が遮断電圧以上とのきに、オンする半導体スイッチであれば、図６に示すように、電線などの接続手段を用いて、トランジスタＱ３１のベースをＭＯＳＦＥＴＱ３のドレインに接続することも考えられる。
【００７６】
この場合、ＭＯＳＦＥＴＱ１のドレイン−ソース間電圧Ｖdsがベース−コレクタ間の遮断電圧を超えると、トランジスタＱ３１がオンするようになる。つまり、ベース−コレクタ間の遮断電圧が図１中の基準電圧Ｖref1、請求項中の第１基準電圧に相当する。このように、トランジスタＱ３１の遮断電圧を基準電圧Ｖref1として流用することにより、コンパレータＣＰ１を用いない簡単な構成で、トランジスタＱ３１のオンオフ制御を行うことができる。
【００７７】
また、トランジスタＱ３１のベースと、ＭＯＳＦＥＴＱ１のドレインとの間に、さらに、ゲートがＭＯＳＦＥＴＱ１に接続されたＭＯＳＦＥＴＱ５を設けることも考えられる。このような構成にすれば、ＭＯＳＦＥＴＱ１が導通している間だけ、トランジスタＱ３１をオン制御することができる。
【００７８】
また、上述した実施の形態では、ＭＯＳＦＥＴＱ２、抵抗Ｒ１から構成される直列回路を、ＭＯＳＦＥＴＱ１に対して並列に設け、抵抗Ｒ１の両端を差動増幅器ＯＰ１に入力して、この差動増幅器ＯＰから負荷電流ＩＬに応じた出力電圧Ｖmoを出力させていた。しかしながら、例えば、図７に示すような構成にして、出力電圧Ｖmoを得ることも考えられる。同図に示すように、ＭＯＳＦＥＴＱ２、ＭＯＳＦＥＴＱ６、抵抗Ｒ１から構成される直列回路が、ＭＯＳＦＥＴＱ１及び負荷１０から構成される直列回路に対して並列に接続されている。
【００７９】
さらに、ＭＯＳＦＥＴＱ１及びＱ２のソースはそれぞれ、ＯＰアンプＯＰ２の入力に接続され、ＯＰアンプＯＰ２の出力は、ＭＯＳＦＥＴＱ６のゲート−ドレイン間を介してフィードバックされている。このようにＯＰアンプＯＰ２の出力をフィードバックすることによって、ＯＰアンプの２つの入力端の電圧がほとんど同じになるイマジナリーショート状態となる。このため、ＭＯＳＦＥＴＱ１及びＱ２のソースを同電位にすることができ、抵抗Ｒ１に負荷電流ＩＬの１／ｎの電流を流すことができる。従って、この抵抗Ｒ１のバッテリＢ側に負荷電流ＩＬに応じた出力電圧Ｖmoが発生する。
【００８０】
また、上述した図１や、図７に示した回路では、ソース面積がＭＯＳＦＥＴＱ１の１／ｎのＭＯＳＦＥＴＱ２を分流手段として用いていた。しかしながら、例えば、図８に示すように、抵抗Ｒｓ及び抵抗Ｒｄを用いて分流することも考えられる。上述した抵抗Ｒｓは、ＭＯＳＦＥＴＱ１と負荷１０との間に設けられている。一方、抵抗Ｒｄは、上述したＭＯＳＦＥＴＱ１のソースと、グランド間に設けられている。また、抵抗Ｒｄとグランドとの間には、ＭＯＳＦＥＴＱ６及び抵抗Ｒ１が設けられている。
【００８１】
また、抵抗Ｒｓ及びＲｄの負荷側の一端が、ＯＰアンプＯＰ２の入力に接続され、ＯＰアンプＯＰ２の出力が、ＭＯＳＦＥＴＱ６のゲート−ドレイン間を介してフィードバックされている。このようにＯＰアンプＯＰ２の出力をフィードバックすることによって、ＯＰアンプの２つの入力端の電圧がほとんど同じになるイマジナリーショート状態となる。このため、抵抗Ｒｓ及びＲｄの負荷側の一端を同電位にすることができる。従って、抵抗Ｒ１に、負荷電流ＩＬに応じた電流（＝ＩＬ×Ｒｓ／Ｒｄ）を流すことができ、この抵抗Ｒ１のバッテリＢ側に負荷電流ＩＬに応じた出力電圧Ｖmo（＝ＩＬ×Ｒｓ・Ｒ１／Ｒｄ）が発生する。
【００８２】
さらに、第１実施の形態では、出力電圧Ｖmoの比較手段を２個としたが、この場合に限らず、１つでも、３つ以上であってもよい。
【００８３】
第２実施の形態
図９は、本発明の保護装置を組み込んだ電源供給装置の第２の実施形態を示す回路図である。同図において、図１と同等の部分には同一符号を付してその詳細な説明は省略する。同図に示すように、車載バッテリＢ（＝直流電源）から供給される電源は、ＮチャンネルＭＯＳＦＥＴＱ１（＝電界効果トランジスタ）を介して負荷１０に供給される。
【００８４】
上述したＭＯＳＦＥＴＱ１のゲートには、抵抗Ｒ２を介して、ゲート駆動信号Ｓ１が供給される。また、ＭＯＳＦＥＴＱ１のゲート−ソース間には、ツェナーダイオードＺＤ１（＝第１ツェナーダ−イオード）及びＭＯＳＦＥＴＱ３２（＝スイッチ手段、半導体スイッチ素子）から構成される直列回路が設けられている。
【００８５】
また、上述したＭＯＳＦＥＴＱ３２と並列に、ツェナーダイオードＺＤ２（＝第２ツェナーダイオード）が接続されている。さらに、ツェナーダイオードＺＤ１及びＺＤ２と直列に抵抗Ｒ４が接続されている。ツェナーダイオードＺＤ１及びＺＤ２のツェナー電圧Ｖzd1及びＶzd2は、上述した式（１）及び（２）に示すように設定される。
【００８６】
また、上述したＭＯＳＦＥＴＱ３２のゲートには、上述した第１実施の形態と同様にスイッチ制御手段として働くコンパレータＣＰ１の出力が供給されている。このコンパレータＣＰ１には、ＭＯＳＦＥＴＱ１のドレイン電圧Ｖdを基準にした基準電圧Ｖref1（＝第１基準電圧）、つまり、（Ｖd−Ｖref1）が入力されると共に、ＭＯＳＦＥＴＱ１のソース電圧Ｖsが供給されている。
【００８７】
また、上述した抵抗Ｒ４の両端は、差動増幅器ＯＰ３に供給される。つまり、差動増幅器ＯＰ３の出力は、ツェナーダイオードＺＤ１に流れる電流に応じた値となる。この差動増幅器ＯＰ３の出力は、積分回路１３に供給される。積分回路１３（＝積分手段）は、差動増幅器ＯＰ３の出力を積分すると共に、その積分値が閾値を超えると、ショート信号Ｓ２を出力する。
【００８８】
また、本実施形態の電源供給装置は、コンパレータＣＰ４を備えている。このコンパレータＣＰ４には、ＭＯＳＦＥＴＱ１のドレイン電圧Ｖdを基準にした基準電圧Ｖref4、つまり、（Ｖd−Ｖref4）が入力されると共に、ＭＯＳＦＥＴＱ１のソース電圧Ｖsが供給され、その出力がタイマーＴＭ３に供給されている。従って、ＭＯＳＦＥＴＱ１のドレイン−ソース間電圧が、基準電圧Ｖref4を超えた状態が、タイマーＴＭ３に設定された設定時間Ｔ３以上継続した場合、タイマーＴＭ３から過電流信号Ｓ３が出力される。
【００８９】
なお、上述した基準電圧Ｖref4は式（７）、（８）に示すような値に設定される。
Ｒdsonmin×ＩＬstd＜Ｖref4＜Ｖref1＜Ｖｂ  …（７）
Ｖref4＜Ｒdsonmax×ＩＬlim  …（８）
Ｒdsonmax：最大定格チャンネル温度でのＱ１のオン抵抗
【００９０】
上述したショート信号Ｓ２及び過電流信号Ｓ３は、第１実施の形態と同様に、ＯＲゲート１１を介して、ＤＦ／Ｆ回路１２に供給される。
【００９１】
上述した構成の電源供給装置の動作について、図１０の立ち上がり時における各種信号、電圧のタイムチャートを参照して以下説明する。まず、ゲート駆動信号Ｓ１がＬｏでは（図１０（ａ）参照）、ＭＯＳＦＥＴＱ１は非導通状態であり、ＭＯＳＦＥＴＱ１のドレイン−ソース間電圧Ｖdsは、バッテリ電圧Ｖｂに等しい（図１０（ｃ）参照）。従って、式（３）からも明らかなように、Ｖref1＜Ｖdsとなり、コンパレータＣＰ１の出力がＨｉとなり（図１０（ｅ）参照）、ＭＯＳＦＥＴＱ３２はオンしている。
【００９２】
次に、ゲート駆動信号Ｓ１がＨｉになると、ＭＯＳＦＥＴＱ１のゲートに電圧Ｖｐが印加される。電圧Ｖｐは、一般にバッテリ電圧Ｖｂよりも４〜１５Ｖ程度高い電圧とされる。これにより、ＭＯＳＦＥＴＱ１のゲート−ソース間電圧Ｖgsは上昇していく（図１０（ｂ）参照）。この結果、ゲート−ソース間電圧Ｖgsが遮断ゲート−ソース間電圧Ｖgsoffを超えると、ＭＯＳＦＥＴＱ１のドレイン−ソース間が導通し、これにより、負荷電流ＩＬが流れ始める（図１０（ｄ）参照）。またこれにより、ＭＯＳＦＥＴＱ１のソース電圧Ｖsが上昇し始め、ドレイン−ソース間電圧Ｖdsがバッテリ電圧Ｖｂから下がり始める（図１０（ｃ）参照）。
【００９３】
その後、ゲート−ソース間電圧Ｖgsは、（Ｖｐ−Ｖｂ）に向かって上昇する。この結果、式（２）からも明らかなように、ゲート−ソース間電圧Ｖgsは、（Ｖｐ−Ｖｂ）に達する前に、ツェナー電圧Ｖzd1にクランプされる。ところで、負荷１０の初期状態での抵抗値は小さいため、ゲート駆動信号のＨｉに応じて、ＭＯＳＦＥＴＱ１が非導通状態から導通状態になると、高い突入電流が負荷電流ＩＬとして流れる。しかしながら、上述したように、ツェナーダイオードＺＤ１によって、ゲート−ソース間電圧Ｖgsに抑えられているため、この突入電流は抑えられる。
【００９４】
なお、突入電流によりクリンプされると抵抗Ｒ４に電流が流れ、抵抗Ｒ４の両端に電圧降下が発生して（図１０（ｇ）参照）、積分回路１３により積分が行われるが（図１０（ｈ）、突入電流を許容するように積分回路１３が設定されているので、異常信号Ｓ４が出力されることがなく（図１０（ｉ）参照）、負荷電流ＩＬは流れ続ける。
【００９５】
次に、図１１にショート故障が起こったときの動作タイミングを示す。ＭＯＳＦＥＴＱ１のソースと負荷１０との間でグランドに対してショートが起こると、負荷電流ＩＬが急上昇するとともに（図１１（ｄ）参照）、ドレイン−ソース間電圧Ｖdsが大きくなる（図１１（ｃ）参照）。ドレイン−ソース間電圧Ｖdsが基準電圧Ｖref1を上回るとコンパレータＣＰ１はＨｉとなり（図１１（ｅ）参照）、ＭＯＳＦＥＴＱ３２がオンし、ＭＯＳＦＥＴＱ１のゲート−ソース間電圧Ｖgsが（Ｖｐ−Ｖｂ）からＶzd1にクランプされ（図１１（ｂ）参照）、これにより負荷電流ＩＬが抑えられる（図１１（ｄ）参照）。
【００９６】
負荷電流ＩＬは、Ｖgs＝４ＶのときのＭＯＳＦＥＴＱ１の飽和電流にほぼ一定に抑えられる。このとき、抵抗Ｒ４に発生する電圧降下ＶR4は、式（９）に示すようになる。
ＶR4＝（Ｖgs−Ｖzd2）×｛Ｒ４／（Ｒ２＋Ｒ４）｝  …（９）
クランプ状態が継続すると、積分回路１３の積分値が上昇していく（図１１（ｈ）参照）。この積分値が閾値を超えるとショート信号Ｓ２が出力される。このショート信号Ｓ２の出力に応じて、ＤＦ／Ｆ１２から異常信号Ｓ４が保持される（図１１（ｉ）参照）。これにより、異常ステータスが出力され、ユーザに報知が行われると共に、ＭＯＳＦＥＴＱ４がオンして、ＭＯＳＦＥＴＱ１が遮断される。
【００９７】
ショートの程度が激しいほど、ドレイン−ソース間電圧Ｖdsが大きくなることから、式（１０）はさらに大きくなるので、遮断までの時間は早くなる。遮断までの時間がＭＯＳＦＥＴＱ１の安全動作領域内に収まるように基準電圧Ｖref1、積分回路１３の時定数、閾値を設定することで、ＭＯＳＦＥＴＱ１は破壊することなく、安全に遮断される。ショート以上の時はタイマーＴＭ３の設定時間より早い時間で遮断されるので、コンパレータＣＰ４はなにも関係しない。
【００９８】
異常がごく短時間でおさまり、積分回路１３が閾値に達しなかった場合は、動作が継続される。このため、誤動作に強いという利点がある。積分回路１３の積分値のリセットは、図１１に示すようにある程度時間をかけて徐々に行ってもよいし、異常信号Ｓ４により瞬間的に行ってもよい。
【００９９】
また、Ｖref4＜Ｖds＜Ｖref1となるような、比較的小さな過電流が設定時間Ｔ３を超えて継続して流れた場合、タイマーＴＭ３から過電流信号Ｓ３が出力され、この過電流信号Ｓ２の出力に応じてＤＦ／Ｆ１２から異常信号Ｓ４が保持される。これによっても、異常ステータスが出力され、ユーザに報知が行われると共に、ＭＯＳＦＥＴＱ４がオンして、ＭＯＳＦＥＴＱ１が遮断される。
【０１００】
上述した第２実施の形態におけるＭＯＳＦＥＴＱ１の動作点は、第１実施の形態と同様なため、説明は省略する。以上のことから明らかなように、抵抗Ｒ４、差動増幅器ＯＰ３、積分回路１３が第２異常検出手段に相当し、コンパレータＣＰ４、タイマーＴＭ３が第１異常検出手段に相当する。
【０１０１】
以上の電源供給装置によれば、ツェナーダイオードＺＤ２に流れる電流の積分値に相当する値が閾値を超えたとき、ショート信号Ｓ２を出力している。このように、積分値が閾値を超えるのを待つことにより、突入電流など短時間に発生する過電流を異常として検出することがない。しかも、過電流が発生して、異常信号Ｓ４が出力されるまでの間は、ツェナーダイオードＺＤ１の働きによってその過電流を抑えることができる。
【０１０２】
また、ＭＯＳＦＥＴＱ１のドレイン−ソース間電圧Ｖdsは、負荷電流ＩＬの大きさに応じていることに着目し、ＭＯＳＦＥＴＱ１のドレイン−ソース間電圧Ｖdsに基づいて、所定値を超える負荷電流ＩＬが所定時間以上継続して流れているかを検出している。以上の構成によれば、ＭＯＳＦＥＴＱ１とは別に、負荷電流ＩＬに応じた電圧を出力する手段を設けなくても、異常の検出を行うことができ、コストダウンを図ることができる。
【０１０３】
また、上述した第２実施の形態では、抵抗Ｒ４の両端電圧に応じた差動増幅器ＯＰ３の出力電圧を積分回路１３により積算することにより、ツェナーダイオードＺＤ１に流れる電流の積分値を求めていた。しかしながら、例えば、図１２に示すように、抵抗Ｒ１０、ＯＰアンプＯＰ４、ＭＯＳＦＥＴＱ１０により、抵抗Ｒ４に流れる電流を分流し、その分流Ｉｓを、定電流源Ｉｃｃ及びコンデンサＣ１０の並列回路に供給するようにしてもよい。この場合、コンデンサＣ１０は、積分手段として働き、（Ｉｓ−Ｉｃｃ）で充電され、コンデンサＣ１０がインバータ１４の閾値に達するとショート信号Ｓ２が出力されるようになる。
【０１０４】
第３実施の形態
図１３は、本発明の保護装置を組み込んだ電源供給装置の第３実施の形態を示す回路図である。同図において、図１と同等の部分には同一符号を付してその詳細な説明は省略する。同図に示すように、車載バッテリＢ（＝直流電源）から供給される電源は、ＮチャンネルＭＯＳＦＥＴＱ１（＝電界効果トランジスタ）を介して負荷１０に供給される。
【０１０５】
上述したＭＯＳＦＥＴＱ１のゲートには、抵抗Ｒ２を介して、ゲート駆動信号Ｓ１が供給される。また、ＭＯＳＦＥＴＱ１のチャンネル温度を検出するためのダイオードＤ１が、ＭＯＳＦＥＴＱ１と熱的に結合するようごく近接し、かつ、電気的には絶縁されるように設置されている。ダイオードＤ１は定電流源Ｉｃｃ２に接続され、ＭＯＳＦＥＴＱ１のチャンネル温度に応じた電圧Ｖｆを発生する。チャネル温度対ダイオードＤ１が発生する電圧Ｖｆ特性の一例を図１４に示す。同図に示す例では、温度１°Ｃの上昇に対し電圧Ｖｆが約２ｍＶ下がるような関係がある。
【０１０６】
コンパレータＣＰ６には、上述したＭＯＳＦＥＴＱ１のチャネル温度に応じた電圧Ｖｆと、基準電圧Ｖref5とが供給されている。コンパレータＣＰ６は、ＭＯＳＦＥＴＱ１のチャネル温度が基準電圧Ｖref5に対応する遮断温度を越えて、電圧Ｖｆが基準電圧Ｖref5を下回ると、Ｈｉレベルの加熱信号Ｓ５をＤＦ／Ｆ回路１２に供給する。ＤＦ／Ｆ回路１２は、加熱信号Ｓ５が供給されてから、リセットされるまでＨｉレベルの異常信号Ｓ４を出力する。この異常信号Ｓ４は、ＭＯＳＦＥＴＱ１のゲートとグランド間に設けられたＭＯＳＦＥＴＱ４のゲートに供給される。従って、異常信号Ｓ４が出力されると、ＭＯＳＦＥＴＱ４がオンして、ＭＯＳＦＥＴＱ１を遮断する。
【０１０７】
上述した基準電圧Ｖref5は、定電圧Ｖｃｃに直列接続された抵抗Ｒ５及びＲ６から成る直列回路と、上述した抵抗Ｒ６に並列に接続された抵抗Ｒ７及びＭＯＳＦＥＴＱ７から構成される直列回路とにより得られる。つまり、ＭＯＳＦＥＴＱ７のオンオフによって基準電圧Ｖref5の値を変更することができる。なお、基準電圧Ｖref5は、ＭＯＳＦＥＴＱ７がオンしているときＭＯＳＦＥＴＱ１のチャネル温度の最大定格値に相当する値に設定され、ＭＯＳＦＥＴＱ７がオフしているときＭＯＳＦＥＴＱ１の動作周囲温度よりも高く最大定格値よりも低い温度に相当する値に設定される。
【０１０８】
また、ＭＯＳＦＥＴＱ１のゲート−ソース間には、ツェナーダイオードＺＤ１（＝第１ツェナーダイオード）及びＭＯＳＦＥＴＱ３２（＝スイッチ手段、半導体スイッチ手段）から構成される直列回路が設けられている。
【０１０９】
また、上述したＭＯＳＦＥＴＱ３２と並列に、ツェナーダイオードＺＤ２（＝第２ツェナーダイオード）が接続されている。さらに、ツェナーダイオードＺＤ１及びＺＤ２と直列に抵抗Ｒ４が接続されている。ツェナーダイオードＺＤ１及びＺＤ２のツェナー電圧Ｖzd1及びＶzd2は、上述した式（１）及び（２）に示すように設定される。
【０１１０】
また、上述したＭＯＳＦＥＴＱ３２のゲートには、上述した第１の実施形態と同様にスイッチ制御手段として働くコンパレータＣＰ１の出力が供給されている。このコンパレータＣＰ１には、ＭＯＳＦＥＴＱ１のドレイン電圧Ｖdを基準にした基準電圧Ｖref1（＝第１基準電圧）、つまり、（Ｖd−Ｖref1）が入力されると共に、ＭＯＳＦＥＴＱ１のソース電圧Ｖsが供給されている。これにより、コンパレータＣＰ１は、ドレイン−ソース間電圧Ｖdsと基準電圧Ｖref1とを比較し結果を出力する。
【０１１１】
また、コンパレータＣＰ７には抵抗Ｒ４の一端が供給されるとともに、抵抗Ｒ４の他端を基準にした基準電圧Ｖref6が供給されている。つまり、コンパレータＣＰ７はツェナーダイオードＺＤ１に流れる電流に応じた値となる抵抗Ｒ４での電圧降下と基準電圧Ｖref6とを比較し結果を出力する。基準電圧Ｖref6は下記の式（１１）に示すように設定される。
（Ｖｐ−Ｖzd2−Ｖｂ）・Ｒ４／（Ｒ２＋Ｒ４）＜Ｖref6＜（Ｖｐ−Ｖzd2）・Ｒ４／（Ｒ２＋Ｒ４）  …（１１）
【０１１２】
これにより、ＭＯＳＦＥＴＱ１のゲート−ソース間電圧Ｖdsが基準電圧Ｖref1より大きく、ＭＯＳＦＥＴＱ１のゲート−ソース間がツェナーダイオードＺＤ１のみによりクランプされた状態のとき、抵抗Ｒ４での電圧降下が基準電圧Ｖref6を越えて、コンパレータＣＰ７の出力がＬｏレベルとなる。また、コンパレータＣＰ７の出力はＭＯＳＦＥＴＱ７のゲートに接続されている。
【０１１３】
上述した構成の電源供給装置の動作について、図１５の立ち上がり時における各種信号、電圧のタイムチャートを参照して以下説明する。まず、ゲート駆動信号Ｓ１がＬｏでは（図１５（ａ）参照）、ＭＯＳＦＥＴＱ１は非道通状態であり、ＭＯＳＦＥＴＱ１のドレイン−ソース間電圧Ｖdsは、バッテリ電圧Ｖｂに等しい（図１５（ｃ）参照）。従って、式（３）からも明らかなように、Ｖref1＜Ｖdsとなり、コンパレータＣＰ１の出力がＨｉとなり（図１５（ｅ）参照）、ＭＯＳＦＥＴＱ３２はオンしている。
【０１１４】
次に、ゲート駆動信号Ｓ１がＨｉになると、ＭＯＳＦＥＴＱ１のゲートに電圧Ｖｐが印加される。電圧Ｖｐは、一般にバッテリ電圧Ｖｂよりも４〜１５Ｖ程度高い電圧とされる。これにより、ＭＯＳＦＥＴＱ１のゲート−ソース間電圧Ｖgsは上昇していく（図１５（ｂ）参照）。この結果、ゲート−ソース間電圧Ｖgsが遮断ゲート−ソース間電圧Ｖgsoffを超えると、ＭＯＳＦＥＴＱ１のドレイン−ソース間が導通し、これにより、負荷電流ＩＬが流れ始める（図１５（ｄ）参照）。またこれにより、ＭＯＳＦＥＴＱ１のソース電圧Ｖsが上昇し始め、ドレイン−ソース間電圧Ｖdsがバッテリ電圧Ｖｂから下がり始める（図１５（ｃ）参照）。
【０１１５】
その後、ゲート−ソース間電圧Ｖgsは、（Ｖｐ−Ｖｂ）に向かって上昇する。この結果、式（２）からも明らかなように、ゲート−ソース間電圧Ｖgsは、（Ｖｐ−Ｖｂ）に達する前に、ツェナー電圧Ｖzd1にクランプされる。ところで、負荷１０の初期状態での抵抗値は小さいため、ゲート駆動信号のＨｉに応じて、ＭＯＳＦＥＴＱ１が非導通状態から導通状態になると、高い突入電流が負荷電流ＩＬとして流れる。しかしながら、上述したように、ツェナーダイオードＺＤ１によって、ゲート−ソース間電圧Ｖgsに抑えられているため、この突入電流は抑えられる。
【０１１６】
なお、突入電流によりクリンプされると抵抗Ｒ４に電流が流れ、抵抗Ｒ４の両端に電圧降下が発生し（図１５（ｈ）参照）、抵抗Ｒ４の電圧降下が基準電圧Ｖref6を越えて、コンパレータＣＰ７の出力がＨｉレベルからＬｏレベルになり、基準電圧Ｖfef5がより大きな値に変更されて、遮断温度が最大定格値より小さく、かつ、最大周囲温度より高い値に変更される（図１５（ｉ）参照）。
【０１１７】
しかしながら、突入期間は短く、動作周囲温度を越えてＭＯＳＦＥＴＱ１が発熱することがないため、基準電圧Ｖref5がより大きな値に変更されても、ＭＯＳＦＥＴＱ１のチャネル温度に応じた値である電圧Ｖｆが基準電圧Ｖref5を下回ることがないため、加熱信号Ｓ５が出力されることなく（図１５（ｆ）参照）、負荷電流ＩＬは流れ続ける。
【０１１８】
次に、図１６にショート異常が起こったときの動作タイミングを示す。まず、ショートが発生していない間は、ツェナーダイオードＺＤ１によってＭＯＳＦＥＴＱ１のゲート−ソース間がクランプされることがないため、コンパレータＣＰ７はＨｉレベルの出力を保っている。このため、ＭＯＳＦＥＴＱ７がオンして、基準電圧Ｖref5はＭＯＳＦＥＴＱ１のチャネル温度の最大定格値に相当する値に設定される。
【０１１９】
その後、ＭＯＳＦＥＴＱ１のソースと負荷１０との間でグランドに対してショートが起こると、負荷電流ＩＬが急上昇するとともに（図１６（ｄ）参照）、ドレイン−ソース間電圧Ｖdsが大きくなる（図１６（ｃ）参照）。ドレイン−ソース間電圧Ｖdsが基準電圧Ｖref1を上回るとコンパレータＣＰ１はＨｉとなり（図１６（ｅ）参照）、ＭＯＳＦＥＴＱ３２がオンし、ＭＯＳＦＥＴＱ１のゲート−ソース間電圧Ｖgsが（Ｖｐ−Ｖｂ）からＶzd1にクランプされ（図１６（ｂ）参照）、これにより負荷電流ＩＬが抑えられる（図１６（ｄ）参照）。
【０１２０】
負荷電流ＩＬは、Ｖgs＝４ＶのときのＭＯＳＦＥＴＱ１の飽和電流にほぼ一定に抑えられる。またこのとき、抵抗Ｒ４に基準電圧Ｖref6を越える電圧降下が発生して、コンパレータＣＰ７の出力がＨｉからＬｏレベルになる（図１６（ｇ）参照）。これによって、ＭＯＳＦＥＴＱ７がオフして、基準電圧Ｖref5はＭＯＳＦＥＴＱ１の動作周囲温度より高く、最大定格値よりも低い温度に相当する値に設定される（図１６（ｉ）参照）。
【０１２１】
ショート状態が続くとＭＯＳＦＥＴＱ１のチャネル温度は上昇し、電圧Ｖｆは低下していく。電圧Ｖｆが基準電圧Ｖref5を下回り、コンパレータＣＰ６が加熱信号Ｓ５を出力する（図１６（ｆ）参照）。この加熱信号Ｓ５の出漁に応じてＤＦ／Ｆ１２から異常信号Ｓ４が保持される。これによって、異常ステータスが出力され、ユーザに報知が行われると共に、ＭＯＳＦＥＴＱ４がオンして、ＭＯＳＦＥＴＱ１が遮断される。
【０１２２】
ショート発生時のＭＯＳＦＥＴＱ１のチャネル温度上昇速度は速い。このため異常検知から遮断までの時間遅れや遮断時のスイッチングロスにより温度のオーバーシュートが発生する。しかしながら、上述した第３実施形態では、ツェナーダイオードＺＤ１に電流が流れたときショート発生を検出し、ショート発生検出時に遮断温度を定格値よりも引き下げているので、チャネル温度は定格を越えることがない。
【０１２３】
一方、ショートが発生しておらず、何らかの原因でチャネル温度が上昇する場合にはチャネル温度が定格以上となるまで負荷１０を使用し続けることができる。しかも、ショート発生時でなければチャネル温度上昇速度は比較的遅いので遮断温度を最大定格値としても、オーバーシュートが発生することがなく、この場合もチャネル温度が最大定格値を越えることはない。
【０１２４】
また、上述した第３実施形態から明らかなように、ダイオードＤ１が請求項中の温度センサに相当し、コンパレータＣＰ６が請求項中の第３異常検出手段に相当し、抵抗Ｒ５〜Ｒ７、ＭＯＳＦＥＴＱ７が変更手段に相当することが明らかである。上述した第３実施形態においては、ダイオードＤ１をグランド基準で動作させていた。しかしながら、図１７に示すように、バッテリ電圧Ｖｂ基準で動作させることも考えられる。
【０１２５】
また、上述した第１〜第３実施形態においては、スイッチ制御手段として、コンパレータＣＰ１を用いていた。しかしながら、例えば、図１８に示すように、ＭＯＳＦＥＴＱ１のドレイン−ソース間電圧Ｖdsを抵抗Ｒ８及びＲ９で分圧して、その分圧電圧をＭＯＳＦＥＴＱ３２のゲートに供給するように構成して、抵抗Ｒ８及びＲ９、ＭＯＳＦＥＴＱ３２をスイッチ制御手段として機能させることも考えられる。
【０１２６】
上述した抵抗Ｒ８及びＲ９は、ＭＯＳＦＥＴＱ１のドレイン−ソース間電圧Ｖdsが基準電圧Ｖref1を越えている間、その分圧電圧がＭＯＳＦＥＴＱ３２のゲート遮断電圧を越えるような値に設定されている。また、ＭＯＳＦＥＴ３２はバイポーラトランジスタでもよい。
【０１２７】
また、第１〜第３実施形態におけるＭＯＳＦＥＴＱ１として、図１９に示すように、加熱遮断機能を持たせたものを用いてもよい。このＭＯＳＦＥＴＱ１は、ドレイン端子がバッテリＢに接続され、ソースが負荷１０に接続されるメインＦＥＴＱ１１と、ドレインがメインＦＥＴＱ１１のゲートに、ソースがメインＦＥＴＱ１１のソースに接続される遮断用ＦＥＴＱ１２とを備えている。
【０１２８】
そして、温度が上がるとダイオードＤ２及びＤ３の順方向電圧が下がることを利用して、ある温度異常でコンパレータＣＰ５がＬレベルからＨレベルに反転し、遮断ＦＥＴＱ１２をオンする。これによりメインＦＥＴＱ１１のゲート−ソースが同電位となり、メインＦＥＴＱ１１がオフして、負荷電流ＩＬが遮断される。このメインＦＥＴＱ１１がオフして温度が下がるとコンパレータＣＰ５が反転し、遮断用ＦＥＴＱ１２がオフとなるため、メインＦＥＴＱ１１は再びオンする。
【０１２９】
また、上述した第１〜第３実施の形態では、ＭＯＳＦＥＴＱ１として、Ｎチャンネルのものを用いていたが、Ｐチャンネルのものを用いてもよい。また、基準電圧Ｖref1〜Ｖref4には、温度依存性や、バッテリ電圧Ｖｂに対する依存性を持たせてもよい。
【図面の簡単な説明】
【０１３０】
【図１】本発明の保護装置を組み込んだ電源供給装置の第１の実施形態を示す回路図である。
【図２】図１に示す電源供給装置の立ち上がり時における各種信号、電圧のタイムチャートである。
【図３】図１に示す電源供給装置を構成するＭＯＳＦＥＴＱ１の立ち上がり時の動作点について説明するための図である。
【図４】図１に示す電源供給装置のショート発生時における各種信号、電源のタイムチャートである。
【図５】図１に示す電源供給装置を構成するＭＯＳＦＥＴＱ１のショート発生時の動作点について説明するための図である。
【図６】他の実施の形態における電源供給装置の部分回路図である。
【図７】他の実施の形態における電源供給装置の部分回路図である。
【図８】他の実施の形態における電源供給装置の部分回路図である。
【図９】本発明の保護装置を組み込んだ電源供給装置の第２の実施形態を示す回路図である。
【図１０】図９に示す電源供給装置の立ち上がり時における各種信号、電圧のタイムチャートである。
【図１１】図９に示す電源供給装置のショート発生時における各種信号、電圧のタイムチャートである。
【図１２】他の実施の形態における電源供給装置の部分回路図である。
【図１３】本発明の保護装置を組み込んだ電源供給装置の第３の実施形態を示す回路図である。
【図１４】図１３の電源供給装置を構成するチャネル温度対ダイオードＤ１が発生する電圧Ｖｆ特性の一例を示すグラフである。
【図１５】図１３に示す電源供給装置の立ち上がり時における各種信号、電圧のタイムチャートである。
【図１６】図１３に示す電源供給装置のショート発生時における各種信号、電圧のタイムチャートである。
【図１７】他の実施の形態における電源供給装置の回路図である。
【図１８】他の実施の形態における電源供給装置の部分回路図である。
【図１９】他の実施の形態における電源供給装置の部分回路図である。
【符号の説明】
【０１３１】
１０        負荷
１３        積分回路（積分手段、第２異常検出手段）
Ｂ          車載バッテリ（直流電源）
Ｄ１        ダイオード
ＣＰ１      コンパレータ（スイッチ制御手段）
ＣＰ２      コンパレータ（第１異常検出手段）
ＣＰ３      コンパレータ（第１異常検出手段）
ＣＰ４      コンパレータ（第１異常検出手段）
ＣＰ６      コンパレータ（第３異常検出手段）
Ｒ１        抵抗（副流検出用の抵抗、第１異常検出手段）
Ｒ４        抵抗（第２異常検出手段）
Ｒ５〜Ｒ７  抵抗（変更手段）
ＯＰ３      差動増幅器（第２異常検出手段）
ＴＭ１      タイマー（第１異常検出手段）
ＴＭ２      タイマー（第１異常検出手段）
ＴＭ３      タイマー（第１異常検出手段）
Ｑ１        ＭＯＳＦＥＴ（電界効果トランジスタ）
Ｑ２        ＭＯＳＦＥＴ（分流手段、第１異常検出手段）
Ｑ３１      トランジスタ（スイッチ手段）
Ｑ４        ＭＯＳＦＥＴ（遮断手段）
Ｑ７        ＭＯＳＦＥＴ（変更手段）
Ｖref1      基準電圧（第１基準電圧）
ＺＤ１      ツェナーダイオード（第１ツェナーダイオード）
ＺＤ２      ツェナーダイオード（第２ツェナーダイオード）
【図１】
2005323489.tif 000003
【図２】
2005323489.tif 000004
【図３】
2005323489.tif 000005
【図４】
2005323489.tif 000006
【図５】
2005323489.tif 000007
【図６】
2005323489.tif 000008
【図７】
2005323489.tif 000009
【図８】
2005323489.tif 000010
【図９】
2005323489.tif 000011
【図１０】
2005323489.tif 000012
【図１１】
2005323489.tif 000013
【図１２】
2005323489.tif 000014
【図１３】
2005323489.tif 000015
【図１４】
2005323489.tif 000016
【図１５】
2005323489.tif 000017
【図１６】
2005323489.tif 000018
【図１７】
2005323489.tif 000019
【図１８】
2005323489.tif 000020
【図１９】
2005323489.tif 000021