(57)【要約】【課題】  ホストとのアクセスが完了した時点でＦ／Ｗの介在なしに自動的に低消費電力状態にするモード、及びその逆の自動的に低消費電力にしないモードを備え、それらの切り替えをファームウエアにより可能にすることで、ＣＰＵにとってできるだけ負荷の少ない制御で、より効率的で正確な低消費電力制御を実現できる光ディスク装置を提供する。【解決手段】  本発明に係る制御装置は、記録媒体に対して情報の記録再生を行う情報記録再生装置内の制御装置であって、情報記録再生装置は、ホストコンピュータと接続され、制御装置は、ホストコンピュータに対してコマンド、データおよびアドレスの情報を送受信する手段と、情報記録再生装置にて低消費電力状態とする手段とを有し、制御装置は、情報記録装置再生装置とホストコンピュータとが情報を送受信しているとき以外は、低消費電力状態とする手段により、情報記録再生装置にて低消費電力状態とする。【選択図】図１
2005196914.tif 000002
【特許請求の範囲】
【請求項１】
記録媒体に対して情報の記録および再生を行う情報記録再生装置内の制御装置であって、
前記情報記録再生装置は、ホストコンピュータと接続され、
前記制御装置は、ホストコンピュータに対してコマンド、データおよびアドレスの情報を送受信する手段と、前記情報記録再生装置にて低消費電力状態とする手段とを有し、
前記制御装置は、前記情報記録装置再生装置とホストコンピュータとが情報を送受信しているとき以外は、前記低消費電力状態とする手段により、前記情報記録再生装置にて低消費電力状態とすることを特徴とする情報記録再生装置内の制御装置。
【請求項２】
前記低消費電力状態とする手段において、
前記情報記録再生装置にて低消費電力状態とすることが選択可能にされ、
低消費電力状態になるモードと低消費電力禁止状態になるモードとが切り替え可能にされていることを特徴とする請求項１に記載の情報記録再生装置内の制御装置。
【請求項３】
前記低消費電力状態とする手段が、前記制御装置のシステムクロック周波数を、ホストコンピュータと前記情報記録再生装置との情報の送受信が可能な範囲内の略最小周波数まで下げる手段であることを特徴とする請求項１または請求項２に記載の情報記録再生装置内の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力の低消費を必要とする情報記録再生装置に関する。
【背景技術】
【０００２】
一般に光ディスク装置などのホストコンピュータ（以下、ホストと呼ぶ）に接続される情報記録再生装置は、非使用時には低消費電力状態になり、できるだけ電力を節約するようになっている。低消費電力状態では、光ディスク装置内で使われているシステムクロック周波数を通常時に比べて下げること、または、必要最小限のブロックにのみクロックを供給し、それ以外の部分へはシステムクロックの供給を停止することが、有効な手段である。
【０００３】
しかしながら、システムの高速化に伴ってホストと光ディスク装置の間のデータ転送プロトコルにおいても高速化が要求されるようになってきており、ＵＤＭＡ（Ｕｌｔｒａ  ＤＭＡ）規格に代表される相当に速い転送レートを実現するため、光ディスク装置内のホストとのＩＦブロックには通常速いクロックが供給されている。したがって、ホストに接続される光ディスク装置は、単純にシステムクロック周波数を下げて、またはクロックの供給を止めて、低消費電力状態にすることができない。
【０００４】
そこで、例えば、特許文献１に開示される光ディスク装置では、ホストと直接インターフェイスするブロックは、システムクロック周波数をデータの送受信を実現するのに所望のクロック周波数にして、それら以外の部分ではシステムクロック周波数を下げ、ホストからのコマンドを受信してから解析した後、必要な場合にのみ、それら以外の部分のクロック周波数を上げるようにしている。また、同様にシステムクロックの供給を停止させるなどしている。
【０００５】
しかし、ホストと直接インターフェイスするブロックは、ある程度大きな部分を占めるので、この方法でも低消費電力の効果が少ない。また、低消費電力状態とするか否かを、光ディスク装置内のＣＰＵが、ホストＩＦ部を介して受信したコマンドを解析するなどして判断してからクロックの制御を行っているので、時間がかかったり、パフォーマンスに影響を与えたりするなどの問題がある。
【０００６】
一方、前述の低消費電力の効果が少ないという問題を解決するための方策として、ホストとインターフェイスする部分のクロック周波数を下げてもホストからのコマンドを受取れるように非同期化し、ホストとのインターフェイスブロック全体のクロック周波数を下げることを可能とする、というものがあげられる。また、低消費電力状態からの復帰に時間がかかっていた問題を解決するために、ホストからのアクセスがあった場合には必ずクロック周波数を上げるようにして、低消費電力状態から復帰する時間を短くする、ということがあげられる。ただし、この時、ホストからのアクセスで必ず低消費電力状態から復帰するようにすると、不必要な時にも復帰してしまう。よって、ホストからのアクセスの状態によってはクロック周波数を上げずに低消費電力状態のままとすることが必要である。
【０００７】
しかしながら、これらの低消費電力制御に関する設定は、光ディスク装置内のＣＰＵがＦ／Ｗ（ファームウエア）によりその制御を行っているため、再々低消費電力状態にする設定が必要である点に変わりなく、従って、その制御に時間がかかったり、パフォーマンスに影響を与えたりするなどの問題がある。
【特許文献１】特開２００１−１３５００９公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、ホストとのアクセスが完了した時点でＦ／Ｗの介在なしに自動的に低消費電力状態にするモード、およびその逆の自動的に低消費電力にしないモードを備え、それらのモードの切り替えをファームウエアにより可能にすることで、ＣＰＵにとってできるだけ負荷の少ない制御で、より効率的でかつ正確な低消費電力制御を実現できる光ディスク装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、上記の目的を達成するためになされたものである。本発明に係る請求項１に記載の制御装置は、
記録媒体に対して情報の記録および再生を行う情報記録再生装置内の制御装置であって、
前記情報記録再生装置は、ホストコンピュータと接続され、
前記制御装置は、ホストコンピュータに対してコマンド、データおよびアドレスの情報を送受信する手段と、前記情報記録再生装置にて低消費電力状態とする手段とを有し、
前記制御装置は、前記情報記録装置再生装置とホストコンピュータとが情報を送受信しているとき以外は、前記低消費電力状態とする手段により、前記情報記録再生装置にて低消費電力状態とすることを特徴とする。
【００１０】
本発明に係る請求項２に記載の制御装置は、
前記低消費電力状態とする手段において、
前記情報記録再生装置にて低消費電力状態とすることが選択可能にされ、
低消費電力状態になるモードと低消費電力禁止状態になるモードとが切り替え可能にされていることを特徴とする請求項１に記載の情報記録再生装置内の制御装置である。
【００１１】
本発明に係る請求項３に記載の制御装置は、
前記低消費電力状態とする手段が、前記制御装置のシステムクロック周波数を、ホストコンピュータと前記情報記録再生装置との情報の送受信が可能な範囲内の略最小周波数まで下げる手段であることを特徴とする請求項１または請求項２に記載の情報記録再生装置内の制御装置である。
【発明の効果】
【００１２】
請求項１に記載の情報記録再生装置においては、低消費電力状態への移行を的確に制御しているのでデータ転送をエラーなくできる。また、Ｆ／Ｗによる介在を必要とせず自動的に低消費電力状態へ移行するのでＣＰＵへの負荷を軽減でき、パフォーマンスの良い効率的な制御が可能となる。
【００１３】
請求項２の情報記録再生装置においては、低消費電力状態への自動移行を選択的に制御しているので、データ転送をエラーなく正確に行うことができる。また、必要な場合のみ自動移行制御を行うのでパフォーマンスの良い効率的な制御が可能となる。
【００１４】
請求項３の情報記録再生装置においては、低消費電力状態におけるシステムクロックをデータ受信が可能な最低周波数まで落とすことができるので非常に効率的な低消費電力制御を行うことができる。
【発明を実施するための最良の形態】
【００１５】
以下では、情報記録再生装置として、ＣＤ、ＤＶＤなどの記録媒体への再生、記録を行う光ディスク装置を例にして、図面を参照しつつ好適な実施の形態を説明する。
【００１６】
まず、ホストコンピュータと光ディスク装置の接続例として一般的なＡＴＡ／ＡＴＡＰＩ接続の場合の構成の形態を、図１に示す。
【００１７】
ホストコンピュータ１００は、ＡＴＡ／ＡＴＡＰＩ接続の場合、ホスト側のＡＴＡ／ＡＴＡＰＩ  インターフェイスに２つのＡＴＡ／ＡＴＡＰＩ装置を接続することが可能である。図１では、一方にハードディスク（ＨＤＤ）装置１０２を、他方に光ディスク装置１０４を接続する場合を示している。この時、２つの装置のうち一つをマスター、もう一つをスレーブと呼び、区別している。このＨＤＤ装置１０２や光ディスク装置１０４をデバイスと呼んでいる。
【００１８】
ホストコンピュータ１００が、マスターかスレーブかどちらのデバイスを選択して動作させるかは、後述するＡＴＡ／ＡＴＡＰＩ  ＲｅｇｉｓｔｅｒのＤｅｖｉｃｅ／Ｈｅａｄ（Ｄｒｉｖｅ  Ｓｅｌｅｃｔ）レジスタの所定ビットを“１”にするか、“０”にするかにより選択するようになっている。
【００１９】
光ディスク装置１０４のＡＴＡ／ＡＴＡＰＩブロックとクロック切り替えの部分を、図２に示す。図２のＡＴＡ／ＡＴＡＰＩ  Ｒｅｇｓｔｅｒの部分がホストからＡＴＡ／ＡＴＡＰＩ  Ｉ／Ｆを介してライトまたはリードされる部分であり、このレジスタは光ディスク装置内の図示されないＣＰＵからＳｙｓｃｏｎ  Ｉ／Ｆ部を介してリードまたはライトできる。なお、図示されないＣＰＵに接続されているメモリには制御プログラムであるファームウエア（Ｆ／Ｗ）が書き込まれており、このＦ／Ｗにより光ディスク装置の各部が制御されている。
【００２０】
ホスト１００とのデータ転送を行う場合は、図２の上部にある内蔵ＦＩＦＯを使ってＡＴＡ／ＡＴＡＰＩ  Ｉ／ＦとＢｕｆｆｅｒ  ＲＡＭ  Ｉ／Ｆの間の仲介をして行われる。Ｂｕｆｆｅｒ  ＲＡＭはＤＲＡＭ等のメモリであり、ＣＤやＤＶＤなどの記憶媒体への記録するデータ又は記憶媒体からの再生したデータを記憶させておく一時記憶手段である。
【００２１】
図３には、ホストがＡＴＡ／ＡＴＡＰＩ  Ｉ／Ｆを介して、ＡＴＡＰＩ  Ｒｅｇｉｓｔｅｒにアクセスする時の（１）タイミングチャートと、（２）ＤＩＯＷＢでＡＴＡＰＩ  Ｒｅｇｉｓｔｅｒに書き込むところの回路図としての一例を示す。
【００２２】
ＡＴＡ／ＡＴＡＰＩの規格上、タイミングチャートのＤＩＯＷＢ信号の立ち上がりであるＡ点でどのＡＴＡＰＩ  Ｒｅｇｉｓｔｅｒに書き込むかを示すアドレスと、書き込むデータが確定している。よって、図３の回路図では、フリップフロップ６でＤＩＯＷＢ信号の立ち上がりで、アドレスに相当するＤＡ［２：０］、ＣＳ［１：０］とデータに相当するＤＤ［７：０］を内部に取り込む。
【００２３】
フリップフロップ１及びフリップフロップ２とＡＮＤゲート３で、ＤＩＯＷＢ信号の立ち上がりからマスタークロック（ＭＣＫ）１サイクル“Ｈｉｇｈ”となるｄｉｏｗｅｎ信号を作る（図３（３））。デコーダ７にてアドレスに相当するＤＡ［２：０］、ＣＳ［１：０］からデコードして、どのＡＴＡＰＩ  Ｒｅｇｉｓｔｅｒに書くかを示す信号を作る。
【００２４】
Ｄａｔａ  ｒｅｇｉｓｔｅｒ  に書き込む時は、ＡＮＤゲート４の出力のｄｉｏｗｅｎ００信号が“Ｈｉｇｈ”になり、フリップフロップ５のＥＮ入力が“Ｈｉｇｈ”になり、Ｄａｔａ  ｒｅｇｉｓｔｅｒ  に、ＤＤＱ［７：０］が書き込まれる。Ｄｅｖｉｃｅ  Ｃｏｎｔｒｏｌ  ｒｅｇｉｓｔｅｒ  に書き込む時は、ＡＮＤゲート８の出力ｄｉｏｗｅｎ１６が“Ｈｉｇｈ”になり、フリップフロップ９のＥＮ入力が“Ｈｉｇｈ”になり、Ｄｅｖｉｃｅ  Ｃｏｎｔｒｏｌ  ｒｅｇｉｓｔｅｒ  に、ＤＤＱ［７：０］が書き込まれる。このようにＡＴＡ／ＡＴＡＰＩ  Ｉ／Ｆを介してアクセスできるＡＴＡＰＩ  レジスタを、表１に示す。
【００２５】
前述の説明は、Ｄａｔａ  ｒｅｇｉｓｔｅｒとＤｅｖｉｃｅ  Ｃｏｎｔｒｏｌ  ｒｅｇｉｓｔｅｒに関するものであるが、同様に表１に示す残りのレジスタもアクセスされるようになっている。
【００２６】
ＡＴＡ／ＡＴＡＰＩレジスタは、ＡＴＡのＨＤＤ特有のレジスタをＡＴＡＰＩのＣＤ−ＲＯＭに対応できるように拡張し、その後に統合したものがＡＴＡ／ＡＴＡＰＩレジスタとして再定義されたものであり、以下の表１にあらわされるレジスタが定義されている。カッコ内がＡＴＡＰＩのレジスタ名称である。
【表１】
2005196914.tif 000003
【００２７】
デバイスの選択（本構成では、光ディスク装置またはＨＤＤ装置の選択）を行うのが、Ｄｅｖｉｃｅ／Ｈｅａｄ  （Ｄｒｉｖｅ  Ｓｅｌｅｃｔ）レジスタであり、マスターを選択するかスレーブを選択するかをホストが書き込む。デバイスである光ディスク装置またはＨＤＤ装置は、その書き込まれた値と自身の属性を比較してどちらへのアクセスかを判断する。
【００２８】
ＡＴＡ／ＡＴＡＰＩレジスタにライト・リードすることで、ホストより、ＨＤＤ装置のようなＡＴＡデバイスを制御するようにしている。特に、データ転送の場合は、Ｄａｔａレジスタが使用される。また、データ転送のためのパラメータ設定では、ホストがＣｏｍｍａｎｄ  レジスタにコマンドを書き込んで、その時のＡＴＡ／ＡＴＡＰＩレジスタを読み込んでパラメータの設定を行なうようになっている。したがって、ＨＤＤ装置の場合は、Ｃｏｍｍａｎｄ  レジスタにコマンドが書き込まれたのを確認して後に、低消費電力状態から復帰しても十分間に合うといえる。
【００２９】
ところが、光ディスク装置のようなＡＴＡＰＩデバイスはパケットコマンドを用いて制御を行なうようになっている。すなわち、まず、ホストがコマンドＡ０ｈをＣｏｍｍａｎｄレジスタに書き込む。次に、それを光ディスク装置が受取りＳｔａｔｕｓ  レジスタのＢＳＹビットをセットして、準備ができたらＢＳＹビットをクリアするようになっている。ＢＳＹビットがクリアされたのを確認して、ホストは、パケットコマンド１２ｂｙｔｅを連続して転送する。この１２ｂｙｔｅの中には、データ転送で必要なパラメータが含まれている。
【００３０】
図４は、ＡＴＡＰＩブロックの状態遷移を示すステート図である。各ステートの内容は以下の表２に示す。
【００３１】
例えば、ホストからＡ０ｈコマンドを受信してからパケットコマンド１２ｂｙｔｅ受信するまでの状態遷移は、まず、コマンド受信待ちのＷａｉｔＣＭＤステートでＡ０ｈコマンドを受信するとＷａｉｔＰｋｔステートに移り、Ａ０ｈコマンドを受信した光ディスク装置が、Ｓｔａｔｕｓ  レジスタのＢＳＹビットをセットして、準備ができたらＢＳＹビットをクリアするようになっている。ホストは、ＢＳＹビットがクリアされたのを確認してパケットコマンド１２ｂｙｔｅを転送し、一方、光ディスク装置はこの１ワード目を受信すると、次のＲｅｃｅｉｖｉｎｇＰｋｔステートに移る。そして、１２ｂｙｔｅを受信し終わるとＢＳＹビットをセットして再びＷａｉｔＣＭＤステートに戻るようになっている。
【００３２】
【表２】
2005196914.tif 000004
【００３３】
ここで、このパケットコマンド１２ｂｙｔｅの転送は、あらかじめホストと光ディスク装置の間で決められているデータ転送スピードで転送が行われるので、低消費電力（パワーセーブ）状態でシステムクロックの周波数が遅い状態では転送が正しく行えない。このように、光ディスク装置のようなＡＴＡＰＩデバイスでは、連続転送を行うパケットコマンドをサポートしているので、Ａ０ｈコマンドを受信したその時に、光ディスク装置が低消費電力状態に入っていると、システムクロックの周波数が遅いためパケットコマンドをうまく受取れないという不具合が発生してしまうことがある。
【００３４】
光ディスク装置では、少しでも低消費電力状態であることが望ましいので、動作していない時はすぐにシステムクロックの周波数を下げて、できるだけ低消費電力状態にしようという制御を行う。そこで、従来は、低消費電力状態にする時には、Ａ０ｈコマンドを受信していないことを確認した後、低消費電力状態へ移行することでパケットコマンドの１２ｂｙｔｅの転送エラーが起こることを防ぐようにしている。つまり、Ｆ／Ｗは、このＡＴＡＰＩコントローラのステートを監視して、そのステートがＷａｉｔＰｋｔ、ＲｅｃｉｅｖｅＰｋｔ状態にある時にはレジスタ設定によるパワーセーブ状態への移行を行わないように制御している。
【００３５】
しかしながら、ここで、Ａ０ｈコマンドを受信してからそれをＦ／Ｗで確認できるまでの間は、Ａ０ｈコマンドが受信されていないとＦ／Ｗは認識しているが、実際にはホストはＡ０ｈコマンドを発行しているというギャップが発生することになる。そして、このギャップ中にＦ／Ｗが低消費電力状態に移行する処理を実行すると、パケットコマンド１２ｂｙｔｅの転送データが正しく受取れないという問題が発生してしまう。
【００３６】
この点について、このＷａｉｔＰｋｔ、ＲｅｃｉｅｖｅＰｋｔ状態にある時にはパワーセーブ状態へ移行しない制御をハードウエアである制御装置内のＬＳＩが自動で行うことが考えられる。このことによれば、前述のギャップの発生を防ぐことができ、誤ってパワーセーブへ移行してパケットコマンドを正しく受け取れないような状況を防ぐことができる。
【００３７】
しかしながら、そのような方法では、依然としてＦ／Ｗがパワーセーブ状態への移行を制御しており、パワーセーブ状態へ移行できる状況の時でもＦ／Ｗの判断と実行までの間はパワーセーブへの移行が行われず、効率的な制御であるとは言えない。特に、Ｆ／Ｗにより一連の処理が行われるので、ＣＰＵのパフォーマンスに依存するところが大きいという問題がある。つまり、このことは、ＣＰＵの処理能力が低いほどパワーセーブ状態への移行が遅れる、ということを示す。また、頻繁にホストからのアクセスが発生する場合には、そのアクセスでパワーセーブ状態から復帰するのでアクセスが終了した時点で、再度、パワーセーブ状態への移行を実施するため、ＣＰＵのパフォーマンスを低下させる要因にもなる。
【００３８】
以下の実施の形態は、ＣＰＵに負荷をかけることなく、効率的で正確なパワーセーブ制御を提供することを目指す。
【００３９】
≪第１の実施の形態≫
以下、本発明の第１の実施の形態として、図５には、パワーセーブ状態への移行過程を、図６にはパワーセーブ状態からの復帰過程をフローチャートに示し、図７には回路例を示す。
【００４０】
図５について簡単に説明する。パワーセーブ状態ではない時に（Ｓ０６・Ｎｏ）ＡＴＡＰＩの状態遷移のステートがＷａｉｔＣＭＤ状態であれば（Ｓ０８・Ｙｅｓ）、システムクロック（ＭＣＫ）の周波数を、例えば、８ＭＨｚに落としてから（Ｓ１０）、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋ  Ｌｏｏｐ）クロックをスリープ状態にするようにする（Ｓ１２）。これら一連の処理をハードウエアである制御装置内のＬＳＩが自動で行うことにする。なお、ＰＬＬをスリープ状態にすることは、スリープ状態にすればＰＬＬに流れる電流を停めることができるので、パワーセーブ状態にするにはより好ましいからである。もちろん、パワーセーブ状態にある時にＰＬＬをスリープにしなくてもよい。その場合は、パワーセーブ状態からの復帰過程において、ＰＬＬが安定してロックするまでのロックアップ時間を考慮せずにシステムクロックを切りかえることができる。
【００４１】
図６について簡単に説明する。パワーセーブ状態であれば（Ｓ２２・Ｙｅｓ）、ＡＴＡ／ＡＴＡＰＩレジスタのライト（Ｓ２４・Ｙｅｓ）または、リードで復帰するモード（パワーセーブ自動復帰モード）（Ｓ２６・Ｙｅｓ，Ｓ２８・Ｙｅｓ）で、システムクロック（ＭＣＫ）を水晶発振子のクロック（ＸＴＡＬ  ＣＬＯＣＫ  ＝  ＸＣＫ）に変更する（Ｓ３２）。同時にＰＬＬのスリープを解除し（Ｓ３４）、ＰＬＬクロックが安定したロック状態になってからシステムクロックを通常のＰＬＬクロックに切り替える（Ｓ３８）。もしこの時、ＷａｉｔＰｋｔステートまたはＲｅｃｉｅｖｅＰｋｔステートであれば、システムクロックをＰＬＬクロックに切り替えずに、ループさせ（Ｓ３６・Ｙｅｓ）、ＷａｉｔＰｋｔステートまたはＲｅｃｉｅｖｅＰｋｔステートから抜けると（Ｓ３６・Ｎｏ）同時にシステムクロックをＰＬＬクロックとするようにする。このようにすれば、パケットコマンド１２ｂｙｔｅの転送をＰＬＬクロックが安定するのを待つまでもなく、受信可能となるのでパワーセーブ時にはＰＬＬをスリープ状態にすることが可能となる。
【００４２】
図７には、低消費電力状態（パワーセーブ）に移行する場合と、低消費電力状態（パワーセーブ）から復帰する場合の制御回路の一例を示す。
【００４３】
まず、パワーセーブ状態への移行について説明する。フリップフロップ２６を介してＦ／Ｗより設定可能なＣＬＫＣＮＴＲをセットすることで低消費電力状態（パワーセーブ）に移行する。すなわち、ｐｄｎＲが“Ｈｉｇｈ”になることにより、パワーセーブ用の低い周波数のクロック、例えば、１ＭＨｚのクロックがシステムクロックとして選択される。ここでは、前述のようにＡＴＡＰＩブロック内のシーケンサ３３で、ＷａｉｔＰｋｔステートまたはＲｅｃｉｅｖｅＰｋｔステート時に“Ｌ”となるＮＯＲゲート３５の出力であるｐｄｎｅｎ信号をＡＮＤゲート３６のもう一方の入力とする。したがって、ＷａｉｔＰｋｔステートまたはＲｅｃｉｅｖｅＰｋｔステート時は、ｐｄｎＲが“Ｈｉｇｈ”にはならず、よってパワーセーブ状態へは移行しない。
【００４４】
また、ＯＲゲート２７のもう一方の入力にシーケンサ３３でＷａｉｔＣＭＤステート状態を接続することにより、Ｆ／Ｗによるレジスタ設定以外にＷａｉｔＣＭＤステートの場合に自動的にパワーセーブ状態へ移行することが可能となる。なお、これはレジスタ設定により、選択可能なようにしておく。すなわち、ＡｕｔｏＰＳＭｄ信号が“Ｈｉｇｈ”の場合に、シーケンサ３３でのＷａｉｔＣＭＤステートよるパワーセーブへの移行が可能となるようにしておく。
【００４５】
次に復帰について説明する。ＡＮＤゲート２１はＤＩＯＷＢとＤＩＯＲＢのどちらかが“Ｌｏｗ”ならば出力が“Ｌｏｗ”になる。セレクタ２２は、ｒｅａｄｍｄ＝０ならばＤＩＯＷＢのみ、ｒｅａｄｍｄ＝１ならばそのＡＮＤゲート２１の出力信号を選択する。このｒｅａｄｍｄはシスコンＩＦを介してＦ／Ｗにより選択可能としておく。すなわち、ホストからのライトアクセスでのみパワーダウンからの復帰とするか、ライトおよびリードアクセスの両方で復帰するかをシステムにより選択可能なようにしておく。ｒｅａｄｍｄ＝０の場合、フリップフロップ２３、フリップフロップ２４とＡＮＤゲート２５でＤＩＯＷＢの立ち下がりでＸＣＫ１サイクルの“Ｈｉｇｈ”信号であるＨＳＴＲＤＷＲ信号を作る（ＨＳＴＲＤＷＲ信号については図９を参照。）。
【００４６】
いま、ゲート２８とゲート２９で低消費電力（パワーセーブ）状態でＣＬＫＣＮＴＲ＝１の場合に、かつホストからのアクセスで発生するＨＳＴＲＤＷＲ信号が“Ｈｉｇｈ”になれば、フリップフロップ２６をリセットしてパワーセーブから復帰する。また、ここで、ＨＳＴＲＤＷＲ信号が“Ｈｉｇｈ”でなく、かつＤＩＯＷＢ信号とＤＩＯＷＢの遅延信号がともに“Ｈｉｇｈ”でない場合には、ＡＮＤゲート３０の出力が“Ｌｏｗ”になるが、これは低消費電力状態（パワーセーブ）からホストのアクセスで復帰した直後で、まだＷａｉｔＣＭＤステートから抜けていない時に、再度、低消費電力状態（パワーセーブ）にならならないように考慮した回路である。図７のＨＲＥＳＢ信号は、電源ＯＮ時等に“Ｌｏｗ”になるハードウエアリセット信号を表す。
【００４７】
以上のように、第１の実施の形態によれば、パワーセーブへの移行とパワーセーブからの復帰をＣＰＵに負荷をかけることなくＬＳＩが自動で行うことにより、より効率的で正確なパワーセーブ制御を提供できるようになる。
【００４８】
≪第２の実施の形態≫
従来、パワーセーブ制御に関しては、パワーセーブ状態で供給されるシステムクロックの周波数に関する考慮が不充分であった。パワーセーブ状態でのシステムクロックは低ければ低いほど低消費電力状態になる。しかし、低すぎれば、ＡＴＡＰＩ規格で定められたＡＣタイミングでのホストからのアクセスが正確に行えないという問題が生じる。
【００４９】
以下、本発明の第２の実施の形態は、この点に鑑みてなされたものであり、最も効率的なパワーセーブ制御を提供する。
【００５０】
図８に、第２の実施の形態に係るクロック切り替え回路を示す。システムクロックＭＣＫは、ｐｌｌｃｋとクリスタルクロックであるｘｃｋとからＦ／Ｗにより選択されたセレクタ４４の出力であるｘｐｃｋと、パワーダウンクロックｐｄｎｃｋとの切り替えにより、ＭＣＫにグリッジを発生させないために、ｐｄｎｃｋが“Ｌ”且つｘｐｃｋが“Ｌ”の時に切り替わるようにしている。パワーセーブから復帰する時やパワーセーブに入るときは、ｘｐｃｋは、ｘｃｋを選択しておく。
【００５１】
図９に、第２の実施の形態に係るタイミングチャートを示す。図７で説明したようにＡＴＡＰＩレジスタライトの場合、ＡＴＡＰＩ  ＩＦからＤＩＯＷＢ信号の立ち下がりでＨＳＴＲＤＷＲ信号が“Ｈｉｇｈ”となりｐｄｎＲ信号が“Ｌｏｗ”となる。
【００５２】
そして、パワーセーブ状態から復帰する時は、ｐｄｎＲの立ち下がりを図８のフリップフロップ（Ｆ／Ｆ）４１でｐｄｎｃｋの立ち下がりで検出し、その後、図８のフリップフロップ４２でｘｃｋであるｘｐｃｋの立ち下がりで検出してクロック選択信号ｃｌｋｓｅｌが“Ｌｏｗ”になり、ＭＣＫがｐｄｎｃｋからｘｃｋに切り替わる。
【００５３】
図１０には、第２の実施の形態に係る回路で、ホストからＡＴＡＰＩレジスタに連続ライトされた場合の動作のタイミングチャートを示す。例えば、パワーダウンクロックｐｄｎｃｋが８．３３ＭＨｚ（１サイクルが１２０ｎｓｅｃ）の時にｘｃｋの１サイクルが３０ｎｓｅｃの場合、第１の実施の形態では、せいぜい多くとも、
・１８０ｎｓｅｃ（ＸＣＫ１サイクル＋ＰＤＮＣＫ１サイクル＋ＸＣＫ１サイクル分）
で復帰できることになる。
【００５４】
ＡＴＡＰＩレジスタにライトする際は、ＤＩＯＷＢの立ち上がりエッジをトリガとして、図７で説明したｄｉｏｗｅｎ信号が“Ｈｉｇｈ”の時のＭＣＫの立ち上がりでライトされる。すなわち、最初のＡＴＡＰＩレジスタライトが、図１０の（１）のタイミングということになる。この場合、ＡＴＡＰＩの規格では、ＤＩＯＷＢ（又はＤＩＯＲＢ）の１サイクルがＭｉｎ．（最小）１２０ｎｓｅｃ、アサート区間がＭｉｎ．（最小）７０ｎｓｅｃと定められているため、１回目のＤＩＯＷＢの立ち下がりから１９０ｎｓｅｃ後の２回目のＤＩＯＷＢの立ち上がり（図３で説明したようにＡＴＡＰＩ  Ｉ／Ｆのデータとアドレスがラッチされるタイミング）までに１回目のレジスタライトが完了する必要がある。
【００５５】
したがって、前述のように、ＤＩＯＷＢの立ち下がりから、最大で、
１８０ｎｓｅｃ（ＸＣＫ１サイクル＋ＰＤＮＣＫ１サイクル＋ＸＣＫ１サイクル分）
以内の（１）で、ＡＴＡＰＩ  Ｉ／Ｆのレジスタライトをしているので、２回連続したレジスタライトでも正常に動作が可能となる。
【００５６】
第２の実施の形態に示す方式では、
ｘｃｋ×２クロック＋ｐｄｎｃｋ×１クロック＜１９０ｎｓ
を満たすようにパワーダウンクロックｐｄｎｃｋおよびｘｃｋの周波数をできるだけ落とすことが低消費電力に最も効率的であると言える。
【００５７】
以上のように、第２の実施の形態では、パワーセーブ状態時に必要最低限の周波数にシステムクロックを落とすことができるので、効率的で正確な低消費電力状態を実現できる。
【００５８】
≪第３の実施の形態≫
図１１に、第３の実施の形態に係るクロック切り替え回路を示す。第３の実施の形態は、パワーセーブからの早期復帰を実現したものであり、この回路の場合、パワーダウンクロックをいくら遅くしても問題がないので、電力の低消費により効果がある。
【００５９】
前述したように（図７）、“ＨＳＴＲＤＷＲ”がレジスタ設定のＣＬＫＣＮＴＲをリセットすることでパワーダウンクロックからＸＣＫに切り替わり、復帰する。この場合、パワーセーブ状態への移行は、第２の実施の形態の回路と同様の動作となり、復帰時のみ動作が変わることになる。
【００６０】
図１２に、第３の実施の形態に係るタイミングチャートを示す。図７で説明したようにＡＴＡＰＩレジスタへのライトによって、ＤＩＯＷＢ信号の立ち下がりでＨＳＴＲＤＷＲ信号が“Ｈｉｇｈ”となり、ｐｄｎＲ信号が“Ｌｏｗ”となる。
【００６１】
そして、パワーセーブ状態から復帰する時のｐｄｎＲの立ち下がりを、図１１のフリップフロップ５５でｘｃｋであるｘｐｃｋの立ち上がりで検出し、その後、図１１のフリップフロップ５３でｘｃｋであるｘｐｃｋの立ち下がりで検出してクロック選択信号ｃｌｋｓｅｌが“Ｌｏｗ”になりシステムクロックＭＣＫがｐｄｎｃｋからｘｃｋに切り替わる。したがって、図１０よりはやくＭＣＫがｐｄｎｃｋからｘｃｋに切り替わることになる。
【００６２】
図１３に、第３の実施の形態に係る回路におけるホストからＡＴＡＰＩレジスタに連続ライトされた場合の動作のタイミングチャートを示す。
【００６３】
例えば、パワーダウンクロックｐｄｎｃｋが１ＭＨｚの時にｘｃｋの１サイクルが３０ｎｓｅｃの場合、図８の第１の実施の形態では、復帰までに１μｓｅｃ以上かかっていたのに対して、第３の実施の形態では７５ｎｓｅｃ（ＸＣＫ２．５サイクル分）で復帰できる。また、ＡＴＡＰＩレジスタにライトする際は、ＤＩＯＷＢの立ち上がりエッジをトリガとして図７で示したようにｄｉｏｗｅｎ信号が“Ｈｉｇｈ”の時のＭＣＫの立ち上がり（１）のタイミングでライトする。つまり、ＤＩＯＷＢの立ち上がりからＭＡＸではｘｃｋの６０ｎｓｅｃ（ＸＣＫ２サイクル分）でレジスタライトができる。
【００６４】
したがって、ＤＩＯＷＢの立ち下がりからレジスタライトされるまで、最大で上記の２．５サイクル＋２サイクル（ｘｃｋの４．５サイクル（１３５ｎｓｅｃ））が必要である。この場合、ＡＴＡＰＩの規格では、ＤＩＯＷＢ（又はＤＩＯＲＢ）の１サイクルがＭｉｎ．１２０ｎｓｅｃ、アサート区間がＭｉｎ．７０ｎｓｅｃと定められているため、１回目のＤＩＯＷＢの立ち下がりから１９０ｎｓｅｃ後の２回目のＤＩＯＷＢの立ち上がり（図３で説明したようにＡＴＡＰＩ  Ｉ／Ｆのデータとアドレスが、ラッチされるタイミング）までに１回目のレジスタライトが完了する必要がある。
【００６５】
よって、ＤＩＯＷＢの立ち下がりからＭＡＸ１３５ｎｓｅｃ以内の（１）で、ＡＴＡＰＩ  Ｉ／Ｆのレジスタライトをしているので、２回連続したレジスタライトでも正常に動作可能である。
【００６６】
１９０ｎｓｅｃ以内にｘｃｋが４．５サイクル有ればよいので、
１９０ｎｓｅｃ÷４．５サイクル＝４２．２ｎｓｅｃ（周期）
で２３．７ＭＨｚなので、ＸＣＫは２３．７ＭＨｚ以上あればＡＴＡＰＩ  Ｉ／Ｆのレジスタライトの連続にも問題ないといえる。
【００６７】
以上のように、第３の実施の形態では、パワーセーブ状態時に必要最低限の周波数にシステムクロックを落とすことができるので効率的で正確な低消費電力状態を実現できる。
【００６８】
≪第４の実施の形態≫
図１４に、第４の実施の形態に係るクロック切り替え回路を示す。これはパワーセーブ時にシステムクロックを停止させるための回路である。システムクロックＭＣＫのパワー停止状態との切り替えは、パワーセーブに入る時も復帰する時もｘｃｋであるｘｐｃｋの立ち下がりで取ってｃｌｋｓｅｌを変化させてＭＣＫを変更する。
【００６９】
この回路により、システムクロックを停止させることが可能で、より低消費電力状態にすることが可能となる。ただし、通常は図２で示したＣＰＵとのやり取りを行うシスコン  Ｉ／Ｆはクロックを止めることはできないので、シスコンＩ／Ｆには第１の実施の形態または第２の実施の形態と同様のクロック切り替え回路でクロックを供給する必要がある。
【００７０】
図１５に、第４の実施の形態に係るタイミングチャートを示す。図７で説明したようにＡＴＡＰＩレジスタライトの場合、ＡＴＡＰＩ  ＩＦからＤＩＯＷＢ信号の立ち下がりでＨＳＴＲＤＷＲ信号が“Ｈｉｇｈ”となりｐｄｎＲ信号が“Ｌｏｗ”となる。
【００７１】
そして、パワーセーブから復帰する時のｐｄｎＲの立ち下がりを、図１４のフリップフロップ６２でｘｃｋであるｘｐｃｋの立ち下がりで検出し、クロック選択信号ｃｌｋｓｅｌが“Ｌｏｗ”になりシステムクロックＭＣＫが停止状態からｘｃｋに切り替わる。
【００７２】
以上のように本実施例による発明では、パワーセーブ状態時に必要最低限の周波数にシステムクロックを落とすことができるので効率的で正確な低消費電力状態を実現できる。
【図面の簡単な説明】
【００７３】
【図１】ホストコンピュータと光ディスク装置の接続例としての、一般的なＡＴＡ／ＡＴＡＰＩ接続の場合の構成の形態である。
【図２】光ディスク装置のＡＴＡ／ＡＴＡＰＩブロックとクロック切り替えの部分とのブロック図である。
【図３】ホストがＡＴＡ／ＡＴＡＰＩ  Ｉ／Ｆを介して、ＡＴＡＰＩ  Ｒｅｇｉｓｔｅｒにアクセスする時の（１）タイミングチャートと、（２）ＤＩＯＷＢでＡＴＡＰＩ  Ｒｅｇｉｓｔｅｒに書き込むところの回路図としての一例を示す。
【図４】ＡＴＡＰＩブロックの状態遷移を示すステート図である。
【図５】本発明の第１の実施の形態における、パワーセーブ状態への移行過程のフローチャートである。
【図６】本発明の第１の実施の形態における、パワーセーブ状態からの復帰過程のフローチャートである。
【図７】本発明の第１の実施の形態に係る回路図である。
【図８】第２の実施の形態に係るクロック切り替え回路図である。
【図９】第２の実施の形態に係るタイミングチャートである。
【図１０】第２の実施の形態に係る回路における、ホストからＡＴＡＰＩレジスタに連続ライトされた場合の動作のタイミングチャートである。
【図１１】第３の実施の形態に係るクロック切り替え回路図である。
【図１２】第３の実施の形態に係るタイミングチャートである。
【図１３】第３の実施の形態に係る回路における、ホストからＡＴＡＰＩレジスタに連続ライトされた場合の動作のタイミングチャートである。
【図１４】第４の実施の形態に係るクロック切り替え回路である。
【図１５】第４の実施の形態に係るタイミングチャートである。
【符号の説明】
【００７４】
１００・・・ホストコンピュータ、１０２・・・ＨＤＤ装置、１０４・・・光ディスク装置。
【図１】
2005196914.tif 000005
【図２】
2005196914.tif 000006
【図３】
2005196914.tif 000007
【図４】
2005196914.tif 000008
【図５】
2005196914.tif 000009
【図６】
2005196914.tif 000010
【図７】
2005196914.tif 000011
【図８】
2005196914.tif 000012
【図９】
2005196914.tif 000013
【図１０】
2005196914.tif 000014
【図１１】
2005196914.tif 000015
【図１２】
2005196914.tif 000016
【図１３】
2005196914.tif 000017
【図１４】
2005196914.tif 000018
【図１５】
2005196914.tif 000019