(57)【要約】  【課題】  ＭＯＳ型固体撮像素子を用いた撮像装置で、あらかじめ決められたフレームレート以上の長時間露光駆動を行った際、電荷蓄積部の暗電流が増加し画素出力信号として出力されるため、Ｖシェーディングが発生してしまう。  【解決手段】  ＭＯＳ型固体撮像素子の構造は従来のままとして、撮像素子を駆動パルスと周辺の信号処理回路によってＶシェーディングを発生させない撮像装置を提供する。長時間露光時に一定間隔で電荷蓄積部１０３にリセットすることにより、暗電流を一定時間ごとクリアする。画素信号を信号処理する信号処理部２０３において、クランプ回路４０３とＣＤＳ回路４０４を設け、クランプ回路４０３では固体撮像素子のダミー画素部の画素出力をクランプし、ＣＤＳ回路４０４でフィードスルー部とフォトダイオード信号部をダブルサンプリングし、差分信号をＧＣＡ回路４０５へ伝播する。【選択図】  図１
2005347793.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた画素信号を出力する複数の画素セルと、前記複数の画素セルを共通に接続する出力線とを備えた撮像装置であって、
前記画素セルは、
受光量に応じた電荷を蓄積するフォトダイオードと、
リードパルスに応じて前記フォトダイオードから電荷を読み出す電荷読み出し手段と、
前記電荷読み出し手段を介して前記フォトダイオードから出力される電荷を一時蓄積する電荷蓄積部とを有しており、
長時間露光を行う場合であっても前記電荷蓄積部のリセット動作を行うことを特徴とする撮像装置。
【請求項２】
前記リードパルスをマスクすることによって長時間露光を行うことを特徴とする請求項１に記載の撮像装置。
【請求項３】
受光量に応じた画素信号を出力する複数の画素セルと、
前記複数の画素セルを共通に接続する出力線と、
前記画素信号をＤＣ信号として再生するクランプ回路と、
前記画素信号における基準レベルと信号レベルの差分をとるためのＣＤＳ回路を備えた撮像装置であって、
前記クランプ回路が、水平ブランキング期間または／および垂直ブランキング期間に画素出力信号として出力されるダミー画素信号をＤＣ信号として再生し、
前記ＣＤＳ回路が、前記クランプ回路にてＤＣ信号として再生された前記ダミー画素信号と前記基準レベルとの差分をとることによりＯＢレベルを算出することを特徴とする撮像装置。
【請求項４】
前記複数の画素セルは行方向と列方向の二次元に配列されており、
前記複数の画素セルの行方向の走査を行う行走査回路と、
前記複数の画素セルの列方向の走査を行う列走査回路とを備える請求項１から請求項３までのいずれかに記載の撮像装置。
【請求項５】
前記画素信号の余分なＤＣ成分をカットするコンデンサと、
前記コンデンサによって余分なＤＣ成分をカットされた画素信号をＤＣ信号として再生するクランプ回路と、
前記画素信号における基準レベルと信号レベルの差分をとるためのＣＤＳ回路とを備えることを特徴とする請求項１から請求項４までのいずれかに記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子を用いた撮像装置に関し、特に撮像装置の長時間露光時に垂直方向のシェーディングを削減する技術に関する。
【背景技術】
【０００２】
従来から、固体撮像装置としてＭＯＳ型のものが汎用されている（例えば特許文献１参照）。固体撮像装置は、画素セル部、行走査回路、信号処理部、負荷回路および列走査回路、論理積回路部からなる。各画素セルは、露光期間中の受光量に応じて電荷を蓄積するフォトダイオード、フォトダイオードから出力される電荷を一時蓄積する電荷蓄積部を有している。フォトダイオードに蓄積された電荷が画素信号として読み出される。各画素セルは、行走査回路からのリードパルスおよびリセットパルスにより１行ごとに順次選択され、出力信号線を通じて画素信号を信号処理部に伝送する。信号処理部に伝送された１行分の画素信号は、列走査回路からの走査パルスにより１列ごとに出力される。
【０００３】
固体撮像素子は、選択行の画素セルにのみリセットパルスを与え、選択行の電荷蓄積部の電位をＨｉ電位にすることで、増幅トランジスタをＯＮ状態にして画素信号を出力させる。逆に、非選択行の画素セルの電荷蓄積部における電位をＬｏ電位に保つことで、増幅トランジスタをＯＦＦ状態にして、画素信号を出力させないことで信号を読み出している。
【０００４】
具体的には、リセットパルスによって電荷蓄積部の電位をＶＤＤＣＥＬＬ（電源電圧）の電位に設定し、次にリードパルスによってフォトダイオードに蓄積された電荷を電荷蓄積部へと読み出す。読み出された電荷に相当する画素信号が増幅トランジスタで増幅されて出力される。最後にリセットパルスによって電荷蓄積部の電荷をクリアする。これらの動作を各行の画素に対して連続的に行うことにより、画素信号が読み出される。
【特許文献１】特開２００３−４６８６４号公報（第５−６頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図７は、従来の撮像装置の長時間駆動における駆動パルスを示すタイミングチャートである。
【０００６】
以下、図７のタイミングチャートを用いて従来の長時間露光における画素セルの読み出し動作の説明を行う。
【０００７】
撮像装置は、あらかじめ決められたフレームレート（ＶＤからＶＤの間隔）で露光時間が決定され、連続的に画像信号を生成する。撮像装置は、行単位で選択と非選択が順次繰り返される。選択された行のフォトダイオードの電荷が読み出される。また、非選択されている間、フォトダイオードには、光情報に応じた電荷が蓄積される。画素セルが選択されるためには、ＶＳＴＡＲＴパルスを印加することによって行走査回路を動作させ、選択された行にＲＥＡＤとＲＥＳＥＴを印加する。選択された行において、行選択信号のＬＳＥＬパルスと読み出し信号であるＲＥＡＤとの論理積がとられてリードパルスＲＤとなる。また、ＬＳＥＬパルスとＲＥＳＥＴとの論理積がとられてリセットパルスＲＳＴとなる。選択された行において、リードパルスＲＤとリセットパルスＲＳＴが画素セル部に供給され、上記の読み出しプロセスが実施され、その結果として画素信号が出力される。
【０００８】
決められたフレームレートで動作している場合は、フォトダイオードの露光時間は、ＶＤからＶＤのパルス間隔で決定され、露光時間Ｅ１の時間に相当する。一方、長時間露光は、ＶＤ間をまたぐ露光時間を実現する動作である。行選択を行うための行走査回路にＶＳＴＡＲＴパルスを印加せず、行選択パルスＬＳＥＬを発生させないことで実現する。その際、画素セルに到達するリードパルスＲＤおよびリセットパルスＲＳＴは印加されないため、フォトダイオードの電荷は読み出されず、長時間蓄積していることになる。１Ｖ期間、長時間露光にした場合の露光時間が露光時間Ｅ２に相当する。
【０００９】
図８は、従来の長時間露光を行った場合における、画素出力信号と最終的にＡＤ変換されて得られるデジタル信号（ＡＤＣ出力）等の各種信号の様子を示した図である。
【００１０】
長時間露光を行うと、ＶＤごとの行選択を停止するため、長時間露光時のＶＳＴＡＲＴパルスの印加を停止する。このような動作を行うと、センサから出力される画素出力信号は、読み出された直後のＤＣレベルが大きく、次第に時定数を持ちながら安定していく。画素出力信号は、コンデンサを介してクランプ回路へ到達する。クランプ回路は、ＯＢクランプパルスのタイミングで、ＯＢ領域の画素出力信号をクランプして、クランプレベルとしてＤＣ再生する。しかしながら、長時間露光時は読み出された直後のＤＣレベルが大きく、徐々に時定数を持って小さくなるといった動作になる。そのため、ＤＣ再生された出力（クランプレベル）は、垂直方向におけるシェーディングを発生してしまう。その結果、最終的に得られるデジタル信号も垂直方向にシェーディングを発生するという課題がある。なお、ＤＣ再生におけるレベル差は、長時間露光の時間間隔が広くなるほど、差分の大きさが大きくなる特徴がある。出力画像に現れるような大きなシェーディングになる場合、長時間露光が使用できる最長時間が制限されてしまうという問題があった。
【００１１】
これは、長時間露光時に画素セルが非選択状態になり、電荷蓄積部がフローティングするからである。長時間露光時間に応じた暗電流の沸き出しにより、電荷蓄積部に時間に応じたＤＣ成分が生成されてしまう。
【課題を解決するための手段】
【００１２】
本発明は、上記の課題を解決するために次のような手段を講じる。
【００１３】
本発明では、上記課題を解決するために固体撮像素子に相当するセンサの構造は変えずに、駆動パルスタイミングやＯＢクランプパルスの位置を変更することによってシェーディングを解決する。
【００１４】
本発明による撮像装置は、受光量に応じた画素信号を出力する複数の画素セルと、前記複数の画素セルを共通に接続する出力線とを備えた撮像装置であって、前記画素セルは、受光量に応じた電荷を蓄積するフォトダイオードと、リードパルスに応じて前記フォトダイオードから電荷を読み出す電荷読み出し手段と、前記電荷読み出し手段を介して前記フォトダイオードから出力される電荷を一時蓄積する電荷蓄積部とを有しており、長時間露光を行う場合であっても前記電荷蓄積部のリセット動作を行うものである。この場合、前記リードパルスをマスクすることによって長時間露光を行う。
【００１５】
この構成において、長時間露光時おいて、電荷蓄積部をリセットするためのリセットパルスは一定のタイミングで常に印加し続ける。フォトダイオードに蓄積される電荷は、リードパルスを印加しないことによって、フォトダイオード内に連続させて蓄積する。これにより、長時間蓄積を実現する。これによれば、電荷蓄積部の暗電流は、リセットパルス間隔ごとにクリアされるため、電荷蓄積部の暗電流の湧き出しがなくなり、ＤＣレベルの浮き上がりを抑圧できる。
【００１６】
また、本発明による撮像装置は、受光量に応じた画素信号を出力する複数の画素セルと、前記複数の画素セルを共通に接続する出力線と、前記画素信号をＤＣ信号として再生するクランプ回路と、前記画素信号における基準レベルと信号レベルの差分をとるためのＣＤＳ回路を備えた撮像装置であって、前記クランプ回路が、水平ブランキング期間または／および垂直ブランキング期間に画素出力信号として出力されるダミー画素信号をＤＣ信号として再生し、前記ＣＤＳ回路が、前記クランプ回路にてＤＣ信号として再生された前記ダミー画素信号と前記基準レベルとの差分をとることによりＯＢレベルを算出するように構成されている。
【００１７】
この構成において、従来同様の読み出しタイミングにおける長時間露光においても、ＤＣ再生時にＯＢ領域のクランプを行わず、ダミー領域の信号を使用してＤＣ再生する。その後、ＣＤＳ回路でＯＢレベルを再生することで、ＣＤＳ回路後にシェーディング成分をキャンセルする。
【００１８】
上記において好ましい態様の撮像装置は、前記複数の画素セルは行方向と列方向の二次元に配列されており、前記複数の画素セルの行方向の走査を行う行走査回路と、前記複数の画素セルの列方向の走査を行う列走査回路とを備えた構成である。
【００１９】
また、上記において好ましい態様の撮像装置は、前記画素信号の余分なＤＣ成分をカットするコンデンサと、前記コンデンサによって余分なＤＣ成分をカットされた画素信号をＤＣ信号として再生するクランプ回路と、前記画素信号における基準レベルと信号レベルの差分をとるためのＣＤＳ回路とを備えた構成である。
【発明の効果】
【００２０】
本発明によれば、長時間露光を行った際にも垂直シェーディングが発生しない良好な画像を得ることができる。撮像素子に相当するセンサの構造を変えることなく、駆動パルスや信号処理用にパルス位置によって良好な撮像装置を実現できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明にかかわる撮像装置の実施の形態を図面に基づいて詳細に説明する。
【００２２】
（実施の形態１）
本実施の形態は、撮像素子の構成を変えず、長時間露光を行う際に撮像素子に印加するパルスタイミングを変更することによって、長時間露光中においても電荷蓄積部をリセットし、暗電流沸き出しを抑圧するものである。
【００２３】
本発明の実施の形態１について図面を参照しながら以下に説明する。図１は、実施の形態１におけるＭＯＳ型の撮像装置の画素セル部と負荷回路部の構成を示す図である。図２は、画素セル部をアレイ状に２次元に配置した撮像装置を示した図である。
【００２４】
以下、図１および図２を用いて撮像装置の構成と動作について簡単に説明する。
【００２５】
撮像装置は、図２のように、画素セル部２００、行走査回路２０１、信号処理部２０３、負荷回路１０７および列走査回路２０４、論理積回路部２０２からなり、各画素セル１０１において受光量に応じて出力される画素信号を読み出すものである。ここで画素セル１０１は、Ｌ行×Ｍ列で配列されているものとする。各画素セル１０１は、行走査回路２０１からのリードパルスおよびリセットパルスにより１行ごとに順次選択され、出力信号線１１２を通じて画素信号を信号処理部２０３に伝送する。信号処理部２０３に伝送された１行分の画素信号は、列走査回路２０４からの走査パルスにより１列ごとに出力される。
【００２６】
ここで図１を用いて画素セル１０１について説明する。
【００２７】
画素セル１０１において、リセットトランジスタ１１０のオンにより、電源部（ＶＤＤＣＥＬＬ １０６）のＨｉ電位が電荷蓄積部１０３に与えられる。そして、増幅トランジスタ１１１を通じて、負荷回路１０７に接続の出力信号線１１２に出力される。これが基準電位となる。一方、フォトダイオード１０２は受光量に応じて電子を放出する。その電子は電荷蓄積部１０３に与えられ、増幅トランジスタ１１１を通じて出力信号線１１２に出力される。これが信号電位である。画素信号とは、基準電位と信号電位との電位差に基づく信号である。信号処理部２０３は、その２時点における出力信号線１１２の電位差により画素信号を読み出している。なお、前述の基準電位や信号電位の出力動作は、行走査回路２０１からのリードパルス１０５およびリセットパルス１０４をリードトランジスタ１０９およびリセットトランジスタ１１０に与えることにより動作されている。また、電荷蓄積部１０３は、回路図上では単なる接続点であるが、集積回路内ではＰＮ接合部に相当し、一定の電荷を蓄積する容量で形成することできる。
【００２８】
次に図３を用いて、撮像装置の駆動パルスを示すタイミングチャートについて説明する。ｎ行目が選択されているときの画素セル１０１の動作を詳細に説明する。特に、ｎ行目の画素セル１０１およびｎ＋１行目の画素セル１０１の動作について説明する。
【００２９】
（１）ＬＳＥＬｎパルスによってｎ行目の画素セル１０１が選択されると、電荷蓄積部１０３の電位をＶＤＤＣＥＬＬ（電源部）のＨｉ電位とすべく、ｎ行目の画素セル１０１に対するリセットパルス（ＲＳＴｎ）がＨｉ電位となり、リセットトランジスタ１１０がＯＮ状態となる。これにより、電荷蓄積部１０３の電位がＶＤＤＣＥＬＬのＨｉ電位になり、それに応じた電位が増幅トランジスタ１１１から出力されて出力信号線１１２の電位が上昇する。
【００３０】
（２）リセットパルス（ＲＳＴ ｎ）がＬｏ電位となり、リセットトランジスタ１１０がＯＦＦ状態となる。このとき、電荷蓄積部１０３は、Ｈｉ電位を保つ。
【００３１】
（３）リードパルス（ＲＤ ｎ）がＨｉ電位となり、リードトランジスタ１０９がＯＮ状態となる。これにより、フォトダイオード１０２に光情報に応じて蓄積されていた電荷が、電荷蓄積部１０３に読み出され、その結果、電荷蓄積部１０３の電位が降下する。電荷蓄積部１０３の電位の降下に応じて、増幅トランジスタ１１１の出力部の電位が降下し、出力信号線１１２の電位が降下する。
【００３２】
（４）リードパルス（ＲＤ ｎ）がＬｏ電位となり、リードトランジスタ１０９がＯＦＦ状態となる。信号処理部２０３は、出力信号線１１２の電位差を画素信号として測定する。その後、ＶＤＤＣＥＬＬがＬｏ電位となる。
【００３３】
（５）電荷蓄積部１０３の電位をＶＤＤＣＥＬＬのＬｏ電位とするべく、リセットパルス（ＲＳＴ ｎ）がＨｉ電位となり、リセットトランジスタ１１０がＯＮ状態となる。これにより、電荷蓄積部１０３の電位がＬｏ電位になり、増幅トランジスタ１１１がＯＦＦ状態となる。
【００３４】
以上により、ｎ行に配置された画素セル１０１の画素信号出力動作が終了する。その後、ＬＳＥＬｎパルスがＬｏとなって、ｎ行は非選択行となり、ＬＳＥＬｎ＋１パルスがＨｉとなってｎ＋１行が選択行となる。
【００３５】
撮像装置はＬ行×Ｍ列の外の画素のない領域についてもダミー画素として定義している。すなわち、ダミー画素領域については、画素はないものの、上記と同様のパルス駆動が行われる。また、ダミー画素領域の出力は、電荷蓄積部１０３の暗電流の影響を受けない信号出力が可能であり、水平ブランキング期間と垂直ブランキング期間に出力される信号である。
【００３６】
図４は、本実施の形態における撮像装置の信号処理システムを示す図である。信号処理システムは、固体撮像素子に相当するセンサ４０１、不要なＤＣ成分をカットして接続するためのコンデンサ４０２、ＯＢクランプパルスのタイミングでＯＢ領域の画素出力信号をクランプしてＤＣを信号として再生するためのクランプ回路４０３、ＯＢレベルを動作点として画素信号毎に基準レベル（黒レベルの基準）と信号レベルの差分をとるためのＣＤＳ回路４０４、ゲイン量が制御できるＧＣＡ回路４０５、アナログ信号をデジタル信号に変換するＡＤＣ部４０６、クランプ回路４０３にてＤＣを再生する際のタイミングパルスとなるＯＢクランプパルスが入力されるクランプパルス入力４０７で構成される。ここでは図示しないが、フォトダイオードからＡＤ変換するまでの間、アナログ信号として数段のアンプを通過する。この際、アンプノイズとして１／ｆノイズが冗長される。したがって、ＣＤＳ回路で１／ｆノイズをキャンセルする基準となる基準レベルと信号レベルの差分をとることにより、１／ｆノイズをキャンセルしている。
【００３７】
図５は、本発明の実施の形態１における動作タイミングチャートを示した図である。
【００３８】
まず、通常の読み出しを行う場合は、ＶＤ間隔ごとにＶＳＴＡＲＴパルスを印加する。ＶＳＴＡＲＴパルスをトリガにして、行選択パルスＬＳＥＬが生成される。ＬＳＥＬパルスは、行走査回路２０１によってＨ毎に順次移動し、選択する行を移動し、選択する行の画素セル１０１を決定する。選択された行の画素セル１０１は、読み出し信号ＲＥＡＤとリセット信号ＲＥＳＥＴが、ＬＳＥＬパルスと論理積をとられることによって、画素セル１０１にＲＤパルス、ＲＳＴパルスとして印加される。画素セル１０１は、まずＲＳＴパルスによって電荷蓄積部１０３をリセットし、ＲＤパルスによってフォトダイオード１０２に蓄積された電荷を電荷蓄積部１０３に移動させる。その後、増幅トランジスタ１１１によって出力信号線１１２に出力され、信号処理部２０３へ画素信号を伝播する。その後、ＶＤＤＣＥＬＬによって電荷蓄積部１０３をＨｉ状態にし、電荷蓄積部１０３を非選択状態にする。
【００３９】
長時間露光動作時においては、ＶＤ間隔ごとにＶＳＴＡＲＴパルスが印加される。ＶＳＴＡＲＴパルスをトリガにして、行選択パルスＬＳＥＬが生成される。ＬＳＥＬパルスは、通常動作と同様に行走査回路２０１によってＨ毎に順次移動し、選択する行を移動し、選択する行の画素セル１０１を決定する。選択された行の画素セル１０１には、リセット信号ＲＥＳＥＴとＬＳＥＬパルスとが論理積されたリセットパルスＲＳＴが印加される。ここで、長時間露光時には読み出し信号ＲＥＡＤをマスクしており、したがってリードパルスＲＤが印加されない。画素セル１０１は、リセットパルスＲＳＴによって電荷蓄積部１０３をリセットするが、リードパルスＲＤが印加されていないため、フォトダイオード１０２の電荷は電荷蓄積部１０３に読み出されず、フォトダイオード１０２上に電荷を蓄積したままとなる。その後、ＶＤＤＣＥＬＬによって電荷蓄積部１０３をＨｉ状態にし、電荷蓄積部１０３を非選択状態にする。この動作により、電荷蓄積部１０３に沸き出した暗電流はクリアされる。その後、所望の露光時間が経過した後に通常の読み出し動作と同じ動作を行うことでフォトダイオード１０２の電荷を読み出し、長時間蓄積を実現する。
【００４０】
上記動作で長時間蓄積を実現すると、長時間露光時であっても電荷蓄積部１０３へとリセットパルスが出力されることで、電荷蓄積部１０３の暗電流をキャンセルすることができ、暗電流の沸き出しがない良好な画素信号を得ることができる。この効果によって、垂直シェーディングを抑圧できる。
【００４１】
（実施の形態２）
本実施の形態は、撮像素子の構成を変えず、さらに駆動パルスも従来と同様にした状態であるが、画素信号を受けるクランプ回路のＤＣ再生用ＯＢクランプパルスをセンサのダミー領域で利用し、かつ、ＣＤＳ回路にてＯＢレベルを再生することで、垂直シェーディングを抑圧するものである。
【００４２】
以下、図１〜３、図４および図６を用いて動作説明をする。撮像装置の構造は、図１、図２および図４に示すとおり、実施の形態１の撮像装置と構造が同じであるため、構造の説明は省略する。
【００４３】
図６は、本発明の実施の形態２における動作タイミングチャートを示した図である。
【００４４】
まず、通常の読み出しを行う場合は、ＶＤ間隔ごとにＶＳＴＡＲＴパルスを印加する。ＶＳＴＡＲＴパルスをトリガにして、行選択パルスＬＳＥＬが生成される。ＬＳＥＬパルスは、行走査回路２０１によってＨ毎に順次移動し、選択する行を移動し、選択する行の画素セル１０１を決定する。選択された行の画素セル１０１は、読み出し信号のリードパルスＲＥＡＤとリセット信号ＲＥＳＥＴが、ＬＳＥＬパルスと論理積をとられることによって画素セル１０１に印加される。画素セル１０１は、まずＲＳＴパルスによって電荷蓄積部１０３をリセットし、ＲＤパルスによってフォトダイオード１０２に蓄積された電荷を電荷蓄積部１０３に移動させる。その後、増幅トランジスタ１１１によって出力信号線１１２に出力され、信号処理部２０３へ画素信号を伝播する。その後、ＶＤＤＣＥＬＬによって電荷蓄積部１０３をＨｉ状態にし、電荷蓄積部１０３を非選択状態にする。
【００４５】
長時間露光動作時においては、画素セル１０１からの画素信号を読み出さないため、所望の蓄積時間の間、ＶＳＴＡＲＴパルスを停止させる。ＶＳＴＡＲＴパルスが印加されないため、行選択パルスＬＳＥＬが停止する。したがって、画素セル１０１にはＲＤパルス、ＲＳＴパルスが供給されない状態で停止している。この停止期間の時間に比例して、電荷蓄積部１０３には暗電流の沸き出しが発生している。所望の露光時間が経過した後、通常の読み出しと同じ手順によって、画素信号を出力させる。この際、画素信号には電荷蓄積部１０３の暗電流分が加算されて読み出されるため、ＤＣ成分が時定数を持った出力信号となる。ただし、画素セル１０１が接続されていないダミー画素における画素信号（ダミー信号）は常に一定のＤＣレベルを出力することができる。ダミー画素領域の信号出力は、水平ブランキング期間と垂直ブランキング期間に画素出力信号として出力される。クランプ回路４０３は、このダミー信号の部分をクランプすることによってＤＣ再生を行う。
【００４６】
具体的に以下に説明する。クランプ回路４０３のＤＣ再生は、ＣＤＳ回路４０４の基準電圧で決定される。すなわち、容量結合された、コンデンサ４０２のＣＤＳ回路４０４側の電圧を基準電圧としてクランプ回路４０３は動作する。クランプ回路４０３によってクランプされた画素信号出力は、フィードスルー部と信号部を画素セル１０１単位で交互に出力するため、ＣＤＳ回路４０４を通過する。その結果、ダミー画素領域における信号は、ＣＤＳ回路４０４の基準電圧と等しくなるように動作する。このため、一定電圧のＤＣ再生が可能になる。また、フィードスルー部の信号レベルは、撮像素子の電源レベルにクランプされているため、ダミー画素を利用して、ＯＢレベルと等価なＤＣレベルの再生が可能になる。このことにより、ＣＤＳ回路４０４以降で垂直シェーディングを抑圧することができる。
【００４７】
上述のように一定のＤＣレベルを出力するダミー画素領域の信号を利用することにより、暗電流の沸き出しがない良好な画素信号を得ることができる。この効果によって、垂直シェーディングを抑圧できる。
【産業上の利用可能性】
【００４８】
本発明にかかる撮像装置は、固体撮像素子に相当するセンサ構造を変えずに駆動パルスおよび信号処理パルスを変更することで垂直シェーディングを抑圧できる撮像装置であり、カメラとしてのアプリケーション、たとえば、モバイルカメラ、カムコーダ、監視カメラ等として有用である。また、超高感度カメラを実現させる際にも良好な画像を得るための有用な撮像装置を提供できる。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施の形態におけるＭＯＳ型の撮像装置の画素セル部と負荷回路部の構成を示す回路図
【図２】本発明の実施の形態における撮像装置の構成を示すブロック回路図
【図３】本発明の実施の形態１の撮像装置の画素列読み出しの動作を示すタイミングチャート
【図４】本発明の実施の形態における信号処理システムの構成を示すブロック図
【図５】本発明の実施の形態１の撮像装置の読み出しの動作を示すタイミングチャート
【図６】本発明の実施の形態２の撮像装置のクランプの動作を示すタイミングチャート
【図７】従来の技術における撮像装置の読み出しの動作を示すタイミングチャート
【図８】従来の技術における撮像装置のクランプの動作を示すタイミングチャート
【符号の説明】
【００５０】
１０１  画素セル
１０２  フォトダイオード（ＰＤ）
１０３  電荷蓄積部
１０４  リセットパルス（ＲＳＴ）
１０５  リードパルス（ＲＤ）
１０６  電源部（ＶＤＤＣＥＬＬ）
１０７  負荷回路
１０８  負荷ＤＣバイアス（ＬＯＡＤＣＥＬＬ）
２０１  行走査回路
２０２  論理積回路
２０３  信号処理部
２０４  列走査回路
２０５  出力アンプ
２０６  画素信号出力
２０７  ＶＳＴＡＲＴパルス
２０８  ＲＥＳＥＴパルス
２０９  ＲＥＡＤパルス
２１０  行選択信号（ＬＳＥＬ）
２１１  リードパルス（ＲＤ）
２１２  リセットパルス（ＲＳＴ）
４０１  センサ
４０２  コンデンサ
４０３  クランプ回路
４０４  ＣＤＳ回路
４０５  ＧＣＡ回路
４０６  ＡＤＣ部
【図１】
2005347793.tif 000003
【図２】
2005347793.tif 000004
【図３】
2005347793.tif 000005
【図４】
2005347793.tif 000006
【図５】
2005347793.tif 000007
【図６】
2005347793.tif 000008
【図７】
2005347793.tif 000009
【図８】
2005347793.tif 000010