(57)【要約】【課題】ドライバＩＣとパワートランジスタがモノリシックに形成された半導体装置において、入力信号におけるノイズの発生を防止し、安定した入力波形を供給できる半導体装置を提供することを目的とする。【解決手段】本発明の半導体装置は、プリドライバ７と、プリドライバ７の基準電位より高いフローティング電位を基準電位としたプリドライバ６と、プリドライバ７の基準電位端子およびプリドライバ６の基準電位端子にそれぞれ接続されたパワートランジスタ４およびパワートランジスタ３と、プリドライバ７の基準電位を基準とした入力信号から、パワートランジスタ４およびパワートランジスタ３の制御端子に入力される制御信号を生成するドライバＩＣ２と、が同一パッケージに組み込まれ、ドライバＩＣ２とパワートランジスタ４の基準電位端子とは前記パッケージ内で接続されないことを特徴とする。【選択図】図１
2005093762.tif 000002
【特許請求の範囲】
【請求項１】
第一の制御電源と、前記第一の制御電源の基準電位より高いフローティング電位を基準電位とした第二の制御電源と、前記第一の制御電源の基準電位端子および前記第二の制御電源の基準電位端子にそれぞれ接続された第一のパワートランジスタおよび第二のパワートランジスタと、前記第一の制御電源の基準電位を基準とした入力信号から、前記第一のパワートランジスタおよび前記第二のパワートランジスタの制御端子に入力される制御信号を生成する制御回路と、が同一パッケージに組み込まれ、
前記制御回路と前記第一のパワートランジスタの基準電位端子とは前記パッケージ内で接続されないことを特徴とした半導体装置。
【請求項２】
第一の制御電源と、前記第一の制御電源の基準電位より高いフローティング電位を基準電位とした第二の制御電源と、前記第一の制御電源の基準電位端子および前記第二の制御電源の基準電位端子にそれぞれ接続された第一のパワートランジスタおよび第二のパワートランジスタと、前記第一の制御電源の基準電位を基準とした入力信号から、前記第一のパワートランジスタおよび前記第二のパワートランジスタの制御端子に入力される制御信号を生成する制御回路と、が同一基板上に配置され、
前記制御回路と前記第一のパワートランジスタの基準電位端子とは前記基板上で接続されないことを特徴とした半導体装置。
【請求項３】
前記フローティング電位は、前記第一の制御電源の基準電位より５０Ｖ以上高いことを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記制御回路は温度検知機能を有する過熱保護回路を内蔵しており、
前記過熱保護回路は、設定以上の温度を検知すると、前記第一のパワートランジスタおよび前記第二のパワートランジスタの動作を強制的に終了させる信号を出力することを特徴とする請求項１ないし３のいずれかに記載の半導体装置。
【請求項５】
前記過熱保護回路は、検知した温度が設定以下になると、前記第一のパワートランジスタおよび前記第二のパワートランジスタを動作させる信号を前記制御回路に出力することを特徴とする請求項４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマディスプレイパネル(ＰＤＰ)、液晶ディスプレイなどに用いられる高耐圧のドライバＩＣとパワートランジスタを用いた半導体装置に関するものである。
【背景技術】
【０００２】
図４はＰＤＰの装置の概略構成を示すブロック図で、表示パネル２１と、該表示パネルのデータ電極を駆動する電圧を印加するアドレスドライバ２２、表示パネルのＸ，Ｙ電極を駆動する電圧を印加する走査ドライバ２３、維持放電のための電圧を生成するサステインドライバ回路２４および制御回路等でＰＤＰが構成され、アドレスドライバおよび走査ドライバにより前記Ｘ電極とデータ電極間に電圧が印加されて選択放電が行われ、サステインドライバ回路により前記Ｘ，Ｙ電極間に電圧が印加されて維持放電が行われることによって表示パネル２１での発光表示が実行される。
【０００３】
前記サステインドライバ等の高耐圧ドライバＩＣ回路を図５に示す（例えば、特許文献１参照）。
【０００４】
サステインドライバ回路はデジタル信号処理制御回路から入力される小振幅のデジタル表示データ信号を高電圧パルスに変換し表示パネル２１に信号を出力するもので、ドライバＩＣが、外付け電子部品（図示せず）と、５０Ｖ以上の高電源電圧が印加される主電源端子ＶＳＵＳと出力端子ＯＵＴ＿Ｈとの間に並列に接続された一対のプルアップ用パワートランジスタＴｒ１０１と、出力端子ＯＵＴ＿Ｌと接地電位が印加される電源端子ＧＮＤとの間に並列に接続された一対のプルダウン用パワートランジスタＴｒ１０２、上記パワートランジスタＴｒ１０１、Ｔｒ１０２のゲート端子にそれぞれ接続された抵抗Ｒ１０１、Ｒ１０２により構成されている。
【０００５】
一方、サステインドライバ回路自体は、パワートランジスタＴｒ１０１、Ｔｒ１０２のゲート端子を駆動するドライバＩＣ１０１、ドライバＩＣ１０１の電源電圧端子ＶＤＤ−ＧＮＤ間に接続された電源安定化用の外付けコンデンサＣ１０１と、ドライバＩＣ１０１の出力段の電源電圧端子ＶＢ−ＶＳ間に接続された電源安定化用の外付けコンデンサＣ１０２および電源電圧端子ＶＣＣ-ＣＯＭ間に接続された電源安定化用の外付けコンデンサＣ１０５と、モジュール基板の電源電圧端子ＶＤＤとドライバＩＣ１０１の出力段の電源電圧端子ＶＢとの間に接続された外付けダイオードＤ１０１と、モジュール基板の接地端子ＧＮＤとドライバＩＣ１０１の出力段の電源電圧端子ＶＳとの間に接続された外付けダイオードＤ１０２などから構成されている。
【０００６】
そして、ドライバＩＣ１０１のハイサイド出力端子ＨＯに前記パワー出力部のパワートランジスタＴｒ１０１のゲート端子が接続され、ドライバＩＣ１０１のローサイド出力端子ＬＯに前記パワー出力部のパワートランジスタＴｒ１０２のゲート端子が接続されている。
【特許文献１】特開２００１−３１８６４７号公報  （７頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ここでドライバＩＣとパワートランジスタがモノリシックに一つの半導体基板上に作成された場合、または上記回路がセラミック基板等の絶縁基板上に周辺電子部品とともにドライバＩＣ、パワートランジスタが配置され回路を構成しモールドされた半導体装置の場合を考える。
【０００８】
図６はセラミック基板上に形成された半導体装置の配置構成を示す図である。セラミック基板２０１上に、ドライバＩＣ２０２、ドライバＩＣ２０２内に形成されたパワーデバイスのプリドライバ２０７、パワートランジスタ２０３、２０４がそれぞれ配置されている。
【０００９】
ドライバＩＣ２０２とパワートランジスタ２０４の基準電位（ＧＮＤ）を共通にした場合、パワートランジスタは高電圧かつ１Ａ〜１００Ａの大電流で動作を行うために、パッケージのリードフレームとワイヤーの抵抗成分によりパワートランジスタ２０４の動作時にセラミック基板２０１上のパターンと半導体装置のＧＮＤ間に電位差ができ、基準電位のふらつきが起こる。この基準電位のふらつきによりドライバＩＣ２０２の基準電位もふらつきが起こるために、入力信号の振幅よりも大きいふらつきの場合、入力信号にノイズが発生し、安定した入力波形を供給することができなくなると共にドライバＩＣの動作の誤動作、またはドライバＩＣの破壊も起こす可能性がある。
【００１０】
そこで、本発明は上記課題に鑑み、基準電位のふらつきをなくし、入力信号へのノイズを低減させ、安定した入力信号波形を供給できる半導体装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明の半導体装置は、第一の制御電源と、前記第一の制御電源の基準電位より高いフローティング電位を基準電位とした第二の制御電源と、前記第一の制御電源の基準電位端子および前記第二の制御電源の基準電位端子にそれぞれ接続された第一のパワートランジスタおよび第二のパワートランジスタと、前記第一の制御電源の基準電位を基準とした入力信号から、前記第一のパワートランジスタおよび前記第二のパワートランジスタの制御端子に入力される制御信号を生成する制御回路と、が同一パッケージに組み込まれ、前記制御回路と前記第一のパワートランジスタの基準電位端子とは前記パッケージ内で接続されないことを特徴とする。
【００１２】
また、本発明の別の半導体装置は、第一の制御電源と、前記第一の制御電源の基準電位より高いフローティング電位を基準電位とした第二の制御電源と、前記第一の制御電源の基準電位端子および前記第二の制御電源の基準電位端子にそれぞれ接続された第一のパワートランジスタおよび第二のパワートランジスタと、前記第一の制御電源の基準電位を基準とした入力信号から、前記第一のパワートランジスタおよび前記第二のパワートランジスタの制御端子に入力される制御信号を生成する制御回路と、が同一基板上に配置され、前記制御回路と前記第一のパワートランジスタの基準電位端子とは前記基板上で接続されないことを特徴とする。
【００１３】
前記フローティング電位は、前記第一の制御電源の基準電位より５０Ｖ以上高いことが好ましい。
【００１４】
前記制御回路は温度検知機能を有する過熱保護回路を内蔵しており、前記過熱保護回路は、設定以上の温度を検知すると、前記第一のパワートランジスタおよび前記第二のパワートランジスタの動作を強制的に終了させる信号を出力することが好ましい。
【００１５】
前記過熱保護回路は、検知した温度が設定以下になると、前記第一のパワートランジスタおよび前記第二のパワートランジスタを動作させる信号を前記制御回路に出力することがさらに好ましい。
【００１６】
本発明の半導体装置は、ドライバＩＣとパワートランジスタの基準電位（ＧＮＤ）を共通に接続しないことにより、基準電位のふらつきをなくし、入力信号へのノイズを低減させ、安定した入力信号波形を供給することができる。
【００１７】
さらに上記構成にされた半導体装置のドライバＩＣに過熱保護回路を内蔵することで異常発熱に対してもドライバＩＣとパワートランジスタの保護も行うことができる。
【発明の効果】
【００１８】
本発明の半導体装置を用いることにより、半導体装置内のドライバＩＣに安定した基準電位を作り出すことで、ドライバＩＣを安定した信号で動作させることができ、且つドライバＩＣの破壊も防ぐことができる。
【００１９】
また過熱保護回路を内蔵することでパワートランジスタの異常過熱による破壊も防ぐことができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２１】
図１に本発明の実施の形態に係る半導体装置の平面配置図を示す。図２は図１に示した半導体装置の回路図である。
【００２２】
１はセラミック基板、２はドライバＩＣ、３と４はスイッチング素子であるパワートランジスタとなる。ドライバＩＣ２とパワートランジスタ３、４は個別に作製された半導体基板を用いて、前記セラミック基板１、ドライバＩＣ２とパワートランジスタ３、４を同一にモールドした半導体装置である。ドライバＩＣ２はハイサイド、ローサイドと２つの回路があり、ＨＩＮとＬＩＮの２種類の入力端子と、ＨＯとＬＯの２種類の出力端子を持っており、入力信号を電源電圧ＶＣＣの基準電位（ＧＮＤ）を基準とし、パワートランジスタ４に接続されたプリドライバ７よりローサイド出力（ＬＯ）と、ハイサイド側はフローティング電位（ＶＳ）を基準電位とする回路へとレベルシフトすることのできるレベルシフト素子５を通り、パワートランジスタ３に接続されたプリドライバ６よりハイサイド出力（ＨＯ）の２種類の信号を伝達することができる。ドライバＩＣ２はリードフレームと各端子、ドライバＩＣ２の出力端子ＨＯ、ＬＯはパワートランジスタ３、４の制御端子とワイヤーで接続されている。ドライバＩＣ２のフローティング電位（ＶＳ）とパワートランジスタ３とはワイヤーにより接続され、ドライバＩＣ２とパワートランジスタ４の基準電位（ＧＮＤ）はワイヤーでは接続されない。
【００２３】
ドライバＩＣ２に入力信号が入り、プリドライバ６、７からの出力信号によりパワートランジスタ３、４が１Ａ〜１００Ａで動作を行った時、ワイヤーとリードフレームの抵抗成分によりメイン基板との間に電位差が現れるが、ドライバＩＣ２とパワートランジスタ３、４のＧＮＤパターンがメイン基板上で結線されているために、メイン基板のパターンのインダクタンス成分、抵抗成分によりパワートランジスタ３、４動作時のドライバＩＣ２の基準電位（ＧＮＤ）のふらつきが緩和される。ふらつき緩和によりドライバＩＣ２の入力端子ＨＩＮ、ＬＩＮの入力信号へのノイズが緩和され、ドライバＩＣ２に安定した信号が供給され、ノイズによる誤動作をなくすことができる。また入力信号のふらつきにより起こるノイズでのドライバＩＣ２の破壊も防ぐことができる。
【００２４】
図３は本発明の実施の形態に係る過熱保護回路動作時のドライバＩＣの入出力波形図である。
【００２５】
ドライバＩＣ２に過熱保護回路８を内蔵することで、図３に示すように大電流で動作を行うパワートランジスタ３、４が異常発熱を起こした場合、設定された温度を検出すると、ドライバＩＣ２内でハイサイド、ローサイドの出力信号ＨＯ、ＬＯを入力信号に関係なく強制的にオフさせ、パワートランジスタ３、４の動作を止め、パワートランジスタ３、４の熱破壊を防ぐことができる。
【００２６】
前記過熱保護回路８は大電流で動作を行うパワートランジスタ３、４、またはドライバＩＣ２内のプリドライバ６、７の近傍に配置すると、大きな電流（プリドライバ３、４は０．５Ａ〜３Ａで動作）での動作により起こる発熱の影響により設計値どおりの動作が行われないことから、動作による熱的影響を軽減するためにパワートランジスタ３、４とプリドライバ６、７から離れた位置（同一基板上にある過熱保護回路８とプリドライバ６、７では、図１のようにプリドライバの反対側）に配置することで安定した動作を行うことができ、過熱保護回路の温度検出精度を向上させることができる。パワートランジスタ３、４、ドライバＩＣ２の熱破壊が発生しなくても、温度上昇で起こるドライバＩＣ２のハイサイド、ローサイドのスイッチング時間にバラツキが現れるが、過熱保護回路によりバラツキ許容範囲以上の温度を検出時にドライバＩＣの出力信号をオフさせることもできる。
【００２７】
セラミック基板上にドライバＩＣとパワートランジスタが搭載されたものについて説明したが、周辺回路と共にドライバＩＣが、セラミック基板上にパワーデバイスがリードフレーム上に搭載された半導体装置やドライバＩＣとパワートランジスタが一つの半導体基板上にモノリシックに形成された半導体基板上でドライバＩＣとパワートランジスタの基準電位（ＧＮＤ）の配線を形成しない場合も同様のことが言える。
【００２８】
なお、上記実施の形態ではＰＤＰのサステイン回路について説明したが、ＰＤＰサステイン回路に限定せずに、ドライバＩＣとパワートランジスタが同一にモールドされた半導体装置、また同一半導体基板にドライバＩＣとパワートランジスタがモノリシックに形成された半導体装置についても利用できる。
【産業上の利用可能性】
【００２９】
本発明の半導体装置は高耐圧のパワー素子とドライバＩＣを搭載した装置、特にＰＤＰのサステイン回路に有用である。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態に係る半導体装置の平面配置図
【図２】本発明の実施の形態に係る半導体装置の回路図
【図３】本発明の実施の形態に係る過熱保護回路動作時のドライバＩＣの入出力波形図
【図４】ＰＤＰの装置の概略構成を示すブロック図
【図５】従来の技術におけるＰＤＰサステインドライバの回路図
【図６】従来の技術における半導体装置の平面配置図
【符号の説明】
【００３１】
１  セラミック基板
２  ドライバＩＣ
３、４  パワートランジスタ
５  レベルシフト素子
６、７  プリドライバ
８  過熱保護回路
９、１０  動作禁止回路
２１  表示パネル
２２  アドレスドライバ
２３  走査ドライバ
２４  ドライバ回路
【図１】
2005093762.tif 000003
【図２】
2005093762.tif 000004
【図３】
2005093762.tif 000005
【図４】
2005093762.tif 000006
【図５】
2005093762.tif 000007
【図６】
2005093762.tif 000008