(57)【要約】【課題】  半導体集積装置からの電磁波障害を有効に抑制し、回路を安定に動作させる。【解決手段】  記憶部を有するコンピュータを用い、記憶部に設計の際にレイアウトされる基本単位となるセルを複数種登録しておき、記憶部からセルを選択して配置するセルベースの半導体集積装置の設計方法であって、セルの少なくとも一種類はバイパスコンデンサ１０４を含むセル１００として登録しておくことにより上記課題を解決できる。【選択図】図２
2005150639.tif 000002
【特許請求の範囲】
【請求項１】
記憶手段を有するコンピュータを用い、
前記記憶手段に設計の際にレイアウトされる基本単位となるセルを複数種登録しておき、前記記憶手段からセルを選択して配置するセルベースの半導体集積装置の設計方法であって、
前記セルの少なくとも一種類をバイパスコンデンサを含むセルとして登録しておくことを特徴とする半導体集積装置の設計方法。
【請求項２】
請求項１に記載の半導体集積装置の設計方法において、
前記バイパスコンデンサを含むセルは、電源配線と接地配線との間に回路が配置されており、前記電源配線と前記接地配線とは前記バイパスコンデンサを介して接続されていることを特徴とする半導体集積装置の設計方法。
【請求項３】
請求項２に記載の半導体集積装置の設計方法において、
前記バイパスコンデンサを含むセルは、当該セルに含まれるバイパスコンデンサ以外の素子又は回路の両側にバイパスコンデンサが配置されていることを特徴とする半導体集積装置の設計方法。
【請求項４】
請求項１〜３のいずれか１つに記載の半導体集積装置の設計方法において、
前記バイパスコンデンサを含むセルは、クロックバッファ又はフリップフロップを含むセルであることを特徴とする半導体集積装置の設計方法。
【請求項５】
記憶手段を有する半導体集積装置の設計装置であって、
前記記憶手段には、設計の際にレイアウトされる基本単位となるセルが複数種登録されており、前記セルの少なくとも一種類はバイパスコンデンサを含むセルとして登録されていることを特徴とする半導体集積装置の設計装置。
【請求項６】
請求項５に記載の半導体集積装置の設計装置において、
前記バイパスコンデンサを含むセルは、電源配線と接地配線との間に回路が配置されており、前記電源配線と前記接地配線とは前記バイパスコンデンサを介して接続されたセルとして登録されていることを特徴とする半導体集積装置の設計装置。
【請求項７】
請求項６に記載の半導体集積装置の設計装置において、
前記バイパスコンデンサを含むセルは、当該セルに含まれるバイパスコンデンサ以外の素子又は回路の両側にバイパスコンデンサが配置されたセルとして登録されていることを特徴とする半導体集積装置の設計装置。
【請求項８】
請求項５〜７のいずれか１つに記載の半導体集積装置の設計装置において、
前記バイパスコンデンサを含むセルは、クロックバッファ又はフリップフロップを含むセルとして登録されていることを特徴とする半導体集積装置の設計装置。
【請求項９】
半導体集積装置の設計プログラムであって、
記憶手段を有するコンピュータを、
前記記憶手段に設計の際にレイアウトされる基本単位となるセルが複数種登録されており、前記セルの少なくとも一種類はバイパスコンデンサを含むセルとして登録されている半導体集積装置の設計装置として機能させることを特徴とする半導体集積装置の設計プログラム。
【請求項１０】
請求項９に記載の半導体集積装置の設計プログラムにおいて、
前記バイパスコンデンサを含むセルは、電源配線と接地配線との間に回路が配置されており、前記電源配線と前記接地配線とは前記バイパスコンデンサを介して接続されたセルであることを特徴とする半導体集積装置の設計プログラム。
【請求項１１】
請求項１０に記載の半導体集積装置の設計プログラムにおいて、
前記バイパスコンデンサを含むセルは、当該セルに含まれるバイパスコンデンサ以外の素子又は回路の両側にバイパスコンデンサが配置されたセルであることを特徴とする半導体集積装置の設計プログラム。
【請求項１２】
請求項９〜１１のいずれか１つに記載の半導体集積装置の設計プログラムにおいて、
前記バイパスコンデンサを含むセルは、クロックバッファ又はフリップフロップを含むセルであることを特徴とする半導体集積装置の設計プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セルベースの半導体集積装置の設計方法、設計装置及び設計プログラムに関する。
【背景技術】
【０００２】
半導体集積装置の内部回路の動作状況に応じて電源電位や接地電位が変動することによって装置外部へ電磁波が放射される電磁波障害（EMI:Electric Magnetic Interference)が発生する。特に、近年の半導体集積装置の動作クロックの高速化に伴って、装置内部の回路からの電磁波輻射が大きくなり、電磁波障害が顕著となってきている。
【０００３】
また、半導体集積装置において瞬間的に大きな電力が消費されることによって電源電圧や接地電位が変動し、内部回路の動作が不安定になることがある。これらの問題を回避するために、半導体集積装置外部の電源端子と接地端子との間にコンデンサ（容量要素）を挿入する方法が用いられている。このコンデンサは一般的にバイパスコンデンサと呼ばれる。
【０００４】
また、セルベース設計手法において、半導体集積装置を構成する素子を自動配置及び自動配線した後に発生する配線領域上に、ゲート端子を電源に、ソース端子を接地に、ソース端子を電源に接続したＮチャネルＭＯＳトランジスタと、ゲート端子を接地に接続したＰチャネルＭＯＳトランジスタにより構成されたコンデンサセルを配置することによりバイパスコンデンサを半導体集積装置の内部に設ける技術も開示されている（特開平７−１０６５２１号公報）。
【０００５】
【特許文献１】特開平７−１０６５２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
瞬時電流により発生する電磁波の影響を抑制するためには、バイパスコンデンサは半導体集積装置に含まれる瞬時電流が大きい回路、例えばクロック周波数で動作するロジック回路部、の近傍に配置し、それらの回路の電源配線と接地配線との間を繋ぐことが好ましい。
【０００７】
しかしながら、特開平７−１０６５２１号公報に記載された技術では、予めファンクションブロックと呼ばれる回路単位を自動配置してブロックセルを構成し、そのブロックセルを挟むように又は囲むように配線領域を自動配置し、その配線領域において自動配線を行った後の余白領域に容量素子から成るコンデンサセルを配置する。従って、瞬時電流が大きいブロックセルの近傍に十分な容量を有したコンデンサセルを配置できるとは限らず、電磁波障害を十分に抑制することが困難であった。また、複数のファンクションブロックを含むブロックセル毎に電磁波障害を抑制するために適したコンデンサブロックの容量や形状を求めなければならず、セルベース設計における設計者の負担を増大させる原因となっていた。
【０００８】
本発明は、上記従来技術の問題を鑑み、上記課題の少なくとも１つを解決できるセルベースの半導体集積装置の設計方法、設計装置及び設計プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、記憶手段を有するコンピュータを用い、前記記憶手段に設計の際にレイアウトされる基本単位となるセルを複数種登録しておき、前記記憶手段からセルを選択して配置するセルベースの半導体集積装置の設計方法であって、前記セルの少なくとも一種類はバイパスコンデンサを含むセルとして登録しておくことを特徴とする。
【００１０】
本発明の半導体集積装置の設計方法において、前記バイパスコンデンサを含むセルは、電源配線と接地配線との間に回路が配置されており、前記電源配線と前記接地配線とは前記バイパスコンデンサを介して接続されているものとすることができる。また、本発明の半導体集積装置の設計方法において、前記バイパスコンデンサを含むセルは、当該セルに含まれるバイパスコンデンサ以外の素子又は回路の両側にバイパスコンデンサが配置されていることが好適である。
【００１１】
また、本発明の半導体集積装置の設計方法において、前記バイパスコンデンサを含むセルは、クロックバッファ又はフリップフロップを含むセルであることが好適である。
【００１２】
本発明の別の態様は、記憶手段を有する半導体集積装置の設計装置であって、前記記憶手段には、設計の際にレイアウトされる基本単位となるセルが複数種登録されており、前記セルの少なくとも一種類はバイパスコンデンサを含むセルとして登録されていることを特徴とする。
【００１３】
本発明の半導体集積装置の設計装置において、前記バイパスコンデンサを含むセルは、電源配線と接地配線との間に回路が配置されており、前記電源配線と前記接地配線とは前記バイパスコンデンサを介して接続されたセルとして登録されているものとすることができる。また、本発明の半導体集積装置の設計装置において、前記バイパスコンデンサを含むセルは、当該セルに含まれるバイパスコンデンサ以外の素子又は回路の両側にバイパスコンデンサが配置されたセルとして登録されていることが好適である。
【００１４】
また、本発明の半導体集積装置の設計装置において、前記バイパスコンデンサを含むセルは、クロックバッファ又はフリップフロップを含むセルとして登録されていることが好適である。
【００１５】
本発明の別の態様は、半導体集積装置の設計プログラムであって、記憶手段を有するコンピュータを、前記記憶手段に設計の際にレイアウトされる基本単位となるセルが複数種登録されており、前記セルの少なくとも一種類はバイパスコンデンサを含むセルとして登録されている半導体集積装置の設計装置として機能させることを特徴とする。
【００１６】
また、本発明の半導体集積装置の設計プログラムにおいて、前記バイパスコンデンサを含むセルは、電源配線と接地配線との間に回路が配置されており、前記電源配線と前記接地配線とは前記バイパスコンデンサを介して接続されたセルとすることができる。また、本発明の半導体集積装置の設計プログラムにおいて、前記バイパスコンデンサを含むセルは、当該セルに含まれるバイパスコンデンサ以外の素子又は回路の両側にバイパスコンデンサが配置されたセルとすることが好適である。
【００１７】
また、本発明の半導体集積装置の設計プログラムにおいて、前記バイパスコンデンサを含むセルは、クロックバッファ又はフリップフロップを含むセルとすることも好適である。
【発明の効果】
【００１８】
本発明によれば、半導体集積装置からの電磁波障害を有効に抑制し、回路を安定に動作させることができる。また、半導体集積装置の設計時において電磁波障害を防止し、回路を安定に動作させるためのバイパスコンデンサを配置するための負担を低減することができる。
【発明を実施するための最良の形態】
【００１９】
本発明の実施の形態における半導体集積装置の設計装置５は、図１に示すように、制御部１０、記憶部１２、入力部１４及び出力部１６を含んで構成される。設計装置５は、一般的なコンピュータの構成とすることができる。
【００２０】
制御部１０は、コンピュータのＣＰＵであり、記憶部１２に格納された半導体集積装置の設計プログラムを実行し、各種のデータを処理することにより半導体集積装置のレイアウト設計を実現する。記憶部１２は、半導体メモリであり、半導体集積装置の設計プログラムや設計に用いられる各種セルのデータ等を格納及び保持する。データが大容量となる場合には、ハードディスク、磁気ディスク、光ディスク、光磁気ディスク等の補助記憶装置を備えても良い。入力部１４は、キーボード等の文字入力装置やマウス等のポインティングデバイスであり、ユーザからの指示やデータの入力を受け付ける。出力部１６は、ディスプレイやプリンタであり、設計装置５で処理されたデータやユーザインターフェース画面等をユーザに提示する。
【００２１】
本実施の形態におけるセルベース設計の特徴の１つは、設計の基本単位となるセル毎にそのセルに含まれる素子や回路から発生する電磁波を抑制するため及び回路を安定に動作させるために適したコンデンサを予め設けておくことにある。
【００２２】
例えば、図２に示すように、標準的なインバータ回路１０２を含むセル１００に対して、その電源配線１０６と接地配線１０８との間にバイパスコンデンサ１０４を挿入して１つのセル１００としてセルデータベースに登録する。図３に、図２に示したインバータ回路１０２及びバイパスコンデンサ１０４を含むセル１００の等価回路を示す。このとき、バイパスコンデンサ１０４の容量Ｃは、同一のセル１００に含まれる回路、例えばインバータ回路１０２から発生する電磁波の外部への影響を抑制し、回路を安定に動作させるために適した容量となるように設定することが好ましい。
【００２３】
バイパスコンデンサは、ＭＯＳトランジスタのゲート容量やジャンクション容量により実現することができる。また、メタル配線やポリシリコン配線の層間容量や配線間容量などを利用しても良い。
【００２４】
また、図２及び図３に示したセルではバイパスコンデンサ１０４を１つだけ設けたが、図４に示すようにセルに含まれる回路１０２の両側にバイパスコンデンサ１０４を設けても良い。このように両側にバイパスコンデンサ１０４を設けることにより、特に高い周波数で動作する回路の動作をより安定させることができる。
【００２５】
電磁波の影響を低減するためには総てのセルにおいて電源配線と接地配線との間にバイパスコンデンサを設けておくことが好ましい。この場合、半導体集積装置の規模から電磁波の影響を抑制するために必要な総容量を見積もり、半導体集積装置に配置されるセルの総数に基づいて各セルに付加するバイパスコンデンサの容量を分配しても良い。これにより、半導体集積装置全体として電磁波の影響を低減するために必要な容量を確保することができる。
【００２６】
一方、セルの集合体として設計される半導体集積装置の実装面積を低減する観点からは総てのセルにバイパスコンデンサを設けておくことは好ましくない。そこで、大きな瞬時電流が流れる素子や回路を含むセルにはバイパスコンデンサを予め並設しておき、瞬時電流が小さい素子や回路を含むセルにはバイパスコンデンサを設けないことも好適である。瞬時電流が大きくなる可能性が高い素子や回路としては、例えば、高周波のクロックに接続されるクロックバッファやフリップフロップが上げられる。また、これらの素子を含むロジック回路もバイパスコンデンサを含めたセルとすることが好適である。
【００２７】
セルベース設計を行う際には、記憶部１２にセルデータベースとして予め登録しておいた複数のセル群の中から必要なセルを選択し、選択したセルを配置することによって半導体集積装置を設計する。このとき、既存の自動配置アルゴリズムや自動配線アルゴリズムを用いてセルの自動配置やセル間の自動配線を行っても良い。
【００２８】
図５に、セルベース設計によって設計された半導体集積装置内におけるセルのレイアウトの例を示す。交互に平行に配置された電源配線１０６と接地配線１０８との間に跨るようにセル１００及びセル２００が配置されている。セル１００には、図２〜４に示したようにバイパスコンデンサが含まれている。セル２００には、バイパスコンデンサは含まれない。
【００２９】
このように、必要に応じたバイパスコンデンサを含めて１つのセルとして登録しておくことにより、確実に電磁波の影響を低減し、又は、安定した動作を実現することができる。特に、電磁波の影響を低減する必要がある素子若しくは回路、又は、電源の変動に対して安定した動作を必要とする素子若しくは回路の近傍にバイパスコンデンサを確実に設けることが可能となり、バイパスコンデンサの効果をより高めることができる。
【００３０】
また、設計時においてバイパスコンデンサの最適な容量や最適な形状を求める必要がなくなり、設計者の負担を大幅に低減することができる。また、セルの配置及び配線を行った後に改めてバイパスコンデンサの配置を行う必要もなくなり、この点においても設計者の負担を低減することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態における半導体集積装置の設計装置の構成を示すブロック図である。
【図２】本発明の実施の形態におけるバイパスコンデンサを含むセルの構成の例を示す図である。
【図３】本発明の実施の形態におけるセルの構成の例を示す等価回路図である。
【図４】本発明の実施の形態におけるセルの構成の例を示す等価回路図である。
【図５】本発明の実施の形態におけるセルベース設計による半導体集積装置の設計例を示す図である。
【符号の説明】
【００３２】
５  設計装置、１０  制御部、１２  記憶部、１４  入力部、１６  出力部、１００  バイパスコンデンサを含むセル、１０２  インバータ回路、１０４  バイパスコンデンサ、１０６  電源配線、１０８  接地配線、２００  バイパスコンデンサを含まないセル。
【図１】
2005150639.tif 000003
【図２】
2005150639.tif 000004
【図３】
2005150639.tif 000005
【図４】
2005150639.tif 000006
【図５】
2005150639.tif 000007