(57)【要約】【課題】 入力電流を電流−電圧変換素子により電圧に変換し、変換された電圧を基準電圧と比較し、その大小関係に応じた出力信号を出力する電流検出回路及び保護回路に関し、温度特性を考慮した電流検出が行える電流検出回路及び保護回路を提供することを目的とする。【解決手段】 本発明は、入力電流に応じた電圧を発生する電流−電圧変換素子（Ｒｓ）と、基準電圧（Ｖref）を生成する基準電圧生成回路（４１）と、電流−電圧変換素子（Ｒｓ）で変換された電圧（Ｖｓ）と、基準電圧生成回路（４１）で生成された基準電圧（Ｖref）との大小関係に応じた出力信号を出力する比較器（４２）とを有する電流検出回路（１１）において、基準電圧生成回路（４１）は、基準電圧（Ｖref）に予め設定された温度特性を与える素子構造に設定されたことを特徴とする。【選択図】 図２
2005241463.tif 000002
【特許請求の範囲】
【請求項１】
入力電流に応じた電圧を発生する電流−電圧変換素子と、基準電圧を生成する基準電圧生成回路と、前記電流−電圧変換素子で変換された電圧と、前記基準電圧生成回路で生成された前記基準電圧との大小関係に応じた出力信号を出力する比較器とを有する電流検出回路において、
前記基準電圧生成回路は、前記基準電圧に予め設定された温度特性を与える素子構造に設定されたことを特徴とする電流検出回路。
【請求項２】
前記基準電圧生成回路は、前記基準電圧が前記電流−電圧変換素子の温度特性と同一の温度特性となるように前記素子構造が設定されたことを特徴とする請求項１記載の電流検出回路。
【請求項３】
前記基準電圧生成回路は、前記基準電圧が前記電流−電圧変換素子の温度特性と異なる温度特性となるように前記素子構造が設定されたことを特徴とする請求項１記載の電流検出回路。
【請求項４】
前記基準電圧生成回路は、前記基準電圧が所定電圧となったときに、前記基準電圧が前記所定電圧より小さくなるように前記基準電圧を制御する制御手段を有することを特徴とする請求項１乃至３のいずれか一項記載の電流検出回路。
【請求項５】
入力電流に応じた電圧を発生する電流−電圧変換素子と、基準電圧を生成する基準電圧生成回路と、前記電流−電圧変換素子で変換された電圧と、前記基準電圧生成回路で生成された前記基準電圧との大小関係に応じた出力信号を出力する比較器と、前記比較器の出力に応じて前記入力電流の流入を制限するように制御する制御手段とを有する保護回路において、
前記基準電圧生成回路は、前記基準電圧に予め設定された温度特性を与えることができる素子構造を有することを特徴とする保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電流検出回路に係り、特に、入力電流を電流−電圧変換素子により電圧に変換し、変換された電圧を基準電圧と比較し、その大小関係に応じた出力信号を出力する電流検出回路及び保護回路に関する。
【背景技術】
【０００２】
例えば、リチウムイオン電池などの充電可能な蓄電池は、過充電、過放電により特性が劣化する。このため、蓄電池を用いた電池パックには、過充電、過放電から蓄電池を保護するための保護回路が設けられている。
【０００３】
保護回路は、蓄電池と負荷又は充電器との間に流れる電流を検出し、その検出結果に基づいて過充電又は過放電状態を検出し、過充電又は過放電状態が検出されると、蓄電池と負荷又は充電器との間に設けられたスイッチング素子をオフする。スイッチング素子が保護回路によりオフされることにより、蓄電池が負荷又は充電器から切り離されて保護される。このとき、保護回路には、過放電、過充電を検出するための電流検出回路が搭載されている。
【０００４】
図８は電流検出回路のブロック構成図を示す。
【０００５】
電流検出回路１００は、センス抵抗Ｒｓ及び比較回路１０１から構成される。センス抵抗Ｒｓは、検出電流が流れる端子Ｔin1と端子Ｔin2との間に直列に接続されている。また、センス抵抗Ｒｓの一端と端子Ｔin1との接続点は、比較回路１０１の入力端子Ｔin11に接続され、センス抵抗Ｒｓの他端と端子Ｔin2との接続点は、比較回路１０１の入力端子Ｔin12に接続されている。
【０００６】
比較回路１０１は、基準電圧生成回路１１１及びコンパレータ１１２から構成される。  基準電圧生成回路１１１は、基準電圧Ｖrefを生成する。基準電圧生成回路１１１で生成された基準電圧Ｖrefは、コンパレータ１１２の反転入力端子に印加される。
【０００７】
また、基準電圧生成回路１１１の基底電位側には、入力端子Ｔin12が接続されており、センス抵抗Ｒｓの他端の電位が印加される。さららに、コンパレータ１１２の非反転入力端子には、入力端子Ｔin11が接続されており、センス抵抗Ｒｓの一端が接続される。
【０００８】
コンパレータ１１２は、センス抵抗Ｒｓに検出電流に応じて発生した検出電圧と基準電圧生成回路１１１で生成された基準電圧Ｖrefとを比較し、検出電圧が基準電圧Ｖrefより大きければ、出力をハイレベルとし、検出電圧が基準電圧Ｖrefより小さいければ、出力をローレベルとする。コンパレータ１１２の出力は、出力端子Ｔsoutに接続されている。出力端子Ｔsoutは、保護回路の制御回路に供給される。制御回路は、電流検出回路１００の出力端子Ｔsoutがハイレベル、すなわち、過電流状態になると、蓄電池に直列に挿入されたスイッチ素子をオフして、過電流状態を解消する（特許文献１）。
【０００９】
【特許文献１】特開平６−１８８６４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかるに、従来の電流検出回路では、センス抵抗Ｒｓにより変換される電圧の温度特性を考慮せず、一定の基準電圧Ｖrefで電流検出を行っているため、温度により検出電流が異なるなどの問題点があった。
【００１１】
本発明は上記の点に鑑みてなされたもので、温度特性を考慮した電流検出が行える電流検出回路及び保護回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、入力電流に応じた電圧を発生する電流−電圧変換素子（Ｒｓ）と、基準電圧（Ｖref）を生成する基準電圧生成回路（４１）と、電流−電圧変換素子（Ｒｓ）で変換された電圧（Ｖｓ）と、基準電圧生成回路（４１）で生成された基準電圧（Ｖref）との大小関係に応じた出力信号を出力する比較器（４２）とを有する電流検出回路（１１）において、基準電圧生成回路（４１）は、基準電圧（Ｖref）に予め設定された温度特性を与える素子構造に設定されたことを特徴とする。
【００１３】
また、基準電圧生成回路（４１）は、基準電圧（Ｖref）が電流−電圧変換素子（Ｒｓ）の温度特性と同一の温度特性となるように素子構造が設定されたことを特徴とする。
【００１４】
さらに、基準電圧生成回路（４１）は、基準電圧（Ｖref）が電流−電圧変換素子（Ｒｓ）の温度特性と異なる温度特性となるように素子構造が設定されたことを特徴とする。
【００１５】
また、基準電圧生成回路（４１）は、基準電圧（Ｖref）が所定電圧（Ｖref10）となったときに、基準電圧（Ｖref）が所定電圧（Ｖref10）より小さくなるように基準電圧（Ｖref）を制御する制御手段（７１、７２、７３）を有することを特徴とする。
【００１６】
さらに、入力電流に応じた電圧を発生する電流−電圧変換素子（Ｒｓ）と、基準電圧（Ｖref）を生成する基準電圧生成回路（４１）と、電流−電圧変換素子（Ｒｓ）で変換された電圧（Ｖｓ）と、基準電圧生成回路（４１）で生成された基準電圧（Ｖref）との大小関係に応じた出力信号を出力する比較器（４２）と、比較器（４２）の出力に応じて入力電流の流入を制限するように制御する制御手段（２２）とを有する保護回路（１２）において、基準電圧生成回路（４１）は、基準電圧（Ｖref）に予め設定された温度特性を与えることができる素子構造を有することを特徴とする。
【発明の効果】
【００１７】
上述の如く、本発明によれば、基準電圧（Ｖref）に予め設定された温度特性、例えば、基準電圧（Ｖref）が電流−電圧変換素子（Ｒｓ）の温度特性と同一の温度特性となるように基準電圧生成回路（４１）の素子構造を設定することにより、温度特性を考慮した電流検出が行える等の特長とを有する。
【発明を実施するための最良の形態】
【００１８】
図１は本発明の一実施例のブロック構成図を示す。
【００１９】
本実施例の電池パック１は、蓄電池１１、保護ＩＣ１２、スイッチングトランジスタＭ１、センス抵抗Ｒｓから構成される。
【００２０】
蓄電池１１は、正極がスイッチングトランジスタＭ１、センス抵抗Ｒｓを通して出力端子Ｔout0に接続され、負極が接地端子Ｔgndに接続されている。スイッチングトランジスタＭ１及びセンス抵抗Ｒｓは、保護ＩＣ１２に接続されている。
【００２１】
保護ＩＣ１２は、電流検出回路２１及び制御回路２２から構成される。電流検出回路２１は、センス抵抗Ｒｓの両端の電圧から蓄電池１１に流れる電流を検出し、流れる電流が基準電圧Ｖrefを超えた場合には、その出力をハイレベルとする。制御回路２２は、電流検出回路２１の出力がハイレベルになると、スイッチングトランジスタＭ１をオフする。スイッチングトランジスタＭ１がオフすることにより、蓄電池１１と出力端子Ｔout0とが切断され、蓄電池１１に流れる電流が遮断され、蓄電池１１が保護される。
【００２２】
ここで、電流検出回路２１について詳細に説明する。
【００２３】
図２は電流検出回路２１のブロック構成図を示す。
【００２４】
本実施例の電流検出回路２１は、基準電圧生成回路４１及びコンパレータ４２から構成される。
【００２５】
センス抵抗Ｒｓは、検出電流Ｉsが流れる端子Ｔin1と端子Ｔin2との間に直列に接続されており、その両端に検出電流Ｉsに応じた検出電圧Ｖs、
Ｖs＝Ｒs×Ｉs
を発生する。センス抵抗Ｒｓの一端は電流検出回路２１の入力端子Ｔin11に接続され、他端は電流検出回路２１の入力端子Ｔin12に接続されている。
【００２６】
図３は基準電圧生成回路４１の回路構成図を示す。
【００２７】
基準電圧生成回路４１は、ＭＯＳ電界効果トランジスタＱ１〜Ｑ３、及び、分圧回路５１から構成される。トランジスタＱ１は、ディプリーション形ＮチャネルＭＯＳ電界効果トランジスタから構成されており、ドレインに駆動電圧Ｖccが印加され、ソースがトランジスタＱ３のドレインに接続され、ゲートがトランジスタＱ１のソース及びトランジスタＱ２のゲートに接続されている。
【００２８】
トランジスタＱ２は、ディプリーション形ＮチャネルＭＯＳ電界効果トランジスタから構成されており、ドレインに駆動電圧Ｖccが印加され、ソースが抵抗Ｒ11と抵抗Ｒ12とを直列接続した分圧回路５１に接続され、ゲートがトランジスタＱ１のゲート及びソースに接続されている。
【００２９】
トランジスタＱ３は、エンハンスメント形ＮチャネルＭＯＳ電界効果トランジスタから構成され、ドレインがトランジスタＱ１のソース及びゲートに接続さ、ソースには基準電圧生成回路２１の基底電圧Ｖ0が印加され、ゲートはトランジスタＱ２と分圧回路５１との接続点に接続されている。
【００３０】
分圧回路５１は、抵抗Ｒ11と抵抗Ｒ12とを直列に接続した構成とされている。分圧回路５１は、トランジスタＱ２のソースとトランジスタＱ３のゲートとの接続点と基底電圧Ｖ0との間に接続される。分圧回路５１は、トランジスタＱ２のソースとトランジスタＱ３のゲートとの接続点に発生する定電圧を抵抗Ｒ11と抵抗Ｒ12とで分圧して、抵抗Ｒ11と抵抗Ｒ12との接続点から基準電圧Ｖrefとして出力する。
【００３１】
抵抗Ｒ11と抵抗Ｒ12との接続点は、基準電圧出力端子Ｔvrefに接続され、基準電圧Ｖrefは、基準電圧出力端子Ｔvrefから出力される。基準電圧出力端子Ｔvrefはコンパレータ４２の反転入力端子に接続されている。
【００３２】
コンパレータ４２は、非反転入力端子が入力端子Ｔin11に接続されている。なお、基準電圧生成回路４１には、入力端子Ｔin12からセンス抵抗Ｒｓの他端の電圧が基底電圧Ｖ0として供給されている。
【００３３】
コンパレータ４２は、センス抵抗Ｒｓに発生する検出電圧Ｖｓと基準電圧生成回路４１で生成された基準電圧Ｖrefとを比較し、検出電圧Ｖｓが基準電圧Ｖrefより大きければ、その出力をハイレベルとし、小さければその出力をローレベルとする。
【００３４】
このとき、基準電圧生成回路４１で生成された基準電圧Ｖrefは、センス抵抗Ｒｓの温度特性の影響を低減するようにその温度特性が設定されている。例えば、センス抵抗Ｒｓの温度特性が正の温度特性を有する場合には、基準電圧Ｖrefは正の温度特性を有するように設定されている。
【００３５】
次に、基準電圧Ｖrefの温度特性の設定方法について説明する。
【００３６】
基準電圧Ｖrefは、基準電圧生成回路４１を構成するトランジスタＱ１のチャネルの面積とトランジスタＱ３のチャネルの面積との比に応じて決定される。
【００３７】
図４はトランジスタＱ１の半導体チップ上での平面図を示す。
【００３８】
図４において、ＡはトランジスタＱ１の構成領域を示しており、構成領域Ａ0は幅Ｗ1で形成されている。構成領域Ａ0上には、絶縁層を介してゲート電極ＧＬが配線されている。ゲート電極ＧＬは幅Ｌ1で形成されている。このとき、トランジスタＱ１を構成するチャネルの辺の比は、（Ｗ1／Ｌ1）で表せる。なお、トランジスタＱ３についても同様であり、構成領域Ａ0は幅Ｗ3、ゲート電極ＧＬの幅をＬ3とすると、トランジスタＱ３のチャネルの辺比は（Ｗ3／Ｌ3）で表される。
【００３９】
このとき、トランジスタＱ１を構成するチャネルの辺の比（Ｗ1／Ｌ1）をＡ、トランジスタＱ３を構成するチャネルの辺の比（Ｗ3／Ｌ3）をＢとすると、一般に、その比（Ａ／Ｂ）により、基準電圧Ｖrefの各種特性が決定される。
【００４０】
図５は（Ａ／Ｂ）に対する温度係数の変化の特性を示す図である。
【００４１】
温度係数は、図４に示すように比（Ａ／Ｂ）が大きくなるほど大きくなる特性を有する。また、所定の比（Ａ0／Ｂ0）で温度係数１となり、温度に基準電圧Ｖrefが影響されなくなる。
【００４２】
したがって、トランジスタＱ１とトランジスタＱ３の比（Ａ／Ｂ）の設定により基準電圧Ｖrefの温度特性を所望の特性に設定できる。したがって、トランジスタＱ１とトランジスタＱ３の比（Ａ／Ｂ）をセンス抵抗Ｒｓの温度特性が基準電圧Ｖrefの温度特性により相殺されるように設定することにより、コンパレータ４２の出力が温度の影響を受けなくなる。
【００４３】
センス抵抗Ｒｓの検出電圧Ｖｓが温度に応じて大きくなる傾向を示す場合、基準電圧Ｖrefも温度に応じて大きくなるように設定することにより、コンパレータ４２の出力が温度による影響を受けないようにできる。これによって、温度によって、異なる電流でコンパレータ４２の出力が反転してしまうようなことがなくなる。
【００４４】
なお、本実施例では、過電流に適用したが、電流の低減を検出する場合、すなわち、過充電の検出に適用してもよい。
【００４５】
また、本実施例では、トランジスタＱ１、Ｑ２とトランジスタＱ３のチャネルの形状に応じて温度特性を設定しているが、抵抗Ｒ11、Ｒ12の幅、長さ、厚さなどの設定により温度特性を設定するようにしてもよい。
【００４６】
なお、本実施例では、センス抵抗Ｒｓの温度特性を相殺するように基準電圧生成回路４１を構成するトランジスタＱ１、Ｑ２、Ｑ３のチャネルの形状を設定したが、本実施例では、基準電圧生成回路４１のトランジスタＱ１、Ｑ２、Ｑ３のチャネル形状の設定により、温度特性を任意に設定することが可能であるため、温度特性を相殺するだけでなく、必要に応じて任意の温度特性を持たせるようにすることもできる。
【００４７】
また、基準電圧Ｖrefにセンス抵抗Ｒｓの温度特性を相殺するような温度特性を持たせるとともに、所定の温度で基準電圧Ｖrefを急降下させるように制御してもよい。
【００４８】
図６は基準電圧生成回路４１の変形例のブロック構成図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明は省略する。
【００４９】
本変形例の基準電圧生成回路６１は、基準電圧源７１、コンパレータ７２、スイッチ素子７３を付加した構成とされている。基準電圧源７１は、温度特性を持たない基準電圧Ｖref10を生成し、コンパレータ７２の反転入力端子に供給する。コンパレータ７２の非反転入力端子には、分圧回路５１から基準電圧Ｖrefが供給される。コンパレータ７２は、基準電圧Ｖrefと基準電圧Ｖref10とを比較して、基準電圧Ｖrefが基準電圧Ｖref10より大きくなると、ハイレベルを出力し、基準電圧Ｖrefが基準電圧Ｖref10より小さいときには、ローレベルを出力する。
【００５０】
コンパレータ７２の出力は、スイッチ素子７３に供給されている。スイッチ素子７３は、分圧回路５１からの基準電圧Ｖrefと基底電圧Ｖ0とが供給されており、コンパレータ７２の出力がローレベルのときには、分圧回路５１からの基準電圧Ｖrefをコンパレータ４２の反転入力端子に供給し、コンパレータ７２の出力がハイレベルのときには、基底電圧Ｖ0をコンパレータ４２の反転入力端子に供給する。
【００５１】
図７は基準電圧生成回路６１の温度に対する基準電圧Ｖrefの変化を示す図である。
【００５２】
図７に示すように所定の温度Ｔ0に達し、基準電圧Ｖrefが一定電圧Ｖref10に達すると、スイッチ素子７３が切り換わり、基底電圧Ｖ0がコンパレータ４２の反転入力端子に供給される。
【００５３】
本変形例によれば、基準電圧Ｖrefが所定電圧になったとき、すなわち、所定温度に達したときに、コンパレータ４２の反転入力端子に印加する電圧を基底電圧Ｖ0にすることにより、コンパレータ２２の出力を確実にハイレベルにし、スイッチングトランジスタＭ１をオフにし、蓄電池１１に流れる電流を切断できる。これによって過熱などから蓄電池１１を保護することが可能となる。
【００５４】
なお、本変形例では、基準電圧Ｖrefが所定電圧、すなわち、温度が所定温度Ｔ0より高くなると、基準電圧Ｖrefとして基底電圧Ｖ0をコンパレータ２２の反転入力端子に印加するようにしたが、基準電圧Ｖrefをキャパシタなどにより所定電圧に保持し、所定電圧をコンパレータ２２の反転入力端子に印加するようにしてもよい。
【図面の簡単な説明】
【００５５】
【図１】本発明の一実施例のブロック構成図である。
【図２】電流検出回路２１のブロック構成図である。
【図３】基準電圧生成回路４１の回路構成図である。
【図４】トランジスタＱ１の半導体チップ上での平面図である。
【図５】（Ａ／Ｂ）に対する温度係数の変化の特性を示す図である。
【図６】基準電圧生成回路４１の変形例のブロック構成図である。
【図７】基準電圧生成回路６１の動作説明図である。
【図８】電流検出回路のブロック構成図を示す。
【符号の説明】
【００５６】
１  電池パック
１１  蓄電池、１２  保護ＩＣ、
２１  電流検出回路、２２  制御回路
４１、６１  基準電圧生成回路、５１  分圧回路
７１  基準電圧源、４２、７２  コンパレータ、７３  スイッチ素子
Ｒｓ  センス抵抗、Ｒ１、Ｒ２  抵抗
Ｍ１  スイッチングトランジスタ、Ｑ１〜Ｑ３  トランジスタ
【図１】
2005241463.tif 000003
【図２】
2005241463.tif 000004
【図３】
2005241463.tif 000005
【図４】
2005241463.tif 000006
【図５】
2005241463.tif 000007
【図６】
2005241463.tif 000008
【図７】
2005241463.tif 000009
【図８】
2005241463.tif 000010