(57)【要約】【課題】  負電源を必要とせず、また、順方向駆動部を介さずに、発光素子に逆方向電流を供給できる電流制御型発光表示装置を提供する。【解決手段】  発光素子９の第１電極８は、第１のスイッチ素子７を介して０Ｖに設定される第２電源線に接続され、第２のスイッチ素子５を介して駆動部に接続される。発光素子９の第２電極１０は、正の任意の電圧を供給する電圧源３０又は０Ｖを供給する電圧源３１に選択的に接続される第３電源線に接続される。発光素子９の第１電極８の電位を、第２電源線の電位にし、第２電極１０の電位を、正の任意の電圧を供給する第３電源線の電位にして、発光素子９に逆方向電流を供給する。【選択図】    図１
2005084119.tif 000002
【特許請求の範囲】
【請求項１】
第１電極及び第２電極を有し、前記第１電極と第２電極との間で素子内に流れる順方向電流によって発光する発光素子を駆動する駆動回路であって、
第１の電圧に設定された第１の電源線から電流を引き出し、前記発光素子に順方向電流を供給する順方向駆動部と、
前記第１電極及び第２電極のうち、前記発光素子に順方向電流を流した際に高電位となる一方の電極と、第２の電圧に設定される第２の電源線との間を接続する第１のスイッチとを備え、
前記第１電極及び第２電極のうち、前記発光素子に順方向電流を流した際に低電位となる他方の電極が、前記第２の電圧よりも電圧が高い第３の電圧が供給される第３の電源線に接続され、前記第２の電源線と前記第３の電源線との間で、前記発光素子に逆方向電流を供給することを特徴とする発光素子の駆動回路。
【請求項２】
前記発光素子に順方向電流を供給するときには、前記第３の電源線には、前記第３の電圧に代えて、該第３の電圧よりも電圧が低い第４の電圧が供給される、請求項１に記載の発光素子の駆動回路。
【請求項３】
前記順方向駆動部と、前記発光素子との間を接続する第２のスイッチを更に有する、請求項１又は２に記載の駆動回路。
【請求項４】
前記第１のスイッチと前記第２のスイッチとが排他的に導通状態となる、請求項３に記載の発光素子の駆動回路。
【請求項５】
前記第１スイッチと前記第２のスイッチとが交互に導通状態となる、請求項４に記載の駆動回路。
【請求項６】
第１電極及び第２電極を有し、前記第１電極と第２電極との間で素子内に流れる順方向電流によって発光する発光素子と、
第１の電圧に設定された第１の電源線から電流を引き出し、前記発光素子に順方向電流を供給する順方向駆動部と、
前記第１電極及び第２電極のうち、前記発光素子に順方向電流を流した際に高電位となる一方の電極と、第２の電圧に設定される第２の電源線との間を接続する第１のスイッチとを備え、
前記第１電極及び第２電極のうち、前記発光素子に順方向電流を流した際に低電位となる他方の電極が、前記第２の電圧よりも電圧が高い第３の電圧が供給される第３の電源線に接続され、前記第２の電源線と前記第３の電源線との間で、前記発光素子に逆方向電流を供給することを特徴とする電流制御型発光表示装置。
【請求項７】
前記発光素子に順方向電流を供給するときには、前記第３の電源線には、前記第３の電圧に代えて、該第３の電圧よりも電圧が低い第４の電圧が供給される、請求項６に記載の電流制御型発光表示装置。
【請求項８】
前記順方向駆動部と、前記発光素子との間を接続する第２のスイッチを更に有する、請求項６又は７に記載の電流制御型発光表示装置。
【請求項９】
前記第１のスイッチと前記第２のスイッチとが排他的に導通状態となる、請求項８に記載の電流制御型発光表示装置。
【請求項１０】
前記第１スイッチと前記第２のスイッチとが交互に導通状態となる、請求項９に記載の電流制御型発光表示装置。
【請求項１１】
複数の画素回路がマトリックス状に配設された発光アレイと、該発光アレイの各列に対応して配設され、それぞれが列方向に並ぶ画素回路に輝度データを供給する複数のデータ線と、前記発光アレイの各行に対応して配設され、それぞれが行方向に並ぶ画素回路にゲート信号を供給するゲート線とを備える電流制御型発光表示装置において、
前記画素回路のそれぞれが、
第１電極及び第２電極を有し、前記第１電極と第２電極との間で素子内に流れる順方向電流によって発光する発光素子と、
前記ゲート信号に応答して、第１の電圧に設定された第１の電源線から前記輝度データに基づいて制御された電流を引き出し、前記発光素子に順方向電流を供給する順方向駆動部と、
前記第１電極及び第２電極のうち、前記発光素子に順方向電流を流した際に高電位となる一方の電極と、第２の電圧に設定される第２の電源線との間を接続する第１のスイッチとを備え、
前記第１電極及び第２電極のうち、前記発光素子に順方向電流を流した際に低電位となる他方の電極が、前記第２の電圧よりも電圧が高い第３の電圧が供給され、各行に対応して配線される第３の電源線に接続され、前記第２の電源線と前記第３の電源線との間で、前記発光素子に逆方向電流を供給することを特徴とする電流制御型発光表示装置。
【請求項１２】
前記発光素子に順方向電流を供給するときには、前記第３の電源線には、前記第３の電圧に代えて、該第３の電圧よりも電圧が低い第４の電圧が供給される、請求項１１に記載の発光素子の画素回路。
【請求項１３】
前記順方向駆動部と、前記発光素子との間を接続する第２のスイッチを更に有する、請求項１１又は１２に記載の画素回路。
【請求項１４】
前記第１のスイッチと前記第２のスイッチとが排他的に導通状態となる、請求項１３に記載の発光素子の画素回路。
【請求項１５】
前記第１スイッチと前記第２のスイッチとが交互に導通状態となる、請求項１４に記載の画素回路。
【請求項１６】
前記輝度データが電圧信号であり、前記順方向駆動部は、ゲート線に接続される制御端子を有する第３のスイッチと、該第３のスイッチを介してデータ線に接続される制御端子を有する電流制御素子と、該電流制御素子の制御端子の電位を保持するキャパシタとを備える、請求項１１から１５の何れか一に記載の電流制御型発光表示装置。
【請求項１７】
前記輝度データが電流信号であり、前記順方向駆動部は、前記データ線をレファレンス側とし前記発光素子を出力側とするカレントミラー構造を有する、請求項１１から１６の何れか一に記載の電流制御型発光表示装置。
【請求項１８】
前記輝度データが電流信号であり、前記順方向駆動部は、それぞれが前記ゲート線に接続された制御端子を有する第３及び第４のスイッチと、該第３及び第４のスイッチを介して前記データ線に接続される制御端子を有する電流制御素子と、該電流制御素子の制御端子の電位を保持するキャパシタとを備え、前記第３のスイッチと第４のスイッチとを直列に接続するノードと前記電流制御素子と前記第２のスイッチとを接続するノードとが相互に接続される、請求項１３から１５の何れか一に記載の電流制御型発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子の駆動回路に関し、更に詳しくは、素子電流に応じて発光する発光素子を駆動する駆動回路に関する。また、本発明は、素子電流に応じて発光する発光素子を用いた電流制御型発光表示装置に関する。
【背景技術】
【０００２】
電流制御型発光表示装置は、一般に、マトリクス状に配列された発光素子を有し、素子の発光現象を用いて表示制御を行う。電流制御型発光表示装置では、発光素子として、発光効率が高い素子を用いることで、低消費電力の表示装置を実現できる。特に、アクティブマトリクス型の電流制御型発光表示装置では、単位時間当たりに流れる電流が、単純マトリクス型などの電流制御型発光表示装置に比して低く、画像を、低電圧及び低消費電力で表示することが可能である。アクティブマトリクス型の電流制御型発光表示装置の発光素子には、近年、低電圧及び低電流で発光できる有機ＥＬなどが用いられている。
【０００３】
有機ＥＬ素子は、低電圧及び低電流で駆動できる一方、素子の成膜後の状態において、陽極と陰極の間で発生する短絡欠陥によって、発光素子が発光しないことがある。発生した短絡欠陥は、発光時に陽極と陰極の間に発生する電圧と逆方向で、かつ、一定値以上の電圧を印加することで解消できることができる。言い換えると、陽極と陰極との間に一定値以上の逆バイアス電圧を発光素子に印加し、十分な逆方向電流を流して短絡欠陥部分を絶縁状態とすることで解消できる。有機ＥＬ素子を用いた電流制御型発光表示装置では、素子の成膜後に、発光素子に逆バイアス電圧を印加して、発生した短絡欠陥を消滅させている。
【０００４】
上記の他に、有機ＥＬ素子では、素子に順方向電流を流し続けるときにも、短絡欠陥が発生することがある。この場合にも、上記と同様に、素子に逆バイアス電圧を印加することで、短絡欠陥を消滅させて、正常な発光状態を回復させることができる。また、有機ＥＬ素子に逆バイアス電圧を印加すると、順方向電流のみを流し続ける場合に比して、発光素子の寿命が伸びることがある。このような観点からも、有機ＥＬ素子には、逆バイアス電圧を印加することが望ましい。
【０００５】
従来の電流制御型発光表示装置で、発光素子に逆バイアス電圧を印加する技術としては、特許文献１に記載された技術が知られている。特許文献１では、発光素子に逆バイアス電圧を印加して、素子の寿命を伸ばすことを目的としている。また、この技術では、発光素子に逆バイアス電圧を印加することにより、素子の短絡欠陥を低減することができる。
【０００６】
図１６は、特許文献１に記載された従来の表示装置の一部を示している。同図において、信号電流を供給するソース信号線４１は、第１のスイッチングトランジスタ４７ｃのドレインに接続され、第１のゲート信号線４２は、第１のスイッチングトランジスタ４７ｃのゲート、及び、第２のスイッチングトランジスタ４７ｂのゲートに接続される。第１のスイッチングトランジスタ４７ｃのソースは、第２のスイッチングトランジスタ４７ｂのドレイン、駆動トランジスタ４７ａのドレイン、及び、第３のスイッチングトランジスタ４７ｄのソースと接続される。駆動トランジスタ４７ａのソースは、ＥＬ電源線４５に接続される。第２のスイッチングトランジスタ４７ｂのソースは、駆動トランジスタ４７ａのゲートに接続され、蓄積容量４４を介してＥＬ電源線４５に接続される。
【０００７】
第２のゲート信号線４３は、第３のスイッチングトランジスタ４７ｄのゲート、及び、第４のスイッチングトランジスタ４７ｅのゲートに接続される。第４のスイッチングトランジスタ４７ｅのドレインは、逆バイアス電源線４８に接続される。ＥＬ素子４６の一方の電極は、第３のスイッチングトランジスタ４７ｄのドレイン、及び、第４のスイッチングトランジスタ４７ｅのソースに接続され、ＥＬ素子４６の他方の電極は、電源線４９に接続される。
【０００８】
特許文献１に記載の技術では、１フレーム期間内の選択期間に、第１のゲート信号線４２にＬレベルの電圧が供給され、第２のスイッチングトランジスタ４７ｂ、及び、第１のスイッチングトランジスタ４７ｃは、それぞれ導通状態となる。このとき、第２のゲート信号線４３にはＨレベルの電圧が供給され、第３のスイッチングトランジスタ４７ｄは遮断状態となる。これにより、駆動トランジスタ４７ａにはソース信号線４１から供給された信号電流に応じて制御された電流が流れ、駆動トランジスタ４７ａのゲート及び蓄積容量４４の一端には、ソース信号線４１から供給された信号電流に応じた電圧が発生する。
【０００９】
選択期間が終了すると、第１のゲート信号線４２にはＨレベルの電圧が供給され、第２のスイッチングトランジスタ４７ｂ、及び、第１のスイッチングトランジスタ４７ｃは、それぞれ遮断状態となる。第２のスイッチングトランジスタ４７ｂが遮断状態となるため、駆動トランジスタ４７ａのゲート及び蓄積容量４４の一端に生じた電圧は、蓄積容量４４によって保持される。このとき、第２のゲート信号線４３に供給される電圧がＬレベルであれば、第３のスイッチングトランジスタ４７ｄは導通状態であり、第４のスイッチングトランジスタ４７ｅは遮断状態であるため、ＥＬ電源線４５から供給される、駆動トランジスタ４７ａのソース−ドレイン電流は、第３のスイッチングトランジスタ４７ｄを介して、ＥＬ素子４６に流れ込む。
【００１０】
上記とは異なり、選択期間終了後に、第２のゲート信号線４３に供給される電圧がＨレベルであれば、第３のスイッチングトランジスタ４７ｄは遮断状態となり、第４のスイッチングトランジスタ４７ｅは導通状態となって、ＥＬ電源線４５からＥＬ素子４６へ向かって電流は流れない。この場合には、第４のスイッチングトランジスタ４７ｅが導通状態であるため、ＥＬ素子４６の一方の電極には、ＥＬ素子４６に逆バイアス電圧を印加するための逆バイアス電源線４８に供給される電圧が印加される。通常、ＥＬ素子４６の他方の電極に接続される電源線４９に供給される電圧は、０Ｖ又は負電圧である。このため、ＥＬ素子４６の第３のスイッチングトランジスタ４７ｄ及び第４のスイッチングトランジスタ４７ｅ側の電位が、電源線４９側よりも低い電位となるように、逆バイアス電源線４８には、電源線４９の電圧に比して値が低い負電圧が供給される。
【００１１】
特許文献１に記載の技術では、上記のように、電源線４９に供給される電圧が負電圧である場合には、負電源が２つ必要であり、電源線４９に供給される電圧が０Ｖである場合には、負電源が１つ必要である。すなわち、特許文献１に記載の技術では、ＥＬ素子４６に逆バイアスを印加するためには、負電源が少なくとも１つ必要である。このため、特許文献１に記載の技術では、表示装置の小型化及び低コスト化が困難である。また、逆バイアス電源線４８には負電圧が印加され、第２のゲート信号線４３にはＨレベルの電圧が印加されるため、第３のスイッチングトランジスタ４７ｄのゲート−ソース間及びゲート−ドレイン間、並びに、第４のスイッチングトランジスタ４７ｅのゲート−ソース間及びゲート−ドレイン間には、Ｈレベルの電圧に負電圧の絶対値を加算した過大電圧が印加される。このため、第３のスイッチングトランジスタ４７ｄ、及び、第４のスイッチングトランジスタ４７ｅでは、ゲート絶縁破壊や、電気的特性の劣化が起こりやすいという問題もある。
【００１２】
発光素子に逆バイアス電圧を印加する別の技術としては、特許文献２に記載された技術が知られている。特許文献２では、発光素子に逆バイアス電圧を印加することにより、素子の膜質劣化による寿命の低下を抑制することなどを目的としている。図１７は、特許文献２に記載された従来の表示装置の画素回路を示している。特許文献２に記載の表示装置５０の画素回路５４では、ＥＬ素子５６の一端に外部電源５３が接続され、その外部電源５３の電圧を調整することによって、ＥＬ素子５６に逆バイアス電圧を印加する。具体的には、外部電源５３の電圧と、電源線５５の電圧との関係を、（外部電源５３）＞（電源線５５）に設定してＥＬ素子５６に逆バイアス電圧を印加し、発光時にＥＬ素子５６に供給する電流値を制御するための第２の薄膜トランジスタ５８を介して、ＥＬ素子５６に逆バイアス電流を供給する。
【００１３】
ここで、短絡欠陥が発生しているＥＬ素子５６に逆バイアス電圧を印加すると、ＥＬ素子５６には、発光時のおよそ数十倍以上の大電流が流れる。一般に、スイッチング素子などの、導通と遮断を制御する素子では、大電流を流すためには、そのサイズを大きく設定する必要、例えば薄膜トランジスタではチャネル幅を広く設定する必要がある。このため、図１７に示す構成において、短絡欠陥が解消する程度に大きな逆方向電流をＥＬ素子５６に流そうとするときには、発光時にＥＬ素子５６に流す電流を制御する電流制御用トランジスタである第２の薄膜トランジスタ５８には、逆方向の大電流に対応した大きなサイズが要求される。
【００１４】
しかし、第２の薄膜トランジスタ５８は、そのチャネル幅が、発光時にＥＬ素子５６へ供給する電流を高精度に制御するための値に設定されるため、チャネル幅を十分に大きくすることはできない。このため、ＥＬ素子５６に供給される逆方向電流は、第２の薄膜トランジスタ５８によって、その電流値が制限される。従って、図１７に示す構成では、ＥＬ素子５６に十分な逆方向電流を流すことができず、短絡欠陥を解消することが困難である。第２の薄膜トランジスタ５８の低い電流性能を補い、逆バイアス印加時にＥＬ素子５６の短絡欠陥箇所に十分な電流を流すために、第２の薄膜トランジスタ５８のゲート−ソース間に大きな電位差を与えることも考えられる。しかし、この場合には、ゲート-ソース間に印加される電圧が過大となって、ゲート−ソース間電圧が耐電圧を越え、薄膜トランジスタが破壊することがあり、発光表示装置の信頼性が低下するという問題がある。
【特許文献１】特開２００３−１２２３０４号公報  （図５）
【特許文献２】特開２００２−１６９５０９号公報  （図２及び図６）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上述のように、特許文献１に記載の技術では、ＥＬ素子に逆バイアス電圧を印加するために、少なくとも１つの負電源を必要とし、表示装置の小型化や低コスト化、低消費電力化が困難である。また、逆バイアス電源線４８には負電圧が印加され、第２のゲート信号線４３にはＨレベルの電圧が印加されるため、第３のスイッチングトランジスタ４７ｄ及び第４のスイッチングトランジスタ４７ｅには過大電圧が印加され、ゲート絶縁破壊や、電気的特性の劣化が起こりやすいという問題もある。
【００１６】
特許文献２に記載の技術では、発光時にＥＬ素子に供給する電流を制御するための電流制御用トランジスタを介して逆バイアス電流を供給する構成を採用し、負電源を必要とはしないが、電流制御用トランジスタに、短絡箇所を絶縁状態にするために必要な大電流を流すことができないため、この構成によって、ＥＬ素子の短絡欠陥を解消することが困難である。また、特許文献２に記載の技術において、電流制御用トランジスタのゲート−ソース間に、過大電圧を印加して、大きな逆バイアス電流を流そうとする場合には、電流制御用トランジスタの破壊や電気的特性の劣化を回避することができず、信頼性の低下が問題となる。
【００１７】
本発明は、上記従来技術の問題点を解消するためになされたものであり、負電源を必要とせず、また、逆バイアス印加時に、発光素子の電流制御用トランジスタに過大な電流を流すことがなく、短絡欠陥を解消できる程度に十分大きな電流を発光素子に供給することができる発光素子の駆動回路、及び、電流制御型発光表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、本発明の発光素子の駆動回路は、第１電極及び第２電極を有し、前記第１電極と第２電極との間で素子内に流れる順方向電流によって発光する発光素子を駆動する駆動回路であって、第１の電圧に設定された第１の電源線から電流を引き出し、前記発光素子に順方向電流を供給する順方向駆動部と、前記第１電極及び第２電極のうち、前記発光素子に順方向電流を流した際に高電位となる一方の電極と、第２の電圧に設定される第２の電源線との間を接続する第１のスイッチとを備え、前記第１電極及び第２電極のうち、前記発光素子に順方向電流を流した際に低電位となる他方の電極が、前記第２の電圧よりも電圧が高い第３の電圧が供給される第３の電源線に接続され、前記第２の電源線と前記第３の電源線との間で、前記発光素子に逆方向電流を供給することを特徴とする。
【００１９】
また、本発明の第１の視点の電流駆動型発光表示装置は、第１電極及び第２電極を有し、前記第１電極と第２電極との間で素子内に流れる順方向電流によって発光する発光素子と、第１の電圧に設定された第１の電源線から電流を引き出し、前記発光素子に順方向電流を供給する順方向駆動部と、前記第１電極及び第２電極のうち、前記発光素子に順方向電流を流した際に高電位となる一方の電極と、第２の電圧に設定される第２の電源線との間を接続する第１のスイッチとを備え、前記第１電極及び第２電極のうち、前記発光素子に順方向電流を流した際に低電位となる他方の電極が、前記第２の電圧よりも電圧が高い第３の電圧が供給される第３の電源線に接続され、前記第２の電源線と前記第３の電源線との間で、前記発光素子に逆方向電流を供給することを特徴とする。
【００２０】
本発明の第２の視点の電流駆動型発光表示装置は、複数の画素回路がマトリックス状に配設された発光アレイと、該発光アレイの各列に対応して配設され、それぞれが列方向に並ぶ画素回路に輝度データを供給する複数のデータ線と、前記発光アレイの各行に対応して配設され、それぞれが行方向に並ぶ画素回路にゲート信号を供給するゲート線とを備える電流制御型発光表示装置において、前記画素回路のそれぞれが、第１電極及び第２電極を有し、前記第１電極と第２電極との間で素子内に流れる順方向電流によって発光する発光素子と、前記ゲート信号に応答して、第１の電圧に設定された第１の電源線から前記輝度データに基づいて制御された電流を引き出し、前記発光素子に順方向電流を供給する順方向駆動部と、前記第１電極及び第２電極のうち、前記発光素子に順方向電流を流した際に高電位となる一方の電極と、第２の電圧に設定される第２の電源線との間を接続する第１のスイッチとを備え、前記第１電極及び第２電極のうち、前記発光素子に順方向電流を流した際に低電位となる他方の電極が、前記第２の電圧よりも電圧が高い第３の電圧が供給され、各行に対応して配線される第３の電源線に接続され、前記第２の電源線と前記第３の電源線との間で、前記発光素子に逆方向電流を供給することを特徴とする。
【００２１】
本発明の発光素子の駆動回路及び電流駆動型発光表示装置では、第１電源線と第３電源線との間に印加される電圧により、発光素子に、順方向電流とは方向が逆の逆方向電流を供給できるため、発光素子に逆バイアスを印加するための負電源を必要としない。また、順方向駆動部を介さずに、発光素子に逆方向電流を供給できるため、順方向駆動部の電流制御素子の電気的特性の劣化又は破壊を回避しつつ、発光素子の短絡欠陥を解消できる。なお、電流制御素子又はスイッチ素子としては、アモルファス又は多結晶シリコン薄膜トランジスタ等のエンハンスメント型のＭＯＳトランジスタを使用することができる。
【００２２】
本発明の発光素子の駆動回路及び電流駆動型発光表示装置では、前記発光素子に順方向電流を供給するときには、前記第３の電源線には、前記第３の電圧に代えて、該第３の電圧よりも電圧が低い第４の電圧が供給されることが好ましい。この場合、例えば第３の電源線に第４の電圧として接地電圧を供給し、順方向駆動部から、発光素子に順方向電流を供給することができる、
【００２３】
本発明の発光素子の駆動回路及び電流駆動型発光表示装置では、前記順方向駆動部と、前記発光素子との間を接続する第２のスイッチを更に有する構成を採用することができる。この場合、任意の時点で、順方向駆動部と発光素子との間を切り離すことができる。
【００２４】
本発明の発光素子の駆動回路及び電流駆動型発光表示装置では、前記第１のスイッチと、前記第２のスイッチとが排他的に導通状態となることが好ましくい。この場合、第１のスイッチを導通状態にして発光素子に逆方向電圧を印加する際に、第２のスイッチを遮断状態にして順方向駆動部と発光素子との間を切り離すことができる。
【００２５】
本発明の発光素子の駆動回路及び電流駆動型発光表示装置では、前記第１スイッチと前記第２のスイッチとが交互に導通状態となることが好ましい。この場合、発光素子を発光させる動作と、発光素子に逆方向電流を供給する動作とを交互に行うことができ、表示を行いつつ、発光素子の長寿命化を図ることができる。
【００２６】
本発明の第２の視点の電流駆動型発光表示装置では、前記輝度データが電圧信号であり、前記順方向駆動部は、ゲート線に接続される制御端子を有する第３のスイッチと、該第３のスイッチを介してデータ線に接続される制御端子を有する電流制御素子と、該電流制御素子の制御端子の電位を保持するキャパシタとを備える構成を採用することができる。
【００２７】
本発明の第２の視点の電流駆動型発光表示装置では、前記輝度データが電流信号であり、前記順方向駆動部は、前記データ線をレファレンス側とし前記発光素子を出力側とするカレントミラー構造を有する構成を採用することができる。
【００２８】
本発明の第２の視点の電流駆動型発光表示装置では、前記輝度データが電流信号であり、前記順方向駆動部は、それぞれが前記ゲート線に接続された制御端子を有する第３及び第４のスイッチと、該第３及び第４のスイッチを介して前記データ線に接続される制御端子を有する電流制御素子と、該電流制御素子の制御端子の電位を保持するキャパシタとを備え、前記第３のスイッチと第４のスイッチとを直列に接続するノードと前記電流制御素子と前記第２のスイッチとを接続するノードとが相互に接続される構成を採用することができる。
【発明の効果】
【００２９】
本発明の発光素子の駆動回路及び電流駆動型発光表示装置では、発光素子に逆バイアスを印加するための負電源を必要としないため、装置の小型化を図ることができる。また、順方向駆動部を介さずに、発光素子に、順方向電流とは方向が逆の逆方向電流を供給できるため、順方向駆動部の電流制御素子の電気的特性の劣化又は破壊を回避しつつ、発光素子の短絡欠陥を解消できる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照し、本発明の実施形態例に基づいて、本発明を更に詳細に説明する。図１は、本発明の第１実施形態例の電流制御型発光表示装置の一部を示している。この表示装置１００は、携帯電話機や携帯情報端末装置の表示装置、テレビ又はコンピュータ等の表示装置として使用することができる。表示装置１００は、ゲート線１３と複数のデータ線３とを有し、ゲート線１３と各データ線３との交点付近に、画素回路２を有する。なお、同図では、同じゲート線１３に接続される１行の画素回路２を図示しているが、実際には、表示装置１００にはゲート線１３が複数本配線され、表示装置１００は、マトリクス状に配置される複数の画素回路２を有する。また、以下では、表示装置１００で使用するＨレベルの電圧は、第１電源線１に供給する電圧と等しい電圧、又は、それよりも高い電圧とし、Ｌレベルの電圧は０Ｖとする。
【００３１】
各画素回路２は、それぞれ、駆動部４、第１のスイッチ素子７、第２のスイッチ素子５、及び、発光素子９を備える。各画素回路２は、それぞれ、第１電源線１、第２電源線１２、第３電源線１１、データ線３、ゲート線１３、及び、第１制御線６に接続される。第１電源線１及び第２電源線１２は、表示装置内の各画素回路２に共通に接続される。第３電源線１１、ゲート線１３、及び、第１制御線６は、一行の画素回路２に共通に接続され、データ線３は、１列の画素回路２に共通に接続される。第１電源線１は、正の任意の電圧を供給し、第２電源線１２は、接地電圧（０Ｖ）を供給する。第３電源線１１は、第１電圧源３０から供給される電圧（正の任意の電圧）、又は、第２電圧源３１から供給される接地電圧（０Ｖ）を供給する。第３電源線１１が正の任意の電圧を供給するか、或いは、０Ｖを供給するかは、第２制御線２９から供給される信号によって決定される。
【００３２】
第２制御線２９は、第３のスイッチ素子２７の制御端子、及び、第４のスイッチ素子２８の制御端子に接続される。第３のスイッチ素子２７、及び、第４のスイッチ素子２８は、正の任意の電圧を供給する第１電圧源３０と、０Ｖの電圧を供給する第２電圧源３１との間に直列に接続され、その中間ノードは、第３電源線１１に接続される。第３のスイッチ素子２７及び第４のスイッチ素子２８は、それぞれ、第２制御線２９に供給される信号によって、その導通状態及び遮断状態が制御される。第３のスイッチ素子２７は、例えばゲートを制御端子とするｐ−ＭＯＳトランジスタで構成され、第４のスイッチ素子２８は、例えばゲートを制御端子とするｎ−ＭＯＳトランジスタで構成される。第３のスイッチ素子２７、及び、第４のスイッチ素子２８は、排他的に導通状態となり、第３電源線１１は、第２制御線２９に供給される信号に基づいて、第１電圧源３０、又は、第２電圧源３１と選択的に接続される。
【００３３】
各データ線３には、それぞれ、対応する画素の発光素子９が発光すべき輝度に応じたデータ信号が供給される。データ線３に供給されるデータ信号は、電流信号又は電圧信号として構成される。データ信号が電流信号として構成されるか、或いは、電圧信号として構成されるかは、駆動部４が採用する回路構成によって定まる。ゲート線１３には、周期的に所定の期間だけＨレベルとなるパルス状の電圧信号が供給される。同じゲート線１３に接続される各画素回路２の発光素子９には、対応する駆動部４から、ゲート線１３のＨレベル期間に、対応するデータ線３に供給されるデータ信号に応じた電流が、それぞれ供給される。
【００３４】
第１制御線６は、第２のスイッチ素子５の制御端子、及び、第２のスイッチ素子５の制御端子に接続される。第２のスイッチ素子５は、駆動部４と発光素子９との間を接続し、第２のスイッチ素子５は、第２のスイッチ素子５と発光素子９との間の中間ノードと、第２電源線１２との間を接続する。第２のスイッチ素子５及び第２のスイッチ素子５は、それぞれ、第１制御線６に供給される信号によって、導通状態及び遮断状態が制御される。第２のスイッチ素子５は、ｐ−ＭＯＳトランジスタで構成され、第２のスイッチ素子５は、例えばｎ−ＭＯＳトランジスタで構成される。第２のスイッチ素子５、及び、第２のスイッチ素子５は、排他的に導通状態となり、一方が導通状態であるときには、他方は遮断状態となる。
【００３５】
駆動部４は、第１電源線１、データ線３、ゲート線１３、及び、第２のスイッチ素子５の電流路と接続される。駆動部４は、発光素子９の素子電流を制御するための電流制御用トランジスタを有し、ゲート線１３にＨレベルの信号が供給される期間にデータ線３に供給されるデータ信号に応じた電流を生成し、生成した電流を、電流制御用トランジスタから、第２のスイッチ素子５を介して発光素子９に出力する。駆動部４は、ゲート線１３にＬレベルの電圧信号が供給される期間では、直前のＨレベル期間に生成した電流を継続して出力する。ゲート線１３には、所定のＨレベル期間を有する周期的なパルス状の電圧信号が供給されており、駆動部４が出力する電流の電流値は、ゲート線１３のＨレベル期間に対応して、周期的に更新される。
【００３６】
発光素子９は、有機ＥＬ素子として構成され、素子電流に応じた輝度で発光する。発光素子９の第１電極８は、第２のスイッチ素子５を介して駆動部４に接続され、更に、第２のスイッチ素子５を介して第２電源線１２に接続される。また、発光素子９の第２電極１０は、第３電源線１１に接続される。なお、ここでは、発光素子９において、第１電極８の電圧が、第２電極１０の電圧よりも高い状態を順バイアスとし、第１電極８から第２電極１０の方向へ流れる電流を順方向電流とする。また、これとは逆に、第２電極１０の電圧が、第１電極８の電圧よりも高い状態を逆バイアスとし、第２電極１０から第１電極８の方向へ流れる電流を逆方向電流とする。
【００３７】
図２（ａ）は、発光素子の断面を示し、同図（ｂ）は、その等価回路を示している。発光素子９は、第１電極８と第２電極１０とに挟まれた有機層２２を有する。発光素子９の通常時の等価回路は、同図（ｂ）に示すように、ダイオードで表すことができる。図３は、発光素子の電流−電圧特性を示している。発光素子９に印加される順方向電圧がしきい値電圧Ｖｔｈ１を超えると、発光素子９には電流が流れる。発光素子９が短絡欠陥を有しないとき、第２のスイッチ素子５を介して駆動部４から供給される順方向電流は、全て発光素子９を流れ、発光素子９は、供給される順方向電流値に応じた輝度で発光する。
【００３８】
図４は、発光素子を階調データに応じた輝度で発光させる際に各部に印加する信号の波形をタイミングチャートとして示している。データ線３には、データ信号として、各画素が表示すべき階調に応じて変化する電流信号又は電圧信号が供給される。データ線３に、注目画素が表示すべき階調のデータ信号が供給される期間を選択期間とすると、注目画素の画素回路２に接続するゲート線１３には、選択期間又は選択期間より短い期間だけＨレベルとなり、それ以外の期間はＬレベルとなるパルス状の電圧信号が供給される。選択期間の開始時刻から、次の選択期間の開始時刻までの期間を垂直期間とすると、ゲート線１３に供給される電圧信号は、１垂直期間に、パルス状に１回だけ立ち上がる。駆動部４は、ゲート線１３のＨレベル期間にデータ線３に供給されるデータ信号に応じた電流を生成し、次にゲート線１３がＨレベルに立ち上がるまで、生成した電流を、継続して第２のスイッチ素子５に向けて出力する。
【００３９】
発光素子９を階調データに応じて発光させるときには、第１制御線６には、Ｌレベルの電圧信号が供給され、第２制御線２９には、Ｈレベルの電圧信号が供給される。画素回路２では、Ｌレベルの第１制御線６に基づいて、第２のスイッチ素子５は導通状態となり、第２のスイッチ素子５は遮断状態となって、発光素子９は、第２のスイッチ素子５を介して駆動部４と接続される。一方、Ｈレベルの第２制御線２９に基づいて、第３のスイッチ素子２７は遮断状態となり、第４のスイッチ素子２８は導通状態となって、第３電源線１１は、０Ｖを供給する電圧源３１に接続される。これにより、発光素子９の第２電極１０の電位は、０Ｖとなる。このとき、第２のスイッチ素子５は遮断状態であるため、駆動部４が出力する電流は、第２のスイッチ素子５及び発光素子９を介して第３電源線１１に向かって流れる。このようにして、駆動部４が出力する、ゲート線１３のＨレベル期間のデータ線３に供給されるデータ信号に応じた電流は、発光素子９に供給され、発光素子９は、供給される電流のレベルに応じた輝度で発光する。
【００４０】
ここで、図５（ａ）は、欠陥が発生した発光素子の断面を示し、同図（ｂ）は、その等価回路を示している。同図の例では、発光素子９は、有機層２２の成膜後の状態において、第１電極８と第２電極１０との間において、短絡欠陥が発生している箇所（Ｓ１）、及び、素子に順方向電流を流し続けると短絡欠陥が発生する箇所（Ｓ２）を有する。発光素子９が、短絡欠陥を有するとき、その等価回路は、同図（ｂ）に示すように、ダイオードと、それに並列に接続された低抵抗の抵抗素子Ｒｓとで表すことができる。
【００４１】
発光素子９が短絡欠陥を有する場合には、第２のスイッチ素子５を介して駆動部４から供給される電流は、低抵抗の抵抗素子Ｒｓを流れ、素子電流がほぼ０となる。このため、発光素子９が発光すべき階調に応じて発光せず、発光不良となる。このような発光不良は、発光素子９に、図３に示すしきい値Ｖｔｈ２を超える逆方向電圧を印加し、十分な逆方向電流を流して、短絡箇所を絶縁化することで解消できる。また、発光素子９が順方向電流を流し続けると短絡状態となる可能性がある箇所（Ｓ２）を有するとき、発光素子９に逆方向電流を流すと、短絡状態となる可能性がある箇所（Ｓ２）を絶縁化することができ、短絡欠陥の発生を未然に防ぐことができる。
【００４２】
図６は、発光素子に逆バイアス電圧を印加する際に各部に印加する信号の波形をタイミングチャートとして示している。同図に示す信号は、通常の画像表示を行わないとき、例えば電流駆動型発光表示装置の検査工程において、各部に印加される。データ線３、及び、ゲート線１３に供給される信号は、図４に示す発光素子９を発光させる際の信号と同様にすることができる。発光素子９に逆バイアス電圧を印加するときには、第１制御線６には、Ｈレベルの電圧信号が供給され、第２制御線２９には、Ｌレベルの電圧信号が供給される。
【００４３】
画素回路２では、第１制御線６のＨレベルの信号に基づいて、第２のスイッチ素子５が遮断状態となり、第２のスイッチ素子５が導通状態となる。第２のスイッチ素子５が遮断状態となるため、駆動部４が出力する電流は、発光素子９には供給されず、発光素子９の第１電極８は、導通状態の第２のスイッチ素子５を介して、０Ｖを供給する第２電源線１２と接続される。一方、第２制御線２９のＬレベル信号に基づいて、第３のスイッチ素子２７が導通状態となり、第４のスイッチ素子２８が遮断状態となるため、第３電源線１１は、正の任意の電圧を供給する電圧源３０側に接続される。このように、発光素子９の第１電極８に印加される電圧が０Ｖとなり、第２電極１０に印加される電圧が正の任意の電圧となるため、発光素子９には、点灯時に第１電極８と第２電極１０との間に発生する電圧と逆の電圧、つまり、逆バイアス電圧が印加される。発光素子９に短絡欠陥が発生しているとき、しきい値Ｖｔｈ２（図３）を超える逆バイアス電圧を印加すると、発光素子９に十分な逆方向電流が流れて、発光素子９内で発生している短絡欠陥が解消される。
【００４４】
本実施形態例では、上述のように、発光素子９の第１電極８を、第２のスイッチ素子５を介して、０Ｖを供給する第２電源線１２に接続するとき、発光素子の第２電極１０に接続する第３電源線１１を、第３のスイッチ素子２７を介して正の任意の電圧を供給する第１電圧源３０に接続して、発光素子９に逆バイアス電圧を印加する。発光素子９に逆バイアス電圧を印加することで、発光素子９の短絡欠陥を抑制することができ、生産性の高い電流制御型発光表示装置を得ることができる。本実施形態例では、負電源を用いることなく、発光素子９に逆バイアス電圧を印加できる構成を採用するため、電流制御型発光表示装置の小型化、低消費電力化、及び、低コスト化が可能である。また、表示装置１００の検査時には、電流制御型発光表示装置の外部に、発光素子９に逆バイアス電圧を印加するための装置を必要としないため、検査工程の簡素化と検査時間の短縮とを図ることができる。
【００４５】
また、本実施形態例では、発光時の電流を制御する電流制御用トランジスタを介さずに、発光素子９に逆方向電流を供給する構成を採用する。このため、発光素子９に供給される逆方向電流の電流値が、駆動部４内の電流制御用トランジスタによって制限されることはない。本実施形態例では、発光素子９の短絡欠陥を解消させる際に、駆動部４内の電流制御用トランジスタに大きな逆方向電流を流す事態を回避することができるため、信頼性の高い電流制御型発光表示装置を得ることができる。
【００４６】
本実施形態例の説明では、発光素子９を発光させる動作（図４）と、逆バイアスを印加する動作（図６）とが分離されたものとしていたが、これら双方の動作は、分離されている必要なない。表示装置１００では、１垂直期間を発光期間と非発光期間とに分け、発光期間では、図４と同様な信号を表示装置１００の各部に印加して発光素子９を発光させ、非発光期間では、図６と同様な信号を表示装置１００の各部に印加して発光素子９に逆バイアスを印加することもできる。図７は、発光素子の非発光期間に逆バイアス電圧を印加する際に各部に印加する信号の波形をタイミングチャートとして示している。同図の例では、選択期間を含む選択期間前後の第１制御線６のＨレベル期間（第２制御線２９のＬレベル期間）に対応する期間が非発光期間であり、第１制御線６のＬレベル期間（第２制御線２９のＨレベル期間）に対応する期間が発光期間である。
【００４７】
データ線３及びゲート線１３には、図４に示す発光素子９を発光させる際の信号と同様の信号が供給され、駆動部４は、ゲート線１３のＨレベル期間にデータ線３に供給されるデータ信号に応じた電流値の電流を出力する。第１制御線６にＬレベルの電圧信号が供給され、第２制御線２９にＨレベルの電圧信号が供給される発光期間では、図４に示す発光時と同様に、発光素子９の第１電極８は駆動部４と接続され、第２電極１０は０Ｖを供給する第２電源３１に接続される第３電源線１１と接続される。これにより、駆動部４から出力される、直前の選択期間にデータ線３に供給される信号に応じた電流は、導通状態の第２のスイッチ素子５を介して発光素子９に供給され、発光素子９が発光する。
【００４８】
一方、第１制御線６にＨレベルの電圧信号が供給され、第２制御線２９にＬレベルの電圧信号が供給される非発光期間では、図６に示す逆バイアス電圧印加時と同様に、駆動部４から出力される電流が、遮断状態の第２のスイッチ素子５によって遮断されるため、発光素子９は、発光しない。また、発光素子９の第１電極８は、導通状態の第２のスイッチ素子５を介して、０Ｖを供給する第２電源線１２に接続され、第２電極１０は、正の任意の電圧を供給する第１電源３０に接続される第３電源線１１に接続される。これにより、発光素子９には、逆バイアス電圧が印加され、発光素子９には、逆方向電流が流れる。
【００４９】
上述の例では、表示装置１００が画像を表示する通常動作時において、発光素子９を発光させる動作と、発光素子９に逆バイアス電圧を印加させる動作とを交互に繰り返して行う。これにより、画像を表示しつつ、発光素子９の特性劣化を回避することができ、また、電流制御型発光表示装置の寿命を伸ばすことができる。検査工程において、表示装置１００の各部に図７と同様な信号を印加する構成を採用する場合には、表示装置１００の表示状態の検査と、短絡欠陥の解消とを同時進行で行うことができ、更なる検査工程の簡素化と検査時間の短縮とを図ることができる。
【００５０】
図８は、本発明の第２実施形態例の電流駆動型発光表示装置の構成を示している。なお、同図に示す回路図では、図１では複数が示される画素回路２の１つのみを示している。本実施形態例の表示装置１００ａでは、図１に示す駆動部４に相当する駆動部４ａが、キャパシタ１４、電流制御素子１５、及び、第５のスイッチ素子１６により構成され、データ線３には、電圧信号が供給される。駆動部４ａでは、電流制御素子（電流制御用トランジスタ）１５は、第１電源線１と第２のスイッチ素子５との間に接続される。電流制御素子１５の制御端子（ゲート）は、キャパシタ１４を介して第１電源線１に接続され、第５のスイッチ素子１６を介してデータ線３と更に接続される。第５のスイッチ素子１６の制御端子は、ゲート線１３に接続される。
【００５１】
本実施形態例の表示装置１００ａにおいて、発光素子９を発光させるときに各部に印加する信号は、図４に示す、第１実施形態例の表示装置１００の各部に印加する信号と同様である。データ線３には、画素が表示すべき階調に応じたデータ信号として電圧信号が供給される。選択期間以外の期間では、ゲート線１３にはＬレベルの電圧信号が供給され、第５のスイッチ素子１６は遮断状態となって、データ線３と電流制御素子１５の制御端子とが切り離される。選択期間中に、ゲート線１３にＨレベルの電圧信号が供給されると、第５のスイッチ素子１６は導通状態となり、データ線３と電流制御素子１５の制御端子とが接続される。電流制御素子１５は、制御端子に入力された、データ線３に供給されるデータ信号の電圧レベルに基づく電流値の電流を第２のスイッチ素子５に向けて出力する。
【００５２】
データ線３から電流制御素子１５に入力された電圧信号は、キャパシタ１４によって保持される。このため、電流制御素子１５は、ゲート線１３がＬレベルとなった後も、次にゲート線１３がＨレベルとなるまで、直前のゲート線１３のＨレベル期間にデータ線３に供給されたデータ信号に応じた電流値の電流を、第２のスイッチ素子５に向けて出力することができる。
【００５３】
発光素子９を発光させるときには、第１制御線６にはＬレベルの電圧信号が供給され、第２の制御線にはＨレベルの電圧信号が供給される。このとき、発光素子９の第１電極８は、導通状態の第２のスイッチ素子５を介して駆動部４ａに接続され、第２電極１０は、導通状態の第２のスイッチ素子５を介して、０Ｖを供給する第２電圧源３１に接続される第３電源線１１に接続される。これにより、発光素子９には、駆動部４ａから出力される、選択期間にデータ線３に供給されたデータ信号に応じた電流値の電流が流れ、発光素子９は、素子電流に応じた輝度で発光する。
【００５４】
本実施形態例の表示装置１００ａにおいて、発光素子９に逆バイアス電圧を印加するときに各部に印加する信号は、図６に示す、第１実施形態例の表示装置１００の各部に印加する信号と同様である。逆バイアス電圧を印加する際には、第１制御線６にはＨレベルの信号が供給され、第２制御線２９にはＬレベルの信号が供給される。これにより、第２のスイッチ素子５は遮断状態となり、駆動部４ａから出力される電流は発光素子９を流れない。また、発光素子９の第１電極８は、導通状態の第２のスイッチ素子５を介して０Ｖを供給する第２電源線１２と接続され、第２電極１０は、第１電圧源３０と接続され正の任意の電圧を供給する第３電源線１１と接続されて、発光素子９に、逆バイアス電圧が印加される。
【００５５】
本実施形態例では、データ信号を電圧信号として構成し、表示すべき階調に応じた電流を発光素子９に供給する駆動回路を、電圧信号に基づいた電流を生成する回路として構成する。表示装置１００ａは、発光素子の発光時と逆バイアス印加時において、第１実施形態例の表示装置１００と同様に動作する。また、本実施形態例においても、表示装置１００ａの各部に図７に示すような信号を印加して、発光素子９を発光させる動作と、発光素子９に逆バイアス電圧を印加する動作とを交互に行う構成を採用することができる。
【００５６】
図９は、本発明の第３実施形態例の電流制御型発光表示装置の構成を示している。同図に示す回路図は、図８に示す回路図と同様に、画素回路２の１つのみを示している。本実施形態例の表示装置１００ｂでは、図１に示す駆動部４に相当する駆動部４ｂが、キャパシタ１４、電流制御素子１５、第５のスイッチ素子１６、及び、第６のスイッチ素子１７により構成され、データ線３には、電流信号が供給される。
【００５７】
駆動部４ａでは、電流制御素子１５は、第１電源線１と第２のスイッチ素子５との間に接続され、その制御端子は、キャパシタ１４を介して第１電源線１に接続される。電流制御素子１５の制御端子は、第５のスイッチ素子１６を介して更に電流制御素子１５の出力側の端子に接続され、第５のスイッチ素子１６は、第６のスイッチ素子１７を介してデータ線３に接続される。第５のスイッチ素子１６の制御端子、及び、第６のスイッチ素子１７の制御端子は、それぞれゲート線１３に接続される。
【００５８】
図１０は、表示装置１００ｂにおいて、発光素子を階調データに応じた輝度で発光させる際に各部に印加する信号の波形をタイミングチャートとして示している。同図に示す波形図は、選択期間に第１制御線６に供給される信号がＨレベルとなる点で、図４と相違する。データ線３には、発光素子９が表示すべき階調に応じたデータ信号として電流信号が供給される。第１制御線６には、選択期間又はゲート線１３のＨレベル期間ではＨレベルの電圧信号が供給され、選択期間又はゲート線１３のＨレベル期間以外の期間ではＬレベルの電圧信号が供給される。
【００５９】
選択期間以外の期間では、ゲート線１３にはＬレベルの電圧信号が供給され、第５のスイッチ素子１６及び第６のスイッチ素子１７は遮断状態となって、データ線３と、電流制御素子１５の制御端子及び電流路の一端とが切り離される。選択期間中に、ゲート線１３にＨレベルの電圧信号が供給されると、第５のスイッチ素子１６及び第６のスイッチ素子１７は導通状態となる。ゲート線１３のＨレベル期間では、第１制御線６には、Ｈレベルの電圧信号が供給されており、第２のスイッチ素子５が遮断状態であるため、駆動部４ｂから発光素子９に向かっては電流が流れない。これにより、電流制御素子１５には、ゲート線１３のＨレベル期間にデータ線３に供給される電流とほぼ同じ電流が流れる。
【００６０】
電流制御素子１５にデータ線３に供給される電流とほぼ同じ電流が流れることにより、電流制御素子１５の制御端子の電位は、流れる電流に応じた電位となる。この制御端子の電位は、ゲート線１３がＨレベルからＬレベルとなり、第５のスイッチ素子１６及び第６のスイッチ素子１７が遮断状態となった後にも、キャパシタ１４によって保持される。このため、電流制御素子１５は、ゲート線１３がＬレベルとなった後にも、直前のゲート線１３のＨレベル期間にデータ線３に供給されたデータ信号にほぼ等しい電流値の電流を、第２のスイッチ素子５に向けて出力することができる。
【００６１】
発光素子９を発光させるときには、第２の制御線にはＨレベルの電圧信号が供給されており、発光素子９の第２電極１０は、０Ｖを供給する第２電圧源３１に接続される第３電源線１１に接続されている。ゲート線１３がＬレベルとなり、第１制御線６がＬレベルとなると、第２のスイッチ素子５が導通状態となり、発光素子９の第１電極８は、導通状態の第２のスイッチ素子５を介して駆動部４ｂに接続される。これにより、発光素子９には、駆動部４ｂから出力される、選択期間にデータ線３に供給されたデータ信号に応じた電流値の電流が流れ、発光素子９は、素子電流に応じた輝度で発光する。
【００６２】
本実施形態例の表示装置１００ｂにおいて、発光素子９に逆バイアス電圧を印加するときに各部に印加する信号は、図６に示す、第１実施形態例の表示装置１００の各部に印加する信号と同様である。逆バイアス電圧を印加する際には、第１制御線６にはＨレベルの信号が供給され、第２制御線２９にはＬレベルの信号が供給される。これにより、第２のスイッチ素子５は遮断状態となり、駆動部４ａから出力される電流は発光素子９を流れない。また、発光素子９の第１電極８は、導通状態の第２のスイッチ素子５を介して０Ｖを供給する第２電源線１２と接続され、第２電極１０は、第１電圧源３０と接続され正の任意の電圧を供給する第３電源線１１と接続されて、発光素子９に、逆バイアス電圧が印加される。
【００６３】
本実施形態例では、データ信号を電流信号として構成し、表示すべき階調に応じた電流を発光素子９に供給する駆動回路を、電流信号に基づいた電流を生成する回路として構成する。表示装置１００ｂは、発光素子９の発光時と逆バイアス印加時において、第１実施形態例と同様に動作する。また、本実施形態例においても、表示装置１００ｂの各部に図７に示すような信号を印加して、発光素子９を発光させる動作と、発光素子９に逆バイアス電圧を印加する動作とを交互に行う構成を採用することができる。
【００６４】
図１１は、本発明の第４実施形態例の電流制御型発光表示装置の構成を示している。同図に示す回路図は、図８に示す回路図と同様に、画素回路２の１つのみを示している。本実施形態例の表示装置１００ｃでは、図１に示す駆動部４に相当する駆動部４ｃが、キャパシタ１４、第１電流制御素子１５、第５のスイッチ素子１６、第６のスイッチ素子１７、及び、第２電流制御素子１８により構成され、データ線３には電流信号が供給される。
【００６５】
駆動部４ｃでは、第１電流制御素子１５は、第１電源線１と第２のスイッチ素子５との間に接続され、その制御端子は、キャパシタ１４を介して第１電源線１に接続される。第２電流制御素子１８の一方の電流路は、第１電源線１に接続され、他方の電流路は、第６のスイッチ素子１７を介してデータ線３に接続される。第２電流制御素子１８の制御端子と、第２電流制御素子１８の電流路の他方とは相互に接続される。第５のスイッチ素子１６は、第１電流制御素子１５の制御端子と第２電流制御素子１８の制御端子との間を接続する。第５のスイッチ素子１６の制御端子及び第６のスイッチ素子１７の制御端子は、それぞれ、データ線３に接続される。
【００６６】
本実施形態例の表示装置１００ｃにおいて、発光素子９を発光させるときに各部に印加する信号は、図４に示す、第１実施形態例の表示装置１００の各部に印加する信号と同様である。データ線３には、画素が表示すべき階調に応じたデータ信号として、電流信号が供給される。選択期間以外の期間では、ゲート線１３にはＬレベルの電圧信号が供給され、第５のスイッチ素子１６及び第６のスイッチ素子１７は遮断状態となって、データ線３と、電流制御素子１５の制御端子及び電流路の一端とは接続されない。
【００６７】
選択期間中に、ゲート線１３にＨレベルの電圧信号が供給されると、第５のスイッチ素子１６及び第６のスイッチ素子１７は導通状態となり、第２電流制御素子１８には、データ線３に供給される電流とほぼ同じ電流が流れ、第２電流制御素子１８の制御端子の電位は、流れる電流に応じた電位となる。このとき、第５のスイッチ素子１６が導通状態であるため、第１電流制御素子１５と第２電流制御素子１８とは、カレントミラーを構成し、第１の電流制御素子１５には、第２電流制御素子１８に流れる電流の電流値に基づいた電流が流れる。つまり、第１電流制御素子１５には、データ線３に供給される電流の電流値に応じた電流が流れる。第１電流制御素子１５の制御端子の電位は、キャパシタ１４によって保持される。
【００６８】
ゲート線１３がＨレベルからＬレベルになると、第６のスイッチ素子１７が遮断状態となり、第２電流制御素子１８には電流が流れない。また、第５のスイッチ素子１６が遮断状態となり、第１電流制御素子１５の制御端子と、第２電流制御素子１８の制御端子との間の接続が解除される。第１電流制御素子１５は、その制御端子の電位がキャパシタ１４によって保持されているため、ゲート線１３がＬレベルとなった後にも、直前のゲート線１３のＨレベル期間にデータ線３に供給されたデータ信号に応じた電流値の電流を、第２のスイッチ素子５に向けて出力することができる。
【００６９】
発光素子９を発光させるときには、第１制御線６にはＬレベルの電圧信号が供給され、第２の制御線にはＨレベルの電圧信号が供給される。このとき、発光素子９の第１電極８は、導通状態の第２のスイッチ素子５を介して駆動部４ｃに接続され、第２電極１０は、導通状態の第２のスイッチ素子５を介して、０Ｖを供給する第２電圧源３１に接続される第３電源線１１に接続される。これにより、発光素子９には、駆動部４ｃから出力される、選択期間にデータ線３に供給されたデータ信号に応じた電流値の電流が流れ、発光素子９は、素子電流に応じた輝度で発光する。
【００７０】
本実施形態例の表示装置１００ｃにおいて、発光素子９に逆バイアス電圧を印加するときに各部に印加する信号は、図６に示す、第１実施形態例の表示装置１００の各部に印加する信号と同様である。逆バイアス電圧を印加する際には、第１制御線６にはＨレベルの信号が供給され、第２制御線２９にはＬレベルの信号が供給される。これにより、第２のスイッチ素子５は遮断状態となり、駆動部４ａから出力される電流は発光素子９を流れない。また、発光素子９の第１電極８は、導通状態の第２のスイッチ素子５を介して０Ｖを供給する第２電源線１２と接続され、第２電極１０は、第１電圧源３０と接続され正の任意の電圧を供給する第３電源線１１と接続されて、発光素子９に、逆バイアス電圧が印加される。
【００７１】
本実施形態例では、データ信号を電流信号として構成し、表示すべき階調に応じた電流を発光素子９に供給する駆動回路を、カレントミラーとして構成する。表示装置１００ｃは、発光素子９の発光時と逆バイアス印加時において、第１実施形態例と同様に動作する。また、本実施形態例においても、表示装置１００ｃの各部に図７に示すような信号を印加して、発光素子９を発光させる動作と、発光素子９に逆バイアス電圧を印加する動作とを交互に行う構成を採用することができる。
【００７２】
図１２は、本発明の第５実施形態例の電流制御型発光表示装置の構成を示している。同図に示す回路図は、図８に示す回路図と同様に、画素回路２の１つのみを示している。本実施形態例の表示装置１００ｄは、図１１に示す駆動部４ｃと、第５のスイッチ素子１６が、第２電流制御素子１８の制御端子と、第２電流制御素子１８の電流路の第７のスイッチ素子１７側との間に配置される点で、第４実施形態例と相違する。駆動部４ｄでは、ゲート線１３がＨレベルのとき、第１電流制御素子１５と第２電流制御素子１８とが、カレントミラーを構成する。従って、本実施形態例の表示装置１００ｄでは、第４実施形態と同様に、発光素子の発光時において、直前の選択期間にデータ線３に供給される電流値に応じた電流値の電流を、発光素子９に供給することができる。
【００７３】
本実施形態例では、データ信号を電流信号として構成し、表示すべき階調に応じた電流を発光素子９に供給する駆動回路を、カレントミラーとして構成する。本実施形態例の表示装置１００ｄは、発光素子の発光時と逆バイアス印加時において、第１実施形態例と同様に動作することができ、第１実施形態例で得られる効果と同様な効果を得ることができる。また、本実施形態例においても、表示装置１００ｄの各部に図７に示すような信号を印加して、発光素子９を発光させる動作と、発光素子９に逆バイアス電圧を印加する動作とを交互に行う構成を採用することができる。
【００７４】
図１３は、本発明の第６実施形態例の電流制御型発光表示装置の構成を示している。同図に示す回路図は、図８に示す回路図と同様に、画素回路の１つのみを示している。本実施形態例の表示装置１００ｅは、駆動部４と発光素子９との間に第２のスイッチ素子５が配置されない点で、第１実施形態例と相違する。発光素子９の発光時の表示装置１００ｅの動作は、第１実施形態例と同様である。また、発光素子９に逆バイアス電圧を印加する際の動作は、駆動部４から出力される電流が、スイッチ素子によって遮断されることなく、第２のスイッチ素子５を介して第２電源線１２に向かって流れる点を除いて、第１実施形態例と同様である。
【００７５】
本実施形態例のように、駆動部４と発光素子９との間にスイッチ素子を配置しない構成を採用する場合にも、表示装置１００ｅは、第１実施形態例の表示装置１００と同様に動作する。本実施形態例の表示装置１００ｅでは、駆動部４として、図８に示す第２実施形態例の駆動部４ａと同様な回路構成、図１１に示す第４実施形態例の駆動部４ｃと同様な回路構成、又は、図１２に示す第５実施形態例の駆動部４ｄと同様な回路構成を採用することができる。
【００７６】
図１４は、ｍ行×ｎ列の画素（ｍ、ｎはそれぞれ任意の自然数）を有する本発明の電流駆動型発光表示装置の構成を示している。表示装置１１０は、ゲート信号発生回路１９と、制御信号発生回路２０と、データ信号発生回路２１と、マトリクス状に配置された複数の画素回路２とを有する。画素回路２には、第１〜第６実施形態例の何れかの画素回路を用いることができる。なお、同図では、第１電源線１と第２電源線１２とを省略して図示している。
【００７７】
各画素回路２は、ｍ本のゲート線Ｇ１〜Ｇｍと、ｎ本のデータ線Ｅ１〜Ｅｎとの交点付近に形成される。ゲート線Ｇ１〜Ｇｍは、それぞれ図１に示すゲート線１３に相当し、データ線Ｅ１〜Ｅｎは、それぞれ図１に示すデータ線３に相当する。ゲート信号発生回路１９は、所定の期間だけＨレベルとなる周期的なパルス信号として構成されるゲート信号を生成し、生成したゲート信号をゲート線Ｇ１〜Ｇｍに出力する。データ信号発生回路２１は、画素が表示すべき階調に応じた、電圧信号又は電流信号として構成されるデータ信号を生成し、生成したデータ信号をデータ線Ｅ１〜Ｅｎに出力する。
【００７８】
第１制御線Ｃ１〜Ｃｍは、それぞれ図１の第１制御線６に相当し、第２制御線Ｄ１〜Ｄｍは、それぞれ第２制御線２９に相当する。制御信号発生回路２０は、第１制御線Ｃ１〜Ｃｍに出力する第１制御信号と、第２制御線Ｄ１〜Ｄｍに出力する第２制御信号とを生成する。制御信号発生回路２０は、発光素子９を発光させる際には、第１制御線Ｃ１〜Ｃｍに、Ｌレベルの第１制御信号を出力し、第２制御線Ｄ１〜Ｄｍに、Ｈレベルの第２制御信号を出力する。また、制御信号発生回路２０は、発光素子９に逆バイアス電圧を印加する際には、第１制御線Ｃ１〜Ｃｍに、Ｈレベルの第１制御信号を出力し、第２制御線Ｄ１〜Ｄｍに、Ｌレベルの第２制御信号を出力する。
【００７９】
図１５は、表示装置１１０の各部に印加する信号の波形をタイミングチャートとして示している。同図は、図７の例と同様に、発光素子の非発光期間に逆バイアス電圧を印加する例を示している。ゲート信号発生回路１９は、選択期間又は選択期間よりも短い期間だけＨレベルとなり、位相が相互に異なるゲート信号を、各ゲート線Ｇ１〜Ｇｍにそれぞれ出力する。表示装置１１０では、ゲート信号によって、行方向の走査が行われる。
【００８０】
ゲート信号発生回路１９は、第ｉ行目（１≦ｉ≦ｍ）のゲート線Ｇｉに出力するゲート信号を、選択期間又は選択期間よりも短い期間だけＨレベルとすると、次いで、第（ｉ＋１）行目のゲート線Ｇ（ｉ＋１）に出力するゲート信号を、選択期間又は選択期間よりも短い期間だけＨレベルとする。何れかの行のゲート線がＨレベルであるとき、他の行のゲート線はＬレベルであり、前記した何れかの行の画素回路２では、駆動部４によって、データ線Ｅ１〜Ｅｎに供給されるデータ信号に応じた電流が生成される。
【００８１】
制御信号発生回路２０は、対応するゲート線のＨレベル期間を含まない任意の期間では、対応する第１制御線及び第２制御線に、Ｌレベルの第１制御信号及びＨレベルの第２制御信号をそれぞれ出力し、発光素子９を発光させる。また、制御信号発生回路２０は、対応するゲート線のＨレベル期間を含む、前記した任意の期間以外の期間では、対応する第１制御線及び第２制御線に、Ｈレベルの第１制御信号及びＬレベルの第２制御信号をそれぞれ出力し、発光素子９に逆バイアス電圧を印加する。図１５において、任意の第ｉ行目に注目すると、ゲート線Ｇｉ、第１制御線Ｃｉ、及び、第２制御線Ｄｉに供給される信号間の位相関係は、図７に示す各信号間の位相関係と同様である。表示装置１１０の各部に図１５に示すような信号を印加する構成を採用する場合には、図７を参照して説明したのと同様に、発光素子９の長寿命化等を図ることができる。
【００８２】
なお、発光素子９を発光させる際に表示装置１００の各部に印加する信号の波形を示した図４では、第１制御線６には常時Ｌレベルの電圧信号が供給される例を示したが、第１制御線６には、図１０と同様に、ゲート線１３のＨレベル期間又は選択期間だけＨレベルとなる電圧信号を供給することもできる。この場合、第１制御線６のＨレベル期間では、第２のスイッチ素子５が遮断状態となって、発光素子９には、駆動部４側から電流が供給されない。また、この第１制御線６のＨレベル期間に対応して、第２制御線２９にＬレベルの電圧信号を供給することもでき、その場合には、第１制御線６のＨレベル期間に、発光素子９に逆バイアス電圧を印加することができる。
【００８３】
発光素子９に逆バイアス電圧を印加する際に表示装置１００の各部に印加する信号の波形を示した図６では、ゲート線１３及びデータ線３に、発光素子９の発光時と同様な信号が供給される例を示したが、ゲート線１３及びデータ線３に供給される信号は、この例には限られない。発光素子９に逆バイアスを印加し、発光素子９を発光させないときには、駆動部４がデータ線３に供給されるデータ信号に応じた電流を生成する必要がないため、ゲート線１３に供給する電圧信号をＬレベルに固定することができ、また、データ線３に供給する信号を、発光素子９に供給すべき電流値を０にするための電流値０の電流信号、或いは、Ｈレベルの電圧信号とすることができる。特に、図１３に示す第６実施形態例の画素回路２ｅでは、駆動部４と発光素子９との間にスイッチ素子が配置されないため、逆バイアス電圧の印加時に、駆動部４が電流を出力しないようにするために、データ線３に供給するデータ信号を、電流値０の電流信号又はＨレベルの電圧信号とすることが好ましい。
【００８４】
図１５では、表示装置１１０の各部に図７と同様な信号を印加する例について示したが、表示装置１１０の各部に印加する信号は、この例には限られない。表示装置１１０の各部には、発光素子９を発光させる際には、第１制御信号及び第２制御信号として、図４又は図１０に示すものと同様な信号を印加することができる。また、発光素子９に逆バイアス電圧を印加させる際には、第１制御信号及び第２制御信号として、図６と同様な信号を印加することができる。
【００８５】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の発光素子の駆動回路及び電流駆動型発光表示装置は、上記実施形態例にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
【図面の簡単な説明】
【００８６】
【図１】本発明の第１実施形態例の電流制御型発光表示装置の一部を示す回路図。
【図２】同図（ａ）は、発光素子の構造を示す断面図、同図（ｂ）は、同図（ａ）の発光素子の電気的な等価回路図。
【図３】発光素子の電流−電圧特性を示すグラフ。
【図４】発光素子を階調データに応じた輝度で発光させる際に各部に印加する信号の波形を示すタイミングチャート。
【図５】同図（ａ）は、欠陥が発生した発光素子の構造を示す断面図、同図（ｂ）は、同図（ａ）の発光素子の電気的な等価回路図。
【図６】発光素子に逆バイアス電圧を印加する際に各部に印加する信号の波形を示すタイミングチャート。
【図７】発光素子の非発光期間に逆バイアス電圧を印加する際に各部に印加する信号の波形を示すタイミングチャート。
【図８】本発明の第２実施形態例の電流駆動型発光表示装置の構成を示す回路図。
【図９】本発明の第３実施形態例の電流制御型発光表示装置の構成を示す回路図。
【図１０】図９に示す表示装置１００ｂにおいて、発光素子を階調データに応じた輝度で発光させる際に各部に印加する信号の波形を示すタイミングチャート。
【図１１】本発明の第４実施形態例の電流制御型発光表示装置の構成を示す回路図。
【図１２】本発明の第５実施形態例の電流制御型発光表示装置の構成を示す回路図。
【図１３】本発明の第６実施形態例の電流制御型発光表示装置の構成を示す回路図。
【図１４】ｍ行×ｎ列の画素（ｍ、ｎはそれぞれ任意の自然数）を有する本発明の電流駆動型発光表示装置の構成を示すブロック図。
【図１５】図１４に示す表示装置１１０の各部に印加する信号の波形を示すタイミングチャート。
【図１６】特許文献１に記載された従来の表示装置の一部を示す回路図。
【図１７】特許文献２に記載された従来の表示装置の画素回路を示す回路図。
【符号の説明】
【００８７】
１：第１電源線
２：画素回路
３：データ線
４：駆動回路
５、７、２７、２８：スイッチ素子
６：第１制御線
８：発光素子の第１電極
９：発光素子
１０：発光素子の第２電極
１１：第２電源線
１２：第３電源線
１３：ゲート線
１４：キャパシタ
１５：電流制御素子
１６、１７：スイッチ素子
１８：電流制御素子
１９：ゲート信号発生回路
２０：制御信号発生回路
２１：データ信号発生回路
２７：スイッチ素子
２８：スイッチ素子
２９：第２制御線
Ｇｍ：ゲート線
Ｃｍ：第１制御線
Ｄｍ：第２制御線
Ｅｎ：データ線
【図１】
2005084119.tif 000003
【図２】
2005084119.tif 000004
【図３】
2005084119.tif 000005
【図４】
2005084119.tif 000006
【図５】
2005084119.tif 000007
【図６】
2005084119.tif 000008
【図７】
2005084119.tif 000009
【図８】
2005084119.tif 000010
【図９】
2005084119.tif 000011
【図１０】
2005084119.tif 000012
【図１１】
2005084119.tif 000013
【図１２】
2005084119.tif 000014
【図１３】
2005084119.tif 000015
【図１４】
2005084119.tif 000016
【図１５】
2005084119.tif 000017
【図１６】
2005084119.tif 000018
【図１７】
2005084119.tif 000019