(57)【要約】【課題】  画素への印加電圧を高精度に補正する。【解決手段】  電気光学装置１０に、補正回路６００を加える。補正回路６００は、１水平走査期間の後半期間に走査線３１２に例えば正極性選択電圧＋ＶＳが印加されるのであれば、その前半期間において、データ線２１２での電圧−ＶＤ／２から電圧＋ＶＤ／２への切り替えに伴うスパイクを検出し、検出したスパイクの大きさがしきい値以上であるか否かを判別する一方、スパイクの大きさがしきい値以上であると判別された時間長に応じたパルス幅を有するとともに当該スパイクと同一極性のパルスを、当該前半期間に続く後半期間において選択電圧の供給線５１１に印加する。【選択図】        図１
2005084120.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との交差に対応して設けられた画素と、
前記走査線を１水平走査期間毎に順次に選択するとともに、選択した走査線に対し、当該１水平走査期間の後半期間にわたって選択電圧を印加する走査線駆動回路と、
一のデータ線に対し、
１水平走査期間の前半期間のうち、当該データ線と選択された走査線との交差に対応する画素の階調に応じた期間にわたって非点灯電圧を、その残余期間にわたって点灯電圧を、それぞれ印加する一方、
当該後半期間のうち、当該画素の階調に応じた期間にわたって点灯電圧を、その残余期間にわたって非点灯電圧を、それぞれ印加するデータ線駆動回路と
を有する電気光学装置にて発生するクロストークを補正する回路であって、
１水平走査期間の前半期間に、前記点灯電圧または前記非点灯電圧の一方から他方への切り替えに伴うスパイクを検出する検出回路と、
前記検出回路によって検出されたスパイクの大きさがしきい値以上であるか否かを判別する判別回路と、
前記判別回路によってスパイクの大きさが前記しきい値以上であると判別された検出期間の時間長に基づいて、前記選択電圧に付加されるべきパルスを示すパルス特定信号を生成する付加パルス特定回路と、
前記付加パルス特定回路によって生成されたパルス特定信号に基づいて、前記検出回路によって検出されたスパイクと同一極性のパルスを、当該前半期間に続く後半期間において前記選択電圧に付加する付加回路と
を具備することを特徴とする電気光学装置のクロストーク補正回路。
【請求項２】
前記付加パルス特定回路は、前記パルス特定信号により示されるパルスの幅が前記検出期間の時間長の変化に対して直線的に変化するように、前記パルス特定信号を生成する
ことを特徴とする請求項１に記載の電気光学装置のクロストーク補正回路。
【請求項３】
前記判別回路は、前記検出期間の時間長に対応したパルス幅を有するパルス信号を出力し、
前記付加パルス特定回路は、
前記判別回路から出力されたパルス信号のパルス幅を示す検出パルスデータを生成するエンコード回路と、
前記エンコード回路によって生成された検出パルスデータを、前記選択電圧に付加されるべきパルスのパルス幅を示す付加パルスデータに変換し、この付加パルスデータを前記パルス特定信号として出力する変換回路と
を有することを特徴とする請求項１または２に記載の電気光学装置のクロストーク補正回路。
【請求項４】
前記変換回路は、検出期間の時間長と前記選択電圧に付加されるべきパルスのパルス幅とが対応付けられたテーブルを有し、このテーブルの内容に基づいて、前記検出パルスデータから前記付加パルスデータを生成する
ことを特徴とする請求項３に記載の電気光学装置のクロストーク補正回路。
【請求項５】
複数の走査線と複数のデータ線との交差に対応して設けられた画素と、
前記走査線を１水平走査期間毎に順次に選択するとともに、選択した走査線に対し、当該１水平走査期間の後半期間にわたって選択電圧を印加する走査線駆動回路と、
一のデータ線に対し、
１水平走査期間の前半期間のうち、当該データ線と選択された走査線との交差に対応する画素の階調に応じた期間にわたって非点灯電圧を、その残余期間にわたって点灯電圧を、それぞれ印加する一方、
当該後半期間のうち、当該画素の階調に応じた期間にわたって点灯電圧を、その残余期間にわたって非点灯電圧を、それぞれ印加するデータ線駆動回路と
を有する電気光学装置にて発生するクロストークを補正する方法であって、
１水平走査期間の前半期間に、前記点灯電圧または前記非点灯電圧の一方から他方への切り替えに伴うスパイクを検出し、
検出されたスパイクの大きさがしきい値以上であるか否かを判別し、
前記スパイクの大きさが前記しきい値以上であると判別された検出期間の時間長に基づいて、前記選択電圧に付加されるべきパルスを示すパルス特定信号を生成し、
生成されたパルス特定信号に基づいて、検出されたスパイクと同一極性のパルスを、当該前半期間に続く後半期間において前記選択電圧に付加する
ことを特徴とする電気光学装置のクロストーク補正方法。
【請求項６】
複数の走査線と複数のデータ線との交差に対応して設けられた画素と、
前記走査線を１水平走査期間毎に順次に選択するとともに、選択した走査線に対し、当該１水平走査期間の後半期間にわたって選択電圧を印加する走査線駆動回路と、
一のデータ線に対し、
１水平走査期間の前半期間のうち、当該データ線と選択された走査線との交差に対応する画素の階調に応じた期間にわたって非点灯電圧を、その残余期間にわたって点灯電圧を、それぞれ印加する一方、
当該後半期間のうち、当該画素の階調に応じた期間にわたって点灯電圧を、その残余期間にわたって非点灯電圧を、それぞれ印加するデータ線駆動回路と、
１水平走査期間の前半期間に、前記点灯電圧または前記非点灯電圧の一方から他方への切り替えに伴うスパイクを検出する検出回路と、
前記検出回路によって検出されたスパイクの大きさがしきい値以上であるか否かを判別する判別回路と、
前記判別回路によってスパイクの大きさが前記しきい値以上であると判別された検出期間の時間長に基づいて、前記選択電圧に付加されるべきパルスを特定するためのパルス特定信号を生成する付加パルス特定回路と、
前記付加パルス特定回路によって生成されたパルス特定信号に基づいて、前記検出回路によって検出されたスパイクと同一極性のパルスを、前記選択電圧に、当該前半期間に続く後半期間にて付加する付加回路と
を具備する電気光学装置。
【請求項７】
請求項６に記載の電気光学装置を表示装置として備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、いわゆる横クロストークの発生を抑えるための電気光学装置のクロストーク補正方法、その補正回路、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
液晶などの電気光学物質の電気光学的な変化により表示を行う電気光学装置では、表示品位の差が横（行）方向に発生する、という横クロストークが問題視されている。横クロストークの原因は、データ線（セグメント電極）の電圧が切り替わることに伴って発生したスパイクが、画素に印加される電圧実効値を変動させるためである、と考えられている。
このような横クロストークの発生を抑える技術としては、例えば、電圧が切り替わるセグメント電極の数に応じて、走査信号のパルス幅を削る等して画素への印加電圧を補正する技術（例えば、特許文献１参照。これを技術（イ）とする）や、駆動信号の歪み（スパイク）を検出して、データ信号等に補正信号を加算する技術（例えば、特許文献２参照。これを技術（ロ）とする）などが挙げられる。
【特許文献１】特開平１１−５２９２２号公報（図１、図２、段落００２７等参照）
【特許文献２】特開２０００−５６２９２号公報（図１、段落００１７等参照）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記技術（イ）では、スパイクそれ自体を検出していないので、印加電圧の補正精度が必ずしも高くない。また、上記技術（ロ）では、スパイクを検出しているものの、フィルタや増幅回路等を介して補正信号を生成しているので、その動作遅延が少なからず発生する。このため、スパイク直後に当該スパイクを打ち消す補正信号が加算される形となって、画素への印加電圧が著しく変化するので、特に画素が液晶装置のように容量性を有する場合には電圧実効値の補正精度が必ずしも高くない。
本発明は、このような事情に鑑みてなされたものであり、その目的とするところは、画素に印加される電圧実効値を高精度に補正をすることが可能な電気光学装置のクロストーク補正方法、その補正回路、電気光学装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、本発明に係るクロストーク補正回路は、複数の走査線と複数のデータ線との交差に対応して設けられた画素と、前記走査線を１水平走査期間毎に順次に選択するとともに、選択した走査線に対し、当該１水平走査期間の後半期間にわたって選択電圧を印加する走査線駆動回路と、一のデータ線に対し、１水平走査期間の前半期間のうち、当該データ線と選択された走査線との交差に対応する画素の階調に応じた期間にわたって非点灯電圧を、その残余期間にわたって点灯電圧を、それぞれ印加する一方、当該後半期間のうち、当該画素の階調に応じた期間にわたって点灯電圧を、その残余期間にわたって非点灯電圧を、それぞれ印加するデータ線駆動回路とを有する電気光学装置にて発生するクロストークを補正する回路であって、１水平走査期間の前半期間に、前記点灯電圧または前記非点灯電圧の一方から他方への切り替えに伴うスパイクを検出する検出回路と、前記検出回路によって検出されたスパイクの大きさがしきい値以上であるか否かを判別する判別回路と、前記判別回路によってスパイクの大きさが前記しきい値以上であると判別された検出期間の時間長に基づいて、前記選択電圧に付加されるべきパルスを示すパルス特定信号を生成する付加パルス特定回路と、前記付加パルス特定回路によって生成されたパルス特定信号に基づいて、前記検出回路によって検出されたスパイクと同一極性のパルスを、当該前半期間に続く後半期間において前記選択電圧に付加する付加回路とを具備することを特徴とする。また、本発明は、クロストークの補正方法としても実現され得る。
本発明における点灯電圧（オン電圧）とは、ある１本の走査線（以下「着目走査線」という）が選択された期間に着目した場合に、データ線に印加されるデータ信号の電圧のうち、その期間において着目走査線に印加される選択電圧とは逆極性の電圧をいう。一方、非点灯電圧（オフ電圧）とは、着目走査線が選択された期間にデータ線に印加されるデータ信号の電圧のうち、その期間において着目走査線に印加される選択電圧とは同一極性の電圧をいう。
１水平走査期間の前半期間にデータ線の電圧が点灯電圧または非点灯電圧の一方から他方に切り替えられた場合、選択電圧が印加される後半期間では、同数のデータ線が点灯電圧または非点灯電圧の他方から一方に切り替えられるので、前半期間とは逆極性であって大きさがほぼ同じスパイクが発生する。このことを用いて、本発明に係る補正回路は横クロストークの発生を抑える。すなわち、本発明に係る補正回路によれば、前半期間において、電圧切り替えに伴うスパイクが検出されて、その大きさがしきい値以上であると判別されたならば、そのスパイクと同一極性のパルスが当該後半期間に付加されるので、選択電圧が印加される後半期間における逆極性スパイクが打ち消される。
ところで、後半期間において選択電圧に生じるスパイクを打ち消すための構成としては、判別回路によってスパイクの大きさがしきい値以上であると判別された時間長に相当するパルス幅のパルスをそのまま選択電圧に付加する構成も考えられる。しかしながら、スパイクの大きさと検出期間の時間長との関係によっては、選択電圧に付加されるパルスが過大となる場合や、選択電圧に付加されるパルスがスパイクを打ち消すには不足する場合が生じ得る。これに対し、本発明によれば、判別回路によってスパイクの大きさがしきい値以上であると判別された検出期間の時間長に基づいて、選択電圧に付加されるべきパルスを特定するためのパルス特定信号が生成されるので、スパイクの大きさと検出期間の時間長との関係に拘わらず、適切なパルスを選択電圧に付加することが可能となる。
【０００５】
例えば、検出期間の時間長がスパイクの大きさの変化に応じて指数関数的に変化する場合がある。このような場合に、検出期間の時間長に相当するパルス幅のパルスをそのまま選択電圧に付加するとすれば、特に検出期間が長い場合に選択電圧に付加されるパルスが過大となり、却って選択電圧に歪みを引き起こす原因ともなり得る。したがって、前記付加パルス特定回路が、前記パルス特定信号により示されるパルスの幅が前記検出期間の時間長の変化に対して直線的に変化するように、前記パルス特定信号を生成する構成が望ましい。この構成によれば、選択電圧に対して適切な大きさ（パルス幅または電圧レベル）のパルスが付加されるから、選択電圧に発生するスパイクを有効に打ち消して選択電圧を所期の値に維持することができる。
【０００６】
また、他の態様において、前記判別回路は、前記検出期間の時間長に対応したパルス幅を有するパルス信号を出力し、前記付加パルス特定回路は、前記判別回路から出力されたパルス信号のパルス幅を示す検出パルスデータを生成するエンコード回路と、前記エンコード回路によって生成された検出パルスデータを、前記選択電圧に付加されるべきパルスのパルス幅を示す付加パルスデータに変換し、この付加パルスデータを前記パルス特定信号として出力する変換回路とを有する。さらに望ましい態様において、前記変換回路は、検出期間の時間長と前記選択電圧に付加されるべきパルスのパルス幅とが対応付けられたテーブルを有し、このテーブルの内容に基づいて、前記検出パルスデータから前記付加パルスデータを生成する。この構成によれば、例えば検出パルスデータに対して演算を施すことにより付加パルスデータを生成する構成と比較して、より簡易な構成によって迅速に付加パルスデータを得ることができる。もっとも、検出パルスデータに対して所定の演算を施すことによって付加パルスデータを生成する構成としても良い。
【０００７】
本発明の他の態様において、前記付加回路は、後半期間において前記点灯電圧または前記非点灯電圧の他方から一方に切り替えられるタイミングにおいて前記パルスを付加する。この態様によれば、後半期間において選択電圧に発生するスパイクが前半期間に生じるスパイクと同一極性のパルスの付加によって精度よく打ち消される。
また、本発明の他の態様において、前記データ線駆動回路は、一のデータ線に対し、当該前半期間の開始から、前記点灯電圧または前記非点灯電圧の他方に切り替わるまでの経過時間と、当該前半期間に続く後半期間の開始から、前記点灯電圧または前記非点灯電圧の一方に切り替わるまでの経過時間とが互いに略同一となるようにし、前記付加回路は、しきい値以上であるスパイクを１水平走査期間の半分の時間長だけ遅延させて、前記パルスとして出力する遅延回路を有する。この態様によれば、構成の簡易化を図ることが容易となる。
さらに、電気光学装置が液晶装置のように交流駆動を採用する場合、前記走査線駆動回路は、前記点灯電圧および前記非点灯電圧の略中間電圧を中心として前記選択電圧を極性反転し、前記検出回路、前記判別回路、前記付加パルス特定回路および前記付加回路を各々が有する２つの系統を、それぞれ正極用および負極用として設けた構成も望ましい。この構成によれば、交流駆動における正極および負極の双方において選択電圧のスパイクが打ち消される。
【０００８】
本発明の他の態様において、前記検出回路は、特定の電圧供給線に一端が接続された第１のコンデンサを含む。この態様によれば、簡易な構成によって、前半期間での電圧切り替えに伴うスパイクを検出することができる。また、さらに他の態様において、前記走査線駆動回路は、前記選択電圧を供給する電源線を、選択した走査線に対して後半期間において接続するスイッチを含み、前記付加回路は、前記電源線に一端が接続された第２のコンデンサを含む。この態様によれば、前半期間と同一極性のパルスを後半期間において選択電圧に付加することが簡易な構成によって実現される。
【０００９】
上記目的を達成するために、本発明に係る電気光学装置は、上記補正回路を備えることを特徴とする。より具体的には、本発明に係る電気光学装置は、複数の走査線と複数のデータ線との交差に対応して設けられた画素と、前記走査線を１水平走査期間毎に順次に選択するとともに、選択した走査線に対し、当該１水平走査期間の後半期間にわたって選択電圧を印加する走査線駆動回路と、一のデータ線に対し、１水平走査期間の前半期間のうち、当該データ線と選択された走査線との交差に対応する画素の階調に応じた期間にわたって非点灯電圧を、その残余期間にわたって点灯電圧を、それぞれ印加する一方、当該後半期間のうち、当該画素の階調に応じた期間にわたって点灯電圧を、その残余期間にわたって非点灯電圧を、それぞれ印加するデータ線駆動回路と、１水平走査期間の前半期間に、前記点灯電圧または前記非点灯電圧の一方から他方への切り替えに伴うスパイクを検出する検出回路と、前記検出回路によって検出されたスパイクの大きさがしきい値以上であるか否かを判別する判別回路と、前記判別回路によってスパイクの大きさが前記しきい値以上であると判別された検出期間の時間長に基づいて、前記選択電圧に付加されるべきパルスを特定するためのパルス特定信号を生成する付加パルス特定回路と、前記付加パルス特定回路によって生成されたパルス特定信号に基づいて、前記検出回路によって検出されたスパイクと同一極性のパルスを、前記選択電圧に、当該前半期間に続く後半期間にて付加する付加回路とを具備する。この電気光学装置によれば、上記補正回路と同様にして、後半期間における逆極性のスパイクが打ち消され、しかもスパイクを打ち消すために適切な大きさのパルスが選択電圧に付加され得る。また、本発明に係る電子機器は、上記電気光学装置を表示装置として備えるので、クロストークの発生を抑えた高品位の表示が可能となる。
【発明の効果】
【００１０】
本発明によれば、画素に印加される電圧実効値が高精度に補正されるから、横クロストークの発生が有効に抑えられる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照して説明する。なお、以下に示す各図においては、各構成要素を図面上で認識され得る程度の大きさとするため、各構成要素の寸法や比率を実際のものとは適宜に異ならせてある。
【００１２】
図１は、本発明の実施形態に係る電気光学装置の構成を示すブロック図である。この図に示されるように、電気光学装置１０は、液晶パネル１００、制御回路４００、電圧生成回路５００および補正回路６００を有する。このうち液晶パネル１００には、複数のデータ線（セグメント電極）２１２が列（Ｙ）方向に延在して形成される一方、複数の走査線（コモン電極）３１２が行（Ｘ）方向に延在して形成されている。データ線２１２と走査線３１２とが交差する地点には、それぞれ画素１１６が形成される。各画素１１６は、二端子型スイッチング素子の一例であるＴＦＤ（Thin Film Diode：薄膜ダイオード）２２０と、このＴＦＤ２２０に直列接続された液晶容量１１８とを有する。このうち液晶容量１１８は、後述するように、走査線３１２と矩形状の画素電極との間に、電気光学物質の一例たる液晶を挟持した構成となっている。なお、本実施形態にあっては、説明の便宜上、走査線３１２の総数を３２０本とし、データ線２１２の総数を２４０本として、縦３２０行×横２４０列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【００１３】
次に、走査線駆動回路３５０は、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２０を、それぞれ１行目、２行目、３行目、…、３２０行目の走査線３１２に供給する回路である。詳細には、走査線駆動回路３５０は、３２０本の走査線３１２を後述するように１本ずつ選択して、選択した走査線３１２には選択電圧を、他の走査線３１２には非選択電圧を、それぞれ供給する。また、データ線駆動回路２５０は、走査線駆動回路３５０により選択された走査線３１２に位置する画素１１６に対し、その表示内容（階調）に応じたデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を、それぞれ１列目、２列目、３列目、…、２４０列目のデータ線２１２を介して供給する回路である。なお、データ線駆動回路２５０および走査線駆動回路３５０の詳細構成については後述する。
【００１４】
一方、制御回路４００は、データ線駆動回路２５０に対して、液晶パネル１００を水平走査するための各種制御信号やクロック信号などを供給する一方、走査線駆動回路３５０に対して、液晶パネル１００を垂直走査するための各種制御信号やクロック信号などを供給する回路である。さらに、制御回路４００は、画素１１６の階調を「０」から「７」までの８段階で指示する３ビットの階調データＤｎを、垂直走査および水平走査に同期して供給する。ここで、本形態の前提として、３ビットの階調データＤｎが（０００）である場合に最も明るい白色の表示を指示し、３ビットの十進値が増加するにつれて徐々に輝度が低下するように指示し、階調データＤｎが（１１１）である場合に最も暗い黒色の表示を指示するものとする。さらに、液晶パネル１００が電圧無印加状態において白表示をするノーマリーホワイトモードであるとする。上述したように点灯電圧とは、選択電圧とは逆極性にあるデータ信号の電圧を言うので、ノーマリーホワイトモードでは、点灯電圧が印加されると画素が暗くなる点に留意する必要がある。
【００１５】
次に、電圧生成回路５００は、液晶パネル１００に用いられる電圧±ＶＳと電圧±ＶＤ／２とをそれぞれ生成する回路である。このうち電圧±ＶＳは、走査信号における選択電圧として用いられる。電圧＋ＶＳは抵抗Ｒ１および供給線５１１を介し、電圧−ＶＳは抵抗Ｒ４および供給線５１４を介し、それぞれ走査線駆動回路３５０に供給される。一方、電圧±ＶＤ／２は、走査信号における非選択電圧であり、電圧＋ＶＤ／２は抵抗Ｒ２および供給線５１２を介し、電圧−ＶＤ／２は抵抗Ｒ３および供給線５１３を介し、それぞれ走査線駆動回路３５０に供給される。また、電圧±ＶＤ／２は、データ信号のデータ電圧としても兼用される構成となっているため、それぞれデータ線駆動回路２５０にも供給される。また、電圧−ＶＤ／２は補正回路６００にも供給されるが、この補正回路６００については後述する。
【００１６】
次に、図２は、液晶パネル１００の全体構成を示す斜視図である。また、図３は、この液晶パネル１００をＸ方向に沿って破断した場合の構成を示す断面図である。これらの図に示されるように、液晶パネル１００は、背面側に位置する素子基板２００と、観察側において素子基板２００と対向する対向基板３００とを有する。対向基板３００は、素子基板２００よりもひと回り小さい。素子基板２００と対向基板３００とは、スペーサを兼ねる導電性粒子１１４が混入されたシール材１１０によって一定の間隙を保って貼り合わされている。素子基板２００および対向基板３００とシール材１１０とによって囲まれた空間には、例えばＴＮ（Twisted Nematic）型の液晶１６０が封入されている。なお、シール材１１０は、図２に示されるように、対向基板３００の内周縁に沿って枠状に形成されるが、液晶１６０を封入するためにその一部が開口している。この開口部分は、液晶１６０の封入後に封止材１１２によって封止される。
【００１７】
対向基板３００のうち素子基板２００と対向する面には、行（Ｘ）方向に延在して形成される帯状電極たる走査線３１２のほか、一定方向にラビング処理が施された配向膜３０８が形成されている。ここで、走査線３１２の一端は、特に図３に示されるように、それぞれシール材１１０が形成された領域まで引き延ばされている。また、対向基板３００の外側（観察側）には偏光子１３１が貼り付けられて（図２では省略）、その吸収軸の方向が、配向膜３０８へのラビング処理の方向に応じて選定されている。
【００１８】
一方、素子基板２００のうち対向基板３００と対向する面には、Ｙ（列）方向に延在して形成されるデータ線２１２に隣接して矩形状の画素電極２３４が形成されるほか、一定方向にラビング処理が施された配向膜２０８が形成されている。さらに、この素子基板２００には、走査線３１２の各々と一対一に対応して配線３４２が設けられている。詳細には、この配線３４２の一端は、特に図３に示されるように、シール材１１０が形成された領域において、対応する走査線３１２の一端と対向するように形成されている。ここで、導電性粒子１１４は、走査線３１２の一端と配線３４２の一端とが対向する部分に少なくとも１個以上が介在するような割合にてシール材１１０中に分散される。この構成のもと、対向基板３００に形成された走査線３１２は、当該導電性粒子１１４を介して、素子基板２００における対向面上の配線３４２に接続される。
【００１９】
また、素子基板２００に形成されたデータ線２１２の一端は、そのままシール材１１０の形成領域外まで引き出された構成となっている。さらに、素子基板２００の外側（背面側）には偏光子１２１が貼り付けられて（図２では省略）、その吸収軸の方向が、配向膜２０８へのラビング処理の方向に応じて選定されている。なお、本実施形態における液晶パネル１００は、背面側からの入射光を観察側に透過させることによって表示（透過型表示）を行う透過型の液晶パネルである。したがって、素子基板２００の背面側には均一に光を照射するバックライトユニットが設けられるが、本件とは直接に関係しないので図示は省略されている。
【００２０】
続いて、液晶パネル１００における表示領域外の構成を説明する。図２に示されるように、素子基板２００のうち対向基板３００から張り出した２辺には、データ線２１２を駆動するためのデータ線駆動回路２５０、および、走査線３１２を駆動するための走査線駆動回路３５０が、それぞれＣＯＧ（Chip On Glass）技術により実装されている。したがって、データ線駆動回路２５０は、データ線２１２にデータ信号を直接的に供給する一方、走査線駆動回路３５０は、配線３４２および導電性粒子１１４を介し、走査線３１２に走査信号を間接的に供給する。また、データ線駆動回路２５０が実装される領域の外側近傍には、ＦＰＣ（Flexible Printed Circuit）基板１５０の一端が接合されている。なお、ＦＰＣ基板１５０における他端の接続先は、図２では省略されているが、図１における制御回路４００、電圧生成回路５００および補正回路６００である。
【００２１】
なお、図１におけるデータ線駆動回路２５０および走査線駆動回路３５０は、図２とは異なり、それぞれ液晶パネル１００の左側および上側にそれぞれ位置しているが、これは、電気的な構成を説明するための便宜上の措置に過ぎない。また、データ線駆動回路２５０および走査線駆動回路３５０を、それぞれ素子基板２００にＣＯＧ実装する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いて、各ドライバや電源回路が実装されたＴＣＰ（Tape Carrier Package）を、異方性導電膜により電気的および機械的に接続する構成としても良い。
【００２２】
次に、液晶パネル１００における画素１１６の詳細な構成について説明する。図４は、その構造を示す斜視図である。なお、この図では、説明の便宜のために、図３における配向膜２０８、３０８および偏光子１２１、１３１が省略されている。図４に示されるように、素子基板２００のうち対向基板３００と対向する面には、ＩＴＯ（Indium Tin Oxide）などの透明導電体からなる矩形状の画素電極２３４がマトリクス状に配列しており、このうち同一列にて配列された画素電極２３４が、１本のデータ線２１２に、それぞれＴＦＤ２２０を介して共通接続されている。ここで、ＴＦＤ２２０は、基板側からみると、タンタル単体やタンタル合金などから形成され、かつ、データ線２１２からＴ字状に枝分かれした第１の導電体２２２と、この第１の導電体２２２を陽極酸化させた絶縁体２２４と、クロムなどの第２の導電体２２６とから構成されて、導電体／絶縁体／導電体のサンドイッチ構造となっている。このため、ＴＦＤ２２０は、電流−電圧特性が正負双方向にわたって非線形となるダイオードスイッチング特性を有することになる。
【００２３】
なお、図４では、素子基板２００のうち対向基板３００と対向する面に、直接、画素電極２３４やデータ線２１２等を形成しているが、透明性を有する絶縁体を素子基板２００上に形成し、この上面に画素電極２３４やデータ線２１２等を形成する構成が好ましい。このような絶縁体を形成した方が良い理由は、第２の導電体２２６の堆積後における熱処理によって第１の導電体２２２が剥離しないようにするため、および、第１の導電体２２２に不純物が拡散しないようにするためである。
【００２４】
一方、対向基板３００のうち素子基板２００と対向する面には、ＩＴＯなどからなる走査線３１２が、データ線２１２とは直交する行方向に延在し、かつ、行方向に列をなす複数の画素電極２３４と対向している。これにより、走査線３１２は画素電極２３４の対向電極として機能することになる。したがって、図１における液晶容量１１８は、データ線２１２と走査線３１２との交差において、当該走査線３１２と画素電極２３４と両者の間に挟持された液晶１６０とによって構成されることになる。
【００２５】
このような構成において、ＴＦＤ２２０を強制的に導通状態（オン）にさせる選択電圧＋ＶＳ、−ＶＳのいずれかを走査線３１２に印加すると、データ線２１２に印加されているデータ電圧にかかわらず、当該走査線３１２および当該データ線２１２の交差に対応するＴＦＤ２２０がオンして、オンしたＴＦＤ２２０に接続された液晶容量１１８に、当該選択電圧および当該データ電圧の差に応じた電荷が蓄積される。電荷が蓄積された後に走査線３１２に非選択電圧を印加して当該ＴＦＤ２２０をオフさせても、液晶容量１１８における電荷の蓄積が維持される。液晶容量１１８では、蓄積される電荷量に応じて液晶１６０の配向状態が変化し、偏光子１２１、１３１を通過する光量が、蓄積された電荷量に応じて変化する。したがって、選択電圧が変動しないことを前提とすれば、当該選択電圧が印加されたときのデータ電圧に応じて液晶容量１１８における電荷の蓄積量を画素１１６毎に制御することで、所定の階調表示が可能である。
【００２６】
ここで、図１における制御回路４００によって生成される各種の信号について説明する。まず、Ｙ（垂直走査）側に用いられる信号について説明する。第１に、スタートパルスＤＹは、図６に示されるように、１垂直走査期間（１Ｆ）の最初に出力されるパルスである。第２に、クロック信号ＹＣＫは、Ｙ側の基準信号であり、同図に示されるように、１水平走査期間（１Ｈ）の周期を有する。第３に、極性指示信号ＰＯＬは、走査線３１２が選択されたときに印加すべき選択電圧の極性を指定する信号であり、例えば、Ｈレベルであれば正極性の選択電圧＋ＶＳを、Ｌレベルであれば負極性の選択電圧−ＶＳを、それぞれ指定する。この極性指示信号ＰＯＬは、同図に示されるように、ひとつの垂直走査期間内では１水平走査期間（１Ｈ）毎に論理レベルが反転し、また、時間的に前後する垂直走査期間において、同一の走査線３１２が選択される水平走査期間では論理レベルが反転する関係となっている。第４に、制御信号ＩＮＨは、１水平走査期間（１Ｈ）における選択電圧の印加期間を規定するための信号である。後述するように、本実施形態では１水平走査期間（１Ｈ）の後半期間において選択電圧を印加するので、制御信号ＩＮＨは当該後半期間にＨレベルとなる。
【００２７】
次に、Ｘ（水平走査）側に用いられる信号について説明する。第１に、ラッチパルスＬＰは、図８に示されるように、１水平走査期間（１Ｈ）の最初に出力されるパルスである。第２に、リセット信号ＲＥＳは、同図に示されるように、１水平走査期間（１Ｈ）の前半期間の最初および後半期間の最初にそれぞれ出力されるパルスである。第３に、交流駆動信号ＭＸは、データ線側において画素１１６を交流駆動するための信号であり、同図に示されるように、Ｙ側の極性指示信号ＰＯＬよりも位相が９０度進んだ関係にある。すなわち、交流駆動信号ＭＸは、選択電圧として正極性の電圧＋ＶＳが指定される１水平走査期間（１Ｈ）では、その前半期間においてＨレベルとなり、その後半期間においてＬレベルとなる一方、選択電圧として負極性の電圧−ＶＳが指定される１水平走査期間（１Ｈ）では、その前半期間においてＬレベルとなり、その後半期間においてＨレベルとなる。第４に、階調コードパルスＧＣＰは、同図に示されるように、１水平走査期間の前半期間および後半期間のそれぞれにおいて、白色または黒色を除く灰色の階調（階調データ（１１０）、（１０１）、（１００）、（０１１）、（０１０）、（００１）により示される階調）に対応するタイミングに出力されるパルスである。なお、同図において、階調コードパルスＧＣＰが配置される位置は、実際には、画素１１６の印加電圧−濃度（透過率）特性（Ｖ−Ｔ特性）を考慮して選定されるのであって、各パルスは等間隔ではない。
【００２８】
次に、走査線駆動回路３５０について説明する。図５は、この走査線駆動回路３５０の構成を示すブロック図である。
この図において、シフトレジスタ３５２は、走査線３１２の総数に応じた３２０ビットの段数を有し、１垂直走査期間の最初に供給されるスタートパルスＤＹをクロック信号ＹＣＫによって順次にシフトし、転送信号Ｙｓ１、Ｙｓ２、Ｙｓ３、…、Ｙｓ３２０として出力する回路である。転送信号Ｙｓ１、Ｙｓ２、Ｙｓ３、…、Ｙｓ３２０は、それぞれ１行目、２行目、３行目、…、３２０行目の走査線３１２にそれぞれ１対１に対応する。すなわち、いずれかの転送信号がＨレベルになると、それに対応する走査線３１２を選択すべき水平走査期間（１Ｈ）であることが指示される。
【００２９】
続いて、電圧選択信号形成回路３５４は、転送信号、極性指示信号ＰＯＬおよび制御信号ＩＮＨに基づいて、各行の走査線３１２への印加電圧を指定する電圧選択信号ａ、ｂ、ｃおよびｄを出力する。電圧選択信号ａ、ｂ、ｃおよびｄは、互いに排他的にアクティブレベル（Ｈレベル）となる。ここで、電圧選択信号ａがＨレベルになると＋ＶＳ（正極性選択電圧）の選択が指示される。同様に、電圧選択信号ｂ、ｃ、ｄがＨレベルになると、それぞれ＋ＶＤ／２（正極性非選択電圧）、−ＶＤ／２（負極性非選択電圧）、−ＶＳ（負極性選択電圧）の選択が指示される。
【００３０】
本形態においては、上述したように、選択電圧＋ＶＳまたは−ＶＳが印加される期間は、１水平走査期間（１Ｈ）の後半期間０．５Ｈ（「１／２Ｈ」と表記する）である。また、非選択電圧は、選択電圧＋ＶＳが印加された後では＋ＶＤ／２であり、選択電圧−ＶＳが印加された後では−ＶＤ／２であって、直前の選択電圧により一義的に定まっている。電圧選択信号形成回路３５４は、走査信号の電圧レベルが次の関係になるように、各行の走査線３１２について電圧選択信号ａ、ｂ、ｃ、ｄを出力する。すなわち、転送信号Ｙｓ１、Ｙｓ２、…、Ｙｓ３２０のいずれかＨレベルになって、それに対応する走査線３１２を選択すべき水平走査期間である旨が指定され、さらに、制御信号ＩＮＨがＨレベルとなって、当該水平走査期間の後半期間であることが示されると、電圧選択信号形成回路３５４は、当該走査線３１２への走査信号の電圧レベルを、第１に、極性指示信号ＰＯＬの信号レベルに対応した極性の選択電圧とし、第２に、その後半期間が終了すると、当該選択電圧に対応する非選択電圧となるように電圧選択信号を生成する。
【００３１】
具体的には、電圧選択信号形成回路３５４は、制御信号ＩＮＨがＨレベルとなる期間において、極性指示信号ＰＯＬがＨレベルであれば正極性選択電圧＋ＶＳを選択させる電圧選択信号ａを当該後半期間にＨレベルとし、この後半期間が終了して、制御信号ＩＮＨがＬレベルに遷移すれば、正極性非選択電圧＋ＶＤ／２を選択させる電圧選択信号ｂをＨレベルとして出力する一方、制御信号ＩＮＨがＨレベルとなる後半期間において、極性指示信号ＰＯＬがＬレベルであれば負極性選択電圧−ＶＳを選択させる電圧選択信号ｄを当該期間にＨレベルとし、この後、制御信号ＩＮＨがＬレベルに遷移すれば、負極性非選択電圧−ＶＤ／２を選択させる電圧選択信号ｃをＨレベルとして出力する。
【００３２】
セレクタ群３５８は、１本の走査線３１２ごとに４個のスイッチ３５８１〜３５８４を有する。これらのスイッチ３５８１〜３５８４の一端は、それぞれ供給線５１１〜５１４に接続され、スイッチ３５８１〜３５８４の他端は、対応する走査線３１２に共通接続される。スイッチ３５８１〜３５８４のゲートには、それぞれ電圧選択信号ａ、ｂ、ｃ、ｄが供給されている。そして、スイッチ３５８１〜３５８４の各々は、ゲート入力される電圧選択信号ａ、ｂ、ｃ、ｄがＨレベルになると、それぞれ一端と他端との間において導通状態となる。したがって、各走査線３１２は、スイッチ３５８１〜３５８４のうちオンしたものを介して、供給線５１１〜５１４のいずれかと接続された状態となる。
【００３３】
次に、走査線駆動回路３５０によって供給される走査信号の電圧波形について説明する。
まず、スタートパルスＤＹは、図６に示されるように、シフトレジスタ３５２によりクロック信号ＹＣＫにしたがって１水平走査期間（１Ｈ）毎に順次にシフトされて、これが転送信号Ｙｓ１、Ｙｓ２、…、Ｙｓ３２０として出力される。ここで、ある１行の走査線３１２に対応する転送信号がＨレベルになる１水平走査期間においてその後半期間（１／２Ｈ）が到来すると、当該後半期間における極性指示信号ＰＯＬの論理レベルに応じて、当該走査線３１２への選択電圧が定められる。
【００３４】
詳細には、ある１行の走査線３１２に供給される走査信号の電圧は、当該走査線３１２が選択される１水平走査期間の後半期間（１／２Ｈ）において、極性指示信号ＰＯＬが例えばＨレベルであれば正極性選択電圧＋ＶＳとなり、その後、当該選択電圧に対応する正極性非選択電圧＋ＶＤ／２を保持する。そして、１垂直走査期間（１Ｆ）が経過すると、１水平走査期間の後半期間においては、極性指示信号ＰＯＬが反転してＬレベルになるので、当該走査線３１２に供給される走査信号の電圧は、負極性選択電圧−ＶＳとなり、その後、当該選択電圧に対応する負極性非選択電圧−ＶＤ／２を保持することになる。
【００３５】
したがって、ある垂直走査期間において１行目の走査線３１２への走査信号Ｙ１は、図６に示されるように、１水平走査期間の後半期間において、極性指示信号ＰＯＬのＨレベルに対応して正極性選択電圧＋ＶＳとなり、その後に正極性非選択電圧＋ＶＤ／２を保持する。この走査線３１２に対応する次の１水平走査期間の後半期間においては、極性指示信号ＰＯＬのレベルが前回の選択とは論理反転したＬレベルになるので、当該走査線３１２への走査信号Ｙ１は、負極性選択電圧−ＶＳとなり、その後、負極性非選択電圧−ＶＤ／２を保持する。以下このサイクルが繰り返される。また、極性指示信号ＰＯＬは、１水平走査期間（１Ｈ）毎に論理レベルが反転するので、各走査線３１２に供給される走査信号は、１水平走査期間（１Ｈ）毎に、すなわち、走査線３１２の１行毎に交互に極性が反転する。例えばある垂直走査期間において、１行目の走査信号Ｙ１の選択電圧が正極性選択電圧＋ＶＳであれば、１水平走査期間経過後において、２行目の走査信号Ｙ２の選択電圧は負極性選択電圧−ＶＳとなる。
【００３６】
次に、データ線駆動回路２５０について説明する。図７は、このデータ線駆動回路２５０の構成を示すブロック図である。この図において、アドレス制御回路２５２は、階調データの読み出しに用いる行アドレスＲａｄを生成する回路であり、当該行アドレスＲａｄを、１垂直走査期間の最初に供給されるスタートパルスＤＹによってリセットするとともに、１水平走査期間毎に供給されるラッチパルスＬＰで歩進させる構成となっている。表示データＲＡＭ（Random Access Memory）２５４は、縦３２０行×横２４０列の画素１１６に対応した記憶領域を有するデュアルポートＲＡＭであり、書込側では、図１における制御回路４００から供給される階調データＤｎが制御回路４００からの書込アドレスＷａｄで指定された番地に書き込まれる一方、読出側では、行アドレスＲａｄで指定された番地の階調データＤｎの１行分２４０個が一括して読み出される。
【００３７】
次に、デコーダ２５６は、データ信号Ｘ１、Ｘ２、……、Ｘ２４０のデータ電圧をそれぞれ選択するための電圧選択信号ｅおよびｆを、読み出された２４０個の階調データＤｎに応じて、リセット信号ＲＥＳ、交流駆動信号ＭＸおよび階調コードパルスＧＣＰから排他的に生成する回路である。ここで、電圧選択信号ｅは＋ＶＤ／２の選択を、電圧選択信号ｆは−ＶＤ／２の選択を、それぞれ指示する。より具体的には、デコーダ２５６は、読み出された２４０個のうち特定の列の階調データＤｎについて着目すると、次のような電圧選択信号を生成する。
【００３８】
すなわち、デコーダ２５６は、極性指示信号ＰＯＬがＨレベルである１水平走査期間（１Ｈ）において、階調データＤｎが白色（０００）および黒色（１１１）以外の中間階調を指定するものであれば、第１に、１水平走査期間の前半期間（１／２Ｈ）の最初に供給されるリセット信号ＲＥＳによって、交流駆動信号ＭＸのレベルとは反対のレベルにリセットし、第２に、階調コードパルスＧＣＰのうち当該階調データＤｎに対応するものの立ち下がりにおいて、交流駆動信号ＭＸと同一のレベルにセットし、第３に、１水平走査期間の後半期間（１／２Ｈ）の最初に供給されるリセット信号ＲＥＳを無視し、第４に、階調コードパルスＧＣＰのうち、当該階調データＤｎに対応するものの立ち下がりにて、交流駆動信号ＭＸと同一のレベルに再セットするような電圧選択信号を生成する。ただし、デコーダ２５６は、極性指示信号ＰＯＬがＨレベルである１水平走査期間（１Ｈ）において、階調データＤｎが白色の（０００）であれば、交流駆動信号ＭＸを反転したレベルとなるように、また、階調データＤｎが黒色（１１１）であれば、交流駆動信号ＭＸとは同一のレベルとなるように、それぞれ電圧選択信号ｅおよびｆを生成する。
【００３９】
また、デコーダ２５６は、極性指示信号ＰＯＬがＬレベルである１水平走査期間（１Ｈ）では、極性指示信号ＰＯＬがＨレベルである１水平走査期間（１Ｈ）とは、電圧を入れ替えた関係の電圧選択信号ｅおよびｆを生成する。このような電圧選択信号の生成を、デコーダ２５６は、読み出された２４０個の階調データＤｎの各々を用いて実行する。
【００４０】
そして、セレクタ群３５８は、１列のデータ線２１２について、２個のスイッチ２５８１、２５８２を有する。これらのスイッチ２５８１および２５８２の一端は、それぞれ供給線５１２および５１３に接続される一方、その他端は、対応するデータ線２１２に共通接続される。スイッチ２５８１および２５８２のゲートには、それぞれ電圧選択信号ｅおよびｆが供給されている。そして、スイッチ２５８１および２５８２の各々は、ゲート入力される電圧選択信号ｅおよびｆがアクティブレベルになると、それぞれ一端と他端との間において導通状態となる。したがって、各データ線２１２は、スイッチ２５８１および２５８２のうちオンしたものを介して、供給線５１２または５１３のいずれかと接続された状態となる。
【００４１】
図８は、デコーダ２５６に入力される階調データＤｎの２進数表示と、それをデコードしたデータ信号Ｘｊとの関係を示す図である。また、図９は、ｉ行目の走査線３１２への走査信号Ｙｉと、これよりも１行下の走査線３１２への走査信号Ｙｉ＋１と、ｊ列目のデータ線２１２へのデータ信号Ｘｊとにおける各信号波形を示す図である。なお、このデータ信号Ｘｊについては、ｉ行目およびｉ＋１行目の走査線３１２と、ｊ列目のデータ線２１２に位置する画素１１６を、白色表示、黒色表示、およびその中間色の灰色表示とする場合についてそれぞれ示している。
【００４２】
これらの図に示されるように、１水平走査期間（１Ｈ）が２分割されて前半期間と後半期間とに分けられるとともに、走査信号Ｙｉ、Ｙｉ＋１は、後半期間（１／２Ｈ）にわたって選択電圧をとり、データ信号Ｘｊは、画素１１６の階調を暗くするにつれて点灯電圧をとる期間が長くなる。ここで、点灯電圧は、選択電圧が正極性の＋ＶＳであれば、負極性のデータ電圧−ＶＤ／２であり、反対に選択電圧が負極性の−ＶＳであれば正極性のデータ電圧＋ＶＤ／２である。一方、当該後半期間に先立つ前半期間におけるデータ信号は、当該後半期間におけるデータ信号とは電圧が逆転した関係となっている。したがって、１水平走査期間（１Ｈ）に着目すると、データ信号Ｘｊは、電圧＋ＶＤ／２と−ＶＤ／２とをそれぞれ５０％の割合でとることになる。このため、画素１１６の階調がいかなるパターンで連続したとしても、１垂直走査期間（１Ｆ）において、データ信号Ｘｊが電圧−ＶＤ／２をとる期間の累計と、電圧＋ＶＤ／２をとる期間の累計とは互いに同一となる。このことは、非選択期間において画素１１６に印加される電圧実効値が、すべての画素１１６にわたって等しいことを意味する。この構成によれば、白色画素および黒色画素が行および列において交互に配置する市松模様や、１行毎に白色画素および黒色画素が反転するゼブラパターンなどを表示する場合に発生する列（縦）方向のクロストークが抑えられる。なお、この縦方向のクロストークについては、例えば、特開２００１−１４７６７１号公報の図１０にも記載されている。
【００４３】
ところで、本実施形態では、走査線３１２がＩＴＯなどの比較的抵抗率の大きな金属から形成されるため、ｉ行目の走査線３１２を例にとると、図１０に示されるように、当該走査線３１２は１列目から２４０列目までのすべてのデータ線２１２と容量的に結合する。また、走査線３１２だけでなく、同様に液晶パネル１００における配線や信号線のすべてについても同様に、すべてのデータ線２１２と少なからず容量的に結合する。特に、供給線５１１〜５１４は基板２００および３００にその一部が形成されるので、データ線２１２との結合の度合いが大きい。そして、データ線２１２のデータ信号が電圧＋ＶＤ／２、−ＶＤ／２の一方から他方に切り替わると、スパイク（微分波形ノイズ）が走査線３１２や配線、供給線に現れる。ここで、液晶パネル１００の表示画像において、画素同士の階調に相関性が低い場合（例えば、自然画を表示する場合）には、データ信号の電圧切り替えタイミングは多数のデータ線２１２にわたって分散するためにスパイク自体が小さいから、その影響はほとんど無視することができる。これに対し、液晶パネル１００の表示画像において、隣接する画素同士の階調に相関性が高い場合（例えば、データ系の画像を表示する場合）には、データ信号の電圧切り替えタイミングは各データ線２１２にわたって集中する。したがって、この場合には、スパイクの個数は少ないもののスパイク自体が大きくなるから、その影響が無視できなくなる。特にスパイクにより選択電圧の印加期間における平均値が変動すると、液晶容量１１８に印加される電圧実効値が変化するので、目的とする本来の階調とは異なった階調で表示されてしまう。
【００４４】
例えば、図１１（ａ）に示されるように、液晶パネルの表示領域１００ａに、灰色を背景として矩形状の白色領域をウィンドウ表示しようとする場合を考えてみる。この場合に実際に表示される画像は、図１１（ｂ）に示されるように、白色領域Ｂ−Ｅと行（横）方向に隣接する領域Ｂ−Ｄ、Ｂ−Ｆと比較して、他の灰色領域Ａ−Ｄ、Ａ−Ｅ、Ａ−Ｆ、Ｃ−Ｄ、Ｃ−Ｅ、Ｃ−Ｆが明るくなる。この表示差は行方向に発生することから、上述した縦方向のクロストークと区別する意味で、特に横クロストークとも呼ばれている。
【００４５】
この横クロストークを液晶容量１１８に印加される信号波形で検討する。図１１（ｂ）において、行範囲Ａまたは行範囲Ｃに属する走査線３１２が選択された場合、当該走査線３１２に位置する画素の階調は、すべて背景の灰色である。このため、すべてのデータ信号の電圧は、図１２（ａ）に示されるように、当該走査線３１２に正極性の選択電圧が印加されるのであれば、１水平走査期間（１Ｈ）の最初、前半期間の途中および後半期間の途中で同時に切り替わる。したがって、走査信号には、電圧が切り替わる方向に比較的大きなスパイクＳ０、Ｓ１、Ｓ３が現れる。このうちスパイクＳ０、Ｓ１は、走査信号が非選択電圧となる期間に現れるので、電圧実効値に対する影響は小さい。しかしながら、スパイクＳ３は、走査信号が選択電圧となる期間に現れるので、当該選択電圧＋ＶＳを大きく変動させ、走査信号とデータ信号との差で示される画素１１６への印加電圧波形を、図において部分Ｐに示されるように大きく歪ませる。なお、図１２（ａ）では、後半期間において正極性の選択電圧＋ＶＳをとる１水平走査期間について説明したが、負極性の選択電圧−ＶＳをとる１水平走査期間では、図示の波形を、電圧基準点を中心に極性反転したものとなるので、同様に画素１１６への印加電圧波形を大きく歪ませる。したがって、行範囲Ａおよび行範囲Ｃに属する画素１１６（領域Ａ−Ｄ、Ａ−Ｅ、Ａ−Ｆ、Ｃ−Ｄ、Ｃ−Ｅ、Ｃ−Ｆに属する画素１１６）では、印加電圧が目的とする本来の値から大きく減少するので、ノーマリーホワイトモードであれば明るくなってしまうことになる。
【００４６】
一方、図１１（ｂ）において、行範囲Ｂに属する走査線３１２が選択された場合、当該走査線３１２に位置する画素１１６は、背景色の灰色と白色との２種類となる。このため、データ信号は、図１２（ｂ）に示されるように、当該走査線３１２に正極性の選択電圧＋ＶＳが印加されるのであれば、背景にかかる列範囲Ｄ、Ｆに属するデータ線に供給されるものと、白色領域にかかる列範囲Ｅに属するデータ線に供給されるものとの２種類に分かれる。換言すれば、行範囲Ａまたは行範囲Ｃに属する走査線３１２が選択される場合であれば、すべてのデータ信号が同一灰色に相当するものであったのに対し、行範囲Ｂに属する走査線３１２が選択される場合であれば、当該灰色に相当するデータ信号の数がおおよそ半分となる。したがって、行範囲Ｂに属する走査線３１２が選択される場合に現れるスパイクＳ０、Ｓ１、Ｓ３は、行範囲Ａまたは行範囲Ｃに属する走査線３１２が選択される場合と比較して小さくなる。このため、後半期間に現れるスパイクＳ３は、走査信号がとる選択電圧＋ＶＳをそれほど大きく変動させず、画素１１６への印加電圧波形についても、図において部分Ｑに示されるように歪みの程度が小さい。負極性の選択電圧−ＶＳをとる１水平走査期間でも同様である。したがって、領域Ｂ−Ｄ、Ｂ−Ｆの画素１１６の階調は、わずかに明るくなる程度である。
【００４７】
この結果、同一階調となるはずの領域Ａ−Ｄ、Ａ−Ｅ、Ａ−Ｆ、Ｃ−Ｄ、Ｃ−Ｅ、Ｃ−Ｆに属する画素１１６と、領域Ｂ−Ｄ、Ｂ−Ｆの画素１１６とでは、前者の領域に属する画素１１６の階調が後者の領域に属する画素１１６の階調よりも明るくなり、これが横クロスロークとして視認される。このように、横クロストークの原因は、電圧が同一のタイミングで変化するデータ線（データ信号）の数によってスパイクの程度に差が生じる結果、走査線３１２が選択される毎に、選択電圧の印加期間における平均値が異なってしまうためである、と考えられる。なお、行範囲Ａおよび行範囲Ｃに属する画素１１６への印加電圧が不足するという点は、白色領域を表示させるか否かとは無関係であるので、例えば全面同一の灰色を表示する場合であっても、同様に画素１１６への印加電圧が不足すると考えられる。しかし、全面同一の灰色を表示する場合、スパイクＳ３による影響がすべての画素１１６にわたって均一に作用するので、明るさの差として視認されず、したがって、横クロストークの問題が顕在化することはない。ただし、目標とする電圧が画素１１６に正しく印加されないという点においては問題である。
【００４８】
図１に示した補正回路６００は、この横クロストークの発生を抑えるための回路である。図１３は、補正回路６００の構成を示すブロック図である。同図に示されるように、カップリングコンデンサ６０２の一端は、負極性のデータ電圧（および非選択電圧）−ＶＤ／２を供給する供給線５１３に接続されている。一方、カップリングコンデンサ６０２の他端は、電源電圧Ｖｄｄの供給線と接地線Ｇｎｄとの間に直列接続された抵抗６０４および６０６の中間点たる端子ｉｎに接続されている。抵抗６０４および６０６の抵抗値は、端子ｉｎの電位が電圧±ＶＤ／２の中間値たるゼロとなるように選定される。なお、本実施形態において接地線Ｇｎｄの電位はゼロではなく、負の値（例えば−ＶＤ／２）である。
【００４９】
上述したように、供給線５１３は、走査線３１２と同様に、１列目から２４０列目までのデータ線２１２と容量的に結合している。このため、データ線２１２において電圧＋ＶＤ／２、−ＶＤ／２の一方から他方への切り替わりが発生すると、供給線５１３には、切り替わる方向に向かうスパイクが、当該切り替えタイミングが同一であるデータ線２１２の数に応じた大きさで現れる。このとき、カップリングコンデンサ６０２は、供給線５１３の直流成分である±ＶＤ／２をカットして交流成分であるスパイクを通過させるので、端子ｉｎには、ゼロ電位を基準としたスパイクが現れる（図１８参照）。すなわち、カップリングコンデンサ６０２は、データ信号の電圧切り替えに伴って発生するスパイクを検出する検出回路として機能する。
【００５０】
一方、端子ｉｎは、コンパレータ６１２の正入力端（＋）に接続されている。コンパレータ６１２の負入力端（−）には、抵抗６１４によって調整されたしきい値電圧Ｖｔｈ１が供給されている。また、端子ｉｎは、コンパレータ６２２の負入力端（−）にも接続され、コンパレータ６２２の正入力端（＋）には、抵抗６２４によって調整されたしきい値電圧Ｖｔｈ２が供給されている。コンパレータ６１２および６２２は、それぞれ正入力端（＋）に供給された電圧が負入力端（−）に供給された電圧以上となったときにＨレベルとなる信号Ｃｍｐ１、Ｃｍｐ２をそれぞれ出力する。すなわち、コンパレータ６１２（６２２）は、スパイクがしきい値電圧Ｖｔｈ１（Ｖｔｈ２）の絶対値以上の大きさとなったとき、しきい値電圧Ｖｔｈ１（Ｖｔｈ２）の絶対値以上の大きさとなる期間だけＨレベルとなる信号Ｃｍｐ１（Ｃｍｐ２）を出力する。このように、コンパレータ６１２、６２２は、カップリングコンデンサ６０２により検出されたスパイクがしきい値以上であるか否かを判別する判別回路として機能する。なお、しきい値電圧Ｖｔｈ１、Ｖｔｈ２には、Ｖｔｈ１＞０＞Ｖｔｈ２であって、Ｖｔｈ１≒−Ｖｔｈ２という関係がある。
【００５１】
パルス付加回路６５０は、カップリングコンデンサ６０２によって１水平走査期間の前半期間に検出されたスパイクと同一極性のパルスを、その前半期間に続く後半期間において選択電圧に付加する回路である。パルス付加回路６５０は、変換・遅延回路６６０、バッファ６７２および６８２、ならびにカップリングコンデンサ６７４および６８４を有する。このうち変換・遅延回路６６０は、コンパレータ６１２から出力された信号Ｃｍｐ１、またはコンパレータ６２２から出力された信号Ｃｍｐ２に基づいて、選択電圧に付加されるべきパルスを特定するとともに、この特定したパルスを１／２Ｈの期間だけ遅延させて、信号Ｐ１またはＰ２として出力する回路である。バッファ６７２は、信号Ｐ１に係数ａを乗算する。カップリングコンデンサ６７４の一端はバッファ６７２の出力端に接続される一方、カップリングコンデンサ６７４の他端は、正極性選択電圧＋ＶＳの供給線５１１に接続されている。また、バッファ６８２は、信号Ｐ２に係数（−ａ）を乗算して、その極性を反転させる。カップリングコンデンサ６８４の一端はバッファ６８２の出力端に接続される一方、カップリングコンデンサ６８４の他端は、負極性選択電圧−ＶＳの供給線５１４に接続されている。この構成のもと、変換・遅延回路６６０から出力された信号Ｐ１またはＰ２のパルスは、カップリングコンデンサ６７４を介して供給線５１１または５１４にそれぞれ出力されるので、供給線５１１または５１４には、信号Ｐ１またはＰ２のパルスの微分波形であるスパイクが現れる。このスパイクが走査信号の選択電圧に重畳されることにより、データ信号のレベル変動に伴うスパイクに起因した選択電圧の変動が抑えられるのである。
【００５２】
次に、変換・遅延回路６６０の構成を説明する。図１４は、変換・遅延回路６６０の構成を示すブロック図である。なお、この図においては、コンパレータ６１２による信号Ｃｍｐ１から信号Ｐ１を出力するまでの１系統のみが示されている。変換・遅延回路６６０は、コンパレータ６２２による信号Ｃｍｐ２から信号Ｐ２を出力するまでの系統も備えているが、信号Ｃｍｐ１から信号Ｐ１を出力するまでの系統と同一の構成であるために図示が省略されている。
【００５３】
図１４において、セレクタ６６１は、階調コードパルスＧＣＰを、制御信号ＩＮＨがＬレベルである１水平走査期間の前半期間に出力端Ａに出力する一方、制御信号ＩＮＨがＨレベルである後半期間に出力端Ｂに出力する。遅延器６６２は、セレクタ６６１の出力端Ａから供給された階調コードパルスＧＣＰを時間ｄだけ遅延させて、階調コードパルスＧＣＰａとして出力する。書込器６６３は、後述する付加パルス特定回路７００から出力されたデータ（以下「付加パルスデータ」という）の書込タイミングを階調コードパルスＧＣＰａの立ち下がりタイミングによって規定する。また、読出器６６４は、付加パルスデータの読出タイミングを、セレクタ６６１の出力端Ｂから供給された階調コードパルスＧＣＰｂの立ち下がりタイミングによって規定する。
【００５４】
一方、除去器６６５は、信号Ｃｍｐ１に含まれるパルスのうち、ラッチパルスＬＰが出力されるタイミング（すなわち、１水平走査期間の開始タイミング）と、制御信号ＩＮＨがＨレベルである期間（すなわち１水平走査期間の後半期間）とに含まれるパルスを除去して、信号Ｃ１として出力する回路である。以下では、１水平走査期間の前半期間において信号Ｃ１に現れるパルス、すなわち除去器６６５によって除去されずに信号Ｃ１に残ったパルスを「検出パルス」と表記する。付加パルス特定回路７００は、信号Ｃ１に検出パルスが現れた場合に、そのパルス幅（すなわち供給線５１３に現れたスパイクがしきい値を越えた時間長）に基づいて、選択電圧に付加されるべきパルス（以下「付加パルス」という）を特定し、この付加パルスのパルス幅を示すデータを付加パルスデータとして出力する。
【００５５】
メモリ６６７は、ＦＩＦＯ（First-In First-Out）形式のメモリである。このメモリ６６７は、付加パルス特定回路７００から出力された付加パルスデータを、書込器６６３で指定されたタイミングにて順次に記憶する一方、読出器６６４で指定されたタイミングにて順次に読み出す。デコーダ６６８は、メモリ６６７から付加パルスデータが読み出されたときに、当該付加パルスデータに変化があったときだけ、当該付加パルスデータによって示される幅のパルスにデコードし、信号Ｐ１として出力する回路である。
【００５６】
ところで、上述したように、端子ｉｎには、電圧が同一のタイミングで変化するデータ線（データ信号）の数に応じて異なる大きさのスパイクが現れる。図１５は、大きさ（すなわちピーク時点の電圧レベル）が異なる複数種類のスパイクとしきい値Ｖｔｈ１との関係を示すグラフである。同図においては、横軸が時間を示し、縦軸が電圧を示している。コンパレータ６１２から出力される信号Ｃｍｐ１は、正入力端（＋）に入力された電圧が負入力端（−）に供給されたしきい値電圧Ｖｔｈ１以上となったときにＨレベルとなるから、除去器６６５から出力される信号Ｃ１には、検出されたスパイクがしきい値電圧Ｖｔｈ１以上となった時間長に相当する幅の検出パルスが現れる。したがって、この検出パルスのパルス幅は、検出されたスパイクの大きさに応じて異なる。具体的には、１５に示されるように、スパイクＳａが発生したときに信号Ｃ１に現れる検出パルスＰａのパルス幅は「Ｔａ」となり、スパイクＳｂが発生したときに信号Ｃ１に現れる検出パルスＰｂのパルス幅は「Ｔｂ」となる、といった具合である。一方、スパイクの減衰特性は抵抗や容量からなる回路の時定数に依存するから、信号Ｃ１に現れる検出パルスのパルス幅は、スパイクの大きさ（高さ）に対して指数関数的に変化することとなる。例えば、図１５を例にとると、スパイクＳｄの大きさはスパイクＳｂの大きさの２倍程度であるが、スパイクＳｄに対応する検出パルスＰｄのパルス幅「Ｔｄ」は、スパイクＳｂに対応する検出パルスＰｂのパルス幅「Ｔｂ」の４倍程度となる。
【００５７】
ここで、選択電圧に対してパルスを付加する構成としては、除去器６６５から出力された信号Ｃ１に現れる検出パルスを、そのパルス幅を維持させたままメモリ６６７により遅延させたうえで付加パルスとして選択電圧に付加する構成も考えられる。しかしながら、上述したように信号Ｃ１に現れる検出パルスのパルス幅はスパイクの大きさに対して指数関数的に変化するから、この構成のもとでは選択電圧に重畳されるスパイクが過大となる場合がある。例えば、検出パルスＰａが信号Ｃ１に現れたときに選択電圧の歪みが適切に補正されるとしても、検出パルスＰｄが現れたときには、選択電圧に対してその歪みを補償するに充分な範囲を越えたスパイクが重畳され、却って選択電圧に歪みを生じさせる場合が生じ得るのである。なお、ここでは信号Ｃ１を例に挙げたが、これとは逆極性のパルスを有する信号Ｃ２についても同様の不具合が生じ得る。
【００５８】
これらの不具合を解消するために、本実施形態に係る付加パルス特定回路７００は、信号Ｃ１に現れた検出パルスのパルス幅（すなわちスパイクがしきい値以上となる時間長）に基づいて、選択電圧に付加されるべき付加パルスのパルス幅を特定するようになっている。図１６は、付加パルス特定回路７００の具体的な構成を示すブロック図である。同図に示されるように、付加パルス特定回路７００は、エンコーダ７１０と変換回路７２０とを有する。
【００５９】
このうちエンコーダ７１０は、信号Ｃ１において検出パルスが発生した場合に、この検出パルスのパルス幅を示すデータ（以下「検出パルスデータ」という）を出力する回路である。具体的には、エンコーダ７１０は、カウンタ７１１、インバータ７１２およびラッチ回路７１３を有する。除去器６６５から出力された信号Ｃ１は、カウンタ７１１およびインバータ７１２に入力される。カウンタ７１１は、クロック信号ＣＬＫの立ち上がりをカウントしてそのカウント値を出力する一方、信号Ｃ１が立ち上がったタイミングでカウント値をリセットする。クロック信号ＣＬＫは、制御回路４００から供給される信号であり、信号Ｃ１に現れる検出パルスのパルス幅よりも充分に短い周期を有する。一方、インバータ７１２は、信号Ｃ１のレベルを反転してラッチ回路７１３に出力する。このラッチ回路７１３は、インバータ７１２からの出力信号が立ち上がったタイミング、すなわち信号Ｃ１が立ち下がったタイミングにおいて、カウンタ７１１によるカウント値を検出パルスデータとしてラッチする回路である。すなわち、信号Ｃ１に現れた検出パルスのパルス幅に応じたカウント値が検出パルスデータとして出力される。なお、この構成においては、信号Ｃ１に検出パルスが発生したとき、その立ち上がりからそのパルス幅が確定するまで、そのパルス幅よりも長い時間が必要となる。
【００６０】
一方、変換回路７２０は、予め設定された変換テーブル７２１に基づいて、検出パルスデータに応じた付加パルスデータを出力する回路である。この変換テーブル７２１は、図１７に示されるように、検出パルスのパルス幅（すなわちスパイクがしきい値以上となる期間の時間長）と付加パルスのパルス幅とが対応付けられたテーブルである。変換回路７２０は、エンコーダ７１０から検出パルスデータが供給されると、変換テーブル７２１において当該検出パルスデータが示すパルス幅に対応付けられている付加パルスのパルス幅を特定し、この特定したパルス幅を示すデータを付加パルスデータとして出力する。この出力信号が、本発明における「パルス特定信号」に相当している。図１７および前掲図１５に示されるように、変換テーブル７２１においては、検出パルスのパルス幅が大きくなるほど付加パルスのパルス幅が大きくなるように双方のパルス幅が対応付けられている。ただし、変換テーブル７２１の内容は、信号Ｃ１に現れる検出パルスのパルス幅の変化、すなわちスパイクの大きさがしきい値以上であると判別された期間の時間長の変化に対して、付加パルスのパルス幅が直線的に（一次関数的に）変化するように選定されている。例えば、図１５においてスパイクＳｂとその２倍程度の大きさのスパイクＳｄとに着目すると、スパイクＳｄが発生したときに特定される付加パルスＰｄ’のパルス幅は、スパイクＳｂが発生したときに特定される付加パルスＰｂ’のパルス幅の２倍程度となる。
【００６１】
この変換テーブル７２１の内容は、外部から与えられるコマンドに応じて適宜に変更され得る。図１６に示されるインタフェース７３１は、このコマンドを受信してレジスタ７３０に供給する回路である。外部から入力されるコマンドには、変換テーブル７２１に対する変更の内容を指定するためのコマンドと、この変更の内容を変換回路７２０の変換テーブル７２１に反映させることを指示するためのコマンドとがある。変更内容を指定するためのコマンドがインタフェース７３１から供給されると、レジスタ７３０はこの変更内容を記憶する。一方、変更内容の反映を指示するコマンドがインタフェース７３１から供給されると、その時点においてレジスタ７３０に記憶されている変更内容が変換テーブル７２１に上書きされる。
【００６２】
次に、補正回路６００の動作について説明する。図１８および図１９は、補正回路６００の動作を説明するためのタイミングチャートである。
上述したように、データ線２１２において電圧＋ＶＤ／２、−ＶＤ／２の一方から他方への切り替わりが発生すると、供給線５１３には、切り替えタイミングが同一であるデータ線の数に応じた大きさのスパイクが現れる。このとき、カップリングコンデンサ６０２は、交流成分であるスパイクを通過させる。したがって、図１８に示されるように、端子ｉｎ（図１３参照）には、データ信号が電圧−ＶＤ／２から＋ＶＤ／２に切り替わる場合には正極性のスパイクが現れ、データ信号が電圧＋ＶＤ／２から−ＶＤ／２に切り替わる場合には負極性のスパイクが現れる。
【００６３】
コンパレータ６１２は、端子ｉｎの電圧がしきい値電圧Ｖｔｈ１以上となったときにＨレベルとなる信号Ｃｍｐ１を出力するので、正極性のスパイクのうち、その電圧がしきい値電圧Ｖｔｈ１以上であるものを、しきい値電圧Ｖｔｈ１以上となった期間だけＨレベルとなるパルスに置き換えて、信号Ｃｍｐ１として出力する。同様に、コンパレータ６２２は、負極性のスパイクのうちその電圧がしきい値電圧Ｖｔｈ２以下となったものを、しきい値電圧Ｖｔｈ２以下となった期間だけＨレベルとなるパルスに置き換えて信号Ｃｍｐ２として出力する。一方、信号Ｃｍｐ１に含まれるパルスのうち、１水平走査期間（１Ｈ）の開始タイミング、および、後半期間（１／２Ｈ）に出力されるものは、除去器６６５によって図１８に示されるように除去される。信号Ｃｍｐ２に含まれるパルスについても、図１４では図示が省略された系統の除去器によって同様に除去される。したがって、除去器６６５による出力信号Ｃ１（Ｃ２）は、図１８に示されるように、信号Ｃｍｐ１（Ｃｍｐ２）に含まれるパルスのうち、１水平走査期間の前半期間（開始タイミングを除く）に出力されるものだけとなる。
【００６４】
次に、付加パルス特定回路７００のエンコーダ７１０は、信号Ｃ１に現れる検出パルスのパルス幅を示す検出パルスデータを出力する。変換回路７２０は、この検出パルスデータが示すパルス幅を変換テーブル７２１の検出パルス幅から検索し、これに対応付けられた付加パルス幅を示す付加パルスデータを出力する。例えば、図１７を例に挙げると、検出パルスデータの示すパルス幅が「８０」であれば、変換回路７２０はパルス幅「４０」を示す付加パルスデータを出力する。
【００６５】
ところで、上述したように、信号Ｃ１に検出パルスが発生したとき、その立ち上がりからそのパルス幅が確定するまで時間を要する。図１９では、１水平走査期間の前半期間（１／２Ｈ）において、（信号Ｃ１が立ち上がって）パルスＳ１ａが発生してから、そのパルス幅に対応する付加パルスデータＳ１ｂが出力されるまで、若干の時間遅延が生じている。データ信号の電圧切り替えは階調コードパルスＧＣＰの立ち下がりで発生するので、理想的には、パルスＳ１ａが立ち上がるタイミングと階調コードパルスＧＣＰが立ち下がるタイミングとは一致する。ただし、実際には、コンパレータ６１２、６２２には動作遅延があるので、両者のタイミングは一致しない。
【００６６】
一方、１水平走査期間の前半期間（１／２Ｈ）では、制御信号ＩＮＨがＬレベルとなるので、セレクタ６６１では出力端Ａが選択されて、階調コードパルスＧＣＰａが階調コードパルスＧＣＰよりも時間ｄだけ遅延して出力される。この遅延した階調コードパルスＧＣＰａの立ち下がりタイミングにおいて、付加パルスデータがメモリ６６７に書き込まれる。このようにメモリ６６７の書込タイミングを、遅延させた階調コードパルスＧＣＰａの立ち下がりにて指定した理由は、上述したようにコンパレータ６１２、６２２の動作遅延が生じている点と、パルスＳ１ａが発生してから、そのパルス幅に対応する付加パルスデータＳ１ｂが出力されるまでに時間遅延が生じている点とを考慮したためであり、メモリ６６７の書込タイミングをパルスＳ１ａの発生と一致する階調コードパルスＧＣＰの立ち下がりにて指定する構成にすると、付加パルスの幅が未確定の状態で書き込んでしまうからである。
【００６７】
次に、１水平走査期間の後半期間（１／２Ｈ）では、制御信号ＩＮＨがＨレベルとなる。したがって、セレクタ６６１では出力端Ｂが選択されて、階調コードパルスＧＣＰがそのまま階調コードパルスＧＣＰｂとして出力される。そして、この階調コードパルスＧＣＰｂの立ち下がりタイミングにて、メモリ６６７に書き込まれた付加パルスデータが順番に読み出される。デコーダ６６８は、付加パルスデータに変化があったときだけ、その付加パルスデータによって示される幅のパルスにデコードするので、例えば、図１８または図１９に示されるように、前半期間における信号Ｃ１のパルスＳ１ａを変換テーブル７２１に基づいて変換したパルスＳ１ｄは、そのパルスＳ１ａから１水平走査期間のほぼ半分期間（０．５Ｈ）だけ遅延して、信号Ｐ１として出力されることになる。すなわち、図１８に示されるように、前半期間においてデータ信号が電圧−ＶＤ／２から＋ＶＤ／２に切り替わることに伴って発生したスパイクＳ１は、コンパレータ６１２によって検出パルスＳ１ａに置き換えられ、これを変換した付加パルスＳ１ｄが遅延されたうえで、後半期間においてデータ信号が電圧＋ＶＤ／２から−ＶＤ／２への切り替わるタイミングにて出力される。
【００６８】
信号Ｐ１に含まれるパルスＳ１ｄは、バッファ６７２およびカップリングコンデンサ６７４を介して供給線５１１に出力されるので、この供給線５１１には、パルスＳ１ｄの微分波形である正極性スパイクが現れる。走査線駆動回路３５０は、上述したように、選択した走査線３１２に対応するスイッチ３５８１を後半期間にオンさせて、供給線５１１を当該走査線３１２に接続することにより、当該走査線３１２に正極性の選択電圧を印加する構成となっているので、走査信号には、パルスＳ１ｄの微分波形である正極性スパイクがそのまま重畳される。走査線３１２には、後半期間のうちデータ信号が電圧＋ＶＤ／２から−ＶＤ／２に切り替わるタイミングに負極性のスパイクＳ３が現れるが、これと同一タイミングにおいて正極性のスパイクも現れるので、結果的に両者は打ち消し合う。したがって、データ信号の電圧切り替えに拘わらず、選択電圧＋ＶＳはほぼ一定に保たれることとなる。
【００６９】
以上の動作は、極性指示信号ＰＯＬがＨレベルである１水平走査期間、すなわち、選択電圧として電圧＋ＶＳを印加する後半期間を含む１水平走査期間の動作であったが、極性指示信号ＰＯＬがＬレベルである期間についても、信号Ｃ２に含まれる検出パルスを同様に処理することによって、選択電圧−ＶＳはほぼ一定に保たれる。詳細には、極性指示信号ＰＯＬがＬレベルである１水平走査期間の後半期間では、データ信号が電圧−ＶＤ／２から＋ＶＤ／２に切り替わるので、そのタイミングで現れるスパイクは正極性となる。一方、信号Ｐ２に含まれる付加パルスは正極性であるが、バッファ６８２によって極性反転された後、カップリングコンデンサ６８４を介して供給線５１４に出力されるので、供給線５１４には、そのパルスの微分波形である負極性スパイクが現れる。したがって、極性指示信号ＰＯＬがＨレベルである１水平走査期間の後半期間においても両スパイクが互いに打ち消し合い、選択電圧−ＶＳはほぼ一定に保たれる。
【００７０】
このように、補正回路６００は、前半期間におけるデータ信号の電圧切り替えに伴うスパイクの大きさに応じた幅の付加パルスに置き換えた後、メモリ６６７によって遅延させて、後半期間に付加するので、スパイクの大きさにかかわらず、そのスパイクを打ち消すことができる。例えば、上述した図１２（ａ）では、前半期間に現れるスパイクＳ１および後半期間において現れるスパイクＳ３が比較的大きいので、前半期間に現れるスパイクを変換した検出パルスの幅も広くなる結果、出力される信号Ｐ１に含まれる付加パルスの幅も比較的広くなる。このため、図２０（ａ）に示されるように、走査信号に重畳されるスパイクＳ１ｅも大きくなるので、走査信号の選択電圧＋ＶＳがほぼ一定に保たれる結果、画素１１６への印加電圧波形の歪みをほぼなくすことができる。
【００７１】
また、上述した図１２（ｂ）では、前半期間に現れるスパイクＳ１および後半期間において現れるスパイクＳ３が比較的小さいので、前半期間に現れるスパイクを変換した検出パルスの幅も狭くなる結果、出力である信号Ｐ１に含まれる付加パルスの幅も比較的狭くなる。このため、図２０（ｂ）に示されるように、走査信号に重畳されるスパイクＳ１ｅも小さくなるので、この場合においても走査信号の選択電圧＋ＶＳがもほぼ一定に保たれる結果、画素１１６への印加電圧波形の歪みをほぼなくすことができる。このため、図１１（ｂ）に示される領域Ａ−Ｄ、Ａ−Ｅ、Ａ−Ｆ、Ｃ−Ｄ、Ｃ−Ｅ、Ｃ−Ｆに属する画素１１６と、領域Ｂ−Ｄ、Ｂ−Ｆに属する画素１１６とに印加される電圧は互いにほぼ等しくなるので、横クロストークを抑えることが可能となる。さらに、これらの領域に属する画素１１６の印加電圧はほぼ目標電圧となるので、その表示画像も、図１１（ａ）に示される目標画像とほぼ一致することとなる。また、仮に全面同一の灰色を表示する場合であっても、画素１１６への印加電圧が不足して低濃度になることはない。
【００７２】
このように本実施形態によれば、前半期間に現れたスパイクを検出し、このスパイクを用いて、後半期間において選択電圧に現れるスパイクを打ち消すようになっている。したがって、コンパレータ６１２、６２２等には高速動作が要求されないから、各部において消費される電力を抑えることもできる。
【００７３】
また、本実施形態によれば、スパイクから得られた検出パルスのパルス幅が変換回路７２０によって変更され、この変更後の付加パルスによって選択電圧のスパイクを打ち消すようになっているので、スパイクの大きさの変化に応じて検出パルスのパルス幅が指数関数的に変化する構成にあっても、常に適切なパルスを選択電圧に付加することができる。しかも、本実施形態においては、コマンドの入力によって変換テーブル７２１の内容が適宜に変更され得る。したがって、図１１に示されたような画像を表示させたうえで、利用者は、この画像を確認しながら適宜にコマンドを入力することにより、横クロストークが有効に抑えられるように変換テーブル７２１の内容を調整することができる。
【００７４】
なお、上記実施形態にあっては、選択電圧が印加されたときに、点灯電圧を時間的に後方に寄せて印加したので、選択電圧の印加期間においてデータ線駆動回路２５０は、データ線２１２に供給するデータ信号を、非点灯電圧から点灯電圧へと切り替えた。これに限られず、点灯電圧を時間的に前方に寄せて印加する構成としても良い。この構成では、選択電圧の印加期間においてデータ線駆動回路２５０は、データ線２１２に供給するデータ信号を、実施形態とは逆に点灯電圧から非点灯電圧へと切り替えることになる。また、実施形態では、補正回路６００が、供給線５１３のスパイクを検出する構成としたが、この理由は、供給線５１３の電位が接地線Ｇｎｄの電位すなわち接地電位であるため最も安定しているからである。したがって、その電位が安定しているならば、他の供給線、配線等であっても良い。
【００７５】
また、上記実施形態においては、スパイクの大きさの変化に対して直線的に変化するように付加パルスのパルス幅を特定する構成を例示したが、スパイクの大きさと付加パルスのパルス幅との関係はこれに限られない。要するに、スパイクの大きさがしきい値以上となる期間の時間長に基づいて、そのスパイクを有効に打ち消し得る大きさ（パルス幅または電圧レベル）のパルスが特定される構成であれば足りる。
【００７６】
上述した実施形態では、補正回路６００を他の構成要素から独立した構成としたが、例えばデータ線駆動回路２５０または走査線駆動回路３５０の一方とともに、もしくは、その双方とともに集積化しても良い。また、補正回路６００は、その総ての構成要素（図１３および図１４に示される各部）が一体の集積回路として構成されている必要は必ずしもなく、これらの構成要素が部分的に別体の集積回路として構成されていても良い。
【００７７】
本発明は、透過型の表示装置に限らず、観察側からの入射光を観察側に反射させて表示（反射型表示）を行う反射型の表示装置や、透過型および反射型の双方の表示が可能な半透過反射型の表示装置にも適用され得る。また、階調数は「８」に限れられず、その他の任意の階調数（例えば４、１６、３２、６４階調など）としても良い。各々がＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に割り当てられた３つの画素によって１ドットを構成して、カラー画像を表示する構成としても良い。
【００７８】
上述した実施形態では、能動素子としてＴＦＤ２２０を用いたアクティブマトリクス型の液晶パネル１００を例示したが、能動素子を用いることなく、帯状電極の交差によって液晶１６０を挟持したパッシブマトリクス型の電気光学装置にも本発明は適用され得る。また、実施形態では、ＴＦＤ２２０がデータ線２１２に接続され、液晶容量１１８が走査線３１２に接続された構成を例示したが、これとは逆に、ＴＦＤ２２０が走査線３１２に、液晶容量１１８がデータ線２１２にそれぞれ接続された構成としても良い。さらに、ＴＦＤ２２０は、二端子型スイッチング素子の一例に過ぎず、ＺｎＯ（酸化亜鉛）バリスタや、ＭＳＩ（Metal Semi-Insulator）などを用いた素子、あるいは、これらの素子を２つ逆向きに直列接続または並列接続したものを二端子型スイッチング素子として用いることも可能である。
【００７９】
上記実施形態では、ＴＮ型の液晶を用いた液晶装置を例示したが、ＳＴＮ（Super Twisted Nematic）型の液晶や、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたゲストホスト型などの液晶を用いても良い。加えて、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液晶や配向方式として種々のものを用いることが可能である。
【００８０】
また、本発明は、液晶装置以外の電気光学装置にも適用され得る。すなわち、電流の供給や電圧の印加といった電気的な作用を輝度や透過率の変化といった光学的な作用に変換する電気光学物質を用いて画像を表示する装置であれば本発明は適用され得る。例えば、ＥＬ（Electro Luminescent）を電気光学物質として用いたＥＬ表示装置や、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示装置、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイ、黒色トナーを電気光学物質として用いたトナーディスプレイ、あるいはヘリウムやネオンなどの高圧ガスを電気光学物質として用いたプラズマディスプレイパネル（ＰＤＰ）など各種の電気光学装置に本発明が適用される。
【００８１】
次に、上述した実施形態に係る電気光学装置を表示装置として有する電子機器について説明する。図２１は、実施形態に係る電気光学装置１０を用いた携帯電話機の構成を示す斜視部である。この図に示されるように、携帯電話機１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、上述した液晶パネル１００を備える。なお、電気光学装置１０のうち液晶パネル１００以外の構成要素は筐体に内蔵されるので、携帯電話機１２００の外観上は現れない。
【００８２】
図２２は、液晶パネル１００をファインダに適用したデジタルスチルカメラの構成を示す斜視図である。銀塩カメラは、被写体の光像によってフィルムを感光させるのに対し、デジタルスチルカメラ１３００は、被写体の光像をＣＣＤ（Charge Coupled Device）などの撮像素子により光電変換して撮像信号を生成・記憶する。ここで、デジタルスチルカメラ１３００における本体１３０２の背面には、上述した液晶パネル１００が設けられている。この液晶パネル１００は、撮像信号に基づいて表示を行うので、被写体を表示するファインダとして機能することになる。また、本体１３０２の前面側（図２４においては裏面側）には、光学レンズやＣＣＤなどを含んだ受光ユニット１３０４が設けられている。撮影者が液晶パネル１００に表示された被写体像を確認して、シャッタボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板１３０８のメモリに転送・記憶される。また、このデジタルスチルカメラ１３００にあって、ケース１３０２の側面には、外部表示を行うためのビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。
【００８３】
なお、電気光学装置１０が表示装置として利用され得る電子機器としては、図２１に示される携帯電話や、図２２に示されるデジタルスチルカメラの他にも、ノートパソコンや、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。いずれの電子機器においても、横クロストークを抑えた高品位の表示が簡易な構成によって実現される。
【図面の簡単な説明】
【００８４】
【図１】本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】同電気光学装置の構成を示す斜視図である。
【図３】同電気光学装置における液晶パネルの構成を示す断面図である。
【図４】同電気光学装置における画素の構成を示す部分破断斜視図である。
【図５】同電気光学装置における走査線駆動回路の構成を示すブロック図である。
【図６】同走査線駆動回路による走査信号の波形を示す図である。
【図７】同電気光学装置におけるデータ駆動回路の構成を示すブロック図である。
【図８】同データ線駆動回路によるデータ信号の波形を示す図である。
【図９】同電気光学装置における画素に印加される信号の波形を示す図である。
【図１０】ｉ行目の走査線等と各データ線との等価回路を示す図である。
【図１１】同電気光学装置における横クロストークの発生例を示す図である。
【図１２】横クロストークの原因を説明するための図である。
【図１３】同電気光学装置における補正回路の構成を示すブロック図である。
【図１４】同補正回路における変換・遅延回路の構成を示すブロック図である。
【図１５】供給線に発生するスパイクと検出パルスおよび付加パルスとの関係を示す図である。
【図１６】同補正回路における付加パルス特定回路の構成を示すブロック図である。
【図１７】同付加パルス特定回路において用いられる変換テーブルの内容を示す図である。
【図１８】同補正回路の動作を説明するためのタイミングチャートである。
【図１９】同補正回路の動作を説明するためのタイミングチャートである。
【図２０】同補正回路による補正動作を説明するための図である。
【図２１】同電気光学装置を用いた携帯電話の構成を示す斜視図である。
【図２２】同電気光学装置を用いたデジタルスチルカメラの構成を示す斜視図である。
【符号の説明】
【００８５】
１００…液晶パネル、１１６…画素、２１２…データ線、２５０…データ線駆動回路、３１２…走査線、３５０…走査線駆動回路、４００…制御回路、５００…電圧生成回路、６００…補正回路、６０２，６０４…カップリングコンデンサ、６１２，６２２…コンパレータ、６５０…パルス付加回路、６６０…変換・遅延回路、６６７…メモリ、７００……付加パルス特定回路、７１０……エンコーダ、７２０……変換回路、７２１……変換テーブル。
【図１】
2005084120.tif 000003
【図２】
2005084120.tif 000004
【図３】
2005084120.tif 000005
【図４】
2005084120.tif 000006
【図５】
2005084120.tif 000007
【図６】
2005084120.tif 000008
【図７】
2005084120.tif 000009
【図８】
2005084120.tif 000010
【図９】
2005084120.tif 000011
【図１０】
2005084120.tif 000012
【図１１】
2005084120.tif 000013
【図１２】
2005084120.tif 000014
【図１３】
2005084120.tif 000015
【図１４】
2005084120.tif 000016
【図１５】
2005084120.tif 000017
【図１６】
2005084120.tif 000018
【図１７】
2005084120.tif 000019
【図１８】
2005084120.tif 000020
【図１９】
2005084120.tif 000021
【図２０】
2005084120.tif 000022
【図２１】
2005084120.tif 000023
【図２２】
2005084120.tif 000024