(57)【要約】      （修正有）【課題】高性能の半導体チップを実装する多層配線基板を提供する。【解決手段】半導体チップが実装される第１の側に形成された、第１の配線１３，１６と第１のビア配線１２，１５を含む第１の多層配線構造１０と、前記第１の側と反対側の第２の側に形成された、第２の配線３２，３５と第２のビア配線３４ＰＧ，３４Ｓを含む第２の多層配線構造３０とを有する、多層配線基板であって、前記第２の配線は、前記第１の配線より厚くなるよう形成されていることを特徴とする多層配線基板。【選択図】図１
2005347696.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップが実装される第１の側に形成された、第１の配線と第１のビア配線を含む第１の多層配線構造と、
前記第１の側と反対側の第２の側に形成された、第２の配線と第２のビア配線を含む第２の多層配線構造と、を有する、多層配線基板であって、
前記第２の配線は、前記第１の配線より厚くなるよう形成されていることを特徴とする多層配線基板。
【請求項２】
前記第２の配線は、前記第２のビア配線が形成される絶縁層中に形成されることを特徴とする請求項１記載の多層配線基板。
【請求項３】
前記第２の配線の厚さは、前記第１の配線の厚さの２．５倍〜１０倍であることを特徴とする、請求項１または２記載の多層配線基板。
【請求項４】
前記第２の配線の厚さは５０μｍ〜１５０μｍであることを特徴とする請求項１乃至３のうち、いずれか１項記載の多層配線基板。
【請求項５】
複数形成された前記第２のビア配線の配線ピッチのうち少なくとも一部は、前記第１のビア配線の配線ピッチより大きく形成されていることを特徴とする請求項１乃至４のうち、いずれか１項記載の多層配線基板。
【請求項６】
前記第２の配線は、前記第２のビア配線を介して、電源ラインまたは接地ラインに接続されることを特徴とする、請求項１乃至５のうち、いずれか１項記載の多層配線基板。
【請求項７】
前記第２の配線は、電源ラインに接続される電源配線と、接地ラインに接続される接地配線とを有し、当該電源配線と当該接地配線が交互に積層されるよう形成されていることを特徴とする請求項６記載の多層配線基板。
【請求項８】
前記第２のビア配線は、
電源ラインまたは接地ラインに接続される電源系ビア配線と、
信号ラインに接続される信号ビア配線と、を含み、
前記電源系ビア配線と前記第２の配線の距離は、前記信号ビア配線と前記第２の配線の距離より小さくなるよう形成されていることを特徴とする請求項１乃至７のうち、いずれか１項記載の多層配線基板。
【請求項９】
前記第２の配線の一部または全部は、Ｃｕにより被覆されていることを特徴とする、請求項１乃至８のうち、いずれか１項記載の多層配線基板。
【請求項１０】
Ｃｕメッキにより、第１のビア配線と第１の配線を形成して第１の多層配線構造を形成する、第１の多層配線工程と、
当該第１の多層配線構造上に、第２のビア配線と第２の配線を形成して第２の多層配線構造を形成する、第２の多層配線工程と、を有する、半導体チップを実装する多層配線基板の製造方法であって、
前記第２の多層配線工程は、
前記第１の多層配線構造上に、金属層を貼り付けて前記第２の配線を形成する配線形成工程と、
複数の前記第２のビア配線のうち少なくとも一部を、当該第２の配線の間に形成するビア工程と、を有し、
前記第２の配線は前記第１の配線より厚くなるよう形成されることを特徴とする、多層配線基板の製造方法。
【請求項１１】
前記ビア工程は、前記第２の配線の間に埋設された絶縁層にビアホールを形成するビアホール工程と、当該ビアホールに、前記第２のビア配線を充填する充填工程と、を有することを特徴とする、請求項１０記載の多層配線基板の製造方法。
【請求項１２】
複数形成される前記第２のビア配線のうちの少なくとも一部は、前記第２の配線を貫通するように形成されることを特徴とする請求項１０または１１記載の多層配線基板の製造方法。
【請求項１３】
前記配線形成工程は、
前記第１の多層配線構造上に前記金属層を貼り付ける工程と、
当該金属層をエッチングによりパターニングして前記第２の配線を形成する工程と、
当該第２の配線の間に絶縁層を埋設する工程と、を含むことを特徴とする、請求項１０乃至１２のうち、いずれか１項記載の多層配線基板の製造方法。
【請求項１４】
前記配線形成工程は、
前記第１の多層配線構造上にパターニングされた前記金属層を貼り付けて前記第２の配線を形成する工程と、
当該第２の配線の間に絶縁膜を埋設する工程と、を含むことを特徴とする、請求項１０乃至１２のうち、いずれか１項記載の多層配線基板の製造方法。
【請求項１５】
半導体チップを実装する、多層配線構造を有する多層配線基板であって、
前記多層配線構造の配線は、鉄とＮｉを含有する合金配線を含むことを特徴とする多層配線基板。
【請求項１６】
前記多層配線構造は、
半導体チップが実装される第１の側に形成された、第１の配線を含む第１の多層配線構造と、
前記第１の側と反対側の第２の側に形成された、当該第１の配線より厚い第２の配線を含む第２の多層配線構造と、を有し、
前記第２の配線が前記合金配線を含むように形成されていることを特徴とする請求項１５記載の多層配線基板。
【請求項１７】
前記合金配線の一部または全部は、Ｃｕにより被覆されていることを特徴とする請求項１５または１６記載の多層配線基板。
【請求項１８】
前記合金配線が多層に積層されていることを特徴とする請求項１５乃至１７のうち、いずれか１項記載の多層配線基板。
【請求項１９】
多層配線構造を有する、半導体チップを実装する多層配線基板の製造方法であって、
前記多層配線構造を形成する工程は、
絶縁層上に鉄とＮｉを含有する合金層を貼り付けて合金配線を形成する工程を含むことを特徴とする多層配線基板の製造方法。
【請求項２０】
前記多層配線構造を形成する工程は、
半導体チップが実装される第１の側に形成される、第１の配線を含む第１の多層配線構造を形成する工程と、
前記第１の側と反対側の第２の側に形成される、当該第１の配線より厚い第２の配線を含む第２の多層配線構造を形成する工程と、を有し、
前記第２の配線が前記合金配線により、形成されることを特徴とする請求項１９記載の多層配線基板の製造方法。
【請求項２１】
前記第２の多層配線構造を形成する工程は、
前記第１の多層配線構造上に前記合金層を貼り付ける工程と、
当該合金層をエッチングによりパターニングして前記第２の配線を形成する工程と、
当該第２の配線の間に絶縁膜を埋設する工程と、を含むことを特徴とする、請求項２０記載の多層配線基板の製造方法。
【請求項２２】
前記第２の多層配線構造を形成する工程は、
前記第１の多層配線構造上にパターニングされた前記合金層を貼り付け、前記第２の配線を形成する工程と、
当該第２の配線の間に絶縁膜を埋設する工程と、を含むことを特徴とする、請求項２０記載の多層配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを実装する多層配線基板、および当該多層配線基板の製造方法に関する。
【背景技術】
【０００２】
近年、半導体チップの高集積化や動作速度の高速化などの高性能化が著しく、そのため、半導体チップを実装する配線基板もこのような半導体チップの高性能化に対応した性能が要求されている。例えば、高集積化を実現する配線基板としては、基板上に多層配線構造が形成される多層配線基板が用いられている。
【０００３】
このような多層配線基板を形成する方法としては、配線部と絶縁層を積層することで多層配線基板を形成する、いわゆるビルドアップ法をはじめとして、様々な基板の高集積化の方法が提案されている。
【特許文献１】特開２００３−１４２６１７号公報
【特許文献２】特開２００２−８３８９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、従来の多層配線基板は、動作速度が高速化した、高性能の半導体チップの実装を行う場合に問題が生じる場合があった。
【０００５】
例えば、動作速度を高速とするために、高周波で動作する半導体チップを実装する場合、従来の多層配線基板では、実装される半導体チップに接続される配線のインダクタンスが大きく、そのため伝送特性が不十分であり、伝送のロスが大きくなる問題が生じ、高速度で動作する半導体チップを実装することが困難となっていた。
【０００６】
また、高速度で動作する半導体チップの層間絶縁膜には、低誘電率膜やポーラス低誘電率膜が用いられており、当該半導体チップを実装する場合に従来の多層配線基板では、実装される半導体チップにかかる応力が問題となる場合があった。
【０００７】
近年、半導体チップのデバイスでは、配線間の絶縁膜に低誘電率膜を用いて配線遅延を小さくし、動作速度の高速度化をはかる方法がとられるようになってきている。この場合、低誘電率膜に用いられる材料は、従来の絶縁膜に比べて機械的な強度が小さく、応力が加わることで容易に破壊してしまう。また、このような低誘電率膜に用いられる材料と、従来の多層配線基板を構成する材料では熱膨張率の差が大きいため、特に温度変化が生じた場合には、例えば半導体チップが実装される多層配線基板から伝わる応力によって、半導体チップの層間絶縁膜が破壊されてしまう懸念が生じていた。また、低誘電率膜の誘電率をさらに低下させるために、膜の内部に空孔を設けたいわゆるポーラス低誘電率膜では、このような応力による層間絶縁膜の破壊の懸念がさらに大きくなる。
【０００８】
そこで、本発明では上記の問題を解決し、高速度で動作する半導体チップを実装することが可能な多層配線基板と、当該多層配線基板の製造方法を提供することを統括的課題としている。
【０００９】
本発明の具体的な第１の課題は、配線のインダクタンスが小さく、伝送特性が良好である多層配線基板と、当該多層配線基板の製造方法を提供することである。
【００１０】
本発明の具体的な第２の課題は、実装される半導体チップへ与える応力の影響が抑制される多層配線基板と、当該多層配線基板の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の第１の観点では、上記の課題を、半導体チップが実装される第１の側に形成された、第１の配線と第１のビア配線を含む第１の多層配線構造と、前記第１の側と反対側の第２の側に形成された、第２の配線と第２のビア配線を含む第２の多層配線構造と、を有する、多層配線基板であって、前記第２の配線は、前記第１の配線より厚くなるよう形成されていることを特徴とする多層配線基板により、解決する。
【００１２】
当該多層配線基板によれば、前記第２の配線が前記第２のビア配線の外導体として機能するため、当該第２のビア配線のインダクタンスが小さくなり、伝送特性が良好となる。
【００１３】
また、前記第２の配線は、前記第２のビア配線が形成される絶縁層中に形成されると、当該第２のビア配線のインダクタンスが小さくなる。
【００１４】
また、前記第２の配線の厚さは、前記第１の配線の厚さの２．５倍〜１０倍であると、当該第２のビア配線のインダクタンスが小さくなる。
【００１５】
また、前記第２の配線の厚さは５０μｍ〜１５０μｍであると、当該第２のビア配線のインダクタンスが小さくなる。
【００１６】
また、複数形成された前記第２のビア配線の配線ピッチのうち少なくとも一部は、前記第１のビア配線の配線ピッチより大きく形成されていると、微細なパターンの電極パッドを有する半導体チップの実装を可能としながら、伝送特性が良好となり、好適である。
【００１７】
また、前記第２の配線は、前記第２のビア配線を介して、電源ラインまたは接地ラインに接続されると、配線構造が単純となる。
【００１８】
また、前記第２の配線は、電源ラインに接続される電源配線と、接地ラインに接続される接地配線とを有し、当該電源配線と当該接地配線が交互に積層されるよう形成されていると、配線構造が単純となり、好適である。
【００１９】
また、前記第２のビア配線は、電源ラインまたは接地ラインに接続される電源系ビア配線と、信号ラインに接続される信号ビア配線と、を含み、前記電源系ビア配線と前記第２の配線の距離は、前記信号ビア配線と前記第２の配線の距離より小さくなるよう形成されていると、当該電源系ビア配線のインダクタンスを小さくすることが可能となる。
【００２０】
また、前記第２の配線の一部または全部は、Ｃｕにより被覆されていると、当該第２の配線のインピーダンスが小さくなる。
【００２１】
また、本発明の第２の観点では、上記の課題を、Ｃｕメッキにより、第１のビア配線と第１の配線を形成して第１の多層配線構造を形成する、第１の多層配線工程と、当該第１の多層配線構造上に、第２のビア配線と第２の配線を形成して第２の多層配線構造を形成する、第２の多層配線工程と、を有する、半導体チップを実装する多層配線基板の製造方法であって、前記第２の多層配線工程は、前記第１の多層配線構造上に、金属層を貼り付けて前記第２の配線を形成する配線形成工程と、複数の前記第２のビアプラグ配線のうち少なくとも一部を、当該第２の配線の間に形成するビア工程と、を有し、前記第２の配線は前記第１の配線より厚くなるよう形成されることを特徴とする、多層配線基板の製造方法により、解決する。
【００２２】
当該多層配線基板の製造方法によれば、前記第２の配線が前記第２のビア配線の外導体として機能するように形成されるため、当該第２のビア配線のインダクタンスが小さくなり、伝送特性が良好となる。
【００２３】
また、前記ビア工程は、前記第２の配線の間に埋設された絶縁層にビアホールを形成するビアホール工程と、当該ビアホールに、前記第２のビア配線を充填する充填工程と、を有すると、当該第２のビア配線のインダクタンスが小さくなる。
【００２４】
また、複数形成される前記第２のビア配線のうちの少なくとも一部は、前記第２の配線を貫通するように形成されると、配線構造が単純となり、好適である。
【００２５】
また、前記配線形成工程は、前記第１の多層配線構造上に前記金属層を貼り付ける工程と、当該金属層をエッチングによりパターニングして前記第２の配線を形成する工程と、当該第２の配線の間に絶縁層を埋設する工程と、を含むと、第２のビア配線のインダクタンスを低減する効果を奏する前記第２の配線を容易に形成することが可能となり、好適である。
【００２６】
また、前記配線形成工程は、前記第１の多層配線構造上にパターニングされた前記金属層を貼り付けて前記第２の配線を形成する工程と、当該第２の配線の間に絶縁膜を埋設する工程と、を含むと、第２のビア配線のインダクタンスを低減する効果を奏する前記第２の配線を容易に形成することが可能となり、好適である。
【００２７】
また、本発明の第３の観点では、上記の課題を、半導体チップを実装する、多層配線構造を有する多層配線基板であって、前記多層配線構造の配線は、鉄とＮｉを含有する合金配線を含むことを特徴とする多層配線基板により、解決する。
【００２８】
当該多層配線基板によれば、前記合金配線を設けたことで、実装される半導体チップにかかる応力を低減することが可能となる。
【００２９】
また、前記多層配線構造は、半導体チップが実装される第１の側に形成された、第１の配線を含む第１の多層配線構造と、前記第１の側と反対側の第２の側に形成された、当該第１の配線より厚い第２の配線を含む第２の多層配線構造と、を有し、前記第２の配線が前記合金配線を含むように形成されていると、厚く形成された、前記合金配線を含む前記第２の配線により、半導体チップにかかる応力を低減することが可能となる。
【００３０】
また、前記合金配線の一部または全部は、Ｃｕにより被覆されていると、当該合金配線のインピーダンスが小さくなる。
【００３１】
また、前記合金配線が多層に積層されていると、半導体チップにかかる応力を低減する効果が大きくなる。
【００３２】
また、本発明の第４の観点では、上記の課題を、多層配線構造を有する、半導体チップを実装する多層配線基板の製造方法であって、前記多層配線構造を形成する工程は、絶縁層上に鉄とＮｉを含有する合金層を貼り付けて合金配線を形成する工程を含むことを特徴とする多層配線基板の製造方法を用いて解決する。
【００３３】
当該多層配線基板の製造方法によれば、多層配線基板中に前記合金配線を形成することで、多層配線基板に実装される半導体チップにかかる応力を低減することが可能となる。
【００３４】
また、前記多層配線構造を形成する工程は、半導体チップが実装される第１の側に形成される、第１の配線を含む第１の多層配線構造を形成する工程と、前記第１の側と反対側の第２の側に形成される、当該第１の配線より厚い第２の配線を含む第２の多層配線構造を形成する工程と、を有し、前記第２の配線が前記合金配線により、形成されると、厚く形成された、前記合金配線を含む前記第２の配線により、半導体チップにかかる応力を低減することが可能となる。
【００３５】
また、前記第２の多層配線構造を形成する工程は、前記第１の多層配線構造上に前記合金層を貼り付ける工程と、当該合金層をエッチングによりパターニングして前記第２の配線を形成する工程と、当該第２の配線の間に絶縁膜を埋設する工程と、を含むと、半導体チップにかかる応力を低減する効果を奏する前記第２の配線を容易に形成することが可能となり、好適である。
【００３６】
また、前記第２の多層配線構造を形成する工程は、前記第１の多層配線構造上にパターニングされた前記合金層を貼り付け、前記第２の配線を形成する工程と、当該第２の配線の間に絶縁膜を埋設する工程と、を含むと、半導体チップにかかる応力を低減する効果を奏する前記第２の配線を容易に形成することが可能となり、好適である。
【発明の効果】
【００３７】
本発明によれば、高速度で動作する半導体チップを実装することが可能な多層配線基板を提供することが可能となる。
【発明を実施するための最良の形態】
【００３８】
次に、本発明の実施の形態に関して図面に基づき、以下に説明する。
【実施例１】
【００３９】
図１は、本発明の実施例１による多層配線基板を模式的に示した断面図である。
【００４０】
図１を参照するに、本実施例による多層配線基板１は、半導体チップを実装するためのバンプ２０とスティフナー１９を有しており、当該バンプ２０が設けられた第１の側に半導体チップを実装し、当該バンプ２０が設けられた側の反対側の第２の側には、当該多層配線基板を、例えばマザーボードなどに実装するためのバンプ５７を有している。
【００４１】
前記多層配線基板１の概要は、前記第１の側に形成された第１の多層配線構造１０と、前記第２の側に形成された第２の多層配線構造３０が積層された構造を有している。
【００４２】
前記第１の多層配線構造１０は、半導体チップのパッドなど、高集積化・微細化された接続ピッチに対応するように形成された配線構造であり、微細なパターンの半導体チップのパッドに接続されるよう配線ピッチの小さい配線構造を有する。
【００４３】
一方、前記第２の多層配線構造３０は、前記第２の側に形成された、例えばマザー基板などに接続されるように対応したピッチで形成された配線を含むよう構成され、前記第１の多層配線構造１０に比べて配線ピッチが大きく形成された配線を含むように形成されている。
【００４４】
そこで、前記第１の配線構造１０では、配線ピッチを広げる、すなわち配線ピッチを変換するような配線構造を有しており、微細な配線ピッチで形成された半導体チップのパッドから、前記第１の配線構造１０を介して比較的大きな配線ピッチで形成された配線を含む前記第２の配線構造３０に接続されるようになっている。
【００４５】
この場合、前記多層配線基板１の中心部、すなわち図１中に、領域ＰＧ０で示した領域に形成される、前記第１の側から第２の側へ向かって前記第１の多層配線構造から第２の多層配線構造にかけて形成されたビア配線は、電源ラインまたは接地ラインに接続される電源系ラインとして用いられる。一方、前記多層配線基板１の端部、すなわち図１中に、領域Ｓ０に示した領域に形成される、前記第１の側から第２の側へ向かって前記第２の多層配線構造に形成されたビア配線は、信号ラインに接続される。このように、特に前記第１の側から第２の側へ向かって形成されるビア配線に関しては、電源系ラインと信号ラインは、基板内で概ね分離されるようにして形成されている。
【００４６】
次に、前記第１の配線構造１０の構造についてみると、当該第１の配線構造１０は、例えばエポキシなどの樹脂からなる、絶縁層１１と絶縁層１４が積層された構造になっており、当該絶縁層１１の前記第２の側に当該絶縁層１４が積層されており、さらに当該絶縁層１４の当該第２の側に第２の配線構造が形成される構造になっている。また、当該絶縁層１１中にはＣｕメッキにより形成されたビア配線１２が、また、前記絶縁層１４中には、前記ビア配線１２と接続される配線１３と、当該配線１３と接続されるビア配線１５が形成されている。また、複数形成された前記配線１３のうち、前記領域Ｓ０に形成された、基板の周縁部に延伸するように形成された配線には、当該配線１３から、前記第２の多層配線構造３０まで延伸するように、ビア配線３４Ｓが形成されている。
【００４７】
また、前記絶縁層１４と積層される絶縁層３１中には、前記ビア配線１５に接続される配線１６が形成されている。また、複数形成された前記配線１６のうち、前記領域Ｓ０に形成された、基板の周縁部に延伸するように形成された配線には、当該配線１６から、前記第２の多層配線構造３０まで延伸するように、ビア配線３４Ｓが形成されている。すなわち、前記第１の多層配線構造１０の、前記領域Ｓ０には、ビア配線の配線ピッチを広げるための配線が形成されている。
【００４８】
このように、前記第１の多層配線構造１０は、前記絶縁層１１と、当該絶縁層１１中に形成された前記ビア配線１２、前記絶縁層１４と当該絶縁層１４中に形成された前記配線１３、前記ビア配線１５、および前記配線１６と、を有する構成となっている。
【００４９】
一方、前記第１の多層配線構造１０と積層される前記第２の多層配線構造３０は、前記配線１６を覆うように形成される絶縁層３１と、当該絶縁層３１と積層される、順に前記第１の側から第２の側に向かって、絶縁層３３、絶縁層３６、および絶縁層３８と、これらの絶縁層中や絶縁層上に形成される配線を含む構造を有している。
【００５０】
前記絶縁層３１の、前記領域ＰＧ０には、前記配線１６に接続され、前記絶縁層３１から前記絶縁層３３へと延伸するように形成されたビア配線３４ＰＧが形成されている。
【００５１】
また、前記絶縁層３１の、前記領域Ｓ０には前記配線１３と接続される、ビア配線３４Ｓと、前記配線１６と接続されるビア配線３４Ｓが形成され、当該ビア配線３４Ｓは、絶縁層３１から３３にかけて形成されている。当該領域Ｓ０に形成された前記配線１３および前記配線１６は、基板の中心部から周縁部に向かって延伸するように形成されているため、前記領域Ｓ０に形成される前記ビア配線３４Ｓの配線ピッチＰ２は、前記領域ＰＧ０に形成される前記ビア配線３４ＰＧの配線ピッチＰ１よりも大きくなる。
【００５２】
また、前記絶縁層３１と積層される前記絶縁層３３中には、前述のビア配線３４ＰＧ、ビア配線３４Ｓに加えて、配線３２が形成されている。当該配線３２は、平面状（プレーン状）に形成された、例えば合金層を含む金属層からなり、平面状の金属層に、孔部が形成され、当該孔部に、前記絶縁層３３にその周囲を囲まれた前記ビア配線３４ＰＧ、３４Ｓが形成された構造になっている。
【００５３】
また、前記配線３２は、鉄とＮｉの合金配線３２ａと、当該合金配線３２ａを被覆する、Ｃｕからなるメッキ層３２ｂを有している。当該メッキ層３２ｂは、当該合金配線３２ａの上端面と下端面を被覆している。前記配線３２は、Ｃｕからなる被覆層を有しているため、特に高周波に対するインピーダンスが小さくなる。
【００５４】
前記配線３２は、例えば電源ラインに、前記ビア配線３４ＰＧを介して接続され、電源プレーンとして用いられる構造になっている。複数形成される前記ビア配線３４ＰＧのうち、電源ラインに接続されるビア配線３４ＰＧは、前記配線３２を貫通し、かつ当該ビア配線３４ＰＧの側壁面が当該配線３２に電気的に接続されるようにして形成されている。このため、当該配線３２は、前記ビア配線３４ＰＧを介して電源ラインに接続される。
【００５５】
また、前記配線３２は、接地ラインに接続されるビア配線３４ＰＧには電気的に接続されず、当該ビア配線３４ＰＧの近傍の周辺に、当該ビア配線３４ＰＧの外導体として機能するように設置されている。
【００５６】
同様に、前記配線３２は、前記ビア配線３４Ｓには電気的に接続されず、当該ビア配線３４Ｓの近傍の周辺に、当該ビア配線３４Ｓの外導体として機能するように設置されている。
【００５７】
このように、前記配線３２は、電源ラインのとりまわしの配線に用いられるのみならず、前記ビア配線３４ＰＧと、前記ビア配線３４Ｓの外導体として機能し、このため、前記ビア配線３４ＰＧと前記３４Ｓ、すなわち電源系ラインと信号ラインの双方の配線が同軸構造となっている。このため、ビア配線が、外導体の外側に形成された、当該外導体以外の配線構造の影響を受けにくくなり、電源系ラインと信号ラインの電気的な特性を安定にすることが可能となる。
【００５８】
具体的には、電源系ライン、この場合電源ラインに接続される前記ビア配線３４ＰＧは、周囲の近傍を前記配線３２で囲まれるように形成されているため、当該配線３２が外導体となって、伝送の形態が同軸構造となっている。このため、当該ビア配線３４ＰＧのインダクタンスが小さくなり、伝送のロスを低減して伝送特性を良好とすることが可能となるとともに、スイッチングノイズを低減させることが可能になる。この場合、インダクタンスを低減するために、当該ビア配線３４ＰＧと、その周囲に形成される配線３２の距離Ｄ１は小さいほうが好ましく、インダクタンスを低減する効果がより大きくなる。
【００５９】
また、同様に、信号ラインに接続される前記ビア配線３４Ｓは、周囲の近傍を前記配線３２で囲まれるように形成されているため、当該配線３２が外導体となって、伝送の形態が同軸構造となっている。信号ラインは、伝送経路を所定のインピーダンスに調整する必要があるが、このように信号ラインを同軸構造とすることで、信号ラインの伝送経路が単純な構造となって特性の把握が容易となり、インピーダンスの調整が容易になり、また正確なインピーダンスの調整が可能となる。このため、前記ビア配線３４Ｓと前記配線３２の距離Ｄ２は、信号ラインのインピーダンスを調整するために必要な距離とすることが好ましく、通常の信号ラインのインピーダンスに調整する場合、前記距離Ｄ１より大きくすることが好ましい。
【００６０】
さらに、前記ビア配線３４ＰＧ、３４Ｓ、および前記配線３２の、前記第２の側に、当該ビア配線３４ＰＧ、３４Ｓ、および当該配線３２に接続される、Ｃｕメッキにより形成された配線３５が形成され、当該配線３５を覆うように絶縁層３６が形成されている。前記配線３５には、当該配線３５を介して、前記ビア配線３４ＰＧおよび前記ビア配線３４Ｓに電気的に接続される、ビア配線３９ＰＧおよびビア配線３９Ｓが接続され、前記絶縁層３８に延伸するように形成されている。
【００６１】
前記絶縁層３８は、前記絶縁層３３と同様な構造を有しており、当該絶縁層３８中には、前述のビア配線３９ＰＧ、ビア配線３９Ｓに加えて、配線３７が形成されている。当該配線３７は、平面状（プレーン状）に形成された、例えば合金層を含む金属層からなり、平面状の金属層に、孔部が形成され、当該孔部に、前記絶縁層３８にその周囲を囲まれた前記ビア配線３９ＰＧ、３９Ｓが形成された構造になっている。
【００６２】
また、前記配線３７は、鉄とＮｉの合金配線３７ａと、当該合金配線３７ａを被覆する、Ｃｕからなるメッキ層３７ｂを有している。当該メッキ層３７ｂは、当該合金配線３７ａの上端面と下端面を被覆している。前記配線３７は、Ｃｕからなる被覆層を有しているため、特に高周波に対するインピーダンスが小さくなる。
【００６３】
前記配線３７は、例えば接地ラインに、前記ビア配線３９ＰＧを介して接続され、接地プレーンとして用いられる構造になっている。複数形成される前記ビア配線３９ＰＧのうち、接地ラインに接続されるビア配線３９ＰＧは、前記配線３７を貫通し、かつ当該ビア配線３９ＰＧの側壁面が当該配線３７に電気的に接続されるようにして形成されている。このため、当該配線３７は、前記ビア配線３９ＰＧを介して接地ラインに接続される。
【００６４】
また、前記配線３７は、電源ラインに接続されるビア配線３９ＰＧには電気的に接続されず、当該ビア配線３９ＰＧの近傍の周辺に、当該ビア配線３９ＰＧの外導体として機能するように設置されている。
【００６５】
同様に、前記配線３７は、前記ビア配線３９Ｓには電気的に接続されず、当該ビア配線３９Ｓの近傍の周辺に、当該ビア配線３９Ｓの外導体として機能するように設置されている。
【００６６】
このように、前記配線３７は、接地ラインのとりまわしの配線に用いられるのみならず、前記ビア配線３９ＰＧと、前記ビア配線３９Ｓの外導体として機能し、このため、前記ビア配線３９ＰＧと前記３９Ｓ、すなわち電源系ラインと信号ラインの双方の配線が同軸構造となっている。このため、ビア配線が、外導体の外側に形成された、当該外導体以外の配線構造の影響を受けにくくなり、電源系ラインと信号ラインの電気的な特性を安定にすることが可能であることは前記配線３２の場合と同様である。
【００６７】
具体的には、電源系ライン、この場合電源ラインに接続される前記ビア配線３９ＰＧは、周囲の近傍を前記配線３７で囲まれるように形成されているため、当該配線３７が外導体となって、伝送の形態が同軸構造となっている。このため、当該ビア配線３９ＰＧのインダクタンスが小さくなり、伝送のロスを低減して伝送特性を良好とするとともに、スイッチングノイズを低減させることが可能になる。この場合、インダクタンスを低減するために、当該ビア配線３９ＰＧと、その周囲に形成される配線３７の距離は小さいほうが好ましく、インダクタンスを低減する効果がより大きくなる。
【００６８】
このように、インダクタンスが小さいことによる伝送特性の改善の効果は、動作速度の速い、高周波を用いる半導体チップを実装する場合に特に有効である。
【００６９】
また、同様に、信号ラインに接続される前記ビア配線３９Ｓは、周囲の近傍を前記配線３７で囲まれるように形成されているため、当該配線３７が外導体となって、伝送の形態が同軸構造となっている。信号ラインは、伝送経路を所定のインピーダンスに調整する必要があるが、このように信号ラインを同軸構造とすることで、信号ラインの伝送経路が単純な構造となって特性の把握が容易となり、インピーダンスの調整が容易になり、また正確なインピーダンスの調整が可能となる。このため、前記ビア配線３９Ｓと前記配線３７の距離は、信号ラインのインピーダンスを調整するために必要な距離とすることが好ましく、通常の信号ラインのインピーダンスの場合、前記距離Ｄ１より大きくすることが好ましい。
【００７０】
さらに、前記ビア配線３９ＰＧ、３９Ｓ、および前記配線３７の、前記第２の側に、当該ビア配線３９ＰＧ、３９Ｓ、および当該配線３７に接続される、Ｃｕメッキにより形成された配線４０が形成され、前記第２の配線構造３０を構成している。
【００７１】
さらに、上述の第２の多層配線構造３０の前記第２の側に、マザー基板などと接続可能なバンプを含む、接続構造５０が、以下に示すように形成されている。
【００７２】
前記配線４０を覆うように絶縁層５１が形成され、当該絶縁層５１には、当該配線４０を介して、前記ビア配線３９ＰＧおよび前記ビア配線３９Ｓに、それぞれ電気的に接続される、接続配線５２ＰＧおよび接続配線５２Ｓが形成されている。前記接続配線５２ＰＧおよび接続配線５２Ｓは、前記絶縁層５１中から、当該絶縁層５１の第２の側に延伸するように、パターニングされて形成されている。
【００７３】
さらに、前記絶縁層５１を覆うように、ソルダーレジスト層５４が形成されているが、当該ソルダーレジスト層５４には、前記接続配線５２ＰＧおよび５２Ｓに対応する部分に開口部が設けられている。当該開口部の、前記接続配線５２ＰＧに対応する部分には、メッキ層５５が設けられ、当該メッキ層５５を介して、必要に応じて、デカップリングキャパシタ５６が、電源ラインと接地ライン間に挿入される。また、図示を省略しているが、前記接続配線５２ＰＧは、マザー基板の電源ライン、接地ラインに接続される。
【００７４】
同様に、当該開口部の、前記接続配線５２Ｓに対応する部分には、メッキ層５５が設けられ、当該メッキ層５５を介して、マザー基板に接続可能なバンプ５７が形成され、前記第２の多層配線構造３０とマザー基板を接続可能とする、接続配線構造５０を構成している。
【００７５】
このように、本実施例による多層配線基板では、前記第２の多層配線構造３０において、電源ラインや接地ラインなどの電源系ラインに接続されるビア配線と、信号ラインに接続されるビア配線が分離された構造を有し、さらにそれぞれのビア配線の周囲の近傍に、それぞれのビア配線において必要とされる電気特性となるように、当該ビア配線の外導体として機能する配線が形成されている。さらに、当該配線は、電源ラインや接地ラインをとりまわす配線としての役割を兼ねる。そのため、シンプルな構造で、電源系ラインの伝送特性にすぐれ、かつ信号ラインのインピーダンスのばらつきが少ない多層配線基板を構成することが可能となる。このため、動作周波数の高い、高速度で動作する半導体チップを実装することが可能となる。
【００７６】
このように、伝送経路を同軸構造としたことによる効果を奏する為に、前記第２の多層配線構造３０の配線の厚さ、すなわち、前記配線３２または配線３７の厚さ（前記第１の側から第２の側へ向かう方向の厚さ）ｔ２は、前記第１の多層配線構造１０の配線の厚さ、すなわち、前記配線１３または配線１６の厚さｔ１より厚いことが好ましい。しかし、配線を厚くすると、多層配線基板が厚くなってしまう問題があり、また配線や絶縁層が厚くなると、微細なホールを形成することが困難となるため、所定の厚さ以下であることが好ましい。
【００７７】
このような条件から、前記厚さｔ２は、５０μｍ〜１５０μｍであることが好まく、上記の範囲の厚さで配線を形成した場合、同軸構造の効果が得られて伝送特性を改善しながら、かつ微細なバターンを形成することが可能となる。
【００７８】
一方、前記第１の多層配線構造１０では、高性能化された、微細なパターンで形成された半導体チップの電極パッドの接続に対応するため、微細な配線ピッチで配線のパターニングを行うことが好ましく、配線は薄く形成すると、微細なパターンの形成に対応が可能となる。本実施例の場合、例えばピッチが１５０μｍ以下で形成された半導体チップの電極パッドに対応が可能となり、好適である。
【００７９】
このため、前記厚さｔ１は、前記厚さｔ２より薄いことが好ましく、当該厚さｔ１は、１５μｍ〜２０μｍとすると、好適である。当該厚さｔ１の下限は、現在の加工技術の限界によるものであるが、加工技術の向上に応じて、さらに薄くすることができる。
【００８０】
また、微細なパターンを有する高性能の半導体チップは、伝送特性が良好である多層配線基板により実装されることが好ましいため、当該厚さｔ１の値に対応して当該厚さｔ２を厚くすることが好ましく、当該厚さｔ２は、当該厚さｔ１の２．５倍〜１０倍とすると、微細なパターンを有する高性能な半導体値チップの実装パターンに対応しながら、伝送特性が良好な多層配線基板を構成することが可能となる。
【００８１】
また、本実施例による多層配線基板１は、前記第１の側に形成された、前記ビア配線１２に接続される前記バンプ２０に電極パッドが接続されるようにして、半導体チップを実装するが、近年の動作速度が高速である半導体チップは、配線遅延の影響を小さくするために、半導体チップのデバイスの配線構造の層間絶縁膜に、低誘電率膜を用いることが一般的になってきている。
【００８２】
このような低誘電率膜は、機械的強度が小さく、破壊されやすい特徴を有している。また、低誘電率膜は、従来の多層配線基板とは熱膨張率の差が大きいため、従来の多層配線基板では、温度変化に応じて半導体チップに大きな応力がかかり、また当該応力のために機械的強度が小さい低誘電率膜が破壊されてしまう懸念があり、高速度で動作する半導体チップを基板に実装する場合の問題となっていた。
【００８３】
そこで、本実施例による多層配線基板では、このような高性能の半導体チップの実装時の問題に対応し、半導体チップにかかる応力を緩和する構造を有している。このように応力を緩和するためには、熱膨張率が、半導体チップと近い材料を用いて多層配線構造の配線を形成することが好ましい。本実施例の場合、上述のように、前記配線３２、配線３７が、例えば、鉄とＮｉの合金配線を含む構造を有している。鉄とＮｉの合金を用いたため、本実施例による多層配線基板は、従来の多層配線基板に比べて、低誘電率材料である、例えば、ＳｉＯＣ系、ＳｉＯＦ系の無機材料、ＰＡＥ（Poly arylene ether）系の有機材料、などにより層間絶縁膜が形成された構造を有する半導体チップに、熱膨張率が近くなる。そのため、半導体チップにかかる応力を低減することが可能となる。
【００８４】
さらに、このような半導体チップを実装する多層配線基板の熱膨張率は、当該多層配線基板が実装されるマザー基板の熱膨張率に近いと、当該多層配線基板にかかる応力が低減されて好適である。
【００８５】
このため、多層配線基板の熱膨張率は、半導体チップの熱膨張率と、マザー基板の熱膨張率の中間的な値となることが好ましく、応力の影響を最小限に抑制することができる。
【００８６】
従来の多層配線基板とマザー基板の熱膨張率は、略１６〜２１ｐｐｍであり、低誘電率膜からなる層間絶縁膜を有する半導体チップの熱膨張率は、略３ｐｐｍであった。本実施例では、上述のように、配線に、鉄とＮｉの合金配線を用いたため、多層配線基板の熱膨張率を、４〜１０ｐｐｍとし、多層配線基板が半導体チップへ与える応力の影響を緩和しつつ、マザー基板から受ける応力の影響を最小限に抑制することが可能となっている。このような熱膨張率に調整するための配線材料は、上記の鉄とＮｉの合金に限定されず、例えば、コバール材（Ｆｅ−Ｎｉ−Ｃｏ合金）、モリブデン材やその合金などを用いることが可能である。
【００８７】
また、熱膨張率は調整可能であることが好ましく、例えば本実施例のように合金材料を用いると、合金の金属の含有率を変更して熱膨張率を制御することが可能となる。本実施例による多層配線基板では、配線に用いる合金配線の、例えば、鉄とＮｉの含有率を変更することで、多層配線構造の熱膨張率を任意に制御することが可能となっている。図１に示した多層配線基板１では、例えば合金配線の鉄とＮｉの割合は、鉄５０％、Ｎｉ５０％であるが、この値を変更することで、多層配線基板の熱膨張率を変更することが可能である。例えば、鉄の含有率を増大させると、多層配線基板の熱膨張率は低減し、４．５〜５ｐｐｍとなる。
【００８８】
また、従来、例えばコア基板に基板を用いた多層配線基板では当該多層配線構造の端部に基板が露出する部分があるために、露出した金属が腐食するなどの問題があったが、本実施例による多層配線基板では、金属からなる配線は絶縁層で覆われた構造となっているため、金属部分が腐食するなどの問題が抑制された構造になっている。
【実施例２】
【００８９】
次に、本発明による多層配線基板の製造方法について、図２（Ａ）〜（Ｄ）、図３（Ｅ）〜（Ｈ）、図４（Ｉ）〜（Ｋ）、図５（Ｌ）、および図６（Ｍ）に基づき、手順を追って説明する。なお、本実施例では、実施例１に示した多層配線基板と多層配線構造の層の数が異なるが、実施例１に係る多層配線基板も、本実施例に示す方法にしたがって製造することが可能である。
【００９０】
まず、図２（Ａ）に示す工程では、例えば金属からなる基板１０１を用意し、当該基板１０１の表面処理を行って、表面にＮｉからなる密着層１０２を形成する。
【００９１】
次に、図２（Ｂ）に示す工程で、前記密着層１０２上に、例えばエポキシ樹脂からなる絶縁層１０３を形成する。
【００９２】
次に、図２（Ｃ）に示す工程で、例えばレーザーを用いて前記絶縁層１０３を貫通するビアホール１０４を形成した後、さらに当該ビアホール１０４の深さを増大させるように、エッチング液により、前記密着層１０２と前記基板１０１をエッチングし、当該ビアホール１０４の先端が当該基板１０１で半球状の凹部となるようにする。
【００９３】
次に、図２（Ｄ）に示す工程で、前記基板１０１に形成された前記ビアホール１０４の先端の、半球状の前記凹部に電解メッキにより、バンプ１０５をハンダにより、形成する。なお、前記基板１０１と密着層１０２は、後の工程において絶縁層１０３より剥離し、バンプ１０５が露出するようにする。
【００９４】
次に、図３（Ｅ）に示す工程において、前記絶縁層１０３に形成された前記ビアホール１０４に充填するように、Ｃｕメッキにより、ビア配線を形成する。この場合、基板の中心部、すなわち図中に領域ＰＧ１で示す領域は、おもに電源ラインや接地ラインなど電源系のビア配線が形成される領域であり、基板の周縁部、すなわち図中に領域Ｓ１で示す領域は、おもに信号ラインなどのビア配線が形成される領域となる。
【００９５】
本実施例においては、前記領域ＰＧ１の前記ビアホール１０４を充填するようにビア配線１０６ＰＧを、前記領域Ｓ１の前記ビアホール１０４を充填するようにビア配線１０６Ｓを、それぞれＣｕメッキにより形成する。また、前記絶縁層１０３上に、それぞれビア配線１０６ＰＧおよびビア配線１０６Ｓに接続される配線を、Ｃｕメッキによりパターニングして形成する。この場合、前記領域Ｓ１に形成される配線１０７は、基板の周縁部に向かう方向に延伸するようにしてパターニングされ、形成する。このようにして、前記絶縁層１０３と、ビア配線１０６ＰＧ、１０６Ｓおよび配線１０７からなる配線構造１００ａを形成する。
【００９６】
次に、図３（Ｆ）に示す工程において、図２（Ｂ）〜図３（Ｅ）に示した工程と同様にして、前記配線構造１００ａ上に配線構造１００ｂを積層し、当該配線構造１００ａ、１００ｂからなる第１の多層配線構造１００Ａを形成する。前記配線構造１００ｂは、前記絶縁層１０３上に絶縁層１０８を形成し、当該絶縁層の、前記領域ＰＧ１にビア配線１０９ＰＧを、また前記領域Ｓ１にビア配線１０９Ｓを形成し、さらに当該絶縁層１０８上に、当該ビア配線１０９ＰＧ、１０９Ｓに接続される配線１２０を形成して構成する。
【００９７】
次に、図３（Ｇ）に示す工程より、前記第１の多層配線構造１００Ａ上に、複数の配線構造よりなる第２の多層配線構造を形成する。
【００９８】
図３（Ｇ）に示す工程では、前記配線１２０を覆うように、例えばエポキシ樹脂からなる絶縁層１１０を形成し、さらに当該絶縁層１１０上に、金属層１１１Ａを貼り付ける。当該金属層１１１Ａは、鉄とＮｉを含む合金層１１１ａの表面が、Ｃｕからなるメッキ層１１１ｂで覆われた構造を有している。
【００９９】
次に、図３（Ｈ）に示す工程では、前記金属層１１１Ａをエッチングすることでパターニングを行い、配線１１１を形成するとともに、当該配線１１１に、ビア配線を形成するためのビアホールを形成する。当該配線１１１は、上端部と下端部が前記メッキ層１１１ｂで被覆された構造になっている。
【０１００】
次に、図４（Ｉ）に示す工程で、前記配線１１１の間、および配線１１１に形成されたビアホールに絶縁層１１２を埋設する。この場合、当該絶縁層１１２は、例えば、樹脂フィルムをラミネートすることで形成するが、樹脂の塗布により形成することも可能である。
【０１０１】
次に、図４（Ｊ）に示す工程において、例えばレーザーにより、前記絶縁層１１２と前記絶縁層１１０を貫通し、前記配線１２０に到達するように、ビア配線を形成するためのビアホール１１３を形成する。
【０１０２】
次に、図４（Ｋ）に示す工程において、前記領域ＰＧ１の前記ビアホール１１３を充填するようにビア配線１１４ＰＧを、前記領域Ｓ１の前記ビアホール１１３を充填するようにビア配線１１４Ｓを、それぞれＣｕメッキにより形成する。また、前記絶縁層１１２上に、それぞれビア配線１１４ＰＧおよびビア配線１１４Ｓに接続される配線１１５を、Ｃｕメッキによりパターニングして形成する。
【０１０３】
この場合、形成される複数の前記ビア配線１１４ＰＧのうち、電源ラインに接続されるビア配線１１４ＰＧは、前記配線１１１を貫通し、かつ当該配線１１１の側壁部と電気的に接続されるように形成され、前記配線１１１は、前記ビア配線１１４ＰＧを介して電源ラインに接続されるように形成される。また、電源ラインに接続されるビア配線１１４ＰＧと接続される配線１１５は、当該配線１１１上に、当該配線１１１と電気的に接続されるように形成され、この部分でも前記配線１１１が電源ラインに接続される。
【０１０４】
また、前記配線１１１は、接地ラインに接続されるビア配線１１４ＰＧには電気的に接続させず、当該ビア配線１１４ＰＧの近傍の周辺に、当該ビア配線１１４ＰＧの外導体として機能するように設置する。
【０１０５】
同様に、前記配線１１１は、前記ビア配線１１４Ｓには電気的に接続させず、当該ビア配線１１４Ｓの近傍の周辺に、当該ビア配線１１４Ｓの外導体として機能するように設置する。また、この場合、当該ビア配線１１４ＰＧと前記配線１１１の距離は、当該ビア配線１１４Ｓと前記配線１１１の距離より小さくなるようにする。
【０１０６】
また、前記配線１１１は、前記配線１０７、１２０より厚くするようにする。配線の厚さの好適な範囲と、配線の厚さの比は、実施例１に記載した場合と同様にする。
【０１０７】
このように、図３（Ｇ）〜図４（Ｋ）に示した工程において、前記第１の多層配線構造１００Ａ上に、前記絶縁層１１０、１１２、ビア配線１１４ＰＧ、１１４Ｓおよび配線１１１、１１５を有する、第２の多層配線構造を構成する配線構造１００ｃを形成する。
【０１０８】
次に、図５（Ｌ）に示す工程において、図３（Ｇ）〜図４（Ｋ）に示した工程と同様にして、前記配線構造１００ｃ上に、配線構造１００ｄ、配線構造１００ｅおよび配線構造１００ｆを順に積層するようにして形成し、当該配線構造１００ｃ、配線構造１００ｄ、配線構造１００ｅおよび配線構造１００ｆからなる、第２の多層配線構造１００Ｂを形成する。この場合、前記配線構造１００ｄは、絶縁層２１０、２１２、ビア配線２１４ＰＧ、２１４Ｓおよび配線２１１、２１５を有し、前記配線構造１００ｅは、絶縁層３１０、３１２、ビア配線３１４ＰＧ、３１４Ｓおよび配線３１１、３１５を有し、さらに前記配線構造１００ｆは、絶縁層４１０、４１２、ビア配線４１４ＰＧ、４１４Ｓおよび配線４１１、４１５を有し、前記配線構造１００ｃと同様の構造を有している。
【０１０９】
また、前記配線構造１００ｃの前記配線１１１は、前記ビア配線１１４ＰＧを介して電源ラインに接続され、同様に、前記配線構造１００ｅの前記配線３１１は、前記ビア配線３１４ＰＧを介して電源ラインに接続されるようになっている。
【０１１０】
一方、前記配線構造１００ｄの前記配線２１１は、前記ビア配線２１４ＰＧを介して接地ラインに接続され、同様に、前記配線構造１００ｆの前記配線４１１は、前記ビア配線４１４ＰＧを介して電源ラインに接続されるようになっている。
【０１１１】
さらに、前記第２の多層配線構造１００Ｂ上に、以下に示すように、マザー基板などと接続されるための構造を形成する。
【０１１２】
前記配線構造１００ｆ上に、前記配線４１５を覆うように絶縁層５１１を形成し、当該絶縁層中に、Ｃｕメッキにより、当該配線４１５を介して前記ビア配線４１４ＰＧに接続する、接続配線５１４と、当該配線４１５を介して前記ビア配線４１４Ｓに接続する、接続配線５１３とを形成する。
【０１１３】
さらに、前記接続配線５１４および前記接続配線５１３は、前記絶縁層５１１上にパターニングされるように形成され、当該接続配線を覆うように、ソルダーレジスト層５１２を形成する。
【０１１４】
次に、前記ソルダーレジスト層５１２に、前記接続配線５１４および５１３に対応する開口部を形成し、それぞれの開口部の、前記接続配線５１４および５１３上に、それぞれメッキ層５１６および５１５を形成する。
【０１１５】
次に、図６（Ｍ）に示す工程において、前記密着層１０２と前記基板１０１をウェットエッチングにより、前記絶縁層１０３より離脱し、半導体チップの電極パッドと接続されるバンプ１０５を露出させ、さらに前記絶縁層１０３にスティフナーを装着する。
【０１１６】
また、前記メッキ層５１５上に、マザー基板と接続するためのバンプ５１７を形成し、さらに必要に応じて前記メッキ層５１６上に、電源ラインと接地ラインの間に挿入されるようにしてデカップリングキャパシタ５１８を設置する。また、必要に応じて前記メッキ層５１６上にバンプを形成し、マザー基板と接続可能にする。
【０１１７】
このようにして、半導体チップが実装される、第１の側に形成された第１の多層配線構造１００Ａと、当該第１の側と反対側に形成された、第２の多層配線構造１００Ｂを有する、多層配線基板を形成することが可能となる。本実施例により形成された多層配線基板は、実施例１の多層配線基板と同様の構造を有し、実施例１に記載した多層配線基板１と同様の効果を奏する。
【０１１８】
また、例えば、第１の配線構造の配線構造の層の数と、第２の配線構造の層の数は、本実施例の場合に限定されるものではなく、任意に配線構造の層数を変更して形成することが可能である。
【実施例３】
【０１１９】
また、実施例２に記載した製造方法は、次に示すように変更して用いることも可能である。
【０１２０】
実施例１に記載した、合金配線を有する配線、例えば前記配線１１１は、合金配線１１１ａが、メッキ層１１１ｂで被覆された構造を有しているが、側壁はメッキ層に覆われておらず、合金配線１１１ａが露出した構造になっている。
【０１２１】
本実施例では、合金配線の側壁を含めて周囲をメッキ層で覆うようにして配線を形成する。このため、合金配線の側壁にもＣｕよりなるメッキ層が形成され、配線のインピーダンスがさらに低下する効果を奏する。
【０１２２】
本実施例による多層配線基板の製造方法では、図３（Ｇ）に示す工程以外は、実施例２の場合と同様である。本実施例の場合、実施例２の図３（Ｇ）の工程において、予めパターニングした後に側壁部を含む周囲をメッキ層により被覆した配線を、前記絶縁層１１０上に貼り付ける。
【０１２３】
上記の配線を形成する方法を図７（Ａ）〜（Ｃ）に示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。まず、図３（Ｇ）に示した工程で用いたものと同様の、金属層１１１Ａを用意する。
【０１２４】
次に、図７（Ｂ）に示す工程において、金属層１１１Ａをエッチングして、配線のパターニングを行い、またビアホールを形成し、配線１１１のパターンを形成する。
【０１２５】
次に、図７（Ｃ）に示す工程にいて、Ｃｕの電解メッキにより、前記配線１１１の側壁を含む配線の周囲に、Ｃｕよりなるメッキ層１１１ｃを形成し、配線１１１Ｂを形成する。
【０１２６】
このようにして形成された配線１１１Ｂを、実施例２の、図３（Ｇ）に示した工程で、前記絶縁層１１０上に貼り付け、配線１１１Ｂを形成する。
【０１２７】
このようにして形成された配線が、前記絶縁層１１０上に貼り付けられた状態を、図８に示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。このように、本実施例による多層配線基板では、合金層の側壁部がメッキ層により被覆されているため、配線のインピーダンスを低下させることが可能となる。
【０１２８】
また、メッキ層はＣｕに限定されるものではなく、インピーダンスを低下させる金属であれば他の材料を用いることも可能である。
【０１２９】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【産業上の利用可能性】
【０１３０】
本発明によれば、高速度で動作する半導体チップを実装することが可能な多層配線基板を提供することが可能となる。
【図面の簡単な説明】
【０１３１】
【図１】実施例１による多層配線基板を模式的に示した断面図である。
【図２】（Ａ）〜（Ｄ）は、実施例２による多層配線基板の製造方法を示した図（その１）である。
【図３】（Ｅ）〜（Ｈ）は、実施例２による多層配線基板の製造方法を示した図（その２）である。
【図４】（Ｉ）〜（Ｋ）は、実施例２による多層配線基板の製造方法を示した図（その３）である。
【図５】（Ｌ）は、実施例２による多層配線基板の製造方法を示した図（その４）である。
【図６】（Ｍ）は、実施例２による多層配線基板の製造方法を示した図（その５）である。
【図７】（Ａ）〜（Ｃ）は、実施例３による多層配線基板の製造方法を示した図（その１）である。
【図８】実施例３による多層配線基板の製造方法を示した図（その２）である。
【符号の説明】
【０１３２】
１  多層配線基板
ＰＧ０，Ｓ０，ｐＧ１，Ｓ１  領域
１０，１００Ａ  第１の多層配線構造
３０，１００Ｂ  第２の多層配線構造
１００ｃ，１００ｄ，１００ｅ，１００ｆ  配線構造
５０  接続構造
１１，３１，３３，３６，３８，５１，１０３，１０８，１００，１１２，２１０，２１２，３１０，３１２，４１０，４１２  絶縁層
１２，１５，３４ＰＧ，３９ＰＧ，３４Ｓ，３９Ｓ，１０６ＰＧ，１０６Ｓ，１０９ＰＧ，１０９Ｓ，１１４ＰＧ，１１４Ｓ，２１４ＰＧ，２１４Ｓ，３１４ＰＧ，３１４Ｓ，４１４ＰＧ，４１４Ｓ  ビアプラグ配線
１３，１６，３２，３５，３７，４０，１０７，１２０，２１１，２１５，３１１，３１５，４１１，４１５  配線
３２ａ，３７ａ  合金配線
１１１ａ，２１１ａ，３１１ａ，４１１ａ  合金層
３２ｂ，３７ｂ，１１１ｂ，２１１ｂ，３１１ｂ，４１１ｂ  被覆層
５４，５１２  ソルダーレジスト層
５６，５１８  デカップリングキャパシタ
２０，５７，１０５，５１７  バンプ
【図１】
2005347696.tif 000003
【図２】
2005347696.tif 000004
【図３】
2005347696.tif 000005
【図４】
2005347696.tif 000006
【図５】
2005347696.tif 000007
【図６】
2005347696.tif 000008
【図７】
2005347696.tif 000009
【図８】
2005347696.tif 000010