(57)【要約】【課題】ゲート電極の一方側にソース・ドレインとなる低濃度拡散層を含む拡散層を形成することで、素子特性を安定化させることを可能とする。【解決手段】半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３が形成され、ゲート電極１３の一方側の半導体基板１１に第１低濃度拡散層１６を介して第１拡散層１５が形成され、ゲート電極１３の一方側の半導体基板１１に第１拡散層１５および第１低濃度拡散層１６と離間して、第１低濃度拡散層１８を介して第２拡散層１７が形成され、第１拡散層１５および第１低濃度拡散層１６と、第２拡散層１７および第２低濃度拡散層１８との間を分離するもので、ゲート電極１３の一部下方側に入り込むように半導体基板１１に拡散層分離領域２１が形成されたものである。【選択図】図１
2005057027.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の一方側の前記半導体基板に形成された第１拡散層と、
前記ゲート電極の一方側の前記半導体基板に前記第１拡散層と離間して形成された第２拡散層と、
前記第１拡散層よりも濃度が低いもので前記第１拡散層の前記ゲート電極側の前記半導体基板に形成された第１低濃度拡散層と、
前記第２拡散層よりも濃度が低いもので前記第２拡散層の前記ゲート電極側の前記半導体基板に形成された第２低濃度拡散層と、
前記第１拡散層および前記第１低濃度拡散層と、前記第２拡散層および前記第２低濃度拡散層との間を分離するもので、前記ゲート電極の一部下部側に入り込むように、前記半導体基板に形成された拡散層拡散層分離領域と
を備えたことを特徴とする半導体装置。
【請求項２】
前記第１低濃度拡散層および前記第２低濃度拡散層は、前記ゲート電極の一方側に入り込むように形成され、かつその入り込む長さは前記拡散層拡散層分離領域が前記ゲート電極下に入り込む長さと同等である
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記拡散層拡散層分離領域は、前記第１拡散層、前記第１低濃度拡散層、前記第２拡散層および前記第２低濃度拡散層よりも深く形成されている
ことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記半導体装置のゲート長方向に、前記第１拡散層と前記第１低濃度拡散層、前記拡散層拡散層分離領域および前記第２拡散層と前記第２低濃度拡散層が繰り返し連続して形成されているものであって、
隣接する前記第１拡散層と前記第２拡散層とは共通化され一つの拡散層で形成されているとともに、
隣接する前記第１低濃度拡散と前記第２低濃度拡散層とは共通化され一つの拡散層で形成されている
ことを特徴とする請求項１記載の半導体装置。
【請求項５】
前記第１低濃度拡散層および前記第２低濃度拡散層は、前記ゲート電極の一方側に入り込むように形成され、かつその入り込む長さは前記拡散層拡散層分離領域が前記ゲート電極下に入り込む長さと同等である
ことを特徴とする請求項４記載の半導体装置。
【請求項６】
前記拡散層拡散層分離領域は、前記第１拡散層、前記第１低濃度拡散層、前記第２拡散層および前記第２低濃度拡散層よりも深く形成されている
ことを特徴とする請求項４記載の半導体装置。
【請求項７】
前記ゲート電極の他方側の前記半導体基板に形成された第３拡散層と、
前記ゲート電極の他方側の前記半導体基板に前記第３拡散層と離間して形成された第４拡散層と、
前記第３拡散層よりも濃度が低いもので前記第３拡散層の前記ゲート電極側の前記半導体基板に形成された第３低濃度拡散層と、
前記第４拡散層よりも濃度が低いもので前記第４拡散層の前記ゲート電極側の前記半導体基板に形成された第４低濃度拡散層と、
前記第３拡散層および前記第３低濃度拡散層と、前記第４拡散層および前記第４低濃度拡散層との間を分離するもので、前記第１拡散層拡散層分離領域と離間された状態に、かつ前記ゲート電極の他方側の一部下部に入り込むように前記半導体基板に形成された第２拡散層拡散層分離領域と
を備えたことを特徴とする請求項１記載の半導体装置。
【請求項８】
前記第１低濃度拡散層および前記第２低濃度拡散層は、前記ゲート電極の一方側に入り込むように形成され、かつその入り込む長さは前記第１拡散層拡散層分離領域が前記ゲート電極下に入り込む長さと同等である
ことを特徴とする請求項７記載の半導体装置。
【請求項９】
前記第３低濃度拡散層および前記第４低濃度拡散層は、前記ゲート電極の他方側に入り込むように形成され、かつその入り込む長さは前記第２拡散層拡散層分離領域が前記ゲート電極下に入り込む長さと同等である
ことを特徴とする請求項７記載の半導体装置。
【請求項１０】
前記第１拡散層拡散層分離領域は、前記第１拡散層、前記第１低濃度拡散層、前記第２拡散層および前記第２低濃度拡散層よりも深く形成されている
ことを特徴とする請求項７記載の半導体装置。
【請求項１１】
前記第２拡散層拡散層分離領域は、前記第３拡散層、前記第３低濃度拡散層、前記第４拡散層および前記第４低濃度拡散層よりも深く形成されている
ことを特徴とする請求項７記載の半導体装置。
【請求項１２】
前記第１低濃度拡散層と前記第３低濃度拡散層、前記第２低濃度拡散層と前記第４低濃度拡散層、および前記第１拡散層拡散層分離領域と前記第２拡散層拡散層分離領域は、前記ゲート電極下に前記半導体基板に形成されるチャネル領域を挟んで対向する位置に形成されている
ことを特徴とする請求項７記載の半導体装置。
【請求項１３】
前記半導体装置のゲート長方向に、前記第１拡散層と前記第１低濃度拡散層、前記拡散層拡散層分離領域および前記第２拡散層と前記第２低濃度拡散層が繰り返し連続して形成されているとともに、前記第３拡散層と前記第３低濃度拡散層、前記拡散層拡散層分離領域および前記第４拡散層と前記第４低濃度拡散層が繰り返し連続して形成されているものであって、
隣接する前記第１拡散層と前記第２拡散層とは共通化され一つの拡散層で形成され、
隣接する前記第１低濃度拡散と前記第２低濃度拡散層とは共通化され一つの拡散層で形成され、
隣接する前記第３拡散層と前記第４拡散層とは共通化され一つの拡散層で形成され、
隣接する前記第３低濃度拡散と前記第４低濃度拡散層とは共通化され一つの拡散層で形成されている
ことを特徴とする請求項７記載の半導体装置。
【請求項１４】
前記第１低濃度拡散層および前記第２低濃度拡散層は、前記ゲート電極の一方側に入り込むように形成され、かつその入り込む長さは前記第１拡散層拡散層分離領域が前記ゲート電極下に入り込む長さと同等である
ことを特徴とする請求項１３記載の半導体装置。
【請求項１５】
前記第３低濃度拡散層および前記第４低濃度拡散層は、前記ゲート電極の他方側に入り込むように形成され、かつその入り込む長さは前記第２拡散層拡散層分離領域が前記ゲート電極下に入り込む長さと同等である
ことを特徴とする請求項１３記載の半導体装置。
【請求項１６】
前記第１拡散層拡散層分離領域は、前記第１拡散層、前記第１低濃度拡散層、前記第２拡散層および前記第２低濃度拡散層よりも深く形成されている
ことを特徴とする請求項１３記載の半導体装置。
【請求項１７】
前記第２拡散層拡散層分離領域は、前記第３拡散層、前記第３低濃度拡散層、前記第４拡散層および前記第４低濃度拡散層よりも深く形成されている
ことを特徴とする請求項１３記載の半導体装置。
【請求項１８】
前記第１低濃度拡散層と前記第３低濃度拡散層、前記第２低濃度拡散層と前記第４低濃度拡散層、および前記第１拡散層拡散層分離領域と前記第２拡散層拡散層分離領域は、前記ゲート電極下に前記半導体基板に形成されるチャネル領域を挟んで対向する位置に形成されている
ことを特徴とする請求項１３記載の半導体装置。
【請求項１９】
半導体基板に拡散層拡散層分離領域を形成する工程と、
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記拡散層拡散層分離領域上に一部がかかるようにゲート電極を形成する工程と、
前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極および前記拡散層拡散層分離領域をマスクにして前記第１低濃度拡散層と、前記拡散層拡散層分離領域により前記第１低濃度拡散層と分離されるように第２低濃度拡散層とを形成する工程と、
前記ゲート電極の側部にサイドウォールスペーサーを形成する工程と、
前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極、前記サイドウォールスペーサーおよび前記拡散層拡散層分離領域をマスクにして、前記ゲート電極側より前記第１低濃度拡散層を介して前記第１低濃度拡散層よりも濃度の高い第１拡散層を形成するとともに、前記拡散層拡散層分離領域により前記第１拡散層と分離されるもので前記ゲート電極側より前記第２低濃度拡散層を介して前記第２低濃度拡散層よりも濃度の高い第２拡散層を形成する工程と
備えたことを特徴とする半導体装置の製造方法。
【請求項２０】
前記第１低濃度拡散層および前記第２低濃度拡散層は、前記ゲート電極の一方側に入り込むように形成され、かつその入り込む長さは前記拡散層拡散層分離領域が前記ゲート電極下に入り込む長さと同等とする
ことを特徴とする請求項１９記載の半導体装置の製造方法。
【請求項２１】
前記拡散層拡散層分離領域は、前記第１拡散層、前記第１低濃度拡散層、前記第２拡散層および前記第２低濃度拡散層よりも深く形成される
ことを特徴とする請求項１９記載の半導体装置の製造方法。
【請求項２２】
半導体基板に複数の拡散層拡散層分離領域をそれぞれ離間した状態に形成する工程と、
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記各拡散層拡散層分離領域上に一部がかかるようにゲート電極を形成する工程と、
前記ゲート電極および前記各拡散層拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記第１低濃度拡散層と、前記拡散層拡散層分離領域により前記第１低濃度拡散層と分離されるように第２低濃度拡散層とを形成する工程と、
前記ゲート電極の側部にサイドウォールスペーサーを形成する工程と、
前記ゲート電極、前記サイドウォールスペーサーおよび前記拡散層拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極側に前記第１低濃度拡散層を介して前記第１低濃度拡散層よりも濃度の高い第１拡散層を形成するとともに、前記拡散層拡散層分離領域により前記第１拡散層と分離されるように前記ゲート電極側に前記第２低濃度拡散層を介して前記第２低濃度拡散層よりも濃度の高い第２拡散層を形成する工程とを備え、
前記第１低濃度拡散と前記第２低濃度拡散層とを形成するに際し、隣接する前記第１低濃度拡散と前記第２低濃度拡散層とを共通化して一つの拡散層で形成するとともに、
前記第１拡散と前記第２拡散層とを形成するに際し、隣接する前記第１拡散と前記第２拡散層とを共通化して一つの拡散層で形成する
ことを特徴とする半導体装置の製造方法。
【請求項２３】
前記各第１低濃度拡散層および前記各第２低濃度拡散層は、前記ゲート電極の一方側に入り込むように形成され、かつその入り込む長さは前記拡散層拡散層分離領域が前記ゲート電極下に入り込む長さと同等に形成される
ことを特徴とする請求項２２記載の半導体装置の製造方法。
【請求項２４】
前記拡散層拡散層分離領域は、前記第１拡散層、前記第１低濃度拡散層、前記第２拡散層および前記第２低濃度拡散層よりも深く形成される
ことを特徴とする請求項２２記載の半導体装置の製造方法。
【請求項２５】
半導体基板に第１拡散層拡散層分離領域と第２拡散層分離領域とを離間した状態に形成する工程と、
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記第１拡散層分離領域と前記第２拡散層分離領域とが対向する側の前記第１拡散層分離領域の一部上と前記第２拡散層分離領域の一部上にかかるようにゲート電極を形成する工程と、
前記ゲート電極および前記第１、第２拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記第１低濃度拡散層と、前記第１拡散層分離領域により前記第１低濃度拡散層と分離されるように第２低濃度拡散層とを形成するとともに、前記ゲート電極の他方側の前記半導体基板に、前記第３低濃度拡散層と、前記第２拡散層分離領域により前記第３低濃度拡散層と分離されるように第４低濃度拡散層とを形成する工程と、
前記ゲート電極の側部にサイドウォールスペーサーを形成する工程と、
前記ゲート電極、前記サイドウォールスペーサーおよび前記拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極側に前記第１低濃度拡散層を介して前記第１低濃度拡散層よりも濃度の高い第１拡散層を形成し、前記拡散層分離領域により前記第１拡散層と分離されるもので前記ゲート電極側に前記第２低濃度拡散層を介して前記第２低濃度拡散層よりも濃度の高い第２拡散層を形成するとともに、前記ゲート電極の他方側の前記半導体基板に、前記ゲート電極側に前記第３低濃度拡散層を介して前記第３低濃度拡散層よりも濃度の高い第３拡散層を形成し、前記拡散層分離領域により前記第３拡散層と分離されるもので前記ゲート電極側に前記第４低濃度拡散層を介して前記第４低濃度拡散層よりも濃度の高い第４拡散層を形成する工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項２６】
前記各第１低濃度拡散層および前記各第２低濃度拡散層は、前記ゲート電極の一方側に入り込むように形成され、かつその入り込む長さは前記各拡散層分離領域が前記ゲート電極下に入り込む長さと同等に形成されるとともに、
前記各第３低濃度拡散層および前記各第４低濃度拡散層は、前記ゲート電極の一方側に入り込むように形成され、かつその入り込む長さは前記各拡散層分離領域が前記ゲート電極下に入り込む長さと同等に形成される
ことを特徴とする請求項２５記載の半導体装置の製造方法。
【請求項２７】
前記各第１拡散層分離領域は、前記各第１拡散層、前記各第１低濃度拡散層、前記各第２拡散層および前記各第２低濃度拡散層よりも深く形成されるとともに
前記各第２拡散層分離領域は、前記各第３拡散層、前記各第３低濃度拡散層、前記各第４拡散層および前記各第４低濃度拡散層よりも深く形成される
ことを特徴とする請求項２５記載の半導体装置の製造方法。
【請求項２８】
半導体基板に複数の拡散層分離領域をそれぞれ離間した状態に複数列形成する工程と、
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記拡散層分離領域の列の第１拡散層分離領域の列と第２拡散層分離領域の列の２列において前記各拡散層分離領域上に一部がかかるようにゲート電極を形成する工程と、
前記ゲート電極および前記各拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記第１低濃度拡散層と、前記第１拡散層分離領域により前記第１低濃度拡散層と分離されるように第２低濃度拡散層とを形成するとともに、前記ゲート電極の他方側の前記半導体基板に、前記第３低濃度拡散層と、前記第２拡散層分離領域により前記第３低濃度拡散層と分離されるように第４低濃度拡散層とを形成する工程と、
前記ゲート電極の側部にサイドウォールスペーサーを形成する工程と、
前記ゲート電極、前記サイドウォールスペーサーおよび前記拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極側に前記第１低濃度拡散層を介して前記第１低濃度拡散層よりも濃度の高い第１拡散層と、前記拡散層分離領域により前記第１拡散層と分離されるもので前記ゲート電極側に前記第２低濃度拡散層を介して前記第２低濃度拡散層よりも濃度の高い第２拡散層とを形成するとともに、前記ゲート電極の他方側の前記半導体基板に、前記ゲート電極側に前記第３低濃度拡散層を介して前記第３低濃度拡散層よりも濃度の高い第３拡散層と、前記拡散層分離領域により前記第３拡散層と分離されるもので前記ゲート電極側に前記第４低濃度拡散層を介して前記第４低濃度拡散層よりも濃度の高い第４拡散層とを形成する工程とを備え、
前記第１低濃度拡散と前記第２低濃度拡散層とを形成するに際し、隣接する前記第１低濃度拡散と前記第２低濃度拡散層とを共通化して一つの拡散層で形成し、
前記第３低濃度拡散と前記第４低濃度拡散層とを形成するに際し、隣接する前記第３低濃度拡散と前記第４低濃度拡散層とを共通化して一つの拡散層で形成し、
前記第１拡散と前記第２拡散層とを形成するに際し、隣接する前記第１拡散と前記第２拡散層とを共通化して一つの拡散層で形成するとともに、
前記第３拡散と前記第４拡散層とを形成するに際し、隣接する前記第３拡散と前記第４拡散層とを共通化して一つの拡散層で形成する
ことを特徴とする半導体装置の製造方法。
【請求項２９】
前記第１低濃度拡散層および前記第２低濃度拡散層は、前記ゲート電極の一方側に入り込むように形成され、かつその入り込む長さは前記第１拡散層分離領域が前記ゲート電極下に入り込む長さと同等である
ことを特徴とする請求項２８記載の半導体装置の製造方法。
【請求項３０】
前記第３低濃度拡散層および前記第４低濃度拡散層は、前記ゲート電極の他方側に入り込むように形成され、かつその入り込む長さは前記第２拡散層分離領域が前記ゲート電極下に入り込む長さと同等である
ことを特徴とする請求項２８記載の半導体装置の製造方法。
【請求項３１】
前記第１拡散層分離領域は、前記第１拡散層、前記第１低濃度拡散層、前記第２拡散層および前記第２低濃度拡散層よりも深く形成される
ことを特徴とする請求項２８記載の半導体装置の製造方法。
【請求項３２】
前記第２拡散層分離領域は、前記第３拡散層、前記第３低濃度拡散層、前記第４拡散層および前記第４低濃度拡散層よりも深く形成される
ことを特徴とする請求項２８記載の半導体装置の製造方法。
【請求項３３】
前記第１低濃度拡散層と前記第３低濃度拡散層、前記第２低濃度拡散層と前記第４低濃度拡散層、および前記第１拡散層分離領域と前記第２拡散層分離領域は、前記ゲート電極下に前記半導体基板に形成されるチャネル領域を挟んで対向する位置に形成される
ことを特徴とする請求項２８記載の半導体装置の製造方法。
【請求項３４】
前記第１低濃度拡散層と前記第３低濃度拡散層、前記第２低濃度拡散層と前記第４低濃度拡散層、および前記第１拡散層分離領域と前記第２拡散層分離領域は、前記ゲート電極下に前記半導体基板に形成されるチャネル領域を挟んで対向する位置に形成される
ことを特徴とする請求項２８記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関し、特には微細化に適したＭＯＳ（Metal Oxide Semiconductor）型トランジスタの構造に係る半導体装置および半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の高集積化および高機能化にともない、素子構造の微細化が急速に進展している。このような中、ＭＯＳ型の半導体装置は、ゲート電極の線幅の細線化により集積度の向上と処理速度の高速化が達成される。
【０００３】
図１７に示すように、ＭＯＳ型の半導体装置（ＭＯＳトランジスタ１０１）は、シリコン基板１１１上にゲート絶縁膜１１２を介してゲート電極１１３が形成され、このゲート電極１１３の一方側における上記シリコン基板１１１にエクステンション部１１４を介してソース・ドレイン領域１１７が形成され、ゲート電極１１３の他方側における上記シリコン基板１１１にエクステンション１１５を介してソース・ドレイン領域１１８が形成されているものである。上記エクステンション部１１４、１１５はＬＤＤ拡散層またはエクステンション拡散層ともいう。なお、ゲート電極１１３の側壁にはエクステンション部１１４、１１５を形成するためのサイドウォールスペーサー１１６が形成されている（例えば、特許文献１参照。）。なお、図１７の（１）は平面レイアウト図を示し、（２）は平面レイアウト図中のＡ−Ａ線断面図を示す。
【０００４】
このようなＭＯＳ型トランジスタ１０１は、ゲート電極１１３の細線化にともないエクステンション部（ＬＤＤ拡散層またはエクステンション拡散層ともいう）１１４、１１５を形成するためのイオン注入に際し、ゲート電極１１３下方への不純物の拡散幅ｘ１を抑えることで、エクステンション部１１４，１１５とシリコン基板との接合間距離（ＰＮ接合間距離）Ｌを所定値に保つ必要が生じる。このため、イオン注入における注入エネルギーが低エネルギー化される傾向にある。
【０００５】
しかしながら、イオン注入が低エネルギー化されると、不純物の拡散幅ｘ１の減少とともに、エクステンション部１１４、１１５の拡散深さｄも減少する。ここで、イオン注入における注入エネルギー毎の、ゲート絶縁膜１１２表面から深さ方向における不純物の濃度分布を、図１８によって説明する。図１８では、不純物濃度の最大値（ピーク値）が同じになるように模式的に示してある。図１８に示すように、注入エネルギーの低下にしたがい、シリコン基板１１１表面のゲート絶縁膜１１２側に不純物濃度のピークの深さが移動し、拡散深さｄが減少することがわかる。そして、イオン注入の低エネルギー化が進むことにより、不純物の多くがゲート絶縁膜１１２に導入されている状態となる。
【０００６】
このため、ゲート絶縁膜１１２中に導入された不純物はＭＯＳトランジスタの素子特性には関与しないので、エクステンション部１１４、１１５内の不純物濃度を確保できなくなるといった問題があった。また、イオン注入の低エネルギー化により、注入不純物が注入表面（ゲート絶縁膜１１２の表面）を削りながら跳ね返る現象、いわゆるスパッタ現象も起こり、エクステンション部１１４、１１５内の不純物濃度が確保できなくなるという問題もある。そして、このような問題により、シリコン基板１１１中に導入される不純物量が予定量の８０％〜５０％程度に減ってしまい、エクステンション部１１４、１１５内の不純物濃度を確保できなくなる要因となっている。
【０００７】
さらに、不純物濃度のピークがゲート絶縁膜１１２側に移動することにより、ゲート絶縁膜１１２の膜厚のばらつきに対して、エクステンション部１１４、１１５内の不純物濃度が敏感に追従するようになる。同時に、低エネルギーのイオン注入では、元々の不純物の拡散深さが浅いため、ゲート絶縁膜１１２の膜厚のばらつきに対して、ＰＮ接合間距離Ｌが敏感に追従するようになる。
【０００８】
【特許文献１】特開２００２−８３９５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
解決しようとする問題点は、ＭＯＳ型の半導体装置（ＭＯＳ型トランジスタ）およびその製造方法においては、上述したＭＯＳ型の半導体装置の微細化が進展することにより、エクステンション部の不純物濃度が確保できなかったり、エクステンション部間のＰＮ接合間距離Ｌ（いわゆるゲート長）が不安定になったりすることで、素子特性を安定化させることが困難となっている点である。
【課題を解決するための手段】
【００１０】
本発明に係る半導体装置は、半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の一方側の前記半導体基板に形成された第１拡散層と、前記ゲート電極の一方側の前記半導体基板に前記第１拡散層と離間して形成された第２拡散層と、前記第１拡散層よりも濃度が低いもので前記第１拡散層の前記ゲート電極側の前記半導体基板に形成された第１低濃度拡散層と、前記第２拡散層よりも濃度が低いもので前記第２拡散層の前記ゲート電極側の前記半導体基板に形成された第２低濃度拡散層と、前記第１拡散層および前記第１低濃度拡散層と、前記第２拡散層および前記第２低濃度拡散層との間を分離するもので、前記ゲート電極の一部下部側に入り込むように、前記半導体基板に形成された拡散層分離領域とを備えたことを最も主要な特徴とする。
【００１１】
本発明に係る第１の半導体装置の製造方法は、半導体基板に拡散層分離領域を形成する工程と、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記拡散層分離領域上に一部がかかるようにゲート電極を形成する工程と、前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極および前記拡散層分離領域をマスクにして前記第１低濃度拡散層と、前記拡散層分離領域により前記第１低濃度拡散層と分離されるように第２低濃度拡散層とを形成する工程と、前記ゲート電極の側部にサイドウォールスペーサーを形成する工程と、前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極、前記サイドウォールスペーサーおよび前記拡散層分離領域をマスクにして、前記ゲート電極側に前記第１低濃度拡散層を介して前記第１低濃度拡散層よりも濃度の高い第１拡散層を形成するとともに、前記拡散層分離領域により前記第１拡散層と分離されるもので前記ゲート電極側に前記第２低濃度拡散層を介して前記第２低濃度拡散層よりも濃度の高い第２拡散層を形成する工程と備えたことを最も主要な特徴とする。
【００１２】
本発明に係る第２の半導体装置の製造方法は、半導体基板に複数の拡散層分離領域をそれぞれ離間した状態に形成する工程と、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記各拡散層分離領域上に一部がかかるようにゲート電極を形成する工程と、前記ゲート電極および前記各拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記第１低濃度拡散層と、前記拡散層分離領域により前記第１低濃度拡散層と分離されるように第２低濃度拡散層とを形成する工程と、前記ゲート電極の側部にサイドウォールスペーサーを形成する工程と、前記ゲート電極、前記サイドウォールスペーサーおよび前記拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極側に前記第１低濃度拡散層を介して前記第１低濃度拡散層よりも濃度の高い第１拡散層を形成するとともに、前記拡散層分離領域により前記第１拡散層と分離されるもので前記ゲート電極側に前記第２低濃度拡散層を介して前記第２低濃度拡散層よりも濃度の高い第２拡散層を形成する工程とを備え、前記第１低濃度拡散と前記第２低濃度拡散層とを形成するに際し、隣接する前記第１低濃度拡散と前記第２低濃度拡散層とを共通化して一つの拡散層で形成するとともに、前記第１拡散と前記第２拡散層とを形成するに際し、隣接する前記第１拡散と前記第２拡散層とを共通化して一つの拡散層で形成することを最も主要な特徴とする。
【００１３】
本発明に係る第３の半導体装置の製造方法は、半導体基板に第１拡散層分離領域と第２拡散層分離領域とを離間した状態に形成する工程と、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記第１拡散層分離領域と前記第２拡散層分離領域とが対向する側の前記第１拡散層分離領域の一部上と前記第２拡散層分離領域の一部上にかかるようにゲート電極を形成する工程と、前記ゲート電極および前記第１、第２拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記第１低濃度拡散層と、前記第１拡散層分離領域により前記第１低濃度拡散層と分離されるように第２低濃度拡散層とを形成するとともに、前記ゲート電極の他方側の前記半導体基板に、前記第３低濃度拡散層と、前記第２拡散層分離領域により前記第３低濃度拡散層と分離されるように第４低濃度拡散層とを形成する工程と、前記ゲート電極の側部にサイドウォールスペーサーを形成する工程と、前記ゲート電極、前記サイドウォールスペーサーおよび前記拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極側に前記第１低濃度拡散層を介して前記第１低濃度拡散層よりも濃度の高い第１拡散層を形成し、前記拡散層分離領域により前記第１拡散層と分離されるもので前記ゲート電極側に前記第２低濃度拡散層を介して前記第２低濃度拡散層よりも濃度の高い第２拡散層を形成するとともに、前記ゲート電極の他方側の前記半導体基板に、前記ゲート電極側に前記第３低濃度拡散層を介して前記第３低濃度拡散層よりも濃度の高い第３拡散層を形成し、前記拡散層分離領域により前記第３拡散層と分離されるもので前記ゲート電極側に前記第４低濃度拡散層を介して前記第４低濃度拡散層よりも濃度の高い第４拡散層を形成する工程とを備えたことを最も主要な特徴とする。
【００１４】
本発明に係る第４の半導体装置の製造方法は、半導体基板に複数の拡散層分離領域をそれぞれ離間した状態に複数列形成する工程と、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、前記拡散層分離領域の列の第１拡散層分離領域の列と第２拡散層分離領域の列の２列において前記各拡散層分離領域上に一部がかかるようにゲート電極を形成する工程と、前記ゲート電極および前記各拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記第１低濃度拡散層と、前記第１拡散層分離領域により前記第１低濃度拡散層と分離されるように第２低濃度拡散層とを形成するとともに、前記ゲート電極の他方側の前記半導体基板に、前記第３低濃度拡散層と、前記第２拡散層分離領域により前記第３低濃度拡散層と分離されるように第４低濃度拡散層とを形成する工程と、前記ゲート電極の側部にサイドウォールスペーサーを形成する工程と、前記ゲート電極、前記サイドウォールスペーサーおよび前記拡散層分離領域をマスクにして、前記ゲート電極の一方側の前記半導体基板に、前記ゲート電極側に前記第１低濃度拡散層を介して前記第１低濃度拡散層よりも濃度の高い第１拡散層と、前記拡散層分離領域により前記第１拡散層と分離されるもので前記ゲート電極側に前記第２低濃度拡散層を介して前記第２低濃度拡散層よりも濃度の高い第２拡散層とを形成するとともに、前記ゲート電極の他方側の前記半導体基板に、前記ゲート電極側に前記第３低濃度拡散層を介して前記第３低濃度拡散層よりも濃度の高い第３拡散層と、前記拡散層分離領域により前記第３拡散層と分離されるもので前記ゲート電極側に前記第４低濃度拡散層を介して前記第４低濃度拡散層よりも濃度の高い第４拡散層とを形成する工程とを備え、前記第１低濃度拡散と前記第２低濃度拡散層とを形成するに際し、隣接する前記第１低濃度拡散と前記第２低濃度拡散層とを共通化して一つの拡散層で形成し、前記第３低濃度拡散と前記第４低濃度拡散層とを形成するに際し、隣接する前記第３低濃度拡散と前記第４低濃度拡散層とを共通化して一つの拡散層で形成し、前記第１拡散と前記第２拡散層とを形成するに際し、隣接する前記第１拡散と前記第２拡散層とを共通化して一つの拡散層で形成するとともに、前記第３拡散と前記第４拡散層とを形成するに際し、隣接する前記第３拡散と前記第４拡散層とを共通化して一つの拡散層で形成することを最も主要な特徴とする。
【発明の効果】
【００１５】
本発明の半導体装置およびその製造方法は、基本的には、ゲート電極の一方側の半導体基板に、拡散層分離領域を挟んで電気的に分離される二つの拡散層（例えば第１拡散層と第２拡散層）とを形成するとともに、各拡散層よりも濃度が低いもので各拡散層のゲート電極側の半導体基板にそれぞれ低濃度拡散層（例えば第１低濃度拡散層、第２低濃度拡散層）を形成したため、低濃度拡散層の半導体基板面方向の広がりを大きくでき、半導体基板における不純物を深さ方向に拡大させることが可能になるという利点がある。この結果、各拡散層における不純物濃度および各低濃度拡散層間の距離（ＰＮ接合間距離）が安定し、安定な素子特性を有する半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１６】
ゲート電極下の拡散層における不純物濃度を安定的に確保でき、また各低濃度拡散層間の距離（ＰＮ接合間距離）を安定化させることが可能で、これにより安定な素子特性を有する半導体装置、およびこのような半導体装置を得ることができる製造方法を提供するという目的を、基本的構成として、ゲート電極の一方側の半導体基板にソース・ドレインとなる低濃度拡散層を含む拡散層を、ゲート電極の一方側下方に一部が入り込むように形成される拡散層分離領域により隔てて形成することで、従来の半導体装置および半導体装置の製造方法と比較し、製造工程に負荷をかけることなく容易に実現した。
【実施例１】
【００１７】
本発明の半導体装置に係る第１実施例を、図１の説明図によって説明する。図１は、（１）に平面レイアウト図を示し、（２）に平面レイアウト図におけるＡ−Ａ線断面図、（３）に平面レイアウト図におけるＢ−Ｂ線断面図を示す。
【００１８】
図１に示すように、半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３が形成されている。上記半導体基板１１は、例えばシリコン基板、化合物半導体基板等のＭＯＳ型トランジスタを形成するのに用いる通常の半導体基板からなり、上記ゲート絶縁膜１２は、酸化シリコン膜の単層膜、酸窒化シリコン膜の単層膜、酸化シリコン膜と窒化シリコン膜との積層膜、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との積層膜等からなる。またゲート電極１３は、ポリシリコン電極、金属電極、ポリサイド電極等、種々の材料を用いることができる。
【００１９】
上記ゲート電極１３の一方側の上記半導体基板１１には、ソース・ドレイン拡散層となる第１拡散層１５がゲート電極１３側に第１低濃度拡散層１６を介して形成され、また、上記ゲート電極１３の一方側の上記半導体基板１１には、第１拡散層１５および第１低濃度拡散層１６と離間して、ソース・ドレイン拡散層となる第２拡散層１７がゲート電極１３側に第２低濃度拡散層１８を介して形成されている。上記第１低濃度拡散層１６は第１拡散層１５よりも不純物濃度が低い拡散層からなり、上記第２低濃度拡散層１８は第２拡散層１７よりも不純物濃度が低い拡散層からなる。さらに、上記第１拡散層１５および上記第１低濃度拡散層１６と、上記第２拡散層１７および上記第２低濃度拡散層１８との間を分離するもので、ゲート電極１３の一部下部側に入り込むように、上記半導体基板１１には拡散層分離領域２１が形成されている。
【００２０】
なお、ゲート電極１３の側壁には、上記第１、第２低濃度拡散層１６、１８を形成するためのサイドウォールスペーサー４１が形成されている。このサイドウォールスペーサー４１は第１、第２拡散層１５、１７を形成する側一方のみに形成できれば十分であるので、ゲート電極１３に対して第１、第２拡散層１５、１７と反対側には形成しなくとも差し支えは無い。
【００２１】
上記拡散層分離領域２１がゲート電極１３の一方側に入り込む長さｘ５は、上記第１低濃度拡散層１６および第２低濃度拡散層１８がゲート電極１３の一方側に入り込む長さｘ３と同等もしくは同等以上であることが好ましく、上記拡散層分離領域２１のように矩形状の場合、ｘ５＝ｘ３であることがより好ましい。また、拡散層分離領域２１の幅ｘ６が、半導体基板１１との第１低濃度拡散層１６の接合部と第２低濃度拡散層１８の接合部との距離（以下、ＰＮ接合間距離という）Ｌと同等の場合は、ゲート電極１３下部に入り込む拡散層分離領域２１の長さｘ５と不純物拡散後の第１低濃度拡散層１６、第２低濃度拡散層１８のゲート電極１３下部への広がりｘ３がほぼ同じになる。
【００２２】
また、上記拡散層分離領域２１は、第１拡散層１５、第１低濃度拡散層１６、第２拡散層１７および第２低濃度拡散層１８よりも深く形成されている必要がある。拡散層分離領域２１の深さは、第１拡散層１５と第２拡散層１７とを確実に分離するために、第１拡散層１５および第２拡散層１７の深さの例えば４倍〜５倍程度とすればよい。
【００２３】
上記本発明の第１実施例に係る半導体装置１は、基本的には、ゲート電極１３の一方側の半導体基板１１に、拡散層分離領域２１を挟んで電気的に分離される第１拡散層１５と第２拡散層１７とを形成するとともに、第１、第２拡散層１５、１７よりも濃度が低いもので第１、第２拡散層１５、１７のゲート電極１３側の半導体基板１１に、それぞれ第１低濃度拡散層１６、第２低濃度拡散層１８を形成したことから、所定のＰＮ接合間距離Ｌを得るための第１、第２低濃度拡散層１６、１８のゲート電極１３下に入り込む長さｘ３を大きくできるので、半導体基板１１における不純物の濃度分布を深さ方向に拡大させることが可能になるという利点がある。この結果、第１、第２拡散層１５、１７における不純物濃度および第１、第２低濃度拡散層１６、１８のＰＮ接合間距離Ｌが安定し、安定な素子特性を有する半導体装置を得ることができる。
【００２４】
また、ＰＮ接合間距離Ｌは、拡散層分離領域２１の幅ｘ６や形状、および拡散層分離領域２１のゲート電極１３下へ入り込む長さｘ５や形状によって固定できる。例えば、所望のＰＮ接合間距離Ｌと拡散層分離領域２１の幅ｘ６を同じにし、さらに第１、第２低濃度拡散層１６、１８の拡散幅ｘ３と拡散層分離領域２１のゲート電極１３下へ入り込む長さｘ５を同じにすると、従来構造のＭＯＳトランジスタと同じＰＮ接合間距離Ｌを確保することが可能である。
【００２５】
したがって、本発明の半導体装置１は、第１、第２低濃度拡散層１６、１８を形成する際に、イオン注入を用いた場合そのイオン注入エネルギーを低エネルギー化させることなく、拡散層分離領域２１の幅や形状、および拡散層分離領域２１のゲート電極１３下へ入り込む長さｘ５や形状を調整することにより、従来と同じＰＮ接合間距離Ｌを確保することが可能になる。さらに、第１、第２低濃度拡散層１６、１８を形成するイオン注入においては、所定のＰＮ接合間距離Ｌを得るための不純物の広がりｘ３を広げることができるため、不純物が広がり易い軽い注入イオンを用いて、ＰＮ接合間距離Ｌが良好に制御された第１、第２低濃度拡散層１６、１８を形成することができる。このため、半導体基板１１にシリコン基板を用いた場合、シリコンと同程度の大きさのリンイオン（Ｐ+）を注入イオンとして用いることが可能になり、イオン注入による半導体基板１１の歪みを抑えることができる。
【００２６】
またゲート電極１３の幅は、従来、ＰＮ接合間距離Ｌと両側に形成される低濃度拡散層の長さｘ３の２倍、すなわちＬ＋２・ｘ３が必要であったが、本発明の半導体装置１では、ゲート電極１３の幅はＬ＋２・ｘ３よりも狭く形成することができ、ｘ３より少し広い例えば１．５・ｘ３程度とすることができる。また、第１、第２拡散層１５、１７の幅は、コンタクトが取れる大きさであればよく、従来の拡散層（ソース・ドレイン）よりも縮小することが可能である。
【実施例２】
【００２７】
次に、本発明の半導体装置に係る第２実施例を、図２の説明図によって説明する。図２は、（１）に平面レイアウト図を示し、（２）に平面レイアウトにおけるＣ−Ｃ線断面図、（３）に平面レイアウト図におけるＤ−Ｄ線断面図を示す。
【００２８】
図２に示すように、半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３が形成されている。上記半導体基板１１は、例えばシリコン基板、化合物半導体基板等のＭＯＳ型トランジスタを形成するのに用いる通常の半導体基板からなり、上記ゲート絶縁膜１２は、酸化シリコン膜の単層膜、酸窒化シリコン膜の単層膜、酸化シリコン膜と窒化シリコン膜との積層膜、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との積層膜等からなる。またゲート電極１３は、ポリシリコン電極、金属電極、ポリサイド電極等、種々の材料を用いることができる。
【００２９】
上記ゲート電極１３の一方側の上記半導体基板１１には、ソース・ドレイン拡散層となる第１拡散層１５がゲート電極１３側に第１低濃度拡散層１６を介して形成され、また、上記ゲート電極１３の一方側の上記半導体基板１１には、第１拡散層１５および第１低濃度拡散層１６と離間して、ソース・ドレイン拡散層となる第２拡散層１７がゲート電極１３側に第２低濃度拡散層１８を介して形成されている。上記第１低濃度拡散層１６は第１拡散層１５よりも不純物濃度が低い拡散層からなり、上記第２低濃度拡散層１８は第２拡散層１７よりも不純物濃度が低い拡散層からなる。さらに、上記第１拡散層１５および上記第１低濃度拡散層１６と、上記第２拡散層１７および上記第２低濃度拡散層１８との間を分離するもので、ゲート電極１３の一部下部側に入り込むように、上記半導体基板１１には拡散層分離領域２１が形成されている。
【００３０】
そして、ゲート長方向（図面矢印ア方向）に、第１拡散層１５と第１低濃度拡散層１６、拡散層分離領域２１および第２拡散層１７と第２低濃度拡散層１８が繰り返し連続して形成されている。その隣接する第１拡散層１５と第２拡散層１７とは共通化され一つの拡散層で形成されているとともに、隣接する第１低濃度拡散１６と第２低濃度拡散層１８とは共通化され一つの拡散層で形成されている。図面では、一つのトランジスタを構成する拡散層（低濃度拡散層も含む）を分離する拡散層分離領域２１が３つの事例を示したが、拡散層分離領域が２つであっても４つ以上であってもよい。
【００３１】
なお、ゲート電極１３の側壁には、上記第１、第２低濃度拡散層１６、１８を形成するためのサイドウォールスペーサー４１が形成されている。このサイドウォールスペーサー４１は第１、第２拡散層１５、１７を形成する側一方のみに形成できれば十分であるので、ゲート電極１３に対して第１、第２拡散層１５、１７と反対側には形成しなくとも差し支えは無い。
【００３２】
上記拡散層分離領域２１がゲート電極１３の一方側に入り込む長さｘ５は、上記第１低濃度拡散層１６および第２低濃度拡散層１８がゲート電極１３の一方側に入り込む長さｘ３と同等もしくは同等以上であることが好ましく、上記拡散層分離領域２１のように矩形状の場合、ｘ５＝ｘ３であることがより好ましい。また、拡散層分離領域２１の幅ｘ６が、半導体基板１１との第１低濃度拡散層１６の接合部と第２低濃度拡散層１８の接合部との距離（以下、ＰＮ接合間距離という）Ｌと同等の場合は、ゲート電極１３下部に入り込む拡散層分離領域２１の長さｘ５と不純物拡散後の第１低濃度拡散層１６、第２低濃度拡散層１８のゲート電極１３下部への広がりｘ３がほぼ同じになる。
【００３３】
また、上記拡散層分離領域２１は、第１拡散層１５、第１低濃度拡散層１６、第２拡散層１７および第２低濃度拡散層１８よりも深く形成されている必要がある。拡散層分離領域２１の深さは、第１拡散層１５と第２拡散層１７とを確実に分離するために、第１拡散層１５および第２拡散層１７の深さの例えば４倍〜５倍程度とすればよい。
【００３４】
上記本発明の第２実施例に係る半導体装置２は、ゲート電極１３の一方側に、第１拡散層１５と第１低濃度拡散層１６、拡散層分離領域２１および第２拡散層１７と第２低濃度拡散層１８が繰り返し連続して形成されている以外、基本的には、前記第１実施例の半導体装置と同様である。この第２実施例の半導体装置２は、前記第１実施例の半導体装置１と比較して、駆動時の電流量を、ソース・ドレイン領域となる第１、第２拡散層１５、１７の数に比例して多くすることが可能となる。また、前記第１実施例の半導体装置１と同様なる作用・効果を得ることもできる。
【実施例３】
【００３５】
本発明の半導体装置に係る第３実施例を、図３の説明図によって説明する。図３は、（１）に平面レイアウト図を示し、（２）に平面レイアウトにおけるＥ−Ｅ線断面図、（３）に平面レイアウト図におけるＦ−Ｆ線断面図を示す。
【００３６】
図３に示すように、半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３が形成されている。上記半導体基板１１は、例えばシリコン基板、化合物半導体基板等のＭＯＳ型トランジスタを形成するのに用いる通常の半導体基板からなり、上記ゲート絶縁膜１２は、酸化シリコン膜の単層膜、酸窒化シリコン膜の単層膜、酸化シリコン膜と窒化シリコン膜との積層膜、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との積層膜等からなる。またゲート電極１３は、ポリシリコン電極、金属電極、ポリサイド電極等、種々の材料を用いることができる。
【００３７】
上記ゲート電極１３の一方側の上記半導体基板１１には、ソース・ドレイン拡散層となる第１拡散層１５がゲート電極１３側に第１低濃度拡散層１６を介して形成され、また、上記ゲート電極１３の一方側の上記半導体基板１１には、第１拡散層１５および第１低濃度拡散層１６と離間して、ソース・ドレイン拡散層となる第２拡散層１７がゲート電極１３側に第２低濃度拡散層１８を介して形成されている。上記第１低濃度拡散層１６は第１拡散層１５よりも不純物濃度が低い拡散層からなり、上記第２低濃度拡散層１８は第２拡散層１７よりも不純物濃度が低い拡散層からなる。さらに、上記第１拡散層１５および上記第１低濃度拡散層１６と、上記第２拡散層１７および上記第２低濃度拡散層１８との間を分離するもので、ゲート電極１３の一部下部側に入り込むように、上記半導体基板１１には第１拡散層分離領域２２が形成されている。
【００３８】
また、上記ゲート電極１３の他方側の上記半導体基板１１には、第３拡散層２５がゲート電極１３側に第３低濃度拡散層２６を介して形成され、また、上記ゲート電極１３の他方側の上記半導体基板１１には、第３拡散層２５および第３低濃度拡散層２６と離間して、第４拡散層２７がゲート電極１３側に第４低濃度拡散層２８を介して形成されている。上記第３低濃度拡散層２６は第３拡散層２５よりも不純物濃度が低い拡散層からなり、上記第４低濃度拡散層２８は第４拡散層２７よりも不純物濃度が低い拡散層からなる。さらに、上記第３拡散層２５および上記第３低濃度拡散層２６と、上記第４拡散層２７および上記第４低濃度拡散層２８との間を分離するもので、ゲート電極１３の一部下部側に入り込むように、上記半導体基板１１には第２拡散層分離領域３２が形成されている。
【００３９】
なお、ゲート電極１３の側壁には、上記第１、第２低濃度拡散層１６、１８および第３、第４低濃度拡散層２６、２８を形成するためのサイドウォールスペーサー４１が形成されている。
【００４０】
上記第１拡散層分離領域２２がゲート電極１３の一方側に入り込む長さｘ５１は、上記第１低濃度拡散層１６および第２低濃度拡散層１８がゲート電極１３の一方側に入り込む長さｘ３１と同等もしくは同等以上であることが好ましく、上記第１拡散層分離領域２２のように矩形状の場合、ｘ５＝ｘ３であることがより好ましい。同様に、第２拡散層分離領域３２がゲート電極１３の他方側に入り込む長さｘ５２は、上記第３低濃度拡散層２６および第４低濃度拡散層２８がゲート電極１３の他方側に入り込む長さｘ３２と同等もしくは同等以上であることが好ましく、上記第２拡散層分離領域３２のように矩形状の場合、ｘ５＝ｘ３であることがより好ましい。また、ｘ３１、ｘ３２、ｘ５１、ｘ５２は同等とすることができる。
【００４１】
さらに、第１拡散層分離領域２２の幅ｘ６が、半導体基板１１との第１低濃度拡散層１６の接合部と第２低濃度拡散層１８の接合部との距離（以下、ＰＮ接合間距離という）Ｌと同等の場合は、ゲート電極１３下部に入り込む拡散層分離領域２２の長さｘ５１と不純物拡散後の第１低濃度拡散層１６、第２低濃度拡散層１８のゲート電極１３下部への広がりｘ３１がほぼ同じになる。同様に、第２拡散層分離領域３２の幅ｘ６が、半導体基板１１との第３低濃度拡散層２６の接合部と第４低濃度拡散層２８の接合部との距離（以下、ＰＮ接合間距離という）Ｌと同等の場合は、ゲート電極１３下部に入り込む第２拡散層分離領域３２の長さｘ５２と不純物拡散後の第３低濃度拡散層２６、第４低濃度拡散層２８のゲート電極１３下部への広がりｘ３２がほぼ同じになる。
【００４２】
また、上記第１拡散層分離領域２２は、第１拡散層１５、第１低濃度拡散層１６、第２拡散層１７および第２低濃度拡散層１８よりも深く形成されている必要があり、同様に、上記第２拡散層分離領域３２は、第３拡散層２５、第３低濃度拡散層２６、第４拡散層２７および第４低濃度拡散層２８よりも深く形成されている必要がある。上記第１拡散層分離領域２２の深さは、第１拡散層１５と第２拡散層１７とを確実に分離するために、第１拡散層１５および第２拡散層１７の深さの例えば４倍〜５倍程度とすればよく、同様に、第２拡散層分離領域３２の深さは、第３拡散層２５と第４拡散層２７とを確実に分離するために、第３拡散層２５および第４拡散層２７の深さの例えば４倍〜５倍程度とすればよい。
【００４３】
また、第１低濃度拡散層１６と第３低濃度拡散層２６、第２低濃度拡散層１８と第４低濃度拡散層２８、および第１拡散層分離領域２２と第２拡散層分離領域３２は、ゲート電極１３下に半導体基板１１に形成されるチャネル領域を挟んで対向する位置に形成されていてもよく、またずれて形成されていてもよい。
【００４４】
上記本発明の第３実施例に係る半導体装置３は、ゲート電極１３の一方側に、第１拡散層１５と第１低濃度拡散層１６、拡散層分離領域２２および第２拡散層１７と第２低濃度拡散層１８が形成され、ゲート電極１３の他方側に、第３拡散層２５と第３低濃度拡散層２６、拡散層分離領域３２および第４拡散層２７と第４低濃度拡散層２８が形成されていることから、この第３実施例の半導体装置３は、前記第１実施例の半導体装置１と比較して、駆動時の電流量がソース・ドレイン領域となる拡散層（第１、第２、第３、第４拡散層１５、１７、２５、２７）の数が２倍になるので、駆動時の電流量を約２倍にすることが可能となる。
【００４５】
また、ゲート電極１３の幅は、従来、ＰＮ接合間距離Ｌと両側に形成される低濃度拡散層の長さｘ３の２倍、すなわちＬ＋２・ｘ３が必要であったが、本発明の半導体装置１では、ゲート電極１３の幅はＬ＋２・ｘ３よりも狭く形成することができ、ｘ３より少し広い例えば１．５・ｘ３程度とすることができる。また、第１、第２拡散層１５、１７の幅のコンタクトが取れる大きさであればよく、従来の拡散層（ソース・ドレイン）よりも縮小することが可能である。さらに、前記第１実施例の半導体装置１と同様なる作用・効果を得ることもできる。
【実施例４】
【００４６】
次に、本発明の半導体装置に係る第４実施例を、図４の説明図によって説明する。図４は、（１）に平面レイアウト図を示し、（２）に平面レイアウトにおけるＧ−Ｇ線断面図、（３）に平面レイアウト図におけるＨ−Ｈ線断面図を示す。
【００４７】
図４に示すように、半導体基板１１上にゲート絶縁膜１２を介してゲート電極１３が形成されている。上記半導体基板１１は、例えばシリコン基板、化合物半導体基板等のＭＯＳ型トランジスタを形成するのに用いる通常の半導体基板からなり、上記ゲート絶縁膜１２は、酸化シリコン膜の単層膜、酸窒化シリコン膜の単層膜、酸化シリコン膜と窒化シリコン膜との積層膜、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との積層膜等からなる。またゲート電極１３は、ポリシリコン電極、金属電極、ポリサイド電極等、種々の材料を用いることができる。
【００４８】
上記ゲート電極１３の一方側の上記半導体基板１１には、ソース・ドレイン拡散層となる第１拡散層１５がゲート電極１３側に第１低濃度拡散層１６を介して形成され、また、上記ゲート電極１３の一方側の上記半導体基板１１には、第１拡散層１５および第１低濃度拡散層１６と離間して、ソース・ドレイン拡散層となる第２拡散層１７がゲート電極１３側に第２低濃度拡散層１８を介して形成されている。上記第１低濃度拡散層１６は第１拡散層１５よりも不純物濃度が低い拡散層からなり、上記第２低濃度拡散層１８は第２拡散層１７よりも不純物濃度が低い拡散層からなる。さらに、上記第１拡散層１５および上記第１低濃度拡散層１６と、上記第２拡散層１７および上記第２低濃度拡散層１８との間を分離するもので、ゲート電極１３の一部下部側に入り込むように、上記半導体基板１１には第１拡散層分離領域２２が形成されている。
【００４９】
そして、ゲート長方向に、第１拡散層１５と第１低濃度拡散層１６、拡散層分離領域２１および第２拡散層１７と第２低濃度拡散層１８が繰り返し連続して形成されている。その隣接する第１拡散層１５と第２拡散層１７とは共通化され一つの拡散層で形成されているとともに、隣接する第１低濃度拡散１６と第２低濃度拡散層１８とは共通化され一つの拡散層で形成されている。
【００５０】
また、上記ゲート電極１３の他方側の上記半導体基板１１には、ソース・ドレイン拡散層となる第３拡散層２５がゲート電極１３側に第３低濃度拡散層２６を介して形成され、また、上記ゲート電極１３の他方側の上記半導体基板１１には、第３拡散層２５および第３低濃度拡散層２６と離間して、ソース・ドレイン拡散層となる第４拡散層２７がゲート電極１３側に第４低濃度拡散層２８を介して形成されている。上記第３低濃度拡散層２６は第３拡散層２５よりも不純物濃度が低い拡散層からなり、上記第４低濃度拡散層２８は第４拡散層２７よりも不純物濃度が低い拡散層からなる。さらに、上記第３拡散層２５および上記第３低濃度拡散層２６と、上記第４拡散層２７および上記第４低濃度拡散層２８との間を分離するもので、ゲート電極１３の一部下部側に入り込むように、上記半導体基板１１には第２拡散層分離領域３２が形成されている。
【００５１】
そして、ゲート長方向に、第３拡散層２５と第３低濃度拡散層２６、第２拡散層分離領域３２および第３拡散層２７と第４低濃度拡散層２８が繰り返し連続して形成されている。その隣接する第３拡散層２５と第４拡散層２７とは共通化され一つの拡散層で形成されているとともに、隣接する第３低濃度拡散２６と第４低濃度拡散層２８とは共通化され一つの拡散層で形成されている。
【００５２】
図面では、一つのトランジスタを構成する拡散層（低濃度拡散層も含む）を分離する第１、第２拡散層分離領域２２、３２がそれぞれ３つの事例を示したが、第１、第２拡散層分離領域２２、３２がそれぞれ２つであってもそれぞれ４つ以上であってもよい。
【００５３】
なお、ゲート電極１３の側壁には、上記第１、第２低濃度拡散層１６、１８および第３、第４低濃度拡散層２６、２８を形成するためのサイドウォールスペーサー４１が形成されている。
【００５４】
上記第１拡散層分離領域２２がゲート電極１３の一方側に入り込む長さｘ５１は、上記第１低濃度拡散層１６および第２低濃度拡散層１８がゲート電極１３の一方側に入り込む長さｘ３１と同等もしくは同等以上であることが好ましく、上記第１拡散層分離領域２２のように矩形状の場合、ｘ５１＝ｘ３１であることがより好ましい。同様に、第２拡散層分離領域３２がゲート電極１３の他方側に入り込む長さｘ５２は、上記第３低濃度拡散層２６および第４低濃度拡散層２８がゲート電極１３の他方側に入り込む長さｘ３２と同等もしくは同等以上であることが好ましく、上記第２拡散層分離領域３２のように矩形状の場合、ｘ５２＝ｘ３２であることがより好ましい。また、ｘ３１、ｘ３２、ｘ５１、ｘ５２は同等とすることができる。
【００５５】
また、上記第１拡散層分離領域２２は、第１拡散層１５、第１低濃度拡散層１６、第２拡散層１７および第２低濃度拡散層１８よりも深く形成されている必要があり、また、上記第２拡散層分離領域３２は、第３拡散層２５、第３低濃度拡散層２６、第４拡散層２７および第４低濃度拡散層２８よりも深く形成されている必要がある。上記第１拡散層分離領域２２の深さは、第１拡散層１５と第２拡散層１７とを確実に分離するために、第１拡散層１５および第２拡散層１７の深さの例えば４倍〜５倍程度とすればよく、第２拡散層分離領域３２の深さは、第３拡散層２５と第４拡散層２７とを確実に分離するために、第３拡散層２５および第４拡散層２７の深さの例えば４倍〜５倍程度とすればよく。
【００５６】
また、第１低濃度拡散層１６と第３低濃度拡散層２６、第２低濃度拡散層１８と第４低濃度拡散層２８、および第１拡散層分離領域２２と第２拡散層分離領域３２は、ゲート電極１３下に半導体基板１１に形成されるチャネル領域を挟んで、図示したように互いに対向する位置に形成されているが、ずれた位置に形成されていてもよい。
【００５７】
上記本発明の第４実施例に係る半導体装置４は、ゲート電極１３の一方側に、第１拡散層１５と第１低濃度拡散層１６、第１拡散層分離領域２２および第２拡散層１７と第２低濃度拡散層１８が繰り返し連続して形成され、ゲート電極１３の他方側に、第３拡散層２５と第３低濃度拡散層２６、第２拡散層分離領域３２および第４拡散層２７と第４低濃度拡散層２８が繰り返し連続して形成されている以外、基本的には、前記第３実施例の半導体装置３と同様である。この第４実施例の半導体装置４は、前記第３実施例の半導体装置３と比較して、駆動時の電流量がソース・ドレイン領域となる第１、第２、第３、第４拡散層１５、１７、２５、２７の数に比例して多くすることが可能となる。また、前記第１、第２、第３実施例の半導体装置１、２、３と同様なる作用・効果を得ることもできる。
【実施例５】
【００５８】
次に、上記拡散層分離領域の実施例を図５により説明する。ここでは代表して上記第１実施例を一例として説明するが、他の第２、第３、第４実施例においても、図５により説明する拡散層分離領域を適用することができる。
【００５９】
図５（１）に示すように、拡散層分離領域２１は、ゲート電極１３側に向かって先細りとなる略台形状であってもよく、また図５（２）に示すように、拡散層分離領域２１は、ゲート電極１３側に向かって先細りとなる略三角形状であってもよい。上記拡散層分離領域２１のゲート電極１３の下部に入り込む端部形状は、例えば、図５（１）に示すように台形状であってもよく、図５（２）に示すように三角形状であってもよく、図５（３）に示すように、半円形状であってもよい。いま、低濃度拡散層１６、１８がゲート電極１３下方に入り込む長さをｘ３、拡散層分離領域２１がゲート電極１３下方に入り込む長さをｘ５とすると、先細り形状の場合、特に、台形状や半円形状の場合にはｘ５≧ｘ３であることが好ましく、さらにはｘ５＝ｘ３であることがより好ましい。また、三角形状の場合には、ｘ５＞ｘ３である必要がある。
【実施例６】
【００６０】
次に、本発明の半導体装置の製造方法に係る第１実施例を、図６および図７によって説明する。なお、図面に記載した各構成部品には、前記半導体装置の第１実施例の構成部品と同様なものには同一符号を付与した。
【００６１】
図６（１）の平面レイアウト図およびこの平面レイアウト図中のａ−ａ断面図に示すように、半導体基板１１に、隣接する素子のアクティブ領域間を分離する素子分離領域２０およびこの素子分離領域２０に連続するもので後にアクティブ領域に形成されるトランジスタの拡散層を分離する拡散層分離領域２１を形成する。いま、一つの素子、すなわち、半導体装置（ＭＯＳトランジスタ）が形成されるアクティブ領域１１ａに着目する。本発明のアクティブ領域１１ａは平面レイアウト的に見て略コ字形状になるように形成される。このため、平面レイアウト的に見て矩形のアクティブ領域１１ａが形成されるように素子分離領域２０を形成するとともに、矩形のアクティブ領域１１ａ側に突き出して３辺が囲まれるようにかつ素子分離領域２０に連続して接続するように拡散層分離領域２１を形成する。このように、素子分離領域２０および拡散層分離領域２１を形成することにより、平面レイアウト的に見て略コ字形状のアクティブ領域１１ａを形成することができる。
【００６２】
上記素子分離領域２０および拡散層分離領域２１は、例えば、半導体基板１１に通常のトレンチアイソレーション（溝分離）の製造技術により形成されることが好ましい。上記素子分離領域２０および拡散層分離領域２１は、後に形成される第１拡散層、第１低濃度拡散層、第２拡散層および第２低濃度拡散層よりも深く形成される必要がある。その深さは、第１拡散層と第２拡散層とを確実に分離するために、第１拡散層および第２拡散層の深さの例えば４倍〜５倍程度とすればよい。
【００６３】
次いで、図６（２）の平面レイアウト図およびこの平面レイアウト図中のｂ−ｂ線断面図に示すように、半導体基板１１上にゲート絶縁膜１２を形成する。上記半導体基板１１は、例えばシリコン基板、化合物半導体基板等のＭＯＳ型トランジスタを形成するのに用いる通常の半導体基板を用いる。ここでは、一例として、シリコン基板を用いた場合を説明する。このゲート絶縁膜１２は、通常のＭＯＳトランジスタのゲート絶縁膜と同様な方法にて形成される。例えば、上記ゲート絶縁膜１２は、酸化シリコン膜の単層膜、酸窒化シリコン膜の単層膜、酸化シリコン膜と窒化シリコン膜との積層膜、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との積層膜等からなる。
【００６４】
次いで、図６（３）の平面レイアウト図およびこの平面レイアウト図中のｃ−ｃ線断面図に示すように、上記ゲート絶縁膜１２上にゲート電極を形成するための電極形成膜を形成した後、レジスト膜を形成し、リソグラフィー技術によりこのレジスト膜をゲート電極マスクパターンに加工した後、エッチング技術により上記電極形成膜を加工してゲート電極１３を得る。その際、ゲート電極１３は、上記アクティブ領域１１aに３辺が囲まれる拡散層分離領域２１の一端部２１ａ上に一部がかかるように形成される。上記ゲート電極１３には、ポリシリコン電極、金属電極、ポリサイド電極等、種々の材料を用いることができる。ポリシリコン電極もしくは金属電極とする場合には、電極形成膜をポリシリコンもしくはゲート電極を形成するための金属膜とすればよく、ポリサイド電極とする場合には、ポリシリコン電極を形成した後、ゲート電極１３上部をシリサイド化してポリサイド構造を得ることができる。なお、図６（３）の平面レイアウト図および図７の平面レイアウト図ではゲート絶縁膜の図示は省略した。
【００６５】
次いで、図７（４）の平面レイアウト図およびこの平面レイアウト図中のｄ−ｄ線断面図に示すように、ゲート電極１３、素子分離領域２０および拡散層分離領域２１をマスクにして、例えばイオン注入法により拡散層を形成するための不純物を半導体基板１１（アクティブ領域１１a）に導入することで、上記ゲート電極１３の一方側の半導体基板１１（アクティブ領域１１a）に、第１低濃度拡散層１６と、拡散層分離領域２１により第１低濃度拡散層１６と分離される第２低濃度拡散層１８とを形成する。例えば、ｎ型トランジスタを形成する場合には、イオン注入するｎ型不純物として、リンを用いる。もしくは、ヒ素、アンチモン等を用いることもできる。
【００６６】
このプロセスでは、第１低濃度拡散層１６と第２低濃度拡散層１８とが同様に形成される。そして、上記第１低濃度拡散層１６および第２低濃度拡散層１８は、ゲート電極１３の一方側に入り込むように形成される。ここで、上記拡散層分離領域２１がゲート電極１３の一方側に入り込む長さｘ５は、上記第１低濃度拡散層１６および第２低濃度拡散層１８がゲート電極１３の一方側に入り込む長さｘ３と同等もしくは同等以上となることが好ましく、上記拡散層分離領域２１のように矩形状の場合、ｘ５＝ｘ３であることがより好ましい。したがって、上記イオン注入は、ｘ５とｘ３との関係が好ましくなるように、注入エネルギーが設定される。
【００６７】
それによって、第１、第２低濃度拡散層１６、１８の不純物量を安定して確保でき、かつ、不純物拡散後に、ゲート電極１３下の拡散層分離領域２１の長さｘ５を超えて横方向に広がらず、所定の半導体基板１１との第１低濃度拡散層１６の接合部と第２低濃度拡散層１８の接合部との距離（以下、ＰＮ接合間距離Ｌという）が得られるようになる。
【００６８】
また拡散層分離領域２１の幅ｘ６が、ＰＮ接合間距離Ｌと同等の場合は、ゲート電極１３下部に入り込む拡散層分離領域２１の長さｘ５と不純物拡散後の第１低濃度拡散層１６、第２低濃度拡散層１８のゲート電極１３下部への広がりｘ３がほぼ同じになる。
【００６９】
次いで、図７（５）の平面レイアウト図およびこの平面レイアウト図中のｅ−ｅ線断面図に示すように、上記ゲート電極１３の側部にサイドウォールスペーサー４１を形成する。このサイドウォールスペーサー４１を形成する工程は、まず、半導体基板１１上にゲート電極１３を被覆する絶縁膜を、例えば酸化シリコン膜で形成する。その後、この絶縁膜をエッチバックして、ゲート電極１３の側壁に絶縁膜を残すことで形成される。なお、サイドウォールスペーサー４１を形成する際のエッチングによって、ゲート絶縁膜１２はサイドウォールスペーサー４１と同種の材料からなる場合にはゲート電極１３およびサイドウォールスペーサー４１に被覆されていない部分が除去される。
【００７０】
次いで、図７（６）の平面レイアウト図およびこの平面レイアウト図中のｆ−ｆ線断面図に示すように、ゲート電極１３、サイドウォールスペーサー４１、素子分離領域２０および拡散層分離領域２１をマスクにして、例えばイオン注入法により拡散層を形成するための不純物を半導体基板１１（アクティブ領域１１a）に導入することで、上記ゲート電極１３の一方側の半導体基板１１（アクティブ領域１１a）に、ゲート電極１３側に第１低濃度拡散層１６を介して第１拡散層１５を形成する。それとともに、拡散層分離領域２１により第１拡散層１５と分離されるもので、ゲート電極１３側に第２低濃度拡散層１８を介して第２拡散層１７を形成する。
【００７１】
このプロセスでは、第１拡散層１５と第２拡散層１７とが同様に形成される。例えば、ｎ型トランジスタを形成する場合には、イオン注入するｎ型不純物として、リンを用いる。もしくは、ヒ素、アンチモン等を用いることもできる。
【００７２】
上記本発明の第１実施例に係る半導体装置の製造方法は、基本的には、ゲート電極１３の一方側の半導体基板１１に、拡散層分離領域２１を挟んで電気的に分離される第１拡散層１５と第２拡散層１７とを形成するとともに、第１、第２拡散層１５、１７よりも濃度が低いもので第１、第２拡散層１５、１７のゲート電極１３側の半導体基板１１に、それぞれ第１低濃度拡散層１６、第２低濃度拡散層１８を形成することから、所定のＰＮ接合間距離Ｌを得るための第１、第２低濃度拡散層１６、１８のゲート電極１３下に入り込む長さｘ３を大きくできるので、半導体基板１１における不純物の濃度分布を深さ方向に拡大させることが可能になるという利点がある。この結果、第１、第２拡散層１５、１７における不純物濃度および第１、第２低濃度拡散層１６、１８のＰＮ接合間距離Ｌを安定的に形成し、安定な素子特性を有する半導体装置を製造することができる。
【００７３】
また、ＰＮ接合間距離Ｌは、拡散層分離領域２１の幅ｘ６や形状、および拡散層分離領域２１のゲート電極１３下へ入り込む長さｘ５や形状によって固定できる。例えば、所望のＰＮ接合間距離Ｌと拡散層分離領域２１の幅ｘ６を同じにし、さらに第１、第２低濃度拡散層１６、１８の拡散幅ｘ３と拡散層分離領域２１のゲート電極１３下へ入り込む長さｘ５を同じにすると、従来構造のＭＯＳトランジスタと同じＰＮ接合間距離Ｌを確保することが可能である。
【００７４】
したがって、本発明の半導体装置の製造方法では、第１、第２低濃度拡散層１６、１８を形成する際に、イオン注入を用いた場合そのイオン注入エネルギーを低エネルギー化させることなく、拡散層分離領域２１の幅や形状、および拡散層分離領域２１のゲート電極１３下へ入り込む長さｘ５や形状を調整することにより、従来と同じＰＮ接合間距離Ｌを確保することが可能になる。さらに、第１、第２低濃度拡散層１６、１８を形成するイオン注入においては、所定のＰＮ接合間距離Ｌを得るための不純物の広がりｘ３を広げることができるため、不純物が広がり易い軽い注入イオンを用いて、ＰＮ接合間距離Ｌが良好に制御された第１、第２低濃度拡散層１６、１８を形成することができる。このため、半導体基板１１にシリコン基板を用いた場合、シリコンと同程度の大きさのリンイオン（Ｐ+）を注入イオンとして用いることが可能になり、イオン注入による半導体基板１１の歪みを抑えることができる。
【実施例７】
【００７５】
次に、本発明の半導体装置の製造方法に係る第２実施例を、図８〜図１０によって説明する。なお、図面に記載した各構成部品には、前記半導体装置の第２実施例の構成部品と同様なものには同一符号を付与した。
【００７６】
図８（１）の平面レイアウト図およびこの平面レイアウト図中のａ−ａ線断面図に示すように、半導体基板１１に、隣接する素子のアクティブ領域間を分離する素子分離領域２０およびこの素子分離領域２０に連続するもので後にアクティブ領域に形成されるトランジスタの拡散層を分離する拡散層分離領域２１を形成する。いま、二つの隣接する素子（半導体装置１０、例えばＭＯＳトランジスタ）が形成されるアクティブ領域１１ａに着目する。本発明のアクティブ領域１１ａは、平面レイアウト的に見て略コ字形状のものが連続的に形成されたものとなるので、いわゆる、櫛歯形状となる。このため、平面レイアウト的に見て矩形のアクティブ領域１１ａが形成されるように素子分離領域２０を形成するとともに、矩形のアクティブ領域１１ａ側に突き出して３辺が囲まれるようにかつ素子分離領域２０に連続して接続するように拡散層分離領域２１を同一側に離間した状態で複数（図面では一例として三つ）形成する。このように、素子分離領域２０および複数の拡散層分離領域２１を形成することにより、平面レイアウト的に見て略コ字形状のアクティブ領域１１ａを連続的に複数形成することと同等になる。
【００７７】
上記素子分離領域２０および複数の拡散層分離領域２１は、例えば、半導体基板１１に通常のトレンチアイソレーション（溝分離）の製造技術により形成されることが好ましい。上記素子分離領域２０および複数の拡散層分離領域２１は、後に形成される第１拡散層、第１低濃度拡散層、第２拡散層および第２低濃度拡散層よりも深く形成される必要がある。その深さは、第１拡散層と第２拡散層とを確実に分離するために、第１拡散層および第２拡散層の深さの例えば４倍〜５倍程度とすればよい。
【００７８】
次いで、図８（２）の断面図に示すように、半導体基板１１上にゲート絶縁膜１２を形成する。上記半導体基板１１は、例えばシリコン基板、化合物半導体基板等のＭＯＳ型トランジスタを形成するのに用いる通常の半導体基板を用いる。ここでは、一例として、シリコン基板を用いた場合を説明する。このゲート絶縁膜１２は、通常のＭＯＳトランジスタのゲート絶縁膜と同様な方法にて形成される。例えば、上記ゲート絶縁膜１２は、酸化シリコン膜の単層膜、酸窒化シリコン膜の単層膜、酸化シリコン膜と窒化シリコン膜との積層膜、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との積層膜等からなる。
【００７９】
次いで、図９（３）の平面レイアウト図に示すように、上記ゲート絶縁膜１２〔前記図８の（２）参照〕上にゲート電極を形成するための電極形成膜を形成した後、レジスト膜を形成し、リソグラフィー技術によりこのレジスト膜をゲート電極マスクパターンに加工した後、エッチング技術により上記電極形成膜を加工してゲート電極１３を得る。その際、ゲート電極１３は、上記アクティブ領域１１aに３辺が囲まれる各拡散層分離領域２１の一端部２１ａ上に一部がかかるように形成される。上記ゲート電極１３には、ポリシリコン電極、金属電極、ポリサイド電極等、種々の材料を用いることができる。ポリシリコン電極もしくは金属電極とする場合には、電極形成膜をポリシリコンもしくはゲート電極を形成するための金属膜とすればよく、ポリサイド電極とする場合には、ポリシリコン電極を形成した後、ゲート電極１３上部をシリサイド化してポリサイド構造を得ることができる。なお、図９および図１０の平面レイアウト図ではゲート絶縁膜の図示は省略した。
【００８０】
次いで、図９（４）の平面レイアウト図およびこの平面レイアウト図中のｄ−ｄ線断面図に示すように、ゲート電極１３、素子分離領域２０および各拡散層分離領域２１をマスクにして、例えばイオン注入法により拡散層を形成するための不純物を半導体基板１１（アクティブ領域１１a）に導入することで、上記ゲート電極１３の一方側の半導体基板１１（各アクティブ領域１１a）に、第１低濃度拡散層１６と、各拡散層分離領域２１により第１低濃度拡散層１６と分離される第２低濃度拡散層１８とを形成する。ここでは、第１低濃度拡散１６と第２低濃度拡散層１８とを形成するに際し、隣接する第１低濃度拡散１６と第２低濃度拡散層１８とを共通化して一つの拡散層で形成する。例えば、ｎ型トランジスタを形成する場合には、イオン注入するｎ型不純物として、リンを用いる。もしくは、ヒ素、アンチモン等を用いることもできる。
【００８１】
このプロセスでは、各第１低濃度拡散層１６と各第２低濃度拡散層１８とが同様に形成される。そして、各第１低濃度拡散層１６および各第２低濃度拡散層１８は、ゲート電極１３の一方側に入り込むように形成される。ここで、上記拡散層分離領域２１がゲート電極１３の一方側に入り込む長さｘ５は、各第１低濃度拡散層１６および各第２低濃度拡散層１８がゲート電極１３の一方側に入り込む長さｘ３と同等もしくは同等以上となることが好ましく、上記拡散層分離領域２１のように矩形状の場合、ｘ５＝ｘ３であることがより好ましい。したがって、上記イオン注入は、ｘ５とｘ３との関係が好ましくなるように、注入エネルギーが設定される。
【００８２】
それによって、第１、第２低濃度拡散層１６、１８の不純物量を安定して確保でき、かつ、不純物拡散後に、ゲート電極１３下の拡散層分離領域２１の長さｘ５を超えて横方向に広がらず、所定の半導体基板１１との第１低濃度拡散層１６の接合部と第２低濃度拡散層１８の接合部との距離（以下、ＰＮ接合間距離Ｌという）が得られるようになる。
【００８３】
また拡散層分離領域２１の幅ｘ６が、ＰＮ接合間距離Ｌと同等の場合は、ゲート電極１３下部に入り込む拡散層分離領域２１の長さｘ５と不純物拡散後の第１低濃度拡散層１６、第２低濃度拡散層１８のゲート電極１３下部への広がりｘ３がほぼ同じになる。
【００８４】
次いで、図１０（５）の平面レイアウト図に示すように、上記ゲート電極１３の側部にサイドウォールスペーサー４１を形成する。このサイドウォールスペーサー４１を形成する工程は、まず、半導体基板１１上にゲート電極１３を被覆する絶縁膜を、例えば酸化シリコン膜で形成する。その後、この絶縁膜をエッチバックして、ゲート電極１３の側壁に絶縁膜を残すことで形成される。なお、サイドウォールスペーサー４１を形成する際のエッチングによって、ゲート絶縁膜１２はサイドウォールスペーサー４１と同種の材料からなる場合にはゲート電極１３およびサイドウォールスペーサー４１に被覆されていない部分が除去される。
【００８５】
次いで、図１０（６）の平面レイアウト図およびこの平面レイアウト図中のｆ−ｆ線断面図に示すように、ゲート電極１３、サイドウォールスペーサー４１、素子分離領域２０および拡散層分離領域２１をマスクにして、例えばイオン注入法により拡散層を形成するための不純物を半導体基板１１（アクティブ領域１１a）に導入することで、上記ゲート電極１３の一方側の半導体基板１１（アクティブ領域１１a）に、ゲート電極１３側に第１低濃度拡散層１６を介して第１拡散層１５を形成するとともに、拡散層分離領域２１により第１拡散層１５と分離される第２拡散層１７をゲート電極１３側に第２低濃度拡散層１８を介して形成する。上記第１拡散１５と第２拡散層１７とを形成するに際し、隣接する第１拡散１５と第２拡散層１７とを共通化して一つの拡散層で形成する。
【００８６】
このプロセスでは、第１拡散層１５と第２拡散層１７とが同様に形成される。例えば、ｎ型トランジスタを形成する場合には、イオン注入するｎ型不純物として、リンを用いる。もしくは、ヒ素、アンチモン等を用いることもできる。
【００８７】
上記本発明の第２実施例に係る半導体装置の製造方法は、ゲート電極１３の一方側に、第１拡散層１５と第１低濃度拡散層１６、拡散層分離領域２１および第２拡散層１７と第２低濃度拡散層１８が繰り返し連続して形成する以外、基本的には、前記第１実施例の半導体装置の製造方法と同様である。この第２実施例の半導体装置の製造方法は、前記第１実施例の半導体装置の製造方法と比較して、製造される半導体装置の駆動時の電流量がソース・ドレイン領域となる第１、第２拡散層１５、１７の数に比例して多くすることが可能となる。また、前記第１実施例の半導体装置の製造方法と同様なる作用・効果を得ることもできる。
【実施例８】
【００８８】
次に、本発明の半導体装置の製造方法に係る第３実施例を、図１１〜図１３によって説明する。なお、図面に記載した各構成部品には、前記半導体装置の第１実施例の構成部品と同様なものには同一符号を付与した。
【００８９】
図１１（１）の平面レイアウト図およびこの平面レイアウト図中のａ−ａ断面図に示すように、半導体基板１１に、隣接する素子のアクティブ領域間を分離する素子分離領域２０およびこの素子分離領域２０に連続するもので後にアクティブ領域に形成されるトランジスタの拡散層を分離する第１拡散層分離領域２２、第２拡散層分離領域３２を形成する。
【００９０】
いま、二つの隣接する素子（半導体装置１０、例えばＭＯＳトランジスタ）が形成されるアクティブ領域１１ａに着目する。本発明のアクティブ領域１１ａは平面レイアウト的に見て略コ字形状のものが対象に形成されていて略Ｈ字形状となる。このため、平面レイアウト的に見て矩形のアクティブ領域１１ａが形成されるように素子分離領域２０を形成するとともに、矩形のアクティブ領域１１ａ側に突き出して３辺が囲まれるようにかつ素子分離領域２０に連続して接続するように第１拡散層分離領域２２と第２拡散層分離領域３２とを離間した状態で対向するように形成する。このように、素子分離領域２０および複数の第１、第２拡散層分離領域２２、３２を形成することにより、平面レイアウト的に見て略コ字形状のアクティブ領域１１ａを連続的に複数形成することと同等になる。
【００９１】
上記素子分離領域２０および第１、第２拡散層分離領域２２、３２は、例えば、半導体基板１１に通常のトレンチアイソレーション（溝分離）の製造技術により形成されることが好ましい。上記素子分離領域２０および第１、第２拡散層分離領域２２、３２は、後に形成される第１拡散層、第１低濃度拡散層、第２拡散層、第２低濃度拡散層、第３拡散層、第３低濃度拡散層、第４拡散層および第４低濃度拡散層よりも深く形成される必要がある。その深さは、第１拡散層と第２拡散層と、および第３拡散層と第４拡散層とを確実に分離するために、第１拡散層、第２、第３および第４拡散層の深さの例えば４倍〜５倍程度とすればよい。
【００９２】
次いで、図１１（２）の平面レイアウト図およびこの平面レイアウト図中のｂ−ｂ線断面図に示すように、半導体基板１１上にゲート絶縁膜１２を形成する。上記半導体基板１１は、例えばシリコン基板、化合物半導体基板等のＭＯＳ型トランジスタを形成するのに用いる通常の半導体基板を用いる。ここでは、一例として、シリコン基板を用いた場合を説明する。このゲート絶縁膜１２は、通常のＭＯＳトランジスタのゲート絶縁膜と同様な方法にて形成される。例えば、上記ゲート絶縁膜１２は、酸化シリコン膜の単層膜、酸窒化シリコン膜の単層膜、酸化シリコン膜と窒化シリコン膜との積層膜、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との積層膜等からなる。
【００９３】
次いで、図１２（３）の平面レイアウト図およびこの平面レイアウト図中のｃ−ｃ線断面図に示すように、上記ゲート絶縁膜１２上にゲート電極を形成するための電極形成膜を形成した後、レジスト膜を形成し、リソグラフィー技術によりこのレジスト膜をゲート電極マスクパターンに加工した後、エッチング技術により上記電極形成膜を加工してゲート電極１３を得る。その際、ゲート電極１３は、第１、第２拡散層分離領域２２、３２の各対向する側の一端部２２ａ、３２ａ上に一部がかかるように形成される。なお、図１２（３）の平面レイアウト図および図１３の平面レイアウト図ではゲート絶縁膜の図示は省略した。
【００９４】
上記ゲート電極１３には、ポリシリコン電極、金属電極、ポリサイド電極等、種々の材料を用いることができる。ポリシリコン電極もしくは金属電極とする場合には、電極形成膜をポリシリコンもしくはゲート電極を形成するための金属膜とすればよく、ポリサイド電極とする場合には、ポリシリコン電極を形成した後、ゲート電極１３上部をシリサイド化してポリサイド構造を得ることができる。
【００９５】
次いで、図１２（４）の平面レイアウト図およびこの平面レイアウト図中のｄ−ｄ線断面図に示すように、ゲート電極１３、素子分離領域２０および第１、第２拡散層分離領域２２、３２をマスクにして、例えばイオン注入法により拡散層を形成するための不純物を半導体基板１１（アクティブ領域１１a）に導入することで、上記ゲート電極１３の一方側の半導体基板１１（各アクティブ領域１１a）に、第１低濃度拡散層１６と、各拡散層分離領域２１により第１低濃度拡散層１６と分離される第２低濃度拡散層１８とを形成する。それとともに、上記ゲート電極１３の他方側の半導体基板１１（各アクティブ領域１１a）に、第３低濃度拡散層２６と、第２拡散層分離領域３２により第３低濃度拡散層２６と分離される第４低濃度拡散層２８とを形成する。
【００９６】
上記イオン注入では、例えばｎ型トランジスタを形成する場合にはｎ型不純物としてリンを用いる。もしくは、ヒ素、アンチモン等を用いることもできる。
【００９７】
このプロセスでは、第１低濃度拡散層１６と第２低濃度拡散層１８と第３低濃度拡散２６と第４低濃度拡散層２８とが同様に形成される。そして、上記第１低濃度拡散層１６および第２低濃度拡散層１８は、ゲート電極１３の一方側に入り込むように形成され、上記第３低濃度拡散層２６および第４低濃度拡散層２８は、ゲート電極１３の他方側に入り込むように形成される。ここで、上記第１拡散層分離領域２２がゲート電極１３の一方側に入り込む長さｘ５１は、上記第１低濃度拡散層１６および第２低濃度拡散層１８がゲート電極１３の一方側に入り込む長さｘ３１と同等もしくは同等以上となることが好ましく、また、上記第２拡散層分離領域３２がゲート電極１３の他方側に入り込む長さｘ５２は、上記第３低濃度拡散層２６および第４低濃度拡散層２８がゲート電極１３の他方側に入り込む長さｘ３２と同等もしくは同等以上となることが好ましく、上記第１、第２拡散層分離領域２２、３２のように矩形状の場合、ｘ５１＝ｘ３１、ｘ５２＝ｘ３２であることがより好ましい。したがって、上記イオン注入は、ｘ５１とｘ３１との関係およびｘ５２とｘ３２との関係が好ましくなるように、注入エネルギーが設定される。
【００９８】
それによって、第１、第２低濃度拡散層１６、１８および第３、第４低濃度拡散層２６、２８の不純物量を安定して確保でき、かつ、不純物拡散後に、ゲート電極１３下の第１、第２拡散層分離領域２２、３２の長さｘ５１、ｘ５２を超えて横方向に広がらず、ＰＮ接合間距離Ｌが安定的に得られるようになる。
【００９９】
また第１、第２拡散層分離領域２２、３２の幅ｘ６が、ＰＮ接合間距離Ｌと同等の場合は、ゲート電極１３下部に入り込む第１、第２拡散層分離領域２２、３２のそれぞれの長さｘ５と不純物拡散後の第１低濃度拡散層１６、第２低濃度拡散層１８のゲート電極１３下部への広がりｘ３がほぼ同じになる。
【０１００】
次いで、図１３（５）の平面レイアウト図およびこの平面レイアウト図中のｅ−ｅ線断面図に示すように、上記ゲート電極１３の側部にサイドウォールスペーサー４１を形成する。このサイドウォールスペーサー４１を形成する工程は、まず、半導体基板１１上にゲート電極１３を被覆する絶縁膜を、例えば酸化シリコン膜で形成する。その後、この絶縁膜をエッチバックして、ゲート電極１３の側壁に絶縁膜を残すことで形成される。なお、サイドウォールスペーサー４１を形成する際のエッチングによって、ゲート絶縁膜１２はサイドウォールスペーサー４１と同種の材料からなる場合にはゲート電極１３およびサイドウォールスペーサー４１に被覆されていない部分が除去される。
【０１０１】
次いで、図１３（６）の平面レイアウト図およびこの平面レイアウト図中のｆ−ｆ線断面図に示すように、ゲート電極１３、サイドウォールスペーサー４１および第１、第２拡散層分離領域２２、３２をマスクにして、例えばイオン注入法により拡散層を形成するための不純物を半導体基板１１（アクティブ領域１１a）に導入することで、上記ゲート電極１３の一方側の半導体基板１１（アクティブ領域１１a）に、ゲート電極１３側に第１低濃度拡散層１６を介して第１低濃度拡散層１６よりも濃度の高い第１拡散層１５を形成するとともに、第１拡散層分離領域２２により第１拡散層１５と分離されるもので、ゲート電極１３側に第２低濃度拡散層１８を介して第２低濃度拡散層１８よりも濃度の高い第２拡散層１７を形成する。それとともに、上記ゲート電極１３の他方側の半導体基板１１（アクティブ領域１１a）に、ゲート電極１３側に第３低濃度拡散層２６を介して第３低濃度拡散層２６よりも濃度の高い第３拡散層２５を形成するとともに、第２拡散層分離領域３２により第３拡散層２５と分離されるもので、ゲート電極１３側に第４低濃度拡散層２８を介して第４低濃度拡散層２８よりも濃度の高い第４拡散層２７を形成する。
【０１０２】
このプロセスでは、第１、第２、第３、第４拡散層１５、１７、２５、２７が同様に形成される。例えば、ｎ型トランジスタを形成する場合には、イオン注入するｎ型不純物として、リンを用いる。もしくは、ヒ素、アンチモン等を用いることもできる。
【０１０３】
上記本発明の第３実施例に係る半導体装置の製造方法は、ゲート電極１３の一方側に、第１拡散層１５と第１低濃度拡散層１６、拡散層分離領域２２および第２拡散層１７と第２低濃度拡散層１８を形成し、ゲート電極１３の他方側に、第３拡散層２５と第３低濃度拡散層２６、拡散層分離領域３２および第４拡散層２７と第４低濃度拡散層２８を形成することから、この第３実施例の半導体装置の製造方法は、前記第１実施例の半導体装置の製造方法と比較して、駆動時の電流量がソース・ドレイン領域となる拡散層（第１、第２、第３、第４拡散層１５、１７、２５、２７）の数が２倍になるので、駆動時の電流量を約２倍にすることが可能となる。また、前記第１実施例の半導体装置１と同様なる作用・効果を得ることもできる。
【実施例９】
【０１０４】
次に、本発明の半導体装置の製造方法に係る第４実施例を、図１４〜図１６によって説明する。なお、図面に記載した各構成部品には、前記半導体装置の第４実施例の構成部品と同様なものには同一符号を付与した。
【０１０５】
図１４（１）の平面レイアウト図およびこの平面レイアウト図中のａ−ａ断面図に示すように、半導体基板１１に、素子のアクティブ領域を分離して区画する素子分離領域２０およびこの素子分離領域２０に連続するもので後にアクティブ領域に形成されるトランジスタの拡散層を分離する第１拡散層分離領域２２、第２拡散層分離領域３２を形成する。本発明のアクティブ領域１１ａは平面レイアウト的に見て略Ｈ字形状のものが連続的に形成されたものとなるので、両側においていわゆる櫛歯形状となる。このため、平面レイアウト的に見て矩形のアクティブ領域１１ａが形成されるように素子分離領域２０を形成するとともに、矩形のアクティブ領域１１ａ側に突き出して３辺が囲まれるようにかつ素子分離領域２０の一方側に連続して接続するように複数の第１拡散層分離領域２２を離間した状態で形成するとともに、矩形のアクティブ領域１１ａ側に突き出して３辺が囲まれるようにかつ素子分離領域２０の他方側に連続して接続するように複数の第２拡散層分離領域３２を離間した状態で形成する。このように、素子分離領域２０および複数の第１、第２拡散層分離領域２２、３２を形成することにより、平面レイアウト的に見て略Ｈ字形状のアクティブ領域１１ａを連続的に複数形成することと同等になる。
【０１０６】
上記素子分離領域２０および第１、第２拡散層分離領域２２、３２は、例えば、半導体基板１１に通常のトレンチアイソレーション（溝分離）の製造技術により形成されることが好ましい。上記素子分離領域２０および第１、第２拡散層分離領域２２、３２は、後に形成される第１拡散層、第１低濃度拡散層、第２拡散層、第２低濃度拡散層、第３拡散層、第３低濃度拡散層、第４拡散層および第４低濃度拡散層よりも深く形成される必要がある。その深さは、第１拡散層と第２拡散層と、および第３拡散層と第４拡散層とを確実に分離するために、第１拡散層、第２、第３および第４拡散層の深さの例えば４倍〜５倍程度とすればよい。
【０１０７】
次いで、図１４（２）の断面図に示すように、半導体基板１１上にゲート絶縁膜１２を形成する。上記半導体基板１１は、例えばシリコン基板、化合物半導体基板等のＭＯＳ型トランジスタを形成するのに用いる通常の半導体基板を用いる。ここでは、一例として、シリコン基板を用いた場合を説明する。このゲート絶縁膜１２は、通常のＭＯＳトランジスタのゲート絶縁膜と同様な方法にて形成される。例えば、上記ゲート絶縁膜１２は、酸化シリコン膜の単層膜、酸窒化シリコン膜の単層膜、酸化シリコン膜と窒化シリコン膜との積層膜、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜との積層膜等からなる。
【０１０８】
次いで、図１５（３）の平面レイアウト図およびこの平面レイアウト図中のｃ−ｃ線断面図に示すように、上記ゲート絶縁膜１２上にゲート電極を形成するための電極形成膜を形成した後、レジスト膜を形成し、リソグラフィー技術によりこのレジスト膜をゲート電極マスクパターンに加工した後、エッチング技術により上記電極形成膜を加工してゲート電極１３を得る。その際、ゲート電極１３は、上記アクティブ領域１１aに３辺が囲まれる各第１、第２拡散層分離領域２２、３２の対向する側に一端部２２ａ、３２ａ上に一部がかかるように形成される。上記ゲート電極１３には、ポリシリコン電極、金属電極、ポリサイド電極等、種々の材料を用いることができる。ポリシリコン電極もしくは金属電極とする場合には、電極形成膜をポリシリコンもしくはゲート電極を形成するための金属膜とすればよく、ポリサイド電極とする場合には、ポリシリコン電極を形成した後、ゲート電極１３上部をシリサイド化してポリサイド構造を得ることができる。なお、図１５（３）の平面レイアウト図および図１６の平面レイアウト図ではゲート絶縁膜の図示は省略した。なお、図１５（３）以降の平面レイアウト図ではゲート絶縁膜および素子分離領域の図示は省略した。
【０１０９】
次いで、図１５（４）の平面レイアウト図およびこの平面レイアウト図中のｄ−ｄ線断面図に示すように、ゲート電極１３、素子分離領域（図示せず）および各第１、第２拡散層分離領域２２、３２をマスクにして、例えばイオン注入法により拡散層を形成するための不純物を半導体基板１１（アクティブ領域１１a）に導入することで、上記ゲート電極１３の一方側の半導体基板１１（各アクティブ領域１１a）に、第１低濃度拡散層１６と、各拡散層分離領域２１により第１低濃度拡散層１６と分離される第２低濃度拡散層１８とを形成する。ここでは、第１低濃度拡散１６と第２低濃度拡散層１８とを形成するに際し、隣接する第１低濃度拡散１６と第２低濃度拡散層１８とを共通化して一つの拡散層で形成するとともに、第３低濃度拡散２６と第４低濃度拡散層２８とを形成するに際し、隣接する第３低濃度拡散２６と第４低濃度拡散層２８とを共通化して一つの拡散層で形成する。
【０１１０】
例えば、ｎ型トランジスタを形成する場合には、上記イオン注入するｎ型不純物として、リンを用いる。もしくは、ヒ素、アンチモン等を用いることもできる。
【０１１１】
このプロセスでは、各第１低濃度拡散層１６と各第２低濃度拡散層１８とが同様に形成され、各第３低濃度拡散層２６と各第４低濃度拡散層２８とが同様に形成される。そして、各第１低濃度拡散層１６および各第２低濃度拡散層１８は、ゲート電極１３の一方側下方に入り込むように形成され、各第３低濃度拡散層２６および各第４低濃度拡散層２８は、ゲート電極１３の他方側下方に入り込むように形成される。
【０１１２】
ここで、上記各第１拡散層分離領域２２がゲート電極１３の一方側下方に入り込む長さｘ５１は、各第１低濃度拡散層１６、各第２低濃度拡散層１８がゲート電極１３の一方側下方に入り込む長さｘ３１と同等もしくは同等以上となることが好ましく、また上記各第２拡散層分離領域３２がゲート電極１３の他方側下方に入り込む長さｘ５２は、各第３低濃度拡散層２６、各第４低濃度拡散層２８がゲート電極１３の他方側下方に入り込む長さｘ３２と同等もしくは同等以上となることが好ましい。そして、上記各第１、第２拡散層分離領域２２、３２のように矩形状の場合、ｘ５１＝ｘ３１、ｘ５２＝ｘ３２であることがより好ましく、またｘ３１、ｘ３２、ｘ５１、ｘ５２は同等とすることができる。したがって、上記イオン注入では、ｘ５１とｘ３１との関係、ｘ５２とｘ３２との関係が好ましくなるように、注入エネルギーが設定される。
【０１１３】
それによって、第１、第２、第３、第４低濃度拡散層１６、１８、２６、２８の不純物量を安定して確保でき、かつ、不純物拡散後に、ゲート電極１３下の各第１、第２拡散層分離領域２２、３２の長さｘ５１、ｘ５２を超えて横方向に広がらず、所定のＰＮ接合間距離Ｌが得られるようになる。
【０１１４】
また各第１、第２拡散層分離領域２２、３２の幅ｘ６が、ＰＮ接合間距離Ｌと同等の場合は、ゲート電極１３下方に入り込む各第１、第２拡散層分離領域２２、３２の長さｘ５１、ｘ５２と不純物拡散後の第１、第２、第３、第４低濃度拡散層１６、１８、２６、２８のゲート電極１３下方への広がりｘ３１、ｘ３２がほぼ同じになる。
【０１１５】
次いで、図１６（５）の平面レイアウト図およびこの平面レイアウト図中のｅ−ｅ線断面図に示すように、上記ゲート電極１３の側部にサイドウォールスペーサー４１を形成する。このサイドウォールスペーサー４１を形成する工程は、まず、半導体基板１１上にゲート電極１３を被覆する絶縁膜を、例えば酸化シリコン膜で形成する。その後、この絶縁膜をエッチバックして、ゲート電極１３の側壁に絶縁膜を残すことで形成される。なお、サイドウォールスペーサー４１を形成する際のエッチングによって、ゲート絶縁膜１２はサイドウォールスペーサー４１と同種の材料からなる場合にはゲート電極１３およびサイドウォールスペーサー４１に被覆されていない部分が除去される。
【０１１６】
次いで、図１６（６）の平面レイアウト図およびこの平面レイアウト図中のｆ−ｆ線断面図に示すように、ゲート電極１３、サイドウォールスペーサー４１、第１拡散層分離領域２２および第２拡散層分離領域３２をマスクにして、例えばイオン注入法により拡散層を形成するための不純物を半導体基板１１（アクティブ領域１１a）に導入することで、上記ゲート電極１３の一方側の半導体基板１１（アクティブ領域１１a）に、ゲート電極１３側に第１低濃度拡散層１６を介して、第１低濃度拡散層１６よりも濃度が高い第１拡散層１５を形成する。それとともに、第１拡散層分離領域２２により第１拡散層１５と分離され、ゲート電極１３側に第２低濃度拡散層１８を介して、第２低濃度拡散層１８よりも濃度が高い第２拡散層１７を形成する。同時に、上記ゲート電極１３の他方側の半導体基板１１（アクティブ領域１１a）に、ゲート電極１３側に第３低濃度拡散層２６を介して、第３低濃度拡散層２６よりも濃度が高い第３拡散層２５を形成する。それとともに、第２拡散層分離領域３２により第３拡散層２５と分離され、ゲート電極１３側に第４低濃度拡散層２８を介して、第４低濃度拡散層２８よりも濃度が高い第４拡散層２７を形成する。上記第１拡散１５と第２拡散層１７とを形成するに際し、隣接する第１拡散１５と第２拡散層１７とを共通化して一つの拡散層で形成する。また、上記第３拡散２５と第４拡散層２７とを形成するに際し、隣接する第３拡散２５と第４拡散層２７とを共通化して一つの拡散層で形成する。
【０１１７】
このプロセスでは、第１拡散層１５と第２拡散層１７と第３拡散層２５と第４拡散層２７とが同様に形成される。例えば、ｎ型トランジスタを形成する場合には、イオン注入するｎ型不純物として、リンを用いる。もしくは、ヒ素、アンチモン等を用いることもできる。
【０１１８】
図面では、一つのトランジスタを構成する拡散層（低濃度拡散層も含む）を分離する第１、第２拡散層分離領域２２、３２がそれぞれ３つの事例を示したが、第１、第２拡散層分離領域２２、３２がそれぞれ２つであってもそれぞれ４つ以上であってもよい。
【０１１９】
また、第１低濃度拡散層１６と第３低濃度拡散層２６、第２低濃度拡散層１８と第４低濃度拡散層２８、および第１拡散層分離領域２２と第２拡散層分離領域３２は、ゲート電極１３下に半導体基板１１に形成されるチャネル領域を挟んで、図示したように互いに対向する位置に形成されているが、ずれた位置に形成されていてもよい。
【０１２０】
上記本発明の第４実施例に係る半導体装置の製造方法は、ゲート電極１３の一方側に、第１拡散層１５と第１低濃度拡散層１６、第１拡散層分離領域２２および第２拡散層１７と第２低濃度拡散層１８が繰り返し連続して形成し、ゲート電極１３の他方側に、第３拡散層２５と第３低濃度拡散層２６、第２拡散層分離領域３２および第４拡散層２７と第４低濃度拡散層２８が繰り返し連続して形成する以外、基本的には、前記第３実施例の半導体装置の製造方法と同様である。この第４実施例の半導体装置の製造方法は、前記第３実施例の半導体装置の製造方法と比較して、製造される半導体装置（ＭＯＳ型トランジスタ）の駆動時の電流量がソース・ドレイン領域となる第１、第２、第３、第４拡散層１５、１７、２５、２７の数に比例して多くすることが可能となる。また、前記第１実施例の半導体装置１と同様なる作用・効果を得ることもできる。
【０１２１】
上記各実施例において、上記説明したように、各拡散層および各低濃度拡散層は、素子分離領域、各拡散層分離領域、ゲート電極等をマスクに用いてイオン注入により形成されるが、例えば、素子分離領域でアクティブ領域が区画されない場合には、半導体基板上に各拡散層を区画するレジストマスクを形成して、このレジストマスクと各拡散層分離領域とをマスクに用いて、各拡散層を形成することもできる。また、半導体基板上に各低濃度拡散層を区画するレジストマスクを形成して、このレジストマスクと各拡散層分離領域とをマスクに用いて、各低濃度拡散層を形成することもできる。
【０１２２】
本発明の半導体装置および半導体装置の製造方法においては、低濃度拡散層を設けず、その低濃度拡散層の部分も拡散層（ソース・ドレイン）で形成された、いわゆるシングルドレイン構造の半導体装置および半導体装置の製造方法にも適用することができる。また、上記半導体装置としては、ｎ型のＭＯＳトランジスタを一例として説明したが、ｎ型のＭＯＳトランジスタで使用した導電型のｐ型とｎ型とを入れ替えてイオン注入エネルギー等のプロセス条件を調整ことにより、ｐ型のＭＯＳトランジスタにも本発明の構成を適用することができる。
【０１２３】
前記半導体装置の製造方法における各実施例においては、各拡散層分離領域は平面レイアウト的に見て矩形状に形成したが、前記図５によって説明した拡散層分離領域の形態を取ることもできる。
【産業上の利用可能性】
【０１２４】
本発明の半導体装置およびその製造方法は、高集積化されるメモリ回路のＭＯＳ型トランジスタ、高集積化されるロジック回路のＭＯＳ型トランジスタ、表示装置の駆動回路、半導体装置の周辺回路のＭＯＳ型トランジスタ等の用途に適用できる。
【図面の簡単な説明】
【０１２５】
【図１】本発明の半導体装置に係る第１実施例を示した説明図である。
【図２】本発明の半導体装置に係る第２実施例を示した説明図である。
【図３】本発明の半導体装置に係る第３実施例を示した説明図である。
【図４】本発明の半導体装置に係る第４実施例を示した説明図である。
【図５】本発明の半導体装置に係る変形例を示した説明図である。
【図６】本発明の半導体装置の製造方法に係る第１実施例を示した説明図である。
【図７】本発明の半導体装置の製造方法に係る第１実施例を示した説明図である。
【図８】本発明の半導体装置の製造方法に係る第２実施例を示した説明図である。
【図９】本発明の半導体装置の製造方法に係る第２実施例を示した説明図である。
【図１０】本発明の半導体装置の製造方法に係る第２実施例を示した説明図である。
【図１１】本発明の半導体装置の製造方法に係る第３実施例を示した説明図である。
【図１２】本発明の半導体装置の製造方法に係る第３実施例を示した説明図である。
【図１３】本発明の半導体装置の製造方法に係る第３実施例を示した説明図である。
【図１４】本発明の半導体装置の製造方法に係る第４実施例を示した説明図である。
【図１５】本発明の半導体装置の製造方法に係る第４実施例を示した説明図である。
【図１６】本発明の半導体装置の製造方法に係る第４実施例を示した説明図である。
【図１７】従来の半導体装置としてＭＯＳ型トランジスタを示した説明図である。
【図１８】従来のＭＯＳ型トランジスタにおけるイオン注入エネルギーと不純物深さの関係を示した説明図である。
【符号の説明】
【０１２６】
１…半導体装置、１１…半導体基板、１２…ゲート絶縁膜１２…ゲート電極、１５…第１拡散層、１６…第１低濃度拡散層、１７…第２拡散層、１８…第２低濃度拡散層、２１…拡散層分離領域
【図１】
2005057027.tif 000003
【図２】
2005057027.tif 000004
【図３】
2005057027.tif 000005
【図４】
2005057027.tif 000006
【図５】
2005057027.tif 000007
【図６】
2005057027.tif 000008
【図７】
2005057027.tif 000009
【図８】
2005057027.tif 000010
【図９】
2005057027.tif 000011
【図１０】
2005057027.tif 000012
【図１１】
2005057027.tif 000013
【図１２】
2005057027.tif 000014
【図１３】
2005057027.tif 000015
【図１４】
2005057027.tif 000016
【図１５】
2005057027.tif 000017
【図１６】
2005057027.tif 000018
【図１７】
2005057027.tif 000019
【図１８】
2005057027.tif 000020