(57)【要約】【課題】 ＣＯＦ構造の半導体装置において、熱圧着する際の熱及び圧力により基板が変形し、基板上の配線と半導体素子とが接触するエッジショートの発生を防止する。【解決手段】 基板３及び配線４を被覆する絶縁膜５を半導体素子１の下側にまで配置する。【選択図】図１
2005347774.tif 000002
【特許請求の範囲】
【請求項１】
表面に複数の配線が周囲から中央部まで延在して形成された可撓性を有する基板と、前記中央部に載置された半導体素子と前記配線とを電気的に接続し、前記半導体素子の下側に形成される導電体と、前記基板及び前記配線を前記導電体を露出するように被覆し、前記半導体素子と所定間隔離間する絶縁膜とを備える半導体装置の製造方法において、
前記基板の前記周囲を前記半導体素子が搭載された側とは反対側に反らせ、前記基板と前記半導体素子の端との間の空間を広げる工程と、広がった前記空間から封止材料を注入し、前記基板と前記半導体素子との間に前記所定間隔離間して形成された空間を封止する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記基板の裏面において前記中央部と対向する部分が、凸型の支持台の頂部上にくるように前記基板を前記支持台上に載置する工程と、前記基板の前記周囲に応力を加え前記周囲を前記半導体素子が搭載された側とは反対側に反らせ、前記空間を広げる工程とを有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記周囲を押圧冶具により固定して前記支持台と前記基板とを密着させることにより、前記空間を広げることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記基板の裏面において前記周囲と対向する部分が、可撓性を有する支持台の上面と接するように前記基板を前記支持台上に載置する工程と、前記基板の前記周囲に応力を加え前記周囲を前記半導体素子が搭載された側とは反対側に反らせ、前記空間を広げる工程とを有することを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関するもので、特に基板と半導体素子とがフリップフロップ方式により接続するＣＯＦ（Chip On Film）構造と呼ばれる半導体パッケージに関するものである。
【背景技術】
【０００２】
図６は従来例のＣＯＦ構造における半導体素子の下面図で、図７（ａ）、（ｂ）は従来例のＣＯＦ構造における基板の上面図と、Ａ−Ａ´における断面図である。図８は従来例における基板と半導体素子との接続状態を示すＡ−Ａ´における断面図で、図９は従来例のＣＯＦ構造における封止状態を示すＡ−Ａ´における断面図である。従来のＣＯＦ構造を以下に示す。
【０００３】
図６に示すように、半導体素子１の下面にはバンプ電極２が形成されている。通常、バンプ電極２は半導体素子１内の周辺部に形成されている。
【０００４】
図７（ａ）、（ｂ）に示すように、基板３上には複数の配線４が形成され、基板３及び配線４は絶縁膜５により被覆されている。基板３には通常、２５・ｍ又は４０・ｍ厚の可撓性を有するポリイミド系フィルムが使用されているが、ここで言う基板３の厚さは適宜、設定できる。配線４は基板３表面にバリアメタル６（ニッケル[Ｎｉ]及びクロム[Ｃｒ]、又はニッケル[Ｎｉ]及び銅[Ｃｕ]）をスパッタリングし、バリアメタル６上にメッキ法で銅を析出させ銅箔を形成し、フォトリソ、エッチングすることにより複数形成される。また、少なくともバンプ電極接続位置７の配線４はスズメッキされている。配線４は基板３の周囲から半導体素子搭載領域８まで延在し、バンプ電極接続位置７の配線４は半導体素子搭載領域８内で、半導体素子１のバンプ電極２に対応するように位置している。絶縁膜５は少なくとも半導体素子搭載領域８を露出するように形成されている。これは図９に示すように、基板３と半導体素子１との間の空間を封止材料９を用いて封止する際、封止材料９の注入口である基板３と半導体素子１の端部との間の空間の広さを保ち、封止材料９の注入を容易にするためである。
【０００５】
図８に示すように、基板３上のバンプ電極接続位置７の配線４と半導体素子１に形成されたバンプ電極２とは、ボンディング装置により位置合わせされ、電気的に接続されている。接続の方法としては通常、熱圧着方式等が用いられている。熱圧着方式とはバンプ電極接続位置７の配線４とバンプ電極２に熱及び圧力を加え、バンプ電極接続位置７の配線４上にメッキされているスズを溶融させてバンプ電極２と接続する方式である。
【０００６】
図９に示すように、基板３と半導体素子１との間の空間は、基板３と半導体素子１の端部との間から注入された封止材料９により封止されている。通常、封止材料９には樹脂が用いられている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１０はエッジショートが発生した際の従来例におけるＣＯＦ構造のＡ−Ａ´における断面図である。図１０に示すように、従来例におけるＣＯＦ構造では、配線４とバンプ電極２とを熱圧着する際、熱や圧力により基板３が符号１０で示すように変形する場合がある。この場合、半導体素子１の下側や、その周囲に位置する配線４は、絶縁膜５で被覆されていないので、配線４は半導体素子１と符号１０で示された箇所で接触し、配線４と半導体素子１とがショートするエッジショートという問題が起きる可能性がある。
【課題を解決するための手段】
【０００８】
本発明においては、基板上の配線を被覆する絶縁膜を半導体素子の下側にまで延在させることにより、熱圧着によって基板が変形し、配線が半導体素子とバンプ電極以外の部位で接触しても、配線は絶縁膜で被覆されているのでエッジショートが発生する可能性は低くなる。
【発明の効果】
【０００９】
絶縁膜を半導体素子の下側まで延在させることにより、熱圧着時の熱及び圧力により基板が折れ曲がり、配線が半導体素子の端部と接触しても、配線は絶縁膜で被覆されているので、エッジショートの発生は減少し、品質の信頼性が向上する。更に、絶縁膜に封止材料注入のための切り欠き部を設けること、また、基板と半導体素子との間を封止する際、基板を反らせ基板と半導体素子の端部との間を広げることにより封止材料の注入が容易となり、流動性の低い封止材料でも封止が可能となるため、選択できる封止材料の幅が広がり設計の自由度が高くなる。
【発明を実施するための最良の形態】
【００１０】
本発明のＣＯＦ構造における第１の実施の形態について以下に説明する。ＣＯＦ構造とは、配線基板上に半導体素子が形成され、基板と半導体素子とが導電体により電気的に接続され、導電体を保護するために配線基板と半導体素子との間の空間が樹脂により封止されている構造を言う。
【００１１】
図１は本発明の第１の実施の形態のＣＯＦ構造における半導体素子の下面図で、図２（ａ）、（ｂ）は本発明の第１の実施の形態のＣＯＦ構造における基板の上面図と、Ａ−Ａ´における断面図で、図３（ａ）、（ｂ）は本発明の第１の実施の形態のＣＯＦ構造において、基板と半導体素子とが接続され、封止された状態のＡ−Ａ´、Ｂ−Ｂ´における断面図で、図４は本発明の第１の実施の形態のＣＯＦ構造において基板が折れ曲がった際のＣＯＦ構造のＡ−Ａ´における断面図である。
図１に示すように、半導体素子１の下面にはバンプ電極２が形成されている。
【００１２】
次に基板３の説明をする前に、説明の都合上、基板３を図２（ａ）、（ｂ）に示すように３つの領域に分ける。半導体素子１が搭載される領域を第１の領域８ａとし、その周囲を第２の領域８ｂとし、第１の領域８ａの中央部を第３の領域８ｃ（この第３の領域８ｃは、以降に説明される通り、配線が露出される領域であるので、配線露出領域と称する場合もある。）と定義する。
【００１３】
図２（ａ）、（ｂ）に示すように、基板３上には第２の領域８ｂから第３の領域８ｃまで延在し、バンプ電極接続位置７の配線４が第３の領域８ｃに位置するように、複数の配線４が形成される。基板３には例えば、可撓性を有するポリイミドやポリエステル等のプラスティック絶縁フィルムが用いられるが、基板３の厚さ、材質は適宜、設定できる。配線４はバリアメタル６層を介して基板３上に形成される。基板３表面にバリアメタル６（ニッケル[Ｎｉ]及びクロム[Ｃｒ]、又はニッケル［Ｎｉ］及び銅［Ｃｕ］）をスパッタリングし、バリアメタル６上にメッキ法で銅を析出させ銅箔を形成し、フォトリソ、エッチングすることにより、複数の配線４が所定のピッチで互いに近接して形成される。また、少なくともバンプ電極接続位置７の配線４はスズメッキされている。
【００１４】
基板３及び配線４は絶縁膜（例えばソルダーレジスト、エポキシ樹脂）５により被覆されている。絶縁膜５は、配線４に外部から異物が侵入する可能性を低くする為と、配線４が半導体素子１等と、所定の部位以外の場所で接触し、ショートする可能性を低くする為に設けられている。また、基板３と半導体素子１との間の空間を封止する際、封止材料の注入が容易となるように、絶縁膜５の所定部には、封止材料を注入するための切り欠き部１１が設けられている。
【００１５】
絶縁膜５は第３の領域８ｃ及び切り欠き部１１を除いた第１の領域８ａ及び第２の領域８ｂに形成されている。ここで、絶縁膜５は、上述したように、その目的から、少なくとも配線４を被覆していれば良いが、基板３の強度を向上させる為、第３の領域８ｃを除いた配線４上を含む基板３上全域を覆うことが望ましい。すなわち、この配線４を被覆する絶縁膜５は、配線４を周囲から絶縁するという機能と同時に、基板３をサポートする補強板としての機能も有する。さらに、この場合、この絶縁膜５を従来の工程でも用いられているソルダーレジストで構成すれば、従来のソルダーレジストの開口領域（第３の領域８ｃに相当する領域）の大きさを変えることのみで本実施の形態に適用することが可能となる。従って、従来の工程を大幅に変更することなく、すなわち、コストを大幅に増大させることなく本発明を実現することができる。
【００１６】
切り欠き部１１は第３の領域８ｃの境界線８´ｃから第２の領域８ｂまで延在するように、絶縁膜５の配線４上以外の領域に設けられている。切り欠き部１１は基板３と半導体素子１との間の空間を封止するために、封止材料を注入するための注入口、又は基板３と半導体素子１との間の空気を排出するための排気口として機能する。注入された封止材料の流れ易さを考慮すると、封止材料が注入された際、基板３と半導体素子１との間の空間の空気が排出され易い構造が好ましいので、切り欠き部１１は少なくとも２箇所以上で、注入口となる切り欠き部から、できるだけ離間した位置に排気口となる切り欠き部がくるように、それぞれの切り欠き部を設けるのが好ましい。例えば、基板３の中心部に対して対称となるように、基板３の長手方向に設けられた切り欠き部１１、又は基板３の中心部に対して対角になるように設けられた切り欠き部１１等が好ましい。また、封止材料の注入を円滑にするため、境界線８´ｃにおける切り欠き部の幅は、配線４のピッチ内で、できるだけ長い幅を有することが好ましい。すなわち、注入口の大きさをできるだけ広くするということである。図２（ａ）に示す切り欠き部１１は、好ましい位置、形状の切り欠き部１１の一例である。
【００１７】
図３（ａ）、（ｂ）に示すように、基板３上の第３領域８ｃ内の配線４と半導体素子１に形成されたバンプ電極２とはボンディング装置により位置合わせされ、熱圧着方式により電気的に接続され、半導体素子１は基板３上の第１の領域８ａに搭載されている。基板３と半導体素子１との間の空間は、切り欠き部１１から注入された封止材料（例えばエポキシ樹脂、シリコーン樹脂等）９により封止されている。
【００１８】
以上のように本発明の第１の実施の形態においては、絶縁膜５が半導体素子１の下側まで延在しているので、配線４とバンプ電極２とを熱圧着する際の熱及び圧力により基板３が、図４の符号１０に示すように変形し、配線４が半導体素子１の端部と接触した場合でも、配線４は絶縁膜５で被覆されているので、エッジショートの発生は減少し、品質の信頼性が向上する。また、エッジショートの発生を防止するための構造として、配線４が一本一本絶縁被覆されたものも考えられるが、それに比べて第１の実施の形態では、絶縁膜５にソルダーレジストを用いているので、基板３の強度が大きく基板３が曲がり難い。また、従来の工程を大幅に変更することなく絶縁膜５を形成することができるので、大幅なコストアップを伴わずに実現できる。また、基板３上面の第３の領域は、絶縁膜５で取り囲まれているため、基板３と半導体素子１との間の空間に注入された封止材料９は、第３の領域の周囲の絶縁膜５によって堰き止められ、基板３の周囲に流れ出難くなるため、適量の封止材料で所定の箇所を封止することができる。
【００１９】
更に、切り欠き部１１により基板３と半導体素子１の端部との間が、図３（ｂ）の符号１２に示すように、絶縁膜５の厚さ分だけ広がり、封止材料９の注入が容易となり、流動性の低い封止材料でも封止が可能となるため、選択できる封止材料９の幅が広がり、設計の自由度が高くなる。また、広がった間は、絶縁膜５の厚さ分だけ厚く封止材料９で封止でき、その部位で基板３は曲がり難くなるので、切り欠き部１１をエッジショートが発生する可能性のある部位に設けることで、エッジショートを防止することができる。
【００２０】
本発明の第２の実施の形態は、ＣＯＦ構造の半導体装置の他の製造方法に関するものである。図５は本発明の第２の実施の形態における半導体装置の製造方法の封止の際の工程を示した断面図である。
【００２１】
第２の実施の形態では、基板３と半導体素子１との間の空間を封止材料９を用いて封止する際、基板３の周囲に応力を加えて基板３の周囲を下側に反らせ、基板３と半導体素子１の端部との間を広げる。
【００２２】
基板３と半導体素子１の端部との間を広げる一つ目の方法は、中央部が周囲に比べ高さのある支持台（例えば凸型の支持台等）１３に、基板３の下側の中央部が支持台１３の中央部（あるいは頂部、又は凸部とも呼ぶ）に位置するように半導体装置を載置し、押圧冶具（例えばピン等）で基板３の周囲を支持台１３の周囲に押さえ付けることにより、基板３と支持台１３を固定して基板３を反らせ、基板３と半導体素子１の端部との間を広げる方法である。
【００２３】
二つ目の方法は、可撓性を有する支持台１３に、基板３を載置し、基板３の周囲に応力を加えることで、支持台１３を撓ませ基板３の周囲を下側に反らせ、基板３と半導体素子１の端部との間を広げる方法である。
【００２４】
次に、この広がった間（図５の符号１４で示す箇所）から封止材料９を注入し、基板３と半導体素子１との間の空間を封止する。ここで、支持台１３の形状によっては基板３の中央部が持ち上がり、基板３と半導体素子１との間が多少狭まるが、基板３と半導体素子１の端部との間から注入された封止材料９は基板３と半導体素子１との間を毛細管現象で容易に広がり、所定の領域を封止できるので、封止を妨げる要因とはならない。
【００２５】
以上のように本発明の第２の実施の形態では、封止の際、基板３と半導体素子１の端部との間を広げることで、封止材料９の注入が容易となり、流動性の低い封止材料９でも封止が可能となるため、選択できる封止材料の幅が広がり、設計の自由度が高くなる。
【００２６】
また、ここで示した封止の方法は、本発明の第１の実施の形態におけるＣＯＦ構造の半導体装置にも用いることができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１の実施の形態における半導体素子の下面図である。
【図２】（ａ）、（ｂ）は、本発明の第１の実施の形態における基板の上面図とＡ−Ａ´における断面図である。
【図３】（ａ）、（ｂ）は、本発明の第１の実施の形態において、基板と半導体素子とが接続され封止された状態のＡ−Ａ´、Ｂ−Ｂ´における断面図である。
【図４】本発明の第１の実施の形態において、基板が折れ曲がった際のＣＯＦ構造のＡ−Ａ´における断面図である。
【図５】本発明の第２の実施の形態における半導体装置の製造方法の封止の際の工程を示した断面図である。
【図６】従来例における半導体装置の下面図である。
【図７】（ａ）、（ｂ）は、従来例における基板の上面図と、Ａ−Ａ´における断面図である。
【図８】従来例における基板と半導体素子との接続状態を示すＡ−Ａ´における断面図である。
【図９】従来例の半導体装置における封止状態を示すＡ−Ａ´における断面図である。
【図１０】従来例の半導体装置において、エッジショートが発生した際のＡ−Ａ´における断面図である。
【符号の説明】
【００２８】
１   半導体素子
２   バンプ電極
３   基板
４   配線
５   絶縁膜
６   バリアメタル
７   バンプ電極接続位置
８   半導体素子搭載領域
８ａ 第１の領域
８ｂ 第２の領域
８ｃ 第３の領域
９   封止材料
１１ 切り欠き部
１３ 支持台
【図１】
2005347774.tif 000003
【図２】
2005347774.tif 000004
【図３】
2005347774.tif 000005
【図４】
2005347774.tif 000006
【図５】
2005347774.tif 000007
【図６】
2005347774.tif 000008
【図７】
2005347774.tif 000009
【図８】
2005347774.tif 000010
【図９】
2005347774.tif 000011
【図１０】
2005347774.tif 000012