(57)【要約】【課題】  装置の小型化が図れ、コレクタ領域に対して有効に電流を流すことができるトランジスタユニットを並列接続してなる半導体装置を提供する。【解決手段】  シリコン半導体基板３２上部に成層されたベース層３４の内上部に、奇数列目は所定ピッチｐで、偶数列目は奇数列目に対し１／２ピッチだけずれた位置に所定ピッチｐで横方向に配列され、各列間で隣接するものが正三角形の頂点に位置する複数のエミッタ領域４０と、各エミッタ領域４０をそれぞれ所定離間距離を設けて囲うコレクタ領域４１と、ベース層３４、各領域４０，４１上に設けられた絶縁層４４と、各エミッタ領域４０上方部分の絶縁層４４を開口してなるエミッタコンタクト４９と、エミッタコンタクト４９を重心位置とした正三角形の頂点位置に、コレクタ領域４１上方部分の絶縁層４４を開口してなるコレクタコンタクト５０と、１層の配線層５４に設けられた各コンタクト４９，５０をそれぞれ並列接続するエミッタ配線５２、コレクタ配線５３とを備えている。【選択図】  図１
2005093476.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、この半導体基板上部に成層されたベース層と、このベース層内上部に各列が基板面縦方向に等間隔で設けられると共に、奇数列目では所定ピッチで横方向に配列され、また偶数列目では前記奇数列目の配列に対し前記所定ピッチの１／２だけずれた位置に前記所定ピッチで横方向に配列された複数のエミッタ領域と、前記ベース層内上部に前記各エミッタ領域をそれぞれ所定離間距離を設けて囲うように設けられたコレクタ領域と、前記ベース層、エミッタ領域、コレクタ領域上に設けられた絶縁層と、この絶縁層の前記エミッタ領域上方部分をそれぞれ所定形状に開口して形成されたエミッタコンタクトと、前記絶縁層の前記コレクタ領域上方部分を所定形状に開口して形成されたコレクタコンタクトと、前記絶縁層上に前記エミッタコンタクト、コレクタコンタクトのそれぞれを並列接続する所定パターンのエミッタ配線、コレクタ配線が設けられた配線層とを具備してなることを特徴とする半導体装置。
【請求項２】
半導体基板と、この半導体基板上部に成層されたベース層と、このベース層内上部に各列が基板面縦方向に等間隔で設けられると共に、奇数列目では所定ピッチで横方向に配列され、また偶数列目では前記奇数列目の配列に対し横方向に所定寸法だけずれた位置に前記所定ピッチで配列された複数のエミッタ領域と、前記ベース層内上部に前記各エミッタ領域をそれぞれ所定離間距離を設けて囲うように設けられたコレクタ領域と、前記ベース層、エミッタ領域、コレクタ領域上に設けられた絶縁層と、この絶縁層の前記エミッタ領域上方部分をそれぞれ所定形状に開口して形成されたエミッタコンタクトと、前記絶縁層の前記コレクタ領域上方部分を所定形状に開口し、前記エミッタコンタクトのそれぞれに対し隣接して配置されると共に、離間距離が等しく配置された３つ以上のコレクタコンタクトと、前記絶縁層上に前記エミッタコンタクト、コレクタコンタクトのそれぞれを並列接続する所定パターンのエミッタ配線、コレクタ配線が設けられた配線層とを具備してなることを特徴とする半導体装置。
【請求項３】
縦方向に隣接する前記奇数列目と偶数列目に設けられた前記エミッタ領域は、それぞれ隣接するもの同士間のピッチが前記所定ピッチとなっていることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項４】
半導体基板と、この半導体基板内上部に成層されたベース層と、このベース層内上部に各列が基板面縦方向に等間隔で設けられると共に、奇数列目では所定ピッチで横方向に配列され、偶数列目では前記奇数列目の配列に対し前記所定ピッチの１／２だけずれた位置に前記所定ピッチで横方向に配列され、各列間で隣接するもの同士が正三角形の頂点に位置するよう設けられた複数のエミッタ領域と、前記ベース層内上部に前記各エミッタ領域をそれぞれ所定離間距離を設けて囲うように設けられたコレクタ領域と、前記エミッタ領域の配列方向に対し６０度の角度をなすように設けて前記コレクタ領域、エミッタ領域を区画するよう前記ベース層上部に設けられたガードリングと、前記ベース層、エミッタ領域、コレクタ領域上に設けられた絶縁層と、この絶縁層の前記エミッタ領域上方部分をそれぞれ所定形状に開口して形成されたエミッタコンタクトと、前記エミッタコンタクトのそれぞれに対し、該エミッタコンタクトを重心位置とした正三角形の頂点位置に、隣接するエミッタコンタクトと少なくとも１つを共有するようにして、前記絶縁層の前記コレクタ領域上方部分を所定形状に開口して形成されたコレクタコンタクトと、前記絶縁層の前記コレクタ領域を囲む半導体基板周囲のベース層上方部分を所定形状に開口して形成されたベースコンタクトと、前記絶縁層上に前記エミッタコンタクト、コレクタコンタクトのそれぞれを並列接続する所定パターンのエミッタ配線、コレクタ配線が設けられた配線層とを具備してなることを特徴とする半導体装置。
【請求項５】
半導体基板と、この半導体基板内上部に成層されたベース層と、このベース層内上部に各列が基板面縦方向に等間隔で設けられると共に、奇数列目では所定ピッチで横方向に配列され、偶数列目では前記奇数列目の配列に対し前記所定ピッチの１／２だけずれた位置に前記所定ピッチで横方向に配列され、各列間で隣接するもの同士が二等辺三角形の頂点に位置するよう設けられた複数のエミッタ領域と、前記ベース層内上部に前記各エミッタ領域をそれぞれ所定離間距離を設けて囲うように設けられたコレクタ領域と、前記エミッタ領域の横方向配列に対し斜め方向に配列される前記コレクタ領域とエミッタ領域の配列方向に平行に設けて前記コレクタ領域、エミッタ領域を区画するよう前記ベース層上部に設けられたガードリングと、前記ベース層、エミッタ領域、コレクタ領域上に設けられた絶縁層と、この絶縁層の前記エミッタ領域上方部分をそれぞれ所定形状に開口して形成されたエミッタコンタクトと、前記エミッタコンタクトのそれぞれに対し、該エミッタコンタクトを重心位置とした正三角形の頂点位置に、隣接するエミッタコンタクトと少なくとも１つを共有するようにして、前記絶縁層の前記コレクタ領域上方部分を所定形状に開口して形成されたコレクタコンタクトと、前記絶縁層の前記コレクタ領域を囲む半導体基板周囲のベース層上方部分を所定形状に開口して形成されたベースコンタクトと、前記絶縁層上に前記エミッタコンタクト、コレクタコンタクトのそれぞれを並列接続する所定パターンのエミッタ配線、コレクタ配線が設けられた配線層とを具備してなることを特徴とする半導体装置。
【請求項６】
前記エミッタコンタクトに対応して３つの前記コレクタコンタクトが設けられ、かつ前記配線層が１層であることを特徴とする請求項１乃至請求項５のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一の半導体基板上に各複数配設したエミッタコンタクト、コレクタコンタクトをそれぞれ並列に接続するようにして構成したラテラルトランジスタ等の半導体装置に関する。
【背景技術】
【０００２】
背景技術を図８乃至図１２を参照して説明する。図８は全体構成を示すパターン図であり、図９は部分パターン図であり、図１０は図９におけるＸ−Ｘ矢方向視の断面図であり、図１１はコレクタパッド側部分における配線状況を示す平面図であり、図１２はエミッタパッド側部分における配線状況を示す平面図である。
【０００３】
従来、ロードロップ電源等の電源回路に用いられるラテラル型のパワートランジスタとして、同一の半導体基板上部にベース層を設け、そのベース層内上部に複数のエミッタ領域を離間して配設し、またエミッタ領域に対し、所定離間距離を設けて囲うようにコレクタ領域を設け、さらに複数のエミッタ領域を並列に接続して用いるものがある。そして、そのパワートランジスタは、次のように構成されている。
【０００４】
図８乃至図１２において、パワートランジスタ１は、略方形状のＰ−形半導体基板２上部の所定部分にＮ＋埋込み層３を形成し、さらにそれを覆うように気相成長によってＮ−形ベース層４が成層され、またベース層４の周囲部分には熱拡散によってＰ−分離領域５が形成されている。また、ベース層４のＰ−分離領域５より内方側は、ベース層４の内上部に設けられたＮ＋＋域６とＮ＋域７でなるガードリング８を、半導体基板２の方形輪郭の辺に平行に略基板周辺に沿って設け、その内方を３つに仕切ることによって３区画９ａ，９ｂ，９ｃに区画されている。
【０００５】
また、各区画９ａ，９ｂ，９ｃ内のベース層４の内上部には、所定深さのＰ＋＋域１０とＰ＋域１１でなる正方形状のパターンを有するエミッタ領域１２が、基板面横方向に所定の第１のピッチで、また縦方向には所定の第２のピッチでそれぞれ配列されている。さらに、ベース層４の内上部には、所定離間距離を設けて各エミッタ領域１２をそれぞれ囲うようにＰ＋コレクタ領域１３が設けられており、これにより、各エミッタ領域１２を中心として局部にＰＮＰトランジスタユニット１４が形成されている。
【０００６】
また、ベース層４、エミッタ領域１２、コレクタ領域１３等の上には、ＳｉＯ２等でなる絶縁層１５が形成されており、絶縁層１５にはエミッタ領域１２上方部分に、エミッタ領域１２よりも小寸法の正方形状のエミッタコンタクト１６が、エミッタ領域１２に導通するように形成されている。一方、コレクタ領域１３上方部分の絶縁層１５には、縦方向に隣接するエミッタ領域１２間に、エミッタ領域１２の配列方向に沿って長方形状のコレクタコンタクト１７が、コレクタ領域１３に導通するように形成されている。さらに、半導体基板２周辺所定部位には、ベース層４内のＮ＋＋域６上方部分の絶縁層１５を開口して、ベースコンタクト１８がＮ＋＋域６に導通するように形成されている。
【０００７】
そして、絶縁層１５上には、各エミッタコンタクト１６を通じて各エミッタ領域１２を並列接続するようパターニングされたエミッタ配線１９と、各コレクタコンタクト１７を通じて各コレクタ領域１３を並列接続するようパターニングされたコレクタ配線２０が設けられた１層の配線層２１が成層されている。またこれにより、パワートランジスタ１が、同一のベース層４を有するようにして複数の各エミッタ領域１２を中心とするＰＮＰトランジスタユニット１４を並列に接続して構成される。なお、２２，２３は、それぞれ絶縁層１５上に設けられたコレクタパッド、エミッタパッドである。
【０００８】
しかしながら上記の従来技術においては、縦方向に隣接するエミッタ領域１２の間に、長方形状のコレクタコンタクト１７が、エミッタ領域１２の配列方向に設けられているため、各エミッタ領域１２を中心とするＰＮＰトランジスタユニット１４間の距離を狭めることができず、パワートランジスタ１をより小型化したものとしようとした場合、それが困難な状況にあった。
【０００９】
また、各エミッタコンタクト１６に対し、コレクタコンタクト１７は縦方向に隣接する形態となっているため、動作させた場合に各エミッタコンタクト１６に対するコレクタコンタクト１７の最短距離部分に電流が集中してしまうことになり、コレクタ領域１３に対して有効に電流が流れず、電流効率が低い状況にあった。
【００１０】
さらにまた、ベースコンタクト１８を半導体基板２の周辺所定部位に設け、ガードリング８を方形輪郭の辺に平行に半導体基板２の内方を３つに仕切るよう設けているので、区画された３区画９ａ，９ｂ，９ｃ内の中央部分に位置するＰＮＰトランジスタユニット１４におけるほどベース抵抗成分が大きくなり、動作し難くなり、特に大電流領域での電流利得が落ちてしまう状況にあった。またこのため、特性改善のためにはＰＮＰトランジスタユニット１４の数を増す必要が生じるが、これはパワートランジスタ１の小型化に逆行するものとなっていた。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記のような状況に鑑みて本発明はなされたもので、その目的とするところは、装置の小型化が図れると共に、コレクタ領域に対して有効に電流を流すことができて電流効率を向上させることができ、また配置された部分によって動作し難いトランジスタユニットが生じてしまう虞の少ない半導体装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の半導体装置は、半導体基板と、この半導体基板上部に成層されたベース層と、このベース層内上部に各列が基板面縦方向に等間隔で設けられると共に、奇数列目では所定ピッチで横方向に配列され、また偶数列目では前記奇数列目の配列に対し前記所定ピッチの１／２だけずれた位置に前記所定ピッチで横方向に配列された複数のエミッタ領域と、前記ベース層内上部に前記各エミッタ領域をそれぞれ所定離間距離を設けて囲うように設けられたコレクタ領域と、前記ベース層、エミッタ領域、コレクタ領域上に設けられた絶縁層と、この絶縁層の前記エミッタ領域上方部分をそれぞれ所定形状に開口して形成されたエミッタコンタクトと、前記絶縁層の前記コレクタ領域上方部分を所定形状に開口して形成されたコレクタコンタクトと、前記絶縁層上に前記エミッタコンタクト、コレクタコンタクトのそれぞれを並列接続する所定パターンのエミッタ配線、コレクタ配線が設けられた配線層とを具備してなることを特徴とするものであり、
また、半導体基板と、この半導体基板上部に成層されたベース層と、このベース層内上部に各列が基板面縦方向に等間隔で設けられると共に、奇数列目では所定ピッチで横方向に配列され、また偶数列目では前記奇数列目の配列に対し横方向に所定寸法だけずれた位置に前記所定ピッチで配列された複数のエミッタ領域と、前記ベース層内上部に前記各エミッタ領域をそれぞれ所定離間距離を設けて囲うように設けられたコレクタ領域と、前記ベース層、エミッタ領域、コレクタ領域上に設けられた絶縁層と、この絶縁層の前記エミッタ領域上方部分をそれぞれ所定形状に開口して形成されたエミッタコンタクトと、前記絶縁層の前記コレクタ領域上方部分を所定形状に開口し、前記エミッタコンタクトのそれぞれに対し隣接して配置されると共に、離間距離が等しく配置された３つ以上のコレクタコンタクトと、前記絶縁層上に前記エミッタコンタクト、コレクタコンタクトのそれぞれを並列接続する所定パターンのエミッタ配線、コレクタ配線が設けられた配線層とを具備してなることを特徴とするものであり、
また、半導体基板と、この半導体基板内上部に成層されたベース層と、このベース層内上部に各列が基板面縦方向に等間隔で設けられると共に、奇数列目では所定ピッチで横方向に配列され、偶数列目では前記奇数列目の配列に対し前記所定ピッチの１／２だけずれた位置に前記所定ピッチで横方向に配列され、各列間で隣接するもの同士が正三角形の頂点に位置するよう設けられた複数のエミッタ領域と、前記ベース層内上部に前記各エミッタ領域をそれぞれ所定離間距離を設けて囲うように設けられたコレクタ領域と、前記エミッタ領域の配列方向に対し６０度の角度をなすように設けて前記コレクタ領域、エミッタ領域を区画するよう前記ベース層上部に設けられたガードリングと、前記ベース層、エミッタ領域、コレクタ領域上に設けられた絶縁層と、この絶縁層の前記エミッタ領域上方部分をそれぞれ所定形状に開口して形成されたエミッタコンタクトと、前記エミッタコンタクトのそれぞれに対し、該エミッタコンタクトを重心位置とした正三角形の頂点位置に、隣接するエミッタコンタクトと少なくとも１つを共有するようにして、前記絶縁層の前記コレクタ領域上方部分を所定形状に開口して形成されたコレクタコンタクトと、前記絶縁層の前記コレクタ領域を囲む半導体基板周囲のベース層上方部分を所定形状に開口して形成されたベースコンタクトと、前記絶縁層上に前記エミッタコンタクト、コレクタコンタクトのそれぞれを並列接続する所定パターンのエミッタ配線、コレクタ配線が設けられた配線層とを具備してなることを特徴とするものであり、
また、半導体基板と、この半導体基板内上部に成層されたベース層と、このベース層内上部に各列が基板面縦方向に等間隔で設けられると共に、奇数列目では所定ピッチで横方向に配列され、偶数列目では前記奇数列目の配列に対し前記所定ピッチの１／２だけずれた位置に前記所定ピッチで横方向に配列され、各列間で隣接するもの同士が二等辺三角形の頂点に位置するよう設けられた複数のエミッタ領域と、前記ベース層内上部に前記各エミッタ領域をそれぞれ所定離間距離を設けて囲うように設けられたコレクタ領域と、前記エミッタ領域の横方向配列に対し斜め方向に配列される前記コレクタ領域とエミッタ領域の配列方向に平行に設けて前記コレクタ領域、エミッタ領域を区画するよう前記ベース層上部に設けられたガードリングと、前記ベース層、エミッタ領域、コレクタ領域上に設けられた絶縁層と、この絶縁層の前記エミッタ領域上方部分をそれぞれ所定形状に開口して形成されたエミッタコンタクトと、前記エミッタコンタクトのそれぞれに対し、該エミッタコンタクトを重心位置とした正三角形の頂点位置に、隣接するエミッタコンタクトと少なくとも１つを共有するようにして、前記絶縁層の前記コレクタ領域上方部分を所定形状に開口して形成されたコレクタコンタクトと、前記絶縁層の前記コレクタ領域を囲む半導体基板周囲のベース層上方部分を所定形状に開口して形成されたベースコンタクトと、前記絶縁層上に前記エミッタコンタクト、コレクタコンタクトのそれぞれを並列接続する所定パターンのエミッタ配線、コレクタ配線が設けられた配線層とを具備してなることを特徴とするものである。
【発明の効果】
【００１３】
以上の説明から明らかなように、本発明によれば、エミッタ領域間の間隔を狭められ、装置の小型化を図ることができると共に、コレクタ領域に対して有効に電流を流すことができることから電流効率を向上させることができる等の効果を奏する。
【発明を実施するための最良の形態】
【００１４】
以下本発明の一実施形態を、図１乃至図７を参照して説明する。図１は全体構成を示すパターン図であり、図２は部分パターン図であり、図３は図２におけるＹ−Ｙ矢方向視の断面図であり、図４はコレクタパッド側部分における配線状況を示す平面図であり、図５はエミッタパッド側部分における配線状況を示す平面図であり、図６は第１の変形形態を示す部分パターン図であり、図７は第２の変形形態の断面図である。
【００１５】
図１乃至図７において、パワートランジスタ３１は、略方形状のＰ−形シリコン半導体基板３２の鏡面研磨された表面に、図示しないが熱酸化によって酸化膜を形成し、さらに形成した酸化膜の所定部分に開口が形成されるようにパターニングし、またさらにパターニングによる開口を介して、例えばひ素またはアンチモンを半導体基板３２上部に熱拡散することによって、半導体基板３２の上部の所定部分に所定平面形状をなすＮ＋埋込み層３３が形成されている。また、半導体基板３２の上面上には、Ｎ＋埋込み層３３を覆うよう気相成長によってベース層３４となるＮ−形エピタキシャル層が所定層厚となるように成層され、さらに、Ｎ＋埋込み層３３の外形形状に略沿うようにエピタキシャル層の周縁部分に、例えばほう素の熱拡散によって、半導体基板３２上面にまで至るＰ−分離領域３５が形成されており、これにより、Ｐ−分離領域３５よりも内方部分にベース層３４が形成される。
【００１６】
また、Ｐ−分離領域３５より内方側のベース層３４には、例えばひ素またはアンチモンを半導体基板３２上部に熱拡散することによって、ベース層３４の内上部にベース領域のＮ＋＋域３６とＮ＋域３７でなるガードリング３８が設けられている。ガードリング３８は、Ｐ−分離領域３５の形状に沿って、半導体基板３２の方形輪郭の辺に平行に設けられたＮ＋＋域３６とＮ＋域３７でなる周囲部分３８ａと、周囲部分３８ａの対向する部分間に角度６０度で交差すると共に、傾き方向がそれぞれ逆のハの字状に広がるように設けられたＮ＋域３７でなる２つの傾斜部分３８ｂとで構成されている。
【００１７】
これにより、ガードリング３８の周囲部分３８ａの内方は、２つの傾斜部分３８ｂによって３つに仕切られ、３区画３９ａ，３９ｂ，３９ｃが区画されている。なお、ガードリング３８は、先ず周囲部分３８ａのＮ＋＋域３６がＮ＋埋込み層３３に至る深さまで形成され、その後、後述するエミッタ領域４０、コレクタ領域４１の形成後にＮ＋域３７が形成される。
【００１８】
また、ガードリング３８のＮ＋＋域３６が形成された後、Ｐ−分離領域３５、ガードリング３８のＮ＋＋域３６より内方側のベース層３４内上部の所定位置に、Ｐ＋＋域４２とＰ＋域４３でなるエミッタ領域４０が形成される。この際のエミッタ領域４０の形成位置は、半導体基板３２の方形輪郭の縦辺に平行なベース層３４内上部の基板面縦方向に各列が等間隔で設けられると共に、奇数列目が横方向に所定ピッチｐで配列され、また偶数列目が前記奇数列目の配列に対して所定ピッチｐの１／２だけずれた位置に同じ所定ピッチｐで横方向に配列され、いわゆる千鳥配置となるような位置に設けられていて、さらに、各列間で隣接する３つのエミッタ領域４０が正三角形の頂点に位置するように設けられている。これにより、エミッタ領域４０は、列方向に対し６０度の角度を持って交差するガードリング３８の傾斜部分３８ｂに平行な方向にも等ピッチで配列されることになる。
【００１９】
そして、エミッタ領域４０の形成は、図示しないが、先ずＰ＋＋域４２の形成が、ベース層３４上に酸化膜を形成し、さらに酸化膜上にフォトレジストを使った写真蝕刻法によるパターニングにより所定パターンのマスクを形成した後、酸化膜をエッチングにより開口し、形成した開口を介し、例えばほう素をベース層３４内上部の所定位置に拡散することによって先ず行われる。一方、他方のＰ＋域４３の形成は、Ｐ＋形のコレクタ領域４１の形成時に同時に行われる。
【００２０】
すなわち、コレクタ領域４１は、ベース層３４内上部に各エミッタ領域４０をそれぞれ所定離間距離を設けて囲うように設けられている。例えばエミッタ領域４０が円形パターンを有するものであれば、コレクタ領域４１はエミッタ領域４０との間に同心円状のベース層３４を介在させた形態となっている。そして、エミッタ領域４０のＰ＋域４３とＰ＋形のコレクタ領域４１の形成については、先ず半導体基板３２上に形成された各層、各領域の全上面に絶縁層４４を構成する第１のシリコン酸化膜（ＳｉＯ２）４５を成層し、その後、第１のシリコン酸化膜４５を、フォトレジストを使った写真蝕刻法によるパターニング、エッチングによって所定位置に開口を形成する。その後、形成されたそれぞれの開口を介してベース層３４内上部に、例えばほう素をＮ＋埋込み層３３に至らない所定の深さにまで拡散させることによって形成がなされる。これにより、各エミッタ領域４０を中心として局部にＰＮＰトランジスタユニット４６が形成される。
【００２１】
また、エミッタ領域４０とコレクタ領域４１の形成後、再び絶縁層４４を構成する第２のシリコン酸化膜４７を全面に成層してからこれを同様にパターニング、エッチングを施し、ガードリング３８のＮ＋域３７の形成位置に形成された開口を介してベース層３４内上部に、例えばりんをＮ＋埋込み層３３に至らない所定の深さにまで拡散させることによって、ガードリング３８の周囲部分３８ａと２つの傾斜部分３８ｂのＮ＋域３７が形成される。
【００２２】
また、ガードリング３８のＮ＋域３７の形成後、また再び絶縁層４４を構成する第３のシリコン酸化膜４８を全面に成層してから、フォトレジストを使った写真蝕刻法によるパターニング、さらにエッチングを施すことによって絶縁層４４の所定位置を、例えば円形に開口するようにして、内底部分にエミッタ領域４０のＰ＋＋域４２、Ｐ＋形のコレクタ領域４１の各対応上面が露出するエミッタコンタクト４９、コレクタコンタクト５０が形成されている。こうして形成されたエミッタコンタクト４９は、各エミッタ領域４０の中央部分に形成され、またコレクタコンタクト５０は、各エミッタコンタクト４９のそれぞれに対し、対応するエミッタコンタクト４９を重心位置とした正三角形の頂点位置に設けられ、エミッタコンタクト４９の外周と頂点位置にある各コレクタコンタクト５０の外周間の離間距離が等しくなっており、さらに隣接するエミッタコンタクト４９と共有するような形態となっている。なお、エミッタコンタクト４９、コレクタコンタクト５０と同時に、絶縁層４４のガードリング３８の周囲部分３８ａに沿った所定位置を略長方形状に開口し、内底部分にベース領域のＮ＋＋域３６の対応上面が露出するベースコンタクト５１が形成されている。
【００２３】
そして、エミッタコンタクト４９、コレクタコンタクト５０、ベースコンタクト５１が形成された絶縁層４４の第３のシリコン酸化膜４８上には、各エミッタコンタクト４９を通じて各エミッタ領域４０を並列接続するよう櫛歯状にパターニングされたエミッタ配線５２と、各コレクタコンタクト５０を通じて各コレクタ領域４１を並列接続すると共に、間に所定の絶縁距離を設けエミッタ配線５２と互い違いとなるよう櫛歯状にパターニングされたコレクタ配線５３が形成された１層の配線層５４が成層されている。
【００２４】
これにより、パワートランジスタ３１が、同一のベース層３４を有するようにして複数の各エミッタ領域４０を中心とするＰＮＰトランジスタユニット４６を並列に接続して構成される。また、配線層５４の形成については、先ず第３のシリコン酸化膜４８上に各コンタクト４９，５０を埋め込むようにしてアルミニウムを蒸着し、配線層５４となるアルミニウム膜を被着する。その後、フォトレジストを使った写真蝕刻法によるパターニングによって所定パターンのマスクを形成し、さらにマスクを用いてアルミニウム膜のエッチングを行い、所定パターンのエミッタ配線５２、コレクタ配線５３を形成する。なお、５５，５６は、それぞれ配線層５４の形成時に同時に半導体基板３２の相対する両隅部の絶縁層４４上に設けられたコレクタパッド、エミッタパッドである。
【００２５】
そして、以上の通り構成することにより、エミッタ配線５２、コレクタ配線５３を１層の配線層５４によって形成しながら、各列間を通じて隣接する各エミッタ領域４０は、離間距離が等しく効率よく配置されることになり、各エミッタ領域４０を中心とするＰＮＰトランジスタユニット４６間の距離が狭められ、より小型化したパワートランジスタ３１を構成することができる。ちなみに、図８の従来の１９９個のＰＮＰトランジスタユニット１４が形成されているパワートランジスタ１と、図１の本実施形態の同じく１９９個のＰＮＰトランジスタユニット４６が形成されているパワートランジスタ３１の大きさとを比較した場合、従来のものに対し、本実施形態のものでは７２．８％の大きさに小型化することができる。
【００２６】
また、各エミッタコンタクト４９に対し、３つのコレクタコンタクト５０が等距離の位置に設け、また３つのコレクタコンタクト５０の互いの離間距離もそれぞれ等しいものとすることができるので、各コレクタコンタクト５０部分には略均等に電流が流れることになり、コレクタ領域４１に対して電流が有効に流れることになり、電流効率を向上したものとすることができる。
【００２７】
さらにまた、ガードリング３８の周辺部分３８ａをＰ−分離領域３５の形状に沿って設けると共に、周辺部分３８ａ内方のＰＮＰトランジスタユニット４６の形成領域を３区画３９ａ，３９ｂ，３９ｃに区画する傾斜部分３８ｂを、横配列方向に対して角度６０度の方向にも所定ピッチｐで配列されているＰＮＰトランジスタユニット４６の斜め配列方向に平行となるよう設けているので、３区画３９ａ，３９ｂ，３９ｃ内の中央部分に位置するＰＮＰトランジスタユニット４６であっても、極端にベース抵抗成分が大きくなってしまうことがなく、動作し難くなってしまう虞もなく、また大電流領域での電流利得の低下も低減することができる。そして、特性改善のためにＰＮＰトランジスタユニット４６の数を増すといったことも必要なくなる。
【００２８】
なお、上記実施形態においては、コレクタコンタクト５０をエミッタコンタクト４９からの離間距離が等しく、また互いの離間距離も等しい３ヶ所に設けたが、同一部位には同符号を付して示す図６の第１の変形形態のように、エミッタコンタクト４９を重心位置に配した正六角形の頂点に６個のコレクタコンタクト５０を位置させ、コレクタコンタクト５０とエミッタコンタクト４９の離間距離、隣り合うコレクタコンタクト５０の離間距離が、共に等しくなるように設け、これに対応するエミッタ配線５２とコレクタ配線５３も適宜にパターニングして１層の配線層５４を設けることによっても小型化することができる。
【００２９】
また、上記実施形態においては、各列間を通じて隣接する各エミッタ領域４０の離間距離が等距離となるようＰＮＰトランジスタユニット４６を配列したが、図示しないが横方向に所定ピッチｐで配列されたＰＮＰトランジスタユニット４６を、隣接する列においては所定ピッチｐの１／２ずらせるようにして所定ピッチｐで配列し、二等辺三角形の頂点に位置するようにするだけでも小型化することができる。なお、この際、ガードリング３８の傾斜部分３８ｂは、エミッタ領域４０の横方向配列に対し斜め方向に配列されたＰＮＰトランジスタユニット４６の斜め方向配列に平行に設ける。また、コレクタコンタクト５０は、エミッタ配線５２とコレクタ配線５３の間に所定の絶縁距離が確保できるようにして、エミッタコンタクト４９から等距離の位置に複数、例えば３つ以上設けるようにしてもよい。さらに、エミッタ配線５２とコレクタ配線５３を同一の１層の配線層５４により形成したが、エミッタ配線５２とコレクタ配線５３を間に絶縁層を介して設けた上下２層の配線層に、別々にパターニングすることによって、さらなる小型化を実現することができる。
【００３０】
またさらに、上記実施形態および変形形態においては、ＰＮＰトランジスタユニット４６を並列接続するようにしてパワートランジスタ３１を構成したが、図７に示す第２の変形形態のように、ＮＰＮトランジスタユニット５７を並列接続するようにしてパワートランジスタ５８を構成してもよい。なお、５９はＮ−形シリコン半導体基板、６０はＰ＋埋込み層、６１はＰ−形のベース層、６２はＮ−分離領域、６３，６４は周囲部分６５ａと傾斜部分６５ｂを有するガードリング６５のＰ＋＋域とＰ＋域、６６，６７はエミッタ領域６８のＮ＋＋域とＮ＋域、６９はＮ＋形コレクタ領域である。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態の全体構成を示すパターン図である。
【図２】本発明の一実施形態における部分パターン図である。
【図３】図２におけるＹ−Ｙ矢方向視の断面図である。
【図４】本発明の一実施形態のコレクタパッド側部分における配線状況を示す平面図である。
【図５】本発明の一実施形態のエミッタパッド側部分における配線状況を示す平面図である。
【図６】本発明の一実施形態に係る第１の変形形態を示す部分パターン図である。
【図７】本発明の一実施形態に係る第２の変形形態を示す断面図である。
【図８】従来技術の全体構成を示すパターン図である。
【図９】従来技術における部分パターン図である。
【図１０】図９におけるＸ−Ｘ矢方向視の断面図である。
【図１１】従来技術のコレクタパッド側部分における配線状況を示す平面図である。
【図１２】従来技術のエミッタパッド側部分における配線状況を示す平面図である。
【符号の説明】
【００３２】
３２…シリコン半導体基板
３４…ベース層
４０…エミッタ領域
４１…コレクタ領域
４４…絶縁層
４９…エミッタコンタクト
５０…コレクタコンタクト
５２…エミッタ配線
５３…コレクタ配線
５４…配線層
【図１】
2005093476.tif 000003
【図２】
2005093476.tif 000004
【図３】
2005093476.tif 000005
【図４】
2005093476.tif 000006
【図５】
2005093476.tif 000007
【図６】
2005093476.tif 000008
【図７】
2005093476.tif 000009
【図８】
2005093476.tif 000010
【図９】
2005093476.tif 000011
【図１０】
2005093476.tif 000012
【図１１】
2005093476.tif 000013
【図１２】
2005093476.tif 000014
【手続補正書】
【提出日】平成16年10月14日(2004.10.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、この半導体基板上部に成層されたベース層と、このベース層内上部に各列が基板面の第1の方向に等間隔で設けられると共に、奇数列目では所定ピッチで前記第1の方向に実質的に垂直な第2の方向に配列され、また偶数列目では前記奇数列目の配列に対し前記所定ピッチの１／２だけずれた位置に前記所定ピッチで前記第2の方向に配列された複数のエミッタ領域と、前記ベース層内上部に前記各エミッタ領域をそれぞれ所定離間距離を設けて囲うように設けられたコレクタ領域と、前記ベース層、エミッタ領域、コレクタ領域上に設けられた絶縁層と、この絶縁層の前記エミッタ領域上方部分をそれぞれ所定形状に開口して形成されたエミッタコンタクトと、前記絶縁層の前記コレクタ領域上方部分を所定形状に開口して形成されたコレクタコンタクトと、前記絶縁層上に前記エミッタコンタクト、コレクタコンタクトのそれぞれを並列接続する所定パターンのエミッタ配線、コレクタ配線が設けられた配線層とを具備してなることを特徴とする半導体装置。
【請求項２】
半導体基板と、この半導体基板上部に成層されたベース層と、このベース層内上部に各列が基板面の第1の方向に等間隔で設けられると共に、奇数列目では所定ピッチで前記第1の方向に実質的に垂直な第2の方向に配列され、また偶数列目では前記奇数列目の配列に対し前記第2の方向に所定寸法だけずれた位置に前記所定ピッチで配列された複数のエミッタ領域と、前記ベース層内上部に前記各エミッタ領域をそれぞれ所定離間距離を設けて囲うように設けられたコレクタ領域と、前記ベース層、エミッタ領域、コレクタ領域上に設けられた絶縁層と、この絶縁層の前記エミッタ領域上方部分をそれぞれ所定形状に開口して形成されたエミッタコンタクトと、前記絶縁層の前記コレクタ領域上方部分を所定形状に開口し、前記エミッタコンタクトのそれぞれに対し隣接して配置されると共に、1つのエミッタコンタクトに対し離間距離が等しく配置された３つ以上のコレクタコンタクトと、前記絶縁層上に前記エミッタコンタクト、コレクタコンタクトのそれぞれを並列接続する所定パターンのエミッタ配線、コレクタ配線が設けられた配線層とを具備してなることを特徴とする半導体装置。
【請求項３】
縦方向に隣接する前記奇数列目と偶数列目に設けられた前記エミッタ領域は、それぞれ隣接するもの同士間の離間距離が等しく前記所定ピッチとなっていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
半導体基板と、この半導体基板内上部に成層されたベース層と、このベース層内上部に各列が基板面の第1の方向に等間隔で設けられると共に、奇数列目では所定ピッチで前記第1の方向に実質的に垂直な第2の方向に配列され、偶数列目同士では前記奇数列目の配列に対し前記所定ピッチの１／２だけずれた位置に前記所定ピッチで前記第2の方向に配列され、各列間で隣接するもの同士が正三角形の頂点に位置するよう設けられた複数のエミッタ領域と、前記ベース層内上部に前記各エミッタ領域をそれぞれ所定離間距離を設けて囲うように設けられたコレクタ領域と、前記エミッタ領域の配列方向に対し６０度の角度をなすように設けて前記コレクタ領域、エミッタ領域を区画するよう前記ベース層上部に設けられたガードリングと、前記ベース層、エミッタ領域、コレクタ領域上に設けられた絶縁層と、この絶縁層の前記エミッタ領域上方部分をそれぞれ所定形状に開口して形成されたエミッタコンタクトと、前記エミッタコンタクトのそれぞれに対し、該エミッタコンタクトを重心位置とした正三角形の頂点位置に、隣接する少なくとも該エミッタコンタクトを共有するようにして、前記絶縁層の前記コレクタ領域上方部分を所定形状に開口して形成されたコレクタコンタクトと、前記絶縁層の前記コレクタ領域を囲む半導体基板周囲のベース層上方部分を所定形状に開口して形成されたベースコンタクトと、前記絶縁層上に前記エミッタコンタクト、コレクタコンタクトのそれぞれを並列接続する所定パターンのエミッタ配線、コレクタ配線が設けられた配線層とを具備してなることを特徴とする半導体装置。
【請求項５】
相互に隣接する3つのエミッタコンタクトが二等辺三角形の頂点に位置するように設けられてなる請求項１に記載の半導体装置。