(57)【要約】【課題】  電解放出ディスプレイの薄膜トランジスタ装置の提供。【解決手段】  パターン化された第１ゲート金属層、第１ゲート金属層の下方に位置する第１ゲート絶縁層、パターン化された第２ゲート金属層、第２ゲート金属層の下方に位置する第２ゲート絶縁層を具え、該第２ゲート絶縁層の厚さが第１ゲート絶縁層の厚さより大きく、且つ第１、第２ゲート金属層の電圧がスレショルド電圧より大きい時、第１ゲート金属層の下方に位置するポリシリコン層チャネル領域の絶対電圧値が第２ゲート金属層下方に位置するポリシリコン層チャネル領域の絶対電圧値より低くなるよう形成されている。この構造により、高電圧操作に適合し、電解放出ディスプレイの薄膜トランジスタ装置が良好な保護を受ける。【選択図】        図２
2005093977.tif 000002
【特許請求の範囲】
【請求項１】
基板と、パターン化されたポリシリコン層と、パターン化された第１ゲート金属層と、第１ゲート絶縁層と、パターン化された第２ゲート金属層と、第２ゲート絶縁層とを具え、該基板は薄膜トランジスタ半導体領域を具え、該ポリシリコン層は該基板表面の薄膜トランジスタ半導体領域中に形成され、イオンドープされたソース領域とドレイン領域、及びソース領域とドレイン領域の間にあるチャネル領域を具え、該第１ゲート金属層は該ポリシリコン層の上方に位置し、該第１ゲート絶縁層は、該ポリシリコン層と該第１ゲート金属層の間に挟まれ、該第２ゲート金属層は該ポリシリコン層の上方に位置し、該第２ゲート絶縁層は、該ポリシリコン層と該第２ゲート金属層の間に位置し、該ポリシリコン層と該第２ゲート金属層の間に位置する第２ゲート絶縁層の厚さは該ポリシリコン層と該第１ゲート金属層の間に位置する第１ゲート絶縁層の厚さより厚く、且つ該第２ゲート金属層に印加される電圧がスレショルド電圧より大きいか或いは小さい時、該第１ゲート金属層の下方の該ポリシリコン層チャネル領域にかかる電圧絶対値は第２ゲート金属層下方のポリシリコン層チャネル領域にかかる電圧絶対値よりも低くなるよう形成されたことを特徴とする、電解放出ディスプレイの薄膜トランジスタ装置。
【請求項２】
請求項１記載の電解放出ディスプレイの薄膜トランジスタ装置において、基板材料が、ガラス、プラスチック、石英、シリコン或いは金属より選択されることを特徴とする、電解放出ディスプレイの薄膜トランジスタ装置。
【請求項３】
請求項１記載の電解放出ディスプレイの薄膜トランジスタ装置において、薄膜トランジスタがｐＭＯＳ或いはｎＭＯＳとされることを特徴とする、電解放出ディスプレイの薄膜トランジスタ装置。
【請求項４】
請求項１記載の電解放出ディスプレイの薄膜トランジスタ装置において、第１ゲート金属層と第２ゲート金属層が短絡するか或いは開路を形成することを特徴とする、電解放出ディスプレイの薄膜トランジスタ装置。
【請求項５】
請求項１記載の電解放出ディスプレイの薄膜トランジスタ装置において、第１ゲート金属層をポリシリコン層に投影した面積と第２ゲート金属層をポリシリコン層に投影した面積が分離するか、重畳するか或いは隣接することを特徴とする、電解放出ディスプレイの薄膜トランジスタ装置。
【請求項６】
請求項１記載の電解放出ディスプレイの薄膜トランジスタ装置において、第１ゲート金属層或いは第２ゲート金属層をポリシリコン層に投影した面積がソース領域とドレイン領域と重畳するか或いは不重畳とされることを特徴とする、電解放出ディスプレイの薄膜トランジスタ装置。
【請求項７】
請求項１記載の電解放出ディスプレイの薄膜トランジスタ装置において、ポリシリコン層のソース領域が画素データ保存用のコンデンサと組み合わされ、該ポリシリコン層のドレイン領域が電解放出ディスプレイの一つの電極と接続されたことを特徴とする、電解放出ディスプレイの薄膜トランジスタ装置。
【請求項８】
請求項７記載の電解放出ディスプレイの薄膜トランジスタ装置において、コンデンサ、薄膜トランジスタの第１ゲート金属層と第２ゲート金属層が更にスイッチングトランジスタのドレインに接続され、該スイッチングトランジスタのソースが電解放出ディスプレイのデータ線に接続されるか、或いは該コンデンサ、該薄膜トランジスタの第１ゲート金属層と第２ゲート金属層が更にスイッチングトランジスタのソースと接続され、該スイッチングトランジスタのドレインが電解放出ディスプレイのデータ線に接続され、該スイッチングトランジスタのゲートと電解放出ディスプレイの走査線が接続されたことを特徴とする、電解放出ディスプレイの薄膜トランジスタ装置。
【請求項９】
（ａ）基板を提供する工程、
（ｂ）パターン化したポリシリコン層を該基板の上に形成する工程、
（ｃ）第１ゲート絶縁層を形成する工程、
（ｄ）パターン化した第１ゲート金属層を形成する工程、
（ｅ）第２ゲート絶縁層を形成する工程、
（ｆ）パターン化した第２ゲート金属層を形成する工程、
以上の工程からなり、該ポリシリコン層と該第２ゲート金属層の間に位置する該第２ゲート絶縁層の厚さは該ポリシリコン層と該第１ゲート金属層の間に位置する該第１ゲート絶縁層の厚さより大きく形成し、且つ第２ゲート金属層にかかる電圧がスレショルド電圧より大きいか或いは小さい時、該第１ゲート金属層の下方に位置するポリシリコン層チャネル領域にかかる電圧絶対値が該第２ゲート金属層下方のポリシリコン層チャネル領域にかかる電圧絶対値よりも低くなるよう形成することを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法。
【請求項１０】
請求項９記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、基板材料を、ガラス、プラスチック、石英、シリコン或いは金属より選択することを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法。
【請求項１１】
請求項８記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、薄膜トランジスタがｐＭＯＳ或いはｎＭＯＳとされることを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法。
【請求項１２】
請求項８記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、第１ゲート金属層と第２ゲート金属層を短絡させるか或いは開路を形成させることを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法。
【請求項１３】
請求項９記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、第１ゲート金属層をポリシリコン層に投影した面積と第２ゲート金属層をポリシリコン層に投影した面積が分離するか、重畳するか或いは隣接するよう形成することを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法。
【請求項１４】
請求項９記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、（ｄ）の工程或いは（ｅ）の工程の後に、更に（ｄ１）或いは（ｅ１）の工程として、ポリシリコン層中にパターン化したソース領域とドレイン領域を形成する工程を具えたことを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法。
【請求項１５】
請求項１４記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、イオンドープしたソース領域とドレイン領域をイオンレイアウトにより形成することを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法。
【請求項１６】
請求項１４記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、（ｅ１）の工程の後に、更に、
（ｅ２）リソグラフィーエッチング工程を利用し、ソース領域、ドレイン領域、或いはゲート領域の上方に複数のコンタクトホールを形成する工程、
を具え、（ｆ）の工程で、パターン化した第２ゲート金属層とソース領域、ドレイン領域、或いはゲート領域に接続された導線を同時に形成することを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法。
【請求項１７】
請求項１４記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、第１ゲート金属層或いは第２ゲート金属層のポリシリコン層に投影した面積がソース領域或いはドレイン領域と重畳するか或いは不重畳となるよう形成することを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法。
【請求項１８】
請求項９記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、（ｆ）の工程の後に、
（ｇ）保護層を薄膜トランジスタの上に形成する工程、
を具えたことを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法。
【請求項１９】
請求項１８記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、（ｇ）の工程の後に、
（ｈ）導電ガラス層を形成する工程、
を具えたことを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一種の薄膜トランジスタ装置とその製造方法に係り、特に、電解放出ディスプレイの薄膜トランジスタ装置とその製造方法に関する。
【背景技術】
【０００２】
ディスプレイは現代の人々の生活中でますますその重要性を増しており、コンピュータ或いはインターネットの使用のほか、テレビジョン、携帯電話、ＰＤＡ、車用情報システム等はいずれもディスプレイを通した制御により情報を伝送する。重量、体積、及び健康方面の理由から、人々のフラットパネルディスプレイ使用の比率はますます高くなっている。新しいディスプレイ技術中、電解放出ディスプレイは映像管の高画質の長所を有し、伝統的な液晶パネルの視角がはっきりせず、使用温度範囲が小さく、反応が遅い欠点に対して、高い製造率、高速反応、良好な強調表示性能、高い行動効率、良好な斜め方向認識性等の長所を有する。電解放出ディスプレイは自己発光のフラットパネルディスプレイであり、構造中に高効率の蛍光膜技術を使用するため、屋外の陽光下で使用しても、優れた輝度表現を提供し、液晶表示技術との競争力を有し、それに代わることのできる新技術と見なされている。
【０００３】
電解放出ディスプレイの原理は伝統的なＣＲＴに類似し、真空中で電子を発射してりん光パネルに衝突させる。しかし、構造上、ＣＲＴは単一電子銃で電子ビームを発射して偏向板を通じて電子ビームの方向を制御する。電解放出ディスプレイは数十万個のアクティブ冷発射子で構成され、各画素が固定され独立した電子発射子を有し、偏向板を使用する必要がない。作業電圧方面では、ＣＲＴの必要とする電圧は約１５−３０ＫＶであるが、電解放出ディスプレイのカソード電圧は僅かに１ＫＶである。
【０００４】
特許文献１には、図１に示される電解放出ディスプレイが記載され、それは、複数の薄膜トランジスタ２２、複数のカーボンナノチューブ２４、及び蛍光層２９を具えた透明電極３８で構成され、そのうちカーボンナノチューブ２４はチャネル４２を通じて薄膜トランジスタ２２のドレイン３２と接続されている。しかし、一つの画素中に僅かに一つの薄膜トランジスタ２２を使用して電解放出ディスプレイを流れる電流の大きさを制御しており、アノードバイアス電圧が増大して、電解放出ディスプレイを流れる電流を切断しなければならない時、電解放出ディスプレイは薄膜トランジスタ素子にあって相当に大きな電圧降下を有し、このとき素子にパンチオフ或いはゲート酸化層ブレークダウン現象を発生し、トランジスタ素子の失効により電解放出ディスプレイの画素の正常操作不能がもたらされる。
【０００５】
【特許文献１】米国特許第６，５２５，４５３号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の主要な目的は、一種の電解放出ディスプレイの薄膜トランジスタ装置を提供することにあり、それは、変調可能な耐高電圧素子を利用し分圧の目的を達成し、トランジスタ素子の異なる端間にかかる電圧差を減らし、これによりトランジスタの高電圧操作による毀損を防止し、その駆動素子を保護し、高電圧操作による厳重な退化現象の発生を防止したものとする。さらにこの装置をアクティブマトリクス電解放出ディスプレイの画素中の電圧制御電流源装置に応用し、電解放出ディスプレイ装置の安定電流源を提供する。
【０００７】
本発明のもう一つの目的は、電解放出ディスプレイの薄膜トランジスタの製造方法を提供することにあり、それは工程中に金属接続導線を整合してサブゲートとなし、トランジスタ装置の異なる端間の電圧差を減らし、これによりトランジスタの高電圧操作による毀損を防止し、且つ余分のマスクを必要とせずにこの機能を達成できるようにする方法である。サブゲートのゲート酸化層の厚さは比較的厚く、その形成するトランジスタは耐高電圧で、もとのゲートトランジスタを良好に保護し、装置の失効を減らす。
【０００８】
上述の目的を達成するため、本発明の電解放出ディスプレイの薄膜トランジスタ装置は、基板と、ポリシリコン層と、パターン化された第１ゲート金属層と、第１ゲート絶縁層と、パターン化された第２ゲート金属層と、第２ゲート絶縁層とを具え、該基板は薄膜トランジスタ半導体領域を具え、ポリシリコン層は該基板表面の薄膜トランジスタ半導体領域中に形成され、イオンドープされたソース領域とドレイン領域、及びソース領域とドレイン領域の間にあるチャネル領域を具え、該第１ゲート金属層は該ポリシリコン層の上方に位置し、該第１ゲート絶縁層は、該ポリシリコン層と該第１ゲート金属層の間に挟まれ、該第２ゲート金属層は該ポリシリコン層の上方に位置し、該第２ゲート絶縁層は、該ポリシリコン層と該第２ゲート金属層の間に位置する。そのうち、該ポリシリコン層と該第２ゲート金属層の間に位置する第２ゲート絶縁層の厚さは該ポリシリコン層と該第１ゲート金属層の間に位置する第１ゲート絶縁層の厚さより厚く、且つ該第２ゲート金属層に印加される電圧がスレショルド電圧より大きいか或いは小さい時、該第１ゲート金属層の下方の該ポリシリコン層チャネル領域にかかる電圧絶対値は第２ゲート金属層下方のポリシリコン層チャネル領域にかかる電圧絶対値よりも低くなるよう形成されている。
【０００９】
上述の目的を達成するため、本発明の電解放出ディスプレイの薄膜トランジスタ製造方法は、
（ａ）基板を提供する工程、
（ｂ）パターン化したポリシリコン層を該基板の上に形成する工程、
（ｃ）第１ゲート絶縁層を形成する工程、
（ｄ）パターン化した第１ゲート金属層を形成する工程、
（ｅ）第２ゲート絶縁層を形成する工程、
（ｆ）パターン化した第２ゲート金属層を形成する工程、
からなる。そのうち、該ポリシリコン層と該第２ゲート金属層の間に位置する該第２ゲート絶縁層の厚さは該ポリシリコン層と該第１ゲート金属層の間に位置する該第１ゲート絶縁層の厚さより大きくなるよう形成する。且つ第２ゲート金属層にかかる電圧がスレショルド電圧より大きいか或いは小さい時、該第１ゲート金属層の下方に位置するポリシリコン層チャネル領域にかかる電圧絶対値は該第２ゲート金属層下方のポリシリコン層チャネル領域にかかる電圧絶対値よりも低くなるよう形成する。
【課題を解決するための手段】
【００１０】
請求項１の発明は、基板と、パターン化されたポリシリコン層と、パターン化された第１ゲート金属層と、第１ゲート絶縁層と、パターン化された第２ゲート金属層と、第２ゲート絶縁層とを具え、該基板は薄膜トランジスタ半導体領域を具え、該ポリシリコン層は該基板表面の薄膜トランジスタ半導体領域中に形成され、イオンドープされたソース領域とドレイン領域、及びソース領域とドレイン領域の間にあるチャネル領域を具え、該第１ゲート金属層は該ポリシリコン層の上方に位置し、該第１ゲート絶縁層は、該ポリシリコン層と該第１ゲート金属層の間に挟まれ、該第２ゲート金属層は該ポリシリコン層の上方に位置し、該第２ゲート絶縁層は、該ポリシリコン層と該第２ゲート金属層の間に位置し、該ポリシリコン層と該第２ゲート金属層の間に位置する第２ゲート絶縁層の厚さは該ポリシリコン層と該第１ゲート金属層の間に位置する第１ゲート絶縁層の厚さより厚く、且つ該第２ゲート金属層に印加される電圧がスレショルド電圧より大きいか或いは小さい時、該第１ゲート金属層の下方の該ポリシリコン層チャネル領域にかかる電圧絶対値は第２ゲート金属層下方のポリシリコン層チャネル領域にかかる電圧絶対値よりも低くなるよう形成されたことを特徴とする、電解放出ディスプレイの薄膜トランジスタ装置としている。
請求項２の発明は、請求項１記載の電解放出ディスプレイの薄膜トランジスタ装置において、基板材料が、ガラス、プラスチック、石英、シリコン或いは金属より選択されることを特徴とする、電解放出ディスプレイの薄膜トランジスタ装置としている。
請求項３の発明は、請求項１記載の電解放出ディスプレイの薄膜トランジスタ装置において、薄膜トランジスタがｐＭＯＳ或いはｎＭＯＳとされることを特徴とする、電解放出ディスプレイの薄膜トランジスタ装置としている。
請求項４の発明は、請求項１記載の電解放出ディスプレイの薄膜トランジスタ装置において、第１ゲート金属層と第２ゲート金属層が短絡するか或いは開路を形成することを特徴とする、電解放出ディスプレイの薄膜トランジスタ装置としている。
請求項５の発明は、請求項１記載の電解放出ディスプレイの薄膜トランジスタ装置において、第１ゲート金属層をポリシリコン層に投影した面積と第２ゲート金属層をポリシリコン層に投影した面積が分離するか、重畳するか或いは隣接することを特徴とする、電解放出ディスプレイの薄膜トランジスタ装置としている。
請求項６の発明は、請求項１記載の電解放出ディスプレイの薄膜トランジスタ装置において、第１ゲート金属層或いは第２ゲート金属層をポリシリコン層に投影した面積がソース領域とドレイン領域と重畳するか或いは不重畳とされることを特徴とする、電解放出ディスプレイの薄膜トランジスタ装置としている。
請求項７の発明は、請求項１記載の電解放出ディスプレイの薄膜トランジスタ装置において、ポリシリコン層のソース領域が画素データ保存用のコンデンサと組み合わされ、該ポリシリコン層のドレイン領域が電解放出ディスプレイの一つの電極と接続されたことを特徴とする、電解放出ディスプレイの薄膜トランジスタ装置としている。
請求項８の発明は、請求項７記載の電解放出ディスプレイの薄膜トランジスタ装置において、コンデンサ、薄膜トランジスタの第１ゲート金属層と第２ゲート金属層が更にスイッチングトランジスタのドレインに接続され、該スイッチングトランジスタのソースが電解放出ディスプレイのデータ線に接続されるか、或いは該コンデンサ、該薄膜トランジスタの第１ゲート金属層と第２ゲート金属層が更にスイッチングトランジスタのソースと接続され、該スイッチングトランジスタのドレインが電解放出ディスプレイのデータ線に接続され、該スイッチングトランジスタのゲートと電解放出ディスプレイの走査線が接続されたことを特徴とする、電解放出ディスプレイの薄膜トランジスタ装置としている。
請求項９の発明は、
（ａ）基板を提供する工程、
（ｂ）パターン化したポリシリコン層を該基板の上に形成する工程、
（ｃ）第１ゲート絶縁層を形成する工程、
（ｄ）パターン化した第１ゲート金属層を形成する工程、
（ｅ）第２ゲート絶縁層を形成する工程、
（ｆ）パターン化した第２ゲート金属層を形成する工程、
以上の工程からなり、該ポリシリコン層と該第２ゲート金属層の間に位置する該第２ゲート絶縁層の厚さは該ポリシリコン層と該第１ゲート金属層の間に位置する該第１ゲート絶縁層の厚さより大きく形成し、且つ第２ゲート金属層にかかる電圧がスレショルド電圧より大きいか或いは小さい時、該第１ゲート金属層の下方に位置するポリシリコン層チャネル領域にかかる電圧絶対値が該第２ゲート金属層下方のポリシリコン層チャネル領域にかかる電圧絶対値よりも低くなるよう形成することを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法としている。
請求項１０の発明は、請求項９記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、基板材料を、ガラス、プラスチック、石英、シリコン或いは金属より選択することを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法としている。
請求項１１の発明は、請求項８記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、薄膜トランジスタがｐＭＯＳ或いはｎＭＯＳとされることを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法としている。
請求項１２の発明は、請求項８記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、第１ゲート金属層と第２ゲート金属層を短絡させるか或いは開路を形成させることを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法としている。
請求項１３の発明は、請求項９記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、第１ゲート金属層をポリシリコン層に投影した面積と第２ゲート金属層をポリシリコン層に投影した面積が分離するか、重畳するか或いは隣接するよう形成することを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法としている。
請求項１４の発明は、請求項９記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、（ｄ）の工程或いは（ｅ）の工程の後に、更に（ｄ１）或いは（ｅ１）の工程として、ポリシリコン層中にパターン化したソース領域とドレイン領域を形成する工程を具えたことを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法としている。
請求項１５の発明は、請求項１４記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、イオンドープしたソース領域とドレイン領域をイオンレイアウトにより形成することを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法としている。
請求項１６の発明は、請求項１４記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、（ｅ１）の工程の後に、更に、
（ｅ２）リソグラフィーエッチング工程を利用し、ソース領域、ドレイン領域、或いはゲート領域の上方に複数のコンタクトホールを形成する工程、
を具え、（ｆ）の工程で、パターン化した第２ゲート金属層とソース領域、ドレイン領域、或いはゲート領域に接続された導線を同時に形成することを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法としている。
請求項１７の発明は、請求項１４記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、第１ゲート金属層或いは第２ゲート金属層のポリシリコン層に投影した面積がソース領域或いはドレイン領域と重畳するか或いは不重畳となるよう形成することを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法としている。
請求項１８の発明は、請求項９記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、（ｆ）の工程の後に、
（ｇ）保護層を薄膜トランジスタの上に形成する工程、
を具えたことを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法としている。
請求項１９の発明は、請求項１８記載の電解放出ディスプレイの薄膜トランジスタ製造方法において、（ｇ）の工程の後に、
（ｈ）導電ガラス層を形成する工程、
を具えたことを特徴とする、電解放出ディスプレイの薄膜トランジスタ製造方法としている。
【発明の効果】
【００１１】
本発明は、一種の電解放出ディスプレイの薄膜トランジスタ装置を提供することにあり、それは、変調可能な耐高電圧素子を利用し分圧の目的を達成し、トランジスタ素子の異なる端間にかかる電圧差を減らし、これによりトランジスタの高電圧操作による毀損を防止し、その駆動素子を保護し、高電圧操作による厳重な退化現象の発生を防止したものとする。さらにこの装置をアクティブマトリクス電解放出ディスプレイの画素中の電圧制御電流源装置に応用し、電解放出ディスプレイ装置の安定電流源を提供する。
【００１２】
本発明はまた、電解放出ディスプレイの薄膜トランジスタの製造方法を提供することにあり、それは工程中に金属接続導線を整合してサブゲートとなし、トランジスタ装置の異なる端間の電圧差を減らし、これによりトランジスタの高電圧操作による毀損を防止し、且つ余分のマスクを必要とせずにこの機能を達成できるようにする方法である。サブゲートのゲート酸化層の厚さは比較的厚く、その形成するトランジスタは耐高電圧で、もとのゲートトランジスタを良好に保護し、装置の失効を減らす。
【発明を実施するための最良の形態】
【００１３】
本発明の電解放出ディスプレイの薄膜トランジスタ装置は、画素中に、材料をガラス、プラスチック、石英、シリコン或いは金属より選択した基板と、該基板表面の薄膜トランジスタ半導体領域に形成されてイオンドープされたソース領域とドレイン領域を具えたポリシリコン層と、該ポリシリコン層の上方のゲート領域に位置する第１ゲート金属層と、該ポリシリコン層と該第１ゲート金属層の間に位置する第１ゲート絶縁層と、該ポリシリコン層の上方のゲート領域に位置する第２ゲート金属層と、該ポリシリコン層と該第２ゲート金属層の間に位置する第２ゲート絶縁層と、を具え、そのうち、ポリシリコン層と第２ゲート金属層の間の第２ゲート絶縁層の厚さが、ポリシリコン層と第１ゲート金属層の間の第１ゲート絶縁層の厚さより大きく、これにより、第２ゲート絶縁層が高電圧により引き起こされるゲート絶縁層電圧ブレークダウンを防止する。
【００１４】
薄膜トランジスタ構造の各部分の相対位置については以下のとおりである。第１ゲート金属層を第１ポリシリコン層に投影した面積と、第２ゲート金属層を該ポリシリコン層に投影した面積は、分離、重畳、或いは隣接可能である。第１ゲート金属層と第２ゲート金属層の間は接続されるか或いは短絡（ｓｈｏｒｔｓ）するか、或いは不接続とされて開路（ｏｐｅｎ）を形成する。第１ゲート金属層或いは第２ゲート金属層をポリシリコン層に投影した面積とソース領域或いはドレイン領域の相対位置に制限はなく、重畳構造或いは非重畳構造とされうる。
【００１５】
該電解放出ディスプレイの薄膜トランジスタ形態に制限はなく、ｐＭＯＳ或いはｎＭＯＳとされ得て、且つ薄膜トランジスタの活性層材料に制限はなく、任意の半導体或いは化合物半導体とされうる。薄膜トランジスタ操作時に、第１ゲート金属層下方に位置するポリシリコン層チャネルにかかる電圧絶対値は第２ゲート金属層下方のポリシリコン層チャネル領域にかかる電圧絶対値より低い。即ち、ｎＭＯＳでは、第１ゲート金属層は第２ゲート金属層よりソース領域に近く、ｐＭＯＳでは、第１ゲート金属層は第２ゲート金属層よりドレイン領域に近い。
【００１６】
本発明の電解放出ディスプレイの薄膜トランジスタ製造方法は、材料をガラス、プラスチック、石英、シリコン或いは金属より選択した基板を提供し、該基板上にパターン化したポリシリコン層を形成し、第１ゲート絶縁層を形成し、パターン化した第１ゲート金属層を形成し、第２ゲート絶縁層を形成し、パターン化した第２ゲート金属層を形成する。そのうち、該ポリシリコン層と該第２ゲート金属層の間に挟まれた第２ゲート絶縁層の厚さは該ポリシリコン層と該第１ゲート金属層の間に挟まれた該第１ゲート絶縁層の厚さよりも大きい。該薄膜トランジスタを操作する時、該第１ゲート金属層の下方のポリシリコン層チャネル領域にかかる絶対電圧値は第２ゲート金属層下方のポリシリコン層チャネル領域にかかる絶対電圧値より低い。
【００１７】
このサブゲートを具えたトランジスタを単一ゲート金属層のトランジスタに較べて更に大きな導通抵抗（Ｒｃｈ）と非導通抵抗（Ｉｏｆｆ）を有する。この構造により大部分の電圧は第２ゲート金属層のトランジスタにかかり、第１ゲート金属層のトランジスタにかかる電圧はこれにより減少し、また第２ゲート金属層のトランジスタが比較的厚いゲート酸化層を有するため、高電圧により引き起こされるゲート絶縁層電圧ブレークダウンによる装置の毀損を防止する。製造工程方面では、第２ゲート絶縁層がその他の構造工程中の金属導線と同時に形成され、例えばソース領域、ドレイン領域、或いはゲート領域の導線と同時に形成され、即ち単一ゲートトランジスタ工程を利用し、第１ゲート絶縁層と導線層間の層間絶縁層（ｉｎｔｅｒｌａｙｅｒ  ｄｉｅｌｅｃｔｒｉｃｓ）を第２ゲート絶縁層としてサブゲート構造を有する薄膜トランジスタの製作を達成し、余分にマスクを必要とせず、ゆえに電解放出ディスプレイの製造中、サブゲート構造を有するトランジスタと周知の単一ゲートトランジスタの製造工程数は同じである。
【００１８】
本発明のパターン化された第１ゲート金属層と第２ゲート金属層の形成方法に制限はなく、任意の形態のトランジスタ製造フローとされ得るが、好ましくはリソグラフィーとエッチング工程により形成される。ソース領域とドレイン領域の形成には、好ましくはイオンレイアウトが利用され、ソース領域とドレイン領域の製造フローに制限はないが、好ましくはパターン化された第１ゲート金属層形成後に実施される。本発明の薄膜トランジスタ製造方法は、第２ゲート金属層形成後に、更に保護層を該薄膜トランジスタ上に堆積させてトランジスタを保護するのが好ましい。更に好ましくは、更に導電ガラス層（ＩＴＯ）或いはカーボンナノチューブを保護層の上に形成し、電解放出ディスプレイの電極を形成し、そのうち、該保護層内にはチャネルがあり、これにより電解放出ディスプレイの電極と薄膜トランジスタの電極が接続される。
【実施例１】
【００１９】
本実施例中の電解放出ディスプレイの薄膜トランジスタ２００はｎＭＯＳとされ、図２に示されるようであり、その製造方法は、ガラス基板２１０を提供し、該ガラス基板２１０上にパターン化したポリシリコン層２２０を形成し、第１ゲート絶縁層２３０を形成し、パターン化した第１ゲート金属層２４０、ポリシリコン層２２０のソース領域２７０、ポリシリコン層２２０のドレイン領域２８０を形成し、第２ゲート絶縁層２５０を形成し、パターン化した第２ゲート金属層２６０を形成する。そのうち、該ポリシリコン層２２０と該第２ゲート金属層２６０の間に挟まれた第２ゲート絶縁層２５０の厚さは該ポリシリコン層２２０と該第１ゲート金属層２４０の間に挟まれた該第１ゲート絶縁層２３０の厚さよりも大きい。該薄膜トランジスタ２００中、第１ゲート金属層２４０は第２ゲート金属層２６０よりもトランジスタのソース領域２７０に接近する。
【００２０】
第１ゲート金属層２４０をポリシリコン層２２０に投影した領域と第２ゲート金属層２６０をポリシリコン層２２０に投影した領域は相互に不重畳であり、その最も接近した距離はｘとされる。第１ゲート金属層２４０と第２ゲート金属層２６０の間は不接続で開路（ｏｐｅｎｓ）とされている。第１ゲート金属層２４０或いは第２ゲート金属層２６０をポリシリコン層２２０に投影した面積とソース領域２７０或いはドレイン領域２８０とは相互に接続するがしかし不重畳である。
【００２１】
本実施例で製造される電解放出ディスプレイの薄膜トランジスタは、サブゲート（第２ゲート金属層２６０）を具えたトランジスタが単一ゲート金属層を具えたトランジスタよりも更に大きな導通抵抗（Ｒｃｈ）と非導通抵抗（Ｉｏｆｆ）を有することを利用し、この構造は、大部分の電圧が第２ゲート金属層２６０にかかり、第１ゲート金属層２４０のトランジスタにかかる電圧はこれにより減少する。また、第２ゲート金属層２６０のトランジスタが比較的厚いゲート酸化層（第２ゲート絶縁層２５０）を有するため、高電圧により引き起こされるゲート絶縁層電圧ブレークダウンによる装置の毀損を防止できる。
【実施例２】
【００２２】
本実施例は電解放出ディスプレイの薄膜製造フローとされ、その構造は図３に示されるとおりであり、そのうち、薄膜トランジスタ３００はｎＭＯＳとされ、製造方法は、ガラス基板３１０を提供し、該ガラス基板３１０上にパターン化したポリシリコン層３２０を形成し、第１ゲート絶縁層３３０を堆積させ、パターン化した第１ゲート金属層３４０、ポリシリコン層３２０のソース領域３７０、ポリシリコン層３２０のドレイン領域３８０を形成し、第２ゲート絶縁層３５０を形成し、並びに第２ゲート絶縁層３５０をエッチングして該第２ゲート絶縁層３５０内に薄膜トランジスタ３００のドレインと接続されたチャネルを具備させ、導電金属層を堆積させてパターン化した第２ゲート金属層３６０とドレイン導線層４００を形成し、更に保護層４１０を該薄膜トランジスタ３００の上に堆積させてトランジスタを保護し、更に導電ガラス層（ＩＴＯ）４２０を保護層の上に形成して電解放出ディスプレイの電極を形成し、そのうちドレイン導線層４００と該導電ガラス層（ＩＴＯ）４２０を接続させる（図示せず）。
【００２３】
薄膜トランジスタ３００の構造中、ポリシリコン層３２０と該第２ゲート金属層３６０の間に挟まれた第２ゲート絶縁層３５０の厚さは該ポリシリコン層３２０と該第１ゲート金属層３４０の間に挟まれた該第１ゲート絶縁層３３０の厚さよりも大きい。該薄膜トランジスタ３００中、第１ゲート金属層３４０は第２ゲート金属層３６０よりもトランジスタのソース領域３７０に接近する。第１ゲート金属層３４０をポリシリコン層３２０に投影した領域と第２ゲート金属層３６０をポリシリコン層３２０に投影した領域は重畳し、その重畳幅ｘとされる。第１ゲート金属層３４０と第２ゲート金属層３６０の間は不接続で開路（ｏｐｅｎｓ）とされている。第１ゲート金属層３４０或いは第２ゲート金属層３６０をポリシリコン層３２０に投影した面積とソース領域３７０或いはドレイン領域３８０とは相互に接続するがしかし不重畳である。
【００２４】
本実施例で製造される電解放出ディスプレイの薄膜トランジスタは、サブゲート（第２ゲート金属層３６０）を具えたトランジスタが単一ゲート金属層を具えたトランジスタよりも更に大きな導通抵抗（Ｒｃｈ）と非導通抵抗（Ｉｏｆｆ）を有することを利用し、この構造は、大部分の電圧が第２ゲート金属層３６０にかかり、第１ゲート金属層３４０のトランジスタにかかる電圧はこれにより減少する。また、第２ゲート金属層３６０のトランジスタが比較的厚いゲート酸化層（第２ゲート絶縁層３５０）を有するため、高電圧により引き起こされるゲート絶縁層電圧ブレークダウンによる装置の毀損を防止できる。並びに製造工程の整合方面で、第２ゲート金属層３６０がソース領域、ドレイン領域、或いはゲート領域に接続される導線と同時に形成されるため、単一ゲートトランジスタ工程と比較すると、製造工程数は同じであり、余分にマスクを使用する必要がない。
【実施例３】
【００２５】
本実施例は電解放出ディスプレイの画素回路構造とされ、その構造は図４に示されるとおりであり、そのうち、薄膜トランジスタ１４０は実施例１の構造が利用され、画素回路中には画素データ保存用のコンデンサ１１０、スイッチングトランジスタ１２０、電解放出ディスプレイ電極１３０が組み合わされ、そのうち、スイッチングトランジスタ１２０の主要な機能は画素データの書き込みであり、コンデンサ１１０の主要な機能は書き込まれた画素データを保存することで、薄膜トランジスタの第１ゲートと第２ゲートは電圧制御電流源とされて電解放出ディスプレイを流れる電流の大きさを制御し、コンデンサ１１０と薄膜トランジスタ１４０のソース領域は接続され、薄膜トランジスタ１４０のドレイン領域は電解放出ディスプレイ電極１３０と接続される。スイッチングトランジスタ１２０のドレインはコンデンサ１１０、薄膜トランジスタの第１ゲート、及び薄膜トランジスタの第２ゲートと接続され、スイッチングトランジスタ１２０のドレインとゲートはそれぞれデータ線１５０と走査線１６０に接続されている。スイッチングトランジスタ１２０が走査線１６０により起動時に、コンデンサ１１０はこれに伴いデータ線１５０より伝送された画素データを書き込み、その後、スイッチングトランジスタ１２０が切断される時、薄膜トランジスタの第１ゲートと第２ゲートはコンデンサ１１０により薄膜トランジスタ１４０のチャネルを流れる電流の大きさを制御する。第２ゲートに形成されたトランジスタ絶縁層の厚さは比較的厚く耐高圧であるため、第１ゲートがゲートトランジスタとされて良好な保護を受ける。このほか、製造フロー上、該薄膜トランジスタ１４０の第２ゲートはデータ線１５０と同一工程で完成可能で、これによりサブゲートトランジスタの製造工程を簡易化できる。
【図面の簡単な説明】
【００２６】
【図１】周知の電解放出ディスプレイの薄膜トランジスタ装置表示図である。
【図２】本発明の電解放出ディスプレイの薄膜トランジスタ装置表示図である。
【図３】本発明の電解放出ディスプレイの薄膜トランジスタ装置のもう一つの実施例の表示図である。
【図４】本発明の薄膜トランジスタを利用して形成した画素回路構造図である。
【符号の説明】
【００２７】
２２  薄膜トランジスタ                ２４  カーボンナノチューブ
２６  基板                            ３０  ソース
３２  ドレイン                        ３４  ゲート
３８  透明電極                        ３９  蛍光層
４２  チャネル
２００  薄膜トランジスタ              ２１０  基板
２２０  ポリシリコン層                ２３０  第１ゲート絶縁層
２４０  第１ゲート金属層              ２５０  第２ゲート絶縁層
２６０  第２ゲート金属層              ２７０  ソース領域
２８０  ドレイン領域                  ３００  薄膜トランジスタ
３１０  基板                          ３２０  ポリシリコン層
３３０  第１ゲート絶縁層              ３４０  第１ゲート金属層
３５０  第２ゲート絶縁層              ３６０  第２ゲート金属層
３７０  ソース領域                    ３８０  ドレイン領域
４００  ドレイン導線層                ４１０  保護層
４２０  導電ガラス層（ＩＴＯ）        １１０  コンデンサ
１２０  スイッチングトランジスタ      １３０  電解放出ディスプレイ電極
１４０  薄膜トランジスタ              １５０  データ線
１６０  走査線
【図１】
2005093977.tif 000003
【図２】
2005093977.tif 000004
【図３】
2005093977.tif 000005
【図４】
2005093977.tif 000006