(57)【要約】【課題】電気的異方性を有する有機半導体層から成るチャネル形成領域が高い電気導電性を示し得る構造を有する電界効果型トランジスタを提供する。【解決手段】電界効果型トランジスタは、ゲート電極１２、ソース／ドレイン電極１４、及び、ソース／ドレイン電極１４間に設けられたチャネル形成領域１６を備えており、該チャネル形成領域１６は電気的異方性を有する有機半導体層１５から成り、少なくとも、一方のソース／ドレイン電極１４Ａの縁部１４ａと対向する他方のソース／ドレイン電極１４Ｂの縁部１４ｂは直線ではない。【選択図】  図３
2005093633.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極、ソース／ドレイン電極、及び、ソース／ドレイン電極間に設けられたチャネル形成領域を備えた電界効果型トランジスタであって、
該チャネル形成領域は、電気的異方性を有する有機半導体層から成り、
少なくとも、一方のソース／ドレイン電極の縁部と対向する他方のソース／ドレイン電極の縁部は直線ではないことを特徴とする電界効果型トランジスタ。
【請求項２】
一方のソース／ドレイン電極の縁部も直線ではないことを特徴とする請求項１に記載の電界効果型トランジスタ。
【請求項３】
一方のソース／ドレイン電極の縁部から他方のソース／ドレイン電極の縁部までの距離は不変であることを特徴とする請求項２に記載の電界効果型トランジスタ。
【請求項４】
一方のソース／ドレイン電極の縁部及び他方のソース／ドレイン電極の縁部の内の少なくとも一方の描く軌跡は、円の一部、楕円の一部、双曲線の一部、又は、２次以上の多項式によって表現される曲線の一部であることを特徴とする請求項３に記載の電界効果型トランジスタ。
【請求項５】
一方のソース／ドレイン電極の縁部、及び、他方のソース／ドレイン電極の縁部の内の少なくとも一方の描く軌跡は、３以上の線分の組合せであることを特徴とする請求項３に記載の電界効果型トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタに関し、より詳しくは、チャネル形成領域が有機半導体層から構成された、所謂有機電界効果型トランジスタに関する。
【背景技術】
【０００２】
従来のシリコン半導体基板等から半導体装置を製造する場合、フォトリソグラフィ技術や各種の薄膜形成技術が用いられている。ところが、これらの生産技術は複雑であり、半導体装置の製造に長時間を必要とし、半導体装置の製造コストの低減に対する大きな障害となっている。また、従来の半導体装置は所謂バルクであり、可撓性や柔軟性が要求される分野への応用が困難である。更には、ムーアの法則に象徴されるように、高速化（集積）の限界が見えつつある。
【０００３】
このような従来のシリコン半導体基板等に基づく半導体装置に代わる電子素子、例えば、電界効果型トランジスタ（ＦＥＴ）として、導電性高分子材料を用いた素子の研究、開発が鋭意進められており、柔軟、且つ、安価なプラスチック・エレクトロニクスという新しい分野が拓かれつつある。
【０００４】
チャネル形成領域が有機半導体層から構成された所謂有機電界効果型トランジスタが、例えば、特開平１０−２７０７１２や特開２０００−２６９５１５から周知である。
【０００５】
【特許文献１】特開平１０−２７０７１２
【特許文献２】特開２０００−２６９５１５
【特許文献３】特表２００２−５２２９０７
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、このような有機電界効果型トランジスタにあっては、一方のソース／ドレイン電極の縁部、及び、この一方のソース／ドレイン電極と対向する他方のソース／ドレイン電極の縁部は、平行な直線から構成されている。また、チャネル形成領域を構成する有機半導体結晶の多くは電気的異方性を示す。そして、有機半導体材料を、例えば、塗布、乾燥することで有機半導体結晶層から成るチャネル形成領域を形成したとき、場合によっては、有機半導体結晶の高い電気導電性を有する結晶軸の多くが、ソース／ドレイン電極の縁部と平行となってしまい、有機半導体結晶層から成るチャネル形成領域が、全体として、低い電気導電性しか示さないことがある。
【０００７】
特表２００２−５２２９０７には、ソース電極及びドレイン電極が夫々渦巻状の延在部を有する薄膜トランジスタが開示されているが、この薄膜トランジスタのチャネル形成領域は非晶質シリコンから成る。特表２００２−５２２９０７には、有機電界効果型トランジスタに関して何ら言及されていないし、電気的異方性を有する有機半導体層から成るチャネル形成領域を有する電界効果型トランジスタ固有の問題点に関しても何ら言及されていない。
【０００８】
従って、本発明の目的は、電気的異方性を有する有機半導体層から成るチャネル形成領域が高い電気導電性を示し得る構造を有する電界効果型トランジスタを提供することにある。
【課題を解決するための手段】
【０００９】
上記の目的を達成するための本発明の電界効果型トランジスタは、ゲート電極、ソース／ドレイン電極、及び、ソース／ドレイン電極間に設けられたチャネル形成領域を備えており、
該チャネル形成領域は、電気的異方性を有する有機半導体層から成り、
少なくとも、一方のソース／ドレイン電極の縁部と対向する他方のソース／ドレイン電極の縁部は直線ではないことを特徴とする。
【００１０】
本発明の電界効果型トランジスタにあっては、一方のソース／ドレイン電極の縁部は直線状であってもよいが、一方のソース／ドレイン電極の縁部も直線ではないことことが好ましい。そして、この場合、一方のソース／ドレイン電極の縁部から他方のソース／ドレイン電極の縁部までの距離は不変（等距離）であること、即ち、広くは、一方のソース／ドレイン電極の縁部と他方のソース／ドレイン電極の縁部とは平行であることが一層好ましい。具体的には、一方のソース／ドレイン電極の縁部の任意の点から、この点を通る法線が他方のソース／ドレイン電極と交わる点までの距離は等しいことが一層好ましい。尚、ソース／ドレイン電極の延びる方向とこの法線の成す角度の最大値は出来る限り大きいことが望ましく、例えば、最大値として±８０度を挙げることができる。更には、一方のソース／ドレイン電極の縁部及び他方のソース／ドレイン電極の縁部の描く軌跡は、本質的には任意の曲線とすることができるが、一方のソース／ドレイン電極の縁部及び他方のソース／ドレイン電極の縁部の内の少なくとも一方の描く軌跡は、例えば、円の一部；円の一部を複数、組合せた軌跡；楕円の一部；楕円の一部を複数、組合せた軌跡；双曲線の一部；双曲線の一部を複数、組合せた軌跡；２次以上の多項式によって表現される曲線の一部；２次以上の多項式によって表現される曲線の一部を複数、組合せた軌跡；「Ｓ」字曲線；サイン曲線あるいはコサイン曲線の一部；円の一部、楕円の一部、双曲線の一部、２次以上の多項式によって表現される曲線の一部、サイン曲線あるいはコサイン曲線の一部を任意に組合せた軌跡であることが好ましい。あるいは又、３以上の線分の組合せであることが好ましい。尚、３以上の線分の組合せとする場合、具体的には、例えば、正六角形の３辺、正七角形の３辺、正八角形の３辺又は４辺、正九角形の３辺又は４辺、正十角形の３辺、４辺又は５辺を例示することができる。また、線分と線分が接合する部分は丸みを帯びていてもよい。
【００１１】
本発明の電界効果型トランジスタの具体的な構造として、以下の４種類の構造を例示することができる。
【００１２】
即ち、第１の構造を有する電界効果型トランジスタは、
（Ａ）基体上に形成されたゲート電極、
（Ｂ）ゲート電極上に形成されたゲート絶縁膜、
（Ｃ）ゲート絶縁膜上に形成されたソース／ドレイン電極、並びに、
（Ｄ）ソース／ドレイン電極の間であってゲート絶縁膜上に形成された、電気的異方性を有する有機半導体層から成るチャネル形成領域、
を備えている。
【００１３】
また、第２の構造を有する電界効果型トランジスタは、
（Ａ）基体上に形成されたゲート電極、
（Ｂ）ゲート電極上に形成されたゲート絶縁膜、
（Ｃ）ゲート絶縁膜上に形成された、電気的異方性を有する有機半導体層から成るチャネル形成領域、並びに、
（Ｄ）有機半導体層上に形成されたソース／ドレイン電極、
を備えている。
【００１４】
更には、第３の構造を有する電界効果型トランジスタは、
（Ａ）基体上に形成された、電気的異方性を有する有機半導体層から成るチャネル形成領域、
（Ｂ）有機半導体層上に形成されたソース／ドレイン電極、
（Ｃ）ソース／ドレイン電極及び有機半導体層上に形成されたゲート絶縁膜、並びに、
（Ｄ）ゲート絶縁膜上に形成されたゲート電極、
を備えている。
【００１５】
また、第４の構造を有する電界効果型トランジスタは、
（Ａ）基体上に形成されたソース／ドレイン電極、
（Ｂ）ソース／ドレイン電極及び基体上に形成された、電気的異方性を有する有機半導体層から成るチャネル形成領域、
（Ｃ）有機半導体層上に形成されたゲート絶縁膜、並びに、
（Ｄ）ゲート絶縁膜上に形成されたゲート電極、
を備えている。
【００１６】
本発明の電界効果型トランジスタにおいて、電気的異方性を有する有機半導体層を構成する材料として、ペンタセン、銅フタロシアニン（ＣｕＰｃ）、テトラチアフルバレン−テトラシアノキノジメタン（ＴＴＦ−ＴＣＮＱ）を例示することができる。
【００１７】
ここで、電気的異方性とは、有機結晶構造のａ軸、ｂ軸、ｃ軸における電気伝導度の内、最も大きな電気伝導度σMAXと、最も小さな電気伝導度σMINとの割合（σMAX／σMIN）の値が１．２５以上であることを意味する。また、半導体層とは、体積抵抗率が１０-4Ω・ｍ（１０-6Ω・ｃｍ）乃至１０12Ω・ｍ（１０10Ω・ｃｍ）のオーダーを有する層を指す。
【００１８】
有機半導体層の形成方法として、有機半導体層を構成する材料にも依るが、真空蒸着法やスパッタリング法に例示される物理的気相成長法（ＰＶＤ法）；各種の化学的気相成長法（ＣＶＤ法）；スピンコート法；スクリーン印刷法やインクジェット印刷法といった印刷法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法といった各種コーティング法；及びスプレー法の内のいずれかを挙げることができる。
【００１９】
また、本発明の電界効果型トランジスタにおいて、ゲート電極やソース／ドレイン電極を構成する材料として、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、銅（Ｃｕ）、インジウム（Ｉｎ）、錫（Ｓｎ）等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、ゲート電極やソース／ドレイン電極を構成する材料として、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］といった有機材料を挙げることもできる。ゲート電極やソース／ドレイン電極、配線の形成方法として、これらの電極を構成する材料にも依るが、真空蒸着法やスパッタリング法に例示されるＰＶＤ法とエッチング技術との組合せ；各種のＣＶＤ法とエッチング技術との組合せ；スピンコート法とエッチング技術との組合せ；スクリーン印刷法やインクジェット印刷法といった印刷法；上述した各種コーティング法とエッチング技術との組合せ；リフトオフ法；シャドウマスク法；及びスプレー法とエッチング技術との組合せを挙げることができる。
【００２０】
ゲート絶縁膜を構成する材料として、ＳｉＯ2、ＳｉＮ、スピン・オン・グラス（ＳＯＧ）、金属酸化物高誘電絶縁膜にて例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート（ＰＭＭＡ）やポリビニルフェノール（ＰＶＰ）、ポリビニルアルコール（ＰＶＡ）にて例示される有機系絶縁材料を挙げることができるし、これらの組み合わせを用いることもできる。ゲート絶縁膜の形成方法として、真空蒸着法やスパッタリング法に例示されるＰＶＤ法；各種のＣＶＤ法；スピンコート法；スクリーン印刷法やインクジェット印刷法といった印刷法；上述した各種コーティング法；浸漬法；キャスティング法；及びスプレー法の内のいずれかを挙げることができる。また、場合によっては、ゲート電極の表面を酸化あるいは窒化することによって形成することもできる。ゲート電極の表面を酸化する方法として、ゲート電極を構成する材料にも依るが、Ｏ2プラズマを用いた酸化法、陽極酸化法を例示することができる。また、ゲート電極の表面を窒化する方法として、ゲート電極を構成する材料にも依るが、Ｎ2プラズマを用いた窒化法を例示することができる。あるいは又、例えば、Ａｕ電極に対しては、一端をメルカプト基で修飾された直鎖状炭化水素のように、ゲート電極と化学的に結合を形成し得る官能基を有する絶縁性分子によって、浸漬法等の方法で自己組織的にゲート電極表面を被覆することで、ゲート電極の表面に絶縁膜を形成することもできる。
【００２１】
また、基体として、各種ガラス基板や、表面に絶縁層が形成された各種ガラス基板、石英基板、表面に絶縁層が形成された石英基板、表面に絶縁層が形成されたシリコン基板を挙げることができる。更には、基体として、ポリエーテルスルホン（ＰＥＳ）やポリイミド、ポリカーボネート、ポリエチレンテレフタレート（ＰＥＴ）に例示される高分子材料から構成されたプラスチック・フィルムやプラスチック・シート、プラスチック基板を挙げることができ、このような可撓性を有する高分子材料から構成された基体を使用すれば、例えば曲面形状を有するディスプレイ装置や電子機器への電界効果型トランジスタの組込みあるいは一体化が可能となる。
【発明の効果】
【００２２】
本発明の電界効果型トランジスタにおいては、少なくとも、一方のソース／ドレイン電極の縁部と対向する他方のソース／ドレイン電極の縁部は直線ではない。従って、電気的異方性を有する有機半導体層からチャネル形成領域を構成したとき、有機半導体層を構成する材料の高い電気導電性を有する方向（例えば、結晶軸）がソース／ドレイン電極の縁部と平行となってしまい、チャネル形成領域が全体として低い電気導電性しか示さないといった現象の発生を確実に回避することができるし、最適な伝導パス（電流パス）を得ることができる。その結果、電界効果型トランジスタの動作の安定化、移動度の向上、電界効果型トランジスタの特性向上を達成することができる。
【００２３】
また、有機半導体層の形成は、通常、高温を必要とせず、場合によっては、スピンコート法、印刷法、スプレー法に例示される真空技術を用いない方法に基づき有機半導体層を形成することもできる。そして、この場合には、プラスチック・フィルムやプラスチック・シート、プラスチック基板のような可撓性を有する基体上に低コストで電界効果型トランジスタを作製することができるし、例えば曲面形状を有するディスプレイ装置や電子機器への電界効果型トランジスタの組込みあるいは一体化が可能となる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して、実施例に基づき本発明を説明するが、従来の電界効果型トランジスタの構成を何ら変更することなく、構造を若干変更することで、チャネル形成領域が全体として低い電気導電性しか示さないといった現象の発生を確実に回避することができる所謂有機電界効果型トランジスタを実現することができる。
【実施例１】
【００２５】
実施例１は、本発明の電界効果型トランジスタ（以下、ＦＥＴと略称する）に関する。ゲート電極の延びる方向と直角の仮想垂直面で実施例１のＦＥＴを切断したときの模式的な一部断面図を図３の（Ａ）に示し、ゲート電極及びソース／ドレイン電極の平面形状の模式図を図３の（Ｂ）に示す。尚、ゲート電極は、図３の（Ｂ）の上下方向に延びている。
【００２６】
実施例１のＦＥＴは、ゲート電極１２、ソース／ドレイン電極１４、及び、ソース／ドレイン電極１４間に設けられたチャネル形成領域１６を備えた薄膜トランジスタ（ＴＦＴ）である。そして、チャネル形成領域１６は、電気的異方性を有する有機半導体層１５から成り、少なくとも、一方のソース／ドレイン電極１４Ａの縁部１４ａと対向する他方のソース／ドレイン電極１４Ｂの縁部１４ｂは直線ではない。更には、一方のソース／ドレイン電極１４Ａの縁部１４ａも直線ではない。ここで、一方のソース／ドレイン電極１４Ａの縁部１４ａから他方のソース／ドレイン電極１４Ｂの縁部１４ｂまでの距離は不変（等距離）であり、実施例１においては、一方のソース／ドレイン電極１４Ａの縁部１４ａ、及び、他方のソース／ドレイン電極１４Ｂの縁部１４ｂの描く軌跡は、円の一部である。
【００２７】
また、実施例１のＦＥＴは第１の構造を有する。即ち、実施例１のＦＥＴは、所謂、ボトムゲート型であり、且つ、ボトムコンタクト型のＴＦＴであり、
（Ａ）基体１１上に形成されたゲート電極１２、
（Ｂ）ゲート電極１２上に形成されたゲート絶縁膜１３、
（Ｃ）ゲート絶縁膜１３上に形成されたソース／ドレイン電極１４、並びに、
（Ｄ）ソース／ドレイン電極１４の間であってゲート絶縁膜１３上に形成された、電気的異方性を有する有機半導体層１５から成るチャネル形成領域１６、
を備えている。
【００２８】
実施例１においては、有機半導体層１５をペンタセンから構成した。尚、この有機半導体層１５の電気的異方性に関しては、以下のとおりである。
ａ軸における電気伝導度＝５×１０8Ω・ｃｍ
ｂ軸における電気伝導度＝２．５×１０6Ω・ｃｍ
ｃ軸における電気伝導度＝３×１０10Ω・ｃｍ
【００２９】
また、支持体１０をシリコン基板から構成し、基体１１をポリエーテルスルホン（ＰＥＳ）から構成した。更には、ゲート電極１２及びソース／ドレイン電極１４を金（Ａｕ）層／Ｔｉ層の２層から構成し、ゲート絶縁膜１３をＳｉＯ2から構成した。
【００３０】
以下、支持体等の模式的な一部断面図である図１の（Ａ）〜（Ｄ）、図２の（Ａ）〜（Ｃ）、並びに、図３を参照して、実施例１のＦＥＴの製造方法の概要を説明する。
【００３１】
［工程−１００］
先ず、基体１１上にゲート電極１２を形成する。具体的には、シリコン基板から成る支持体１０に接着されたポリエーテルスルホン（ＰＥＳ）から成る基体１１上に、レジスト層３１に基づきゲート電極形成用のパターンを形成する（図１の（Ａ）参照）。
【００３２】
次いで、密着層としてのＴｉ層、ゲート電極１２としてのＡｕ層／Ｔｉ層を、基体１１及びレジスト層３１上に真空蒸着法によって形成する（図１の（Ｂ）参照）。図面においては、密着層の図示を省略した。蒸着を行う際、基体１１が接着されている支持体１０は温度を調整することができる支持体ホルダーに載置されており、蒸着中の支持体温度の上昇を抑制することができるので、基体１１の変形を最小限に抑えた成膜を行うことができる。
【００３３】
その後、リフトオフ法によりレジスト層３１を除去することで、ゲート電極１２を得ることができる（図１の（Ｃ）参照）。
【００３４】
［工程−１１０］
次に、ゲート電極１２上を含む基体１１上にゲート絶縁膜１３を形成する。具体的には、ＳｉＯ2から成るゲート絶縁膜１３を、スパッタリング法に基づき、ゲート電極１２及び基体１１上に形成する。ゲート絶縁膜１３の成膜を行う際、ゲート電極１２の一部をハードマスクで覆うことによって、ゲート電極の取出部（図示せず）をフォトリソグラフィ・プロセス無しで形成することができる。また、ゲート絶縁膜１３の成膜時、基体１１が接着されている支持体１０は温度を調整することができる支持体ホルダーに載置されており、ＳｉＯ2の成膜中の支持体温度の上昇を抑制することができるので、基体１１の変形を最小限に抑えた成膜を行うことができる。
【００３５】
［工程−１２０］
次に、ゲート絶縁膜１３上にソース／ドレイン電極１４を形成する。具体的には、全面に、レジスト層３２に基づきソース／ドレイン電極形成用のパターンを形成する（図１の（Ｄ）参照）。
【００３６】
次いで、密着層としてのＴｉ層、ソース／ドレイン電極１４としてのＡｕ層／Ｔｉ層を、ゲート絶縁膜１３及びレジスト層３２上に真空蒸着法によって形成する（図２の（Ａ）参照）。図面においては、密着層の図示を省略した。蒸着を行う際、基体１１が接着されている支持体１０は温度を調整することができる支持体ホルダーに載置されており、蒸着中の支持体温度の上昇を抑制することができるので、基体１１の変形を最小限に抑えた成膜を行うことができる。
【００３７】
その後、リフトオフ法によりレジスト層３２を除去することで、ソース／ドレイン電極１４を得ることができる（図２の（Ｂ）参照）。
【００３８】
［工程−１３０］
次に、ゲート絶縁膜１３上に、有機半導体層１５を形成する（図２の（Ｃ）参照）。具体的には、ペンタセンから成る有機半導体層１５を以下の表１に例示する真空蒸着法に基づき、ソース／ドレイン電極１４及びゲート絶縁膜１３の上に形成する。有機半導体層１５の成膜を行う際、ゲート絶縁膜１３及びソース／ドレイン電極１４の一部をハードマスクで覆うことによって、フォトリソグラフィ・プロセス無しで有機半導体層１５を形成することができる。
【００３９】
［表１］
支持体温度：６０゜Ｃ
成膜速度  ：３ｎｍ／分
圧力      ：５×１０-4Ｐａ
【００４０】
［工程−１４０］
次いで、全面にＳｉＯ2から成る絶縁層２０を形成した後、ゲート電極１２及びソース／ドレイン電極１４の上方の絶縁層２０の部分に開口部を形成し、これらの開口部内を含む絶縁層２０上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極１２に接続された配線（図示せず）、及び、ソース／ドレイン電極１４に接続された配線２１を形成することができる（図３）。こうして、実施例１のＦＥＴを得ることができる。
【００４１】
図４の（Ａ）〜（Ｃ）に、実施例１のＦＥＴにおけるソース／ドレイン電極の縁部の変形例を模式的に示すが、一方のソース／ドレイン電極１４Ａの縁部１４ａから他方のソース／ドレイン電極１４Ｂの縁部１４ｂまでの距離は不変（等距離）である。即ち、一方のソース／ドレイン電極１４Ａの縁部１４ａと他方のソース／ドレイン電極１４Ｂの縁部１４ｂとは平行である。具体的には、図４の（Ａ）に示す例においては、他方のソース／ドレイン電極１４Ｂの縁部１４ｂの描く軌跡は、楕円の一部である。また、図４の（Ｂ）に示す例においては、一方のソース／ドレイン電極１４Ａの縁部１４ａ及び他方のソース／ドレイン電極１４Ｂの縁部１４ｂの描く軌跡は、３以上の線分の組合せ（具体的には、正八角形の３辺）である。更には、図４の（Ｃ）に示す例においては、一方のソース／ドレイン電極１４Ａの縁部１４ａ及び他方のソース／ドレイン電極１４Ｂの縁部１４ｂの描く軌跡は、３以上の線分の組合せ（具体的には、正八角形の３辺）であるが、線分と線分が接合する部分は丸みを帯びている。尚、ソース／ドレイン電極１４Ａ，１４Ｂの縁部１４ａ，１４ｂの描く軌跡は、図３の（Ｂ）、図４の（Ａ）〜（Ｃ）に示した例に限定するものではない。また、このようなソース／ドレイン電極１４Ａ，１４Ｂの縁部１４ａ，１４ｂの描く軌跡の例は、以下に説明する実施例２、実施例３及び実施例４にも適用することができる。
【実施例２】
【００４２】
実施例２は実施例１の変形である。実施例２のＦＥＴは第２の構造を有する。即ち、ゲート電極の延びる方向と直角の仮想垂直面でＦＥＴを切断したときの模式的な一部断面図を図５に示すように、実施例２のＦＥＴは、所謂、ボトムゲート型であり、且つ、トップコンタクト型のＴＦＴであり、
（Ａ）基体１１上に形成されたゲート電極１２、
（Ｂ）ゲート電極１２上に形成されたゲート絶縁膜１３、
（Ｃ）ゲート絶縁膜１３上に形成された、電気的異方性を有する有機半導体層１５から成るチャネル形成領域１６、並びに、
（Ｄ）有機半導体層１５上に形成されたソース／ドレイン電極１４、
を備えている。
【００４３】
実施例２のＦＥＴは、このように、ソース／ドレイン電極１４及び有機半導体層１５の垂直方向の配置状態が実施例１のＦＥＴと逆になっているが、その他の点は実施例１のＦＥＴと同じとすることができる。それ故、実施例２のＦＥＴの詳細な説明は省略する。また、実施例２のＦＥＴは、実施例１において説明したＦＥＴの製造方法において、［工程−１２０］と［工程−１３０］の順序を逆にすることで得ることができるので、実施例２のＦＥＴの製造方法の詳細な説明は省略する。
【実施例３】
【００４４】
実施例３も実施例１の変形である。実施例３のＦＥＴは第３の構造を有する。即ち、ゲート電極の延びる方向と直角の仮想垂直面でＦＥＴを切断したときの模式的な一部断面図を図６の（Ａ）に示すように、実施例３のＦＥＴは、所謂、トップゲート型であり、且つ、トップコンタクト型のＴＦＴであり、
（Ａ）基体１１上に形成された、電気的異方性を有する有機半導体層１５から成るチャネル形成領域１６、
（Ｂ）有機半導体層１５上に形成されたソース／ドレイン電極１４、
（Ｃ）ソース／ドレイン電極１４及び有機半導体層１５上に形成されたゲート絶縁膜１３、並びに、
（Ｄ）ゲート絶縁膜１３上に形成されたゲート電極１２、
を備えている。
【００４５】
尚、実施例３のＦＥＴは、このように、構造上、実施例１のＦＥＴと異なっているが、各構成要素を構成する材料等は実施例１のＦＥＴと同じとすることができる。それ故、実施例３のＦＥＴの詳細な説明は省略する。以下、実施例３のＦＥＴの製造方法の概要を説明する。
【００４６】
［工程−３００］
先ず、実施例１の［工程−１３０］と同様にして、基体１１上に有機半導体層１５を形成する。
【００４７】
［工程−３１０］
次に、実施例１の［工程−１２０］と同様にして、有機半導体層１５上にソース／ドレイン電極１４を形成する。
【００４８】
［工程−３２０］
その後、実施例１の［工程−１１０］と同様にして、ソース／ドレイン電極１４及び有機半導体層１５上にゲート絶縁膜１３を形成する。
【００４９】
［工程−３３０］
次いで、実施例１の［工程−１００］と同様にして、ゲート絶縁膜１３上にゲート電極１２を形成する。
【００５０】
［工程−３４０］
その後、実施例１の［工程−１４０］と同様にして、全面にＳｉＯ2から成る絶縁層２０を形成した後、ゲート電極１２及びソース／ドレイン電極１４の上方の絶縁層２０の部分に開口部を形成し、これらの開口部内を含む絶縁層２０上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極１２に接続された配線（図示せず）、及び、ソース／ドレイン電極１４に接続された配線２１を形成する。こうして、実施例３のＦＥＴを得ることができる。
【実施例４】
【００５１】
実施例４は実施例３の変形である。実施例４のＦＥＴは第４の構造を有する。即ち、ゲート電極の延びる方向と直角の仮想垂直面でＦＥＴを切断したときの模式的な一部断面図を図６の（Ｂ）に示すように、実施例４のＦＥＴは、所謂、トップゲート型であり、且つ、ボトムコンタクト型のＴＦＴであり、
（Ａ）基体１１上に形成されたソース／ドレイン電極１４、
（Ｂ）ソース／ドレイン電極１４及び基体１１上に形成された、電気的異方性を有する有機半導体層１５から成るチャネル形成領域１６、
（Ｃ）有機半導体層１５上に形成されたゲート絶縁膜１３、並びに、
（Ｄ）ゲート絶縁膜１３上に形成されたゲート電極１２、
を備えている。
【００５２】
実施例４のＦＥＴは、このように、ソース／ドレイン電極１４及び有機半導体層１５の垂直方向の配置状態が実施例３のＦＥＴと逆になっているが、その他の点は実施例３のＦＥＴと同じとすることができる。それ故、実施例４のＦＥＴの詳細な説明は省略する。また、実施例４のＦＥＴは、実施例３において説明したＦＥＴの製造方法において、［工程−３００］と［工程−３１０］の順序を逆にすることで得ることができるので、実施例４のＦＥＴの製造方法の詳細な説明は省略する。
【００５３】
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。電界効果型トランジスタの構造、製造条件は例示であり、適宜変更することができる。尚、本発明のＦＥＴを、ディスプレイ装置や各種の電子機器に適用、使用する場合、基体に多数のＦＥＴを集積したモノリシック集積回路としてもよいし、各ＦＥＴを切断して個別化し、ディスクリート部品として使用してもよい。
【図面の簡単な説明】
【００５４】
【図１】図１の（Ａ）〜（Ｄ）は、実施例１の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。
【図２】図２の（Ａ）〜（Ｃ）は、図１の（Ｄ）に引き続き、実施例１の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。
【図３】図３の（Ａ）は、図２の（Ｃ）に引き続き、実施例１の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図であり、図３の（Ｂ）は、ゲート電極とソース／ドレイン電極の平面形状を説明するための模式図である。
【図４】図４の（Ａ）〜（Ｃ）は、本発明の電界効果型トランジスタにおけるソース／ドレイン電極の縁部の変形例を示す模式図である。
【図５】図５は、実施例２の電界効果型トランジスタの模式的な一部断面図である。
【図６】図６の（Ａ）及び（Ｂ）は、実施例３及び実施例４の電界効果型トランジスタの模式的な一部断面図である。
【符号の説明】
【００５５】
１０・・・支持体、１１・・・基体、１２・・・ゲート電極、１３・・・ゲート絶縁膜、１４，１４Ａ，１４Ｂ・・・ソース／ドレイン電極、１４ａ，１４ｂ・・・ソース／ドレイン電極の縁部、１５・・・有機半導体層、１６・・・チャネル形成領域、２０・・・絶縁層、２１・・・配線、３１，３２・・・レジスト層
【図１】
2005093633.tif 000003
【図２】
2005093633.tif 000004
【図３】
2005093633.tif 000005
【図４】
2005093633.tif 000006
【図５】
2005093633.tif 000007
【図６】
2005093633.tif 000008