(57)【要約】【課題】本発明の課題は、装置の一層の小形化と信頼性向上を可能とする車輪速検出装置を提供することにある。【解決手段】車輪速センサ100の正弦波出力信号Spを2値化車輪速信号Sbに変換するコンパレータの閾値Vthを、デジタルフィルタを使用して、正弦波出力信号Spが閾値Vthを越えた時間に対応して継続的に増加し、正弦波出力信号Spが閾値Vthを下回った時間に対応して継続的に減少するように制御することにより課題を解決する。【選択図】図２
2005233626.tif 000002
【特許請求の範囲】
【請求項１】
車輪速センサの正弦波出力信号を２値化信号に変換するための変換手段を有する信号処理手段と、該信号処理手段で変換した出力信号を入力するマイコンとを備えた車輪速検出装置において、
前記信号処理手段は、前記変換手段の閾値を、デジタルフィルタの出力によって決定する閾値決定手段を有していることを特徴とする車輪速検出装置。
【請求項２】
前記閾値決定手段は、前記正弦波出力速信号が前記閾値を越えた時間に対応して該閾値を継続的に増加させ、また前記正弦波出力速信号が前記閾値を下回った時間に対応して該閾値を継続的に減少させる請求項1に記載の車輪速検出装置。
【請求項３】
前記デジタルフィルタは、前記閾値で定まる閾値不感帯を前記正弦波出力信号が通過中は前記２値化信号を固定する請求項１又は２に記載の車輪速検出装置。
【請求項４】
前記車輪速センサと前記信号処理手段との間の接続が開放状態を検出するオープン検出手段を備えた請求項１ないし３のいずれか一項に記載の車輪速検出装置。
【請求項５】
前記車輪速センサと前記信号処理手段との間の接続がグランドに短絡した状態を検出するショート検出手段を備えた請求項１ないし４のいずれか一項に記載の車輪速検出装置。
【請求項６】
前記デジタルフィルタの出力の閾値信号によって定まる前記閾値を有し、前記車輪速センサの正弦波出力信号が該閾値を越えている時間に第１出力を発生する第１コンパレータと、
前記車輪速センサの正弦波出力信号が該閾値を下回っている時間に第２出力を発生する第２コンパレータと、
前記第１出力が継続する時間に、所定のクロック周波数を有するクロック信号によりカウントアップし、前記第２出力が継続する時間に前記クロック信号によりカウントダウンして、カウント値に対応した並列２進カウント符号を発生するアップダウン・カウンタ、
前記並列２進カウント符号の入力に対応して、前記コンパレータの前記閾値を定める前記閾値信号を発生するＤ−Ａコンバータ、および
前記第１出力と前記第２出力とを論理演算してハイレベルとローレベルが時間的に均等な波形である２値化車輪速信号を発生する論理回路を備えたデジタルフィルタと、
を有する請求項１ないし５のいずれか一項に記載の車輪速検出装置。
【請求項７】
前記２値化車輪速信号は、車両が定速走行状態にあるとき、そのパルス周期に対するハイレベル継続時間の比率で定義されるパルスデューティが50%となる２値化信号である請求項１ないし６のいずれか一項に記載の車輪速検出装置。
【請求項８】
オープン検出手段は、前記アップダウン・カウンタの前記並列２進カウント符号が最大値に達したときに２値化オープン信号を出力する請求項６に記載の車輪速検出装置。
【請求項９】
ショート検出手段は、前記アップダウン・カウンタの前記並列２進カウント符号が最小値に達したときに２値化ショート信号を出力する請求項６に記載の車輪速検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両の走行における車速を検出する車輪速センサに関するものである。
【背景技術】
【０００２】
自動車に対する情報化、安全性向上などの社会的ニーズ対応するため、CPUやセンサを使用した電子装置が多数車両に搭載されるようになってきた。特に車輪速センサは車両の各種制御や情報化、安全性向上における基本センサとして多用されている。この車輪速センサを使用した車輪速検出装置はフィルタを使用して構成する必要があり、アナログ信号の処理を行うローパスフィルタの周波数特性を精確に定めるためには、コンデンサと抵抗で定まる回路定数を精度良く設定することが大切である。この車輪速検出装置を小形化するためにはIC化する必要を生じるが、フィルタの回路定数の内、抵抗はMOS集積回路で小形化できるが、コンデンサはMOS集積回路でキャパシタを高精度に構成することができないだけでなく、抵抗ほど小形化の効果が見込めないという問題がある。このため従来装置では高精度の容量値を有するコンデンサをICの外付け部品として使用して、フィルタ回路定数の精度問題を解決している。このような回路構成を有する車輪速検出装置が特許文献１にも示されている。
【特許文献１】特開２０００−２５５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながらこのような車輪速検出装置においても、フィルタ回路定数を決めるコンデンサが外付けになっているため、装置はオールインワンの完全な集積化を達成できず、さらに小形化することができない。また、外付けコンデンサはハンダ付け等の物理的な接続個所の増加に伴う信頼性への影響並びに、その容量値に対し精度の高いものを使用する必要がありコストダウンが難しいという問題点があった。
【０００４】
本発明の課題は、装置の一層の小形化と信頼性向上を可能とする車輪速検出装置を提供することにある。
【課題を解決するための手段及び発明の効果】
【０００５】
本発明の車輪速検出装置は、車輪速センサの正弦波出力信号を２値化信号に変換するための変換手段を有する信号処理手段と、信号処理手段で変換した出力信号を入力するマイコンとを備えた車輪速検出装置において、
信号処理手段は、変換手段の閾値を、デジタルフィルタの出力によって決定する閾値決定手段を有していることを特徴とする。
【０００６】
このようにすると、アナログ信号の正弦波出力信号を、アナログフィルタを使用せずにデジタルフィルタで信号処理することにより、外付けコンデンサを必要とせずに車輪速検出装置を全て集積化することがでる。これによって一層の小形化と生産性並びに信頼性向上が図れる。
【０００７】
また本発明の車輪速検出装置は、閾値決定手段は、正弦波出力速信号が閾値を越えた時間に対応して閾値を継続的に増加させ、また正弦波出力速信号が閾値を下回った時間に対応して閾値を継続的に減少させるように構成することことが好ましい。
【０００８】
このようにすると、車輪速センサのアナログ信号出力の正弦波出力信号に電装ノイズや点火ノイズ等の高周波ノイズが重畳しているときにも、そのノイズによって、車輪速検出装置の出力の２値化車輪速信号が乱されることがなく高安定な信号出力が得られる。
【０００９】
また本発明の車輪速検出装置は、デジタルフィルタが、閾値で定まる閾値不感帯を正弦波出力信号が通過中は２値化信号を固定するように構成することができる。
【００１０】
このようにすると、前述の高周波ノイズのレベルが大きな場合においても、そのノイズによって２値化車輪速信号のパルスの前縁や後縁に、チャタリング等の乱れを生じることを防ぐことができ、高精度な信号出力が得られる。
【００１１】
また本発明の車輪速検出装置は、車輪速センサと信号処理手段との間の接続が開放状態にあることを検出するオープン検出手段を備えるように構成することもできる。
【００１２】
このようにすると、車輪速センサと車輪速検出装置間のオープンモードの接続故障を確実に検出することが可能となる。
【００１３】
また本発明の車輪速検出装置は、車輪速センサと信号処理手段との間の接続がグランドに短絡した状態であることを検出するショート検出手段を備えるように構成することもできる。
【００１４】
このようにすると、車輪速センサと車輪速検出装置間のショートモードの接続故障を確実に検出することが可能となる。
【００１５】
また本発明の車輪速検出装置は、デジタルフィルタの出力の閾値信号によって定まる閾値を有し、車輪速センサの正弦波出力信号が閾値を越えている時間に第１出力を発生する第１コンパレータと、
前記車輪速センサの正弦波出力信号が閾値を下回っている時間に第２出力を発生する第２コンパレータと、
第１出力が継続する時間に、所定のクロック周波数を有するクロック信号によりカウントアップし、第２出力が継続する時間にクロック信号によりカウントダウンして、カウント値に対応した並列２進カウント符号を発生するアップダウン・カウンタ、
並列２進カウント符号の入力に対応して、コンパレータの閾値を定める閾値信号を発生するＤ−Ａコンバータ、および
第１出力と第２出力とを論理演算してハイレベルとローレベルが時間的に均等な波形である２値化車輪速信号を発生する論理回路を備えたデジタルフィルタと、を有するように構成することができる。
【００１６】
このようにすると、車輪速センサの正弦波出力信号が閾値を越えている時間はコンパレータの閾値を直線的に増加させ、正弦波出力信号が閾値を下回っている時間はその閾値を直線的に減少させる。その結果、車輪速センサのアナログ出力信号に対して略その平均値を示す、閾値が得られる。これによって、車輪速センサ［電磁ピックアップ方式等］の出力信号が、車両の走行過渡状態、例えば発進、停止などにおいてその波形が歪んだり、上下振幅が不均等になったときにも、安定かつ精確な２値化車輪速信号を得ることができる。また、この閾値は車輪速センサの出力信号が、その＋／−の極性を変化させる時間の近傍で、コンパレータの閾値の絶対値が出力信号の中央値よりも若干大きくなるため、車輪速センサの出力信号にノイズが重畳している場合においても、コンパレータの動作を安定にすることができる。
【００１７】
また本発明の車輪速検出装置は、２値化車輪速信号は、車両が定速走行状態にあるとき、そのパルス周期に対するハイレベル継続時間の比率で定義されるパルスデューティが50%となる２値化信号であるように構成することができる。
【００１８】
このようにすると、車輪速検出装置の出力の２値化車輪速信号は、CPU等を用いた制御装置でそれを安定に信号処理することができる。
【００１９】
また本発明の車輪速検出装置は、オープン検出手段が、アップダウン・カウンタの並列２進カウント符号が最大値に達したときに２値化オープン信号を出力するように構成することができる。
【００２０】
このようにすると、車輪速センサと車輪速検出装置間のオープンモードの接続故障を示すオープン検出手段は、車輪速センサの出力信号をD-Aコンバータを使用して積分処理することにより２値化オープン信号を発生させる。その結果、車輪速センサの出力信号に重畳したノイズや、EMC電磁干渉等によってFalse信号が発生することを確実に予防することができ、車輪速検出装置の信頼性を向上する。
【００２１】
また本発明の車輪速検出装置は、ショート検出手段が、アップダウン・カウンタの並列２進カウント符号が最小値に達したときに２値化ショート信号を出力するように構成することができる。
【００２２】
このようにすると、車輪速センサと車輪速検出装置間のショートモードの接続故障を示すショート検出手段は、車輪速センサの出力信号をD-Aコンバータを使用して積分処理することにより２値化オープン信号を発生させる。その結果、車輪速センサの出力信号に重畳したノイズや、EMC電磁干渉等によってFalse信号が発生することを確実に予防することができ、車輪速検出装置の信頼性を向上する。
【００２３】
また本発明の車輪速検出装置は、デジタルフィルタは、２値化車輪速信号の高周波成分を除去するFIRローパスフィルタまたはIIRローパスフィルタのいずれかであるデジタルローパスフィルタを備えるように構成してもよい。
【００２４】
このようにすると、回路定数が温度環境等によって微妙に変化して周波数選択性等の性能が影響されるアナログフィルタを使用せずに、FIR[Finite Impulse Response]  あるいはIIR [Infinite Impulse Response]方式の高性能な、例えば周波数選択性に優れたデジタルローパスフィルタをDSP/CPU等を使用することで容易に実現することができる。その結果、高安定・高精度の２値化車輪速信号が得られる。
【発明を実施するための最良の形態】
【００２５】
以下、添付の図面を参照しつつ本発明の車輪速検出装置の最良形態について説明する。車輪速検出装置1は車輪の回転数に比例する周波数の交流信号を発生する車輪速センサ［電磁ピックアップ方式等］100に接続され、その交流信号は抵抗Ra、RbとコンデンサCpから構成されるローパスフィルタ並びにバイアス回路を兼用したセンサ入力回路150を通して信号処理回路200に入力される。信号処理回路200の2値化車輪速信号Sbと2値化故障検知信号SFはMPU[Micro Processing Unit](以後、CPU[Central Processing Unit]ともいう)に入力されて車輪速信号の出力ならびに、車輪速センサ100と車輪速検出装置1との接続を含めた車輪速センサ100に対する故障を検出する。
【００２６】
次に図２を使用して本発明の車輪速検出装置1の信号処理回路200の構成と機能を説明する。信号処理回路200は、車輪速センサ100の出力の正弦波出力信号（以後、「正弦波車輪速信号」ともいう）Spを波形整形するコンパレータ部10と、その出力によって後述のカウンタ部30のカウントを制御するCount Up Signal、Count Down Signalを発生するカウンタ制御部20と、クロック信号CLKを入力し、カウンタ制御部20の出力に基づいてアップ／ダウンのカウントを行いそのカウントによってオープン／ショートの故障検出を行うカウンタ部30と、カウンタ部の出力の並列２進カウント符号PBCに基づいてコンパレータ部10の閾値を定める閾値信号Vthを発生するD-A変換部と、カウンタ制御部20の出力とカウンタ部30の出力を論理演算して２値化車輪速信号Sbと２値化故障検出信号SFを発生する信号出力部50とで構成される。
【００２７】
信号処理回路200の各部の構成とその機能について以下に順次説明する。まずコンパレータ部10については、D-A変換部40が出力する、図３に示される鋸歯状波信号である閾値信号Vthが入力されて、２つのコンパレータ11、12のそれぞれの閾値V1、V2が定まる。この閾値V1、V2はコンパレータ11、12の動作状態によって定まるバイアス電流Ib1、Ib2と電源Vccに接続されている電流I0を有する定電流源13、GNDに接続されている電流I0を有する定電流源14によって、略V1≒Vth＋(I0-Ib1)Rc----(1)、V2≒Vth＋(I0-Ib2)Rc----(2)のように定まる。(1)、(2)の第二項の(I0-Ib1)Rcあるいは(I0-Ib1)Rcは通常では第一項Vthに比べて小さいので、正弦波車輪速信号Spが正の振幅から負の振幅に切り替わる状態、この鋸歯状波信号の閾値信号Vthを横切るときに２つのコンパレータ11、12はその出力を変化させる。具体的にはコンパレータ11は、時刻T1（精確にはSp＝V1となる時）において、後述のCount Up Signalを発生する第1出力をハイレベルからローレベルに変化させ、次いで時刻T2（精確にはSp＝V2となる時）において、後述のCount Down Signalを発生する第２出力をローレベルからハイレベルに変化させる。
【００２８】
さらに正弦波車輪速信号Spが負の振幅から正の振幅に切り替わる状態で、この閾値信号Vthを横切るときに、２つのコンパレータ11、12はその出力を変化させる。詳細にはコンパレータ11は、時刻T3（精確にはSp＝V2となる時）において、第２出力をハイレベルからローレベルに変化させ、次いで時刻T4（精確にはSp＝V1となる時）において、第１出力をローレベルからハイレベルに変化させる。２つのコンパレータ11、12がその出力を変化させたときに、同時に前記のバイアス電流Ib1、Ib2が変化（ΔIb1、ΔIb2）するため、それぞれの閾値V1、V2も瞬間的に変化してヒステリシスΔV1＝ΔIb1Rc----(3)、ΔV2＝ΔIb2Rc----(4)を発生する。このヒステリシスの働きで正弦波車輪速信号Spがこの閾値信号Vthを横切るときに、正弦波車輪速信号Spにノイズ等が重畳していても、その第１出力、第２出力にチャタリングが発生することを防止することができる。
【００２９】
図２に戻って、次にカウンタ制御部20の構成と機能を説明する。コンパレータ11の第１出力はD型FF[Flip Flop]21へ入力されて周波数fcを有するクロック信号CLKでラッチされてCount Up Signal を発生する。同様に、コンパレータ12の第２出力はD型FF[Flip Flop]22へ入力されてクロック信号CLKでラッチされてCount Down Signal を発生する。このCount Up SignalとCount Down Signalの正弦波車輪速信号Spおよび閾値信号Vthに対するタイミングは図３に示される通りであり、正弦波車輪速信号Spがこの閾値信号Vthを横切るときに、それぞれのコンパレータ11、12の閾値V1、V2の差異から生じる時間差ΔT＝T2−T1≒T4−T3≒T6-T5----(5)を持ってCount Up SignalとCount Down Signalはその２値レベルを変化させる。図２に戻って、このCount Up Signalは後述の2値化オープン信号Openの反転信号と一緒にAND回路23に入力されてその論理積出力がカウンタ部30のSynchronous Up/Down Counter31のUp入力に供給される。同様に、Count Down Signalも後述の2値化オープン信号Shortの反転信号と一緒にAND回路24に入力されてその論理積出力がSynchronous Up/Down Counter31のDown入力に供給される。
【００３０】
次に、カウンタ部30およびその出力を信号処理するD-A変換部40の構成と動作について説明する。16Bitの2進カウンタであるSynchronous Up/Down Counter31は、前記クロック信号CLKを入力しUp入力／Down入力に基づいてカウント制御がなされる。具体的にはUp入力がハイレベル（以後、「ハイレベル」を“1”、「ローレベル」を“0”という）、すなわちCount Up Signalが“1”のときにクロック信号CLKでカウントアップし、Down入力が“1”、すなわちCount Down Signalが“1”のときにクロック信号CLKでカウントダウンする。Synchronous Up/Down Counter31のカウンタ出力の並列2進カウント符号PBCは、D-A変換部40のD-Aコンバータ41に入力されて対応するアナログ信号であるD-A変換出力を発生する。このD-A変換出力は電圧フォロワ42に入力されて入出力インピーダンスの変換が行われ、D-A変換出力と同電圧レベルでかつ低出力インピーダンスを有する閾値信号Vthが得られる。この閾値信号Vthは、コンパレータ11の第1出力から得られたCount Up Signalでカウントアップされた2進値をD-A変換したものであり、またコンパレータ12の第２出力から得られたCount Down Signalでカウントダウンされた2進値をD-A変換したものである。よって閾値信号Vthは、Count Up Signalが“1”の間に直線的にその電圧が増加し、Count Down Signalが“0”の間に直線的に電圧が減少する、図３に示される鋸歯状波信号となる。
【００３１】
Synchronous Up/Down Counter31のカウンタ出力の並列2進カウント符号PBCとD-A変換器41のD-A変換出力、すなわち閾値信号Vthの関係は図４に示されるようになる。カウンタ出力が最小値BminのときにD-A変換出力の最小値VminのＢ点となり、カウンタ出力が最大値BmaxのときにD-A変換出力の最大値VmaxのＡ点となり、車輪速センサ出力の正弦波車輪速信号Spの中央値、すなわちその平均値はこの直線ABの中点MPにくる。図１と図２を使用してオープンモード並びにショートモードの故障検知について説明する。
【００３２】
まずオープンモードの故障検知について説明する。車輪速センサ100が断線あるいは車輪速センサ100と車輪速検出装置1を接続する２つのライン101、102が断線すると信号処理回路200へ入力する車輪速信号Spの電圧レベルが上昇して電源電圧Vccに近づき、これを入力したコンパレータ11の第1出力が“1”を継続する。このためSynchronous Up/Down Counter31のUp入力が“1”を続けてカウントアップが継続され、カウント出力の並列2進カウント符号PBCが増加して図４に示されるBmaxに至る。このとき、カウンタ出力の上位９ビットの値である並列2進カウント符号PBCの値が最大値Bmaxの1FF（＝1/1111/1111）となってこの９Bit符号を入力したAND回路V32の論理積出力のOpenが“1”、すなわち“1”になってオープンモード故障検知出力が発生する。これを、後述の信号出力部50を介して出力し、MPU300でその内容（継続時間等）を判断することによりオープンモードの故障であるか否か判断される。
【００３３】
次にショートモードの故障検知について説明する。車輪速センサ100がショートあるいは車輪速センサ100と車輪速検出装置1を接続する２つのライン101、102がショートすると信号処理回路200へ入力する車輪速信号Spの電圧レベルが降下してグランド電位のゼロに近づき、これを入力したコンパレータ12の第２出力が“1”を継続する。このためSynchronous Up/Down Counter31のDown入力が“1”ルを続けてカウントダウンが継続され、カウント出力の並列2進カウント符号PBCが減少して図４に示されるBminに至る。このとき、カウンタ出力の上位９ビットの値である並列2進カウント符号PBCの値が最小値Bminの000（＝0/0000/0000）となってこの９Bit符号の極性反転した2進符号(1/1111/1111)を入力したAND回路V33の論理積出力のShortが“1”になってショートモード故障検知出力が発生する。これを、後述の信号出力部50を介して出力し、MPU300でその内容（継続時間等）を判断することによりショートモードの故障であるか否か判断される。
【００３４】
次に、信号出力部50の動作に関連して、車両が停止から走行を開始する過渡状態における車輪速検出装置１の動作について簡単に説明する。車輪の回転が始まると正弦波車輪速信号Spが発生するが、超低速のためにその周波数は極めて低く、第１出力および第２出力が“1”を継続する時間が相当に長い(例えば200ms以上)、そのため第1出力によるカウントアップが継続する間にカウント出力PBCが最大値BmaxであるＡ点［図４］に至りOpen信号が生じる可能性がある。あるいは第２出力によるカウントダウンが継続する間にカウント出力PBCが最小値BminであるＢ点［図４］に至りShort信号が生じる可能性もある。
【００３５】
もしOpen信号が発生したときには、OR回路54とOR回路56を介してAND回路57に入力される。このとき、通常は“0”であるNormal信号の極性反転信号“1”とこのOpen信号“1”の論理積出力が“1”となってD型FF58に入力されて、クロック信号CLKでラッチされ、D型FF58を“1”にセットするので2値化故障検知信号SFが発生する。しかし正弦波車輪速信号Spの次の半周期に入って、第２出力が生じてカウントダウンが始まるとカウント出力PBCは減少を始めＣ点［図４］の動作上限値Bth-Hに至る。このときカウント出力PBCを入力したAND回路Y34にその論理積出力Bth-H信号が発生する。このBth-H信号はOR回路55を通ってNormal信号を発生する。このとき、Normal信号の極性反転信号の“0”と、OR回路56を通過した“1”の2値化故障検知信号SFとを入力したAND回路57の論理積出力が“0”となり、これを入力したD型FF58はCLKで“0”にリセットされる。その結果、2値化故障検知信号SFが生じる（“1”である）時間は極めて短く（高々数十ms程度）、MPU300でその発生時間を調べることにより、オープンモード故障でないことが容易に判断できる。
【００３６】
車輪の低速回転によって、もしShort信号が発生したときには、OR回路54とOR回路56を介してAND回路57に入力される。このとき、通常は“0”であるNormal信号の極性反転信号“1”とこのShort信号“1”の論理積出力が“1”となってD型FF58に入力されて、クロック信号CLKでラッチされ、D型FF58を“1”にセットするので2値化故障検知信号SFが発生する。しかし正弦波車輪速信号Spの次の半周期に入って、第１出力が生じてカウントアップが始まるとカウント出力PBCはＢ点から増加を始めＤ点［図４］の動作下限値Bth-Lに至る。このときカウント出力PBCを入力したAND回路Z35にその論理積出力Bth-L信号が発生する。このBth-L信号はOR回路55を通ってNormal信号を発生する。このとき、Normal信号の極性反転信号の“0”と、OR回路56を通過した“1”の2値化故障検知信号SFとを入力したAND回路57の論理積出力が“0”となり、これを入力したD型FF58はCLKで“0”にリセットされる。その結果、MPU300で2値化故障検知信号SFの発生時間を調べることにより、ショートモード故障でないことを容易に判断できる。逆説的にいえば、この2値化故障検知信号SFの発生時間が所定時間よりも長い場合には（例えば100mS程度）、オープンモードまたはショートモードの故障を生じていることが判る。
【００３７】
次に信号出力部50の動作に関連して、2値化車輪速信号Sbの発生について説明する。カウンタ制御部20から出力されたCount Up SignalとCount Down Signal は信号出力部50に入力される。まず、D型FFの53が“1”にセットされていないときは、“0”のCount Up Signalの極性反転信号“1”と、OR回路51を通過したCount Down Signalの“1”を入力したAND回路52の論理積出力が“1”となってD型FF53に入力され、クロック信号CLKでラッチされてD型FF53を、Count Down Signalの立ち上がり（“0”→“1”）で“1”にセットする。その後、Count Up Signalが“1”になると、OR回路51を通過したD型FF53の“1”と、Count Up Signalの極性反転信号“0”とを入力したAND回路52の論理積出力が“0”となってD型FF53に入力され、クロック信号CLKでラッチされてD型FF53を、Count Up Signalの立ち上がり（“0”→“1”）で“0”にリセットする。このようにしてD型FF53の出力である2値化車輪速信号Sbが発生し、Count Up SignalとCount Down Signalの両信号の立ち上がりでその極性“0”／“1”を反転させるので、“0”／“1”の継続時間が均等である2値化信号の車輪速パルス信号を得ることができる。
【００３８】
最後にFIR方式、またはIIR方式のデジタルローパスフィルタ（以後、DLPF: Digital Low Pass Filterという）を使用した車輪速検出装置の実施形態について間単に説明する。FIRの演算出力Y(n)は入力信号をX(n)とすると、Y(n)＝Σ［k=0〜k=n-1］hk・X(n)----(11)で与えられる。またIIRの演算出力Y(z)は,入力信号xのz変換をX(z)、出力信号ｙのz変換をY(z)としたときに、Y(z)＝(Σ[k=0〜k=M]bk・z-k){1/(1-Σ[k=1〜k=N]ak・z-k)}X(z)----(12)で与えられる。ここでhk、ak、bkはフイルタの特性［周波数選択性等］を定めるための係数である。両方式のDLPFは入力信号を畳み込み計算処理するために、入力信号を時系列に記憶し順次に更新するシフトレジスタと、このレジスタの各段および各段に対応した前記係数を選択するMUX[Multiplexer：多重変換器]と、各段の値に前記係数を乗算してその総和を求めるALU[Arithmetic and Logic Unit：算術論理演算装置]とその演算結果をラッチするACC[Accumulator：レジスタ]で構成される。よってこれらの演算はCPUやDSP [Digital Signal Processing]を使用して容易に実現することができる。これらのDLPFの特徴は、誘導ノイズや高調波成分等が重畳している入力信号から目標とする信号を適確に抽出することができる高い信号選択性能を有することである。
【図面の簡単な説明】
【００３９】
【図１】本発明の車輪速検出装置のブロック構成を説明する図。
【図２】本発明の車輪速検出装置の信号処理回路の回路構成図。
【図３】本発明の車輪速検出装置の信号処理回路の主要な信号の関係を説明する図。
【図４】本発明の車輪速検出装置に使用される車輪速センサの故障検知を説明する図。
【符号の説明】
【００４０】
１  車輪速検出装置
10  車輪速センサ
200  信号処理回路［信号処理手段／デジタルフィルタ］
300  MPU（マイコン、CPU/DSP）
150  センサ入力回路
10  コンパレータ部（車輪速センサの正弦波出力信号を２値化信号に変換するための変換手段）
20  カウンタ制御部  
30  カウンタ部［オープン検出手段／ショート検出手段］
40  D-A変換部［閾値決定手段］
50  信号出力部［論理回路］
11、12  コンパレータ［第１コンパレータ／第２コンパレータ］
32  Synchronous Up/Down Counter［アップダウン・カウンタ］
41  D-Aコンバータ
Vth  閾値信号
Sp  正弦波出力信号（正弦波車輪速信号）
Sb  2値化車輪速信号
Open  オープンモード故障検知出力［2値化オープン信号］
Short  ショートモード故障検知出力［2値化ショート信号］
SF  2値化故障検知信号
CLK  クロック信号
Bmax  最大値（並列2進カウント符号の最大値）
Bmin  最小値（並列2進カウント符号の最小値）
【図１】
2005233626.tif 000003
【図２】
2005233626.tif 000004
【図３】
2005233626.tif 000005
【図４】
2005233626.tif 000006