(57)【要約】【課題】  異方導電性材料を用いて半導体装置を実装する際、パッシベーション膜のクラックを防止しながら、バンプ電極の表面に形成される凹部の段差深さを浅くすることで、導電粒子の電気的な接合を安定して行う。【解決手段】  パッシベーション膜３に、パッド電極２を開口する開口部３ａが形成され、前記開口部３ａの面積が金バンプ５の半導体基板１に対向する面の面積よりも大きく、且つ、金バンプ５の半導体基板１に対向する面の面積がパッド電極２の面積よりも大きく形成され、パッド電極２の、パッシベーション膜３の開口部３ａから露出している部分をバリアメタル４が覆っている。【選択図】  図２
2005150557.tif 000002
【特許請求の範囲】
【請求項１】
複数のパッド電極が形成された半導体基板と、
前記半導体基板に設けられたパッシベーション膜と、
前記パッド電極上にバリアメタルを介して形成されたバンプ電極とを有する半導体装置であって、
前記パッシベーション膜に、少なくとも一部の前記パッド電極を開口する開口部が形成され、
前記半導体基板側におけるパッシベーション膜の開口部の面積がバンプ電極の面積よりも大きく、且つ、バンプ電極の面積がパッド電極の面積よりも大きく形成され、
前記パッド電極の、パッシベーション膜の開口部から露出している部分を前記バリアメタルが覆っていることを特徴とする半導体装置。
【請求項２】
半導体基板側におけるパッド電極の面積がバンプ電極の面積の１／９以下であることを特徴とする請求項１記載の半導体装置。
【請求項３】
パッド電極の厚みが０．４μｍ以下であることを特徴とする請求項１又は請求項２記載の半導体装置。
【請求項４】
複数のパッド電極が形成された半導体基板と、
前記半導体基板に設けられたパッシベーション膜と、
前記パッド電極上にバリアメタルを介して形成されたバンプ電極とを有する半導体装置であって、
前記パッシベーション膜に、少なくとも一部のパッド電極を開口する開口部が形成され、
前記半導体基板側におけるバンプ電極の面積がパッシベーション膜の開口部の面積よりも大きく、且つ、パッシベーション膜の開口部の面積がパッド電極の面積よりも大きく形成され、
前記パッド電極の、パッシベーション膜の開口部から露出している部分をバリアメタルが覆っていることを特徴とする半導体装置。
【請求項５】
パッシベーション膜の開口部の周縁からパッド電極までの間隔が２μｍ以下であることを特徴とする請求項４記載の半導体装置。
【請求項６】
パッド電極はパッシベーション膜より薄く、パッド電極の厚みとパッシベーション膜の厚みとの差が０．４μｍ以下であることを特徴とする請求項４又は請求項５記載の半導体装置。
【請求項７】
半導体装置を絶縁基板に実装した実装構造であって、
前記半導体装置は、複数のパッド電極が形成された半導体基板と、前記半導体基板に設けられたパッシベーション膜と、前記パッド電極上にバリアメタルを介して形成されたバンプ電極とを有し、
前記パッシベーション膜に、少なくとも一部のパッド電極を開口する開口部が形成され、
前記半導体基板側におけるパッシベーション膜の開口部の面積がバンプ電極の面積よりも大きく、且つ、バンプ電極の面積がパッド電極の面積よりも大きく形成され、
前記パッド電極の、パッシベーション膜の開口部から露出している部分を前記バリアメタルが覆っており、
前記絶縁基板はバンプ電極と対向する位置に配置された電極を有し、
少なくとも前記半導体装置のバンプ電極と絶縁基板の電極との間に異方導電性材料が介在して電気的に接合していることを特徴とする半導体装置の実装構造。
【請求項８】
半導体装置を絶縁基板に実装する実装構造であって、
前記半導体装置は、複数のパッド電極が形成された半導体基板と、前記半導体基板に設けられたパッシベーション膜と、前記パッド電極上にバリアメタルを介して形成されたバンプ電極とを有し、
前記パッシベーション膜に、少なくとも一部の前記パッド電極を開口する開口部が形成され、
前記半導体基板側におけるバンプ電極の面積がパッシベーション膜の開口部の面積よりも大きく、且つ、パッシベーション膜の開口部の面積がパッド電極の面積よりも大きく形成され、
前記パッド電極の、パッシベーション膜の開口部から露出している部分を前記バリアメタルが覆っており、
前記絶縁基板はバンプ電極と対向する位置に配置された電極を有し、
少なくとも前記半導体装置のバンプ電極と絶縁基板の電極との間に異方導電性材料が介在して電気的に接合していることを特徴とする半導体装置の実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体基板のパッド電極上にバンプ電極を有する半導体装置及びその実装構造に関するもので、特に異方導電性材料を介して絶縁基板に実装するのに適したバンプ電極を有する半導体装置及びその実装構造に関するものである。
【背景技術】
【０００２】
例えば、液晶表示装置に半導体装置を実装する方法の一つとして、液晶ガラスパネル上に半導体装置を直接実装するＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装がある。ＣＯＧ実装は、半導体装置のパッド電極上に金などで形成されたバンプ電極と、ガラス基板の電極とを対向させて配置し、熱や圧力などの外力を加えながら、電気的に接合させる実装方式である。
【０００３】
ＣＯＧ実装における半導体装置のバンプ電極と、ガラス基板の電極との電気的な接合方法としては、３μｍや５μｍなど、数μｍの導電粒子を接着剤バインダに混在させた異方導電性フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）を用いた方式がある。前記ＡＣＦを用いたＣＯＧ実装は、ＡＣＦを介して、半導体装置のバンプ電極とガラス基板の電極とが対向するように配置し、加熱及び加圧することにより、接着剤バインダ中の導電粒子が、バンプ電極とガラス基板の電極との間で潰されて、バンプ電極とガラス基板の電極とが電気的に接合される。
【０００４】
図７，図８に、従来のＡＣＦを用いた半導体装置とガラス基板とのＣＯＧ実装構造を示す。
すなわち、半導体基板１のパッド電極２上には、パッシベーション膜３の開口部３ａを介して、バリアメタル４上に金バンプ（バンプ電極の一例）５が形成されている。金バンプ５に対向するようにガラス基板６（絶縁基板の一例）の電極７が配置され、ツール１０とステージ１１とによって加圧及び加熱されることにより、金バンプ５と電極７とは、接着剤バインダ８中に混在する導電粒子９によって、電気的に接合されている。
【０００５】
ここで、ＣＯＧ実装に用いられる導電粒子９のサイズ（直径）を４μｍ程度とすると、導電粒子９が、金バンプ５と電極７との電気的な最低限の接続を確保するためには、最低でも３〜４個の導電粒子９が、金バンプ５と電極７との間に挟まれて、導電粒子９の径の２０％程度変形するまで押し潰されることが必要であるとされる。さらに金バンプ５の電極７側に対向する頭頂部の面積を３０００μｍ↑２程度とすると、標準的な粒子密度のＡＣＦ１２を使用した場合、２０〜３０個の導電粒子９が金バンプ５と電極７との間に挟まれる。
【０００６】
一方、ＣＯＧ実装をする際には、加圧ツール１０およびステージ１１の平坦性や、半導体基板１の厚みのばらつきや、金バンプ５自体の高さのばらつき等により、個々の金バンプ５間における金バンプ５とガラス基板６の電極７との接触状態にばらつきが発生する。すなわち、我々が実験的に用いている条件におけるＣＯＧ実装によると、図８（ｂ）に示すように金バンプ５の頭頂部が電極７に完全に接触して、最大で２μｍ程度潰されるものと、図８（ａ）に示すように、金バンプ５と電極７との間に２μｍ程度の隙間ができるものとが発生する。
【０００７】
また、金バンプ５は電解めっきによって形成されているが、電解めっきで形成された場合、金バンプ５の電極７側に対向する頭頂部の面Ｓには、凹部５ａが形成される。これは電解めっきの厚み方向の成長が均等に行われるので、下地であるパッシベーション膜３の開口部３ａの凹凸形状がそのまま反映されるためであるが、前記凹部５ａの深さ（段差）が１．２μｍ以上ある場合、図８（ａ）に示した電極７と凹部５ａの底面との間隙は３．２μｍ（＝２＋１．２）以上で、導電粒子９の径４．０μｍの８０％相当の３．２μｍ以上となる。すなわち、導電粒子９の潰れ量は、電気的な導通がとれる最低限度の潰れ量である２０％以下となってしまうため、凹部５ａに位置する導電粒子９は電気的接続に寄与しないといった問題がある。
【０００８】
このような問題を解決する目的で、金バンプ５の平面的面積（すなわち金バンプ５の半導体基板１側に対向する面の面積）に対してパッシベーション膜３の開口部３ａの平面的面積（すなわち開口面積）を小さくすることにより、金バンプ５に形成される凹部５ａ（ディンプル）の平面的面積を小さくする半導体装置が特許文献１に開示されている。
【特許文献１】特開平１１−３１６９８号公報（第３頁〜５頁、図５）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前記特許文献１によれば、金バンプ５の平面的面積に対してパッシベーション膜３の開口部３ａの平面的面積を１／９以下とすることで、電気的な接合に寄与しない導電粒子９の割合を減じている。また、開口部３ａの平面的面積をある程度以下に小さくすることで金バンプ５の凹部５ａの深さも従来構造よりも浅くできるとしている。
【００１０】
例えば、特許文献１におけるパッシベーション膜３の厚みは１μｍで、これに対して、開口部３ａの平面的面積を小さくした場合でも最大で０．５〜０．８μｍ（すなわち、パッシベーション膜３の厚みの５０〜８０％に相当）の深さの凹部５ａが生じている。しかしながら、近年の半導体基板１の配線の微細化に伴って、パッシベーション膜３の層数や材質も見直され、その結果、パッシベーション膜３の厚みは増加傾向にある。すなわち、パッシベーション膜３の厚みは、１．２〜１．８μｍ程度となっており、特許文献１に示すようにパッシベーション膜３の開口部３ａの平面的面積を小さくした場合でも、０．６（＝１．２×５０％）〜１．４（＝１．８×８０％）μｍ程度の深さの凹部５ａが金バンプ５の表面に発生することが容易に想像できる。即ち、金バンプ５に１．２μｍ以上の深さをもつ凹部５ａが発生し、この凹部５ａにあたる導電粒子９は電気的接合には寄与しないこととなる。
【００１１】
さらに、金バンプ５の狭ピッチ化や金バンプ５の縮小化に伴って、導電粒子９のサイズも従来よりも微小なものの使用が検討されているが、導電粒子９の微細化によって、この凹部５ａの深さは、ＣＯＧ実装に益々悪影響を及ぼすものとなってきている。
【００１２】
前記のような問題を解決するためには、例えば凹部５ａの深さ（段差）を浅くすることが有効であると考えられるが、これにはパッシベーション膜３の開口部３ａの厚みを薄くする必要がある。しかし、開口部３ａの厚みを薄くした場合、その機械的な強度が弱くなるために、実装時にかける加圧及び加熱のストレスで、開口部３ａを起点にパッシベーション膜３にクラックが入り、半導体装置Ａそのものの信頼性に悪影響を及ぼしてしまうといった問題がある。
【００１３】
本発明は、パッシベーション膜のクラックを防止しながら、バンプ電極にできる凹部の深さ（段差）を浅くし、また、凹部の深さそのものを無視できる構造とすることで、導電粒子の電気的な接合を安定して行うことのできる半導体装置およびその実装構造を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本第１発明は、複数のパッド電極が形成された半導体基板と、
前記半導体基板に設けられたパッシベーション膜と、
前記パッド電極上にバリアメタルを介して形成されたバンプ電極とを有する半導体装置であって、
前記パッシベーション膜に、少なくとも一部の前記パッド電極を開口する開口部が形成され、
前記半導体基板側におけるパッシベーション膜の開口部の面積がバンプ電極の面積よりも大きく、且つ、バンプ電極の面積がパッド電極の面積よりも大きく形成され、
前記パッド電極の、パッシベーション膜の開口部から露出している部分を前記バリアメタルが覆っているものである。
【００１５】
これによると、バンプ電極は、パッシベーション膜と重なることなく配置することが可能となり、パッシベーション膜の開口部の形状がバンプ電極の半導体基板とは反対側の面に現れることはなく、かつ、バンプ電極と半導体基板との間にはパッシベーション膜の開口部が存在しないため、実装時の応力によるパッシベーション膜のクラックも発生しない。ここで、バンプ電極の半導体基板とは反対側の面には、パッド電極の形状を反映した凸部が現れるが、一般的に、パッド電極の厚みは、０．８μｍ以下であり、パッシベーション膜より十分に薄いため、バンプ電極に現れる前記凸部の段差も０．８μｍ以下に抑えられ、これにより、ＣＯＧ実装の際に特に問題とはならない。また、半導体基板やパッド電極との密着性が良好なバリアメタルがパッド電極を覆うように形成されているので、パッド電極がパッシベーション膜から露出していても、パッド電極が従来の構造に比べて強度的および化学的に劣化することはない。
【００１６】
また、本第２発明は、半導体基板側におけるパッド電極の面積がバンプ電極の面積の１／９以下であるものである。
これによると、バンプ電極の半導体基板とは反対側の面に現れるパッド電極の形状を反映した凸部の面積は小さくなり、通常のＣＯＧ実装の圧力により容易に潰すことが可能であり、凸部の段差高さはＣＯＧ実装の際に無視することができる。したがって、バンプ電極に現れる凸部の影響をさらに軽減することが可能となる。
【００１７】
また、本第３発明は、パッド電極の厚みが０．４μｍ以下であるものである。
また、本第４発明は、複数のパッド電極が形成された半導体基板と、
前記半導体基板に設けられたパッシベーション膜と、
前記パッド電極上にバリアメタルを介して形成されたバンプ電極とを有する半導体装置であって、
前記パッシベーション膜に、少なくとも一部のパッド電極を開口する開口部が形成され、
前記半導体基板側におけるバンプ電極の面積がパッシベーション膜の開口部の面積よりも大きく、且つ、パッシベーション膜の開口部の面積がパッド電極の面積よりも大きく形成され、
前記パッド電極の、パッシベーション膜の開口部から露出している部分をバリアメタルが覆っているものである。
【００１８】
これによると、パッシベーション膜とパッド電極とは重なり合うことなく、かつ、パッシベーション膜の開口部の領域の内側にパッド電極を形成することが可能である。バンプ電極の半導体基板とは反対側の面には、パッシベーション膜の開口部の形状を反映した凹部と、開口部の内側に位置するパッド電極の形状を反映した凸部とが形成される。これにより、凹部の段差がその内側にある凸部の段差で補填される（埋められる）ので、その分だけ凹部の深さが浅くなり、従来構造に比べて、バンプ電極の半導体基板とは反対側の面に発生する凹部の影響を小さくすることができる。
【００１９】
また、本第５発明は、パッシベーション膜の開口部の周縁からパッド電極までの間隔が２μｍ以下であるものである。
これによると、バンプ電極の凹部の深さを従来のバンプ電極の凹部の深さよりも浅くすることができる。
【００２０】
また、本第６発明は、パッド電極はパッシベーション膜より薄く、パッド電極の厚みとパッシベーション膜の厚みとの差が０．４μｍ以下であるものである。
これによると、バンプ電極に形成される凹部と、この凹部の内側の凸部との段差を０．４μｍ以下にすることができる。
【００２１】
また、本第７発明は、半導体装置を絶縁基板に実装した実装構造であって、
前記半導体装置は、複数のパッド電極が形成された半導体基板と、前記半導体基板に設けられたパッシベーション膜と、前記パッド電極上にバリアメタルを介して形成されたバンプ電極とを有し、
前記パッシベーション膜に、少なくとも一部のパッド電極を開口する開口部が形成され、
前記半導体基板側におけるパッシベーション膜の開口部の面積がバンプ電極の面積よりも大きく、且つ、バンプ電極の面積がパッド電極の面積よりも大きく形成され、
前記パッド電極の、パッシベーション膜の開口部から露出している部分を前記バリアメタルが覆っており、
前記絶縁基板はバンプ電極と対向する位置に配置された電極を有し、
少なくとも前記半導体装置のバンプ電極と絶縁基板の電極との間に異方導電性材料が介在して電気的に接合しているものである。
【００２２】
これによると、バンプ電極はパッシベーション膜と重なることなく配置することが可能となり、パッシベーション膜の開口部の形状がバンプ電極の絶縁基板の電極に対向する面に現れることはなく、かつ、バンプ電極と半導体基板との間にはパッシベーション膜の開口部が存在しないため、実装時の応力によるパッシベーション膜のクラックも発生しない。ここで、バンプ電極の絶縁基板の電極に対向する面には、パッド電極の形状を反映した凸部が現れるが、一般的に、パッド電極の厚みは、０．８μｍ以下であり、パッシベーション膜より十分に薄いため、バンプ電極に現れる前記凸部の段差も０．８μｍ以下に抑えられ、これにより、ＣＯＧ実装の際に特に問題とはならない。また、半導体基板やパッド電極との密着性が良好なバリアメタルがパッド電極を覆うように形成されているので、パッド電極がパッシベーション膜から露出していても、パッド電極が従来の構造に比べて強度的および化学的に劣化することはない。
【００２３】
また、本第８発明は、半導体装置を絶縁基板に実装する実装構造であって、
前記半導体装置は、複数のパッド電極が形成された半導体基板と、前記半導体基板に設けられたパッシベーション膜と、前記パッド電極上にバリアメタルを介して形成されたバンプ電極とを有し、
前記パッシベーション膜に、少なくとも一部の前記パッド電極を開口する開口部が形成され、
前記半導体基板側におけるバンプ電極の面積がパッシベーション膜の開口部の面積よりも大きく、且つ、パッシベーション膜の開口部の面積がパッド電極の面積よりも大きく形成され、
前記パッド電極の、パッシベーション膜の開口部から露出している部分を前記バリアメタルが覆っており、
前記絶縁基板はバンプ電極と対向する位置に配置された電極を有し、
少なくとも前記半導体装置のバンプ電極と絶縁基板の電極との間に異方導電性材料が介在して電気的に接合しているものである。
【００２４】
これによると、パッシベーション膜とパッド電極とは重なり合うことなく、かつ、パッシベーション膜の開口部の領域の内側にパッド電極を形成することが可能である。バンプ電極の絶縁基板の電極に対向する面には、パッシベーション膜の開口部の形状を反映した凹部と、開口部の内側に位置するパッド電極の形状を反映した凸部とが形成される。これにより、凹部の段差がその内側にある凸部の段差で補填される（埋められる）ので、その分だけ凹部の深さが浅くなり、従来構造に比べて、バンプ電極の絶縁基板の電極に対向する面に発生する凹部の影響を小さくすることができる。
【発明の効果】
【００２５】
本発明によれば、パッシベーション膜のクラックを防止しながら、バンプ電極にできる凸部又は凹部の段差を浅くし、また、段差そのものを無視できる構造とすることで、導電粒子の電気的な接合を安定に行うことが可能となる。
【発明を実施するための最良の形態】
【００２６】
（実施の形態１）
図１，図２に、実施の形態１における半導体装置Ａをガラス基板６（絶縁基板の一例）に実装した実装構造の断面図を示す。尚、先に説明した従来のものと同じ部材については同一の符号を付記して説明を省略する。
【００２７】
前記半導体装置Ａの半導体基板１の主面上には、複数のパッド電極２（例えばアルミパッド等）が形成されており、パッド電極２上を覆うようにして金バンプ５（バンプ電極の一例）が、ＴｉＷ、Ｔｉ、Ｃｒ等からなるバリアメタル４を介して形成されている。また、半導体基板１上には、シリコンナイトライドやシリコンオキサイド等からなるパッシベーション膜３が金バンプ５と重ならないように形成されている。金バンプ５は、予めパッド電極２やパッシベーション膜３が形成された半導体基板１の主面上に、フォトリソグラフィ技術により形成される。即ち、スパッタなどによりＴｉＷ等のバリアメタルとＡｕのシード層を形成した上にめっきレジストを塗布、熱硬化した後に、露光、現像して金バンプ５が形成できる位置を開口する。次に、電解金めっきにより金を成長させた後、不要となっためっきレジストを剥離する。最後に、不要なバリアメタル及びシード層をエッチングで除去することで得られる。なお必要な場合はアニーリング等の熱処理が施される。
【００２８】
また、前記パッシベーション膜３には、少なくとも一部のパッド電極２を開口する開口部３ａが形成されている。この開口部３ａの面積は金バンプ５の半導体基板１に対向する面の面積よりも大きく、且つ、金バンプ５の半導体基板１に対向する面の面積はパッド電極２の面積よりも大きく形成されている。前記バリアメタル４は、パッド電極２の、パッシベーション膜３の開口部３ａから露出している部分を覆っている。
【００２９】
前記ガラス基板６は金バンプ５と対向する位置に配置された電極７を有している。この電極７と金バンプ５とは、先ず、導電粒子９と接着剤バインダ８とからなるＡＣＦ１２（異方導電性材料の一例）を半導体基板１とガラス基板６との間に配置し、金バンプ５と電極７とを対向するように位置合わせした後に、ツール１０とステージ１１とにより加圧および加熱することで接合される。この際、図２（ｂ）に示すように、電気的な接合は導電粒子９が潰されることによって行われる。つまり、電極７と金バンプ５との間が狭い程また平坦である程、確実な接合が得られるものである。尚、前記ツール１０およびステージ１１は、ＣＯＧ実装の際に用いる治具であり、実装後は特に必要ない。
【００３０】
以下、上記構成における作用を説明する。
従来では、パッシベーション膜３はパッド電極２上に被るように形成されており（図８参照）、この最大の目的は、パッド電極２とその下地となる層間膜（図示せず）との密着強度を維持し、ワイヤーボンド接合などを行う際の物理的ダメージによるパッド電極２の剥がれの防止である。これに対して、実施の形態１の場合、図２に示すように、バリアメタル４がパッド電極２を覆い、かつ、その下地とも十分な密着性を有していることと、ＣＯＧ実装を行う際の物理的ダメージは金バンプ５で緩衝されてパッド電極２にかかるため、パッド電極２へ直接ワイヤーボンド実装を行う際の物理的ダメージに比べてダメージが非常に弱くなることから、密着強度に十分な信頼性が得られるものである。
【００３１】
また、金バンプ５よりもパッシベーション膜３の開口部３ａを大きくし、金バンプ５はパッシベーション膜３に被らないように形成されているため、金バンプ５のガラス基板６の電極７に対向する面Ｓ（半導体基板１とは反対側の面）に、パッシベーション膜３の開口部３ａの形状が反映して形成されることは無く、その代わりに、前記金バンプ５の面Ｓには、パッド電極２の形状を反映した凸部５ｂが現れる。しかし、一般的に、パッド電極２の厚みは０．８μｍ程度であり、１μｍ〜１．８μｍ程度の厚みをもつパッシベーション膜３より十分に薄いため、前記凸部５ｂの段差も０．８μｍ以下となり、図７（ａ）に示した従来のパッシベーション膜３の開口部３ａの影響で現れる凹部５ａに比べて、非常に浅い段差となる。従って、従来の半導体装置Ａに比べて確実な接合が得られる。
【００３２】
また、金バンプ５はパッシベーション膜３と重なることなく配置することが可能となり、金バンプ５と半導体基板１との間にはパッシベーション膜３の開口部３ａが存在しないため、実装時の応力によるパッシベーション膜３のクラックも発生しない。
【００３３】
さらに、半導体基板１やパッド電極２との密着性が良好なバリアメタル４がパッド電極２を覆うように形成されているので、パッド電極２がパッシベーション膜３から露出していても、パッド電極２が従来の構造に比べて強度的および化学的に劣化することはない。
（実施の形態２）
実施の形態２では、半導体基板１側から見たパッド電極２の面積が金バンプ５の面積の１／９以下になるように設定されている。
【００３４】
これによると、図２（ｂ）に示すように、ＣＯＧ実装において、最も高い金バンプ５は通常２μｍ程度潰れるが、この潰れ量は、４〜５μｍ程度のつぶれ量までは、金バンプ５のガラス基板６の電極７に対向する面Ｓの単位面積あたりにかかる圧力に比例して大きくなる。これは、金バンプ５の凸部５ｂの面積を電極７に対向する面全体の面積に対して小さくしていくと、凸部５ｂの単位面積あたりの圧力は大きくなり、凸部５ｂを容易に潰すことが可能となることを示している。我々の経験則によると、半導体基板１側から見たパッド電極２の面積を金バンプ５の面Ｓの面積の１／９以下とすることで、金バンプ５に現れる凸部５ｂの面積も小さくなり、凸部５ｂは、ＣＯＧ実装の際に容易に潰れるため、ほとんど無視できる状態となる。尚、１／９以上の場合では、凸部５ｂの底面からの潰れ量が凸部５ｂのない場合と比べて若干小さくなってしまう傾向があり、よくない。即ち、３μｍの導電粒子９をＣＯＧ実装に用いた場合、導電粒子９は約３０％程度の２μｍ程度まで潰れることとなり、より確かな電気的な導通が確保できるものである。
（実施の形態３）
実施の形態３では、パッド電極２の厚みが０．４μｍ以下になるように設定されている。
【００３５】
これによると、導電粒子９の径を従来の４μｍから微細な３μｍに変更した場合に、導電粒子９が金バンプ５と電極７との電気的な接続を行える条件を満たすものである。すなわち、金バンプ５の面Ｓに現れる凸部５ｂの段差ｈ１が０．４μｍ以下になる。ここで、３μｍの粒子径の導電粒子９が金バンプ５と電極７との電気的な接続を行える最低限の潰れ量を従来通りの２０％以上とし、図３に示すように、ＣＯＧ実装前の最も高い金バンプ５の頂点と最も低い金バンプ５の頂点との差ｈ２（金バンプ５の平坦性のレンジ）を４μｍとし、最も高い金バンプ５の潰れ量ｈ３を２μｍとすると、最も低い金バンプ５の凸部５ｂの底面から電極７までの隙間ｈ４は２．４μｍ（＝４−２＋０．４）となり、導電粒子９の最低限潰れた後の径である２．４μｍ（＝３μｍ×８０％）と合致する。すなわち、接合が十分に行われる厚みであり、パッド電極２の厚みを０．４μｍ以下にすることにより、金バンプ５の電極７に対向する面Ｓの形状は適正となる。
（実施の形態４）
図４〜図６に、実施の形態４における半導体装置Ａをガラス基板６（絶縁基板の一例）に実装した実装構造の断面図を示す。
【００３６】
パッシベーション膜３には、少なくとも一部のパッド電極２を開口する開口部３ａが形成されている。金バンプ５の半導体基板１に対向する面の面積が前記開口部３ａの面積よりも大きく、且つ、前記開口部３ａの面積がパッド電極２の面積よりも大きく形成されている。金バンプ５は、開口部３ａを完全に塞ぐように、かつ、パッド電極２を覆うように、バリアメタル４を介して配置されている。前記バリアメタル４は、パッド電極２の、パッシベーション膜３の開口部３ａから露出している部分を覆っている。
【００３７】
以下、上記構成における作用を説明する。
パッシベーション膜３とパッド電極２とは重なり合うことなく、かつ、パッシベーション膜３の開口部３ａの領域の内側にパッド電極２を形成することが可能である。これにより、金バンプ５のガラス基板６の電極７に対向する面Ｓ（半導体基板１とは反対側の面）には、パッシベーション膜３の開口部３ａの形状を反映した凹部５ａと、開口部３ａの内側に位置するパッド電極２の形状を反映した凸部５ｂとが現れる。ここで前述したように、一般的に、パッド電極２の厚みは０．８μｍ程度であり、パッシベーション膜３は１μｍ〜１．８μｍ程度の厚みである。従って、凹部５ａの段差はその内側にある凸部５ｂの段差によって補填される（埋められる）ので、金バンプ５の面Ｓを基準とした凹部５ａと凸部５ｂとの高低差Ｂは０．２μｍ〜１μｍ（＝１−０．８〜１．８−０．８）程度となり、図８（ａ）に示した従来の凹部５ａの深さよりも遥かに浅くできる。これにより、金バンプ５に発生する凹部５ａの影響を小さくすることができる。
（実施の形態５）
実施の形態５では、パッシベーション膜３の開口部３ａの周縁から、この開口部３ａ内に露出しているパッド電極２までの間隔が２μｍ以下、すなわち、パッシベーション膜３の開口部３ａとパッド電極２との間に形成される溝１５の幅が２μｍ以下になるように設定されている。
【００３８】
これによると、一般に、金バンプ５を電解めっきで形成した場合、下地の形状が金バンプ５を形成した後の面Ｓに現れるが、下地の凹みや溝の幅がある一定幅以下である場合、その形状は金バンプ５が成長する段階で徐々に埋められ、金バンプ５を形成した後の面Ｓに現れなくなる。我々が用いている金バンプ５の形成条件では、この閾値は約２μｍであり、それ以上あった場合は下地の溝の形状が金バンプ５の面Ｓに反映されて形成されてしまう。したがって、前記のように、開口部３ａの周縁からパッド電極２までの間隔を２μｍ以下にすることで、金バンプ５の電極７に対向する面Ｓに現れる凹部５ａの深さを、図８（ａ）に示した従来の金バンプ５の凹部５ａの深さよりも浅くしたり、或いは、前記凹部５ａをほとんど無くすことができる。
（実施の形態６）
実施の形態６では、パッド電極２はパッシベーション膜３より薄く、パッド電極２の厚みとパッシベーション膜３の厚みとの差が０．４μｍ以下になるように設定されている。
【００３９】
これによると、金バンプ５の面Ｓを基準とした凹部５ａと凸部５ｂとの高低差Ｂ（段差）を０．４μｍ以下とすることができる。したがって、導電粒子９の径を従来の４μｍから微細な３μｍに変更した場合に、導電粒子９が金バンプ５と電極７との電気的な接続を行える条件を満たすものである。すなわち、３μｍの粒子径の導電粒子９が金バンプ５と電極７との電気的な接続を行える最低限の潰れ量を従来通りの２０％以上とし、ＣＯＧ実装前の最も高い金バンプ５の頂点と最も低い金バンプ５の頂点との差（金バンプ５の平坦性のレンジ）を４μｍとし、最も高い金バンプ５の潰れ量を２μｍとすると、最も低い金バンプ５の凹部５ａの底面から電極７までの隙間は２．４μｍ（＝４−２＋０．４）となり、導電粒子９の最低限潰れた後の径である２．４μｍ（＝３μｍ×８０％）と合致する。これにより、導電粒子９が金バンプ５と電極７との電気的な接続を行える条件が満たされ、パッド電極２の厚みとパッシベーション膜３の厚みとの差を０．４μｍ以下にすることにより、金バンプ５の電極７に対向する面Ｓの形状は適正となる。
【００４０】
尚、前記各実施の形態では、バンプ電極の一例として金バンプ５用いているが、特に金バンプ５に限定するものではなく、はんだバンプや、銅バンプなどのめっきバンプでも構わない。
【００４１】
また、前記各実施の形態では、導電粒子９を球状としているが、特に球状に限定するものではない。
前記各実施の形態では、パッド電極２としてアルミパッドを挙げたが、銅パッド等を用いてもよい。また、半導体基板１中の構造は特に問うものではなく、例えば、パッド電極２の下には層間膜（図示せず）とともに、タングステンビアやアルミコンタクト等の層間導電構造等が形成されていても構わない。
【００４２】
前記各実施の形態では、ＣＯＧ実装によってＡＣＦ１２を介してガラス基板６上に接合される半導体装置Ａを挙げたが、ＣＯＧ実装に限定されるものではなく、絶縁基板に異方導電性材料を介して接合される全ての半導体装置Ａに関するものであってもよい。
【産業上の利用可能性】
【００４３】
ＡＣＦを用いたＣＯＧ実装形式以外の実装形式によって実装される半導体装置Ａおよびその実装構造にも適用できる。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施の形態における半導体装置をガラス基板に実装した実装構造の断面図である。
【図２】同、実装構造の拡大断面図であり、（ａ）は図１における円内Ｘ部の拡大断面を示し、（ｂ）は図１における円内Ｙ部の拡大断面を示し、（ｃ）は（ａ）におけるＺ−Ｚ矢視図である。
【図３】同、実装構造の各寸法を示す断面図である。
【図４】本発明の第２の実施の形態における半導体装置をガラス基板に実装した実装構造の断面図である。
【図５】同、実装構造の拡大断面図であり、（ａ）は図４における円内Ｘ部の拡大断面を示し、（ｂ）は図４における円内Ｙ部の拡大断面を示し、（ｃ）は（ａ）におけるＺ−Ｚ矢視図である。
【図６】同、実装構造の金バンプの拡大断面図である。
【図７】従来の半導体装置をガラス基板に実装した実装構造の断面図である。
【図８】同、実装構造の拡大断面図であり、（ａ）は図７における円内Ｘ部の拡大断面を示し、（ｂ）は図７における円内Ｙ部の拡大断面を示す。
【符号の説明】
【００４５】
１    半導体基板
２    パッド電極
３    パッシベーション膜
３ａ  開口部
４    バリアメタル
５    金バンプ（バンプ電極）
６    ガラス基板（絶縁基板）
７    電極
１２    ＡＣＦ（異方導電性材料）
Ａ    半導体装置
【図１】
2005150557.tif 000003
【図２】
2005150557.tif 000004
【図３】
2005150557.tif 000005
【図４】
2005150557.tif 000006
【図５】
2005150557.tif 000007
【図６】
2005150557.tif 000008
【図７】
2005150557.tif 000009
【図８】
2005150557.tif 000010