(57)【要約】【課題】  データに誤りがあった場合でも表示上問題のない画像を表示することができる表示装置用駆動回路、表示装置の駆動方法及び表示装置を提供すること。【解決手段】  本発明にかかる表示装置用駆動回路は、表示制御回路１１から送信された画像データに基づいて液晶パネル１５に駆動信号を供給する表示装置用駆動回路であって、表示制御回路１１から送信された画素（ＲＧＢ）データ５２に対応する誤り検出ビット５３に基づいて画素（ＲＧＢ）データ５２に誤りがあるか否かを判別し、誤りが検出された画素データに対して補正を行う誤り検出／画素データ補正機能３４とを備えるものである。【選択図】  図２
2005257854.tif 000002
【特許請求の範囲】
【請求項１】
表示制御回路から送信された画像データに基づいて表示パネルに駆動信号を供給する表示装置用駆動回路であって、
前記表示制御回路から送信された前記画像データに対応する誤り検出データに基づいて前記画像データに誤りがあるか否かを判別する誤り検出手段と、
前記誤り検出手段によって、誤りが検出された画像データに対して補正を行う画像データ補正手段とを備える表示装置用駆動回路。
【請求項２】
前記画像データが動画表示用データであるか否かを判別する動画表示判別手段をさらに備え、
前記画像データ補正手段が、前記画像データが動画表示である場合に、前記誤りが検出された画像データに対して補正を行う請求項１記載の表示装置用駆動回路。
【請求項３】
前記画像データが動画表示用データでない場合に、前記表示制御回路に前記誤りが検出された画像データの再送信要求を行う請求項２記載の表示装置用駆動回路。
【請求項４】
請求項１乃至３いずれかに記載の表示装置用駆動回路を備える表示装置。
【請求項５】
表示パネルに表示される画像に基づいて信号を出力する表示制御回路と、
前記表示制御回路からの信号に基づいて表示パネルに駆動信号を供給する駆動回路とを備える表示装置の駆動方法であって、
前記表示制御回路から前記駆動回路に画像データと前記画像データに対応する誤り検出データとを送信するステップと、
前記誤り検出データに基づいて、前記画像データが誤っているか否かを判別するステップと、
前記画像データが誤っていた場合に、前記画像データを補正するステップとを備える表示装置の駆動方法。
【請求項６】
前記画像データが動画表示用データであるか否かを判別するステップをさらに備え、
前記画像データを補正するステップでは、前記画像データが動画表示である場合に、前記誤りが検出された画像データに対して補正を行う請求項５記載の表示装置の駆動方法。
【請求項７】
前記画像データが動画表示用データでない場合に、前記表示制御回路に前記誤りが検出された画像データの再送信要求を行う請求項６記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置用駆動回路、表示装置の駆動方法及び表示装置に関する。
【背景技術】
【０００２】
パーソナルコンピュータ、携帯電話その他各種モニタ用の画像表示装置として、液晶表示装置の普及は目覚しいものがある。典型的な液晶表示装置の一つは、液晶表示パネルと、その背面に配置されたバックライト・ユニットとを有する。液晶表示パネルは、バックライト・ユニットからの透過光を制御することにより、画像表示を行う。液晶表示パネルは、マトリクス状に配置された複数の画像信号線（ソース線）と複数の走査線（ゲート線）を有する。液晶表示パネルにおいて、複数の画素が、画像信号線と走査線の各交点に対応して形成されている。画像信号線は画像信号線駆動回路（ソースドライバＩＣ）によって駆動され、走査線は走査線駆動回路（ゲートドライバＩＣ）によって駆動される。画像信号線駆動回路及び走査線駆動回路は、表示制御回路からの表示信号及び制御信号に従って、液晶表示パネルを駆動する。
【０００３】
液晶パネルの高精細化とカメラ機能の高画素化により、最近の携帯電話等に用いられる液晶パネルには信号線の増加と放射雑音対策という課題がある。こうした課題解決に差動方式の高速シリアル転送で信号線を減らし、かつ信号レベルを小さくすることで放射雑音を小さくする対策をとる動きがでてきている。しかし、差動・小振幅シリアル転送を行う場合に、電磁雑音により受信データの信号レベルが反転する可能性がある。
【０００４】
従来の画像信号線駆動回路の構成について図８を用いて説明する。図８は従来の画像信号線駆動回路１３の構成を示すブロック図である。画像信号線駆動回路１３はデータレジスタ３３、データラッチ回路３５、レベルシフト３６、ＤＡＣ（Ｄ／Ａコンバータ）３７及びタイミングコントローラを備えている。入力データ３０は、デジタルの画素（RGB）データであり、データレジスタ３３に入力される。データレジスタ３３は、画素（RGB）データを格納する。タイミングコントローラ３８は、データラッチ回路３５、レベルシフト３６、ＤＡＣ３７の制御を行う。
【０００５】
データラッチ回路３５は、タイミングコントローラ３８で指定されたタイミングでデータレジスタ３３から画素（ＲＧＢ）データの取り込みを行う。レベルシフト３６は、画素（ＲＧＢ）データの電圧レベルをロジック電圧レベルからソース電圧レベルに変換する。ＤＡＣ３７はデジタル信号をアナログ信号に変換してソースデータ出力３９を出力する。ソースデータ出力３９は階調電圧に基づく駆動信号として、各ソース線に入力される。
【０００６】
しかしながら、マイコンなどの表示制御回路から小振幅信号レベルで高速シリアルデータ転送を行った場合に、電磁雑音等により送信データの信号レベルが反転する可能性が高くなる。特に、高速シリアルデータ転送を行った場合、表示制御回路と駆動回路間で送受信される信号の振幅が数百ｍＶと小さくなってしまうことがある。信号振幅が小さくなると信号レベルが反転する可能性が高くなるおそれがある。信号レベルが反転した場合、データを誤って認識してしまい、表示画面に誤った画像が表示されてしまう。これは、従来の画像信号線駆動回路１３の構成では、受信データに誤りがあっても表示するまで誤りがあるか否か判断することができなかった。
【０００７】
また、データ送信側（ＣＰＵなど）と液晶ドライバ（画像信号線駆動回路）の間に表示制御コントローラ機能を配置した液晶表示装置が開示されている（特許文献１）。この液晶表示装置では、表示制御コントローラが誤り検出を行い、データ送信側にデータの再送信要求を行う。そして、データ送信側からのデータを、表示制御コントローラを経由してＬＣＤドライバにデータを送っている。この表示装置では、誤り制御を行うためにコントローラが必要となってしまう。また、誤り検出をある定期的な時間で行っているので、受信データに誤りが無いかの確認を即座に確認することができないおそれがある。従って、誤ったデータを表示してしまうという問題点があった。
【０００８】
【特許文献１】特開２００２−７２９８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
このように従来の液晶表示装置では誤ったデータを表示してしまうという問題点があった。
【００１０】
本発明はこのような問題点に鑑みてなされたものであり、データに誤りがあった場合でも表示上問題のない画像を表示することができる表示装置用駆動回路、表示装置の駆動方法及び表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の第１の態様にかかる表示装置用駆動回路は、表示制御回路から送信された画像データに基づいて表示パネルに駆動信号を供給する表示装置用駆動回路であって、前記表示制御回路から送信された前記画像データに対応する誤り検出データに基づいて前記画像データに誤りがあるか否かを判別する誤り検出手段と、前記誤り検出手段によって、誤りが検出された画像データに対して補正を行う画像データ補正手段とを備えるものである。これにより、データに誤りがあった場合でも表示上問題のない画像を表示することができる。
【００１２】
本発明の第２の態様にかかる表示装置用駆動回路は、上述の表示装置用駆動回路であって、前記画像データが動画表示用データであるか否かを判別する動画表示判別手段をさらに備え、前記画素データ補正手段が、前記画像データが動画表示である場合に、前記誤りが検出された画像データに対して補正を行うものである。これにより、１フレームあたりのデータ転送速度を落とさずに、データに誤りがあった場合でも表示に影響のない画像を表示することが可能になる。
【００１３】
本発明の第３の態様にかかる表示装置用駆動回路は、上述の表示装置用駆動回路であって、前記画像データが動画表示用データでない場合に、前記表示制御回路に前記誤りが検出された画像データの再送信要求を行うものである。これにより、動画でない場合には正確なデータを表示させることができる。
【００１４】
本発明の第４の態様にかかる表示装置は、上述の表示装置用駆動回路を備えるものである。これにより、データに誤りがあった場合でも表示上問題のない画像を表示することができ、表示品質を向上することができる。
【００１５】
本発明の第５の態様にかかる表示装置の駆動方法は、表示パネルに表示される画像に基づいて信号を出力する表示制御回路と、前記表示制御回路からの信号に基づいて表示パネルに駆動信号を供給する駆動回路とを備える表示装置の駆動方法であって、前記表示制御回路から前記駆動回路に画像データと前記画像データに対応する誤り検出データとを送信するステップと、前記誤り検出データに基づいて、前記画像データが誤っているか否かを判別するステップと、前記画像データが誤っていた場合に、前記画像データを補正するステップとを備えるものである。これにより、データに誤りがあった場合でも表示上問題のない画像を表示することができる。
【００１６】
本発明の第６の態様にかかる表示装置の駆動方法は、上述の表示装置の駆動方法において、前記画像データが動画表示用データであるか否かを判別するステップをさらに備え、前記画像データを補正するステップでは、前記画像データが動画表示用データである場合に、前記誤りが検出された画素データに対して補正を行うものである。これにより、１フレームあたりのデータ転送速度を落とさずに、表示上問題のない画像を表示することが可能になる。
【００１７】
本発明の第７の態様にかかる表示装置の駆動方法は、上述の表示装置の駆動方法において、前記画像データが動画表示用データでない場合に、前記表示制御回路に前記誤りが検出された画像データの再送信要求を行うものである。これにより、動画でない場合にはより正確なデータを表示させることができる。
【発明の効果】
【００１８】
本発明によれば、データに誤りがあった場合でも表示上問題のない画像を表示することができる表示装置用駆動回路、表示装置の駆動方法及び表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１９】
以下に、本発明を適用可能な実施の形態が説明される。以下の説明は、本発明の実施形態を説明するものであり、本発明は以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能であろう。尚、各図において同一の符号を付されたものは同様の要素を示しており、適宜、説明が省略される。
【００２０】
発明の実施の形態１．
図１を用いて、本実施の形態に係る液晶表示装置の全体構成について説明する。図１は、本発明が適用可能な液晶表示装置の一構成例を示すブロック図である。図１において、符号１によって液晶表示装置が全体的に示され、１０は携帯電話、ＰＤＡ、テレビチューナ、ビデオ、パーソナルコンピュータ等の外部入力装置、１１は表示制御回路、１２はフレーム・メモリ、１３は画像信号線駆動回路、１４は走査線駆動回路、１５は液晶表示パネル、１６は電源回路である。表示制御回路１１、画像信号線駆動回路１３、走査線駆動回路１４には、電源ライン１６１、１６２、１６３を介して、電源１６から必要な電源電圧が供給される。
【００２１】
外部入力装置１０は、画像データ／制御信号１０１を表示制御回路１１に入力する。表示制御回路１１は、マイコンやＡＳＩＣなどの制御回路であり、画像データ１１０をフレーム・メモリ１２に転送する。ＤＲＡＭ、ＳＤＲＡＭ、ＤＤＲ等から構成されたフレーム・メモリ１２は、この転送された画像データを一時的に格納する。表示制御回路１１は、後述するように、フレーム・メモリ１２に一時的に記憶された過去の画像データを使用して現在の画像データの加工処理を行う。加工処理された画像データは、液晶パネル１５に伝送される。
【００２２】
液晶パネル１５は、典型的には、マトリックス状に配置された複数の画素から構成される表示領域と、その外周領域である額縁領域とを有している。又、液晶パネル１５は、アレイ回路が形成されたアレイ基板とその対向基板とを有し、その２つの基板の間に液晶が封入されている。アクティブマトリックス・タイプの液晶表示パネルは、各画素が信号の入出力を制御するスイッチング素子を備えている。典型的なスイッチング素子は、ＴＦＴ（Thin Film Transistor）である。
【００２３】
カラー液晶表示装置は、対向基板上にＲＧＢのカラー・フィルター層を有している。液晶パネル１５の表示領域内の各画素は、ＲＧＢいずれかの色表示を行う。もちろん、白黒ディスプレイにおいては、白と黒のいずれかの表示を行う。アレイ基板上の表示領域内には、複数の信号線と走査線がマトリックス状に配設されている。信号線と走査線とはお互いにほぼ直角に重なるように配設され、交差点近傍にＴＦＴが配置される。走査線駆動回路１４から入力されるゲート電圧によって選択された各画素は、画像信号線駆動回路１３から入力される画像表示信号電圧に基づき液晶に電界を印加する。
【００２４】
表示制御回路１１は、画像信号線駆動回路１３、走査線駆動回路１４を動作させるため、画像データ／制御信号１１１を画像信号線駆動回路１３に出力し、制御信号１１２を走査線駆動回路１４に出力する。走査線駆動回路１４は制御信号を走査電圧に変換して、液晶パネル１５上の走査線に出力する。走査線駆動回路１４からの走査信号１４０によって階調電圧を印加する画素ラインを選択状態にする。画像信号線駆動回路１３は、１水平ライン分の画素について転送された画像データを階調電圧に変換する。画像信号線駆動回路１３は、制御信号に基づいて階調電圧に基づく駆動信号１３０を液晶パネル１５上の信号線に出力する。上記動作がライン毎に順次行われることによって、１フレーム分の画像データに対応した階調電圧が液晶パネル１５の各画素に印加され、液晶パネル１５の画面上に画像が表示される。尚、本発明は、上記以外の様々なタイプの液晶表示装置、あるいは、有機ＥＬ表示装置、無機ＥＬ表示装置などの他の表示装置にも適用することができる。
【００２５】
次に本実施の形態にかかる画像信号線駆動回路１３について図２を用いて説明する。図２は本実施の形態にかかる画像信号線駆動回路１３の構成を示すブロック図である。
【００２６】
画像信号線駆動回路１３はデータレジスタ３３、誤り検出／画素データ補正機能３４、データラッチ回路３５、レベルシフト３６、ＤＡＣ（Ｄ／Ａコンバータ）３７及びタイミングコントローラ３８を備えている。データレジスタ３３は、表示制御回路１１から送信された画素（ＲＧＢ）データを格納する。タイミングコントローラ３８は、データラッチ回路３５、レベルシフト３６、ＤＡＣ３７の制御を行う。誤り検出／画素データ補正機能３４は画素（ＲＧＢ）データの誤りを検出する誤り検出機能と、誤りが検出された画素（ＲＧＢ）データを補正する画素データ補正機能とを備えている。すなわち、誤り検出／画素データ補正機能３４は誤りを検出したデータに対して補正を行う。
【００２７】
表示制御回路１１からの入力データ３０は、デジタルの画素（ＲＧＢ）データであり、データレジスタ３３に入力される。誤り検出/画素データ補正機能３４は、データレジスタ３３に入力された画素（ＲＧＢ）データの誤り検出を行う。誤り検出/画素データ補正機能３４はさらに、画素データが動画又は静止画かを判別する判別機能を備えている。例えば、誤り検出/画素データ補正機能３４は、動画／静止画切り替え信号３１によって、入力データ３０が動画用であるか静止画用であるかの判断を行う。動画／静止画切り替え信号３１は例えば、表示制御回路１１に接続された専用のバスラインによって入力される。静止画の場合、誤り検出/画素データ補正機能３４は、送信側に対してデータの再送信要求信号（/ACK）３２を送信する。データの再送信要求信号（/ACK）３２は例えば、表示制御回路１１に接続された専用のバスラインによって送信される。一方、動画の場合、誤り検出/画素データ補正機能３４は、画素データ補正機能により、入力データ３０の補正を行う。
【００２８】
まず、静止画の場合について説明する。誤り検出がされない画素（ＲＧＢ）データに対応する画素では、データレジスタ３３に入力された画素（ＲＧＢ）データが直接データラッチ回路に書き込まれる。誤り検出がされた画素（ＲＧＢ）データは画素データ１に書き込まれない。この場合、データの再送信要求信号（/ACK）３２により、再度受信した画素（ＲＧＢ）データがデータラッチ回路３５に書き込まれる。もちろん、再度受信した画素（ＲＧＢ）データに誤りが検出された場合、送信側に対してデータの再送信要求信号（/ACK）３２を再度送信する。そして、上記の処理を繰り返し行うことにより画素（ＲＧＢ）データがデータラッチ回路３５に書き込まれる。データラッチ回路３５は、タイミングコントローラ３８で指定されたタイミングで誤り検出/画素データ補正機能３４から画素（ＲＧＢ）データの取り込みを行う。
【００２９】
次に動画の場合について説明する。誤り検出/画素データ補正機能３４は画素データ補正用レジスタ（図示せず）を備えている。誤り検出がされた画素（ＲＧＢ）データはそのまま画素データ補正用レジスタに書き込まれない。この場合、画素データ補正機能により補正された画素（ＲＧＢ）データが画素データ補正用レジスタに書き込まれる。誤りが検出されない画素（ＲＧＢ）データに対応する画素では、データレジスタ３３に入力された画素（ＲＧＢ）データが直接画素データ補正用レジスタに書き込まれる。この画素データ補正用レジスタに書き込まれたデータがデータラッチ回路３５に取り込まれる。
【００３０】
データラッチ回路３５は、タイミングコントローラ３８で指定されたタイミングで誤り検出/画素データ補正機能３４の画素データ補正用レジスタから画素（ＲＧＢ）データの取り込みを行う。データラッチ回路３５に取り込まれるデータは再送信要求あるいは補正が行われているため、正確な画素（ＲＧＢ）データあるいは表示上問題のない画素（ＲＧＢ）データとなる。レベルシフト３６は、画素（ＲＧＢ）データの電圧レベルをロジック電圧レベルからソース電圧レベルに変換する。ＤＡＣ３７はデジタル信号をアナログ信号に変換してソースデータ出力３９を出力する。ソースデータ出力３９は階調電圧に基づく駆動信号として、各ソース線（信号線）に入力される。これにより、表示上問題のないデータを表示することができる。
【００３１】
入力データ３０を画像信号線駆動回路１３に入力する構成について図３を用いて説明する。図３は高速シリアルデータインタフェースを使用したデータ転送の例である。本例では、Ｍｏｂｉｌｅ−ＣＭＡＤＳ（登録商標）インタフェースを使用した場合について記載している。なお、Ｍｏｂｉｌｅ−ＣＭＡＤＳ（登録商標）とはMobile-Current Mode Advanced Differential Signalingの略称である。
【００３２】
図３には液晶表示装置に設けられたマイコン等の表示制御回路から画像信号線駆動回路１３に入力データ３０を送信するための構成を示している。図３において送信側２１は表示制御回路１１を示し、受信側２５は画像信号線駆動回路１３を示している。表示制御回路１１である送信側２１と画像信号線駆動回路１３である受信側２５とのデータの送受信について説明する。
【００３３】
送信側２１は２つのＮ-ｃｈオープンドレイントランジスタ２２を備えている。Ｎ-ｃｈオープンドレイントランジスタ２２はソース側がグランドに接続されている。一方、ドレイン側はデータ送信用の端子に接続されている。＋端子２３のＮ-ｃｈオープンドレイントランジスタ２２では、ドレイン側に正の電圧が印加されている。−端子２４のＮ-ｃｈオープンドレイントランジスタ２２では、ドレイン側に負の電圧が印加されている。データの送信時には２つのＮ-ｃｈオープンドレイントランジスタ２２の一方がＯＮとなり、他方がＯＦＦとなる。
【００３４】
送信側２１と受信側２５とは２本の信号線を有する差動ケーブルにて接続されている。差動ケーブルは＋端子２３側のＮ-ｃｈオープンドレイントランジスタ２２のドレインと接続された正相側の信号線と、−端子２４側のＮ-ｃｈオープンドレイントランジスタ２２のドレインと接続された負相側の信号線とを有している。入力データ３０は差動方式のシリアル転送により、送信側２１から受信側２５に転送される。受信側２５は、電流−電圧変換回路２６を搭載している。電流−電圧変換回路２６は正相側と負相側の２本の信号線に流れる電流量の違いを電圧データに変換して受信データを認識する。
【００３５】
送信側２１から受信側２５へのハイ・レベルのデータ転送を行う際には、送信側２１の＋端子２３のＮ−ｃｈオープンドレイントランジスタがＯＮする。これにより、正相側の信号線に正の電流が流れる。この時、−端子２４のＮ−ｃｈオープンドレイントランジスタ２２はＯＦＦとなる。そのため、負相側の信号線はグランドとなり、電流が流れない。受信側２５の電流−電圧変換回路２６中の電流源から電流の引き込みを行い、受信側２５で正相側の電流源が動作したことを電流−電圧変換回路２６で検出する。これにより、受信側２５はハイ・レベルのデータを受信したことを認識する。
【００３６】
ロー・レベルの時は反対に、−端子２４のＮ−ｃｈオープンドレイントランジスタ２２がＯＮする。すると、これにより、負相側の信号線に負の電流が流れる。受信側２５の電流−電圧変換回路２６中の電流源から電流の引き込みを行う。この時、＋端子２３のＮ−ｃｈオープンドレイントランジスタ２２はＯＦＦとなる。そのため、正相側の信号線はグランドとなり、電流が流れない。これにより、受信側で負相側の電流源が動作したことを電流−電圧変換回路２６で検出して、ロー・レベルのデータを受信したと認識する。このように受信側２５すなわち画像信号線駆動回路１３は、正相側に電流が流れた時、ハイ・レベルのデータを受信したことを認識し、負相側に電流が流れた時、ロー・レベルのデータを受信したことを認識する。すなわち、画像信号線駆動回路１３は送信側２１と受信側２５との間に流れる電流に基づいて、データを認識している。
【００３７】
高速シリアルデータインタフェースを使用したデータ転送を行うことにより、マイコンなどの表示制御回路から小振幅信号レベルで高速シリアルデータ転送を行うことができる。例えば、送信側２１から受信側２５に送信される信号の振幅を数百ｍＶとすることができる。しかし、小振幅であると信号レベルが反転する可能性が高くなるおそれがある。本実施の形態は、以下に示すように誤り検出／画素データ補正機能を備えている。そのため、小振幅で信号レベルが反転しやすい場合でも表示上問題のないデータを転送することができる。
【００３８】
送信側２１から受信側２５に伝送されるデータについて図４を用いて説明する。図４は送受信データ転送時のフォーマット例を模式的に示す図である。図４では例えば、１つの画素に対応して伝送される入力データ３０を示している。
【００３９】
従来のデータ転送フォーマットは、画素（ＲＧＢ）データ５２のみであったが、本実施の形態では、画素（ＲＧＢ）データ５２の他にスタートビット５１、誤り検出ビット５３（パリティビット）、エンドビット５４を追加している。スタートビット５１、誤り検出ビット５３（パリティビット）、エンドビット５４はそれぞれの画素に対応する画素（ＲＧＢ）データ５２に対して付加される。スタートビット５１、誤り検出ビット５３及びエンドビット５４は例えば、表示制御回路１１により生成される。
【００４０】
スタートビット５１とエンドビット５４は誤り検出すべきデータの位置を特定するために使用する。すなわち、スタートビット５１が転送された時、画像信号線駆動回路１３は１画素に対応するデータ転送が開始したことを認識する。画像信号線駆動回路１３はスタートビット５１の後に続くビットをＲＧＢデータ５２として処理する。一方、画像信号線駆動回路１３はエンドビット５４が転送された時、１画素に対応するデータ転送が終了したことを認識する。
【００４１】
画素（ＲＧＢ）データ５２の後には誤り検出ビット５３が付加されている。画像信号線駆動回路１３の誤り検出／画素データ補正機能３４は誤り検出ビット５３に基づいてデータの誤り検出を行う。具体的には誤り検出ビット５３はパリティビットである。例えば、画素（ＲＧＢ）データにおいて１のビットが奇数か偶数かにより、ビットが反転する。誤り検出／画素データ補正機能３４このパリティビットと画素（ＲＧＢ）データを比較して、誤りを検出する。もちろん、パリティチェック以外のハミング・コード・チェックやＣＲＣを用いることが可能である。
【００４２】
次に誤り検出／画素データ補正機能３４の手順について図５を用いて説明する。図５は誤り検出及び画素データ補正の手順を示すフローチャートである。すなわち、図５は誤り検出／画素データ補正機能３４において実行されるフローを示している。
【００４３】
誤り検出／画素データ補正機能３４はデータレジスタ３３に入力された画素（ＲＧＢ）データが動画表示用のデータか否かを判別する。すなわち、動画／静止画切り替え信号３１に基づいて、画素（ＲＧＢ）データ５２が動画表示用データであるか静止画表示用データであるかが判別される。まず、データレジスタ３３に入力された画素（ＲＧＢ）データが動画表示用データである場合について以下に説明する。
【００４４】
動画表示である場合、次に示す誤り検出が行われる。誤り検出は、図４に示したように誤り検出ビット５３（パリティビット）を用いて行われる。データレジスタ３３に入力された画素（ＲＧＢ）データ５２の誤り検出を行う。画素（ＲＧＢ）データの誤りが検出されない場合、画素（ＲＧＢ）データ５２が直接、誤り検出／画素データ補正機能３４の画素データ用レジスタに書き込まれる。画素（ＲＧＢ）データ５２の誤りが検出された場合、画素（ＲＧＢ）データ５２の補正を行う。画素（ＲＧＢ）データの補正には受信データ（誤りが検出されたデータ）と受信データの１つ前のデータが用いられる。なお、誤りが検出された入力データ３０を受信データとし、受信データの１つ前のデータを前データとする。
【００４５】
画素（ＲＧＢ）データを補正する場合、まず、前データと受信データとを加算する。そして、加算データを１ビット右シフトする。すなわち、前データと受信データの平均値が補正データとして取り扱われる。ここで、前データは誤りが検出された受信データに対応する画素と隣の画素の画素（ＲＧＢ）データに対応している。従って、（隣の画素のデータ＋誤りが検出されたデータ）／２が補正データとなる。この補正データが画素（ＲＧＢ）データ補正用レジスタに書き込まれる。そして、タイミングコントローラ３８で指定されたタイミングでデータラッチ回路３５が画素データ補正用レジスタからデータを取り込む。これにより、表示上問題のないデータがデータラッチ回路３５に取り込まれる。
【００４６】
動画表示の場合、次々と表示データの書き換えが行われる。本実施の形態では、画素データを補正しているため、１フレームあたりのデータ転送速度を落とさずに、表示上問題のない画像を表示させることが可能になる。
【００４７】
なお、本実施の形態では補正データは受信データと前データの平均値により算出したが、これに限るものではない。例えば、受信データと前データに重みを付けて、算出してもよい。さらに、受信データの次のデータを用いて算出してもよい。
【００４８】
次に、データレジスタ３３に入力された画素（ＲＧＢ）データが動画用データではなく、静止画用データである場合について以下に説明する。動画／静止画切り替え信号３１に基づいて画素（ＲＧＢ）データが静止画と判断された場合も同様に、画素（ＲＧＢ）データに対して誤り検出が行われる。静止画の画素（ＲＧＢ）データに誤りが検出されない場合、画素（ＲＧＢ）データ５２がそのままデータラッチ回路３５に取り込まれる。一方、誤りが検出された場合、誤り検出／画素データ補正機能３４は送信側にデータ再送信要求信号を送信する。これにより、その画素の画素（ＲＧＢ）データ５２が再度、送信側から送信される。この画素（ＲＧＢ）データ５２に対しても同様に誤り検出が行われる。そして、データに誤りが検出されない場合、そのままデータラッチ回路３５に取り込まれる。
【００４９】
一方、再度送信された画素（ＲＧＢ）データに誤りが検出された場合、送信側にデータ再送信要求信号を再度、送信するこのデータ再送信要求信号は画素（ＲＧＢ）データに誤りが検出されなくなるまで、繰り返し行われる。本実施の形態では誤りが検出された画素（ＲＧＢ）データに対して再送信要求を行っているため、誤りのない正確なデータがデータラッチ回路３５に取り込まれる。これにより、正確な画像を表示することができる。
【００５０】
本発明では画像信号線駆動回路１３が誤り検出機能及び画像データ補正機能を備えている。従って、マイコンなどの表示制御回路１１からの受信データに電磁雑音等による誤りが無いかを画像信号線駆動回路１３で判断できるようになる。これにより、データを表示する前にデータの誤り検出を容易に行うことができる。さらに、上述の誤り検出を全ての画素の画素（ＲＧＢ）データに対して実行することにより、表示上問題のない画像を表示することができる。本発明は特に小振幅信号レベルで信号が反転するおそれの高い差動・小振幅シリアル転送に好適である。
【００５１】
発明に実施の形態２．
本実施の形態にかかる画像信号線駆動回路について図６を用いて説明する。図６は画像信号線駆動回路の構成を示すブロック図である。本実施の形態では、動画／静止画の判別が行われず、誤りが検出された画素（ＲＧＢ）データの全てに対して補正を行う。なお、本実施の形態において、実施の形態１と同様の構成については説明を省略する。
【００５２】
本実施の形態にかかる画像信号線駆動回路１３は実施の形態１と同様に液晶パネルの画像信号線を駆動するための駆動回路である。表示制御回路１１からのデータの送受信及び送受信されるデータは実施の形態１と同様であるため、説明を省略する。
【００５３】
本実施の形態では、動画／静止画の判別が行われず、誤りが検出された画素（ＲＧＢ）データの全てに対して補正を行う。そのため、動画／静止画切り替え信号３１が不要になる。誤り検出／画素データ補正機能３４では動画用データ／静止画用データの判別が行われない。従って、まず、誤り検出／画素データ補正機能３４では誤り検出が行われる。誤り検出は実施の形態１と同様にパイティビットにより行われる。誤りが検出された画素（ＲＧＢ）データでは動画／静止画にかかわらず、画素（ＲＧＢ）データの補正が行われる。
【００５４】
この後、実施の形態１と同様に、データラッチ回路３５、レベルシフト３６及びＤＡＣ３７を介してソースデータ出力３９が各ソース配線に対して出力される。本実施の形態では誤りが検出された画素（ＲＧＢ）データの全てに対して補正をおこなっているため、動画／静止画切り替え信号３１及びデータ再送信要求信号３２が不要になる。よって、バスラインや端子の増加を防ぐことができる。これにより、簡易な構成で誤り検出／画素データ補正を行うことができる。
【００５５】
次に、本実施の形態における誤り検出／画素データ補正の手順について図７を用いて説明する。図７は本実施の形態における誤り検出／画素データ補正の手順を示すフローチャートである。本実施の形態では、画像信号線駆動回路１３が３つの画素データ補正用レジスタを備えており、それらをそれぞれ第１の画素データ補正用レジスタ、第２の画素データ補正用レジスタ、第３の画素データ補正用レジスタとする。
【００５６】
まず、実施の形態１と同様にパリティビットを用いて誤り検出を行う。誤りが検出されない場合、データレジスタ３３に書き込まれたデータが第３の画素（ＲＧＢ）データ補正用レジスタに直接書き込まれる。一方、誤りが検出された場合、画像信号線駆動回路１３の画素データ補正機能は画素（ＲＧＢ）データの補正を行う。本実施例では、画素データ補正が、実施の形態１と異なり、受信データと受信データの１つ前のデータとに加えて受信データの次のデータを使用している。なお、ここで誤りが検出されたデータを受信データ、誤りが検出されたデータの前のデータを前データ、誤りが検出されたデータの次のデータを次データとする。前データ、受信データ及び次データはこの順で連続する３つの画素に対応したデータである。
【００５７】
画素データ補正は、前データを２ビット右シフトしたデータと受信データを１ビット右シフトしたデータの加算結果が画素データ補正機能内の第１の画素データ補正用レジスタに書き込まれる。すなわち、受信データとその１つ前の前データとの平均値が第１の画素データ補正用レジスタに書き込まれる。
【００５８】
次に、受信データを１ビット右シフトしたデータと次データを２ビット右シフトしたデータの加算結果が第２の画素データ補正用レジスタに書き込まれる。すなわち、受信データと次データとの平均値が第２の画素データ補正用レジスタに書き込まれる。ここで前データ及び次データはそれぞれ受信した受信データ（誤りが検出されたデータ）の隣の画素に対応する画素（ＲＧＢ）データである。すなわち、誤りが検出された受信データは前データに対応する画素と次データに対応する画素との間の画素の画素（ＲＧＢ）データである。
【００５９】
第１の画素データ補正用レジスタと第２の画素データ補正用レジスタとのデータの加算結果が第３の画素データ補正用レジスタに書き込まれる。第３の画素データ補正用レジスタの書き込みデータをデータラッチ回路３５に送る。すなわち、本実施の形態では、
（受信データ＋前データ＋受信データ＋次データ）／４が補正データとなる。
【００６０】
本実施の形態では補正データは受信データ、前データ及び次データに基づいて算出したが、これに限るものではない。例えば、受信データと前データのみあるいは受信データと次データのみに基づいて算出してもよい。さらに受信データ、前データ又は次データに重みを付けて、算出してもよい。
【００６１】
また、上述の説明では、１つの画素（ＲＧＢ）データに対して誤り検出ビットが付加されて受信されるようにしたが、誤り検出ビットは１画素データ毎に対応していなくてもよい。例えば、１又は複数の画素データからなる画像データに対して誤り検出ビットが付加されて受信されるようにしてもよい。さらには１画素データを２つ以上に分割した画像データのそれぞれに誤り検出ビットを付加して受信されるようにしてもよい。また、誤り検出ビットは１ビットに限らず、１又は複数のビットからなる誤り検出データとしてもよい。
【００６２】
上述の誤り検出機能及／画素データ補正機能３４はＩＣ等のハードウェア構成あるいはハードウェア構成とそれに読み込まれるソフトウェアによって実現することができる。
【００６３】
尚、上述の説明では液晶表示装置を用いて説明したが、本発明は有機ＥＬ表示装置、無機ＥＬ表示装置などの他の表示装置にも適用することができる。この場合、液晶パネル１５が有機ＥＬ表示パネルなどの他の表示パネルに置き換わる。また、上述の説明では、画素データをＲＧＢのデータとしてが、画素データはこれ以外の色でもよい。
【図面の簡単な説明】
【００６４】
【図１】本発明にかかる液晶表示装置の構成を示すブロック図である。
【図２】本発明の実施の形態１にかかる画像信号線駆動回路の構成を示すブロック図である。
【図３】高速シリアルインターフェースを使用したデータ転送を示す図である。
【図４】本発明にかかる表示装置において表示制御回路と画像信号線駆動回路との間で送受信されるデータのフォーマットを示す図である。
【図５】本発明に実施の形態１にかかる誤り検出及びデータ補正の手順を示すフローチャートである。
【図６】本発明の実施の形態２にかかる画像信号線駆動回路の構成を示すブロック図である。
【図７】本発明に実施の形態２にかかる誤り検出及びデータ補正の手順を示すフローチャートである。
【図８】従来の画像信号線駆動回路の構成を示すブロック図である
【符号の説明】
【００６５】
１  液晶表示装置、１１  表示制御回路、１２  フレームメモリー、
１３  画像信号線駆動回路、１４  走査線駆動回路、１５  液晶パネル、
１６  電源回路、
２１  送信側、２２  Ｎ−ｃｈオープンドレイントランジスタ、２３  ＋側端子、
２４  −側端子、２５  受信側、２６  電流・電圧変換回路
３０  入力データ、３１  動画／静止画切り替え信号、３２  データ再送信要求信号
３３  データレジスタ、３４  誤り検出／画素データ補正機能、
３５  データラッチ回路、３６  レベルシフト、３７  ＤＡＣ（Ｄ／Ａコンバータ）
３８  タイミングコントローラ、３９  ソースデータ出力、
５１  スタートビット、５２  画素（ＲＧＢ）データ、５３  誤り検出ビット、
５４  エンドビット
１０１  画像データ／制御信号、１１０  画像データ、画像データ／制御信号１１１、
１１２  制御信号、１３０  駆動信号、１４０  走査信号、
１６１  電源ライン、１６２  電源ライン、１６３  電源ライン、
【図１】
2005257854.tif 000003
【図２】
2005257854.tif 000004
【図３】
2005257854.tif 000005
【図４】
2005257854.tif 000006
【図５】
2005257854.tif 000007
【図６】
2005257854.tif 000008
【図７】
2005257854.tif 000009
【図８】
2005257854.tif 000010