(57)【要約】【課題】  従来はクロストークの影響を考慮することなくセルエリア削減をするため、配線後のクロストーク改善に要する工数が増大していた。【解決手段】  複数のセルの配置処理１０１後に、概略の配線を行い、概略配線処理１０２の結果から推定されるクロストークを含んだタイミング解析を元にタイミングに余裕があるパス中のセルエリアを削減するクロストーク推定セルエリア削減処理１０３を行い、その後、詳細な配線処理１０４を行った後、実配線容量を用いたクロストークを含んだタイミング解析を元にクロストーク改善処理１０５を行い、さらに実配線容量を用いたクロストークを含んだタイミング解析を元に、タイミングに余裕があるパス中のセルエリアを削減するクロストーク考慮セルエリア削減処理１０６を行なう。【選択図】  図１
2005150180.tif 000002
【特許請求の範囲】
【請求項１】
複数のセルの配置を行い、前記セル間の所定の配線を行う半導体集積回路装置のレイアウト設計手法であって、
前記複数のセルの配置後に、前記セル間の所定の配線のうちの一部の配線を除いた配線を行う概略配線処理と、
前記概略配線処理の後に、クロストークを推定したタイミング解析を行い、前記タイミング解析の結果を用いて、タイミングに余裕があるセルに対して、セルエリア削減を行なうクロストーク推定セルエリア削減処理と、
前記クロストーク推定セルエリア削減処理の後に、前記一部の配線を行うことで前記セル間の所定の配線の全てを完了させる詳細配線処理と、
前記詳細配線処理の後に、クロストークの改善を行うクロストーク改善処理とを含むことを特徴とする半導体集積回路装置のレイアウト設計手法。
【請求項２】
前記クロストーク改善処理の後に、クロストークを考慮したタイミング解析を行い、前記タイミング解析の結果を用いて、タイミングに余裕があるセルに対して、セルエリア削減を行なうクロストーク考慮セルエリア削減処理を、さらに有することを特徴とする請求項１記載の半導体集積回路装置のレイアウト設計手法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置のレイアウト設計方法に関し、特にＬＳＩ設計の工数を削減し、かつ、低消費電力設計を行なうセルエリア削減手法に係るものである。
【背景技術】
【０００２】
近年、プロセスの微細化に伴い配線間隔が狭くなり、配線間容量の占める割合が増大している。半導体集積回路装置のレイアウト設計においては、隣接配線の信号変化により、回路の遅延、誤動作を発生させるクロストークの問題が顕著化している。一般に、駆動能力の小さい、つまり、サイズの小さいセルほど、クロストークの影響を受けやすい。また、隣接配線の有無は、詳細配線決定まで不明であるため、詳細配線後、クロストークにより発生する不具合の改善が必要である。
【０００３】
一方、小面積化、低消費電力化のために、配置段階では、例えば、スタイナ配線で推定した配線容量等を用いて、タイミングに余裕があるパス中のセルは、駆動能力の小さなセルへの置き換えや削除、つまり、セルエリア削減を行なう。
【０００４】
図３は従来のレイアウト設計におけるセルエリア削減手法を示し、セルを配置する配置処理３０１と、クロストークの影響を考慮しないでセルエリアを削減するクロストーク未考慮セルエリア削減処理３０２と、各ネットの経路を求め配線する配線処理３０３と、クロストーク改善処理３０４から構成される。
【特許文献１】特開平５−１９８６７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の方法では、クロストーク未考慮セルエリア削減処理３０２で、クロストークの影響を考慮していない、あるいは、配置処理３０１後の段階ではクロストークの影響を考慮することが困難であるため、クロストークの影響を考慮しないセルエリア削減を行なっており、配線処理３０３による詳細配線後にクロストークが発生する個所のセルも小さいサイズとなっている。その結果、詳細配線後、クロストークによるタイミング違反が増大し、クロストーク改善処理３０４に要する工数が増大するという課題があった。
【０００６】
本発明の目的は、クロストーク改善処理に要する工数を削減できる半導体集積回路装置のレイアウト設計方法を提供することである。
【課題を解決するための手段】
【０００７】
上記従来の課題を解決するため、本発明の半導体集積回路装置のレイアウト設計手法は、複数のセルの配置を行い、セル間の所定の配線を行う半導体集積回路装置のレイアウト設計手法であって、複数のセルの配置後に、セル間の所定の配線のうちの一部の配線を除いた配線を行う概略配線処理と、概略配線処理の後に、クロストークを推定したタイミング解析を行い、タイミング解析の結果を用いて、タイミングに余裕があるセルに対して、セルエリア削減を行なうクロストーク推定セルエリア削減処理と、クロストーク推定セルエリア削減処理の後に、一部の配線を行うことでセル間の所定の配線の全てを完了させる詳細配線処理と、詳細配線処理の後に、クロストークの改善を行うクロストーク改善処理とを含むことを特徴とする。
【０００８】
本発明において、クロストーク改善処理の後に、クロストークを考慮したタイミング解析を行い、タイミング解析の結果を用いて、タイミングに余裕があるセルに対して、セルエリア削減を行なうクロストーク考慮セルエリア削減処理を、さらに有することが好ましい。
【０００９】
本発明の方法によれば、従来のようにセル配置後のクロストーク未考慮セルエリア削減処理時にサイズダウンしたセルを、配線後のクロストーク改善のために再度サイズアップすることがなくなり、クロストーク改善処理に要する工数が削減する。また、詳細配線処理後のクロストーク改善処理、さらにはクロストーク考慮セルエリア削減処理において、実配線容量を用いることで正確なクロストーク解析を行なうことが可能であるため、低消費レイアウト設計が可能となる。
【発明の効果】
【００１０】
本発明によれば、配線後のクロストーク改善に要する工数を削減し、また低消費レイアウト設計が可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の一実施形態について図面を参照しながら説明する。
【００１２】
図１は本発明の一実施形態におけるセルエリア削減手法を示す図である。図１に示すように、配置処理１０１と、概略配線処理１０２と、クロストーク推定セルエリア削減処理１０３と、詳細配線処理１０４と、クロストーク改善処理１０５と、クロストーク考慮セルエリア削減処理１０６とを有する。
【００１３】
配置処理１０１では、配線混雑度、タイミング等を考慮してセルを配置する。配置の方法に関しては、特に限定しない。
【００１４】
概略配線処理１０２では、論理的な接続情報に基づいて、配線混雑度、タイミング等を考慮して、各ネットの概略の経路を求める。概略配線の方法に関しては、特に限定しないが、例えば、以下のような方法がある。セルの配置が終わった状態の未接続配線経路を割り当てるために、レイアウト全体を２次元配列である概略配線用矩形領域に分割し、１つの概略配線用矩形領域を通過できる配線可能本数、および、タイミングの厳しいパスは最短経路で繋ぐ等を考慮しながら、セル間のネット経路を概略配線用矩形領域に割り当てていく。
【００１５】
クロストーク推定セルエリア削減処理１０３では、概略配線処理１０２で求めた概略の経路情報を元にクロストーク量を算出する。クロストーク量を算出する方法は特に限定しないが、例えば、以下のような方法により対処する。すなわち、概略の経路を求める時に、レイアウト領域を任意の矩形領域に分割し、同じ矩形領域内を通るネットは隣接配線されるものと仮定し、クロストークを発生させるものと仮定した上で、クロストーク量を含めたタイミング解析を行なう。
【００１６】
上記クロストーク量を含めたタイミング解析の結果を元に、タイミングに余裕があるパス中のセルエリアを削減する。セルエリア削減方法は特に限定しないが、例えば、以下のような方法により対処する。すなわち、パス中のセルサイズを小さくする、または、バッファを削除した後のクロストーク変更量を考慮しても、このパスのタイミングに余裕があれば、タイミング違反を発生しない範囲内でセルサイズを小さくする、または、バッファを削除する。
【００１７】
詳細配線処理１０４では、論理的な接続情報に基づいて、配線混雑度、タイミング等を考慮して、各ネットの詳細な経路を求める。詳細配線の方法に関しては、特に限定しないが、例えば、以下のような方法がある。概略配線処理１０２で割り当てられたネット経路を具体的に配線していくため、概略配線処理１０２で用いた概略配線用矩形領域を隣り合う複数の集合、例えば５×５の集合として扱い、配線層を考慮し、かつ、デザインルールを満たしながら、実際の配線を確定していく。
【００１８】
クロストーク改善処理１０５では、実配線容量を用いてクロストーク量を算出する。ここでは、実際に発生するクロストーク量を算出可能であり、この算出したクロストーク量を用いてクロストーク量を含めたタイミング解析を行なう。このクロストーク量を含めたタイミング解析の結果を元に、クロストークの改善を行なう。クロストーク改善方法に関しては、特に限定はしないが、以下のような方法がある。例えば、クロストークが許容範囲量以上発生しているネットに対して、並行配線部分を減らす、つまり、カップリング容量を減らすように、配線を修正することによってクロストークの発生を抑える方法がある。また、前述の手法で、クロストークが許容範囲量以下に抑えても、クロストーク量を含めたタイミング解析を行なうと、クロストークを考慮した分、各セルの遅延値が増えるため、パスとしてタイミング違反を起こす場合がある。したがって、クロストーク量を含めたタイミング解析結果を元に、タイミング違反を起こしている部分のパスに含まれるセルの駆動能力を上げる、または、バッファを挿入することによって、クロストークが許容範囲量以下で発生していてもパスとして見てタイミングを満足するように改善する方法がある。
【００１９】
クロストーク考慮セルエリア削減処理１０６では、実配線容量を用いてクロストーク量を算出し、クロストーク量を含めたタイミング解析を行なう。このクロストーク量を含めたタイミング解析の結果を元に、タイミングに余裕があるパス中のセルエリアを削減する。セルエリア削減方法は特に限定しないが、例えば、以下のような方法により対処する。すなわち、パス中のセルサイズを小さくする、または、バッファを削除した後のクロストーク変更量を考慮しても、このパスのタイミングに余裕があれば、タイミング違反を発生しない範囲内でセルサイズを小さくする、または、バッファを削除する。
【００２０】
図２は、図１のクロストーク考慮セルエリア削減処理１０６におけるセルエリア削減手法を示す。図２（ａ）は、セルエリア削減処理前のレイアウト中の任意パスで、クロストーク量を考慮したタイミングに余裕があるパスを示した図である。ネット２０１は、カップリング容量によりクロストークが発生する。ネット２０２、およびネット２０３はクロストークの影響がないネットとする。図２(ｂ)のように、クロストークの影響がないネット２０２を駆動するセル２０４のサイズを小さくしても、パスとしてクロストーク量を考慮したタイミングに余裕があれば、サイズを小さくする。あるいは、図２(ｃ)のように、クロストークの影響がないネット２０３を駆動するセル２０５を削除しても、パスとしてクロストーク量を考慮したタイミングに余裕があれば、バッファ削除を行なう。あるいは、図２(ｄ)のように、クロストークの影響があるネット２０１を駆動するセル２０６のサイズを小さくしても、パスとしてクロストーク量を考慮したタイミングに余裕があれば、サイズを小さくする。
【００２１】
配置処理後のクロストーク推定セルエリア削減処理１０３（図1）でのクロストーク推定を、例えば、二つのセル位置を座標とする矩形領域を作成し、この二つのセルを繋ぐネットは、矩形領域内を通ると仮定し、各矩形領域が重なる割合に応じて各ネットに係数を掛けていく方法で配線後にクロストークが発生すると推定すれば、配置結果から推定されるクロストークを含んだタイミング解析を行い、タイミングに余裕があるパス中のセルエリアを削減するセルエリア削減処理を、図２（ｂ），（ｃ），（ｄ）と同様にして行なうことが可能である。
【００２２】
以上のように本実施形態によれば、従来のようにセル配置後のクロストーク未考慮セルエリア削減処理時にサイズダウンしたセルを、配線後のクロストーク改善のために再度サイズアップすることがなくなり、クロストーク改善処理１０５に要する工数が削減する。また、詳細配線処理後のクロストーク改善処理１０５、さらにはクロストーク考慮セルエリア削減処理１０６において、実配線容量を用いることで正確なクロストーク解析を行なうことが可能であるため、低消費レイアウト設計が可能となる。
【００２３】
また、論理圧縮処理前後では、セル数とネット数とが大幅に変わるため、クロストーク推定および実配線容量を用いたクロストーク解析結果が大幅に変わる。一方、サイジングとバッファ削減処理前後とでは、論理圧縮処理後に比べて配線変更が発生しないため、クロストーク推定および実配線容量を用いたクロストーク解析結果がほとんど変わらない、または、サイジングとバッファ削減とを行なうとクロストークの影響がどの程度変わるかの推定が容易に可能である。したがって、セルエリア削減処理を論理圧縮とサイジング・バッファ削減に分け、クロストーク推定および実配線容量を用いたクロストーク解析を行なわずに論理圧縮処理を行い、その後、クロストーク推定および実配線容量を用いたクロストーク解析を行なってサイジング・バッファ削減処理を行なうセルエリア削減手法も可能である。
【産業上の利用可能性】
【００２４】
本発明は、配線後のクロストークの改善に要する工数を削減できる半導体集積回路装置のレイアウト設計方法等として有用である。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態における半導体集積回路装置のレイアウト設計方法を示すフロー図である。
【図２】本発明の実施形態におけるセルエリア削減を説明するための図であり、修正前の状態（ａ）と修正後の状態(ｂ)および(ｃ)および(ｄ)とを対比して示す回路図である。
【図３】従来のセルエリア削減手法を用いてレイアウト設計をした半導体集積回路装置のレイアウト設計方法を示すフロー図である。
【符号の説明】
【００２６】
２０１  クロストークが発生するネット
２０２、２０３  クロストークが発生しないネット
２０４〜２０６  基本セル
【図１】
2005150180.tif 000003
【図２】
2005150180.tif 000004
【図３】
2005150180.tif 000005