(57)【要約】【課題】  ＣＰＵにおける電力消費を容易に低減できるデータ処理装置を提供する。【解決手段】  アサートされると内部の機能の少なくとも一部が停止するウェイト信号入力２１を備えたＣＰＵ１１と、ＣＰＵ１１からの指示によりウェイト信号入力２１をアサートするウェイト信号φ２を出力する状態制御機能２６を備えた割り込みコントローラ１７とを有するデータ処理装置２を提供する。これにより、ＣＰＵ１１を制御するプログラム４０により、ＣＰＵ１１を待機状態にすることが可能となり、ソフトウェア的にＣＰＵ１１の電力消費を抑制できる。【選択図】        図１
2005141522.tif 000002
【特許請求の範囲】
【請求項１】
アサートされると内部の機能の少なくとも一部が停止する第１の信号入力を備えたプロセッシングユニットと、
前記プロセッシングユニットからの指示により前記第１の信号入力をアサートする第１の信号を出力する第１の機能を備えた状態制御ユニットとを有するデータ処理装置。
【請求項２】
請求項１において、前記状態制御ユニットは、前記プロセッシングユニットの入出力処理により書き換え可能なレジスタを介して前記第１の信号入力をアサートする指示を認識するデータ処理装置。
【請求項３】
請求項１において、前記状態制御ユニットは、前記第１の信号を解除する第２の機能を備えているデータ処理装置。
【請求項４】
請求項３において、前記第２の機能は、前記プロセッシングユニットにより設定されたタイミングおよび／または条件により前記第１の信号を解除するデータ処理装置。
【請求項５】
請求項３において、前記第２の機能は、割り込み要求に基づいて前記第１の信号を解除するデータ処理装置。
【請求項６】
請求項１において、前記状態制御ユニットは、割り込みコントローラであるデータ処理装置。
【請求項７】
アサートされると内部の機能の少なくとも一部が停止する第１の信号入力を備えたプロセッシングユニットと、前記第１の信号入力をアサートする第１の信号を出力する第１の機能を備えた状態制御ユニットとを有するデータ処理装置の制御方法であって、
前記プロセッシングユニットが、前記第１の信号入力をアサートする指示を前記状態制御ユニットに提供する第１の工程を有する制御方法。
【請求項８】
請求項７において、前記第１の工程では、前記状態制御ユニットがアクセスするレジスタの内容を前記プロセッシングユニットが入出力処理により書き換えて前記第１の信号入力をアサートする指示を提供する、制御方法。
【請求項９】
請求項７において、前記状態制御ユニットにより、前記第１の信号を解除する第２の工程を有する制御方法。
【請求項１０】
請求項９において、前記第２の工程では、前記プロセッシングユニットにより設定されたタイミングおよび／または条件により前記第１の信号を解除する、制御方法。
【請求項１１】
請求項９において、前記第２の工程では、割り込み要求に基づいて前記第１の信号を解除する、制御方法。
【請求項１２】
アサートされると内部の機能の少なくとも一部が停止する第１の信号入力を備えたプロセッシングユニットと、前記第１の信号入力をアサートする第１の信号を出力する第１の機能を備えた状態制御ユニットとを有するデータ処理装置を制御する命令を有するプログラムであって、
前記第１の信号入力をアサートする指示を前記状態制御ユニットに提供する命令を有するプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は内部クロックを停止する機能のあるプロセッシングユニットを有するデータ処理装置に関するものである。
【背景技術】
【０００２】
プリンタ、スキャナなどの周辺機器の省電力化は常に求められている。特に、近年では、バッテリー駆動の機器も多く、これらの機器においては省電力化することは重要な課題である。省電力化する一つの方法は、機器が待機状態のときの電力消費を抑えることである。そのため、搭載されているＣＰＵの動作クロックを停止したり、動作クロックの周波数を低下させることにより電力消費を低減することが提案されている。
【特許文献１】特開平７−２８７６９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特開平７−２８７６９９号公報には、マイクロコンピュータのような半導体集積回路の高機能化に伴い、内蔵される複数の回路モジュールの動作頻度、回路モジュールの性質を考慮したり、外部バスのインターフェイスモジュールであれば外部との関係を考慮して、動作クロック信号の周波数を制御しなければならないことが開示されている。また、そのような複雑な関係を考慮してクロック信号を制御するために、周波数を低減し且つ動作電圧を絶対値的に小さくさせる指示のときは現在の動作周波数の変更に先立って動作電圧が絶対値的に小さくされる状態を阻止し、クロック信号周波数を増大させ且つ動作電圧を絶対値的に大きくさせるときは動作電圧の絶対値的な増大に先立って周波数の増加されたクロック信号が出力される状態を阻止する、などといった複雑な制御機能を備えた制御手段を設けることが開示されている。
【０００４】
複数の回路ユニットを有するチップあるいはデータ処理装置において、動作クロックを停止する、もしくは、動作クロックの周波数を変更する場合は、動作クロックの停止または周波数を切換するタイミングにおいて、原クロックだけでなく、原クロックから生成される諸クロックも含めて最大周波数の規定に違反がないことや、チップに搭載されたＣＰＵやその他のシステムあるいはユニットを含めてチップ全体に悪影響がないかを十分に検証する必要がある。したがって、クロック信号を制御して適切に省電力制御を行おうとすると、クロック信号の供給系統が複雑になるだけではなく、クロック信号を制御するための複雑な制御機能を搭載する必要があり、それらに加えて、チップまたはデータ処理システムを開発するために要する期間が長くなる。
【０００５】
そこで、本発明においては、簡単な機構を用い、適切なタイミングで、システムを誤動作させることなくクロック信号を制御し、電力消費を低減できるデータ処理装置およびデータ処理方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
近年のＣＰＵは、内部クロックが高速になり、動作スピードが大幅に向上している。その一方で、メモリなどに対する入出力処理の速度と乖離しているために、例えば、ＲＯＭアクセスを数サイクルに引き延ばす処理が必要となっている。このため、バス動作に対する遅延を発生させるための信号入力（ウェイト信号入力）が用意されており、この信号入力がアサートされると、ＣＰＵの内部クロックが制御され、内部の動作に齟齬が発生しない状態で、ＣＰＵが単独でほとんどの機能を停止する。例えば、ＣＰＵ内部のパイプライン上に乗っている処理が行われた後は、一切の内部動作が行われず、一部の制御回路を除いて大部分の回路が停止し、ＣＰＵの内部クロックで数サイクルあるいは数十サイクルを有するＲＯＭなどのメモリアクセスとの同期が図られる。
【０００７】
本発明においては、ＣＰＵからの指示によりウェイト信号入力をアサートする機能を備えた状態制御ユニットを設ける。状態制御ユニットを設けるという簡易な構成により、ＣＰＵから、プログラムにより、メモリアクセスサイクルの引き伸ばしに限らず、ウェイト信号入力を用いて、ＣＰＵの機能を、自他の回路に誤動作を発生させることなく安全に停止させることができ、ＣＰＵの消費電力をさらに積極的に削減することが可能となる。
【０００８】
すなわち、本発明のデータ処理装置は、アサートされると内部の機能の少なくとも一部が停止する第１の信号入力を備えたプロセッシングユニットと、プロセッシングユニットからの指示により第１の信号入力をアサートする第１の信号を出力する第１の機能を備えた状態制御ユニットとを有する。また、本発明の制御方法は、アサートされると内部の機能の少なくとも一部が停止する第１の信号入力を備えたプロセッシングユニットと、第１の信号入力をアサートする第１の信号を出力する第１の機能を備えた状態制御ユニットとを有するデータ処理装置の制御方法であって、プロセッシングユニットが、第１の信号入力をアサートする指示を状態制御ユニットに提供する第１の工程を有する。本発明のデータ処理装置においては、第１の信号入力をアサートする指示を状態制御ユニットに提供する命令を有するプログラムをプロセッシングユニットにおいて実行することにより、ソフトウェア制御により、プロセッシングユニットを、所望のタイミングで、単独に、安全に、そして誤動作なく、停止あるいはほとんど停止した状態にして消費電力を削減できる。
【０００９】
プリンタやその他の画像処理装置に搭載されるＬＳＩでは、ＣＰＵおよびメモリの他に、圧縮された画像データのデコード用の専用回路、スムージング処理やエッジ強調といった画像処理用の専用回路などが複数搭載される。したがって、メモリアクセスのサイクル調整に限らず、搭載された専用回路が単独で処理を実行している間など、ＣＰＵの機能を停止できるタイミングは多い。そのようなタイミングをハードウェア的に検出し、さらに、それらの専用回路に誤動作させることなく、また、ＣＰＵも誤動作させることなく、クロック信号を停止あるいは周波数を低減する制御ユニットを開発することは容易ではない。これに対し、ＣＰＵにおいては、ＣＰＵが動作する必要があるか否かの判断は容易であり、アプリケーションプログラムの作成者はＣＰＵが機能を停止可能なタイミングを容易に指示できる。また、プログラム化することにより、更新、変更は極めて容易であり、ＣＰＵの機能停止による不具合があればそれを解決することも容易である。
【００１０】
また、本来、ＣＰＵの機能を安全に誤動作なく停止するためのウェイト信号入力を用いることで、プログラマは、ＣＰＵ内部の機能の詳細な状態を把握しなくてもＣＰＵを安全に停止させることができる。このため、本発明により、極めて簡易な構成で、ＣＰＵの機能を有効に効率よく停止することができ、消費電力を低減できる。
【００１１】
第１の信号入力をアサートする指示を出すプロセッシングユニット（多くの場合はＣＰＵ）は、入出力処理により書き換え可能なレジスタを介して状態制御ユニットに対して第１の信号入力（ウェイト信号入力）をアサートする指示を認識させることができる。
【００１２】
第１の信号を解除するために、状態制御ユニットに、第１の信号を解除する第２の機能を設けることが望ましい。また、本発明の制御方法においては、状態制御ユニットにより、第１の信号を解除する第２の工程を設けることが望ましい。プロセッシングユニットが状態制御ユニットに対し、ウェイト信号入力をアサートする指示を出すときに、状態制御ユニットに対し、ウェイト信号入力をアサートする第１の信号を解除するタイミングおよび／または条件も設定することができるからである。状態制御ユニットは、特定の割り込み要求に基づいて第１の信号を解除するように設定しておくことも可能である。したがって、状態制御ユニットは、割り込みコントローラで実現することが望ましい。
【発明の効果】
【００１３】
本発明では、ＣＰＵの指示によりウェイト信号入力をアサートする状態制御ユニットを設けてあるので、ＣＰＵが適当なタイミングあるいは条件でＣＰＵ自身を故意に待機状態にすることができ、消費電力を低下できる。また、特定の復帰条件もＣＰＵによりセットすることが可能であり、メモリアクセスサイクルだけではなく、さまざまな条件でウェイト信号を用いてＣＰＵの内部機能を停止またはほとんど停止した状態にしてＣＰＵの消費電力を削減し、データ処理装置における消費電力を低減することができる。
【発明を実施するための最良の形態】
【００１４】
以下に図面を参照して本発明をさらに詳しく説明する。図１に、本発明に係るデータ処理装置が組み込まれたプリンタの概略を示してある。プリンタ１は、パーソナルコンピュータやデジタルカメラなどの周辺機器などのホスト装置から転送された印刷用のデータφ１やコンパクトフラッシュ（登録商標）やメモリスティック（登録商標）などのストレージにより提供された印刷用のデータφ１を、インターフェイス３を介して取得して印刷機構４により印刷する。このプリンタ１は、インターフェイス３を介して取得したデータφ１を伸張したり、伸張したデータに対してさらにスムージング処理やエッジ強調などの画像処理を行ったり、印刷機構４を制御したりするデータ処理装置（ＬＳＩ）２を有している。
【００１５】
データ処理装置２は、ＣＰＵ１１、ＲＡＭ１２、ＲＯＭ１３、メモリアクセス制御回路１０に加えて、画像処理用の専用回路１４と、印刷機構４を制御するメカ制御部１５と、ＣＰＵ１１により設定された時間または期間をカウントするタイマー１６と、種々の割り込み要求信号ＩＮＴを処理する割り込みコントローラ１７とを有しており、これらがバス１８により接続されている。データ処理装置２は、さらに、これらの回路あるいはユニットに対してクロック信号ＣＬＫを供給するクロック発生器１９を備えている。ＣＰＵ１１あるいはその他のユニットにおいては、このクロック信号ＣＬＫに基づき、さらに周波数の高い内部クロック信号が生成され、内部の機能が動作する。
【００１６】
ＣＰＵ１１はアサートされるとＣＰＵの内部クロック信号を停止して、その内部機能の全てあるいはほとんどを停止するウェイト信号入力２１を備えている。ウェイト信号入力２１は、メモリ制御回路１０から供給されるウェイト信号φ２によりアサートされる。多くのケースではウェイト信号入力２１をアサートするために反転信号が用いられ、本例でも同様である。本例では、さらに、ウェイト信号φ２が、割り込みコントローラ１７から供給されており、アンドゲート回路２２を介してＣＰＵ１１のウェイト信号入力２１に供給される。したがって、メモリ制御回路１０から出力されるウェイト信号φ２または割り込みコントローラ１７から出力されるウェイト信号φ２のいずれか一方が反転すると、ウェイト信号入力２１には反転信号が供給され、ウェイト信号入力２１がアサートされる。
【００１７】
割り込みコントローラ１７は、外部あるいは内部からの割り込み要求ＩＮＴを検出してＣＰＵ１１の割り込み入力２９に対し割り込み信号ＩＲＱを出力する機能に加えて、ウェイト信号φ２を出力する状態制御機能２６を備えており、ＣＰＵ１１の状態を制御する状態制御ユニットとしても機能する。状態制御機能２６は、ウェイト信号φ２を反転してＣＰＵ１１のウェイト信号入力２１をアサートする第１の機能２７と、ウェイト信号φ２を解除する第２の機能２８とを備えている。割り込みコントローラ１７は、さらに、ＣＰＵ１１からバス１８を介してアクセスされ、ＣＰＵ１１により内部データを変更可能な状態設定レジスタ２５を備えており、第１の機能２７は、状態設定レジスタ２５の所定のビット（省電力モード設定ビット）が所定の値になっているときにウェイト信号φ２を反転してウェイト信号入力２１をアサートする。
【００１８】
第２の機能２８は、所定の時間が経過したこと、あるいは所定の条件が成立したことにより状態設定レジスタ２５の省電力モード設定ビットを書き換えることにより、ウェイト信号φ２を解除する。第２の機能２８がウェイト信号φ２を解除する条件あるいはタイミングは、予め設定されていても良いし、ウェイト信号入力２１をアサートする前にＣＰＵ１１により状態設定レジスタ２５の内容を書き換えることにより与えられても良い。ＣＰＵ１１が停止状態のときに、インターフェイスユニット３においてデータを検出したことによる外部割込み、画像処理ユニット１４において画像処理を終了したことによる内部割込みを割り込みコントローラ１７が検出し、第２の機能２８によりウェイト信号φ２を解除して、ＣＰＵ１１を稼動状態にすることができる。また、ＣＰＵ１１が停止するときに所望の停止期間をタイマ１６にセットし、タイマ１６がカウントアップしたときに、第２の機能２８によりウェイト信号φ２を解除することも可能である。
【００１９】
状態設定レジスタ２５は、ＣＰＵ１１のアドレス空間のうち、ある特定のアドレスに割り当てておくことが可能であり、メモリマップドＩ／Ｏの場合にはＣＰＵ１１のメモリマップ内で状態設定レジスタ２５のアドレスをアドレッシングすることが可能である。また、レジスタ２５がメモリマップドＩ／Ｏでない場合は、通常のＩ／Ｏ空間に状態設定レジスタ２５のアドレスをアドレッシングしても良い。
【００２０】
図２にデータ処理装置２における処理をフローチャートで示してある。ステップ３１でＣＰＵ１１は、ＲＯＭ１３に格納されたプログラム４０の命令をフェッチし、その命令に従った処理を行う。ステップ３２において、ＣＰＵ１１を待機状態にする命令をフェッチすると、ステップ３４において、ＣＰＵ１１は状態設定レジスタ２５に割り当てられたアドレスと、状態設定レジスタ２５の内容を変更するデータを出力する。ステップ３５において、割り込みコントローラ１７の状態制御機能２６の第１の機能２７は、状態設定レジスタ２５を参照し、その内容がウェイト信号φ２を反転するものであると、ウェイト信号φ２を反転してＣＰＵ１１のウェイト信号入力２１をアサートする。その結果、ステップ３６において、ＣＰＵ１１は、内部のデータ処理に齟齬が発生しない状態になると直ぐに内部クロックを一時的に停止して待機状態になる。例えば、内部のパイプラインで実行中の処理が終了するのを待って内部クロックを一時的に停止する。また、バス１８との接続も開放される。このため、ＣＰＵ１１における電力消費は最小限になる。
【００２１】
ステップ３４において、ＣＰＵ１１が状態設定レジスタ３４にアクセスするタイミングあるいはその前のタイミングで、ＣＰＵ１１が復帰する条件を状態設定レジスタ２５に書き込んだり、タイマ１６をセットしてＣＰＵ１１が復帰する時間をカウントさせて復帰するタイミングを指定することができる。復帰する条件および／またはタイミングは、ＣＰＵ１１を待機状態にする命令の一部としてプログラム４０に含めておいても良いし、待機する命令より前にＣＰＵ１１により実行される別の命令としてプログラム４０に含めておくことも可能である。
【００２２】
ステップ３６において、ＣＰＵ１１を待機状態から復帰させる条件が成立したり、復帰するタイミングに到達すると、ステップ３７において状態設定レジスタ２５の内容が第２の機能２８により書き換えられ、状態設定機能２６から出力されていたウェイト信号φ２は解除される。したがって、ＣＰＵ１１は、内部クロックが復帰し、再び、プログラム４０に従った処理を開始する。ステップ３１でフェッチした命令が、ＣＰＵ１１を待機状態にする命令以外の場合は、ステップ３３において、その命令に従った処理がＣＰＵ１１で行われる。
【００２３】
ＣＰＵ１１を復帰させる条件は、必ずしもプログラム４０で指定しておく必要はない。汎用的にＣＰＵ１１の処理が要求される条件、例えば、インターフェイス３がアクティブになったり、メカ制御ユニット１５が印刷エラーを検出してアラームの表示あるいは出力が必要になったりしたときは、デフォルトでウェイト信号φ２が解除されて、ＣＰＵ１１は処理を再開する。インターフェイス３がアクティブになったり、印刷エラーが発生した状態などは、割り込み要求ＩＮＴとして割り込みコントローラ１７に提供される。したがって、ＣＰＵ１１を復帰する条件を検出してウェイト信号φ２を解除する機能を備えた状態制御機能２６を実装する回路ユニットとしては、割り込みコントローラ１７は好適である。タイマー１６がカウントアップしたということ、画像処理ユニット１４においてＣＰＵ１１から指示された一連の画像処理が終了したということも、割り込み信号として割り込みコントローラ１７に供給される。したがって、割り込みコントローラ１６を本発明の状態制御ユニットとして兼用することは本発明の好適な実施の形態の１つである。
【００２４】
図３にＣＰＵ１１が待機状態になり、さらに復帰する際のタイミングチャートを示してある。この例では、ＣＰＵ１１が、待機状態にする命令より前にフェッチした命令によりタイマーユニット１６にスタンバイ状態から復帰する時間または期間を設定する。タイマー１６はＣＰＵ１１により設定された時間のカウントを時刻ｔ１にＣＰＵ１１から供給されたスタート信号ＳＴＡＲＴにより開始する。タイマーユニット１６の稼動状況はラン信号ＲＵＮにより把握できる。
【００２５】
次に、ＣＰＵ１１が待機命令をフェッチすると、時刻ｔ２に、ＣＰＵ１１はチップセレクト信号ＣＳを出力して、バス１８を介して状態設定レジスタ２５にアクセスしデータを書き換える。これにより、割り込みコントローラ１７の状態設定機能２６の第１の機能２７では、時刻ｔ３に、ウェイト信号φ２（ｎＷＡＩＴ）を反転してＣＰＵ１１のウェイト信号入力２１をアサートする。その結果、ＣＰＵ１１は内部機能を停止した待機状態に移行する。ウェイト信号φ２が反転出力されている間、割り込みコントローラ１７から、ＣＰＵ１１の状態を示す信号としてスタンバイ信号ｓｔａｎｄｂｙが出力される。
【００２６】
時刻ｔ４にタイマーユニット１６がカウントアップすると、マッチ信号ＭＡＴＣＨが立ち上がり、割り込みコントローラ１７に割り込み要求の一つのウェイクアップ信号ｗａｋｅｕｐとして供給される。ウェイクアップ信号ｗａｋｅｕｐにより、割り込みコントローラ１７の状態制御機能２６の第２の機能２８は、状態設定レジスタ２５を書き換える。その結果、時刻ｔ５に、第１の機能２６はウェイト信号φ２を反転出力するのを停止し、ウェイト信号φ２は解除される。これにより、ＣＰＵ１１の内部クロックが復帰し、ＣＰＵ１１は再稼動する。
【００２７】
また、データ処理装置２においては、ＣＰＵ１１は、メモリアクセス制御回路１０から供給されるウェイト信号φ２によってもウェイト信号入力２１がアサートされる。このため、ＣＰＵ１１のメモリアクセスサイクルを引き伸ばすためにもウェイト信号入力２１は使用されている。したがって、本発明において割り込みコントローラ１７に設けた状態制御機能２６は従来のウェイト信号φ２を用いたＣＰＵ１１の機能をなんら阻害するものではない。
【００２８】
一方、割り込みコントローラ１７に設けた状態制御機能２６により、ＣＰＵ１１を、プログラム４０を用いて簡単に待機状態にすることが可能であり、ソフトウェア制御によりＣＰＵ１１を停止してデータ処理装置２の省電力を積極的に実現できる。データ処理装置２により実行するアプリケーションの仕様を決定するプログラマは、ＣＰＵ１１を安全に停止できるタイミングを把握することが可能である。さらに、ＣＰＵ１１において実行するプログラムをコンパイルする段階や、プログラムをシミュレートする段階において、ＣＰＵ１１の動作状態を確認して、ＣＰＵ１１の動作が要求されないタイミングでＣＰＵ１１を待機状態にする命令を挿入することも容易である。これに対して、ＣＰＵ１１の稼動状況、データ処理装置２に含まれているその他の回路ユニットの稼動状況をハードウェア的に把握してデータ処理装置２が誤動作しないようにＣＰＵ１１を待機状態にする制御回路は複雑になる。このため、信頼性の高い制御回路を開発するには時間とコストがかかり、さらに、アプリケーションの仕様変更に伴い制御回路を更新することはほとんど不可能である。この点、ソフトウェア制御によりＣＰＵ１１を待機状態にする場合は、ソフトウェアを更新するだけで良いので、仕様変更に対しても極めてフレキシブルに対応できる。
【００２９】
これらの点より、本発明により、データ処理装置、すなわち、本例においてはプリンタ１の制御用ＬＳＩ２におけるクロック設計が極めて容易になる。そのために割り込みコントローラ１７に追加される制御回路は極めて簡易であり、最小限の回路追加でＣＰＵ１１のクロック制御をソフトウェア化できる。また、本発明においては、ＣＰＵ１１の内部クロックを実際に停止する機能は、ＣＰＵ１１の機能の１つとして組み込まれている機能であり、ＣＰＵ１１を安全に、そして内部処理に齟齬が生じないように停止することができ、この点でも本発明により提供されるプロセッサのクロック設計環境は極めて容易で信頼性が高い。
【００３０】
さらに、割り込みコントローラ１７においては、ＣＰＵ１１の待機状態を解除するための信号は、例えば、待機状態解除のためのタイマーの通知や、外部要因の通知は、一般の割り込み信号として扱われることが可能である。したがって、割り込みコントローラ１７の本来の機能をそのまま利用して、ＣＰＵ１１の待機状態を解除する制御機構を組み込むことができる。この点でもデータ処理装置の構成が簡略化でき、さらに、プロセッサの設計および開発を迅速に行うことが可能となる。
【００３１】
なお、本発明のデータ処理装置が搭載された機器として印刷装置を例に説明しているが、これに限定されるものではない。本発明のデータ処理装置はシステムＬＳＩなどとしてスキャナやデジタルカメラなどの周辺機器、さらには、ＰＤＡや携帯電話などのモバイル機器などの様々な装置または機器に組み込んで使用される。特に、データ処理装置において最も電力消費の大きなＣＰＵの電力消費をソフトウェア的に低減できるので、モバイル機器などのバッテリー駆動される装置における利用が特に有用である。
【図面の簡単な説明】
【００３２】
【図１】本発明を適用したデータ処理装置が搭載された印刷装置の概略構成を示す図である。
【図２】データ処理装置における処理を示すフローチャートである。
【図３】ＣＰＵが待機状態になり、さらに、復帰する処理を示すタイミングチャートである。
【符号の説明】
【００３３】
１    印刷装置
２    データ処理装置
１１    ＣＰＵ
１６    タイマー
１７    割り込みコントローラ
２１    ウェイト信号入力
２５    レジスタ
２６    状態制御機能
２７    第１の機能
２８    第２の機能
φ２    ウェイト信号
【図１】
2005141522.tif 000003
【図２】
2005141522.tif 000004
【図３】
2005141522.tif 000005