(57)【要約】【課題】  高コストのＲＡＭの容量を小さくし、コストの増大を抑える。【解決手段】  プロセッサの一連の命令のうち、変更の可能性がない命令又は変更の可能性が低い命令を、低コストの命令ＲＯＭ３又は不揮発性のメモリである命令Ｆｌａｓｈ５に格納する。これにより、命令ＲＡＭ２の容量が低減されて、コストの削減化が実現される。【選択図】  図２
2005196266.tif 000002
【特許請求の範囲】
【請求項１】
一連の命令を処理し、前記一連の命令の適宜書き換えが可能な単一プロセッサを備えた情報処理装置において、
前記プロセッサは、命令メモリとして、ＲＯＭ及び、外部からアクセスが可能なＲＡＭを備え、
前記ＲＯＭには、前記一連の命令のうち、機能が確定している命令が格納される
ことを特徴とする情報処理装置。
【請求項２】
請求項１記載の情報処理装置において、
前記ＲＡＭには、前記一連の命令のうち、機能が確定していない命令及び、書き換えの前後で機能が同一となる頻度が所定値以下の命令が格納され、
前記ＲＡＭに格納された命令は、前記プロセッサの外部からの命令の転送により書き換えられる
ことを特徴とする情報処理装置。
【請求項３】
請求項２記載の情報処理装置において、
前記プロセッサは、命令メモリとして、外部からアクセスが可能であり、且つ書き換え可能な不揮発性メモリを備え、
前記不揮発性メモリには、前記一連の命令のうち、書き換えの前後で機能が同一となる頻度が前記所定値よりも大きい命令が格納され、
前記不揮発性メモリに格納された命令は、前記プロセッサの外部からの命令の転送により書き換えられる
ことを特徴とする情報処理装置。
【請求項４】
請求項２及び３記載の情報処理装置において、
前記外部から前記ＲＡＭへ命令を転送するタイミングはシステム起動時である
ことを特徴とする情報処理装置。
【請求項５】
請求項２及び３記載の情報処理装置において、
前記プロセッサの外部から前記ＲＡＭへ命令を転送するタイミングは、システム起動時と、システム起動後とを含む
ことを特徴とする情報処理装置。
【請求項６】
請求項３記載の情報処理装置において、
前記プロセッサの外部から前記不揮発性メモリへ命令を転送するタイミングは、システム起動時である
ことを特徴とする情報処理装置。
【請求項７】
請求項３記載の情報処理装置において、
前記プロセッサの外部から前記不揮発性メモリへ命令を転送するタイミングは、システム起動時と、システム起動後とを含む
ことを特徴とする情報処理装置。
【請求項８】
請求項２、３、４、５、６又は７記載の情報処理装置において、
アドレス変換回路を備え、
前記アドレス変換回路は、前記各命令メモリ毎にアドレスが付されて分割格納された前記一連の命令について、前記一連の命令が連続するように前記アドレスを変換する
ことを特徴とする情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単一プロセッサで構成される情報処理装置に関する。
【背景技術】
【０００２】
従来は、情報処理装置に内蔵されるプロセッサの命令は命令ＲＯＭに格納されており、そのソフトウェアの必要修正箇所を正しい命令に置き換えて修正するために、通常、このような情報処理装置には小容量の命令ＲＡＭが備えられ、そのＲＡＭに正しい命令を書き込み、プログラム実行時に、そのＲＡＭに格納された命令とＲＯＭにおける修正が必要な命令とを置き換えることにより修正が行われていた。このような構成については、例えば、特許文献１に記載されている。
【特許文献１】特開平０６−３１８２６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、近年ソフトウェアの容量が増大し、ソフトウェアのバグが発生する確率が高くなっている。また、新機能を搭載する場合、仕様が確定する以前の段階から開発が進むことも頻繁に生じ、更には、商品化された後に仕様が追加変更される場合もある。したがって、ソフトウェアをＲＯＭに格納することは事実上困難であるため、仕様が不確定な命令はＲＡＭに格納される割合が多くなってきている。加えて、デジタルＴＶや携帯電話などの分野においては、ソフトウェアのダウンロード機能を搭載することが必須の構成となっており、例えば、オーディオデータ処理におけるフォーマットの変更に応じて、オーディオ機能をダウンロードすることにより対応するといった、随時最新の命令への書き換えを行う必要がある。したがって、扱う書き換え命令データが増加したことに伴ってＲＡＭの容量は増大し、高コストのＲＡＭが増えた分だけコストが非常に高くなっているという課題がある。
【０００４】
本発明は、上記課題を解決するものであり、コスト削減において比較的高コストであるＲＡＭに着目し、そのＲＡＭを小容量化することを目的とするものである。
【課題を解決するための手段】
【０００５】
上記目的を達成する為に、本発明では、従来のＲＡＭに格納されている一連の命令を細かく検討すると、この一連の命令は、仕様が不確定な命令や、更新される命令であるが、これらの一連の命令のうちにも、更に共通する機能を有しており、命令の書き換えに際して変更の生じない、すなわち既に確定している命令があることを見出し、その確定している一部の命令を低コストのＲＯＭ又は不揮発性のメモリに格納することとすれば、ＲＡＭを小容量にできることに着目した。
【０００６】
すなわち、請求項１記載の発明の情報処理装置は、一連の命令を処理し、前記一連の命令の適宜書き換えが可能な単一プロセッサを備えた情報処理装置において、前記プロセッサは、命令メモリとして、ＲＯＭ及び、外部からアクセスが可能なＲＡＭを備え、前記ＲＯＭには、前記一連の命令のうち、機能が確定している命令が格納されることを特徴とする。
【０００７】
請求項２記載の発明は、請求項１記載の情報処理装置において、前記ＲＡＭには、前記一連の命令のうち、機能が確定していない命令及び、書き換えの前後で機能が同一となる頻度が所定値以下の命令が格納され、前記ＲＡＭに格納された命令は、前記プロセッサの外部からの命令の転送により書き換えられることを特徴とする。
【０００８】
請求項３記載の発明は、請求項２記載の情報処理装置において、前記プロセッサは、命令メモリとして、外部からアクセスが可能であり、且つ書き換え可能な不揮発性メモリを備え、前記不揮発性メモリには、前記一連の命令のうち、書き換えの前後で機能が同一となる頻度が前記所定値よりも大きい命令が格納され、前記不揮発性メモリに格納された命令は、前記プロセッサの外部からの命令の転送により書き換えられることを特徴とする。
【０００９】
請求項４記載の発明は、請求項２及び３記載の情報処理装置において、前記外部から前記ＲＡＭへ命令を転送するタイミングはシステム起動時であることを特徴とする。
【００１０】
請求項５記載の発明は、請求項２及び３記載の情報処理装置において、前記プロセッサの外部から前記ＲＡＭへ命令を転送するタイミングは、システム起動時と、システム起動後とを含むことを特徴とする。
【００１１】
請求項６記載の発明は、請求項３記載の情報処理装置において、前記プロセッサの外部から前記不揮発性メモリへ命令を転送するタイミングは、システム起動時であることを特徴とする。
【００１２】
請求項７記載の発明は、請求項３記載の情報処理装置において、前記プロセッサの外部から前記不揮発性メモリへ命令を転送するタイミングは、システム起動時と、システム起動後とを含むことを特徴とする。
【００１３】
請求項８記載の発明は、請求項２、３、４、５、６又は７記載の情報処理装置において、アドレス変換回路を備え、前記アドレス変換回路は、前記各命令メモリ毎にアドレスが付されて分割格納された前記一連の命令について、前記一連の命令が連続するように前記アドレスを変換することを特徴とする。
【００１４】
以上により請求項１記載の発明では、書き換えの対象となる一連の命令のうち、同一又は機能的に確定しているために書き換えの必要のない命令をＲＯＭに格納するので、その分、ＲＡＭを小容量で構成できる。
【００１５】
更に、請求項２、３、４、５、６及び７記載の発明では、一連の命令のうち、機能が確定していないか、又は書き換えの前後で機能が同一となる場合があっても書き換えの頻度に対して同一となる頻度が所定値よりも低い命令のみを外部からＲＡＭに転送することにより格納するので、ＲＡＭの容量を小さく抑えることができる。
【００１６】
また、請求項３記載の発明では、低コストの不揮発性メモリにも変更の可能性を有する命令を格納するので、命令メモリの分割格納を更に細分化してＲＡＭの容量を低減させ、コストの削減を可能とする。
【００１７】
更に、請求項５及び７記載の発明では、システム起動後にも命令を転送するので、命令の処理に応じて必要な命令をその都度転送することができ、小容量のＲＡＭに格納されている命令を適宜書き換えることが可能となる。
【００１８】
続いて、請求項８記載の発明では、変更の必要性に応じて複数の命令メモリに分割して格納された命令を、アドレス変換回路により分割前の連続したアドレスに変換することができるので、命令メモリ間に分割されたプログラムが滞りなく実行される。
【発明の効果】
【００１９】
以上のように本発明の請求項１記載の発明にかかる情報処理装置によれば、書き換えの
対象となる一連の命令のうち、書き換えの前後で機能が同一となる命令を、低コストのＲＯＭに格納するので、ＲＡＭを小容量で構成できる。
【００２０】
本発明の請求項２、３、４、５、６及び７記載の発明によれば、書き換えの対象となる一連の命令のうち、書き換えの前後で機能が同一でないか、又は機能が同一でも書き換えの頻度に対して同一となる頻度が所定値よりも低い命令のみを外部からＲＡＭに転送することにより格納するので、高コストのＲＡＭ使用量を低減することができ、全体のコストを削減することができる。
【００２１】
本発明の請求項３記載の発明によれば、書き換えの頻度が低い命令であっても、言い換えれば、書き換え前後において同一機能となる頻度が高い命令であっても、書き換えが必要な場合が生ずるためにＲＡＭに格納せざるをえなかった命令を、低コストの書き換え可能な不揮発性メモリに格納するので、必要な場合には書き換えができる上、ＲＡＭとＲＯＭとを用いていた場合に比べて、命令の使用頻度により、更に細分化して格納することが可能となり、ＲＡＭを使用する割合を更に抑えてコストを削減することができる。
【００２２】
本発明の請求項５及び７記載の発明によれば、システム起動後にも命令を転送できるので、小容量のＲＡＭを有効に用い、必要最小限の容量により命令を逐次書き換えることが可能となり、そのＲＡＭの容量が削減された分だけコストの削減が実現できる。
【００２３】
本発明の請求項８によれば、アドレス変換回路により、複数のＲＯＭ、ＲＡＭ又は不揮発性メモリに分割して格納された命令に連続したアドレスを付すので、ソフトウェアの動的ステップ数を削減し、ソフトウェアの性能向上が可能となる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００２５】
（第１の実施の形態）
図１は本発明の第１の実施の形態による情報処理装置の構成を示すブロック図である。
【００２６】
図１において、単一のプロセッサ１は、命令メモリとして命令ＲＡＭ２及び命令ＲＯＭ３を外部に備え、それらの命令メモリ２、３からバス１１を介して一連の命令を１命令ずつ受け取る。
【００２７】
そして、命令ＲＡＭ２は外部からアクセス可能であり、外部バス１０を介して、外部記憶装置４に蓄えられた命令を受け取り、格納する。命令ＲＯＭ３には、変更の前後において確定しており、機能が同一となる命令があらかじめ格納されている。プロセッサ１は、内部のプログラムカウンタ（図示せず）により、プログラム実行のためのアドレスを計算し、そのアドレスを命令ＲＡＭ２及び命令ＲＯＭ３に出力し、バス１１を介して命令ＲＡＭ２及び命令ＲＯＭ３から命令をフェッチする。命令ＲＯＭ３は命令の書き換えができないため、変更のない通常の情報処理装置による処理、例えば、ＯＳなどの共通機能、又は、仕様が確定している機能や実績のある機能の命令データ（確定した命令）が格納される。これに対して、ＲＡＭ２には、従来のＲＡＭに格納していた変更に伴う一連の命令のうち、書き換えの前後において確定している命令部分、すなわち、前記命令ＲＯＭ３に格納した命令を除いた命令が格納される。
【００２８】
具体的には、オーディオ機能が搭載される機器においては、例えば、ＡＡＣ（Ａｄｖａｎｃｅｄ Ａｕｄｉｏ Ｃｏｄｅｃ）やＡＣ−３（Ａｕｄｉｏ Ｃｏｄｅ ｎｕｍｂｅｒ 3）等の多種多様なフォーマットによるデコード処理機能が用いられる場合があるが、前記機器の出力系の処理は、フレーム単位でＡＶ同期を取ることにより出力するだけなので、オ
ーディオフォーマットには依存せず、オーディオ機能のうち、デコード処理機能の命令をＲＡＭ２に格納し、適宜入れ替え可能なものとすることができる。これにより、新たなフォーマットのオーディオ処理を行う必要が生じた場合において、デコード処理機能の命令のみをダウンロードにより書き換えて対応することが可能となる。一方で、オーディオ機能のうち、サラウンド等の音場制御機能などは、各デコードフォーマット共通のオプション機能の命令（確定した命令）であるため、ＲＯＭ３に搭載することができる。
尚、一連の書き換え命令のうち、確定した部分を備えていても、使用頻度が比較的低い（頻度が所定値以下の）命令は、ＲＡＭ２に搭載して適宜書き換えを行ってもよい。このように第１の実施の形態では、入れ替えの行われる対象であり、特定の纏まりを有する一連の命令のうちにおいても、書き換えの前後において共通している一部の命令をＲＯＭ３に格納することにより、面積が削減でき、コストを低く抑えることができるという効果が得られる。
【００２９】
なお、外部記憶装置４から命令ＲＡＭ２への命令の転送は、システム起動時だけでなく、システム起動後に行われてもよい。この場合、現在実行している命令シーケンス付近の命令を書き換えないような回路を追加する必要がある。このように、システム起動後に転送する機能を付けた場合、プログラムの実行時に必要に応じて、以前に書き込み、且つ処理が終了した命令を新しい命令に適宜入れ替えることができるので、書き込むべき命令データの全体の容量を必要とせず、小容量のＲＡＭを有効に活用することを可能とし、命令ＲＡＭ２は必要最低限のサイズに抑えることができる。これにより、更に面積が削減でき、コストを低く抑えることができる。
【００３０】
（第２の実施の形態）
次に、本発明の第２の実施の形態について図２を用いて説明する。
【００３１】
本実施の形態は、第１の実施の形態において図１に示した情報処理装置に、命令メモリとして命令フラッシュ（書き換え可能な不揮発性メモリ）５を追加したものである。図２に示すように、命令フラッシュ５は命令ＲＡＭ２と同様に外部からアクセス可能である。システムの起動時に外部記憶装置４に蓄えられた命令は、外部バス１０を介して命令ＲＡＭ２及び命令フラッシュ５に格納される。なお、命令ＲＡＭ２はシステム起動時だけでなくシステム起動後にも転送可能である。命令ＲＯＭ３にはあらかじめ仕様が確定した命令、又は変更の前後で共通機能を有し、確定している命令が格納されている。プロセッサ１は、内部のプログラムカウンタ（図示せず）により、プログラム実行のためのアドレスを計算し、そのアドレスを命令ＲＡＭ２、命令ＲＯＭ及び命令フラッシュ５等の命令メモリに出力し、バス１２を介して命令をフェッチする。命令ＲＡＭ２にはシステム起動後に命令が入れ替えられる機能を搭載し、命令フラッシュ５は、将来ソフトウェアを変更する可能性を有するか、又は書き換えの対象となる一連の命令のうち、書き換えの際に共通となる頻度が比較的高い（頻度が所定値以上の）命令を格納し、命令ＲＯＭ３は、将来ソフトウェアの変更が確実にない命令を格納する。尚、命令フラッシュ５に変更が確実にない命令を格納してもよい。
【００３２】
命令が入れ替えられる機能を実現する方法としては、本実施の形態において図２に示した構成の場合、プロセッサ１の命令フェッチアドレスと外部記憶装置４からの転送アドレスとの一部、例えば、上位ビットのアドレスデータを検出して、同一である場合は前者の転送を禁止すればよい。尚、両者の一致を確認するアドレスのビット数はソフトウェアの構造に依存するものである。また、外部記憶装置４からの転送中は、ソフトウェアが転送中の領域の命令をフェッチしないことを保証できる範囲に、前記の一致を確認するアドレス範囲を設定すればよい。この具体的動作を図３に示す。同図に示すように、例えば、命令メモリが４つの領域Ａ、Ｂ、Ｃ及びＤに分けられている場合、あるタイミングでは、命令の転送は領域Ｂに対し行われ、そのときプロセッサ１は領域Ａの命令をフェッチしてい
る。ここで、命令フェッチの対象領域は、転送の行われている領域Ｂ以外であれば、いずれの領域でもよい。また、この命令のデータ転送及び命令フェッチのタイミングを図４に示す。領域Ａからの命令フェッチと領域Ｂへの命令データ転送が完了し、領域Ａの命令を実行（図示せず）している間に、領域Ｂの命令がフェッチされ、命令が入れ替えられる。そして、領域Ａの命令実行後に続いて、入れ替えられた領域Ｂの命令を実行している。
【００３３】
以上に述べたように第２の実施の形態では、従来ＲＡＭに格納されていた一連の命令のうち、将来ソフトウェアの変更が確実にない命令又は将来変更する可能性があるが、比較的可能性が低いことが判っている命令、すなわち、一連の命令の変更前後において共通となる頻度が比較的高い命令をフラッシュ化することによってＲＡＭの容量が削減でき、コストを低く抑えることができるという効果が得られる。さらにシステム起動後、命令ＲＡＭ２に格納されている命令を入れ替えることにより、命令ＲＡＭ２は必要最小限に抑えることができるので容量を削減でき、コストを低く抑えることが可能となるという効果が得られる。
【００３４】
（実施の形態３）
続いて、本発明の第３の実施の形態について、図５を用いて説明する。
図５は本発明の第３の実施の形態における情報処理装置の構成を示すブロック図である。単一のプロセッサ１において、分岐命令が発生するとディレイドスロットが発生し、後続の数命令の実行はキャンセルされる。このような分岐命令が多い場合、性能が低下する。図３において、プログラムのダイナミックな実行順はプログラムＡ、Ｂ、Ｃの順に実行される。ここで、命令ＲＡＭにプログラムＢが格納されており、命令ＲＯＭにプログラムＡとプログラムＣとが分割して格納されている場合を例として考える。物理・論理アドレス変換を行わない場合、最初命令ＲＯＭ内のプログラムＡに分岐し、プログラムＡを実行した後に、命令ＲＡＭ内のプログラムＢに分岐する。更に、プログラムＢを実行した後、プログラムＣ（命令ＲＯＭ）に分岐する。このように物理・論理アドレス変換を行わない場合、分岐命令が多数発生する。そこで、アドレス変換回路を用いて、物理アドレスを論理アドレスに変換する。この変換により、図５に示すように、物理アドレスにおいては、ＲＡＭ及びＲＯＭにそれぞれ設定されていたアドレスを、プログラム順にマッピングすることにより論理アドレス空間を形成し、連続したプログラムとして統合するので、プログラムの実行が滞りなく行われ、ソフトウェアの性能を向上させることが可能となる。
【産業上の利用可能性】
【００３５】
以上説明したように、本発明にかかる情報処理装置は、一連の命令のうち、機能が確定している一部の命令を低コストのＲＯＭ又は不揮発性メモリ等に格納するので、ＲＡＭを小容量にして全体のコストを低く抑えられ、プロセッサに代表される情報処理装置等として有用である。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施の形態における情報処理装置の構成を示すブロック図である。
【図２】本発明の第２の実施の形態における情報処理装置の構成を示すブロック図である。
【図３】本発明の第２の実施の形態の命令入れ替えを示すブロック図である。
【図４】本発明の第２の実施の形態の命令入れ替えを示すタイミング図である。
【図５】本発明の第３の実施の形態における情報処理装置の構成を示すブロック図である。
【符号の説明】
【００３７】
１      プロセッサ
２      命令ＲＡＭ
３      命令ＲＯＭ
４      外部記憶装置
５      命令フラッシュ（不揮発性メモリ）
１０    外部バス
【図１】
2005196266.tif 000003
【図２】
2005196266.tif 000004
【図３】
2005196266.tif 000005
【図４】
2005196266.tif 000006
【図５】
2005196266.tif 000007