(57)【要約】【課題】  低消費電流、低電圧で安定動作する電圧監視回路を実現する。【解決手段】  ディプレッションタイプのＭＯＳトランジスタ１０１とエンハンスメントタイプのＭＯＳトランジスタ１０２とをそれぞれ直列に接続し、第１の電圧供給端子１０３を、前記ディプレッションタイプのＭＯＳトランジスタのドレインに設け、第２の電圧供給端子１０４を、前記エンハンスメントタイプのＭＯＳトランジスタのうちの一つのトランジスタのソースに設け、前記ディプレッションタイプのＭＯＳトランジスタのゲートを第２の電圧供給端子１０４に接続し、前記エンハンスメントタイプのＭＯＳトランジスタのゲートと監視電圧端子１０６の電圧を所定の比率で分割する分割抵抗１０７，１０８の出力が印可され、上記ディプレッション型ＭＯＳトランジスタと上記エンハンスメント型ＭＯＳトランジスタとの相互接続端点を出力端子１０５とする電圧監視回路。【選択図】    図１
2005084013.tif 000002
【特許請求の範囲】
【請求項１】
ディプレッションタイプのＭＯＳトランジスタとエンハンスメントタイプのＭＯＳトランジスタとをそれぞれ直列に接続し、第１の電圧供給端子を前記ディプレッションタイプのＭＯＳトランジスタのドレイン又はソースに設け、第２の電圧供給端子を前記エンハンスメントタイプのＭＯＳトランジスタのソース又はドレインに設け、前記ディプレッションタイプのＭＯＳトランジスタのゲートは第２の電圧供給端子に接続し、前記エンハンスメントタイプのＭＯＳトランジスタのゲートには監視電圧端子の電圧を所定の比率で分割する分割抵抗の出力が印可され、上記ディプレッション型ＭＯＳトランジスタと上記エンハンスメント型ＭＯＳトランジスタとの相互接続端点を出力端子とすることを特徴とする電圧監視回路。
【請求項２】
請求項１に記載の電圧監視回路において、上記ディプレッションタイプのＭＯＳトランジスタ及び上記エンハンスメントタイプのＭＯＳトランジスタはいずれもｎ型ＭＯＳトランジスタであることを特長とする電圧監視回路。
【請求項３】
請求項１に記載の電圧監視回路において、上記ディプレッションタイプのＭＯＳトランジスタ及び上記エンハンスメントタイプのＭＯＳトランジスタはいずれもｐ型ＭＯＳトランジスタであることを特長とする電圧監視回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、監視電圧が所定値に対し変動したことを検出する電圧監視回路に関する。
【背景技術】
【０００２】
一般に、電子機器などでは装置の安定動作や危険回避のために電圧監視し機器へのフィードバックを行う。図２は、一般的な電圧監視回路の一例を示している。同図において、差動増幅器２０１のマイナス側入力端には、基準電圧発生回路２０２から出力されている基準電圧信号Ｖｒｅｆが加えられており、差動増幅器２０１のプラス側入力端には、監視電圧を分圧抵抗２０７，２０８によって分圧して形成した電圧が印加されている。したがって、監視電圧が大きい値であり、分圧抵抗２０７，２０８の分圧出力が、基準電圧信号Ｖｒｅｆよりも大きくなっているときには、差動増幅器２０１から出力される検出信号は論理Ｈレベルになる。また、監視電圧が低下し、分圧抵抗２０７，２０８の分圧出力が、基準電圧信号Ｖｒｅｆよりも小さくなると、差動増幅器２０１から出力される検出信号は論理Ｌレベルになる。
図３は図２の回路をより具体的に示すものである。図３において、ｐチャネルＭＯＳトランジスタ３０１，３０２、および、ｎチャネルＭＯＳトランジスタ３０３，３０４は、ＣＭＯＳ型の差動増幅回路を構成している。また、定電流源３０５は、この差動増幅回路を安定して動作するためのものである。基準電圧発生回路３０６から出力される基準電圧Ｖｒｅｆは、ｎチャネルＭＯＳトランジスタ３０４のゲートに印可され、分圧抵抗３０７，３０８の分圧出力は、ｎチャネルＭＯＳトランジスタ３０３のゲートに印加されている。そして、ｐチャネルＭＯＳトランジスタ３０１とｎチャネルＭＯＳトランジスタ３０３との相互接続端の信号が、この差動増幅回路の出力信号として出力される（例えば、特許文献１参照。）。
【特許文献１】特開平８−３３５１２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、近年の機器の低電圧低消費電流動作に伴い、監視電圧の低電圧化、回路の低消費電流化が要求されている。
図３に示した回路では、ｐチャネルＭＯＳトランジスタ３０１，３０２、および、ｎチャネルＭＯＳトランジスタ３０３，３０４、３０５を飽和領域で動作する必要があるため、この差動増幅回路が動作可能な電源電圧の範囲は、次の式（１）のようになる。
【０００４】
動作電圧≧Ｖｔｈ（３０１）＋Ｖｒｅｆ（３０６）−Ｖｔｈ（３０３）＋Ｖｔｈ（３０５）‥‥（１）
ここで、Ｖｔｈ３０１はｐチャネルＭＯＳトランジスタ３０１のスレッショルド電圧を示し、Ｖｔｈ３０３はｎチャネルＭＯＳトランジスタ３０３のスレッショルド電圧を示し、Ｖｔｈ３０５は定電流源用ｎチャネルＭＯＳトランジスタ３０５のスレッショルド電圧を示す。
このようにして、図３に示した差動増幅回路では、動作可能な電圧範囲が、ｐチャネルＭＯＳトランジスタ３０１のスレッショルド電圧、ｎチャネルＭＯＳトランジスタ３０３、３０５のスレッショルド電圧、基準電圧という４つの要素の影響を受ける。また消費電流も基準電圧３０６、および定電流源３０５の経路がある。
通常、差動増幅回路を構成する集積回路の製造工程でこれらの各要素がばらつくため、完成した集積回路には、その差動増幅回路の動作可能な電圧範囲が大きく、電圧範囲に影響を与える要素が４つと比較的多いため、そのようなものが含まれる割合が比較的高くなり、その結果、この集積回路の歩留まりが非常に悪くなり、製造コストが非常に高くなるという不都合を生じていた。
本発明は、低い電源電圧で、かつ低い消費電流でも安定して動作するとともに、製造コストを大幅に削減することができる電圧監視回路を提供することを目的としている。
【課題を解決するための手段】
【０００５】
本発明による電圧監視回路は、ディプレッションタイプのＭＯＳトランジスタとエンハンスメントタイプのＭＯＳトランジスタとをそれぞれ直列に接続し、第１の電圧供給端子を前記ディプレッションタイプのＭＯＳトランジスタのドレイン又はソースに設け、第２の電圧供給端子を前記エンハンスメントタイプのＭＯＳトランジスタのソース又はドレインに設け、前記ディプレッションタイプのＭＯＳトランジスタのゲートは第２の電圧供給端子に接続し、監視電圧端子の電圧を所定の比率で分割する分割抵抗の出力を前記エンハンスメントタイプのＭＯＳトランジスタのゲートに与え、上記ディプレッション型ＭＯＳトランジスタと上記エンハンスメント型ＭＯＳトランジスタとの相互接続端点を出力端子とした。
【発明の効果】
【０００６】
この構成にすることにより、回路要素であるＭＯＳトランジスタの数を減少させることができるために消費電流が少なく、動作可能な電圧を低減化することができ、回路を構成する集積回路の歩留まりを大幅に向上でき、製造コストを大幅に低減することができるという効果を得ることができる。
【発明を実施するための最良の形態】
【０００７】
【実施例１】
【０００８】
以下に、この本発明の実施例を図１に基づいて詳細に説明する。本発明は、監視電圧が所定電圧に対し変動したことを検出する電圧監視回路において、ディプレッションタイプのＭＯＳトランジスタ１０１とエンハンスメントタイプのＭＯＳトランジスタ１０２とをそれぞれ直列に接続し、第１の電圧供給端子１０３を、前記ディプレッションタイプのＭＯＳトランジスタのドレインに設け、第２の電圧供給端子１０４を、前記エンハンスメントタイプのＭＯＳトランジスタのうちの一つのトランジスタのソースに設け、前記ディプレッションタイプのＭＯＳトランジスタのゲートを第２の電圧供給端子１０４に接続し、前記エンハンスメントタイプのＭＯＳトランジスタのゲートと監視電圧端子１０６の電圧を所定の比率で分割する分割抵抗１０７，１０８の出力が印可され、上記ディプレッション型ＭＯＳトランジスタと上記エンハンスメント型ＭＯＳトランジスタとの相互接続端点を出力端子１０５とした。
図１において、電圧監視動作させるためには、トランジスタを飽和領域で駆動する必要がある。ディプレッションタイプＮチャンネルＭＯＳトランジスタ１０１のスレッショルド電圧をＶＴＤとし、エンハンスメントタイプＮチャンネルＭＯＳトランジスタ１０２のスレッショルド電圧をＶＴＥとすると、ディプレッションタイプＮチャンネルＭＯＳトランジスタ１０１の電流ＩD とエンハンスメントタイプＮチャンネルＭＯＳトランジスタ１０２の電流ＩE は（２）式と（３）式のようになる。
ＩＤ＝（ＫＤ）×（ＶＧＤ−ＶＴＤ）２ ‥‥（２）
ここで、ＶＧＤとＫＤ はディプレッションタイプＮチャンネルＭＯＳトランジスタ１０１のソースゲート間電圧と導電係数である。
ＩＥ＝（ＫＥ）×（ＶＤＥ−ＶＴＥ）２ ‥‥ （３）
ここで、ＶＧＥとＫＥ はエンハンスメントタイプＮチャンネルＭＯＳトランジスタ１０２のソースゲート間電圧と導電係数である。
監視電圧が所定値に一致して、信号端子１０５が反転するときには、電流ＩＤと電流ＩＥが等しい値になるため、次の式（４）が成立する。
ＩＤ＝ＩＥ ∴（ＫＤ）×（ＶＧＤ−ＶＴＤ）２ ＝（（ＫＥ）×（ＶＤＥ−ＶＴＥ）２ ‥‥（４）
ここで、ディプレッション型ＭＯＳトランジスタ１０１の導電係数ＫＤとエンハンスメント型ＭＯＳトランジスタ１０２の導電係数ＫＥが等しくなるように、ディプレッション型ＭＯＳトランジスタ１０１とエンハンスメント型ＭＯＳトランジスタ１０２のおのおののサイズを調整すると、式（４）は、次の式（５）のようになる。ここで、ＶＧＤ−ＶＴＤ＝ＶＧＥ−ＶＴＥであることから、
ＶＧＥ＝ＶＧＤ＋ＶＴＥ−ＶＴＤ‥‥（５）
さらに、ディプレッション型ＭＯＳトランジスタ１０１のゲートとソース間はエンハンスメント型ＭＯＳトランジスタ１０２のドレインとソースに等しく（すなわち、ＶＧＤ＝―ＶＴＥ）、したがって、式（５）は、次の式（６）のようになる。
ＶＧＥ＝ −ＶＴＤ‥‥（６）
このようにして、監視電圧が所定値に一致するとき、エンハンスメント型ＭＯＳトランジスタ１０２のゲートとソースの間の電圧ＶＧＥ、すなわち、分割抵抗１０７，１０８の分割値は、ディプレッション型ＭＯＳトランジスタ１０１のスレッショルド電圧ＶＴＤの絶対値に等しくなる。
そこで、例えば、ディプレッション型ＭＯＳトランジスタ１０１のスレッショルド電圧ＶＴＤを−０．３（ボルト）として、監視電源０．５（ボルト）になったことを検出するためには、分割抵抗１０７と分割抵抗１０８の抵抗値の比を、３：５に設定するとよい。
このようにして、この電圧監視回路の監視可能な電圧範囲は、ディプレッション型ＭＯＳトランジスタ１０１のスレッショルド電圧によって決定されるため、低電圧を監視する電圧監視回路を容易に製造することができる。
【実施例２】
【０００９】
上述した実施例１では、電圧監視回路を構成するディプレッション型ＭＯＳトランジスタとエンハンスメント型ＭＯＳトランジスタとして、ともにｎチャネルのものを用いたが、図４のようにディプレッション型ＭＯＳトランジスタとエンハンスメント型ＭＯＳトランジスタとしてともにｐチャネルのものを用いることもできる。
図４において、ディプレッションタイプのＭＯＳトランジスタ４０１とエンハンスメントタイプのＭＯＳトランジスタ４０２とをそれぞれ直列に接続し、第１の電圧供給端子４０３を、前記ディプレッションタイプのＭＯＳトランジスタのソースに設け、第２の電圧供給端子４０４を、前記エンハンスメントタイプのＭＯＳトランジスタのうちの一つのトランジスタのドレインに設け、前記ディプレッションタイプのＭＯＳトランジスタのゲートを第２の電圧供給端子４０４に接続し、前記エンハンスメントタイプのＭＯＳトランジスタのゲートと監視電圧端子１０６の電圧を所定の比率で分割する分割抵抗４０７，４０８の出力が印可され、上記ディプレッション型ＭＯＳトランジスタと上記エンハンスメント型ＭＯＳトランジスタとの相互接続端点を出力端子４０５とした。
以上の説明において、ディプレッション型ＭＯＳトランジスタ１０１又は４０１のバックゲートは、エンハンスメント型ＭＯＳトランジスタ１０２又は４０２のドレインまたはソースに接続したり外部より任意の電圧を印加してコントロールすることでも可能である。
【図面の簡単な説明】
【００１０】
【図１】本発明の電圧監視回路の回路図である。
【図２】従来の電圧監視回路の回路図である。
【図３】従来の電圧監視回路の差動増幅器の回路図である。
【図４】本発明の電圧監視回路の回路図である。
【符号の説明】
【００１１】
１０１  ｎ型ディプレッション型ＭＯＳトランジスタ
１０２、３０３、３０４、３０５  ｎ型エンハンスメント型ＭＯＳトランジスタ
１０３、１０４、２０３、２０４、４０３、４０４  電圧供給端子
１０５、２０５、４０５  出力端子
１０６、２０６、４０６  電圧監視端子
１０７、１０８、２０７、２０８、３０７、３０８、４０７、４０８  分割抵抗
２０１  差動増幅器
２０２、３０６  基準電圧器
３０１、３０２、４０２  p型エンハンスメント型ＭＯＳトランジスタ
４０１  p型ディプレッション型ＭＯＳトランジスタ
【図１】
2005084013.tif 000003
【図２】
2005084013.tif 000004
【図３】
2005084013.tif 000005
【図４】
2005084013.tif 000006