(57)【要約】【課題】  タイル形状の面発光レーザであって、その面発光レーザの光量を検出することができ、容易に小型化することができるタイル状面発光レーザ、タイル状面発光レーザの製造方法、デバイス及び電子機器を提供する。【解決手段】  タイル形状に形成された半導体素子からなるタイル状面発光レーザ１ａであって、タイル状面発光レーザ１ａに設けられた面発光レーザと、タイル状面発光レーザ１ａに設けられた受光素子とを有することを特徴とする。【選択図】    図１
2005150144.tif 000002
【特許請求の範囲】
【請求項１】
タイル形状に形成された半導体素子からなるタイル状素子と、
前記タイル状素子に設けられた面発光レーザと、
前記タイル状素子に設けられた受光素子とを有することを特徴とするタイル状面発光レーザ。
【請求項２】
前記受光素子は、前記面発光レーザから出射された光の一部を受光するものであるとともに、前記タイル状素子の裏面又は表面にショットキー接合した金属膜を有してなることを特徴とする請求項１記載のタイル状面発光レーザ。
【請求項３】
前記タイル状素子は、タイル本体部と、該タイル本体部の表面に凸形状に設けられた突起部とを有し、
前記面発光レーザは、前記突起部に設けられたｎ型半導体と、該ｎ型半導体に隣接するｐ型半導体の層であって前記タイル本体部の表面側に設けられた層であるｐ型半導体層と、該ｐ型半導体層に隣接する層であって前記タイル本体部に設けられた層であるｎ型半導体層とを有して構成されていることを特徴とする請求項１又は２記載のタイル状面発光レーザ。
【請求項４】
前記ｐ型半導体層における露出面には、該ｐ型半導体層にオーミック接合したアノード電極が設けられており、
前記突起部の表面には、該突起部の前記ｎ型半導体にオーミック接合したカソード電極が設けられており、
前記タイル本体部のｎ型半導体層には、該ｎ型半導体層にショットキー接合した金属膜であって前記受光素子の構成要素となるモニタ用電極が設けられていることを特徴とする請求項３記載のタイル状面発光レーザ。
【請求項５】
前記タイル本体部におけるｐ型半導体層とｎ型半導体層との界面は、間接遷移半導体層内に設けられていることを特徴とする請求項３又は４記載のタイル状面発光レーザ。
【請求項６】
前記ｎ型半導体層には、該ｎ型半導体層とオーミック接合した電極であるバイアス用電極が設けられていることを特徴とする請求項３又は４記載のタイル状面発光レーザ。
【請求項７】
前記タイル状素子は、タイル本体部と、該タイル本体部の表面に凸形状に設けられた突起部とを有し、
前記面発光レーザは、前記突起部に設けられたｎ型半導体と、該ｎ型半導体に隣接するｐ型半導体の層であって前記タイル本体部の表面側に設けられた層である第１ｐ型半導体層と、該第１ｐ型半導体層に隣接する層であって前記タイル本体部に設けられた層であるｎ型半導体層とを有して構成され、
前記タイル本体部は、前記ｎ型半導体層に隣接する層である第２ｐ型半導体層を有し、
前記第２ｐ型半導体層には、該第２ｐ型半導体層にショットキー接合又はオーミック接合した金属膜が設けられていることを特徴とする請求項１又は２記載のタイル状面発光レーザ。
【請求項８】
前記タイル状素子は、タイル本体部と、該タイル本体部の表面に凸形状に設けられた突起部とを有し、
前記突起部は、該突起部の上面側に設けられたｎ型半導体と、該ｎ型半導体に隣接するｐ型半導体とを有し、
前記タイル本体部は、前記ｐ型半導体に隣接するｎ型半導体の層であって該タイル本体部の表面側に設けられた層であるｎ型半導体層を有し、
前記突起部のｎ型半導体には、該ｎ型半導体にショットキー接合したモニタ用電極が設けられており、
前記突起部のｐ型半導体には、該ｐ型半導体にオーミック接合したアノード電極が設けられており、
前記タイル本体部のｎ型半導体層には、該ｎ型半導体層にオーミック接合したカソード電極が設けられていることを特徴とする請求項１又は２記載のタイル状面発光レーザ。
【請求項９】
前記突起部における前記ｐ型半導体は、前記ｎ型半導体との接合面を含む面にリング状の露出面を有し、
前記アノード電極は、前記ｐ型半導体のリング状の露出面にリング形状に設けられたものであり、
前記カソード電極は、前記タイル本体部のｎ型半導体層における前記突起部の位置とは重ならない位置に配置されており、
前記モニタ用電極は、前記突起部のｎ型半導体の上面に配置されていることを特徴とする請求項８記載のタイル状面発光レーザ。
【請求項１０】
請求項１から請求項９のいずれか一項記載のタイル状面発光レーザを備えたことを特徴とするデバイス。
【請求項１１】
前記タイル状面発光レーザにおけるアノード電極にバイアス電圧を印加するバイアス回路と、
前記タイル状面発光レーザにおけるカソード電極に接続されたスイッチング回路と、
前記スイッチング回路に流れる電流量を制御する電流制御回路と、
前記タイル状面発光レーザにおけるモニタ用電極から流出する電流を検出する電流モニタ回路と、を有し、
前記電流制御回路は、前記モニタ回路が検出した電流値に基づいて前記電流量を制御するものであることを特徴とする請求項１０記載のデバイス。
【請求項１２】
面発光レーザと該面発光レーザから出射された光の一部を受光する受光素子とを備えるタイル状面発光レーザの製造方法であって、
半導体基板に、電子的な機能を有する機能部を形成する工程と、
前記半導体基板における前記機能部を含む所望部位を該半導体基板から切り取ってタイル状素子を形成する工程とを用いて、
前記タイル状素子の全部又は一部を製造することを特徴とするタイル状面発光レーザの製造方法。
【請求項１３】
前記面発光レーザは、前記機能部を形成する工程において前記半導体基板に形成し、
前記受光素子は、前記タイル状素子を形成する工程において半導体基板から所望部位を切り取ってタイル状素子を形成した後に、該タイル状素子の露出面に金属膜をショットキー接合することにより形成することを特徴とする請求項１２記載のタイル状面発光レーザの製造方法。
【請求項１４】
前記タイル状素子を形成する工程は、
前記所望部位にフィルムを貼り付ける工程と、前記半導体基板から切り取られた所望部位がなすタイル状素子を前記フィルムに貼り付けて保持する工程と、を有し、
前記フィルムに貼り付けられて保持されているタイル状素子の露出面側に対して、該フィルムごと金属薄膜の蒸着又はスパッタを施すことにより、前記受光素子を形成することを特徴とする請求項１２又は１３記載のタイル状面発光レーザの製造方法。
【請求項１５】
請求項１から９のいずれか一項記載のタイル状面発光レーザ、あるいは請求項１０又は１１記載のデバイスを備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タイル状面発光レーザ、タイル状面発光レーザの製造方法、デバイス及び電子機器に関するものである。
【背景技術】
【０００２】
半導体レーザは、温度などによりレーザ効率が変化するので、光学的にレーザ光量をモニタしそのレーザ光量に基づいて駆動電流を制御することが求められる。従来の端面型半導体レーザは、ステムと呼ばれる柱状の土台側面に実装される。そして、従来の端面型半導体レーザは、前方光（前方出力光）と背面光（後方出力光）とを出力し、そのうちの背面光をモニタ光として駆動電流が制御されている（例えば、特許文献１の図９参照）。
【０００３】
一方、面発光レーザは、半導体表面に対して垂直に発光するので、端面型半導体レーザのように背面光を利用することは難しい。そこで、従来は、面発光レーザを覆うパケージのガラスで反射した光をモニタ光として利用する方法が考え出されている（例えば、特許文献２の図３参照）。
【特許文献１】特開平８−１１６１２７号公報
【特許文献２】特開平９−１９８７０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献２に記載されている面発光レーザ装置では、面発光レーザを覆うパケージが必要となるので、面発光レーザの特徴である小型化を阻害するという問題点がある。
【０００５】
本発明は、上記事情に鑑みてなされたもので、タイル形状の面発光レーザであって、その面発光レーザの光量を検出することができ、容易に小型化することができるタイル状面発光レーザ、タイル状面発光レーザの製造方法、デバイス及び電子機器を提供することを目的とする。
また、本発明は、タイル状素子として面発光レーザを形成し、そのタイル状素子とは別体に受光素子を設けることなくその面発光レーザの光量を検出することができるタイル状面発光レーザ、タイル状面発光レーザの製造方法、デバイス及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的を達成するために、本発明のタイル状面発光レーザは、タイル形状に形成された半導体素子からなるタイル状素子と、前記タイル状素子に設けられた面発光レーザと、前記タイル状素子に設けられた受光素子とを有することを特徴とする。
本発明によれば、面発光レーザと受光素子とが１つのタイル状素子に設けられているので、面発光レーザの光量を検出することができ、かつ、容易に小型化することができる面発光レーザを提供することができる。すなわち、本発明によれば、面発光レーザとともにタイル状素子に設けられている受光素子がその面発光レーザの背面光又は前方光の光量を検出することができる。そして、受光素子が検出した光量に基づいて上記面発光レーザを流れる電流量を制御する電流制御回路などを別途設けることにより、上記面発光レーザの光量を自動出力制御（ＡＰＣ）することができる。したがって、本発明によれば、上記従来の面発光レーザでは必要とされた該面発光レーザを覆うパケージが不要となり、さらに、１つのタイル状素子に面発光レーザと受光素子とを設ける構成であるので、従来よりも容易に小型化することができ、簡便に製造することができる。
【０００７】
また、本発明のタイル状面発光レーザは、前記受光素子が、前記面発光レーザから出射された光の一部を受光するものであるとともに、前記タイル状素子の裏面又は表面にショットキー接合した金属膜を有してなることが好ましい。
本発明によれば、例えばタイル状素子の裏面側又は表面側にｎ型半導体を配置して、そのｎ型半導体にショットキー接合した前記金属膜を設けることにより、そのｎ型半導体と金属膜からなるショットーダイオードを設けることができる。そして、そのショットキーダイオードに逆バイアスを印加することにより、そのショットキーダイオードはフォトダイオードとして機能する。したがって、本発明によれば、面発光レーザと受光素子とが１つのタイル状素子に設けられている上記タイル状面発光レーザを簡便に構成することができる。
【０００８】
また、本発明のタイル状面発光レーザは、前記タイル状素子が、タイル本体部と、該タイル本体部の表面に凸形状に設けられた突起部とを有し、前記面発光レーザは、前記突起部に設けられたｎ型半導体と、該ｎ型半導体に隣接するｐ型半導体の層であって前記タイル本体部の表面側に設けられた層であるｐ型半導体層と、該ｐ型半導体層に隣接する層であって前記タイル本体部に設けられた層であるｎ型半導体層とを有して構成されていることが好ましい。
本発明によれば、例えば前記突起部に設けられたｎ型半導体が上側のＤＢＲ（Distributed Bragg Reflector）ミラーを構成し、そのｎ型半導体に隣接するタイル本体部のｐ型半導体層が下側のＤＢＲミラーを構成することができる。そして、前記上側のＤＢＲミラーと下側のＤＢＲミラーとの間に活性層を配置することにより、面発光レーザを構成することができる。さらに、タイル本体部のｎ型半導体層は、該ｎ型半導体層にショットキー接合する金属膜を設けることにより、該金属膜ともにフォトダイオードを構成することができる。そこで、本発明によれば、突起部のｎ型半導体とタイル本体部のｐ型半導体とを有してなる面発光レーザの光を、タイル本体部のｎ型半導体層を有してなるフォトダイオードで検出することができる。すなわち、本発明によれば、タイル本体部の底面側（ｎ型半導体層側）に出射された面発光レーザの出射光をフォトダイオードでモニタしてこれに基づき、タイル本体部から突起部側へ出射される面発光レーザの光量を制御することができる。
【０００９】
また、本発明のタイル状面発光レーザは、前記ｐ型半導体層における露出面に、該ｐ型半導体層にオーミック接合したアノード電極が設けられており、前記突起部の表面には、該突起部の前記ｎ型半導体にオーミック接合したカソード電極が設けられており、前記タイル本体部のｎ型半導体層には、該ｎ型半導体層にショットキー接合した金属膜であって前記受光素子の構成要素となるモニタ用電極が設けられていることが好ましい。
本発明によれば、例えばアノード電極にバイアス電圧を印加し、カソード電極にスイッチング回路及び電流制御回路を接続し、モニタ用電極に電流モニタ回路を接続することにより、面発光レーザをＡＰＣ駆動させることができる。すなわち、電流モニタ回路はタイル状素子のフォトダイードに流れる電流（面発光レーザの光量を示す電流）を検出でき、その電流に基づいて電流制御回路がタイル状素子の面発光レーザに流す電流を制御することができる。例えば電流モニタ回路が検出した電流値が所定の基準値よりも小さい場合は電流制御回路が面発光レーザに流す電流を増やすことにより、面発光レーザの発光量を温度などに関係なく常に一定にすることができる。
【００１０】
また、本発明のタイル状面発光レーザは、前記タイル本体部におけるｐ型半導体層とｎ型半導体層との界面が、間接遷移半導体層内に設けられていることが好ましい。
本発明によれば、面発光レーザと受光素子とが１つのタイル状素子に設けられている構成において、面発光レーザの発光量をより正確に検出することができる。すなわち、上記タイル状面発光レーザの構成において、タイル本体部のｐ型半導体層とこれに隣接するｎ型半導体層との界面は、そのｐ型半導体層及びｎ型半導体層の組成により、発光ダイオード（ＬＥＤ）として機能する場合がある。ところが、前記ｐ型半導体層とｎ型半導体層との界面を間接遷移半導体層内に設けた場合は、その界面は発光ダイオードとしては機能しない。そこで、本発明によれば、ｐ型半導体層とｎ型半導体層との界面に発光ダイオードが形成されることを回避でき、前記受光素子に面発光レーザの光以外の光が入射することを回避できるので、面発光レーザの発光量をより正確に検出することができる。
【００１１】
また、本発明のタイル状面発光レーザは、前記ｎ型半導体層には、該ｎ型半導体層とオーミック接合した電極であるバイアス用電極が設けられていることが好ましい。
本発明によれば、例えば前記バイアス用電極とアノード電極とを電気配線で接続することにより、前記ｐ型半導体層とｎ型半導体層との界面に形成される発光ダイオードが前記電気配線で短絡され機能しない状態にすることができる。そこで、本発明によれば、面発光レーザの発光量をより正確に検出することができるとともに、前記ｐ型半導体層及びｎ型半導体層をなす部材及び組成の選択範囲を広げることができる。
【００１２】
また、本発明のタイル状面発光レーザは、前記タイル状素子がタイル本体部と該タイル本体部の表面に凸形状に設けられた突起部とを有し、前記面発光レーザは、前記突起部に設けられたｎ型半導体と、該ｎ型半導体に隣接するｐ型半導体の層であって前記タイル本体部の表面側に設けられた層である第１ｐ型半導体層と、該第１ｐ型半導体層に隣接する層であって前記タイル本体部に設けられた層であるｎ型半導体層とを有して構成され、前記タイル本体部は、前記ｎ型半導体層に隣接する層である第２ｐ型半導体層を有し、前記第２ｐ型半導体層には、該第２ｐ型半導体層にショットキー接合又はオーミック接合した金属膜（モニタ用電極）が設けられていることが好ましい。
本発明によれば、タイル本体部のｎ型半導体層と第２ｐ型半導体層とによりフォトダイオードを構成することができる。したがって、第２ｐ型半導体層に接合する金属膜（モニタ用電極）は、ショットキー接合でもオーミック接合でもよい。ここで、前記モニタ用の金属膜をオーミック接合とした場合は、ショットキー接合の場合よりもかかる金属膜での電圧降下を小さくすることができる。そこで、本発明によれば、面発光レーザ及びフォトダイオードのバイアス電圧を低くすることができ、例えば集積回路において慣用されている電源電圧で本発明に係るタイル状面発光レーザを安定に動作させることができる。また、オーミック電極の方がショットキー電極よりも製造し易い。したがって、本発明によれば、従来よりも容易に小型化することができ、より簡便に製造することができるタイル状面発光レーザを提供することができる。
【００１３】
また、本発明のタイル状面発光レーザは、前記タイル状素子がタイル本体部と該タイル本体部の表面に凸形状に設けられた突起部とを有し、前記突起部は、該突起部の上面側に設けられたｎ型半導体と、該ｎ型半導体に隣接するｐ型半導体とを有し、前記タイル本体部は、前記ｐ型半導体に隣接するｎ型半導体の層であって該タイル本体部の表面側に設けられた層であるｎ型半導体層を有し、前記突起部のｎ型半導体には、該ｎ型半導体にショットキー接合したモニタ用電極が設けられており、前記突起部のｐ型半導体には、該ｐ型半導体にオーミック接合したアノード電極が設けられており、前記タイル本体部のｎ型半導体層には、該ｎ型半導体層にオーミック接合したカソード電極が設けられていることが好ましい。
本発明によれば、突起部のｎ型半導体とモニタ用電極とがフォトダイオードを構成し、突起部のｐ型半導体とタイル本体部のｎ型半導体とが面発光レーザを構成することができる。そこで、本発明によれば、突起部の上側に受光素子を配置でき、突起部側（タイル本体部の上面側）へ出射された面発光レーザの出射光をモニタして、タイル本体部の底面側に出射される面発光レーザの出射光の光量を制御することができる。
【００１４】
また、本発明のタイル状面発光レーザは、前記突起部における前記ｐ型半導体が、前記ｎ型半導体との接合面を含む面にリング状の露出面を有し、前記アノード電極は、前記ｐ型半導体のリング状の露出面にリング形状に設けられたものであり、前記カソード電極は、前記タイル本体部のｎ型半導体層における前記突起部の位置とは重ならない位置に配置されており、前記モニタ用電極は、前記突起部のｎ型半導体の上面に配置されていることが好ましい。
本発明によれば、アノード電極、カソード電極及びモニタ用電極のすべての電極を、タイル状素子の上面側（突起部側）に配置することができる。そこで、本発明によれば、本タイル状面発光レーザと他の基板（最終基板）との電気的な配線接続形態のバリエーションを増やすことができる。したがって、本発明によれば、より簡便にかつ信頼性高く、本タイル状面発光レーザを備えるデバイスを提供することができる。
【００１５】
また、上記の目的を達成するために、本発明のデバイスは、前記タイル状面発光レーザを備えたことを特徴とする。
本発明によれば、面発光レーザとその面発光レーザの光量を検出する受光素子とを備えるタイル状面発光レーザを構成要素とするので、従来よりも小型であって、出射レーザ光の光量が温度などの影響を受けない光通信の送信部などをなすデバイスを提供することができる。
【００１６】
また、本発明のデバイスは、前記タイル状面発光レーザにおけるアノード電極にバイアス電圧を印加するバイアス回路と、前記タイル状面発光レーザにおけるカソード電極に接続されたスイッチング回路と、前記スイッチング回路に流れる電流量を制御する電流制御回路と、前記タイル状面発光レーザにおけるモニタ用電極から流出する電流を検出する電流モニタ回路と、を有し、前記電流制御回路は、前記モニタ回路が検出した電流値に基づいて前記電流量を制御するものであることが好ましい。
本発明によれば、タイル状面発光レーザにおける面発光レーザの光量を自動出力制御（ＡＰＣ）することができ、従来よりも小型であって、出射レーザ光の光量が温度などの影響を受けない光通信の送信部などをなすデバイスを提供することができる。例えば、上記バイアス回路、スイッチング回路、電流制御回路及び電流モニタ回路を有する基板（最終基板）に、上記タイル状面発光レーザを接合して配線接続することにより、本発明のデバイスを簡便に構成することができる。
【００１７】
また、上記の目的を達成するために、本発明のタイル状面発光レーザの製造方法は、面発光レーザと該面発光レーザから出射された光の一部を受光する受光素子とを備えるタイル状面発光レーザの製造方法であって、半導体基板に、電子的な機能を有する機能部を形成する工程と、前記半導体基板における前記機能部を含む所望部位を該半導体基板から切り取ってタイル状素子を形成する工程とを用いて、前記タイル状素子の全部又は一部を製造することを特徴とする。
本発明によれば、半導体基板に機能部を形成し、その機能部を半導体基板から切り取ってタイル状素子を形成するいわゆるエピタキシャルリフトオフ（ＥＬＯ）法を用いて、上記タイル状面発光レーザを製造することができる。そこで、本発明によれば、タイル状素子の面発光レーザであって、そのタイル状素子とは別体に受光素子を設けることなくその面発光レーザの光量を検出することができる微小なタイル状面発光レーザを、簡便に製造することができる。
【００１８】
また、本発明のタイル状面発光レーザの製造方法は、前記面発光レーザが、前記機能部を形成する工程において前記半導体基板に形成され、前記受光素子は、前記タイル状素子を形成する工程において半導体基板から所望部位を切り取ってタイル状素子を形成した後に、該タイル状素子の露出面に金属膜をショットキー接合することにより形成することが好ましい。
本発明によれば、面発光レーザを備えるタイル状素子を形成した後に、そのタイル状素子の露出面にショットキー電極を形成するので、そのショットキー電極を簡便に形成することができる。すなわち、半導体基板にショットキー電極を形成した後に、その半導体基板に面発光レーザを形成するのは非常に困難であり、現実的でないからである。
【００１９】
また、本発明のタイル状面発光レーザの製造方法は、前記タイル状素子を形成する工程が、前記所望部位にフィルムを貼り付ける工程と、前記半導体基板から切り取られた所望部位がなすタイル状素子を前記フィルムに貼り付けて保持する工程とを有し、前記フィルムに貼り付けられて保持されているタイル状素子の露出面側に対して、該フィルムごと金属薄膜の蒸着又はスパッタを施すことにより、前記受光素子を形成することが好ましい。
本発明によれば、フィルムにタイル状素子が貼り付けられている状態で、そのフィルムごとタイル状素子の露出面（例えば裏面全体）に金属薄膜を蒸着又はスパッタにより形成して、前記ショットキー電極（受光素子）を形成することができる。このようにすれば、ショットキー電極を形成するために、特にマスクを用いる必要がないので、簡便にショットキー電極を形成することができる。
【００２０】
また、本発明の電子機器は、前記タイル状面発光レーザ又は前記デバイスを備えることを特徴とする。本発明によれば、微小なタイル形状の面発光レーザであってそのタイル形状とは別体に受光素子を設けることなく自動出力制御が可能なタイル状面発光レーザを備えた電子機器を低コストで提供することができる。
【発明を実施するための最良の形態】
【００２１】
＜第１実施形態＞
以下、本発明の第１実施形態に係るタイル状面発光レーザについて図面を参照して説明する。本実施形態ではタイル状素子の一例として微小なタイル形状を有する微小タイル状素子を挙げて説明するが、本発明はこれに限定されるものではなく、微小ではないタイル状素子に適用することもできる。図１は、本発明の第１実施形態に係るタイル状面発光レーザの一例を示す模式断面図である。
【００２２】
本実施形態のタイル状面発光レーザ１ａは、微小なタイル形状に形成された半導体素子である微小タイル状素子からなるものである。タイル状面発光レーザ１ａは、例えば厚さが２０μｍ以下であり、縦横の大きさが数十μｍから数百μｍの板状部材である。タイル状面発光レーザ１ａの製造方法は、半導体基板（第１基板）に犠牲層を形成し、その犠牲層の上層にタイル状面発光レーザ１ａの主要部をなす機能層（電子的機能部）を積層する。次いで犠牲層をエッチングすることにより、タイル状面発光レーザ１ａの主要部を半導体基板から切り離す。次いで、そのタイル状面発光レーザ１ａの主要部の底面に金属膜をショットキー接合して、タイル状面発光レーザ１ａが完成する。このようなエピタキシャルリフトオフ（ＥＬＯ）法を用いたタイル状面発光レーザ１ａの製造方法については後で詳細に説明する。
【００２３】
そして、タイル状面発光レーザ１ａは、面発光レーザと、その面発光レーザから出射されたレーザ光の一部を受光する受光素子とを備えている。タイル状面発光レーザ１ａの具体的な構造について次に説明する。
タイル状面発光レーザ１ａは、ｐ型半導体層１２及びｎ型半導体層１３を有してなるタイル本体部と、ｎ型半導体（ｎ−ＤＢＲ）１１を有してなる突起部とで構成されている。突起部は、タイル本体部の表面のほぼ中央部位に凸形状に設けられたものである。タイル本体部におけるｎ型半導体層１３の上層にはｐ型半導体層１２が設けられている。ｐ型半導体層１２のほぼ中央部位の上層には、突起部をなすｎ型半導体１１が設けられている。
【００２４】
さらに、タイル本体部のｐ型半導体層１２における露出面には、そのｐ型半導体層にオーミック接合した金属膜からなるアノード電極２１が設けられている。アノード電極２１は、例えばＡｕＺｎ又はＡｕなどで構成される。また、突起部をなすｎ型半導体の表面の一部には、そのｎ型半導体にオーミック接合した金属膜からなるカソード電極２２が設けられている。カソード電極２２は、例えばＡｕＧｅ、Ｎｉ、Ａｎなどで構成される。またタイル本体部のｎ型半導体層１２の裏面全体には、そのｎ型半導体層１２にショットキー接合した金属膜であって前記受光素子の構成要素となるモニタ用電極２３が設けられている。モニタ用電極２３は、例えばＡｕ、Ｔｉ、Ａｌ、Ｐｔ、Ｎｉ、Ｐｄ、ＷＳｉ、Ｗａｌ、ＷＮなどで構成されている。
【００２５】
上記構成のタイル状面発光レーザ１ａにおいて、タイル本体部のｐ型半導体層１２は、例えばｐ型のＡｌＧａＡｓ多層膜からなるＤＢＲミラーを構成している。ｐ型半導体層１２の上層には活性層（図示せず）が設けられている。活性層は、ｐ型半導体層１２の上面における中央付近の領域に薄い円柱形状に積層されており、例えばＡｌＧａＡｓからなる。突起部をなすｎ型半導体１１は、ｐ型半導体層１２の上方であって上記活性層の上に円柱形状に積層されており、例えばｎ型のＡｌＧａＡｓ多層膜からなるＤＢＲミラーを構成している。これらのｐ型半導体層１２、活性層及びｎ型半導体１１によって、面発光レーザをなす光共振器が形成される。そこで、アノード電極２１にバイアス電圧を印加し、カソード電極２２をアース電位にすることにより、上記面発光レーザに順方向電流を流すことで、その面発光レーザからレーザ光が出射される。
【００２６】
さらに、上記構成のタイル状面発光レーザ１ａにおいて、タイル本体部のｎ型半導体層１３とそのｎ型半導体層１３にショットキー接合したモニタ用電極２３との界面にはショットキーダイオードが形成される。このショットキーダイオードは、アノード電極２１にバイアス電圧を印加し、モニタ用電極２３に例えばアース電位にすることにより、逆バイアスを印加することで、フォトダイオードとして機能する。そして、ｐ型半導体層１２、活性層及びｎ型半導体１１からなる面発光レーザから出射された前方光と背面光とのうちの一方（モニタ光）が、ｎ型半導体層１３とモニタ用電極２３との界面に形成された上記フォトダイオードに入射する構成となっている。
【００２７】
次に、上記構造のタイル状面発光レーザ１ａとその駆動回路とそれらの動作とについて図２及び図３を参照して説明する。図２は、本発明の第１実施形態に係るタイル状面発光レーザ１ａとそのスイッチング駆動回路を示す構成図である。図３は、図２の構成図についての等価回路図である。
タイル状面発光レーザ１ａにおけるアノード電極２１には、バイアス電圧Ｖｄｄが印加されている。カソード電極２２には、スイッチング手段であるＮＭＯＳトランジスタ３１のドレインが接続されている。ＮＭＯＳトランジスタ３１のソースは、電流制御回路３２を介してアースＧＮＤに接続されている。ＮＭＯＳトランジスタ３１のゲートには、変調信号が入力される。この変調信号は、本タイル状面発光レーザ１ａによって光パルス信号に変換される電気信号、すなわち伝送信号である。さらにタイル状面発光レーザ１ａにおけるモニタ用電極２３は、電流モニタ回路３３を介してアースＧＮＤに接続されている。
【００２８】
このような回路構成において、ｐ型半導体層１２、活性層及びｎ型半導体１１からなる面発光レーザＶＣからは、図面上方（前方光）だけでなく、図面下方（背面光）にもレーザ光が放射される。すなわち、面発光レーザＶＣからは、図２に示すように、例えば図面上方には信号を伝達するレーザ光が放射され、図面下方にはモニタ光が放射される。
【００２９】
一方、タイル本体部のｎ型半導体層１３とモニタ用電極２３との界面Ａは、上記のようにショットキーダイオードＳＤとなっている。このショットキーダイオードＳＤのカソードは、図３に示すように、ｎ型半導体層１３とｐ型半導体層１２との界面Ｂに形成されるダイオードＤを介して逆バイアスが印加される。すなわち、ショットキーダイオードＳＤのカソードにはダイオードＤのカソードが接続されており、ダイオードＤのアノードにはバイアス電圧Ｖｄｄが印加されている。そして、ショットキーダイオードＳＤのアノードは電流モニタ回路３３を介してアースＧＮＤに接続されている。これらにより、ショットキーダイオードＳＤはフォトダイオードとして機能し、そのショットキーダイオードＳＤに入射した光量に応じた電流がそのショットキーダイオードＳＤを流れる。
【００３０】
そして、面発光レーザＶＣから放射されたレーザ光（モニタ光）がショットキーダイオードＳＤに入射すると、モニタ電流Ｉｍが流れる。モニタ電流Ｉｍは、ショットキーダイオードＳＤへの入射光量（モニタ光強度）と、そのショットキーダイオードＳＤに印加されるバイアス電圧によって決まる。電流モニタ回路３３は、ショットキーダイオードＳＤを流れる電流であるモニタ電流Ｉｍを計測し、その計測値を電流制御回路３２へフィードバックする。すると、電流制御回路３２は、モニタ電流Ｉｍが予め設定された所望の一定値になるように、面発光レーザＶＣの駆動電流を制御する。
【００３１】
これらにより、本実施形態のタイル状面発光レーザ１ａ及び駆動回路によれば、タイル状面発光レーザ１ａの面発光レーザＶＣのレーザ光強度を自動出力制御（ＡＰＣ）することができる。そして、本実施形態によれば、面発光レーザＶＣと受光素子（ショットキーダイオードＳＤ）とを１つの微小タイル状素子に配置しているので、従来よりも小型であって、出射レーザ光の光量が温度などの影響を受けない光通信の送信部などをなすデバイスを提供することができる。すなわち、本実施形態のタイル状面発光レーザ１ａによれば、従来の面発光レーザでは必要とされた該面発光レーザを覆うパケージが不要となり、さらに、面発光レーザとは別体に受光素子を設ける必要がないので、従来よりも容易に小型化することができ、簡便に製造することができる。
【００３２】
ところで、本実施形態のタイル状面発光レーザ１ａでは、図３に示すように、タイル本体部のｎ型半導体層１３とｐ型半導体層１２との界面ＢにおいてダイオードＤが形成される。このダイオードＤには、順方向にバイアス電圧Ｖｄｄが印加されるので、ショットキーダイオードＳＤに流す電流を妨げるものとは通常ならない。ただし、ダイオードＤにおいて電圧降下が生じるので、その分、ショットキーダイオードＳＤに印加される電圧がバイアス電圧Ｖｄｄよりも小さくなる。このダイオードＤによる電圧降下は、タイル状面発光レーザ１ａを駆動する通常の電子回路及び集積回路では問題とならない。
【００３３】
また、上記の界面Ｂで形成されるダイオードＤは、そのダイオードＤにモニタ電流Ｉｍが流れると、発光ダイオード（ＬＥＤ）として機能する。このダイオードＤから放射された光がショットキーダイオードＳＤに入射すると、面発光レーザＶＣの光強度を誤認識させる可能性があり、これは問題となり得る。ただし、実際には、モニタ電流Ｉｍが微小であること、及び界面Ｂではモニタ電流Ｉｍが水平方向（界面Ｂの面方向）に広がっており電流密度が小さい。これらにより、タイル状面発光レーザ１ａについての通常の駆動回路をなす電子回路及び集積回路では、ダイオードＤから放射された光による面発光レーザＶＣの光強度についての誤認識の可能性（モニタ電流Ｉｍへの影響）は無視することができる。
【００３４】
＜第２実施形態＞
次に、本発明の第２実施形態に係るタイル状面発光レーザについて図４を参照して説明する。図４は、本発明の第２実施形態に係るタイル状面発光レーザの一例を示す模式断面図である。図４において図１に示すタイル状面発光レーザの構成要素と同一のものには同一符号を付けている。本実施形態のタイル状面発光レーザ１ｂは、上記第１実施形態のタイル状面発光レーザ１ａにおいてダイオードＤから放射される光が無視できない場合、その対策を施したものである。すなわち、本実施形態のタイル状面発光レーザ１ｂは、上記第１実施形態のタイル状面発光レーザ１ａにおいてダイオードＤから光が放射しない構造としたものである。
【００３５】
本実施形態のタイル状面発光レーザ１ｂにおける第１実施形態のタイル状面発光レーザ１ａとの相違点は、タイル本体部におけるｐ型半導体層（第２ｐ型半導体層１２ｂ）とｎ型半導体層（第１ｎ型半導体層１３ａ）との界面Ｂ’（ｐｎ接合）が、間接遷移半導体層内に設けられている点である。具体的には、タイル状面発光レーザ１ｂでは、タイル状面発光レーザ１ａのｐ型半導体層１２に対応する層として、第１ｐ型半導体層１２ａと第２ｐ型半導体層１２ｂとが設けられている。またタイル状面発光レーザ１ｂでは、タイル状面発光レーザ１ａのｎ型半導体層１３に対応する層として、第１ｎ型半導体層１３ａと第２ｎ型半導体層１３ｂとが設けられている。
【００３６】
タイル本体部の第１ｐ型半導体層１２ａは、例えばｐ型のＡｌＧａＡｓ多層膜からなるＤＢＲミラーを構成している。第１ｐ型半導体層１２ａの上層には活性層（図示せず）が設けられている。活性層は、第１ｐ型半導体層１２ａの上面における中央付近の領域に薄い円柱形状に積層されており、例えばＡｌＧａＡｓからなる。突起部をなすｎ型半導体１１は、第１ｐ型半導体層１２ａの上方であって上記活性層の上に円柱形状に積層されており、例えばｎ型のＡｌＧａＡｓ多層膜からなるＤＢＲミラーを構成している。これらの第１ｐ型半導体層１２ａ、活性層及びｎ型半導体１１によって、面発光レーザをなす光共振器が形成される。
【００３７】
タイル本体部の第１ｐ型半導体層１２ａの下層には、第２ｐ型半導体層１２ｂが設けられている。第２ｐ型半導体層１２ｂは、例えばｐ型のＡｌＧａＡｓからなる。そして、第２ｐ型半導体層１２ｂは、「ＡｌＸＧａ１−ＸＡｓ」における「Ｘ」が０．４以上となる組成とする。例えば「Ｘ」＝０．５とする。
第２ｐ型半導体層１２ｂの下層には、第１ｎ型半導体層１３ａが設けられている。第１ｎ型半導体層１３ａは、例えばｎ型のＡｌＧａＡｓからなる。そして、第１ｎ型半導体層１３ａも、「ＡｌＸＧａ１−ＸＡｓ」における「Ｘ」が０．４以上となる組成とする。例えば「Ｘ」＝０．５とする。
【００３８】
このようにすれば、上記「Ｘ」が０．４以上の「ＡｌＸＧａ１−ＸＡｓ」は間接遷移半導体となるので発光することがない。したがって本実施形態のタイル状面発光レーザ１ｂはタイル本体部における第２ｐ型半導体層１２ｂと第１ｎ型半導体層１３ａとの界面Ｂ’（ｐｎ接合）が、間接遷移半導体層内に設けられ、その界面Ｂ’のｐｎ接合で形成されるダイオードから光が放射されることを防ぐことができる。
【００３９】
また、タイル状面発光レーザ１ｂにおいて、第１ｎ型半導体層１３ａの下層には、第２ｎ型半導体層１３ｂが設けられている。第２ｎ型半導体層１３ｂは、例えばｎ型の「ＡｌＸＧａ１−ＸＡｓ」における「Ｘ」が「０」となる組成とする。第２ｎ型半導体層１３ｂの下面全体には、その第２ｎ型半導体層１３ｂにショットキー接合した金属膜からなるモニタ用電極２３が設けられている。モニタ用電極２３は、例えばＡｕ、Ｔｉ、Ａｌ、Ｐｔ、Ｎｉ、Ｐｄ、ＷＳｉ、Ｗａｌ、ＷＮなどで構成されている。このような構造により、第２ｎ型半導体層１３ｂとモニタ用電極２３との界面Ａ’には、受光素子として機能するショットキーダイオードが形成されている。
また本実施形態のタイル状面発光レーザ１ｂについてのスイッチング駆動回路は、図２及び図３に示す第１実施形態のスイッチング駆動回路と同様な構成にすることができる。
【００４０】
これらにより、本実施形態のタイル状面発光レーザ１ｂによれば、ｐ型半導体層とｎ型半導体層との界面Ｂ’に発光ダイオードが形成されることを回避でき、界面Ａ’に形成される受光素子に面発光レーザの光以外の光が入射することを回避できるので、面発光レーザの発光量をより正確に検出することができる。そこで、本実施形態のタイル状面発光レーザ１ｂは、より正確に、面発光レーザの光強度を自動出力制御することができる。
【００４１】
＜第３実施形態＞
次に、本発明の第３実施形態に係るタイル状面発光レーザについて図５及び図６を参照して説明する。図５は、本発明の第３実施形態に係るタイル状面発光レーザとそのスイッチング駆動回路を示す構成図である。図６は図５の構成図についての等価回路図である。図５及び図６において、図２又は図３に示すタイル状面発光レーザの構成要素と同一のものには同一符号を付けている。本実施形態のタイル状面発光レーザ１ｃは、上記第１実施形態のタイル状面発光レーザ１ａにおいてダイオードＤから光を放射させない構造としたものである。すなわち、本実施形態のタイル状面発光レーザ１ｃは、タイル状面発光レーザ１ａのｎ型半導体層１３とｐ型半導体層１２との界面Ｂに生じるダイオードＤ（発光ダイード）の問題を解決するための上記第２実施形態の他の形態である。
【００４２】
本実施形態のタイル状面発光レーザ１ｃにおける第１実施形態のタイル状面発光レーザ１ａとの相違点は、タイル本体部のｎ型半導体層１３の上面には露出面が設けられており、その露出面にはそのｎ型半導体層１３とオーミック接合した電極であるバイアス用電極２４が設けられている点である。そして、上記露出面を設けるために、ｎ型半導体層１３の上面全体における一部領域（露出面）以外にｐ型半導体層１２ｃが設けられている。タイル状面発光レーザ１ｃにおける他の構成は、第１実施形態のタイル状面発光レーザ１ａと同様である。
【００４３】
そして、図５に示すように、タイル状面発光レーザ１ｃのバイアス用電極２４及びアノード電極２１にバイアス電圧Ｖｄｄを印加する。すなわち、バイアス用電極２４とアノード電極２１とを電気的に短絡する配線を設ける。この配線は、タイル状面発光レーザ１ｃに設けてもよく、タイル状面発光レーザ１ｃの外に設けてもよい。ここで、界面Ｂに形成されるダイードＤ（発光ダイード）において、アノードはアノード電極２１に接続され、カソードはバイアス用電極２４に接続されている。したがって、界面Ｂに形成されるダイードＤのアノード・カソード間は、バイアス用電極２４とアノード電極２１とが短絡されることにより、短絡された状態となり、そのダイードＤに電流が流れないこととなる。すなわち、界面Ｂに形成されるダイードＤを無視できる構成となる。本実施形態のタイル状面発光レーザ１ｃについての他のスイッチング駆動回路は、第１実施形態のものと同様である。
【００４４】
これらにより、本実施形態のタイル状面発光レーザ１ｃによれば、ｐ型半導体層１２ｃとｎ型半導体層１３との界面Ｂに形成されるダイオードＤ（発光ダイオード）を無視できる構成となる。したがって、本実施形態のタイル状面発光レーザ１ｃは、面発光レーザＶＣの発光量をより正確に検出することができ、より正確に面発光レーザＶＣの光強度を自動出力制御することができる。
【００４５】
さらに、本実施形態のタイル状面発光レーザ１ｃにおいて、界面Ｂに形成されるダイオードＤは短絡されるので、そのダイオードＤでの電圧降下がなくなる。したがって界面Ａに形成されるショットキーダイオードＳＤへの印加電圧をより大きくとることができる。ショットキーダイオードＳＤの印加電圧は必ずしも大きければよいという訳ではないが、ｐ型半導体層１２ｃ及びｎ型半導体層１３をなす部材及び組成の選択範囲を広げることができ、バイアス電圧Ｖｄｄの選択範囲も広げることができる。
【００４６】
＜第４実施形態＞
次に、本発明の第４実施形態に係るタイル状面発光レーザについて図７を参照して説明する。図７は、本発明の第４実施形態に係るタイル状面発光レーザを示す模式断面図である。図７において、図１に示すタイル状面発光レーザの構成要素と同一のものには同一符号を付けている。
【００４７】
本実施形態のタイル状面発光レーザ１ｄにおける第１実施形態のタイル状面発光レーザ１ａとの相違点は、タイル本体部のｎ型半導体層１３の下層に第２ｐ型半導体層１４が設けられており、その第２ｐ型半導体層１４にはその第２ｐ型半導体層１４の下面全体にオーミック接合又はショットキー接合した金属膜からなるモニタ用電極２３ｄが設けられている点である。次に、タイル状面発光レーザ１ｄの構成について具体的に説明する。
【００４８】
タイル状面発光レーザ１ｄは、タイル本体部とそのタイル本体部の表面に凸形状に設けられた突起部とを有する。タイル本体部は、ｐ型半導体層１２と、ｐ型半導体層１２の下層に設けられたｎ型半導体層１３と、ｎ型半導体層１３の下層に設けられた第２のｐ型半導体層１４と、上記モニタ用電極２３ｄとで構成されている。また、ｐ型半導体層１２の露出面には、そのｐ型半導体層１２にオーミック接合したアノード電極２１が設けられている。突起部は、ｎ型半導体１１と、ｎ型半導体１１にオーミック接合したカソード電極２２とで構成されている。
【００４９】
タイル本体部のｐ型半導体層１２及び突起部のｎ型半導体１１は、第１実施形態のｐ型半導体１２及びｎ型半導体１１と同様に、面発光レーザを構成している。ただし、本実施形態のタイル状面発光レーザ１ｄでは、ｎ型半導体層１３と第２のｐ型半導体層１４との界面にフォトダイオード（受光素子）が形成されている。本実施形態のタイル状面発光レーザ１ｄについてのスイッチング駆動回路は、第１実施形態のものと基本的に同様のものを用いることができる。
【００５０】
これらにより、本実施形態のタイル状面発光レーザ１ｄによれば、第２のｐ型半導体層１４に設けるモニタ用電極２３ｄが、ショットキー接合でもオーミック接合でも、どちらでもよいこととなる。ここで、モニタ用電極２３ｄをオーミック接合とした場合は、ショットキー接合の場合よりもかかるモニタ用電極２３ｄで生じる電圧降下を小さくすることができる。そこで、本実施形態のタイル状面発光レーザ１ｄによれば、面発光レーザ及びフォトダイオードのバイアス電圧を低くすることができる。例えば、集積回路において慣用されている電源電圧を用いて、本実施形態のタイル状面発光レーザ１ｄを、温度変化などに影響されずに安定に動作させることができる。また、オーミック電極の方がショットキー電極よりも製造し易い。したがって、本実施形態によれば、従来よりも容易に小型化することができ、より簡便に製造することができるタイル状面発光レーザを提供することができる。
【００５１】
＜第５実施形態＞
次に、本発明の第５実施形態に係るタイル状面発光レーザについて図８を参照して説明する。図８は、本発明の第５実施形態に係るタイル状面発光レーザとそのスイッチング駆動回路を示す構成図である。図８において、図１又は図２に示す構成要素と同一のものには同一符号を付けている。
本実施形態のタイル状面発光レーザ１ｅは、第１実施形態のものと同様に、面発光レーザとその面発光レーザから出射されたレーザ光の一部を受光する受光素子とを備える。ただし、本実施形態のタイル状面発光レーザ１ｅは、第１実施形態とは逆に、タイル本体部から突起部に向かう方向に出射されるレーザ光をモニタ光として、タイル本体部の底面から外に出射されるレーザ光の強度を制御する。次に、本実施形態のタイル状面発光レーザ１ｅについて具体的に説明する。
【００５２】
タイル状面発光レーザ１ｅは、タイル本体部とそのタイル本体部の表面に凸形状に設けられた突起部とを有する。突起部は、その突起部の上面側に設けられたｎ型半導体１３ｅと、そのｎ型半導体１３ｅに隣接するｐ型半導体１２ｅとを有する。ｎ型半導体１３ｅは第１実施形態のｎ型半導体層１３に対応するものである。ｎ型半導体１３ｅの上面全体には、そのｎ型半導体１３ｅにショットキー接合した電極であるモニタ用電極２３が設けられている。
【００５３】
突起部のｐ型半導体１２ｅは第１実施形態のｐ型半導体層１２に対応するものである。そしてｐ型半導体１２ｅは、ｎ型半導体１３ｅとの接合面を含む面にリング状に露出面を有している。そのリング状の露出面には、その露出面にリング状に設けられた電極であって、ｐ型半導体１２ｅにオーミック接合したアノード電極２１が設けられている。
タイル本体部は、突起部のｐ型半導体１２ｅに隣接するｎ型半導体層１１ｅを有してなる。ｎ型半導体層１１ｅは、第１実施形態のｎ型半導体１１に対応するものである。ｎ型半導体層１１ｅには、そのｎ型半導体層１１ｅにオーミック接合したカソード電極１２が設けられている。このカソード電極２２は、タイル本体部のｎ型半導体層１１ｅにおける突起部の位置とは重ならない位置に配置されている。
【００５４】
上記構成のタイル状面発光レーザ１ｅのスイッチング駆動回路について次に説明する。アノード電極２１には、バイアス電圧Ｖｄｄが印加されている。カソード電極２２には、スイッチング手段であるＮＭＯＳトランジスタ３１のドレインが接続されている。ＮＭＯＳトランジスタ３１のソースは、電流制御回路３２を介してアースＧＮＤに接続されている。ＮＭＯＳトランジスタ３１のゲートには、変調信号が入力される。モニタ用電極２３は、電流モニタ回路３３を介してアースＧＮＤに接続されている。
【００５５】
本実施形態によれば、突起部のｎ型半導体１３ｅとモニタ用電極２３とがフォトダイオードを構成し、突起部のｐ型半導体１２ｅとタイル本体部のｎ型半導体層１１ｅとが面発光レーザを構成することができる。そこで、本実施形態によれば、突起部の上側に受光素子を配置でき、突起部側（タイル本体部の上面側）へ出射された面発光レーザの出射光をモニタすることができる。そして、かかるモニタにより、タイル本体部の底面側に出射される面発光レーザの出射光の光量（強度）を制御することができる。
【００５６】
さらに、本実施形態によれば、アノード電極２１、カソード電極２２及びモニタ用電極２３のすべての電極を、タイル状素子の上面側（突起部側）に配置することができる。そこで、本実施形態によれば、本タイル状面発光レーザ１ｅと他の基板（最終基板）との電気的な配線接続形態のバリエーションを増やすことができる。したがって、本実施形態によれば、より簡便にかつ信頼性高く、本タイル状面発光レーザ１ｅを備えるデバイスを提供することができる。
【００５７】
＜製造方法＞
次に、本発明に係る上記タイル状面発光レーザ及びデバイスの製造方法について図９から図１９を参照して説明する。本製造方法は、エピタキシャルリフトオフ（ＥＬＯ）法をベースにしている。また本製造方法では、タイル状面発光レーザ（微小タイル状素子）としての化合物半導体デバイス（化合物半導体素子）を最終基板上に接着する場合について説明するが、最終基板の種類及び形態に関係なく本製造方法を適用することができる。なお、本実施形態における「半導体基板（エピタキシャル基板）」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００５８】
＜第１工程＞
図９は本製造方法の第１工程を示す概略断面図である。図９において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス１１３を作成する。半導体デバイス１１３としては、上述したタイル状面発光レーザ（例えばタイル状面発光レーザ１ａ）におけるモニタ用電極２３以外の構成要素が該当する。これらの半導体デバイス１１３の構成要素は、基板１１０上に多層のエピタキシャル層を積層して形成することができる。また、各半導体デバイス１１３には、例えば図１に示すタイル状面発光レーザ１ａにおけるアノード電極２１及びカソード電極２２も形成し、動作テストも行う。
【００５９】
＜第２工程＞
図１０は本製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００６０】
＜第３工程＞
図１１は本製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
【００６１】
＜第４工程＞
図１２は本製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００６２】
＜第５工程＞
図１３は本製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００６３】
＜第６工程＞
図１４は本製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子すなわち「微小タイル状素子１６１」とされ、中間転写フィルム１３１に貼り付け保持されることとなる。すなわち、微小タイル状素子１６１は、図１に示すタイル状面発光レーザ１ａにおけるモニタ用電極２３が設けられていないものとなる。ここで、機能層の厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００６４】
＜第７工程＞
図１５は本製造方法の第７工程を示す概略断面図である。本工程においては、微小タイル状素子１６１にモニタ用電極２３を設けて、その微小タイル状素子１６１において本発明にかかるタイル状面発光レーザ１ａを完成させる。具体的には、中間転写フィルム１３１に貼り付けられている微小タイル状素子１６１の裏面全体に対して、中間転写フィルム１３１ごと蒸着又はスパッタを施し、金（Ａｕ）などの薄膜を形成する。このとき、中間転写フィルム１３１における微小タイル状素子１６１間にもＡｕなどの薄膜が形成されてもかまわない。そこで、本工程では特にマスクなどを用いる必要がない。また、このＡｕなどの薄膜は、ショットキー接合とするので、熱処理の必要もなく、蒸着するだけでモニタ用電極２３となる。
【００６５】
＜第８工程＞
図１６は本製造方法の第８工程を示す概略断面図である。本工程においては、（タイル状面発光レーザ１ａをなす微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体からなり、金（Ａｕ）からなる電極１７２，１７４が形成されている。また、最終基板１７１の所望の位置に設けられている電極１７４上には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。接着剤１７３は、導電性を有するものであり、電気配線部材ともなる。
【００６６】
＜第９工程＞
図１７は本製造方法の第９工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押し治具１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置である電極１７４上には導電性の接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着されるとともに、電極１７４と微小タイル状素子１６１のモニタ用電極２３とが配線接続される。
【００６７】
＜第１０工程＞
図１８は本製造方法の第１０工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、紫外線（ＵＶ）又は熱により粘着力が消失するものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押し治具１８１を透明な材質にしておき、裏押し治具１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押し治具１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
また、本工程においては、微小タイル状素子１６１の側面に絶縁材１８１を設けてもよい。この絶縁材１８１は、例えば微小タイル状素子１６１のアノード電極２１と最終基板の電極１７２とを接続する電気配線が他の回路に短絡することを防ぐものである。絶縁材１８１は、液滴吐出方式により、液状体の絶縁材を滴下し、次いで硬化させることで設けてもよい。
【００６８】
＜第１１工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００６９】
＜第１２工程＞
図１９は本製造方法の第１２工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極（例えばカソード電極２１）と最終基板１７１上の電極１７２とを電気配線１９１により電気的に繋ぎ、一つのＬＳＩチップなど（回路装置又は薄膜デバイス）を完成させる。
この電気配線１９１は、液滴吐出方式を用いる。すなわち、導電性の液状体材料５４を配線領域に塗布し、その後その液状体材料５４を硬化させることで、電気配線１９１を設ける。具体的には、電気配線１９１を形成する前に、電気配線１９１が形成される領域である配線領域を囲むように、最終基板１７１及び微小タイル状素子１６１の表面について撥液処理を施す。ここで、アノード電極２１及び電極１７２を金電極で形成しておき、最終基板１７１及び微小タイル状素子１６１の表面についてフッ化アルキルシラン（ＦＡＳ）の蒸気に曝すことで、配線領域を囲むように自己組織化単分子膜からなる撥液膜を形成してもよい。アノード電極２１及び電極１７２は親液状態となっている。その後、導電性材料を含む液状体材料５４の液滴を配線領域内に滴下することにより、配線領域内にその液状体材料５４を塗布する。その後、液状体材料５４について乾燥処理及び焼結処理などを施すことにより、導電膜からなる電気配線１９１を形成する。これらにより、一つのＬＳＩチップなどをなす回路装置又は薄膜デバイスが完成する。
【００７０】
これらにより、最終基板１７１が例えばシリコンであっても、その最終基板１７１上の所望位置にガリウム・ヒ素製のタイル状面発光レーザ１ａをなす微小タイル状素子１６１を形成するというように、タイル状面発光レーザ１ａをなす半導体素子を当該半導体素子とは材質の異なる基板上に形成することが可能となる。また、半導体基板上でタイル状面発光レーザ１ａの大部分を完成させてから微小タイル形状に切り離すので、タイル状面発光レーザ１ａを組み込んだ集積回路などを作成する前に、予め面発光レーザなどをテストして選別することが可能となる。また、上記製造方法によれば、微小タイル状素子（面発光レーザなど）を含む機能層のみを、微小タイル状素子１６１として半導体基板から切り取り、フィルムにマウントしてハンドリングすることができるので、微小タイル状素子１６１を個別に選択して最終基板１７１に接合することができ、ハンドリングできる微小タイル状素子１６１のサイズを従来の実装技術のものよりも小さくすることができる。したがって、上記製造方法によれば、タイル状素子の面発光レーザであって、そのタイル状素子とは別体に受光素子を設けることなくその面発光レーザの光量を検出することができる微小な本発明に係るタイル状面発光レーザを、簡便に製造することができる。
【００７１】
さらに上記製造方法によれば、第７工程において、蒸着のみでモニタ用電極２３（ショットキー電極）を形成でき、特にマスクを用いる必要がないので、より簡便に本発明に係るタイル状面発光レーザを製造することができる。
【００７２】
＜電子機器＞
次に、上記実施形態のタイル状面発光レーザ１ａ，１ｂ，１ｃ，１ｄ，１ｅ（以下、タイル状面発光レーザ１という）又はデバイスを備えた電子機器の例について説明する。図２０は、本実施形態の電子機器の一例であり、本実施形態のタイル状面発光レーザ１を備えたＩＣチップ間光インターコネクション回路を示す斜視図である。本実施形態の電子機器は、基板上に配置された複数の集積回路チップ（ＩＣチップ、ＬＳＩチップなど）相互間でタイル状面発光レーザ１を用いて光通信するＩＣチップ間光インターコネクション回路である。また、図２０におけるタイル状面発光レーザ１’は、タイル状面発光レーザ１の変形例であり、自身の面発光レーザの光をモニタするショットキーダイオードＳＤの他に、もう１つ別に受光素子を備えるものとしてもよい。すなわち、タイル状面発光レーザ１’は、タイル状面発光レーザ１が有する機能である外部に対しての発光機能のみならず、外部からの光を受光する機能を備えるものとする。また、タイル状面発光レーザ１’の代わりに、微小タイル状素子からなる受光素子を用いてもよい。
【００７３】
上記の最終基板に該当する基板４５０の上面には、複数のＬＳＩ（集積回路）４０１ａ，４０１ｂ，４０１ｃが実装されている。また、基板４５０の上面には、複数の光導波路４３０と、複数の微小タイル状素子１，１’が取り付けられている。各ＬＳＩ４０１ａ，４０１ｂ，４０１ｃは、半導体チップからなり、基板４５０の上面にフリップチップ実装されている。なお、各ＬＳＩ４０１ａ，４０１ｂ，４０１ｃは、フリップチップ実装以外の方法で基板４５０に実装してもよい。
【００７４】
例えば、発光機能及び受光機能をもつ２つの微小タイル状素子１，１’が一対となり、それぞれ１つの光導波路４３０の端部に設けられているものとする。換言すれば、発光機能及び受光機能をもつ２つの微小タイル状素子１，１’が、光導波路４３０で光学的に接続されている。また、各微小タイル状素子１，１’の電極は、基板４５０上に設けられた電極を介して近傍のＬＳＩ４０１ａ，４０１ｂ，４０１ｃと電気的に接続されている。また、１つの光導波路４３０に３個以上の微小タイル状素子１，１’が光学的に接続されているものとしてもよい。
【００７５】
そこで、例えばＬＳＩ４０１ａの出力信号（電気信号）は、電極などを介して近傍の微小タイル状素子１に送られる。その微小タイル状素子１は電気信号を光パルス信号に変換して光導波路４３０に出射する。その光パルス信号は、光導波路４３０の端部であってＬＳＩ４０１ｂの近隣に配置されている微小タイル状素子１’で電気信号に変換され、ＬＳＩ４０１ｂの入力信号となる。
【００７６】
本実施形態の電子機器によれば、ＩＣチップ間におけるデータ伝送及び通信を光信号により極めて高速化することができ、光源のレーザ光について自動出力制御でき、簡易に小型化できる微小なＩＣチップ間光インターコネクション回路を簡便に実現することができる。本実施形態において、１つの光導波路４３０に、受光機能をもつ複数の微小タイル状素子１’を接続して、光バスを形成してもよい。このような構成にすると、例えば、複数のＬＳＩ４０１ａ，４０１ｂ，４０１ｃで共有されるクロック信号の配信を光導波路４３０によって行うことができる。また、１つの導波路４３０に、発光波長の異なる複数の微小タイル状素子１と、受光波長の異なる複数の微小タイル状素子１’とを接続してもよい。このような構成にすると、例えば、波長多重光通信を簡便に実現することができる。
【００７７】
図２１は、本実施形態の電子機器の一例であり、本実施形態の微小タイル状素子１を備えたＩＣチップ内光インターコネクション回路を示す斜視図である。本実施形態の電子機器は、１つの集積回路チップ（ＩＣチップ、ＬＳＩチップ）上に設けられた複数の回路ブロックについて上記微小タイル状素子１，１’を用いて光学的に接続するものである。
【００７８】
最終基板に相当する１つの集積回路チップ５５０上には、３つの回路ブロック５０１ａ，５０１ｂ，５０１ｃが形成されている。集積回路チップ５５０は半導体チップからなる。なお、集積回路チップ５５０上に形成される回路ブロックの数は、３つに限定されるものではなく、２つ以上であればよい。また集積回路チップ５５０上には、回路ブロック以外の回路又は電子素子などが形成されていてもよい。
【００７９】
回路ブロック５０１ａ，５０１ｂ，５０１ｃは、ＣＰＵ、メモリ回路、映像信号処理回路、映像信号ドライブ回路、通信Ｉ／Ｏ、各種インターフェース回路、Ａ／Ｄコンバータ、Ｄ／Ａコンバータなどを構成するものである。例えば回路ブロック５０１ａがＣＰＵを構成し、回路ブロック５０１ｂが第１メモリ回路を構成し、回路ブロック５０１ｃが第２メモリ回路を構成するものとする。なお、回路ブロック５０１ａ，５０１ｂ，５０１ｃは、バイポーラ集積回路、ＭＯＳ集積回路、ＣＭＯＳ集積回路又はＳＯＳ（Silicon On Sapphire）集積回路などとして集積回路チップ５５０上に形成することができる。
【００８０】
各回路ブロック５０１ａ，５０１ｂ，５０１ｃ同士は、メタル配線５３１によって電気的に接続されている。また、回路ブロック５０１ａには、発光機能を有する上記微小タイル状素子１が接合されている。回路ブロック５０１ｂ，５０１ｃのそれぞれには、受光機能を有する微小タイル状素子１’が接合されている。各微小タイル状素子１，１’は、例えば数百μｍ四方以下の面積と数十μｍ以下の厚さをもつものであって、集積回路チップ５５０の表面に接着材などで貼り付けられたものとする。また、各微小タイル状素子１，１’は、回路ブロック（回路ブロック５０１ａ，５０１ｂ，５０１ｃのいずれか）と電気的に接続されている。
【００８１】
集積回路チップ５５０上には、光導波路５３０も形成されている。光導波路５３０は、集積回路チップ５５０の上面、回路ブロック５０１ａ，５０１ｂ，５０１ｃの上面及びメタル配線５３１の上面に渡って棒状に形成された光導波路材からなるものである。この光導波路材の厚み（高さ）は、集積回路チップ５５０表面と回路ブロック５０１ａ，５０１ｂ，５０１ｃ又は微小タイル状素子１，１’並びにメタル配線５３１とがなす段差よりも十分大きな値とすることが好ましい。これは、光導波路５３０における光結合効率を高めるためである。
【００８２】
光導波路材としては、透明樹脂又はゾルゲルガラスなどを適用することができる。また、光導波路５３０をなす光導波路材は、各微小タイル状素子１，１’を被うように形成されている。したがって、各微小タイル状素子１，１’は、光導波路５３０によって光学的に接続されている。さらに、光導波路材の表面には、外乱光の入射を防ぐための光吸収膜又は光反射膜を形成してもよい。
【００８３】
このような構成により、例えばＣＰＵをなす回路ブロック５０１ａから出力された電気信号（データ）は、回路ブロック５０１ａ上の微小タイル状素子１によって光信号に変換される。この微小タイル状素子１から放射された光信号は、光導波路５３０に入射してその光導波路５３０内を伝播する。この光信号は、回路ブロック５０１ｂ及び回路ブロック５０１ｃそれぞれの微小タイル状素子１’で電気信号に変換され、回路ブロック５０１ｂ及び回路ブロック５０１ｃそれぞれに入力される。
【００８４】
したがって、本実施形態によれば、微小タイル状素子１，１’と光導波路５３０を用いて、集積回路チップ５５０上の各回路ブロック５０１ａ，５０１ｂ，５０１ｃ間におけるデータ伝送を光信号により極めて高速化することができる。そこで本実施形態によれば、非常にコンパクトであって温度変化などの影響を受けないＩＣチップ内光インターコネクション回路を簡便に実現することができる。
【００８５】
光導波路５３０を伝播する光信号は、クロック信号としてもよい。例えば回路ブロック５０１ａの微小タイル状素子１からクロック信号（光信号）が放射され、そのクロック信号が光導波路５３０を伝播して他の回路ブロック５０１ｂ，５０１ｃの微小タイル状素子１’に入力されることとする。このような構成とすることにより、従来よりも周波数の高いクロック信号で各回路ブロック５０１ａ，５０１ｂ，５０１ｃを高速動作させることができる。また、本実施形態においては、各回路ブロック５０１ａ，５０１ｂ，５０１ｃ相互間はメタル配線５３１により電気的に接続されている。そこで、比較的高速に伝送する必要がない信号及び電力供給などについてはメタル配線５３１を介して伝送することができる。
【００８６】
また、本実施形態においては、光導波路５３０が回路ブロック５０１ｂを横切るように、各回路ブロック５０１ａ，５０１ｂ，５０１ｃ上に設けられている。そこで、光導波路５３０の経路長を短縮することができる。光導波路５３０は、集積回路チップ５５０上において、回路ブロック５０１ａ，５０１ｂ，５０１ｃの上面であるか否かにかかわらず形成することができる。
【００８７】
そして、光導波路５３０は、回路ブロック５０１ａ，５０１ｂ，５０１ｃを迂回するように集積回路チップ５５０の表面に設けてもよい。このようにすると、集積回路チップ５５０の表面において、回路ブロック５０１ａ，５０１ｂ，５０１ｃの領域表面と他の領域表面との段差が大きい場合でも、光導波路５３０が平らな面に設けられるので、光信号伝送過程での光結合効率を高めることができる。光導波路５３０は、図２１に示すような直線状に限らず、曲げや分岐あるいはループ状に形成することもできる。
【００８８】
図２１に示す実施形態では回路ブロック５０１ａ，５０１ｂ，５０１ｃ毎に１つずつ微小タイル状素子１又は微小タイル状素子１’が貼り付けられており、１本の光導波路５３０で各微小タイル状素子１，１’を接続しているが、各回路ブロック５０１ａ，５０１ｂ，５０１ｃ毎に複数の微小タイル状素子１，１’を貼り付けてもよい。そして複数本の光導波路５３０によって各微小タイル状素子１，１’を接続してもよい。このようにすることにより、複数組の微小タイル状素子１，１’及び光導波路５３０を用いて複数の光信号を並列に伝送することができ、データ伝送速度をさらに高速化することができる。図２１に示す実施形態では、全ての回路ブロック５０１ａ，５０１ｂ，５０１ｃが光導波路５３０で接続されているが、一部の回路ブロック間（例えば回路ブロック５０１ａと回路ブロック５０１ｂ間）のみを光導波路５３０で接続してもよい。
【００８９】
さらに、図２１に示す集積回路チップ５５０を所望の基板上に複数実装してもよい。この場合、各集積回路チップ５５０同士の側面を密着させて基板上に配置することが好ましい。各集積回路チップ５５０は、フリップチップ実装することが好ましい。これらのようにすることにより、複数の集積回路チップ５５０を基板上にコンパクトに実装することができる。また、これらのようにすることで、各集積回路チップ５５０同士を上記微小タイル状素子１，１’及び光導波路５３０で接続することも容易に行える。したがって、複数の集積回路チップ５５０からなる大規模なコンピュータシステムなどを、コンパクトにしながら高性能にかつ信頼性高く提供することができる。
【００９０】
図２２は、本実施形態の電子機器の一例であり、本実施形態の微小タイル状素子１を備えた積層構造の光インターコネクション集積回路の概略断面図である。本光インターコネクション集積回路は、３つの集積回路チップ（シリコン半導体基板）６０１ａ，６０１ｂ，６０１ｃを、樹脂などの透明な接着材（図示せず）を挟んで重ね合わせて積層した構造を有している。集積回路チップ６０１ａ，６０１ｂ，６０１ｃは、シリコン半導体基板に集積回路（ＬＳＩなど）を形成したものである。また集積回路チップ６０１ａ，６０１ｂ，６０１ｃは、ガラス基板に薄膜トランジスタ（ＴＦＴ）などを形成したものでもよい。また、図２２における面発光レーザＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４は、上記微小タイル状素子１で構成されているものである。フォトディテクタＰＤ１，ＰＤ１’，ＰＤ２，ＰＤ２’，ＰＤ３，ＰＤ３’，ＰＤ４，ＰＤ４’は、それぞれ上記微小タイル状素子１’で構成されているものとする。それらの微小タイル状素子の形状としては、例えば厚さ１μｍから２０μｍ、縦横の大きさ数十μｍから数百μｍの板形状とする。
【００９１】
集積回路チップ６０１ａの上面には、２つの面発光レーザＶＣ１，ＶＣ２と、２つのフォトディテクタＰＤ３，ＰＤ４とが所望の位置に接着されている。すなわち、集積回路チップ６０１ａの上面における周縁部位に限らず、集積回路の中の任意の位置に面発光レーザＶＣ１，ＶＣ２及びフォトディテクタＰＤ３，ＰＤ４を配置する。
【００９２】
面発光レーザＶＣ１，ＶＣ２及びフォトディテクタＰＤ３，ＰＤ４それぞれの間隔は、非常に小さくすることができ、例えば、当該間隔としては数μｍとすることもできる。また、面発光レーザＶＣ１，ＶＣ２及びフォトディテクタＰＤ３，ＰＤ４などをなす各微小タイル状素子は、透明性を有する接着材６３０で集積回路チップ６０１ａの上面に接着されている。接着材６３０としては例えば樹脂を用いる。
【００９３】
集積回路チップ６０１ｂの上面には、１つの面発光レーザＶＣ３と、３つのフォトディテクタＰＤ１，ＰＤ２，ＰＤ４’とが接着されている。ここで、面発光レーザＶＣ３及びフォトディテクタＰＤ１，ＰＤ２，ＰＤ４’は、透明性を有する接着材６３０で集積回路チップ６０１ｂの上面に接着されている。集積回路チップ６０１ｃの上面には、１つの面発光レーザＶＣ４と、３つのフォトディテクタＰＤ１’，ＰＤ２’，ＰＤ３’とが接着されている。ここで面発光レーザＶＣ４及びフォトディテクタＰＤ１’，ＰＤ２’，ＰＤ３’は、透明性を有する接着材６３０で集積回路チップ６０１ｃの上面に接着されている。
【００９４】
接着材６３０は、インクジェットノズル（図示せず）から接着材６３０を含む液滴を吐出して集積回路チップ６０１ａ，６０１ｂ，６０１ｃに塗布する液滴吐出方式で設けることが好ましい。これにより、接着材６３０などの量を軽減でき、設計変更などにも容易に対応でき、製造コストを低減することができる。また、集積回路チップ６０１ａ，６０１ｂ，６０１ｃを接着材で重ね合わせるときも、その接着材を液滴吐出方式で塗布することが好ましい。これにより、接着材などの量を軽減でき、設計変更などにも容易に対応でき、製造コストを低減することができる。
【００９５】
そして、面発光レーザＶＣ１の発光中心軸に対向するように、２つのフォトディテクタＰＤ１，ＰＤ１’が配置されている。また、面発光レーザＶＣ２の発光中心軸に対向するように、２つのフォトディテクタＰＤ２，ＰＤ２’が配置されている。また、面発光レーザＶＣ３の発光中心軸に対向するように、２つのフォトディテクタＰＤ３，ＰＤ３’が配置されている。また、面発光レーザＶＣ４の発光中心軸に対向するように２つのフォトディテクタＰＤ４，ＰＤ４’が配置されている。望ましくは、各々の面発光レーザＶＣの発光中心軸上に、各々の面発光レーザに対向して配置される２つのフォトディテクタＰＤ，ＰＤ’の受光中心軸がくるように、面発光レーザＶＣとフォトディテクタＰＤ，ＰＤ’を配置するのがよい。
【００９６】
面発光レーザＶＣ１は第１波長のレーザ光を出射し、面発光レーザＶＣ２は第２波長のレーザ光を出射し、面発光レーザＶＣ３は第３波長のレーザ光を出射し、面発光レーザＶＣ４は第４波長のレーザ光を出射する。ここで、第１乃至第４波長は、例えば、集積回路チップ６０１ａ，６０１ｂ，６０１ｃをシリコン半導体基板で形成した場合は１．１μｍ以上とする。これにより、面発光レーザＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４から出射されたレーザ光は、集積回路チップ６０１ａ，６０１ｂ，６０１ｃを透過することが可能となる。例えば、第１波長を１．２０μｍ、第２波長を１．２２μｍ、第３波長を１．２４μｍ、第４波長を１．２６μｍとする。
波長が１．１μｍ以下の光でもガラス基板であれば透過することができる。そこで、集積回路チップ６０１ａ，６０１ｂ，６０１ｃをガラス基板を用いて形成した場合は、第１乃至第４波長を１．１μｍ以下にすることもできる。例えば、第１波長を０．７９μｍ、第２波長を０．８１μｍ、第３波長を０．８３μｍ、第４波長を０．８５μｍとする。
【００９７】
各フォトディテクタＰＤ１，ＰＤ１’，ＰＤ２，ＰＤ２’，ＰＤ３，ＰＤ３’，ＰＤ４，ＰＤ４’は、波長選択性を有することが好ましい。例えば、フォトディテクタＰＤ１，ＰＤ１’は第１波長の光のみを検出し、フォトディテクタＰＤ２，ＰＤ２’は第２波長の光のみを検出し、フォトディテクタＰＤ３，ＰＤ３’は第３波長の光のみを検出し、フォトディテクタＰＤ４，ＰＤ４’は第４波長の光のみを検出するものとする。また、各フォトディテクタＰＤ１，ＰＤ１’，ＰＤ２，ＰＤ２’，ＰＤ３，ＰＤ３’，ＰＤ４，ＰＤ４’の上面又は下面に波長選択性を有する薄膜などを設けて、波長選択性を有する受光素子としてもよい。
【００９８】
また、面発光レーザＶＣ１，ＶＣ２及びフォトディテクタＰＤ３，ＰＤ４の上面は、非透明部材で被われていることが好ましい。また、フォトディテクタＰＤ１’，ＰＤ２’，ＰＤ３’及び面発光レーザＶＣ４の下面は、非透明部材で被われていることが好ましい。これにより、迷光によるノイズを抑えることができる。
【００９９】
上記構成により、面発光レーザＶＣ１から下方に出射された第１波長のレーザ光は、面発光レーザＶＣ１と集積回路チップ６０１ａ間の接着材６３０、集積回路チップ６０１ａ、及び、集積回路チップ６０１ａと集積回路チップ６０１ｂ間の接着材を透過してフォトディテクタＰＤ１に入射し、さらに、フォトディテクタＰＤ１、フォトディテクタＰＤ１と集積回路チップ６０１ｂ間の接着材６３０、集積回路チップ６０１ｂ、及び、集積回路チップ６０１ｂと集積回路チップ６０１ｃ間の接着材を透過してフォトディテクタＰＤ１’に入射する。
【０１００】
また、面発光レーザＶＣ２から下方に出射された第２波長のレーザ光は、面発光レーザＶＣ２と集積回路チップ６０１ａ間の接着材６３０、集積回路チップ６０１ａ及び集積回路チップ６０１ａと集積回路チップ６０１ｂ間の接着材を透過してフォトディテクタＰＤ２に入射し、さらに、フォトディテクタＰＤ２、フォトディテクタＰＤ２と集積回路チップ６０１ｂ間の接着材６３０、集積回路チップ６０１ｂ、及び、集積回路チップ６０１ｂと集積回路チップ６０１ｃ間の接着材を透過してフォトディテクタＰＤ２’に入射する。
【０１０１】
また、面発光レーザＶＣ３から上方に出射された第３波長のレーザ光は、集積回路チップ６０１ｂと集積回路チップ６０１ａ間の接着材、集積回路チップ６０１ａ、及び、集積回路チップ６０１ａとフォトディテクタＰＤ３間の接着材６３０を透過してフォトディテクタＰＤ３に入射する。面発光レーザＶＣ３から下方に出射された第３波長のレーザ光は、面発光レーザＶＣ３と集積回路チップ６０１ｂ間の接着材６３０、集積回路チップ６０１ｂ、及び、集積回路チップ６０１ｂと集積回路チップ６０１ｃ間の接着材を透過してフォトディテクタＰＤ３’に入射する。
【０１０２】
また、面発光レーザＶＣ４から上方に出射された第４波長のレーザ光は、集積回路チップ６０１ｃと集積回路チップ６０１ｂ間の接着材、集積回路チップ６０１ｂ、及び、集積回路チップ６０１ｂとフォトディテクタＰＤ４’間の接着材６３０を透過してフォトディテクタＰＤ４’に入射し、さらに、フォトディテクタＰＤ４’、集積回路チップ６０１ｂと集積回路チップ６０１ａ間の接着材、集積回路チップ６０１ａ、及び、集積回路チップ６０１ａとフォトディテクタＰＤ４間の接着材６３０を透過してフォトディテクタＰＤ４に入射する。
【０１０３】
したがって、面発光レーザＶＣ１から第１波長のレーザ光として出力された光信号は、フォトディテクタＰＤ１，ＰＤ１’に略同時に受信される。また、面発光レーザＶＣ２から第２波長のレーザ光として出力された光信号は、フォトディテクタＰＤ２，ＰＤ２’に略同時に受信される。また、面発光レーザＶＣ３から第３波長のレーザ光として出力された光信号は、フォトディテクタＰＤ３，ＰＤ３’に略同時に受信される。また、面発光レーザＶＣ４から第４波長のレーザ光として出力された光信号は、フォトディテクタＰＤ４，ＰＤ４’に略同時に受信される。
【０１０４】
そこで、集積回路チップ６０１ａ、集積回路チップ６０１ｂ及び集積回路チップ６０１ｃの相互間では、第１〜第４波長の４つの光信号を同時に並列に送受信して双方向通信を行うことができる。換言すれば、上記面発光レーザＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４及びフォトディテクタＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４，ＰＤ１’，ＰＤ２’，ＰＤ３’，ＰＤ４’が光バスの信号送受信手段となり、第１〜第４波長の４つの光信号が光バスの伝送信号となる。
【０１０５】
これらにより、本実施形態の光インターコネクション集積回路は、積層された３つの集積回路チップ６０１ａ，６０１ｂ，６０１ｃの相互間において複数の光信号を並列に送受信する光バスを有するので、集積回路チップ間の信号伝送速度を高速化することができ、金属配線を用いて電気信号を送受信する場合に生ずる以下の問題点
１）配線間の信号伝達タイミングのズレ（スキュー）
２）高周波信号の伝送時に大きな電力が必要となる
３）配線レイアウトについて自由度が制限され設計が困難となる
４）インピーダンスマッチングが必要となる
５）アースノイズ、電磁誘導ノイズなどの対策が必要となる
に対処することができる。
【０１０６】
さらに、本実施形態の光インターコネクション集積回路は、面発光レーザＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４をなす微小タイル状素子１がレーザ光について別体の受光素子を設けることなく自動出力制御でき、簡易に小型化できるので、極めて微細であり、温度などの影響を回避できるＩＣチップ間光インターコネクション回路を容易に提供することができる。
【０１０７】
さらにまた、本実施形態の光インターコネクション集積回路は、光バスの通信信号となる複数のレーザ光をそれぞれ異なる波長にしているので、発光素子と受光素子を１組とした複数組の光信号送受信手段を極めて近接して配置しても迷光などによる混信を防ぐことが可能となり、さらに装置をコンパクト化することができる。さらにまた、本実施形態の光インターコネクション集積回路は、発光素子として面発光レーザを用いているので、さらに通信速度を高速化することができるとともに、多層構造に積層した複数の集積回路チップを透過するレーザ光の出射手段（送信手段）を容易に形成することができる。さらにまた、本実施形態の光インターコネクション集積回路は、波長選択性を有する受光素子（フォトディテクタ）を用いることで、迷光などによる混信をさらに防ぐことが可能となり、さらに装置をコンパクト化することができる。
【０１０８】
＜電子機器の具体例＞
次に、上記実施形態の微小タイル状素子１又はデバイスを備えた電子機器の具体例について、次に説明する。
上記実施形態の微小タイル状素子１を備えたデバイスは、レーザ光を用いる機器などに対して広く適用できる。したがって、これらのデバイスを備えた応用回路又は電子機器としては、光インターコネクション回路、光ファイバ通信モジュール、レーザプリンタ、レーザビーム投射器、レーザビームスキャナ、リニアエンコーダ、ロータリエンコーダ、変位センサ、圧力センサ、ガスセンサ、血液血流センサ、指紋センサ、高速電気変調回路、無線ＲＦ回路、携帯電話、無線ＬＡＮなどが挙げられる。
【０１０９】
図２３（ａ）は、携帯電話の一例を示した斜視図である。図２３（ａ）において、符号１０００は上記微小タイル状素子１又はデバイスを信号伝達手段又は表示手段などの一部として用いた携帯電話本体を示し、符号１００１は表示部を示している。図２３（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図２３（ｂ）において、符号１１００は上記微小タイル状素子１又はデバイスを信号伝達手段又は表示手段などの一部として用いた時計本体を示し、符号１１０１は表示部を示している。図２３（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２３（ｃ）において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記微小タイル状素子１又はデバイスを信号伝達手段又は表示手段の一部として用いた情報処理装置本体、符号１２０６は表示部を示している。
【０１１０】
図２３に示す電子機器は、上記実施形態に係る微小タイル状素子１又はデバイスを備えているので、光源のレーザ光について自動出力制御でき、簡易に小型化できる安価な電子機器を提供することができる。
【０１１１】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【図面の簡単な説明】
【０１１２】
【図１】本発明の第１実施形態に係るタイル状面発光レーザの模式断面図である。
【図２】同上のタイル状面発光レーザとそのスイッチング駆動回路の構成図である。
【図３】図２の構成図についての等価回路図である。
【図４】本発明の第２実施形態に係るタイル状面発光レーザの模式断面図である。
【図５】本発明の第３実施形態に係るタイル状面発光レーザとそのスイッチング駆動回路の構成図である。
【図６】図５の構成図についての等価回路図である。
【図７】本発明の第４実施形態に係るタイル状面発光レーザの模式断面図である。
【図８】本発明の第５実施形態に係るタイル状面発光レーザとそのスイッチング駆動回路の構成図である。
【図９】本発明の実施形態に係る製造方法の第１工程を示す断面図である。
【図１０】同上の製造方法の第２工程を示す断面図である。
【図１１】同上の製造方法の第３工程を示す断面図である。
【図１２】同上の製造方法の第４工程を示す断面図である。
【図１３】同上の製造方法の第５工程を示す断面図である。
【図１４】同上の製造方法の第６工程を示す断面図である。
【図１５】同上の製造方法の第７工程を示す断面図である。
【図１６】同上の製造方法の第８工程を示す断面図である。
【図１７】同上の製造方法の第９工程を示す断面図である。
【図１８】同上の製造方法の第１０工程を示す断面図である。
【図１９】同上の製造方法の第１２工程を示す断面図である。
【図２０】本発明のタイル状面発光レーザを備えたＩＣチップ間光インターコネクション回路を示す斜視図である。
【図２１】本発明のタイル状面発光レーザを備えたＩＣチップ内光インターコネクション回路を示す斜視図である。
【図２２】本発明のタイル状面発光レーザを備えた積層構造の光インターコネクション集積回路の概略断面図である。
【図２３】本発明のタイル状面発光レーザを備えた電子機器の具体例を示す図である。
【符号の説明】
【０１１３】
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ…タイル状面発光レーザ、１１…ｎ型半導体、１１ｅ…ｎ型半導体層、１２，１２ｃ…ｐ型半導体層、１２ａ…第１ｐ型半導体層、１２ｂ…第２ｐ型半導体層、１２ｅ…ｐ型半導体、１３…ｎ型半導体層、１３ａ…第１ｎ型半導体層、１３ｂ…第２ｎ型半導体層、１３ｅ…ｎ型半導体、１４…第２のｐ型半導体層、２１…アノード電極、２２…カソード電極、２３，２３ｄ…モニタ用電極、２４…バイアス用電極、３１…ＮＭＯＳトランジスタ、３２…電流制御回路、３３…電流モニタ回路、Ａ，Ａ’，Ｂ，Ｂ’…界面、Ｄ…ダイオード、Ｉｍ…モニタ電流、ＳＤ…ショットキーダイオード、ＶＣ…面発光レーザ
【図１】
2005150144.tif 000003
【図２】
2005150144.tif 000004
【図３】
2005150144.tif 000005
【図４】
2005150144.tif 000006
【図５】
2005150144.tif 000007
【図６】
2005150144.tif 000008
【図７】
2005150144.tif 000009
【図８】
2005150144.tif 000010
【図９】
2005150144.tif 000011
【図１０】
2005150144.tif 000012
【図１１】
2005150144.tif 000013
【図１２】
2005150144.tif 000014
【図１３】
2005150144.tif 000015
【図１４】
2005150144.tif 000016
【図１５】
2005150144.tif 000017
【図１６】
2005150144.tif 000018
【図１７】
2005150144.tif 000019
【図１８】
2005150144.tif 000020
【図１９】
2005150144.tif 000021
【図２０】
2005150144.tif 000022
【図２１】
2005150144.tif 000023
【図２２】
2005150144.tif 000024
【図２３】
2005150144.tif 000025