(57)【要約】【課題】画素のトランジスタのゲートに高い電圧が印加可能となり、且つ、メモリのキャパシタの面積を縮小することできる固体撮像装置を提供すること。【解決手段】光電変換を行う画素と、前記画素から出力された信号を一時的に蓄積するメモリを有し、前記メモリを構成するキャパシタの単位面積当たり容量が、前記画素を構成するトランジスタのゲート絶縁膜の単位面積当たり容量とは異なることを特徴とする。又、光電変換を行う画素と、前記画素から出力された信号を一時的に蓄積するメモリと、前記画素及び前記メモリの制御、或は前記画素及び前記メモリからの出力信号処理を行う周辺回路を有し、前記メモリを構成するキャパシタの単位面積当たり容量が、前記周辺回路を構成するトランジスタのゲート絶縁膜の単位面積当たり容量とは異なることを特徴とする。【選択図】図１
2005347655.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行う画素と、前記画素から出力された信号を一時的に蓄積するメモリを有し、前記メモリを構成するキャパシタの単位面積当たり容量が、前記画素を構成するトランジスタのゲート絶縁膜の単位面積当たり容量とは異なることを特徴とする固体撮像装置。
【請求項２】
光電変換を行う画素と、前記画素から出力された信号を一時的に蓄積するメモリと、前記画素及び前記メモリの制御、或は前記画素及び前記メモリからの出力信号処理を行う周辺回路を有し、前記メモリを構成するキャパシタの単位面積当たり容量が、前記周辺回路を構成するトランジスタのゲート絶縁膜の単位面積当たり容量とは異なることを特徴とする固体撮像装置。
【請求項３】
光電変換を行う画素と、前記画素から出力された信号を一時的に蓄積するメモリを有し、前記メモリを構成するキャパシタの絶縁膜厚が、前記画素を構成するトランジスタのゲート絶縁膜厚とは異なることを特徴とする固体撮像装置。
【請求項４】
光電変換を行う画素と、前記画素から出力された信号を一時的に蓄積するメモリと、前記画素及び前記メモリの制御、或は前記画素および前記メモリからの出力信号処理を行う周辺回路を有し、前記メモリを構成するキャパシタの絶縁膜厚が、前記周辺回路を構成するトランジスタのゲート絶縁膜厚とは異なることを特徴とする固体撮像装置。
【請求項５】
光電変換を行う画素と、前記画素から出力された信号を一時的に蓄積するメモリを有し、前記メモリを構成するキャパシタの絶縁膜の誘電率が、前記画素を構成するトランジスタのゲート絶縁膜の誘電率とは異なることを特徴とする固体撮像装置。
【請求項６】
光電変換を行う画素と、前記画素から出力された信号を一時的に蓄積するメモリと、前記画素及び前記メモリの制御、或は前記画素及び前記メモリからの出力信号処理を行う周辺回路を有し、前記メモリを構成するキャパシタの絶縁膜の誘電率が、前記周辺回路を構成するトランジスタのゲート絶縁膜の誘電率とは異なることを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関し、より具体的には、ＣＭＯＳ型エリアセンサとメモリとを有する撮像装置に関する。
【背景技術】
【０００２】
エリアセンサとしては一般的にＣＣＤ型とＭＯＳ型がある。ＣＣＤ型は光電変換部で得られた電荷を、全画素同時に転送部に移動させ、その後転送部がバケツリレー方式で電荷を順次転送し、画像信号とする方式である。これに対してＭＯＳ型は走査信号で選択された画素ごとに光電変換部で得られた電荷を順次取り出し、画像信号とする方式である。
【０００３】
特許文献１に記載されているように、ＭＯＳ型では奇フィールドの光電変換時点と偶フィールドの光電変換時点が１／６０秒ずれているので、動く被写体の場合には、画像がフィールドごとにぶれてしまい、良好なフレーム画が得られない。これを解決するため、特許文献２では、画素に対応したメモリを設け、画素からの出力を一旦全てメモリに転送し、その後、順次信号を取り出すという方式を採用している。図２にそのブロック構成図を示す。
【０００４】
画素１０Ｃの数と同数のキャパシタ１５Ｍ及びトランジスタ１５Ｎから成るメモリが具備されており、画素から得られた信号を全てメモリに一旦蓄積し、その後、メモリから順次読み出すことにより、フィールド間の時間的なずれを小さくすることが可能となっている。このときの固体撮像装置の断面図を図３に示す。
【０００５】
図３において、１はゲート電極、２はソース・ドレイン拡散層、３は絶縁膜、４は容量形成電極、５は容量形成拡散層、６は電荷転送ゲート、７はフォトダイオード拡散層、８はフォトダイオード表面シールド層、９は半導体基板である。このような構造においては、画素及び周辺回路のトランジスタのゲート絶縁膜を形成すると同時に、キャパシタの絶縁膜が形成されている。
【０００６】
このように固体撮像装置にメモリを搭載したときの問題点として、メモリの面積の分だけチップ面積が増大し、チップの低コスト化を妨げるということが挙げられる。よって、メモリの面積はできるだけ小さい方が好ましい。メモリの面積を小さくする方法として容易に考えられるのは、メモリを構成するキャパシタの絶縁膜を薄くする方法である。そうすればキャパシタの単位面積当たりの容量が増大し、結果メモリの面積を小さくすることができる。
【０００７】
【特許文献１】特許第２７３７９４７号号公報
【特許文献２】特開平２−０６５３８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の製造方法においては、前述のようにキャパシタの絶縁膜を形成すると同時に、画素及び周辺回路のトランジスタのゲート絶縁膜を形成するような工程になっており、キャパシタの絶縁膜を薄くすると、トランジスタのゲート絶縁膜も薄くなってしまう。
【０００９】
ここで、電源電圧を５Ｖと仮定し、キャパシタの絶縁膜に印加される電圧と、ゲート絶縁膜に印加される電圧を考える。キャパシタの絶縁膜に印加される電圧は、即ち画素の出力信号電圧であり、その最大振幅は１〜２Ｖ程度である。それに対し、ゲート絶縁膜に印加される電圧は、即ち電源電圧であり、最大振幅は５Ｖとなる。
【００１０】
よって、絶縁膜を薄くすると、ゲート絶縁膜には大きな電界が印加されることになり、絶縁膜が破壊されてしまう。このような課題は、トランジスタとキャパシタを搭載する半導体装置に共通の課題であり、例えば、ダイナミック・ランダム・アクセスメモリにおいては、電源電圧を５Ｖから３．３Ｖ、更に２．５Ｖと低電圧化することにより、トランジスタのゲート絶縁膜の破壊を防いでいる。このように、電源電圧が減少すると、キャパシタに蓄積できる電荷の量は減少するが、ダイナミック・ランダム・アクセスメモリの場合は、最終出力は「０」か「１」かのディジタル信号のため、信号電荷量が減少しても、電荷がない「０」か、電荷がある「１」か、を判断できるだけの電荷量があれば問題はない。
【００１１】
それに対して固体撮像装置においては、フォトダイオードに蓄積された電荷を読み出し回路へ転送する際、転送ゲートに印加する電圧を下げると、転送できる信号電荷の量が減少してしまう。それに加え、最近の多画素化により、出力アンプは高速動作可能なものが要求されているが、一般的にアンプは、高速動作可能にし、且つ、ゲインを高く設定するとノイズ特性が悪化することが知られている。そのため、出力アンプのゲインを高くするのは難しい。よって、転送可能な信号電荷が減少するということは、即ち出力信号の減少を招くことになる。これでは固体撮像装置のＳ／Ｎが低下し、ダイナミックレンジが小さくなってしまう。
【００１２】
このように、出力信号がアナログ信号である固体撮像装置において特有の問題点が存在し、ゲート絶縁膜の破壊を防ぐ手段として電源電圧を低下させるという手段を用いることができない。
【００１３】
本発明は上記問題に鑑みてなされたもので、その目的とする処は、画素のトランジスタのゲートに高い電圧が印加可能となり、且つ、メモリのキャパシタの面積を縮小することできる固体撮像装置を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本発明は、光電変換を行う画素と、前記画素から出力された信号を一時的に蓄積するメモリを有し、前記メモリを構成するキャパシタの単位面積当たり容量が、前記画素を構成するトランジスタのゲート絶縁膜の単位面積当たり容量とは異なることを特徴とする。
【００１５】
又、光電変換を行う画素と、前記画素から出力された信号を一時的に蓄積するメモリと、前記画素及び前記メモリの制御、或は前記画素及び前記メモリからの出力信号処理を行う周辺回路を有し、前記メモリを構成するキャパシタの単位面積当たり容量が、前記周辺回路を構成するトランジスタのゲート絶縁膜の単位面積当たり容量とは異なることを特徴とする。
【発明の効果】
【００１６】
本発明に係る固体撮像装置によれば、メモリのキャパシタの単位面積当たり容量を増大させ、メモリの面積縮小が可能となり、しかも、フォトダイオード部の転送ゲートに高い電圧を印加可能とし、より多くの信号電荷が読み出し可能となることによって、出力信号のＳ／Ｎの向上とダイナミックレンジ拡大という効果を得ることができる。
【発明を実施するための最良の形態】
【００１７】
以下に本発明の実施の形態を添付図面に基づいて説明する。
【００１８】
＜実施の形態１＞
図１は実施の形態１に係る固体撮像装置の断面図である。
【００１９】
図１において、１はゲート電極、２はソース・ドレイン拡散層、３は絶縁膜、４は容量形成電極、５は容量形成拡散層、６は電荷転送ゲート、７はフォトダイオード拡散層、８はフォトダイオード表面シールド層、９は半導体基板である。キャパシタ領域とは図２のキャパシタ１５Ｍを指し、トランジスタ領域とは、例えば図２のトランジスタ１５Ｎや１５Ｔ，２２等の周辺回路のトランジスタを指し、フォトダイオード領域とは図２の画素１０Ｃ内に存在するフォトダイオードを指す。
【００２０】
図１において、キャパシタ領域の絶縁膜厚は、トランジスタ領域及びフォトダイオード領域の絶縁膜厚よりも薄くなっている。これにより、キャパシタの単位面積当たり容量が大きくなり、結果、キャパシタの面積を小さくすることができる。しかも、トランジスタ及びフォトダイオード領域のゲート絶縁膜は厚いので、高い電圧を印加することが可能である。
【００２１】
＜実施の形態２＞
図４は実施の形態２における固体撮像装置の断面図である。
【００２２】
図４において、１はゲート電極、２はソース・ドレイン拡散層、３は絶縁膜、４は容量形成電極、５は容量形成拡散層、６は電荷転送ゲート、７はフォトダイオード拡散層、８はフォトダイオード表面シールド層、９は半導体基板である。キャパシタ領域とは図２のキャパシタ１５Ｍを指し、トランジスタ領域とは、例えば図２のトランジスタ１５Ｎや１５Ｔ，２２等の周辺回路のトランジスタを指し、フォトダイオード領域とは図２の画素１０Ｃ内に存在するフォトダイオードを指す。
【００２３】
前記実施の形態１においては、トランジスタ領域とフォトダイオード領域のゲート絶縁膜厚は同一であったが、周辺回路のトランジスタの一部若しくは全部において、ゲートに高い電圧が印加されないのであれば、図４のように該トランジスタのゲート絶縁膜を薄くしても問題なく、実施の形態１と同様、キャパシタの単位面積当たり容量の増加という効果を得ることができる。
【００２４】
＜実施の形態３＞
図５は実施の形態３における固体撮像装置の断面図である。
【００２５】
図５において、１はゲート電極、２はソース・ドレイン拡散層、３は絶縁膜、４は容量形成電極、５は容量形成拡散層、６は電荷転送ゲート、７はフォトダイオード拡散層、８はフォトダイオード表面シールド層、９は半導体基板である。キャパシタ領域とは図２のキャパシタ１５Ｍを指し、トランジスタ領域とは、例えば図２のトランジスタ１５Ｎや１５Ｔ，２２等の周辺回路のトランジスタを指し、フォトダイオード領域とは図２の画素１０Ｃ内に存在するフォトダイオードを指す。
【００２６】
図３において、キャパシタ領域の絶縁膜３’は、例えば窒化シリコンにより構成されており、トランジスタ領域及びフォトダイオード領域の絶縁膜３（例えば、酸化シリコンにより構成）よりも誘電率が高くなっている。このように、誘電率の高い物質でキャパシタの絶縁膜を構成すれば、実施の形態１と同様に、キャパシタの単位面積当たり容量の増大という効果が得られる。
【００２７】
＜実施の形態４＞
図６は実施の形態４における固体撮像装置の断面図である。
【００２８】
図６において、１はゲート電極、２はソース・ドレイン拡散層、３は絶縁膜、４は容量形成電極、５は容量形成拡散層、６は電荷転送ゲート、７はフォトダイオード拡散層、８はフォトダイオード表面シールド層、９は半導体基板である。キャパシタ領域とは図２のキャパシタ１５Ｍを指し、トランジスタ領域とは、例えば図２のトランジスタ１５Ｎや１５Ｔ，２２等の周辺回路のトランジスタを指し、フォトダイオード領域とは図２の画素１０Ｃ内に存在するフォトダイオードを指す。キャパシタ領域及びトランジスタ領域の絶縁膜３’は、例えば窒化シリコンにより構成されており、フォトダイオード領域の絶縁膜３（例えば、酸化シリコンにより構成）よりも誘電率が高くなっている。
【００２９】
前記実施の形態３においては、トランジスタ領域とフォトダイオード領域のゲート絶縁膜の構成材料は同一であったが、周辺回路のトランジスタの一部若しくは全部において、図６のように該トランジスタのゲート絶縁膜を誘電率の高い物質で構成しても特性上問題ないのであれば、このような構成においても、実施の形態１と同様、キャパシタの単位面積当たり容量の増加という効果を得ることができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態１における固体撮像装置の断面図である。
【図２】従来例における固体撮像装置のブロック構成図である。
【図３】従来例における固体撮像装置の断面図である。
【図４】本発明の実施の形態２における固体撮像装置の断面図である。
【図５】本発明の実施の形態３における固体撮像装置の断面図である。
【図６】本発明の実施の形態４における固体撮像装置の断面図である。
【符号の説明】
【００３１】
１  ゲート電極
２  ソース・ドレイン拡散層
３  絶縁膜
４  容量形成電極
５  容量形成拡散層
６  電荷転送ゲート
７  フォトダイオード拡散層
８  フォトダイオード表面シールド層
９  半導体基板
【図１】
2005347655.tif 000003
【図２】
2005347655.tif 000004
【図３】
2005347655.tif 000005
【図４】
2005347655.tif 000006
【図５】
2005347655.tif 000007
【図６】
2005347655.tif 000008