(57)【要約】【課題】半導体パッケージの個片化において、切断時のバリの発生量を抑制すると共に、基板実装時の接続部への半田フィレット形成を促し、併せて半導体チップの放熱性を向上させた半導体パッケージを提供する。【解決手段】導体板から成るリードフレーム１に、半導体パッケージの配線パターンを多数個形成すると共に、隣接する配線パターンで共有可能な位置に長穴状のビアホール１３を形成し、半導体チップ２を搭載して配線した後にリードフレームの全体を樹脂封止し、上記ビアホール１３を半裁する切断線で切り分けることによりバリｂを抑制して半導体パッケージを製造する。また、リードフレームの半導体チップを搭載するステージ１１の実装面側に所定深さの放熱促進用の窪み１１ａを形成し、さらに半導体パッケージの下端面の外周部にフィレット促進用の隅部５を形成する。【選択図】      図６
2005093559.tif 000002
【特許請求の範囲】
【請求項１】
導体板から成るリードフレーム（１）に、半導体パッケージに適応させた配線パターンを多数個形成すると共に、隣り合う配線パターンで共有可能な位置にビアホール（１３）を形成し、
上記配線パターンの所定位置に半導体チップ（２）を搭載して配線した後にリードフレーム（１）の全体を樹脂封止し、
上記ビアホール（１３）を半裁する切断線で切り分けて製造したことを特徴とする半導体パッケージ。
【請求項２】
ビアホール（１３）を長穴状としたことを特徴とする請求項１記載の半導体パッケージ。
【請求項３】
リードフレーム（１）における配線パターン上に半導体チップ（２）を当接させるステージ（１１）を形成し、該ステージ（１１）の実装面側に所定深さの窪み（１１ａ）を形成したことを特徴とする請求項１又は２記載の半導体パッケージ。
【請求項４】
半導体パッケージの下端面の外周部に隅部（５）を形成したことを特徴とする請求項１、２又は３記載の半導体パッケージ。
【請求項５】
導体板から成るリードフレーム（１）に、半導体パッケージに適応させた配線パターンを多数個形成すると共に、隣り合う配線パターンで共有可能な位置にビアホール（１３）を形成し、配線パターンの所定位置に半導体チップ（２）を取付けて該リードフレーム（１）の全体を樹脂封止した後、前記ビアホール（１３）を半裁する切断線で切り分けて製造することを特徴とした半導体パッケージの製造方法。
【請求項６】
ビアホール（１３）を半裁する切断線で切り分ける工程において、
一旦、切り込み溝（５１）を形成した後に、その溝内をその幅より狭い切断幅をもって切り分けたことを特徴とする請求項５記載の半導体パッケージの製造方法。
【請求項７】
ビアホール（１３）を長穴状としたことを特徴とする請求項５、又は６記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、導電板からなるリードフレームによって配線パターンを形成して製造する半導体パッケージ及びその製造方法に関する。
【背景技術】
【０００２】
従来から、導体板から成るリードフレームに半導体パッケージの配線パターンの複数個を一定の規則で配列形成し、これに半導体チップを搭載して配線処理した後に、これら全体を樹脂で一括封止して成型し、固形後にダイシングブレード等により切断して１単位の半導体パッケージ毎に切り分ける（慣用的に、「個片化」と称されている。）大量生産方式の製造方法が行われていた。
【０００３】
この半導体パッケージの回路基板への取り付けは、通常、その表面に直付けして電気的接続と固定を兼ねたいわゆる面実装方式を採るため、その基板当接面（通常、下側面）には、半導体チップとワイヤリング接続したリード端子を樹脂体から露出させた形態を採るのが一般的である（例えば、特許文献１参照。）。
【特許文献１】特開２００３−３７２３６号公報（第４−５頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の面実装型の半導体パッケージは、所定の回路構成をした基板に直接当接させて半田付けにより固定するため、下端面に露出した端子部に、上記した切り分け時に生じたバリや切断屑により、半田付着時のフィレット未形成による導通不良や、当接面へのバリやゴミ付着による基板への当接不良が発生していた。この発生の増加は、半導体パッケージを実装した基板製品の不良率を増加させ、結果として、製品コストの上昇を招いていた。
【０００５】
切断時のバリを抑制する方法として、上記特許文献１に開示された発明（以下、「開示発明」）は、切断工程をダイシングブレードの幅を変えた２段階の切断工程（当該文献では、一次切断、二次切断）にて行っている。すなわち、完全に切断する工程（二次切断工程）の前に、一旦これより幅の狭いダイシングブレードにより所定厚みを残した切断用の溝を形成しておく工程（一次切断工程）を採っている。また、前記の一次切断と二次切断を逆にする方法も開示している。
【０００６】
上記開示発明では、この２段階の切断工程を採ることによりバリの発生を抑制できると主張するが、バリの発生は切断するリードフレームの断面厚さばかりでなく、その切断長さにも影響されるため、一次、二次の合計の切断長さが変わらない以上、バリの抑制効果が半減していた。このため、端子部の導通不良や実装時の当接不良による不良品発生率の解消の効果は低いのが実状であった。
【０００７】
また、開示発明では端子部の側面にいわゆる隅部を形成しているが、これにより実装時の半田の付着表面積が若干ながら向上して固着時の強度向上に寄与すると主張するが、これも信頼性向上の観点からすると十分なものではなかった。
さらには、半導体チップの放熱性を考慮しているとは言い難いものである。
［目的］
【０００８】
そこで、本願発明は、上記課題に着目し、その解決を図るべく、所定の配線パターンの形成に剛性及び導電性の高い薄板状のリードフレームを用い、これに隣接する半導体パッケージ間で共有するビアホール（非貫通型の開孔を言い、「ブラインドビア」とも言う。）を配置して、これに沿って半裁（半分に切り分けること。）してリード端子を形成することとし、かかる形成方法により、切り分け時の切断厚さ及び長さを減らしてバリの発生量を抑制すると共に、発生したバリの回避空間を設けてリード端子の接続部に完全な半田フィレット形成を促して良好な導通を図り、併せてビアホール形成と共に半導体チップの当接面（または搭載面）となるリードフレームに窪みを設けて半導体チップの放熱性を向上させることを目的とした。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本願発明にかかる半導体パッケージは、以下のように構成している。
すなわち、導体板から成るリードフレーム（１）に、半導体パッケージに適応させた配線パターンを多数個形成すると共に、隣り合う配線パターンで共有可能な位置にビアホール（１３）を形成し、上記配線パターンの所定位置に半導体チップ（２）を搭載して配線した後にリードフレーム（１）の全体を樹脂封止し、上記ビアホール（１３）を半裁する切断線で切り分けて製造したことを特徴としている。
【００１０】
また、上記のビアホール（１３）を長穴状としたことを特徴としており、リードフレーム（１）における配線パターン上に半導体チップ（２）を当接させるステージ（１１）を形成し、該ステージ（１１）の実装面側に所定深さの窪み（１１ａ）を形成している。
【００１１】
さらに、半導体パッケージの下端面の外周部に隅部（５）を形成したことを特徴としている。
【００１２】
次に、本願発明にかかる半導体パッケージは以下の方法により製造している。
導体板から成るリードフレーム（１）に、半導体パッケージに適応させた１種又は２種以上の配線パターンを多数個形成すると共に、隣り合う配線パターンで共有可能な位置に長穴状のビアホール（１３）を形成し、配線パターンの所定位置に半導体チップ（２）を取付けて該リードフレーム（１）の全体を樹脂封止した後、前記ビアホール（１３）を半裁する切断線で切り分けて製造することを特徴としている。
【００１３】
また、ビアホール（１３）を半裁する切断線で切り分ける工程において、一旦、切り込み溝（５１）を形成した後に、その溝内をその幅より狭い切断幅をもって切り分けたことを特徴としている。
【００１４】
なお、特許請求の範囲の書類と上記の課題を解決するための手段の欄で記載した括弧付き符号は、発明の構成の理解を容易にするため参考として図面符号を付記したもので、この図面上の形態に限定するものでないことはもちろんである。
【発明の効果】
【００１５】
本願発明の半導体パッケージ及びその製造方法は、樹脂封止後の切断工程において、薄肉部を有するビアホールを半裁する構成をしているため、切断部分のリードフレームの厚さや長さが減少することになる。これにより、切断時のバリの発生量を抑制することが可能であると共、このバリや切断屑がビアホールに入り込むために基板への実装持の不具合発生率を低下させることが可能となる。
【００１６】
また、ビアホールを長穴状にしたことにより、切断代を大きく取ることが可能となり、これにより半導体パーケージの下端面の外周部に隅部を形成することと併せて、隅部の側端面にメッキ部を施すことが可能となり、実装時の半田にフィレットが形成し易く強固に基板に固定することが可能となる。
【００１７】
さらに、ステージに窪みを形成しているため、放熱効率が向上して実装後に半導体パッケージの稼働安定性が向上することになり、基板への実装時の当接面積の減少やゴミ等がこの窪みに入り込むため、不具合発生率を低下させることも可能となっている。
以上より、本願発明による産業界に対する貢献は顕著なものがある。
【発明を実施するための最良の形態】
【００１８】
以下、本願発明の最良の実施例について、図面に基づき詳細に説明する。
【実施例１】
【００１９】
図１は本実施例のビアホールが配置されたリードフレームを示す外観図であり、図２は本実施例のリードフレームに半導体チップの搭載状態を示す斜視図であり、図３は本実施例のリードフレームの樹脂封止状態を示す一部切欠き斜視図であり、図４は本実施例の半導体パッケージの切断工程を示す断面図であり、図５は本実施例の半導体パッケージの切断工程を示す断面図であり、図６は本実施例の半導体パッケージにおける切断後の状態を示す斜視図であり、図７は本実施例の半導体パッケージの実装面側を上にして示す外観斜視図であり、図８は本実施例の半導体パッケージの基板への実装状態を示す一部拡大断面図である。
【００２０】
本実施例の説明では、先に半導体パッケージの製造方法ついて詳細に説明する。
本実施例の半導体パッケージは、主に、以下の（１）〜（４）の工程により製造している。
【００２１】
（１）リードフレームの形成
先ず、本願発明の特徴の１つであるリードフレーム１について、図１に基づき、以下に詳述する。
当該リードフレーム１は、薄板状の導電板（本実施例では、最大厚さ約０．２ｍｍ程度の銅板）に、所望の半導体パッケージに適応させた配線パターンの多数個（図面上は４個を表示。）を行列状に一定の規則性をもって形成すると共に、隣り合う配線パターン間で共有可能な位置に、所定の厚さの底部１３ａを残した非貫通孔のいわゆるビアホール１３を形成している。このビアホール１３の開設は、リードフレーム１の実装面側（半導体パッケージにおける基板への当接面側）に開口するように行っている。そして、上記の配線パターンを図示した切断ラインＬに沿って配設した架橋部１４により個々を連結することにより、一枚の板体に構成している。
【００２２】
上記した各ビアホール１３、１３、・・は、半導体チップ２を搭載する部位に位置したステージ１１と、又は半導体チップ２とワイヤリングするリード端子１２と、それぞれ一体して形成してあり、その開口形は、長穴状または長方形状に形成している。このビアホール１３の開口形は、これに限定するのもではないが、少なくとも切断方向に直交する方向の径又は長さが後述する切り込み溝５１の形成用であるダイシングブレード６Ａの刃厚より長く設定することが好ましい。
【００２３】
また、ステージ１１の実装面側には、所定の深さ（例えば、リードフレーム厚さの約半分の深さ）の窪み１１ａを形成してあり、ステージ１１とリード端子１２のそれそれの外周部には薄肉部１５を形成している。
【００２４】
上記したステージ１１、窪み１１ａ、リード端子１２、ビアホール１３、架橋部１４、及び薄肉部１５の形成方法としては、本実施例では薄板状の導電板に既存技術であるフォトエッチング技術を採用して行っているが、この方法に限定するものではない。
【００２５】
なお、リードフレーム１の実装面の裏面側（半導体チップを搭載しワイヤリングする側、図１にあっては下面。）にはメッキ処理（図示省略、例えば、Ａｇ、Ａｕ等。）を施している。
【００２６】
ここで、半導体パッケージには、複数個の半導体チップを搭載させる場合もあるため、１の配線パターンは、１の半導体パッケージに対応するもので、１の半導体チップに対応するものではない。また、リードフレーム１への配線パターンの形成は、一種類に限定するものではなく、必要であれば複数種を一定の規則性を持たせて多数個を形成するようにしてもよい。
【００２７】
（２）半導体チップの搭載とワイヤリング工程
次に、図２に示すように、上記リードフレーム１のステージ１１面の反窪み側に半導体チップ２を載置して接着固定させた後、半導体チップ２の各電極２１、２１、・・と所定のリード端子１２、１２、・・とをワイヤ２２（例えば、金細線等。）でワイヤリング（結線）する。
【００２８】
（３）樹脂封止工程
そして、図３に示すように、リードフレーム１の半導体チップ搭載側をモールド樹脂３（例えば、エポキシ樹脂等。）で樹脂封止する。この工程においては、それぞれのビアホール１３は非貫通孔であり、樹脂封止を半導体チップ搭載側から行うため、その内部にはモールド樹脂３が進入しないが、上述したリードフレーム１の薄肉部１５は、リードフレーム１の実装面と面一になるまでモールド樹脂３が進入しているため、モールド樹脂３に取り込まれて一体化することになる。
【００２９】
かかる構成を採ることにより、個片化した場合にステージ１１やリード端子１２のモールド樹脂３からの脱落を防止すると共に、個片化後の半導体パッケージの実装面側にステージ１１ａの窪み１１ａやビアホール１３の開口端面が露出した形態となる。
【００３０】
なお、モールド樹脂３の形成は、従来の一般的手法である、モールド金型を利用したトランスファモールド法等によって行っている。
【００３１】
（４）切り込み溝形成及びメッキ工程
モールド樹脂３の固形後には、図４に示すように、先ず、リードフレーム１の実装面側からステージ１１及びリード端子１２のビアホール１３を半裁する切断ラインＬに沿って、ダイシングブレード６Ａにより所定深さの切り込み溝５１を形成する。そして、切り込み溝５１の形成時に発生する微少のバリをホーニング処理により除去し、ステージ１１やリード端子１２のモールド樹脂３からの露出した部分にメッキ処理（例えば、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｂｉ、Ａｕ等。）を施す。
【００３２】
なお、上記のホーニング処理は、切り込み溝５１の形成工程において発生するバリが微少であるために省略可能であるが、後のメッキ処理を考慮して本実施例では行っている。また、この処理は半導体パッケージが完全に個片化されていない、つまりリードフレーム１が一体的な板体であるために既存の湿式ホーニング装置で実施可能となっている。
【００３３】
（５）個片化
最後に、図５に示すように、上記の切り込み工程のダイシングブレード６Ａより幅が狭いダイシングブレード６Ｂによってステージ１１及びリード端子１２のビアホール１３を半裁する切断ラインＬに沿って完全に切断し、それぞれの半導体パッケージＡに個片化している。
【００３４】
この時に発生するバリｂは、ステージ１１及びリード端子１２にビアホール１３が形成されていることにより、切断ラインＬ内のリードフレーム１における薄肉部分である底部１３ａの割合が増加するためにバリｂが発生し易い厚肉部分が減少し、その発生が抑制されることになる。
【００３５】
例え、バリｂが発生したとしても、図６に示すように、その大部分や切断屑までもがビアホール１３の内部に入り込むことで実装時の傾きなどによる当接不良等の不具合率を減少させている。
【００３６】
また、切り込み溝５１の位置をその幅より狭い刃厚のダイシングブレード６Ｂで切断しているため、個片化した半導体パッケージＡの下端面の外周部には段差状の隅部５が形成されると共に、半裁されたビアホール１３の隅部の側端面にもメッキ部４（図６の斜線部分）が残ることになる。
【００３７】
以上の方法で製造された半導体パッケージＡは、図７に示すように、その側周面側にそれぞれステージ１１とリード端子１２と一体化し、かつ半裁されたビアホール１３が配置されることになる。このビアホール１３が配置されていることにより、切断長さにおける薄肉部分が多くなり、バリの発生を抑制することができると共に、発生したバリの大部分がビアホール１３の内側に入り込むため、基板ｄへの実装時において、当接不良等の不具合が減少し、より実装の安定性が増すことになる。
【００３８】
また、ステージ１１の実装面側には窪み１１ａが形成されている。これにより、ステージ１１の露出部分の表面積が増加するため、従来より半導体チップ２の放熱性が向上する。
【００３９】
さらに、半導体パッケージＡの実装面側の外周部には、段差状の隅部５が形成されている。これにより、基板ｄとの半田付けにおいて、図８に示すように、ビアホール内及び基板ｄから僅かに離隔した隅部５へ半田ｈが侵入すると共に、隅部の一部に残ったメッキ部４により、いわゆる半田乗りが良くなって良好なフィレットが形成され、接続の確実化を図ることができる。
【図面の簡単な説明】
【００４０】
【図１】本実施例のビアホールが配置されたリードフレームを示す外観図である。
【図２】本実施例のリードフレームに半導体チップの搭載状態を示す斜視図である。
【図３】本実施例のリードフレームの樹脂封止状態を示す一部切欠き斜視図である。
【図４】本実施例の半導体パッケージの切断工程を示す断面図である。
【図５】本実施例の半導体パッケージの切断工程を示す断面図である。
【図６】本実施例の半導体パッケージにおける切断後の状態を示す斜視図である。
【図７】本実施例の半導体パッケージの実装面側を上にして示す外観斜視図である。
【図８】本実施例の半導体パッケージの基板への実装状態を示す一部拡大断面図である。
【符号の説明】
【００４１】
Ａ  半導体パッケージ
１  リードフレーム
１１  ステージ
１１ａ  窪み
１２  リード端子
１３  ビアホール
１３ａ  底部
１４  架橋部
１５  薄肉部
２  半導体チップ
２１  電極
２２  ワイヤ
３  モールド樹脂
４  メッキ部（半導体パッケージの実装面側の）
５  隅部
５１  切り込み溝
６Ａ  ダイシングブレード（切り込み用）
６Ｂ  ダイシングブレード（個片化用）
ｂ  バリ（切断時の）
ｄ  基板
ｈ  半田（実装用）
Ｌ  切断ライン
【図１】
2005093559.tif 000003
【図２】
2005093559.tif 000004
【図３】
2005093559.tif 000005
【図４】
2005093559.tif 000006
【図５】
2005093559.tif 000007
【図６】
2005093559.tif 000008
【図７】
2005093559.tif 000009
【図８】
2005093559.tif 000010