(57)【要約】【課題】  基板の製品仕掛り時間（ＴＡＴ）を短縮させることである。【解決手段】  クリーンルームに、基板Ｗの各処理装置Ａ〜Ｄをその工程順に配置すると共に、各処理装置Ａ〜Ｄに対して並設された基板受渡し列Ｌ1 に、主基板カセット１を介して基板Ｗの受渡しを行うための基板受渡し装置Ｅa,Ｅb を配設し、前記各処理装置Ａ〜Ｄに対して基板Ｗを、工程順に１枚ずつ、連続して処理させる。【選択図】        図１
2005150199.tif 000002
【特許請求の範囲】
【請求項１】
多数工程を順次経て基板に半導体素子を成形する半導体製造装置において、各工程の処理を行うために工程順に配置された多数の処理装置から成る処理装置群に沿って前記基板を搬送する方法であって、
前記基板は、前記各処理装置の間に配置された第１仮置き台に一旦仮置きした後に、各処理装置に対応して配置された基板受渡し装置により取り出して後工程の処理装置に１枚ずつ搬送することを特徴とする基板搬送方法。
【請求項２】
多数工程を順次経て基板に半導体素子を成形する半導体製造装置において、各工程の処理を行うために工程順に配置された多数の処理装置から成る処理装置群に沿って前記基板を搬送する方法であって、
前記基板の搬送経路は、前記基板に対して各工程の処理を順次行うために、前記各処理装置の間に配置された第１仮置き台を介して後工程側に順次搬送される正規搬送路と、
処理途中の基板に付帯処理を行うために、前記第１仮置き台、又は前記第１仮置き台とは別の第２仮置き台と付帯処理装置との間で基板を往復搬送させるバイパス搬送路とを有することを特徴とする基板搬送方法。
【請求項３】
多数工程を順次経て基板に半導体素子を成形する半導体製造装置において、各工程の処理を行うために工程順に配置された多数の処理装置から成る処理装置群に沿って前記基板を搬送する装置であって、
搬送中の基板を一時的に仮置きするために、前後の工程を担当する各処理装置の間に配置された多数の第１仮置き台と、
前工程側の第１仮置き台から取り出した基板を当該処理装置で処理した後に、前記第１仮置き台に隣接する後工程側の別の第１仮置き台に基板を搬送するための多数の基板受渡し装置とを備え、
前記第１仮置き台を介して処理途中の基板を１枚ずつ、順次後工程側に搬送することを特徴とする基板搬送装置。
【請求項４】
前記第１仮置き台は、複数枚の基板を仮置きできることを特徴とする請求項３に記載の基板搬送装置。
【請求項５】
前記第１仮置き台は多段収納構造であって、先入れ先出し方式で搬入出されることを特徴とする請求項４に記載の基板搬送装置。
【請求項６】
基板の正規搬送経路の所望位置に前記第１仮置き台とは別に配置された付帯処理装置専用の第２仮置き台と、前記第２仮置き台から取り出した基板を付帯処理装置までバイパス搬送するための基板バイパス搬送車とを備えていることを特徴とする請求項３ないし５のいずれかに記載の基板搬送装置。
【請求項７】
前記第２仮置き台に仮置きされた基板は、第２仮置き台そのものの搬送により行うことを特徴とする請求項６に記載の基板搬送装置。
【請求項８】
多数の処理装置から成る処理装置群は、正規搬送路に沿って二分割されて対向配置され、二分割された各処理装置群の間がバイパス搬送路となっていることを特徴とする請求項３ないし７のいずれかに記載の基板搬送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多数工程を順次経て基板に半導体素子を成形する半導体製造装置において、各工程の処理を行うために工程順に配置された多数の処理装置から成る処理装置群に沿って前記基板を搬送する方法、及び装置に関するものである。
【背景技術】
【０００２】
基板に成形される半導体素子は、連続した異なる複数の工程を一工程群とした場合に、同一又は近似の複数の工程群を経て多層となって基板に成形されるものが多い。
【０００３】
例えば、図１４に示される基板Ｗでは、洗浄装置Ａによって基板Ｗの表面を洗浄した後、ＣＶＤ装置Ｂにより、その表面に酸化膜５１を形成する。その後、フォト装置Ｃによって、前記酸化膜５１に感光剤５２を塗布し、露光パターンに従って露光し、現像する。次に、エッチング装置Ｄによって露光パターン以外の部分を溶かし、更に、感光剤５２を取り除く。これにより、基板Ｗの表面に、第１層の半導体素子が成形される。ある種の基板Ｗでは、その表面に半導体素子が多層に亘って成形されるものがあり、また、各層の成形工程も、図１４に示されるものとは異なる場合もある。
【０００４】
このため、図１５に示されるように、半導体素子の各層を成形する複数の工程群のうち、同一又は近似の工程を処理する複数の処理装置Ａ〜Ｄを並列状態で配置したり、或いは並列状態で配置したものを対向配置させ、各層において同一又は近似の処理を行う「ベイ」と称される処理装置群をまとめて１箇所に配置させ、各層の工程数に対応する複数の「ベイ」を異なる場所に設置して行われている（例えば、特許文献１参照）。
【０００５】
そして、基板の搬送に関しては、多数枚の基板がカセットに収納された状態で行われ、全ての工程において、カセットに収納された多数枚の基板はまとめて同一処理（バッチ処理）が行われる。各ベイ間における基板群（カセットに収納された多数枚の基板を意味する）の移動は、各ベイ間を結ぶ専用の搬送車によって行われる。基板に半導体素子を多層にして成形するには、基板群は、各層毎に相前後する工程の各ベイ間を何回も往復することとなる。なお、図１５において、５４は、カセットを仮置きするためのストッカである。
【０００６】
このように、上記した「ベイ方式」は、多数枚の基板をまとめて各工程毎にバッチ処理するために、製造ラインに基板を投入してから、全工程の処理を終えて完成品（製品）となるまでに要する製造ライン内での全待機時間を含んだ時間（製品仕掛り時間Ｔ12）は、相当に長くなる（図１０参照）。この結果、製造ライン内に多数の仕掛り品（製造途中の未完成品）が在庫状態となって製造ライン内に滞留するため、受注後から起算して発注主に完成品を納入できるまでの期間であるリードタイム（納期）が長くなる。このため、短納期の製品の製造には不適である。また、製品仕掛り時間Ｔ12が長いことは、製品として計上できずに、製造ライン内に恰も在庫のように滞留している未完成品の数（仕掛り在庫）が多いために、経営面からは投下資本の回転率（回収率）が悪くなる。更に、近時では、基板も大きくなり、それに伴って高価になるため、上記の問題は一層、顕著になっている。なお、「製品仕掛り時間」及び「仕掛り在庫」は、それぞれ「ＴＡＴ（Turn Around Time）」、「ＷＩＰ（Work-in-process)」と称されており、前者の略称「ＴＡＴ」は、以下の説明で使用する。
【特許文献１】特開２００２−２６１０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、半導体製造装置において、基板の製品仕掛り時間（ＴＡＴ）が短くなるようにすることを課題としている。
【課題を解決するための手段】
【０００８】
上記課題を解決するための請求項１の発明は、多数工程を順次経て基板に半導体素子を成形する半導体製造装置において、各工程の処理を行うために工程順に配置された多数の処理装置から成る処理装置群に沿って前記基板を搬送する方法であって、前記基板は、前記各処理装置の間に配置された第１仮置き台に一旦仮置きした後に、各処理装置に対応して配置された基板受渡し装置により取り出して後工程の処理装置に１枚ずつ搬送することを特徴としている。
【０００９】
この発明により、後述の請求項３とほぼ同一の作用効果が奏される。
【００１０】
請求項２の発明は、多数工程を順次経て基板に半導体素子を成形する半導体製造装置において、各工程の処理を行うために工程順に配置された多数の処理装置から成る処理装置群に沿って前記基板を搬送する方法であって、前記基板の搬送経路は、前記基板に対して各工程の処理を順次行うために、前記各処理装置の間に配置された第１仮置き台を介して後工程側に順次搬送される正規搬送路と、処理途中の基板に付帯処理を行うために、前記第１仮置き台、又は前記第１仮置き台とは別の第２仮置き台と付帯処理装置との間で基板を往復搬送させるバイパス搬送路とを有することを特徴としている。
【００１１】
この発明により、後述の請求項５とほぼ同一の作用効果が奏される。
【００１２】
請求項３の発明は、多数工程を順次経て基板に半導体素子を成形する半導体製造装置において、各工程の処理を行うために工程順に配置された多数の処理装置から成る処理装置群に沿って前記基板を搬送する装置であって、搬送中の基板を一時的に仮置きするために、前後の工程を担当する各処理装置の間に配置された多数の第１仮置き台と、前工程側の第１仮置き台から取り出した基板を当該処理装置で処理した後に、前記第１仮置き台に隣接する後工程側の別の第１仮置き台に基板を搬送するための多数の基板受渡し装置とを備え、前記第１仮置き台を介して処理途中の基板を１枚ずつ、順次後工程側に搬送することを特徴としている。
【００１３】
前工程の処理装置から後工程の処理装置に基板を搬送するのに、各処理装置の間に配置された第１仮置き台に基板を一旦仮置きし、前記第１仮置き台を介して基板受渡し装置により基板を順次後工程に搬送するので、各処理装置のタクトタイム（当該処理装置において連続処理される基板１個当たりの処理に要する時間、或いは連続処理される基板の当該処理装置に対する投入時間間隔又は当該処理装置からの排出時間間隔）に多少のずれがあっても、各基板受渡し装置は、相前後する工程の基板受渡し装置の動きと同期させることなく（連動させることなく）、独自に基板の受け渡し（搬送）を行える。
【００１４】
相前後する各基板受渡し装置の間で処理途中（全工程のうち特定の工程までの処理を終え、残りの工程の処理を残している状態を意味する）の基板を直接に受け渡すことは、基板を損傷させたり、或いは基板受渡し装置の構造が複雑になったりする問題があるが、第１仮置き台を介して処理中の基板を後工程に搬送するので、上記各問題が解消される。
【００１５】
工程順に配置された処理装置群に沿って基板を１枚ずつ流して、多工程の処理を行う方式であるので、製品仕掛り時間が短くなる。このため、多数枚の基板をまとめて同一処理を行った後に、次の処理を同様にまとめて行う「ベイ方式」に比較して、前記製品仕掛り時間が著しく短くなると共に、製造ライン内に仕掛り品（未完成品）となって滞留する基板の数も激減されるため、リードタイム（納期）が短くなって、短納期、或いは即納期に対応可能となる。この結果、上記した基板搬送方法に特徴を有する半導体の製造方法を経営面から見ると、投下資本の回収（回転）がはやくなって、資本回転率（回収率）が高まる。
【００１６】
請求項４の発明は、請求項３の発明を前提として、前記第１仮置き台は、複数枚の基板を仮置きできることを特徴としている。この発明では、後工程の処理装置が一時的に故障した場合等において、前工程の処理装置での処理を終えた処理途中の基板を処理装置内、或いは受渡し装置内に滞留させることなく、これらの各装置から出してまとめて仮置きできる。
【００１７】
請求項５の発明は、請求項４の発明を前提として、前記第１仮置き台は多段収納構造であって、先入れ先出し方式で搬入出されることを特徴としている。この発明では、第１仮置き台に複数枚の基板が仮置きされても、先入れ先出し方式で搬入出されるため、他の基板に比較して特定の基板のみが製造ライン内に長時間滞留することにより発生する製品品質の低下等の発生を防止できる。
【００１８】
請求項６の発明は、請求項３ないし５のいずれかの発明を前提として、基板の正規搬送経路の所望位置に前記第１仮置き台とは別に配置された付帯処理装置専用の第２仮置き台と、前記第２仮置き台から取り出した基板を付帯処理装置までバイパス搬送するための基板バイパス搬送車とを備えていることを特徴としている。
【００１９】
付帯処理がされる処理途中の基板は、基板受渡し装置により第２仮置き台に仮置きされた後に、基板バイパス搬送車に受け渡されて付帯処理装置までバイパス経路を経て搬送され、処理後においては、前記基板バイパス搬送車により、次の工程の処理が可能な位置に配置された第２仮置き台まで搬送されて仮置きされる。その後は、付帯処理済の基板は、通常の基板と同様に正規搬送路を経て未処理の各工程順に搬送される。各工程のタクトタイムは、ほぼ一定に設定されているため、上記抜取りにより、抜取りの際、及び付帯処理を終えて正規搬送路に戻した際に、抜き取った工程を基準にしてその前後の工程において、所定枚数の処理を終えるまでタクトタイムを変化させることにより（抜取りの際には、後工程のタクトタイムを短くし、元に戻す際には、前工程のタクトタイムを短くすることにより）、それ以後は元のタクトタイムとなってスムーズに処理される。
【００２０】
ここで、特定の処理装置の故障等が原因で、抜取りを行う位置に配置された第１又は第２のいずれかの仮置き台に別の基板がストックされている場合には、付帯処理用の基板を抜き取った後に、前記抜取りに係る基板と同一処理を終えた別の基板を後工程に搬送する（流す）ことにより、後工程のタクトタイムを維持したままで、基板の処理を行える。
【００２１】
請求項７の発明は、請求項６の発明を前提として、前記第２仮置き台に仮置きされた基板は、第２仮置き台そのものの搬送により行うことを特徴としている。第２仮置き台の基板の搬入口と搬出口とは同一である設計が多く、しかも第２仮置き台は、正規搬送路とバイパス搬送路の間に配置されるため、第２仮置き台そのものを搬送することにより、搬入口（搬出口）を２箇所に設ける必要がなくなる。
【００２２】
請求項８の発明は、請求項３ないし７のいずれかの発明を前提として、多数の処理装置から成る処理装置群は、正規搬送路に沿って二分割されて対向配置され、二分割された各処理装置群の間がバイパス搬送路となっていることを特徴としている。バイパス搬送路は、その両側の処理装置群の双方に対応しているため、正規搬送路が直線の場合に比較して、その長さが半分となって、基板バイパス搬送車により基板を付帯処理装置と第２仮置き台との間で搬送に要する時間が短くなる。
【発明の効果】
【００２３】
本発明は、多数工程を順次経て基板に半導体素子を成形する半導体製造装置において、各工程の処理を行うために工程順に配置された多数の処理装置から成る処理装置群に沿って前記基板を搬送する方法であって、前記基板は、前記各処理装置の間に配置された第１仮置き台に一旦仮置きした後に、各処理装置に対応して配置された基板受渡し装置により取り出して後工程の処理装置に１枚ずつ搬送することを特徴としている。このため、各処理装置のタクトタイムに多少のずれがあっても、各基板受渡し装置は、相前後する工程の基板受渡し装置の動きと同期させることなく（連動させることなく）、独自に基板の受け渡し（搬送）を行える。また、工程順に配置された処理装置群に沿って基板を１枚ずつ流して、多工程の処理を行う方式であるので、製品仕掛り時間が短くなると共に、製造ライン内に仕掛り品（未完成品）となって滞留する基板の数も激減されるため、リードタイム（納期）が短くなって、短納期、或いは即納期に対応可能となる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の最良実施例を挙げて、本発明を更に詳細に説明する。図１は、半導体製造装置Ｕの全体平面図、図２は同じく正面図、図３は第１群の処理装置Ａ〜Ｄにおける正規搬送路の基板Ｗの流れを示す平面図、図４は第１洗浄装置Ａ11とＣＶＤ装置Ｂ1 の平面図、図５は主基板カセット１から基板Ｗが搬出される状態を示す正面断面図、図６は第１群の処理装置Ａ〜Ｄにおけるバイパス搬送路の基板Ｗの流れを示す平面図である。
【実施例１】
【００２５】
最初に、半導体製造装置Ｕの全体構成について説明する。図１に示されるように、この半導体製造装置Ｕは、基板Ｗに５層に亘って半導体素子を成形させるためのものであり、第１層成形工程Ｐ1 から第５層成形工程Ｐ5 までの５つの工程群を構成する各処理装置Ａ〜Ｄは、クリーンルームの設計効率を考慮して、２つの群に分かれて設置されている。即ち、工程順に配列された各処理装置Ａ〜Ｄは、クリーンルームの広さに対応して第１及び第２の２つの群に分かれていて、更に、各群の処理装置Ａ〜Ｄは、相対向する形態で２列の分割状態で配設されている。前記第１層成形工程Ｐ1 には、処理工程順に、第１洗浄装置Ａ11、ＣＶＤ装置Ｂ1 、第２洗浄装置Ａ12、フォト装置Ｃ1 、エッチング装置Ｄ1 が、装置配列方向Ｑに沿ってほぼ一直線上に配設されている。同様に、第２層成形工程Ｐ2 には、処理工程順に、第１洗浄装置Ａ21、第１ＣＶＤ装置Ｂ21、第２ＣＶＤ装置Ｂ22、第２洗浄装置Ａ22、フォト装置Ｃ2 、エッチング装置Ｄ2 が配設されている。第３層成形工程Ｐ3 には、処理工程順に、第１洗浄装置Ａ31、ＣＶＤ装置Ｂ3 、第２洗浄装置Ａ32、フォト装置Ｃ3 、エッチング装置Ｄ3 が、第１及び第２の各群に跨がって配設されている。第４層成形工程Ｐ4 には、処理工程順に、洗浄装置Ａ4 、ＣＶＤ装置Ｂ4 、フォト装置Ｃ4 、エッチング装置Ｄ4 が配設されている。第５層成形工程Ｐ5 には、処理工程順に、洗浄装置Ａ5 、ＣＶＤ装置Ｂ5 、フォト装置Ｃ5 、エッチング装置Ｄ5 が配設されている。相対向する各処理装置群の間には、装置配列方向Ｑに沿って、２本の基板受渡し列Ｌ1 と、２本の基板仮置き台列Ｌ2 と、１本のバイパス搬送列Ｌ3 とが設けられている。そして、各群の終端部に、付帯処理装置の一例である各検査装置Ｍa,Ｍb が配設されている。
【００２６】
即ち、相対向する各処理装置Ａ〜Ｄに近接して、各基板受渡し列Ｌ1 が設けられていて、各処理装置Ａ〜Ｄに対応する基板受渡し装置Ｅa,Ｅb が配設されている。前記基板受渡し列Ｌ1 の内側には、各基板仮置き台列Ｌ2 が配設されていて、各処理装置Ａ〜Ｄどうしの間に、それぞれ主基板カセット１（第１仮置き台）が固定状態で設置されている。この主基板カセット１は、処理途中の基板Ｗを、次工程の処理装置Ａ〜Ｄに受け渡すために、該基板Ｗを一旦収納して仮置きするためのものである。このため、多数枚の基板Ｗを多段に収納可能であり、しかも、先入れ先出し方式（後述）により、任意の基板Ｗの搬入出が可能である。ここで、「処理途中」とは、全工程のうち特定の工程までの処理を終え、残りの工程の処理を残している状態を意味する。
【００２７】
また、前記各基板仮置き台列Ｌ2 で、特定の処理装置Ａ〜Ｄと対応する部分には、処理途中の基板Ｗの抜取り検査を行うために、当該基板Ｗを収納させるための検査用基板カセット２（第２仮置き台）が載置されている。この検査用基板カセット２は、バイパス搬送列Ｌ3 に設けられたバイパス搬送車３により、第１及び第２の各群の検査装置Ｍa,Ｍb に搬送される（後述）。更に、前記基板仮置き台列Ｌ2 の始端部と終端部には、前工程から搬送された基板Ｗ、及び次工程へ搬送される基板Ｗを収納するための搬送用基板カセット４が載置される。なお、図１において、各主基板カセット１には斜線を施し、各検査用基板カセット２には対角線を施し、また、各搬送用基板カセット４には、前記主基板カセット１と逆方向の斜線を施すことによって、それらを区別する。
【００２８】
そして、対向配置された２本の基板仮置き台列Ｌ2 の間には、バイパス搬送列Ｌ3 が設けられていて、装置配列方向Ｑに沿って自走可能なバイパス搬送車３が配設されている。上記した２本の基板受渡し列Ｌ1 に装着された各基板受渡し装置Ｅa,Ｅb 、各基板仮置き台列Ｌ2 に設けられた各基板カセット１，２，４、及びバイパス搬送列Ｌ3 に配設されたバイパス搬送車３により、基板搬送装置Ｓが形成されている。なお、図１において、Ｍａは、第１群における基板Ｗの検査装置であり、Ｍｂは、第２群における基板Ｗの検査装置である。また、Ｍｃは、最終工程（第５層成形工程Ｐ5)終了後の基板Ｗの検査装置である。ここで、検査装置Ｍa,Ｍb に対応して設置された複数個の検査用基板カセット２は、各処理装置Ａ〜Ｄの途中工程で抜き取られた基板Ｗを搬送し、検査装置Ｍa,Ｍb に受け渡す状態のものを示している。
【００２９】
また、図１及び図２に示されるように、第１群の各処理装置Ａ〜Ｄと、第２群の各処理装置Ａ〜Ｄは、平面視において、それぞれの処理装置Ａ〜Ｄの装置配列方向Ｑと直交する方向に沿って設けられたレール搬送車５によって接続されている。このレール搬送車５は、各基板仮置き台列Ｌ2 の始端部又は終端部との間で、搬送用基板カセット４の受渡しを行う機能を有している。第１群の処理装置Ａ〜Ｄによって所定の処理が施された基板Ｗは、搬送用基板カセット４に収納された状態でレール搬送車５に受け渡される。そして、第２群の処理装置Ａ〜Ｄに搬送され、基板仮置き台列Ｌ2 の始端部に載置される。
【００３０】
本実施例の半導体製造装置Ｕは、基板Ｗが、製造ラインに１枚ずつ流されて処理される形態（枚葉処理）である［これに対して、従来のベイ方式は、多数枚の基板Ｗがまとめて処理される形態（バッチ処理）である］。即ち、図３に示されるように、１枚の基板Ｗが、基板搬送装置Ｓによって、各処理装置Ａ〜Ｄの間を搬送される。特定の処理装置Ａ〜Ｄによって処理が施された基板Ｗは、当該処理装置Ａ〜Ｄに対応して配設されている基板受渡し装置Ｅa,Ｅb によって当該処理装置Ａ〜Ｄから搬出され、主基板カセット１に収納され、一時的に仮置きされる。前記主基板カセット１に仮置きされた基板Ｗは、次工程の処理装置Ａ〜Ｄに対応して配設されている基板受渡し装置Ｅa,Ｅb によって、当該処理装置Ａ〜Ｄに搬送される。この作用が繰り返されることによって、前記基板Ｗに所定の処理が施される。図３における各矢印は、１枚の基板Ｗに施される処理の流れ（動線）を示している。なお、本明細書では、上記した基板Ｗの搬送経路を「正規搬送路」と記載する。
【００３１】
上記した基板搬送装置Ｓにおける正規搬送路について、詳細に説明する。ここで、第１〜第５の各層成形工程Ｐ1 〜Ｐ5 における各処理装置Ａ〜Ｄ間の基板搬送装置Ｓの作用（各処理装置Ａ〜Ｄと基板受渡し装置Ｅとの間における基板Ｗの受渡し作用）は、いずれの工程においてもほぼ同一なので、本明細書では、第１層成形工程Ｐ1 における基板Ｗの受渡し作用について説明する。図４に示されるように、本実施例の基板搬送装置Ｓにおける基板受渡し列Ｌ1 には、各処理装置Ａ〜Ｄに対応して、２種類の基板受渡し装置Ｅa,Ｅb のうちのいずれかが配設されている。ここで、各処理装置Ａ〜Ｄに対して、いずれの基板受渡し装置Ｅa,Ｅb が使用されるかは、当該処理装置Ａ〜Ｄによって定められる。即ち、洗浄装置Ａやフォト装置Ｃのように、基板Ｗが通常の雰囲気で処理される場合には基板受渡し装置Ｅａが使用され、ＣＶＤ装置Ｂやエッチング装置Ｄのように、基板Ｗが真空の雰囲気で処理される場合には、処理中にそれらの搬入出開口を閉じておく必要があるため、基板受渡し装置Ｅｂが使用される。このため、第１層成形工程Ｐ1 において、基板受渡し装置Ｅａは、第１及び第２の各洗浄装置Ａ11，Ａ12とフォト装置Ｃ1 に対応して設けられていて、同じく基板受渡し装置Ｅｂは、ＣＶＤ装置Ｂ1 とエッチング装置Ｄ1 に対応して設けられている（図３参照）。
【００３２】
図２及び図４に示されるように、各基板受渡し装置Ｅa,Ｅb は、床面に敷設された一対のガイドレール１１にガイドされて、装置配列方向Ｑに沿って自走可能である。しかも、それらのベース６a,６b は、水平面内で回転可能であると共に、昇降自在である。そして、前記基板受渡し装置Ｅａを構成するベース６ａには、基板Ｗを吸着して搬入出するための真空吸着装置７と、搬入出される基板Ｗを支持するための複数本の支持ローラ８とが設けられている。前記真空吸着装置７は、例えば、ボールねじを駆動回転させることにより、進退される。また、基板受渡し装置Ｅｂを構成するベース６ｂには、基板Ｗを持ち上げて搬入出するための支持アーム９が一対にして設けられている。
【００３３】
図３及び図４に示されるように、第１洗浄装置Ａ11に対応して設けられた基板受渡し装置Ｅａは、搬送用基板カセット４に収納された基板Ｗを搬出して（引き出して）、第１洗浄装置Ａ11に搬入させると共に、洗浄処理が終了した基板Ｗを、第１洗浄装置Ａ11から搬出して、第１洗浄装置Ａ11とＣＶＤ装置Ｂ1 との間に設置された主基板カセット１に収納させるという機能を有している。そして、ＣＶＤ装置Ｂ1 に対応して配設された基板受渡し装置Ｅｂは、前記主基板カセット１に収納された基板Ｗを搬出して、ＣＶＤ装置Ｂ1 に搬入させると共に、前記ＣＶＤ装置Ｂ1 での処理が終了した基板Ｗを、当該ＣＶＤ装置Ｂ1 から搬出し、ＣＶＤ装置Ｂ1 と第２洗浄装置Ａ12との間に設置された主基板カセット１に収納させるという機能を有している。このため、基板受渡し装置Ｅａと基板受渡し装置Ｅｂの各走行範囲Ｒa,Ｒb は、主基板カセット１の部分で重複している。
【００３４】
このように、主基板カセット１に収納された基板Ｗは、いずれかの基板受渡し装置Ｅa,Ｅb によって搬出され、各処理装置Ａ〜Ｄに搬入される。また、各処理装置Ａ〜Ｄによる処理が終了した基板Ｗは、いずれかの基板受渡し装置Ｅa,Ｅb によって搬出され、後工程側の主基板カセット１に収納される。以下、上記の工程が繰り返されることによって、基板Ｗに各処理装置Ａ〜Ｄによる処理が施される。このため、前記主基板カセット１に収納されている基板Ｗの枚数は、通常の場合（換言すれば、各処理装置Ａ〜Ｄが順調に作動している場合）には、１枚である。
【００３５】
主基板カセット１について説明する。図５に示されるように、本実施例の主基板カセット１は直方体枠状であり、基板Ｗを搬入出させるために、基板受渡し装置Ｅa,Ｅb と対向する面が開口されている。そして、その幅方向（装置配列方向Ｑ）に沿って、複数本のワイヤ１２が張力付与状態で取付けられている。これらのワイヤ１２は、高さ方向に所定間隔で取付けられていて、各段に前記ワイヤ１２を棚板とする基板収納棚１３が形成されている。これにより、１個の主基板カセット１に、複数枚の基板Ｗを多段にして収納することができる。しかも、この主基板カセット１は、先入れ先出し方式（First-in First-out）である。即ち、その側方から昇降アーム１４を、主基板カセット１内に出入りさせることにより、任意の段の基板収納棚１３に収納されている基板Ｗを、各ワイヤ１２から僅かに離脱させることができる。このため、任意の基板Ｗの搬入出が可能である。この結果、何らかの原因（各処理装置Ａ〜Ｄの故障等）で、前記主基板カセット１に２枚以上の基板Ｗが収納されても、先に処理が終了した基板Ｗを先に取り出すことができ、処理途中の基板Ｗが長時間に亘って放置されることにより発生する製品品質の低下等を防止できる。このように、本発明における主基板カセット１は、受け渡される基板Ｗを一時的に仮置きするという機能だけでなく、各処理装置Ａ〜Ｄが故障した場合等に、これよりも上流側の工程に滞留している基板Ｗを、製造ラインの流れから離脱させて、一時的に収納するという機能、即ち、製造ラインの緩衝機能をも有している。
【００３６】
これに対して、検査用基板カセット２と搬送用基板カセット４は、シーケンシャル方式の例である。図２に示されるように、上記した主基板カセット１と同様に、各ワイヤ１２によって、基板収納棚１３が多段にして設けられていると共に、各基板カセット２，４の直下に、昇降可能なローラ付フレーム１５が設けられている。これらの基板カセット２，４に収納された基板Ｗを搬入出する場合には、前記ローラ付フレーム１５を上昇させて、最下段の基板収納棚１３に収納されている基板Ｗをワイヤ１２から離脱させる。この状態で、基板受渡し装置Ｅa,Ｅb を構成する真空吸着装置７又は支持アーム９により、前記基板Ｗを搬入出させる。この構成の基板カセット２，４の場合、基板Ｗを上昇させる手段（ローラ付フレーム１５）の構成が簡単になるという利点がある。また、この検査用基板カセット２は、主基板カセット１と同じ方式（先入れ先出し方式）の基板カセットであってもよく、この場合には、基板Ｗの検査工程でのランダムアクセスが可能になる。
【００３７】
次に、基板搬送装置Ｓにおけるバイパス搬送路について説明する。半導体製造装置Ｕでは、基板Ｗの抜取り検査を行うために、所定の工程から処理途中の基板Ｗが抜き取られる場合がある。前記バイパス搬送路は、抜き取られた基板Ｗを、各群の検査装置Ｍa,Ｍb に搬送するためのものである。例えば、本実施例の第１層成形工程Ｐ1 では、図６に示されるように、第１層成形工程Ｐ1 におけるフォト装置Ｃ1 及びエッチング装置Ｄ1 と対応する基板仮置き台列Ｌ2 の部分に、それぞれ抜き取った基板Ｗを収納するための検査用基板カセット２が設置されている。これは、本実施例の第１層成形工程Ｐ1 では、フォト装置Ｃ1 による処理が終了した基板Ｗ、或いは、エッチング装置Ｄ1 による処理が終了した基板Ｗに対して抜取り検査が行われることを意味している。
【００３８】
図２に示されるように、バイパス搬送路を構成するバイパス搬送列Ｌ3 には、装置配列方向Ｑに沿って一対のガイドレール１６が敷設されていて、該ガイドレール１６にバイパス搬送車３が配設されている。このバイパス搬送車３は、前記ガイドレール１６にガイドされて自走可能である。また、このバイパス搬送車３には、カセット受渡し装置１７が設けられていて、抜き取られた基板Ｗが収納されている検査用基板カセット２を受け取り、検査装置Ｍa,Ｍb に受け渡すという機能、及びその逆の作用を行う機能を有している。
【００３９】
図６における各矢印は、抜き取られた基板Ｗに対する処理の流れ（動線）を示している。図６に示されるように、抜取り検査される基板Ｗは、いずれかの基板受渡し装置Ｅa,Ｅb により、検査用基板カセット２に収納される。該基板Ｗが収納された検査用基板カセット２は、そのままバイパス搬送車３に受け渡される。そして、前記バイパス搬送車３によって、基板仮置き台列Ｌ2 における検査装置Ｍａの近接位置まで搬送され、基板仮置き台列Ｌ2 における前記近接位置の部分に載置される。この基板Ｗは、検査装置Ｍａに対応して配設された基板受渡し装置Ｅａにより、検査装置Ｍａに搬入される。前記検査装置Ｍａによる検査が終了した基板Ｗは、検査用基板カセット２に収納され、再び、バイパス搬送車３によって、抜き取られた工程の次の工程の位置まで搬送されて、基板仮置き台列Ｌ2 に載置される。
【００４０】
次に、基板搬送装置Ｓの作用について説明する。ここでは、第１洗浄装置Ａ11からＣＶＤ装置Ｂ1 の間の基板Ｗの受渡し作用についてのみ説明する。図７に示されるように、第１洗浄装置Ａ11に対応して配設された基板受渡し装置Ｅａが移動され、搬送用基板カセット４に対向配置される。前記搬送用基板カセット４に収納されている基板Ｗは、基板受渡し装置Ｅａに設けられた真空吸着装置７により、搬送用基板カセット４から搬出され、基板受渡し装置Ｅａのベース６ａに載置される。そして、前記ベース６ａが、水平面内で１８０°回転される。この状態で、基板受渡し装置Ｅａが下流側（後工程側）に移動され、第１洗浄装置Ａ11の搬入開口１８と対向配置される。基板Ｗは、基板受渡し装置Ｅａに設けられた真空吸着装置７の作用により、第１洗浄装置Ａ11の搬入開口１８を介して該装置Ａ11内に搬入され、洗浄処理が行われて、その搬出開口１９から搬出される。
【００４１】
図８に示されるように、基板Ｗの洗浄処理が行われている間に、基板受渡し装置Ｅａは、装置配列方向Ｑに沿って後工程側に移動され、第１洗浄装置Ａ11の搬出開口１８と対向配置される。上記と殆ど同様の作用により、第１洗浄装置Ａ11から搬出された基板Ｗは、再び基板受渡し装置Ｅａに受け渡され、そのまま、主基板カセット１と対向する位置まで移動される。そして、前記基板Ｗは、主基板カセット１に収納される。前記基板受渡し装置Ｅａは、搬送用基板カセット４と対向する位置に移動され、上記した作用が繰り返される。
【００４２】
そして、図９に示されるように、基板Ｗが主基板カセット１に収納され、基板受渡し装置Ｅａが退避されると、ＣＶＤ装置Ｂ1 に対応して配設された基板受渡し装置Ｅｂが移動され、前記主基板カセット１に対向して配置される。基板受渡し装置Ｅｂに設けられた支持アーム９の作用により、主基板カセット１から基板Ｗが搬出される。この基板Ｗは、前記基板受渡し装置Ｅｂに載置されたまま、後工程側に移動され、更に水平面内で所定角度だけ回転されて、ＣＶＤ装置Ｂ1 の搬入開口２１と対向配置される。そして、ＣＶＤ装置Ｂ1 内に搬入される。
【００４３】
前記ＣＶＤ装置Ｂ1 での処理が終了した基板Ｗは、基板受渡し装置Ｅｂにより、次工程の主基板カセット１に収納される。以降、第２洗浄装置Ａ12、フォト装置Ｃ1 、エッチング装置Ｄ1 について、殆ど同様の作用が行われる。そして、図３に示されるように、第１群の処理装置Ａ〜Ｄのうち、最下流の部分に配設されたＣＶＤ装置Ｂ3 から搬出された基板Ｗは、基板受渡し装置Ｅｂによって搬送用基板カセット４に収納され、バイパス搬送車によって、一旦、基板仮置き台列Ｌ2 におけるレール搬送車５の近接位置に載置された後、前記レール搬送車５によって、第２群の処理装置Ａ〜Ｄに搬送される。更に、第２群の処理装置Ａ〜Ｄにおいて、殆ど同様の作用が行われる。
【００４４】
次に、上記した正規搬送路における基板Ｗの処理時間を、従来のベイ方式と比較して説明する。図１０は、処理途中の基板Ｗが枚葉処理、及びバッチ処理により正常に処理されている場合の基板Ｗの流れを示す模式的なタイムチャートである。なお、図１０ないし図１２では、基板Ｗの正常な流れを理解するための模式的なタイムチャートであるため、前述した実施例の処理工程とは対応しておらず、その工程数を少なくしてある。以下、１枚の基板Ｗを示すときは、符号に添字「1 」〜「ｎ」を付す。なお、各処理装置の処理時間（タクトタイム）は、ほぼ同一となるように設定されている。
【００４５】
本発明に係る枚葉処理においては、各基板（Ｗ1 〜Ｗｎ）は、設定タクトタイム（Ｔ1)で工程（イ）の処理装置に投入されて処理された後に、主基板カセット１（第１仮置き台）を介して工程（ロ）の処理装置に投入されて処理される。更に、工程（ロ）の処理装置から取り出された基板Ｗは、別の主基板カセット１を介して工程（ハ）の処理装置に投入されて処理される。このように、処理途中の基板Ｗを検査のために抜き取ることのない、或いは特定の処理装置の故障の発生がない正常な処理の場合には、各基板（Ｗ1 〜Ｗｎ）は、各主基板カセット１に、一旦仮置きされるのみで、前記主基板カセット１に収納されたままとなることなく、下流の工程に順次流れて、各工程において、ほぼ同一の設定タクトタイム（Ｔ1)で処理される。
【００４６】
以上のことを、具体的に説明する。本発明の場合、図１０に示されるように、１枚目の基板Ｗ1 が工程（イ）に投入されると、該工程（イ）の処理装置によって、基板Ｗ1 に所定の処理が施される。この処理が終了すると、該基板Ｗ1 は、主基板カセット１（第１仮置き台）を介して、工程（ロ）の処理装置に投入される。これに伴い、２枚目の基板Ｗ2 が、工程（イ）の処理装置に投入される。このように、本発明では、基板Ｗ1 〜Ｗ3 が、それぞれ１枚ずつ各工程（イ）,(ロ),（ハ）に投入されて処理される（枚葉処理）。これに対して、従来のベイ方式では、多数枚の基板Ｗが、各工程毎にまとめて処理されるため、各工程毎の処理時間は長くなってしまう。しかし、本発明の場合、各基板Ｗ1 〜Ｗ3 のＴＡＴ（Ｔ2 ）は、ベイ方式の場合のＴＡＴ（Ｔ12）と比較して、極めて短くなる。また、本発明の各基板Ｗ1 〜Ｗ3 のタクトタイムＴ1 も、ベイ方式のタクトタイムＴ11と比較して、短くなる。
【００４７】
また、図１１に示されるグラフは、本発明に係る枚葉処理とバッチ処理との時間に対する基板Ｗの処理枚数の関係を示したものである。この図において、実線２２は、本発明の枚葉処理の場合を示していて、二点鎖線２３は、従来のベイ方式の場合を示している。ただし、本図は、基板Ｗを製造ラインに投入してから完成品として取り出されるまでに要する基板Ｗ１枚当りの総処理時間が、枚葉処理とバッチ処理とで同一であると仮定した場合である。従来のベイ方式では、例えば２０枚の基板Ｗをまとめて処理しているため、そのＴＡＴ（Ｔ12）が経過しなければ、完成品である基板Ｗが得られない。しかし、本発明の場合、１枚ずつ処理する形態であるため、１枚分のＴＡＴ（Ｔ2)が経過すれば１枚の基板Ｗが生産される。
【００４８】
上記した結果、製造ライン内に仕掛り品（未完成品）となって滞留する基板Ｗ（仕掛り在庫）の数も少なくなり、運転資金が少なくて済む、投下資本に対して回収が短時間で済むので資本回転率が良い等の経理上の利点がある。また、仕掛り在庫の減少により、製造ライン内における基板Ｗの保管スペースが少なくて済むため、クリーンルームの建設費が安価になるという利点がある。特に、近時では、基板Ｗのサイズが大きくなっていて、基板Ｗ１枚当りの単価も高額となっているため、上記したＴＡＴの短縮や仕掛り在庫の減少は、大きな利益を発生させることとなる。更に、リードタイム（納期）が短くなって、短納期、或いは即納期に対応可能となる。
【００４９】
次に、処理途中の基板Ｗが抜き取られた場合について説明する。図１２は、処理途中の基板Ｗを抜取り検査する場合の基板Ｗの流れを理解するための模式的なタイムチャートである。各工程（イ),（ロ),（ハ）の設定タクトタイムはいずれもＴ1 であって、投入開始から４枚目の基板Ｗ4 が工程（イ）を終えた後に抜き取られ、検査時間Ｔ3 を経た後に、基板Ｗ(n-m- 4)の次に工程（ロ）に割り込んで投入された例である。このようにして、基板Ｗ(n- 4)が工程（ロ）に割り込んで投入されると、その後の複数枚（図示例では２枚）の基板Ｗ(n-m- 3)，同Ｗ(n-m- 2)の工程（イ）に対する投入間隔であるタクトタイム（Ｔ1 ＋α）は、前記設定タクトタイムＴ1 よりも大きくなり、その直後の基板Ｗ(n-m- 1)，同Ｗ(n-m) は、元のタクトタイムＴ1 で工程（イ）の処理装置に投入され、以後、全工程において設定タクトタイムＴ1 で基板Ｗがスムーズに処理されてゆく。このように、抜取り検査を終えた基板Ｗ4 が、工程（ロ）から割り込んだ直後の数枚の基板の工程（イ）における投入間隔（タクトタイム）を設定タクトタイムＴ1 よりも長くすると、以後は、全工程において通常のタクトタイムで処理されることとなる。
【００５０】
一方、工程（イ）の処理を終えた後に、基板Ｗ4 を抜き取ると、その後の工程（ロ),（ハ）を担当する処理装置には基板が投入されないため、工程（ロ),（ハ）における基板の排出間隔（タクトタイム）が通常の２倍となって、生産能率が低下する。そこで、本発明においては、工程（ロ）の処理装置の近傍に配置された主基板カセット１（第１仮置き台）又は検査用基板カセット２（第２仮置き台）に工程（イ）を終えて、製造ラインを流れない基板が一時的に収納されている場合（どのような場合に一時的に収納されるかは後述する）には、この基板Ｗ(n-m＋1)を工程（ロ）の処理装置に投入すると、抜取り検査のために基板Ｗ4 を正規搬送路から抜き取っても、その直後において後工程のタクトタイムは設定タクトタイムＴ1 となって、生産能率の低下がなくなる。
【００５１】
次に、特定の処理装置が故障した場合について説明する。図１３は、特定の処理装置が一時的に故障した場合の基板Ｗの流れを理解するための模式的なタイムチャートである。工程（ロ）において基板Ｗ3 の処理を終えた後に、工程（ロ）の処理装置が故障した場合であり、故障後においても、数枚（４枚) の基板Ｗ4 〜Ｗ7 は、設定タクトタイムＴ1 で工程（イ）の処理をされ、これに続く数枚（３枚）の基板Ｗ8 〜Ｗ10は、工程（ロ）の処理装置の停止による処理調整のために設定タクトタイムＴ1 よりも長いタクトタイム（Ｔ1 ＋β）で処理される。これらの複数枚の基板Ｗ4 〜Ｗ10は、後続の基板（例えば、基板Ｗ4 に対しては基板Ｗ5 ）が工程（イ）の処理を終えた後においても、工程（ロ）に投入できないために、工程（イ）と工程（ロ）の間の主基板カセット１に順次搬入されて収納される。
【００５２】
３番目の基板Ｗ3 が工程（ロ）の処理を終えてから停止時間Ｔ4 を経過した後に、工程（ロ）の処理装置が再開すると、主基板カセット１に収納されている複数枚の基板Ｗ4 〜Ｗ10は、先に搬入された基板から順次搬出されて、設定タクトタイムＴ1 で工程（ロ）の処理装置に投入される。そして、最終に設定タクトタイムＴ1 よりも大きなタクトタイム（Ｔ1 ＋β）で工程（イ）に投入された基板Ｗ11の次の基板Ｗ12を含んでこれ以降の基板は、順次設定タクトタイムＴ1 で工程（イ）に投入されて、全工程においてスムーズに連続処理される。
【００５３】
本実施例の基板搬送装置Ｓでは、バイパス搬送列Ｌ3 は、その両側に分割して配置された各処理装置Ａ〜Ｄ群の双方に対応している。このため、バイパス搬送車３の走行距離を短くでき、バイパス搬送車３による基板Ｗの搬送時間を短縮できる。
【００５４】
上記した実施例の基板搬送装置Ｓでは、主基板カセット１は、基板仮置き台列Ｌ2 に固定状態で設置されている。このため、本実施例では、主基板カセット１とは別に、検査用基板カセット２を設け、抜き取られた基板Ｗを前記検査用カセット２に収納させ、バイパス搬送車３により、該検査用基板カセット２そのものを検査装置Ｍa,Ｍb まで搬送させている。この結果、前記検査用基板カセット２における基板Ｗの搬入口又は搬出口は１箇所で済み、その構成が簡単になるという利点がある。
【００５５】
本実施例の基板搬送装置Ｓでは、検査のために抜き取られた基板Ｗを、検査用基板カセット２ではなく、主基板カセット１に収納させて、当該基板Ｗをバイパス搬送車３に受け渡すことは困難である。しかし、例えば、前記主基板カセット１が、水平面内で回転可能に設けられている場合、検査される基板Ｗを前記基板カセット１から、バイパス搬送車３に受け渡すこともできる。これにより、検査用基板カセット２が不要となり、基板搬送装置Ｓの構成が簡単になるという利点がある。
【００５６】
また、本実施例では、抜き取られた基板Ｗは、検査用基板カセット２に収納された状態で、該検査用基板カセット２ごと、バイパス搬送車３に受け渡される形態である。しかし、検査用基板カセット２に収納されず、基板Ｗ単体でバイパス搬送車３に受け渡される形態であっても構わない。これにより、検査用基板カセット２が不要になるという利点がある。
【００５７】
本実施例の基板搬送装置Ｓでは、いずれかの基板受渡し装置Ｅa,Ｅb により、主基板カセット１（第１仮置き台）を介して基板Ｗの受渡しが行われる形態である。しかし、基板受渡し装置Ｅa,Ｅb が、直接基板Ｗを受け渡す形態であっても構わない。この場合、基板Ｗの受渡しに要する時間が大幅に短縮され、ＴＡＴを更に短くすることができる。
【００５８】
本明細書では、処理途中の基板Ｗに行われる付帯処理として、抜取り検査の場合を説明した。しかし、付帯処理として、抜取り検査以外の処理であっても構わない。例えば、処理パターンが設計通りでない場合等に、不具合部分を補修するための補修装置に、バイパス搬送する例等がある。
【００５９】
本実施例の第１及び第２の各群における２本の基板仮置き台列Ｌ2 において、主基板カセット１が取付けられた部分以外のスペースを、処理途中の基板Ｗを収納した基板カセットをストックするための保管スペースとして使用することができる。これにより、特定の処理装置Ａ〜Ｄが故障したり、製造ライン全体のメンテナンスをしたりするときに、より多くの基板Ｗを、一時的に製造ラインから外して収納することができる。即ち、基板仮置き台列Ｌ2 による「製造ラインの緩衝機能」が増大するという効果が奏される。
【図面の簡単な説明】
【００６０】
【図１】半導体製造装置Ｕの全体平面図である。
【図２】同じく正面図である。
【図３】第１群の処理装置Ａ〜Ｄにおける正規搬送路の基板Ｗの流れを示す平面図である。
【図４】第１洗浄装置Ａ11とＣＶＤ装置Ｂ1 の平面図である。
【図５】主基板カセット１から基板Ｗが搬出される状態を示す正面断面図である。
【図６】第１群の処理装置Ａ〜Ｄにおけるバイパス搬送路の基板Ｗの流れを示す平面図である。
【図７】搬送用基板カセット４に収納されている基板Ｗが、第１洗浄装置Ａ11に搬入される状態の作用説明図である。
【図８】第１洗浄装置Ａ11から排出された基板Ｗが、主基板カセット１に収納される状態の作用説明図である。
【図９】主基板カセット１に収納されている基板Ｗが、ＣＶＤ装置Ｂ1 に搬入される状態の作用説明図である。
【図１０】処理途中の基板Ｗが枚葉処理、及びバッチ処理により正常に処理されている場合の基板Ｗの流れを示す模式的なタイムチャートである。
【図１１】本発明に係る枚葉処理とバッチ処理との時間に対する基板Ｗの処理枚数の関係を示す図である。
【図１２】処理途中の基板Ｗが抜き取られた場合の基板Ｗの流れを示す模式的なタイムチャートである。
【図１３】特定の処理装置が故障した場合の基板Ｗの流れを示す模式的なタイムチャートである。
【図１４】基板Ｗに半導体素子が成形される工程を示す図である。
【図１５】従来のベイ方式による半導体製造装置Ｕの全体平面図である。
【符号の説明】
【００６１】
Ａ：洗浄装置（処理装置）
Ｂ：ＣＶＤ装置（処理装置）
Ｃ：フォト装置（処理装置）
Ｄ：エッチング装置（処理装置）
Ｅa,Ｅb ：基板受渡し装置
Ｌ1 ：基板受渡し列（正規搬送路）
Ｌ2 ：基板仮置き台列（正規搬送路）
Ｌ3 ：バイパス搬送列（バイパス搬送路）
Ｍa,Ｍb ：検査装置（付帯処理装置）
Ｕ：半導体製造装置
Ｗ：基板
１：主基板カセット（第１仮置き台）
２：検査用基板カセット（第２仮置き台）
３：バイパス搬送車（基板バイパス搬送車）
【図１】
2005150199.tif 000003
【図２】
2005150199.tif 000004
【図３】
2005150199.tif 000005
【図４】
2005150199.tif 000006
【図５】
2005150199.tif 000007
【図６】
2005150199.tif 000008
【図７】
2005150199.tif 000009
【図８】
2005150199.tif 000010
【図９】
2005150199.tif 000011
【図１０】
2005150199.tif 000012
【図１１】
2005150199.tif 000013
【図１２】
2005150199.tif 000014
【図１３】
2005150199.tif 000015
【図１４】
2005150199.tif 000016
【図１５】
2005150199.tif 000017