(57)【要約】【課題】  薄膜トランジスタ素子活性層製造に使用される化合物半導体材料の提供。【解決手段】  ドーパントをドープしたII−VI族化合物で組成され、該ドーパントはアルカリ土金属、III Ａ族元素、IV A族元素、ＶＡ族元素、VIＡ族元素、遷移金属（Ｔｒａｎｓｉｔｉｏｎａｌ  Ｍｅｔａｌ）からなる群より選択され、該ドーパントが該材料中で占めるモルパーセントは０．１％から３０％とされる。本発明の化合物半導体材料で製造した薄膜トランジスタ素子も併せて提示する。【選択図】        図７
2005093974.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタ素子活性層の製造に応用される化合物半導体材料であり、ドーパントをドープしたＩＩ−ＶＩ族化合物で組成され、該ドーパントは、アルカリ土金属、III Ａ族元素、IV A族元素、ＶＡ族元素、VIＡ族元素、遷移金属で組成された群より選択され、該ドーパントの材料中に占めるモルパーセントは０．１％から３０％とされることを特徴とする、薄膜トランジスタ素子活性層の半導体材料。
【請求項２】
請求項１記載の薄膜トランジスタ素子活性層の半導体材料において、II−VI族化合物が、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＣｄＳｅ、ＣｄＳ、ＨｇＳ、ＭｎＳ、ＳｎＳ、ＰｂＳ、ＣｏＳ、ＮｉＳ、或いはＣｄＴｅとされることを特徴とする、薄膜トランジスタ素子活性層の半導体材料。
【請求項３】
請求項１記載の薄膜トランジスタ素子活性層の半導体材料において、アルカリ土金属はＭｇ、Ｃａ、Ｓｒ、或いはＢａとされ、遷移金属は、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｌａ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、或いはＡｕとされ、III Ａ族元素は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、或いはＴｌとされ、IV A族元素はＳｉ、Ｇｅ、Ｓｎ、或いはＰｂとされ、ＶＡ族元素はＮ、Ｐ、Ａｓ、Ｓｂ、或いはＢｉとされ、VIＡ族元素は、Ｓ、Ｓｅ、Ｔｅ、或いはＰｏとされることを特徴とする、薄膜トランジスタ素子活性層の半導体材料。
【請求項４】
請求項１記載の薄膜トランジスタ素子活性層の半導体材料において、化合物半導体材料は溶液工程でその材料の前駆体が形成され、該溶液工程は、化学浴堆積法（Ｃｈｅｍｉｃａｌ  Ｂａｔｈ  Ｄｅｐｏｓｉｔｉｏｎ）、光化学堆積法（Ｐｈｏｔｏｃｈｅｍｉｃａｌ  Ｄｅｐｏｓｉｔｉｏｎ）、或いはゾルゲル法（Ｓｏｌ−ｇｅｌ  ｐｒｏｃｅｓｓ）とされることを特徴とする、薄膜トランジスタ素子活性層の半導体材料。
【請求項５】
請求項１記載の薄膜トランジスタ素子活性層の半導体材料において、薄膜トランジスタ素子活性層のパターン化に、インクジェット印刷、ナノインプリント、マイクロコンタクトプリント、或いはスピンコーティング−リソグラフィー法が利用されることを特徴とする、薄膜トランジスタ素子活性層の半導体材料。
【請求項６】
請求項１記載の薄膜トランジスタ素子活性層の半導体材料において、薄膜トランジスタがゲート、ドレイン、誘電層、及び基板を具えたことを特徴とする、薄膜トランジスタ素子活性層の半導体材料。
【請求項７】
請求項６記載の薄膜トランジスタ素子活性層の半導体材料において、薄膜トランジスタがゲート、ソース、或いはドレインの材料が、金属、導電酸化物、或いは導電高分子とされたことを特徴とする、薄膜トランジスタ素子活性層の半導体材料。
【請求項８】
請求項６記載の薄膜トランジスタ素子活性層の半導体材料において、誘電層の誘電率は３より大きいことを特徴とする、薄膜トランジスタ素子活性層の半導体材料。
【請求項９】
請求項６記載の薄膜トランジスタ素子活性層の半導体材料において、誘電層の材料が、無機材料、高分子材料、或いは高誘電率（ｈｉｇｈ  Ｋ）材料より選択されることを特徴とする、薄膜トランジスタ素子活性層の半導体材料。
【請求項１０】
請求項６記載の薄膜トランジスタ素子活性層の半導体材料において、基板がシリコンウエハー、ガラス基板、石英基板、プラスチック基板、或いはフレキシブル基板とされたことを特徴とする、薄膜トランジスタ素子活性層の半導体材料。
【請求項１１】
薄膜トランジスタ素子活性層の製造方法において、
（ａ）化合物半導体材料の前躯体溶液を提供する工程、
（ｂ）該前躯体溶液を薄膜トランジスタ素子においてパターン化し、活性層を形成する工程、
（ｃ）該薄膜トランジスタ素子の活性層の該前躯体溶液を加熱し、該前躯体溶液中の溶剤を揮発させてドーパントをドープしたII−VI族化合物組成物を生成する工程、
以上の工程からなり、該ドーパントを、アルカリ土金属、III Ａ族元素、IV A族元素、ＶＡ族元素、VIＡ族元素、遷移金属からなる群より選択し、且つ該ドーパントの材料中に占めるモルパーセントを０．１％から３０％とすることを特徴とする、薄膜トランジスタ素子活性層の製造方法。
【請求項１２】
請求項１１記載の薄膜トランジスタ素子活性層の製造方法において、II−VI族化合物が、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＣｄＳｅ、ＣｄＳ、ＨｇＳ、ＭｎＳ、ＳｎＳ、ＰｂＳ、ＣｏＳ、ＮｉＳ、或いはＣｄＴｅとされることを特徴とする、薄膜トランジスタ素子活性層の製造方法。
【請求項１３】
請求項１１記載の薄膜トランジスタ素子活性層の製造方法において、アルカリ土金属はＭｇ、Ｃａ、Ｓｒ、或いはＢａとされ、遷移金属は、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｌａ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、或いはＡｕとされ、III Ａ族元素は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、或いはＴｌとされ、IV A族元素はＳｉ、Ｇｅ、Ｓｎ、或いはＰｂとされ、ＶＡ族元素はＮ、Ｐ、Ａｓ、Ｓｂ、或いはＢｉとされ、VIＡ族元素は、Ｓ、Ｓｅ、Ｔｅ、或いはＰｏとされることを特徴とする、薄膜トランジスタ素子活性層の製造方法。
【請求項１４】
請求項１１記載の薄膜トランジスタ素子活性層の製造方法において、化合物半導体材料は溶液工程でその材料の前駆体が形成され、該溶液工程は、化学浴堆積法（Ｃｈｅｍｉｃａｌ  Ｂａｔｈ  Ｄｅｐｏｓｉｔｉｏｎ）、光化学堆積法（Ｐｈｏｔｏｃｈｅｍｉｃａｌ  Ｄｅｐｏｓｉｔｉｏｎ）、或いはゾルゲル法（Ｓｏｌ−ｇｅｌ  ｐｒｏｃｅｓｓ）とされることを特徴とする、薄膜トランジスタ素子活性層の製造方法。
【請求項１５】
請求項１１記載の薄膜トランジスタ素子活性層の製造方法において、薄膜トランジスタ素子活性層のパターン化に、インクジェット印刷、ナノインプリント、マイクロコンタクトプリント、或いはスピンコーティング−リソグラフィー法が利用されることを特徴とする、薄膜トランジスタ素子活性層の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一種の化合物半導体材料に係り、特に、アクティブマトリックスフラットパネルディスプレ技術中の薄膜トランジスタ活性層に適用される化合物半導体材料に関する。
【背景技術】
【０００２】
最近、アクティブマトリクスフラットパネルディスプレの研究開発が盛んに行なわれ、そのうち、薄膜トランジスタが研究開発の重点である。このほかフラットパネルディスプレは大寸法、低価格、及び高解析度の方向に向けて発展している。現在、薄膜トランジスタはアモルファスシリコン薄膜トランジスタと低温ポリシリコン薄膜トランジスタに分けられ、その製造工程は真空蒸着とリソグラフィー工程を必要とし、このため製造コストが高い。最近の文献中には溶液工程を利用してII−VI族半導体化合物薄膜トランジスタを製造する工程が記載され、その製造方法と設備は簡単で、コストが低く、且つ工程が快速である。
【０００３】
しかし、ゲルゾル工程でＺｎＯトランジスタを製造する場合を例に挙げると、工程は簡単で、且つ使用する材料の毒性は低いが、トランジスタの素子特性が不良で、そのうち電流オンオフ比（ｃｕｒｒｅｎｔ  ｏｎ／ｏｆｆ  ｒａｔｉｏ）は１０3 であり、これは図１に示されるとおりである。このほかＣｄＳｅとＣｄＳ等のII−VI族化合物の化学浴堆積（Ｃｈｅｍｉｃａｌ  Ｂａｔｈ  Ｄｅｐｏｓｉｔｉｏｎ；ＣＢＤ）工程によるトランジスタの製造が研究されている。そのうちＣｄＳｅトランジスタの移動率（ｍｏｂｉｌｉｔｙ）は１５ｃｍ2 ／Ｖｓ、電流オンオフ比は１０7 、スレショルド電圧は３．５Ｖで、図２に示されるとおりである。ＣｄＳトランジスタの移動率（ｍｏｂｉｌｉｔｙ）は１ｃｍ2 ／Ｖｓ、電流オンオフ比は１０6 、スレショルド電圧は２．６Ｖで、図３に示されるとおりである。それは良好な電性を有するが、ＣｄＳｅとＣｄＳの前駆体は重金属で劇毒であり、量産の安全と環境保護問題の点から量産の実現性は非常に低い。
【０００４】
周知の技術中、ＺｎＯにその他の物質をドープした材料は主に蛍光技術に応用されている。即ちこのような技術は薄膜トランジスタの活性層には応用されていない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は一種の化合物半導体材料を提供することを目的とし、それは、アクティブマトリクスフラットパネルディスプレイに、高圧操作に耐え、良好な素子特性を有する薄膜トランジスタを具備させることができるものとする。このほか、本発明の材料の応用は、溶液工程を利用し、真空蒸着不要で、大面積化と製造コストダウンを容易に達成でき、毒性物質を発生しないものとする。
【０００６】
本発明のもう一つの目的は、薄膜トランジスタ素子活性層を製造する方法を提供することにあり、それはアクティブマトリクスフラットパネルディスプレイの大面積化と製造コストダウンを容易に達成し、且つ毒性物質を発生せず、薄膜トランジスタ素子の製造を行なえる方法であるものとする。
【０００７】
本発明は薄膜トランジスタ素子活性層製造に応用される化合物半導体材料を提供し、それはドーパントをドープしたＩＩ−ＶＩ族化合物で組成され、そのうち、該ドーパントは、アルカリ土金属、III Ａ族元素、IV A族元素、ＶＡ族元素、VIＡ族元素、遷移金属で組成された群より選択され、該ドーパントの材料中に占めるモルパーセントは０．１％から３０％とされる。
【０００８】
本発明はまた薄膜トランジスタ素子活性層の製造方法を提供し、それは、化合物半導体材料の前躯体溶液を提供する工程、該前躯体溶液を薄膜トランジスタ素子においてパターン化し、薄膜トランジスタ素子活性層を形成する工程、該薄膜トランジスタ素子活性層の該前躯体溶液を加熱して溶液中の溶剤を揮発させて、ドーパントをドープしたII−VI族組成物を生成する工程からなり、該ドーパントはアルカリ土金属、III Ａ族元素、IV A族元素、ＶＡ族元素、VIＡ族元素、遷移金属からなる群より選択し、且つ該ドーパントの材料中に占めるモルパーセントは０．１％から３０％とされる。
【課題を解決するための手段】
【０００９】
請求項１の発明は、薄膜トランジスタ素子活性層の製造に応用される化合物半導体材料であり、ドーパントをドープしたＩＩ−ＶＩ族化合物で組成され、該ドーパントは、アルカリ土金属、III Ａ族元素、IV A族元素、ＶＡ族元素、VIＡ族元素、遷移金属で組成された群より選択され、該ドーパントの材料中に占めるモルパーセントは０．１％から３０％とされることを特徴とする、薄膜トランジスタ素子活性層の半導体材料としている。
請求項２の発明は、請求項１記載の薄膜トランジスタ素子活性層の半導体材料において、II−VI族化合物が、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＣｄＳｅ、ＣｄＳ、ＨｇＳ、ＭｎＳ、ＳｎＳ、ＰｂＳ、ＣｏＳ、ＮｉＳ、或いはＣｄＴｅとされることを特徴とする、薄膜トランジスタ素子活性層の半導体材料としている。
請求項３の発明は、請求項１記載の薄膜トランジスタ素子活性層の半導体材料において、アルカリ土金属はＭｇ、Ｃａ、Ｓｒ、或いはＢａとされ、遷移金属は、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｌａ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、或いはＡｕとされ、III Ａ族元素は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、或いはＴｌとされ、IV A族元素はＳｉ、Ｇｅ、Ｓｎ、或いはＰｂとされ、ＶＡ族元素はＮ、Ｐ、Ａｓ、Ｓｂ、或いはＢｉとされ、VIＡ族元素は、Ｓ、Ｓｅ、Ｔｅ、或いはＰｏとされることを特徴とする、薄膜トランジスタ素子活性層の半導体材料としている。
請求項４の発明は、請求項１記載の薄膜トランジスタ素子活性層の半導体材料において、化合物半導体材料は溶液工程でその材料の前駆体が形成され、該溶液工程は、化学浴堆積法（Ｃｈｅｍｉｃａｌ  Ｂａｔｈ  Ｄｅｐｏｓｉｔｉｏｎ）、光化学堆積法（Ｐｈｏｔｏｃｈｅｍｉｃａｌ  Ｄｅｐｏｓｉｔｉｏｎ）、或いはゾルゲル法（Ｓｏｌ−ｇｅｌ  ｐｒｏｃｅｓｓ）とされることを特徴とする、薄膜トランジスタ素子活性層の半導体材料としている。
請求項５の発明は、請求項１記載の薄膜トランジスタ素子活性層の半導体材料において、薄膜トランジスタ素子活性層のパターン化に、インクジェット印刷、ナノインプリント、マイクロコンタクトプリント、或いはスピンコーティング−リソグラフィー法が利用されることを特徴とする、薄膜トランジスタ素子活性層の半導体材料としている。
請求項６の発明は、請求項１記載の薄膜トランジスタ素子活性層の半導体材料において、薄膜トランジスタがゲート、ドレイン、誘電層、及び基板を具えたことを特徴とする、薄膜トランジスタ素子活性層の半導体材料としている。
請求項７の発明は、請求項６記載の薄膜トランジスタ素子活性層の半導体材料において、薄膜トランジスタがゲート、ソース、或いはドレインの材料が、金属、導電酸化物、或いは導電高分子とされたことを特徴とする、薄膜トランジスタ素子活性層の半導体材料としている。
請求項８の発明は、請求項６記載の薄膜トランジスタ素子活性層の半導体材料において、誘電層の誘電率は３より大きいことを特徴とする、薄膜トランジスタ素子活性層の半導体材料としている。
請求項９の発明は、請求項６記載の薄膜トランジスタ素子活性層の半導体材料において、誘電層の材料が、無機材料、高分子材料、或いは高誘電率（ｈｉｇｈ  Ｋ）材料より選択されることを特徴とする、薄膜トランジスタ素子活性層の半導体材料としている。
請求項１０の発明は、請求項６記載の薄膜トランジスタ素子活性層の半導体材料において、基板がシリコンウエハー、ガラス基板、石英基板、プラスチック基板、或いはフレキシブル基板とされたことを特徴とする、薄膜トランジスタ素子活性層の半導体材料としている。
請求項１１の発明は、薄膜トランジスタ素子活性層の製造方法において、
（ａ）化合物半導体材料の前躯体溶液を提供する工程、
（ｂ）該前躯体溶液を薄膜トランジスタ素子においてパターン化し、活性層を形成する工程、
（ｃ）該薄膜トランジスタ素子の活性層の該前躯体溶液を加熱し、該前躯体溶液中の溶剤を揮発させてドーパントをドープしたII−VI族化合物組成物を生成する工程、
以上の工程からなり、該ドーパントを、アルカリ土金属、III Ａ族元素、IV A族元素、ＶＡ族元素、VIＡ族元素、遷移金属からなる群より選択し、且つ該ドーパントの材料中に占めるモルパーセントを０．１％から３０％とすることを特徴とする、薄膜トランジスタ素子活性層の製造方法としている。
請求項１２の発明は、請求項１１記載の薄膜トランジスタ素子活性層の製造方法において、II−VI族化合物が、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＣｄＳｅ、ＣｄＳ、ＨｇＳ、ＭｎＳ、ＳｎＳ、ＰｂＳ、ＣｏＳ、ＮｉＳ、或いはＣｄＴｅとされることを特徴とする、薄膜トランジスタ素子活性層の製造方法としている。
請求項１３の発明は、請求項１１記載の薄膜トランジスタ素子活性層の製造方法において、アルカリ土金属はＭｇ、Ｃａ、Ｓｒ、或いはＢａとされ、遷移金属は、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｌａ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、或いはＡｕとされ、III Ａ族元素は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、或いはＴｌとされ、IV A族元素はＳｉ、Ｇｅ、Ｓｎ、或いはＰｂとされ、ＶＡ族元素はＮ、Ｐ、Ａｓ、Ｓｂ、或いはＢｉとされ、VIＡ族元素は、Ｓ、Ｓｅ、Ｔｅ、或いはＰｏとされることを特徴とする、薄膜トランジスタ素子活性層の製造方法としている。
請求項１４の発明は、請求項１１記載の薄膜トランジスタ素子活性層の製造方法において、化合物半導体材料は溶液工程でその材料の前駆体が形成され、該溶液工程は、化学浴堆積法（Ｃｈｅｍｉｃａｌ  Ｂａｔｈ  Ｄｅｐｏｓｉｔｉｏｎ）、光化学堆積法（Ｐｈｏｔｏｃｈｅｍｉｃａｌ  Ｄｅｐｏｓｉｔｉｏｎ）、或いはゾルゲル法（Ｓｏｌ−ｇｅｌ
ｐｒｏｃｅｓｓ）とされることを特徴とする、薄膜トランジスタ素子活性層の製造方法としている。
請求項１５の発明は、請求項１１記載の薄膜トランジスタ素子活性層の製造方法において、薄膜トランジスタ素子活性層のパターン化に、インクジェット印刷、ナノインプリント、マイクロコンタクトプリント、或いはスピンコーティング−リソグラフィー法が利用されることを特徴とする、薄膜トランジスタ素子活性層の製造方法としている。
【発明の効果】
【００１０】
本発明は新たな化合物半導体材料を提供し、且つ溶液工程技術を利用して薄膜トランジスタを製造してそれに耐高圧操作と良好な素子特性を具備させることができる。このほか、それは真空蒸着不要で、アクティブマトリクスフラットパネルディスプレイを大面積基板に適合させ並びに製造コストを減らす。且つ溶液工程中の前躯体は毒性物質を含有せず、操作環境と環境保護問題に対する懸念がない。
【発明を実施するための最良の形態】
【００１１】
本発明の化合物半導体材料は、溶液工程で前躯体が配置され、並びに薄膜トランジスタ素子の活性層を製作するのに応用される。それは、II−VI族化合物にアルカリ土金属、III Ａ族元素、IV A族元素、ＶＡ族元素、VIＡ族元素、遷移金属をドープする。そのうち、該II−VI族化合物は、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＣｄＳｅ、ＣｄＳ、ＨｇＳ、ＭｎＳ、ＳｎＳ、ＰｂＳ、ＣｏＳ、ＮｉＳ、或いはＣｄＴｅとされる。該アルカリ土金属は、Ｍｇ、Ｃａ、Ｓｒ、或いはＢａとされる。該遷移金属は、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｌａ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、或いはＡｕとされる。該III Ａ族元素は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、或いはＴｌとされる。該IV A族元素はＳｉ、Ｇｅ、Ｓｎ、或いはＰｂとされる。該ＶＡ族元素はＮ、Ｐ、Ａｓ、Ｓｂ、或いはＢｉとされる。該VIＡ族元素は、Ｓ、Ｓｅ、Ｔｅ、或いはＰｏとされる。
【００１２】
本発明中化合物半導体材料に配置される前躯体に使用される溶液工程は、化学浴堆積法（Ｃｈｅｍｉｃａｌ  Ｂａｔｈ  Ｄｅｐｏｓｉｔｉｏｎ）、光化学堆積法（Ｐｈｏｔｏｃｈｅｍｉｃａｌ  Ｄｅｐｏｓｉｔｉｏｎ）、或いはゾルゲル法（Ｓｏｌ−ｇｅｌ  ｐｒｏｃｅｓｓ）とされうる。その後、さらにインクジェット印刷、ナノインプリント、マイクロコンタクトプリント、或いはスピンコーティング−リソグラフィー法で薄膜トランジスタ素子の活性層をパターン化する。この薄膜トランジスタ素子の構造に制限はなく、それは、ゲート、ドレイン、誘電層、及び基板を具え、並びにボトムゲート構造、トップゲート構造或いはサイドゲート構造とされうる。薄膜トランジスタ素子のゲート、ソース、或いはドレインの材料は、金属、導電酸化物或いは導電高分子より選択される。誘電層の誘電率は３より大きく、その材料は無機材料、高分子材料、或いは高誘電率（ｈｉｇｈ  Ｋ）材料より選択される。基板はシリコンウエハー、ガラス基板、石英基板、プラスチック基板、或いはフレキシブル基板とされうる。
【実施例１】
【００１３】
実施例１は溶液製造工程である。
溶液工程中、酸化物であり且つII−VI族化合物（例えばＺｎＯ）であればほぼジメトキシエタノール（２−Ｍｅｔｈｏｘｙ−ｅｔｈａｎｏｌ）或いはその他のアルコール類を溶剤として使用できる。使用する溶剤は、溶質の溶剤中での溶解度、薄膜の成膜性、溶剤の除去が容易であるか否か、グレイン（ｇｒａｉｎ）成長に有利であるか否かにより選択される。
【００１４】
本実施例はＺｎＯにＭｇをドープして形成した化合物半導体材料とされる。まず、溶剤ジメトキシエタノール１００モルをモノエタノールアミン（Ｍｏｎｏｅｔｈａｎｏｌ  ａｍｉｎｅ；ＭＥＡ）４．５８グラムと混合し、さらに溶質の酢酸亜鉛（Ｚｉｎｃ  Ａｃｅｔａｔｅ）０．０６モルと塩化マグネシウムＭｇＣｌ2   ０．０１５モルをこの溶剤中に溶かし、並びに６０℃で３０分間攪拌し、Ｚｎ（０．８）Ｍｇ（０．２）Ｏの前躯体溶液を形成する。続いてインクジェット印刷法で、この前躯体溶液をトランジスタのチャネル中に塗布し、最後に高温炉で５００℃で２時間アニールする。図４のＳＥＭ写真に示されるＭｇドープＺｎＯの結晶顆粒のサイズは約２０ｎｍである。
【実施例２】
【００１５】
実施例２は薄膜トランジスタ製造フローである。
本実施例は、本発明の化合物半導体材料でボトムゲート薄膜トランジスタを製造するフローであり、図５のＡからＤに示されるとおりである。まず、図５のＡに示されるように、ガラス基板５を提供し、並びにその上に第１電極層をスパッタで形成してゲート電極１となし、この層はインジウム錫酸化物、Ｃｒ、Ａｌ、Ｍｏ、Ａｕ、Ｐｔ、Ａｇ等の導体とされうる。その後、リソグラフィー工程とエッチング工程でゲートのパターンを画定する。さらに図５のＢに示されるように、絶縁層２をパターンを具えたゲート電極１の上方に堆積させる。該絶縁層２は、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、或いはＰＺＴとされうる。この堆積の方式に制限はなく、ＰＶＤ或いはＣＶｄとされうる。図５のＣに示されるように、続いて、スパッタ方式で第２電極層３を形成する。この電極層は、インジウム錫酸化物、Ｃｒ、Ａｌ、Ｍｏ、Ａｕ、Ｐｔ、Ａｇ等の金属となし得て、並びにリソグラフィー工程とエッチング工程で該第２金属層３をパターン化してソースとドレインの電極となす。最後に、図５のＤに示されるように、溶液工程、例えば化学浴堆積法、光化学堆積法、或いはゾルゲル法を利用し、薄膜トランジスタの活性層４材料の前躯体溶液を製造し、この溶液を用いてインクジェット印刷法、ナノインプリント法、マイクロコンタクトプリント法、或いはスピンコーティング−リソグラフィー法により、パターン化した活性層４を形成し、加熱により、アルカリ土金属、III Ａ族元素、IV A族元素、ＶＡ族元素、VIＡ族元素、遷移金属をII−VI族化合物にドープした材料の活性層４を完成する。
【００１６】
図６及び図７はそれぞれＺｎＯとＺｎ（０．８）Ｍｇ（０．２）Ｏのドレイン電圧（Ｖｄ）と電流（Ｉｄ）の関係図である。ＺｎＯが未ドープの時、Ｉｄ対Ｖｄ図の特性曲線は線形に近づき、これは材料特性が抵抗に類似することを示す。ゲート電圧が−１００Ｖ、ドレイン電圧が１００Ｖの時、リーク電流Ｉｄは約１０-6Ａである。ＺｎＯに２０％のアルカリ土金属Ｍｇをドープした薄膜トランジスタの、Ｉｄ対Ｖｄ図の特性曲線は半導体特性に接近し、且つゲート電圧が−１００Ｖ、ドレイン電圧が１００Ｖの時、リーク電流Ｉｄは約１０-11 Ａである。Ｚｎ（０．８）Ｍｇ（０．２）Ｏの電流オンオフ比は１０4 、移動率は５×１０-4ｃｍ2 ／Ｖｓである。実験結果から分かるように、ＺｎＯにＭｇをドープすることで素子オンオフ電流を４μＡから２０ｐＡに減らすことができる。
【００１７】
ＺｎＯにＭｇをドープするほか、ＡｌとＺｒをドープしても薄膜トランジスタの素子特性を向上させることができる。そのうち、ＺｎＯにＺｒをドープするとき、素子オンオフ電流は１ｐＡに下がり、これは図８に示されるとおりであり、ＺｎＯにＡｌをドープする時、素子オン電流は２５μＡより６０μＡに増加し、これは図８に示されるとおりである。
【００１８】
以上の実施例は本発明の実施範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変はいずれも本発明の請求範囲に属するものとする。
【図面の簡単な説明】
【００１９】
【図１】周知のＺｎＯトランジスタのゲート電圧とドレイン電流関係図である。
【図２】周知のＣｄＳｅトランジスタゲート電圧とドレイン電流関係図である。
【図３】周知のＣｄＳトランジスタゲート電圧とドレイン電流関係図である。
【図４】本発明の化合物半導体材料であるＭｇをドープしたＺｎＯの好ましい実施例のＳＥＭ写真である。
【図５】本発明の実施例の薄膜トランジスタ製造フロー表示図である。
【図６】周知のＺｎＯトランジスタのドレイン電圧（Ｖｄ）と電流（Ｉｄ）関係図である。
【図７】本発明の実施例のＺｎ（０．８）Ｍｇ（０．２）Ｏトランジスタのドレイン電圧（Ｖｄ）と電流（Ｉｄ）関係図である。
【図８】本発明の実施例のＺｒをドープしたＺｎＯトランジスタのドレイン電圧（Ｖｄ）と電流（Ｉｄ）関係図である。
【図９】本発明の実施例のＡｌをドープしたＺｎＯトランジスタのドレイン電圧（Ｖｄ）と電流（Ｉｄ）関係図である。
【符号の説明】
【００２０】
１  ゲート電極        ２  絶縁層              ３  第２金属層
４  活性層            ５  ガラス基板
【図１】
2005093974.tif 000003
【図２】
2005093974.tif 000004
【図３】
2005093974.tif 000005
【図４】
2005093974.tif 000006
【図５】
2005093974.tif 000007
【図６】
2005093974.tif 000008
【図７】
2005093974.tif 000009
【図８】
2005093974.tif 000010
【図９】
2005093974.tif 000011