(57)【要約】【課題】  高温熱処理および水蒸気雰囲気中での熱処理を行なうことなく、ＳＴＩ内の絶縁材料の膜密度を容易に制御することができる半導体装置およびその製造方法を提供する。【解決手段】  半導体装置は、半導体基板１１０と、半導体基板に形成されたトレンチ１３６と、トレンチの内部に充填され、ウェットエッチング速度がトレンチの下端部近傍よりもトレンチの上端部近傍において遅く尚且つ半導体基板の表面と平行な面内においてはほぼ均一なウェットエッチング速度を有する素子分離部１６０とを備えている。【選択図】  図７
2005150500.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成されたトレンチと、
前記トレンチの内部に充填され、ウェットエッチング速度が前記トレンチの下端部近傍よりも前記トレンチの上端部近傍において遅く尚且つ前記半導体基板の表面と平行な面内においてはほぼ均一なウェットエッチング速度を有する素子分離部とを備えた半導体装置。
【請求項２】
前記素子分離部は、シリコン酸化膜とポリシラザンを用いて形成したＳＯＧ膜との複合膜からなることを特徴とする請求項1に記載の半導体装置。
【請求項３】
素子分離に用いられるトレンチを半導体基板に形成するステップと、
前記トレンチ内に絶縁材料を埋め込むステップと、
水ラジカル、重水ラジカル、ＯＨラジカルまたはＯＤラジカルのうち少なくとも一種類以上を含み、大気圧よりも減圧された雰囲気中において前記絶縁材料を熱処理する第1の熱処理ステップとを具備する半導体装置の製造方法。
【請求項４】
前記絶縁材料は、過水素化シラザン重合体を用いてＳＯＧにより形成され、少なくともシリコンおよび酸素を含む膜を含むことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記絶縁材料は、Ｏ３およびＴＥＯＳを用いて形成された膜を含むことを特徴とする請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＬＳＩを微細化するためにＳＴＩ（Shallow Trench Isolation）技術が用いられている。ＳＴＩは、トレンチおよびトレンチに充填された絶縁材料によって形成されている。近年、このトレンチの開口幅は約９０ｎｍから約７０ｎｍにまで微細化されており、今後もトレンチの開口幅は益々微細化されていくことが確実である。
【０００３】
一方、素子領域間の電気的な絶縁効果を維持するために、ＳＴＩを構成するトレンチの深さはほぼ一定に維持される必要がある。即ち、トレンチ幅は微小化されているにもかかわらず、その深さはほぼ一定であるので、ＳＴＩのトレンチのアスペクト比は世代毎に増加している。
【０００４】
トレンチ内に絶縁材料を充填するために、高密度プラズマ（ＨＤＰ（High Density Plasma））ＣＶＤ法が現在標準的に用いられている。しかし、高密度プラズマＣＶＤ法によってアスペクト比の高いトレンチに絶縁材料を埋め込もうとすると、トレンチ内にボイドが発生するという問題が生じる。この問題に対処するために、ＳＯＧ（Spin On Grass）によって形成されたシリコン酸化膜（以下、ＳＯＧ膜という）またはＯ３およびＴＥＯＳ（tetraethoxy silane）を用いてＣＶＤ法で形成されたシリコン酸化膜（以下、Ｏ３／ＴＥＯＳ膜という）などの流動性のある材料でトレンチを埋め込む技術が提案されている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＳＯＧ膜またはＯ３／ＴＥＯＳ膜は、ＨＤＰ−ＣＶＤによって形成されたシリコン酸化膜に比べて膜密度が低い、即ち、単位体積あたりのシリコン量が少ない。
【０００６】
例えば、過水素化シラザン重合体をスピンコーティングして形成されたＳＯＧ膜（以下、ポリシラザン膜という）は、ＨＤＰ−ＣＶＤにより形成されたシリコン酸化膜に比較して約１５％膜密度が低い。そのため、スピンコーティング法によって平坦な基板上にポリシラザン膜を成膜した場合、成膜後の熱処理によってポリシラザン膜の堆積は１５％以上収縮する。このように熱処理により収縮する傾向は、他の材料のＳＯＧ膜やＯ３／ＴＥＯＳ膜に関しても同様である。
【０００７】
トレンチの開口幅が比較的大きい場合（例えば、１００ｎｍ以上）には、図２３に示すようにトレンチ内に充填される絶縁材料は基板表面に対して垂直方向へ収縮する。よって、絶縁材料の密度は、熱処理によってＨＤＰ−ＣＶＤによるシリコン酸化膜と同程度の密度に緻密化され得る。しかし、トレンチの開口幅が比較的小さい（例えば、１００ｎｍ以下）場合には、図２３に示すようにトレンチ内に充填される絶縁材料はトレンチの側壁に対して垂直方向へ収縮しようとする。しかし、絶縁材料は、トレンチの側壁によって動きを束縛されており、尚且つ、開口幅が狭いのでトレンチ上部にある絶縁材料がトレンチ内部へ引き込まれることもない。従って、トレンチの開口幅が小さい場合には、トレンチ内の絶縁材料は緻密化され得ない。
【０００８】
従って、開口幅の大きいトレンチと開口幅の小さいトレンチとが同一基板に形成されている場合には、それらの内部に充填された絶縁材料の密度が互いに異なるため、それらのエッチング速度も互いに相違する。特に、ウェットエッチングにおいてエッチング速度の差は顕著である。その結果、図２４に示すように、トレンチの開口幅に依存して、絶縁材料のエッチングの度合が異なってしまう。このように、従来においては、ＳＴＩの形状制御が困難であるという問題があった。
【０００９】
また、開口幅の小さいトレンチにおいて、その側壁近傍の絶縁材料は、トレンチ開口の中間部分の絶縁材料に比べ、壁に束縛されているために膜密度が低い。よって、側壁近傍の絶縁材料は、トレンチ開口の中間部分の絶縁材料に比べエッチング速度が速い。そのため、図２４に示すように、絶縁材料は側壁近傍において深く窪むようにエッチングされる。この後に電極用のポリシリコンを堆積させたあとに電極を加工すると、ポリシリコンがこの窪みに残留してしまい、隣接デバイス間の短絡を引き起こすおそれがある。
【００１０】
トレンチ内の絶縁材料を緻密化するために、この絶縁材料をリフローすることが考えられる。絶縁材料がシリコン酸化膜である場合、シリコン酸化膜をリフローするためには１１５０℃以上の高温のもとで基板を熱処理するか、あるいは、水素燃焼酸化などの水蒸気雰囲気中において基板を熱処理する必要がある。
【００１１】
ＳＴＩのみに着目した場合、基板を１１５０℃以上に加熱することは問題ない。しかし、ＤＲＡＭ混載のロジック素子やこの熱処理前にゲート酸化膜を形成する半導体装置では、基板を１１５０℃以上に加熱することは許容されない。これは、熱処理によってトランジスタのチャネル濃度が変化してしまうからである。
【００１２】
また、水素燃焼酸化などの水蒸気雰囲気中において基板を熱処理するとによって、シリコン酸化膜の転移点が低下するので、１１５０℃以下の低温であってもシリコン酸化膜をリフローすることが可能になる。しかし、水蒸気雰囲気における酸化はトレンチ下部の内面をも酸化する。図２４に示すように、エッチングされる領域は、絶縁材料のうちトレンチの上端部近傍の絶縁材料であるにもかかわらずトレンチ下部の内面をも酸化してしまうことによって、素子領域にバーズビークが生じる。その結果、素子領域の面積を狭小化してしまう。さらに、トレンチ内面の酸化に伴い素子領域に応力が生じ、これにより素子領域内に結晶欠陥が発生するという問題もあった。
【００１３】
そこで、本発明の目的は、上述のような問題を生じることなく、ＳＴＩ内の絶縁材料の膜密度を容易に制御することができる半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【００１４】
本発明に係る実施形態に従った半導体装置は、半導体基板と、前記半導体基板に形成されたトレンチと、前記トレンチの内部に充填され、ウェットエッチング速度が前記トレンチの下端部近傍よりも前記トレンチの上端部近傍において遅く尚且つ前記半導体基板の表面と平行な面内においてはほぼ均一なウェットエッチング速度を有する素子分離部とを備えている。
【００１５】
本発明に係る他の実施形態に従った半導体装置は、半導体基板と、前記半導体基板の表面のうち素子が形成される素子領域と、前記素子領域の上に形成されたゲート絶縁膜と、前記半導体基板に形成され、隣り合う素子領域間を絶縁するために設けられたトレンチと、前記トレンチの内部に充填され、ウェットエッチング速度が前記トレンチの下端部近傍よりも前記トレンチの上端部から前記ゲート絶縁膜近傍までにおいて遅く尚且つ前記半導体基板の表面と平行な面内においてはほぼ均一なウェットエッチング速度を有する素子分離部とを備えている。
【００１６】
好ましくは、前記素子分離部は、シリコン酸化膜からなる。
【００１７】
本発明に係る実施形態に従った半導体装置の製造方法は、半導体基板に素子分離に用いられるトレンチを形成するステップと、前記トレンチ内に絶縁材料を埋め込むステップと、水ラジカル、重水ラジカル、ＯＨラジカルまたはＯＤラジカルのうち少なくとも一種類以上を含み、大気圧よりも減圧された雰囲気中において前記絶縁材料を熱処理する第1の熱処理ステップとを具備する。
【００１８】
好ましくは、半導体装置の製造方法は、前記絶縁材料を埋め込むステップの後、前記第1の熱処理ステップの前に、前記絶縁材料を酸素雰囲気中で熱処理する第２の熱処理ステップと、前記絶縁材料を平坦化し、前記トレンチの外側にある絶縁材料を除去するステップとを備えている。
【００１９】
好ましくは、前記第1の熱処理ステップにおいて、大気圧よりも減圧された雰囲気中において枚葉式加熱手段により加熱された前記半導体基板に水素または重水素を供給し、この水素または重水素と酸素とを反応させることによって該半導体基板の近傍に水ラジカルまたは重水ラジカルを発生させる。
【００２０】
好ましくは、前記第1の熱処理ステップにおいて、大気圧よりも減圧された反応炉中において前記半導体基板を加熱し、この反応炉内に導入された水素ガスまたは重水素ガスと酸素ガスとを反応させることによって該半導体基板の近傍に水ラジカル、重水ラジカル、ＯＨラジカルまたはＯＤラジカルを発生させる。
【００２１】
好ましくは、前記第1の熱処理ステップにおいて、大気圧よりも減圧された反応炉中で前記半導体基板を加熱し、この反応炉内に導入された水蒸気または重水蒸気へマイクロ波放電、プラズマ放電または紫外光照射のいずれかを行なうことによって該半導体基板の近傍に水ラジカル、重水ラジカル、ＯＨラジカルまたはＯＤラジカルを発生させる。
【発明の効果】
【００２２】
本発明による半導体装置は、ＳＴＩ内の絶縁材料の膜密度がトレンチの開口幅によって殆ど相違しない。本発明による半導体装置の製造方法は、高温熱処理および水蒸気雰囲気中での熱処理を行なうことなく、ＳＴＩ内の絶縁材料の膜密度を容易に制御することができる半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して、本発明に係る実施形態を説明する。本発明は以下の実施形態に限定されない。
【００２４】
これらの実施形態は、ラジカルを用いてＳＴＩ内の絶縁材料を熱処理する。この熱処理により、トレンチの開口幅の大きさにかかわらず、トレンチ上端部近傍の絶縁材料が比較的低温でリフローされ、トレンチの下部にある絶縁材料はリフローされない。従って、トレンチの開口幅に依らずトレンチ上端部近傍のみの絶縁材料が緻密化され得る。
【００２５】
（第1の実施形態）
図１から図７は、本発明に係る第1の実施形態に従った半導体装置の製造方法の流れを示す断面フロー図である。図１から図７において左側に開口幅の小さい（例えば、１００ｎｍ以下の）トレンチによって形成されたＳＴＩを示し、それらの右側に開口幅の大きい（例えば、１００ｎｍを超える）トレンチによって形成されたＳＴＩを示す。
【００２６】
図１を参照して、まず、熱酸化膜１２０を半導体基板１１０の表面上に約５ｎｍ形成する。次に、シリコン窒化膜１３０を熱酸化膜１２０上に１５０ｎｍ堆積する。次に、ＣＶＤ（Chemical Viper Deposition）法によって、シリコン酸化膜１３２をシリコン窒化膜１３０上に堆積する。次に、フォトレジスト膜１３４をシリコン酸化膜１３２上に塗布する。フォトリソグラフィ技術によってフォトレジスト膜１３４をパターニングする。
【００２７】
図２を参照して、このパターニング後のフォトレジスト膜１３４をマスクとしてＲＩＥ法によりシリコン酸化膜１３２をエッチングする。その後、フォトレジスト膜１３４を除去する。
【００２８】
図３を参照して、シリコン酸化膜１３２をマスクとして用いて、ＲＩＥ法によってシリコン窒化膜１３０、熱酸化膜１２０、半導体基板１１０を順次エッチングする。このとき半導体基板１１０の表面からの深さ約３００ｎｍの溝を形成する。次に、弗酸蒸気によって、シリコン酸化膜１３２を除去する。次に、この溝の内面を熱酸化して約４ｎｍの熱酸化膜１４０を形成する。このようにして、開口幅の比較的小さいトレンチ１３６および開口幅の比較的大きいトレンチ１３７が形成される。
【００２９】
図４を参照して、半導体基板１１０上にＯ３／ＴＥＯＳ膜１６０を堆積する。Ｏ３／ＴＥＯＳ膜は、１００Ｔｏｒｒの圧力で４５０℃の温度で成膜する。Ｏ３／ＴＥＯＳ膜は流動性があるので、トレンチ１３６をボイド（未充填）なく埋め込むことができる。次に、Ｏ３／ＴＥＯＳ膜１６０を熱処理する。例えば、Ｏ３／ＴＥＯＳ膜１６０は、乾燥酸素雰囲気中において９００℃の高温で６０分間熱処理される。
【００３０】
図５を参照して、ＣＭＰ（Chemical Mechanical Polish）技術により、シリコン窒化膜１３０をストッパとして、Ｏ３／ＴＥＯＳ膜１６０を研磨する。これにより、トレンチ１３６および１３７内部にＯ３／ＴＥＯＳ膜１６０を残存させたまま、Ｏ３／ＴＥＯＳ膜１６０の表面が平坦化される。
【００３１】
続いて、水ラジカルおよびＯＨラジカルによってＯ３／ＴＥＯＳ膜１６０を熱処理する。この熱処理プロセスは、次のように実行される。まず、反応容器中に半導体基板１１０を搬入し、半導体基板１１０をランプによって約８５０℃に加熱する。次に、反応容器内に水ラジカルおよびＯＨラジカルを導入する。水ラジカルおよびＯＨラジカルの原料となる水蒸気ガスは、純水を気化器で蒸発させて生成する。純水の供給速度（流量）は、ガス換算で５ＳＬＭ（Standard Litter Minute）である。水蒸気ガスは約２．４５ＧＨｚのマイクロ波放電によって励起され、活性な水ラジカルおよびＯＨラジカルを発生する。この水ラジカルおよびＯＨラジカルを含む雰囲気中において、Ｏ３／ＴＥＯＳ膜１６０を約１Ｔｏｒｒの気圧のもと約１５分間熱処理する。この熱処理は、大気圧よりも非常に低い減圧雰囲気中で実行されるため、水ラジカル、ＯＨラジカルまたは水蒸気は、Ｏ３／ＴＥＯＳ膜１６０のうちトレンチ１３６および１３７の上端部Ｅ１の近傍に拡散され、トレンチ１３６および１３７内部まで拡散しない。例えば、水ラジカル、ＯＨラジカルまたは水蒸気は、図５に示すシリコン窒化膜１３０が接触するＯ３／ＴＥＯＳ膜１６０には拡散するが、熱酸化膜１４０および半導体基板１１０の近傍にあるＯ３／ＴＥＯＳ膜１６０には拡散しない。さらに、水ラジカル及びＯＨラジカルは、活性が強いため、トレンチ１３６および１３７の上端部Ｅ１の近傍においてＯ３／ＴＥＯＳ膜１６０と強く反応する。しかし、ほとんどの水ラジカルおよびＯＨラジカルはＯ３／ＴＥＯＳ膜１６０の表面近傍において活性を失うので、熱酸化膜１４０および半導体基板１１０近傍にあるＯ３／ＴＥＯＳ膜１６０とはほとんど反応しない。
【００３２】
トレンチ１３６および１３７の上端部Ｅ１の近傍におけるＯ３／ＴＥＯＳ膜１６０に水ラジカルやOHラジカルが導入されると、Ｏ３／ＴＥＯＳ膜１６０の転移点が通常の転移点（約１１５０℃）よりも約３００℃低下する。その結果、この熱処理により、トレンチ１３６および１３７の上端部Ｅ１の近傍におけるＯ３／ＴＥＯＳ膜１６０が融解され、緻密化され得る。一方、熱酸化膜１４０および半導体基板１１０近傍にあるＯ３／ＴＥＯＳ膜１６０は、通常の転移点（約１１５０℃）を有する。よって、熱酸化膜１４０および半導体基板１１０近傍にあるＯ３／ＴＥＯＳ膜１６０は、融解されずに低い膜密度を維持する。
【００３３】
これにより、トレンチ１３６および１３７の上端部Ｅ１の近傍におけるＯ３／ＴＥＯＳ膜１６０は、ＨＤＰ−ＣＶＤによって形成されたシリコン酸化膜と同程度の膜密度を有する。また、水ラジカルやOHラジカルはトレンチの開口幅の広狭に依らず、Ｏ３／ＴＥＯＳ膜１６０の表面近傍でのみ反応するので、トレンチ１３６および１３７内のＯ３／ＴＥＯＳ膜１６０は、互いにほぼ等しい膜密度を有する。さらに、水ラジカルやOHラジカルは、熱酸化膜１４０および半導体基板１１０近傍にあるＯ３／ＴＥＯＳ膜１６０まで到達しないので、素子領域の端部Ａを酸化しない。よって、素子領域の端部Ａにバーズビークを発生させないので、素子領域の面積を狭小化させることがない。
【００３４】
尚、素子領域に半導体素子を形成するときに、トレンチ１３６、１３７の上端部近傍におけるＯ３／ＴＥＯＳ膜１６０のみがエッチングされるので、トレンチ１３６、１３７の上端部近傍においてＯ３／ＴＥＯＳ膜１６０のみの緻密化が要求される。一方、トレンチ１３６、１３７の下端部近傍においてはＯ３／ＴＥＯＳ膜１６０の緻密化が要求されない。
【００３５】
図６を参照して、希弗酸またはバファード弗酸を用いてＯ３／ＴＥＯＳ膜１６０をウェットエッチングする。トレンチ１３６および１３７のそれぞれの上端部近傍におけるＯ３／ＴＥＯＳ膜１６０は、膜密度がほぼ等しいので、トレンチ１３６および１３７の開口幅に依らずほぼ均一にエッチングされる。よって、Ｏ３／ＴＥＯＳ膜１６０の半導体基板１１０表面からの高さを容易に制御することができる。さらに、トレンチ１３７内のＯ３／ＴＥＯＳ膜１６０だけでなく、トレンチ１３６内においてＯ３／ＴＥＯＳ膜１６０も、半導体基板１１０の表面と平行な面内においてはほぼ均一にエッチングされる。即ち、Ｏ３／ＴＥＯＳ膜１６０がトレンチ１３６の側壁近傍において窪むようにエッチングされることがない。その結果、この工程の後に堆積されるゲート電極用のポリシリコンが半導体基板１１０と短絡しない。
【００３６】
図７を参照して、次に、熱燐酸溶液によって、シリコン窒化膜１０３を除去する。トレンチ１３６、１３７およびＯ３／ＴＥＯＳ膜１６０によって構成されたＳＴＩは、素子領域間の素子分離部として作用する。素子領域上の熱酸化膜１４０は、除去され、その後、ゲート絶縁膜１８０が形成される、ゲート絶縁膜１８０の上にゲート電極１７０が形成される。ゲート電極１７０は、例えば、ドープトポリシリコンからなる。さらに、素子領域に拡散層等（図示せず）を形成し、トランジスタ等の素子が完成する。
【００３７】
図８は、本実施形態により熱処理されたＯ３／ＴＥＯＳ膜１６０と他の公知の方法により熱処理されたシリコン酸化膜とのウェットエッチング比を比較した表である。このウェットエッチング比は、希弗酸およびバファード弗酸を用いてウェットエッチングしたときの熱酸化膜のエッチングレートに対する各シリコン酸化膜のエッチングレートの比である。
【００３８】
Ｏ３／ＴＥＯＳ膜を成膜した直後、熱処理を施す以前においては、Ｏ３／ＴＥＯＳ膜のエッチング比は、３．５である。Ｏ３／ＴＥＯＳ膜を窒素雰囲気中において８５０℃で熱処理すると、Ｏ３／ＴＥＯＳ膜のエッチング比は、２．３になる。Ｏ３／ＴＥＯＳ膜を酸素雰囲気中において８５０℃で熱処理すると、Ｏ３／ＴＥＯＳ膜のエッチング比は、２．３になる。Ｏ３／ＴＥＯＳ膜を水蒸気雰囲気中において８５０℃で熱処理すると、Ｏ３／ＴＥＯＳ膜のエッチング比は、２になる。Ｏ３／ＴＥＯＳ膜を窒素雰囲気中において１１５０℃で熱処理すると、Ｏ３／ＴＥＯＳ膜のエッチング比は、１．２になる。本実施形態によれば、トレンチ１３６の上端部近傍におけるＯ３／ＴＥＯＳ膜のエッチング比は、１．２になる。
【００３９】
このように、本実施形態は、１１５０℃ほどの高温の熱処理を施すことなく、窒素雰囲気中における１１５０℃の熱処理とほぼ同等のエッチング比を有する。これは、本実施形態が、ＤＲＡＭ混載のロジック素子や熱処理前にゲート酸化膜を形成する半導体装置に適用することができることを意味する。
【００４０】
本実施形態では、ＳＴＩを構成する絶縁膜としてＯ３／ＴＥＯＳ膜を用いたが、これに代えてＳＯＧ膜を用いても本実施形態の効果を有する。本実施形態では、図５に示す工程において、水ラジカルまたはＯＨラジカルを用いて熱処理を行なったが、これに代えて、重水素と酸素とを反応させて生成した重水ラジカルまたはＯＤ（Deuterium Oxygen）ラジカルを用いて熱処理してもよい。また、水または重水から生成した水ラジカルまたは重水ラジカルを用いて熱処理してもよい。水蒸気から水ラジカルおよびＯＨラジカルを生成する方法、重水素と酸素とから重水ラジカルまたはODラジカルを生成する方法、水または重水から水ラジカルまたは重水ラジカルを生成する方法としては、マイクロ波放電のほか、平行平板プラズマ、誘導結合プラズマ（ＩＣＰ）によるプラズマ放電または紫外光照射等を用いることも可能である。
【００４１】
本実施形態に従って製造された半導体装置は、図７に示すように、素子領域上に形成されたゲート絶縁膜１８０と、ゲート絶縁膜１８０上に形成されたゲート電極１７０とを備えている。素子領域に形成された拡散層は省略する。
【００４２】
トレンチ１３６内に充填されているＯ３／ＴＥＯＳ膜１６０は、トレンチ１３６の下端部近傍よりもトレンチ１３６の上端部からゲート絶縁膜１８０近傍までにおいてエッチング速度が遅い。水ラジカルおよびＯＨラジカルは、非常に酸化性が強く、尚且つ、活性を失い易いという特性を有するので、トレンチ１３６の上端部近傍においてＯ３／ＴＥＯＳ膜１６０は緻密化されており、一方、トレンチ１３６の下端部近傍においてＯ３／ＴＥＯＳ膜１６０は緻密化されないからである。
【００４３】
また、Ｏ３／ＴＥＯＳ膜１６０は、半導体基板１１０の表面と平行な面内においてはほぼ均一なエッチング速度を有する。即ち、Ｏ３／ＴＥＯＳ膜１６０は、ウェットエッチング後において、図２４に示すように窪むことなく、トレンチ１３６内においてほぼ平坦な上面を有する。
【００４４】
（第２の実施形態）
図９から図１５は、本発明に係る第２の実施形態に従った半導体装置の製造方法の流れを示す断面フロー図である。図９から図１５の図面において、左側に開口幅の小さい（例えば、１００ｎｍ以下の）トレンチによって形成されたＳＴＩを示し、それらの右側に開口幅の大きい（例えば、１００ｎｍを超える）トレンチによって形成されたＳＴＩを示す。本実施形態では、ゲート酸化膜およびゲート電極が形成された後に、ＳＴＩに用いられる絶縁材料を熱処理する。
【００４５】
図９を参照して、まず、半導体基板２１０上にゲート酸化膜２２０を形成する。ゲート酸化膜２２０上に、ポリシリコン膜２３０、シリコン窒化膜２４０およびシリコン酸化膜２４２を順次堆積する。さらに、シリコン酸化膜２４２上にフォトレジスト膜２４４を塗布する。フォトリソグラフィ技術によってフォトレジスト膜２４４をパターニングする。
【００４６】
図１０を参照して、このパターニング後のフォトレジスト膜２４４をマスクとしてＲＩＥ法によりシリコン酸化膜２４２をエッチングする。
【００４７】
図１１を参照して、シリコン酸化膜２４２をマスクとして用いて、ＲＩＥ法によってシリコン窒化膜２４０、ポリシリコン膜２３０、ゲート酸化膜２２０および半導体基板２１０を順次エッチングする。このとき半導体基板１１０の表面からの深さ約２００ｎｍの溝を形成する。次に、弗酸蒸気によって、シリコン酸化膜２４２を除去する。次に、この溝の内面を熱酸化して約４ｎｍの熱酸化膜２５０を形成する。このようにして、開口幅の比較的小さいトレンチ２３６および開口幅の比較的大きいトレンチ２３７が形成される。
【００４８】
図１２を参照して、ＨＤＰ−ＣＶＤ法によって、半導体基板２１０上からシリコン酸化膜２６０を堆積する。この処理は、トレンチ２３６内にボイドが生じる前に停止される。よって、シリコン酸化膜２６０は、開口幅の広いトレンチ２３７内部を充填するが、開口幅の狭いトレンチ２３６内ではスリット状の間隙Ｇが残存する。間隙Ｇはアスペクト比が非常に大きくなる（例えば、１０以上）。よって、ボイドを発生させることなく、間隙ＧにＨＤＰ−ＣＶＤ法によりシリコン酸化膜を充填することは困難である。
【００４９】
そこで、図１３に示すように、スピンコーティング法によりポリシラザン膜２７０をシリコン酸化膜２６０上に塗布する。ポリシラザン膜２７０の形成は以下のように行う。過水素化シラザン(パーハイドロシラザン)重合体〔（ＳｉＨ２ＮＨ）ｎ〕をキシレン、ジブチルエーテル等に分散して過水素化シラザン重合体溶液を生成する。次に、スピンコーティング法により、過水素化シラザン重合体溶液をシリコン酸化膜２６０上に塗布する。過水素化シラザン重合体溶液は、粘性の低い溶液であるので、ボイドやシームを発生させることなく、高アスペクト比を有する間隙Ｇの内部に充填される。
【００５０】
過水素化シラザン重合体溶液を塗布し、ポリシラザン膜２７０を形成するまでの工程の具体例は次の通りである。スピンコーティングの条件は、例えば、半導体基板２１０の回転速度を４０００ｒｐｍ、回転時間を３０秒、過水素化シラザン重合体溶液の滴下量を８ｃｃとする。これにより、例えば、平坦な領域において２００ｎｍの膜厚で過水素化シラザン重合体溶液が塗布され得る。次に、過水素化シラザン重合体溶液を１８０℃に加熱し、不活性ガス雰囲気中で３分間熱処理する。これにより、過水素化シラザン重合体溶液中の溶媒を揮発させる。次に、３００℃から４００℃の酸化性雰囲気中で塗膜を酸化する。これにより、塗膜中の不純物炭素や炭化水素を除去するとともに、Ｓｉ−Ｎ結合の一部をＳｉ−Ｏ結合に転換する。この反応は、ＳｉＨ２ＮＨ＋２Ｏ→ＳｉＯ２＋ＮＨ３のように進行する。ここで、Ｓｉ−Ｎ結合をＳｉ−Ｏ結合に転換することは、塗膜の誘電率を低下させるが、一方、ウェットエッチングレートを低減させる。よって、Ｓｉ−Ｎ結合が必要以上にＳｉ−Ｏ結合へ転換されないように、熱処理条件を考慮する必要がある。代表的な条件としては、塗膜を温度３８０℃の乾燥酸素雰囲気中において常圧のもと３０分間酸化する。次に、温度８５０℃の乾燥酸素雰囲気中において６０分間熱処理する。これにより、ポリシラザン膜２７０が形成された。このポリシラザン膜２７０は、約２%の窒素を含んだシリコン酸窒化膜である。
【００５１】
図１４を参照して、次に、ＣＭＰ技術により、シリコン窒化膜２４０をストッパとして、ポリシラザン膜２７０およびシリコン酸化膜２６０を研磨する。これにより、ポリシラザン膜２７０およびシリコン酸化膜２６０は、トレンチ２３６、２３７の内部のみに残存する。
【００５２】
続いて、ラジカルを用いてポリシラザン膜２７０およびシリコン酸化膜２６０（以下、これらを埋め込み膜２６０、２７０ともいう）を熱処理する。この熱処理の具体例を以下に説明する。真空容器中に半導体基板２１０を搬入し、半導体基板２１０をランプヒータまたはホットプレートなどの枚葉式加熱手段によって約１０００℃に加熱する。次に、反応容器内に水素ガスを８ＳＬＭの流量で導入し、酸素ガスを１５ＳＬＭの流量で導入する。水素ガスと酸素ガスは、加熱された半導体基板２１０の表面で反応し、水蒸気とともに、活性な水ラジカルおよびＯＨラジカルを生成する。この水ラジカルおよびＯＨラジカルを含む雰囲気中において、埋め込み膜２６０、２７０を約９Ｔｏｒｒの圧力のもと約２０秒間熱処理する。減圧雰囲気中において短時間だけ処理されるので、水ラジカル、ＯＨラジカルまたは水蒸気は、埋め込み膜２６０、２７０のうちトレンチ２３６および２３７の上端部Ｅ２の近傍に拡散され、トレンチ２３６および２３７の内部まで拡散しない。例えば、水ラジカル、ＯＨラジカルまたは水蒸気は、図１４に示すシリコン窒化膜２４０が接触する埋め込み膜２６０、２７０には拡散するが、ポリシリコン膜２３０、ゲート絶縁膜２２０および半導体基板１１０の近傍にある埋め込み膜２６０、２７０には拡散しない。さらに、水ラジカル及びＯＨラジカルは、活性が強いため、トレンチ２３６および２３７の上端部Ｅ２の近傍において埋め込み膜２６０、２７０と強く反応する。しかし、ほとんどの水ラジカルおよびＯＨラジカルは埋め込み膜２６０、２７０の表面近傍において活性を失うので、ポリシリコン膜２３０、ゲート絶縁膜２２０および半導体基板１１０近傍にある埋め込み膜２６０、２７０とはほとんど反応しない。
【００５３】
トレンチ２３６および２３７の上端部Ｅ２の近傍における埋め込み膜２６０、２７０に水ラジカルやＯＨラジカルが拡散されると、ポリシラザン膜２７０の転移点が通常の転移点（約１１５０℃）よりも約１００℃低下する。その結果、端部Ｅ２の近傍におけるポリシラザン膜２７０が融解され、緻密化され得る。一方、ポリシリコン膜２３０、ゲート絶縁膜２２０および半導体基板１１０近傍にあるポリシラザン膜２７０は、通常の転移点（約１１５０℃）を維持する。よって、ポリシリコン膜２３０、ゲート絶縁膜２２０および半導体基板１１０近傍にあるポリシラザン膜２７０は、融解されずに低い膜密度を維持する。
【００５４】
これにより、端部Ｅ２の近傍におけるポリシラザン膜２７０は、ＨＤＰ−ＣＶＤによって形成されたシリコン酸化膜２６０と同程度の膜密度を有する。また、水ラジカルやＯＨラジカルはトレンチの開口幅の広狭に依らず、Ｏ３／ＴＥＯＳ膜１６０の表面近傍でのみ反応するので、トレンチ１３６および１３７内のＯ３／ＴＥＯＳ膜１６０は、互いにほぼ等しい膜密度を有する。さらに、水ラジカルやOHラジカルは、ポリシリコン膜２３０、ゲート絶縁膜２２０および半導体基板１１０近傍にある埋め込み膜２６０、２７０まで到達しないので、素子領域の端部Ａ１やポリシリコン膜２３０を酸化しない。よって、素子領域の端部Ａ１にバーズビークを発生させないので、素子領域の面積を狭小化させることがない。また、ゲート電極として作用するポリシリコン膜２３０は、これらのラジカルによって酸化されない。
【００５５】
図１５を参照して、次に、希弗酸により埋め込み膜２６０、２７０をエッチングする。ポリシラザン２７０の上部は、ＨＤＰ−ＣＶＤにより形成されたシリコン酸化膜２６０と同程度に緻密化されているので、埋め込み膜２６０、２７０のエッチング量は、両方共にほぼ等しい。これにより、ウェットエッチングにおける埋め込み膜２６０、２７０のエッチング量を抑制するとともに、シリコン酸化膜２６０とポリシラザン２７０との間に段差を生じさせない。即ち、埋め込み膜２６０、２７０は平坦にエッチングされ得る。
【００５６】
次に、熱燐酸溶液によって、シリコン窒化膜２４０を除去する。トレンチ２３６、２３７および埋め込み膜２６０、２７０によって構成されたＳＴＩは、素子領域間の素子分離として作用する。さらに、ポリシリコン膜２３０を加工し、拡散層等を形成することによって、半導体素子が完成する。
【００５７】
本実施形態において、シリコン酸化膜２６０およびポリシラザン膜２７０からなる埋め込み膜を用いたが、ポリシラザン膜２７０に代えて他のＳＯＧ膜またはＯ３／ＴＥＯＳ膜を用いてもよく、シリコン酸化膜２６０に代えてＨＴＯ（High Temperature Oxide）膜を用いても本実施形態の効果を有する。また、シリコン酸化膜２６０およびポリシラザン膜２７０からなる複合膜に代えてポリシラザン膜からなる単層膜を用いても本実施形態の効果を有する。
【００５８】
本実施形態では、図１４に示す工程において、水ラジカルまたはＯＨラジカルを用いて熱処理を行なったが、これに代えて、重水素と酸素とを反応させて生成した重水ラジカルまたはＯＤラジカルを用いて熱処理してもよい。また、水または重水から生成した水ラジカルまたは重水ラジカルを用いて熱処理してもよい。水蒸気から水ラジカルおよびＯＨラジカルを生成する方法、重水素と酸素とから重水ラジカルまたはODラジカルを生成する方法、水または重水から水ラジカルまたは重水ラジカルを生成する方法としては、マイクロ波放電のほか、平行平板プラズマ、誘導結合プラズマ（ＩＣＰ）によるプラズマ放電または紫外光照射等を用いることも可能である。本実施形態は、上述の効果のほか、第１の実施形態の効果をも有する。
【００５９】
（第３の実施形態）
図１６から図２０は、本発明に係る第３の実施形態に従った半導体装置の製造方法の流れを示す断面フロー図である。本実施形態は、ＤＲＡＭ混載型のロジックデバイスを製造する方法である。図１６から図２０は、トレンチキャパシタ３０１が形成された後、ＳＴＩを形成する過程を示す。
【００６０】
図１６を参照して、まず、半導体基板３１０にトレンチキャパシタ３０１を形成する。図１７は、破線円Ｃ内の構成を拡大した断面図である。トレンチキャパシタ３０１は、プレート電極として作用する拡散層３３０と、誘電体膜のＮＯ膜３２０と、電荷蓄積ノードとして作用するポリシリコン膜３４０と、シリコン酸化膜３５０とからなる。拡散層３３０が過剰に拡散することを抑制するために、トレンチキャパシタ形成後の熱工程における処理温度を制限しなければならない。
【００６１】
図１８を参照して、次に、半導体基板３１０の表面にシリコン酸化膜３６０を形成する。シリコン酸化膜３６０上にシリコン窒化膜３７０、シリコン酸化膜３７２を順次堆積する。フォトリソグラフィ技術およびＲＩＥ法により、シリコン酸化膜３７２を加工してハードマスクを形成する。シリコン酸化膜３７２を用いてＲＩＥ法により、シリコン窒化膜３７０、シリコン酸化膜３６０、トレンチキャパシタ３２０の一部、半導体基板３１０を順次エッチングする。このとき、半導体基板１１０の表面からの深さ約２５０ｎｍの溝を形成する。
【００６２】
図１９を参照して、続いて、弗酸蒸気によって、シリコン酸化膜３７２を除去する。次に、溝の内面を熱酸化して約４ｎｍの熱酸化膜３８０を形成する。このようにして、トレンチ３９０が形成される。
【００６３】
次に、スピンコーティング法によりポリシラザン膜３９５を半導体基板３１０上から塗布する。ポリシラザン膜の形成方法は第２の実施形態と同様でよい。あるいは、塗膜を酸化した後、塗膜を温度３８０℃の乾燥酸素雰囲気中において常圧のもと３０分間酸化する代わりに、塗膜を温度３３０℃の水蒸気雰囲気中において２０分間酸化してもよい。これにより、ポリシラザン膜３９５は０．１％以下の窒素を含んだシリコン酸化膜になる。
【００６４】
次に、ＣＭＰ技術により、シリコン窒化膜３７０をストッパとして、ポリシラザン膜３９５を研磨する。これにより、ポリシラザン膜３９５は、トレンチ３９０の内部のみに残存する。
【００６５】
次に、重水ラジカルまたはＯＤラジカルを用いてポリシラザン膜３９５を熱処理する。この熱処理の具体例を以下に説明する。石英ボートに半導体基板３１０を載せて、高速昇降温タイプの反応炉中に搬入する。この反応炉において、半導体基板３１０を窒素雰囲気中で、約５Ｔｏｒｒの気圧のもと、８０℃／分の昇温レートで９００℃まで昇温する。次に、反応炉内に重水素ガスを３ＳＬＭの流量で導入し、酸素ガスを６ＳＬＭの流量で導入する。重水素ガスおよび酸素ガスはこの反応炉内で反応して、重水蒸気とともに、活性な重水ラジカルおよびＯＤラジカルを生成する。この重水ラジカルおよびＯＤラジカルを含む雰囲気中において、ポリシラザン膜３９５を約３分熱処理する。減圧雰囲気中において短時間だけ処理されるので、重水ラジカル、ＯＤラジカルまたは水蒸気は、ポリシラザン膜３９５のうちトレンチ３９０の上端部Ｅ３の近傍に拡散され、トレンチ３９０の内部まで拡散しない。さらに、重水ラジカルおよびＯＤラジカルは、活性が強いため、トレンチ３９０の上端部Ｅ３の近傍においてポリシラザン膜３９５と強く反応する。しかし、ほとんどの重水ラジカルおよびＯＤラジカルはポリシラザン膜３９５の表面近傍において活性を失うので、トレンチキャパシタ３０１および半導体基板３１０近傍にあるポリシラザン膜３９５とはほとんど反応しない。
【００６６】
トレンチ３９０の上端部Ｅ３の近傍におけるポリシラザン膜３９５に重水ラジカルおよびＯＤラジカルが拡散されると、ポリシラザン膜３９５の転移点が通常の転移点（約１１５０℃）よりも約２００℃低下する。その結果、端部Ｅ３の近傍におけるポリシラザン膜３９５が融解され、緻密化され得る。一方、トレンチキャパシタ３０１および半導体基板３１０近傍にあるポリシラザン膜３９５は、通常の転移点（約１１５０℃）を維持する。よって、トレンチキャパシタ３０１および半導体基板３１０近傍にあるポリシラザン膜３９５は、融解されずに低い膜密度を維持する。
【００６７】
これにより、端部Ｅ３の近傍におけるポリシラザン膜３９５は、ＨＤＰ−ＣＶＤによって形成されたシリコン酸化膜と同程度の膜密度を有する。さらに、重水ラジカルおよびＯＤラジカルは、トレンチキャパシタ３０１および半導体基板３１０近傍にあるポリシラザン膜３９５まで到達しないので、トレンチキャパシタ３０１を酸化しない。よって、トレンチキャパシタ３０１にバーズビークを発生させないので、トレンチキャパシタ３０１の特性を変化させることがない。
【００６８】
図２０を参照して、次に、希弗酸によりポリシラザン膜３９５をエッチングする。ポリシラザン膜３９５の上部は、ＨＤＰ−ＣＶＤにより形成されたシリコン酸化膜と同程度に緻密化されているので、ポリシラザン膜３９５のエッチング量は、ＨＤＰ−ＣＶＤにより形成されたシリコン酸化膜にほぼ等しい。また、ポリシラザン膜３９５は平坦にエッチングされ得る。
【００６９】
次に、熱燐酸溶液によって、シリコン窒化膜３７０を除去する。トレンチ３９０およびポリシラザン膜３９５によって構成されたＳＴＩは、トレンチキャパシタ３０１間の素子分離として作用する。さらに、既知の工程を用いて、ＤＲＡＭ混載型のロジックデバイスが完成する。
【００７０】
図２１は、本実施形態のラジカルを用いた熱処理に代えて、乾燥酸素の雰囲気中において１０００℃の温度で酸化処理した素子の断面図である。図２２は、ラジカルを用いた熱処理に代えて、水蒸気の雰囲気中において１０００℃の温度で酸化処理した素子の断面図である。図２１および図２２は、本実施形態における図２０に相当し、希弗酸によりポリシラザン膜をエッチングした後の状態を示している。図２１および図２２は、図２０との対比から本実施形態の効果を示すために示されている。
【００７１】
図２１に示すＳＴＩでは、ポリシラザン膜３９５がトレンチ３９０の側壁近傍において窪むようににエッチングされた。図２２に示すＳＴＩでは、トレンチ３９０の側壁が酸化され、熱酸化膜３８０の膜厚が大きく増大した。また、トレンチキャパシタ３０１にバーズビークが発生した。
【００７２】
これに対し、図２０に示す本実施形態に従いラジカルを用いた熱処理を行なった場合、ポリシラザン膜表面は平坦にエッチングされており、トレンチ３９０の側壁は酸化されていない。
【００７３】
本実施形態において、トレンチ３９０を充填する絶縁材料としてポリシラザン膜３９５を用いたが、ポリシラザン膜３９５に代えて他のＳＯＧ膜またはＯ３／ＴＥＯＳ膜を用いてもよい。また、本実施形態において、ポリシラザン膜３９５は単層膜であったが、これに代えて、ポリシラザン膜とＨＤＰ−ＣＶＤによるシリコン酸化膜とからなる複合膜であってもよく、あるいは、ポリシラザン膜とＨＴＯ膜とからなる複合膜であってもよい。ポリシラザン膜３９５は、水蒸気雰囲気中において６００℃の熱処理を行い、シリコン酸化膜に変化させてもよい。
【００７４】
本実施形態では、図１９に示す工程において、重水ラジカルまたはＯＤラジカルを用いて熱処理を行なったが、これに代えて、水素と酸素とを反応させて生成した水ラジカルまたはＯＨラジカルを用いて熱処理してもよい。また、水または重水から生成した水ラジカルまたは重水ラジカルを用いて熱処理してもよい。水蒸気から水ラジカルおよびＯＨラジカルを生成する方法、重水素と酸素とから重水ラジカルまたはODラジカルを生成する方法、水または重水から水ラジカルまたは重水ラジカルを生成する方法としては、マイクロ波放電のほか、平行平板プラズマ、誘導結合プラズマ（ＩＣＰ）によるプラズマ放電または紫外光照射等を用いることも可能である。本実施形態は、上述の効果のほか、第１の実施形態の効果をも有する。
【００７５】
第２および第３の実施形態は、無機材料であるポリシラザンを用いるので、有機ＳＯＧ膜や有機Ｏ３／ＴＥＯＳ膜をＳＴＩの絶縁材料として用いた半導体装置に比べて、半導体基板への炭素汚染を抑制することができる。これにより、ＳＴＩ領域における反転耐圧を向上させ、ＳＴＩ領域におけるジャンクションリークを防止することができる。
【図面の簡単な説明】
【００７６】
【図１】本発明に係る第1の実施形態に従った半導体装置の製造方法の流れを示す断面フロー図。
【図２】図１に続く半導体装置の製造方法の流れを示す断面フロー図。
【図３】図２に続く半導体装置の製造方法の流れを示す断面フロー図。
【図４】図３に続く半導体装置の製造方法の流れを示す断面フロー図。
【図５】図４に続く半導体装置の製造方法の流れを示す断面フロー図。
【図６】図５に続く半導体装置の製造方法の流れを示す断面フロー図。
【図７】図６に続く半導体装置の製造方法の流れを示す断面フロー図。
【図８】本実施形態により熱処理されたＯ３／ＴＥＯＳ膜１６０と他の公知の方法により熱処理されたシリコン酸化膜とのウェットエッチング比を比較した表。
【図９】本発明に係る第２の実施形態に従った半導体装置の製造方法の流れを示す断面フロー図。
【図１０】図９に続く半導体装置の製造方法の流れを示す断面フロー図。
【図１１】図１０に続く半導体装置の製造方法の流れを示す断面フロー図。
【図１２】図１１に続く半導体装置の製造方法の流れを示す断面フロー図。
【図１３】図１２に続く半導体装置の製造方法の流れを示す断面フロー図。
【図１４】図１３に続く半導体装置の製造方法の流れを示す断面フロー図。
【図１５】図１４に続く半導体装置の製造方法の流れを示す断面フロー図。
【図１６】本発明に係る第３の実施形態に従った半導体装置の製造方法の流れを示す断面フロー図。
【図１７】図１６に続く半導体装置の製造方法の流れを示す断面フロー図。
【図１８】図１７に続く半導体装置の製造方法の流れを示す断面フロー図。
【図１９】図１８に続く半導体装置の製造方法の流れを示す断面フロー図。
【図２０】図１９に続く半導体装置の製造方法の流れを示す断面フロー図。
【図２１】ラジカルを用いた熱処理に代えて、乾燥酸素の雰囲気中において１０００℃の温度で酸化処理した素子の断面図。
【図２２】ラジカルを用いた熱処理に代えて、水蒸気の雰囲気中において１０００℃の温度で酸化処理した素子の断面図。
【図２３】従来の熱処理において、トレンチ内の絶縁材料が収縮する様子を示した断面図。
【図２４】図２３に示す熱処理後、絶縁材料をウェットエッチングしたときの断面図。
【符号の説明】
【００７７】
１１０  半導体基板
１２０、１４０  熱酸化膜
１３０  シリコン窒化膜
１３６、１３７  トレンチ
１６０  Ｏ３／ＴＥＯＳ膜
１７０  ゲート電極
１８０  ゲート絶縁膜
【図１】
2005150500.tif 000003
【図２】
2005150500.tif 000004
【図３】
2005150500.tif 000005
【図４】
2005150500.tif 000006
【図５】
2005150500.tif 000007
【図６】
2005150500.tif 000008
【図７】
2005150500.tif 000009
【図８】
2005150500.tif 000010
【図９】
2005150500.tif 000011
【図１０】
2005150500.tif 000012
【図１１】
2005150500.tif 000013
【図１２】
2005150500.tif 000014
【図１３】
2005150500.tif 000015
【図１４】
2005150500.tif 000016
【図１５】
2005150500.tif 000017
【図１６】
2005150500.tif 000018
【図１７】
2005150500.tif 000019
【図１８】
2005150500.tif 000020
【図１９】
2005150500.tif 000021
【図２０】
2005150500.tif 000022
【図２１】
2005150500.tif 000023
【図２２】
2005150500.tif 000024
【図２３】
2005150500.tif 000025
【図２４】
2005150500.tif 000026