(57)【要約】【課題】  積層型正特性サーミスタにおいて、耐電圧試験を行なった場合に生じ得るセラミック素体中央部での破壊を生じさせにくくし、耐電圧性能を向上させる。【解決手段】  セラミック素体１１における有効層となる複数のサーミスタ層３〜７の内、積層方向での中央部にあるサーミスタ層５の空隙率を、積層方向での外側にあるサーミスタ層３, ７の空隙率より高くなるように、空隙率の分布に関して傾斜を与える。【選択図】        図１
2005093574.tif 000002
【特許請求の範囲】
【請求項１】
正の抵抗温度係数を有する複数のサーミスタ層と前記サーミスタ層間の所定の界面に沿って形成される複数の内部電極とを積層してなるセラミック素体、および前記内部電極の所定のものと電気的に接続されるように前記セラミック素体の外表面上に形成された外部電極を備える、積層型正特性サーミスタであって、
積層方向に関して最も外側にそれぞれ位置する２つの前記内部電極の間にある有効層となる複数の前記サーミスタ層のうち、積層方向での中央部にある前記サーミスタ層の空隙率が、積層方向での外側にある前記サーミスタ層の空隙率より高いことを特徴とする、積層型正特性サーミスタ。
【請求項２】
前記有効層となる複数の前記サーミスタ層の各空隙率は、積層方向での中央部にある前記サーミスタ層の空隙率が、積層方向での外側にある前記サーミスタ層の空隙率より高くなるような傾斜をなしていることを特徴とする、請求項１に記載の積層型正特性サーミスタ。
【請求項３】
前記有効層となる複数の前記サーミスタ層において、積層方向での中央部にある前記サーミスタ層の最大空隙率が、積層方向での外側にある前記サーミスタ層の最小空隙率の１．５倍以上であることを特徴とする、請求項１または２に記載の積層型正特性サーミスタ。
【請求項４】
前記セラミック素体は、全体として、５〜４０体積％の空隙率を有する、請求項１ないし３のいずれかに記載の積層型正特性サーミスタ。
【請求項５】
正の抵抗温度係数を有する複数のサーミスタ層と前記サーミスタ層間の所定の界面に沿って形成される複数の内部電極とを積層してなるセラミック素体、および前記内部電極の所定のものと電気的に接続されるように前記セラミック素体の外表面上に形成された外部電極を備える、積層型正特性サーミスタを製造する方法であって、
有機材料の含有割合が互いに異なる複数種類のセラミックグリーンシートを用意する工程と、
各前記セラミックグリーンシート上に前記内部電極のための導電性ペースト膜を形成する工程と、
積層方向での中央部に前記有機材料の含有割合の比較的高いものが位置し、かつ積層方向での外側に前記有機材料の含有割合の比較的低いものが位置するように、複数種類の前記セラミックグリーンシートを積層し、それによって、生の積層体を得る工程と、
前記生の積層体を還元性雰囲気中にて焼成することによって、サーミスタ層と内部電極とを有する前記セラミック素体を得る工程と、
焼成後の前記セラミック素体を再酸化処理する工程と、
前記セラミック素体の外表面上に、前記内部電極の所定のものに電気的に接続された外部電極を形成する工程と
を備える、積層型正特性サーミスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層型正特性サーミスタおよびその製造方法に関するもので、特に、耐電圧性能の向上を図るための改良に関するものである。
【背景技術】
【０００２】
近年、電子機器の分野において、小型化かつ高集積化が進んでおり、これに伴い、たとえば正特性サーミスタについても、その小型化かつ面実装化が要求されるようになってきている。このような要求を有利に満たし得るものとして、積層型正特性サーミスタが提案されている。
【０００３】
積層型正特性サーミスタは、一般的に、たとえばＢａＴｉＯ3 を主成分とする半導体セラミックからなる複数のサーミスタ層とサーミスタ層間の所定の界面に沿って形成される複数の内部電極とを積層してなるセラミック素体を備えている。内部電極には、サーミスタ層との間でオーミック接触が得られるように、ニッケル等の金属が用いられる。
【０００４】
上述のセラミック素体は、サーミスタ層と内部電極とを一体的に焼結させて得られるものであるが、セラミック素体を焼結させるための焼成工程では、内部電極に含まれるニッケル等の酸化を回避するため、還元性雰囲気が適用される。したがって、サーミスタ層においてサーミスタ特性を十分に発現させるようにするため、焼成工程の後、焼結したセラミック素体を、ニッケル等が酸化されない程度の条件で再酸化処理するようにしている。
【０００５】
ところが、この再酸化処理にはむらが生じやすい。そのため、再酸化条件が弱すぎると、セラミック素体の内部まで酸化が進まず、他方、再酸化条件が強すぎると、内部電極もが酸化されて、そのオーミック性が損なわれるという問題が生じる。
【０００６】
そこで、上述の問題を解決するため、セラミック素体、特にサーミスタ層が空隙を有する構造とし、この空隙率を３〜１５体積％とすることによって、再酸化条件を良好に制御し、その結果、再酸化むらを防止しようとすることが提案されている（たとえば、特許文献１参照）。
【特許文献１】特開平６−３０２４０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、積層型正特性サーミスタに対して耐電圧試験を行なうと、サーミスタ素体が破壊されることになるが、この破壊は、サーミスタ素体の中央部で生じやすく、このように中央部で破壊が生じたものについては、耐電圧性能が低い。これは、セラミック素体の中央部の体積抵抗率および抵抗変化率が、外周部に比べて、より低くなっているためであると考えられる。
【０００８】
上述のように、中央部の体積抵抗率および抵抗変化率が、外周部に比べて、より低くなるのは、再酸化処理でのむらが原因となっていると推測することができる。すなわち、セラミック素体に対する再酸化処理は、セラミック素体の外周部に比べて、セラミック素体の中央部では進みにくいため、中央部の体積抵抗率および抵抗変化率が、外周部に比べて、より低くなってしまう。その結果、セラミック素体の中央部では、より低い温度にて熱暴走が生じるため、セラミック素体全体としては、より低い電圧にしか耐えられないことになる。
【０００９】
特許文献１に記載されたように空隙率が選ばれたセラミック素体を備える積層型正特性サーミスタであっても、再酸化処理でのむらを完全には防止しきれないことがある。このことは、特許文献１に記載されたような空隙率を有する積層型正特性サーミスタに対して耐電圧試験を行なった場合にも、サーミスタ素体の中央部で破壊が生じやすいことから推測することができる。
【００１０】
そこで、この発明の目的は、セラミック素体の中央部での体積抵抗率および抵抗変化率をより高くすることができ、それによって耐電圧性能が高められた、積層型正特性サーミスタを提供しようとすることである。
【課題を解決するための手段】
【００１１】
この発明は、正の抵抗温度係数を有する複数のサーミスタ層とサーミスタ層間の所定の界面に沿って形成される複数の内部電極とを積層してなるセラミック素体、および内部電極の所定のものと電気的に接続されるようにセラミック素体の外表面上に形成された外部電極を備える、積層型正特性サーミスタに向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００１２】
すなわち、この発明に係る積層型正特性サーミスタは、積層方向に関して最も外側にそれぞれ位置する２つの内部電極の間にある有効層となる複数のサーミスタ層のうち、積層方向での中央部にあるサーミスタ層の空隙率が、積層方向での外側にあるサーミスタ層の空隙率より高いことを特徴としている。
【００１３】
この発明において、有効層となる複数のサーミスタ層の各空隙率は、積層方向での中央部にあるサーミスタ層の空隙率が、積層方向での外側にあるサーミスタ層の空隙率より高くなるような傾斜をなしていることが好ましい。
【００１４】
また、この発明において、有効層となる複数のサーミスタ層において、積層方向での中央部にあるサーミスタ層の最大空隙率が、積層方向での外側にあるサーミスタ層の最小空隙率の１．５倍以上であることが好ましい。
【００１５】
また、この発明において、セラミック素体の空隙率は、全体として、５〜４０体積％であることが好ましい。
【００１６】
この発明は、また、正の抵抗温度係数を有する複数のサーミスタ層とサーミスタ層間の所定の界面に沿って形成される複数の内部電極とを積層してなるセラミック素体、および内部電極の所定のものと電気的に接続されるようにセラミック素体の外表面上に形成された外部電極を備える、積層型正特性サーミスタを製造する方法にも向けられる。この発明に係る積層型正特性サーミスタの製造方法は、次のような工程が実施されることを特徴としている。
【００１７】
すなわち、有機材料の含有割合が互いに異なる複数種類のセラミックグリーンシートを用意し、各セラミックグリーンシート上に内部電極のための導電性ペースト膜を形成する、各工程が実施される。
【００１８】
また、積層方向での中央部に有機材料の含有割合の比較的高いものが位置し、かつ積層方向での外側に有機材料の含有割合の比較的低いものが位置するように、複数種類のセラミックグリーンシートを積層し、それによって、生の積層体を得る工程が実施される。
【００１９】
また、生の積層体を還元性雰囲気中にて焼成し、それによって、サーミスタ層がセラミックグリーンシートによって与えられ、かつ内部電極が導電性ペースト膜によって与えられた、セラミック素体を得る工程が実施される。
【００２０】
また、焼成後のセラミック素体を再酸化処理する工程が実施される。
【００２１】
また、セラミック素体の外表面上に、内部電極の所定のものに電気的に接続された外部電極を形成する工程が実施される。
【発明の効果】
【００２２】
この発明によれば、積層方向での中央部にあるサーミスタ層の空隙率が、積層方向での外側にあるサーミスタ層の空隙率より高いため、再酸化処理に際して、中央部での再酸化が進みやすくなり、中央部での体積抵抗率および抵抗変化率をより確実に高くすることができる。これによって、積層型正特性サーミスタに備えるセラミック素体の中央部における熱暴走を防ぐことができ、その結果、積層型正特性サーミスタの耐電圧性能を高めることができる。
【００２３】
この発明において、有効層となる複数のサーミスタ層の各空隙率に関して、外側から中央部に向かうほど傾斜をなして高くなるようにされていると、隣り合うサーミスタ層間の空隙率の差をより小さくすることができ、より再酸化を進みやすくすることができる。また、空隙率の差によってサーミスタ層間の界面でのデラミネーション（ひび割れ）を生じさせる可能性があるが、それを防ぐことができる。
【００２４】
この発明において、積層方向での中央部にあるサーミスタ層の最大空隙率が、積層方向での外側にあるサーミスタ層の最小空隙率の１．５倍以上となるようにされると、再酸化処理において、中央部での再酸化をより確実に促進することができ、耐電圧性能の向上をより確実に達成することができる。
【００２５】
この発明において、セラミック素体の空隙率が全体として５〜４０体積％になるようにされると、再酸化処理工程での再酸化をより円滑に進めることができ、サーミスタ特性をより十分に発現させることができるとともに、サーミスタ素体の強度を高く維持することができる。すなわち、全体としての空隙率が５体積％未満であると、再酸化処理工程での再酸化が進みにくく、サーミスタ特性を十分に発現させることができず、また、このことから、セラミック素体の中央部での再酸化についても、これが円滑に進まず、中央部と外周部との間での体積抵抗率の差が大きくなる結果を招き、熱暴走による破壊が生じやすくなる。他方、全体としての空隙率が４０体積％を超えると、セラミック素体の強度が低下するため、好ましくない。
【００２６】
また、この発明に係る積層型正特性サーミスタの製造方法によれば、有機材料の含有割合が互いに異なる複数種類のセラミックグリーンシートを用いて生の積層体を作製し、セラミックグリーンシートに含有される有機材料の割合を異ならせることによって所望の空隙率を得るようにしているので、空隙率が前述したように制御された積層型正特性サーミスタを容易に製造することができる。
【発明を実施するための最良の形態】
【００２７】
図１は、この発明の一実施形態による積層型正特性サーミスタ１を示す断面図である。
【００２８】
積層型正特性サーミスタ１は、たとえばＢａＴｉＯ3 を主成分とする半導体セラミックからなりかつ正の抵抗温度係数を有する複数のサーミスタ層２〜８とサーミスタ層２〜８間の所定の界面に沿って形成される複数の内部電極９および１０とを積層してなるセラミック素体１１を備えている。
【００２９】
内部電極９および１０は、たとえばニッケルのような卑金属からなる粉末を導電成分として含む導電性ペーストを用いて形成される。内部電極９および１０は、セラミック素体１１の外表面にまで到達するように形成されるが、セラミック素体１の一方の端面１２にまで引き出される内部電極９と他方の端面１３にまで引き出される内部電極１０とが、セラミック素体１１の内部において交互に配置されている。
【００３０】
セラミック素体１１の外表面の各一部である端面１２および１３上には、外部電極１４および１５がそれぞれ形成されている。外部電極１４および１５は、それぞれ、セラミック素体１１の端面１２および１３上において内部電極９および１０の各端縁と電気的に接続される。外部電極１４および１５は、たとえば、銀、パラジウム、銀−パラジウム合金もしくは白金のような貴金属、またはニッケルもしくは銅のような卑金属からなる粉末を導電成分として含む導電性ペーストを端面１２および１３上に付与し、これを焼き付けることによって形成される。
【００３１】
外部電極１４および１５は、内部電極９および１０との間でオーミック接続がとれるものであればよく、そのため、その形成方法は、上述した導電性ペーストの焼き付け方法に限らず、たとえば、スパッタリング法のようなドライめっき法であってもよい。
【００３２】
外部電極１４および１５上には、必要に応じて、たとえばニッケルからなる第１のめっき膜１６および１７がそれぞれ形成され、さらにその上には、たとえば錫または半田などからなる第２のめっき膜１８および１９がそれぞれ形成される。
【００３３】
図１では図示されないが、セラミック素体１１の外表面上であって外部電極１４および１５が形成されない部分上には、ガラス層が形成されることが好ましい。
【００３４】
上述のような構造を有する積層型正特性サーミスタ１において、積層方向に関して最も外側にそれぞれ位置する２つの内部電極９および１０の間にある有効層となる複数のサーミスタ層３〜７のうち、積層方向での中央部にあるサーミスタ層、たとえばサーミスタ層５の空隙率は、積層方向での外側にあるサーミスタ層、たとえばサーミスタ層３および７の空隙率より高くされている。
【００３５】
この場合において、これら有効層となる複数のサーミスタ層３〜７の各空隙率は、積層方向での中央部にあるものの空隙率が、積層方向での外側にあるものの空隙率より高くなるような傾斜をなしていることが好ましい。すなわち、有効層となる複数のサーミスタ層３〜７の各空隙率に関して、外側のサーミスタ層３および７から中央のサーミスタ層５へと至るに従って、空隙率がより高くなる傾斜をなしていることが好ましい。
【００３６】
なお、図１では、有効層となる５つのサーミスタ層３〜７が図示されているが、有効層となるサーミスタ層の数は、必要に応じて、その増減が可能である。
【００３７】
また、有効層となるサーミスタ層３〜７において、積層方向での中央部にあるサーミスタ層５が最大の空隙率を有し、積層方向での外側にあるサーミスタ層３および７が最小の空隙率を有している場合、上記最大空隙率は上記最小空隙率の１．５倍以上であることが好ましい。
【００３８】
また、セラミック素体１１は、その全体としての空隙率が５〜４０体積％であることが好ましい。
【００３９】
このような積層型正特性サーミスタ１は、好ましくは、次のようにして製造される。
【００４０】
まず、サーミスタ層２〜８となるべきセラミックグリーンシートとして、有機材料の含有割合が互いに異なる複数種類のものが用意される。有機材料の含有割合は、焼成後のサーミスタ層２〜８の各々の空隙率を支配するものであり、含有割合が高いほど、空隙率が高くなる。有機材料としては、たとえばポリスチレンが用いられ、あるいは、バインダとは別のメタクリル樹脂のような樹脂が用いられてもよい。なお、有機材料として、樹脂からなる粒子を用いる場合、粒径はセラミック粉末と同程度のものが好ましい。
【００４１】
次に、所定のセラミックグリーンシート上に内部電極９および１０のための導電性ペースト膜が形成される。
【００４２】
次に、積層方向での中央部に有機材料の含有割合の比較的高いものが位置し、かつ積層方向での外側に有機材料の含有割合の比較的低いものが位置するように、複数種類のセラミックグリーンシートが積層され、それによって、生の積層体が得られる。
【００４３】
次に、生の積層体が還元性雰囲気中で焼成される。これによって、サーミスタ層２〜８がセラミックグリーンシートによって与えられかつ内部電極９および１０が導電性ペースト膜によって与えられた、セラミック素体１１が得られる。
【００４４】
次に、焼成後のセラミック素体１１に対して、たとえばバレル研磨が実施され、それによって、セラミック素体１１の角隅部および稜線部分の角部が、図１に示すように、丸くされる。
【００４５】
次に、セラミック素体１１が再酸化処理される。
【００４６】
次に、セラミック素体１１の端面１２および１３上に、外部電極１４および１５がそれぞれ形成される。なお、外部電極１４および１５が導電性ペーストの焼き付けによって形成される場合には、この焼き付け工程が上記再酸化処理工程を兼ねるようにしてもよい。
【００４７】
次に、必要に応じて、外部電極１４および１５上に、第１および第２のめっき膜１６および１７が形成され、さらに、第２のめっき膜１８および１９が形成され、積層型正特性サーミスタ１が完成される。
【００４８】
以下に、この発明による効果を確認するために実施した実験例について説明する。この実験例では、図１に示した積層型正特性サーミスタ１を試料として作製した。
【００４９】
まず、ＢａＣＯ3 、ＴｉＯ2 およびＳｍ2 Ｏ3 の各粉末を原料として、（Ｂａ0.9998Ｓｍ0.0002）ＴｉＯ3 となるように調合した。次に、調合後の粉末に純水を加えて、ジルコニアボールとともに１０時間混合粉砕処理し、乾燥後、１１００℃の温度で２時間仮焼した。
【００５０】
次に、得られた仮焼後の粉末に、有機バインダ、分散剤および水とともに、ポリスチレン粒子を加えて、ジルコニアボールとともに数時間混合することによって、スラリーを作製した。ここで、後述する焼成後のサーミスタ層における空隙率が５体積％、１０体積％、１５体積％、２０体積％、３０体積％および４０体積％とそれぞれなるように、ポリスチレン粒子の添加量を異ならせた６種類のスラリーを作製した。
【００５１】
次に、各スラリーを用いて、厚さ２０〜３０μｍのセラミックグリーンシートを形成した。ここで、セラミックグリーンシートの厚みが２０〜３０μｍの範囲で異ならせたのは、抵抗値に影響を及ぼす空隙率の違いにも関わらず、厚みを調整することによって、焼成後のサーミスタ層が与える抵抗値をすべて同じになるようにするためである。
【００５２】
次に、所定のセラミックグリーンシート上に、スクリーン印刷法によって、ニッケルを導電成分として含む導電性ペーストを印刷し、導電性ペースト膜を形成した。
【００５３】
次に、導電性ペースト膜がセラミックグリーンシートを介して対向する状態となるように複数のセラミックグリーンシートを積み重ね、さらに、保護用セラミックグリーンシートをその上下に積み重ね、圧着した後、所定の寸法にカットして、生の積層体チップを得た。
【００５４】
ここで、有効層となるサーミスタ層３〜７の各々のためのセラミックグリーンシートとしては、表１の「空隙率分布状態」の欄に示すような空隙率を与えるセラミックグリーンシートを用いた。一例について説明すると、試料１では、サーミスタ層３（外側）、サーミスタ層４、サーミスタ層５（中央）、サーミスタ層６およびサーミスタ層７（外側）の各々のためのセラミックグリーンシートとして、それぞれ、５体積％、１５体積％、３０体積％、１５体積％および５体積％の各空隙率を与えるセラミックグリーンシートを用いた。
【００５５】
なお、各試料において、保護用セラミックグリーンシートとしては、外側のサーミスタ層３および７のためのセラミックグリーンシートと同じセラミックグリーンシートを用いた。
【００５６】
次に、生の積層体チップを、大気中、３５０℃の温度で２０時間脱脂し、Ｈ2 ／Ｎ2 ＝３％の還元性雰囲気中にて１２５０℃の温度で２時間焼成した。これによって、セラミックグリーンシートによってサーミスタ層２〜８が与えられ、かつ導電性ペースト膜によって内部電極９および１０が与えられた焼結後のセラミック素体１１を得た。
【００５７】
上述の焼成工程の結果、セラミックグリーンシートに含まれていたポリスチレン粒子は焼失し、それによって、得られたセラミック素体１１に備えるサーミスタ層２〜８の各々には空隙が形成された。この空隙が占める体積割合すなわち空隙率は、表１の「空隙率分布状態」の欄に示すような分布を有していた。
【００５８】
次に、焼結後のセラミック素体１１に対して、ＳｉおよびＡｌの各々からなる研磨メディアを用いたバレル研磨を適用し、セラミック素体１１の角隅部および稜線部分の角部を丸く処理した後、６００℃の温度で１時間、再酸化のための熱処理を行なった。
【００５９】
次に、セラミック素体１１の端面１２および１３上に銀からなる外部電極１４および１５をスタッパリング法によって形成し、次いで、外部電極１４および１５上にニッケルからなる第１のめっき膜１６および１７を形成し、さらに、錫からなる第２のめっき膜１８および１９を形成した。
【００６０】
以上のようにして、各試料に係る積層型正特性サーミスタ１を得た。得られた積層型正特性サーミスタ１は、試料１〜６のいずれについても、２．０ｍｍ×１．２ｍｍの平面寸法を有し、室温抵抗が２Ωであり、また、抵抗変化率が互いに同等であった。
【００６１】
次に、各試料に係る正特性サーミスタ１について、耐電圧試験を実施した。耐電圧試験では、直流電源に直列に接続された端子間に各試料としての積層型正特性サーミスタを挟んだ状態とし、この状態で、直流電源から印加される電圧を２０Ｖから２Ｖ毎に昇圧するとともに、各電圧において１分間保持する、ステップアップによる昇圧を、各試料に係る積層型正特性サーミスタ１が破壊するまで実施した。そして、破壊直前の電圧を、各試料に係る積層型正特性サーミスタ１の耐電圧とした。このような耐電圧試験は、各試料２０個についてそれぞれ実施し、その平均値、最大値および最小値をそれぞれ求めた。これらの結果が表１に示されている。
【００６２】
【表１】
2005093574.tif 000003
【００６３】
表１において、試料１〜４は、この発明の範囲内の実施例であり、試料５および６は、この発明の範囲外の比較例である。
【００６４】
まず、実施例としての試料１〜４と比較例としての試料５および６とを比較すればわかるように、試料１〜４によれば、試料５および６に比べて、耐電圧を向上させることができる。これは、セラミック素体１１の中央部での再酸化が促進され、その結果、体積抵抗率および抵抗変化率が向上したためであると推測される。
【００６５】
特に、試料１および４では、空隙率が外側から中央部に向かってなだらかに傾斜する分布を有しているので、耐電圧を、この発明の範囲内にある試料２および３に比べても、より向上させることができる。
【００６６】
比較例としての試料５では、一様な空隙率を有しているため、中央部での体積抵抗率が外側での体積抵抗率に比べて低くなり、その結果、耐電圧が低くなっている。これは、中央部において熱暴走が生じたためであると推測される。
【００６７】
また、比較例としての試料６では、空隙率分布状態の傾斜方向が外側において空隙率が高くなるようにされているので、中央部における体積抵抗率が低いままとなり、熱暴走が生じ、耐電圧が低くなっている。
【図面の簡単な説明】
【００６８】
【図１】この発明の一実施形態による積層型正特性サーミスタ１を示す断面図である。
【符号の説明】
【００６９】
１  積層型正特性サーミスタ
２〜８  サーミスタ層
９, １０  内部電極
１１  セラミック素体
１４, １５  外部電極
【図１】
2005093574.tif 000004