(57)【要約】【課題】  接続される伝送路に対応してイコライザ回路における回路素子の特性値を調整可能なイコライザ装置を提供する。【解決手段】  回路素子の特性値を設定するためのパルス信号が入力されると、パルス信号に対して回路素子による処理を施した改良パルス信号を伝送路を介して外部に送出するイコライザ回路１１と、イコライザ回路から受け取る改良パルス信号とパルスを認識するための参照電圧とを比較し、改良パルス信号を所定のパルス幅毎にデジタル信号に変換した変換パルス信号を伝送路を介して外部に送出する比較器１２と、比較器から受け取る変換パルス信号とパルス信号とが所定のパルス幅毎に一致するように特性値を設定する調整部とを有する。【選択図】  図１
2005347916.tif 000002
【特許請求の範囲】
【請求項１】
伝送路を介して伝送される信号の減衰を抑制するためのイコライザ装置であって、
回路素子を備え、該回路素子の特性値を設定するためのパルス信号が入力されると、該パルス信号に対して該回路素子による処理を施した改良パルス信号を前記伝送路を介して外部に送出するイコライザ回路と、
前記イコライザ回路から受け取る前記改良パルス信号と該改良パルス信号からパルスを認識するための参照電圧とを比較し、該改良パルス信号を所定のパルス幅毎にデジタル信号に変換した変換パルス信号を前記伝送路を介して外部に送出する比較器と、
前記比較器から受け取る前記変換パルス信号と前記パルス信号とが前記所定のパルス幅毎に一致するように前記特性値を設定する調整部と、
を有するイコライザ装置。
【請求項２】
前記調整部は、
入力される前記パルス信号と前記変換パルス信号とを前記所定のパルス幅で比較して一致しなければ、所定の信号を出力する排他的論理和回路と、
前記排他的論理和回路と直列に接続され、前記所定の信号を受け取る毎にカウント数を増やし該カウント数を前記回路素子に送出するカウンタと、
を有する請求項１記載のイコライザ装置。
【請求項３】
前記回路素子は、
前記伝送路に直列に接続された抵抗器および該抵抗器に並列に接続されたコンデンサであって、
前記カウント数に比例して特性値が大きくなる請求項２記載のイコライザ装置。
【請求項４】
前記回路素子は、
前記伝送路と接地電位との間に接続されたインダクタであって、
前記カウント数に反比例して特性値が小さくなる請求項２記載のイコライザ装置。
【請求項５】
伝送路を介して伝送される信号の減衰を抑制するための回路素子を備えたイコライザ回路に対する、入力される２つの信号を比較する比較器と入力される２つの信号が一致するように該回路素子を設定する調整部とによる調整方法であって、
前記イコライザ回路が、前記回路素子の特性値を設定するためのパルス信号が入力されると、該パルス信号に対して該回路素子による処理を施した改良パルス信号を前記比較器に送出し、
前記比較器が、前記改良パルス信号を受信すると、該改良パルス信号と該改良パルス信号からパルスを認識するための参照電圧とを比較し、該改良パルス信号を所定のパルス幅毎にデジタル信号に変換した変換パルス信号を前記調整部に送出し、
前記調整部が、前記変換パルス信号と前記パルス信号とが入力されると、これら２つの信号が前記所定のパルス幅毎に一致するように前記特性値を設定する、イコライザ回路の調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異なる装置間で一方の装置から他方の装置に信号を伝送するためのイコライザ回路を備えたイコライザ装置、およびイコライザ回路の調整方法に関する。
【背景技術】
【０００２】
従来、異なるＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）間または装置間をＰＷＢ（Ｐｒｉｎｔｅｄ  Ｗｉｒｉｎｇ  Ｂｏａｒｄ）やケーブル等で接続して信号を伝送する際、信号の高周波成分の減衰を抑制するためにイコライザ回路が用いられている（例えば、特許文献１）。
【０００３】
イコライザ回路を用いなければ、特許文献１に示すように、伝送路の周波数特性の影響により、低周波成分の減衰に対して高周波成分の減衰が大きくなる。そのため、受信部でのアイパターンの開口が狭くなり、受信時のデータの誤り率が大きくなるという問題がある。近年の転送レートの向上によりこの問題が顕著になってきている。
【０００４】
また、特許文献１には、信号を受信する側の装置で、受け取った信号がスレッシュホールド電圧(（１／２）×Ｖｏ)を越えていないためデータエラーが生じた場合の一例が示されている。この問題を解決するために、図１１に示すように、送信側装置７１と受信側装置７３の間の伝送路にイコライザ回路７２を設けている。これにより、信号の低周波成分を減衰させ、高周波成分を通過させることで伝送路全体の周波数成分を平坦にすることが可能となる。
【特許文献１】特開２００３−１６８９４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述のイコライザ回路における回路素子の特性値の設定が最適でない場合、高周波成分の補正が不十分であると、低周波成分に比べて高周波成分の減衰量が大きくなる。そのため、受信側装置に入力される信号の振幅がスレッシュホールド電圧に達せず、データエラーが生じてしまう。反対に、伝送路が短いときのように、高周波成分を過剰に補正すると、低周波成分に比べて高周波成分の減衰量が小さくなり、受信側装置に入力される信号の立ち上がり部分でスレッシュホールド電圧を越えてしまい、データエラーが生じてしまう。
【０００６】
また、イコライザ回路における回路素子の特性値を設定する際、オシロスコープを用いてアイパターンを測定し、その結果から特性値を決定するが、ＬＳＩなどのように構造上アイパターンを測定できない場合には、特性値を設定できないという問題があった。さらに、伝送路長が異なる場合は、伝送路長に合わせた回路素子のイコライザ回路を付け替えなければならず、手間がかかるという問題があった。
【０００７】
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、接続される伝送路に対応してイコライザ回路における回路素子の特性値を調整可能なイコライザ装置、およびイコライザ回路の調整方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するための本発明のイコライザ装置は、
伝送路を介して伝送される信号の減衰を抑制するためのイコライザ装置であって、
回路素子を備え、該回路素子の特性値を設定するためのパルス信号が入力されると、該パルス信号に対して該回路素子による処理を施した改良パルス信号を前記伝送路を介して外部に送出するイコライザ回路と、
前記イコライザ回路から受け取る前記改良パルス信号と該改良パルス信号からパルスを認識するための参照電圧とを比較し、該改良パルス信号を所定のパルス幅毎にデジタル信号に変換した変換パルス信号を前記伝送路を介して外部に送出する比較器と、
前記比較器から受け取る前記変換パルス信号と前記パルス信号とが前記所定のパルス幅毎に一致するように前記特性値を設定する調整部と、
を有する構成である。
【０００９】
本発明では、イコライザ回路から出力される改良パルス信号が比較器を通ることで、デジタル信号の変換パルス信号になり、続いて、調整部で変換パルス信号がはじめのパルス信号に一致するように回路素子の特性値が設定される。そのため、伝送路を通る信号の周波数に合わせて、操作者がイコライザ回路内の回路素子を取り付け直さなくても、信号の減衰が抑制されるようにイコライザ回路が調整される。
【００１０】
また、上記目的を達成するための本発明のイコライザ回路の調整方法は、伝送路を介して伝送される信号の減衰を抑制するための回路素子を備えたイコライザ回路に対する、入力される２つの信号を比較する比較器と入力される２つの信号が一致するように該回路素子を設定する調整部とによる調整方法であって、
前記イコライザ回路が、前記回路素子の特性値を設定するためのパルス信号が入力されると、該パルス信号に対して該回路素子による処理を施した改良パルス信号を前記比較器に送出し、
前記比較器が、前記改良パルス信号を受信すると、該改良パルス信号と該改良パルス信号からパルスを認識するための参照電圧とを比較し、該改良パルス信号を所定のパルス幅毎にデジタル信号に変換した変換パルス信号を前記調整部に送出し、
前記調整部が、前記変換パルス信号と前記パルス信号とが入力されると、これら２つの信号が前記所定のパルス幅毎に一致するように前記特性値を設定するものである。
【発明の効果】
【００１１】
本発明では、周波数の異なる、複数の初期化パターンをイコライザ回路に入力し、その出力と参照電圧を比較することで、比較結果をフィードバックしてイコライザ回路内の各回路素子の特性値を設定するようにしている。そのため、従来のように高周波成分の過剰補正をすることもなく、受信側での信号の減衰量が全周波数帯にわたって一定な特性を得ることができる。
【００１２】
また、イコライザ回路内の回路素子の特性値を設定するために、オシロスコープに代表されるような、アイパターンを測定する機器を用いて出力を確認する必要がなく、情報「１」および「０」の数値データで処理可能となる。そのため、波形観測を考慮した実装構造を取る必要もなく、波形観測が困難なＬＳＩ等の実装構造でもイコライザ回路内の回路素子の特性値を最適な値に設定できる。
【００１３】
さらに、イコライザ回路に可変容量コンデンサ、可変インダクタおよび可変抵抗器を用いているため、イコライザ回路が取り付けられる伝送路の長さに対応して、コンデンサ、インダクタおよび抵抗器を取り付け直す必要がなく、イコライザ回路を構成する回路素子の変更の手間が省ける。
【発明を実施するための最良の形態】
【００１４】
本発明のイコライザ装置の特徴について説明する。図１は本発明のイコライザ装置の概要を説明するためのブロック図である。
【００１５】
図１に示すように、イコライザ装置は、信号の高周波成分の減衰を抑制するためのイコライザ回路１１と、イコライザ回路１１からの出力および参照電圧（Ｖｒｅｆ）を比較する比較器１２とを有する。イコライザ回路１１には、比較器１２からの出力信号をフィードバックするための配線が接続され、フィードバック信号が入力される。
【００１６】
図２はイコライザ回路の一構成例を示す回路図である。
【００１７】
図２に示すように、イコライザ回路１１は、回路素子として、可変抵抗器２１、２２、２３と、可変インダクタ２４と、可変容量コンデンサ２５とを有する構成である。可変抵抗器２１と可変抵抗器２３が入力端子と出力端子の間に直列に接続されている。可変容量コンデンサ２５は可変抵抗器２１、２３と並列に接続されている。可変抵抗器２２と可変インダクタ２４は、可変抵抗器２１および可変抵抗器２３の間における中継点と接地電位との間に直列に接続されている。伝送路に対応して設定される特性値は、可変抵抗器２１、２２、２３の抵抗値と、可変容量コンデンサ２５の容量値と、可変インダクタ２４のインダクタンスである。
【００１８】
本発明のイコライザ装置は、イコライザ回路１１の各回路素子の特性値を設定するための初期化パターンの信号が入力されると、信号の高周波成分の減衰を最も抑制するように、比較器１２からのフィードバック信号に対応して各回路素子の特性値を調整する。以下に、イコライザ装置の構成について詳細に説明する。
【００１９】
図３はイコライザ装置の一構成例を示すブロック図である。
【００２０】
図３に示すように、イコライザ装置は、上記イコライザ回路１１および比較器１２の他に、イコライザ回路１１および比較器１２に入力する信号を切り換える入力切換部１３と、イコライザ回路１１内の回路素子毎に特性値を調整するための調整部１５と、比較器１２からのフィードバック信号を調整対象となる回路素子毎に切り換えるための調整切換部１４とを有する構成である。なお、イコライザ装置を信号の送信側装置と受信側装置との間の伝送路に設ける際、入力切換部１３を送信側装置にできるだけ近い方に設けることが望ましい。
【００２１】
次に、入力切換部１３について説明する。
【００２２】
図４は入力切換部の一構成例を示すブロック図である。
【００２３】
図４に示す入力切換部１３は、初期化パターンの信号を生成するパターン発生回路１３１と、比較器１２に入力されるＶｒｅｆを生成するＶｒｅｆ発生回路１３２と、イコライザ回路１１への出力信号を切り換える入力切換スイッチ１３３とを有する。外部からリセット信号を受信すると、入力切換スイッチ１３３がパターン発生回路１３１の端子ｅに接続し、パターン発生回路１３１が動作を開始する。パターン発生回路１３１は、初期化パターンの信号を調整切換部１４とイコライザ回路１１に送出する。Ｖｒｅｆ発生回路１３２は、パターン発生回路１３１から受け取る初期化パターンに対応したＶｒｅｆを比較器１２に送出する。
【００２４】
ここで、パターン発生回路１３１が生成する初期化パターンについて説明する。
【００２５】
図５は初期化パターンの信号を示す図である。初期化パターンは図５（ａ）から（ｃ）の３種類ある。
【００２６】
図５（ａ）はパルス幅が１Ｔで高（Ｈｉｇｈ）レベルと低（Ｌｏｗ）レベルとを繰り返すパターンの信号である。図５（ａ）に示すパルス信号を１Ｔパルス信号と称する。図５（ｂ）はパルス幅が１Ｔパルス信号の２倍のパターンであり、図５（ｃ）はパルス幅が１Ｔパルス信号の３倍のパターンである。以下では、それぞれ２Ｔパルス信号、３Ｔパルス信号と称する。これらのパルス信号の振幅電圧は等しく設定されている。
【００２７】
また、パルス信号の持つ情報として、パルス幅Ｔのパルスがあるときの情報を「１」とし、パルスがないときの情報を「０」とすると、図５（ａ）に示す１Ｔパルス信号は、情報「１０１０１０１０１０１０・・・」のデジタル信号となる。同様にして、図５（ｂ）に示す２Ｔパルス信号は情報「１１００１１００１１００・・・」のデジタル信号となり、図５（ｃ）に示す３Ｔパルス信号は情報「１１１０００１１１０００・・・」のデジタル信号となる。
【００２８】
パターン発生回路１３１は、外部からリセット信号を受信すると、１Ｔパルス信号を調整切換部１４とイコライザ回路１１に送出する。その後、調整切換部１４から、イコライザ回路１１の回路素子について調整が終了した旨を示す信号である調整終了信号を受け取るたびに、調整切換部１４およびイコライザ回路１１に送出するパルス信号の種類を変更する。パルス信号の種類の変更順序は、１Ｔパルス信号→２Ｔパスル信号→３Ｔパルス信号である。
【００２９】
なお、イコライザ回路１１の調整が終了すると、入力切換スイッチ１３３は端子ｅからｆに接続を切り換える。これにより、イコライザ装置と伝送路で接続された送信側装置からの信号がイコライザ回路１１に入力される。
【００３０】
次に、図５に示した各パルス信号について、Ｖｒｅｆ発生回路１３２が生成するＶｒｅｆについて説明する。
【００３１】
図６はイコライザ回路から比較器に入力されるパルス信号の波形を示す図である。横軸はパルス幅、縦軸は電圧である。なお、ここでは、Ｖｒｅｆの設定方法を説明するためなので、パルス信号の立ち上がりと立ち下がりの時間を実際よりも強調して大きくしている。また、波形も実際とは異ならせている。また、以下では、イコライザ回路１１から比較器１２に入力されるパルス信号を改良パルス信号と称する。
【００３２】
イコライザ回路１１から比較器１２に入力される改良パルス信号は理想的には瞬時にＬｏｗレベルからＨｉｇｈレベルに立ち上がることが望ましいが、図６に示すように、実際は立ち上がりに時間がかかる。そのため、比較器１２に改良パルス信号が入力されたとき、比較器１２が改良パルス信号のパルスを認識可能とするために、Ｖｒｅｆの値をＨｉｇｈレベルよりも低い電圧にする必要がある。
【００３３】
また、図６に示すように、パルス幅が短いパルス信号ほど電圧が充分に上がりきらずにＬｏｗレベルに低下してしまう。そのため、比較器１２がイコライザ回路１１から受け取る各パルス信号を認識可能とするために、パルス幅の短いパルス信号ほどＶｒｅｆを小さく設定する必要がある。１Ｔパルス信号のＶｒｅｆの値をＶｒｅｆ＿１Ｔと表記すると、Ｖｒｅｆ＿１Ｔ、Ｖｒｅｆ＿２Ｔ、およびＶｒｅｆ＿３Ｔは次のような関係になっている。
Ｖｒｅｆ＿１Ｔ＜Ｖｒｅｆ＿２Ｔ＜Ｖｒｅｆ＿３Ｔ・・・・・・（１）
式（１）の関係を満たし、かつ比較器１２が各改良パルス信号を認識可能となるように各パルス信号についてのＶｒｅｆ値が予めＶｒｅｆ発生回路１３２に設定されている。Ｖｒｅｆ発生回路１３２は、パターン発生回路１３１から受け取るパルス信号の種類に対応してＶｒｅｆを比較器１２に出力する。
【００３４】
次に、調整切換部１４について説明する。図７は調整切換部の一構成例を示すブロック図である。
【００３５】
図７に示すように、調整切換部１４は、パルス信号の種類に対応してパルス信号の調整部１５内部への送信先を変更するためのパターン切換スイッチ１４２と、パルス信号の種類に対応してフィードバック信号の調整部１５内部への送信先を変更するための戻り信号切換スイッチ１４１とを有する。
【００３６】
各切換スイッチには、調整部１５内部の特定の回路に信号を送出するために、以下のような端子が設けられている。図７に示す端子ａおよびＡは、信号線１４４を介して、イコライザ回路１１の可変容量コンデンサ２５の容量を調整するための回路に接続されている。端子ｂおよびＢは、信号線１４６を介して、イコライザ回路１１の可変インダクタ２４のインダクタンスを調整するための回路に接続されている。端子ｃおよびＣは、信号線１４８を介して、イコライザ回路１１の抵抗器２１、２３の抵抗値を調整するための回路に接続されている。なお、端子ｄおよびＤはそれぞれの切換スイッチをどこにも接続しないための端子である。
【００３７】
図７に示す信号線を介して入力切換部１３からリセット信号を受信すると、パターン切換スイッチ１４２は接続する端子をＤからＡに切り換え、戻り信号切換スイッチ１４１は接続する端子をｄからａに切り換える。これにより、１Ｔパルス信号が端子Ａおよび信号線１４４を介して調整部１５に送出され、比較器１２からのフィードバック信号が端子ａおよび信号線１４４を介して調整部１５に送出される。
【００３８】
その後、調整終了信号を信号線１４３を介して調整部１５から受信すると、パターン切換スイッチ１４２は接続する端子をＡからＢに切り換え、戻り信号切換スイッチ１４１は接続する端子をａからｂに切り換える。これにより、２Ｔパルス信号が端子Ｂおよび信号線１４６を介して調整部１５に送出され、比較器１２からのフィードバック信号が端子ｂおよび信号線１４６を介して調整部１５に送出される。
【００３９】
さらに、調整終了信号を信号線１４５を介して調整部１５から受信すると、パターン切換スイッチ１４２は接続する端子をＢからＣに切り換え、戻り信号切換スイッチ１４１は接続する端子をｂからｃに切り換える。これにより、３Ｔパルス信号が端子Ｃおよび信号線１４８を介して調整部１５に送出され、比較器１２からのフィードバック信号が端子ｃおよび信号線１４８を介して調整部１５に送出される。
【００４０】
その後、調整終了信号を信号線１４７を介して調整部１５から受信すると、パターン切換スイッチ１４２は接続する端子をＣからＤに切り換え、戻り信号切換スイッチ１４１は接続する端子をｃからｄに切り換える。これにより、入力切換部１３からのパルス信号と比較器１２からのフィードバック信号は調整部１５に入力されなくなる。
【００４１】
次に、調整部１５について説明する。図８は調整部の一構成例を示すブロック図である。
【００４２】
図８に示すように、調整部１５は、可変容量コンデンサ２５の容量を調整するための回路である容量調整回路１５１と、可変インダクタ２４のインダクタンスを調整するための回路であるインダクタ調整回路１５２と、抵抗器２１、２３の抵抗値を調整するための回路である抵抗調整回路１５３とを有する。
【００４３】
容量調整回路１５１、インダクタ調整回路１５２および抵抗調整回路１５３のそれぞれに、論理回路の一種であるＥｘｃｌｕｓｉｖｅ−ＯＲ回路（排他的論理和回路：以下では、Ｅｘ−ＯＲ回路と表記する）１５４とカウンタ１５５が設けられ、Ｅｘｃｌｕｓｉｖｅ−ＯＲ回路とカウンタ１５５が直列に接続されている。Ｅｘ−ＯＲ回路１５４は、２つの入力端子が調整切換部１４と接続され、出力端子がカウンタ１５５の入力端子に接続されている。カウンタ１５５の出力端子はイコライザ回路１１に接続されている。
【００４４】
Ｅｘ−ＯＲ回路１５４は、調整切換部１４からのパルス信号とフィードバック信号の２つの信号が入力されると、２つの信号をパルス幅Ｔで比較して一致していなければ情報「１」を出力し、一致していれば情報「０」を出力する。カウンタ１５５はＥｘ−ＯＲ回路１５４から情報「１」を受け取ると、カウント数を増やすための信号をイコライザ回路１１に送出し、また、情報「０」を受け取ると何も出力しない。
【００４５】
Ｅｘ−ＯＲ回路１５４が情報「０」を出力すると、回路素子の調整が終了したことを意味し、この情報「０」の信号が調整終了信号となる。そのため、例えば、容量調整回路１５１が可変容量コンデンサ２５の容量を設定し終わると、Ｅｘ−ＯＲ回路１５４からの出力が情報「０」の調整終了信号となり、調整終了信号は信号線１４３を介して調整切換部１４に送出される。
【００４６】
次に、イコライザ回路１１の上述の構成以外について説明する。
【００４７】
図２に示したように、イコライザ回路１１は複数の回路素子を備えている。各回路素子にはその特性値を変化させるためのロータリスイッチ（不図示）が設けられている。ロータリスイッチは、カウンタ１５５から受信するカウント数に対応して、以下のように動作する。
【００４８】
可変容量コンデンサ２５のロータリスイッチは、カウンタ１５５から受信するカウント数に比例して、予め小さい値に設定された容量値を大きくする。可変容量コンデンサ２５の調整では、３種類の初期化パターンのうち最も周波数の高い１Ｔパルス信号が用いられ、可変容量コンデンサ２５の容量を大きくするほど、伝送される信号の高周波成分がより通過しやすくなるためである。
【００４９】
可変インダクタ２４のロータリスイッチは、カウンタ１５５から受信するカウント数に反比例してインダクタンスを小さくする。可変インダクタ２４の調整の際には、１Ｔパルス信号よりも周波数の低い２Ｔパルス信号が用いられる。そして、伝送される信号の低周波成分に対してのインダクタンスのインピーダンスが下がり、低周波成分はグランド（接地）にバイパスされることで減衰する。
【００５０】
可変抵抗器２１、２３のロータリスイッチは、カウンタ１５５から受信するカウント数に比例して抵抗値を大きくする。これは、可変抵抗器２１、２３の調整に用いられる３Ｔパルス信号は２Ｔパルス信号よりも周波数が低く、直流成分により近くなるので、可変抵抗器２１、２３の値を大きくして直流レベルそのものをより下げるためである。
【００５１】
次に、比較器１２について説明する。比較器１２には、イコライザ回路１１からの改良パルス信号とＶｒｅｆ発生回路１３２からのＶｒｅｆとが入力される。比較器１２は、入力される２つの信号をパルス幅Ｔで比較し、改良パルス信号の電圧がＶｒｅｆよりも高いレベルであれば、両方から入力があったものとして情報「１」を出力する。反対にパルス信号の電圧がＶｒｅｆよりも低いレベルであれば、両方から入力がないものとして情報「０」を出力する。このようにして比較器１２がイコライザ回路１１から受け取る改良パルス信号をパルス幅Ｔ毎にデジタル信号に変換した信号を、以下では、変換パルス信号と称する。
【００５２】
次に、上記構成のイコライザ装置におけるイコライザ回路１１の調整方法について説明する。
【００５３】
図９はイコライザ回路の調整方法を示すフローチャートである。図１０はイコライザ回路の調整方法を説明するための模式図である。
【００５４】
送信側装置（不図示）と受信側装置（不図示）との間の伝送路の途中にイコライザ装置が装着され、入力切換部１３にリセット信号が入力されると、可変容量コンデンサ２５の容量値設定のために、パターン発生回路１３１は情報「０１０１０１・・」の１Ｔパルス信号を調整切換部１４とイコライザ回路１１に送出する。Ｖｒｅｆ発生回路１３２は、１Ｔパルス信号に対応したＶｒｅｆ＿１Ｔを比較器１２に出力する。調整切換部１４は、入力切換部１３から受け取る１Ｔパルス信号を信号線１４４を介して調整部１５に送出するとともに、比較器１２からのフィードバック信号を信号線１４４を介して調整部１５に送出するように接続を切り換える。
【００５５】
イコライザ回路１１は１Ｔパルス信号を受信すると、改良１Ｔパルス信号を比較器１２に送出する。比較器１２は、改良１Ｔパルス信号とＶｒｅｆ＿１Ｔとをパルス幅Ｔ毎に比較し、イコライザ回路１１から入力があるときに情報「１」を出力し、イコライザ回路１１から入力がないときに情報「０」を出力する。調整部１５の容量調整回路１５１は、比較器１２から受信する変換パルス信号が情報「０１０１０１・・」の１Ｔパルス信号に一致するように、可変容量コンデンサ２５の容量を大きくする（ステップＳ１）。変換パルス信号の情報が１Ｔパルス信号と同じ「０１０１・・」になったところで、容量値の設定が終了し、容量調整回路１５１のＥｘ−ＯＲ回路１５４が情報「０」を出力する。この情報「０」の信号が信号線１４３を介して調整切換部１４に入力される。
【００５６】
続いて、入力切換部１３のパターン発生回路１３１は、調整切換部１４から調整終了信号を受信すると、可変インダクタ２４のインダクタンス設定に切り換えるために、情報「００１１００１１・・」の２Ｔパルス信号を調整切換部１４とイコライザ回路１１に送出する。Ｖｒｅｆ発生回路１３２は、２Ｔパルス信号に対応したＶｒｅｆ＿２Ｔを比較器１２に出力する。調整切換部１４は、入力切換部１３から受け取る２Ｔパルス信号を信号線１４６を介して調整部１５に送出するとともに、比較器１２からのフィードバック信号を信号線１４６を介して調整部１５に送出するように接続を切り換える。
【００５７】
イコライザ回路１１は２Ｔパルス信号を受信すると、改良２Ｔパルス信号を比較器１２に送出する。比較器１２は、改良２Ｔパルス信号とＶｒｅｆ＿２Ｔとをパルス幅Ｔ毎に比較し、イコライザ回路１１から入力があるときに情報「１」を出力し、イコライザ回路１１から入力がないときに情報「０」を出力する。調整部１５のインダクタ調整回路１５２は、比較器１２から受信する変換パルス信号が２Ｔパルス信号に一致するように、可変インダクタ２４のインダクタンスを小さくする（ステップＳ２）。変換パルス信号の情報が２Ｔパルス信号と同じ「００１１００１１・・」になったところで、インダクタンスの設定が終了し、インダクタ調整回路１５２のＥｘ−ＯＲ回路１５４が情報「０」を出力する。この情報「０」の信号が信号線１４５を介して調整切換部１４に入力される。
【００５８】
さらに、入力切換部１３のパターン発生回路１３１は、調整切換部１４から調整終了信号を受信すると、可変抵抗器２１、２３の抵抗値設定に切り換えるために、情報「０００１１１０００１１１・・」の３Ｔパルス信号を調整切換部１４とイコライザ回路１１に送出する。Ｖｒｅｆ発生回路１３２は、３Ｔパルス信号に対応したＶｒｅｆ＿３Ｔを比較器１２に出力する。調整切換部１４は、入力切換部１３から受け取る３Ｔパルス信号を信号線１４８を介して調整部１５に送出するとともに、比較器１２からのフィードバック信号を信号線１４８を介して調整部１５に送出するように接続を切り換える。
【００５９】
イコライザ回路１１は３Ｔパルス信号を受信すると、改良３Ｔパルス信号を比較器１２に送出する。比較器１２は、改良３Ｔパルス信号とＶｒｅｆ＿３Ｔとをパルス幅Ｔ毎に比較し、イコライザ回路１１から入力があるときに情報「１」を出力し、イコライザ回路１１から入力がないときに情報「０」を出力する。調整部１５の抵抗調整回路１５３は、比較器１２から受信する変換パルス信号が３Ｔパルス信号に一致するように、可変抵抗器２１、２３の抵抗値を大きくする（ステップＳ３）。変換パルス信号の情報が３Ｔパルス信号と同じ「０００１１１０００１１１・・」になったところで、抵抗値の設定が終了し、抵抗調整回路１５３のＥｘ−ＯＲ回路１５４が情報「０」を出力する。この情報「０」の信号が信号線１４７を介して調整切換部１４に入力される。
【００６０】
その後、入力切換部１３のパターン発生回路１３１は、調整切換部１４から調整終了信号を受信すると、初期化パターンのパルス信号の生成をやめる。入力切換部１３では、送信側装置からの入力がイコライザ回路１１に送出されるように接続が切り換わる。Ｖｒｅｆ発生回路１３２は、送信側装置からの入力に対応したＶｒｅｆを比較器１２に送出する。また、調整切換部１４では、調整切換部１４から調整終了信号を受信すると、入力切換部１３および比較器１２と調整部１５との接続を切り離す。これにより、送信側装置から出力される信号がイコライザ回路１１および比較器１２を経由して受信側装置に入力される。
【００６１】
本発明では、上述したように、周波数の異なる、複数の初期化パターンをイコライザ回路に入力し、その出力と参照電圧を比較することで、比較結果をフィードバックしてイコライザ回路内の各回路素子の特性値を設定するようにしている。そのため、従来のように高周波成分の過剰補正をすることもなく、受信側での信号の減衰量が全周波数帯にわたって一定な特性を得ることができる。
【００６２】
また、イコライザ回路内の回路素子の特性値を設定するために、オシロスコープに代表されるような、アイパターンを測定する機器を用いて出力を確認する必要がなく、情報「１」および「０」の数値データで処理可能となる。そのため、波形観測を考慮した実装構造を取る必要もなく、波形観測が困難なＬＳＩ等の実装構造でもイコライザ回路内の回路素子の特性値を最適な値に設定できる。
【００６３】
さらに、イコライザ回路に可変容量コンデンサ、可変インダクタおよび可変抵抗器を用いているため、イコライザ回路が取り付けられる伝送路の長さに対応して、コンデンサ、インダクタおよび抵抗器を取り付け直す必要がなく、イコライザ回路を構成する回路素子の変更の手間が省ける。
【００６４】
なお、本実施例では、２Ｔパルス信号で可変インダクタ２４を調整するようにしたが、可変インダクタ２４の調整の他に、可変抵抗器２２の抵抗値をカウント数に比例して大きくするようにしてもよい。可変抵抗器２２の抵抗値を大きくすることで、直流成分そのものが下がる。
【００６５】
また、１Ｔパルス信号→２Ｔパルス信号→３Ｔパルス信号による一連の調整を複数回実行してもよい。この一連の調整を１回だけでなく、複数回実行することで、イコライザ回路１１の回路素子がより精度よく調整される。
【００６６】
また、パルス幅が１Ｔから３Ｔまでのパルス信号の場合で説明したが、パルス幅が４Ｔ以上の信号を用いて調整を重ねてもよい。
【００６７】
また、各構成の動作を説明するために回路内部をブロック図で示したが、従来の論理回路を組み合わせることで各種スイッチを構成することが可能である。
【００６８】
また、調整切換部１４と調整部１５を別の構成として説明したが、調整部１５が調整切換部１４を含むような構成であってもよい。さらに、イコライザ回路１１に調整切換部１４および調整部１５を含むような構成にしてもよい。
【図面の簡単な説明】
【００６９】
【図１】本発明のイコライザ装置の特徴を示す図である。
【図２】イコライザ回路の一構成例を示す回路図である。
【図３】イコライザ装置の一構成例を示すブロック図である。
【図４】入力切換部の一構成例を示すブロック図である。
【図５】パルス信号のパターンを示す図である。
【図６】イコライザ回路から比較器に入力されるパルス信号の波形を示す図である。
【図７】調整切換部の一構成例を示すブロック図である。
【図８】調整部の一構成例を示すブロック図である。
【図９】イコライザ回路の調整方法を示すフローチャートである。
【図１０】イコライザ回路の調整方法を説明するための模式図である。
【図１１】従来の一構成例を示す模式図である。
【符号の説明】
【００７０】
１１    イコライザ回路
１２    比較器
１３    入力切換部
１４    調整切換部
１５    調整部
２１、２２、２３    可変抵抗器
２４    可変インダクタ
２５    可変コンデンサ
１３１    パターン発生回路
１３２    Ｖｒｅｆ発生回路
１５１    容量調整回路
１５２    インダクタ調整回路
１５３    抵抗調整回路
１５４    Ｅｘ−ＯＲ回路
１５５    カウンタ
【図１】
2005347916.tif 000003
【図２】
2005347916.tif 000004
【図３】
2005347916.tif 000005
【図４】
2005347916.tif 000006
【図５】
2005347916.tif 000007
【図６】
2005347916.tif 000008
【図７】
2005347916.tif 000009
【図８】
2005347916.tif 000010
【図９】
2005347916.tif 000011
【図１０】
2005347916.tif 000012
【図１１】
2005347916.tif 000013