(57)【要約】【課題】  外部接続用電極を用いて半導体素子と外部を電気的に接続することが可能であって小型化できる半導体装置及びその製造方法を提供すること。【解決手段】  本発明に係る半導体装置１は、表面１０Ａから裏面１０Ｂまで貫通しているスルーホール１８ａが形成された配線基板１０と、スルーホール１８ａの内壁面上に設けられた外部接続用電極と、外部接続用電極２０ａに対して配線基板の表面側に設けられたドライフィルムからなる閉塞膜２２ａと、閉塞膜上に設けられ、感光性の液状樹脂を硬化させて形成された保護膜２４ａと、配線基板の表面上に搭載され、外部接続用電極に電気的に接続された半導体素子１２と、半導体素子を封入する封止樹脂２８とを備えることを特徴とする。【選択図】  図２
2005093927.tif 000002
【特許請求の範囲】
【請求項１】
表面から裏面まで貫通している穴部が形成された配線基板と、
前記穴部の内壁面上に設けられた外部接続用電極と、
前記外部接続用電極に対して前記配線基板の前記表面側に設けられたドライフィルムからなる閉塞膜と、
前記閉塞膜上に設けられ、感光性の液状樹脂を硬化させて形成された保護膜と、
前記配線基板の前記表面上に搭載され、前記外部接続用電極に電気的に接続された半導体素子と、
前記半導体素子を封止する封止樹脂と
を備えることを特徴とする半導体装置。
【請求項２】
前記穴部は、前記配線基板の外周面に露出しており前記表面から前記裏面まで延びる凹部状に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ドライフィルムが感光性を有していることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
配線基板上に半導体素子が搭載され、前記半導体素子が樹脂で封止された半導体装置を製造する方法であって、
素子搭載用基板の表面から裏面まで貫通する穴部を、その一部又は全部が配線基板形成領域内に位置するように形成する穴部形成工程と、
前記穴部の内壁面上に導電材料からなる外部接続用電極を形成する電極形成工程と、
前記外部接続用電極に対して前記素子搭載用基板の前記表面側にドライフィルムからなる閉塞膜を設けることによって前記穴部における前記表面側の開口を塞ぎ、前記閉塞膜上に感光性の液状樹脂を硬化させて保護膜を形成する穴部閉塞工程と、
前記素子搭載用基板における前記配線基板形成領域上に半導体素子を搭載し、前記半導体素子と前記外部接続用電極とを電気的に接続する素子搭載工程と、
前記半導体素子を樹脂で封止する樹脂封止工程と、
前記半導体素子が搭載された前記素子搭載用基板を前記配線基板形成領域で分割して配線基板とすることにより半導体装置を作製する分割工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記穴部閉塞工程において、
前記素子搭載用基板の前記表面上に感光性のドライフィルムを設け、
前記ドライフィルムをフォトリソグラフィーによってパターニングして前記閉塞膜を形成し、
前記素子搭載用基板の前記表面上に感光性の液状樹脂を塗布して硬化させて液状樹脂硬化膜を形成し、
前記液状樹脂硬化膜をフォトリソグラフィーによってパターニングして前記保護膜を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記穴部閉塞工程において、
前記素子搭載用基板の前記表面上に感光性のドライフィルムを設け、
前記ドライフィルム上に感光性の液状樹脂を塗布して硬化させて液状樹脂硬化膜を形成し、
前記液状樹脂硬化膜及び前記ドライフィルムをフォトリソグラフィーによってパターニングして前記閉塞膜及び前記保護膜を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項７】
前記穴部閉塞工程において、
前記素子搭載用基板の前記表面上にドライフィルムを設け、
前記ドライフィルム上に感光性の液状樹脂を塗布して硬化させて液状樹脂硬化膜を形成し、
前記液状樹脂硬化膜をフォトリソグラフィーによってパターニングして前記保護膜を形成し、
前記保護膜をマスクパターンとして用いることによって前記閉塞膜を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体素子のパッケージの薄型化及び小型化が要求されている。薄型のパッケージ構造を持つ半導体装置としては、例えば、特許文献１及び特許文献２に開示されている半導体装置がある。
【０００３】
図１４は、特許文献１に記載の半導体装置２の断面図である。半導体装置２は、配線基板４０と、配線基板４０の表面４０Ａ上に搭載された半導体素子４２とを有する。配線基板４０にはスルーホール４４が形成されている。スルーホール４４の内壁面には外部接続用電極４６が設けられている。外部接続用電極４６は、表面４０Ａ上の表面電極４８と裏面４０Ｂ上の裏面電極５０に電気的に接続されている。
【０００４】
半導体素子４２は配線基板４０の表面４０Ａ上に搭載されており、ボンディングワイヤ５２で表面電極４８に接続されている。半導体素子４２及びボンディングワイヤ５２は樹脂５４で封止されている。ここで、半導体素子４２は、表面電極４８、ボンディングワイヤ５２、外部接続用電極４６を介して裏面４０Ｂの裏面電極５０と電気的に接続されている。したがって、裏面電極５０にリード線を接続したりリフローにより接続したりすることによって半導体素子４２と外部を電気的に接続することができる。
【０００５】
半導体装置２において、配線基板４０における表面４０Ａ側のスルーホール４４の開口は閉塞膜５６で塞がれており、封止樹脂が裏面４０Ｂに流れ出さないようになっている。
【０００６】
このスルーホール４４の開口を塞ぐ閉塞膜５６は次のように形成されている。すなわち、半導体素子４２を搭載する側の面上に液状樹脂を２回塗布する。そして、その液状樹脂を硬化させて閉塞膜５６が形成されている。
【０００７】
上記のように液状樹脂を塗布してスルーホール４４を塞ぐと、液状樹脂を加熱しながら硬化させる際に、外部接続用電極４６が設けられているスルーホール４４内に液状樹脂が流れ込む。そのため、仮に、スルーホール４４が半導体装置２の側面に露出するように形成されている場合には、外部接続用電極４６の一部しか電極として機能しない。
【０００８】
一方、特許文献２に記載の半導体装置では、スルーホールはドライフィルムで塞がれている。この場合、特許文献１の場合と異なり閉塞膜を形成する際にスルーホール内に閉塞膜の材料が流れ込むことはない。
【特許文献１】特開平３−１７１６０号公報
【特許文献２】特開平８−１０７１６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、ドライフィルムは、通常、約７０℃〜８０℃の温度で熱変形する。半導体素子を樹脂で封止する際に、樹脂表面を平坦化するためにモールド成形する場合には約１５０℃で加熱、加圧される。そのため、樹脂封止工程において、ドライフィルムが変形・破損する場合がある。このようにドライフィルムが変形・破損すると、外部接続用電極が設けられたスルーホール内に封止用樹脂が流れ込み、更には、基板裏面まで樹脂が流れ出す恐れもある。そのため、外部接続用電極を用いて半導体素子と外部を電気的に接続できない場合がある。
【００１０】
また、特許文献２にはドライフィルムの代わりに機械強度の強いガラスエポキシ板やセラミック板を用いてスルーホールを塞ぐ技術が記載されている。しかしながら、ガラスエポキシ板やセラミック板を用いると、厚みが厚くなるため小型化が困難である。
【００１１】
本発明は、上記事情に鑑みてなされものであり、その目的は、外部接続用電極を用いて半導体素子と外部との電気的接続が可能であって小型化できる半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明に係る半導体装置は、表面から裏面まで貫通している穴部が形成された配線基板と、穴部の内壁面上に設けられた外部接続用電極と、外部接続用電極に対して配線基板の前記表面側に設けられたドライフィルムからなる閉塞膜と、閉塞膜上に設けられ、感光性の液状樹脂を硬化させて形成された保護膜と、配線基板の前記表面上に搭載され、外部接続用電極に電気的に接続された半導体素子と、半導体素子を封止する封止樹脂とを備えることを特徴とする。
【００１３】
この場合、穴部の内壁面上に形成された外部接続用電極と半導体素子とは電気的に接続されている。これにより、半導体素子が封止樹脂で封止されていても、外部接続用電極を介して半導体素子と外部を電気的に接続することができる。
【００１４】
また、外部接続用電極に対して配線基板の表面側に閉塞膜が設けられており、その閉塞膜上に更に保護膜が設けられている。そのため、仮に、半導体装置を製造する際に封止樹脂を高温で成形したりしても、閉塞膜上に保護膜が設けられていない場合に比べれば閉塞膜が変形・破損し難い。
【００１５】
なお、上記穴部は、配線基板の外周面に露出しており前記表面から裏面まで延びる凹部状に形成されていることが望ましい。この場合には、外部接続用電極の表面が露出しているため外部からのリード線を接続しやすく、外部基板に裏面電極をはんだ付け等で接続する際の接続強度が向上する。
【００１６】
なお、本発明に係る半導体装置におけるドライフィルムは感光性を有していることが好適である。
【００１７】
また、本発明に係る半導体装置の製造方法は、配線基板上に半導体素子が搭載され、半導体素子が樹脂で封止された半導体装置を製造する方法であって、素子搭載用基板の表面から裏面まで貫通する穴部を、その一部又は全部が配線基板形成領域内に位置するように形成する穴部形成工程と、穴部の内壁面上に導電材料からなる外部接続用電極を形成する電極形成工程と、外部接続用電極に対して素子搭載用基板の前記表面側にドライフィルムからなる閉塞膜を設けることによって穴部における前記表面側の開口を塞ぎ、閉塞膜上に感光性の液状樹脂を硬化させて保護膜を形成する穴部閉塞工程と、素子搭載用基板における配線基板形成領域上に半導体素子を搭載し、半導体素子と外部接続用電極とを電気的に接続する素子搭載工程と、半導体素子を樹脂で封止する樹脂封止工程と、半導体素子が搭載された素子搭載用基板を配線基板形成領域で分割して配線基板とすることにより半導体装置を作製する分割工程とを備えることを特徴とする。
【００１８】
上記製造方法によれば、素子搭載用基板に設けられた複数の穴部における素子搭載用基板の表面側の開口は、先ずドライフィルムからなる閉塞膜で塞がれる。そして、その閉塞膜上に更に液状樹脂を硬化させて形成された保護膜が形成されている。
【００１９】
閉塞膜上に更に保護膜が設けられていることによって、素子搭載用基板の表面上に搭載された半導体素子を樹脂で封止しても、閉塞膜が熱で変形したり破損したりすることが抑制される。したがって、樹脂封止工程において、外部接続用電極が内壁面上に形成されている穴部内に樹脂が流れ込むことが抑制される。そのため、外部接続用電極を介して半導体素子と外部を電気的に接続することができる。
【００２０】
なお、保護膜は、閉塞膜よりも熱変形温度が高い材料から構成されていることが好ましい。
【００２１】
更に、本発明に係る半導体装置の製造方法は、穴部閉塞工程において、素子搭載用基板の前記表面上に感光性のドライフィルムを設け、ドライフィルムをフォトリソグラフィーによってパターニングして閉塞膜を形成し、素子搭載用基板の前記表面上に感光性の液状樹脂を塗布して硬化させて液状樹脂硬化膜を形成し、液状樹脂硬化膜をフォトリソグラフィーによってパターニングして保護膜を形成することが好ましい。
【００２２】
この場合には、表面上に設けられたドライフィルム及び液状樹脂硬化膜を、フォトリソグラフィーを用いてパターニングすることより閉塞膜及び保護膜を形成している。そのため、仮に複数の閉塞膜を形成する場合であっても、一度に複数の閉塞膜を形成することができる。同様に複数の保護膜を一度に形成することが可能である。
【００２３】
更にまた、本発明に係る半導体装置の製造方法は、穴部閉塞工程において、素子搭載用基板の前記表面上に感光性のドライフィルムを設け、ドライフィルム上に感光性の液状樹脂を塗布して硬化させて液状樹脂硬化膜を形成し、液状樹脂硬化膜及びドライフィルムをフォトリソグラフィーによってパターニングして閉塞膜及び保護膜を形成することが望ましい。
【００２４】
この場合、一度のフォトリソグラフィーによりドライフィルムと液状樹脂硬化膜とを同時にパターニングしている。このようにフォトリソグラフィーによるパターニングの工程が一度で良いため、製造効率を向上させることができる。
【００２５】
また、本発明に係る半導体装置の製造方法は、穴部閉塞工程において、素子搭載用基板の前記表面上にドライフィルムを設け、ドライフィルム上に感光性の液状樹脂を塗布して硬化させて液状樹脂硬化膜を形成し、液状樹脂硬化膜をフォトリソグラフィーによってパターニングして保護膜を形成し、保護膜をマスクパターンとして用いることによって閉塞膜を形成することが好ましい。
【００２６】
この場合、液状樹脂硬化膜からフォトリソグラフィーによってパターニングして保護膜が形成されている。そして、その保護膜をマスクパターンとしてドライフィルムから閉塞膜が形成されている。そのため、フォトリソグラフィーによるパターニングする工程が一度でよいため、製造効率の向上が望める。また、この場合、ドライフィルムは感光性を有しなくても良いため、閉塞膜の材料の選択の幅が広がる。
【発明の効果】
【００２７】
本発明によれば、外部接続用電極を用いて半導体素子と外部とを電気的に接続することが可能であって半導体装置を小型化できる。
【発明を実施するための最良の形態】
【００２８】
以下、図面を参照しながら本発明の好適な実施形態について詳細に説明する。なお、以下の説明では、同一または相当部分には同一符号を付し、重複する説明は省略する。また、図中の寸法比率は、説明のものとは必ずしも一致していない。
【００２９】
図１は、本実施形態に係る半導体装置１の平面図である。図２は、図１のII-II線の断面図である。
【００３０】
半導体装置１は、配線基板１０と、配線基板１０上に搭載された半導体素子１２とを含んで構成されている。配線基板１０の表面１０Ａ上には、第１の表面電極１４ａ及び第２の表面電極１４ｂが設けられている。第１及び第２の表面電極１４ａ，１４ｂは互いに電気的に絶縁されている。また、配線基板１０の裏面１０Ｂには、第１の裏面電極１６ａ及び第２の裏面電極１６ｂが設けられている。第１及び第２の裏面電極１６ａ，１６ｂは互いに電気的に絶縁されている。
【００３１】
第１及び第２の表面電極１４ａ，１４ｂ、並びに、第１及び第２の裏面電極１６ａ，１６ｂは、例えば、銅板等の導電板上にニッケルメッキ及び金メッキが施されたものである。
【００３２】
配線基板１０には、表面１０Ａから裏面１０Ｂまで貫通しているスルーホール（穴部）１８ａ，１８ｂが形成されている。
【００３３】
スルーホール１８ａは、配線基板１０の外周面１０Ｃに露出しており表面１０Ａから裏面１０Ｂまで延びている。そして、表面１０Ａに略平行な平面で切断した場合のスルーホール１８ａの断面形状は、半円状（凹部状）である。言い換えれば、スルーホール１８ａは、断面形状が円形の穴が中心軸線を含む平面で切断された片側に対応する形状をしている。スルーホール１８ａの内壁面上には、第１の外部接続用電極２０ａが設けられている。
【００３４】
第１の外部接続用電極２０ａは、例えば、ニッケルメッキ及び金メッキが施された銅メッキから構成されている。第１の外部接続用電極２０ａは、例えば、スルーホール１８ａの半径よりも短い程度の厚さを有している。第１の表面電極１４ａ及び第１の裏面電極１６ａは、第１の外部接続用電極２０ａを介して電気的に接続されている。
【００３５】
第１の外部接続用電極２０ａに対して配線基板１０の表面１０Ａ側には、ドライフィルムからなる第１の閉塞膜２２ａが設けられている。言い換えれば、第１の外部接続用電極２０ａが内壁面上に設けられたスルーホール１８ａの表面１０Ａ側の開口は、第１の閉塞膜２２ａによって塞がれている。なお、ドライフィルムは、例えば、エポキシ樹脂から構成されている。
【００３６】
第１の閉塞膜２２ａ上には、第１の保護膜２４ａが設けられている。第１の保護膜２４ａは、液状樹脂を硬化させて形成されている。液状樹脂としては、エポキシ樹脂が例示されるが、第１の保護膜２４ａは、ドライフィルムよりも熱変形温度が高いことが好ましい。これにより、例えば、半導体装置１を製造する際などに、第１の閉塞膜２２ａが熱により変形・破損することを抑制できるからである。
【００３７】
また、スルーホール１８ｂは、外周面１０Ｃと反対側の外周面１０Ｄに露出しており、表面１０Ａから裏面１０Ｂまで延びている。そして、表面１０Ａに略平行な平面で切断した場合のスルーホール１８ｂの断面形状は、半円状（凹部状）である。言い換えれば、スルーホール１８ｂは、断面形状が円形の穴が中心軸線を含む平面で切断された片側に対応する形状をしている。スルーホール１８ｂの内壁面上には、第２の外部接続用電極２０ｂが設けられている。
【００３８】
第２の外部接続用電極２０ｂは第１の外部接続用電極２０ａと同じ材料から構成されている。第２の外部接続用電極２０ｂは、例えば、スルーホール１８ｂの半径よりも短い程度の厚さを有している。第２の表面電極１４ｂ及び第２の裏面電極１６ｂは、第２の外部接続用電極２０ｂを介して電気的に接続されている。
【００３９】
第２の外部接続用電極２０ｂに対して配線基板１０の表面１０Ａ側には、ドライフィルムからなる第２の閉塞膜２２ｂが設けられている。言い換えれば、第２の外部接続用電極２０ｂが内壁面上に設けられたスルーホール１８ｂの表面１０Ａ側の開口が第２の閉塞膜２２ｂによって塞がれている。
【００４０】
第２の閉塞膜２２ｂ上には、第２の保護膜２４ｂが設けられている。第２の保護膜２４ｂは、第１の保護膜２４ａと同じ材料の液状樹脂を硬化させて形成されたものである。
【００４１】
半導体素子１２は、第１の表面電極１４ａ上に搭載され、第１の表面電極１４ａと電気的に接続されている。半導体素子１２は、例えば、ＩＣやＬＳＩ、受光素子、発光素子などである。半導体素子１２は、第２の表面電極１４ｂとボンディングワイヤ２６で接続されている。
【００４２】
表面１０Ａ上の、半導体素子１２、ボンディングワイヤ２６、第１及び第２の閉塞膜２２ａ，２２ｂ、並びに、第１及び第２の保護膜２４ａ，２４ｂはモールド成形により樹脂（封止樹脂）２８で封止されている。樹脂２８の材料は、例えば、エポキシ樹脂である。
【００４３】
次に、図３〜図１１を参照して本実施形態に係る半導体装置１の製造方法について説明する。
【００４４】
半導体装置１の製造方法は、穴部形成工程、電極形成工程、穴部閉塞工程、素子搭載工程、樹脂封止工程及び分割工程を含んでいる。
【００４５】
図３は、穴部形成工程を示す工程断面図である。
【００４６】
図３（ａ）に示すように、先ず、素子搭載用基板３０の表面３０Ａ及び裏面３０Ｂ上に銅などの金属からなる導電板３２を設ける。素子搭載用基板３０には、矩形状に区分された配線基板形成領域３０Ｃが複数設定されている。
【００４７】
次に、図３（ｂ）に示すように、表面３０Ａから裏面３０Ｂまで貫通している複数のスルーホール（穴部）３４を、スルーホール３４の一部が配線基板形成領域３０Ｃ内に位置するように、すなわち、スルーホール３４の中心軸線が隣接する配線基板形成領域３０Ｃの境界線上に位置するように形成する。スルーホール３４は、例えば、機械加工により形成すればよい。
【００４８】
図４は、複数のスルーホール３４が形成された素子搭載用基板３０の平面図である。なお、図中、一点鎖線は、配線基板形成領域３０Ｃの境界を仮想的に示した線である。
【００４９】
図４に示すように、スルーホール３４をその中心軸線に略直交する平面で切断した場合の断面形状は、例えば、円形である。また、スルーホール３４は、１つの配線基板形成領域３０Ｃに２つのスルーホール３４が含まれるように形成する。
【００５０】
図５は、電極形成工程を示す工程断面図である。
【００５１】
図５（ａ）に示すように、スルーホール３４が形成された素子搭載用基板３０に、例えば、銅の無電解メッキと電解メッキとを施す。これにより、素子搭載用基板３０が導電材料で被覆され、外部接続用電極２０が形成される。各配線基板領域３０Ｃの外部接続用電極２０は、第１の外部接続用電極２０ａ及び第２の外部接続用電極２０ｂになる。
【００５２】
そして、図５（ｂ）に示すように、表面３０Ａ上に配置されており導電材料で被覆された導電板３２を、フォトレジストを用いたフォトリソグラフィー及びエッチングによりパターニングして、表面電極１４を形成する。表面電極１４は隣り合う配線基板形成領域３０Ｃにわたって形成されている。また、各配線基板形成領域３０Ｃ内には互いに電気的に絶縁された２つの表面電極１４が配置されている。表面電極１４は、後工程で分割されて第１及び第２の表面電極１４ａ，１４ｂになる。
【００５３】
また、裏面３０Ｂ上に配置されており、導電材料で被覆された導電板３２を同様にパターニングして裏面電極１６を形成する。裏面電極１６は隣り合う配線基板形成領域３０Ｃにわたって形成されている。また、各配線基板形成領域３０Ｃ内には電気的に絶縁された２つの裏面電極１６が配置されるように形成する。裏面電極１６は、後工程で分割されて第１及び第２の裏面電極１６ａ，１６ｂになる。
【００５４】
上記工程では、素子搭載用基板３０を導電材料で被覆した後に、外部接続用電極２０、表面電極１４及び裏面電極１６を形成しているため、表面電極１４及び裏面電極１６は、外部接続用電極２０で電気的に接続されている。
【００５５】
図６は、穴部閉塞工程における一工程を示す工程断面図である。
【００５６】
図６（ａ）に示すように、配線基板形成領域３０Ｃの表面３０Ａ側に感光性のドライフィルム３６を貼り付ける。これにより、表面電極１４がドライフィルム３６で覆われる。続いて、図６（ｂ）に示すように、フォトリソグラフィー及びエッチングの手法を用いてドライフィルム３６をパターニングして閉塞膜２２を形成する。
【００５７】
より詳細には、外部接続用電極２０に対して表面３０Ａ側のドライフィルム３６が、スルーホール３４の開口を塞ぐようにドライフィルム３６をパターニングする。このパターニングにより、外部接続用電極２０に対して表面３０Ａ側に残ったドライフィルム３６が閉塞膜２２である。上記パターニングは、閉塞膜２２の形状が、例えば、スルーホール３４の中心軸線と閉塞膜２２との交点を中心とした略円形であって、閉塞膜２２の半径がスルーホール３４の半径よりも若干長くなるようにすれば良い。
【００５８】
これにより、スルーホール３４における表面３０Ａ側の開口が閉塞膜２２により塞がれる。なお、閉塞膜２２は、後工程において分割されて第１の閉塞膜２２ａ及び第２の閉塞膜２２ｂになる。
【００５９】
図７は、穴部閉塞工程における他の工程を示す工程断面図である。
【００６０】
図７（ａ）に示すように、素子搭載用基板３０の表面３０Ａ側に感光性の液状樹脂を塗布する。これにより、表面３０Ａ、表面電極１４、及び閉塞膜２２が液状樹脂で覆われる。そして、その液状樹脂を、熱硬化させて液状樹脂硬化膜３８を形成する。
【００６１】
続いて、図７（ｂ）に示すように、フォトリソグラフィー及びエッチングの手法を用いて、液状樹脂硬化膜３８をパターニングして閉塞膜２２上に保護膜２４を形成する。
【００６２】
より詳細には、各閉塞膜２２上の液状樹脂硬化膜３８を残すように、閉塞膜２２が形成されていない領域の液状樹脂硬化膜３８を除去して保護膜２４を形成する。なお、保護膜２４は、後工程において分割されて第１の保護膜２４ａ及び第２の保護膜２４ｂになる。
【００６３】
図８は、素子搭載工程を示す工程断面図である。
【００６４】
図８（ａ）に示すように、各配線基板形成領域３０Ｃの中心部における表面電極１４上に半導体素子１２を導電性接着剤でダイボンドする。次に、図８（ｂ）に示すように、各配線基板形成領域３０Ｃ内における２つの表面電極１４のうち半導体素子１２が搭載されていない表面電極１４と各半導体素子１２の上面電極（図示せず）とをボンディングワイヤ２６で接続する。
【００６５】
ここで、表面電極１４、裏面電極１６及び外部接続用電極２０には半導体素子１２を導電性樹脂にてダイボンドする前にニッケル及び金メッキを施しておくことが好ましい（図示せず）。
【００６６】
図９は、樹脂封止工程を示す工程断面図である。
【００６７】
半導体素子１２が搭載された素子搭載用基板３０の表面３０Ａ側に樹脂２８を塗布する。そして、樹脂２８の表面を平坦化するように、１５０℃程度の温度で加熱してモールド成形する。これにより、表面３０Ａ上の各半導体素子１２、ボンディングワイヤ２６、表面電極１４、閉塞膜２２、及び保護膜２４が樹脂２８で封止される。
【００６８】
図１０は、半導体素子１２等が樹脂２８で封止された状態での素子搭載用基板３０の平面図である。なお、図１０中、表面電極１４及びボンディングワイヤ２６の記載は省略している。
【００６９】
図１１は、分割工程を示す工程断面図である。各半導体素子１２が搭載され樹脂２８で封止されている状態の素子搭載用基板３０（図９又は図１０）を、各配線基板形成領域３０Ｃに、例えば、ダイシングすることによって分割する。
【００７０】
これにより、各配線形成領域３０Ｃは配線基板１０になる。閉塞膜２２は、２つに分割されて第１及び第２の閉塞膜２２ａ，２２ｂになる。また、保護膜２４は、２つに分割されて第１及び第２の保護膜２４ａ，２４ｂになる。また、スルーホール３４は、配線基板の外周面に設けられた凹部状のスルーホール１８ａ，１８ｂになる。
【００７１】
更に、外部接続用電極２０、表面電極１４、及び裏面電極１６は分割されて第１及び第２の外部接続用電極２０ａ，２０ｂ、第１及び第２の表面電極１４ａ，１４ｂ、第１及び第２の裏面電極１６ａ，１６ｂになる。そして、図１の半導体装置１が得られる。
【００７２】
上記半導体装置１では、半導体素子１２は、第１の表面電極１４ａ上にボンディングされており、半導体素子１２の上面電極（図示せず）と第２の表面電極１４ｂとがボンディングワイヤ２６で接続されている。更に、第１の表面電極１４ａと第１の裏面電極１６ａとが第１の外部接続用電極２０ａで電気的に接続されている。また、第２の表面電極１４ｂと第２の裏面電極１６ｂとが第２の外部接続用電極２０ｂによって電気的に接続されている。すなわち、半導体素子１２は、第１及び第２の外部接続用電極２０ａ，２０ｂ、並びに、第１及び第２の裏面電極１６ａ，１６ｂに電気的に接続されている。
【００７３】
そのため、半導体素子１２が樹脂２８で封止されていても、第１及び第２の裏面電極１６ａ，１６ｂにリード線を接続したりリフローにより接続したりすることによって半導体素子１２と外部を電気的に接続できる。
【００７４】
本実施形態の半導体装置では、第１及び第２の外部接続用電極２０ａ，２０ｂに対して表面１０Ａ側に第１及び第２の閉塞膜２２ａ，２２ｂが設けられ、それらが更に第１及び第２の保護膜２４ａ，２４ｂで保護されていることが重要である。
【００７５】
上記製造方法では、第１及び第２の閉塞膜２２ａ，２２ｂとなるべき閉塞膜２２を形成してスルーホール３４における表面３０Ａ側の開口を塞いだ後に、その閉塞膜２２上に第１及び第２の保護膜２４ａ，２４ｂとなるべき保護膜２４を形成している。そして、半導体素子１２を素子搭載用基板３０上に搭載した後に樹脂２８で封止している。
【００７６】
ところで、半導体素子１２を樹脂２８で封止する樹脂封止工程では、上述したように１５０℃程度の温度環境下でモールド成形される。一方、ドライフィルムは７０℃〜８０℃の温度で熱変形が生じる。
【００７７】
そのため、ドライフィルムからなる閉塞膜２２上に従来のように保護膜２４を設けていないと、閉塞膜２２が樹脂封止工程において変形・破損する。閉塞膜２２が変形・破損すると、第１及び第２の外部接続用電極２０ａ，２０ｂとなるべき外部接続用電極２０が形成されたスルーホール３４内に樹脂２８が流れ込み、更には、裏面３０Ｂまで流れ出す恐れがある。
【００７８】
これに対して、本実施形態では、閉塞膜２２上に更に保護膜２４を形成した後に樹脂封止している。そのため、保護膜２４がない場合に比べて閉塞膜２２が変形・破損することが抑制される。これにより、外部接続用電極２０（第１及び第２の外部電極２０ａ，２０ｂ）が内壁面上に形成されているスルーホール３４内に樹脂２８が流入することを防止する。
【００７９】
そのため、半導体装置１において、第１及び第２の外部接続用電極２０ａ，２０ｂ及び第１及び第２の裏面電極１６ａ，１６ｂに外部からリード線を接続したりリフローにより接続したりすることで、半導体素子１２と外部を電気的に接続することができる。
【００８０】
また、第１及び第２の閉塞膜２２ａ，２２ｂとなるべき閉塞膜２２を、ガラスエポキシ板やセラミック板よりも薄く安価なドライフィルムで形成しているため、小型で製造コストの低い半導体装置１を製造することが可能である。
【００８１】
以上、本発明の好適な実施形態について説明したが、上記実施形態は種々変形が可能である。例えば、穴部閉塞工程において、閉塞膜２２及び保護膜２４は次のように形成しても良い。
【００８２】
図１２は、穴部閉塞工程の他の例を示す工程断面図である。
【００８３】
図１２（ａ）に示すように、素子搭載用基板３０の表面３０Ａ上に感光性のドライフィルム３６を貼り付ける。そして、図１２（ｂ）に示すように、ドライフィルム３６上に液状樹脂を塗布して硬化させる。これにより液状樹脂硬化膜３８を形成する。続いて、フォトリソグラフィー及びエッチングの手法を用いて、ドライフィルム３６と液状樹脂硬化膜３８との積層体を一度にパターニングして、スルーホール３４における表面３０Ａ側の開口を塞ぐ閉塞膜２２及び保護膜２４を形成する。
【００８４】
この場合には、フォトリソグラフィー及びエッチングによるパターニングが一度で良いため、半導体装置１の製造効率を向上させることができる。また、同時にパターニングすることによって確実に保護膜２４で閉塞膜２２を保護できる。
【００８５】
更に、次のようにして閉塞膜２２及び保護膜２４を形成しても良い。図１３は、穴部閉塞工程の更に他の例を示す工程断面図である。
【００８６】
すなわち、図１２の場合と同様にして素子搭載用基板３０上に貼り付けられたドライフィルム３６上に液状樹脂硬化膜３８を形成する。次に、フォトリソグラフィー及びエッチングの手法を用いて液状樹脂硬化膜３８をパターニングして、保護膜２４を先ず形成する。次に、その保護膜２４をマスクパターンとして、保護膜２４で覆われていないドライフィルム３６を除去して閉塞膜２２を形成する。
【００８７】
この場合は、ドライフィルム３６は感光性を有していなくても良い。そのため、材料の選択の幅が広がる。更に、保護膜２４をマスクパターンとしてドライフィルム３６から閉塞膜２２が形成されているため、閉塞膜２２が確実に保護膜２４で保護される。
【００８８】
また、上記何れの実施形態においても、スルーホール１８ａ，１８ｂは、外周面１０Ｃ，１０Ｄに露出しており、その断面形状が半円状としたが、スルーホール１８ａ，１８ｂは外周面１０Ｃ，１０Ｄに露出していなくても良い。また、スルーホール１８ａ，１８ｂの断面形状は、半円状でなくても良く、凹部状であれば良い。外周面１０Ｃ，１０Ｄに露出していないスルーホール１８ａ，１８ｂを形成する場合には、図３（ｂ）において、スルーホール３４の全部が配線基板形成領域３０Ｃ内に位置するようにスルーホール３４を形成すれば良い。更に、断面形状が、例えば、矩形状のスルーホール３４を形成しても良い。また、スルーホール１８ａ，１８ｂは対向した外周面１０Ｃ、１０Ｄに設けられ露出しているが、隣り合った外周面に設けても良く、数量も２個に限らない。
【００８９】
更に、上記実施形態では、１つの素子搭載用基板３０から複数の半導体装置１を製造しているが、１つの素子搭載用基板３０から１つの半導体装置１を製造しても良い。
【００９０】
更にまた、半導体素子１２は、第１の表面電極１４ａ上に搭載しているが必ずしも配線基板１０の中心部の第１の表面電極１４ａ上でなくても良い。例えば、表面１０Ａ（３０Ａ）上に直接搭載し、ボンディングワイヤで半導体素子１２と第１及び第２の表面電極１４ａ，１４ｂとを電気的に接続しても良い。
【図面の簡単な説明】
【００９１】
【図１】本発明に係る半導体装置の一実施形態の平面図である。
【図２】図２は、図１の半導体装置のII-II線の断面図である。
【図３】図１の半導体装置の製造方法における穴部形成工程を示す工程断面図である。
【図４】複数のスルーホールが形成された素子搭載用基板の平面図である。
【図５】図１の半導体装置の製造方法における電極形成工程を示す工程断面図である。
【図６】図１の半導体装置の製造方法における穴部閉塞工程の一工程を示す工程断面図である。
【図７】穴部閉塞工程における他の工程を示す工程断面図である。
【図８】図１の半導体装置の製造方法における素子搭載工程を示す工程断面図である。
【図９】図１の半導体装置の製造方法における樹脂封止工程を示す工程断面図である。
【図１０】半導体素子が樹脂で封止された状態の素子搭載用基板の平面図である。
【図１１】図１の半導体装置の製造方法における分割工程を示す工程断面図である。
【図１２】穴部閉塞工程の他の例を示す工程断面図である。
【図１３】穴部閉塞工程の更に他の例を示す工程断面図である。
【図１４】従来の半導体装置の構成断面図である。
【符号の説明】
【００９２】
１…半導体装置、１０…配線基板、１０Ａ…表面、１０Ｂ…裏面、１０Ｃ，１０Ｄ…外周面、１２…半導体素子、１４ａ…第１の表面電極、１４ｂ…第２の表面電極、１４…表面電極、１６ａ…第１の裏面電極、１６ｂ…第２の裏面電極、１６…裏面電極、１８ａ，１８ｂ…スルーホール（穴部）、２０ａ…第１の外部接続用電極、２０ｂ…第２の外部接続用電極、２０…外部接続用電極、２２…閉塞膜、２２ａ…第１の閉塞膜、２２ｂ…第２の閉塞膜、２４ａ…第１の保護膜、２４ｂ…第２の保護膜、２４…保護膜、２６…ボンディングワイヤ、２８…樹脂、３０…素子搭載用基板、３０Ａ…表面、３０Ｂ…裏面、３０Ｃ…配線基板形成領域、３２…導電板、３４…スルーホール（穴部）、３６…ドライフィルム、３８…液状樹脂硬化膜、４０…配線基板、４０Ａ…表面、４０Ｂ…裏面、４２…半導体素子、４４…スルーホール、４６…外部接続用電極、４８…表面電極、５０…裏面電極、５２…ボンディングワイヤ、５４…樹脂、５６…閉塞膜。
【図１】
2005093927.tif 000003
【図２】
2005093927.tif 000004
【図３】
2005093927.tif 000005
【図４】
2005093927.tif 000006
【図５】
2005093927.tif 000007
【図６】
2005093927.tif 000008
【図７】
2005093927.tif 000009
【図８】
2005093927.tif 000010
【図９】
2005093927.tif 000011
【図１０】
2005093927.tif 000012
【図１１】
2005093927.tif 000013
【図１２】
2005093927.tif 000014
【図１３】
2005093927.tif 000015
【図１４】
2005093927.tif 000016