(57)【要約】【課題】  強誘電体膜よりなる容量絶縁膜が形成された後に、水素の発生を防止しながら配線を形成する。【解決手段】  半導体装置は、基板１上に、下から順に形成された下部電極２、強誘電体膜よりなる容量絶縁膜３及び上部電極４から構成される容量素子５と、容量素子５を覆うように形成された層間絶縁膜６と、層間絶縁膜６を貫通して延びるように形成されており、下部電極２及び上部電極４に接続する積層金属膜９よりなるコンタクトとを備える。積層金属膜９は、下から順に形成されたバリアメタル膜７、シードメタル膜及び電解金属メッキ膜よりなる銅膜８から構成されている。【選択図】  図１
2005057087.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、下から順に形成された下部電極、強誘電体膜よりなる容量絶縁膜及び上部電極から構成される容量素子と、
前記基板上に、前記容量素子を覆うように形成された層間絶縁膜と、
前記層間絶縁膜を貫通して延びるように形成されており、前記下部電極及び前記上部電極のうちの少なくとも一方に接続する積層金属膜よりなるコンタクトとを備え、
前記積層金属膜は、下から順に形成されたバリアメタル膜、シードメタル膜及び電解金属メッキ膜よりなることを特徴とする半導体装置。
【請求項２】
前記コンタクトの上に該コンタクトと一体に形成されており、前記積層金属膜よりなる配線をさらに備えていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記バリアメタル膜は、タンタルイリジウム膜又はタンタル膜よりなることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記シードメタル膜及び前記電解金属メッキ膜は、銅膜よりなることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置。
【請求項５】
基板上に、下部電極、強誘電体膜よりなる容量絶縁膜及び上部電極が下から順に形成されてなる容量素子を形成する工程と、
前記基板上に、前記容量素子を覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜を貫通して延びると共に前記下部電極及び前記上部電極のうちの少なくとも一方の上面を露出させる貫通孔を形成する工程と、
前記貫通孔内に、バリアメタル膜、シードメタル膜及び電解金属メッキ膜が下から順に形成されてなる積層金属膜を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項６】
前記積層金属膜は、前記貫通孔内の下部に形成される第１のコンタクトと、前記貫通孔内の上部に形成される配線とからなることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記容量素子を形成する工程よりも前に、前記基板の上に形成された保護絶縁膜を貫通して延びると共に前記基板の上面と連通する第２のコンタクトを形成する工程をさらに備え、
前記下部電極の下面は前記第２のコンタクトの上端と接続しており、
前記下部電極、前記容量絶縁膜及び前記上部電極は、同一のエッチング工程により形成されており、
前記貫通孔を形成する工程は、前記上部電極の上面を露出させる工程を含むことを特徴とする請求項５又は６に記載の半導体装置の製造方法。
【請求項８】
前記電解金属メッキ膜は、前記電解金属メッキ膜の形成に用いる電解メッキ溶液のｐＨ値：ｘと、前記電解金属メッキ膜を形成する際の電位：ｙとが、ｙ≦−０.０５９ｘ＋０.０８２を満たす条件で形成されることを特徴とする請求項５〜７のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記電解金属メッキ膜は、前記貫通孔の底部における成長レートの前記貫通孔の開口部近傍の成長レートに対する比が１０以上となる条件で形成されていることを特徴とする請求項５〜８のうちのいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁性金属酸化膜よりなる容量絶縁膜を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴って、大容量のデータを処理及び保存する傾向が推進される中、電子機器が一段と高度化すると共に、使用される半導体装置における半導体素子の微細化が急速に進んできている。また、半導体記憶素子として、従来の珪素酸化物又は珪素窒化物に代えて、自発分極特性を有する強誘電体膜よりなる容量絶縁膜を用いる技術が広く研究開発されている。
【０００３】
強誘電体膜よりなる容量絶縁膜を有する半導体装置においては、水素の還元作用を原因とする強誘電体膜の自発分極特性の劣化又は喪失によって容量絶縁膜としての機能が失われることを防止する必要がある。特に、強誘電体膜を構成する強誘電体材料は、酸素原子を持つ層状酸化物であるので、半導体装置の製造工程において発生する水素雰囲気によって容易に還元され、強誘電体膜の自発性分極特性が劣化又は喪失する。このため、半導体装置の製造工程において発生する水素雰囲気を遮断することにより、強誘電体膜が還元されることを防止する必要がある（例えば、特許文献１参照）。
【０００４】
以下、強誘電体膜よりなる容量絶縁膜を有する従来の半導体装置について、図１０を参照しながら説明する。
【０００５】
図１０に示すように、シリコンよりなる半導体基板１００の上には、下から順に白金膜よりなる下部電極１０１、強誘電体膜よりなる容量絶縁膜１０２及び白金膜よりなる上部電極１０３から構成される強誘電体キャパシタが形成されている。上部電極１０３の上には、導電性の水素バリア膜１０４が形成されている。半導体基板１００の上に、強誘電体キャパシタを覆うように絶縁性水素バリア膜１０５が形成されている。このように、強誘電体キャパシタは、導電性水素バリア膜１０４及び絶縁性水素バリア膜１０５によって覆われている。
【０００６】
絶縁性水素バリア膜１０５の上及び半導体基板１００の上には、全面に亘ってシリコン酸化膜又はシリコン窒化膜等よりなる層間絶縁膜１０６が形成されている。層間絶縁膜１０６には、該層間絶縁膜１０６及び絶縁性水素バリア膜１０５を貫通して導電性水素バリアバリア膜１０４の上面を露出させる下部電極用コンタクトホール１０７及び上部電極用コンタクトホール１０８が形成されている。下部電極用コンタクトホール１０７及び上部電極用コンタクトホール１０８の内部を含む層間絶縁膜１０６の上には、チタン膜、第１の窒化チタン膜、アルミニウム膜及び第２の窒化チタン膜が下から順に積層されてなる積層金属膜よりなる金属配線１０９が形成されている。
【０００７】
ここで、従来の半導体装置においては、金属配線１０９を形成した後に、トランジスタの特性を確保する目的又はスパッタによるダメージを回復する目的で、温度４００℃で且つ１０〜３０分程度の水素アニールを実施する。したがって、従来の半導体装置は、半導体装置の製造工程において発生する水素による還元から強誘電体膜よりなる容量絶縁膜１０２を保護するために、導電性水素バリア膜１０４及び絶縁性水素バリア膜１０５によって容量絶縁膜１０２を被覆する構造を有していた。
【０００８】
【特許文献１】特開平０４−１０２３６７号公報（第４頁、第１９−４８段落、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来の半導体装置では、半導体装置の製造工程中に発生する水素による還元から強誘電体膜よりなる容量絶縁膜を保護するために、水素バリア膜によって容量絶縁膜を被覆する構造が採用されているので、半導体装置の微細化に伴って、強誘電体膜よりなる容量絶縁膜を有する半導体装置の構造及び製造工程が複雑化するという問題がある。
【００１０】
また、水素バリア膜は一般にスパッタ膜よりなるので、パーティクルの発生等によって水素バリア膜の緻密性が局所的に劣化することにより容量絶縁膜に水素が進入したり、密着性の劣化及び膜ストレス等によって水素バリア膜が剥離することにより容量絶縁膜に水素が侵入するという問題がある。さらに、半導体装置の製造工程において形成される配線は、一般的に水素化ガスを用いて形成される多層配線であるので、前述のように、容量絶縁膜に水素が進入する経路が存在すると、強誘電体膜よりなる容量絶縁膜が形成された後の配線を形成する工程において発生する水素雰囲気によって、強誘電体キャパシタの特性が大きく劣化するという問題がある。
【００１１】
前記に鑑み、本発明は、強誘電体膜よりなる容量絶縁膜が形成された後に、水素の発生を防止しながら配線を形成することを目的とする。
【課題を解決するための手段】
【００１２】
前記の課題を解決するために、本発明に係る半導体装置は、基板上に、下から順に形成された下部電極、強誘電体膜よりなる容量絶縁膜及び上部電極から構成される容量素子と、基板上に、容量素子を覆うように形成された層間絶縁膜と、層間絶縁膜を貫通して延びるように形成されており、下部電極及び上部電極のうちの少なくとも一方に接続する積層金属膜よりなるコンタクトとを備え、積層金属膜は、下から順に形成されたバリアメタル膜、シードメタル膜及び電解金属メッキ膜よりなることを特徴とする。
【００１３】
本発明に係る半導体装置によると、下部電極及び上部電極のうちの少なくとも一方に接続する積層金属膜よりなるコンタクトは、下から順に形成されたバリアメタル膜、シードメタル膜及び電解金属メッキ膜よりなるので、当該半導体装置の製造工程中に水素が発生することを防止できる。このため、水素バリア膜によって容量素子を被覆する必要がなくなるので、半導体装置のプロセスインテグレーションが容易になると共に容量素子の特性劣化を防止することができる。
【００１４】
本発明に係る半導体装置において、コンタクトの上に該コンタクトと一体に形成されており、積層金属膜よりなる配線をさらに備えていることが好ましい。
【００１５】
このようにすると、配線はコンタクトと一体に形成され、バリアメタル膜、シードメタル膜及び電解金属メッキ膜よりなる積層金属膜であるので、半導体装置のプロセスインテグレーションが容易になると共に容量素子の特性劣化を防止することができる。
【００１６】
本発明に係る半導体装置において、前記バリアメタル膜は、タンタルイリジウム膜又はタンタル膜よりなることが好ましい。
【００１７】
このようにすると、積層金属膜を構成する原子が層間絶縁膜に拡散することを防止できるので、半導体装置の特性劣化を防止することができる。タンタルイリジウム膜又はタンタル膜は、従来一般に用いられているチタンナイトライド膜と比較して、例えば、配線又はコンタクトとなる積層金属膜中に含まれる銅原子が層間絶縁膜中へ拡散することを防止するバリア性能が高く、且つ、５００℃以上の高温で安定であるので、バリアメタル膜として効果的である。さらに、タンタルイリジウム膜として、強誘電体膜よりなる容量絶縁膜を有する半導体装置の製造工程において酸素バリア膜に汎用的に用いられているイリジウム膜合金を用いることにより、半導体装置に用いるコンタクト又は配線のためのバリアメタル膜の形成におけるプロセスインテグレーションが容易になる。
【００１８】
本発明に係る半導体装置において、シードメタル膜及び電解金属メッキ膜は、銅膜よりなることが好ましい。
【００１９】
このようにすると、強誘電体膜よりなる容量絶縁膜を形成した後に配線を形成する際に水素の発生を防止できる。このため、容量素子を水素バリア膜で覆う必要なくなるので、半導体装置のプロセスインテグレーションが容易になると共に容量素子の特性劣化を防止することができる。
【００２０】
本発明に係る半導体装置の製造方法は、基板上に、下部電極、強誘電体膜よりなる容量絶縁膜及び上部電極が下から順に形成されてなる容量素子を形成する工程と、基板上に、容量素子を覆うように層間絶縁膜を形成する工程と、層間絶縁膜を貫通して延びると共に下部電極及び前記上部電極のうちの少なくとも一方の上面を露出させる貫通孔を形成する工程と、貫通孔内に、バリアメタル膜、シードメタル膜及び電解金属メッキ膜が下から順に形成されてなる積層金属膜を形成する工程とを備えることを特徴とする。
【００２１】
本発明に係る半導体装置の製造方法によると、貫通孔内に形成される積層金属膜はバリアメタル膜、シードメタル膜及び電解金属メッキ膜よりなるので、半導体装置の製造工程中に水素が発生することを防止できる。このため、容量素子を水素バリア膜によって被覆する必要がなくなるので、半導体装置のプロセスインテグレーションが容易になると共に容量素子の特性劣化を防止することができる。
【００２２】
本発明に係る半導体装置の製造方法において、積層金属膜は、貫通孔内の下部に形成される第１のコンタクトと、貫通孔内の上部に形成される配線とからなることが好ましい。
【００２３】
このようにすると、配線及び第１のコンタクトはバリアメタル膜、シードメタル膜及び電解金属メッキ膜が積層されてなる積層金属膜よりなるので、配線及び第１のコンタクト形成時に水素が発生することを防止できるので、半導体装置のプロセスインテグレーションが容易になると共に容量素子の特性劣化を防止することができる。
【００２４】
本発明に係る半導体装置の製造方法において、容量素子を形成する工程よりも前に、基板の上に形成された保護絶縁膜を貫通して延びると共に基板の上面と連通する第２のコンタクトを形成する工程をさらに備え、下部電極の下面は前記第２のコンタクトの上端と接続しており、下部電極、容量絶縁膜及び上部電極は、同一のエッチング工程により形成されており、貫通孔を形成する工程は、上部電極の上面を露出させる工程を含むことが好ましい。
【００２５】
このようにすると、基板の上面と下部電極の下面とを接続する第２のコンタクトを形成して、容量素子を同一のエッチング工程により加工することにより、容量素子の加工が容易になるため、強誘電体膜よりなる容量絶縁膜を有する半導体装置のサイズを低減できるので、半導体装置の高集積化を容易に実現することができる。
【００２６】
本発明に係る半導体装置の製造方法において、電解金属メッキ膜は、電解金属メッキ膜の形成に用いる電解メッキ溶液のｐＨ値：ｘと、電解金属メッキ膜を形成する際の電位：ｙとが、ｙ≦−０.０５９ｘ＋０.０８２を満たす条件で形成されることが好ましい。
【００２７】
このようにすると、電解金属メッキ膜を形成する際の電位として水素を発生させる電位よりも低い電位で電解金属メッキ膜を形成するので、半導体装置の製造工程中に水素が発生することを防止できる。このため、水素バリア膜によって容量素子を覆う必要がなくなるので、半導体装置のプロセスインテグレーションが容易になると共に容量素子の特性劣化を防止することができる。
【００２８】
本発明に係る半導体装置の製造方法において、電解金属メッキ膜は、貫通孔の底部における成長レートの貫通孔の開口部近傍の成長レートに対する比が１０以上となる条件で形成されていることが好ましい。
【００２９】
このようにすると、貫通孔に形成される電解金属メッキ膜内にボイドが発生することを防止できるので、積層金属膜に断線が生じることを防止することができる。
【発明の効果】
【００３０】
前記本発明に係る半導体装置によると、下部電極及び上部電極のうちの少なくとも一方に接続する積層金属膜よりなるコンタクトは、下から順に形成されたバリアメタル膜、シードメタル膜及び電解金属メッキ膜よりなるので、当該半導体装置の製造工程中に水素が発生することを防止できる。このため、水素バリア膜によって容量素子を被覆する必要がなくなるので、半導体装置のプロセスインテグレーションが容易になると共に容量素子の特性劣化を防止することができる。
【００３１】
前記本発明に係る半導体装置の製造方法によると、貫通孔内に形成される積層金属膜はバリアメタル膜、シードメタル膜及び電解金属メッキ膜よりなるので、半導体装置の製造工程中に水素が発生することを防止できる。このため、容量素子を水素バリア膜によって被覆する必要がなくなるので、半導体装置のプロセスインテグレーションが容易になると共に容量素子の特性劣化を防止することができる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の各実施形態について図面を参照しながら説明する。
【００３３】
（第１の実施形態）
以下、本発明の第１の実施形態について、図１〜図６を参照しながら説明する。
【００３４】
まず、本発明の第１の実施形態に係る半導体装置の構造について、図１を参照しながら説明する。
【００３５】
図１に示すように、半導体基板１の上には、５０〜１５０ｎｍの膜厚を有する第１の白金膜よりなる下部電極２が形成されている。下部電極２の上には、下部電極２の上面を露出させる開口部３ａを有するＳＢＴ（ＳｒＢｉ2（Ｔａ1-xＮｂx）Ｏ9）から構成される１００〜２００ｎｍの膜厚を有する強誘電体膜よりなる容量絶縁膜３が形成されている。容量絶縁膜３の上には、５０〜１５０ｎｍの膜厚を有する第２の白金膜よりなる上部電極４が形成されている。このようにして、下部電極２、容量絶縁膜３及び上部電極４よりなる容量素子５が形成されている。
【００３６】
半導体基板１の上には、容量素子５を覆うように、４００〜１０００ｎｍの膜厚を有するＯ3−ＵＳＧ（オゾン  アンドープド・シリケイト・ガラス）膜よりなる層間絶縁膜６が形成されている。層間絶縁膜６には、コンタクトホール形成のためのエッチングにより、開口部３ａ内に下部電極２の上面を露出させる第１のコンタクトホール２ａ（貫通孔）及び上部電極４の上面を露出させる第２のコンタクトホール４ａ（貫通孔）が形成されていると共に、配線溝形成のためのエッチングにより、第１のコンタクトホール２ａと連通する第１の配線溝２ｂ（貫通孔）及び第２のコンタクトホール２ｂと連通する第２の配線溝４ｂ（貫通孔）が形成されている。
【００３７】
第１のコンタクトホール２ａ及び第１の配線溝２ｂの内部には、下から順に、１０〜５０ｎｍの膜厚を有するタンタルイリジウム（ＩｒＴａ）膜よりなるバリアメタル膜７と、シードメタル膜及び電解金属メッキ膜よりなる銅膜８とからなる積層金属膜９が形成されている。また、シードメタル膜は１０〜５０ｎｍの膜厚を有するＣｕ膜よりなり、電解金属メッキ膜はシードメタル膜をもとにして電解金属メッキ法により第１のコンタクトホール２ａ及び第１の配線溝２ｂの内部を埋め込むように形成されたＣｕ膜よりなる。
【００３８】
同様に、第１のコンタクトホール４ａ及び第１の配線溝４ｂの内部には、下から順に、１０〜５０ｎｍの膜厚を有するタンタルイリジウム（ＩｒＴａ）膜よりなるバリアメタル膜７と、シードメタル膜及び電解金属メッキ膜よりなる銅膜８とからなる積層金属膜９が形成されている。また、シードメタル膜は１０〜５０ｎｍの膜厚を有するＣｕ膜よりなり、電解金属メッキ膜はシードメタル膜をもとにして電解金属メッキ法により第１のコンタクトホール４ａ及び第１の配線溝４ｂの内部を埋め込むように形成されたＣｕ膜よりなる。
【００３９】
ここで、バリアメタル膜は、タンタルイリジウム膜よりなる場合について説明したが、タンタル膜よりなる場合であってもよい。また、層間絶縁膜６は、Ｏ3−ＵＳＧ膜よりなる場合について説明したが、プラズマＦ−ＴＥＯＳ（プラズマ・フッソドープド・テトラ・エトキシ・シリケイト）膜又はプラズマＴＥＯＳ（プラズマ・テトラ・エトキシ・シリケイト）膜であってもよい。
【００４０】
また、積層金属膜９は、第１のコンタクトホール２ａ及び第２のコンタクトホール４ａに形成されるコンタクトと、第１の配線溝２ｂ及び第２の配線溝４ｂに形成される配線となる。
【００４１】
次に、本発明の第１の実施形態に係る半導体装置の製造方法について、図２(a)〜(c)及び図３(a)〜(c)を参照しながら説明する。
【００４２】
図２(a)に示すように、スパッタ法により、半導体基板１上に、５０〜１５０ｎｍの膜厚を有する第１の白金膜２Ａを堆積する。次に、有機金属分解法（ＭＯＤ法）、有機金属化学的気相成長法（ＭＯＣＶＤ法）又はスパッタ法等により、第１の白金膜２Ａの上に、１００〜２００ｎｍの膜厚を有するＳＢＴ（ＳｒＢｉ2（Ｔａ1-xＮｂx）Ｏ9）膜３Ａを堆積する。次に、スパッタ法により、ＳＢＴ膜３Ａの上に、５０〜１５０ｎｍの膜厚を有する第２の白金膜４Ａを堆積する。
【００４３】
次に、図２(b)に示すように、第２の白金膜４Ａ、ＳＢＴ膜３Ａ及び第１の白金膜２Ａに対して、フォトマクスを用いてドライエッチングを行なうことによって、所望の形状及び面積を有する上部電極４、強誘電体膜よりなる容量絶縁膜３及び下部電極２から構成される容量素子５を形成する。また、ＳＢＴ膜３Ａに対するエッチングによって、下部電極３の上面を露出させる開口部３ａを有する容量絶縁膜３を形成する。
【００４４】
次に、図２(c)に示すように、半導体基板１上に、容量素子５を覆うようにＯ3−ＵＳＧ膜を堆積した後、ＣＭＰ法によりＯ3−ＵＳＧ膜の表面を平坦化して４００〜１０００ｎｍの膜厚を有する層間絶縁膜６を形成する。層間絶縁膜６に対して、フォトマクスを用いてドライエッチングを選択的に行なうことによって、下部電極２の表面を露出させる第１のコンタクトホール２ａ（貫通孔）及び上部電極４の上面を露出させる第２のコンタクトホール４ａ（貫通孔）を形成すると共に、第１のコンタクトホール２ａと連通する第１の配線溝２ｂ（貫通孔）及び第２のコンタクトホール４ａと連通する第２の配線溝４ｂ（貫通孔）を形成する。尚、層間絶縁膜６は、Ｏ3−ＵＳＧ膜よりなる場合について説明したが、前述と同様に、プラズマＦ−ＴＥＯＳ膜又はプラズマＴＥＯＳ膜であってもかまわない。
【００４５】
次に、図３(a)に示すように、第１のコンタクトホール２ａ及び第１の配線溝２ｂ並びに第２のコンタクトホール４ａ及び第２の配線溝４ｂの内部を含む層間絶縁膜６の上に、スパッタ法により、１０〜５０ｎｍの膜厚を有するタンタルイリジウム（ＩｒＴａ）膜よりなるバリアメタル膜７を形成する。尚、バリアメタル膜７は、タンタルイリジウム膜よりなる場合について説明したが、前述と同様に、タンタル（Ｔａ）膜よりなる場合であってもよい。
【００４６】
次に、図３(b)に示すように、スパッタ法により、バリアメタル膜７の上に、１０〜１００ｎｍの膜厚を有するＣｕ膜よりなるシードメタル膜を堆積した後、該シードメタル膜をもとにして電解金属メッキ法を用いて、２００〜６００ｎｍの膜厚を有するＣｕ膜よりなる電解金属メッキ膜を形成することにより、シードメタル膜及び電解金属メッキ膜よりなる銅膜８を形成する。このようにして、第１のコンタクトホール２ａ及び第１の配線溝２ｂ並びに第２のコンタクトホール４ａ及び第２の配線溝４ｂの内部を埋め込むようにして、バリアメタル膜７と、シードメタル膜及び電解金属メッキ膜よりなる銅膜８とが積層されてなる積層金属膜９が形成されている。
【００４７】
また、積層金属膜９は、第１のコンタクトホール２ａ及び第２のコンタクトホール４ａに形成されるコンタクトと、第１の配線溝２ｂ及び第２の配線溝４ｂに形成される配線となる。
【００４８】
次に、図３(c)に示すように、ＣＭＰ法により、層間絶縁膜６の上面が露出するように積層金属膜９を研磨することにより、第１のコンタクトホール２ａ及び第２のコンタクトホール４ａ内に積層金属膜８よりなるコンタクトが形成されると共に第１の配線溝２ｂ及び第２の配線溝４ｂ内に積層金属膜９よりなる配線が形成される。
【００４９】
ここで、図３(b)に示すように、銅膜８を構成する電解金属メッキ膜の形成方法について図４〜図７を参照しながら説明する。
【００５０】
電解金属メッキ膜の第１の形成条件として、電解金属メッキ膜の形成に用いる電解メッキ溶液のｐＨ値：ｘと、電解金属メッキ膜を形成する際の電位：ｙとが、ｙ≦−０．０５９ｘ＋０．０８２を満たす条件下で、電解金属メッキ膜の形成を行なう。
【００５１】
図４は、電解金属メッキ膜を形成する際の電位と電解メッキ溶液のｐＨ値との関係において、電解金属メッキ膜を形成する際に水素が発生する領域を水素発生領域として示している。尚、電解メッキ溶液におけるＣｕイオン濃度を１〜３０ｇ/Ｌ（標準状態）、硫酸濃度を０．１〜４００ｇ/Ｌ（標準状態）及び塩素濃度を１〜１００ｐｐｍの範囲とし、また、アノード電極にＣｕプレートを設置する一方、カソード電極に半導体基板を設置している。また、３つ目の電極としてＡｇ/ＡｇＣｌ電極よりなる参照電極を用いることにより、電解メッキ溶液において生成されるＣｕ膜の酸化電位及び還元電位を正確に計算できるようにしている。
【００５２】
図４から明らかなように、電解メッキ溶液のｐＨ値：ｘと、電解金属メッキ膜の形成電位ｙ：とが、ｙ≦−０．０５９ｘ＋０．０８２［ｖ］を満たす条件下で、電解金属メッキ膜を形成すれば、水素を発生させることなく電解金属メッキ膜を形成することができる。これにより、第１のコンタクトホール２ａ及び第２のコンタクトホール４ａに形成されるコンタクト並びに第１の配線溝２ｂ及び第２の配線溝４ｂに形成される配線となる積層金属膜９を形成する際に水素が発生しないので、容量素子５の特性劣化を防止することができる。
【００５３】
次に、電解金属メッキ膜の第２の形成条件として、コンタクトホールの底部における成長レートのコンタクトホールの開口部近傍の成長レートに対する比が１０以上となる条件下で、電解金属メッキ膜を形成する。
【００５４】
図５は、一例として第１のコンタクトホール２ａの底部の成長レートを第１のコンタクトホール２ａの開口部近傍の成長レートで割ることにより得られる成長レート比と電解金属メッキ膜の形成電位との関係において、電解金属メッキ膜の形成の際にボイドが発生する領域をボイド発生領域として示している。尚、電解メッキ溶液のｐＨ値：ｘを１に設定すると共に、第１のコンタクトホール２ａのアスペクト比（Ａ．Ｒ）を４に設定している。また、アスペクト比を４に設定しているのは、近年の半導体配線形成において多く用いられていると考えられるコンタクトホールのアスペクト比の値である。尚、ここでは、一例として、第１のコンタクトホール２ａを用いて説明しているが、以下の内容も含めて、第２のコンタクトホール４ａの場合であっても同様である。
【００５５】
図５から明らかなように、成長レート比が１０以上になる条件下で、電解金属メッキ膜を形成すれば、第１のコンタクトホール２ａ内に形成される積層金属膜９内にボイドが発生することがなくなるので、積層金属膜９よりなるコンタクトに断線が発生することを防止できる。
【００５６】
図３(a)で示したように、第１及び第２のコンタクトホール２ａ、４ａの開口部近傍に形成されるバリアメタル膜６は、スパッタ法により形成されるために、一般的に、第１及び第２のコンタクトホール２ａ、４ａの開口部近傍ではオーバーハング形状になる（図示せず）。このため、第１及び第２のコンタクトホール２ａ、４ａの開口部近傍における成長レートが、第１及び第２のコンタクトホール２ａ、４ａの底部における成長レートよりも高い場合には、第１及び第２のコンタクトホール２ａ、４ａの開口部近傍における開口が先に閉じるので、第１及び第２のコンタクトホール２ａ、４ａ内に形成される積層金属膜９の内部にボイドが発生してコンタクトに断線が生じる。
【００５７】
しかしながら、本実施形態では、第１のコンタクトホール２ａの底部における成長レートの第１のコンタクトホール２ａの開口部近傍の成長レートに対する比が１０以上となる条件下で、電解金属メッキ膜を形成することにより、アスペクト比が高い（Ａ.Ｒ.＝４）第１のコンタクトホール２ａの内部に銅膜よりなる電解金属メッキ膜をボイドを発生させることなく埋め込むことができる。
【００５８】
図６は、電解金属メッキ膜を形成する際の電位：ｙと電解メッキ溶液のｐＨ値：ｘとの関係において、水素発生領域及びボイド発生領域を示している。尚、コンタクトホールのアスペクト比は、図５の場合と同様に、Ａ．Ｒ＝４に設定しており、この場合における電解メッキ溶液の各ｐＨ値に対応する水素発生電位及びボイド発生電位が示されている。
【００５９】
図６から明らかなように、図上の白抜きの領域６ａ内に含まれる条件下で、電解金属メッキ膜を形成すれば、水素を発生させることなく且つボイドを発生させることなく、電解金属メッキ膜を形成することができる。
【００６０】
図７は、第１の実施形態に係る半導体装置を構成する上部電極４又は下部電極２の８インチウェハ面内における４９点で測定して得られた各コンタクト配線抵抗を示している。尚、図７には、前記第１及び第２の条件を満たさない条件下で電解金属メッキ膜を形成した場合について、同様に測定した各コンタクト配線抵抗を示している。
【００６１】
図７から明らかなように、第１の実施形態に係る半導体装置についての各コンタクト配線抵抗は３００〜４００Ω/ｍｍの範囲内に収まっており、コンタクト配線抵抗が安定しているので、第１の実施形態に係る半導体装置は良好な電気特性を得ることが明らかである。
【００６２】
以上のように、本発明の第１の実施形態に係る半導体装置及びその製造方法によると、下部電極２及び上部電極４に接続する積層金属膜９よりなるコンタクトは、下から順に形成されたバリアメタル膜７、シードメタル膜及び電解金属メッキ膜よりなるので、半導体装置の製造工程中に水素が発生することを防止できる。このため、水素バリア膜によって容量素子５を被覆する必要がなくなるので、半導体装置のプロセスインテグレーションが容易になると共に容量素子５の特性劣化を防止することができる。また、第１及び第２のコンタクトホール２ａ、４ａ及び第１及び第２の配線溝２ｂ、４ｂに形成される電解金属メッキ膜にボイドが発生することを防止できるので、積層金属膜９よりなるコンタクト及び配線に断線が生じることを防止することができる。
【００６３】
また、バリアメタル膜７として、タンタルイリジウム膜又はタンタル膜を用いることにより、従来一般に用いられているチタンナイトライド膜と比較して、配線又はコンタクトとなる積層金属膜９中に含まれるＣｕ原子が層間絶縁膜６中へ拡散することを防止するバリア性能が高く、且つ、５００℃以上の高温で安定であるので、バリアメタル膜として効果的である。さらに、タンタルイリジウム膜として、強誘電体膜よりなる容量絶縁膜３を有する半導体装置の製造工程において酸素バリア膜に汎用的に用いられているイリジウム膜合金を用いることにより、半導体装置に用いるコンタクト又は配線のためのバリアメタル膜７の形成におけるプロセスインテグレーションが容易になる。
【００６４】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法について、図８(a)〜(c)及び図９(a)〜(c)を参照しながら説明する。
【００６５】
まず、図８(a)に示すように、半導体基板１０の表面部にソース領域又はドレイン領域となる不純物拡散層１１を形成すると共に、半導体基板１０の上に、３〜１２ｎｍの膜厚を有するゲート絶縁膜１２を形成し、該ゲート絶縁膜１２の上に、７０〜１２０ｎｍの膜厚を有するノンドープアモルファスシリコン膜よりなるゲート電極１３を形成する。さらに、不純物拡散層１１及びゲート電極１３の表面に、ボロンを１０〜１０15／ｃｍ2注入した後、６５０〜８５０℃の範囲で１０〜３０分の間活性化アニールを行なうことにより、不純物拡散層１１及びゲート電極１３の表面に５〜２０ｎｍの膜厚を有するコバルトサリサイド膜１４を形成する。コバルトサリサイド膜１４が表面に形成された不純物拡散層１１及びゲート電極１３よりなる電界効果型トランジスタ１５は、図示していないが、多数形成されており、各電界効果型トランジスタ１５を分離するように３００〜７５０ｎｍの膜厚を有する埋め込み酸化膜１６を形成する。
【００６６】
次に、半導体基板１０の上に、電界効果型トランジスタ１５を覆うように、３００〜７００ｎｍの膜厚を有するＢＰＳＧ膜よりなる保護絶縁膜１７を形成する。尚、ＢＰＳＧ膜は、ボロン濃度が０.５〜２.５ｗｔ％の範囲、リン濃度が１.０〜６.０ｗｔ％の範囲である。次に、ＣＶＤ法とエッチバック法とを組み合わせて又はＣＶＤ法とＣＭＰ法とを組み合わせて行なうことによって、保護絶縁膜１７を貫通して延びるように不純物拡散層１１の表面と下端が接続するタングステン膜よりなるコンタクトプラグ１８を形成する。
【００６７】
次に、図８(b)に示すように、スパッタ法により、保護絶縁膜１７の上に、下面がコンタクトプラグ１８の上端を覆うように、５０〜１５０ｎｍの膜厚を有するイリジウム膜よりなる酸素バリア膜を形成する。次に、スパッタ法により、酸素バリア膜の上に、５０〜１５０ｎｍの膜厚を有する第１の白金膜を堆積する。次に、第１の白金膜の上に、有機金属分解法、ＭＯＣＶＤ法（有機金属化学的気相成膜法）又はスパッタ法等により、１００〜２００ｎｍの膜厚を有するビスマス層状ペロブスカイト構造を有するＳＢＴ（ＳｒＢｉ2（Ｔａ1-x、Ｎｂx）2Ｏ9）膜よりなる強誘電体膜を堆積する。次に、強誘電体膜を結晶化させる目的で、例えば、８５０℃、３分間の酸素アニール処理を行なう。この場合、下面がコンタクトプラグの上端を覆うイリジウム膜よりなる酸素バリア膜が形成されているので、酸素アニール時においてタングステン膜よりなるコンタクトプラグ１８と酸素との異常反応を抑制することができる。次に、スパッタ法により、強誘電体膜の上に５０〜１５０ｎｍの膜厚を有する第２の白金膜を堆積する。次に、酸素バリア膜、第１の白金膜、強誘電体膜及び第２の白金膜に対して、フォトマスクを用いてドライエッチングを一括して行なうことにより、酸素バリア膜と第１の白金膜とが一体化された下部電極１９、強誘電体膜よりなる容量絶縁膜２０及び第２の白金膜よりなる上部電極２１から構成される所望の面積を有する容量素子２２を形成する。
【００６８】
次に、図８(c)に示すように、ＨＤＰ（ハイ・デンシティー・プラズマ）ＣＶＤ法により、保護絶縁膜１７の上に、容量素子２２を覆うように、２５０〜８００ｎｍの膜厚を有するＯ3−ＵＳＧ膜又はプラズマＦ−ＴＥＯＳ膜又はプラズマＴＥＯＳよりなる層間絶縁膜２３を形成した後、ＣＭＰ法により、層間絶縁膜２３の上面を平坦化する。その後、層間絶縁膜２３に対して、フォトマスクを用いてドライエッチングを選択的に行なうことにより、コバルトサリサイド膜１４が形成されている不純物拡散層１１の表面を露出させる第１のコンタクトホール１ａ（貫通孔）及び該第１のコンタクトホール１ｂと連通する第１の配線溝１ｂ（貫通孔）並びに上部電極２１の上面を露出させる第２のコンタクトホール２１ａ（貫通孔）及び該第２のコンタクトホール２１ａと連通する第２の配線溝２１ｂ（貫通孔）とを形成する。
【００６９】
次に、図９(a)に示すように、スパッタ法により、第１のコンタクトホール１ａ及び第１の配線溝１ｂ並びに第２のコンタクトホール２１ａ及び該第２の配線溝２１ｂの内部を含む層間絶縁膜２３の上に、タンタルイリジウム膜よりなる１０〜１００ｎｍの膜厚を有するバリアメタル膜２４を形成する。尚、バリアメタル膜２４として、タンタルイリジウム膜の代わりにタンタル膜を用いてもかまわない。
【００７０】
次に、図９(b)に示すように、スパッタ法により、バリアメタル膜２４の上に、１０〜１００ｎｍの膜厚を有するＣｕ膜よりなるシードメタル膜を形成した後、電解金属メッキ法を用いて、３００〜５００の膜厚を有すＣｕ膜よりなる電解金属メッキ膜を形成することにより、シードメタル膜及び電解金属メッキ膜よりなる銅膜２５が形成される。このようにして、バリアメタル膜２４及び銅膜２５よりなる積層金属膜２６が形成される。尚、第１の実施形態と同様に、積層金属膜２６は、第１のコンタクトホール１ａ及び第２のコンタクトホール２１ａに形成されるコンタクトと、第１の配線溝１ｂ及び第２の配線溝２１ｂに形成される配線となる。
【００７１】
また、電解金属メッキ膜の形成条件は、図６において示したように、第１の形成条件及び第２の形成条件を満たす領域６ａの範囲を満たす条件下で電解金属メッキ膜を形成すればよい。
【００７２】
すなわち、前述の第１の実施形態と同様に、第１の形成条件として、電解金属メッキ膜の形成に用いる電解メッキ溶液のｐＨ値：ｘと、電解金属メッキ膜を形成する際の電位：ｙとが、ｙ≦−０.０５９ｘ＋０.０８２を満たす条件下で電解金属メッキ膜を形成することが好ましい。このようにすると、電解金属メッキ膜を形成する際の電位として水素を発生させる電位よりも低い電位で電解金属メッキ膜を形成するので、半導体装置の製造工程中に水素が発生することを防止できる。このため、水素バリア膜によって容量素子を覆う必要がなくなるので、半導体装置のプロセスインテグレーションが容易になると共に容量素子の特性劣化を防止することができる。
【００７３】
さらに、前述の第１の実施形態と同様に、第２の形成条件として、コンタクトホールの底部における成長レートのコンタクトホールの開口部近傍の成長レートに対する比が１０以上となる条件下で、電解金属メッキ膜を形成することが好ましい。例えば、第１のコンタクトホール１ａの底部における成長レートの第１のコンタクトホール１ａの開口部近傍の成長レートに対する比が１０以上となる条件下で、電解金属メッキ膜を形成すればよい。このようにすると、例えば、第１のコンタクトホール１ａに形成される電解金属メッキ膜内にボイドが発生することを防止できるので、積層金属膜２６よりなるコンタクト及び配線に断線が生じることを防止することができる。
【００７４】
次に、図９(c)に示すように、ＣＭＰ法により、層間絶縁膜２３の上面が露出するように積層金属膜２６を研磨する。これにより、第１のコンタクトホール１ａ及び第１の配線溝１ｂ並びに第２のコンタクトホール２１ａ及び第２の配線溝２１ｂへの積層金属膜２６の埋め込みが完了することにより、半導体装置の製造が完成する。
【００７５】
このように、第２の実施形態に係る半導体装置の製造方法によると、図８(b)に示したように、下部電極１９用のコンタクトプラグを半導体基板１０側に設置するので、下部電極１９、容量絶縁膜２０及び上部電極２１から構成される容量素子２２は、１枚のフォトマスクを用いてドライエッチングを一括して行なうことにより形成することができる。このため、前述の第１の実施形態に係る半導体装置及びその製造方法と比較すると、下部電極１９、容量絶縁膜２０及び上部電極２１のそれぞれのオーバーラップマージンを最小にすることができる。したがって、第２の実施形態に係る半導体装置の製造方法によると、上部電極２１の大きさを基準にして容量絶縁膜２０の容量を規定することができると共に、ドライエッチングによって上部電極２１、容量絶縁膜２０及び下部電極１９を同時にエッチングすることができるため、容量素子２２の高集積化が容易になるので、容量素子の高集積化を大幅に向上させることができる。
【００７６】
また、第１の実施形態と同様に、コンタクト及び配線は、下から順に形成されたバリアメタル膜７、シードメタル膜及び電解金属メッキ膜よりなるので、半導体装置の製造工程中に水素が発生することを防止できる。このため、水素バリア膜によって容量素子２２を被覆する必要がなくなるので、半導体装置のプロセスインテグレーションが容易になると共に容量素子２２の特性劣化を防止することができる。また、第１及び第２のコンタクトホール１ａ、２１ａ並びに第１及び第２の配線溝１ｂ及び２１ｂに形成される電解金属メッキ膜にボイドが発生することを防止できるので、コンタクト及び配線に断線が生じることを防止でき、良好な電気特性を実現できる。
【００７７】
また、バリアメタル膜２４として、タンタルイリジウム膜又はタンタル膜を用いることにより、従来一般に用いられているチタンナイトライド膜と比較して、配線又はコンタクトとなる積層金属膜２６中に含まれるＣｕ原子が層間絶縁膜２３中へ拡散することを防止するバリア性能が高く、且つ、５００℃以上の高温で安定であるので、バリアメタル膜として効果的である。さらに、タンタルイリジウム膜として、強誘電体膜よりなる容量絶縁膜２０を有する半導体装置の製造工程において酸素バリア膜に汎用的に用いられているイリジウム膜合金を用いることにより、半導体装置に用いるコンタクト又は配線のためのバリアメタル膜２４の形成におけるプロセスインテグレーションが容易になる。
【産業上の利用可能性】
【００７８】
以上のように、本発明の半導体装置及びその製造方法によると、下部電極及び上部電極のうちの少なくとも一方に接続する積層金属膜よりなるコンタクトは、下から順に形成されたバリアメタル膜、シードメタル膜及び電解金属メッキ膜よりなるので、半導体装置の製造工程中に水素が発生することを防止できる。このため、水素バリア膜によって容量素子を被覆する必要がなくなるので、半導体装置のプロセスインテグレーションが容易になると共に容量素子の特性劣化を防止することができる。したがって、強誘電体膜よりなる容量絶縁膜を有する容量素子を備える微細化された半導体装置及びその製造方法として、本発明の半導体装置及びその製造方法を適用すると効果的である。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１の実施形態に係る半導体装置の構造を示す要部断面図である。
【図２】(a)〜(c)は、本発明の第１の実施形態に係る半導体装置の製造工程を示す工程断面図である。
【図３】(a)〜(c)は、本発明の第１の実施形態に係る半導体装置の製造工程を示す工程断面図である。
【図４】本発明の第１の実施形態に係る電解金属メッキ膜の形成電位と電解メッキ溶液のｐＨ値との関係における水素発生領域を示す図である。
【図５】本発明の第１の実施形態に係る電解金属メッキ膜の成長レート比と電解金属メッキ膜の形成電位との関係におけるボイド発生領域を示す図である。
【図６】本発明の第１の実施形態に係る電解金属メッキ膜の形成電位と電解メッキ溶液のｐＨ値との関係における水素発生領域及びボイド発生領域を示す図である。
【図７】本発明の第１の実施形態に係るコンタクト配線抵抗を示す図である。
【図８】(a)〜(c)は、本発明の第２の実施形態に係る半導体装置の製造工程を示す工程断面図である。
【図９】(a)〜(c)は、本発明の第２の実施形態に係る半導体装置の製造工程を示す工程断面図である。
【図１０】従来の半導体装置の構造を示す要部断面図である。
【符号の説明】
【００８０】
１    半導体基板
２    下部電極
２ａ    第１のコンタクトホール
２ｂ    第１の配線溝
３    容量絶縁膜
３ａ  開口部
４    上部電極
４ａ    第２のコンタクトホール
４ｂ    第２の配線溝
５    容量素子
６    層間絶縁膜
７    バリアメタル膜
８    シードメタル膜及び電解金属メッキ膜よりなる銅膜
９    積層金属膜
１０    半導体基板
１１    不純物拡散層
１２    ゲート絶縁膜
１３    ゲート電極
１４    コバルトサリサイド膜
１５    電界効果型トランジスタ
１６    埋め込み酸化膜
１７    保護絶縁膜
１８    コンタクトプラグ
１９    下部電極
２０    容量絶縁膜
２１    上部電極
２２    容量素子
２３    層間絶縁膜
２４    バリアメタル膜
２５    シードメタル膜及び電解金属メッキ膜よりなる銅膜
２６    積層金属膜
【図１】
2005057087.tif 000003
【図２】
2005057087.tif 000004
【図３】
2005057087.tif 000005
【図４】
2005057087.tif 000006
【図５】
2005057087.tif 000007
【図６】
2005057087.tif 000008
【図７】
2005057087.tif 000009
【図８】
2005057087.tif 000010
【図９】
2005057087.tif 000011
【図１０】
2005057087.tif 000012