(57)【要約】【課題】    従来の熱処理法又は気相成長法では、離脱阻止膜の形成を高温下で行い、当該高温の影響によりソース電極及びドレイン電極から不純物が離脱し、閾値電圧を所望の電圧に設定できなかった。【解決手段】  本発明に係る半導体装置の製造方法は、ソース電極及びドレイン電極からの不純物の離脱を阻止可能な温度で、ゲート電極の表面に、当該ゲート電極から離脱する不純物の量を調整するための離脱許容膜を形成する形成工程を含む。【選択図】  図１
2005150518.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極及びドレイン電極の不純物の拡散による電気特性変動を阻止可能な温度で、ゲート電極の表面に、当該ゲート電極から離脱する不純物の量を調整するための離脱調整膜を形成する形成工程を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記形成工程は、前記離脱調整膜を実質的に１ｎｍから１０ｎｍまでの範囲の厚さに形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記形成工程は、前記離脱調整膜の形成を、酸素を用いたプラズマにより行うことを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、ゲート電極の抵抗値の制御方法に関する。
【背景技術】
【０００２】
従来の半導体装置の製造方法では、ゲート電極に注入された不純物がゲート電極から離脱すること、即ち、不純物がゲート電極の外方（外部）へ拡散することを阻止するための離脱阻止膜（例えば、酸化膜又は窒化膜）を、熱処理法又は気相成長法を用いて形成する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記した熱処理法又は気相成長法では、前記離脱阻止膜の形成を高温下（少なくとも４００℃以上）で行うことから、当該高温の影響によりソース電極及びドレイン電極の不純物が拡散し、これにより、閾値電圧を所望の電圧に設定できないという問題があった。加えて、前記離脱阻止膜が、前記ゲート電極から前記不純物が離脱することを完全に制止することから、前記ゲート電極に注入されている不純物の量により前記ゲート電極の抵抗値が画一的に定まり、この結果、ゲート電極の抵抗値を任意の値に設定することができないという問題もあった。
【課題を解決するための手段】
【０００４】
本発明に係る半導体装置の製造方法は、ソース電極及びドレイン電極の不純物の拡散による電気特性変動阻止可能な温度で、ゲート電極の表面に、当該ゲート電極から離脱する不純物の量を調整するための離脱調整膜を形成する形成工程を含む。
【０００５】
本発明に係る半導体装置の製造方法によれば、ソース電極及びドレイン電極の不純物が拡散することを阻止できる温度で、前記ゲート電極の表面に、当該ゲート電極から不純物が離脱することを許容する前記離脱調整膜を形成することから、前記ソース電極及び前記ドレイン電極の不純物が拡散することを抑止することにより、閾値電圧を所望電圧に設定することが可能になり、また、前記ゲート電極から離脱する前記不純物の量を前記離脱調整膜により調整することにより、前記ゲート電極の抵抗値を任意の値に設定することが可能になる。
【０００６】
上記した本発明に係る半導体装置の製造方法では、前記形成工程は、前記離脱調整膜を実質的に１ｎｍから１０ｎｍまでの範囲の厚さに形成する。
【０００７】
上記した本発明に係る半導体装置の製造方法では、前記形成工程は、前記離脱調整膜の形成を、酸素を用いたプラズマにより行う。
【発明を実施するための最良の形態】
【０００８】
本発明に係る半導体装置の製造方法の実施例について図面を参照して説明する。
【０００９】
図１は、実施例の半導体装置の構造を示す断面図であり、図２及び図３は、実施例の半導体装置の製造方法を示す断面図である。実施例の半導体装置１は、図１に示されるように、Ｐ型シリコン基板２と、ソース電極３と、ドレイン電極４と、ゲート電極５と、ゲート絶縁膜６と、離脱調整膜７、サイドウォール８とを含む。以下、実施例の半導体装置１の製造方法について図２及び図３を参照して説明する。
【００１０】
工程１：パターニングされた窒化膜１０をマスクとして、表面を鏡面研磨されたＰ型シリコン基板２を高温下で酸素（Ｏ2）の雰囲気に晒すことにより、即ち、熱酸化処理を行なうことにより、素子分離膜１１を選択的に形成する。
【００１１】
工程２：窒化膜１０のマスクを取り外し、工程２で形成された絶縁膜１２を除去した後、Ｐ型シリコン基板２に熱酸化処理を施すことにより、Ｐ型シリコン基板２の表面全体にゲート絶縁膜６の元になる絶縁膜（ＳｉＯ2）１３を新たに成長させる。
【００１２】
工程３：ＣＶＤ法により、ゲート絶縁膜１３の表面全体に、ゲート電極５の元になる導電膜（Ｐｏｌｙ−Ｓｉ）１４を堆積する。
【００１３】
工程４：フォトリソグラフィ及びエッチングを行なうことにより、工程３で堆積された導電膜１４を、図示のような矩形状のゲート電極５に成形する。
工程５：ＣＶＤにより、Ｐ型シリコン基板２及びゲート電極５上に絶縁膜１５を成長させる。
【００１４】
工程６：絶縁膜１５にエッチバックを施すことにより、絶縁膜１５のうち、ゲート電極５のサイドウォール８の部分のみを残す。
【００１５】
工程７：Ｐ型シリコン基板２にリン（Ｐ）又は砒素（Ａｓ）のような不純物をイオン注入により打ち込むことにより、Ｎ型拡散層であるソース電極３及びドレイン電極４を形成する。同時に、ゲート電極５に上記の不純物をイオン注入により打ち込む。
【００１６】
工程８：酸素を用いたプラズマ処理を行なうことにより、ゲート電極５、ソース電極３、及びドレイン電極４の表面に、酸化膜（ＳｉＯ2）である離脱調整膜７を形成する。
【００１７】
ここで、プラズマによる酸化は、ソース電極３及びドレイン電極４中の不純物がソース電極３及びドレイン電極４から外部へ離脱すること、即ち、外方拡散することを阻むべく、１００〜３００℃程度の比較的低温で行なう。また、離脱調整膜７の膜厚は、ゲート電極５中の不純物が離脱調整膜７を通過して外方拡散できるようにすべく、実質的に１ｎｍから１０ｎｍの範囲に設定する。
【００１８】
上記した酸素を用いることに代えて、オゾン（Ｏ3）を用いることも可能である。また、プラズマによる酸化は、レジストを灰化するアッシング工程で行なうことも可能である。
【００１９】
工程９：アニールを施すことにより、ゲート電極５中の不純物を活性化、即ち安定化させる。
【００２０】
上述したように、実施例の半導体装置１の製造方法では、ソース電極３及びドレイン電極４内の不純物が拡散することを抑止可能な低温で、換言すれば、ソース電極３及びドレイン電極４の不純物の拡散に起因して閾値電圧やチャネル長等の電気特性が変動することを抑えるような低温で、ゲート電極５の表面に、ゲート電極５からのみ不純物が離脱することを許容する離脱調整膜７を形成することから、ソース電極３及びドレイン電極４から不純物が離脱することをも抑えることにより、閾値電圧を所望電圧に設定することができ、また、ゲート電極５から離脱する不純物の量を離脱調整膜７により調整することにより、ゲート電極５の抵抗値を所望の任意値に設定することができる。
【図面の簡単な説明】
【００２１】
【図１】実施例の半導体装置の構造を示す図。
【図２】実施例の半導体装置の製造方法（前半）を示す図。
【図３】実施例の半導体装置の製造方法（後半）を示す図。
【符号の説明】
【００２２】
１  半導体装置    ２  Ｐ型シリコン基板    ３  ソース電極    ４  ドレイン電極    ５  ゲート電極    ６  ゲート絶縁膜    ７  離脱調整膜。
【図１】
2005150518.tif 000003
【図２】
2005150518.tif 000004
【図３】
2005150518.tif 000005