(57)【要約】【課題】  送信パケットの前半部がＦＳＫ変調送信され、後半部がＰＳＫ変調送信される場合に、ＰＳＫ復調時に少ないプリアンブル期間で周波数ずれを補正して位相同期ループのロックアップさせる。【解決手段】  送信パケットの前半部をＦＳＫ変調信号で送信し、後半部をＰＳＫ変調信号で送信する場合に、受信信号をミキサ２で中間周波信号に変換し、変換した中間周波信号を受信信号切換スイッチ５でＦＳＫ復調部６とＰＳＫ復調部７とに切換える。ＦＳＫ復調部６には、周波数誤差検出回路１４を設けて周波数誤差検出値ｆｅを検出し、ＰＳＫ復調部７の位相同期ループ式の復調回路２４には、ループフィルタ２９を有し、このループフィルタ２９の初期値として周波数誤差検出回路１４で検出した周波数誤差検出値ｆｅを設定することにより、ＰＳＫ変調信号の受信開始時に位相同期ループのロックアップまでの時間を短縮する。【選択図】  図１
2005020701.tif 000002
【特許請求の範囲】
【請求項１】
前半部を周波数シフトキーイング変調信号で送信し、後半部を位相シフトキーイング変調信号で送信される送信パケットを受信して復調する無線データ通信復調装置であって、
前記周波数シフトキーイング変調信号を復調するＦＳＫ復調部と、前記位相シフトキーイング変調信号を復調するＰＳＫ復調部とを有し、前記ＦＳＫ復調部は、周波数シフトキーイング変調信号の周波数誤差を検出する周波数誤差検出手段を有し、前記ＰＳＫ復調部はループフィルタを有する位相同期ループ式の復調回路を有し、前記ループフィルタの初期値として前記周波数誤差検出手段で検出した周波数誤差検出値を設定するようにしたことを特徴とする無線データ通信復調装置。
【請求項２】
前記周波数誤差検出手段は、周波数シフトキーイング変調信号を受信回路で復調した周波数シフトキーイング復調信号の周波数平均値を算出する平均値算出手段と、該平均値算出手段で算出した周波数平均値と周波数シフトキーイング復調信号の基準周波数との偏差を算出する減算手段とで構成されていることを特徴とする請求項１記載の無線データ通信復調装置。
【請求項３】
前記ＰＳＫ復調部は、位相シフトキーイング変調信号を直交検波する直交検波手段と、該直交検波手段で検波した同相成分及び直交成分を前記ＦＳＫ復調部で得られたシンボルに同期したクロックを用いてＡ／Ｄ変換するＡ／Ｄ変換手段と、該Ａ／Ｄ変換手段から出力される同相成分及び直交成分が入力される前記位相同期ループ式の復調回路とで構成されていることを特徴とする請求項１又は２に記載の無線データ通信復調装置。
【請求項４】
前記復調回路は、Ａ／Ｄ変換手段から出力される同相成分及び直交成分に、理想信号点の位相と一致させるための正弦波及び余弦波とに基づいて所定角度の位相回転を与える複素乗算器と、該複素乗算器から出力される位相回転された同相成分及び直交成分が入力されるローパスフィルタと、該ローパスフィルタの出力が入力されるデータ再生回路と、前記ローパスフィルタから出力される同相成分及び直交成分が入力される周波数オフセット検出回路と、該周波数オフセット検出回路の周波数オフセット検出値が入力されると共に、初期値として前記周波数誤差検出手段で検出した周波数誤差検出値が初期値として入力されるループフィルタと、該ループフィルタの出力が入力されて、前記複素乗算器に供給する正弦波及び余弦波を形成する数値制御発振器とで構成されていることを特徴とする請求項１乃至３の何れかに記載の無線データ通信復調装置。
【請求項５】
前記復調回路は、Ａ／Ｄ変換手段から出力される同相成分及び直交成分から位相情報を算出する角度計算器と、該角度計算器から出力される位相情報と位相信号とを比較する位相比較手段と、該位相比較手段から出力される位相信号に基づいて復調データを再生する判定回路と、前記位相比較手段の位相信号が入力される位相オフセット検出手段と、該位相オフセット検出手段のオフセット検出値が入力されると共に、前記周波数誤差検出手段で検出した周波数誤差検出値が初期値として入力され、前記位相比較手段に位相信号を出力するループフィルタとで構成されていることを特徴とする請求項３に記載の無線データ通信復調装置。
【請求項６】
前記ループフィルタは、入力されるオフセット値に第１のフィルタ係数及び第２のフィルタ係数を乗算する第１の乗算器及び第２の乗算器と、該積分ゲイン調整器の出力とラッチ回路の出力とを加算する第１の加算器と、該第１の加算器の加算出力と前記第１の乗算器の出力とを加算して数値制御発振器に対する出力を形成する第２の加算器と、前記第１の加算器の加算出力と前記周波数誤差検出手段で検出した周波数誤差検出値が初期値として入力され、これらを選択して前記ラッチ回路に出力するマルチプレクサとを備えていることを特徴とする請求項４又は５に記載の無線データ通信復調装置。
【請求項７】
前半部を周波数シフトキーイング変調信号で送信し、後半部を位相シフトキーイング変調信号で送信される送信パケットを受信して復調する無線データ通信復調方法であって、
前記周波数シフトキーイング変調信号をＦＳＫ復調部で周波数誤差を検出しながら復調し、その後に前記位相シフトキーイング変調信号をＰＳＫ復調部で復調開始する際に、当該ＰＳＫ復調部を構成する位相同期ループ式の復調回路に含まれるループフィルタの初期値として前記ＦＳＫ復調部で検出した周波数誤差検出値を設定するようにしたことを特徴とする無線データ通信復調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、前半部を周波数シフトキーイング変調信号で送信し、後半部を位相シフトキーイング変調信号で送信される送信パケットを受信して復調する無線データ通信復調方法に関する。
【背景技術】
【０００２】
一般に、２．４ＧＨｚのＩＳＭ帯を使用した近距離無線データ通信方式にあっては、送信パケットを周波数シフトキーイング変調信号で送信し、受信側でも周波数シフトキーイング復調を行うようにしている。
このような近距離無線データ通信では、スクランブルコードとヘッダとペイロードとで構成される送信パケットを送信するようにしているが、データ通信の高速化の要請から図２に示すように、ヘッダＰＨ及びペイロードＰＬ間にガードタイム及び同期を行う１６ビットのプリアンブル部を配置した送信パケットを形成し、アクセスコードＡＣ及びヘッダＰＨを周波数シフトキーイング変調信号で送信し、プリアンブル部ＰＡ及びペイロードＰＬを位相シフトキーイング変調信号で送信することが提案されている。
【０００３】
このように送信パケットの前半部を周波数シフトキーイング変調信号で送信し、後半部を位相シフトキーイング変調信号で送信する場合には、位相シフトキーイング変調を採用する関係で、搬送周波数のずれ（周波数オフセット）が位相復調歪みとなってビット誤り率（ＢＥＲ）に重大な影響を及ぼすことが知られている。
この周波数オフセットの補償方法としては、プリアンブル受信中だけではＰＬＬのロックアップ時間が不足したときに、フレームのデータ領域に入ったら続けて差動検波を行ってデータを復調し、同時にＰＬＬの動作をも行うことでＰＬＬロックアップ時間が過ぎたら差動検波と同期検波のデータクオリティを比較して、その空間伝搬環境上で適した復調動作を選択するようにした無線データ通信の復調装置が提案されている（例えば、特許文献１参照）。
【０００４】
また、入力信号を一旦バッファメモリに記憶し、記憶した入力信号に対して角周波数離調度と初期位相差を推定し適用的に自走角周波数と初期位相を修正する試行モード処理を行った後、従来のＰＬＬ処理である通常モード処理を行うことにより、ＰＬＬの同期引き込み範囲の拡大と雑音帯域の縮小とを同時に実現するように適用位相検出同期方法が提案されている（例えば、特許文献２参照）。
【０００５】
同様に、位相比較手段、位相調整手段、ループフィルタ、及び数値制御発振器を含むループ部を有するディジタルＰＬＬ回路において、位相比較手段に連続的に入力される位相データのうち連続するｎ＋１シンボル分のデータから平均周波数誤差及び位相誤差情報を求め、ＰＬＬ回路のループフィルタに平均位相誤差がプリセットされ、かつ数値制御発振器に位相情報がプリセットされたときにループ手段を起動することにより、ループ引き込みの時間（ロックインタイム）を算出するようにしたディジタルＰＬＬ回路が提案されている（例えば、特許文献３参照）。
【特許文献１】特許第３１３０７７３号公報（第１頁〜第４頁、図１）
【特許文献２】特許第２７１２７０６号公報（第１頁〜第１０頁、第２図）
【特許文献３】特許第２８７７１９８号公報（第１頁〜第６頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述した図２に示す送信パケットを受信したときに、前半部の周波数シフトキーイング変調信号から後半部の位相シフトキーイング変調信号に切換える際に、プリアンブル部が１６ビットと少ないことにより、このプリアンブル部の期間内に位相シフトキーイング復調のための位相同期を確立する必要がある。
前記特許文献１に記載した従来例では、プリアンブルにより周波数同期が確立しない場合を想定し、周波数同期が確立するまでの間は、差動検波を行い、周波数がロックしたと判断された後に、差動検波と同期検波を切り替えるようにしているが、一般に差動検波はビット誤り率（ＢＥＲ）特性が同期検波に比べて劣るため、同期確立が成立するまで差動検波を行った場合、その期間に誤りが発生する可能性があり、位相シフトキーイング変調を用いた近距離無線データ通信では、１ビットの誤りが直ちにパケットロスにつながるため、パケットロスが多くなるという未解決の課題がある。
【０００７】
また、前記特許文献２に記載した従来例では、ＰＬＬの初期値を複数回の試行モードにより定めているために入力信号を一旦パッファメモリに蓄える必要があり、より正確な初期値を得るためには、試行モードの回数を増やす必要があるが、これに伴い必要となるパッファメモリが増えてしまい、全体の構成が大型化するという未解決の課題がある。
さらに、前記特許文献３に記載した従来例では、周波数初期値を求めるための遅延手段を必要とし、より正確な初期値を得るためには、多くのビットを平均することが望ましく、回路規模が大きくなるという未解決の課題がある。
【０００８】
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、少ないプリアンブル期間で位相同期を正確に確立することができる無線データ通信復調装置及び復調方法を提供することを目的としている。
【課題を解決するための手段】
【０００９】
第１の技術手段は、前半部を周波数シフトキーイング変調信号で送信し、後半部を位相シフトキーイング変調信号で送信される送信パケットを受信して復調する無線データ通信復調装置であって、前記周波数シフトキーイング変調信号を復調するＦＳＫ復調部と、前記位相シフトキーイング変調信号を復調するＰＳＫ復調部とを有し、前記ＦＳＫ復調部は、周波数シフトキーイング変調信号の周波数誤差を検出する周波数誤差検出手段を有し、前記ＰＳＫ復調部はループフィルタを有する位相同期ループ式の復調回路を有し、前記ループフィルタの初期値として前記周波数誤差検出手段で検出した周波数誤差検出値を設定するようにしたことを特徴としている。
【００１０】
この第１の技術手段では、周波数シフトキーイング変調信号で送られる例えばアクセスコードＡＣ、パケットヘッダＰＨは位相シフトキーイング復調のための準備に当てられた１６ビットのプリアンブル部ＰＡに比較して十分に長く、この周波数シフトキーイング変調信号から中心周波数を求め、送受信機間の周波数誤差を正確に推定することができ、この推定した周波数誤差をＰＳＫ復調部の位相同期ループ式の復調回路に含まれるループフィルタの初期値とすることにより、ロックアップまでの時間を大幅に短縮することができる。
【００１１】
また、第２の技術手段は、第１の技術手段において、前記周波数誤差検出手段が、周波数シフトキーイング変調信号を受信回路で復調した周波数シフトキーイング復調信号の周波数平均値を算出する平均値算出手段と、該平均値算出手段で算出した周波数平均値と周波数シフトキーイング復調信号の基準周波数との偏差を算出する減算手段とで構成されていることを特徴としている。
【００１２】
この第２の技術手段では、受信回路で復調した周波数シフトキーイング復調信号の周波数平均値を平均値算出手段で算出し、減算手段で算出した周波数平均値と周波数シフトキーイング復調信号の基準周波数との偏差を算出して周波数誤差を検出するので、周波数誤差を正確に検出することができる。
さらに、第３の技術手段は、第１又は第２の技術手段において、前記ＰＳＫ復調部が、位相シフトキーイング変調信号を直交検波する直交検波手段と、該直交検波手段で検波した同相成分及び直交成分を前記ＦＳＫ復調部で得られたシンボルに同期したクロックを用いてＡ／Ｄ変換するＡ／Ｄ変換手段と、該Ａ／Ｄ変換手段から出力される同相成分及び直交成分が入力される前記位相同期ループ式の復調回路とで構成されていることを特徴としている。
【００１３】
この第３の技術手段では、ＰＳＫ復調部を構成するＡ／Ｄ変換手段で、ＦＳＫ復調部で得られたシンボルに同期したクロックを用いてＡ／Ｄ変換するようにしているので、位相シフトキーイング変調信号の受信開始時に直ちに周波数引き込みが可能となり、ロックアップまでの時間を短縮することができ、位相シフトキーイング復調時のビット誤り率特性を改善することができる。
【００１４】
さらにまた、第４の技術手段は、第１乃至第３の技術手段の何れかにおいて、前記復調回路が、Ａ／Ｄ変換手段から出力される同相成分及び直交成分に、理想信号点の位相と一致させるための正弦波及び余弦波とに基づいて所定角度の位相回転を与える複素乗算器と、該複素乗算器から出力される位相回転された同相成分及び直交成分が入力されるローパスフィルタと、該ローパスフィルタの出力が入力されるデータ再生回路と、前記ローパスフィルタから出力される同相成分及び直交成分が入力される周波数オフセット検出回路と、該周波数オフセット検出回路の周波数オフセット検出値が入力されると共に、初期値として前記周波数誤差検出手段で検出した周波数誤差検出値が初期値として入力されるループフィルタと、該ループフィルタの出力が入力されて、前記複素乗算器に供給する正弦波及び余弦波を形成する数値制御発振器とで構成されていることを特徴としている。
【００１５】
この第４の技術手段では、Ａ／Ｄ変換手段から出力される同相成分及び直交成分に複素乗算器で、位相同期検波手段で形成される正弦波及び余弦波を利用して理想信号点の位相と一致させるように所定角度の位相回転を与え、その出力をローパスフィルタで符号間干渉を除去してからデータ再生回路に供給することにより、復調データを再生するが、このときにローパスフィルタの出力を周波数オフセット検出手段に供給して周波数オフセット検出値を求め、この周波数オフセット検出値をループフィルタに供給して正弦波及び余弦波を形成し、これらを複素乗算器に供給する。このとき、位相シフトキーイング変調信号の受信開始時に、ループフィルタに、初期値としてＦＳＫ復調部に形成した周波数誤差検出手段で検出した周波数誤差検出値を設定することにより、位相シフトキーイング変調信号の受信開始時に、ロックアップまでの時間を短縮することができる。
【００１６】
なおさらに、第５の技術手段は、第１乃至第３の技術手段の何れかにおいて、前記復調回路が、Ａ／Ｄ変換手段から出力される同相成分及び直交成分から位相情報を算出する角度計算器と、該角度計算器から出力される位相情報と位相信号とを比較する位相比較手段と、該位相比較手段から出力される位相信号に基づいて復調データを再生する判定回路と、前記位相比較手段の位相信号が入力される位相オフセット検出手段と、該位相オフセット検出手段のオフセット検出値が入力されると共に、周波数誤差検出手段で検出した周波数誤差検出値が初期値として入力され、前記位相比較手段に位相信号を出力するループフィルタとで構成されていることを特徴としている。
【００１７】
この第５の技術手段では、Ａ／Ｄ変換手段から出力される同相成分及び直交成分を角度計算器に供給して位相情報を算出し、算出した位相情報を位相比較手段で、ループフィルタで検出される位相情報と比較して位相ずれを補正した位相情報を得、これを判定回路に供給して復調データを出力する。ここで、位相同期検波手段では、位相比較手段から出力される位相情報を位相オフセット検出回路に供給して位相オフセットを検出し、検出した位相オフセット値をループフィルタに供給して、位相信号を出力するが、周波数シフトキーイング変調信号の受信状態から位相シフトキーイング変調信号の受信状態に切り換わる際に、ループフィルタの初期値としてＦＳＫ復調部に形成した周波数誤差検出手段で検出した周波数誤差検出値を設定することにより、位相シフトキーイング変調信号の受信開始時に、ロックアップまでの時間を短縮することができる。
【００１８】
また、第６の技術手段は、第４又は第５の技術手段において、前記ループフィルタは入力されるオフセット値に第１のフィルタ係数及び第２のフィルタ係数を乗算する第１の乗算器及び第２の乗算器と、該積分ゲイン調整器の出力とラッチ回路の出力とを加算する第１の加算器と、該第１の加算器の加算出力と前記第１の乗算器の出力とを加算して数値制御発振器に対する出力を形成する第２の加算器と、前記第１の加算器の加算出力と前記周波数誤差検出手段で検出した周波数誤差検出値が初期値として入力され、これらを選択して前記ラッチ回路に出力するマルチプレクサとを備えていることを特徴としている。
【００１９】
この第６の技術手段は、入力される周波数又は位相オフセット値に第１のフィルタ係数を乗算した値を第１の加算器に供給し、前記オフセット値に第２のフィルタ係数を乗算した値を第２の加算器に供給し、この第２の加算器の出力を第１の加算器に供給すると共に、マルチプレクサに供給して、このマルチプレクサで、位相シフトキーイング変調信号受信開始時に周波数誤差検出値を選択することにより、この周波数誤差検出値をラッチ回路でラッチして第２の加算器に供給することにより、位相シフトキーイング変調信号の受信初期時に第１の加算器の出力が略ロック状態を表すことになり、位相シフトキーイング変調信号の受信開始時に、ロックアップまでの時間を短縮することができる。
【００２０】
さらに、第７の技術手段は、前半部を周波数シフトキーイング変調信号で送信し、後半部を位相シフトキーイング変調信号で送信される送信パケットを受信して復調する無線データ通信復調方法であって、前記周波数シフトキーイング変調信号をＦＳＫ復調部で周波数誤差を検出しながら復調し、その後に前記位相シフトキーイング変調信号をＰＳＫ復調部で復調開始する際に、当該ＰＳＫ復調部を構成する位相同期ループ式の復調回路に含まれるループフィルタの初期値として前記ＦＳＫ復調部で検出した周波数誤差検出値を設定するようにしたことを特徴としている。
【００２１】
この第７の技術手段では、第１の技術手段と同様に、周波数シフトキーイング変調信号で送られる例えばアクセスコード、パケットヘッダは位相シフトキーイング復調のための準備に当てられた１６ビットのプリアンブル部に比較して十分に長く、この周波数シフトキーイング変調信号から中心周波数を求め、送受信機間の周波数誤差を正確に推定することができ、この推定した周波数誤差をＰＳＫ復調部の位相同期ループ式の復調回路に含まれるループフィルタの初期値とすることにより、ロックアップまでの時間を大幅に短縮することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は本発明の第１の実施形態を示す２．４ＧＨｚのＩＳＭ帯を使用する近距離無線通信システムに適用した場合の無線データ通信復調装置を示すブロック図である。
図中、ＷＤは無線データ通信復調装置であって、この無線データ通信復調装置ＷＤは、受信アンテナ１を有し、この受信アンテナ１で送信側から送信される図２に示す送信パケットを受信し、受信した受信信号はミキサ２に供給されて、このミキサ２で、受信信号に位相同期ループ（以下、ＰＬＬと称す）回路３から入力される局部発振信号を乗算してダウンコンバートして中間周波信号（ＩＦ信号）に変換される。
【００２３】
ここで、送信側で送信される送信パケットのフォーマットは、図２に示すように、例えば小規模ネットワークを特定するためのコードである７２ビットのアクセスコードＡＣと、小規模ネットワーク内の通信管理を行う５４ビットのパケットヘッダＰＨと、ガードタイム及び同期を行う１６ビットのプリアンブルＰＡと、データを格納するペイロードＰＬとで構成され、アクセスコードＡＣ及びパケットヘッダＰＨとが周波数シフトキーイング（以下、ＦＳＫと称する）変調信号で送信され、プリアンブルＰＡ及びペイロードＰＬが位相シフトキーイング（以下、ＰＳＫと称す）変調信号で送信される。
【００２４】
そして、ミキサ２から出力される中間周波信号は、バンドパスフィルタ４を通じて受信信号切換スイッチ５の可動入力端子ｔａに供給され、この受信信号切換スイッチ５の一方の固定出力端子ｔｂが受信信号を周波数シフトキーイング復調するＦＳＫ復調部６に接続され、他方の固定出力端子ｔｃが受信信号を位相シフトキーイング復調するＰＳＫ復調部７に接続されている。ここで、受信信号切換スイッチ５は、送信側から送信され図２に示す送信パケットの受信開始時からパケットヘッダＰＨの終了時点までの間で可動入力端子ｔａが固定出力端子ｔｂ側に切換えられ、パケットヘッダＰＨが終了した時点で可動入力端子ｔａが固定出力端子ｔｃ側に切換えられる。
【００２５】
ＦＳＫ復調部６は、受信信号切換スイッチ５の固定接点ｔｂに接続された中間周波信号を電圧信号に変換するディスクリミネータ１１と、このディスクリミネータ１１から出力される電圧信号から高周波ノイズ信号成分を除去するローパスフィルタ１２と、このローパスフィルタ１２の出力が入力され、基準電圧と比較して２値信号に変換してＦＳＫ復調データを出力するコンパレータ１３と、ローパスフィルタ１２の出力が入力されると共に、オフセットの無い基準信号が入力される周波数誤差検出手段としての周波数誤差検出回路１４と、コンパレータ１３から出力される復調データが入力されるシンボルタイミング再生回路１５とを備えている。
【００２６】
ここで、ディスクリミネータ１１は、図３に示すように、横軸に周波数を、縦軸に出力電圧をとったときに、所望の周波数範囲で直線性を有する特性曲線を使用して周波数信号を電圧信号に変換する。
また、周波数誤差検出回路１４は、図４に示すように、ローパスフィルタ１２のＦＳＫ復調信号が入力される平均値算出回路１４ａと、この平均値算出回路１４ａから出力される平均値からオフセットの無い基準信号を減算して、両者の偏差を算出する減算器１４ｂと、この減算器１４ｂから出力される減算値を周波数誤差検出値に変換する周波数換算値変換回路１４ｃとで構成され、周波数換算値変換回路１４ｃから出力される周波数誤差検出値ｆｅが後述するＰＳＫ復調部７のループフィルタに供給される。
【００２７】
さらに、シンボルタイミング再生回路１５は、図５に示すように、コンパレータ１３から出力される復調データと、後述する分周器１５eから出力される再生したデータクロックとを比較して、その位相の進み／遅れを検出し、その進み信号及び遅れ信号をランダムウォークフィルタ１５ｂに供給する。このランダムウォークフィルタ１５ｂは、アップダウンカウンタを用いた積分器からなるフィルタであり、アップダウンカウンタとコンパレータとで構成され、アップダウンカウンタは、初期状態で中央値にリセットされ、位相比較器１５ａから入力される進み信号でアップカウントし、遅れ信号でダウンカウントし、コンパレータでアップダウンカウンタのカウント値と所定アップカウント閾値及びダウンカウント閾値とを比較し、カウント値が所定閾値を越えてオーバーフロー又はアンダーフローした場合に、オーバーフロー信号又はアンダーフロー信号を位相制御器１５ｃに出力すると共に、アップダウンカウンタを中央値にリセットする。この位相制御器１５ｃは、クロック信号発生器１５ｄから入力されるクロック信号に対して、ランダムウォークフィルタから入力されるオーバーフロー信号又はアンダーフロー信号に応じて、１パルスの付加又は除去を行ったクロック信号を出力する。このクロック信号は分周器１５ｅに供給されて１／Ｋに分周されてデータクロックＤＣＫが形成され、これが２値位相比較器１５ａに供給されることにより、データクロックＤＣＫが入力される変調データの位相に同期するように制御される。また、分周器１５ｅから出力されるデータクロックＤＣＫが復調データと共に、図示しないデータ処理部に供給される。また、位相制御器１５ｃから出力されるクロック信号が分周器１５ｆに供給されてＭ／Ｋに分周されてサンプルクロックＳＣＫが形成され、このサンプルクロックＳＣＫが後述するＰＳＫ変調部のＡ／Ｄ変換器に供給される。
【００２８】
また、ＰＳＫ復調部７は、受信信号切換スイッチ５の固定出力端子tｃから入力される中間周波信号を同相成分（Ｉ成分）及び直交成分（Ｑ成分）に変換する直交検波回路２１と、この直交検波回路２１から出力される同相成分及び直交成分が入力され、これらから次段のＡ／Ｄ変換器２３ａ，２３ｂのサンプリング周波数の１／２以上の周波数成分を除去するローパスフィルタ２２ａ及び２２ｂと、これらローパスフィルタ２２ａ及び２２ｂのフィルタ出力が入力されると共に、前述したＦＳＫ復調器６のシンボルタイミング再生回路１５から出力されるサンプルクロックＳＣＫが入力され、フィルタ出力をディジタル信号に変換するＡ／Ｄ変換器２３ａ及び２３ｂと、Ａ／Ｄ変換器２３ａ及び２３ｂの出力信号が入力される位相同期ループ（ＰＬＬ）式の復調回路２４とを備えている。
【００２９】
直交検波回路２１は、受信信号切換スイッチ５の固定出力端子ｔｃから入力される中間周波信号が分岐されて入力される２つのミキサ２１ａ及び２１ｂと、これらミキサ２１ａ及び２１ｂに供給する局部発振信号を出力する発振器２１ｃとを有し、発振器２１ｃから出力される局部発振信号が直接ミキサ２１ａに供給されると共に、局部発振信号を９０度移相する移相器２１ｄを介してミキサ２１ｂに供給することにより、ミキサ２１ａから同相成分（Ｉ成分）が出力され、ミキサ２１ｂから直交成分（Ｑ成分）が出力され、これら同相成分及び直交成分が複素ベースバンド信号を表している。
【００３０】
また、復調回路２４は、Ａ／Ｄ変換器２３ａ及び２３ｂから出力されるディジタル信号を、後述する数値制御発振器３０から入力される正弦波信号及び余弦波信号を用いて位相が直交する積同士を加算及び減算して複素乗算することにより、所定の位相だけ回転させて出力する複素乗算器２５と、この複素乗算器２５の出力信号からルートロールオフ特性のフィルタ処理を施して符号間干渉を除去するローパスフィルタ２６ａ及び２６ｂと、これらローパスフィルタ２６ａ及び２６ｂの出力信号に入力されてＰＳＫ復調データを再生するデータ再生回路２７と、ローパスフィルタ２６ａ及び２６ｂの出力信号が入力され、これら入力信号の極座標上における角度を求め、逐次第ｎ番目のシンボルの受信ベクトルの角度と（ｎ＋１）番目のシンボルの受信ベクトルの角度の差を求めることにより、受信信号の搬送波周波数と直交検波回路２１の発信器２１ｃの発振周波数とのオフセット値ｆｏを検出する周波数オフセット検出回路２８と、この周波数オフセット検出回路２８で検出した周波数オフセット値ｆｏと前述したＦＳＫ復調部６における周波数誤差検出回路１４で検出した周波数誤差検出値ｆｅとが入力されたループフィルタ２９と、このループフィルタ２９の出力が入力される数値制御発振器３０とで位相同期ループ（ＰＬＬ）式に構成されている。
【００３１】
ここで、ループフィルタ２９は、図６に示すように、周波数オフセット検出回路２８から出力される周波数オフセット値ｆｏに第１のフィルタ係数Ｋｐを乗算する第１の乗算器３１と、この乗算器３１の乗算出力と後述する第２の加算器３４の加算出力とが入力される第１の加算器３２と、周波数オフセット値ｆｏに第２のフィルタ係数Ｋｉを乗算する第２の乗算器３３と、この乗算器３３の乗算出力と後述するラッチ回路３６のラッチ出力とを加算する第２の加算器３４と、この加算器３４の加算出力と前述したＦＳＫ復調部６の周波数誤差検出回路１４で検出した周波数誤差検出値ｆｅが初期値として入力され、送信パケットのパケットヘッダＰＨの受信が終了した時点で周波数誤差検出値ｆｅを選択し、その後、第２の乗算器３３の乗算出力を選択するマルチプレクサ３５と、このマルチプレクサ３５の選択出力をラッチして第２の加算器３４に出力するラッチ回路３６とでループ積算器の構成を有し、第１の加算器３２から出力されるフィルタ出力が数値制御発振器３０に出力される。
【００３２】
数値制御発振器３０は、ループフィルタ２９のフィルタ出力の値に応じて出力周波数が変化する搬送波の正弦波及び余弦波を生成し、生成した正弦波及び余弦波を複素乗算器２５に供給する。
次に、上記第１の実施形態の動作を説明する。
今、図示しない送信装置から図２に示す送信パケットを、先ず、アクセスコードＡＣ及びパケットヘッダＰＨをＦＳＫ変調信号で送信し、次いでプリアンブルＰＡ及びペイロードＰＬをＰＳＫ変調信号で送信すると、この送信パケットを無線データ通信復調装置ＷＤで受信すると、受信アンテナ１で受信した受信信号がミキサ２に供給されて中間周波信号（ＩＦ信号）に変換されてバンドパスフィルタ４を介して受信信号切換スイッチ５に供給される。
【００３３】
このとき、送信パケットの前半部を受信するので、受信信号切換スイッチ５の可動入力端子ｔａが固定出力端子ｔｂ側に切換えられており、アクセスコードＡＣ及びこれに続くパケットヘッダＰＨがＦＳＫ復調部６に供給される。
このＦＳＫ復調部６では、ＦＳＫ変調された受信信号をディスクリミネータ１１に供給することにより、このディスクリミネータ１１で電圧信号に変換し、この電圧信号をローパスフィルタ１２を介してコンパレータ１３に供給することにより２値信号のＦＳＫ復調データを再生して、後段の図示しない信号処理回路に出力される。
【００３４】
このとき、ローパスフィルタ１２のフィルタ出力が周波数誤差検出回路１４に供給されることにより、この周波数誤差検出回路１４の平均値算出回路１４ａで図３で破線図示の周波数範囲の実際に受信したＦＳＫ復調信号の平均値ｆｍに対応する平均電圧Ｖｍを算出し、この平均電圧Ｖｍを減算器１４ｂに供給する。この減算器１４ｂには、無線伝送時の周波数ずれのない理想的な図３で実線図示の周波数範囲における中心周波数ｆｉに対応する基準電圧Ｖｉが基準信号として入力されており、平均電圧Ｖｍから基準電圧Ｖｉを減算して周波数ずれに対応する電圧偏差を算出し、この電圧偏差を周波数換算値変換回路１４ｃに供給して、周波数ずれ量に対応して周波数誤差検出値ｆｅを算出し、これをＰＳＫ復調部７における位相同期ループ式の復調回路２４に含まれるループフィルタ２９に供給する。
【００３５】
しかしながら、現時点ではＦＳＫ変調信号の受信及び復調中であり、ＰＳＫ復調部７は非作動状態であるので、ループフィルタ２９の動作も停止している。
また、コンパレータ１３で復調されるＦＳＫ復調データはシンボルタイミング再生回路１５に供給され、このシンボルタイミング再生回路１５の２値位相比較器１５ａでクロック発生器１５ｄで発生したクロック信号を位相制御器１５ｃで制御されて分周器１５ｅで分周されて形成されたデータクロックＤＣＫと比較し、両者間の位相進み又は位相遅れを検出し、これをランダムウォークフィルタ１５ｂのアップダウンカウンタに供給することにより、入力されたＦＳＫ復調データがデータクロックＤＣＫに対して進んでいるときにはアップダウンカウンタがアップカウントされ、逆の場合にはダウンカウントされ、アップダウンカウンタのカウント値がアップカウント閾値又はダウンカウント閾値を越えたときに、オーバーフロー信号又はアンダーフロー信号を位相制御器１５ｃに出力すると共に、アップダウンカウンタを中央値にリセットする。このため、位相制御器１５ｃでクロック発生器１５ｄから供給されるクロック信号に１パルスの付加又は除去を行ったクロック信号を形成し、これを分周器１５ｅ及び１５ｆに供給することにより、ＦＳＫ復調データに同期したデータクロックＤＣＫ及びサンプルクロックＳＣＫを形成し、データクロックＤＣＫを図示しない信号処理回路に出力すると共に、サンプルクロックＳＣＫをＰＳＫ復調部７のＡ／Ｄ変換器２３ａ及び２３ｂに供給する。
【００３６】
このＦＳＫ復調部６での復調処理が継続されて、送信パケットのパケットヘッダＰＨの最終ビットに対応するＦＳＫ復調データの復調が終了すると、受信信号切換スイッチ５の可動入力端子ｔａが固定出力端子ｔｂ側から固定出力端子ｔｃ側に切換えられ、送信パケットのプリアンブルＰＡに対応する受信信号をミキサ２で変換した中間周波信号がＰＳＫ復調部７に供給される。
【００３７】
このＰＳＫ復調部７では、中間周波信号を直交検波器２１で検波することにより、同相成分（Ｉ成分）及び直交成分（Ｑ成分）をローパスフィルタ２２ａ、２２ｂを介してＡ／Ｄ変換器２３ａ及び２３ｂに供給してディジタル信号に変換する。このとき、Ａ／Ｄ変換器２３ａ及び２３ｂにはＦＳＫ復調部６のシンボルタイミング再生回路１５でＦＳＫ復調時に形成されたシンボルに同期したサンプルクロックＳＣＫが供給されているので、通常ＰＳＫ復調部７で周波数引き込みの前に行わなければならないシンボルのタイミング抽出を不要とし、ＰＳＫ変調信号の受信時に直ちに周波数引き込みを開始することができ、引き込み時間を短縮することができる。
【００３８】
そして、Ａ／Ｄ変換器２３ａ及び２３ｂから出力されるディジタル信号が位相同期ループ（ＰＬＬ）式の復調回路２４に入力されてＰＳＫ復調される。
このとき、送信パケットのパケットヘッダＰＨの最終ビットが終了して、プリアンブルＰＡの先頭ビットが受信されたときに、復調回路２４のループフィルタ２９内のマルチプレクサ３５にＦＳＫ復調部７の周波数誤差検出回路１４で１６ビットのプリアンブルＰＡより長い合計１２６ビットのアクセスコードＡＣ及びパケットヘッダＰＨをＦＳＫ復調している際に検出した周波数誤差検出値ｆｅが入力されており、この周波数誤差検出値ｆｅが初期値として選択されて、ラッチ回路３６でラッチされることにより、第２の加算器３４で、複素乗算器２５の出力に基づいて周波数オフセット検出回路２８で検出した周波数オフセット値ｆｏに第２のフィルタ係数Ｋｉを乗算した値に加算され、これが第１の加算器３２で周波数オフセット値ｆｏに第１のフィルタ係数Ｋｐを乗算した値に加算されてフィルタ出力として数値制御発振器３０に供給される。
【００３９】
このようにＰＳＫ復調の開始時にループフィルタ２９のマルチプレクサ３５で、ＦＳＫ復調部６の周波数誤差検出回路１４で検出された周波数誤差検出値ｆｅが初期値として選択されることにより、周波数オフセット検出回路２８の出力を零に近づけて周波数ロック状態とすることができ、これにより、１６ビットの短いプリアンブルＰＡを受信中における位相同期ループのロックアップまでの時間を大幅に短縮することができ、プリアンブルＰＡの受信中に確実にロックアップを行うことができ、ＰＳＫ変調による無線データ通信の際のビット誤り率（ＢＥＲ）特性を改善することができる。
【００４０】
そして、複素乗算器２５の出力がローパスフィルタ２６ａ及び２６ｂを介してデータ再生回路２７に供給されることにより、プリアンブルＰＡ及びこれに続くペイロードＰＬのＰＳＫ復調データを再生することができ、データ再生回路２７から出力されるＰＳＫ復調データが後段の図示しない信号処理回路に供給されて信号処理される。
このように、上記第１の実施形態においては、送信側で送信パケットの前半部をＦＳＫ変調信号で送信し、後半部をＰＳＫ変調信号で送信する場合に、この送信パケットを無線データ通信復調装置ＷＤで受信したときに、前半部のアクセスコードＡＣ及びパケットヘッダＰＨをＦＳＫ復調部６で復調し、その間に周波数誤差検出回路１４で周波数誤差検出値ｆｅを検出すると共に、シンボルタイミング再生回路１５で、受信したシンボルに同期したサンプルクロックＳＣＫを再生することにより、パケットヘッダＰＨの最終ビットを受信してからＰＳＫ復調部７に切換えたときに、その初期状態で、サンプルクロックＳＣＫに基づいてＡ／Ｄ変換器２３ａ及び２３ｂでディジタル信号に変換することにより、ＰＳＫ変調信号の受信開始時から直ちに周波数引き込みが可能となり、さらに、位相同期ループ式の復調回路２４で、ループフィルタ２９の初期値として周波数誤差検出回路１４で検出した周波数誤差検出値ｆｅが設定されることにより、位相同期ループのロックアップまでの時間を大幅に短縮して、短いプリアンブルＰＡの期間で確実にロックアップさせることが可能となり、ＰＳＫ変調による通信時のビット誤り率特性を向上させることができる。
【００４１】
次に、本発明の第２の実施形態を図７について説明する。
この第２の実施形態は、前述した第１の実施形態におけるＰＳＫ復調部７の復調回路２４を位相角度計算器を使用して構成するようにしたものである。
すなわち、第２の実施形態は、図７に示すように、前述した第１の実施形態における復調回路２４が位相角度計算器を使用した復調回路４０に変更されていることを除いては図１と同様の構成を有し、図１との対応部分には同一符号を付し、その詳細説明は、これを省略する。
【００４２】
復調回路４０は、Ａ／Ｄ変換器２３ａ及び２３ｂから出力されるディジタル信号が入力される角度計算器４１と、この角度計算器４１から出力される位相情報が入力される位相同期ループ（ＰＬＬ）回路４２と、この位相同期ループ回路４２で形成される位相情報をデコードしてＰＳＫ復調データを出力する判定回路４３とで構成されている。
ここで、角度計算器４１は、Ａ／Ｄ変換器２３ａ及び２３ｂから入力されるディジタル信号の同相成分（Ｉ成分）及び直交成分（Ｑ成分）に基づいてｔａｎ-1（Ｑ／Ｉ）の演算を行って位相情報を取り出し、この位相情報を位相同期ループ回路４２に出力する。
【００４３】
また、位相同期ループ回路４２は、角度計算器４１から入力される位相情報から後述するループフィルタ４６のフィルタ出力を減算して搬送波に同期した出力位相を出力する位相比較手段としての減算器４４と、この減算器４４から出力される出力位相が入力され、これに基づいて位相オフセット値ｐｏを算出する位相オフセット検出回路４５と、この位相オフセット検出回路４５から出力される位相オフセット値ｐｏ及びＦＳＫ復調部６の周波数誤差検出回路１４から出力される周波数誤差検出値ｆｅが入力されてループ積算器を構成し、フィルタ出力を減算器４４に出力するループフィルタ４６とで構成されている。
【００４４】
ここで、ループフィルタ４６は、前述した第１の実施形態における図６と同様の構成を有し、乗算器３１及び３３に周波数オフセット検出回路２８で検出した周波数オフセット検出値ｆｏに代えて位相オフセット検出回路４５で検出した位相オフセット検出値ｐｏが入力される。
そして、減算器４４から出力される出力位相が判定回路４３に供給される。
【００４５】
この第２の実施形態によると、送信側から送信された送信パケットのアクセスコードＡＣ及びパケットヘッダＰＨについては、第１の実施形態と同様にＦＳＫ復調部６で復調してＦＳＫ復調データを得ることができ、パケットヘッダＰＨに続くプリアンブルＰＡを受信する状態となると、受信信号切換スイッチ５がＰＳＫ復調部７側に切換えられて、ＰＳＫ復調部７でのＰＳＫ復調が開始される。
【００４６】
この場合も、Ａ／Ｄ変換器２３ａ及び２３ｂにＦＳＫ復調部６のシンボルタイミング再生回路１５から出力されるサンプルクロックＳＣＫが供給されるので、ＰＳＫ復調信号の受信開始と同時に周波数引き込みを開始でき、引き込み時間を短縮することができる。
そして、これらＡ／Ｄ変換器２３ａ及び２３ｂから出力されるディジタル信号の同相成分及び直交成分に基づいてｔａｎ-1（Ｑ／Ｉ）の演算を行って位相情報を取り出し、この位相情報を位相同期ループ回路４２の減算器４４に供給するが、このＰＳＫ復調の開始時にループフィルタ４６のマルチプレクサ３５でＦＳＫ復調部６に設けた周波数誤差検出回路１４でＦＳＫ復調時に検出した周波数誤差検出値ｆｅが初期値として選択されることにより、前述した第１の実施形態と同様に、位相同期ループ回路４２のロックアップまでの時間を大幅に短縮して、プリアンブルＰＡの受信期間中に確実にロックアップを行って、ＰＳＫ変調による通信の際のビット誤り率特性を向上させることができる。
【００４７】
そして、減算器４４から出力される出力位相が判定回路４３に供給されることにより、この判定回路４３でＰＳＫ復調データを再生して、後段の図示しない信号処理回路に供給する。
なお、上記第１及び第２の実施形態においては、受信信号をミキサ２で中間周波信号にダウンコンバートしてから受信信号切換スイッチ５でＦＳＫ復調部６及びＰＳＫ復調部７に切換えるようにした場合について説明したが、これに限定されるものではなく、送信機と受信機との間の周波数ずれは、ミキサに入力される信号の周波数で決定されるため、この信号をＦＳＫ復調部６とＰＳＫ復調部７とで共通に使用する構成であれば、切換位置は任意に設定することができる。また、ＦＳＫ復調部６及びＰＳＫ復調部７に夫々個別にミキサを配設するようにしてもよい。
【００４８】
また、上記第１及び第２の実施形態においては、送信パケットの前半部をＦＳＫ送信し、後半部をＰＳＫ送信する場合の復調装置について説明したが、これに限定されるものではなく、送信パケット全体がＦＳＫ送信される場合には、周波数誤差検出回路１４を非作動状態としてＦＳＫ復調部６のみで通常の復調処理を行うようにすればよく、送信パケットの送信状態に合わせて、ＰＳＫ復調部を使用するか否かを選択するようにしてもよい。
【図面の簡単な説明】
【００４９】
【図１】本発明の第１の実施形態を示すブロック図である。
【図２】送信パケットのフォーマットを示す図である。
【図３】ディスクリミネータ特性を示す特性線図である。
【図４】周波数誤差検出回路を示すブロック図である。
【図５】シンボルタイミング再生回路を示すブロック図である。
【図６】ループフィルタを示すブロック図である。
【図７】本発明の第２の実施形態を示すブロック図である。
【符号の説明】
【００５０】
ＷＤ  無線データ通信復調装置、１  受信アンテナ、２  ミキサ、３  ＰＬＬ回路、４  バンドパスフィルタ、５  受信信号切換スイッチ、６  ＦＳＫ復調部、７  ＰＳＫ復調部、１１  ディスクリミネータ、１２  ローパスフィルタ、１３  コンパレータ、１４  周波数誤差検出回路、１４ａ  平均値算出回路、１４ｂ  減算器、１４ｃ  周波数換算値変換回路、１５  シンボルタイミング再生回路、１５ａ  ２値位相比較器、１５ｂ  ランダムウォークフィルタ、１５ｃ  位相制御器、１５ｄ  クロック信号発生器、１５ｅ，１５ｆ  分周器、２１  直交検波器、２２ａ，２２ｂ  ローパスフィルタ、２３ａ，２３ｂ  Ａ／Ｄ変換器、２４  位相同期ループ式の復調回路、２５  複素乗算器、２６ａ，２６ｂ  ローパスフィルタ、２７  データ再生回路、２８  周波数オフセット検出回路、２９  ループフィルタ、３０  数値制御発振器、３１  第１の乗算器、３２  第１の加算器、３３  第２の除算器、３４  第２の加算器、３５  マルチプレクサ、３６  ラッチ回路、４０  位相同期ループ式の復調回路、４１  角度計算器、４２  位相同期ループ回路、４３  判定回路、４４  減算器、４５  位相オフセット検出回路、４６  ループフィルタ
【図１】
2005020701.tif 000003
【図２】
2005020701.tif 000004
【図３】
2005020701.tif 000005
【図４】
2005020701.tif 000006
【図５】
2005020701.tif 000007
【図６】
2005020701.tif 000008
【図７】
2005020701.tif 000009