(57)【要約】【課題】  シリコン半導体基板に設けられた非常に微細な貫通孔の内部を通して、基板の表裏面で電気的接続を行う場合、導電膜の内側に絶縁膜を形成することが必要である。従来技術である熱酸化膜を形成するとＭＯＳの耐熱温度の問題から困難となってしまう。またＣＶＤやＰＶＤ法はアスペクト比の限界があり、内部に均一に付けることは難しい。そこで絶縁膜形成方法として、電着技術で貫通孔の内部に絶縁性良好な絶縁膜を形成することが採りあげられる。【解決手段】  シリコン半導体基板に貫通孔を設ける前に、あらかじめ貫通孔を設ける位置の表面機能膜を除去しておく。その後電着を行うと、エッジ部と内部の電流密度の差から、エッジ部が大きく盛り上がって電着膜が析出し、硬化を行ってもエッジ部の下地が露出することなく、絶縁性良好な電着膜を形成することが可能となる。【選択図】  図１
2005150131.tif 000002
【特許請求の範囲】
【請求項１】
貫通孔のエッジ部の表面機能膜が除去されており、そのエッジ部を含む貫通孔の内表面に電着膜が形成する事を特徴とするシリコン半導体基板。
【請求項２】
前記電着膜は前記貫通孔に形成された絶縁膜である事を特徴とする請求項１に記載のシリコン半導体基板。
【請求項３】
前記貫通孔に形成された電着膜の内側表面には導電膜が形成する事を特徴とする請求項１に記載のシリコン半導体基板。
【請求項４】
前記貫通孔の内径は、５０μｍ〜１５０μｍである事を特徴とする請求項１に記載のシリコン半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン半導体基板に設けた貫通孔内部に、電着塗装により絶縁膜を形成した半導体装置に関する。
【背景技術】
【０００２】
半導体装置の絶縁膜形成方法としては、現在一般的に熱酸化膜、ＣＶＤ、ＰＶＤなどが用いられている。このような装置の具体的な例としては、特開２００１−２５０９１２の発明が挙げられる。半導体チップに貫通孔を設け、その貫通孔を通して半導体チップの表裏面を電気的に接続する導電膜を形成することにおいて、貫通孔内の電気的絶縁を確実に図るために、貫通孔と導電膜の間に絶縁膜を設けている。絶縁膜は高温雰囲気中で熱処理して酸化膜を形成したシリコン酸化膜や、ＣＶＤ法で形成したシリコン窒化膜、ポリイミドなどの有機絶縁膜で形成されている。
【０００３】
また、絶縁膜形成方法として電着技術を用いている例として、特開２００２−３１９０１１の発明が挙げられる。前記同様に半導体チップの貫通孔内の絶縁膜を電着技術で形成している。
【特許文献１】特開２００１−２５０９１２
【特許文献２】特開２００２−３１９０１１
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、半導体装置は微細かつ複雑になってきており、非常に細かいパターンに絶縁膜を形成することが要求されている。特に、半導体基板に形成した貫通孔を利用してその表裏面の導通をとる半導体装置においては、導電パターンの高密度化に伴い５０〜１５０μｍといった非常に微細な貫通孔が要求され、その貫通孔の内側表面には必ず絶縁膜が必要となる。そのため、この微細な貫通孔の内表面に絶縁膜を均一な膜厚で形成する事が要求されている。
【０００５】
そこで前述した特開２００１‐２５０９１２に記載されている絶縁膜形成方法を適用する事が提案されている。しかしながらＭＯＳ回路が搭載された半導体装置は耐熱温度３５０℃という制約を受けるため、１０００℃近くで熱処理を行うシリコン酸化膜を形成することは不可能である。また、貫通孔の内径が微細になる傾向にあることから、ＣＶＤ及びＰＶＤ法ではアスペクト比の問題から限界があり、貫通孔の内表面に均一な膜厚を形成することは不可能となってしまう。
【課題を解決するための手段】
【０００６】
そこで本発明は、シリコン半導体基板に設けられた貫通孔の内表面に絶縁膜を形成した半導体装置、貫通孔を形成する位置の表面機能膜をあらかじめ除去する工程と、該表面機能膜を除去した部分に貫通孔を形成する工程と、該貫通孔の内表面に電着を行い絶縁膜を形成する工程と、該絶縁膜の内側表面及びシリコン半導体基板の表裏面にパターン状の導電膜を形成することを特徴とした半導体装置を提案する。
【０００７】
電着塗装は電気めっきと異なり、樹脂膜の硬化時にエッジ部分の樹脂膜がフローを起こして膜が薄くなってしまう。そのため表面機能膜を除去し、硬化前にエッジ部の樹脂膜を盛り上げておくことが必須となってくる。また電着塗装は通常エッジ部や平坦部にかかわらず、膜厚を均一につける手段として知られているが、貫通孔でこの手法を用いると、エッジ部と貫通孔内部の電流分布の大きな差を利用することで、よりエッジ部の盛り上がりの効果を引き出すことができる。
【発明の効果】
【０００８】
以上説明したように本発明によれば、シリコン半導体基板に設けられた非常に微細な貫通孔の内側表面であっても、電着技術を用いることで絶縁性良好な絶縁膜を形成する事ができる。また、貫通孔の開口部においては、硬化時の熱流動によって下地が露出し未塗装状態になる事がなく、硬化後も確実に電着膜を形成する事ができる。よって電着膜の内側表面に導電膜を形成し、基板の表裏面で電気的接続を行っても、電気的絶縁を確実に図ることができる。
【発明を実施するための最良の形態】
【０００９】
（第１の実施の形態）
図1は本発明の第１の実施の形態である、基板１０に形成された貫通孔１２の様子を示した図である。図１（イ）は上面図、図１（ロ）は断面図である。
【００１０】
図中１０はシリコン半導体基板であり、１１は基板１０の表裏面にあらかじめ形成されているシリコン酸化膜もしくはシリコン窒化膜などの表面機能膜である。１２は基板１０を貫通する貫通孔である。１３は貫通孔１２の内側表面に形成された絶縁性の電着膜である。１４は電着膜のさらに内側表面及び貫通孔１２の開口部周辺に形成された導電膜である。導電膜１４はあらかじめ基板１０の表面に形成されている電極（不図示）と接続されている。電着膜１３は信頼性の高い絶縁膜であり、導電膜１４と基板１０とは完全に絶縁されリークしないように形成されている。
【００１１】
図２は本発明の実施の形態におけるシリコン半導体基板に設けた貫通孔内部に電着塗装により絶縁膜を形成する、基板の製造工程を示す断面図である。まず図２（ａ）において、シリコン半導体基板２０を準備する。次に図２（ｂ）において、基板２０の貫通孔を形成する部分の表面機能膜を□５０×５０〜１５０×１５０μｍ除去する。除去手法としては、レーザ加工、エッチング法などを使用することができる。
【００１２】
次に図２（ｃ）において、基板２０にφ５０〜１５０μｍの貫通孔２２を形成する。その製法は、レーザ加工、ドリル加工、エッチング法等であり、基板２０の材質、貫通孔の形状、アスペクト比、生産性等を考慮して適宜選択する事ができる。
【００１３】
次に図２（ｄ）において、基板２０に電着膜２３を形成する。電着塗料としては、ポリイミド、マレイミド等を使用する事ができる。
【００１４】
ここで図３に電着を行う装置の概略図を示す。図中３６は基板２０に電着膜を形成するための電着塗料である。基板２０は電着塗料３６中で、２つの電極３７に挟まれるようにセットされる。電極３７に正電極、基板２０に負電極を与えることで電着塗装が行われる。また電圧と電極の大きさは、電着膜が対向するエッジ部と接触しない範囲で調整する。このように電着を行うと信頼性の高い絶縁膜を形成することができる。
【００１５】
次に図２（ｅ）において、電着膜２３の内側表面および、基板２０の表裏面に導電層２４を形成する。導電層の材料は、銅、ニッケル、パラジウム、金、銀を使用する事ができる。またその製法は、ドライめっき、ウェットめっき、ジェットプリンティング法を使用する事ができ、これらは、貫通孔２２の形状やアスペクト比に応じて適宜選択される。
【００１６】
次に図２（ｆ）において、貫通孔２２の内側表面の導電層２４に囲まれた孔を、埋め込み用の材料２５により埋め込む。この埋め込み材料は、例えば、銅、銀のような導電性金属材料や、ポリイミド、シリコン、アミド、エポキシ等の絶縁性樹脂材料を使用する事ができる。埋め込み方法は、ディッピング、ディスペンス、印刷、電着などを使用する事ができる。なお、埋め込み用の材料２５は、必ずしも必要ではなく、貫通孔２２の内側が埋め込まれていないままであっても良い。
【００１７】
次に図２（ｇ）において、基板２０の表裏面の導電層２４のパターニングを行う。これにより、あらかじめ基板２０に設けられていた電極（不図示）と選択的に電気的な接続を行う。なお、この工程は図２（ｆ）に示す埋め込み工程の前に行っても良い。
【００１８】
以上の工程により、基板２０の表裏面を結合させる電着膜２３、導電層２４、埋め込み用の材料２５からなる貫通孔２２の構造を備えた高密度実装可能な半導体装置を容易に実現することができる。
【実施例１】
【００１９】
次に本実施の形態における具体的な実施例を順に説明する。まず図２（ａ）に対応する工程として、シリコンからなる厚さは６２５μｍの基板２０を準備する。基板２０の表面にはあらかじめ電極、半導体素子、配線が設けられており、電極部以外は絶縁膜であるシリコン酸化膜とシリコン窒化膜の表面機能膜によって覆われている。
【００２０】
次に、図２（ｂ）（ｃ）に対応する工程として、レーザを用いて表面機能膜２１の除去と貫通孔２２を形成する。レーザはＮｄ：ＹＡＧレーザ第２高調波（波長５３２ｎｍ）を使用し、Ｑ−スイッチパルス発振、パルス幅３０ｎｓｅｃ、発振周波数３ｋＨｚで□８０×８０μｍの表面機能膜を除去し、その後加工孔径８０μｍの孔を加工した。その際、加工面でのフルエンス６５Ｊ／ｃｍ２、ショット数：２０ｓｈｏｔ（表面機能膜）１００ｓｈｏｔ（貫通孔）とした。レーザビームは、レーザ発信器より出射後、光学レンズの組み合わせによって、φ５００μｍのビーム径に拡大された後、φ４００μｍ径のマスクを通過することによってビーム周辺部を除去し、円状のビーム形状を得る。次に、ビーム径が基板上で１／５（φ８０μｍ）になるような縮小倍率の光学系によって集光する事により６５Ｊ／ｃｍ２のフルエンスまでレーザビーム強度は増大する。上記機能により、レーザビームを基板に照射すると直ちに加工が開始され、レーザビームにより発振パルス２０ｓｈｏｔで表面機能膜を除去し、発振パルス１００ｓｈｏｔで基板２０に貫通孔を形成することができた。
【００２１】
次に、図２（ｄ）に対応する工程として、電着法により電着膜２３を貫通孔２２の内側表面および貫通孔２２の開口部付近に形成する。
【００２２】
電着塗料としては、カチオン型ポリイミド電着塗料（エレコート、シミズ社製）を使用し、図３に示すように基板を２つの電極で挟み込んで電極に正電極、基板に負電極を与えることで通電を行った。電界条件を１５０Ｖ、１２０ｓｅｃ、２５℃として電着膜を析出させ、その後、２５０℃で６０ｍｉｎ硬化させた。
【００２３】
このように電着を行うことで、貫通孔ゆえにエッジ部が盛り上がりカバー性が良く、また貫通孔内部の平滑性も良好な電着膜を形成することができた。
【００２４】
次に、図２（ｅ）に対応する工程として、絶縁層２３の内側表面および基板の表裏面に導電層２４を無電解めっきにより形成する。めっき条件は、水酸化カリウム７５℃、５分、前処理液（メルプレートＩＴＯコンディショナー４８０、メルプレートコンディショナー１１０１、エンプレートアクチベーター４４０、メルテックス社製）、Ｎｉめっき液（メルプレートＮＩ−８６７、メルテックス社製）で０．５μｍの皮膜を形成した後、３０分アニーリングした。
【００２５】
次に、図２（ｆ）に対応する工程として、貫通孔２２の内周面の導電層２４に囲まれた孔は、印刷工法により埋め込み用の材料２５によって埋め込まれる。印刷方法は、メタルマスクを用いて、スキージのアタック角度２５°、スキージスピード３０ｍｍ／ｓｅｃ、クリアランス１．５ｍｍ、印圧０．２５Ｍｐａでポリイミドインク（ＦＳ−５１０Ｔ４０Ｓ、宇部興産社製）を埋め込む。印刷後、１１０℃、５分の乾燥を３回繰り返し、２５０℃、６０分硬化した。
【００２６】
次に、図２（ｇ）に対応する工程として、基板２０の表裏面の導電層２４のパターニングを行う。パターニング方法は、まず、スピンコーターによりポジ型感光性レジスト（ＯＦＰＲ８００、東京応化社製）を２μｍ均一に塗布した後、１１０℃で９０ｍｉｎ乾燥させた。次にパターニングに対応したマスクを用いて、アライナーで露光した後、現像液（ＮＭＤ−Ｗ、東京応化社製）で現像した。次に、リン酸１０％、硝酸４０％、酢酸４０％のエッチング液に１５ｍｉｎ浸漬することでエッチングした。最後に、レジスト剥離液（剥離液１０４、東京応化社製）に２ｍｉｎ浸漬することにより、残ったレジストを剥離し、所定のパターニングが完成する。これにより、基板に設けられた電極と導電層２４は選択的に電気的な接続を行った。
【図面の簡単な説明】
【００２７】
【図１】第１の実施の形態を示す概念図である。
【図２】第１の実施の形態の製造工程の例を示す断面図である。
【図３】第１の実施の形態における電着装置を示す概略図である。
【符号の説明】
【００２８】
１０、２０、３０  基板
１１、２１  表面機能膜
１２、２２  貫通孔
１３、２３  電着膜
１４、２４  導電層
１５、２５  穴埋め材料
３６  電着塗料
３７  電極
【図１】
2005150131.tif 000003
【図２】
2005150131.tif 000004
【図３】
2005150131.tif 000005