(57)【要約】【課題】  仮想アドレス空間でのメモリ管理において、物理アドレス空間全体にデータが点在し、どのメモリバンクも電源オフできない問題を解決する。【解決手段】  メモリバンク３ａ〜３ｄにアドレス割当の優先度を設け、未使用先頭アドレスレジスタ１３２がアドレス割当の優先順位における未使用先頭アドレスを記憶し、ページ登録処理時に、ページ登録／削除処理部１３１が未使用先頭アドレスへの割当を行い、次の未使用先頭アドレスを検索し、次の未使用先頭アドレスが他のメモリバンクの場合は、他のメモリバンクを電源オンにし、ページ削除処理時に、ページ登録／削除処理部１３１が、削除対象アドレスの解放を行い、未使用先頭アドレスが解放アドレスよりも下位であれば、解放アドレスを未使用先頭アドレスとし、更に元の未使用先頭アドレスが他のメモリバンクに属し、他のメモリバンクに割当済アドレスがない場合に、他のメモリバンクの電源をオフする。【選択図】        図２
2005196343.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリバンクを管理するメモリ管理装置であって、
アドレス割当のための優先度をメモリバンクごとに設定し、
アドレス割当の際に、メモリバンクごとの優先度及び各メモリバンク内のアドレスの序列に基づき、未使用アドレスのうち、優先度が上位のメモリバンク内の上位のアドレスから順に割当の対象とし、優先度が上位のメモリバンク内のアドレスが一定以上割当済となった場合に優先度が下位のメモリバンク内の未使用アドレスを上位のアドレスから順に割当の対象とすることを特徴とするメモリ管理装置。
【請求項２】
前記メモリ管理装置は、
割当済であったいずれかのアドレスが解放され、当該解放されたアドレスが、アドレス割当の優先順位において先頭に位置する未使用先頭アドレスである場合に、当該解放されたアドレスを優先してアドレス割当の対象とすることを特徴とする請求項１に記載のメモリ管理装置。
【請求項３】
前記メモリ管理装置は、
アドレス割当の度に、次回のアドレス割当時の割当対象として、アドレス割当の優先順位において先頭に位置する未使用先頭アドレスを検索し、未使用先頭アドレスの検索の結果、優先度が上位のメモリバンク内のアドレスが一定以上割当済となっており未使用先頭アドレスが下位の優先度のメモリバンクに属する場合に、当該下位の優先度のメモリバンクを活性化させることを特徴とする請求項１に記載のメモリ管理装置。
【請求項４】
前記メモリ管理装置は、
アドレス解放の際に、解放対象のアドレスが、当該解放対象のアドレスの解放時点でアドレス割当の優先順位において先頭に位置する未使用先頭アドレスよりもアドレス割当の優先順位において上位であるか否かを判断し、当該解放対象のアドレスがアドレス割当の優先順位において上位である場合に、当該解放対象のアドレスを未使用先頭アドレスとし、当該解放対象のアドレスが解放された後のアドレス割当の際に、当該解放対象のアドレスを割当の対象とすることを特徴とする請求項２に記載のメモリ管理装置。
【請求項５】
前記メモリ管理装置は、
アドレス解放の際に、解放対象のアドレスが、当該解放対象のアドレスの解放時点でアドレス割当の優先順位において先頭に位置する未使用先頭アドレスよりもアドレス割当の優先順位において上位である場合に、解放対象のアドレスと未使用先頭アドレスとが同じメモリバンクに属するか否かを判断し、解放対象のアドレスと未使用先頭アドレスとが異なるメモリバンクに属する場合に、未使用先頭アドレスの属するメモリバンク内で割当済のアドレスが存在するか否かを判断し、未使用先頭アドレスの属するメモリバンク内で割当済のアドレスが存在しない場合に、未使用先頭アドレスの属するメモリバンクを非活性化させることを特徴とする請求項４に記載のメモリ管理装置。
【請求項６】
前記メモリ管理装置は、
所定の場合に、各メモリバンクの割当状況を解析し、アドレス割当の優先順位において先頭に位置する未使用先頭アドレスよりもアドレス割当の優先順位において下位に位置するアドレスが割当済である場合に、下位に位置する割当済アドレスのデータを未使用先頭アドレスに移動させることを特徴とする請求項１に記載のメモリ管理装置。
【請求項７】
前記メモリ管理装置は、
未使用先頭アドレスよりもアドレス割当の優先順位において下位に位置するアドレスがすべて未使用である場合に、未使用先頭アドレスの属するメモリバンクよりも下位の優先度のメモリバンクを非活性化させることを特徴とする請求項６に記載のメモリ管理装置。
【請求項８】
前記メモリ管理装置は、
メモリバンクの活性化として、メモリバンクへの電力供給の開始及びメモリバンクに対するリフレッシュ動作の開始の少なくともいずれかを行うことを特徴とする請求項３に記載のメモリ管理装置。
【請求項９】
前記メモリ管理装置は、
メモリバンクの非活性化として、メモリバンクへの電力供給の停止及びメモリバンクに対するリフレッシュ動作の停止の少なくともいずれかを行うことを特徴とする請求項５又は７に記載のメモリ管理装置。
【請求項１０】
前記メモリ管理装置は、
アドレス割当の優先順位において先頭に位置する未使用先頭アドレスを記憶する未使用先頭アドレスレジスタと、
アドレス割当の際に、未使用先頭アドレスレジスタに記憶されている未使用先頭アドレスに対する割当を行うとともに、未使用先頭アドレスよりもアドレス割当の優先順位において下位に位置する未使用アドレスの中でアドレス割当の優先順位において先頭に位置する未使用アドレスを新たな未使用先頭アドレスとして検索し、検索した新たな未使用先頭アドレスを次回のアドレス割当時の割当対象とするため未使用先頭アドレスレジスタに新たな未使用先頭アドレスを記憶させるアドレス割当管理部とを有することを特徴とする請求項１に記載のメモリ管理装置。
【請求項１１】
前記メモリ管理装置は、更に、
前記アドレス割当管理部からの指示に従い、各メモリバンクへの電力供給の制御を行う電力供給制御部とを有し、
前記アドレス割当管理部は、
新たな未使用先頭アドレスの検索の結果、検索した新たな未使用先頭アドレスが、未使用先頭アドレスレジスタに記憶されている未使用先頭アドレスの属するメモリバンクと異なるメモリバンクに属する場合に、前記電力供給制御部に対して新たな未使用先頭アドレスが属するメモリバンクへの電力供給を開始するよう指示することを特徴とする請求項１０に記載のメモリ管理装置。
【請求項１２】
前記アドレス割当管理部は、
アドレス解放の際に、解放対象のアドレスの解放を行うとともに、解放対象のアドレスが、未使用先頭アドレスレジスタに記憶されている未使用先頭アドレスよりもアドレス割当の優先順位において上位であるか否かを判断し、当該解放対象のアドレスがアドレス割当の優先順位において上位である場合に、当該解放対象のアドレスを次回のアドレス割当時の割当対象とするため未使用先頭アドレスレジスタに当該解放対象のアドレスを新たな未使用先頭アドレスとして記憶させることを特徴とする請求項１０に記載のメモリ管理装置。
【請求項１３】
前記メモリ管理装置は、更に、
前記アドレス割当管理部からの指示に従い、各メモリバンクへの電力供給の制御を行う電力供給制御部を有し、
前記アドレス割当管理部は、
アドレス解放の際に、解放対象のアドレスが、未使用先頭アドレスレジスタに記憶されている未使用先頭アドレスよりもアドレス割当の優先順位において上位である場合に、解放対象のアドレスと未使用先頭アドレスとが同じメモリバンクに属するか否かを判断し、解放対象のアドレスと未使用先頭アドレスとが異なるメモリバンクに属する場合に、未使用先頭アドレスの属するメモリバンク内で割当済のアドレスが存在するか否かを判断し、未使用先頭アドレスの属するメモリバンク内で割当済のアドレスが存在しない場合に、前記電力供給制御部に対して未使用先頭アドレスの属するメモリバンクへの電力供給を停止するよう指示することを特徴とする請求項１２に記載のメモリ管理装置。
【請求項１４】
前記アドレス割当管理部は、
所定の場合に、各メモリバンクの割当状況を解析し、未使用先頭アドレスレジスタに記憶されている未使用先頭アドレスよりもアドレス割当の優先順位において下位に位置するアドレスが割当済である場合に、下位に位置する割当済アドレスのデータを未使用先頭アドレスに移動させることを特徴とする請求項１０に記載のメモリ管理装置。
【請求項１５】
前記メモリ管理装置は、更に、
前記アドレス割当管理部からの指示に従い、各メモリバンクへの電力供給の制御を行う電力供給制御部を有し、
前記アドレス割当管理部は、
未使用先頭アドレスよりもアドレス割当の優先順位において下位に位置するアドレスがすべて未使用である場合に、前記電力供給制御部に対して未使用先頭アドレスの属するメモリバンクよりも下位の優先度のメモリバンクへの電力供給を停止するよう指示することを特徴とする請求項１４に記載のメモリ管理装置。
【請求項１６】
前記メモリ管理装置は、
仮想アドレス空間でメモリ管理を行うオペレーティングシステムと、
オペレーティングシステムからのページ登録要求に対して、優先度が上位のメモリバンク内の上位のアドレスから順にアドレス割当の対象とするアドレス割当管理回路と、
各メモリバンクに対応し、アドレス割当管理回路による割当状況に基づき、対応するメモリバンク内のアドレスごとに割当有無を示す割当状況テーブルと、
各割当状況テーブルに対応し、対応する割当状況テーブルよりいずれかのアドレスが割当済であると示された場合に、メモリバンクの活性化を指示する活性化信号を出力する複数の活性化信号出力回路と、
各メモリバンクに接続され、各メモリバンクに電力を供給する電源回路と、
各メモリバンク及び各活性化信号出力回路に対応し、対応するメモリバンクと対応する活性化信号出力回路と電源回路とを接続し、対応する活性化信号出力回路から活性化信号が出力された場合に、電源回路からの電力を対応するメモリバンクに供給させる複数の電力供給制御回路とを有することを特徴とする請求項１に記載のメモリ管理装置。
【請求項１７】
活性化信号出力回路のそれぞれは、
対応する割当状況テーブルより全てのアドレスが未使用であると示された場合に、活性化信号の出力を停止し、
電力供給制御回路のそれぞれは、
対応する活性化信号出力回路からの活性化信号の出力が停止した場合に、対応するメモリバンクへの電源回路からの電力供給を停止させることを特徴とする請求項１６に記載のメモリ管理装置。
【請求項１８】
電力供給制御回路のそれぞれは、
電力供給の開始時には瞬時に電力供給を開始させ、電力供給の停止時には所定の時間をおいて電力供給を停止させることを特徴とする請求項１７に記載のメモリ管理装置。
【請求項１９】
前記メモリ管理装置は、更に、
各割当状況テーブルに対応し、対応する割当状況テーブルが対応しているメモリバンクの次の優先度を持つメモリバンクに対応している活性化信号出力回路に接続し、対応する割当状況テーブルより全てのアドレスが割当済であると示された場合に、接続している活性化信号出力回路に対して活性化信号の出力を指示する指示信号を出力する複数の指示信号出力回路を有し、
各活性化信号出力回路は、
接続している指示信号出力回路より指示信号が出力された場合に、対応する電力供給制御回路に対して活性化信号を出力することを特徴とする請求項１６に記載のメモリ管理装置。
【請求項２０】
前記活性化信号出力回路は、ＯＲ回路であり、前記電力供給制御回路は、ＡＮＤ回路であることを特徴とする請求項１６に記載のメモリ管理装置。
【請求項２１】
前記アドレス割当管理回路は、
オペレーティングシステム及びミドルウェアの少なくともいずれかに対しては、優先度が上位のメモリバンク内の上位のアドレスから順にアドレスを割り当て、アプリケーションプログラムに対しては、オペレーティングシステム及びミドルウェアの少なくともいずれかに割り当てられるアドレスよりもアドレス割当の優先順位において下位に位置するアドレスを割り当てることを特徴とする請求項１６に記載のメモリ管理装置。
【請求項２２】
前記メモリ管理装置は、
所定の場合に、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）のモードを動作モードと省電力モードとの間で切り替える動作モード管理部と、
アドレス割当の優先順位において先頭に位置する未使用先頭アドレスを記憶する未使用先頭アドレスレジスタと、
前記動作モード管理部によりＣＰＵのモードが省電力モードに切り替わる際に、未使用先頭アドレスレジスタに記憶された未使用先頭アドレスと、割当済のアドレスのうちアドレス割当の優先順位において最下位に位置する最下位割当済アドレスとを比較し、両者が異なるメモリバンクに属する場合に、最下位割当済アドレスのデータを未使用先頭アドレスに移動させ、前記動作モード管理部によりＣＰＵのモードが動作モードに切り替わる際に、ＣＰＵの省電力モードへの切り替え時に未使用先頭アドレスに移動させたデータを最下位割当済アドレスに移動させるデータ移動管理部とを有することを特徴とする請求項１に記載のメモリ管理装置。
【請求項２３】
前記データ移動管理部は、
ＣＰＵのモードが省電力モードに切り替わる際に、移動元アドレスとして最下位割当済アドレスを示し、移動先アドレスとして未使用先頭アドレスを示すデータ移動管理情報を生成し、
ＣＰＵのモードが動作モードに切り替わる際に、データ移動管理情報を用いて、未使用先頭アドレスに移動させたデータを最下位割当済アドレスに移動させることを特徴とする請求項２２に記載のメモリ管理装置。
【請求項２４】
前記メモリ管理装置は、更に、
前記データ移動管理部からの指示に従い、各メモリバンクへの電力供給の制御を行う電力供給制御部を有し、
前記データ移動管理部は、
ＣＰＵのモードが省電力モードに切り替わる際に、未使用先頭アドレスと最下位割当済アドレスとを比較した結果、両者が同一のメモリバンクに属する場合に、未使用先頭アドレス及び最下位割当済アドレスの属するメモリバンクよりも下位の優先度のメモリバンクへの電力供給を停止するよう前記電力供給制御部に対して指示することを特徴とする請求項２２に記載のメモリ管理装置。
【請求項２５】
複数のメモリバンクを管理するメモリ管理方法であって、
アドレス割当のための優先度をメモリバンクごとに設定し、
アドレス割当の際に、メモリバンクごとの優先度及び各メモリバンク内のアドレスの序列に基づき、未使用アドレスのうち、優先度が上位のメモリバンク内の上位のアドレスから順に割当の対象とし、優先度が上位のメモリバンク内のアドレスが一定以上割当済となった場合に優先度が下位のメモリバンク内の未使用アドレスを上位のアドレスから順に割当ての対象とすることを特徴とするメモリ管理方法。
【請求項２６】
複数のメモリバンクを管理するためのメモリ管理処理をコンピュータに実行させるプログラムであって、
アドレス割当のための優先度をメモリバンクごとに設定し、
アドレス割当の際に、メモリバンクごとの優先度及び各メモリバンク内のアドレスの序列に基づき、未使用アドレスのうち、優先度が上位のメモリバンク内の上位のアドレスから順に割当の対象とし、優先度が上位のメモリバンク内のアドレスが一定以上割当済となった場合に優先度が下位のメモリバンク内の未使用アドレスを上位のアドレスから順に割当ての対象とする処理をコンピュータに実行させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、計算機システムの電力管理技術に関し、特に携帯電話などバッテリー動作が必要とされる計算機システムの省電力化に関するものである。
【背景技術】
【０００２】
仮想アドレス空間でメモリ管理するオペレーティングシステムにおけるメモリ省電力化に関する技術として、特開平９−２１２４１６号公報に記載の「計算機システムおよび計算機システムの電力管理方法」がある。
【０００３】
計算機システムでは実行中のプログラムおよびデータは揮発性のメモリに格納されており、内容保持のためには常に電源を入れておく必要がある。省電力化のために、メモリを複数のバンクに分割し、内容保持が必要なバンクだけ電源オンにすることで電源オンの範囲を少なくする方法が取られている。
【０００４】
特開平９−２１２４１６号公報では、バンクの電源オン、オフ制御をオペレーティングシステムメモリのなかで行う。メモリ管理部はメモリ領域管理テーブルを使用して領域の割り当ておよび解放の制御を行う。メモリ領域管理テーブルには連続する空き領域もしくは使用領域毎に先頭アドレス、サイズ、バンク情報が格納されている。メモリ電源管理部は管理テーブル内容より現在のメモリ使用状態を調べ、未使用メモリバンクがあれば対応するメモリバンクの電源をオフあるいはＤＲＡＭリフレッシュを停止し省電力化を図る。
【特許文献１】特開平９−２１２４１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の特開平９−２１２４１６号公報の方式では、少ないデータであっても、あるメモリバンクにデータが存在していれば、そのメモリバンクの電源はオフできないという問題点があった。仮想アドレス空間でメモリ管理するオペレーティングシステムでは、アプリケーションから要求されたデータをその都度空いている物理アドレスに割り付け与えているため、しばらく運転していると物理アドレス空間全体にデータが点在するといった状態になる。したがって全メモリ消費量は少ないものの、どのメモリバンクも電源がオフできないという問題が生じる。
【０００６】
この発明は上記のような問題点を解決するためになされたもので、仮想アドレス空間でメモリ管理をしているオペレーティングシステムに対し、使用中のメモリバンクに優先的にアドレス割付を行い、他のメモリバンクの電源をオフすることで省電力化を図ることを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るメモリ管理装置は、
複数のメモリバンクを管理するメモリ管理装置であって、
アドレス割当のための優先度をメモリバンクごとに設定し、
アドレス割当の際に、メモリバンクごとの優先度及び各メモリバンク内のアドレスの序列に基づき、未使用アドレスのうち、優先度が上位のメモリバンク内の上位のアドレスから順に割当の対象とし、優先度が上位のメモリバンク内のアドレスが一定以上割当済となった場合に優先度が下位のメモリバンク内の未使用アドレスを上位のアドレスから順に割当の対象とすることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、アドレス割当の際に、未使用アドレスのうち、優先度が上位のメモリバンク内の上位のアドレスから順に割当の対象とし、優先度が上位のメモリバンク内のアドレスが一定以上割当済となった場合に優先度が下位のメモリバンク内の未使用アドレスを上位のアドレスから順に割当の対象とするため、使用中のメモリバンクを優先的に使うことができ、物理アドレス空間全体にデータが点在するという事態を回避することができ、使用していないメモリバンクを非活性化させることによりメモリ管理における省電力化を図ることができる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１は本実施の形態に係る計算機システム１００のハードウェア構成図である。
【００１０】
図において、１はオペレーティングシステムやアプリケーションプログラムを処理するＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、２はＣＰＵ１で処理するプログラムおよびデータを論理アドレスから物理アドレスへ変換するメモリマネジメントユニット、３ａ〜３ｄはメモリマネジメントユニット２で変換された物理アドレスのプログラムおよびデータを記憶するメモリバンク、４はメモリバンク３ａ〜３ｄの電源オン、オフを制御する電源制御回路である。メモリバンク３ａ〜３ｄは、主記憶装置として動作する。また、メモリバンク３ａ〜３ｄには、それぞれアドレス割当における優先度が設定されており、ここでは、メモリバンク３ａが一番優先度が高く、メモリバンク３ｄに向かうにつれて優先度が低くなっていくものとする。また、ＣＰＵ１、メモリマネジメントユニット２、電源制御回路４は、メモリ管理装置２００として機能する。
【００１１】
また図２は本実施の形態に係る計算機システム１００のソフトウェア構成図である。
【００１２】
図において、１０はＣＰＵ１上で動作するオペレーティングシステム、２０はアプリケーションプログラム、１１はオペレーティングシステム１０内にてアプリケーションプログラムの起動、終了を管理するプロセス管理部、１２はメモリマネジメントユニット２で例外割込みが発生した際の処理を行う例外処理部、１３はプロセス管理部１１からのぺージ削除要求や例外処理部１２からのページ登録要求を受けて割り当てられている物理メモリを解放したり新たに割り当てるページ管理データ処理部、１４はページ管理データ処理部１３がページ登録、削除する上で必要な情報を格納しておくページ管理データ、１５は電源制御回路４にメモリ電源の制御指示を送るメモリ電源制御部である。
【００１３】
さらにページ管理データ処理部１３は、ページ登録／削除処理部１３１と未使用先頭アドレスレジスタ１３２で構成されている。未使用先頭アドレスレジスタ１３２は、アドレス割当の優先順位において先頭に位置する未使用先頭アドレスを記憶している。ここで、アドレス割当の優先順位は、優先度が上位のメモリバンク内の上位のアドレスから順にアドレス割当の対象となり、優先度が上位のメモリバンク内のアドレスがすべて割当済となった場合に、下位の優先度のメモリバンクに移り、下位の優先度のメモリバンクにおいても上位のアドレスから順にアドレス割当の対象となるものとする。
【００１４】
なお、ページ登録／削除処理部１３１はアドレス割当管理部の例であり、メモリ電源制御部１５は電力供給制御部の例である。
【００１５】
次に動作について説明する。
【００１６】
アプリケーションプログラム２０でデータアクセスが発生した時、ＣＰＵ１はメモリマネジメントユニット２に対して論理アドレスを送付する。通常オペレーティングシステムは数キロバイトの固定サイズを１単位（ページ）として扱い、ページ毎の論理アドレスと物理アドレスの対応はページ管理データ１４に格納されている。メモリマネジメントユニット２はページ管理データ１４を参照し、物理アドレスへ変換した上でメモリバンク３ａ〜３ｄに物理アドレスを送付しデータの書込みもしくは読出しを行う。
【００１７】
登録されていない論理アドレスへのアクセスが発生した場合、メモリマネジメントユニット２はＣＰＵ１へ例外割込みを発生する。例外割込みはＣＰＵ１に受信され、ＣＰＵ１上で動作しているオペレーティングシステム１０の例外処理部１２で分析される。例外処理部１２は新たなページ登録の要求と判断すると、ページ管理データ処理部１３へページ登録の要求を発する。
【００１８】
ページ管理データ処理部１３のページ登録／削除処理部１３１は、図３に示す処理フローで登録処理（アドレス割当処理）を行う。
【００１９】
すなわち、ＳＴ１１にて、未使用先頭アドレスレジスタ１３２を参照しメモリ空き領域の先頭の物理アドレス（未使用先頭アドレス）を読出し、ＳＴ１２にて、読み出した物理アドレスを登録すべきページの物理アドレスとしてページ管理データ１４に登録する（未使用先頭アドレスに対する割当を行う）。続いて未使用先頭アドレスレジスタ１３２の内容を更新するために、ＳＴ１３で未使用先頭アドレスレジスタ１３２の内容を１ページ分だけ増やし、ＳＴ１４で同じ物理アドレスをすでに使っていないかページ管理データ１４内を検索する。
【００２０】
すでに物理アドレスが使用されていれば、ＳＴ１３に戻り使っていない物理アドレスが見つかるまで、未使用先頭アドレスレジスタ１３２の値を増やしていく。使っていない物理アドレスが見つかった場合、検索を終了し、見つけた物理アドレスの値を未使用先頭アドレスレジスタ１３２の更新値とする。なお、未使用先頭アドレスレジスタに新たに登録された未使用先頭アドレスは、次回のアドレス割当時に割当の対象となるアドレスとなる。
【００２１】
さらにＳＴ１５にて、更新された未使用先頭アドレスレジスタ１３２の物理アドレス値が前のアドレス値に対して別メモリバンクに達していた場合、ＳＴ１６にてページ登録／削除処理部１３１はメモリ電源制御部１５へ更新された未使用先頭アドレスレジスタ１３２の示すメモリバンク３ａ〜３ｄの電源をオンする（活性化させる）ように指示する。
【００２２】
以上の処理を、図１３及び図１４を参照して具体的に説明する。
【００２３】
図１３では、メモリバンク３ａ内のアドレスのうち白色の部分が未使用アドレス、着色された部分は割当済アドレスを示す。図１３（ａ）の状態では、アドレス３０１が未使用先頭アドレスであり、アドレス３０２はアドレス割当の優先順位においてアドレス３０１の次に位置する未使用アドレスである。図１３（ａ）の状態において、ページ登録処理（アドレス割当処理）を行う場合は、未使用先頭アドレスであるアドレス３０１が割当の対象となり、図１３（ｂ）に示すように、アドレス３０１は割当済アドレスとなり、次の未使用アドレスであるアドレス３０２が新たな未使用先頭アドレスとなり、未使用先頭アドレスレジスタ１３２に登録される。
【００２４】
次に、図１４について説明する。図１４（ａ）では、メモリバンク３ａにおいてアドレス３０１が未使用先頭アドレスであり、メモリバンク３ｂはすべてのアドレスが未使用である。また、メモリバンク３ｂのアドレス３０３が、アドレス割当の優先順位においてアドレス３０１の次の位置にある未使用アドレスである。なお、図１４（ａ）の状態では、メモリバンク３ａは電源オン状態であるが、メモリバンク３ｂは電源オフ状態である。ここで、ページ登録処理（アドレス割当処理）を行う場合は、未使用先頭アドレスであるアドレス３０１が割当の対象となり、アドレス３０１は割当済アドレスとなる。このため、メモリバンク３ｂのアドレス３０３が未使用先頭アドレスとなり、また、メモリバンク３ｂは電源オン状態となる（活性化する）。
【００２５】
このように、アドレス割当の際に、未使用アドレスのうち、優先度が上位のメモリバンク内の上位のアドレスから順に割当の対象とし、優先度が上位のメモリバンク内のアドレスがすべて割当済となった場合に優先度が下位のメモリバンク内の未使用アドレスを上位のアドレスから順に割当の対象とするため、使用中のメモリバンクを優先的に使うことができ、物理アドレス空間全体にデータが点在するという事態を回避することでき、また、更新した未使用先頭アドレスが下位のメモリバンクに属する場合にのみ下位のメモリバンクを電源オンとするため、メモリ管理における省電力化を図ることができる。
【００２６】
次にアプリケーションプログラム２０が終了し、使っていたデータが不要になった場合、アプリケーションプログラム２０の終了をプロセス管理部１１が認識し、ページ管理データ処理部１３へデータ削除を要求する。
【００２７】
ページ管理データ処理部１３のページ登録／削除処理部１３１は、図４に示す処理フローで削除処理（アドレス解放処理）を行う。
【００２８】
すなわち、ＳＴ２１にて、ページ管理データ１４を参照して削除すべきページデータを検索する。登録（アドレス割当）の際、プロセスＩＤ等をページ管理データ１４に格納しておけば、削除対象のプロセスＩＤを検索することで削除対象のページデータを見つけることが出来る。
【００２９】
ページ管理データ１４内の削除するエントリを見つけた場合、ＳＴ２２で、対象のエントリを未使用状態に変え、すなわち解放対象となるアドレスを解放し、ＳＴ２３で、削除したページの物理アドレス（解放したアドレス）と、未使用先頭アドレスレジスタ１３２が示す未使用先頭アドレスとを比較する。削除したページの物理アドレスのほうが小さい場合、すなわち、アドレス割当の優先順位において上位に位置する場合、ＳＴ２６で、未使用先頭アドレスレジスタ１３２の値を削除したページの物理アドレスに更新する。
【００３０】
さらに更新前の未使用先頭アドレスレジスタ１３２の示すメモリバンク（更新前の未使用先頭アドレスの属するメモリバンク）と、更新後の未使用先頭アドレスレジスタ１３２の示すメモリバンク（解放したアドレスが属するメモリバンク）が異なる場合、ＳＴ２４にて、更新前の未使用先頭アドレスレジスタ１３２の示すメモリバンクの物理アドレス範囲を、他で使用していないかページ管理データ１４内を検索する。使用されていない場合、ＳＴ２５にて、ページ登録／削除処理部１３１はメモリ電源制御部１５へ更新前の未使用先頭アドレスレジスタ１３２の示すメモリバンクの電源をオフするように指示する。
【００３１】
以上の処理を、図１５〜図１７を参照して具体的に説明する。
【００３２】
図１５では、メモリバンク３ａ内のアドレスのうち白色の部分が未使用アドレス、着色した部分は割当済アドレスを示す。図１５（ａ）の状態では、アドレス３０１が未使用先頭アドレスである。例えば、図１５（ｂ）に示すように、未使用先頭アドレスであるアドレス３０１よりも後方のアドレス、すなわちアドレス割当の優先順位において未使用先頭アドレスよりも下位に位置するアドレス３０４が解放対象になった場合は、未使用先頭アドレスはアドレス３０１のままである。他方、図１５（ｃ）に示すように、未使用先頭アドレスであるアドレス３０１よりも前方のアドレス、すなわちアドレス割当の優先順位において未使用先頭アドレスよりも上位に位置するアドレス３０５が解放対象になった場合は、アドレス３０５が新たな未使用先頭アドレスとなり、未使用先頭アドレスレジスタ１３２に登録される。
【００３３】
次に、図１６について説明する。図１６（ａ）では、メモリバンク３ａの全てのアドレスが割当済であり、メモリバンク３ｂのアドレス３０１が未使用先頭アドレスである。また、メモリバンク３ｂでは、割当済のアドレスが存在する。図１６（ａ）の状態では、メモリバンク３ａ、メモリバンク３ｂともに電源オンの状態である。次に、メモリバンク３ａのアドレス３０６が解放対象となった場合には、アドレス３０６はアドレス割当の優先順位においてアドレス３０１よりも上位に位置する未使用アドレスであるため、アドレス３０６が新たな未使用先頭アドレスとなる。また、メモリバンク３ｂには割当済アドレスが存在するため、メモリバンク３ｂは電源オンのままである。
【００３４】
次に、図１７について説明する。図１７（ａ）では、メモリバンク３ａの全てのアドレスが割当済であり、メモリバンク３ｂのアドレス３０１が未使用先頭アドレスである。また、メモリバンク３ｂ内は、全てが未使用アドレスである。図１６（ａ）の状態では、メモリバンク３ａ、メモリバンク３ｂともに電源オンの状態である。次に、メモリバンク３ａのアドレス３０７が解放対象となった場合には、アドレス３０７はアドレス割当の優先順位においてアドレス３０１よりも上位に位置する未使用アドレスであるため、アドレス３０７が新たな未使用先頭アドレスとなる。そして、メモリバンク３ｂ内のアドレスは全て未使用アドレスであるため、メモリバンク３ｂは電源オフとなる（非活性化する）。
【００３５】
ここで、複数のアプリケーションプログラム２０の動作、終了が繰り返される場合を考える。この時、複数のページ登録やページ削除がまとまって実施され、上位のメモリバンク３ａ内に空き領域が点在することがある。そこで定期的に空き領域を検索し、データの移動を行うことで空きメモリバンクを作る。
【００３６】
図５はデータ移動の処理フローである。ＳＴ３１にて、未使用先頭アドレスレジスタ１３２をチェックする。未使用先頭アドレスレジスタ１３２は常に空き領域の最上位アドレスを示しているので、この値が最下位メモリバンクアドレスを示しているのであれば、空きメモリバンクを作ることはできないため、データ移動処理を終了する。
【００３７】
続いて、ＳＴ３２にて、未使用先頭アドレスレジスタ１３２のアドレスが示すメモリバンクより下位のメモリバンクアドレスを示すデータが存在するか、つまりアドレス割当の優先順位において未使用先頭アドレスより下位に位置する割当済アドレスが存在するか否かを、ページ管理データ１４内から検索する。もし存在すれば、ＳＴ３３にて、そのページデータを未使用先頭アドレスレジスタ１３２の示す物理アドレスにコピーし、ＳＴ３４にて、ページ管理データ１４の示す物理アドレス情報を未使用先頭アドレスレジスタ１３２の示す値に変更する。ＳＴ３５にて、次の空き領域をページ管理データ１４内から検索し、未使用先頭アドレスレジスタ１３２の値を更新するとともにＳＴ３１に戻り処理を繰り返す。
【００３８】
ＳＴ３２で未使用先頭アドレスレジスタ１３２のアドレスが示すメモリバンクより下位のメモリバンクを示すデータが存在しない場合、下位のメモリバンクの電源をオフし、データ移動処理を終了する。
【００３９】
以上のように、ページ削除の際に、次にページ登録で割り当てるアドレスよりも削除したアドレスのほうが小さい場合には、次にページ登録で割り当てるアドレスを削除したページアドレスに変更するようにしているので、使用中のメモリバンクを優先的に使うことができ、他のメモリバンクの電源をオフすることができる。この結果、メモリ管理における省電力化を図ることできる。
【００４０】
また、ページの登録、削除の後に次に割り当てるアドレスを決めておくことで、アプリケーションプログラムからみたアドレス割付は瞬時に行えることから、例外発生時のペナルティを減らし、性能劣化を防ぐことができる。
【００４１】
また、定期的に空きデータ領域を検索し、下位メモリバンクのデータを移動することで、さらに使用中のメモリバンクの利用率を高め、他のメモリバンクの電源をオフすることができる。
【００４２】
実施の形態２．
以上の実施の形態１では、オペレーティングシステム１０上でデータの登録、削除を行うようにしたものであるが、次にページの割り当て処理をハードウェアで実現する実施の形態を示す。
【００４３】
図６は、本実施の形態を示すハードウェア構成図である。
【００４４】
図において、５は物理メモリのページ単位（アドレスごと）に使用、未使用をビットフラグで示したビットマップテーブル、６１ａはメモリバンク３ａのページを示すビットマップテーブルのうち、いずれか１つでも使用を示していたら１を示すＯＲ回路、６１ｂはメモリバンク３ｂに対応する同じ機能のＯＲ回路、６２ａ、６２ｂはＯＲ回路６１ａ、６２ｂの出力が１の場合に夫々メモリバンク３ａ、３ｂに給電するＡＮＤ回路、６３はＯＲ回路６１ａと同じ入力で、すべてのビットマップテーブルが使用を示していたら１を示すＡＮＤ回路、７はＣＰＵ１上で動作するオペレーティングシステム１０からのページ登録、削除要求に対しフラグレジスタを設定し、ページ登録に対しては新たに割り当てた物理アドレスを応答するフラグ管理回路である。
【００４５】
なお、図６において、電源制御回路４は電源回路の例であり、ビットマップテーブル５は割当状況テーブルの例であり、ＯＲ回路６１ａ、ＯＲ回路６１ｂは活性化信号出力回路の例であり、ＡＮＤ回路６２ａ、ＡＮＤ回路６２ａは電力供給制御回路の例であり、ＡＮＤ回路６３は指示信号出力回路であり、フラグ管理回路７はアドレス割当管理回路の例である。また、ビットマップテーブルにおいていずれかのアドレスが使用中であると示されていた場合にＯＲ回路６１ａ、６１ｂから出力される信号は、活性化信号の例である。また、ビットマップテーブルにおいてメモリバンク３ａの全てが使用中であると示された場合にＡＮＤ回路６３からＯＲ回路６１ｂに出力される信号は指示信号の例である。
【００４６】
次に動作について説明する。
【００４７】
オペレーティングシステム１０で新たなページを登録する時、その要求をフラグ管理回路７へ通知する。フラグ管理回路７は、ビットマップテーブル５の内容を参照し、空き領域を検索する。
【００４８】
検索方法として、図７の方法をとる。すなわち、各メモリバンク３ａ〜３ｄに例えば３ａから順番に使っていくように優先順位を設定し、フラグ管理回路７はメモリバンク３ａに対するビットマップテーブル５から空き領域を検索する。もし空き領域が見つからなければ次にメモリバンク３ｂに対するビットマップテーブル５を検索するといったようにして、メモリバンク３ｄまでを検索する。
【００４９】
別の検索方法として、図８の方法もある。すなわち、オペレーティングシステムやミドルウェアといった常駐するメモリ用と、アプリケーションプログラムの実行終了とともに不要となるメモリ用に検索領域を設け、オペレーティングシステムからのページ登録要求の際に常駐、非常駐メモリの要求を分けて通知する。フラグ管理回路７はそれぞれの領域に対し、アドレスの小さいほうから順に空き領域を検索する。図８の例では、オペレーティングシステムについては、優先度が上位のメモリバンクへのアドレス割当を行い、アプリケーションプログラムについては、オペレーティングシステムに割り当てるアドレスよりも下位のアドレスを割り当てるようにしている。
【００５０】
フラグ管理回路７によって新たに割り付けるアドレスが検索された後、オペレーティングシステム１０へ割り付けたアドレスを応答するとともにビットマップテーブル５の対応するビットを１に設定する。
【００５１】
ビットマップテーブル５をセットした結果、例えばメモリバンク３ａの領域全てが使用中の状態になった場合、メモリバンク３ａのビットは全て１となる。ＡＮＤ回路６３出力は０から１に変わり（指示信号が出力され）、これによってメモリバンク３ｂに対応するＯＲ回路６１ｂが０から１に変わり（活性化信号が出力され）、さらにメモリバンク３ｂに対応するＡＮＤ回路６２ｂが０から１になることで、メモリバンク３ｂに給電が開始される。
【００５２】
また逆に、オペレーティングシステム１０からページ削除要求が通知される場合、削除要求とともに削除対象のアドレスが通知される。フラグ管理回路７は通知されたアドレスに対応するビットマップテーブル５のビットをクリアし、未使用に変更する。
【００５３】
この時、例えばメモリバンク３ａの領域全てが使用中の状態でメモリバンク３ａ上のあるページ領域が削除された場合、ＡＮＤ回路６３出力は１から０に変わり（指示信号の出力を停止し）、メモリバンク３ｂに対応するＯＲ回路６１ｂが１から０に変わり（活性化信号の出力を停止し）、さらにメモリバンク３ｂに対応するＡＮＤ回路６２ｂが１から０になることで、メモリバンク３ｂの給電が中止される。
【００５４】
ここで、ＡＮＤ回路６２ｂは図９に示すようなヒステリシス特性をもつとする。すなわち、入力が１になり給電するときは瞬時に、入力が０になり給電停止するときは時間を置いて停止動作に移る。上記示したように、メモリバンク３ａの領域が全て使用中の削除と、登録した結果全て使用中になる状態が短い時間で繰り返し発生している場合、ＡＮＤ回路６２ｂのヒステリシス特性によって、繰り返し中は通電が続く。
【００５５】
なお、ビットマップテーブル５、フラグ管理回路７および各論理回路は、図１に示すハードウェア構成の電源制御回路に組み込む他、メモリマネジメントユニット２やＣＰＵ１のメモリインタフェース内に組み込むこともできる。
【００５６】
以上のように、ビットマップテーブル５とフラグ管理回路７を使うことにより、オペレーティングシステムはメモリ上の空き領域の管理と物理アドレスの割り当てを行わなくなるので、ＣＰＵ１の負担が減り、性能を向上させることができる。
【００５７】
また、ＡＮＤ回路６２ｂにヒステリシス特性をもたせることで、メモリバンク境界で登録、削除が繰り返し実行される場合にはメモリバンクは通電が続くことで、通電開始時のオーバヘッド時間を削減できるとともに、電源オフ時の放電、オン時の充電による電流増加を解消できるので、性能向上、電力削減することができる。
【００５８】
実施の形態３．
以上の実施の形態では、データ登録、削除時のメモリ省電力化に関するものであるが、次にＣＰＵ１が動作していないアイドル状態の時のメモリ省電力化に関する実施の形態を示す。図１０は本実施の形態を示すソフトウェア構成図である。
【００５９】
図において、１６はオペレーティングシステム１０内に備える電力管理部、１６１は電力管理部１６内でＣＰＵ１の動作を監視し、省電力モードと動作モードとを切替える動作モード管理部、１６２は動作モード管理部１６１のモード切替の際、バックアップ、リストア処理を行うバックアップ処理部、１７はバックアップしたデータの情報を記憶しておくバックアップ管理データである。
【００６０】
図１０において、バックアップ処理部１６２はデータ移動管理部の例であり、メモリ電源制御部１５は電力供給制御部の例である。また、バックアップ処理部１６２が生成するバックアップ管理データはデータ移動管理情報の例である。
【００６１】
次に動作について説明する。ＣＰＵ１の処理がなくなり、外部からの入力待ちとなったときに、動作モード管理部１６１はタイマカウントを開始する。ある一定時間経過しても入力が発生しない場合、動作モード管理部１６１はＣＰＵのモードを動作モードから省電力モードに切替えると同時に、バックアップ処理部１６２へバックアップ開始を要求する。
【００６２】
バックアップ処理部１６２は図１１に示す処理シーケンスを行う。すなわち、ＳＴ４１にて、未使用先頭アドレスレジスタの値をターゲットレジスタに代入し、ＳＴ４２にて、ページ管理データ１４から使用中（割当済）の最下位アドレスのデータを検索し、これをソースレジスタに代入する。ＳＴ４３でターゲットレジスタとソースレジスタの値を比較し、同じメモリバンク３ａを示していれば、ＳＴ４８で下位メモリバンク３ｂ〜３ｄの電源をオフしてバックアップ処理を終了する。
【００６３】
ＳＴ４３でメモリバンクが異なれば、ＳＴ４４でページデータのバックアップを実行する。具体的には、ソースレジスタの示すページデータをターゲットレジスタにコピー（移動）する。ＳＴ４５では、例えば図１２に示すようなバックアップ情報を作成し、バックアップ管理データ１７に格納する。ＳＴ４６およびＳＴ４７でターゲットレジスタの示すアドレスを次の空き領域に変え、ＳＴ４２に戻る。
【００６４】
もしバックアップ処理中にキー入力等の割込みが発生した場合、ただちにバックアップ処理は中止し、通常モードに戻る。また、バックアップ処理終了後、バックアップ済メモリバンクの電源がオフされた後に割込みが発生した場合、バックアップ処理部１６２はリストア処理に入る。すなわち、バックアップ管理データ１７に従い移動先アドレスのページデータを移動元アドレスにコピー（移動）する。本作業終了後、動作モード管理部１６１は動作モードに戻る。
【００６５】
なお、バックアップ時にはターゲットレジスタのアドレスへコピーするとしたが、この時データを圧縮しても良い。リストアの最には展開しつつ移動元アドレスへ復元することとなる。
【００６６】
以上のように、ＣＰＵ１の処理がない時に上位メモリバンクの空き領域に下位メモリバンクのデータをコピー（移動）するので、アプリケーション性能に影響を与えずにメモリバンクの電源オフを実施できる。
【００６７】
また、メモリバンクの電源オフは全てのバックアップを終了してから実施するので、バックアップ処理中に割込み等発生した場合には、直ちに終了し動作モードに戻ることができ、割込み応答性能を落とすことなくメモリバンクの電源オフを実施できる。
【００６８】
なお、以上の実施の形態１〜３では、メモリバンクの活性化として、メモリバンクへの電力供給を開始する場合について述べたが、活性化の例としてＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）のリフレッシュ動作を開始するようにしてもよい。また、同様に、以上の実施の形態１〜３では、メモリバンクの非活性化として、メモリバンクへの電力供給を停止する場合について述べたが、非活性化の例としてＤＲＡＭのリフレッシュ動作を停止するようにしてもよい。
【００６９】
ここで、以上の実施の形態１〜３で示したメモリ管理装置の特徴を以下にて再言する。
【００７０】
実施の形態１に示すメモリ管理装置は、仮想アドレス空間でメモリ管理するオペレーティングシステムで、メモリ使用量が少ないときにメモリの一部バンクを電源オフし省電力化を図るために、以下手段を備えたことを特徴とする：
（ａ）ページ管理データ処理部に、未使用先頭アドレスを記憶しておくレジスタ
（ｂ）ページ管理データ処理部の指示に従ってメモリバンクの電源をオン、オフするメモリ電源制御部
（ｃ）ページ登録時に未使用先頭アドレスを増加させ、ページ削除時に削除した最も小さいアドレスに未使用先頭アドレスを設定するページ管理データ処理部。
【００７１】
実施の形態２に示すメモリ管理装置は、仮想アドレス空間でメモリ管理するオペレーティングシステムで、メモリ使用量が少ないときにメモリの一部バンクを電源オフし省電力化を図るために、以下手段を備えたことを特徴とする：
（ａ）オペレーティングシステムのメモリ割当単位毎に使用、未使用を示すビットマップテーブル
（ｂ）同バンクメモリに対応するビットマップのいずれかが使用されていれば使用中を示すＯＲ回路
（ｃ）上記ＯＲ出力と電源をＡＮＤし、使用中を示すメモリバンクのみ電源供給するＡＮＤ回路。
【００７２】
実施の形態２に示すメモリ管理装置は、ＡＮＤ回路にヒステリシスを設け、電源オン条件に対しては瞬時に、電源オフ条件に対しては時間をおいてからオフするような特性とすることを特徴とする。
【００７３】
実施の形態２に示すメモリ管理装置は、ＯＲ回路と並列にＡＮＤ回路を設け、次に使用されるバンクのＯＲ回路に入力することを特徴とする。
【００７４】
実施の形態２に示すメモリ管理装置は、オペレーティングシステムを処理するＣＰＵとは別の処理装置を備え、オペレーティングシステムからのデータ登録、削除要求に対してビットマップを変更することを特徴とする。
【００７５】
実施の形態１、２に示すメモリ管理装置は、オペレーティングシステムを処理するＣＰＵとは別の処理装置を備え、オペレーティングシステムからのデータ登録要求に対して空き領域を検索し、アドレスを応答することを特徴とする。
【００７６】
実施の形態１、２に示すメモリ管理装置は、メモリバンク毎に優先度を設定し、高い優先順位のメモリバンクに空きがなくなった後に低い優先順位のメモリバンクを使いはじめることを特徴とする。
【００７７】
実施の形態２に示すメモリ管理装置は、常駐するオペレーティングシステム、ミドルウェアをメモリ物理アドレス上位に、使用時のみメモリ消費するアプリケーションを下位アドレスに割当てることを特徴とする。
【００７８】
実施の形態１に示すメモリ管理装置は、定期的に物理メモリの使用領域を検索し、下位アドレスに割り当てられているデータを上位アドレスの空き空間に再割当することを特徴とする。
【００７９】
実施の形態３に示すメモリ管理装置は、ＣＰＵを省電力モードに切り替える際、メモリ物理空間の下位アドレスにあるデータを上位アドレスの空き領域にコピーし、下位アドレスのメモリバンクを電源オフし省電力化を図るために、以下手段を備えたことを特徴とする：
（ａ）コピーしたデータのコピー先およびコピー元アドレスを記憶するバックアップ管理データ
（ｂ）バックアップ処理部の指示に従ってメモリバンクの電源オン、オフを制御するメモリ電源制御部
（ｃ）ＣＰＵを省電力モードに切り替える際にバックアップを開始し、割込み要求にて元に戻す処理を行うバックアップ処理部。
【００８０】
実施の形態１〜３に示すメモリ管理装置は、のメモリ電源オフの代わりに、ＤＲＡＭのリフレッシュ動作を停止することで省電力化を図ることを特徴とする。
【図面の簡単な説明】
【００８１】
【図１】実施の形態１〜３に係る計算機システムの構成例を示す図。
【図２】実施の形態１に係るメモリ管理装置の構成例を示す図。
【図３】実施の形態１に係るページ登録処理の処理フローを示すフローチャート図。
【図４】実施の形態１に係るページ削除処理の処理フローを示すフローチャート図。
【図５】実施の形態１に係るデータ移動処理の処理フローを示すフローチャート図。
【図６】実施の形態２に係るメモリ管理装置の構成例を示す図。
【図７】実施の形態２に係るメモリ空き領域の検索方法を説明する図。
【図８】実施の形態２に係るメモリ空き領域の検索方法を説明する図。
【図９】実施の形態２に係るＡＮＤ回路のヒステリシス特性を説明する図。
【図１０】実施の形態３に係るメモリ管理装置の構成例を示す図。
【図１１】実施の形態３に係るバックアップ処理の処理フローを示すフローチャート図。
【図１２】実施の形態３に係るバックアップ管理データの例を説明する図。
【図１３】実施の形態１に係るページ登録処理を説明する図。
【図１４】実施の形態１に係るページ登録処理を説明する図。
【図１５】実施の形態１に係るページ削除処理を説明する図。
【図１６】実施の形態１に係るページ削除処理を説明する図。
【図１７】実施の形態１に係るページ削除処理を説明する図。
【符号の説明】
【００８２】
１  ＣＰＵ、２  メモリマネジメントユニット、３  メモリバンク、４  電源制御回路、５  ビットマップテーブル、７  フラグ管理回路、１０  オペレーティングシステム、１１  プロセス管理部、１２  例外処理部、１３  ページ管理データ処理部、１４  ページ管理データ、１５  メモリ電源制御部、１６  電力管理部、１７  バックアップ管理データ、２０  アプリケーションプログラム、６１  ＯＲ回路、６２  ＡＮＤ回路、６３  ＡＮＤ回路、１００  計算機システム、１３１  ページ登録／削除処理部、１３２  未使用先頭アドレスレジスタ、１６１  動作モード管理部、１６２  バックアップ処理部、２００  メモリ管理装置。
【図１】
2005196343.tif 000003
【図２】
2005196343.tif 000004
【図３】
2005196343.tif 000005
【図４】
2005196343.tif 000006
【図５】
2005196343.tif 000007
【図６】
2005196343.tif 000008
【図７】
2005196343.tif 000009
【図８】
2005196343.tif 000010
【図９】
2005196343.tif 000011
【図１０】
2005196343.tif 000012
【図１１】
2005196343.tif 000013
【図１２】
2005196343.tif 000014
【図１３】
2005196343.tif 000015
【図１４】
2005196343.tif 000016
【図１５】
2005196343.tif 000017
【図１６】
2005196343.tif 000018
【図１７】
2005196343.tif 000019