(57)【要約】【課題】  パルス幅の長短に関わらず、ハイサイドトランジスタＴ１を確実に「ＯＮ」にドライブできるブートストラップ回路部を備えた信号再生装置を提供することにある。【解決手段】  スイッチングトランジスタで構成されるハイサイドトランジスタＴ１及びローサイドトランジスタＴ２からなるトーテムポール型増幅部３０と、ダイオードＤ１と２つのコンデンサＣ１，Ｃ２から構成されているブートストラップ回路部２１を備えている。この構成により、ローサイドトランジスタＴ２をＯＮする短いパルス幅の場合、小容量のコンデンサにより充電した電荷により、また、長いパルス幅の場合には、大容量のコンデンサにより充電した電荷量により、安定したハイサイドトランジスタＴ１の駆動電圧を確保することができる。【選択図】  図１
2005057573.tif 000002
【特許請求の範囲】
【請求項１】
ハイサイドトランジスタのソースとローサイドトランジスタのドレインを第１の接続点を介して接続し、該ハイサイドトランジスタのドレインに出力段電源電圧を印加し、該ローサイドトランジスタのソースを接地して、前記第１の接続点より増幅出力する増幅部と、
一端部を駆動電源に、他端部を前記第１の接続点に接続したブーストストラップ部と、
を備え、
前記ブーストストラップ部はダイオード及び並列接続された複数のコンデンサ群からなり、前記コンデンサ群の一端は前記第１の接続点に接続され、前記ダイオードはアノード側が前記駆動電源に、カソード側が前記コンデンサ群の他端部に接続されることを特徴とする信号再生装置。
【請求項２】
ハイサイドトランジスタのソースとローサイドトランジスタのドレインを第１の接続点を介して接続し、該ハイサイドトランジスタのドレインに出力段電源電圧を印加し、該ローサイドトランジスタのソースを接地して、前記第１の接続点より増幅出力するトーテムポール型増幅部と、
ダイオードのカソード側に第２の接続点を介して複数のコンデンサの一端部を並列に接続し、該ダイオードのアノード側に駆動電源電圧を印加し、該コンデンサの他端部を前記第１の接続点に接続したブートストラップ部と、
入力パルスに応じて、前記第２の接続点に接続されたハイサイド駆動回路が前記ハイサイドトランジスタのゲートに駆動信号を入力し、ローサイド駆動回路が前記ローサイドトランジスタのゲートに前記駆動信号と逆相の駆動信号を入力する駆動部と、
を備え、
前記ハイサイドトランジスタがオフし前記ローサイドトランジスタが前記駆動信号のパルスの幅が最小幅でオンするとき、前記コンデンサを充電し、前記ハイサイドトランジスタがオンし前記ローサイドトランジスタがオフするとき、前記コンデンサが放電する場合、前記コンデンサの内、最小の容量を有するコンデンサの容量を、前記ハイサイドトランジスタを所定の時間駆動することができるように設定したことを特徴とする信号再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス信号を増幅する増幅部おけるハイサイドトランジスタを安定にドライブするブートストラップ回路部を備えた信号再生装置に関する。
【背景技術】
【０００２】
図２は、従来の信号再生装置の回路図を示す。
【０００３】
従来の信号再生装置は、負荷５０を駆動するトーテムポール型増幅部３０と、このトーテムポール型増幅部３０をドライブするＰＤＭ（Ｐｕｌｓｅ  Ｄｅｎｓｉｔｙ  Ｍｏｄｕｌａｔｉｏｎ）信号やＰＷＭ信号（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）等の制御信号を発生する駆動回路部１０と、上記トーテムポール型増幅部３０のハイサイドトランジスタＴ１を安定に「ＯＮ」にする駆動電圧を供給するブートストラップ回路部２０を備えている。トーテムポール型増幅部３０は、スイッチングトランジスタであるハイサイドトランジスタＴ１及びローサイドトランジスタＴ２を備えている。また、駆動回路部１０は、ハイサイドトランジスタＴ１及びローサイドトランジスタＴ２を駆動する駆動信号を発生するハイサイド駆動回路１２及びローサイド駆動回路１４を備えている。
【０００４】
さらに、ブートストラップ回路部２０は、ダイオードＤ１及びコンデンサＣ１を備えている。
【０００５】
次に、信号再生装置の各部の接続関係を以下に示す。
【０００６】
信号再生装置の入力信号であるＰＤＭ信号は、駆動回路部１０のハイサイド駆動回路１２及びローサイド駆動回路１４に入力される。ハイサイド駆動回路１２の出力信号は、トーテムポール型増幅部３０のハイサイドトランジスタＴ１のゲートに接続される。同様に、ローサイド駆動回路１４の出力信号は、トーテムポール型増幅部３０のローサイドトランジスタＴ２のゲートに接続される。また、駆動回路部１０に電源を供給するための電源端子は、駆動回路電源に接続され、グランド端子は、グランド４０に接続される。
【０００７】
トーテムポール型増幅部３０のハイサイドトランジスタＴ１のドレインは、出力段電源Ｖ２に接続されている。また、そのソースは、ローサイドトランジスタＴ２のドレインとノードＮ１（第１の接続点）で接続されている。また、ノードＮ１に負荷５０（ＲＬ）が接続されており、その負荷の逆側の他端子は、グランド４０に接続されている。
【０００８】
さらに、ブートストラップ回路部２０のダイオードＤ１のアノードは、駆動回路電源Ｖ０に接続されており、ダイオードＤ１のカソードは、ノードＮ２（第２の接続点）において、コンデンサＣ０に接続されている。同様に、駆動回路部１０の制御信号端子は、ダイオードＤ１とコンデンサＣ０とが接続されているノードＮ２に接続されている。コンデンサＣ０の逆側の他端点は、ハイサイドトランジスタＴ１のソースとローサイドトランジスタＴ２のドレインが接続されているノードＮ１に接続されている。
【０００９】
次に、従来の信号再生装置の動作を説明する。
【００１０】
図２に示すように、トーテムポール型増幅部（ハイサイドトランジスタＴ１とローサイドトランジスタＴ２が交互にスイッチング動作を行う回路）３０は、ＰＤＭ信号やＰＷＭ信号を増幅する最終段増幅回路である。
【００１１】
この上記トーテムポール型増幅部３０にＭＯＳ＿Ｎｃｈのスイッチング素子を上下段に使った場合、下段のローサイドトランジスタＴ２が、ローサイド駆動回路１４によって、「ＯＮ」状態にあるとき、ローサイドトランジスタＴ２のドレインとソース間は、短絡状態となる。従って、ダイオードＤ１とコンデンサＣ０とからなるブートストラップ回路部２０は、駆動電源Ｖ０からグラウンド４０まで閉回路となり、電源Ｖ０からダイオードＤ１を通して、コンデンサＣ０は、充電される。
【００１２】
次に、ローサイドトランジスタＴ２が「ＯＦＦ」し、ハイサイドトランジスタＴ１が「ＯＮ」すると、コンデンサＣ０に充電された電荷が、駆動回路部１０のノードＮ２を経由してハイサイドトランジスタＴ１のゲートに存在する入力コンデンサ（図２は図示していない）を充電する。
【００１３】
このように、従来技術では、下段のローサイドトランジスタＴ２が「ＯＮ」から「ＯＦＦ」に移行し、上段のハイサイドトランジスタＴ１が「ＯＦＦ」から「ＯＮ」状態になるようにドライブされたとき、このコンデンサＣ０に充電した電荷により、ハイサイドトランジスタＴ１のゲートに存在する入力コンデンサ（図２は図示していない）を充電し、ハイサイドトランジスタＴ１が、確実に「ＯＮ」状態となる駆動電圧を確保している（特許文献１参照）。
【００１４】
しかしながら、ハイサイドトランジスタＴ１の駆動電圧であるゲート電圧Ｖ１は、コンデンサＣ０に蓄積された電荷量（Ｑ）で決まる。例えば、ローサイドトランジスタＴ２が短いパルス幅で「ＯＮ」した時、所定の立ち上がり特性を有するコンデンサＣ０では充電時間が短くなり、十分な電荷を蓄積することができなくなる恐れが生じる場合がある。
【００１５】
そこで、ローサイドトランジスタＴ２をＯＮするパルスの幅に関係なくハイサイトトランジスタＴ１を駆動する十分な駆動電圧を得るために、ローサイドトランジスタＴ２が「ＯＮ」する最小「ＯＮ」時間で、ハイサイドトランジスタＴ１をドライブできるような電荷量（Ｑ）を充電することができる立上り特性を有するコンデンサＣ０を採用している。
【特許文献１】特開平０５−２５２００６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、ローサイドトランジスタＴ２が「ＯＮ」する最小時間である短い幅のパルスに合わせて、小容量のコンデンサＣ０、即ち、短い立ち上がり特性を有するコンデンサＣ０を設定すると、ハイサイドトランジスタＴ１をＯＮにする長い幅のパルスが入力された場合に、コンデンサＣ０が小容量であるために、上記充電した電荷量（Ｑ）では、その期間中、電荷の放電があると安定にドライブするにたる電位を確保することができなくなるという恐れがあった。逆に、ローサイドトランジスタＴ２を駆動する長い幅のパルスに合わせて、大容量のコンデンサＣ０、即ち、比較的遅い立ち上がり特性を有するコンデンサＣ０を設定すると、ローサイドトランジスタＴ２をＯＮする短い幅のパルスが入力された場合に、立ち上がりが遅れてしまい、結果として、充電する電荷量（Ｑ）が小さくなり、ハイサイトトランジスタＴ１を駆動することができなくなるという恐れがあった。即ち、ローサイドトランジスタＴ２を「ＯＮ」するパルスの幅が、長い場合と短い場合で、１個のコンデンサＣ０では確実にハイサイドトランジスタＴ１を「ＯＮ」に駆動することが困難であった。
【００１７】
そこで、本発明は、上述した事情に鑑みて提案されたもので、本発明の目的は、ローサイドトランジスタをＯＮするパルス幅の長短に関わらず、ハイサイドトランジスタを確実に「ＯＮ」にすることができるブートストラップ回路部を備えた信号再生装置を提供することにある。
【課題を解決するための手段】
【００１８】
本発明に係る信号再生装置は、ハイサイドトランジスタのソースとローサイドトランジスタのドレインを第１の接続点を介して接続し、該ハイサイドトランジスタのドレインに出力段電源電圧を印加し、該ローサイドトランジスタのソースを接地して、前記第１の接続点より増幅出力する増幅部と、一端部を駆動電源に、他端部を前記第１の接続点に接続したブーストストラップ部と、を備え、
前記ブーストストラップ部はダイオード及び並列接続された複数のコンデンサ群からなり、前記コンデンサ群の一端は前記第１の接続点に接続され、前記ダイオードはアノード側が前記駆動電源に、カソード側が前記コンデンサ群の他端部に接続されることを特徴とする。
また、ハイサイドトランジスタのソースとローサイドトランジスタのドレインを第１の接続点を介して接続し、該ハイサイドトランジスタのドレインに出力段電源電圧を印加し、該ローサイドトランジスタのソースを接地して、前記第１の接続点より増幅出力するトーテムポール型増幅部と、ダイオードのカソード側に第２の接続点を介して複数のコンデンサの一端部を並列に接続し、該ダイオードのアノード側に駆動電源電圧を印加し、該コンデンサの他端部を前記第１の接続点に接続したブートストラップ部と、入力パルスに応じて、前記第２の接続点に接続されたハイサイド駆動回路が前記ハイサイドトランジスタのゲートに駆動信号を入力し、ローサイド駆動回路が前記ローサイドトランジスタのゲートに前記駆動信号と逆相の駆動信号を入力する駆動部と、を備え、
前記ハイサイドトランジスタがオフし前記ローサイドトランジスタが前記駆動信号のパルスの幅が最小幅でオンするとき、前記コンデンサを充電し、前記ハイサイドトランジスタがオンし前記ローサイドトランジスタがオフするとき、前記コンデンサが放電する場合、前記コンデンサの内、最小の容量を有するコンデンサの容量を、前記ハイサイドトランジスタを所定の時間駆動することができるように設定したことを特徴とする。
【００１９】
このように、ブートストラップ回路部において複数の立上り特性を有するコンデンサを組み合わせて並列に接続する構成とすることにより、ローサイドトランジスタをＯＮにする駆動パルスの長短に関わらず、ハイサイドトランジスタを安定に駆動する駆動電圧を確保することが可能となる。特に、ローサイドトランジスタをＯＮにする短いドライブパルスに対しては、小容量の立上り特性のよいコンデンサにより充電された電荷量で、安定した駆動電圧を確保することができる。
【発明の効果】
【００２０】
本発明に係る信号再生装置は、上述した構成を備えているため、以下の効果を奏することができる。
【００２１】
すなわち、ローサイドトランジスタＴ２の駆動パルスの長短に関係なく、ハイサイドトランジスタＴ１を安定して駆動する駆動電圧を発生することができる。
【００２２】
さらに、立上り特性が異なる複数のコンデンサを並列接続した構成とすることにより、上記ローサイドトランジスタＴ２をＯＮするパルス幅に応じて、各立上りの異なるコンデンサを割り当てることで、より安定した駆動電圧を発生することも可能である。
【発明を実施するための最良の形態】
【００２３】
本発明に係る信号再生装置の一実施形態を、図面を参照して説明する。
【００２４】
図１は、本発明に係るブートストラップ回路部を備える信号再生装置の回路図である。
【００２５】
本発明に係る信号再生装置は、図２に示す従来の信号再生装置とは、ブートストラップ回路部２１のみが異なる。図１のブートストラップ回路部２１では、ダイオードＤ１と２つのコンデンサＣ１，Ｃ２から構成した例を示す図であり、コンデンサＣ１とＣ２は、並列接続されている。
【００２６】
なお、トーテムポール型増幅部３０のハイサイドトランジスタＴ１及びローサイドトランジスタＴ２は、ＭＯＳ型ＦＥＴ素子やバイポーラ型トランジスタ素子でもよい。
【００２７】
先ず、ブートストラップ回路部２１の必要性について以下に説明する。
【００２８】
図１に示す回路は、トーテムポール型増幅部３０におけるハイサイドトランジスタＴ１が、十分に「ＯＮ」すると、ハイサイドトランジスタＴ１のドレイン−ソース間電圧はほぼ０Ｖとになるため、ソース電圧がほぼドレイン電圧である出力段電源Ｖ２となる。従って、ハイサイドトランジスタＴ１を十分に「ＯＮ」するためのゲート電圧は、Ｖ２＋Ｖｇｓ（Ｖｇｓ：ゲートソース間ＯＮ電圧；Ｖ２：出力段電源電圧）以上の駆動電圧が必要である。仮に、Ｖｇｓを＋１０Ｖとすれば、駆動電圧Ｖ１＝Ｖ２＋１０Ｖが必要である。つまり、出力段電源電圧Ｖ２よりも高い駆動電圧Ｖ１が要求される。
【００２９】
ハイサイドトランジスタＴ１が十分に「ＯＮ」するまで、ノードＮ１の電圧は、Ｖ２に向かって上昇する。そして、短時間で駆動電圧がＶ１に達するようにするために、一種のフィードバック系を形成して、駆動電圧を生成する。
【００３０】
このように、ハイサイド駆動回路１２のみで発生する低駆動電圧下において、出力段電源電圧Ｖ２よりも高い駆動電圧Ｖ１を短時間で生成するために、ブートストラップ回路部２１を設けている。
【００３１】
次に、ブートストラップ回路部２１の動作について詳細に説明する。
【００３２】
上述したように、ローサイドトランジスタＴ２が「ＯＮ」の時に、ローサイドトランジスタＴ２がＧＮＤ４０に対して短絡状態となる。従って、駆動回路部１０用の電源Ｖ０から、ブートストラップ回路部２１のダイオードＤ１を介して、コンデンサＣ１およびＣ２が充電される。次に、ローサイドトランジスタＴ２が「ＯＦＦ」し、ハイサイドトランジスタＴ１が「ＯＮ」となるように駆動されると、コンデンサＣ１およびＣ２に充電された電荷が、駆動回路部１０を経由してハイサイドトランジスタＴ１のゲートに存在するコンデンサ（図示せず）の充電を開始する。また、この時、ノードＮ２での電位は、ハイサイドトランジスタＴ１のソース電圧の上昇に伴い、駆動回路部１０の電源電圧Ｖ０よりも大きくなるため、ダイオードＤ１は、逆バイアスとなり、ハイインピーダンス状態となる。即ち、ダイオードＤ１は、「ＯＦＦ」状態となる。これにより、ダイオードＤ１側とコンデンサＣ１、Ｃ２側は、インピーダンス的に分離される。コンデンサＣ１及びＣ２に充電された電荷は、ハイサイド駆動回路を介して、ハイサイドトランジスタＴ１のゲートに存在する入力コンデンサを充電する。
【００３３】
このように、コンデンサＣ１，Ｃ２に充電された電荷は、ローサイドトランジスタＴ２が「ＯＦＦ」時には、上述したようにハイサイドトランジスタＴ１のゲートに存在する入力コンデンサを充電することができ、ハイサイドトランジスタＴ１を「ＯＮ」する駆動電圧を確保することができる。
【００３４】
次に、入力パルス（ローサイドトランジスタＴ２の駆動パルス）幅の長短に対応するブートストラップ回路部２１の動作について説明する。
【００３５】
一般に、コンデンサの性能として、立上り特性が良好（周波数特性が良好である）なコンデンサは、小容量コンデンサであり、大容量のコンデンサは、小容量コンデンサに比較して、立上り特性が悪い。従って、このような観点から、コンデンサＣ１は、短い幅の入力パルスに対してハイサイトトランジスタＴ１を十分に駆動することができる電荷を蓄積できる早い立上り特性を有するコンデンサとする。一方、コンデンサＣ２は、長い幅の入力パルスに対して十分な電荷を蓄積できるような大容量なコンデンサとする。従って、コンデンサ２は、必然的にコンデンサＣ１の立ち上がり特性よりも遅いものとなる。
【００３６】
このような状態において、ローサイドトランジスタＴ２が短いパルスで「ＯＮ」した時、同時にコンデンサＣ１及びＣ２に電荷が蓄積される。従って、ハイサイドトランジスタＴ１の駆動電圧Ｖ１は、コンデンサＣ１，Ｃ２に蓄えられた電荷量｛電荷量ＱＴ≒（Ｃ１＋Ｃ２）＊Ｖ１；Ｑ１≒Ｃ１＊Ｖ１；Ｑ２≒Ｃ２＊Ｖ１｝で決まる。
【００３７】
以上説明した条件の下で、ローサイドトランジスタＴ２を駆動するパルスが短いときのブートストラップ回路部２１の動作について説明する。
【００３８】
上述したように、パルスが短い場合には、容量が小さいが、立ち上がり特性のよいコンデンサＣ１によって、ローサイドトランジスタＴ２のオン時間で、充電し、電荷（Ｑ１）を蓄積する。
【００３９】
ローサイドトランジスタＴ２が「ＯＦＦ」してハイサイドトランジスタＴ１が「ＯＮ」すると、コンデンサＣ１に蓄えられた電荷量（Ｑ１）が、ハイサイドトランジスタＴ１のゲートに存在する入力コンデンサを充電する。ハイサイドトランジスタＴ１のゲート電圧は、上記に説明したようにコンデンサＣ１は、容量が小さく特性の良いコンデンサを使用しているため、充電時間が短くても十分な電荷を蓄えることができ、また、パルスの応答特性もよいため、ハイサイドトランジスタＴ１の駆動電圧を確保することができる。
【００４０】
一方、ローサイドトランジスタＴ２を駆動するパルスが長いときのブートストラップ回路部２１の動作について説明する。
【００４１】
駆動パルスが長い場合には、コンデンサＣ１によって、充電された電荷は、ハイサイドトランジスタＴ１の最小オン時間経過後、急速に放電して行くため、コンデンサＣ１のみでは、駆動電圧を保持することはできない。そのかわりに、コンデンサＣ２の電荷量（Ｑ２）により、ハイサイドトランジスタＴ１の入力コンデンサの電位が立ち上がり、コンデンサＣ１による役割期間と入れ替わり、ハイサイドトランジスタＴ１の駆動電圧を確保し、パルスの発生期間中持続することが可能となる。
【００４２】
ローサイドトランジスタＴ２の最小オン時間で、主としてコンデンサＣ１に充電された電荷量（Ｑ１）によりハイサイドトランジスタＴ１の最小のパルス幅時間をドライブできるように設定し、それ以上の長いパルス幅で、コンデンサＣ２に充電された電荷（Ｑ２）がハイサイドトランジスタＴ１をドライブできるように設定すれば、ローサイドトランジスタＴ２のＯＮするパルスの長さに関わらず、駆動電圧不足を解決することができる。
【００４３】
以上のように、コンデンサＣ１とＣ２を並列に接続することにより、パルスの長さに関係なく十分なハイサイドトランジスタＴ１の駆動電圧を確保することができる。
【００４４】
なお、上記説明したブートストラップ回路部２１は、２つのコンデンサＣ１，Ｃ２の２つのコンデンサで構成している回路について説明したが、ローサイドトランジスタＴ２のＯＮする時間に応じて、種々の立上り特性を有する複数のコンデンサを割当てて構成してもよい。このようにすれば、ローサイドトランジスタＴ２のＯＮする時間の制限を取り除くことが可能であり、より安定した駆動電圧を発生することが可能となる。
また、本実施例では入力パルスがＰＤＭ信号であるが、ＰＷＭ信号等でも構わない。
【００４５】
尚、本発明の信号再生装置は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【産業上の利用可能性】
【００４６】
ハイサイドトランジスタ及びローサイドトランジスタとからなるトーテムポール型増幅部によって、ＰＤＭ信号やＰＷＭ信号のような音声パルス信号を効率よく増幅するオーディオ信号増幅装置にも適用することができる。
【図面の簡単な説明】
【００４７】
【図１】本発明に係る信号再生装置の回路図である。
【図２】従来の信号再生装置の回路図である。
【符号の説明】
【００４８】
１０    駆動回路
１２    ハイサイド駆動回路
１４    ローサイド駆動回路
２０    ブートストラップ回路部
２１    ブートストラップ回路部
３０    トーテムポール型増幅部
４０    ＧＮＤ
５０    負荷
【図１】
2005057573.tif 000003
【図２】
2005057573.tif 000004