(57)【要約】【課題】  配線数を減少させることによって、電力消費が減少してEMI水準が低い平板表示装置を提供する。【解決手段】  本発明による平板表示装置は、複数のゲート線、複数のデータ線、及び前記複数のゲート線及び複数のデータ線の交差地点に形成されている複数のスイッチング素子を有する平板パネルと、外部から入力されるデジタル画像データ及び制御信号を合成して、前記合成信号及びゲート信号を出力する信号制御部と、前記合成信号によってアナログデータ電圧を前記データ線の各々に出力するコラムドライバと、前記ゲート信号を前記複数のゲート線の各々に出力するゲートドライバと、を含む。【選択図】図５
2005321771.tif 000002
【特許請求の範囲】
【請求項１】
複数のゲート線、複数のデータ線、及び前記ゲート線及びデータ線の交差地点に形成されている複数のスイッチング素子を有する平板パネルと、
外部から入力されるデジタル画像データ及び制御信号を合成して、合成信号及びゲート制御信号を出力する信号制御部と、
前記合成信号によって前記デジタル画像データに対応するアナログデータ電圧を前記データ線の各々に出力するコラムドライバと、
前記ゲート制御信号を前記ゲート線の各々に出力するゲートドライバと、
を含む、平板表示装置。
【請求項２】
前記合成信号は、データ出力制御信号によって生成されることを特徴とする、請求項１に記載の平板表示装置。
【請求項３】
前記合成信号は、極性制御信号（POL）、ロード信号（LOAD、）及び水平ライン開始信号（STH）を含むことを特徴とする、請求項２に記載の平板表示装置。
【請求項４】
前記極性制御信号（POL）及び前記ロード信号（LOAD）は、複数のデータバスのうちの互いに異なるデータバスを通じて伝送されることを特徴とする、請求項３に記載の平板表示装置。
【請求項５】
前記極性制御信号（POL）及び前記ロード信号（LOAD）は、データブランク区間に生成されることを特徴とする、請求項４に記載の平板表示装置。
【請求項６】
前記極性制御信号（POL）は、前記データ出力制御信号及びデジタル画像データの論理組合わせによって生成されることを特徴とする、請求項５に記載の平板表示装置。
【請求項７】
前記極性制御信号（POL）及びロード信号（LOAD）は、前記データ出力制御信号の論理ロー（LOW）区間に生成されることを特徴とする、請求項６に記載の平板表示装置。
【請求項８】
前記信号制御部は、電流駆動方式であることを特徴とする、請求項１に記載の平板表示装置。
【請求項９】
前記信号制御部は、前記平板パネルの中央地点に形成され、前記地点を基準にして相互対称的に形成された前記コラムドライバに前記合成信号を出力することを特徴とする、請求項８に記載の平板表示装置。
【請求項１０】
前記コラムドライバは、前記平板パネル上に形成され、カスケード（cascaded）構造を有することを特徴とする、請求項１に記載の平板表示装置。
【請求項１１】
複数のゲート線、複数のデータ線、及び前記ゲート線及びデータ線の交差地点に形成されている複数のスイッチング素子を有する平板パネルと、
外部から入力されるデジタル画像データ及び第１制御信号を合成して、前記合成信号、第２制御信号、及びゲート信号を出力する信号制御部と、
前記合成信号及び前記第２制御信号によって前記デジタル画像データに対応するアナログデータ電圧を前記データ線の各々に出力するコラムドライバと、
前記ゲート信号を前記ゲート線の各々に出力するゲートドライバと、
を含む、平板表示装置。
【請求項１２】
前記第２制御信号は、データイネーブル信号（data enable:DE）との論理組合わせによって水平ライン開始信号（STH）及びロード信号（Load）を含むことを特徴とする、請求項１１に記載の平板表示装置。
【請求項１３】
前記水平ライン開始信号（STH）は、前記データイネーブル信号（DE）が論理ハイ（HIGH）であり前記第２制御信号が論理ロー（LOW）であれば生成されることを特徴とする、請求項１２に記載の平板表示装置。
【請求項１４】
前記ロード信号（LOAD）は、前記データイネーブル信号（DE）が論理ロー（LOW）であり前記第２制御信号が論理ロー（LOW）であれば生成されることを特徴とする、請求項１２に記載の平板表示装置。
【請求項１５】
外部から入力される制御信号によって水平ライン開始信号（STH）及びロード信号（LOAD）を生成するデジタル信号生成器と、
前記水平ライン開始信号（STH）を受信するシフトレジスタと、
データレジスタと、
前記ロード信号（LOAD）を受信するデータラッチと、
前記極性制御信号（POL）を受信するＤ／Ａ変換器と、
出力バッファと、
を含むコラムドライバ。
【請求項１６】
前記デジタル信号生成器は、前記制御信号及びデータイネーブル信号（DE）の論理組合わせによって動作することを特徴とする、請求項１５に記載のコラムドライバ。
【請求項１７】
前記水平ライン開始信号（STH）は、前記データイネーブル信号（DE）が論理ハイ（high）であり前記制御信号が論理ロー（low）であれば生成されることを特徴とする、請求項１５に記載のコラムドライバ。
【請求項１８】
前記ロード信号（LOAD）は、前記データイネーブル信号（DE）が論理ロー（low）であり前記制御信号が論理ロー（low）であれば生成されることを特徴とする、請求項１５に記載のコラムドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コラムドライバ及びこれを有する平板表示装置に関する。
【背景技術】
【０００２】
一般に、平板表示装置は、ホスト（host）コンピュータから供給されるデジタル画像データを各々対応するアナログデータ電圧に変換して、所望の階調（grayscale）またはカラーイメージを平板パネル上に表示する。
【０００３】
図１は、一般的な平板表示装置のブロック図である。
図１を参照すれば、平板表示装置１０００は、平板パネル１１００、コラムドライバ１２００、ゲートドライバ１３００、及び信号制御部１４００を含む。
【０００４】
前記平板パネル１１００は、例えばXGA解像度（１０２４×７６８）である場合、１０２４×３（R、G、B）＝３，０７２個のデータ線（図示せず）、７６８個のゲート線（図示せず）、複数のスイッチング素子（図示せず）、及び複数の表示素子（図示せず）を含む。このような構造は、一般に、アクティブマトリックス構造という。
【０００５】
前記コラムドライバ１２００は、前記信号制御部１４００から入力されるデジタル画像データをアナログデータ電圧に変換して、前記複数のデータ線を通じて前記平板パネル１１００上の各表示素子に伝送し、図１では、前記平板パネル１１００の一側上に形成されたシングルバンク（bank）構成を有している。
【０００６】
前記ゲートドライバ１３００は、一つの行に構成された表示素子を同時にターンオンさせることによって、データ線の各々にアナログデータ電圧が印加されるようにする。
前記信号制御部１４００は、ホストコンピュータ（図示せず）からデジタル画像データ及び制御信号を受信する。具体的に、前記信号制御部１４００は、デジタル画像データ及び制御信号を一般的なデジタルインターフェース方式、例えばLVDS（low voltage differential signaling）方式で受信する。
【０００７】
また、前記信号制御部１４００は、LVDS受信部１４１０、タイミング生成部１４２０、及びRSDS（reduced swing differential signaling）送信部１４３０を含む。前記LVDS受信部１４１０は、外部から入力されるLVDS方式のデジタル画像データ及び制御信号を受信する。前記タイミング生成部１４２０は、前記制御信号を変換して、前記コラムドライバ１２００及び前記ゲートドライバ１３００に対応する複数の制御信号を生成する。前記RSDS送信部１４３０は、LVDS方式のデジタル画像データ及び制御信号をRSDS方式に変換して、前記コラムドライバ１２００に伝送する。
【０００８】
図２は、一般的な平板表示装置の動作タイミング図であり、図３は、RSDS方式のデジタル画像データのフォーマット図である。
図２及び図３を参照すれば、前記信号制御部１４００は、例えば６ビットである場合、R、G、B各々３組の信号配線（図示せず）及び１組のクロック配線（図示せず）を通じてデジタル画像データ及び制御信号を伝送する。具体的に、３組×３（R、G、B）＝９組の信号配線と１組のクロック配線を通じて前記コラムドライバ１２００に伝送する。
【０００９】
図４は、一般的なRSDS方式のコラムドライバの内部ブロック図である。
図４を参照すれば、前記コラムドライバ１２００は、RSDS受信部１２１０、シフトレジスタ１２２０、データレジスタ１２３０、データラッチ１２４０、D/A変換器１２５０、及び出力バッファ１２６０を含む。
【００１０】
前記RSDS受信部１２１０は、前記信号制御部１４００から受信されたRSDS方式のデジタル画像データを受信する。前記シフトレジスタ１２２０は、前記データレジスタ１２３０から前記データラッチ１２４０の各ラッチにデジタル画像データを一度にロードする。前記信号制御部１４００は、前記データラッチ１２４０の全てのラッチが満たされるまでデジタル画像データを前記コラムドライバ１２００にロードする。前記信号制御部１４００は、行全体のデジタル画像データがロードされるまで全てのコラムドライバ１２００にデジタル画像データをロードする。その次に、前記コラムドライバ１２００は、前記データラッチ１２４０に保存されたデジタル画像データをD/A変換器１２５０にロードする。前記D/A変換器１２５０は、前記デジタル画像データをアナログデータ電圧に変換する。その次に、前記出力バッファ１２６０は、前記アナログデータ電圧を前記平板パネル１１００の各データ線に印加する。
【００１１】
一般に、平板表示装置は、複数の信号配線及びクロック配線を通じて、デジタル画像データ及び制御信号を伝送する。したがって、複数の信号配線及びクロック配線を通じてデジタル画像データ及び制御信号を伝送する場合、電力消費が大きく、EMI（Electro Magnetic Interference）も発生する問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
そこで、本発明の技術的課題は、このような問題点を解決するためのものであって、配線数を減少させることによって、電力消費を低くしてEMI水準が低い、平板表示装置を提供することにある。
【課題を解決するための手段】
【００１３】
このような技術的課題を達成するための本発明による平板表示装置は、複数のゲート線、複数のデータ線、及び前記複数のゲート線及び複数のデータ線の交差地点に形成されている複数のスイッチング素子を有する平板パネルと、外部から入力されるデジタル画像データ及び制御信号を合成して、前記合成信号及びゲート信号を出力する信号制御部と、前記合成信号によってアナログデータ電圧を前記データ線の各々に出力するコラムドライバと、前記ゲート信号を前記複数のゲート線の各々に出力するゲートドライバと、を含む。
【００１４】
また、本発明によると、前記合成信号は、データ出力制御信号によって生成され、極性制御信号（POL）、ロード信号（LOAD）、及び水平ライン開始信号（STH）を含む。
また、本発明によると、前記極性制御信号（POL）及び前記ロード信号（LOAD）は、複数のデータバスのうちの互いに異なるデータバスを通じて伝送され、前記極性制御信号（POL）は、前記データ出力制御信号及びデジタル画像データの論理組み合わせによって生成される。
【００１５】
また、本発明によると、前記極性制御信号（POL）及びロード信号（LOAD）は、前記データ出力制御信号の論理ロー（LOW）区間に生成される。
また、本発明によると、前記信号制御部は、電流駆動方式であり、前記平板パネルの中央を基準に隣接するように設置された前記コラムドライバの各々に前記合成信号を出力する。
【００１６】
また、本発明によると、前記コラムドライバは、前記平板パネル上に形成され、カスケード（cascaded）構造を有する。
【発明の効果】
【００１７】
本発明による平板表示装置は、信号制御部とソースドライバとの間に接続されるバスの数を減少させることができる。したがって、減少したバスの数だけ前記表示装置が消費する電流が減少し、その結果、消費電力が減少する。また、本発明による平板表示装置は、EMIの発生も減少する。
【００１８】
そして、バスの数が減少することによって、配線の厚さ及び／又は配線の間隔を効率的にすることができる。また、電流駆動方式を使用する平板表示装置の場合、パネルの配線抵抗の減少による前記表示装置の性能が改善されるという効果がある。
【００１９】
また、より高い周波数及び別途の制御信号によって平板表示装置を駆動することによって、駆動マージンを十分に確保することができる。
【発明を実施するための最良の形態】
【００２０】
以下、添付図面を参照して、本発明の実施例について、本発明が属する技術分野における当業者が容易に実施することができるように具体的に説明する。
それでは、本発明の実施例による平板表示装置について、図面を参照して詳細に説明する。
【００２１】
図５は、本発明の第１実施例による平板表示装置５０００を示した図面である。
図５を参照すれば、本発明による平板表示装置５０００は、平板パネル５１００、コラムドライバ５２００、ゲートドライバ５３００、及び信号制御部５４００を含む。
【００２２】
本発明による平板表示装置５０００は、アクティブマトリックス形態の薄膜トランジスタ液晶表示装置（TFT-LCD）で実現される。しかし、本発明による平板表示装置は、前記アクティブマトリックスTFT-LCDに限られるわけではない。
【００２３】
前記信号制御部５４００は、LVDS受信部５４１０、タイミング生成部５４２０、及び電流駆動部５４３０を含む。
前記LVDS受信部５４１０は、ホストコンピュータ（図示せず）から受信されたLVDS方式のデジタル画像データ（R、G、B）及び各種制御信号（Hsync、Vsync、CTR）を前記タイミング生成部５４２０に伝送する。前記タイミング生成部５４２０は、前記コラムドライバ５２００及び前記ゲートドライバ５３００に必要な制御信号を生成する。前記電流駆動部５４３０は、LVDS方式のデジタル画像データ（R、G、B）を電流駆動方式で前記制御信号と合成して、前記コラムドライバ５２００に伝送する。
【００２４】
前記コラムドライバ５２００は、複数のコラムドライバ素子５２１０〜５２６０から構成され、コラムドライバ素子５２１０〜５２６０は、前記平板パネル５１００上に直接カスケード（cascaded）構造で接続される。前記コラムドライバ素子５２１０〜５２６０は、前記信号制御部５４００からの入力を中心に互いに対称をなすように配列するのが好ましい。しかし、本発明による平板表示装置５０００は、前記対称構造に限られず、多様な形態で実現される。また、本発明による平板表示装置５０００は、電圧駆動方式のデジタルインターフェースまたは電流駆動方式のデジタルインターフェースを適用することができる。
【００２５】
前記ゲートドライバ５３００は、前記平板パネル５１００に直接装着された複数のゲートドライバ素子からなる。これらは、前記信号制御部５４００に隣接したゲートドライバ素子で信号制御部５４００から多様な制御信号を受信した後、ゲートドライバ素子に伝送する方式で動作する。また、前記ゲートドライバ５３００は、前記スイッチング素子の制御信号を前記ゲート線に伝送する。前記構造は、一般的なCOG（chip on glass）形態で構成しているが、本発明によるゲートドライバ５３００は、集積回路チップを前記平板パネル上に直接装着せずに、スイッチング素子及び表示素子を形成する工程で共にゲートドライバ素子を形成することもできる。
【００２６】
図６は、図５に示した前記信号制御部５４００及び前記複数のコラムドライバ素子５２１０〜５２６０の接続関係を示す。
図５及び図６を参照すれば、一群のコラムドライバ素子５２１０〜５２３０が信号制御部５４００から順に接続されており、他の一群のコラムドライバ素子５２４０〜５２６０が、信号制御部５４００から順に接続されている。
【００２７】
前記コラムドライバ素子５２４０は、前記信号制御部５４００からクロック信号（CLKR）、第１制御信号（DIOR）、及びデータ（DataR）を受信する。そして、前記コラムドライバ素子５２１０は、前記信号制御部５４００からクロック信号（CLKL）、第１制御信号（DIOL）、及びデータ（DataL）を受信する。
【００２８】
前記コラムドライバ素子５２１０、５２４０は、自身に関する全てのデータの入力を受けた後、前記信号制御部５４００から次のコラムドライバ素子５２２０、５２５０に関する制御信号及びデータの入力を受けて伝達し、コラムドライバ素子５２２０、５２５０も同一な動作を行う。
【００２９】
前記コラムドライバ素子５２１０〜５２６０の各々は、前記第１制御信号の論理状態及びデータ信号の組み合わせによって、データ開始信号（STH）及びロード信号を各々認識する。
【００３０】
前記信号制御部５４００は、所定の区間の間に極性制御信号（POL）を他のデータバスに出力する。つまり、前記極性制御信号は、デジタル画像データがない区間に前記コラムドライバ素子５２１０〜５２６０の各々に伝送される。
【００３１】
したがって、本実施例による平板表示装置５０００では、極性制御信号（POL）を伝送する信号線及びロード信号（LOAD）を伝送する信号線は、必要なくなり、それによって配線数が減少して、消費電流ないし消費電力及びEMIも減少する。
【００３２】
図７は、図５に示したコラムドライバ素子の内部ブロック図である。
図５乃至図７を参照すれば、各コラムドライバ素子５２１０〜５２６０は、両方向性を有する。つまり、前記コラムドライバ素子５２１０は、前記信号制御部５４００から入力された制御信号及びデータを前記コラムドライバ素子５２２０及び前記コラムドライバ素子５２３０に順に伝送する。また、前記コラムドライバ素子５２４０〜５２６０も、同一な方式で制御信号及びデータを伝送する。
【００３３】
図７を参照して、前記複数のコラムドライバ素子のうちの一つのコラムドライバ素子の内部ブロック図について詳細に説明する。他のコラムドライバ素子は、前記コラムドライバ素子と実質的に同一な構成を有する。
【００３４】
前記コラムドライバ素子５２１０は、第１送受信機５２１１、第１入力バッファ５２１２、第２送受信機５２１３、第２入力バッファ５２１４、論理回路５２１５、データラッチ及び選択回路５２１６、D/A変換器５２１７、及び出力バッファ５２１８を含む。
【００３５】
前記第１入力バッファ５２１２、第２入力バッファ５２１４、及び論理回路５２１５が信号を伝送する方向は、前記信号制御部５４００から出力される制御信号（SHL、SHLB）の論理状態に基づいて決定される。
【００３６】
図８は、図５に示した平板表示装置の動作タイミング図である。
図５乃至図８を参照して、各コラムドライバ素子５２１０〜５２６０の動作を説明する。
【００３７】
A区間で、前記信号制御部５４００は、クロック信号（CLK）、第１制御信号（DIO）、第２制御信号、及び極性制御信号（POL）を生成する。
前記A区間の間に、前記信号制御部５４００は、クロック信号（CLK）、論理ロー（low）を有する第１制御信号（DIO）、及び論理ローを有する第２制御信号を、複数のデータ線（D００〜Dxx）の中から第１データ線（D００）を通じて前記第１コラムドライバ素子５２１０に伝送する。また、前記信号制御部５４００は、極性制御信号（POL）を、前記複数のデータ線（D００〜Dxx）の中から第２データ線（D０１）を通じて前記コラムドライバ素子５２１０に伝送する。
【００３８】
制御信号（SHL）に応答してイネーブル（enable）された第１入力バッファ５２１２は、前記第１送受信機５２１１を通じて入力される多様な信号（CLK、DIO、DataL）を前記論理回路５２１５に伝送する。この時、第２入力バッファ５２１４は、制御信号（SHLB）に応答してディスエーブル（disable）される。前記制御信号（SHL、SHLB）は、互いに相補的な信号であるのが好ましい。
【００３９】
前記A区間で、前記論理回路５２１５は、論理ローを有する第１制御信号（DIO）及び論理ローを有する第２制御信号の組み合わせをデータ開始信号（Load）として認識する。そして、前記論理回路５２１５は、極性制御信号（POL）を受信してラッチする。前記極性制御信号（POL）は、ラッチされた表示データの出力極性を決定する信号として使用される。
【００４０】
デジタル画像データの伝送区間（TD）の間に、前記信号制御部５４００は、クロック信号（CLK）、論理ハイを有する第１制御信号（DIO）、デジタル画像データ（DataL）をデータ線（D００〜Dxx）を通じて前記コラムドライバ素子５２１０に伝送する。
【００４１】
前記論理回路５２１５は、受信されたデジタル画像データ（DataL）をデータラッチ及び選択回路５２１６に出力し、前記データラッチ及び選択回路５２１６は、クロック信号（CLK）の上昇エッジ及び下降エッジに同期されて前記コラムドライバ素子５２１０に割当てられたデジタル画像データ（DataL）を受信してラッチする。前記D/A変換器５２１７は、対応するガンマ電圧に応答してデジタル画像データ（DataL）をアナログ信号に変換する。
【００４２】
前記コラムドライバ素子５２１０に割当てられたデジタル画像データ（DataL）が前記データラッチ及び選択回路５２１６に全てラッチされる前に、前記コラムドライバ素子５２１０は、デジタル画像データの伝送区間（TD）に、論理ローを有する第１制御信号（DIO）を生成して隣接したコラムドライバ素子５２２０に伝送し、論理ローを有する第２制御信号を生成して複数のデータ線（D００〜Dxx）の中から第１データ線（D００）を通じて前記コラムドライバ素子５２２０に伝送し、ラッチされた極性制御信号（POL）を前記複数のデータ線（D００〜Dxx）の中から第２データ線（D０１）を通じて前記コラムドライバ素子５２２０に伝送する。
【００４３】
したがって、前記コラムドライバ素子５２２０は、論理ローを有する第１制御信号（DIO）及び論理ローを有する第２制御信号を受信して、前記コラムドライバ素子５２２０に割当てられたデジタル画像データ（DataL１）を受信する準備をする。そして、前記コラムドライバ素子５２２０は、クロック信号（CLK）の上昇エッジ及び下降エッジに同期されて前記コラムドライバ素子５２２０に割当てられたデジタル画像データ（DataL）をラッチする。
【００４４】
つまり、クロック信号（CLK）は、前記コラムドライバ素子５２２０に伝送され、前記コラムドライバ素子５２１０は、第１制御信号（DIO）を生成して前記コラムドライバ素子５２２０に伝送し、前記第２制御信号を生成して複数のデータ線（D００〜Dxx）の中から第１データ線（D００）を通じて前記コラムドライバ素子５２２０に伝送し、極性制御信号（POL）を生成して複数のデータ線（D００〜Dxx）の中から第２データ線（D０１）を通じて前記コラムドライバ素子５２２０に伝送する。したがって、前記コラムドライバ素子５２２０は、デジタル画像データの伝送区間（TD）に、前記コラムドライバ素子５２２０に割当てられたデジタル画像データを受信して保存する。
【００４５】
前述した動作を通じて、デジタル画像データの伝送区間（TD）の間に、各コラムドライバ素子５２１０〜５２６０に割当てられたデジタル画像データを前記コラムドライバ素子５２１０〜５２６０に保存する。
【００４６】
本実施例によるコラムドライバ素子５２１０〜５２６０は、クロック信号（CLK）の上昇エッジ及び下降エッジに全て同期されてデジタル画像データを保存する。
前記コラムドライバ素子５２１０〜５２６０の各々に割当てられたデジタル画像データがコラムドライバ素子５２１０〜５２６０の各々に全て保存されれば、前記信号制御部５４００は、B区間の間に、論理ローを有する第１制御信号（DIO）及び論理ハイを有する第２制御信号をいすれか一つのデータ線を通じてコラムドライバ素子５２１０〜５２６０に各々出力する。
【００４７】
図７に示された各コラムドライバ素子５２１０〜５２６０の論理回路５２１５は、論理ローを有する第１制御信号（DIO）及び論理ハイを有する第２制御信号に基づいてロード信号（LOAD）を生成する。
【００４８】
したがって、前記コラムドライバ素子５２１０〜５２６０の各々は、極性制御信号（POL）及びロード信号（LOAD）に応答して、デジタル画像データに基づいて平板パネル５１００のデータ線を駆動する。したがって、デジタル画像データは、平板パネル５１００上に表示される。前記極性制御信号（POL）は、新たな極性制御信号が入力されるまで論理回路５２１５にラッチされる。
【００４９】
このように、各コラムドライバ素子５２１０〜５２６０は、極性制御信号（POL）及びロード信号（LOAD）に応答して、平板パネル５１００のデータ線を駆動する。したがって、デジタル画像データは平板パネル５１００上に表示される。本実施例による信号制御部５４００及び各コラムドライバ素子５２１０〜５２６０は、第１制御信号、第２制御信号、及び極性制御信号（POL）を含む信号の伝送規則及び前記信号が伝送されるバス（または対応するデータ線）に対する情報を共有する。
【００５０】
図９は、本発明の第２実施例による平板表示装置の動作タイミング図である。
図９を参照すれば、前記信号制御部５４００は、一つの水平ラインを駆動させるのにかかる時間を減少させるために、高い周波数で多様な制御信号を出力する。具体的に、前記信号制御部５４００は、B区間の間に、少なくともSTH幅（２Clock）、STHと第１データとの間隔（０．５Clock）、最後のデータとロード信号との間隔（１６Clock）、ロード信号幅（２８Clock）、及びロード信号とSTHとの間隔（４Clock）を有する。このように、水平１ラインの駆動期間は、２＋０．５＋１６＋２８＋４Clock＝総計５０．５Clockを必要とする。
【００５１】
したがって、前記信号制御部５４００は、内部のPLL（phase locked loop）回路を利用して既存の対比周波数を高めて駆動させ、水平１ラインのデータを表示する際に十分な駆動マージンを確保することができる。
【００５２】
図１０は、本発明の第３実施例による平板表示装置５４００の動作タイミング図である。
図１０を参照すれば、前記信号制御部５４００は、他の制御信号（CS）を生成する。具体的には、前記制御信号（CS）が論理ロー（low）であればSTHを認識し、内部内訳（SPEC）によってデータを入力する。最後のデータの入力後、前記制御信号（CS）が論理ハイ（high）であれば直ちにその瞬間にロード信号幅をデータ線に出力する。前記コラムドライバ素子５２１０〜５２６０は、内部で前記制御信号（CS）及びロード信号幅を認識し、この値によって動作する。それにより、前記平板表示装置５０００は、１ラインのデータを表示するのに十分な駆動マージンを確保することができる。
【００５３】
図１１は、前記コラムドライバ素子５２１０〜５２６０のうちの一つのコラムドライバ素子５２４０の内部ブロック図である。他のコラムドライバは前記コラムドライバ５２４０と同一な構成を有するので、これに対する詳細な説明は省略する。
【００５４】
図１１を参照すれば、前記コラムドライバ５２４０は、データ制御部５２４１、デジタル信号生成器５２４２、シフトレジスタ５２４３、データレジスタ５２４４、データラッチ５２４５、D/A変換器５２４６、及び出力バッファ５２４７を含む。前記コラムドライバ５２４０は、一般的なコラムドライバとほぼ同一な構成を有しつつ、前記デジタル信号生成器５２４２をさらに含む。
【００５５】
前記デジタル信号生成器５２４２は、前記信号制御部５４００で生成された制御信号（CS）によって水平ライン開始信号（STH）を前記シフトレジスタ５２４３に伝送し、ロード信号（Load）を前記データラッチ５２４５に伝送し、極性制御信号（POL）を前記D/A変換器５２４６に伝送する。それにより、前記信号制御部５４００は、水平ライン開始信号（STH）、極性制御信号（POL）、及びロード信号（LOAD）を生成せずに、前記コラムドライバ素子５２４０を駆動させる。その結果、前記信号伝送のための複数の配線が不必要で、信号伝送数が減少するので、電力消費も減少し、さらにEMIも減少させることができる。
【００５６】
本発明は、図面に示された実施例を参考に説明されたが、これは、例示的なものに過ぎず、本技術分野の通常の知識を有する者ならば、これから多様な変形及び均等な他の実施例が、可能であるという点を理解することができる。したがって、本発明の技術的保護範囲は、添付された請求の範囲の技術的思想によって決められる。
【図面の簡単な説明】
【００５７】
【図１】一般的な平板表示装置のブロック図である。
【図２】一般的な平板表示装置の動作タイミング図である。
【図３】RSDS（Reduced Swing Differential Signalling）方式のデジタル画像データを伝送フォーマットを示す図面である。
【図４】一般的なRSDS方式のコラムドライバの内部詳細ブロック図である。
【図５】本発明の第１実施例による平板表示装置を示す図面である。
【図６】図５に示された信号制御部及びコラムドライバの間の接続関係を詳細に示す図面である。
【図７】図５に示されたコラムドライバの内部ブロック図である。
【図８】図５に示された平板表示装置の動作タイミング図である。
【図９】本発明の第２実施例による平板表示装置の動作タイミング図である。
【図１０】本発明の第３実施例による平板表示装置の動作タイミング図である。
【図１１】図５に示されたコラムドライバの内部ブロック図である。
【符号の説明】
【００５８】
５２１０〜５２６０  コラムドライバ素子
５２１１、５２１３  送受信部（TRX）
５２１２、５２１４  入力バッファ
５２１５  論理回路
５２１６  データラッチ&MUX
５２１７  D/A変換器
５２１８  出力バッファ
５４３０  電流駆動部
【図１】
2005321771.tif 000003
【図２】
2005321771.tif 000004
【図３】
2005321771.tif 000005
【図４】
2005321771.tif 000006
【図５】
2005321771.tif 000007
【図６】
2005321771.tif 000008
【図７】
2005321771.tif 000009
【図８】
2005321771.tif 000010
【図９】
2005321771.tif 000011
【図１０】
2005321771.tif 000012
【図１１】
2005321771.tif 000013