(57)【要約】【課題】  回路の体格が増大することを抑えることが可能な偏励磁防止回路を提供することを目的とする。【解決手段】  偏励磁防止回路１０は、偏励磁防止コンデンサ４３の両端にかかる電圧を検出し、その検出した電圧に応じた制御信号を出力する電圧検出回路１１と、電圧検出回路１１から出力される制御信号に基づいて、偏励磁防止コンデンサ４３の電圧が上昇しないように、Ｈブリッジ回路３６のＦＥＴ３１〜３４のそれぞれの駆動信号のデューティを制御する制御回路１２とを備えて構成されている。【選択図】      図１
2005323463.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子がオン、オフすることにより、直流入力を交流に変換しトランスを介して出力するコンバータ回路において、前記スイッチング素子と前記トランスとの間に設けられる偏励磁防止用コンデンサに印加される電圧に応じた制御信号を出力する電圧検出回路と、
前記電圧検出回路から出力される前記制御信号に基づいて、前記偏励磁防止用コンデンサに印加される電圧が上昇しないように、前記スイッチング素子の駆動信号のデューティを制御する制御回路と、
を備えることを特徴とする偏励磁防止回路。
【請求項２】
請求項１に記載の偏励磁防止回路であって、
前記制御回路は、前記偏励磁防止用コンデンサに印加される電圧を一定以下にさせるように、前記駆動信号のデューティを制御することを特徴とする偏励磁防止回路。
【請求項３】
請求項１に記載の偏励磁防止回路であって、
前記制御信号は、前記偏励磁防止用コンデンサに印加される電圧が所定電圧を超えた際に前記偏励磁防止用コンデンサに印加された電圧の極性を示し、
前記制御回路は、前記極性に対応する前記スイッチング素子の駆動を抑制させるように、前記駆動信号のデューティを制御することを特徴とする偏励磁防止回路。
【請求項４】
請求項１に記載の偏励磁防止回路であって、
前記制御信号は、前記偏励磁防止用コンデンサに印加される電圧が所定電圧を超えた際に前記偏励磁防止用コンデンサに印加された電圧の極性を示し、
前記制御回路は、前記極性に対応する前記スイッチング素子の駆動を停止させるように、前記駆動信号のデューティを制御することを特徴とする偏励磁防止回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子がオン、オフすることにより、直流入力を交流に変換しトランスを介して出力するコンバータ回路において、スイッチング素子とトランスとの間に設けられる偏励磁防止用コンデンサに過電圧が印加されることを抑える偏励磁防止回路に関する。
【背景技術】
【０００２】
図３は、コンバータ回路を示す図である。
図３に示すように、コンバータ回路３０は、４つのＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）３１〜３４がそれぞれ互いにブリッジ接続されて構成され、直流入力を交流に変換してトランス３５に伝えるＨブリッジ回路３６を備えて構成されている。また、Ｈブリッジ回路３６からトランス３５に伝えられた交流は、２つのダイオード３７及び３８から構成される整流回路３９により整流され、さらに、コイル４０及びコンデンサ４１から構成される平滑回路４２により平滑されて出力される。
【０００３】
上記Ｈブリッジ回路３６は、ＦＥＴ３１〜３４にそれぞれ駆動信号が出力されることにより、ＦＥＴ３１及び３４と、ＦＥＴ３２及び３３とが交互にオン、オフし、直流入力を交流に変換してトランス３５に出力する。また、コンバータ回路３０の出力側の負荷から要求される出力に基づいて、ＦＥＴ３１〜３４にそれぞれ入力される駆動信号のデューティが決定される。そのため、例えば、負荷から要求される出力が小さいとき、ＦＥＴ３１〜３４のそれぞれの駆動信号のデューティも小さくなり、その結果コンバータ回路３０の出力が小さくなる。
【０００４】
ところで、このようなコンバータ回路３０において、出力側に負荷がない状態でＨブリッジ回路３６のＦＥＴ３１〜３４がそれぞれ駆動すると、デューティが限りなく小さくなった結果、ＦＥＴ３１〜３４が間欠発振動作することがある。そして、ＦＥＴ３１〜３４が間欠発振動作した場合、Ｈブリッジ回路３６内の対になるＦＥＴ（３１と３４、もしくは３２と３３）のオン時間の違いによってトランスに直流電流が流れることになり、トランス３５の１次側コイルが偏励磁してしまうおそれがある。
【０００５】
すなわち、コンバータ回路３０において、負荷から要求される出力がゼロの場合、本来ならばＦＥＴ３１〜３４の対になるＦＥＴのオン時間は等しいまま、それぞれのデューティが限りなくゼロに近い状態になるはずであるが、ＦＥＴ３１〜３４のそれぞれの定数ばらつきやＦＥＴを駆動するドライブ回路の定数バラツキなどにより、例えば、ＦＥＴ３２及び３３が停止したまま、ＦＥＴ３１及び３４が駆動し続ける状態が発生し、トランス３５の１次側コイルが飽和してしまうおそれがある。
【０００６】
そこで、図３に示すように、Ｈブリッジ回路３６とトランス３５との間に偏励磁防止用コンデンサ４３を設ける構成が知られている。
また、例えば、偏励磁防止用コンデンサ４３に印加される電圧に基づいて、コンバータ回路のＨブリッジ回路（インバータ）をトリップさせ、Ｈブリッジ回路を構成するＦＥＴ３１〜３４（スイッチング素子）の耐圧オーバーによる破壊を防止することも知られている（例えば、特許文献１参照）。
【０００７】
しかしながら、ＦＥＴ３１〜３４が間欠発振動作し続けた場合、偏励磁防止用コンデンサ４３が充電され続けるため、当該コンデンサに大きな電圧が加わることになる。
この対策として、偏励磁防止用コンデンサ４３の耐圧を上げることが考えられるが、偏励磁防止用コンデンサ４３の耐圧を上げてしまうと、その分偏励磁防止用コンデンサ４３の体格が増大するといった問題が発生してしまう。
【０００８】
そこで、図３に示すように、コンバータ回路３０の出力側にブリーダ抵抗４４を設ける構成が知られている。これにより、コンバータ回路３０の出力側が無負荷状態にならないようにすることができ、偏励磁防止用コンデンサ４３に印加される電圧を抑えることができる。
【特許文献１】特公平６−８１５１７号  （第２頁、第１〜２図）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、コンバータ回路３０の出力側にブリーダ抵抗４４を設けると、コンバータ回路３０の出力側に常に負荷がかかっている状態となり、ブリーダ抵抗４４の発熱の問題やコンバータ回路３０の電力変換効率の低下の問題が発生してしまう。
そこで、本発明では、ブリーダ抵抗を設けることなく、偏励磁防止用コンデンサの体格を抑えることが可能な偏励磁防止回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の偏励磁防止回路は、スイッチング素子がオン、オフすることにより、直流入力を交流に変換しトランスを介して出力するコンバータ回路において、前記スイッチング素子と前記トランスとの間に設けられる偏励磁防止用コンデンサに印加される電圧に応じた制御信号を出力する電圧検出回路と、前記電圧検出回路から出力される前記制御信号に基づいて、前記偏励磁防止用コンデンサに印加される電圧が上昇しないように、前記スイッチング素子の駆動信号のデューティを制御する制御回路とを備えることを特徴とする。
【００１１】
このように、偏励磁防止用コンデンサに印加される電圧が上昇しないように、スイッチング素子の駆動信号のデューティを制御するので、偏励磁防止用コンデンサに印加される電圧が高くなり過ぎることを防止することができる。
また、上記偏励磁防止回路の制御回路は、前記偏励磁防止用コンデンサに印加される電圧を一定以下にさせるように、前記駆動信号のデューティを制御するように構成してもよい。
【００１２】
また、上記偏励磁防止回路の制御回路は、前記制御信号は、前記偏励磁防止用コンデンサに印加される電圧が所定電圧を超えた際に前記偏励磁防止用コンデンサに印加された電圧の極性を示し、前記制御回路は、前記極性に対応する前記スイッチング素子の駆動を停止又は抑制させるように、前記駆動信号のデューティを制御するように構成してもよい。
【発明の効果】
【００１３】
本発明によれば、偏励磁防止用コンデンサに印加される電圧が高くなり過ぎることを防止することができるので、偏励磁防止用コンデンサの耐圧を下げることができ、その分偏励磁防止用コンデンサの体格を抑えることができる。
また、間欠発振時の動作が安定するため、ブリーダ抵抗を設ける必要がなくなる。
【００１４】
また、偏励磁防止用コンデンサに印加される電圧が高くなり過ぎることを防止することができるので、コンバータ回路の負荷が無負荷から大負荷に瞬間的に切り替る際に、偏励磁防止用コンデンサから放電する電流と伴ってコンバータ回路のスイッチング素子に流れる電流が過大になるのを抑えることができ、その分スイッチング素子の瞬時定格を小さくすることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の実施形態の偏励磁防止回路を示す図である。なお、図３と同じ構成には、同じ符号をつけている。また、トランス３５より後段の回路構成は図示を省略している。また、本実施形態のコンバータ回路３０は、例えば、車両などに搭載される高圧バッテリ及び低圧バッテリにおいて、高圧バッテリから低圧バッテリやその他の補機類に電力を供給するためのＤＣ−ＤＣコンバータとして構成されてもよい。
【００１６】
図１に示すように、偏励磁防止回路１０は、偏励磁防止用コンデンサ４３に印加される電圧を検出し、その検出した電圧に応じた制御信号を出力する電圧検出回路１１と、電圧検出回路１１から出力される制御信号に基づいて、偏励磁防止用コンデンサ４３に印加される電圧が上昇しないように、Ｈブリッジ回路３６のＦＥＴ３１〜３４（スイッチング素子）のそれぞれの駆動信号のデューティを制御する制御回路１２とを備えて構成されている。
【００１７】
上記電圧検出回路１１は、互いに並列に接続されるフォトカプラ１３及び１４と、ツェナーダイオード１５及び１６と、抵抗１７とを備えて構成されている。また、フォトカプラ１３は、発光ダイオード１８とフォトトランジスタ１９とを備えて構成されている。例えば、フォトカプラ１３は、発光ダイオード１８に電流が流れ、発光ダイオード１８が発光すると、フォトトランジスタ１９がオンし、フォトトランジスタ１９に流れる電流に基づいた制御信号Ｓ１を出力する。また、フォトカプラ１４は、発光ダイオード２０とフォトトランジスタ２１とを備えて構成されている。例えば、フォトカプラ１４は、発光ダイオード２０に電流が流れ、発光ダイオード２０が発光すると、フォトトランジスタ２１がオンし、フォトトランジスタ２１に流れる電流に基づいた制御信号Ｓ２を出力する。なお、制御信号Ｓ１は、例えば、フォトカプラ１３を介して流れる電流またはフォトカプラ１３にかかる電圧としてもよい。また、制御信号Ｓ２は、例えば、フォトカプラ１４を介して流れる電流またはフォトカプラ１４にかかる電圧としてもよい。
【００１８】
また、電圧検出回路１１において、抵抗１７の一方端は、偏励磁防止用コンデンサ４３の一方端とトランス３５の一次側コイルの一方端との間に接続され、抵抗１７の他方端は、ツェナーダイオード１６のカソードに接続されている。また、ツェナーダイオード１６のアノードは、ツェナーダイオード１５のアノードに接続され、ツェナーダイオード１５のカソードは、発光ダイオード１８のカソードに接続されていると共に、発光ダイオード２０のアノードに接続されている。また、発光ダイオード１８のアノードと発光ダイオード２０のカソードとの接続点は、偏励磁防止用コンデンサ４３の他方端に接続されている。
【００１９】
上記制御回路１２は、コンバータ回路３０の出力電圧及び出力電流に基づいて、ＦＥＴ３１〜３４のそれぞれの駆動をＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御するためのＰＷＭ信号を生成する制御部・ＰＷＭ信号生成部２２と、制御部・ＰＷＭ信号生成部２２で生成されたＰＷＭ信号とフォトカプラ１４から出力される制御信号Ｓ２とに基づいて、ＦＥＴ３１及び３４のそれぞれの駆動信号を出力する駆動用ドライバ２３と、制御部・ＰＷＭ信号生成部２２で生成されたＰＷＭ信号とフォトカプラ１３から出力される制御信号Ｓ１とに基づいて、ＦＥＴ３２及び３３のそれぞれの駆動信号を出力する駆動用ドライバ２４とを備えて構成されている。
【００２０】
上記制御部・ＰＷＭ信号生成部２２は、例えば、コンバータ回路３０の出力電圧及び出力電流からなる指令値（コンバータ回路３０の出力側の負荷から要求される出力）と三角基準波との比較結果に基づいて、パルス信号を生成しそのパルス信号をＰＷＭ信号として駆動用ドライバ２３及び２４にそれぞれ出力する。
【００２１】
上記駆動用ドライバ２３は、例えば、制御部・ＰＷＭ信号生成部２２から出力されるＰＷＭ信号に基づいて駆動信号を生成し、その駆動信号のデューティをフォトカプラ１４から出力される制御信号Ｓ２に基づいて制御し、そのデューティ制御された駆動信号をＦＥＴ３１及び３４のそれぞれのゲートに出力する。
【００２２】
上記駆動用ドライバ２４は、例えば、制御部・ＰＷＭ信号生成部２２から出力されるＰＷＭ信号の反転信号に基づいて駆動信号を生成し、その駆動信号のデューティをフォトカプラ１３から出力される制御信号Ｓ１に基づいて制御し、そのデューティ制御された駆動信号をＦＥＴ３２及び３３のそれぞれのゲートに出力する。
【００２３】
そして、Ｈブリッジ回路３６は、入力される駆動信号によりＦＥＴ３１及び３４とＦＥＴ３２及び３３とをそれぞれ交互にオン、オフし、直流入力を交流に変換してトランス３５に出力する。
ここで、例えば、コンバータ回路３０の出力側の負荷から要求される出力がゼロの場合、すなわち、制御部・ＰＷＭ信号生成部２２に入力される出力電圧は目標値でありかつ、出力電流がゼロの場合であって、ＦＥＴ３２及び３３にそれぞれ入力される駆動信号のデューティがゼロ、ＦＥＴ３１及び３４にそれぞれ入力される駆動信号のデューティがゼロより少し大きくなる場合、つまりＦＥＴ３２及び３３とＦＥＴ３１及び３４の両者のデューティが限りなくゼロに近い状態であり、かつＦＥＴ３２及び３３よりもＦＥＴ３１及び３４のデューティの方がわずかに大きい場合を考える。
【００２４】
このような場合、ＦＥＴ３２及び３３はそれぞれオフし、ＦＥＴ３１及び３４はそれぞれオンする。すると、トランス３５の１次側コイルに図１において下向きの電流が流れ、偏励磁防止用コンデンサ４３に図１に示す矢印の向きの電圧が印加される。
次に、ＦＥＴ３２及び３３がオフしている間、ＦＥＴ３１及び３４だけが何回かオンする状態が続き、偏励磁防止用コンデンサ４３に印加される電圧がツェナーダイオード１６の降伏電圧を超えると、ツェナーダイオード１５、１６、抵抗１７、及び発光ダイオード２０に電流が流れ、フォトカプラ１４がオンし、フォトカプラ１４から制御信号Ｓ２が駆動用ドライバ２３に出力される。
【００２５】
そして、駆動用ドライバ２３は、制御信号Ｓ２に基づいて、ＦＥＴ３１及び３４にそれぞれ出力する駆動信号のデューティを絞り、偏励磁防止用コンデンサ４３の電圧の上昇を抑える。すなわち、駆動用ドライバ２３は、制御信号Ｓ２に基づいて、ＦＥＴ３１及び３４にそれぞれ出力する駆動信号のデューティを絞り、偏励磁防止用コンデンサ４３の電圧の偏りを抑える。
【００２６】
このように、電圧検出回路１１において、偏励磁防止用コンデンサ４３の電圧がツェナーダイオード１５の降伏電圧またはツェナーダイオード１６の降伏電圧を超えると、偏励磁防止用コンデンサ４３の電圧の極性に応じた制御信号Ｓ１またはＳ２が出力される。そして、制御回路１２において、制御信号が示す極性に対応するＦＥＴの駆動信号のデューティを絞り、偏励磁防止用コンデンサ４３の電圧の上昇を抑えるようにしている。
【００２７】
これにより、偏励磁防止用コンデンサ４３に印加される電圧が高くなり過ぎることを防止することができるので、偏励磁防止用コンデンサ４３の耐圧を下げることができ、その分偏励磁防止用コンデンサ４３の体格を抑えることができる。
また、間欠発振時の動作が安定するために、図３に示すようなブリーダ抵抗４４を設ける必要がなくなる。
【００２８】
また、偏励磁防止用コンデンサ４３に印加される電圧が高くなり過ぎることを防止することができるので、コンバータ回路３０の負荷が無負荷から大負荷に瞬間的に切り替る際に、偏励磁防止用コンデンサ４３から放電する電流と伴ってコンバータ回路３０のＦＥＴに流れる電流が過大になるのを抑えることができ、その分ＦＥＴ３１〜３４のそれぞれの瞬時定格を小さくすることができる。
【００２９】
なお、上記実施形態では、電圧検出回路１１において、偏励磁防止用コンデンサ４３の電圧がツェナーダイオード１５の降伏電圧またはツェナーダイオード１６の降伏電圧を超えると、偏励磁防止用コンデンサ４３の電圧の極性に対応するＦＥＴの駆動信号のデューティを絞る構成であるが、電圧検出回路１１において、偏励磁防止用コンデンサ４３の電圧がツェナーダイオード１５の降伏電圧またはツェナーダイオード１６の降伏電圧を超えると、制御回路１２において、偏励磁防止用コンデンサ４３の電圧の極性に対応するＦＥＴの駆動を停止させるように構成してもよい。
【００３０】
図２（ａ）は、電圧検出回路１１において、偏励磁防止用コンデンサ４３の電圧がツェナーダイオード１５の降伏電圧またはツェナーダイオード１６の降伏電圧を超えると、制御回路１２において、偏励磁防止用コンデンサ４３の電圧の極性に対応するＦＥＴの駆動を停止させる場合の偏励磁防止回路１０の一例を示す図である。なお、図１に示す偏励磁防止回路１０と同じ構成については同じ符号をつけている。
【００３１】
図２（ａ）に示す偏励磁防止回路１０は、制御回路１２において、さらに、制御部・ＰＷＭ信号生成部２２と駆動用ドライバ２３との間にスイッチ２５を備え、制御部・ＰＷＭ信号生成部２２と駆動用ドライバ２４との間にスイッチ２６を備える構成としている。
上記スイッチ２５は、通常（偏励磁防止用コンデンサ４３に過電圧が印加されていない状態）オンしており、フォトカプラ１４から出力される制御信号Ｓ２が入力されるとオフする。
【００３２】
また、上記スイッチ２６は、通常オンしており、フォトカプラ１３から出力される制御信号Ｓ１が入力されるとオフする。
なお、駆動用ドライバ２３は、例えば、スイッチ２５がオンの場合、制御部・ＰＷＭ信号生成部２２から出力されるＰＷＭ信号に基づいてＦＥＴ３１及び３４それぞれの駆動信号を出力するものとする。また、駆動用ドライバ２４は、例えば、スイッチ２６がオンの場合、制御部・ＰＷＭ信号生成部２２から出力されるＰＷＭ信号に基づいてＦＥＴ３２及び３３それぞれの駆動信号を出力するものとする。
【００３３】
ここで、例えば、上述と同様に、制御部・ＰＷＭ信号生成部２２に入力される出力電圧は目標値であり、かつ、出力電流がゼロの場合であって、ＦＥＴ３２及び３３にそれぞれ入力される駆動信号のデューティがゼロ、ＦＥＴ３１及び３４にそれぞれ入力される駆動信号のデューティがゼロより少し大きくなる場合、つまりＦＥＴ３２及び３３とＦＥＴ３１及び３４の両者のデューティが限りなくゼロに近い状態であり、かつＦＥＴ３２及び３３よりもＦＥＴ３１及び３４のデューティの方がわずかに大きい場合を考える。
【００３４】
このような場合、ＦＥＴ３２及び３３はそれぞれオフし、ＦＥＴ３１及び３４はそれぞれオンする。すると、トランス３５の１次側コイルに図１において下向きの電流が流れ、偏励磁防止用コンデンサ４３に図１に示す矢印の向きの電圧が印加される。
次に、ＦＥＴ３２及び３３がオフしている間、ＦＥＴ３１及び３４だけが何回かオンする状態が続き、偏励磁防止用コンデンサ４３に印加される電圧がツェナーダイオード１６の降伏電圧（所定電圧）を超えると、ツェナーダイオード１５、１６、抵抗１７、及び発光ダイオード２０に電流が流れ、フォトカプラ１４がオンし、フォトカプラ１４から制御信号Ｓ２がスイッチ２５に出力される。
【００３５】
そして、スイッチ２５は、制御信号Ｓ２が入力されるとオフし、駆動用ドライバ２３には、制御部・ＰＷＭ信号生成部２２から出力されるＰＷＭ信号が入力されなくなる。そのため、ＦＥＴ３１及び３４は停止し、ツェナーダイオード１６の降伏電圧を超えた偏励磁防止用コンデンサ４３の電圧はそれ以上上昇しなくなる。
【００３６】
このように構成しても、偏励磁防止用コンデンサ４３に印加される電圧が高くなり過ぎることを防止することができるので、偏励磁防止用コンデンサ４３の耐圧を下げることができ、その分偏励磁防止用コンデンサ４３の体格を抑えることができる。
また、上記実施形態では、電圧検出回路１１において、フォトカプラ１３及び１４を介して制御信号Ｓ１及びＳ２が出力される構成であるが、電圧検出回路１１において、フォトカプラ１３及び１４を使用せずに制御信号Ｓ１及びＳ２を出力する構成としてもよい。
【００３７】
図２（ｂ）は、電圧検出回路１１において、フォトカプラ１３及び１４を使用せずに制御信号Ｓ１及びＳ２を出力する場合の電圧検出回路１１の一例を示す図である。なお、図１または図２（ａ）と同じ構成には同じ符号をつけている。
図２（ｂ）に示す電圧検出回路１１は、制御信号Ｓ１を出力する制御信号出力回路２７と、制御信号Ｓ２を出力する制御信号出力回路２８とを備えて構成されている。
【００３８】
上記制御信号出力回路２７は、ツェナーダイオード１５と、抵抗１７と、ダイオード２９とを備えて構成されている。また、制御信号出力回路２７において、抵抗１７の一方端は、偏励磁防止用コンデンサ４３の一方端に接続され、抵抗１７の他方端は、ダイオード２９のカソードに接続されている。また、ダイオード２９のアノードは、ツェナーダイオード１５のアノードに接続され、ツェナーダイオード１５のカソードは、偏励磁防止用コンデンサ４３の他方端に接続されている。
【００３９】
上記制御信号出力回路２８は、ツェナーダイオード１６と、抵抗１７と、ダイオード２９とを備えて構成されている。また、制御信号出力回路２８において、抵抗１７の一方端は、制御信号出力回路２７の抵抗１７の一方端に接続されていると共に、偏励磁防止用コンデンサ４３の一方端に接続され、抵抗１７の他方端は、ツェナーダイオード１６のカソードに接続されている。また、ツェナーダイオード１６のアノードは、ダイオード２９のアノードに接続され、ダイオード２９のカソードは、制御信号出力回路２７のツェナーダイオード１５のカソードに接続されていると共に、偏励磁防止用コンデンサ４３の他方端に接続されている。上記制御信号出力回路２７、２８は、電流方向に対して信号Ｓ１、Ｓ２を出力する電流モニタ装置を有する。
【００４０】
このように構成される電圧検出回路１１は、偏励磁防止用コンデンサ４３に図２（ｂ）に示す矢印Ａ方向の電圧が印加され続け、その電圧がツェナーダイオード１６の降伏電圧を超えると制御信号出力回路２８から制御信号Ｓ２を出力し、反対に、偏励磁防止用コンデンサ４３に図２（ｂ）に示す矢印Ｂ方向の電圧が印加され続け、その電圧がツェナーダイオード１５の降伏電圧を超えると制御信号出力回路２７から制御信号Ｓ１を出力する。なお、制御信号Ｓ１は、例えば、ツェナーダイオード１５を介して流れる電流またはツェナーダイオード１５にかかる電圧としてもよい。また、制御信号Ｓ２は、例えば、ツェナーダイオード１６を介して流れる電流またはツェナーダイオード１６にかかる電圧としてもよい。
【００４１】
また、上記実施形態では、電圧検出回路１１から制御信号Ｓ１またはＳ２が出力されると、その制御信号Ｓ１またはＳ２に対応するＦＥＴのデューティを絞ったり、その制御信号Ｓ１またはＳ２に対応するＦＥＴを停止させたりする構成であるが、電圧検出回路１１において、偏励磁防止用コンデンサ４３の電圧を検出し、制御回路１２において、電圧検出回路１１で検出された電圧に基づいて、偏励磁防止用コンデンサ４３に印加される電圧が一定になるように、ＦＥＴ３１〜３４のそれぞれの駆動信号のデューティを制御するように構成してもよい。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施形態の偏励磁防止回路を示す図である。
【図２】本発明の他の実施形態の偏励磁防止回路を示す図である。
【図３】コンバータ回路を示す図である。
【符号の説明】
【００４３】
１０        偏励磁防止回路
１１        電圧検出回路
１２        制御回路
１３、１４  フォトカプラ
１５、１６  ツェナーダイオード
１７        抵抗
１８        発光ダイオード
１９        フォトトランジスタ
２０        発光ダイオード
２１        フォトトランジスタ
２２        制御部・ＰＷＭ信号生成部
２３、２４  駆動用ドライバ
２５、２６  スイッチ
２７、２８  制御信号出力回路
２９        ダイオード
３０        コンバータ回路
３１〜３４  ＦＥＴ
３５        トランス
３６        Ｈブリッジ回路
４３        偏励磁防止用コンデンサ
【図１】
2005323463.tif 000003
【図２】
2005323463.tif 000004
【図３】
2005323463.tif 000005