(57)【要約】【課題】  回路規模の縮小および割り込み処理回数の低減が可能なＤＭＡ転送システムの提供。【解決手段】  転送元データ領域２から転送先データ領域３へ複数回データを転送する場合、転送先へ１回目のデータが転送された時点でＤＭＡ制御回路５はＣＰＵ１に対しＤＭＡ完了割り込みを発生させずテーブル完了割り込みを発生させる。ＣＰＵ１はこのテーブル完了割り込みを受け付け、次の処理に進む。ＤＭＡ制御回路５は続いて２回目の転送を開始する。２、３回目の転送も同様に行い、転送先へ４回目のデータが転送された時点でＤＭＡ制御回路５はＣＰＵ１に対しＤＭＡ完了割り込みを発生させテーブル完了割り込みは発生させない。ＣＰＵ１はこのＤＭＡ完了割り込みを受け付け、次のＤＭＡ処理を終了する。【選択図】      図１                                                  
2005321842.tif 000002
【特許請求の範囲】
【請求項１】
中央処理装置がＤＭＡ制御回路を用いて転送元データ領域から転送先データ領域へ複数回データを転送するＤＭＡ転送システムであって、
前記ＤＭＡ制御回路は転送先へ１回分のデータが転送された時点で前記中央処理装置に対し１回分のデータ転送が完了したことを示す割り込みを発生させる割り込み生成手段を含み、この割り込みに基づいて次回のデータ転送が引き続き実行されることを特徴とするＤＭＡ転送システム。
【請求項２】
前記データ転送はテーブルを用いて管理され、前記テーブルには１回分のデータ転送が完了した場合に割り込みを発生させるか否かを示すテーブル終了通知コードが含まれ、前記割り込み生成手段はこのコードを参照して割り込みを生成することを特徴とする請求項１記載のＤＭＡ転送システム。
【請求項３】
中央処理装置がＤＭＡ制御回路を用いて転送元データ領域から転送先データ領域へ複数回データを転送するＤＭＡ転送方法であって、
前記ＤＭＡ制御回路は転送先へ１回分のデータが転送された時点で前記中央処理装置に対し１回分のデータ転送が完了したことを示す割り込みを発生させる割り込み生成ステップを含み、この割り込みに基づいて次回のデータ転送が引き続き実行されることを特徴とするＤＭＡ転送方法。
【請求項４】
前記データ転送はテーブルを用いて管理され、前記テーブルには１回分のデータ転送が完了した場合に割り込みを発生させるか否かを示すテーブル終了通知コードが含まれ、前記割り込み生成ステップはこのコードを参照して割り込みを生成することを特徴とする請求項３記載のＤＭＡ転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＭＡ(Direct Memory Access)転送システムおよびその転送方法に関し、特にテーブルを使用するＤＭＡ転送システムおよびその転送方法に関する。
【背景技術】
【０００２】
本発明に係るＤＭＡ転送システムは、特に情報処理装置のデータ処理を行う回路間のデータ転送のために構成されている。
【０００３】
このような回路間のデータ転送は、一般的に大きなサイズの転送を行う。しかし、大きなサイズのデータ転送を行う場合、転送元データ領域および転送先データ領域が大きくなるという問題点がある。
【０００４】
この問題を解決するために、たとえば、転送元データ領域および転送先データ領域の中の使用する領域を複数に分け、それらの領域を交互に使用することで、転送元データ領域および転送先データ領域を小さくする技術が開示されている（たとえば、特許文献１参照）。
【０００５】
図９は特許文献１に開示されたＤＭＡコントローラの構成図である。同図を参照すると、ＤＭＡコントローラはアドレスラッチ回路１０１，１０２と、セレクタ１０３と、アドレスカウンタ１０４と、サイクルラッチ回路１０５，１０６と、セレクタ１０７と、サイクルカウンタ１０８とを含んで構成されている。
【０００６】
そして、アドレスラッチ回路１０１，１０２、セレクタ１０３およびアドレスカウンタ１０４は本発明の転送元または転送先アドレス生成部に相当し、サイクルラッチ回路１０５，１０６、セレクタ１０７およびサイクルカウンタ１０８は本発明のデータ転送数管理部に相当する（図１参照）。
【０００７】
【特許文献１】特開平９−３０５５２８号公報（段落００２５，００２６、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１開示のＤＭＡコントローラは、転送元または転送先データ領域の中の使用する領域を複数使用する場合、図９のアドレスラッチ回路１０１，１０２およびサイクルラッチ回路１０５，１０６をその数だけ必要とするため、回路規模が大きくなるという欠点がある。
【０００９】
さらには、図９のサイクルラッチ回路１０５，１０６に設定された回数だけＤＭＡ動作を実行すると必ず割り込みが発生する。すなわち、各領域のＤＭＡ動作が終了するたびにＤＭＡ完了割り込みが発生し、ＣＰＵ(Central Processing Unit) は次の領域の処理に移る際ＤＭＡを再起動しなければならないという欠点がある。
【００１０】
そこで本発明の目的は、回路規模の縮小および割り込み処理回数の低減が可能なＤＭＡ転送システムおよびその転送方法を提供することにある。
【課題を解決するための手段】
【００１１】
前記課題を解決するために本発明によるＤＭＡ転送システムは、中央処理装置がＤＭＡ制御回路を用いて転送元データ領域から転送先データ領域へ複数回データを転送するＤＭＡ転送システムであって、前記ＤＭＡ制御回路は転送先へ１回分のデータが転送された時点で前記中央処理装置に対し１回分のデータ転送が完了したことを示す割り込みを発生させる割り込み生成手段を含み、この割り込みに基づいて次回のデータ転送が引き続き実行されることを特徴とする。
【００１２】
また、本発明によるＤＭＡ転送方法は、中央処理装置がＤＭＡ制御回路を用いて転送元データ領域から転送先データ領域へ複数回データを転送するＤＭＡ転送方法であって、前記ＤＭＡ制御回路は転送先へ１回分のデータが転送された時点で前記中央処理装置に対し１回分のデータ転送が完了したことを示す割り込みを発生させる割り込み生成ステップを含み、この割り込みに基づいて次回のデータ転送が引き続き実行されることを特徴とする。
【００１３】
すなわち本発明によれば、テーブルにテーブル終了通知コードを設けることにより、各領域のＤＭＡ動作が終了しても、ＤＭＡ完了割り込みを発生させないで、次の領域の処理に移ることが可能となる。
【発明の効果】
【００１４】
本発明によれば、テーブルにテーブル終了通知コードを設けることにより、各領域のＤＭＡ動作が終了しても、ＤＭＡ完了割り込みを発生させないで、次の領域の処理に移る構成であるため、回路規模の縮小および割り込み処理回数の低減が可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について添付図面を参照しながら説明する。図１は本発明に係るＤＭＡ転送システムの一例の構成図である。同図を参照すると、ＤＭＡ転送システムは、中央処理装置（以下、ＣＰＵと称する）１と、転送元データ領域２と、転送先データ領域３と、テーブル領域４と、ＤＭＡ制御回路５と、通信線路６とを含んで構成される。
【００１６】
また、ＤＭＡ制御回路５は通信線路６を介してＣＰＵ１、転送元データ領域２、転送先データ領域３およびテーブル領域４と通信が可能である。
【００１７】
ＣＰＵ１はＤＭＡの起動および終了の管理、転送元データ領域２および転送先データ領域３の管理を行う。
【００１８】
転送元データ領域２は転送元データが格納される記憶部である。
【００１９】
転送先データ領域３は転送先データが格納される記憶部である。
【００２０】
テーブル領域４は後述するテーブルが格納される記憶部である。
【００２１】
さらに、ＤＭＡ制御回路５はデータバッファ５１と、転送元アドレス生成部５２と、転送先アドレス生成部５３と、データ転送数管理部５４と、テーブルアドレス生成部５５と、ＤＭＡ完了割り込み生成部５６と、テーブル完了割り込み生成部５７とを含んでいる。
【００２２】
データバッファ５１は、ＤＭＡ動作実行時のデータ一時保存用に使用される。
【００２３】
転送元アドレス生成部５２は、テーブル読み込み時はテーブルの中の転送元データ先頭アドレスを取り込み、それを元にＤＭＡ動作実行時に転送元データアドレスを生成する。
【００２４】
転送先アドレス生成部５３は、テーブル読み込み時はテーブルの中の転送先データ先頭アドレスを取り込み、それを元にＤＭＡ動作実行時に転送先データアドレスを生成する。
【００２５】
データ転送数管理部５４は、テーブル読み込み時はテーブルの中のデータ転送数を取り込み、ＤＭＡ動作実行時にはデータ転送数の管理を行い、テーブルで示すデータ転送数終了時に終了したことをＤＭＡ完了割り込み生成部５６およびテーブル完了割り込み生成部５７に通知する。
【００２６】
テーブルアドレス生成部５５は、テーブル読み込み時はテーブルのアドレスを生成するのと同時にテーブルの中の次のテーブル先頭アドレスを取り込む。
【００２７】
ＤＭＡ完了割り込み生成部５６は、テーブル読み込み時はテーブルの中の終了コードを取り込み、データ転送数管理部５４からのデータ転送終了通知時に、取り込んだ終了コードに従い、ＤＭＡ完了割り込みを発生する・しないを制御する。
【００２８】
テーブル完了割り込み生成部５７は、テーブル読み込み時はテーブルの中のテーブル終了通知コードを取り込み、データ転送数管理部５４からのデータ転送終了通知時に、取り込んだテーブル終了通知コードに従い、テーブル完了割り込みを発生する・しないを制御する。
【００２９】
次に、テーブル領域４に格納されるテーブル内容の一例について説明する。図２はテーブル内容の一例を示す図である。同図を参照すると、テーブルは、転送元データ先頭アドレスと、転送先データ先頭アドレスと、データ転送数と、次テーブル先頭アドレスと、終了コードと、テーブル終了通知コードとを含んでいる。
【００３０】
転送元データ先頭アドレスは、転送元データ領域の先頭アドレスを示す。転送先データ先頭アドレスは、転送先データ領域の先頭アドレスを示す。データ転送数は、ＤＭＡ動作にて転送するデータ数を示す。次テーブル先頭アドレスは、次のテーブルが格納されている領域の先頭アドレスを示す。終了コードは、ＤＭＡ完了割り込みを制御するコードであり、０がＤＭＡ動作の継続を示し、１がＤＭＡ動作を停止し、ＤＭＡ完了割り込みを発生することを示す。テーブル終了通知コードは、テーブル完了割り込みを制御するコードであり、０がテーブル完了割り込みを発生しないことを示し、１がテーブル完了割り込みを発生することを示す。
【００３１】
ここで、新規に設けたのはテーブル終了通知コードである。このテーブル終了通知コードは、テーブルで示すデータ転送数のＤＭＡ動作を完了するとＤＭＡ動作を終了することなくテーブル完了割り込みを発生するという動作を実行する。
【００３２】
したがって、ＣＰＵ１はテーブル完了割り込みによりデータを格納する領域を管理でき、少ないデータ領域でＤＭＡ動作を停止させることなく実行できるという効果を奏する。
【実施例１】
【００３３】
まず、ＤＭＡ動作実行によるデータ転送の第１実施例について説明する。図３は第１実施例の動作を示す模式図である。同図に示すように、転送元データ領域２のアドレスＡ１、Ａ２が先頭アドレスを示す領域２−１，２−２を使用し、転送先データ領域３のアドレスＢ１，Ｂ２，Ｂ３、Ｂ４が先頭アドレスを示す領域３−１，３−２，３−３，３−４に転送元データ領域２から転送先データ領域３にデータ転送を行う。
【００３４】
転送先データ領域３のアドレスＢ１を先頭とする領域３−１には、転送元データ領域２のＡ１を先頭アドレスとする領域２−１の１回目のデータが転送され、転送先データ領域３のアドレスＢ２を先頭とする領域３−２には、転送元データ領域２のＡ２を先頭アドレスとする領域２−２の２回目のデータが転送され、転送先データ領域３のアドレスＢ３を先頭とする領域３−３には、転送元データ領域２のＡ１を先頭アドレスとする領域２−１の３回目のデータが転送され、転送先データ領域３のアドレスＢ４を先頭とする領域３−４には、転送元データ領域２のＡ２を先頭アドレスとする領域２−２の４回目のデータが転送される。
【００３５】
次に、このＤＭＡ動作を実現するためのテーブル領域内容について説明する。図４は第１実施例のテーブル領域内容を示す図である。同図を参照すると、テーブル領域アドレスＴ１〜Ｔ４の各々について転送元データ先頭アドレス、転送先データ先頭アドレス、データ転送数、次テーブル先頭アドレス、終了コード、テーブル終了通知コードが与えられている。
【００３６】
次に、第１実施例のＤＭＡ動作について図５を参照しながら説明する。図５は第１実施例のＤＭＡ動作を示すフローチャートである。
【００３７】
ステップＳ１：ＣＰＵ１または他のＤＭＡ制御回路は転送元データ領域の先頭アドレスＡ１の領域２−１に１回目の転送データを展開する。
【００３８】
ステップＳ２：ＣＰＵ１は転送データ展開終了後、ＤＭＡ制御回路５に対し、ＤＭＡ起動処理を行う。その後、ＣＰＵ１または他のＤＭＡ制御回路が転送元データ領域の先頭アドレスＡ２の領域２−２に２回目の転送データを展開し、完了後、テーブル完了割り込み状態となる。
【００３９】
ＤＭＡ制御回路５は、ＣＰＵ１からのＤＭＡ起動処理によりＤＭＡ動作を開始する。まず、テーブル領域のＴ１を先頭アドレスとするテーブルデータを読み出し、そのテーブルの内容（図４で示すテーブル領域アドレスＴ１項）を各生成部５２，５３および管理部５４に格納する。
【００４０】
そして、格納したテーブルの内容にしたがってＤＭＡ動作を実行する。ＤＭＡ動作の内容は、図４のテーブル領域アドレスＴ１項に示すように、アドレスＡ１から始まる転送元データ領域２−１のＣ１分のデータを、データバッファ５１を介して、アドレスＢ１から始まる転送先データ領域３−１に転送するものである。
【００４１】
ステップＳ３：データ転送数管理部５４は、Ｃ１回ＤＭＡ転送を実行すると、データ転送動作を停止し、ＤＭＡ完了割り込み生成部５６およびテーブル完了割り込み生成部５７にテーブルで示すデータ転送数を終了したことを通知する。
【００４２】
ＤＭＡ完了割り込み生成部５６は、この通知を受けテーブル内の終了コードにしたがい、ＤＭＡ完了割り込みを制御する。図４のテーブル領域アドレスＴ１項の終了コードは０なので、ＤＭＡ完了割り込みは発生しない。
【００４３】
テーブル完了割り込み生成部５７は、この通知を受けテーブル内のテーブル終了通知コードにしたがい、テーブル完了割り込みを制御する。図４のテーブル領域アドレスＴ１項のテーブル終了通知コードは１なので、テーブル完了割り込みを発生する。
【００４４】
ＣＰＵ１は、テーブル完了割り込み待ち状態時にテーブル完了割り込み生成部５７からの割り込みを受け付け、次の処理に進む。
【００４５】
ステップＳ４：ＣＰＵ１は、ステップＳ３でのテーブル完了割り込みにより、転送元データ領域の先頭アドレスＡ１の領域２−１が使用できる領域と判断し、ＣＰＵ１自身または他のＤＭＡ制御回路がその領域２−１に３回目の転送データを展開し、完了後、テーブル完了割り込み待ち状態となる。
【００４６】
ＤＭＡ制御回路５は、テーブル領域のＴ２を先頭アドレスとするテーブルデータを読み出し、そのテーブルの内容（図４で示すテーブル領域アドレスＴ２項）を各生成部５２，５３および管理部５４に格納する。
【００４７】
そして、格納したテーブルの内容にしたがってＤＭＡ動作を実行する。ＤＭＡ動作の内容は、図４のテーブル領域アドレスＴ２項に示すように、アドレスＡ２から始まる転送元データ領域２−２のＣ２分のデータを、データバッファ５１を介して、アドレスＢ２から始まる転送先データ領域３−２に転送するものである。
【００４８】
ステップＳ５：データ転送数管理部５４は、Ｃ２回ＤＭＡ転送を実行すると、データ転送動作を停止し、ＤＭＡ完了割り込み生成部５６およびテーブル完了割り込み生成部５７にテーブルで示すデータ転送数を終了したことを通知する。
【００４９】
ＤＭＡ完了割り込み生成部５６は、この通知を受けテーブル内の終了コードにしたがい、ＤＭＡ完了割り込みを制御する。図４のテーブル領域アドレスＴ２項の終了コードは０なので、ＤＭＡ完了割り込みは発生しない。
【００５０】
テーブル完了割り込み生成部５７は、この通知を受けテーブル内のテーブル終了通知コードにしたがい、テーブル完了割り込みを制御する。図４のテーブル領域アドレスＴ２項のテーブル終了通知コードは１なので、テーブル完了割り込みを発生する。
【００５１】
ＣＰＵ１は、テーブル完了割り込み待ち状態時にテーブル完了割り込み生成部５７からの割り込みを受け付け、次の処理に進む。
【００５２】
ステップＳ６：ＣＰＵ１は、ステップＳ５でのテーブル完了割り込みにより、転送元データ領域の先頭アドレスＡ２の領域２−２が使用できる領域と判断し、ＣＰＵ１自身または他のＤＭＡ制御回路がその領域２−２に４回目の転送データを展開し、完了後、テーブル完了割り込み待ち状態となる。
【００５３】
ＤＭＡ制御回路５は、テーブル領域のＴ３を先頭アドレスとするテーブルデータを読み出し、そのテーブルの内容（図４で示すテーブル領域アドレスＴ３項）を各生成部５２，５３および管理部５４に格納する。
【００５４】
そして、格納したテーブルの内容にしたがってＤＭＡ動作を実行する。ＤＭＡ動作の内容は、図４のテーブル領域アドレスＴ３項に示すように、アドレスＡ１から始まる転送元データ領域２−１のＣ１分のデータを、データバッファ５１を介して、アドレスＢ３から始まる転送先データ領域３−３に転送するものである。
【００５５】
ステップＳ７：データ転送数管理部５４は、Ｃ１回ＤＭＡ転送を実行すると、データ転送動作を停止し、ＤＭＡ完了割り込み生成部５６およびテーブル完了割り込み生成部５７にテーブルで示すデータ転送数を終了したことを通知する。
【００５６】
ＤＭＡ完了割り込み生成部５６は、この通知を受けテーブル内の終了コードにしたがい、ＤＭＡ完了割り込みを制御する。図４のテーブル領域アドレスＴ３項の終了コードは０なので、ＤＭＡ完了割り込みは発生しない。
【００５７】
テーブル完了割り込み生成部５７は、この通知を受けテーブル内のテーブル終了通知コードにしたがい、テーブル完了割り込みを制御する。図４のテーブル領域アドレスＴ３項のテーブル終了通知コードは１なので、テーブル完了割り込みを発生する。
【００５８】
ＣＰＵ１は、テーブル完了割り込み待ち状態時にテーブル完了割り込み生成部５７からの割り込みを受け付け、次の処理に進む。
【００５９】
ステップＳ８：ＤＭＡ制御回路５は、テーブル領域のＴ４を先頭アドレスとするテーブルデータを読み出し、そのテーブルの内容（図４で示すテーブル領域アドレスＴ４項）を各生成部５２，５３および管理部５４に格納する。
【００６０】
そして、格納したテーブルの内容にしたがってＤＭＡ動作を実行する。ＤＭＡ動作の内容は、図４のテーブル領域アドレスＴ４項に示すように、アドレスＡ２から始まる転送元データ領域２−２のＣ２分のデータを、データバッファ５１を介して、アドレスＢ４から始まる転送先データ領域３−４に転送するものである。
【００６１】
ステップＳ９：データ転送数管理部５４は、Ｃ２回ＤＭＡ転送を実行すると、データ転送動作を停止し、ＤＭＡ完了割り込み生成部５６およびテーブル完了割り込み生成部５７にテーブルで示すデータ転送数を終了したことを通知する。
【００６２】
ＤＭＡ完了割り込み生成部５６は、この通知を受けテーブル内の終了コードにしたがい、ＤＭＡ完了割り込みを制御する。図４のテーブル領域アドレスＴ４項の終了コードは１なので、ＤＭＡ完了割り込みを発生する。
【００６３】
テーブル完了割り込み生成部５７は、この通知を受けテーブル内のテーブル終了通知コードにしたがい、テーブル完了割り込みを制御する。図４のテーブル領域アドレスＴ４項のテーブル終了通知コードは０なので、テーブル完了割り込みは発生しない。また、ＤＭＡ制御回路５は、ＤＭＡ完了割り込みの発生によりＤＭＡ動作を停止させる。
【００６４】
ＣＰＵ１は、ＤＭＡ完了割り込み待ち状態時にＤＭＡ完了割り込み生成部５６からのＤＭＡ完了割り込みを受け付け、次のＤＭＡ処理を終了する。
【００６５】
すなわち、本発明によれば、ＣＰＵ１はステップＳ２にてＤＭＡ起動処理を行うが、その後ステップＳ４，Ｓ６およびＳ８にて再度ＤＭＡ起動処理を行う必要はなくなるのである。
【００６６】
このように、転送したいデータ数よりも小さい領域でＤＭＡ動作を行う場合、テーブル終了通知コードを使用することで、ＤＭＡ動作中でも空き容量が判断可能で、ＤＭＡ制御回路の動作を停止させることなくＤＭＡ転送を実現でき、ＤＭＡ動作時間の短縮を図ることが可能となる。
【００６７】
さらに本実施例では、テーブル方式を採用しているため、転送元アドレス、転送先アドレスおよびデータ転送数を保持しておく回路を設ける必要がなく、このため回路の小型化を図ることも可能となる。
【実施例２】
【００６８】
次に、ＤＭＡ動作実行によるデータ転送の第２実施例について説明する。図６は第２実施例の動作を示す模式図である。第１実施例では、転送元データ領域の先頭アドレスＡ１の領域２−１および先頭アドレスＡ２の領域２−２を使用してデータ転送を行っているが、図６に示すように、転送元データ領域の先頭アドレスＡ１、Ａ２，Ａ３およびＡ４の領域を使用して、転送先データ領域の先頭アドレスＢ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｂ６，Ｂ７およびＢ８領域にＤＭＡ転送することも可能である。
【００６９】
この場合、テーブル完了割り込みの発生を先頭アドレスＡ２およびＡ４領域完了後に発生するようにテーブルのテーブル終了通知コードを設定することも可能である。
【００７０】
これにより、テーブル完了割り込みの発生を少なくすることで、ＣＰＵ１の割り込み処理が減り、ＣＰＵ処理の効率化を図ることが可能となる。
【実施例３】
【００７１】
次に、ＤＭＡ動作実行によるデータ転送の第３実施例について説明する。図７は第３実施例の動作を示す模式図、図８は第３実施例のテーブル領域内容を示す図である。
【００７２】
第３実施例は、その基本的な構成は前述の第１および第２実施例と同様であるが、転送したいデータ数に対して転送先データ領域が小さい場合の一例を示している。また、その場合に必要なテーブルの内容が図８に示されている。
【００７３】
動作を具体的に説明すると、まず、図８のテーブル領域アドレスＴ１項に示すように、転送元データ領域の先頭アドレスＡ１からＣ１分のデータが転送先データ領域の先頭アドレスＢ１から始まる領域に転送される。この場合、ＤＭＡ完了割り込みは発生しないが、テーブル完了割り込みが発生する。
【００７４】
次に、同図のテーブル領域アドレスＴ２項に示すように、転送元データ領域の先頭アドレスＡ２からＣ２分のデータが転送先データ領域の先頭アドレスＢ２から始まる領域に転送される。この場合、ＤＭＡ完了割り込みは発生しないが、テーブル完了割り込みが発生する。
【００７５】
次に、同図のテーブル領域アドレスＴ３項に示すように、転送元データ領域の先頭アドレスＡ３からＣ１分のデータが転送先データ領域の先頭アドレスＢ１から始まる領域に転送される。この場合、ＤＭＡ完了割り込みは発生しないが、テーブル完了割り込みが発生する。
【００７６】
次に、同図のテーブル領域アドレスＴ４項に示すように、転送元データ領域の先頭アドレスＡ４からＣ２分のデータが転送先データ領域の先頭アドレスＢ２から始まる領域に転送される。この場合、ＤＭＡ完了割り込みが発生し、テーブル完了割り込みは発生しない。
【００７７】
ＤＭＡ制御回路５は、ＤＭＡ完了割り込みの発生によりＤＭＡ動作を停止させる。ＣＰＵ１は、ＤＭＡ完了割り込み待ち状態時にＤＭＡ完了割り込み生成部５６からのＤＭＡ完了割り込みを受け付け、次のＤＭＡ処理を終了する。
【００７８】
この場合も第１および第２実施例で示したのと同様の効果が得られる。
【００７９】
本実施例では、転送先データ領域の先頭アドレスＢ１およびＢ２領域にデータが転送されたことが、テーブル完了割り込みで判断できるため、ＣＰＵ１または他のＤＭＡ制御回路にて、転送先データ領域に転送されたデータを抜き出すことにより、次のデータを転送先データ領域の先頭アドレスＢ１およびＢ２領域に転送することが可能となる。
【００８０】
また、転送したいデータ数に対して、転送元および転送先データ領域の両者が小さい場合も、第１および第２実施例で示したのと同様の効果が得られる。
【図面の簡単な説明】
【００８１】
【図１】本発明に係るＤＭＡ転送システムの一例の構成図である。
【図２】テーブル内容の一例を示す図である。
【図３】第１実施例の動作を示す模式図である。
【図４】第１実施例のテーブル領域内容を示す図である。
【図５】第１実施例のＤＭＡ動作を示すフローチャートである。
【図６】第２実施例の動作を示す模式図である。
【図７】第３実施例の動作を示す模式図である。
【図８】第３実施例のテーブル領域内容を示す図である。
【図９】特許文献１に開示されたＤＭＡコントローラの構成図である。
【符号の説明】
【００８２】
１  ＣＰＵ
２  転送元データ領域
３  転送先データ領域
４  テーブル領域
５  ＤＭＡ制御回路
６  通信線路
５１  データバッファ
５２  転送元アドレス生成部
５３  転送先アドレス生成部
５４  データ転送数管理部
５５  テーブルアドレス生成部
５６  ＤＭＡ完了割り込み生成部
５７  テーブル完了割り込み生成部
【図１】
2005321842.tif 000003
【図２】
2005321842.tif 000004
【図３】
2005321842.tif 000005
【図４】
2005321842.tif 000006
【図５】
2005321842.tif 000007
【図６】
2005321842.tif 000008
【図７】
2005321842.tif 000009
【図８】
2005321842.tif 000010
【図９】
2005321842.tif 000011