(57)【要約】【課題】コンタクトホールの形成方法を提供する。【解決手段】  ゲート、ゲート上蓋層、およびゲートスペーサからなるゲート構造が複数形成された基板を提供する工程と、各ゲート構造の間に絶縁層を形成する工程と、ゲート上蓋層、ゲートスペーサ、および基板を停止層として利用して絶縁層をエッチングして、その底部に基板とゲートスペーサとが露出する第一コンタクトホールをゲート構造の間の領域に形成すると共に、その底部にゲート上蓋層を露出する第二コンタクトホールを、各ゲート構造上に形成する工程と、第一コンタクトホールと第二コンタクトホールの各々の側壁に、保護スペーサを形成する工程と、保護スペーサを停止層として利用して、ゲートコンタクトホールの底のゲート上蓋層をエッチングし、ゲートを露出させる工程と、保護スペーサを除去する工程とからなるコンタクトホールの形成方法。【選択図】      図１０
2005150679.tif 000002
【特許請求の範囲】
【請求項１】
メモリデバイスのコンタクトホールの形成方法であって、
メモリアレイ領域と周辺回路領域とを有し、かつ、前記メモリアレイ領域と前記周辺回路領域の上に、ゲート、ゲート上蓋層、およびゲートスペーサからなるゲート構造が複数形成された基板を提供する工程と、
前記各ゲート構造の間に第一絶縁層を形成する工程と、
前記ゲート構造と前記第一絶縁層の上に第二絶縁層を形成する工程と、
前記ゲート上蓋層、前記ゲートスペーサ、および前記基板を停止層として利用して、前記第二絶縁層と第一絶縁層とをエッチングして、前記メモリアレイ領域上に、その内部に前記基板と前記ゲートスペーサとが露出したビットラインコンタクトホールを形成すると共に、前記周辺回路領域上に、その内部に前記基板が露出した基板コンタクトホールと、前記ゲート上蓋層が露出したゲートコンタクトホールとを形成する工程と、
前記ビットラインコンタクトホール、前記基板コンタクトホール、および前記ゲートコンタクトホールの各々の側壁に保護スペーサを形成する工程と、
前記保護スペーサを停止層として利用して、前記ゲートコンタクトホールの底の前記ゲート上蓋層をエッチングして、前記ゲートを露出させる工程と、
前記保護スペーサを除去する工程と
からなることを特徴とするコンタクトホールの形成方法。
【請求項２】
さらに、前記第二絶縁層の上にハードマスクを形成する工程を含むことを特徴とする請求項１に記載のコンタクトホールの形成方法。
【請求項３】
前記ハードマスクは、ポリシリコン層であることを特徴とする請求項２に記載のコンタクトホールの形成方法。
【請求項４】
前記ゲートは、金属ケイ化物層からなることを特徴とする請求項１に記載のコンタクトホールの形成方法。
【請求項５】
前記ゲート上蓋層および前記ゲートスペーサは、窒化ケイ素層であることを特徴とする請求項１に記載のコンタクトホールの形成方法。
【請求項６】
前記第一絶縁層は、ＢＰＳＧ層であることを特徴とする請求項１に記載のコンタクトホールの形成方法。
【請求項７】
前記第二絶縁層は、ＴＥＯＳ層であることを特徴とする請求項１に記載のコンタクトホールの形成方法。
【請求項８】
前記保護スペーサは、金属窒化物からなるスペーサであることを特徴とする請求項１に記載のコンタクトホールの形成方法。
【請求項９】
前記保護スペーサは、
前記第二絶縁層と、前記ビットラインコンタクトホール、前記基板コンタクトホール、および前記ゲートコンタクトホールの内側表面に、金属窒化物層を形成する工程と、
ＢＣｌ、Ｃｌ2、ＨＢｒ、および、Ｎ2を反応ガスとして、前記金属窒化物層を異方性エッチングし、前記保護スペーサを形成する工程と、
により形成されることを特徴とする請求項８に記載のコンタクトホールの形成方法。
【請求項１０】
前記保護スペーサは、窒化チタン層であることを特徴とする請求項８に記載のコンタクトホールの形成方法。
【請求項１１】
前記保護スペーサは、硫酸と過酸化水素の混合液により除去されることを特徴とする請求項１０に記載のコンタクトホールの形成方法。
【請求項１２】
前記保護スペーサは、厚さ約８０〜２００Åであることを特徴とする請求項１に記載のコンタクトホールの形成方法。
【請求項１３】
前記ゲート上蓋層は、ＣＨ3Ｆ、Ｏ2、およびＣＯを反応ガスとして使用して、エッチングされることを特徴とする請求項１０に記載のコンタクトホールの形成方法。
【請求項１４】
コンタクトホールの形成方法であって、
ゲートと、ゲート上蓋層と、ゲートスペーサとから構成されるゲート構造が、その上面に複数形成された基板を提供する工程と、
前記基板上に絶縁層を形成すると共に、前記ゲート構造同士の隙間を前記絶縁層で充填する工程と、
前記ゲート上蓋層と、前記ゲートスペーサと、前記基板とを停止層として利用して、前記絶縁層をエッチングして、その底部に前記基板と前記ゲートスペーサとが露出する第一コンタクトホールを前記ゲート構造の間の領域に形成すると共に、その底部に前記ゲート上蓋層を露出する第二コンタクトホールを、前記各ゲート構造上に形成する工程と、
前記第一コンタクトホールと第二コンタクトホールの各々の側壁に、保護スペーサを形成する工程と、
前記保護スペーサを停止層として利用して、前記第二コンタクトホールの底の前記ゲート上蓋層をエッチングし、前記ゲートを露出させる工程と、
前記保護スペーサを除去する工程と、
からなることを特徴とするコンタクトホールの形成方法。
【請求項１５】
さらに、前記絶縁層上にハードマスクを形成する工程を含むことを特徴とする請求項１４に記載のコンタクトホールの形成方法。
【請求項１６】
前記ハードマスクは、ポリシリコン層であることを特徴とする請求項１５に記載のコンタクトホールの形成方法。
【請求項１７】
前記ゲートは、金属ケイ化物層からなることを特徴とする請求項１４に記載のコンタクトホールの形成方法。
【請求項１８】
前記ゲート上蓋層および前記ゲートスペーサは、窒化ケイ素層であることを特徴とする請求項１４に記載のコンタクトホールの形成方法。
【請求項１９】
前記絶縁層は、ＢＰＳＧ層であることを特徴とする請求項１４に記載のコンタクトホールの形成方法。
【請求項２０】
前記絶縁層は、ＴＥＯＳ層であることを特徴とする請求項１４に記載のコンタクトホールの形成方法。
【請求項２１】
前記保護スペーサは、金属窒化物からなるスペーサであることを特徴とする請求項１４に記載のコンタクトホールの形成方法。
【請求項２２】
前記保護スペーサは、
前記絶縁層の表面と、前記第一コンタクトホールおよび前記第二コンタクトホールの内側表面に、金属窒化物層を形成する工程と、
ＢＣｌ、Ｃｌ2、ＨＢｒ、および、Ｎ2を反応ガスとして、前記金属窒化物層を異方性エッチングして、前記保護スペーサを形成する工程と、
からなることを特徴とする請求項１４に記載のコンタクトホールの形成方法。
【請求項２３】
前記保護スペーサは窒化チタン層であることを特徴とする請求項２１に記載のコンタクトホールの形成方法。
【請求項２４】
前記保護スペーサは、硫酸と過酸化水素の混合液により除去されることを特徴とする請求項２３に記載のコンタクトホールの形成方法。
【請求項２５】
前記保護スペーサは、厚さ約８０〜２００Åであることを特徴とする請求項１４に記載のコンタクトホールの形成方法。
【請求項２６】
前記ゲート上蓋層は、ＣＨ3Ｆ、Ｏ2、およびＣＯを反応ガスとしてエッチングされることを特徴とする請求項１４に記載のコンタクトホールの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンタクトホールの形成方法に関するものであって、特に、メモリデバイスのコンタクトホールに関するものである。
【背景技術】
【０００２】
集積回路素子のサイズの小型化および集積度の増加に伴い、異なるパターン層間のアライメントミス（ミスアライメント）が深刻な問題となっている。よって、ミスアライメントを回避しつつ素子間の距離を小さくすることで、素子の密集度を増加させるために、多くのセルフアライメント工程が提案されている。
【０００３】
図１〜図４は、メモリデバイスのコンタクトホールの形成方法の従来例を示す図である。
図１を参照して、この方法では、まず、シリコン基板１００（以下、基板１００と示す）が提供される。基板１００は、メモリデバイスに用いられるＭＯＳトランジスタおよびコンデンサ等の半導体装置を含んで構成される。
ここで、図を簡略にするため、この図１には平坦な基板だけが表示されている。さらに、基板１００は、メモリアレイ領域１０と周辺回路領域２０とを有している。
【０００４】
次に、複数のゲート構造１０９が、メモリアレイ領域１０と周辺回路領域２０の上にそれぞれ形成される。ここで、ゲート構造１０９は、ゲート誘電層（図示せず）、ゲート１０４、ゲート上蓋層１０６、およびゲートスペーサ１０８から構成される。
ゲート誘電層は、熱酸化工程により形成される酸化ケイ素層である。ゲート１０４はポリシリコンから構成され、ゲート上蓋層１０６およびゲートスペーサ１０８は窒化ケイ素から構成される。
【０００５】
その後、ＢＰＳＧ層等の絶縁層１１０が、ゲート構造１０９の上に形成され、各ゲート構造１０９の間の部分もまた絶縁層で満たされて、最終的に絶縁誘電（ＩＬＤ）層となる。
次に、フォトレジスト層１１４が、絶縁層１１０の上に被覆され、リソグラフィ技術の利用により、開口１１７、１１９、および１２１がフォトレジスト層１１４に形成される。これにより、各開口の底部には、絶縁層１１０が露出することになる。
【０００６】
次に、図２を適宜参照して、フォトレジスト層１１４をエッチマスクとして、ゲート上蓋層１０６、ゲートスペーサ１０８、基板１００を停止層として利用して、開口１１７、１１９、および１２１の底に露出する絶縁層１１０をエッチングする。
これにより、メモリアレイ領域１０上には、ビットラインコンタクトホール（ＣB）１２３が形成され、基板１００とゲートスペーサ１０８とが露出する。
また、周辺回路領域２０上には、基板コンタクトホール（ＣS）１２７とゲートコンタクトホール（ＣG）１２５とが形成され、基板１００とゲート上蓋層１０６とがそれぞれ露出することになる。
【０００７】
次に、図３を適宜参照して、フォトレジスト層１１４を除去したのち、絶縁層１１０の上をフォトレジスト層１２８で被覆すると共に、ビットラインコンタクトホール（ＣB）１２３、基板コンタクトホール（ＣS）１２７、ゲートコンタクトホール（ＣG）１２５の内部に、フォトレジストを充填する。
次に、リソグラフィ技術の利用により、ゲートコンタクトホール１２５の直上に位置するフォトレジスト層１２８を除去する。
【０００８】
最後に、図４を適宜参照して、フォトレジスト層１２８をエッチマスクとして利用して、ゲートコンタクトホール１２５の底に露出するゲート上蓋層１０６をエッチングして、ゲート１０４を露出させる。
これにより、ゲートコンタクトホール１２５の製造を完了し、最後に、残りのフォトレジスト層１２８を除去する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、この方法は、ゲートコンタクトホール１２５の下に露出するゲート上蓋層１０６をエッチングする際に、ビットラインコンタクトホール１２３の下に露出するゲート上蓋層１０６とゲートスペーサ１０８とがエッチングされるのを防止するため、リソグラフィ技術の利用により、マスク層を別途に形成しなければならない（この場合、フォトレジスト層１２８）。
その結果、コンタクトホールの製造は複雑となり、また、これに伴って製造コストが増加していた。
さらに、マスク層を別途に形成する際に、マスク層のミスアライメントが生じやすくなり、歩留まり率が低下するという問題があった。
【課題を解決するための手段】
【００１０】
本発明は、メモリデバイスのコンタクトホールの形成方法を提供することを目的とするものである。
具体的には、ゲートコンタクトホールの形成の際に、別途にマスク層を形成するのではなく、メモリデバイスのビットラインコンタクトホールの側壁に保護スペーサを形成して、コンタクトホールの製造コストを減少させて、装置の歩留まり率を向上させることのできる製造方法を提供することにある。
【００１１】
本発明は、メモリアレイ領域と周辺回路領域とを有し、かつ、前記メモリアレイ領域と前記周辺回路領域の上に、ゲート、ゲート上蓋層、およびゲートスペーサからなるゲート構造が複数形成された基板を提供する工程と、前記各ゲート構造の間に第一絶縁層を形成する工程と、前記ゲート構造と前記第一絶縁層上に第二絶縁層を形成する工程と、前記ゲート上蓋層、前記ゲートスペーサ、および前記基板を停止層として利用して、前記第二絶縁層と第一絶縁層とをエッチングして、前記メモリアレイ領域上に、その内部に前記基板と前記ゲートスペーサとが露出したビットラインコンタクトホールを形成すると共に、前記周辺回路領域上に、その内部に前記基板が露出した基板コンタクトホールと、前記ゲート上蓋層が露出したゲートコンタクトホールとを形成する工程と、前記ビットラインコンタクトホール、前記基板コンタクトホール、および前記ゲートコンタクトホールの各々の側壁に保護スペーサを形成する工程と、前記保護スペーサを停止層として利用して、前記ゲートコンタクトホールの底の前記ゲート上蓋層をエッチングして、前記ゲートを露出させる工程と、前記保護スペーサを除去する工程とからなるコンタクトホールの形成方法に関するものである。
【００１２】
本発明に係る方法は、さらに、前記第二絶縁層の上にハードマスクを形成する工程を含むことが好ましい。
【００１３】
また、前記ハードマスクは、ポリシリコン層であり、前記ゲートは、金属ケイ化物層からなり、前記ゲート上蓋層および前記ゲートスペーサは、窒化ケイ素層であることが好ましい。
さらに、前記第一絶縁層は、ＢＰＳＧ層であり、前記第二絶縁層はＴＥＯＳ層であることをが好ましい。
【００１４】
また、前記保護スペーサは、金属窒化物からなるスペーサであり、この保護スペーサは、前記第二絶縁層と、前記ビットラインコンタクトホール、前記基板コンタクトホール、および前記ゲートコンタクトホールの内側表面に、金属窒化物層を形成する工程と、ＢＣｌ、Ｃｌ2、ＨＢｒ、および、Ｎ2を反応ガスとして、前記金属窒化物層を異方性エッチングし、前記保護スペーサを形成する工程とにより形成されることが好ましい。
【００１５】
さらに前記保護スペーサは、窒化チタン層であり、硫酸と過酸化水素の混合液により除去されるものであり、保護スペーサは、厚さ約８０〜２００Åであることが好ましい。
そして、前記ゲート上蓋層は、ＣＨ3Ｆ、Ｏ2、およびＣＯを反応ガスとして使用して、エッチングされることが好ましい。
【００１６】
また、本発明は、ゲートと、ゲート上蓋層と、ゲートスペーサとから構成されるゲート構造が、その上面に複数形成された基板を提供する工程と、前記基板上に絶縁層を形成すると共に、前記ゲート構造同士の隙間を前記絶縁層で充填する工程と、前記ゲート上蓋層と、前記ゲートスペーサと、前記基板とを停止層として利用して、前記絶縁層をエッチングして、その底部に前記基板と前記ゲートスペーサとが露出する第一コンタクトホールを前記ゲート構造の間の領域に形成すると共に、その底部に前記ゲート上蓋層を露出する第二コンタクトホールを、前記各ゲート構造上に形成する工程と、前記第一コンタクトホールと第二コンタクトホールの各々の側壁に、保護スペーサを形成する工程と、前記保護スペーサを停止層として利用して、前記第二コンタクトホールの底の前記ゲート上蓋層をエッチングし、前記ゲートを露出させる工程と、前記保護スペーサを除去する工程とからなるコンタクトホールの形成方法に関するものである。
【００１７】
本発明に係る方法は、さらに、前記絶縁層上にハードマスクを形成する工程を含むことが好ましい。
【００１８】
また、前記ハードマスクは、ポリシリコン層であり、前記ゲートは、金属ケイ化物層からなり、前記ゲート上蓋層および前記ゲートスペーサは、窒化ケイ素層であることが好ましい。
さらに、前記絶縁層は、ＢＰＳＧ層またはＴＥＯＳ層であることが好ましい。
【００１９】
また、前記保護スペーサは、金属窒化物からなるスペーサであり、この保護スペーサは、前記絶縁層の表面と、前記第一コンタクトホールおよび前記第二コンタクトホールの内側表面に、金属窒化物層を形成する工程と、ＢＣｌ、Ｃｌ2、ＨＢｒ、および、Ｎ2を反応ガスとして、前記金属窒化物層を異方性エッチングして、前記保護スペーサを形成する工程とにより形成されることが好ましい。
【００２０】
さらに前記保護スペーサは窒化チタン層であり、硫酸と過酸化水素の混合液により除去されるものであり、保護スペーサは、厚さ約８０〜２００Åであることが好ましい。
そして、前記ゲート上蓋層は、ＣＨ3Ｆ、Ｏ2、およびＣＯを反応ガスとしてエッチングされることが好ましい。
【発明の効果】
【００２１】
コンタクトホールの製造コストを減少させて、装置の歩留まり率を向上させることができる。
【発明を実施するための最良の形態】
【００２２】
図５乃至図１１は、本発明に係るＤＲＡＭなどのメモリデバイスのコンタクトホールの形成方法を説明するための断面図である。
【００２３】
図５を参照して、はじめに、シリコンウェハなどの基板２００を提供する。
ここで、この基板２００には、メモリデバイスに使用されるＭＯＳトランジスタやコンデンサなどの半導体装置（デバイス）が含まれていても良い。なお、この図５では、図を簡潔にするために、平坦な基板だけが示されている。
さらに、基板２００は、メモリアレイ領域３０と周辺回路領域４０とを有している。
【００２４】
次に、複数のゲート構造２０９が、公知の方法を使用して、メモリアレイ領域３０と周辺回路領域４０の上に、それぞれ形成される。
ここで、ゲート構造２０９は、ゲート誘電層（図示せず）と、ゲート２０５と、ゲート上蓋層２０６と、ゲートスペーサ２０８とを含んで構成される。
【００２５】
ゲート誘電層は、熱酸化工程により形成される酸化ケイ素層である。ゲート２０５は、単一のポリシリコン層、或いは、ポリシリコン層とその上に設けられた金属ケイ化物層（ｍｅｔａｌ  ｓｉｌｉｃｉｄｅ  ｌａｙｅｒ）とからなる混合層である。
本実施の形態の場合、例えば、ゲート２０５は、ポリシリコン層２０２と、その上に形成された金属ケイ化物層２０４とから構成される混合層である。
ゲート上蓋層２０６とゲートスペーサ２０８とは、窒化ケイ素から構成されており、ゲート上蓋層２０６の厚さは、約１５００〜１６００Åに設定されている。
【００２６】
そして、第一絶縁層２１０が、ゲート構造２０９の上に形成される。この際、ゲート構造２０９の間のギャップ（隙間）もまた、第一絶縁層２１０で同時に満たされることになる。
本実施の形態では、第一絶縁層２１０は、ＣＶＤ法の利用により形成されるＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ  ｇｌａｓｓ）であり、その厚さは約７０００〜８０００Åに設定されている。
【００２７】
次に、図６を参照して、第一絶縁層２１０にＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｏｓｈｉｎｇ）等の化学機械研磨を行う。
この際、ゲート上蓋層２０６が停止層として作用して、第一絶縁層２１０の一部が、ゲート構造２０９の間に残ることになる（以下、この研磨後の第一絶縁層２１０の部分を符号２１１で示すものとする）。
すなわち、本実施の形態では、研磨後の第一絶縁層の上面と、ゲート上蓋層２０６の上面とが、面一となるように化学機械研磨が行われる。
本実施の形態では、この研磨後の第一絶縁層２１１の厚さは、約６６００Åに設定されている。
【００２８】
次に、第二絶縁層２１２が、ゲート構造２０９と第一絶縁層２１１の上に形成される。
本実施の形態では、第二絶縁層２１２は、ＣＶＤ法の利用により形成されるＴＥＯＳオキサイド（ｔｅｔｒａｅｔｈｙｌ  ｏｒｔｈｏｓｉｌｉｃａｔｅ  ｏｘｉｄｅ）であり、その厚さは、約４５００Åに設定されている。
ここで、第一絶縁層２１１と第二絶縁層２１２とは、ＩＬＤ層（ｉｎｔｅｒｌａｙｅｒ  ｄｉｅｌｅｃｔｒｉｃ  ｌａｙｅｒ）として用いられる。
なお、ＩＬＤ層は、第一絶縁層２１０と同一の材料から構成される単一層としても良い。
【００２９】
次に、所定のパターンを形成する際に使用されるフォトレジスト層２１６を、第二絶縁層２１２の上に被覆する。
なお、本実施の形態では、フォトレジスト層２１６を設ける前に、厚さ約６００Åのポリシリコン層を、ハードマスク２１４として、第二絶縁層２１２の上に設けた構成としても良い。
その後、公知のフォトリソグラフィ技術を用いてフォトレジスト層２１６を処理して、開口２１７、２１９、および２２１を形成すると共に、各開口の底部に、ハードマスク２１４をそれぞれ露出させる。
【００３０】
本実施の形態の場合、図６から明らかなように、開口２１７は、メモリアレイ領域３０に設けられたゲート構造２０９の間であって、第一絶縁層２１１の上側に位置しており、開口２１７の幅は、約１５５０〜１７００Åに設定されている。
開口２１９は、周辺回路領域４０に設けられたゲート構造２０９の上側に位置しており、開口２１９の幅は、約１５５０〜１６８０Åに設定されている。
開口２２１は、周辺回路領域４０に設けられたゲート構造２０９の間であって、第一絶縁層２１１の上側に位置しており、開口２２１の幅は、約１５５０〜１７００Åに設定されている。
【００３１】
次に、図６および図７を参照して、フォトレジスト層２１６に設けられた開口２１７、２１９、および２２１の底に露出するハードマスク２１４を処理して、開口２１７、２１９、および２２１の底に第二絶縁層２１２を露出させたのち、フォトレジスト層２１６が除去される。
そして、前記した開口２１７、２１９、および２２１に対応する位置に開口を有するハードマスク２１４をエッチマスクとして使用して、第二絶縁層２１２と第一絶縁層２１１とをエッチングする。
この際、ゲート構造２０９のゲート上蓋層２０６およびゲートスペーサ２０８（適宜，図５参照）、そして、基板２００が停止層として作用するので、メモリアレイ領域３０の上にビットラインコンタクトホール（ＣB）２２３が、そして周辺回路領域４０の上に、基板コンタクトホール（ＣS）２２７とゲートコンタクトホール（ＣG）２２５とが、それぞれ同時に形成される。
これにより、ビットラインコンタクトホール（ＣB）２２３の底側に基板２００とゲートスペーサ２０８とが、ゲートコンタクトホール（ＣG）２２５の底部にゲート上蓋層２０６が、基板コンタクトホール（ＣS）２２７の底部に基板２００が、それぞれ露出することになる。
【００３２】
図８および図９は、本発明の重要な工程を示す図である。
図８において、ハードマスク２１４の上面および内表面と、ビットラインコンタクトホール２２３、基板コンタクトホール２２７、そしてゲートコンタクトホール２２５の内表面に、従来公知のＣＶＤ法などを利用して、金属窒化物層２２８を形成する。
ここで、本実施の形態では、金属窒化物層２２８は窒化チタンからなり、その厚さは、約８０〜２００Å、好ましくは１００Åに設定されている。
【００３３】
次に、図９を参照して、ＢＣｌ、Ｃｌ2、ＨＢｒ、そしてＮ2などを反応ガスとして使用して、金属窒化物層２２８に対してＲＩＥなどの異方性エッチングを行い、ビットラインコンタクトホール２２３、基板コンタクトホール２２７、そしてゲートコンタクトホール２２５の側壁に、保護スペーサ２２９を、それぞれ形成する。
【００３４】
次に、図１０を参照して、ＣＨ3Ｆ、Ｏ2、ＣＯを反応ガスとして使用して、ゲートコンタクトホール２２５の底に露出する窒化ケイ素からなるゲート上蓋層２０６のエッチングを行う（適宜図５参照）。
この際、窒化ケイ素は、窒化チタンよりも高いエッチング選択性を有するので、窒化ケイ素が選択的にエッチングされると共に、窒化チタンからなる保護スペーサ２２９が停止層として作用する。
よって、このエッチングにより、ゲートコンタクトホール２２５が形成され、ゲート２０５の金属ケイ化物層２０４が、ゲートコンタクトホール２２５の底に露出することになる。
【００３５】
本実施の形態において、ゲートコンタクトホール２２５の下方に露出したゲート上蓋層２０６をエッチングする際に、ビットラインコンタクトホール２２３の底側に露出するゲート上蓋層２０６とゲートスペーサ２０８とは、保護スペーサ２２９により保護されるので、公知技術の場合ように、ビットラインコンタクトホール２２３と基板コンタクトホール２２７に、マスク層として作用するフォトレジスト層を別途形成する必要がない。
なお、本実施の形態では、窒化チタンが保護スペーサとして用いられているが、保護スペーサはこれに限定されるものではない。窒化ケイ素に対しエッチング選択比が好適な材料であれば、種々の材料を保護スペーサとして利用可能である。
【００３６】
最後に、図１１を参照して、保護スペーサ２２９は、ビットラインコンタクトホール２２３、基板コンタクトホール２２７、そしてゲートコンタクトホール２２５の限界寸法（ｃｒｉｔｉｃａｌ  ｄｉｍｅｎｓｉｏｎ、ＣＤ）を減少させるので、保護スペーサ２２９を、コンタクトプラグの形成前に除去する必要がある。
ここで、硫酸・過酸化水素（ＳＰＭ）混合溶液中における窒化チタンと窒化ケイ素エッチング選択比は約５０：１であるので、ＳＰＭ溶液をエッチング液として使用することで、窒化ケイ素からなるゲート上蓋層２０６とゲートスペーサ２０８が損傷させずに、保護スペーサ２２９を除去することできる。
なお、使用されるＳＰＭ溶液の温度は約８０〜１２０℃で、硫酸と過酸化水素の体積比は４〜８：１であることが好ましい。
【００３７】
本発明によると、保護スペーサが、メモリデバイスのビットラインコンタクトホールの側壁に形成されるので、ゲートコンタクトホールの底に露出するゲート上蓋層をエッチングする前に、マスク層を別途形成する必要がない。
つまり、公知技術のように、リソグラフィ技術を利用して、フォトレジストマスク層を形成する必要がないので、コンタクトホールを簡潔に形成することができ、製造コストを減少させることができる。
さらに、マスク層を形成する必要がないので、ミスアライメントの問題が生じることがないので、装置の歩留まり率を向上させることができる。
さらに、本発明の保護スペーサは、ＳＰＭ溶液を用いて除去できるので、ビットラインコンタクトホールの限界寸法ＣＤが小さくなることがない。
【００３８】
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【図面の簡単な説明】
【００３９】
【図１】メモリデバイスのコンタクトホールの公知の形成方法を示す断面図である。
【図２】メモリデバイスのコンタクトホールの公知の形成方法を示す断面図である。
【図３】メモリデバイスのコンタクトホールの公知の形成方法を示す断面図である。
【図４】メモリデバイスのコンタクトホールの公知の形成方法を示す断面図である。
【図５】本発明に係るメモリデバイスのコンタクトホールの形成方法を示す断面図である。
【図６】本発明に係るメモリデバイスのコンタクトホールの形成方法を示す断面図である。
【図７】本発明に係るメモリデバイスのコンタクトホールの形成方法を示す断面図である。
【図８】本発明に係るメモリデバイスのコンタクトホールの形成方法を示す断面図である。
【図９】本発明に係るメモリデバイスのコンタクトホールの形成方法を示す断面図である。
【図１０】本発明に係るメモリデバイスのコンタクトホールの形成方法を示す断面図である。
【図１１】本発明に係るメモリデバイスのコンタクトホールの形成方法を示す断面図である。
【符号の説明】
【００４０】
３０    メモリアレイ領域
４０    周辺回路領域
２００  基板
２０５  ゲート
２０６  ゲート上蓋層
２０８  ゲートスペーサ
２０９  ゲート構造
２１０  第一絶縁層
２１２  第二絶縁層
２１４  ハードマスク
２１６  フォトレジスト層
２２３  ビットラインコンタクトホール
２２５  ゲートコンタクトホール
２２７  基板コンタクトホール
２２９  保護スペーサ
【図１】
2005150679.tif 000003
【図２】
2005150679.tif 000004
【図３】
2005150679.tif 000005
【図４】
2005150679.tif 000006
【図５】
2005150679.tif 000007
【図６】
2005150679.tif 000008
【図７】
2005150679.tif 000009
【図８】
2005150679.tif 000010
【図９】
2005150679.tif 000011
【図１０】
2005150679.tif 000012
【図１１】
2005150679.tif 000013