(57)【要約】【課題】転流時にマトリックスコンバータの負荷端開放や相間短絡の発生を防止するデッドタイム時間を設けたために、当該マトリックスコンバータの出力電圧に生じる誤差を補償することにある。【解決手段】交流電源１の電圧と前記交流負荷２の電流極性を検出し、これら電源電圧と負荷電流極性と前記スイッチング素子のスイッチング周波数とデッドタイム時間からスイッチング１サイクルの転流により発生する出力電圧の平均誤差電圧を演算し、当該電力変換装置に与える電圧指令値を、前記出力電圧平均誤差で補償する。スイッチング１サイクルの転流により発生する前記出力電圧平均誤差は、前記交流電源の最大電圧と最小電圧から最大線間電圧を算出し、この最大線間電圧算出値にスイッチング素子のスイッチング周波数とデッドタイム時間との積を乗算し、これに負荷電流の極性判別結果を乗算して求める。【選択図】        図２
2005020799.tif 000002
【特許請求の範囲】
【請求項１】
交流電源の各相と交流負荷の１つの相を該交流電源の各相に別個に設置したスイッチング素子を介して接続する回路を前記交流負荷の各相ごとに設ける構成の交流／交流直接形電力変換装置で、これのスイッチングパターンを切り換える際に電源短絡と負荷端子の開放が発生しないようにして負荷電流を転流させると共に、この負荷電流の転流の際にこれら各スイッチング素子の転流動作にデッドタイム時間を設けている交流／交流直接形電力変換装置の制御方法において、
前記交流電源の電圧と前記交流負荷の電流極性を検出し、これら電源電圧と負荷電流極性と前記スイッチング素子のスイッチング周波数とデッドタイム時間から、スイッチング１サイクルの転流により発生する出力電圧の平均誤差電圧を演算し、当該電力変換装置に与える電圧指令値を、前記出力電圧平均誤差で補償することを特徴とする交流／交流直接形電力変換装置の出力電圧補償方法。
【請求項２】
請求項１に記載の交流／交流直接形電力変換装置の出力電圧補償方法において、
スイッチング１サイクルの転流により発生する前記出力電圧平均誤差は、前記交流電源の最大電圧と最小電圧から最大線間電圧を算出し、この最大線間電圧算出値にスイッチング素子のスイッチング周波数とデッドタイム時間との積を乗算し、これに負荷電流の極性判別結果を乗算して求めることを特徴とする交流／交流直接形電力変換装置の出力電圧補償方法。
【請求項３】
請求項１に記載の交流／交流直接形電力変換装置の出力電圧補償方法において、
スイッチング１サイクルの転流により発生する前記出力電圧平均誤差は、スイッチング１サイクル内で最大電圧と中間電圧の間でスイッチングする回数をｎ１２とし、中間電圧と最小電圧の間でスイッチングする回数をｎ２３とし、最大電圧と最小電圧の間でスイッチングする回数をｎ１３とするとき、前記交流電源の最大電圧にｎ１２とｎ１３の和を乗算し、その演算結果に前記交流電源の中間電圧にｎ２３とｎ１２の差を乗算した結果を加算し、これから前記交流電源の最小電圧にｎ２３とｎ１３の和を乗算した結果を減算し、これにスイッチング素子のスイッチング周波数とデッドタイム時間との積を乗算し、これに負荷電流の極性判別結果を乗算して求めることを特徴とする交流／交流直接形電力変換装置の出力電圧補償方法。
【請求項４】
請求項１に記載の交流／交流直接形電力変換装置の出力電圧補償方法において、
スイッチング１サイクルの転流により発生する前記出力電圧平均誤差は、前記交流電源の最大電圧と最小電圧から最大線間電圧を算出し、この最大線間電圧算出値にスイッチング素子のスイッチング周波数とデッドタイム時間との積を乗算し、これに最小電圧を基準にしてスイッチング１サイクルに発生する出力電圧の立ち上がり回数または立ち下がり回数を乗算し、これに負荷電流の極性判別結果を乗算して求めることを特徴とする交流／交流直接形電力変換装置の出力電圧補償方法。
【発明の詳細な説明】
この発明は、交流電力を所望の電圧と周波数の交流電力に直接変換するにあたって、スイッチングパターンを切り換える際の転流時に発生する出力電圧誤差を補償する交流／交流直接形電力変換装置の出力電圧補償方法に関する。
【０００１】
【従来の技術】
三相交流回路の場合、マトリックスコンバータは１相につき３つの双方向スイッチング素子を接続しているから、３相で合計９つの双方向スイッチング素子を備えている。このマトリックスコンバータに交流電源から三相交流電力を供給し、これら各双方向スイッチング素子を適切に制御して順次オン・オフ動作させるならば、直接変換により所望の電圧と周波数の三相交流電力が得られる。そこでこのマトリックスコンバータとその制御装置とでなる交流／交流直接形電力変換装置に関する提案がなされている（例えば、特許文献１参照。）。
【０００２】
図６は交流／交流直接形電力変換装置の従来例を示したブロック回路図である。この従来例回路において、電圧指令発生回路１０とパルスパターン発生回路１１とでコントーローラ１３を構成しており、電圧指令発生回路１０は各相ごとに，すなわち３つの電圧指令をパルスパターン発生回路１１へ出力する。パルスパターン発生回路１１は、マトリックスコンバータ２（図７に図示）を構成する９つの双方向スイッチング素子（図８または図９に図示）をオン・オフさせるスイッチングパターンを決定して出力電圧を得るために、９つの信号がパルスパターン発生回路１１から転流回路１２へ与えられる。
【０００３】
マトリックスコンバータ２に接続している交流負荷３が誘導性負荷の場合、負荷端を開放すると、この負荷のリアクタンスに蓄えられたエネルギーでスイッチング素子の両端にサージ電圧が発生し、当該スイッチング素子を破壊する恐れがある。そこで転流回路１２は負荷端が開放にならないようにしながらスイッチングパターンを切り換えることで、負荷端開放の発生を防止している。具体的には、２つの単方向スイッチ素子で構成している双方向スイッチング素子は、電圧検出器４で検出した電源電圧または電流検出器５で検出した負荷電流の極生に対応して、２つの単方向スイッチ素子のオン・オフのタイミングをずらすことで、電源短絡や負荷端開放を防止しながら、各スイッチング素子の電流を転流させる。それ故転流回路１２からは、１８の単方向スイッチ素子で構成しているマトリックスコンバータ２へは、１８の信号が入力している。
【０００４】
図７は図６に図示のマトリックスコンバータの構成をモデル的に図示した構成図である。図７において、交流電源１からの三相（Ｒ相，Ｓ相，Ｔ相）交流電力をマトリックスコンバータ２へ入力することで、このマトリックスコンバータ２は所望の電圧と周波数に変換された三相（Ｕ相，Ｖ相，Ｗ相）交流電力を交流負荷３へ供給するのであるが、このマトリックスコンバータ２は前述したように、電流をいずれの方向へも流すことができる９つの双方向スイッチング素子１Ｓ〜９Ｓで構成している。
図８は双方向スイッチング素子の構成の一例を示した回路図である。接点式のスイッチング素子ならば、そのままで電流をいずれの方向へも流すことができるが、電力変換装置は一般にパルス幅変調制御などを行うために、スイッチング周波数が極めて高くなっているから、接点式のスイッチング素子では追従できない。よって一般に半導体スイッチ素子，例えば電界効果トランジスタ（以下ではＦＥＴと略記する）を使用する。しかしＦＥＴは電流を双方向に流すことはできない。そこでＦＥＴとダイオードとの直列接続でなるスイッチング素子１Ｓａと、同じくＦＥＴとダイオードとの直列接続でなるスイッチング素子１Ｓｂとを逆並列接続するならば、一方のＦＥＴがオンしたときと他方のＦＥＴがオンしたときとで電流の通流方向を変えることができるから、このようにして双方向スイッチング素子１Ｓを構成する。ここでＦＥＴに直列に接続しているダイオードは逆方向電圧に耐えるようにするのが目的であるから、ＦＥＴ自体に所要の逆耐圧があるならば、このダイオードは不要である。
【０００５】
図９は双方向スイッチング素子の構成の別の一例を示した回路図であって、半導体スイッチ素子としてのＦＥＴとダイオードとの逆並列接続でなるスイッチング素子１Ｓｃと、同じくＦＥＴとダイオードとの逆並列接続でなるスイッチング素子１Ｓｄを、極性を逆にして直列に接続することで、双方向スイッチング素子１Ｓを構成している。
双方向スイッチング素子としては、図８と図９のいずれに図示のものであっても支障無く使用することができるが、以下では図８に図示の並列形の双方向スイッチング素子を使用する場合で説明する。
【０００６】
図１０は図７に図示のマトリックスコンバータのＵ相部分の構成を示した回路図であって、交流電源１のＲ，Ｓ，Ｔ各相にはそれぞれ双方向スイッチング素子１Ｓ，２Ｓ，３Ｓを接続し、これら各双方向スイッチング素子１Ｓ，２Ｓ，３Ｓの負荷側を一括して交流負荷３のＵ相に接続する。ここで双方向スイッチング素子１Ｓはスイッチング素子１Ｓａとスイッチング素子１Ｓｂの逆並列接続で構成し、双方向スイッチング素子２Ｓはスイッチング素子２Ｓａとスイッチング素子２Ｓｂの逆並列接続で構成している。なおＲ相電圧はｖｒ  ，Ｓ相電圧はｖｓ  ，Ｔ相電圧はｖｔ  ，Ｒ−Ｓ線間電圧はｖｒｓであり、Ｕ相負荷電流はｉｕ  である。
【０００７】
例えばスイッチング素子１Ｓのオンからスイッチング素子２Ｓのオンに移行する場合が転流期間であり、転流時に前述した負荷端開放や相間短絡を生じさせないようにしたパルスパターンを表したタイムチャートと、各スイッチング素子の動作の際の禁止条件を、電源電圧に応じた転流の場合と負荷電流に応じた転流の場合とに分けて、以下に記載する。
図１１は負荷電流に応じた転流の場合で負荷電流が正のときの各スイッチング素子の動作を示したタイムチャートであって、図１１▲１▼はスイッチング素子１Ｓａの動作，図１１▲２▼はスイッチング素子２Ｓａの動作，図１１▲３▼はスイッチング素子１Ｓｂの動作，図１１▲４▼はスイッチング素子２Ｓｂの動作をそれぞれが示している。Ｔｄ  はデッドタイム時間を表し、斜線部はスイッチング素子のオン状態を表す。なお、このときの禁止条件は次のとおり。
【０００８】
（ａ）スイッチング素子１Ｓａと２Ｓｂが同時にオフしないこと。
（ｂ）スイッチング素子１Ｓａと２Ｓａが同時にオンしないこと。
（ｃ）スイッチング素子１Ｓｂと２Ｓｂが同時にオンしないこと。
図１２は負荷電流に応じた転流の場合で負荷電流が負のときの各スイッチング素子の動作を示したタイムチャートであって、図１２▲１▼，▲２▼，▲３▼，▲４▼は、図１１の場合と同じスイッチング素子の動作を示している。Ｔｄ  はデッドタイム時間を表し、斜線部はスイッチング素子のオン状態を表す。なお、このときの禁止条件は次のとおり。
【０００９】
（ｄ）スイッチング素子２Ｓａと１Ｓｂが同時にオフしないこと。
（ｅ）スイッチング素子１Ｓａと２Ｓａが同時にオンしないこと。
（ｆ）スイッチング素子１Ｓｂと２Ｓｂが同時にオンしないこと。
図１３は電源電圧に応じた転流の場合で電源電圧が正のときの各スイッチング素子の動作を示したタイムチャートであって、図１３▲１▼，▲２▼，▲３▼，▲４▼は、図１１の場合と同じスイッチング素子の動作を示している。Ｔｄ  はデッドタイム時間を表し、斜線部はスイッチング素子のオン状態を表す。なお、このときの禁止条件は次のとおり。
【００１０】
（ｇ）スイッチング素子１Ｓａと２Ｓａが同時にオンしないこと。
（ｈ）スイッチング素子１Ｓａと２Ｓｂが同時にオフしないこと。
（ｉ）スイッチング素子１Ｓｂと２Ｓａが同時にオフしないこと。
図１４は電源電圧に応じた転流の場合で電源電圧が負のときの各スイッチング素子の動作を示したタイムチャートであって、図１４▲１▼，▲２▼，▲３▼，▲４▼は、図１１の場合と同じスイッチング素子の動作を示している。Ｔｄ  はデッドタイム時間を表し、斜線部はスイッチング素子のオン状態を表す。なお、このときの禁止条件は次のとおり。
【００１１】
（ｊ）スイッチング素子１Ｓｂと２Ｓｂが同時にオンしないこと。
（ｋ）スイッチング素子１Ｓａと２Ｓｂが同時にオフしないこと。
（ｌ）スイッチング素子１Ｓｂと２Ｓａが同時にオフしないこと。
なお、Ｔｄ  は各スイッチング素子のタイミングをずらすデッドタイム時間であって、転流期間はこのデッドタイム時間Ｔｄ  の３倍の時間となる。またデッドタイム時間Ｔｄ  はスイッチング素子の動作速度によって異なる値を取る。
【００１２】
【特許文献１】
特開平１１−９８８４０号公報
【００１３】
【発明が解決しようとする課題】
電源電圧に応じて転流させる場合に、転流期間中は出力電流の極性に依存した出力電圧が発生し、転流させる方式に応じて出力電圧が異なる。この結果、出力電圧に誤差が生じ、波形歪みが発生する。波形歪みは電動機負荷の場合に回転むらやトルクリプルを生じさせ、制御性能を低下させる。このときの出力電圧誤差ΔＶは、下記の数式１で表される。但しｖｘｙはＸ相とＹ相の線間電圧で、ＴＣ  はキャリア周期、Ｔｄ  はデッドタイム時間である。なおｓｉｇｎ（ｚ）  は符号関数であって、ｚ＞０のときにｓｉｇｎ（ｚ）  ＝１、ｚ＜０のときにｓｉｇｎ（ｚ）  ＝−１、ｚ＝０のときにｓｉｇｎ（ｚ）  ＝０である。
【００１４】
【数１】
2005020799.tif 000003
よって、電源電圧に応じて転流させる場合は、転流期間中に出力する負荷電流の極性に依存した出力電圧が発生し、負荷電流に応じて転流させる場合は、電源電圧の極性に依存した出力電圧が発生する。すなわち、転流させる方式に対応して出力電圧が異なってしまう。例えば電源電圧に応じて転流させる場合に、スイッチング素子１Ｓａと２Ｓａとが同時にオフしている期間では、負荷電流ｉｕ  の極性が正のときの出力電圧はＲ相電圧ｖｒ  となり、負荷電流ｉｕ  の極性が負のときの出力電圧はＳ相電圧ｖｓ  となる。同様に負荷電流に応じて転流させる場合では、スイッチング素子１Ｓａと２Ｓｂが同時にオンしている期間では、Ｒ−Ｓ線間電圧ｖｒｓの極性が正のとき出力電圧はＲ相電圧ｖｒ  となり、Ｒ−Ｓ線間電圧ｖｒｓの極性が負のときの出力電圧はＳ相電圧ｖｓ  となる。
【００１５】
このように出力電圧が電圧指令に関係なく変化してしまうので、出力電圧に誤差を生じる。この出力電圧誤差はマトリックスコンバータ２の出力電圧波形をひずませるから、負荷が電動機ならば回転むらやトルクリプルの原因になる。
そこでこの発明の目的は、転流時にマトリックスコンバータの負荷端開放や相間短絡の発生を防止するデッドタイム時間を設けたために、当該マトリックスコンバータの出力電圧に生じる誤差を補償することにある。
【００１６】
【課題を解決するための手段】
前記の目的を達成するために、この発明の交流／交流直接形電力変換装置の出力電圧補償方法は、
交流電源の各相と交流負荷の１つの相を該交流電源の各相に別個に設置したスイッチング素子を介して接続する回路を前記交流負荷の各相ごとに設ける構成の交流／交流直接形電力変換装置で、これのスイッチングパターンを切り換える際に電源短絡と負荷端子の開放が発生しないようにして負荷電流を転流させると共に、この負荷電流の転流の際にこれら各スイッチング素子の転流動作にデッドタイムを設けている交流／交流直接形電力変換装置の制御方法において、
前記交流電源の電圧と前記交流負荷の電流極性を検出し、これら電源電圧と負荷電流極性と前記スイッチング素子のスイッチング周波数とデッドタイム時間からスイッチング１サイクルの転流により発生する出力電圧の平均誤差電圧を演算し、当該電力変換装置に与える電圧指令値を、前記出力電圧平均誤差で補償する。
【００１７】
スイッチング１サイクルの転流により発生する前記出力電圧平均誤差は、前記交流電源の最大電圧と最小電圧から最大線間電圧を算出し、この最大線間電圧算出値にスイッチング素子のスイッチング周波数とデッドタイム時間との積を乗算し、これに負荷電流の極性判別結果を乗算して求める。
スイッチング１サイクルの転流により発生する前記出力電圧平均誤差は、スイッチング１サイクル内で最大電圧と中間電圧の間でスイッチングする回数をｎ１２とし、中間電圧と最小電圧の間でスイッチングする回数をｎ２３とし、最大電圧と最小電圧の間でスイッチングする回数をｎ１３とするとき、前記交流電源の最大電圧にｎ１２とｎ１３の和を乗算し、その演算結果に前記交流電源の中間電圧にｎ２３とｎ１２の差を乗算した結果を加算し、これから前記交流電源の最小電圧にｎ２３とｎ１３の和を乗算した結果を減算し、これにスイッチング素子のスイッチング周波数とデッドタイム時間との積を乗算し、これに負荷電流の極性判別結果を乗算して求める。
【００１８】
スイッチング１サイクルの転流により発生する前記出力電圧平均誤差は、前記交流電源の最大電圧と最小電圧から最大線間電圧を算出し、この最大線間電圧算出値にスイッチング素子のスイッチング周波数とデッドタイム時間との積を乗算し、これに最小電圧を基準にしてスイッチング１サイクルに発生する出力電圧の立ち上がり回数または立ち下がり回数を乗算し、これに負荷電流の極性判別結果を乗算して求める。
【００１９】
【発明の実施の形態】
図１は本発明の第１実施例を表したブロック回路図であって、請求項１に対応しているが、この第１実施例回路は、図１０で既述の従来例回路に出力電圧平均誤差補償回路２０を追加した構成である。
スイッチングパターンと電源電圧極性もしくは負荷電流極性に応じて発生する出力電圧平均誤差は、電圧指令発生回路１０により発生する電圧指令を出力電圧平均誤差補償回路２０により補償している。補償後の出力電圧指令に基づいてパルスパターン発生回路１１がスイッチングパターンを生成し、このスイッチングパターンから転流回路１２は各スイッチング素子に与えるゲートパターンを得てマトリックスコンバータ２を駆動する。
【００２０】
図２は本発明の第２実施例を表したブロック回路図であって、図１に記載の出力電圧平均誤差補償回路の第１の構成例を表しており、請求項２に対応する。
図２の第２実施例回路において、最大電圧検出器３１は電源の各相電圧の最大値であるＶｍａｘ  を検出し、最小電圧検出器３２は電源の各相電圧の最小値であるＶｍｉｎ  を検出する。よって最大線間電圧は第１加算器３６がＶｍａｘ  −Ｖｍｉｎ  を演算することにより得られる。この最大線間電圧とゲイン（デッドタイム時間Ｔｄ  とスイッチング１サイクルの周波数ｆｓ  との積）との乗算と、負荷電流の極性（正か零か負）との乗算を、第１乗算器３７と第２乗算器３８で行うことにより、出力電圧平均誤差が演算される。第２加算器３９は、電圧指令値をこの出力電圧平均誤差で補償する演算を行う。
【００２１】
図３は仮想ＡＣ／ＤＣ／ＡＣ方式を用いた１相分のマトリックスコンバータのパルス発生パターンを表したタイムチャートであるが、Ｓ１，Ｓ２，Ｓ３はそれぞれ最大電圧相，中間電圧相，最小電圧相に接続されている双方向スイッチング素子であり、双方向スイッチング素子Ｓ１を構成する２つの単方向スイッチ素子は、Ｓ１Ａ  がＦＥＴモード素子であり、Ｓ１Ｂ  が還流ダイオード側素子である。他の双方向スイッチング素子Ｓ２，Ｓ３も同様にＳ２Ａ  ，Ｓ２Ｂ  とＳ３Ａ  ，Ｓ３Ｂ  を備える。
仮想ＡＣ／ＤＣ／ＡＣ方式によるマトリックスコンバータのパルス発生法については、電気学会半導体電力変換研究会ＳＰＣ０２−９０／ＩＥＡ０２−３１「仮想ＡＣ／ＤＣ／ＡＣ変換方式によるマトリックスコンバータの入力波形改善法」により公知であるから、詳細説明は省略するが、仮想ＡＣ／ＤＣ／ＡＣ方式では、仮想インバータと仮想整流器を想定して制御を行い、最後にマトリックスコンバータとして制御できるようにパルス合成を行う。
【００２２】
図３のタイムチャートにおいて、図３（ａ）  は仮想インバータのパルス幅変調状況の変化であって、仮想インバータの電圧指令ａ１  と仮想インバータのキャリアａ２  の変化を表している。図３（ｂ）  は仮想整流器側パルスの変化、図３（ｃ）  は仮想インバータパルスの変化、図３（ｄ）  から図３（ｌ）  まではそれぞれＳ１，Ｓ２，Ｓ３，Ｓ１Ａ  ，Ｓ１Ｂ  ，Ｓ２Ａ  ，Ｓ２Ｂ  ，Ｓ３Ａ  ，Ｓ３Ｂ  の動作を表しており、図３（ｍ）  はデッドタイム時間Ｔｄ  、図３（ｐ）  は負荷電流極性か正のときに最小相電圧から見た出力電圧の変化、図３（ｑ）  は負荷電流極性か負のときに最小相電圧から見た出力電圧の変化を、それぞれが表している。
【００２３】
図３（ｐ）  と図３（ｑ）  では最小電圧相から見た出力電圧を破線で図示しており、電流が正の場合は立ち上がりパルスが削られ、電流が負の場合は立ち下がりパルスが増加している。更にマトリックスコンバータのスイッチングパターンは、３つの双方向スイッチング素子Ｓ１，Ｓ２，Ｓ３のうちのいずれか１つしかオンしないことから、スイッチング周波数（またはキャリア周波数）をｆｓ  とすると、前述の数式１から下記の数式２，３，４が得られる。
数式２は、最大電圧相の双方向スイッチング素子Ｓ１と中間電圧相の双方向スイッチング素子Ｓ２とのスイッチングの際の電圧誤差ΔＶ１２を表している。
【００２４】
【数２】
ΔＶ１２＝（Ｖｍａｘ  −Ｖｍｉｄ  ）ｆｓ  ・Ｔｄ  ・ｓｉｇｎ（ｉｌｏａｄ）
数式３は、中間電圧相の双方向スイッチング素子Ｓ２と最小電圧相の双方向スイッチング素子Ｓ３とのスイッチングの際の電圧誤差ΔＶ２３を表しており、数式４は、最大電圧相の双方向スイッチング素子Ｓ１と最小電圧相の双方向スイッチング素子Ｓ３とのスイッチングの際の電圧誤差ΔＶ１３を表している。
【００２５】
【数３】
ΔＶ２３＝（Ｖｍｉｄ  −Ｖｍｉｎ  ）ｆｓ  ・Ｔｄ  ・ｓｉｇｎ（ｉｌｏａｄ）
【００２６】
【数４】
ΔＶ１３＝（Ｖｍａｘ  −Ｖｍｉｎ  ）ｆｓ  ・Ｔｄ  ・ｓｉｇｎ（ｉｌｏａｄ）
仮想ＡＣ／ＤＣ／ＡＣ変換方式のパルス変化は、仮想インバータのスイッチングに基づく変化と、仮想整流器のスイッチングに基づく変化があり、最大電圧相と中間電圧相のスイッチングと、中間電圧相と最小電圧相のスイッチングと、最大電圧相と最小電圧相のスイッチングが、インバータキャリア１周期内で１回ずつ発生する。従って発生する誤差電圧ΔＶＡＶは、負荷電流ｉｌｏａｄの極性の正負により、立ち上がりと立ち下がりのいずれかのみで発生することに注目すれば、下記の数式５が得られる。
【００２７】
【数５】
2005020799.tif 000004
すなわち、電源電圧の最大線間電圧によりスイッチング１サイクルの平均誤差電圧が求められる。よって下記の数式６，７，８により各相の出力電圧指令を補償する。但しｖｕ  ＊＊，ｖｖ  ＊＊，ｖｗ  ＊＊は補償後の各相電圧指令、ｖｕ  ＊  ，ｖｖ  ＊  ，ｖｗ  ＊  は補償前の各相電圧指令、ｉｕ  ，ｉｖ  ，ｉｗ  は各相負荷電流であって、図２はこれらの数式６，７，８を実施する回路を表している。
【００２８】
【数６】
ｖｕ  ＊＊＝ｖｕ  ＊  −（Ｖｍａｘ  −Ｖｍｉｎ  ）ｆｓ  ・Ｔｄ  ・ｓｉｇｎ（ｉｕ  ）
【００２９】
【数７】
ｖｖ  ＊＊＝ｖｖ  ＊  −（Ｖｍａｘ  −Ｖｍｉｎ  ）ｆｓ  ・Ｔｄ  ・ｓｉｇｎ（ｉｖ  ）
【００３０】
【数８】
ｖｗ  ＊＊＝ｖｗ  ＊  −（Ｖｍａｘ  −Ｖｍｉｎ  ）ｆｓ  ・Ｔｄ  ・ｓｉｇｎ（ｉｗ  ）
図４は本発明の第３実施例を表したブロック回路図であって、図１に記載の出力電圧平均誤差補償回路の第２の構成例を表しており、請求項３に対応する。
図４の第３実施例回路は、スイッチング１サイクル当たりの最大電圧相の双方向スイッチング素子Ｓ１と中間電圧相の双方向スイッチング素子Ｓ２とのスイッチング回数と、中間電圧相の双方向スイッチング素子Ｓ２と最小電圧相の双方向スイッチング素子Ｓ３とのスイッチング回数と、最大電圧相の双方向スイッチング素子Ｓ１と最小電圧相の双方向スイッチング素子Ｓ３とのスイッチング回数が、それぞれ異なる回数で発生するようなパルス幅変調を行う場合の出力電圧誤差を補償する場合を表しており、図２で既述の第２実施例回路と異なるのは、中間電圧検出器３４と３つの第３乗算器４１を追加していることと、２つの値を加算する第１加算器３６の代わりに３つの値を加算する第３加算器４２を備えていることであり、それ以外は図２の第２実施例回路と同じであるから、異なっている部分のみを説明する。
【００３１】
スイッチング１サイクルあたりのＳ１とＳ２の間のスイッチング回数をｎ１２、Ｓ２とＳ３の間のスイッチング回数をｎ２３、Ｓ１とＳ３の間のスイッチング回数をｎ１３とすると、スイッチング１サイクルの平均誤差電圧ΔＶＡＶは、下記の数式９で表すことができる。
【００３２】
【数９】
2005020799.tif 000005
この数式９に記載のｎ１２＋ｎ１３はｋ１に比例するから、このｋ１と最大電圧検出値Ｖｍａｘ  との積の演算、同様にｎ２３＋ｎ１２に比例するｋ２と中間電圧検出値Ｖｍｉｄ  との積の演算、ｎ２３＋ｎ１３に比例するｋ３と最小電圧検出値Ｖｍｉｎ  との積の演算を、それぞれ第３乗算器４１で別個に行い、これらの演算結果を第３加算器４２で加減算する。第１乗算器３７は第３加算器の演算結果にＴｄ  ×ｆｓ  を乗算し、更に第２乗算器３８は負荷電流極性を乗算して平均誤差電圧ΔＶＡＶを算出する。
【００３３】
図５は本発明の第４実施例を表したブロック回路図であって、図１に記載の出力電圧平均誤差補償回路の第３の構成例を表しており、請求項４に対応する。
転流の方法には、図３のタイムチャートに図示の方法のほかに、中間電圧相のスイッチング素子がスイッチングする際に、最大電圧相と最小電圧相の還流ダイオードモードになるスイッチ素子をオンしておく方法がある。この第４実施例回路では、中間電圧相のスイッチング素子Ｓ２がスイッチングする際に、最大電圧相と最小電圧相の還流ダイオードモードになるスイッチ素子をオンする転流方法を用いた場合に発生する出力電圧誤差を補償するものである。
【００３４】
転流時に最大電圧相と最小電圧相の還流ダイオードモードのスイッチ素子がオンしていると、転流する線間電圧にかかわらず、転流の還流経路は、最大電圧か最小電圧となる。よってスイッチング１サイクルに発生する平均の電圧誤差は、下記の数式１０となる。
【００３５】
【数１０】
ΔＶＡＶ＝（Ｖｍａｘ  −Ｖｍｉｎ  ）ｎ・ｆｓ  ・Ｔｄ  ・ｓｉｇｎ（ｉｌｏａｄ）
但しｎは、電流極性が正の場合は最小電圧を基準にしたスイッチング１サイクルに発生する出力電圧の立ち上がり回数であり、電流極性が負の場合は最小電圧を基準にしたスイッチング１サイクルに発生する出力電圧の立ち下がり回数である。
図５の第４実施例回路は、図２で既述の第２実施例回路に第４乗算器４５を追加して、前述の立ち上がりまたは立ち下がりの回数ｎを乗算できるように構成している。このようにスイッチング回数に対応して補償量を変化させることにより、最大電圧相と最小電圧相の還流ダイオードモードになるスイッチ素子をオンにして転流する際でも、出力電圧の補償をすることができる。
【００３６】
なお前述しているスイッチング１サイクルとは、キャリア比較方式の場合はキャリア１周期に相当し、空間ベクトルパルス幅変調方式の場合は空間ベクトルパルス幅変調の出力電圧ベクトルの出力パターンが一順する周期のことである。
【００３７】
【発明の効果】
従来の交流／交流直接形電力変換装置では、転流の際に相間短絡が生じれば大電流が流れるし、負荷端が開放になれば高いサージ電圧が発生し、いずれの場合も半導体スイッチ素子を破損する恐れがある。そこで転流回路では、転流の際にデッドタイム時間Ｔｄ  を設けて相間短絡や負荷端開放が発生しないようにしている。しかしこのデッドタイム時間Ｔｄ  のために出力電圧に誤差を生じ、波形歪みが発生する。これらは、負荷が電動機の場合は回転むらやトルクリプルを生じて制御性能を低下させる不具合を生じる。これに対して本発明では、転流の際に発生するスイッチング１サイクルの平均誤差電圧を補償することにより、高速の演算装置を用いなくても補償前の出力電圧指令と実際の出力電圧を一致させることができるので、電動機負荷の場合でも回転むらやトルクリプルを発生させないという効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施例を表したブロック回路図
【図２】本発明の第２実施例を表したブロック回路図
【図３】仮想ＡＣ／ＤＣ／ＡＣ方式を用いた１相分のマトリックスコンバータのパルス発生パターンを表したタイムチャート
【図４】本発明の第３実施例を表したブロック回路図
【図５】本発明の第４実施例を表したブロック回路図
【図６】交流／交流直接形電力変換装置の従来例を示したブロック回路図
【図７】図６に図示のマトリックスコンバータの構成をモデル的に図示した構成図
【図８】双方向スイッチング素子の構成の一例を示した回路図
【図９】双方向スイッチング素子の構成の別の一例を示した回路図
【図１０】図７に図示のマトリックスコンバータのＵ相部分の構成を示した回路図
【図１１】負荷電流に応じた転流の場合で負荷電流が正のときの各スイッチング素子の動作を示したタイムチャート
【図１２】負荷電流に応じた転流の場合で負荷電流が負のときの各スイッチング素子の動作を示したタイムチャート
【図１３】電源電圧に応じた転流の場合で電源電圧が正のときの各スイッチング素子の動作を示したタイムチャート
【図１４】電源電圧に応じた転流の場合で電源電圧が負のときの各スイッチング素子の動作を示したタイムチャート
【符号の説明】
２    マトリックスコンバータ
４    電圧検出器
５    電流検出器
１０    電圧指令発生回路
１１    パルスパターン発生回路
１２    転流回路
１３    コントーローラ
３１    最大電圧検出器
３２    最小電圧検出器
３３    符号検出回路
３４    中間電圧検出器
３６    第１加算器
３７    第１乗算器
３８    第２乗算器
３９    第２加算器
４１    第３乗算器
４２    第３加算器
４５    第４乗算器
【図１】
2005020799.tif 000006
【図２】
2005020799.tif 000007
【図３】
2005020799.tif 000008
【図４】
2005020799.tif 000009
【図５】
2005020799.tif 000010
【図６】
2005020799.tif 000011
【図７】
2005020799.tif 000012
【図８】
2005020799.tif 000013
【図９】
2005020799.tif 000014
【図１０】
2005020799.tif 000015
【図１１】
2005020799.tif 000016
【図１２】
2005020799.tif 000017
【図１３】
2005020799.tif 000018
【図１４】
2005020799.tif 000019