(57)【要約】【課題】  製造パラメータのばらつきの影響を受けることなく、インピーダンス不整合時における反射波の発生を抑制することのできる送信側終端抵抗内蔵の信号伝送装置を提供する。【解決手段】  差動信号出力ノード（Ｄ＋，Ｄ−）を駆動するドライブ回路（３０）の差動ノード間に、抵抗素子（Ｒ３）を接続する。ドライブ回路に電流を供給する電流供給回路（２０）において、受信側終端抵抗（Ｒ２）への供給電流を決定する抵抗素子（Ｒ１）と並列に、抵抗素子（Ｒ４）をさらに電流調整素子として接続する。この電流調整用の抵抗素子および反射波吸収用の抵抗素子は同一半導体チップ上に形成される。【選択図】        図１
2005057572.tif 000002
【特許請求の範囲】
【請求項１】
与えられた信号に従って差動信号線対を駆動する信号伝送装置であって、
前記差動信号線対に結合される差動信号出力ノード対と、
前記差動信号出力ノード対の間に結合される第１の抵抗素子と、
電流供給回路と、
前記電流供給回路の電流を動作電流として受け、前記与えられた信号に従って前記差動信号出力ノード対を駆動するドライブ段、および
前記電流供給回路が供給する電流を外部的に調整する外部調整ノードに接続され、前記電流供給回路が供給する電流を内部的に調整する第２の抵抗素子を備える、信号伝送装置。
【請求項２】
前記信号伝送装置は、半導体チップ上に形成され、前記外部調整ノードには、前記半導体チップの外部で前記第２の抵抗素子と並列に調整抵抗が接続され、
前記電流供給回路は、前記調整抵抗と前記第２の抵抗素子を流れる電流によりその供給電流量が決定され、
前記第２の抵抗素子を流れる電流に対応する大きさの電流が前記第１の抵抗素子を介して流れる、請求項１記載の信号伝送装置。
【請求項３】
前記第１の抵抗素子と前記第２の抵抗素子は、同一の材質で形成される、請求項１または２記載の信号伝送装置。
【請求項４】
前記第１の抵抗素子を前記差動信号出力ノードから分離するための第１の分離素子と、
前記第２の抵抗素子を前記調整ノードから電気的に分離するための第２の分離素子をさらに備える、請求項１記載の信号伝送装置。
【請求項５】
前記第１の分離素子は、前記第１の抵抗素子の両端にそれぞれ前記第１の抵抗素子と直列に接続されるスイッチングトランジスタを備え、
前記第２の分離素子は、前記第２の抵抗素子両端にそれぞれ前記第２の抵抗素子と直列に接続されるスイッチングトランジスタを備える、請求項４記載の信号伝送装置。
【請求項６】
前記第１の抵抗素子と並列に前記差動信号出力ノード対間に結合される第３の抵抗素子と、
前記第２の抵抗素子と並列に前記外部調整ノードに結合される第４の抵抗素子をさらに備え、前記第１の抵抗素子と第２の抵抗素子の抵抗値の比が、前記第３の抵抗素子と第４の抵抗素子の抵抗値の比と等しい、請求項１記載の信号伝送装置。
【請求項７】
前記第１の抵抗素子を前記差動信号出力ノードから分離するための第１の分離素子と、
前記第２の抵抗素子を前記差動信号出力ノードから分離するための第２の分離素子と、
前記第３の抵抗素子を前記調整ノードから分離するための第３の分離素子と、
前記第４の抵抗素子を前記調整ノードから分離するための第４の分離素子とをさらに備える、請求項６記載の信号伝送装置。
【請求項８】
与えられた信号に従って差動出力ノードを駆動するドライブ段、
前記ドライブ段へ動作電流を供給する第１の電流源、
第２の電流源、
前記第２の電流源の供給電流を調整するための第２の抵抗素子、および
前記与えられた信号に従って前記第２の電流源からの供給電流を前記ドライブ段に供給しかつ前記第１の抵抗素子を前記差動信号出力ノードの間に接続する制御回路を備え、前記第２の電流源が前記第１の抵抗素子を流れる電流に対応する大きさの電流を供給する、信号伝送装置。
【請求項９】
前記制御回路は、前記与えられた信号の遷移に応答して一定期間前記第２の電流源を活性化して電流供給ノードを前記ドライブ段へ結合し、かつ前記一定期間前記第１の抵抗素子を前記差動出力ノード間に結合する、請求項８記載の信号伝送装置。
【請求項１０】
前記第１および第２の電流源は別々に設けられ、前記第１の電流源の供給電流量が、受信側に配置された終端抵抗のインピーダンスに応じて外部的に調整される、請求項８記載の信号伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、信号伝送装置に関し、特に、小振幅の差動信号を伝達する信号伝送装置に関する。より特定的には、この発明は、ＬＶＤＳ（ロー・ボルテージ・ディファレンシャル・シグナル）ドライブ回路に関する。
【背景技術】
【０００２】
データを転送するインターフェイス等において、小振幅信号を転送することが行なわれる。このようなインターフェイス規格の１つに、ＬＶＤＳ（ロー・ボルテージ・ディファレンシャル・シグナル）がある。ＬＶＤＳは、高速伝送速度、小信号振幅、低消費電力、および小電磁障害を特徴とする差動信号伝送規格である。この差動信号を伝達する伝送経路としてはケーブルなどが用いられる。
【０００３】
伝送経路におけるインピーダンス整合をとるために、受信回路側において終端抵抗が差動信号線間に配置される。この終端抵抗両端に生じる電位差を、受信回路側で検出する。送信回路側から差動信号伝送経路を介して電流が送信信号に応じた方向に伝達される。終端抵抗に電流が流れることにより終端抵抗間に生じる電圧、すなわち、送信側出力信号の差動振幅ＶＯＤを一定に保つ。ＬＶＤＳ規格においては、終端抵抗の抵抗値は１００Ω、出力振幅ＶＯＤが３５０ｍＶと規格されている。
【０００４】
このような小振幅の差動信号を伝送する伝送装置は、特許文献１（特開２０００−５９４４３号公報）、特許文献２（特開平６−１０４９３６号公報）、および特許文献３（特開平３−２０９８２９号公報）に示されている。
【０００５】
特許文献１においては、差動伝送線路の送信側および受信側それぞれに終端抵抗が接続されるインターフェイスが示される。差動伝送路両端に終端抵抗を配置することにより、差動伝送路を双方向伝送路として利用する。このようなインターフェイスにおいて、特に、この特許文献１においては、送信側装置のデータ送信時、送信側出力部に設けられた終端抵抗を伝送線路から分離し、受信側の終端抵抗にのみ電流を供給して、データ転送時の消費電力を低減することを図る。
【０００６】
特許文献２に示される構成においては、送信データの遷移に応答してワンショットのパルス信号を生成し、このパルス信号をＮＲＺ（ノンリターン・ツー・ゼロ）方式に従って伝達する。送信側において差動信号伝送路に直列に抵抗素子を配置し、かつ送信側および受信側それぞれに、差動信号線対の間に抵抗素子（終端抵抗素子）を接続する。データ伝送時、送信側の直列抵抗と終端抵抗との分圧により、小振幅信号を伝達する。信号伝送時において、１、０、−１の３値差動信号をデータ信号の立上がりおよび立下がりを識別するために転送する。受信側において、この３値差動信号からもとのパルス信号、すなわち送信データを復元する。この送信側の直列抵抗と終端抵抗との分圧により小振幅信号を伝達し、また、信号パターンに直流変動分を含まない信号を伝達することにより、線間容量の充放電および受信側での信号識別レベルに直流シフトが生じるのを防止し、長距離信号伝送路を高速でデータ転送することを図る。
【０００７】
特許文献３は、信号伝送路をツイスト線対で構成し、このツイスト線を、送信側において終端し、受信側においてツイスト線間に抵抗素子を接続する。この特許文献３は、伝送線路を介して流れる電流は、終端抵抗と受信側のツイスト線間の抵抗の並列抵抗により決定されることを利用して、データ転送時の電流消費を低減することを図る。また、受信側の差動線対間の抵抗素子により、受信側における電流信号の変化速度を速くし、高速の信号伝送を実現することを図る。
【特許文献１】特開２０００−５９４４３号公報
【特許文献２】特開平６−１０４９３６号公報
【特許文献３】特開平３−２０９８２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前述の特許文献１から３いずれにおいても、伝送線路の特性インピーダンスと一致する抵抗値の終端抵抗を配置し、伝送線路のインピーダンス不整合に起因する反射波の発生を防止することを図っている。すなわち、終端抵抗と伝送線路とのインピーダンスが一致していることを前提としている。
【０００９】
特許文献１に示される構成において、終端抵抗はモジュール（チップ）内に内蔵されている。したがって、製造工程のバラツキにより終端抵抗の抵抗値が変動した場合、伝送線路のインピーダンス不整合が生じ、反射波による信号品質の劣化の問題が生じる。この特許文献１は、製造パラメータの変動に起因する内部終端抵抗の抵抗値のバラツキの問題について何ら考慮していない。
【００１０】
特許文献２は、終端抵抗および振幅制限用の直列抵抗として、すべて外付け（装置の外部に接続される）の抵抗素子を利用する。このような外付け抵抗素子として個別素子を利用する場合、その抵抗値は、ある範囲内でバラツキがある。したがって、この特許文献２に示される構成においても、抵抗値のバラツキによるインピーダンス不整合の問題が生じる。また、信号振幅を、直列抵抗と終端抵抗との分圧回路により決定している。したがって、直列抵抗の抵抗値が変動した場合、受信側における信号振幅が変化し、受信側入力回路の動作マージンが変化するという問題が生じる。この特許文献２も、抵抗値のバラツキの問題について何ら考慮していない。
【００１１】
特許文献３は、集積回路装置内の回路セル間で信号を差動信号の形で伝送する。したがって、伝送線路の終端抵抗の抵抗値が製造パラメータのバラツキによりばらついた場合、伝送線路のインピーダンス不整合の問題が発生する。また、送信側の終端抵抗と受信側における差動信号線間の抵抗の分圧により、受信信号振幅を設定している。したがって、抵抗値がばらついた場合、同様信号振幅が変化する。特許文献３においても、信号伝送路と終端抵抗とにおいてインピーダンス整合が確立されていることを前提としており、製造時のパラメータのバラツキによる抵抗値のバラツキの問題については、何ら考慮していない。
【００１２】
それゆえ、この発明の目的は、送信側終端抵抗内蔵時においても、確実に一定振幅の差動信号を反射波を生じさせることなく伝送することのできる信号伝送装置を提供することである。
【００１３】
この発明の他の目的は、送信側終端抵抗の抵抗値のバラツキの影響を受けることなく正確に小振幅の信号を反射波を生じさせることなく伝送することの出来る信号伝送装置を提供することである。
【課題を解決するための手段】
【００１４】
この発明の第１の観点に係る信号伝送装置は、差動信号線対に結合される差動信号出力ノード対と、この差動信号出力ノード対の間に結合される第１の抵抗素子と、電流供給回路と、この電流供給回路の電流を動作電流として受け、与えられた信号に従って差動信号出力ノードを駆動するドライブ段と、電流供給回路が供給する電流を外部的に調整する外部調整ノードに接続され、この電流供給回路が供給する電流を内部的に調整する第２の抵抗素子を含む。
【００１５】
この発明の別の観点に従う信号伝送装置は、与えられた信号に従って差動出力ノードを駆動するドライブ段と、このドライブ段へ動作電流を供給する第１の電流源と、第２の電流源と、第１の抵抗素子と、第２の電流源が供給する電流量を調整するための第２の抵抗素子と、与えられた信号に従って第２の電流源からの供給電流をドライブ段に供給しかつ第１の抵抗素子を差動信号出力ノードの間に接続する制御回路を含む。
【００１６】
送信側ドライブ段の動作電流を第２の抵抗素子で調整する。第１および第２の抵抗素子は同一半導体チップ上の近傍領域に形成される。従って、製造時のパラメータのバラツキにより送信側終端抵抗の抵抗値がばらついても、同じバラツキが、第２の抵抗素子においても生じる。外部抵抗素子は受信側終端抵抗を流れる電流に対応する電流量を決定し、第２の抵抗素子により第１の抵抗素子を流れる電流量が決定される。この外付け抵抗と第２の抵抗素子の抵抗比に応じた比で電流が受信側終端抵抗と第１の抵抗素子に流れる。従って、第１の抵抗素子のバラツキと同様のバラツキが第２の抵抗素子に生じるため、第１の抵抗素子の抵抗値のバラツキの影響を相殺する様にドライブ段の駆動電流を調整することができ、応じて受信側へ一定の電流を供給することができる。これにより、送信側終端抵抗の抵抗値のバラツキの影響を相殺して、確実に反射波を抑制して一定振幅の信号を送信することが出来る。
【００１７】
また、所定期間のみ、ドライブ段へ動作電流を供給することにより、消費電流を低減することができる。
【発明の効果】
【００１８】
信号伝送装置の差動信号出力ノード間に抵抗素子を接続し、かつこの抵抗素子と同一半導体チップ上に、受信側終端抵抗への供給電流を設定する抵抗素子と並列に電流供給回路に抵抗素子を接続するように構成する。したがって、差動伝送線路のインピーダンスが受信側終端抵抗の抵抗値と整合しない場合においても、この差動伝送線路の送信側および受信側に同一振幅の差動電圧を生成することができ、反射波を生じさせることなく信号／データを正確に伝送することができる。
【００１９】
また、反射波吸収用の抵抗素子およびこの抵抗素子の供給電流を設定する抵抗素子を同一半導体チップ上に集積化しており、製造パラメータのバラツキが生じても、同じ方向に抵抗値がばらつき、製造パラメータのバラツキが生じても、所定の抵抗比を維持して、正確に、反射波吸収用抵抗素子および受信側終端抵抗に、同一の差動電圧が生じるようにその供給電流を設定することができる。
【００２０】
また、信号／データ転送時、信号／データの遷移に応答して所定期間のみドライブ回路へ反射波吸収用抵抗素子への供給電流を供給し、かつこの反射波吸収用の抵抗素子を差動信号出力端子間に接続している。したがって、必要期間のみ、この反射波吸収のための電流が消費され、消費電流を低減することができる。
【発明を実施するための最良の形態】
【００２１】
［実施の形態１］
図１は、この発明の実施の形態１に従う信号伝送装置の構成を示す図である。図１において、信号伝送装置１は、ＬＶＤＳケーブル（差動信号伝送路）５を介して受信ユニット１０に接続される。このＬＶＤＳケーブル５は、差動信号線ＧＬａおよびＧＬｂを含み、この信号伝送装置１からの差動端子（Ｄ＋，Ｄ−）を介して転送される差動信号を受信ユニット１０へ伝送する。信号伝送装置１は、半導体チップ上に集積化される。
【００２２】
信号伝送装置１は、信号伝送時ＬＶＤＳケーブル５へ供給される電流を供給する電流供給回路２０と、電流供給回路２０から電流を供給され、入力信号（データ）ＩＮに従って、ＬＶＤＳケーブル５へ電流を供給するドライブ回路３０と、この信号伝送装置１の出力ノード（差動端子Ｄ＋、Ｄ−）の間に接続される抵抗素子Ｒ３と、電流供給回路２０が供給する電流量を調整する抵抗素子Ｒ４を含む。抵抗素子Ｒ３およびＲ４は、信号伝送装置１が形成される半導体チップ上に集積化される。
【００２３】
受信ユニット１０の入力部においては、差動信号線ＧＬａおよびＧＬｂの間に終端抵抗Ｒ２が接続される。この終端抵抗Ｒ２を介して流れる電流Ｉ２を、電流供給回路２０が供給するように、信号伝送装置１の調整ノードＳ２において、抵抗素子Ｒ１が抵抗素子Ｒ４と並列に接続される。抵抗素子Ｒ１は、信号伝送装置１が形成される半導体チップ外部に接続される外付け抵抗である。一方、抵抗素子Ｒ４は、抵抗素子Ｒ３を介して流れる電流Ｉ３を電流供給回路２０が供給するようにチップ内部に設けられる。したがって、これらの抵抗素子Ｒ１およびＲ４の抵抗値の比は、抵抗素子Ｒ２およびＲ３の抵抗値の比に等しくなるように設定される。これにより、抵抗素子Ｒ１およびＲ４を流れる電流の比を、抵抗素子Ｒ２およびＲ３を流れる電流の比に等しくする。
【００２４】
電流供給回路２０は、基準電圧ＶＢＧＲを発生する基準電圧発生回路（バンドギャップリファレンス）回路ＢＧＲと、ノードＳ２上の電圧ＶＦＢと基準電圧ＶＢＧＲとを差動増幅する差動増幅器ＡＭＰと、差動増幅器ＡＭＰの出力信号に従ってそのコンダクタンスが調整されてノードＳ１とノードＳ２との間に電流を流すＮチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）ＴＲ１と、電源ノードとノードＳ１の間に接続されかつそのゲートがノードＳ１に接続されるＰチャネルＭＯＳトランジスタＴＲ２と、電源ノードとドライブ回路３０の動作電源ノードＳ３の間に接続されかつそのゲートがノードＳ１に接続されるＰチャネルＭＯＳトランジスタＴＲ３を含む。
【００２５】
ＭＯＳトランジスタＴＲ２およびＴＲ３のサイズ（チャネル幅とチャネル長の比）の比は、１：ｋに設定される。これらのＭＯＳトランジスタＴＲ２およびＴＲ３は、カレントミラー回路を構成しており、したがって、ＭＯＳトランジスタＴＲ３には、ＭＯＳトランジスタＴＲ２を流れる電流のｋ倍の電流が流れる。
【００２６】
電流供給回路２０において、差動増幅器ＡＭＰは、ノードＳ２上の電圧ＶＦＢと基準電圧ＶＢＧＲと比較する。基準電圧ＶＢＧＲが、ノードＳ２上の電圧ＶＦＢよりも高い場合には、この差動増幅器ＡＭＰは、ハイレベルの信号を出力し、ＭＯＳトランジスタＴＲ１のコンダクタンスを大きくし、ノードＳ１からノードＳ２へ流れる電流を増大させ、電圧ＶＦＢの電圧レベルを上昇させる。一方、ノードＳ２上の電圧ＶＦＢが基準電圧ＶＢＧＲよりも高い場合には、差動増幅器ＡＭＰは、ローレベルの信号を出力し、このＭＯＳトランジスタＴＲ１のコンダクタンスを小さくし、ノードＳ１からノードＳ２への供給電流を低減する（または停止する）。
【００２７】
この差動増幅器ＡＭＰは、従って、ノードＳ２上の電圧ＶＦＢが基準電圧ＶＢＧＲと等しくなるように、このＭＯＳトランジスタＴＲ１を介して流れる電流量を調整する。
【００２８】
ＭＯＳトランジスタＴＲ１を流れる電流Ｉｒは、抵抗素子Ｒ１およびＲ４に供給される。抵抗素子Ｒ１およびＲ４の抵抗値の比が、抵抗素子Ｒ２およびＲ３の抵抗値の比に等しくなるように、これらの抵抗素子Ｒ１およびＲ４の抵抗値が設定される。ノードＳ２上の電圧ＶＦＢは、抵抗素子Ｒ１およびＲ４の合成抵抗をＲ１／／Ｒ４で表わすと、次式で与えられる。
【００２９】
ＶＦＢ＝Ｉｒ・（Ｒ１／／Ｒ４）
電圧ＶＦＢは、基準電圧ＶＢＧＲに等しくなるようにその電圧レベルが調整される。抵抗素子Ｒ１およびＲ４の抵抗値は固定されている。したがって、このＭＯＳトランジスタＴＲ１を介して流れる電流Ｉｒは、安定化時、一定の大きさの電流となる。
【００３０】
このＭＯＳトランジスタＴｒ１を介して流れる電流Ｉｒは、ＭＯＳトランジスタＴＲ２より供給される。したがって、ＭＯＳトランジスタＴＲ３が供給する電流は、ｋ・Ｉｒとなる。ＭＯＳトランジスタＴＲ３により、抵抗素子Ｒ２およびＲ３をそれぞれ流れる電流Ｉ２およびＩ３が供給される。したがって、ＭＯＳトランジスタＴｒ３には、電流（Ｉ２＋Ｉ３）が流れ、ＭＯＳトランジスタＴＲ２には、電流（Ｉ２／ｋ＋Ｉ３／ｋ）が流れる。
【００３１】
ドライブ回路３０は、動作電源ノードＳ３とノードＳ４の間に接続されかつそのゲートにインバータＩＵを介して信号ＩＮを受けるＰチャネルＭＯＳトランジスタＴＲ４と、動作電源ノードＳ３とノードＳ５の間に接続されかつ信号ＩＮをバッファＢＦを介してゲートに受けるＰチャネルＭＯＳトランジスタＴＲ５と、ノードＳ４およびＳ６の間に接続されかつそのゲートにインバータＩＶの出力信号を受けるＮチャネルＭＯＳトランジスタＴＲ６と、ノードＳ５およびＳ６の間に接続されかつそのゲートにバッファＢＦの出力信号を受けるＮチャネルＭＯＳトランジスタＴＲ７と、ノードＳ６と接地ノードの間に接続される抵抗素子Ｒ５を含む。抵抗素子Ｒ５は、このドライブ回路３０の出力信号振幅を制限する。ｋＳ４およびＳ５が、それぞれ、電流源差動端子Ｄ；およびＤ−に接続される。
【００３２】
信号ＩＮがＨレベル（論理ハイレベル）のときには、インバータＩＶの出力信号がＬレベル（論理ローレベル）となり、バッファ回路ＧＦの出力信号はＨレベルであり、ＭＯＳトランジスタＴＲ４およびＴＲ７がオン状態、ＭＯＳトランジスタＴｒ５およびＴＲ７がオフ状態となる。したがって、ＭＯＳトランジスタＴＲ４はノードＳ４およびノードＤ＋を介して電流供給回路２０からの電流がＬＶＤＳケーブル５を介して受信ユニット１０へ転送される。
【００３３】
このＬＶＤＳケーブル５の差動信号線ＧＬａを介して流れる電流は、受信ユニット１０側の終端抵抗Ｒ２および差動信号線ＧＬｂを介して出力端子Ｄ−へ流れる。このとき、また電流源差動端子Ｄ＋およびＤ−間の抵抗素子Ｒ３を電流Ｉ３が流れる。ＬＶＤＳケーブル５の信号線ＧＬａおよびＧＬｂに、並列に抵抗素子Ｒ３およびＲ２が接続される。
【００３４】
ドライブ回路３０による電流源差動端子Ｄ＋、Ｄ−駆動時において、電流供給回路２０においては、抵抗素子Ｒ２およびＲ３を流れる電流量は、ＭＯＳトランジスタＴＲ２およびＴＲ１を介して抵抗素子Ｒ１およびＲ４に流れる電流Ｉｒにより決定される。抵抗素子Ｒ１おＲ４の抵抗値は、抵抗素子Ｒ２およびＲ３の抵抗値の比に等しい。したがって、これらの抵抗素子Ｒ１およびＲ４を流れる電流の比は、抵抗素子Ｒ２およびＲ３を流れる電流の比に等しい。したがって、抵抗素子Ｒ１には、電流Ｉ２／ｋが流れ、抵抗素子Ｒ４には、電流Ｉ３／ｋが流れる。抵抗素子Ｒ１およびＲ４の抵抗値と電流との間に次式（１）が成立する。
【００３５】
Ｒ１（Ｉ２／ｋ）＝Ｒ４（Ｉ３／ｋ）＝ＶＦＢ＝ＶＢＧＲ  …  （１）
上式（１）から、次式（２）が得られる。
【００３６】
Ｉ２：Ｉ３＝Ｒ４：Ｒ１＝Ｒ３：Ｒ２  …  （２）
従って、伝送路両端の終端抵抗Ｒ３およびＲ２において、次式（３）が成立し、終端抵抗Ｒ３およびＲ２の両端電圧は等しくなる。
【００３７】
Ｉ３・Ｒ３＝Ｉ２・Ｒ２  …  （３）
従って、終端抵抗Ｒ２およびＲ３の両端電圧が、等しくなり、ＬＶＤＳケーブル５のインピーダンスが規定値と異なり、終端抵抗Ｒ２とＬＶＤＳケーブル５のインピーダンスが不整合であっても、受信ユニット１０からの反射波を抵抗素子Ｒ３を流れる電流Ｉ３により吸収することが出来、送信側および受信側において同一振幅の信号が転送される。従って、電流源差動端子Ｄ＋およびＤ−間の電圧ＶＯＤは、反射波の影響を受けない一定の電圧レベルとなり、信号伝送路のインピーダンス不整合による信号品質の劣化を防止することができる。
【００３８】
また、この抵抗素子Ｒ３およびＲ４を信号伝送装置１内に集積化し、また、抵抗素子Ｒ３およびＲ４は、同一材料で構成し、かつ同一製造工程で作製する。抵抗素子Ｒ３の抵抗値が、製造工程においてばらついても、同様の抵抗値のバラツキが、抵抗素子Ｒ４において生じる。抵抗素子Ｒ２およびＲ３の抵抗値の比は、抵抗素子Ｒ１およびＲ４の抵抗値の比で表わされ、その抵抗比が維持される。従って、抵抗素子Ｒ２およびＲ３を流れる電流の比を、抵抗素子Ｒ１およびＲ４を流れる電流の比に維持することができ、製造工程時のパラメータのバラツキによる抵抗値の変動の影響を相殺することができ、抵抗値のバラツキの差動電圧ＶＯＤに及ぼす影響を相殺することができる。
【００３９】
従って、製造工程のパラメータのバラツキの影響を受けることなく、電流源差動端子Ｄ＋およびＤ−間の電圧ＶＯＤを一定電圧レベルに維持することができる。また、受信ユニット１０においても、抵抗素子Ｒ２の両端間の電圧を一定電圧レベルに維持することができ、反射波を抑制して、正確な信号伝送を実現することができる。
【００４０】
以上のように、この発明の実施の形態１に従えば、差動信号を伝達する信号伝送装置の差動出力ノード間に抵抗素子を配置し、かつこの差動信号電流源の供給電流を調整する抵抗素子を、この信号伝達装置内に集積化しており、プロセスのバラツキに起因する差動出力電圧の変動を抑制することができ、安定に一定の振幅の差動信号を伝送することができる。
【００４１】
［実施の形態２］
図２は、この発明の実施の形態２に従う信号伝送装置の構成を示す図である。この図２に示す信号伝送装置１の構成は、以下の点が、図１に示す信号伝送装置１と異なっている。すなわち、電流源差動端子Ｄ＋およびＤ−の間に、スイッチングトランジスタＳＷ１ａおよび抵抗素子Ｒ３が直列に接続され、また、抵抗素子Ｒ４がスイッチング素子ＳＷ１ｂを介してノードＳ２に接続される。これらのスイッチング素子ＳＷ１ａおよびＳＷ１ｂは、制御回路４０によりその導通／非導通が制御される。図２に示す信号伝送装置の他の構成は、図１に示す信号伝送装置の構成と同じであり、対応する部分には同一参照番号を付しその詳細説明は省略する。
【００４２】
スイッチング素子ＳＷ１ａおよびＳＷ１ｂは、それぞれ、一例としてＮチャネルＭＯＳトランジスタで構成され、導通時のチャネル抵抗（オン抵抗）は、抵抗素子Ｒ３およびＲ４の抵抗値に較べて十分小さい値を有するか、または、抵抗素子Ｒ３およびＲ４の抵抗値が、これらのスイッチング素子ＳＷ１ａおよびＳＷ１ｂのオン抵抗を考慮して決定される。抵抗素子Ｒ１からＲ４の経路の抵抗値の関係は、実施の形態１の場合と同じである。電流源差動端子Ｄ＋、Ｄ−の間の茶道電圧ＶＯＤと同じ振幅の電圧が、受信側終端抵抗Ｒ２の両端に生じる。
【００４３】
この関係を満たすことにより、スイッチング素子ＳＷ１ａおよびＳＷ１ｂの導通時、抵抗素子Ｒ３を介して流れる電流Ｉ３に対応する電流Ｉ３／ｋが、抵抗素子Ｒ４を介して流れる。また、終端抵抗Ｒ２を介して流れる電流Ｉ２に対応する電流Ｉ２／ｋが、抵抗素子Ｒ１を介して流れる。
【００４４】
これらのスイッチング素子ＳＷ１ａおよびＳＥ１ｂの非導通時、信号伝送装置１において電流源差動端子Ｄ＋およびＤ−間の電流経路が遮断されまた抵抗素子Ｒ４に対する電流供給経路が遮断される。この場合には、電流供給回路２０からの供給電流Ｉ２は、受信ユニット１０側に設けられた終端抵抗Ｒ２を介して流れる。したがって、電流供給回路２０の供給電流量を低減でき、応じて信号伝送装置の消費電流を低減することができる。
【００４５】
この信号伝送装置１は、さまざまなシステムに適用される。ＬＶＤＳケーブル５の伝送線路長が短い場合には、インピーダンス不整合が生じていても、発生する反射波は小さく、また反射波が発生する可能性も小さい。したがって、この場合には、抵抗素子Ｒ３を用いて反射波を吸収することは特に要求されない。このような用途に対しては、制御回路４０によりスイッチング素子ＳＷ１ａおよびＳＷ１ｂを非導通状態に設定する。
【００４６】
この制御回路４０は、レジスタ回路などの、電気的に制御信号を格納する回路で構成されてもよく、またはヒューズ素子などにより、その出力信号の電圧レベルが固定的に設定される構成であってもよい。また、この制御回路４０は、特定のボンディングパッドの電位を設定することによりその出力信号の電圧レベルが設定されてもよく、また、マスク配線で構成されてもよい。
【００４７】
また、この制御回路４０は、反射波の影響が小さい低速データ転送時にスイッチング素子ＳＷ１ａおよびＳＷ１ｂを非導通状態に設定し、高速データ転送時に、スイッチング素子ＳＷ１ａおよびＳＷ１ｂを導通状態に設定して、反射波の影響を確実に防止するように構成されてもよい。この場合には、データ転送モードに応じて制御回路４０の出力するスイッチ制御信号の電圧レベルが設定される。
【００４８】
以上のように、この発明の実施の形態２に従えば、送信側終端用（反射波吸収用）の抵抗素子と直列にスイッチング素子を接続し、また、この抵抗素子に対する電流を供給する抵抗素子にも同様スイッチング素子を設け、これらのスイッチング素子を選択的に導通／非導通状態に設定している。したがって反射波の発生が小さい環境において低消費電流で信号／データの転送を行なうことができ、また、反射波の発生が大きい動作環境において、確実に、反射波の発生を抑制することができる。
【００４９】
［実施の形態３］
図３は、この発明の実施の形態３に従う信号伝送装置の構成を示す図である。この図３に示す信号伝送装置１は、以下の点で、その構成が図２に示す信号伝送装置と異なる。すなわち、電流源差動端子Ｄ＋，Ｄ−の間に、スイッチング素子ＳＷ１ａおよび抵抗素子Ｒ３と並列に、スイッチング素子ＳＷ２ａおよび抵抗素子Ｒ６の直列体が接続される。電流供給回路２０の電流量調整ノードＳ２と接地ノードの間に、スイッチング素子ＳＷ１ｂおよび抵抗素子Ｒ４と並列に、スイッチング素子ＳＷ２ｂおよび抵抗素子Ｒ７が接続される。スイッチング素子ＳＷ１ａおよびＳＷ１ｂが制御回路４２により、それらの導通／非導通が制御され、スイッチング素子ＳＷ２ａおよびＳＷ２ｂが、制御回路４４によりそれらの導通／非導通が制御される。
【００５０】
抵抗素子Ｒ２、Ｒ３およびＲ６の抵抗値の比は、対応のスイッチング素子のオン抵抗が無視することが出来る場合、抵抗素子Ｒ１、Ｒ４およびＲ７の抵抗値の比に等しくなるように設定される。すなわち、Ｒ２：Ｒ３：Ｒ６＝Ｒ１：Ｒ４：Ｒ７の関係が満たされる。これらのスイッチング素子のオン抵抗を無視することができない場合には、抵抗素子Ｒ１−Ｒ４、Ｒ６、Ｒ７の抵抗値が、スイッチング素子ＳＷ１ａ、ＳＷ２ａ、ＳＷ１ｂ、ＳＷ２ｂのオン抵抗を考慮して、各抵抗素子とスイッチング素子の直列体または抵抗素子の電流経路の電圧降下が、同じとなるように設定される。
【００５１】
電流供給回路２０においては、電流量調整ノードＳ２に、スイッチング素子ＷＳ１ｂおよびＳＷ２ｂの導通時、抵抗素子Ｒ１、Ｒ４およびＲ７が並列に接続される。したがって、ＭＯＳトランジスタＴＲ２には、最大、Ｉ２／ｋ＋Ｉ３／ｋ＋Ｉ６／ｋの電流が流れ、応じて、ＭＯＳトランジスタＴＲ３は、最大、電流Ｉ２＋Ｉ３＋Ｉ６を供給する。
【００５２】
スイッチング素子ＳＷ１ａおよびＳＷ１ｂは、一例として、ＮチャネルＭＯＳトランジスタで構成され、導通時のチャネル抵抗が互いに等しく設定され、また、スイッチング素子ＳＷ２ａおよびＳＷ２ｂも、ＮチャネルＭＯＳトランジスタで構成され、その導通時のチャネル抵抗は互いに等しく設定される。
【００５３】
抵抗素子Ｒ２、Ｒ３およびＲ６の抵抗（スイッチング素子のオン抵抗を含む）の比を、抵抗素子Ｒ１、Ｒ４およびＲ７の抵抗（スイッチング素子のオン抵抗を含む）の比に等しく設定することにより、抵抗素子Ｒ１、Ｒ４およびＲ７に、抵抗素子Ｒ２、Ｒ３、Ｒ６をそれぞれ流れる電流Ｉ２、Ｉ３、Ｉ６に対応する電流Ｉ２／ｋ，Ｉ３／ｋおよびＩ６／ｋを流すことができる。これにより、スイッチング素子ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａおよびＳＷ２ｂの導通時、確実に、これらの抵抗素子Ｒ２、Ｒ３およびＲ６に同じ電圧降下を生じさせることができる。
【００５４】
この図３に示す信号伝送装置の他の構成は、図２に示す信号伝送装置の構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
【００５５】
ＬＶＤＳケーブル５と終端抵抗Ｒ２の整合が取れず、反射波が発生する場合、制御回路４２および４４により、スイッチング素子ＳＷ１ａおよびＳＷ２ａを選択的に導通状態に設定する。ＬＶＤＳケーブル５における反射波が大きい場合には、スイッチング素子ＳＷ１ａおよびＳＷ２ａをともに導通状態に設定し、電流源差動端子Ｄ＋およびＤ−の間に抵抗素子Ｒ３およびＲ６を接続し、反射波吸収能力を大きくする（駆動電流量を大きくする）。このとき、スイッチング素子ＳＷ１ｂおよびＳＷ２ｂもともに導通状態となるため、確実に、抵抗素子Ｒ３およびＲ６に電流を供給して、同じ大きさの電圧降下を抵抗素子Ｒ３およびＲ６に生じさせることができる。
【００５６】
反射波があまり大きくない場合には、スイッチング素子ＳＷ１ａおよびＳＷ２ａの一方を導通状態、他方を非導通状態に設定し、抵抗素子Ｒ３およびＲ６の一方を電流源差動端子Ｄ＋およびＤ−の間に接続する。この場合、抵抗素子Ｒ３およびＲ６を流れる電流Ｉ３およびＩ６の電流値が異なる場合、反射波の影響に応じて、より細かい精度で、確実に反射波を吸収することができる。
【００５７】
反射波の影響がほとんどない場合には、スイッチング素子ＳＷ１ａおよびＳＷ２ａをともに非導通状態に設定し、抵抗素子Ｒ３およびＲ６への電流供給を停止する。
【００５８】
制御回路４２および４４は、システム立上げ時の初期化シーケンスにおいて、図示しない中央のコントローラ（たとえばＣＰＵ）により送信信号品質をモニタして、その出力信号電圧レベルが設定されてもよい。
【００５９】
また、適用されるシステムにおいて用いられるＬＶＤＳケーブル５の種類等に応じて中央処理装置（ＣＰＵ）の制御のもとに、制御回路４２および４４にスイッチング素子導通状態制御信号が設定されてもよい。
【００６０】
また、これらの制御回路４２および４４の出力信号の論理レベルが、ヒューズプログラム回路などにより固定的に設定されてもよい。
【００６１】
なお、図３に示す構成においては、ドライブ回路３０の差動出力ノード間にスイッチング素子および抵抗素子の直列体を２つ並列に接続している。しかしながら、スイッチング素子および抵抗素子の直列体は、さらに数多く設けられてもよい。この場合、反射波吸収用抵抗と電流量調整用の抵抗において、同時に導通するスイッチング素子に接続される抵抗素子に対応する大きさの電流が流れるように、対応する抵抗素子の抵抗値が設定される（スイッチング素子のオン抵抗を含めて）。
【００６２】
以上のように、この発明の実施の形態３に従えば、複数の抵抗素子をドライブ回路の差動出力ノード間に選択的に接続するように構成しており、反射波を確実に抑制して最も信号品質のよい条件で信号／データを伝送することができる。
【００６３】
［実施の形態４］
図４は、この発明の実施の形態４に従う信号伝送装置の構成を示す図である。この図４に示す信号伝送装置は、図２に示す信号伝送装置とその構成が以下の点で異なっている。すなわち、抵抗素子Ｒ３は、その両端に設けられるスイッチング素子ＳＷ１ａおよびＳＷ１ｃを介して電流源差動端子Ｄ＋およびＤ−に結合される。抵抗素子Ｒ４は、その両端にスイッチング素子ＳＷ１ｂおよびＳＷ１ｄが直列に接続される。すなわち、抵抗素子Ｒ４の一端は、スイッチング素子ＳＷ１ｂを介してノードＳ２に接続され、抵抗素子Ｒ４の他端は、スイッチング素子ＳＷ１ｄを介して接地ノードに接続される。
【００６４】
これらのＭＯＳトランジスタＳＷ１ａおよびＳＷ１ｃは、導通時のチャネル抵抗（オン抵抗）が等しくなるように形成され、また、スイッチング素子ＳＷ１ｂおよびＳＷ１ｄは、導通時のチャネル抵抗が等しくなるように形成される。
【００６５】
抵抗素子Ｒ１−Ｒ４は、それぞれの抵抗値が、これらのスイッチング素子ＳＷ１а−ＳＷ１ｄのチャネル抵抗（オン抵抗）を考慮して、各供給電流量が実施の形態１の場合と同じとなる様に設定される。
【００６６】
この図４に示す信号伝送装置の他の構成は、図２に示す信号伝送装置の構成と同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
【００６７】
スイッチング素子ＳＷ１ａからＳＷ１ｄは、それぞれＮチャネルＭＯＳトランジスタで構成される。ＭＯＳトランジスタのオン抵抗（導通時のチャネル抵抗）は、そのゲート−ソース間電圧により決定される。ＮチャネルＭＯＳトランジスタにおいては、低電位のノードがソースノードとなる。スイッチング素子ＳＷ１ａを例にとると、端子Ｄ＋にハイレベルの信号が出力される場合、スイッチング素子ＳＷ１ａのソースノードは抵抗素子Ｒ３に接続されるノードとなる。一方、端子Ｄ＋にローレベルの信号が出力される場合には、このスイッチング素子ＳＷ１ａのソースノードは、端子Ｄ＋に接続されるノードとなる。したがって、このスイッチング素子ＷＳ１ａの導通時のゲート−ソース間電圧が異なり、応じてオン抵抗が異なる。
【００６８】
しかしながら、この図４に示すように抵抗素子Ｒ３の両端にスイッチング素子ＳＷ１ａおよびＳＷ１ｃを構成するＮチャネルＭＯＳトランジスタを接続することにより、端子Ｄ＋およびＤ−がそれぞれハイレベルおよびローレベルの信号を出力する時と端子Ｄ＋およびＤ−がそれぞれローレベルおよびハイレベルの信号を出力する時において、スイッチング素子ＳＷ１ａおよびＳＷ１ｃを構成するＮチャネルＭＯＳトランジスタのチャネル抵抗（オン抵抗）の和は一定であり、したがって、端子Ｄ＋およびＤ−間の差動電位ＶＯＤは、電流の方向に係らず、すなわち伝送データに係らず、常に一定の電位レベルに維持することができる。
【００６９】
スイッチング素子ＳＷ１ａおよびＳＷ１ｃを抵抗素子Ｒ３の両端に直列に接続するため、電流調整用の抵抗素子Ｒ４においても、その両端に、スイッチング素子ＳＷ１ｂおよびＳＷ１ｄを抵抗素子Ｒ４と直列に接続する。抵抗素子Ｒ３を流れる電流に対するスイッチング素子ＳＷ１ａおよびＳＷ１ｂのオン抵抗の影響を、抵抗素子Ｒ４を流れる電流に対して反映させる。動作時において温度などの動作環境が変動しても、また、製造工程時のパラメータのバラツキによりスイッチング素子ＳＷ１ａおよびＳＷ１ｃのオン抵抗がばらついても、スイッチング素子ＳＷ１ａおよびＳＷ１ｃのオン抵抗の変動をスイッチング素子ＳＷ１ｂおよびＳｗ１ｄに同様に生じさせることができ、正確に各電流経路の抵抗比を維持することができ、抵抗素子Ｒ４を介して流れる電流に応じた電流を抵抗素子Ｒ３に供給することができる。
【００７０】
なお、図３に示す信号伝送装置においても、抵抗素子Ｒ３、Ｒ６、Ｒ４およびＲ７のそれぞれの両端に、直列にスイッチング素子が接続されてもよい。
【００７１】
以上のように、この発明の実施の形態４に従えば、反射波吸収用の抵抗素子両端にスイッチング素子を直列に接続しまたは電流調整用の抵抗素子に対しても、対応してその両端にスイッチング素子を接続しており、出力信号の論理レベルにかかわらず、一定振幅の差動信号を正確に生成することができる。
【００７２】
［実施の形態５］
図５は、この発明の実施の形態５に従う信号伝送装置の構成を示す図である。この図５に示す信号伝送装置１においては、電流源差動端子Ｄ＋およびＤ−の間に、スイッチング素子ＳＷ１と抵抗素子Ｒ３が直列に接続される。スイッチング素子ＳＷ１は、その導通／非導通が制御回路５０からバッファ回路ＢＦＡを介して与えられる信号により制御される。
【００７３】
受信ユニット（図５には示さず）側には、終端抵抗Ｒ２が配置される。信号伝送時、これらの抵抗素子Ｒ２およびＲ３に、抵抗比に応じた電流を供給するために、電流源が別々にドライブ回路３０に対して設けられる。
【００７４】
抵抗素子Ｒ２に対する電流を供給するための電流源は、基準電圧発生回路ＢＧＲからの基準電圧ＶＢＧＲとノードＳ２ａ上の電圧ＶＦＢ１を比較する差動増幅器ＡＭＰ１と、差動増幅器ＡＭＰ１の出力信号に従ってノードＳ１ａおよびＳ２ａの間に電流を流すＮチャネルＭＯＳトランジスタＴＲ１０と、電源ノードとノードＳ１ａの間に接続されかつそのゲートがノードＳ１ａに接続されるＰチャネルＭＯＳトランジスタＴＲ１１と、電源ノードとドライブ回路３０の動作電源ノードＳ３の間に接続されかつそのゲートがノードＳ１ａに接続されるＰチャネルＭＯＳトランジスタＴＲ１２を含む。
【００７５】
ノードＳ２ａには、信号伝送装置１が形成される半導体値外部において抵抗素子Ｒ１が接続される。ＭＯＳトランジスタＴＲ１１およびＴＲ１２のサイズ（チャネル幅とチャネル長の比）は１：ｋに設定される。したがって、この電流源においては抵抗素子Ｒ１を流れる電流が、終端抵抗Ｒ２を流れる電流Ｉ２を規定するようにその抵抗値が設定される。抵抗素子Ｒ１には、電流Ｉ２／ｋが流れ、応じてＭＯＳトランジスタＴＲ１１には電流Ｉ２／ｋが流れる。カレントミラー動作により、ＭＯＳトランジスタＴＲ１２に電流Ｉ２が流れ、ドライブ回路３０へ供給される。差動増幅器ＡＭＰ１およびＭＯＳトランジスタＴＲ１０のフィードバック制御により、電圧ＶＦＢ１が基準電圧ＶＢＧＲに等しくなるように調整される動作は、実施の形態１の場合と同じであり、基準電圧ＶＢＧＲと抵抗素子Ｒ１の抵抗値とにより決定される一定の電流が、抵抗素子Ｒ１を介して流れる。
【００７６】
抵抗素子Ｒ３に対する電流Ｉ３を供給する電流源として、ノードＳ２ｂ上の電圧ＶＦＢ２と基準電圧発生回路ＢＧＲからの基準電圧ＶＢＧＲとを比較する差動増幅器ＡＭＰ２と、差動増幅器ＡＭＰ２の出力信号に従ってノードＳ１ｂとノードＳ２ｂの間に電流を流すＮチャネルＭＯＳトランジスタＴＲ１５と、電源ノードとノードＳ１ｂの間に接続されかつそのゲートがノードＳ１ｂに接続されるＰチャネルＭＯＳトランジスタＴＲ１６と、電源ノードとドライブ回路３０の動作電源ノードＳ３との間に直列に接続されるＰチャネルＭＯＳトランジスタＴＲ１７およびＴＲ１８を含む。
【００７７】
ＭＯＳトランジスタＴＲ１７のゲートは、ノードＳ１ｂに接続され、ＭＯＳトランジスタＴＲ１６およびＴＲ１７が、ミラー比ｋのカレントミラー回路を構成する。差動増幅器ＡＭＰ２およびＭＯＳトランジスタＴＲ１５によるフィードバック制御により、ＭＯＳトランジスタＴＲ１６に、基準電圧ＶＢＧＲと抵抗素子Ｒ４の抵抗値で決定される一定の電流が流れ、カレントミラー動作により、ＭＯＳトランジスタＴＲ１７に、ＭＯＳトランジスタＴＲ１６を流れる電流のｋ倍の電流が流れる。
【００７８】
抵抗素子Ｒ１からＲ４の抵抗値の比を、Ｒ１：Ｒ４＝Ｒ２：Ｒ３となる様に設定する（スイッチング素子ＳＷ１のオン抵抗を考慮する）事により、スイッチング素子ＳＷ１の導通時に抵抗素子Ｒ２およびＲ３に抵抗素子Ｒ１およびＲ４を流れる電流（Ｉ２／ｋ、Ｉ３／ｋ）に対応する大きさの電流（Ｉ２、Ｉ３）を供給することができる。
【００７９】
ＭＯＳトランジスタＴＲ１８のゲートへは、インバータＩＶＡを介して制御回路５０の出力信号が与えられる。制御回路５０は、入力信号（データ）ＩＮの変化に従って一定期間ＭＯＳトランジスタＴＲ１８およびスイッチング素子ＳＷ１を導通状態に設定する。
【００８０】
ドライブ回路３０の構成は、先の実施の形態１から５に示すドライブ回路３０の構成と同じであり、インバータＩＶおよびバッファ回路ＢＦの出力信号に従って、電流源差動端子Ｄ＋およびＤ−に電流を供給する。
【００８１】
信号／データ伝送時、インピーダンス不整合により反射波が生じる可能性のある期間のみ、ＭＯＳトランジスタＴＲ１７を介して与えられる電流Ｉ３をドライブ回路３０へ供給し、また抵抗素子Ｒ３を、電流源差動端子Ｄ＋およびＤ−の間に接続する。
【００８２】
信号／データの波形の安定時においては、ＭＯＳトランジスタＴＲ１８を非導通状態に設定し、またスイッチング素子ＳＷ１を非導通状態に設定する。この間には、ドライブ回路３０は、ＭＯＳトランジスタＴＲ１２を介して供給される電流Ｉ２を、ＬＶＤＳケーブル５の信号線ＧＬａおよびＧＬｂを介して抵抗素子Ｒ２に供給する。電流Ｉ３が供給される期間を制限することにより、消費電流を低減することができる。
【００８３】
図６は、図５に示す信号伝送装置の信号／データ伝送時の動作を示す信号波形図である。以下、図６を参照して、この図５に示す信号伝送装置の動作について説明する。
【００８４】
制御回路５０は、信号／データＩＮを受け、その変化に従って、所定の時間幅を有するワンショットのパルス信号を発生する。ドライブ回路３０の出力信号（端子Ｄ＋の電圧レベル）が上昇するとき、制御回路５０からのワンショットのパルス信号に従って、インバータＩＶＡの出力信号がＬレベルとなり、ＭＯＳトランジスタＴＲ１８が導通、ＭＯＳトランジスタＴＲ１７からの電流Ｉ３が、ドライブ回路３０の動作電源ノードＳ３へ供給される。また、このとき、バッファＢＦの出力信号がＨレベルとなり、スイッチング素子ＳＷ１が導通し、電流源差動端子Ｄ＋およびＤ−の間に抵抗素子Ｒ３が接続される。これにより、ＬＶＤＳケーブル５のインピーダンス不整合により受信ユニットの入力部において反射波が発生する可能性のある期間、抵抗素子Ｒ３を接続してこのような反射波を吸収することにより、電流源差動端子Ｄ＋およびＤ−の信号振幅を、ドライブ回路３０の出力信号に応じた状態に設定でき、応じて受信ユニットの入力端の信号波形を正確に立上げることができる。
【００８５】
また、ドライブ回路３０の出力信号の立下がり時においても、同様、逆向きの反射波が発生する可能性がある。このときも、制御回路５０が、入力信号ＩＮの遷移を検出して、その遷移に応答してワンショットのパルス信号を発生する。応じてバッファＢＦＡの出力信号がＨレベル、インバータＩＶＡの出力信号がＬレベルに所定期間設定され、抵抗素子Ｒ３がスイッチング素子ＳＷ１を介して電流源差動端子Ｄ＋およびＤ−の間に接続され、またＭＯＳトランジスタＴＲ１７からの電流Ｉ３が、ＭＯＳトランジスタＴＲ１８を介してドライブ回路３０へ供給される。これにより、抵抗素子Ｒ３およびＲ２にそれぞれ電流Ｉ３およびＩ２が供給され、受信ユニット入力部において、電流源差動端子Ｄ＋およびＤ−の差動電圧ＶＯＤと同じ振幅の電圧を生成することができ、確実に、反射波の発生を防止することができる。
【００８６】
また、ドライブ回路３０の出力信号の安定化時においては、反射波は発生しないため、この制御回路５０により、ＭＯＳトランジスタＴＲ１８およびスイッチング素子ＳＷ１が非導通状態に設定される。これにより、ＭＯＳトランジスタＴＲ１７が同様、非導通状態となり、ＭＯＳトランジスタＴＲ１７の駆動する電流を削減することができる。
【００８７】
なお、制御回路５０の構成としては、入力信号／データＩＮの遷移を検出する回路構成であればよく、たとえば、信号／データＩＮを遅延する遅延回路と、この遅延回路の出力と信号／データＩＮとを受けるＥＸＯＲゲートとで、この制御回路５０を構成することができる。
【００８８】
なお、この図５に示す構成においても、抵抗素子Ｒ３の両端に、スイッチング素子が直列に接続されてもよい。また、この抵抗素子Ｒ４は、ノードＳ２ｂに直接接続されている。したがって、スイッチング素子ＳＷ１の導通時のオン抵抗を考慮して、抵抗素子Ｒ４の抵抗値を設定する。この場合、抵抗素子Ｒ４とノードＳ２ｂの間に直列にＮチャネルＭＯＳトランジスタを接続し、そのＭＯＳトランジスタのゲートを電源ノードに接続してもよい。この場合、常時オン状態のＭＯＳトランジスタのオン抵抗により、スイッチング素子ＳＷ１の導通時のオン抵抗の電流Ｉ３に対する影響を、抵抗素子Ｒ４を介して流れる電流に反映させることが出来る。
【００８９】
以上のように、この発明の実施の形態５に従えば、送信信号／データの変化時に、一定期間のみ電流源差動端子間に抵抗素子を接続しかつドライブ回路に対してこの反射波吸収用の抵抗素子へ供給する電流を供給しており、反射波の発生を抑制しつつ消費電流を低減することができる。
【産業上の利用可能性】
【００９０】
小振幅の差動信号を伝送するインターフェイスであり、かつ受信ユニットにおいて終端抵抗が設けられるインターフェイスであれば、本発明は適用可能である。
【図面の簡単な説明】
【００９１】
【図１】この発明の実施の形態１に従う信号伝送装置の構成を示す図である。
【図２】この発明の実施の形態２に従う信号伝送装置の構成を示す図である。
【図３】この発明の実施の形態３に従う信号伝送装置の構成を示す図である。
【図４】この発明の実施の形態４に従う信号伝送装置の構成を示す図である。
【図５】この発明の実施の形態５に従う信号伝送装置の構成を示す図である。
【図６】図５に示す信号伝送装置の動作を示す信号波形図である。
【符号の説明】
【００９２】
１  信号伝送装置、２０  電流供給回路、３０  ドライブ回路、５  ＬＶＤＳケーブル、Ｒ１−Ｒ７  抵抗素子、４０  制御回路、ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａ，ＳＷ２ｂ，ＳＷ１ｃ，ＳＷ１ｄ，ＳＷ１  スイッチング素子、４２，４４，５０  制御回路、ＴＲ１−ＴＲ７，ＴＲ１０−ＴＲ１８  ＭＯＳトランジスタ。
【図１】
2005057572.tif 000003
【図２】
2005057572.tif 000004
【図３】
2005057572.tif 000005
【図４】
2005057572.tif 000006
【図５】
2005057572.tif 000007
【図６】
2005057572.tif 000008