(57)【要約】    【課題】      ホスト回路の処理能力を軽減することができ、内蔵メモリの記憶容量を減少することができる表示装置及び表示方法を提供する。    【解決手段】  液晶表示装置１０は、第１の液晶表示パネル１０１と、第１の液晶表示パネル１０１に比べて表示行数及び表示列数が少ない第２の液晶表示パネル１０２と、ゲートドライバ１０３と、ソースドライバ１０５〜１０７と、表示データ格納メモリ１０９〜１１１と、制御回路１１２とを備えている。表示データ格納メモリ１０９〜１１１は、第１の液晶表示パネル１０１の走査線１０１Ｇ上の最大表示数と第２の液晶表示パネル１０２の映像線１０２Ｓ上の最大表示数とを乗算した記憶容量を有し、表示データの読出し速度に対して表示データの書込み速度を速くすることができる。  【選択図】      図１
2005257757.tif 000002
【特許請求の範囲】
【請求項１】
第１の表示パネルと、
前記第１の表示パネルに比べて表示行数及び表示列数が少ない第２の表示パネルと、
前記第１及び第２の表示パネルの走査線を駆動するゲートドライバと、
前記第１及び第２の表示パネルの映像線に表示データを出力するソースドライバと、
前記第１の表示パネルの前記走査線上の最大表示数と前記第２の表示パネルの前記映像線上の最大表示数とを乗算した記憶容量を有し、１画面表示期間において前記ソースドライバから第１及び第２の表示パネルに前記表示データを転送する速度に対して前記表示データの書込み速度が速い表示データ格納メモリと、
前記ゲートドライバ、前記ソースドライバ及び前記表示データ格納メモリの動作を制御し、前記表示データ格納メモリに前記表示データを書き込む制御回路と、
を備えたことを特徴とする表示装置。
【請求項２】
前記制御回路に表示データを転送するホスト回路を更に備えたことを特徴とする請求項１記載の表示装置。
【請求項３】
前記制御回路は、前記表示データ格納メモリに格納された表示データを前記ソースドライバに読み出す読出しアドレス信号と、前記ホスト回路から表示データを前記表示データ格納メモリに書き込む書込みアドレス信号とを制御し、前記表示データ格納メモリを先入れ先出し回路として動作させる機能を備えたことを特徴とする請求項２記載の表示装置。
【請求項４】
前記制御回路は、前記表示データ格納メモリから読み出される表示データが空になる前に、前記ホスト回路に表示データの転送を要求する機能を備えたことを特徴とする請求項２記載の表示装置。
【請求項５】
前記制御回路は、前記第２の表示パネルのみを表示し、活性化する必要のない前記ソースドライバ及び表示データ格納メモリを停止させる機能を備えたことを特徴とする請求項２記載の表示装置。
【請求項６】
第１の表示パネルの走査線上の最大表示数と前記第１の表示パネルに比べて表示行数及び表示列数が少ない第２の表示パネルの映像線上の最大表示数とを乗算した容量において、表示データを一定の周期毎に格納する段階と、
前記一定の周期毎に格納された表示データを前記第１及び第２の表示パネルの映像線に連続的に転送する段階と、
を備えたことを特徴とする表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び表示方法に関し、特に複数の表示パネル（ディスプレイ）を有するメモリ内蔵型表示装置及び表示方法に関する。
【背景技術】
【０００２】
最近、携帯電話機、ノート型パーソナルコンピュータ等においては、２つの液晶表示パネルを有する液晶表示装置が組み込まれている。例えば、携帯電話機において、液晶表示装置は、携帯電話機の本来の機能に使用される画面サイズが大きいメイン液晶表示パネルと、日時表示、着信お知らせ表示等の付随的機能に使用されるサブ液晶表示パネルとを備えている。
【０００３】
液晶表示装置においては、ホスト回路から液晶表示ドライバに表示タイミングを考慮して表示データが転送され、この転送された表示データに基づき液晶表示パネルが表示されている。図６に示す液晶表示装置は、メイン液晶表示パネル１と、サブ液晶表示パネル２と、ゲートドライバ３と、ゲート線４と、メイン液晶表示パネル用ソースドライバ５及び７と、メイン液晶表示パネル１とサブ液晶表示パネル２とに共通の共用ソースドライバ６と、ソース線８と、ホスト回路９とを備えている。
【０００４】
ゲートドライバ３にはホスト回路９から出力されるゲートドライバ制御信号（ＧＣＯＮＴ）が入力される。ゲートドライバ３は、ゲートドライバ制御信号の入力に対応したゲート線４を選択し、メイン液晶表示パネル１及びサブ液晶表示パネル２の走査線のオン／オフ制御を行う。また、ソースドライバ５、６及び７にはホスト回路９から出力される液晶表示データ、データ制御信号及びソースドライバ制御信号（ＳＣＯＮＴ）が入力される。ソースドライバ５、６及び７は、液晶表示データ等の入力に基づき、ソース線を選択し、メイン液晶表示パネル１及びサブ液晶表示パネル２の映像線のオン／オフ制御を行う。走査線、映像線の各々のオン／オフ制御により、メイン液晶表示パネル１、サブ液晶表示パネル２に液晶表示データに基づく映像が表示される。ここで、液晶表示データは書込みデータ信号（ＷＤ）である。また、データ制御信号には、垂直同期信号（ＶＳＹＮＣ）、水平同期信号（ＨＳＹＮＣ）及びデータ有効信号（ＤＥ）が含まれる。
【０００５】
次に、メイン液晶表示パネル１の有効表示行をｍ行及び有効表示列をｎ列、サブ液晶表示パネル２の有効表示行をｉ行及び有効表示列をｊ列とする、図６に示す液晶表示装置において、その液晶表示動作を説明する。
【０００６】
メイン液晶表示パネル１及びサブ液晶表示パネル２の２つの液晶表示パネルの「１画面処理期間」は、図７に示すように、「書込みデータ信号の転送期間」に「垂直同期信号のブランキング期間（垂直同期信号のローレベル区間）」を加算した期間である。この１画面処理期間において、垂直同期信号、水平同期信号及びデータ有効信号を用いて書込みデータが転送される。書込みデータ信号は、垂直同期信号のハイレベル区間、水平同期信号のハイレベル区間かつデータ有効信号のハイレベル区間の時に転送される。合計、「ｍ＋ｉ行」分の書込みデータ信号が転送されると、一画面分のデータ転送が完了する。詳細には、図７の左下部分に拡大して示すように、サブ液晶表示パネル２においては、１行分の列数に対応したｊ個の書込みデータＤ１〜Ｄｊが、ｉ行数分、一画面処理期間内に転送される。図７の右下部分に拡大して示すように、メイン液晶表示パネル１においては、１行分の列数に対応したｎ個の書き込みデータＤ１〜Ｄｎが、ｍ行数分、１画面処理期間内に転送される。
【０００７】
垂直同期信号のローレベルからハイレベルへの信号立ち上がりから、メイン液晶表示パネル１及びサブ液晶表示パネル２の２つの液晶表示パネルの液晶表示動作が開始される。ゲートドライバ３を駆動してゲート線４を介して走査線を選択し、ソースドライバ５〜７を駆動してソース線８を介して映像線を選択し、これらにより選択された画素（ピクセル）に書込みデータ信号（表示データ）が書き込まれる。この書込みデータ信号の書き込みにより、メイン液晶表示パネル１、サブ液晶表示パネル２において、液晶表示が行われる。
【０００８】
一方、下記特許文献１には、液晶表示データを記憶するメモリを内蔵したメモリ内蔵液晶ドライバ並びに液晶ディスプレイが開示されている。このメモリ内蔵液晶ドライバにおいては、メモリに記憶された液晶表示データを液晶印加電圧に変換して液晶表示パネルに出力し、表示するように構成されており、システム動作効率を改善することができる。
【特許文献１】特開平７−６４５１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、前述のメイン液晶表示パネル１及びサブ液晶表示パネル２の２つの液晶表示パネルを備えた液晶表示装置においては、図７に示すように、１画面処理期間のほとんどすべてを使用して液晶表示データを転送し、液晶表示を行っているので、ホスト回路９の駆動負荷が重い。このため、ホスト回路９の処理能力の大半が液晶表示動作に費やされてしまい、例えば携帯電話機においては通信処理、音声処理等の別の処理をホスト回路９で実行することができない。処理能力を向上するにはホスト回路９の回路規模を増大するなどの新たなシステム設計を余儀なくされるので、液晶表示装置の製作コストが増大する。
【００１０】
一方、前述の特許文献１に記載されたメモリ内蔵液晶ドライバ並びに液晶ディスプレイは１つの液晶表示パネルを備えたことを前提としている。前述の図６に示す２つの液晶表示パネルを有する液晶表示装置においてシステム動作効率を改善する場合には、メイン液晶表示パネル１に対応した記憶容量か、又はメイン液晶表示パネル１、サブ液晶表示パネル２の各々に対応した記憶容量を有するメモリを内蔵させる必要がある。このため、液晶表示装置においては、内蔵メモリの記憶容量が増大する。大記憶容量のメモリの内蔵は液晶表示装置の製作コストの増大を招く。
【００１１】
本発明は、かかる点に鑑みてなされたものであり、ホスト回路の処理能力を軽減することができるとともに、内蔵メモリの記憶容量を減少することができる表示装置及び表示方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の表示装置は、第１の表示パネルと、前記第１の表示パネルに比べて表示行数及び表示列数が少ない第２の表示パネルと、前記第１及び第２の表示パネルの走査線を駆動するゲートドライバと、前記第１及び第２の表示パネルの映像線に表示データを出力するソースドライバと、前記第１の表示パネルの前記走査線上の最大表示数と前記第２の表示パネルの前記映像線上の最大表示数とを乗算した記憶容量を有し、１画面表示期間において前記ソースドライバから第１及び第２の表示パネルに前記表示データを転送する速度に対して前記表示データの書込み速度が速い表示データ格納メモリと、前記ゲートドライバ、前記ソースドライバ及び前記表示データ格納メモリの動作を制御し、前記表示データ格納メモリに前記表示データを書き込む制御回路とを備えた構成を採る。
【００１３】
この構成によれば、ソースドライバから第１及び第２の表示パネルに表示データを転送する速度に対して少なくとも書込み速度が速い表示データ格納メモリを備え、表示データを高速動作で一時的に格納し、第１及び第２の表示パネルに転送することができる。この結果、１画面表示期間のすべてに渡ってホスト回路から第１及び第２の表示パネルに表示データを転送することがなくなり、ホスト回路の処理能力を軽減することができる。更に、書込み速度が速い表示データ格納メモリは、１画面表示期間において繰り返し表示データの書き込み並びに読み出しができるので、第１の表示パネルの走査線上の最大表示数と第２の表示パネルの映像線上の最大表示数とを乗算した、第１の表示パネルの全表示数に対応する記憶容量に比べて少ない記憶容量に設定することができる。この結果、表示データ格納メモリの記憶容量を減少することができる。
【００１４】
本発明の表示装置は、前記制御回路に表示データを転送するホスト回路を更に備えた構成を採る。
【００１５】
この構成によれば、１画面表示期間内のすべてにおいて制御回路に表示データを転送する必要がなくなるので、ホスト回路の処理能力を軽減することができる。
【００１６】
本発明の表示装置は、前記制御回路は、前記表示データ格納メモリに格納された表示データを前記ソースドライバに読み出す読出しアドレス信号と、前記ホスト回路から表示データを前記表示データ格納メモリに書き込む書込みアドレス信号とを制御し、前記表示データ格納メモリを先入れ先出し（ＦＩＦＯ）回路として動作させる機能を備えた構成を採る。
【００１７】
この構成によれば、表示データ格納メモリを先入れ先出し回路として動作させることができるので、表示データの読出しアドレス信号が表示データの書込みアドレス信号を追い越すことを防止することができる。
【００１８】
本発明の表示装置は、前記制御回路は、前記表示データ格納メモリから読み出される表示データが空になる前に、前記ホスト回路に表示データの転送を要求する機能を備えた構成を採る。
【００１９】
この構成によれば、表示データ格納メモリから読み出される表示データが空になる前にホスト回路に表示データの転送を要求すればよいので、ホスト回路の処理能力を軽減することができる。
【００２０】
本発明の表示装置は、前記制御回路は、前記第２の表示パネルのみを表示し、活性化する必要のない前記ソースドライバ及び表示データ格納メモリを停止させる機能を備えた構成を採る。
【００２１】
この構成によれば、活性化する必要のないソースドライバ及び表示データ格納メモリを停止することができるので、ホスト回路の処理能力を軽減することができる。また、無駄な電力消費を無くすことができる。
【００２２】
本発明の表示方法は、第１の表示パネルの走査線上の最大表示数と前記第１の表示パネルに比べて表示行数及び表示列数が少ない第２の表示パネルの映像線上の最大表示数とを乗算した容量において、表示データを一定の周期毎に格納する段階と、前記一定の周期毎に格納された表示データを前記第１及び第２の表示パネルの映像線に連続的に転送する段階とを備えた構成を採る。
【００２３】
この方法によれば、１画面表示期間内において、表示データを一定の周期毎に格納することができるとともに、この格納された表示データを第１及び第２の表示パネルの映像線に連続的に転送することができるので、一定の周期毎に表示データを格納する間隔において、表示データの格納処理を停止することができる。すなわち、この表示データを格納する間隔において、ホスト回路の処理能力を軽減することができる。
【発明の効果】
【００２４】
本発明によれば、ホスト回路の処理能力を軽減することができるとともに、内蔵メモリの記憶容量を減少することができる表示装置及び表示方法を提供することができる。
【発明を実施するための最良の形態】
【００２５】
本発明の骨子は、メイン表示パネルの走査線上の最大表示数とサブ表示パネルの映像線上の最大表示数とを乗算した記憶容量を有し、格納された表示データをメイン表示パネル及びサブ表示パネルの映像線に転送する速度に対して、表示データを格納する速度が速い表示データ格納メモリを備え、表示データ格納メモリに一時的に表示データを格納し、この格納された表示データをメイン表示パネル及びサブ表示パネルの映像線に転送するようにしたことである。
【００２６】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、本実施の形態は、本発明を液晶表示装置に適用した例について説明するものである。
【００２７】
［液晶表示装置の構成］
本発明の実施の形態に係る液晶表示装置１０は、第１の液晶表示パネル（メイン液晶表示パネル）１０１と、第１の液晶表示パネル１０１に比べて表示行数及び表示列数が少ない第２の液晶表示パネル（サブ液晶表示パネル）１０２と、第１の液晶表示パネル１０１の走査線１０１Ｇ及び第２の液晶表示パネル１０２の走査線１０２Ｇを駆動するゲートドライバ１０３と、第１の液晶表示パネル１０１の映像線１０１Ｓ及び第２の液晶表示パネル１０２の映像線１０２Ｓに表示データを出力するソースドライバ１０５〜１０７と、第１の液晶表示パネル１０１の走査線１０１Ｇ上の最大表示数と第２の液晶表示パネル１０２の映像線１０２Ｓ上の最大表示数とを乗算した記憶容量を有し、１画面表示期間においてソースドライバ１０５〜１０７から第１の液晶表示パネル１０１及び第２の液晶表示パネル１０２に表示データを転送する速度に対して表示データの書き込み速度が速い表示データ格納メモリ１０９〜１１１と、ソースドライバ１０５〜１０７及び表示データ格納メモリ１０９〜１１１の動作を制御し、表示データ格納メモリ１０９〜１１１に表示データを書き込む制御回路１１２とを備えている。
【００２８】
更に、液晶表示装置１０はホスト回路１１３を備えている。なお、本実施の形態において、このホスト回路１１３は、液晶表示装置１０の内部回路として説明しているが、液晶表示装置１０の外部回路としてもよい。具体的には、例えば携帯電話機や無線通信機のメインプロセッサをホスト回路として、このホスト回路に液晶表示装置１０が接続されるようにしてもよい。
【００２９】
ホスト回路１１３は、書込みデータ信号ＷＤ、書込みアドレス信号ＷＡＤ、書込み制御信号ＷＣＯＮＴ及び垂直同期信号ＶＳＹＮＣを制御回路１１２に出力する。書込みデータ信号ＷＤは第１の液晶表示パネル１０１、第２の液晶表示パネル１０２のそれぞれにおいて液晶表示を行なう表示データである。一方、制御回路１１２は書込み要求信号ＷＲＥＱをホスト回路１１３に出力する。
【００３０】
制御回路１１２は、書込みアドレス信号ＷＡＤに基づき、表示データ格納メモリ１０９〜１１１のいずれかを選別し、表示データ格納メモリ１１０には書込みデータ信号ＷＤ１を書き込み、表示データ格納メモリ１０９には書込みデータ信号ＷＤ２を書き込み、表示データ格納メモリ１１１には書込みデータ信号ＷＤ３を書き込む。表示データ格納メモリ１１０において、格納された書込みデータ信号ＷＤ１は読出しデータ信号ＲＤ１としてソースドライバ１０６に出力される。同様に、表示データ格納メモリ１０９において、格納された書込みデータ信号ＷＤ２は読出しデータ信号ＲＤ２としてソースドライバ１０５に出力される。表示データ格納メモリ１１１において、格納された書込みデータ信号ＷＤ３は読出しデータ信号ＲＤ３としてソースドライバ１０７に出力される。この表示データ格納メモリ１０９〜１１１はＦＩＦＯ回路として動作するようになっている。表示データ格納メモリ１０９〜１１１の書込み動作を制御する書込み要求信号ＷＲＥＱは、制御回路１１２において生成され、制御回路１１２からホスト回路１１３に出力される。
【００３１】
更に、制御回路１１２は、ソースドライバ制御信号ＳＣＯＮＴをソースドライバ１０５〜１０７に出力し、ゲートドライバ制御信号ＧＣＯＮＴをゲートドライバ１０３に出力する。ゲートドライバ１０３においては、ゲートドライバ制御信号ＧＣＯＮＴの入力に応じて、ゲート線１０４を通し、第１の液晶表示パネル１０１において図１中上下方向に延在する走査線１０１Ｇ、第２の液晶表示パネル１０２において上下方向に延在する走査線１０２Ｇの各々のオン／オフ制御を行う。ソースドライバ１０５〜１０７においては、ソースドライバ制御信号ＳＣＯＮＴの入力に応じた電圧の出力を行い、ソース線１０８を通し、第１の液晶表示パネル１０１において図１中左右方向に延在する映像線１０１Ｓ、第２の液晶表示パネル１０２において左右方向に延在する映像線１０２Ｓの各々に表示データを転送する。
【００３２】
図１においては詳細に図示していないが、第１の液晶表示パネル１０１においては、オン制御された走査線１０１Ｇと表示データが転送された映像線１０１Ｓとの交差部分に配設された１画素（ピクセル）において液晶表示が行われる。同様に、第２の液晶表示パネル１０２においては、オン制御された走査線１０２Ｇと表示データが転送された映像線１０２Ｓとの交差部分に配設された１画素において液晶表示が行われる。１画面処理期間内において、第１の液晶表示パネル１０１のすべての画素が表示されるとともに、第２の液晶表示パネル１０２の画素が表示され、液晶表示がなされる。
【００３３】
また、第１の液晶表示パネル１０１及び第２の液晶表示パネル１０２の液晶表示を行う際、ゲートドライバ制御信号ＧＣＯＮＴ及びソースドライバ制御信号ＳＣＯＮＴの出力タイミングと、読出しデータ信号ＲＤ１〜ＲＤ３の出力タイミングとは垂直同期信号ＶＳＹＮＣにより制御されている。
【００３４】
本実施の形態において、表示データ格納メモリ１０９〜１１１にはスタチック型ランダムアクセスメモリ（ＳＲＡＭ）を実用的に使用することができる。ＳＲＡＭは、１画面表示期間においてソースドライバ１０５〜１０７から第１の液晶表示パネル１０１及び第２の液晶表示パネル１０２に表示データを転送する速度に対して、表示データの書込み速度が速い性能を備えている。なお、表示データ格納メモリ１０９〜１１１は、ＳＲＡＭに限定されるものではなく、表示データの書込み速度が速い性質を備えたダイナミック型ランダムアクセスメモリ（ＤＲＡＭ）を使用することができる。また、本実施の形態においては、第１の液晶表示パネル１０１及び第２の液晶表示パネル１０２に共通の表示データ格納メモリ１１０とその左右に配設された（図１中においてはその上下に配設された）表示データ格納メモリ１０９及び１１１の合計３個の表示データ格納メモリ１０９〜１１１を備えた場合について説明しているが、この個数に限定されるものではなく、１つ、２つ又は３つ以上の表示データ格納メモリを備えることができる。
【００３５】
［液晶表示装置の液晶表示動作］
次に、第１のメイン液晶表示パネル１０１の有効表示行をｍ行及び有効表示列をｎ列、第２の液晶表示パネル１０２の有効表示行をｉ行及び有効表示列をｊ列とする、図１に示す液晶表示装置１０において、その液晶表示動作を図２を用いて説明する。
【００３６】
第１の液晶表示パネル１０１及び第２の液晶表示パネル１０２の２つの液晶表示パネルの「１画面処理期間」は「表示データ（書込みデータ信号ＷＤ）の転送期間」に「垂直同期信号のブランキング期間（垂直同期信号のローレベル区間）」を加算した期間である。この１画面処理期間内において、垂直同期信号ＶＳＹＮＣと、書込みデータＷＤとを用いて表示データの転送が行われる。
【００３７】
表示データ格納メモリ１０９〜１１１は、第１の液晶表示パネル１０１の走査線１０１Ｇ上の最大表示数と第２の液晶表示パネル１０２の映像線１０２Ｓ上の最大表示数とを乗算した記憶容量を備えている。すなわち、表示データ格納メモリ１０９〜１１１は第２の液晶表示パネル１０２のｉ行分の画素数と第１の液晶表示パネル１０１のｎ列分の画素数とを乗算した記憶容量（ｉ行×ｎ列）を備えており、この記憶容量に応じた表示データを書き込むことができる。書込みデータ信号ＷＤは、第２の液晶表示パネル１０２の表示行数であるｉ行単位において、表示データ格納メモリ１０９〜１１１への書き込みを行なう。
【００３８】
本実施の形態において、ホスト回路１１３から制御回路１１２を通して表示データ格納メモリ１０９〜１１１には、ｉ行分の表示データ（書込みデータ信号ＷＤ）の転送を３回と（ｍ−２ｉ）行分の表示データの転送を１回との合計４回の転送を行い、１画面表示期間内の表示データの転送が完了するように設定されている。この１画面表示期間内において、表示データの転送（書込みデータ信号ＷＤの書き込み）は、制御回路１１２からホスト回路１１３に書込み要求信号ＷＲＥＱが出力された際に、この書込み要求信号ＷＲＥＱに基づいてホスト回路１１３から制御回路１１２を通して表示データ格納メモリ１０９〜１１１に周期的に行われている。
【００３９】
第２の液晶表示パネル１０２において、１行分の表示データの転送は、図２中、左下部分に拡大して示すように、ｊ個分の書込みデータ信号ＷＤ（Ｄ１〜Ｄｊ）の転送である。第１の液晶表示パネル１０１において、１行分の表示データの転送は、図２中、中央部分に拡大して示すように、ｎ個分の書込みデータ信号ＷＤ（Ｄ１〜Ｄｎ）の転送である。
【００４０】
表示データ格納メモリ１０９〜１１１に格納された表示データは垂直同期信号ＶＳＹＮＣが立ち上がってから読み出しを行い、ゲートドライバ１０３及びソースドライバ１０５〜１０７が駆動されると、第１の液晶表示パネル１０１及び第２の液晶表示パネル１０２において液晶表示が行われる。表示データ格納メモリ１０９〜１１１から表示データが読み出されると、表示データ格納メモリ１０９〜１１１の表示データ格納領域がある程度空いた時点で制御回路１１２からホスト回路１１３に書込み要求信号ＷＲＥＱが出力される。ホスト回路１１３においては、書込み要求信号ＷＲＥＱに基づき、表示データ格納メモリ１０９〜１１１に書込みデータ信号ＷＤを順次転送することができる。
【００４１】
表示データの転送と次の表示データの転送との間は、ホスト回路１１３から表示データ格納メモリ１０９〜１１１に表示データを転送していない。つまり、ホスト回路１１３は、表示データの転送間において、休止状態か又は別の処理を行なうことができる。
【００４２】
なお、実施の形態において、１画面表示期間内の表示データの転送回数は、この４回に限定されるものではなく、第１の液晶表示パネル１０１のサイズ（有効表示行数×有効表示列数）と第２の液晶表示パネル１０２のサイズ（有効表示行数×有効表示列数）との比により適宜変更することができる。
【００４３】
［制御回路の構成］
次に、前述の液晶表示装置１０の制御回路１１２の詳細な構成と、この制御回路１１２、表示データ格納メモリ１０９〜１１１、ソースドライバ１０５〜１０７、ゲートドライバ１０３のそれぞれの接続構成とを説明する。
【００４４】
制御回路１１２は、図３に示すように、アドレス管理部２０１と、書込み制御部２０２と、読出し制御部２０３と、ドライバ制御部２０４と、書込み要求制御部２０５と、停止制御部２０６とを備えている。
【００４５】
この制御回路１１２においては、ホスト回路１１３から書込み制御部２０２に、書込みアドレス信号ＷＡＤ、書込み制御信号ＷＣＯＮＴ及び書込みデータ信号ＷＤが入力される。書込み制御部２０２においては、表示データ格納メモリ１０９〜１１１を１つのメモリと見なした書込みアドレス信号ＷＡＤに基づき、いずれかの表示データ格納メモリ１０９〜１１１に書込みデータ信号ＷＤの書き込みを行なうかを判断する。ここで、第１の液晶表示パネル１０１と第２の液晶表示パネル１０２とにおいて共用される表示データ格納メモリ１１０に書み込みを行なうと判断された場合、書込み制御部２０２から表示データ格納メモリ１１０に書込みアドレス信号ＷＡＤ１、書込み制御信号ＷＣＯＮＴ１及び書込みデータ信号ＷＤ１が出力され、表示データ格納メモリ１１０において書込みデータ信号ＷＤ１が格納される。同様に、表示データ格納メモリ１０９に書込みを行なうと判断された場合、書込み制御部２０２から表示データ格納メモリ１０９に書込みアドレス信号ＷＡＤ２、書込み制御信号ＷＣＯＮＴ２及び書込みデータ信号ＷＤ２が出力され、表示データ格納メモリ１０９において書込みデータ信号ＷＤ２が格納される。表示データ格納メモリ１１１に書き込みを行なうと判断された場合、書込み制御部２０２から表示データ格納メモリ１１１に書込みアドレス信号ＷＡＤ３、書込み制御信号ＷＣＯＮＴ３及び書込みデータ信号ＷＤ３が出力され、表示データ格納メモリ１１１において書込みデータ信号ＷＤ３が格納される。
【００４６】
一方、制御回路１１２においては、読出し制御部２０３及びドライバ制御部２０４は垂直同期信号ＶＳＹＮＣの立ち上がりを検出する。この垂直同期信号ＶＳＹＮＣの検出に基づき、読出し制御部２０３は、表示データ格納メモリ１０９〜１１１を１つのメモリと見なした読出しアドレス信号ＲＡＤを生成する。表示データ格納メモリ１１０においては、読出し制御部２０３で生成された読出しアドレス信号ＲＡＤ１及び読出し制御信号ＲＣＯＮＴ１に基づき、格納されている表示データを読出しデータ信号ＲＤ１としてソースドライバ１０６に出力する。同様に、表示データ格納メモリ１０９においては、読出し制御部２０３で生成された読出しアドレス信号ＲＡＤ２及び読出し制御信号ＲＣＯＮＴ２に基づき、格納されている表示データを読出しデータ信号ＲＤ２としてソースドライバ１０５に出力する。表示データ格納メモリ１１１においては、読出し制御部２０３で生成された読出しアドレス信号ＲＡＤ３及び読出し制御信号ＲＣＯＮＴ３に基づき、格納されている表示データを読出しデータ信号ＲＤ３としてソースドライバ１０７に出力する。
【００４７】
ドライバ制御部２０４は、読出し制御部２０３から出力される読出しアドレス信号ＲＡＤを入力し、駆動対象となるソースドライバ１０６〜１０７のいずれか及びゲートドライバ１０３の制御を行なう。
【００４８】
アドレス管理部２０１は書込みアドレス信号ＷＡＤと読出し制御部２０３において生成された読出しアドレス信号ＲＡＤとの比較を行なう。アドレス管理部２０１において、読出しアドレス信号ＲＡＤが書込みアドレス信号ＷＡＤを追い越した場合には、読出し制御部２０３に対して読出しアドレス保持信号ＲＡＤＨを出力する。読出し制御部２０３は、アドレス保持信号ＲＡＤＨに基づき、読出しアドレスＲＡＤを出力せずに保持することができる。
【００４９】
また、アドレス管理部２０１は、図示しないがホスト回路１１３から出力されるアドレス設定信号ＡＳＥＴにより設定されたアドレスと読出し制御部２０３で生成された読出しアドレス信号ＲＡＤとを比較する。アドレス管理部２０１においては、読出しアドレス信号ＲＡＤがアドレス設定信号ＡＳＥＴに基づき設定されたアドレス信号より大きい場合、書込み通知信号ＷＲＥＰを書込み要求制御部２０５に出力する。書込み要求制御部２０５においては、この書込み通知信号ＷＲＥＰに基づき、ホスト回路１１３に書込み要求信号ＷＲＥＱを出力する。
【００５０】
停止制御部２０６にはホスト回路１１３から出力される液晶選択信号ＰＳＥＬが入力される。液晶選択信号ＰＳＥＬに基づき、停止制御部２０６は、第１の液晶表示パネル１０１及び第２の液晶表示パネル１０２の双方を使用するか、若しくは第２の液晶表示パネル１０２を使用するかの制御を行なう。第１の液晶表示パネル１０１及び第２の液晶表示パネル１０２の双方を使用する場合、停止制御部２０６は停止制御を行わない。第２の液晶表示パネル１０２のみを使用する場合、停止制御部２０６は、液晶選択信号ＰＳＥＬに基づき液晶表示状態を検知し、停止信号ＳＴＰを生成する。停止信号ＳＴＰは書込み制御部２０２、読出し制御部２０３及びドライバ制御部２０４に出力される。停止信号ＳＴＰに基づき、書込み制御部２０２及び読出し制御部２０３は表示データ格納メモリ１０９〜１１１の動作を停止させる。更に、停止信号ＳＴＰに基づき、ドライバ制御部２０４はソースドライバ１０５〜１０７を停止させる。
【００５１】
［アドレス管理部の構成］
次に、前述の制御回路１１２のアドレス管理部２０１の詳細な構成を説明する。アドレス管理部２０１は、図４に示すように、書込み読出しアドレス比較部２１１と、読出しアドレス比較部２１２と、書込みアドレス設定部２１３とを備えている。書込み読出しアドレス比較部２１１は、書込みアドレス信号ＷＡＤと読出しアドレス信号ＲＡＤとの比較を行い、読出しアドレスＲＡＤが書込みアドレスＷＡＤを追い越した場合、読出しアドレス保持信号ＲＡＤＨを読出し制御部２０３に出力する。読出し制御部２０３においては、読出しアドレス保持信号ＲＡＤＨに基づき、表示データ格納メモリ１０９〜１１１をＦＩＦＯ回路として動作させることができる。
【００５２】
書込みアドレス設定部２１３にはアドレス設定信号ＡＳＥＴが入力される。このアドレス設定信号ＡＳＥＴに基づき、書込みアドレス設定部２１３においては、アドレス設定信号ＡＳＥＴの値を設定する。読出しアドレス比較部２１２は、書込みアドレス設定部２１３において設定されたアドレス設定信号ＡＳＥＴと読出しアドレス信号ＲＡＤとを比較する。読出しアドレス信号ＲＡＤがアドレス設定信号ＡＳＥＴの値よりも大きい場合には、読出しアドレス比較部２１２は書込み通知信号ＷＲＥＰを図３に示す書込み要求制御部２０５に出力する。
【００５３】
［液晶表示装置の液晶表示方法］
次に、液晶表示装置１０の液晶表示方法を、図５を用いて簡単に説明する。
【００５４】
まず最初に、ステップＳ１に示すように、ホスト回路１１３から制御回路１１２に表示データが入力される（図１参照。）。この表示データの転送は、第１の液晶表示パネル１０１の走査線１０１Ｇ上の最大表示数と第２の液晶表示パネル１０２の映像線１０２Ｓ上の最大表示数とを乗算した容量において行われる。
【００５５】
ステップＳ２に示すように、表示データの入力に基づき、制御回路１１２は、表示データ格納メモリ１０９〜１１１に表示データを格納し（ステップＳ３）この格納された表示データを読み出す（ステップＳ４）制御を行う。更に、制御回路１１２は、ソースドライバ１０５〜１０７を制御し（ステップＳ５）、ゲートドライバ１０３を制御する（ステップＳ６）。
【００５６】
ここで、制御回路１１２に基づく表示データ格納メモリ１０９〜１１１への表示データの格納並びに格納された表示データの読み出し制御により、第１の液晶表示パネル１０１の走査線１０１Ｇ上の最大表示数と第２の液晶表示パネル１０２の映像線１０２Ｓ上の最大表示数とを乗算した容量において表示データを一定の周期毎に表示データ格納メモリ１０９〜１１１に格納することができ、この表示データ格納メモリ１０９〜１１１に格納された表示データを第１の液晶表示パネル１０１の映像線１０１Ｓ、第２の液晶表示パネル１０２の映像線１０２Ｓに連続的に転送することができる。
【００５７】
そして、ソースドライバ１０５〜１０７においてソース線１０８を介して駆動される、第１の液晶表示パネル１０１の映像線１０１Ｓと、ゲートドライバ１０３においてゲート線１０４を介して駆動される、第１の液晶表示パネル１０１の走査線１０１Ｇとの交差部分に配設された画素に表示データが転送され、ステップＳ７に示すように、第１の液晶表示パネル１０１において液晶表示が行われる。更に、第２の液晶表示パネル１０２の映像線１０２Ｓと、第２の液晶表示パネル１０２の走査線１０２Ｇとの交差部分に配設された画素に表示データが転送され、第２の液晶表示パネル１０２において液晶表示が行われる。
【００５８】
このように、本実施の形態によれば、ソースドライバ１０５〜１０７から第１の液晶表示パネル１０１及び第２の液晶表示パネル１０２に表示データを転送する速度に対して少なくとも書込み速度が速い表示データ格納メモリ１０９〜１１１を備え、表示データを高速動作で一時的に格納し、第１の液晶表示パネル１０１及び第２の液晶表示パネル１０２に転送することができる。この結果、１画面表示期間のすべてに渡ってホスト回路１１３から第１の液晶表示パネル１０１及び第２の液晶表示パネル１０２に表示データを転送することがなくなり、ホスト回路１１３の処理能力を軽減することができる。
【００５９】
更に、書込み速度が速い表示データ格納メモリ１０９〜１１１は、１画面表示期間において繰り返し表示データの書き込み並びに読み出しができるので、第１の液晶表示パネル１０１の走査線１０１Ｇ上の最大表示数と第２の液晶表示パネル１０２の映像線１０２Ｓ上の最大表示数とを乗算した、第１の液晶表示パネル１０１の全表示数に対応する記憶容量に比べて少ない記憶容量に設定することができる。この結果、表示データ格納メモリ１０９〜１１１の記憶容量を減少することができる。
【産業上の利用可能性】
【００６０】
本発明に係る表示装置及び表示方法は、ホスト回路の処理能力を軽減することができるとともに、内蔵メモリの記憶容量を減少することができるという効果を有し、特に有機エレクトロルミネッセンス（ＥＬ）ディスプレイ、プラズマディスプレイ等のディスプレイを備えた表示装置に有効である。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施の形態に係る液晶表示装置のブロック図
【図２】図１に示す液晶表示装置の液晶表示動作を説明するタイミングチャート
【図３】図１に示す液晶表示装置の制御回路、表示データ格納メモリ、ソースドライバ及びゲートドライバを示すブロック図
【図４】図３に示す制御回路のアドレス管理部のブロック図
【図５】本発明の実施の形態に係る液晶表示装置の液晶表示動作を説明するフローチャート
【図６】従来技術に係る液晶表示装置のブロック図
【図７】図６に示す液晶表示装置の液晶表示動作を説明するタイミングチャート
【符号の説明】
【００６２】
１０  液晶表示装置
１０１  第１の液晶表示パネル（メイン液晶表示パネル）
１０１Ｇ、１０２Ｇ  走査線
１０１Ｓ、１０２Ｓ  映像線
１０３  ゲートドライバ
１０４  ゲート線
１０５〜１０７  ソースドライバ
１０９〜１１１  表示データ格納メモリ
１１２  制御回路
１１３  ホスト回路
２０１  アドレス管理部
２０２  書込み制御部
２０３  読出し制御部
２０４  ドライバ制御部
２０５  書込み要求制御部
２０６  停止制御部
２１１  書込み読出しアドレス比較部
２１２  読出しアドレス比較部
２１３  書込みアドレス設定部
【図１】
2005257757.tif 000003
【図２】
2005257757.tif 000004
【図３】
2005257757.tif 000005
【図４】
2005257757.tif 000006
【図５】
2005257757.tif 000007
【図６】
2005257757.tif 000008
【図７】
2005257757.tif 000009