(57)【要約】【課題】  従来は、スタッフビットに補助信号が多重されていない場合は、データに対応するクロックが歯抜けクロックとなるため、電圧制御発振器を用いて読み出しクロックを平滑化している。このため、回路構成が複雑で高価となり、また信頼性に問題がある。【解決手段】  分離回路１は受信データから補助信号データを分離すると共に補助信号データと同じ周期の補助信号クロックを生成するが、補助信号クロックはスタッフビットに補助信号が多重されていない場合は歯抜けクロックとなる。記憶回路２は補助信号データを補助信号クロックで書き込む。受信クロックは、歯抜けの無いクロックであり、これをクロック分周回路３は分周する。クロック分周回路３から出力されるクロックは、歯抜けの無い平滑クロックであり、記憶回路２から補助信号データを読み出し、またそれを使用して補助信号クロックとして出力される。従って、電圧制御発振器を不要にできる。【選択図】            図１
2005323225.tif 000002
【特許請求の範囲】
【請求項１】
所定周期の補助信号が多重されたデータと、該データに同期した第１のクロックとからなるディジタル信号を入力として受け、前記データから前記補助信号を分離すると共に、前記補助信号と同じ前記所定周期の補助信号クロックを生成する分離手段と、
前記分離手段により分離された前記補助信号を、前記分離手段で生成された前記補助信号クロックに基づき書き込む記憶手段と、
前記ディジタル信号中の前記第１のクロックを分周して前記所定周期の第２のクロックを生成し、その第２のクロックを読み出しクロックとして前記記憶手段から前記補助信号を読み出すと共に、前記第２のクロックを補助信号クロックとして前記記憶手段を通して出力させる分周手段と
を有することを特徴とするディジタル信号処理回路。
【請求項２】
前記第１のクロックの周波数は、前記補助信号のクロック周波数の自然数倍であることを特徴とする請求項１記載のディジタル信号処理回路。
【請求項３】
前記補助信号が多重されたデータは、前記補助信号がスタッフ動作によりデータに同期多重化されており、同期化用スタッフビットに前記補助信号が多重されているタイムスロットと、多重されていないタイムスロットを有することを特徴とする請求項１又は２記載のティジタル信号処理回路。
【請求項４】
所定周期の補助信号が多重されたデータと、該データに同期した第１のクロックとからなるディジタル信号を入力として受け、前記データから前記補助信号を分離すると共に、前記補助信号と同じ前記所定周期の補助信号クロックを生成する第１のステップと、
前記第１のステップにより分離された前記補助信号を、前記第１のステップで生成された前記補助信号クロックに基づき記憶手段に書き込む第２のステップと、
前記ディジタル信号中の前記第１のクロックを分周して前記所定周期の第２のクロックを生成する第３のステップと、
前記第２のクロックを読み出しクロックとして前記記憶手段から前記補助信号を読み出すと共に、前記第２のクロックを補助信号クロックとして前記記憶手段を通して出力させる第４のステップと
を含むことを特徴とするディジタル信号処理方法。
【請求項５】
前記第１のクロックの周波数は、前記補助信号のクロック周波数の自然数倍であることを特徴とする請求項４記載のディジタル信号処理方法。
【請求項６】
前記補助信号が多重されたデータは、前記補助信号がスタッフ動作によりデータに同期多重化されており、同期化用スタッフビットに前記補助信号が多重されているタイムスロットと、多重されていないタイムスロットを有することを特徴とする請求項４又は５記載のティジタル信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディジタル信号処理回路及びディジタル信号処理方法に係り、特に補助信号がスタッフ動作によりデータに所定周期で同期多重化されたディジタル信号を受信して、補助信号を分離するディジタル通信システムにおけるディジタル信号処理回路及びディジタル信号処理方法に関する。
【背景技術】
【０００２】
図３は従来のディジタル信号処理回路の一例のブロック図を示す。この従来のディジタル信号処理回路は、分離回路１と、記憶回路２と、位相比較器１１と、電圧制御発振器１２と、クロック分周回路１３とから構成されており、デスタッフ動作を行う。ここで、一般的に知られているスタッフィング技術により補助信号を伝送する場合において、通常、伝送信号中の補助信号割り当て容量と補助信号容量は異なるため、送信側では補助信号をスタッフ動作により伝送信号に同期多重化している。受信側のディジタル信号処理回路では、受信信号から補助信号データを分離するときにデスタッフ動作を行うことが知られている（例えば、特許文献１参照）。
【０００３】
この従来のディジタル信号処理回路の動作について説明するに、送信側から伝送されてきた伝送信号は、上記のように補助信号が同期多重化されているデータとクロックとからなり、これらの伝送信号は受信されて受信データと受信クロックとして分離回路１に入力される。分離回路１は送信側で多重された受信データと受信クロックを受け、受信データ中の補助信号を分離すると共に、補助信号と同じ周期のクロックを生成して、分離した補助信号と生成したクロックを記憶回路２に入力する一方、分離した受信クロックを位相比較器１１で使用する位相比較用のクロックとして位相比較器１１に入力する。
【０００４】
位相比較器１１では分離回路１からの受信クロックとクロック分周回路１３からの後述するクロックとの位相差を検出し、その位相差に応じた位相差信号を電圧制御発振器１２に制御電圧として出力する。電圧制御発振器１２は位相比較器１１からの位相差信号に応じた周波数のクロックを発振出力して記憶回路２とクロック分周回路１３に出力する。クロック分周回路１３は電圧制御発振器１２から供給された周波数信号を分周して、位相比較器１１で分離回路１からの受信クロックと位相比較を行うためのクロックを生成して位相比較器１１へ供給する。
【０００５】
記憶回路２は、分離回路１から補助信号とクロックが入力され、入力されたクロックを書き込みクロックとして補助信号の書き込みを行う。また、記憶回路２は、電圧制御発振器１２から出力された、受信クロックに位相同期した周波数信号を読み出しクロックとして供給され、書き込まれている補助信号の読み出しを行う。これにより、記憶回路２からは受信した補助信号が読み出しクロックに同期して読み出されると共に、その補助信号のクロックも出力される。
【０００６】
ここで、従来のディジタル信号処理回路では、送信側で補助信号を同期多重化した伝送信号が受信供給されるが、その伝送信号は、伝送信号周波数と補助信号の周波数関係により、同期化用スタッフビットに補助信号が多重されているタイムスロットと多重されていないタイムスロットがある。
【０００７】
スタッフビットに補助信号が多重されていない場合は、スタッフビットには無駄ビットが挿入されているためにデータは分離できず、前タイムスロットのデータが引き続き出力される。それに伴い補助信号クロックも存在しないため、分離回路１において受信データから補助信号を分離する場合、データに対応するクロックが歯抜けクロックとなる。そこで、上記の従来のディジタル信号処理回路では、電圧制御発振器１２を用いて読み出しクロックを平滑化し、装置インタフェース及び外部デバイスに出力している。
【０００８】
【特許文献１】特開２００３−１３４０７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかるに、上記の従来のディジタル信号処理回路にはいくつかの問題がある。第１の問題点は、ディジタル信号処理回路の電圧制御発振器１２が故障すると、補助信号のデータ出力とクロック出力が停止することである。
【００１０】
第２の問題点は、回路構成が複雑になり、価格が高くなるということである。この問題が発生する原因は、電圧制御発振器１２を使用していることに起因する。
【００１１】
本発明は上記の点に鑑みなされたもので、電圧制御発振器を使用しない構成にてクロックの平滑化を行うことにより、上記課題を解決したディジタル信号処理回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明のディジタル信号処理回路は、所定周期の補助信号が多重されたデータと、データに同期した第１のクロックとからなるディジタル信号を入力として受け、データから補助信号を分離すると共に、補助信号と同じ所定周期の補助信号クロックを生成する分離手段と、分離手段により分離された補助信号を、分離手段で生成された補助信号クロックに基づき書き込む記憶手段と、ディジタル信号中の第１のクロックを分周して所定周期の第２のクロックを生成し、その第２のクロックを読み出しクロックとして記憶手段から補助信号を読み出すと共に、第２のクロックを補助信号クロックとして記憶手段を通して出力させる分周手段とを有することを特徴とする。
【００１３】
また、本発明のディジタル信号処理方法は、所定周期の補助信号が多重されたデータと、データに同期した第１のクロックとからなるディジタル信号を入力として受け、データから補助信号を分離すると共に、補助信号と同じ所定周期の補助信号クロックを生成する第１のステップと、第１のステップにより分離された補助信号を、第１のステップで生成された補助信号クロックに基づき記憶手段に書き込む第２のステップと、ディジタル信号中の第１のクロックを分周して所定周期の第２のクロックを生成する第３のステップと、第２のクロックを読み出しクロックとして記憶手段から補助信号を読み出すと共に、第２のクロックを補助信号クロックとして記憶手段を通して出力させる第４のステップとを含むことを特徴とする。
【００１４】
本発明のディジタル信号処理回路及びディジタル信号処理方法では、供給されるディジタル信号中の歯抜けの存在しない第１のクロックを分周して所定周期の第２のクロックを生成し、その第２のクロックを読み出しクロックとして記憶手段から補助信号を読み出すようにしたため、読み出しクロックとして用いられる第２のクロックを平滑クロックとして生成することができる。
【００１５】
ここで、上記の第１のクロックの周波数は、補助信号のクロック周波数の自然数倍であることを特徴とする。また、上記の補助信号が多重されたデータは、補助信号がスタッフ動作によりデータに同期多重化されており、同期化用スタッフビットに補助信号が多重されているタイムスロットと、多重されていないタイムスロットを有することを特徴とする。この発明では、伝送信号クロックに補助信号クロックの自然数倍の周波数を使用すると共に、スタッフビットのタイムスロットでデータの有無が発生する補助信号データを記憶回路に書き込み、受信伝送クロックから生成した平滑クロックを用いて、記憶回路から補助信号データを読み出すことができる。
【発明の効果】
【００１６】
本発明によれば、供給されるディジタル信号中の歯抜けの存在しない第１のクロックを分周して所定周期の第２のクロックを生成し、その第２のクロックを読み出しクロックとして記憶手段から補助信号を読み出すことにより、読み出しクロックとして用いられる第２のクロックを平滑クロックとして生成することができるため、以下の特長を有する。
【００１７】
第１の効果は、従来使用していた電圧制御発振器を使用せずに平滑クロックを生成することができるため、位相に揺らぎの無い安定した補助信号データと補助信号クロックを出力することができると共に、電圧制御発振器が故障した場合に補助信号データと補助信号クロック（第２のクロック）が停止してしまうことを防止できるので信頼性を向上することができる。
【００１８】
第２の効果は、電圧制御発振器を使用しない構成としたため、回路構成が簡略化され安価な回路を提供できる。
【発明を実施するための最良の形態】
【００１９】
次に、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明になるディジタル信号処理回路の一実施の形態のブロック図を示す。同図に示すように、本実施の形態は、分離回路１、記憶回路２及びクロック分周回路３から構成されている。クロック分周回路３は、例えば図３のクロック分周回路１３と同一構成の通常の分周回路である。
【００２０】
分離回路１は、受信データと受信クロックを入力として受け、受信データから補助信号を分離すると共に補助信号と同じ周期（例えば、６４ｋＨｚの逆数）の補助信号クロックを生成し、それらを記憶回路２に供給する。記憶回路２は分離回路１からの補助信号を分離回路１からの補助信号クロックで書き込む。
【００２１】
一方、クロック分周回路３は、受信クロックを分周して補助信号用の平滑クロックを生成し、記憶回路２に読み出しクロックとして供給し、記憶回路２から補助信号を読み出す。記憶回路２は、読み出した補助信号と平滑クロックを出力する。
【００２２】
従って、本実施の形態では、分離した補助信号を歯抜けクロックで記憶回路２に書き込み、平滑クロックで記憶回路２から補助信号を読み出すので、ゆらぎのない安定した補助信号データと補助信号クロックを出力することができる。
【００２３】
次に、図２のタイミングチャートを用いて、本実施の形態のディジタル信号処理回路の動作について更に説明する。図２（Ａ）は伝送信号から補助信号を分離する分離回路１の入力である伝送信号の受信クロック、図２（Ｂ）は分離回路１の入力である伝送信号の受信データ、図２（Ｃ）と図２（Ｅ）は分離回路１で分離した補助信号データ、図２（Ｄ）と図２（Ｆ）は、分離回路１で生成した補助信号と同じ周期の補助信号クロックを示す。
【００２４】
ここで、一般的に知られているスタッフィング技術により補助信号を伝送する場合において、伝送信号の周波数が１２.８ＭＨｚ、補助信号の周波数が６４ｋＨｚの場合を考える。通常、伝送信号中の補助信号割り当て容量と補助信号容量は異なるため、送信側では補助信号をスタッフ動作により伝送信号に同期多重化している。受信側では受信信号から補助信号データを分離するときにデスタッフ動作が行われるが、伝送信号の周波数と補助信号の周波数関係により、同期化用スタッフビットに補助信号データが多重されているタイムスロットと多重されていないタイムスロットがある。
【００２５】
同期化用スタッフビットに補助信号データが多重されている場合は、図２（Ｃ）に示すように、スタッフビットのタイムスロットから補助信号データが分離され、補助信号クロックは図２（Ｄ）に示すように、歯抜けがないクロックが生成される。しかし、スタッフビットに補助信号データが多重されていない場合（図２（Ｂ）にクロスハッチングで示すスタッフビットに補助信号が多重されていない場合）は、スタッフビットには無駄ビットが挿入されているために、補助信号データは分離できず、図２（Ｅ）に示すように、前タイムスロットの補助信号データが引き続き出力される。それに伴い、補助信号クロックも存在しないため、図２（Ｆ）に示すように、分離補助クロックはスタッフビットのタイムスロットが歯抜けた状態となる。
【００２６】
しかしながら、本実施の形態は、分離回路１の出力である補助信号データと補助信号クロックを記憶回路２に供給し、補助信号クロックで補助信号データの書き込みを行う点は従来と同様であるが、本実施の形態では、クロック分周回路３にて１２.８ＭＨｚの受信クロックを直接に２００分周して、補助信号と同じ周期の６４ｋＨｚのクロックを生成するようにしているため、受信クロック自体には歯抜けが無いので、スタッフビットに補助信号が多重されていない場合でも、クロック分周回路３からは歯抜けの無い６４ｋＨｚの平滑クロックを生成することができる。
【００２７】
本実施の形態では、この平滑クロックを用いて、記憶回路２から補助信号データの読み出しを行うと共に、その平滑クロックを記憶回路２を通して補助信号クロックとして出力する。これにより、補助信号データと補助信号クロック出力が歯抜けのない安定した状態となる。
【００２８】
このように、本実施の形態によれば、電圧制御発振器を使用しない簡単な回路構成で平滑化された補助信号データと補助信号クロックが出力可能となる。また、電圧制御発振器を使用していないことにより、回路の信頼性を高めることができる。
【００２９】
なお、上記の実施の形態では、伝送信号のクロック周波数が１２.８ＭＨｚであり、補助信号のクロック周波数は、その１／２００倍の６４ｋＨｚであるが、本発明はこれに限定されるものではなく、伝送信号のクロック周波数が補助信号のクロック周波数の自然数倍であれば、本発明を適用することができる。
【００３０】
また、上記の実施の形態では、ハードウェアの構成で説明したが、本発明は上記の実施の形態の各手段をコンピュータにより実現させるコンピュータプログラムや処理方法も含むものである。
【産業上の利用可能性】
【００３１】
本発明の利用分野として、ディジタル伝送装置のディジタル信号処理回路が挙げられる。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施の形態のブロック図である。
【図２】図１の動作説明用タイミングチャートである。
【図３】従来のディジタル信号処理回路の一例のブロック図である。
【符号の説明】
【００３３】
１  分離回路
２  記憶回路
３、１３  クロック分周回路
１１  位相比較器
１２  電圧制御発振器
【図１】
2005323225.tif 000003
【図２】
2005323225.tif 000004
【図３】
2005323225.tif 000005