(57)【要約】【課題】  ゲート絶縁膜中の不純物含有量を少なくし、かつシリコン基板にダメージを与えずにゲート絶縁膜を形成する。【解決手段】  シリコン基板１１上にシリコン酸化膜１２を形成する工程と、シリコン酸化膜１２上に金属膜１３を形成する工程と、シリコン基板１１表面を加熱し、シリコン酸化膜１２と金属膜１３とを反応させて金属シリケート薄膜１４を形成する工程と、金属膜１３をパターニングしてゲート電極を形成し、金属シリケート薄膜１４及びシリコン酸化膜１２をパターニングしてゲート絶縁膜を形成する工程とを有する。【選択図】      図１
2005150543.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に金属膜を形成する工程と、
前記シリコン基板表面を加熱し、前記シリコン酸化膜と前記金属膜とを反応させて金属シリケート薄膜を形成する工程と、
前記金属膜をパターニングしてゲート電極を形成し、前記金属シリケート薄膜及び前記シリコン酸化膜をパターニングしてゲート絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記金属シリケート薄膜を形成する工程の後に、未反応で残留した前記金属膜を窒化、炭化又はホウ化する工程を更に有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記未反応で残留した前記金属の窒化、炭化又はホウ化は、前記シリコン基板表面の一部の領域でのみ行うことを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記金属シリケート薄膜を形成する工程において、前記半導体基板表面に光を照射することで前記シリコン基板表面を加熱することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
シリコン基板と、
前記シリコン基板上に形成された金属シリケート薄膜を有するゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、前記金属シリケート薄膜を組成する金属と同種の金属を組成物として有するゲート電極とを有することを特徴とする半導体装置。
【請求項６】
前記金属シリケート薄膜は、前記シリコン基板側から前記ゲート電極側へ向かうほど前記金属の濃度が高くなることを特徴とする請求項５記載の半導体装置。
【請求項７】
シリコン基板と、
前記シリコン基板上に形成された第１の金属シリケート薄膜を有する第１のゲート絶縁膜と、
前記第１のゲート絶縁膜上に形成され、前記第１の金属シリケート薄膜を組成する金属と同種の金属からなる第１のゲート電極と、
前記シリコン基板上に形成された第２の金属シリケート薄膜を有する第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に形成され、前記第２の金属シリケート薄膜を組成する金属と同種の金属の化合物からなる第２のゲート電極とを有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート絶縁膜中の不純物含有量を少なくし、かつシリコン基板へのダメージを防ぐことができる半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路を高集積化するためには、ＭＯＳトランジスタの微細化が必要である。これに対し、現在、９０ｎｍノードと呼ばれる技術が開発中である。これは、基本デザインを９０ｎｍ、ＭＯＳトランジスタのゲート長を６５ｎｍ程度に微細化する技術である。
【０００３】
また、トランジスタの性能を向上するためには、微細化だけではなく、薄膜化も行わなければならない。しかし、ゲート絶縁膜としてシリコン酸化膜を用いた場合、膜厚が２ｎｍ以下になると直接トンネル電流が増大し、素子の消費電力が著しく増大するという問題がある。
【０００４】
そこで、近年、ゲート絶縁膜としてシリコン酸化膜に代わって高誘電体膜が用いられるようになってきた（例えば、特許文献１参照）。これにより、物理的膜厚を厚くしても電気的膜厚を薄くすることができる。そして、トンネル電流は物理的膜厚を厚くすると指数関数的に減少するため、ゲート絶縁膜として高誘電体膜を用いると、トンネル電流を抑制することができる。
【０００５】
高誘電体膜としては、Ｈｈ，Ｚｒ，Ｌａ系金属酸化物，Ｔａ２０５，ＴｉＯ２など様々なものが検討されている。しかし、金属酸化物は一般に結晶化温度が低いため、ＭＯＳトランジスタを作成する際の温度で容易に結晶化する。これは、特に、イオン注入したドーパントを活性化するために行われる１０００℃程度の熱処理で起こる。そして、ゲート絶縁膜として多結晶体を用いると、粒界に沿って不純物の拡散が起きる。従って、ゲート絶縁膜としてアモルファス材料を用いるのが好ましい。
【０００６】
誘電率は上記遷移金属酸化物に及ばないが、結晶化温度が高い材料としてシリケート（珪酸塩）が検討されている。その中でも良く研究されているのは、ジルコニウムシリケート、ハフニウムシリケート、ランクンシリケートである。これらはシリコン酸化膜と遷移金属酸化物との混合物であり、典型的なアモルファス材料であるシリコン酸化膜を含むために結晶化しにくい。その他、有望な材料としてアルミニウム酸化物とハフニウム酸化物が注目されている。
【特許文献１】特開２０００−０２２１３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
高誘電体膜からなるゲート絶縁膜の成膜方法として、原子層制御化学気相形成法（Atomic Layer Chemical Vapor Deposition）と、有機金属化合物を使用する化学気相形成法（Metal Organic Chemical Vapor Deposition）が有望な技術として広く研究されている。しかし、これらの成膜方法には、形成した膜中に原料ガスの構成元素が不純物として残留するという問題がある。不純物の量は、形成条件にもよるが、一般には１０１９〜１０２０ａｔｏｍｓ／ｃｍ３程度になる。これらの不純物がトラップや固定電荷を形成し、リーク電流の増大や経時変化など、ゲート絶縁膜の電気的特性を損なわせる原因となる。
【０００８】
膜中に不純物が残留しない成膜方法として、スパッタリングのような物理的成膜方法がある。そして、物理的成膜方法として、ゲート絶縁膜をシリコン基板に直接成膜する方法と、金属膜を形成した後に酸化してゲート絶縁膜にする方法とがある。しかし、これらの方法では、むしろシリコン基板にダメージを与えてしまう。特に後者の方法では、シリコン基板中に金属原子が拡散する可能性もあり、高品質の膜をＬＳＩのチップ全域に実現するのは困難である。
【０００９】
本発明は、上述のような課題を解決するためになされたもので、その目的は、ゲート絶縁膜中の不純物含有量を少なくし、かつシリコン基板へのダメージを防ぐことができる半導体装置及びその製造方法を得るものである。
【課題を解決するための手段】
【００１０】
本発明に係る半導体装置の製造方法は、シリコン基板上にシリコン酸化膜を形成する工程と、シリコン酸化膜上に金属膜を形成する工程と、シリコン基板表面を加熱し、シリコン酸化膜と金属膜とを反応させて金属シリケート薄膜を形成する工程と、金属膜をパターニングしてゲート電極を形成し、金属シリケート薄膜及びシリコン酸化膜をパターニングしてゲート絶縁膜を形成する工程とを有する。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１１】
本発明により、ゲート絶縁膜中の不純物含有量を少なくし、かつシリコン基板へのダメージを防ぐことができる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
本発明の実施の形態１に係る半導体装置の製造方法について図１を参照しながら説明する。まず、比抵抗が１Ωの低抵抗基板であるＰ型（１００）のシリコン基板１１を準備する。次に、シリコン基板１１上に、図１（ａ）に示すように、膜厚２ｎｍのシリコン酸化膜１２を、７５０℃での水素燃焼酸化によって形成する。
【００１３】
そして、シリコン酸化膜１２の上に、膜厚８０ｎｍのハフニウム（Ｈｆ）からなる金属膜１３をスパッタリングによって形成する。ここで、スパッタリングのように高エネルギー粒子が飛来する成膜方法であっても、シリコン基板１１の上にシリコン酸化膜１２が存在するためにシリコン基板１１にダメージは入らない。また、金属膜１３の成膜方法として、スパッタリングに限らず、無電解メッキ、蒸着などの方法を用いることができ、また、金属塩の水溶液にシリコン酸化膜１２を浸漬してもよい。
【００１４】
次に、この半導体装置を図２に示す熱処理装置に設置する。この熱処理装置は、シリコン基板１１を載せる試料台２１と、試料台２１を加熱するためのヒータ２２と、正負両電極備えた石英管にキセノンガスを封入したフラッシュランプ２３と、フラッシュランプ２３を覆うリフレクター２４と、スイッチ２５と、フラッシュランプ２３に電荷を供給するコンデンサー２６と、コンデンサー２６に蓄電するための電源２７とを有する。そして、フラッシュランプ２３は、コンデンサー２６に蓄積した電荷を瞬時に放電して発光させるもので、パルス幅は１〜２ｍｓｅｃで、主として制動放射によって発光するため発光は白色光であり、極めて短時間に物質を加熱することができる。
【００１５】
次に、試料台２１を４００℃に予備加熱する。その後に、フラッシュランプ２３からシリコン基板１１に向けて、光を尖頭出力２０Ｊ／ｃｍ２でパルス的に照射する。これにより、シリコン基板１１が瞬間的に１０００℃以上に加熱され、シリコン酸化膜１２と金属膜１３が反応する。そして、図１（ｂ）に示すように、シリコン酸化膜１２と金属膜１３の間に、誘電率の高いハフニウムシリケートからなる金属シリケート薄膜１４が形成される。
【００１６】
ここで、シリコン酸化膜にハフニウムを拡散させても金属シリケート薄膜を形成することができるが、シリコン酸化膜中の金属の濃度を上げることができない。従って、上記のようにシリコン酸化膜とハフニウムを反応させて金属シリケート薄膜１４を形成する方が、シリコン酸化膜中の金属の濃度を高くし、誘電率を向上させることができるので望ましい。なお、フラッシュランプ２３の代わりに、赤外ランプを用いることもできる。また、イオン衝撃を与えて反応を促進することもできる。
【００１７】
次に、金属膜１３上にレジスト（不図示）を形成し、露光現像によりレジストをパターニングし、このレジストをマスクして濃硫酸（８０％）を用いたウェットエッチングを行って、図１（ｃ）に示すように、金属膜１３をパターニングしてゲート電極を形成する。そして、反応性イオンエッチング等により、金属シリケート薄膜１４及びシリコン酸化膜１２をパターニングしてゲート絶縁膜を形成する。その後、酸素プラズマアッシング法によってレジストを除去する。
【００１８】
以上の工程により製造された半導体装置は、シリコン基板１１と、シリコン基板１１上に形成された金属シリケート薄膜１４を有するゲート絶縁膜と、ゲート絶縁膜上に形成され、金属シリケート薄膜１４を組成する金属と同種の金属を組成物として有するゲート電極とを有する。その後、イオン注入及び熱処理を行って、ソース・ドレイン領域を形成することで、ＭＯＳトランジスタが形成される。
【００１９】
ここで、本実施の形態に係る半導体装置の製造方法の効果を確かめるために行った実験について説明する。まず、上記の製造方法により形成された半導体装置を破断し、ビーム径１ｎｍの電界放射型電子銃を備えた透過型電子願徴鏡を用いてＥＤＸ分析を行った。その結果、金属シリケート薄膜１４において、シリコン基板１１に近い領域ではハフニウムは検出されず、逆に金属膜１３に近い領域ではハフニウムが検出された。このことから、金属シリケート薄膜１４は、シリコン基板１１側からゲート電極側へ向かうほど金属の濃度が高くなることが分かる。
【００２０】
次に、ゲート電極を接地し、基板に周波数は１ｋＨｚのプラス電圧を印加して、容量―電圧特性を測定した。その測定結果を図３に示す。ただし、図中横軸は、ゲート電極の電圧を示しており、例えば、電圧がマイナスの場合、上部の金属にマイナス電圧が印加され、基板がプラスとなる。そして、Ｐ型基板を用いているために、ゲート電極にマイナス電圧を印加した場合にシリコン基板側が蓄積層となり、ゲート絶縁膜の容量が測定される。また、フラッシュランプを照射した試料（曲線１）だけでなく、比較のために、照射していない試料（曲線２）も示している。電圧は正方向から負方向とその逆に印加したが、図から分かるようにヒステリシスは認められない。曲線２は、シリコン酸化膜１２のみの容量が測定されている。一方、曲線１は、曲線２に比べて容量が約５０％増大している。これは金属シリケート薄膜１４が形成されたことによりゲート絶縁膜の誘電率が増大したためであると考えられる。また、フラットバンド電圧には両者間で有意差が無く、形成された金属シリケート薄膜はトラップや固定電荷のない良質な膜であることがわかる。
【００２１】
次に、フラッシュランプの照射回数に対するゲート絶縁膜の容量の変化を測定した。その測定結果を図４に示す。ただし、ゲート電極の電圧は―２Ｖとした。図４より、照射回数の増大とともに容量が増大する傾向が読みとれる。これは、照射の度にシリコン酸化膜とハフニウム膜との反応が起こり、形成されるハフニウムシリケートの層が厚くなり、結果として誘電率の低いシリコン酸化膜の残存膜厚が薄くなるためと考えられる。
【００２２】
以上の実験結果からも分かるように、本発明の実施の形態に係る半導体装置の製造方法では、金属シリケート薄膜が大気に晒されて汚染されることがないため、ゲート絶縁膜中の不純物含有量を少なくし、信頼性を向上することができる。また、金属膜を形成する際に、シリコン基板がシリコン酸化膜で覆われているため、シリコン基板へのダメージを防ぐことができる。そして、金属シリケート薄膜と金属電極とを同時に形成するため、工程を大幅に簡略化できる。
【００２３】
実施の形態２．
実施の形態１において、金属膜１３の構成物質は、金属シリケート薄膜１４の誘電率が高くなるように選択される。具体的には、ジルコニウムやハフニウムである。しかし、ジルコニウムやハフニウムは、ＭＯＳトランジスタのゲート電極として好ましい仕事関数を有していない。
【００２４】
そこで、本実施の形態２では、実施の形態１において、金属シリケート薄膜１４を形成した後に、シリコン基板１１を熱処理炉に入れてＮＨ３ガスを流し、未反応で残留したハフニウム膜を６００℃で窒化させ、フラットバンド電圧をシフトさせる。即ち、金属膜１３の仕事関数が所望の値になるように化合物化する。ただし、金属膜１３の化合物化としては、窒化に限らず、炭化又はホウ化でもよい。これにより、ゲート電極の仕事関数を所望の値にすることができる。
【００２５】
また、未反応で残留した金属膜の化合物化は、シリコン基板表面の一部の領域のみで行うこともできる。この場合、製造される半導体装置は、シリコン基板と、シリコン基板上に形成された第１の金属シリケート薄膜を有する第１のゲート絶縁膜と、第１のゲート絶縁膜上に形成され、第１の金属シリケート薄膜を組成する金属と同種の金属からなる第１のゲート電極と、シリコン基板上に形成された第２の金属シリケート薄膜を有する第２のゲート絶縁膜と、第２のゲート絶縁膜上に形成され、第２の金属シリケート薄膜を組成する金属と同種の金属の化合物からなる第２のゲート電極とを有する。これにより、仕事関数の異なるゲート電極を有する２種類のトランジスタを形成することができ、適切なしきい値電圧を持ったＣＭＯＳを形成することができる。
【００２６】
実施の形態３．
本実施の形態３では、フラッシュランプ２３による照射の後、シリコン基板１１を２０％の塩酸に浸漬し、金属膜１３を剥離する。そして、シリコン基板１１を水洗した後に、表面に膜厚５０ｎｍの窒化チタン膜（ＴｉＮ）をスパッタリングで形成する。そして、この窒化チタン膜をパターニングすることにより、ゲート電極を形成する。
【００２７】
これにより、所望の仕事関数を有する物質をゲート電極として用いることができる。ただし、本実施の形態２に係る方法により製造したトランジスタは、僅かであるが基板とゲート電極の間でショートする場合がある。これは、金属膜を剥離する工程、水洗工程、窒化チタン膜のスパッタリング工程等で、金属シリケート薄膜が大気に晒され、パーティクルが付着するためである。この汚染を回避するためには、別段の清浄化処理を必要とする。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図２】シリコン基板表面を加熱する際に用いる熱処理装置を示す説明図である。
【図３】ゲート電極と基板基板の間の容量―電圧特性を測定した結果を示す図である。
【図４】フラッシュランプの照射回数に対するゲート絶縁膜の容量の変化を測定した結果を示す図である。
【符号の説明】
【００２９】
１１  シリコン基板
１２  シリコン酸化膜（ゲート絶縁膜）
１３  金属膜（ゲート電極）
１４  金属シリケート薄膜（ゲート絶縁膜）
【図１】
2005150543.tif 000003
【図２】
2005150543.tif 000004
【図３】
2005150543.tif 000005
【図４】
2005150543.tif 000006