(57)【要約】【課題】  コストの上昇を抑え、バリアメタル層において薄膜化が可能で且つ十分なバリア性を得ることができる半導体装置の製造方法及び半導体製造装置を提供する。【解決手段】  半導体基板上に形成されたＣｕ配線層３上の所定位置に、ＣＶＤ法又はＡＬＤ法によりバリアメタル層５を形成する工程と、前記バリアメタル層５を大気暴露することなく、前記バリアメタル層上にＡｌ層６を形成する工程を備える。【選択図】図１
2005150280.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたＣｕ配線層上の所定位置に、ＣＶＤ法又はＡＬＤ法によりバリアメタル層を形成する工程と、
前記バリアメタル層を大気暴露することなく、前記バリアメタル層上にＡｌ層を形成する工程を備えることを特徴とする半導体装置の製造方法。  
【請求項２】
前記バリアメタル層を形成する工程において、前記Ｃｕ配線層を清浄化した後、バリアメタル層を形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記バリアメタル層を形成する工程において、前記バリアメタル層を形成した後、さらにプラズマ処理を施すことを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記バリアメタル層は、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｎｉから選択された少なくとも一種の金属元素を含む金属膜、窒化物膜、珪素化物膜、珪窒化物膜のいずれかを含むことを特徴とする請求項1乃至３のいずれかに記載の半導体装置の製造方法。
【請求項５】
半導体基板上に形成された第１の層間絶縁膜に、所定パターンの溝を形成し、溝内部にＣｕ配線層を形成する工程と、
前記Ｃｕ配線層上に、第２の層間絶縁膜を形成し、前記Ｃｕ配線層に到達する開口部を形成する工程と、
少なくとも前記開口部底面のＣｕ配線層上を含む所定領域に、ＣＶＤ法又はＡＬＤ法によりバリアメタル層を形成する工程と、
前記バリアメタル層を大気暴露することなく、前記バリアメタル層上にＡｌ層を形成する工程を備えることを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板上に形成されたＣｕ配線層上の所定位置に、ＣＶＤ法又はＡＬＤ法によりバリアメタル層を形成する手段と、
前記バリアメタル層の形成された前記半導体基板を、大気暴露することなく搬送する手段と、
搬送された前記半導体基板の前記バリアメタル層上に、Ａｌ層を形成する手段を備えることを特徴とする半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特にＣｕ配線層を備える半導体装置の製造方法及び半導体製造装置に関するものである。
【背景技術】
【０００２】
Ｃｕ配線層を有する半導体装置において、例えば、図４に示すような配線パッド構造が用いられている。Ｃｕ配線層１０３上に、バリアメタル層１０５を介して、Ａｌ層（Ａｌキャップ層）１０６が形成されている。Ａｌ層１０６はＣｕ配線層１０３の酸化を防止するために設けられており、バリアメタル層１０５は、このＡｌ層１０６とＣｕ配線層１０３との間の相互拡散を抑制するために設けられている。
【０００３】
従来、このＣｕ／Ａｌ層間のバリアメタル層として、所定の密着性（例えばボンディング強度で２５ｇｆ以上）を得るために、ＰＶＤ（Ｐｈｙｓｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法により形成されたＴｉ膜、ＴｉＮ膜、及びこれらの積層膜等が用いられている。（特許文献１参照）
【特許文献１】特開２００１−２７４１６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、素子の微細化、配線パッド部の低抵抗化等、高性能化に伴い、バリアメタル層の薄膜化が要求されている。しかしながら、ＰＶＤ−ＴｉＮ／Ｔｉ膜を用いると、Ｃｕに対するバリア性が十分得られず、パッド部の抵抗が上昇してしまうため、薄膜化が困難であるという問題があった。
【０００５】
そこで、ＴａＮ／Ｔａ膜を用いると、バリア性は改善されるが、Ｔａターゲットが高価なため、ロットコストが上昇してしまう。
【０００６】
そこで、本発明は、従来の問題を取り除き、コストの上昇を抑え、バリアメタル層において薄膜化が可能で且つ十分なバリア性を得ることができる半導体装置の製造方法及び半導体製造装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、半導体基板上に形成されたＣｕ配線層上の所定位置に、ＣＶＤ法又はＡＬＤ法によりバリアメタル層を形成する工程と、前記バリアメタル層を大気暴露することなく、前記バリアメタル層上にＡｌ層を形成する工程を備えることを特徴とする半導体装置の製造方法が提供される。
【０００８】
本発明の一態様によれば、半導体基板上に形成された第１の層間絶縁膜に、所定パターンの溝を形成し、溝内部にＣｕ配線層を形成する工程と、前記Ｃｕ配線層上に、第２の層間絶縁膜を形成し、前記Ｃｕ配線層に到達する開口部を形成する工程と、少なくとも前記開口部底面のＣｕ配線層上を含む所定領域に、ＣＶＤ法又はＡＬＤ法によりバリアメタル層を形成する工程と、前記バリアメタル層を大気暴露することなく、前記バリアメタル層上にＡｌ層を形成する工程を備えることを特徴とする半導体装置の製造方法が提供される。
【０００９】
本発明の一態様によれば、半導体基板上に形成されたＣｕ配線層上の所定位置に、ＣＶＤ法又はＡＬＤ法によりバリアメタル層を形成する手段と、前記バリアメタル層の形成された前記半導体基板を、大気暴露することなく搬送する手段と、搬送された前記半導体基板の前記バリアメタル層上に、Ａｌ層を形成する手段を備えることを特徴とする半導体製造装置が提供される。
【発明の効果】
【００１０】
本発明の一実施態様によれば、コストの上昇を抑え、バリアメタル層において薄膜化が可能で且つ十分なバリア性を得ることができる半導体装置の製造方法及び半導体製造装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下本発明の実施形態について、図を参照して説明する。
【００１２】
（実施形態１）
図１に本実施形態による半導体装置における配線パッド構造を示す。図に示すように、素子領域（図示せず）、ローカル配線（図示せず）等が形成された半導体ウエハー（図示せず）上に、層間膜１が形成されている。層間膜１中に形成された溝内に、Ｔａ／ＴａＮ等からなるバリアメタル層２を介してＣｕ配線層３が形成されており、その上層にはＳｉＮ膜４ａ／ｐ（プラズマ）−シラン膜４ｂからなる層間膜４が形成されている。そして、層間膜４中に形成され、Ｃｕ配線層３に到達する開口部を含む領域に、ＣＶＤ法又はＡＬＤ法により形成されたＴｉＳｉＮ膜からなるバリアメタル層５を介して、Ａｌ層（Ａｌキャップ）６が形成されている。さらにＡｌ層６上の所定位置に開口部が設けられたＴＥＯＳ膜７ａ／パッシベーション膜７ｂからなる絶縁膜７が形成されている。
【００１３】
このような半導体装置における配線パッド構造は以下のように形成される。すなわち、図２に示すように、素子領域（図示せず）及びローカル配線（図示せず）等が形成された半導体ウエハー（図示せず）上に、層間膜１を形成する。そして、所定位置に溝を形成し、溝内部にＴａ／ＴａＮ膜からなるバリアメタル層２を形成した後、Ｃｕ配線層３を形成する。そして、これらの上層に、層間膜４（ＳｉＮ膜４ａ／ｐ−シラン膜４ｂ）を形成した後、所定位置にＣｕ配線層３に到達する１００μｍ□の開口部８を形成する。
【００１４】
次いで、図３に概念図を示す半導体製造装置を用いて、ＣＶＤ（ＡＬＤ）バリアメタル層５、Ａｌ層６の成膜を行う。図に示すように、半導体製造装置は、ロードロックチャンバー１１、１６、搬送チャンバー１２、前処理チャンバー１３、ＣＶＤ（ＡＬＤ）チャンバー１４、ＰＶＤ−Ａｌ成膜チャンバー１５より構成されている。
【００１５】
先ず、開口部８の形成された半導体ウエハーを、ロードロックチャンバー１１から搬送チャンバー１２を経由し、前処理チャンバー１３に搬送する。
【００１６】
前処理チャンバー１３において、Ｈ２プラズマ又はＡｒプラズマ処理が行われ、開口部８底面のＣｕ配線層３ａ上の酸化物を除去、清浄化する。尚、Ｈ２雰囲気下でのアニール処理でも同様の効果を得ることができる。
【００１７】
次いで、前処理の施された半導体ウエハーを、搬送チャンバー１２を経由して、ＣＶＤ（ＡＬＤ）−ＴｉＳｉＮ成膜チャンバー１４に搬送する。
【００１８】
ＣＶＤ（ＡＬＤ）チャンバー１４に、ＴＤＭＡＴ（Ｔｉ（Ｎ（ＣＨ３）２）４）／Ｈ２／Ｎ２を導入し、開口部８を含む全面に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法又はＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、ウエハー温度３００〜４００℃でＴｉＮ膜を形成する。このとき、ＴＤＭＡＴは原料ガスとして用いられ、ＴｉＮ膜を形成後、Ｈ２／Ｎ２雰囲気下でプラズマ処理される。
【００１９】
そして、チャンバー内にＳｉＨ４又はＳｉ２Ｈ６等のＳｉ供給ガスを導入し、Ｓｉ供給ガス雰囲気にＴｉＮ膜を暴露することにより、Ｃｕ配線層３上に、約２０ｎｍのＴｉＳｉＮ膜からなるバリアメタル層５を形成する。
【００２０】
このようにしてＴｉＳｉＮ膜の形成された半導体ウエハーを、搬送チャンバー１２を経由して、大気暴露なく、ＰＶＤ−Ａｌ成膜チャンバー１５に搬送する。
【００２１】
そして、ＰＶＤ−Ａｌ成膜チャンバー１５において、ＴｉＳｉＮ膜上全面に、膜厚数μｍのＡｌ層を形成する。
【００２２】
このようにして、Ａｌ層の形成された半導体ウエハーは、ロードロックチャンバー１６より搬出され、通常の方法によりパターニングされた後、全面にＴＥＯＳ膜７ａ／パッシベーション膜７ｂからなる絶縁膜７を形成し、所定の開口部を形成して、図１に示すような配線パッド構造が形成される。
【００２３】
このようにして形成された半導体装置において、ＣＶＤ（ＡＬＤ）法により形成されたＴｉＳｉＮ膜を、大気暴露することなく、連続して成膜することにより、Ｃｕ配線層−Ａｌ層間の密着性を向上させることができ、従来のＴｉ、Ｔａ系のＰＶＤバリアメタル膜を用いたときと同様に、２５ｇｆ以上のボンディング強度が得られる。さらに、ＰＶＤバリアメタル膜よりカバレッジが良好なため、ばらつきの少ない安定した特性が得られるとともに、バリア性が向上し、薄膜化が可能となる。また、ＣＶＤ（ＡＬＤ）法により成膜するため、Ｔａターゲット等高価な材料を必要とすることなく、プロセスコストを抑えることができる。
【００２４】
尚、本実施形態において、バリアメタル層として単層のＴｉＳｉＮ膜を形成したが、多層膜であっても良い。すなわち、ＴｉＮ膜をＳｉ供給ガス雰囲気に暴露してＴｉＳｉＮ膜を形成する際に、ＴｉＮ膜が残存していても良い。或いは、ＴｉＮ膜成膜、ＳｉＨ４又はＳｉ２Ｈ６暴露を、例えば２回繰り返しても良い。このように積層膜にすることにより、高いスループットの得られる良好な膜質のバリアメタル層を得ることができる。
【００２５】
また、本実施形態において、ＴｉＮ膜を形成して、Ｈ２／Ｎ２雰囲気下でプラズマ処理を行ったが、これは、ＴＤＭＡＴ等、Ｃを含む原料ガスを用いてＣＶＤ／ＡＬＤ法により形成されたバリアメタル膜は、Ｃを多く含み、膜密度が低くなっているため、バリアメタル膜の少なくとも一部を、Ｈ２／Ｎ２等のプラズマ処理により結晶化させるためである。このようにしてプラズマ処理することにより、膜密度が高く、よりバリア性の高いバリアメタル膜を得ることができる。
【００２６】
さらに、このようにプラズマ処理されたバリアメタル膜においても、若干の膜密度のばらつきはあるため、これをさらにＳｉ供給ガス雰囲気に暴露して、Ｓｉを膜表面に配列させることにより、さらに膜密度、バリア性を向上させるとともに、Ａｌ膜、Ｃｕ配線層との密着性を向上させることが可能となる。
【００２７】
ここで、ＴｉＮ膜形成時の導入ガスとして、ＴＤＭＡＴ／Ｈ２Ｎ２を用いたが、これに限定されるものではなく、ＴＤＥＡＴ（Ｔｉ（Ｎ（Ｃ２Ｈ５）２）４／ＮＨ３、ＴｉＣｌ４／ＮＨ４等を用いることができる。
【００２８】
また、ＴｉＮ膜の少なくとも一部にＳｉを供給するために導入するガスに、ＳｉＨ４又はＳｉ２Ｈ６を用いたが、Ｓｉを供給することができるガスであれば特に限定されるものではない。
【００２９】
本実施形態において、バリアメタル層の膜厚は、６０ｎｍ未満であることが好ましい。６０ｎｍ以上では、配線パッド部の抵抗を十分抑えることができない。
【００３０】
また、その下限は、バリアメタル膜の性質上、バリア性が得られる膜厚以上であることが必要である。発明者らによると、このようなカバレージの良いＣＶＤ（ＡＬＤ）バリアメタル層の膜厚においては、Ｃｕ層に到達する開口部の面積（バリアメタル層との接触面積）を小さくすることにより、バリアメタル層の膜厚を薄くしてもバリア性が得られる、という新たな知見が得られている。しかしながら、開口部の面積によらず１０ｎｍ未満となると、バリア性劣化が生じる可能性があるため、１０ｎｍ程度以上は必要である。
【００３１】
（実施形態２）
本実施形態における半導体装置の配線パッド構造は、バリアメタル層にＷＮを用いる点で実施形態１と異なっている。すなわち、図１に示す構造と同様であり、バリアメタル層５がＷＮ膜となっている。
【００３２】
このような半導体装置における配線パッド構造は、先ず、実施形態１と同様に、素子領域及びローカル配線等が形成された半導体ウエハー上に、Ｃｕ配線層を形成し、上層の層間膜に１００μｍ□の開口部を形成する。
【００３３】
次いで、実施形態１と同様に、図３に示す半導体製造装置を用いて、バリアメタル層５、Ａｌ層６の成膜を行う。先ず、前処理チャンバー１３において、Ａｒスパッタエッチング処理が行われ、開口部底面のＣｕ配線層３ａ上の酸化物を除去、清浄化する。尚、Ｈ２雰囲気下でのアニール処理でも同様の効果を得ることができる。
【００３４】
そして、ＣＶＤ（ＡＬＤ）チャンバー１４に、ＷＦ６／ＮＨ３（分圧：０.１〜１Ｔｏｒｒ）を導入し、開口部を含む全面に、ＣＶＤ法により、ウエハー温度３００℃以下で、膜厚２０ｎｍ程度のＷＮ膜からなるバリアメタル層５を形成する。
【００３５】
さらに、実施形態１と同様に、大気暴露なく、ＰＶＤ−Ａｌ成膜チャンバー１５に搬送し、ＷＮ膜５上全面に、膜厚約１μｍのＡｌ膜６を形成し、絶縁膜７が形成され、図１に示すような配線パッド構造が形成される。
【００３６】
このようにして形成された半導体装置において、ＷＮ膜を大気暴露することなく、連続して成膜することにより、Ｃｕ配線層−Ａｌ層間の密着性を向上させることができ、従来のＴｉ、Ｔａ系のＰＶＤバリアメタル膜を用いたときと同様に、２５ｇｆ以上のボンディング強度が得られる。さらに、実施形態１と同様に、ＰＶＤバリアメタル膜よりカバレッジが良好で、膜の比抵抗は３００μΩ−ｃｍ以下のばらつきの少ない安定した特性が得られるとともに、バリア性が向上し、薄膜化が可能となる。
【００３７】
これら実施形態において、バリアメタル層として、ＴｉＳｉＮ膜、ＴｉＮ／ＴｉＳｉＮ膜、ＷＮ膜を用いたが、これらに限定されるものではなく、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｎｉから選択された少なくとも一種の金属元素を含む金属膜、窒化物膜、珪素化物膜、珪窒化物膜のいずれかを含む膜を用いることが可能である。また、その場合、単層膜でも積層膜でも良い。
【００３８】
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。  
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施態様における半導体装置の配線パッド構造を示す図。
【図２】本発明の一実施態様における半導体装置の製造工程を示す図。
【図３】本発明の一実施態様における半導体製造装置の概念図。
【図４】従来の半導体装置の配線パッド構造を示す図。
【符号の説明】
【００４０】
１、４、１０１、１０４  層間膜
２、１０２  バリアメタル層
３、１０３  Ｃｕ配線層
５  ＣＶＤ（ＡＬＤ）バリアメタル層
６、１０６  Ａｌ層
７、１０７  絶縁膜
８  開口部
１１、１６  ロードロックチャンバー
１２  搬送チャンバー
１３  前処理チャンバー
１４  ＣＶＤ（ＡＬＤ）チャンバー
１５  ＰＶＤ−Ａｌ成膜チャンバー
１０５  ＰＶＤ−バリアメタル層
【図１】
2005150280.tif 000003
【図２】
2005150280.tif 000004
【図３】
2005150280.tif 000005
【図４】
2005150280.tif 000006