(57)【要約】【課題】  多層基板１１にチップ部品２０を搭載した積層型電子部品１０に関し、キャビティ１２の底面１３にチップ部品２０を搭載する際に、チップ部品２０の四隅２２に欠けが生じるのを防止できる。【解決手段】  主面にキャビティ１２を有した多層基板１１と、キャビティ１２の底面１３の少なくともチップ部品搭載領域を覆うように形成されたシールド電極１４と、シールド電極１４をダイボンド面としてキャビティ１２の底面１３に固着したチップ部品２０とを備えた積層型電子部品１０であって、キャビティ１２に収納したチップ部品２０の四隅２２に相当する部分において、シールド電極１４に切り欠き１８を形成したものである。【選択図】      図１
2005347479.tif 000002
【特許請求の範囲】
【請求項１】
主面にキャビティを有した多層基板と、前記キャビティの底面の少なくともチップ部品搭載領域を覆うように形成されたシールド電極と、前記シールド電極をダイボンド面として前記キャビティの底面に固着したチップ部品とを備えた積層型電子部品であって、
前記キャビティに収納した前記チップ部品の四隅に相当する部分において、前記シールド電極に切り欠きを形成したことを特徴とする積層型電子部品。
【請求項２】
主面にキャビティを有した多層基板と、前記キャビティの底面の少なくともチップ部品搭載領域を覆うように形成されたシールド電極と、前記シールド電極をダイボンド面として前記キャビティの底面に固着したチップ部品とを備えた積層型電子部品であって、
前記キャビティに収納した前記チップ部品の外周に相当する部分において、前記シールド電極に切り欠きを形成したことを特徴とする積層型電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層基板にチップ部品を搭載した積層型電子部品に関する。
【背景技術】
【０００２】
従来より、内部にコンデンサやコイルを形成した多層基板に、ＩＣ等のチップ部品を搭載した積層型電子部品が提案されている（例えば、特許文献１）。
【０００３】
積層型電子部品は、多層基板の一方主面にキャビティを形成し、このキャビティ内にチップ部品を収納して構成されている。キャビティの底面には、シールド用の電極が形成されており、チップ部品はこの電極をダイボンド面としてキャビティ底面に固着されている。
【０００４】
シールド電極は、多層基板内の回路と、チップ部品内の回路との電気的な結合を遮蔽するための電極であり、シールド効果を増すためにグランドに接続されていることが好ましい。
【０００５】
さらに、キャビティ内に露出した配線パターンと、チップ部品の電極とがワイヤボンディングによって電気的に接続されている。
【０００６】
しかし、上記従来の構成では、キャビティ内に収納したチップ部品の四隅に欠けが生じているのがよく見受けられている。
【特許文献１】特開２００４−１０３６０８号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明においては、キャビティ内に収納するチップ部品の四隅に欠けが生じるのを防止できる積層型電子部品を提供することを解決すべき課題としている。
【課題を解決するための手段】
【０００８】
本発明の積層型電子部品は、主面にキャビティを有した多層基板と、前記キャビティの底面の少なくともチップ部品搭載領域を覆うように形成されたシールド電極と、前記シールド電極をダイボンド面として前記キャビティの底面に固着したチップ部品とを備え、前記キャビティに収納した前記チップ部品の四隅に相当する部分、または外周に相当する部分において、前記シールド電極に切り欠きを形成したものである。
【０００９】
本発明者らが上記チップ部品の四隅の欠けについて鋭意検討したところ、従来の積層型電子部品において、キャビティの底面に形成されたシールド電極は、チップ部品からの輻射を効果的にシールドして十分なシールド性を確保するため、少なくともチップ部品搭載領域を覆って形成されている。
【００１０】
しかし、シールド電極と多層基板との収縮率が異なる（シールド電極はセラミックに比べて収縮し難い）ため、キャビティの底面に凹凸が生じることがある。特に、キャビティの底面の中央部分が落ち込むように若干反った状態でチップ部品を搭載しようとすると、チップ部品の四隅が凹曲したシールド電極の表面に当接し、その衝撃によってチップ部品の脆い四隅が欠けてしまうことを見出し、これに基づいてさらに鋭意研究を重ねた結果、本発明を完成するに至った。
【００１１】
本発明の積層型電子部品によると、キャビティに収納したチップ部品の四隅に相当する部分、または外周に相当する部分において、キャビティの底面に形成されたシールド電極に切り欠きを形成したので、シールド電極をダイボンド面としてキャビティの底面にチップ部品を固着した際、チップ部品の四隅がシールド電極の切り欠きに入り込み、シールド電極の表面は当接せず、チップ部品の四隅に欠けが生じるのを防止できる。さらに、チップ部品の外周に相当する部分においてシールド電極に切り欠きを形成した場合、チップ部品の四隅のみならず、外周縁の欠けも防止できる。
【発明の効果】
【００１２】
本発明の積層型電子部品によると、キャビティの底面にチップ部品を搭載する際に、チップ部品の四隅に欠けが生じるのを防止できる。
【発明を実施するための最良の形態】
【００１３】
本発明の最良の実施形態を図１ないし図４に示す。
【００１４】
図１は積層型電子部品の断面図、図２は積層型電子部品の部分拡大断面図、図３は積層型電子部品の部分拡大底面図、図４はチップ部品の実装時の部分拡大断面図である。
【００１５】
図１に示すように、積層型電子部品１０は、セラミックの多層基板１１の主面にキャビティ１２を形成し、キャビティ１２内にチップ部品２０を収納する。キャビティ１２の底面１３には、ベアチップＩＣ等のチップ部品２０の搭載領域を覆うようにキャビティ１２の底面１３全体に渡ってシールド電極１４が形成されており、チップ部品２０はシールド電極１４をダイボンド面としてキャビティ１２の底面１３に固着されている。さらに、チップ部品２０は、ワイヤボンディングやフリップチップボンディング（バンプ接続）により、多層基板１１の導電ランド（図示せず）と電気的に接続されている。また、チップ部品２０をキャビティ１２内に搭載した後、キャビティ１２に電気絶縁性の封止樹脂を充填してもよい。
【００１６】
積層型電子部品１０を実装基板１５に実装する際には、キャビティ１２が下になるように配置して、外部導体１６を介して実装基板１５に電気的に接続する。また、キャビティ１２と反対側の上面には、コンデンサ，インダクタ，抵抗器，ダイオード，ＩＣ，メモリ，ＳＡＷフィルタ，水晶振動子等のチップ部品２１が外部導体１７を介して搭載される。さらに、搭載されたチップ部品２１を保護する金属カバー（図示せず）を多層基板１１に装着してもよい。
【００１７】
シールド電極１４は、キャビティ１２に収納したチップ部品２０の四隅２２に相当する部分において、計４箇所の矩形状の切り欠き１８を有している。これにより、図４に示すように、シールド電極１４と多層基板１１との収縮率の差によってシールド電極１４が凹曲した状態でチップ部品２０をキャビティ１２に収納しようとした際、チップ部品２０の四隅２２がシールド電極１４の切り欠き１８に入り込んでキャビティ１２の底面１３に固着される。
【００１８】
このように構成された積層型電子部品１０によると、キャビティ１２に収納したチップ部品２０の四隅２２に相当する部分において、キャビティ１２の底面１３に形成されたシールド電極１４に切り欠き１８を形成したので、シールド電極１４をダイボンド面としてキャビティ１２の底面１３にチップ部品２０を固着した際、チップ部品２０の四隅２２がシールド電極１４の切り欠き１８に入り込んでシールド電極１４の表面に当接せず、チップ部品２０の四隅２２に欠けが生じるのを防止できる。
【００１９】
なお、チップ部品２０の四隅２２に相当する部分において、シールド電極１４に形成する切り欠きの形状は矩形に限定されるものではない。例えば、図５に示すように、三角形状に切り欠いたり、あるいはシールド電極１４の四隅全体を切り欠くのではなく、チップ部品２０の四隅２２に相当する部分のみに任意形状の開口を形成したものであってもよい。
【００２０】
また、上記実施形態の積層型電子部品１０は、実装基板１５側（下側）にキャビティ１２を形成したものであったが、図６に示すように、実装基板１５とは反対側（上側）にキャビティ１２を形成し、チップ部品２０を収納して電気絶縁性の封止樹脂を充填したものであってもよい。積層型電子部品１０を実装基板１５に実装する際には、キャビティ１２が上になるように配置して、外部導体１６を介して実装基板１５に電気的に接続する。また、キャビティ１２側の上面には、チップ部品２１が外部導体１７を介して搭載される。
【００２１】
本発明の他の実施形態を図７および図８に示す。
【００２２】
図７は積層型電子部品の部分拡大底面図、図８はチップ部品の実装時の部分拡大断面図である。
【００２３】
本実施形態は、キャビティ１２に収納したチップ部品２０の外周に相当する部分において、シールド電極３０に額縁状に切り欠き３１を形成したことを特徴とするものである。なお、その他の構成は、図１に示した例と同様である。
【００２４】
このように、シールド電極３０に額縁状に切り欠き３１を形成したことにより、図７に示すように、シールド電極３０が凹曲した状態でチップ部品２０をキャビティ１２に収納しようとした際、チップ部品２０の外周縁２３が切り欠き３１に入り込んでシールド電極３０の表面に当接することなくキャビティ１２の底面１３に固着される。よって、チップ部品２０の四隅２２ならびに外周縁２３に欠けが生じるのを防止できる。
【００２５】
さらに、シールド電極３０に形成した額縁状の切り欠き３１によってシールド電極３０と多層基板１１との収縮差を吸収でき、シールド電極３０の表面に形成される凹凸を緩和できる。
【産業上の利用可能性】
【００２６】
本発明は、セラミック多層基板にＩＣ等のチップ部品を搭載した積層型電子部品として有用である。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態における積層型電子部品の断面図
【図２】本発明の実施形態における積層型電子部品の部分拡大断面図
【図３】本発明の実施形態における積層型電子部品の部分拡大底面図
【図４】本発明の実施形態におけるチップ部品の実装時の部分拡大断面図
【図５】本発明の実施形態における変形例の積層型電子部品の部分拡大底面図
【図６】本発明の実施形態における変形例の積層型電子部品の断面図
【図７】本発明の他の実施形態における積層型電子部品の部分拡大底面図
【図８】本発明の他の実施形態におけるチップ部品の実装時の部分拡大断面図
【符号の説明】
【００２８】
１０  積層型電子部品
１１  多層基板
１２  キャビティ
１３  底面
１４，３０  シールド電極
１８，３１  切り欠き
２０  チップ部品
２２  隅
２３  外周縁
【図１】
2005347479.tif 000003
【図２】
2005347479.tif 000004
【図３】
2005347479.tif 000005
【図４】
2005347479.tif 000006
【図５】
2005347479.tif 000007
【図６】
2005347479.tif 000008
【図７】
2005347479.tif 000009
【図８】
2005347479.tif 000010