(57)【要約】  【課題】  ＰＤＰ等の表示装置において、消費電力の増加を抑えつつ高品位な映像を表示可能にする。特に、高輝度領域及び低輝度領域においても、高品位な映像を消費電力の増加を抑えつつ表示可能にする。  【解決手段】  本発明の映像表示装置は、表示パネル中央部における映像の輝度に対し、表示パネル周辺部における映像の輝度を低下させる輝度変調回路と、表示パネルの消費電力を検出する検出回路と、該検出回路により検出された消費電力に基づいて前記輝度変調回路の動作を制御する制御回路とを備える。そして、この制御回路は、検出された消費電力が所定の閾値を超えた場合は輝度変調回路を動作させ、所定の閾値よりも小さい場合は輝度変調回路の動作を停止する。【選択図】図１
2005321664.tif 000002
【特許請求の範囲】
【請求項１】
入力された映像信号に基づき映像の表示動作を行う表示パネルと、該表示パネル中央部における映像の輝度に対し、表示パネル周辺部における映像の輝度を低下させる輝度変調回路を備えた映像表示装置において、
前記表示パネルの動作に関する情報に応じて前記輝度変調回路を制御する制御回路を備えることを特徴とする映像表示装置。
【請求項２】
入力された映像信号に基づき映像の表示動作を行う表示パネルと、該表示パネル中央部における映像の輝度に対し、表示パネル周辺部における映像の輝度を低下させる輝度変調回路を備えた映像表示装置において、
前記入力映像信号の平均輝度レベルを検出する検出回路と、該検出回路により検出された平均輝度レベルに基づいて前記輝度変調回路の動作を制御する制御回路を備えることを特徴とする映像表示装置。
【請求項３】
前記制御回路は、該検出回路により検出された平均輝度レベルが所定の閾値を超えたか否かを判定するとともに、該検出された平均輝度レベルが前記所定の閾値を超えた場合は前記輝度変調回路を動作させ、前記所定の閾値よりも小さい場合は前記輝度変調回路の動作を停止することを特徴とする請求項２に記載の映像表示装置。
【請求項４】
前記検出回路は、平均輝度レベルとして、前記入力映像信号の１フィールドもしくは１フレーム当たりの平均輝度レベルを検出することを特徴とする請求項３に記載の映像表示装置。
【請求項５】
入力された映像信号に基づき映像の表示動作を行う表示パネルと、該表示パネル中央部における映像の輝度に対し、表示パネル周辺部における映像の輝度を低下させる輝度変調回路を備えた映像表示装置において、
前記表示パネルの消費電力を検出する検出回路と、該検出回路により検出された消費電力に基づいて前記輝度変調回路の動作を制御する制御回路を備えることを特徴とする映像表示装置。
【請求項６】
前記制御回路は、該検出回路により検出された消費電力が所定の閾値を超えたか否かを判定するとともに、該検出された消費電力が前記所定の閾値を超えた場合は前記輝度変調回路を動作させ、前記所定の閾値よりも小さい場合は前記輝度変調回路の動作を停止することを特徴とする請求項５に記載の映像表示装置。
【請求項７】
前記検出回路は、前記表示パネルの消費電力を、該表示パネルに流れる負荷電流を用いて検出することを特徴とする請求項５に記載の映像表示装置。
【請求項８】
入力された映像信号に基づき映像の表示動作を行う表示パネルと、該表示パネル中央部における映像の輝度に対し、表示パネル周辺部における映像の輝度を低下させる輝度変調回路を備えた映像表示装置において、
前記表示パネルの消費電力を所定値以下に制限する自動出力制御回路と、該自動出力制御回路が動作する負荷領域においては前記輝度変調回路を動作させ、前記自動出力制御回路が動作しない負荷領域においては前記輝度変調回路の動作を停止することを特徴とする映像表示装置。
【請求項９】
前記表示パネルは、自発光型のプラズマディスプレイパネルであることを特徴とする請求項１乃至８のいずれかに記載の映像表示装置。
【請求項１０】
前記輝度変調回路は、表示パネルに表示された映像の中央部から周辺部にかけて、線形に輝度を低下させるように前記入力映像信号を変調することを特徴とする請求項１乃至８のいずれかに記載の映像表示装置。
【請求項１１】
前記輝度変調回路は、表示パネルに表示された映像の中央部から周辺部にかけて、非線形に輝度を低下させるように前記入力映像信号を変調することを特徴とする請求項１乃至８のいずれかに記載の映像表示装置。
【請求項１２】
前記輝度変調回路は、表示パネル中央部から、該中央部と画面外縁との間の所定点かけての第１の輝度低下量と、該所定点から画面外縁にかけての第２の輝度低下量とが、互いに異なることを特徴とする請求項１０に記載の映像表示装置。
【請求項１３】
前記第２の輝度低下量が前記第１の輝度低下量よりも大きいことを特徴とする請求項１２に記載の映像表示装置。
【請求項１４】
所定映像の表示経過時間をカウントする経過時間カウンタを更に備え、前記制御回路は、該カウンタによりカウントされた該所定映像の表示経過時間に応じて前記輝度変調回路の動作を制御することを特徴とする請求項４乃至１０のいずれかに記載の画像表示装置。
【請求項１５】
前記輝度変調回路の動作を、受信する映像信号の帯域に応じて切り替えることを特徴とする請求項１乃至８のいずれかに記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルを備えた映像表示装置に関し、特に、プラズマディスプレイパネル（Plasma Display Panel  以下ＰＤＰと略す）のような自発光型の表示パネルにおいて、消費電力の増加を抑制しつつ明るい画像を得るのに好適な映像表示装置に関する。
【背景技術】
【０００２】
ＰＤＰ表示装置は、ＣＲＴやＬＣＤを用いた表示装置に比べ、全白輝度が低いために昼間の明るいリビングなどではコントラスト（明室コントラスト）が低い。表示輝度を上げるためには、ＰＤＰを表示駆動するための放電パルス数やそのパルス電圧を高くすればよいが、その場合、消費電力が増加するという問題が生じる。
【０００３】
このようなＰＤＰ表示装置における問題を解決する、すなわち消費電力を抑えつつ映像の明るさを向上させる従来技術としては、例えば下記特許文献１または２に記載のものが知られている。これは、画面周辺部の輝度を画面中央部の輝度よりも低下させる回路（以下、そのような回路を「輝度変調回路」と呼ぶ）を設け、その輝度低下分を中央部の輝度アップに用いることにより、消費電力を抑えながら、見かけ上の映像の明るさを向上させるものである。
【０００４】
【特許文献１】特開平６−２８２２４１号公報
【特許文献２】特開２００２−５５６７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１及び２に記載の従来技術は、輝度レベルが高く明るい映像に対して画面周辺部の輝度を低下させても視覚的に気付き難い、という人間の視覚特性を利用したものである。このような視覚特性は、人間の視覚が明るさに対して所謂対数特性を有していることに起因するものである。すなわち、上記特許文献１及び２に記載の従来技術は、上記のような輝度変調回路を用いることにより、明るい映像を表示する場合において、視覚的にあまり違和感を与えることなく、かつ消費電力を抑えつつ、見かけ上の表示映像の明るさを向上させることができる。
【０００６】
しかしながら、上記特許文献１及び２は、表示映像が明るい場合でも、暗い場合でも関係無く、常に上記輝度変調回路を動作させている。従って、全体的な輝度が低い映像を表示する場合でも、画面中央部と周辺部とで輝度差をつけてしまうことになる。上述したように、人間の視覚が明るさに対して所謂対数特性を有しているため、明るい映像を表示する場合は、上記輝度差を付けても視覚的に気付き難いが、暗い映像を表示する場合は気付き易くなる。よって、暗い映像を表示する場合に上記輝度変調回路を動作させると、その輝度差が輝度むらとして見え、表示映像の品位が損なわれる懸念がある。
【０００７】
また、暗い映像を表示する場合、すなわち入力映像信号の平均輝度レベル（Average Picture Level. 以下、「ＡＰＬ」と略す）が低い場合は、表示パネル負荷が低いため表示パネルの負荷、すなわち出力輝度を一定値に制限する自動出力制御回路（Automatic Power Control. 以下、「ＡＰＣ回路」と略す）が動作しない。すなわち、低ＡＰＬ領域では、ＡＰＬ値と出力輝度とは比例関係にある。このため、暗い映像に対してその周辺部を暗くすることは、映像信号を忠実に再現するという点で、表示映像の品位を低下させることになる。
【０００８】
更に、暗い映像で上記輝度差を付けても、見かけ上の明るさを向上させる効果が無いか若しくは少なく、むしろ暗い映像を更に暗く見せる可能性がある。
【０００９】
本発明は、上記課題に鑑みてなされたものである。その目的は、消費電力の増加を抑えつつ高品位な映像を表示可能な映像表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するための、本発明に係る映像表示装置は、ＰＤＰ等の表示パネルの動作に関する状態量に応じて上記輝度変調回路を制御する制御回路を設けたことを特徴とするものである。
【００１１】
具体的には、上記状態量として入力映像信号の平均輝度レベルを検出し、この検出された平均輝度レベルが所定の閾値を超えたか否かを判定するとともに、該検出された平均輝度レベルが前記所定の閾値を超えた場合は前記輝度変調回路を動作させ、この閾値よりも小さい場合は前記輝度変調回路の動作を停止する。
【００１２】
また、上記状態量として表示パネルの消費電力を検出し、この検出された消費電力が所定の閾値を超えたか否かを判定するとともに、該検出された消費電力が前記所定の閾値を超えた場合は前記輝度変調回路を動作させ、この閾値よりも小さい場合は前記輝度変調回路の動作を停止する。
【００１３】
更にまた、表示パネルの消費電力を所定値以下に制限する自動出力制御回路が動作する負荷領域（高ＡＰＬ領域）においては前記輝度変調回路を動作させ、前記自動出力制御回路が動作しない負荷領域（低ＡＰＬ領域）においては前記輝度変調回路の動作を停止する。
【００１４】
前記輝度変調回路は、表示パネルに表示された映像の中央部から周辺部にかけて、線形または非線形に輝度を低下させるように前記入力映像信号を変調するものであってもよい。非線形に輝度を低下させる方法として、画面中央部から、該中央部と周辺部との間の所定点かけての第１の輝度低下量と、該所定点から周辺部にかけての第２の輝度低下量とを互いに異ならせるようにしてもよい。
【発明の効果】
【００１５】
本発明によれば、電力消費を抑えつつ高品位な映像を表示することができる。詳細には、高ＡＰＬ（高負荷）領域では、消費電力を増大させることなく画面中央部の輝度を上げて明室コントラストが良い高品位な映像を提供でき、低ＡＰＬ（低負荷）領域では、画面中央部と周辺部との輝度差を生じさせないため、映像品位の低下を防止する。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の最良の形態について、図を参照しながら説明する。なお、各図において、同一機能を有する部分には同一符号を付して示し、一度述べたものついては、煩雑さを避けるために、その繰り返した説明を省略する。
【００１７】
以下では、画像表示装置としてＰＤＰ表示装置を例に説明するが、本発明はこれに限定されるものではなく、ＰＤＰと同様に、表示負荷に略比例して消費電力が増大する自発光型の表示パネル、例えばField Emission Display（ＦＥＤ），ＥＬ，ＬＥＤをマトリクス状に設けたＬＥＤパネル等を用いた画像表示装置にも適用可能である。
【００１８】
本発明は、自発光型表示パネルを用いた画像表示装置において、表示パネルの消費電力に対応させて、画面周辺部の輝度を低下させる輝度変調処理動作を制御することに特徴がある。尚、以下において、「周辺部」とは、表示パネル表示面の中央から当該表示面の外縁までの、水平方向または垂直方向の相対距離を1.0としたとき、相対距離が0.5以上の領域（すなわち、相対距離が0.5〜1.0の範囲内）と定義する。よって、「中央部よりも周辺部の輝度を低下する」とした場合、少なくとも、相対距離が0.5〜1.0の範囲内にある任意の画素の輝度が、中央に位置する画素の輝度よりも小さいことを意味する。また、中央部とは、相対距離が0〜0.5の領域とする。また、ＡＰＬとは映像信号１フレームもしくは１フィールド当たりの平均輝度レベルとする。
【実施例１】
【００１９】
図３は、本発明の一実施例を示すＰＤＰ表示装置のブロック図である。同図において、映像処理回路５２１は、画面周辺部の輝度を下げる輝度変調処理（以下、「画面周辺部輝度低下処理」と記す場合もある）を行う輝度変調回路を含むものであり、例えば図示したように同期分離回路５２１１と乗算回路５２１２によって構成されている。システム制御装置（以下、「ＣＰＵ」と記す）５２２は、映像信号の処理を制御するもので、マイクロコンピュータ等で構成される。データメモリ５２３は、輝度補正データ（後述する）などを格納する。なお、映像処理回路５２１は、画面周辺部輝度低下処理に加え、受信した信号のタイミングをＣＰＵ５２２に出力する機能も備えている。本実施例では、映像処理回路５２１は内部に同期分離回路５２１１を有し、受信した映像信号の垂直同期信号Ｖｓｙｎｃを分離してＣＰＵ５２２に出力する。また、本図中の表示・駆動制御回路３２２、ＰＤＰ３２３、自動出力制御（Automatic Power Control）回路３２４（以下、ＡＰＣ回路と呼ぶ）、電源回路３２５は、図３に記載のものと同様の機能を有する回路または表示パネルである。ただし、ＡＰＣ回路３２４から出力されるＰＤＰ３２３の消費電力に対応したＡＰＣ信号ＳａｐｃはＣＰＵ５２２にも入力されている。
【００２０】
ここで、ＡＰＣ回路３２４による、自動出力制限機能（以下、ＡＰＣ機能と呼ぶ）部分の概要について説明する。ＡＰＣ回路は、表示に要する電気的な負荷（以下「表示負荷」と記す）が増えたときに、ＰＤＰの駆動電流もしくは駆動電圧が所定値となるように制御（制限）してＰＤＰの消費電力が必要以上に大きくならないように動作するものであり、現状のＰＤＰ表示装置にはほぼ例外なく同様な機能が搭載されている。本実施形態におけるＡＰＣ回路３２４は、電源回路３２５からＰＤＰに出力される電力を監視しており、例えば電源回路３２５からＰＤＰ３２３に供給される電流を検出する。この検出された電流は、図示しない積分回路にて消費電流の平均電圧値に変換され、ＡＰＣ信号Ｓａｐｃとして表示・駆動制御回路３２２に出力される。そして、表示・駆動制御回路３２２は、このＡＰＣ信号Ｓａｐｃに基づいて例えば維持放電のパルス数を増減させてＰＤＰ３２３を駆動し、消費電力が所定のレベル以上にならないように電力制御を行う。このＡＰＣ機能に関しては、例えば特許第３２９８９２６号公報に記載のものが知られており、その詳細な説明は省略する。
【００２１】
このＡＰＣ回路の動作特性について、図２を用いて説明する。図２（ａ）に示される特性２３１は、一般的なＰＤＰ表示装置に全画面に白を表示する（以下、この表示を「全面白」と称する）映像信号を入力した際の、入力映像信号振幅レベル−消費電力特性であり、図２（ｂ）に示される特性２３２は、上記と同様な映像信号を入力した際の、入力映像信号振幅レベル−輝度特性である。なお、図２（ａ）の消費電力とは、ＰＤＰの発光に要する電力のことである。ＰＤＰはその発光原理上、表示映像の面積、及び入力信号の振幅レベルが大きくなるほど、表示負荷が大きくなり、消費する電力は増大する。すなわち、図２（ａ）に示すように、入力信号の振幅レベルがＡ以下の領域においては、入力信号の振幅レベルが大きくなるにつれて線形に（線形でない場合もある）消費電力が増大していく。振幅レベルがＡ以上の映像信号が入力されると、ＡＰＣ機能が働き、消費電力をあるレベルＢに制御する。
【００２２】
以上のような制御の結果は、表示映像、特に全面白信号の輝度に影響を与える。即ち、表示面積が画面の全面に渡る映像信号を入力した場合、図２（ｂ）の特性２３２に示すように、入力映像信号の振幅レベルがある値Ａに達するまでは入力映像信号の振幅レベルの増加に対してほぼ線形に（線形でない場合もある）輝度が増加していくが、あるレベルＡ以上になるとＡＰＣ機能が働く。その結果、消費電力がある値に制御され、輝度もその消費電力に応じた所定の輝度レベル（以下、この輝度レベル値を「ＹＰ」で示す）に抑えられることとなる。
【００２３】
次に図３の動作について説明する。入力された映像信号の第１フレームに関しては、映像処理回路５２１は映像信号に対して特別な処理を行わず、映像信号Ｓ３は映像信号Ｓ１に等しいものである。また、ＡＰＣ回路３２４はこのときの映像表示に要する電力を監視し、この検出値であるＡＰＣ信号Ｓａｐｃを表示・駆動制御回路３２２に出力するとともに、ＣＰＵ５２２にも出力する。
【００２４】
第２フレーム以降の映像信号に対しては、ＣＰＵ５２２は前フレームにＡＰＣ回路３２４から出力されたＡＰＣ信号Ｓａｐｃに基づき、予めデータメモリ５２３に設定されている輝度補正データであるシェーディングゲインαを読み出し、映像処理回路５２１に出力する。
【００２５】
ここで、シェーディングゲインαとは、本発明で行う輝度変調処理において用いる、各画素における輝度変化の重み係数であり、画面中央部から離れた画素程そのシェーディングゲインαの値を小さくして、画面周辺部輝度低下処理を行う（シェーディングゲインαの特性については図４で後述）。
【００２６】
映像処理回路５２１では、乗算回路５２１２で各画素の輝度データにシェーディングゲインαを乗じ、生成した映像信号Ｓ３を表示・駆動制御回路３２２に出力し、これに基づいてＰＤＰ３２３には映像が表示される。
【００２７】
図１は本発明における、ＣＰＵ５２２の処理手順を示すフローチャートである。図１において、映像処理回路５２１は映像信号が入力されると、同期分離回路でその垂直同期信号Ｖｓｙｎｃを分離してＣＰＵ５２２に出力する。ＣＰＵ５２２は、Ｖｓｙｎｃが入力されると即時に画面周辺部輝度低下処理を開始する（ステップ１１１）。まず、ステップ１１３において、このＶｓｙｎｃに基づいて、現在の処理対象の映像信号が何フレーム目であるかを判断する。受信した映像信号が最初の１フレーム目であった場合、ステップ１１６でシェーディングゲインαを１とし、ステップ１１８でこのシェーディングゲインα＝１を映像処理回路５２１に出力する。映像処理回路５２１は、乗算回路でこのシェーディングゲインα＝１を映像信号Ｓ１の輝度レベルに乗じた映像信号Ｓ３を生成する。したがって、第１フレーム目の場合、映像信号Ｓ３は映像信号Ｓ１に等しいものとなる。映像信号Ｓ３は表示・駆動制御回路３２２に出力され、表示・駆動制御回路３２２は映像信号Ｓ３に基づいてＰＤＰ３２３を駆動し、映像を表示する。このとき、ＡＰＣ回路３２４は表示に要する駆動電力を検出しておき、この駆動電力の値を示すＡＰＣ信号Ｓａｐｃを表示・駆動制御回路３２２およびＣＰＵ５２２に常時出力する。ＣＰＵ５２２は、ステップ１１８の処理を終えると、ステップ１１９で画面周辺部輝度低下処理を終了し、次フレームのＶｓｙｎｃが入力されるのを待つ。
【００２８】
第２フレーム以降の処理においては、前フレームの映像信号の表示期間にＡＰＣ回路３２４から出力されたＡＰＣ信号Ｓａｐｃをステップ１１４で読み取り、ステップ１１５において、ＡＰＣ機能が働くかどうかを判断する。即ち、ＡＰＣ信号Ｓａｐｃが、予め定めたＡＰＣ機能が動作する所定閾値（以下、単に閾値と呼ぶ）よりも大きい場合、ＡＰＣ機能が働くとし、ステップ１１７において、画素ごとのシェーディングゲインαをデータメモリ５２３より読み取り、ステップ１１８において、このシェーディングゲインαを映像処理回路５２１に出力する。映像処理回路５２１では第１フレームと同様の処理を行って映像信号Ｓ３を生成するが、画面中央部から離れた画素程そのシェーディングゲインαの値が小さいので、このときの映像信号Ｓ３は映像信号Ｓ１に比べ画面周辺部の輝度レベルが低下した信号になる。また、ステップ１１５においてＡＰＣ信号Ｓａｐｃが閾値以下であった場合は、ＡＰＣ機能が働かないとし、ステップ１１６で第１フレームの映像信号と同様にシェーディングゲインα＝１とし、映像処理回路５２１に出力する（ステップ１１８）。このような処理を、受信した映像信号の各フレームにおいて実行する。
【００２９】
なお、本実施例では、前フレームの表示期間での駆動電力に基づいてシェーディングゲインαの制御を行ったが、この期間はフレーム単位である必要はなく、表示する映像に不自然な影響が出ないような時間であればよい。
【００３０】
このように、本実施例では、表示パネルの消費電力に対応するＡＰＣ信号Ｓａｐｃに応じて、映像処理回路５２１の画面周辺部の輝度を低下させる輝度傾斜形成手段の動作を制御する。そして、ＡＰＣ機能が動作する所定閾値以下の場合は画面周辺部輝度低下処理を行わず、所定閾値以上であれば画面周辺部輝度低下処理を行う。
【００３１】
次に、上記フロー図（図１）で述べた、ＡＰＣ信号Ｓａｐｃが閾値以上の場合に実行される、本実施例による輝度変調処理の方法（ステップ１１７、１１８の処理）について図４を用いて詳細に説明する。
【００３２】
データメモリ５２３には、映像処理回路５２１に入力されたデジタル映像信Ｓ１の輝度を補正する輝度補正データが予め格納されている。この輝度補正データは、本実施例ではデジタル映像信号Ｓ１の輝度レベルに乗算するシェーディングゲインα（≦１）であり、映像処理回路５２１は、乗算回路５２１２で入力されたデジタル映像信号Ｓ１の輝度にＣＰＵ５２２から入力されるシェーディングゲインαを乗算し、補正された映像信号Ｓ３を生成する。
【００３３】
図４はデータメモリ５２３に予め格納されている輝度補正データであるシェーディングゲインαを説明するための模式図である。図４（ａ）はシェーディング処理を行った場合の表示画面全体の輝度イメージであり、図４（ｂ）は図４（ａ）の右上部を拡大したものである。図４（ｂ）に示される領域では、水平方向にｍ列、垂直方向にｎ行の、計ｍ×ｎ個の画素で画面を構成している。
【００３４】
図４（ｃ）は図４（ｂ）の矢印６５１方向でのシェーディングゲインαを示している。図４（ｃ）において、表示画面中央部の画素（０，０）のシェーディングゲインα００は１であり、画面周辺部部の画素（ｍ，ｎ）のシェーディングゲインはαｍｎ（≦１）である。この間は例えば特性６３１に示すように、輝度傾斜が滑らかに例えばリニアに変化する。この場合、図４（ｂ）の領域内の任意の画素（ｘ，ｙ）のシェーディングゲインαｘｙは次に示す数１で算出される。
【００３５】
【数１】
2005321664.tif 000003
【００３６】
このように、データメモリ５２３内に画面周辺部に行くにしたがって輝度レベルの低下量が大きくなるような輝度補正データであるシェーディングゲインαを格納することにより、画面中央部から画面周辺部に行くに従って連続的に輝度レベルを下げられるため、表示された映像に違和感を抱くことはない。
【００３７】
本実施例では図４（ｃ）の特性６３１のように、画面中央部から画面周辺部に向かって直線的に輝度レベルを下げているが、実際には特性６３２のように非線形にシェーディングゲインを設定してもよい。シェーディングゲインを特性６３２のように設定した場合、画面中央部に輝度レベルを補正しない領域ができることを意味する。またこの場合は、αｘｙを算出する式は、数１とは異なったものになる。この非線形な輝度変調処理を行うためのシェーディングゲインは、２つの部分から構成される。第１の部分は、画面中央部から、画面中央部（０，０）と画面外縁（ｍ、ｎ）との間の所定点（ｍａ、ｎａ）にかけて、第１の傾斜をもって輝度変調を行う。この輝度低下量は０でもよい。第２の部分は、上記所定点（ｍａ、ｎａ）から画面外縁（ｍ、ｎ）にかけて、第１の傾斜よりも大きい第２の傾斜をもって輝度変調を行う。すなわち、第２の部分における輝度低下量は、第１の部分における第１の輝度低下量よりも大きくしている。これにより、より効果的に、視覚的な明るさを向上させることができる。尚、上記所定点は、垂直方向の相対距離0.5、水平方向の相対距離0.5に相当する位置としてもよい。
【００３８】
このように、画面の中心部から画面周辺部に向かって輝度レベルを滑らかに（連続的に）下げた映像に関して、人間の目に違和感を与えないということは、現行のフラットＣＲＴディスプレイでの例からも判断できる。即ち、ＰＤＰは画面全面において均一な輝度を表示できるのに対して、フラットＣＲＴディスプレイでは画面中心部の輝度に対し、画面周辺部の輝度が４０％〜６０％と低くなっている。これはフラットＣＲＴディスプレイの構造に起因する特性であるが、人間の目には違和感のない映像として認識されている。従って、ＰＤＰ表示装置において、フラットＣＲＴディスプレイのように画面全体の輝度を外周側にいくに従って下げるようにしても、人間の目には違和感を与えないと判断できる。
【００３９】
次に、本実施例のようにＡＰＣ機能を有しているＰＤＰ表示装置に、上述のように画面周辺部の輝度レベルを下げた（本実施例では、画面中央部の輝度は上げていない）映像信号Ｓ３を入力した場合の映像について、図５を用いて説明する。図５（ａ）は図４（ａ）の領域６５２に示される画面中央部での入力映像信号ＡＰＬ−輝度特性、図５（ｂ）は、図４（ａ）の領域６５３に示されるような画面周辺部の入力映像信号ＡＰＬ−輝度特性である。なお、図５において、画面中央部領域での輝度には添字ａを、画面周辺部領域での輝度には添字ｂを付して示す。また、ＡＰＣ機能が動作する表示・駆動制御回路への入力映像信号Ｓ３のＡＰＬレベルはＡであり、特性４３１は従来特性、特性７３１は本実施例による特性である。
【００４０】
図５において、映像処理回路５２１から表示・駆動制御回路３２２に入力される映像信号Ｓ３のＡＰＬレベルがＡより小さく、ＡＰＣ信号Ｓａｐｃが閾値以下である場合は、映像処理回路５２１で画面周辺部輝度低下処理がなされず、画面周辺部および画面中央部で特性７３１は特性４３１に同じである。即ち、画面周辺部と画面中央部で輝度差はなく、従来課題となっていた低ＡＰＬの領域での表示映像の品位が損なわれることはない。
【００４１】
上記とは逆に、映像信号Ｓ３のＡＰＬレベルがＡより大きくて、ＡＰＣ信号Ｓａｐｃが閾値以上である場合は、図１のステップ１１７，１１８により、映像処理回路５２１で画面周辺部輝度低下処理がなされる。このため、画面周辺部の輝度は、図５（ｂ）の特性７３１ｂ及び４３１ｂに示されるように、ＹＳ３ｂ＜ＹＳ１ｂとなる。
【００４２】
従来、ＡＰＣ機能が動作すると、表示・駆動制御回路３２２で例えば維持放電パルス数を減少させ、輝度ＹＰｓ１ａ，ＹＰｓ１ｂでリミッタをかけていた。しかし、本実施例のように、映像処理回路５２１で画面周辺部輝度低下処理がなされると、画面周辺部の輝度低減で消費電力が低減される。これにともない、画面周辺部輝度低減で生じた電力低減分を画面中央部の輝度アップに伴う電力増加分に回せるので、消費電力を増大させることなく、表示・駆動制御回路３２２におけるリミッタのレベルを上げる（即ち、例えば維持放電パルス数を上げる）ことができる。よって、画面中央部領域６５２では、図５（ａ）の特性７３１ａ及び４３１ａで示されるように、ＹＳ３ａ＞ＹＳ１ａとなる。従って、明室コントラストを良好にすることができる。
【００４３】
即ち、ＡＰＣ機能が働くような入力映像信号の場合、映像信号Ｓ１と映像信号Ｓ３を入力した時には、画面中央部の輝度は映像信号Ｓ３のほうが高くなり、明室コントラストが良好である明るく高品位な映像が得られる。このとき、画面周辺部の輝度は、図５（ｂ）の特性７３１ｂ及び４３１ｂに示されるように、ＹＳ３ｂ＜ＹＳ１ｂとなっている。前述した通り、このような輝度差が生じても人間の目には違和感を与えない。
【００４４】
この動作を発光エネルギーの観点から述べると、画面周辺部の輝度を下げる処理を行うことにより節約したエネルギーを、表示品質により有効に働く画面中央部に振り分けていることになる。画面周辺部の輝度を下げるのは入力映像信号を信号処理することによって行うが、画面中央部の輝度を上げるのは従来のＡＰＣ技術により自動的に働く。次に、図６（ａ）を用いて、第１の実施例に係わるシェーディングゲインαの特性について述べる。
【００４５】
図６（ａ）において、横軸はＡＰＣ信号であり、縦軸はシェーディングゲインαである。第１の実施例に係わるシェーディングゲインαの特性８３１は、ＡＰＬ値Ａ（ＡＰＣ機能が動作する映像信号Ｓ３のＡＰＬの値）に対応するＡＰＣ信号Ｓａｐｃの値Ｄ以下の領域では、シェーディングゲインα＝１である。即ち、ＡＰＣ信号Ｓａｐｃの値Ｄ以下の領域は、図５のＡＰＬ値Ａ以下の領域に対応しており、この領域では、シェーディングゲインα＝１なので、映像処理回路５２１では画面周辺部輝度低下処理はなされない。
【００４６】
ＡＰＣ信号Ｓａｐｃの値がＤ以上の領域では、シェーディングゲインαの特性８３１は、例えば数１に示される座標（ｘ，ｙ）に対応した値αｘｙとなる。即ち、ＡＰＣ信号Ｓａｐｃの値がＤ以上の領域は、図５のＡＰＬ値Ａ以上の領域に対応しており、この領域では、映像処理回路５２１で画面周辺部輝度低下処理がなされる。そして、ＡＰＣ動作により画像中央部の輝度が増加され、消費電力の増大を招くことなく、明室コントラストが向上される。
【００４７】
以上述べたように、本実施例によれば、表示パネルの消費電力に応じて、映像処理回路５２１の輝度変調処理の動作を制御している。このため、ＡＰＣ機能が動作する高ＡＰＬ領域では、消費電力を上げずに明室コントラストの良好な高品位の映像を提供すると共に、ＡＰＣ機能が動作しない低ＡＰＬ領域の映像でも、品位を損ねることのない画像表示装置を提供できる。
【００４８】
以上では、画面周辺部輝度低下処理を行うか否かを、ＡＰＣ信号Ｓａｐｃが閾値を越えるか否かで判定した。しかしながら、本発明はこれに限定されるものではなく、画面周辺部輝度低下処理を行うか否かの判定レベルとして、ＡＰＣ機能が動作するＡＰＣ信号Ｓａｐｃの所定閾値より幾分小さくてもよい。これによって、本発明の効果が著しく阻害されることはない。
【実施例２】
【００４９】
次に、第２の実施例について述べる。図６（ｂ）は第２の実施例に係わるシェーディングゲインαの特性である。
【００５０】
第１の実施例に係わる図６（ａ）のシェーディングゲインαの特性８３１では、ＡＰＣ信号Ｓａｐｃの値Ｄを境にして、シェーディングゲインαが急激に１からαｘｙに、あるいはαｘｙから１に遷移（変化）する。ここでもし、映像信号Ｓ３のＡＰＬ値がＡを中心に変動すると、ＡＰＣ信号Ｓａｐｃも値Ｄを中心に変動するため、シェーディングゲインαが１とαｘｙとの間で変動することになる。従って、画面周辺部輝度低下のある場合とない場合の変動頻度が高くなり、これによる輝度変動は視聴者に認識され易く、著しく画像特性を劣化させる懸念がある。
【００５１】
第２の実施例は、この不具合を低減するものであり、シェーディングゲイン特性において、シェーディングゲイン１と座標（ｘ，ｙ）に対応したシェーディングゲイン値αｘｙとの間に、これらの２点を結ぶ傾斜の緩やかな低減曲線を設け、上記輝度変動を小さくして、輝度変動を視聴者に認識され難くする。
【００５２】
図６（ｂ）において、横軸はＡＰＣ信号であり、縦軸はシェーディングゲインαである。第２の実施例に係わるシェーディングゲインαの特性８３２は、ＡＰＬ値Ａ（ＡＰＣ機能が動作する映像信号Ｓ３のＡＰＬ値）に対応したＡＰＣ信号Ｓａｐｃの値Ｄ１以下の領域では、シェーディングゲインα＝１である。値Ｄ１とＤ２（Ｄ１＜Ｄ２）の間では、１と例えば数１に示される座標（ｘ，ｙ）に対応した値αｘｙとを結ぶ傾斜の緩やかな低減曲線とする。そして、値Ｄ２以上の領域では座標（ｘ，ｙ）に対応した値αｘｙとする。
【００５３】
このようにすれば、もし、映像信号Ｓ３のＡＰＬ値がＡを中心に変動しても、即ち、ＡＰＣ信号Ｓａｐｃが値Ｄ１を中心に変動しても、シェーディングゲインαの急激な変動が生じないため、これにともなう輝度変動は視聴者に認識されることはない。
【００５４】
以上述べた方法は、図３のデータメモリ５２３に予め複数のレベルに対応したシェーディングゲインのパターンを格納しておき、それらをＡＰＣ信号Ｓａｐｃにより選択して用いることで容易に実現できる。なお、本実施例に対応するＣＰＵのフロー図は、図１のフロー図をわずかに変更することで容易に実現でき、説明を省略する。
【００５５】
図７は、図６のシェーディングゲイン特性８３２に対応した入力映像信号ＡＰＬ−輝度特性で、図７（ａ）は画面中央部、図７（ｂ）は画面周辺部の特性である。なお、図７において、画面中央部領域での輝度には添字ａを、画面周辺部領域での輝度には添字ｂを付して示す。また、特性４３１は従来輝度特性、特性７３２は本実施例による輝度特性であり、ＡＰＣ機能が動作する映像信号Ｓ３のＡＰＬ値をＡ１とする。このＡＰＬ値Ａ１は図６のＡＰＣ信号Ｓａｐｃの値Ｄ１に対応しており、ＡＰＬ値Ａ２は図６のＡＰＣ信号Ｓａｐｃの値Ｄ２に対応している。
【００５６】
図７において、映像信号Ｓ３のＡＰＬ値がＡ１より小さくて、ＡＰＣ信号Ｓａｐｃが閾値以下である場合は、第１の実施例と同様に、映像処理回路５２１で画面周辺部輝度低下処理がなされない。このため、画面周辺部および画面中央部で特性７３２は特性４３１と同じになる。即ち、画面周辺部と画面中央部で輝度差はなく、従来課題となっていた低ＡＰＬの領域での表示映像の品位が損なわれることはない。
【００５７】
映像信号Ｓ３のＡＰＬ値がＡ１より大きくてＡ２より小さく、これに対応するＡＰＣ信号Ｓａｐｃが閾値Ｄ１より大きく、かつＤ２より小さい場合は、映像処理回路５２１で画面周辺部輝度低下処理がなされる。この時、映像処理回路５２１の乗算回路５２１２で輝度低下処理に用いられるシェーディングゲインαは、図６（ｂ）のように、１と座標（ｘ，ｙ）に対応した値αｘｙとを結ぶ傾斜の緩やかな低減曲線上の値となる。従って、画面周辺部の輝度は、図７（ｂ）の特性７３２ｂに示されるように、映像信号Ｓ１をそのまま入力した（つまり画面周辺部輝度低下が為されない）場合の特性４３１ｂに比べ、ＹＳ３ｂ＜ＹＳ１ｂとなる。しかしながら、輝度ＹＰは、輝度ＹＰＳ１ｂと輝度ＹＰＳ３ｂとを結ぶ曲線上の値をとるので、第１の実施例の図５（ｂ）の特性７３１ｂと異なり、緩やかに変化することになる。
【００５８】
映像信号Ｓ３のＡＰＬレベルがＡ２より大きく、ＡＰＣ信号Ｓａｐｃが値Ｄ２より大きい場合は、画面周辺部の輝度は略輝度ＹＰＳ３ｂとなる。
【００５９】
映像処理回路５２１で画面周辺部輝度低下処理がなされると、画面周辺部の輝度低減で消費電力が低減される。これにともない、第１の実施例と同様に、画面周辺部輝度低減で生じた電力低減分を画面中央部の輝度アップに伴う電力増加分に回せるので、消費電力を増大させることなく、表示・駆動制御回路３２２におけるリミッタのレベルを上げる（即ち、例えば維持放電パルス数を上げる）ことができる。よって、明室コントラストを良好にすることができる。
【００６０】
しかし、本実施例では、第１の実施例と異なり、映像信号Ｓ３のＡＰＬ値がＡ１からＡ２の間では、画面周辺部輝度低下の変化が緩やかなので、画面中央部の輝度アップに要する電力増加分に回せる量も緩やかに増大する。従って、画面中央部の輝度アップは特性７３２ａのように緩やかなものとなる。
【００６１】
以上述べたように、本実施例によれば、映像信号Ｓ３のＡＰＬ値が、ＡＰＬ値Ａ１を中心に変動しても、シェーディングゲインの急激な変動が生じない。このため、これにともなう輝度変動が視聴者に認識され難くなる。
【００６２】
上記した本実施例では、ＡＰＣ信号Ｓａｐｃの値Ｄ１を、ＡＰＣ機能が動作する所定閾値としたが、これに限定されるものではなく、上記閾値より幾分小さくてもよいことはいうまでもない。但し、Ｄ２は上記閾値より大きいのはいうまでもない。即ち、Ｄ１とＤ２の間に上記閾値があるようにすればよい。
【００６３】
また、図６（ｂ）では、シェーディングゲインα＝１と座標（ｘ，ｙ）に対応した値αｘｙとを傾斜の緩やか低減曲線で結ぶようにしたが、これに限定されるものではない。例えば、この間を複数に区分し、この複数区分ごとに、傾斜の緩やかな低減曲線で結ぶようにしてもよいことはいうまでもない。
【００６４】
本実施例では、映像信号Ｓ３のＡＰＬ値が、ＡＰＣ機能が動作するＡＰＬ値を中心に変動しても、輝度変動が認識されないように、その輝度変動量を小さくするようにした。別の実施例として、例えばシェーディングゲイン１と座標（ｘ，ｙ）に対応したシェーディングゲイン値αｘｙと間の遷移で、シェーディングゲイン特性がヒステリス特性を持つようにして、輝度変動が生じないようにしてもよい。
【実施例３】
【００６５】
以下、本発明の第３の実施例について、図８、図９を用いて説明する。本実施例は、装置構成上の都合により、実施例１のように図３のＡＰＣ回路３２４からＣＰＵ５２２へＡＰＣ信号Ｓａｐｃがフィードバックできない場合にも、表示映像に応じて画面周辺部輝度低下処理の制御を可能とするためのものである。
【００６６】
図９は第３の実施例を示すＰＤＰ表示装置の一ブロック図である。本図中、表示・駆動制御回路３２２、ＰＤＰ３２３、ＡＰＣ回路３２４、電源回路３２５および映像処理回路５２１、ＣＰＵ５２２、データメモリ５２３は、図３と同様の機能を有する回路または表示パネルである。また、ＡＰＬ検出回路１０２１は、入力された映像信号Ｓ１のＡＰＬを検出するものである。
【００６７】
本構成においては、映像信号Ｓ１は映像処理回路５２１に入力されると共に、ＡＰＬ検出回路１０２１にも入力される。ＡＰＬ検出回路１０２１ではこの入力映像信号Ｓ１のＡＰＬを検出し、このＡＰＬ値ＳａｐｌをＣＰＵ５２２に出力する。ＣＰＵ５２２ではこのＡＰＬ値Ｓａｐｌに基づき、データメモリ５２３からシェーディングゲインαを読み出し、映像処理回路５２１に出力する。これ以後の処理は、実施例１の図３で説明したものと同様であり、説明を省略する。
【００６８】
図８は本実施例におけるＣＰＵ５２２の処理を示すフローチャートである。図８において、ＣＰＵ５２２は、ＡＰＬ検出回路１０２１からのＡＰＬ値Ｓａｐｌが入力されると、即時に画面周辺部輝度低下処理（ステップ１５１）を開始する。そして、ステップ１５２でこのＡＰＬ値Ｓａｐｌが所定閾値より大きいか否かをチェックする。即ち、ＡＰＬ値Ｓａｐｌが所定閾値より大きい場合、ステップ１５４において画素ごとのシェーディングゲインαをデータメモリ５２３より読み出し、ステップ１５５でシェーディングゲインαを映像処理回路５２１に出力する。ＡＰＬ値Ｓａｐｌが所定閾値より小さい場合、ステップ１５３でシェーディングゲインα＝１とし、ステップ１５５でシェーディングゲインα＝１を映像処理回路５２１に出力する。このような処理を、実施例１と同様に、入力映像信号の各フレームにおいて行い、ステップ１５６で画面周辺部輝度低下処理を終了する。
【００６９】
輝度変調処理の制御方法に関しては、例えば図６に示したものと同様に、複数種類考えられる。この実施例においては、輝度変調処理の実行に関する閾値として、例えば図１０に示されるような閾値Ｅ、Ｅ１、Ｅ２を用いている。これらの閾値は、次に説明する事項を考慮して決定される。即ち、本実施例では、映像処理回路５２１において、入力映像信号Ｓ１にシェーディングゲインαを乗じて画面周辺部の輝度を下げた映像信号Ｓ３を生成した後、表示・駆動制御回路３２２に入力する構成になっている。しかし、画面周辺部の輝度を下げると、映像信号のＡＰＬも下がるため、ＡＰＬＳ１＞ＡＰＬＳ３となる。ここでＡＰＬＳ３が、ＡＰＣ機能の働くようなレベルよりも低くなる場合がある。この場合、画面周辺部の輝度は下がるが、ＡＰＣ機能が働かないために画面中央部の輝度は上がらない。制御の閾値を決定する際はこのような場合が生じないように決定する必要がある。例えば、ＡＰＣ機能の働く閾値がＡＰＬ４０％だとすれば、輝度変調処理をするか否かの判定を行う所定閾値としては、図１０（ａ）の場合は例えばＥ＝４５％や５０％のような値にし、かつ図１０（ｂ）の場合には例えばＥ１＝４１％、Ｅ２＝５０％のような値にすることが好ましい。
【００７０】
また、本実施例には含めなかったが、図３や図９に示す構成にタイマー回路（図示せず）、もしくはカウンタ回路（図示せず）を追加し、その出力をＣＰＵ５２２に入力するような構成にすれば、時間とともにシェーディングゲインが変化するような制御も可能である。このような制御を行うことにより、例えば同様の映像が所定の時間続いたときにのみシェーディング処理を行う、というような利用法も考えられる。
【００７１】
以上のように、本発明は、表示パネルの消費電力に応じて、画面周辺部の輝度を低下させる輝度変調処理の動作を制御している。このため、ＡＰＣ機能が動作する高ＡＰＬ領域では、消費電力を上げずに明室コントラストの良好な高品位の映像を表示できる。更に、ＡＰＣ機能が動作しない低ＡＰＬ領域でも、品位が大きく劣化しない映像を表示することができる。尚、本実施形態では、自発光型の表示パネルとして、ＰＤＰを例にして説明した。しかしながら、本発明は、前述したようにＦＥＤ、ＥＬ、ＬＥＤでも同様に適用できる。また、ＬＣＤのような自発光型ではないものについても同様に適用し得る。
【図面の簡単な説明】
【００７２】
【図１】本発明による第１の実施例の処理を示すフローチャート。
【図２】ＡＰＣ機能の動作特性を説明する図。
【図３】本発明の第１実施例を示すＰＤＰ表示装置のブロック図。
【図４】輝度補正データであるシェーディングゲインαを説明する模式図。
【図５】第１実施例に係わる入力信号のＡＰＬと表示される映像の輝度の関係を示す図。
【図６】第１および第２実施例に係わるシェーディングゲインαの特性図。
【図７】第２実施例に係わる入力信号のＡＰＬと表示される映像の輝度の関係を示す図。
【図８】本発明による第３実施例の処理を示すフローチャート。
【図９】本発明による第３実施例を示すＰＤＰ表示装置のブロック図。
【図１０】第３実施例に係わるシェーディングゲインαの特性図。
【符号の説明】
【００７３】
３２１、５２１…映像処理回路、３２２…表示・駆動制御回路、３２３…ＰＤＰ、３２４…ＡＰＣ回路、３２５…電源回路、５２２…ＣＰＵ、５２３…データメモリ、６５２…画面中心部、６５３…画面周辺部、１０２１…ＡＰＬ検出回路。
【図１】
2005321664.tif 000004
【図２】
2005321664.tif 000005
【図３】
2005321664.tif 000006
【図４】
2005321664.tif 000007
【図５】
2005321664.tif 000008
【図６】
2005321664.tif 000009
【図７】
2005321664.tif 000010
【図８】
2005321664.tif 000011
【図９】
2005321664.tif 000012
【図１０】
2005321664.tif 000013