(57)【要約】  【課題】  電源部からの電流を負荷部品へ供給する際に生じる突入電流を、単純な構成によって抑制するスイッチ回路を提供する。  【解決手段】  抵抗１６の抵抗値Ｒ16が、抵抗１７の抵抗値Ｒ17よりも十分大きな値であり、トランジスタ１３にオン信号を入力した場合にＭＯＳ−ＦＥＴ１２のゲート・ソース間に生じる電位ＶGS1が、トランジスタ１４にオン信号を入力した場合にＭＯＳ−ＦＥＴ１２のゲート・ソース間に生じる電位ＶGS2よりも十分小さく制御することができる。従って、電源部１０からの電源供給時に発生する突入電流、即ち、電源安定部１１の入力側のコンデンサを充電させるため電流の電流量を抑制することができる。【選択図】        図１
2005266971.tif 000002
【特許請求の範囲】
【請求項１】
直流電源からの電力を負荷部品へ供給する半導体素子を有するスイッチ回路において、
前記半導体素子は、外部からの信号に応じて内部の抵抗値が変化する特性を有しており、
前記半導体素子へ第１信号を入力する第１入力部と、
該第１入力部による前記第１信号の入力から所定時間経過後に前記半導体素子へ第２信号を入力する第２入力部と
を備え、
前記半導体素子は、前記第１信号が入力された場合の前記内部の抵抗値が、前記第２信号が入力された場合の前記内部の抵抗値よりも大きくなるように構成してあることを特徴とするスイッチ回路。
【請求項２】
直流電源及び負荷部品のそれぞれにソース及びドレインが接続された電界効果トランジスタが、ゲートに印加される電圧に応じて前記直流電源から前記負荷部品への電流量を制御するスイッチ回路において、
外部からの制御信号に応じて前記電界効果トランジスタのゲートに電圧を印加する第１スイッチ及び第２スイッチと、
所定の抵抗を介して前記電界効果トランジスタのソース、及びゲートに一端が接続され、他端のそれぞれが前記第１スイッチ及び第２スイッチのそれぞれに接続された第１抵抗及び該第１抵抗の抵抗値よりも小さい抵抗値の第２抵抗と
を備え、
前記第２スイッチは、前記第１スイッチが外部から制御信号を取得してから所定時間経過後に、外部から制御信号を取得するように構成してあることを特徴とするスイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばコンデンサを入力側に備える負荷部品への直流電源からの突入電流を抑制する機能を備えたスイッチ回路に関するものである。
【背景技術】
【０００２】
図２は従来のスイッチ回路を示す回路図である。図２中２は従来のスイッチ回路を示しており、スイッチ回路２は、所定の電圧を印加する電源部２０と、電源部２０が印加する電圧を安定させる電源安定部２１と、電源安定部２１にドレイン２２Ｄを、電源部２０にソース２２Ｓを接続されたＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor−Field Effect Transistor：電界効果トランジスタ）２２と、ＭＯＳ−ＦＥＴ２２のソース２２Ｓ及びゲート２２Ｇのそれぞれに両端を接続された抵抗２４と、ＭＯＳ−ＦＥＴ２２のゲート２２Ｇに一端を接続された抵抗２５と、抵抗２５の他端にコレクタを接続されたＭＯＳ−トランジスタ（以下、トランジスタという）２３とを備えている。トランジスタ２３のエミッタは接地されており、トランジスタ２３のベースには、抵抗２３ａを介して図示しない入力制御部からオン信号が入力される。
【０００３】
上述した構成のスイッチ回路２では、入力制御部からトランジスタ２３のベースにオン信号が入力された場合、抵抗２４，２５に電流が流れ、ＭＯＳ−ＦＥＴ２２のゲート・ソース間に電位ＶGSが発生してＭＯＳ−ＦＥＴ２２が導通状態となる。これにより、電源部２０からの電流がＭＯＳ−ＦＥＴ２２を介して電源安定部２１へ投入される。また、各種の電子機器が上述した構成のスイッチ回路２を備えた場合には、電源安定部２１によって平滑化された電圧（電流）を電子機器に搭載されたハードウェア各部に印加（投入）することができ、ハードウェア各部に安定した電力を供給することができる。
【特許文献１】特開平７−５９３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上述した構成のスイッチ回路２において、電源安定部２１は入力側にコンデンサ（図示せず）を有しており、ＭＯＳ−ＦＥＴ２２がオンされて電源部２０からの電流が電源安定部２１へ入力される際に突入電流が発生する。発生した突入電流がＭＯＳ−ＦＥＴ２２の定格電流を超える場合には、ＭＯＳ−ＦＥＴ２２が破損するおそれがあるという問題がある。また、定格電流が大きいＭＯＳ−ＦＥＴを用いることによって上述した問題を多少は解決することができるが、高価なＭＯＳ−ＦＥＴを使用することによってコストが増大するという問題もある。
【０００５】
本発明は斯かる事情に鑑みてなされたものであり、電源部からの電流を負荷部品へ供給する際に生じる突入電流を、単純な構成によって抑制することができるスイッチ回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係るスイッチ回路は、直流電源からの電力を負荷部品へ供給する半導体素子を有するスイッチ回路において、前記半導体素子は、外部からの信号に応じて内部の抵抗値が変化する特性を有しており、前記半導体素子へ第１信号を入力する第１入力部と、該第１入力部による前記第１信号の入力から所定時間経過後に前記半導体素子へ第２信号を入力する第２入力部とを備え、前記半導体素子は、前記第１信号が入力された場合の前記内部の抵抗値が、前記第２信号が入力された場合の前記内部の抵抗値よりも大きくなるように構成してあることを特徴とする。
【０００７】
本発明による場合は、直流電源と負荷部品との間に直列接続された半導体素子が、外部からの信号に応じて内部の抵抗値が変化する特性を有しており、第１入力部により第１信号が入力された場合の内部の抵抗値が、第２入力部により第２信号が入力された場合の内部の抵抗値よりも大きくなるように構成してある。また、前記第２入力部は、前記第１信号の入力から所定時間経過後に第２信号を前記半導体素子へ入力するように構成してある。従って、直流電源からの電流の投入時に、半導体素子の内部の抵抗値を大きく制御することにより、発生する突入電流の電流量を抑制することが可能となる。
【０００８】
本発明に係るスイッチ回路は、直流電源及び負荷部品のそれぞれにソース及びドレインが接続された電界効果トランジスタが、ゲートに印加される電圧に応じて前記直流電源から前記負荷部品への電流量を制御するスイッチ回路において、外部からの制御信号に応じて前記電界効果トランジスタのゲートに電圧を印加する第１スイッチ及び第２スイッチと、所定の抵抗を介して前記電界効果トランジスタのソース、及びゲートに一端が接続され、他端のそれぞれが前記第１スイッチ及び第２スイッチのそれぞれに接続された第１抵抗及び該第１抵抗の抵抗値よりも小さい抵抗値の第２抵抗とを備え、前記第２スイッチは、前記第１スイッチが外部から制御信号を取得してから所定時間経過後に、外部から制御信号を取得するように構成してあることを特徴とする。
【０００９】
本発明による場合は、直流電源及び負荷部品のそれぞれにソース及びドレインが接続された電界効果トランジスタと、所定の抵抗を介して前記電界効果トランジスタのソース、及びゲートに一端が接続された第１抵抗及び該第１抵抗の抵抗値よりも小さい抵抗値の第２抵抗と、前記第１抵抗の他端に接続された第１スイッチと、前記第２抵抗の他端に接続された第２スイッチとを備える。なお、第１スイッチ及び第２スイッチは、外部からの制御信号に応じて前記電界効果トランジスタのゲートに電圧を印加するように構成されている。
【００１０】
前記第２スイッチが、第１スイッチが外部から制御信号を取得してから所定時間経過後に、外部から制御信号を取得するように構成してあることにより、直流電源からの電流投入時に、第２抵抗の抵抗値よりも大きい抵抗値の第１抵抗を介して電界効果トランジスタに接続された第１スイッチから電界効果トランジスタのゲートへ電圧が印加されるため、第２スイッチが制御信号を取得した場合と比較して、電界効果トランジスタのゲートに大きい電圧を印加することが可能となる。また、電界効果トランジスタのゲートは直流電源に接続されているため、直流電源からの電流投入時に電界効果トランジスタのゲート・ソース間の電位を、第２スイッチが制御信号を取得した場合と比較して小さくすることができ、電界効果トランジスタを介して直流電源から負荷部品へ投入される突入電流の電流値を抑制することが可能となる。
【発明の効果】
【００１１】
本発明によれば、直流電源から負荷部品へ電流を投入する際に、直流電源と負荷部品との間に直列接続された半導体素子に、まず第１入力部により第１信号を入力し、所定時間経過後に第２入力部により第２信号を入力する。第１信号が入力された場合の前記半導体素子の内部の抵抗値を、第２信号が入力された場合よりも大きくなるように構成してあることにより、直流電源からの電流の投入時に発生する突入電流の電流量を抑制することができ、これにより電源回路を構成する各種の電子部品の破損を回避することができる。
【００１２】
本発明によれば、直流電源から負荷部品へ電流を投入する場合に、直流電源及び負荷部品のそれぞれにソース及びドレインが接続された電界効果トランジスタのゲートに、第２抵抗の抵抗値よりも大きい抵抗値の第１抵抗を介して電圧を印加することにより、前記第２抵抗を介して印加される電圧と比較して大きい電圧を電界効果トランジスタのゲートに印加することができる。この場合、前記電界効果トランジスタのゲート・ソース間の電位を小さくすることができ、電界効果トランジスタを介して直流電源から負荷部品へ入力される突入電流の電流量を抑制することができる。これにより、電源回路を構成する各種の電子部品の破損を回避することができる。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明に係るスイッチ回路をその実施の形態を示す図面に基づいて詳述する。図１は本発明に係るスイッチ回路を示す回路図である。図中１は、本発明に係るスイッチ回路を示しており、スイッチ回路１は、所定の電圧Ｖｃｃを印加する電源部（直流電源）１０と、電源部１０が印加する電圧を安定させる電源安定部（負荷部品）１１とを備える。電源安定部１１は、電源部１０との接続側に入力平滑用のコンデンサ（図示せず）を有しており、これにより、スイッチ回路１を備えた電子機器に搭載されるハードウェア各部（負荷部品）には、電源安定部１１によって平滑化された安定した電圧を印加することができる。
【００１４】
スイッチ回路１は、電源安定部１１にドレイン１２Ｄを、電源部１０にソース１２Ｓをそれぞれ接続され、電源部１０と電源安定部１１との間に直列接続されたＭＯＳ−ＦＥＴ（半導体素子）１２を備えている。ＭＯＳ−ＦＥＴ１２は、ゲート・ソース間に生じる電位ＶGSに応じて内部の抵抗値が変化する特性を有しており、ゲート・ソース間に生じる電位ＶGSが小さくなる程、内部の抵抗値が大きくなり、ソース１２Ｓからドレイン１２Ｄへ流れる電流量が少なくなる。
【００１５】
更に、スイッチ回路１は、ＭＯＳ−ＦＥＴ１２のソース１２Ｓ及びゲート１２Ｇのそれぞれに両端を接続された抵抗（所定の抵抗）１５と、ＭＯＳ−ＦＥＴ１２のゲート１２Ｇにそれぞれの一端を接続された抵抗（第１抵抗、第２抵抗）１６，１７と、抵抗１６の他端にコレクタを接続された第１スイッチとしてのＭＯＳ−トランジスタ（以下、トランジスタという）１３と、抵抗１７の他端にコレクタを接続された第２スイッチとしてのトランジスタ１４とを備えている。従って、２つのスイッチであるトランジスタ１３，１４と、それぞれのトランジスタ１３，１４に接続された２つの抵抗１６，１７とが、ＭＯＳ−ＦＥＴ１２のゲート１２Ｇに並列接続されている。
【００１６】
トランジスタ１３，１４のそれぞれのエミッタは接地されている。また、トランジスタ１３及び１４それぞれのベースには、抵抗１３ａ及び１４ａをそれぞれ介して図示しない入力制御部からオン信号（制御信号）が入力される。ここで、抵抗１６の抵抗値Ｒ16は、抵抗１７の抵抗値Ｒ17と比較して十分大きな値とする。また、トランジスタ１３，１４のそれぞれのベースに入力されるオン信号は、まずトランジスタ１３へのオン信号が入力された後、所定時間が経過してからトランジスタ１４へのオン信号が入力されるように設定されている。
【００１７】
上述した構成により、スイッチ回路１では、入力制御部からトランジスタ１３のベースにオン信号が入力された場合、電源部１０からの電流が抵抗１５，１６へ投入される。この場合、ＭＯＳ−ＦＥＴ１２のゲート１２Ｇには、Ｖｃｃ・Ｒ16／（Ｒ15＋Ｒ16）の電圧Ｖ1が印加されることになり、トランジスタ１３及び抵抗１６は、ＭＯＳ−ＦＥＴ１２のゲート１２Ｇへ第１信号（電圧Ｖ1）を入力（印加）する第１入力部として動作する。なお、Ｒ15，Ｒ16はそれぞれ抵抗１５，１６の抵抗値を示す。
【００１８】
これにより、ＭＯＳ−ＦＥＴ１２のゲート・ソース間に電位ＶGS1＝Ｖｃｃ・Ｒ15／（Ｒ15＋Ｒ16）が発生し、発生した電位ＶGS1に応じた電流がＭＯＳ−ＦＥＴ１２を介して電源部１０から電源安定部１１へ流れる。
【００１９】
入力制御部はタイマ（図示せず）を有しており、トランジスタ１３のベースにオン信号を入力してから所定時間経過後に、トランジスタ１４のベースにオン信号を入力する。入力制御部からトランジスタ１４のベースにオン信号が入力された場合、電源部１０からの電流が抵抗１５，１６だけでなく抵抗１７にも投入される。この場合、ＭＯＳ−ＦＥＴ１２のゲート１２Ｇには、Ｖｃｃ・Ｒ16／（Ｒ15＋Ｒ16）の電圧Ｖ2が印加されることになり、トランジスタ１４及び抵抗１７は、ＭＯＳ−ＦＥＴ１２のゲート１２Ｇへ第２信号（電圧Ｖ2）を入力（印加）する第２入力部として動作する。なお、Ｒ17は抵抗１７の抵抗値を示す。
【００２０】
これにより、ＭＯＳ−ＦＥＴ１２のゲート・ソース間に電位ＶGS2＝Ｖｃｃ・Ｒ16Ｒ17／（Ｒ15Ｒ16＋Ｒ15Ｒ17＋Ｒ16Ｒ17）が発生し、発生した電位ＶGS2に応じた電流がＭＯＳ−ＦＥＴ１２を介して電源部１０から電源安定部１１へ流れる。なお、通常は、トランジスタ１４のベースにオン信号が入力されることにより、ＭＯＳ−ＦＥＴ１２のゲート１２Ｇに電圧Ｖ2が印加された場合、ＭＯＳ−ＦＥＴ１２は導通状態となる。
【００２１】
ここで、抵抗１６の抵抗値Ｒ16は、抵抗１７の抵抗値Ｒ17よりも十分大きな値であることから、トランジスタ１３にオン信号を入力した場合にＭＯＳ−ＦＥＴ１２のゲート・ソース間に生じる電位ＶGS1が、トランジスタ１４にオン信号を入力した場合にＭＯＳ−ＦＥＴ１２のゲート・ソース間に生じる電位ＶGS2よりも十分小さく制御することができる。ＭＯＳ−ＦＥＴ１２は、ゲート・ソース間に生じる電位ＶGSが小さくなる程、内部の抵抗値が大きくなり、ソース１２Ｓからドレイン１２Ｄへ流れる電流量が少なくなる特性を有するため、突入電流、即ち、電源安定部１１の入力側のコンデンサを充電させるための充電電流の電流量を抑制することができる。また、突入電流の電流量が抑制できることにより、定格電流が小さいＭＯＳ−ＦＥＴを用いることが可能となり、ＭＯＳ−ＦＥＴの小型化及びコスト削減を図ることができる。
【００２２】
上述したように、電源部１０からの電源投入時に、トランジスタ１３のみにオン信号を入力することによって、電源安定部１１の入力側のコンデンサへの突入電流を抑制することができ、ＭＯＳ−ＦＥＴ１２の破損を回避することができる。また、コンデンサが十分充電された程度の時間が経過した後にトランジスタ１４にオン信号を入力させてＭＯＳ−ＦＥＴ１２をオンさせることにより、再度の突入電流の発生を防止することができる。なお、トランジスタ１３がオン信号を取得してからトランジスタ１４がオン信号を取得するまでの所定時間は、ＭＯＳ−ＦＥＴ１２をオンした場合（トランジスタ１４がオン信号を取得した場合）にＭＯＳ−ＦＥＴ１２の定格電流を超えない電流量の電流が、ＭＯＳ−ＦＥＴ１２に流れる程度に電源安定部１１の入力側のコンデンサが充電される時間であればよく、コンデンサの充電が十分に完了する時間でなくてもよい。
【００２３】
従って、発生するおそれのある突入電流がＭＯＳ−ＦＥＴ１２の定格電流を超えないように適切にスイッチ回路１を構成することにより、ＭＯＳ−ＦＥＴ１２を初めとして他の電子部品の破損を防止することができる。なお、上述した実施の形態では、スイッチ（半導体スイッチ）としてＭＯＳ−トランジスタを用いているが、これに限られず、バイポーラトランジスタ、ダイオード等を用いることも可能である。
【図面の簡単な説明】
【００２４】
【図１】本発明に係るスイッチ回路を示す回路図である。
【図２】従来のスイッチ回路を示す回路図である。
【符号の説明】
【００２５】
１  スイッチ回路
１０  電源部（直流電源）
１１  電源安定部（負荷部品）
１２  ＭＯＳ−ＦＥＴ（半導体素子）
１３  ＭＯＳ−トランジスタ（第１スイッチ）
１４  ＭＯＳ−トランジスタ（第２スイッチ）
１６  抵抗（第１抵抗）
１７  抵抗（第２抵抗）
【図１】
2005266971.tif 000003
【図２】
2005266971.tif 000004