(57)【要約】【課題】  各遊技装置の動作を容易に確認できる遊技機を提供すること。【解決手段】  遊技に関連して動作を行う遊技装置と、該遊技装置の動作を制御するための制御基板とを有する。制御基板に対して一連のテスト用動作コマンドを送信するテストコマンド出力手段を設ける。制御基板に、テストモードに移行した場合に、テストコマンド出力手段から送信される一連のテスト用動作コマンドの各々に対応して予め定められた態様で遊技装置にテスト動作を行わせるテスト動作手段（Ａ１５，Ａ１６）を設ける。【選択図】          図４
2005125125.tif 000002
【特許請求の範囲】
【請求項１】
遊技に関連して動作を行う遊技装置と、該遊技装置の動作を制御するための制御基板とを有する遊技機において、前記制御基板に対して一連のテスト用動作コマンドを送信するテストコマンド出力手段を設けると共に、前記制御基板に、テストモードに移行した場合に、前記テストコマンド出力手段から送信される一連のテスト用動作コマンドの各々に対応して予め定められた態様で前記遊技装置にテスト動作を行わせるテスト動作手段を設けたことを特徴とする遊技機。
【請求項２】
前記制御基板は、遊技の主たる制御を行うメイン制御基板からの指令に従って前記遊技装置の動作を制御するサブ制御基板であって、前記テストコマンド出力手段が前記サブ制御基板に対して一連のテスト用動作コマンドを送信するものであると共に、前記サブ制御基板に前記テストモード動作手段を設けたことを特徴とする請求項１に記載の遊技機。
【請求項３】
前記テストコマンド出力手段が、前記メイン制御基板に含まれていることを特徴とする請求項２に記載の遊技機。
【請求項４】
前記一連のテスト用動作コマンドは、前記制御基板の各信号線毎に割り付けられた少なくとも信号線数分のビットデータからなり、前記テスト用動作コマンドの内容毎に前記遊技装置の動作が異なることを特徴とする請求項１乃至３のうちのいずれか１つに記載の遊技機。
【請求項５】
前記テスト動作手段は、前記テストモード以外においては前記テスト用動作コマンドを受け付けないことを特徴とする請求項１乃至４のうちのいずれか１つに記載の遊技機。
【請求項６】
前記制御基板は、所定期間のみ前記テストモードに移行可能に構成されたことを特徴とする請求項１乃至５のうちのいずれか１つに記載の遊技機。
【請求項７】
前記所定期間が、電源投入時から所定時間経過するまでの間であることを特徴とする請求項６に記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技機の各遊技装置の動作状態を製造メーカや遊技店等においてテストするためのテスト動作手段を備える遊技機に関するものである。
【背景技術】
【０００２】
従来、遊技機の各遊技装置の動作状態、例えば、遊技関連ランプの点滅状態、音声の発生状態、表示装置の表示状態等を製造メーカや遊技店においてテストを行い、その動作を確認する場合がある。即ち、製造メーカにおいては、遊技動作の不具合の有無を調べるために、例えば、遊技機の製造の最終段階において各遊技装置を動作させてその状態を確認したり、遊技店においては状況に応じて各遊技装置を動作させてその状態を確認したりしている。その際の確認方法としては、各遊技装置が動作するような遊技状態をつくりあげ、例えば、表示装置で図柄を変動表示させたければ、始動入賞口に遊技球を入球させることにより、動作状態を確認しているのが一般的である。しかしながら、このような遊技機においては、遊技装置を確認するのに多大なる手間と時間を費やすこととなる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、各遊技装置の動作を容易に確認できる遊技機を提供することにある。
【課題を解決するための手段】
【０００４】
請求項１に係る遊技機は、遊技に関連して動作を行う遊技装置と、該遊技装置の動作を制御するための制御基板とを有するものであって、上記課題を解決するために、前記制御基板に対して一連のテスト用動作コマンドを送信するテストコマンド出力手段を設けると共に、前記制御基板に、テストモードに移行した場合に、前記テストコマンド出力手段から送信される一連のテスト用動作コマンドの各々に対応して予め定められた態様で前記遊技装置にテスト動作を行わせるテスト動作手段を設けたことを特徴とする。
【０００５】
請求項２に係る遊技機は、請求項１に係る遊技機において、前記制御基板が、遊技の主たる制御を行うメイン制御基板からの指令に従って前記遊技装置の動作を制御するサブ制御基板であって、前記テストコマンド出力手段が前記サブ制御基板に対して一連のテスト用動作コマンドを送信するものであると共に、前記サブ制御基板に前記テストモード動作手段を設けたことを特徴とするものである。
【０００６】
請求項３に係る遊技機は、請求項２に係る遊技機において、前記テストコマンド出力手段が、前記メイン制御基板に含まれていることを特徴とするものである。
【０００７】
請求項４に係る遊技機は、請求項１乃至３のうちのいずれか１つに係る遊技機において、前記一連のテスト用動作コマンドが、前記制御基板の各信号線毎に割り付けられた少なくとも信号線数分のビットデータからなり、前記テスト用動作コマンドの内容毎に前記遊技装置の動作が異なることを特徴とするものである。
【０００８】
請求項５に係る遊技機は、請求項１乃至４のうちのいずれか１つに係る遊技機において、前記テスト動作手段が、前記テストモード以外においては前記テスト用動作コマンドを受け付けないことを特徴とするものである。
【０００９】
請求項６に係る遊技機は、請求項１乃至５のうちのいずれか１つに係る遊技機において、前記制御基板が、所定期間のみ前記テストモードに移行可能に構成されたことを特徴とするものである。
【００１０】
請求項７に係る遊技機は、請求項６に係る遊技機において、前記所定期間が、電源投入時から所定時間経過するまでの間であることを特徴とするものである。
【発明の効果】
【００１１】
請求項１に係る遊技機によれば、遊技装置の動作を制御する制御基板は、テストモードに移行した場合には、テストコマンド出力手段から送信される一連のテスト用動作コマンドの各々に対応して予め定められた態様で遊技装置をテスト動作させることができるので、テスト動作の確認が容易に行える。
【００１２】
請求項２に係る遊技機によれば、遊技装置の動作を制御するサブ制御基板は、テストモードに移行した場合に、テストコマンド出力手段から送信される一連のテスト用動作コマンドの各々に対応して予め定められた態様で遊技装置をテスト動作させることができるので、サブ制御基板によって制御回路される遊技装置のテスト動作の確認が容易に行える。
【００１３】
請求項３に係る遊技機によれば、テストコマンド出力手段が、メイン制御基板に含まれているので、基板構成を単純にすることができる。
【００１４】
請求項４に係る遊技機によれば、一連のテスト用動作コマンドが、制御基板の各信号線毎に割り付けられた少なくとも信号線数分のビットデータからなり、テスト用動作コマンドの内容毎に遊技装置の動作が異なるので、各信号線の通信状態の異常（断線、ショート等）を確認することができる。
【００１５】
請求項５に係る遊技機によれば、テスト動作手段が、テストモード以外においてはテスト用動作コマンドを受け付けない構成であるから、例えば、通常時にテスト用動作コマンドと同一のコマンド（テストモード中でないときに同一コマンドが使用されている場合等）が送信されたとしてもテスト動作が行われることがない。
【００１６】
請求項６に係る遊技機によれば、制御基板は、所定期間のみテストモードに移行可能に構成されているので、テストモードの移行期間を制限できる。
【００１７】
請求項７に係る遊技機によれば、電源投入時から所定時間経過するまでの間の所定期間のみ、テストモードに移行可能とされているので、電源投入時にテスト動作を行わせることができると共に、電源投入から所定時間経過後の通常時（例えば、営業時）に、テスト動作が行われるといった不具合が起らない。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面を参照して説明する。なお、本実施形態では、遊技機の一形態としてパチンコ遊技機を用いて説明するが、本発明はそれに限らず、例えば、コイン式遊技機等であってもよく、遊技に関連して動作を行う遊技装置と、該遊技装置の動作を制御するための制御基板を有する遊技機であれば全て対象となる。
【００１９】
図１は、本実施形態のパチンコ遊技機に配備された制御系統の要部ブロック図である。メイン制御回路１は、遊技の主たる制御を行うものであって、メイン制御基板（図示せず）に配設される。メイン制御回路１は、ワンチップマイクロコンピュータ２と、入出力回路３及び入出力回路４等により構成されている。ワンチップマイクロコンピュータ２は、その内部にＣＰＵ５，ＲＡＭ６，ＲＯＭ７を備えている。なお、本実施形態では、メイン制御回路１もしくはワンチップマイクロコンピュータ２が、一連のテスト用動作コマンドを送信するテストコマンド出力手段を含んで構成している。
【００２０】
ワンチップマイクロコンピュータ２は、入出力回路３を介して各種制御回路、各種駆動装置及び各種スイッチ等に結ばれている。すなわち、入出力回路３には、図示していない遊技盤面に配した始動入賞口に対して設けられた始動口センサ８、遊技機裏面に設けられたテストスタートスイッチ９、その他入賞センサ類（例えば、遊技盤の左右ゲートへの遊技球の通過を検出する普通図柄始動スイッチ）が接続されている。
【００２１】
また、入出力回路３には中継回路１０が接続され、中継回路１０には、大入賞口（図示せず）を開放動作するためのソレノイド１１、前記大入賞口へ入賞した遊技球を検出するカウントセンサ１２、前記大入賞口内に設けられた特定領域への遊技球の通過を検出する特定領域センサ１３が接続されている。さらに、入出力回路３には、遊技盤面に配備されている各ＬＥＤや各種表示ランプ等を点灯制御するランプ制御回路１４、スピーカ１６より各種の効果音を拡声させるための音声制御を行う音声制御回路１５及びその他ソレノイド類（例えば、普通電動役物を拡開動作させるソレノイド）が接続されている。なお、ランプ制御回路１４はランプ制御基板（図示せず）に配設され、音声制御回路１５は音声制御基板（図示せず）に配設される。また、ランプ制御回路１４及び音声制御回路１５についても図示はしていないが、ＣＰＵ，ＲＯＭ，ＲＡＭが含まれている。
【００２２】
また、入出力回路４には払出制御回路１７及び特別図柄表示装置２１が接続されている。払出制御回路１７は、内部に制御用ＣＰＵ（図示せず）、前記ＣＰＵによる作業領域や各賞球コマンドに対応した賞品球数等を保持記憶するための記憶エリアを備えたＲＡＭ及び制御データ及び賞球払出しのための制御プログラム等が記憶されたＲＯＭなどを備えている。
【００２３】
払出制御回路１７は、メイン制御回路１から指令される賞球コマンドに従って賞球払出装置１８を駆動制御し、賞品球の払出制御を行う。払出制御回路１７には、前述のメイン制御回路１が通信接続されている他、発射制御回路１９を介して遊技盤面に向けてパチンコ球を弾発するための打球発射装置２０が接続されており、打球発射装置２０の動作停止／動作停止解除を制御する。
【００２４】
特別図柄表示装置２１は、入出力回路４を介してメイン制御回路１と接続された表示制御回路２２及び液晶表示盤２３により構成されている。また、表示制御回路２２は、内部に表示制御用ＣＰＵ（図示せず）、画像データ及び前記ＣＰＵによる作業領域等を備えたＲＡＭ及び各コマンドに対応した表示制御データ及びキャラクタや図柄が記憶されたＲＯＭなどを備えている。表示制御回路２２は、表示制御基板（図示せず）に配設される。
【００２５】
表示制御回路２２はメイン制御回路１からストローブ信号が入力されると、前記ＣＰＵは前記ストローブ信号により表示制御用コマンドを認識する。前記表示制御用コマンドに対応するデータエリアから表示制御データ及びキャラクタや図柄が前記ＲＯＭから読み出され、前記画像データを記憶するＲＡＭに格納される。前記格納された画像データは表示順がくるとＲＡＭから画像データが読み出され、液晶表示盤２３に表示される。
【００２６】
図８は、特許請求の範囲の請求項１に記載の要件に対応するブロック図である。本実施形態において、請求項１に記載の遊技装置としては、遊技に関連して点灯あるいは点滅するランプ及びＬＥＤ等の発光手段、遊技に関連して各種音声を拡声するための音声拡声手段、種々の図柄が表示可能である特別図柄表示装置２１が相当する。また、請求項１に記載のテスト動作手段を設けたサブ制御基板としては音声制御回路１５、ランプ制御回路１４、表示制御回路２２が該当するが、これらに限られるものではなく、遊技装置の動作を制御する制御基板であればよい。また、例えば、メイン制御回路１で遊技装置を直接的に制御する構成、あるいはメイン制御回路１以外の制御回路で直接的に遊技装置を制御する構成としてよい。さらに、実施形態おいては、メイン制御回路１、サブ制御回路（ランプ制御回路１４、音声制御回路１５、表示制御回路２２）の各々はそれぞれ別基板として遊技機裏面に設けられている。
【００２７】
以上のように構成された実施形態のパチンコ遊技機において、メイン制御回路１のＣＰＵ（以下、メインＣＰＵ）が実行するテストコマンド出力処理及び各サブ制御回路１４，１５，２２（以下、単にサブ制御回路という）のＣＰＵ（以下、サブＣＰＵ）が実行するテスト用動作処理について説明する。図２は、メイン制御回路１のメインＣＰＵが実行する処理のメインルーチンを示すフローチャートである。また、図３乃至図４は、各サブ制御回路の各サブＣＰＵが実行する処理のメインルーチンを示すフローチャートである。
【００２８】
メイン制御回路１において、メインＣＰＵは所定タイミング（例えば、４ｍｓ）毎にメインルーチンを実行する。メインルーチンでは遊技に関わる遊技関連処理（通常処理）や図２のステップＳ０４〜ステップＳ０６に示すテストコマンド出力処理が実行される。なお、遊技関連処理（ステップＳ０３の通常処理）は本発明の要旨に特に関わりがないので説明は省略する。
【００２９】
また、各サブ制御回路においても、サブＣＰＵは所定タイミング毎にメインルーチンを実行する。サブ制御回路のメインルーチンでは、各遊技装置（本実施形態においては、ランプ／ＬＥＤ、特別図柄表示装置２１の液晶表示盤２３、音声拡声のためのスピーカ１６）の通常動作に関わる動作関連処理（通常処理）や図４のステップＡ０９〜ステップＡ１７に示すテスト用動作処理が実行される。これらのサブ制御回路における制御はメイン制御回路に従属的に行われる。なお、各サブＣＰＵが行う動作関連処理（通常処理）は本発明の要旨に深く関わらないので説明は省略する。
【００３０】
図２のフローチャートを参照しつつ、メイン制御回路のメインＣＰＵが実行するテストコマンド出力処理を説明する。電源投入直後、メインＣＰＵは初期化処理を行い（ステップＳ０１）、スタックの設定やＲＡＭ領域の初期設定を行うことにより、以下の処理に必要な各フラグ、各レジスタ及び各記憶エリアの初期化を行う。メインＣＰＵは、ステップＳ０１の初期化処理を終了すると、ステップＳ０２に移行し、遊技機裏面に設けられたテストスタートスイッチ９がオンであるか否かを判別する。メインＣＰＵは、テストスタートスイッチ９がオンでなければ、ステップＳ０２を偽と判別し、通常処理を行い（ステップＳ０３）、通常処理を終えると、リセット信号の入力待ちとなる。
【００３１】
なお、メインＣＰＵは、リセット割込み（例えば、４ｍｓ）毎にメインルーチン（メイン制御回路１のＲＯＭ７に記憶されている各プログラム）、即ち、以下に説明するステップＳ０２〜ステップＳ０６或いはステップＳ０２及びステップＳ０３の各処理を実行する。メインＣＰＵは、リセット信号が入力すると、ステップＳ０２乃至ステップＳ０３を再び行う。
【００３２】
テストを行う場合には、オペレータが電源投入時に遊技機裏面に設けられたテストスタートスイッチ９を操作入力する。オペレータがテストスタートスイッチ９を操作入力した場合には、テストスタートスイッチ９がオンとなる。メインＣＰＵは、ステップＳ０２を真と判別し、ステップＳ０４に移行する。
【００３３】
メインＣＰＵは、テストモード移行コマンドをサブＣＰＵ（サブ制御基板）に送信する（ステップＳ０４）。メインＣＰＵは、テストモード移行コマンドを送信したならば、次に、一連のテスト動作用コマンドをサブＣＰＵに順次送信し（ステップＳ０５）、テスト動作用コマンドの送信が終了すると、テストモード終了コマンドをサブＣＰＵに送信し（ステップＳ０６）、テストモード終了コマンドの送信を終えると、リセット信号の入力待ちとなる。
【００３４】
ここで、テスト動作用コマンドについて説明する。図５は、サブ制御基板の一部であるランプ制御基板に配備されたランプ制御回路１４に送信されるテスト動作用コマンドとその動作内容を表形式で示す図であり、図６は、サブ制御基板の一部である音声制御基板に配備された音声制御回路１５に送信されるテスト動作用コマンドとその動作内容を表形式で示す図であり、図７は、サブ制御基板の一部である表示制御基板に配備された表示制御回路２２に送信されるテスト動作用コマンドとその動作内容を表形式で示す図である。
【００３５】
テスト動作用コマンドは、制御基板の各信号線毎に割り付けられた少なくとも信号線数分のビットデータからなり、本実施形態では８ビットで構成されている。図５乃至図７に示すように、＄０１（０００００００１）から＄８０（１０００００００）の８つのテスト用動作コマンドが設けられており、８つのテスト用動作コマンドのそれぞれに対して、各サブＣＰＵの制御対象となる各遊技装置の動作内容が予め定められると共に、テスト用動作コマンドの内容毎に各遊技装置の動作内容がそれぞれ異なっている。
【００３６】
例えば、サブＣＰＵがテスト動作用コマンド「＄０１」を受信した場合には、サブＣＰＵがランプ制御回路１４の場合であれば、枠飾りランプ１を点灯するように、音声制御回路１５の場合であれば、スピーカに対して「ド」の音声を発生するように、特別図柄表示装置２１の表示制御回路２２の場合であれば、液晶表示盤２３に対しカラーバーを右から左にスクロール表示するように、各サブ制御回路のサブＣＰＵが動作用データを出力し、制御対象を動作させる構成となっている。
【００３７】
また、例えば、サブＣＰＵがテスト動作用コマンド「＄０２」を受信した場合には、サブＣＰＵがランプ制御回路１４の場合であれば、枠飾りランプ２を点灯するように、音声制御回路１５の場合であれば、スピーカに対して「レ」の音声を発生するように、特別図柄表示装置２１の表示制御回路２２の場合であれば、液晶表示盤２３に対しカラーバーを左から右にスクロール表示するように、各サブ制御回路のサブＣＰＵが動作用データを出力し、制御対象を動作させる構成となっている。以上のように、テスト用動作コマンドの内容（＄０１〜＄８０の８種類の別）毎に各遊技装置の動作内容がそれぞれ異なっている。
【００３８】
そして、例えば、テスト中にスピーカから「ド」の音が発生しなければ、音声制御回路１５に関わる信号線１（ビット１或いはデータバス１）で異常（例えば、断線、ショート等）が発生していると容易に判断できる。このように、ビットに関連付けたコマンドでテスト動作を行えば、どの箇所で異常が発生しているのかが容易に判断できる。また、ランプの場合は、コマンド数をランプの系統数まで増加させれば、ランプ中継基板や接続ハーネスの不具合も発見可能に構成できる。他の遊技装置に関しても、このように構成すれば中継基板や接続ハーネスの不具合も発見することができる。
【００３９】
図３乃至図４のフローチャートを参照しつつ、サブ制御回路のサブＣＰＵが実行するテスト用動作処理を説明する。電源投入直後、サブＣＰＵは初期化処理を行い（ステップＡ０１）、スタックの設定やＲＡＭ領域の初期設定を行うことにより、以下の処理に必要な各フラグ、各レジスタ及び各記憶エリアの初期化を行う。
【００４０】
サブＣＰＵは、ステップＡ０１の初期化処理を終えると、電源投入監視タイマに電源投入時から監視時間としての所定時間（例えば、６０秒等）に相当する値をセットし（ステップＡ０２）、コマンド受信ポートにコマンド送信があるか否かを判別する（ステップＡ０３）。
【００４１】
サブＣＰＵは、メインＣＰＵからのコマンド送信がなければ、ステップＡ０３を偽と判別してステップＡ０４に移行し、テストモードフラグがリセットされているか否かを判別する（ステップＡ０４）。なお、テストモードフラグは、ステップＡ０１の初期化処理によりリセット（フラグの値が０に）されている結果、サブＣＰＵは、ステップＡ０４を真と判別してステップＡ０５に移行し、電源投入監視タイマが０となっているか否かを判別する（ステップＡ０５）。この場合、電源投入監視タイマには、電源投入時からの監視時間に相当する値がセットされているので、電源投入監視タイマの値は０になっていない。サブＣＰＵは、ステップＡ０５を偽と判別し、電源投入監視タイマを減算し（ステップＡ０６）、ステップＡ０７の通常処理を実行し、通常処理を終えるとステップＡ０３に戻り、再び、コマンド受信ポートにコマンド送信があるか否かを判別する。
【００４２】
以下、サブＣＰＵは、コマンド受信ポートにメインＣＰＵからのコマンド送信がない場合、ステップＡ０３を偽、ステップＡ０４を真、ステップＡ０５を偽と判別し、ステップＡ０６の電源投入監視タイマの減算、ステップＡ０７の通常処理を繰り返し行う。これにより、ステップＡ０６の電源投入監視タイマの減算が繰り返し行われる結果、電源投入監視タイマにセットされている値が減じられていくことになる。
【００４３】
電源投入時から上記監視時間としての所定時間（例えば、６０秒等）以内にテストスタートスイッチ９が操作入力された場合には、メインＣＰＵがステップＳ０４を実行することにより、メインＣＰＵからテストモード移行コマンドがサブＣＰＵに対して送信される。この場合、電源投入監視タイマにセットされている値がステップＡ０６の処理により減じられて０となる前に、サブＣＰＵのコマンド受信ポートにメインＣＰＵからのテストモード移行コマンドの送信があることになる。サブＣＰＵは、ステップＡ０３を真と判別し、送信されたコマンドを受信し（ステップＡ０８）、受信したコマンドがテストモード移行コマンドであるか否かを判別する（ステップＡ０９）。
【００４４】
この場合、サブＣＰＵは、受信したコマンドがテストモード移行コマンドであると判別し、ステップＡ１０に移行して電源投入監視タイマが０であるか否かを判別する。この場合、電源投入監視タイマの値が０となっていない結果、サブＣＰＵは、ステップＡ１０を偽と判別し、テストモードフラグをセットし（ステップＡ１１）、電源投入監視タイマを０クリアし（ステップＡ１２）、ステップＡ０３に戻り、再び、コマンド受信ポートにコマンド送信があるか否かを判別する。
【００４５】
以下、サブＣＰＵは、コマンド受信ポートにメインＣＰＵからのコマンド送信がない場合、テストモードフラグがセットされ、かつ電源投入監視タイマが０クリアされている結果、サブＣＰＵは、ステップＡ０３を偽、ステップＡ０４を偽と判別し、ステップＡ０３及びステップＡ０４を繰り返し行う待機状態となる。
【００４６】
前述のように、メインＣＰＵがテストモード移行コマンドを送信した場合、次いで、一連のテスト動作用コマンドがサブＣＰＵに対して順次送信されることなる。例えば、ランプ制御回路１４の場合であれば、図５に示すようにテスト動作用コマンド「＄０１」，「＄０２」，「＄０４」，「＄０８」，「＄１０」，「＄２０」，「＄４０」，「＄８０」が順次送信され、ランプ制御回路１４のサブＣＰＵに受信される。本実施形態においては、音声制御回路１５及び表示制御回路２２に対しても同様のテスト動作用コマンド「＄０１」，「＄０２」，「＄０４」，「＄０８」，「＄１０」，「＄２０」，「＄４０」，「＄８０」が順次送信され、各サブＣＰＵによって受信される。
【００４７】
サブＣＰＵは、テスト動作用コマンドが送信される毎に、ステップＡ０３を真と判別し、ステップＡ０８にて送信されたコマンドを受信し、この場合、受信したコマンドがテスト動作用コマンドである結果、ステップＡ０９の受信したコマンドがテストモード移行コマンドであるか否かの判別処理を偽、ステップＡ１３の受信したコマンドがテストモード終了コマンドであるか否かの判別処理を偽と判別し、テストモードフラグがセットされている結果、ステップＡ１４を真と判別し、ステップＡ１５の受信したコマンドがテスト用動作コマンドであるか否かの判別処理を真と判別し、テスト用動作コマンドの内容毎に対応したテスト用データを制御対象の遊技装置に対して出力する（ステップＡ１６）。これにより遊技装置のテスト動作が実行される。
【００４８】
なお、テスト動作用コマンドの内容毎に異なる具体的なテスト動作の内容は、図５乃至図７に示してあるので、ここでの説明は省略する。サブＣＰＵは、ステップＡ１６の処理を実行すると、ステップＡ０３に戻り、再び、ステップＡ０３及びステップＡ０４を繰り返し、コマンド受信ポートにコマンド送信があるまで待機する。
【００４９】
前述のように、メインＣＰＵは、テスト動作用コマンドの送信が終了すると、テストモード終了コマンドをサブＣＰＵに送信する。よって、テストモード終了コマンドがサブＣＰＵに受信される。サブＣＰＵは、ステップＡ０３を真と判別し、ステップＡ０８にてテストモード終了コマンドを受信し、ステップＡ０９を偽と判別し、ステップＡ１３を真と判別する。そして、テストモードフラグをリセットし（ステップＡ１７）、ステップＡ０７の通常処理に移行し、通常処理を終えると、ステップＡ０３に戻る。
【００５０】
なお、テストモードフラグがリセットされた結果、サブＣＰＵによるテスト用動作処理が終了となる。以下、サブＣＰＵは、テストモードフラグがリセットされ、かつ電源投入監視タイマが０クリアされている結果、ステップＡ０３を偽と判別し、ステップＡ０４を真と判別し、ステップＡ０５を真と判別し、ステップＡ０７の通常処理を繰り返し実行することになる。
【００５１】
また、サブＣＰＵによるテスト用動作処理が終了となった後において、テストスタートスイッチ９が操作入力された場合では、テストスタートスイッチ９が操作入力に基いて、メインＣＰＵからテストモード移行コマンドがサブＣＰＵに送信されてくるが、サブ制御回路では、テストモードフラグがリセットされ、かつ電源投入監視タイマの値がステップＡ１２の処理により０クリアされている結果、サブＣＰＵが、ステップＡ０３を真と判別し、ステップＡ０８にてコマンド受信し、ステップＡ０９にて受信したコマンドがテストモード移行コマンドと判別するが、電源投入監視タイマの値が０となっている結果、ステップＡ０７の通常処理に移行する。したがって、テストモードフラグはセットされず、リセット状態が維持される。図４のフローチャートから明らかなように、テストモードフラグがリセット状態の場合には、テスト用動作コマンドを受け付けないので、実質的にサブＣＰＵによるテスト用動作処理は行われない。よって、サブＣＰＵによるテスト用動作処理が終了となった後において、テストスタートスイッチ９が操作入力されても、テスト用動作処理は行われない。
【００５２】
また、電源投入時から前記監視時間としての所定時間（例えば、６０秒等）が経過した後に、テストスタートスイッチ９が操作入力された場合にも、テスト用動作処理は行われない。すなわち、電源投入後、サブＣＰＵが、ステップＡ０３を偽、ステップＡ０４を真、ステップＡ０５を偽と判別し、ステップＡ０６の電源投入監視タイマの減算、ステップＡ０７の通常処理を繰り返し行うことにより、ステップＡ０６の電源投入監視タイマの減算が繰り返し行われる結果、電源投入監視タイマにセットされている値が減じられていき、前記監視時間としての所定時間（例えば、６０秒等）が経過した時点で、電源投入監視タイマの値が０となる。したがって、テストモードフラグがリセットされたままであり、かつ電源投入監視タイマの値が０である。以下、サブＣＰＵは、ステップＡ０３を偽と判別し、ステップＡ０４を真と判別し、ステップＡ０５を真と判別し、ステップＡ０７の通常処理を繰り返し実行することになる。
【００５３】
電源投入時から前記監視時間としての所定時間（例えば、６０秒等）が経過した後に、テストスタートスイッチ９が操作入力されると、メインＣＰＵからテストモード移行コマンドがサブＣＰＵに送信されてくるが、サブ制御回路では、テストモードフラグがリセットされ、かつ電源投入監視タイマの値が０となっている結果、前述のテスト用動作処理を終えた場合と同様に、サブＣＰＵは、ステップＡ０３を真と判別し、ステップＡ０８にてコマンド受信し、ステップＡ０９にて受信したコマンドをテストモード移行コマンドと判別するが、ステップＡ０７の通常処理に移行する結果、テストモードフラグはセットされず、リセット状態が維持される。前述のように、テストモードフラグがリセット状態の場合には、テスト用動作コマンドを受け付けないので、実質的にサブＣＰＵによるテスト用動作処理は行われない。よって、電源投入時から前記監視時間としての所定時間（例えば、６０秒等）が経過した後に、テストスタートスイッチ９が操作入力された場合にも、テスト用動作処理は行われない。このように、所定期間（電源投入時から所定時間経過するまでの間）のみテストモードに移行可能に構成されている。
【００５４】
なお、本実施形態においては、テスト用動作コマンドをサブ制御回路に対して送信するテストコマンド出力手段はメイン制御回路１（メイン制御基板）に含まれているが、これに限定されるものではなく、テストコマンド出力手段を別装置として遊技機外部に配設する構成でもよい。その場合、テストコマンド出力手段とメイン制御回路とを接続し、メイン制御回路を介してテスト動作を行えるように構成するか或いはテストコマンド出力手段を直接サブ制御回路と接続してテスト動作を行えるように構成してもよい。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施形態に係るパチンコ遊技機に配備された制御系統の要部ブロック図である。
【図２】同実施形態におけるメイン制御回路のメインＣＰＵが実行する処理のメインルーチンを示すフローチャートである。
【図３】同上の各サブ制御回路の各サブＣＰＵが実行する処理のメインルーチンの一部を示すフローチャートである。
【図４】図３のフローチャートのつづきである。
【図５】サブ制御基板の一部であるランプ制御基板に配備されたランプ制御回路に送信されるテスト動作用コマンドとその動作内容を表形式で示す図である。
【図６】サブ制御基板の一部である音声制御基板に配備された音声制御回路に送信されるテスト動作用コマンドとその動作内容を表形式で示す図である。
【図７】サブ制御基板の一部である表示制御基板に配備された表示制御回路に送信されるテスト動作用コマンドとその動作内容を表形式で示す図である。
【図８】本発明の特許請求の範囲の請求項１に記載の要件に対応するブロック図である。
【符号の説明】
【００５６】
１  メイン制御回路
２  ワンチップマイクロコンピュータ
３  入出力回路
４  入出力回路
５  ＣＰＵ
６  ＲＡＭ
７  ＲＯＭ
８  始動口センサ
９  テストスタートスイッチ
１０  中継回路
１１  ソレノイド
１２  カウントセンサ
１３  特定領域センサ
１４  ランプ制御回路
１５  音声制御回路
１６  スピーカ
１７  払出制御回路
１８  賞球払出装置
１９  発射制御回路
２０  打球発射装置
２１  特別図柄表示装置
２２  表示制御回路
２３  液晶表示盤
【図１】
2005125125.tif 000003
【図２】
2005125125.tif 000004
【図３】
2005125125.tif 000005
【図４】
2005125125.tif 000006
【図５】
2005125125.tif 000007
【図６】
2005125125.tif 000008
【図７】
2005125125.tif 000009
【図８】
2005125125.tif 000010