(57)【要約】【課題】低コストで量産性に優れた薄膜半導体デバイスを製造する。【解決手段】  まず、基体１を陽極化成し、多孔質層２を形成する。次に、薄膜半導体層３を多孔質層２上に作成する。さらに、薄膜半導体層３を用いて半導体デバイスを加工し、半導体デバイスと他の半導体デバイスとの間に配線を形成する。この後、半導体デバイスと別の基体６とを接着又は接合し、半導体デバイスを基体１から分離する。更に、分離された半導体デバイスの分離面側から薄膜半導体層３を部分的に除去し、半導体デバイスと他の半導体デバイスとの間を電気的に絶縁する。【選択図】図１
2005093625.tif 000002
【特許請求の範囲】
【請求項１】
第１の基体上に多孔質層、薄膜半導体層、当該薄膜半導体層を用いた半導体デバイスが順次形成されて第２の基体に接着又は接合され、その後、前記多孔質層の部分で前記第１の基体から分離された第２の基体側の分離面を加工対象とし、前記薄膜半導体層を部分的に除去することにより、半導体デバイスと他の半導体デバイスとの間を電気的に絶縁する工程と、
分離面側に絶縁物を形成する工程と
を含むことを特徴とする薄膜半導体デバイスの製造方法。
【請求項２】
陽極化性により第１の基体表面に形成された多孔質層表面に更に形成された薄膜半導体層を用いて半導体デバイスを加工する工程と、
半導体デバイスと他の半導体デバイスとの間に配線を形成する工程と、
前記半導体デバイスと第２の基体とを接着又は接合する工程と、
前記第２の基体に接着又は接合された半導体デバイスを、前記第１の基体から分離する工程と、
分離面側から前記薄膜半導体層を部分的に除去し、半導体デバイスと他の半導体デバイスとの間を電気的に絶縁する工程と、
分離面側に絶縁物を形成する工程と
を含むことを特徴とする薄膜半導体デバイスの製造方法。
【請求項３】
陽極化性により第１の基体表面に形成された多孔質層表面に更に形成された薄膜半導体層を用いて半導体デバイスを加工する工程と、
半導体デバイスと他の半導体デバイスとの間に配線を形成する工程と、
前記配線の上部に、遮光層を形成する工程と、
前記半導体デバイスと第２の基体とを接着又は接合する工程と、
前記第２の基体に接着又は接合された半導体デバイスを、前記第１の基体から分離する工程と、
分離面側から前記薄膜半導体層を部分的に除去し、半導体デバイスと他の半導体デバイスとの間を電気的に絶縁する工程と、
分離面側に絶縁物を形成する工程と
を含むことを特徴とする薄膜半導体デバイスの製造方法。
【請求項４】
陽極化性により第１の基体表面に形成された多孔質層表面に更に形成された薄膜半導体層を用いて半導体デバイスを加工する工程と、
半導体デバイスと他の半導体デバイスとの間に配線を形成する工程と、
前記半導体デバイスと第２の基体とを接着又は接合する工程と、
前記第２の基体に接着又は接合された半導体デバイスを、前記第１の基体から分離する工程と、
分離面側から前記薄膜半導体層を部分的に除去し、半導体デバイスと他の半導体デバイスとの間を電気的に絶縁する工程と、
分離面側に絶縁物を形成する工程と
分離面側に遮光層を形成する工程と
を含むことを特徴とする薄膜半導体デバイスの製造方法。
【請求項５】
請求項１〜４の何れかに記載の薄膜半導体デバイスの製造方法において、
前記第１の基体は、単結晶の半導体材料である
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項６】
請求項１〜４の何れかに記載の薄膜半導体デバイスの製造方法において、
前記第１の基体は、元素半導体又は化合物半導体である
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項７】
請求項１〜４の何れかに記載の薄膜半導体デバイスの製造方法において、
前記薄膜半導体層は、単結晶の半導体材料である
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項８】
請求項１〜４の何れかに記載の薄膜半導体デバイスの製造方法において、
前記薄膜半導体層は、元素半導体又は化合物半導体である
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項９】
請求項１〜４の何れかに記載の薄膜半導体デバイスの製造方法において、
前記薄膜半導体層は、厚さが数百Å〜略１μｍである
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項１０】
請求項１〜４の何れかに記載の薄膜半導体デバイスの製造方法において、
前記半導体デバイスは、ＭＩＳ（Metal Insulator
Semiconductor)構造、ＰＮ接合構造、バイポーラトランジスタ構造、レーザー発振構造、又はＣＣＤ(Charge Coupled Device)構造のいずれかを含む
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項１１】
請求項１〜４の何れかに記載の薄膜半導体デバイスの製造方法において、
前記半導体デバイスは、ＭＩＳ（Metal Insulator Semiconductor)トランジスタを含む
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項１２】
請求項１〜４の何れかに記載の薄膜半導体デバイスの製造方法において、
前記半導体デバイスは、ダブルゲート構造のＭＩＳ（Metal Insulator Semiconductor)トランジスタの層構造の一部を含む
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項１３】
請求項１〜４の何れかに記載の薄膜半導体デバイスの製造方法において、
前記半導体デバイスは、前記薄膜半導体層の両側に形成されるキャパシタの層構造の一部を含む
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項１４】
請求項２〜４の何れかに記載の薄膜半導体デバイスの製造方法において、
前記配線は、アルミニウム、タングステン、タングステンシリサイド、金、銀、銅、白金、チタンのいずれかを含む材料である
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項１５】
請求項２〜４の何れかに記載の薄膜半導体デバイスの製造方法において、
前記接着又は接合する工程は、薄膜半導体層と第２の基体との間に接着性の材料を添加して接着させるものである
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項１６】
請求項２〜４の何れかに記載の薄膜半導体デバイスの製造方法において、
前記接着又は接合する工程は、薄膜半導体層の表面と第２の基体の表面とを接した状態で加熱するものである
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項１７】
請求項２〜４の何れかに記載の薄膜半導体デバイスの製造方法において、
前記接着又は接合する工程は、真空雰囲気で作業を行うことで実施する
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項１８】
請求項１〜４の何れかに記載の薄膜半導体デバイスの製造方法において、
分離面側から前記薄膜半導体層を部分的に除去し、半導体デバイスと他の半導体デバイスとの間を電気的に絶縁する工程は、
半導体デバイスにマスクをかぶせてエッチング除去する工程、又は、レーザー照射により薄膜半導体層を切断する工程を含む
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項１９】
請求項１〜４の何れかに記載の薄膜半導体デバイスの製造方法において、
分離面に絶縁物を形成する工程における絶縁物は、シリコン系化合物を材料に含む
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項２０】
請求項２〜４の何れかに記載の薄膜半導体デバイスの製造方法は、
分離面側の絶縁物を部分的に除去して半導体デバイスの一部分を暴露する工程を更に有する
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項２１】
請求項２０に記載の薄膜半導体デバイスの製造方法において、
暴露された半導体デバイスの一部分に導電性の材料を形成するときに用いる導電性の材料は、光学的に透明である
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項２２】
請求項２１に記載の薄膜半導体デバイスの製造方法において、
光学的に透明である材料とは、インジウムとチタンと酸素の化合物、錫と酸素の化合物、亜鉛と酸素の化合物のいずれかを含む材料である
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項２３】
請求項２０に記載の薄膜半導体デバイスの製造方法において、
暴露された半導体デバイスの一部分に導電性の材料を形成するときに用いる導電性の材料は、金属である
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項２４】
請求項２３に記載の薄膜半導体デバイスの製造方法において、
前記金属は、アルミニウム、タングステン、金、銀、銅、白金、チタンのいずれかを含む材料である
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項２５】
請求項３又は４に記載の薄膜半導体デバイスの製造方法において、
前記遮光層は、金属を含む材料である
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項２６】
請求項２５に記載の薄膜半導体デバイスの製造方法において、
前記遮光層に用いられる金属は、アルミニウム、タングステン、金、銀、銅、白金、チタン、タングステンとシリコンの化合物、チタンとシリコンの化合物のいずれかを含む材料である
ことを特徴とする薄膜半導体デバイスの製造方法。
【請求項２７】
膜厚が数百Å〜略１μｍの薄膜半導体層を用いて形成された半導体デバイスと、
前記薄膜半導体層を除去することにより前記半導体デバイス間を電気的に絶縁したアイランド構造と
を有することを特徴とする薄膜半導体デバイス。
【請求項２８】
膜厚が数百Å〜略１μｍの薄膜半導体層を用いてダブルゲート構造のＭＩＳ（Metal Insulator Semiconductor)トランジスタを形成した
ことを特徴とする薄膜半導体デバイス。
【請求項２９】
膜厚が数百Å〜略１μｍの薄膜半導体層を用いて両面キャパシタを形成した
ことを特徴とする薄膜半導体デバイス。
【請求項３０】
請求項２７又は２８に記載の薄膜半導体デバイスにおいて、
前記薄膜半導体層を用いて両面キャパシタを形成した
ことを特徴とする薄膜半導体デバイス。
【請求項３１】
請求項２７又は２８に記載の薄膜半導体デバイスにおいて、
透明電極を更に有する
ことを特徴とする薄膜半導体デバイス。
【請求項３２】
請求項２７又は２８に記載の薄膜半導体デバイスにおいて
前記半導体デバイス又はトランジスタへの光の入射を妨げる遮光層を更に有する
ことを特徴とする薄膜半導体デバイス。
【請求項３３】
膜厚が数百Å〜略１μｍの薄膜半導体層を用いて形成したMIS（Metal Insulator Semiconductor)トランジスタと、
前記薄膜半導体を用いて形成した両面キャパシタと、
対向電極を形成する透明電極と、
前記透明電極対間に配置された液晶層と
を有することを液晶ディスプレイ。
【請求項３４】
膜厚が数百Å〜略１μｍの薄膜半導体層を用いて形成したダブルゲート構造のMIS（Metal Insulator Semiconductor)トランジスタと、
前記薄膜半導体を用いて形成した両面キャパシタと、
対向電極を形成する透明電極と、
前記透明電極対間に配置された液晶層と
を有することを液晶ディスプレイ。
【請求項３５】
請求項３３又は３４に記載の液晶ディスプレイにおいて
前記トランジスタへの光の入射を妨げる遮光層を更に有する
ことを特徴とする液晶ディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜半導体デバイスの製造方法に関する。また、当該方法を用いて製造される薄膜半導体デバイスと当該薄膜半導体デバイスを搭載した装置に関する。
【背景技術】
【０００２】
現在、透過型ＬＣＤ（Liquid Crystal Display ）向けのＴＦＴ（Thin Film Transistor ）には、ポリシリコンかアモルファスシリコンが多く使われている。薄膜単結晶シリコンを材料としたＴＦＴは電流駆動能力が高く、しきい値電圧Ｖthのばらつきが少ないなどの優れた特性をもつ。この製造方法は、例えば、ＳＯＩ（silicon
on insulator ）基板上にトランジスタ及び素子間分離領域を形成し、絶縁膜をフッ酸でエッチングして、リフトオフする方法が提案されている。
【特許文献１】特開平９−３１２３４９号公報
【０００３】
また現在、電流駆動能力を向上させるための構造として、ダブルゲート型薄膜単結晶シリコントランジスタの開発が進められている。この構造のトランジスタは、例えば、貼り合わせ法によって製造することができる。この製造方法の特徴は、裏面ゲートを予め貼り合わせ基板に埋め込んでおき、ＳＯＩ基板を製造することである。しかし、このトランジスタには、セルフアライメントができないこと、及び製造コストが高くなるという技術上の問題があった。
【０００４】
かかる問題のうちセルフアライメント構造については、例えばＩＢＭによりＦｉｎ ＦＥＴ Ｓｔｒｕｃｔｕｒｅ法なる方法が提案されている。この製造方法の特徴は、ＳＯＩ層を垂直にして、ゲートをＳＯＩ層の横側からエッチングすることである。これにより、両側のゲート長を完全に等しくすることができ、理想的な電気特性は有するダブルゲートトランジスタを製造することが可能となる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、いずれも製造コストが高くなる問題があった。また、前述した製造方法には量産性に問題もあった。
【０００６】
本発明は、以上の問題を考慮してなされたものであり、前述した問題の一つ以上を解決することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、多孔質層を下地に形成した薄膜半導体層を用いて半導体デバイスを形成し、これを別の基体に貼り付けた後（半パッケージ工程の後）、次に別の基体の剥離面側から薄膜半導体層の一部を除去するように加工することを特徴とするものである。更には、剥離面側に更に半導体デバイスを形成することにより、薄膜半導体層の両面に半導体デバイスを形成することを特徴とするものである。より具体的には、以下のような処理プロセスを提案する。
【０００８】
（ａ）基本プロセス
図１に、薄膜半導体デバイスの製造方法の基本的なプロセスを示す。まず、図１(ａ)の基体１を陽極化成する。陽極化成とは、基体（例えば、シリコンウエハー）を陽極（＋）とし、対向電極（例えば、白金）を陰極（−）として電流を流すことである。なお、陽極化成条件（電流密度、電解液濃度、化成時間）については周知の技術を適用する。
【０００９】
これにより、図１(ｂ)に示すように、基体の表面に多孔質層（以下「ポーラス層」ともいう。）２を形成する。多孔質層には、例えば直径0.01μｍの極細の穴が無数に開いており、いわゆるスポンジ構造を有している。次に、図１(ｃ)に示すように、薄膜半導体層３を、多孔質層２を土台として第１の基体１上に形成する。多孔質層２を下地とするため、非常に結晶性の良い薄膜半導体層３を成長させることができる。
【００１０】
その後、図１(ｄ)に示すように、薄膜半導体３を用いて半導体デバイスを加工する。図１(ｄ)は、半導体デバイスとしてＴＦＴを加工する場合の例であり、薄膜半導体層３の上面にゲート電極４を、既知の半導体プロセスを用いて形成した状態を表している。勿論、半導体デバイスは後述するようにＴＦＴに限るものではない。
【００１１】
この後、形成された半導体デバイスと他の半導体デバイスとの間に配線を形成する。次に、図１(ｅ)に示すように、露出した面上に接着剤や接着剤と同等の機能を実現する絶縁膜５を塗布又は積層し、半導体デバイスと第２の基体６と接着又は接合する。
【００１２】
次に、図１(ｆ)に示すように、第２の基体６に接着又は接合された半導体デバイスを、第１の基体１から分離する。この分離は多孔質層２で行う。例えば、多孔質層２に側面から外力を加えて切り欠けを形成し、この切り欠けが広がるように機械的に破断する方法により行う。また例えば、多孔質層２を超高圧水流（ウォータージェット）で切断することにより行う。
【００１３】
なお、図１(ｇ)に、取り除かれた第１の基体側の断面層構造を示す。基体１上には多孔質層２が残存しているが、多孔質層２は除去される。多孔質層２が除去された基体１は、図１(ａ)に示すように、次回の製造プロセスで再利用される。このように基板１の再利用が可能であることにより、製造コストの低減化が実現される。
【００１４】
一方、図１(ｈ)に、半導体デバイスの転写側である第２の基体側の断面層構造を示す。この工程では、分離面側から残存する多孔質層２が除去されると共に、露出した薄膜半導体層３を部分的に除去する工程が実施される。この工程により、半導体デバイスと他の半導体デバイスとの間が電気的に絶縁される。この段階で薄膜半導体層３を加工することで、高い加工精度を実現できる。
【００１５】
因みに、図１(ｄ)の段階で、薄膜半導体層３を部分的に除去することも可能である。この場合には、後工程により、多孔質層２上に膜質の異なる少なくとも２つの領域が形成される。しかし、この膜質の違いから、多孔質層２を除去する際に薄膜半導体層３が剥がれる等のダメージが生じ易い。このため、製造コストの上昇につながる可能性がある。以上の理由により、本発明は、図１(ｈ)の段階で薄膜半導体層３を加工する。
【００１６】
なお、図１(ｈ)の段階では、多孔質層２が完全に取り除かれることが好ましい。しかし、多孔質層２は、半導体デバイスの動作性能で許容される範囲内であれば、基体上の一部又は全面に残存していても良い。
【００１７】
この後、分離面側に絶縁物を形成する工程が実行される。以上が、基本的なプロセスである。かかるプロセスを用いれば、例えば、半導体基板上を陽極化成して形成した多孔質（ポーラス）半導体上に薄膜半導体をエピタキシャル成長させて半導体デバイスを作成し、この半導体デバイスを剥離して他の基板に転写する等の加工が可能となる。
【００１８】
なお、製造する半導体デバイスに応じ、この工程の後、分離面側の絶縁物を部分的に除去して半導体デバイスの一部分を暴露する工程を実行しても良い。なおこの場合には、例えば、暴露された半導体デバイスの一部分に導電性の材料を形成して、導電性材料と半導体デバイスとを電気的に導電させる工程を続いて実行する。
【００１９】
図１(ｉ)は、この基本プロセスをＬＣＤの製造プロセスに適用する場合の工程を表すもので、前述した配線後の工程として、配線工程が終了した半導体デバイス上に液晶７をガラス基板８で封止した状態を表している。このＬＣＤ製造プロセスの場合、前述した第２の基体６にはガラス基板を使用する。
【００２０】
（ｂ）追加のプロセス
ここでは、前述した基本プロセスに対し、更に遮光層を形成する工程を追加する製造方法を提案する。当該工程の追加方法として、２つの製造方法を提案する。一つは、図１(ｄ)の時点で追加する製造方法である。例えば、形成された半導体デバイスと他の半導体デバイスとの間に配線を形成した後であって、半導体デバイスと第２の基体６と接着又は接合する前に、配線の上部に遮光層を形成する工程を設ければ良い。
【００２１】
他の一つは、図１(ｈ)の時点で追加する製造方法である。例えば、暴露された半導体デバイスの一部分に導電性の材料を形成して、導電性材料と半導体デバイスとを電気的に導電させる工程の後に、分離面側に遮光層を形成する工程を設ければ良い。遮光層を形成する工程を設けることで、ＴＦＴなどの半導体デバイスを完全に遮光することができる。このように、前述した基本プロセスは、光照射を起因とする誤動作を防ぐ必要のある半導体デバイスの製造プロセスにも応用することができる。
【００２２】
（ｃ）成膜条件など
前述のプロセスにおける各工程には、それぞれ以下の材料や条件を更に適用することができる。例えば、第１の基体として、単結晶の半導体材料を使用するのが好適である。もっとも、多結晶の半導体材料を使用することもできる。また、第１の基体は、元素半導体又は化合物半導体を半導体材料としても良い。
【００２３】
元素半導体としては、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）を用い得る。また化合物半導体としては、例えばIＶ−IＶ族化合物半導体、 III−Ｖ族化合物半導体なども用い得る。具体的には、シリコンとゲルマニウムの化合物、ガリウムと砒素の化合物、ガリウムとリンの化合物、ガリウムとインジウムとリンの化合物、ガリウムと窒素の化合物などを用い得る。
【００２４】
また薄膜半導体層として、単結晶の半導体材料を使用するが好適である。例えば、単結晶をエピタキシャル成長させることで、結晶性の良い薄膜を生成することができる。このように結晶性の良い薄膜を使用できるため、例えばＴＦＴの小型化も実現できる。また、薄膜半導体層の場合も、その半導体材料を、元素半導体又は化合物半導体としても良い。
【００２５】
元素半導体としては、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）を用い得る。また化合物半導体としては、例えばIＶ−IＶ族化合物半導体、III−Ｖ族化合物半導体なども用い得る。具体的には、シリコンとゲルマニウムの化合物、ガリウムと砒素の化合物、ガリウムとリンの化合物、ガリウムとインジウムとリンの化合物、ガリウムと窒素の化合物などを用い得る。
【００２６】
また薄膜半導体層は、厚さが数百Å〜略１μｍであることが望ましい。更に好ましくは、膜厚が数ｎｍ〜数百ｎｍであることが好ましい。これにより、寄生容量の一層の低減化を実現できる。かくして、高速化と消費電力の低減化を実現できる。また、薄膜半導体層は、基本的に下地となる多孔質層と同種の膜を形成することが好適であるが、下地となる多孔質層とは異なる膜を形成しても良い。例えば、多孔質シリコン基板上に、ガリウムと砒素の化合物でなる薄膜半導体層をエピタキシャル成長させることもできる。なお、透明電極の部分をこの薄膜半導体層とすることにより、固体撮像素子（ＣＣＤ）やＣＭＯＳ（Complementary MOS）センサーを形成することもできる。
【００２７】
また半導体デバイスは、ＭＩＳ構造、ＰＮ接合構造、バイポーラトランジスタ構造、レーザー発振構造、又はＣＣＤ構造のいずれかを含むことが望ましい。ＭＩＳ構造としては、例えばＭＯＳ（Metal Oxide Semiconductor）構造が好適である。またレーザー発振構造としては、例えば二重へテロ接合構造が好適である。また、ＣＣＤ構造は、半導体表面にＭＯＳ構造の電極を多数配列した構造をいう。ＣＣＤ構造では、入力部への信号により電荷が注入され、各電極への駆動信号の印加によって注入された電荷を配列電極に沿って転送され、出力部から電圧として取り出される動作が実行される。
【００２８】
なお半導体デバイスは、ＭＩＳトランジスタを含むことが好適である。さらに、半導体デバイスは、ダブルゲート構造のＭＩＳトランジスタ又はその層構造の一部を含むことがより好適である。ダブルゲート構造のＴＦＴを用いることにより、駆動能力の高い薄膜半導体デバイスを製造することができる。さらに半導体デバイスには、薄膜半導体層の両側に形成されたキャパシタ（すなわち両面キャパシタ）又はその層構造の一部を含むことが望ましい。両面キャパシタ構造により容量の大きなＴＦＴの製造を可能とすることができる。
【００２９】
また、配線には、アルミニウム、タングステン、タングステンシリサイド、金、銀、銅、白金、チタンのいずれかを含む材料を用いるのが好ましい。かかる材料を、一般的なＭＯＳプロセスと同様に配線材料とすることにより、薄膜半導体デバイスを安価に製造することができる。また、接着又は接合する工程では、薄膜半導体層と第２の基体との間に接着性の材料を添加して接着することが好適である。またさらに、接着又は接合する工程では、薄膜半導体層の表面と第２の基体の表面とを接した状態で加熱することで接合させても良い。
【００３０】
なお、第２の基体には、透明基板やプラスチックのような可撓性を有する基板を使用することもできるし、シリコン基板を使用することもできる。因みに、第２の基体として、透明なガラス基板や、石英基板、プラスチック基板に転写する場合には、透明絶縁体基板上にＴＦＴを製造することができる。また、透明絶縁体基板上にＴＦＴを製造したら、液晶パネルを組み立てて、薄膜単結晶シリコンのＬＣＤを製造することができる。
【００３１】
すなわち、本発明を、透過型ＬＣＤの製造プロセスに応用できる。因みに、剥離したシリコン基板は再利用して何度も使用することができる。なお透過型ＬＣＤに応用する場合、ＴＦＴ部分に光が照射されると、ＴＦＴは誤動作するので、光が照射されないようにすることが重要である。本発明では、前述のように遮光層を形成してＴＦＴ部分を完全に遮光できるので、透過型ＬＣＤへの応用が容易である。
【００３２】
また好適には、接着又は接合する工程は、真空雰囲気で作業を行うこともできる。また、分離された半導体デバイスの分離面側から前記薄膜半導体層を部分的に除去し、半導体デバイスと他の半導体デバイスとの間を電気的に絶縁する工程は、半導体デバイスにマスクをかぶせてエッチング除去する工程、又は、レーザー照射により薄膜半導体層を切断する工程を含むことが望ましい。このように、一般的なＭＯＳプロセスと同様の工程を利用できることにより、薄膜半導体デバイスを安価に製造することができる。
【００３３】
ここで、分離面に絶縁物を形成する工程における絶縁物は、シリコン系化合物を材料に含むことが好ましい。なおシリコン系化合物としては、シリコン酸化膜である二酸化シリコンやシリコン窒化膜である窒化シリコンを用いるのが好適である。これらを絶縁膜に使用することにより、良好な薄膜半導体デバイスを製造できる。また、かかる分離面側の絶縁物を部分的に除去して半導体デバイスの一部分を暴露する工程を更に有することが望ましい。この場合、半導体デバイスにマスクを被せて絶縁物をエッチング除去する工程、又は、レーザー照射により絶縁物を切断する工程を含むことが好ましい。
【００３４】
また、暴露された半導体デバイスの一部分に導電性の材料を形成するときに用いる導電性の材料は、光学的に透明であるものが望ましい。なお光学的に透明である材料とは、好適には、インジウムとチタンと酸素の化合物、錫と酸素の化合物、亜鉛と酸素の化合物のいずれかを含む材料である。
【００３５】
また、暴露された半導体デバイスの一部分に導電性の材料を形成するときに用いる導電性の材料は、金属であることが好ましい。この場合、金属には、アルミニウム、タングステン、金、銀、銅、白金、チタンのいずれかを含む材料を適用し得る。同様に、遮光層には、金属を含む材料を用いることが望ましい。ここで、遮光層に用いられる金属には、アルミニウム、タングステン、金、銀、銅、白金、チタン、タングステンとシリコンの化合物、チタンとシリコンの化合物のいずれかを含む材料を用いることが望ましい。
【００３６】
なお本発明の場合、薄膜半導体デバイスの製造を剥離前のプロセスと、剥離後のプロセスとを組み合わせて実現するため、温度条件の異なる製造プロセスを組み合わせることができる。例えば、第１の基体を剥離する前のプロセスでは、高温プロセスを用いてＴＦＴを製造できる。これにより、例えば熱拡散炉を用いることができ、高温プロセスによる結晶性の良好なゲート酸化膜を成膜できる。また、各デバイス層の不純物拡散を温度の制約なしで、製造することができる。
【００３７】
一方、第１の基体を剥離した後は、転写した第２の基体や接着材料の耐温性にもよるが、低温プロセスを用いてＴＦＴを製造することができる。例えば、転写基板にガラスを用いれば、ガラスが溶融する温度より低い温度の範囲で、ＴＦＴを製造できる。大型ＬＣＤパネルに用いられる低温プロセスと同等の製造工程を実施できる。
【００３８】
なお前述のように、本発明では透明電極（ＩＴＯ電極）を、アルミニウムや銀、白金、金、パラジウム、マグネシウム、チタン、コバルト、タングステン等の金属に変えることにより、反射型ＬＣＤを製造することができる。かかる場合、転写する基板材料（第２の基体）として熱伝導率が高いものに転写すると、ＬＣＤの冷却を容易にすることができる。例えば、アルミニウムや鉄などの金属に転写すれば良い。
【００３９】
転写基板となる第２の基体に金属を用いる場合には、表面を絶縁膜でコーティングしたり、絶縁膜を接合したり、絶縁性の接着剤を用いて接合すると良い。また第２の基体に沿って冷却管を配置し、冷却溶媒を流すと、冷却効率をより高めることができる。例えば、ステンレス製の金属板の裏側に冷却水を通す管を配置すれば、高輝度プロジェクタで使われるような強い光が照射されても、デバイスを常に冷却でき、熱による誤作動を防ぐことができる。
【００４０】
（ｄ）薄膜半導体デバイス
図２〜図４に、前述の薄膜半導体デバイスの製造方法で製造可能な薄膜半導体デバイスの基本構造を示す。まず、図２に示すように、膜厚が数百Å〜略１μｍと非常に薄い薄膜半導体層１１の上面に、例えば絶縁体膜１２と金属ゲート１３を順に積層した構造のＭＩＳ型トランジスタを有する薄膜半導体デバイスを実現できる。多孔質半導体を下地として形成するため、膜厚が数百Å〜略１μｍと非常に薄く、結晶性の良い薄膜半導体層を用いてＴＦＴを形成することができる。しかも、この薄膜半導体デバイスの場合には、半導体デバイス間の薄膜半導体層を物理的に除去するため、各半導体デバイスを電気的に絶縁したアイランド構造を実現できる。これにより一層の集積化を実現できる。
【００４１】
また、図３に示すように、膜厚が数百Å〜略１μｍと非常に薄い薄膜半導体層１１の両面に、絶縁体膜１２と金属ゲート１３を順に積層したダブルゲート構造のＭＩＳ型トランジスタを有する薄膜半導体デバイスを実現できる。なお、ダブルゲート構造であるので、駆動力の大きい回路を実現できる。この場合にも、半導体デバイス間の薄膜半導体層を物理的に除去するため、各半導体デバイスを電気的に絶縁したアイランド構造を実現できる。
【００４２】
また、図４に示すように、膜厚が数百Å〜略１μｍと非常に薄い薄膜半導体層１１の両面に、絶縁体膜１２と対向電極１４を順に積層した両面キャパシタを有する薄膜半導体デバイスを実現できる。この両面キャパシタにより容量の大きなＴＦＴを実現できる。この場合にも、半導体デバイス間の薄膜半導体層を除去して各半導体デバイスを電気的に絶縁したアイランド構造とすることもできる。
【００４３】
なお、前述の半導体デバイス（例えばＭＩＳ型トランジスタ）やダブルゲート構造のＭＩＳ型トランジスタを有する薄膜半導体デバイスには、薄膜半導体層１１の両側にキャパシタ、つまり両面キャパシタを更に有することが好ましい。また、前述の半導体デバイス（例えばＭＩＳ型トランジスタ）やダブルゲート構造のＭＩＳ型トランジスタを有する薄膜半導体デバイスは、透明電極を更に有することが好ましい。
【００４４】
また、前述の半導体デバイス（例えばＭＩＳ型トランジスタ）やダブルゲート構造のＭＩＳ型トランジスタを有する薄膜半導体デバイスは、各タイプのＭＩＳ型トランジスタへの光の入射を妨げる遮光層を更に有することが望ましい。遮光層を設けることで、入射光によりトランジスタが誤動作するのを防ぐことができる。
【００４５】
なお、膜厚が数百Å〜略１μｍの薄膜半導体層に形成したＭＩＳトランジスタと、薄膜半導体の両側に形成したキャパシタと、対向電極を形成する透明電極と、透明電極対間に配置された液晶層とを組み合わせることにより、液晶ディスプレイを形成できる。また同様に、膜厚が数百Å〜略１μｍの薄膜半導体層に形成したダブルゲート構造のＭＩＳトランジスタと、薄膜半導体の両側に形成したキャパシタと、対向電極を形成する透明電極と、透明電極対間に配置された液晶層とを組み合わせることでも、液晶ディスプレイを形成できる。
【００４６】
このように、膜厚が非常に薄い半導体層を使用して生成した非常に結晶性が高いＴＦＴを用いることができるため、ＴＦＴを小型化でき、開口率の高い液晶ディスプレイを実現できる。また、この液晶ディスプレイでは、トランジスタへの光の入射を妨げる遮光層を更に設けることにより、トランジスタの誤動作のない液晶ディスプレイを実現できる。
【発明の効果】
【００４７】
本発明の一態様によれば、多孔質層の上面に形成した薄膜半導体層を用いて半導体デバイスの形成プロセスを実行し、形成した半導体デバイスを第２の基体を接着又は接合してから第１の基体から剥離する手法を採用するため、第１の基体を繰り返し利用でき、薄膜半導体デバイスの製造コストを低下することができる。また、多孔質層を下地として生成するため結晶性の良い薄膜半導体層を形成でき、特性に優れた半導体デバイスを実現できる。
【００４８】
また、本発明の一態様によれば、第２の基体側に半導体デバイスを転写した後、分離面となった薄膜半導体層を部分的に除去して半導体デバイス間を電気的に絶縁する。このため、確実に素子間を分離することができる。また本発明の一態様によれば、第２の基体側に半導体デバイスを転写した後、分離面となった薄膜半導体層に半導体デバイスをさらに形成することができる。このため、比較的容易にダブルゲート構造のトランジスタや両面キャパシタを製造することができる。
【発明を実施するための最良の形態】
【００４９】
以下、薄膜単結晶シリコンＴＦＴの製造方法について、本発明の実施形態を説明する。なお、本明細書で特に図示又は記載されない特質は、当該技術分野において知られているものから選択されても良い。
【００５０】
（１）第１の実施形態
本実施形態では、シングルゲートトランジスタと、片面キャパシタと、片面遮光板とを有する液晶ディスプレイの製造方法について説明する。ここでは、図５−１〜図５−６を参照し、一連の製造工程ａ１〜ａ３６を説明する。
【００５１】
(a1)シリコン基板
まず、シリコン（Ｓｉ）基板２１を用意する。このシリコン基板２１としては、例えば、Ｐ型、ボロン（Ｂ）ドープ、ＣＺ法、劈開面（100）、８インチの単結晶シリコン基板を用いる。言うまでもなく、シリコン基板を規定する各要素は、前述した用件に限られるものではない。
【００５２】
(a2)陽極化成
次に、シリコン基板２１を陽極化成し、表面を多孔質化させる。陽極化成は、電界溶液としてＨＦ：Ｃ２Ｈ５ＯＨ＝１：１を用いる。電流密度を途中で変化させることにより、２層構造の多孔質シリコン２２を作成した。
【００５３】
(a3)シリコンエピタキシャル成長
多孔質シリコン２２を下地として、シリコンをエピタキシャル成長させる。この例の場合、膜厚１００ｎｍのエピタキシャルＳｉ層２３を成膜した。
(a4)熱酸化
次に、シリコン基板を熱酸化し、エピタキシャルＳｉ層２３の表面に酸化膜２４を形成する。
【００５４】
(a5)イオン注入（チャネル）
次に、エピタキシャルＳｉ層２３にボロンをイオン注入する。このイオン注入はチャネル層のドーピングに相当する。本実施形態では、チャネル層をＰ型にするため、ボロンを注入した。もし、チャネル層をＮ型にするときは、例えばリンをドープするとよい。
【００５５】
(a6)レジストパターニング
この後、レジスト２５を用いて、パターンを作成する。キャパシタの電極部分を作成するためである。
(a7)イオン注入（キャパシタ電極）
次に、高濃度のヒ素を注入し、キャパシタの電極部分を高濃度のＮ型（Ｎ＋＋）にする。なお、イオン注入後に、レジスト２５を除去する。
【００５６】
(a8)ポリシリコンＣＶＤ
次に、ポリシリコン層２６をＣＶＤ（Chemical Vapor Deposition） 法により成膜する。このポリシリコン層２６は、ゲート電極材となる。
(a9)ドライエッチング（フロントゲート形成）
次に、ポリシリコン層２６をドライエッチングして、ゲート電極を形成する。この電極はフロントゲートの役目をする。
【００５７】
(a10)イオン注入（ＬＤＤ）
次に、全面にＬＤＤ（Lightly
Doped Drain） 用のイオン注入を行う。本実施例ではリンを注入し、ＬＤＤ層をＮ型（Ｎ＋）にする。
(a11)二酸化シリコンＣＶＤ
次に、全面にＳｉＯ２ 膜２７をＣＶＤ（Chemical Vapor Deposition）法により成膜する。
【００５８】
(a12)ドライエッチング（サイドウォール形成）
次に、全面をドライエッチングして、サイドウォールを形成する。
(a13)イオン注入（ソース・ドレイン）
次に、イオン注入を行い、ソース・ドレイン領域を作成する。本実施形態では砒素を注入し、ソース・ドレインを高濃度のＮ型（Ｎ＋＋）にする。
【００５９】
(a14)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜２８をＣＶＤ法により成膜する。
(a15)ドライエッチング（コンタクトホール形成）
次に、フロントゲートから電極を取り出すため、コンタクトホールをドライエッチングにより形成する。
【００６０】
(a16)Ａｌスパッタ
次に、電極を形成するため、導電性の電極材料層２９を成膜する。電極材料には、集積回路を形成するのに一般的に用いられる材料を使用する。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ、Ｍｇ、Ｐｔ、Ａｕ等の重金属やＷＳｉ、ＴｉＳｉ、ＣｏＳｉ等のシリコンと金属との合金（シリサイド）である。これ以外の材料でも、導電性であれば使用することができる。本実施形態では、Ａｌをスパッタによって成膜する。
【００６１】
(a17)ドライエッチング（電極形成）
次に、不必要な電極材料をドライエッチングして電極部材を形成する。
(a18)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜３０をＣＶＤ法により成膜する。
(a19)ドライエッチング（コンタクトホール形成）
次に、多層配線を形成するため、コンタクトホールをドライエッチングにより形成する。
【００６２】
(a20)メタルスパッタ（ＢＬＫ部材）
次に、ＴＦＴ部分を遮光するために遮光層３１を成膜する。遮光層の材料には、光を遮光する特徴をもつものであれば使用することができる。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ等の重金属やＷＳｉ、ＴｉＳｉ等のシリコンと金属との合金（シリサイド）等である。これ以外の材料でも、遮光性の材料であれば使用することができる。本実施形態では、Ｔｉをスパッタによって成膜する。
(a21)ドライエッチング（ＢＬＫ形成）
次に、不必要な遮光材料をドライエッチングして、遮光部材を形成する。
【００６３】
(a22)接着剤塗布
次に、表面に接着剤を塗布し、接着層３２を形成する。接着層の材料は、接着性の材料を用いる。具体的には、市販の接着剤や粘着材を用いる。他の接合材料として、接着層には、ＳＯＧ（Spin On Glass）やＰＳＧ（Phospho Silicate Glass）、ＢＰＳＧ（Boron Phosphorous
silicate glass）、ゾルゲル等の材料を用いることができる。これらは、塗布してから支持基板と密着させ、高温にすることにより接合することができる性質の材料である。
【００６４】
これらの接合材料は、表面を研磨して平らにしてから接着すると接着力が高くなる。他の接合材料として、温度を加えると接着する性質の材料を用いることができる。例えば、太陽電池の製造でよく用いられるＥＶＡ（エチレン-酢ビ共重合樹脂）である。他の接着材料として、何度も剥がすことができる粘着性の材料を用いてもよい。本実施形態では、市販のボンドを用いて接着する。
【００６５】
(a23)ガラス基板と接着
次に、ガラス基板３３を半導体デバイスに接着する。ガラス基板３３は、特許請求の範囲における第２の基体の一例である。このとき、ＴＦＴ層とガラス基板との間に気泡が入らないようにするのが望ましい。例えば、真空ラミネーターを用いて、真空中で接着すれば、気泡が入らない。このように真空雰囲気を作り出す装置を用いて、真空雰囲気中で、接合作業を行うとよい。本実施形態では、真空ラミネーターを用いて接着する。
【００６６】
(a24)剥離
半導体デバイスがガラス基板３３に固着されると、多層構造の多孔質シリコン２２の部分で、支持基板（シリコン基板２１）からＴＦＴ部分を剥離する。剥離された半導体基板（シリコン基板２１）は、再利用することができる。ここでの剥離は、多孔質シリコン２２の側面に外力を加えて物理的な欠損を作ってから機械的に剥ぎ取る方法や超高圧水流によって切断する方法など既知の方法を使用する。
【００６７】
(a25)多孔質シリコン除去
次に、剥離面に残存する多孔質シリコン２２を除去する。多孔質シリコンは、薬液によるエッチングや、ガス雰囲気によるドライエッチングによって除去することができる。除去装置にスピンエッチャーを用いると、均一で、凹凸の少ない表面を作成することができる。また、研磨装置やＣＭＰ（Chemical Mechanical Polish）を用いても良い。薬液は、多孔質シリコンをエッチングできる性質の材料を用いるとよい。例えば、フッ酸と硝酸の混合液、フッ酸と硝酸、酢酸の混合液、フッ酸と過酸化水素水の混合液等である。本実施形態では、スピンエッチャーを用い、フッ酸と硝酸の混合液でエッチングを行った。
【００６８】
(a26)ドライエッチング（ＳＯＩアイランド形成）
次に、剥離面に露出したエピタキシャルＳｉ層２３をドライエッチングし、ＳＯＩアイランドを形成する。
(a27)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜３４をＣＶＤ法により成膜する。
(a28)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜３４をドライエッチングする。
【００６９】
(a29)メタルスパッタ（ＢＬＫ部材）
次に、ＴＦＴ部分を遮光するため遮光層３５を成膜する。遮光層の材料は、光を遮光する特徴をもつものであれば良い。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ等の重金属やＷＳｉ、ＴｉＳｉ等のシリコンと金属との合金等である。これ以外の材料でも、遮光性を有する材料であれば使用できる。本実施形態では、タングステン（Ｗ）をスパッタによって成膜した。
【００７０】
(a30)ドライエッチング
次に、不必要な遮光層３５をドライエッチングして、遮光部材を形成する。
(a31)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜３６をＣＶＤ法により成膜する。
(a32)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜３６をドライエッチングする。
【００７１】
(a33)ＩＴＯスパッタ
次に、透明電極層３７を成膜する。透明電極は、一般的にＴＦＴや太陽電池、有機EL素子に用いられる材料を用いることができる。例えば、ＩＴＯ、ＺｎＯ、ＳｎＯ等である。本実施形態では、ＩＴＯをスパッタによって成膜する。
(a34)ウェットエッチング（透明電極形成）
次に、不必要な透明電極材料をエッチングして、透明電極部材を形成する。
【００７２】
(a35)ＴＦＴユニット完成
以上でＴＦＴユニット（部材）が完成する。
(a36)対向基板を貼り付け、液晶封入（ＬＣＤパネル完成）
更に、ＴＦＴに対向電極３９を配線したガラス基板４０を向かい合うように配置し、その隙間に液晶材料３８を注入すれば液晶表示装置が完成する。図６に、本実施形態で製造される液晶表示装置の断面構造を模式的に示す。
【００７３】
（２）第２の実施形態
本実施形態では、ダブルゲートトランジスタと、両面キャパシタと、両面遮光板とを有する液晶ディスプレイの製造方法について説明する。ここでは、図７―１〜図７−４を参照し、一連の製造工程ｂ１〜ｂ２３を説明する。なお、図７−１〜図７−４には、図５−１〜図５−６と対応する部分に同じ符号を付して示す。
【００７４】
(b1)第１の実施形態の（a1）〜(a17)工程までと同じ工程
この工程では、第１の実施形態の(ａ1) 工程〜(ａ17)工程まで同じプロセスが実施される。従って、同じ層構造が得られる。
(b2)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜３０をＣＶＤ法により成膜する。
(b3)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜３０をドライエッチングする。
【００７５】
(b4)メタルスパッタ
次に、ＴＦＴ部分を遮光するために遮光層３１を成膜する。遮光層の材料には、光を遮光する特徴をもつものであれば使用することができる。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ等の重金属やＷＳｉ、ＴｉＳｉ等のシリコンと金属との合金（シリサイド）等である。これ以外の材料でも、遮光性の材料であれば使用することができる。本実施形態では、Ｔｉをスパッタによって成膜する。
(b5)ドライエッチング（ＢＬＫ形成）
次に、不必要な遮光材料をドライエッチングして、遮光部材を形成する。
【００７６】
(b6)接着剤塗布
次に、表面に接着剤を塗布し、接着層３２を形成する。接着層の材料は、接着性の材料を用いる。具体的には、市販の接着剤や粘着材を用いる。他の接合材料として、接着層には、ＳＯＧやＰＳＧ、ＢＰＳＧ、ゾルゲル等の材料を用いることができる。これらは、塗布してから、支持基板と密着させて、高温にすることにより接合することができる性質の材料である。これらの接合材料は、表面を研磨して平らにしてから接着すると接着力が高くなる。他の接合材料として、温度を加えると接着する性質の材料を用いることができる。例えば、太陽電池の製造でよく用いられるＥＶＡである。他の接着材料として、何度も剥がすことができる粘着性の材料を用いてもよい。本実施形態では、ＳＯＧを塗布する。ＳＯＧの塗布後、ベーキングし、表面を平らにするため研磨した。
【００７７】
(b7)ガラス基板と接着
次に、ガラス基板３３を接着層３２に接着する。このとき、ＴＦＴ層とガラス基板との間に気泡が入らないようにするのが望ましい。本実施例では、ガラス基板とＴＦＴが形成されたＳｉ基板をウェット洗浄して、表面に親水性処理を施した。その後、貼り合わせを行った。貼り合わせの後、高温雰囲気でアニールした。
(b8)剥離
半導体デバイスがガラス基板３３に固着されると、多層構造の多孔質シリコン２２の部分で、支持基板（シリコン基板２１）からＴＦＴ部分を剥離する。剥離された半導体基板は、再利用することができる。
【００７８】
(b9)多孔質シリコン除去
次に、剥離面に残存する多孔質シリコン２２を除去する。本実施形態では、スピンエッチャーを用い、フッ酸と硝酸の混合液でエッチングを行った。
(b10)ドライエッチング（ＳＯＩアイランド形成）
次に、剥離面に露出したエピタキシャルＳｉ層２３をドライエッチングし、ＳＯＩアイランドを形成する。
【００７９】
(b11)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜３４をＣＶＤ法により成膜する。このＳｉＯ２
膜３４は、バックゲートのゲート酸化膜の役目を果たす。同時に、両面キャパシタの絶縁材料の役目を果たす。もし、誘電率の高い材料を用いれば、キャパシタの容量を増大することができる。かかる材料としては、例えばＳｉＮ、ＰＺＴ、ＳＢＴ、Ａｌ２０３、ＨｆＯ等がある。また、一般的な半導体素子に用いられる高誘電体材料を使用することもできる。本実施形態では、前述の通り、ＳｉＯ２
膜３４をＣＶＤ法により成膜した。
【００８０】
(b12)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜３４をドライエッチングする。
(b13)メタルスパッタ（ＢＬＫ部材）
次に、バックゲートと両面キャパシタの導電性電極材料となる導電層４１を成膜する。電極材料には、半導体集積回路を作成するのに一般的に用いられる導電性材料を使用することができる。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ、Ｍｇ等の重金属やＷＳｉ、ＴｉＳｉ等のシリコンと金属との合金等である。これ以外の材料でも、導電性であれば使用することができる。本実施形態では、アルミニウム（Ａｌ）をスパッタによって成膜した。
【００８１】
(b14)ドライエッチング
次に、導電層４１のうち不必要な電極材料部分をドライエッチングにより取り除き、電極部材を形成する。
(b15)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜４２をＣＶＤ法により成膜する。
【００８２】
(b16)メタルスパッタ（ＢＬＫ部材）
次に、ＴＦＴ部分を遮光するため遮光層３５を成膜する。遮光層の材料は、光を遮光する特徴をもつものであれば良い。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ等の重金属やＷＳｉ、ＴｉＳｉ等のシリコンと金属との合金等である。これ以外の材料でも、遮光性の材料であれば使用することができる。本実施形態では、タングステンシリサイド（ＷＳｉ）をＣＶＤ法により成膜した。
【００８３】
(b17)ドライエッチング（ＢＬＫ形成）
次に、不必要な遮光層３５をドライエッチングして、遮光部材を形成する。
(b18)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜３６をＣＶＤ法により成膜する。
(b19)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜３６をドライエッチングする。コンタクトホールは、透明電極とドレイン部分を電気的に導通させるように形成する。
【００８４】
(b20)ＩＴＯスパッタ
この後、透明電極３７を形成する。なお、透明電極材料には、第１の実施形態の（a33 ）工程で詳述したように、一般的な透明電極材料を用いることができる。本実施形態では、ＩＴＯを使用する。
(b21)ウェットエッチング（透明電極形成）
次に、不必要な透明電極材料をエッチングして、透明電極部材を形成する。
【００８５】
(b22)ＴＦＴユニット完成
以上でＴＦＴユニット（部材）が完成する。
(b23)対向基板を貼り付け、液晶封入（ＬＣＤパネル完成）
更に、ＴＦＴに対向電極３９を配線したガラス基板４０を向かい合うように配置し、その隙間に液晶材料３８を注入すれば液晶表示装置が完成する。図８に、本実施形態で製造される液晶表示装置の断面構造を模式的に示す。
【００８６】
（３）第３の実施形態
本実施形態では、ダブルゲートトランジスタと、片面キャパシタと、両面遮光板とを有する液晶ディスプレイの製造方法について説明する。ここでは、図９−１〜図９−４を参照し、一連の製造工程ｃ１〜ｃ１５を説明する。なお、図９−１〜図９−４には、図５−１〜図５−６、図７−１〜図７−４と対応する部分に同じ符号を付して示す。
【００８７】
(c1)第１の実施形態の(a1)〜(a27)工程までと同じ工程
この工程では、第１の実施形態の(a1)工程〜(a27) 工程まで同じプロセスが実施される。ここでは、ＳｉＯ２
膜３４をＣＶＤ法により成膜する。ＳｉＯ２ 膜３４は、第２の実施形態の(b13) 工程と同様、バックゲートのゲート酸化膜と両面キャパシタの絶縁材料の役目を果たす。もし、誘電率の高い材料を用いれば、キャパシタの容量を増大することができる。本実施形態では、前述の通り、ＳｉＯ２
膜３４をＣＶＤ法により成膜した。
【００８８】
(c2)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜３４をドライエッチングする。
(c3)ドライエッチング（サイド遮光板用穴形成）
次に、ＴＦＴの外周部分を囲むように、ＳｉＯ２
膜３４をドライエッチングする。そして、ＴＦＴのサイド領域を遮光するようにトレンチ溝４３を形成する。
【００８９】
(c4)メタルスパッタ（ＢＬＫ部材）
次に、バックゲートと両面キャパシタの導電性電極材料となる導電層４１を成膜する。電極材料には、半導体集積回路を作成するのに一般的に用いられる導電性材料を使用することができる。この際、トレンチ溝４３を完全に埋めるような材料と成膜方法を用いるのが好ましい。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ、Ｍｇ、Ｐｔ、Ａｕ等の重金属やＷＳｉ、ＴｉＳｉ等のＳｉと金属との合金等である。勿論、これ以外の材料でも、導電性であれば使用することができる。本実施形態では、ＷＳｉをＣＶＤ法によって成膜した。この導電層４１は、後の工程の透明電極との接合配線に使用する。
【００９０】
(c5)ドライエッチング（ＢＬＫ形成）
次に、不必要な電極材料（遮光材料）をドライエッチングし、電極部材を形成する。この電極部材は、図中上下方向と横方向からの光の入射を遮断する遮光層としても機能する。
(c6)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜４２をＣＶＤ法により成膜する。
【００９１】
(c7)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜４２をドライエッチングする。コンタクトホールは、透明電極（後述する透明電極３７）とドレイン部分を電気的に導通させるように形成する。
【００９２】
(c8)メタルスパッタ（ＢＬＫ部材）
次に、ＴＦＴ部分を遮光するために、遮光層３５を成膜する。この遮光層３５は、後の工程の透明電極との接合配線に使用する。遮光層の材料は、光を遮光する特性を有するものであれば使用可能である。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ等の重金属やＷＳｉ、ＴｉＳｉ等のシリコンと金属との合金等である。これ以外の材料でも、遮光性を有する材料であれば使用できる。本実施形態では、チタンシリサイド（ＴｉＳｉ）をＣＶＤ法によって成膜した。
【００９３】
(c9)ドライエッチング（ＢＬＫ形成）
次に、不必要な遮光層３５をドライエッチングして、遮光部材を形成する。
(c10)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜３６をＣＶＤ法により成膜する。
(c11)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜３６をドライエッチングする。コンタクトホールは、透明電極とドレイン部分を電気的に導通させるように形成する。
【００９４】
(c12)ＩＴＯスパッタ
次に、透明電極層３７を成膜する。透明電極は、第１の実施形態の(a33) 工程と同様、一般的な透明電極材料を用いる。本実施形態では、ＩＴＯをスパッタによって成膜する。
(c13)ウェットエッチング（透明電極形成）
次に、不必要な透明電極材料をエッチングして、透明電極部材を形成する。
【００９５】
(c14)ＴＦＴユニット完成
以上でＴＦＴユニット（部材）が完成する。
(c15)対向基板を貼り付け、液晶封入（ＬＣＤパネル完成）
更に、ＴＦＴに対向電極３９を配線したガラス基板４０を向かい合うように配置し、その隙間に液晶材料３８を注入すれば液晶表示装置が完成する。図１０に、本実施形態で製造される液晶表示装置の断面構造を模式的に示す。
【００９６】
（４）第４の実施形態
本実施形態では、ダブルゲートトランジスタと、両面キャパシタと、完全（４面）遮光板とを有する液晶ディスプレイの他の製造方法について説明する。ここでは、図１１―１〜図１１−６を参照し、一連の製造工程ｄ１〜ｄ２６を説明する。なお、図１１−１〜図１１−６には、前述の他の実施形態の説明に用いた図面と対応する部分に同じ符号を付して示す。
【００９７】
(d1)第１の実施形態の(a1)〜(a19)工程までと同じ工程
この工程では、第１の実施形態の(a1)〜(a19) 工程までと同じプロセスが実施される。従って、同じ層構造が得られる。なお、図は、最上層のＳｉＯ２ 膜３０をドライエッチングしてコンタクトホールを形成した状態を表している。
【００９８】
(d2)Ａｌスパッタ
次に、多層配線を形成するため、導電性の電極材料を堆積し、導電層４４を形成する。電極材料は、半導体集積回路を作成するのに一般的に用いられる材料を使用する。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ、Ｍｇ、Ｐｔ、Ａｕ等の重金属やＷＳｉ、ＴｉＳｉ、ＣｏＳｉ等のシリコンと金属との合金（シリサイド）等である。これ以外の材料でも、導電性があれば使用できる。本実施形態では、Ａｌをスパッタによって成膜した。
【００９９】
(d3)ドライエッチング（電極形成）
次に、不必要な多層配線材料をドライエッチングして、電極部材を形成する。
(d4)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜４５をＣＶＤ法により成膜する。
【０１００】
(d5)メタルスパッタ（ＢＬＫ材料）
次に、ＴＦＴ部分を遮光するために遮光層３１を成膜する。遮光層の材料には、光を遮光する特徴をもつものであれば使用することができる。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ等の重金属やＷＳｉ、ＴｉＳｉ等のシリコンと金属との合金（シリサイド）等である。これ以外の材料でも、遮光性の材料であれば使用することができる。本実施形態では、Ｔｉをスパッタによって成膜する。
(d6)ドライエッチング（ＢＬＫ形成）
次に、不必要な遮光材料をドライエッチングして、遮光部材を形成する。
【０１０１】
(d7)接着剤塗布
次に、表面に接着剤を塗布し、接着層３２を形成する。第１の実施形態の(a22) 工程と同様に、接着層の材料には接着性の材料を用いる。本実施形態では、ゾルゲルを用いる。
(d8)ガラス基板と接着
次に、ガラス基板３３を半導体デバイスに接着する。本実施形態の場合、接着後に熱アニールする。
【０１０２】
(d9)剥離
半導体デバイスがガラス基板３３に固着されると、多層構造の多孔質シリコン２２の部分で、支持基板（シリコン基板２１）からＴＦＴ部分を剥離する。剥離された半導体基板（シリコン基板２１）は、再利用する
(d10)多孔質シリコン除去
次に、剥離面に残存する多孔質シリコン２２を除去する。多孔質シリコンの除去には、スピンエッチャーを用いて、フッ酸と硝酸の混合液でエッチングを行った。
【０１０３】
(d11)ドライエッチング（ＳＯＩアイランド形成）
次に、剥離面に露出したエピタキシャルＳｉ層２３をドライエッチングし、ＳＯＩアイランドを形成する。
(d12)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜３４をＣＶＤ法により成膜する。このＳｉＯ２
膜３４は、第２の実施形態の(b13) 工程と同様、バックゲートのゲート酸化膜と両面キャパシタの絶縁材料の役目を果たす。もし、誘電率の高い材料を用いれば、キャパシタの容量を増大することができる。本実施形態では前述のように、ＳｉＯ２
膜３４をＣＶＤ法により成膜した。
【０１０４】
(d13)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜３４をドライエッチングする。
(d14)ドライエッチング（サイド遮光板用穴形成）
次に、第３の実施形態と同様、ＴＦＴの外周部分を囲むように、ＳｉＯ２
膜３４をドライエッチングする。そして、ＴＦＴのサイド領域を遮光するようにトレンチ溝４３を形成する。
【０１０５】
(d15)メタルスパッタ（ＢＬＫ部材）
次に、バックゲートと両面キャパシタの導電性電極材料となる導電層４１を成膜する。電極材料には、半導体集積回路を作成するのに一般的に用いられる導電性材料を使用することができる。この際、トレンチ溝４３を完全に埋めるような材料と成膜方法を用いるのが好ましい。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ、Ｍｇ、Ｐｔ、Ａｕ等の重金属やＷＳｉ、ＴｉＳｉ等のＳｉと金属との合金等である。勿論、これ以外の材料でも、導電性であれば使用することができる。本実施形態では、ＷＳｉをＣＶＤ法によって成膜した。この導電層４１は、後の工程の透明電極との接合配線に使用する。
【０１０６】
(d16)ドライエッチング（ＢＬＫ形成）
次に、不必要な電極材料をドライエッチングし、電極部材を形成する。この電極部材は、図中上下方向と横方向からの光の入射を遮断する遮光層としても機能する。
(d17)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜４２をＣＶＤ法により成膜する。
【０１０７】
(d18)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜４２をドライエッチングする。
(d19)メタルスパッタ（ＢＬＫ部材）
次に、ＴＦＴ部分を遮光するために、遮光層３５を成膜する。この遮光層３５は、後の工程の透明電極との接合配線に使用する。遮光層の材料は、光を遮光する特徴をもつものであれば使用することができる。具体的には、Ａｌ、Ｗ、Ｔｉ、Ｃｕ、Ｃｏ等の重金属やＷＳｉ、ＴｉＳｉ等のシリコンと金属との合金等である。これ以外の材料でも、遮光性の材料であれば使用することができる。本実施形態では、チタンシリサイド（ＴｉＳｉ）をＣＶＤ法によって成膜した。
【０１０８】
(d20)ドライエッチング（ＢＬＫ形成）
次に、不必要な遮光層３５をドライエッチングして、遮光部材を形成する。
(d21)二酸化シリコンＣＶＤ
次に、ＳｉＯ２ 膜３６をＣＶＤ法により成膜する。
(d22)ドライエッチング（コンタクトホール形成）
次に、コンタクトホールを形成するため、ＳｉＯ２
膜３６をドライエッチングする。コンタクトホールは、透明電極とドレイン部分を電気的に導通させるように形成する。
【０１０９】
(d23)ＩＴＯスパッタ
次に、透明電極層３７を成膜する。電極材料には、第１の実施形態の(a33)工程と同様、一般的な透明電極材料を用いる。本実施形態では、ＩＴＯをスパッタによって成膜する。
(d24)ウェットエッチング（透明電極形成）
次に、不必要な透明電極材料をエッチングして、透明電極部材を形成する。
【０１１０】
(d25)ＴＦＴユニット完成
以上でＴＦＴユニット（部材）が完成する。
(d26)対向基板を貼り付け、液晶封入（ＬＣＤパネル完成）
更に、ＴＦＴに対向電極３９を配線したガラス基板４０を向かい合うように配置し、その隙間に液晶材料３８を注入すれば液晶表示装置が完成する。図１２に、本実施形態で製造される液晶表示装置の断面構造を模式的に示す。
【０１１１】
（５）第５の実施形態
本実施形態では、ダブルゲートトランジスタと、両面キャパシタと、完全（４面）遮光板（サイドウォールなし）とを有する液晶ディスプレイの他の製造方法について説明する。ここでは、図１３−１〜図１３−３を参照し、一連の製造工程ｅ１〜ｅ５を説明する。なお、図１３には、前述の他の実施形態の説明に用いた図面と対応する部分に同じ符号を付して示す。
【０１１２】
(e1)第１の実施形態の(a1) 〜(a10)工程までと同じ工程
第１の実施形態の(a1)〜(a10)
工程までと同じプロセスが実施される。この段階では、ドライエッチングにより電極部材に加工されたポリシリコン層２６の上面にＳｉＯ２ 膜２７が堆積された層構造が得られている。
(e2)レジスタパターン形成
次に、レジストパターンに従ってドライエッチングする。レジスタパターンは、ＬＤＤ構造が形成されるように行う。
【０１１３】
(e3)第１の実施形態の(a13)〜(a18)工程までと同じ工程
次に、第１の実施形態の(a13)〜(a18)工程までと同じプロセスを実施する。すなわち、イオン注入によるソース・ドレイン領域の形成、コンタクトホールの形成、電極形成等の工程が実施される。
(e4)第４の実施形態の(d1)〜(d25)工程までと同じ工程
次に、第４の実施形態の(d1)〜(d25)工程までと同じプロセスを実施する。すなわち、多層配線電極を形成する工程、遮光層を形成する工程、ガラス基板との接着及びシリコン基板２１からの剥離その他の工程が順に実施され、ＴＦＴユニットが完成される。
【０１１４】
(e5)対向基板を貼り付け、液晶封入（ＬＣＤパネル完成）
更に、ＴＦＴに対向電極３９を配線したガラス基板４０を向かい合うように配置し、その隙間に液晶材料３８を注入すれば液晶表示装置が完成する。この構造は、図１２と同様の断面構造となる。
【０１１５】
（６）第６の実施形態
本実施形態では、ダブルゲートトランジスタと、両面キャパシタと、完全（４面）遮光板とを有する液晶ディスプレイの製造方法について説明する。なお、この実施形態は、ポリシリコンゲートを配線として使用するものである。ここでは、図１４を参照し、一連の工程ｆ１〜ｆ４を説明する。なお、図１４には、前述の他の実施形態の説明に用いた図面と対応する部分に同じ符号を付して示す。
【０１１６】
(f1)第１の実施形態の(a1) 〜(a18)工程までと同じ工程
第１の実施形態の(a1) 〜(a18)工程までと同じプロセスが実施される。なおここでは、ゲート電極上部へのコンタクトホール形成は行われない。形成するのはソース部分へのコンタクトホールのみである。
(f2)第１の実施形態の(a20)〜(a27)工程までと同じ工程
次に、第１の実施形態の(a19)工程をスキップして、(a20）〜(a27)工程までと同じプロセスが実施される。すなわち、遮光層３１を積層する工程、ガラス基板との接着及びシリコン基板２１からの剥離、ＳＯＩアイランドの形成その他の工程が順に実施される。
【０１１７】
(f3)第４の実施形態の(d13)〜(d25)工程までと同じ工程
次に、第４の実施形態の(d13)〜(d25)工程までと同じプロセスが実施される。すなわち、ＴＦＴユニットの完成までの処理が実施される。
(f4)対向基板を貼り付け、液晶封入（ＬＣＤパネル完成）
更に、ＴＦＴに対向電極３９を配線したガラス基板４０を向かい合うように配置し、その隙間に液晶材料３８を注入すれば液晶表示装置が完成する。この構造は、図１５と同様の断面構造となる。
【０１１８】
（７）第７の実施形態
本実施形態では、前述した第４の実施形態の変形例を説明する。ここでは、図１６にＴＦＴユニットの層構造例と完成した液晶表示装置の層構造例を示す。また、図１７に概念的な断面構造を示す。なお、図１６の場合も、前述した他の実施形態の説明に用いた図面と対応する部分に同じ符号を付して示す。
【０１１９】
図１６に示す層構造と第４の実施形態との相違点の一つは、ソース電極が多層電極４４になっており、ゲート電極は１層になっている点である。もう一つの相違点は、両面キャパシタの電極部材（金属材料）４６を形成し、遮光層３５との間に絶縁層４７を設けた点である。
【０１２０】
（８）第８の実施形態
本実施形態では、前述した第１の実施形態と第２の実施形態とを組み合わせた変形例を説明する。すなわち、本実施形態では、シングルゲートトランジスタ（ＬＤＤなし）と、両面キャパシタと、片面遮光板を有する液晶ディスプレイの構造例を示す。ここでは、図１８に製造した液晶表示装置の概念的な断面構造を示す。なお、図１８の場合も、前述した他の実施形態の説明に用いた図面と対応する部分に同じ符号を付して示す。
【産業上の利用可能性】
【０１２１】
本発明に係る製造方法は、例えば以下の用途にも適用し得る。まず、前述のように液晶表示装置用のＴＦＴトランジスタに限らず、固体撮像素子（ＣＣＤ）やＣＭＯＳセンサー、半導体集積回路、太陽電池にも応用できる。特に、透明電極の部分を薄膜半導体にすれば、ＣＣＤやＣＭＯＳセンサーとして使用できる。また、第２の基体としての材質を選択することにより、曲面を持つＴＦＴデバイス、ＣＣＤデバイス、ＣＭＯＳセンサーに応用できる。
【図面の簡単な説明】
【０１２２】
【図１】本発明の基本プロセスの一つを示す図である。
【図２】本発明の基本層構造（シングルゲート構造）の一つを示す図である。
【図３】本発明の基本層構造（ダブルゲート構造）の一つを示す図である。
【図４】本発明の基本層構造（両面キャパシタ構造）の一つを示す図である。
【図５−１】第１の実施形態の製造プロセスを示す図である。
【図５−２】第１の実施形態の製造プロセスを示す図である。
【図５−３】第１の実施形態の製造プロセスを示す図である。
【図５−４】第１の実施形態の製造プロセスを示す図である。
【図５−５】第１の実施形態の製造プロセスを示す図である。
【図５−６】第１の実施形態の製造プロセスを示す図である。
【図６】第１の実施形態で製造した液晶表示装置の概略断面構造を示す図である。
【図７−１】第２の実施形態の製造プロセスを示す図である。
【図７−２】第２の実施形態の製造プロセスを示す図である。
【図７−３】第２の実施形態の製造プロセスを示す図である。
【図７−４】第２の実施形態の製造プロセスを示す図である。
【図８】第２の実施形態で製造した液晶表示装置の概略断面構造を示す図である。
【図９−１】第３の実施形態の製造プロセスを示す図である。
【図９−２】第３の実施形態の製造プロセスを示す図である。
【図９−３】第３の実施形態の製造プロセスを示す図である。
【図９−４】第３の実施形態の製造プロセスを示す図である。
【図１０】第３の実施形態で製造した液晶表示装置の概略断面構造を示す図である。
【図１１−１】第４の実施形態の製造プロセスを示す図である。
【図１１−２】第４の実施形態の製造プロセスを示す図である。
【図１１−３】第４の実施形態の製造プロセスを示す図である。
【図１１−４】第４の実施形態の製造プロセスを示す図である。
【図１１−５】第４の実施形態の製造プロセスを示す図である。
【図１１−６】第４の実施形態の製造プロセスを示す図である。
【図１２】第４の実施形態で製造した液晶表示装置の概略断面構造を示す図である。
【図１３−１】第５の実施形態の製造プロセスを示す図である。
【図１３−２】第５の実施形態の製造プロセスを示す図である。
【図１３−３】第５の実施形態の製造プロセスを示す図である。
【図１４】第６の実施形態の製造プロセスを示す図である。
【図１５】第６の実施形態で製造した液晶表示装置の概略断面構造を示す図である。
【図１６】第７の実施形態の製造プロセスを示す図である。
【図１７】第７の実施形態で製造した液晶表示装置の概略断面構造を示す図である。
【図１８】第８の実施形態で製造した液晶表示装置の概略断面構造を示す図である。
【符号の説明】
【０１２３】
１，６    ；基体
２        ；多孔質層
３、１１  ；薄膜半導体層
２１      ；シリコン基板
２２      ；多孔質シリコン
２３      ；エピタキシャルＳｉ層
２６      ；ポリシリコン層
２９      ；電極材料層
３１，３５；遮光層
３２      ；接着層
３３，４０；ガラス基板
３７      ；透明電極層
３８      ；液晶材料
３９      ；対向電極
４１，４４；導電層
４６      ；電極部材
【図１】
2005093625.tif 000003
【図２】
2005093625.tif 000004
【図３】
2005093625.tif 000005
【図４】
2005093625.tif 000006
【図５−１】
2005093625.tif 000007
【図５−２】
2005093625.tif 000008
【図５−３】
2005093625.tif 000009
【図５−４】
2005093625.tif 000010
【図５−５】
2005093625.tif 000011
【図５−６】
2005093625.tif 000012
【図６】
2005093625.tif 000013
【図７−１】
2005093625.tif 000014
【図７−２】
2005093625.tif 000015
【図７−３】
2005093625.tif 000016
【図７−４】
2005093625.tif 000017
【図８】
2005093625.tif 000018
【図９−１】
2005093625.tif 000019
【図９−２】
2005093625.tif 000020
【図９−３】
2005093625.tif 000021
【図９−４】
2005093625.tif 000022
【図１０】
2005093625.tif 000023
【図１１−１】
2005093625.tif 000024
【図１１−２】
2005093625.tif 000025
【図１１−３】
2005093625.tif 000026
【図１１−４】
2005093625.tif 000027
【図１１−５】
2005093625.tif 000028
【図１１−６】
2005093625.tif 000029
【図１２】
2005093625.tif 000030
【図１３−１】
2005093625.tif 000031
【図１３−２】
2005093625.tif 000032
【図１３−３】
2005093625.tif 000033
【図１４】
2005093625.tif 000034
【図１５】
2005093625.tif 000035
【図１６】
2005093625.tif 000036
【図１７】
2005093625.tif 000037
【図１８】
2005093625.tif 000038