(57)【要約】【課題】  垂直選択回路の駆動パルスを外部入力する構成、もしくは内部発生回路を搭載していても、パッド面積、回路規模の問題でチップ面積を縮小することに対し限界があった。【解決手段】  水平選択回路駆動パルスによって駆動され水平選択回路部３の最終出力が入力となり動作し始めるダミーカウンタ回路５と、ダミーカウンタ回路５の出力を用いて垂直選択回路駆動パルスを生成するパルス生成回路６とを設ける。ダミーカウンタ回路５およびパルス生成回路６は小規模な回路で実現でき、従来の内部発生回路を搭載する固体撮像装置に対し、チップ面積の縮小によるコストダウンを図ることができる。また、端子数の少ない固体撮像装置を製造可能であるため、カメラセットの小型化にも貢献する。【選択図】  図１
2005150877.tif 000002
【特許請求の範囲】
【請求項１】
入射光を光電変換し得られた電気信号を増幅する増幅型単位画素を行および列の二次元状に配列した感光領域と、垂直選択回路駆動パルスに基づいて前記単位画素の行を選択する垂直選択回路部と、水平選択回路駆動パルスに基づいて前記単位画素の列を選択する水平選択回路部とを備えたＭＯＳ型固体撮像装置であって、
前記水平選択回路駆動パルスによって駆動され前記水平選択回路部の最終出力が入力となり動作し始めるダミーカウンタ回路と、前記ダミーカウンタ回路の出力を用いてパルスを生成するパルス生成回路とを設けたことを特徴とするＭＯＳ型固体撮像装置。
【請求項２】
前記パルス生成回路が生成するパルスを前記垂直選択回路駆動パルスとしたことを特徴とする請求項１のＭＯＳ型固体撮像装置。
【請求項３】
前記ダミーカウンタ回路の単位回路を前記水平選択回路部と同一の構成としたことを特徴とする請求項１のＭＯＳ型固体撮像装置。
【請求項４】
入射光を光電変換し得られた電気信号を増幅する増幅型単位画素を行および列の二次元状に配列した感光領域と、垂直選択回路駆動パルスに基づいて前記単位画素の行を選択する垂直選択回路部と、水平選択回路駆動パルスに基づいて前記単位画素の列を選択する水平選択回路部とを備えたＭＯＳ型固体撮像装置であって、
前記垂直選択回路駆動パルスによって駆動され前記垂直選択回路部の最終出力が入力となり動作し始めるダミーカウンタ回路と、前記ダミーカウンタ回路の出力を用いてパルスを生成するパルス生成回路とを設けたことを特徴とするＭＯＳ型固体撮像装置。
【請求項５】
前記ダミーカウンタ回路の単位回路を前記垂直選択回路部と同一の構成としたことを特徴とする請求項４のＭＯＳ型固体撮像装置。
【請求項６】
入射光を光電変換し得られた電気信号を増幅する増幅型単位画素を一次元状に配列した感光領域と、選択回路駆動パルスに基づいて前記単位画素を選択する選択回路部とを備えたＭＯＳ型固体撮像装置であって、
前記選択回路駆動パルスによって駆動され前記選択回路部の最終出力が入力となり動作し始めるダミーカウンタ回路と、前記ダミーカウンタ回路の出力を用いてパルスを生成するパルス生成回路とを設けたことを特徴とするＭＯＳ型固体撮像装置。
【請求項７】
前記ダミーカウンタ回路の単位回路を前記選択回路部と同一の構成としたことを特徴とする請求項６のＭＯＳ型固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号電荷をセル内で増幅する増幅型ＭＯＳセンサを用いた固体撮像装置に関する。
【背景技術】
【０００２】
図４は第１の従来例のＭＯＳ型固体撮像装置の概略構成図である。
【０００３】
この固体撮像装置は、単位画素である画素部１が行および列の２次元状に配列された感光領域１０と、感光領域１０の垂直方向の行を選択する垂直選択回路部２と、水平方向の列を選択する水平選択回路部３と、垂直選択回路部２と水平選択回路部３とで選択された画素部１の信号を増幅またはインピーダンス変換して出力する出力アンプ４とを有する構造である。この構成において、各画素信号を読み出すために列および行を選択する方法としては、まず垂直選択回路Ｖ１を選択し、その状態で水平選択回路Ｈ１〜Ｈｎまで走査選択することで１行選択完了する。同様に、垂直選択回路Ｖ２〜Ｖｍまで垂直方向に走査選択することで、全列、全画素を選択することができる。
【０００４】
しかし、例えば垂直選択回路部２を駆動するには外部からパルスを入力する必要があり、入力端子を含めた広い面積を占有する。更に図４には示さないが、画素部駆動用パルスとしては、信号読み出し用パルス、リセット用パルス、電子シャッター用垂直選択回路駆動用パルス、電子シャッター時信号読み出し用パルス、電子シャッター時リセット用パルスなどが必要となる。これらも同様に入力端子を含めて広い面積を占有する。また、外部に前記パルス群を生成する回路が必要となり、そのチップを組み合わせた面積としては固体撮像装置のチップ面積の１．５倍以上となる。
【０００５】
図５は第２の従来例のＭＯＳ型固体撮像装置の概略構成図である。
【０００６】
同図において、基本的な動作は図４と同様であるが、内部発生回路７を設けて前記パルス群を内部発生している。通常、これらのパルスを生成するには、大きな回路規模の論理回路が必要である。これによって広い面積を占有し、チップ面積は外部入力の固体撮像装置に対し１．３倍程度となる。
【特許文献１】特開平９−９３４９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図４のように、画素部を走査するために必要なパルス群を外部から入力する構成や、図５のような内部発生回路７を搭載した構成では、チップ面積を縮小することに対し限界があった。
【０００８】
本発明の目的は、チップ面積を小さくできるＭＯＳ型固体撮像装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の第１のＭＯＳ型固体撮像装置は、入射光を光電変換し得られた電気信号を増幅する増幅型単位画素を行および列の二次元状に配列した感光領域と、垂直選択回路駆動パルスに基づいて単位画素の行を選択する垂直選択回路部と、水平選択回路駆動パルスに基づいて単位画素の列を選択する水平選択回路部とを備えたＭＯＳ型固体撮像装置であって、水平選択回路駆動パルスによって駆動され水平選択回路部の最終出力が入力となり動作し始めるダミーカウンタ回路と、ダミーカウンタ回路の出力を用いてパルスを生成するパルス生成回路とを設けたことを特徴とする。
【００１０】
本発明の第２のＭＯＳ型固体撮像装置は、第１のＭＯＳ型固体撮像装置において、パルス生成回路が生成するパルスを垂直選択回路駆動パルスとしたことを特徴とする。
【００１１】
本発明の第３のＭＯＳ型固体撮像装置は、第１のＭＯＳ型固体撮像装置において、ダミーカウンタ回路の単位回路を水平選択回路部と同一の構成としたことを特徴とする。
【００１２】
以上の第１〜第３のＭＯＳ型固体撮像装置の構成によれば、ダミーカウンタ回路の出力は水平選択回路駆動パルスに同期し、水平選択回路部の最終出力に対して時間的に遅延したものとなる。ダミーカウンタ回路は段数の制限を設けていないので、パルス生成回路にて生成したいパルスのタイミングに応じて、ダミーカウンタの出力を使用すればよい。この場合、水平ブランキング期間内に垂直選択回路駆動パルス等の必要な画素部用パルスを生成することが可能となる。このようにダミーカウンタ回路とパルス生成回路を設けることによって、従来外部印加していたパルスを内部で生成することでパルス入力端子を省略することができる。また、ダミーカウンタ回路とパルス生成回路は、従来の内部発生回路のように時間的に遅延させる論理回路を必要としない構成であるため、回路規模が小さく、チップ面積を抑えることができる。
【００１３】
本発明の第４のＭＯＳ型固体撮像装置は、入射光を光電変換し得られた電気信号を増幅する増幅型単位画素を行および列の二次元状に配列した感光領域と、垂直選択回路駆動パルスに基づいて単位画素の行を選択する垂直選択回路部と、水平選択回路駆動パルスに基づいて単位画素の列を選択する水平選択回路部とを備えたＭＯＳ型固体撮像装置であって、垂直選択回路駆動パルスによって駆動され垂直選択回路部の最終出力が入力となり動作し始めるダミーカウンタ回路と、ダミーカウンタ回路の出力を用いてパルスを生成するパルス生成回路とを設けたことを特徴とする。
【００１４】
本発明の第５のＭＯＳ型固体撮像装置は、本発明の第４のＭＯＳ型固体撮像装置において、ダミーカウンタ回路の単位回路を垂直選択回路部と同一の構成としたことを特徴とする。
【００１５】
以上の第４、第５のＭＯＳ型固体撮像装置の構成によれば、ダミーカウンタ回路の出力は垂直選択回路駆動パルスに同期し、垂直選択回路部の最終出力に対して時間的に遅延したものとなる。ダミーカウンタ回路は段数の制限を設けていないので、パルス生成回路にて生成したいパルスのタイミングに応じて、ダミーカウンタの出力を使用すればよい。この場合、垂直ブランキング期間内に必要な画素部用パルスを生成することが可能となる。このようにダミーカウンタ回路とパルス生成回路を設けることによって、従来外部印加していたパルスを内部で生成することでパルス入力端子を省略することができる。また、ダミーカウンタ回路とパルス生成回路は、従来の内部発生回路のように時間的に遅延させる論理回路を必要としない構成であるため、回路規模が小さく、チップ面積を抑えることができる。
【００１６】
本発明の第６のＭＯＳ型固体撮像装置は、入射光を光電変換し得られた電気信号を増幅する増幅型単位画素を一次元状に配列した感光領域と、選択回路駆動パルスに基づいて単位画素を選択する選択回路部とを備えたＭＯＳ型固体撮像装置であって、選択回路駆動パルスによって駆動され選択回路部の最終出力が入力となり動作し始めるダミーカウンタ回路と、ダミーカウンタ回路の出力を用いてパルスを生成するパルス生成回路とを設けたことを特徴とする。
【００１７】
本発明の第７のＭＯＳ型固体撮像装置は、第６のＭＯＳ型固体撮像装置において、ダミーカウンタ回路の単位回路を選択回路部と同一の構成としたことを特徴とする。
【００１８】
以上の第６、第７のＭＯＳ型固体撮像装置の構成によれば、ダミーカウンタ回路の出力は選択回路駆動パルスに同期し、選択回路部の最終出力に対して時間的に遅延したものとなる。ダミーカウンタ回路は段数の制限を設けていないので、パルス生成回路にて生成したいパルスのタイミングに応じて、ダミーカウンタの出力を使用すればよい。このようにダミーカウンタ回路とパルス生成回路を設けることによって、従来外部印加していたパルスを内部で生成することでパルス入力端子を省略することができる。また、ダミーカウンタ回路とパルス生成回路は、従来の内部発生回路のように時間的に遅延させる論理回路を必要としない構成であるため、回路規模が小さく、チップ面積を抑えることができる。
【発明の効果】
【００１９】
以上のように本発明によれば、ダミーカウンタ回路およびパルス生成回路を小規模な回路で実現し必要なパルスを内部発生することができるため、従来の内部発生回路を搭載する固体撮像装置に対し、チップ面積の縮小によるコストダウンを図ることができる。また、端子数の少ない固体撮像装置を製造可能であるため、現在主流であるフリップチップ実装等で接続領域を縮小でき、カメラセットの小型化にも貢献する。更に、外部のパルス発生回路が不要になるため、タイミング発生用ＬＳＩの回路規模を減らすことで、カメラセットのサイズを縮小でき、コスト、カメラセットの小型化の面で有利になる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して本発明の実施形態を説明する。
【００２１】
図１は、本実施形態によるＭＯＳ型固体撮像装置における概略回路図である。図１に示すように、この固体撮像装置は、従来例同様、半導体基板上に、単位画素である画素部１が行および列の２次元状に配列された感光領域１０を備えている。各画素部１は、光を受け光電変換を行う受光部と、この受光部により発生した信号電荷を電圧として変換する浮遊拡散部と、浮遊拡散部の電圧変化を増幅する増幅トランジスタとで構成されている。そして、感光領域１０の垂直方向の行を選択する垂直選択回路部２と、水平方向の列を選択する水平選択回路部３と、垂直選択回路部２と水平選択回路部３とで選択された画素部１の信号を増幅またはインピーダンス変換して出力する出力アンプ４とを有する構造である。
【００２２】
さらに本実施形態では、水平選択回路部３を水平ブランキング期間分拡張することでダミーカウンタ回路５を構成している。すなわちダミーカウンタ回路５の各回路Ｄ１，Ｄ２，・・・，Ｄｌは、水平選択回路部３の各回路Ｈ１，Ｈ２・・・，Ｈｎと同じ構成であり、それぞれフリップフロップからなる。水平選択回路部３およびダミーカウンタ回路５はｎＭＯＳトランジスタのみで構成することができる。更に、垂直選択回路部２の駆動に必要なパルスを生成するために、垂直選択回路用パルス生成回路６を備える。垂直選択回路用パルス生成回路６への入力は、垂直選択回路部２の駆動に必要なタイミングを、ダミーカウンタ回路５から引き出すことで実現する。そして、垂直選択回路用パルス生成回路６からの出力を垂直選択回路部２に入力することで、垂直選択回路部２を駆動することができる。
【００２３】
次に、さらに図２を参照しながら、本実施形態の動作を説明する。図２は本発明の実施形態における動作を示すタイミング図である。
【００２４】
水平選択回路部３は、水平選択回路走査パルスφＨＡ、φＨＢ、φＨＣの入力で列選択箇所を順じ、シフトしていくことで走査する。図２では簡単のために、φＨＡまたはφＨＢまたはφＨＣのいずれか一つを示す。一方、ダミーカウンタ回路５は水平選択回路部３と同じ構成であるため、感光領域１０の各列を選択し終えるとそのままダミーカウンタを動作させ、同様のタイミングで走査しつづける。しかし、ダミーカウンタ回路５は感光領域１０を選択することがなく、から送り状態となる。この部分を水平ブランキング期間（無信号期間）として使用する。そして、垂直選択回路部２の動作に必要なパルスは、この期間を使用して入力できればよい。よって、ダミーカウンタ回路５からの出力Ｄ１ｏｕｔ〜Ｄｌｏｕｔを利用してパルスを生成できれば、垂直選択回路部２の動作パルスとして使用することができる。これを実現するのが垂直選択回路用パルス生成回路６である。
【００２５】
なお、φＶＡは垂直選択回路のスタート信号、φＶＢ，φＶＣは垂直選択回路駆動パルスである。
【００２６】
以下、垂直選択回路用パルス生成回路６の一例について図３を用いて説明する。図３は、垂直選択回路用パルス生成回路６において、垂直選択回路部２に入力するφＶＡ，φＶＢ，φＶＣ，・・・のいずれか１つのパルスを生成する回路を示す回路図である。
【００２７】
本実施形態では、パルスの立ち上げにダミーカウンタ回路５の出力を２出力、パルスの立ち下げにダミーカウンタ回路５の出力を１出力使用して、フリップフロップ回路により実現している。
【００２８】
この図３の回路は、１個のキャパシタＣ１と７個のｎＭＯＳトランジスタＭ１〜Ｍ７を用いて構成され、入力にはダミーカウンタ回路５からの出力φin１、φin２、φin３を使用する。まずφin１によってトランジスタＭ１とトランジスタＭ７がＯＮとなる。これによってトランジスタＭ３がＯＮすると同時にトランジスタＭ３のソース側はＧＮＤに固定され、キャパシタＣ１が充電される。次にφin２が入力される。この時、φin１がＬＯＷとなってもキャパシタＣ１に充電されているため、トランジスタＭ３はＯＮ状態のままである。よってφin２の入力はキャパシタＣ１に充電された電圧に加えてφin２振幅分がトランジスタＭ５へ伝達される。ここで最大電圧が得られ、立ち上がりが完了する。次にφin３が入力されるとトランジスタＭ２およびトランジスタＭ４がＯＮし、キャパシタＣ１の両端をＧＮＤとすることで放電する。またトランジスタＭ６をＯＮすることでパルスはＬＯＷレベルに至る。図２の場合、例えば垂直選択回路駆動パルスφＶＡを生成する回路では、φin１にダミーカウンタＤ１の出力（Ｄ１ｏｕｔ）を用い、φin２にダミーカウンタＤ２の出力（Ｄ２ｏｕｔ）を用い、φin３にダミーカウンタＤ４の出力（Ｄ４ｏｕｔ）を用いている。
【００２９】
このようにしてダミーカウンタ回路５と垂直選択回路用パルス生成回路６によって水平ブランキング期間に生成されるパルスは、その水平ブランキング期間に垂直選択回路部２で使用される。例えば、垂直選択回路は、画素部へパルスを伝達すると同時に次の行へ信号を伝達する回路（マスター回路と呼ぶ）と次の行へシフトするためのみに使用する回路（スレーブ回路と呼ぶ）に分かれ、本例の場合、マスター回路にφＶＡを与え、スレーブ回路にφＶＢを与える。φＶＡとφＶＢは２分周の方形波であり、お互いに逆位相である。またスタートパルスはマスター回路、スレーブ回路のどちらから始まるかによって入力方法が異なり、マスター回路がはじめであれば、マスター回路のＨｉｇｈ期間にスタートパルスのＨｉｇｈ期間を合わせることで走査し始めることができる。また、スレーブ回路がはじめであれば、スレーブ回路のＨｉｇｈ期間にスタートパルスのＨｉｇｈ期間を合わせることで走査し始めることができる。スタートパルスは垂直走査回路の動作開始時のみＨｉｇｈにするパルスであり、その他はＬＯＷである。
【００３０】
上記のフリップフロップ回路は、本発明を実現する上で駆動能力、消費電流等を考慮した回路構成であるが、もちろん、パルスを生成できる回路であれば多種の回路構成が想定でき、この実施形態に限定するものではない。
【００３１】
垂直選択回路用パルス生成回路６には、図３の回路を垂直選択回路部２に必要な数だけ設置する。例えば、φＶＡ，φＶＢ，φＶＣ以外に、垂直選択回路部２が９入力を必要とする場合には、垂直選択回路用パルス生成回路６内にφＶＡ，φＶＢ，φＶＣの生成用以外に図３の回路を９個設置する。この回路数は限定されるものではなく、垂直選択回路部２が必要とする入力数設置すればよい。なお、前述の垂直選択回路部２が必要とする９入力は、そのまま画素部１に伝達されるパルスであり、垂直選択回路Ｖ１，Ｖ２，・・・Ｖｍのいずれか選択されている行のみ画素部１に伝達される。垂直選択回路Ｖ１，Ｖ２，・・・Ｖｍのそれぞれは各行に対応して設けられたフリップフロップであり、全体でシフトレジスタを構成している。なお、垂直選択回路と画素部の間にはＶ１，Ｖ２，・・・Ｖｍ各行にＡＮＤ回路（例えばマルチプレクサ）があり、９入力は各行のＡＮＤ回路に入力される。そして、Ｖ１〜Ｖｍのなかで、Ｈｉｇｈレベルになっている行のみ９入力が画素部側へ伝達される。この動作によって、選択した行のみの画素を駆動させることが可能になる。
【００３２】
ここで回路規模の比較を行っておく。上記のように垂直選択回路部２の９入力を実現するために、図５のように従来の論理回路を使用する内部発生回路７では４３２個のトランジスタが必要であるのに対し、本実施形態の構成を使用すれば、１００個以下で実現できる。回路占有面積としては、１／３以下である。
【００３３】
以上のように本実施形態によれば、垂直選択回路部２に使用する駆動パルスを小さな回路規模で内部発生化できる。これにより、チップ面積の縮小によるコストダウンを図ることができるとともに、端子数の少ない固体撮像装置を製造可能であるため、カメラセットの小型化にも貢献する。
【００３４】
なお、本実施形態では、ダミーカウンタ回路５の出力を用いて垂直選択回路駆動パルスを生成するようにしたが、それ以外にも、ダミーカウンタ回路５の出力を用いて画素部の信号読み出し用パルスやリセット用パルス、電子シャッター用垂直選択回路駆動パルス、電子シャッター時信号読み出し用パルス、電子シャッター時リセット用パルス、垂直選択回路駆動開始パルスなどの必要なパルスを生成するパルス生成回路を設けてもよい。
【００３５】
また、本実施形態では、水平選択回路駆動パルスによって駆動され水平選択回路部３の最終出力が入力となり動作し始めるダミーカウンタ回路５を設けたが、垂直選択回路駆動パルスによって駆動され垂直選択回路部２の最終出力が入力となり動作し始めるダミーカウンタ回路を設け、垂直ブランキング期間内にそのダミーカウンタ回路の出力を用いて前述のような必要なパルスを生成するパルス生成回路を設けることで、同様な効果を得ることができる。
【００３６】
また、本実施形態では、画素部１が二次元状に配列された感光領域１０を有したＭＯＳ型固体撮像装置について説明したが、画素部１が一次元状に配列された感光領域を有したＭＯＳ型固体撮像装置についても、同様に適用できる。この場合、一次元状に配列された画素部１を選択回路駆動パルスに基づいて選択する選択回路部を備えてあり、選択回路駆動パルスによって駆動され選択回路部の最終出力が入力となり動作し始めるダミーカウンタ回路と、ダミーカウンタ回路の出力を用いて必要なパルスを生成するパルス生成回路とを設けることで、同様な効果を得ることができる。
【産業上の利用可能性】
【００３７】
本発明にかかるＭＯＳ型固体撮像装置は、チップ面積の縮小を図ることができ、画素部が二次元状あるいは一次元状に配列された感光領域を有したＭＯＳ型固体撮像装置等として有用である。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態のＭＯＳ型固体撮像装置の概略回路図
【図２】本発明の実施形態における動作を示すタイミング図
【図３】本発明の実施形態における垂直選択回路用パルス生成回路の一例の回路図
【図４】第１の従来例のＭＯＳ型固体撮像装置の概略回路図
【図５】第２の従来例のＭＯＳ型固体撮像装置の概略回路図
【符号の説明】
【００３９】
１  画素部
２  垂直選択回路部
３  水平選択回路部
４  出力アンプ
５  ダミーカウンタ回路
６  垂直選択回路用パルス生成回路
１０  感光領域
【図１】
2005150877.tif 000003
【図２】
2005150877.tif 000004
【図３】
2005150877.tif 000005
【図４】
2005150877.tif 000006
【図５】
2005150877.tif 000007