(57)【要約】【課題】本発明は、プラズマディスプレイパネル駆動時に誤放電を防止することができるプラズマディスプレイ装置及びその駆動方法を提供する。【解決手段】本発明によるプラズマディスプレイ装置及び駆動方法は、一つのサブフィールドがリセット期間と、アドレス期間と、サステイン期間とに分けられて画像が表現される時、前記一つのサブフィールドのサステイン期間に印加される第２サステインパルスのサステイン電圧印加時点は、他の第１サステインパルスのサステイン電圧印加時点と異なることを特徴とする。【選択図】図８
2005321804.tif 000002
【特許請求の範囲】
【請求項１】
一つのサブフィールドがリセット期間と、アドレス期間と、サステイン期間とに分けられて画像を表現するプラズマディスプレイ装置において、
サステイン期間において第１及び第２サステインパルスを含むサステインパルスを印加し、
前記一つのサブフィールドのサステイン期間に印加される前記第２サステインパルスのサステイン電圧印加時点は、他の第１サステインパルスのサステイン電圧印加時点と異なることを特徴とするプラズマディスプレイ装置。
【請求項２】
前記第２サステインパルスのサステイン電圧印加時点は、前記第１サステインパルスのサステイン電圧印加時点より早いことを特徴とする、請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記第２サステインパルスは、サステイン期間の間に前記第１サステインパルスより先に走査電極及び維持電極の中の何れか一つの電極に印加されることを特徴とする、請求項２に記載のプラズマディスプレイ装置。
【請求項４】
前記第２サステインパルス及び第１サステインパルスの印加期間は、３００ns以上４００ns以下であることを特徴とする、請求項１に記載のプラズマディスプレイ装置。
【請求項５】
一つのサブフィールドがリセット期間と、アドレス期間と、サステイン期間とに分けられて画像を表現するプラズマディスプレイ装置において、
前記一つのサブフィールドのサステイン期間に印加されるサステインパルスのサステイン電圧の印加時点は走査手順によって調節されることを特徴とするプラズマディスプレイ装置。
【請求項６】
前記サステインパルスのサステイン電圧の印加時点は、前記アドレス期間の走査手順が早い程早いことを特徴とする、請求項５に記載のプラズマディスプレイ装置。
【請求項７】
一つのサブフィールドがリセット期間と、アドレス期間と、サステイン期間とに分けられて画像を表現するプラズマディスプレイ装置において、
前記一つのサブフィールドのサステイン期間に印加されるサステインパルスのサステイン電圧の印加時点は温度によって調節されることを特徴とするプラズマディスプレイ装置。
【請求項８】
前記サステインパルスのサステイン電圧の印加時点は、前記温度が上昇する程早いことを特徴とする、請求項７に記載のプラズマディスプレイ装置。
【請求項９】
前記サステインパルスの印加期間は、３００ns以上４００ns以下であることを特徴とする、請求項５又は７に記載のプラズマディスプレイ装置。
【請求項１０】
一つのサブフィールドがリセット期間と、アドレス期間と、サステイン期間とに分けられて画像を表現するプラズマディスプレイ装置において、
前記サステイン期間にサステイン電圧源に接続されたスイッチがターン・オンされてサステインパルスを前記プラズマディスプレイ装置のパネルキャパシターに供給する時、
前記スイッチのターン・オンタイミングは、前記パネルキャパシターに供給されるサステインパルスの手順によって調節されることを特徴とするプラズマディスプレイ装置。
【請求項１１】
前記パネルキャパシターに少なくとも一つ以上のサステインパルスが供給される時、少なくとも一つ以上のサステインパルスにおいて、前記スイッチは第１電圧が充電された時にターン・オンされ、それ以外のサステインパルスにおいて、前記スイッチは前記第１電圧より高い第２電圧が充電された時にターン・オンされることを特徴とする、請求項１０に記載のプラズマディスプレイ装置。
【請求項１２】
前記サステイン期間において、走査電極に供給される一番目のサステインパルスにおいて、前記スイッチが前記第１電圧が充電された時にターン・オンされ、それ以外のサステインパルスにおいて、前記スイッチが前記第２電圧が充電された時にターン・オンされる
ことを特徴とする、請求項１１に記載のプラズマディスプレイ装置。
【請求項１３】
前記サステイン期間において、走査電極及び維持電極に供給される一番目のサステインパルスにおいて、前記スイッチが前記第１電圧が充電された時にターン・オンされ、それ以外のサステインパルスにおいて、前記スイッチが前記第２電圧が充電された時にターン・オンされる
ことを特徴とする、請求項１１に記載のプラズマディスプレイ装置。
【請求項１４】
前記第１電圧は、前記サステインパルスのサステイン電圧の半分以下の電圧であることを特徴とする、請求項１１に記載のプラズマディスプレイ装置。
【請求項１５】
一つのサブフィールドがリセット期間と、アドレス期間と、サステイン期間とに分けられて画像を表現するプラズマディスプレイ装置において、
前記サステイン期間にサステイン電圧源に接続されたスイッチがターン・オンされてサステインパルスを前記プラズマディスプレイのパネルキャパシターに供給する時、前記スイッチのターン・オンタイミングは、前記アドレス期間の走査手順によって調節されることを特徴とするプラズマディスプレイ装置。
【請求項１６】
前記サステイン期間において、前記走査手順が早い少なくとも二つ以上の走査電極に供給されるサステインパルスにおいて、前記スイッチが前記第１電圧が充電された時にターン・オンされ、それ以外のサステインパルスにおいて、前記スイッチが前記第１電圧より高い第２電圧が充電された時にターン・オンされる
ことを特徴とする、請求項１１に記載のプラズマディスプレイ装置。
【請求項１７】
前記サステイン期間において、前記走査手順が遅い少なくとも二つ以上の走査電極に供給されるサステインパルスにおいて、前記スイッチが前記第１電圧が充電された時にターン・オンされ、それ以外のサステインパルスにおいて、前記スイッチが前記第１電圧より高い第２電圧が充電された時にターン・オンされる
ことを特徴とする、請求項１５に記載のプラズマディスプレイ装置。
【請求項１８】
前記第１電圧は、前記サステインパルスのサステイン電圧の半分以下の電圧であることを特徴とする、請求項１６又は１７に記載のプラズマディスプレイ装置。
【請求項１９】
一つのサブフィールドがリセット期間と、アドレス期間と、サステイン期間とに分けられて画像を表現するプラズマディスプレイ装置において、
前記サステイン期間にサステイン電圧源に接続されたスイッチがターン・オンされてサステインパルスを前記プラズマディスプレイ装置のパネルキャパシターに供給する時、前記プラズマディスプレイ装置のパネルの温度によって前記サステインパルスの上昇勾配が調節されることを特徴とするプラズマディスプレイ装置。
【請求項２０】
前記上昇勾配が調節されたサステインパルスは、
前記パネルが第１温度以下の第１温度範囲又は前記第１温度よりも高い第２温度以上の第２温度範囲の何れかに含まれる温度で駆動される時、少なくとも一つ以上の走査電極に供給される第１上昇勾配を有するサステインパルスと、
前記パネルが前記第１温度より高くかつ前記第２温度より低い第３温度範囲に含まれる温度で駆動される時、少なくとも一つ以上の走査電極に供給される前記第１上昇勾配より緩い第２上昇勾配を有するサステインパルスと、を含むことを特徴とする、請求項１９に記載のプラズマディスプレイ装置。
【請求項２１】
前記パネルが前記第１温度範囲又は第２温度範囲に含まれる温度で駆動される時、サステイン期間の初期段階に全ての走査電極に前記第１上昇勾配を有するサステインパルスが供給されることを特徴とする、請求項２０に記載のプラズマディスプレイ装置。
【請求項２２】
前記パネルが前記第１温度範囲又は第２温度範囲に含まれる温度で駆動される時、走査手順が早い少なくとも一つ以上の走査電極に前記第１上昇勾配を有するサステインパルスが供給されることを特徴とする、請求項２０に記載のプラズマディスプレイ装置。
【請求項２３】
前記プラズマディスプレイパネルが前記第１温度範囲又は第２温度範囲に含まれる温度で駆動される時、走査手順が遅い少なくとも一つ以上の走査電極に前記第１上昇勾配を有するサステインパルスが供給されることを特徴とする、請求項２０に記載のプラズマディスプレイ装置。
【請求項２４】
前記第１上昇勾配を有するサステインパルスは、
外部キャパシターとインダクターとの共振を用いて走査電極と維持電極間に等価的に形成された前記プラズマディスプレイ装置のパネルキャパシターに共振波形態に上昇される電圧を供給し、
前記パネルキャパシターにサステイン電圧の半分以下の第１電圧が供給された時、サステイン電圧源に接続されたスイッチをターン・オンして、前記サステイン電圧源の電圧を前記パネルキャパシターに供給することを特徴とする、請求項２０に記載のプラズマディスプレイ装置。
【請求項２５】
前記第２上昇勾配を有するサステインパルスは、
外部キャパシターとインダクターとの共振を用いて走査電極と維持電極間に等価的に形成された前記プラズマディスプレイ装置のパネルキャパシターに共振波形態に上昇される電圧を供給し、
前記プラズマディスプレイパネルキャパシターに略サステイン電圧の電圧値が供給された時、サステイン電圧源に接続されたスイッチをターン・オンすることを特徴とする、請求項２０に記載のプラズマディスプレイ装置。
【請求項２６】
一つのサブフィールドがリセット期間と、アドレス期間と、サステイン期間とに分けられて画像を表現するプラズマディスプレイ装置の駆動方法において、
サステイン期間において第１及び第２サステインパルスを含むサステインパルスを印加し、
前記一つのサブフィールドのサステイン期間に印加される前記第２サステインパルスのサステイン電圧印加時点は、他の第１サステインパルスのサステイン電圧印加時点と異なることを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項２７】
前記第２サステインパルスのサステイン電圧印加時点は、前記第１サステインパルスのサステイン電圧印加時点より早いことを特徴とする、請求項２６に記載のプラズマディスプレイ装置の駆動方法。
【請求項２８】
前記第２サステインパルスは、サステイン期間の間に前記第１サステインパルスより先に走査電極及び維持電極の中の何れか一つの電極に印加されることを特徴とする、請求項２７に記載のプラズマディスプレイ装置の駆動方法。
【請求項２９】
前記第２サステインパルス及び第１サステインパルスの印加期間は３００ns以上４００ns以下であることを特徴とする、請求項２６に記載のプラズマディスプレイ装置の駆動方法。
【請求項３０】
一つのサブフィールドがリセット期間と、アドレス期間と、サステイン期間とに分けられて画像を表現するプラズマディスプレイ装置の駆動方法において、
前記一つのサブフィールドのサステイン期間に印加されるサステインパルスのサステイン電圧の印加時点は走査手順によって調節されることを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項３１】
前記サステインパルスのサステイン電圧の印加時点は、前記アドレス期間の走査手順が早い程早いことを特徴とする、請求項３０に記載のプラズマディスプレイ装置の駆動方法。
【請求項３２】
一つのサブフィールドがリセット期間と、アドレス期間と、サステイン期間とに分けられて画像を表現するプラズマディスプレイ装置の駆動方法において、
前記一つのサブフィールドのサステイン期間に印加されるサステインパルスのサステイン電圧の印加時点は温度によって調節されることを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項３３】
前記サステインパルスのサステイン電圧の印加時点は、前記温度が上昇する程早いことを特徴とする、請求項３２に記載のプラズマディスプレイ装置の駆動方法。
【請求項３４】
前記サステインパルスの印加期間は、３００ns以上４００ns以下であることを特徴とする、請求項３０又は３２に記載のプラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置及びその駆動方法に関し、特に、誤放電を防止することができるプラズマディスプレイ装置及びその駆動方法に関する。
【背景技術】
【０００２】
一般的にプラズマディスプレイパネル（ Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ：以下、「ＰＤＰ」と称する）は、Ｈｅ＋Ｘｅ、Ｎｅ＋Ｘｅ又は、Ｈｅ＋Ｘｅ＋Ｎｅ等の不活性混合ガスの放電時に発生する１４７ｎｍの紫外線によって蛍光体を発光させることによって、文字又はグラフィックを含んだ画像を表示する。このようなＰＤＰは、薄膜化と大型化が容易だけでなく最近の技術開発によって大きく向上した画質を提供する。特に、３電極交流面放電型ＰＤＰは、放電時に表面に壁電荷が蓄積され、放電によって発生されるスパッタリングから電極を保護するため、低電圧駆動と長寿命の長所を有する。
【０００３】
図１は、従来の３電極交流面放電型プラズマディスプレイパネルの放電セル構造を示す斜視図である。
【０００４】
図１を参照すれば、従来の３電極交流面放電型ＰＤＰの放電セルは、上部基板１０上に形成された走査電極Ｙ及び維持電極Ｚと、下部基板１８上に形成されたアドレス電極Ｘとを備える。走査電極Ｙと維持電極Ｚのそれぞれは、透明電極１２Ｙ、１２Ｚと、透明電極１２Ｙ、１２Ｚの線幅より小さい線幅を有し、透明電極の一側端に形成される金属バス電極１３Ｙ、１３Ｚとを含む。
【０００５】
透明電極１２Ｙ、１２Ｚは、通常インジウム・ ティン・ オキサイド(Indium-Tin-Oxide :ＩＴＯ)で上部基板１０上に形成される。金属バス電極１３Ｙ、１３Ｚは、通常クロム（Ｃｒ）等の金属により透明電極１２Ｙ、１２Ｚ上に形成され、抵抗が高い透明電極１２Ｙ、１２Ｚによる電圧降下を減らす役割をする。走査電極Ｙと維持電極Ｚが並んで形成された上部基板１０には、上部誘電体層１４と保護膜１６が積層される。上部誘電体層１４には、プラズマ放電時に発生された壁電荷が蓄積される。保護膜１６は、プラズマ放電時に発生されたスパッタリングによる上部誘電体層１４の損傷を防止するとともに、２次電子の放出効率を高める。保護膜１６としては、通常、酸化マグネシウム(ＭｇＯ)が用いられる。
【０００６】
アドレス電極Ｘが形成された下部基板１８上には、下部誘電体層２２と隔壁２４が形成され、下部誘電体層２２と隔壁２４の表面には蛍光体層２６が塗布される。アドレス電極Ｘは、走査電極Ｙ及び維持電極Ｚと交差する方向に形成される。隔壁２４は、アドレス電極Ｘと並んで形成され、放電によって生成された紫外線及び可視光が隣接した放電セルに漏洩されることを防止する。蛍光体層２６は、プラズマ放電時に発生された紫外線によって励起されて、Ｒ、Ｇ又は、Ｂの中の何れか一つの可視光線を発生するようになる。上／下部基板１０、１８と隔壁２４との間に備えられた放電空間には不活性混合ガスが注入される。
【０００７】
ＰＤＰは、画像の階調を具現するために、一フレームを発光回数の異なった複数のサブフィールドに分けて時分割駆動する。各サブフィールドは、全画面を初期化させるためのリセット期間と、走査ラインを選択し、選択された走査ラインでセルを選択するためのアドレス期間と、放電回数によって階調を具現するサステイン期間とに分けられる。
【０００８】
ここで、リセット期間は上昇ランプ波形が供給されるセットアップ期間と、下降ランプ波形が供給されるセットダウン期間とに分けられる。２５６階調で画像を表示しようとする場合には、図２のように、１／６０秒に該当するフレーム期間（１６.６７ｍｓ）は８個のサブフィールドＳＦ１〜ＳＦ８に分けられる。８個のサブフィールドＳＦ１〜ＳＦ８のそれぞれは、上述したように、リセット期間と、アドレス期間と、サステイン期間とに分けられる。各サブフィールドのリセット期間とアドレス期間は、各サブフィールド毎に同一である反面、サステイン期間は各サブフィールドにおいて２n（ｎ＝０、１、２、３、４、５、６、７）の割合で増加する。
【０００９】
図３は、二つのサブフィールドに供給されるＰＤＰの駆動波形を示す。
【００１０】
図３を参照すれば、ＰＤＰは全画面を初期化させるためのリセット期間、セルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間に分けられて駆動される。
【００１１】
リセット期間において、セットアップ期間には全ての走査電極Ｙに上昇ランプ波形Ｒａｍｐ−ｕｐが同時に印加される。この上昇ランプ波形Ｒａｍｐ−ｕｐによって全画面のセル内には微弱な放電（セットアップ放電）が起きるようになり、セル内に壁電荷が生成される。セットアップ期間において上昇ランプ波形Ｒａｍｐ−ｕｐが供給された後、セットダウン期間には、上昇ランプ波形Ｒａｍｐ−ｕｐのピーク電圧より低い正極性電圧から落ちる下降ランプ波形Ｒａｍｐ−ｄｏｗｎが走査電極Ｙに同時に印加される。下降ランプ波形Ｒａｍｐ−ｄｏｗｎは、セル内に微弱な消去放電を起こすことによって、セットアップ放電によって生成された壁電荷及び空間電荷の中から不要電荷を消去させ、全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させる。
【００１２】
アドレス期間には、負極性スキャンパルスＳｃａｎが走査電極Ｙに順次的に印加されるとともに、アドレス電極Ｘに正極性のデータパルスＤａｔａが印加される。このスキャンパルスＳｃａｎとデータパルスＤａｔａとの電圧差と、リセット期間に生成された壁電圧とが加わりながら、データパルスＤａｔａが印加されるセル内にはアドレス放電が発生される。アドレス放電によって選択されたセル内には、後続のサステイン期間で当該セルでサステイン放電が可能となるように壁電荷が生成される。このようなセルをオンセルという。一方、アドレス放電によって選択されなかったセル内には、サステイン放電が可能となるだけの壁電荷が生成されない。このようなセルをオフセルという。
【００１３】
一方、セットダウン期間とアドレス期間の間に、維持電極Ｚには、バイアス電圧として、サステイン電圧レベルＶｓの正極性直流電圧が供給される。
【００１４】
サステイン期間には、走査電極Ｙと維持電極Ｚとに交番的にサステインパルスＳｕｓが印加される。すると、アドレス放電によって選択されたセルは、セル内の壁電圧とサステインパルスＳｕｓとが加わりながら、毎サステインパルスＳｕｓが印加される度に、走査電極Ｙと維持電極Ｚとの間に面放電形態でサステイン放電が起きるようになる。最後に、サステイン放電が完了する後には、パルス幅が小さい消去ランプ波形ｅｒａｓｅが維持電極Ｚに供給されて、セル内の壁電荷を消去させるようになる。
【００１５】
このように駆動されるＰＤＰのサステイン放電には、数百ボルト以上の高圧が必要になる。よって、サステイン放電に必要な駆動電力を最小化するためにエネルギー回収装置が用いられている。エネルギー回収装置は、走査電極Ｙ及び維持電極Ｚとの間の電圧を回収して、次の放電時の駆動電圧で、回収された電圧を再利用する。
【００１６】
図４は、サステイン放電電圧を回収するために走査電極Ｙに形成されたエネルギー回収装置を示す図面である。エネルギー回収装置は、パネルキャパシターＣｐを中心に維持電極Ｚにも対称的に設置される。
【００１７】
図４を参照すれば、本発明の実施形態によるエネルギー回収装置は、パネルキャパシターＣｐとソースキャパシターＣｓとの間に接続されたインダクターＬと、ソースキャパシターＣｓとインダクターＬとの間に並列に接続された第１及び第３スイッチＳ１、Ｓ３と、パネルキャパシターＣｐとインダクターＬとの間にパネルキャパシタＣｐ及びインダクターＬに対して並列に接続された第２及び第４スイッチＳ２、Ｓ４と、第１及び第３スイッチＳ１、Ｓ３とインダクターＬとの間にそれぞれ設置されるダイオードＤ５、Ｄ６とを備える。
【００１８】
パネルキャパシターＣｐは、走査電極Ｙと維持電極Ｚとの間に形成される静電容量を等価的に表す。第２スイッチＳ２はサステイン電圧源Ｖｓに接続され、第４スイッチＳ４は基底電圧源ＧＮＤに接続される。ソースキャパシターＣｓは、サステイン放電時にパネルキャパシターＣｐに充電された電圧を回収して充電するとともに、充電された電圧をパネルキャパシターＣｐに再供給する。
【００１９】
このために、ソースキャパシターＣｓは、サステイン電圧源Ｖｓの半分の値に該当するＶｓ／２の電圧を充電することができる容量値を有する。インダクターＬは、パネルキャパシターＣｐとともに共振回路を形成する。第１乃至第４スイッチＳ１〜Ｓ４は、電流の流れを制御する。第５及び第６ダイオードＤ５、Ｄ６は、電流が逆方向に流れることを防止する。同時に、第１乃至第４スイッチＳ１〜Ｓ４のそれぞれにも内部ダイオードＤ１〜Ｄ４が設置されて逆電流が流れることを防止する。
【００２０】
図５は、図４に示されたスイッチのオン／オフタイミングとパネルキャパシターの出力波形とを示すタイミング図及び波形図である。
【００２１】
Ｔ１期間以前に、パネルキャパシターＣｐには０［Ｖ］の電圧が充電されるとともに、ソースキャパシターＣｓにはＶｓ／２の電圧が充電されていると仮定して動作過程を詳細に説明する。
【００２２】
Ｔ１期間には、第１スイッチＳ１がターン・オン（Ｔｕｒｎ−ｏｎ）されて、ソースキャパシターＣｓから第１スイッチＳ１、インダクターＬ及びパネルキャパシターＣｐに続く電流パスが形成される。電流パスが形成されると、ソースキャパシターＣｓに充電されたＶｓ／２の電圧はパネルキャパシターＣｐに供給される。この時、インダクターＬとパネルキャパシターＣｐが直列共振回路を形成するため、パネルキャパシターＣｐにはソースキャパシターＣｓの電圧の２倍のサステイン電圧Ｖｓが充電される。（実際に、パネルキャパシターＣｐには、サステイン電圧Ｖｓより僅か低い電圧が充電される。）
【００２３】
Ｔ２期間には、第２スイッチＳ２がターン・オンされる。第２スイッチＳ２がターン・オンされると、サステイン電圧源Ｖｓの電圧がパネルキャパシターＣｐに供給される。パネルキャパシターＣｐにサステイン電圧源Ｖｓの電圧値が供給されると、パネルキャパシターＣｐの電圧値が基準電圧源Ｖｓ以下に落ちることが防止され、これによって、安定的にサステイン放電が発生される。ここで、パネルキャパシターＣｐの電圧は、Ｔ１期間にほぼサステイン電圧Ｖｓまで上昇したので、Ｔ２期間の間に外部から供給される電圧値を最小化することができる。（即ち、消費電力を低減することができる）
【００２４】
Ｔ３期間には、第１スイッチＳ１がターン・オフされる。この時、パネルキャパシターＣｐは、サステイン電圧Ｖｓを維持する。
【００２５】
Ｔ４期間には、第２スイッチＳ２がターン・オフされるとともに、第３スイッチＳ３がターン・オンされる。第３スイッチＳ３がターン・オンされると、パネルキャパシターＣｐからインダクターＬ及び第３スイッチＳ３を通じてソースキャパシターＣｓに続く電流パスが形成されて、パネルキャパシターＣｐに充電された電圧がソースキャパシターＣｓに回収される。この時、ソースキャパシターＣｓにはＶｓ／２の電圧が充電される。
【００２６】
Ｔ５期間には、第３スイッチＳ３がターン・オフされるとともに、第４スイッチＳ４がターン・オンされる。第４スイッチＳ４がターン・オンされると、パネルキャパシターＣｐと基底電圧源ＧＮＤとの間の電流パスが形成されてパネルキャパシターＣｐの電圧が０［Ｖ］に下降する。Ｔ６期間には、Ｔ５の状態を一定時間維持する。実際に、走査電極Ｙ及び維持電極Ｚに供給される交流駆動パルスは、Ｔ１乃至Ｔ６期間が周期的に繰り返されながら得られるようになる。
【００２７】
しかしながら、このように駆動されるＰＤＰが高温（４０℃以上）又は低温（０℃以下）で駆動されたり、高い解像度を有するようになると、誤放電が発生される。これを詳細に説明すると、一般的にＰＤＰは、図６ａ及び図６ｂに示したように、順次的にスキャンパルスを供給して、オンになる放電セルを選択する。よって、それぞれの走査電極Ｙを沿って形成された放電セルもスキャンパルスの供給手順に対応して順次的にアドレス放電が起きるようになる。
【００２８】
ここで、アドレス放電が順次的に発生されると、走査手順が遅い放電セル、即ち、アドレス期間の後半部にスキャンパルスが供給される放電セルで不安定なアドレス放電が発生される。言い換えると、リセット期間に形成された壁電荷が再結合されるため、アドレス期間の後半部にスキャンパルスが供給される放電セルでは、不安定なアドレス放電（十分な壁電荷が形成されていない状態での放電）が発生される。そして、不安定なアドレス放電によって十分な壁電荷が形成されることができないため、サステイン期間にサステイン放電が発生されることができない場合が発生する。さらに、このような現状は、ＰＤＰが高温又は低温で駆動されたり、パネルの解像度が大きい程顕著に現われる。
【００２９】
そして、実験的に特定のＰＤＰでは、走査手順が早い放電セルで不安定なサステイン放電が発生される。このような現状は、走査手順が早い放電セルでアドレス放電によって形成された壁電荷の再結合によって発生されると予測されている。このような特定のＰＤＰにおいて、走査手順が早い放電セルで不安定なサステイン放電が起こる理由は、以下の通りである。即ち、走査手順が早い放電セルでは、走査手順がより遅い放電セルよりも、アドレス放電が早く発生されるため、アドレス放電発生時からサステイン期間までの時間が長い。このため、走査手順が早い放電セルほど、アドレス放電で蓄積される壁電荷が損失する量が大きく、サステイン期間において十分なサステイン放電を発生できない虞がある。
さらに、このような現状は、ＰＤＰが高温又は低温で駆動されたり、パネルの解像度が大きい程非常にひどく現われる。
【発明の開示】
【発明が解決しようとする課題】
【００３０】
本発明の課題は、プラズマディスプレイパネル駆動時に誤放電を防止することができるプラズマディスプレイ装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００３１】
本発明によるプラズマディスプレイ装置及び駆動方法は、一つのサブフィールドがリセット期間と、アドレス期間と、サステイン期間とに分けられて画像が表現される時、前記一つのサブフィールドのサステイン期間に印加される第２サステインパルスのサステイン電圧印加時点は、他の第１サステインパルスのサステイン電圧印加時点と異なることを特徴とする。
【００３２】
前記第２サステインパルスのサステイン電圧印加時点は、前記第１サステインパルスのサステイン電圧印加時点よりさらに早いことを特徴とする。
【００３３】
前記第２サステインパルスは、サステイン期間の間に前記第１サステインパルスより先に走査電極及び維持電極の中の何れか一つの電極に印加されることを特徴とする。
【００３４】
前記第２サステインパルス及び第１サステインパルスの印加期間は、３００ns以上４００ns以下であることを特徴とする。
【００３５】
本発明による他のプラズマディスプレイ装置及び駆動方法は、一つのサブフィールドがリセット期間と、アドレス期間と、サステイン期間とに分けられて画像が表現される時、前記一つのサブフィールドのサステイン期間に印加されるサステインパルスのサステイン電圧の印加時点は、走査手順によって調節されることを特徴とする。
【００３６】
前記サステインパルスのサステイン電圧の印加時点は、前記アドレス期間の走査手順が早い程早いことを特徴とする。
【００３７】
本発明によるまた他のプラズマディスプレイ装置及び駆動方法は、一つのサブフィールドがリセット期間と、アドレス期間と、サステイン期間とに分けられて画像が表現される時、前記一つのサブフィールドのサステイン期間に印加されるサステインパルスのサステイン電圧の印加時点は、温度によって調節されることを特徴とする。
【００３８】
前記サステインパルスのサステイン電圧の印加時点は、前記温度が上昇する程早いことを特徴とする。
【００３９】
前記サステインパルスの印加期間は、３００ns以上４００ns以下であることを特徴とする。
【発明の効果】
【００４０】
本発明は、サステイン期間に安定的にセル内に壁電荷を形成して安定的な放電を起こすことができる。
【発明を実施するための最良の形態】
【００４１】
以下、本発明の実施形態を添付された図面を参照して詳細に説明する。
【００４２】
図７は、本発明によるプラズマディスプレイ装置の構造を概略的に示した図面である。
【００４３】
図７を参照すれば、本発明によるプラズマディスプレイ装置は、プラズマディスプレイパネル１００と、プラズマディスプレイパネル１００の下部基板（図示しない）に形成されたアドレス電極Ｘ１〜Ｘｍにデータを供給するためのデータ駆動部１２２と、スキャン電極Ｙ１〜Ｙｎを駆動するためのスキャン駆動部１２３と、共通電極のサステイン電極Ｚを駆動するためのサステイン駆動部１２４と、プラズマディスプレイパネル駆動時のデータ駆動部１２２、スキャン駆動部１２３、サステイン駆動部１２４を制御するためのタイミングコントロール部１２１と、それぞれの駆動部１２２、１２３、１２４に必要な駆動電圧を供給するための駆動電圧発生部１２５とを含む。
【００４４】
このような本発明によるプラズマディスプレイ装置は、リセット期間、アドレス期間及びサステイン期間にアドレス電極、スキャン電極及びサステイン電極に駆動パルスが印加される少なくとも一つ以上のサブフィールドの組合せによってフレームからなる画像を表現する。
【００４５】
ここで、プラズマディスプレイパネル１００は、上部基板（図示しない）と下部基板（図示しない）とが一定の間隔を置いて合着され、上部基板には複数の電極、例えば、スキャン電極Ｙ１〜Ｙｎ及びサステイン電極Ｚが対になって形成され、下部基板にはスキャン電極Ｙ１〜Ｙｎ及びサステイン電極Ｚと交差するようにアドレス電極Ｘ１〜Ｘｍが形成される。
【００４６】
データ駆動部１２２には、図示しない逆ガンマ補正回路、誤差拡散回路等によって逆ガンマ補正及び誤差拡散された後、サブフィールドマッピング回路によって各サブフィールドにマッピングされたデータが供給される。このようなデータ駆動部１２２は、タイミングコントロール部１２１からのタイミング制御信号ＣＴＲＸに応答して、データをサンプリングしてラッチした後、そのデータをアドレス電極Ｘ１〜Ｘｍに供給する。
【００４７】
スキャン駆動部１２３は、タイミングコントロール部１２１の制御の下に、リセット期間の間に、上昇ランプ波形Ｒａｍｐ−ｕｐと下降ランプ波形Ｒａｍｐ−ｄｏｗｎとをスキャン電極Ｙ１〜Ｙｎに供給する。また、スキャン駆動部１２３は、タイミングコントロール部 １２１の制御の下に、アドレス期間の間にスキャン電圧−ＶｙのスキャンパルスＳｐをスキャン電極Ｙ１〜Ｙｎに順次的に供給する。また、スキャン駆動部１２３は、タイミングコントロール部 １２１の制御の下に、サステイン期間の間に、サステインパルスＳｕｓをスキャン電極Ｙ１〜Ｙｎに供給する。
【００４８】
サステイン駆動部１２４は、タイミングコントロール部１２１の制御の下に、下降ランプ波形Ｒａｍｐ−ｄｏｗｎが発生される期間と、アドレス期間の間とに、サステイン電圧Ｖｓのバイアス電圧をサステイン電極Ｚに供給する。また、サステイン駆動部１２４は、タイミングコントロール部１２１の制御の下に、サステイン期間の間に、スキャン駆動部１２３と交互に動作してサステインパルスＳｕｓをサステイン電極Ｚに供給する。
【００４９】
一方、サステイン期間の間にスキャン駆動部１２３とサステイン駆動部１２４とによってそれぞれのスキャン電極及びサステイン電極に供給されるサステインパルスにおいて、サステイン電圧の印加時点は、サステイン期間の間に各電極に供給されるサステインパルス供給手順条件、アドレス期間の間にスキャン電極をスキャンするスキャン手順条件、そして、プラズマディスプレイパネル駆動時の温度条件によって異なるようになる。これに関しては、後述する本発明によるプラズマディスプレイ装置の駆動方法において詳細に説明する。
【００５０】
但し、このように条件によってサステイン電圧の印加時点が異なるサステインパルスであっても、スキャン電極及びサステイン電極に印加されるサステインパルスの全体印加期間は３００ns以上４００ns以下が望ましい。これはサステインパルスの印加期間による駆動素子の誤動作及び本発明によるプラズマディスプレイ装置の駆動による誤放電防止を考慮したことによる。即ち、サステインパルスの全体印加期間が３００ns未満になると、サステインパルスを発生するための駆動素子の特性上、電流ピークキング成分が大きく現われて駆動素子が誤動作したり、作動不能状態になり、サステインパルスの全体印加期間が４００ns超えると、サステイン電圧の印加時点を条件によって異なるようにしてスキャン電極及びサステイン電極に印加しても、誤放電防止に対する効率が落ちるためである。
【００５１】
タイミングコントロール部１２１は、垂直／水平同期信号とクロック信号の入力を受け、リセット期間、アドレス期間、サステイン期間において、各駆動部１２２、１２３、１２４の動作タイミングと同期化とを制御するためのタイミング制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを発生し、そのタイミング制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを該当駆動部１２２、１２３、１２４に供給することによって、各駆動部１２２、１２３、１２４を制御する。
【００５２】
一方、データ制御信号ＣＴＲＸには、データをサンプリングするためのサンプリングクロック、ラッチ制御信号、エネルギー回収回路と駆動スイッチ素子のオン／オフタイムを制御するためのスイッチ制御信号とが含まれる。スキャン制御信号ＣＴＲＹには、スキャン駆動部１２３内のエネルギー回収回路と駆動スイッチ素子のオン／オフタイムを制御するためのスイッチ制御信号が含まれる。サステイン制御信号ＣＴＲＺには、サステイン駆動部１２４内のエネルギー回収回路と駆動スイッチ素子のオン／オフタイムを制御するためのスイッチ制御信号が含まれる。
【００５３】
駆動電圧発生部１２５は、セットアップ電圧Ｖｓｅｔｕｐ、スキャン共通電圧ＶＳｃａｎ−ｃｏｍ、スキャン電圧−Ｖｙ、サステイン電圧Ｖｓ、データ電圧Ｖｄ等を発生する。このような駆動電圧は、放電ガスの組成や放電セルの構造によって適宜変更可能である。
【００５４】
図８ａ及び図８ｂは、本発明のプラズマディスプレイ装置による駆動方法を説明するためのエネルギー回収装置の動作タイミングを示す図面である。このような本発明によるエネルギー回収装置は、走査手順に対応して図４に示された第２スイッチＳ２のターン・オンタイミングを調節する。
【００５５】
ＰＤＰにおいて安定的にサステイン放電が起きる領域では、図８ａのようなタイミングでエネルギー回収装置の動作タイミングを制御する。
【００５６】
図８ａ及び図４を参照してＰＤＰにおいて安定的にサステイン放電が起きる領域に位置する走査電極Ｙに供給されるサステインパルス（Ｃｐに供給される電圧）を詳細に説明する。先ず、Ｔ１期間以前に、パネルキャパシターＣｐには、０［Ｖ］の電圧が充電されるとともに、ソースキャパシターＣｓにはＶｓ／２の電圧が充電されていると仮定して動作過程を詳細に説明する。
【００５７】
Ｔ１期間には、第１スイッチＳ１がターン・オン（Ｔｕｒｎ−ｏｎ）されてソースキャパシターＣｓから第１スイッチＳ１、インダクターＬ及びパネルキャパシターＣｐに続く電流パスが形成される。電流パスが形成されると、ソースキャパシターＣｓに充電されたＶｓ／２の電圧は、パネルキャパシターＣｐに供給される。この時、インダクターＬとパネルキャパシターＣｐとが直列共振回路を形成するため、パネルキャパシターＣｐに充電される電圧も共振波形態に徐々に上昇される。
【００５８】
パネルキャパシターＣｐにほぼサステイン電圧Ｖｓが充電された時、第２スイッチＳ２がターン・オンされる。（Ｔ２期間） 第２スイッチＳ２がターン・オンされると、サステイン電圧源Ｖｓの電圧がパネルキャパシターＣｐに供給される。パネルキャパシターＣｐにサステイン電圧源Ｖｓの電圧値が供給されると、パネルキャパシターＣｐの電圧値が基準電圧源Ｖｓ以下に落ちることが防止され、これによって安定的にサステイン放電が発生される。ここで、パネルキャパシターＣｐの電圧は、Ｔ１期間に大体サステイン電圧Ｖｓまで上昇したため、Ｔ２期間の間に外部から供給される電圧値が最小化されることができる。
【００５９】
Ｔ３期間には、第１スイッチＳ１がターン・オフされる。この時、パネルキャパシターＣｐはサステイン電圧Ｖｓを維持する。
【００６０】
Ｔ４期間には、第２スイッチＳ２がターン・オフされるとともに、第３スイッチＳ３がターン・オンされる。第３スイッチＳ３がターン・オンされると、パネルキャパシターＣｐからインダクターＬ及び第３スイッチＳ３を通じてソースキャパシターＣｓに続く電流パスが形成されて、パネルキャパシターＣｐに充電された電圧がソースキャパシターＣｓに回収される。この時、ソースキャパシターＣｓにはＶｓ／２の電圧が充電される。
【００６１】
Ｔ５期間には、第３スイッチＳ３がターン・オフされるとともに、第４スイッチＳ４がターン・オンされる。第４スイッチＳ４がターン・オンされると、パネルキャパシターＣｐと基底電圧源ＧＮＤとの間の電流パスが形成されて、パネルキャパシターＣｐの電圧が０［Ｖ］に下降する。そして、Ｔ５期間は、維持電極Ｚに同一形態のサステインパルスが供給される時までの期間に設定される。実際に、ＰＤＰにおいて安定的にサステイン放電が起きる領域に位置する走査電極Ｙ及び維持電極Ｚにサステインパルスを供給するエネルギー回収装置では、第２スイッチＳ２のターン・オンタイミングはパネルキャパシターＣｐに大体サステイン電圧Ｖｓが充電される時に設定され、これによって消費電力最小化することができる。
【００６２】
ＰＤＰにおいて不安定にサステイン放電が起きる可能性がある領域、即ち、壁電荷の再結合が起き易い領域では、図８ｂのようなタイミングでエネルギー回収装置の動作タイミングを制御する。
【００６３】
図８ｂ及び図４を参照してＰＤＰにおいて不安定にサステイン放電が起きる可能性がある領域に位置する走査電極Ｙに供給されるサステインパルス（Ｃｐに供給される電圧）を詳細に説明する。先ず、Ｔ８期間以前、にパネルキャパシターＣｐには、０［Ｖ］の電圧が充電されるとともに、ソースキャパシターＣｓにはＶｓ／２の電圧が充電されていると仮定して動作過程を詳細に説明する。
【００６４】
Ｔ８期間には、第１スイッチＳ１がターン・オン（Ｔｕｒｎ−ｏｎ）されて、ソースキャパシターＣｓから第１スイッチＳ１、インダクターＬ及びパネルキャパシターＣｐに続く電流パスが形成される。電流パスが形成されると、ソースキャパシターＣｓに充電されたＶｓ／２の電圧はパネルキャパシターＣｐに供給される。この時、インダクターＬとパネルキャパシターＣｐが直列共振回路を形成するため、パネルキャパシターＣｐに充電される電圧も共振波形態に徐々に上昇される。
【００６５】
パネルキャパシターＣｐに所定の電圧が充電された時、第２スイッチＳ２がターン・オンされる（Ｔ９期間）。 第２スイッチＳ２がターン・オンされると、サステイン電圧源Ｖｓの電圧がパネルキャパシターＣｐに供給される。（サステインパルスの上昇勾配が図８ａの場合より急峻に（大きく）設定される。） 図８ｂでは、パネルキャパシタＣｐの電圧は、第２スイッチＳ２がターンオンした直後に、サステイン電圧Ｖｓより高い電圧まで上昇し、その後、下降してサステイン電圧Ｖｓに維持される。パネルキャパシターＣｐにサステイン電圧源Ｖｓの電圧が供給されると、パネルキャパシターＣｐの電圧値がサステイン電圧Ｖｓで維持されるようになり、これによって安定的にサステイン放電が発生される。ここで、第２スイッチＳ２は、パネルキャパシターＣｐに所定の電圧（所定電圧）、例えば、パネルキャパシターＣｐにＶｓ／２以下の所定電圧が供給された時、ターン・オンされる。このようにパネルキャパシターＣｐが低い電圧に充電された段階で、第２スイッチＳ２がターン・オンされると、パネルキャパシターＣｐの電圧が急激に上昇されるため、セル内で強いサステイン放電が発生される。
【００６６】
これを詳細に説明すれば、第１スイッチＳ１がターン・オンされるＴ８の期間の間に、パネルキャパシターＣｐは、共振波形態に徐々に上昇される電圧の供給を受ける。そして、パネルキャパシターＣｐにＶｓ／２以下の所定電圧が供給された時、第２スイッチＳ２がターン・オンされると、パネルキャパシターＣｐの電圧値は急激に上昇するようになる。実際に、パネルキャパシターＣｐにＶｓ／２以下の所定電圧が供給された時、第２スイッチＳ２がターン・オンされると、パネルキャパシターＣｐに印加される電圧値はサステイン電圧Ｖｓ以上（Ｖｓ＋α）に上昇されてからサステイン電圧Ｖｓに下降される。この時、セル内では強いサステイン放電が発生する。
【００６７】
即ち、本発明においては、不安定なサステイン放電が発生される領域に位置する走査電極Ｙで強いサステイン放電が発生されることができるように、第２スイッチＳ２のターン・オンタイミング（Ｔ８＜Ｔ１）を、それ以外の領域よりも早く設定して、安定したサステイン放電を起こすことができる。
【００６８】
Ｔ１０期間には、第１スイッチＳ１がターン・オフされる。この時、パネルキャパシターＣｐはサステイン電圧Ｖｓを維持する。
【００６９】
Ｔ１１期間には、第２スイッチＳ２がターン・オフされるとともに、第３スイッチＳ３がターン・オンされる。第３スイッチＳ３がターン・オンされると、パネルキャパシターＣｐからインダクターＬ及び第３スイッチＳ３を通じてソースキャパシターＣｓに続く電流パスが形成されて、パネルキャパシターＣｐに充電された電圧がソースキャパシターＣｓに回収される。この時、ソースキャパシターＣｓにはＶｓ／２の電圧が充電される。
【００７０】
Ｔ１２期間には、第３スイッチＳ３がターン・オフされるとともに、第４スイッチＳ４がターン・オンされる。第４スイッチＳ４がターン・オンされると、パネルキャパシターＣｐと基底電圧源ＧＮＤとの間に電流パスが形成されて、パネルキャパシターＣｐの電圧が０［Ｖ］に下降する。そして、Ｔ１２期間は、維持電極Ｚに同一形態のサステインパルスが供給される時までの期間に設定される。実際に、ＰＤＰにおいて不安定なサステイン放電が起きる領域に位置する走査電極Ｙ及び維持電極Ｚにサステインパルスを供給するエネルギー回収装置では、第２スイッチＳ２のターン・オンタイミングはパネルキャパシターＣｐにＶｓ／２以下の所定電圧が充電される時と設定され、これによって安定的にサステイン放電を起こすことができる。
なお、走査手順が遅い走査電極ほど壁電荷の再結合が大きいＰＤＰでは、走査手順が遅い走査電極ほどＴ９期間を早く開始する。即ち、走査手順が遅い走査電極ほど壁電荷の再結合が大きいＰＤＰでは、走査手順が遅い走査電極ほどサステイン電圧Ｖｓの供給を開始する所定電圧を低く設定する。
一方、走査手順が早い走査電極ほど壁電荷の再結合が大きいＰＤＰでは、走査手順が早い走査電極ほどＴ９期間を早く開始する。即ち、走査手順が遅い走査電極ほど壁電荷の再結合が大きいＰＤＰでは、走査手順が早い走査電極ほどサステイン電圧Ｖｓの供給を開始する所定電圧を低く設定する。
また、パネル１００の温度が高いほど壁電荷の再結合が大きい場合には、パネル１００の温度が高いほどＴ９期間（サステイン電圧Ｖｓの供給）を早く開始する。即ち、パネル１００の温度が高いほど壁電荷の再結合が大きいＰＤＰでは、パネル１００の温度が高い走査電極ほどサステイン電圧Ｖｓの供給を開始する所定電圧を低く設定する。
【００７１】
一方、本発明においは、図８ａ及び図８ｂに示されたターン・オンタイミングを多様な形態で適用することができる。以後、説明の便宜性のために図８ａに示されたタイミングによって供給されるサステインパルスは、第１サステインパルスＳｕｓ１と称し、図８ｂに示されたタイミングによって供給されるサステインパルスは、第２サステインパルスＳｕｓ２と称することにする。
【００７２】
（１）第１駆動方法
図９は、本発明によるプラズマディスプレイ装置の第１駆動方法を説明するための図面である。
【００７３】
図９を参照すれば、本発明のＰＤＰは、全画面を初期化させるためのリセット期間と、セルを選択するためのアドレス期間と、選択されたセルの放電を維持させるためのサステイン期間とに分けられて駆動される。
【００７４】
リセット期間において、セットアップ期間には、全ての走査電極Ｙに上昇ランプ波形Ｒａｍｐ−ｕｐが同時に印加される。この上昇ランプ波形Ｒａｍｐ−ｕｐによって全画面のセル内には微弱な放電（セットアップ放電）が起きるようになって、セル内に壁電荷が生成される。上昇ランプ波形Ｒａｍｐ−ｕｐが供給された後、セットダウン期間には、上昇ランプ波形Ｒａｍｐ−ｕｐのピーク電圧より低い正極性電圧から落ちる下降ランプ波形Ｒａｍｐ−ｄｏｗｎが走査電極Ｙに同時に印加される。下降ランプ波形Ｒａｍｐ−ｄｏｗｎは、セル内に微弱な消去放電を起こすことによって、セットアップ放電によって生成された壁電荷及び空間電荷の中から不要電荷を消去させるようになり、全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させるようになる。
【００７５】
アドレス期間には、負極性スキャンパルスＳｃａｎが走査電極Ｙに順次的に印加されるとともに、アドレス電極Ｘに正極性のデータパルスＤａｔａが印加される。このスキャンパルスＳｃａｎとデータパルスＤａｔａとの電圧差と、リセット期間に生成された壁電圧とが加わりながら、データパルスＤａｔａが印加されるセル内にはアドレス放電が発生される。アドレス放電によって選択されたセル内には、後続のサステイン期間で当該セルでサステイン放電が可能となるように壁電荷が生成される。このようなセルをオンセルという。一方、アドレス放電によって選択されなかったセル内には、サステイン放電が可能となるだけの壁電荷が生成されない。このようなセルをオフセルという。
【００７６】
一方、セットダウン期間とアドレス期間との間に、維持電極Ｚには、バイアス電圧として、サステイン電圧レベルＶｓの正極性直流電圧が供給される。
【００７７】
サステイン期間には、全ての走査電極Ｙの一番目のサステインパルスに第２サステインパルスＳｕｓ２が供給される。すると、アドレス放電が発生されたセル内で強いサステイン放電が発生され、この強いサステイン放電によってセル内に次のサステイン放電に必要な壁電荷が充分に形成される。走査電極Ｙに供給される一番目のサステインパルスで第２サステインパルスＳｕｓ２が供給された後、維持電極Ｚ及び走査電極Ｙに第１サステインパルスＳｕｓ１が交番的に供給される。この時、走査電極Ｙに供給された第２サステインパルスＳｕｓ２によってセル内に十分な壁電荷が形成されたため、第１サステインパルスＳｕｓ１によって安定的にサステイン放電が起きるようになる。
【００７８】
即ち、図９に示された本発明によるプラズマディスプレイ装置の駆動方法においては、走査電極Ｙに供給される一番目のサステインパルスで第２サステインパルスＳｕｓ２を供給することによって、ＰＤＰの周辺環境及び解像度等に関わらず安定したサステイン放電を起こすことができる。
【００７９】
（２）第２駆動方法
一方、本発明においてサステイン期間の初期段階に供給されるサステインパルスは、多様に設定されることができる。例えば、本発明においては、サステイン期間の初期段階に、少なくとも一つ以上の第２サステインパルスＳｕｓ２を供給してサステイン放電を安定化させることができる。例えば、本発明によるプラズマディスプレイ装置の第２駆動方法を説明するための図１０のように、走査電極Ｙ及び維持電極Ｚに供給される一番目のサステインパルスで第２サステインパルスＳｕｓ２を供給することができる。すると、走査電極Ｙ及び維持電極Ｚに１番目のサステインパルスとして供給される第２サステインパルスＳｕｓ２によって、強いサステイン放電が発生され、これによって、以後のサステイン放電を安定化させることができる。
【００８０】
（３）第３駆動方法
図１１は、本発明によるプラズマディスプレイ装置の第３駆動方法を説明するための図面である。ここで、ＰＤＰは、実験的に走査手順が早い放電セルで不安定なサステイン放電が起きると仮定することにする。
【００８１】
図１１を参照すれば、本発明のＰＤＰは全画面を初期化させるためのリセット期間と、セルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間とに分けられて駆動される。
【００８２】
ここで、リセット期間及びアドレス期間は、図９に示された本発明の駆動方法と同一であるため、詳細な説明は省略することにする。
【００８３】
サステイン期間の間に、走査電極には互いに異なるサステインパルスが供給される。先ず、早い走査手順を有している一番目の走査電極Ｙ１を含んだ複数（例えば、少なくとも二つ以上）の走査電極Ｙ１、Ｙ２、…には第２サステインパルスＳｕｓ２が供給される。すると、アドレス放電が発生されたセル内で強いサステイン放電が発生される。言い換えると、本発明の他の実施形態では早い走査手順を有している一番目の走査電極Ｙ１を含んだ複数の走査電極Ｙ１…Ｙｍ（ｍは２以上）に、第２サステインパルスＳｕｓ２を供給することによって、安定したサステイン放電を起こすことができる。
【００８４】
サステイン期間の間に、遅い走査手順を有している走査電極Ｙ（上記早い走査手順に分類される走査電極Ｙ１…Ｙｍ（ｍは２以上）より遅い走査手順の走査電極Ｙｍ＋１・・・Ｙｎ）には、第１サステインパルスＳｕｓ１が供給される。即ち、遅い走査手順を有する走査電極Ｙ（Ｙｍ＋１・・・Ｙｎ）では、安定したサステイン放電が起きるため、消費電力が最小化されることができるように、第１サステインパルスＳｕｓ１を供給する。すると、アドレス放電が発生されたセル内で安定したサステイン放電が発生される。
【００８５】
一方、図１１に示された駆動方法において、早い走査手順を有している一番目の走査電極Ｙ１を含んだ複数の走査電極Ｙ１…Ｙｍには、サステイン期間の初期段階に供給される少なくとも一つ以上のサステインパルスで、第２サステインパルスＳｕｓ２を供給することができる。言い換えると、一番目の走査電極Ｙ１を含んだ複数の走査電極Ｙ１、Ｙ２、…Ｙｍのサステイン期間において、第１駆動方法と同様に、１番目のサステインパルスを含む少なくとも一つ以上のサステインパルスを第２サステインパルスＳｕｓ２で供給した後、その後に供給されるサステインパルスで第１サステインパルスＳｕｓ１を供給することができる。
なお、走査手順が早い走査電極ほど壁電荷の再結合が大きいＰＤＰでは、図８ｂで説明したように、走査手順が早い走査電極ほど第２サステインパルスにおいてＴ９期間を早く開始する。即ち、走査手順が早い走査電極ほど壁電荷の再結合が大きいＰＤＰでは、走査手順が早い走査電極ほど第２サステインパルスにおいてサステイン電圧Ｖｓの供給を開始する所定電圧を低く設定する。
【００８６】
（４）第４駆動方法
図１２は、本発明によるプラズマディスプレイ装置の第４駆動方法を説明するための第１サステインパルス及び第２サステインパルス適用例の他の実施形態を示す図面である。ここで、ＰＤＰは、実験的に走査手順が遅い放電セルで不安定なサステイン放電が起きると仮定することにする。
【００８７】
図１２を参照すれば、本発明のＰＤＰは全画面を初期化させるためのリセット期間と、セルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間とに分けられて駆動される。
【００８８】
ここで、リセット期間及びアドレス期間は、図９に示された本発明の第１駆動方法と同一であるため、詳細な説明は省略することにする。
【００８９】
サステイン期間の間に、走査電極には、互いに異なるサステインパルスが供給される。先ず、遅い走査手順を有している最後の走査電極Ｙｎを含んだ複数（例えば、少なくとも２個以上）の走査電極Ｙｎ、Ｙｎ−１、…（Ｙｎ・・Ｙｎ−ｋ（ｋは１以上））には、第２サステインパルスＳｕｓ２が供給される。すると、アドレス放電が発生されたセル内で強いサステイン放電が発生される。言い換えると、本発明の第４駆動方法では、遅い走査手順を有している最後の走査電極Ｙｎを含んだ複数の走査電極Ｙｎ、Ｙｎ−１、…に、第２サステインパルスＳｕｓ２を供給することによって、安定したサステイン放電を起こすことができる。
【００９０】
サステイン期間の間に早い走査手順を有している走査電極Ｙには、第１サステインパルスＳｕｓ１が供給される。即ち、早い走査手順を有する走査電極Ｙでは、安定したサステイン放電が起きるため、消費電力が最小化されることができるように第１サステインパルスＳｕｓ１を供給する。すると、アドレス放電が発生された放電セル内で安定したサステイン放電が発生される。
【００９１】
一方、図１２に示された本発明の第４駆動方法において、遅い走査手順を有する最後の走査電極Ｙｎを含んだ複数の走査電極Ｙｎ、Ｙｎ−１、…には、サステイン期間の初期段階に供給される少なくとも一つ以上のサステインパルスで第２サステインパルスＳｕｓ２を供給することができる。言い換えると、最後の走査電極Ｙｎを含んだ複数の走査電極Ｙｎ、Ｙｎ−１、…において、第１駆動方法と同様に、１番目のサステインパルスを含む少なくとも一つ以上のサステインパルスを第２サステインパルスＳｕｓ２で供給した後、その後に供給されるサステインパルスに第１サステインパルスＳｕｓ１を供給することができる。
なお、走査手順が遅い走査電極ほど壁電荷の再結合が大きいＰＤＰでは、図８ｂで説明したように、走査手順が遅い走査電極ほど第２サステインパルスにおいてＴ９期間を早く開始する。即ち、走査手順が遅い走査電極ほど壁電荷の再結合が大きいＰＤＰでは、走査手順が遅い走査電極ほど第２サステインパルスにおいてサステイン電圧Ｖｓの供給を開始する所定電圧を低く設定する。
【００９２】
さらに、図９乃至図１２に示された本発明の駆動波形は、ＰＤＰの駆動温度に対応して選択的に適用することができる。言い換えると、ＰＤＰの駆動温度が低温及び高温の間に位置される時、走査電極、或いは、走査電極及び維持電極には、図３のような従来の駆動波形が適用される。そして、ＰＤＰが低温又は高温で駆動される時には、図９乃至図１２に示された本発明の駆動波形が適用されるようにすることができる。低温又は高温でＰＤＰが駆動される時に本発明の駆動波形が適用されると、安定したサステイン放電が発生され、これによって求める階調の画像を表示することができる。一方、本発明ではパネルの外部にＰＤＰの駆動温度を測定するための少なくとも一つ以上の温度センサーが追加に設置されることができる。温度センサは、ＰＤＰの駆動時において、パネルの温度を直接又は間接的に測定する温度センサである。
また、上記第３駆動方法及び第４駆動方法では、走査電極に第２サステインパルスＳｕｓ２を印加する場合について説明したが、第２駆動方法で説明した図１０と同様に、走査電極に供給する第２サステインパルスＳｕｓ２に対応させて、維持電極にも第２サステインパルスＳｕｓ２を印加するようにしても良い。
【図面の簡単な説明】
【００９３】
【図１】従来の３電極交流面放電型プラズマディスプレイパネルの放電セル構造を示す斜視図である。
【図２】従来プラズマディスプレイパネルの一フレームの一例を示す図面である。
【図３】従来プラズマディスプレイパネルの駆動方法を示す波形図である。
【図４】従来サステインパルスを供給するためのエネルギー回収回路を示す回路図である。
【図５】図４に示されたエネルギー回収回路の動作タイミングを示す波形図である。
【図６】図６ａ及び図６ｂは、従来プラズマディスプレイパネルの走査手順を示す図面である。
【図７】本発明によるプラズマディスプレイ装置の構造を概略的に示した図面である。
【図８】図８ａ及び図８ｂは、本発明のプラズマディスプレイ装置による駆動方法を説明するためのエネルギー回収装置の動作タイミングを示す波形図である。
【図９】本発明によるプラズマディスプレイ装置の第１駆動方法を説明するための図面である。
【図１０】本発明によるプラズマディスプレイ装置の第２駆動方法を説明するための図面である。
【図１１】本発明によるプラズマディスプレイ装置の第３駆動方法を説明するための図面である。
【図１２】本発明によるプラズマディスプレイ装置の第４駆動方法を説明するための図面である。
【図１】
2005321804.tif 000003
【図２】
2005321804.tif 000004
【図３】
2005321804.tif 000005
【図４】
2005321804.tif 000006
【図５】
2005321804.tif 000007
【図６】
2005321804.tif 000008
【図７】
2005321804.tif 000009
【図８】
2005321804.tif 000010
【図９】
2005321804.tif 000011
【図１０】
2005321804.tif 000012
【図１１】
2005321804.tif 000013
【図１２】
2005321804.tif 000014