(57)【要約】      （修正有）【課題】直流対直流変換器の誤動作を回避すると共に、定格外のスイッチ及び回路の使用を省くことにある。【解決手段】パルス幅変調直流対直流変換器の制御回路に関し、入力電圧及びスイッチ信号の制御に応じて信号が発生する電流増幅器と、該電流増幅器出力信号及び変調信号に応じて信号が発生する補償器と、該補償器出力信号と増幅器出力信号とを比較しリセット信号が発生する比較器と、該リセット信号及び設定信号の制御に応じてラッチするラッチ回路と、重負荷状態時に増幅した第１の低電位パルスを有し、軽量状態時に別に増幅した第２の低電位パルスを有するタイミング・ジェネレータと、該ラッチ回路出力信号に応じて駆動信号が発生し、これによりスイッチを駆動してスイッチ信号を発生させ、電流増幅器及び降圧回路の制御を行う駆動回路と、該降圧回路の出力電圧及び参照電圧の制御に応じて信号が発生する差動増幅器と、を備えてなる。【選択図】図３
2005057988.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧及びスイッチ信号の制御に応じて電流増幅器出力信号が発生する電流増幅器と、
前記電流増幅器に電気的に接続され、該電流増幅器出力信号及び変調信号に応じて補償器出力信号が発生する補償器と、
前記補償器に電気的に接続され、該補償器出力信号と増幅器出力信号とを比較し、この比較の結果に応じてリセット信号が発生する比較器と、
前記比較器に電気的に接続され、前記リセット信号及び設定信号の制御に応じてラッチ回路出力信号が発生するラッチ回路と、
それぞれ電気的に前記補償器及び前記ラッチ回路に接続されることにより変調信号及び設定信号が発生する際において、前記設定信号の波形は重負荷状態時に、増幅した第１の低電位パルスを有し、錯誤の補償器出力信号と前記増幅器出力信号とを比較したことによる前記変換器の誤動作を回避するために、該設定信号の動作時に前記リセット信号を該ラッチ回路に対して改変できないようにさせ、他方、該設定信号の波形は軽負荷状態時に別に増幅した第２の低電位パルスを有し、最小ターン・オン時間動作を設定して変換器を省電力モードに進入させるタイミング・ジェネレータと、
前記ラッチ回路に電気的に接続され、このラッチ回路出力信号に応じて駆動信号が発生し、そしてこの駆動信号がスイッチを駆動して前記スイッチ信号を発生させることにより該電流増幅器及び降圧回路に対する制御を達成する駆動回路と、
前記降圧回路に電気的に接続され、この降圧回路の出力電圧及び参照電圧の制御に応じて前記増幅器出力信号が発生する差動増幅器と、
を備えてなることを特徴とするパルス幅変調直流対直流変換器の制御回路。
【請求項２】
前記電流増幅器の非反転入力端と反転入力端との間には一抵抗が接続されてあり、前記入力電圧は前記電流増幅器の非反転入力端に入力され、
前記スイッチ信号は前記電流増幅器の反転入力端に入力され、
前記変調信号はのこぎり波であり、
前記ラッチ回路はＲ−Ｓラッチ回路であり、
前記タイミング・ジェネレータは設定信号幅を変調できるタイミング・ジェネレータであり、
前記第２の低電位パルス幅は前記第１の低電位パルス幅よりも大きいものであり、
前記スイッチはモス電界効果トランジスタであり、
前記降圧回路はインダクタと、ツェナ・ダイオードと、キャパシタとにより組成されたものであり、及び
前記インダクタの両端はそれぞれ前記ツェナ・ダイオードの陰極端及び前記キャパシタの第１端に接続され、そして前記キャパシタの第２端は前記ツェナ・ダイオードの陽極端に接続されている、
ことを特徴とする請求項１記載の制御回路。
【請求項３】
入力電圧、スイッチ信号及び変調信号の制御に応じて、前段回路出力信号が発生する前段回路と、
前記前段回路に電気的に接続され、この前段回路出力信号を増幅器出力信号と比較し、この比較結果に応じてリセット信号が発生する比較器と、
前記比較器に電気的に接続され、前記リセット信号及び設定信号の制御に応じてラッチ回路出力信号が発生するラッチ回路と、
それぞれ電気的に前記前段回路及び前記ラッチ回路に接続されることにより変調信号及び設定信号が発生する際において、前記設定信号の波形は重負荷状態時に、増幅した第１の低電位パルスを有し、錯誤の前段回路出力信号が前記増幅器出力信号と比較したことによる前記変換器の誤動作を回避するために、前記設定信号の動作時にリセット信号を前記ラッチ回路出力信号に対して改変できないようにさせ、他方、前記設定信号の波形は軽負荷時に別に増幅した第２の低電位パルスを有し、最小ターン・オン時間動作を設定して変換器を省電力モードに進入させるタイミング・ジェネレータと、
前記ラッチ回路に電気的に接続され、このラッチ回路出力信号に応じて駆動信号が発生し、そしてこの駆動信号はスイッチを駆動してスイッチ信号を発生させることにより前記前段回路及び前記降圧回路に対する制御を達成する駆動回路と、
前記降圧回路に電気的に接続され、この降圧回路の出力電圧及び参照電圧の制御に応じて前記増幅器出力信号が発生する差動増幅器と、
を備えてなることを特徴とするパルス幅変調直流対直流変換器の制御回路。
【請求項４】
入力電圧、スイッチ信号及び変調信号の制御に応じて、前段回路出力信号が発生する前段回路と、
前記前段回路に電気的に接続され、この前段回路出力信号を増幅器出力信号と比較し、この比較結果に応じてリセット信号が発生する比較器と、
前記比較器に電気的に接続され、前記リセット信号及び前記設定信号の制御に応じてラッチ回路出力信号が発生するラッチ回路と、
それぞれ電気的に前記前段回路及び前記ラッチ回路に接続されることにより変調信号及び設定信号が発生する際において、前記設定信号の波形は重負荷状態時に、増幅した第１の低電位パルスを有し、錯誤の前段回路出力信号が該増幅器出力信号と比較したことによる前記変換器の誤動作を回避するために、該設定信号の動作時にリセット信号を前記ラッチ回路出力信号に対して改変できないようにさせ、他方、該設定信号の波形は軽負荷状態時に別に増幅した第２の低電位パルスを有し、最小ターン・オン時間動作を設定して変換器を省電力モードに進入させるタイミング・ジェネレータと、
前記ラッチ回路に電気的に接続され、このラッチ回路出力信号に応じてスイッチ信号が発生することにより、前記前段回路に対する制御を達成する後段回路と、
前記後段回路に電気的に接続され、該後段回路の出力電圧及び参照電圧に対する制御に応じて該増幅器出力信号が発生する差動増幅器と、
を備えてなることを特徴とするパルス幅変調直流対直流変換器の制御回路。
【請求項５】
前記前段回路は、
前記入力電圧及び前記スイッチ信号の制御に応じて電流増幅器出力信号が発生する電流増幅器と、
前記電流増幅器に電気的に接続され、前記電流増幅器出力信号及び前記変調信号に応じて前記前段回路出力信号が発生する補償器と、
を備えてなることを特徴とする請求項４に記載の制御回路。
【請求項６】
前記後段回路は、
前記ラッチ回路に電気的に接続され、前記ラッチ回路出力信号に応じて駆動信号が発生する駆動回路と、
前記駆動回路に電気的に接続され、前記駆動信号に応じてスイッチを駆動することによりスイッチ信号が発生し、前記前段回路に対する制御を達成するスイッチと、
前記スイッチに電気的に接続され、前記駆動信号に応じて前記後段回路の出力電圧が発生する降圧回路と、を備えてなることを特徴とする請求項５記載の制御回路。
【請求項７】
パルス幅変調直流対直流変換器の制御回路上に応用され、これにより設定信号が発生して前記直流対直流変換器に対する制御を達成するタイミング・ジェネレータであって、
前記設定信号の波形は重負荷状態時に、増幅した第１の低電位パルスを有することにより前記直流対直流変換器の誤動作を回避し、そして軽負荷状態時に別に増幅した第２の低電位パルスを有することにより最小ターン・オン時間動作を設定して変換器を省電力モードに進入させる、
ことを特徴とする可変調設定信号幅のタイミング・ジェネレータ。
【請求項８】
直流対直流変換器に設定信号が発生可能なタイミング・ジェネレータを備えてなるパルス幅変調直流対直流変換器の制御方法であって、
前記直流対直流変換器が重負荷状態にある時に、前記設定信号の低電位パルスを増幅して該直流対直流変換器の誤動作を回避するステップと、
前記直流対直流変換器が軽負荷状態にある時に、再び前記設定信号の低電位パルスを増幅することにより、最小ターン・オン時間動作を設定し、前記直流対直流変換器を省電力モードに進入させるステップと、
を備えてなることを特徴とするパルス幅変調直流対直流変換器の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は直流対直流変換器の制御回路及びその方法に関し、特に、パルス幅変調直流対直流変換器の制御回路及びその方法に関する。
【背景技術】
【０００２】
パルス幅変調技術は直流モータの制御、電源変換器の定電圧制御、甚だしくは直流から交流に変換する正弦波の制御等に常用され、直流モータの回転速度への制御に常用される方法である。その動作原理は動作の時間比例を改変することにより回転速度を改変、つまり、高電位パルスの対応タイム・ワイズ（幅）を改変することにより回転速度を改変することにある。このような制御方式をパルス幅変調技術と称する。
【０００３】
図１は従来のパルス幅変調直流対直流変換器に対する制御回路構成見取図である。図に示すように、この制御回路は電流増幅器１１と、補償器１２と、第１のスイッチ１３と、タイミング・ジェネレータ１４と、制御回路１５と、差動増幅器１６と、比較器１７と、Ｒ−Ｓラッチ回路１８と、ＮＡＮＤゲート１９と、駆動回路１１０と、第２のスイッチ１１１と、降圧回路１１２とを備えている。その中、電流増幅器１１の出力端は補償器１２の入力端に接続され、補償器１２の他の入力端はタイミング・ジェネレータ１４に接続され、そして補償器１２の出力端は第１のスイッチ１３の第１の端点に接続されている。また、第１のスイッチ１３の第２の端点は比較器１７の反転入力端に接続され、第１のスイッチ１３の第３の端点はタイミング・ジェネレータ１４に接続され、そして比較器１７の出力端ＲＥＳＥＴはＲ−Ｓラッチ回路１８に接続されている。タイミング・ジェネレータ１４はそれぞれＲ−Ｓラッチ回路１８及び制御回路１５に接続され、そしてＮＡＮＤゲート１９はＲ−Ｓラッチ回路１８の出力ＧＤＲＩ及び制御回路１５の出力を受信してその入力とすると共に出力が発生して駆動回路１１０に伝送される。駆動回路１１０は第２のスイッチ１１１の第１の端点に接続され、第２のスイッチ１１１の第２の端点は電流増幅器１１の反転入力端に接続され、そして第２のスイッチ１１１の第３の端点は降圧回路１１２に接続されている。差動増幅器１６は降圧回路１１２の出力Ｖout 及び参照電圧Ｖref を受信してその入力とすると共に、出力Ｖc が発生して比較器１７の非反転入力端に伝送される。
【０００４】
上記の降圧回路１１２はインダクタＬと、ツェナ・ダイオードＤと、キャパシタＣ２とにより組成されてなり、その中インダクタＬの両端はそれぞれツェナ・ダイオードＤの陰極端及びキャパシタＣ２の第１端に接続され、そしてキャパシタＣ２の第２端はツェナ・ダイオードＤの陽極端に接続されている。かつ、該パルス幅変調直流対直流変換器は電流モードパルス幅変調直流対直流変換器である。
【０００５】
図２は図１における各点の計測波形図である。第２のスイッチ１１１がモス電界効果トランジスタ（ＭＯＳＦＥＴ）を使用しているので、そのゲートとドレーンとの間に寄生キャパシタンスが発生する。そしてこの寄生キャパシタンスの充電効果が錯誤の電流信号を引起し、該変換器で触発されて動作する。したがって、従来のパルス幅変調直流対直流変換器は、先端の遮蔽効果を達成するために定格外に回路又はスイッチを増加して上記問題が発生するのを未然に防止しなければならない。従来の直流対直流変換器の動作原理を以下に説明する。
【０００６】
先ず、電流増幅器１１は入力電圧Ｖin及び第２のスイッチ１１１の第２端より伝送して来た値に応じて電流増幅器の出力を生ずる。この出力及びタイミング・ジェネレータ１４により発生したのこぎり波は共に補償器１２に入力されて処理され、そして補償器１２は該出力及びのこぎり波に応じて補償器の出力ＣＵＲＳ２を生ずる（その波形は図２を参照）。上記に説明したように、寄生キャパシタンスが発生すると該キャパシタの充電効果により錯誤の電流信号を引起し、変換器が触発されて動作する。これを防止して先端の遮蔽効果を達成するためには、定格外の回路又はスイッチを設置しなければならない。図１の従来の制御回路は第１のスイッチ１３を採用してこの効果を達成する例であり、錯誤信号の影響を回避するために、第１のスイッチ１３の制御により該補償器出力ＣＵＲＳを遅延させている。この第１のスイッチ１３を通して遅延した後のＣＵＲＳ信号は再度比較器１７を介してＶc と比較した後リセット信号ＲＥＳＥＴ信号が発生する。そして図２に示すように、Ｖc がＣＵＲＳよりも大きい時、該リセット信号ＲＥＳＥＴは高電位状態に維持され、そしてＶc がＣＵＲＳよりも小さい時、該リセット信号ＲＥＳＥＴは低電位に転変している。しかる後、該リセット信号ＲＥＳＥＴは再びタイミング・ジェネレータ１４により発生した設定信号ＳＥＴとともにＲ−Ｓラッチ回路１８の入力とするのでＲ−Ｓラッチ回路１８は該リセット信号ＲＥＳＥＴ及び設定信号ＳＥＴに応じてラッチ回路出力信号ＧＤＲＩが発生する。また図２の波形から分るように、該ラッチ回路出力信号ＧＤＲＩの波形は該設定信号ＳＥＴ又は該リセット信号ＲＥＳＥＴが高電位から低電位に転変した時にその状態を改変、つまり、該設定信号ＳＥＴ又は該リセット信号ＲＥＳＥＴの制御に応じてその電位状態（高電位状態から低電位状態に転変又は低電位状態から高電位状態に転変する）を改変する。
【０００７】
次に、該ラッチ回路出力信号ＧＤＲＩ及び制御回路１５により発生した制御信号は一緒にＮＡＮＤゲート１９に伝送されＮＡＮＤゲートの入力とする。制御回路１５を設置した目的は、軽負荷（Light load）時における効率を向上して省電力モード（Power Saving Mode）の操作を進行するためにある。該制御信号が高電位状態である時、ＮＡＮＤゲート１９の出力は該ラッチ回路出力信号ＧＤＲＩの反転電位であり、そして該制御信号が低電位状態である場合、ＮＡＮＤゲート１９の出力は高電位に維持される。したがって、該制御信号を調整することによりＮＡＮＤゲート１９の出力を改変でき、ひいては軽負荷時の効率を向上して省電力モード操作の目的を達成することができる。
【０００８】
従来のパルス幅変調直流対直流変換器の制御回路はさらに、ＮＡＮＤゲート１９の出力を駆動するための駆動回路１１０を備え、これにより第２のスイッチ１１１に対する制御が達成され、ひいては電流増幅器１１及び降圧回路１１２に対する制御が達成される。降圧回路１１２の出力Ｖout はそこで差動増幅器１６に伝送され、参照電圧Ｖref と共に差動増幅器１６の入力とする。これにより、差動増幅器１６は参照電圧Ｖref 及び降圧回路１１２の出力Ｖout に応じて差動増幅器出力信号Ｖc を生ずる。この差動増幅器出力信号Ｖc は続いてＣＵＲＳと比較器１７を介して比較を行い、パルス幅変調動作をして持続進行せしむることが出来る。
【０００９】
上記の説明から分るように、従来のパルス幅変調直流対直流変換器の制御回路は、先端遮蔽の効果を達成して、寄生キャパシタンスの充電効果がもたらす錯誤の電流信号により変換器が触発されて動作する欠陥を回避するために、定格外の回路（制御回路１５）又はスイッチ（第１のスイッチ１３）を設置しなければならない。
【００１０】
したがって、本出願人は上記先行技術の欠点にかんがみ、鋭意テストと研究とを重ねた結果、ついに本発明の「パルス幅変調直流対直流変換器の制御回路」を案出した。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の主たる目的は、直流対直流変換器の制御回路において、設定信号幅を変調できるタイミング・ジェネレータを使用して、該タイミング・ジェネレータが重負荷状態時には増幅した第１の低電位パルスを設定し、そして軽負荷状態時には別に増幅した第２の低電位パルスを設定することにより、直流対直流変換器の誤動作を回避すると共に、最小オープン時間動作を設定して直流対直流変換器を省電力モードに進入させ、定格外のスイッチ及び回路の使用を省くことにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために提供された本発明の第１の発明であるパルス幅変調直流対直流変換器の制御回路は、
入力電圧及びスイッチ信号の制御に応じて電流増幅器出力信号が発生する電流増幅器と、
該電流増幅器に電気的に接続され、該電流増幅器出力信号及び変調信号に応じて補償器出力信号が発生する補償器と、
該補償器に電気的に接続され、該補償器出力信号と増幅器出力信号とを比較し、この比較の結果に応じてリセット信号が発生する比較器と、
該比較器に電気的に接続され、該リセット信号及び設定信号の制御に応じてラッチ回路出力信号が発生するラッチ回路と、
それぞれ電気的に該補償器及び該ラッチ回路に接続されることにより変調信号及び設定信号が発生する際において、該設定信号の波形は重負荷状態時に、増幅した第１の低電位パルスを有し、錯誤の補償器出力信号と該増幅器出力信号とを比較したことによる該変換器の誤動作を回避するために、該設定信号の動作時に該リセット信号を該ラッチ回路出力信号に対して改変できないようにさせ、他方、該設定信号の波形は軽負荷状態時に別に増幅した第２の低電位パルスを有し、最小ターン・オン時間動作を設定して変換器を省電力モードに進入させるタイミング・ジェネレータと、
該ラッチ回路に電気的に接続され、このラッチ回路出力信号に応じて駆動信号が発生し、そしてこの駆動信号スイッチを駆動して該スイッチ信号を発生させることにより、該電流増幅器及び降圧回路に対する制御を達成する駆動回路と、
該降圧回路に電気的に接続され、この降圧回路の出力電圧及び参照電圧の制御に応じて、該増幅器出力信号が発生する差動増幅器と、
を備えてなることを特徴とする（請求項１に対応）。
【００１３】
上記第１の発明の制御回路において、
該電流増幅器の非反転入力端と反転入力端との間には一抵抗が接続されてあり、該入力電圧は該電流増幅器の非反転入力端に入力され、
該スイッチ信号は該電流増幅器の反転入力端に入力され、
該変調信号はのこぎり波であり、
該ラッチ回路はＲ−Ｓラッチ回路であり、
該タイミング・ジェネレータは設定信号幅を変調できるタイミング・ジェネレータであり、
該第２の低電位パルス幅は該第１の低電位パルス幅よりも大きいものであり、
該スイッチはモス電界効果トランジスタであり、
該降圧回路はインダクタと、ツェナ・ダイオードと、キャパシタとにより組成されたものであり、及び
該インダクタの両端はそれぞれ該ツェナ・ダイオードの陰極端及び該キャパシタの第１端に接続され、そして該キャパシタの第２端は該ツェナ・ダイオードの陽極端に接続されている、
ことを特徴とする（請求項２に対応）。
【００１４】
さらには上記目的を達成するために本発明の第２の発明であるパルス幅変調直流対直流変換器の制御回路は、
入力電圧、スイッチ信号及び変調信号の制御に応じて、前段回路出力信号が発生する前段（front-stage）回路と、
該前段回路に電気的に接続され、この前段回路出力信号を増幅器出力信号と比較し、この比較結果に応じてリセット信号が発生する比較器と、
該比較器に電気的に接続され、該リセット信号及び設定信号の制御に応じてラッチ回路出力信号が発生するラッチ回路と、
それぞれ電気的に該前段回路及び該ラッチ回路に接続されることにより変調信号及び設定信号が発生する際において、該設定信号の波形は重負荷状態時に、増幅した第１の低電位パルスを有し、錯誤の前段回路出力信号が該増幅器出力信号と比較したことによる該変換器の誤動作を回避するために、該設定信号の動作時にリセット信号を該ラッチ回路出力信号に対して改変できないようにさせ、他方、該設定信号の波形は軽負荷状態時に別に増幅した第２の低電位パルスを有し、最小ターン・オン時間動作を設定して変換器を省電力モードに進入させるタイミング・ジェネレータと、
該ラッチ回路に電気的に接続され、このラッチ回路出力信号に応じて駆動信号が発生し、そしてこの駆動信号はスイッチを駆動して該スイッチ信号を発生させることにより該前段回路及び前記降圧回路に対する制御を達成する駆動回路と、
該降圧回路に電気的に接続され、この降圧回路の出力電圧及び参照電圧の制御に応じて該増幅器出力信号が発生する差動増幅器と、
を備えてなることを特徴とする（請求項３に対応）。
【００１５】
上記第２の発明の制御回路において、
該電流増幅器の非反転入力端と反転入力端との間には一抵抗が接続されてあり、そして該入力電圧は該電流増幅器の非反転入力端に入力され、
該スイッチ信号は該電流増幅器の反転入力端に入力され、
該変調信号はのこぎり波であり、
該ラッチ回路はＲ−Ｓラッチ回路であり、
該タイミング・ジェネレータは設定信号幅を変調できるタイミング・ジェネレータであり、
該第２の低電位パルス幅は該第１の低電位パルス幅よりも大きいものであり、
該スイッチはモス電界効果トランジスタであり、
該降圧回路はインダクタと、ツェナ・ダイオードと、キャパシタとにより組成されたものであり、及び
該インダクタの両端はそれぞれ該ツェナ・ダイオードの陰極端及び該キャパシタの第１端に接続され、そして該キャパシタの第２端は該ツェナ・ダイオードの陽極端に接続されている、
ことを特徴とする。
【００１６】
さらに、上記目的を達成するために本発明に提供される第３の発明のパルス幅変調直流対直流変換器の制御回路は、
入力電圧、スイッチ信号及び変調信号の制御に応じて前段回路出力信号が発生する前段回路と、
該前段回路に電気的に接続され、この前段回路出力信号を増幅器出力信号と比較し、この比較結果に応じてリセット信号が発生する比較器と、
該比較器に電気的に接続され、該リセット信号及び設定信号の制御に応じてラッチ回路出力信号が発生するラッチ回路と、
それぞれ電気的に該前段回路及び該ラッチ回路に接続されることにより変調信号及び設定信号が発生する際において、該設定信号の波形は重負荷状態時に、増幅した第１の低電位パルスを有し、錯誤の前段回路出力信号が該増幅器出力信号と比較したことによる該変換器の誤動作を回避するために、該設定信号の動作時にリセット信号を該ラッチ回路出力信号に対して改変できないようにさせ、他方、該設定信号の波形は軽負荷状態時に別に増幅した第２の低電位パルスを有し、最小ターン・オン時間動作を設定して変換器を省電力モードに進入させるタイミング・ジェネレータと、
該ラッチ回路に電気的に接続され、該ラッチ回路出力信号に応じて該スイッチ信号が発生することにより、該前段回路に対する制御を達成する後段（post-stage）回路と、
該後段回路に電気的に接続され、該後段回路の出力電圧及び参照電圧に対する制御に応じて該増幅器出力信号が発生する差動増幅器と、
を備えてなることを特徴とする（請求項４に対応）。
【００１７】
上記第３の発明の制御回路において、該前段回路は、該入力電圧及び該スイッチ信号の制御に応じて電流増幅器出力信号が発生する電流増幅器と、この電流増幅器に電気的に接続され、該電流増幅器出力信号及び該変調信号に応じて該前段回路出力信号が発生する補償器とを備えてなることを特徴とする（請求項５に対応）。
【００１８】
また、上記第３の発明の制御回路において、該電流増幅器の非反転入力端と反転入力端との間には一抵抗が接続されてあり、そして該入力電圧は該電流増幅器の非反転入力端に入力され、
該スイッチ信号は該電流増幅器の反転入力端に入力され、及び
該変調信号はのこぎり波である、
ことを特徴とする。
【００１９】
また、上記第３の発明の制御回路において、該後段回路は、該ラッチ回路に電気的に接続され、該ラッチ回路出力信号に応じて駆動信号が発生する駆動回路と、当該駆動回路に電気的に接続され、該駆動信号に応じてスイッチを駆動することにより該スイッチ信号が発生し、該前段回路に対する制御を達成するスイッチと、このスイッチに電気的に接続され、該駆動信号に応じて該後段回路の出力電圧が発生する降圧回路と、を備えてなることを特徴とする（請求項６に対応）。
【００２０】
また上記第３の発明の制御回路において、
該スイッチはモス電界効果トランジスタであり、
該降圧回路はインダクタと、ツェナ・ダイオードと、キャパシタとにより組成されたものであり、
該インダクタの両端はそれぞれ該ツェナ・ダイオードの陰極端及び該キャパシタの第１端に接続され、そして該キャパシタの第２端は該ツェナ・ダイオードの陽極端に接続され、
該ラッチ回路はＲ−Ｓラッチ回路であり、
該タイミング・ジェネレータは設定信号幅を変調できるタイミング・ジェネレータであり、及び
該第２の低電位パルスの幅は該第１の低電位パルスの幅よりも大きいものである、
ことを特徴とする。
【００２１】
さらには上記目的を達成するために提供された本発明の第４の発明である可変調設定信号幅のタイミング・ジェネレータは、パルス幅変調直流対直流変換器の制御回路上に応用され、これにより設定信号が発生して該直流対直流変換器に対する制御を達成するタイミング・ジェネレータであって、
該設定信号の波形は重負荷状態時に、増幅した第１の低電位パルスを有することにより該直流対直流変換器の誤動作を回避し、そして軽負荷状態時に別に増幅した第２の低電位パルスを有することにより最小ターン・オン時間動作を設定して変換器を省電力モードに進入させる、
ことを特徴とする（請求項７に対応）。
【００２２】
さらには上記目的を達成するために提供された本発明の第５の発明であるパルス幅変調直流対直流変換器の制御方法は、該直流対直流変換器に設定信号が発生可能なタイミング・ジェネレータを備えてなり、当該制御方法は、
該直流対直流変換器が重負荷状態にある時に、該設定信号の低電位パルスを増幅して、該直流対直流変換器の誤動作を回避するステップと、
該直流対直流変換器が軽負荷状態にある時に、再び該設定信号の低電位パルスを増幅することにより、最小ターン・オン時間動作を設定し、該直流対直流変換器を省電力モードに進入させるステップと、
を備えてなることを特徴とする（請求項８に対応）。
【発明を実施するための最良の形態】
【００２３】
以下添付図面を参照しながら、本発明の好適な実施の形態を説明する。
図３は本発明のパルス幅変調直流対直流変換器の制御回路構造の一好適な実施例の見取図である。図に示すように、この制御回路は電流増幅器３１と、補償器３２と、タイミング・ジェネレータ３３と、差動増幅器３４と、比較器３５と、Ｒ−Ｓラッチ回路３６と、駆動回路３７と、スイッチ３８と、降圧回路３９とを備えてなる。その中、電流増幅器３１の出力端は補償器３２の入力端に接続され、補償器の他の入力端はタイミング・ジェネレータ３３に接続され、そして補償器３２の出力端は比較器３５の反転入力端に接続されている。タイミング・ジェネレータ３３はそれぞれＲ−Ｓラッチ回路３６及び補償器３２に接続され、そして駆動回路３７はＲ−Ｓラッチ回路３６の出力ＧＤＲＩを受信してその入力とすると共に、駆動信号が発生し、スイッチ３８に伝送される。駆動回路３７はスイッチ３８の第１の端点に接続され、このスイッチ３８の第２の端点は電流増幅器３１の反転入力端に接続され、そしてスイッチ３８の第３の端点は降圧回路３９に接続されている。差動増幅器３４は降圧回路３９の出力電圧Ｖout 及び参照電圧Ｖref を受信してその入力とすると共に、出力Ｖc が発生し、比較器３５の非反転入力端に伝送される。
【００２４】
上記の降圧回路３９はインダクタＬと、ツェナ・ダイオードＤと、キャパシタＣ２とにより組成されてなり、その中インダクタＬの両端はそれぞれツェナ・ダイオードＤの陰極端及びキャパシタＣ２の第１端に接続され、そして該キャパシタＣ２の第２端はツェナ・ダイオードＤの陽極端に接続されている。また、パルス幅変調直流対直流変換器は電流モード・パルス幅変調直流対直流変換器である。
【００２５】
図４は図３における各点の計測波形図である。スイッチ３８がモス電界効果トランジスタ（ＭＯＳＦＥＴ）を使用しているのでそのゲートとドレーンとの間には寄生キャパシタンスが発生し、この寄生キャパシタンスの充電効果が錯誤の電流信号を引起して変換器が触発され動作する。したがって、本発明は上記問題を回避するために、変調可能な設定信号幅タイミング・ジェネレータ（Adjustable SET Signal’s width oscillator generator）を採用して先端遮蔽の効果を上げている。以下、本発明の直流対直流変換器の制御回路の動作原理を説明する。
【００２６】
先ず、電流増幅器は入力電圧Ｖin及びスイッチ３８の第２の端点から伝送して来た値に応じて電流増幅器出力が発生する。該出力及びタイミング・ジェネレータ３３により発生したのこぎり波は共に補償器３２に入力され、処理が行われる。そして補償器３２は該出力及び該のこぎり波に応じて補償器出力ＣＵＲＳを発生する。その波形を図４に示す。
【００２７】
次に、ＣＵＲＳは再び比較器３５を介してＶc と比較を行った後リセット信号ＲＥＳＥＴが発生する。図４から分るように、Ｖc がＣＵＲＳよりも大きい時、リセット信号ＲＥＳＥＴは高電位状態に維持され、そしてＶc がＣＵＲＳよりも小さい時、リセット信号ＲＥＳＥＴは低電位状態に転変する。しかる後、リセット信号ＲＥＳＥＴは再びタイミング・ジェネレータ３３により発生した設定信号ＳＥＴと共にＲ−Ｓラッチ回路３６の入力とするので、Ｒ−Ｓラッチ回路３６はリセット信号ＲＥＳＥＴ及び設定信号ＳＥＴに応じてリセット回路出力信号ＧＤＲＩが発生する。図４に示すように、リセット回路出力信号ＧＤＲＩの波形は設定信号ＳＥＴ又はリセット信号ＲＥＳＥＴが高電位から低電位に転変した時にその状態を改変、すなわち設定信号ＳＥＴ又はリセット信号ＲＥＳＥＴの制御に応じてその電位状態を改変する（高電位状態から低電位状態に又は低電位状態から高電位状態に転変する）。
【００２８】
寄生キャパシタンスが充電効果を生じた時、ＣＵＲＳはＶc よりも大きくなる（図４参照）ので、錯誤の電流信号を引起して直流対直流変換器が触発され作動する。この問題を解決するために、本発明の直流対直流変換器の制御回路は変調可能な設定信号幅のタイミング・ジェネレータを採用して従来のタイミング・ジェネレータに取って代る。このタイミング・ジェネレータ３３により発生した設定信号の波形は重負荷状態時に増幅した第１の低電位パルスを有する（第１の低電位パルスの幅はＶc 値に基づいて調整する）ことにより遮蔽時間を設定する。そしてＲ−Ｓラッチ回路において、設定信号が作動すると、リセット信号ＲＥＳＥＴはラッチ回路出力信号の発生を改変できないので、錯誤の補償器出力信号が増幅器出力信号と比較して引起された直流対直流変換器の誤動作を回避することが出来る。そして直流対直流変換器が軽負荷状態にある時、タイミング・ジェネレータ３３には他に増幅した第２の低電位パルスを発生することにより、最小ターン・オン・タイム動作を設定して直流対直流変換器を省電力モードに進入させる（図５参照）。図５に示すように、軽負荷・モードの場合、たとえ、リセット信号ＲＥＳＥＴが出現しても、ラッチ回路出力信号ＧＤＲＩはこのために改変するようなことがない。これは設定信号ＳＥＴが作動すると、リセット信号ＲＥＳＥＴはラッチ回路出力信号ＧＤＲＩの発生に対して改変できないので、精確に設定信号ＳＥＴを制御すれば、ラッチ回路出力信号ＧＤＲＩは全くリセット信号ＤＥＳＥＴの出現の影響を受けない。また上記の第２の低電位パルスの幅は第１の低電位パルスの幅よりも大きい。
【００２９】
本発明の直流対直流変換器の制御回路はさらに、Ｒ−Ｓラッチ回路の出力信号ＧＤＲＩを駆動してスイッチ３８に対する制御を達成し、ひいては電流増幅器３１及び降圧回路３９に対する制御を達成する駆動回路３７を備えている。降圧回路３９の出力Ｖout は差動増幅器３４に伝送すると共に参照電圧Ｖref と一緒に差動増幅器３４の入力とするので差動増幅器３４は参照電圧Ｖref 及び降圧回路３９の出力Ｖout に応じて差動増幅器出力信号Ｖc が発生する。この差動増幅器出力信号Ｖc は比較器３５を介してＣＵＲＳと継続して比較を進行するので、パルス幅変調動作を持続的に進行させることが出来る。
【００３０】
要するに、本発明の直流対直流変換器の制御回路は変調可能な設定信号幅のタイミング・ジェネレータを使用して、重負荷状態時に、増幅した第１の低電位パルスを設定し、そして軽負荷状態時に、別に増幅した第２の低電位パルスを設定することにより、直流対直流変換器の誤動作を回避すると共に、最小ターン・オフ時間動作を設定して、直流対直流変換器を省電力モードに進入させ、定格外のスイッチ及び回路を省き、効果的に従来技術の欠点を改善することができる。
【００３１】
上記実施の形態は本発明をより理解するために例をあげて説明したが、当然本発明の技術的思想はこれら実施の形態に限定されるべきでなく、添付クレームの範囲を逸脱しない限り、当業者による単純な設計方向、付加修飾、置換等はいずれも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００３２】
【図１】従来のパルス幅変調直流対直流変換器の制御回路構造見取図である。
【図２】図１における各点の計測波形図である。
【図３】本発明のパルス幅変調直流対直流変換器の制御回路構造の一好適な実施例の見取図である。
【図４】図３における各点の計測波形図である。
【図５】本発明の技術を使用した後各種類の不同モード下において計測された各点波形図である。
【符号の説明】
【００３３】
１１…電流増幅器  １２…補償器  １３…第１のスイッチ  １４…タイミング・ジェネレータ  １５…制御回路  １６…差動増幅器  １７…比較器  １８…Ｒ−Ｓラッチ回路  １９…ＮＡＮＤゲート  １１０…駆動器  １１１…第２のスイッチ  １１２…降圧回路  ３１…電流増幅器  ３２…補償器  ３３…タイミング・ジェネレータ  ３４…差動増幅器  ３５…比較器  ３６…Ｒ−Ｓラッチ回路  ３７…駆動器  ３８…スイッチ  ３９…降圧回路
【図１】
2005057988.tif 000003
【図２】
2005057988.tif 000004
【図３】
2005057988.tif 000005
【図４】
2005057988.tif 000006
【図５】
2005057988.tif 000007