(57)【要約】【課題】  従来、ベース領域やエミッタ領域の不純物濃度のばらつきが多く、特性が向上できない問題があった。またリン処理工程が必要であり工数が削減できなかった。さらにコレクタ電極のオーミック性向上のためＳｂを含む金属層を蒸着する必要があり、コスト削減、工数の簡略化が進まない問題があった。【解決手段】  ベース領域形成工程において、酸化膜に替えてＮＳＧ膜を形成した後拡散を行う。これによりベース領域の不純物濃度のばらつきを抑制できる。さらにエミッタ領域形成工程において、基板の搬入から搬出まで拡散炉内の温度を調節することによりエミッタ領域の不純物濃度のばらつきを抑制する。さらに高濃度基板を採用することにより低ＶＣＥ（ｓａｔ）を実現し、裏面電極に不純物を含む金属層の蒸着を省略する。【選択図】    図１
2005150509.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、一導電型のコレクタ領域を形成する工程と、
少なくとも前記コレクタ領域表面のベース領域を形成する予定の領域に逆導電型不純物を注入し、ＣＶＤ法により第１の絶縁膜を形成して逆導電型のベース領域を形成する工程と、
拡散炉内を昇温させながら固相拡散法により前記ベース領域表面に一導電型不純物を含むグラス層を堆積する工程と、
少なくとも前記ベース領域表面に第２の絶縁膜を形成し、前記ベース領域表面の前記一導電型不純物を拡散してエミッタ領域を形成する工程と、
前記ベース領域およびエミッタ領域に接続するベース電極およびエミッタ電極を形成する工程と、
前記基板裏面にコレクタ電極を形成する工程とを具備することを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に、一導電型のコレクタ領域を形成する工程と、
少なくとも前記コレクタ領域表面のベース領域を形成する予定の領域に逆導電型不純物を注入し、ＣＶＤ法により第１の絶縁膜を形成して逆導電型のベース領域を形成する工程と、
拡散炉内を昇温させながら固相拡散法により前記ベース領域表面に一導電型不純物を含むグラス層を堆積する工程と、
表面のグラス層を除去し、少なくとも前記ベース領域表面に第２の絶縁膜と一導電型不純物を含む酸化膜とを積層し、前記ベース領域表面に堆積した前記一導電型不純物を拡散してエミッタ領域を形成する工程と、
前記ベース領域およびエミッタ領域に接続するベース電極およびエミッタ電極を形成する工程と、
前記基板裏面にコレクタ電極を形成する工程とを具備することを特徴とする半導体装置の製造方法。
【請求項３】
前記一導電型不純物を含む酸化膜はリンを含む酸化膜であり、該酸化膜により汚染物質のゲッタリングを行うことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記ベース領域を形成する予定の領域の前記基板表面に保護膜を形成した後、前記逆導電型不純物を注入することを特徴とする請求項１または請求項２のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第１の絶縁膜はＮＳＧ膜であることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記一導電型不純物を含むグラス層の堆積工程において、８００℃程度の前記拡散炉に前記基板を投入し、８５０℃〜９００℃程度まで昇温しながら前記一導電型不純物を含むグラス層を堆積した後、電源を切断して前記基板を引き出すことを特徴とする請求項１または請求項２のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記第２の絶縁膜はＮＳＧ膜であることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記コレクタ電極は、Ｔｉ／Ｎｉ／Ａｕの蒸着金属膜で形成することを特徴とする請求項１または請求項２のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記基板は、比抵抗が０．００５Ω・ｃｍ以下であることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に係り、エミッタおよびベースの不純物濃度プロファイルのばらつきを抑え、コレクタ−エミッタ端子間飽和電圧特性を向上した低飽和電圧バイポーラトランジスタの製造方法に関する。
【背景技術】
【０００２】
現在、携帯機器用のトランジスタとして、コレクタ−エミッタ端子間飽和電圧（以下ＶＣＥ（ｓａｔ）と称する）を低減した、低飽和電圧バイポーラトランジスタが多く使用される。
【０００３】
図８から図１０を参照して、従来の半導体装置の製造方法を、ｎｐｎ型バイポーラトランジスタを例に示す。
【０００４】
アンチモン（Ｓｂ）等を含むｎ＋型シリコン半導体基板２１に、ｎ−エピタキシャル層を積層するなどしてコレクタ領域２２を形成する。基板２１の比抵抗は、０．０１Ω・ｃｍ程度である（図８（Ａ））。
【０００５】
全面に酸化膜２３を形成し、ベース領域が形成される予定の領域が開口したレジスト膜によるマスクをかけてエッチングし、ベース領域形成予定の領域の酸化膜２３を除去する。その後、露出した基板表面に例えばボロン（Ｂ＋）等のｐ型不純物を、ドーズ量７×１０１４ｃｍ−２程度、注入エネルギー５０ＫｅＶ程度でイオン注入する（図８（Ｂ））。
【０００６】
その後、表面の汚れを取り除き、アウトディフュージョンを防ぐため数千Åの酸化膜２３を再度生成する。その後、アニール処理によりボロンイオンを拡散させてベース領域２６を形成する（図８（Ｃ））。
【０００７】
レジスト膜によるマスク（不図示）を設けてエミッタ領域の形成予定領域およびアニュラーリングの形成予定領域の酸化膜２３を除去し、レジスト膜を除去する。その後、基板を９００℃の拡散炉に搬入し、固相拡散法によりＰＯＣｌ３を用いて表面にＰ２Ｏ５のグラス層２７を堆積した後、炉外に引き出す（図９（Ａ））。
【０００８】
その後表面に残ったグラス層２７をウエットエッチングにより取り除き、アウトディフュージョンを防ぐため、ＣＶＤ法によりＮＳＧ膜２９を数千Å形成する。その後アニール処理によりリンを基板表面に拡散してエミッタ領域３０およびアニュラーリング３１を形成する。トランジスタの増幅を決定するｈＦＥはこのエミッタ拡散時間によりコントロールする（図９（Ｂ））。
【０００９】
さらに製造工程中で、シリコン基板およびその表面に堆積した酸化膜２３、ＮＳＧ膜２９、またはそれらの界面に堆積した重金属等の汚染物質をゲッタリングするためリン処理を行う。全面に固相拡散法によりＰＯＣｌ３を用いて表面にＰ２Ｏ５のグラス層２７を堆積後、表面のグラス層２７を除去し、その後湯洗およびベーキングを施して、汚染物質をゲッタリングする（図９（Ｃ））。
【００１０】
その後、レジスト膜により酸化膜２３、ＮＳＧ膜２９に、ベース領域２６およびエミッタ領域３０とのコンタクト孔を形成する。
【００１１】
さらに全面にアルミニウムをデポジションし、フォトエッチングによりベース電極３２、エミッタ電極３３となるアルミニウムを残す。さらにシリコンとオーミックなコンタクトを得るためにアロイする。さらにアロイより低温で長時間熱処理することにより特性を安定化させてベース電極３２、エミッタ電極３３を形成する（図１０（Ａ））。
【００１２】
その後表面にパッシベーション膜となる窒化膜（不図示）を形成する。このパッシベーション膜は外部からの汚染を防止し、アルミニウムのベース電極３２、エミッタ電極３３を保護する。
【００１３】
さらにパッシベーション膜の形成で裏面に回りこんだ窒化膜を除去するために裏面処理を施して裏面にコレクタ電極３４を形成する。コレクタ電極３４は、まず、オーミック性を向上させるため、ＡｕＳｂを２５０Å程度形成してアロイし、基板裏面の不純物濃度を高める。その後、５００ÅのＴｉ、５０００ÅのＮｉ、５００ÅのＡｕを順次蒸着して形
成(図１０（Ｂ）)する。
【特許文献１】特願２００３−１５３１６２号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上記のバイポーラトランジスタの製造方法には以下の問題点がある。
【００１５】
第１に、ベース領域２６形成工程において、Ｂ＋をイオン注入した後、酸素雰囲気で熱処理を施して酸化膜２３を形成し、拡散している（図８）。
【００１６】
このため、酸化膜２３はシリコン基板と反応しながら成長するため、拡散したベース領域２６表面が酸化されてしまう。またベース領域２６中の不純物は酸化膜２３中にも拡散するため、ベース領域２６のプロファイルがばらついてしまう。
【００１７】
第２に、エミッタ領域３０のｎ型不純物を含むグラス層の堆積工程（図９（Ａ））において、エミッタ領域濃度がばらつく問題がある。これは、拡散炉は一般的に均熱領域の両端に高温領域を配置した３段構成となっているためである。例えば拡散炉の均熱領域の温度を９００℃に保ったまま基板を投入して不純物を含むグラス層デポジションして引き出すと、引き出す際に高温領域を通るため余分な熱が加わることになる。このため、エミッタ領域３０の濃度がばらつき、特性を劣化させてしまう。
【００１８】
このようなベース領域およびエミッタ領域のばらつきは、ｈＦＥのばらつきとなるため、歩留まり低下の要因となっている。
【００１９】
第３に、リン処理工程があるため、エミッタ領域３０のプロファイルがばらつき、工数も増える。リン処理工程においては、デポジションしたリンを活性化させるため、９００℃、３０分程度のベーキング工程が必須である（図９（Ｃ））。あるいはデポジションによらず他の方法によりリンイオンを導入した場合でも、活性化させるためには熱処理工程が必要となる。
【００２０】
しかし、リン処理は、エミッタ領域３０の拡散後の工程となるため、エミッタ領域３０に再度熱が加わることになり、これによってもエミッタプロファイルをばらつかせる要因となっていた。
【課題を解決するための手段】
【００２１】
本発明は上述した種々の問題点に鑑みてなされたものであり、第１に半導体基板上に、一導電型のコレクタ領域を形成する工程と、少なくとも前記コレクタ領域表面のベース領域を形成する予定の領域に逆導電型不純物を注入し、ＣＶＤ法により第１の絶縁膜を形成して逆導電型のベース領域を形成する工程と、拡散炉内を昇温させながら固相拡散法により前記ベース領域表面に一導電型不純物を含むグラス層を堆積する工程と、少なくとも前記ベース領域表面に第２の絶縁膜を形成し、前記ベース領域表面の前記一導電型不純物を拡散してエミッタ領域を形成する工程と、前記ベース領域およびエミッタ領域に接続するベース電極およびエミッタ電極を形成する工程と、前記裏面にコレクタ電極を形成する工程とを具備することにより解決するものである。
【００２２】
第２に、半導体基板上に、一導電型のコレクタ領域を形成する工程と、少なくとも前記コレクタ領域表面のベース領域を形成する予定の領域に逆導電型不純物を注入し、ＣＶＤ法により第１の絶縁膜を形成して逆導電型のベース領域を形成する工程と、拡散炉内を昇温させながら固相拡散法により前記ベース領域表面に一導電型不純物を含むグラス層を堆積する工程と、表面のグラス層を除去し、少なくとも前記ベース領域表面に第２の絶縁膜と一導電型不純物を含む酸化膜とを積層し、前記ベース領域表面に堆積した前記一導電型不純物を拡散してエミッタ領域を形成する工程と、前記ベース領域およびエミッタ領域に接続するベース電極およびエミッタ電極を形成する工程と、前記裏面にコレクタ電極を形成する工程とを具備することにより解決するものである。
【００２３】
また、前記一導電型不純物を含む酸化膜はリンを含む酸化膜であり、該酸化膜により汚染物質のゲッタリングを行うことを特徴とするものである。
【００２４】
また、前記ベース領域を形成する予定の領域の前記基板表面に保護膜を形成した後、前記逆導電型不純物を注入することを特徴とするものである。
【００２５】
また、前記第１の絶縁膜はＮＳＧ膜であることを特徴とするものである。
【００２６】
また、前記一導電型不純物を含むグラス層の堆積工程において、８００℃程度の前記拡散炉に前記基板を投入し、８５０℃〜９００℃程度まで昇温しながら前記一導電型不純物を含むグラス層を堆積した後、電源を切断して前記基板を引き出すことを特徴とするものである。
【００２７】
また、前記第２の絶縁膜はＮＳＧ膜であることを特徴とするものである。
【００２８】
また、前記コレクタ電極は、Ｔｉ／Ｎｉ／Ａｕの蒸着金属膜で形成することを特徴とするものである。
【００２９】
また、前記基板は、比抵抗が０．００５Ω・ｃｍ以下であることを特徴とするものである。
【発明の効果】
【００３０】
本発明によれば、以下の効果が得られる。
【００３１】
第１に、ベース領域形成工程において、Ｂ＋をイオン注入した後、ＣＶＤ法によりＮＳＧ膜を形成してアニールを行っているので、従来の酸化膜を形成する場合と異なりベース領域表面が酸化されない。またＮＳＧ膜は、シリコン基板よりも拡散係数が小さいためベース領域の不純物が拡散しにくい。そのため、ベース領域の不純物濃度のばらつきを抑え、所定のプロファイルを維持できる。
【００３２】
第２に、エミッタ領域のｎ型不純物を含むグラス層の堆積工程において、基板を拡散炉に搬入した後、拡散炉内を昇温し、さらに基板引き出しの際は拡散炉の電源を切断している。これにより、Ｐ２Ｏ５が堆積された基板は引き出す際に高温領域を通過しないので、余分な熱が加わることがない。従って、エミッタ領域の不純物濃度のばらつきを抑えることができる。
【００３３】
このようにベース領域及びエミッタ領域のばらつきを抑制することにより、ｈＦＥばらつきが、従来技術の製造方法と比較して２分の１になる利点を有する。
【００３４】
第３に、ＰＳＧ膜により汚染物質のゲッタリングを行うので、リン処理工程が不要となる。すなわち、本実施形態ではエミッタ領域の不純物拡散と同時にＰＳＧ膜により導入されたリンが汚染物質をゲッタリングする。エミッタ拡散後に熱処理（リン処理のベーキング工程）を行わないので、エミッタ領域のプロファイルのばらつきを抑制でき、さらに製造工程が簡略化される。
【００３５】
第４に、基板の比抵抗が０．００１Ω・ｃｍ〜０．００３Ω・ｃｍ程度の高濃度リンウェハを用いるので、ＶＣＥ（ｓａｔ）を低減することができる。また、コレクタ電極形成時に、オーミック性を向上させるためのＡｕＳｂ層が不要となるので、コスト削減および製造工程の簡略化が実現する。
【発明を実施するための最良の形態】
【００３６】
図１から図７を参照して本発明の実施の形態を、ベース領域をアイランド状に形成したセル構造のｎｐｎ型バイポーラトランジスタを例に詳述する。
【００３７】
図１は本発明の半導体装置の構造を示す。図１（Ａ）は平面概略図であり、基板表面の各絶縁膜および電極は省略してある。図１（Ｂ）は図１（Ａ）のＡ−Ａ線断面図である。
【００３８】
本実施形態のｎｐｎ型バイポーラトランジスタは、半導体基板１と、コレクタ領域２と、ベース領域６と、エミッタ領域１０と、ベース電極１２と、エミッタ電極１３と、コレクタ電極１４とから構成される。
【００３９】
図１（Ａ）に示すように、ベース領域６表面にメッシュ状のエミッタ領域１０を配置して、ベース領域６をアイランド状に形成したをセル構造で、これによりエミッタ周辺長を稼いで飽和電圧の低減を図っている。
【００４０】
図１（Ｂ）に示すように、ｎ＋＋型シリコン半導体基板１にｎ型エピタキシャル層２を成長させた高濃度リンウェハを有する。基板１の比抵抗は、０．００５Ω・ｃｍ以下、具体的には０．００１Ω・ｃｍ〜０．００３Ω・ｃｍ程度である。比抵抗が従来の基板３１（比抵抗０．０１Ω・ｃｍ）の１割程度であるので、ＶＣＥ（ｓａｔ）低減に効果的である。また、エピタキシャル層はコレクタ領域２となる。
【００４１】
ベース領域６は、コレクタ領域２表面に設けたｐ型不純物拡散領域である。ベース領域６表面には、ベース領域６の取り出し部が例えばマルチアイランド状になるようにｎ＋型不純物を拡散してメッシュ状のエミッタ領域１０を形成する（図１（Ａ）参照）。
【００４２】
ベース領域６およびエミッタ領域１０表面は、保護膜４（酸化膜３）、第１ＮＳＧ膜５、第２ＮＳＧ膜８、ＰＳＧ膜９の絶縁膜が積層されている。詳細は後述するがこれらの膜により、ベース領域６濃度、及びエミッタ領域１０濃度のばらつきを抑制し、またリン処理工程を省くことができる。
【００４３】
これらの絶縁膜を開口し、ベース領域６とコンタクトするベース電極１２およびエミッタ領域１０とコンタクトするエミッタ電極１３を設け、裏面にはコレクタ電極１４を設ける。
【００４４】
コレクタ電極１４は、５００ÅのＴｉ、５０００ÅのＮｉ、５００ÅのＡｕを順次蒸着した金属層からなる。本実施形態では基板１の不純物濃度が高い（比抵抗０．００１Ω・ｃｍ〜０．００３Ω・ｃｍ）ため、従来構造の如く、Ｓｂを含む金属層（ＡｕＳｂ）を蒸着しなくても、オーミックコンタクトが可能となる。
【００４５】
図２から図７および図１を参照して、図１に示す半導体装置の製造方法を説明する。
【００４６】
本発明の半導体装置の製造方法は、半導体基板上に、一導電型のコレクタ領域を形成する工程と、少なくともコレクタ領域表面のベース領域を形成する予定の領域に逆導電型不純物を注入し、ＣＶＤ法により第１の絶縁膜を形成して逆導電型のベース領域を形成する工程と、拡散炉内を昇温させながら固相拡散法によりベース領域表面に一導電型不純物を含むグラス層を堆積する工程と、少なくともベース領域表面に第２の絶縁膜を形成し、ベース領域表面の一導電型不純物を拡散してエミッタ領域を形成する工程と、ベース領域およびエミッタ領域に接続するベース電極およびエミッタ電極を形成する工程と、基板裏面にコレクタ電極を形成する工程とから構成される。
【００４７】
第１工程（図２参照）：半導体基板上に、一導電型のコレクタ領域を形成する工程。
【００４８】
ｎ＋＋型シリコン半導体基板１に、ｎ−型エピタキシャル層２を積層した高濃度リンウェハを準備する。基板１の比抵抗は、０．００１Ω・ｃｍ〜０．００３Ω・ｃｍ程度であり、エピタキシャル層がコレクタ領域２となる。
【００４９】
第２工程（図３、図４参照）：少なくともコレクタ領域表面のベース領域を形成する予定の領域に逆導電型不純物を注入し、ＣＶＤ法により第１の絶縁膜を形成して逆導電型のベース領域を形成する工程。
【００５０】
全面にベース領域形成のマスクとなる酸化膜３を形成し、ベース領域が形成される予定の領域が開口したレジスト膜によるマスク（不図示）をかけてエッチングし、ベース領域形成予定の領域の酸化膜３を除去する（図３（Ａ））。
【００５１】
その後、ベース領域のイオン注入から基板表面を保護するために８５０℃〜９００℃程度で熱酸化を施して８００Å程度の酸化膜を成長させ、ベース領域形成予定の基板表面を保護膜４で被覆する。
【００５２】
その後、ドーズ量１．７５×１０１４ｃｍ−２程度、注入エネルギー１００ＫｅＶ程度でボロン（Ｂ＋）をイオン注入する（図３（Ｂ））。
【００５３】
表面の汚れを取り除き、アウトディフュージョンを防ぐため、数千Åの第１ＮＳＧ（Ｎｏｎ−ｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜５を形成する（図４（Ａ））。その後、アニール処理によりボロンイオンを拡散させてベース領域６を形成する（図４（Ｂ））。
【００５４】
本実施形態ではベース領域形成予定の基板表面は、第１ＮＳＧ膜５で覆われている。ＮＳＧ膜５はＣＶＤ法により堆積する膜であり、従来の酸化膜２３のように成長と共に基板表面を酸化することがない。また、ＮＳＧ膜５はシリコン基板より拡散係数が小さいため、ベース領域６の不純物がＮＳＧ膜５中に拡散しにくい。
【００５５】
したがって、アウトディフュージョンを防ぐ絶縁膜（ＮＳＧ膜５）形成工程およびベース拡散のアニール処理工程を行っても、ベース領域６の不純物濃度がばらつかず、所定のプロファイルを維持したベース領域６が形成できる。
【００５６】
第３工程（図５参照）：拡散炉内を昇温させながら固相拡散法によりベース領域表面に一導電型不純物を含むグラス層を堆積する工程。
【００５７】
レジスト膜によるマスク（不図示）をかけてエミッタ領域の形成予定領域およびアニュラーリングの形成予定領域の酸化膜３、保護膜４および第１ＮＳＧ膜５をエッチングし、レジスト膜を除去する。
【００５８】
そして、固相拡散法によりｎ型不純物を含むグラス層をデポジションする。すなわち、基板を８００℃の拡散炉に搬入し、８５０〜９００℃（例えば８８５℃）程度に昇温しながらＰＯＣｌ３を用いて表面にＰ２Ｏ５のグラス層７をデポジションする。デポジション完了後、拡散炉の電源を切断して基板を拡散炉外に引き出す。
【００５９】
これにより、基板はＰ２Ｏ５のグラス層７をデポジションした後に拡散炉端部の高温領域を通過することなく拡散炉外へ引き出される。つまり、デポジション後に余分な熱が加わることがないので、エミッタ領域を形成する不純物濃度のばらつきが抑制できる。
【００６０】
ベース領域６表面には堆積したＰ２Ｏ５のグラス層７よりリンが拡散する。
【００６１】
第４工程（図６参照）：少なくともベース領域表面に第２の絶縁膜を形成し、ベース領域表面の一導電型不純物を拡散してエミッタ領域を形成する工程。
【００６２】
表面に残ったグラス層７をウエットエッチングにより取り除き、まず、アウトディフュージョンを防ぐため、ＣＶＤ法により第２ＮＳＧ膜８を３０００Å〜５０００Å程度形成する。その後、リンを含む酸化膜９を２５００Å程度以下に形成する。
【００６３】
リンを含む酸化膜は、例えばリン（Ｐ２Ｏ５）濃度６ｗｔ％のＰＳＧ（Ｐｈｏｓｕｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜９である（図６（Ａ））。
【００６４】
その後１０００℃程度のアニール処理により、第３工程のＰ２Ｏ５のデポジションによりベース領域６のごく表面に拡散したリンをさらに拡散して、エミッタ領域１０およびアニュラーリング１１を形成する。トランジスタの増幅を決定するｈＦＥはこのエミッタ拡散時間によりコントロールする。
【００６５】
また、このアニール処理で同時にＰＳＧ膜９中のリンが、製造工程中でシリコン基板および保護膜４、酸化膜３、第１ＮＳＧ膜５、第２ＮＳＧ膜８またはこれらの膜の界面に堆積した重金属等の汚染物質をゲッタリングする。
【００６６】
これにより従来行っていたリン処理工程が不要となる。具体的にはゲッタリングのためのＰ２Ｏ５のデポジション、湯洗、ベーキング工程が削減できる。従来では、エミッタ領域拡散後にリン処理を行っておりベーキング工程が必要であったため、エミッタ領域のプロファイルに影響を与えていた。
【００６７】
しかし本実施形態では、ゲッタリングのためのリン処理は、エミッタ領域１０の拡散工程が兼ねるため、従来行っていたエミッタ領域１０形成後の熱処理が必要ない。
【００６８】
従ってエミッタ領域１０のプロファイルのばらつきを抑制でき、また製造工程を簡素化できる。（図６（Ｂ））。
【００６９】
第５工程（図７参照）：ベース領域およびエミッタ領域に接続するベース電極およびエミッタ電極を形成する工程。
【００７０】
レジスト膜によるマスク（不図示）を設け、保護膜４、第１ＮＳＧ膜５、第２ＮＳＧ膜８、ＰＳＧ膜９に、ベース領域６およびエミッタ領域１０とのコンタクト孔を形成する。
【００７１】
その後全面にアルミニウムをデポジションし、フォトエッチングによりベース電極１２、エミッタ電極１３となるアルミニウムを残す。さらにシリコンとオーミックなコンタクトを得るためにアロイする。
【００７２】
第６工程（図１（Ａ）参照）：基板裏面にコレクタ電極を形成する工程。
【００７３】
その後表面に、外部からの汚染を防止し、アルミニウムのベース電極１２、エミッタ電極１３を保護するパッシベーション膜となる窒化膜（不図示）を形成する。
【００７４】
さらにパッシベーション膜の形成で裏面に回りこんだ窒化膜を除去するために裏面処理を施して裏面にコレクタ電極１４を形成する。
【００７５】
コレクタ電極１４は、５００ÅのＴｉ、５０００ÅのＮｉ、５００ÅのＡｕを順次蒸着して形成する。尚、本実施形態では比抵抗０．００１Ω・ｃｍ〜０．００３Ω・ｃｍの高濃度の基板１を採用している。これにより、従来オーミック性を向上させるために必要であった、ＡｕＳｂ層が不要となり、製造工程を簡略化できる。
【００７６】
このように、本実施形態の製造方法により、ばらつきの範囲を示す標準偏差を、従来の製造方法の場合の１／２にすることができる。
【図面の簡単な説明】
【００７７】
【図１】本発明を説明するための（Ａ）平面概略図、（Ｂ）断面図である。
【図２】本発明の製造方法を説明するための断面図である。
【図３】本発明の製造方法を説明するための断面図である。
【図４】本発明の製造方法を説明するための断面図である。
【図５】本発明の製造方法を説明するための断面図である。
【図６】本発明の製造方法を説明するための断面図である。
【図７】本発明の製造方法を説明するための断面図である。
【図８】従来の製造方法を説明するための断面図である。
【図９】従来の製造方法を説明するための断面図である。
【図１０】従来の製造方法を説明するための断面図である。
【符号の説明】
【００７８】
１      ｎ＋＋型シリコン基板
２      コレクタ領域
３      酸化膜
４      保護膜
５      第１ＮＳＧ膜
６      ベース領域
７      グラス層
８      第２ＮＳＧ膜
９      ＰＳＧ膜
１０    エミッタ領域
１１    アニュラーリング
１２    ベース電極
１３    エミッタ電極
１４    コレクタ電極
２１      ｎ＋型シリコン基板
２２      コレクタ領域
２３      酸化膜
２６      ベース領域
２７      グラス層
２９      ＮＳＧ膜
３０    エミッタ領域
３１    アニュラーリング
３２    ベース電極
３３    エミッタ電極
３４    コレクタ電極
【図１】
2005150509.tif 000003
【図２】
2005150509.tif 000004
【図３】
2005150509.tif 000005
【図４】
2005150509.tif 000006
【図５】
2005150509.tif 000007
【図６】
2005150509.tif 000008
【図７】
2005150509.tif 000009
【図８】
2005150509.tif 000010
【図９】
2005150509.tif 000011
【図１０】
2005150509.tif 000012