(57)【要約】      （修正有）【課題】輻射ノイズ及び電源・グランドノイズを小さくすると共に低消費電力とする。【解決手段】電源電位とグランド電位との間の電位を分圧して得る電位点24及び25を形成する直列接続された抵抗21，22及び23と、この電位点24及び25間に接続された平滑容量26と、電位点24及び25のうち高い電位の電位点24と第１の出力端子28との間に挿入された第１のスイッチ27と、電位点24及び25のうち低い電位の電位点25とこの第１の出力端子28との間に挿入された第２のスイッチ30と、電位点25と第２の出力端子34との間に挿入された第３のスイッチ33と、電位点24とこの第２の出力端子34との間に挿入された第４のスイッチ36とを有し、第１及び第２のスイッチ27及び30とこの第３及び第４のスイッチ33及び36とを夫々相補的に開閉し、この第１及び第２の出力端子28及び34に同時に反対の極性に遷移する論理出力信号を得るようにする。【選択図】図１
2005323200.tif 000002
【特許請求の範囲】
【請求項１】
電源電位とグランド電位との間の電位を分圧して第１及び第２の電位を得る第１及び第２の電位点を形成する直列接続された第１、第２及び第３の抵抗と、
前記第１及び第２の電位点間に接続された平滑容量と、
前記第１及び第２の電位点のうち高い電位の第１の電位点と第１の出力端子との間に挿入された第１のスイッチと、
前記第１及び第２の電位点のうち低い電位の第２の電位点と前記第１の出力端子との間に挿入された第２のスイッチと、
前記第２の電位点と第２の出力端子との間に挿入された第３のスイッチと、
前記第１の電位点と前記第２の出力端子との間に挿入された第４のスイッチとを有し、前記第１及び第２のスイッチと前記第３及び第４のスイッチとを夫々相補的に開閉し、前記第１及び第２の出力端子に同時に反対の極性に遷移する論理出力信号を得るようにしたことを特徴とする差動出力回路。
【請求項２】
請求項１記載の差動出力回路において、
前記第２の抵抗を可変抵抗で構成し、前記第１及び第２の電位点の電位差を制御するようにしたことを特徴とする差動出力回路。
【請求項３】
請求項１記載の差動出力回路において、
前記第２の抵抗を可変抵抗で構成し、前記可変抵抗を前記第１及び第２の電位点の電位差が一定になるように自動抵抗制御回路で制御するようにしたことを特徴とする差動出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は論理出力回路に適用して好適な差動出力回路に関する。
【背景技術】
【０００２】
従来、論理出力回路として、図３に示す如きＣＭＯＳ（complementary metal oxide semiconductor)のインバータ型の出力回路が広く用いられている。図３において、１はデータの入力端子を示し、この入力端子１をｐ形のＭＯＳトランジスタ２のゲートに接続すると共にｎ形のＭＯＳトランジスタ３のゲートに接続し、例えば２．５Ｖの電源電圧が供給される電源端子４をＭＯＳトランジスタ２のソースに接続し、このＭＯＳトランジスタ２のドレインをＭＯＳトランジスタ３のドレインに接続し、このＭＯＳトランジスタ３のソースを接地し、このＭＯＳトランジスタ２及び３の夫々のドレインの接続点である出力端子５を例えば容量性負荷６を介して接地する。
【０００３】
この図３に示す論理出力回路の論理出力信号の振幅は電源電圧例えば２．５Ｖと同じで大きいので、信号線からのノイズの輻射が大きく、また容量性負荷６を駆動した場合には、その充放電で生じるパルス状の電流が駆動トランジスタを介して電源もしくはグランドに流れ込むので、これらに大きなノイズを生じてしまう不都合がある。
【０００４】
また、従来、図４に示す如き、負荷抵抗とソースカップル（エミッタカップルでも良い）の差動スイッチと定電流源からなるＣＭＬ(current mode logic)回路構成の差動出力回路が提案されている。
【０００５】
この図４につき説明するに、図４において、１０は例えば２．５Ｖの電源電圧が供給される電源端子を示し、この電源端子１０を例えば３．３ＫΩの負荷抵抗１１ａを介して差動スイッチを構成するｎ形のＭＯＳトランジスタ１２ａのドレインに接続すると共に電源端子１０を例えば３．３ＫΩの負荷抵抗１１ｂを介して差動スイッチを構成するｎ形のＭＯＳトランジスタ１２ｂのドレインに接続する。
【０００６】
このＭＯＳトランジスタ１２ａ及び１２ｂの夫々のソースを互に接続し、このソースの接続点を定電流回路１３を介して接地する。データ入力端子１４ａに得られるデータをＭＯＳトランジスタ１２ａのゲートに供給すると共にデータ入力端子１４ｂに得られる反転データをＭＯＳトランジスタ１２ｂのゲートに供給する。
【０００７】
この負荷抵抗１１ａ及びＭＯＳトランジスタ１２ａのドレインの接続点を一方の出力端子１５ａに接続し、この一方の出力端子１５ａを容量性負荷１６ａを介して接地すると共に負荷抵抗１１ｂ及びＭＯＳトランジスタ１２ｂのドレインの接続点を他方の出力端子１５ｂに接続し、この他方の出力端子１５ｂを容量性負荷１６ｂを介して接地する。
【０００８】
この図４のＣＭＬ回路より成る差動出力回路は、小振幅かつ差動の論理出力信号が得られるため信号線からのノイズ輻射は小さく、容量性負荷１６ａ，１６ｂを駆動したときの電流は電源にもグランドにも大きなノイズは生じない。
【０００９】
しかし、図４に示す如き差動出力回路では論理出力信号の振幅電圧を負荷抵抗１１ａ，１１ｂの抵抗値で除した値に相当する定電流を常に流しておかなければならず、消費電流が大きいという不都合がある。
【００１０】
例えば論理出力信号の振幅を５００ｍＶとしたとき差動スイッチの切り替わりが無限に速かったとしても負荷抵抗１１ａ，１１ｂ例えば３．３ＫΩと容量性負荷１６ａ，１６ｂ例えば２ｐＦの作る積分時定数によって出力の遷移は制限される。
【００１１】
例えば２５ＭＨｚの論理出力信号を５００ｍＶ振幅まで振り切るためには積分時定数が半周期２０ｎＳの１／３である６．７ｎＳ以下にする必要があり、これは負荷抵抗１１ａ，１１ｂを３．３ＫΩ以下にするということであり、５００ｍＶの論理出力信号の振幅を得るには定電流回路１３の定電流を１５０μＡ以上とする必要がある。
【００１２】
そこで特許文献１や特許文献２に電源電圧よりも低い電圧のハイレベル信号とグランドレベルよりも高い電圧のローレベル信号とをレギュレータ回路で作り、このハイレベル信号のレギュレータ回路及びローレベル信号のレギュレータ回路と出力端子との間に相補的に開閉するスイッチを設けて、出力端子に論理出力信号を得るようにしたものが記載されている。
【００１３】
この特許文献１及び特許文献２に記載の技術によれば、振幅の小さい論理出力信号とすることができ、大きな輻射ノイズを出さないようにできると共に上述ＣＭＬ回路より成る差動出力回路のような常時流し続ける大きな電流は必要ないので消費電力も小さい。
【特許文献１】特許第３１４２４１６号公報
【特許文献２】特開２０００−６８８１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
然しながら、特許文献１及び特許文献２に記載された技術に用いられたレギュレータ回路はソースフォロア回路であったり、ドレイン電圧をゲートにフィードバックしたソース接地増幅回路であるから、その出力インピーダンスは小さく、容量性負荷を駆動するパルス状の電流はスイッチ経由でこれらのレギュレータ回路を通って、電源やグランドに流れ込む。
【００１５】
従って、この特許文献１及び特許文献２に記載の技術においても、電源やグランドに生じるノイズについては、図４のＣＭＯＳのインバータ型の論理出力回路並みに大きいという不都合があった。
【００１６】
本発明は斯る点に、輻射ノイズ及び電源、グランドノイズを小さくすると共に低消費電力とすることを目的とする。
【課題を解決するための手段】
【００１７】
本発明差動出力回路は電源電位とグランド電位との間の電位を分圧して第１及び第２の電位を得る第１及び第２の電位点を形成する直列接続された第１、第２及び第３の抵抗と、この第１及び第２の電位点間に接続された平滑容量と、この第１及び第２の電位点のうち高い電位の第１の電位点と第１の出力端子との間に挿入された第１のスイッチと、この第１及び第２の電位点のうち低い電位の第２の電位点とこの第１の出力端子との間に挿入された第２のスイッチと、この第２の電位点と第２の出力端子との間に挿入された第３のスイッチと、この第１の電位点とこの第２の出力端子との間に挿入された第４のスイッチとを有し、この第１及び第２のスイッチとこの第３及び第４のスイッチとを夫々相補的に開閉し、この第１及び第２の出力端子に同時に反対の極性に遷移する論理出力信号を得るようにしたものである。
【発明の効果】
【００１８】
本発明によれば電源電位とグランド電位との間の電位を第１、第２及び第３の抵抗で分圧して第１及び第２の電位を得るようにし、この第１及び第２の電位を論理出力信号のハイレベル信号及びローレベル信号とすると共に差動で出力信号を得るようにしたので論理出力信号を差動の小振幅信号とすることができ、出力信号線からの輻射ノイズを非常に小さくできる。
【００１９】
また、本発明によれば、この第１及び第２の電位間に平滑容量を設けたので、この第１及び第２の電位は安定し、この第１、第２及び第３の抵抗の抵抗値を比較的大きくできるのでこの第１、第２及び第３の抵抗の直列回路に流す電流が小さくなり、消費電力を小さくできる。
【００２０】
更に、本発明においては、立ち上がり遷移時の駆動電流はこの平滑容量を流れ電源・グランドをほとんど通らないから電源・グランドノイズが極めて小さくなる。
【発明を実施するための最良の形態】
【００２１】
以下図１を参照して本発明差動出力回路を実施するための最良の形態の例につき説明する。
【００２２】
図１において、２０は例えば２．５Ｖの電源電圧が供給される電源端子を示し、この電源端子２０を抵抗２１、抵抗２２及び抵抗２３の直列回路を介して接地する。この抵抗２１，２２及び２３の夫々の抵抗値は比較的高く例えば１０ＫΩとする。
【００２３】
本例においては抵抗２１及び２２の接続点２４に論理出力信号のハイレベル信号（第１の電位）Ｈを得るようにすると共に抵抗２２及び２３の接続点２５にこの論理出力信号のローレベル信号（第２の電位）Ｌを得るようにする。
【００２４】
本例においては、この接続点２４を比較的大きな容量例えば５ｐＦの平滑容量（バイパス容量）２６を介して接続点２５に接続する。
【００２５】
また本例においては、ハイレベル信号Ｈが得られる接続点２４をスイッチを構成するｎ形のＭＯＳトランジスタ２７のドレインに接続し、このＭＯＳトランジスタ２７のソースを一方の出力端子２８に接続し、この一方の出力端子２８を容量性負荷２９を介して接地する。
【００２６】
また、ローレベル信号Ｌが得られる接続点２５をスイッチを構成するｎ形のＭＯＳトランジスタ３０のドレインに接続し、このＭＯＳトランジスタ３０のソースを一方の出力端子２８に接続する。この場合、データ入力端子３１及び３２に供給されるデータ及び反転データによりこのＭＯＳトランジスタ２７及び３０は相補的に駆動する如くする。
【００２７】
また、ローレベル信号Ｌが得られる接続点２５をスイッチを構成するｎ形のＭＯＳトランジスタ３３のドレインに接続し、このＭＯＳトランジスタ３３のソースを他方の出力端子３４に接続し、この他方の出力端子３４を容量性負荷３５を介して接地する。
【００２８】
またハイレベル信号Ｈが得られる接続点２４をスイッチを構成するｎ形のＭＯＳトランジスタ３６のドレインに接続し、このＭＯＳトランジスタ３６のソースを他方の出力端子３４に接続する。この場合データ入力端子３１及び３２に供給されるデータ及び反転データによりＭＯＳトランジスタ３３及び３６は相補的に駆動される。
【００２９】
図１に示す差動出力回路の論理出力信号のハイレベル信号Ｈ及びローレベル信号Ｌを求めるにはスイッチを構成するＭＯＳトランジスタ２７，３０，３３，３６と容量性負荷２９，３５をスイッチドキャパシタ構成の抵抗とみなして計算する。
【００３０】
ここでデータの周波数をｆ、容量性負荷２９，３５の容量値をＣＬとしたとき、このスイッチドキャパシタ構成の抵抗をＲｓｃしたとき、この抵抗Ｒｓｃは以下の通りである。
Ｒｓｃ＝１／ｆ×２×ＣＬ
【００３１】
電源電圧をＶＤＤ、抵抗２１，２２及び２３の夫々の抵抗値をＲ１，Ｒ２及びＲ３としたとき、ハイレベル信号Ｈ、ローレベル信号Ｌの平均値は以下の分圧の式で決まる。抵抗２２はスイッチドキャパシタ抵抗Ｒｓｃと並列接続となる。
ＶＤＤ：Ｈ：Ｌ＝（Ｒ１＋Ｒ２//Ｒｓｃ＋Ｒ３）：（Ｒ２//Ｒｓｃ＋Ｒ３）：Ｒ３
平滑容量２６の容量値を十分大きくしたときはハイレベル信号Ｈ及びローレベル信号Ｌは略この分圧の式で決まる一定の値となる。
【００３２】
従って、本例によれば一方及び他方の出力端子２８及び３４には、夫々このハイレベル信号Ｈ及びローレベル信号Ｌの小振幅な差動の論理出力信号が得られる。
【００３３】
具体的な例として、電源電圧を２．５Ｖとし、容量性負荷２９，３５の容量値を２ｐＦとし、データの周波数を２５ＭＨｚとし、ハイレベル信号Ｈとローレベル信号Ｌとの振幅を５００ｍＶとする場合につき説明する。
【００３４】
この場合、スイッチドキャパシタ抵抗Ｒｓｃは
Ｒｓｃ＝１／（２５×１０6×４×１０-12）＝１０6／１００＝１０ＫΩ
である。
伝送する信号が連続クロックでなくＮＲＺ信号である場合も考えて、信号パターンによる出力レベルの大幅な変動を避けるために、このスイッチドキャパシタ抵抗Ｒｓｃと並列となる抵抗２２の抵抗値Ｒ２をこの抵抗Ｒｓｃの抵抗値と同等の１０ＫΩとし、Ｒ２//Ｒｓｃを５ＫΩとする。
【００３５】
このハイレベル信号Ｈとローレベル信号Ｌの振幅を電源電圧２．５Ｖの１／５の５００ｍＶにするには、抵抗２１及び２３の抵抗値Ｒ１及びＲ３を夫々１０ＫΩとすれば良い。この場合平滑容量２６は大きいほど良いが、容量性負荷２９，３５の容量値の５倍程度で良い。
【００３６】
この具体例の場合、消費電流は
２．５Ｖ／（１０ＫΩ＋５ＫΩ＋１０ＫΩ）＝１００μＡ
となり、図４の定電流１５０μＡより小さい。
【００３７】
また、この差動出力回路の立ち上がり遷移時の容量性負荷２９を充電し、容量性負荷３５を放電するときの駆動電流は矢印ａで示す如く、平滑容量２６→ＭＯＳトランジスタ２７→一方の出力端子２８→容量性負荷２９→グランド→容量性負荷３５→他方の出力端子３４→ＭＯＳトランジスタ３３→平滑容量２６と流れ、また容量性負荷３５を充電し、容量性負荷２９を放電するときも同様であり、電源・グランドをほとんど通らないから、電源・グランドノイズが極めて小さい。
【００３８】
本例によれば電源電圧とグランド電位との間の電位を第１、第２及び第３の抵抗２１，２２及び２３で分圧して第１及び第２の電位Ｈ及びＬを得るようにし、この第１及び第２の電位Ｈ及びＬを論理出力信号のハイレベル信号Ｈ及びローレベル信号Ｌとすると共に差動で出力信号を得るようにしたので論理出力信号を差動の小振幅信号とすることができ、出力信号線からの輻射ノイズを非常に小さくできる。
【００３９】
また、本例によれば、この第１及び第２の電位Ｈ及びＬ間に平滑容量２６を設けたので、この第１及び第２の電位Ｈ及びＬは安定し、この第１、第２及び第３の抵抗２１，２２及び２３の抵抗値Ｒ１，Ｒ２及びＲ３を比較的大きくできるので、この第１、第２及び第３の抵抗２１，２２及び２３の直列回路に流す電流が小さくなり、消費電力を小さくできる。
【００４０】
更に、本例においては、立ち上がり遷移時の駆動電流はこの平滑容量２６を流れ電源・グランドをほとんど通らないから電源・グランドノイズが極めて小さくなる。
そして更に本例のバイアスは受動素子からなる単純な回路で生成されていることから異常発振や不安定を生じる危険性が無く、抵抗の比のみが正確であればよいので製造が容易である。
【００４１】
図２は本発明を実施するための最良の形態の他の例を示す。この図２につき説明するに図１に対応する部分には同一符号を付しその詳細説明は省略する。
【００４２】
この図２例は図１例の抵抗２２を可変抵抗３７で構成し、自動抵抗制御回路３８によりハイレベル信号Ｈとローレベル信号Ｌとの差の電圧を検出し、この差の電圧が一定例えば５００ｍＶになるように制御するようにしたものである。その他は図１例と同様に構成する。
【００４３】
この図２の具体例につき説明するに入力データが最大周波数でトグルした場合、最小のスイッチドキャパシタ抵抗Ｒｓｃが１０ＫΩであったとし、このときのハイレベル信号Ｈとローレベル信号Ｌとの電圧差即ち論理振幅が５００ｍＶとなるようにするには抵抗２１及び２３の抵抗値を２０ＫΩとする。この状態可変抵抗３７は抵抗値が無限大となるように調整する。この場合可変抵抗３７の抵抗値を１０ＫΩ〜∞に可変できる如くする。
【００４４】
データが静止状態かそれに近い状態になるとスイッチドキャパシタ抵抗Ｒｓｃの抵抗値は無限大に近づく、このときは可変抵抗３７の抵抗値を１０ＫΩに調整すれば論理出力信号の振幅を５００ｍＶに保つことができる。
【００４５】
データが静止状態と最大周波数のトグル状態の間において、このスイッチドキャパシタ抵抗Ｒｓｃと可変抵抗３７の抵抗値Ｒ４の並列抵抗値が１０ＫΩに調整されればハイレベル信号Ｈとローレベル信号Ｌとの振幅即ち論理出力信号の振幅を５００ｍＶに保つことができる。
【００４６】
本例においては、自動抵抗制御回路３８でハイレベル信号Ｈとローレベル信号Ｌとの電圧差を検出し、この電圧差が５００ｍＶに保つように例えば接続点２４にドレイン、接続点２５にソースを接続したＭＯＳトランジスタのベースに自動抵抗制御回路３８のこの差に応じた出力信号を供給するようにする。
【００４７】
この図２例においても、図１例と同様の作用効果が得られることは容易に理解できよう。
【００４８】
上述例ではスイッチをＭＯＳトランジスタを用いて構成した例につき述べたが、このスイッチをその他のスイッチ素子で構成しても良いことは勿論である。
【００４９】
また本発明は上述例に限ることなく本発明の要旨を逸脱することなくその他種々の構成が採り得ることは勿論である。
【図面の簡単な説明】
【００５０】
【図１】本発明差動出力回路を実施するための最良の形態の例を示す構成図である。
【図２】本発明を実施するための最良の形態の他の例を示す構成図である。
【図３】従来の論理出力回路の例を示す構成図である。
【図４】従来の差動出力回路の例を示す構成図である。
【符号の説明】
【００５１】
２０‥‥電源端子、２１，２２，２３‥‥抵抗、２６‥‥平滑容量、２７，３０，３３，３６‥‥ＭＯＳトランジスタ、２８‥‥一方の出力端子、２９，３５‥‥容量性負荷、３１，３２‥‥データ入力端子
【図１】
2005323200.tif 000003
【図２】
2005323200.tif 000004
【図３】
2005323200.tif 000005
【図４】
2005323200.tif 000006